(57)【要約】【課題】従来、１〜３０ＭＨｚの送信機のアンテナチューナにおいて、アンテナチューナの出力端に接続されている整合素子が高電圧で破壊することがあるので、この電圧を分圧して、比較回路で比較して、高電圧になった場合、送信出力を断としていた。この方式であると、分圧回路や比較回路を使用するので部品費がアップしてしまう。また、送信出力を断としなければならず通信が不可能となっていた。【解決手段】１〜３０ＭＨｚの各周波数における整合素子の情報をＣＰＵに取り込み、整合素子の情報からアンテナチューナの出力端に接続されている整合素子が高電圧で破壊しない電圧まで送信出力を低減して整合素子の破壊を防ぐことが出来るので分圧回路や比較回路を使用する必要がない。また、送信出力を断としないので通信は可能となる。【選択図】  図２
2009165073.tif 000002
【特許請求の範囲】
【請求項１】
整合素子で校正されている送信機のアンテナチューナにおいて、周波数に対する整合素子の情報をアンテナチューナ内のＣＰＵで記憶して
この周波数による整合素子の情報から送信機の出力に対するアンテナチューナの出力端の電圧を計算してアンテナチューナ出力端に接続している整合素子の耐圧を超えないように送信機の出力を制御することを特徴とするアンテナチューナの高電圧保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は送信周波数が１〜３０ＭＨｚ帯の送信機のアンテナチューナに使用される整合素子を高電圧による破壊から保護することに関するものである。
【背景技術】
【０００２】
送信周波数が１〜３０ＭＨｚ帯の送信機のアンテナチューナとして、実公昭６３−１６１９２号公報に開示されたものがある。このアンテナチューナの整合方法および整合素子の高電圧からの保護回路について図１で示す。
【０００３】
図１に示すアンテナチューナ２の検波回路４で入射波１２および反射波１３を検出して、アンテナチューナＣＰＵ８でＶＳＷＲが、１〜３０ＭＨｚの各送信周波数において最小の値となるように各整合素子（Ｃ１１、Ｃ１２、・・Ｃ１ｎ    Ｃ２１、Ｃ２２、・・Ｃ２ｎ    Ｌ１、Ｌ２、・・Ｌｎ）をスイッチ（Ｓ１１、Ｓ１２・・Ｓ１ｎ    Ｓ２１、Ｓ２２・・Ｓ２ｎ  Ｓ３１、Ｓ３２・・Ｓ３ｎ）でＯＮ／ＯＦＦして制御する。そして各送信周波数に対する各制御素子のＯＮ／ＯＦＦ状態をアンテナチューナＣＰＵ８に記憶する。
【０００４】
このとき、アンテナチューナ出力端１１の出力を規定出力とする際に整合の取り方次第ではアンテナ出力端が高電圧となり、このラインに接続されている整合素子（Ｃ２１、Ｃ２２・・Ｃ２ｎ）を破壊してしまう場合がある。
【０００５】
そのためこれらの整合素子を高電圧から保護をする必要がある。高電圧保護の従来の技術としては同図に示すように、アンテナチューナ出力端１１の電圧をコンデンサＣ３１、Ｃ３２、Ｃ３３、Ｃ３４からなる分圧回路９で分圧して、比較回路１０で基準値と比較し、アンテナチューナ出力端が高電圧となった場合に送信機１の送信機ＣＰＵ３に高電圧判定信号１５を比較回路から送出する。
【０００６】
送信機１の送信機ＣＰＵ３はこの信号を受けると送信機１の利得調整回路の利得を下げて増幅回路１０２の出力、即ち送信機出力端１４からの出力を零にして、アンテナチューナの入力端１４の入力を零にすることにより、アンテナチューナ出力端１１に接続されている整合素子であるコンデンサＣ２１、Ｃ２２・・Ｃ２ｎを高電圧から保護するというものが知られている。
【０００７】
【特許文献１】実公昭６３−１６１９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図１に示す従来例ではアンテナチューナ出力端が高電圧になった場合、キャパシタ（Ｃ３１、Ｃ３２、Ｃ３３・・Ｃ３４等）で分圧して比較回路１０で比較する。このキャパシタには耐圧の高いコンデンサを多数使用するのと、比較回路１０が必要になるため、部品費用が高くなってしまう。
【０００９】
本発明は分圧用キャパシタや比較回路を使用することなく簡易にアンテナチューナの整合素子の破壊を防止する回路を提供することを目的とする。また、アンテナチューナ出力端の出力を整合素子の破壊電圧手前まで低減するのでアンテナチューナ出力端の出力は零になるまで低減する必要はない。
【課題を解決するための手段】
【００１０】
本発明では、上述の目的を達成するために次のように構成している。
【００１１】
すなわち、整合素子で校正されている送信機のアンテナチューナにおいて、周波数に対する整合素子の情報をアンテナチューナ内のＣＰＵで記憶して
この周波数による整合素子の情報から送信機の出力に対するアンテナチューナの出力端の電圧を計算してアンテナチューナ出力端に接続している整合素子の耐圧を超えないように送信機の出力を制御することを特徴とする。
【発明の効果】
【００１２】
本発明によれば、分圧用キャパシタや比較回路を使用することなく簡易にアンテナチューナの破壊を防止する回路を提供できる。また、アンテナチューナ出力端の出力を整合素子の破壊電圧手前まで低減するのでアンテナチューナ出力端の出力は零になるまで低減する必要はない。
【実施例】
【００１３】
以下、図面によって本発明の実施例について、詳細に説明する。
【００１４】
図２は、本発明の図であり、図１の従来例に対応する部分には、同一の参照符号を付す。
【００１５】
図２に示すアンテナチューナ２の検波回路４で入射波１２および反射波１３を検出して、アンテナチューナＣＰＵ８でＶＳＷＲが、１〜３０ＭＨｚの各送信周波数において最小の値となるように各整合素子（Ｃ１１、Ｃ１２、・・Ｃ１ｎ    Ｃ２１、Ｃ２２、・・Ｃ２ｎ    Ｌ１、Ｌ２、・・Ｌｎ）をスイッチ（Ｓ１１、Ｓ１２・・Ｓ１ｎ    Ｓ２１、Ｓ２２・・Ｓ２ｎ  Ｓ３１、Ｓ３２・・Ｓ３ｎ）でＯＮ／ＯＦＦして制御する。そして各送信周波数に対する各制御素子のＯＮ／ＯＦＦ状態をアンテナチューナＣＰＵ８に記憶する。
【００１６】
このとき、各送信周波数に対してどの整合素子がＯＮとなっているかの情報からアンテナチューナ出力端１１の電圧がいくらであるか計算によって求めることができる。
【００１７】
本発明ではそこに着目し、あらかじめアンテナチューナ出力端１１の電圧がアンテナチューナ出力端１１に接続されている素子の破壊電圧を越えないアンテナチューナ入力端１４（＝増幅回路１０２の出力＝送信機出力端１６の出力）の最大電圧を求め、送信機１の増幅回路１０２の出力を低減することによってアンテナチューナ出力端１１に接続されている素子を高電圧による破壊から保護する。
【００１８】
具体的方法として、アンテナチューナＣＰＵ８で記憶した、１〜３０ＭＨｚの各送信周波数に於ける各素子のＯＮ／ＯＦＦ情報から整合素子の合計値を出し、送信機１の送信機ＣＰＵ３に高電圧判定信号１５を送信する。
【００１９】
送信機ＣＰＵ３ではこの情報から増幅回路１０２の送信出力に対するアンテナチューナ出力端１１の電圧を計算する。
【００２０】
アンテナチューナの等価回路を図３に示す。アンテナチューナ出力端１１の電圧は送信周波数と各整合素子値の情報があれば計算によって容易に求めることができる。ここで、送信周波数をf Hz、アンテナチューナ入力端１４の電圧をＶｉｎとすると、アンテナチューナ出力端１１の電圧Ｖｏｕｔは
Ｖｏｕｔ＝Ｖｉｎ／（１−ω2ＬＣ0) (ただし、ω＝２πｆ)
となる。アンテナチューナ出力端１１に接続されたコンデンサの耐圧がＶｍａｘとすると、Ｖｏｕｔ<Ｖｍａｘとなるように増幅回路１０２の送信出力を制御すれば良い。
【００２１】
図２に示すように、送信機１の送信機ＣＰＵ３は利得調整回路１０１を制御して増幅回路１０２の出力をＶｏｕｔ<Ｖｍａｘとなるように増幅回路１０２の送信出力を制御することによりアンテナチューナ出力端１１の電圧を低減して、アンテナチューナ出力端１１に接続されているコンデンサを高電圧から保護する。
【図面の簡単な説明】
【００２２】
【図１】従来のアンテナチューナの保護回路
【図２】本発明のアンテナチューナの保護回路
【図３】アンテナチューナの等価回路
【符号の説明】
【００２３】
１  送信機    ２  アンテナチューナ    ３  送信機ＣＰＵ    ４  検波回路      ５、６，７ドライバ      ８  アンテナチューナＣＰＵ      ９  分圧回路          １０  比較回路      １１  アンテナチューナ出力端        １２  入射波        １３  反射波        １４  アンテナチューナ入力端      １５高電圧判定信号    １６送信機出力端      １０１  利得調整回路        １０２  増幅回路
Ｃ１１、Ｃ１２、・・Ｃ１ｎ    Ｃ２１、Ｃ２２、・・Ｃ２ｎ    Ｌ１、Ｌ２、・・Ｌｎ整合素子
Ｃ３１、Ｃ３２、Ｃ３３、Ｃ３４  キャパシタ
Ｓ１１、Ｓ１２・・Ｓ１ｎ    Ｓ２１、Ｓ２２・・Ｓ２ｎ    Ｓ３１、Ｓ３２・・Ｓ３ｎスイッチ
【図１】
2009165073.tif 000003
【図２】
2009165073.tif 000004
【図３】
2009165073.tif 000005