(57)【要約】【課題】電子機器側の基板に実装された不揮発性メモリに対して、セキュリティも確保しながら簡易にデータの書き込みが可能な不揮発性メモリのデータ書き込み装置、データ書き込み方法およびデータ書き込みプログラムを得ること。【解決手段】電子機器の基板に実装されたＮＯＲ型フラッシュメモリ２０４は、図示しないコネクタを介して外部装置と接続されるようになっている。フラッシュメモリ部２２１の状態確認部２４１はＮＯＲ型フラッシュメモリ２０４にデータが書き込まれていないことおよびモード選択信号線２０９がＲＯＭ書きを指定していることを条件としてマルチプレクサ２６２が書き込みを可能にする。【選択図】図２
2009176147.tif 000002
【特許請求の範囲】
【請求項１】
基板に実装され、データの読み書きの対象となるメモリと、
このメモリを使用して所定の制御を行うＣＰＵと、
前記メモリに外部からデータの書き込みを行うためのコネクタと、
前記ＣＰＵおよびコネクタのいずれか一方を選択して前記メモリと接続するスイッチ手段と、
前記メモリにデータが格納されているか否かを判別するデータ格納有無判別手段と、
前記ＣＰＵが前記メモリにアクセスするモードとしての通常モードであるか否かを判別するモード判別手段と、
このモード判別手段が前記通常モードでないと判別したとき、前記スイッチ手段を前記コネクタ側に接続し、それ以外は前記ＣＰＵ側に接続するスイッチ制御手段
とを具備することを特徴とする電子機器。
【請求項２】
前記コネクタは前記基板に取り付けられていることを特徴とする請求項１記載の電子機器。
【請求項３】
前記メモリは不揮発性メモリであることを特徴とする請求項１記載の電子機器。
【請求項４】
前記スイッチ制御手段は、更に前記データ格納有無判別手段によって前記メモリにデータが格納されていないと判別されたときにのみ、前記スイッチ手段を前記コネクタ側に接続することを特徴とする請求項１記載の電子機器。
【請求項５】
前記メモリに格納されているデータを一括消去するデータ消去手段を具備することを特徴とする請求項１記載の電子機器。
【請求項６】
基板に実装されたメモリに対してＣＰＵがアクセスするモードであるか否かを判別するモード判別ステップと、
前記メモリにデータが格納されているかどうかを判別するデータ格納有無判別ステップと、
前記モード判別ステップがＣＰＵがアクセスするモードではないと判別し、前記データ格納有無判別ステップが前記メモリにデータが格納されていないと判別したときのみ前記メモリに対する外部からのアクセスを認めるアクセス許可ステップ
とを具備することを特徴とする電子機器のメモリアクセス許可判別方法。
【請求項７】
前記メモリに対する外部からのアクセスは、データの書き込みのためのアクセスであることを特徴とする請求項５記載の電子機器のメモリアクセス許可判別方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＮＯＲ型フラッシュメモリに代表される不揮発性メモリを使用する電子機器および電子機器のメモリアクセス許可判別方法に係わり、特に基板に実装した不揮発性メモリに関するデータ書き替えを可能にする電子機器およびこのような電子機器のメモリアクセス許可判別方法に関する。
【背景技術】
【０００２】
フラッシュメモリは、書き換え可能で、電源を切ってもデータを保持する不揮発性の半導体メモリである。電子機器の多くは、その電源を投入すると、内部に配置されたＣＰＵ（Central Processing Unit）が動作を開始して、制御プログラムを実行するようになっている。このような電子機器内の記憶装置には、実行対象の制御プログラムが格納されている。近年、組み込みシステム系の電子機器が数多く登場している。組み込みシステム系の電子機器では、この種の記憶装置にＮＯＲ（Not OR）型フラッシュメモリが使われることが多い。
【０００３】
フラッシュメモリには、ＮＯＲ型の他にＮＡＮＤ（Not AND）型も存在している。ＮＯＲ型のフラッシュメモリは、データの読み込みや書き込みをバイト単位で行うことができ、ランダムアクセスが速いといった特徴がある。また、ＮＡＮＤ型とは異なって、誤り訂正が不要で信頼性が高いため、携帯電話やＰＤＡ（Personal Digital Assistants）のような電子機器の半導体メモリにプログラム等のデータを格納することが多い。
【０００４】
ところで電子機器はその組立の工程で、基板にＣＰＵやＮＯＲ型フラッシュメモリといった部品を半田で電気的に接続する作業としての実装が行われる。実装された後のＮＯＲ型フラッシュメモリは、ＣＰＵからの読み込みや、書き込みのアクセスがあるだけであり、その他の装置からのアクセスはない。すなわち、基板に実装された状態で、ＮＯＲ型フラッシュメモリへのアクセスは、常にＣＰＵを介して行われることになる。
【０００５】
これは、ＮＯＲ型フラッシュメモリを制御する信号線、アドレス線およびデータ線を１セットとして、ＮＯＲ型フラッシュメモリの制御が行われているからである。すなわち、ＮＯＲ型フラッシュメモリを電子機器に実装した後は、アドレス線およびデータ線が基板内でＣＰＵと接続されている。したがって、基板にＮＯＲ型フラッシュメモリを実装した状態では、ＣＰＵ以外からＮＯＲ型フラッシュメモリへのアクセス手段がない。
【０００６】
電子機器は、電源が投入されると、たとえばＮＯＲ型フラッシュメモリから制御用のプログラムを読み出してその動作を開始させる。このような起動時の動作を可能にするために、ＮＯＲ型フラッシュメモリは基板に実装される前に、電子機器の動作に必要なプログラムが書き込まれている必要がある。
【０００７】
従来、ＮＯＲ型フラッシュメモリへのプログラムの書き込みはＲＯＭ（Read Only Memory）ライタと呼ばれる機器を使用して基板へ実装する前に行っていた。ＲＯＭライタとしては、たとえばミナトエレクトロニクス株式会社のデバイスプログラマと呼ばれる製品が使用される。ＲＯＭライタで書き込みの終了したＮＯＲ型フラッシュメモリを、基板に実装するという手法が、従来から多く採用されている。
【０００８】
図８は、この従来の手法におけるＮＯＲ型フラッシュメモリを用いて電子機器を動作させるまでの一連の作業の流れを表わしたものである。まず、図示しないＲＯＭライタを使用してＮＯＲ型フラッシュメモリにプログラム等のデータを書き込む（ＲＯＭ書きする）（ステップＳ１０１）。次にこのＮＯＲ型フラッシュメモリを基板に実装する（ステップＳ１０２）。そして、この基板が組み込まれた電子機器の起動が行われる（ステップＳ１０３）。
【０００９】
このように基板に実装したＮＯＲ型フラッシュメモリにＲＯＭ書きが正常に行われていれば電子機器の起動に問題は生じない。しかしながら、何らかの原因でＲＯＭ書きに障害が発生したような場合には、実装後にＮＯＲ型フラッシュメモリに対するＲＯＭ書きが行えることが好ましい。また、実装後にＲＯＭ書きが行えれば、実装前にＮＯＲ型フラッシュメモリにＲＯＭ書きを完了させる必要もない。
【００１０】
そこで、ＪＴＡＧ（Joint Test Action Group）コネクタと呼ばれるコネクタを基板上に予め配置しておくことで、基板に実装したＮＯＲ型フラッシュメモリにデータの書き込みを行うことが従来から行われている。ＪＴＡＧコネクタを使用すると、ＮＯＲ型フラッシュメモリへデータを書き込むことだけでなく、ＮＯＲ型フラッシュメモリからデータを読み込むことも可能である。
【００１１】
しかしながら、ＪＴＡＧコネクタを基板上に配置しておくと、第三者もこのＪＴＡＧコネクタを使用してＮＯＲ型フラッシュメモリにデータを書き込んだり、ＮＯＲ型フラッシュメモリ内のデータを読み出すことができるというセキュリティ上の問題が発生する。
【００１２】
そこで、パーソナルコンピュータに接触式ＩＣカードを接続する一方、電子機器のＣＰＵ側には接触式ＩＣカードリーダ・ライタを接続しておいて、パーソナルコンピュータ側からのデータを接触式ＩＣカードリーダ・ライタを介してＣＰＵに送り、メモリの内容の書き換えを行うことが本発明の第１の関連技術として提案されている（たとえば特許文献１参照）。
【００１３】
また、電子機器に対して着脱自在の記憶媒体を用意して、電子機器側のプログラムデータの書き換え禁止状態を解除して書き換えを実行するようにした第２の関連技術も提案されている（たとえば特許文献２参照）。
【特許文献１】特開２０００−０７６３９５号公報（第００１０段落、図１）
【特許文献２】特開２００１−１８８６８６号公報（第００６９段落、第０１４４段落、図２）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
以上説明した第１の関連技術では、データの書き込みを行う際に、ＮＯＲ型フラッシュメモリを実装した電子機器に接触式ＩＣカードリーダ・ライタを接続しておく必要がある。したがって、このようなデバイスを接続する構造となっていない電子機器ではＲＯＭ書きを行うことができない。また、第２の関連技術では、電子機器側のフラッシュＲＯＭには機能の追加前の制御プログラムが記憶されている必要がある。すなわち、第２の関連技術では、電子機器側のフラッシュメモリには、修正の対象となる制御プログラムが正常な形で格納されていなければならないという問題がある。
【００１５】
なお、以上の説明ではＮＯＲ型フラッシュメモリの実装上の問題について説明したが、ＮＡＮＤ型フラッシュメモリ等のその他の不揮発性メモリについても、同様の問題があった。
【００１６】
そこで本発明の目的は、基板に実装された不揮発性メモリに対して、セキュリティも確保しながら簡易にデータの書き込みが可能な電子機器および電子機器のメモリアクセス許可判別方法を提供することにある。
【課題を解決するための手段】
【００１７】
本発明では、（イ）基板に実装され、データの読み書きの対象となるメモリと、（ロ）このメモリを使用して所定の制御を行うＣＰＵと、（ハ）前記したメモリに外部からデータの書き込みを行うためのコネクタと、（ニ）前記したＣＰＵおよびコネクタのいずれか一方を選択して前記したメモリと接続するスイッチ手段と、（ホ）前記したメモリにデータが格納されているか否かを判別するデータ格納有無判別手段と、（へ）前記したＣＰＵが前記したメモリにアクセスするモードとしての通常モードであるか否かを判別するモード判別手段と、（ト）このモード判別手段が前記した通常モードでないと判別したとき、前記したスイッチ手段を前記したコネクタ側に接続し、それ以外は前記したＣＰＵ側に接続するスイッチ制御手段とを電子機器に具備させる。
【００１８】
また、本発明では、（イ）基板に実装されたメモリに対してＣＰＵがアクセスするモードであるか否かを判別するモード判別ステップと、（ロ）前記したメモリにデータが格納されているかどうかを判別するデータ格納有無判別ステップと、（ハ）前記したモード判別ステップがＣＰＵがアクセスするモードではないと判別し、前記したデータ格納有無判別ステップが前記したメモリにデータが格納されていないと判別したときのみ前記したメモリに対する外部からのアクセスを認めるアクセス許可ステップとを電子機器のメモリアクセス許可判別方法に具備させる。
【発明の効果】
【００１９】
以上説明したように本発明によれば、ＣＰＵがメモリにアクセスするモードではない設定の状態でスイッチ手段を介してコネクタがメモリに接続されてデータの書き込みが可能になる。あるいは更に、メモリにデータが格納されていていないと判別されたときにのみデータの書き込みが可能になるので、データが不用意に書き込まれることがない。また、メモリにデータが格納されていていないと判別されたときにのみ、このメモリに対するアクセスが可能になることにより、メモリ内のデータが外部に不用意に読み出されることがない。
【発明を実施するための最良の形態】
【００２０】
次に本発明を一実施の形態と共に説明する。
【００２１】
図１は、本発明の一実施の形態における電子機器の要部を表わしたものである。この電子機器２０１は、内蔵された基板２０２に、ＣＰＵ２０３と、ＮＯＲ型フラッシュメモリ２０４およびコネクタ２０５を実装している。このうちのコネクタ２０５は、ＮＯＲ型フラッシュメモリ２０４の所定の複数の端子と第１の信号線群２０７を介して接続されている。また、ＣＰＵ２０３はＮＯＲ型フラッシュメモリ２０４と第２の信号線群２０８を介して接続されている。
【００２２】
ここで、第１および第２の信号線群２０７、２０８は、それぞれデータ線、アドレス線および信号線の集まったものとなっている。ＮＯＲ型フラッシュメモリ２０４は、この他に、データの書き込みを行うＲＯＭ書きモードであるか、それ以外のモードとしての通常モードであるかを選択するためのモード選択信号線２０９と、ＮＯＲ型フラッシュメモリ２０４に格納されているデータのリセット（初期化）を行うためのリセット信号線２１０を、それぞれ図示しない端子に接続した構成となっている。
【００２３】
ＣＰＵ２０３とＮＯＲ型フラッシュメモリ２０４を接続する第２の信号線群２０８は、この電子機器２０１を通常使用するモードで使用されるものであり、このモードは従来から存在している。一方、コネクタ２０５は、ＮＯＲ型フラッシュメモリ２０４にデータを書き込んだり、格納されたデータを読み出す際に使用される。これに対して、コネクタ２０５およびこれとＮＯＲ型フラッシュメモリ２０４を接続する第１の信号線群２０７は、本実施の形態独自のものであり、従来の電子機器では存在していない。
【００２４】
図２は、ＮＯＲ型フラッシュメモリの機能的な構成を表わしたものである。ＮＯＲ型フラッシュメモリ２０４は、プログラム等の各種のデータを格納する領域としてのフラッシュメモリ部２２１と、現在のモードを確認するためのモード確認部２２２を備えている。
【００２５】
ここでフラッシュメモリ部２２１には、状態確認部２４１が配置されている。状態確認部２４１は、フラッシュメモリ部２２１内にプログラムなどのデータが書き込まれているか、または何もデータが書き込まれていない状態であるのかを記録している。そして、要求があったときには、現在のフラッシュメモリ部２２１の状態を状態信号２２４で要求先のモード確認部２２２へ送るようになっている。
【００２６】
図３は、状態確認部の確認原理を説明するためのものである。図２にも示したＮＯＲ型フラッシュメモリ２０４は、所定のメモリサイズの複数のブロック２５１で構成されている。たとえば本実施の形態のＮＯＲ型フラッシュメモリ２０４は６４メガバイト（ＭＢｙｔｅｓ）のデータを記憶する容量を持っており、１０２４のブロック２５１で構成されている。この場合、それぞれのブロック２５１は６４キロバイト（ＫＢｙｔｅｓ）の容量を持っている。
【００２７】
状態確認部２４１は、それぞれのブロック２５１内で１バイトでもデータが格納されていれば、これを信号「０」と記録し、データが全然格納されていない場合に信号「１」と記録する管理テーブル２６１を備えている。そして、各ブロック２５１の信号状態をスキャンして、これらの論理積をとっている。管理テーブル２６１による論理積が信号「１」の場合には、６４メガバイトの全記憶領域にデータが書き込まれていない状態であると判別する。また、論理積が信号「０」の場合には、６４メガバイトの全記憶領域のいずれかにデータが書き込まれている状態であると判別する。
【００２８】
図２に戻って説明を続ける。モード確認部２２２は、フラッシュメモリ部２２１からの状態信号２２４とＮＯＲ型フラッシュメモリ２０４の外部からのモード選択信号線２０９を用いて、第１の信号線群２０７を使用するモードであるか、あるいは第２の信号線群２０８を使用するモードであるかを判定する。そして、その判定結果に基づいてマルチプレクサ２６２が第１および第２の信号線群２０７、２０８のいずれかを第３の信号線群２２５と接続するようになっている。ここで第３の信号線群２２５も、第１および第２の信号線群２０７、２０８と同様に、データ、アドレスおよび信号線の集合（バス構造）となっている。
【００２９】
今、モード選択信号線２０９によってモード確認部２２２が第１の信号線群２０７を使用すると判定したものとする。この場合、第２の信号線群２０８から第３の信号線群２２５に対するアクセスは無視される。これとは逆にモード確認部２２２が第２の信号線群２０８を使用すると判定したものとする。この場合、第１の信号線群２０７から第３の信号線群２２５に対するアクセスは無視される。モード選択信号線２０９は、電気的にＨ（ハイ）レベルあるいはＬ（ロー）レベルのいずれかの状態に設定されるようになっている。そして、このモード選択信号線２０９の電位の状態によって、第１および第２の信号線群２０７、２０８のイネーブルとディスエーブルを判別できるようになっている。
【００３０】
このようなマルチプレクサ２６２の一端側には第１および第２の信号線群２０７、２０８が接続されており、他端側には第３の信号線群２２５が接続されている。モード選択信号線２０９はマルチプレクサ２６２の制御入力となっており、この信号線に現われる信号レベルがＨレベルかＬレベルかによって第１あるいは第２の信号線群２０７、２０８のいずれかが第３の信号線群２２５に接続されるようになっている。
【００３１】
図４は、本実施の形態における電子機器の動作の概要を表わしたものである。図１および図２と共に説明する。電子機器２０１に電源が投入されたり、リセット信号線２１０によってＮＯＲ型フラッシュメモリ２０４が初期状態になると、モード確認部２２２はモード選択信号線２０９の信号状態を確認する（ステップＳ３０１）。モード選択信号線２０９がイネーブルではない状態としてのディスエーブルとなっている場合には（ステップＳ３０１：Ｎ)、通常モードが実行される（ステップＳ３０４）。
【００３２】
この図４で示したような制御は、制御プログラムで実現することも可能であるが、ハードウェアとして組み込むことも可能である。この場合には、モード選択信号と状態信号を、２入力アンドゲートに入力して、その出力によってモードを切り替えるようにすればよい。
【００３３】
図５は、通常モードにおけるＮＯＲ型フラッシュメモリ内でのデータの伝達状況を表わしたものである。モード選択信号線２０９がディスエーブルとなっているとき、マルチプレクサ２６２は第２の信号線群２０８を第３の信号線群２２５と接続する。これにより、第２の信号線群２０８を経てフラッシュメモリ部２２１に信号が伝送される。このとき第１の信号線群２０７からマルチプレクサ２６２に信号が送られてきても、モード確認部２２２は、これをフラッシュメモリ部２２１に送り出すことはない。
【００３４】
図４に戻って説明を続ける。モード選択信号線２０９がイネーブルになると（ステップＳ３０１：Ｙ）、モード確認部２２２は現在のフラッシュメモリ部２２１の状態を、状態確認部２４１から出力される状態信号２２４によってチェックする（ステップＳ３０２）。この結果、状態信号２２４が信号「１」となっており、ＮＯＲ型フラッシュメモリ２０４の記憶領域にデータが書き込まれていない状態であると判別された場合、すなわちデータの消去状態であると判別された場合には（Ｙ）、ＲＯＭ書きモードが実行される（ステップＳ３０３）。
【００３５】
これに対して、モード選択信号線２０９がイネーブルとなっているが（ステップＳ３０１：Ｙ）、状態信号２２４が信号「０」となっており、ＮＯＲ型フラッシュメモリ２０４の記憶領域にデータがすでに書き込まれた状態であると判別されたものとする（ステップＳ３０２：Ｎ)。この場合に、図１に示すコネクタ２０５からＮＯＲ型フラッシュメモリ２０４へアクセスできることにすると、ＮＯＲ型フラッシュメモリ２０４にすでに格納されているプログラムやデータを外部から読み取ることや書き換えることが可能になってしまう。このような事態の発生を防止するために、状態信号２２４が信号「１」となっており消去状態を示している場合以外は（ステップＳ３０２：Ｎ）、ＮＯＲ型フラッシュメモリに対して通常モードが実行される（ステップＳ３０４）。ステップＳ３０２でＮＯＲ型フラッシュメモリ２０４の記憶領域にデータが書き込まれていると判別された場合にも（Ｎ）、同様に通常モードが実行される（ステップＳ３０４）。
【００３６】
一方、ステップＳ３０２で状態信号が信号「１」となっており、ＮＯＲ型フラッシュメモリ２０４の記憶領域にデータが書き込まれていない状態であると判別された場合、すなわち消去状態であると判別された場合には（Ｙ）、プログラムやデータの読み取りや書き換えのおそれがない。そこで、この場合にはＲＯＭ書きモードが実行される（ステップＳ３０３）。
【００３７】
図６は、ＲＯＭ書きモードにおけるＮＯＲ型フラッシュメモリ内でのデータの伝達状況を表わしたものである。モード選択信号線２０９がイネーブルとなっているとき、マルチプレクサ２６２は第１の信号線群２０７を第３の信号線群２２５と接続する。これにより、第１の信号線群２０７を経てフラッシュメモリ部２２１に信号が伝送される。このとき第２の信号線群２０８からマルチプレクサ２６２に信号が送られてきても、モード確認部２２２は、これをフラッシュメモリ部２２１に送り出すことはない。
【００３８】
図７は、以上説明した本実施の形態で電子機器を最初に起動させるまでの処理の概要を表わしたものである。図１と共に説明する。
【００３９】
電子機器は組み立て工程でＮＯＲ型フラッシュメモリ２０４を基板２０２（図１）に実装し（ステップＳ３２１）、このＮＯＲ型フラッシュメモリ２０４にデータを書き込んでいないこの状態で、コネクタ２０５を使用してこれに制御プログラムのデータ源を接続してＲＯＭ書きを行う（ステップＳ３２２）。したがって、従来のようなＲＯＭライタは使用しない。なお、ＲＯＭ書きを行うに際してＮＯＲ型フラッシュメモリ２０４に何らかのデータが残存して書き込みが実行できない場合がある。このような場合には、ＲＯＭ書きを行う前にリセット信号線２１０を使用してＮＯＲ型フラッシュメモリ２０４に残存しているデータをリセットにより除去してしまえばよい。
【００４０】
以上のようにしてＮＯＲ型フラッシュメモリ２０４に電子機器の起動および制御に必要な制御プログラムをＲＯＭ書きした後に、電子機器の起動が行われることになる（ステップＳ３２３）。
【００４１】
以上説明したように本実施の形態によれば、電子機器２０１は、図１に示すようにコネクタ２０５を介して外部装置からのアクセスを可能にしている。したがって、ＲＯＭライタを使用して事前にフラッシュメモリ２０４にＲＯＭ書きを行うことなく、基板２０２上でＲＯＭ書きを行うことができる。
【００４２】
しかも、ＮＯＲ型フラッシュメモリ２０４に対してＣＰＵ２０３からのアクセスが選択された場合であっても、状態信号２２４がＮＯＲ型フラッシュメモリ２０４の記憶領域にデータが書き込まれていない状態であることを示していない限りＲＯＭ書きモードへの移行が禁止される。したがって、電子機器２０１の記憶装置に書かれているプログラムなどのデータをコネクタ２０５を介してユーザに見られることがなく、悪意あるユーザがデータを改ざんする事態の発生を避けることができる。
【００４３】
また、本実施の形態ではリセット信号線２１０をＮＯＲ型フラッシュメモリ２０４に接続したので、電子機器２０１に対して制御プログラム等のデータを入れ替える際に、先に格納されているデータを簡単に消去し初期化することができるという利点もある。
【００４４】
以上説明した実施の形態ではＮＯＲ型フラッシュメモリ２０４を電子機器２０１に用いた例について説明したが、これに限るものではない。たとえばＮＡＮＤ型のフラッシュメモリや、相変化メモリといった他の書き換え可能な不揮発性メモリを使用した場合にも、本発明を同様に適用することができる。すなわち、図２に示したフラッシュメモリ部２２１をこのような他の不揮発性メモリに置き代えても同様の効果を得ることができる。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施の形態における電子機器の要部を表わしたブロック図である。
【図２】本実施の形態におけるＮＯＲ型フラッシュメモリの機能的な構成を示すブロック図である。
【図３】本実施の形態の状態確認部における管理テーブルの原理図である。
【図４】本実施の形態における電子機器の動作の概要を表わした流れ図である。
【図５】通常モードにおけるＮＯＲ型フラッシュメモリ内でのデータの伝達状況を表わした説明図である。
【図６】ＲＯＭ書きモードにおけるＮＯＲ型フラッシュメモリ内でのデータの伝達状況を表わした説明図である。
【図７】本実施の形態で電子機器を最初に起動させるまでの処理の概要を表わした流れ図である。
【図８】従来の手法におけるＮＯＲ型フラッシュメモリを用いて電子機器を動作させるまでの一連の作業を示した流れ図である。
【符号の説明】
【００４６】
２０１  電子機器
２０２  基板
２０３  ＣＰＵ
２０４  ＮＯＲ型フラッシュメモリ
２０５  コネクタ
２０９  モード選択信号線
２１０  リセット信号線
２２１  フラッシュメモリ部
２２４  状態信号
２４１  状態確認部
２６２  マルチプレクサ
【図１】
2009176147.tif 000003
【図２】
2009176147.tif 000004
【図３】
2009176147.tif 000005
【図４】
2009176147.tif 000006
【図５】
2009176147.tif 000007
【図６】
2009176147.tif 000008
【図７】
2009176147.tif 000009
【図８】
2009176147.tif 000010