(57)【要約】【課題】貫通配線１６ａ〜１６ｃが基板１８から剥離することを抑制し、且つ貫通孔４４の内壁面に均一な膜厚の絶縁膜を膜厚制御性良く形成する。【解決手段】シリコンからなる基板１８の表裏面を貫通孔４４が貫通し、貫通孔４４の内部に熱酸化膜４５を介して配線金属４７からなる貫通配線１６が充填され、基板１８の表面に緩衝膜１７が積層され、貫通配線１６は緩衝膜１７を貫通して緩衝膜１７上に延長されている貫通配線付基板を製造する方法であって、基板１８をエッチングして貫通孔４４を形成する第１の工程と、基板１８を加熱することにより第１の工程で形成された貫通孔４４の内壁に熱酸化膜４５を成膜する第２の工程と、第２の工程の後に基板１８の表面に緩衝膜材料４８を塗布及び熱硬化させて緩衝膜１７を形成する第３の工程と、第３の工程の後に貫通孔４４の内部に配線金属４７を充填して貫通配線１６ａ〜１６ｃを形成する第４の工程とを有する。【選択図】図３
2009054824.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、当該半導体基板の表裏面を貫通する貫通孔と、当該貫通孔の内部に熱絶縁膜を介して充填された配線金属からなる貫通配線と、前記半導体基板の表面に積層された緩衝膜とを備え、前記貫通配線は前記緩衝膜を貫通して前記緩衝膜上に延長されている貫通配線付基板の製造方法であって、
前記半導体基板を選択的にエッチングして前記貫通孔を形成する第１の工程と、
前記半導体基板を加熱することにより、前記第１の工程で形成された前記貫通孔の内壁に前記熱絶縁膜を成膜する第２の工程と、
前記第２の工程の後に、前記半導体基板の表面に緩衝膜材料を塗布し、当該緩衝膜材料を熱硬化させて前記緩衝膜を形成する第３の工程と、
前記第３の工程の後に、前記貫通孔の内部に配線金属を充填して前記貫通配線を形成する第４の工程と
を有することを特徴とする貫通配線付基板の製造方法。
【請求項２】
前記第１の工程の前に、前記半導体基板の少なくとも表面に下地絶縁膜を形成する工程を更に有し、
第１の工程では、前記半導体基板の裏面側から表面側に向けてエッチングを開始し、前記半導体基板の表面側に前記下地絶縁膜が表出した時点でエッチングを終了し、
第３の工程では、前記下地絶縁膜の上に前記緩衝膜を形成する
ことを特徴とする請求項１記載の貫通配線付基板の製造方法。
【請求項３】
前記第３の工程では、前記貫通孔の上に塗布された前記緩衝膜材料を選択的に除去して前記貫通孔よりも径の小さい開口を形成した後に、前記緩衝膜材料を熱硬化させて前記開口を有する前記緩衝膜を形成し、
前記第３の工程と前記第４の工程の間に、前記開口から表出する前記下地絶縁膜を選択的にエッチングして、前記貫通孔に連続する開口を形成する工程を更に有することを特徴とする請求項２記載の貫通配線付基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、緩衝膜が基板の一方の主面に成膜され、基板及び緩衝膜を貫通する貫通配線が形成された貫通配線付基板の製造方法に関する。
【背景技術】
【０００２】
近年、半導体センサ、集積回路、半導体光学素子など半導体装置の小型化の要求を満たすために、配線基板、回路基板又はインターポーザなど（以後、回路基板に例に取る。）を介して素子が形成された半導体基板を実装基板に直接実装するＣＳＰ（チップサイズパッケージ）技術が各所で研究開発されている（例えば、特許文献１〜４参照）。
【０００３】
半導体基板、回路基板及び実装基板は基板面の垂直方向に積層されるため、回路基板にはその表裏面を貫通する貫通配線が形成され、この貫通配線によって半導体基板と実装基板の間が電気的に接続される。なお、貫通配線は回路基板に形成された貫通孔に配線金属を充填することにより形成されるが、貫通孔の内壁面には貫通配線と回路基板の間を電気的に絶縁するための絶縁膜が形成される。
【０００４】
また、回路基板には樹脂から成る緩衝膜又は応力緩和層など（以後、緩衝膜を例に取る。）が形成され、熱処理を伴う実装の際に線膨張係数が異なる半導体基板と実装基板の間の熱膨張や熱収縮による応力を緩和することにより、実装時に発生する外部接続端子のクラックなどによる接続不良を抑制している。
【特許文献１】特開２００５−３１７７０４号公報
【特許文献２】特開２００６−２７８９０６号公報
【特許文献３】特開２００４−０３９８６４号公報
【特許文献４】特開２００７−１３４７３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記のように、緩衝膜が基板の一方の主面に成膜され、基板及び緩衝膜を貫通する貫通配線が形成された回路基板の製造方法において、先に貫通孔内へ配線金属を充填し、その後に緩衝膜を形成する場合がある（特許文献２及び３参照）。この場合、緩衝膜は樹脂を塗布し熱処理により硬化させることで形成されるので、樹脂の熱硬化時に回路基板と配線金属との線膨張係数の違いに起因した熱膨張又は熱収縮による熱応力が発生し、この回路基板と配線金属間の熱応力は、貫通配線が回路基板から剥離する接続不良の原因となる。
【０００６】
これに対して、特許文献１の図９等で開示されているように、先ず緩衝膜（配線層）を形成し、その後に貫通孔の形成及び貫通孔への配線金属の充填を行う場合がある。この場合、配線金属が充填される前に緩衝膜を形成しているので、前述した回路基板と配線金属間の熱応力の問題は発生しない。しかしながら、貫通孔の内壁面に形成する絶縁膜は、熱処理による絶縁膜ではなく、プラズマＣＶＤ法（化学的気相成長法）により堆積されるＴＥＯＳ（Ｓｉ（ＯＣ2Ｈ5）4）膜である（特許文献１、段落００３９参照）。このため、熱酸化法や熱窒化法などで形成される熱絶縁膜に比べて、貫通孔の内壁面に均一な膜厚の絶縁膜を膜厚制御性良く形成することができず、貫通配線と回路基板間のショート不良、貫通配線の抵抗増大など貫通配線の信頼性が低下する。
【０００７】
本発明は、上記問題点を解決するために成されたものであり、その目的は、貫通配線が回路基板から剥離することを抑制し、且つ貫通孔の内壁面に均一な膜厚の絶縁膜を膜厚制御性良く形成する貫通配線付基板の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明に係わる貫通配線付基板の製造方法は、半導体基板と、この半導体基板の表裏面を貫通する貫通孔と、この貫通孔の内部に熱絶縁膜を介して充填された配線金属からなる貫通配線と、半導体基板の表面に積層された緩衝膜とを備え、貫通配線が緩衝膜を貫通して緩衝膜上に延長されている貫通配線付基板の製造方法である。この方法は、半導体基板を選択的にエッチングして貫通孔を形成する第１の工程と、半導体基板を加熱することにより、第１の工程で形成された貫通孔の内壁に熱絶縁膜を成膜する第２の工程と、第２の工程の後に、半導体基板の表面に緩衝膜材料を塗布し、この緩衝膜材料を熱硬化させて緩衝膜を形成する第３の工程と、第３の工程の後に、貫通孔の内部に配線金属を充填して貫通配線を形成する第４の工程とを有することを特徴とする。
【０００９】
貫通配線付基板の製造方法は、第１の工程の前に、半導体基板の少なくとも表面に下地絶縁膜を形成する工程を更に有し、第１の工程では、半導体基板の裏面側から表面側に向けてエッチングを開始し、半導体基板の表面側に下地絶縁膜が表出した時点でエッチングを終了し、第３の工程では、下地絶縁膜の上に緩衝膜を形成することが好ましい。これにより、第３の工程において貫通孔の上に残された下地絶縁膜の上にも緩衝膜を形成することができる。
【００１０】
第３の工程では、貫通孔の上に塗布された緩衝膜材料を選択的に除去して貫通孔よりも径の小さい開口を形成した後に、緩衝膜材料を熱硬化させて開口を有する緩衝膜を形成し、貫通配線付基板の製造方法は、第３の工程と第４の工程の間に、開口から表出する下地絶縁膜を選択的にエッチングして、貫通孔に連続する開口を形成する工程を更に有することが好ましい。半導体基板の貫通孔と緩衝膜の開口を異なる工程で形成する場合であっても、貫通孔よりも径の小さい開口を形成することによって、半導体基板を露出させること無く、絶縁膜を介して配線金属を充填することができる。
【発明の効果】
【００１１】
本発明によれば、貫通孔内に配線金属を充填する前に緩衝膜材料を熱硬化させることにより、貫通孔に配線金属が充填された状態の半導体基板に熱ストレスを加えることが無くなり、配線金属と半導体基板の熱膨張率の差に起因して貫通配線が半導体基板から剥離することを抑制できる。また、緩衝膜を形成する前に貫通孔を形成するので、熱処理によって貫通孔の内壁に熱絶縁膜を成膜できる。よって、ＣＶＤ法などで堆積された絶縁膜に比べて、貫通孔内に均一な膜厚の絶縁膜を膜厚制御性良く形成することができる。
【発明を実施するための最良の形態】
【００１２】
以下図面を参照して、本発明の実施の形態を説明する。なお、図面の記載において同一部分には同一符号を付して説明を省略する。
（本発明の実施の形態）
図１（ａ）は本発明の実施の形態に係わる貫通配線付基板２を備える加速度センサの全体構成を示す断面図であり、図１（ｂ）は、図１（ａ）のセンサ基板１のＡ−Ａ面に沿った平面図である。
【００１３】
図１（ａ）に示すように、本発明の実施の形態に係わる加速度センサは、後述のゲージ抵抗が形成された加速度センサ本体であるセンサ基板１と、センサ基板１の一方の主面に接着された貫通配線付基板２と、センサ基板１の前記一方の主面に対向する他方の主面に接着されたカバー基板３とを備える。なお、貫通配線付基板２、カバー基板３は、センサ基板１と同じ外周形状及び外形寸法に形成され、センサ基板１と同じ材質（例えば、シリコンなど）からなる。
【００１４】
センサ基板１は、貫通配線付基板２及びカバー基板３に機械的及び電気的に接続されるフレーム部１１と、フレーム部１１の内側に配置された重り部１３と、フレーム部１１と重り部１３の間を接続する短冊状の撓み部１２とを備え、重り部１３と撓み部１２は接続部１４において接続している。撓み部１２はフレーム部１１よりも肉薄に形成され、可撓性を有するため、加速度センサに加わる加速度に応じて撓み部１２は撓み、重り部１３は変位する。フレーム部１１の内側において重り部１３が変位できるように、重り部１３とフレーム部１１の間及び重り部１３と撓み部１２の間にそれぞれスリット（隙間）が形成されている。
【００１５】
図１（ｂ）に示すように、センサ基板１は、枠状（本実施形態では矩形枠状）のフレーム部１１を備え、フレーム部１１の内側には重り部１３が所定の隙間をおいて配置されている。フレーム部１１の各辺の中央から可撓性を有する４つの撓み部１２ａ〜１２ｄが重り部１３の中心に向かってそれぞれ延長され、重り部１３の中心において４つの撓み部１２ａ〜１２ｄは接続部１４を介して重り部１３に接続している。このように、枠状のフレーム部１１の内側に配置される重り部１３が重り部１３から四方へ延長された４つの撓み部１２ａ〜１２ｄを介してフレーム部１１に揺動自在に支持されている。なお、フレーム部１１、撓み部１２ａ〜１２ｄ、重り部１３及び接続部１４は、単結晶シリコン等からなる半導体基板や支持基板上に絶縁層を介してシリコンの活性層が形成されたＳＯＩ基板を、既知のリソグラフィ技術及びエッチング技術を用いて加工することにより形成すればよい。
【００１６】
撓み部１２ａ〜１２ｄ上の所定の位置に、ピエゾ抵抗Ｒａ1、Ｒａ2、Ｒｂ1、Ｒｂ2、Ｒｃ1、Ｒｃ2、Ｒｄ1、Ｒｄ2がそれぞれ形成されている。撓み部１２ａ〜１２ｄの撓みに伴う各ピエゾ抵抗の抵抗値の変化からＸ軸方向、Ｙ軸方向及びＺ軸方向のそれぞれの加速度を求めることができる。このように、ピエゾ抵抗Ｒａ1、Ｒａ2、Ｒｂ1、Ｒｂ2、Ｒｃ1、Ｒｃ2、Ｒｄ1、Ｒｄ2は、センサ基板１におけるゲージ抵抗を構成している。なお、図示は省略するが、各ピエゾ抵抗はセンサ基板１上に形成された拡散層配線や金属配線などによって接続されて、所定のブリッジ回路を構成している。
【００１７】
図１（ａ）に示すように、カバー基板３のセンサ基板１と対向する面には、重り部１３の変位空間を形成する所定深さの凹部２２が形成されている。カバー基板３の対向面のうち凹部２２が形成されていない部分がセンサ基板１のフレーム部１１に接着されている。凹部２２は既知のリソグラフィ技術及びエッチング技術を用いて形成すればよい。なお、図１（ａ）の撓み部１２、接続部１４及び重り部１３の合計厚さを、フレーム部１１の厚さに比べて、重り部１３の許容変位量分だけ薄くすれば、カバー基板３に凹部２２を形成しなくてもよい。
【００１８】
貫通配線付基板２は、半導体基板１８と、半導体基板１８の表裏面を貫通する貫通配線１６と、半導体基板１８の表面に積層された緩衝膜１７とを備える。貫通配線１６は、センサ基板１に形成されたピエゾ抵抗Ｒａ1、Ｒａ2、Ｒｂ1、Ｒｂ2、Ｒｃ1、Ｒｃ2、Ｒｄ1、Ｒｄ2のブリッジ回路に電気的に接続されている。また、貫通配線１６は、緩衝膜１７を貫通して緩衝膜１７上に延長され、外部接続端子５を介して実装基板４内の電極パッド（図示せず）に接続されている。貫通配線付基板２のセンサ基板１に対向する主面には、撓み部１２の変位空間を形成する所定深さの凹部２１が形成されている。ここで、貫通配線付基板２及び半導体基板１８の「表面」とは実装基板４に対向する主面を示し、貫通配線付基板２及び半導体基板１８の「裏面」とはセンサ基板１に対向する主面を示す。外部接続端子５は、例えば、半田、鉛フリー半田等からなる。
【００１９】
図２を参照して、図１（ａ）の貫通配線付基板２の詳細な構成を示す断面図である。半導体基板１８の表面には均一膜厚の緩衝膜１７が成膜されている。半導体基板１８の裏面の中央部分には凹部２１が形成されている。半導体基板１８の外周部分において半導体基板１８の表裏面及び緩衝膜１７を貫通するように、半導体基板１８内に貫通配線１６が埋め込まれている。半導体基板１８の表裏面には均一膜厚の絶縁膜（例えばシリコン酸化膜やシリコン窒化膜など）４１ａ、４１ｂがそれぞれ形成され、半導体基板１８内に埋め込まされた貫通配線１６と半導体基板１８の間にも均一膜厚の絶縁膜４５が形成されている。
【００２０】
貫通配線１６は、半導体基板１８内に埋め込まれた充填部１６ａと、充填部１６ａから緩衝膜１７を貫通して緩衝膜１７上に延長された外部電極パッド部１６ｂと、充填部１６ａから半導体基板１８の裏面上に延長された内部電極パッド部１６ｃとを備える。充填部１６ａ、外部電極パッド部１６ｂ及び内部電極パッド部１６ｃは、それぞれ絶縁膜４５、４１ａ、４１ｂによって半導体基板１８から電気的に絶縁されている。
【００２１】
本発明の実施形態において、半導体基板１８内に埋め込まれた充填部１６ａの径は、緩衝膜１７内に埋め込まれた充填部１６ａの径よりも広い。また、外部電極パッド部１６ｂの上には、外部電極パッド部１６ｂ上に積層されたＮｉ層とＮｉ層上に積層されたＡｕ層からなるＮｉ／Ａｕ層３１が形成されている。Ｎｉ層の代わりに、例えば、Ｔｉ、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮ等からなる導電層を用いてもよい。
【００２２】
次に、図３（ａ）〜（ｈ）の各分図を参照して、図２の貫通配線付基板２の製造方法の一例を説明する。
【００２３】
（イ）酸素を含有する雰囲気においてシリコン基板１８を加熱して、図３（ａ）に示すように、シリコン基板１８の表面及び裏面にそれぞれ膜厚１μｍ程度の熱酸化膜４１ａ、４１ｂを形成する。このようにして、半導体基板（シリコン基板）１８の少なくとも表面に下地絶縁膜（熱酸化膜）４１ｂを形成する。
【００２４】
（ロ）熱酸化膜４１ａ、４１ｂ上にレジスト膜４２ａ、４２ｂをそれぞれ成膜し、フォトリソグラフィ法により、貫通配線１６が形成される領域のレジスト膜４２ａを選択的に除去して窓４３をパターンニングする。窓４３から表出する熱酸化膜４１ａを選択的にエッチングする。エッチング方法はフッ化水素（ＨＦ）系溶液によるウェットエッチングでも、ＣＦ4等のＣＦ系ガスによるドライエッチングでも良い。このとき、シリコン基板１８の表面側の熱酸化膜４１ｂはレジスト膜４２ｂで覆われているのでエッチングされない。図３（ｂ）に示すように、半導体基板１８の裏面側のレジスト膜４２ａ及び熱酸化膜４１ａに、貫通配線１６用の貫通孔を形成するためのエッチングマスクが形成される。
【００２５】
（ハ）レジスト膜４２ａ及び熱酸化膜４１ａの窓４３から表出するシリコン基板１８を、Ｄｅｅｐ−ＲＩＥ法等の異方性エッチング法を用いて選択的にエッチングして、図３（ｃ）に示すように、貫通配線１６を埋め込むための貫通孔４４を形成する。このエッチング工程（第１の工程）では、シリコン基板１８の裏面側から表面側に向けてエッチングを開始し、シリコン基板１８の表面側に熱酸化膜（下地絶縁膜）４１ｂが表出した時点でエッチングを終了する。この時、膜厚１μｍ程度の熱酸化膜４１ｂ上にレジスト膜４２ｂが成膜されているので、熱酸化膜４１ｂは、シリコン基板１８と一緒にエッチングされることなく、貫通孔４４の上に残存させることができる。
【００２６】
（ニ）第１の工程の後に、シリコン基板１８の表裏面上のレジスト膜４２ａ、４２ｂを除去する。その後、酸素を含有する雰囲気においてシリコン基板１８を加熱する熱酸化処理を行い、図３（ｄ）に示すように、貫通孔４４の内壁に膜厚０．５μｍ程度の熱酸化膜（熱絶縁膜）４５を成膜する（第２の工程）。
【００２７】
（ホ）第２の工程の後に、シリコン基板１８の表面に感光性の熱硬化性樹脂からなる緩衝膜材料４８をスピン塗布する。具体的には、図３（ｅ）に示すように、シリコン基板１８の表面側の熱酸化膜４１ｂ上に緩衝膜材料４８を均一膜厚で塗布する。緩衝膜材料４８は、貫通孔４４の上に残存する熱酸化膜４１ｂ上にも塗布される。
【００２８】
（へ）フォトリソグラフィ法（露光・現像）を用いて、貫通孔４４上に塗布された緩衝膜材料４８の一部を選択的に除去して、貫通孔４４上の緩衝膜材料４８に開口４６を形成する。なお、開口４６の径は貫通孔４４の径よりも狭い。そして、窒素雰囲気において３５０℃程度まで緩衝膜材料４８を加熱することにより緩衝膜材料４８が熱硬化して開口４６を有する緩衝膜１７が形成される（第３の工程）。その後、緩衝膜１７をエッチングマスクとして、開口４６から表出する熱酸化膜４１ｂを裏面側からＣＦ系ガスによるドライエッチングにより選択的にエッチングする。以上の処理により、図３（ｆ）に示すように、開口４６が貫通孔４４に繋がる、つまり貫通孔４４に連続する開口４６が形成される。
【００２９】
（ト）スパッタリング法により、シリコン基板１８の表裏面及び貫通孔４４及び開口４６の内壁面上に、絶縁膜４１ａ、４１ｂ、４５を介して銅（Ｃｕ）膜を堆積する。この銅膜は後述する電界メッキ法で貫通孔４４内に配線金属（銅膜）４７を充填する際のシード層となるものである。その後、図３（ｇ）に示すように、電界メッキ法により貫通孔４４及び開口４６内に配線金属（銅膜）４７を充填すると同時に、シリコン基板１８の表裏面に配線金属４７を堆積する。
【００３０】
（チ）その後、フォトリソグラフィ法によりシリコン基板１８の表裏面の配線金属４７の上に所定のレジストパターンを形成し、ＲＩＥなどの異方性エッチング法により配線金属４７を選択的にエッチングして、図３（ｈ）に示すように、外部電極パッド部１６ｂ及び内部電極パッド部１６ｃをパターンニングする。以上の処理により、貫通孔４４及び開口４６の内部に充填された充填部１６ａ、外部電極パッド部１６ｂ及び内部電極パッド部１６ｃを備える貫通配線１６が形成される（第４の工程）。そして、外部電極パッド部１６ｂ上にＮｉ／Ａｕ層を形成する。以上の工程を経て、図１（ａ）及び図２に示した貫通配線付基板２が完成する。
【００３１】
以上説明したように、本発明の実施の形態によれば、貫通孔４４内に配線金属４７を充填する前に緩衝膜材料４８を熱硬化させることにより、貫通孔４４に配線金属４７が充填された状態のシリコン基板１８に熱ストレスを加えることが無くなり、配線金属４７とシリコン基板１８の熱膨張率の差に起因して貫通配線１６がシリコン基板１８から剥離することを抑制できる。また、緩衝膜１７を形成する前に貫通孔４４を形成するので、熱処理によって貫通孔４４の内壁に熱絶縁膜４５を成膜できる。よって、ＣＶＤ法などで堆積された絶縁膜に比べて、貫通孔４４内に均一な膜厚の絶縁膜を膜厚制御性良く形成することができる。
【００３２】
図３（ｃ）のエッチング工程（第１の工程）の前に、シリコン基板１８の少なくとも表面に熱酸化膜４１ｂを形成し、図３（ｃ）のエッチング工程では、シリコン基板１８の裏面側から表面側に向けてエッチングを開始し、シリコン基板１８の表面側に熱酸化膜４１ｂが表出した時点でエッチングを終了する。そして、図３（ｆ）の第３の工程では、熱酸化膜４１ｂの上に緩衝膜材料４８を塗布し熱硬化させて緩衝膜１７を形成する。これにより、緩衝膜材料４８は、貫通孔４４の上に残存する熱酸化膜４１ｂ上にも塗布され、貫通孔４４の上に残された熱酸化膜４１ｂの上にも緩衝膜１７を形成することができる。
【００３３】
図３（ｆ）の第３の工程では、貫通孔４４の上に塗布された緩衝膜材料４８を選択的に除去して貫通孔４４よりも径の小さい開口４６を形成した後に、緩衝膜材料４８を熱硬化させて開口４６を有する緩衝膜１７を形成し、開口４６から表出する熱酸化膜４１ｂを選択的にエッチングして、貫通孔４４に連続する開口４６を形成する。シリコン基板１８の貫通孔４４と緩衝膜１７の開口４６を異なる工程で形成する場合であっても、貫通孔４４よりも径の小さい開口４６を形成することによって、シリコン基板１８を露出させること無く、絶縁膜を介して配線金属４７を充填することができる。
（比較例）
図４（ａ）〜（ｈ）の各分図を参照して、貫通配線付基板の製造方法の比較例について説明する。
【００３４】
（い）シリコン基板６８の熱酸化処理を行い、図４（ａ）に示すように、シリコン基板６８の表裏面にそれぞれ熱酸化膜９１ａ、９１ｂを形成する。
【００３５】
（ろ）熱酸化膜９１ａ、９１ｂ上にレジスト膜９２ａ、９２ｂをそれぞれ成膜し、フォトリソグラフィ法により、貫通配線が形成される領域のレジスト膜９２ｂを選択的に除去して窓９３をパターンニングする。窓９３から表出する熱酸化膜９１ｂを選択的にエッチングする。図４（ｂ）に示すように、半導体基板６８の表面側のレジスト膜９２ｂ及び熱酸化膜９１ｂに、貫通配線用の貫通孔を形成するためのエッチングマスクが形成される。
【００３６】
（は）レジスト膜９２ｂ及び熱酸化膜９１ｂの窓４３から表出するシリコン基板６８を選択的にエッチングして、図４（ｃ）に示すように、貫通配線を埋め込むための貫通孔９４を形成する。貫通孔９４上の熱酸化膜９１ａ及びレジスト膜９２ａ、９２ｂを除去する。その後、シリコン基板６８の熱酸化処理を行い、図４（ｄ）に示すように、貫通孔９４の内壁に熱酸化膜９５を成膜する。
【００３７】
（に）図４（ｅ）に示すように、貫通孔９４の内部に配線金属（銅膜）９７を充填すると同時に、シリコン基板６８の表裏面上に配線金属９７を堆積する。
【００３８】
（ほ）シリコン基板６８の表裏面の配線金属９７を選択的にエッチングして、図４（ｆ）に示すように、外部電極パッド部６６ｂ及び内部電極パッド部６６ｃをパターンニングする。貫通孔４４の内部に充填された充填部６６ａ、外部電極パッド部６６ｂ及び内部電極パッド部６６ｃを備える貫通配線が形成される。
【００３９】
（へ）シリコン基板６８の表面に緩衝膜材料を塗布する。緩衝膜材料は外部電極パッド部６６ｂ上にも塗布される。外部電極パッド部６６ｂ上に塗布された緩衝膜材料の一部を選択的に除去して、外部電極パッド部６６ｂ上の緩衝膜材料に開口９６を形成する。そして、図４（ｅ）に示すように、緩衝膜材料４８を熱硬化させて開口９６を有する緩衝膜６７を形成する。
【００４０】
（と）開口９６の内部及び緩衝膜６７の上に電極材料を堆積し、所定の形状にパターンニングすることで、図４（ｈ）に示すように、外部電極パッド部６６ｂに接続された外部電極８１（パッド）を形成する。
【００４１】
以上説明したように、比較例では、貫通孔９４へ配線金属９７を充填した後に緩衝膜６７を形成している。このため、緩衝膜６７の熱硬化時にシリコン基板６８と配線金属９７との膨張係数の違いに起因した熱膨張又は熱収縮による熱応力が発生し、このシリコン基板６８と配線金属９７間の熱応力により、貫通配線６６ａ〜６６ｃがシリコン基板６８から剥離する接続不良が発生してしまう。
【００４２】
これに対して、本発明の実施の形態では、緩衝膜１７を形成した後に貫通孔４４へ配線金属４７を充填している。このため、配線金属４７が緩衝膜１７の熱硬化時の熱ストレスを受けることが無く、上記のような熱応力による剥離の問題は発生しない。
【００４３】
上記のように、本発明は、１つの実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００４４】
本発明の実施の形態では、貫通孔４４内に成膜される熱絶縁膜として熱酸化膜４５（シリコン酸化膜）を例示したが、これ以外にシリコン窒化膜等の熱窒化膜や、シリコン酸窒化膜等の熱酸窒化膜であっても構わない。また、下地絶縁膜として熱酸化膜４１ｂ（シリコン酸化膜）を例示したが、これ以外にＣＶＤ等などで堆積されたシリコン酸化膜や、シリコン窒化膜、シリコン酸窒化膜であっても構わない。
【００４５】
配線金属４７として銅（Ｃｕ）を例示したが、これ以外にニッケル（Ｎｉ）であっても構わない。
【００４６】
本発明の実施の形態では、加速度センサを例に取り貫通配線付基板２を説明したが、これ以外の半導体センサ、集積回路、半導体光学素子などが形成された半導体基板を、配線基板、回路基板又はインターポーザなどを介して実装基板に直接実装するパッケージ技術に対しても本発明を適用することができる。
【００４７】
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。
【図面の簡単な説明】
【００４８】
【図１】図１（ａ）は、本発明の実施の形態に係わる貫通配線付基板２を備える加速度センサの全体構成を示す断面図であり、図１（ｂ）は、図１（ａ）のセンサ基板１のＡ−Ａ面に沿った平面図である。
【図２】図１（ａ）の貫通配線付基板２の詳細な構成を示す断面図である。
【図３】図３（ａ）〜図３（ｈ）は、図２の貫通配線付基板２の製造方法の一例における主要な製造工程を示す工程断面図である。
【図４】図４（ａ）〜（ｈ）は、比較例に係わる貫通配線付基板の製造方法における主要な製造工程を示す工程断面図である。
【符号の説明】
【００４９】
１…センサ基板
２…貫通配線付基板
３…カバー基板
４…実装基板
５…外部接続端子
１１…フレーム部
１２ａ〜１２ｄ…撓み部
１３…重り部
１４…接続部
１６…貫通配線
１６ａ…充填部
１６ｂ…外部電極パッド部
１６ｃ…内部電極パッド部
１７…緩衝膜
１８…シリコン基板（半導体基板）
２１、２２…凹部
３１…Ｎｉ／Ａｕ層
４１ａ…熱酸化膜
４１ｂ…熱酸化膜（下地絶縁膜）
４２ａ、４２ｂ…レジスト膜
４３…窓
４４…貫通孔
４５…熱酸化膜（熱絶縁膜）
４６…開口
４７…配線金属
４８…緩衝膜材料
【図１】
2009054824.tif 000003
【図２】
2009054824.tif 000004
【図３】
2009054824.tif 000005
【図４】
2009054824.tif 000006