(57)【要約】【課題】ダブルゲートトランジスタの動作が速くなるようにする。【解決手段】固体撮像デバイス１の画素は、ダブルゲートトランジスタ２である。ダブルゲートトランジスタ２は、ボトムゲート電極２１、半導体膜２３、チャネル保護膜２４、不純物半導体膜２５，２６、ドレイン電極２７、ソース電極２８、トップゲート電極３０等を有する、半導体膜２３には、マイクロクリスタルシリコンが含まれている。【選択図】図２
2009218271.tif 000002
【特許請求の範囲】
【請求項１】
二つのゲートと、
前記二つのゲートの間に介在し、微結晶シリコン領域が含まれている半導体膜と、
を有するダブルゲートトランジスタを備えることを特徴とする固体撮像デバイス。
【請求項２】
前記二つのゲートは、光不透過性の第一ゲートと、光透過性の第二ゲートであることを特徴とする請求項１記載の固体撮像デバイス。
【請求項３】
前記ダブルゲートトランジスタはソース電極及びドレイン電極を有し、
前記半導体は、前記微結晶シリコン領域と前記ソース電極との間及び前記微結晶シリコン領域と前記ドレイン電極との間に、それぞれアモルファスシリコン領域が形成されていることを特徴とする請求項１又は２に記載の固体撮像デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像デバイスに関し、特にダブルゲートトランジスタを画素の光電変換素子とした固体撮像デバイスに関する。
【背景技術】
【０００２】
光電効果を利用した半導体素子は、マトリクス状に配列されることで、撮像素子に利用されている。かかる半導体素子として、非晶質シリコンを有するトランジスタがある（例えば、特許文献１参照）。このようなトランジスタを用いた撮像素子においては、半導体に入射した光量に応じた電流が流れる。
【０００３】
このようなトランジタのチャネルとなる半導体膜である非晶質状のアモルファスシリコンは、ＣＶＤ法といった気相成長法によって成膜することができる。
【特許文献１】特開平５−２４３５４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、アモルファスシリコンを半導体膜としたトランジスタは、移動度が低いため、動作が遅い。
【０００５】
そこで、本発明の課題は、トランジスタの動作が速くなるようにすることである。
【課題を解決するための手段】
【０００６】
以上の課題を解決するために、請求項１に係る発明によれば、固体撮像デバイスにおいて、
二つのゲートと、
前記二つのゲートの間に介在し、微結晶シリコン領域が含まれている半導体膜と、
を有するダブルゲートトランジスタを備えることを特徴とする。
前記二つのゲートは、光不透過性の第一ゲートと、光透過性の第二ゲートであることが好ましい。
前記ダブルゲートトランジスタはソース電極及びドレイン電極を有し、
前記半導体は、前記微結晶シリコン領域と前記ソース電極との間及び前記微結晶シリコン領域と前記ドレイン電極との間に、それぞれアモルファスシリコン領域が形成されていてもよい。
【発明の効果】
【０００７】
本発明によれば、ダブルゲートトランジスタの半導体膜に微結晶シリコンが含まれているので、ダブルゲートトランジスタの動作が速い。
【発明を実施するための最良の形態】
【０００８】
［第１の実施の形態］
以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
【０００９】
図１は、光を透過する特性をもつ固体撮像デバイス１を示した平面図である。図１に示すように、画素の光電変換素子である複数のダブルゲートトランジスタ２がマトリクス状に配列されている。
【００１０】
図１に示すように、固体撮像デバイス１には、配線となる複数のボトムゲートライン４１が互いに平行で且つ行方向に延在するよう配列され、ボトムゲートライン４１の上方で、配線となる複数のトップゲートライン４４が互いに平行で且つ行方向に延在するよう配列されている。平面視して、一本のボトムゲートライン４１に対して一本のトップゲートライン４４が重なっている。ボトムゲートライン４１は、図示しないボトムゲートドライバに接続されている。トップゲートライン４４は、図示しないトップゲートドライバに接続されている。
【００１１】
また、平面視して、配線となる複数のドレインライン４２が互いに平行で且つ行方向と直交する列方向に延在するよう配列され、隣り合うドレインライン４２の間においてソースライン４３がドレインライン４２と平行で且つ列方向に延在するよう設けられている。平面視して、ボトムゲートライン４１及びトップゲートライン４４と、ドレインライン４２及びソースライン４３との各交差部にダブルゲートトランジスタ２が設けられている。
【００１２】
図２は、固体撮像デバイス１の１画素となるダブルゲートトランジスタ２を示した縦断面図である。
図２に示すように、基板５の上にはダブルゲートトランジスタ２が形成されていう。ダブルゲートトランジスタ２は、基板５上のボトムゲートライン４１に接続されたボトムゲート電極２１、半導体膜２３、チャネル保護膜２４、不純物半導体膜２５，２６、ドレイン電極２７、ソース電極２８、トップゲートライン４４に接続されたトップゲート電極３０等を有するものである。ボトムゲート電極２１とその上方の半導体膜２３との間には、絶縁性の層間絶縁膜２２が成膜され、半導体膜２３とその上方のトップゲート電極３０との間には、絶縁性の層間絶縁膜２９が成膜され、トップゲート電極３０の上には絶縁性の保護絶縁膜３１が一面に成膜されている。
【００１３】
この基板５は、絶縁性及び透光性を有し、石英ガラス等といった透明なガラス基板又はポリカーボネート等といった透明なプラスチック基板である。層間絶縁膜２２，２９及び保護絶縁膜３１は、透明な絶縁材料からなり、例えば窒化シリコン又は酸化シリコンからなる。
【００１４】
ボトムゲートライン４１は、行方向に並んだ複数のダブルゲートトランジスタ２のボトムゲート電極２１と一体的に形成されている。これによりボトムゲートライン４１は、ボトムゲート電極２１と接続している。ドレインライン４２は、列方向に並んだ複数のダブルゲートトランジスタ２のドレイン電極２７と一体的に形成されている。これにより、ドレインライン４２は、ドレイン電極２７と接続している。ソースライン４３は、列方向に並んだ複数のダブルゲートトランジスタ２のソース電極２８と一体的に形成されている。これにより、ソースライン４３は、ドレイン電極２７に接続している。トップゲートライン４４は、行方向に並んだ複数のダブルゲートトランジスタ２のトップゲート電極３０と一体的に形成されている。これによって、トップゲートライン４４は、トップゲート電極３０に接続している。
【００１５】
ボトムゲート電極２１及びボトムゲートライン４１は、導電性及び遮光性を有し、例えばＣｒ、Ａｌ、Ｃｒ／Ａｌ、ＡｌＴｉ又はＡｌＴｉＮｂからなる。
【００１６】
ダブルゲートトランジスタ２のチャネルとなる半導体膜２３は、層間絶縁膜２２の上におけるボトムゲート電極２１に対応する位置にある。半導体膜２３は、微結晶シリコンを含む領域、更に詳しくはマイクロクリスタルシリコン又はナノクリスタルシリコンを含む領域が形成され、上方側にアモルファスシリコンの領域が形成されている。半導体膜２３の全体がマイクロクリスタル化し又はナノクリスタル化していてもよいし、半導体膜２３の一部がマイクロクリスタル化し又はナノクリスタル化するとともに他の一部がアモルファス化していてもよい。半導体膜２３が当該半導体膜２３に入射した光の量に応じた電気的特性を生じるので、ダブルゲートトランジスタ２が光電変換素子として機能する。マイクロクリスタルシリコンは、ラマンスペクトルにおいて、５２０ｃｍ―１付近のピーク及び４８０ｎｍ―１付近にブロードなピークが存在する。
【００１７】
半導体膜２３の中央部上には、絶縁性のチャネル保護膜２４が形成されている。チャネル保護膜２４は、絶縁性及び透光性を有し、例えば窒化シリコン又は酸化シリコンからなる。
【００１８】
半導体膜２３の一端部の上には、不純物半導体膜２５が一部チャネル保護膜２４に重なるようにして形成されており、半導体膜２３の他端部の上には、不純物半導体膜２６が一部チャネル保護膜２４に重なるようにして形成されている。不純物半導体膜２５，２６は半導体膜２３の両端部上に互いに離間して形成される。不純物半導体膜２５，２６には、シリコンに不純物（ｎ型の場合には、例えばアルシンやホスフィン等のドナー型の不純物であり、ｐ型の場合には、ジボラン等のアクセプター型の不純物）を混入したものである。
【００１９】
不純物半導体膜２５の上には、ドレイン電極２７が形成されている。不純物半導体膜２６の上には、ソース電極２８が形成されている。つまり、半導体膜２３の上領域であるアモルファスシリコン領域とドレイン電極２７との間に不純物半導体膜２５が介在し、そのアモルファスシリコン領域とソース電極２８との間に不純物半導体膜２６が介在している。ドレイン電極２７、ソース電極２８、ドレインライン４２及びソースライン４３は、導電性及び遮光性を有し、例えばＣｒ、Ａｌ、ＡｌＴｉ若しくはＡｌＴｉＮｂ又はこれらの積層体からなる。
【００２０】
チャネル保護膜２４、ドレイン電極２７及びソース電極２８の上には、層間絶縁膜２９が成膜され、チャネル保護膜２４、不純物半導体膜２５，２６、ドレイン電極２７及びソース電極２８が層間絶縁膜２９によって被覆されている。
【００２１】
層間絶縁膜２９の上には、トップゲート電極３０が形成されている。このトップゲート電極３０が半導体膜２３に対応する位置にあり、このトップゲート電極３０が半導体膜２３との間に層間絶縁膜２９及びチャネル保護膜２４を挟んで相対している。横方向に一列に配列された複数のダブルゲートトランジスタ２のトップゲート電極３０は、共通のトップゲートライン４４と一体となって形成されている。トップゲート電極４４及びトップゲートライン４４は、導電性及び透光性を有し、例えば例えば、酸化インジウム、酸化亜鉛若しくは酸化スズ又はこれらのうちの少なくとも一つを含む組成物（例えば、インジウム−錫酸化物（ＩＴＯ）、インジウム−亜鉛酸化物）からなる。
【００２２】
トップゲート電極３０及びトップゲートライン４４は、保護絶縁膜３１によって被覆されている。
【００２３】
ボトムゲートライン４１、ボトムゲート電極２１、ドレイン電極２７、ソース電極２８、ドレインライン４２、ソースライン４３は、不透明であるが、基板５、層間絶縁膜２２，２９及び保護絶縁膜３１が透明である。従って、この固体撮像デバイス１は、概ねダブルゲートトランジスタ２を除いて光を透過する特質をもつ。即ち、基板５に入射した光は、ダブルゲートトランジスタ２、２間において、保護絶縁膜３１から上に出射する。そのため、被写体（例えば、指等）が保護絶縁膜３１に載置された状態でも、反対側から基板５に光を照射すれば、光が基板５、層間絶縁膜２２，２９及び保護絶縁膜３１を透過し、被写体に入射する。一方、トップゲート電極３０及びチャネル保護膜２４が透明であるので、保護絶縁膜３１に載置された被写体での反射光は、保護絶縁膜３１、トップゲート電極３０、層間絶縁膜２９及びチャネル保護膜２４を透過して半導体膜２３に入射する。これにより、被写体の像が、各ダブルゲートランジスタ２の光電変換により取り込まれる。また、基板５側から入射した光は、ボトムゲート電極２１によって遮光されるので、半導体膜２３には入射しない。
【００２４】
また、表面に凹凸のある被写体が保護絶縁膜３１に載置されると、被写体の表面には、保護絶縁膜３１に接する部分と接しない部分がある。そのため、保護絶縁膜３１に接した部分と接しない部分との間で反射光の特異性が生じ、被写体の表面の凹凸に応じた陰影が像として取り込まれる。
【００２５】
この固体撮像デバイス１は次のように駆動される。
全てのソースライン４３に一定の電圧が印加された状態で（例えば、ソースライン４３が接地されていることで、ゼロ〔Ｖ〕に保たれる）、トップゲートライン４４がトップゲートドライバによって順次選択されるとともに、ボトムゲートライン４１がボトムゲートドライバによって順次選択される。例えば、ハイレベルの電圧がトップゲートライン４４に印加されることで選択が行われ、ハイレベルの電圧がボトムゲートライン４１に印加されることで選択が行われる。各行のトップゲートライン４４が選択された後であって、その行のボトムゲートライン４１が選択される前に、一定のプリチャージ電圧がドレインドライバによって各ドレインライン４２に印加される。
【００２６】
各行においては、トップゲートライン４４がハイレベルの電圧（正電圧）の印加によって選択されると、その行の各ダブルゲートトランジスタ２においては、半導体膜２３内や半導体膜２３とチャネル保護膜２４との界面近傍に蓄積された正電荷を持つキャリア（正孔）がトップゲート電極３０の電圧によって生じる電界のために反発して吐出され、半導体膜２３とチャネル保護膜２４との界面近傍が電荷的にニュートラルな状態となりリセットされる。ここで、半導体膜２３にはマイクロクリスタルシリコンが含まれているため、移動度が高く、このトップゲートライン４４がハイレベルの電圧を印加しているリセット期間を短縮することができる。
【００２７】
その後、キャリア蓄積期間において、その行のトップゲートライン４４の電圧がロー（負電圧）になると、この電圧による電界が、半導体膜２３に光が入射することによって生成されたキャリア（電子−正孔対）のうちの電子をダブルゲートトランジスタ２外に放出し、正孔を半導体膜２３内や半導体膜２３とチャネル保護膜２４との界面近傍に蓄積し始める。蓄積される正孔の量は、トップゲートライン４４の電圧がローである期間が長くなるに従って増大し、また単位時間あたりに半導体膜２３に入射された光の強度にしたがって増大する。ここで、トップゲートライン４４の電圧がローである期間は予め設定されているため、蓄積される正孔の量は入射光の強度に応じた値になる。また蓄積された正孔の量は、蓄積された正孔の総電荷量に比例する。そして、ドレインドライバによって全てのドレインライン４２にハイレベルのプリチャージ電圧が印加される。このとき、トップゲートライン４４による負電界が半導体膜２３に対してチャネル形成を阻害しており、またボトムゲート電極２１は、接地電位でチャネルを形成するバイアスが掛かっていないので各ドレインライン４２に電荷が蓄積され、ドレインライン４２の電位は保持される。その後、ボトムゲートライン４１が半導体膜２３に対してチャネルを形成するためのハイレベルの電圧を印加する。このとき、キャリア蓄積期間にダブルゲートトランジスタ２の半導体膜２３に光が入射されていない場合、トップゲート電極３０によるボトムゲート電極２１と逆の電界によってチャネル形成が妨げられ、半導体膜２３に電流が流れないのでドレインライン４２の電位は変わらない。一方、キャリア蓄積期間にダブルゲートトランジスタ２の半導体膜２３に光が入射されている場合、トップゲート電極３０の負電界によって正電荷を持つ正孔が保持されているため、この正孔が負電界を緩和または相殺する働きを示し、チャネルが形成され、半導体膜２３に電流が流れ、ドレインライン４２の電位が変位する。電位の変位は、キャリア蓄積期間に半導体膜２３に入射された光の量に応じている。したがって、ドレインライン４２を通じて電位の変位を検出することで、光量が電気信号に変換される。
ここで、微結晶シリコンはアモルファスシリコンよりも移動度が大きいので、同じゲートバイアスが掛かっている場合、半導体膜が微結晶シリコン領域のみで形成されているトランジスタでは、半導体膜がアモルファスシリコン領域のみのトランジスタよりも流れる電流が大きい。
したがって、半導体膜２３は、同じサイズのアモルファスシリコン領域のみの半導体膜と比べてチャネル電流が大きいので、上記チャネル蓄積期間を短くすることができる。
【００２８】
固体撮像デバイス１の製造方法について説明する。
まず、スパッタリング法、蒸着法等によって基板５の表面に導電膜（例えば、Ｃｒ、Ａｌ、Ｃｒ／Ａｌ、ＡｌＴｉ又はＡｌＴｉＮｂの膜）を成膜し、フォトリソグラフィー法・エッチング法等によってその導電膜を形状加工する。これにより、ボトムゲート電極２１及びボトムゲートライン４１を形成する。
【００２９】
次に、プラズマＣＶＤ等の気相成長法によって層間絶縁膜２２を一面に成膜し、ボトムゲート電極２１及びボトムゲートライン４１を層間絶縁膜２２によって被覆する。
【００３０】
次に、マイクロクリスタルシリコンを含む半導体膜を層間絶縁膜２３の上に成膜する。具体的には、基板１０をチャンバー内にセッティングし、ＳｉＨ4ガス及びＨ2ガスをプラズマ分解させて、半導体膜を成膜する。この場合、マイクロクリスタルシリコンが形成されるように、ＳｉＨ4ガスに対するＨ2ガスの割合を圧倒的に多くする。例えば、チャンバー内に導入するガスの流量については、ＳｉＨ4を２０ SCCM とし、Ｈ2を４２００ SCCMとし、Ａｒを６０００ SCCMとする。また、パワー密度を０．０８９ W/cm2とし、圧力を９００ Paとする。このような条件で、マイクロクリスタルシリコンを含む半導体膜を成膜する。なお、成膜した半導体膜がマイクロクリスタルシリコン化しているか否かは、ラマン分光測定により算出した結晶化度により判別する。マイクロクリスタルシリコンの半導体膜のラマンスペクトルを測定すると、４８０ cm-1付近に見られるアモルファスシリコンのブロードなピークの面積Ａa-Siと、５００ cm-1付近に見られる結晶化シリコンのシャープなピークの面積Ａc-Siから結晶化度d（％）は、次式により算出される。
ｄ= Ａc-Si／ (Ａc-Si −Ａa-Si) × 100
結晶化度ｄが高いほど薄膜中には結晶化したシリコンが含まれ一般に移動度の高い薄膜トランジスタとなるが、結晶化度ｄが２０％以上あればマイクロクリスタルシリコンの半導体膜とみなす事ができる。
【００３１】
次に、成膜した半導体膜の上に絶縁膜を成膜し、その絶縁膜をフォトリソグラフィー法・エッチング法により形状加工することによって、ダブルゲートトランジスタ２ごとに独立したチャネル保護膜２４を形成する。
【００３２】
次に、マイクロクリスタルシリコンの半導体膜の上に不純物半導体膜を一面に成膜し、その不純物半導体膜によってチャネル保護膜２４を被覆する。ダブルゲートトランジスタ２をｐ型とする場合には、導入するＳｉＨ4ガス中にジボラン等のアクセプター型の不純物を混入させて、それをプラズマ成膜する。ダブルゲートトランジスタ２をｎ型とする場合には、導入するＳｉＨ4ガス中にアルシンやホスフィン等のドナー型の不純物を混入させて、それをプラズマＣＶＤによって成膜する。不純物半導体膜をフォトリソグラフィーによってパターニングして不純物半導体膜２５，２６を形成する。
【００３３】
次に、成膜した不純物半導体膜２５，２６の上に導電膜（Ｃｒ、Ａｌ、ＡｌＴｉ若しくはＡｌＴｉＮｂ又はこれらの積層体）を気相成長法により一面に成膜する。次に、その導電膜の上にレジストをフォトリソグラフィー法により形成し、レジストをマスクとしてその導電膜をエッチングすることによって、ドレイン電極２７、ソース電極２８、ドレインライン４２及びソースライン４３を形成する。レジスト除去後、形成したチャネル保護膜２４、ドレイン電極２７、ソース電極２８、ドレインライン４２及びソースライン４３をマスクとして、半導体膜をエッチングすることによって、ダブルゲートトランジスタ２ごとに独立した半導体膜２３を形成する。
【００３４】
次に、気相成長法により層間絶縁膜２２の上に層間絶縁膜２９を一面に成膜し、その層間絶縁膜２９によって、ドレイン電極２７、ソース電極２８、ドレインライン４２及びソースライン４３等を被覆する。次に、層間絶縁膜２９の上に透明導電膜（例えば、ＩＴＯ膜）を一面に成膜し、その透明導電膜をフォトリソグラフィー法・エッチング法等により形状加工することによって、トップゲート電極３０及びトップゲートライン４４を形成する。次に、層間絶縁膜２９、トップゲート電極３０及びトップゲートライン４４を被覆するように保護絶縁膜３１を気相成長法により成膜する。
【００３５】
本実施形態によれば、ダブルゲートトランジスタ２の半導体膜２３がマイクロクリスタルシリコン又はナノクリスタルシリコンを含むため、移動度が高く、その動作速度を速めることができる。そして、周辺ドライバの構成要素であるトランジスタは高速動作する必要があるので、ダブルゲートトランジスタ２の形成と同時に、周辺ドライバも基板５上に形成することができるようになる。また、マイクロクリスタルシリコンを含む半導体膜は、アモルファスシリコン半導体膜と同じＣＶＤ装置等で成膜できるので、ダブルゲートトランジスタ２ごとに半導体膜２３の性質に差が出にくい。
また、微結晶シリコンを含む半導体膜２３は、アモルファスシリコンからなる半導体よりも劣化しにくい。
微結晶シリコンの半導体膜を有するダブルゲートトランジスタ２の高速動作が可能となったため、固体撮像デバイスの周辺回路のトップゲートドライバ及びボトムゲートドライバを高速動作する必要がある。ここで、トップゲートドライバ及びボトムゲートドライバの構成要素であるトランジスタを、ダブルゲートトランジスタの製造工程と同一工程で製造することによって、高速動作できる周辺回路を容易に製造することができる。具体的には、周辺回路のトランジスタは、ダブルゲートトランジスタ２のトップゲート電極３０を除く構成と同一なので、トップゲート電極３０の製造プロセスを除けば製造工程を共有化できる。
【００３６】
［第２の実施の形態］
第２実施形態については、第１実施形態と異なる部分について説明する。
第１実施形態においては、ダブルゲートトランジスタ２の半導体膜が半導体膜２３の単層であったのに対し、第２実施形態においては、図３に示すように、ダブルゲートトランジスタ２の半導体膜が第一半導体膜２３Ａと第二半導体膜２３Ｂの積層体である。第一半導体膜２３Ａは、第１実施形態における半導体膜２３と同様に、微結晶シリコン（マイクロクリスタルシリコン又はナノクリスタルシリコン）を含む半導体膜である。一方、第二半導体膜２３Ｂは、アモルファスシリコンからなる膜である。第二半導体膜２３Ｂの厚みと不純物半導体膜２５（又は不純物半導体膜２６）の厚みとの総和も、第一半導体膜２３Ａの厚み以上である。
【００３７】
第一半導体膜２３Ａには微結晶シリコンが含まれるので、凹凸が第一半導体膜２３Ａに形成されやすい。そのため、アモルファスシリコンからなる第二半導体膜２３Ｂが第一半導体膜２３Ａの上に形成されることで、その凹凸が緩和される（図４、図５参照）。ここで、図４は、マイクロクリスタルシリコンからなる半導体膜にアモルファスシリコンからなる半導体膜を積層した状態の断面写真であり、図５は、マイクロクリスタルシリコンからなる半導体膜の場合の断面写真である。
とくに、第一半導体膜２３Ａよりも第二半導体膜２３Ｂが厚いと、段差緩和効果が良くなる。凹凸が緩和されることによって、不純物半導体膜２５，２６、ドレイン電極２７、ソース電極２８の接触不良が生じにくい。そのため、歩留まりを挙げることができる。
【００３８】
微結晶シリコンはアモルファスシリコンよりも移動度が大きいので、同じゲートバイアスが掛かっている場合、半導体膜が微結晶シリコン領域のみで形成されているトランジスタでは、半導体膜がアモルファスシリコン領域のみのトランジスタよりも流れる電流が大きい。仮に半導体膜２３において、ドレイン電極２７（或いは不純物半導体膜２５）に直接接している部分及びソース電極２８（或いは不純物半導体膜２６）に直接接している部分が微結晶シリコン領域であって、且つ微結晶シリコン領域がチャネル長方向に連続して形成されている場合、半導体膜２３の下領域側にアモルファスシリコン領域が形成されていたとしても、オフ状態でもあるにもかかわらず、微結晶シリコン領域からリーク電流が流れてしまい、入射された光の量を正常に検出することができなくなってしまう恐れがある。しかしながら、本実施形態では、ドレイン電極２７（或いは不純物半導体膜２５）に直接接している部分及びソース電極２８（或いは不純物半導体膜２６）に直接接している部分がそれぞれ半導体膜２３のアモルファスシリコン領域（第二半導体膜２３Ｂ）であるので、このため、ドレイン電極２７、ソース電極２８間を流れるチャネル電流は必ず半導体膜２３のアモルファスシリコン領域を通ることになる。したがって、半導体膜２３における下方側に微結晶シリコンを含む領域（第一半導体膜２３Ａ）が形成されていても、アモルファスシリコン領域によってリーク電流を抑えることが可能となる。
【００３９】
また、半導体膜２３は、ドレイン電極２７、ソース電極２８と反対側である下側に微結晶シリコン領域があるため、半導体膜がアモルファスシリコン領域のみの同じサイズのトランジスタと比べてチャネル電流が大きいので、チャネル蓄積期間を短くすることができる。
【００４０】
本実施形態において、第二半導体膜２３Ｂが形成されている点において、第１実施形態と異なり、その部分についての製造方法を以下に説明する。
【００４１】
チャンバー内に導入するガスの流量については、ＳｉＨ4を２０ SCCM とし、Ｈ2を４２００ SCCMとし、Ａｒを６０００ SCCMとする。また、パワー密度を０．０８９ W/cm2とし、圧力を９００ Paとする。このような条件で、マイクロクリスタルシリコンを含む半導体膜を成膜する。なお、成膜した半導体膜がマイクロクリスタルシリコン化しているか否かは、ラマン分光測定により算出した結晶化度により判別する。マイクロクリスタルシリコンの半導体膜のラマンスペクトルを測定すると、４８０ cm-1付近に見られるアモルファスシリコンのブロードなピークの面積Ａa-Siと、５００ cm-1付近に見られる結晶化シリコンのシャープなピークの面積Ａc-Siから結晶化度d（％）は、次式により算出される。
【００４２】
ｄ= Ａc-Si／ (Ａc-Si −Ａa-Si) × 100
結晶化度ｄが高いほど薄膜中には結晶化したシリコンが含まれ一般に移動度の高い薄膜トランジスタとなるが、結晶化度ｄが２０％以上あればマイクロクリスタルシリコンの半導体膜とみなす事ができる。
そしてチャンバー内に導入するガスの流量等を変調して上記マイクロクリスタルシリコン上に連続してアモルファスシリコンを成長させる。具体的には、ＳｉＨ4のガス流量を１５００SCCMとし、Ｈ2のガス流量を１９０ SCCMとし、パワー密度を０．０３４ W/cm2とし、圧力を５０ Paとして、アモルファスシリコン領域を形成し半導体膜が堆積される。
【００４３】
このように、第一半導体膜２３Ａとなるマイクロクリスタルシリコンを含む半導体膜と、第二半導体膜２３Ｂとなるアモルファスシリコンを含む半導体膜と、を連続して堆積し、その後、ドレイン電極２７、ソース電極２８又は、ドレイン電極２７、ソース電極をパターニングする際に用い等フォトレジストをマスクとしてこれら半導体膜をエッチングして第一半導体膜２３Ａ、第二半導体膜２３Ｂを形成する。
また、第二半導体膜２３Ｂが第一半導体膜２３Ａよりも成膜レートが高いので、微結晶シリコン単層のトランジスタの場合よりも、成膜時間が短くなる。それゆえ、短時間で固体撮像デバイスを作成することができる。
【００４４】
［検証］
第１実施形態のダブルゲートトランジスタ２のうちトップゲート電極３０が無いようなシングルゲートトランジスタを作成し、微結晶シリコンを含む半導体膜２３への照度が０〜１０００００［ｌｘ］の場合についてゲート電圧（ボトムゲート電極２１）とソース・ドレイン電流の関係を調べた。その結果を図６に示す。
【００４５】
一方、第１実施形態のダブルゲートトランジスタ２うち、トップゲート電極３０が無く且つ半導体膜２３がアモルファスシリコンからなるシングルゲートトランジスタを作成し、微結晶シリコンを含む半導体膜２３への照度が０〜１０００００［ｌｘ］の場合についてゲート電圧（ボトムゲート電極２１）とソース・ドレイン電流の関係を調べた。その結果を図７に示す。
【００４６】
図６、図７で用いたトランジスタにおけるゲート電圧による半導体膜への電界の影響は、ダブルゲートトランジスタ２のボトムゲート電極２１に印加された正電圧による電界と、トップゲート電極３０に印加された負電圧による電界との相互作用と同様である。つまり、蓄積期間において、トップゲート電極３０に−２０Ｖの負電圧を印加し、ボトムゲート電極２１に＋１０Ｖの正電圧を印加したときの半導体膜２３での電圧−電流特性は、−２０＋１０＝−１０Ｖとなり、図６及び図７における−１０Ｖ時の電圧−電流特性に近似している。
図６、図７から明らかなように、微結晶シリコンを含む半導体膜をチャネルとしたシングルゲートトランジスタは、ゲート電圧が負電圧域において、照度が０lxから１００，０００lxの環境下で、アモルファスシリコンをチャネルとしたシングルゲートトランジスタと同じように光量の変調に応じてバランス良くソース・ドレイン電流を変調することができ、特に０lxから１００lxのような低照度においても十分感度がある。一方、ポリシリコン半導体膜のトランジスタでは、ゲート電圧が負電圧域において感度が悪い。上記第１の実施の形態及び第２の実施の形態における、微結晶シリコンを含む半導体膜を有するダブルゲートトランジスタを備えた固体撮像デバイスでは、良好な感度で撮像することができる。
また、図６、図７から明らかなように、微結晶シリコンを含む半導体膜をチャネルとしたシングルゲートトランジスタは、アモルファスシリコンをチャネルとしたシングルゲートトランジスタよりもソース・ドレイン電流を増大できる。したがって、上記第１の実施の形態及び第２の実施の形態における、微結晶シリコンを含む半導体膜を有するダブルゲートトランジスタを備えた固体撮像デバイスでは、静止画を高速で撮像することができるのみならず、アモルファスシリコン単層の半導体膜のＴＦＴでは困難な動画の撮像も可能となる。
【図面の簡単な説明】
【００４７】
【図１】本発明を適用した第１実施形態の固体撮像デバイスを示した平面図である。
【図２】図１に示されたII−IIに沿った面の矢視断面図である。
【図３】本発明を適用した第２実施形態の固体撮像デバイスの画素を示した縦断面図である。
【図４】マイクロクリスタルシリコンからなる半導体膜にアモルファスシリコンからなる半導体膜を積層した状態の断面写真である。
【図５】マイクロクリスタルシリコンからなる半導体膜の場合の断面写真である。
【図６】マイクロクリスタルシリコンを含む半導体膜を用いたトランジスタのゲート電圧−ソース・ドレイン電流の特性を示したグラフである。
【図７】アモルファスシリコンを含む半導体膜を用いたトランジスタのゲート電圧−ソース・ドレイン電流の特性を示したグラフである。
【符号の説明】
【００４８】
１  固体撮像デバイス
２  ダブルゲートトランジスタ
２１  ボトムゲート
３０  トップゲート
２３  半導体膜
２３Ａ  第一半導体膜
２３Ｂ  第二半導体膜
【図１】
2009218271.tif 000003
【図２】
2009218271.tif 000004
【図３】
2009218271.tif 000005
【図６】
2009218271.tif 000006
【図７】
2009218271.tif 000007
【図４】
2009218271.tif 000008
【図５】
2009218271.tif 000009