(57)【要約】【課題】電流精度と起動性能に優れた電流供給回路を提供する。【解決手段】電流供給回路は、イネーブル検出回路１と、イネーブル状態のときに所定の電流を出力する第１のカスコード回路２と、第１のカスコード回路２の出力電流に応じた電流を出力する第２のカスコード回路３と、第１のカスコード回路２内の第１のノードＶａの電位に基づいて第１のカスコード回路２内の第２のノードＶｂの電位を生成する第１の電位発生回路４と、第２のカスコード回路３内の第３のノードＶｃの電位に基づいて第２のカスコード回路３内の第４のノードＶｄの電位を生成する第２の電位発生回路５と、イネーブル状態になった直後に、第１のカスコード回路２および第１の電位発生回路４の動作とは無関係に、第３のノードＶｃの電位を設定するスタートアップ回路６とを備える。スタートアップ回路６により、第２のカスコード回路３の出力電流を短時間で安定化させることができる。【選択図】図１
2009157590.tif 000002
【特許請求の範囲】
【請求項１】
イネーブル状態のときに所定の電流を出力する、カスコード接続された第１導電型の複数のトランジスタを含む第１のカスコード回路と、
前記第１のカスコード回路の後段側に接続され、カスコード接続された第２導電型の複数のトランジスタを含み、前記第１のカスコード回路の出力電流に応じた電流を出力する第２のカスコード回路と、
前記第１のカスコード回路内の第１のノードの電位に基づいて、前記第１のカスコード回路内の第２のノードの電位を生成する第１の電位発生回路と、
前記第２のカスコード回路内の第３のノードの電位に基づいて、前記第２のカスコード回路内の第４のノードの電位を生成する第２の電位発生回路と、
前記イネーブル状態になった直後に、前記第１のカスコード回路および前記第１の電位発生回路の動作とは無関係に、前記第３のノードの電位を設定するスタートアップ回路と、を備えることを特徴とする電流供給回路。
【請求項２】
前記スタートアップ回路は、イネーブル状態になった直後に前記第３のノードの電位を所定の基準電位に近づける制御を行うことを特徴とする請求項１に記載の電流供給回路。
【請求項３】
前記スタートアップ回路は、
ソース（エミッタ）が第１の基準電位となる第１のトランジスタと、
前記第１のトランジスタのドレイン（コレクタ）にドレイン（コレクタ）が接続され、かつソースが第２の基準電位となる第２のトランジスタと、
ソース（エミッタ）が第１の基準電位となる第３のトランジスタと、
前記第３のトランジスタのドレイン（コレクタ）にドレイン（コレクタ）が接続された第４のトランジスタと、を備え、
前記第１のトランジスタは、イネーブル状態でないときにオンし、
前記第２のトランジスタのゲート（ベース）には前記第４のノードが接続され、
前記第３のトランジスタは、イネーブル状態のときにオンし、
前記第４のトランジスタのゲート（ベース）は、前記第１のトランジスタのドレイン（コレクタ）に接続され、前記第４のトランジスタのソース（エミッタ）は、前記第３のノードに接続されることを特徴とする請求項１または２に記載の電流供給回路。
【請求項４】
前記第４のトランジスタは、イネーブル状態になった直後に、前記第３のノードと前記第１の基準電位との間に電流を流して、前記第３のノードの電位を前記第１の基準電位に近づける制御を行うことを特徴とする請求項３に記載の電流供給回路。
【請求項５】
前記第２および第４のトランジスタは、前記第１および第３のトランジスタとは異なる導電型であり、
前記第１のカスコード回路、前記第２のカスコード回路、前記第１の電位発生回路および前記第２の電位発生回路のそれぞれは、カレントミラー回路を含むことを特徴とする請求項３または４に記載の電流供給回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カスコード接続された複数のトランジスタを用いて、所定の電流を外部に供給する電流供給回路に関する。
【背景技術】
【０００２】
カスコード接続された複数のトランジスタを用いることで、出力抵抗の大きな電流源回路（以下、電流供給回路と呼ぶ）を実現することができる（特許文献１，２参照）。より具体的には、カスコード接続されたトランジスタを用いてカレントミラー回路を構成することで、出力抵抗を高くすることができ、電流精度も向上できる。
【０００３】
この種の電流供給回路において、大きな出力電流を取り出すには、カレントミラー回路の段数を増やす必要がある。
【０００４】
しかしながら、カレントミラー回路の段数が増えると、電流供給回路がイネーブル状態になってから、安定した電流が出力されるまでに時間がかかってしまい、起動性能が悪くなるという問題がある。
【特許文献１】特開平１１−１０２２３０号公報
【特許文献２】特開平８−２２８１１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、電流精度と起動性能に優れた電流供給回路を提供するものである。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、イネーブル状態のときに所定の電流を出力する、カスコード接続された第１導電型の複数のトランジスタを含む第１のカスコード回路と、前記第１のカスコード回路の後段側に接続され、カスコード接続された第２導電型の複数のトランジスタを含み、前記第１のカスコード回路の出力電流に応じた電流を出力する第２のカスコード回路と、前記第１のカスコード回路内の第１のノードの電位に基づいて、前記第１のカスコード回路内の第２のノードの電位を生成する第１の電位発生回路と、前記第２のカスコード回路内の第３のノードの電位に基づいて、前記第２のカスコード回路内の第４のノードの電位を生成する第２の電位発生回路と、前記イネーブル状態になった直後に、前記第１のカスコード回路および前記第１の電位発生回路の動作とは無関係に、前記第３のノードの電位を設定するスタートアップ回路と、を備えることを特徴とする電流供給回路が提供される。
【発明の効果】
【０００７】
本発明によれば、電流精度と起動性能に優れた電流供給回路を提供できる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照しながら、本発明の実施形態について説明する。
【０００９】
（第１の実施形態）
図１は本発明の第１の実施形態による電流供給回路の概略構成を示すブロック図である。図１の電流供給回路は、イネーブル信号ＥＮ，ＥＮＢの論理により電流を流すか否かを切り替えるイネーブル検出回路１と、イネーブル状態のときに所定の電流を出力する第１のカスコード回路２と、第１のカスコード回路２の出力電流に応じた電流を出力する第２のカスコード回路３と、第１のカスコード回路２内の第１のノードＶａの電位に基づいて第１のカスコード回路２内の第２のノードＶｂの電位を生成する第１の電位発生回路４と、第２のカスコード回路３内の第３のノードＶｃの電位に基づいて第２のカスコード回路３内の第４のノードＶｄの電位を生成する第２の電位発生回路５と、イネーブル状態になった直後に、第１のカスコード回路２および第１の電位発生回路４の動作とは無関係に、第３のノードＶｃの電位を設定するスタートアップ回路６とを備えている。
【００１０】
第１のカスコード回路２は、カスコード接続された２個のＮＭＯＳトランジスタを２組（Ｑ１，Ｑ２）、（Ｑ３，Ｑ４）有する。各組のトランジスタ（Ｑ１，Ｑ３）、（Ｑ２，Ｑ４）のゲート同士は接続されて、カレントミラー回路を構成している。
【００１１】
トランジスタＱ１，Ｑ３のゲート電位は、イネーブル検出回路１の出力電位Ｖａと同電位である。これにより、イネーブル状態になると、トランジスタＱ１，Ｑ３はオンする方向に動作する。トランジスタＱ２，Ｑ４のゲート電位Ｖｂは、後述するように第１の電位発生回路４により設定される。
【００１２】
トランジスタＱ１，Ｑ２とトランジスタＱ３，Ｑ４とは、カレントミラー回路を構成しているため、トランジスタＱ１，Ｑ２を流れる電流に比例した電流がトランジスタＱ３，Ｑ４に流れる。
【００１３】
第２のカスコード回路３は、第１のカスコード回路２の後段側に接続されている。第２のカスコード回路３は、カスコード接続された２個のＰＭＯＳトランジスタを２組（Ｑ５，Ｑ６）、（Ｑ７，Ｑ８）有する。各組のトランジスタ（Ｑ５，Ｑ７）、（Ｑ６，Ｑ８）のゲート同士は接続されて、カレントミラー回路を構成している。また、第１のカスコード回路２内のトランジスタＱ３，Ｑ４と、第２のカスコード回路３内のトランジスタＱ５，Ｑ６とは、接地電位と基準電位Ｖccとの間にカスコード接続されている。
【００１４】
トランジスタＱ６，Ｑ８のゲート電位Ｖｃは、トランジスタＱ４のドレイン電位と同じ電位であり、また後述するスタートアップ回路６の出力電位とも同電位である。トランジスタＱ５，Ｑ７のゲート電位Ｖｄは、後述するように第２の電位発生回路５により設定される。
【００１５】
トランジスタＱ５，Ｑ６とトランジスタＱ７，Ｑ８とは、カレントミラー回路を構成しており、トランジスタＱ５，Ｑ６を流れる電流に比例した電流がトランジスタＱ７，Ｑ８を流れる。
【００１６】
スタートアップ回路６は、ソースが接地電位になるＮＭＯＳトランジスタＱ１１と、このトランジスタＱ１１のドレインにドレインが接続されてソースが基準電位ＶccになるＰＭＯＳトランジスタＱ１２と、ソースが接地電位になるＮＭＯＳトランジスタＱ１３と、このトランジスタＱ１３のドレインにドレインが接続されるＰＭＯＳトランジスタＱ１４とを有する。
【００１７】
トランジスタＱ１１はイネーブル状態でないときにオンし、トランジスタＱ１３はイネーブル状態のときにオンする。トランジスタＱ１２のゲートは第２の電位発生回路５の出力電位Ｖｄに設定され、トランジスタＱ１４のゲートはトランジスタＱ１１のドレインに接続されている。
【００１８】
スタートアップ回路６は、後述するように、イネーブル状態になった直後に、第２のカスコード回路３内の電位Ｖｃを接地電位近くまで下げる制御を行う。これにより、第１のカスコード回路２および第１の電位発生回路４が電位Ｖｃを下げきる前に、第２の電位発生回路５を動作させて、第２の電位発生回路５の出力電位Ｖｄを安定化させる。この電位Ｖｄは第２のカスコード回路３内のトランジスタＱ５，Ｑ７のゲートにも供給されることから、第２のカスコード回路３の出力電流が短時間で安定化することになる。
【００１９】
図２は図１の電流供給回路の詳細構成を示す回路図である。図２において、第１の電位発生回路４は、カレントミラー回路を構成するＰＭＯＳトランジスタＱ２１，Ｑ２２と、トランジスタＱ２１にカスコード接続されるＮＭＯＳトランジスタＱ２３と、トランジスタＱ２２にカスコード接続されるＮＭＯＳトランジスタＱ２４〜Ｑ２７とを有する。
【００２０】
第２の電位発生回路５は、カレントミラー回路を構成するＮＭＯＳトランジスタＱ３１，Ｑ３２と、トランジスタＱ３１にカスコード接続されるＰＭＯＳトランジスタＱ３３と、トランジスタＱ３２にカスコード接続されるＰＭＯＳトランジスタＱ３４〜Ｑ３６とを有する。トランジスタＱ２１，Ｑ２２，Ｑ３３，Ｑ３６のソース電位は基準電位Ｖccに設定され、トランジスタＱ２３，Ｑ２７，Ｑ３１，Ｑ３２のソース電位は接地電位に設定される。
【００２１】
図３は図２の電流供給回路内の各部の動作波形図である。この波形図を用いて、図２の電流供給回路の動作を説明する。イネーブル状態になる前（図３の時刻ｔ１以前）は、スタートアップ回路６内のトランジスタＱ１１はオンして、トランジスタＱ１２はオフする。したがって、トランジスタＱ１１のドレイン電位は接地電位になる。
【００２２】
時刻ｔ１でイネーブル状態になると、トランジスタＱ１１はオフし、トランジスタＱ１３はオンする。ただし、イネーブル状態になった直後は、トランジスタＱ１１のドレイン電位はまだ接地電位に近い電位である。このため、トランジスタＱ１４はオン状態であり、電位Ｖｃを接地電位近くまで下げる作用を行う（時刻ｔ２）。これにより、第２の電位発生回路５内のトランジスタＱ３３がオンする方向に動作し、トランジスタＱ３１にも電流が流れ、トランジスタＱ３１とカレントミラーの関係にあるトランジスタＱ３２にも電流が流れる。これにより、トランジスタＱ３２のドレイン電位Ｖｄが下がる（時刻ｔ３）。
【００２３】
電位Ｖｄが下がると、今度は、第２のカスコード回路３内のトランジスタＱ５，Ｑ７がオンする方向に動作し、第２のカスコード回路３の出力電流が早期に安定することになる。図３では、時刻ｔ４で出力電流が安定したことを示している。
【００２４】
図４はスタートアップ回路６を持たない電流供給回路の動作波形図である。以下、図２と図４を用いて、スタートアップ回路６がない場合の回路動作について説明する。イネーブル状態になると、第１のカスコード回路２内の電位Ｖａが高くなって、トランジスタＱ１，Ｑ３がオンする方向に動作する（時刻ｔ１１）。また、第１の電位発生回路４内のトランジスタＱ２３がオンする方向に動作し、トランジスタＱ２１にも電流が流れる。それに応じて、トランジスタＱ２１とカレントミラー回路を構成するトランジスタＱ２２にも電流が流れ、電位Ｖｂが上昇する（時刻ｔ１２以降）。
【００２５】
電位Ｖｂが上昇すると、第１のカスコード回路２のトランジスタＱ２，Ｑ４がオンする方向に動作し、電位Ｖｃが徐々に低下する（時刻ｔ１３以降）。これにより、第２の電位発生回路５内のトランジスタＱ３３がオンする方向に動作し、トランジスタＱ３１にも電流が流れ、それに応じて、トランジスタＱ３１とカレントミラー回路を構成するトランジスタＱ３２にも電流が流れて、電位Ｖｄが低下する（時刻ｔ１４以降）。
【００２６】
電位Ｖｄが低下すると、第２のカスコード回路３内のトランジスタＱ５，Ｑ７がオンする方向に動作し、やがて第２のカスコード回路３の出力電流（トランジスタＱ７のドレイン電流）がようやく安定する（時刻ｔ１５）。
【００２７】
図３と図４を比較すれば明らかなように、スタートアップ回路６がない場合には、第２のカスコード回路３の出力電流が一定になるまでにかなりの時間がかかってしまう。これは、第２のカスコード回路３と第２の電位発生回路５内の電位Ｖｃが下がるのに時間がかかるためである。そこで、本実施形態では、スタートアップ回路６を設けて、できるだけ短時間で電位Ｖｃを接地電位近くまで下げる動作を行っている。
【００２８】
このように、第１の実施形態では、スタートアップ回路６により、第１のカスコード回路２と第１の電位発生回路４の動作とは無関係に、第２のカスコード回路３内の電位Ｖｃを迅速に接地電位にまで引き下げるため、第２の電位発生回路５が電位Ｖｄを下げる動作が迅速に行われ、結果として、第２のカスコード回路３の出力電流を短時間で安定化させることができる。これにより、電流供給回路の動作向上が図れる。
【００２９】
（第２の実施形態）
第２の実施形態は、第１の実施形態とは異なる導電型のＭＯＳトランジスタを用いて電流供給回路を構成したものである。
【００３０】
図５は本発明の第２の実施形態による電流供給回路の回路図である。図５の電流供給回路は、基準電位Ｖccと接地電位の間に接続されるトランジスタの接続順序が図２の回路とは逆になっているが、各トランジスタの接続関係は同じである。
【００３１】
図５の電流供給回路も、イネーブル検出回路１’、第１のカスコード回路２’、第２のカスコード回路３’、第１の電位発生回路４’、第２の電位発生回路５’およびスタートアップ回路６’を備えている。
【００３２】
第１のカスコード回路２’はＰＭＯＳトランジスタＱ４１〜Ｑ４４を有し、第２のカスコード回路３’はＮＭＯＳトランジスタＱ４５〜Ｑ４８を有する。スタートアップ回路６’は、ＰＭＯＳトランジスタＱ５１，Ｑ５３とＮＭＯＳトランジスタＱ５２，Ｑ５４を有する。第１の電位発生回路４’はＮＭＯＳトランジスタＱ６１，Ｑ６２とＰＭＯＳトランジスタＱ６３〜Ｑ６６を有し、第２の電位発生回路５’はＰＭＯＳトランジスタＱ７１，Ｑ７２とＮＭＯＳトランジスタＱ７３〜Ｑ７７を有する。
【００３３】
イネーブル状態になった直後は、トランジスタＱ５１のドレイン電位がまだ高いことから、トランジスタＱ５４がオンする方向に動作し、電位Ｖｃが基準電位Ｖccレベルまで上昇する。これにより、第２の電位発生回路５’内のトランジスタＱ７３がオンする方向に動作し、トランジスタＱ７１，Ｑ７２に電流が流れ、電位Ｖｄが基準電位Ｖccまで上昇する。そして、第２のカスコード回路３’内のトランジスタＱ４５，Ｑ４７がオンする方向に動作し、第２のカスコード回路３’の出力電流が短時間で安定する。
【００３４】
このように、図２の回路とはＭＯＳトランジスタの導電型を逆にした回路であっても、同様に出力電流を短時間で安定化させることができる。
【００３５】
（その他の変形例）
上述した実施形態では、ＭＯＳトランジスタで回路を構成する例を説明したが、本発明は、バイポーラトランジスタを用いて構成することも可能である。この場合、図２および図５のＰＭＯＳトランジスタをＰＮＰトランジスタとし、ＮＭＯＳトランジスタをＮＰＮトランジスタとすればよい。
【００３６】
また、図２や図５の回路において、第１のカスコード回路２および２’や第２のカスコード回路３および３’を複数段設けて、大きな電流を流すようにしてもよい。また、第１および第２の電位発生回路４、４’、５および５’内には、カスコード接続された複数のトランジスタが設けられているが、カスコード接続するトランジスタの数を適宜変更してもよい。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１の実施形態による電流供給回路の概略構成を示すブロック図。
【図２】図１の電流供給回路の詳細構成を示す回路図。
【図３】図２の電流供給回路内の各部の動作波形図。
【図４】スタートアップ回路６を持たない電流供給回路の動作波形図。
【図５】本発明の第２の実施形態による電流供給回路の回路図。
【符号の説明】
【００３８】
１、１’  イネーブル検出回路
２、２’  第１のカスコード回路
３、３’  第２のカスコード回路
４、４’  第１の電位発生回路
５、５’  第２の電位発生回路
６、６’  スタートアップ回路
【図１】
2009157590.tif 000003
【図２】
2009157590.tif 000004
【図３】
2009157590.tif 000005
【図４】
2009157590.tif 000006
【図５】
2009157590.tif 000007