(57)【要約】【課題】基板の反りによる半田接合欠陥を避ける半導体パッケージを提供する。【解決手段】半導体パッケージ２１０、パッケージキャリアー２２０及び半田材２３０を有する。半田材２３０を用いて半導体パッケージ２１０の外部接続端子２１３、２１４をパッケージキャリアー２２０に半田接合させる。基板のセンターラインからの距離が異なることにより、半導体パッケージ２１０の外部接続端子２１３、２１４は少なくとも二つのグループに分けられる。予測される基板の反りに起因して、外部接続端子２１３、２１４群とパッケージキャリアー２２０との接合の間に起きる半田材隙間差異の補償用として、異なるグループの外部接続端子２１３、２１４は高さが異なるバンプを有することによって、基板の反りを予測し、半田接合欠陥の発生を抑える。【選択図】図２
2009054741.tif 000002
【特許請求の範囲】
【請求項１】
第１基板、第１チップ、複数の第１外部接続端子及び複数の第２外部接続端子を有し、前記第１外部接続端子と前記第２外部接続端子とは第１基板の下表面に設置される第１半導体パッケージと、
複数の第１連結端末と複数の第２連結端末とを有するパッケージキャリアーと、
第１外部接続端子群と第１連結端末群及び第２外部接続端子群と第２連結端末群を接合している複数の半田材と、を有し、
第１基板にセンターラインを定義し、第１外部接続端子群とセンターラインとの距離は第２外部接続端子群とセンターラインとの距離より短くなり、
且つ第１基板の反りが起因となる、第１外部接続端子群と第１連結端末群との間及び第２外部接続端子群と第２連結端末群との間に存在する半田材隙間の差異を縮小するため、第１外部接続端子群と第２外部接続端子群とは高さの異なるバンプを有することを特徴とする半導体パッケージ。
【請求項２】
第１基板の周辺はパッケージキャリアーから離れて反る時、第２外部接続端子群は第１外部接続端子群よりも高い補償高さを有することを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
第１基板の周辺はパッケージキャリアーに接近して反る時、第１外部接続端子群は第２外部接続端子群よりも高い補償高さを有することを特徴とする請求項１に記載の半導体パッケージ。
【請求項４】
第１チップは第１基板の上表面に設置されることを特徴とする請求項１に記載の半導体パッケージ。
【請求項５】
第１チップの複数のボンディングパッドを露出するため、第１基板はセンターラインに沿う第１スロットを有することを特徴とする請求項１に記載の半導体パッケージ。
【請求項６】
第１半導体パッケージは複数の第１ボンディングワイヤを有し、第１基板は第１スロットを有し、前記第１ボンディングワイヤは第１スロットを通して第１チップと第１基板とを電気接続していることを特徴とする請求項５に記載の半導体パッケージ。
【請求項７】
第１半導体パッケージは第１封止体を有し、前記第１封止体は第１スロットに形成されて第１ボンディングワイヤ群を密封していることを特徴とする請求項６に記載の半導体パッケージ。
【請求項８】
第１封止体は第１チップを露出することを特徴とする請求項７に記載の半導体パッケージ。
【請求項９】
パッケージキャリアーはプリント回路基板であることを特徴とする請求項１に記載の半導体パッケージ。
【請求項１０】
パッケージキャリアーは第２半導体パッケージであり、第２基板、第２チップ及び複数の第３外部接続端子を有し、前記第３外部接続端子は第２基板の下表面に設置され、第１連結端末群と第２連結端末群とは第２基板の上表面に設置されることを特徴とする請求項１に記載の半導体パッケージ。
【請求項１１】
第２チップは第２基板の上表面に設置されて第１連結端末群と第２連結端末群とを露出することを特徴とする請求項１０に記載の半導体パッケージ。
【請求項１２】
第２半導体パッケージは第１半導体パッケージとほぼ同様であり、複数の第２ボンディングワイヤと第２封止体とを有することを特徴とする請求項１０に記載の半導体パッケージ。
【請求項１３】
第１外部接続端子群と第２外部接続端子群とは柱状バンプ或いは結線バンプを使っていることを特徴とする請求項１に記載の半導体パッケージ。
【請求項１４】
第１外部接続端子群と第２外部接続端子群とは円錐台状の形状を有することを特徴とする請求項１に記載の半導体パッケージ。
【請求項１５】
第１基板、第１チップ、複数の第１外部接続端子及び複数の第２外部接続端子を有し、前記第１外部接続端子と前記第２外部接続端子とは第１基板の下表面に設置される第１半導体パッケージと、
複数の第１連結端末と複数の第２連結端末とを有するパッケージキャリアーと、
第１外部接続端子群と第１連結端末群及び第２外部接続端子群と第２連結端末群を接合している複数の半田材と、
を少なくとも有し、第１基板にセンターラインを定義し、第１外部接続端子群とセンターラインとの距離は第２外部接続端子群とセンターラインとの距離より短くなり、
第１基板の反りが起因となる、第１外部接続端子群と第１連結端末群との間及び第２外部接続端子群と第２連結端末群との間に存在する半田材隙間の差異を縮小するため、第１連結端末群或いは第２連結端末群に選択的に設置される複数の補償バンプを更に有することを特徴とする半導体パッケージ。
【請求項１６】
第１基板の周辺はパッケージキャリアーから離れてに反る時、前記補償バンプは第２連結端末群に設置されることを特徴とする請求項１５に記載の半導体パッケージ。
【請求項１７】
第１基板の周辺はパッケージキャリアーに接近してに反る時、前記補償バンプは第１連結端末群に設置されることを特徴とする請求項１５に記載の半導体パッケージ。
【請求項１８】
第１チップは第１基板の上表面に設置されることを特徴とする請求項１５に記載の半導体パッケージ。
【請求項１９】
第１チップの複数のボンディングパッドを露出するため、第１基板はセンターラインに沿う第１スロットを有することを特徴とする請求項１５に記載の半導体パッケージ。
【請求項２０】
第１半導体パッケージは複数の第１ボンディングワイヤを有し、第１基板は第１スロットを有し、前記第１ボンディングワイヤは第１スロットを通して第１チップと第１基板とを電気接続していることを特徴とする請求項１９に記載の半導体パッケージ。
【請求項２１】
第１半導体パッケージは更に第１封止体を有し、前記第１封止体は第１スロットに形成されて第１ボンディングワイヤ群を密封していることを特徴とする請求項２０に記載の半導体パッケージ。
【請求項２２】
第１封止体は第１チップを露出することを特徴とする請求項２１に記載の半導体パッケージ。
【請求項２３】
パッケージキャリアーはプリント回路基板であることを特徴とする請求項１５に記載の半導体パッケージ。
【請求項２４】
パッケージキャリアーは第２半導体パッケージであり、第２基板、第２チップ及び複数の第３外部接続端子を有し、前記第３外部接続端子は第２基板の下表面に設置され、第１連結端末群と第２連結端末群とは第２基板の上表面に設置されることを特徴とする請求項１５に記載の半導体パッケージ。
【請求項２５】
第２チップは第２基板の上表面に設置されて第１連結端末群、第２連結端末群及び補償バンプ群を露出することを特徴とする請求項２４に記載の半導体パッケージ。
【請求項２６】
第２半導体パッケージは第１半導体パッケージとほぼ同様であり、複数の第２ボンディングワイヤと第２封止体とを有することを特徴とする請求項２４に記載の半導体パッケージ。
【請求項２７】
第１外部接続端子群と第２外部接続端子群とは柱状バンプ或いは結線バンプを使っていることを特徴とする請求項１５に記載の半導体パッケージ。
【請求項２８】
第１外部接続端子群と第２外部接続端子群とは円錐台状の形状を有することを特徴とする請求項１５に記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージに関し、特に組立接合時の基板の反りによる半田接合欠陥を避ける構造を有し、高密度の三次元的積層形態（Package-On-Package module、ＰＯＰ）とすることが可能な半導体パッケージに関する。
【背景技術】
【０００２】
近年の半導体パッケージの薄型化のために、半導体パッケージの基板は表面接合のリフローを実施した後に反り易くなり、穴空き半田やテンプラ半田等の半田接合欠陥が生じる。特に、半導体パッケージ積層構造（Package-On-Package module, ＰＯＰ）の半田接合欠陥は、接合過程においてかなり深刻な問題となる。電子製品などの小型化を実現するため、表面接合面積の小型化と高密度素子配置が必要とされ、複数の半導体パッケージを三次元的に積層する。しかし、端子と端子の間の微小間隔の半田接合は、基板の反りによって破壊され易く、電気ショートが発生するという問題が生じる。
【０００３】
Ｆｕｊｉｔｕ社は特許文献１に、Ｔｅｓｓｅｒａ社は特許文献２に、それぞれパッケージ積層に応用できる微接触構造を提出した。
従来の半導体パッケージ接合構造１００を図１に示す。半導体パッケージ接合構造１００は、主に第１半導体パッケージ１１０、第２半導体パッケージ１２０及び半田材１３０を有する。第１半導体パッケージ１１０は第２半導体パッケージ１２０の上に積層され、また、半田材１３０で両半導体パッケージ１１０と１２０とを接続している。第１半導体パッケージ１１０は、第１基板１１１、第１基板１１１の上表面１１１Ａに設置される第１チップ１１２及び第１基板１１１の下表面１１１Ｂに形成される複数のバンプ１１３を有する。それらのバンプ１１３は、銅バンプあるいは他にリフローができない柱状バンプを用い、パッケージ積層用の微接触端子として機能する。そして、複数の第１ボンディングワイヤ１１４を用い、第１基板１１１の第１スロット１１１Ｃを通して第１チップ１１２のボンディングパッドと第１基板１１１とを電気接続することができ、また、第１ボンディングワイヤ群１１４を第１封止体１１５で封止している。第２半導体パッケージ１２０は、パッケージキャリアーであり、第１半導体パッケージ１１０と同様に第２基板１２１、第２基板１２１の上表面１２１Ａに設置される第２チップ１２２及び第２基板１２１の下表面１２１Ｂに形成される複数のバンプ１２３から構成され、それらのバンプ１２３は外部接続端子として機能する。複数の第２ボンディングワイヤ１２４は、第２基板１２１の第２スロット１２１Ｃを通して第２チップ１２２と第２基板１２１とを電気接続し、また、第２ボンディングワイヤ１２４群を第２封止体１２５で封止している。従来のように、第２半導体パッケージ１２０の第２基板１２１の上表面１２１Ａに複数の平坦状接続パッド１２１Ｄが設置され、前記前記半田材１３０をリフローして第１半導体パッケージ１１０のバンプ群１２３と第２半導体パッケージ１２０の対応接続パッド１２１Ｄ群と接合させて半田微接触の形態になる。それらの半導体パッケージ１１０、１２０は積層される時、微小接触点としてバンプ群１１３を用いると信号ピン数と配線面積が増加でき、さらにパッケージ積層隙間を縮小することも可能である。
しかしながら、このような構造では、基板の反りに耐える許容量が低くなる。半田材１３０をリフローする際と積層した後に、第１基板１１１は、熱循環による温度サイクルのため反りが生じて、バンプ群１１３と対応する接続パッド群１２１Ｄとの間の半田材隙間が一致しないので、発生する誤差の上に高温と基板反りとの応力を印加すると、特定箇所の半田材１３０は接合粘着力を失ってしまい、半田微接点が断裂という結果になり、様々な半田接合欠陥を発生し易くなる。
【０００４】
【特許文献１】米国特許Ｎｏ６，４７６，５０３号
【特許文献２】米国特許Ｎｏ２００６／０１３８６４７号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の主な目的は、基板の反りによる半田接合欠陥を避ける構造を有する半導体パッケージを提供し、予知可能な基板反り量による半田材隙間の差異を縮小して基板の反りによる半田接合欠陥などの発生を抑えることにある。
本発明のもう１つの目的は、基板の反りによる半田接合欠陥を避ける半導体パッケージを提供し、この放熱性や微細間隔の維持などの効率を向上することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するために本発明による半導体パッケージは、少なくとも第１半導体パッケージ、パッケージキャリアー及び複数の半田材を有する。第１半導体パッケージは、第１基板、第１チップ、複数の第１外部接続端子及び複数の第２外部接続端子を有し、第１外部接続端子と第２外部接続端子とは第１基板の下表面に設置される。パッケージキャリアーは複数の第１連結端末と複数の第２連結端末を有し、半田材を介して第１外部接続端子群と第１連結端末群、第２外部接続端子群と第２連結端末群を接合させる。
【０００７】
第１基板にセンターラインを定義し、第１外部接続端子群とセンターラインとの距離は第２外部接続端子群とセンターラインとの距離より短くなる。
第１基板の反りが起因となる、第１外部接続端子群と第１連結端末群との間及び第２外部接続端子群と第２連結端末群との間に存在する半田材隙間の差異を縮小するため、第１外部接続端子群と第２外部接続端子群とは異なる高さのバンプ群を有する。
【０００８】
本発明の半導体パッケージにおいて、第１基板の周辺はパッケージキャリアーから離れて上方に反る際、第２外部接続端子群は第１外部接続端子群よりも高い補償高さを有する。
前記半導体パッケージにおいて、第１基板の周辺はパッケージキャリアーに近付いて下方に反る際、第１外部接続端子群は第２外部接続端子群よりも高い補償高さを有する。
【０００９】
前記半導体パッケージにおいて、第１チップは第１基板の上表面に設置される。
前記半導体パッケージにおいて、第１チップの複数のボンディングパッドを露出するため、第１基板はセンターラインに沿うスロットを有する。
前記半導体パッケージにおいて、第１半導体パッケージは複数の第１ボンディングワイヤを有し、第１基板は第１スロットを有し、それらの第１ボンディングワイヤは第１スロットを通して第１チップと第１基板とを電気接続する。
【００１０】
前記半導体パッケージにおいて、第１半導体パッケージは第１封止体を有し、その第１封止体は第１スロットに形成されて第１ボンディングワイヤ群を密封している。
前記半導体パッケージにおいて、第１封止体は第１チップを被覆しなくてもよい。
【００１１】
前記半導体パッケージにおいて、パッケージキャリアーは印刷回路基板を使ってもよい。
前記半導体パッケージにおいて、パッケージキャリアーは第２半導体パッケージになってもよく、第２半導体パッケージは更に第２基板、第２チップ及び複数の第３外部接続端子を有し、それらの第３外部接続端子は第２基板の下表面に設置され、第１連結端末群と第２連結端末群とは第２基板の上表面に設置される。
【００１２】
前記半導体パッケージにおいて、第２チップは第２基板の上表面に設置されることができ、第１連結端末群と第２連結端末群とを被覆しない。
前記半導体パッケージにおいて、第２半導体パッケージは第１半導体パッケージとほぼ同様であり、複数の第２ボンディングワイヤと第２封止体とを有する。
前記半導体パッケージにおいて、第１外部接続端子群と第２外部接続端子群とは柱状バンプあるいは結線バンプを使ってもよい。
前記半導体パッケージにおいて、第１外部接続端子群と第２外部接続端子群は半錐形断面を有してもよい。
【００１３】
本発明の他の実施例において、基板の反りによる半田接合欠陥を避ける半導体パッケージは、少なくとも第１半導体パッケージ、パッケージキャリアー及び複数の半田材を有する。第１半導体パッケージは第１基板、第１チップ、複数の第１外部接続端子及び複数の第２外部接続端子を有し、第１外部接続端子群と第２外部接続端子群とは第１基板の下表面に設置される。パッケージキャリアーは複数の第１連結端末と複数の第２連結端末とを有し、第１外部接続端子群と第１連結端末群及び第２外部接続端子群と第２連結端末群を半田材で接合させる。第１基板にセンターラインを定義し、第１外部接続端子群とセンターラインとの距離は第２外部接続端子群とセンターラインとの距離よりも短くなる。
また、本発明の特徴として、半導体パッケージは、更に複数の補償バンプを有し、それらの補償バンプは、第１基板の反りが起因となる、第１外部接続端子群と第１連結端末群との間及び第２外部接続端子群と第２連結端末群との間に存在する半田材隙間の差異を縮小するため、第１連結端末群あるいは第２連結端末群に選択的に設置される。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施例を図面に基づいて説明する。
（第１実施例）
本発明の第１実施例による半導体パッケージを図２に示す。半導体パッケージ２００は、少なくとも第１半導体パッケージ２１０、パッケージキャリアー２２０及び複数の半田材２３０を有し、第１半導体パッケージ２１０はパッケージキャリアー２２０に設置され、且つ半田材２３０を介しパッケージキャリアー２２０と接合し電気接続している。
【００１５】
第１半導体パッケージ２１０は、第１基板２１１、第１チップ２１２、複数の第１外部接続端子２１３及び複数の第２外部接続端子２１４を有する。第１基板２１１は、チップキャリアーとチップとの間に介在し電気転送用とし、プリント回路基板を使用してもよく、上表面２１１Ａと下表面２１１Ｂとを有する。第１チップ２１２は集積回路であってシリコンから成り、プロセサー、メモリ、ロジック素子、特殊用途集積回路あるいは上述各種機能の合併など様々な機能を有する。第１外部接続端子群２１３と第２外部接続端子群２１４は、第１基板２１１の下表面２１１Ｂの接続パッド２１１Ｄに設置され、柱状バンプやワイヤーボンディング方式で形成される結線バンプにしてもよく、銅、金あるいは他の導電材から成ることができる。第１外部接続端子群２１３と第２外部接続端子群２１４とは、微細接触点として円錐台状の形状を有する。
【００１６】
第１基板２１１は両面導通の回路基板であり、上表面２１１Ａの接続パッド群と下表面２１１Ｂの接続パッド群２１１Ｄとは互いに電気接続できる。第１チップ２１２の能動面を第１基板２１１に向け、且つダイアタッチ接着剤、接着剤付きテープやフリップチップバンプを用いて第１基板２１１の上表面２１１Ａに粘着させる。
第１実施例において第１基板２１１は、第１基板２１１の上表面２１１Ａと下表面２１１Ｂとを貫通して第１チップ２１２の第１ボンディングパッド群２１２Ａを露出するための、第１スロット２１１Ｃを有する。第１半導体パッケージ２１０は、ワイヤーボンディング方式で形成される複数の第１ボンディングワイヤ２１５を有し、それらの第１ボンディングワイヤ２１５は第１スロット２１１Ｃを通して第１チップ２１２の第１ボンディングパッド群２１２Ａと第１基板２１１のイナーフィンガー（ｉｎｎｅｒ  ｆｉｎｇｅｒ）とを電気接続している。
【００１７】
第１半導体パッケージ２１０は第１封止体２１６を有し、第１封止体２１６は、モールディング（ｍｏｌｄｉｎｇ）やディスペンス（ｄｉｓｐｅｎｓｅ）方式で第１スロット２１１Ｃに形成され、第１ボンディングワイヤ２１５群を密封する。但し、熱放散とパッケージ薄型化のため、第１チップ２１２の背面を露出させて第１チップ２１２を被覆しない。従って、薄型化と接合のため、第１基板２１１の両辺縁部は第１チップ２１２と第１封止体２１６とに被覆されておらず、且つ第１基板２１１の上表面２１１Ａと下表面２１１Ｂとに配置される素子は非対称形状となるので、温度サイクルの作用によって基板に反りの現象が起きる。
【００１８】
図３に示す第１基板２１１にセンターライン２１７を定義する。第１外部接続端子２１３群とセンターライン２１７との距離Ｓ１は、第２外部接続端子２１４群とセンターライン２１７との距離Ｓ２よりも短くなる。センターライン２１７は第１チップ２１２の中央ボンディングパッド群の設置方式によって定義され、第１基板２１１の第１スロット２１１Ｃはセンターライン２１７に沿って第１チップ２１２の複数の第１ボンディングパッド２１２Ａを露出させる。
【００１９】
図２に示すパッケージキャリアー２２０は、複数の第１連結端末２２３と複数の第２連結端末２２４とを有する。第１実施例において、第１連結端末群２２３と第２連結端末群２２４とは、平坦な金属パッドにしてもよい。第１半導体パッケージ２１０はパッケージキャリアー２２０の上に積層され、後の半田接合に有利になるように、第１外部接続端子群２１３を第１連結端末群２２３に照準させ、第２外部接続端子群２１４を第２連結端末群２２４に照準させる。半田材２３０は、無鉛半田材を使ってよい、例えば錫９６．５％−銀３％−銅０．５％の半田は、リフロー温度約２１７℃以上で最高温度約２４５℃に達して、半田付けの濡れ性が生じる。第１外部接続端子群２１３と第２外部接続端子群２１４とは、上述リフロー温度よりも高い融点を特性として有する。
【００２０】
半田材２３０を介して第１外部接続端子群２１３と第１連結端末群２２３、及び第２外部接続端子群２１４と第２連結端末群２２４を接合している。第１実施例において、パッケージキャリアー２２０は、前記第１半導体パッケージ２１０とほぼ同様であり、第２半導体パッケージとみなすことができ、第２基板２２１、第２チップ２２２及び複数の第３外部接続端子２２７を有する。第３外部接続端子群２２７は第２基板２２１の下表面２２１Ｂに設置され、第１連結端末群２２３と第２連結端末群２２４とは第２基板２２１の上表面２２１Ａに設置される。
第１実施例において、第１基板２１１の反りが起因となる、第１外部接続端子群２１３と第１連結端末群２２３との間及び第２外部接続端子群２１４と第２連結端末群２２４との間に存在する半田材隙間の差異を縮小するため、第１外部接続端子群２１３と第２外部接続端子群２１４とは高さの異なるバンプを有することを技術的に特徴としている。
【００２１】
模擬実験を行うと第１基板２１１の反り量を予知することが可能である。第１基板２１１の周辺はパッケージキャリアー２２０から離れて上方に反る時、第２外部接続端子群２１４は第１外部接続端子群２１３よりも高い補償高さを有する。それによって、第２外部接続端子群２１４と第２連結端末群２２４との間に存在する半田材の隙間が大きく拡大しないよう、第１外部接続端子群２１３と第１連結端末群２２３との間に存在する半田材の隙間と比較して両者の差が半田材２３０の許容範囲を超えないよう、有効半田接合に至り、電気ショート問題がなくなり、穴空き半田やテンプラ半田等の半田接合欠陥も改善される。
【００２２】
（第２実施例）
本発明の第２実施例による半導体パッケージを図４に示す。第２実施例の構造は第１実施例の構造とほぼ同様であり、少なくとも第１半導体パッケージ２１０、パッケージキャリアー２２０及び複数の半田材２３０を有する。構造としては、第１半導体パッケージ２１０の第１基板２１１’、第１外部接続端子群２１３’及び第２外部接続端子群２１４’だけが一致しないが、他の素子は同様であるので、同一の符号を付し、その繰り返しの説明は省略する。第１外部接続端子群２１３’と第２外部接続端子群２１４’とは、第１基板２１１’の下表面２１１Ｂの接続パッド群２１１Ｄに設置される。第１半導体パッケージ２１０の第１チップ２１２は、第１基板２１１’の上表面２１１Ａに設置され、且つ第１基板２１１’に電気接続される。
【００２３】
模擬実験を行うと第１基板２１１’の反り量を予知することが可能である。第１基板２１１’の周辺はパッケージキャリアー２２０に接近して下方に反る時、第１外部接続端子群２１３’は第２外部接続端子群２１４’よりも高い補償高さを有する。そのため、第１基板２１１’の反りが起因となる、第１外部接続端子群２１３’と第１連結端末群２２３との間及び第２外部接続端子群２１４’と第２連結端末群２２４との間に存在する半田材隙間の差異、を縮小することが可能である。
【００２４】
（第３実施例）
本発明の第３実施例による半導体パッケージを図５に示す。第３実施例の半導体パッケージは、主に半導体パッケージ２１０、パッケージキャリアー３２０及び複数の半田材３３０を有し、その半導体パッケージ２１０は第１実施例の第１半導体パッケージ２１０とほぼ同一であるため同一の符号を付し、基板２１１、チップ２１２、複数の第１外部接続端子２１３及び複数の第２外部接続端子２１４を有する。第１外部接続端子群２１３と第２外部接続端子群２１４とは基板２１１の下表面２１１Ｂに設置され、且つ第１外部接続端子群２１３から基板２１１のセンターラインまでの距離は第２外部接続端子群２１４から基板２１１のセンターラインまでの距離よりも短くなっている。また、チップ２１２は基板２１１の上表面２１１Ａに設置され且つ基板２１１と電気接続している。基板２１１の下表面２１１Ｂには第１外部接続端子群２１３と第２外部接続端子群２１４との設置用の接続パッド２１１Ｄ群を有する。更に、封止体２１６はチップ２１２を部分的に密封するが、熱放散とパッケージ薄型化のため基板２１１の両辺縁部を被覆しない。
【００２５】
パッケージキャリアー３２０は複数の第１連結端末３２１と複数の第２連結端末３２２とを有する。半田材３３０を介して、第１外部接続端子群２１３と第１連結端末群３２１、及び第２外部接続端子群２１４と第２連結端末群３２２を接合している。第３実施例では、パッケージキャリアー３２０はプリント回路基板であり、例えば、マザーボード、メモリモジュールキャリアー、ディスプレイカードキャリアー、メモリカード基板あるいは携帯電話通信ボード等を有する。
【００２６】
一方、第１基板２１１の反りが起因となる、第１外部接続端子群２１３と第１連結端末群３２１との間及び第２外部接続端子群２１４と第２連結端末群３２２との間に存在する半田材隙間の差異を縮小するため、第１外部接続端子群２１３と第２外部接続端子群２１４とは異なる高さのバンプ群を有する。図５に示すように、基板２１１の周辺はパッケージキャリアー３２０から離れて上方に反る時、第２外部接続端子群２１４は第１外部接続端子群２１３よりも高い補償高さを有する。
【００２７】
（第４実施例）
本発明の第４実施例による半導体パッケージを図６に示す。半導体パッケージ４００は、主に第１半導体パッケージ４１０、パッケージキャリアー４２０及び複数の半田材４３０を有する。半導体パッケージ４００は、複数の補償バンプ４４０を有する。
第１半導体パッケージ４１０は、第１基板４１１、第１チップ４１２、複数の第１外部接続端子４１３及び複数の第２外部接続端子４１４を有する。第１外部接続端子群４１３と第２外部接続端子群４１４とは、第１基板４１１の下表面４１１Ｂに設置される。第１チップ４１２は、第１基板４１１の上表面４１１Ａあるいは下表面４１１Ｂに設置され、且つ複数のボンディングワイヤを用いて第１チップ４１２のボンディングパッド４１２Ａと第１基板４１１を電気接続している。
【００２８】
パッケージキャリアー４２０は、複数の第１連結端末４２３と複数の第２連結端末４２４とを有する。第４実施例では、パッケージキャリアー４２０は、第２半導体パッケージとすることができ、第２基板４２１と第２チップ４２２とを有する。第２半導体パッケージの実装形態は、第１半導体パッケージ４１０と一致しても、あるいは一致しなくてもよい。第２チップ４２２は第２基板４２１の上に設置され、半田材４３０を用いて、第１外部接続端子群４１３と第１連結端末群４２３及び第２外部接続端子群４１４と第２連結端末４２４を接合している。一方、第１基板４１１にセンターラインが定義され、第１外部接続端子群４１３からセンターラインまでの距離は第２外部接続端子群４１４からセンターラインまでの距離よりも短い。
【００２９】
補償バンプ群４４０は、第１基板４１１の反りが起因となる、第１外部接続端子群４１３と第１連結端末群４２３との間及び第２外部接続端子群４１４と第２連結端末群４２４との間に存在する半田材隙間の差異を縮小するため、第１連結端末群４２３あるいは第２連結端末群４２４に選択的に設置される。図６に示す第１基板４１１の両辺縁部は、熱応力作用を受けてパッケージキャリアー４２０から離れる方向により上方に反る時、異なるグループの外部接続端子群の間に存在する隙間の差異を縮小するため、補償バンプ群４４０は第２連結端末４２４に設置される。そのため、基板の反りによる半田接合欠陥の問題を解決することができ、特に高密度三次元的積層形態（ＰＯＰ）の微接触半田接合に適用することが可能である。
以上、本発明をその好適な実施例に基づいて説明したが、本発明の保護範囲は特許請求の範囲で限定され、この保護範囲を基準として、本発明の精神と範囲内に触れるどの様な変更や修正も本発明の保護範囲に属する。
【図面の簡単な説明】
【００３０】
【図１】従来の半導体パッケージの断面図である。
【図２】本発明の第１実施例による半導体パッケージの断面図である。
【図３】本発明の第１実施例による半導体パッケージにおける半導体パッケージの底面透視図である。
【図４】本発明の第２実施例による半導体パッケージの断面図である。
【図５】本発明の第３実施例による半導体パッケージの断面図である。
【図６】本発明の第４実施例による半導体パッケージの断面図である。
【符号の説明】
【００３１】
Ｓ１：距離、Ｓ２：距離、２００：半導体パッケージ、２１０：第１半導体パッケージ、２１１：第１基板、２１１Ａ：上表面、２１１Ｂ：下表面、２１１Ｃ：第１スロット、２１１Ｄ：接続パッド、２１２：第１チップ、２１２Ａ：第１ボンディングパッド、２１３：第１外部接続端子、２１３’：第１外部接続端子、２１４：第２外部接続端子、２１４’：第２外部接続端子、２１５：第１ボンディングワイヤ、２１６：第１封止体、２１７：センターライン、２２０：パッケージキャリアー、２２１：第２基板、２２１’：第２基板、２２１Ａ：上表面、２２１Ｂ：下表面、２２１Ｃ：第２スロット、２２２：第２チップ、２２２Ａ：第２ボンディングパッド、２２３：第１連結端末、２２４：第２連結端末、２２５：第２ボンディングワイヤ、２２６：第２封止体、２２７：第３外部接続端子、２３０：半田材、３２０：パッケージキャリアー、３２１：第１連結端末、３２２：第２連結端末、３３０：半田材、４１０：第１半導体パッケージ、４１１：第１基板、４１１Ａ：上表面、４１１Ｂ：下表面、４１２：第１チップ、４１２Ａ：第１ボンディングパッド、４１３：第１外部接続端子、４１４：第２外部接続端子、４１５：第１ボンディングワイヤ、４１６：第１封止体、４２０：パッケージキャリアー、４２１：第２基板、４２２：第２チップ、４２３：第１連結端末、４２４：第２連結端末、４３０：半田材、４４０：補償バンプ
【図１】
2009054741.tif 000003
【図２】
2009054741.tif 000004
【図３】
2009054741.tif 000005
【図４】
2009054741.tif 000006
【図５】
2009054741.tif 000007
【図６】
2009054741.tif 000008