(57)【要約】【課題】ゲート絶縁膜にソース・ドレイン電極を埋め込むことにより、オン電流が大きなボトムゲート・ボトムコンタクト型薄膜トランジスタを安価な印刷プロセスで提供する。【解決手段】絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース・ドレイン電極と、半導体層と、を順次積層したボトムゲート・ボトムコンタクト型薄膜トランジスタにおいて、ゲート絶縁膜上に凹形状を設け、該凹形状部分にソース・ドレイン電極を配置する。【選択図】図１
2009218295.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース・ドレイン電極と、半導体層と、を順次積層したボトムゲート・ボトムコンタクト型の薄膜トランジスタにおいて、
前記ゲート絶縁膜上に凹形状を設け、該凹形状部分にソース・ドレイン電極を配置することを特徴とする薄膜トランジスタ。
【請求項２】
前記凹形状部分の深さと前記ソース・ドレイン電極の厚みとが略同一であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記ソース・ドレイン電極が金属材料から形成されることを特徴とする請求項１又は２に記載の薄膜トランジスタ。
【請求項４】
前記半導体層が有機半導体で形成されることを特徴とする請求項１乃至３の何れか一項に記載の薄膜トランジスタ。
【請求項５】
前記ソース・ドレイン電極と前記半導体層との間に形成される界面に自己組織化単分子膜を配置したことを特徴とする請求項１乃至４の何れか一項に記載の薄膜トランジスタ。
【請求項６】
請求項１乃至５の何れか一項に記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法であって、
前記凹形状に応じて作成された型を前記ゲート絶縁膜に押し当てる熱インプリント加工によって前記凹形状を形成することを特徴とする薄膜トランジスタの製造方法。
【請求項７】
前記半導体層をマイクロコンタクトプリント法により形成することを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
【請求項８】
前記凹形状を形成する工程の後に前記ゲート絶縁膜の熱処理を行うことを特徴とする請求項６又は７に記載の薄膜トランジスタの製造方法。
【請求項９】
複数のゲート配線と、絶縁膜と、前記ゲート配線に対してマトリクス状に交差した複数の信号配線と、パッシベーション膜と、画素電極と、を備え、
前記複数のゲート配線と信号配線との交差部に請求項１乃至５の何れか一項に記載の薄膜トランジスタが配置され、前記ゲート配線とゲート電極とが接続され、前記信号配線とソース電極とが接続され、前記画素電極とドレイン電極とが接続されることを特徴とするアクティブマトリクス型薄膜トランジスタアレイ。
【請求項１０】
請求項９に記載のアクティブマトリクス型薄膜トランジスタアレイを用いて表示素子を駆動することを特徴とするアクティブマトリクス駆動表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機半導体分子の集合体で構成された半導体膜を用いる有機トランジスタ及びその製造方法に係り、特にゲート絶縁膜上のソース・ドレイン電極が配置される箇所に凹形状を設けることで埋め込み型のソース・ドレイン電極を有することを特徴とする薄膜トランジスタ、その製造方法、アクティブマトリクス型薄膜トランジスタアレイ及びアクティブマトリクス駆動表示装置に関する。
【背景技術】
【０００２】
情報化の進展に伴い、紙に代わる薄くて軽い電子ペーパーや、商品１つ１つを瞬時に識別可能なＩＤタグ等の開発が注目されている。現行では、これらのデバイスにアモルファスシリコン（ａ−Ｓｉ）や多結晶シリコン（ｐ−Ｓｉ）を半導体に用いた薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴ）をスイッチング素子として使用している。しかし、これらのシリコン系半導体を用いた薄膜トランジスタを作製するには、高価なプラズマ化学気相成長（ＣＶＤ）装置やスパッタリング装置等が必要なために製造コストがかかるうえに、真空プロセス、フォトリソグラフィー、加工等のプロセスをいくつも経るため、スループットが低いという問題がある。
さらに、既存のシリコン薄膜トランジスタでは、外部の衝撃によって容易に砕け、また、３００℃以上の高温工程によって生産されるため、プラスチック基板を使用できないという問題点がある。
このため、印刷工程のような塗布プロセスにより形成ができ、安価に製品を提供することが可能な、有機材料を半導体層に用いた有機薄膜トランジスタが注目されている。
【０００３】
有機薄膜トランジスタを用いたアクティブマトリックス・ディスプレイは、プラスチック基板上に作製できるため、高画質、軽量、フレキシブル（可撓性）、省スペースといった点で、最近、大きな注日を集めている。
従来の有機薄膜トランジスタは、基板上にゲート電極を設け、その上にゲート絶縁膜を形成し、その上にソース電極とドレイン電極を互いに離して設け、さらに、ソース電極、ドレイン電極、ゲート絶縁膜上に有機半導体層を積層して、構成され、ソース電極とドレイン電極との間の横方向にチャネルが形成される。
【０００４】
ゲート電極への印加電圧により、絶縁膜と有機半導体膜の界面に蓄積されるキャリア量を過剰状態から不足状態に変調して、ドレイン電極とソース電極の間を流れる電流量を変化させて、スイッチング動作を行う。有機半導体膜は低分子または高分子からなる有機半導体分子の集合体からなり、低分子系としては、ペンタセン、チオフェンオリゴマーに代表されるアセン系材料、高分子系としては、ポリチオフェン系でポリ−３ヘキシルチオフェン（Ｐ３ＨＴ）、ポリフルオレン系ではフルオレン−バイチオフェン（Ｆ８Ｔ２）の共重合体、またポリフェニレンビニレン（ＰＰＶ）などが知られている。
有機薄膜トランジスタのソース電極とドレイン電極との間に電圧（ソース−ドレイン間電圧）を印加すると共に、ゲート電極に印加する電圧（ゲート電圧：Ｖｇ）を変化させると、ゲート電圧に依存して有機半導体層とゲート絶縁膜との界面における電荷量が変化し、ソース電極とドレイン電極との間における有機半導体層の部分（チャネル）を流れる電流（ソース−ドレイン電流）を変化させることができる。このようにして、有機薄膜トランジスタでは、ゲート電圧を制御することにより、ドレイン電極から得られるドレイン電流Ｉｄを制御することができる。
【０００５】
ここで、有機薄膜トランジスタのゲインｇｍ、即ち、ゲート電圧の変化に対するドレイン電流の変化（ｄＩｄ／ｄＶｇ）は、ソース−ドレイン電流が流れるチャネルが長方形であるとすると、式（１）のように表される。
ｇｍ＝Ｗ／Ｌ・ε０・ε／ｄ・μ・（Ｖｇ−ＶＴ）
・・・（１）
ここで、Ｗは、チャネル幅、Ｌはチャネル長、ε０は真空誘電率、εは絶縁膜の比誘電率、ｄはゲート絶縁膜の厚さ、μはキャリア移動度、ＶＴは閾値電圧である。
式（１）によれば、チャネル幅Ｗとチャネル長Ｌとの比Ｗ／Ｌが大きいほど有機薄膜トランジスタのゲインは大きくなり、このトランジスタは高速になる。また、有機半導体のキャリア移動度が大きいほど、有機薄膜トランジスタのゲインも大きくなるため、キャリア移動度の大きい有機半導体層を形成することが望ましい。
【０００６】
有機薄膜トランジスタは、ゲート電極の配置によりボトムゲート型とトップゲート型に分かれ、ソース・ドレイン電極の配置によりボトムコンタクト型とトップコンタクト型に分かれるが、耐熱性や、水及び酸素劣化等の課題を考慮すると、ボトムゲート・ボトムコンタクト型の構造が最も有機半導体層に負荷のかからない工程で形成することができる。
具体的にはトップゲート型では、半導体層を形成した後に、ゲート電極を形成する。そのため、ゲート電極の作成に焼成工程を必要とする材料を用いると半導体層に電極の焼成温度がかかり、半導体が劣化する。例えば、電極材料に銀のナノ粒子インクを用いた場合では、１８０℃程度の焼成温度となるが、有機半導体の耐熱性は一般に１５０℃程度である。同様の理由で、トップコンタクト型も半導体層を形成した後にソース・ドレイン電極を形成するため、半導体層に電極の焼成温度がかかり、半導体が劣化する。ここで、焼成工程を必要としないポリ−３，４−エチレンジオキシチオフェン（ＰＥＤＯＴ）等の導電性高分子を電極に用いる方法も考えられるが、導電性高分子は一般に比抵抗が金属等に比べて大きいという不具合がある。つまり、プロセスの最終工程で半導体層を形成するボトムゲート・ボトムコンタクト型の構造が最も作りやすい構造といえる。
【０００７】
このようなボトムゲート・ボトムコンタクト型の有機半導体層をマイクロコンタクトプリント法（以下、μＣＰ法）やフレキソ印刷等の印刷プロセスで形成する場合、ソース・ドレイン電極のチャネル部に半導体層を設けることになるが、ゲート絶縁膜とすでに形成されたソース・ドレイン電極との間には段差があり、最も重要なゲート絶縁膜上のソース・ドレイン電極との界面で印刷不良が発生する不具合がある。図９は、従来のボトムゲート・ボトムコンタクト型の薄膜トランジスタを示す図である。図９に示すように、薄膜トランジスタ１００は、絶縁基板２、ゲート電極３、ゲート絶縁膜４、ソース電極５、ドレイン電極６、半導体層７からなる。図１０は、従来の薄膜トランジスタの半導体印刷工程を説明する図である。半導体層７は、スタンプ８につけた半導体インク９を押圧して印刷するが、ソース電極５とドレイン電極６とゲート絶縁膜との段差により、図のような半導体層の印刷不良部分Ｐが発生する。上述する印刷不良部分Ｐが発生すると、ゲート電圧に依存して有機半導体層７とゲート絶縁膜との界面における電荷量が変化し、ソース電極５とドレイン電極６との間における有機半導体層７の部分（チャネル）を流れる電流（ソース−ドレイン電流）を変化させる場合に、半導体層７とソース・ドレイン電極間の接触抵抗が大きくなる不具合や、電流が流れないなどの不具合が発生する。
このような問題を回避するために、特許文献１や特許文献２では、基板の表面に凹状パターンを形成して埋め込み型のソース・ドレイン電極を形成している。
【特許文献１】特開２００７−３５９８１公報
【特許文献２】特開２００７−１２３７７３公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献１や特許文献２に記載された方法は、トップゲート型の構造には適用可能であるが、ボトムゲート・ボトムコンタクト型の構造を印刷するには不具合がある。言い換えれば、ボトムゲート・ボトムコンタクト型の構造を印刷するには、基板ではなく、ゲート絶縁膜にソース・ドレイン電極を埋め込む必要がある。
本発明は、上記課題を鑑みてなされたものであり、ゲート絶縁膜にソース・ドレイン電極を埋め込むことにより、オン電流が大きなボトムゲート・ボトムコンタクト型の薄膜トランジスタを安価な印刷プロセスで提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、請求項１に記載の発明は、絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース・ドレイン電極と、半導体層と、を順次積層したボトムゲート・ボトムコンタクト型の薄膜トランジスタにおいて、前記ゲート絶縁膜上に凹形状を設け、該凹形状部分にソース・ドレイン電極を配置することを特徴とする。
また、請求項２に記載の発明は、請求項１において、前記凹形状部分の深さと前記ソース・ドレイン電極の厚みとが略同一であることを特徴とする。
また、請求項３に記載の発明は、請求項１又は２において、前記ソース・ドレイン電極が金属材料から形成されることを特徴とする。
【００１０】
また、請求項４に記載の発明は、請求項１乃至３の何れか一項において、前記半導体層が有機半導体で形成されることを特徴とする。
また、請求項５に記載の発明は、請求項１乃至４の何れか一項において、前記ソース・ドレイン電極と前記半導体層との間に形成される界面に自己組織化単分子膜を配置したことを特徴とする。
また、請求項６に記載の発明は、請求項１乃至５の何れか一項に記載のボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法であって、前記凹形状に応じて作成された型を前記ゲート絶縁膜に押し当てる熱インプリント加工によって前記凹形状を形成することを特徴とする。
【００１１】
また、請求項７に記載の発明は、請求項６において、前記半導体層をマイクロコンタクトプリント法により形成することを特徴とする。
また、請求項８に記載の発明は、請求項６又は７において、前記凹形状を形成する工程の後に前記ゲート絶縁膜の熱処理を行うことを特徴とする。
また、請求項９に記載の発明は、複数のゲート配線と、絶縁膜と、前記ゲート配線に対してマトリクス状に交差した複数の信号配線と、パッシベーション膜と、画素電極と、を備え、前記複数のゲート配線と信号配線との交差部に請求項１乃至５の何れか一項に記載の薄膜トランジスタが配置され、前記ゲート配線とゲート電極とが接続され、前記信号配線とソース電極とが接続され、前記画素電極とドレイン電極とが接続されるアクティブマトリクス型薄膜トランジスタアレイを特徴とする。
また、請求項１０に記載の発明は、請求項９に記載のアクティブマトリクス型薄膜トランジスタアレイを用いて表示素子を駆動するアクティブマトリクス駆動表示装置を特徴とする。
【発明の効果】
【００１２】
本発明によれば、ゲート絶縁膜上のソース・ドレイン電極が配置される箇所に凹形状を設けて埋め込み型のソース・ドレイン電極を形成したので、半導体層を印刷する際に、段差を無くすことができ、半導体の印刷不良を抑制することができ、結果、ソース・ドレイン電極と半導体層の接触抵抗を低減でき、オン電流が大きなボトムゲート・ボトムコンタクト型の薄膜トランジスタを安価な印刷プロセスで製造することができる。
【発明を実施するための最良の形態】
【００１３】
［実施例１］
図１は本発明の実施例１に係る、ボトムゲート・ボトムコンタクト型薄膜トランジスタ１０の断面図である。ボトムゲート・ボトムコンタクト型薄膜トランジスタ１０は、絶縁基板２、ゲート電極３、ゲート絶縁膜４、ソース電極５、ドレイン電極６、半導体層７からなっている。特に特徴的な構造として、ソース電極５及びドレイン電極６がゲート絶縁膜４に設けられた凹形状の部分に埋め込まれた構造をしている。
以下に実施例１のボトムゲート・ボトムコンタクト型薄膜トランジスタ１０の形状寸法を記載する。
ゲート電極幅：５μｍ、ゲート電極厚さ：１００ｎｍ、ゲート絶縁膜厚さ：３００ｎｍ、ソース電極厚さ：１００ｎｍ、ドレイン電極厚さ：１００ｎｍ、チャネル長：５μｍ、半導体層厚さ：１００ｎｍ。
【００１４】
図２乃至図４は、本実施例に係るボトムゲート・ボトムコンタクト型薄膜トランジスタ１０の製造工程の概略を説明する図である。
絶縁基板２として、厚さ１００μｍのポリカーボネートフィルムを用い、その上に銀ナノインクをμＣＰ法で印刷し、１８０℃で焼成した。形成されたゲート電極３は厚さ１００ｎｍであった。次に、図２に示すように、厚さ３００ｎｍのポリイミドをスピンコートで成膜した。
【００１５】
次に、ゲート絶縁膜４上のソース電極５・ドレイン電極６が配置される箇所に凹形状を、凸形状を有する型を押し当てる熱インプリント加工によって形成した。具体的には、図３に示すように凸形状を有する石英型１１を２００℃に加熱し、凸形状を有する石英型１１をゲート絶縁膜４に押し当て、ソース電極５・ドレイン電極６が配置される箇所に凹形状を設けた。
その後、１８０℃で焼成してゲート絶縁膜４を形成した。次に、銀ナノインクをインクジェット装置で描画し、１８０℃で焼成して厚さ１００ｎｍのソース電極５、ドレイン電極６を形成した。
【００１６】
次に、図４に示すように、μＣＰ法により、ポリチオフェン系のポリ−３，ヘキシルチオフェン（Ｐ３ＨＴ）を印刷することで半導体層７を形成して、ボトムゲート・ボトムコンタクト型薄膜トランジスタ１０を製造した。スタンプ８はレジストパターンをＰＤＭＳで反転コピーする方法で製造した。
実施例１のボトムゲート・ボトムコンタクト型薄膜トランジスタ１０は、ゲート絶縁膜４上のソース電極５・ドレイン電極６が配置される箇所に凹形状を設けることで埋め込み型のソース電極５・ドレイン電極６を有し、凹形状の深さとソース・ドレイン電極の厚みが略一致することで、半導体層７に印刷不良が発生するのを抑制することができ、オン電流の大きなボトムゲート・ボトムコンタクト型薄膜トランジスタを製造することができる。
【００１７】
ここで、実施例１に係る薄膜トランジスタと、ゲート絶縁膜４上のソース電極５・ドレイン電極６が配置される箇所に凹形状を設けない薄膜トランジスタとを、図９、図１０に基づいて比較する。
実施例１と、図９、図１０に記載の比較例と、のドレイン電流（Ｉｄ）−ゲート電圧（Ｖｇ）依存性を比較すると、比較例では、半導体層７の印刷不良により、ソース電極５とドレイン電極６の間を流れる電流が制限され、結果、オン電流が小さくなる。
比較例に対して、実施例１では、ゲート絶縁膜４上のソース電極５・ドレイン電極６が配置される箇所に凹形状を設けることで埋め込み型のソース電極５・ドレイン電極６を有し、凹形状の深さとソース・ドレイン電極の厚みが略一致することで、半導体層７に印刷不良が発生するのを抑制することができ、オン電流の大きなボトムゲート・ボトムコンタクト型薄膜トランジスタを製造することができている。
実施例１では、ゲート絶縁膜４の熱処理を、凹形状を設ける工程の後に行うことで、前述したゲート絶縁膜４上のソース電極５・ドレイン電極６が配置される箇所に凹形状を設ける工程が容易になり、オン電流が大きなボトムゲート・ボトムコンタクト型薄膜トランジスタを安価な印刷プロセスで製造することができる。
【００１８】
また、半導体層をμＣＰ法により形成することで、製造を簡便にできる。さらに、ゲート絶縁膜上のソース・ドレイン電極が配置される箇所に凹形状を設ける工程も同一装置上で実施でき、低コストで薄膜トランジスタを製造することができる。
また、実施例１では絶縁基板２にポリカーボネートフィルムを用いたが、絶縁性であり、プロセス温度に対する耐熱を有する材料であれば広い範囲から選択することが可能である。具体的には、ポリイミド膜、ポリエステル膜、ポリエチレン膜、ポリフェニルレンスルフィド膜、ポリパラキシレン膜等の絶縁プラスチック、及びこれら無機材料と絶縁プラスチックとを組み合わせたハイブリッド基板等が使用可能である。
また、実施例１では、ゲート電極３に、銀を用いたが、タンタル、アルミニウム、金、銀、銅、白金、パラジウム、クロム、モリブデン、ニッケル等や、これらの金属を用いた合金、ポリアニリン、ポリピロール、ポリ−３，４−エチレンジオキシチオフェン（ＰＥＤＯＴ）等の導電性高分子が使用可能である。また、実施例１では、ゲート電極３は、μＣＰ法により形成したが、インクジェットやその他の印刷法を用いることも可能である。
また、実施例１では、ゲート絶縁膜４に、ポリイミドを用いたが、ポリビニルフェノール（ＰＶＰ）、ポリビニルアルコール（ＰＶＡ）、酸化ケイ素等を塗布し、１００℃〜２００℃で焼成しても構わない。
【００１９】
実施例１では、ソース電極５、ドレイン電極６に、銀を用いたが、ゲート電極と同様、金、銀、銅、白金、パラジウム、クロム、モリブデン等であっても構わない。ソース・ドレイン電極が金属材料で形成されることで、電極部の比抵抗を小さくすることができ、オン電流が大きなボトムゲート・ボトムコンタクト型薄膜トランジスタを安価な印刷プロセスで製造することができる。但し、有機半導体とのショットキー障壁を減らすため、仕事関数が４．５ｅＶ程度の材料、例えば、上述した材料の他に、ＩＴＯ、ＩＺＯやＰＥＤＯＴ等が望ましい。また、インクジェット装置で描画したが、その他にもμＣＰ等の印刷法を用いても構わない。
実施例１では、半導体層７にポリ−３，ヘキシルチオフェン（Ｐ３ＨＴ）を用いたが、低分子系としては、ペンタセン、チオフェンオリゴマーに代表されるアセン系材料、高分子系としては、ポリフルオレン系ではフルオレン−バイチオフェン（Ｆ８Ｔ２）の共重合体、またポリフェニレンビニレン（ＰＰＶ）等を用いることもできる。このように、半導体層が有機半導体で形成されることで、インク化（溶媒への溶解性を確保）が可能になり、印刷技術により半導体層を形成できる。
【００２０】
［実施例２］
次に、実施例２について説明する。
図５は、実施例１の薄膜トランジスタをアクティブ素子に用いたアクティブマトリクス型薄膜トランジスタアレイ１９の平面図である。
絶縁基板２上に、図中水平方向にｍ本のゲート走査配線１２が配置され、図中垂直方向にｎ本の信号配線１３が配置され、マトリクス状に配置されたゲート走査配線１２と信号配線１３との交差部に実施例１の薄膜トランジスタが配置されている。各薄膜トランジスタのゲート電極３はゲート走査配線１２に接続され、ソース電極５は信号配線１３に接続され、ドレイン電極６はパッシベーション膜（層間絶縁膜）１４に開口されたビアホール（via hole）１５を介して画素電極１６と接続される。ゲート走査配線１２はゲート電極３と併せて形成され、信号配線１３はソース電極５、ドレイン電極６と併せて形成される。パッシベーション膜１４のビアホール１５は、ドレイン電極６以外に、各ゲート走査配線１２の端子部１７と各信号配線１３の端子部１８にも開口する。
【００２１】
図６は、実施例２のアクティブマトリクス型薄膜トランジスタアレイ１９を用いた電気泳動表示装置の概略図である。また、図７は、図６に示す電気泳動表示装置を構成する各画素の断面図である。アクティブマトリクス型薄膜トランジスタアレイ１９のゲート走査配線の端子部１７にはゲート走査回路２０が、信号配線の端子部１８には信号回路２１が接続され、さらに両回路はコントロール回路２２に接続される。
本電気泳動表示装置の表示部には、画素電極１６に対向して設けられた透明電極２３が配置されている。すなわち、透明電極２３は、各画素電極１６に対向する対向電極を構成し、この透明電極２３と画素電極１６の間に電気泳動分散液層２４を有し、電気泳動分散液層２４に分散した光反射用電気泳動粒子２５と光吸収用電気泳動粒子２６からなっている。
透明電極２３は、光透過性を有するもの、好ましくは実質的に透明（無色透明、着色透明または半透明）なものである。これにより、前述した電気泳動分散液層２４中における光反射用電気泳動粒子２５と光吸収用電気泳動粒子２６の状態を、すなわち、表示された所望の情報を、目視により容易に認識することができる。
【００２２】
実施例２の電気泳動表示装置は以下のように動作する。ゲート走査回路２０から出力される走査電圧が印加されたゲート走査配線１２／ゲート電極３に接続された薄膜トランジスタ１０が動作して、この薄膜トランジスタ１０に接続された画素電極１６に、走査電圧と同期して信号回路２１から供給される信号電圧が加わり、電気泳動粒子がいわゆる線順次駆動されて、各画素の反射光量が変化するかたちで表示装置が動作する。この表示装置は携帯電話、デジタルカメラ、フラットテレビ、ノートＰＣ等のフラットパネルディスプレイのほか、電子ペーパー等のフレキスブルディスプレイ等にも適用できる。
画素電極１６の材料としては、例えば、アルミニウム、ニッケル、コバルト、白金、金、銀、銅、モリブデン、チタン、タンタル等の金属、または、これらを含む合金等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
透明電極２３は、電気泳動分散液層２４に電圧を印加する他方の電極として機能するものであり、フィルム状（膜状）をなしている。
透明電極２３の構成材料としては、例えば、インジウムティンオキサイド（ＩＴＯ）、フッ素ドープした酸化スズ（ＦＴＯ）、酸化インジウム（ＩＯ）、酸化スズ（ＳｎＯ2）のような導電性金属酸化物の他、ポリアセチレンのような導電性樹脂、導電性金属微粒子を含有する導電性樹脂等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
【００２３】
電気泳動分散液層２４としては、比較的高い絶縁性を有する有機溶媒を用いることができる。この有機溶媒としては、例えば、トルエン、キシレン、アルキルベンゼンなどの芳香族炭化水素、ぺンタン、ヘキサン、オクタン等の脂肪族炭化水素、シクロへキサン、メチルシクロへキサン等の脂環式炭化水素、塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタン等のハロゲン化炭化水素、シリコン系オイル、フッ素系オイル、オリーブ油等の種々の鉱物油および植物油類、高級脂肪酸エステル等が挙げられ、これらを単独あるいは混合して用いることができる。
電気泳動粒子は、光反射用電気泳動粒子２５として酸化チタンを、光吸収用電気泳動粒子２６としてカーボンブラックを使用したが、有機または無機の粒子、または、これらを含む複合体を用いることができる。この粒子としては、例えば、アニリンブラック、カーボンブラック等の黒色粒子、二酸化チタン、亜鉛華、三酸化アンチモン等の白色粒子があげられる。さらに、カラー化をするためには、モノアゾ、ジイスアゾン、ポリアゾ等のアゾ系粒子、イソインドリノン、黄鉛、黄色酸化鉄、カドミウムイエロー、チタンイエロー、アンチモン等の黄色粒子、キナクリドンレッド、クロムバーミリオン等の赤色粒子、フタロシアニンブルー、インダスレンブルー、アントラキノン系染料、紺青、群青、コバルトブルー等の青色粒子、フタロシアニングリーン等の緑色粒子等が挙げられる。
【００２４】
実施例２では、電気泳動分散液層２４として用いているが、マイクロカプセル内に分散液、電気泳動粒子を内包する方式であっても本発明は適用可能である。
実施例２はモノクロディスプレイであるが、例えば、カラーフィルタ等を介することでカラーディスプレイとして使用することも可能である。
このように、複数のゲート配線、絶縁膜、ゲート配線に対してマトリクス状に交差した複数の信号配線、パッシベーション膜、画素電極を有し、複数のゲート配線と信号配線の交差部に実施例１のボトムゲート・ボトムコンタクト型薄膜トランジスタが配置され、ゲート配線とゲート電極が接続され、信号配線とソース電極が接続され、画素電極とドレイン電極が接続されることで、オン電流が大きく、且つ、画素バラツキの小さいアクティブマトリクス型薄膜トランジスタアレイを得ることができる。また、上述のアクティブマトリクス型薄膜トランジスタアレイを用いて表示素子を駆動することで、画素バラツキの小さいアクティブマトリクス駆動表示装置を得ることができる。
【００２５】
［実施例３］
次に、実施例３について説明する。
図８は本発明の実施例３に係る、ボトムゲート・ボトムコンタクト型薄膜トランジスタ２７の断面図である。ボトムゲート・ボトムコンタクト型薄膜トランジスタ２７は、絶縁基板２、ゲート電極３、ゲート絶縁膜４、ソース電極５、ドレイン電極６、自己組織化単分子膜２８、半導体層７からなっている。特に特徴的な構造として、ソース電極５及びドレイン電極６がゲート絶縁膜４に設けられた凹形状の部分に埋め込まれた構造をしている。自己組織化単分子膜２８は、図面では分かりやすくするため実際よりも厚く示している。
【００２６】
以下に実施例３のボトムゲート・ボトムコンタクト型薄膜トランジスタ２７の形状寸法を記載する。
ゲート電極幅：１０μｍ、ゲート電極厚さ：５０ｎｍ、ゲート絶縁膜厚さ：２００ｎｍ、ソース・ドレイン電極厚さ：５００ｎｍ、自己組織化単分子膜厚さ：１．５ｎｍ、半導体下層厚さ：５０ｎｍ、チャネル長：１０μｍ。
次に、ボトムゲート・ボトムコンタクト型薄膜トランジスタ２７製造の構成及び動作を示す。
絶縁基板２として、厚さ５０μｍのポリエチレンテレフタレートフィルムを用い、その上に厚さ１００ｎｍの銅ナノインクをフレキソ印刷で形成し、ゲート電極３を形成した。次に、ポリビニルフェノールをスリットコートし、２００℃に加熱した石英型を押し当てることで凹形状を形成した後、１８０℃で焼成し、ゲート絶縁膜４を作製した。次に、銀ナノインクをμＣＰ法によりパターニングし、ソース電極５及びドレイン電極を形成した。次に、ヘキサデカンチオールをインクとして、ソース電極５及びドレイン電極６と半導体層７との界面となる箇所に、自己組織化単分子膜２８を形成した。最後に厚さ５０ｎｍの溶解性ペンタセンをμＣＰ法により形成して、ボトムゲート・ボトムコンタクト型薄膜トランジスタ２７を製造した。
【００２７】
実施例３のボトムゲート・ボトムコンタクト型薄膜トランジスタ２７は、ゲート絶縁膜４上のソース電極５・ドレイン電極６が配置される箇所に凹形状を設けることで埋め込み型のソース電極５・ドレイン電極６を有し、凹形状の深さとソース電極５・ドレイン電極６の厚みが略一致することで、半導体層７に印刷不良が発生するのを抑制することができ、オン電流の大きなボトムゲート・ボトムコンタクト型薄膜トランジスタを製造することができている。さらに、ソース電極５及びドレイン電極６と半導体層７との界面となる箇所に、自己組織化単分子膜２８を形成したことで、キャリア注入の電位障壁となる界面をショットキーからオーミック接触に変更できるため、動作周波数が大きく、低消費電力な薄膜トランジスタを製造することができる。
自己組織化単分子膜としては、ソース電極５及びドレイン電極６の材料である銀との親和性の良いチオール系を用いることで均質な単分子膜が形成でき、さらに半導体層７の材料であるペンタセンと親和性の良いチオケトンなどを用いることも可能である。
【図面の簡単な説明】
【００２８】
【図１】本発明の、ボトムゲート・ボトムコンタクト型薄膜トランジスタの断面図である。
【図２】本発明の実施例１において、ゲート絶縁膜形成後に、厚さ３００ｎｍのポリイミドをスピンコートで成膜する工程を示す図である。
【図３】図２に示すポリイミド膜（ゲート絶縁膜）に石英型を押し当て、ソース・ドレイン電極が配置される箇所に凹形状を作成する工程を説明する図である。
【図４】μＣＰ法により半導体層を形成する工程を示す概略図である。
【図５】実施例１の薄膜トランジスタをアクティブ素子に用いたアクティブマトリクス型薄膜トランジスタアレイの平面図である。
【図６】アクティブマトリクス型薄膜トランジスタアレイを用いた電気泳動表示装置の概略図である。
【図７】電気泳動表示装置を構成する各画素の断面図である。
【図８】実施例３に係るボトムゲート・ボトムコンタクト型薄膜トランジスタの断面図である。
【図９】従来のボトムゲート・ボトムコンタクト型の薄膜トランジスタを示す図である。
【図１０】薄膜トランジスタの半導体印刷工程を説明する図である。
【符号の説明】
【００２９】
２…絶縁基板、３…ゲート電極、４…ゲート絶縁膜、５…ソース電極、６…ドレイン電極、７…半導体層、８…スタンプ、９…半導体インク、１０…ボトムゲート・ボトムコンタクト型薄膜トランジスタ、１１…石英型、１２…ゲート走査配線、１３…信号配線、１４…パッシベーション膜、１５…ビアホール、１６…画素電極、１７…ゲート走査配線の端子部、１８…信号配線の端子部、１９…アクティブマトリクス型薄膜トランジスタアレイ、２０…ゲート走査回路、２１…信号回路、２２…コントロール回路、２３…透明電極、２４…電気泳動分散液層、２５…光反射用電気泳動粒子、２６…光吸収用電気泳動粒子、２７…ボトムゲート・ボトムコンタクト型薄膜トランジスタ、２８…自己組織化単分子膜、１００…薄膜トランジスタ
【図１】
2009218295.tif 000003
【図２】
2009218295.tif 000004
【図３】
2009218295.tif 000005
【図４】
2009218295.tif 000006
【図５】
2009218295.tif 000007
【図６】
2009218295.tif 000008
【図７】
2009218295.tif 000009
【図８】
2009218295.tif 000010
【図９】
2009218295.tif 000011
【図１０】
2009218295.tif 000012