(57)【要約】【課題】キャリア輸送層の膜厚むらを低減する。【解決手段】ＥＬパネル１００は、画素回路のソース電極６ｉを露出可能とするように離間して設けられた平坦化膜１２ｂを備えており、その離間した平坦化膜１２ｂ間に相当する第二開口部１２ｄ部分に設けられたバンク１３は上面が平坦な安定した形状を有しているので、そのバンク１３は、バンク１３間に塗布される有機発光材料が含有される液状体を好適に塞き止めることができ、バンク１３間に形成されるキャリア輸送層（正孔注入層８ｂ、発光層８ｃ）は安定した膜厚を有することとなって、そのキャリア輸送層の膜厚むらを低減することが可能になる。【選択図】図５
2009231090.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられた電極を備える画素回路と、
前記画素回路の上方を被覆し、前記画素回路の電極部分に第一開口部が形成された第一絶縁膜と、
前記第一開口部の周囲の前記第一絶縁膜を露出するように、その第一開口部よりも幅広な第二開口部が形成された第二絶縁膜と、
前記第一開口部における前記画素回路の電極上、前記第一開口部の周囲の前記第一絶縁膜上、及び前記第二絶縁膜上を覆う第一電極と、
前記第一電極上であって、前記第二絶縁膜の前記第二開口部内に設けられた隔壁と、
前記第一電極上であって、前記隔壁間に有機発光材料が溶媒に溶解または分散された液状体が塗布されて乾燥されてなるキャリア輸送層と、
前記キャリア輸送層を覆う第二電極と、
を備えることを特徴とするＥＬパネル。
【請求項２】
前記隔壁は、前記第二開口部が延在する方向に沿って設けられていることを特徴とする請求項１に記載のＥＬパネル。
【請求項３】
前記第二絶縁膜は、前記画素回路の凹凸を抑制する平坦化膜であることを特徴とする請求項１又は２に記載のＥＬパネル。
【請求項４】
基板上に形成された画素回路の上方を被覆し、前記画素回路の電極部分に第一開口部を有する第一絶縁膜を形成する工程と、
前記第一開口部及び前記第一開口部の周囲の前記第一絶縁膜を露出させるように、その第一開口部よりも幅広な第二開口部を有する第二絶縁膜を形成する工程と、
前記第一開口部における前記画素回路の電極上、前記第一開口部の周囲の前記第一絶縁膜上、及び前記第二絶縁膜上を覆う第一電極を形成する工程と、
前記第一電極上であって、前記第二絶縁膜の前記第二開口部内に隔壁を形成する工程と、
前記第一電極上であって、前記隔壁間に有機発光材料が溶媒に溶解または分散された液状体を塗布しキャリア輸送層を形成する工程と、
前記キャリア輸送層を覆う第二電極を形成する工程と、
を備えることを特徴とするＥＬパネルの製造方法。
【請求項５】
前記隔壁は、前記第一電極上に成膜された隔壁材における前記第二絶縁膜間に相当する部分を残すパターニング後に、焼成されて形成されることを特徴とする請求項４に記載のＥＬパネルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＥＬパネル及びＥＬパネルの製造方法に関する。
【背景技術】
【０００２】
従来、ＥＬ（Electro Luminescence）ディスプレイパネルに用いられる有機ＥＬ素子の製造プロセスにおいて、キャリア輸送層を成膜する工程として、ガラス基板に設けられた画素電極を囲むように形成された隔壁間に、ノズルを通じて液体状の有機ＥＬ材料を塗布することでキャリア輸送層を形成する技術が知られている（例えば、特許文献１参照。）。
【特許文献１】特開２０００−３２３２７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、隔壁間に塗布された液体状の有機ＥＬ材料は、隔壁の壁面形状などに応じて塗れ広がり方が異なることがあり、隔壁の形状に起因してキャリア輸送層の膜厚にばらつきが生じてしまうことがある。
【０００４】
例えば、トランジスタを備えたＥＬパネルでは、トランジスタを覆う絶縁膜にコンタクトホールを設けて、このコンタクトホールによって絶縁膜の上方に位置する有機ＥＬ素子とトランジスタとを電気的に接続する場合、コンタクトホールの形成による凹凸の影響でコンタクトホールの上方に設けられた部材まで凹凸が生じてしまう。この位置に隔壁が設けられていると、隔壁の上面側に陥没部が形成されてしまい、塗布した液体状の有機ＥＬ材料が隔壁面を越えて陥没部内に流出してしまうことや、隔壁自体を越えてしまうことなどがあり、それによりキャリア輸送層の膜厚が不均一になってしまい、その膜厚むらに起因する発光むらが生じてしまうことがある。
【０００５】
そこで、本発明の課題は、キャリア輸送層の膜厚むらを低減することである。
【課題を解決するための手段】
【０００６】
以上の課題を解決するため、請求項１に記載の発明は、ＥＬパネルであって、
基板と、
前記基板上に設けられた電極を備える画素回路と、
前記画素回路の上方を被覆し、前記画素回路の電極部分に第一開口部が形成された第一絶縁膜と、
前記第一開口部の周囲の前記第一絶縁膜を露出するように、その第一開口部よりも幅広な第二開口部が形成された第二絶縁膜と、
前記第一開口部における前記画素回路の電極上、前記第一開口部の周囲の前記第一絶縁膜上、及び前記第二絶縁膜上を覆う第一電極と、
前記第一電極上であって、前記第二絶縁膜の前記第二開口部内に設けられた隔壁と、
前記第一電極上であって、前記隔壁間に有機発光材料が溶媒に溶解または分散された液状体が塗布されて乾燥されてなるキャリア輸送層と、
前記キャリア輸送層を覆う第二電極と、
を備えることを特徴とする。
【０００７】
請求項２に記載の発明は、請求項１に記載のＥＬパネルにおいて、
前記隔壁は、前記第二開口部が延在する方向に沿って設けられていることを特徴とする。
【０００８】
請求項３に記載の発明は、請求項１又は２に記載のＥＬパネルにおいて、
前記第二絶縁膜は、前記画素回路の凹凸を抑制する平坦化膜であることを特徴とする。
【０００９】
請求項４に記載の発明は、ＥＬパネルの製造方法であって、
基板上に形成された画素回路の上方を被覆し、前記画素回路の電極部分に第一開口部を有する第一絶縁膜を形成する工程と、
前記第一開口部及び前記第一開口部の周囲の前記第一絶縁膜を露出させるように、その第一開口部よりも幅広な第二開口部を有する第二絶縁膜を形成する工程と、
前記第一開口部における前記画素回路の電極上、前記第一開口部の周囲の前記第一絶縁膜上、及び前記第二絶縁膜上を覆う第一電極を形成する工程と、
前記第一電極上であって、前記第二絶縁膜の前記第二開口部内に隔壁を形成する工程と、
前記第一電極上であって、前記隔壁間に有機発光材料が溶媒に溶解または分散された液状体を塗布しキャリア輸送層を形成する工程と、
前記キャリア輸送層を覆う第二電極を形成する工程と、
を備えることを特徴とする。
【００１０】
請求項５に記載の発明は、請求項４に記載のＥＬパネルの製造方法において、
前記隔壁は、前記第一電極上に成膜された隔壁材における前記第二絶縁膜間に相当する部分を残すパターニング後に、焼成されて形成されることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、ＥＬパネルは、画素回路の電極を露出可能とする第一開口部を有する第一絶縁膜と、その第一絶縁膜を覆う第二絶縁膜を備えており、第二絶縁膜は第一開口部の周囲の第一絶縁膜を露出することができる、第一開口部より幅広な第二開口部を有しているので、その第二開口部部分である第二絶縁膜間に相当する位置に設けられる隔壁の上面は比較的平坦に形成される。
つまり、このＥＬパネルは、上面が平坦な形状の隔壁であって、有機発光材料が含有される液状体を好適に塞き止めることができる隔壁を備えるので、隔壁間に形成されるキャリア輸送層は安定した膜厚を有することとなって、膜厚むらを低減することができる。
【発明を実施するための最良の形態】
【００１２】
以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
【００１３】
図１は、ＥＬパネル１００における複数の画素Ｐの配置構成を示す平面図であり、図２は、ＥＬパネル１００の概略構成を示す平面図である。
【００１４】
図１、図２に示すように、ＥＬパネル１００には、Ｒ（赤），Ｇ（緑），Ｂ（青）をそれぞれ発光する複数の画素Ｐがマトリクス状に配置されている。
このＥＬパネル１００には、複数の走査線２が行方向に沿って互いに略平行となるよう配列され、複数の信号線３が平面視して走査線２と略直交した列方向に沿って互いに略平行となるよう配列されている。また、隣り合う走査線２の間において、電圧供給線４が走査線２に沿って設けられている。これら各走査線２と隣接する二本の信号線３と、各電圧供給線４とによって囲われる範囲が、画素Ｐに相当する。ここでは、Ｒ（赤）を発光する複数の画素Ｐ，Ｇ（緑）を発光する複数の画素Ｐ、Ｂ（青）を発光する複数の画素Ｐが、それぞれ信号線３の配列方向に沿って並んで配列され、且つ走査線の配列方向に沿ってＲ（赤）を発光する画素Ｐ，Ｇ（緑）を発光する画素Ｐ，Ｂ（青）を発光する画素Ｐの順に配列されている。
また、ＥＬパネル１００には、信号線３に沿う方向に延在する隔壁であるバンク１３が設けられている。このバンク１３によって挟まれた範囲に所定のキャリア輸送層（後述する正孔注入層８ｂ、発光層８ｃ）が設けられて、画素Ｐの発光領域となる。したがって、バンク１３は、Ｒ（赤），Ｇ（緑），Ｂ（青）の各色ごとに画素Ｐを仕切っている。
【００１５】
図３は、アクティブマトリクス駆動方式で動作するＥＬパネル１００の１画素に相当する画素回路を示した回路図である。
【００１６】
図３に示すように、ＥＬパネル１００には、走査線２と、走査線２と交差する信号線３と、走査線２に沿う電圧供給線４とが設けられており、このＥＬパネル１００の１画素（１画素回路）につき、スイッチトランジスタ５である薄膜トランジスタと、駆動トランジスタ６である薄膜トランジスタと、キャパシタ７と、ＥＬ素子８とが設けられている。
【００１７】
各画素Ｐにおいては、スイッチトランジスタ５のゲートが走査線２に接続され、スイッチトランジスタ５のドレインとソースのうちの一方が信号線３に接続され、スイッチトランジスタ５のドレインとソースのうちの他方がキャパシタ７の一方の電極及び駆動トランジスタ６のゲートに接続されている。駆動トランジスタ６のソースとドレインのうちの一方が電圧供給線４に接続され、駆動トランジスタ６のソースとドレインのうち他方がキャパシタ７の他方の電極及びＥＬ素子８のアノードに接続されている。なお、全ての画素ＰのＥＬ素子８のカソードは一定電圧Ｖcomが印加されている（例えば、接地されている）。
【００１８】
また、このＥＬパネル１００の周囲において各走査線２が走査側ドライバに接続され、各電圧供給線４が一定電圧源又は適宜電圧信号を出力するドライバに接続され、信号線３がデータ側ドライバに接続され、これらドライバによってＥＬパネル１００がアクティブマトリクス駆動方式で駆動される。電圧供給線４には、一定電圧源又はドライバによって所定の電力が供給される。
【００１９】
次に、ＥＬパネル１００と、その画素Ｐの画素回路について、図２〜図５を用いて説明する。
【００２０】
図４は、ＥＬパネル１００の１画素に相当する部分の平面図である。図５は、ＥＬパネル１００の１画素に相当する部分の断面図である。
図４に示すように、スイッチトランジスタ５及び駆動トランジスタ６は、信号線３に沿うように配列され、駆動トランジスタ６のゲート−ソース間に設けられたキャパシタが配置され、駆動トランジスタ６の近傍にＥＬ素子８が配置されている。また、走査線２と電圧供給線４の間に、スイッチトランジスタ５、駆動トランジスタ６、キャパシタ７及びＥＬ素子８が配置されている。
駆動トランジスタ６は、図５に示すように、駆動トランジスタ６は、ゲート電極６ａ、半導体膜６ｂ、チャネル保護膜６ｄ、不純物半導体膜６ｆ，６ｇ、ドレイン電極６ｈ、ソース電極６ｉ等を有するものである。スイッチトランジスタ５は、以下に詳述する駆動トランジスタ６と同様に、ゲート電極５ａ、半導体膜、チャネル保護膜、不純物半導体膜、ドレイン電極５ｈ、ソース電極５ｉ等を有するものであり、その詳細については省略する。
【００２１】
図５に示すように、ガラス基板などである絶縁性の基板１０の上にゲート絶縁膜１１が成膜されており、そのゲート絶縁膜１１の上に層間絶縁膜１２が成膜されている。
また、ゲート絶縁膜１１には、ゲート電極５ａと走査線２とが重なる領域にコンタクトホール１１ａが形成され、ドレイン電極５ｈと信号線３とが重なる領域にコンタクトホール１１ｂが形成され、ゲート電極６ａとソース電極５ｉとが重なる領域にコンタクトホール１１ｃが形成されており、コンタクトホール１１ａ〜１１ｃ内に導電性のコンタクトプラグ２０ａ〜２０ｃがそれぞれ埋め込まれている。このためコンタクトプラグ２０ａによってスイッチトランジスタ５のゲート電極５ａと走査線２が電気的に導通し、コンタクトプラグ２０ｂによってスイッチトランジスタ５のドレイン電極５ｈと信号線３が電気的に導通し、コンタクトプラグ２０ｃによってスイッチトランジスタ５のソース電極５ｉと駆動トランジスタ６のゲート電極６ａが電気的に導通する。なお、コンタクトプラグ２０ａ〜２０ｃを設けることなく、走査線２が直接ゲート電極５ａと接触し、ドレイン電極５ｈが信号線３と接触し、ソース電極５ｉがゲート電極６ａと接触してもよい。
信号線３はゲート絶縁膜１１と基板１０との間に形成されている。なお、図示はしないが、走査線２及び電圧供給線４はゲート絶縁膜１１と層間絶縁膜１２との間に形成されている。
【００２２】
ゲート電極５ａ及びゲート電極６ａは、基板１０とゲート絶縁膜１１の間に形成されている。このゲート電極５ａ及びゲート電極６ａは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。また、ゲート電極５ａ及びゲート電極６ａの上に絶縁性のゲート絶縁膜１１が成膜されており、そのゲート絶縁膜１１によってゲート電極５ａ及びゲート電極６ａが被覆されている。
ゲート絶縁膜１１は、例えば、シリコン窒化物又はシリコン酸化物からなる。このゲート絶縁膜１１上であってゲート電極６ａに対応する位置に真性な半導体膜６ｂが形成されており、半導体膜６ｂがゲート絶縁膜１１を挟んでゲート電極６ａと相対している。
半導体膜６ｂは、例えば、アモルファスシリコン又は多結晶シリコンからなる。また、半導体膜６ｂの中央部上には、絶縁性のチャネル保護膜６ｄが形成されている。このチャネル保護膜６ｄは、例えば、シリコン窒化物又はシリコン酸化物からなる。
また、半導体膜６ｂの一端部の上には、不純物半導体膜６ｆが一部チャネル保護膜６ｄに重なるようにして形成されており、半導体膜６ｂの他端部の上には、不純物半導体膜６ｇが一部チャネル保護膜６ｄに重なるようにして形成されている。そして、不純物半導体膜６ｆ，６ｇは半導体膜６ｂの両端側に互いに離間して形成されている。なお、不純物半導体膜６ｆ，６ｇは、駆動トランジスタ６がｎ型トランジスタであればｎ型半導体であり、駆動トランジスタ６がｐ型トランジスタであればｐ型半導体となる。
不純物半導体膜６ｆの上には、ドレイン電極６ｈが形成されている。不純物半導体膜６ｇの上には、ソース電極６ｉが形成されている。ドレイン電極６ｈ，ソース電極６ｉは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。
チャネル保護膜６ｄ、ドレイン電極６ｈ及びソース電極６ｉの上には、絶縁性の保護膜１２ａと絶縁性の平坦化膜１２ｂとからなる絶縁性の層間絶縁膜１２が成膜され、チャネル保護膜６ｄ、ドレイン電極６ｈ及びソース電極６ｉが層間絶縁膜１２によって被覆されている。
【００２３】
キャパシタ７は、図５に示すように、基板１０とゲート絶縁膜１１との間に第一容量電極７ａが形成され、ゲート絶縁膜１１の上に第二容量電極７ｂが形成されており、その第一容量電極７ａと第二容量電極７ｂが、ゲート絶縁膜１１を挟んで相対している。
また、キャパシタ７の第一容量電極７ａは駆動トランジスタ６のゲート電極６ａと一体形成されており、キャパシタ７の第二容量電極７ｂは駆動トランジスタ６のソース電極６ｉと一体形成されており、第一容量電極７ａとゲート電極６ａ、第二容量電極７ｂとソース電極６ｉとは、それぞれ電気的に導通している。
【００２４】
層間絶縁膜１２は、第一絶縁膜である保護膜１２ａと第二絶縁膜である平坦化膜１２ｂとで構成されている。保護膜１２ａは、５０ｎｍ〜２００ｎｍ程度の膜厚であり、例えば、シリコン窒化物又はシリコン酸化物からなり、平坦化膜１２ｂは、１μｍ〜４μｍ程度の膜厚であり、例えば、アクリル系もしくはエポキシ系熱硬化樹脂を硬化してなる。
保護膜１２ａは、薄膜トランジスタ（スイッチトランジスタ５及び駆動トランジスタ６）を被覆し、画素回路における駆動トランジスタ６のソース電極６ｉ（第二容量電極７ｂ）部分に第一開口部１２ｃが形成されている。そして、ソース電極６ｉに接続された第二容量電極７ｂが保護膜１２ａの第一開口部１２ｃから露出している。
平坦化膜１２ｂは、薄膜トランジスタ（スイッチトランジスタ５及び駆動トランジスタ６）の上方となる保護膜１２ａ上に設けられており、第一開口部１２ｃの周囲の保護膜１２ａが露出する第二開口部１２ｄが形成されている。この平坦化膜１２ｂは、凹凸のある薄膜トランジスタ（スイッチトランジスタ５及び駆動トランジスタ６）の上面を覆うことで、そのトランジスタによる凹凸を緩和し、基板１０と略平行となる平坦な上面を成すようになっている。そして、平坦化膜１２ｂの上面が、基板１０と略平行となる平坦面を有することによって、平坦化膜１２ｂ上にＥＬ素子８を好適に形成することが可能になる。
【００２５】
なお、平坦化膜１２ｂは、第一開口部１２ｃよりも幅広の第二開口部１２ｄを有している。
第二開口部１２ｄは、第一開口部１２ｃ−第一開口部１２ｃで開口されたソース電極６ｉ（第二容量電極７ｂ）、並びに第一開口部１２ｃの周囲の保護膜１２ａが露出するよう開口している。
隣接する平坦化膜１２ｂ、１２ｂ間の互いに対向する第二開口部１２ｄ、１２ｄ間の距離は３０μｍ〜５０μｍであり、後述するバンク１３となる樹脂の上面が比較的平滑になる程度の距離である。平坦化膜１２ｂの第二開口部１２ｄの側壁は列方向に沿って延びており、平坦化膜１２ｂ、１２ｂは、第二開口部１２ｄによって保護膜１２ａ上に互いに離間したストライプ状となって設けられている。
この平坦化膜１２ｂ、１２ｂ間の第二開口部１２ｄは、平坦化膜１２ｂ、１２ｂの上面部１２ｅ、１２ｅに対して窪み且つ列方向に沿って長尺な溝状に設けられており、バンク１３は、第二開口部１２ｄによって形成された凹部に反射導電層９及び透明画素電極８ａを介してその下部が埋設するとともにその上部が平坦化膜１２ｂの上面部１２ｅより突出するように列方向に配列されている。
また、バンク１３は、列方向に沿って延在する両側の側壁１３ｂ、１３ｂの位置が、バンク１３の両側を挟む平坦化膜１２ｂ、１２ｂの上面部１２ｅ、１２ｅ上に位置しないように、つまり、側壁１３ｂ、１３ｂの位置が、バンク１３を埋設する第二開口部１２ｄ、１２ｄの内側になるように埋設されている。このため、バンク１３の上面部１３ｃは、側壁１３ｂ近傍において、平坦化膜１２ｂの膜厚分上に突出することがなく、比較的平坦になっている。
【００２６】
ＥＬ素子８は、図５に示すように、５０ｎｍ〜１００ｎｍ程度の膜厚の光反射性の反射導電層９と、５０ｎｍ〜２００ｎｍ程度の膜厚の透明画素電極８ａと、透明画素電極８ａの上に形成された有機化合物膜である正孔注入層８ｂと、正孔注入層８ｂの上に形成された有機化合物膜である発光層８ｃと、発光層８ｃの上に形成された透明電極である対向電極８ｄとを備えている。なお、反射導電層９と透明画素電極８ａとで画素電極が構成されている。
【００２７】
反射導電層９は、透明画素電極８ａとともにアノード電極として機能し、かつ可視光反射性の高い金属材料からなるＡｌ合金等の金属薄膜であり、透明画素電極８ａから入射された発光層８ｃの発光を対向電極８ｄ側に向けて反射する。この反射導電層９は、保護膜１２ａの第一開口部１２ｃ部分において、画素回路のソース電極６ｉ（第二容量電極７ｂ）と接触しており、反射導電層９とソース電極６ｉ（第二容量電極７ｂ）が電気的に導通している。
透明画素電極８ａは、反射導電層９上に積層するように形成されている。透明画素電極８ａは、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）からなる。この透明画素電極８ａは、反射導電層９を介して駆動トランジスタ６のソース電極６ｉと電気的に導通している。透明画素電極８ａは、反射導電層９より一回り大きく、反射導電層９の上面及び側面を覆うように形成されている。このため、反射導電層９は、透明画素電極８ａをパターニングする際のエッチャントに曝されることがないので電池反応を引き起こして浸食されることはない。
そして、反射導電層９と透明画素電極８ａとからなる第一電極である画素電極は、保護膜１２ａの第一開口部１２ｃにおける画素回路のソース電極６ｉ（第二容量電極７ｂ）と、平坦化膜１２ｂの上面を覆っている。
【００２８】
正孔注入層８ｂは、例えば、導電性高分子であるＰＥＤＯＴ（poly(ethylenedioxy)thiophene；ポリエチレンジオキシチオフェン）及びドーパントであるＰＳＳ（polystyrene sulfonate；ポリスチレンスルホン酸）からなる機能層であって、透明画素電極８ａから発光層８ｃに向けて正孔を注入することで、発光層８ｃの発光に寄与する。
発光層８ｃは、例えば、ポリフルオレン系発光材料やポリフェニレンビニレン系発光材料からなり、対向電極８ｄから供給される電子と、正孔注入層８ｂから注入される正孔との再結合に伴い発光する有機発光層である。
この正孔注入層８ｂと発光層８ｃとでキャリア輸送層を構成している。
【００２９】
第二電極である対向電極８ｄは透明電極であって、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）からなる。
この対向電極８ｄは全ての画素Ｐに共通した単一の電極であり、複数の画素Ｐの発光層８ｃなどの有機化合物膜とともに後述するバンク１３を覆っている。
【００３０】
バンク１３は、画素電極上であって、平坦化膜１２ｂ間に相当する位置に設けられている。このバンク１３は、正孔注入層８ｂや発光層８ｃを湿式法により形成するに際して、正孔注入層８ｂや発光層８ｃを構成する有機発光材料が溶媒に溶解または分散された液状体８ｂ０（図９（ａ）参照）が隣接する画素Ｐに滲み出ないようにする隔壁として機能するため、平坦化膜１２ｂの上面部より１μｍ以上高く突出することが好ましく、膜厚が３μｍ〜８μｍ程度あることが好ましい。
そして、バンク１３間における画素電極上に、正孔注入層８ｂを構成する有機材料が含有される液状体８ｂ０を塗布し、その液状体８ｂ０を乾燥させ成膜させた有機化合物膜が、キャリア輸送層における正孔注入層８ｂとなる。さらに、バンク１３間の正孔注入層８ｂ上に、発光層８ｃを構成する有機材料が含有される液状体を塗布し、その液状体を乾燥させ成膜させた有機化合物膜が、キャリア輸送層における発光層８ｃとなる。
なお、この発光層８ｃとバンク１３を被覆するように対向電極８ｄが設けられている。
【００３１】
そして、このＥＬパネル１００においては、透明画素電極８ａと対向電極８ｄが光透過性を有しており、発光層８ｃから発せられた光は、反射導電層９で反射されて対向電極８ｄを透過して出射する。そのため、基板１０の上面側である対向電極８ｄ側が表示面となる。
【００３２】
このＥＬパネル１００は、次のように駆動されて発光する。
全ての電圧供給線４に所定レベルの電圧が印加された状態で、走査側ドライバによって走査線２に順次オンレベルの電圧が印加されることで、これら走査線２に接続された各スイッチトランジスタ５が順次選択される。
各走査線２が選択されている時に、データ側ドライバによって階調に応じたレベルの電圧が全ての信号線３に印加されると、その選択されている走査線２に対応するスイッチトランジスタ５がオンになっていることから、その階調に応じたレベルの電圧がスイッチトランジスタ５を介して駆動トランジスタ６のゲート電極６ａに印加される。
この駆動トランジスタ６のゲート電極６ａに印加された電圧レベルに応じて、駆動トランジスタ６におけるソース・ドレイン電流のレベルが定まり、その電圧レベルに応じたレベルのソース・ドレイン電流が電圧供給線４から駆動トランジスタ６に流れ、ＥＬ素子８がその電流レベルに応じた明るさで発光する。
その後、その走査線２の選択が解除されると、スイッチトランジスタ５がオフとなるので、駆動トランジスタ６のゲート電極６ａの電荷が閉じ込められる。なお、その閉じ込められた電荷はキャパシタ７に蓄えられることとなり、この間、駆動トランジスタ６のゲート電極６ａ及びソース電極６ｉ間の電圧を保持する。
そして、ＥＬ素子８がゲート電極６ａ及びソース電極６ｉ間の電圧にしたがって発光を継続するようになっている。
【００３３】
次に、ＥＬパネル１００の製造方法について、図４に示す平面図、図５〜図９に示す断面図を用いて説明する。なお、図６〜図９は、本実施形態に係るＥＬパネル１００の製造過程の一例を示す工程断面図である。また、ここでは、図５における駆動トランジスタ６部分での製造過程を例示し、同様の製造過程を経るスイッチトランジスタ５に関する説明は省略する。
【００３４】
まず、気相成長法（スパッタリング法、蒸着法等）によって基板１０の表面に、例えば、アルミニウムなどのゲート導電膜を成膜し、フォトリソグラフィー法・エッチング法等によってその導電膜をパターニングする。これにより図６（ａ）に示すように、基板１０上に、スイッチトランジスタ５のゲート電極５ａ、駆動トランジスタ６のゲート電極６ａ、キャパシタ７の第一容量電極７ａ、信号線３等を形成する。
【００３５】
次いで、ゲート電極５ａ、ゲート電極６ａ、第一容量電極７ａ、信号線３等を含む基板１０の全域を被覆するようにＣＶＤ法等によって、例えば、図６（ｂ）に示すように、シリコン窒化物などからなるゲート絶縁膜１１を積層する。
【００３６】
次いで、ゲート絶縁膜１１上に、アモルファスシリコン等からなり半導体膜６ｂとなる半導体層、シリコン窒化物などからなりチャネル保護膜６ｄとなる絶縁体層を順次積層し、その絶縁体層と半導体層をフォトリソグラフィー法・エッチング法等によってパターニングしてチャネル保護膜６ｄと半導体膜６ｂを形成する。
更に、チャネル保護膜６ｄと半導体膜６ｂを含む基板１０上にＣＶＤ法等によって、不純物をドープしたシリコン層を形成するとともに所定のパターニングを行って駆動トランジスタ６の不純物半導体膜６ｆ、６ｇを形成する。
また、不純物半導体膜６ｆ、６ｇを含む基板１０上に気相成長法等によって、例えば、アルミニウムなどのソース−ドレイン導電膜を成膜し、そのソース−ドレイン導電膜上にパターニングされたマスクを用いてエッチングして、スイッチトランジスタ５のドレイン電極５ｈ、ソース電極５ｉ、駆動トランジスタ６のドレイン電極６ｈ、ソース電極６ｉを形成し、図７（ａ）に示すように、駆動トランジスタ６を形成する。なお、ソース電極６ｉと一体に第二容量電極７ｂを形成することで、キャパシタ７を形成する。
【００３７】
次いで、スイッチトランジスタ５、駆動トランジスタ６やキャパシタ７などの画素回路を含む基板１０上に、シリコン窒化物などからなる保護膜１２ａを形成し、その保護膜１２ａにおける所定位置にドライエッチングにより第一開口部１２ｃを形成することで、図７（ｂ）に示すように、その第一開口部１２ｃ部分において画素回路のソース電極６ｉ（第二容量電極７ｂ）を露出させる。このとき、図示しない、走査線２の端子及び信号線３の各端子部を露出するように保護膜１２ａ或いはゲート絶縁膜１１にコンタクトホールを形成する。
【００３８】
次いで、保護膜１２ａ上に、例えば、図８（ａ）に示すように、例えば、ポリイミド等の感光性樹脂を塗布後、露光、現像、焼成してパターニングされた平坦化膜１２ｂを形成する。平坦化膜１２ｂ、１２ｂは、第一開口部１２ｃよりも幅広で且つ、第一開口部１２ｃ、第一開口部１２ｃで開口されたソース電極６ｉ（第二容量電極７ｂ）、並びに第一開口部１２ｃの周囲の保護膜１２ａが露出する第二開口部１２ｄが形成されている。平坦化膜１２ｂの第二開口部１２ｄの側壁は列方向に沿って延びており、平坦化膜１２ｂ、１２ｂは、第二開口部１２ｄによって保護膜１２ａ上に互いに離間したストライプ状となって設けられている。平坦化膜１２ｂ、１２ｂ間の第二開口部１２ｄは、平坦化膜１２ｂ、１２ｂの上面部１２ｅに対して窪み且つ列方向に沿って長尺な溝状に設けられている。
このように、この平坦化膜１２ｂ、１２ｂ間は、比較的幅の広い溝状の第二開口部１２ｄ、１２ｄによって離間しているので、その第二開口部１２ｄにおいて保護膜１２ａの第一開口部１２ｃ部分を露出させることができ、ソース電極６ｉ（第二容量電極７ｂ）を露出可能となっている。つまり、比較例である図１０に示すように、対向する第一開口部１２ｃ、１２ｃ間より幅狭なコンタクトホール１２ｈを形成するのではなく、第一開口部１２ｃ、１２ｃ間よりも十分広いコンタクトホールによってソース電極６ｉ（第二容量電極７ｂ）を露出させることができるようになっている。このため、図８（ａ）に示す第二開口部１２ｄ、１２ｄ間には比較的薄い保護膜１２ａの段差しかないため、図９（ａ）に示す第二開口部１２ｄ、１２ｄ間上に埋設されるバンク１３の上面部１３ｃも比較的平坦にできる。
【００３９】
なお、この平坦化膜１２ｂは、例えば、ポジ型感光性樹脂であるＪＳＲ社製ＰＣ４０３を用いて成膜することができ、この場合、第二開口部１２ｄを予めパターニングして直接形成することができる。
また、平坦化膜１２ｂは、感光性樹脂以外でも、例えば、ナガセケムテックス製ＳＲＫ７６２を用いて成膜することができ、この場合、保護膜１２ａ上の全面に成膜した後に、保護膜１２ａの第二開口部１２ｄ部分に対応する位置が開口するレジストマスクを用いてドライエッチングによって、第二開口部１２ｄを形成する。
【００４０】
次いで、平坦化膜１２ｂと、第一開口部１２ｃにおけるソース電極６ｉ（第二容量電極７ｂ）を含む基板１０上に気相成長法等によって、例えば、アルミニウムなどの金属膜を成膜し、図８（ｂ）に示すように、反射導電層９を形成する。
更に、反射導電層９上にスパッタリング法等によって、例えば、ＩＴＯなどの透明電極材料からなる透明導電膜を成膜し、図８（ｂ）に示すように、透明画素電極８ａを形成する。
【００４１】
次いで、透明画素電極８ａ上に、例えば、ポリイミド系やアクリル系の感光性樹脂材料からなる隔壁材１３ａを塗布する（図９（ａ）参照）。隔壁材１３ａは、これに限らず非感光性樹脂でもよい。なお、この隔壁材１３ａをなす樹脂材料としては、東レ製のＰＷ１０３０やＳＬ１９０５などを用いることができる。
そして、隔壁材１３ａが感光性樹脂の場合、現像、２３０℃で２時間焼成してパターニングされたバンク１３が形成される。隔壁材１３ａが例えば、熱硬化性樹脂等の非感光性樹脂の場合、硬化後、フォトリソグラフィでパターニングされたレジストマスクを用いたドライエッチングによってバンク１３をパターニング形成すればよい（図９（ａ）参照）。
【００４２】
ここで、透明画素電極８ａの下層側に配されている平坦化膜１２ｂは、保護膜１２ａの第一開口部１２ｃ部分において離間する第二開口部１２ｄを有しているので、隔壁材１３ａが塗布される透明画素電極８ａの上面側に、その第二開口部１２ｄに相当する部分が凹部となって現れるが、その凹部は比較的幅が広くなだらかな形状を呈している。そして、バンク１３は、両側の側壁１３ｂ、１３ｂの位置が、バンク１３の両側を挟む平坦化膜１２ｂ、１２ｂの上面部１２ｅ、１２ｅ上に位置しないように第二開口部１２ｄ、１２ｄの内側に埋設されているため、バンク１３の上面部１３ｃは、側壁１３ｂ近傍において、平坦化膜１２ｂの膜厚分上に突出することがなく、比較的平坦になっている。
【００４３】
このバンク１３が形成された基板１０を純水で洗浄した後、Ｏ２プラズマ処理またはＵＶオゾン処理を施すことで、透明画素電極８ａの表面を親水化し、後述するノズルプリント方式により塗布する液状体が透明画素電極８ａに馴染みやすくする。なお、バンク１３の表面は撥水化処理を施すことが好ましい。
【００４４】
次いで、図９（ａ）に示すように、バンク１３間の透明画素電極８ａ上に、正孔注入層８ｂを構成する有機材料（例えば、ＰＥＤＯＴ／ＰＳＳ）が含有される液状体８ｂ０をノズルプリント方式で塗布する。このとき、液状体８ｂ０の液面は、撥水化処理されたバンク１３によって凸状のメニスカスが形成され、バンク１３の側壁１３ｂに接する液状体８ｂ０の液面の高さが、バンク１３の上面部１３ｃの高さを超えることはない。仮に液状体８ｂ０がわずかながらバンク１３の上面部１３ｃにかかったとしてもの上面部１３ｃが平坦なために液状体８ｂ０を流動させる応力が働かないので、液状体８ｂ０がバンク１３の上面部１３ｃを乗り超えて隣の画素Ｐに浸入してしまうことはない。その液状体８ｂ０を乾燥させ成膜させることで、図９（ｂ）に示すように、キャリア輸送層における正孔注入層８ｂを形成する。
更に、バンク１３間の正孔注入層８ｂ上に、発光層８ｃを構成する有機材料（例えば、ポリフルオレン系発光材料）が含有される液状体をノズルプリント方式で塗布し、その液状体を乾燥させ成膜させることで、図９（ｂ）に示すように、キャリア輸送層における発光層８ｃを形成する。
【００４５】
そして、キャリア輸送層である発光層８ｃ上を覆い、基板１０の全域を被覆するようにスパッタリング法等によって、例えば、ＩＴＯなどの透明電極材料からなる透明導電膜を成膜することで、図５に示すように、光透過性を有する対向電極８ｄを形成する。
こうしてＥＬパネル１００が製造される。
【００４６】
このように、ＥＬパネル１００は、ソース電極６ｉ（第二容量電極７ｂ）を露出可能とする平坦化膜１２ｂを備えており、その平坦化膜１２ｂは、保護膜１２ａの第一開口部１２ｃ部分で離間した比較的幅の広い溝状の第二開口部１２ｄ、１２ｄを有し且つバンク１３が平坦化膜１２ｂの上面部１２ｅに重ならないように第二開口部１２ｄ、１２ｄ内に埋設されているので、その第二開口部１２ｄ部分に相当する位置に形成されるバンク１３の上面を比較的平坦に形成することができ、バンク１３が液状体を十分に仕切ることができる。
【００４７】
一方、比較例であるＥＬパネルの製造過程においては、図１０に示すように、保護膜１２ａ上に形成した平坦化膜１２ｂに比較的狭くて細い貫通孔であるコンタクトホール１２ｈを形成することによって、ソース電極６ｉ（第二容量電極７ｂ）と画素電極（９、８ａ）とを接続する場合、液状液を仕切るために十分な厚さのバンク１４となるように、バンク１４となる隔壁材１４ａを塗布すると、隔壁材１４ａにおけるコンタクトホール１２ｈに相当する部分が急峻な窪みとなって現れてしまう。つまり、狭く細い形状のコンタクトホール１２ｈに起因する透明画素電極８ａの上面側の窪みは比較的深く急な傾斜を呈するため、成膜された隔壁材１４ａの上面にも比較的深い窪みである陥没部１４ｂができてしまうことがある。
そのため、上面に深く窪んだ陥没部１４ｂを有する隔壁材１４ａをパターニングすると、上面部が窪んでいるバンク１４が形成されてしまうことがある。特に、隔壁材１４ａに生じた陥没部１４ｂの大きさや深さ、また、バンクをパターニングする際の基準位置に応じて、形成されるバンク１４の形状が異なってしまい、安定した所定形状のバンクが形成され難いという問題もある。
【００４８】
また、バンク１４、１４間に液状体８ｂ０を塗布すると、液状体８ｂ０には、矢印Ｘに沿った応力が発生する（図１０参照）。このように上面部における最も高さの高い頭頂部の幅が短いため、歪なバンク１４では、バンク１４間となる透明画素電極８ａ上に、キャリア輸送層（正孔注入層８ｂ、発光層８ｃ）を構成する有機材料が含有される液状体が塗布された場合に、その液状体を好適に塞き止めることができず、液状体がバンク１４の上面の窪みに流れ込んでしまったり、その窪みに流れ込む勢いが余って隣接する画素に液状体が滲み出てしまったりする恐れがある（図１０参照）。
具体的には、歪なバンク１４の形状に起因して、液状体の塗れ広がり方が異なってしまうことでキャリア輸送層に膜厚むらが生じてしまったり、各画素Ｐに塗布される液状体の量が異なってしまい画素Ｐごとのキャリア輸送層の膜厚に差が生じてしまったりする不具合が発生し、その不具合が発光むらとなって顕在化してしまうことがある。
【００４９】
これに対し、本発明に係るＥＬパネル１００は、比較的平坦な上面形状を呈する隔壁材１３ａを成膜することが可能であるので、図９（ａ）に示すように、その隔壁材１３ａをパターニングした際に、想定した高さを有し、上面が平坦なバンク１３を形成することができる。
従って、このＥＬパネル１００は、ほぼ安定した形状のバンク１３を備えることができるので、バンク１３間に形成されるキャリア輸送層（正孔注入層８ｂ、発光層８ｃ）は安定した膜厚を有することとなって、そのキャリア輸送層の膜厚むらを低減することができ、キャリア輸送層の膜厚むらに起因する発光むらを低減することができる。
【００５０】
なお、以上の実施の形態においては、機能層である正孔注入層８ｂと、発光層８ｃとの２層よりなるキャリア輸送層を例に説明したが、本発明はこれに限定されるものではなく、例えば、正孔輸送領域と電子輸送領域を備えた発光層１層のみからなるキャリア輸送層や、機能層として正孔注入層の他に電子注入層などを有する３層以上のキャリア輸送層を備えるＥＬ素子であってもよい。
【００５１】
また、その他、具体的な細部構造等についても適宜に変更可能であることは勿論である。
【図面の簡単な説明】
【００５２】
【図１】ＥＬパネルの画素の配置構成を示す平面図である。
【図２】ＥＬパネルの概略構成を示す平面図である。
【図３】ＥＬパネルの１画素に相当する回路を示した回路図である。
【図４】ＥＬパネルの１画素を示す平面図である。
【図５】ＥＬパネルの１画素を示す断面図である。
【図６】ＥＬパネルの製造過程における第一工程（ａ）、第二工程（ｂ）を示す断面図である。
【図７】ＥＬパネルの製造過程における第三工程（ａ）、第四工程（ｂ）を示す断面図である。
【図８】ＥＬパネルの製造過程における第五工程（ａ）、第六工程（ｂ）を示す断面図である。
【図９】ＥＬパネルの製造過程における第七工程（ａ）、第八工程（ｂ）を示す断面図である。
【図１０】比較例としてＥＬパネルにおけるバンクの不具合を示す説明図である。
【符号の説明】
【００５３】
５      スイッチトランジスタ
６      駆動トランジスタ（画素回路）
６ａ    ゲート電極
６ｉ    ソース電極
７      キャパシタ（画素回路）
７ａ    第一容量電極
７ｂ    第二容量電極
８      ＥＬ素子
９      反射導電層（第一電極）
８ａ    透明画素電極（第一電極）
８ｂ    正孔注入層（キャリア輸送層）
８ｃ    発光層（キャリア輸送層）
８ｄ    対向電極（第二電極）
１０    基板
１２    層間絶縁膜
１２ａ  保護膜（第一絶縁膜）
１２ｂ  平坦化膜（第二絶縁膜）
１２ｃ  第一開口部
１２ｄ  第二開口部
１３    バンク（隔壁）
１３ａ  隔壁材
１００  ＥＬパネル
Ｐ      画素
【図１】
2009231090.tif 000003
【図２】
2009231090.tif 000004
【図３】
2009231090.tif 000005
【図４】
2009231090.tif 000006
【図５】
2009231090.tif 000007
【図６】
2009231090.tif 000008
【図７】
2009231090.tif 000009
【図８】
2009231090.tif 000010
【図９】
2009231090.tif 000011
【図１０】
2009231090.tif 000012