(57)【要約】【課題】はんだ工程の温度管理によって、はんだ接合部におけるボイドの生成を抑えた半導体装置の製造方法を提供すること。【解決手段】半導体素子１１と絶縁基板１３との間の素子下はんだ１２について行う第１はんだ工程と、絶縁基板１３とヒートシンク１５との間の基板下はんだ１４について行う第２はんだ工程を有し、素子下はんだ１２及び基板下はんだ１４は、すずからなるＳｎはんだであり、半導体素子１１には、電極層２２を挟んで密着層２１と酸化防止層２３とを備えた電極部２０が形成されたものであって、第１はんだ工程では、素子下はんだ１２のすずと電極層２２を構成する材料との合金層２５を形成する温度で加熱を行い、更にその第１はんだ工程と前記第２はんだ工程では、合金層２５を素子下はんだ１２中に分離させない温度で加熱を行うようにし半導体装置の製造方法。【選択図】        図３
2009049337.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と絶縁基板との間に素子下はんだを配置し、前記絶縁基板とヒートシンクとの間には基板下はんだを配置して接合された半導体装置について、前記素子下はんだの溶融によるはんだ付けを行う第１はんだ工程と、前記基板下はんだの溶融によるはんだ付けを行う第２はんだ工程を有する半導体装置の製造方法において、
前記素子下はんだ及び基板下はんだは、すずからなるＳｎはんだであり、前記半導体素子には、真ん中に電極層を挟んで、その電極層と半導体素子との密着性を良くする密着層と、電極層の酸化を防止する酸化防止層とを備えた電極部が形成されたものであって、
前記第１はんだ工程では、前記第１はんだ工程中に前記素子下はんだのすずと前記電極部の電極層を構成する材料との合金層を形成する温度で加熱を行い、更にその第１はんだ工程と前記第２はんだ工程では、第１はんだ工程で形成された合金層を素子下はんだ中に分離させない温度で加熱を行うようにしたものであることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載する半導体装置の製造方法において、
前記第１はんだ工程と第２はんだ工程の加熱温度は、第２はんだ工程の加熱温度が前記第１はんだ工程加熱温度よりも高いことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は請求項２に記載する半導体装置の製造方法において、
前記電極部は、前記密着層がチタンによって形成され、前記電極層がニッケル、銅又は金によって形成され、更に前記酸化防止層は金によって形成されたものであり、
前記第１はんだ工程では、前記素子下はんだのすずと、前記電極層部のニッケル、銅又は金の合金層を形成しつつ、その合金層を前記素子下はんだ中に分離させない温度で加熱し、第２はんだ工程では、その合金層を前記素子下はんだ中に分離させない温度で前記基板下はんだを加熱するようにしたものであることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を基材にはんだ付けする半導体装置の製造方法に関し、特に、２段階の温度管理によってはんだ接合部におけるボイドの生成を抑えた半導体装置の製造方法に関する。
【背景技術】
【０００２】
Ｎｉなどのはんだ付け用電極が形成されたＩＣチップなどの半導体素子を絶縁基板に接合する場合は、例えば、半導体素子のはんだ付け面が研削され、洗浄した後に、はんだ付け面にはんだ付け用電極が形成される。そして、はんだ付け用電極と基材との間にはんだが配置され、リフローはんだ付けによって接合が行われる。
半導体装置では、はんだ接合部においてボイド（空洞）が発生すると、接触面積の減少によって電気抵抗が増加し、発熱量が多くなるなどの問題につながってしまう。そして、こうしたボイドの問題は、はんだ中のＰｂを全廃したＰｂフリー化の推進によって発生率が高くなり、より深刻になっている。
【０００３】
そこで、下記特許文献１には、はんだ付け面の研削・洗浄によって付着した水分が、リフロー時の熱によってガスとなってはんだ中に入り込んでボイドを発生させると推定し、また、付着成分に起因するガスがおよそ３００℃を超える温度で急激に発生しやすいことを確認し、それに基づいてリフローのピーク温度の設定を行うことが記載されている。
一方で、下記特許文献２には、還元性ガス雰囲気中の水素の量によってボイドの発生量が左右されることを見出し、少しでも高いリフロー温度を確保するため、リフロー時の還元性ガスにおける水素濃度を１％以上５％以下として、たとえば３００℃のリフロー温度にて約３分間以上加熱してはんだ付けを行うことが記載されている。
【特許文献１】特開２００５−３１０９５６号公報
【特許文献２】特開２００７−０５９７６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、こうした従来方法はボイドの発生に関する問題解決には有効であるもの、第１はんだ工程及び第２はんだ工程を実行するに当たっては十分なものではなかった。すなわち、後述するように、半導体素子の下に設けられた第１はんだと、絶縁基板とヒートシンクとの間に設けられる第２はんだは、共にＰｂフリー化したＳｎはんだが使用され、両者の融点が極めて近いため、第２はんだ工程において第１はんだが再溶融してしまい、はんだ中に水素が放出してボイドが発生してしまう問題があった。従って、半導体素子、絶縁基板及びヒートシンクまでを含めた半導体装置のように、複数回のはんだ工程を有する場合のボイド発生を考慮する必要があった。
【０００５】
そこで、本発明は、かかる課題を解決すべく、前後して行われるはんだ工程の温度管理によって、はんだ接合部におけるボイドの生成を抑えた半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置の製造方法は、半導体素子と絶縁基板との間に素子下はんだを配置し、前記絶縁基板とヒートシンクとの間には基板下はんだを配置して接合された半導体装置について、前記素子下はんだの溶融によるはんだ付けを行う第１はんだ工程と、前記基板下はんだの溶融によるはんだ付けを行う第２はんだ工程を有し、前記素子下はんだ及び基板下はんだは、すずからなるＳｎはんだであり、前記半導体素子には、真ん中に電極層を挟んで、その電極層と半導体素子との密着性を良くする密着層と、電極層の酸化を防止する酸化防止層とを備えた電極部が形成されたものであって、前記第１はんだ工程では、前記第１はんだ工程中に前記素子下はんだのすずと前記電極部の電極層を構成する材料との合金層を形成する温度で加熱を行い、更にその第１はんだ工程と前記第２はんだ工程では、第１はんだ工程で形成された合金層を素子下はんだ中に分離させない温度で加熱を行うようにしたものであることを特徴とする。
【０００７】
また、本発明に係る半導体装置の製造方法は、前記第１はんだ工程と第２はんだ工程の加熱温度が、前記第１はんだ工程加熱温度よりも第２はんだ工程の加熱温度の方が高いことを特徴とする。
また、本発明に係る半導体装置の製造方法は、前記電極部は、前記密着層がチタンによって形成され、前記電極層がニッケル、銅又は金によって形成され、更に前記酸化防止層は金によって形成されたものであり、前記第１はんだ工程では、前記素子下はんだのすずと、前記電極層部のニッケル、銅又は金の合金層を形成しつつ、その合金層を前記素子下はんだ中に分離させない温度で加熱し、第２はんだ工程では、その合金層を前記素子下はんだ中に分離させない温度で前記基板下はんだを加熱するようにしたものであることが好ましい。
【発明の効果】
【０００８】
例えば、第１はんだ工程で還元雰囲気中にて加熱が行われると、電極部ではチタンが水素を吸着し、またＮｉ層が消失してＳｎと合金化したＳｎＮｉ合金層が形成される。本発明によれば、その第１はんだ工程において、先ずＳｎＮｉ合金層が素子下はんだ中に分離してしまわないように温度管理を行い、Ｔｉ層から素子下はんだへ水素が放出されることを抑えている。更に本発明では、第２はんだ工程においても、ＳｎＮｉ合金層が素子下はんだ中に分離してしまうことなく、半導体装置の最終製品形態としてＳｎＮｉ合金層が残るように温度管理を行い、素子下はんだへの水素の放出を抑制し、ボイドの生成を抑えるようにしている。
また、本発明によれば、第２はんだ工程では、例えばＳｎＮｉ合金層が素子下はんだ中に分離してしまわないようにしつつ、第１はんだ工程よりも高温で加熱処理することにより、基板下はんだの適切な接合を行うことができる。
【発明を実施するための最良の形態】
【０００９】
次に、本発明に係る半導体装置の製造方法について、一実施形態を図面を参照しながら以下に説明する。図１は、半導体装置の第１はんだ工程を示し、図２は、同じ半導体装置の第２はんだ工程を示した図である。
接合構造体である半導体装置１は、半導体素子１１が、素子下はんだ１２を介して絶縁基板１３の回路パターンに接合される。また、絶縁基板１３とＣｕやＡｌ等からなるヒートシンク１５とが、間に基板下はんだ１４を介して接合される。こうして、半導体装置１は、上下に素子下はんだ１２と基板下はんだ１４の２層によって半導体素子１１及び絶縁基板１３がヒートシンク１５上に重ねて固定されている。
【００１０】
半導体素子１１は、ウェハ状態にてシリコン半導体などの半導体基板にトランジスタなどの素子を、半導体プロセスを用いて製造し、これをカットしてチップ化したものであり、たとえばパワー素子などである。この半導体素子１１におけるはんだ付け面には電極部２０が形成されている。電極部２０は、はんだ付け面側から、Ｔｉ（チタン）からなるＴｉ層２１、Ｎｉ（ニッケル）からなるＮｉ層２２、およびＡｕ（金）からなるＡｕ層２３が、スパッタリングなどによって順に成膜して積層されている。
【００１１】
電極部２０は、積層された３層の真ん中にあるＮｉ層２２が、はんだ付け用電極として構成されている。また、上層のＴｉ層２１は、半導体素子１１とＮｉ層２２との密着性を確保するためのものであり、下層のＡｕ層２３は、Ｎｉ層２２の酸化を防止するためのものとして構成されている。そして、半導体素子１１は、Ｔｉ層２１に接して重ね合わされ、素子下はんだ１２を介して絶縁基板２０とはんだ接合されている。
【００１２】
そこで、先ず、図１に示す半導体装置の第１はんだ工程では、図示するように半導体素子１１が、素子下はんだ１２を介して絶縁基板１３上に重ねられ、それらがヒータ３０上に配置される。そして、通常のはんだリフローと同様、水素などの還元雰囲気中にて、固相線温度以上に加熱して素子下はんだ１２をリフローさせることにより、はんだ付けが行われ、半導体素子１１と絶縁基板２０とがはんだ接合される。
【００１３】
ところで、前述したように、はんだ付け用電極の酸化防止などために使用される還元雰囲気中の水素がボイド発生の原因になっている。特に、はんだ材としてＰｂフリー化したものが使用されることによる問題である。本実施形態では、素子下はんだ１２としてＳｎ（スズ）はんだが使用され、例えばＳｎを基成分としたＳｎ−Ａｇ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ｃｕ、Ｓｎ−Ｃｕ−Ｎｉなどが採用される。従って、本実施形態の製造方法では、素子下はんだ１２や基板下はんだ１４には、ボイドの発生を抑えるよう温度管理が施され、特に直接熱を加えない第２はんだ工程において、素子下はんだ１２へボイドが発生しないようにしている。
【００１４】
ボイド発生のメカニズムは次のようなものである。図３は、ボイド発生メカニズムについて、半導体素子１１下面の電極部２０と素子下はんだ１２の断面を模式的に示した図である。先ず、還元雰囲気中にて加熱するとチタンが水素を吸着してしまい、図３（ａ）に示すようにＴｉ層２１に水素Ｈが含まれることになる。そして、図３（ｂ）に示す段階ではＡｕが消失していきＳｎとＮｉとは合金を形成し、図３（ｃ）に示す段階でＮｉ層２２が消失してＳｎと合金化したＳｎＮｉ合金層２５が形成される。
【００１５】
このとき、Ｎｉ層２２が消失してもＳｎＮｉ合金層２５が形成されたままであれば、そのＳｎＮｉ合金層２５が、Ｔｉ層２１から素子下はんだ１２へ水素が放出されるのを抑制することになる。その一方で、はんだ中の熱エネルギが大きすぎると、形成されたＳｎＮｉ合金層２５が図３（ｄ）に示すように素子下はんだ１２中に分離してしまい、Ｔｉ層２１から素子下はんだ１２へ水素が放出されることを抑えられなくなってしまいボイドが発生してしまう。
【００１６】
そこで、ＳｎＮｉ合金層２５が分離してしまわない適切な温度を決定し、その温度を超えないように温度制御を行うようにした。そうした場合、様々な設計条件によってその値は変わるものの、本実施形態に関しては、先ず３６０℃で加熱した場合にはＳｎＮｉ合金層２５がはんだ中に分離してしまった。そこで、３６０℃から温度を下げていき、ＳｎＮｉ合金層２５がはんだ中に分離せず、しかも適切なはんだの溶融による接合が行われる温度を探し出した。
【００１７】
本実施形態では、第１はんだ工程では３２０℃を温度限界とし、第２はんだ工程では３４５℃を温度限界として設定した。
素子下はんだ１２に対する第１はんだ工程の場合は、電極部２０のＡｕ層２３が酸化を防止している。そのため、Ａｕ層２３は、はんだの阻害要因にならず、第１はんだ工程では、はんだを溶融する加熱温度を比較的低く設定することができた。一方、基板下はんだ１４に対する第２はんだ工程の場合には、絶縁基板１３にはニッケルメッキが施されているが、これが酸化によるはんだの阻害要因になるため、第１はんだ工程よりも高温で加熱する必要があった。
【００１８】
基板下はんだ１４自身は、素子下はんだ１２のようなボイドの問題は生じない。しかし、第２はんだ工程では基板下はんだ１４の適切な溶融を優先に温度管理を行えばよいというわけではない。ヒータ３０と素子下はんだ１２との間には距離があるが、第２はんだ工程でも、融点の近い素子下はんだ１２への熱影響を考慮する必要があるからである。すなわち、第２はんだ工程では第１はんだ工程よりも高温で加熱処理する必要があるが、温度を上げすぎると、第１はんだ工程で分離しなかったＳｎＮｉ合金層２５を、第２はんだ工程で分離させてしまうことになるからである。
【００１９】
そこで、実験を繰り返し検討した結果、前述したように第２はんだ工程では３４５℃を温度限界として設定した。これにより、素子下はんだ１２は、半導体装置１の最終製品形態として、図３（ｃ）に示すようにＳｎと合金化したＳｎＮｉ合金層２５が形成された状態が維持された。そのため、ＳｎＮｉ合金層２５が、Ｔｉ層２１から素子下はんだ１２へ水素が放出されるのを抑制し、素子下はんだ１２へのボイドの生成を抑えることができた。そして、基板下はんだ１４に関しても適切な接合が行われ、例えば半導体装置が熱サイクルを受けると、セラミック基材から成る絶縁基板１３とＣｕ等から成るヒートシンク１５との線膨張係数の違いにより、絶縁基板下のはんだにクラックが生じることがあるが、こうした耐久性に関する基準も満たすことができた。
【００２０】
以上、本発明に係る半導体装置の製造方法について実施形態を示したが、本発明はこれに限定されることなく、その趣旨を逸脱しない範囲で様々な変更が可能である。
前記実施形態では、第１はんだ工程と第２はんだ工程とで温度限界を具体的に示したが、条件によって値が異なることはいうまでもない。
また、前記半導体装置１は、半導体素子１１の電極部２０の電極層をＮｉ層で構成したものを示したが、銅や金によって形成された場合でも、同様にすずとの合金層が分離しないように第１はんだ工程と第２はんだ工程において温度管理を行う。
【図面の簡単な説明】
【００２１】
【図１】半導体装置の第１はんだ工程を示した図である。
【図２】半導体装置の第２はんだ工程を示した図である。
【図３】ボイド発生メカニズムについて、半導体素子下面の電極部と素子下はんだの断面を模式的に示した図である。
【符号の説明】
【００２２】
１    半導体装置
１１  半導体素子
１２  素子下はんだ
１３  絶縁基板
１４  基板したはんだ
１５  ヒートシンク
２０  電極部
２１  Ｔｉ層
２２  Ｎｉ層
２３  Ａｕ層
２５  ＳｎＮｉ合金層
３０  ヒータ
【図１】
2009049337.tif 000003
【図２】
2009049337.tif 000004
【図３】
2009049337.tif 000005