(57)【要約】【課題】複数の半導体集積回路に一括して適切に識別情報を書き込むことができ、かつ、この識別情報の書き込みに要するコストを低減させることができる半導体集積回路を提供する。【解決手段】本発明に係る半導体集積回路ＩＣ３は、ウェハ状態において、識別情報が複数の半導体集積回路に一括して書き込まれる半導体集積回路であって、上記識別情報として、上記複数の半導体集積回路のうち基準となる基準半導体集積回路ＩＣｒｅｆの識別情報である基準識別情報が入力され、この基準識別情報のうち、上記ウェハにおける基準半導体集積回路ＩＣｒｅｆの位置を示す位置情報に基づいて、上記ウェハにおける自身の位置に応じた位置情報を生成する。【選択図】図１
2009218365.tif 000002
【特許請求の範囲】
【請求項１】
ウェハ状態において、識別情報が複数の半導体集積回路に一括して書き込まれる半導体集積回路であって、
上記識別情報として、上記複数の半導体集積回路のうち基準となる基準半導体集積回路の識別情報である基準識別情報が入力され、
上記基準識別情報のうち、上記ウェハにおける上記基準半導体集積回路の位置を示す位置情報に基づいて、上記ウェハにおける自身の位置に応じた位置情報を生成することを特徴とする半導体集積回路。
【請求項２】
上記半導体集積回路は、
上記半導体集積回路が上記基準半導体集積回路の上記ウェハにおける位置に対しどの位置に配置されているのかを示す位置情報変更信号に基づいて、上記基準識別情報の位置情報を演算して、上記ウェハにおける自身の位置に応じた位置情報を生成する演算回路を備えていることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
上記半導体集積回路は、少なくとも１つ以上の、上記位置情報変更信号を入力するための、外部接続端子である位置情報変更信号入力パッドを備えていることを特徴とする請求項２に記載の半導体集積回路。
【請求項４】
上記位置情報変更信号は、上記半導体集積回路が上記基準半導体集積回路の上記ウェハにおける位置から、Ｘ方向、Ｙ方向、もしくはその双方の方向に何番目に配置されているものであるかを示しており、
上記位置情報変更信号は、電気信号を印加する上記位置情報変更信号入力パッドによって、もしくはその組み合わせによって生成されることを特徴とする請求項３に記載の半導体集積回路。
【請求項５】
上記演算回路は、上記位置情報変更信号に基づいて、上記基準識別情報の位置情報のデータ値を加算もしくは減算することを特徴とする請求項４に記載の半導体集積回路。
【請求項６】
請求項４に記載の半導体集積回路において、特定の上記位置情報変更信号入力パッドに、もしくはその組み合わせの上記位置情報変更信号入力パッドに、プローブを接触させて電気信号を印加するように構成されていることを特徴とするプローブカード。
【請求項７】
ウェハ状態において、複数の請求項１〜５のいずれか一項に記載の半導体集積回路に識別情報を一括して書き込む識別情報書き込み工程を有する半導体集積回路の製造方法であって、
上記識別情報書き込み工程は、
上記複数の半導体集積回路のうち基準となる基準半導体集積回路を選定する選定工程と、
全ての上記半導体集積回路に、上記基準半導体集積回路の識別情報である基準識別情報を入力する入力工程と、
上記各半導体集積回路において、上記基準識別情報のうち上記ウェハにおける上記基準半導体集積回路の位置を示す位置情報に基づいて、上記ウェハにおける自身の位置に応じた位置情報を生成する生成工程とを有することを特徴とする半導体集積回路の製造方法。
【請求項８】
上記生成工程は、上記半導体集積回路が上記基準半導体集積回路の上記ウェハにおける位置に対しどの位置に配置されているのかを示す位置情報変更信号に基づいて、上記基準識別情報の位置情報を演算して、上記ウェハにおける自身の位置に応じた位置情報を生成する演算工程をさらに有することを特徴とする請求項７に記載の半導体集積回路の製造方法。
【請求項９】
上記生成工程は、上記半導体集積回路における特定の位置情報変更信号入力パッドに電気信号を印加して、上記演算工程において用いられる上記位置情報変更信号を入力する位置情報変更信号入力工程をさらに有することを特徴とする請求項８に記載の半導体集積回路の製造方法。
【請求項１０】
ウェハ状態において、識別情報が複数の半導体集積回路に一括して書き込まれる半導体集積回路の製造方法であって、
上記複数の半導体集積回路のうち基準となる基準半導体集積回路の識別情報である基準識別情報が入力される、外部接続端子である識別情報入力パッドを設ける第１工程と、
上記半導体集積回路が上記基準半導体集積回路の上記ウェハにおける位置に対しどの位置に配置されているのかを示す位置情報変更信号に基づいて、上記基準識別情報のうち、上記ウェハにおける上記基準半導体集積回路の位置を示す位置情報を演算して、上記ウェハにおける自身の位置に応じた位置情報を生成する演算回路を設ける第２工程とを有することを特徴とする半導体集積回路の製造方法。
【請求項１１】
上記位置情報変更信号が入力される、外部接続端子である位置情報変更信号入力パッドを設ける第３工程と、
上記位置情報変更信号入力パッドに接続され、その電位を電源レベルもしくはＧＮＤレベルに固定する抵抗素子を設ける第４工程と、
上記演算回路の動作を制御するためのクロック信号が入力される、外部接続端子であるクロック信号入力パッドを設ける第５工程とをさらに有することを特徴とする請求項１０に記載の半導体集積回路の製造方法。
【請求項１２】
上記半導体集積回路の製造方法は、当該製造方法によって製造された半導体集積回路に対し、識別情報を一括して書き込む識別情報書き込み工程をさらに有し、
上記識別情報書き込み工程は、
上記複数の半導体集積回路のうち基準となる基準半導体集積回路を選定する選定工程と、
全ての上記半導体集積回路に、上記基準半導体集積回路の識別情報である基準識別情報を入力する入力工程と、
上記各半導体集積回路において、上記基準識別情報のうち上記ウェハにおける上記基準半導体集積回路の位置を示す位置情報に基づいて、上記ウェハにおける自身の位置に応じた位置情報を生成する生成工程とを有することを特徴とする請求項１０または１１に記載の半導体集積回路の製造方法。
【請求項１３】
上記生成工程は、上記半導体集積回路が上記基準半導体集積回路の上記ウェハにおける位置に対しどの位置に配置されているのかを示す位置情報変更信号に基づいて、上記基準識別情報の位置情報を演算して、上記ウェハにおける自身の位置に応じた位置情報を生成する演算工程をさらに有することを特徴とする請求項１２に記載の半導体集積回路の製造方法。
【請求項１４】
上記生成工程は、上記半導体集積回路における特定の位置情報変更信号入力パッドに電気信号を印加して、上記演算工程において用いられる上記位置情報変更信号を入力する位置情報変更信号入力工程をさらに有することを特徴とする請求項１３に記載の半導体集積回路の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、製造時に複数の半導体集積回路に一括して識別情報が書き込まれる半導体集積回路において、その識別情報の書き込みを、この書き込みに要するコストを低減させて行うことを可能とした半導体集積回路、その製造方法、ならびにプローブカードに関する。
【背景技術】
【０００２】
半導体集積回路の製造工程においては、各半導体集積回路に固有の識別情報（識別子）を付与する場合がある。この識別情報に含まれる情報は、半導体集積回路のロット番号、ウェハ番号、ウェハ上の位置情報（Ｘ，Ｙ座標）、およびテスト履歴などである。半導体集積回路の製造者は、この識別情報を利用して、ユーザからの不良返品に対する解析、および不良品の解析による歩留り向上などを行う。このような識別情報が付与される半導体集積回路は、識別情報を書き込むために、識別情報書き込み領域を備えている。
【０００３】
図１１は、上記識別情報が付与される半導体集積回路としての半導体集積回路ＩＣ１０１の構成を示している。半導体集積回路ＩＣ１０１は、上記識別情報書き込み領域としての識別情報書き込み領域ＩＤ１０１を備えている。識別情報書き込み領域ＩＤ１０１は、不揮発性メモリもしくはｅ−ＦＵＳＥなどで構成される。また、半導体集積回路ＩＣ１０１は、識別情報が入力される入力パッドＩＤＩＯ１０１を備えている。
【０００４】
半導体集積回路ＩＣ１０１では、パッドによるチップ面積の増加を考慮して、入力パッドＩＤＩＯ１０１は一つのみ設けられており、識別情報はシリアルデータとして入力される。識別情報をパラレルデータとして入力する場合には、入力パッドＩＤＩＯ１０１は複数設けられる。入力パッドＩＤＩＯ１０１から入力された識別情報は、識別情報書き込み領域ＩＤ１０１を書き込み状態に設定することで、識別情報書き込み領域ＩＤ１０１に書き込まれる。また、識別情報書き込み領域ＩＤ１０１を読み出し状態に設定することで、識別情報書き込み領域ＩＤ１０１に書き込まれた識別情報を読み出すことも可能である。
【０００５】
識別情報の書き込みは、半導体集積回路のウェハテスト時に、テスト装置を用いて行うのが一般的である。ところが、このウェハテストが多数個の半導体集積回路を同時に測定する多数個同時測定の場合、測定対象の全ての半導体集積回路に対して同じ信号しか与えることができないテスト装置（シェアードリソーステスタ、以下「テスト装置１」と称する）を使用するのが一般的であり（テスト装置１が廉価であることも要因して）、その場合、各半導体集積回路のウェハ上の位置情報（Ｘ，Ｙ座標）はそれぞれ異なるため、同時に全ての半導体集積回路に対して適切に識別情報を書き込むことができない。したがって、テスト装置１でウェハテストを行う場合、識別情報の書き込み工程のみ多数個同時測定では行えず、個々の半導体集積回路に順番に識別情報を書き込むことになり、多数個同時測定の時間短縮などのメリットを享受できない。
【０００６】
これに対し、実用新案文献１に示されるような、各半導体集積回路に異なる信号を与えることができるテスト装置（パーサイトテスタ、以下「テスト装置２」と称する）を用いれば、多数個同時測定で各半導体集積回路に適切に識別情報を書き込むことができる。
【０００７】
図１２は、テスト装置２の構成を示している。テスト装置２は、図示のように、同時測定対象となる各半導体集積回路（参照番号１４１〜１４３）に対して、マイクロプロセッサ、試験回路、およびインターフェースからなる試験部（参照番号１３１〜１３３）をそれぞれ備えている。このため、各半導体集積回路に異なる信号を与えることができ、それゆえ測定対象の全ての半導体集積回路に対して一括して適切に識別情報を書き込むことができる。
【実用新案文献１】
【０００８】
実開昭６４−４７１４８号公報（昭和６４年（１９８９年）３月２３日公開）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述のように、テスト装置１を用いた場合、多数個同時測定の状態で各半導体集積回路に適切に識別情報を書き込むことができないため、個々の半導体集積回路に順番に書き込むことになり、多数個同時測定のメリットが活かせない。それゆえ、テスト時間が長くなり、テストコストが上昇するという問題を生じる。
【００１０】
一方、テスト装置２を用いた場合、多数個同時測定のメリットを活かして各半導体集積回路に適切に識別情報を書き込むことは可能である。しかしながら、テスト装置２は、各半導体集積回路に異なる信号を与えるために、マイクロプロセッサ、試験回路、およびインターフェースを半導体集積回路毎に用意する必要があるため、非常に高価であり、それゆえテストコストが上昇するという問題を生じる。
【００１１】
本発明は、上記の問題点を鑑みてなされたものであり、複数の半導体集積回路に一括して適切に識別情報を書き込むことができ、かつ、この識別情報の書き込みに要するコストを低減させることが可能な半導体集積回路、その製造方法、ならびにプローブカードを提供することにある。
【課題を解決するための手段】
【００１２】
本発明に係る半導体集積回路は、上記課題を解決するために、ウェハ状態において、識別情報が複数の半導体集積回路に一括して書き込まれる半導体集積回路であって、上記識別情報として、上記複数の半導体集積回路のうち基準となる基準半導体集積回路の識別情報である基準識別情報が入力され、上記基準識別情報のうち、上記ウェハにおける上記基準半導体集積回路の位置を示す位置情報に基づいて、上記ウェハにおける自身の位置に応じた位置情報を生成することを特徴としている。
【００１３】
上記の構成によれば、本発明に係る半導体集積回路は、入力された識別情報の位置情報に基づいて、ウェハにおける自身の位置に応じた位置情報を生成することができる。したがって、上記半導体集積回路では、識別情報の書き込みを、複数の半導体集積回路に同一の信号を一括して供給できるような装置を用いて書き込み時間を短縮して行う（例えば、上記識別情報の書き込みをウェハテスト中に行う場合は、従来の廉価なテスト装置１を用いて多数個同時測定の状態で行う）ことができる。
【００１４】
以上により、複数の半導体集積回路に一括して適切に識別情報を書き込むことができ、かつ、この識別情報の書き込みに要するコストを低減させることが可能な半導体集積回路を提供することができるという効果を奏する。
【００１５】
本発明に係る半導体集積回路は、上記半導体集積回路が上記基準半導体集積回路の上記ウェハにおける位置に対しどの位置に配置されているのかを示す位置情報変更信号に基づいて、上記基準識別情報の位置情報を演算して、上記ウェハにおける自身の位置に応じた位置情報を生成する演算回路を備えていることが好ましい。
【００１６】
本発明に係る半導体集積回路は、少なくとも１つ以上の、上記位置情報変更信号を入力するための、外部接続端子である位置情報変更信号入力パッドを備えていることが好ましい。
【００１７】
本発明に係る半導体集積回路は、上記位置情報変更信号は、上記半導体集積回路が上記基準半導体集積回路の上記ウェハにおける位置から、Ｘ方向、Ｙ方向、もしくはその双方の方向に何番目に配置されているものであるかを示しており、上記位置情報変更信号は、電気信号を印加する上記位置情報変更信号入力パッドによって、もしくはその組み合わせによって生成されることが好ましい。
【００１８】
本発明に係る半導体集積回路は、上記演算回路は、上記位置情報変更信号に基づいて、上記基準識別情報の位置情報のデータ値を加算もしくは減算することが好ましい。
【００１９】
上記の構成によれば、上記基準半導体集積回路を任意の位置の半導体集積回路とすることができる。
【００２０】
本発明に係るプローブカードは、上記課題を解決するために、上記半導体集積回路において、特定の上記位置情報変更信号入力パッドに、もしくはその組み合わせの上記位置情報変更信号入力パッドに、プローブを接触させて電気信号を印加するように構成されていることを特徴としている。このプローブカードにより、上述した本発明に係る半導体集積回路は、位置情報変更信号が入力され、この位置情報変更信号に基づいて、上記ウェハにおける自身の位置に応じた位置情報を生成する。
【００２１】
本発明に係る半導体集積回路の製造方法は、上記課題を解決するために、ウェハ状態において、上述した本発明に係る半導体集積回路に識別情報を一括して書き込む識別情報書き込み工程を有する半導体集積回路の製造方法であって、上記識別情報書き込み工程は、上記複数の半導体集積回路のうち基準となる基準半導体集積回路を選定する選定工程と、全ての上記半導体集積回路に、上記基準半導体集積回路の識別情報である基準識別情報を入力する入力工程と、上記各半導体集積回路において、上記基準識別情報のうち上記ウェハにおける上記基準半導体集積回路の位置を示す位置情報に基づいて、上記ウェハにおける自身の位置に応じた位置情報を生成する生成工程とを有することを特徴としている。
【００２２】
上記の方法によれば、複数の半導体集積回路に同一の信号を一括して供給できるような装置を用いて書き込み時間を短縮して（例えば、上記識別情報の書き込みをウェハテスト中に行う場合は、従来の廉価なテスト装置１を用いて多数個同時測定の状態で）、本発明に係る半導体集積回路に対し、入力された識別情報の位置情報に基づいて、ウェハにおける自身の位置に応じた位置情報を生成させることができる。
【００２３】
以上により、複数の半導体集積回路に一括して適切に識別情報を書き込むことができ、かつ、この識別情報の書き込みに要するコストを低減させることが可能な半導体集積回路の製造方法を提供することができるという効果を奏する。
【００２４】
本発明に係る半導体集積回路の製造方法は、上記生成工程は、上記半導体集積回路が上記基準半導体集積回路の上記ウェハにおける位置に対しどの位置に配置されているのかを示す位置情報変更信号に基づいて、上記基準識別情報の位置情報を演算して、上記ウェハにおける自身の位置に応じた位置情報を生成する演算工程をさらに有することが好ましい。
【００２５】
本発明に係る半導体集積回路の製造方法は、上記生成工程は、上記半導体集積回路における特定の位置情報変更信号入力パッドに電気信号を印加して、上記演算工程において用いられる上記位置情報変更信号を入力する位置情報変更信号入力工程をさらに有することが好ましい。
【００２６】
本発明に係る半導体集積回路の製造方法は、上記課題を解決するために、ウェハ状態において、識別情報が複数の半導体集積回路に一括して書き込まれる半導体集積回路の製造方法であって、上記複数の半導体集積回路のうち基準となる基準半導体集積回路の識別情報である基準識別情報が入力される、外部接続端子である識別情報入力パッドを設ける第１工程と、上記半導体集積回路が上記基準半導体集積回路の上記ウェハにおける位置に対しどの位置に配置されているのかを示す位置情報変更信号に基づいて、上記基準識別情報のうち、上記ウェハにおける上記基準半導体集積回路の位置を示す位置情報を演算して、上記ウェハにおける自身の位置に応じた位置情報を生成する演算回路を設ける第２工程とを有することを特徴としている。
【００２７】
以上により、複数の半導体集積回路に一括して適切に識別情報を書き込むことができ、かつ、この識別情報の書き込みに要するコストを低減させることが可能な半導体集積回路の製造方法を提供することができるという効果を奏する。
【００２８】
本発明に係る半導体集積回路の製造方法は、上記位置情報変更信号が入力される、外部接続端子である位置情報変更信号入力パッドを設ける第３工程と、上記位置情報変更信号入力パッドに接続され、その電位を電源レベルもしくはＧＮＤレベルに固定する抵抗素子を設ける第４工程と、上記演算回路の動作を制御するためのクロック信号が入力される、外部接続端子であるクロック信号入力パッドを設ける第５工程とをさらに有することが好ましい。
【００２９】
また、本発明に係る半導体集積回路の製造方法は、当該製造方法によって製造された半導体集積回路に対し、識別情報を一括して書き込む識別情報書き込み工程を有し、この識別情報書き込み工程として、上述した識別情報書き込み工程を有することが好ましい。
【発明の効果】
【００３０】
本発明に係る半導体集積回路は、ウェハ状態において、識別情報が複数の半導体集積回路に一括して書き込まれる半導体集積回路であって、上記識別情報として、上記複数の半導体集積回路のうち基準となる基準半導体集積回路の識別情報である基準識別情報が入力され、上記基準識別情報のうち、上記ウェハにおける上記基準半導体集積回路の位置を示す位置情報に基づいて、上記ウェハにおける自身の位置に応じた位置情報を生成することを特徴としている。
【００３１】
これにより、例えば上記識別情報の書き込みをウェハテスト中に行う場合に、高価なテスト装置２（パーサイトテスタ）を使用することなく、廉価なテスト装置１（シェアードリソーステスタ）で多数個同時測定を行っても、一度に測定対象の全ての半導体集積回路に識別情報を書き込むことができるため、テスト時間の短縮を行うことができ、半導体集積回路の製造コストを低減することができる。以上により、上記半導体集積回路は、複数の半導体集積回路に一括して適切に識別情報を書き込むことができ、かつ、この識別情報の書き込みに要するコストを低減させることが可能な半導体集積回路を提供する。
【００３２】
また、本発明では、上記半導体集積回路の製造方法、上記半導体集積回路に識別情報を一括して書き込む識別情報書き込み工程を有する上記半導体集積回路の製造方法、ならびに、ウェハにおける自身の位置に応じた位置情報を生成するための位置情報変更信号を上記半導体集積回路に入力するプローブカードも提供する。
【発明を実施するための最良の形態】
【００３３】
本発明に係る半導体集積回路は、その製造時にウェハ状態において複数の半導体集積回路に一括して識別情報が書き込まれる半導体集積回路であって、入力された識別情報の位置情報に基づいて、ウェハにおける自身の位置に応じた位置情報を生成することができる。したがって、上記半導体集積回路は、識別情報の書き込みを、複数の半導体集積回路に同一の信号を一括して供給できるような装置を用いて書き込み時間を短縮して行う（例えば、上記識別情報の書き込みをウェハテスト中に行う場合は、従来の廉価なテスト装置（シェアードリソーステスタ、テスト装置１）を用いて多数個同時測定の状態で行う）ことができる。これにより、上記半導体集積回路は、複数の半導体集積回路に一括して適切に識別情報を書き込むことができ、かつ、この識別情報の書き込みに要するコストを低減させることができる。
【００３４】
以下、各種構成例を示して、上記半導体集積回路について具体的に説明する。なお、本実施形態では、上記識別情報の書き込みを、ウェハテスト中に、テスト装置１を用いて多数個同時測定の状態で行うことを前提として説明する。
【００３５】
〔実施の形態１〕
図１は、本発明の一実施形態に係る半導体集積回路ＩＣ３の構成を示している。
【００３６】
半導体集積回路ＩＣ３は、識別情報入力パッド（以下、単に「入力パッド」と称する）ＩＤＩＯ３と、識別情報書き込み領域ＩＤ３と、位置情報変更信号入力パッド（以下、単に「入力パッド」と称する）ＰＤＸ３１〜ＰＤＸ３ｎ，ＰＤＹ３１〜ＰＤＹ３ｎと、プルダウン抵抗ＰＤＲＸ３１〜ＰＤＲＸ３ｎ，ＰＤＲＹ３１〜ＰＤＲＹ３ｎと、演算回路ＣＡＬＸ３，ＣＡＬＹ３と、クロック信号入力パッド（以下、単に「入力パッド」と称する）ＣＬＫＸ３，ＣＬＫＹ３とを備えている。なお、当然のことではあるが、半導体集積回路ＩＣ３は、一般的な半導体集積回路であって、上述した構成以外に任意の動作を行うための構成を有している。
【００３７】
入力パッドＩＤＩＯ３は、識別情報がシリアルデータとして入力されるパッド（外部接続端子）である。識別情報をパラレルデータとして入力する場合には、入力パッドＩＤＩＯ３は複数設けられる。識別情報には、半導体集積回路ＩＣ３のロット番号、ウェハ番号、ウェハ上の位置情報ＤＡＴ（Ｘ，Ｙ座標）、およびテスト履歴などが含まれており、半導体集積回路の製造者による、ユーザからの不良返品に対する解析、不良品の解析による歩留り向上などに利用される。また、識別情報は、同時測定対象の複数の半導体集積回路のうち基準となる基準半導体集積回路ＩＣｒｅｆの識別情報である基準識別情報である。
【００３８】
識別情報書き込み領域ＩＤ３は、識別情報を書き込むための領域であって、不揮発性メモリもしくはｅ−ＦＵＳＥなどで構成される。識別情報は、上述のような半導体集積回路の製造者による解析のために、識別情報書き込み領域ＩＤ３から読み出されることも可能である。
【００３９】
入力パッドＰＤＸ３１〜ＰＤＸ３ｎ，ＰＤＹ３１〜ＰＤＹ３ｎは、少なくとも１つ以上設けられるものであって、半導体集積回路ＩＣ３が基準半導体集積回路ＩＣｒｅｆのウェハにおける位置に対しどの位置に配置されているのか、より具体的には、半導体集積回路ＩＣ３が基準半導体集積回路ＩＣｒｅｆのウェハにおける位置から、Ｘ方向、Ｙ方向、もしくはその双方の方向に何番目に配置されているものであるかを示す位置情報変更信号ＰＸ，ＰＹが入力されるパッド（外部接続端子）である。入力パッドＰＤＸ３１〜ＰＤＸ３ｎはウェハにおけるＸ座標に対応しており、入力パッドＰＤＹ３１〜ＰＤＹ３ｎはＹ座標に対応している。また、上述した「何番目に配置されているか」は、電気信号を印加する入力パッドＰＤＸ３１〜ＰＤＸ３ｎ，ＰＤＹ３１〜ＰＤＹ３ｎによって、もしくはその組み合わせによって決定される。より具体的な説明は、後述する。
【００４０】
プルダウン抵抗ＰＤＲＸ３１〜ＰＤＲＸ３ｎ，ＰＤＲＹ３１〜ＰＤＲＹ３ｎは、入力パッドＰＤＸ３１〜ＰＤＸ３ｎ，ＰＤＹ３１〜ＰＤＹ３ｎにそれぞれ接続されており、各パッドの電位をＧＮＤレベルに固定している。したがって、プルダウン抵抗ＰＤＲＸ３１〜ＰＤＲＸ３ｎ，ＰＤＲＹ３１〜ＰＤＲＹ３ｎに与えられたＨ（ＨＩＧＨ）レベルの電気信号が、位置情報変更信号ＰＸ，ＰＹとなる。
【００４１】
演算回路ＣＡＬＹ３は、入力パッドＩＤＩＯ３、入力パッドＰＤＹ３１〜ＰＤＹ３ｎ、演算回路ＣＡＬＸ３、および後述する入力パッドＣＬＫＹ３と接続されている。演算回路ＣＡＬＹ３は、入力される位置情報変更信号ＰＹと、入力パッドＣＬＫＹ３を介して入力されるクロック信号ＣＫＹ３とに応じて、ウェハ上の位置情報ＤＡＴにおけるＹ座標データに基づいて、半導体集積回路ＩＣ３の位置に応じた位置情報のＹ座標データを生成する。そして、この生成した位置情報（ＤＡＴもしくはＤＡＴａ（位置情報を変更した場合））を含む識別情報を演算回路ＣＡＬＸ３に供給する。
【００４２】
演算回路ＣＡＬＸ３は、演算回路ＣＡＬＹ３、入力パッドＰＤＸ３１〜ＰＤＸ３ｎ、後述する入力パッドＣＬＫＸ３、および識別情報書き込み領域ＩＤ３と接続されている。演算回路ＣＡＬＸ３は、入力される位置情報変更信号ＰＸと、入力パッドＣＬＫＸ３を介して入力されるクロック信号ＣＫＸ３とに応じて、演算回路ＣＡＬＹ３にて生成された識別情報のウェハ上の位置情報におけるＸ座標データに基づいて、半導体集積回路ＩＣ３の位置に応じた位置情報のＸ座標データを生成する。そして、この生成した位置情報ＩＤＤＡＴ（ＤＡＴ、ＤＡＴａ（演算回路ＣＡＬＹ３にてのみ位置情報を変更した場合）、もしくはＤＡＴａａ（演算回路ＣＡＬＸ３，ＣＡＬＹ３にて位置情報を変更した場合））を含む識別情報を識別情報書き込み領域ＩＤ３に供給して記憶させる。
【００４３】
演算回路ＣＡＬＸ３，ＣＡＬＹ３は、加算回路もしくは減算回路によって構成される。以下では、加算回路によって構成されている場合を例として説明する。なお、以下、位置情報のＸ座標データを単に「Ｘ」として、Ｙ座標データを単に「Ｙ」として示すことがある。
【００４４】
入力パッドＣＬＫＸ３，ＣＬＫＹ３は、演算回路ＣＡＬＸ３，ＣＡＬＹ３の動作を制御するためのクロック信号ＣＫＸ３，ＣＫＹ３が入力されるパッド（外部接続端子）であって、入力パッドＣＬＫＸ３は演算回路ＣＡＬＸ３に、入力パッドＣＬＫＹ３は演算回路ＣＡＬＹ３に、それぞれ接続されている。クロック信号ＣＫＸ３，ＣＫＹ３は、入力パッドＣＬＫＸ３，ＣＬＫＹ３に与えられたＨレベルの電気信号である。
【００４５】
以下、より具体的な例を挙げて、その動作などを説明する。
【００４６】
〔実施例１〕
本実施例では、同時測定を行う半導体集積回路の個数を、Ｘ方向へ２個、Ｙ方向へ２個の、合計４個とし、その場合の識別情報の書き込みについて説明する。図２は、本実施例における半導体集積回路としての半導体集積回路ＩＣ４の構成を示している。
【００４７】
半導体集積回路ＩＣ４は、識別情報入力パッド（以下、単に「入力パッド」と称する）ＩＤＩＯ４と、識別情報書き込み領域ＩＤ４と、位置情報変更信号入力パッド（以下、単に「入力パッド」と称する）ＰＤＸ４，ＰＤＹ４と、プルダウン抵抗ＰＤＲＸ４，ＰＤＲＹ４と、演算回路ＣＡＬＸ４，ＣＡＬＹ４と、クロック信号入力パッド（以下、単に「入力パッド」と称する）ＣＬＫＸ４，ＣＬＫＹ４とを備えている。
【００４８】
入力パッドＩＤＩＯ４は、半導体集積回路ＩＣ３の入力パッドＩＤＩＯ３に対応しており、同様な機能を有している。その他の構成も同様に、識別情報書き込み領域ＩＤ４は識別情報書き込み領域ＩＤ３に、入力パッドＰＤＸ４，ＰＤＹ４は例えば入力パッドＰＤＸ３１，ＰＤＹ３１に、プルダウン抵抗ＰＤＲＸ４，ＰＤＲＹ４は例えばプルダウン抵抗ＰＤＲＸ３１，ＰＤＲＹ３１に、演算回路ＣＡＬＸ４，ＣＡＬＹ４は演算回路ＣＡＬＸ３，ＣＡＬＹ３に、入力パッドＣＬＫＸ４，ＣＬＫＹ４は入力パッドＣＬＫＸ３，ＣＬＫＹ３に、それぞれ対応し、それぞれ同様な機能を有している。
【００４９】
入力パッドＰＤＸ４，ＰＤＹ４は、同時測定対象の４個の半導体集積回路の位置が、基準半導体集積回路ＩＣｒｅｆから、Ｘ，Ｙ座標においてそれぞれ「１」で表せるため（例えば、「基準半導体集積回路ＩＣｒｅｆから、Ｘ方向に１番目」というように）、Ｘ，Ｙ座標に対応する入力パッドがそれぞれ１つずつ設けられている。
【００５０】
演算回路ＣＡＬＸ４は、位置情報変更信号ＰＸ４とクロック信号ＣＫＸ４とが入力された場合に、すなわち、入力パッドＰＤＸ４と入力パッドＣＬＫＸ４とにＨレベルの電気信号が入力された場合に、ウェハ上の位置情報ＤＡＴにおけるＸ座標データに「１」を加算する演算を実施する。同様に、演算回路ＣＡＬＹ４は、位置情報変更信号ＰＹ４とクロック信号ＣＫＹ４とが入力された場合に、すなわち、入力パッドＰＤＹ４と入力パッドＣＬＫＹ４とにＨレベルの電気信号が入力された場合に、ウェハ上の位置情報ＤＡＴにおけるＹ座標データに「１」を加算する演算を実施する。
【００５１】
図３は、本実施例での識別情報の書き込みの様子を示している。なお、同図では、乱雑となることを回避するために、位置情報変更信号などの一部の信号については図示していない。図４は、本実施例での各半導体集積回路の動作を示すタイミング図である。なお、各位置情報は、４ビットの１６進データとし、Ｘ座標データの下位ビットから上位ビット、そしてＹ座標データの下位ビットから上位ビットの順でシリアルにテスト装置１より出力されることとする。例えば、本実施例での位置情報ＤＡＴとしての位置情報ＤＡＴ５がＸ＝１，Ｙ＝３（図４中では、それぞれ「♯」を付して示している）であると、「１，０，０，０，１，１，０，０」でテスト装置１より出力されることになる。
【００５２】
半導体集積回路ＩＣ５１〜ＩＣ５４は、本実施例での同時測定を説明するためのものであって、それぞれ半導体集積回路ＩＣ４に対応しており、同様な構成を備えている。すなわち、半導体集積回路ＩＣ５１では、識別情報入力パッド（以下、単に「入力パッド」と称する）ＩＤＩＯ５１と、識別情報書き込み領域ＩＤ５１と、位置情報変更信号入力パッド（以下、単に「入力パッド」と称する）ＰＤＸ５１，ＰＤＹ５１と、プルダウン抵抗ＰＤＲＸ５１，ＰＤＲＹ５１と、演算回路ＣＡＬＸ５１，ＣＡＬＹ５１と、クロック信号入力パッド（以下、単に「入力パッド」と称する）ＣＬＫＸ５１，ＣＬＫＹ５１とを備えている。半導体集積回路ＩＣ５２〜ＩＣ５４でも、同様な構成を備えている。
【００５３】
次に、識別情報の書き込みにおけるテスト装置１の動作および半導体集積回路ＩＣ５１〜ＩＣ５４のそれぞれの動作について説明する。
【００５４】
まず、テスト装置１（不図示）が、半導体集積回路ＩＣ５１〜ＩＣ５４の中から基準半導体集積回路ＩＣｒｅｆを選定する（選定工程）。ここでは、この基準半導体集積回路ＩＣｒｅｆを半導体集積回路ＩＣ５１とする。この場合、半導体集積回路ＩＣ５２はウェハのＸ方向へ＋１、半導体集積回路ＩＣ５３はウェハのＹ方向へ＋１、半導体集積回路ＩＣ５４はウェハのＸ方向とＹ方向とへそれぞれ＋１した所に位置することになる。
【００５５】
次に、テスト装置１は、プローブカードのプローブＰＲＢ５１〜ＰＲＢ５４を、半導体集積回路ＩＣ５１〜ＩＣ５４の入力パッドＩＤＩＯ５１〜ＩＤＩＯ５４にそれぞれ接触させて、半導体集積回路ＩＣ５１〜ＩＣ５４に位置情報ＤＡＴ５を含む識別情報をシリアルにそれぞれ入力する（入力工程）。ここで、位置情報ＤＡＴ５は、基準半導体集積回路ＩＣｒｅｆである半導体集積回路ＩＣ５１のウェハ上の位置（Ｘ，Ｙ座標）を示すデータからなるため、例えば半導体集積回路ＩＣ５１のウェハ上のＸ，Ｙ座標が（１，３）であるとすると、位置情報ＤＡＴ５はＸ＝１，Ｙ＝３のデータからなる。以下では、位置情報ＤＡＴ５が、このＸ＝１，Ｙ＝３のデータからなるものとして説明を展開する。
【００５６】
次に、テスト装置１は、位置情報ＤＡＴ５を変更可能なタイミングにおいて、半導体集積回路ＩＣ５１〜ＩＣ５４の上述したような位置関係に基づいて、Ｈレベルに固定されているプローブを適宜入力パッドＰＤＸ，ＰＤＹに接触させて位置情報変更信号ＰＸ，ＰＹを入力する（生成工程における位置情報変更信号入力工程）。また、それと同時に、上記位置関係に基づいて、入力パッドＣＬＫＸ５１，ＣＬＫＹ５１〜ＣＬＫＸ５４，ＣＬＫＹ５４に、ＨレベルもしくはＬ（ＬＯＷ）レベルに固定されているプローブＰＲＢＸ５１ａ，ＰＲＢＹ５１ａ〜ＰＲＢＸ５４ａ，ＰＲＢＹ５４ａをそれぞれ接触させて、適宜クロック信号ＣＫＸ，ＣＫＹを入力する（生成工程）。
【００５７】
具体的には、半導体集積回路ＩＣ５１では、位置情報ＤＡＴ５のＸ，Ｙ座標データを変更する必要がないため、入力パッドＰＤＸ５１，ＰＤＹ５１にはプローブを接触させず、入力パッドＣＬＫＸ５１，ＣＬＫＹ５１に接触させているプローブＰＲＢＸ５１ａ，ＰＲＢＹ５１ａは共にＬレベルに固定する。半導体集積回路ＩＣ５２では、位置情報ＤＡＴ５のＸ座標データを変更する必要があるため、入力パッドＰＤＸ５２にはプローブＰＲＢＸ５２を接触させ、入力パッドＰＤＹ５２にはプローブを接触させない。また、入力パッドＣＬＫＸ５２に接触させているプローブＰＲＢＸ５２ａは位置情報ＤＡＴ５のＸ座標データが入力されている間のみＨレベルに固定し、入力パッドＣＬＫＹ５２に接触させているＰＲＢＹ５２ａはＬレベルに固定する。
【００５８】
半導体集積回路ＩＣ５３では、位置情報ＤＡＴ５のＹ座標データを変更する必要があるため、入力パッドＰＤＸ５３にはプローブを接触させず、入力パッドＰＤＹ５３にはプローブＰＲＢＹ５３を接触させる。また、入力パッドＣＬＫＸ５３に接触させているプローブＰＲＢＸ５３ａはＬレベルに固定し、入力パッドＣＬＫＹ５３に接触させているＰＲＢＹ５３ａは位置情報ＤＡＴ５のＹ座標データが入力されている間のみＨレベルに固定する。半導体集積回路ＩＣ５４では、位置情報ＤＡＴ５のＸ，Ｙ座標データを変更する必要があるため、入力パッドＰＤＸ５４，ＰＤＹ５４の両方にプローブＰＲＢＸ５４，ＰＲＢＹ５４をそれぞれ接触させ、入力パッドＣＬＫＸ５４，ＣＬＫＹ５４に接触させているプローブＰＲＢＸ５４ａ，ＰＲＢＹ５４ａを共にＨレベルに固定する。
【００５９】
半導体集積回路ＩＣ５１における演算回路ＣＡＬＸ５１，ＣＡＬＹ５１では、入力パッドＰＤＸ５１，ＰＤＹ５１にプローブが接触されておらず、位置情報変更信号ＰＸ５１，ＰＹ５１が入力されていないため、かつ、入力パッドＣＬＫＸ５１，ＣＬＫＹ５１に接触されているプローブＰＲＢＸ５１ａ，ＰＲＢＹ５１ａが共にＬレベルで、クロック信号ＣＫＸ５１，ＣＫＹ５１が入力されていないため、位置情報ＤＡＴ５をそのまま半導体集積回路ＩＣ５１の位置情報ＩＤＤＡＴ５１（すなわち、Ｘ＝１，Ｙ＝３）として識別情報書き込み領域ＩＤ５１に書き込む（生成工程）。
【００６０】
半導体集積回路ＩＣ５２における演算回路ＣＡＬＹ５２では、入力パッドＰＤＹ５２にプローブが接触されておらず、位置情報変更信号ＰＹ５２が入力されていないため、かつ、入力パッドＣＬＫＹ５２に接触しているプローブＰＲＢＹ５２ａがＬレベルで、クロック信号ＣＫＹ５２が入力されていないため、位置情報ＤＡＴ５をそのまま演算回路ＣＡＬＸ５２に供給する。演算回路ＣＡＬＸ５２では、入力パッドＰＤＸ５２にプローブＰＲＢＸ５２が接触されて位置情報変更信号ＰＸ５２が入力されているため、かつ、入力パッドＣＬＫＸ５２に接触しているプローブＰＲＢＸ５２ａがＨレベルで、クロック信号ＣＫＸ５２が入力されているため、位置情報ＤＡＴ５のＸ座標データに“１”を加算する。そして、この位置情報を半導体集積回路ＩＣ５２の位置情報ＩＤＤＡＴ５２（すなわち、Ｘ＝２，Ｙ＝３）として識別情報書き込み領域ＩＤ５２に書き込む（生成工程における演算工程）。
【００６１】
半導体集積回路ＩＣ５３における演算回路ＣＡＬＹ５３では、入力パッドＰＤＹ５３にプローブＰＲＢＹ５３が接触されて位置情報変更信号ＰＹ５３が入力されているため、かつ、入力パッドＣＬＫＹ５３に接触しているプローブＰＲＢＹ５３ａがＨレベルで、クロック信号ＣＫＹ５３が入力されているため、位置情報ＤＡＴ５のＹ座標データに“１”を加算する（生成工程における演算工程）。そして、この位置情報（すなわち、Ｘ＝１，Ｙ＝４）を演算回路ＣＡＬＸ５３に供給する。演算回路ＣＡＬＸ５３では、入力パッドＰＤＸ５３にプローブが接触されておらず、位置情報変更信号ＰＸ５３が入力されていないため、かつ、入力パッドＣＬＫＸ５３に接触しているプローブＰＲＢＸ５３ａがＬレベルで、クロック信号ＣＫＸ５３が入力されていないため、演算回路ＣＡＬＹ５３から供給された位置情報をそのまま半導体集積回路ＩＣ５３の位置情報ＩＤＤＡＴ５３（すなわち、Ｘ＝１，Ｙ＝４）として識別情報書き込み領域ＩＤ５３に書き込む（生成工程）。
【００６２】
半導体集積回路ＩＣ５４における演算回路ＣＡＬＹ５４では、入力パッドＰＤＹ５４にプローブＰＲＢＹ５４が接触されて位置情報変更信号ＰＹ５４が入力されているため、かつ、入力パッドＣＬＫＹ５４に接触しているプローブＰＲＢＹ５４ａがＨレベルで、クロック信号ＣＫＹ５４が入力されているため、位置情報ＤＡＴ５のＹ座標データに“１”を加算する（生成工程における演算工程）。そして、この位置情報（Ｘ＝１，Ｙ＝４）を演算回路ＣＡＬＸ５４に供給する。演算回路ＣＡＬＸ５４では、入力パッドＰＤＸ５４にプローブＰＲＢＸ５４が接触されて位置情報変更信号ＰＸ５４が入力されているため、かつ、入力パッドＣＬＫＸ５４に接触しているプローブＰＲＢＸ５４ａがＨレベルで、クロック信号ＣＫＸ５４が入力されているため、演算回路ＣＡＬＹ５４から供給された位置情報のＸ座標データに“１”を加算する（生成工程における演算工程）。そして、この位置情報を（すなわち、Ｘ＝２，Ｙ＝４）を半導体集積回路ＩＣ５４の位置情報ＩＤＤＡＴ５４として識別情報書き込み領域ＩＤ５４に書き込む（生成工程）。
【００６３】
以上のように、半導体集積回路ＩＣ５１〜ＩＣ５４では、それぞれの識別情報書き込み領域ＩＤ５１〜ＩＤ５４に書き込まれる位置情報ＩＤＤＡＴ５１〜ＩＤＤＡＴ５４（Ｘ，Ｙ）が、識別情報ＩＤＤＡＴ５１＝（１，３）、識別情報ＩＤＤＡＴ５２＝（２，３）、識別情報ＩＤＤＡＴ５３＝（１，４）、識別情報ＩＤＤＡＴ５４＝（２，４）となり、それぞれの位置に応じた位置情報が書き込まれる。
【００６４】
また、上述のように、演算回路ＣＡＬＸ５１，ＣＡＬＹ５１〜ＣＡＬＸ５４，ＣＡＬＹ５４は減算回路で構成されていてもよい。その場合、識別情報書き込み領域ＩＤ５１〜ＩＤ５４に書き込まれた位置情報ＩＤＤＡＴ５１〜ＩＤＤＡＴ５４は、入力パッドＩＤＩＯ５１〜ＩＤＩＯ５４に出力された時点ですべて（Ｘ，Ｙ）＝（１，３）となっているため、テスト装置１で全ての測定対象である半導体集積回路に対して識別情報書き込み領域ＩＤ５１〜ＩＤ５４の内容が正しいか否かを比較判定することが可能となる。また、演算回路ＣＡＬＸ５１，ＣＡＬＹ５１〜ＣＡＬＸ５４，ＣＡＬＹ５４を減算回路で構成する場合、ある半導体集積回路が、基準半導体集積回路に対し減算される位置にあるような構成でも、本実施形態に係る半導体集積回路を用いることができる。
【００６５】
〔実施例２〕
次に、本実施例では、同時測定を行う半導体集積回路の個数をＹ方向へ４個とし、その場合の識別情報の書き込みについて説明する。図５は、本実施例における半導体集積回路としての半導体集積回路ＩＣ７の構成を示している。なお、基本的に半導体集積回路ＩＣ３ならびに実施例１と異なる点についてのみ説明する。
【００６６】
半導体集積回路ＩＣ７は、識別情報入力パッド（以下、単に「入力パッド」と称する）ＩＤＩＯ７と、識別情報書き込み領域ＩＤ７と、位置情報変更信号入力パッド（以下、単に「入力パッド」と称する）ＰＤ７１，ＰＤ７２と、プルダウン抵抗ＰＤＲ７１，ＰＤＲ７２と、演算回路ＣＡＬ７と、クロック信号入力パッド（以下、単に「入力パッド」と称する）ＣＬＫ７とを備えている。
【００６７】
入力パッドＩＤＩＯ７は、半導体集積回路ＩＣ３の入力パッドＩＤＩＯ３に対応しており、同様な機能を有している。その他の構成についても同様に、識別情報書き込み領域ＩＤ７は識別情報書き込み領域ＩＤ３に、入力パッドＰＤ７１，ＰＤ７２は例えばＰＤＹ３１，ＰＤＹ３２に、プルダウン抵抗ＰＤＲ７１，ＰＤＲ７２は例えばプルダウン抵抗ＰＤＲＹ３１，ＰＤＲＹ３２に、演算回路ＣＡＬ７は演算回路ＣＡＬＹ３に、入力パッドＣＬＫ７は入力パッドＣＬＫＹ３にそれぞれ対応しており、同様な機能を有している。
【００６８】
入力パッドＰＤ７１，ＰＤ７２は、本実施例では同時測定対象をウェハのＹ方向における半導体集積回路のみとしているため、Ｘ座標に対応する入力パッドが排除されている。これは、プルダウン抵抗ＰＤＲ７１，ＰＤＲ７２、演算回路ＣＡＬ７、および入力パッドＣＬＫ７についても同様である。
【００６９】
また、入力パッドＰＤ７１，ＰＤ７２は、「基準半導体集積回路ＩＣｒｅｆから何番目に配置されているか」を示すために、入力パッドＰＤ７１にプローブを接触させればＹ方向に＋１、入力パッドＰＤ７２にプローブを接触させればＹ方向に＋２、入力パッドＰＤ７１，ＰＤ７２の双方にプローブを接触させればＹ方向に＋３、というように、接触させる入力パッド、およびその組み合わせを決定している。
【００７０】
演算回路ＣＡＬ７は、入力パッドＰＤ７１，ＰＤ７２から入力される位置情報変更信号ＰＹ７と入力パッドＣＬＫ７から入力されるクロック信号ＣＫ７とが入力された場合に、すなわち、入力パッドＰＤ７１、入力パッドＰＤ７２、もしくはその双方と入力パッドＣＬＫ７とにＨレベルの電気信号が入力された場合に、ウェハ上の位置情報ＤＡＴにおけるＹ座標データに「１」、「２」、もしくは「３」を加算する演算を実施する。
【００７１】
図６は、本実施例での識別情報の書き込みの様子を示している。なお、同図では、乱雑となることを回避するために、位置情報変更信号などの一部の信号については図示していない。図７は、本実施例での各半導体集積回路の動作を示すタイミング図である。
【００７２】
半導体集積回路ＩＣ８１〜ＩＣ８４は、本実施例での同時測定を説明するためのものであって、それぞれ半導体集積回路ＩＣ７に対応しており、同様な構成を備えている。すなわち、半導体集積回路ＩＣ８１では、識別情報入力パッド（以下、単に「入力パッド」と称する）ＩＤＩＯ８１と、識別情報書き込み領域ＩＤ８１と、位置情報変更信号入力パッド（以下、単に「入力パッド」と称する）ＰＤ８１１，ＰＤ８１２と、プルダウン抵抗ＰＤＲ８１１，ＰＤＲ８１２と、演算回路ＣＡＬ８１と、クロック信号入力パッド（以下、単に「入力パッド」と称する）ＣＬＫ８１とを備えている。半導体集積回路ＩＣ８２〜ＩＣ８４でも、同様な構成を備えている。入力パッドＰＤ８１１，ＰＤ８１２は、それぞれ入力パッドＰＤ７１，ＰＤ７２に対応している。
【００７３】
次に、識別情報の書き込みにおけるテスト装置１の動作および半導体集積回路ＩＣ８１〜ＩＣ８４のそれぞれの動作について説明する。
【００７４】
まず、テスト装置１（不図示）が、半導体集積回路ＩＣ８１〜ＩＣ８４の中から基準半導体集積回路ＩＣｒｅｆを選定する（選定工程）。ここでは、この基準半導体集積回路ＩＣｒｅｆを半導体集積回路ＩＣ８１とする。この場合、半導体集積回路ＩＣ８２はウェハのＹ方向へ＋１、半導体集積回路ＩＣ８３はウェハのＹ方向へ＋２、半導体集積回路ＩＣ８４はウェハのＹ方向へ＋３した所に位置することになる。
【００７５】
次に、テスト装置１は、プローブカードのプローブＰＲＢ８１ａ〜ＰＲＢ８４ａを、半導体集積回路ＩＣ８１〜ＩＣ８４の入力パッドＩＤＩＯ８１〜ＩＤＩＯ８４にそれぞれ接触させて、半導体集積回路ＩＣ８１〜ＩＣ８４に位置情報ＤＡＴとしての位置情報ＤＡＴ８を含む識別情報をシリアルにそれぞれ入力する（入力工程）。ここで、位置情報ＤＡＴ８は、基準半導体集積回路ＩＣｒｅｆである半導体集積回路ＩＣ８１のウェハ上の位置（Ｘ，Ｙ座標）を示すデータからなるため、例えば半導体集積回路ＩＣ８１のウェハ上のＸ，Ｙ座標が（５，１）であるとすると、位置情報ＤＡＴ８はＸ＝５，Ｙ＝１のデータからなる。以下では、位置情報ＤＡＴ８が、このＸ＝５，Ｙ＝１のデータからなるものとして説明を展開する。
【００７６】
次に、テスト装置１は、位置情報ＤＡＴ８を変更可能なタイミングにおいて、半導体集積回路ＩＣ８１〜ＩＣ８４の上述したような位置関係に基づいて、Ｈレベルに固定されているプローブを適宜入力パッドＰＤに接触させて位置情報変更信号ＰＹを入力する（生成工程における位置情報変更信号入力工程）。また、それと同時に、上記位置関係に基づいて、入力パッドＣＬＫＸ８１〜８４に、ＨレベルもしくはＬレベルに固定されているプローブＰＲＢ８１ｂ〜ＰＲＢ８４ｂをそれぞれ接触させて、適宜クロック信号ＣＫを入力する（生成工程）。
【００７７】
具体的には、半導体集積回路ＩＣ８１では、位置情報ＤＡＴ８のＹ座標データを変更する必要がないため、入力パッドＰＤ８１１，ＰＤ８１２にプローブを接触させず、入力パッドＣＬＫ８１に接触させているプローブＰＲＢ８１ｂはＬレベルに固定する。半導体集積回路ＩＣ８２では、位置情報ＤＡＴ８のＹ座標データを変更する必要があるため、入力パッドＰＤ８２１にプローブＰＲＢ８２１を接触させ、入力パッドＰＤ８２２にはプローブを接触させない。また、入力パッドＣＬＫ８２に接触させているプローブＰＲＢ８２ｂは位置情報ＤＡＴ８のＹ座標データが入力されている間のみＨレベルに固定する。
【００７８】
半導体集積回路ＩＣ５３では、位置情報ＤＡＴ８のＹ座標データを変更する必要があるため、入力パッドＰＤ８３１にはプローブを接触させず、入力パッドＰＤ８３２にはプローブＰＲＢ８３２を接触させる。また、入力パッドＣＬＫ８３に接触させているプローブＰＲＢ８３ｂは位置情報ＤＡＴ８のＹ座標データが入力されている間のみＨレベルに固定する。半導体集積回路ＩＣ８４では、位置情報ＤＡＴ８のＹ座標データを変更する必要があるため、入力パッドＰＤ８４１，ＰＤ８４２の両方にプローブＰＲＢ８４１，ＰＲＢ８４２をそれぞれ接触させ、入力パッドＣＬＫ８４に接触させているプローブＰＲＢ８４ｂを位置情報ＤＡＴ８のＹ座標データが入力されている間のみＨレベルに固定する。
【００７９】
半導体集積回路ＩＣ８１における演算回路ＣＡＬ８１では、入力パッドＰＤ８１１，ＰＤ８１２にプローブが接触されておらず、位置情報変更信号ＰＹ８１が入力されていないため、かつ、入力パッドＣＬＫ８１に接触されているプローブＰＲＢ８１ｂがＬレベルで、クロック信号ＣＫ８１が入力されていないため、位置情報ＤＡＴ８をそのまま半導体集積回路ＩＣ８１の位置情報ＩＤＤＡＴ８１（すなわち、Ｘ＝５，Ｙ＝１）として識別情報書き込み領域ＩＤ８１に書き込む（生成工程）。
【００８０】
半導体集積回路ＩＣ８２における演算回路ＣＡＬ８２では、入力パッドＰＤ８２１にプローブＰＲＢ８２１が接触されて位置情報変更信号ＰＹ８２が入力されているため、かつ、入力パッドＣＬＫ８２に接触しているプローブＰＲＢ８２ｂがＨレベルで、クロック信号ＣＫ８２が入力されているため、位置情報ＤＡＴ８のＹ座標データに“１”を加算する。そして、この位置情報を半導体集積回路ＩＣ８２の位置情報ＩＤＤＡＴ８２（すなわち、Ｘ＝５，Ｙ＝２）として識別情報書き込み領域ＩＤ８２に書き込む（生成工程における演算工程）。
【００８１】
半導体集積回路ＩＣ８３における演算回路ＣＡＬ８３では、入力パッドＰＤ８３２にプローブＰＲＢ８３２が接触されて位置情報変更信号ＰＹ８３が入力されているため、かつ、入力パッドＣＬＫ８３に接触しているプローブＰＲＢ８３ｂがＨレベルで、クロック信号ＣＫ８３が入力されているため、位置情報ＤＡＴ８のＹ座標データに“１”を加算する（生成工程における演算工程）。そして、この位置情報を半導体集積回路ＩＣ８３の位置情報ＩＤＤＡＴ８３（すなわち、Ｘ＝５，Ｙ＝３）として識別情報書き込み領域ＩＤ８３に書き込む（生成工程）。
【００８２】
半導体集積回路ＩＣ８４における演算回路ＣＡＬ８４では、入力パッドＰＤ８４１，ＰＤ８４２の双方にプローブＰＲＢ８４１，ＰＲＢ８４２が接触されて位置情報変更信号ＰＹ８４が入力されているため、かつ、入力パッドＣＬＫ８４に接触しているプローブＰＲＢ８４ｂがＨレベルで、クロック信号ＣＫ８４が入力されているため、位置情報ＤＡＴ８のＹ座標データに“３”を加算する（生成工程における演算工程）。そして、この位置情報を（すなわち、Ｘ＝５，Ｙ＝４）を半導体集積回路ＩＣ８４の位置情報ＩＤＤＡＴ８４として識別情報書き込み領域ＩＤ８４に書き込む（生成工程）。
【００８３】
以上のように、半導体集積回路ＩＣ８１〜ＩＣ８４では、それぞれの識別情報書き込み領域ＩＤ８１〜ＩＤ８４に書き込まれた位置情報ＩＤＤＡＴ８１〜ＩＤＤＡＴ８４（Ｘ，Ｙ）が、識別情報ＩＤＤＡＴ８１＝（５，１）、識別情報ＩＤＤＡＴ８２＝（５，２）、識別情報ＩＤＤＡＴ８３＝（５，３）、識別情報ＩＤＤＡＴ８４＝（５，４）となり、それぞれの位置に応じた位置情報が書き込まれる。
【００８４】
また、上述のように、演算回路ＣＡＬ８１〜ＣＡＬ８４は減算回路で構成されていてもよい。その場合、識別情報書き込み領域ＩＤ８１〜ＩＤ８４に書き込まれた位置情報ＩＤＤＡＴ８１〜ＩＤＤＡＴ８４は、入力パッドＩＤＩＯ８１〜ＩＤＩＯ８４に出力された時点ですべて（Ｘ，Ｙ）＝（５，１）となっているため、テスト装置１で全ての測定対象である半導体集積回路に対して識別情報書き込み領域ＩＤ８１〜ＩＤ８４の内容が正しいか否かを比較判定することが可能となる。また、演算回路ＣＡＬ８１〜ＣＡＬ８４を減算回路で構成する場合、ある半導体集積回路が、基準半導体集積回路に対し減算される位置にあるような構成でも、本実施形態に係る半導体集積回路を用いることができる。
【００８５】
なお、上述した実施例１および２では、同時測定の半導体集積回路の個数が、Ｘ，Ｙ方向にそれぞれ２個ずつ、およびＹ方向に４個の場合をそれぞれ例に挙げたが、同時測定の半導体集積回路の個数や、基準半導体集積回路ＩＣｒｅｆの位置が他の形態でも、パッドの数や演算回路の機能を変えれば、同様の効果が得られることは言うまでも無い。
【００８６】
〔実施の形態２〕
図８は、本発明の他の実施形態に係る半導体集積回路ＩＣ１０の構成を示している。半導体集積回路ＩＣ１０は、半導体集積回路ＩＣ３におけるプルダウン抵抗ＰＤＲＸ３１〜ＰＤＲＸ３ｎ，ＰＤＲＹ３１〜ＰＤＲＹ３ｎに代えて、プルアップ抵抗ＰＵＲＸ１０１〜ＰＵＲＸ１０ｎ，ＰＵＲＹ１０１〜ＰＵＲＹ１０ｎを備えている。なお、説明の便宜上、実施の形態１にて用いた部材と同一の機能を有する部材には同一の部材番号を付し、その説明を省略する。また、基本的に実施の形態１における半導体集積回路と異なる点についてのみ説明する。
【００８７】
プルアップ抵抗ＰＵＲＸ１０１〜ＰＵＲＸ１０ｎ，ＰＵＲＹ１０１〜ＰＵＲＹ１０ｎは、入力パッドＰＤＸ３１〜ＰＤＸ３ｎ，ＰＤＹ３１〜ＰＤＹ３ｎにそれぞれ接続されており、各パッドの電位を電源（ＶＤＤ１０）レベル（Ｈレベル）に固定する。したがって、半導体集積回路ＩＣ３とは異なり、プルアップ抵抗ＰＵＲＸ１０１〜ＰＵＲＸ１０ｎ，ＰＵＲＹ１０１〜ＰＵＲＹ１０ｎに与えられたＬレベルが、位置情報変更信号ＰＸ，ＰＹとなる。
【００８８】
本実施形態における識別情報の書き込みについて、実施の形態１における実施例１の場合を例として、以下に簡単に説明する。
【００８９】
図９は、本実施形態における実施例１の場合の、識別情報の書き込みの様子を示している。なお、同図では、乱雑となることを回避するために、位置情報変更信号などの一部の信号については図示していない。図１０は、各半導体集積回路の動作を示すタイミング図である。
【００９０】
半導体集積回路ＩＣ１１１〜ＩＣ１１４は、本実施形態での同時測定を説明するためのものであって、実施の形態１における実施例１の半導体集積回路ＩＣ５１〜ＩＣ５４の構成と、プルダウン抵抗ＰＤＲＸ５１，ＰＤＲＹ５１〜ＰＤＲＸ５４，ＰＤＲＹ５４に代えて、プルアップ抵抗ＰＵＲＸ１１１，ＰＵＲＹ１１１〜ＰＵＲＸ１１４，ＰＵＲＹ１１４を備え、これらのプルアップ抵抗ＰＵＲＸ１１１，ＰＵＲＹ１１１〜ＰＵＲＸ１１４，ＰＵＲＹ１１４が、それぞれ電源ＶＤＤ１１１〜ＶＤ１１４（ＶＤＤ１１１〜ＶＤ１１４は、それぞれ同一レベル）に接続されている点のみが異なっている。
【００９１】
次に、識別情報の書き込みにおけるテスト装置１の動作および半導体集積回路ＩＣ１１１〜ＩＣ１１４のそれぞれの動作は、実施の形態１における実施例１の場合と基本的に同様であるが、半導体集積回路ＩＣ１１２においては、入力パッドＰＤＸ５２にはＬレベルに固定しているプローブＰＲＢＸ１１２を接触させ、半導体集積回路ＩＣ１１３においては、入力パッドＰＤＹ５３にはＬレベルに固定しているプローブＰＲＢＹ１１３を接触させ、半導体集積回路ＩＣ１１４においては、入力パッドＰＤＸ５４，ＰＤＹ５４の両方にＬレベルに固定しているプローブＰＲＢＸ１１４，ＰＲＢＹ１１４をそれぞれ接触させる。
【００９２】
以上により、半導体集積回路ＩＣ１１１〜ＩＣ１１４では、半導体集積回路ＩＣ５１〜ＩＣ５４と同様に、書き込まれる位置情報ＩＤＤＡＴ１１１〜ＩＤＤＡＴ１１４（Ｘ，Ｙ）が、識別情報ＩＤＤＡＴ１１１＝（１，３）、識別情報ＩＤＤＡＴ１１２＝（２，３）、識別情報ＩＤＤＡＴ１１３＝（１，４）、識別情報ＩＤＤＡＴ１１４＝（２，４）となり、それぞれの位置に応じた位置情報が書き込まれる。
【００９３】
なお、本実施形態における構成でも、同時測定の半導体集積回路の個数や、基準半導体集積回路ＩＣｒｅｆの位置が他の形態でも、パッドの数や演算回路の機能を変えれば、同様の効果が得られることは言うまでも無い。
【００９４】
また、本発明には、上述した各半導体集積回路の製造方法が含まれる。この半導体集積回路の製造方法には、例えば、基準半導体集積回路ＩＣｒｅｆの識別情報である基準識別情報が入力される識別情報入力パッドＩＤＩＯを設ける第１工程と、位置情報変更信号に基づいて、上記基準識別情報のうち、ウェハにおける基準半導体集積回路ＩＣｒｅｆの位置を示す位置情報を演算して、上記ウェハにおける自身の位置に応じた位置情報を生成する演算回路ＣＡＬを設ける第２工程とを有している。
【００９５】
また、上記半導体集積回路の製造方法は、例えば、上記位置情報変更信号が入力される位置情報変更信号入力パッドＰＤを設ける第３工程と、位置情報変更信号入力パッドＰＤに接続され、その電位を電源レベルに固定するプルアップ抵抗ＰＵＲ、もしくはＧＮＤレベルに固定するプルダウン抵抗ＰＤＲを設ける第４工程と、演算回路ＣＡＬの動作を制御するためのクロック信号が入力されるクロック信号入力パッドＣＬＫを設ける第５工程とをさらに有している。
【００９６】
さらに、本発明には、上記半導体集積回路に識別情報を一括して書き込む識別情報書き込み工程（上述した選定工程、入力工程、および生成工程などから成る）を有する半導体集積回路の製造方法、ならびに、位置情報変更信号ＰＸ，ＰＹを上記半導体集積回路に入力するために、特定の位置情報変更信号入力パッドＰＤに、もしくは特定の組み合わせの位置情報変更信号入力パッドＰＤに、プローブを接触させて電気信号を印加するように構成されているプローブカードも含まれる。
【産業上の利用可能性】
【００９７】
本発明に係る半導体集積回路、その製造方法、ならびにプローブカードは、製造時に識別情報を書き込む半導体集積回路およびその製造時に好適に用いられ、複数の半導体集積回路に一括して適切に識別情報を書き込むことができ、かつ、この識別情報の書き込みに要するコストを低減させることができる。
【図面の簡単な説明】
【００９８】
【図１】本発明の実施形態に係る半導体集積回路の構成を示す図である。
【図２】本発明の一実施形態における一実施例の半導体集積回路の構成を示す図である。
【図３】上記実施例における識別情報の書き込みの様子を示す図である。
【図４】上記実施例における各半導体集積回路の動作を示すタイミングチャートである。
【図５】本発明の一実施形態における他の実施例の半導体集積回路の構成を示す図である。
【図６】上記他の実施例における識別情報の書き込みの様子を示す図である。
【図７】上記他の実施例における各半導体集積回路の動作を示すタイミングチャートである。
【図８】本発明の他の実施形態における半導体集積回路の構成を示す図である。
【図９】上記他の実施形態における識別情報の書き込みの様子を示す図である。
【図１０】上記他の実施形態における各半導体集積回路の動作を示すタイミングチャートである。
【図１１】従来技術を示すものであり、半導体集積回路の構成を示す図である。
【図１２】従来技術を示すものであり、テスト装置の構成を示す図である。
【符号の説明】
【００９９】
ＩＣ    半導体集積回路
ＩＣｒｅｆ    基準半導体集積回路
ＩＤＩＯ      識別情報入力パッド
ＰＤ，ＰＤＸ，ＰＤＹ    位置情報変更信号入力パッド
ＣＬＫ，ＣＬＫＸ，ＣＬＫＹ    クロック信号入力パッド
ＣＡＬ，ＣＡＬＸ，ＣＡＬＹ    演算回路
ＰＤＲ，ＰＤＲＸ，ＰＤＲＹ    プルダウン抵抗（抵抗素子）
ＰＵＲ，ＰＵＲＸ，ＰＵＲＹ    プルアップ抵抗（抵抗素子）
【図１】
2009218365.tif 000003
【図２】
2009218365.tif 000004
【図３】
2009218365.tif 000005
【図４】
2009218365.tif 000006
【図５】
2009218365.tif 000007
【図６】
2009218365.tif 000008
【図７】
2009218365.tif 000009
【図８】
2009218365.tif 000010
【図９】
2009218365.tif 000011
【図１０】
2009218365.tif 000012
【図１１】
2009218365.tif 000013
【図１２】
2009218365.tif 000014