(57)【要約】【課題】  積層型電子部品に関して、端子電極の柔軟性を増すことで、耐たわみ性の大きい積層型電子部品を提供する。【解決手段】  端子電極が、電解めっきまたは無電解めっきにより形成された第１の電極層と、前記第１の電極層上に形成された導電性樹脂からなる第２の電極層と、を備えることを特徴とする。【選択図】  図１
2009295602.tif 000002
【特許請求の範囲】
【請求項１】
誘電体からなる素体と、前記素体の内部に積層状に形成される複数の内部電極と、前記複数の内部電極を接続する端子電極と、を有する積層型電子部品において、
前記端子電極が、電解めっきまたは無電解めっきにより形成された第１の電極層と、前記第１の電極層上に形成された導電性樹脂からなる第２の電極層と、を備えることを特徴とする、積層型電子部品。
【請求項２】
前記第２の電極層上に、電解めっきまたは無電解めっきにより形成された第３の電極層を備えることを特徴とする、請求項１に記載の積層型電子部品。
【請求項３】
請求項１または２に記載の積層型電子部品の製造方法であって、
第１の電極層が、素体の表面に露出した複数の内部電極の露出部分に対し、直接電解めっき、または無電解めっきを行い、前記露出部分に形成されためっき膜が相互に接続するよう、前記めっき膜をめっき成長させることにより形成される工程を備えることを特徴とする、積層型電子部品の製造方法。
【請求項４】
前記複数の内部電極が露出する面において、前記複数の内部電極のうち、隣り合う内部電極間の距離が５０μｍ以下であり、前記露出する面に対する内部電極の引っ込み量が１μｍ以下である、請求項３に記載の積層型電子部品の製造方法。
【請求項５】
前記第１の電極層を形成する前に、前記素体を研磨剤を用いて研磨する工程を含む、請求項４に記載の積層型電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は積層型電子部品、およびその製造方法に関するものであり、特に、積層型電子部品の端子電極の形成方法に関する。
【背景技術】
【０００２】
従来より、積層セラミックコンデンサに代表される積層型電子部品は、誘電体からなる素体と、その内部に形成された複数の内部電極と、その複数の内部電極を接続する端子電極とを備えている。
【０００３】
この積層型電子部品は、回路基板などの基板に表面実装されることが多く、このとき基板と端子電極とが半田によって接合固定される。ところが、この基板がたわむと、実装されている積層型電子部品に応力が加わり、積層型電子部品の電気特性が劣化したり、クラックが生じたりすることがあった。
【０００４】
そこで、近年では、基板たわみによる応力を緩和するため、端子電極の柔軟性を向上させる方法がとられており、具体的には端子電極に導電性樹脂を採用する方法がある。この積層型電子部品の例を図３に示す。
【０００５】
図３に示す積層型電子部品２１によると、誘電体からなる素体２２の内部に、層状の内部電極２５、２６が形成されている。内部電極２５は素体２２の端面２２ａに露出し、内部電極２６は、もう１つの端面２２ｂに露出している。そして、端子電極２７、２８が、それぞれ端面２２ａ、２２ｂの表面に形成され、複数の内部電極２５、２６をそれぞれ電気的に接続している。
【０００６】
端子電極２７、２８は、それぞれ第１〜第４の４層の電極層からなっている。第１の電極層２７ａ、２８ａは、金属粉末とガラスフリットを含む導電性ペーストを焼き付けることによって形成されており、複数の内部電極２５、２６を確実に電気的に接続する役割をなす。
【０００７】
次に、第１の電極層２７ａ、２８ａの上に、導電性樹脂からなる第２の電極層２７ｂ、２８ｂが形成される。第２の電極層２７ｂ、２８ｂは、導電性樹脂を所定の箇所に塗布したのち、２００℃程度の温度で硬化させることによって形成される。
【０００８】
次いで、第２の電極層２７ｂ、２８ｂの上に、必要に応じて基板への半田付けのためのめっき層が形成される。たとえば、第３の電極層２７ｃ、２８ｃは半田食われを抑制するためのめっき層であり、ＣｕやＮｉなどが採用される。そして、第４の電極層２７ｄ、２８ｄは半田濡れ性の高いめっき層であり、ＳｎやＡｕなどが採用される。
【０００９】
上述の、端子電極に導電性樹脂を採用した積層セラミックコンデンサが、特許文献１に記載されている。
【特許文献１】特開平５−１４４６６５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、近年は、基板の薄層化等により、基板たわみが増大する傾向にあり、特許文献１に記載されている積層セラミックコンデンサでは、基板たわみにより発生した応力を緩和しきれないという問題があった。特に端子電極の回りこみ部分には応力が集中しやすく、この部分にクラックが発生しやすかった。
【００１１】
また、特許文献１に記載の積層セラミックコンデンサにおいては、第１の電極層が導電性ペーストを焼付けることにより形成されるため、内部電極との接合信頼性を確保するために第１の電極層の厚みが厚くなり、積層セラミックコンデンサの実効体積率が悪くなるという問題もあった。
【００１２】
本発明はこのような問題点に鑑みなされたものであって、基板たわみによる応力の緩和作用に優れ、従来よりさらに電気特性劣化やクラック発生の少なく、かつ、実効体積率に優れた積層型電子部品、およびその製造方法を提供するものである。
【課題を解決するための手段】
【００１３】
すなわち、本発明の積層型電子部品は、誘電体からなる素体と、前記素体の内部に積層状に形成される複数の内部電極と、前記複数の内部電極を接続する端子電極と、を有する積層型電子部品において、前記端子電極が、電解めっきまたは無電解めっきにより形成された第１の電極層と、前記第１の電極層上に形成された導電性樹脂からなる第２の電極層と、を備えることを特徴とする。
【００１４】
また、本発明の積層型電子部品は、第２の電極層上に、電解めっきまたは無電解めっきにより形成された第３の電極層を備えることを特徴とする。
【００１５】
本発明は、前述の積層型電子部品の製造方法にも向けられる。
【００１６】
すなわち本発明の積層型電子部品の製造方法は、上記の積層型電子部品において、第１の電極層が、素体上に露出した複数の内部電極の露出部分に対し、直接電解めっき、または無電解めっきを行い、前記露出部分に形成されためっき膜が相互に接続するよう、前記めっき膜をめっき成長させることにより形成される工程を備えることを特徴とする。
【００１７】
また、本発明の積層型電子部品の製造方法は、前記複数の内部電極の露出する面において、前記複数の内部電極のうち、隣り合う内部電極間の距離が５０μｍ以下であり、前記露出する面に対する内部電極の引っ込み量が１μｍ以下であることが好ましい。
【００１８】
さらに、本発明の積層型電子部品の製造方法は、前記第１の電極層を形成する前に、前記素体を研磨剤を用いて研磨する工程を含むことも好ましい。
【発明の効果】
【００１９】
本発明の積層型電子部品によれば、導電性樹脂からなる第２の電極層の下地として、電解めっきまたは無電解めっきにより形成された第１の電極層を備えるため、基板たわみにより発生した応力を緩和する作用が大きく、電気特性劣化やクラック発生等の不良を確実に抑制することができる。
【００２０】
また、本発明の積層型電子部品によれば、第１の電極層が電解めっきまたは無電解めっきにより形成されるため、端子電極の厚みを薄くすることができ、積層型電子部品の実効体積率を向上させることができる。
【００２１】
さらに、本発明の積層型電子部品の製造方法によれば、第１の電極層が、内部電極の露出面に対して直接電解めっきまたは無電解めっきすることにより形成されるため、ディップ工程や焼付け工程が不要となり、製造工程を簡便にすることができる。
【発明を実施するための最良の形態】
【００２２】
本発明の積層型電子部品について説明する。また、本発明の積層型電子部品の例を図１に示す。
【００２３】
図１によれば、本発明の積層型電子部品１は、誘電体からなる素体２と、前記素体中に形成された複数の内部電極５、６と、複数の内部電極をそれぞれ電気的に接続するようための端子電極７、８とを備えている。内部電極５は素体の端面２ａに露出され、その端面２ａに端子電極７が形成される。また、内部電極６は素体の別の端面２ｂに露出され、その端面２ｂに端子電極８が形成される。
【００２４】
素体２を形成する誘電体は、電気的絶縁性を保持するものであれば、特にその材質は限定されない。たとえば、積層セラミックコンデンサでは、チタン酸バリウム系誘電体セラミックが好んで用いられる。
【００２５】
また、図１の積層型電子部品においては、素体２が直方体の形状をしており、端面２ａ、２ｂは互いに対向するようになっている。しかし、本発明の目的を損なわない限り、素体２の形状や端子電極を形成すべき場所、および数は、特に限定されるものではない。
【００２６】
さらに、内部電極５、６においては、その材質は特に限定されるものではない。たとえば、ＮｉやＣｕなどを採用すると、コスト面で有利である。
【００２７】
端子電極７、８は、それぞれ、電解めっきまたは無電解めっきにより形成された第１の電極層７ａ、８ａと、その上に形成された導電性樹脂からなる第２の電極層７ｂ、８ｂとを備える。これら第１の電極層と第２の電極層との相互作用により、従来と比較して、基板たわみにより生じた応力の緩和作用が大きくなる。
【００２８】
第１の電極層７ａ、８ａは、電解めっきまたは無電解めっきにより形成されたものであり、乾式めっきによるものは本発明の対象外である。例えば、スパッタ、真空蒸着、メタリコンなどにより形成された層は、基板たわみにより生じた応力の緩衝作用が不十分である。また、緻密性が低いために耐湿性が低いという問題もある。
【００２９】
また、第１の電極層７ａ、８ａの金属種は、本発明の目的を損なわない限り、特に限定されるものではないが、ＣｕまたはＮｉを採用した場合は耐湿性が向上する傾向にあり、特に好ましい。
【００３０】
さらに、また、第１の電極層７ａ、８ａは、実効体積率の向上を考慮すると、内部電極との間に別の層を介さず、直接接続されるのが好ましい。また、第１の電極層７ａ、８ａは、その厚みを１０μm前後、もしくはそれ以下に薄くすることが可能であり、本発明の目的を損なわない限り薄いほうが好ましい。
【００３１】
第２の電極層７ｂ、８ｂは、導電性樹脂からなる。導電性樹脂の種類は特に限定されないが、例えば、エポキシ樹脂にＡｇフィラーを分散させたものが好んで用いられる。第２の導電性電極層７ｂ、８ｂは、導電性樹脂を所定の箇所に塗布したのち、２００℃程度の温度で硬化させることによって形成される。
【００３２】
さらに、第２の電極層７ｂ、８ｂの上には、半田付けをしやすくするために、めっき層を形成することが好ましい。例えば図１の積層型電子部品では、半田食われを抑制するための第３の電極層７ｃ、８ｃがめっきによって形成され、好ましくはＣｕやＮｉなどが採用される。そして、第３の電極層７ｃ、８ｃの上には、半田濡れ性を高めるための第４の電極層７ｄ、８ｄがめっきによって形成され、好ましくはＳｎやＡｕなどが採用される。
【００３３】
次に、本発明の積層型電子部品の製造方法、特に端子電極７、８における第１の電極層７ａ、８ａの形成方法について説明する。
【００３４】
第１の電極層７ａ、８ａは、電解めっきまたは無電解めっきにより形成される。被めっき面となる素体２の端面２ａ、２ｂには、複数の内部電極５、６が一定の間隔を空けて露出している。したがって、被めっき面は一様な導電性の面ではなく、部分的に導電性を有する面ということになる。このような被めっき面にめっき層を形成するには、被めっき面に予め触媒物質を付与して、その部分に無電解めっきを行う方法がある。すなわち、端面２ａ、２ｂのみに、還元剤に対して高い触媒能を示す物質、たとえばＰｄ粒子などを付着させて無電解めっきを行った場合、この触媒物質を形成させた箇所にのみ、還元剤の作用により金属膜が析出する。
【００３５】
ただし、上記の方法では、端面２ａ、２ｂのみに触媒物質を付与する工程が煩雑である。この煩雑さを避けるには、上記のような触媒物質の付与工程を経ずに、直接めっきを行う方法もある。以下にその詳細について、電解めっきと無電解めっきに分けて説明する。
【００３６】
無電解めっきの場合、内部電極を構成する金属が還元剤に対して触媒能を有する場合、まずこの露出部分のみに無電解めっき膜が析出する。そして、継続して無電解めっきを行うことにより、この露出部分におけるめっき膜を成長させ、隣り合う露出部分のめっき膜同士を接触させる。これをさらに続けると、複数の内部電極の露出部分を架橋する、均質な無電解めっき層が形成される。
【００３７】
電解めっきの場合においても、上記のめっき成長を利用した方法が適用される。すなわち、積層型電子部品の素体、導電性メディア、およびめっき金属イオンを有するめっき液を容器内に投入し、攪拌しながら通電すると、導電性メディアが内部電極の露出部分に接触する回数が増加するにしたがい、露出部分にめっき膜が析出する。これを継続すると、隣り合う露出部分のめっき膜同士が接触し、複数の内部電極の露出部分を架橋する均質な電解めっき層が形成される。
【００３８】
また、上記の電解めっきまたは無電解めっき方法にて均質なめっき層を形成するには、素体２において、隣り合う内部電極間の距離が５０μｍ以下であることが好ましい。この場合、めっき成長による架橋が確実に生じやすくなる。
【００３９】
また、内部電極５、６の露出部分は、端面２ａ、２ｂに対する引っ込み量がそれぞれ１μｍ以下であることが好ましい。この場合、めっき析出がより促進され、架橋により形成されためっき層の均質性が向上する。
【００４０】
さらに、内部電極５、６の、端面２ａ、２ｂに対する引っ込み量をできる限り小さくするためには、めっきを行う前に予め素体２を研磨を行うことが好ましい。たとえば、サンドブラストやバレル研磨などがあげられる。
【００４１】
以上、本発明の積層型電子部品、およびその製造方法について、端子電極およびその形成方法を主として説明した。積層型電子部品としては、積層セラミックコンデンサが代表的であるが、積層チップインダクタ、積層チップサーミスタ、積層圧電素子などにも応用可能である。
【実施例】
【００４２】
以下、本発明の積層型電子部品、およびその製造方法の実施例について説明する。
【００４３】
［実施例１］  図１に示すような、長さ３.２ｍｍ、幅１.６ｍｍ、厚み１.６ｍｍの略直方体の、端子電極を形成する前の積層セラミック素体を用意した。素体の誘電体はチタン酸バリウム系誘電体セラミックからなり、内部電極はＮｉであった。また、隣り合う内部電極間の誘電体層１層あたりの厚みは４.４μmであり、静電容量に有効な積層数は２６３層であり、また、内部電極は幅と厚みにより形成される２つの対向する端面にそれぞれ交互に露出していた。また、この時点における内部電極の露出する面２ａ、２ｂに対する内部電極の引っ込みの長さｄは、最も大きい箇所で１０μｍであった。
【００４４】
この積層セラミック素体に対し、サンドブラストを行い、内部電極の露出する面に対する内部電極の引っ込みの長さｄを、最も大きい箇所で０.１μｍとした。
【００４５】
次に、上記積層セラミック素体１０００個、およびＳｎコートした直径２ｍｍφのＦｅ製メディア８０ｃｃを、容積３００ｃｃの水平回転バレル中に投入し、下記に示すＣｕめっき条件において、積層セラミック素体の内部電極が露出する面に対して、電解Ｃｕストライクめっきを行い、その後、厚付け電解Ｃｕめっきを行った。こうして、合計厚み１０μmのＣｕめっき層からなる第１の電極層を得た。
＜電解Ｃｕストライクめっきの条件＞
めっき浴：  ピロリン酸銅１４ｇ／Ｌ、ピロリン酸１０ｇ／Ｌ、蓚酸カリウム１０ｇ／Ｌ
温度    ：  ２５℃
ｐＨ    ：  ８.５
回転速度：  １０rpm.
通電    ：  ０.１１／dm2の電流密度にて６０分
＜厚付け電解Ｃｕめっきの条件＞
めっき浴：  上村工業社製ピロブライトプロセス
温度    ：  ５５℃
ｐＨ    ：  ８.８
回転速度：  １０rpm.
通電    ：  ０.３０／dm2の電流密度にて６０分
次に、Ａｇ粉末、エポキシ樹脂、およびフェノール樹脂を混合し、Ａｇ粉末をフィラーとする導電性樹脂を用意した。
【００４６】
第１の電極層を形成した積層セラミック素体において、第１の電極層の上に、ディップ工法を用いて、導電性樹脂を塗布した。そして２００℃にて３０分間保持し、導電性樹脂を硬化させた。こうして、導電性樹脂からなる厚み１００μmの第２の電極層を得た。
【００４７】
次いで、第２の電極層を形成した積層セラミック素体１０００個、およびＳｎコートした直径２ｍｍφのＦｅ製メディア８０ｃｃを、容積３００ｃｃの水平回転バレル中に投入し、下記に示すＮｉめっき条件において、第２の電極層の上に電解Ｎｉめっきを行った。このようにして、厚み４μmのＮｉめっき層からなる第３の電極層を得た。
＜電解Ｎｉめっきの条件＞
めっき浴：  ワット浴
温度    ：  ６０℃
ｐＨ    ：  ４.２
回転速度：  １０rpm.
通電    ：  ０.２０／dm2の電流密度にて６０分
さらに、第３の電極層を形成した積層セラミック素体１０００個、およびＳｎコートした直径２ｍｍφのＦｅ製メディア８０ｃｃを、容積３００ｃｃの水平回転バレル中に投入し、下記に示すＳｎめっき条件において、第３の電極層の上に電解Ｓｎめっきを行った。このようにして、厚み４μmのＳｎめっき層からなる第４の電極層を得た。
＜電解Ｓｎめっきの条件＞
めっき浴：  ディップソール社製Ｓｎ−２３５
温度    ：  ３３℃
ｐＨ    ：  ５.０
回転速度：  １０rpm.
通電    ：  ０.１０／dm2の電流密度にて６０分
以上の工程を経て、第１〜第４の電極層からなる端子電極を形成し、積層セラミックコンデンサの試料を得た。次に試料の耐たわみ性と高温高湿負荷信頼性の評価について記す。
【００４８】
積層セラミックコンデンサの試料１を、図２（ａ）に示すように、長辺１００ｍｍ×短辺４０ｍｍ角×厚み１．６mmのガラスエポキシ基板１１の主面に、基板１１の長辺と試料１の長辺が平行となるよう、６３Ｓｎ−３７Ｐｂ共晶半田を用いて実装した。
【００４９】
次に、図２（ｂ）に示すようにJIS C 60068-2-21に準じて、基板１１において試料１が実装されている箇所が５ｍｍの凸部となるよう、基板１１の２つの短辺付近を支持した状態にて基板１１をたわませ、この状態で５秒間保持した後、試料１の断面研磨面におけるクラックの有無を顕微鏡にて観察した。クラックが１つでも存在した場合、その試料は不良した。このたわみ試験を２０個の試料において行った。
【００５０】
並行して、積層セラミックコンデンサの試料２０個を、１２５℃、湿度９５％、印加電圧１６Ｖ（定格電圧）の条件において１４４時間保持し、その結果、絶縁抵抗が１０6Ω以下になったものを不良とした。
【００５１】
［比較例１］  Ｃｕ粉末、アクリル樹脂、ガラスフリットを有機溶媒中で混合させ、Ｃｕペーストを得た。このＣｕペーストを、実施例１と同じ積層セラミック素体の内部電極の露出する端面に、ディップ工法により塗布し、窒素雰囲気中にて８００℃にて焼き付けた。こうして、厚み５０μmの焼付けＣｕ電極からなる第１の電極層が形成された。
【００５２】
次に、実施例１と同じ工程を経て、第２〜４の電極層を形成し、端子電極を形成して、積層セラミックコンデンサの試料を得た。そして、実施例１と同じ条件において、耐たわみ性と高温高湿負荷信頼性を評価した。
【００５３】
［比較例２］  実施例１と同じ積層セラミック素体を用意し、これをメタルマスクに装着し、内部電極の露出する端面に対してＣｕスパッタを行った。こうして、厚み１０μmのＣｕスパッタ膜からなる第１の電極層を形成した。
【００５４】
次に、実施例１と同じ工程を経て、第２〜４の電極層を形成し、端子電極を形成して、積層セラミックコンデンサの試料を得た。そして、実施例１と同じ条件において、耐たわみ性と高温高湿負荷信頼性を評価した。
【００５５】
以上、実施例１、比較例１および比較例２の耐たわみ性と高温高湿負荷信頼性の結果を表１に示した。
【００５６】
【表１】
2009295602.tif 000003
【００５７】
以上より、導電性樹脂の下地である第１の電極層を、めっき、ペースト焼付け、スパッタの３工法において形成し、その比較を行ったが、めっきが最もたわみ不良率が少なかった。また、めっきは緻密性が高いため、高温高湿負荷信頼性も十分に確保できることがわかった。
【図面の簡単な説明】
【００５８】
【図１】本発明の積層型電子部品の断面図。
【図２】本発明の積層型電子部品の、耐たわみ性試験の説明図。
【図３】従来の積層型電子部品の断面図。
【符号の説明】
【００５９】
１              積層型電子部品
２              素体
２ａ、２ｂ      素体の端面
５、６          内部電極
７、８          端子電極
７ａ、８ａ      めっき層からなる第１の電極層
７ｂ、８ｂ      導電性樹脂からなる第２の電極層
７ｃ、８ｃ      めっき層からなる第３の電極層
７ｄ、８ｄ      めっき層からなる第４の電極層
１１            基板
２７ａ、２８ａ  焼付け電極層
【図１】
2009295602.tif 000004
【図２】
2009295602.tif 000005
【図３】
2009295602.tif 000006