(57)【要約】【課題】従来のセンサ制御装置は、複数の容量センサ検出手段を非同期で動作させた場合、セトリング動作が重なることにより、容量センサの検出値にノイズの影響が出るという問題があった。【解決手段】ある容量センサ検出手段は、スイッチトキャパシタ回路が容量センサの容量を電気信号に変換するセトリング動作を開始したことを示すセトリング実行信号を生成するセトリング実行信号生成手段と、他の容量センサ検出手段のセトリング実行信号生成手段から出力されるセトリング実行信号の有無を検出するセトリング実行信号検出手段と、を備えている。制御手段は、セトリング実行信号検出手段の検出結果に基づいて、スイッチトキャパシタ回路およびＡＤ変換手段の動作を制御する。このような構成とすることで、容量センサ検出手段同士でセトリング動作が重なることがなくなり、ノイズの影響のない検出値を得ることができる。【選択図】図１
2009231865.tif 000002
【特許請求の範囲】
【請求項１】
容量センサと、
前記容量センサの容量を電気信号に変換し、出力するスイッチトキャパシタ回路と、
前記スイッチトキャパシタ回路から出力される前記電気信号を入力してＡＤ変換するＡＤ変換手段と、
前記スイッチトキャパシタ回路および前記ＡＤ変換手段の動作を制御する制御手段と、を有する容量センサ検出手段を、複数備えたセンサ制御装置において、
ある前記容量センサ検出手段は、前記スイッチトキャパシタ回路が前記容量センサの容量を前記電気信号に変換するセトリング動作を開始したことを示すセトリング実行信号を生成するセトリング実行信号生成手段と、他の前記容量センサ検出手段の前記セトリング実行信号生成手段から出力される前記セトリング実行信号の有無を検出するセトリング実行信号検出手段と、を備えてなり、
前記制御手段は、前記セトリング実行信号検出手段の検出結果に基づいて、前記スイッチトキャパシタ回路および前記ＡＤ変換手段の動作を制御することを特徴とするセンサ制御装置。
【請求項２】
前記セトリング実行信号生成手段は、前記セトリング実行信号を、前記セトリング動作を開始した直後から前記セトリング動作が終了するまでの期間に出力することを特徴とする請求項１に記載のセンサ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量センサを制御し、容量センサからの信号を処理するセンサ制御装置に関する。
【背景技術】
【０００２】
近年、生体に現れる振動などをセンサで検出して、そこから得られる情報を用いて健康管理やダイエット運動に反映する習慣が浸透している。例えば、脈波を検出して心拍数を得て、その結果から運動の強弱を知り、自己管理しようというものである。
【０００３】
運動の強弱は運動強度とも呼ばれ、例えば、心拍数から公知の計算式を用いて算出することができる。
まず、運動強度を知る上で、心拍数の最高心拍数と安静時心拍数とを知る必要がある。最高心拍数は、次に示す式で表すことが知られている。
最高心拍数＝２２０−年齢
ここで、最高心拍数とは、これ以上に心拍数を上げると心臓などに障害が起こる可能性があるという数値のことである。上記の式を用いて例示すると、被験者の年齢が４０歳ならば、最高心拍数は１８０となる。安静時心拍数とは、被験者が安静にしているときの心拍数である。
【０００４】
運動強度は、一例をあげると、年齢が４０歳の被験者の安静時心拍数が７０であるとき、このときの運動強度が０％となり、被験者が運動したことで最も高くなった心拍数、つまり最高心拍数が１８０であるとき、このときの運動強度が１００％となる。このように、運動強度は、被験者ごとに変わるものである。
一般に運動強度４０％〜８０％までが有酸素運動、８０％を超えると無酸素運動になるとされる。健康管理やダイエット運動には、有酸素運動が適していると言われている。
【０００５】
年齢が４０歳の被験者の場合、有酸素運動を行い、ダイエットに適した運動を行おうとしたときの心拍数の上限ともいえる数値は、上述の式と説明とによれば、最高心拍数１８０に０．８を乗じた数値である１４４となる。
つまり、この被験者の場合、心臓などに負担をかけずにダイエットに効果がある運動を実施する場合、心拍数の上限を１４４として、これを超えないようにすればよい。
【０００６】
このように運動中の心拍数を管理するには、運動中の心拍数をモニターする必要がある。一般的に心拍数をもっとも測りやすいのは手首の手の平側の親指に近い側の動脈であるとされ、この部位を指先で押圧することによって脈波を感じ取り、心拍数を測定することができる。
しかしながら、安静時での測定ならばよいが、運動中での測定は、指先の押圧が安定せず正確な測定ができない。また、運動中に常時手首に指先を当てていることは、運動の妨げにもなる。そこで、心拍数を電気的に計測する心拍計が提案されている。
【０００７】
そのような心拍計に用いられるセンサにはいくつかの種類がある。例えば、生体の被測定箇所の抵抗値の変化を検出する電極式センサ、光の吸収量または反射量の変化を検出する光電式センサ、圧力が加わったことによる容量変化を検出する容量センサ、超音波の吸収量または反射量の変化を検出する超音波センサなどである。
【０００８】
中でも、容量センサの値を検出する回路として、スイッチトキャパシタ回路が知られている。次に、スイッチトキャパシタ回路を用いた信号検出について説明する。
【０００９】
［スイッチトキャパシタ回路の説明：図１３］
図１３を用いて、スイッチトキャパシタ回路について説明する。図１３において、１３０１は定電流源、１３０２は容量センサ、１３０３は充電スイッチ、１３０４は放電スイッチ、１３０５はサンプリング容量、１３０６はＡＤ変換器である。
【００１０】
定電流源１３０１は、充電スイッチ１３０３の一方の端子、サンプリング容量１３０５の一方の端子、およびＡＤ変換機１３０６に接続されている。充電スイッチ１３０３の他方の端子は、センサ容量１３０２の一方の端子および放電スイッチ１３０４の一方の端子に接続されている。容量センサ１３０２の他方の端子、放電スイッチ１３０４の他方の端子、およびサンプリング容量１３０５の他方の端子は、グランド端子（ＧＮＤ）に接続されている。
【００１１】
定電流源１３０１が動作しているとき、サンプリング容量１３０５は、一定の電流で充電される。充電スイッチ１３０３がオン、放電スイッチ１３０４がオフすると、容量センサ１３０２にも充電が行われる。このとき、容量センサ１３０２とサンプリング容量１３０５との間でも、両者の電圧が等しくなるように電荷の移動が起こる。
【００１２】
次に、充電スイッチ１３０３がオフ、放電スイッチ１３０４がオンすると、サンプリング容量１３０５の電圧は保持されたままで、センサ容量１３０２の電圧は、グランド端子のレベルとなる。このような充電スイッチ１３０３と放電スイッチ１３０４とのオンオフ動作を高速で繰り返すことにより、容量センサ１３０２およびサンプリング容量１３０５の電圧は、容量センサ１３０２が持つ容量値に応じた電圧に落ち着く。この動作をセトリング動作という。
【００１３】
続いて、定電流源１３０１の動作を停止するとともに、充電スイッチ１３０３をオフにすることにより、サンプリング容量１３０５の電圧は保持され、ＡＤ変換機１３０６により電圧をデジタル値に変換することができるのである。すなわち、このデジタル値はセンサ容量をあらわすことになる。
【００１４】
このように、スイッチトキャパシタ回路は、容量センサを擬似的に抵抗と同じ働きをさせることにより、容量センサの容量値をデジタル値に変換しやすい電圧に変換する、という働きを持っている。このため、容量値の検出に一般的に用いられている。
【００１５】
しかし、このようなスイッチトキャパシタ回路の動作は、高速クロックを用いて充電スイッチ１３０３と放電スイッチ１３０４とをオンオフし、容量センサ１３０２およびサンプリング容量１３０５の充放電を行うため、不要輻射やノイズを発生し、外部の回路および装置に影響を与える。
【００１６】
このような問題を解決するため、スイッチトキャパシタ回路のノイズを低減する技術が多く提案されている。例えば、スイッチトキャパシタ回路のスイッチのオンオフの時間を制御することにより、ノイズを低減する技術がある（例えば、特許文献１参照。）。
特許文献１に示した従来技術は、スイッチトキャパシタ回路を用いた積分装置に関するものである。
【００１７】
［従来技術の詳細な説明：図１４］
特許文献１に示した従来技術を図１４を用いて説明する。図１４は、特許文献１に示した従来技術を説明しやすいようにその主旨を逸脱しない程度に書き直した図である。
図１４において、１４０１，１４０２はゲート電圧制御回路、１４０３，１４０４は電荷充電用スイッチ、１４０５，１４０６は電荷放電用スイッチ、１４０７はサンプリング
キャパシタ、１４０８はインテグレーションキャパシタ、１４０９はオペアンプである。
【００１８】
ゲート電圧制御回路１４０１は、電荷充電用スイッチ１４０３，１４０４の制御端子に接続されており、電荷充電用スイッチ１４０３，１４０４のオンオフの遷移時間を制御する。
ゲート電圧制御回路１４０２は、電荷放電用スイッチ１４０５，１４０６の制御端子に接続されており、電荷放電用スイッチ１４０５，１４０６のオンオフの遷移時間を制御する。
電荷充電用スイッチ１４０３，１４０４がオンし、電荷放電用スイッチ１４０５，１４０６がオフしている状態では、信号Ｓ１４０１に入力された電圧が、サンプリングキャパシタ１４０７に充電される。
次に、電荷充電用スイッチ１４０３，１４０４がオフし、電荷放電用スイッチ１４０５，１４０６がオンすることにより、サンプリングキャパシタ１４０７の電荷が放電され、インテグレーションキャパシタ１４０８に蓄積される。
この蓄電された電荷は、オペアンプ１４０９により積分されて、信号Ｓ１４０２として出力される。
【００１９】
このような動作を繰り返し、サンプリングキャパシタ１４０７の充放電が繰り返されることにより、ノイズが発生する。
特許文献１に示した従来技術では、ゲート電圧制御回路１４０１，１４０２を設けて、電荷充電用スイッチ１４０３，１４０４、電荷放電用スイッチ１４０５，１４０６のオフからオンの遷移時間が長くなるように制御、そしてオンからオフの遷移時間を短くなるように制御することにより、ノイズを低減している。
【００２０】
【特許文献１】特開２００５−１９６３６８号公報（第６頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００２１】
特許文献１に示した従来技術は、積分装置であるが、充放電スイッチの制御に関しては、容量センサの容量値を検出するため容量センサに擬似的に抵抗と同じ働きをさせる回路にも応用できる。しかしながら、発明者が検討したところによると、特許文献１に示した従来技術のような構成では、サンプリングキャパシタの充放電によるノイズは除去することができるが、スイッチトキャパシタ回路の動作が原因で発生する全てのノイズを除去することができないと分かった。
【００２２】
そのため、スイッチトキャパシタ回路を備えた容量センサ検出手段を複数、非同期で動作させる場合には、発生するノイズの影響でセトリング動作が正常に行われなくなるという問題が発生するのである。
すなわち、複数の容量センサ検出手段を非同期で動作させると、お互いのスイッチトキャパシタ回路の動作が重なるということが起こる。この状態では、特に、容量に擬似的に抵抗と同じ働きをさせる構成のスイッチトキャパシタ回路では、お互いが発生するノイズの影響でセトリング動作が正常に行われなくなるのである。
このような問題が発生すると、その後のＡＤ変換によるデジタル値のバラつきとなって現れ、正確な容量値検出ができず、脈波波形の検出の妨げとなってしまうのである。
【００２３】
本発明のセンサ制御装置は、上述の課題を解決するためになされたものであって、複数の容量センサ検出手段が非同期で動作した場合においても、お互いのセトリング動作が重なることがないためノイズの影響を受けることなく、セトリング動作が正常に行われ、正確な容量値検出が行えるセンサ制御装置を提供するものである。
【課題を解決するための手段】
【００２４】
上記した目的を達するため、本発明のセンサ制御装置は、以下に記した構成を採用するものである。
【００２５】
容量センサと、容量センサの容量を電気信号に変換し、出力するスイッチトキャパシタ回路と、スイッチトキャパシタ回路から出力される電気信号を入力してＡＤ変換するＡＤ変換手段と、スイッチトキャパシタ回路およびＡＤ変換手段の動作を制御する制御手段と、を有する容量センサ検出手段を、複数備えたセンサ制御装置において、
一方の容量センサ検出手段は、スイッチトキャパシタ回路が容量センサの容量を電気信号に変換するセトリング動作を開始したことを示すセトリング実行信号を生成するセトリング実行信号生成手段と、他方の容量センサ検出手段のセトリング実行信号生成手段から出力されるセトリング実行信号の有無を検出するセトリング実行信号検出手段と、を備えてなり、
制御手段は、セトリング実行信号検出手段の検出結果に基づいて、スイッチトキャパシタ回路およびＡＤ変換手段の動作を制御することを特徴とする。
【００２６】
このような構成を有することにより、容量センサ検出手段は、スイッチトキャパシタ回路の動作期間が重なることがなく、セトリング動作において他の容量センサ検出手段のセトリング動作によるノイズの影響を受けることなくセトリング動作を正常に行うことができる。
【００２７】
セトリング実行信号生成手段は、セトリング実行信号を、セトリング動作を開始した直後からセトリング動作が終了するまでの期間に出力することを特徴とする。
【００２８】
このような構成を有することにより、セトリング実行信号の出力時間を短くすることができ、容量センサ検出手段の処理時間を短縮することができる。
【発明の効果】
【００２９】
本発明によれば、容量センサ検出手段が、容量センサの容量値を検出する際、セトリング動作において他の容量センサ検出手段のセトリング動作によるノイズの影響を受けることなくセトリング動作が正常に行われることにより、正確な容量値検出を行うことができる。これにより、正確な脈波波形を検出することができる。
【００３０】
また、セトリング実行信号の出力時間を短くすることができるので、容量センサ検出手段の処理時間を短縮することができる。これにより、センサ制御装置の処理時間も短縮される。その結果、センサ制御装置の待機時間を長くすることができ、消費電流を低減させることができる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明のセンサ制御装置について図を用いて詳細に説明する。本発明の実施形態にあっては、容量センサ検出手段を２つ設ける場合を例にして説明する。なお、複数の図面を用いて説明するが、各図において同一の構成要素及び信号には、同一の符号を付している。
【実施例１】
【００３２】
［第１の実施形態の構成の説明：図１］
まず、図１を用いて本発明のセンサ制御装置の第１の実施形態の構成を説明する。
図１において、１０１，１０７は制御手段である。１０２，１０８は容量センサである。１０３，１０９はスイッチトキャパシタ回路である。１０４，１１０はＡＤ変換手段である。１０５，１１１はセトリング実行信号生成手段である。１０６，１１２はセトリン
グ実行信号検出手段である。１２０は第１の容量センサ検出手段、１３０は第２の容量センサ検出手段である。Ｓ１０１，Ｓ１０２はセトリング実行信号である。Ｓ１０３およびＳ１０４は電気信号である。
【００３３】
第１の容量センサ検出手段１２０は、制御手段１０１と、容量センサ１０２と、スイッチトキャパシタ回路１０３と、ＡＤ変換手段１０４と、セトリング実行信号生成手段１０５と、セトリング実行信号検出手段１０６とから構成されている。
【００３４】
制御手段１０１は、スイッチトキャパシタ回路１０３，ＡＤ変換手段１０４，セトリング実行信号生成手段１０５と接続しており、これらを制御するための手段である。また、制御手段１０１は、セトリング実行信号検出手段１０６からの出力信号を受け取ることができるように接続されている。
【００３５】
容量センサ１０２は、容量値の検出を行うため、スイッチトキャパシタ回路１０３に接続している。スイッチトキャパシタ回路１０３からの電気信号Ｓ１０３は、ＡＤ変換手段１０４に入力している。ＡＤ変換手段１０４は、電気信号Ｓ１０３をＡＤ変換し、デジタル信号として出力する。
【００３６】
第２の容量センサ検出手段１３０についても、第１の容量センサ検出手段１２０と同様に、制御手段１０７，容量センサ１０８，スイッチトキャパシタ回路１０９，ＡＤ変換手段１１０，セトリング実行信号生成手段１１１，セトリング実行信号検出手段１１２で構成しており、第１の容量センサ検出手段１２０と同様に各要素は接続されている。
【００３７】
第１の容量センサ検出手段１２０のセトリング実行信号生成手段１０５は、スイッチトキャパシタ回路１０３が動作している、すなわち、セトリング動作中であることを示すために、第２の容量センサ検出手段１３０のセトリング実行信号検出手段１１２に対してセトリング実行信号Ｓ１０１を出力するために接続されている。
同様に、第２の容量センサ検出手段１３０のセトリング実行信号生成手段１１１は、スイッチトキャパシタ回路１０９がセトリング動作中であることを示すために、第１の容量センサ検出手段１２０のセトリング実行信号検出手段１０６に対してセトリング実行信号Ｓ１０２を出力するために接続されている。
【００３８】
つまり、双方の容量センサ検出手段は、セトリング動作中であることを示すセトリング実行信号を生成する手段と、セトリング実行信号の有無を検出する手段と、をそれぞれ有している。そして、一方の容量センサ検出手段は、他方の容量センサ検出手段に対して、セトリング動作中であることを示すセトリング実行信号を出力し、他方の容量センサ検出手段は、それを受信することで、一方の容量センサ検出手段がセトリング動作中であることを知るのである。
【００３９】
本発明の実施形態では、容量センサ検出手段を２つ設ける例を用いているが、容量センサ検出手段を３つ以上設けるときであっても同様である。ある容量センサ検出手段は、自分以外の他のすべての容量センサ検出手段に対して、セトリング動作中であることを示すセトリング実行信号を出力し、それを受信した他の容量センサ検出手段は、自分以外の容量センサ検出手段がセトリング動作中であることを知りえるのである。
【００４０】
［第１の実施形態におけるスイッチトキャパシタ回路の説明：図２］
次に、本発明の第１の実施形態におけるスイッチトキャパシタ回路について説明する。
図１に示すスイッチトキャパシタ回路１０３とスイッチトキャパシタ回路１０９とは、その構成が同じであるから、スイッチトキャパシタ回路１０３を例にして図２を用いて説明する。なお、すでに説明している構成には同一の番号を付与している。
【００４１】
図２に示すスイッチトキャパシタ回路は、容量センサ１０２を含むように記載している。図１に示すように、容量センサ１０２は、スイッチトキャパシタ回路１０３には含まれないが、説明をしやすくするため、記載している。
【００４２】
図２において、３０１は定電流源である。３０２はサンプリング容量である。３０３，３０４はスイッチである。図２に示す例では、スイッチ３０３，スイッチ３０４は、アナログスイッチを使用する。
Ｓ３０１〜Ｓ３０３は、制御手段１０１より出力される制御信号である。Ｓ３０１は定電流源３０１の動作を制御する信号、Ｓ３０２はスイッチ３０３を制御する信号、そして、Ｓ３０３はスイッチ３０４を制御する信号である。
【００４３】
定電流源３０１の動作は、制御手段１０１から出力される信号Ｓ３０１により制御される。ここでは、信号Ｓ３０１がＨｉｇｈレベルのとき、定電流源３０１が動作し、Ｌｏｗレベルのとき、停止するものとする。定電流源３０１は、動作しているとき、一定の電流を出力する機能を持っており、スイッチ３０３とサンプリング容量３０２との一方の端子に接続されるとともに、電気信号Ｓ１０３として図１に示すＡＤ変換手段１０４にも接続されている。
【００４４】
サンプリング容量３０２の他方の端子は、グランド端子（ＧＮＤ）に接続されている。スイッチ３０３は、他方の端子が容量センサ１０２とスイッチ３０４の一方の端子に接続されている。容量センサ１０２とスイッチ３０４の他方の端子は、ともにグランド端子に接続されている。
【００４５】
スイッチ３０３，３０４は、それぞれ制御手段１０１から出力される信号Ｓ３０２と信号Ｓ３０３とにより制御される。ここでは、スイッチ３０３は、信号Ｓ３０２がＨｉｇｈレベルのときオン、Ｌｏｗレベルのときオフするものとする。同様に、スイッチ３０４は、信号Ｓ３０３がＨｉｇｈレベルのときオン、Ｌｏｗレベルのときオフする。
図２に示すスイッチ３０３，３０４は、アナログスイッチを用いる例を示したが、それに限定されるものではなく、ＰチャンネルＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）、ＮチャンネルＭＯＳＦＥＴ、あるいはトランジスタなど信号を接続，遮断できる素子を用いることができる。
【００４６】
定電流源３０１を動作させた状態で、スイッチ３０３，３０４を一定時間交互にオンオフさせた後、定電流源３０１の動作を停止させ、スイッチ３０３をオフすることにより、電気信号Ｓ１０３の電圧は、容量センサ１０２の容量値に応じた電圧に落ち着く。これにより、電気信号Ｓ１０３は、図１に示すＡＤ変換手段１０４によりデジタル値に変換できるようになる。
【００４７】
図２に示す例では、スイッチ３０３，３０４のオンオフの制御は、図１に示す制御手段１０１からの信号Ｓ３０２および信号Ｓ３０３で行っているが、信号Ｓ３０２，Ｓ３０３と同様の制御信号を出力するハードウェア回路を設け、制御手段１０１はそのハードウェア回路を制御するといった構成としてもよい。
【００４８】
［第１の実施形態におけるセトリング実行信号生成手段の説明：図３］
次に、本発明の第１の実施形態におけるセトリング実行信号生成手段について説明する。
セトリング実行信号生成手段１０５とセトリング実行手段生成手段１１１とは、その構成が同じであるから、セトリング実行信号生成手段１０５を例にして図３を用いて説明す
る。なお、すでに説明している構成には同一の番号を付与している。
【００４９】
図３において、４０１はＤ型フリップフロップである。Ｓ１０１はセトリング実行信号である。Ｓ４０１は図１に示す制御手段１０１がＤ型フリップフロップ４０１に書き込むデータ信号である。Ｓ４０２はＤ型フリップフロップ４０１にデータ信号Ｓ４０１を書き込むためのクロック信号である。
【００５０】
Ｄ型フリップフロップ４０１は、データ端子Ｄに入力された信号レベルをクロック端子ＣＫに入力される信号の立ち上がりエッジで取り込み、出力端子Ｑから出力するという機能を有する。従って、図１に示す制御手段１０１は、データ信号Ｓ４０１にＨｉｇｈレベルを出力した状態で、クロック信号Ｓ４０２にパルスを出力すると、クロック信号Ｓ４０２の立ち上がりのタイミングで、セトリング実行信号Ｓ１０１にＨｉｇｈレベルが出力される。そして、データ信号Ｓ４０１にＬｏｗレベルを出力して、同様のクロック信号Ｓ４０２を出力すると、セトリング実行信号Ｓ１０１はＬｏｗレベルとなる。
【００５１】
図３に示す例では、セトリング実行信号生成手段１０５として、Ｄ型フリップフロップを用いたが、それに限定されるものではなく、ＪＫフリップフロップあるいはＲＳラッチなど信号レベルを保持できる素子を用いることができる。
【００５２】
［第１の実施形態におけるセトリング実行信号検出手段の説明：図４］
次に、本発明の第１の実施形態におけるセトリング実行信号検出手段について説明する。
セトリング実行信号検出手段１０６とセトリング実行手段検出手段１１２とは、その構成が同じであるから、セトリング実行信号検出手段１０６を例にして図４を用いて説明する。なお、すでに説明している構成には同一の番号を付与している。
【００５３】
図４において、５０１は３ステートバッファである。Ｓ１０２はセトリング実行信号である。Ｓ５０１は図１に示す制御手段１０１が３ステートバッファ５０１を制御する信号である。Ｓ５０２は３ステートバッファ５０１の出力信号である。
【００５４】
３ステートバッファ５０１は、信号Ｓ５０１がＨｉｇｈレベルのときオフして出力をハイインピーダンス状態にする。信号Ｓ５０１がＬｏｗレベルのときオンし、セトリング実行信号Ｓ１０２をそのまま信号Ｓ５０２として出力する機能を有する。従って、図１に示す制御手段１０１は、信号Ｓ５０１をＬｏｗレベルにすることにより、第２の容量センサ検出手段１３０のセトリング実行信号生成手段１１１より出力されたセトリング実行信号Ｓ１０２のレベルを確認することができる。
【００５５】
図４に示す例では、セトリング実行信号検出手段１０６として、制御信号がＬｏｗレベルでオンとなる３ステートバッファを用いたが、それに限定されるものではなく、制御信号がＨｉｇｈでオンとなる３ステートバッファ、または、３ステートインバータ、オープンドレインバッファなど信号を遮断できる素子を用いることができる。さらに、ＡＮＤゲートやＯＲゲートなど、信号をマスクできるものも用いることができる。
【００５６】
［第１の実施形態におけるＡＤ変換手段の説明：図５］
次に、本発明の第１の実施形態における制御手段について説明する。
ＡＤ変換手段１０４とＡＤ変換手段１１０とは、その構成が同じであるから、ＡＤ変換手段１０４を例にして図５を用いて説明する。なお、すでに説明している構成には同一の番号を付与している。
【００５７】
図５において、６０１はＡＤ変換器である。Ｓ１０３は電気信号である。Ｓ６０１は、
図１に示す制御手段１０１が出力するＡＤ変換器６０１を制御する信号である。Ｓ６０２はＡＤ変換器６０１が出力するデジタル信号である。Ｓ６０３はＡＤ変換器が図１に示す制御手段１０１に対して出力するＡＤ変換の終了信号である。
【００５８】
ＡＤ変換器６０１は、信号Ｓ６０１がＨｉｇｈレベルのとき動作し電気信号Ｓ１０３のＡＤ変換を行い、Ｌｏｗレベルのとき停止するものとする。また、ＡＤ変換動作が終了すると、信号Ｓ６０３にＨｉｇｈレベルを出力する機能を有する。これは、ＡＤ変換の結果であるデジタル信号を出力する準備が整ったことを示す。
【００５９】
ここで、ＡＤ変換器の変換方式は、特定の方式に限定されるものではない。また、図５に示す例では、ＡＤ変換器６０１へのＡＤ変換の指示を信号Ｓ６０１のレベル変化で行っているが、シリアル通信、パラレル通信などを通したコマンドによる指示でもよい。同様に、ＡＤ変換の終了信号もシリアル通信、パラレル通信などを通してステータス情報を読み取る方法でもよい。さらに、ＡＤ変換器６０１へ指示を出す信号Ｓ６０１とＡＤ変換終了の信号を受け取る信号とが共通の信号でもかまわない。
【００６０】
［第１の実施形態における制御手段の説明：図６］
次に、本発明の第１の実施形態における制御手段について説明する。制御手段１０１と制御手段１０７とは、その構成が同じであるから、制御手段１０１を例にして図６を用いて説明する。なお、すでに説明している構成には同一の番号を付与している。
【００６１】
図６において、７０１はプログラム用のメモリ，動作用メモリ，汎用タイマ機能，汎用ＩＯ端子などを内蔵する一般的な１チップマイクロコントローラである。Ｓ５０２は、図１に示すセトリング実行信号検出手段１０６の出力信号である。
【００６２】
Ｓ３０１は図１および図２に示すスイッチトキャパシタ回路１０３の定電流源３０１を制御する信号である。Ｓ３０２はスイッチトキャパシタ回路１０３のスイッチ３０３を制御する信号である。Ｓ３０３はスイッチトキャパシタ回路１０３のスイッチ３０４を制御する信号である。
【００６３】
Ｓ４０１は、図１および図３に示すセトリング実行信号生成手段１０５のＤ型フリップフロップ４０１のデータ信号である。Ｓ４０２は、セトリング実行信号生成手段１０５のＤ型フリップフロップ４０１のクロック信号である。
【００６４】
Ｓ５０１は、図１および図４に示すセトリング実行信号検出手段１０６の３ステートバッファ５０１を制御する信号である。
Ｓ６０１は、図１および図５に示すＡＤ変換手段１０４のＡＤ変換器６０１を制御する信号である。Ｓ６０３は、ＡＤ変換器６０１が出力するＡＤ変換終了信号である。
【００６５】
１チップマイクロコントローラ７０１は、内蔵メモリに書き込まれたプログラムに従って動作し、内蔵の汎用ＩＯ機能を用いて信号を出力または確認し、スイッチトキャパシタ回路１０３，ＡＤ変換手段１０４，セトリング実行信号生成手段１０５，セトリング実行信号検出手段１０６を制御する。
【００６６】
図６に示す例では、制御手段１０１として、１チップマイクロコントローラを用いたが、それに限定されるものではなく、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ：プログラム可能な集積回路）またはＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ：論理回路を変更可能な集積回路）などで構成されてもよく、もちろん、ディスクリートの回路で構成されてもよい。
【００６７】
［第１の実施形態の動作の説明：図１〜図８］
次に、本発明のセンサ制御装置における第１の実施形態の動作について図１〜図８を用いて詳細に説明する。第１の容量センサ検出手段１２０と第２の容量センサ検出手段１３０との動作は同じであるので、第１の容量センサ検出手段１２０の動作を取り上げて説明する。図１から図６は、すでに説明しているので、ここでの説明は省略する。図７，図８は、制御手段１０１の動作手順を示した処理例をフロー図の形式で示すものである。
【００６８】
図７において、８０１は、第２の容量センサ検出手段１３０のセトリング実行信号生成手段１１１から出力されるセトリング実行信号Ｓ１０２のレベルを確認する手順である。８０２は、第１の容量センサ検出手段１２０のセトリング実行信号Ｓ１０１をＬｏｗレベルにする手順である。８０３は、スイッチトキャパシタ回路１０３の定電流源３０１の動作を開始する手順である。８０４は、スイッチトキャパシタ回路１０３のスイッチ３０３をオンするとともに、スイッチ３０４をオフする手順である。８０５は、スイッチトキャパシタ回路１０３のスイッチ３０３をオフするとともに、スイッチ３０４をオンする手順である。８０６は、セトリング動作に必要な時間が経過したかを確認する手順である。８０７は、スイッチ３０３をオフするとともに、定電流源３０１の動作を停止する手順である。８０８は、セトリング実行信号Ｓ１０１をＨｉｇｈレベルにする手順である。
【００６９】
図８において、９０１は、ＡＤ変換手段１０４のＡＤ変換器６０１の動作を開始する手順である。９０２は、ＡＤ変換器６０１の変換動作終了を確認する手段である。９０３は、ＡＤ変換器６０１の動作を停止する手順である。
【００７０】
まず、図７の手順８０１に示すように、制御手段１０１は、３ステートバッファ５０１への信号Ｓ５０１をＬｏｗレベルにすることにより、セトリング実行信号生成手段１１１からのセトリング実行信号Ｓ１０２のレベルを確認し、セトリング実行信号Ｓ１０２がＨｉｇｈレベルになるのを待つ。セトリング実行信号Ｓ１０２がＬｏｗレベルの間は、第２の容量センサ検出手段１３０がセトリング動作中であると判断し、次の手順８０２へは進まない。ここで、セトリング実行信号Ｓ１０１およびセトリング実行信号Ｓ１０２とも、Ｌｏｗレベルでセトリング動作中、Ｈｉｇｈレベルでセトリング動作をしていないことを表すものとする。
【００７１】
セトリング実行信号Ｓ１０２がＨｉｇｈレベルであることを確認したら、手順８０２で第１の容量センサ検出手段１２０がセトリング動作中であることを示すため、セトリング実行信号生成手段１０５から出力されるセトリング実行信号をＬｏｗにする。具体的には、制御手段１０１は、Ｄ型フリップフロップ４０１の信号Ｓ４０１にＬｏｗレベルを出力した状態で、信号Ｓ４０２に立ち上がりエッジを有するような信号を出力する。
【００７２】
次に、制御手段１０１は、定電流源３０１の動作を開始するために信号Ｓ３０１にＨｉｇｈレベルを出力する。
【００７３】
続いて、制御手段１０１は、手順８０４および手順８０５でスイッチ３０３およびスイッチ３０４を交互にオンオフさせるように信号Ｓ３０２および信号Ｓ３０３を出力する。
手順８０６に示すように、これをセトリング動作を完了するのに必要な期間繰り返す。スイッチ３０３，３０４のオンオフ時間、およびセトリング動作を完了するのに必要な時間は、スイッチトキャパシタ回路１０３を構成する部品の特性、および容量センサ１０２の検出範囲などセンサ制御装置の仕様で異なるため、あらかじめ、実験で求めておくとよい。
【００７４】
セトリング動作を完了する時間を経過したら、制御手段１０１は、スイッチ３０３をオ
フするために信号Ｓ３０２にＬｏｗレベルを出力するとともに、定電流源３０１の動作を停止するために信号Ｓ３０１にＬｏｗレベルを出力する（手順８０７）。これにより、スイッチトキャパシタ回路１０３は、サンプリング容量３０２に保持された容量センサ１０２の容量値に応じた電圧を電気信号Ｓ１０３として出力する。
【００７５】
そして、セトリング動作を終了したことを第２の容量センサ検出手段１３０に知らせるために、セトリング実行信号Ｓ１０１にＨｉｇｈレベルを出力するようにセトリング実行信号生成手段１０５に対し指示を出す（手順８０８）。具体的には、制御手段１０１は、Ｄ型フリップフロップ４０１の信号Ｓ４０１にＨｉｇｈレベルを出力した状態で、信号Ｓ４０２に立ち上がりエッジを有するような信号を出力する。
【００７６】
続いて、手順９０１において、制御手段１０１は、ＡＤ変換手段１０４に対して、スイッチトキャパシタ回路１０３からの電気信号Ｓ１０３のＡＤ変換を開始するように信号Ｓ６０１にＨｉｇｈレベルを出力する。
【００７７】
そして、制御手段１０１は、手順９０２に示すようにＡＤ変換器６０１のＡＤ変換動作が終了する、すなわち信号Ｓ６０３がＨｉｇｈレベルを出力するまで待つ。
【００７８】
信号Ｓ６０３のＨｉｇｈレベルが検出され、ＡＤ変換動作の終了が確認されると、制御手段１０１は、ＡＤ変換器６０１の動作を停止するために信号Ｓ６０１をＬｏｗレベルにする（手順９０３）。
【００７９】
以上が、第１の実施形態における容量センサ検出手段１２０の一連の処理である。第１の実施形態では、セトリング実行信号生成手段１０５およびセトリング実行信号検出手段１０６を制御手段１０１とは別の構成で実現しているが、制御手段１０１が備えている汎用ＩＯ機能などを用いることで、一体に構成することができる。
また、制御手段１０１として使われる１チップマイクロコントローラには、ＡＤ変換器を内蔵しているものが多く見られる。ＡＤ変換手段１０４は、そういった１チップマイクロコントローラ内蔵のＡＤ変換器を使用してもよい。さらに、スイッチトキャパシタ回路を内蔵している１チップマイクロコントローラも存在する。従って、スイッチトキャパシタ回路１０３も、そのような１チップマイクロコントローラ内蔵の機能を使うこともできる。
【００８０】
このように、複数の容量センサ検出手段のセトリング動作が重ならないようにして容量センサの容量値を検出することにより、セトリング動作において他の容量センサ検出手段のセトリング動作によるノイズの影響を受けることなく、正確な容量値検出を行うことができる。これにより、バラつきのないデジタル信号を得ることができ、正確な脈波波形を検出することができる。
【実施例２】
【００８１】
［第２の実施形態の構成の説明：図９］
次に、図９を用いて本発明のセンサ制御装置の第２の実施形態の構成を説明する。
本発明のセンサ制御装置の第２の実施形態は、複数の容量センサ検出手段から出力されるセトリング実行信号の送受信を共通の信号で行うように構成したものである。つまり、セトリング実行信号生成手段とセトリング実行信号検出手段とを１つのセトリング実行信号生成検出手段で構成するものである。
【００８２】
図９において、２０１，２０２はセトリング実行信号生成検出手段である。２１０は第１の容量センサ検出手段、２２０は第２の容量センサ検出手段である。Ｓ２０１はセトリング実行信号である。その他の構成は、第１の実施形態と同様であるので、同一の番号を
付与し、ここでの説明は省略する。
【００８３】
なお、第２の実施形態の第１の容量センサ検出手段２１０と第１の実施形態の第１の容量センサ検出手段１２０、第２の実施形態の第２の容量センサ検出手段２２０と第１の実施形態の第２の容量センサ検出手段１３０とは、それぞれ「第１」，「第２」と表記している。このような表記は、一方の容量センサ検出手段と他方の容量センサ検出手段とを分かつために便宜上用いているものであるから、説明をしやすくするため、第２の実施形態の説明においても、容量センサ検出手段は、「第１」，「第２」と表記する。
【００８４】
第１の容量センサ検出手段２１０は、制御手段１０１と、容量センサ１０２と、スイッチトキャパシタ回路１０３と、ＡＤ変換手段１０４と、セトリング実行信号生成検出手段２０１とから構成されている。
【００８５】
制御手段１０１は、セトリング実行信号生成検出手段２０１と信号の送受を行う。第１の容量センサ検出手段２１０を構成するその他の要素との接続については、すでに説明した第1の実施形態と同じである。なお、第２の容量センサ検出手段２２０についても同様である。
【００８６】
第１の容量センサ検出手段２１０のセトリング実行信号生成検出手段２０１が、スイッチトキャパシタ回路１０３が動作している、すなわちセトリング動作中であることを示すために第２の容量センサ検出手段２２０のセトリング実行信号生成検出手段２０２に対して出力するセトリング実行信号Ｓ２０１と、第２の容量センサ検出手段２２０のセトリング実行信号生成検出手段２０２が、スイッチトキャパシタ回路１０９がセトリング動作中であることを示すために第１の容量センサ検出手段２１０のセトリング実行信号生成検出手段２０１に対して出力するセトリング実行信号Ｓ２０１とは、共通の信号を用いる。
【００８７】
［第２の実施形態におけるセトリング実行信号生成検出手段の説明：図１０］
次に、本発明の第２の実施形態におけるセトリング実行信号生成検出手段２０１について説明する。セトリング実行信号生成検出手段２０１とセトリング実行手段生成手段２０２とは、その構成が同じであるから、セトリング実行信号生成手段２０１を例にして図１０を用いて説明する。なお、すでに説明している構成には同一の番号を付与している。
【００８８】
図１０において、１００１はＤ型フリップフロップである。１００２は３ステートバッファである。１００３は抵抗である。１００４はＦＥＴである。
Ｓ２０１はセトリング実行信号、Ｓ４０１は制御手段１０１がＤ型フリップフロップ１００１に書き込むデータ信号、Ｓ４０２は制御手段１０１がＤ型フリップフロップ１００１にデータ信号Ｓ４０１を書き込むためのクロック信号、Ｓ５０１は制御手段１０１が３ステートバッファ１００２を制御する信号、Ｓ５０２は３ステートバッファ１００２の出力信号である。
【００８９】
Ｄ型フリップフロップ１００１は、データ端子Ｄに入力された信号レベルをクロック端子ＣＫに入力される信号の立ち上がりエッジで取り込み、同じ極性のレベルを出力端子Ｑから出力し、反転した極性のレベルをＱＢより出力するという機能を有している。従って、制御手段１０１は、データ信号Ｓ４０１にＨｉｇｈレベルを出力した状態で、クロック信号Ｓ４０２にパルスを出力すると、クロック信号Ｓ４０２の立ち上がりのタイミングで、ＱＢ端子にＬｏｗレベルが出力される。そして、データ信号Ｓ４０１にＨｉｇｈレベルを出力して同様のクロック信号Ｓ４０２を出力すると、ＱＢ端子はＬｏｗレベルとなる。
【００９０】
図１０に示す例では、セトリング実行信号Ｓ２０１を出力するためにＤ型フリップフロップを用いたが、それに限定されるものではなく、ＪＫフリップフロップあるいはＲＳラ
ッチなど信号レベルを保持できる素子を用いることができる。
【００９１】
３ステートバッファ１００２は、信号Ｓ５０１がＨｉｇｈレベルのときオフして出力をハイインピーダンス状態にする。信号Ｓ５０１がＬｏｗレベルのときオンし、セトリング実行信号Ｓ２０１をそのまま信号Ｓ５０２として出力する機能を有している。従って、制御手段１０１は、信号Ｓ５０１をＬｏｗレベルにすることにより、容量センサ検出手段２２０のセトリング実行信号生成検出手段２０２より出力されたセトリング実行信号Ｓ２０１のレベルを確認することができる。
【００９２】
図１０に示す例では、セトリング実行信号Ｓ２０１を確認する構成として、制御信号がＬｏｗレベルでオンとなる３ステートバッファを用いたが、それに限定されるものではなく、制御信号がＨｉｇｈでオンとなる３ステートバッファ、または、３ステートインバータ、オープンドレインバッファなど信号を遮断できる素子を用いることができる。さらに、ＡＮＤゲート、ＯＲゲートなど信号をマスクできるものであってもよい。
【００９３】
ＦＥＴ１００４は、ゲート端子ＧがＤ型フリップフロップ１００１のＱＢ端子に接続されている。ソース端子Ｓは、グランドレベルＧＮＤに接続されている。そして、ドレイン端子ＤＲは、３ステートバッファ１００２の入力端子と抵抗１００３の一方の端子に接続されるとともに、セトリング実行信号Ｓ２０１としてセトリング実行信号生成検出手段２０２に接続されている。
【００９４】
抵抗１００３の他方の端子は、ＶＣＣレベルに接続されている。ここで、ＶＣＣレベルは、Ｈｉｇｈレベルと同一のレベルであるとする。
【００９５】
図１０に示す例において、ＦＥＴ１００４は、ＮチャンネルＭＯＳＦＥＴで構成されているものとする。ＮチャンネルＭＯＳＦＥＴは、ソース端子Ｓより高い電圧をゲート端子Ｇに印加することにより、ドレイン端子ＤＲとソース端子Ｓとの間がオン状態となる。これにより、Ｄ型フリップフロップ１００１のＱＢ端子より、Ｈｉｇｈレベルが出力されると、オン状態となり、セトリング実行信号Ｓ２０１は、Ｌｏｗレベルとなる。そして、Ｄ型フリップフロップ１００１のＱＢ端子より、Ｌｏｗレベルが出力されると、ＦＥＴ１００４がオフ状態となり、ドレイン端子ＤＲは、ハイインピーダンスとなるが、抵抗１００３によりＶＣＣレベルにプルアップされているため、Ｈｉｇｈレベルを出力することになる。
【００９６】
ＦＥＴ１００４は、ＣＭＯＳ出力を一般的なオープンドレイン出力に変換する役割を持っているが、このように、オープンドレイン出力とすることにより、複数の容量センサ検出手段のセトリング実行信号をワイアードオアで接続することができ、配線の数およびスペースを削減することができる。
【００９７】
図１０に示す例では、ＦＥＴ１００４としてＮチャンネルＭＯＳＦＥＴを用いたが、それに限定されるものではなく、オープンドレイン出力のバッファやオープンドレイン出力のＡＮＤゲート、あるいはトランジスタなどでも構成することができる。
【００９８】
抵抗１００３は、セトリング実行信号Ｓ２０１をプルアップする目的で設けられているため、抵抗値は、ＦＥＴ１００４に使用される素子の電流供給能力に応じて選択される。
また、セトリング信号Ｓ２０１は、複数の容量センサ検出手段内のセトリング実行信号生成検出手段の全てに共通な信号であるため、抵抗１００３は、全てのセトリング実行信号生成検出手段に設けられる必要はない。どれか１つのセトリング実行信号生成検出手段に設ければ、セトリング信号Ｓ２０１をプルアップすることができるのである。
【００９９】
なお、第２の実施形態における制御手段１０１、スイッチトキャパシタ回路１０３、およびＡＤ変換手段１０４は、第１の実施形態と同一であるため、ここでの説明は省略する。
【０１００】
［第２の実施形態の動作の説明：図９〜図１１］
次に、本発明のセンサ制御装置における第２の実施形態の動作について図９から図１１を用いて詳細に説明する。第１の容量センサ検出手段２１０と第２の容量センサ検出手段２２０との動作は同じであるので、第１の容量センサ検出手段２１０の動作を取り上げて説明する。図１１は、第２の実施形態における制御手段１０１および制御手段１０７の動作手順を示した処理例をフロー図の形式で示すものである。
【０１０１】
図１１において、１１０１は、第２の容量センサ検出手段２２０のセトリング実行信号生成検出手段２０２から出力されるセトリング実行信号Ｓ２０１のレベルを確認する手順である。１１０２は、セトリング実行信号Ｓ２０１をＬｏｗレベルにする手順である。１１０３は、スイッチトキャパシタ回路１０３の定電流源３０１の動作を開始する手順である。１１０４は、スイッチトキャパシタ回路１０３のスイッチ３０３をオンするとともに、スイッチ３０４をオフする手順である。１１０５は、スイッチトキャパシタ回路１０３のスイッチ３０３をオフするとともに、スイッチ３０４をオンする手順である。１１０６は、セトリング動作に必要な時間が経過したかを確認する手順である。１１０７は、スイッチ３０３をオフするとともに、定電流源３０１の動作を停止する手順である。１１０８は、セトリング実行信号Ｓ２０１をＨｉｇｈレベルにする手順である。
【０１０２】
まず、図１１の手順１１０１に示すように、制御手段１０１は、３ステートバッファ１００２への信号Ｓ５０１をＬｏｗレベルにすることにより、第２の容量センサ検出手段２２０のセトリング実行信号生成検出手段２０２がセトリング実行信号Ｓ２０１にＬｏｗレベルを出力しているかを確認する。セトリング実行信号Ｓ２０１がＬｏｗレベルの間は、第２の容量センサ検出手段２２０がセトリング動作中であると判断し、セトリング実行信号Ｓ１０２がＨｉｇｈレベルになるまで、次の手順１１０２へは進まない。ここで、セトリング実行信号Ｓ２０１は、Ｌｏｗレベルでセトリング動作中、Ｈｉｇｈレベルでセトリング動作をしていないことを表すものとする。
【０１０３】
セトリング実行信号Ｓ２０１がＨｉｇｈレベルであることを確認したら、手順１１０２において第１の容量センサ検出手段２１０がセトリング動作中であることを示すため、セトリング実行信号生成検出手段２０１に指示を出し、セトリング実行信号Ｓ２０１をＬｏｗにする。具体的には、制御手段１０１は、Ｄ型フリップフロップ１００１の信号Ｓ４０１にＬｏｗレベルを出力した状態で、信号Ｓ４０２に立ち上がりエッジを有するような信号を出力する。
【０１０４】
次に、制御手段１０１は、定電流源３０１の動作を開始するために信号Ｓ３０１にＨｉｇｈレベルを出力する。
【０１０５】
続いて、制御手段１０１は、手順１１０４および手順１１０５でスイッチ３０３およびスイッチ３０４を交互にオンオフさせるように信号Ｓ３０２および信号Ｓ３０３を出力する。手順１１０６に示すように、これをセトリング動作を完了するのに必要な期間繰り返す。スイッチ３０３、スイッチ３０４のオンオフ時間、およびセトリング動作を完了するのに必要な時間は、スイッチトキャパシタ回路１０３を構成する部品の特性、および容量センサの検出範囲などセンサ制御装置の仕様で異なるため、あらかじめ、実験で求めておくとよい。
【０１０６】
セトリング動作を完了する時間を経過したら、制御手段１０１は、スイッチ３０３をオ
フするために信号Ｓ３０２にＬｏｗレベルを出力するとともに、定電流源３０１の動作を停止するために信号Ｓ３０１にＬｏｗレベルを出力する（手順１１０７）。これにより、スイッチトキャパシタ回路１０３は、サンプリング容量３０２に保持された容量センサ１０２の容量値に応じた電圧を電気信号Ｓ１０３として出力する。
【０１０７】
そして、セトリング動作を終了したことを容量センサ検出手段２２０に知らせるために、セトリング実行信号Ｓ２０１にＨｉｇｈレベルを出力するようにセトリング実行信号生成検出手段２０１に対し指示を出す（手順１１０８）。具体的には、制御手段１０１は、Ｄ型フリップフロップ１００１の信号Ｓ４０１にＨｉｇｈレベルを出力した状態で、信号Ｓ４０２に立ち上がりエッジを有するような信号を出力する。
【０１０８】
続いて、ＡＤ変換手段１０４の制御を行うが、第１の実施形態と同一であるため、ここでの説明は、省略する。
【０１０９】
以上が、第２の実施形態における第１の容量センサ検出手段２１０の一連の処理である。第２の実施形態では、セトリング実行信号生成検出手段２０１を制御手段１０１とは別の回路で実現しているが、すでに説明した第１の実施形態と同様に、制御手段１０１が備えている汎用ＩＯ機能などで実現してもよい。また、ＡＤ変換手段１０４は、１チップマイクロコントローラ内蔵のＡＤ変換器を使用してもよく、スイッチトキャパシタ回路を内蔵している１チップマイクロコントローラを用いるのであれば、スイッチトキャパシタ回路１０３は、そのような１チップマイクロコントローラ内蔵の機能を使うこともできる。
【０１１０】
このように、複数の容量センサ検出手段のセトリング動作が重ならないようにして容量センサの容量値を検出することにより、セトリング動作において他の容量センサ検出手段のセトリング動作によるノイズの影響を受けることなく、正確な容量値検出を行うことができる。これにより、バラつきのないデジタル信号を得ることができ、正確な脈波波形を検出することができる。
【０１１１】
さらに、セトリング実行信号Ｓ２０１をオープンドレイン出力とすることにより、複数の容量センサ検出手段のセトリング実行信号をワイアードオアで接続することができ、配線の数、すなわち配線スペースを削減することができる。従って、このような構成は、容量センサ検出手段の数が多い構成ほど有効となる。
【０１１２】
さらに、セトリング実行信号生成検出手段を１チップマイクロコントローラの汎用ＩＯ機能で実現するような場合に、使用するＩＯ数を削減することができ、より小型の１チップマイクロコントローラが使用できるようになり、装置を小型化することができるのである。
【０１１３】
［異なる動作の説明：図１〜図６、図１２］
以上説明した本発明の第１の実施形態および第２の実施形態の制御手段１０１，１０７の動作は、それに限定するものではない。次に、別の動作を図を用いて説明する。以下、説明する動作については、便宜上、第３の動作と称して説明する。
この第３の動作は、第１の実施形態の構成および第２の実施形態の構成のいずれにも適用できるが、第１の実施形態の構成で説明を行う。図１２は、第３の動作を説明するための動作手順を示したフロー図であり、制御手段１０１および制御手段１０７の動作手順を示したものである。
【０１１４】
図１２において、１２０１は、第２の容量センサ検出手段１３０のセトリング実行信号生成手段１１１から出力されるセトリング実行信号Ｓ１０２のレベルを確認する手順である。１２０２は、スイッチトキャパシタ回路１０３の定電流源３０１の動作を開始する手
順である。１２０３は、スイッチトキャパシタ回路１０３のスイッチ３０３をオンするとともに、スイッチ３０４をオフする手順である。１２０４は、スイッチトキャパシタ回路１０３のスイッチ３０３をオフするとともに、スイッチ３０４をオンする手順である。１２０５は、セトリング実行信号Ｓ１０１をＬｏｗレベルにする手順である。１２０６は、セトリング動作に必要な時間が経過したかを確認する手順である。１２０７は、スイッチ３０３をオフするとともに、定電流源３０１の動作を停止する手順である。１２０８は、セトリング実行信号Ｓ１０１をＨｉｇｈレベルにする手順である。
【０１１５】
まず、図１２の手順１２０１に示すように、制御手段１０１は、３ステートバッファ５０１への信号Ｓ５０１をＬｏｗレベルにすることにより、セトリング実行信号生成手段１１１からのセトリング実行信号Ｓ１０２のレベルを確認し、セトリング実行信号Ｓ１０２がＨｉｇｈレベルになるのを待つ。セトリング実行信号Ｓ１０２がＬｏｗレベルの間は、容量センサ検出手段１３０がセトリング動作中であると判断し、次の手順８０２へは進まない。ここで、セトリング実行信号Ｓ１０１およびセトリング実行信号Ｓ１０２とも、Ｌｏｗレベルでセトリング動作中、Ｈｉｇｈレベルでセトリング動作をしていないことを表すものとする。
【０１１６】
セトリング実行信号Ｓ１０２がＨｉｇｈレベルであることを確認したら、手順１２０２において、制御手段１０１は、定電流源３０１の動作を開始するために信号Ｓ３０１にＨｉｇｈレベルを出力する。
【０１１７】
続いて、制御手段１０１は、手順１２０３および手順１２０４でスイッチ３０３およびスイッチ３０４を交互にオンオフさせるように信号Ｓ３０２および信号Ｓ３０３を出力する。手順１２０６に示すように、手順１２０３および手順１２０４をセトリング動作を完了するのに必要な期間繰り返す。スイッチ３０３，３０４のオンオフ時間、およびセトリング動作を完了するのに必要な時間は、スイッチトキャパシタ回路１０３を構成する部品の特性、および容量センサの検出範囲などセンサ制御装置の仕様で異なるため、あらかじめ、実験で求めておくとよい。
【０１１８】
手順１２０５において、容量センサ検出手段１２０は、セトリング動作中であることを示すため、セトリング実行信号生成手段１０５から出力されるセトリング実行信号をＬｏｗにする。具体的には、制御手段１０１は、Ｄ型フリップフロップ４０１の信号Ｓ４０１にＬｏｗレベルを出力した状態で、信号Ｓ４０２に立ち上がりエッジを有する信号を出力する。
【０１１９】
第３の動作において、手順１２０５は、手順１２０４の後に行われているが、手順１２０３から手順１２０６の間で表されるセトリング動作開始から終了までの間であれば、どのタイミングでも、何回行われてもよい。
【０１２０】
セトリング動作を完了する時間を経過したら、制御手段１０１は、スイッチ３０３をオフするために信号Ｓ３０２にＬｏｗレベルを出力するとともに、定電流源３０１の動作を停止するために信号Ｓ３０１にＬｏｗレベルを出力する（手順１２０７）。これにより、スイッチトキャパシタ回路１０３は、サンプリング容量３０２に保持した容量センサ１０２の容量値に応じた電圧を電気信号Ｓ１０３として出力する。
【０１２１】
そして、セトリング動作を終了したことを第２の容量センサ検出手段１３０に知らせるために、セトリング実行信号Ｓ１０１にＨｉｇｈレベルを出力するようにセトリング実行信号生成手段１０５に対し指示を出す（手順１２０８）。具体的には、制御手段１０１は、Ｄ型フリップフロップ４０１の信号Ｓ４０１にＨｉｇｈレベルを出力した状態で、信号Ｓ４０２に立ち上がりエッジを有するような信号を出力する。
【０１２２】
続いて、ＡＤ変換手段１０４の制御を行うが、第１の実施形態と同一であるため、ここでの説明は、省略する。
【０１２３】
以上が、第３の動作における第１の容量センサ検出手段１２０の一連の処理である。第３の動作は、複数の容量センサ検出手段のセトリング動作が重ならないようにして容量センサの容量値を検出することに加えて、セトリング実行信号をセトリング動作中にＬｏｗレベルにすることにより、Ｌｏｗレベルの出力期間が短縮されるという効果を有している。
これにより、容量センサ検出手段の待ち時間が短縮され、容量センサの容量値を検出する処理時間も短縮される。
【産業上の利用可能性】
【０１２４】
本発明のセンサ制御装置は、正確な容量値検出を短い処理時間で行うことができるため、センサからの正確な信号検出や低消費電流が要求される心拍計や血圧計、脈波を用いる身体機能測定装置に搭載することができる。
【図面の簡単な説明】
【０１２５】
【図１】本発明のセンサ制御装置の第１の実施形態を説明するブロック図である。
【図２】本発明のセンサ制御装置のスイッチトキャパシタ回路を説明する回路図である。
【図３】本発明のセンサ制御装置の第１の実施形態におけるセトリング実行信号生成手段を説明する回路図である。
【図４】本発明のセンサ制御装置の第１の実施形態におけるセトリング実行信号検出手段を説明する回路図である。
【図５】本発明のセンサ制御装置のＡＤ変換手段を説明する回路図である。
【図６】本発明のセンサ制御装置の制御手段を説明する回路図である。
【図７】本発明のセンサ制御装置の第１の実施形態における制御手段の処理を説明するフロー図である。
【図８】本発明のセンサ制御装置の第１の実施形態における制御手段の処理を説明するフロー図である。
【図９】本発明のセンサ制御装置の第２の実施形態を説明するブロック図である。
【図１０】本発明のセンサ制御装置の第２の実施形態におけるセトリング実行信号生成検出手段を説明する回路図である。
【図１１】本発明のセンサ制御装置の第２の実施形態における制御手段の処理を説明するフロー図である。
【図１２】本発明のセンサ制御装置の制御手段の異なる処理動作を説明するフロー図である。
【図１３】スイッチトキャパシタ回路を説明する回路図である。
【図１４】特許文献１に示した従来技術を説明する回路図である。
【符号の説明】
【０１２６】
１０１，１０７  制御手段
１０２，１０８  容量センサ
１０３，１０９  スイッチトキャパシタ回路
１０４，１１０  ＡＤ変換手段
１０５，１１１  セトリング実行信号生成手段
１０６，１１２  セトリング実行信号検出手段
２０１，２０２  セトリング実行信号生成検出手段
１２０，２１０  第１の容量センサ検出手段
１３０，２２０  第２の容量センサ検出手段
Ｓ１０１、Ｓ１０２、Ｓ２０１  セトリング実行信号
【図１】
2009231865.tif 000003
【図２】
2009231865.tif 000004
【図３】
2009231865.tif 000005
【図４】
2009231865.tif 000006
【図５】
2009231865.tif 000007
【図６】
2009231865.tif 000008
【図７】
2009231865.tif 000009
【図８】
2009231865.tif 000010
【図９】
2009231865.tif 000011
【図１０】
2009231865.tif 000012
【図１１】
2009231865.tif 000013
【図１２】
2009231865.tif 000014
【図１３】
2009231865.tif 000015
【図１４】
2009231865.tif 000016