(57)【要約】【課題】  非極性面を主面としたIII族窒化物半導体を用いて、積層欠陥の密度が小さい電界効果トランジスタを提供すること。【解決手段】  非極性面を主面とする基板２の主面からチャネル層４を成長させ、このチャネル層４上にさらに電子閉じ込め層５を成長させることによって、基板２の一方側に窒化物半導体積層構造部３を形成する。チャネル層４および電子閉じ込め層５を成長させるとき、これらを構成するIII族窒化物半導体の格子定数が一致するように、これらのIII族原子のモル分率を適切な値に定める。これにより、チャネル層４上に、チャネル層４とのｃ軸方向における格子定数が一致する格子整合系の電子閉じ込め層５を形成する。【選択図】図１
2009218290.tif 000002
【特許請求の範囲】
【請求項１】
非極性面を主面とするIII族窒化物半導体からなるチャネル層と、
前記チャネル層上に成長され、ｃ軸方向における格子定数が前記チャネル層と一致する格子整合系のIII族窒化物半導体からなる電子閉じ込め層と
を含む、電界効果トランジスタ。
【請求項２】
前記チャネル層が、ＡｌxＧａ1-xＮ（０≦ｘ＜１）で表わされるIII族窒化物半導体からなり、
前記電子閉じ込め層が、Ａｌ1-yＩｎyＮ（０≦ｙ≦０．３）で表わされるIII族窒化物半導体からなる、請求項１に記載の電界効果トランジスタ。
【請求項３】
前記チャネル層が、前記チャネル層と組成の等しいIII族窒化物半導体からなる基板上に成長されている、請求項１または２に記載の電界効果トランジスタ。
【請求項４】
前記チャネル層が、基板上に成長されており、
この基板と前記チャネル層との間には、前記チャネル層と組成の等しいIII族窒化物半導体からなり、かつ、臨界膜厚以上の厚さのバッファ層が介在されている、請求項１〜３のいずれか一項に記載の電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III族窒化物半導体を用いた電界効果トランジスタに関する。
【背景技術】
【０００２】
従来、衛星放送の受信用アンテナ、カーナビゲーションシステムなどに搭載される低雑音増幅素子として、ＧａＡｓ（ガリウムヒ素）を用いたＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）が知られている。近年、III族窒化物半導体を用いたＨＥＭＴが、耐圧性、高温動作性などに優れることから、種々提案されている。
例えば、ｃ面を主面とするサファイア基板からなる支持基体と、この支持基体上にＧａＮなどからなる種付け層を介して設けられた高純度ＧａＮ層およびＡｌドープＧａＮ層を含むＧａＮ系化合物層と、このＧａＮ系化合物層上に設けられたＡｌxＧａ1-xＮエピタキシャル層とを備えるＨＥＭＴが提案されている（特許文献１参照。）。
【０００３】
ＧａＮ系化合物層およびＡｌxＧａ1-xＮエピタキシャル層の界面近傍では、ｃ面の法線方向（ｃ軸方向）に沿って生じるピエゾ電界によって、ＧａＮ系化合物層内に２次元電子ガスが生じている。ＨＥＭＴでは、２次元電子ガスを、ソース電極とドレイン電極との間を導通させるチャネルとすることで、そのトランジスタ動作が行なわれる。
【特許文献１】特開２００６−３３９４５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、ａ面、ｍ面などの非極性（ノンポーラ）面を主面とする基板からIII族窒化物半導体を成長させて作製されるＨＥＭＴが、ノーマリオフを実現できると考えられることから、その研究・開発が進められている。
しかし、非極性面を主面としてIII族窒化物半導体をヘテロエピタキシャル成長させて、チャネルが形成されるＧａＮ系化合物層と、チャネル層に電子を供給するＡｌxＧａ1-xＮエピタキシャル層とを形成すると、非極性面に平行なｃ軸方向におけるこれら層の格子定数の差に起因して、多数の積層欠陥が生じてしまう。
【０００５】
そこで、本発明の目的は、非極性面を主面としたIII族窒化物半導体を用いて、積層欠陥の密度が小さい電界効果トランジスタを提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するための請求項１記載の発明は、非極性面を主面とするIII族窒化物半導体からなるチャネル層と、前記チャネル層上に成長され、ｃ軸方向における格子定数が前記チャネル層と一致する格子整合系のIII族窒化物半導体からなる電子閉じ込め層とを含む、電界効果トランジスタである。
この構成によれば、非極性面を主面とするチャネル層のｃ軸方向における格子定数と、チャネル層上に成長された電子閉じ込め層のｃ軸方向における格子定数とが一致している。そのため、チャネル層上に成長される電子閉じ込め層は、チャネル層からのｃ軸方向の応力を受けない。その結果、電子閉じ込め層での積層欠陥の発生を抑制することができるので、積層欠陥の密度を低減することができ、結晶性が良好な電界効果トランジスタを実現することができる。むろん、チャネル層および電子閉じ込め層が非極性面の法線方向（ｍ軸方向またはａ軸方向）を成長軸として成長するので、圧電分極に起因するピエゾ電界が、上記法線方向に発生することを抑制することができる。そのため、チャネル層における２次元電子ガスの発生を抑制することができる。その結果、ノーマリオフ可能な電界効果トランジスタを実現することができる。
【０００７】
なお、非極性面とは、ａ面およびｍ面である。また、電子閉じ込め層とは、チャネル層に発生する２次元電子ガス（電子）をチャネル層に閉じ込めるための層のことをいう。
前記チャネル層の代表例は、請求項２に記載されているように、ＡｌxＧａ1-xＮ（０≦ｘ＜１）で表わされるIII族窒化物半導体であり、一方、前記電子閉じ込め層の代表例は、Ａｌ1-yＩｎyＮ（０≦ｙ≦０．３）で表わされるIII族窒化物半導体である。
【０００８】
とくに、チャネル層におけるIII族原子（ＡｌおよびＧａ）のモル分率ｘの範囲が０＜ｘ＜１であれば、チャネル層がＡｌを必須成分として含むＡｌＧａＮであるので、チャネル層のバンドギャップを大きくすることができる。トランジスタの絶縁破壊電界は、バンドギャップの３／２乗に比例して増加するので、チャネル層のバンドギャップを大きくすることにより、絶縁破壊電界の高い電界効果トランジスタを実現することができる。
【０００９】
また、請求項３記載の発明は、前記チャネル層が、前記チャネル層と組成の等しいIII族窒化物半導体からなる基板上に成長されている、請求項１または２に記載の電界効果トランジスタである。
この構成によれば、チャネル層は、チャネル層と組成の等しいIII族窒化物半導体からなる基板上に成長されている。すなわち、チャネル層のｃ軸方向における格子定数と基板のｃ軸方向における格子定数とが一致するので、チャネル層は、ｃ軸方向に応力を受けない層となる。
【００１０】
そのため、チャネル層での積層欠陥の発生を抑制することができ、その結果、結晶性に一層優れるノーマリオフ型電界効果トランジスタを実現することができる。
さらに、請求項４記載の発明は、前記チャネル層が、基板上に成長されており、この基板と前記チャネル層との間には、前記チャネル層と組成の等しいIII族窒化物半導体からなり、かつ、臨界膜厚以上の厚さのバッファ層が介在されている、請求項１〜３のいずれか一項に記載の電界効果トランジスタである。
【００１１】
この構成によれば、バッファ層の厚さが臨界膜厚以上であるので、基板上に成長されるバッファ層は、ストレインフリー（Strain Free）のバッファ層となり、したがって、基板からの面内方向の応力を受けない。
臨界膜厚とは、歪みエネルギーを緩和するためのミスフィット転位（misfit dislocation）が生じず、当該層を支持する層（下地層）の格子定数を引き継ぐ最大膜厚である。すなわち、当該層の膜厚が臨界膜厚よりも小さい基板からの格子の連続性を保って結晶成長するコヒーレント成長となるが、臨界膜厚に達すると歪みエネルギーを緩和するためにミスフィット転位が生じて格子緩和が起こり、当該層の本来の格子定数の値に近づく。したがって、臨界膜厚以上の厚さで結晶成長されたバッファ層は、基板からの歪みを受けていないストレインフリーな層となる。
【００１２】
そして、チャネル層とバッファ層との組成が等しいことから、これら層のｃ軸方向における格子定数は一致しており、したがって、ストレインフリーのバッファ層上に成長されるチャネル層は、チャネル層を構成するIII族窒化物半導体本来の格子定数で結晶成長される。
つまり、基板とチャネル層との間にバッファ層を介在させることにより、基板の種類によらず、チャネル層を、これを構成するIII族窒化物半導体本来の格子定数で結晶成長させることができる。そのため、チャネル層での積層欠陥の発生を抑制することができる。その結果、結晶性に一層優れるノーマリオフ型電界効果トランジスタを実現することができる。
【発明を実施するための最良の形態】
【００１３】
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１の実施形態に係るＨＦＥＴの構造を説明するための模式的な断面図である。
ＨＦＥＴ（Hetero structure Field Effect Transistor：ヘテロ接合電界効果トランジスタ）１は、たとえば、衛星放送の受信用アンテナ、カーナビゲーションシステムなどに搭載される低雑音増幅素子として使用される半導体素子であって、基板２と、この基板２上に形成された窒化物半導体積層構造部３とを備えている。
【００１４】
基板２としては、たとえば、後述するチャネル層４に適用されるIII族窒化物半導体と組成の等しいIII族窒化物半導体からなり、非極性面を主面とする半絶縁性基板が適用される。
窒化物半導体積層構造部３は、基板２の一方側（以下、この一方側を上側と記述することがある。）に積層されたチャネル層４と、チャネル層４に積層され、チャネル層４よりもバンドギャップの大きい電子閉じ込め層５とを備えている。
【００１５】
チャネル層４は、III族窒化物半導体からなり、不純物が意図的に添加されていない半導体（すなわち、微量の不純物が含有されることがある。）として形成される。また、チャネル層４は、その層厚が、たとえば、１０ｎｍ〜３．０μｍである。
電子閉じ込め層５は、III族窒化物半導体からなり、たとえば、不純物が意図的に添加されていない半導体として形成される。また、電子閉じ込め層５は、その層厚が、たとえば、１５〜３５ｎｍである。なお、電子閉じ込め層とは、チャネル層４における電子閉じ込め層５との界面近傍に誘起される２次元電子ガス６（後述）を、チャネル層４に閉じ込めるための層のことをいう。
【００１６】
電子閉じ込め層５の上面には、電子閉じ込め層５の上面を覆う表面保護膜７が形成されている。
表面保護膜７は、たとえば、ＡｌＮ（窒化アルミニウム）、ＳｉＮ（窒化シリコン）などの絶縁材料からなり、その膜厚は、たとえば、１０〜２００ｎｍである。また、表面保護膜７には、電子閉じ込め層５の上面を露出させるゲート用開口１３が形成されている。
【００１７】
ゲート用開口１３は、窒化物半導体積層構造部３の積層方向に直交する方向に沿って、ストライプ状に形成されている。なお、ゲート用開口１３は、図１では表れていないが、そのストライプ方向と直交する幅方向（以下、この方向を単に「幅方向」ということがある。）に一定の間隔を空けて複数形成されている。
また、表面保護膜７には、ゲート用開口１３の幅方向一方側の側方に、電子閉じ込め層５の上面を露出させるソース用開口１４が形成されている。また、ゲート用開口１３の幅方向他方側の側方に、電子閉じ込め層５の上面を露出させるドレイン用開口１５が形成されている。
【００１８】
ソース用開口１４およびドレイン用開口１５は、それぞれゲート用開口１３のストライプ方向に平行なストライプ状に形成されており、ＨＦＥＴ１では、幅方向において、互いに隣接するゲート用開口１３の各間に交互に配置される。
ゲート用開口１３から露出する電子閉じ込め層５の上面には、この上面を覆うゲート電極８が形成されている。
【００１９】
ゲート電極８は、ゲート用開口１３のストライプ方向に平行なストライプ状に形成されている。また、ゲート電極８は、電子閉じ込め層５との間でショットキー接合を形成できる電極材料、たとえば、Ｎｉ／Ａｕ（ニッケル／金の合金）などで構成することができる。
ソース用開口１４から露出する電子閉じ込め層５の上面には、この上面を覆うソース電極９が形成されている。ソース電極９は、ゲート用開口１３のストライプ方向に平行なストライプ状に形成されている。また、ソース電極９は、電子閉じ込め層５に対してオーミック接触することができる電極材料、たとえば、Ｔｉ／Ａｌ（チタン／アルミニウムの合金）、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ（チタン／アルミニウム／ニッケル／金の合金）、Ｔｉ／Ａｌ／Ｎｂ／Ａｕ（チタン／アルミニウム／ニオブ／金の合金）、Ｔｉ／Ａｌ／Ｍｏ／Ａｕ（チタン／アルミニウム／モリブデン／金の合金）などで構成することができる。
【００２０】
ドレイン用開口１５から露出する電子閉じ込め層５の上面には、この上面を覆うドレイン電極１０が形成されている。ドレイン電極１０は、ゲート用開口１３のストライプ方向に平行なストライプ状に形成されている。また、ドレイン電極１０は、電子閉じ込め層５に対してオーミック接触することができる電極材料、たとえば、ソース電極９と同様の電極材料で構成することができる。
【００２１】
図２は、III族窒化物半導体の結晶構造のユニットセルを表した図解図である。III族窒化物半導体の結晶構造は、六方晶系であり、１つのIII族原子（Ａｌ、Ｇａ、Ｉｎなど）に対して４つの窒素原子が結合している。４つの窒素原子は、III族原子を中央に配置した正四面体の４つの頂点に位置している。これらの４つの窒素原子は、１つの窒素原子がIII族原子に対して＋ｃ軸方向に位置し、他の３つの窒素原子がIII族原子に対して−ｃ軸側に位置している。このような構造のために、III族窒化物半導体では、分極方向がｃ軸に沿っている。
【００２２】
ｃ軸は六角柱の軸方向に沿い、このｃ軸を法線とする面（六角柱の頂面）がｃ面（０００１）である。ｃ面に平行な２つの面でIII族窒化物半導体の結晶を劈開すると、＋ｃ軸側の面（＋ｃ面）はIII族原子が並んだ結晶面となり、−ｃ軸側の面（−ｃ面）は窒素原子が並んだ結晶面となる。そのため、ｃ面は、＋ｃ軸側と−ｃ軸側とで異なる性質を示すので、極性面(Polar Plane)と呼ばれる。
【００２３】
一方、六角柱の側面がそれぞれｍ面（１０-１０）であり、隣り合わない１対の稜線を通る面がａ面（１１-２０）である。これらは、ｃ面に対して直角な結晶面であり、分極方向に対して直交しているため、極性のない平面、すなわち、非極性面(Nonpolar Plane)である。さらに、ｃ面に対して傾斜している（平行でもなく直角でもない）結晶面は、分極方向に対して斜めに交差しているため、若干の極性のある平面、すなわち、半極性面(Semipolar Plane)である。半極性面の具体例は、（１０-１-１）面、（１０-１-３）面、（１１-２２）面などの面である。
【００２４】
非極性面の例として、たとえば、ｍ面を主面とするIII族窒化物半導体基板は、ｃ面を主面としたIII族窒化物半導体の結晶から切り出して作製することができる。切り出された基板のｍ面は、たとえば、化学的機械的研磨処理によって研磨される。こうして、ｍ面を主面とするIII族窒化物半導体基板が得られる。このようなIII族窒化物半導体基板の表面には、原子レベルの段差が生じているにすぎない。
【００２５】
このようにして得られる非極性面を主面とするIII族窒化物半導体基板上に、有機金属気相成長法によって、III族窒化物半導体からなるチャネル層４および電子閉じ込め層５が、非極性面を成長主面として成長させられる。
図３は、III族窒化物半導体のIII族原子のモル分率とIII族窒化物半導体のｃ軸方向における格子定数との関係を示すグラフである。このグラフで表示されるIII族窒化物半導体は、ＡｌxＧａ1-xＮ、Ａｌ1-yＩｎyＮおよびＩｎzＧａ1-zＮで表わされるIII族窒化物半導体である。
【００２６】
図３において、ＡｌxＧａ1-xＮのｃ軸方向における格子定数ｃ（以下、「ｃ軸方向における格子定数」を「格子定数ｃ」と簡略して記述することがある。）は、ｘが下限値０のとき５．１８５６Åであり、ｘの値の増加に伴ってリニア（直線的）に減少し、ｘが上限値１のとき４．９８２Åである。つまり、ＡｌxＧａ1-xＮが取り得る格子定数ｃの範囲は、０≦ｘ≦１において４．９８２〜５．１８５６Åである。
【００２７】
Ａｌ1-yＩｎyＮの格子定数ｃは、ｙが下限値０のとき４．９８２Åであり、ｙの値の増加に伴ってリニア（直線的）に増加し、ｙが上限値１のとき５．７０５Åである。つまり、Ａｌ1-yＩｎyＮが取り得る格子定数ｃの範囲は、０≦ｙ≦１において４．９８２〜５．７０５Åである。
ＩｎzＧａ1-zＮの格子定数ｃは、ｚが下限値０のとき５．１８５６Åであり、ｚの値の増加に伴ってリニア（直線的）に増加し、ｚが上限値１のとき５．７０５Åである。つまり、ＩｎzＧａ1-zＮが取り得る格子定数ｃの範囲は、０≦ｚ≦１において５．１８５６〜５．７０５Åである。
【００２８】
上記各III族窒化物半導体が取り得る格子定数ｃの範囲に基づくと、ＡｌxＧａ1-xＮおよびＡｌ1-yＩｎyＮが共通に取り得る格子定数ｃの範囲は、４．９８２〜５．１８５６Åの範囲である。そして、この範囲の上限値５．１８５６ÅでのＡｌxＧａ1-xＮのｘの値は０であり、Ａｌ1-yＩｎyＮのｙの値は０．３である。一方、この範囲の下限値４．９８２ÅでのＡｌxＧａ1-xＮのｘの値は１であり、Ａｌ1-yＩｎyＮのｙの値は０である。そのため、ＡｌxＧａ1-xＮおよびＡｌ1-yＩｎyＮは、これらのIII族原子のモル分率を０≦ｘ≦１の範囲および０≦ｙ≦０．３の範囲内でそれぞれ適切に定めることにより、これらの格子定数ｃを一致させることができる。
【００２９】
また、Ａｌ1-yＩｎyＮおよびＩｎzＧａ1-zＮが共通に取り得る格子定数ｃの範囲は、５．１８５６〜５．７０５Åの範囲である。そして、この範囲の上限値５．７０５ÅでのＡｌ1-yＩｎyＮのｙの値は１であり、ＩｎzＧａ1-zＮのｚの値は１である。一方、この範囲の下限値５．１８５６ÅでのＡｌ1-yＩｎyＮのｙの値は０．３であり、ＩｎzＧａ1-zＮのｚの値は０である。そのため、Ａｌ1-yＩｎyＮおよびＩｎzＧａ1-zＮは、これらのIII族原子のモル分率を０．３≦ｘ≦１の範囲および０．３≦ｘ≦１の範囲内でそれぞれ適切に定めることにより、これらの格子定数ｃを一致させることができる。
【００３０】
図４は、III族窒化物半導体のｃ軸方向における格子定数とIII族窒化物半導体のバンドギャップとの関係を示すグラフである。
図４において、ＡｌxＧａ1-xＮのバンドギャップは、Ａｌ1-yＩｎyＮと共通の格子定数ｃを取り得る範囲の下限値４．９８２Åにおいて、ＡｌＮと同値の６．２ｅＶである。そして、格子定数ｃの値が大きくなるにしたがって、その値が減少し、Ａｌ1-yＩｎyＮと共通の格子定数ｃを取り得る範囲の上限値５．１８５６Åにおいて、ＧａＮと同値の３．４ｅＶとなる。
【００３１】
Ａｌ1-yＩｎyＮのバンドギャップは、ＡｌxＧａ1-xＮと共通の格子定数ｃを取り得る範囲の下限値４．９８２Åにおいて、ＡｌＮと同値の６．２ｅＶである。そして、格子定数ｃの値が大きくなるにしたがって、その値がＡｌxＧａ1-xＮのバンドギャップよりも大きな値を保持しながら減少し、ＡｌxＧａ1-xＮと共通の格子定数ｃを取り得る範囲の上限値５．１８５６Åにおいて、３．８９ｅＶとなる。また、Ａｌ1-yＩｎyＮのバンドギャップは、ＩｎzＧａ1-zＮと共通の格子定数ｃを取り得る範囲の下限値における値がＡｌxＧａ1-xＮと共通の格子定数ｃを取り得る範囲の上限値における値と同値の３．８９ｅＶである。そして、格子定数ｃの値が大きくなるにしたがって、その値がＩｎzＧａ1-zＮのバンドギャップよりも大きな値を保持しながら減少し、ＩｎzＧａ1-zＮと共通の格子定数ｃを取り得る範囲の上限値５．７０５Åにおいて、ＩｎＮと同値の０．７ｅＶとなる。
【００３２】
ＩｎzＧａ1-zＮのバンドギャップは、Ａｌ1-yＩｎyＮと共通の格子定数ｃを取り得る範囲の下限値５．１８５６Åにおいて、ＧａＮと同値の３．４ｅＶである。そして、格子定数ｃの値が大きくなるにしたがって、その値がＡｌ1-yＩｎyＮのバンドギャップよりも小さな値を保持しながら減少し、Ａｌ1-yＩｎyＮと共通の格子定数ｃを取り得る範囲の上限値５．７０５Åにおいて、ＩｎＮと同値の０．７ｅＶとなる。
【００３３】
このように、図３および図４で例示された３つのIII族窒化物半導体のうち、ＡｌxＧａ1-xＮおよびＡｌ1-yＩｎyＮの組み合わせ、またはＡｌ1-yＩｎyＮおよびＩｎzＧａ1-zＮの組み合わせは、それぞれ共通する格子定数ｃを取り得る範囲を有しており、各共通範囲においてIII族原子のモル分率が適切な値に定められることにより格子定数ｃが一致する（図３参照）。
【００３４】
また、各格子定数ｃの共通範囲においては、ＡｌxＧａ1-xＮおよびＡｌ1-yＩｎyＮにおける格子定数ｃ４．９８２Åでのバンドギャップ（６．２ｅＶ）、ならびに、Ａｌ1-yＩｎyＮおよびＩｎzＧａ1-zＮにおける格子定数ｃ５．７０５Åでのバンドギャップ（０．７ｅＶ）を除き、バンドギャップの大きさがそれぞれ異なる（図４参照）。
なお、バンドギャップが同値となる各III族窒化物半導体におけるIII族原子のモル分率については、図５に示されている。すなわち、図５は、III族窒化物半導体のIII族原子のモル分率とIII族窒化物半導体のバンドギャップとの関係を示すグラフであって、ＡｌxＧａ1-xＮおよびＡｌ1-yＩｎyＮの組み合わせに関して、バンドギャップが６．２ｅＶとなるときのIII族原子のモル分率は、それぞれｘ＝１、ｙ＝０である。また、Ａｌ1-yＩｎyＮおよびＩｎzＧａ1-zＮの組み合わせに関して、バンドギャップが０．７ｅＶとなるときのIII族原子のモル分率は、それぞれｙ＝１、ｚ＝１である。
【００３５】
そして、図１のＨＦＥＴ１において、チャネル層４としては、その代表例として、ＡｌxＧａ1-xＮおよびＡｌ1-yＩｎyＮの組み合わせのうち、格子定数ｃが共通する範囲でのバンドギャップが相対的に小さいＡｌxＧａ1-xＮ（０≦ｘ＜１）、または、Ａｌ1-yＩｎyＮおよびＩｎzＧａ1-zＮの組み合わせのうち、格子定数ｃが共通する範囲でのバンドギャップが相対的に小さいＩｎzＧａ1-zＮ（０≦ｚ＜１）が適用される。
【００３６】
電子閉じ込め層５には、その代表例として、ＡｌxＧａ1-xＮおよびＡｌ1-yＩｎyＮの組み合わせに関して、格子定数ｃが共通する範囲でのバンドギャップが相対的に大きいＡｌ1-yＩｎyＮ（０≦ｙ≦０．３）が適用され、Ａｌ1-yＩｎyＮおよびＩｎzＧａ1-zＮの組み合わせに関して、格子定数ｃが共通する範囲でのバンドギャップが相対的に大きいＡｌ1-yＩｎyＮ（０．３≦ｙ≦１）が適用される。
【００３７】
そして、チャネル層４および電子閉じ込め層５を構成するIII族窒化物半導体は、これらの格子定数ｃが一致するように、これらのIII族原子のモル分率が適切な値に定められる。これにより、チャネル層４上には、チャネル層４とのｃ軸方向における格子定数が一致する格子整合系の電子閉じ込め層５が形成される。
次に、このＨＦＥＴ１の動作について説明する。
【００３８】
ＨＦＥＴ１では、チャネル層４および電子閉じ込め層５が非極性面の法線方向（ｍ軸方向またはａ軸方向）を成長軸として成長している。そのため、ソース電極９とドレイン電極１０との間（ソース−ドレイン間）に、ソース電極９の電位を基準電位としてドレイン側が正となるバイアスが印加され、ゲート電極８にバイアスが印加されていない状態において、後述する２次元電子ガス６が発生していない。そのため、常時は、ソース電極９とドレイン電極１０との間（ソース−ドレイン間）は、遮断状態となっている。
【００３９】
そして、この状態から、ゲート電極８に、ソース電極９の電位を基準電位として正となる所定の電圧値（ゲート閾値電圧）以上のバイアスが印加されると、ゲート電極８からの電界によって、電子閉じ込め層５からチャネル層４に供給された電子が、チャネル層４における電子閉じ込め層５との界面近傍に２次元電子ガス６として誘起される。２次元電子ガス６の発生により、チャネル層４におけるゲート電極８と対向する部分にチャネルが形成される。これによって、実線矢印Ａで示される方向に電流が流れ、ソース−ドレイン間が導通することになる。
【００４０】
このようにして、ゲート電極８に対してバイアスを印加したときにソース−ドレイン間が導通し、ゲート電極８に対してバイアスを与えないときにはソース−ドレイン間が遮断状態となる、ノーマリオフ動作が実現される。
図６Ａ〜図６Ｄは、図１のＨＦＥＴの製造方法を工程順に説明するための模式的な断面図である。
【００４１】
ＨＦＥＴ１の製造工程では、まず、基板２の一方面から、たとえば、ＭＯＣＶＤ法（Metal Organic Chemical Vapor Deposition：有機金属気相成長法）により、チャネル層４を構成するIII族窒化物半導体が成長させられて、チャネル層４が形成される。このとき、チャネル層４には、不純物は意図的にドーピングされないが、たとえば、ＭＯＣＶＤ装置のチャンバー内に微量に含有される不純物がドーピングされて、チャネル層４に含有されることがある。なお、チャネル層４を成長させるときの成長条件は、成長させるIII族窒化物半導体の種類および目標とされる格子定数ｃなどの条件によって異なり、各条件に対応した適切な条件に設定される。
【００４２】
次いで、チャネル層４上に、たとえば、ＭＯＣＶＤ法により、電子閉じ込め層５を構成するIII族窒化物半導体が成長させられて、電子閉じ込め層５が形成される。なお、電子閉じ込め層５には、ＨＦＥＴ１のノーマリオフ動作を阻害しない範囲内で、適宜ｎ型不純物を意図的にドーピングしてもよい。こうして、図６Ａに示すように、基板２の一方側に、チャネル層４および電子閉じ込め層５からなる窒化物半導体積層構造部３が形成される。なお、電子閉じ込め層５を成長させるときの成長条件についてもチャネル層４と同様に、成長させるIII族窒化物半導体の種類および目標とされる格子定数ｃなどの条件によって異なり、各条件に対応した適切な条件に設定される。
【００４３】
窒化物半導体積層構造部３が形成された後には、公知のフォトリソグラフィ技術により、ソース電極９およびドレイン電極１０を形成すべき領域に開口部を有するフォトレジスト（図示せず）を介して、ソース電極９およびドレイン電極１０の材料として用いられる電極材料が、電子閉じ込め層５の上面にスパッタされる。その後は、フォトレジストが除去されることにより、電極材料の不要部分（ソース電極９およびドレイン電極１０以外の部分）がフォトレジストとともにリフトオフされる。これらの工程により、図６Ｂに示すように、ソース電極９およびドレイン電極１０が形成される。
【００４４】
ソース電極９およびドレイン電極１０が形成された後には、熱アロイ（アニール処理）が行なわれることにより、ソース電極９およびドレイン電極１０と電子閉じ込め層５とが電気的に接続される（オーミック接触となる）。
続いて、公知のフォトリソグラフィ技術により、ゲート電極８を形成すべき領域に開口部を有するフォトレジスト（図示せず）を介して、ゲート電極８の材料として用いられる電極材料が、電子閉じ込め層５の上面にスパッタされる。そして、フォトレジストが除去されることにより、電極材料の不要部分（ゲート電極８以外の部分）がフォトレジストとともにリフトオフされる。これらの工程により、図６Ｃに示すように、ゲート電極８が形成される。
【００４５】
その後は、ゲート電極８、ソース電極９およびドレイン電極１０が形成された電子閉じ込め層５の上面を覆うように、表面保護膜７の材料として用いられる絶縁材料が、たとえば、ＰＥＣＶＤ法（Plasma Enhanced Chemical Vapor Deposition：プラズマ化学気相成長法）、ＥＣＲ（Electron Cyclotron Resonance：電子サイクロトロン共鳴）スパッタ法などにより堆積される。
【００４６】
そして、公知のフォトリソグラフィ技術により、ゲート用開口１３、ソース用開口１４およびドレイン用開口１５を形成すべき領域に開口部を有するフォトレジスト（図示せず）を介して、絶縁材料がドライエッチングされる。こうして、ゲート用開口１３、ソース用開口１４およびドレイン用開口１５が形成されて、図６Ｅに示すように、電子閉じ込め層５の上面覆い、ゲート電極８、ソース電極９およびドレイン電極１０を露出させる表面保護膜７が形成される。以上の工程を経て図１に示す構造のＨＦＥＴ１を得ることができる。
【００４７】
なお、２次元電子ガス６は、図６Ａ〜図６Ｄにおいては、その図示を省略している。また、複数のストライプ状の窒化物半導体積層構造部３は、それぞれ単位セルを形成している。窒化物半導体積層構造部３のゲート電極８、ソース電極９およびドレイン電極１０は、それぞれ、図示しない位置で共通接続されている。
以上のように、このＨＦＥＴ１では、チャネル層４にＡｌxＧａ1-xＮ（０≦ｘ＜１）またはＩｎzＧａ1-zＮ（０≦ｚ＜１）が適用され、電子閉じ込め層５にＡｌ1-yＩｎyＮ（０≦ｙ≦０．３または０．３≦ｙ≦１）が適用されている。また、チャネル層４および電子閉じ込め層５を構成するIII族窒化物半導体は、これらのIII族原子のモル分率が適切な値に定められ、これにより、これらのｃ軸方向における格子定数が一致している。たとえば、図３において、ｘ＝０．１８、ｙ＝０．２３と定められることにより、チャネル層４（ＡｌxＧａ1-xＮ）および電子閉じ込め層５（Ａｌ1-yＩｎyＮ）の格子定数ｃが、５．１４８Åで一致する。
【００４８】
そのため、チャネル層４上に成長される電子閉じ込め層５は、チャネル層４からの面内方向の圧縮応力を受けない。その結果、電子閉じ込め層５での積層欠陥の発生を抑制することができるので、積層欠陥の密度を低減することができ、結晶性が良好な電界効果トランジスタを実現することができる。
また、チャネル層４および電子閉じ込め層５が非極性面の法線方向（ｍ軸方向またはａ軸方向）を成長軸として成長するので、自発分極および圧電分極に起因するピエゾ電界が、上記法線方向に発生することを抑制することができる。そのため、ソース電極９とドレイン電極１０との間（ソース−ドレイン間）に、ソース電極９の電位を基準電位としてドレイン側が正となるバイアスが印加され、ゲート電極８にバイアスが印加されていない状態において、チャネル層４における２次元電子ガス６の発生を抑制することができる。その結果、ノーマリオフ動作が可能な電界効果トランジスタを実現することができる。
【００４９】
また、チャネル層４にＡｌxＧａ1-xＮ（０≦ｘ＜１）を適用し、さらにｘの範囲が０＜ｘ＜１であれば、チャネル層４がＡｌＧａＮであるので、チャネル層４のバンドギャップを大きくすることができる。具体的には、図５に示されるように、ＡｌxＧａ1-xＮのバンドギャップは、ｘの値が増加するにしたがって増加するので、ｘの範囲を０＜ｘ＜１とすることにより、チャネル層４のバンドギャップを大きくすることができる。トランジスタの絶縁破壊電界は、バンドギャップに比例して増加するので、チャネル層４のバンドギャップを大きくすることにより、絶縁破壊電界の高い電界効果トランジスタを実現することができる。さらに、バンドギャップを大きくすることができるので、耐熱性の高い電界効果トランジスタを実現することもできる。
【００５０】
さらに、基板２として、チャネル層４と組成の等しいIII族窒化物半導体からなる基板が適用される。具体的には、チャネル層４がＡｌ0.5Ｇａ0.5Ｎからなる場合、基板２として、Ａｌ0.5Ｇａ0.5Ｎからなる基板が適用される。そして、この基板２上にチャネルそう４が成長されている。すなわち、チャネル層４のｃ軸方向における格子定数と基板２のｃ軸方向における格子定数とを一致させることができるので、チャネル層４は、ＡｌxＧａ1-xＮやＩｎzＧａ1-zＮ本来の格子定数で結晶成長されたストレインフリー（Strain Free）のチャネル層となる。
【００５１】
そのため、チャネル層４での積層欠陥の発生を抑制することができ、その結果、結晶性に一層優れる電界効果トランジスタを実現することができる。
図７は、本発明の第２の実施形態に係るＨＦＥＴの構造を説明するための模式的な断面図である。図７において、前述の図１で表わされた各部に対応する部分には同一の参照符号を付して表わす。
【００５２】
図７において、基板２とチャネル層４との間には、チャネル層４と組成の等しいIII族窒化物半導体からなるバッファ層１１が介在されている。
バッファ層１１は、臨界膜厚以上の厚さで形成されている。
臨界膜厚とは、歪みエネルギーを緩和するためのミスフィット転位が生じず、当該層を支持する層（下地層）の格子定数を引き継ぐ最大膜厚である。すなわち、バッファ層１１の膜厚が臨界膜厚よりも小さいと基板２からの格子の連続性を保って結晶成長するコヒーレント成長となるが、臨界膜厚に達すると歪みエネルギーを緩和するためにミスフィット転位が生じて格子緩和が起こり、バッファ層１１の本来の格子定数の値に近づく。
【００５３】
その他の構成は、前述の第１の実施形態の場合と同様である。
このＨＦＥＴ１６は、図６Ａ〜図６Ｄを参照して説明した方法と類似の方法によって製造することができる。すなわち、図６Ａを参照して説明した工程において、チャネル層４を形成する前に、基板２の一方面から、たとえば、ＭＯＣＶＤ法により、バッファ層１１を構成するIII族窒化物半導体を成長させればよい。
【００５４】
そして、このＨＦＥＴ１６によっても図１に示したＨＦＥＴ１と同様な動作が可能であり、ＨＦＥＴ１と同様な効果を得ることができる。
さらに、このＨＦＥＴ１６では、バッファ層１１の厚さが臨界膜厚以上であるので、基板２上に成長されるバッファ層１１は、たとえば、チャネル層４がＡｌ0.5Ｇａ0.5Ｎからなる場合、Ａｌ0.5Ｇａ0.5Ｎ本来の格子定数で結晶成長する。そのため、ストレインフリー（Strain Free）のバッファ層となり、したがって、基板２からの応力を受けない。
【００５５】
そして、チャネル層４とバッファ層１１との組成が等しいことから、これら層の格子定数は一致しており、したがって、ストレインフリーのバッファ層１１上に成長されるチャネル層４は、チャネル層４を構成するIII族窒化物半導体（ＡｌxＧａ1-xＮ、ＩｎzＧａ1-zＮなど）本来の格子定数で結晶成長される。
つまり、基板２とチャネル層４との間にバッファ層１１を介在させることにより、基板の種類によらず、チャネル層４を、これを構成するIII族窒化物半導体本来の格子定数で結晶成長させることができる。そのため、チャネル層４での積層欠陥の発生を抑制することができる。その結果、結晶性に一層優れる電界効果トランジスタを実現することができる。
【００５６】
以上、本発明の２つの実施形態について説明したが、本発明はさらに他の実施形態で実施することもできる。
たとえば、前述の実施形態では、チャネル層４および電子閉じ込め層５の組み合わせとして、ＡｌxＧａ1-xＮおよびＡｌ1-yＩｎyＮの組み合わせ、Ａｌ1-yＩｎyＮおよびＩｎzＧａ1-zＮの組み合わせを代表例として挙げたが、チャネル層４および電子閉じ込め層５の組み合わせは、上記した代表例に限られない。
【００５７】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１の実施形態に係るＨＦＥＴの構造を説明するための模式的な断面図である。
【図２】III族窒化物半導体の結晶構造のユニットセルを表した図解図である。
【図３】III族窒化物半導体のIII族原子のモル分率とIII族窒化物半導体のｃ軸方向における格子定数との関係を示すグラフである。
【図４】III族窒化物半導体のｃ軸方向における格子定数とIII族窒化物半導体のバンドギャップとの関係を示すグラフである。
【図５】III族窒化物半導体のIII族原子のモル分率とIII族窒化物半導体のバンドギャップとの関係を示すグラフである。
【図６Ａ】図１のＨＦＥＴの製造方法を説明するための模式的な断面図である。
【図６Ｂ】図６Ａの次の工程を示す模式的な断面図である。
【図６Ｃ】図６Ｂの次の工程を示す模式的な断面図である。
【図６Ｄ】図６Ｃの次の工程を示す模式的な断面図である。
【図７】本発明の第２の実施形態に係るＨＦＥＴの構造を説明するための模式的な断面図である。
【符号の説明】
【００５９】
１    ＨＦＥＴ
２    基板
３    窒化物半導体積層構造部
４    チャネル層
５    電子閉じ込め層
１１  バッファ層
１６  ＨＦＥＴ
【図１】
2009218290.tif 000003
【図２】
2009218290.tif 000004
【図３】
2009218290.tif 000005
【図４】
2009218290.tif 000006
【図５】
2009218290.tif 000007
【図６Ａ】
2009218290.tif 000008
【図６Ｂ】
2009218290.tif 000009
【図６Ｃ】
2009218290.tif 000010
【図６Ｄ】
2009218290.tif 000011
【図７】
2009218290.tif 000012