(57)【要約】【課題】チャネル層を比較的大きなバンドギャップを有する材料で形成する場合に於いても、ソース/ドレイン(オーミック)電極のコンタクト抵抗の低減化を実現する。【解決手段】第１窒化物半導体から成るチャネル層３と、第１窒化物半導体よりも大きなバンドギャップを有する第２窒化物半導体から成るバリア層４とがヘテロ接合を成すヘテロ接合電界効果型トランジスタにおいて、チャネル層４を成す第１窒化物半導体のバンドギャップを3.8eV以上とし、且つ、各ソース/ドレイン電極７の直下に不純物濃度が1×1018cm-3以上の高濃度n型不純物領域６を形成する。或いは、チャネル層の第１窒化物半導体をAlxGa1-xN(0.16≦x<1)とし、且つ、各ソース/ドレイン電極７の直下に不純物濃度が1×1018cm-3以上の高濃度n型不純物領域６を形成することとしても良い。【選択図】図１
2009049358.tif 000002
【特許請求の範囲】
【請求項１】
第１窒化物半導体から成るチャネル層と、前記第１窒化物半導体よりも大きなバンドギャップを有する第２窒化物半導体から成るバリア層とがヘテロ接合を成すヘテロ接合電界効果型トランジスタを具備する半導体装置であって、
前記チャネル層の前記第１窒化物半導体のバンドギャップが3.8eV以上であり、
前記ヘテロ接合電界効果型トランジスタのソース/ドレイン電極の直下に不純物濃度が1×1018cm-3以上の高濃度n型不純物領域が形成されていることを特徴とする、
半導体装置。
【請求項２】
第１窒化物半導体から成るチャネル層と、前記第１窒化物半導体よりも大きなバンドギャップを有する第２窒化物半導体から成るバリア層とがヘテロ接合を成すヘテロ接合電界効果型トランジスタを具備する半導体装置であって、
前記バリア層の前記バンドギャップが4.5eV以上であり、
前記ヘテロ接合電界効果型トランジスタのソース/ドレイン電極の直下に不純物濃度が1×1018cm-3以上の高濃度n型不純物領域が形成されていることを特徴とする、
半導体装置。
【請求項３】
第１窒化物半導体から成るチャネル層と、前記第１窒化物半導体よりも大きなバンドギャップを有する第２窒化物半導体から成るバリア層とがヘテロ接合を成すヘテロ接合電界効果型トランジスタを具備する半導体装置であって、
前記チャネル層の前記第１窒化物半導体のバンドギャップが3.8eV以上であり、
前記バリア層の内で前記ヘテロ接合電界効果型トランジスタのソース/ドレイン電極の直下に位置する部分の少なくとも一部が、前記バリア層の内で前記ヘテロ接合電界効果型トランジスタのゲート電極の直下に位置する部分よりも薄くなっていることを特徴とする、
半導体装置。
【請求項４】
第１窒化物半導体から成るチャネル層と、前記第１窒化物半導体よりも大きなバンドギャップを有する第２窒化物半導体から成るバリア層とがヘテロ接合を成すヘテロ接合電界効果型トランジスタを具備する半導体装置であって、
前記バリア層の前記バンドギャップが4.5eV以上であり、
前記バリア層の内で前記ヘテロ接合電界効果型トランジスタのソース/ドレイン電極の直下に位置する部分の少なくとも一部が、前記バリア層の内で前記ヘテロ接合電界効果型トランジスタのゲート電極の直下に位置する部分よりも薄くなっていることを特徴とする、
半導体装置。
【請求項５】
第１窒化物半導体から成るチャネル層と、前記第１窒化物半導体よりも大きなバンドギャップを有する第２窒化物半導体から成るバリア層とがヘテロ接合を成すヘテロ接合電界効果型トランジスタを具備する半導体装置であって、
前記チャネル層の前記第１窒化物半導体がAlxGa1-xN(0.16≦x<1) であり、
前記ヘテロ接合電界効果型トランジスタのソース/ドレイン電極の直下に不純物濃度が1×1018cm-3以上の高濃度n型不純物領域が形成されていることを特徴とする、
半導体装置。
【請求項６】
第１窒化物半導体から成るチャネル層と、前記第１窒化物半導体よりも大きなバンドギャップを有する第２窒化物半導体から成るバリア層とがヘテロ接合を成すヘテロ接合電界効果型トランジスタを具備する半導体装置であって、
前記バリア層の前記第２窒化物半導体がAlyGa1-yN(0.39≦y≦1)であり、
前記ヘテロ接合電界効果型トランジスタのソース/ドレイン電極の直下に不純物濃度が1×1018cm-3以上の高濃度n型不純物領域が形成されていることを特徴とする、
半導体装置。
【請求項７】
第１窒化物半導体から成るチャネル層と、前記第１窒化物半導体よりも大きなバンドギャップを有する第２窒化物半導体から成るバリア層とがヘテロ接合を成すヘテロ接合電界効果型トランジスタを具備する半導体装置であって、
前記チャネル層の前記第１窒化物半導体がAlxGa1-xN(0.16≦x<1) であり、
前記バリア層の内で前記ヘテロ接合電界効果型トランジスタのソース/ドレイン電極の直下に位置する部分の少なくとも一部が、前記バリア層の内で前記ヘテロ接合電界効果型トランジスタのゲート電極の直下に位置する部分よりも薄くなっていることを特徴とする、
半導体装置。
【請求項８】
第１窒化物半導体から成るチャネル層と、前記第１窒化物半導体よりも大きなバンドギャップを有する第２窒化物半導体から成るバリア層とがヘテロ接合を成すヘテロ接合電界効果型トランジスタを具備する半導体装置であって、
前記バリア層の前記第２窒化物半導体がAlyGa1-yN(0.39≦y≦1)であり、
前記バリア層の内で前記ヘテロ接合電界効果型トランジスタのソース/ドレイン電極の直下に位置する部分の少なくとも一部が、前記バリア層の内で前記ヘテロ接合電界効果型トランジスタのゲート電極の直下に位置する部分よりも薄くなっていることを特徴とする、
半導体装置。
【請求項９】
請求項１乃至請求項８の何れかに記載の半導体装置であって、
前記バリア層の前記第２窒化物半導体がAlNから成ることを特徴とする、
半導体装置。
【請求項１０】
請求項１乃至請求項９の何れかに記載の半導体装置であって、
前記ヘテロ接合電界効果型トランジスタのゲート電極に電圧を印加しない際にヘテロ界面に２次元電子ガスが発生しない様に、前記チャネル層及び前記バリア層の組成と厚さとが設定されていることを特徴とする、
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、窒化物を含む半導体（以下「窒化物半導体」と言う。）から成るヘテロ接合電界効果型トランジスタの構造に関する。
【背景技術】
【０００２】
従来の窒化物半導体から成るヘテロ接合電界効果型トランジスタに於いて、ソース/ドレイン電極はTi/Al等の複数から成る金属層が合金化された堆積膜で形成され、又、ソース/ドレイン電極下部の領域に、Siイオン注入法などを用いてゲート電極下部よりもn型不純物が高濃度にドーピングされた領域が設けられている。例えば、特許文献１に記載されている窒化物半導体から成るヘテロ接合電界効果型トランジスタが、上記の構造を有している。
【０００３】
【特許文献１】特開２００６−１３４９３５号公報
【特許文献２】特開２００４−２２８４８１号公報
【特許文献３】特開２００６−２２２１６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
窒化物半導体から成るヘテロ接合電界効果型トランジスタを高出力化するためには、電界効果型トランジスタを高耐圧化することが有効である。高耐圧化には、絶縁破壊電界がより高い材料をチャネル層に用いることが有効となるが、絶縁破壊電界が高い材料ほどバンドギャップは大きいため、逆に低抵抗なソース/ドレイン(オーミック)電極を形成しにくくなる。特にヘテロ接合電界効果型トランジスタの場合には、バリア層に用いる材料はチャネル層よりも大きなバンドギャップを有する必要性があるため、チャネル層に用いる材料をバンドギャップが大きいものとすると、バリア層に使用する材料のバンドギャップもより大きいものとなり、より一層に低抵抗なソース/ドレイン(オーミック)電極が形成しにくくなる。
【０００５】
本発明は、以上の様な技術的課題を克服すべく成されたものであり、その目的は、大きなバンドギャップを有する窒化物半導体を用いてもソース/ドレイン(オーミック)電極の低抵抗化を実現することが可能な、窒化物半導体から成るヘテロ接合電界効果型トランジスタを提供することにある。
【課題を解決するための手段】
【０００６】
この発明の主題は、第１窒化物半導体から成るチャネル層と、前記第１窒化物半導体よりも大きなバンドギャップを有する第２窒化物半導体から成るバリア層とがヘテロ接合を成すヘテロ接合電界効果型トランジスタを具備する半導体装置であって、前記チャネル層の前記第１窒化物半導体のバンドギャップが3.8eV以上であり、前記ヘテロ接合電界効果型トランジスタのソース/ドレイン電極の直下に不純物濃度が1×1018cm-3以上の高濃度n型不純物領域が形成されていることを特徴とする。
【０００７】
或いは、この発明の他の主題は、第１窒化物半導体から成るチャネル層と、前記第１窒化物半導体よりも大きなバンドギャップを有する第２窒化物半導体から成るバリア層とがヘテロ接合を成すヘテロ接合電界効果型トランジスタを具備する半導体装置であって、前記チャネル層の前記第１窒化物半導体のバンドギャップが3.8eV以上であり、前記ヘテロ接合電界効果型トランジスタのソース/ドレイン電極の直下に位置するバリア層の部分の少なくとも一部が除去されていることを特徴とする。
【発明の効果】
【０００８】
本発明の主題によれば、オーミックコンタクト抵抗を低減することが出来、以って、デバイスの大電流化及び高出力化を実現することが出来る。
【０００９】
特に、本発明の主題に於いて、バリア層をＡｌＮによって形成することにより、ゲート電極からドレイン電極に流れるリーク電流を低減化することが出来る。
【００１０】
更に、本発明の主題に於いて、ゲート電極に電圧を印加しない際にヘテロ界面に２次元電子ガスが発生しない様にチャネル層及びバリア層の組成と厚さとを設定することにより、ノーマリオフ型のトランジスタを実現することが出来る。
【００１１】
以下、この発明の主題の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。
【発明を実施するための最良の形態】
【００１２】
（実施の形態１）
図１は、本実施の形態に係る窒化物半導体から成るヘテロ接合電界効果型トランジスタの構造の一例を示す縦断面図である。
【００１３】
図１に於いて、最下層は半絶縁性SiC基板１であり、半絶縁性SiC基板１の上面上に、バッファ層２を介して、AlxGa1-xN(0.16≦x<1)（第１窒化物半導体に該当。）から成るチャネル層３が形成されている。更に、チャネル層３の上面上に、チャネル層３とヘテロ接合を形成するAlyGa1-yN(0.39≦y≦1、x<y) （第２窒化物半導体に該当。）から成るバリア層４が形成されている。領域５は素子分離領域である。又、バリア層４を貫き、その底面がチャネル層３内にある領域６は、その不純物濃度が1×1018cm-3以上の高濃度n型不純物領域である。又、各高濃度n型不純物領域６の上面上に形成されたソース/ドレイン電極７は、例えばTi/Alから成る。又、各高濃度n型不純物領域６に挟まれたバリア層４の領域の上面上に形成されたゲート電極８は、例えばNi/Auから成る。
【００１４】
ここで、図１４（http://www.opt.ees.saitama-u.ac.jp/~zyoho/suzuki/ene.html）に示す様に、一般的に、AlbGa1-bNのバンドギャップエネルギーは、Al組成bが大きくなるにつれて増大することが理解される。
【００１５】
図２は、図１と同様の構造を有する窒化物半導体から成るヘテロエピタキシャル基板に於いて、高濃度n型不純物領域６が形成されている場合と形成されていない場合とに於けるソース/ドレイン電極７間を流れる電流の電圧依存性を示す図である。又、図３は、図２の電圧を電流で微分して求めた抵抗の電圧依存性を示す図である。尚、図２及び図３のグラフは、チャネル層３のAl組成xが0.2、バリア層４のAl組成が0.4である場合の値である。高濃度n型不純物領域６を形成していない場合には、抵抗が非常に高く、トランジスタとして動作させても大きな出力を得ることが難しい。それに対して、高濃度n型不純物領域６を形成している場合には、抵抗が大幅に低減されているため、大きなドレイン電流を得ることが出来、トランジスタとして動作させた際に大きな出力を得ることが可能となる。
【００１６】
図３に示す高濃度n型不純物領域６が形成されていない場合の微分抵抗値を、チャネル層３のAl組成xを変化させた複数の窒化物半導体から成るヘテロエピタキシャル基板に於いて評価した結果を、図２３に示す。評価した基板に於けるチャネル層３のAl組成xは、0、0.16、0.2、0.38の４種類である。尚、何れのAl組成xの値の場合に於いても、バリア層４のAl組成yはAl組成xよりも大きな値に設定されている。
【００１７】
又、図２４は、高濃度n型不純物領域６が形成されていない場合の微分抵抗値を、バリア層４のAl組成yを変化させた複数の窒化物半導体から成るヘテロエピタキシャル基板に於いて評価した結果を示す図である。評価した基板に於けるバリア層４のAl組成は、0.2、0.39、0.4、0.53の４種類である。但し、バリア層４の各Al組成yに対応するチャネル層３のAl組成xは、当該Al組成yよりも小さな値に設定されている。
【００１８】
図２３及び図２４の何れの場合に於いても、微分抵抗の値が大きい程に、ドレイン電流が流れにくく、そのためにトランジスタとして動作させても大きな出力を得ることが出来ないと言える。
【００１９】
図２３より、チャネル層３のAl組成xが少なくとも0.16以上の場合には、Al組成xが0の場合と比べて、微分抵抗の値が3桁程度大きい。つまり、チャネル層３のAl組成xが少なくとも0.16以上である場合には、微分抵抗が極めて大きくなっていると、言える。
【００２０】
又、図２４より、バリア層４のAl組成yが少なくとも0.39以上である場合にも、Al組成yが0.2の場合と比べて、微分抵抗の値が3桁程度大きい。つまり、バリア層４のAl組成yが少なくとも0.39以上である場合にも、微分抵抗が極めて大きくなっていると、言える。
【００２１】
勿論、チャネル層３のAl組成xが少なくとも0.16以上であり、且つ、バリア層４のAl組成yが少なくとも0.39以上である場合にも、微分抵抗が極めて大きくなり得る。
【００２２】
又、図２５及び図２６は、それぞれ、図２３及び図２４に於いて、各図の横軸をAl組成から求めたバンドギャップの大きさに変更した場合に該当する図である。
【００２３】
図２５より、チャネル層３のバンドギャップが3.8eV以上である場合から、微分抵抗の増大が顕著になっていることが、理解される。
【００２４】
又、図２６より、バリア層４のバンドギャップが4.5eV以上である場合から、微分抵抗の増大が大きくなっていることが、理解される。
【００２５】
更に、図３に示す高濃度n型不純物領域６が形成されていない場合の微分抵抗値と高濃度n型不純物領域６が形成されている場合の微分抵抗値との差を、チャネル層３のAl組成xを変化させた複数の窒化物半導体から成るヘテロエピタキシャル基板に於いて評価した結果を、図４に示す。評価した基板に於けるチャネル層３のAl組成xは、0、0.16、0.2、0.38の４種類である（尚、何れのAl組成xの値の場合に於いても、バリア層４のAl組成yはAl組成xよりも大きな値に設定されている）。
【００２６】
又、図５は、高濃度n型不純物領域６が形成されていない場合の微分抵抗値と高濃度n型不純物領域６が形成されている場合の微分抵抗値との差を、バリア層４のAl組成yを変化させた複数の窒化物半導体から成るヘテロエピタキシャル基板に於いて評価した結果を示す図である。評価した基板に於けるバリア層４のAl組成は、0.2、0.39、0.4、0.53の４種類である（バリア層４の各Al組成yに対応するチャネル層３のAl組成xは当該Al組成yよりも小さな値に設定されている）。
【００２７】
図４及び図５の何れの場合にも、高濃度n型不純物領域６を形成しない場合と形成している場合との微分抵抗差が大きい程に、高濃度n型不純物領域6の効果（ソース/ドレイン電極７の低抵抗化）が大きいと言える。
【００２８】
図４より、チャネル層３のAl組成xが少なくとも0.16以上の場合に、Al組成xが0の場合と比べて、微分抵抗差が3桁程度大きい。つまり、チャネル層３のAl組成xが少なくとも0.16以上である場合に、不純物濃度が1×1018cm-3以上の高濃度n型不純物領域６を設けた効果（ソース/ドレイン電極７の低抵抗化）が極めて大きくなっていると、言える。
【００２９】
又、図５より、バリア層４のAl組成yが少なくとも0.39以上である場合にも、Al組成yが0.2の場合と比べて微分抵抗差が3桁程度大きい。つまり、バリア層４のAl組成yが少なくとも0.39以上である場合にも、不純物濃度が1×1018cm-3以上の高濃度n型不純物領域６を設けた効果が極めて大きくなっていると、言える。
【００３０】
勿論、チャネル層３のAl組成xが少なくとも0.16以上であり、且つ、バリア層４のAl組成yが少なくとも0.39以上である場合にも、不純物濃度が1×1018cm-3以上の高濃度n型不純物領域６を設けた効果が極めて大きくなり得る。
【００３１】
又、図６及び図７は、図４及び図５の横軸をAl組成から求めたバンドギャップの大きさとした場合の図である。
【００３２】
図６より、チャネル層３のバンドギャップが3.8eV以上である場合から、不純物濃度が1×1018cm-3以上の高濃度n型不純物領域６の効果が顕著になっていることが、理解される。
【００３３】
又、図７より、バリア層４のバンドギャップが4.5eV以上である場合から、不純物濃度が1×1018cm-3以上の高濃度n型不純物領域６の効果が大きくなっていることが、理解される。
【００３４】
以上、実施の形態１（図１）では、代表的な条件について記載したが、下記の各変形例に示す様な条件下に於いても同様の効果が得られる。
【００３５】
＜変形例１＞
図１に於ける半絶縁性SiC基板１に代えて、Si、サファイア、GaN、AlN等の基板を用いても良い。
【００３６】
＜変形例２＞
図１に示すチャネル層３及びバリア層４に関しては、バリア層４を構成する第２窒化物半導体のバンドギャップがチャネル層３を形成する第１窒化物半導体のバンドギャップよりも大きく、且つ、チャネル層３を構成する材料のバンドギャップが3.8eV以上、バリア層４を構成する材料のバンドギャップが4.5eV以上であれば、必ずしも図１に示す様なAlxGa1-xN(0.16≦x<1)及びAlyGa1-yN(0.39≦y≦1、x<y)で構成されている必要は無い。例えば、チャネル層３がInaAlbGa1-a-bNで構成されている層でも良く、或いは、バリア層４がIncAldGa1-c-dNで構成されていても良い。
【００３７】
＜変形例３＞
変形例２の構造に於いて、チャネル層３とバリア層４との構造に関しては、チャネル層３及びバリア層４がAlとGaとNの３元素の内でNを含む少なくとも２元素から成る化合物で構成される場合(図１に示す構造はその一例。例えば、Al組成yが１のときにはバリア層４はAlNとなる。又、変形例２の場合で組成a,bが共に０のときにはチャネル層３はGaNと成る。)、バリア層４に大きな分極効果が発生するため、ヘテロ界面に高濃度の２次元電子ガスを発生させることが出来る。従って、当該構造は、ヘテロ接合電界効果型トランジスタの大電流化さらには高出力化に有利であり、より好ましい構造と言える。
【００３８】
＜変形例４＞
ヘテロ接合電界効果型トランジスタに於いては、チャネル層３に用いる半導体材料の絶縁破壊電界が高い程にその耐圧が高くなる。AlbGa1-bNはAl組成がより高い程にバンドギャップが大きく絶縁破壊電界が高いため、変形例３の構造に於いて、チャネル層３に用いるAlxGa1-xNとしては、よりAl組成xが高い(xが1に近い)物が好ましい。又、バリア層４に用いる半導体材料のバンドギャップが大きい程、バリア層４を介してゲート電極８からヘテロ界面へ流れるゲートリーク電流が流れにくくなるため、バリア層４として用いるAlyGa1-yNに関しても同様に、よりAl組成yが高い物が好ましい。特に、バリア層４としてAlN(AlyGa1-yNのAl組成yが1の場合)を用いた場合に、最もゲートリーク電流を低減することが出来る。
【００３９】
＜変形例５＞
変形例２〜４に示したチャネル層３及びバリア層４は、必ずしも同一組成の１層から成る構造である必要性は無く、In組成、Al組成、Ga組成(InaAlbGa1-a-bN、IncAldGa1-c-dNのa,b,c,d)が異なる数層から成る多層膜であっても良い。又、これらの層には、上記窒化物半導体中にn型又はp型の不純物が含まれていても良い。
【００４０】
＜変形例６＞
図１に於けるチャネル層３とバリア層４との間に、厚さ0.1 nm〜5nmのInN、GaN或いはAlNから成る薄いスペーサ層９を挿入しても構わない(図８参照)。この様な２元系の半導体を挿入することによって、ヘテロ界面の電子移動度を向上させて、大きなドレイン電流を流すことが出来る。
【００４１】
＜変形例７＞
図１に於けるバリア層４を、厚さ0.1 nm〜50nmのGaNから成る薄いキャップ層１０で覆っても構わない(図９参照)。この様な構造とすることによって、ゲート電極８のショットキー障壁が高くなり、耐圧を高くすることが出来る。
【００４２】
＜変形例８＞
図１に於けるソース/ドレイン電極７は、必ずしもTi/Alである必要性は無く、オーミック特性が得られるのであれば、Ti、Al、Nb、Hf、Zr、Sr、Ni、Ta、Au、Mo、W等の金属、若しくは、これらの金属から構成される多層膜で形成されていても良い。
【００４３】
＜変形例９＞
図１に記載のソース/ドレイン電極７直下の高濃度n型不純物領域６に関しては、必ずしもn型不純物の濃度が一定である必要性は無く、n型不純物の濃度が分布していても良い。特に、ゲート電極８側からソース/ドレイン電極７側に向けてn型不純物の濃度を高くする様な構造にする場合には、ドレイン電極に高電圧を印加した際にゲート電極８のドレイン電極側の端に集中する電界を緩和することが出来、高耐圧化することが出来る。
【００４４】
＜変形例１０＞
図１に於けるソース/ドレイン電極７直下の高濃度n型不純物領域６は、その一部を除去した構造に成っていても良い(図１０参照)。この様な構造とすることによって、コンタクト抵抗をより低くすることが出来る。
【００４５】
＜変形例１１＞
図１に記載のゲート電極８は、必ずしもNi/Auから構成されている必要性は無く、Ti、Al、Pt、Au、Ni、Pd等の金属、IrSi、PtSi、NiSi2等のシリサイド、或いはTiN、WN等の窒化物金属、若しくは、これらから構成される多層膜で形成されていても良い。
【００４６】
＜変形例１２＞
図１に於けるゲート電極８は必ずしも直接バリア層４に接している必要性は無く、AlGanOo、GaOp、AlOq、SiNr、SiOs、HfOt、TiOu等の絶縁膜１１を介して形成されていても構わない(図１１を参照)。この様な構造とすることによって、ゲートリーク電流を低減することが出来る。
【００４７】
＜変形例１３＞
図１に於けるゲート電極８の構造は、図１に示す様なプレーナ構造ではなくて、ソース/ドレイン電極７間のバリア層４の一部をエッチングした領域の内側にゲート電極８を形成するリセスゲート構造(図１２参照)であっても構わない。この様な構造とすることによって、プレーナ構造の場合に比べてソース抵抗の低減化を図ることが出来る。
【００４８】
＜変形例１４＞
図１に於けるゲート電極８の構造は、図１に示す様なプレーナ構造ではなくて、ソース/ドレイン電極７間のバリア層４の一部をエッチングした領域を覆う様にゲート電極８を形成する埋め込みゲート構造(図１３参照)であっても構わない。この様な構造とすることによって、プレーナ構造の場合に比べてソース抵抗を低減することが出来、しかも、高電圧動作時に於いてゲート電極８のドレイン電極側のエッジ部分に集中する電界を緩和することが出来、耐圧を高くすることが出来る。
【００４９】
＜変形例１５＞
上述した構造は全て個々に採用する必要性は無く、それぞれを組み合わせた構造としても良い。
【００５０】
（実施の形態２）
図２７は、本実施の形態に係る窒化物半導体から成るヘテロ接合電界効果型トランジスタの構造の一例を示す縦断面図である。図２７に於いて、図１〜図１３中の符号と同一の符号を付したものは、同一又はそれに相当するものを示す。
【００５１】
図２７に示す様に、バリア層４の内でソース/ドレイン電極７の直下に該当する部分とその周辺部とは、共に除去されており、そのために、少なくともゲート電極８の直下に位置するバリア層４の部分よりも、その厚みが薄い状態となっている。この様な構造とすることによっても、ソース/ドレイン電極７と、ヘテロ接合電界効果型トランジスタに於いてキャリアとなる２次元電子ガスが形成された領域との距離を短くすることが出来るため、抵抗を低減させることが出来、その結果、大きなドレイン電流を得ることが出来、トランジスタとして動作させた際に大きな出力を得ることが可能となる。
【００５２】
特に、実施の形態１の図２３で示した様に、チャネル層３のAl組成xが少なくとも0.16以上の場合には、Al組成xが0の場合と比べて、微分抵抗が3桁程度大きいため、チャネル層３のAl組成xが少なくとも0.16以上である場合には、図２７に示す構造を採用することが有効であると、言える。即ち、チャネル層３のAl組成xが少なくとも0.16以上の場合には、図１の構造から高濃度ｎ型不純物領域６を除いた構造では微分抵抗が3桁程度に増大してしまうが、図２７の構造を採用する場合には、斯かる微分抵抗の増大分を、図２７に於ける特徴的構造（バリア層４の内でソース/ドレイン電極７の直下に該当する部分が掘り込まれて薄くなった構造を有しているため、ソース/ドレイン電極７と２次元電子ガスが形成される領域との距離が図１の構造の場合よりもより短くなる点）で以って格段に低減することが可能となり、図１の構造と同様に、大きなドレイン電流を得ることが可能な構造が実現され得るのである。
【００５３】
又、実施の形態１の図２４で示した様に、バリア層４のAl組成yが少なくとも0.39以上である場合にも、Al組成yが0.2の場合と比べて、微分抵抗が3桁程度大きいため、バリア層４のAl組成yが少なくとも0.39以上である場合には、同様に、図２７に示す構造を採用することが有効であると、言える。
【００５４】
勿論、チャネル層３のAl組成xが少なくとも0.16以上であり、且つ、バリア層４のAl組成yが少なくとも0.39以上である場合にも、図２７に示す構造が有効であると、言える。
【００５５】
又、実施の形態１の図２５及び図２６で示した様に、チャネル層３のバンドギャップが3.8eV以上である場合、或いは、バリア層４のバンドギャップが4.5eV以上である場合に於いても、図２７に示す構造が有効であると、言える。
【００５６】
以上、実施の形態２（図２７）では、代表的な条件について記載したが、実施の形態１の各変形例に示す前記条件下、或いは、下記の各変形例に示す様な条件下に於いても、同様の効果が得られる。
【００５７】
＜変形例１＞
図２７に記載された、ソース/ドレイン電極７の下側のバリア層４の除去された領域は、その上面が必ずしもソース/ドレイン電極７の底面よりも広い領域である必要性は無く、ソース/ドレイン電極７の直下に位置するバリア層４の少なくとも一部の領域が除去されてさえいれば良い。又、除去された領域がバリア層４だけである必要性は無く、バリア層４に加えて、当該バリア層４の直下のチャネル層３の一部の領域が除去されていても構わない。
【００５８】
＜変形例２＞
図２８に示す様に、ソース/ドレイン電極７とバリア層４との間に、n型不純物がドーピングされたバリア層４を形成する材料よりもそのバンドギャップが小さい材料から成るコンタクト層１２が形成されていても良い。この様な構造とすることによっても、ソース/ドレイン電極７と半導体間に生じる寄生抵抗を低減することが出来るため、大きなドレイン電流を得ることが出来、トランジスタとして動作させた際に大きな出力を得ることが可能となる。
【００５９】
＜変形例３＞
実施の形態１又はその各変形例に示す前記構造、及び、本実施の形態又はその各変形例１，２で記載した上記構造については、全て個々に採用する必要性は無く、それぞれを組み合わせた構造としても良い。例えば、図１に示す高濃度ｎ型不純物領域６を図２７又は図２８に示す構造に適用する様な変形例を実現しても良い。
【００６０】
（実施の形態３）
図１５は、図１に示す構造に於いて、チャネル層３のAl組成xを0.2とし、バリア層４のAl組成yを0.4、その厚さを20nmとした場合の、バリア層４及びチャネル層３の深さ方向のエネルギーバンド構造及びキャリア濃度を計算によって導いた結果を示す図である。計算は、ポアソン方程式とシュレディンガー方程式とを自己無撞着に解いたものである。図１５に示す様に、バリア層４の厚さが20nmの場合には、ヘテロ界面に高濃度(2E+20cm-3)の２次元電子ガス（２DEG）が発生しており、この様な構造のエピタキシャル基板上にトランジスタを作製した場合には、ノーマリオン型のトランジスタが得られる。
【００６１】
他方、図１６は、図１の構造に於いて、チャネル層３のAl組成xを0.2とし、バリア層４のAl組成yを0.4とした場合で、且つ、バリア層４の厚さを20nmから6nmに薄くした場合の、バリア層４及びチャネル層３の深さ方向のエネルギーバンド構造及びキャリア濃度を同様の計算方法によって導いた結果を示す図である。この場合には、ヘテロ界面に２次元電子ガス（２DEG）は発生しておらず、この様な構造のエピタキシャル基板上にトランジスタを作製した場合には、ノーマリオフ型のトランジスタが得られる。
【００６２】
トランジスタをスイッチング素子等のパワーデバイスとして用いる場合には、異常時の安全確保のため、しきい値が正となるノーマリオフ型のトランジスタが望まれている。窒化物半導体から成るヘテロ接合電界効果型トランジスタの場合には、バリア層４の厚さやチャネル層３とバリア層４を構成する原子の混晶比(例えば、AlGaNの場合にはAl組成)を制御することによって、図１６に示した様な状態、即ち、ゲート電極８に電圧を印加しない状態でヘテロ界面に２次元電子ガスを発生させない状態を実現することが可能であり、その様な構造とすることによって、ノーマリオフ型のトランジスタを作製することが可能となる。
【００６３】
（実施の形態４：実施の形態１の製造方法）
図１７〜図２２は、図１に示す構造を有する窒化物半導体から成るヘテロ接合電界効果型トランジスタの製造プロセスの一例を示す縦断面図である。これらの図に於いて、図１〜図１３と同一の符号を付したものは、同一又はそれに相当するものを示す。
【００６４】
先ず、図１７に示す様に、基板1上に、MOCVD法、MBE法等のエピタキシャル成長法を適用することで、バッファ層２、チャネル層(AlxGa1-xN)３、及びバリア層(AlyGa1-yN)４をそれぞれ下から順にエピタキシャル成長させる。尚、図１７に示す構造を有する基板を基板メーカー等から購入することとしても良い。
【００６５】
次に、図１８に示す様に、レジストパターン等をマスク１２として、イオン注入法等を用いて、注入ドーズ量1×1013 cm-2〜1×1016 cm-2、注入エネルギー10 keV〜1000keVの条件で、窒化物半導体に於いてSi等のn型と成るイオンを所望の領域に打ち込む。
【００６６】
その後、RTA(Rapid Thermal Annealing)法等を用いて、800℃〜1500℃の温度で熱処理を行ない、ドーピングしたイオンを活性化させて、図１９に示す高濃度n型不純物領域６を形成する。
【００６７】
次に、図２０に示す様に、例えばTi、Al、Nb、Hf、Zr、Sr、Ni、Ta、Au、Mo、W等の金属、若しくは、これらの金属から構成される多層膜から成るソース/ドレイン電極７を、蒸着法やスパッタ法を用いて堆積した上で、リフトオフ法等により形成する。
【００６８】
次に、図２１に示す様に、トランジスタを作製する領域外のチャネル層３及びバリア層４に、例えばイオン注入法やエッチング等を用いて、素子分離領域５を形成する。図２１に於いては、イオン注入法による方法を示した。
【００６９】
その後、図２２に示す様に、例えばTi、Al、Pt、Au、Ni、Pd等の金属、或いはIrSi、PtSi、NiSi2等のシリサイド、或いはTiN、WN等の窒化物金属、若しくは、これらから構成される多層膜から成るゲート電極８を、蒸着法やスパッタ法を用いて堆積し、リフトオフ法等により形成する。
【００７０】
以上の方法により、図１に示す構造を有するヘテロ接合電界効果型トランジスタを作製することが出来る。以上では、トランジスタとして動作する必要最小限の要素しか記載していないが、最終的には、保護膜、配線、バイアホール等の形成プロセスを経て完成された物が、半導体デバイスとして用いられる。
【００７１】
尚、以上では、代表的な条件について記載したが、下記の本実施の形態の各変形例に示す様な条件下に於いても、本発明の効果が得られる窒化物半導体から成るヘテロ接合電界効果型トランジスタを作製することが出来る。
【００７２】
＜変形例１＞
図１７に示すチャネル層３及びバリア層４の成長時に、AlGaNの原料ガスとなるトリメチルアンモニウム、トリメチルガリウム、アンモニア等の流量や圧力、温度、時間を調整し、チャネル層３及びバリア層４を所望の組成、膜厚とすることで、実施の形態1の変形例２〜５に示した様々な窒化物半導体ヘテロ接合電界効果型トランジスタを作製することが出来る。
【００７３】
＜変形例２＞
図１７に示すチャネル層３及びバリア層４の成長時に、AlGaNの原料ガスとなるトリメチルアンモニウム、トリメチルガリウム、アンモニア等の流量や圧力、温度、時間を調整し、チャネル層３及びバリア層４を所望のAl組成、膜厚とすることで、実施の形態２に示したノーマリオフ型の窒化物半導体ヘテロ接合電界効果型トランジスタを作製することが出来る。
【００７４】
＜変形例３＞
図１７に示すチャネル層３を成長させた後に、厚さ0.1 nm〜5nmのInN、GaN或いはAlNから成る薄いスペーサ層９を成長させ、その後にバリア層４を成長させると、実施の形態１の変形例６(図８)に示した構造が得られる。
【００７５】
＜変形例４＞
図１７に示すバリア層４を成長させた後に、厚さ0.1 nm〜50nmのGaNから成る薄いキャップ層１０を成長させると、実施の形態１の変形例７(図９)に示した構造が得られる。
【００７６】
＜変形例５＞
図１８に示すレジストパターン１２の形成及びイオン注入をレジストパターン１２、注入条件(注入エネルギー、注入量)を変えて数回繰り返して行なうことにより、実施の形態１の変形例９に示す様なn型不純物濃度が分布した高濃度n型不純物領域６を形成することが出来る。
【００７７】
＜変形例６＞
図２０に於けるソース/ドレイン電極７の形成に於いては、例えばCl2等を用いたドライエッチング法等を用いて、ソース/ドレイン電極７直下のバリア層４の一部又は全て、及びチャネル層３の一部を除去した後に、ソース/ドレイン電極７を形成することとしても良い。この様な方法によって、実施の形態１の変形例１０(図１０)に示す様な構造が得られる。
【００７８】
＜変形例７＞
変形例６に於いて、図１８及び図１９に示す、イオン注入工程と高温熱処理工程とを行なわずに、図２０に於けるソース/ドレイン電極７の形成に於いて、例えばCl2等を用いたドライエッチング法等を用いて、ソース/ドレイン電極７直下のバリア層４の一部又は全て、及びチャネル層３の一部を除去した後に、ソース/ドレイン電極７を形成することとしても良い。この様な方法によって、実施の形態２（図２７）に示す様な構造が得られる。
【００７９】
＜変形例８＞
本実施の形態の変形例７に於いて、図１８及び図１９に示す、イオン注入工程と高温熱処理工程とを行なわずに、図２０に於けるソース/ドレイン電極７の形成に於いて、例えばCl2等を用いたドライエッチング法等を用いて、ソース/ドレイン電極７直下のバリア層４の一部又は全て、及びチャネル層３の一部を除去した後に、例えばMOCVD法等を用いて、n型不純物がドーピングされた例えばGaN等のバリア層４よりもバンドギャップが小さい材料から成るコンタクト層１２を形成し、その後にソース/ドレイン電極７を形成することとしても良い。この様な方法によって、実施の形態２の変形例２(図２８)に示す様な構造が得られる。
【００８０】
＜変形例９＞
図２０に示すソース/ドレイン電極７の形成、図２１に示す素子分離領域５の形成、図２２に示すゲート電極８の形成の各３工程は必ずしもこの順に行なう必要性は無く、工程の順番を入れ替えても良い。例えば、ソース/ドレイン電極７を形成する前に、素子分離領域５を形成しても構わない。
【００８１】
＜変形例１０＞
図２２に示すゲート電極８を形成する前に、例えば蒸着法やプラズマCVD法等を用いて、AlGanOo、GaOp、AlOq、SiNr、SiOs、HfOt、TiOu等の絶縁膜１１を堆積し、その後、ゲート電極８を形成することで、実施の形態１の変形例１２(図１１)に示す構造の電界効果型トランジスタが作製され、ゲートリーク電流を低減し、しかも、ゲート-ドレイン間の耐圧を向上させることが出来る。尚、最終的に半導体デバイスとして使用するには、絶縁膜１１で覆われたソース/ドレイン電極７の一部を例えばフッ酸等を用いてウェットエッチングして除去した後、配線を形成する必要がある。
【００８２】
＜変形例１１＞
図２２に示すゲート電極８を形成する前に、例えばCl2等を用いたドライエッチング法等を用いて、ソース/ドレイン電極７間の一部のバリア層４を除去し、予めリセスを形成し、その後にゲート電極８を形成することで、図１２又は図１３に示す構造を有するヘテロ接合電界効果型トランジスタを作製することが出来る。
【００８３】
＜変形例１２＞
上述した製造方法を全て個々に採用する必要性は無く、それぞれを組み合わせた製造方法を実現しても良い。
【００８４】
（付記）
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
【図面の簡単な説明】
【００８５】
【図１】本発明の実施の形態１に係る窒化物半導体から成るヘテロ接合電界効果型トランジスタの構成を示す縦断面図である。
【図２】高濃度n型不純物領域が形成されている場合と形成されていない場合とに於ける、ソース/ドレイン電極間を流れる電流の電圧依存性を示す図である。
【図３】高濃度n型不純物領域が形成されている場合と形成されていない場合とに於ける、微分抵抗の電圧依存性を示す図である。
【図４】高濃度n型不純物領域が形成されていない場合と形成されている場合との微分抵抗差の、チャネル層のＡｌ組成依存性を示す図である。
【図５】高濃度n型不純物領域が形成されていない場合と形成されている場合との微分抵抗差の、バリア層のＡｌ組成依存性を示す図である。
【図６】高濃度n型不純物領域が形成されていない場合と形成されている場合との微分抵抗差の、チャネル層バンドギャップ依存性を示す図である。
【図７】高濃度n型不純物領域が形成されていない場合と形成されている場合との微分抵抗差の、バリア層バンドギャップ依存性を示す図である。
【図８】本発明の実施の形態１の変形例６に係る窒化物半導体から成るヘテロ接合電界効果型トランジスタの構成を示す縦断面図である。
【図９】本発明の実施の形態１の変形例７に係る窒化物半導体から成るヘテロ接合電界効果型トランジスタの構成を示す縦断面図である。
【図１０】本発明の実施の形態１の変形例１０に係る窒化物半導体から成るヘテロ接合電界効果型トランジスタの構成を示す縦断面図である。
【図１１】本発明の実施の形態１の変形例１２に係る窒化物半導体から成るヘテロ接合電界効果型トランジスタの構成を示す縦断面図である。
【図１２】本発明の実施の形態１の変形例１３に係る窒化物半導体から成るヘテロ接合電界効果型トランジスタの構成を示す縦断面図である。
【図１３】本発明の実施の形態１の変形例１４に係る窒化物半導体から成るヘテロ接合電界効果型トランジスタの構成を示す縦断面図である。
【図１４】AlbGa1-bNのＡｌ組成依存性を示す図である。
【図１５】チャネル層のAl組成xを0.2とし、バリア層のAl組成yを0.4、その厚さを20nmとした場合の、バリア層及びチャネル層の深さ方向のエネルギーバンド構造及びキャリア濃度を計算によって導いた結果を示す図である。
【図１６】チャネル層のAl組成xを0.2とし、バリア層のAl組成yを0.4とした場合で、且つ、バリア層の厚さを6nmに薄くした場合の、バリア層及びチャネル層の深さ方向のエネルギーバンド構造及びキャリア濃度を計算によって導いた結果を示す図である。
【図１７】図１に示す構造を有する窒化物半導体から成るヘテロ接合電界効果型トランジスタの製造プロセスの一例を示す縦断面図である。
【図１８】図１に示す構造を有する窒化物半導体から成るヘテロ接合電界効果型トランジスタの製造プロセスの一例を示す縦断面図である。
【図１９】図１に示す構造を有する窒化物半導体から成るヘテロ接合電界効果型トランジスタの製造プロセスの一例を示す縦断面図である。
【図２０】図１に示す構造を有する窒化物半導体から成るヘテロ接合電界効果型トランジスタの製造プロセスの一例を示す縦断面図である。
【図２１】図１に示す構造を有する窒化物半導体から成るヘテロ接合電界効果型トランジスタの製造プロセスの一例を示す縦断面図である。
【図２２】図１に示す構造を有する窒化物半導体から成るヘテロ接合電界効果型トランジスタの製造プロセスの一例を示す縦断面図である。
【図２３】高濃度n型不純物領域が形成されていない場合の微分抵抗値を、チャネル層のAl組成を変化させた複数の窒化物半導体から成るヘテロエピタキシャル基板に於いて評価した結果を示す図である。
【図２４】高濃度n型不純物領域が形成されていない場合の微分抵抗値を、バリア層のAl組成を変化させた複数の窒化物半導体から成るヘテロエピタキシャル基板に於いて評価した結果を示す図である。
【図２５】図４に於いて、図４の横軸をAl組成から求めたバンドギャップの大きさに変更した場合に該当する図である。
【図２６】図５に於いて、図５の横軸をAl組成から求めたバンドギャップの大きさに変更した場合に該当する図である。
【図２７】実施の形態２に係る窒化物半導体から成るヘテロ接合電界効果型トランジスタの構造の一例を示す縦断面図である。
【図２８】実施の形態２の変形例２に係る窒化物半導体から成るヘテロ接合電界効果型トランジスタの構造の一例を示す縦断面図である。
【符号の説明】
【００８６】
１  半絶縁性基板、２  バッファ層、３  チャネル層、４  バリア層、５  素子分離領域、６  高濃度n型不純物領域、７  ソース/ドレイン電極、８  ゲート電極、９  スペーサ層、１０  キャップ層、１１  絶縁膜、１２  レジストマスク。
【図１】
2009049358.tif 000003
【図２】
2009049358.tif 000004
【図３】
2009049358.tif 000005
【図４】
2009049358.tif 000006
【図５】
2009049358.tif 000007
【図６】
2009049358.tif 000008
【図７】
2009049358.tif 000009
【図８】
2009049358.tif 000010
【図９】
2009049358.tif 000011
【図１０】
2009049358.tif 000012
【図１１】
2009049358.tif 000013
【図１２】
2009049358.tif 000014
【図１３】
2009049358.tif 000015
【図１４】
2009049358.tif 000016
【図１５】
2009049358.tif 000017
【図１６】
2009049358.tif 000018
【図１７】
2009049358.tif 000019
【図１８】
2009049358.tif 000020
【図１９】
2009049358.tif 000021
【図２０】
2009049358.tif 000022
【図２１】
2009049358.tif 000023
【図２２】
2009049358.tif 000024
【図２３】
2009049358.tif 000025
【図２４】
2009049358.tif 000026
【図２５】
2009049358.tif 000027
【図２６】
2009049358.tif 000028
【図２７】
2009049358.tif 000029
【図２８】
2009049358.tif 000030