(57)【要約】【課題】印刷回路基板と表面実装用パッケージの接着力を強化して信頼性を向上させることができる半導体パッケージ及びその実装方法を提供する。【解決手段】半導体素子１２０が載置されるチップパッド１１０及びリード端子１３０を具備する半導体パッケージ１００であって、チップパッド１１０またはリード端子１３０のうちの少なくともいずれか一方または双方は、複数個の溝１６０を含む。印刷回路基板３００と接着されるパッケージ１００のチップパッド１１０及びリード端子１３０に複数個の溝１６０を形成することによって、パッケージ１００とクリーム半田２００との接着面積が広くなり、既存のパッケージと比較してより良い半田接合に対する信頼性を確保することができる。【選択図】図２Ｄ
2009124095.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が載置されるチップパッド及びリード端子を具備する半導体パッケージであって、
前記チップパッドまたは前記リード端子のうちの少なくともいずれか一方または双方は、複数個の溝を含むことを特徴とする半導体パッケージ。
【請求項２】
前記半導体素子と前記リード端子は、ワイヤーで連結されることを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記チップパッドは、金メッキが実施されたニッケルで形成されることを特徴とする請求項１に記載の半導体パッケージ。
【請求項４】
前記複数個の溝は、一方向に長く形成されることを特徴とする請求項１に記載の半導体パッケージ。
【請求項５】
前記複数個の溝は、メッシュ状であることを特徴とする請求項１に記載の半導体パッケージ。
【請求項６】
前記複数個の溝は、マトリックス状であることを特徴とする請求項１に記載の半導体パッケージ。
【請求項７】
前記複数個の溝は、前記チップパッド及び前記リード端子が成形される時に形成されることを特徴とする請求項１に記載の半導体パッケージ。
【請求項８】
前記複数個の溝は、前記半導体パッケージが完成された後に形成されることを特徴とする請求項１に記載の半導体パッケージ。
【請求項９】
前記半導体パッケージは、封止部をさらに具備することを特徴とする請求項１に記載の半導体パッケージ。
【請求項１０】
端子を具備する印刷回路基板を提供する段階と；
前記印刷回路基板の前記端子にクリーム半田を塗布する段階と；
それぞれ複数個の溝が形成されたチップパッドとリード端子が形成されている半導体パッケージを前記印刷回路基板に載置する段階と；
前記半導体パッケージと前記印刷回路基板を圧着させて前記複数個の溝にクリーム半田を流入させる段階と；
前記クリーム半田が固まって前記半導体パッケージが前記印刷回路基板に実装される段階と；
を備えることを特徴とする、半導体パッケージの実装方法。
【請求項１１】
前記チップパッド上には半導体素子が載置されることを特徴とする請求項１０に記載の半導体パッケージの実装方法。
【請求項１２】
前記複数個の溝は、一方向に長く形成されることを特徴とする請求項１０に記載の半導体パッケージの実装方法。
【請求項１３】
前記複数個の溝は、メッシュ状であることを特徴とする請求項１０に記載の半導体パッケージの実装方法。
【請求項１４】
前記複数個の溝は、マトリックス状であることを特徴とする請求項１０に記載の半導体パッケージの実装方法。
【請求項１５】
前記チップパッドは、金メッキが施されたニッケルを素材として形成されることを特徴とする請求項１０に記載の半導体パッケージの実装方法。
【請求項１６】
前記複数個の溝は、前記チップパッド及び前記リード端子が成形される時に形成されることを特徴とする請求項１０に記載の半導体パッケージの実装方法。
【請求項１７】
前記複数個の溝は、前記半導体パッケージが完成された後に形成されることを特徴とする請求項１０に記載の半導体パッケージの実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体パッケージ及びその実装方法に係り、特に印刷回路基板と表面実装用パッケージの接着力を強化して信頼性を向上させることができる半導体パッケージ及びその実装方法に関する。
【背景技術】
【０００２】
半導体パッケージの一例として、最も汎用で用いられているパッケージとしてＳＯＪ（ＳＯＪ：Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｊ−ｌｅａｄ）タイプが知られている。また、特殊な場合に用いるＺＩＰ（ＺＩＰ：Ｚｉｇｚａｇ  Ｉｎｌｉｎｅ  Ｐａｃｋａｇｅ）タイプが知られている。
【０００３】
また、半導体パッケージの一例として、規格化されているメモリーカード（mｅｍｏｒｙ  ｃａｒｄ）に好適であるように構成されたＴＳＯＰ（ＴＳＯＰ：Ｔｈｉｎ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）タイプ等がある。
【０００４】
従来のパッケージは、金メッキが施されたニッケルで形成され、半導体素子が接着されるチップパッドと、パッケージを外部と電気的に連結するためのリード端子で構成される。
【０００５】
半導体素子及びリード端子のそれぞれは、接着テープまたは接着剤を具備してワイヤーで連結することによって電気的に連結される。
【０００６】
そして、半導体素子を外部からの熱的、機械的、化学的衝撃による損傷から保護するためにエポキシ（ＥＭＣ：Ｅｐｏｘｙ  Ｍｏｌｄｉｎｇ  Ｃｏｍｐｏｕｎｄ）でモールディングされる封止部を形成することによってパッケージが完成される。
【０００７】
このように構成された既存のＢＬＰ（ＢＬＰ：Ｂｏｔｔｏｍ  Ｌｅａｄｅｄ  Ｐｌａｓｔｉｃ  Ｐａｃｋａｇｅ、以下パッケージと言う）を印刷回路基板（ＰＣＢ：Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）に実装するためには、印刷回路基板上にパッケージのチップパッド及び端子に合せてクリーム半田が塗布されて、その上にパッケージが載せられた状態で熱が加えられて、クリーム半田が溶融された後、半田が固まることによってパッケージが実装される。
【０００８】
【特許文献１】特開２００６−１００７５３号公報
【特許文献２】特開２００４−０３９８８２号公報
【特許文献３】特開２００６−２３７６５３号公報
【特許文献４】特開２００６−３１９０３０号公報
【特許文献５】米国特許第５０６９６２６号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述のような方法でパッケージを印刷回路基板上に実装すると、外部の衝撃などにより半田付け部位が容易に脱落する等、接合強度が非常に脆弱であるという問題点があった。
【００１０】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、印刷回路基板と表面実装用パッケージの接着力を強化して信頼性を向上させることが可能な、新規かつ改良された半導体パッケージ及びその実装方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明のある観点によれば、半導体素子が載置されるチップパッド及びリード端子を具備する半導体パッケージであって、前記チップパッドまたは前記リード端子のうちの少なくともいずれか一方または双方は、複数個の溝を含むことを特徴とする半導体パッケージが提供される。
【００１２】
また、前記半導体素子と前記リード端子は、ワイヤーで連結されるものであってもよい。
【００１３】
また、前記チップパッドは、金メッキが実施されたニッケルで形成されるものであってもよい。
【００１４】
また、前記複数個の溝は、一方向に長く形成されるものであってもよい。
【００１５】
また、前記複数個の溝は、メッシュ状であってもよい。
【００１６】
また、前記複数個の溝は、マトリックス状であってもよい。
【００１７】
また、前記複数個の溝は、前記チップパッド及び前記リード端子が成形される時に形成されるものであってもよい。
【００１８】
また、前記複数個の溝は、前記半導体パッケージが完成された後に形成されるものであってもよい。
【００１９】
また、前記半導体パッケージは、封止部をさらに具備するものであってもよい。
【００２０】
また、上記課題を解決するために、本発明の別の観点によれば、端子を具備する印刷回路基板を提供する段階と、前記印刷回路基板の前記端子にクリーム半田を塗布する段階と、それぞれ複数個の溝が形成されたチップパッドとリード端子が形成されている半導体パッケージを前記印刷回路基板に載置する段階と、前記半導体パッケージと前記印刷回路基板を圧着させて前記複数個の溝にクリーム半田を流入させる段階と、前記クリーム半田が固まって前記半導体パッケージが前記印刷回路基板に実装される段階と、を備えることを特徴とする、半導体パッケージの実装方法が提供される。
【００２１】
また、前記チップパッド上には半導体素子が載置されるものであってもよい。
【００２２】
また、前記複数個の溝は、一方向に長く形成されるものであってもよい。
【００２３】
また、前記複数個の溝は、メッシュ状であってもよい。
【００２４】
また、前記複数個の溝は、マトリックス状であってもよい。
【００２５】
また、前記チップパッドは、金メッキが施されたニッケルを素材として形成されるものであってもよい。
【００２６】
また、前記複数個の溝は、前記チップパッド及び前記リード端子が成形される時に形成されるものであってもよい。
【００２７】
また、前記複数個の溝は、前記半導体パッケージが完成された後に形成されるものであってもよい。
【発明の効果】
【００２８】
本発明によれば、印刷回路基板と接着されるパッケージのチップパッド及びリード端子に複数個の溝を形成することによって、パッケージとクリーム半田との接着面積が広くなるようになるため、剪断強度が向上して、既存のパッケージと比較してより良い半田接合に対する信頼性を確保することができる。
【発明を実施するための最良の形態】
【００２９】
以下に添付図面を参照しながら、本発明の半導体パッケージ及びその実装方法の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００３０】
図１Ａは本発明の実施形態による半導体パッケージの構造を示した平面図であり、図１Ｂは図１Ａの半導体パッケージの側面図を示したものである。
【００３１】
図１Ａ及び図１Ｂを参照すると、パッケージ１００は金メッキが施されたニッケルを素材として形成され、半導体素子１２０が載置されるチップパッド１１０と前記パッケージ１００を外部と電気的に連結するための複数個のリード端子１３０を具備する。
【００３２】
半導体素子１２０及びそれぞれのリード端子１３０はワイヤー１４０で相互に連結された状態で接着テープまたは接着剤で固定させることによって、電気的に連結される。
【００３３】
そして、前記半導体素子１２０を外部からの熱的、機械的、化学的衝撃による損傷から保護するためにエポキシ（ＥＭＣ：Ｅｐｏｘｙ  Ｍｏｌｄｉｎｇ  Ｃｏｍｐｏｕｎｄ）でモールディングされる封止部１５０を形成することによってパッケージが完成される。
【００３４】
この時、半導体素子１２０が固着されるチップパッド１１０及びリード端子１３０の一面には、それぞれ複数個の溝１６０が形成され、接着面積が広くして剪断強度が向上できるように形成される。
【００３５】
前記複数個の溝１６０は図１Ｃに示したように一方向に長く形成することができる。また、溝１６０は、図１Ｄのようにメッシュ状に形成されることができ、また、図１Ｅのようにマトリックス状に形成されることもできる。
【００３６】
また、前記複数個の溝１６０はコーナー部分が直角であることができ、また、曲面を有する形状であることができる。
【００３７】
もちろん、前記複数個の溝１６０は、本実施形態で示した形状以外にも当業者により多様に変形及び修正が可能である。
【００３８】
前記複数個の溝１６０はチップパッド１１０とリード端子１３０全てに形成されることができ、チップパッド１１０またはリード端子１３０のうちいずれか一つにだけ形成されることもできる。
【００３９】
前記複数個の溝１６０はチップパッド１１０及びリード端子１３０が成形される時に形成されることができ、またモールディングをしてパッケージ１００を完成した後に形成されることもできる。
【００４０】
このように、溝を形成する時期はパッケージを製造する工程上で、より便利で容易に溝を形成することができる時期を当業者が選択すれば良いことである。
【００４１】
前記複数個の溝１６０はパッケージ１００が印刷回路基板上にクリーム半田により実装される場合、クリーム半田が前記複数個の溝１６０に充填されるようになって接着面積が広くなるようになるので剪断強度が向上して、既存のパッケージと比較してより良い半田接合に対する信頼性を確保することができる。
【００４２】
図２Ａないし図２Ｄは本発明の実施形態による半導体パッケージを実装する方法を説明するための図面であって、大きくパッケージ１００、クリーム半田２００及び印刷回路基板３００で構成される。
【００４３】
図２Ａないし図２Ｄを参照すると、図２Ａはクリーム半田２００が一面に塗布された印刷回路基板３００とパッケージ１００が接着される前の段階で、クリーム半田２００は印刷回路基板３００に形成されているＰＣＢ端子３１０に塗布される。
【００４４】
パッケージ１００はチップパッド１１０とリード端子１３０を具備しており、チップパッド１１０及びそれぞれのリード端子１３０には、印刷回路基板３００と接着される面に複数個の溝１６０が形成される。
【００４５】
図２Ｂはパッケージ１００と印刷回路基板３００を接着するためにパッケージ１００を印刷回路基板３００に密着させた段階を示しており、ＰＣＢ端子３１０、クリーム半田２００及びチップパッド１１０またはリード端子１３０が互いに触れ合うように密着させる。
【００４６】
図２Ｃはパッケージ１００と印刷回路基板３００が接着される段階を示したものであって、加わる熱により溶融されたクリーム半田２００が圧着などの方法によりパッケージ１００のチップパッド１１０及びリード端子１３０に形成されている溝１６０に流入する。
【００４７】
図２Ｄはパッケージ１００が印刷回路基板３００に実装された段階を示したものであって、溶融されたクリーム半田２００の一部がパッケージ１００のチップパッド１１０及びリード端子１３０に形成されている溝１６０に流入した状態で固まることによって実装される。
【００４８】
従って、クリーム半田２００が前記複数個の溝１６０に充填されて接着面積が広くなるので、剪断強度が向上して、既存のパッケージと比較してより良い半田接合に対する信頼性を確保することができる。
【００４９】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【図面の簡単な説明】
【００５０】
【図１Ａ】本発明の実施形態による半導体パッケージの構造を示した平面図である。
【図１Ｂ】図１Ａの半導体パッケージの側面図である。
【図１Ｃ】図１Ａのチップパッド、リード端子に形成される溝の形状を示す模式図である。
【図１Ｄ】図１Ａのチップパッド、リード端子に形成される溝の形状を示す模式図である。
【図１Ｅ】図１Ａのチップパッド、リード端子に形成される溝の形状を示す模式図である。
【図２Ａ】本発明の実施形態による半導体パッケージを実装する方法を説明するための図面である。
【図２Ｂ】本発明の実施形態による半導体パッケージを実装する方法を説明するための図面である。
【図２Ｃ】本発明の実施形態による半導体パッケージを実装する方法を説明するための図面である。
【図２Ｄ】本発明の実施形態による半導体パッケージを実装する方法を説明するための図面である。
【符号の説明】
【００５１】
１００：半導体パッケージ
１１０：チップパッド
１２０：半導体素子
１３０：リード端子
１４０：ワイヤー
１５０：封止部
１６０：溝
２００：クリーム半田
３００：印刷回路基板（ＰＣＢ）
３１０：ＰＣＢ端子
【図１Ａ】
2009124095.tif 000003
【図１Ｂ】
2009124095.tif 000004
【図１Ｃ】
2009124095.tif 000005
【図１Ｄ】
2009124095.tif 000006
【図１Ｅ】
2009124095.tif 000007
【図２Ａ】
2009124095.tif 000008
【図２Ｂ】
2009124095.tif 000009
【図２Ｃ】
2009124095.tif 000010
【図２Ｄ】
2009124095.tif 000011