(57)【要約】【課題】２素子方式のスイッチング回路を用いる回路構成において、十分な昇圧比を確保することによって波形改善性能を向上させると共に、回路規模の削減及び制御の簡略化を実現する。【解決手段】三相交流電源２１を入力として負荷２２に直流を供給する三相整流装置１０Ａは、ダイオードＤ１〜Ｄ６を有するダイオード整流回路３４と、３つの交流リアクトルＬ４〜Ｌ６を有する交流リアクトル回路３３と、スイッチング素子Ｑ１，Ｑ２を有するスイッチング回路３５と、３つのコンデンサＣ１〜Ｃ３を有するコンデンサ回路３２と、１つの平滑用コンデンサＣ４とを備え、第１出力端子ＯＵＴ１からの出力電流は、負荷２２を介して第２出力端子ＯＵＴ２まで流れる。【選択図】図１
2009112172.tif 000002
【特許請求の範囲】
【請求項１】
負荷が接続される一対の出力端子を有し、三相交流電源を入力として前記一対の出力端子から前記負荷に直流電圧を供給する三相整流装置であって、
前記三相交流電源側に一端が接続された第１交流リアクトル、第２交流リアクトル及び第３交流リアクトルを有するリアクトル回路と、
前記リアクトル回路の前記出力端子側に設けられたダイオード整流回路と、
前記ダイオード整流回路の前記出力端子側に設けられたスイッチング回路と、
前記スイッチング回路の前記出力端子側に設けられた平滑用コンデンサと
を備え、
前記ダイオード整流回路、前記スイッチング回路及び前記平滑用コンデンサは、前記一対の出力端子の間に並列に接続されており、
前記スイッチング回路は、前記一対の出力端子の間に直列に接続された２つのスイッチング素子を有し、
前記リアクトル回路及び前記スイッチング回路には、コンデンサ回路が接続され、
前記コンデンサ回路は、
前記第１交流リアクトルの前記一端と、前記２つのスイッチング素子の接続点との間に接続された第１コンデンサと、
前記第２交流リアクトルの前記一端と、前記接続点との間に接続された第２コンデンサと、
前記第３交流リアクトルの前記一端と、前記接続点との間に接続された第３コンデンサと
を有し、
前記負荷を介して前記一対の出力端子間に電流が流れる三相整流装置。
【請求項２】
前記三相交流電源に接続される第１〜第３入力端子と、前記リアクトル回路との間に接続された入力回路をさらに備え、
前記入力回路は、
前記第１入力端子と、前記第１交流リアクトルの前記一端との間に接続された第１リアクトルと、
前記第２入力端子と、前記第２交流リアクトルの前記一端との間に接続された第２リアクトルと、
前記第３入力端子と、前記第３交流リアクトルの前記一端との間に接続された第３リアクトルと
を有し、
前記入力回路及び前記コンデンサ回路によってローパスフィルタが構成される請求項１に記載の三相整流装置。
【請求項３】
前記三相交流電源から電力が供給されている状態において、前記２つのスイッチング素子を交互に導通させる制御部をさらに備える請求項１又は２に記載の三相整流装置。
【請求項４】
前記制御部は、
前記直流電圧を検出する出力電圧検出部と、
検出された前記直流電圧と、前記直流電圧の設定値とを比較する第１比較部と、
前記第１比較部における比較の結果に応じて、前記直流電圧が前記設定値となるように、前記２つのスイッチング素子のスイッチング周期を制御するスイッチング周期制御部と
を備える請求項３に記載の三相整流装置。
【請求項５】
前記制御部は、
前記直流電圧を検出する出力電圧検出部と、
検出された前記直流電圧と、前記直流電圧の設定値とを比較する第１比較部と、
前記第１比較部における比較の結果に応じて、前記２つのスイッチング素子におけるスイッチング周期に対する導通期間の比であるデューティ比を制御するデューティ比制御部をさらに備える請求項３に記載の三相整流装置。
【請求項６】
前記第１比較部における比較の結果に応じて、前記２つのスイッチング素子における前記スイッチング周期に対する導通期間の比であるデューティ比を制御するデューティ比制御部をさらに備え、
前記デューティ比制御部は、前記スイッチング周期が下限値である場合に、前記直流電圧が前記設定値となるように前記デューティ比を制御する請求項４に記載の三相整流装置。
【請求項７】
前記２つスイッチング素子の接続点の電圧である中間電圧を検出する中間電圧検出部と、
検出された前記中間電圧と、前記中間電圧の目標値とを比較する第２比較部と
をさらに備え、
前記デューティ比制御部は、前記第２比較部における比較の結果に応じて、前記中間電圧が前記目標値となるように、前記２つのスイッチング素子のそれぞれにおける前記デューティ比の割合を調整する割合調整部を有する請求項５又は６に記載の三相整流装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、三相交流電源を入力として負荷に直流を供給する三相整流装置に関する。
【背景技術】
【０００２】
従来、三相交流電源を入力として負荷に直流を供給する三相整流装置が広く用いられている。このような三相整流装置の１つとして、ダイオード整流回路及び昇圧回路を有する回路構成が知られている。
【０００３】
ダイオード整流回路は、三相交流電源によって供給される入力電圧を全波整流することによって整流電圧を出力する。昇圧回路は、ダイオード整流回路の入力側に接続されたリアクトル回路と、ダイオード整流回路の出力側に接続されたスイッチング回路及び平滑用コンデンサとを有し、整流電圧を昇圧することによって直流電圧を出力する。
【０００４】
スイッチング回路は、リアクトル回路を介して三相交流電源を短絡させる状態（以下、「短絡状態」）と、短絡状態を解除した状態（以下、「開放状態」）とを交互に切り替える。
【０００５】
短絡状態では、リアクトル回路に流れるリアクトル電流が増加し、リアクトル回路には、入力電圧に応じたエネルギーが蓄えられる。
【０００６】
開放状態では、リアクトル回路に蓄えられたエネルギーが、ダイオード整流回路を介して平滑用コンデンサに移動し、平滑用コンデンサが充電される。平滑用コンデンサの両端間の電位差は、三相整流装置の出力電圧（直流電圧）として負荷に印加される。
【０００７】
この結果、リアクトル電流の波形は三角波状になるが、入力側に接続されたローパスフィルタによって平滑化されるため、三相整流装置に入力される入力電流は、入力電圧と位相が一致する正弦波状になる。
【０００８】
また、上記のスイッチング回路には、スイッチング素子の素子数によって様々な種類のものが存在するが、１素子方式では波形改善性能が低く、３素子方式以上では回路構成及び制御が複雑になることから、２素子方式のスイッチング回路が望ましい。
【０００９】
２素子方式のスイッチング回路を採用する三相整流装置において、平滑用コンデンサを２つ設ける回路構成が提案されている（非特許文献１参照）。
【００１０】
具体的には、非特許文献１に記載の三相整流装置は、第１出力電圧（＋）を出力する第１出力端子と、中性点電位を出力する中性点出力端子と、第２出力電圧（−）を出力する第２出力端子とを有する。また、第１出力端子と中性点出力端子との間に第１平滑用コンデンサが接続され、第２出力端子と中性点出力端子との間に第２平滑用コンデンサが接続される。
【００１１】
さらに、非特許文献１に記載の三相整流装置では、リアクトル回路の入力と、スイッチング回路を構成する２つのスイッチング素子の接続点との間に、コンデンサが接続される。
【非特許文献１】Jing Tan, Lin Chen and Jianping Ying, “Integration of Three-Phase PFC and DC/DC Converter for USP”, Conference Proceedings. IEEE Annual Power Electronics Specialists Conference 35th,Vol.5 Page.4062-4066(2004)
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところで、上記のような三相整流装置においては、昇圧比（三相整流装置の入力電圧に対する出力電圧の比率）が小さい場合に、入力電流波形が歪む問題がある。具体的には、開放状態時におけるリアクトル電流の立ち下がりは、昇圧比が大きいほど急峻になり、昇圧比が小さいほど緩やかになる。このため、昇圧比が小さいとリアクトル電流がゼロまで下がり切らなくなる。
【００１３】
ゼロまで下がり切れなかったリアクトル電流によってリアクトル回路にエネルギーが蓄積されるため、リアクトル電流の平均値が入力電圧の瞬時値に比例しなくなり、入力電流波形が歪むことになる。入力電流波形の歪みは高調波電流を発生させるため、三相交流電源側に悪影響を与える可能性がある。
【００１４】
しかしながら、非特許文献１に記載の三相整流装置では、第１出力端子及び中性点出力端子間に第１平滑用コンデンサが接続され、第２出力端子及び中性点出力端子間に第２平滑用コンデンサが接続される回路構成である。
【００１５】
このため、第１出力端子及び第２出力端子間の電位差がＡ［Ｖ］でも、第１平滑用コンデンサ及び第２平滑用コンデンサのそれぞれにおける両端間の電位差はＡ／２［Ｖ］となる。したがって、非特許文献１に記載の三相整流装置では、十分な昇圧比を確保することが困難であり、波形改善性能を向上させることには限界があった。
【００１６】
また、非特許文献１に記載の三相整流装置では、十分な昇圧比を確保することが困難であるために、リアクトル電流がゼロになったことを検出する電流センサを設ける必要があり、回路規模の増加や制御の複雑化が生じる問題があった。
【００１７】
そこで、本発明は、上述した課題を解決するためになされたものであり、２素子方式のスイッチング回路を用いる回路構成において、十分な昇圧比を確保することによって波形改善性能を向上させると共に、回路規模の削減及び制御の簡略化を実現可能な三相整流装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明の特徴では、負荷が接続される一対の出力端子を有し、三相交流電源を入力として前記一対の出力端子から前記負荷に直流電圧を供給する三相整流装置であって、前記三相交流電源側に一端が接続された第１交流リアクトル、第２交流リアクトル及び第３交流リアクトルを有するリアクトル回路と、前記リアクトル回路の前記出力端子側に設けられたダイオード整流回路と、前記ダイオード整流回路の前記出力端子側に設けられたスイッチング回路と、前記スイッチング回路の前記出力端子側に設けられた平滑用コンデンサとを備え、前記ダイオード整流回路、前記スイッチング回路及び前記平滑用コンデンサは、前記一対の出力端子の間に並列に接続されており、前記スイッチング回路は、前記一対の出力端子の間に直列に接続された２つのスイッチング素子を有し、前記リアクトル回路及び前記スイッチング回路には、コンデンサ回路が接続され、前記コンデンサ回路は、前記第１交流リアクトルの前記一端と、前記２つのスイッチング素子の接続点との間に接続された第１コンデンサと、前記第２交流リアクトルの前記一端と、前記接続点との間に接続された第２コンデンサと、前記第３交流リアクトルの前記一端と、前記接続点との間に接続された第３コンデンサとを有し、前記負荷を介して前記一対の出力端子間に電流が流れることを要旨とする。
【００１９】
このような三相整流装置によれば、一対の出力端子間の電位差が非特許文献１のように１／２とならない。したがって、十分な昇圧比を確保することができる。
【００２０】
また、１つの平滑用コンデンサのみで良いため、２つの平滑用コンデンサを用いる回路構成よりも、回路規模を削減することができる。
【００２１】
また、コンデンサ回路を備えることによって、実効的な入力電圧を低下させることができ、十分な昇圧比を確保することが可能となる。
【００２２】
さらに、本発明の特徴に係る三相整流装置によれば、十分な昇圧比を確保することができるため、２つのスイッチング素子を交互に一定周期でスイッチングさせるだけで入力電流波形の改善が可能で、電流センサを設ける必要もなく、回路規模を削減することができる。
【００２３】
上記の特徴に係る三相整流装置において、前記三相交流電源に接続される第１〜第３入力端子と、前記リアクトル回路との間に接続された入力回路をさらに備え、前記入力回路は、前記第１入力端子と、前記第１交流リアクトルの前記一端との間に接続された第１リアクトルと、前記第２入力端子と、前記第２交流リアクトルの前記一端との間に接続された第２リアクトルと、前記第３入力端子と、前記第３交流リアクトルの前記一端との間に接続された第３リアクトルとを有し、前記入力回路及び前記コンデンサ回路によってローパスフィルタが構成されることが好ましい。
【００２４】
このような三相整流装置によれば、既存の三相整流装置に用いられるローパスフィルタを構成するコンデンサを利用して、実効的な入力電圧を低下させるためのコンデンサ回路が構成される。このため、回路規模を増加させることなく、実効的な入力電圧を低下させ、十分な昇圧比を確保することができる。
【００２５】
上記の特徴に係る三相整流装置において、前記スイッチング回路は、第１スイッチング素子と、第２スイッチング素子とを有し、前記平滑用コンデンサの一端は、前記第１スイッチング素子に直接接続され、前記平滑用コンデンサの他端は、前記第２スイッチング素子に直接接続されることが好ましい。
【００２６】
このような三相整流装置によれば、平滑用コンデンサとスイッチング素子との間に、逆流阻止用ダイオードや電流センサが設けられておらず、回路規模を大幅に削減することができる。
【００２７】
上記の特徴に係る三相整流装置において、前記三相交流電源から電力が供給されている状態において、前記２つのスイッチング素子を交互に導通させる制御部（制御部１２Ａ，１２Ｂ）をさらに備えることが好ましい。
【００２８】
このような三相整流装置によれば、２つのスイッチング素子を交互に導通させることによって、非特許文献１のような逆流阻止用のダイオードを設ける必要もなく、また、２つのスイッチング素子の休止期間をできるだけ短くすることで、電流センサを設ける必要もなく、電流不連続モードの１つである電流臨界モードにほぼ近い動作で三相整流装置を動作させることができる。なお、電流不連続モードとは、開放状態の度にリアクトル電流をゼロにする動作モードであり、電流臨界モードとは、電流不連続モードにおけるリアクトル電流がゼロとなる時間を短縮し、素子利用効率及び波形改善性能を高めた動作モードである。
【００２９】
上記の特徴に係る三相整流装置において、前記制御部は、前記直流電圧を検出する出力電圧検出部と、検出された前記直流電圧と、前記直流電圧の設定値とを比較する第１比較部と、前記第１比較部における比較の結果に応じて、前記直流電圧が前記設定値となるように、前記２つのスイッチング素子のスイッチング周期を制御するスイッチング周期制御部とを備えることが好ましい。
【００３０】
このような三相整流装置によれば、簡単な制御により、入力電圧変動及び負荷変動に対して安定した出力が可能となり、波形改善性能が低下することも防止できる。
【００３１】
上記の特徴に係る三相整流装置において、前記制御部は、前記直流電圧を検出する出力電圧検出部と、検出された前記直流電圧と、前記直流電圧の設定値とを比較する第１比較部と、前記第１比較部における比較の結果に応じて、前記２つのスイッチング素子におけるスイッチング周期に対する導通期間の比であるデューティ比を制御するデューティ比制御部をさらに備えることが好ましい。また、前記第１比較部における比較の結果に応じて、前記２つのスイッチング素子における前記スイッチング周期に対する導通期間の比であるデューティ比を制御するデューティ比制御部をさらに備え、前記デューティ比制御部は、前記スイッチング周期が下限値である場合に、前記直流電圧が前記設定値となるように前記デューティ比を制御することが好ましい。
【００３２】
このような三相整流装置によれば、簡単な制御により、入力電圧変動及び負荷変動に対して安定した出力が可能となり、波形改善性能が低下することも防止可能となる。また、デューティ比制御よりもスイッチング周期制御を優先して実行することにより、通常負荷では２つのスイッチング素子の休止期間が最小になり、ほぼ電流臨界モードに近い動作が可能となる。
【００３３】
上記の特徴に係る三相整流装置において、前記２つのスイッチング素子の接続点の電圧である中間電圧を検出する中間電圧検出部と、検出された前記中間電圧と、前記中間電圧の目標値とを比較する第２比較部とをさらに備え、前記デューティ比制御部は、前記第２比較部における比較の結果に応じて、前記中間電圧が前記目標値となるように、前記２つのスイッチング素子のそれぞれにおける前記デューティ比の割合を調整する割合調整部を有することが好ましい。
【００３４】
このような三相整流装置によれば、入力電圧や負荷が変動しても、簡単な制御により中間電圧を目標値とすることができるため、三相整流装置の動作を安定化して、波形改善性能が低下することを防止可能となる。
【発明の効果】
【００３５】
本発明によれば、２素子方式のスイッチング回路を用いる回路構成において、十分な昇圧比を確保することによって波形改善性能を向上させると共に、回路規模の削減及び制御の簡略化を実現可能な三相整流装置を提供することができる。
【発明を実施するための最良の形態】
【００３６】
次に、図面を参照して、本実施形態に係る三相整流装置について説明する。具体的には、（１）三相整流装置の構成、（２）三相整流装置の動作、（３）作用・効果、（４）その他の実施形態について説明する。なお、以下の各実施形態における図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
【００３７】
（１）三相整流装置の構成
まず、全体概略構成、主回路の構成、制御部の構成の順で、本実施形態に係る三相整流装置の構成について説明する。
【００３８】
（１．１）全体概略構成
図１は、本実施形態に係る三相整流装置１０Ａの回路ブロック図である。図１に示すように、三相整流装置１０Ａは、主回路１１Ａ及び制御部１２Ａを含む。主回路１１Ａは、三相交流電源２１及び負荷２２に接続される。制御部１２Ａは、主回路１１Ａに接続される。
【００３９】
三相交流電源２１は、位相がそれぞれ１２０度異なる入力電圧Ｖ１〜Ｖ３を三相交流電源入力端子Ｕ，Ｖ，Ｗにそれぞれ印加する。本実施形態では、主回路１１Ａへの入力電圧（線間電圧）は４００Ｖである。
【００４０】
主回路１１Ａは、三相交流電源２１を入力として負荷２２に直流を供給する。具体的には、主回路１１Ａは、負荷２２が接続される一対の出力端子（出力端子ＯＵＴ１及び出力端子ＯＵＴ２）を有する。
【００４１】
出力端子ＯＵＴ１と出力端子ＯＵＴ２との間には、負荷２２が接続される。主回路１１Ａは、三相交流電源２１を入力として負荷２２に直流を供給する。
【００４２】
本実施形態では、主回路１１Ａが出力する出力電圧ＶＯは６５０Ｖである。すなわち、主回路２においては、入力電圧（線間電圧）が４００Ｖに対して、出力電圧ＶＯが６５０Ｖであり、昇圧比が小さい。
【００４３】
昇圧比が小さい場合、上述したように、通常の三相整流装置では力率の劣化、及び入力電流の歪みが生じる。すなわち、入力電圧が正弦波形であるのに対し、入力電流（入力線電流）ｉＬ１〜ｉＬ３の波形は、電圧波形と位相がずれたり、波形自体が正弦波にならなかったりすることがある。本実施形態では、実効的な入力電圧を低下させると共に、出力電圧ＶＯを高く保つことによって、昇圧比を増加させる回路構成である。
【００４４】
制御部１２Ａは、出力電圧ＶＯ及び中間電圧ＶＮを検出するとともに、検出した出力電圧ＶＯに応じて主回路１１Ａを制御する。具体的には、制御部１２Ａは、出力電圧ＶＯ及び中間電圧ＶＮが設定値となるように主回路１１Ａを制御する。
【００４５】
（１．２）主回路の回路構成
引き続き図１を用いて、主回路１１Ａの回路構成について説明する。主回路１１Ａは、入力回路３１、コンデンサ回路３２、交流リアクトル回路３３、ダイオード整流回路３４、スイッチング回路３５、及び平滑用コンデンサＣ４を有する。
【００４６】
入力回路３１は、三相交流電源２１に接続される３つの三相交流電源入力端子Ｕ，Ｖ，Ｗに一端が接続され、交流リアクトル回路３３の入力側に他端が接続された３つのリアクトルＬ１〜Ｌ３を有する。
【００４７】
コンデンサ回路３２は、交流リアクトル回路３３の入力側に一端が接続され、スイッチング回路３５を構成する２つのスイッチング素子Ｑ１，Ｑ２の接続点に他端が接続された３つのコンデンサＣ１〜Ｃ３を有する。
【００４８】
ここで、入力回路３１を構成するリアクトルＬ１〜Ｌ３と、コンデンサ回路３２を構成するコンデンサＣ１〜Ｃ３とによって、ＬＣ型のローパスフィルタが構成される。
【００４９】
交流リアクトル回路３３は、リアクトルＬ１〜Ｌ３の他端に一端が接続され、ダイオード整流回路３４を構成する３対のダイオードＤ１〜Ｄ６の各接続点に他端が接続された３つの交流リアクトルＬ４〜Ｌ６を有する。
【００５０】
ダイオード整流回路３４は、三相ブリッジ接続された６つのダイオードＤ１〜Ｄ６を有する。すなわち、ダイオード整流回路３４は、出力端子ＯＵＴ１と出力端子ＯＵＴ２との間に直列に接続された一対のダイオードＤ１，Ｄ２、一対のダイオードＤ３，Ｄ４、及び一対のダイオードＤ５，Ｄ６を有する。
【００５１】
具体的には、ダイオードＤ１では、アノードが交流リアクトルＬ４に接続され、カソードが出力端子ＯＵＴ１に接続される。ダイオードＤ２では、アノードが出力端子ＯＵＴ２に接続され、カソードが交流リアクトルＬ４に接続される。
【００５２】
ダイオードＤ３では、アノードが交流リアクトルＬ５に接続され、カソードが出力端子ＯＵＴ１に接続される。ダイオードＤ４では、アノードが出力端子ＯＵＴ２に接続され、カソードが交流リアクトルＬ５に接続される。
【００５３】
ダイオードＤ５では、アノードが交流リアクトルＬ６に接続され、カソードが出力端子ＯＵＴ１に接続される。ダイオードＤ６では、アノードが出力端子ＯＵＴ２に接続され、カソードが交流リアクトルＬ６に接続される。
【００５４】
また、スイッチング回路３５は、２つのスイッチング素子Ｑ１，Ｑ２と、逆流阻止用のダイオードＤ８，Ｄ９とを有する。スイッチング素子Ｑ１，Ｑ２は、ダイオード整流回路３４の出力側に接続されると共に、出力端子ＯＵＴ１と出力端子ＯＵＴ２との間に直列に接続される。本実施形態では、スイッチング素子Ｑ１，Ｑ２として、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が使用されている。
【００５５】
ダイオードＤ７は、スイッチング素子Ｑ１と逆並列に接続され、ダイオードＤ８は、スイッチング素子Ｑ２と逆並列に接続される。具体的には、ダイオードＤ７のアノードはスイッチング素子Ｑ１のエミッタに接続され、ダイオードＤ７のカソードはスイッチング素子Ｑ１のコレクタに接続される。ダイオードＤ８のアノードはスイッチング素子Ｑ２のエミッタに接続され、ダイオードＤ８のカソードはスイッチング素子Ｑ２のコレクタに接続される。
【００５６】
スイッチング素子Ｑ１，Ｑ２は、所定のスイッチング周期でオン／オフ動作する。ここで、オン／オフ動作とは、スイッチング素子Ｑ１，Ｑ２がオンとオフとを交互に繰り返す動作である。なお、スイッチング素子Ｑ１，Ｑ２のオン／オフ動作は、制御部１２Ａによって制御される。
【００５７】
平滑用コンデンサＣ４は、スイッチング回路３５の出力側に接続されると共に、出力端子ＯＵＴ１に一端が接続され、出力端子ＯＵＴ２に他端が接続される。本実施形態では、平滑用コンデンサＣ４の一端は、スイッチング素子Ｑ１に直接接続され、平滑用コンデンサＣ４の他端は、スイッチング素子Ｑ２に直接接続される。
【００５８】
上記のように構成された主回路１１Ａでは、出力端子ＯＵＴ１からの出力電流が、負荷２２を介して出力端子ＯＵＴ２まで流れる。また、主回路１１Ａを上記のように構成することで、コンデンサＣ１〜Ｃ３の接続点ｎ１と三相交流電源入力端子Ｕ，Ｖ，Ｗとの間に発生する相電圧（線間電圧の１／√３≒（１／１．７３２））が利用でき、見掛けの昇圧比を大きくすることができる。
【００５９】
具体的には、入力電圧として線間電圧しか利用できない場合には、昇圧比は、６５０Ｖ／４００Ｖ＝１．６３倍程度である。一方、入力電圧として相電圧を利用する場合には、昇圧比は、６５０Ｖ／（４００Ｖ／１．７３２Ｖ）＝２．８倍程度まで増加させることができる。
【００６０】
昇圧型の力率改善、高調波抑制回路付きの三相整流装置では、一般に、正弦波の波高率（１．４１４倍）以上の昇圧比が必要である。したがって、入力電圧として線間電圧しか利用できない場合には昇圧比のマージンが少ないが、本実施形態のように入力電圧として相電圧を利用する場合には十分なマージンを確保することができる。
【００６１】
（１．３）制御部の機能ブロック構成
次に、制御部１２Ａの機能ブロック構成について説明する。図２は、制御部１２Ａの機能ブロック構成を示す機能ブロック図である。
【００６２】
制御部１２Ａは、三相交流電源２１から電力が供給されている状態において、スイッチング回路３５を構成する２つのスイッチング素子Ｑ１，Ｑ２を交互に導通させる。
【００６３】
制御部１２Ａは、アナログ回路又はデジタル回路、若しくはマイクロコンピュータ（ソフトウェア）のいずれで実装されていても良い。
【００６４】
図２に示すように、制御部１２Ａは、出力電圧検出部１２１、比較部１２２、スイッチング周期制御部１２３、中間電圧検出部１２４、比較部１２５、デューティ比制御部１２６、及び制御信号出力部１２７を有する。
【００６５】
出力電圧検出部１２１は、出力端子ＯＵＴ１から出力される出力電圧ＶＯを検出する。比較部１２２は、出力電圧検出部１２１によって検出された出力電圧ＶＯと、出力電圧ＶＯの設定値ＳＶ１とを比較する。スイッチング周期制御部１２３は、比較部１２２における比較の結果に応じて、出力電圧ＶＯが設定値ＳＶ１となるように、スイッチング素子Ｑ１，Ｑ２のスイッチング周期を制御する。
【００６６】
中間電圧検出部１２４は、コンデンサ回路３２を構成するコンデンサＣ１〜Ｃ３の接続点ｎ１の電位（中間電圧ＶＮ）を検出する。比較部１２５は、検出された中間電圧ＶＮと、中間電圧ＶＮの設定値ＳＶ２とを比較する。ここで、設定値ＳＶ２は、出力電圧ＶＯの１／２であることが好ましい。
【００６７】
デューティ比制御部１２６は、比較部１２５における比較の結果に応じて、中間電圧ＶＮが設定値ＳＶ２となるように、スイッチング素子Ｑ１，Ｑ２のそれぞれにおけるデューティ比の割合を調整する。なお、デューティ比とは、１スイッチング周期に対する導通（オン）期間の比である。
【００６８】
また、デューティ比制御部１２６は、比較部１２２における比較の結果に応じて、スイッチング素子Ｑ１，Ｑ２のデューティ比を制御する。具体的には、デューティ比制御部１２６は、スイッチング周期制御部１２３によって設定されるスイッチング周期が下限値である場合において、出力電圧ＶＯが設定値ＳＶ１となるようにデューティ比を制御する。
【００６９】
制御信号出力部１２７は、スイッチング周期制御部１２３及びデューティ比制御部１２６によって制御され、スイッチング素子Ｑ１，Ｑ２のそれぞれのゲートに入力されるゲート信号Ｇ１，Ｇ２を生成する。具体的には、制御信号出力部１２７には、スイッチング周期制御部１２３から周期制御信号ＦＣが入力され、デューティ比制御部１２６からデューティ比制御信号ＤＣ１，ＤＣ２が入力される。
【００７０】
図３は、制御信号出力部１２７の構成例を示す機能ブロック図である。図３の例では、制御信号出力部１２７は、三角波発生回路１２７１と、２つのコンパレータ１２７２，１２７３とを有する。
【００７１】
三角波発生回路１２７１は、主回路１１Ａの電源周波数と比較して、十分に周波数が高い三角波を発生させる。また、三角波発生回路１２７１が発生させる三角波は、スイッチング素子Ｑ１，Ｑ２のスイッチング周期を決定する。三角波発生回路１２７１が発生させる三角波の周期（又は周波数）は、周期制御信号ＦＣに応じて変化する。
【００７２】
コンパレータ１２７２は、三角波とデューティ比制御信号ＤＣ１との比較結果に応じて、ゲート信号（ＰＷＭ信号）Ｇ１を出力する。ゲート信号Ｇ１は、スイッチング素子Ｑ１のゲートに入力される。
【００７３】
具体的には、デューティ比制御信号ＤＣ１が三角波よりも小さい期間では、Ｈレベルのゲート信号Ｇ１が出力され、スイッチング素子Ｑ１が導通する。一方、デューティ比制御信号ＤＣ１が三角波よりも大きい期間では、Ｌレベルのゲート信号Ｇ１が出力され、スイッチング素子Ｑ１が非導通となる。
【００７４】
同様にして、コンパレータ１２７３は、三角波とデューティ比制御信号ＤＣ２との比較結果に応じて、ゲート信号（ＰＷＭ信号）Ｇ２を出力する。ゲート信号Ｇ２は、スイッチング素子Ｑ２のゲートに入力される。
【００７５】
このようなフィードバック構成により、スイッチング素子Ｑ１，Ｑ２のスイッチング周期及びオンデューティが変化し、中間電圧ＶＮ及び出力電圧ＶＯが一定値となるように制御される。なお、コンパレータ１２７２とコンパレータ１２７３で入力端子の極性が異なるのは、ゲート信号Ｇ１，Ｇ２を相補のタイミングにするためである。
【００７６】
（２）三相整流装置の動作
次に、主回路１１Ａの動作、制御部１２Ａの動作の順で、三相整流装置１０Ａの動作について説明する。
【００７７】
（２．１）主回路の動作
次に、主回路１１Ａの動作について説明する。図４は、主回路１１Ａの動作を説明するための波形図である。なお、図４では、説明の便宜上、スイッチング周波数を下げて図示している。また、図４（ａ）は、Ｕ相を例に説明した図であるが、Ｖ相、Ｗ相についても同様である。
【００７８】
交流リアクトル電流ｉＬ４〜ｉＬ６は、図４（ａ）に示すように三角波状（電流臨界状態）になるが、入力回路３１及びコンデンサ回路３２によって構成されるローパスフィルタが交流リアクトル電流ｉＬ４〜ｉＬ６の高周波成分を除去する。よって、入力電流（入力線電流）ｉＬ１〜ｉＬ３の波形は、図４（ａ）に示すように、入力相電圧と位相が一致した正弦波状になる。
【００７９】
スイッチング素子Ｑ１若しくはＱ２は、図４（ｂ）に示すゲート信号Ｇ１，Ｇ２がそれぞれＨレベルである期間において導通する。また、ゲート信号Ｇ１，Ｇ２は、スイッチング素子Ｑ１，Ｑ２が同時に導通することによる上下短絡を避けるために、最小の休止期間をおいて、相補のタイミングでＨレベルになる。
【００８０】
スイッチング素子Ｑ１若しくはＱ２が導通すると、入力相電圧で充電されているコンデンサ回路３２が、交流リアクトルＬ４〜Ｌ６及びダイオード整流回路３４を介して短絡され、入力相電圧に比例したエネルギーが交流リアクトルＬ４〜Ｌ６に蓄積される。
【００８１】
一方、交流リアクトルＬ４〜Ｌ６に蓄積されたエネルギーは、スイッチング素子Ｑ１が非導通時には、ダイオード整流回路３４と、スイッチング素子Ｑ２の逆並列ダイオードＤ８とを介して平滑用コンデンサＣ４に移動する。
【００８２】
また、交流リアクトルＬ４〜Ｌ６に蓄積されたエネルギーは、スイッチング素子Ｑ２が非導通時には、ダイオード整流回路３４と、スイッチング素子Ｑ１の逆並列ダイオードＤ７とを介して平滑用コンデンサＣ４に移動する。
【００８３】
入力相電圧が正の期間では、スイッチング素子Ｑ２が導通時に交流リアクトルＬ４〜Ｌ６にエネルギーが蓄積され、蓄積されたエネルギーは、スイッチング素子Ｑ２が非導通時に放出される。
【００８４】
入力相電圧が負の期間では、スイッチング素子Ｑ１が導通時に交流リアクトルＬ４〜Ｌ６にエネルギーが蓄積され、蓄積されたエネルギーは、スイッチング素子Ｑ１が非導通時に放出される。
【００８５】
スイッチング素子Ｑ１及びＱ２は、最小の休止期間をおいた相補のタイミングで導通するため、交流リアクトルＬ４〜Ｌ６に流れる電流は、大きさ（面積）が相電圧に比例し、電流零の期間が短い二等辺三角形になる。そのため、主回路１１Ａは、電流センサを設けることなく、単純にスイッチング素子Ｑ１，Ｑ２を交互に一定周期でスイッチングさせるだけでも、結果として、電流零の期間が短い、ほぼ電流臨界モードに近い動作を行うことができる。
【００８６】
また、スイッチング素子Ｑ１，Ｑ２が導通する１サイクル毎に、交流リアクトルＬ４〜Ｌ６に流れる電流を零にリセットできるため、交流リアクトルＬ４〜Ｌ６に流れる電流は、大きさ（面積）が入力相電圧に比例する。
【００８７】
この電流を、入力回路３１とコンデンサ回路３２とによって構成されるローパスフィルタによって高周波成分を除去すると、入力線電流は、入力相電圧と位相が一致した正弦波状の電流にすることができ、主回路１１Ａにおいて入力線電流波形の改善（低次高調波電流抑制）を図ることが可能となる。
【００８８】
（２．２）制御部の動作
次に、図５及び図６を用いて、制御部１２Ａの動作について説明する。図５は、制御部１２Ａにおけるスイッチング周期制御部１２３の動作を説明するための図である。
【００８９】
図５に示すように、出力電圧ＶＯを一定に保つため、スイッチング周期制御部１２３は、負荷２２が重負荷であるほど、スイッチング周波数を低下させる（スイッチング周期を増加させる）。また、スイッチング周期制御部１２３は、負荷２２が軽負荷であるほど、スイッチング周波数を増加させる（スイッチング周期を低下させる）。
【００９０】
スイッチング周期を低下させていくと、スイッチング周期の下限値に達する。スイッチング周期の下限値は、使用部品の仕様で制約を受け、部品仕様で決定される。
【００９１】
このため、スイッチング周期の下限値に達した後は、デューティ比制御部１２６が、デューティ比制御によって出力電圧ＶＯを一定に保つように制御する。
【００９２】
図６は、制御部１２Ａ及びスイッチング素子Ｑ１，Ｑ２の動作を説明するための波形図であり、図４のＴ１期間を拡大したものである。
【００９３】
図６（ａ）において、ｔ０は、スイッチング周期を示す。ｔｑ１は、スイッチング素子Ｑ１の導通期間を示す。ｔｑ２は、スイッチング素子Ｑ２の導通期間を示す。なお、ｔｄ１及びｔｄ２は、スイッチング素子Ｑ１，Ｑ２が同時に導通することによる上下短絡を防止するための休止期間である。
【００９４】
制御部１２Ａは、一定の周期で、出力電圧ＶＯと平均中間電圧ＶＮを検出し、出力電圧ＶＯの制御と、中間電圧ＶＮの制御とを行う。
【００９５】
（２．２．１）出力電圧制御  
出力電圧ＶＯの制御では、主としてパルス幅固定ＰＦＭ制御が実行され、軽負荷時には周波数固定ＰＷＭ制御が実行される。具体的には、以下の制御パターン１〜制御パターン４のいずれかが適用される。
【００９６】
（制御パターン１）スイッチング周期(t0)が下限値でなく、デューティ比(tq1/t0, tq2/t0)が上限値であれば、制御部１２Ａは、次の（１）又は（２）を実行する。
【００９７】
(1) 出力電圧ＶＯの検出値が設定値ＳＶ１より低ければ、スイッチング周期(t0)を長くする。 
【００９８】
(2) 出力電圧ＶＯの検出値が設定値ＳＶ１より高ければ、スイッチング周期(t0)を短くする。
【００９９】
（制御パターン２）スイッチング周期(t0)が下限値で、デューティ比(tq1/t0, tq2/t0)が上限値であれば、制御部１２Ａは、次の（１）又は（２）を実行する。
【０１００】
(1) 出力電圧ＶＯの検出値が設定値ＳＶ１より低ければ、スイッチング周期(t0)を長くする。
【０１０１】
(2) 出力電圧ＶＯの検出値が設定値ＳＶ１より高ければ、デューティ比(tq1/t0, tq2/t0)を小さくする。 
【０１０２】
（制御パターン３）スイッチング周期(t0)が下限値でなく、デューティ比(tq1/t0, tq2/t0)が上限値でなければ、制御部１２Ａは、次の（１）又は（２）を実行する。
【０１０３】
(1) 出力電圧ＶＯの検出値が設定値ＳＶ１より低ければ、デューティ比(tq1/t0, tq2/t0)を大きくする。 
【０１０４】
(2) 出力電圧ＶＯの検出値が設定値ＳＶ１より高ければ、スイッチング周期(t0)を短くする。
【０１０５】
（制御パターン４）スイッチング周期(t0)が下限値で、デューティ比(tq1/t0, tq2/t0)が上限値でなければ、制御部１２Ａは、次の（１）又は（２）を実行する。
【０１０６】
(1) 出力電圧ＶＯの検出値が設定値ＳＶ１より低ければ、デューティ比(tq1/t0, tq2/t0)を大きくする。 
【０１０７】
(2) 出力電圧ＶＯの検出値が設定値ＳＶ１より高ければ、デューティ比(tq1/t0, tq2/t0)を小さくする。
【０１０８】
なお、制御パターン１〜制御パターン４において、デューティ比の上限は、最小限必要なデッドタイムを差し引いた値で決定される。
【０１０９】
（２．２．２）平均中間電圧制御
中間電圧ＶＮの制御では、ＰＷＭ制御が実行され、以下の（１）又は（２）のいずれかが適用される。
【０１１０】
(1) 平均中間電圧ＶＮの検出値が設定値ＳＶ２よりも低ければ、制御部１２Ａは、スイッチング素子Ｑ１の導通時間(tq1)を増やして、スイッチング素子Ｑ２の導通時間(tq2)を減らす。
【０１１１】
(2) 平均中間電圧ＶＮの検出値が設定値ＳＶ２よりも高ければ、制御部１２Ａは、スイッチング素子Ｑ１の導通時間(tq1)を減らして、スイッチング素子Ｑ２の導通時間(tq2)を増やす。
【０１１２】
（３）作用・効果
次に、本実施形態に係る三相整流装置１０Ａによって得られる効果について説明する。図７は、三相整流装置１０Ａの効果を説明するための波形図であり、入力電流（入力線電流）ｉＬ１〜ｉＬ３の波形を示している。本実施形態によれば、図７に示すように、入力電流ｉＬ１〜ｉＬ３は、大きく歪むことなく、正弦波状の波形となる。
【０１１３】
図８は、三相整流装置１０Ａの効果を説明するための図であり、負荷２２に対する出力電圧ＶＯの値を示している。本実施形態によれば、図８に示すように、どのような負荷２２であっても、安定した出力電圧ＶＯが維持されている。
【０１１４】
図９は、三相整流装置１０Ａの効果を説明するための図であり、入力電流ｉＬ１〜ｉＬ３に含まれる高調波成分の値を示している。本実施形態によれば、図９に示すように、どのような負荷２２であっても、高調波成分を規格限度値（例えば、EN61000-3-2）よりも大幅に少ない値に抑えることができる。
【０１１５】
以上説明したように、三相整流装置１０Ａによれば、出力端子ＯＵＴ１及び出力端子ＯＵＴ２間に１つの平滑用コンデンサＣ４が接続される。出力端子ＯＵＴ１及び出力端子ＯＵＴ２間の電位差が１／２とならず、十分な昇圧比を確保することができる。また、１つの平滑用コンデンサＣ４のみで良いため、２つの平滑用コンデンサを用いるよりも、回路規模を削減することができる。さらに、コンデンサ回路３２を備えることによって、実効的な入力電圧を低下させることができ、十分な昇圧比を確保することが可能となる。
【０１１６】
したがって、三相整流装置１０Ａによれば、２素子方式のスイッチング回路３５を用いる回路構成において、十分な昇圧比を確保することができる。また、電流センサを設ける必要もなく、回路規模の削減及び制御の簡略化を実現することができる。
【０１１７】
また、三相整流装置１０Ａでは、既存の三相整流装置に用いられるローパスフィルタにおけるコンデンサＣ１〜Ｃ３を利用して、実効的な入力電圧を低下させるためのコンデンサ回路３２が構成されるため、回路規模を増加させることなく、実効的な入力電圧を低下させることができる。
【０１１８】
さらに、三相整流装置１０Ａでは、平滑用コンデンサＣ４とスイッチング素子Ｑ１，Ｑ２との間に、逆流阻止用ダイオードや電流センサが設けられないので、回路規模を大幅に削減することができる。
【０１１９】
本実施形態によれば、スイッチング素子Ｑ１，Ｑ２を交互に導通させることによって、逆流阻止用ダイオードを設ける必要が無く、また、通常負荷時は、２つのスイッチング素子Ｑ１，Ｑ２の休止期間を最小にすることで、電流不連続モードの１つである電流臨界モードにほぼ近い状態で三相整流装置１０Ａを動作させることができる。
【０１２０】
このような三相整流装置１０Ａによれば、簡単な制御により、入力電圧変動及び負荷変動に対しても安定した出力が可能となり、波形改善性能が低下することも防止可能となる。
【０１２１】
なお、非特許文献１に記載の回路では、三相整流装置として動作する際に２つのスイッチング素子を交互に導通させていないため、逆流阻止用ダイオード及び電流センサが必要となっている。
【０１２２】
三相整流装置１０Ａによれば、簡単な制御により、入力電圧変動及び負荷変動に対しても安定した出力電圧ＶＯ及び中間電圧ＶＮを維持可能となり、波形改善性能が低下することも防止可能となる。また、出力電圧ＶＯの制御では、極力ＰＷＭ制御よりもＰＦＭ制御を優先して実行することにより、通常負荷ではスイッチング素子Ｑ１，Ｑ２の休止期間が最小になり、ほぼ電流臨界モードに近い動作が可能となる。
【０１２３】
（４）その他の実施形態
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなる。
【０１２４】
上述した実施形態では、制御部１２Ａは、出力電圧ＶＯを検出し、検出した出力電圧ＶＯに応じてゲート信号Ｇ１，Ｇ２を生成していた。しかしながら、入力電圧変動や負荷変動が少ない場合には、図１０に示すように、制御部１２Ｂは、出力電圧ＶＯを検出せずに、パルス幅一定且つ周波数一定のゲート信号Ｇ１，Ｇ２を生成しても良い。
【０１２５】
また、上述した実施形態では、制御部１２Ａは、中間電圧ＶＮを検出し、検出した中間電圧ＶＮに応じてゲート信号Ｇ１，Ｇ２を生成していた。しかしながら、図１０に示すように、中間電圧ＶＮが中性点電圧に固定される場合には、中間電圧ＶＮを検出しなくても良い。
【０１２６】
なお、上述した実施形態では、スイッチング素子Ｑ１，Ｑ２としてＩＧＢＴが使用されていたが、ＩＧＢＴに限らず、電界効果トランジスタ（ＦＥＴ）などの他のトランジスタも使用可能である。すなわち、スイッチング回路３５は、コンデンサ回路３２との接続部分（接続点）によって２つのスイッチング部分に分かれており、相補のタイミングで交互にスイッチングできるような構成であればよい。
【０１２７】
このように本発明は、ここでは記載していない様々な実施形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
【図面の簡単な説明】
【０１２８】
【図１】本発明の実施形態に係る三相整流装置の回路ブロック図である。
【図２】本発明の実施形態に係る制御部の機能ブロック構成を示す機能ブロック図である。
【図３】本発明の実施形態に係る制御信号出力部の構成例を示す機能ブロック図である。
【図４】本発明の実施形態に係る主回路の動作を説明するための波形図である。
【図５】本発明の実施形態に係るスイッチング周期制御部の動作を説明するための図である。
【図６】本発明の実施形態に係る制御部及びスイッチング素子の動作を説明するための波形図であり、図４のＴ１期間を拡大したものである。
【図７】本発明の実施形態に係る三相整流装置の効果を説明するための波形図であり、入力電流の波形を示している。
【図８】本発明の実施形態に係る三相整流装置の効果を説明するための図であり、負荷に対する出力電圧の値を示している。
【図９】本発明の実施形態に係る三相整流装置の効果を説明するための図であり、入力電流に含まれる高調波成分の値を示している。
【図１０】その他の実施形態に係る三相整流装置の回路ブロック図である。
【符号の説明】
【０１２９】
Ｃ１〜Ｃ３…コンデンサ、Ｃ４…平滑用コンデンサ、Ｄ１〜Ｄ６…ダイオード、Ｄ７…Ｑ１の逆並列ダイオード、Ｄ８…Ｑ２の逆並列ダイオード、Ｌ１〜Ｌ３…リアクトル、Ｌ７…リアクトル、Ｌ４〜Ｌ６…交流リアクトル、Ｑ１，Ｑ２…スイッチング素子、Ｕ，Ｖ，Ｗ…三相交流電源入力端子、１０Ａ，１０Ｂ…三相整流装置、１１Ａ，１１Ｂ…主回路、１２Ａ，１２Ｂ…制御部、２１…三相交流電源、２２…負荷、３１…入力回路、３２…コンデンサ回路、３３…交流リアクトル回路、３４…ダイオード整流回路、３５…スイッチング回路、１２１…出力電圧検出部、１２２…比較部、１２３…スイッチング周期制御部、１２４…中間電圧検出部、１２５…比較部、１２６…デューティ比制御部、１２７…制御信号出力部、１２６１…割合調整部、１２７１…三角波発生回路、１２７２，１２７３…コンパレータ
【図１】
2009112172.tif 000003
【図２】
2009112172.tif 000004
【図３】
2009112172.tif 000005
【図４】
2009112172.tif 000006
【図５】
2009112172.tif 000007
【図６】
2009112172.tif 000008
【図７】
2009112172.tif 000009
【図８】
2009112172.tif 000010
【図９】
2009112172.tif 000011
【図１０】
2009112172.tif 000012