(57)【要約】【課題】入射光に対する感度が高い、光感知素子及びフォトセンサ並びに表示装置を提供する。【解決手段】光感知素子１０は、光電変換半導体薄膜１４と、光電変換半導体薄膜１４の一方の面に光入射窓部を画成するように配置されるオーミックコンタクト用薄膜１６と、オーミックコンタクト用薄膜に設けられた第１及び第２のオーミック電極１７，１８と、第１のオーミック電極１７と第２のオーミック電極１８とを短絡する接続配線１９と、光電変換半導体薄膜１４の他方の面に設けられた絶縁膜１３と、絶縁膜１３の光電変換半導体薄膜１４と接しない面に設けられた第１電極１２と、を備えている。接続配線１９と第１電極１２との間にパルスや交流の信号が印加されて、光感知素子１０から出力される出力電流が、光電変換半導体薄膜１４への入射光量に応じて変化する。【選択図】図１
2009231643.tif 000002
【特許請求の範囲】
【請求項１】
光電変換半導体薄膜と、
上記光電変換半導体薄膜の一方の面に光入射窓部を画成するように配置されるオーミックコンタクト用薄膜と、
上記オーミックコンタクト用薄膜に設けられた第１及び第２のオーミック電極と、
上記第１のオーミック電極と上記第２のオーミック電極とを短絡する接続配線と、
上記光電変換半導体薄膜の他方の面に設けられた絶縁膜と、
上記絶縁膜の上記光電変換半導体薄膜と接しない面に設けられた第１電極と、を備えた、光感知素子。
【請求項２】
前記第１及び第２のオーミック電極が、前記第１電極にほぼ平行な面内にて複数本に分割される櫛歯状電極部を有する、請求項１に記載の光感知素子。
【請求項３】
前記第１及び第２のオーミック電極における櫛歯状電極部の前記第１電極側の先端部分が、互いに接続されている、請求項２に記載の光感知素子。
【請求項４】
光電変換半導体薄膜と、
光電変換半導体薄膜の一方の面に光入射用窓部を画成するように配置される第１導電型半導体薄膜と、
上記第１導電型半導体薄膜を部分的に覆うように該第１導電型半導体薄膜上に配置される複数の電極と、
上記複数の電極を短絡し外部に対して出力する接続配線と、
上記光電変換半導体薄膜の他方の面に設けられた絶縁膜と、
上記絶縁膜の上記光電変換半導体薄膜と接しない面に設けられた第１電極と、を有し、
上記複数の電極と上記接続配線とが一体に形成されていて、
上記接続配線と第１電極との間にパルス電圧又は交流電圧が印加され、
上記光入射用窓部から上記光電変換半導体薄膜へ入射することによりキャリアが発生し、この発生したキャリアに応じた電流が上記接続配線と第１電極との間に流れる光電流として感知される、光感知素子。
【請求項５】
前記パルス電圧又は交流電圧は、少なくともある瞬間においては、前記光電変換半導体薄膜における前記絶縁膜との界面領域が第２導電型となるような電圧にされる、請求項４に記載の光感知素子。
【請求項６】
前記複数の電極が、前記第１電極にほぼ平行な面内にて複数本に分割される櫛歯形状を有する、請求項４に記載の光感知素子。
【請求項７】
前記複数の電極の前記第１電極側の先端部分が、互いに接続されている、請求項４に記載の光感知素子。
【請求項８】
光感知素子と出力信号処理回路とを含み、
上記光感知素子は、
光電変換半導体薄膜と、
上記光電変換半導体薄膜の一方の面に光入射窓部を画成するように配置されるオーミックコンタクト用薄膜と、
上記オーミックコンタクト用薄膜に設けられた第１及び第２のオーミック電極と、
上記第１のオーミック電極と上記第２のオーミック電極とを短絡する接続配線と、
上記光電変換半導体薄膜の他方の面に設けられた絶縁膜と、
上記絶縁膜の上記光電変換半導体薄膜と接しない面に設けられた第１電極と、を備え、
上記光感知素子の上記接続配線と上記第１電極との間にはパルス信号又は交流信号が印加され、該接続配線又は該第１電極が上記出力信号処理回路へ接続され、
上記光感知素子の上記接続配線と上記第１電極との間に流れる電流が、上記光感知素子の光電変換半導体薄膜への入射光量に応じて変化し、該電流が上記出力信号処理回路により電圧に変換される、フォトセンサ。
【請求項９】
さらに、前記第１電極へパルス信号印加回路が接続される、請求項８に記載のフォトセンサ。
【請求項１０】
前記出力信号処理回路が、オペアンプと抵抗とから成る電流−電圧変換回路を含む、請求項８に記載のフォトセンサ。
【請求項１１】
前記出力信号処理回路が、抵抗とコンデンサとから成る検波回路を含む、請求項８に記載のフォトセンサ。
【請求項１２】
前記出力信号処理回路が、前記電圧変換された出力電圧をＡＤ変換するＡＤ変換回路を含む、請求項８に記載のフォトセンサ。
【請求項１３】
前記パルス信号が、前記ＡＤ変換回路へトリガ信号として入力される、請求項８又は１２に記載のフォトセンサ。
【請求項１４】
光感知素子と該光感知素子に交流の電圧を印加する交流電圧印加手段と該光感知素子に接続される電流検出手段と、を含み、
上記光感知素子は、半導体薄膜の一方の層厚方向側に絶縁膜を介して配置され所定の平面形状を有する第１電極と、上記半導体薄膜の他方の層厚方向側に上記第１電極と一部が重畳するように配置され互いが電気的に接続される第２電極及び第３電極と、から成り、
上記光感知素子の上記第２電極及び上記第３電極と上記第１電極との間に上記交流電圧印加手段から交流電圧が印加され、
上記光感知素子の上記第２電極及び上記第３電極と上記第１電極との間に流れる電流が、電流検出手段によって検出される、フォトセンサ。
【請求項１５】
前記半導体薄膜は、ｎ型の不純物濃度が異なる少なくとも２層の半導体薄膜からなる、請求項１４に記載のフォトセンサ。
【請求項１６】
前記半導体薄膜は、ｎ型半導体薄膜と真性半導体薄膜とが積層されてなる、請求項１４に記載のフォトセンサ。
【請求項１７】
前記真性半導体膜が前記絶縁膜側に配置され、前記ｎ型半導体薄膜が前記第２電極又は前記第３電極側に配置される、請求項１６に記載のフォトセンサ。
【請求項１８】
前記第１電極と重畳する箇所の前記ｎ型半導体膜の平面形状は、前記第２電極及び前記第３電極の平面形状に一致する、請求項１７に記載のフォトセンサ。
【請求項１９】
前記第２電極と前記第３電極は、前記第１電極に重畳する箇所とは異なる位置で電気的に接続される、請求項１４から１８の何れかに記載のフォトセンサ。
【請求項２０】
前記交流の電圧は矩形波である、請求項１４から１９の何れかに記載のフォトセンサ。
【請求項２１】
基板上に形成される画素表示部及び光感知素子を備え、
上記画素表示部は、上記基板の表面にて第一の方向に互いに平行に延び、かつ、ゲートドライバからゲート信号が供給されるゲートラインと、上記基板の表面にて上記第一の方向とは異なる第二の方向に互いに平行に延び、かつ、データドライバからデータ信号が供給されるデータラインと、を含み、
画素表示部は、上記ゲートライン及びデータラインの交差部分に形成される画素を有し、該画素が上記ゲートライン及びデータラインを介して駆動され、
上記光感知素子は、上記基板上に設けられた光電変換半導体薄膜と、上記光電変換半導体薄膜の一方の面に光入射窓部を画成するように配置されるオーミックコンタクト用薄膜と、上記オーミックコンタクト用薄膜に設けられた第１及び第２のオーミック電極と、上記第１のオーミック電極と上記第２のオーミック電極とを短絡する接続配線と、上記光電変換半導体薄膜の他方の面に設けられた絶縁膜と、上記絶縁膜の上記光電変換半導体薄膜と接しない面に設けられた第１電極と、を備えて構成された、表示装置。
【請求項２２】
前記第１電極に前記ゲートドライバからパルス信号が印加されて、前記接続配線から出力される出力電流が、前記光電変換半導体薄膜への入射光量に応じて変化する、請求項２１に記載の表示装置。
【請求項２３】
前記第１及び第２のオーミック電極が、前記第１電極にほぼ平行な面内にて複数本に分割される櫛歯状電極部を備えている、請求項２１に記載の表示装置。
【請求項２４】
前記第１及び第２のオーミック電極における櫛歯状電極部の前記第１電極側の先端部分が、互いに接続されている、請求項２３に記載の表示装置。
【請求項２５】
前記ゲートドライバが、前記光感知素子専用のゲートラインを備え、該ゲートラインが前記第１電極に接続される、請求項２１に記載の表示装置。
【請求項２６】
前記光感知素子が、前記ゲートラインの最外側に隣接して配置されている、請求項２１に記載の表示装置。
【請求項２７】
前記光感知素子が、前記ゲートラインに沿ってすべてのデータラインの配置領域に対応して配置されている、請求項２１に記載の表示装置。
【請求項２８】
前記各画素には、三原色用のデータラインが設けられていて、
前記光感知素子が上記データラインの配置周期に対応して配置されており、前記画素表示部を覆うカラーフィルタが、対応する光感知素子を覆うように上記データラインに沿って延長されていて、
上記データラインの各色に対応する光感知素子の接続配線が互いに接続されている、請求項２１に記載の表示装置。
【請求項２９】
ゲート信号が供給されるゲートラインとデータ信号が供給されるデータラインとを有する画素表示部と、
上記画素表示部の表示状態を操作するためのフォトセンサと、を備え、
上記フォトセンサは、
半導体薄膜の一方の層厚方向側に絶縁膜を介して配置され所定の平面形状を有する第１電極と、上記半導体薄膜の他方の層厚方向側に上記第１電極と一部が重畳するように配置され互いが電気的に接続される第２電極及び第３電極と、から成る光感知素子と、
上記光感知素子の第２電極及び上記第３電極と上記第１電極との間に交流の電圧を印加する交流電圧印加手段と、
上記光感知素子の第２電極及び上記第３電極と上記第１電極との間に流れる電流を検出する電流検出手段と、
から成り、
上記交流電圧印加手段は、上記ゲートラインに供給するゲート信号を、上記第２電極及び上記第３電極と上記第１電極との間に印加する、表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ガラス等の基板上に形成される光感知素子及びフォトセンサ並びに表示装置に関する。
【背景技術】
【０００２】
従来から、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、以下適宜にＴＦＴと呼ぶ）型の薄膜フォトトランジスタが知られている。
図１７に従来の薄膜フォトトランジスタ８０の一例を示す。図１７（Ａ）は従来の薄膜フォトトランジスタ８０の構成を示す透過平面図であり、図１７（Ｂ）は図１７（Ａ）のＡ−Ａ線に沿う断面図である。薄膜フォトトランジスタ８０は、所謂、ＴＦＴ液晶表示装置において各画素表示部に配置されるＴＦＴと同一構造であって、ａ−Ｓｉ（アモルファス−シリコン）構造のＴＦＴとして構成されている。薄膜フォトトランジスタ８０は、ガラス等の基板８１と、この基板８１の上面に形成されたゲート電極８２と、ゲート電極８２の上から基板８１上面に形成されたゲート絶縁膜８３と、ゲート絶縁膜８３の上面の中央領域に配置された受光層及びチャネルとなる光電変換半導体薄膜８４と、光電変換半導体薄膜８４の上面の中央領域にパターン形成されたチャネル保護膜８５と、このチャネル保護膜８５の両側にて第１及び第２のオーミックコンタクト層８６ａ，８６ｂを介して形成された遮光性導電材料からなるソース電極８７及びドレイン電極８８と、これらのソース電極８７、ドレイン電極８８及びチャネル保護膜８５を含む表面全体に形成されたオーバーコート膜８９と、を含んでいる。
【０００３】
図１８は、図１７の薄膜フォトトランジスタ８０を用いた増幅装置、つまりフォトセンサの一例の構成を示す回路図である。フォトセンサ９２は、二つのオペアンプＯＰ１，ＯＰ２から成る二段増幅回路である。薄膜フォトトランジスタ８０は、オペアンプＯＰ１の非反転入力端子に接続されている。オペアンプＯＰ１は、非反転入力端子と出力端子間に接続された帰還抵抗Ｒ１を備えており、電流から電圧の変換（以下、電流−電圧変換と呼ぶ）を行う。また、オペアンプＯＰ２は、その非反転入力端子とオペアンプＯＰ１の出力端子との間に接続された入力抵抗Ｒ２及び非反転入力端子と出力端子間に接続された帰還抵抗Ｒ３を備えており、電圧増幅を行う。二つのオペアンプＯＰ１，ＯＰ２からなるピーク検波器は、例えば特許文献１に開示されている。
【０００４】
図１８（Ａ）は上記した薄膜フォトトランジスタ８０の動作を示す概略断面図であり、図１８（Ｂ）は薄膜フォトトランジスタ８０の等価回路図である。薄膜フォトトランジスタ８０のゲート電極８２とソース電極８７との間に、光が照射されないときの出力（暗電流）を低く抑えて明電流／暗電流で表わされる比を大きくとるために、例えば−１０Ｖの負の直流電圧Ｖｇを印加する。また、ソース電極８７とドレイン電極８８との間には正又は負の定電圧Ｖｄｃを印加する。
【０００５】
図１９（Ａ）は薄膜フォトトランジスタの動作を示す概略断面図であり、（Ｂ）は薄膜フォトトランジスタの等価回路図である。薄膜フォトトランジスタ８０においては、図１９（Ａ）に示すように、負のゲート電圧Ｖｇにより、チャネルのゲート絶縁膜８３の界面付近の領域に正孔が誘起される。即ち、チャネルを形成するａ−Ｓｉからなる光電変換半導体薄膜８４の真性領域が電界効果によってｐ型半導体に変化する。これにより、ドレイン電極８８の端部近傍にｐｉｎ構造と類似の構造、つまり擬似ｐｉｎ構造が形成されることになる。さらに、ソース電極８７側にもｐｉｎ構造が形成される。即ち、薄膜フォトトランジスタ８０は、負のゲート電圧Ｖｇにより、図１９（Ｂ）に示すように、一対のｐｉｎ型ダイオードが、整流方向が互いに逆向きとなるように直列接続された等価回路として表わされる。
【０００６】
薄膜フォトトランジスタ８０においては、ドレイン電極８８から光電変換半導体薄膜８４を介してソース電極８７に電流が流れる。ここで、図１９（Ａ）に示すように、入射光Ｌが入射すると、上記電流の絶対値は、光電変換半導体薄膜８４に入射光Ｌの照射強度に対応して増大する。従って、この電流Ｉｏｕｔをフォトセンサ９２のオペアンプＯＰ１，ＯＰ２で電流−電圧変換及び電圧増幅することにより、フォトセンサ９２の出力電圧は、入射光Ｌの照射強度に対応した照度信号となる。
【０００７】
薄膜フォトトランジスタ８０は、前述したように、所謂ＴＦＴ液晶表示装置の各画素表示部に配置されるＴＦＴと同一構造であることから、このようなＴＦＴと同一プロセスで形成される。従って、ＴＦＴ液晶表示装置に容易に、かつ、低コストで組み込むことが可能であり、このような表示装置に対して、薄膜フォトトランジスタ８０を利用した調光機能を内蔵させることができる。また、このようなＴＦＴと同じ構成の薄膜フォトトランジスタ８０は、通常のｐｉｎ型フォトダイオードとは異なり、ｐ型半導体が不要である。このため、薄膜フォトトランジスタ８０は、ａ−Ｓｉのようにｐ型半導体を形成することが困難な半導体によっても構成することができる。これにより、薄膜フォトトランジスタ８０のより広い応用が期待されている。
【０００８】
図２０は、従来の薄膜フォトトランジスタ８０を備えた表示装置１００の構成の一例を示す概略平面図である。表示装置１００は、基板１０２の表面に横方向に互いに平行に延びる複数本のゲートライン１０３及び縦方向に互いに平行に延びる複数本のデータライン１０４と、これらのゲートライン１０３及びデータライン１０４の各交差部分に形成される複数の画素から成る画素表示部１０５と、基板１０２の周縁部、図示の場合、左下の周縁部に設けられた薄膜フォトトランジスタ８０と、を有している。各ゲートライン１０３は、その一端、図示の場合、左端がゲートドライバ１０６に接続されており、このゲートドライバ１０６から順次にゲート信号が供給される。また、各データライン１０４は、その一端、図示の場合、上端がデータドライバ１０７に接続されており、このデータドライバ１０７から順次にデータ信号が供給される。
【０００９】
薄膜フォトトランジスタ８０は、図１７に示すように、各画素表示部１０５におけるＴＦＴと同じ構成であって、ＴＦＴと同時に基板１０２上に形成される。そして、図２０に示すように、薄膜フォトトランジスタ８０のゲート電極８２、ソース電極８７、ドレイン電極８８に対するバイアス電圧が、表示装置１００の外部から印加される。薄膜フォトトランジスタ８０は、入射光Ｌの照射強度に対応する出力電流Ｉｏｕｔを出力する。従って、この出力電流Ｉｏｕｔを、例えば図１８に示すフォトセンサ９２を用いて電流−電圧変換し、さらに、電圧増幅することにより入射光Ｌの照射強度に対応する照度信号が得られる。この照度信号に基づいて、表示装置１００のバックライト部が駆動制御されることで、周辺の明るさに対応した光強度のバックライト部による照明が得られ、表示された画面が見易くなる。
【００１０】
【特許文献１】特開２０００−４６８７６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところで、従来の薄膜フォトトランジスタ８０においては、ソース電極８７及びドレイン電極８８がエッチングストッパともなるチャネル保護膜８５上に部分的に覆い被さっており、光電変換半導体薄膜８４へ入射する光を部分的に遮ってしまい、十分な光電流が得られない。
【００１２】
そこで、薄膜フォトトランジスタ８０を、バックチャネルエッチング型にすれば、余計な遮光構造がない点、光電変換半導体薄膜８４がエッチングストッパ型に比べて数倍厚い点、チャネル長が短く高密度に配置できる点などにより、エッチングストッパ型より光電流を大きくできる。
【００１３】
しかしながら、従来の薄膜フォトトランジスタ８０においては、前述したように、負のゲート電圧Ｖｇの印加により、光電変換半導体薄膜８４のゲート絶縁膜８３との界面付近の領域が電界効果でｐ型半導体に変化して、擬似ｐｉｎ接合が形成される。そして、このような擬似ｐｉｎ接合領域は、ドレイン電極８８付近の僅かな領域に限られてしまう。さらにソース電極８７側ではｐｉｎダイオードの向きが順方向になるため薄膜フォトトランジスタ８０として機能しない。このような制約は、バックチャネルエッチング型、エッチングストッパ型によらず薄膜フォトトランジスタ８０に共通している。このため、通常の薄膜フォトトランジスタ８０から得られる光電流には限界があり、暗い照度を精度よく検出することが困難であった。
【００１４】
本発明は、上記課題に鑑み、入射光に対する感度が高く、かつ、小型に構成され得るようにした光感知素子及びフォトセンサ並びに表示装置を提供することを目的としている。
【課題を解決するための手段】
【００１５】
上記目的を達成するため、本発明の光感知素子は、光電変換半導体薄膜と、光電変換半導体薄膜の一方の面に光入射窓部を画成するように配置されるオーミックコンタクト用薄膜と、オーミックコンタクト用薄膜に設けられた第１及び第２のオーミック電極と、第１のオーミック電極と第２のオーミック電極とを短絡する接続配線と、光電変換半導体薄膜の他方の面に設けられた絶縁膜と、絶縁膜の光電変換半導体薄膜と接しない面に設けられた第１電極と、を備えている。
上記構成において、第１及び第２のオーミック電極は、好ましくは、第１電極にほぼ平行な面内にて複数本に分割される櫛歯状電極部を有する。第１及び第２のオーミック電極における櫛歯状電極部の前記第１電極側の先端部分は、互いに接続されていることが好ましい。
【００１６】
本発明の光感知素子は、光電変換半導体薄膜と、光電変換半導体薄膜の一方の面に光入射用窓部を画成するように配置される第１導電型半導体薄膜と、第１導電型半導体薄膜を部分的に覆うように第１導電型半導体薄膜上に配置される複数の電極と、複数の電極を短絡し外部に対して出力する接続配線と、光電変換半導体薄膜の他方の面に設けられた絶縁膜と、絶縁膜の光電変換半導体薄膜と接しない面に設けられた第１電極と、を有し、複数の電極と接続配線とが一体に形成されていて、接続配線と第１電極との間にパルス電圧又は交流電圧が印加され、光入射用窓部から光電変換半導体薄膜へ入射することによりキャリアが発生し、この発生したキャリアに応じた電流が接続配線と第１電極との間に流れる光電流として感知される。
上記構成において、パルス電圧又は交流電圧は、好ましくは、少なくともある瞬間においては光電変換半導体薄膜における絶縁膜との界面領域が第２導電型となるような電圧にされる。
複数の電極は、好ましくは、第１電極にほぼ平行な面内にて複数本に分割される櫛歯形状を有する。複数の電極の第１電極側の先端部分は互いに接続されることが好ましい。
【００１７】
本発明のフォトセンサは、光感知素子と出力信号処理回路とを含み、光感知素子は、光電変換半導体薄膜と、光電変換半導体薄膜の一方の面に光入射窓部を画成するように配置されるオーミックコンタクト用薄膜と、オーミックコンタクト用薄膜に設けられた第１及び第２のオーミック電極と、第１のオーミック電極と第２のオーミック電極とを短絡する接続配線と、光電変換半導体薄膜の他方の面に設けられた絶縁膜と、絶縁膜の光電変換半導体薄膜と接しない面に設けられた第１電極と、から成り、光感知素子の接続配線と第１電極との間にはパルス信号又は交流信号が印加され、接続配線又は第１電極が出力信号処理回路へ接続され、光感知素子の接続配線と第１電極との間に流れる電流が、光感知素子の光電変換半導体薄膜への入射光量に応じて変化し、電流が出力信号処理回路により電圧に変換される。
上記構成において、さらに好ましくは、第１電極へパルス信号印加回路が接続される。
【００１８】
上記構成において、出力信号処理回路は、好ましくは、オペアンプと抵抗とから成る電流−電圧変換回路を含む。出力信号処理回路は、抵抗とコンデンサとから成る検波回路を含んでいてよい。
【００１９】
上記構成において、出力信号処理回路は、好ましくは、電圧変換された出力電圧をＡＤ変換するＡＤ変換回路を含む。パルス信号は、好ましくは、ＡＤ変換回路へトリガ信号として入力される。
【００２０】
本発明のフォトセンサは、光感知素子と光感知素子に交流の電圧を印加する交流電圧印加手段と光感知素子に接続される電流検出手段と、を含み、光感知素子は、半導体薄膜の一方の層厚方向側に絶縁膜を介して配置され所定の平面形状を有する第１電極と、半導体薄膜の他方の層厚方向側に第１電極と一部が重畳するように配置され互いが電気的に接続される第２電極及び第３電極と、を備え、光感知素子の第２電極及び第３電極と第１電極との間に交流電圧印加手段から交流電圧が印加され、光感知素子の第２電極及び第３電極と第１電極との間に流れる電流が電流検出手段によって検出される。
【００２１】
上記構成において、半導体薄膜は、好ましくは、ｎ型の不純物濃度が異なる少なくとも２層の半導体薄膜からなる。半導体薄膜は、ｎ型半導体薄膜と真性半導体薄膜とが積層されてなっていてよい。この場合、好ましくは、真性半導体膜が絶縁膜側に配置され、ｎ型半導体薄膜が第２電極又は第３電極側に配置される。
第１電極と重畳する箇所のｎ型半導体膜の平面形状は、好ましくは、第２電極及び第３電極の平面形状に一致する。第２電極と第３電極は、好ましくは、第１電極に重畳する箇所とは異なる位置で電気的に接続される。交流の電圧は、好ましくは矩形波である。
【００２２】
本発明の表示装置は、基板上に形成される画素表示部及び光感知素子を備え、画素表示部は、基板の表面にて第一の方向に互いに平行に延び、かつ、ゲートドライバからゲート信号が供給されるゲートラインと、基板の表面にて第一の方向とは異なる第二の方向に互いに平行に延び、かつ、データドライバからデータ信号が供給されるデータラインと、を含み、画素表示部は、ゲートライン及びデータラインの交差部分に形成される画素を有し、画素がゲートライン及びデータドラインを介して駆動され、光感知素子は、基板上に設けられた光電変換半導体薄膜と、光電変換半導体薄膜の一方の面に光入射窓部を画成するように配置されるオーミックコンタクト用薄膜と、オーミックコンタクト用薄膜に設けられた第１及び第２のオーミック電極と、第１のオーミック電極と第２のオーミック電極とを短絡する接続配線と、光電変換半導体薄膜の他方の面に設けられた絶縁膜と、絶縁膜の光電変換半導体薄膜と接しない面に設けられた第１電極と、を備えて構成されている。
上記構成において、第１及び第２のオーミック電極は、好ましくは、第１電極にほぼ平行な面内にて複数本に分割される櫛歯状電極部を備えている。第１及び第２のオーミック電極における櫛歯状電極部の第１電極側の先端部分は、好ましくは、互いに接続されている。
【００２３】
上記構成において、好ましくは、ゲートドライバは光感知素子専用のゲートラインを備え、ゲートラインが第２電極に接続される。
光感知素子は、好ましくは、ゲートラインの最外側に隣接して配置されている。光感知素子は、好ましくは、ゲートラインに沿ってすべてのデータラインの配置領域に対応して配置される。
【００２４】
上記構成において、好ましくは、各画素には、三原色用のデータラインが設けられていて、光感知素子がデータラインの配置周期に対応して配置されており、画素表示部を覆うカラーフィルタが、対応する光感知素子を覆うようにデータラインに沿って延長されていて、データラインの各色に対応する光感知素子の接続配線が互いに接続されている。
【００２５】
本発明の表示装置は、ゲート信号が供給されるゲートラインとデータ信号が供給されるデータラインとを有する画素表示部と、画素表示部の表示状態を操作するためのフォトセンサと、を備え、フォトセンサは、半導体薄膜の一方の層厚方向側に絶縁膜を介して配置され、所定の平面形状を有する第１電極と、半導体薄膜の他方の層厚方向側に第１電極と一部が重畳するように配置され、互いが電気的に接続される第２電極及び第３電極と、から成る光感知素子と、光感知素子の第２電極及び第３電極と第１電極との間に交流の電圧を印加する交流電圧印加手段と、光感知素子の第２電極及び第３電極と第１電極との間に流れる電流を検出する電流検出手段と、から成り、交流電圧印加手段は、ゲートラインに供給するゲート信号を、第２電極及び第３電極と第１電極との間に印加する。
【発明の効果】
【００２６】
本発明によれば、大きな出力電流が得られ、小型に構成しながらも入射光に対する感度が高められる。
【発明を実施するための最良の形態】
【００２７】
以下、図面に示した実施形態に基づいて本発明を詳細に説明する。
（光感知素子）
最初に、本発明の光感知素子について説明する。
図１（Ａ）は、光感知素子１０の一部構成を示す透視平面図であり、図１（Ｂ）は図１（Ａ）のＡ−Ａ線に沿った断面図を示している。
【００２８】
図１（Ｂ）に示すように、光感知素子１０は、基板１１の上面に、順番に、下層側の第１電極１２と、絶縁膜１３と、光電変換半導体薄膜１４と、受光部保護膜１５と、第１及び第２の低抵抗半導体薄膜１６ａ，１６ｂと、上層側の電極として第１及び第２の低抵抗半導体薄膜用電極１７，１８と、オーバーコート膜２０と、を積層形成して構成されている。第１及び第２の低抵抗半導体薄膜用電極１７，１８は、接続配線１９によって電気的に接続されている。
なお、第１電極１２と区別するために、第１低抵抗半導体薄膜用電極１７を第２電極、第２の低抵抗半導体薄膜用電極１８を第３電極とも呼ぶ。
【００２９】
つまり、光感知素子１０は、図１（Ａ）、図１（Ｂ）に示すように、光電変換半導体薄膜１４と、光電変換半導体薄膜１４の一方の面に光入射窓部を画成するように配置される第１及び第２の低抵抗半導体薄膜１６ａ，１６ｂと、低抵抗半導体薄膜１６ａ，１６ｂにそれぞれ設けられた第１の低抵抗半導体薄膜用電極１７と第２の低抵抗半導体薄膜用電極１８と、第１の低抵抗半導体薄膜用電極（第２電極）１７と第２の低抵抗半導体薄膜用電極（第３電極）１８とを短絡する接続配線１９と、光電変換半導体薄膜１４の他方の面に設けられた絶縁膜１３と、絶縁膜１３の光電変換半導体薄膜１４と接しない面に設けられた第１電極１２と、からなる。光感知素子１０の第１電極１２と絶縁膜１３と受光層となる光電変換半導体薄膜１４とがＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型コンデンサを構成している。また、第１の低抵抗半導体薄膜用電極１７及び第２の低抵抗半導体薄膜用電極１８は、第１電極１２とその一部が重畳するように配置されてもよい。
【００３０】
基板１１はガラスやプラスティック等から構成されており、基板表面は平坦に形成されている。
【００３１】
第１電極は、半導体薄膜からなる光電変換半導体薄膜１４の一方の層厚方向側に絶縁膜１３を介して配置され、所定の平面形状を有している。第１電極１２はボンディング用パッドを兼ねてもよい。さらに、図示しない引出しパターンにより第１電極用パッドに接続され、この第１電極用パッドとパッケージの端子とが、金線などのワイヤにより接続される。第１電極１２は、遮光性のクロム、クロム合金、アルミニウム、アルミニウム合金、モリブデン等から選ばれる一つの導電材料から構成されている。第１電極１２は、例えば、ＰＶＤ法（物理的堆積法）やＣＶＤ法（化学蒸気堆積法）等の成膜工程と、フォトリソグラフィー法を用いたマスク工程と、成膜した金属層の化学エッチング法やドライエッチング法によるエッチング工程とを順に行うことにより形成されている。
【００３２】
絶縁膜１３は、窒化シリコンや酸化シリコン等の絶縁材料から構成されている。絶縁膜１３は、第１電極１２の上から基板１１の表面全体を覆うように形成されている。絶縁膜１３は、例えば、ＰＶＤ法やＣＶＤ法等の成膜工程と、フォトリソグラフィー法を用いたマスク工程と、成膜した絶縁膜の化学エッチング法やドライエッチング法によるエッチング工程を順に行うことにより形成されている。
【００３３】
光電変換半導体薄膜１４は、真性のアモルファスシリコン（ｉ−Ｓｉ）や高抵抗のアモルファスシリコン等の半導体薄膜から構成されている。光電変換半導体薄膜１４の中央部分が受光部１４ａとなる。半導体薄膜は、ｎ型の不純物濃度が異なる少なくとも２層の半導体薄膜から形成してもよい。半導体薄膜は、ｎ型半導体薄膜と真性半導体薄膜とが積層されていてもよい。この場合、真性半導体膜が絶縁膜１３側に配置され、ｎ型半導体薄膜が、第１の低抵抗半導体薄膜用電極１７又は第２の低抵抗半導体薄膜用電極１８側に配置されるのが好ましい。上記した第１及び第２の低抵抗半導体薄膜１６ａ，１６ｂが画成する光入射窓部、つまり開口部は、光電変換半導体薄膜１４の受光部１４ａの表面に相当する。第１及び第２の低抵抗半導体薄膜１６ａ，１６ｂは、光電変換半導体薄膜１４において、受光部１４ａを避けた両側表面に積層形成されている。
【００３４】
光電変換半導体薄膜１４は、例えばＣＶＤ法等の成膜工程とフォトリソグラフィー法を用いたマスク工程と成膜した真性アモルファスシリコン等の半導体薄膜の化学エッチング法やドライエッチング法によるエッチング工程とを順に行うことにより形成されている。
【００３５】
受光部保護膜１５は、光電変換半導体薄膜１４の絶縁膜１３と接していない反対面において、第１電極１２と対向する中央領域にパターンが形成された受光部１４ａの透明な保護膜となる。受光部保護膜１５は、窒化シリコン等や酸化シリコンからなる。受光部保護膜１５は、絶縁膜１３と同様の工程により形成されている。
【００３６】
第１及び第２の低抵抗半導体薄膜層１６ａ，１６ｂは、光電変換半導体薄膜１４に対する所謂オーミックコンタクト層である。第１及び第２の低抵抗半導体薄膜層１６ａ，１６ｂは、光電変換半導体薄膜１４の絶縁膜１３と接していない他方の面において、受光部保護膜１５の両側の領域にかつ受光部保護膜１５の端縁にも被さって形成されている。第１及び第２の低抵抗半導体薄膜１６ａ，１６ｂの平面形状は、第１の低抵抗半導体薄膜用電極１７及び第２の低抵抗半導体薄膜用電極１８の平面形状に一致することが望ましい。
【００３７】
第１及び第２の低抵抗半導体薄膜１６ａ，１６ｂは、ｎ型アモルファスシリコンからなり、光電変換半導体薄膜１４への電極となる第１の低抵抗半導体薄膜用電極１７及び第２の低抵抗半導体薄膜用電極１８の下地層となる。第１の低抵抗半導体薄膜用電極１７は第１の低抵抗半導体薄膜１６ａへの第１のオーミック電極となる。同様に、第２の低抵抗半導体薄膜用電極１８は、第２の低抵抗半導体薄膜１６ｂへの第２のオーミック電極となる。ｎ型アモルファスシリコンは、受光部保護膜１５の上層側に真性アモルファスシリコンとして成膜した半導体層にｎ型の不純物を注入添加することで得られ、１０１６〜１０１８ｃｍ−３程度の不純物密度となるようにｎ型の不純物を真性アモルファスシリコンに注入添加することが好ましい。ｎ型アモルファスシリコンは低抵抗層であり、抵抗を下げるために不純物密度の高い所謂ｎ＋層であってもよい。ｎ＋層の不純物密度は、例えば１０１８ｃｍ−３以上とすることができる。
なお、本明細書では、便宜上、ｎ型半導体を第１導電型半導体と呼び、ｐ型半導体を第２導電型半導体と呼ぶ。さらに、第１及び第２の低抵抗半導体薄膜１６ａ，１６ｂを総称して低抵抗半導体薄膜１６と呼ぶ。
【００３８】
第１及び第２の低抵抗半導体薄膜用電極１７，１８は、光電変換半導体薄膜１４等からなる半導体薄膜の他方の層厚方向側に第１電極１２と一部が重畳するように配置されており、互いが電気的に接続されている。第１の低抵抗半導体薄膜用電極１７は、第１の低抵抗半導体薄膜１６ａの上に積層形成され、第２の低抵抗半導体薄膜用電極１８は、第２の低抵抗半導体薄膜１６ｂの上に積層形成されている。第１及び第２の低抵抗半導体薄膜用電極１７，１８は、第１電極１２と同様に、クロム、クロム合金、アルミニウム、アルミニウム合金、モリブデン等の導電材料から構成されている。第１及び第２の低抵抗半導体薄膜用電極１７，１８は、電極となる金属層のＰＶＤ法やＣＶＤ法等による成膜工程と、フォトリソグラフィー法を用いたマスク工程と、堆積した電極層の化学エッチング法やドライエッチング法によるエッチング工程と、を順に行うことにより形成されている。
【００３９】
なお、第１及び第２の低抵抗半導体薄膜１６ａ，１６ｂは、パターニングされた第１の低抵抗半導体薄膜用電極１７及び第２の低抵抗半導体薄膜用電極１８をマスクにしてパターニングしてもよい。つまり、第１の低抵抗半導体薄膜１６ａと低抵抗半導体薄膜用電極１７とが、また、第２の低抵抗半導体薄膜１６ｂと第２の低抵抗半導体薄膜用電極１８とが同一の平面形状となるように、一括してパターニングしてもよい。
【００４０】
接続配線１９は、第１の低抵抗半導体薄膜用電極１７と第２の低抵抗半導体薄膜用電極１８とを短絡する、つまり、電気的に接続する連結部１９ａと引出し配線部となる配線部１９ｂとからなる。接続配線１９は、例えば、第１及び第２の低抵抗半導体薄膜用電極１７，１８と同じ材料からなる金属層で形成されている。つまり、接続配線１９と第１及び第２の低抵抗半導体薄膜用電極１８とは、同時に一括形成することができる。
なお、図１（Ａ）において、接続配線１９と第１の低抵抗半導体薄膜用電極１７との境界及び接続配線１９と第２の低抵抗半導体薄膜用電極１８との便宜上の境界を、一点鎖線で示している。
【００４１】
接続配線１９の配線部１９ｂは、ボンディング用パッドを兼ねてもよい。さらに図示しない引出しパターンによりボンディング用パッドに接続されてもよい。光感知素子１０が収容されるパッケージの端子と接続配線１９のボンディング用パッドとは、金線などのワイヤにより接続される。
【００４２】
オーバーコート膜２０は、窒化シリコンや酸化シリコン等から構成されている。オーバーコート膜２０は、第１の低抵抗半導体薄膜用電極１７，第２の低抵抗半導体薄膜用電極１８及びそれらの間に露出する受光部保護膜１５を覆うように、基板１１の表面全体にわたって形成されている。オーバーコート膜２０は、絶縁膜１３についての形成方法と同様に、ＰＶＤ法やＣＶＤ法等の成膜工程とフォトリソグラフィー法を用いたマスク工程とにより形成されている。
【００４３】
（光感知素子の動作原理１）
以上のように構成される光感知素子１０の動作原理について説明する。
図２（Ａ）は、光感知素子１０の動作を示す模式図で、図２（Ｂ）は光感知素子１０の等価回路を示す図、さらに図２（Ｃ）は光感知素子１０の第１電極１２へ印加される波形の一例を示す図である。
図２（Ａ）に示すように、光感知素子１０において、接続配線１９は図示しない負荷抵抗に接続され、第１電極１２はパルス電源２１に接続され、光電変換半導体薄膜１４の受光部１４ａへ入射光Ｌが照射される。負荷抵抗の接地側は、パルス電源２１の接地側に接続される。上記したように、光感知素子１０の第１電極１２と絶縁膜１３と受光層となる光電変換半導体薄膜１４とがＭＩＳ型コンデンサを構成している。
【００４４】
いま、光感知素子１０の光電変換半導体薄膜１４が高抵抗のｎ型半導体（ν層とも呼ぶ）であるとする。この場合、光感知素子１０の接続配線１９に印加される電圧をＶ１、第１電極１２に印加される電圧をＶ２とすると、Ｖ２＜Ｖ１のときの光感知素子１０は、近似的に図２（Ｂ）の等価回路で表わされる。図２（Ｃ）に示すように、パルス信号は、ピーク間の振幅がＶｐｐのパルス波形に負の直流電圧からなるオフセット電圧（Ｖｏｆｆｓｅｔ）を重畳した波形例を示している。オフセット電圧はＶ２＜Ｖ１となるように負の直流電圧としている。
【００４５】
光電変換半導体薄膜１４において、第１電極１２へ印加される電圧はパルス信号が印加されても、パルス信号の電圧がオフセット電圧よりも十分に小さい場合には、平均値は負の電圧、つまりオフセット電圧である。このため、光感知素子１０に印加される電圧はＶ２＜Ｖ１を満たす直流電圧が常に印加されており、光電変換半導体薄膜１４の絶縁膜１３と接する側の界面は正孔が誘起されて第２導電型、つまりｐ型半導体となる。この界面以外の光電変換半導体薄膜１４はν層であり、光電変換半導体薄膜１４上に形成された第１及び第２の低抵抗半導体薄膜１６ａ，１６ｂはｎ型半導体層である。従って、光感知素子１０においては、光電変換半導体薄膜１４の界面に形成されるｐ型半導体層とν層からなる光電変換半導体薄膜１４とｎ型の低抵抗半導体薄膜１６とからなる近似的にｐｉｎ構造のフォトダイオード、即ちｐｉｎフォトダイオード３５が、ＭＩＳ型のコンデンサ３６に直列接続されることになる。
【００４６】
このときの光感知素子１０の等価的なｐｉｎフォトダイオード３５の面積を、同じ受光部面積を有している従来の薄膜フォトトランジスタ８０と比較する。
光感知素子１０のｐｉｎフォトダイオード３５の面積は、ほぼ光電変換半導体薄膜１４の受光部１４ａの大きさとなっているのに対して、従来の薄膜フォトトランジスタ８０の受光部となるｐｉｎフォトダイオードは、ドレイン電極８８の近傍にだけしか形成されない。このため、光感知素子１０の等価的なｐｉｎフォトダイオード３５の面積は、従来の薄膜フォトトランジスタ８０におけるドレイン電極８８の近傍に形成されるｐｉｎフォトダイオードの面積よりも遥かに大きくなる。つまり、光感知素子１０の等価回路において、コンデンサ３６には、面積の大きいｐｉｎフォトダイオード３５が接続されていることになる。
【００４７】
コンデンサ３６にパルス電源２１が接続され、第１の低抵抗半導体薄膜用電極１７及び第２の低抵抗半導体薄膜用電極１８と、第１電極１２と、の間に印加される電位差がＶ２＜Ｖ１へ変化するのに伴って、ｐｉｎフォトダイオード３５が形成される。パルス電源２１のおけるパルス信号又は交流信号だけが、コンデンサ３６を介してｐｉｎフォトダイオード３５に入力される。そして、第１の低抵抗半導体薄膜用電極１７及び第２の低抵抗半導体薄膜用電極１８と第１電極１２との間の絶縁膜１３を介して入力されるパルス信号に応じて電流が流れる。このとき、光電変換半導体薄膜１４へ入射光Ｌが照射されると、ｐｉｎフォトダイオード３５で光変調された電流が矢印で示すように流れる。つまり、低抵抗半導体薄膜１６に設けられた入射用窓部から受光部１４ａへの入射光Ｌによりキャリアが発生し、この発生したキャリアがｐｉｎ接合を通過する。入射用窓部に入射される入射光量に応じて第１及び第２の低抵抗半導体薄膜用電極１７，１８からなる複数の電極に流れる各検出電流が合流され、接続配線１９から光電流として出力される。
【００４８】
従って、接続配線１９からの出力電流Ｉｏｕｔは、その振幅が光電変換半導体薄膜１４への入射光Ｌの照射強度に対応して変調されることになる。この際、第１の低抵抗半導体薄膜用電極１７と第２の低抵抗半導体薄膜用電極１８との間の受光部１４ａにおいて、電流は矢印で示すように横方向だけでなく縦方向にも流れる。
【００４９】
後述するように、パルス電源２１の接続される電極及び出力電流を取り出す電極は、接続配線１９又は第１電極１２の何れかとすることができる。したがって、光感知素子１０においては、接続配線１９と第１電極１２との間にパルス電圧又は交流電圧が印加され、光入射窓部から光が光電変換半導体薄膜１４へ入射することによりキャリアが発生し、この発生したキャリアに応じた電流が接続配線１９と第１電極１２との間に流れる光電流として感知される。この場合、パルス電源２１から印加されるパルス電圧又は交流電圧は、少なくともある瞬間においては、光電変換半導体薄膜１４における絶縁膜１３との界面領域が第２導電型となるような直流電圧にされると、光感知素子１０は、ｐｉｎフォトダイオード３５とコンデンサ３６とが直列接続された動作をする。
【００５０】
これにより、光感知素子１０を流れる光電流は、電界効果により形成されるｐｉｎフォトダイオード３５の部分を斜めにも横切るので、ｐｉｎフォトダイオード３５の断面積を拡大したと同じ効果が得られる。従って、光感知素子１０においては、図２（Ｂ）の等価回路で示すようにｐｉｎフォトダイオード３５の面積が大きくなり、それに伴い大きな光電流が流れる。
【００５１】
光感知素子１０は、従来のＴＦＴ型の薄膜フォトトランジスタ８０と比較して、特に光電流がｐｉｎフォトダイオード３５を横方向及び縦方向にも流れることにより、同じ入射照射強度であれば大きな光電流が取り出される。つまり、感度が高められる。従来のＴＦＴ型の薄膜フォトトランジスタ８０と同じ光電流を得る場合には、光感知素子１０の面積を小さくすることができ、小型化が図れる。
これにより、光感知素子１０では、接続配線１９を、第１及び第２の低抵抗半導体薄膜用電極１７，１８と同時に形成することができるので、従来のＴＦＴ型の薄膜フォトトランジスタ８０と同じ工程で作製され得ると共に、感度が高くなる。
【００５２】
（光感知素子の動作原理２）
光感知素子１０は、接続配線１９に印加される電圧Ｖ１及び第１電極１２に印加される電圧Ｖ２が、Ｖ２＞Ｖ１の関係の場合にも動作する。
図３（Ａ）は、光感知素子１０の別の動作を示す模式図で、図３（Ｂ）は光感知素子１０の等価回路を示す図、さらに図３（Ｃ）は光感知素子１０の第１電極１２へ印加される波形の一例を示す図である。
図３（Ａ）に示すように、光感知素子１０においては、Ｖ２＞Ｖ１となる電圧が印加される。具体的には、図３（Ｃ）に示すように、ピーク間の振幅がＶｐｐのパルス波形に正の直流電圧からなるオフセット電圧（Ｖｏｆｆｓｅｔ）を重畳した波形例を示している。この場合、光電変換半導体薄膜１４において、第１電極１２へ印加される電圧はパルス信号が印加されても平均値は正の電圧である。このため、光感知素子１０において、光電変換半導体薄膜１４の絶縁膜１３と接する側の界面は反転せず、ｎ型半導体のままである。絶縁膜１３と接続配線１９との間の層は、光電変換半導体薄膜１４及び第１及び第２の低抵抗半導体薄膜１６ａ，１６ｂとからなるｎ層導電体であり、光が照射されたときには近似的にｎ型の光導電体、つまりフォトコンダクタ３８となる。したがって、光感知素子１０は、フォトコンダクタ３８とＭＩＳ型のコンデンサ３６とを直列接続した等価回路となる。この等価回路は、Ｖ２＜Ｖ１の場合における光感知素子１０の等価回路のｐｉｎフォトダイオード３５が、フォトコンダクタ３８に置き代わったものである。
【００５３】
上記フォトコンダクタ３８の存在によって、光感知素子１０には入射光Ｌが照射されない場合にも大きな電流が流れる。入射光Ｌが照射されている場合（ＯＮ）と、入射光Ｌが照射されない場合（ＯＦＦ）の光感知素子１０を流れる電流比をＯＮ／ＯＦＦ比とする。図３の光感知素子１０のＯＮ／ＯＦＦ比は、図２に示される光感知素子１０の場合よりも小さくなる。
【００５４】
従って、ＯＮ／ＯＦＦ比が大きいことを要求される場合には、光感知素子１０の接続配線１９に印加される電圧Ｖ１と第１電極１２に印加される電圧Ｖ２との関係をＶ２＜Ｖ１とすることで、ｐｉｎフォトダイオード３５とコンデンサ３６とが直列接続された等価回路となる動作をさせればよい。
【００５５】
ここで、光電変換半導体薄膜１４が高抵抗のｎ型半導体ではなく、高抵抗のｐ型半導体（π型半導体とも呼ぶ）の場合について説明する。
光感知素子１０の接続配線１９に印加される電圧をＶ１、第１電極１２に印加される電圧をＶ２とする。Ｖ２＞Ｖ１の場合、光感知素子１０は、近似的に図２（Ｂ）に示される等価回路で表わされる。逆に、Ｖ２＜Ｖ１の場合、図３（Ｃ）に示される等価回路で近似的に表わされる。以下の説明においては、特に断らない限り、光電変換半導体薄膜１４は高抵抗のｎ型半導体である。
【００５６】
（光感知素子の変形例）
次に、光感知素子の変形例について説明する。
図４（Ａ）は、光感知素子の変形例の構成を示す透視平面図、図４（Ｂ）は図４（Ａ）のＡ−Ａ線に沿った断面図を示している。図４（Ａ）に示すように、光感知素子１０ａにおいては、図１（Ａ）に示す光感知素子１０の第１の低抵抗半導体薄膜用電極１７と第２の低抵抗半導体薄膜用電極１８との平面形状が異なる。
【００５７】
図４（Ａ）に示すように、光感知素子１０ａが、図１に示す光感知素子１０と異なる点は、第１の低抵抗半導体薄膜用電極１７及び第２の低抵抗半導体薄膜用電極１８が、光電変換半導体薄膜１４の受光部１４ａ側へ伸びる複数本数からなる櫛歯形状を有する櫛歯状電極部１７ａ，１８ａをさらに備えている点である。第１の低抵抗半導体薄膜用電極１７は、複数の櫛歯状電極部１７ａを連結部１７ｂで一体に連結してなる。第２の低抵抗半導体薄膜用電極１８も、第１の低抵抗半導体薄膜用電極１７と同様に、複数本数からなる櫛歯状電極部１８ａを連結部１８ｂで一体に連結してなる。櫛歯状電極部１７ａ，１８ａはストライプ電極又はフィンガー電極とも呼ばれている。
【００５８】
図示の場合には、接続配線１９は、連結部１９ａと配線部１９ｂとからなる。第１の低抵抗半導体薄膜用電極１７の連結部１７ｂの下端と第２の低抵抗半導体薄膜用電極１８の連結部１８ｂの下端とは、連結部１９ａに接続されている。
【００５９】
図４（Ｂ）に示すように、光感知素子１０ａの断面図は、各櫛歯状電極部１７ａ，１８ａの長手方向に沿った断面図であり、図１に示した光感知素子１０と同様の形状を有している。
【００６０】
上記構成のように、光感知素子１０ａにおいて、第１の低抵抗半導体薄膜用電極１７及び第２の低抵抗半導体薄膜用電極１８は、さらに櫛歯状電極部１７ａ，１８ａを有しているので、図１に示した光感知素子１０と比較すると、光電変換半導体薄膜１４の受光部１４ａは第１の低抵抗半導体薄膜用電極１７及び第２の低抵抗半導体薄膜用電極１８により覆われる面積が低減する。従って、光電変換半導体薄膜１４の受光部１４ａの面積が増大し、光感知素子１０ａの入射光Ｌに対する光感度が向上する。
【００６１】
図５（Ａ）は、光感知素子のさらに別の変形例の構成を示す透視平面図であり、図５（Ｂ）は図５（Ａ）のＡ−Ａ線に沿った断面図を示している。
図５（Ａ）に示すように、光感知素子１０ｂが、図４の光感知素子１０ａと異なるのは、櫛歯状電極部１７ａ，１８ａの受光部１４ａ側の各先端が互いに連結されている点と、接続配線１９が、第１の低抵抗半導体薄膜用電極１７の連結部１７ｂの下端に接続されている点である。
ここで、光電変換半導体薄膜１４の受光部１４ａの最小単位は、櫛歯状電極部１７，１８の各ストライプ電極の間の開口領域である。光感知素子１０ｂは、図示した構造を多数並べて並列接続することで受光部１４ａの面積を増大させることができる。これにより、光感知素子１０ｂでは、光電変換半導体薄膜１４の受光部１４ａが第１の低抵抗半導体薄膜用電極１７及び第２の低抵抗半導体薄膜用電極１８により覆われる面積が低減される結果、受光面積が増大し、入射光Ｌに対する光感度が向上する。
【００６２】
櫛歯状電極部１７ａ，１８ａは透明電極材料を用いてもよい。この場合、光感知素子１０ａ及び１０ｂにおいては、さらに光電変換半導体薄膜１４への受光量が増大し、入射光Ｌに対する光感度が向上する。
【００６３】
光感知素子１０，１０ａ，１０ｂは、さらにエッチングストッパを備えたＴＦＴに接続配線１９を設けた構造として構成した場合であっても、第１電極１２と接続配線１９の間に大きな光電流が流れ、入射光Ｌに対する感度が高められると共に、小型に構成される。
【００６４】
光感知素子１０，１０ａ，１０ｂの接続配線１９と第１電極１２との間にパルス信号又は交流電圧が印加されることで、接続配線１９と第１電極１２との間にパルスや交流の電流が流れる。この電流は、入力されるパルス信号に応じてパルス電流となる。従って、光感知素子１０，１０ａ，１０ｂからの出力電流は、その振幅が光電変換半導体薄膜１４への入射光Ｌの照射強度に対応して変調されることになる。光感知素子１０，１０ａ，１０ｂの等価回路として、ｐｉｎフォトダイオード３５と絶縁膜１３によるコンデンサ３６の直列接続回路又はフォトコンダクタ３８と絶縁膜１３によるコンデンサ３６との直列接続回路で表わされる。コンデンサ３６が直列接続されているので、直流は流れないが、パルス信号や交流電流は流れる。このため、光感知素子１０，１０ａ，１０ｂは、ｐｉｎダイオード３５やフォトコンダクタ３８で光変調された電流が流れることにより、光感知素子として機能する。光感知素子１０，１０ａ，１０ｂは、従来のＴＦＴ型の薄膜フォトトランジスタ８０等と比較して、電流がｐｉｎ接合を縦方向にも流れることで、大きな電流が取り出されることになり、小型に形成しながらも入射光Ｌに対する感度が高められる。
【００６５】
光感知素子１０，１０ａ，１０ｂはその趣旨を逸脱しない範囲において様々な形態で実施することができる。例えば、上述した実施形態においては、光感知素子１０はエッチングストッパ型のＴＦＴと同様に構成されているが、これに限らず、例えばバックチャネルエッチ型のＴＦＴと同様に構成されていてもよい。また、第１及び第２の低抵抗半導体薄膜用電極１７，１８は、一対の矩形、櫛歯形状に形成されているが、これに限らず、光電変換半導体薄膜１４の入射面積を確保できるものであれば、任意の形状に形成され得る。
【００６６】
（フォトセンサ）
次に、光感知素子を用いたフォトセンサについて説明する。
図６は、フォトセンサ２５の構成を示すブロック図である。図６に示すように、フォトセンサ２５は、光感知素子１０と出力信号処理回路２７とから構成されている。図示の出力信号処理回路２７は、光感知素子１０に接続される増幅回路２６と、増幅回路２６に接続される検波回路２９と、パルス信号Ｖを生成し光感知素子１０の第１電極１２に対してパルス信号を出力するパルス信号印加回路２８と、から構成されている。光感知素子１０には、検出すべき入射光Ｌが照射される。ここで、パルス信号印加回路２８及び検波回路２９は、光感知素子１０を用いたフォトセンサ２５の外部に設けてもよい。
【００６７】
増幅回路２６は、一つのオペアンプ２６ａから構成されており、非反転入力端子と出力端子間に接続された帰還抵抗Ｒ３とを備えており、電流から電圧への変換（以下、適宜に電流−電圧変換と呼ぶ）を行う。図示の増幅回路２６は一つのオペアンプ２６ａを使用しているが、必要な電圧を得るためにさらに電圧増幅用のオペアンプを後段に接続してもよい。検波回路２９は、ダイオードＤ、抵抗Ｒ５及びコンデンサＣから成り、整流を行う。
【００６８】
パルス信号印加回路２８はパルス信号Ｖを生成して、光感知素子１０の第１電極１２に対して出力する。
【００６９】
上記の出力信号処理回路２７によれば、増幅回路２６と検波回路２９という簡単な構成により小型化でき、光感知素子１０の出力電流を電圧変換することができる。パルス信号印加回路２８から光感知素子１０に入力されるパルス信号の波形は、ピーク間の振幅がＶｐｐのパルス波形に負の直流電圧からなるオフセット電圧を重畳した波形とすることができる。この波形の一例が図２（Ｃ）に示した波形である。
【００７０】
図２（Ｃ）に示すように、パルス波形の１周期は、繰り返し周波数ｆの逆数である。この周波数ｆをパルス信号回路の駆動周波数ｆと呼ぶ。周期制御回路パルス信号としては、交流信号やオフセット電圧を重畳した交流信号でもよい。交流信号は、正弦波、三角波、鋸波等を含む。本発明においては、上記のパルス電源２１及びパルス信号印加回路２８から出力される信号は直流以外の信号であり、パルス信号又は交流信号を意味する。
【００７１】
光感知素子１０を用いたフォトセンサ２５によれば、接続配線１９からの出力電流Ｉｏｕｔを初段の増幅回路２６で電流−電圧変換し、検波回路２９で検波することにより、検波回路２９の出力電圧Ｖｏｕｔが照度信号に対応した電圧となる。
【００７２】
フォトセンサ２５において、光感知素子１０の接続配線１９及び第１電極１２に対するパルス信号の印加方法について説明する。
図７は、光感知素子１０へのパルス信号の印加方法を説明する回路図である。図７（Ａ）に示す例では、図６のフォトセンサ２５と同じパルス信号の印加方法を用いている。つまり、パルス電源２１の一端が光感知素子１０の第１電極１２に接続され、パルス電源２１の他端が接地されている。一方、光感知素子１０の接続配線１９は電流測定手段を介して接地されている。電流測定手段は、例えば図６に示した電流−電圧変換回路２６を用いることができる。
【００７３】
図７（Ｂ）に示す例では、パルス電源２１の一端が光感知素子１０の第１電極１２に接続され、電流−電圧変換回路２６を介して接地されている。一方、光感知素子１０の接続配線１９はパルス電源２１の一端に接続され、パルス電源２１の他端が接地されている。
【００７４】
図７（Ｃ）に示す例では、光感知素子１０の接続配線１９が電流−電圧変換回路２６を介してパルス電源２１の一端に接続され、パルス電源２１の他端が接地されている。一方、光感知素子１０の第１電極１２は接地されている。
【００７５】
上記の光感知素子１０へのパルス電源２１及び電流−電圧変換回路２６の接続方法は一例に過ぎず、上記パルス電源２１や電流−電圧変換回路２６の接続方法は、フォトセンサ２５の目的に応じて適宜に選定することができる。
【００７６】
上記フォトセンサ２５によれば、光感知素子１０の接続配線１９と第１電極１２との間にパルス信号や交流信号が印加されることにより電界効果によって入射光Ｌに対応するパルス電流が光感知素子１０から出力され、出力信号処理回路２７により電圧増幅された後、この電圧の実効値，最小ピーク値等を抽出することで、入射光Ｌの照射強度に対応する照度信号が得られる。
【００７７】
（フォトセンサ２５の構成例）
フォトセンサの構成例１として、図４に示した光感知素子１０ｂを用いた場合についてさらに詳細に説明する。
光感知素子１０ｂを以下のように製作した。
ガラス基板１１上に、厚さが１００ｎｍのＡｌＮｉＴｉからなる第１電極１２を作製して、その上に厚さが１２０ｎｍのＳｉＮからなる絶縁膜１３をプラズマＣＶＤ法で作製し、厚さが２５ｎｍの光電変換半導体薄膜１４を堆積し、厚さが４００ｎｍからなる受光部保護膜１５を堆積し、厚さが２５ｎｍからなる低抵抗半導体薄膜１６を形成した後、第１及び第２の低抵抗半導体薄膜用電極１７，１８と、連結部１９ａを含む接続配線１９とを厚さが１４０ｎｍのＣｒからなる金属層により形成した。
光感知素子１０ｂのサイズは２ｍｍ×２ｍｍであり、光電変換半導体薄膜１４における受光部１４ａの最小単位が４μｍ×４μｍであり、この最小単位を２５０個×２５０個、つまり６２５００個配設した。したがって、受光部１４ａの総面積は１ｍｍ２である。
【００７８】
図８（Ａ）は、光感知素子１０ｂに入射光Ｌを照射したときの増幅特性として図６に示すフォトセンサ２５における増幅回路２６の出力電圧を示すグラフであり、図８（Ｂ）は、従来の薄膜フォトトランジスタを直流駆動した場合の出力電圧を示すグラフである。図８（Ａ）及び図８（Ｂ）において、符号Ａ１，Ａ２，Ａ３，Ａ４，Ａ５，Ａ６，Ａ７は、それぞれ入射光Ｌの照射強度、つまり照度が０，４６，２９３，５４１，７８９，１０３５，１２８２ｌｘであるときの出力電圧を示している。
図８（Ａ）に示すように、第１電極１２に印加するパルス信号として、Ｖｏｆｆｓｅｔ＝−５Ｖ，Ｖｐｐ＝５Ｖ，ｆ＝９６０Ｈｚを有するパルス信号を使用し、増幅回路２６の帰還抵抗Ｒ４を２００ｋΩとすると、増幅回路２６の出力電圧は、パルス状の波形を有することになる。これにより、出力電圧は入射光Ｌの照度に対応して変調されていることが分かる。
【００７９】
次に、上記出力電圧を、検波回路２９を用いて検波した。検波回路２９の抵抗Ｒ５を１ＭΩ，コンデンサＣを１００ｎＦとした。このとき、検波回路２９の時定数Ｔは、Ｔ＝Ｒ５×Ｃ＝０．１秒となる。ここで、時定数Ｔが大き過ぎると、入射光Ｌの照射強度が変化したときの応答が鈍くなり、小さ過ぎるとローパスフィルタとしての遮断周波数が高くなってしまうため、パルス信号の周波数である駆動周波数ｆを高くしなければならない。時定数Ｔが０．１秒であれば、応答速度も満足できる程度となる。これにより、駆動周波数ｆを９６０Ｈｚとした場合に検波回路２９からの出力を十分に直流化することができた。
【００８０】
なお、図８（Ｂ）は、同じ大きさに形成した図１７に示す従来の薄膜フォトトランジスタ８０の、直流駆動（Ｖｄ＝４Ｖ，Ｖｇ＝−１０Ｖ）による出力電圧Ｖｏｕｔを示している。
【００８１】
図８（Ａ）及び図８（Ｂ）を比較すると、本発明による光感知素子１０ｂの出力電圧が１Ｖのオーダーであるのに対して、従来の薄膜フォトトランジスタ８０の出力電圧は−０．０１Ｖのオーダーであり、二桁程度の差があり、本発明による光感知素子１０ｂの感度が大幅に高くなっていることが明らかである。
【００８２】
（フォトセンサの変形例）
次に、フォトセンサの変形例について説明する。
図９は、図１の光感知素子１０ｂを用いたフォトセンサの変形例の構成を示すブロック図である。フォトセンサ３０は、図６に示したフォトセンサ２５とは、検波回路２９の代わりにＡＤ変換回路３１を備えている点で異なっている。ＡＤ変換回路３１は、トリガ信号３２として、光感知素子１０ｂの第１電極１２に接続されているパルス信号印加回路２８からパルス信号が入力されている。これにより、ＡＤ変換回路３１は、このトリガ信号３２に基づいて、正確にタイミング制御を行うことができる。ここで、ＡＤ変換回路３１は検波器２９と同様にフォトセンサ３０の外部に設けてもよい。
【００８３】
ＡＤ変換回路３１は、具体的にはトリガ信号３２の立上り又は立下りから所定時間経過したときの値をサンプリングして、デジタル出力を生成する。ＡＤ変換回路３１は、何れの場合にも、照度の変化に対して単調に変化するデジタル出力を得て、良好な照度の検出を行うことができる。
【００８４】
ＡＤ変換回路３１は、サンプリングしたデータから、所定時間のサンプリング値の中で最大ピーク値又は最小ピーク値を求めて、この値を照度信号とすることもできる。
【００８５】
ＡＤ変換回路３１は、サンプリングしたデータから実効値（サンプリング値の二乗平均の平方根）をも算出することができる。このような実効値の演算は、処理系の負担が大きくなるが、データ一点のみの処理ではなく多点処理であることから、偶然誤差つまりランダムノイズ等の影響を受けにくくなり、より正確な照度を検出することが可能である。
【００８６】
フォトセンサ３０においては、ＡＤ変換回路３１が電圧変換された出力電圧を直接にＡＤ変換して照度信号を取り出すので、出力信号処理回路２７が簡単な構成で済むと共に、パルス信号がトリガ信号としてＡＤ変換回路３１に入力される。このため、別途タイミングパルスを生成する必要がなく、フォトセンサ３０の構成がより一層簡略化される。
【００８７】
フォトセンサ３０においては、検波回路２９を使用せず、増幅回路２６の出力電圧を直接にＡＤ変換回路３１で処理している。この場合、フォトセンサ２５で用いる検波回路２９における抵抗Ｒ４及びコンデンサＣによる所謂ＲＣ時定数によるデータ遅延がない点で有利である。例えば携帯電話機やデジタルカメラ等のＡＤ変換及び数値演算機能が既に組み込まれているような各種機器では、既設の機能を利用することによってコストの増大が抑制される。
【００８８】
（フォトセンサ３０の構成例）
光感知素子１０ｂを用いて図９に示すフォトセンサ３０を製作した。フォトセンサ３０が、フォトセンサ２５と異なるのは検波回路２９の代わりにＡＤ変換回路３１（横河電気製、ＷＥ７２７２）を用いた点である。
図１０は、図９のフォトセンサ３０におけるＡＤ変換回路３１において、ＡＤ変換がトリガ信号３２の立ち上がり検知より０．１μｓｅｃの待機後に実行されるように設定した時のデジタル出力を示すグラフである。
【００８９】
図１１は、図９のフォトセンサ３０におけるＡＤ変換回路３１において、ＡＤ変換がトリガ信号３２の立下がり検知より０．２秒の待機後に実行されるように設定した時のデジタル出力を示すグラフである。ＡＤ変換回路３１は、何れの場合にも、照度の変化に対して単調に変化するデジタル出力を得て、良好な照度検出を行うことができた。
【００９０】
図１２は、図９のフォトセンサ３０におけるＡＤ変換回路３１のサンプリングデータから算出した出力実効値を示すグラフである。光感知素子１０ｂに与えるパルス電圧は図８の場合と同じである。この場合、パルス周期は９６０Ｈｚであるので、実効値は1/９６０Ｈｚ＝１．０４ｍｓｅｃの期間のサンプリングデータより算出した。サンプリング周波数は１００ｋＨｚとしたので、その期間にサンプリングされるデータ点数は１．０４ｍｓｅｃ×１００ｋＨｚ＝１０４点である。この場合も、照度の変化に対して単調に変化する出力を得て良好な照度検出を行うことができた。
【００９１】
ここで、ＡＤ変換回路３１により、サンプリングデータの実効値及び最小ピーク値を抽出した場合の周波数依存性について説明する。
図１３は、図９のフォトセンサ３０におけるＡＤ変換回路３１のサンプリングデータから算出した実効値の周波数依存性を示すグラフである。図１３は、照度に対する電流実効値を示しており、符号Ｂ１，Ｂ２，Ｂ３，Ｂ４，Ｂ５，Ｂ６は、それぞれパルス信号の駆動周波数ｆが、それぞれ６０，１２０，２４０，４８０，９６０，１９２０Ｈｚにおける結果を示している。この場合、駆動周波数ｆが９６０Ｈｚである場合に、電流実効値の感度が最も高いことが分かる。また、駆動周波数ｆが６０Ｈｚでは、照度が数百ｌｘ以上で電流実効値の反転が発生してしまう。これは、照度が増大するにつれて、ピーク値が大きくなるが、同時に時定数が小さくなるために、ピークの緩和時間が短くなるためであると考えられる。
【００９２】
図１４は、図９のフォトセンサ３０におけるＡＤ変換回路３１のサンプリングデータから算出した最小ピーク値の周波数依存性を示すグラフである。図１４は、照度に対する電流最小ピーク値を示しており、符号Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６は、それぞれトリガ信号３２の周波数である６０，１２０，２４０，４８０，９６０，１９２０Ｈｚにおける結果を示している。この場合、トリガ信号３２の周波数が４８０Ｈｚ程度以下であれば、感度が高く、かつ、ほぼ一定であることが分かる。なお、トリガ信号３２の周波数が６０Ｈｚ以下でも、同様の結果が得られると推測され、低周波側では限界がないと考えられる。
【００９３】
ここで、上記電流の応答波形は、第１電極１２がオン時（プラス側）とオフ時（マイナス側）で非対称であるが、これは受光部１４ａの抵抗がオフ時に小さくなるため、オフ時の応答及びその緩和に時間がかかるからである。従って、トリガ信号３２として、後述する表示装置のゲート信号を利用する場合には、オン電圧がより高くなるので非対称性がより顕著になる。これにより、光感知素子１０の応答時間は実質的に第１電極１２がオフの時の時定数で律速されると考えられる。そこでオフ時間だけを考えると、表示装置のゲート信号（６０Ｈｚ）は、３０Ｈｚのデューティが５０％のパルスに相当する。この３０Ｈｚという数値は、図１４で説明した感度が高い周波数の上限である４８０Ｈに比べてずっと低い値である。したがって、表示装置用のゲート信号を、光感知素子１０の第１電極１２へ印加し、出力の最小ピークを抽出することにより正確な照度信号が得られる。
【００９４】
（表示装置）
次に、表示装置について説明する。
図１５（Ａ）は、表示装置４０の構成を示す概略平面図であり、図１５（Ｂ）は、光感知素子４５の拡大平面図である。
図１５（Ａ）において、表示装置４０は、ガラス等の透明体からなる基板４１と、画素表示部４２と、画素表示部４２の各画素に配設されるＴＦＴを駆動するゲートドライバ４３及びデータドライバ４４と、画素表示部４２の下辺に隣接して設けられた光感知素子４５と、を有している。画素表示部４２、ゲートドライバ４３、データドライバ４４及び光感知素子４５からなる各構成要素は、何れも基板４１上に配設され薄膜製造工程により製作されている。
【００９５】
画素表示部４２の各画素に設けられているＴＦＴの図示しないゲート電極は、各行毎に画素表示部４２の表面に横方向に互いに平行に延びる複数本のゲートライン４６に接続されている。各画素に設けられているＴＦＴのソース電極は、各列毎に縦方向に互いに平行に延びる複数本のデータライン４７に接続されている。画素表示部４２の画素は、ゲートライン４６及びデータライン４７の交差部分に所謂ＸＹマトリクス状に配設されている。
【００９６】
各ゲートライン４６は、その一端、図示の場合、左端がゲートドライバ４３に接続されており、このゲートドライバ４３から順次にゲート信号が供給される。また、各データライン４７は、その一端、図示の場合、上端がデータドライバ４４に接続されており、このデータドライバ４４から順次にデータ信号が供給される。
ここで、ゲートドライバ４３及びデータドライバ４４は、外部から入力される画像信号に基づいて、各ゲートライン４６及びデータライン４７に順次にゲート信号及びデータ信号を送出することにより、画素表示部４２の各画素がそれぞれ駆動制御され、画素表示部４２全体でドットマトリックス式に画面表示を行わせる。画素表示部４２には、液晶や有機ＥＬを使用することができる。
【００９７】
画素表示部４２は、例えば公知の構成のＴＦＴ型液晶表示部として構成されており、対応するゲートライン４６及びデータライン４７を介して駆動電圧が供給されることで発光表示を行う。さらに、画素表示部４２は、その裏面側から図示しないバックライト部により照明される。表示装置４０において、光感知素子４５以外の画素表示部４２，ゲートドライバ４３，データドライバ４４，ゲートライン４６及びデータライン４７は公知の構成である。
【００９８】
図１５（Ｂ）の拡大図に示すように、光感知素子４５は、図１に示す光感知素子１０と同様の構成であり、第１電極５１と接続配線５４とを備えている。第１の低抵抗半導体薄膜用電極５２及び第２の低抵抗半導体薄膜用電極５３の右端が、接続配線５４の連結部５４ａにより短絡されている。光感知素子４５は、第１の低抵抗半導体薄膜用電極５２及び第２の低抵抗半導体薄膜用電極５３の形成の際に、接続配線５４を同時に形成することによって表示装置４０の画素表示部４２の各画素に設けるＴＦＴと同時に基板４１上に形成される。
【００９９】
光感知素子４５は、ゲートライン４６と平行に細長く形成されており、第１電極５１の左端が、一番下に位置するゲートライン４６ａに接続されている。
【０１００】
光感知素子４５の第１の低抵抗半導体薄膜用電極５２及び第２の低抵抗半導体薄膜用電極５３を短絡している接続配線５４は、図示しない配線パターンにより基板４１の端縁まで延び、光照射されたときの出力電流Ｉｏｕｔが出力される。
ここで、具体的には、光感知素子４５は、チャネル長が例えば７μｍに、ゲート幅が表示装置４０の横幅に対応して、表示装置４０が所謂中型パネルの場合には、例えば２０ｃｍ程度の大きさを有している。
【０１０１】
これにより、ゲートドライバ４３からのゲート信号がゲートライン４６ａを介して光感知素子４５の第１電極５１に入力され、接続配線５４からの出力電流Ｉｏｕｔが、外部に出力される。
【０１０２】
この構成の表示装置４０によれば、ゲートドライバ４３及びデータドライバ４４が外部から入力される画像信号に基づいて、各ゲートライン４６及びデータライン４７に対してゲート信号及びデータ信号を送出することにより、画素表示部４２が駆動制御されて、画像表示が行われる。
【０１０３】
表示装置４０内に設けた光感知素子４５においては、ゲートドライバ４３がゲートライン４６ａを介して光感知素子４５の第１電極５１に対してパルス信号を送出することにより、光感知素子４５は、入射光Ｌの照射強度に対応する出力電流Ｉｏｕｔを出力する。従って、この出力電流Ｉｏｕｔを、例えば図６又は図９に示すフォトセンサ２５，３０により電流−電圧変換し、検波又はＡＤ変換することで入射光Ｌの照射強度に対応する照度信号が得られる。この照度信号に基づいて、表示装置４０のバックライト部が駆動制御されることにより、周辺の明るさに対応した光強度のバックライトによる照明が得られ、表示された画面が見易くなる。これにより、画素表示部４２の表示状態を、フォトセンサ２５，３０によって操作することができる。
【０１０４】
この場合、光感知素子４５は、図１に示した光感知素子１０と同様に動作するので、従来のＴＦＴ型薄膜フォトトランジスタ８０と比較して著しく大きい照度信号が得られる。これにより、入射光Ｌに対する感度が著しく高められ、正確な照度を検出することが可能になる。さらに、光感知素子４５は、画素表示部４２を構成するＴＦＴと同一工程で製造することができるので、基板４１上にこれらのＴＦＴと同時に同じ工程で小型に形成することができる。
【０１０５】
また、光感知素子４５は、ゲートライン４６ａに沿って、表示画面の下縁に沿って配置されることになり、光感知素子４５が目立たないと共に、光感知素子４５が細長いことから、例えば画面付近に不用意に手をかざした場合等においても、光感知素子４５の出力電流Ｉｏｕｔが大幅に変動することがなく、誤動作が抑制される。なお、ゲート信号は、一般的には６０Ｈｚ，デューティ２５０〜５００程度の矩形信号であるが、このようなパルス信号によって、光感知素子４５を駆動して大きな出力電流Ｉｏｕｔが得られる。
ここで、図示しない絶縁膜等による容量が例えば０．１４ｆＦ／μｍ程度であるので、この容量とオフ時の受光部１４ａの抵抗とにより決まる時定数を約１ｍｓ程度と見積もることができる。従って、光感知素子４５が十分に応答して良好な感度を得るためには、ゲート信号がオフしている時間が１ｍｓ以上必要である。これに対して、通常のゲート信号はこの要件を満たしている。
【０１０６】
また、光感知素子４５の第１電極５１に印加されるパルス信号即ち交流信号の振幅は、ゲート信号により決まると共に、その振幅の中心値はＶｏｆｆｓｅｔで決まる。一般的には、Ｖｏｆｆｓｅｔは、簡便には、ゲートドライバ４３のグランドレベルに設定されるが、出力最適化のために、グランドレベルとは異なるＤＣ電圧とすることも容易に可能である。さらに、ゲート信号が、光感知素子４５の第１電極５１に印加されるパルス信号として必要なパルス幅に足りない場合には、例えば二つ以上の連続するゲートライン４６からのゲート信号を取り出して合成することにより、所望のパルス幅のパルス信号とすることも可能である。
【０１０７】
光感知素子４５の第１電極５１が、ゲートドライバ４３のゲートライン４６に接続されている場合には、従来使用されているゲートドライバ４３をそのまま利用して光感知素子４５を駆動することが可能である。
【０１０８】
ゲートドライバ４３は、光感知素子４５のための専用のゲートライン４６をさらに備えていてもよい。この場合には、ゲートライン４６が光感知素子４５の第１電極５１に接続され、簡単な構成により光感知素子４５を駆動することが可能である。この構成によれば、光感知素子専用のゲートライン４６により、光感知素子４５を駆動することが可能である。
【０１０９】
光感知素子４５が、両端のゲートライン４６の一方の最外側に隣接して配置されている場合には、ゲートライン４６の間隔が狭い場合であっても、光感知素子４５が確実に、かつ、容易に表示装置４０の基板４１に配置され得る。
【０１１０】
光感知素子４５がゲートライン４６に沿って、すべてのデータライン４７の配置領域に対応して細長く形成されている場合には、図示しない光電変換半導体薄膜の入射可能面積が増大されるので、光感知素子４５の出力電流Ｉｏｕｔが増大され、入射光Ｌに対する感度が向上する。
【０１１１】
上記構成によれば、ゲートライン４６の間隔が狭い場合であっても、光感知素子４５が確実に、かつ、容易に表示装置４０の基板４１に配置可能となる。また、光電変換半導体薄膜の入射可能面積が増大されるので、光感知素子４５の出力電流Ｉｏｕｔが増大され、入射光Ｌに対する感度が向上する。
【０１１２】
表示装置４０によれば、光感知素子４５の第１電極５１にパルス信号を印加することにより電界効果によって、入射光Ｌに対応するパルス電流が接続配線５４から出力される。この出力電流Ｉｏｕｔを、例えばフォトセンサ２５，３０により電圧増幅して、検波回路２９やＡＤ変換回路３１等にて、出力電流Ｉｏｕｔの実効値あるいは最小ピーク値等を抽出することで、入射光Ｌの照射強度に対応する照度信号が得られることになる。
【０１１３】
表示装置４０によれば、光感知素子４５の接続配線５４と第１電極５１に対してパルス信号を印加することにより、光感知素子４５を交流で駆動することになると共に、接続配線５４と第１電極５１の間を流れる電流が、受光部を縦方向に流れることになるので、大きな出力電流Ｉｏｕｔが得られ、入射光Ｌに対する感度が高められる。従って、光感知素子４５により、十分に大きな出力電流Ｉｏｕｔが得られるので、たとえば２０ｌｘ以下の暗い場所においても、確実に入射光Ｌの照射強度に対応した照度信号が得られ、例えばバックライブ部の調光を行うことが可能になる。
【０１１４】
表示装置４０によれば、各画素表示部４２を駆動制御するためのゲート信号に対応する信号を光感知素子４５の接続配線５４と第１電極５１との間に印加することにより、表示装置４０への入射光Ｌの照射強度に対応する照度信号が光感知素子４５から出力される。このため、従来使用されているゲートドライバ４３をそのまま利用して、光感知素子４５を駆動することが可能である。ここで、光感知素子４５は、ゲート信号に対応するパルス信号が印加されることで、入射光Ｌに対応した大きな出力電流を出力する。これにより、光感知素子４５の光感度が向上するので、暗い場所において入射光Ｌに対応する照度信号が得られる。従って、例えば照明が不点灯である室内等であっても、表示装置４０のバックライト部の駆動制御、即ち調光が可能である。
【０１１５】
（表示装置の変形例）
図１６（Ａ）は、表示装置の変形例の構成を示す概略平面図であり、図１６（Ｂ）は、光感知素子の拡大平面図である。
図１６（Ａ）において、表示装置５０はフルカラー表示装置であって、三原色、例えばＲ（赤色），Ｇ（緑色），Ｂ（青色）毎に、三本のデータライン４７ｒ，４７ｇ，４７ｂが設けられている。これらのデータラインに対応して、前記ゲートライン４６ａに沿って、各データライン４７ｒ，４７ｇ，４７ｂの配置周期に対応してＲ（赤色），Ｇ（緑色），Ｂ（青色）の各色毎に光感知素子４５ｒ，４５ｇ，４５ｂが配置されている。
【０１１６】
図１６（Ａ）において、光感知素子４５ｒ，４５ｇ，４５ｂの構造は光感知素子４５と同様の構造を有している。赤色用の光感知素子４５ｒは、その表面に連結部５４ｂｒを含む接続配線５４ｒと、第１電極５１ｒを備えている。緑色用の光感知素子４５ｇ及び青色用の光感知素子４５ｂも、赤色用の光感知素子４５ｒと同様の構成である。さらに、各色毎の画素表示部４２を覆うように配置されたカラーフィルタ（図示せず）が対応する光感知素子４５ｒ，４５ｇ，４５ｂにも被覆されている。
【０１１７】
データライン４７毎に配置された複数の赤色検出用の光感知素子４５ｒの接続配線５４ｒのそれぞれは、赤色出力配線５６に接続され、赤色出力配線５６を介して出力電流ＩｏｕｔＲとして外部へ出力される。同様に、データライン４７毎に配置された複数の緑色及び青色検出用の光感知素子４５ｇ，４５ｒの接続配線５４ｒ，５４ｂのそれぞれは、緑色及び青色出力配線５７，５８に接続され、出力電流ＩｏｕｔＧ出力及びＩｏｕｔＢとして外部に出力される。即ちこの場合、光感知素子４５ｒ，４５ｇ，４５ｂの全体の配置個数は、データライン４７の本数の３倍となる。
【０１１８】
ここで、各色毎の光感知素子４５ｒ，４５ｇ，４５ｂは、それぞれ図１に示した光感知素子１０と同様の構成であり、画素表示部４２のＴＦＴと同じ製造工程によりＴＦＴと同時に基板４１上に形成される。その際、各光感知素子４５ｒ，４５ｇ，４５ｂは同一構成であり、例えば２ｍｍ角程度の大きさに形成されている。各色毎の光感知素子４５ｒ，４５ｇ，４５ｂは、それぞれ図１６（Ｂ）に示すように、紙面上側の各第１電極５１がゲートライン４６ａに接続される。
【０１１９】
このような構成の表示装置５０によれば、ゲートドライバ４３及びデータドライバ４４が外部から入力される画像信号に基づいて、各ゲートライン４６及びデータライン４７ｒ，４７ｇ，４７ｂに対してゲート信号及びデータ信号を送出することにより、画素表示部４２が駆動制御されて、三原色によるフルカラー画像表示が行われる。
【０１２０】
ゲートドライバ４３がゲートライン４６ａを介して各光感知素子４５ｒ，４５ｇ，４５ｂの第１電極５１に対してパルス信号を送出することにより、光感知素子４５ｒ，４５ｇ，４５ｂは、入射光Ｌの照射強度に対応する出力電流Ｉｏｕｔを出力する。従って、この出力電流Ｉｏｕｔを例えば図６又は図９に示すフォトセンサ２５，３０により電流−電圧変換し、検波又はＡＤ変換することで各色毎の入射光Ｌの照射強度に対応する電圧の照度信号が得られる。これにより、表示装置５０によれば、図１５に示した表示装置４０におけると同様に、バックライト部による照明の正確な調光が行われる。
【０１２１】
さらに、表示装置５０においては、光感知素子４５ｒ，４５ｇ，４５ｂにより、入射光Ｌの各色毎の照度が検出されることから、例えば周囲が青っぽい光により照明されているような場合には、表示装置５０における青色表示を強調することで、見かけの画面表示が色補正される。さらに、光源の種類によらずに正確な照度が検出される。これは、光感知素子４５ｒ，４５ｇ，４５ｂの分光感度が人間の視感度と異なることから、人間にとって同じ明るさであっても、単一の光感知素子４５を使用した場合には、検出された照度が異なることがある。これに対して、各色毎の光感知素子４５ｒ，４５ｇ，４５ｂを使用することにより、検出された各色毎の照度に基づいて光源の種類に依存しない正確な照度が算出される。
【０１２２】
表示装置５０においては、データライン４７が各画素に関してカラー表示用の三原色毎に設けられていて、光感知素子４５ｒ，４５ｇ，４５ｂが、各色のデータライン４７の配置周期に対応して配置されている。画素表示部４２を覆うカラーフィルタが、対応する光感知素子４５ｇ，４５ｂを覆うようにデータライン４７に沿って延長されていて、各色毎のデータライン４７に対応する光感知素子４５ｒ，４５ｇ，４５ｂの各接続配線５４ｒ，５４ｇ，５４ｂが互いに接続されて、赤色出力配線５６，緑色出力配線５７，青色出力配線５８に接続されている。また、この場合には、フルカラー式の表示装置であっても、各色に関してそれぞれ光感知素子４５ｒ，４５ｇ，４５ｂがデータライン４７毎に配置されることで、全体として各色毎の出力電流Ｉｏｕｔが増大され、入射光Ｌに対する感度を高めることができる。
【０１２３】
表示装置４０，５０は、ドットマトリックス式のＴＦＴ液晶表示装置として構成されているが、これに限らず、バックライト部を備えたドットマトリックス式の表示装置であれば、本発明による光感知素子４５を使用して、入射光Ｌの照射強度が正確に検出される。例えば、タッチパネル付きの表示装置４０，５０において、画素表示部４２又は複数個の画素表示部４２毎にそれぞれ光感知素子４５を配置して、手指等の接触による入射光Ｌの変化を検出することも可能である。
【０１２４】
本発明は、上記実施形態に限定されることなく、特許請求の範囲に記載した発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれることはいうまでもない。
【図面の簡単な説明】
【０１２５】
【図１】（Ａ）は光感知素子の一部構成を示す透視平面図、（Ｂ）は（Ａ）のＡ−Ａ線に沿った断面図を示している。
【図２】（Ａ）は光感知素子の動作を示す模式図、（Ｂ）は光感知素子の等価回路を示す図、（Ｃ）は光感知素子の第１電極へ印加される波形の一例を示す図である。
【図３】（Ａ）は光感知素子の別の動作を示す模式図、（Ｂ）は光感知素子の等価回路を示す図、（Ｃ）は光感知素子の第１電極へ印加される波形の一例を示す図である。
【図４】（Ａ）は光感知素子の変形例の構成を示す透視平面図、（Ｂ）は（Ａ）のＡ−Ａ線に沿った断面図を示している。
【図５】（Ａ）は光感知素子のさらに別の変形例の構成を示す透視平面図、（Ｂ）は（Ａ）のＡ−Ａ線に沿った断面図を示している。
【図６】フォトセンサの構成を示すブロック図である。
【図７】光感知素子へのパルス信号の印加方法を説明する回路図である。
【図８】（Ａ）は、光感知素子に入射光Ｌを照射したときの増幅特性として図６に示すフォトセンサにおける増幅回路の出力電圧を示すグラフ、（Ｂ）は、従来の薄膜フォトトランジスタを直流駆動した場合の出力電圧を示すグラフである。
【図９】図１の光感知素子を用いたフォトセンサの変形例の構成を示すブロック図である。
【図１０】図９のフォトセンサにおけるＡＤ変換回路において、ＡＤ変換がトリガ信号の立ち上がり検知より０．１μｓｅｃの待機後に実行されるように設定した時のデジタル出力を示すグラフである。
【図１１】図９のフォトセンサにおけるＡＤ変換回路において、ＡＤ変換がトリガ信号の立下がり検知より０．２秒の待機後に実行されるように設定した時のデジタル出力を示すグラフである。
【図１２】図９のフォトセンサにおけるＡＤ変換回路のサンプリングデータから算出した出力実効値を示すグラフである。
【図１３】図９のフォトセンサにおけるＡＤ変換回路のサンプリングデータから算出した実効値の周波数依存性を示すグラフである。
【図１４】図９のフォトセンサにおけるＡＤ変換回路のサンプリングデータから算出した最小ピーク値の周波数依存性を示すグラフである。
【図１５】（Ａ）は表示装置の構成を示す概略平面図、（Ｂ）は光感知素子の拡大平面図である。
【図１６】（Ａ）は表示装置の変形例の構成を示す概略平面図、（Ｂ）は光感知素子の拡大平面図である。
【図１７】（Ａ）は従来の薄膜フォトトランジスタの一例の構成を示す透過平面図、（Ｂ）は（Ａ）のＡ−Ａ線に沿う断面図である。
【図１８】図１７の薄膜フォトトランジスタを用いたフォトセンサの一例の構成を示す回路図である。
【図１９】（Ａ）は薄膜フォトトランジスタの動作を示す概略断面図、（Ｂ）は薄膜フォトトランジスタの等価回路図である。
【図２０】従来の薄膜フォトトランジスタを備えた表示装置の一例の構成を示す概略平面図である。
【符号の説明】
【０１２６】
１０，１０ａ，１０ｂ：光感知素子
１１，４１：基板
１２，５１：第１電極
１３：絶縁膜
１４：光電変換半導体薄膜
１５：受光部保護膜
１６：低抵抗半導体薄膜
１６ａ：第１の低抵抗半導体薄膜
１６ｂ：第２の低抵抗半導体薄膜
１７，５２：第１の低抵抗半導体薄膜用電極（第２電極）
１７ａ，１８ａ：櫛歯状電極部
１８，５３：第２の低抵抗半導体薄膜用電極（第３電極）
１９，５４，５４ｒ，５４ｇ，５４ｂ：接続配線
１７ｂ，１８ｂ，１９ａ，５４ａ，５４ｂｒ，５４ｂｇ，５４ｂｂ：連結部
１９ｂ：配線部
２０：オーバーコート膜
２１：パルス電源
２５，３０：フォトセンサ
２６：増幅回路
２６ａ：オペアンプ
２７：出力信号処理回路
２８：パルス信号印加回路
２９：検波回路
３１：ＡＤ変換回路
３２：トリガ信号
３５：ｐｉｎフォトダイオード
３６：コンデンサ
３８：フォトコンダクタ
４０，５０：表示装置
４２：画素表示部
４３：ゲートドライバ
４４：データドライバ
４５：光感知素子
４５ｒ：赤色検出用の光感知素子
４５ｇ：緑色検出用の光感知素子
４５ｂ：青色検出用の光感知素子
４６，４６ａ：ゲートライン
４７，４７ｒ，４７ｇ，４７ｂ：データライン
５６：赤色出力配線
５７：緑色出力配線
５８：青色出力配線
【図１】
2009231643.tif 000003
【図２】
2009231643.tif 000004
【図３】
2009231643.tif 000005
【図４】
2009231643.tif 000006
【図５】
2009231643.tif 000007
【図６】
2009231643.tif 000008
【図７】
2009231643.tif 000009
【図８】
2009231643.tif 000010
【図９】
2009231643.tif 000011
【図１０】
2009231643.tif 000012
【図１１】
2009231643.tif 000013
【図１２】
2009231643.tif 000014
【図１３】
2009231643.tif 000015
【図１５】
2009231643.tif 000016
【図１６】
2009231643.tif 000017
【図１７】
2009231643.tif 000018
【図１８】
2009231643.tif 000019
【図１９】
2009231643.tif 000020
【図２０】
2009231643.tif 000021
【図１４】
2009231643.tif 000022