(57)【要約】【課題】ＴＦＴを構成する半導体層の微細化に適しており、ＴＦＴにおける光リーク電流の発生を低減可能とする。【解決手段】電気光学装置用基板の製造方法は、基板（１０）上に半導体膜（１ａｐ）を形成する工程と、半導体膜上に半導体膜の酸化を防止するための酸化防止膜（７００）を形成する工程と、酸化防止膜及び半導体膜を、フォトリソグラフィ法及びエッチング法により一括でパターニングすることにより、半導体層（１ａ）を形成する工程と、半導体層上に酸化防止膜が形成されている状態で、酸化処理を施すことにより、半導体層の少なくとも一部の側面を酸化する工程とを含む。【選択図】図７
2009295725.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、画素電極と、前記画素電極に電気的に接続された半導体層を含むトランジスタとを備えた電気光学装置用基板を製造する電気光学装置用基板の製造方法であって、
前記基板上に半導体膜を形成する工程と、
前記半導体膜上に前記半導体膜の酸化を防止するための酸化防止膜を形成する工程と、
前記酸化防止膜及び前記半導体膜を、フォトリソグラフィ法及びエッチング法により一括でパターニングすることにより、前記半導体層を形成する工程と、
前記半導体層上に前記酸化防止膜が形成されている状態で、酸化処理を施すことにより、前記半導体層の少なくとも一部の側面を酸化する工程と、
前記半導体層に電気的に接続するように、前記画素電極を形成する工程と
を含むことを特徴とする電気光学装置用基板の製造方法。
【請求項２】
前記酸化防止膜を形成する工程において、前記酸化防止膜を窒化膜から形成することを特徴とする請求項１に記載の電気光学装置用基板の製造方法。
【請求項３】
前記側面を酸化する工程の後に、前記半導体層上に形成されている前記酸化防止膜を除去する工程を更に含むことを特徴とする請求項１又は２に記載の電気光学装置用基板の製造方法。
【請求項４】
前記酸化防止膜を除去する工程の後に、酸化処理を施すことにより、前記半導体層の上面が酸化されてなるゲート酸化膜を形成する工程を更に含むことを特徴とする請求項３に記載の電気光学装置用基板の製造方法。
【請求項５】
基板上に、
画素電極と、
（ｉ）前記画素電極に電気的に接続された半導体層と、（ｉｉ）前記半導体層の上面が酸化されてなるゲート酸化膜と、（ｉｉｉ）前記半導体層上に前記ゲート酸化膜を介して設けられたゲート電極とを含むトランジスタと、
前記半導体層の少なくとも一部の側面が酸化されてなり、前記側面からの厚さが前記ゲート酸化膜の膜厚より大きい側面酸化部と
を備えることを特徴とする電気光学装置用基板。
【請求項６】
請求項５に記載の電気光学装置用基板を備えることを特徴とする電気光学装置。
【請求項７】
請求項６に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置に用いられる電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、及び、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置の一例である液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段（ライトバルブ）としても多用されている。特に投射型表示装置の場合、光源から比較的強い光が入射されるため、装置内の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）等に光リーク電流が発生し、画質の低下や誤動作の原因となる場合がある。
【０００３】
例えば特許文献１には、ＬＤＤ（Lightly Doped Drain）構造を有するＴＦＴについて、チャネル領域の両側に形成されるＬＤＤ領域のうち、画素電極に接続されたソースドレイン領域とチャネル領域との間に形成された画素電極側ＬＤＤ領域の幅を、データ線に接続されたソースドレイン領域とチャネル領域との間に形成されたデータ線側ＬＤＤ領域の幅よりも小さくすることにより、画素電極側ＬＤＤ領域に入射する光を低減する技術が開示されている。
【０００４】
【特許文献１】特開２００４−３４０９８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、製造プロセスにおいて、ＴＦＴを構成する半導体層をフォトリソグラフィ法及びエッチング法のみによって微細化しようとする場合には、半導体層を、露光装置の能力（或いは性能）に応じた限界幅よりも小さな幅を有するように微細化することが困難であるという技術的問題点がある。このため、例えば画素電極側ＬＤＤ領域の幅を、露光装置の能力に応じた限界幅よりも小さな幅にすることができないため、ＴＦＴにおける光リーク電流を十分に低減することができず、画質を向上させることが困難となってしまうという技術的問題点がある。
【０００６】
本発明は、例えば上述した問題点に鑑みなされたものであり、例えば、ＴＦＴを構成する半導体層の微細化に適しており、ＴＦＴにおける光リーク電流の発生を低減可能な電気光学装置用基板の製造方法、電気光学装置用基板、このような電気光学装置用基板を備えた電気光学装置、並びにこのような電気光学装置を具備してなる電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明に係る電気光学装置用基板の製造方法は上記課題を解決するために、基板上に、画素電極と、前記画素電極に電気的に接続された半導体層を含むトランジスタとを備えた電気光学装置用基板を製造する電気光学装置用基板の製造方法であって、前記基板上に半導体膜を形成する工程と、前記半導体膜上に前記半導体膜の酸化を防止するための酸化防止膜を形成する工程と、前記酸化防止膜及び前記半導体膜を、フォトリソグラフィ法及びエッチング法により一括でパターニングすることにより、前記半導体層を形成する工程と、前記半導体層上に前記酸化防止膜が形成されている状態で、酸化処理を施すことにより、前記半導体層の少なくとも一部の側面を酸化する工程と、前記半導体層に電気的に接続するように、前記画素電極を形成する工程とを含む。
【０００８】
本発明に係る電気光学装置用基板の製造方法によれば、先ず、例えばガラス基板等の基板上に、例えばポリシリコン膜等の半導体膜を形成する。この際、半導体膜は、典型的には、基板上の全面に形成される。
【０００９】
次に、半導体膜上に、半導体膜の酸化を防止するための酸化防止膜を形成する。酸化防止膜は、例えば、シリコン窒化膜（ＳｉＮ膜）、窒化チタン膜（ＴｉＮ膜）等の窒化膜等から形成される。
【００１０】
次に、酸化防止膜及び半導体膜をフォトリソグラフィ法及びエッチング法により一括でパターニングすることにより、半導体層を形成する。この際、半導体層は、典型的には、フォトリソグラフィ法及びエッチング法によるパターニングにおける最小限界幅を有する部分を含む所定の平面パターンで形成される。尚、ここで、最小限界幅は、フォトリソグラフィ法及びエッチング法によってパターニング可能な最小の幅を意味し、例えば露光装置等の能力に依存する。
【００１１】
次に、半導体層上に酸化防止膜が形成されている状態で、例えば加熱炉を用いた熱酸化処理等の酸化処理を施すことにより、半導体層の少なくとも一部の側面を酸化する。ここで特に、半導体層上（言い換えれば、半導体層の上面）には、酸化防止膜が形成されているので、半導体層における上面側は、酸化処理によっては酸化されない。言い換えれば、半導体層の上面を酸化防止膜で覆い、半導体層の少なくとも一部の側面が酸素雰囲気にさらされた状態（即ち、半導体層の少なくとも一部の側面が露出した状態）で、酸化処理を施すことにより、半導体層の上面の酸化を防止しつつ半導体層の少なくとも一部の側面を酸化する。
【００１２】
このように半導体層の少なくとも一部の側面を酸化することで、半導体層の少なくとも一部の幅を小さくすることができる。即ち、例えばポリシリコン等からなる半導体層の少なくとも一部の側面を酸化することで、半導体層の少なくとも一部における側面部分を例えば酸化シリコン等の酸化物に変化させることができ、半導体層の少なくとも一部の幅を小さくすることができる。尚、半導体層上に酸化防止膜が形成されている状態で酸化処理を施す処理条件（例えば、処理時間等）を変更することよって、半導体層の少なくとも一部の幅を調整することが可能である。言い換えれば、本発明に係る電気光学装置用基板の製造方法によれば、半導体層を、例えば、フォトリソグラフィ法及びエッチング法によるパターニングにおける最小限界幅よりも小さい幅を有するように形成することができる、即ち、半導体層を例えば露光装置等の能力以上に微細化することが可能である。
【００１３】
よって、本発明に係る電気光学装置用基板の製造方法によって製造された電気光学装置用基板を備える電気光学装置の動作時において、半導体層に入射する光を低減できる。従って、半導体層を含むトランジスタにおける光リーク電流の発生を低減できる。
【００１４】
ここで、仮に、半導体層上に酸化防止膜が形成されていない状態で、半導体層に酸化処理を施した場合には、半導体層の上面及び側面が酸化されることになる。このため、半導体層の側面が酸化されることで半導体層の幅が小さくなると共に、半導体層の層厚（或いは膜厚）も小さくなってしまう。このため、半導体層を含むトランジスタのオン電流が低下してしまうおそれがある。
【００１５】
しかるに、本発明では特に、半導体層上に例えば窒化膜等からなる酸化防止膜が形成された状態で、酸化処理を施すので、半導体層の上面の酸化を確実に防止しつつ半導体層の少なくとも一部の側面を酸化することができる。よって、半導体層の膜厚が小さくなってしまうことを防止できると共に半導体層の少なくとも一部の幅を小さくすることができる。従って、半導体層を含むトランジスタのオン電流の低下を抑制しつつ、光リーク電流の発生を低減できる。
【００１６】
以上説明したように、本発明に係る電気光学装置用基板の製造方法によれば、トランジスタを構成する半導体層を例えば露光装置等の能力以上に微細化することが可能である。よって、本発明に係る電気光学装置用基板の製造方法によって製造された電気光学装置用基板を備える電気光学装置の動作時における、トランジスタにおける光リーク電流の発生を低減できる。
【００１７】
本発明に係る電気光学装置用基板の製造方法の一態様によれば、前記酸化防止膜を形成する工程において、前記酸化防止膜を窒化膜から形成する。
【００１８】
この態様によれば、酸化防止膜は、例えばシリコン窒化膜、窒化チタン膜等の窒化膜から形成されるので、酸化処理による半導体層の上面の酸化を好適に防止できる。
【００１９】
本発明に係る電気光学装置用基板の製造方法の他の態様によれば、前記側面を酸化する工程の後に、前記半導体層上に形成されている前記酸化防止膜を除去する工程を更に含む。
【００２０】
この態様によれば、半導体層の少なくとも一部の側面が酸化された後に、酸化防止膜が、例えば硫酸、熱リン酸等を用いたウェットエッチング処理によって、除去される。よって、酸化防止膜が、トランジスタの特性に悪影響を及ぼしてしまうことを防止できる。
【００２１】
上述した酸化防止膜を除去する工程を更に含む態様では、前記酸化防止膜を除去する工程の後に、酸化処理を施すことにより、前記半導体層の上面が酸化されてなるゲート酸化膜を形成する工程を更に含んでもよい。
【００２２】
この場合には、例えばポリシリコン等からなる半導体層の上面が酸化されてなる例えばシリコン酸化膜等からなるゲート酸化膜によって、トランジスタのゲート電極と半導体層のチャネル領域とを好適に絶縁することができる。
【００２３】
本発明の電気光学装置用基板は上記課題を解決するために、基板上に、画素電極と、（ｉ）前記画素電極に電気的に接続された半導体層と、（ｉｉ）前記半導体層の上面が酸化されてなるゲート酸化膜と、（ｉｉｉ）前記半導体層上に前記ゲート酸化膜を介して設けられたゲート電極とを含むトランジスタと、前記半導体層の少なくとも一部の側面が酸化されてなり、前記側面からの厚さが前記ゲート酸化膜の膜厚より大きい側面酸化部とを備える。
【００２４】
本発明の電気光学装置用基板によれば、上述した本発明に係る電気光学装置用基板の製造方法と同様に、トランジスタを構成する半導体層を例えば露光装置等の能力以上に微細化することが可能である。よって、本発明に係る電気光学装置用基板を備える電気光学装置の動作時における、トランジスタにおける光リーク電流の発生を低減できる。
【００２５】
ここで特に、側面酸化部の半導体層の側面からの厚さは、半導体層の上面が酸化されてなるゲート酸化膜の膜厚よりも大きい。即ち、本発明では、半導体層の上面が酸化される深さが、半導体層の側面が酸化される深さと同程度になってしまうことが回避されており、半導体層の層厚が小さくなりすぎてしまうことを防止できる。よって、トランジスタのオン電流の低下を抑制することもできる。
【００２６】
本発明の電気光学装置は上記課題を解決するために、上述した本発明の電気光学装置用基板を備える。
【００２７】
本発明の電気光学装置によれば、上述した本発明の電気光学装置用基板を備えるので、トランジスタにおける光リーク電流の発生を低減できる。この結果、高品質な画像を表示することが可能となる。
【００２８】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。
【００２９】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００３０】
以下では、本発明の実施形態について図を参照しつつ説明する。尚、以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
＜第１実施形態＞
本実施形態に係る液晶装置について、図１から図５を参照して説明する。
【００３１】
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。ここに図１は、本実施形態に係る液晶装置の全体構成を示す平面図であり、図２は、図１のＨ−Ｈ’線断面図である。
【００３２】
図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板等の透明基板や、シリコン基板等である。対向基板２０は、例えば石英基板、ガラス基板等の透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が封入されている。ＴＦＴアレイ基板１０と対向基板２０とは、複数の画素電極が設けられた画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００３３】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（即ち、基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。
【００３４】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００３５】
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。
【００３６】
ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００３７】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が作りこまれた積層構造が形成されている。画像表示領域１０ａには、画素スイッチング用のＴＦＴや走査線、データ線等の配線の上層に、ＩＴＯ（Indium Tin Oxide）等の透明材料からなる画素電極９ａがマトリクス状に設けられている。画素電極９ａ上には、配向膜が形成されている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状、ストライプ状等にパターニングされている。遮光膜２３上には、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して、対向基板２０の全面に亘って（例えばベタ状に）形成されている。対向電極２１上には配向膜が形成されている。
【００３８】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で所定の配向状態をとる。
【００３９】
尚、図２において、本実施形態に係る液晶装置のうちＴＦＴアレイ基板１０側に設けられた配向膜より下層側の部分が、本発明に係る「電気光学装置用基板」の一例である液晶装置用基板を構成している。
【００４０】
尚、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等の駆動回路の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
【００４１】
次に、本実施形態に係る液晶装置の画像表示領域の電気的な構成について、図３を参照して説明する。ここに図３は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【００４２】
図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の各々には、画素電極９ａ及び本発明に係る「トランジスタ」の一例としての画素スイッチング用のＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、本実施形態に係る液晶装置の動作時に画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、互いに隣り合う複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００４３】
ＴＦＴ３０のゲートには走査線１１ａが電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線１１ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板２０（図２参照）に形成された対向電極２１（図２参照）との間で一定期間保持される。
【００４４】
液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
【００４５】
ここで保持された画像信号がリークすることを防ぐために、画素電極９ａと対向電極２１（図２参照）との間に形成される液晶容量に対して電気的に並列に蓄積容量７０が付加されている。蓄積容量７０の一方の電極は、画素電極９ａと電気的に並列してＴＦＴ３０のドレインに電気的に接続され、他方の電極は、定電位となるように、電位固定の容量線３００に電気的に接続されている。
【００４６】
次に、本実施形態に係る画素スイッチング用のＴＦＴの具体的な構成について、図４及び図５を参照して説明する。ここに図４は、画素スイッチング用のＴＦＴの構成を示す平面図であり、図５は、図４のＡ−Ａ’線断面図である。尚、図５では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【００４７】
図４及び図５において、画素スイッチング用のＴＦＴ３０は、ＴＦＴアレイ基板１０の全面に例えばシリコン酸化膜から形成された下地絶縁膜１２上に画素毎に形成されている。下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。尚、ＴＦＴアレイ基板１０上における下地絶縁膜１２より下層側には、例えばタングステン（Ｗ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等からなる走査線１１ａが形成されている。走査線１１ａは、遮光性を有する材料を用いることで、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光のうちＴＦＴ３０に進行する光を遮光する下側遮光膜としても機能する。
【００４８】
ＴＦＴ３０は、半導体層１ａと、ゲート酸化膜２と、ゲート電極３ａとを含んで構成されている。
【００４９】
半導体層１ａは、ポリシリコンを含んでおり、チャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅを含んでいる。即ち、ＴＦＴ３０はＬＤＤ構造を有している。
【００５０】
図４に示すように、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、チャネル領域１ａ’を基準として、Ｙ方向に沿ってほぼミラー対称に形成されている。データ線側ＬＤＤ領域１ｂは、チャネル領域１ａ’及びデータ線側ソースドレイン領域１ｄ間に形成されている。画素電極側ＬＤＤ領域１ｃは、チャネル領域１ａ’及び画素電極側ソースドレイン領域１ｅ間に形成されている。データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層１ａに不純物を打ち込んでなる不純物領域である。データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃは夫々、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅよりも不純物の少ない低濃度な不純物領域として形成されている。このような不純物領域によれば、ＴＦＴ３０の非動作時において、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅ間に流れるオフ電流を低減し、且つＴＦＴ３０の動作時に流れるオン電流の低下を抑制できる。
【００５１】
図４及び図５において、データ線側ソースドレイン領域１ｄは、層間絶縁膜４１上に形成されたデータ線６ａに、層間絶縁膜４１に開孔されたコンタクトホールを介して電気的に接続されている。尚、ここでは図示しないが、画素電極側ソースドレイン領域１ｅは、最上層側に形成された画素電極９ａに、層間絶縁膜４１上に開孔されたコンタクトホールや中継層等を介して電気的に接続されている。
【００５２】
尚、ＴＦＴ３０は、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。
【００５３】
ゲート電極３ａは、例えば遮光性を有する導電性ポリシリコンからなり、半導体層１ａにおけるチャネル領域１ａ’に対して、ゲート酸化膜２を介して対向配置されている。尚、ゲート電極３ａは、チャネル領域１ａ’に対向する本体部と、この本体部から半導体層１ａの脇に延びる延在部とを有しており、この延在部において下地絶縁膜１２に開孔されたコンタクトホールを介して走査線１１ａと電気的に接続されている。
【００５４】
ゲート酸化膜２は、半導体層１ａの上面が酸化されることにより形成されたシリコン酸化膜からなる。
【００５５】
図４及び図５において、本実施形態では特に、半導体層１ａの側面には、側面酸化部６０が形成されている。
【００５６】
側面酸化部６０は、後に詳細に説明するように、製造プロセスにおいて、半導体層１ａの側面が酸化されることにより形成されており、酸化シリコンからなる。側面酸化部６０が形成されることによって、半導体層１ａの幅Ｗ１が、例えば露光装置等の能力以上に微細化されている。よって、本実施形態に係る液晶装置の動作時において、半導体層１ａに入射する光（特に、半導体層１ａにおいて光リーク電流が発生しやすい領域である画素電極側ＬＤＤ領域１ｃに入射する光）を低減できる。従って、ＴＦＴ３０における光リーク電流の発生を低減できる。
【００５７】
更に本実施形態では特に、側面酸化部６０の半導体層１ａの側面からの厚さｄ１は、半導体層１ａの上面が酸化されてなるゲート酸化膜２の膜厚ｄ２よりも大きい。即ち、本実施形態では、半導体層１ａの上面が酸化される深さが、半導体層１ａの側面が酸化される深さと同程度になってしまうことが回避されている。よって、半導体層１ａの層厚Ｔ１が小さくなりすぎてしまうことを防止できる。よって、ＴＦＴ３０のオン電流の低下を抑制することができる。
【００５８】
次に、上述した液晶装置が備える液晶装置用基板を製造する製造方法について、図６及び図７を参照して説明する。ここに図６及び図７は夫々、本実施形態に係る液晶装置用基板の製造プロセスを、順を追って示す工程断面図である。尚、図６及び図７は、図５に示した断面図に対応して示してある。尚、以下では説明の便宜上、液晶装置用基板を製造する製造プロセスのうち、本実施形態の効果をなす画素スイッチング用のＴＦＴを形成するプロセスについて主に説明し、他の構成要素を形成するプロセスについては適宜説明を省略する。
【００５９】
先ず、図６（ａ）に示す工程において、ＴＦＴアレイ基板１０上の画像表示領域１０ａ（図１参照）に、例えば、Ｗ、Ｔｉ、ＴｉＮ、Ｃｒ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等を積層して、所定パターンの走査線１１ａを形成する。この際、走査線１１ａは、所定パターンとして、後に形成するＴＦＴ３０と重なる部分を有するように、概ねストライプ状に形成される。
【００６０】
続いて、ＴＦＴアレイ基板１０の全面に、下地絶縁膜１２を形成する。下地絶縁膜１２は、例えば、常圧又は減圧ＣＶＤ（Chemical Vapor Deposition）法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ等のシリケートガラス膜、窒化膜やシリコン酸化膜等から形成される。尚、下地絶縁膜１２の形成後、その表面を、ＣＭＰ（Chemical Mechanical Polishing）処理等の平坦化処理を施すことにより平坦化してもよい。
【００６１】
続いて、ＴＦＴアレイ基板１０の全面に、半導体層１ａの前駆膜である半導体膜１ａｐを形成する。半導体膜１ａｐは、例えば減圧ＣＶＤ等によりアモルファスシリコン膜を形成し熱処理を施すことでポリシリコン膜を固相成長させることにより形成される。尚、半導体膜１ａｐは、例えば減圧ＣＶＤ法等によりポリシリコン膜から直接形成されてもよい。
【００６２】
続いて、半導体膜１ａｐ上に、半導体膜１ａｐの上面を全面的に覆うように、本発明に係る「酸化防止膜」の一例としての窒化膜７００を形成する。窒化膜７００は、例えば減圧ＣＶＤ法やプラズマＣＶＤ法等を用いて、ＳｉＮ、ＴｉＮ等の窒素化合物を材料として形成される。
【００６３】
次に、図６（ｂ）に示す工程において、窒化膜７００上に、半導体層１ａの平面パターン（図４参照）に対応する所定パターンを有するレジスト膜５１０を形成する。この際、レジスト膜５１０は、例えば露光装置等の能力に応じた最小限界幅Ｗ２となる部分を有するように形成される。例えばチャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ（図４参照）等に対応する領域上において、レジスト膜５１０は、最小限界幅Ｗ２で形成される。
【００６４】
続いて、レジスト膜５１０をマスクとして、窒化膜７００及び半導体膜１ａｐに対してエッチング処理を施して、窒化膜７００及び半導体膜１ａｐを一括してパターニングする。これにより、半導体膜１ａｐがパターニングされて半導体層１ａが形成され、半導体層１ａ上には、パターニングされた窒化膜７００が残る。この際、半導体層１ａは、最小限界幅Ｗ２を有する部分を含むこととなる。
【００６５】
次に、図７（ａ）に示す工程において、例えば加熱炉を用いた熱酸化処理等の酸化処理を施して半導体層１ａの側面を酸化することにより、酸化シリコンからなる側面酸化部６０を形成する。ここで、本実施形態では特に、半導体層１ａ上（言い換えれば、半導体層１ａの上面）には、窒化膜７００が形成されているので、半導体層１ａにおける上面側は、酸化処理によっては酸化されない。言い換えれば、半導体層１ａの上面が窒化膜７００で覆われると共に、半導体層１ａの側面が酸素雰囲気にさらされた状態で、酸化処理を施すことにより、半導体層１ａの上面の酸化を防止しつつ半導体層１ａの側面を酸化して側面酸化部６０を形成する。これにより、半導体層１ａを、最小限界幅Ｗ２よりも小さい幅Ｗ１を有するように形成することができる。即ち、酸化処理によって半導体層１ａにおける側面部分を側面酸化部６０に変化させることで、半導体層１ａの幅を小さくすることができる。言い換えれば、酸化処理によって、ポリシリコンからなる半導体層１ａにおいて側面側から内部へ向かって酸化シリコンを拡散させることで側面酸化部６０を形成することにより、半導体層１ａの幅をエッチング処理によってパターニングされた時点よりも小さくすることができる。つまり、半導体層１ａを例えば露光装置等の能力以上に微細化することが可能である。
【００６６】
次に、図７（ｂ）に示す工程において、窒化膜７００を、例えば硫酸、熱リン酸等を用いたウェットエッチング処理によって除去する。このウェットエッチング処理では、窒素化合物を含む窒化膜７００が除去され、上述した半導体層１ａ及び側面酸化部６０は影響を受けず除去されない。よって、窒化膜７００のみを好適に除去することが可能である。
【００６７】
次に、図７（ｃ）に示す工程において、半導体層１ａにおける所定の領域に対して所定の濃度で不純物イオンをドープすることにより、チャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅを形成する。
【００６８】
続いて、例えば加熱炉を用いた熱酸化処理等の酸化処理を施すことにより、半導体層１ａの上面を覆うように、酸化シリコンからなるゲート酸化膜２を形成する。この際、ゲート酸化膜２は、その膜厚ｄ２が側面酸化部６０の半導体層１ａの側面からの厚さｄ１よりも小さくなるように形成される。よって、半導体層１ａの上面が酸化されることによりゲート酸化膜２が形成されることで、半導体層１ａの層厚Ｔ１が小さくなりすぎてしまうことを防止できる。これにより、ＴＦＴ３０のオン電流の低下を抑制することもできる。
【００６９】
続いて、チャネル領域１ａ’と重なる部分を有する所定の平面パターンで、ゲート電極３ａを形成する。ゲート電極３ａは、例えば減圧ＣＶＤ法等によりポリシリコン膜を堆積した後に、リン（Ｐ）を熱拡散して、このポリシリコン膜を導電化することにより形成される。このように、ゲート電極３ａがチャネル領域１ａ’に対してゲート酸化膜２を介して対向配置するよう形成されることによって、ＴＦＴ３０が構築される。尚、ゲート電極３ａは、チャネル領域１ａ’に対応する本体部と、この本体部から半導体層１ａの脇に延びる延在部とを有するように形成され、この延在部において下地絶縁膜１２に開孔されたコンタクトホールを介して走査線１１ａに電気的に接続される。
【００７０】
以上説明したように、本実施形態に係る製造方法によれば、画素スイッチング用のＴＦＴ３０を構成する半導体層１ａを、例えば露光装置等の能力以上に微細化することが可能である。よって、本実施形態に係る製造方法によって製造された液晶装置用基板を備える液晶装置の動作時において、半導体層１ａに入射する光を低減できる。従って、画素スイッチング用のＴＦＴ３０における光リーク電流の発生を低減できる。
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図８は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【００７１】
図８に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【００７２】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００７３】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【００７４】
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【００７５】
尚、図８を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【００７６】
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【００７７】
本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００７８】
【図１】第１実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ’線断面図である。
【図３】第１実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【図４】第１実施形態に係る画素スイッチング用のＴＦＴの構成を示す平面図である。
【図５】図４のＡ−Ａ’線断面図である。
【図６】第１実施形態に係る液晶装置用基板の製造プロセスを、順を追って示す工程断面図（その１）である。
【図７】第１実施形態に係る液晶装置用基板の製造プロセスを、順を追って示す工程断面図（その２）である。
【図８】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【符号の説明】
【００７９】
１ａｐ…半導体膜、２…ゲート酸化膜、３ａ…ゲート電極、６ａ…データ線、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１ａ…走査線、１２…下地絶縁膜、２０…対向基板、２１…対向電極、３０…ＴＦＴ、５０…液晶層、６０…側面酸化部、５１０…レジスト膜、７００…窒化膜
【図１】
2009295725.tif 000003
【図２】
2009295725.tif 000004
【図３】
2009295725.tif 000005
【図４】
2009295725.tif 000006
【図５】
2009295725.tif 000007
【図６】
2009295725.tif 000008
【図７】
2009295725.tif 000009
【図８】
2009295725.tif 000010