(57)【要約】【課題】従来のＳＯＩ基板を用いたＩＧＢＴは、ホリゾンタル型のバイポーラ構造を有する構造が主流であり、主電流を半導体基板面と平行に流すことで、高い耐電圧と多くの電流を採りやすい構造であったが、その電流駆動能力を高くすることができなかった。【解決手段】本発明の半導体装置は、ＩＧＢＴを構成するバイポーラトランジスタを、バーチカル型とホリゾンタル型との２つのバイポーラトランジスタで構成している。ホリゾンタル型バイポーラトランジスタの電流駆動能力に加え、バーチカル型バイポーラトランジスタの電流駆動能力も加わるため、半導体基板の薄膜化の要求下にあっても高い電流駆動能力を有することができる。【選択図】図１
2009231453.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に埋め込み絶縁膜と半導体薄膜層とを積層してなるＳＯＩ基板を用いる半導体装置であって、
前記半導体薄膜層にソース領域，ドレイン領域，チャネル領域を有し、前記半導体薄膜層の上部にゲート絶縁膜を介してゲート電極を有するＭＯＳ型トランジスタと、
前記半導体薄膜層にベース，エミッタ，コレクタを有するバイポーラトランジスタと、
を備える絶縁ゲートバイポーラトランジスタを有する半導体装置において、
前記半導体薄膜層に前記ドレイン領域と接すると共に前記チャネル領域と離間する共通領域を設け、前記ドレイン領域の内部またはその上部に前記共通領域と離間して独立領域を設け、
前記ドレイン領域をベース，前記共通領域をコレクタ，前記チャネル領域をエミッタとする第１バイポーラトランジスタと、
前記ドレイン領域をベース，前記共通領域をエミッタまたはコレクタ，前記独立領域をコレクタまたはエミッタとする第２バイポーラトランジスタと、
を有し、
前記ＭＯＳ型トランジスタと前記第１バイポーラトランジスタおよび前記第２バイポーラトランジスタとで絶縁ゲートバイポーラトランジスタを構成することを特徴とする半導体装置。
【請求項２】
前記ドレイン領域，前記ソース領域，前記チャネル領域は、その深さ方向の端部が前記埋め込み絶縁膜まで達し、前記共通領域は、その深さ方向の端部が前記埋め込み絶縁膜まで達するように設ける第１ブロックと、前記埋め込み絶縁膜と平行すると共にその端部が前記チャネル領域と離間するように設ける第２ブロックと、からなり、前記独立領域は、前記第１ブロックと離間すると共に、前記第２ブロックと対向して設けることを特徴とすると請求項１に記載の半導体装置。
【請求項３】
前記第１ブロックは、前記第２ブロックより不純物濃度が高いことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記ドレイン領域は、前記第２ブロックと対向する部分の不純物濃度が高いことを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記ゲート絶縁膜および前記ゲート電極は、前記ドレイン領域の前記不純物濃度が高い部分の上部を覆うように設けることを特徴とする請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に埋め込み絶縁膜と半導体薄膜層とを積層してなるＳＯＩ基板に設けるＭＯＳ型トランジスタおよびバイポーラトランジスタによる絶縁ゲートバイポーラトランジスタを有する半導体装置である。
【背景技術】
【０００２】
絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）は、入力段にＭＯＳ型トランジスタを、出力段にバイポーラトランジスタを有し、これらを１つのトランジスタ素子として構成したものである。ＭＯＳ型トランジスタの絶縁ゲート構成による高い入力インピーダンスとバイポーラトランジスタの高い電流駆動能力とを複合した素子である。なお、以下の説明においては、絶縁ゲートバイポーラトランジスタをＩＧＢＴと表記する。
【０００３】
一般に、ＩＧＢＴは、ＭＯＳ型トランジスタのチャネル領域をエミッタとすると、ドレイン領域にコレクタを追加したような形状を有している（この場合、ドレイン領域がベースとなる）。
ＭＯＳ型トランジスタのゲート電極およびコレクタに所定の電圧信号をそれぞれ印加すると、ＭＯＳ型トランジスタがオンすると共に、コレクタからのベースにキャリア注入が起き、バイポーラトランジスタもオンする。このとき、このキャリア注入によりベース部分（ドレイン領域）の抵抗が低下することから、ＩＧＢＴは、スイッチング素子としてより低いオン抵抗を有することになり、このため高い電流駆動能力を有することができる。
【０００４】
また、ＩＧＢＴは、ＭＯＳ型トランジスタが入力段であるから、電圧信号で大きな駆動電流を扱えるため、スイッチング素子として駆動が容易である。このため、高耐圧半導体素子としてパワーエレクトロニクスの分野で利用されている。
ＩＧＢＴをディスクリート素子として構成した場合は、半導体チップに縦方向に電流を流すバーチカル構造（縦型）が採用されることが多く、大電流，大電力のトランジスタ素子として知られている。
【０００５】
ところで、すでに知られているように、単結晶基板を用いた半導体装置は、半導体基板の寄生ダイオードや浮遊容量などの影響から、信号遅延やリーク電流が発生することがあり、そのような問題を解決するためにＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を用いた半導体装置が提案されている。
ＳＯＩ基板は、半導体基板の上部に埋め込み絶縁膜と半導体薄膜層とを順次積層してなる構造を有していることから単結晶基板より高価であり、普及が進まないこともあった。しかし、近年それが解消しつつあり、ロジック回路用やアナログ回路用など、種類を問わずＳＯＩ基板を用いた半導体装置が広く使われ始めた。
【０００６】
ＳＯＩ基板の普及に伴って、ＩＧＢＴもＳＯＩ基板で構成する例も出てきた。また、ＳＯＩ基板にＭＯＳ型トランジスタやバイポーラトランジスタなどのトランジスタ素子とＩＧＢＴとを混載して構成する例も出てきた。それらのトランジスタ素子は、ＳＯＩ基板を構成する埋め込み絶縁膜上の半導体薄膜層に設ける。そのような場合は、半導体薄膜層の横方向に電流を流すホリゾンタル構造（横型）のＩＧＢＴが提案されている。
【０００７】
［一般的なＩＧＢＴの説明：図８］
ここで、一般的なＳＯＩ基板を用いたホリゾンタル構造のＩＧＢＴを図８を用いて説明する。図８において、９０１は半導体基板、９０２は埋め込み絶縁膜、９０３はゲート絶
縁膜、９０４はゲート電極、９０５はソース領域、９０７はチャネル領域およびエミッタ、９０８はコレクタ、９１０はベース、９１１は半導体薄膜層、９１３はベースドリフト領域およびドレイン領域、９１５は高濃度不純物領域である。９１２，９１４は電極である。
【０００８】
図８において、半導体の導電型を説明する表記にあっては、Ｐ型またはＮ型を単に「Ｐ」または「Ｎ」の記号で記載している。なお、「Ｐ＋」または「Ｎ＋」の表記は、同じ導電型であっても不純物濃度が高い状態を示し、「Ｎ−」の表記は、同じ導電型であっても不純物濃度が低い状態を示している。
【０００９】
ドレイン領域９１３、チャネル領域９０７、ソース領域９０５、ゲート絶縁膜９０３およびゲート電極９０４でＭＯＳ型トランジスタを構成し、ゲート電極９０４に所定の電圧を印加することにより、ゲート絶縁膜９０３下のチャネル領域９０７表面に反転チャネル層が形成され、ＭＯＳ型トランジスタが導通状態となる。
これにより、電極９１４に正電圧を印加すると、コレクタ９０８からベース９１０、ドレイン領域９１３を経て誘起チャネルが通過し、ソース領域９０５へと電流が流れる。
【００１０】
さらに、ＭＯＳ型トランジスタがオンすることで、少数キャリア（ホール）がチャネルを通じて、ベースドリフト領域であるドレイン領域９１３に注入され、またコレクタ９０８からもホールが流れ込み、ベースドリフト領域の抵抗は小さくなる。
【００１１】
少数キャリアの注入により、チャネル領域９０７（エミッタ）、コレクタ９０８、ベース９１０とするバイポーラトランジスタがオンし、チャネル領域９０７とコレクタ９０８との間に電流が流れる。
【００１２】
このように、ＭＯＳ型トランジスタのゲート電極９０４への印加電圧を変化させることにより、バイポーラトランジスタのオン，オフが制御され、合わせて流れる電流を制御することができる。
【００１３】
ＩＧＢＴは、高耐圧半導体素子という特徴を有しているため、その耐圧値をさらに向上するため、ドレイン領域（ベース）９１３にドリフト領域９１０を設けたり、半導体薄膜層９１１には、埋め込み絶縁膜９０２と接して高濃度領域９１５が設けられている。このように半導体薄膜層９１１に多重の拡散層を形成することから、結果として半導体基板全体の膜厚が厚くなる傾向がある。
【００１４】
近年の半導体装置の小型化，薄膜化の流れに伴い、ＳＯＩ基板を用いた半導体装置もそれに準じる傾向がある。その場合は、半導体薄膜層を薄膜化することが多く、ホリゾンタル構造のＩＧＢＴであっても、半導体薄膜層の薄膜化の要求は高い。そこで、ホリゾンタル構造のＩＧＢＴであっても薄膜化できる技術が提案されている（例えば、特許文献１参照。）。
【００１５】
特許文献１に示す従来技術を図９を用いて説明する。図９において、１０は半導体基板、１１はベース、１２は埋め込み絶縁膜、１３はゲート絶縁膜、１４はゲート電極、１５はソース領域、１６はドレイン領域およびベースドリフト領域、１７はチャネル領域およびエミッタ、１８はコレクタ、１９は半導体薄膜層、２０，２２は電極である。
【００１６】
チャネル領域１７およびベース１１は、埋め込み絶縁膜１２に到達するように構成している。電極２０は、コレクタ電極である。電極２２は、エミッタ電極であり、チャネル領域（エミッタ）１７とソース領域１５との共通電極としている。
【００１７】
ドレイン領域１６、チャネル領域１７、ソース領域１５、ゲート絶縁膜１３およびゲート電極１４でＭＯＳ型トランジスタを構成し、ゲート電極１４に所定の電圧を印加することにより、このＭＯＳ型トランジスタをオンさせる。
チャネル領域１７をエミッタとし、ベース１１、コレクタ１８、ベースドリフト領域１６でバイポーラトランジスタを構成する。
ゲート電極１４への電圧印加で、ゲート絶縁膜１３下のチャネル領域１７表面に反転チャネル層が形成され、ＭＯＳ型トランジスタが導通状態となると、ＭＯＳ型トランジスタのドレイン領域１６と兼用するベースドリフト領域に少数キャリアが注入され、バイポーラトランジスタがオンし電流が流れる。ゲート電極１４へ印加する電圧を変化することにより、この電流を制御することでき、ＩＧＢＴとしての動作をすることになる。
【００１８】
特許文献１に示した従来技術は、埋め込み絶縁膜１２のトランジスタ素子側との界面に面するベース１１あるいはベースドリフト領域１６に反転チャネル層ができ、ＩＧＢＴがターンオフ不可能となることを防ぐために、コレクタ１８をベース１１の内部に取り込む構造としている。
そして、コレクタ１８が深く拡散して埋め込み絶縁膜１２に達しないように、コレクタ１８とベース１１とを設ける部分のみ半導体薄膜層１９の膜厚を厚くしている。
【００１９】
特許文献１に示した従来技術は、ＳＯＩ基板の半導体薄膜層１９の膜厚断面をベース１１の断面としてチャネル領域（エミッタ）１７とコレクタ領域１８との間に電流が流れるようにしたものである。
一部の半導体薄膜層１９の膜厚は厚くせざるを得ないものの、ベースドリフト領域１６の膜厚は薄くすることができる。
【００２０】
【特許文献１】特開平７−５８３１９号公報（第３〜４頁、図１〜図８）
【発明の開示】
【発明が解決しようとする課題】
【００２１】
しかしながら、特許文献１に示した従来技術は、バイポーラトランジスタとして大きな電流を流す部分であるエミッタ−コレクタ間電流が、半導体薄膜層１９の横方向にのみ流れるため、ベースドリフト領域１６の膜厚（半導体薄膜層１９の膜厚断面）でその通電量の制約を受けてしまう。
図９に示したように、ベースドリフト領域１６の膜厚を厚くしようとすれば、より多くの電流を流すことができるが、半導体薄膜層１９が全体的に厚膜化してしまい、先の半導体基板の薄膜化の要求に逆行してしまう。
したがって、特許文献１に示した従来技術は、ホリゾンタル構造のＩＧＢＴを構成できることから、他のトランジスタ素子との混載が容易であり、電圧信号で電流を駆動できるスイッチング素子を搭載したシステムに適用できる半導体装置であるものの、小型化したシステムに搭載する半導体装置としては、その電流駆動能力を高くすることができず、使用する用途が狭い半導体装置となっていた。
【００２２】
本発明の半導体装置は、そのような問題を解決するためになされたものであって、ホリゾンタル構造のＩＧＢＴを採用し、他のトランジスタ素子との混載を容易にするとともに、半導体基板の薄膜化の要求と大きな駆動電流を有するＩＧＢＴの搭載とを両立した半導体装置を提供するものである。
【課題を解決するための手段】
【００２３】
上記目的を実現するため、本発明の半導体装置は、以下の構造を採用するものである。
【００２４】
半導体基板上に埋め込み絶縁膜と半導体薄膜層とを積層してなるＳＯＩ基板を用いる半
導体装置であって、半導体薄膜層にソース領域，ドレイン領域，チャネル領域を有し、半導体薄膜層の上部にゲート絶縁膜を介してゲート電極を有するＭＯＳ型トランジスタと、半導体薄膜層にベース，エミッタ，コレクタを有するバイポーラトランジスタと、を備える絶縁ゲートバイポーラトランジスタを有する半導体装置において、
半導体薄膜層にドレイン領域と接すると共にチャネル領域と離間する共通領域を設け、ドレイン領域の内部またはその上部に共通領域と離間して独立領域を設け、ドレイン領域をベース，共通領域をコレクタ，チャネル領域をエミッタとする第１バイポーラトランジスタと、ドレイン領域をベース，共通領域をエミッタまたはコレクタ，独立領域をコレクタまたはエミッタとする第２バイポーラトランジスタと、を有し、ＭＯＳ型トランジスタと第１バイポーラトランジスタおよび第２バイポーラトランジスタとで絶縁ゲートバイポーラトランジスタを構成することを特徴とする。
【００２５】
ドレイン領域，ソース領域，チャネル領域は、その深さ方向の端部が埋め込み絶縁膜まで達し、共通領域は、その深さ方向の端部が埋め込み絶縁膜まで達するように設ける第１ブロックと、埋め込み絶縁膜と平行すると共にその端部がチャネル領域と離間するように設ける第２ブロックと、からなり、独立領域は、第１ブロックと離間すると共に、第２ブロックと対向して設けることを特徴とする。
【００２６】
第１ブロックは、第２ブロックより不純物濃度が高いことを特徴とする。
【００２７】
ドレイン領域は、第２ブロックと対向する部分の不純物濃度が高いことを特徴とする。
【００２８】
ゲート絶縁膜およびゲート電極は、ドレイン領域の不純物濃度が高い部分の上部を覆うように設けることを特徴とする。
【発明の効果】
【００２９】
本発明の半導体装置は、搭載するＩＧＢＴのバイポーラトランジスタ部分を、第１バイポーラトランジスタと第２バイポーラトランジスタとの２つのバイポーラトランジスタで構成し、電流経路を増やしている。このようにすることによって、ＩＧＢＴの電流駆動能力の向上を行うことができる。
２つのバイポーラトランジスタがそれぞれ電流を流すため、半導体基板の薄膜化の要求下にあっても電流駆動能力を低下させることがないＩＧＢＴを搭載した半導体装置とすることができる。
【００３０】
また、第１および第２の２つのバイポーラトランジスタの電流駆動能力に違いを設けることもできる。このため、回路使用目的に応じた特性を得ることが可能となり、汎用性のある半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００３１】
本発明の半導体装置は、ＳＯＩ基板を用いるＩＧＢＴを例にして説明する。ＳＯＩ基板は、一導電型の半導体基板の上部に埋め込み絶縁膜を介してＰ型の半導体薄膜層を設けるものとして説明する。ＩＧＢＴは、この半導体薄膜層にＮ型のソース領域とドレイン領域とを設け、Ｐ型のチャネル領域を有するＮチャネルＭＯＳ型トランジスタと、その半導体薄膜層にＰ型のエミッタ，Ｎ型のベース，Ｐ型のコレクタを設けるＰＮＰ型バイポーラトランジスタとで構成する例を用いて説明する。
【００３２】
このバイポーラトランジスタは、第１バイポーラトランジスタと第２バイポーラトランジスタとの２つで構成し、第１バイポーラトランジスタをホリゾンタル型（横型）とし、第２バイポーラトランジスタをバーチカル型（縦型）とする。
ＩＧＢＴを構成するＭＯＳ型トランジスタのチャネル領域をホリゾンタル型バイポーラ
トランジスタのエミッタ、ドレイン領域をバーチカル型およびホリゾンタル型バイポーラトランジスタのベースとし、後述する共通領域をバーチカル型およびホリゾンタル型バイポーラトランジスタのコレクタ、同じく後述する独立領域をバーチカル型バイポーラトランジスタのエミッタとする例を用いて説明する。
【００３３】
なお、説明で使用する図面は、ＩＧＢＴの構成または動作に関する説明をしやすいように、説明に不要な部分を省略すると共に模式的に示すものとする。
また、図において、半導体の導電型を説明する表記にあっては、Ｐ型またはＮ型を単に「Ｐ」または「Ｎ」の記号で記載し、不純物濃度の高低は、「Ｐ＋」または「Ｎ＋」のように記号表記している。
【実施例１】
【００３４】
［本発明の半導体装置の構造の説明１：図１、図２］
本発明のＩＧＢＴを有する半導体装置の第１の実施形態の構造を、図１を用いて説明する。図１（ａ）は、ＩＧＢＴの構造を説明するために模式的に示した平面図であり、図１（ｂ）は、図１（ａ）の切断線Ａ−Ａ´で切断した様子を模式的に示す断面図である。また、その等価回路図を図２に示す。
図１または図２において、１０１は半導体基板、１０２は埋め込み絶縁膜、１０３はＭＯＳ型トランジスタのゲート絶縁膜、１０４は同じくゲート電極、１０５は同じくソース領域、１０６はＭＯＳ型トランジスタのドレイン領域であると共にバーチカル型，ホリゾンタル型の両バイポーラトランジスタのベース、１０７はＭＯＳ型トランジスタのチャネル領域であると共にホリゾンタル型バイポーラトランジスタのエミッタである。以後、このエミッタを第１エミッタと称する。
１０８，１０９で共通領域を構成し、１０８は共通領域の第１ブロックであり、１０９は共通領域の第２ブロックである。この２つのブロックがバーチカル型およびホリゾンタル型バイポーラトランジスタのコレクタである。
１１０は独立領域であり、バーチカル型バイポーラトランジスタのエミッタである。以後、このエミッタを第２エミッタと称する。
【００３５】
１１１ａは、ドレイン領域１０６のうち、ホリゾンタル型バイポーラトランジスタのベースとなる部分を説明しやすいように示した部分である。同様に、１１１ｂは、ドレイン領域１０６のうち、バーチカル型バイポーラトランジスタのベースとなる部分を説明しやすいように示した部分である。
【００３６】
１３０は半導体薄膜層である。ＭＯＳ型トランジスタおよびバイポーラトランジスタの拡散領域は、この半導体薄膜層１３０に不純物を導入して後述する所定の形状になるよう構成している。
【００３７】
１１２はＭＯＳ型トランジスタのソース領域１０５と接続するソース電極である。例えば、アルミニウムや銅などの金属で構成し、ソース領域１０５と電気的に接続している。１１３はバーチカル型バイポーラトランジスタの第２エミッタ１１０と接続する第２エミッタ電極である。１１４はバーチカル型およびホリゾンタル型バイポーラトランジスタのコレクタと接続するコレクタ電極である。
１１７はＭＯＳ型トランジスタのチャネル領域１０７（第１エミッタ）と接続する第１エミッタ電極である。第１エミッタ電極１１７は、図１（ａ）に示すように、第１エミッタに電圧を印加するためのものであるから、チャネル領域１０７とゲート電極１０４とが平面的に重なっている部分から引き出された部分に設けており、双方の電極が接触しないようにしている。
【００３８】
第１エミッタ電極１１７，第２エミッタ電極１１３，コレクタ電極１１４は、例えば、
ソース電極１１２と同様に金属で構成し、それぞれの半導体領域と電気的に接続している。
半導体薄膜層１３０に設けるＭＯＳ型トランジスタやバイポーラトランジスタの各拡散領域と上述の電極とは、半導体薄膜層１３０の上部に設ける図示しない層間絶縁膜を介して接続している。例えば、図１（ｂ）では、半導体薄膜層１３０の上部に層間絶縁膜を設け、その上部に上述の電極を設ける。電極と半導体薄膜層１３０内の領域との接続は、層間絶縁膜にコンタクトホールを開口して行う。図１は本発明の構成を説明するために模式的に示す図であるから、このような半導体層と電極との接続は省略して図示している。
【００３９】
図１（ｂ）に示すように、ＭＯＳ型トランジスタを構成する、ソース領域１０５，チャネル領域１０７（第１エミッタ），ドレイン領域１０６（ベース）は、埋め込み絶縁膜１０２に到達するように構成している。
同じく、バイポーラトランジスタを構成する共通領域の第１ブロック１０８も埋め込み絶縁層１０２に到達するように構成している。
【００４０】
共通領域の第２ブロック１０９は、半導体薄膜層１３０のうち埋め込み絶縁膜１０２側にそれと接するように配置している。第２エミッタ１１０は、半導体薄膜層１３０のうち表面側に配置している。
これらが対向する部分の間には、バーチカル型，ホリゾンタル型の両バイポーラトランジスタのベースとなるドレイン領域１０６がある。このようにすることによって、第２エミッタ１１０と第２のブロック１０９とは、面状に対向する部分ができる（部分１１１ｂ）。この部分１１１ｂを介して均一に電流を流すことができるため、バーチカル型バイポーラトランジスタとして大きな電流を流すことができるのである。
【００４１】
第２ブロック１０９は、埋め込み絶縁膜１０２と平行するように設けると共にその端部がチャネル領域１０７（第１エミッタ）と離間するように設けている。これらに挟まれている部分であるドレイン領域１０６がホリゾンタル型バイポーラトランジスタのベース部分となる。このようにすることによって、チャネル領域１０７（第１エミッタ）と第２のブロック１０９とは、埋め込み絶縁膜１０２の直近で対向する部分ができる（部分１１１ａ）。この部分１１１ａを介して電流を流すことができるため、ホリゾンタル型バイポーラトランジスタとして電流を流すことができるのである。
【００４２】
［本発明の半導体装置の特徴の説明：図１、図２］
本発明の半導体装置の特徴は、上述のようにＩＧＢＴを構成するバイポーラトランジスタをバーチカル型とホリゾンタル型との２つのトランジスタで構成した点にある。
これら２つのバイポーラトランジスタは、図２に示す等価回路図では２つ並列に並ぶように記載され、ベースを共通にするように記載されているが、ドレイン領域１０６において、ベースとなる部分は、それぞれのバイポーラトランジスタで異なるのである。
共通領域となる第１のブロック１０８と第２のブロック１０９とを共通のコレクタとし、ベースとなるドレイン領域１０６の部分１１１ａを挟み、チャネル領域１０７を第１エミッタとするのがホリゾンタル型バイポーラトランジスタである。同じく、共通領域を共通のコレクタとし、ベースとなるドレイン領域１０６の部分１１１ｂを挟み、独立領域である第２エミッタ１１０をエミッタとするのがバーチカル型バイポーラトランジスタである。
【００４３】
これら２つのバイポーラトランジスタは、それぞれ独立したエミッタと共通のコレクタとの間で電流を流すことができるから、ＩＧＢＴを構成するバイポーラトランジスタが１つしかない従来知られている構成に比べ、より大きな電流駆動能力を有することになる。
【００４４】
［ＩＧＢＴの構成パラメータの例示］
バーチカル型バイポーラトランジスタもホリゾンタル型バイポーラトランジスタも、エミッタとコレクタとに挟まれたベースとなる部分の物理的な距離がトランジスタ素子としての電流駆動能力に影響を及ぼす。バイポーラトランジスタのベースとなるドレイン領域１０６におけるベース距離（エミッタとコレクタとの間の距離）は、バーチカル型バイポーラトランジスタとホリゾンタル型バイポーラトランジスタとで、同じにしても変更してもよい。
【００４５】
このベース距離を変えることによりバイポーラトランジスタのオン抵抗（ＩＧＢＴのオン抵抗でもある）や立ち上がり特性などの電気特性を変えることができる。したがって、このベース距離は、ＩＧＢＴの設計時点で自由に選択することができる。もちろん、ＩＧＢＴを設ける半導体装置が搭載されるシステム側の要求に合わせて、設計することもある。
【００４６】
ＩＧＢＴの電気特性を決定する要因は、上述のベース距離だけではなく、構成するＭＯＳ型トランジスタやバイポーラトランジスタの各構成要素が深く関係していることは言うまでもない。例えば、ゲート絶縁膜１０３の膜厚、ソース領域１０５，チャネル領域１０７，ベースとなるドレイン領域１０６，共通領域の第１ブロック１０８および第２ブロック１０９の不純物濃度などである。
【００４７】
ここで、ＩＧＢＴを構成する各要素を実施するための好ましい寸法を例示しておく。
半導体薄膜層１３０の膜厚は、本発明の半導体装置を駆動する電源電圧や信号電圧の値にもよるが、例えば、１．０〜１．６μｍが好ましい。
バーチカル型バイポーラトランジスタのベースとなるドレイン領域１０６の部分１１１ｂのベース距離は、少なくとも０．２μｍ以上が好ましい。ホリゾンタル型バイポーラトランジスタのベースとなるドレイン領域１０６の部分１１１ａのベース距離は、少なくとも０．２μｍ以上が好ましい。もちろんこれら２つのベース距離は同じ値にしなくてもよい。
第２エミッタ１１０の拡散深さは、０．３μｍが好ましい。共通領域であり共通のコレクタとなる第２ブロック１０９の拡散深さは、０．５μｍが好ましい。ＭＯＳ型トランジスタのゲート絶縁膜１０３の膜厚は、２００Å〜５００Åとする。
【００４８】
さらに、ＩＧＢＴを構成する各要素の不純物濃度も例示しておく。２つのバイポーラトランジスタのベースとなるドレイン領域１０６は、１Ｅ１７〜１Ｅ１８ｃｍ−３、チャネル領域１０７（第１エミッタ）は１Ｅ１５ｃｍ−３、第２エミッタ１１０は、１Ｅ２０ｃｍ−３程度が好ましい。
各部の膜厚さと不純物濃度とにより構成できる構造は決まるが、それにより２つのバイポーラトランジスタの耐圧と増幅率も決まる。
【００４９】
ＩＧＢＴの動作を制御するのはＭＯＳ型トランジスタであり、ＭＯＳ型トランジスタのオンまたはオフは、そのゲート電極１０４に印加するゲート電圧値で決まる。オンまたはオフ動作するゲート閾値電圧は、チャネル領域１０７（第１エミッタ）の表面（ゲート絶縁膜１０３の直下）の不純物濃度をイオン打ち込みで調整する。
【００５０】
［本発明の半導体装置の動作の説明：図３］
次に、本発明のＩＧＢＴを有する半導体装置の動作を図３を用いて説明する。図３は、図１（ｂ）の模式的に示す断面図に電圧信号が印加される様子を加味して表した模式図である。なお、電圧信号は説明しやすいように電池で示している。図３において、Ｖｅｃはエミッタ−コレクタ間電圧、Ｖｂｅはエミッタ−ベース間電圧である。
第２エミッタ１１０，ソース領域１０５，チャネル領域１０７（第１エミッタ）は、第２エミッタ電極１１３，ソース電極１１２，第１エミッタ電極１１７（図３に図示せず）
をそれぞれ介して共通に接続するとともに、ＶｅｃおよびＶｂｅの負電位側に接続している。Ｖｅｃの正電位側は、コレクタ電極１１４を介して第１ブロック１０８および第２ブロック１０９に接続している。Ｖｂｅの正電位側は、第２エミッタ電極１１３を介して第２エミッタ１１０に接続している。
【００５１】
これにより、チャネル領域１０７およびソース領域１０５を基準として共通のコレクタである第１ブロック１０８および第２ブロック１０９が正電位となるように電圧Ｖｅｃが印加される。
この状態では、ホリゾンタル型バイポーラトランジスタもバーチカル型バイポーラトランジスタもオフの状態となっており、電流は流れない。
次に、ゲート電極１０４が正電位になるように電圧Ｖｂｅを印加する。この電圧ＶｂｅがＭＯＳ型トランジスタの閾値以上の電圧となると、チャネル領域１０７にチャネルが形成され、このＭＯＳ型トランジスタはオン状態となる。
【００５２】
このチャネル形成によって、ソース領域１０５とドレイン領域１０６とが導通し、共通のコレクタである第１ブロック１０８および第２ブロック１０９，ドレイン領域１０６（ベース），チャネル領域１０７（第１エミッタ）は、ＰＮダイオード構成となりダイオード順方向電流が流れる。
【００５３】
これにより、ＭＯＳ型トランジスタのソース領域１０５から電子がドレイン領域１０６（ベース）に注入され、共通のコレクタである第１ブロック１０８および第２ブロック１０９からホールがドレイン領域１０６（ベース）に注入され、ドレイン領域１０６（ベース）には相応の電流が流れる。
このベースへの少数キャリア注入により、ホリゾンタル型およびバーチカル型のバイポーラトランジスタがオン状態になり、共通のコレクタである第１ブロック１０８および第２ブロック１０９とチャネル領域１０７（第１エミッタ）と第２エミッタ１１０との間でそれぞれ電流が流れ、ＩＧＢＴとしての動作をする。
【実施例２】
【００５４】
［本発明の半導体装置の構造の説明２：図４］
次に、本発明のＩＧＢＴを有する半導体装置の第２の実施形態の構造を、図４を用いて説明する。図１に示す第１の実施形態との違いは、第２エミッタの構造である。図４において４１０は第２のエミッタである。なお、すでに説明している構成には同じ番号を付与している。
図４に示す第２の実施形態は、第２のエミッタ４１０を半導体薄膜層１３０の上部に設けている。
【００５５】
第２エミッタ４１０は、半導体薄膜層１３０の上部に知られているエピタキシャル成長技術を用いてなる半導体層であり、所定の形状に加工してなる。図１に示す第１の実施形態では、ベースとなるドレイン領域１０６に第２のエミッタ１１０を設けているが、図４に示す例では、第２のエミッタはそこになく、半導体薄膜層１３０の上部に設けている。これに合わせて、第２のブロック１０９の膜厚を厚くしている。
【００５６】
このような構成にすることによって、ホリゾンタル型，バーチカル型双方のバイポーラトランジスタの電流駆動能力を向上させることができる。
すなわち、第２ブロック１０９の断面積が大きくなるため、この部分の抵抗（コレクタ抵抗）が低減するからである。バイポーラトランジスタが電流を流すとき、エミッタとコレクタとの間に流れる電流は、いわゆるエミッタ抵抗，コレクタ抵抗と呼ばれる抵抗成分が損失となるので、これらはできるだけ小さい方が好ましい。半導体装置の小型化，薄膜化の要求により、半導体薄膜層１３０の膜厚を薄くしたいときであっても、図４に示すよ
うな構成にすることによって、電流駆動能力が低下することはないのである。
【００５７】
例えば、半導体薄膜層１３０の膜厚を１μｍ程度とし、ＩＧＢＴとは異なる半導体素子をその半導体薄膜層１３０に形成したとしても、第２の実施形態の構成であれば、第２エミッタ３１０をこの半導体薄膜層１３０の上部に設けることができるため、ホリゾンタル型，バーチカル型双方のバイポーラトランジスタの電流駆動能力を低下させることなく、それら半導体素子との混載が可能である。
【実施例３】
【００５８】
［本発明の半導体装置の構造の説明３：図５］
次に、本発明のＩＧＢＴを有する半導体装置の第３の実施形態の構造を、図５を用いて説明する。図１に示す第１の実施形態との違いは、ゲート絶縁膜とゲート電極の形状である。図５において、１１１ｃはドレイン領域１０６の表面部分である。５０３はゲート絶縁膜、５０４はゲート電極である。なお、すでに説明している構成には同じ番号を付与している。
図５に示す第３の実施形態は、ゲート絶縁膜５０３およびゲート電極５０４を第２エミッタ１１０の方向に延長し、ドレイン領域１０６の上部を覆っている。
【００５９】
このような構成にすることによって、ＩＧＢＴがオンするときの時間である立ち上がり時間の短縮と、ＩＧＢＴのオン抵抗を低減することができる。
すなわち、第２エミッタ１１０の方向に延長されたゲート絶縁膜５０３およびゲート電極５０４にＭＯＳ型トランジスタに電圧信号である所定の電圧を印加すると、この印加電圧によりドレイン領域１０６の表面部分である部分１１１ｃにはキャリアの蓄積が起きる。このキャリア蓄積により部分１１１ａの抵抗が下がる。これにより、第２ブロック１０９からチャネル領域１０７までの抵抗が下がることから、１１１ｂのバーチカル型バイポーラトランジスタのベースへの少数キャリアの注入が速くなり、ホリゾンタル型バイポーラトランジスタとの動作との遅れがなくなり円滑なＩＧＢＴ動作が得られる。
少数キャリアは、部分１１１ｃに起きたキャリアの蓄積層を介して注入されるが、さらにコレクタ１０９からのホールも流れ込む。
【実施例４】
【００６０】
［本発明の半導体装置の構造の説明４：図６］
次に、本発明のＩＧＢＴを有する半導体装置の第４の実施形態の構造を図６を用いて説明する。図１に示す第１の実施形態との違いは、ドレイン領域１０６に同一導電型で不純物濃度の高い領域を設けた点である。６０６は高濃度ドレイン領域である。なお、すでに説明している構成には同じ番号を付与している。
図６に示す第４の実施形態は、ドレイン領域１０６とチャネル領域１０７との間に高濃度ドレイン領域６０６を設けている。
【００６１】
このような構成にすることによって、ＩＧＢＴがターンオフしなくなるという問題を解決することができる。
ところで、ＩＧＢＴは、バイポーラトランジスタの高耐圧動作得る理由からバイポーラトランジスタのベースの不純物濃度を低くし、高抵抗化して耐圧を確保する。
図４に示す例では、ドレイン領域１０６とバーチカル型のバイポーラのベース部分１１１ｂの不純物濃度を低くする。
バイポーラトランジスタのベースとなる領域の不純物濃度を低くしたとき、ホリゾンタル型バイポーラトランジスタがオンし、コレクタである第２のブロック１０９と第１エミッタであるチャネル領域１０７との間で電流が流れると、ＩＧＢＴの入力電圧信号をＭＯＳ型トランジスタのゲート電極１０４から除いても、ホリゾンタル型バイポーラトランジスタがオンしたままになることがある。これをバイポーラトランジスタがターンオフしな
くなるという。
【００６２】
この現象の原因は、埋め込み絶縁膜１０２と接するドレイン領域１０６の部分１１１ａに寄生チャネルが形成されることによるものである。
埋め込み絶縁膜１０２と部分１１１ａとの界面には、酸化膜と半導体層との界面準位が存在し、ほかに埋め込み絶縁膜１０２の膜中のイオンなどの影響で、キャリアをトラップしやすい状態となりやすい。ＭＯＳ型トランジタからの少数キャリアの注入があり、ホリゾンタル型バイポーラトランジスタのコレクタからもホールが注入されるが、このトラップにホールが捕獲されてしまう。
【００６３】
制御用のＭＯＳ型トランジスタがオフしたあと、ベース領域のキャリアは、コレクタ，エミツタのそれぞれに吸収されていくが、その一部が部分１１１ａの界面付近に残り、寄生チャネルを形成するとＩＧＢＴに電流が流れつづけることがある。
高濃度ドレイン領域６０６を設けておくと、不純物濃度が高いので、界面近傍の半導体層も反転しにくいためチャネルができにくくなる。
【００６４】
高濃度ドレイン領域６０６は、このような寄生チャネルの形成を防止するために設けるものであって、不純物濃度が高いことにより反転層の形成を抑制することで、ＩＧＢＴがターンオフしなくなるという問題を解決するのである。
【実施例５】
【００６５】
［本発明の半導体装置の構造の応用例：図７］
次に、本発明のＩＧＢＴを有する半導体装置の第５の実施形態として、すでに説明した構成を応用した構造を図７を用いて説明する。図７に示す構成は、図４〜図６を用いて説明した第１〜第４の実施形態を組み合わせた構成に、さらに改良を加えた構成である。
図４に示す第２エミッタ４１０に接するようにすると共にドレイン領域１０６との間に追加ベース層を設ける。追加ベース層は、例えば、エピタキシャル成長技術を用いてなる半導体層であり、ドレイン領域１０６と同一導電型である。図５に示すゲート絶縁膜５０３とゲート電極５０４との構成を応用し、図６に示す高濃度ドレイン領域６０６を設けたものである。
図７において、６０３はゲート絶縁膜、６０４はゲート電極、７０１は追加ベース層である。なお、すでに説明している構成には同じ番号を付与している。
【００６６】
第２エミッタ４１０と追加ベース層７０１は、すでに説明しているように半導体薄膜層１３０の上部に知られているエピタキシャル成長技術を用いて半導体層を所定の形に形成する。
【００６７】
ホリゾンタル型バイポーラトランジスタの方は、高濃度ドレイン領域６０６と第２のブロック１０９と間にあるドレイン領域１０６（部分１１１ａ）の不純物濃度を変えたり、その長さ（ベース幅）を変化させることで耐圧を変えることができるが、バーチカル型バイポーラトランジスタの耐圧は、使用するＳＯＩ基板の半導体層１３０の膜厚により制約があった。
【００６８】
このような構成にすることによって、バーチカル型バイポーラトランジスタのベース部分（追加ベース層７０１および部分１１１ｂ）の不純物濃度や膜厚を容易に制御できる。例えば、その膜厚の制御にあっては、必要な部分のみエピタキシャル成長技術を用いて膜を積層することができる。このように、素子耐圧の変更を他の部分の構造に影響を与えることなく行うことができるのである。
【００６９】
以上説明した実施の形態では、半導体薄膜層１３０にＮ型のソース領域とドレイン領域
とを設け、Ｐ型のチャネル領域を有するＮチャネルＭＯＳ型トランジスタと、その半導体薄膜層１３０にＰ型のエミッタ，Ｎ型のベース，Ｐ型のコレクタを設けるＰＮＰ型バイポーラトランジスタとで構成する例を用いて説明した。このような構成は、本発明の一実施例に過ぎず、ＰチャネルＭＯＳ型トランジスタやＮＰＮ型バイポーラトランジスタとしたりするなどのトランジスタの極性の変更や、トランジスタ構造の変形が可能であることは言うまでもない。
例えば、共通領域の第１のブロック１０８と第２のブロック１０９とを共通のコレクタとして説明したが、これを共通のエミッタとしてもよい。そのとき、チャネル領域１０７は第１エミッタとしたが、第１コレクタとなり、独立領域である第２エミッタ１１０は第２コレクタとなるのである。
【００７０】
このように領域を定義しても、またＭＯＳ型トランジスタやバイポーラトランジスタの極性を変えても、本発明の半導体装置が用いるＩＧＢＴの特徴である、第１バイポーラトランジスタと第２バイポーラトランジスタとの２つでバイポーラトランジスタを構成するという主旨を逸脱しないかぎり、変形が可能である。
【産業上の利用可能性】
【００７１】
本発明の半導体装置は、使用する半導体基板を薄膜化しても電流駆動能力が低下することはない。このため、小型，軽量化が要求されるシステムに搭載する半導体装置に好適である。
【図面の簡単な説明】
【００７２】
【図１】本発明の半導体装置の第１の実施形態を説明する平面図および断面図である。
【図２】本発明の半導体装置に用いるＩＧＢＴを説明する等価回路図である。
【図３】本発明の半導体装置に用いるＩＧＢＴの動作を説明する断面図である。
【図４】本発明の半導体装置の第２の実施形態を説明する断面図である。
【図５】本発明の半導体装置の第３の実施形態を説明する断面図である。
【図６】本発明の半導体装置の第４の実施形態を説明する断面図である。
【図７】本発明の半導体装置の第５の実施形態を説明する断面図である。
【図８】ＳＯＩ基板を用いた従来知られている半導体装置を説明する断面図である。
【図９】特許文献１に示した従来技術を説明するための断面図である。
【符号の説明】
【００７３】
１０１  半導体基板
１０２  埋め込み絶縁膜
１０３  ゲート絶縁膜
１０４  ゲート電極
１０５  ソース領域
１０６  ドレイン領域
１０７  チャネル領域
１０８  共通領域の第１ブロック
１０９  共通領域の第２ブロック
１１０  独立領域であり第２エミッタ
１１１ａ  ドレイン領域１０６のホリゾンタル型バイポーラトランジスタのベースとなる部分
１１１ｂ  ドレイン領域１０６のバーチカル型バイポーラトランジスタのベースとなる部分
１１１ｃ  ドレイン領域１０６の表面部分
１３０  半導体薄膜層
【図１】
2009231453.tif 000003
【図２】
2009231453.tif 000004
【図３】
2009231453.tif 000005
【図４】
2009231453.tif 000006
【図５】
2009231453.tif 000007
【図６】
2009231453.tif 000008
【図７】
2009231453.tif 000009
【図８】
2009231453.tif 000010
【図９】
2009231453.tif 000011