(57)【要約】【課題】画素に映像信号として電流信号を供給する表示装置において、低階調の再現性を高める。【解決手段】本発明の表示装置は、各画素ＰＸは、第１制御端子と、電源端子ＮＤ１に接続された第１入力端子と、それらの間の電圧に対応した大きさの電流を出力する第１出力端子とを含んだ駆動制御素子ＤＲ１と、第１出力端子と第１制御端子と映像信号線ＤＬとの接続を、それらが互いに接続された第１状態と、それらが互いから切断された第２状態との間で切り替え可能とするスイッチ群ＳＷｂ１乃至ＳＷｂ３と、第１制御端子に接続された第２制御端子と、第２入力端子と、それらの間の電圧に対応した大きさの電流を出力する第２出力端子とを含んだ駆動制御素子ＤＲ２と、出力制御スイッチＳＷａと、第１出力端子と電源端子ＮＤ２との間で駆動制御素子ＤＲ２及び出力制御スイッチＳＷａと直列に接続された表示素子ＯＬＥＤとを具備したことを特徴とする。【選択図】      図３
2009058769.tif 000002
【特許請求の範囲】
【請求項１】
映像信号線と複数の画素とを具備し、前記複数の画素の各々は、
第１制御端子と、第１電源端子に接続された第１入力端子と、前記第１制御端子と前記第１入力端子との間の電圧に対応した大きさの電流を出力する第１出力端子とを含んだ第１駆動制御素子と、
前記第１出力端子と前記第１制御端子と前記映像信号線との接続を、それらが互いに接続された第１状態と、それらが互いから切断された第２状態との間で切り替え可能とするスイッチ群と、
前記第１制御端子に接続された第２制御端子と、第２入力端子と、前記第２制御端子と前記第２入力端子との間の電圧に対応した大きさの電流を出力する第２出力端子とを含んだ第２駆動制御素子と、
出力制御スイッチと、
前記第１出力端子と第２電源端子との間で前記第２駆動制御素子及び前記出力制御スイッチと直列に接続された表示素子とを具備したことを特徴とする表示装置。
【請求項２】
前記複数の画素を順次選択し、或る画素を選択している選択期間ではその選択している画素に対して書込動作を行うコントローラを更に具備し、前記書込動作は、前記出力制御スイッチを開いている期間内に、前記接続を前記第１状態として前記映像信号線に映像信号である書込電流を流し、次いで、前記接続を前記第２状態とすることを含んだことを特徴とする請求項１に記載の表示装置。
【請求項３】
映像信号線と複数の画素とを具備し、前記複数の画素の各々は、
第１制御端子と、第１電源端子に接続された第１入力端子と、前記第１制御端子と前記第１入力端子との間の電圧に対応した大きさの電流を出力する第１出力端子とを含んだ第１駆動制御素子と、
前記第１制御端子に接続された第２制御端子と、第２入力端子と、前記第２制御端子と前記第２入力端子との間の電圧に対応した大きさの電流を出力する第２出力端子とを含んだ第２駆動制御素子と、
前記第１及び第２出力端子と前記第１制御端子と前記映像信号線との第１接続を、それらが互いに接続された第１状態と、それらが互いから切断された第２状態との間で切り替え可能とする第１スイッチ群と、
前記第２入力端子と前記第１電源端子と前記第１出力端子との第２接続を、前記第２入力端子が前記第１電源端子に接続され且つ前記第１出力端子から切断された第３状態と、前記第２入力端子が前記第１電源端子から切断され且つ前記第１出力端子に接続された第４状態との間で切り替え可能とする第２スイッチ群と、
出力制御スイッチと、
前記第２出力端子と第２電源端子との間で前記出力制御スイッチと直列に接続された表示素子とを具備したことを特徴とする表示装置。
【請求項４】
前記複数の画素を順次選択し、或る画素を選択している選択期間ではその選択している画素に対して書込動作を行うコントローラを更に具備し、前記書込動作は、前記出力制御スイッチを開いている期間内に、前記第１接続を前記第１状態とし且つ前記第２接続を前記第３状態として前記映像信号線に映像信号である書込電流を流し、次いで、前記第１接続を前記第２状態とすることを含んだことを特徴とする請求項３に記載の表示装置。
【請求項５】
一方の電極が前記第１制御端子に接続されたキャパシタを更に具備したことを特徴とする請求項１乃至４の何れか１項に記載の表示装置。
【請求項６】
前記表示素子は有機ＥＬ素子であることを特徴とする請求項１乃至５の何れか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
有機エレクトロルミネッセンス（ＥＬ）表示装置のように表示素子の光学特性をそれに流す駆動電流によって制御する表示装置では、画素間で駆動電流の大きさがばらつくと、輝度むら等の画質不良が生じる。それゆえ、そのような表示装置でアクティブマトリクス駆動方式を採用した場合には、駆動電流の大きさを制御する駆動制御素子の特性が各画素間でほぼ同一であることが要求される。しかしながら、この表示装置では、通常、駆動制御素子をガラス基板などの絶縁体上に形成するため、その特性にばらつきを生じ易い。
【０００３】
特許文献１には、画素回路がカレントミラー回路を含んだ有機ＥＬ表示装置が記載されている。
【０００４】
この画素回路は、駆動制御素子であるｎチャネル電界効果トランジスタと、有機ＥＬ素子と、キャパシタとを含んでいる。ｎチャネル電界効果トランジスタのソースは低電位の電源線に接続されており、キャパシタはｎチャネル電界効果トランジスタのゲートと先の電源線との間に接続されている。また、有機ＥＬ素子の陽極は、より高電位の電源線に接続されている。
【０００５】
この画素回路は、以下の方法で駆動する。  
まず、ｎチャネル電界効果トランジスタのドレインとゲートとを接続し、この状態でｎチャネル電界効果トランジスタのドレイン−ソース間に映像信号に対応した大きさの電流Ｉsigを流す。この動作により、キャパシタの両電極間の電圧は、ｎチャネル電界効果トランジスタのチャネルに電流Ｉsigを流すのに必要なゲート−ソース間電圧に設定される。
【０００６】
次に、ｎチャネル電界効果トランジスタのドレインとゲートとの接続を断ち、キャパシタの両電極間の電圧を保持する。続いて、ｎチャネル電界効果トランジスタのドレインを有機ＥＬ素子の陰極に接続する。これにより、有機ＥＬ素子には、先の電流Ｉsigとほぼ等しい大きさの駆動電流Ｉdrvが流れる。有機ＥＬ素子は、この駆動電流Ｉdrvの大きさに対応した輝度で発光する。
【０００７】
このように、上記の構成を採用すると、書込期間において映像信号として供給した電流Ｉsigとほぼ等しい大きさの駆動電流Ｉdrvを、書込期間に続く保持期間においてもｎチャネル電界効果トランジスタのドレインとソースとの間に流すことができる。それゆえ、ｎチャネル電界効果トランジスタの閾値Ｖthだけでなく移動度や寸法などが駆動電流Ｉdrvに与える影響も排除することができる。
【０００８】
しかしながら、上記の表示装置には、小さな駆動電流Ｉdrvに対応した映像信号Ｉsigの書き込みが難しいという問題がある。そのため、この表示装置では、低階調域内の各階調を高い再現性で表示することが難しい。
【特許文献１】米国特許第６３７３４５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、画素に映像信号として電流信号を供給する表示装置において、低階調の再現性を高めることにある。
【課題を解決するための手段】
【００１０】
本発明の第１側面によると、映像信号線と複数の画素とを具備し、前記複数の画素の各々は、第１制御端子と、第１電源端子に接続された第１入力端子と、前記第１制御端子と前記第１入力端子との間の電圧に対応した大きさの電流を出力する第１出力端子とを含んだ第１駆動制御素子と、前記第１出力端子と前記第１制御端子と前記映像信号線との接続を、それらが互いに接続された第１状態と、それらが互いから切断された第２状態との間で切り替え可能とするスイッチ群と、前記第１制御端子に接続された第２制御端子と、第２入力端子と、前記第２制御端子と前記第２入力端子との間の電圧に対応した大きさの電流を出力する第２出力端子とを含んだ第２駆動制御素子と、出力制御スイッチと、前記第１出力端子と第２電源端子との間で前記第２駆動制御素子及び前記出力制御スイッチと直列に接続された表示素子とを具備したことを特徴とする表示装置が提供される。
【００１１】
本発明の第２側面によると、映像信号線と複数の画素とを具備し、前記複数の画素の各々は、第１制御端子と、第１電源端子に接続された第１入力端子と、前記第１制御端子と前記第１入力端子との間の電圧に対応した大きさの電流を出力する第１出力端子とを含んだ第１駆動制御素子と、前記第１制御端子に接続された第２制御端子と、第２入力端子と、前記第２制御端子と前記第２入力端子との間の電圧に対応した大きさの電流を出力する第２出力端子とを含んだ第２駆動制御素子と、前記第１及び第２出力端子と前記第１制御端子と前記映像信号線との第１接続を、それらが互いに接続された第１状態と、それらが互いから切断された第２状態との間で切り替え可能とする第１スイッチ群と、前記第２入力端子と前記第１電源端子と前記第１出力端子との第２接続を、前記第２入力端子が前記第１電源端子に接続され且つ前記第１出力端子から切断された第３状態と、前記第２入力端子が前記第１電源端子から切断され且つ前記第１出力端子に接続された第４状態との間で切り替え可能とする第２スイッチ群と、出力制御スイッチと、前記第２出力端子と第２電源端子との間で前記出力制御スイッチと直列に接続された表示素子とを具備したことを特徴とする表示装置が提供される。
【発明の効果】
【００１２】
本発明によると、画素に映像信号として電流信号を供給する表示装置において、低階調の再現性を高めることが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、全ての図面を通じて、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１４】
図１は、本発明の第１態様に係る表示装置を概略的に示す平面図である。図２は、図１の表示装置に採用可能な構造の一例を概略的に示す断面図である。図３は、図１の表示装置が含む画素の等価回路図である。
【００１５】
図１に示す表示装置は、アクティブマトリクス駆動方式を採用した上面発光型有機ＥＬ表示装置である。この表示装置は、表示パネルＤＰとコントローラとを含んでいる。
【００１６】
表示パネルＤＰは、図１及び図２に示すように、アレイ基板ＡＳと封止基板ＣＳとを含んでいる。アレイ基板ＡＳと封止基板ＣＳとは、向き合っており、中空体を形成している。具体的には、封止基板ＣＳの中央部は、アレイ基板ＡＳから離間している。封止基板ＣＳの周縁部は、図２に示すシール層ＳＳを介して、アレイ基板ＡＳの一方の主面に貼り付けられている。
【００１７】
アレイ基板ＡＳは、図１及び図２に示す絶縁基板ＳＵＢを含んでいる。絶縁基板ＳＵＢは、例えばガラス基板である。
【００１８】
基板ＳＵＢ上には、図２に示すアンダーコート層ＵＣが形成されている。アンダーコート層ＵＣは、例えば、基板ＳＵＢ上に、シリコン窒化物層とシリコン酸化物層とをこの順に積層してなる。
【００１９】
アンダーコート層ＵＣ上には、例えば不純物を含有したポリシリコンからなる半導体パターンが形成されている。この半導体パターンの一部は、半導体層ＳＣとして利用している。半導体層ＳＣには、ソース及びドレインとして利用する不純物拡散領域が形成されている。また、この半導体パターンの他の一部は、後述するキャパシタの下部電極として利用している。
【００２０】
半導体パターンは、ゲート絶縁膜ＧＩで被覆されている。ゲート絶縁膜ＧＩは、例えばＴＥＯＳ（tetraethyl orthosilicate）を用いて形成することができる。
【００２１】
ゲート絶縁膜ＧＩ上には、図１に示す走査信号線ＳＬ１及びＳＬ２などの下層配線が形成されている。走査信号線ＳＬ１及びＳＬ２は、画素ＰＸの行に沿ったＸ方向に延びており、画素ＰＸの列に沿ったＹ方向に交互に配列している。走査信号線ＳＬ１及びＳＬ２は、例えばＭｏＷからなる。なお、Ｚ方向は、Ｘ方向とＹ方向とに垂直な方向である。
【００２２】
ゲート絶縁膜ＧＩ上には、キャパシタの上部電極が更に配置されている。これら上部電極は、上述した下部電極と向き合っている。上部電極は、例えばＭｏＷからなり、走査信号線ＳＬ１及びＳＬ２と同一の工程で形成することができる。
【００２３】
下層配線及び上部電極を含んだ第１導体パターンは、図２に示す半導体層ＳＣと交差している。これらの交差部は、図１及び図３に示す画素ＰＸなどの電界効果トランジスタを構成している。
【００２４】
具体的には、走査信号線ＳＬ１と半導体層ＳＣとの交差部は、出力制御スイッチであるスイッチングトランジスタＳＷａを構成している。走査信号線ＳＬ２と半導体層ＳＣとの交差部は、スイッチングトランジスタであるスイッチＳＷｂ１乃至ＳＷｂ３を構成している。また、先に説明した下部電極と上部電極とそれらの間に介在した絶縁膜ＧＩとは、キャパシタＣを構成している。上部電極は、キャパシタＣからＺ方向に垂直な方向に突き出た２つの突出部を含んでおり、これら突出部と半導体層ＳＣとは交差している。これら交差部は、各々が駆動制御素子である駆動トランジスタＤＲ１及びＤＲ２を構成している。
【００２５】
なお、この例では、画素ＰＸが含んでいるトランジスタは、トップゲート型のｐチャネル薄膜トランジスタである。また、図２に参照符号Ｇで示す部分は、スイッチングトランジスタＳＷａのゲートである。
【００２６】
ゲート絶縁膜ＧＩ及び第１導体パターンは、図２に示す層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩは、例えばプラズマＣＶＤ法により堆積させたシリコン酸化物からなる。
【００２７】
層間絶縁膜ＩＩ上には、図１及び図３に示す映像信号線ＤＬ及び電源線ＰＳＬなどの上層配線が形成されている。映像信号線ＤＬは、Ｙ方向に延びており、Ｘ方向に配列している。電源線ＰＳＬは、例えば、Ｙ方向に延びており、Ｘ方向に配列している。
【００２８】
層間絶縁膜ＩＩ上には、図２に示すソース電極ＳＥ及びドレイン電極ＤＥが更に形成されている。ソース電極ＳＥ及びドレイン電極ＤＥは、画素ＰＸの各々において素子同士を接続している。
【００２９】
映像信号線ＤＬと電源線ＰＳＬとソース電極ＳＥとドレイン電極ＤＥとを含む第２導体パターンは、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。これらは、同一工程で形成可能である。
【００３０】
第２導体パターンは、パッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳには、スイッチングトランジスタＳＷａのドレインに接続されたドレイン電極ＤＥに対応した位置などに貫通孔が形成されている。パッシベーション膜ＰＳは、例えばシリコン窒化物からなる。
【００３１】
パッシベーション膜ＰＳは、有機平坦化層ＰＬで被覆されている。平坦化層ＰＬには、パッシベーション膜ＰＳの貫通孔と連続した貫通孔が設けられている。
【００３２】
平坦化層ＰＬ上には、画素電極ＰＥが、画素ＰＸに対応して配置されている。これら画素電極ＰＥは、光反射性の背面電極である。本態様では、画素電極ＰＥは陽極である。各画素電極ＰＥは、平坦化層ＰＬ及びパッシベーション膜ＰＳに設けた貫通孔を介してドレイン電極ＤＥに接続されており、このドレイン電極はスイッチングトランジスタＳＷａのドレインに接続されている。
【００３３】
画素電極ＰＥは、単層構造を有していてもよく、多層構造を有していてもよい。例えば、画素電極ＰＥとして、金属層、透明導電体層、又は金属層と透明導電体層との積層体を使用することができる。金属層の材料としては、例えば、アルミニウム、銀又はそれらの合金を使用することができる。透明導電体層の材料としては、例えば、インジウム錫酸化物などの透明導電性酸化物を使用することができる。なお、画素電極ＰＥとして透明導電体層を使用する場合、典型的には、画素電極ＰＥの背面側に反射層を設置する。また、画素電極ＰＥとして金属層と透明導電体層との積層体を使用する場合、金属層は、透明導電体層と平坦化層ＰＬとの間に設置する。
【００３４】
パッシベーション膜ＰＳ上には、更に、絶縁樹脂層である隔壁絶縁層ＰＩが形成されている。隔壁絶縁層ＰＩには、画素電極ＰＥに対応した位置に開口が設けられている。これら開口は、例えば、画素電極ＰＥに対応して配列した貫通孔であるか、或いは、画素電極ＰＥが形成する列に対応して配列したスリットである。ここでは、一例として、先の開口は、画素電極ＰＥに対応して配列した貫通孔であることとする。隔壁絶縁層ＰＩは、例えば、フォトリソグラフィ技術を用いて形成することができる。
【００３５】
各画素電極ＰＥ上には、活性層ＡＬが形成されている。活性層ＡＬが含んでいる各層は、画素ＰＸに対応してパターニングされていてもよい。或いは、活性層ＡＬが含んでいる各層は、画素ＰＸ間で繋がっていてもよい。
【００３６】
活性層ＡＬは、有機発光層を含んでいる。活性層ＡＬは、発光層に加え、正孔輸送層及び電子輸送層の少なくとも一方を更に含むことができる。
【００３７】
隔壁絶縁層ＰＩ及び活性層ＡＬは、共通電極ＣＥで被覆されている。共通電極ＣＥは、可視光透過性の前面電極である。また、本態様では、共通電極ＣＥは陰極である。共通電極ＣＥは、例えば、平坦化層ＰＬとパッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを介して、映像信号線ＤＬが形成されたのと同一の層上に形成された電極配線（図示せず）に電気的に接続されている。
【００３８】
各々の有機ＥＬ素子ＯＬＥＤは、画素電極ＰＥと、活性層ＡＬと、共通電極ＣＥとを含んでいる。なお、発光層と正孔輸送層との間には、電子ブロッキング層を挿入してもよい。発光層と電子輸送層との間には、正孔ブロッキング層を挿入してもよい。また、正孔輸送層と陽極である画素電極ＰＥとの間には、正孔注入層を挿入してもよい。電子輸送層と陰極である共通電極ＣＥとの間には、電子注入層を挿入してもよい。
【００３９】
画素ＰＸの各々は、第１駆動制御素子と、キャパシタと、スイッチ群と、第２駆動制御素子と、出力制御スイッチと、表示素子とを含んでいる。
【００４０】
第１駆動制御素子は、第１制御端子と、第１電源端子ＮＤ１に接続された第１入力端子と、第１制御端子と第１入力端子との間の電圧に対応した大きさの電流を出力する第１出力端子とを含んでいる。この例では、電源端子ＮＤ１は高電位源端子であり、第１駆動制御素子は駆動トランジスタＤＲ１からなる。駆動トランジスタＤＲ１は、ソースが電源端子ＮＤ１に接続されている。第１駆動制御素子は、複数のトランジスタを含んでいてもよい。
【００４１】
キャパシタは、第１制御端子に接続された電極を含んでいる。この例では、駆動トランジスタＤＲのゲートと定電位端子ＮＤ１’との間にキャパシタＣが接続されている。定電位端子ＮＤ１’は、例えば、電源端子ＮＤ１に接続する。キャパシタＣは、省略することができる。
【００４２】
スイッチ群は、第１出力端子と第１制御端子と映像信号線との接続を、それらが互いに接続された第１状態と、それらが互いから切断された第２状態との間で切り替え可能とする。この例では、スイッチ群は、スイッチングトランジスタであるスイッチＳＷｂ１乃至ＳＷｂ３で構成されている。
【００４３】
スイッチＳＷｂ１乃至ＳＷｂ３のゲートは、走査信号線ＳＬ２に接続されている。スイッチＳＷｂ１は、ドレインが映像信号線に接続されている。スイッチＳＷｂ２は、駆動トランジスタＤＲ１のゲートとスイッチＳＷｂ１のソースとの間に接続されている。スイッチＳＷｂ３は、ソースが駆動トランジスタＤＲ１のドレインに接続され、ドレインがスイッチＳＷｂ１のソースに接続されている。
【００４４】
スイッチＳＷｂ１乃至ＳＷｂ３の接続は、変更可能である。例えば、スイッチＳＷｂ２は、駆動トランジスタＤＲ１のゲートと映像信号線ＤＬとの間に接続してもよい。スイッチＳＷｂ３は、駆動トランジスタＤＲ１のドレインとゲートとの間に接続してもよい。また、スイッチ群は、更に他のスイッチを含んでいてもよい。
【００４５】
第２駆動制御素子は、第１制御端子に接続された第２制御端子と、第２入力端子と、第２制御端子と第２入力端子との間の電圧に対応した大きさの電流を出力する第２出力端子とを含んでいる。この例では、第２駆動制御素子は、駆動トランジスタＤＲ２からなる。駆動トランジスタＤＲ２のソース及びゲートは、それぞれ駆動トランジスタＤＲ１のドレイン及びゲートに接続されている。第２駆動制御素子は、複数のトランジスタを含んでいてもよい。
【００４６】
出力制御スイッチは、この例では、スイッチングトランジスタＳＷａからなる。スイッチングトランジスタＳＷａは、ゲートが走査信号線ＳＬ１に接続され、ソースが駆動トランジスタＤＲ２のドレインに接続されている。出力制御スイッチは、更に他のトランジスタを含んでいてもよい。
【００４７】
表示素子は、第１出力端子と第２電源端子ＮＤ２との間で第２駆動制御素子及び出力制御スイッチと直列に接続されている。この例では、電源端子ＮＤ２は、電源端子ＮＤ１と比較してより低い電位に設定される低電位電源端子である。また、この例では、表示素子は有機ＥＬ素子ＯＬＥＤであり、その陽極はスイッチングトランジスタＳＷａのドレインに接続され、陰極は電源端子ＮＤ２に接続されている。表示素子と第２駆動制御素子と出力制御スイッチとの接続順は任意である。
【００４８】
封止基板ＣＳは、図１及び図２に示すように、アレイ基板ＡＳと向き合っている。具体的には、封止基板ＣＳは、有機ＥＬ素子ＯＬＥＤを間に挟んで基板ＳＵＢと向き合っている。封止基板ＣＳは、例えばガラス基板である。
【００４９】
シール層ＳＳは、図２に示すように、アレイ基板ＡＳと封止基板ＣＳとの間に介在している。シール層ＳＳは、枠形状を有しており、有機ＥＬ素子ＯＬＥＤによって規定される表示領域を取り囲んでいる。シール層ＳＳの材料としては、例えば、接着剤を使用することができる。
【００５０】
アレイ基板ＡＳと封止基板ＣＳとシール層ＳＳとは、気密な中空体を形成している。この空間は、例えば、真空とするか又は不活性ガスで満たす。
【００５１】
アレイ基板ＡＳは、映像信号線ドライバＸＤＲと走査信号線ドライバＹＤＲとを搭載している。
【００５２】
映像信号線ドライバＸＤＲには、映像信号線ＤＬが接続されている。映像信号線ドライバＸＤＲは、これら映像信号線ＤＬに、映像信号として、電流信号、即ち書込電流を出力する。映像信号線ドライバＸＤＲは、アレイ基板ＡＳ上に実装してもよく、アレイ基板ＡＳに形成してもよい。或いは、映像信号線ドライバＸＤＲをフレキシブルプリント回路基板に搭載してなるテープキャリアパッケージをアレイ基板ＡＳに接続してもよい。
【００５３】
走査信号線ドライバＹＤＲには、走査信号線ＳＬ１及びＳＬ２が接続されている。走査信号線ドライバＹＤＲは、走査信号線ＳＬ１及びＳＬ２にそれぞれ第１及び第２走査信号を電圧信号として出力する。
【００５４】
映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲは、図示しない外部回路に接続されている。外部回路は、映像信号線ドライバＸＤＲに映像信号を供給すると共に、映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲにそれらの動作を制御する制御信号等を供給する。この外部回路と映像信号線ドライバＸＤＲと走査信号線ドライバＹＤＲとは、コントローラを構成している。
【００５５】
なお、電源線ＰＳＬは、例えば、映像信号線ドライバＸＤＲ及び／又は走査信号線ドライバＹＤＲを介して、図示しない外部電源に接続する。こうすると、外部電源から、映像信号線ドライバＸＤＲ及び／又は走査信号線ドライバＹＤＲを介して、電源線ＰＳＬに電源電圧を供給することができる。
【００５６】
この表示装置は、例えば、以下の方法により駆動する。  
図４は、図１に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。
【００５７】
図４において、横軸は時間を示し、縦軸は電位を示している。また、図４において、「ＸＤＲ出力」のうち、「Ｉsig（ｍ＋Ｍ）」と表記した期間は映像信号線ドライバＸＤＲが映像信号線ＤＬに映像信号Ｉsig（ｍ＋Ｍ）を出力する期間を示している。更に、図４において、「ＳＬ１電位」及び「ＳＬ２電位」で示す波形は、走査信号線ＳＬ１及びＳＬ２の電位をそれぞれ示している。
【００５８】
図４の方法では、図１の表示装置を以下の方法により駆動する。なお、ここでは、簡略化のため、駆動トランジスタＤＲ１及びＤＲ２は特性が互いに等しいとする。
【００５９】
この駆動方法では、画素ＰＸが形成する行を順次選択する。選択した行が含む画素ＰＸでは書込動作を実施する。非選択の行が含む画素ＰＸでは表示動作を実施する。
【００６０】
ｍ行目の画素ＰＸで或る階調を表示する場合、ｍ行目の画素ＰＸを選択する期間であるｍ行目選択期間の開始と同時に又はこれに先立ち、走査信号線ドライバＹＤＲから、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ１に、出力制御スイッチＳＷａを開く、即ち、スイッチＳＷａを非導通状態とする走査信号を電圧信号として出力する。出力制御スイッチＳＷａを開いている書込期間内に、以下の書込動作を実施する。
【００６１】
まず、走査信号線ドライバＹＤＲから、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ２に、スイッチＳＷｂ１乃至ＳＷｂ３を閉じる、即ち、スイッチＳＷｂ１乃至ＳＷｂ３を導通状態とする走査信号を電圧信号として出力する。このとき、スイッチＳＷａは、開いたままにしておく。そして、映像信号線ドライバＸＤＲから、各映像信号線ＤＬに、ｍ行目の画素ＰＸに供給すべき映像信号を電流信号（書込電流）Ｉsigとして出力する。
【００６２】
スイッチＳＷｂ３は閉じているので、駆動トランジスタＤＲ２のソースとドレインとは同電位である。それゆえ、駆動トランジスタＤＲ１にのみ書込電流Ｉsigが流れ、駆動トランジスタＤＲ１のゲート−ソース間電圧Ｖgsは、先の映像信号Ｉsigに対応した大きさに設定される。
【００６３】
その後、走査信号線ドライバＹＤＲから、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ２に、スイッチＳＷｂ１乃至ＳＷｂ３を開く走査信号を電圧信号として出力する。以上のようにして、書込動作を終了する。ｍ行目選択期間は、ｍ行目の画素ＰＸへの書込動作の終了と同時又はその後に終了する。
【００６４】
ｍ行目の画素ＰＸへの書込動作の終了と同時又はその後に、表示動作を開始する。即ち、走査信号線ドライバＹＤＲから、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ１に、スイッチＳＷａを閉じる走査信号を電圧信号として出力する。そして、スイッチＳＷａは閉じたままとし、スイッチＳＷｂ１乃至ＳＷｂ３は開いたままとする。この状態では、駆動トランジスタＤＲ１及びＤＲ２は直列に接続されているので、有機ＥＬ素子ＯＬＥＤには、ゲート−ソース間電圧がＶgsであるときに駆動トランジスタＤＲ１が出力する電流の約１／２倍の大きさの電流が駆動電流Ｉdrvとして流れる。有機ＥＬ素子ＯＬＥＤは、駆動電流Ｉdrvの大きさに対応した輝度で発光する。
【００６５】
ところで、低階調域内の階調は、有機ＥＬ素子ＯＬＥＤに小さな駆動電流Ｉdrvを流すことにより表示する。従って、書込電流Ｉsigの大きさが駆動電流Ｉdrvの大きさとほぼ等しい場合、低階調域内の階調を表示するためには、書込電流Ｉsigを著しく小さくしなければならない。書込電流Ｉsigが小さいと、映像信号線ＤＬの配線容量などの影響で、選択した画素ＰＸへの映像信号の書き込みを完了する前に書込動作が終了する可能性がある。即ち、駆動トランジスタのゲート−ソース間電圧が変化している途中で書込動作が終了する可能性がある。この場合、低階調を高い再現性で表示することはできない。
【００６６】
低階調は、例えば、書込電流Ｉsigの大きさを例えば２倍にし、出力制御スイッチＳＷａを閉じている期間を１／２倍にすることにより、高い再現性で表示することが可能である。しかしながら、この駆動方法によると、高階調を表示する場合に、有機ＥＬ素子ＯＬＥＤに著しく大きな駆動電流Ｉdrvを流すこととなる。そのため、この駆動方法を採用すると、有機ＥＬ素子ＯＬＥＤの劣化が早期に生じる可能性がある。
【００６７】
図４を参照しながら説明した駆動方法によると、上記の通り、駆動電流Ｉdrvの大きさを変更せずに、駆動電流Ｉdrvの大きさを書込電流Ｉsigの約１／２倍とすることができる。従って、この駆動方法によると、寿命特性を犠牲にすることなしに、低階調を高い再現性で表示することが可能となる。
【００６８】
次に、本発明の第２態様について説明する。  
図５は、本発明の第２態様に係る表示装置が含む画素の等価回路図である。
【００６９】
第２態様に係る表示装置は、画素ＰＸに図５の構成を採用したこと以外は、第１態様に係る表示装置と同様である。そして、図５に示す画素ＰＸは、スイッチングトランジスタであるスイッチＳＷｃ１及びＳＷｃ２を更に含んでいること以外は、図３に示す画素ＰＸとほぼ同様である。
【００７０】
スイッチＳＷｃ１及びＳＷｃ２は、例えば、スイッチＳＷｂ１乃至ＳＷｂ３とほぼ同様の構造を有している。スイッチＳＷｃ１及びＳＷｃ２のゲートは、走査信号線ＳＬ１に接続されている。駆動トランジスタＤＲ１のドレインと駆動トランジスタＤＲ２のソースとは、スイッチＳＷｃ１を介して接続されている。スイッチＳＷｃ２は、電源端子ＮＤ１と駆動トランジスタＤＲ２のソースとの間に接続されている。この画素ＰＸにおいて、スイッチＳＷｂ１乃至ＳＷｂ３は第１スイッチ群を構成し、スイッチＳＷｃ１及びＳＷｃ２は第２スイッチ群を構成している。
【００７１】
この表示装置は、例えば、以下の方法により駆動する。なお、ここでは、簡略化のため、駆動トランジスタＤＲ１及びＤＲ２は特性が互いに等しいとする。
【００７２】
図４を参照しながら説明したのと同様に、画素ＰＸが形成する行を順次選択する。選択した行が含む画素ＰＸでは書込動作を実施する。非選択の行が含む画素ＰＸでは表示動作を実施する。
【００７３】
ｍ行目の画素ＰＸで或る階調を表示する場合、ｍ行目の画素ＰＸを選択する期間であるｍ行目選択期間の開始と同時に又はこれに先立ち、走査信号線ドライバＹＤＲから、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ１に、出力制御スイッチＳＷａを開く、即ち、スイッチＳＷａを非導通状態とする走査信号を電圧信号として出力する。出力制御スイッチＳＷａを開いている書込期間内に、以下の書込動作を実施する。
【００７４】
まず、走査信号線ドライバＹＤＲから、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ２に、スイッチＳＷｂ１乃至ＳＷｂ３及びＳＷｃ２を閉じる、即ち、スイッチＳＷｂ１乃至ＳＷｂ３及びＳＷｃ２を導通状態とする走査信号を電圧信号として出力する。このとき、スイッチＳＷａ及びＳＷｃ１は、開いたままにしておく。そして、映像信号線ドライバＸＤＲから、各映像信号線ＤＬに、ｍ行目の画素ＰＸに供給すべき映像信号を電流信号（書込電流）Ｉsigとして出力する。
【００７５】
この状態では、駆動トランジスタＤＲ１及びＤＲ２は、電源端子ＮＤ１と映像信号線ＤＬとの間で並列に接続されている。そして、この例では、駆動トランジスタＤＲ１及びＤＲ２は、特性が互いに等しいことを仮定している。それゆえ、駆動トランジスタＤＲ１及びＤＲ２の各々には、書込電流Ｉsigの１／２倍の電流が流れ、駆動トランジスタＤＲ１及びＤＲ２の各々のゲート−ソース間電圧Ｖgsは、先の映像信号Ｉsigの１／２倍に対応した大きさに設定される。
【００７６】
その後、走査信号線ドライバＹＤＲから、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ２に、スイッチＳＷｂ１乃至ＳＷｂ３及びＳＷｃ２を開く走査信号を電圧信号として出力する。以上のようにして、書込動作を終了する。ｍ行目選択期間は、ｍ行目の画素ＰＸへの書込動作の終了と同時又はその後に終了する。
【００７７】
ｍ行目の画素ＰＸへの書込動作の終了と同時又はその後に、表示動作を開始する。即ち、走査信号線ドライバＹＤＲから、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ１に、スイッチＳＷａ及びＳＷｃ１を閉じる走査信号を電圧信号として出力する。そして、スイッチＳＷａ及びＳＷｃ１は閉じたままとし、スイッチＳＷｂ１乃至ＳＷｂ３及びＳＷｃ２は開いたままとする。この状態では、駆動トランジスタＤＲ１及びＤＲ２は直列に接続されているので、有機ＥＬ素子ＯＬＥＤには、ゲート−ソース間電圧がＶgsであるときに駆動トランジスタＤＲ１が出力する電流の約１／２倍の大きさの電流が駆動電流Ｉdrvとして流れる。有機ＥＬ素子ＯＬＥＤは、駆動電流Ｉdrvの大きさに対応した輝度で発光する。
【００７８】
このように、上記の駆動方法によると、ゲート−ソース間電圧Ｖgsは映像信号Ｉsigの１／２倍に対応した大きさに設定され、有機ＥＬ素子ＯＬＥＤには、ゲート−ソース間電圧がＶgsであるときに駆動トランジスタＤＲ１が出力する電流の約１／２倍の大きさの電流が駆動電流Ｉdrvとして流れる。即ち、この駆動方法によると、駆動電流Ｉdrvの大きさを変更せずに、駆動電流Ｉdrvの大きさを書込電流Ｉsigの約１／４倍とすることができる。従って、この駆動方法によると、寿命特性を犠牲にすることなしに、低階調をより高い再現性で表示することが可能となる。
【００７９】
上述した表示装置には、様々な変形が可能である。例えば、第１及び第２態様では、駆動トランジスタＤＲ１及びＤＲ２は特性が互いに等しいことを仮定したが、それらは特性が異なっていてもよい。
【００８０】
また、上述した技術は、有機ＥＬ表示装置以外の表示装置にも適用可能である。例えば、上述した技術は、発光ダイオード表示装置又は電界放出表示装置に適用してもよい。
【図面の簡単な説明】
【００８１】
【図１】本発明の第１態様に係る表示装置を概略的に示す平面図。
【図２】図１の表示装置に採用可能な構造の一例を概略的に示す断面図。
【図３】図１の表示装置が含む画素の等価回路図。
【図４】図１に示す表示装置の駆動方法の一例を概略的に示すタイミングチャート。
【図５】本発明の第２態様に係る表示装置が含む画素の等価回路図。
【符号の説明】
【００８２】
ＡＬ…活性層、ＡＳ…アレイ基板、Ｃ…キャパシタ、ＣＥ…共通電極、ＣＳ…封止基板、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＤＰ…表示パネル、ＤＲ１…駆動トランジスタ、ＤＲ２…駆動トランジスタ、Ｇ…ゲート、ＧＩ…ゲート絶縁膜、ＩＩ…層間絶縁膜、ＮＤ１…電源端子、ＮＤ１’…定電位端子、ＮＤ２…電源端子、ＯＬＥＤ…有機ＥＬ素子、ＰＥ…画素電極、ＰＩ…隔壁絶縁層、ＰＬ…平坦化層、ＰＳ…パッシベーション膜、ＰＳＬ…電源線、ＰＸ…画素、ＳＣ…半導体層、ＳＥ…ソース電極、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＳ…シール層、ＳＵＢ…絶縁基板、ＳＷａ…出力制御スイッチ、ＳＷｂ１…スイッチ、ＳＷｂ２…スイッチ、ＳＷｂ３…スイッチ、ＳＷｃ１…スイッチ、ＳＷｃ２…スイッチ、ＵＣ…アンダーコート層、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。
【図１】
2009058769.tif 000003
【図２】
2009058769.tif 000004
【図３】
2009058769.tif 000005
【図４】
2009058769.tif 000006
【図５】
2009058769.tif 000007