(57)【要約】【課題】適切な設計フローや適切なシミュレーション実行用のオプション設定を選択し、提示することができ、設計者の能力や習熟度にかかわらず設計環境の適切な利用が可能となる半導体設計最適化情報管理装置およびその方法、並びにプログラムを提供する。【解決手段】複数の設計フロー情報と複数のＥＤＡツール情報を登録可能な情報蓄積部１２と、外部から入力される設計に関する情報を受け付ける入力受付部１１と、入力受付部１１における受付情報を受けて、入力情報の各項目に応じた設計フロー情報とＥＤＡツール情報を選択的に決定し、情報蓄積部１２から決定情報を出力させる決定制御部１４と、決定制御部１４により決定された決定情報を出力して提示する出力部１５と、出力部１５の出力結果に応じて設計を実行した後の設計フロー評価判定結果を反映させた利用実績情報を情報蓄積部１２に登録可能な登録部１３と、を有する【選択図】図２
2009157469.tif 000002
【特許請求の範囲】
【請求項１】
半導体設計で必要となる設計フロー情報およびＥＤＡツール情報を提供する半導体設計最適化情報管理装置であって、
複数の設計フロー情報と複数のＥＤＡツール情報を登録可能な情報蓄積部と、
外部から入力される設計に関する情報を受け付ける入力受付部と、
上記入力受付部における受付情報を受けて、入力情報の各項目に応じた設計フロー情報とＥＤＡツール情報を選択的に決定し、情報蓄積部から決定情報を出力させる決定制御部と、
上記決定制御部により決定された決定情報を出力して提示する出力部と
を有する半導体設計最適化情報管理装置。
【請求項２】
上記出力部の出力結果に応じて設計を実行した後の設計フロー評価判定結果を反映させた利用実績情報を上記情報蓄積部に登録可能な登録部を有する
請求項１記載の半導体設計最適化情報管理装置。
【請求項３】
上記登録部は、
上記設計フローおよび上記ＥＤＡツールの新規情報を追加できる機能を有する
請求項２記載の半導体設計最適化情報管理装置。
【請求項４】
上記決定制御部は、
上記設計フローの選定および上記ＥＤＡツールの選定に利用実績をフィードバックさせ、上記設計フローの選定および上記ＥＤＡツールの選定に新規情報を追加できる機能を有する
請求項３記載の半導体設計最適化情報管理装置。
【請求項５】
上記決定制御部は、
決定した上記設計フローのステップごとにＥＤＡツール情報を提示可能に上記設計フロー情報と上記ＥＤＡツール情報を選択的に決定する
請求項１記載の半導体設計最適化情報管理装置。
【請求項６】
上記決定制御部は、
決定した上記設計フローのステップごとにＥＤＡツール情報を提示可能に上記設計フロー情報と上記ＥＤＡツール情報を選択的に決定する
請求項３記載の半導体設計最適化情報管理装置。
【請求項７】
上記決定制御部で決定され、上記情報蓄積部から読み出された決定情報を表示する表示部を有する
請求項１記載の半導体設計最適化情報管理装置。
【請求項８】
上記決定制御部で決定され、上記情報蓄積部から読み出された決定情報を表示する表示部を有する
請求項４記載の半導体設計最適化情報管理装置。
【請求項９】
半導体設計で必要となる設計フロー情報および設計ツール情報を提供する半導体設計最適化情報管理方法であって、
複数の設計フロー情報と複数のＥＤＡツール情報を蓄積部に登録する第１ステップと、
外部から入力される設計に関する情報を受けて、入力情報の各項目に応じた設計フロー情報とＥＤＡツール情報を選択的に決定する第２ステップと、
上記決定された決定情報を出力して提示する第３ステップと
を有する半導体設計最適化情報管理方法。
【請求項１０】
上記出力結果に応じて設計を実行した後の設計フロー評価判定結果を反映させた利用実績情報を上記蓄積部に登録する第４ステップを有する
請求項９記載の半導体設計最適化情報管理方法。
【請求項１１】
上記設計フローの選定および上記ＥＤＡツールの選定に新規情報を追加する第４ステップを有する
請求項９記載の半導体設計最適化情報管理方法。
【請求項１２】
上記第２ステップにおいては、
決定した上記設計フローのステップごとにＥＤＡツール情報を提示可能に上記設計フロー情報と上記ＥＤＡツール情報を選択的に決定する
請求項９記載の半導体設計最適化情報管理方法。
【請求項１３】
半導体設計で必要となる設計フロー情報および設計ツール情報を提供する処理であって、
複数の設計フロー情報と複数のＥＤＡツール情報を登録する第１処理と、
上記外部から入力される設計に関する情報を受けて、入力情報の各項目に応じた設計フロー情報とＥＤＡツール情報を選択的に決定する第２処理と、
上記決定された決定情報を出力して提示する第３処理と
をコンピュータに実行させるプログラム。
【請求項１４】
上記出力結果に応じて設計を実行した後の設計フロー評価判定結果を反映させた利用実績情報を上記蓄積部に登録する第４処理
をコンピュータに実行させる請求項１３記載のプログラム。
【請求項１５】
上記設計フローの選定および上記ＥＤＡツールの選定に新規情報を追加する第４処理
をコンピュータに実行させる請求項１３記載のプログラム。
【請求項１６】
上記第２処理において、
決定した上記設計フローのステップごとにＥＤＡツール情報を提示可能に上記設計フロー情報と上記ＥＤＡツール情報を選択的に決定する処理
をコンピュータに実行させる請求項１３記載のプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路設計で必要となる設計ツール情報および処理フロー情報を提供する半導体設計最適化情報管理装置およびその方法、並びにプログラムに関するものである。
【背景技術】
【０００２】
半導体集積回路設計では、設計対象回路の性能評価のためにシミュレーションを行う。このシミュレーションを行うにあたって、半導体集積回路設計で必要となる設計ツールや設計フローを決定する必要がある。
【０００３】
この半導体集積回路設計で必要となる設計ツール情報や設計フロー情報としては、データベースで与えられ、これらの表示装置等に表示して、設計者が所望のＥＤＡツールや設計フローを任意に選択するようになっている。
この種の技術としては種々提案されている（たとえば特許文献１，２参照）。
【０００４】
特許文献１には、ＣＡＤツール決定に関する知識をデータベース化し、設計工程別に最適なＣＡＤツールを決定する技術が開示されている。
【０００５】
特許文献２には、ＬＳＩ設計開発に使用する設計フローを選択実行する場合に、運用者が選択した設計フローが妥当であるか否かの判断情報を自動生成する技術が開示されている。
【特許文献１】特開平３−７７１７０号公報
【特許文献２】特開平５−１７４０９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、特許文献１に開示されている技術は、開発全体工程を対象としたものではなく、特定の設計工程における、一工程のＥＤＡツールを決定するものである。
また、特許文献２に開示されている技術は、図１に示すように、特定フロー内の情報蓄積が主で、選定は設計者が行うため、ある程度経験をつんだ人の情報まとめ用システムであり、ＥＤＡツールのオプション設定などを行うことはできない。
【０００７】
上記技術では、実績のある設計フローを限定ユーザが使用するのみのため、経験がなくては新たな手法や新たなＥＤＡツールを組み込むことが困難である。
したがって、上記技術では、新技術の導入や環境アップデートがされず、新規フローの導入が困難だった。
そして、エンジニアの習熟度によって、選択できる手法が限られてしまっていた。
すなわち、設計者の習熟度によるところが大きく、シミュレーション結果も設計者の習熟度によるところが大きい。
【０００８】
本発明は、適切な設計フローや適切なシミュレーション実行用のオプション設定を選択し、提示することができ、設計者の能力や習熟度にかかわらず設計環境の適切な利用が可能となる半導体設計最適化情報管理装置およびその方法、並びにプログラムを提供することにある。
【課題を解決するための手段】
【０００９】
本発明の第１の観点は、半導体設計で必要となる処理フロー情報および設計ツール情報を提供する半導体設計最適化情報管理装置であって、複数の設計フロー情報と複数のＥＤＡツール情報を登録可能な情報蓄積部と、外部から入力される設計に関する情報を受け付ける入力受付部と、上記入力受付部における受付情報を受けて、入力情報の各項目に応じた設計フロー情報とＥＤＡツール情報を選択的に決定し、情報蓄積部から決定情報を出力させる決定制御部と、上記決定制御部により決定された決定情報を出力して提示する出力部とを有する。
【００１０】
好適には、上記出力部の出力結果に応じて設計を実行した後の設計フロー評価判定結果を反映させた利用実績情報を上記情報蓄積部に登録可能な登録部を有する。
【００１１】
好適には、上記登録部は、上記設計フローおよび上記ＥＤＡツールの新規情報を追加できる機能を有する。
【００１２】
好適には、上記決定制御部は、上記設計フローの選定および上記ＥＤＡツールの選定に利用実績をフィードバックさせ、上記設計フローの選定および上記ＥＤＡツールの選定に新規情報を追加できる機能を有する。
【００１３】
好適には、上記決定制御部は、決定した上記設計フローのステップごとにＥＤＡツール情報を提示可能に上記設計フロー情報と上記ＥＤＡツール情報を選択的に決定する。
【００１４】
好適には、上記決定制御部で決定され、上記情報蓄積部から読み出された決定情報を表示する表示部を有する。
【００１５】
本発明の第２の観点は、半導体設計で必要となる設計フロー情報および設計ツール情報を提供する半導体設計最適化情報管理方法であって、複数の設計フロー情報と複数のＥＤＡツール情報を蓄積部に登録する第１ステップと、外部から入力される設計に関する情報を受けて、入力情報の各項目に応じた設計フロー情報とＥＤＡツール情報を選択的に決定する第２ステップと、上記決定された決定情報を出力して提示する第３ステップとを有する。
【００１６】
本発明の第３の観点は、半導体設計で必要となる設計フロー情報および設計ツール情報を提供する処理であって、複数の設計フロー情報と複数のＥＤＡツール情報を登録する第１処理と、上記外部から入力される設計に関する情報を受けて、入力情報の各項目に応じた設計フロー情報とＥＤＡツール情報を選択的に決定する第２処理と、上記決定された決定情報を出力して表示する第３処理を有する。
【００１７】
本発明によれば、情報蓄積部に、複数の設計フロー情報と複数のＥＤＡツール情報が登録される。
そして、入力受付部において、外部から入力される設計に関する情報を受け付け、その情報は情報蓄積部および決定制御部に供給される。
決定制御部においては、入力受付部における受付情報を受けて、入力情報の各項目に応じた設計フロー情報とＥＤＡツール情報が選択される。この決定処理に応答して、情報蓄積部から決定情報が出力され、出力部を通して提示される。
【発明の効果】
【００１８】
本発明によれば、半導体開発設計において、開発対象となる半導体を開発するに当たり、適切な設計フローや適切なシミュレーション実行用のオプション設定を選択し、提示することができ、設計者の能力やスキルにかかわらず設計環境の適切な利用が可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施形態を図面に関連付けて説明する。
【００２０】
図２は、本発明の実施形態に係る半導体設計最適化情報管理装置の構成例を示すブロック図である。
【００２１】
本半導体設計最適化情報管理装置１０は、半導体をコンピュータで設計開発する場合において、設計開発の手順である設計フローや、その設計フローにおける各ステップで使用するソフトウェアであるＥＤＡツールの選択、さらに、対象とする半導体を効率よく設計するためのパラメータの設定や、そのＥＤＡツールの実行条件を自動的に設定し、設計者に提示できるように構成されている。
本半導体設計最適化情報管理装置１０を用いることにより、半導体開発設計において、開発対象となる半導体を開発するに当たり、適切な設計フローや適切なシミュレーション実行用のオプション設定を選択し、提示することができ、設計手法として選択した内容の情報を蓄積し、次回以降の選択時には、既設計手法として反映することが可能となっている。そして、本装置を利用することにより、設計者の能力やスキルにかかわらず設計環境の適切な利用が可能となっている。
【００２２】
本半導体設計最適化情報管理装置１０は、図２に示すように、入力受付部１１、情報蓄積部１２、登録部１３、決定制御部１４、出力部１５、および表示部１６を主構成要素として有している。
【００２３】
入力受付部１１は、図示しない入力部、たとえばマウスやキーボードを用いて入力される、アナログ/デジタル/ミックス/上流の情報や、設計環境や、流用設計方法などの情報を受け付け、その情報を情報蓄積部１２に供給する。
入力受付部１１で受け付けられる入力情報としては、具体的には、設計レベル，設計環境（人数，スキル，装置），流用設計（有無），コスト，規模，設計期間，検証精度，設計対象，プロセス等が入力される。
【００２４】
情報蓄積部１２は、入力受付部１１で受け付けられた情報から、あらかじめ複数の設計フロー情報と複数のＥＤＡツール情報をデータベースとして保存する。
また、情報蓄積部１２の蓄積情報は、追加、更新、削除等が可能である。
また、情報蓄積部１２には、設計フロー評価判定結果による内容更新と新たな内容追加を登録部１３により新規登録する。
情報蓄積部１２は、決定制御部１４において決定された設計フロー情報およびＥＤＡツール情報を出力部１５に出力する。
【００２５】
登録部１３は、出力部１５の出力結果に応じて、設計者が設計を実行した後の設計フロー評価判定結果を反映させた利用実績情報を、新規情報として情報蓄積部１２の設計フローおよびＥＤＡツール情報を更新等する。
登録部１３は、設計フロー選定およびＥＤＡツール選定に利用実績をフィードバックし、また、設計フロー選定およびＥＤＡツール選定に新規情報を追加できる機能を有している。
【００２６】
決定制御部１４は、入力受付部１１における受付情報を受けて、受付（入力）情報の各項目に応じた設計フロー情報とＥＤＡツール情報を選択的に決定し、情報蓄積部１２から決定情報を出力部１５に出力させる。
決定制御部１４は、決定した設計フローのステップごとにＥＤＡツール情報を提示可能に、設計フロー情報とＥＤＡツール情報を選択的に決定する。
決定制御部１４は、設計フローの選定およびＥＤＡツールの選定に利用実績をフィードバックさせ、設計フローの選定およびＥＤＡツールの選定に新規情報を追加できる機能を有する。
【００２７】
出力部１５は、決定制御部１４で決定され、情報蓄積部１２から読み出された決定情報（設計フロー、ＥＤＡツール情報）をたとえば表示部１６に出力する（提示する）。
【００２８】
表示部１６は、液晶表示装置（ＬＣＤ）等のディスプレイ機器により構成され、出力部１５による設計フローやＥＤＡツール情報を表示する。
【００２９】
本実施形態に係る半導体設計最適化情報管理装置１０は、以下の特徴を有する。
（ａ）  入力内容により、設計フローそのものが選択肢として提示され、実施したい内容によって選択されると、さらにＥＤＡツールの選択肢が提示されて、その選択ができる。
既存の技術においては、少なくとも前者の設計フロー選択はなく、それ故、設計フロー選定とＥＤＡツール選定を並行して行うものは存在しない。
（ｂ）  上記の設計フロー選定およびＥＤＡツール選定に利用実績をフィードバックできる。
（ｃ）  上記の設計フロー選定およびＥＤＡツール選定に新規のものを追加できる。
【００３０】
図３は、本実施形態に係る半導体設計最適化情報管理装置を利用した基本的な処理フローを示す図である。
【００３１】
本実施形態においては、設計レベル，設計環境（人数，スキル，装置），流用設計（有無），コスト，規模，設計期間，検証精度，設計対象，プロセスを入力することで（ＳＴ１）、決定制御部１４において情報蓄積部１２の情報テーブル内の必要な設計フロー、ＥＤＡツールが選択され（ＳＴ２、ＳＴ３）、出力案として提示され表示部１６に表示される（ＳＴ４、ＳＴ５）。
【００３２】
ステップＳＴ１における、具体的な入力例（ユーザへの選択肢、ユーザの入力を示している）は以下の通りである。
【００３３】
１．Analog設計？
２．Digital設計？
３．MixedSignal設計？
＞３（ユーザ入力）
１．3.3V？
２．2.5V？
３．1.8V？
＞１（ユーザ入力）
１．1MHz？
２．10MHz？
３．100MHz？
４．１GHｚ？
＞３（ユーザ入力）
etc
のように、ユーザがキー入力による選択を行う。
【００３４】
ステップＳＴ３における情報蓄積部１２の内容例は以下の通りである。
ＥＤＡツール情報の蓄積内容
設計環境：GUI、コマンドライン
シミュレータ：SPICE_SimA, SPICE_SimB, Verilog_SimA, Verilog_SimB, Mix_SimA
設計フローの蓄積内容
設計対象：Analog設計、AnalogRF設計、Digital設計、MixedSignal設計
規模：Analog部、Digital部、全体
プロセス：BIPプロセス、BiCMOSプロセス、CMOSプロセス
設計手法：トップダウン、ボトムアップ
【００３５】
ステップＳＴ２、ＳＴ４における決定制御部１４の処理例は以下の通りである。ここでは、アナログデジタルコンバータ（ＡＤＣ）を例とする。
【００３６】
入力
設計レベル：MixedSignal、3.3V、100MHz…
設計環境：GUI…
Analog  （スキル、規模）：…
Digital  （スキル、規模）：…
設計対象：  ADC
etc
出力
案１
シミュレータ：SPICE_SimA, Mix_SimA
設計手法：トップダウン
案２
シミュレータ：SPICE_SimA, Verilog_SimB, 
設計手法：ボトムアップ
etc
となる。
【００３７】
この例は、デジタルおよびアナログ分野を含むＡＤＣの例だが、同様に電源ＩＣやＲＦ回路などのような純粋なアナログ回路へも応用できる。
【００３８】
図４および図５に、上記処理フローに応じた入力内容および出力内容の一例を示す。
図４は、上記処理フローに応じた入力内容および出力内容の一例であって、ＡＤＣ設計の場合を示す図である。
図５は、上記処理フローに応じた入力内容および出力内容の一例であって、ＤＲＡＭ設計の場合を示す図である。
【００３９】
本実施形態に係る半導体設計最適化情報管理装置１０においては、基本的に図６に示すように、設計カテゴリごとに設計フローを表示（出力）し、設計フローのステップごとに適用できるＥＤＡツールを表示する。これにより、最適ツールの選定が可能となっている。
【００４０】
図７は、本実施形態に係る提示フロー例を示す図である。
【００４１】
本実施形態においては、設計フロー選定とＥＤＡツール選定を並行して行うことができる。各ステップで選定すべきＥＤＡツール候補があるが、本実施形態においては、選定する設計フローにより、選定できるＥＤＡツールも異なってくる。
図８は、本実施形態に係る提示フローに応じた設計フロー選択画面の例を示す図である。
【００４２】
図８の例では、設計フロー選択肢選択画面１と設計フロー選択肢選択画面２とを示している。
設計フロー選択肢選択画面１としては、アナログ規模、デジタル規模、言語記述搭載の有無等が表示部１６の画面に表示される。
設計フロー選択肢選択画面２としては、初期選択時からの変更の有無（有のときだけ表示）、設計者変更の有無等が表示される。
【００４３】
図９は、本実施形態に係る提示フローに応じたＥＤＡツール選択画面の例を示す図である。
【００４４】
図９の例では、シミュレーション（Ｓｉｍ）ツールと検証ツールが表示されている。
Ｓｉｍツールの場合には精度と速度との兼ね合いから希望ツールを入力可能となっている。
検証ツールの場合は、速度と抽出の度合いとの兼ね合いから希望ツールを入力可能となっている。
【００４５】
本実施形態においては、開発全体工程を対象とするため、このような選択的フローの適用が可能となっているのは、以下の理由による。
既存の設計手法は、アナログ（Analog）設計、もしくは、デジタル（Digital）設計に特化しており、それぞれでの設計フロー検討・構築は十分されており、ＥＤＡツールの変更はあっても、設計フローそのものの大きな変更・選択は必要とされてこなかった。
また、アナログ（Analog）リッチかデジタル（Digital）リッチかによって、アナログ（Analog）設計手法を実施、もしくは、デジタル（Digital）設計手法を用いればよい、ＥＤＡツールを増やすだけで十分と考えられていた。
しかし、近年、ツールベンダーも１社で同じような機能を持つＥＤＡツールを複数持つなど、幅広い対応を提示してきており、設計側としてもＥＤＡツール選択と同時に設計フロー選定が必要となってきた。
さらに、ミックスドシグナル（Mixed Signal）設計が一般的に用いられるようになり、アナログ（Analog）特化、デジタル（Digital）特化といった設計手法では対応しきれなくなってきた。
そこで、本実施形態では、開発全体工程を対象とし、このような選択的フローの適用が可能な構成となっている。
【００４６】
以上のように、本実施形態においては、実績のある設計フローを限定ユーザが使用するではなく、新たな手法や新たなＥＤＡツールを組み込むことが容易で、ＥＤＡツール選定・設計フロー提示を行うことができ、経験の度合いに左右されることなく、設計者の能力やスキルに応じた設計環境の適切な利用が可能となる。
ただし、本実施形態においては、上記した機能に加えて、ユーザによる選定結果の蓄積を行うため、利用実績を評価システムにフィードバックして蓄積することで、本システムのレベルアップを行うことができる。これにより、システム利用者の選定基準を簡易化することができる。
また、新規ツール・新規フローを追加登録することで、設計者は新たな設計技術を取り入れることが可能となっている。
【００４７】
以下に、利用実績のフィードバック蓄積、および新規ツール・設計フロー追加登録について
について述べる。
【００４８】
利用実績のフィードバック蓄積について
本実施形態では、各種特定の設計タイプに対しての運用フローを蓄積し、次期設計に活用するとともに、固有設計タイプごとに限定するのみではなく、アナログ設計カテゴリごとに対応できるものとなっている。
ＰＬＬ／ＡＤＣ／メモリ といった、設計カテゴリ、・・・
Analogリッチ、Digitalリッチ、Mixed検証対応 といった検証手法カテゴリ、・・・
【００４９】
構成は、入力/出力結果と選定されたＥＤＡツール・設計フローをワンセットとしてのテーブルとなる。入力は設計カテゴリと検証手法からサーチできるものとなっている。
【００５０】
図１０は、利用実績フィードバック処理を適用する前の提示フロー例を示す図である。
図１１は、利用実績フィードバック処理を適用した後の提示フロー例を示す図である。
【００５１】
利用実績フィードバック処理機能を適用することにより、設計に最適なＥＤＡツールを用いて最適な処理フローに従って半導体設計を行うことができる。
すなわち、本実施形態によれば、適切な設計フローや適切なシミュレーション実行用のオプション設定を選択し、提示することができ、設計者の能力やスキルにかかわらず設計環境の適切な利用が可能となる。
【００５２】
この場合、たとえば、「１つの実績を蓄積する前には、Ａの方を推奨提示していたものが、（基礎設計データの変更等により）実績が変わって、Ｂの方を推奨提示するようになった」など、利用実績フィードバックが設計（設計フロー選択）の役に立つ。
以下に具体例を示す。
【００５３】
Mixed Signal検証フロー選択肢蓄積前（フルTr Simは回路規模的に不可能という前提）
１．FastSPICE（精度は劣化するが全体Tr検証可能）
Mixed Signal検証フロー選択肢蓄積後（フルTr Simは回路規模的に不可能という前提）
１．FastSPICE（精度は劣化するが全体Tr検証可能）
２．FastSPICE-Cosim（Digital部分はRTL検証可能）
３．言語ベース全体検証
・AnalogはTr（トランジスタ）
- DigitalデータはTrのものしかない：１
- 他の設計で使ったRTLを読み込んで全体検証したい：１or２
・Analog言語記述あり
- 他の設計で使ったRTLを読み込んで全体検証したい：２or３
【００５４】
このように、はじめはFastSPICEしか選択肢がなかったが、RTL記述を入手するとFastSPICE−Cosimが選択でき、さらに、アナログ（Analog）回路を記述化する技術を取り入れると、言語ベース全体検証が可能である。さらに、記述はデータとして蓄積し、他の設計への流用が可能である。
【００５５】
新規ツール・設計フロー追加登録について
新規ツールが導入されれば、当然それに合わせた設計フローが必要となる。データフロー的に考えると、ＥＤＡツールの入出力に当たるものである。
既存の技術では、前回実施した内容との差分は提示されるが、新規ツールがより良いものであったとしてもはじかれてしまうものとなる。
これに対して、本実施形態においては、設計フロー・ＥＤＡツール両方に着目しているため、ＥＤＡツール入出力データ（変換も含む）により、よりよいＥＤＡツールを加えた新規フローの提示も実施することができる。
【００５６】
図１２は、新規ツール追加前の提示フロー例を示す図である。
図１３は、新規ツール追加後の提示フロー例を示す図である。
【００５７】
このように、新規ツールを追加することにより、ＥＤＡツールの選択肢の幅を広げることが可能となり、より良いＥＤＡツールを加えた新規フローの提示も実施することができる。
【００５８】
この場合、たとえば、「１つの新規ツール・設計フローを追加する前には、Ａの方を推奨提示していたものが、追加後には、設計の効率化（スピードや精度等）等が以前と変わったため、Ｂの方を推奨提示するようになった」など、新規ツール・設計フローの追加が設計（設計フロー選択）の役に立に立つ。
以下に具体例を示す。
【００５９】
例１）FastSPICEツールの追加
旧環境においてはAnalog/Digital混載：全体SPICE検証
この場合、時間がかなりかかるため、見たい機能をすべて見ることは不可能に近く、あるいはその検証を行うことができない。
これに対して、新環境においてはAnalog/Digital混載：全体FastSPICE検証
新環境では、旧環境では不可能に近かった機能検証が可能になり、設計フロー内に全体検証という項目が追加される。
【００６０】
例２）cosim導入
旧環境においては全体機能検証：FastSPICE
この場合、精度劣化が大前提のため、見たいファンクション検証ができない。
これに対して、新環境においてはFastSPICE＋Cosim(RTL検証) により
新環境では、デジタル（Digital）部品をＲＴＬのままファンクション検証できる。
【００６１】
以上説明したように、本実施形態によれば、複数の設計フロー情報と複数のＥＤＡツール情報を登録可能な情報蓄積部１２と、外部から入力される設計に関する情報を受け付ける入力受付部１１と、入力受付部１１における受付情報を受けて、入力情報の各項目に応じた設計フロー情報とＥＤＡツール情報を選択的に決定し、情報蓄積部１２から決定情報を出力させる決定制御部１４と、決定制御部１４により決定された決定情報を出力して提示する出力部１５と、出力部１５の出力結果に応じて設計を実行した後の設計フロー評価判定結果を反映させた利用実績情報を情報蓄積部１２に登録可能な登録部１３と、を有し、登録部１３は、設計フローおよびＥＤＡツールの新規情報を追加できる機能を含み、決定制御部１４は、設計フローの選定およびＥＤＡツールの選定に利用実績をフィードバックさせ、設計フローの選定およびＥＤＡツールの選定に新規情報を追加できる機能を有することから、以下の効果を得ることができる。
【００６２】
すなわち、新たな手法や新たなＥＤＡツールを組み込むことが容易で、ＥＤＡツール選定・設計フロー提示を行うことができ、経験の度合いに左右されることなく、設計者の能力やスキルにかかわらず設計環境の適切な利用が可能となる。
また、利用実績を本システムにフィードバックして蓄積することで、本システムのレベルアップを行うことができる。これにより、システム利用者の選定基準を簡易化することができる。
また、新規ツール・新規フローを追加登録することで、設計者は新たな設計技術を取り入れることができる。
【００６３】
なお、本発明の実施形態は、上述した実施形態に拘泥せず、当業者であれば、本発明の要旨を変更しない範囲内で様々な改変が可能である。
【００６４】
また、以上詳細に説明した方法は、上記手順に応じたプログラムとして形成し、ＣＰＵ等のコンピュータで実行するように構成することも可能である。
また、このようなプログラムは、半導体メモリ、磁気ディスク、光ディスク、フロッピー（登録商標）ディスク等の記録媒体、この記録媒体をセットしたコンピュータによりアクセスし上記プログラムを実行するように構成可能である。
【図面の簡単な説明】
【００６５】
【図１】提案されている技術の課題を説明するための図である。
【図２】本発明の実施形態に係る半導体設計最適化情報管理装置の構成例を示すブロック図である。
【図３】本実施形態に係る半導体設計最適化情報管理装置を利用した基本的な処理フローを示す図である。
【図４】処理フローに応じた入力内容および出力内容の一例であって、ＡＤＣ設計の場合を示す図である。
【図５】処理フローに応じた入力内容および出力内容の一例であって、ＤＲＡＭ設計の場合を示す図である。
【図６】設計カテゴリごとに設計フローを表示（出力）し、設計フローのステップごとに適用できるＥＤＡツールを表示する基本処理を説明するための図である。
【図７】本実施形態に係る提示フロー例を示す図である。
【図８】本実施形態に係る提示フローに応じた設計フロー選択画面の例を示す図である。
【図９】本実施形態に係る提示フローに応じたＥＤＡツール選択画面の例を示す図である。
【図１０】利用実績フィードバック処理を適用する前の提示フロー例を示す図である。
【図１１】利用実績フィードバック処理を適用した後の提示フロー例を示す図である。
【図１２】新規ツール追加前の提示フロー例を示す図である。
【図１３】新規ツール追加後の提示フロー例を示す図である。
【符号の説明】
【００６６】
１０・・・半導体設計最適化情報管理装置、１１・・・入力受付部、１２・・・情報蓄積部、１３・・・登録部、１４・・・決定制御部、１５・・出力部、１６・・・表示部。
【図１】
2009157469.tif 000003
【図２】
2009157469.tif 000004
【図３】
2009157469.tif 000005
【図４】
2009157469.tif 000006
【図５】
2009157469.tif 000007
【図６】
2009157469.tif 000008
【図７】
2009157469.tif 000009
【図８】
2009157469.tif 000010
【図９】
2009157469.tif 000011
【図１０】
2009157469.tif 000012
【図１１】
2009157469.tif 000013
【図１２】
2009157469.tif 000014
【図１３】
2009157469.tif 000015