(57)【要約】【課題】シリアルモードまたはパラレルモードのいずれにおいても印字トリガのばらつきを防いで高品質の印字制御を可能とする。【解決手段】印字制御装置は、複数の感光体上に印字を行うためのレーザの走査を制御する複数のＬＳＵ制御部３ａ〜３ｄを備えている。ＬＳＵ制御部３ａ〜３ｄは、入力する印字開始信号を、ＬＳＵ制御部間で順次伝達するためのトリガ入力部６ａ〜６ｄとトリガ出力部１８ａ〜１８ｄとを有している。そして複数の感光体の走査モードとして、パラレルモードまたはシリアルモードが設定されたときに、ＬＳＵ制御部３ａ〜３ｄは、設定されたモードに従って、印字開始信号の前記トリガ入力部からトリガ出力部への遅延の有無を切り替える。これにより、いずれのモードにおいても印字トリガのばらつきを防いで高品質の印字制御が可能となる。【選択図】図１
2009274253.tif 000002
【特許請求の範囲】
【請求項１】
複数の感光体上に印字を行うためのレーザの走査を制御する複数のＬＳＵ制御部を備え、該ＬＳＵ制御部は、該ＬＳＵ制御部に入力する印字開始信号を、前記複数のＬＳＵ制御部間で順次伝達するためのトリガ入力部とトリガ出力部とを有する印字制御装置であって、
前記複数の感光体の走査モードとして、パラレルモードまたはシリアルモードが設定されたときに、前記複数のＬＳＵ制御部は、設定されたモードに従って、前記印字開始信号の前記トリガ入力部からトリガ出力部への遅延の有無を切り替えることを特徴とする印字制御装置。
【請求項２】
前記複数のＬＳＵ制御部のうち、前記印字開始信号の伝達の最上流に配された前記ＬＳＵ制御部は、印字制御を行う印字開始信号を、基準となる同期信号に同期させ、
前記最上流に配されたＬＳＵ制御部以外のＬＳＵ制御部は、印字制御を行う印字開始信号を、前記基準となる同期信号に同期させないことを特徴とする請求項１記載の印字制御装置。
【請求項３】
前記複数のＬＳＵ制御部は、各前記ＬＳＵ制御部の動作条件を設定するための信号を共有すると共に、各前記ＬＳＵ制御部は、前記複数のＬＳＵ制御部から１つを特定するために入力されるＩＤ信号により、前記最上流に配されているかどうかを検知することを特徴とする請求項２記載の印字制御装置。
【請求項４】
前記複数のＬＳＵ制御部は、入力する前記印字開始信号または前記各ＬＳＵ制御部の動作条件の設定信号の何れかにより印字開始動作を行い、前記最上流に配されたＬＳＵ制御部のみが、前記動作条件の設定信号により印字開始動作を行うことを特徴とする請求項１〜３のいずれか１項に記載の印字制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、印字制御装置、より詳細には、複写機やプリンタ等で、複数色の印字を複数の同一構造の制御部により制御する印字制御装置に関する。
【背景技術】
【０００２】
複写機やプリンタの印字装置では、ＬＳＵ（Laser Scanning Unit）と呼ばれるレーザによる走査装置により印字を行っている。ＬＳＵは、複数の反射面を持つポリゴンミラーをモータで回転させ、ポリゴンミラーでレーザ光を反射、走査させて印字を行う。また、カラー印字を高速に行うために、色数分の感光体やレーザを設け、個別に作成された色トナー像を転写ベルト上で合成するタンデム方式と呼ばれるものも開発されている。
【０００３】
上記のような印字装置では、印字解像度や印字速度を上げる場合には、モータの回転速度を上げたり、レーザ光のオン・オフの速度を上げたりする必要が出てくるため、モータやレーザ、及びそれら制御回路の実現が困難になる。
このため、複数のレーザを用いて一度の走査で複数の画像ラインを印字することで、これらの課題を解決する方法が従来から提案されている。この場合、当然、解像度や印字速度に応じて必要なレーザ光の本数（ビーム数）は変化する。
【０００４】
ＬＳＵの制御回路は比較的規模が小さく、レーザを高速にオン・オフする際の信号波形の乱れ防止や、ＬＳＵの各種回路を制御する信号のノイズによる影響防止、及び市場でユーザやサービスマンが触れる必要がないようにすること等を目的として、ＬＳＵ内に制御回路を設けることが多い。
【０００５】
一方、スキャナ等のカラーの画像データを処理する回路は、比較的規模が大きく、設置後の機能拡張等のために比較的操作しやすい位置に配置される。このため、スキャナ画像等の処理回路からＬＳＵ制御回路までは、なるべく少ない信号本数で画像データを転送し、ＬＳＵ制御回路の回路規模をできるだけ抑えることが望ましい。
【０００６】
また印字エンジンでは、作像系の種々の補正のために、感光体等に特定の条件やパターンでトナー像を形成し、反射型センサ等でトナー像の濃度や位置を測定する。
ＬＳＵ制御回路はまた、上記補正のための印字パターンを生成する回路を内蔵することが多い。
【０００７】
近年では、上記のような制御回路はコスト等の関係からＩＣ化されるが、ＩＣ化には大きな初期費用が必要なため、解像度や印字速度が異なる種々の機種で共通に使用できるようにする必要があり、必然的に４ビーム、２ビーム、１ビームといった印字方式、すなわち光源数に対応した方式を採用することになる。
【０００８】
また、印字をカラー化する場合には通常４色分の回路が必要となり、例えば２ビームの場合であれば、２ビーム×４色＝８回路分をＩＣに内蔵することが望ましい。しかしながら、ＩＣ単価が高くなるために、例えばＩＣ内には４回路分を内蔵し、１２００ｄｐｉを２ビームで印字する機種では２個のＩＣで構成し（２ビーム×２色×２個）、４ビームで印字する機種では４個のＩＣで構成（４ビーム×１色×４個）できるような設計としておけば、ＩＣの個数増減により種々のビーム構成に対応可能となる。
【０００９】
このような複数のビームに所望の走査を行わせる制御装置に関し、例えば特許文献１には、光ビームの走査タイミングを容易に微細に調整できるようにすることを目的とした技術が開示されている。ここでは、クロックジェネレータによりレーザビーム基準位置検出用光検出器で検出された検出信号に、発振回路から供給されるビデオクロックを同期させ、遅延部によりクロックジェネレータで発生されたビデオクロックを所望の時間遅延させて、パラレル／シリアル変換回路に供給するようにしている。
【特許文献１】特開２００１−５１２１６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
例えば、タンデム方式の複数の感光体を走査する各ビームの制御を行う複数のＬＳＵ制御部を備えた構成において、仮に、２色目以降のＬＳＵ制御部が印字トリガを受けられるように構成できた場合、以下の課題が残る。すなわち、通常のスキャナ画像等を印字する場合には、各ＬＳＵ制御部は、タンデムピッチ（各感光体間の距離）分の遅延をかけて印字を開始すると同時に、次の下流のＬＳＵ制御部に印字開始信号を出力する（シリアルモード）。
【００１１】
一方、画質調整等のために特定のパターンを単色で印字するプロコンパターン印字においては、タンデムピッチを利用して各色同時に印字を開始する（パラレルモード）場合が多く、この場合には各ＬＳＵ制御部は、印字開始トリガの入出力間の遅延が実質的にゼロとなるようにしなければ、上記のようなプロコンパターン印字ができない。
【００１２】
また、ひとつのポリゴンミラーで複数色の印字光学系を形成するＬＳＵ（ワンポリゴンＬＳＵ）においては、印字の有効画像域外に設けた光センサにレーザ光が当たることにより生成される同期信号（ＢＤ（Beam Detector）信号）を各色共通に使用して、主走査方向の印字タイミングや副走査方向の印字ライン数の制御に使用する。
このときに、上記印字開始（トリガ）信号をＢＤ信号でサンプリングすることで印字開始タイミングを生成しているが、ＣＰＵは、ＢＤ信号とは非同期に印字開始信号を生成するため、たまたまＢＤ信号と近接したタイミングで印字開始信号が発生した場合には、各ＬＳＵ制御部でのＢＤ信号によるサンプリングにばらつきが発生し、色によって印字開始信号の認識タイミングにずれが発生する。
【００１３】
また、上記の課題に対応する方策を実施するために、複数のＬＳＵ制御部を同じＩＣで構成した場合、どのＩＣが何番目の色になっているかを設定しなければならず、設定の手間や設定用の端子の増加などが発生する。
ＣＰＵは、ＬＳＵから離れた位置に配置されることが多く、ハード信号線による印字開始トリガをＬＳＵまで長く引き回すことは、ノイズによる誤動作を生じる危険性がある。
【００１４】
また、上記の特許文献１では、レーザビーム基準位置検出用光検出器で検出された検出信号に、発振回路から供給されるビデオクロックを同期させ、主走査方向のタイミングを調整する記載があるが、複数の同一ＩＣによる構成での副走査方向の調整に関する記載はない。
【００１５】
本発明は、上述のごとき実情に鑑みてなされたもので、複数の感光体上に印字を行うためのレーザの走査を制御する複数のＬＳＵ制御部を備えた印字制御装置において、設定されたシリアルモードまたはパラレルモードに応じて印字開始信号の遅延の有無を切り替えることで、いずれのモードにおいても印字トリガのばらつきを防いで高品質の印字制御を可能とした印字制御装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１６】
上記課題を解決するために、第１の技術手段は、複数の感光体上に印字を行うためのレーザの走査を制御する複数のＬＳＵ制御部を備え、ＬＳＵ制御部は、ＬＳＵ制御部に入力する印字開始信号を、複数のＬＳＵ制御部間で順次伝達するためのトリガ入力部とトリガ出力部とを有する印字制御装置であって、複数の感光体の走査モードとして、パラレルモードまたはシリアルモードが設定されたときに、複数のＬＳＵ制御部は、設定されたモードに従って、印字開始信号のトリガ入力部からトリガ出力部への遅延の有無を切り替えることを特徴としたものである。
【００１７】
第２の技術手段は、第１の技術手段において、複数のＬＳＵ制御部のうち、印字開始信号の伝達の最上流に配されたＬＳＵ制御部は、印字制御を行う印字開始信号を、基準となる同期信号に同期させ、最上流に配されたＬＳＵ制御部以外のＬＳＵ制御部は、印字制御を行う印字開始信号を、基準となる同期信号に同期させないことを特徴としたものである。
【００１８】
第３の技術手段は、第２の技術手段において、複数のＬＳＵ制御部が、各ＬＳＵ制御部の動作条件を設定するための信号を共有すると共に、各ＬＳＵ制御部は、複数のＬＳＵ制御部から１つを特定するために入力されるＩＤ信号により、最上流に配されているかどうかを検知することを特徴としたものである。
【００１９】
第４の技術手段は、第１〜３のいずれかの技術手段において、複数のＬＳＵ制御部が、入力する印字開始信号または各ＬＳＵ制御部の動作条件の設定信号の何れかにより印字開始動作を行い、最上流に配されたＬＳＵ制御部のみが、動作条件の設定信号により印字開始動作を行うことを特徴としたものである。
【発明の効果】
【００２０】
複数の感光体上に印字を行うためのレーザの走査を制御する複数のＬＳＵ制御部を備えた印字制御装置において、設定されたシリアルモードまたはパラレルモードに応じて印字開始信号の遅延の有無を切り替えることで、いずれのモードにおいても印字トリガのばらつきを防いで高品質の印字制御を可能とした印字制御装置を提供することができる。
【００２１】
また、本発明では、通常のタンデム機での印字（シリアルモード）と、プロコン等の印字（パラレルモード）とにおいて印字開始用信号線を兼用可能となる。
さらに本発明では、印字開始信号と同期信号とが近接したタイミングで発生した場合においても、各ＬＳＵ制御部でのサンプリングのタイミングずれを防止でき、かつ、各ＬＳＵ制御部で遅延が累積することを防止でき、各制御部での開始タイミングを正しく同期させることができる。
【００２２】
さらに本発明では、複数のＬＳＵ制御部のどれが最上流かを、レジスタ設定識別用のＩＤで自動的に切り分けられるため、余分な端子等を用意する必要がない。
さらに本発明では、ＣＰＵからはレジスタ設定で印字トリガをかけることができ、ＬＳＵ制御部とＣＰＵとが離れている場合であっても、ＣＰＵからの印字トリガ専用信号を設ける必要がなくなると共に、ノイズによる誤動作をより防止できるようになる。
【発明を実施するための最良の形態】
【００２３】
以下、ブラック（ＢＬＡＣＫ）、シアン（ＣＹＡＮ）、マゼンタ（ＭＡＧＥＮＴＡ）、イエロー（ＹＥＬＬＯＷ）の４色を、各色４本のレーザビームで印字するタンデム方式の印字エンジンを例に説明する。
図１は、本発明を実施したカラーＭＦＰ（Multifunction Peripheral；複合機）の印字系概略ブロック図である。
カラーＭＦＰには、４個のＬＳＵ  ＡＳＩＣ（Application Specific Integrated Circuit）３ａ〜３ｄが搭載されているが、内部はすべて同じ構成であるため、ここではＬＳＵ  ＡＳＩＣ−０  （ブラック用）３ａと、ＬＳＵ  ＡＳＩＣ−１  （シアン用）３ｂのみ内部を図示し、ＬＳＵ  ＡＳＩＣ−２（マゼンタ用）３ｃ、及びＬＳＵ  ＡＳＩＣ−３（イエロー用）３ｄはその内部の図示を省略している。以下、ＬＳＵ  ＡＳＩＣを単にＡＳＩＣとして説明する。
【００２４】
なお、図１に示す各要素の符号において、ブラックに関連する要素には符号の末尾に“ａ”を付け、シアンに関連する要素には“ｂ”を付け、マゼンタに関連する要素には“ｃ”を付け、かつイエローに関連する要素には“ｄ”を付けているが、以下では各色に対応して備えられる共有の要素について、これらａ〜ｃを省略した共通の数字により説明する場合もある。
【００２５】
ＣＰＵ１は、全体の制御を行う。スキャナやパソコン（いずれも図示せず）から出力された画像データは、画像処理部４で印字に必要な処理が行われ、画像転送用の信号線５ａ〜５ｄ）を介してＬＳＵ制御部３ａ〜３ｄに転送される。ＬＳＵ制御部３ａ〜３ｄの動作条件の設定は、ＣＰＵ１からのレジスタ設定用信号線２を介して行われる。
ＬＳＵ制御部３ａ〜３ｄは、各色毎に全く同じＡＳＩＣを４個配したもので、１個のＬＳＵ制御部で、上記ブラック、シアン、マゼンタ、イエローのうちの１色の制御を行っている。
【００２６】
ＡＳＩＣ３ａ〜３ｄには、それぞれ動作設定用のレジスタ８が内蔵されており、ＣＰＵ１とレジスタ８との接続は、各ＡＳＩＣ３ａ〜３ｄで共通となっている。また、各ＡＳＩＣ３ａ〜３ｄには、２ｂｉｔのＩＤ設定用入力７が設けられている。これにより、各ＡＳＩＣ毎に異なるＩＤを設定することで、ＣＰＵ１からのレジスタ設定用信号線２が各ＡＳＩＣで共通接続されていても、個別にレジスタ設定が可能となっている。
【００２７】
図２は、ＣＰＵから各ＡＳＩＣにレジスタ設定する際のフォーマットをタイミングチャート形式で示した図である。
レジスタ設定は、設定したいＡＳＩＣ３ａ〜３ｄのＩＤ３０、レジスタアドレス３１、及び設定データ３２をそれぞれ１ｂｉｔずつ転送することで行われる。ＡＳＩＣ３ａ〜３ｄは、受信データの“ＩＤ０”、“ＩＤ１”がＩＤ０端子、ＩＤ１端子の値と一致した場合にのみレジスタへの書込みを行う。
【００２８】
なお、ここでは図示しないが、必要に応じてパリティｂｉｔを付加したり、ＡＳＩＣ３ａ〜３ｄが受信したデータをＣＰＵ１に返信し、ＣＰＵ１が返信データをチェックしたりすることで、ノイズによって転送データに誤りが発生した場合に、レジスタへの誤書込みを防止するか、もしくは転送データの再送信を行う構成とすることも可能である。
【００２９】
トリガ入力部６は、印字開始信号（トリガ信号）を入力し、入力した印字開始信号は、ＯＲ回路９によってレジスタ８からの信号とＯＲ処理され、同期処理回路１０とセレクタ１１とに分配される。セレクタ１１は、ＩＤ端子７からの値をＩＤ判定回路１２によって判定した結果により、ＯＲ回路９からの信号と、同期処理回路１０からの信号とを切り替える。
【００３０】
ＢＤセンサ１９は、ブラック印字用のレーザ光の非画像域に設けられた光センサで、ＬＤ（レーザダイオード）２０から照射されるレーザ光が入射することで、一走査毎の印字開始タイミング信号（ＢＤ信号）を各ＡＳＩＣ３ａ〜３ｄに出力する。また、同期処理回路１０は、上記ＢＤ信号とＯＲ回路９からの印字開始信号との同期処理を行う。同期処理回路１０の動作の詳細は後述する。
【００３１】
タンデムカウンタ１３は、ＢＤ信号をカウントすることで一定ライン数の遅延を発生させる。セレクタ１４は、セレクタ１１の出力とタンデムカウンタ１３の出力とを選択して出力する。セレクタ１４の切替は、印字がパラレルモードかシリアルモードかに応じて、ＣＰＵ１がレジスタ８を設定することで行われる。
【００３２】
セレクタ１４の出力は、トリガ出力部１８からＡＳＩＣ外に出力される一方、印字制御とデータ切替を行う回路（印字制御・データ切換回路１６）にも与えられ、実質的な印字開始信号として使用される。印字制御・データ切換回路１６には、ＭＦＰの調整に必要なテストパターン等を生成するパターン生成部１５が接続されており、必要に応じて画像処理部４からの画像か、テストパターンかを切り替えて、ＰＷＭ（Pulse Width Modulation）生成部１７に画像データとして出力する。
【００３３】
ＰＷＭ生成部１７は、画像データに応じてレーザ（ＬＤ（Laser Diode））２０をオン・オフ制御するパルスを生成する。ＬＤ２０で生成されたレーザ光は、ＬＳＵの光学系２１を通って各色の感光体２２に照射され、静電潜像の形成とトナーによる現像が行われる。
【００３４】
ブラックのトリガ出力部１８ａは、シアンのトリガ入力部６ｂに接続されており、シアンのＡＳＩＣ３ｂはブラックのＡＳＩＣ３ａのトリガ出力部１８ａから出力された印字開始信号により印字タイミングを得る。
同様に、シアンのトリガ出力部１８ｂは、マゼンタのＡＳＩＣ３ｃのトリガ入力部６ｃに接続され、マゼンタのトリガ出力部１８ｃはイエローのＡＳＩＣ３ｄのトリガ入力部６ｄに接続され、順にトリガ（印字開始信号）が伝達されるように構成されている。なお、ブラックのトリガ入力部６ａと、イエローのトリガ出力部１８ｄは使用されない。
【００３５】
図３は、ＬＳＵの構造の一例を模式的に示した図である。本図では図示しない４つのＬＤ（レーザダイオード）２０から出射したレーザ光（ＬＤ−１〜ＬＤ−４）は、シリンドリカルレンズ４１等の光学系を経てポリゴンミラー４２に集光される。ポリゴンミラー４２は、回転方向に複数の反射面を有し、モータによって回転することでレーザ光を反射しながら走査する。ポリゴンミラー４２で反射したレーザ光は、ｆθレンズ４３で作用を受けることにより、図示しない感光体２２の走査ライン上で等線速で走査される。
【００３６】
また、ポリゴンミラー４２で反射した光ビームのうち、ブラック用の光ビームの光路上にＢＤセンサ１９が備えられる。ブラック用の光ビームは、非画像領域内で折返しミラー４４によりその光路が折り返され、ＢＤ（Beam Detector）センサ１９に到達する。ＬＳＵでは、ＢＤセンサ１９のセンサ信号（ＢＤ信号）に基づいて、画像書き込みの開始位置を制御する。
【００３７】
図４は、ブラックとシアンの感光体２２ａ，２２ｂと、転写ベルト５１との位置関係を模式的に示す図で、シアンの感光体２２ｂの下流で、転写ベルト５１上に形成されるトナー像の例を示したものである。
ブラックの感光体２２ａに形成されたブラックのトナー像５０ａは、転写ベルト５１に転写されて、シアンの感光体２２ｂが転写ベルト５１と接触する位置まで搬送される。シアンの感光体２２ｂでは、シアンのトナー像５０ｂが形成されて転写ベルト５１に転写される。
【００３８】
ブラックとシアンの感光体２２ａ，２２ｂの距離はＬで示される。画像処理部４からの印字を行う場合には、各色をずれることなく位置合わせして印字する（シリアルモード）必要があることから、Ｌに相当する回数のＢＤ信号をタンデムカウンタ１３でカウントし、シアンの印字開始をブラックの印字開始からＬ相当遅延させる。
【００３９】
図５は、ブラックとシアンにより印字するパターンの例を示す図である。上記のような構成で図５（Ａ）に示すようなパターン５２を印字する場合には、ブラックとシアンのトナー像５０ａ，５０ｂは、図５（Ｂ）に示すように重なる必要がある。これは図示しないマゼンタ、イエローについても同様である。
【００４０】
図６は、ブラックとシアンにより印字するパターンの他の例を示す図である。図６（Ａ）に示すようなパターン５３は、各色のずれ量を測定するために印字されるもので、例えば一定枚数の通常の印字を行った等の条件が成立した場合に印字系の経時変化を補正するために、パターン生成部１５で生成して印字されるものである（パラレルモード）。
このようなパターン５３は、転写ベルト５１の下流に設けられた反射型センサ（図示せず）で各色の生成位置が検知され、検知タイミングから色毎のずれ量がＣＰＵ１により計算される。
【００４１】
色毎のずれ量測定に際しては、各色を個別、かつ印字タイミングが判っている状態でパターン５３を生成する必要がある。また、本来の印字をなるべく妨げないように、短時間で印字を完了する必要があるため、各色同時に印字を開始し、パターンの副走査長が各感光体のピッチＬの間に収まるようにすることで、印字と測定に必要な時間を短縮する。
【００４２】
シリアルモードの印字を行う場合の動作について、図１を参照しながら説明する。
ＣＰＵ１からの印字開始信号（印字トリガ信号）によりレジスタ８ａの該当するアドレスを“１”とすることで、ＯＲ回路９ａに“１”が入力され、トリガがかかる。なお、ＣＰＵ１からのトリガ入力部６ａに信号線を接続することで、上記のレジスタアクセスによらないで印字開始をかけることも可能である。
【００４３】
ＩＤ判定回路１２は“ＩＤ０”、“ＩＤ１”が共に“０”であるかどうかを判定するため、ブラックのＬＳＵ  ＡＳＩＣ３ａのみがセレクタ１１で同期処理回路１０を選択し、その他のＬＳＵ  ＡＳＩＣ３ｂ〜３ｄは、セレクタ１１がＯＲ回路９の出力を選択する。
【００４４】
つまり、複数のＬＳＵ制御部３は、入力する印字開始信号または各ＬＳＵ制御部３の動作条件の設定信号の何れかにより印字開始動作を行い、最上流に配されたＬＳＵ制御部３ａのみが、動作条件の設定信号により印字開始動作を行う。
【００４５】
図７及び図８は、印字開始信号に対する各色の印字タイミングの例を説明するための図で、図７は本発明に係る実施形態の同期処理がある場合のタイミングを示す図で、図８は比較例として同期処理がない場合のタイミングを示す図である。
シリアルモードの場合には、各ＡＳＩＣ３ａ〜３ｄのトリガ出力と印字タイミングは各感光体のピッチＬ分だけ遅延がかかるように制御されるが、ここでは判りやすくするために各ＡＳＩＣの遅延はゼロとし、実質的にパラレルモードと同等の状態で図示している。
図７に示すように、同期処理回路１０は、ＢＤ信号と非同期に入力されるＣＰＵからの印字開始信号を検知すると、ＢＤ信号の半周期分の遅延５１をかけて、印字開始信号を出力する。ＢＤ信号の周期は十分な長さであるため、同期処理回路１０によって補正された印字開始信号を以降の回路で使用すれば、図７に示すように、各ＡＳＩＣの遅延やばらつきによって、印字開始タイミングが特定のＢＤ信号よりも前と認識されたり、後と認識されたりすることはない。
【００４６】
これに対して図８では、上記のような同期処理を行っていない。ひとつのポリゴンミラーで複数色の印字光学系を形成するＬＳＵ  においては、印字の有効画像域外に設けたＢＤセンサ１９により生成されるＢＤ信号を各色共通に使用して、主走査方向の印字タイミングや副走査方向の印字ライン数の制御に使用している。このとき、印字開始信号もまた、ＢＤ信号でサンプリングされることで印字開始タイミングを生成するが、ＣＰＵ１は、ＢＤ信号とは非同期に印字開始信号を生成するため、たまたまＢＤ信号と近接したタイミングで印字開始信号が発生した場合には、各ＬＳＵ制御部でのＢＤ信号によるサンプリングにばらつきが発生し、色によって印字開始信号の認識タイミングにずれが発生してしまう。
【００４７】
本発明に係る実施形態では、図１のセレクタ１１により選択された印字開始信号によって、タンデムカウンタ１３が起動され、ＢＤ信号をカウント開始する。タンデムカウンタ１３は、図４のＬに相当する分のＢＤ信号をカウントすると信号を出力するため、Ｌ相当分の遅延が生成される。
なお、タンデムカウントは、ブラックの場合のみ１ライン程度の長さとすれば、ＣＰＵ１からの印字開始設定から、ブラックの印字開始までを縮められる。
【００４８】
セレクタ１４は、シリアルモードではタンデムカウンタ１３の出力を選択するため、印字制御部１６はタンデムカウンタ１３での遅延分遅れて、画像処理部４からの画像データに従って、印字を開始する。
また、同時にトリガ出力１８ａに印字開始信号が出力されるため、ＬＳＵ  ＡＳＩＣ−１（シアン）３ｂは、ブラックの印字開始を起点として、ブラックで説明した動作と同じ動作を行う。
【００４９】
ただしシアン以降のＡＳＩＣ３ｂ〜３ｄでは、ＯＲ回路９の有効な入力はトリガ入力部６であること、ＩＤ判定回路１２はＯＲ回路出力を選択すること、がブラックの場合と異なる。
これにより、シアン以降のＡＳＩＣ３ｂ〜３ｄでは、ＣＰＵ１の印字開始信号ではなく、感光体のピッチＬ相当分の遅延がかかった状態で、ハ−ド的に順次トリガがかかると共に、各ＡＳＩＣ３ｂ〜３ｄにおける印字開始信号には同期処理回路１０の影響が出ず、ブラックの同期処理回路１０ａで補正された、ＢＤ信号の中央で変化する印字開始信号で動作するため、印字開始がＢＤ信号の１周期分乱れることはない。
【００５０】
パラレルモードで印字を行う場合は、上記のシリアルモードとは以下の点が異なる。
すなわち、パラレルモードでは、セレクタ１４は、セレクタ１１の出力を選択するように設定され、各色のＡＳＩＣ３ａ〜３ｄにおいてタンデムカウンタ１３による遅延は発生および累積しない。
これにより、ＣＰＵ１がブラックのＬＳＵ  ＡＳＩＣ１３ａに印字トリガをかけると、各ＬＳＵ  ＡＳＩＣ１３ａ〜１３ｄに同時に印字トリガがかかると共に、ブラックの同期処理回路１０ａでの同期処理は行われるため、図７に示すように、ＣＰＵ１からの印字開始信号がＢＤ信号とほぼ同タイミングで発生した場合にも、各ＡＳＩＣでのタイミングのずれや微小な遅延によって、特定の色のみ印字タイミングが１ＢＤ信号分遅延するといった不具合が発生しない。
なおパラレルモードでは、パターン生成部１５と印字制御部１６とは、図６（Ａ）に示すようなパターン５３を発生するように、ＣＰＵ１により設定される。
【００５１】
図９は、シリアルモードで印字した際のＢＤ信号と各色の印字タイミングとを示した図である。上記のようにＣＰＵ１からの印字開始信号は、ＢＤ信号とは非同期で入力されるため、印字開始信号とＢＤ信号との関係６０は毎回変化するが、各ＡＳＩＣのトリガ出力信号とＢＤ信号との関係６１ａ〜６１ｄは、ＢＤ信号のほぼ中央で変化し、各ＡＳＩＣの印字開始タイミングは乱れることはなく、各色は感光体間の距離相当だけ遅延をかけて印字を行う。
図１０は、同様にパラレルモードで印字した際のＢＤ信号と各色の印字タイミングとを示した図である。印字開始とＢＤ信号との関係が乱れないのは図９の場合と同様である。
【００５２】
上記のように本発明の印字制御装置の実施形態によれば、シリアルモードでは、通常のタンデム機での印字を実現するために、各ＬＳＵ制御部３で必要なライン数の遅延をかけて、次の色のＬＳＵ制御部３に印字開始信号を出力する。また、プロコン等では各色を同時に印字開始させるパラレルモードを使用するが、完全に同時に印字開始するには上記のような遅延がかかると制御ができないため、パラレルモード時はＬＳＵ制御部３内の遅延を切り替える構成とする。これにより、各色で遅延のない同時印字トリガが可能となり、かつトリガ信号用の端子（トリガ入力部及びトリガ出力部）をパラレルとシリアルで兼用可能となる。
【００５３】
さらに、印字開始信号はＢＤ信号の同期信号でサンプリングされるため、従来では、両者の発生タイミングが近接した場合に各ＬＳＵ制御部でサンプリングのタイミングがずれる可能性があり、また、ノイズによる印字開始信号の誤検知を防止すると、検知回路による遅延が発生するが、本実施形態によれば、最上流のＬＳＵ制御部３ａが、印字開始信号のノイズ除去と、同期信号と競合しないタイミングへの補正を行い、下流の各ＬＳＵ制御部３ｂ〜３ｄに補正後の印字開始信号を渡すようにしている。これにより、各ＬＳＵ制御部３で遅延が発生することを防止し、各ＬＳＵ制御部３での開始タイミングを正しく同期させることができ、各ＬＳＵ制御部３毎の印字トリガのばらつきを防ぐことができる。
【００５４】
さらに本実施形態では、複数のＬＳＵ制御部３のどれが最上流かを、レジスタ設定識別用のＩＤで自動的に切り分けられるため、余分な端子等を用意する必要がない。また、ＣＰＵ１からはレジスタ設定で印字トリガをかけることができ、ＣＰＵ１からのハードトリガ信号を設ける必要がなくなる。
【図面の簡単な説明】
【００５５】
【図１】本発明を実施したカラーＭＦＰ（Multifunction Peripheral；複合機）の印字系概略ブロック図である。
【図２】ＣＰＵから各ＡＳＩＣにレジスタ設定する際のフォーマットをタイミングチャート形式で示した図である。
【図３】ＬＳＵの構造の一例を模式的に示した図である。
【図４】ブラックとシアンの感光体２２ａ，２２ｂと、転写ベルト５１との位置関係を模式的に示す図である。
【図５】ブラックとシアンにより印字するパターンの例を示す図である。
【図６】ブラックとシアンにより印字するパターンの他の例を示す図である。
【図７】本発明に係る実施形態の同期処理がある場合のタイミングを示す図である。
【図８】比較例として同期処理がない場合のタイミングを示す図である。
【図９】シリアルモードで印字した際のＢＤ信号と各色の印字タイミングとを示した図である。
【図１０】同様にパラレルモードで印字した際のＢＤ信号と各色の印字タイミングとを示した図である。
【符号の説明】
【００５６】
１…ＣＰＵ、２…レジスタ設定用信号線、３…ＬＳＵ制御部、３ａ，３ｂ…ＬＳＵ制御部、４…画像処理部、５ａ…信号線、６…トリガ入力部、６ａ…トリガ入力部、６ｂ…トリガ入力部、７…ＩＤ設定用入力、８…レジスタ、８ａ…レジスタ、９…ＯＲ回路、９ａ…ＯＲ回路、１０…同期処理回路、１０ａ…同期処理回路、１１…セレクタ、１２…ＩＤ判定回路、１３…タンデムカウンタ、１４…セレクタ、１５…パターン生成部、１６…印字制御・データ切換回路、１６ａ…印字制御部、１７…ＰＷＭ生成部、１７ａ…ＰＷＭ生成部、１８…トリガ出力部、１８ａ…トリガ出力部、１８ｂ…トリガ出力部、１８ｃ…トリガ出力部、１８ｄ…トリガ出力部、１９…ＢＤセンサ、２０…ＬＤ、２１…光学系、２２…感光体、２２ａ，２２ｂ…感光体、３１…レジスタアドレス、３２…設定データ、４２…ポリゴンミラー、４３…レンズ、４４…ミラー、５０ａ，５０ｂ…トナー像、５１…転写ベルト、５１ａ…転写ベルト、５２，５３…パターン。
【図１】
2009274253.tif 000003
【図２】
2009274253.tif 000004
【図３】
2009274253.tif 000005
【図４】
2009274253.tif 000006
【図５】
2009274253.tif 000007
【図６】
2009274253.tif 000008
【図７】
2009274253.tif 000009
【図８】
2009274253.tif 000010
【図９】
2009274253.tif 000011
【図１０】
2009274253.tif 000012