(57)【要約】【課題】帯域幅の可変と広帯域な同調範囲を同時に実現することができる可変フィルタを得ることを目的とする。【解決手段】一端が複数の可変キャパシタ２間に接続され、他端が接地されている可変キャパシタ４と、一端が複数の可変キャパシタ２間に接続され、他端が接地されているインダクタ５，６と、一端がインダクタ５，６の途中に接続され、他端が接地されているスイッチング素子７とから可変共振器３を構成する。これにより、帯域幅の可変と広帯域な同調範囲を同時に実現することができる。【選択図】図１
2009165066.tif 000002
【特許請求の範囲】
【請求項１】
第１の入出力端子と第２の入出力端子の間に直列に接続されている複数の可変容量と、一端が上記複数の可変容量間に接続され、他端が接地されている可変共振器とを備えた可変フィルタにおいて、上記可変共振器は、一端が上記複数の可変容量間に接続され、他端が接地されている可変キャパシタと、一端が上記複数の可変容量間に接続され、他端が接地されているインダクタと、一端が上記インダクタの途中に接続され、他端が接地されているスイッチング素子とから構成されていることを特徴とする可変フィルタ。
【請求項２】
第１の入出力端子と第２の入出力端子の間に直列に接続されている複数の可変容量と、一端が上記複数の可変容量間に接続され、他端が接地されている可変共振器とを備えた可変フィルタにおいて、上記可変容量は、他の可変容量と直列に接続されている可変キャパシタと、上記可変キャパシタと並列に接続されている固定キャパシタ及びスイッチング素子からなる直列回路とから構成されていることを特徴とする可変フィルタ。
【請求項３】
可変共振器は、一端が複数の可変容量間に接続され、他端が接地されている可変キャパシタと、一端が上記複数の可変容量間に接続され、他端が接地されているインダクタと、一端が上記インダクタの途中に接続され、他端が接地されているスイッチング素子とから構成されていることを特徴とする請求項２記載の可変フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、帯域幅が可変で、広帯域同調特性を有する可変フィルタに関するものである。
【背景技術】
【０００２】
従来の可変フィルタでは、第１の入出力端子と第２の入出力端子の間に、複数の可変容量ダイオードが接続されており、制御電圧端子から制御電圧を加えることにより、同調特性及び帯域幅を可変にしている（例えば、特許文献１を参照）。
【０００３】
【特許文献１】特開平７−３０３０１９号公報（図１１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の可変フィルタは以上のように構成されているので、制御電圧端子から制御電圧を加えることで、同調特性及び帯域幅を可変にすることができる。しかし、可変容量ダイオードを用いているので、同調範囲が制限されてしまい、広帯域な同調範囲を実現することができないなどの課題があった。
【０００５】
この発明は上記のような課題を解決するためになされたもので、帯域幅の可変と広帯域な同調範囲を同時に実現することができる可変フィルタを得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る可変フィルタは、一端が複数の可変容量間に接続され、他端が接地されている可変キャパシタと、一端が複数の可変容量間に接続され、他端が接地されているインダクタと、一端がインダクタの途中に接続され、他端が接地されているスイッチング素子とから可変共振器を構成するようにしたものである。
【発明の効果】
【０００７】
この発明によれば、一端が複数の可変容量間に接続され、他端が接地されている可変キャパシタと、一端が複数の可変容量間に接続され、他端が接地されているインダクタと、一端がインダクタの途中に接続され、他端が接地されているスイッチング素子とから可変共振器を構成するようにしたので、帯域幅の可変と広帯域な同調範囲を同時に実現することができる効果がある。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
図１はこの発明の実施の形態１による可変フィルタを示す構成図であり、図において、入出力端子１ａは信号を入出力する第１の入出力端子である。入出力端子１ｂは信号を入出力する第２の入出力端子である。
可変キャパシタ２ａ，２ｂ，２ｃ，２ｄは入出力端子１ａと入出力端子１ｂの間に直列に接続されている可変容量である。
【０００９】
可変共振器３ａは一端が可変キャパシタ２ａと可変キャパシタ２ｂの接続部分と接続され、他端が接地されている。
可変共振器３ｂは一端が可変キャパシタ２ｂと可変キャパシタ２ｃの接続部分と接続され、他端が接地されている。
可変共振器３ｃは一端が可変キャパシタ２ｃと可変キャパシタ２ｄの接続部分と接続され、他端が接地されている。
【００１０】
可変共振器３ａの可変キャパシタ４ａは一端が可変キャパシタ２ａと可変キャパシタ２ｂの接続部分と接続され、他端が接地されており、容量を可変することができる。
可変共振器３ａのインダクタ５ａは一端が可変キャパシタ２ａと可変キャパシタ２ｂの接続部分と接続されている。
可変共振器３ａのインダクタ６ａは一端がインダクタ５ａの他端と接続され、他端が接地されている。
可変共振器３ａのスイッチング素子７ａは一端がインダクタ５ａの他端と接続され、他端が接地されている。
【００１１】
可変共振器３ｂの可変キャパシタ４ｂは一端が可変キャパシタ２ｂと可変キャパシタ２ｃの接続部分と接続され、他端が接地されており、容量を可変することができる。
可変共振器３ｂのインダクタ５ｂは一端が可変キャパシタ２ｂと可変キャパシタ２ｃの接続部分と接続されている。
可変共振器３ｂのインダクタ６ｂは一端がインダクタ５ｂの他端と接続され、他端が接地されている。
可変共振器３ｂのスイッチング素子７ｂは一端がインダクタ５ｂの他端と接続され、他端が接地されている。
【００１２】
可変共振器３ｃの可変キャパシタ４ｃは一端が可変キャパシタ２ｃと可変キャパシタ２ｄの接続部分と接続され、他端が接地されており、容量を可変することができる。
可変共振器３ｃのインダクタ５ｃは一端が可変キャパシタ２ｃと可変キャパシタ２ｄの接続部分と接続されている。
可変共振器３ｃのインダクタ６ｃは一端がインダクタ５ｃの他端と接続され、他端が接地されている。
可変共振器３ｃのスイッチング素子７ｃは一端がインダクタ５ｃの他端と接続され、他端が接地されている。
【００１３】
次に動作について説明する。
例えば、入出力端子１ａから入力された信号は、可変キャパシタ２ａ，２ｂ，２ｃ，２ｄを通過して、入出力端子１ｂから出力されるが、可変キャパシタ２ａ，２ｂ，２ｃ，２ｄは、容量を可変することができるので、入力信号が通過する際、その入力信号の帯域幅を可変することができる。
【００１４】
また、可変キャパシタ２ａ，２ｂ，２ｃ，２ｄの間には、可変共振器３ａ，３ｂ，３ｃが接続されており、可変共振器３ａ，３ｂ，３ｃは、可変キャパシタ４ａ，４ｂ，４ｃを用いて構成されている。
可変キャパシタ４ａ，４ｂ，４ｃは、容量を可変することができるので、共振周波数を可変して、入力信号の同調範囲を可変することができる。
このとき、可変共振器３ａ，３ｂ，３ｃのスイッチング素子７ａ，７ｂ，７ｃは、一端がインダクタ５ａ，５ｂ，５ｃとインダクタ６ａ，６ｂ，６ｃの間に接続され、他端が接地されているので、オン／オフすることにより、共振周波数の可変比を大きくして、同調範囲を広げることができる。
【００１５】
ここで、図２は２帯域を可変する場合の特性例を示す説明図である。
図２において、ＢＷａは中心周波数がｆａの帯域幅、ＢＷｂは中心周波数がｆｂの帯域幅である。
ＲＷは中心周波数ｆａ−ｆｂの間を示す同調範囲である。
この実施の形態１によれば、スイッチング素子７ａ，７ｂ，７ｃをオン／オフすることにより、同調範囲ＲＷを広げることができる。
【００１６】
以上で明らかなように、この実施の形態１によれば、一端が複数の可変キャパシタ２間に接続され、他端が接地されている可変キャパシタ４と、一端が複数の可変キャパシタ２間に接続され、他端が接地されているインダクタ５，６と、一端がインダクタ５，６の途中に接続され、他端が接地されているスイッチング素子７とから可変共振器３を構成するようにしたので、帯域幅の可変と広帯域な同調範囲を同時に実現することができる効果を奏する。
【００１７】
なお、この実施の形態１では、フィルタの段数が３段であるものについて示したが、これは一例に過ぎず、フィルタの段数が１段や２段、あるいは、４段以上であってもよく、同様の効果を奏することができる。
【００１８】
実施の形態２．
図３はこの発明の実施の形態２による可変フィルタを示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
固定キャパシタ１１ａは一端が入出力端子１ａと接続され、他端がスイッチング素子１２ａと接続されており、固定キャパシタ１１ａ及びスイッチング素子１２ａからなる直列回路が可変キャパシタ２ａと並列に接続されている。なお、可変キャパシタ２ａ及び当該直列回路から可変容量が構成されている。
固定キャパシタ１１ｂは一端が可変キャパシタ２ａの他端と接続され、他端がスイッチング素子１２ｂと接続されており、固定キャパシタ１１ｂ及びスイッチング素子１２ｂからなる直列回路が可変キャパシタ２ｂと並列に接続されている。なお、可変キャパシタ２ｂ及び当該直列回路から可変容量が構成されている。
【００１９】
固定キャパシタ１１ｃは一端が可変キャパシタ２ｂの他端と接続され、他端がスイッチング素子１２ｃと接続されており、固定キャパシタ１１ｃ及びスイッチング素子１２ｃからなる直列回路が可変キャパシタ２ｃと並列に接続されている。なお、可変キャパシタ２ｃ及び当該直列回路から可変容量が構成されている。
固定キャパシタ１１ｄは一端が可変キャパシタ２ｃの他端と接続され、他端がスイッチング素子１２ｄと接続されており、固定キャパシタ１１ｄ及びスイッチング素子１２ｄからなる直列回路が可変キャパシタ２ｄと並列に接続されている。なお、可変キャパシタ２ｄ及び当該直列回路から可変容量が構成されている。
【００２０】
図３の例では、図１と異なり、可変共振器３ａ，３ｂ，３ｃには、スイッチング素子７ａ，７ｂ，７ｃが実装されておらず、インダクタ５ａ，５ｂ，５ｃの他端が接地されている。
【００２１】
次に動作について説明する。
例えば、入出力端子１ａから入力された信号は、可変キャパシタ２ａ，２ｂ，２ｃ，２ｄを通過して、入出力端子１ｂから出力されるが、可変キャパシタ２ａ，２ｂ，２ｃ，２ｄは、容量を可変することができるので、入力信号が通過する際、その入力信号の帯域幅を可変することができる。
このとき、可変キャパシタ２ａ，２ｂ，２ｃ，２ｄには、スイッチング素子１２ａ，１２ｂ，１２ｃ，１２ｄを有する直列回路が並列に接続されているので、スイッチング素子１２ａ，１２ｂ，１２ｃ，１２ｄをオン／オフすることにより、容量の可変比を大きくして、入力信号の帯域幅を広げることができる。
【００２２】
また、可変キャパシタ２ａ，２ｂ，２ｃ，２ｄの間には、可変共振器３ａ，３ｂ，３ｃが接続されており、可変共振器３ａ，３ｂ，３ｃは、可変キャパシタ４ａ，４ｂ，４ｃを用いて構成されている。
可変キャパシタ４ａ，４ｂ，４ｃは、容量を可変することができるので、共振周波数を可変して、入力信号の同調範囲を可変することができる。
【００２３】
以上で明らかなように、この実施の形態２によれば、可変キャパシタ２が固定キャパシタ１１及びスイッチング素子１２からなる直列回路と並列に接続されているので、広範囲な帯域幅の可変と同調範囲を同時に実現することができる効果を奏する。
【００２４】
なお、この実施の形態２では、フィルタの段数が３段であるものについて示したが、これは一例に過ぎず、フィルタの段数が１段や２段、あるいは、４段以上であってもよく、同様の効果を奏することができる。
【００２５】
実施の形態３．
図４はこの発明の実施の形態３による可変フィルタを示す構成図であり、図において、図１及び図３と同一符号は同一または相当部分を示すので説明を省略する。
【００２６】
次に動作について説明する。
例えば、入出力端子１ａから入力された信号は、可変キャパシタ２ａ，２ｂ，２ｃ，２ｄを通過して、入出力端子１ｂから出力されるが、可変キャパシタ２ａ，２ｂ，２ｃ，２ｄは、容量を可変することができるので、入力信号が通過する際、その入力信号の帯域幅を可変することができる。
このとき、可変キャパシタ２ａ，２ｂ，２ｃ，２ｄには、スイッチング素子１２ａ，１２ｂ，１２ｃ，１２ｄを有する直列回路が並列に接続されているので、スイッチング素子１２ａ，１２ｂ，１２ｃ，１２ｄをオン／オフすることにより、容量の可変比を大きくして、入力信号の帯域幅を広げることができる。
【００２７】
また、可変キャパシタ２ａ，２ｂ，２ｃ，２ｄの間には、可変共振器３ａ，３ｂ，３ｃが接続されており、可変共振器３ａ，３ｂ，３ｃは、可変キャパシタ４ａ，４ｂ，４ｃを用いて構成されている。
可変キャパシタ４ａ，４ｂ，４ｃは、容量を可変することができるので、共振周波数を可変して、入力信号の同調範囲を可変することができる。
このとき、可変共振器３ａ，３ｂ，３ｃのスイッチング素子７ａ，７ｂ，７ｃは、一端がインダクタ５ａ，５ｂ，５ｃとインダクタ６ａ，６ｂ，６ｃの間に接続され、他端が接地されているので、オン／オフすることにより、共振周波数の可変比を大きくして、同調範囲を広げることができる。
【００２８】
以上で明らかなように、この実施の形態３によれば、一端が複数の可変キャパシタ２間に接続され、他端が接地されている可変キャパシタ４と、一端が複数の可変キャパシタ２間に接続され、他端が接地されているインダクタ５，６と、一端がインダクタ５，６の途中に接続され、他端が接地されているスイッチング素子７とから可変共振器３が構成され、また、可変キャパシタ２が固定キャパシタ１１及びスイッチング素子１２からなる直列回路と並列に接続されているので、広範囲な帯域幅の可変と広範囲な同調範囲を同時に実現することができる効果を奏する。
【００２９】
なお、この実施の形態３では、フィルタの段数が３段であるものについて示したが、これは一例に過ぎず、フィルタの段数が１段や２段、あるいは、４段以上であってもよく、同様の効果を奏することができる。
【００３０】
実施の形態４．
図５はこの発明の実施の形態４による可変フィルタを示す構成図であり、図において、図４と同一符号は同一または相当部分を示すので説明を省略する。
図５の可変フィルタは、図４の可変フィルタの一部の構成要素を他の構成要素に置き換えたものである。
図４の可変キャパシタ２ａは、固定キャパシタ３１ａ及びバラクタダイオード３２ａの直列回路に置き換えられ、図４の可変キャパシタ２ｂは、固定キャパシタ３１ｂ及びバラクタダイオード３２ｂの直列回路に置き換えられ、図４の可変キャパシタ２ｃは、固定キャパシタ３１ｃ及びバラクタダイオード３２ｃの直列回路に置き換えられ、図４の可変キャパシタ２ｄは、固定キャパシタ３１ｄ及びバラクタダイオード３２ｄの直列回路に置き換えられている。
【００３１】
図４のスイッチング素子１２ａ，１２ｂ，１２ｃ，１２ｄは、ＰＩＮダイオード３３ａ，３３ｂ，３３ｃ，３３ｄに置き換えられている。
図４の可変キャパシタ４ａは、固定キャパシタ３４ａ及びバラクタダイオード３５ａからなる直列回路に置き換えられ、図４の可変キャパシタ４ｂは、固定キャパシタ３４ｂ及びバラクタダイオード３５ｂからなる直列回路に置き換えられ、図４の可変キャパシタ４ｃは、固定キャパシタ３４ｃ及びバラクタダイオード３５ｃからなる直列回路に置き換えられている。
【００３２】
図４のスイッチング素子７ａは、固定キャパシタ３６ａ及びＰＩＮダイオード３７ａからなる直列回路に置き換えられ、図４のスイッチング素子７ｂは、固定キャパシタ３６ｂ及びＰＩＮダイオード３７ｂからなる直列回路に置き換えられ、図４のスイッチング素子７ｃは、固定キャパシタ３６ｃ及びＰＩＮダイオード３７ｃからなる直列回路に置き換えられている。
【００３３】
インダクタ３８ａは一端が固定キャパシタ１１ａ及びＰＩＮダイオード３３ａの間に接続され、他端が制御端子２１ａと接続されている。
インダクタ３８ｂは一端が固定キャパシタ１１ｂ及びＰＩＮダイオード３３ｂの間に接続され、他端が制御端子２１ａと接続されている。
インダクタ３８ｃは一端が固定キャパシタ１１ｃ及びＰＩＮダイオード３３ｃの間に接続され、他端が制御端子２１ａと接続されている。
インダクタ３８ｄは一端が固定キャパシタ１１ｄ及びＰＩＮダイオード３３ｄの間に接続され、他端が制御端子２１ａと接続されている。
【００３４】
抵抗３９ａは一端が固定キャパシタ３１ａ及びバラクタダイオード３２ａの間に接続され、他端が制御端子２１ｃと接続されている。
抵抗３９ｂは一端が固定キャパシタ３１ｂ及びバラクタダイオード３２ｂの間に接続され、他端が制御端子２１ｂと接続されている。
抵抗３９ｃは一端が固定キャパシタ３１ｃ及びバラクタダイオード３２ｃの間に接続され、他端が制御端子２１ｂと接続されている。
抵抗３９ｄは一端が固定キャパシタ３１ｄ及びバラクタダイオード３２ｄの間に接続され、他端が制御端子２１ｃと接続されている。
【００３５】
抵抗４０ａは一端が固定キャパシタ３４ａ及びバラクタダイオード３５ａの間に接続され、他端が制御端子２１ｄと接続されている。
抵抗４０ｂは一端が固定キャパシタ３４ｂ及びバラクタダイオード３５ｂの間に接続され、他端が制御端子２１ｅと接続されている。
抵抗４０ｃは一端が固定キャパシタ３４ｃ及びバラクタダイオード３５ｃの間に接続され、他端が制御端子２１ｄと接続されている。
【００３６】
インダクタ４１ａは一端が固定キャパシタ３６ａ及びＰＩＮダイオード３７ａの間に接続され、他端が制御端子２１ｆと接続されている。
インダクタ４１ｂは一端が固定キャパシタ３６ｂ及びＰＩＮダイオード３７ｂの間に接続され、他端が制御端子２１ｆと接続されている。
インダクタ４１ｃは一端が固定キャパシタ３６ｃ及びＰＩＮダイオード３７ｃの間に接続され、他端が制御端子２１ｆと接続されている。
【００３７】
次に動作について説明する。
図５の可変フィルタの基本的な動作は、図４の可変フィルタの動作と同じである。
ただし、図４の可変キャパシタ２ａ等は、固定キャパシタ３１ａ及びバラクタダイオード３２ａの直列回路等に置き換えられているので、図４の可変キャパシタ２ａ等よりも、容量の可変比を大きくして、さらに入力信号の帯域幅を広げることができる。
【００３８】
また、図４の可変キャパシタ４ａ等は、固定キャパシタ３４ａ及びバラクタダイオード３５ａからなる直列回路等に置き換えられているので、図４の可変キャパシタ４ａ等よりも、容量の可変比を大きくして、さらに、共振周波数の可変幅を広げることができる。
また、図４のスイッチング素子７ａ等は、固定キャパシタ３６ａ及びＰＩＮダイオード３７ａからなる直列回路等に置き換えられているので、図４のスイッチング素子７ａ等よりも、共振周波数の可変比を大きくして、さらに同調範囲を広げることができる。
【００３９】
なお、この実施の形態４では、スイッチング素子としてＰＩＮダイオード３３ａ，３３ｂ，３３ｃ，３３ｄ，３７ａ，３７ｂ，３７ｃ，３７ｄが用いられるものを示したが、スイッチング素子としてトランジスタや機械的スイッチを用いてもよく、同様の効果を奏することができる。
また、この実施の形態４では、可変キャパシタとしてバラクタダイオード３２ａ，３２ｂ，３２ｃ，３２ｄ，３５ａ，３５ｂ，３５ｃ，３５ｄが用いられるものについて示したが、可変キャパシタとしてダイオードや機械的容量可変手段を用いてもよく、同様の効果を奏することができる。
【００４０】
上記実施の形態１〜４において、接地手段として高周波接地手段を用いてもよく、また、インダクタとして分布定数線路、スパイラルインダクタ、メアンダインダクタやヘリカルインダクタを用いてもよく、また、キャパシタとしてＭＩＭキャパシタやインターディジタル型キャパシタを用いてもよく、同様の効果を奏することができる。
また、半導体素子とインダクタ、キャパシタを一体化して、ＭＭＩＣ化しても同様な効果が得られる。
【図面の簡単な説明】
【００４１】
【図１】この発明の実施の形態１による可変フィルタを示す構成図である。
【図２】２帯域を可変する場合の特性例を示す説明図である。
【図３】この発明の実施の形態２による可変フィルタを示す構成図である。
【図４】この発明の実施の形態３による可変フィルタを示す構成図である。
【図５】この発明の実施の形態４による可変フィルタを示す構成図である。
【符号の説明】
【００４２】
１ａ  入出力端子（第１の入出力端子）、１ｂ  入出力端子（第２の入出力端子）、２ａ，２ｂ，２ｃ，２ｄ  可変キャパシタ（可変容量）、３ａ，３ｂ，３ｃ  可変共振器、４ａ，４ｂ，４ｃ  可変キャパシタ、５ａ，５ｂ，５ｃ，６ａ，６ｂ，６ｃ，３８ａ，３８ｂ，３８ｃ，３８ｄ，４１ａ，４１ｂ，４１ｃ  インダクタ、７ａ，７ｂ，７ｃ  スイッチング素子、１１ａ，１１ｂ，１１ｃ  固定キャパシタ（可変容量）、１２ａ，１２ｂ，１２ｃ  スイッチング素子（可変容量）、２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅ，２１ｆ  制御端子、３１ａ，３１ｂ，３１ｃ，３１ｄ，３４ａ，３４ｂ，３４ｃ，３６ａ，３６ｂ，３６ｃ  固定キャパシタ、３２ａ，３２ｂ，３２ｃ，３２ｄ，３５ａ，３５ｂ，３５ｃ  バラクタダイオード、３３ａ，３３ｂ，３３ｃ，３３ｄ，３７ａ，３７ｂ，３７ｃ  ＰＩＮダイオード、３９ａ，３９ｂ，３９ｃ，３９ｄ，４０ａ，４０ｂ，４０ｃ  抵抗。
【図１】
2009165066.tif 000003
【図２】
2009165066.tif 000004
【図３】
2009165066.tif 000005
【図４】
2009165066.tif 000006
【図５】
2009165066.tif 000007