(57)【要約】【課題】  ＡＣＦ等の実装技術を用いることで、ワイヤボンディングされていた出力パッドをバンプに変更し、かつ、バンプの形状と配置との関係で回路レイアウトを適正化することで、特に矩形状ＩＣチップの短手辺の長さを短縮してＩＣチップサイズをさらに小型化すること。【解決手段】  矩形状の多出力駆動ＩＣ３０は、その長手辺３４ａと平行な第１の方向Ｘに沿って一直線上に配置された複数の出力バンプ３２と、複数の出力バンプの各々に接続され、各々が複数の出力バンプ３２の一つに出力する複数の単位回路４０とを有する。複数の単位回路の各々の最終段には出力トランジスタ部ＯＣｊが設けられ、出力トランジスタ部ＯＣｊは複数の出力バンプ３２の一つに共通接続される複数の単位トランジスタ１２０を含む。複数の単位トランジスタ１２０の少なくとも一部は、複数の出力バンプのうち第１の方向Ｘで隣り合う２つの出力バンプ３２間に配置されている。【選択図】      図５
2009218516.tif 000002
【特許請求の範囲】
【請求項１】
長手辺及び短手辺を含む矩形状ＩＣの前記長手辺と平行な第１の方向に沿って一直線上に配置された複数の出力バンプと、
前記複数の出力バンプの各々に接続され、各々が前記複数の出力バンプの一つに出力する複数の単位回路と、
を有し、
前記複数の単位回路の各々の最終段には出力トランジスタ部が設けられ、前記出力トランジスタ部は前記複数の出力バンプの一つに共通接続される複数の単位トランジスタを含み、
前記複数の単位トランジスタの少なくとも一部は、前記複数の出力バンプのうち前記第１の方向で隣り合う２つの出力バンプ間に配置されていることを特徴とする多出力駆動ＩＣ。
【請求項２】
請求項１において、
前記複数の出力バンプの各々は、前記第１の方向と平行な短辺と、前記第１の方向と直交する第２の方向と平行な長辺とを有する矩形バンプであることを特徴とする多出力駆動ＩＣ。
【請求項３】
請求項２において、
前記複数の出力バンプの配列ピッチＰと前記短辺の長さＨＬ１とは、Ｐ＞２×ＨＬ１を満たし、かつ、前記短辺の長さＨＬ１が、２３〜３０μｍの範囲の中から選ばれた寸法であることを特徴とする多出力駆動ＩＣ。
【請求項４】
請求項３において、
前記複数の出力バンプの各々は、前記短辺の長さＨＬ１に対する前記長辺の長さＶＬ１の倍率α（α＝ＶＬ１／ＨＬ１）は、前記短辺の長さＨＬ１が短いほど大きく長いほど小さくなる関係の下で、２．８≦α≦５を満たすことを特徴とする多出力駆動ＩＣ。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記複数の単位トランジスタの各々は、平面視において、リング形状のゲートと、前記ゲートの内外にて配置されたソース・ドレインとを含むことを特徴とする多出力駆動ＩＣ。
【請求項６】
請求項２乃至４のいずれかにおいて、
前記複数の単位トランジスタの各々は、平面視において、リング形状のゲートと、前記ゲートの内外に配置されたソース・ドレインとを含み、
前記複数の単位トランジスタの少なくとも一部は、前記隣り合う出力バンプの対向する長辺の間に、前記ゲートが一列で並んで配置されていることを特徴とする多出力駆動ＩＣ。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記ＩＣは、第１の長手辺と第２の長手辺とを含み、
前記複数の出力バンプは前記第１の長手辺に沿って配列され、
前記第２の長手辺に沿って配列された複数の共通電源バンプがさらに設けられ、
前記複数の共通電源バンプの各々は、前記第１の方向を長辺とする矩形に形成され、かつ、下層の電源配線層に共通接続されていることを特徴とする多出力駆動ＩＣ。
【請求項８】
請求項７において、
前記複数の共通電源バンプは、前記第１の方向と直交する第２の方向と平行な長辺を有するプロービング用電源バンプを含んでいることを特徴とする多出力駆動ＩＣ。
【請求項９】
請求項７において、
前記プロービング用電源バンプは、前記複数の共通電源バンプの配列領域において、前記第１の方向の両端部及び／または前記両端部の間の各領域に複数個に配置されていることを特徴とする多出力駆動ＩＣ。
【請求項１０】
請求項７乃至９のいずれかにおいて、
前記複数の共通電源バンプの配列密度は、前記ＩＣの前記第１の方向での中央領域で疎であり、両端領域で密であることを特徴とする多出力駆動ＩＣ。
【請求項１１】
請求項７乃至９のいずれかにおいて、
前記複数の共通電源バンプの配列密度は、前記ＩＣの前記第１の方向での中央領域で密であり、両端領域で疎であることを特徴とする多出力駆動ＩＣ。
【請求項１２】
Ｎ個の出力バンプと、
前記Ｎ個の出力バンプの各々に接続され、各々が前記複数の出力バンプの一つに出力信号を供給するＮ個の単位回路と、
ｎ（ｎ＜Ｎで、ｎ×ｍ＝Ｎ）個の共通電源バンプと、
を含み、
前記Ｎ個の出力バンプ及び前記ｎ個の共通電源バンプの各々は、前記ＩＣの能動面上に形成されたバンプであり、
前記Ｎ個の出力バンプと前記ｎ個の共通電源バンプとが、長手辺及び短手辺を含む矩形状ＩＣの前記長手辺と平行な第１の方向に沿った一直線上に配置され、
かつ、ｍ個の出力バンプと１個の共通電源バンプとが、前記第１の方向に沿った前記一直線上に配置されて一つのバンプブロックが形成され、ｎ個のバンプブロックが前記第１の方向に沿った前記一直線上に配列されていることを特徴とする多出力駆動ＩＣ。
であり、両端領域で疎であることを特徴とする多出力駆動ＩＣ。
【請求項１３】
Ｎ個の出力バンプと、
前記Ｎ個の出力バンプの各々に接続され、各々が前記複数の出力バンプの一つに出力信号を供給するＮ個の単位回路と、
ｎ＋１（ｎ＜Ｎで、ｎ×ｍ＝Ｎ）個の共通電源バンプと、
を含み、
前記Ｎ個の出力バンプ及び前記ｎ＋１個の共通電源バンプの各々は、前記ＩＣの能動面上に形成されたバンプであり、
前記Ｎ個の出力バンプと前記ｎ＋１個の共通電源バンプとが、長手辺及び短手辺を含む矩形状ＩＣの前記長手辺と平行な第１の方向に沿った一直線上に配置され、
かつ、ｍ個の出力バンプが前記第１の方向に沿った前記一直線上に配置されて一つのバンプブロックが形成され、ｎ個のバンプブロックが２個の共通電源バンプ間に配列されていることを特徴とする多出力駆動ＩＣ。
【請求項１４】
請求項１２または１３において、
前記出力バンプと前記共通電源バンプは、前記第１の方向と平行な短辺と、前記第１の方向と直交する第２の方向と平行な長辺とを有する矩形バンプであることを特徴とする多出力駆動ＩＣ。
【請求項１５】
請求項２乃至１４のいずれかにおいて、
前記複数の出力バンプの総数をＮとしたとき、前記一直線上にて前記第１の方向で隣り合う２つのｊ（１≦ｊ≦Ｎ−１）番目と（ｊ＋１）番目の出力バンプの前記短辺の各位置が前記第２の方向でシフトしており、かつ前記一直線上にて第１の方向で隣り合う２つのｊ番目と（ｊ−１）番目の出力バンプの前記短辺の各位置が前記第２の方向でシフトしており、前記（ｊ−１）番目と前記（ｊ＋１）番目の２つの出力バンプの前記短辺の各位置が前記第２の方向で一致しており、
前記複数の単位トランジスタの少なくとも一部は、前記（ｊ−１）番目と前記（ｊ＋１）番目の２つの出力バンプに挟まれた領域であって、かつ、前記ｊ番目の出力バンプの周囲の領域に配置されていることを特徴とする多出力駆動ＩＣ。
【請求項１６】
請求項１５において、
ｊ番目の単位回路が、前記（ｊ−１）番目と前記（ｊ＋１）番目の２つの出力バンプの内側であって、かつ、前記ｊ番目の出力バンプの周囲の領域に配置されていることを特徴とする多出力駆動ＩＣ。
【請求項１７】
請求項１乃至１６のいずれかにおいて、
前記複数の単位回路は、
クロック信号に基づいてデータを転送するシフトレジスタを構成する複数のフリップフロップの一つと、
前記フリップフロップに保持された前記データをラッチパルスに基づいてラッチするラッチ回路を構成する複数のラッチ素子の一つと、
前記ラッチ回路に保持された前記データをストローブ信号に基づいて前記複数の出力トランジスタ部に出力する複数の論理ゲートの一つと、
をさらに含み、
前記入力回路は、前記複数のフリップフロップの初段に前記データを入力させるデータ入力端子と、前記クロック信号が入力される入力端子と、前記ラッチパルスが入力される入力端子と、前記ストローブ信号が入力される入力端子と、を少なくとも含み、
前記入力回路の一部が前記ＩＣの前記第１の方向での一端部に配置され、前記出力回路が前記ＩＣの前記第１の方向での他端部に配置され、前入力回路の他の一部が前記ＩＣの前記第１の方向での前記一端部と前記他端部との間の領域に配置されていることを特徴とする多出力駆動ＩＣ。
【請求項１８】
請求項１乃至１７のいずれかに記載の多出力駆動ＩＣを有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サーマルプリンタ駆動ＩＣ等に好適な多出力駆動ＩＣ及びそれを用いた電子機器等に関する。
【背景技術】
【０００２】
従来、多出力駆動ＩＣ、例えばサーマルプリンタ駆動ＩＣは、発熱抵抗体が形成されたプリンタヘッド基板に搭載され、ワイヤボンディングにより電気的に接続されている。この多出力駆動ＩＣは長手辺及び短手辺を有する矩形に形成される。長手辺の長さは発熱抵抗体の形成領域に応じて確保できるが、プリンタヘッドの小型化のために、短手辺の長さを極力小さくすることが要求されている。
【０００３】
このことから、特許文献１〜６のように、プリンタヘッド基板のパターンにワイヤボンディングされる出力パッドを複数列（千鳥配列）に配列するものよりも、むしろ特許文献７〜９に示すように、サーマルプリンタ駆動ＩＣの一辺に沿って出力パッドを一列に配列した方が良い。
【０００４】
ただし、特許文献７の技術は、その主題として、実装の容易性の観点から駆動用出力パッドをＩＣチップの一辺に沿って連続して配列することにあるが、特許文献８と同じく出力パッドの数が３２個程度と少なく、ＩＣ外形も正方形に近い形で形成されているので、短辺の短縮という課題は全く存在しない。
【０００５】
また、特許文献９の技術は、チップ面積を縮小するために、チップ長手辺に沿って配列されていた出力パッドの一部を、チップの短手辺の沿った領域（デッドスペース領域であった領域）に配列したものである。
【０００６】
特許文献４の段落０００３には、チップサイズに関して次のように記載されている。電極（出力パッド）数を増やしていくと、必然的に電極のピッチが狭くなり、ボンディングが困難になる、したがってＩＣの電極ピッチを小さくするには限界がある。現状では７０ｕｍピッチが限界である。しかし出力の電極を一辺に並べてしまうと出力数と電極ピッチでチップ形状が決定してしまう。従来ＩＣの横方向（長手辺）寸法は電極数と電極のピッチで決まるが、縦方向（短手辺）の寸法を決定付ける主な要因としては次の様なものがある。１．シフトレジスタ及びラッチ回路及びストローブ回路ブロックの縦方向寸法、２．ドライバピッチと出力端子ピッチが異なる場合の引き回し配線領域部（これはエレクトロルミネッセンス用ドライバの例として非特許文献１をみるとよくわかる）、３．入出力信号端子及び制御信号発生回路、４．ドライバトランジスタである。
【０００７】
なお、出力パッドを３列に配置することでパッド配列ピッチが大きくなるので、隣接するパッド間の空きスペースにトランジスタを配置することは、特許文献１の図３に開示されている。また、入力ロジック回路部をチップ長手辺の両端側でなくチップ長手辺の中央領域に配置するものは、特許文献４に開示されている。
【特許文献１】特開平９−２３４８９７号公報（図３）
【特許文献２】特開平５−３０１３６６号公報（図２）
【特許文献３】特開２０００−１８５４２０号公報（図１）
【特許文献４】特開２００５−１２５８０６号公報（図１、段落０００３）
【特許文献５】特開平７−２６６５９７号公報（図１）
【特許文献６】ＷＯ９６／１１１０９号公報（図２）
【特許文献７】特開昭５９−２７５３９号公報（図２、図３）
【特許文献８】特開平３−１７５０６０号公報（図２、図３）
【特許文献９】実開平５−５３９４９号公報（図３）
【非特許文献１】1981 IEEE International Solid-State Circuits Conference （第４７ページ、図６）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の幾つかの態様は、異方向導電性フィルムＡＣＦ(Anisotropic Conductive Film)、異方向導電性ペーストＡＣＰ（Anisotropic Conductive Paste）、非導電性フィルムＮＣＦ（None Conductive Film）あるいは非導電性ペーストＮＣＰ（None Conductive Paste）等の実装技術を用いることで、ワイヤボンディングされていた出力パッドをバンプあるいは能動面バンプ（例えば樹脂コアバンプ）等に変更し、かつ、バンプの形状と配置との関係で回路レイアウトを適正化することで、特に矩形状ＩＣチップの短手辺の長さを短縮してＩＣチップサイズをさらに小型化することができる多出力駆動ＩＣ及びそれを用いた電子機器を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一態様に係る多出力駆動ＩＣは、長手辺及び短手辺を含む矩形状ＩＣの前記長手辺と平行な第１の方向に沿って一直線上に配置された複数の出力バンプと、前記複数の出力バンプの各々に接続され、各々が前記複数の出力バンプの一つに出力する複数の単位回路と、を有し、前記複数の単位回路の各々の最終段には出力トランジスタ部が設けられ、前記出力トランジスタ部は前記複数の出力バンプの一つに共通接続される複数の単位トランジスタを含み、前記複数の単位トランジスタの少なくとも一部は、前記複数の出力バンプのうち前記第１の方向で隣り合う２つの出力バンプ間に配置されていることを特徴とする。
【００１０】
本発明の一態様によれば、単位トランジスタを第１の方向で隣り合う２つの出力バンプ間に配置することで、（出力バンプ＋単位トランジスタ）の配置領域のうち、第１の方向と直交する第２の方向の長さを圧縮することができる。こうして、多出力駆動ＩＣの短手辺の長さを圧縮することで、多出力駆動ＩＣをより極細形状にして小型化を実現できる。
【００１１】
また、出力バンプをＡＣＦ，ＡＣＰにて実装する場合には、ＡＣＦ，ＡＣＰ中の導電粒子径はバンプ−バンプ間の寸法で決められている。本発明の一態様では、バンプ−バンプ間に単位トランジスタを配置できるほどバンプ−バンプ間は広げられる。よって粒径が大きく安価な導電粒子を用いることが可能となる。
【００１２】
本発明の一態様では、前記複数の出力バンプの各々は、前記第１の方向と平行な短辺と、前記第１の方向と直交する第２の方向と平行な長辺とを有する矩形バンプとすることができる。
【００１３】
出力バンプの形状は丸形状や四角形とすることができるが、出力バンプをその配列方向（第１の方向）に平行な短辺とする矩形状に形成しているので、配列ピッチＰに対して出力バンプの占める長さを短くできる。よって、第１の方向で隣り合う２つの出力バンプ間のスペースを拡大では、単位トランジスタをより配置しやすくなる。なお、出力バンプの長辺は比較的長くなるとはいえ、単位トランジスタを第１の方向で隣り合う２つの出力バンプ間に配置することで、（出力バンプ＋単位トランジスタ）の配置領域における第２の方向長さを圧縮することができる。
【００１４】
本発明の一態様では、前記複数の出力バンプの配列ピッチＰと前記短辺の長さＨＬ１とは、Ｐ＞２×ＨＬ１を満たし、かつ、前記短辺の長さＨＬ１を、２３〜３０μｍの範囲の中から選ばれた寸法とすることができる。
【００１５】
こうすると、例えばサーマルヘッドドライバＩＣとして用いる場合の出力バンプピッチ（例えば６０〜７０μｍ）を確保しながら、第１の方向で隣り合う２つの出力バンプ間に、単位トランジスタを配列できるスペースを充分に確保できる。
【００１６】
本発明の一態様では、前記複数の出力バンプの各々は、前記短辺の長さＨＬ１に対する前記長辺の長さＶＬ１の倍率α（α＝ＶＬ１／ＨＬ１）は、前記短辺の長さＨＬ１が短いほど大きく長いほど小さくなる関係の下で、２．８≦α≦５を満たすことができる。
【００１７】
こうすると、出力バンプの面積は２５２０〜２６５０μｍ２程度となり、ＡＣＦ、ＡＣＰ，ＮＣＦまたはＮＣＰにより出力バンプを他の基板等の電極に接続することが充分に可能である。なお、ＡＣＦ、ＡＣＰの場合には異方向導電性粒子がバンプと電極間で押しつぶされて導通が確保され、ＮＣＦ、ＮＣＰの場合にはバンプと電極とが共晶接合される。
【００１８】
本発明の一態様では、前記複数の単位トランジスタの各々は、平面視において、リング形状のゲートと、前記ゲートの内外にて配置されたソース・ドレインとを含むリングゲート型トランジスタとすることができる。これに限らず、バーゲート型の単位トランジスタであってもよい。リングゲート型トランジスタの場合には、隣り合う出力バンプの対向する長辺の間に、前記ゲートを一列に並べて配置することができる。
【００１９】
本発明の一態様では、前記ＩＣは、第１の長手辺と第２の長手辺とを含み、前記複数の出力バンプは前記第１の長手辺に沿って配列され、前記第２の長手辺に沿って配列された複数の共通電源バンプがさらに設けられ、前記複数の共通電源バンプの各々は、前記第１の方向を長辺とする矩形に形成され、かつ、下層の電源配線層に共通接続することができる。
【００２０】
こうすると、出力バンプの列と共通電源バンプの列とで計２列となり、多出力駆動ＩＣを載置した時に座りがよくなる。このため、ＡＣＦ，ＡＣＰ，ＮＣＦ，ＮＣＰ接着時にＩＣの安定性を確保できる。さらに、出力バンプが一列配置であり、しかも共通電源バンプは横長形状であるので、多出力駆動ＩＣの短手辺の寸法を圧縮でき、多出力駆動ＩＣの小型化を実現できる。
【００２１】
本発明の一態様では、前記複数の共通電源バンプは、前記第１の方向と直交する第２の方向と平行な長辺を有するプロービング用電源バンプを含むことができる。
【００２２】
共通電源バンプは検査時にプローブ針の延びる方向に対して奥行きがなく、バンプ表面を剥ぎ取ってコンタクトさせるにはスペースが足りない。プローブ針の延びる方向を長辺とするプロービング用電源バンプを設けることで、プローブ検査を可能とした。この際、前記プロービング用電源バンプは、前記複数の共通電源バンプの配列領域において、前記第１の方向の両端部及び／または前記両端部の間の各領域に複数個に配置することが好ましい。
【００２３】
本発明の一態様では、前記複数の共通電源バンプの配列密度は、前記ＩＣの前記第１の方向での中央領域で疎であり、両端領域で密とすることができる。こうすると、例えばＡＣＦ，ＮＣＦ実装では押圧力は中央領域で高く両端領域で低くなる傾向があっても、全域で確実に電気的接触を確保しやすくなる。あるいは、複数の接地電源バンプの配列密度は、ＩＣの第１の方向での中央領域で密であり、両端領域で疎としても良い。例えばＡＣＰ，ＮＣＰ実装では、ペースト材の充填圧力は両端で弱くなる傾向があるが、その場合でも全域で確実に電気的接触を確保しやすくなる。
【００２４】
本発明の他の態様に係る多出力駆動ＩＣは、Ｎ個の出力バンプと、前記Ｎ個の出力バンプの各々に接続され、各々が前記複数の出力バンプの一つに出力信号を供給するＮ個の単位回路と、ｎ（ｎ＜Ｎで、ｎ×ｍ＝Ｎ）個の共通電源バンプと、を含み、前記Ｎ個の出力バンプ及び前記ｎ個の共通電源バンプの各々は、前記ＩＣの能動面上に形成されたバンプであり、前記Ｎ個の出力バンプと前記ｎ個の共通電源バンプとが、長手辺及び短手辺を含む矩形状ＩＣの前記長手辺と平行な第１の方向に沿った一直線上に配置され、かつ、ｍ個の出力バンプと１個の共通電源バンプとが、前記第１の方向に沿った前記一直線上に配置されて一つのバンプブロックが形成され、ｎ個のバンプブロックが前記第１の方向に沿った前記一直線上に配列されていることを特徴とする。
【００２５】
本発明のさらに他の態様に係る多出力駆動ＩＣは、Ｎ個の出力バンプと、前記Ｎ個の出力バンプの各々に接続され、各々が前記複数の出力バンプの一つに出力信号を供給するＮ個の単位回路と、ｎ＋１（ｎ＜Ｎで、ｎ×ｍ＝Ｎ）個の共通電源バンプと、を含み、前記Ｎ個の出力バンプ及び前記ｎ＋１個の共通電源バンプの各々は、前記ＩＣの能動面上に形成されたバンプであり、前記Ｎ個の出力バンプと前記ｎ＋１個の共通電源バンプとが、長手辺及び短手辺を含む矩形状ＩＣの前記長手辺と平行な第１の方向に沿った一直線上に配置され、かつ、ｍ個の出力バンプが前記第１の方向に沿った前記一直線上に配置されて一つのバンプブロックが形成され、ｎ個のバンプブロックが２個の共通電源バンプ間に配列されていることを特徴とする。
【００２６】
本発明の他の態様によれば、能動面にバンプを一列のみで形成しているので、多出力駆動ＩＣの短手辺の長さをより圧縮して、多出力駆動ＩＣの小型化を実現できる。また、バンプブロックの各々には一つの共通電源バンプが少なくとも一つ含まれているので、ｍ個の単位回路毎に共通電源バンプが一つ割り当てられ、一つの共通電源バンプを介して流れる電流を少なくできる。
【００２７】
本発明の他の態様及びさらに他の態様では、前記Ｎ個の出力バンプと前記ｎ個の共通電源バンプの各々は、前記第１の方向と平行な短辺と、前記第１の方向と直交する第２の方向と平行な長辺とを有する矩形バンプとすることができる。こうすると、バンプの一列配置であっても配列方向と直交してバンプの長辺が延びるので、安定性の悪化を防止できる。
【００２８】
本発明の上述した各態様では、前記複数の出力バンプの総数をＮとしたとき、前記一直線上にて前記第１の方向で隣り合う２つのｊ（１≦ｊ≦Ｎ−１）番目と（ｊ＋１）番目の出力バンプの前記短辺の各位置が前記第２の方向でシフトしており、かつ前記一直線上にて第１の方向で隣り合う２つのｊ番目と（ｊ−１）番目の出力バンプの前記短辺の各位置が前記第２の方向でシフトしており、前記（ｊ−１）番目と前記（ｊ＋１）番目の２つの出力バンプの前記短辺の各位置が前記第２の方向で一致しており、前記複数の単位トランジスタの少なくとも一部は、前記（ｊ−１）番目と前記（ｊ＋１）番目の２つの出力バンプに挟まれた領域であって、かつ、前記ｊ番目の出力バンプの周囲の領域に配置することができる。つまり出力バンプの千鳥配置であるが、特許文献１〜６の千鳥配置とは異なる。
【００２９】
こうすると、単位トランジスタが配置される領域、つまり第１の方向で隣り合う出力バンプ間とは、一直線上では配列ピッチＰの２つの出力バンプ（ｊ，ｊ＋１番目）の間となるが、その一直線よりもずれた位置では、配列ピッチ２Ｐの２つの出力バンプ（ｊ−１，ｊ＋１番目）の間の領域も該当することになる。このため、第１の方向で隣り合う出力バンプの領域が拡大されるので、単位トランジスタを配置しやすくなる。このため、その拡大された領域にｊ番目の単位回路を配置しても良い。
【００３０】
本発明の上述した各態様では、前記複数の単位回路は、クロック信号に基づいてデータを転送するシフトレジスタを構成する複数のフリップフロップの一つと、前記フリップフロップに保持された前記データをラッチパルスに基づいてラッチするラッチ回路を構成する複数のラッチ素子の一つと、前記ラッチ回路に保持された前記データをストローブ信号に基づいて前記複数の出力トランジスタ部に出力する複数の論理ゲートの一つと、さらに含み、前記入力回路は、前記複数のフリップフロップの初段に前記データを入力させるデータ入力端子と、前記クロック信号が入力される入力端子と、前記ラッチパルスが入力される入力端子と、を少なくとも含み、前記出力回路は、前記複数のフリップフロップの最終段からの前記データを出力させるデータ出力端子と、前記ストローブ信号が入力される入力端子と、を少なくとも含み、前記入力回路の一部が前記ＩＣの前記第１の方向での一端部に配置され、前記出力回路が前記ＩＣの前記第１の方向での他端部に配置され、前入力回路の他の一部が前記ＩＣの前記第１の方向での前記一端部と前記他端部との間の領域に配置されていることができる。
【００３１】
こうすると、多出力駆動ＩＣの両端部に近づけて出力バンプを配置することができる。これにより、出力バンプが配置できなかったＩＣのデッドスペースが少なくなり、このＩＣに接続される基板上の配線のパターン角度が緩やかになり、配線の太さを確保できると共に、配線が占める第２の方向の長さを短くできる。なお、複数のＩＣをカスケード接続する場合、前記ＩＣは、前記複数のフリップフロップの最終段からの前記データを出力させるデータ出力端子を含むことができる。
【００３２】
本発明のさらに他の態様は、上述した多出力駆動ＩＣを有する電子機器を定義している。この電子機器では、多出力駆動ＩＣが搭載される基板サイズを縮小できるので、機器の小型化に寄与できる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３４】
１．  サーマルヘッド
図１に、本実施形態におけるサーマルヘッドの構成例を示す。本実施形態におけるサーマルヘッド１０は、セラミック基板（ヘッド基板ともいう）２０の上に、複数のサーマル抵抗素子（広義には発熱素子、発熱抵抗体）が形成されている。図１では、セラミック基板２０の長辺と平行な第１の方向Ｘでの１つの縁部に、画素の間隔に合わせて複数のサーマル抵抗素子Ｒが配列されている。複数のサーマル抵抗素子の一端には、電源電圧ＶＨが供給されている。この電源電圧は、サーマルヘッド１０（セラミック基板２０）の外部から供給される、例えば２４Ｖや１８Ｖといった高電圧である。また、サーマルヘッド１０は、カスケード接続される第１〜第Ｍ（Ｍは２以上の整数）のサーマルヘッドドライバＩＣ（広義には多出力駆動ＩＣ）３０（３０１〜３０Ｍ）を含む。複数のサーマル抵抗素子Ｒの他端には、第１〜第ＭのサーマルヘッドドライバＩＣ３０１〜３０Ｍの出力が電気的に接続される。
【００３５】
第１〜第ＭのサーマルヘッドドライバＩＣ３０１〜３０Ｍの各々は、サーマル抵抗素子Ｒに配線２１を介して接続される出力ドライバの出力を例えば接地電源電圧に設定することで、該サーマル抵抗素子に電流を流す（駆動する）ことができる。
【００３６】
２．  サーマルヘッドドライバＩＣ
図２は、図１に示されるサーマルヘッドドライバＩＣ３０の具体例を示す。サーマルヘッドドライバＩＣ３０は、複数の単位回路４０１〜４０Ｎ（Ｎは２以上の整数）を含む。単位回路４０ｊ（１≦ｊ≦Ｎ、ｊは整数）は、出力ドライバＯＤｊと、ラッチ素子ＬＴｊと、フリップフロップＤＦＦｊとを含むことができる。
【００３７】
サーマルヘッドドライバＩＣ３０には、クロック信号ＣＬＫ、シリアルインデータＳＩ、ラッチ信号ＬＡＴおよびストローブ信号ＳＴＢが入力される。画素データは、シリアルインデータＳＩとして、クロック信号ＣＬＫに同期してシリアルに入力される。ラッチ信号ＬＡＴは、ラッチ素子ＬＴ１〜ＬＴＮに１ライン分の画素データを取り込むための信号である。ストローブ信号ＳＴＢは、単位回路４０１〜４０Ｎに供給される。
【００３８】
単位回路４０１〜４０ＮのフリップフロップＤＦＦ１〜ＤＦＦＮは、シリアルインデータＳＩとして入力される画素データがシフト方向ＳＤＲにシフトされるシフトレジスタを構成する。シフトレジスタを構成する各フリップフロップＤＦＦ１〜ＤＦＦＮは、クロック信号ＣＬＫの変化タイミングに同期して、前段のフリップフロップの出力を取り込むと共に、フリップフロップＤＦＦ１〜ＤＦＦＮに取り込んだデータを出力する。最終段のフリップフロップＤＦＦＮの出力は、シリアルアウトデータＳＯとして出力され、次段のサーマルヘッドドライバＩＣ３０のシリアルインデータＳＩとなる。ただし、カスケード接続されないタイプ（例えば多階調駆動の場合）では、シリアルアウトは不要である。
【００３９】
ラッチ素子ＬＴｊは、ラッチ信号ＬＡＴが例えばＨレベルのとき、フリップフロップＤＦＦｊに取り込んだデータをラッチ（保持）する。ラッチ素子ＬＴｊにラッチされたデータは、出力制御回路ＯＣｊに入力される。出力制御回路ＯＣｊは、出力ドライバＯＤ１の出力制御を行う出力制御信号ｃｎｔ１を生成する。
【００４０】
出力ドライバ部ＯＤｊは、Ｎ型金属酸化膜半導体（Metal Oxide Semiconductor:ＭＯＳ）トランジスタ（以下、単にＭＯＳトランジスタと略す）により構成される。このＭＯＳトランジスタのドレインが、ドライバ出力ＤＯｊとなる。単位回路４０１〜４０Ｎの出力ドライバ部ＯＤ１〜ＯＤＮを構成するＭＯＳトランジスタのソースには、接地電源電圧ＧＮＤが供給される。出力ドライバ部ＯＤｊを構成するＭＯＳトランジスタのゲートには、出力制御回路ＯＣｊからの出力制御信号ｃｎｔｊが供給される。図２では、出力制御信号ｃｎｔｊにより、出力ドライバ部ＯＤｊを構成するＭＯＳトランジスタのソース・ドレイン間が電気的に導通することで、ドライバ出力ＤＯｊが接地電源電圧ＧＮＤに設定される。
【００４１】
図２において、単位回路４０１〜４０Ｎ内の出力ドライバ部ＯＤｊは、１つの出力トランジスタで表されているが、本実施形態では後述するように複数の出力トランジスタにて構成されている。
【００４２】
出力制御回路ＯＣｊは、ストローブ信号ＳＴＢと、単位回路４０ｊに対応した画素データ（ラッチ素子ＬＴｊにラッチされた画素データ）とに基づいて、出力制御信号ｃｎｔｊを生成する。出力制御回路ＯＣｊは、ＡＮＤ回路で表されているが、たとえば、ＮＡＮＤ回路およびインバータ回路など、信号論理上で論理積回路を構成するものであれば良い。
【００４３】
なお、図２では入力または出力端子３２，４２，４４，４６はそれぞれバンプである。バンプ３２はＮ個の出力バンプであり、バンプ４２は接地電源バンプであり、バンプ４４は入力信号バンプであり、バンプ４６は出力信号バンプである。また、入力信号バンプ４４にはインバータまたはバッファ等の入力回路４８が接続され、出力信号バンプ４６にも同様に出力回路４９が接続されている。これら入力・出力回路４８，４９には、静電気保護回路を含めることができる。
【００４４】
３．  サーマルヘッドドライバＩＣ（多出力駆動ＩＣ）のバンプ配列の概要
図３に示すように、サーマルヘッドドライバＩＣ３０は、第１の長手辺３４ａ、第２の長手辺３４ｂ、第１の短手辺３６ａ及び第２の短辺３６ｂを有する矩形状である。このＩＣ３０は、長辺３４ａ，３４ｂの寸法Ｌ１と短手辺３６ａ，３６ｂの寸法Ｌ２との比率Ｌ１／Ｌ２が４０倍ほどの極細形状であり、このために図１に示すヘッド基板２０の短手辺をより圧縮できる寸法となっている。例えばＬ１＝９．８ｍｍに対して、Ｌ２＝０．２５ｍｍ程度である。
【００４５】
ＩＣ３０には、第１の長手辺３４ａと平行な第１の方向Ｘに沿って、一直線上にＮ個の出力バンプ３２が配列されている。第１の方向Ｘの両端部には、入力信号バンプ４４または出力信号バンプ４６が配置されている。
【００４６】
さらにＩＣ３０には、第２の長手辺３４ｂに沿って、一直線上に複数の接地電源バンプ４２が配列されている。複数個の接地電源バンプ４２は、配列方向Ｘを長辺とする矩形形状であるが、配列方向Ｘの両端部、さらには中央領域には、配列方向Ｘと直交するＹ方向を長辺とするプロービング用接地電源パッド４２ａが設けられている。
【００４７】
以上のように、本実施形態のＩＣ３０は、入力信号バンプ４４または出力信号バンプ４６を除くと、Ｎ個の出力バンプ３２の列と、複数個の接地電源バンプ４２の列との計２列のバンプ列にて形成されている。従って、バンプ列が２列となるので、ＩＣ３０を載置した時に座りがよくなる。このため、ＡＣＦ，ＡＣＰ，ＮＣＦ，ＮＣＰ接着時にＩＣ３０の安定性を確保できる。さらに、出力バンプ３２が一列であり、接地電源バンプ４２は横長形状であるので、ＩＣ３０の短手辺３６ａ，３６ｂの寸法Ｌ２を圧縮できる。
【００４８】
４．  レイアウト
４．１  Ｎ個の出力バンプと単位回路との関係
図４は、ＩＣ３０の部分拡大図であり、出力バンプ３２ｊと単位回路４０ｊとの関係を示している。単位回路４０ｊのうち、出力トランジスタＯＤｊの配置領域１００は、Ｘ方向で隣接する出力バンプ３２の間の領域１００Ａと、出力バンプ３２の配列領域とＹ方向で隣接する領域１００Ｂである。なお、領域１００Ｂの上層には出力トランジスタ部ＯＤｊのソースに接続される接地電源配線層が上層（例えばアルミ第二層ＡＬＢ）に形成されている。
【００４９】
このトランジスタ領域１００と隣接する配線領域１０２は、複数の単位回路で共有される領域である。出力バンプ３２ｊと単位回路４０ｊとはＹ方向で必ずしも一致しない。このため、制御回路ＯＣｊの出力信号を出力バンプ３２ｊの近傍には配設された出力トランジスタ部ＯＤｊまで配線ｃｏｎｔｊを引き回す必要があり、それが配線領域１０２である。
【００５０】
ビア領域１０４は、単位回路４０ｊを、最上層の配線層である例えばＡＬＢ層にあるロジック用のＶＳＳ電源層と接続するための多数のビアを配置する領域である。
【００５１】
Ｎ型不純物領域１０６とＰ型不純物領域１０８には、単位回路４０ｊを形成するためのトランジスタが配置される。このＮ型不純物領域１０６とＰ型不純物領域１０８は、Ｘ方向にて４分割されてＹ方向にて延びる４つの領域が、フリップフロップＤＦＦｊと、ラッチ素子ＬＴｊと、制御回路ＯＣｊを構成するナンドゲート回路ＯＣｊ−１及びインバータ回路ＯＣｊ−２に割り当てられている。なお、Ｐ型不純物領域１０８の近傍には、上層ＡＬＢのＶＤＤ電源層と接続するためのビア領域が設けられている。
【００５２】
接地電源配線領域１１０には、上述した領域１００Ｂの接地電源配線層と接続される他の接地電源配線層が配置される。上述した複数の接地電源バンプ４２は、この領域にてＸ方向に沿って延びる接地電源配線層とビアを介して共通接続されている。
【００５３】
４．２  出力バンプと出力トランジスタの関係
出力バンプ３２は、図５に示すように、ＩＣ３０の長手辺３４ａと平行であるＸ方向に沿った短辺と、短辺と直交する長辺とを有する矩形バンプである。複数の出力バンプ３２の配列ピッチＰと短辺の長さＨＬ１とは、好ましくはＰ＞２×ＨＬ１を満たしている。本実施形態では、ピッチＰ＝６１μｍとしたとき、短辺の長さＨＬ１が、２３〜３０μｍの範囲の中から選ばれた寸法であり、例えばＨＬ１＝３０μｍである。
【００５４】
また、複数の出力バンプ３２の各々は、短辺の長さＨＬ１に対する長辺の長さＶＬ１の倍率αは、短辺の長さＨＬ１が短いほど大きく長いほど小さくなる関係の下で、２．８≦α≦５を満たし、本実施形態では長辺の長さＶＬ１＝８５μｍである。このようにすると、出力バンプ３２の面積は２５２０〜２６５０μｍ２となり、ＡＣＦ、ＡＣＰ，ＮＣＦまたはＮＣＰによりバンプ３２をヘッド基板２０の電極に接続することが可能である。
【００５５】
出力バンプ３２は例えば金バンプであり、その下層のアルミ層（最上層のＡＬＢ）３３は、例えば、その短辺の長さＨＬ２＝ＨＬ１＋８μｍ、長辺の長さＶＬ２＝ＶＬ１＋８μｍ程度とすれば良い。
【００５６】
また、本実施形態では、２つの出力バンプ３２間にトランジスタを配置するために、不純物領域の最小幅ＨＬ３＝１７μｍとしている。
【００５７】
図５において、出力トランジスタ部ＯＤｊは、複数例えば１４個の単位トランジスタ１２０にて構成されている。１４個の単位トランジスタ１２０の各々は、制御回路ＯＣｊの出力ｃｏｎｔｊが並列及び／または直列に入力されるゲートＧをそれぞれ有する。このゲートＧは、ポリシリコン層にて形成され、平面視において、リング形状（例えば八角形）に形成されている。リング状ゲートＧの内側が例えばドレインＤであり、外側がソースＳである。ソースＳは接地電源に共通接続される。ドレインＤは、中央のビア１２２や配線層等を介して出力バンプ３２ｊに共通接続される。なお、Ｘ方向で隣り合う出力バンプ３２，３２の対向する長辺の間の狭い領域に、リング状ゲートＳを有する複数例えば６個の単位トランジスタ１２０が一列で並んで配置されている。
【００５８】
本実施例では、縦横比が４０倍近くになるＩＣ３０を形成するために、出力バンプ３２をその配列方向Ｘに平行な短辺とする矩形状に形成しているので、配列ピッチＰに対して、短辺の長さＨＬ１をＨＬ１＜Ｐ／２を満たすように形成することができる。配列ピッチＰは図１に示すサーマル抵抗素子Ｒの配列ピッチに対応させれば良いので、出力バンプ３２の短辺の長さＨＬ１を短縮したことで、ＨＬ１＜Ｐ／２が実現できる。このため、Ｘ方向で隣り合う２つの出力バンプ３２間に、単位トランジスタ１２０を配列できるスペースが確保できる。
【００５９】
このため、出力バンプ３２の長辺ＶＬ１は比較的長くなるとはいえ、単位トランジスタ１２０をＸ方向で隣り合う２つの出力バンプ３２間に配置することで、図４に示す出力バンプ３２＋単位トランジスタ１２０の配置領域１００のＹ方向長さを圧縮することができる。こうして、図３に示すＩＣ３０の短手辺Ｌ２の長さを圧縮することで、ＩＣ３０の小型化を実現できる。
【００６０】
ここで、例えば出力バンプ３２をＡＣＦ，ＡＣＰにて実装する場合には、ＡＣＦ，ＡＣＰ中の導電粒子径はバンプ−バンプ間の寸法で決まる。つまり、隣接するバンプ間をショートさせない導電粒子径とする必要があるからである。本実施形態では、配列ピッチＰに対して、出力バンプ３２の短辺の長さＨＬ１がＨＬ１＜Ｐ／２を満たすことから、バンプ−バンプ間が広がる。よって粒径が大きく安価な導電粒子を用いることが可能となる。なお、一般には挟ピッチのためにバンプを細くするが、本実施形態では印字ヘッドのピッチ（つまりサーマル抵抗素子Ｒのピッチ）でバンプピッチＰが決められ、ピッチＰは狭くする必要がない分、出力バンプ３２間に比較的大きなクリアランスが得られる。そのクリアランス領域を単位トランジスタ１２０の配置領域に利用することができる。
【００６１】
４．３  接地電源バンプ（共通電源バンプ）
図６に示すように、ＩＣ３０は、第１の長手辺３４ａと第２の長手辺３４ｂとを含み、Ｎ個の出力バンプ３２は第１の長手辺３４ａに沿って配列され、接地電源バンプ４２は第２の長手辺３４ｂに沿って配列されている。複数の接地電源バンプ４２の各々は、第１の方向Ｘを長辺とする矩形に形成され、かつ、下層の接地電源配線層に共通接続されている。つまり、接地電源バンプ４２の長辺と出力バンプ３２の長辺は直交関係にある。こうして接地電源バンプ４２を配列することで、図３に示すＩＣ３０の短手辺Ｌ２の長さを圧縮して、ＩＣ３０の小型化を実現できる。なお、接地電源バンプ４２の個数は出力バンプ３２の個数Ｎと同数とすることが、各接地電源バンプ４２を流れる電流を最小とできる点で理想ではある。ただし、接地電源バンプ４２は共通の接地電源層に接続されるのであるから、Ｎ個未満であっても構わない。本実施形態では、接地電源バンプ４２の数をＮ未満とし、それにより接地電源バンプ４２の長辺を長く確保した。これにより、ＡＣＦ，ＡＣＰ，ＮＣＦ，ＮＣＰ等でヘッド基板２０上に実装しても接触抵抗を少なくすることができる。
【００６２】
複数の接地電源バンプ４２は、第２の方向Ｙと平行な短辺を有するプロービング用電源バンプ４２ａを含んでいる。このプロービング用電源バンプ４２ａもヘッド基板２０との接続に使用しても構わないが、主たる目的は、図６に示すようにプローブ針１３０と接触させるために用いられる。接地電源バンプ４２はプローブ針１３０の延びる方向に対して奥行きがなく、バンプ表面を剥ぎ取ってコンタクトさせるにはスペースが足りない。そこで、プローブ針１３０の延びる方向を長辺とするプロービング用電源バンプ４２ａを設け、プローブ検査を可能とした。接地電源バンプ４２とプロービング用電源バンプ４２ａとは導通しているので、接地電源バンプ４２に直接にプローブ針１３０をコンタクトさせなくてもプローブ検査は可能である。
【００６３】
プロービング用電源バンプ４２ａは、図３に示すように、複数の接地電源バンプ４２の配列領域において、第１の方向Ｘの両端部及び／またはその両端部の間の各領域に複数個配置されていることが好ましい。
【００６４】
ここで、複数の接地電源バンプ４２は、Ｎ個の出力バンプ３２のように位置に制約があるものではなく、その数、配列ピッチ、配列密度は自由に設定できる。複数の接地電源バンプ４２の配列密度として、ＩＣ３０の第１の方向Ｘでの中央領域で疎であり、両端領域で密にすることができる。こうすると、例えばＡＣＦ，ＮＣＦ実装では押圧力は中央領域で高く両端領域で低くなる傾向があっても、全域で確実に電気的接触を確保しやすくなる。あるいは、複数の接地電源バンプ４２の配列密度は、ＩＣ３０の第１の方向Ｘでの中央領域で密であり、両端領域で疎としても良い。例えばＡＣＰ，ＮＣＰ実装では、ペースト材の充填圧力は両端で弱くなる傾向があるが、その場合でも全域で確実に電気的接触を確保しやすくなる。
【００６５】
５．  電子機器
図７は、図１に示されるサーマルヘッド１０を備えるサーマルプリンタの具体例の主要部分のみの縦断面図を示す。
【００６６】
プリンタ装置１７０内には、感熱紙がロール紙１７２としてセットされる様に構成されている。ロール紙１７２の印刷対象部分は、所与の紙送り機構（紙送り手段）により１ラインずつ紙送り方向１７３の方向に送り出される。そして、この印刷対象部分は、ハウジング１７４内で印刷ヘッド１７５の方に導かれる。印刷ヘッド１７５は、図１のサーマルヘッド１０を搭載する。ロール紙１７２の印刷対象部分が、印刷ヘッド１７５およびプラテン１７６の間を通過する際に、印刷ヘッド１７５により該印刷対象部分に所定の印刷が行われる。
【００６７】
紙送り機構は、印刷対象部分を更に紙送り方向１７３に送り出し、カッター１７７によりロール紙１７２が切断されて、切断後の用紙がレシート１７８として取り出し可能となる。
【００６８】
またハウジング１７４内には、印刷ヘッド１７５の前段に、用紙エンドセンサ１７９が設けられており、ロール紙１７２が紙送り方向１７３に送られる際にロール紙１７２の端を検知できる。
【００６９】
図８は、図１に示されるサーマルヘッド１０を含む印刷システムの具体例を示す。図８に示される印刷システム１８０は、ホストコンピュータ１８２（広義には制御部）と、レシート１７８等を発行するプリンタ装置１８４とを含む。ホストコンピュータ１８２は、本体１８５と、表示装置１８６と、キーボード１８７と、ポインティングデバイスとしてのマウス１８８とを含む。プリンタ装置１８４は、たとえば、図７に示されるプリンタ装置１７０で構成される。
【００７０】
図９は、図８に示されるホストコンピュータ１８２の概略ブロック図を示す。ホストコンピュータ１８２では、ＣＰＵ（Central Processing Unit)１９１に、バスライン１９２を介して、プログラムデータ等が格納されたＲＯＭ（Read Only Memory）１９３、データ処理の作業エリアや印刷データがバッファリングされるＲＡＭ（Random Access Memory）１９４、プリンタ装置１８４に印刷データや印刷コマンド等を送信する通信インタフェース１９５、表示装置１８６を駆動制御して表示データに対応する文字等を表示させるディスプレイコントローラ１９６、キーボード１８７から入力キーに対応するキー信号を取り込むキーボードコントローラ１９７、マウス１８８とのデータ等のやり取りを制御するマウスコントローラ１９８が接続されている。また、プリンタ装置１８４は、通信インタフェース１９５からの印刷データ等を受信する通信インタフェース１９９を含む。
【００７１】
ＣＰＵ１９１は、ＲＯＭ１９３又はＲＡＭ１９４に格納されたプログラムに従って所定の印刷処理を実行し、印刷データをＲＡＭ１９４に展開したり、ＲＡＭ１９４の印刷データを、通信インタフェース１９５を介してプリンタ装置１８４に転送したりすることができる。
【００７２】
６．変形例
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるものである。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。
【００７３】
例えば、本発明は必ずしもサーマルヘッドプリンタに使用されるサーマルヘッドドライバＩＣ３０に適用されるものに限らず、ＬＥＤ駆動ＩＣなど、小型化が求められる多出力のドライバＩＣに好適である。
【００７４】
６．１  出力バンプの一列配置の他の例
図３等では、出力バンプ３２の一列配置の例として、Ｙ方向での短辺の位置が揃った例を示したが、これに限定されない。図１０は、図３等とは異なる一列配置を示している。
【００７５】
図１０に示す複数の出力バンプ３２もまた、一直線Ｌ０上にて一列に位置されている例を示している。図１０に示す出力バンプ３２はいわゆる千鳥配列とも称されるが、特許文献１〜６の千鳥配列とは異なる。図１０において、複数の出力バンプの総数をＮとしたとき、第１の方向で隣り合う２つのｊ（１≦ｊ≦Ｎ−１）番目と（ｊ＋１）番目の出力バンプ３２ｊ，３２ｊ＋１の短辺の各位置が、第２の方向Ｙでシフトしている。また、第１の方向Ｘで隣り合う２つのｊ番目と（ｊ−１）番目の出力バンプ３２ｊ−１，３２ｊの短辺の各位置が第２の方向Ｙでシフトしている。そして、（ｊ−１）番目と（ｊ＋１）番目の２つの出力バンプ３２ｊ−１，３２ｊ＋１の短辺の各位置が第２の方向Ｙで一致している。ただし、Ｎ個の出力バンプ３２は一直線Ｌ０上に位置していることは、図３等と何ら変わりがない。
【００７６】
この実施形態では、ｊ番目の単位回路４０ｊは、（ｊ−１）番目と（ｊ＋１）番目の２つの出力バンプ３２ｊ−１，３２ｊ＋１の内側であって、かつ、ｊ番目の出力バンプ３２ｊの周囲のハッチング領域に配置されている。他の単位回路４０ｊ−１，４０ｊ＋１等も同様に配置されている。
【００７７】
ここで、単位回路４０ｊの中の単位トランジスタ１２０が配置される領域、つまり第１の方向Ｘで隣り合う出力バンプ間とは、一直線Ｌ０上では配列ピッチＰの２つの出力バンプ４０ｊ，４０ｊ＋１との間となるが、直線Ｌ０よりもずれた位置では、配列ピッチ２Ｐの２つの出力バンプ４０ｊ−１，４０ｊ＋１の間の領域も該当することになる。このため、本実施形態では、第１の方向Ｘで隣り合う出力バンプの領域が拡大されるので、単位回路４０ｊとして示すハッチング領域内のどの位置にでも、単位トランジスタ１２０を配置してよいことになる。
【００７８】
特に、本実施形態では、単位回路４０ｊとして示すハッチング領域内に、単位回路４０ｊの全ての構成を配置することも可能になる。こうすると、ＩＣ３０の短手辺Ｌ２の長さをより圧縮して、ＩＣ３０の小型化を実現できる。
【００７９】
６．２  出力バンプ及び接地電源バンプの一列配置
図１１に示すように、Ｎ個の出力バンプ３２とｎ（ｎ＜Ｎで、ｎ×ｍ＝Ｎ）個の接地電源バンプ４２とを一列に配置することができる。この場合、Ｎ個の出力バンプ３２及びｎ個の共通電源バンプ４２の各々は、ＩＣ３０の能動面（単位回路４０等が配置されている面）上に形成されたバンプである。この種の能動面バンプは、例えば樹脂コア上に導電層を形成した樹脂コアバンプ等を挙げることができる。バンプ３２，４２を一列で配置するには、第２の方向ＹにてＩＣ３０の中心に置かざるを得ないが、その領域は能動面とせざるを得ない。そこで、バンプ３２，４２を能動面上のバンプとした。
【００８０】
図１１ではｍ（図１１では例えばｍ＝５）個の出力バンプ３２と１個の接地電源バンプ３２とが第１の方向Ｘに沿った一直線上に配置されて一つのバンプブロックが形成され、ｎ個のバンプブロック２００−１〜２００−ｎが第１の方向Ｘに沿った一直線上に配列されている。
【００８１】
こうすると、能動面にバンプ３２，４２を一列のみで形成しているので、ＩＣ３０の短手辺Ｌ２の長さをより圧縮して、ＩＣ３０の小型化を実現できる。また、バンプブロック２００−１〜２００−ｎの各々には一つの接地電源バンプ４２が少なくとも一つ含まれているので、ｍ個の単位回路４０毎に接地電源バンプ４２が一つ割り当てられ、一つの接地電源バンプ４２を介して流れる電流を少なくできる。
【００８２】
図１１の例は、図３の例と比較すると、一列バンプであるのでＩＣ３０の載置時の安定性は劣るかもしれないが、バンプ３２，４２のＹ方向と平行な長辺を長くすることで、安定性も確保することは可能である。
【００８３】
図１３は、図１１とは異なり、ｍ個の出力バンプが第１の方向Ｘに沿った一直線上に配置されて、一つのバンプブロック２００が形成されている。そして、ｎ個のバンプブロック２００−１〜２００−ｎが２個の共通電源バンプ４２間に配列されている。この場合、共通バンプの総数は、ｎ＋１（ｎ＜Ｎで、ｎ×ｍ＝Ｎ）個である。この場合も、図１２に示す実施形態と同様の効果を奏することができる。
【００８４】
なお、本実施形態においても、図４のようにＸ方向で隣接するバンプ間に単位トランジスタ１２０を配置することができ、あるいは図１０に示すように一直線Ｌ０上での配列を維持しながら短辺の位置をシフトさせた千鳥配置としても良い。これらの組み合わせにより、ＩＣ３０の短手辺Ｌ２の長さをさらに圧縮して、ＩＣ３０の小型化を実現できる。また、一列に配置されたＮ個の出力バンプ３２とｎ個の共通電源バンプ４２の配列密度は、上述と同じ理由で、ＩＣ３０の第１の方向Ｘでの中央領域で疎とし両端領域で密とするか、あるいは逆に、中央領域で密とし両端領域で疎としてもよい。
【００８５】
６．３  入力回路及び出力回路
図１２は、２つの入力信号バンプ（例えばＳＩ端子とＸＳＴＢ端子）４４がＩＣ３０の第１の方向Ｘでの一端部に配置されている。出力信号バンプ（ＳＯ端子）４６がＩＣ３０の第１の方向Ｘでの他端部に配置されている。残りの２つの入力信号バンプ（例えばＬＡＴ端子とＣＬＫ端子）とそれに接続される入力回路４８がＩＣ３０の第１の方向Ｘでの一端部と他端部との間の領域に配置されている。
【００８６】
こうすると、図１２において左端の出力バンプ３２−１と右端の出力バンプ３２−Ｎは、図３や図１１のように入力・出力端子４４，４６がＩＣ３０の両端部にのみ配置したものと比較して、ＩＣ３０の両端部に近づけて配置することができる。これにより、出力バンプ３２が配置できなかったＩＣ３０のデッドスペースが少なくなり、図１に示す配線２１のパターン角度が緩やかになり、配線２１の太さを確保できると共に、配線２１が占めるＹ方向の長さを短くできる。よって、ヘッド基板２０のＹ方向長さを短縮することができる。
【図面の簡単な説明】
【００８７】
【図１】本発明の一実施形態であるサーマルヘッドドライバＩＣが搭載されるサーマルヘッドの概略説明図である。
【図２】図１に示すＭ個のサーマルヘッドドライバＩＣに共通な回路図である。
【図３】図１に示すサーマルヘッドＩＣのバンプ配列の一例を示す概略平面図である。
【図４】出力バンプと単位回路のレイアウトの一例を示す概略平面図である。
【図５】隣接する２つの出力バンプ間に配置される単位トランジスタのレイアウト例を示す拡大平面図である。
【図６】共通電源バンプのうちプロービング用バンプを説明するための拡大平面図である。
【図７】サーマルヘッドを備えるサーマルプリンタの具体例の主要部分のみの縦断面図である。
【図８】サーマルヘッドを含む印刷システムの具体例を示す図である。
【図９】ホストコンピュータの概略ブロック図である。
【図１０】一直線上での配列を維持しながら出力バンプを千鳥配列した時の回路レイアウトの一例を示す拡大平面図である。
【図１１】ｍ個の出力バンプと１個の共通電源バンプとを一組とするｎ個のバンプブロックを一直線上にて配列したＩＣを示す概略平面図である。
【図１２】ＩＣの長手方向の両端部と中央部とに入力回路及び出力回路を分散配置した例を示す概略平面図である。
【図１３】ｍ個の出力バンプを一組とするｎ個のバンプブロックを、２個の共通電源バンプ間にて一直線上にて配列したＩＣを示す概略平面図である。
【符号の説明】
【００８８】
１０  サーマルヘッド、２０  ヘッド基板、
３０  多出力駆動ＩＣ（サーマルヘッドドライバＩＣ）、３２  出力バンプ、
３４ａ  第１の長手辺、３４ｂ  第２の長手辺、４０１〜４０Ｎ  単位回路、
４２  共通電源バンプ、４４入力信号バンプ、４６  出力信号バンプ、４８  入力回路、
４９  出力回路、１２０  単位トランジスタ、  Ｒ  サーマル抵抗素子、
Ｘ  第１の方向、Ｙ  第２の方向
【図１】
2009218516.tif 000003
【図２】
2009218516.tif 000004
【図３】
2009218516.tif 000005
【図４】
2009218516.tif 000006
【図５】
2009218516.tif 000007
【図６】
2009218516.tif 000008
【図７】
2009218516.tif 000009
【図８】
2009218516.tif 000010
【図９】
2009218516.tif 000011
【図１０】
2009218516.tif 000012
【図１１】
2009218516.tif 000013
【図１２】
2009218516.tif 000014
【図１３】
2009218516.tif 000015