(57)【要約】【課題】表示特性に優れたＥＬパネル及びＥＬパネルの製造方法を実現する。【解決手段】ゲート絶縁膜１１をパターニングして画素電極８ａが露出する開口部１１ｄを形成することに先立って、基板１０上には画素電極８ａが形成されているので、基板１０上に設けられたゲート絶縁膜１１にエッチングなどの処理を施して所定の領域を露出させる開口部１１ｄを形成する際に、その画素電極８ａが基板１０の保護膜となり、その基板１０の表面が腐食されることを防ぐことができるため、キャリア輸送層８ｃの発光が基板１０を好適に透過して放出されることとなり、画像のにじみやぼけなどがない優れた表示特性を有するＥＬパネル１００とすることが可能になる。【選択図】図５
2009230987.tif 000002
【特許請求の範囲】
【請求項１】
光透過性を有する基板上に、光透過性を有する第一電極を形成する第一電極形成工程と、
前記基板上に、キャパシタの第一容量電極を形成する第一容量電極形成工程と、
前記第一容量電極と前記第一電極とを含む前記基板上に絶縁膜を形成した後、前記第一電極の所定領域を開口する開口部を前記絶縁膜に形成する開口部形成工程と、
前記絶縁膜の上面側であって、前記第一容量電極と対向する位置に、前記キャパシタの第二容量電極を形成する第二容量電極形成工程と、
少なくとも前記開口部によって開口される前記第一電極上に、キャリア輸送層を形成するキャリア輸送層形成工程と、
前記キャリア輸送層上に、第二電極を形成する第二電極形成工程と、
を備えることを特徴とするＥＬパネルの製造方法。
【請求項２】
前記第一容量電極形成工程は、前記基板上に、ゲート導電膜をパターニングして前記第一容量電極とともにトランジスタのゲート電極を形成する工程を含み、
前記ゲート電極を覆う前記絶縁膜の上面側に、前記トランジスタのソース電極及びドレイン電極を形成するソース、ドレイン電極形成工程を、
さらに備えることを特徴とする請求項１に記載のＥＬパネルの製造方法。
【請求項３】
前記第一容量電極形成工程は、前記基板上に、前記ゲート導電膜をパターニングして前記第一容量電極とともに走査線の第一端子層を形成する工程を含み、
前記開口部形成工程は、前記第一端子層上が開口される開口部を前記絶縁膜に形成する工程を含み、
前記ソース、ドレイン電極形成工程は、ソース、ドレイン導電膜をパターニングして前記トランジスタのソース電極及びドレイン電極とともに前記第一端子層上に前記走査線の第二端子層を形成する工程を含み、
前記第二容量電極形成工程は、導電層をパターニングして前記第二容量電極とともに前記第二端子層上に前記走査線の第三端子層を形成する工程を含む、
ことを特徴とする請求項２に記載のＥＬパネルの製造方法。
【請求項４】
光透過性を有する基板上に、光透過性を有するキャパシタの第一容量電極を形成する第一容量電極形成工程と、
前記第一容量電極を含む前記基板上に第一絶縁膜を形成した後、前記第一容量電極の所定領域を開口する開口部を前記第一絶縁膜に形成する第一開口部形成工程と、
少なくとも前記開口部によって開口される前記第一容量電極上に、光透過性を有する第二絶縁膜を形成する第二絶縁膜形成工程と、
前記第二絶縁膜上であって、前記第一容量電極と対向する位置に、光透過性を有する前記キャパシタの第二容量電極を兼ねた第一電極を形成する第一電極形成工程と、
前記第一電極上に、キャリア輸送層を形成するキャリア輸送層形成工程と、
前記キャリア輸送層上に、第二電極を形成する第二電極形成工程と、
を備えることを特徴とするＥＬパネルの製造方法。
【請求項５】
前記基板上に、トランジスタのゲート電極を形成するゲート電極形成工程と、
前記ゲート電極を覆う前記第一絶縁膜の上面側に、前記トランジスタのソース電極及びドレイン電極を形成するソース、ドレイン電極形成工程と、
を備えることを特徴とする請求項４に記載のＥＬパネルの製造方法。
【請求項６】
前記ゲート電極形成工程は、前記基板上に、ゲート導電膜をパターニングして前記トランジスタのゲート電極とともに走査線の第一端子層を形成する工程を含み、
前記第一開口部形成工程は、前記第一端子層上が開口される開口部を前記第一絶縁膜に形成する工程を含み、
前記ソース、ドレイン電極形成工程は、ソース、ドレイン導電膜をパターニングして前記トランジスタのソース電極及びドレイン電極とともに前記第一端子層上に前記走査線の第二端子層を形成する工程を含み、
前記第一電極形成工程は、前記第二端子層上が開口される開口部を前記第二絶縁膜に形成する工程と、導電層をパターニングして前記第一電極とともに前記第二端子層上に前記走査線の第三端子層を形成する工程を含む、
ことを特徴とする請求項５に記載のＥＬパネルの製造方法。
【請求項７】
光透過性を有する基板上に設けられた光透過性を有する第一電極と、
前記基板上に設けられたゲート導電膜をパターニングしてなるトランジスタのゲート電極及びキャパシタの第一容量電極と、
前記第一容量電極上に設けられた絶縁膜と、
前記絶縁膜上であって前記第一容量電極と対向する位置に設けられ、前記絶縁膜の開口部を介して前記第一電極と接続された前記キャパシタの第二容量電極と、
前記第一電極上に設けられたキャリア輸送層と、
前記キャリア輸送層上に設けられた第二電極と、
を備えることを特徴とするＥＬパネル。
【請求項８】
前記ゲート導電膜をパターニングしてなる走査線の第一端子層と、
ソース、ドレイン導電膜をパターニングしてなる前記トランジスタのソース電極及びドレイン電極並びに前記第一端子層上の第二端子層と、
第二容量電極となる導電膜をパターニングしてなる前記第二端子層上の第三端子層と、
を備えることを特徴とする請求項７記載のＥＬパネル。
【請求項９】
光透過性を有する基板上に設けられた、光透過性を有するキャパシタの第一容量電極と、
前記第一容量電極上に設けられた、光透過性を有する絶縁膜と、
前記絶縁膜上であって前記第一容量電極と対向する位置に設けられた、光透過性を有し前記キャパシタの第二容量電極を兼ねる第一電極と、
前記第一電極上に設けられたキャリア輸送層と、
前記キャリア輸送層上に設けられた第二電極と、
を備えることを特徴とするＥＬパネル。
【請求項１０】
ゲート導電膜をパターニングしてなるトランジスタのゲート電極及び走査線の第一端子層と、
ソース、ドレイン導電膜をパターニングしてなる前記トランジスタのソース電極及びドレイン電極並びに前記第一端子層上の第二端子層と、
第一電極となる導電膜をパターニングしてなる前記第二端子層上の第三端子層と、
を備えることを特徴とする請求項９記載のＥＬパネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＥＬパネル及びＥＬパネルの製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話機などの電子機器の表示デバイスとして、自発光素子である有機ＥＬ（Electro Luminescence）素子をマトリクス状に配列したＥＬパネルを適用したものが知られている。
有機ＥＬ素子は、周知のように、概略、透明基板等の一面側に、アノード電極（陽極）と、有機ＥＬ層（発光層）と、カソード電極（陰極）とが順次積層された構造を有し、その有機ＥＬ層の発光しきい値を越えるように、アノード電極に正電圧、カソード電極に負電圧を印加することにより、有機ＥＬ層内に注入された正孔と電子が再結合する際に生じるエネルギーに基づいて、光（励起光）を放出し発光するものである。
【０００３】
そして、透明基板の一面側に有機ＥＬ素子が形成されたＥＬパネルにおいて、有機ＥＬ層を介して対向する一対の電極（アノード電極、カソード電極）の一方を光透過性を有する電極材料により形成し、他方を光反射性を有する電極材料により形成することによって、透明基板の他面側に光を放出するボトムエミッション型の発光構造が知られている（例えば、特許文献１参照。）。
【特許文献１】特開２００４−４６１５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１の場合、透明基板上であって、光透過性を有する透明電極が形成される領域には、透明電極が形成される前に層間絶縁膜等の透明膜が成膜されているため、有機ＥＬ素子の光は、透明膜を介して出射されることになる。このような透明膜の厚さが均一でないと、色度がばらついてしまい、出射光の色が不均一になってしまうといった問題があった。また有機ＥＬ素子の光路にある層間絶縁膜をエッチングして除去すると、層間絶縁膜のエッチング工程において、透明基板の表面もエッチングされてしまい、透明基板の厚さが不均一になってしまうことがある。
このように厚さが不均一な透明基板上に有機ＥＬ素子が形成されたＥＬパネルでは、有機ＥＬ層が発光した光が透明基板を介して放出される際に、透明基板の不均一な厚さに起因して光の散乱や干渉などが生じ、光の輝度や色彩のばらつきを招いてしまい、それがパネルにおける画像のにじみやぼけなどとして現れて、表示特性が悪化してしまうことがある。
【０００５】
そこで、本発明は、上述した問題点を鑑み、表示特性に優れたＥＬパネル及びＥＬパネルの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
以上の課題を解決するため、請求項１に記載の発明は、ＥＬパネルの製造方法であって、
光透過性を有する基板上に、光透過性を有する第一電極を形成する第一電極形成工程と、
前記基板上に、キャパシタの第一容量電極を形成する第一容量電極形成工程と、
前記第一容量電極と前記第一電極とを含む前記基板上に絶縁膜を形成した後、前記第一電極の所定領域を開口する開口部を前記絶縁膜に形成する開口部形成工程と、
前記絶縁膜の上面側であって、前記第一容量電極と対向する位置に、前記キャパシタの第二容量電極を形成する第二容量電極形成工程と、
少なくとも前記開口部によって開口される前記第一電極上に、キャリア輸送層を形成するキャリア輸送層形成工程と、
前記キャリア輸送層上に、第二電極を形成する第二電極形成工程と、
を備えることを特徴とする。
【０００７】
請求項２に記載の発明は、
前記第一容量電極形成工程は、前記基板上に、ゲート導電膜をパターニングして前記第一容量電極とともにトランジスタのゲート電極を形成する工程を含み、
前記ゲート電極を覆う前記絶縁膜の上面側に、前記トランジスタのソース電極及びドレイン電極を形成するソース、ドレイン電極形成工程を、
さらに備えることを特徴とする。
【０００８】
請求項３に記載の発明は、
前記第一容量電極形成工程は、前記基板上に、前記ゲート導電膜をパターニングして前記第一容量電極とともに走査線の第一端子層を形成する工程を含み、
前記開口部形成工程は、前記第一端子層上が開口される開口部を前記絶縁膜に形成する工程を含み、
前記ソース、ドレイン電極形成工程は、ソース、ドレイン導電膜をパターニングして前記トランジスタのソース電極及びドレイン電極とともに前記第一端子層上に前記走査線の第二端子層を形成する工程を含み、
前記第二容量電極形成工程は、導電層をパターニングして前記第二容量電極とともに前記第二端子層上に前記走査線の第三端子層を形成する工程を含む、
ことを特徴とする。
【０００９】
請求項４に記載の発明は、
光透過性を有する基板上に、光透過性を有するキャパシタの第一容量電極を形成する第一容量電極形成工程と、
前記第一容量電極を含む前記基板上に第一絶縁膜を形成した後、前記第一容量電極の所定領域を開口する開口部を前記第一絶縁膜に形成する第一開口部形成工程と、
少なくとも前記開口部によって開口される前記第一容量電極上に、光透過性を有する第二絶縁膜を形成する第二絶縁膜形成工程と、
前記第二絶縁膜上であって、前記第一容量電極と対向する位置に、光透過性を有する前記キャパシタの第二容量電極を兼ねた第一電極を形成する第一電極形成工程と、
前記第一電極上に、キャリア輸送層を形成するキャリア輸送層形成工程と、
前記キャリア輸送層上に、第二電極を形成する第二電極形成工程と、
を備えることを特徴とする。
【００１０】
請求項５に記載の発明は、
前記基板上に、トランジスタのゲート電極を形成するゲート電極形成工程と、
前記ゲート電極を覆う前記第一絶縁膜の上面側に、前記トランジスタのソース電極及びドレイン電極を形成するソース、ドレイン電極形成工程と、
備えることを特徴とする。
【００１１】
請求項６に記載の発明は、
前記ゲート電極形成工程は、前記基板上に、ゲート導電膜をパターニングして前記トランジスタのゲート電極とともに走査線の第一端子層を形成する工程を含み、
前記第一開口部形成工程は、前記第一端子層上が開口される開口部を前記第一絶縁膜に形成する工程を含み、
前記ソース、ドレイン電極形成工程は、ソース、ドレイン導電膜をパターニングして前記トランジスタのソース電極及びドレイン電極とともに前記第一端子層上に前記走査線の第二端子層を形成する工程を含み、
前記第一電極形成工程は、前記第二端子層上が開口される開口部を前記第二絶縁膜に形成する工程と、導電層をパターニングして前記第一電極とともに前記第二端子層上に前記走査線の第三端子層を形成する工程を含む、
ことを特徴とする。
【００１２】
請求項７に記載の発明は、ＥＬパネルであって、
光透過性を有する基板上に設けられた光透過性を有する第一電極と、
前記基板上に設けられたゲート導電膜をパターニングしてなるトランジスタのゲート電極及びキャパシタの第一容量電極と、
前記第一容量電極上に設けられた絶縁膜と、
前記絶縁膜上であって前記第一容量電極と対向する位置に設けられ、前記絶縁膜の開口部を介して前記第一電極と接続された前記キャパシタの第二容量電極と、
前記第一電極上に設けられたキャリア輸送層と、
前記キャリア輸送層上に設けられた第二電極と、
を備えることを特徴とする。
【００１３】
請求項８に記載の発明は、
前記ゲート導電膜をパターニングしてなる走査線の第一端子層と、
ソース、ドレイン導電膜をパターニングしてなる前記トランジスタのソース電極及びドレイン電極並びに前記第一端子層上の第二端子層と、
第二容量電極となる導電膜をパターニングしてなる前記第二端子層上の第三端子層と、
を備えることを特徴とする。
【００１４】
請求項９に記載の発明は、ＥＬパネルであって、
光透過性を有する基板上に設けられた、光透過性を有するキャパシタの第一容量電極と、
前記第一容量電極上に設けられた、光透過性を有する絶縁膜と、
前記絶縁膜上であって前記第一容量電極と対向する位置に設けられた、光透過性を有し前記キャパシタの第二容量電極を兼ねる第一電極と、
前記第一電極上に設けられたキャリア輸送層と、
前記キャリア輸送層上に設けられた第二電極と、
を備えることを特徴とする。
【００１５】
請求項１０に記載の発明は、
ゲート導電膜をパターニングしてなるトランジスタのゲート電極及び走査線の第一端子層と、
ソース、ドレイン導電膜をパターニングしてなる前記トランジスタのソース電極及びドレイン電極並びに前記第一端子層上の第二端子層と、
第一電極となる導電膜をパターニングしてなる前記第二端子層上の第三端子層と、
を備えることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、絶縁膜をパターニングするなどして電極が露出する開口部を形成することに先立って、基板上には電極が形成されている。つまり、基板上に設けられた絶縁膜にエッチングなどの処理を施して所定の領域を露出させる開口部を形成する際に、基板上に設けられた電極が基板の保護膜となり、その基板の表面が浸食されることを防ぐので、基板表面の平滑性が損なわれることはない。
従って、キャリア輸送層の発光は、その光の輝度や色彩のばらつきが抑えられて基板を好適に透過して放出されることとなるので、画像のにじみやぼけなどがない優れた発光特性や表示特性を有するＥＬパネルを実現することができる。
【発明を実施するための最良の形態】
【００１７】
以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
【００１８】
（実施形態１）
図１は、ＥＬパネル１００における複数の画素Ｐの配置構成を示す平面図であり、図２は、ＥＬパネル１００の概略構成を示す平面図である。
【００１９】
図１、図２に示すように、ＥＬパネル１００には、Ｒ（赤），Ｇ（緑），Ｂ（青）をそれぞれ発光する複数の画素Ｐが所定のパターンでマトリクス状に配置されている。
このＥＬパネル１００には、複数の走査線２が行方向に沿って互いに略平行となるよう配列され、複数の信号線３が平面視して走査線２と略直交し列方向に沿って互いに略平行となるよう配列されている。また、隣り合う走査線２の間において、電圧供給線４が走査線２に沿って設けられている。これら各走査線２と、隣接する二本の信号線３と、各電圧供給線４と、によって囲われる範囲が、画素Ｐに相当する。
また、ＥＬパネル１００には、走査線２、信号線３、電圧供給線４の上方を覆うように、格子状の隔壁であるバンク１３が設けられている。このバンク１３によって囲われてなる略長方形状の複数の開口部１３ａが画素Ｐごとに形成されており、この開口部１３ａ内に所定のキャリア輸送層（後述する正孔注入層８ｂ、発光層８ｃ）が設けられて、画素Ｐの発光領域となる。キャリア輸送層とは、厚さ方向に電圧が印加されることによって正孔又は電子を輸送する層であり、発光層及び非発光層を含む。
なお、走査線２と一端部には、それぞれ端子パッドＴ（図１０（ｂ）参照）が設けられている。複数の電圧供給線４はバンク１３の外側において、１本乃至複数本の共通配線によって互いに接続されて、共通配線は１つ乃至複数の端子パッドＴと接続されている。
【００２０】
図３は、アクティブマトリクス駆動方式で動作するＥＬパネル１００の１画素に相当する回路を示した回路図である。
【００２１】
図３に示すように、ＥＬパネル１００には、走査線２と、走査線２と交差する信号線３と、走査線２に沿う電圧供給線４とが設けられており、このＥＬパネル１００の１画素Ｐにつき、薄膜トランジスタであるスイッチトランジスタ５と、薄膜トランジスタである駆動トランジスタ６と、キャパシタ７と、ＥＬ素子８とが設けられている。
【００２２】
各画素Ｐにおいては、スイッチトランジスタ５のゲートが走査線２に接続され、スイッチトランジスタ５のドレインとソースのうちの一方が信号線３に接続され、スイッチトランジスタ５のドレインとソースのうちの他方がキャパシタ７の一方の電極及び駆動トランジスタ６のゲートに接続されている。駆動トランジスタ６のソースとドレインのうちの一方が電圧供給線４に接続され、駆動トランジスタ６のソースとドレインのうち他方がキャパシタ７の他方の電極及びＥＬ素子８のアノードに接続されている。なお、全ての画素ＰのＥＬ素子８のカソードには一定電圧Ｖcomが印加されている（例えば、接地されている）。
【００２３】
また、このＥＬパネル１００の周囲において各走査線２が走査側ドライバに接続され、各電圧供給線４が一定電圧源又は適宜電圧信号を出力するドライバに接続され、信号線３がデータ側ドライバに接続され、これらドライバによってＥＬパネル１００がアクティブマトリクス駆動方式で駆動される。電圧供給線４には、一定電圧源又はドライバによって所定の電力が供給される。
【００２４】
次に、ＥＬパネル１００と、その画素Ｐの回路構造について、図４〜図６、図１８を用いて説明する。ここで、図４は、ＥＬパネル１００の１画素Ｐに相当する平面図であり、図５は、図４のV−V線に沿った面の矢視断面図、図６は、図４のVI−VI線に沿った面の矢視断面図である。また、図１８は、図４のXVIII−XVIIIに沿った面の矢視断面図である。なお、図４においては、電極及び配線を主に示す。
【００２５】
図４に示すように、スイッチトランジスタ５及び駆動トランジスタ６は、信号線３に沿うように配列され、スイッチトランジスタ５の近傍にキャパシタ７が配置され、駆動トランジスタ６の近傍にＥＬ素子８が配置されている。また、走査線２と電圧供給線４の間に、スイッチトランジスタ５、駆動トランジスタ６、キャパシタ７及びＥＬ素子８が配置されている。
【００２６】
図４〜図６に示すように、光透過性を有し絶縁性の基板１０上にゲート絶縁膜１１が成膜されており、そのゲート絶縁膜１１の上に層間絶縁膜１２が成膜されている。
信号線３はゲート絶縁膜１１と基板１０との間に形成され、走査線２及び電圧供給線４はゲート絶縁膜１１と層間絶縁膜１２との間に形成されている。また、ゲート絶縁膜１１は、スイッチトランジスタ５及び駆動トランジスタ６の形成領域等に形成されている。
【００２７】
駆動トランジスタ６及びスイッチトランジスタ５は、図４〜図６に示すように、逆スタガ構造の薄膜トランジスタである。
【００２８】
駆動トランジスタ６は、ゲート電極６ａ、半導体膜６ｂ、チャネル保護膜６ｄ、不純物半導体膜６ｆ，６ｇ、ドレイン電極６ｈ、ソース電極６ｉ等を有するものである。
【００２９】
ゲート電極６ａは、基板１０とゲート絶縁膜１１の間に形成されている。このゲート電極６ａは、例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜からなる。また、ゲート電極６ａの上に絶縁性のゲート絶縁膜１１が成膜されており、そのゲート絶縁膜１１によってゲート電極６ａが被覆されている。
ゲート絶縁膜１１は、例えば、シリコン窒化物又はシリコン酸化物からなる。このゲート絶縁膜１１上であってゲート電極６ａに対応する位置にチャネルが形成される真性の半導体膜６ｂが形成されており、半導体膜６ｂがゲート絶縁膜１１を挟んでゲート電極６ａと相対している。
半導体膜６ｂは、例えば、アモルファスシリコン又は多結晶シリコンからなる。また、半導体膜６ｂの中央部上には、絶縁性のチャネル保護膜６ｄが形成されている。このチャネル保護膜６ｄは、例えば、シリコン窒化物又はシリコン酸化物からなる。
また、半導体膜６ｂの一端部の上には、不純物半導体膜６ｆが一部チャネル保護膜６ｄに重なるようにして形成されており、半導体膜６ｂの他端部の上には、不純物半導体膜６ｇが一部チャネル保護膜６ｄに重なるようにして形成されている。そして、不純物半導体膜６ｆ，６ｇは半導体膜６ｂの両端側に互いに離間して形成されている。なお、不純物半導体膜６ｆ，６ｇは、駆動トランジスタ６がｎ型トランジスタであればｎ型半導体であり、駆動トランジスタ６がｐ型トランジスタであればｐ型半導体となる。
不純物半導体膜６ｆの上には、ドレイン電極６ｈが形成されている。不純物半導体膜６ｇの上には、ソース電極６ｉが形成されている。ドレイン電極６ｈ，ソース電極６ｉは、例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜からなる。
チャネル保護膜６ｄ、ドレイン電極６ｈ及びソース電極６ｉの上には、絶縁性の層間絶縁膜１２が成膜され、チャネル保護膜６ｄ、ドレイン電極６ｈ及びソース電極６ｉが層間絶縁膜１２によって被覆されている。
【００３０】
駆動トランジスタ６と同様にスイッチトランジスタ５は、図１８に示すように、ゲート電極５ａ、半導体膜５ｂ、チャネル保護膜５ｄ、不純物半導体膜５ｆ，５ｇ、ドレイン電極５ｈ、ソース電極５ｉ等を有するものである。
【００３１】
キャパシタ７は、図４、図６に示すように、基板１０とゲート絶縁膜１１との間に第一容量電極７ａが形成され、層間絶縁膜１２の上に第二容量電極７ｂが形成されており、その第一容量電極７ａと第二容量電極７ｂが、ゲート絶縁膜１１と層間絶縁膜１２とを挟んで相対している。
なお、キャパシタ７の第一容量電極７ａは、基板１０に一面に成膜された導電膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで、信号線３、スイッチトランジスタ５のゲート電極５ａ及び駆動トランジスタ６のゲート電極６ａとともに形成されたものである。
また、キャパシタ７の第二容量電極７ｂは、層間絶縁膜１２上に電極面部が形成され、層間絶縁膜１２とゲート絶縁膜１１を厚さ方向に貫通したコンタクトホール７ｂを介してＥＬ素子８の画素電極８ａに接続されている。
【００３２】
また、ゲート絶縁膜１１には、ゲート電極５ａと走査線２とが重なる領域にコンタクトホール１１ａが形成され、ドレイン電極５ｈと信号線３とが重なる領域にコンタクトホール１１ｂが形成され、ゲート電極６ａとソース電極５ｉとが重なる領域にコンタクトホール１１ｃが形成されており、コンタクトホール１１ａ〜１１ｃ内にコンタクトプラグ２０ａ〜２０ｃがそれぞれ埋め込まれている。このためコンタクトプラグ２０ａによってスイッチトランジスタ５のゲート電極５ａと走査線２が電気的に導通し、コンタクトプラグ２０ｂによってスイッチトランジスタ５のドレイン電極５ｈと信号線３が電気的に導通し、コンタクトプラグ２０ｃによってスイッチトランジスタ５のソース電極５ｉとキャパシタ７の電極７ａが電気的に導通するとともにスイッチトランジスタ５のソース電極５ｉと駆動トランジスタ６のゲート電極６ａが電気的に導通する。なお、コンタクトプラグ２０ａ〜２０ｃを設けることなく、走査線２が直接ゲート電極５ａと接触し、ドレイン電極５ｈが信号線３と接触し、ソース電極５ｉがゲート電極６ａと接触してもよい。
また、層間絶縁膜１２にはソース電極６ｉと第二容量電極７ｂと重なる部分において、コンタクトホール１２ｈが形成されており、そのコンタクトホール１２ｈ内にコンタクトプラグ２０ｄが埋め込まれている。コンタクトプラグ２０ｄによって駆動トランジスタ６のソース電極６ｉと第二容量電極７ｂが電気的に導通する。ここで、コンタクトプラグ２０ｄを設けることなく、ソース電極６ｉが直接第二容量電極７ｂに接触してもよい。
なお、駆動トランジスタ６のゲート電極６ａがキャパシタ７の第一容量電極７ａに一体に連なっており、駆動トランジスタ６のドレイン電極６ｈが電圧供給線４に一体に連なっている。
【００３３】
ＥＬ素子８は、図４〜図６に示すように、アノードとなる第一電極としての画素電極８ａと、画素電極８ａの上に形成された化合物膜である正孔注入層８ｂと、正孔注入層８ｂの上に形成された化合物膜である発光層８ｃと、発光層８ｃの上に形成された第二電極としての対向電極８ｄとを備えている。
【００３４】
画素電極８ａは、透明基板等である光透過性を有する基板１０上に設けられており、画素Ｐごとに独立して形成されている。この画素電極８ａは透明電極であって、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）からなる。なお、画素電極８ａは、第二容量電極７ｂを介し駆動トランジスタ６のソース電極６ｉと接続している。
【００３５】
正孔注入層８ｂは、例えば、導電性高分子であるＰＥＤＯＴ（poly(ethylenedioxy)thiophene；ポリエチレンジオキシチオフェン）及びドーパントであるＰＳＳ（polystyrene sulfonate；ポリスチレンスルホン酸）からなる機能層であって、画素電極８ａと対向電極８ｄとの間に印加された電圧に応じて画素電極８ａから発光層８ｃに向けて一方のキャリアである正孔を注入する。
発光層８ｃは、画素Ｐ毎にＲ（赤），Ｇ（緑），Ｂ（青）のいずれかを発光する材料を含み、例えば、ポリフルオレン系発光材料やポリフェニレンビニレン系の有機発光材料からなり、画素電極８ａと対向電極８ｄとの間に印加された電圧に応じて対向電極８ｄから供給される他方のキャリアである電子を厚さ方向に輸送するとともにこの電子と、正孔注入層８ｂから注入される正孔との再結合に伴い発光する層である。このため、Ｒ（赤）を発光する画素Ｐ、Ｇ（緑）を発光する画素Ｐ、Ｂ（青）を発光する画素Ｐは互いに発光層８ｃの発光材料が異なる。画素ＰのＲ（赤），Ｇ（緑），Ｂ（青）のパターンは、デルタ配列であってもよく、また縦方向に同色画素が配列されるストライプパターンであってもよい。
この正孔注入層８ｂと発光層８ｃとがキャリア輸送層となる。
【００３６】
対向電極８ｄは、画素電極８ａよりも仕事関数の低い材料で形成されており、例えば、インジウム、マグネシウム、カルシウム、リチウム、バリウム、希土類金属の少なくとも一種を含む単体又は合金で形成されている。
この対向電極８ｄは全ての画素Ｐに共通した電極であり、発光層８ｃなどの化合物膜とともに後述するバンク１３を被覆している。
【００３７】
そして、図４〜図６に示すように、スイッチトランジスタ５や駆動トランジスタ６などを覆うゲート絶縁膜１１と層間絶縁膜１２には、各画素電極８ａに対応する位置においてそれぞれ開口部１１ｄ、開口部１２ａが形成されており、その開口部である開口部１１ｄや開口部１２ａにおいて画素電極８ａが露出している。そのため、ゲート絶縁膜１１や層間絶縁膜１２は平面視して格子状に形成されている。更に、層間絶縁膜１２の上にバンク１３が形成されており、バンク１３も層間絶縁膜１２と同様に平面視して格子状に形成され、各画素電極８ａに対応する位置において開口部１３ａが形成されている。
このように、ゲート絶縁膜１１、層間絶縁膜１２及びバンク１３によって画素電極８ａの上の所定領域が画素Ｐごとに仕切られている。
そして、開口部１３ａ内において、キャリア輸送層としての正孔注入層８ｂ及び発光層８ｃが、画素電極８ａ上に積層されている。
【００３８】
具体的には、バンク１３は、正孔注入層８ｂや発光層８ｃを湿式法により形成するに際して、正孔注入層８ｂや発光層８ｃを含む有機材料が溶媒に溶解または分散された液状体が隣接する画素Ｐに滲み出ないようにする隔壁として機能する。
例えば、図５、図６に示すように、層間絶縁膜１２の上に設けられたバンク１３には、バンク１３における画素電極８ａに対応する位置に開口部１３ａが形成されている。
そして、開口部１３ａ内に、正孔注入層８ｂとなる有機材料が含有される液状体を塗布し、その液状体を乾燥させ成膜させた化合物膜が、キャリア輸送層における正孔注入層８ｂとなる。さらに、開口部１３ａ内の正孔注入層８ｂ上に、発光層８ｃとなる有機材料が含有される液状体を塗布し、その液状体を乾燥させ成膜させた化合物膜が、キャリア輸送層における発光層８ｃとなる。
なお、この発光層８ｃとバンク１３を被覆するように対向電極８ｄが設けられている。
【００３９】
そして、このＥＬパネル１００においては、画素電極８ａと基板１０が透明であり、発光層８ｃから発した光が画素電極８ａ及び基板１０を透過して出射する。そのため、基板１０の裏面（下面）が表示面となる。
【００４０】
このＥＬパネル１００は、次のように駆動されて発光する。
全ての電圧供給線４に所定レベルの電圧が印加された状態で、走査ドライバによって走査線２に順次オンレベルの電圧が印加されることで、これら走査線２に接続された各スイッチトランジスタ５が順次選択される。
各走査線２が選択されている時に、データドライバによって階調に応じたレベルの電圧が全ての信号線３に印加されると、その選択されている走査線２に対応するスイッチトランジスタ５がオンになっていることから、その階調に応じたレベルの電圧がスイッチトランジスタ５を介して駆動トランジスタ６のゲート電極６ａに印加される。
この駆動トランジスタ６のゲート電極６ａに印加された電圧レベルに応じて、駆動トランジスタ６におけるソース・ドレイン電流のレベルが定まり、その電圧レベルに応じたレベルのソース・ドレイン電流が電圧供給線４から駆動トランジスタ６に流れ、ＥＬ素子８がその電流レベルに応じた明るさで発光する。
その後、その走査線２の選択が解除されると、スイッチトランジスタ５がオフとなるので、駆動トランジスタ６のゲート電極６ａの電荷が閉じ込められる。なお、その閉じ込められた電荷はキャパシタ７に蓄えられることとなり、この間、駆動トランジスタ６のゲート電極６ａ及びソース電極６ｉ間の電圧を保持する。
そして、ＥＬ素子８がゲート電極６ａ及びソース電極６ｉ間の電圧にしたがって発光を継続するようになっている。
【００４１】
次に、ＥＬパネル１００の製造方法について、図５、図６、図７〜図１０に示す断面図を用いて説明する。
なお、図７から図１０は、本実施形態に係るＥＬパネル１００の製造過程の一例を示す工程断面図である。この工程断面図は、図４に示したV−V線に沿った断面部分と、走査線２と電圧供給線４の端子パッドＴの断面部分を示す説明図であり、これらの図を参照して製造方法の概略を説明する。
また、ここでは、図４のV−V線に沿った断面部分によって駆動トランジスタ６の製造過程を例示し、同様の製造過程を経るスイッチトランジスタ５に関する図示は省略する。
【００４２】
まず、透明のガラス板である基板１０上に、スパッタリング法、蒸着法等によって、例えば、ＩＴＯなどの透明電極材料からなる透明導電膜を成膜し、フォトリソグラフィー法・エッチング法等によってその透明導電膜をパターニングする。これにより図７（ａ）などに示すように、基板１０上にＥＬ素子８の画素電極８ａを形成する。このとき、画素電極８ａの下方の基板１０の表面は、画素電極８ａのために透明導電膜のエッチャントに接触しないので浸食されず平滑である。
【００４３】
次いで、気相成長法（スパッタリング法、蒸着法等）によって基板１０の表面及び画素電極８ａの表面に、例えば、ＭｏＮｂなどのゲート導電膜を成膜し、フォトリソグラフィー法・エッチング法等によってそのゲート導電膜をパターニングする。これにより図７（ｂ）などに示すように、基板１０上にスイッチトランジスタ５のゲート電極５ａ、駆動トランジスタ６のゲート電極６ａ、キャパシタ７の第一容量電極７ａ（図６参照）、信号線３、端子パッドＴの下層電極Ｔ１（第一端子層）を形成する。このとき、画素電極８ａ形成領域の下面の基板１０は、画素電極８ａがマスクとなっているのでゲート導電膜のエッチャントに接触されず、浸食されることはない。
【００４４】
次いで、ゲート電極５ａ，６ａ、第一容量電極７ａ、信号線３、画素電極８ａ等を含む基板１０の全域を被覆するようにＣＶＤ法等によって、例えば、図７（ｃ）などに示すように、シリコン窒化物などからなりゲート絶縁膜１１となる絶縁体層、アモルファスシリコン等からなり半導体膜６ｂ、５ｂとなる半導体層、シリコン窒化物などからなりチャネル保護膜６ｄ、５ｄとなる絶縁体層を順次積層する。
【００４５】
次いで、最上層の絶縁体層をフォトリソグラフィー法・エッチング法等によってパターニングし、図８（ａ）などに示すように、チャネル保護膜６ｄ、５ｄを形成する。
【００４６】
次いで、チャネル保護膜６ｄ、５ｄを含む半導体層上である基板１０の全域を被覆するようにＣＶＤ法等によって、ｎ型不純物を含むシリコン層を形成した後、例えば、その不純物シリコン層と半導体層と絶縁体層を連続的にドライエッチングすることで、図８（ｂ）などに示すように、画素電極８ａが露出する開口部１１ｄや、下層電極Ｔ１が露出するコンタクトホール等を有するゲート絶縁膜１１を形成する。
なお、画素電極８ａの下面に位置する基板１０の領域は、その画素電極８ａに覆われているので、ドライエッチングのエッチングガスまたはプラズマ中のイオン種やラジカルに曝されることなく、平滑な状態が維持されるようになっている。
【００４７】
次いで、不純物シリコン層を含む基板１０の全域を被覆するように、気相成長法等によって、例えば、ＭｏＮｂなどのソース、ドレイン導電膜を成膜し、そのソース、ドレイン導電膜上にパターニングされたフォトレジストマスクを用いてエッチングして、図８（ｃ）などに示すように、駆動トランジスタ６のドレイン電極６ｈ、ソース電極６ｉ、スイッチトランジスタ５のドレイン電極５ｈ、ソース電極５ｉ、端子パッドＴの上層電極Ｔ２（第二端子層）を形成する。
更に、駆動トランジスタ６のドレイン電極６ｈ、ソース電極６ｉ、スイッチトランジスタ５のドレイン電極５ｈ、ソース電極５ｉ、端子パッドＴの上層電極Ｔ２をマスクとして用い、不純物シリコン層と半導体層をエッチングすることで、それぞれ駆動トランジスタ６の不純物半導体膜６ｆ、６ｇ、スイッチトランジスタ５の不純物半導体膜５ｆ、５ｇと、駆動トランジスタ６の半導体膜６ｂ、スイッチトランジスタ５の半導体膜５ｂを形成する（図８（ｃ）等参照）。
なお、ソース、ドレイン導電膜をフォトレジストマスクを用いてパターニングすることによって駆動トランジスタ６のドレイン電極６ｈ、ソース電極６ｉなどとともに、走査線２や電圧供給線４が形成される（図６参照）。
【００４８】
次いで、駆動トランジスタ６やスイッチトランジスタ５などを含む基板１０の全域を被覆するようにＣＶＤ法等によって、シリコン窒化物などからなる絶縁体層を形成し、その絶縁体層をフォトリソグラフィー法・エッチング法等によってパターニングして、図９（ａ）などに示すように、画素電極８ａが露出する開口部１２ａや、上層電極Ｔ２が露出する開口部１２ｂを有する層間絶縁膜１２を形成する。
なお、フォトレジストマスクを用いてパターニングすることによって開口部１２ａ及び開口部１２ｂとともにキャパシタ７の第二容量電極７ｂを画素電極８ａに接続するためのコンタクトホール７ｈが層間絶縁膜１２とゲート絶縁膜１１に形成される（図４、図６参照）。
【００４９】
次いで、層間絶縁膜１２上にＭｏＮｂなどの導電膜を成膜し、フォトリソグラフィー法・エッチング法等によってその導電膜をパターニングする。これにより図９（ｂ）などに示すように、キャパシタ７の第二容量電極７ｂ（図６参照）と、端子パッドＴの端子部Ｔ３（第三端子層）を形成する。
【００５０】
次いで、層間絶縁膜１２を含む基板１０の全域を被覆するように、例えば、ポリイミド系やアクリル系の感光性樹脂材料層を成膜し、露光、現像して樹脂材料層をパターニングする。これにより図９（ｃ）などに示すように、画素電極８ａが露出する開口部１３ａを有するバンク１３を形成する。バンク１３は、端子パッドＴ形成領域には残らないようにする。
そして、このバンク１３が形成された基板１０を純水で洗浄した後、Ｏ２プラズマ処理またはＵＶオゾン処理を施すことで、画素電極８ａの表面を親水化し、後述するノズルプリント方式により塗布する液状体が画素電極８ａに馴染みやすくする。なお、バンク１３の表面はフルオロカーボンガスを用いたプラズマ処理等によって撥水化処理を施すことが好ましい。
【００５１】
次いで、バンク１３の開口部１３ａ内に、正孔注入層８ｂとなる有機材料（例えば、ＰＥＤＯＴ／ＰＳＳ）が含有される液状体をノズルプリント方式で塗布し、その液状体を乾燥させ成膜させることで、図１０（ａ）などに示すように、キャリア輸送層における正孔注入層８ｂを形成する。
更に、開口部１３ａ内の正孔注入層８ｂ上に、発光層８ｃとなる有機材料（例えば、ポリフルオレン系発光材料）が含有される液状体をノズルプリント方式で塗布し、その液状体を乾燥させ成膜させることで、図１０（ｂ）などに示すように、キャリア輸送層における発光層８ｃを形成する。画素ＰのＲ（赤），Ｇ（緑），Ｂ（青）のパターンは、デルタ配列であってもよく、また縦方向に同色画素が配列されるストライプパターンであってもよい。ストライプパターンの場合、バンク１３の開口部１３ａは各画素Ｐごとに形成されずに、縦方向に配列された同色画素を１つにまとめて開口する開口部としてもよい。
【００５２】
そして、キャリア輸送層である発光層８ｃ上を覆い、基板１０の全域を被覆するように真空蒸着法等によって、例えば、アルミニウムなどの導電膜を形成することで、図５、図６に示すように、光反射性を有する対向電極８ｄを形成する。
こうしてＥＬパネル１００が製造される。
【００５３】
このように、ＥＬパネル１００の製造方法において、駆動トランジスタ６やスイッチトランジスタ５のゲート絶縁膜１１をパターニングして形成する工程であり、画素電極８ａが露出する開口部１１ｄを形成する工程に先立って、基板１０上には画素電極８ａが形成されている。
つまり、ゲート絶縁膜１１となる絶縁体層をエッチングし、画素電極８ａの所定領域を露出させる開口部１１ｄを形成する際に、その画素電極８ａが基板１０に対するエッチング保護膜となり、基板１０の表面がエッチングガスまたはプラズマ中のイオン種やラジカルに曝されるなどエッチングの作用を受けることがないので、基板１０表面が侵食されるなどダメージを受けて、基板１０の厚さが不均一になってしまうなど平滑性が損なわれることがない。
【００５４】
従って、ＥＬ素子８（発光層８ｃ）が発光した光が基板１０を介して放出される際に、その基板１０の不均一な厚さに起因する光の散乱や干渉などを低減することができ、光の輝度や色彩のばらつきを抑えることが可能になるので、画像のにじみやぼけなどがない優れた表示特性を有するＥＬパネル１００を実現することができる。
【００５５】
更に、光透過性を有する基板１０と、透明電極である画素電極８ａとの間には、ゲート絶縁膜１１が介在しないので、例えば、基板１０と画素電極８ａとの間に光透過性を有するゲート絶縁膜が配されている場合と比較して、ＥＬ素子８（発光層８ｃ）が発光した光が、ゲート絶縁膜の膜厚に起因する光の散乱や干渉を起こさないようになっており、加えて、ＥＬ素子８（発光層８ｃ）が発光した光が、画素電極８ａからゲート絶縁膜へ、ゲート絶縁膜から基板１０へと透過することがないので、画素電極８ａとゲート絶縁膜の屈折率が互いに異なることに起因する光の散乱や干渉の原因となる画素電極８ａとゲート絶縁膜との界面が存在せず、並びにゲート絶縁膜と基板１０の屈折率が互いに異なることに起因する光の散乱や干渉の原因となるゲート絶縁膜と基板１０との界面が存在しないので、より優れた発光特性を有するＥＬパネル１００とすることができる。
【００５６】
（実施形態２）
次に、本発明に係るＥＬパネルの実施形態２について説明する。なお、実施形態１と同一部分には同一符号を付し、異なる部分を中心に説明する。
ここで、図１１は、ＥＬパネル２００の１画素に相当する平面図であり、図１２は、図１１のXII−XII線に沿った面の矢視断面図、図１３は、図１１のXIII−XIII線に沿った面の矢視断面図である。なお、図１１においては、電極及び配線を主に示す。
【００５７】
図１１に示すように、ＥＬパネル２００におけるスイッチトランジスタ５及び駆動トランジスタ６は、信号線３に沿うように配列されている。また、走査線２と電圧供給線４の間に、キャパシタ７０とＥＬ素子８０が重なるように配置されている。
【００５８】
図１１〜図１３に示すように、光透過性を有し絶縁性の基板１０上にゲート絶縁膜１１が成膜されており、そのゲート絶縁膜１１の上に層間絶縁膜１２が成膜されている。信号線３はゲート絶縁膜１１と基板１０との間に形成され、走査線２及び電圧供給線４はゲート絶縁膜１１と層間絶縁膜１２との間に形成されている。なお、スイッチトランジスタ５及び駆動トランジスタ６は、ゲート絶縁膜１１に対して形成されている。
また、基板１０上における画素電極が形成されるゲート絶縁膜１１のない領域にキャパシタ７０が設けられており、そのキャパシタ７０上にＥＬ素子８０が設けられている。
【００５９】
キャパシタ７０は、図１１〜図１３に示すように、基板１０と層間絶縁膜１２との間に第一容量電極７１が形成され、層間絶縁膜１２の上に第二容量電極として機能する第一電極である画素電極８７が形成されており、その第一容量電極７１と、第二容量電極としての画素電極８７が窒化シリコン等の透明な層間絶縁膜１２を挟んで相対している。
【００６０】
第一容量電極７１は、ガラス基板等である光透過性を有する基板１０上に設けられており、画素Ｐごとに独立して形成されている。この第一容量電極７１は透明電極であって、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）からなる。
なお、第一容量電極７１と同様に、第二容量電極（画素電極８７）も透明電極であり、さらに層間絶縁膜１２は光透過性を有する絶縁膜であるので、このキャパシタ７０自体が光透過性を有するようになっている。
【００６１】
ＥＬ素子８０は、図１１〜図１３に示すように、アノードとなる第一電極としての画素電極８７と、画素電極８７の上に形成された化合物膜である正孔注入層８ｂと、正孔注入層８ｂの上に形成された化合物膜である発光層８ｃと、発光層８ｃの上に形成されたカソードとなる第二電極としての対向電極８ｄとを備えている。
【００６２】
画素電極８７は、光透過性を有する層間絶縁膜１２上に設けられており、画素Ｐごとに独立して形成されている。この画素電極８７は透明電極であって、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）からなる。
なお、画素電極８７は、層間絶縁膜１２を通じたコンタクトプラグ２０ｄによって駆動トランジスタ６のソース電極６ｉと接続している。
【００６３】
ここで、ＥＬ素子８０の第一電極である画素電極８７と、キャパシタ７０の第二容量電極としての第一電極８７とは、同一の電極である。つまり、この画素電極８７は、キャパシタ７０の第二容量電極と、ＥＬ素子８０の第一電極としての機能を兼ね備えている。
【００６４】
そして、図１１〜図１３に示すように、ゲート絶縁膜１１には、各第一容量電極７１に対応する位置において開口部である開口部１１ｄが形成されており、その開口部１１ｄにおいて第一容量電極７１が露出している。そのため、ゲート絶縁膜１１は平面視して格子状に形成されている。
また、ゲート絶縁膜１１や第一容量電極７１を覆う層間絶縁膜１２の上面における第一容量電極７１に対応する領域には、画素電極８７が設けられている。そして、その層間絶縁膜１２の上には、各第一容量電極７１に対応する位置に開口部である開口部１３ａを有するバンク１３が形成されている。つまり、このバンク１３はゲート絶縁膜１１と同様に平面視して格子状に形成され、各第一容量電極７１に対応する位置にそれぞれ開口部１３ａが形成されている。
このように、ゲート絶縁膜１１やバンク１３によって第一容量電極７１の上の所定領域が画素Ｐごとに仕切られている。つまり、複数の各第一容量電極７１がゲート絶縁膜１１やバンク１３により画素Ｐごとに隔離されている。ＥＬパネル２００がＲ（赤），Ｇ（緑），Ｂ（青）をそれぞれ発光する複数の画素Ｐを有していれば、画素ＰのＲ（赤），Ｇ（緑），Ｂ（青）のパターンは、デルタ配列であってもよく、また縦方向に同色画素が配列されるストライプパターンであってもよい。ストライプパターンの場合、バンク１３の開口部１３ａは各画素Ｐごとに形成されずに、縦方向に配列された同色画素を１つにまとめて開口する開口部としてもよい。
そして、開口部１３ａ内において、キャリア輸送層としての正孔注入層８ｂ及び発光層８ｃが、画素電極８７上に積層されている。
なお、この発光層８ｃとバンク１３を被覆するように対向電極８ｄが設けられている。
【００６５】
そして、このＥＬパネル２００においては、画素電極８７とキャパシタ７０と基板１０が透明であり、発光層８ｃから発した光が画素電極８７とキャパシタ７０と基板１０とを透過して出射する。そのため、基板１０の裏面（下面）が表示面となる。
【００６６】
次に、ＥＬパネル２００の製造方法について、図１２、図１３、図１４〜図１７に示す断面図を用いて説明する。
なお、図１４から図１７は、本実施形態に係るＥＬパネル２００の製造過程の一例を示す工程断面図である。この工程断面図は、図１１に示したXII−XII線に沿った断面部分と、走査線２と電圧供給線４の端子パッドＴの断面部分を示す説明図であり、これらの図を参照して製造方法の概略を説明する。
また、ここでは、図１１のXII−XII線に沿った断面部分によって駆動トランジスタ６の製造過程を例示し、同様の製造過程を経るスイッチトランジスタ５に関する図示は省略する。
【００６７】
まず、透明のガラス板である基板１０上に、スパッタリング法、蒸着法等によって、例えば、ＩＴＯなどの透明電極材料からなる透明導電膜を成膜し、フォトリソグラフィー法・エッチング法等によってその透明導電膜をパターニングする。これにより図１４（ａ）などに示すように、基板１０上にキャパシタ７０の第一容量電極７１を形成する。このとき、第一容量電極７１の下方の基板１０の表面は、第一容量電極７１のために透明導電膜のエッチャントに接触しないので浸食されず平滑である。
次いで、気相成長法（スパッタリング法、蒸着法等）によって基板１０の表面及び第一容量電極７１の表面に、例えば、ＭｏＮｂなどのゲート導電膜を成膜し、フォトリソグラフィー法・エッチング法等によってそのゲート導電膜をパターニングする。これにより図１４（ａ）などに示すように、基板１０上にスイッチトランジスタ５のゲート電極５ａ、駆動トランジスタ６のゲート電極６ａ、信号線３、端子パッドＴの下層電極Ｔ１（第一端子層）を形成する。
なお、駆動トランジスタ６のゲート電極６ａの一部は、図１１、図１３に示すように、第一容量電極７１の一部と重なり、第一容量電極７１とゲート電極６ａが接続している。
【００６８】
次いで、ゲート電極５ａ，６ａ、第一容量電極７１、信号線３等を含む基板１０の全域を被覆するようにＣＶＤ法等によって、例えば、図１４（ｂ）などに示すように、シリコン窒化物などからなりゲート絶縁膜１１となる絶縁体層、アモルファスシリコン等からなり半導体膜６ｂ、５ｂとなる半導体層、シリコン窒化物などからなりチャネル保護膜６ｄ、５ｄとなる絶縁体層を順次積層する。
【００６９】
次いで、最上層の絶縁体層をフォトリソグラフィー法・エッチング法等によってパターニングし、図１４（ｃ）などに示すように、チャネル保護膜６ｄ、５ｄを形成する。
【００７０】
次いで、チャネル保護膜６ｄ、５ｄを含む半導体層上である基板１０の全域を被覆するようにＣＶＤ法等によって、不純物をドープしたシリコン層を形成した後、例えば、その不純物シリコン層と半導体層と絶縁体層を連続的にドライエッチングすることで、図１５（ａ）などに示すように、第一容量電極７１が露出する開口部１１ｄや、下層電極Ｔ１が露出するコンタクトホール等を有するゲート絶縁膜１１を形成する。
なお、第一容量電極７１の下面に位置する基板１０の領域は、その第一容量電極７１に覆われているので、ドライエッチングのエッチングガスまたはプラズマ中のイオン種やラジカルに曝されることなく、平滑な状態が維持されるようになっている。
【００７１】
次いで、不純物シリコン層を含む基板１０の全域を被覆するように、気相成長法等によって、例えば、ＭｏＮｂなどのソース、ドレイン導電膜を成膜し、そのソース、ドレイン導電膜上にパターニングされたマスクを用いてエッチングして、図１５（ｂ）などに示すように、駆動トランジスタ６のドレイン電極６ｈ、ソース電極６ｉ、スイッチトランジスタ５のドレイン電極５ｈ、ソース電極５ｉ、端子パッドＴの上層電極Ｔ２（第二端子層）を形成する。
更に、駆動トランジスタ６のドレイン電極６ｈ、ソース電極６ｉ、スイッチトランジスタ５のドレイン電極５ｈ、ソース電極５ｉ、端子パッドＴの上層電極Ｔ２をマスクとして用い、不純物シリコン層と半導体層をエッチングすることで、それぞれ駆動トランジスタ６の不純物半導体膜６ｆ、６ｇ、スイッチトランジスタ５の不純物半導体膜５ｆ、５ｇと、駆動トランジスタ６の半導体膜６ｂ、スイッチトランジスタ５の半導体膜５ｂを形成する（図１５（ｂ）等参照）。
なお、ソース、ドレイン導電膜をフォトレジストマスクを用いてパターニングすることによって駆動トランジスタ６のドレイン電極６ｈ、ソース電極６ｉなどとともに、走査線２や電圧供給線４が形成される（図１１参照）。
【００７２】
次いで、駆動トランジスタ６やスイッチトランジスタ５などを含む基板１０の全域を被覆するようにＣＶＤ法等によって、シリコン窒化物などからなる絶縁体層を形成し、その絶縁体層をフォトリソグラフィー法・エッチング法等によってパターニングして、図１５（ｃ）などに示すように、上層電極Ｔ２が露出する開口部１２ｂを有する層間絶縁膜１２を形成する。
また、この層間絶縁膜１２には、フォトレジストマスクを用いてパターニングすることによって開口部１２ｂとともに画素電極８７を駆動トランジスタ６のソース電極６ｉに接続するためのコンタクトホール１２ｈが形成される。なお、第一容量電極７１の上方における層間絶縁膜１２には、ゲート絶縁膜１１を含むスイッチトランジスタ５及び駆動トランジスタ６の膜厚による段差部１２ｃが形成されている。
【００７３】
次いで、層間絶縁膜１２上にＩＴＯなどの透明導電膜を成膜し、フォトリソグラフィー法・エッチング法等によってその透明導電膜をパターニングする。これにより図１６（ａ）などに示すように、キャパシタ７０の第二容量電極を兼ねる画素電極８７と、端子パッドＴの端子部Ｔ３（第三端子層）を形成する。
なお、画素電極８７は、コンタクトプラグ２０ｄを介してソース電極６ｉと導通するようになっている。
【００７４】
次いで、画素電極８７や層間絶縁膜１２を含む基板１０の全域を被覆するように、例えば、ポリイミド系やアクリル系の感光性樹脂材料層を成膜し、露光、現像して樹脂材料層をパターニングする。これにより図１６（ｂ）などに示すように、画素電極８７が露出する開口部１３ａを有するバンク１３を形成する。バンク１３は、端子パッドＴ形成領域には残らないようにする。
そして、このバンク１３が形成された基板１０を純水で洗浄した後、Ｏ２プラズマ処理またはＵＶオゾン処理を施すことで、画素電極８７の表面を親水化し、ノズルプリント方式により塗布する液状体が画素電極８７に馴染みやすくする。なお、バンク１３の表面はフルオロカーボンガスを用いたプラズマ処理等によって撥水化処理を施すことが好ましい。
【００７５】
次いで、バンク１３の開口部１３ａ内に、正孔注入層８ｂとなる有機材料（例えば、ＰＥＤＯＴ／ＰＳＳ）が含有される液状体をノズルプリント方式で塗布し、その液状体を乾燥させ成膜させることで、図１７（ａ）などに示すように、キャリア輸送層における正孔注入層８ｂを形成する。
更に、開口部１３ａ内の正孔注入層８ｂ上に、発光層８ｃとなる有機材料（例えば、ポリフルオレン系発光材料）が含有される液状体をノズルプリント方式で塗布し、その液状体を乾燥させ成膜させることで、図１７（ｂ）などに示すように、キャリア輸送層における発光層８ｃを形成する。画素ＰのＲ（赤），Ｇ（緑），Ｂ（青）のパターンは、デルタ配列であってもよく、また縦方向に同色画素が配列されるストライプパターンであってもよい。ストライプパターンの場合、バンク１３の開口部１３ａは各画素Ｐごとに形成されずに、縦方向に配列された同色画素を１つにまとめて開口する開口部としてもよい。
【００７６】
そして、キャリア輸送層である発光層８ｃ上を覆い、基板１０の全域を被覆するように真空蒸着法等によって、例えば、アルミニウムなどの導電膜を形成することで、図１２、図１３に示すように、光反射性を有する対向電極８ｄを形成する。
こうしてＥＬパネル２００が製造される。
【００７７】
このように、ＥＬパネル２００の製造方法において、駆動トランジスタ６やスイッチトランジスタ５のゲート絶縁膜１１をパターニングして形成する工程であり、第一容量電極７１が露出する開口部１１ｄを形成する工程に先立って、基板１０上には第一容量電極７１が形成されている。
つまり、ゲート絶縁膜１１となる絶縁体層をエッチングし、第一容量電極７１の所定領域を露出させる開口部１１ｄを形成する際に、その第一容量電極７１が基板１０に対するエッチング保護膜となり、基板１０の表面がエッチングガスまたはプラズマ中のイオン種やラジカルに曝されるなどエッチングの作用を受けることがないので、基板１０表面が侵食されるなどダメージを受けて、基板１０の厚さが不均一になってしまうなど平滑性が損なわれることがない。
従って、ＥＬ素子８（発光層８ｃ）が発光した光が基板１０を介して放出される際に、その基板１０の不均一な厚さに起因する光の散乱や干渉などを低減することができ、光の輝度や色彩のばらつきを抑えることが可能になるので、画像のにじみやぼけなどがない優れた発光・表示特性を有するＥＬパネル２００を実現することができる。
【００７８】
更に、ＥＬパネル２００は、走査線２と信号線３と電圧供給線４とによって囲われる画素領域のほぼ全域であって、バンク１３によって仕切られている範囲（開口部１３ａ内）に、画素電極８７と正孔注入層８ｂと発光層８ｃと対向電極８ｄとが積層されてなるＥＬ素子８０を備えるとともに、そのＥＬ素子８０と基板１０との間に光透過性を有するキャパシタ７０を備えているので、１画素あたりの開口率が大きいＥＬパネルとなっており、発光効率のよい表示特性を有し、結果として素子寿命を延ばす効果を有する。
特に、このＥＬパネル２００において、キャパシタ７０を構成する第一容量電極７１と層間絶縁膜１２と画素電極８７とをそれぞれ光透過性を有する材料で形成するとともに、ＥＬ素子８０の画素電極８７がキャパシタ７０の第二容量電極を兼ねることによって、効率的にＥＬ素子８０とキャパシタ７０を重ねて配置することが可能となり、１画素あたりの開口率が大きいＥＬパネル２００とすることができる。
【００７９】
なお、以上の実施の形態においては、機能層である正孔注入層８ｂと、発光層８ｃとの２層よりなるキャリア輸送層を例に説明したが、本発明はこれに限定されるものではなく、例えば、発光層１層のみからなるキャリア輸送層や、機能層として正孔注入層の他に電子注入層などを有する３層以上のキャリア輸送層を備える有機ＥＬ素子であってもよい。
【００８０】
また、その他、具体的な細部構造等についても適宜に変更可能であることは勿論である。
【図面の簡単な説明】
【００８１】
【図１】ＥＬパネルの画素の配置構成を示す平面図である。
【図２】ＥＬパネルの概略構成を示す平面図である。
【図３】ＥＬパネルの１画素に相当する回路を示した回路図である。
【図４】ＥＬパネルの１画素を示した平面図である。
【図５】図４のV−V線に沿った面の矢視断面図である。
【図６】図４のVI−VI線に沿った面の矢視断面図である。
【図７】ＥＬパネルの製造過程における第一工程（ａ）、第二工程（ｂ）、第三工程（ｃ）を示す断面図である。
【図８】ＥＬパネルの製造過程における第四工程（ａ）、第五工程（ｂ）、第六工程（ｃ）を示す断面図である。
【図９】ＥＬパネルの製造過程における第七工程（ａ）、第八工程（ｂ）、第九工程（ｃ）を示す断面図である。
【図１０】ＥＬパネルの製造過程における第十工程（ａ）、第十一工程（ｂ）を示す断面図である。
【図１１】実施形態２におけるＥＬパネルの１画素を示した平面図である。
【図１２】図１１のXII−XII線に沿った面の矢視断面図である。
【図１３】図１１のXIII−XIII線に沿った面の矢視断面図である。
【図１４】ＥＬパネルの製造過程における第一工程（ａ）、第二工程（ｂ）、第三工程（ｃ）を示す断面図である。
【図１５】ＥＬパネルの製造過程における第四工程（ａ）、第五工程（ｂ）、第六工程（ｃ）を示す断面図である。
【図１６】ＥＬパネルの製造過程における第七工程（ａ）、第八工程（ｂ）を示す断面図である。
【図１７】ＥＬパネルの製造過程における第九工程（ａ）、第十工程（ｂ）を示す断面図である。
【図１８】図４のXVIII−XVIII線に沿った面の矢視断面図である。
【符号の説明】
【００８２】
７      キャパシタ
７ａ    第一容量電極
７ｂ    第二容量電極
８      ＥＬ素子
８ａ    画素電極（第一電極）
８ｂ    正孔注入層（キャリア輸送層）
８ｃ    発光層（キャリア輸送層）
８ｄ    対向電極（第二電極）
１０    基板
１１    ゲート絶縁膜（絶縁膜、第一絶縁膜）
１１ｄ  開口部
１２    層間絶縁膜（絶縁膜、第二絶縁膜）
１２ａ  開口部
１３    バンク
１３ａ  開口部
１００  ＥＬパネル
７０    キャパシタ
７１    第一容量電極
８０    ＥＬ素子
８７    画素電極（第一電極、第二容量電極）
２００  ＥＬパネル
Ｔ      端子パッド
Ｐ      画素
【図１】
2009230987.tif 000003
【図２】
2009230987.tif 000004
【図３】
2009230987.tif 000005
【図４】
2009230987.tif 000006
【図５】
2009230987.tif 000007
【図６】
2009230987.tif 000008
【図７】
2009230987.tif 000009
【図８】
2009230987.tif 000010
【図９】
2009230987.tif 000011
【図１０】
2009230987.tif 000012
【図１１】
2009230987.tif 000013
【図１２】
2009230987.tif 000014
【図１３】
2009230987.tif 000015
【図１４】
2009230987.tif 000016
【図１５】
2009230987.tif 000017
【図１６】
2009230987.tif 000018
【図１７】
2009230987.tif 000019
【図１８】
2009230987.tif 000020