(57)【要約】【課題】駆動部のスキャナの数を削減した表示装置を提供する。【解決手段】サンプリング用トランジスタＴ１は、その制御端が走査線ＷＳに接続し、その一対の電流端が信号線ＳＬと駆動用トランジスタＴ２のゲートＧとの間に接続している。駆動用トランジスタＴ２は、ドレインが電源に接続し、ソースＳが発光素子ＥＬに接続している。スイッチングトランジスタＴ３は、その一対の電流端の一方が駆動用トランジスタのソースＳに接続し、他方が固定電位Ｖｓｓに接続し、その制御端が前の行に配された走査線ＷＳに接続している。ドライバ３は、列状の信号線ＳＬに映像信号を供給し、スキャナ４は、行状の走査線ＷＳに順次制御信号を供給して各画素２に含まれるサンプリング用トランジスタＴ１及びスイッチングトランジスタＴ３を駆動し、これにより駆動用トランジスタＴ２から発光素子ＥＬに映像信号に応じた駆動電流を供給する。【選択図】図５
2009157019.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部と駆動部とからなり、
前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素とを備え、
前記画素は少なくとも、サンプリング用トランジスタと、駆動用トランジスタと、スイッチングトランジスタと、保持容量と、発光素子とを有し、
前記サンプリング用トランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該駆動用トランジスタの制御端との間に接続し、
前記駆動用トランジスタは、ドレイン側の電流端が電源に接続し、ソース側の電流端が該発光素子に接続し、
前記保持容量は、該駆動用トランジスタのゲートとなる制御端とソース側の電流端との間に接続し、
前記スイッチングトランジスタは、その一対の電流端の一方が該駆動用トランジスタのソース側電流端に接続し、他方が固定電位に接続し、その制御端が該サンプリング用トランジスタの制御端に接続している走査線よりも前の行に配された走査線に接続しており、
前記駆動部は、スキャナとドライバを有し、
前記ドライバは、列状の信号線に映像信号を供給し、
前記スキャナは、行状の走査線に順次制御信号を供給して各画素に含まれるサンプリング用トランジスタ及びスイッチングトランジスタを駆動し、これにより該駆動用トランジスタから該発光素子に映像信号に応じた駆動電流を供給することを特徴とする表示装置。
【請求項２】
前記発光素子は、そのアノードが駆動用トランジスタのソース側電流端に接続し、そのカソードが所定のカソード電位に接続し、
前記スイッチングトランジスタの電流端に接続している固定電位は、該カソ−ド電位よりも低いことを特徴とする請求項１記載の表示装置。
【請求項３】
前記スキャナは、サンプリング用トランジスタ及びスイッチングトランジスタを駆動して、該駆動用トランジスタの閾電圧を保持容量に書き込む補正動作を繰返し時分割的に行い、
前記ドライバは、基準電位とこれより低い低電位とこれより高い信号電位とで切り替わる映像信号を各信号線に供給し、
前記基準電位は、補正動作時該駆動用トランジスタの制御端に印加され、
前記低電位は、先の補正動作が終わって次の補正動作に入る前に駆動用トランジスタの制御端に印加され、
前記信号電位は、最後の補正動作が完了した後駆動用トランジスタの制御端に印加されることを特徴とする請求項１記載の表示装置。
【請求項４】
前記スイッチングトランジスタは、該補正動作に先立つ準備段階でオンし、該固定電位を該駆動用トランジスタのソース側電流端に印加することを特徴とする請求項３記載の表示装置。
【請求項５】
請求項１に記載された表示装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置に関する。又この様な表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。
【０００３】
有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１ないし５に記載されている。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【０００４】
図１５は従来のアクティブマトリクス型表示装置の一例を示す模式的な回路図である。表示装置は画素アレイ部１と周辺の駆動部とで構成されている。駆動部は信号ドライバ３とライトスキャナ４を備えている。画素アレイ部１は列状の信号線ＳＬと行状の走査線ＷＳを備えている。各信号線ＳＬと走査線ＷＳの交差する部分に画素２が配されている。図では理解を容易にするため、１個の画素２のみを表してある。ライトスキャナ４はシフトレジスタを備えており、外部から供給されるクロック信号ｃｋに応じて動作し同じく外部から供給されるスタートパルスｓｐを順次転送することで、走査線ＷＳに順次制御信号を出力する。信号ドライバ３はライトスキャナ４側の線順次走査に合わせて映像信号を信号線ＳＬに供給する。
【０００５】
画素２はサンプリング用トランジスタＴ１と駆動用トランジスタＴ２と保持容量Ｃ１と発光素子ＥＬとで構成されている。駆動用トランジスタＴ２はＰチャネル型であり、そのソースは電源ラインに接続し、そのドレインは発光素子ＥＬに接続している。駆動用トランジスタＴ２のゲートはサンプリング用トランジスタＴ１を介して信号線ＳＬに接続している。サンプリング用トランジスタＴ１はライトスキャナ４から供給される制御信号に応じて導通し、信号線ＳＬから供給される映像信号をサンプリングして保持容量Ｃ１に書き込む。駆動用トランジスタＴ２は保持容量Ｃ１に書き込まれた映像信号をゲート電圧Ｖｇｓとしてそのゲートに受け、ドレイン電流Ｉｄｓを発光素子ＥＬに流す。これにより発光素子ＥＬは映像信号に応じた輝度で発光する。ゲート電圧Ｖｇｓは、ソースを基準にしたゲートの電位を表している。
【０００６】
駆動用トランジスタＴ２は飽和領域で動作し、ゲート電圧Ｖｇｓとドレイン電流Ｉｄｓの関係は以下の特性式で表される。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２
ここでμは駆動用トランジスタの移動度、Ｗは駆動用トランジスタのチャネル幅、Ｌは同じくチャネル長、Ｃｏｘは同じくゲート絶縁容量、Ｖｔｈは同じく閾電圧である。この特性式から明らかなように駆動用トランジスタＴ２は飽和領域で動作するとき、ゲート電圧Ｖｇｓに応じてドレイン電流Ｉｄｓを供給する定電流源として機能する。
【０００７】
図１６は、発光素子ＥＬの電圧／電流特性を示すグラフである。横軸にアノード電圧Ｖを示し、縦軸に駆動電流Ｉｄｓをとってある。なお発光素子ＥＬのアノード電圧は駆動用トランジスタＴ２のドレイン電圧となっている。発光素子ＥＬは電流／電圧特性が経時変化し、特性カーブが時間の経過と共に寝ていく傾向にある。このため駆動電流Ｉｄｓが一定であってもアノード電圧（ドレイン電圧）Ｖが変化してくる。その点、図１５に示した画素回路２は駆動用トランジスタＴ２が飽和領域で動作し、ドレイン電圧の変動に関わらずゲートで電圧Ｖｇｓに応じた駆動電流Ｉｄｓを流すことができるので、発光素子ＥＬの特性経時変化に関わらず発光輝度を一定に保つことが可能である。
【０００８】
図１７は、従来の画素回路の他の例を示す回路図である。先に示した図１５の画素回路と異なる点は、駆動用トランジスタＴ２がＰチャネル型からＮチャネル型に変わっていることである。回路の製造プロセス上は、画素を構成する全てのトランジスタをＮチャネル型にすることが有利である場合が多い。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら図１７の回路構成では、駆動用トランジスタＴ２がＮチャネル型であるため、そのドレインが電源ラインに接続する一方、ソースＳが発光素子ＥＬのアノードに接続することになる。したがって発光素子ＥＬの特性が経時変化した場合、ソースＳの電位に影響が現れるため、Ｖｇｓが変動し駆動用トランジスタＴ２が供給するドレイン電流Ｉｄｓが経時的に変化してしまう。このため発光素子ＥＬの輝度が経時的に変化するという課題がある。
【００１０】
また駆動用トランジスタＴ２の閾電圧Ｖｔｈや移動度μも画素毎にばらつく。これらのパラメータμやＶｔｈは前述したトランジスタ特性式に含まれるため、Ｖｇｓが一定でもＩｄｓが変化してしまう。これにより画素毎に発光輝度がばらついてしまい、解決すべき課題となっている。
【００１１】
この様な問題に対処するため、従来から画素ごとに駆動用トランジスタの閾電圧Ｖｔｈや移動度μのばらつきを補正する機能を組み込んだ表示装置も提案されている。しかしながら、この様な補正機能を組み込んだ画素は、回路構成が複雑となり、駆動用トランジスタやサンプリング用トランジスタの他スイッチングトランジスタが必要になる。また駆動部側も、サンプリング用トランジスタを線順次走査するためのライトスキャナに加え、スイッチングトランジスタを線順次走査するため追加のスキャナが必要になる。
【００１２】
しかしながら駆動部に対するスキャナの追加は製品コストの上昇をもたらすという課題がある。また周辺駆動部を画素アレイ部と同じパネル上に集積形成した構造では、スキャナの追加によりパネル歩留の悪化をもたらすという課題がある。加えて、スキャナの追加は必然的に周辺駆動部のレイアウト面積の増加をもたらす。パネル上で周辺駆動部は中央の画素アレイ部を額縁状に囲むようにレイアウトされている。周辺駆動部のレイアウト面積の増大は必然的にパネルの額縁部の拡大をもたらし、収率が低下するため解決すべき課題となっている。
【課題を解決するための手段】
【００１３】
上述した従来の技術の課題に鑑み、本発明は駆動部のスキャナの数を削減した表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明にかかる表示装置は、画素アレイ部と駆動部とからなり、前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素とを備え、前記画素は少なくとも、サンプリング用トランジスタと、駆動用トランジスタと、スイッチングトランジスタと、保持容量と、発光素子とを有し、前記サンプリング用トランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該駆動用トランジスタの制御端との間に接続し、前記駆動用トランジスタは、ドレイン側の電流端が電源に接続し、ソース側の電流端が該発光素子に接続し、前記保持容量は、該駆動用トランジスタのゲートとなる制御端とソース側の電流端との間に接続し、前記スイッチングトランジスタは、その一対の電流端の一方が該駆動用トランジスタのソース側電流端に接続し、他方が固定電位に接続し、その制御端が該サンプリング用トランジスタの制御端に接続している走査線よりも前の行に配された走査線に接続しており、前記駆動部は、スキャナとドライバを有し、前記ドライバは、列状の信号線に映像信号を供給し、前記スキャナは、行状の走査線に順次制御信号を供給して各画素に含まれるサンプリング用トランジスタ及びスイッチングトランジスタを駆動し、これにより該駆動用トランジスタから該発光素子に映像信号に応じた駆動電流を供給することを特徴とする。
【００１４】
一態様では前記発光素子は、そのアノードが駆動用トランジスタのソース側電流端に接続し、そのカソードが所定のカソード電位に接続し、前記スイッチングトランジスタの電流端に接続している固定電位は、該カソ−ド電位よりも低い。又前記スキャナは、サンプリング用トランジスタ及びスイッチングトランジスタを駆動して、該駆動用トランジスタの閾電圧を保持容量に書き込む補正動作を繰返し時分割的に行い、前記ドライバは、基準電位とこれより低い低電位とこれより高い信号電位とで切り替わる映像信号を各信号線に供給し、前記基準電位は、補正動作時該駆動用トランジスタの制御端に印加され、前記低電位は、先の補正動作が終わって次の補正動作に入る前に駆動用トランジスタの制御端に印加され、前記信号電位は、最後の補正動作が完了した後駆動用トランジスタの制御端に印加される。又前記スイッチングトランジスタは、該補正動作に先立つ準備段階でオンし、該固定電位を該駆動用トランジスタのソース側電流端に印加する。
【発明の効果】
【００１５】
本発明によれば、スイッチングトランジスタはその制御端（ゲート）が、サンプリング用トランジスタの制御端（ゲート）に接続している走査線よりも前の行に配された走査線に接続している。これに対応して、駆動部のスキャナは、行状の走査線に順次制御信号を供給して各画素に含まれるサンプリング用トランジスタおよびスイッチングトランジスタを線順次駆動している。換言すると、各画素に含まれるサンプリング用トランジスタとスイッチングトランジスタは、１個のスキャナで線順次駆動している。この様に駆動部に含まれるスキャナの個数を最低限まで削減することにより、製造コストを改善している。また周辺駆動部を画素アレイ部と同じパネルに集積形成した構造では、駆動部のレイアウト面積を縮小できるので、パネルの狭額縁化が達成でき、収率の改善を図ることができる。
【発明を実施するための最良の形態】
【００１６】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は表示装置の全体構成を示すブロック図である。但しこの表示装置は本発明の元になった先行開発にかかる参考例である。本発明の背景を明らかにし且理解を容易にするため、この先行例を本発明の説明の一部としてここに説明する。図示するように本表示装置は、基本的に画素アレイ部１とこれを駆動する駆動部とで構成されている。画素アレイ部１は行状の走査線ＷＳと、同じく行状の走査線ＡＺと、列状の信号線ＳＬと、各走査線ＷＳと各信号線ＳＬとが交差する部分に配された行列状の画素２とを備えている。これに対し駆動部は、ライトスキャナ４、補正用スキャナ７及び信号ドライバ３とを含んでいる。ライトスキャナ４は各走査線ＷＳに制御信号を出力して画素２を行単位で線順次走査する。補正用スキャナ７も各走査線ＡＺにそれぞれ制御信号を出力して画素２を行単位で線順次走査する。但しライトスキャナ４と補正用スキャナ７は制御信号を出力するタイミングが異なっている。一方信号ドライバ３は、スキャナ４，７側の線順次走査に合わせて、列状の信号線ＳＬに映像信号の信号電位と基準電位とを供給する。なおライトスキャナ４はシフトレジスタで構成されており、外部から供給されるクロック信号ＷＳｃｋに応じて動作し同じく外部から供給されるスタートパルスＷＳｓｐを順次転送することで所定の制御信号を各走査線ＷＳに出力している。制御信号の出力タイミングはＷＳｃｋによって規制され、制御信号の波形はスタートパルスＷＳｓｐによって規定されている。補正用スキャナ７も同様にシフトレジスタで構成されており、外部から供給されるクロック信号ＡＺｃｋに応じて動作し、同じく外部から供給されるスタートパルスＡＺｓｐを順次転送することで、所定の波形の制御信号を各走査線ＡＺに出力している。クロック信号ＷＳｃｋとＡＺｃｋは周期が同じであり、スキャナ４，７は同じ線順次走査タイミングで動作する。
【００１７】
図２は、図１に示した表示装置に組み込まれる画素２の構成を示す回路図である。図示するようにこの画素２は、基本的に発光素子ＥＬと、サンプリング用トランジスタＴ１と、駆動用トランジスタＴ２と、スイッチングトランジスタＴ３と、保持容量Ｃ１とを含む。サンプリング用トランジスタＴ１は、その制御端（ゲート）が走査線ＷＳに接続し、一対の電流端（ソース及びドレイン）の一方が信号線ＳＬに接続し、他方が駆動用トランジスタＴ２の制御端（ゲートＧ）に接続している。駆動用トランジスタＴ２は、一対の電流端（ソース及びドレイン）の一方（ドレイン）が電源ラインＶｃｃに接続し、他方（ソースＳ）が発光素子ＥＬのアノードに接続している。発光素子ＥＬのカソードは所定のカソード電位Ｖｃａｔｈに接続している。スイッチングトランジスタＴ３は、その制御端（ゲート）が走査線ＡＺに接続し、一対の電流端（ソース及びドレイン）の一方が固定電位Ｖｓｓに接続し、他方が駆動用トランジスタＴ２のソースＳに接続している。保持容量Ｃ１は、その一端が駆動用トランジスタＴ２の制御端（ゲートＧ）に接続し、その他端が駆動用トランジスタＴ２の他方の電流端（ソースＳ）に接続している。よって保持容量Ｃ１はゲートＧからスイッチングトランジスタＴ３を介して固定電位Ｖｓｓに接続していることになる。
【００１８】
かかる構成において、駆動部側のライトスキャナ４は走査線ＷＳにサンプリング用トランジスタＴ１を開閉制御するための制御信号を供給する。補正用スキャナ７は走査線ＡＺにスイッチングトランジスタＴ３を開閉制御するための制御信号を出力する。信号ドライバ３は信号線ＳＬに信号電位Ｖｓｉｇと基準電位Ｖｏｆｓとの間で切り換わる映像信号（入力信号）を供給する。この様に走査線ＷＳ，ＡＺ及び信号線ＳＬの電位が線順次走査に合わせて変動するが、電源ラインはＶｃｃに固定されている。またカソード電位Ｖｃａｔｈ及び固定電位Ｖｓｓも一定である。
【００１９】
次に動作の概要であるが、サンプリング用トランジスタＴ１は、第１走査線ＷＳから供給された制御信号に応じて導通し、信号線ＳＬから供給された映像信号の信号電位Ｖｓｉｇをサンプリングして保持容量Ｃ１に保持する。駆動用トランジスタＴ２は、電源ラインＶｃｃから電流の供給を受け保持容量Ｃ１に書き込まれた信号電位Ｖｓｉｇに応じて駆動電流を発光素子ＥＬに流して発光状態にする。スイッチングトランジスタＴ３は、映像信号のサンプリングに先立って第２走査線ＡＺから供給される制御信号に応じてオンし、駆動用トランジスタＴ２の出力電流端（ソースＳ）を固定電位Ｖｓｓに接続して発光素子ＥＬを非発光状態にする。本例では、この発光素子ＥＬはアノード及びカソードを備えており、アノードは駆動用トランジスタＴ２の出力電流端（ソースＳ）に接続する一方、カソードは所定のカソード電位Ｖｃａｔｈに接続している。スイッチングトランジスタＴ３の一方の電流端が接続している固定電位Ｖｓｓは、カソード電位Ｖｃａｔｈよりも低く設定されている。
【００２０】
本表示装置は、各画素回路２にスイッチングトランジスタＴ３を配しており、これによりサンプリング期間の前に非発光期間を挿入している。この非発光期間を設けることで、駆動用トランジスタＴ２に対する閾電圧補正動作や移動度補正動作を行うことができる。
【００２１】
各画素２で非発光期間中に上述した閾電圧補正動作を実行するため、駆動部に含まれる信号ドライバ３、ライトスキャナ４及び補正用スキャナ７はその機能の一部として閾電圧補正手段を構成している。この閾電圧補正手段は、第１走査線ＷＳ、第２走査線ＡＺ及び信号線ＳＬを制御して、各画素２に含まれる駆動用トランジスタＴ２の閾電圧Ｖｔｈに相当する電圧を保持容量Ｃ１に書き込む補正動作を行い、以って各画素間の閾電圧のばらつきをキャンセルする。場合によってはこの閾電圧補正手段は、映像信号のサンプリングに先行する複数の水平周期に分かれて補正動作を繰り返し行うことができる。この閾電圧補正手段は、信号線ＳＬを基準電位Ｖｏｆｓとし且つサンプリング用トランジスタＴ１をオンして駆動用トランジスタＴ２の制御端（ゲートＧ）を基準電位Ｖｏｆｓにセットする一方、スイッチングトランジスタＴ３をオンして駆動用トランジスタＴ２の出力電流端（ソースＳ）を基準電位Ｖｏｆｓに対して閾電圧Ｖｔｈよりも低い固定電位Ｖｓｓにセットした後、スイッチングトランジスタＴ３をオフして駆動用トランジスタＴ２の閾電圧Ｖｔｈに相当する電圧を保持容量Ｃ１に書き込む。
【００２２】
制御用スキャナ（ライトスキャナ）４は非発光期間中に各画素２に対して移動度補正動作を実行している。具体的にはライトスキャナ４は、信号線ＳＬが信号電位Ｖｓｉｇにある時間帯にサンプリング用トランジスタＴ１を導通状態にするため、所定の時間幅の制御信号を第１走査線ＷＳに出力し、以って保持容量Ｃ１に信号電位を保持すると同時に駆動用トランジスタＴ２の移動度μに対する補正を信号電位に加えている。また制御用スキャナ（ライトスキャナ）４は、保持容量Ｃ１に信号電位が保持された時点で、サンプリング用トランジスタＴ１を非導通状態にして駆動用トランジスタの出力電流端（ソースＳ）の電位変動に制御端（ゲートＧ）の電位変動が追従し以って両者間の電圧Ｖｇｓを一定に維持するブートストラップ動作を制御している。
【００２３】
図３は、図１及び図２に示した参考例にかかる表示装置の動作説明に供するタイミングチャートである。走査線ＷＳ及びＡＺに供給される制御信号の波形を表している。これらの波形は、サンプリング用トランジスタＴ１及びスイッチングトランジスタＴ３のオン状態とオフ状態の変化に対応している。制御信号波形と時間軸を合わせて、信号線ＳＬに入力される映像信号（入力信号）の波形も表してある。図示するように、入力信号は１水平周期（１Ｈ）内で、信号電位Ｖｓｉｇと基準電位Ｖｏｆｓとの間で切り換る。さらにこれらの信号波形と時間軸を合わせて、駆動用トランジスタＴ２のゲートＧ及びソースＳの電位変化も示してある。このタイミングチャートは、駆動用トランジスタＴ２の電位変化に対応して、動作期間を（１）〜（８）に分けてある。これらの動作期間は、発光期間（１）、閾電圧補正準備期間（３）、複数回にわたって時分割的に現れる閾電圧補正期間（４）、書き込み＋移動度補正期間（６）、発光期間（８）を含んでいる。期間（２）〜（６）は非発光期間に含まれる。
【００２４】
図４−１〜図４−８を参照して、図１〜図３に示した先行開発にかかる表示装置の動作を詳細に説明する。
【００２５】
図４−１は、図３のタイミングチャートに示した発光期間（１）における画素の動作状態を表している。発光素子ＥＬの発光状態は図４−１のようにサンプリング用トランジスタＴ１、スイッチングトランジスタＴ３がオフした状態である。この時駆動用トランジスタＴ２は飽和領域で動作するように設定されているため、発光素子ＥＬに流れる電流Ｉｄｓは駆動用トランジスタＴ２のゲート、ソース間電圧Ｖｇｓに応じて先に触れたトランジスタ特性式に示される値をとる。
【００２６】
図４−２は、期間（２）における画素の動作状態を表している。非発光期間において信号線が基準電位Ｖｏｆｓの時にサンプリング用トランジスタＴ１をオンとして駆動用トランジスタＴ２のゲート電位を基準電位Ｖｏｆｓとする。サンプリング用トランジスタＴ１をオンする前発光素子ＥＬは発光しているため、発光素子ＥＬのアノード電圧はカソード電圧Ｖｃａｔｈと発光素子ＥＬの閾値電圧Ｖｔｈｅｌの和よりも大きくなっている。この状態でサンプリング用トランジスタＴ１をオンして駆動用トランジスタＴ２のゲートに基準電位Ｖｏｆｓを書き込むと、駆動用トランジスタＴ２のゲートソース間電圧はその閾値電圧Ｖｔｈよりも小さくなる。それによって駆動用トランジスタＴ２はオフ状態となるので、発光素子ＥＬは消灯しそのアノード電圧はＶｔｈｅｌ＋Ｖｃａｔｈとなる。駆動用トランジスタＴ２のゲートに基準電位Ｖｏｆｓを入力した後サンプリング用トランジスタＴ１をオフする。このような動作により発光素子ＥＬを消灯することで、過剰電流が電源Ｖｃｃから固定電位Ｖｓｓまで流れるのを防ぐことができ低消費電力化が可能となる。
【００２７】
図４−３は、閾電圧補正準備期間（３）における画素の動作状態を表している。一定時間経過後信号線が基準電位Ｖｏｆｓの状態の時に再びサンプリング用トランジスタＴ１をオン、さらにスイッチングトランジスタＴ３をオンとする。ここでサンプリング用トランジスタＴ１、スイッチングトランジスタＴ３はどちらが先にオンしてもよい。サンプリング用トランジスタＴ１をオンすることで駆動用トランジスタＴ２のゲートに基準電位Ｖｏｆｓが、駆動用トランジスタＴ２のソースに固定電位Ｖｓｓがそれぞれ入力される。ここで駆動用トランジスタＴ２のソースに充電される固定電位Ｖｓｓが発光素子ＥＬの閾値Ｖｔｈｅｌとカソード電圧Ｖｃａｔｈの和よりも小さい時、つまりＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔｈであれば発光素子ＥＬは消灯する。さらにこの時駆動用トランジスタＴ２のゲートソース間電圧はＶｏｆｓ−Ｖｓｓという値をとる。このＶｏｆｓ−Ｖｓｓが駆動用トランジスタＴ２の閾値電圧Ｖｔｈよりも大きくないと閾値補正動作を行うことができないために、Ｖｏｆｓ−Ｖｓｓ＞Ｖｔｈとする必要がある。Ｖｏｆｓ−Ｖｓｓ＞Ｖｔｈであるならば先に触れたトランジスタ特性式に応じた電流Ｉｄｓ’が電源Ｖｃｃから固定電位Ｖｓｓに流れる。一定時間経過後信号線がＶｓｉｇとなる前にサンプリング用トランジスタＴ１をオフする。これによって信号電圧Ｖｓｉｇが駆動用トランジスタＴ２のゲートに入力されないため、過剰電流がＶｃｃからＶｓｓまで流れることはない。
【００２８】
図４−４は、閾電圧補正期間（４）における画素の動作状態を表している。閾値補正動作においては、サンプリング用トランジスタＴ１がオンの状態でスイッチングトランジスタＴ３をオフとする。それにより図４−４のように電流が流れる。発光素子ＥＬの等価回路は図４−４に示されるようにダイオードＴｅｌと容量Ｃｅｌで表されるため、Ｖｅｌ≦Ｖｃａｔｈ＋Ｖｔｈｅｌ（発光素子ＥＬのリーク電流が駆動用トランジスタＴ２に流れる電流よりもかなり小さい）である限り、駆動用トランジスタＴ２の電流はＣ１とＣｅｌを充電するために使われる。なお、Ｖｅｌは発光素子ＥＬのアノード電圧であり、駆動用トランジスタＴ２のソース電圧に対応している。一定時間経過後信号線の電位がＶｓｉｇとなる前にサンプリング用トランジスタＴ１をオフする。この時、閾値補正動作は完了していないために駆動用トランジスタＴ２のゲートソース間電位は駆動用トランジスタＴ２の閾値電圧Ｖｔｈよりも大きい。よって電源から電流が流れゲート、ソースの電位はともに上昇してゆく。そして、ソースの電位がＶｏｆｓ−Ｖｔｈ以下の時に信号線電位を再び基準電位Ｖｏｆｓとしてサンプリング用トランジスタＴ１をオンすることで再度閾値補正動作を行う。この動作を繰り返し行うことでＶｅｌは時間と共に上昇してゆく。図４−５に信号線が基準電位Ｖｏｆｓでありサンプリング用トランジスタＴ１をオンし続けたときの駆動用トランジスタＴ２のソース電圧（即ち発光素子ＥＬのアノード電位Ｖｅｌ）の変位を示す。一定時間経過後、駆動用トランジスタＴ２のゲートソース間電圧はＶｔｈという値をとる。この時、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔｈ＋Ｖｔｈｅｌとなっている。
【００２９】
図４−６は、信号書込み＋移動度補正期間（６）における画素の動作状態を表している。閾値キャンセル動作終了後サンプリング用トランジスタＴ１をオフする。さらに信号線電位がＶｓｉｇとなった後サンプリング用トランジスタＴ１を再びオンする。駆動用トランジスタＴ２のゲート電位はサンプリング用トランジスタＴ１をオンするためにＶｓｉｇとなるが、電源Ｖｃｃから電流が流れるためソース電位は時間とともに上昇してゆく。この時駆動用トランジスタＴ２のソース電圧が発光素子ＥＬの閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔｈの和を越えなければ（発光素子ＥＬのリーク電流が駆動用トランジスタＴ２に流れる電流よりもかなり小さければ）駆動用トランジスタＴ２の電流はＣ１とＣｅｌを充電するのに使用される。この時駆動用トランジスタＴ２の閾値補正動作は完了しているため、駆動用トランジスタＴ２が流す電流は移動度μを反映したものとなる。具体的にいうと移動度が大きいものはこの時の電流量が大きく、ソース電位の上昇も早い。逆に移動度が小さいものは電流量が小さく、ソース電位の上昇は遅くなる（図４−７）。これによって駆動用トランジスタＴ２のゲートソース間電圧は移動度を反映して小さくなり一定時間経過後に完全に移動度を補正するＶｇｓとなる。
【００３０】
図４−８は、発光期間（８）における画素の動作状態を表している。最後にサンプリング用トランジスタＴ１をオフして書込みが終了し発光素子ＥＬを発光させる。駆動用トランジスタＴ２のゲートソース間電圧は一定であるので駆動用トランジスタＴ２は一定電流Ｉｄｓ’’を発光素子ＥＬに流し、Ｖｅｌは発光素子ＥＬにＩｄｓ’’という電流が流れる電圧Ｖｘまで上昇し、発光素子ＥＬは発光する。本回路においても発光素子ＥＬは発光時間が長くなるとそのＩ−Ｖ特性は変化してしまう。そのため図中Ｓ点の電位も変化する。しかしながら、駆動用トランジスタＴ２のゲートソース間電圧は一定値に保たれているので発光素子ＥＬに流れる電流は変化しない。よって発光素子ＥＬのＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、発光素子ＥＬの輝度が変化することはない。
【００３１】
図１〜図４に示した参考例にかかる表示装置は、画素アレイ部を囲む駆動部がライトスキャナ４に加えて追加の補正用スキャナ７を含んでいる。この様に垂直スキャナを２個含む場合、これらを画素アレイ部と同じパネルに搭載すると、パネルの狭額縁化を招き、高歩留りが難しくなる。またパネルには画素アレイ部のみを形成し、駆動部はパネル外で外付け構造とする場合には、スキャナを構成するゲートドライバＩＣの個数が増え、コストの面で不利になる。
【００３２】
図５は、本発明にかかる表示装置の回路構成を示すブロック図であり、図１〜図４に示した先行開発にかかる表示装置の問題点に対処したものである。理解を容易にするため、図２に示した先行開発の表示装置と対応する部分には対応する参照番号を付してある。図示するように、画素回路２は、先行開発例と同じく、３つのトランジスタと１つの容量で構成されている。一方画素アレイ部の周辺に配される駆動部は、水平ドライバと垂直スキャナからなり、先行開発例に比べスキャナを最低限の１つに削減している。かかる構成を得るため、スイッチングトランジスタの制御信号は数段前（数行前）のサンプリング用トランジスタの制御信号を用いている。さらに水平ドライバから供給される入力信号（映像信号）は３値パルスとなり、基準電位Ｖｏｆｓと信号電位Ｖｓｉｇに加え、逆バイアス用の低電位Ｖｉｎｉの３レベルで切換えられる。
【００３３】
本発明にかかる表示装置は、基本的に画素アレイ部１とこれを囲む駆動部とからなる。画素アレイ部１は、行状に配された走査線ＷＳと、列状に配された信号線ＳＬと、各走査線ＷＳと各信号線ＳＬとが交差する部分に行列状に配された画素２とを備えている。画素２は少なくとも、サンプリング用トランジスタＴ１と、駆動用トランジスタＴ２と、スイッチングトランジスタＴ３と、保持容量Ｃ１と、発光素子ＥＬとを有する。サンプリング用トランジスタＴ１は、その制御端が走査線ＷＳに接続し、その一対の電流端が信号線ＳＬと駆動用トランジスタＴ２の制御端との間に接続している。駆動用トランジスタＴ２は、ドレイン側の電流端が電源Ｖｃｃに接続し、ソースＳ側の電流端が発光素子ＥＬに接続している。発光素子ＥＬはダイオード型で、そのアノードが駆動用トランジスタＴ２のソースＳに接続する一方、カソードは所定のカソード電Ｖｃａｔｈに接続している。保持容量Ｃ１は、駆動用トランジスタＴ２のゲートＧとなる制御端とソースＳ側の電流端との間に接続している。スイッチングトランジスタＴ３は、その一対の電流端の一方が駆動用トランジスタＴ２のソースＳ側の電流端に接続し、他方が固定電位Ｖｓｓに接続し、その制御端がサンプリング用トランジスタＴ１の制御端に接続している走査線ＷＳよりも前の行に配された走査線ＷＳに接続している。
【００３４】
駆動部は、垂直スキャナ４と水平ドライバ３とを有する。ドライバ３は、列状の信号線ＳＬに映像信号（入力信号）を供給する。スキャナ４は、行状の走査線ＷＳに順次制御信号を供給して各画素２に含まれるサンプリング用トランジスタＴ１及びスイッチングトランジスタＴ３を駆動し、これにより駆動用トランジスタＴ２から発光素子ＥＬに映像信号に応じた駆動電流を供給する。垂直スキャナ４は、基本的にシフトレジスタで構成されている。このシフトレジスタは外部から供給されるクロック信号ＷＳｃｋに応じて動作し、同じく外部から供給されるスタートパルスＷＳｓｐを順次転送することで、行状の走査線ＷＳに順次制御信号を供給している。図では垂直スキャナ４は下側から上側に向かって線順次走査されている。したがって１つの行の画素２に着目すると、サンプリング用トランジスタＴ１のゲートに接続されている走査線ＷＳに対し、スイッチングトランジスタＴ３のゲートに接続されている走査線ＷＳは先行して制御信号が供給されることになる。見方を変えると、当該行の画素２のスイッチングトランジスタＴ３に接続されている走査線ＷＳは、前の行に属する画素２のサンプリング用トランジスタＴ１のゲートに接続されている走査線ＷＳと共用になっている。かかる構成により、本発明にかかる表示装置は垂直スキャナ４をサンプリング用トランジスタＴ１とスイッチングトランジスタＴ３のゲート制御に共用でき、先行開発例に比べてスキャナの個数を１個削減できる。
【００３５】
好ましくは、発光素子ＥＬは、そのアノードが駆動用トランジスタＴ２のソースＳに接続し、そのカソードがカソード電位Ｖｃａｔｈに接続している。この場合スイッチングトランジスタＴ３の電流端に接続している固定電位Ｖｓｓは、カソード電位Ｖｃａｔｈよりも低い。具体的な動作では、垂直スキャナ４は、サンプリング用トランジスタＴ１及びスイッチングトランジスタＴ３を駆動して、駆動用トランジスタＴ２の閾電圧Ｖｔｈを保持容量Ｃ１に書き込む補正動作を繰り返し時分割的に行う。一方水平ドライバ３は、基準電位Ｖｏｆｓとこれより低い低電位Ｖｉｎｉとこれより高い信号電位Ｖｓｉｇとで切換る映像信号を各信号線ＳＬに供給している。基準電位Ｖｏｆｓは、補正動作時駆動用トランジスタＴ２の制御端（ゲートＧ）に印加され、低電位Ｖｉｎｉは、先の補正動作が終わって次の補正動作に入る前に駆動用トランジスタＴ２の制御端に印加され、信号電位Ｖｓｉｇは、最後の補正動作が完了した後駆動用トランジスタＴ２の制御端に印加される。スイッチングトランジスタＴ３は、補正動作に先立つ準備段階でオンし、固定電位Ｖｓｓを駆動用トランジスタＴ２のソースＳ側電流端に印加する。
【００３６】
図６は、図５に示した本発明にかかる表示装置の動作説明に供するタイミングチャートである。理解を容易にするため、図３に示した先のタイミングチャートと同様の表記を採用している。図示するように、走査線ＷＳに印加される制御信号に応じて、サンプリング用トランジスタＴ１はオン状態とオフ状態を繰り返す。同様に、前行の走査線ＷＳに印加された制御信号に応じてスイッチングトランジスタＴ３もオン状態とオフ状態を繰り返す。タイミングチャートから明らかなように、サンプリング用トランジスタＴ１のゲートに印加される制御信号に比べ、スイッチングトランジスタＴ３のゲートに印加される制御信号は３Ｈだけ位相が前方にシフトしている。但し制御信号波形自体は、外部から供給されるスタート信号波形を順次転送したものなので、同一である。以上の説明から明らかなように、本実施形態では、スイッチングトランジスタＴ３のゲートに、当該行よりも３行前の走査線ＷＳが接続している。但し本発明はこれに限られるものではなく、動作条件に応じて適切な行数だけ前のラインの走査線をスイッチングトランジスタＴ３のゲート制御に使うことができる。
【００３７】
信号線ＳＬに入力される映像信号（入力信号）は３値パルスで、１Ｈ内に信号電位Ｖｓｉｇと基準電位Ｖｏｆｓと低電位Ｖｉｎｉが切換っている。この様な制御信号波形及び入力信号波形の変化に応じて、駆動用トランジスタＴ２のゲートＧ及びソースＳが図示のように変化している。これらの変化に合わせて、画素の動作シーケンスが期間（１）〜（９）のように分かれている。この動作シーケンスは、発光期間（１）、非発光期間（２）、消灯期間（３）、複数回繰り返される閾電圧補正準備期間（４）、同じく複数回繰り返される閾電圧補正期間（５）、信号書込み＋移動度補正期間（７）、発光期間（９）を含んでいる。なお消灯期間（３）から次の発光期間（９）までの間は非発光期間となっている。この非発光期間に閾電圧補正準備動作及び閾電圧補正動作と信号書込み動作が行われる。
【００３８】
図７−１〜図７−９を参照して、図５及び図６に示した本発明にかかる表示装置の動作を詳細に説明する。発光素子ＥＬの発光期間（１）は、図７−１のようにサンプリング用トランジスタＴ１、スイッチングトランジスタＴ３がオフした状態である。この時駆動用トランジスタＴ２は飽和領域で動作するように設定されているため、発光素子ＥＬに流れる電流Ｉｄｓは駆動用トランジスタＴ２のゲート、ソース間電圧Ｖｇｓに応じて先に触れたトランジスタ特性式に示される値をとる。
【００３９】
非発光期間（２）では、サンプリング用トランジスタＴ１がオンする前にスイッチングトランジスタＴ３がオンする（図７−２）。これはスイッチングトランジスタＴ３の走査線が数段前のサンプリング用トランジスタＴ１の走査線を用いているからである。スイッチングトランジスタＴ３がオンすることで駆動用トランジスタＴ２のソースは固定電位Ｖｓｓとなる。ここで固定電位Ｖｓｓは発光素子ＥＬの閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔｈの和よりも小さく設定されているため、電流Ｉｄｓが固定電位Ｖｓｓに流れ込む。この時サンプリング用トランジスタＴ１はオンされないため駆動用トランジスタＴ２のゲートソース間電圧Ｖｇｓは一定に保たれている。
【００４０】
消灯期間（３）において信号線が基準電位Ｖｏｆｓの時にサンプリング用トランジスタＴ１をオンとして駆動用トランジスタＴ２のゲート電位を基準電位Ｖｏｆｓとする（図７−３）。サンプリング用トランジスタＴ１をオンする前発光素子ＥＬは発光しているため、発光素子ＥＬのアノード電圧はカソード電圧Ｖｃａｔｈと発光素子ＥＬの閾値電圧Ｖｔｈｅｌの和よりも大きくなっている。この状態でサンプリング用トランジスタＴ１をオンして駆動用トランジスタＴ２のゲートに基準電位Ｖｏｆｓを書き込むと、駆動用トランジスタＴ２のゲートソース間電圧はその閾値電圧Ｖｔｈよりも小さくなる。それによって駆動用トランジスタＴ２はオフ状態となるので、発光素子ＥＬは消灯しそのアノード電圧はＶｔｈｅｌ＋Ｖｃａｔｈとなる。さらに信号線は基準電位Ｖｏｆｓから低電位Ｖｉｎｉへと変化して、駆動用トランジスタＴ２のゲートに低電位Ｖｉｎｉを入力する。低電位Ｖｉｎｉを入力することで駆動用トランジスタＴ２のゲートソース電圧Ｖｇｓはその閾値電圧Ｖｔｈよりも小さくなりサンプリング用トランジスタＴ１をオフしても発光素子ＥＬが発光することはない。その後サンプリング用トランジスタＴ１をオフする。
【００４１】
一定時間経過後、閾電圧補正準備期間（４）になると、信号線が基準電位Ｖｏｆｓの状態の時に再びサンプリング用トランジスタＴ１をオン、さらにスイッチングトランジスタＴ３をオンとする（図７−４）。サンプリング用トランジスタＴ１、スイッチングトランジスタＴ３をオンすることで駆動用トランジスタＴ２のゲートに基準電位Ｖｏｆｓが、駆動用トランジスタＴ２のソースに固定電位Ｖｓｓがそれぞれ入力される。ここで駆動用トランジスタＴ２のソースに充電される固定電位Ｖｓｓが発光素子ＥＬの閾値Ｖｔｈｅｌとカソード電圧Ｖｃａｔｈの和よりも小さい時、つまりＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔｈであれば発光素子ＥＬは消灯する。さらにこの時駆動用トランジスタＴ２のゲートソース間電圧はＶｏｆｓ−Ｖｓｓという値をとる。このＶｏｆｓ−Ｖｓｓが駆動用トランジスタＴ２の閾値電圧Ｖｔｈよりも大きくないと閾値補正動作を行うことができないために、Ｖｏｆｓ−Ｖｓｓ＞Ｖｔｈとする必要がある。Ｖｏｆｓ−Ｖｓｓ＞Ｖｔｈであるならば先に触れたトランジスタ特性式に応じた電流Ｉｄｓ’が電源Ｖｃｃから固定電位Ｖｓｓに流れる。一定時間経過後信号線電位を低電位Ｖｉｎｉとして駆動用トランジスタＴ２のＶｇｓをＶｔｈ以下とする。その後信号線がＶｓｉｇとなる前にサンプリング用トランジスタＴ１をオフする。これによって過剰電流がＶｃｃから固定電位Ｖｓｓまで流れることはない。
【００４２】
上の動作を複数回繰り返した後、閾値補正期間（５）において信号線ＳＬが基準電位Ｖｏｆｓの時にサンプリング用トランジスタＴ１をオンとする。それにより図７−５のように電流が流れる。発光素子ＥＬの等価回路は図７−５に示されるようにダイオードと容量で表されるため、Ｖｅｌ≦Ｖｃａｔｈ＋Ｖｔｈｅｌ（発光素子ＥＬのリーク電流が駆動用トランジスタＴ２に流れる電流よりもかなり小さい）である限り、駆動用トランジスタＴ２の電流はＣ１とＣｅｌを充電するために使われる。一定時間経過後信号線電位を低電位Ｖｉｎｉとして駆動用トランジスタＴ２のＶｇｓをＶｔｈ以下とする。その後信号線がＶｓｉｇとなる前にサンプリング用トランジスタＴ１をオフする。この動作によって、Ｖｔｈ補正動作が完了していない時つまり駆動用トランジスタＴ２のＶｇｓがＶｔｈ以上の時、サンプリング用トランジスタＴ１をオンした時のみ駆動用トランジスタＴ２のＶｇｓはＶｔｈ以上となり閾値補正動作が行われることとなる。この動作を繰り返し行うことでＶｅｌは時間と共に上昇してゆく。
【００４３】
図７−６に信号が基準電位Ｖｏｆｓでありサンプリング用トランジスタＴ１をオンし続けたときの駆動用トランジスタＴ２のソース電圧（即ち発光素子ＥＬのアノード電圧Ｖｅｌ）の変位を示す。一定時間経過後、駆動用トランジスタＴ２のゲートソース間電圧はＶｔｈという値をとる。この時、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔｈ＋Ｖｔｈｅｌとなっている。ここでの動作は前述のように信号線が基準電位Ｖｏｆｓの時にサンプリング用トランジスタＴ１をオフして前後する閾値補正動作期間の間をブートストラップさせてもよい。また、書込み直前の閾値補正は信号線電位が低電位Ｖｉｎｉとなる前にサンプリング用トランジスタＴ１をオフする。
【００４４】
信号書込み期間（７）において信号線電位がＶｓｉｇとなった後サンプリング用トランジスタＴ１を再びオンする。（図７−７）。駆動用トランジスタＴ２のゲート電位はサンプリング用トランジスタＴ１をオンするためにＶｓｉｇとなるが、電源Ｖｃｃから電流が流れるためソース電位は時間とともに上昇してゆく。この時駆動用トランジスタＴ２のソース電圧が発光素子ＥＬの閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔｈの和を越えなければ（発光素子ＥＬのリーク電流が駆動用トランジスタＴ２に流れる電流よりもかなり小さければ）駆動用トランジスタＴ２の電流はＣ１とＣｅｌを充電するのに使用される。この時駆動用トランジスタＴ２の閾値補正動作は完了しているため、駆動用トランジスタＴ２が流す電流は移動度μを反映したものとなる。具体的にいうと移動度が大きいものはこの時の電流量が大きく、ソース電位の上昇も早い。逆に移動度が小さいものは電流量が小さく、ソース電位の上昇は遅くなる（図７−８）。これによって駆動用トランジスタＴ２のゲートソース間電圧は移動度を反映して小さくなり一定時間経過後に完全に移動度を補正するＶｇｓとなる。
【００４５】
サンプリング用トランジスタＴ１をオフして書込みが終了し発光期間（９）になると、発光素子ＥＬを発光させる。駆動用トランジスタＴ２のゲートソース間電圧は一定であるので駆動用トランジスタＴ２は一定電流Ｉｄｓ’’を発光素子ＥＬに流し、Ｖｅｌは発光素子ＥＬにＩｄｓ’’という電流が流れる電圧Ｖｘまで上昇し、発光素子ＥＬは発光する（図７−９）。本発明によって、画素外に設けるスキャナ若しくはゲートドライバの個数を削減することができ、狭額縁化、低コスト化を図ることができる。
【００４６】
以上の様に本発明により、駆動用トランジスタＴ２の閾値バラツキを抑えることができるため、ムラ、ザラツキのない均一な画質を得ることができる。本発明により、画素外に設けるパネル内蔵スキャナ若しくはパネル外付けスキャナＩＣの個数を削減することができ、狭額縁化、低コスト化を図ることができる。本発明により、駆動用トランジスタＴ２のゲートソース間電圧は一定値に保たれているので発光素子ＥＬに流れる電流は変化しない。よって発光素子ＥＬのＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、発光素子ＥＬの輝度が変化することはない。
【００４７】
本発明にかかる表示装置は、図８に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスター部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【００４８】
本発明にかかる表示装置は、図９に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【００４９】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【００５０】
図１０は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
【００５１】
図１１は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
【００５２】
図１２は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
【００５３】
図１３は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【００５４】
図１４は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
【図面の簡単な説明】
【００５５】
【図１】参考例にかかる表示装置の全体構成を示すブロック図である。
【図２】図１に示した表示装置の画素構成を示す回路図である。
【図３】図１及び図２に示した表示装置の動作説明に供するタイミングチャートである。
【図４−１】参考例にかかる画素の動作説明に供する模式図である。
【図４−２】同じく動作説明に供する模式図である。
【図４−３】同じく動作説明に供する模式図である。
【図４−４】同じく動作説明に供する模式図である。
【図４−５】同じく動作説明に供するグラフである。
【図４−６】同じく動作説明に供する模式図である。
【図４−７】同じく動作説明に供するグラフである。
【図４−８】同じく動作説明に供する模式図である。
【図５】本発明にかかる表示装置の構成を示すブロック図である。
【図６】本発明にかかる表示装置の動作説明に供するタイミングチャートである。
【図７−１】本発明にかかる表示装置の動作説明に供する模式図である。
【図７−２】同じく動作説明に供する模式図である。
【図７−３】同じく動作説明に供する模式図である。
【図７−４】同じく動作説明に供する模式図である。
【図７−５】同じく動作説明に供する模式図である。
【図７−６】同じく動作説明に供するグラフである。
【図７−７】同じく動作説明に供する模式図である。
【図７−８】同じく動作説明に供するグラフである。
【図７−９】同じく動作説明に供する模式図である。
【図８】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図９】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図１０】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図１１】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図１２】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図１３】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図１４】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【図１５】従来の表示装置の一例を示す回路図である。
【図１６】従来の表示装置の問題点を表すグラフである。
【図１７】従来の表示装置の別の例を示す回路図である。
【符号の説明】
【００５６】
１・・・画素アレイ部、２・・・画素、３・・・ドライバ、４・・・スキャナ、Ｔ１・・・サンプリング用トランジスタ、Ｔ２・・・駆動用トランジスタ、Ｔ３・・・スイッチングトランジスタ、Ｃ１・・・保持容量、ＥＬ・・・発光素子
【図１】
2009157019.tif 000003
【図２】
2009157019.tif 000004
【図３】
2009157019.tif 000005
【図４−１】
2009157019.tif 000006
【図４−２】
2009157019.tif 000007
【図４−３】
2009157019.tif 000008
【図４−４】
2009157019.tif 000009
【図４−５】
2009157019.tif 000010
【図４−６】
2009157019.tif 000011
【図４−７】
2009157019.tif 000012
【図４−８】
2009157019.tif 000013
【図５】
2009157019.tif 000014
【図６】
2009157019.tif 000015
【図７−１】
2009157019.tif 000016
【図７−２】
2009157019.tif 000017
【図７−３】
2009157019.tif 000018
【図７−４】
2009157019.tif 000019
【図７−５】
2009157019.tif 000020
【図７−６】
2009157019.tif 000021
【図７−７】
2009157019.tif 000022
【図７−８】
2009157019.tif 000023
【図７−９】
2009157019.tif 000024
【図８】
2009157019.tif 000025
【図９】
2009157019.tif 000026
【図１０】
2009157019.tif 000027
【図１１】
2009157019.tif 000028
【図１２】
2009157019.tif 000029
【図１３】
2009157019.tif 000030
【図１４】
2009157019.tif 000031
【図１５】
2009157019.tif 000032
【図１６】
2009157019.tif 000033
【図１７】
2009157019.tif 000034