(57)【要約】      （修正有）【課題】静電気を発生させずに外部接続端子の酸化対策を行い、実装不良を抑制する。【解決手段】半導体装置１は、半導体チップ１０１と、半導体チップ１０１に備えられている半田ボール１０３（第１の半田ボール）と、半田ボール１０３を介して半導体チップ１０１を実装しているＢＧＡ基板１０５とからなる半導体素子１０７を有する。さらに、半導体装置１は、半導体素子１０７と、半導体素子１０７に備えられている半田ボール１０９（第２の半田ボール）と、を有する。半田ボール１０９は、表面に酸化膜１１５を有し、前記酸化膜を貫通している貫通孔１１３が設けられている。半田ボール１０３は、半導体チップ１０１に接続している。【選択図】図１
2009049394.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
前記半導体素子に備えられている外部接続端子と、
を有する半導体装置であって、
前記外部接続端子は、表面に酸化膜を有し、前記酸化膜を貫通している貫通孔が設けられていることを特徴とする半導体装置。
【請求項２】
前記貫通孔の深さは、前記酸化膜の厚さよりも深いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体素子は、半導体チップと、前記半導体チップに接続されている第１の半田ボールと、前記第１の半田ボールを介して前記半導体チップを実装しているＢＧＡ基板と、からなることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記外部接続端子は、第２の半田ボールであることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１および第２の半田ボールは、錫−銅合金系材料で形成されていることを特徴とする請求項４記載の半導体装置。
【請求項６】
前記第１の半田ボールの表面に導電性の接合剤を有することを特徴とする請求項３または４に記載の半導体装置。
【請求項７】
前記導電性の接合剤は、錫、銀及び銅を含むことを特徴とする請求項６に記載の半導体装置。
【請求項８】
半導体素子に外部接続端子を形成する工程と、
前記外部接続端子の表面に形成された酸化膜に貫通孔を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項９】
前記半導体素子に前記外部接続端子を形成する工程は、第１の半田ボールを介して半導体チップをＢＧＡ基板に実装する工程と、前記ＢＧＡ基板の前記半導体チップが実装された面とは反対側の面上に外部接続端子を接続する工程と、を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第１の半田ボールを介して前記半導体チップを前記ＢＧＡ基板に実装する工程は、
前記半導体チップに前記第１の半田ボールを接続する工程と、
前記第１の半田ボールの表面の酸化膜に貫通孔を形成する工程と、
前記ＢＧＡ基板の導電パッド上に導電性接合剤を塗布する工程と、
前記ＢＧＡ基板の前記導電パッドと前記第１の半田ボールをリフロー接続する工程を含むこと、を特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記外部接続端子は、第２の半田ボールであることを特徴とする請求項９または１０に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、半導体チップと基板等の電気的接続可能な部材との接続においては、接続のために金属薄膜の形成が必要であるとされている。金属薄膜は、一般に、スパッタまたは蒸着で形成される。この金属薄膜を用いた接続には、たとえば、高融点の半田が用いられる。半田を用いて半田付けする場合、半田表面に形成される酸化膜により、半田の濡れ広がり性が悪くなり、顧客セットで実装リフローする際に実装側に塗布した接合剤と半田側で実装不良（半田未融合）がおきやすい。このため、半田表面の酸化対策を行い実装不良の発生を抑える必要性がある。
【０００３】
たとえば、特許文献１には、外部接続端子として電子部品に設けられた半田バンプ表面の酸化膜を擦過式のクリーナを用いて、機械的・物理的に除去する技術が記載されている。
【０００４】
また、特許文献２には、外部接続端子として電子部品に設けられた半田バンプ表面の酸化膜を搭載する基板に振動子により振動を付与して摩擦で除去する技術が記載されている。
【０００５】
また、特許文献３には、外部接続端子として電子部品に設けられた半田ボール表面の酸化膜を有機化合物からなる酸化膜除去剤とその希釈剤を用いて除去する技術が記載されている。
【０００６】
さらに、プラズマ処理によって酸化膜を除去する技術もある。
【特許文献１】特開２００２−２０３８７２号公報
【特許文献２】特開２０００−１７４０５９号公報
【特許文献３】特開平１１−２０４９２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記の擦過式のクリーナ、プラズマ処理及び有機化合物によって酸化膜を除去する技術では、静電気を発生させてしまうことがある。また、超音波接合の場合においても、摩擦により静電気を発生させてしまうことがある。したがって、静電破壊を引き起こし、半導体チップの品質を低下させてしまうという課題がある。
【０００８】
また、上記の課題は、半田を用いて半導体チップを接続させる場合に限られず、半田以外の外部接続端子を備える半導体チップの接続において共通した課題となっている。
【０００９】
さらに、近年、外部接続端子として、錫−銅合金系材料（溶融温度：約２２０℃）の半田ボールが実用化されている。この錫−銅合金系材料は、従来の錫−鉛合金系材料に比べて、酸化しやすい。したがって、実装不良（半田未融合）がおきるという問題が深刻になっている。
【００１０】
本発明は上記事情に鑑みてなされたものであり、静電気を発生させずに、外部接続端子の酸化対策を行い、実装不良を抑えて、組立歩留と接合品質の向上を図る。
【課題を解決するための手段】
【００１１】
本発明によれば、
半導体素子と、
前記半導体素子に備えられている外部接続端子と、
を有する半導体装置であって、
前記外部接続端子は、表面に酸化膜を有し、前記酸化膜を貫通している貫通孔が設けられていることを特徴とする半導体装置が提供される。
【００１２】
本発明によれば、外部接続端子の表面の酸化膜に貫通孔を設けることにより、基板等の他の電気接続部材とリフロー接続する際に外部接続端子が溶融して、表面積が最小、つまり球形になるよう変形するため、表面の酸化膜が破断されて電気的に良好な接続を得ることができる。したがって、電気接続部材と接合させる際に、酸化膜の除去を不要とし、静電気の発生（静電破壊）を防ぐことができる。よって、半導体チップの品質の低下を防ぐことが可能となる。
【００１３】
また、本発明によれば、
前記半導体素子に外部接続端子を形成する工程と、
前記外部接続端子の表面に形成された酸化膜に貫通孔を形成する工程と、
を含むことを特徴とする半導体装置の製造方法が提供される。
【００１４】
この発明によれば、外部接続端子の表面の酸化膜に貫通孔を設けることにより、基板等の他の電気接続部材とリフロー接続する際に外部接続端子が溶融して、表面積が最小、つまり球形になるよう変形する。そのため、表面の酸化膜が破断されて電気的に良好な接続を得ることができる。これにより、半導体チップに接続される外部接続端子と基板等の電気接続部材とを電気的に良好に接合させることができ、酸化膜を除去する工程無しで、半導体チップを電気接続部材に実装させることができる。したがって、実装の際、酸化膜を除去する工程を不要とし、静電気の発生（静電破壊）を防ぐことができる。よって、半導体チップの品質の低下を防ぐことが可能となる。
【００１５】
本発明において、半導体素子とは、半導体チップ単体であってもよいし、半導体チップがＢＧＡ基板に搭載されたものであってもよい。また、半導体チップは積層された構成であってもよい。
【発明の効果】
【００１６】
本発明によれば、静電気を抑制しつつ、外部接続端子の酸化対策を行うことができる。これにより、接合不良を抑えて、組立歩合と接合品質を向上させることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１８】
図１は、本実施形態に係る半導体装置１を模式的に示す図である。図１（ａ）は、本実施形態に係る半導体装置１を模式的に示す図である。図１（ｂ）は、図１（ａ）のＢ−Ｂ'断面図である。図１（ｃ）は、図１（ａ）のＣ−Ｃ'断面図である。本実施形態の半導体装置１は、図１（ａ）で示すように、半導体チップ１０１と、半導体チップ１０１に備えられている半田ボール１０３（第１の半田ボール）と、半田ボール１０３を介して半導体チップ１０１を実装しているＢＧＡ基板１０５とからなる半導体素子１０７を有する。さらに、半導体装置１は、半導体素子１０７と、半導体素子１０７に備えられている半田ボール１０９（第２の半田ボール）と、を有する。半田ボール１０９は、表面に酸化膜を有し、前記酸化膜を貫通している貫通孔が設けられている。半田ボール１０３は、半導体チップ１０１に接続している。
【００１９】
半田ボール１０３の表面には、図１（ｂ）に示すように、半田ペースト１１７（導電性の接合剤）を有する。これは、リフロー接続工程により、半田ペースト１１７が半田ボール１０３の表面に濡れ広がったものである。
【００２０】
ＢＧＡ基板１０５は、複数の半田ボール１０９を備える。半田ボール１０９は、ＢＧＡ基板１０５の半導体チップが実装された面と反対側の面上に形成されている。半導体装置１は、半田ボール１０９を介して、プリント基板（不図示）等に接続される。半導体チップ１０１は、ＢＧＡ基板１０５との間に電気的な接続が行われている。
【００２１】
半田ボール１０３、１０９は、錫−銅合金系材料、錫−鉛合金系材料、錫−銀合金系材料、錫−銀−銅合金系材料、錫−ビスマス合金系材料、錫−金合金系材料のいずれかの材料を使用することが好ましいが、錫−銅合金系材料（溶融温度：約２２０℃）がより好ましい。この錫−銅合金系材料は、酸化しやすく、図１（ｃ）に示すように、酸化膜１１５が適当な厚さで形成される。
【００２２】
酸化膜１１５は、半導体装置１の半田ボールを搭載する工程、または保管時における環境温度、湿度、反応物質の存在などにより、自然に形成されるものである。酸化膜１１５の厚さは、５０ｎｍ以下であると好ましく、１０ｎｍ以上３０ｎｍ以下であることがより好ましいが、実用性を考慮すると、２０ｎｍ以上２５ｎｍ以下とするとよい。
【００２３】
貫通孔１１３は、半導体装置１の製造工程または選別工程において作成する。半田ボール１０９を覆う酸化膜１１５にツールをコンタクトして形成する。ツールの形状は、酸化膜１１５に貫通孔１１３を形成できるものであれば特に限定されないが、一度に複数の貫通孔１１３を形成できる形状とすることが好ましく、例えば、王冠状のツールを用いることができる。具体的には、ＢＴソケットに用いられるようなものを利用することができる。このようなツールを半田ボール１０９の頂上部分及びその周辺にコンタクトさせることにより、半田ボール１０９の頂上及びその周辺に１個以上の貫通孔１１３を形成することができる。貫通孔１１３の深さは、酸化膜１１５の厚さよりも深いことが好ましい。
【００２４】
ツールの材質には、酸化膜１１５に貫通孔１１３を形成できるものであれば、特に限定されないが、導電性の材料を用いることが好ましい。導電性の材料を用いることにより、貫通孔１１３の形成時に静電気の発生を防ぐことができる。たとえば、金属を用いることができ、導電性の素材で半田よりも硬く、半田が付着しにくい材質を用いるとよい。
【００２５】
半田ペースト１１７は、半田ボール１０３とＢＧＡ基板１０５とを接合させる導電性のものであれば、特に限定されないが、例えば、錫、銀及び銅を含む半田ペースト１１７を用いると好ましい。具体的には、Ｓｎ３．０Ａｇ０．５Ｃｕ又はＳｎ３．５Ａｇ０．７５Ｃｕを用いることができる。
【００２６】
次に、ＢＧＡ基板１０５に、半導体チップ１０１を実装する方法について図４を用いて説明する。第１の工程では、図４（ａ）で示すように、半導体チップ１０１にあらかじめ、半田ボール１０３をリフロー接続させる。半田ボール１０３の表面には、環境温度、湿度、反応物質などの存在により、酸化膜１１５が形成される。
【００２７】
第２の工程では、半田ボール１０３の表面に形成された酸化膜１１５に貫通孔１１３を形成する。具体的には、図４（ｂ）で示すように、適当なツール１１９を半田ボール１０３の頂上及びその周辺の酸化膜１１５にコンタクトさせる。これにより、図４（ｃ）で示すように、酸化膜１１５に貫通孔１１３が形成される。
【００２８】
第３の工程では、ＢＧＡ基板１０５上の導電パッド（不図示）に半田ペーストを塗布する。次に、半田ペースト１１７を塗布させたＢＧＡ基板１０５の導電パッドを半田ボール１０３と接触させる。リフロー炉にて加熱することにより、半田ボール１０３を溶融し、半田ボール１０３と、ＢＧＡ基板１０５とを接合させる（図４（ｄ））。このとき、半田ボール１０３は、表面積が最小、つまり球形になるように形状変化する。これは、半田ボール１０３が溶融した際、表面自由エネルギーが最小になるような変形が起こるためである。この変形を駆動力として、半田ボール１０３の表面に形成されている酸化膜が破断する。この結果、半田ペースト１１７が半田ボール１０３の表面全体に濡れ広がる。その後、第４の工程において、図４（ｅ）で示すように、半導体チップ１０１とＢＧＡ基板１０５との間にアンダーフィル樹脂１２１を注入させる。これにより、半導体チップ１０１がＢＧＡ基板１０５に実装される。
【００２９】
このようにして、ＢＧＡ基板１０５に、半導体チップ１０１を実装させることにより、半導体素子１０７を得ることができる。半導体素子１０７は、上記と同様の方法により、プリント基板１１１に実装させることができる。
【００３０】
図５、図６は、半導体チップ１０１をＢＧＡ基板１０５に実装した半導体素子１０７をプリント基板１１１に実装する方法を示す工程断面図である。
【００３１】
図５（ａ）に示すように、半導体素子１０７にあらかじめ、半田ボール１０９を形成させる。半田ボール１０９は、ＢＧＡ基板１０５の半導体チップ１０１が実装された面と反対側の面上に形成される。半田ボール１０９の表面には、環境温度、湿度、反応物質などの存在により、酸化膜１１５が形成される。
【００３２】
次に、半田ボール１０９の表面に形成された酸化膜１１５に貫通孔１１３を形成する。具体的には、図５（ｂ）で示すように、適当なツール１１９を半田ボール１０９の頂上及びその周辺の酸化膜１１５にコンタクトさせる。これにより、図５（ｃ）で示すように、酸化膜１１５に貫通孔１１３が形成される。このようにして、半導体装置１が得られる。
【００３３】
次に、プリント基板１１１上の導電パッド（不図示）に半田ペーストを塗布する。続いて、半田ペーストを塗布させたプリント基板１１１の導電パッドを半田ボール１０９と接触させて、リフロー炉にて加熱することにより、半田ボール１０９を溶融し、半田ボール１０９と、プリント基板１１１とを接合させる（図６）。このとき、半田ボール１０９は、表面積が最小、つまり球形になるように形状変化する。これは、半田ボール１０９が溶融した際、表面自由エネルギーが最小になるような変形が起こるためである。この変形を駆動力として、半田ボール１０９の表面に形成されている酸化膜１１５が破断する。この結果、半田ペーストは半田ボール１０９の表面全体に濡れ広がる。以上のようにして、半導体素子１０７がプリント基板１１１に実装される。
【００３４】
続いて、本実施形態の効果について説明する。
本実施形態によれば、半田ボールの表面に形成された酸化膜１１５に貫通孔１１３を設けている。リフロー接続工程において、半田ボール１０３、１０９は、表面積が最小、つまり球形になるように形状変化する。これは、半田ボール１０３、１０９が溶融した際、表面自由エネルギーが最小になるような変形が起こるためである。この変形を駆動力として、半田ボール１０３、１０９の表面に形成されている酸化膜１１５が破断する。この結果、半田ペースト１１７は半田ボール１０３、１０９の表面全体に濡れ広がる。したがって、特許文献１、２、３のように酸化膜１１５を除去する工程を行うことなく半田ボールを介した良好な電気的接続を得ることができる。
【００３５】
また、貫通孔１１３の深さは、酸化膜１１５の厚さよりも深くすることで、半田ボール溶融時の変形量が大きくなるため、酸化膜１１５を破断させる効果を大きくすることができる。
【００３６】
静電破壊とは、静電気放電が引き起こすものである。半導体チップ１０１は、絶縁性の高い酸化シリコン等の薄い膜で覆われている。しかしながら、静電気の放電によって、一時的に高い電圧の電気が流れることにより、絶縁性の高い膜が破られ、中の回路に傷がついてしまう。これを静電破壊といい、動作不良を起こしたり、機能の低下が生じたりする。
【００３７】
半田ボール１０９（１０３）に形成される酸化膜１１５は、半田の濡れ広がり性を悪くし、顧客セットで実装リフローする際に実装側の基板に塗布した半田ペースト１１７と基板側の半田ボール１０９（１０３）で実装不良（はんだ未融合）が起きやすいという問題がある。これを解決するため、従来では、擦過式のクリーナ、プラズマ処理及び有機化合物による酸化膜除去を行って図３で示すような半田ボール１０９（１０３）を得た後、半田ペースト１１７を塗布して基板に実装させていた。しかしながら、これら従来の技術によれば、静電気を発生させてしまうため、静電破壊により、半導体チップの品質が低下してしまうという問題があった。一方、本実施形態によれば、図２で示すように、半田ボール１０９（１０３）に形成された酸化膜１１５に貫通孔１１３を形成させている。こうすることにより、貫通孔１１３を形成した領域では、貫通孔１１３に半田ペースト１１７が充填されるため、半田ペースト１１７のぬれ広がりが良好である。また、酸化膜を積極的に除去する構成を採用しないため、静電気は発生しない。したがって、実装不良を抑えつつ、組立歩留と接合品質を向上させることが可能となる。
【００３８】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、実施形態では、ＢＧＡ基板やプリント基板に接合させる構成を例示したが、電気的接続が可能な部材に接合させることもできる。また、実施形態では、半田ボールを介して接合させる構成を例示したが、酸化膜が形成されるものであれば、基板と半導体チップとを接続可能な端子を用いることも可能である。この際、半田ペーストに換えて、導電性の接合剤を用いてもよい。
また、実施形態では、ＢＧＡ基板に半導体チップを実装させる構成、及びＢＧＡ基板に搭載された半導体チップをプリント基板に実装させる構成を例示したが、半田ボールに貫通孔を形成した後、所定のタイミングで基板等の電気的接続可能な部材に実装させてもよい。
【図面の簡単な説明】
【００３９】
【図１】実施の形態に係る半導体装置を模式的に示す図である。図１（ａ）は、実施の形態に係る半導体装置を模式的に示す図である。図１（ｂ）は、図１（ａ）のＢ−Ｂ'断面図である。図１（ｃ）は、図１（ａ）のＣ−Ｃ'断面図である。
【図２】実施の形態に係る半導体装置を説明する図である。
【図３】従来の半導体装置を説明する図である。
【図４】実施の形態に係る半導体装置の製造方法を説明する図である。
【図５】実施の形態に係る半導体装置の製造方法を説明する図である。
【図６】実施の形態に係る半導体装置の製造方法を説明する図である。
【符号の説明】
【００４０】
１    半導体装置
１０１    半導体チップ
１０３    半田ボール
１０５    ＢＧＡ基板
１０７    半導体素子
１０９    半田ボール
１１１    プリント基板
１１３    貫通孔
１１５    酸化膜
１１７    半田ペースト
１１９    ツール
１２１  アンダーフィル樹脂
【図１】
2009049394.tif 000003
【図２】
2009049394.tif 000004
【図３】
2009049394.tif 000005
【図４】
2009049394.tif 000006
【図５】
2009049394.tif 000007
【図６】
2009049394.tif 000008