(57)【要約】【課題】高移動度、高信頼性、高生産性のチャネル保護層型薄膜トランジスタ及びアクティブマトリクス型表示装置を提供する。【解決手段】絶縁層の上に設けられたゲート電極と、前記ゲート電極の上に、ゲート絶縁膜を介して設けられた微結晶シリコン層と、前記微結晶シリコン層の上に設けられたチャネル保護層と、前記微結晶シリコン層と前記チャネル保護層との間に設けられ、非晶質の材料からなる密着性向上層と、前記微結晶シリコン層及び前記密着性向上層の少なくともいずれかの上に設けられ、互いに離間したソース電極及びドレイン電極と、を備えたことを特徴とする薄膜トランジスタが提供される。【選択図】図１
2009231641.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層の上に設けられたゲート電極と、
前記ゲート電極の上に、ゲート絶縁膜を介して設けられた微結晶シリコン層と、
前記微結晶シリコン層の上に設けられたチャネル保護層と、
前記微結晶シリコン層と前記チャネル保護層との間に設けられ、非晶質の材料からなる密着性向上層と、
前記微結晶シリコン層及び前記密着性向上層の少なくともいずれかの上に設けられ、互いに離間したソース電極及びドレイン電極と、
を備えたことを特徴とする薄膜トランジスタ。
【請求項２】
前記密着性向上層は、アモルファスシリコンからなることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項３】
前記密着性向上層の層厚は、１０ｎｍ〜５０ｎｍであることを特徴とする請求項１または２に記載の薄膜トランジスタ。
【請求項４】
前記密着性向上層の平面形状は、前記微結晶シリコン層の平面形状と実質的に同じであることを特徴とする請求項１〜３のいずれか１つに記載の薄膜トランジスタ。
【請求項５】
前記チャネル保護層は、窒化シリコンからなることを特徴とする請求項１〜４のいずれか１つに記載の薄膜トランジスタ。
【請求項６】
マトリクス状に配置された、請求項１〜５のいずれか１つに記載の複数の薄膜トランジスタと、
前記薄膜トランジスタのそれぞれのゲート電極に接続されたゲート線と、
前記薄膜トランジスタのそれぞれのソース電極及びそれぞれのドレイン電極のいずれか一方に接続された信号線と、
前記薄膜トランジスタのそれぞれのソース電極及びそれぞれのドレイン電極のいずれか他方に接続された画素電極と、
前記画素電極に与えられる電気信号によって、光学特性の変化と、発光と、の少なくともいずれかを生ずる光学素子と、
を備えたことを特徴とするアクティブマトリクス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ及びアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）は、液晶表示装置や有機ＥＬ表示装置等に広く用いられている。  
ＴＦＴの活性層としてアモルファスシリコンを用いたアモルファスシリコンＴＦＴには、移動度の向上と閾値の安定化が望まれており、これに対し、活性層に微結晶シリコンを用いたＴＦＴの開発が精力的に行われている。すなわち、ゲート界面のアモルファスシリコンの部分を微結晶化させることで、移動度を向上させたり、閾値変動を抑えることができる。
【０００３】
一方、ＴＦＴの構造の１つとして、チャネルが形成される半導体層を保護するための、例えば窒化シリコンなどからなるチャネル保護層を有するＴＦＴがある。このチャネル保護層型のＴＦＴは、チャネル保護層を有しないバックチャネルカット型ＴＦＴに比べ、バックチャネル側の半導体層の損傷を低減することができるため、高性能かつ高信頼性を発揮できる。
【０００４】
上記の微結晶シリコンとチャネル保護層とを組み合わせた構造のＴＦＴの場合、微結晶シリコンの上に設けられるチャネル保護層と微結晶シリコンとの密着性が低く、チャネル保護層が剥がれ、歩留まり（生産性）や性能、信頼性に悪影響を与える。  
また、チャネル保護層をパターニングする際、チャネル保護層をエッチングした後に露出した微結晶シリコンの粒界からエッチャントが下部の絶縁膜との界面に染み込み、微結晶シリコンが剥がれたり、また、微結晶シリコンとチャネル保護層との界面からしみ込み、しみ込んだエッチャントが微結晶シリコンの粒界を経て微結晶シリコンの下のゲート絶縁膜を傷つけたり、さらには、チャネル保護層をエッチングした後に露出する微結晶シリコンが粒界から酸化し、コンタクト不良を起こし、歩留まり（生産性）や性能、信頼性に悪影響を与えることがある。
【０００５】
一方、特許文献１には、チャネル保護層を用いないバックチャネルカット型ＴＦＴにおいて、微結晶シリコンの上にアモルファスシリコン層を設けたＴＦＴが開示されている。しかし、このＴＦＴは、チャネル保護層を有しないため、半導体層の表面に損傷があり、性能と信頼性の点で改善の余地があった。
【特許文献１】特開２００５−３４４８４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、高移動度、高信頼性、高生産性のチャネル保護層型薄膜トランジスタ及びアクティブマトリクス型表示装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、絶縁層の上に設けられたゲート電極と、前記ゲート電極の上に、ゲート絶縁膜を介して設けられた微結晶シリコン層と、前記微結晶シリコン層の上に設けられたチャネル保護層と、前記微結晶シリコン層と前記チャネル保護層との間に設けられ、非晶質の材料からなる密着性向上層と、前記微結晶シリコン層及び前記密着性向上層の少なくともいずれかの上に設けられ、互いに離間したソース電極及びドレイン電極と、を備えたことを特徴とする薄膜トランジスタが提供される。
【０００８】
本発明の別の一態様によれば、マトリクス状に配置された、請求項１〜５のいずれか１つに記載の複数の薄膜トランジスタと、前記薄膜トランジスタのそれぞれのゲート電極に接続されたゲート線と、前記薄膜トランジスタのそれぞれのソース電極及びそれぞれのドレイン電極のいずれか一方に接続された信号線と、前記薄膜トランジスタのそれぞれのソース電極及びそれぞれのドレイン電極のいずれか他方に接続された画素電極と、前記画素電極に与えられる電気信号によって、光学特性の変化と、発光と、の少なくともいずれかを生ずる光学素子と、を備えたことを特徴とするアクティブマトリクス型表示装置が提供される。
【発明の効果】
【０００９】
本発明によれば、高移動度、高信頼性、高生産性のチャネル保護層型薄膜トランジスタ及びアクティブマトリクス型表示装置が提供される。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しつつ、本発明の実施形態について説明する。  
なお、本願明細書及び以下の各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。  
（第１の実施の形態）
図１は、本発明の第１の実施形態に係る薄膜トランジスタの構造を例示する模式的断面図である。  
図１に表したように、本発明の第１の実施形態に係る薄膜トランジスタ１０は、少なくとも表面に絶縁層が設けられた基板１０５の上に、下から順に、ゲート電極１１０、ゲート絶縁膜１２０、微結晶シリコン層１４０、非晶質の密着性向上層１５０、チャネル保護層１６０を備える。  
そして、微結晶シリコン層１４０及びチャネル保護層１６０を覆うように離間して設けられたソース電極１８１とドレイン電極１８０をさらに備える。そして、微結晶シリコン層１４０（チャネル保護層１６０の一部も含めて）と、ソース電極１８１及びドレイン電極との間には、コンタクト層１７０が設けられている。
【００１１】
すなわち、薄膜トランジスタ１０は、表面絶縁性の基板１０５の上に設けられたゲート電極１１０と、ゲート電極１１０の上に、ゲート絶縁膜１２０を介して設けられた微結晶シリコン層１４０と、微結晶シリコン層１４０の上に設けられたチャネル保護層１６０と、微結晶シリコン層１４０とチャネル保護層１６０との間に設けられ、非晶質からなる密着性向上層１５０と、微結晶シリコン層１４０及び密着性向上層１５０の少なくともいずれかの上に、離間して設けられたソース電極１８１及びドレイン電極１８０を備える。そして、微結晶シリコン層１４０及び密着性向上層１５０の少なくともいずれかと、ソース電極１８１と、の間、及び、微結晶シリコン層１４０及び密着性向上層１５０の少なくともいずれかと、ドレイン電極１８０との間に設けられたコンタクト層１７０と、を備える。  
なお、上記において、ソース電極１８１とドレイン電極１８０とを互いに入れ替えても良い。
【００１２】
基板１０５には、例えば、透光性のガラス基板が用いられる。ただし、これに限らず、例えば、シリコンやステンレスのような非透光性の基体の上に絶縁層を設けたものを用いても良い。すなわち、基板１０５は、表面絶縁性であれば良い。
【００１３】
ゲート電極１１０には、例えば、ＭｏＷ、Ｔａ、Ｗのような高融点金属を用いることができ、また、ヒロック対策を施したＡｌを主成分とするＡｌ合金やより低抵抗のＣｕを用いても良い。ただし、本発明はこれに限らず、導電性の各種の材料を用いることができる。
【００１４】
ゲート絶縁膜１２０には、例えば、酸化シリコン（ＳｉＯｘ）を用いることができる。但し、本発明はこれに限らず、窒化シリコン（ＳｉＮｘ）や酸窒化シリコンなども用いることができ、さらには、これらの膜の積層膜を用いても良い。ただし、本発明は、これには制限されない。
【００１５】
微結晶シリコン層１４０は、例えば、ＣＶＤ（Chemical Vapor Deposition）で形成される。そして、微結晶シリコン層１４０においては、例えば、透過電子顕微鏡で格子像が観察されたり、ラマン分光分析において、ラマンシフトがアモルファスシリコン由来の４８０ｃｍ−１から５００〜５２０ｃｍ−１へ変わる。  
なお、微結晶シリコン層１４０の層厚は、電気的特性の確保のために、３０ｎｍ程度あれば良く、具体的に、信頼性を向上させるためには、界面層のみ微結晶シリコンとすれば良く、微結晶シリコン層１４０の層厚は、１０ｎｍ〜６０ｎｍ程度とすることができる。
【００１６】
チャネル保護層１６０には、可動イオン耐性の高い、窒化シリコンが用いられる。但し、本発明はこれに限らず、酸化シリコンや酸窒化シリコン等を用いることができる。
【００１７】
コンタクト層１７０には、例えば、ＰやＡｓを大量に（例えば数ａｔｍ％で）含んだｎ＋シリコン層を用いることができる。
【００１８】
ソース電極１８１とドレイン電極１８０には、例えば、Ｍｏ／Ａｌ／ＭｏやＴｉ／Ａｌ／Ｔｉ等の積層膜等の各種の導電性材料を用いることができる。
【００１９】
なお、薄膜トランジスタ１０の耐久性を向上するために、図１に例示した構造の全体を覆うように、例えば、ＳｉＮｘ等の絶縁物からなるパッシベーション膜が形成されることが多いが、図１では省略されている。
【００２０】
そして、密着性向上層１５０には、チャネル保護層１６０と微結晶シリコン層１４０との間の密着性を向上させる、非晶質材料を用いることができる。  
そして、微結晶シリコン層１４０のチャネル保護層１６０との界面までの領域における導電性、あるいは、微結晶シリコン層１４０とコンタクト層１７０との導電性を確保するために、密着性向上層１５０には、非晶質の半導体材料を用いることができる。  
図１に例示した薄膜トランジスタ１０では、密着性向上層１５０として、ノンドープの非晶質（アモルファス）シリコンが用いられている。ただし、本発明はこれに限らず、密着性向上層１５０には、例えば、炭化シリコン（ＳｉＣ）やＧｅ系の非晶質半導体や、例えば、酸化シリコンなどの非晶質絶縁体を用いることができる。
【００２１】
これにより、チャネル保護層１６０と微結晶シリコン層１４０との密着性が向上し、チャネル保護層１６０の剥離を防止でき、歩留まり（生産性）や性能、信頼性が向上する。また、チャネル保護層１６０をパターニングする際のエッチャントの微結晶シリコン層１４０へのしみ込みを防止でき、ゲート絶縁膜１２０の損傷や微結晶層の剥がれが防止でき、また、微結晶シリコン層１４０が粒界から酸化すことによるコンタクト不良を防止でき、歩留まり（生産性）や性能、信頼性が向上する。
【００２２】
このように、本実施形態に係る薄膜トランジスタ１０によって、高移動度、高信頼性、高生産性のチャネル保護層型薄膜トランジスタが提供できる。
【００２３】
なお、後述するように、透光性の基板１０５を用い、裏面露光法によって、ゲート電極１１０に対してチャネル保護層１６０を自己整合的に形成する場合は、活性層となる微結晶シリコン層１４０とその上に設けられる密着性向上層１５０の合計の層厚は、１００ｎｍ以下が望ましい。また既に述べたように、微結晶シリコン層１４０の層厚が２５ｎｍ〜６０ｎｍであることを考慮すると、密着性向上層１５０の層厚は、１０ｎｍ〜７５ｎｍが好ましく、１０〜５０ｎｍがより好ましい。
【００２４】
また、図１に例示したように、一般的に、チャネル保護層１６０の基板垂直方向から見たときの外形は、微結晶シリコン層１４０の外形より小さい。本実施形態に係る薄膜トランジスタ１０においては、密着性向上層１５０は、チャネル保護層１６０と微結晶シリコン層１４０の間に設けられれば良いので、図１に例示したように、密着性向上層１５０の基板垂直方向から見た時の平面形状は、チャネル保護層１６０の基板垂直方向から見た時の平面形状と実質的に同じとすることができる。  
ただし、これに限らず、密着性向上層１５０の基板垂直方向から見た時の平面形状は、チャネル保護層１６０の基板垂直方向から見た時の平面形状より大きくしても良い。
【００２５】
（第１の比較例）
図２は、第１の比較例の薄膜トランジスタの構造を例示する模式的断面図である。  
図２に表したように、第１の比較例の薄膜トランジスタ９０は、本実施形態に係る薄膜トランジスタ１０に対して、密着性向上層が設けられていない。すなわち、微結晶シリコン層１４０とチャネル保護層１６０を有するチャネル保護層型薄膜トランジスタである。そして、チャネル保護層１６０には、窒化シリコンが用いられている。  
この場合、チャネル保護層１６０と微結晶シリコン層１４０との密着性が低く、チャネル保護層１６０が剥がれ、歩留まりや性能、信頼性に悪影響を与える。
【００２６】
微結晶シリコンは、非晶質（アモルファス）シリコンに比べて、他の表面（この場合はチャネル保護層１６０）に対する密着性が低い。これは、微結晶シリコンの場合、結晶成長する際に、結晶の粒界に応力が働き、また、他の表面に存在する微視的な凹凸形状と微結晶シリコンの結晶粒界との形状が一致せず、不整合が生じると考えられ、その結果、他の表面との密着性を低下させると推測される。特に水素を含む微結晶シリコンの場合、ダングリングボンドが水素で終端される。さらにチャネル保護層がプラズマＣＶＤ法等で成膜された比較的低温のシリコン窒化膜の場合、アモルファスシリコンと同様に膜中、膜表面に水素を多量に含み界面のダングリングボンドが水素で終端されることにより、化学的な親和力によって密着性が向上される効果も期待できないため、特に密着力が低下する。このため、本比較例の場合、チャネル保護層１６０が剥がれやすい。
【００２７】
また、本比較例の場合、チャネル保護層１６０をパターニングする際のエッチャントが、微結晶シリコン層１４０の粒界を経てゲート絶縁膜１２０を傷つけ、また、さらには、チャネル保護層１６０をエッチングした後に露出する微結晶シリコン層１４０が、粒界から酸化し、コンタクト不良を起こし、歩留まりや性能、信頼性に悪影響を与える。  
例えば、チャネル保護層１６０をエッチングする際に、希フッ酸を主とするウエットエッチング手法を用いた場合、活性層にアモルファスシリコンを用いた薄膜トランジスタでは、アモルファスシリコンがエッチングストッパーとなり、上記の問題は発生しない。しかし、本比較例の薄膜トランジスタ９０のように、活性層として微結晶シリコン層１４０を用いた場合は、結晶粒界からのエッチャントのしみ込みによるゲート絶縁膜１２０への損傷が生じ、ゲート−ソース・ドレイン間のショートが発生したり、露出した微結晶シリコン層の剥がれが生じたりし、歩留まりが低下する。
【００２８】
これに対し、本実施形態に係る薄膜トランジスタ１０は、非晶質からなる密着性向上層１５０を用いているので、他表面に存在する微視的な凹凸と非晶質からなる密着性向上層との界面は高度に一致し、不整合が生じないと考えられる。これにより、密着力が向上し、また、チャネル保護層１６０をパターニングする際のエッチャントの微結晶シリコン層１４０へのとしみ込みを防止でき、ゲート絶縁膜１２０の損傷や、微結晶シリコン層１４０が粒界から酸化すことによるコンタクト不良を防止でき、生産性や性能、信頼性が向上する。
【００２９】
（第２の比較例）
図３は、第２の比較例の薄膜トランジスタの構造を例示する模式的断面図である。  
図３に表したように、第２の比較例の薄膜トランジスタ９１は、図１に例示した本実施形態に係る薄膜トランジスタ１０に対して、チャネル保護層が設けられていない。すなわち、微結晶シリコン層１４０を有するバックチャネルカット型薄膜トランジスタである。そして、微結晶シリコン層１４０の上には、アモルファスシリコン層１４５が設けられている。
【００３０】
なお、本比較例の薄膜トランジスタ９１では、コンタクト層１７０、ソース電極１８１及びドレイン電極１８０の形成工程によるアモルファスシリコン層１４５の損傷の影響を低減するために、アモルファスシリコン層１４５の層厚は、例えば、１００ｎｍと、本実施形態に係る薄膜トランジスタ１０における密着性向上層１５０の層厚である５０ｎｍより厚く設定されている。
【００３１】
なお、特許文献１では、図３に例示した第２の比較例の薄膜トランジスタ９１と類似の構造の薄膜トランジスタが開示されている。そして、コンタクト層１７０とアモルファスシリコン層１４５とが接合し、アモルファスシリコン層１４５と微結晶シリコン層１４０とが接合することにより、バンドギャップの不整合を低減し、欠陥を介したトンネリング伝導によるリーク電流を減少させるとしている。
【００３２】
しかしながら、特許文献１の薄膜トランジスタや本比較例の薄膜トランジスタ９１は、チャネル保護層を有していないため、バックチャネル側の半導体層（この場合は、アモルファスシリコン層１４５）の表面が、製造プロセス中に損傷を受け、バックチャネルの界面準位に起因するリークや特性変動が生じるなど、性能及び信頼性が低い。
【００３３】
これに対し、本実施形態に係る薄膜トランジスタ１０は、チャネル保護層１６０を有しており、また、チャネル保護層１６０の微結晶シリコン層１４０への密着性を、密着性向上層１５０によって向上させることができ、高移動度、高信頼性、高生産性のチャネル保護層型薄膜トランジスタが提供できる。
【００３４】
（第２の実施の形態）
図４は、本発明の第２の実施形態に係る薄膜トランジスタの構造を例示する模式的断面図である。  
図４に表したように、本発明の第２の実施形態に係る薄膜トランジスタ２０では、図１に例示した薄膜トランジスタ１０に対して、密着性向上層１５０の形状が異なっている。
【００３５】
すなわち、図１に例示した薄膜トランジスタ１０では、密着性向上層１５０の基板垂直方向から見た時の平面形状は、チャネル保護層１６０の基板垂直方向から見た時の平面形状と実質的に同じであったが、図４に例示する薄膜トランジスタ２０では、密着性向上層１５０の基板垂直方向から見た時の平面形状は、微結晶シリコン層１４０の基板垂直方向から見た時の平面形状と実質的に同じとされている。この密着性向上層１５０の形状以外は、薄膜トランジスタ１０と同様とすることができるので説明を省略する。  
このような構造の薄膜トランジスタ２０も、高移動度、高信頼性、高生産性のチャネル保護層型薄膜トランジスタが提供できる。
【００３６】
図５は、本発明の第２の実施形態に係る別の薄膜トランジスタの構造を例示する模式的断面図である。  
図５に表したように、本発明の第２の実施形態に係る別の薄膜トランジスタ２１では、図４に例示した薄膜トランジスタ２０に対して、ゲート絶縁膜１２０の構造が異なっている。  
すなわち、図４に例示した薄膜トランジスタ２０では、ゲート絶縁膜１２０は、酸化シリコンからなる単層膜であったが、図５に例示した薄膜トランジスタ２１では、ゲート絶縁膜１２０は、下側ゲート絶縁膜（例えば酸化シリコン膜）１２１と上側ゲート絶縁膜（例えば窒化シリコン膜）１３０とが積層された積層構造を有している。このゲート絶縁膜１２０以外は、薄膜トランジスタ２０と同様とすることができるので説明を省略する。  
このような構造の薄膜トランジスタ２１も、高移動度、高信頼性、高生産性のチャネル保護層型薄膜トランジスタが提供できる。  
また、薄膜トランジスタ２１は、ゲート絶縁膜１２０が積層構造とされているため、ゲート絶縁膜１２０が単層の薄膜トランジスタ２０や薄膜トランジスタ１０に比べ、さらに電気特性が安定し、高性能で高信頼性の薄膜トランジスタを提供することができる。
【００３７】
なお、図４及び図５に例示した薄膜トランジスタ２０、２１のように、密着性向上層１５０の基板垂直方向から見た時の平面形状が、微結晶シリコン層１４０の基板垂直方向から見た時の平面形状と実質的に同じ場合は、密着性向上層１５０と微結晶シリコン層１４０の形状加工を同時に実施することが可能であり、生産性がさらに向上する利点がある。
【００３８】
（第３の実施の形態）
第３の実施の形態は、上記の薄膜トランジスタを用いたアクティブマトリクス型表示装置である。以下、一例として、図５に例示した薄膜トランジスタ２１を採用したアクティブマトリクス型液晶表示装置について説明する。
【００３９】
図６は、本発明の第３の実施形態に係るアクティブマトリクス型表示装置の要部の構成構造を例示する模式図である。  
すなわち、図６（ａ）は、本発明の第３の実施形態に係るアクティブマトリクス型表示装置３０の要部である、１つの画素の構成を例示する模式的平面図であり、図６（ｂ）は、図６（ａ）のＡ−Ａ線断面図である。なお、図６（ｂ）は、図６（ａ）より拡大して図示しされている。  
図６に表したように、本発明の第３の実施形態に係るアクティブマトリクス型表示装置３０は、マトリクス状に配置された上記の薄膜トランジスタ２１を備えており、図６はそのうちの１つの要素の部分を例示している。  
そして、アクティブマトリクス型表示装置３０は、薄膜トランジスタ２１のゲート電極１１０に接続された走査線２１０と、薄膜トランジスタ２１のソース電極１８１に接続された信号線２２０と、薄膜トランジスタ２１のドレイン電極１８０に接続された画素電極１９０と、画素電極１９０に与えられる電気信号によって、光学特性が変化する光学素子（この場合は液晶層）と、を備える。
【００４０】
なお、液晶層は、画素電極１９０と対向して設けられた対向電極（図示しない）と、画素電極１９０との間に設けられる。  
また、上記において、ソース電極１８１とドレイン電極１８０とは互いに入れ替えても良い。  
また、図６に例示したアクティブマトリクス型表示装置３０は、走査線２１０に対して平行に設けられた補助容量線２３０と補助容量電極２４０をさらに有している。
【００４１】
なお、上記において、光学素子は、液晶層に限らず、例えば有機ＥＬ層のように電気信号によって発光するものでも良い。すなわち、光学素子は、電気信号によって、光学特性が変化する、及び、発光する、の少なくともいずれかを行う。
【００４２】
図７は、本発明の第３の実施形態に係るアクティブマトリクス型表示装置の等価回路を例示する回路図である。  
図７に表したように、本発明の第３の実施形態に係るアクティブマトリクス型表示装置３０の１つの要素においては、光学素子３００となる液晶層３０１は、画素電極１９０と対向電極３１０とに挟まれた電気的負荷であり、それが、補助容量電極２４０で形成される補助容量Ｃｓと並列に接続される。そして、これらは、薄膜トランジスタ２１を介して信号線２２０と接続され、走査線２１０によって薄膜トランジスタ２１のゲート電極１１０を、順次オン・オフし、所望の電荷を液晶層３０１に書き込み、アクティブマトリクス型表示装置３０は表示を行う。
【００４３】
（実施例）
本実施形態に係るアクティブマトリクス型表示装置３０の１つの実施例として、その製造方法を説明する。  
図８は、本発明の実施例に係るアクティブマトリクス型表示装置の要部の製造方法を例示する工程順模式的断面図である。  
図９は、図８に続く工程順模式的断面図である。  
これらの図中、左側は薄膜トランジスタの部分の領域を例示し、右側は走査線パッド部２１２の領域を例示している。
【００４４】
図８（ａ）に表したように、まず、ガラスからなる基板１０５の上に、下地層１０６としてＳｉＯ２を成膜した後、走査線２１０とゲート電極１１０となるＭｏＷ膜を形成した後、パターニングし、ゲート電極１１０及び走査線パッド部２１２を形成した。
【００４５】
次に、図８（ｂ）に表したように、ゲート絶縁膜１２０となるＳｉＯｘ膜（下側ゲート絶縁膜１２１）とＳｉＮｘ膜（上側ゲート絶縁膜１３０）をプラズマＣＶＤ法により成膜し、そして、真空を破らずに連続して、微結晶シリコン層１４０となる微結晶シリコン膜１４１を３０ｎｍの厚みでプラズマＣＶＤ法を用いて成膜し、引き続き、密着性向上層１５０となるアモルファスシリコン膜１５１を２０ｎｍの厚みで成膜し、チャネル保護層１６０となるＳｉＮ膜１６１を２００ｎｍの厚みで成膜した。  
本実施例のように、ＳｉＯｘ膜（下側ゲート絶縁膜１２１）からＳｉＮ膜１６１まで、真空を破らずに連続的に成膜することで、不純物が混入することを避けることができる。
また、上記において、微結晶シリコン膜１４１は、シラン及び水素の混合ガスにより成膜した。この時、シランと水素の流量比は、微結晶シリコン膜１４１となる条件の一例として、シラン＝２に対して水素＝１００の割合とし、投入するＲＦパワー密度は０．６Ｗ／ｃｍ２とした。成膜速度は、約０．２ｎｍ／ｓである。  
一方、アモルファスシリコン膜１５１は、シランと水素の流量比は、シラン＝１５に対して水素＝１００とし、投入するＲＦパワー密度は０．１２Ｗ／ｃｍ２とした。成膜速度は、１ｎｍ／ｓである。
【００４６】
次ぎに、図８（ｃ）に表したように、基板１０５の表面１０２の上へのレジスト形成と、基板１０５の裏面１０１からの紫外線照射とによる裏面露光法を利用したフォトリソグラフィーと、希フッ酸を主とするウエットエッチングにより、ＳｉＮ膜１６１を加工して、ゲート電極１１０に対して自己整合的にチャネル保護層１６０を形成した。  
この際、裏面１０１からの紫外線照射を利用するためには、生産性を考えると、微結晶シリコン膜１４１とアモルファスシリコン膜１５１との合計の膜厚は１００ｎｍ以下が望ましい。  
また、ゲート電極１１０に正の電位を印加した場合にチャネルが形成される領域は、せいぜい３０ｎｍ程度であるので、成膜速度の遅い微結晶シリコン膜１４１の厚さは、２５０〜６０ｎｍとするのが好ましい。そして、アモルファスシリコン膜１５１の厚さは、１０〜７５ｎｍが好ましく、さらに１０〜５０ｎｍがより好ましい。
【００４７】
次に、図８（ｄ）に表したように、コンタクト層１７０となるｎ＋シリコン膜１７１を全面に形成した。  
なお、チャネル保護層１６０のパターニング後、ｎ＋シリコン膜１７１を形成するまでの間、アモルファスシリコン膜１５１は、微結晶シリコン膜１４１が大気にさらされて、粒界が酸化されるのを防ぐ。
【００４８】
次に、図９（ａ）に表したように、ｎ＋シリコン膜１７１、アモルファスシリコン膜１５１及び微結晶シリコン膜１４１を所定の形状にパターニングして、コンタクト層１７０、密着性向上層１５０及び微結晶シリコン層１４０を形成した。
【００４９】
次に、図９（ｂ）に表したように、ＩＴＯ（Indium-Tin-Oxide）からなる透明電極膜を全面に４０ｎｍスパッタ成膜し、その後所定の形状にパターニングして、画素電極１９０を形成した。
【００５０】
次に、図９（ｃ）に表したように、走査線２１０の周辺回路との接続パッド用に、走査線パッド部２１２の上の絶縁膜（下側ゲート絶縁膜１２１、上側ゲート絶縁膜１３０）を除去した。
【００５１】
そして、図９（ｄ）に表したように、信号線２２０、ソース電極１８１及びドレイン電極１８０となる、厚さ５０ｎｍのＭｏ、厚さ３００ｎｍのＡｌ、及び、厚さ５０ｎｍのＭｏをスパッタ成膜し、所定の形状にパターニングして、信号線２２０、ソース電極１８１、ドレイン電極１８０、及び、走査線パッド部２１２の導電部２１３を形成した。
【００５２】
この後、保護膜として、ＳｉＮを２００ｎｍの厚さでプラズマＣＶＤにより成膜し、電極取り出し用のパッドや画素電極の上の保護膜を除去し、その後、対向電極を有する対向基板と組み合わせ、その間に液晶を封入し、偏光板等の光学素子、周辺回路及びバックライトを組み込み、図６に例示したアクティブマトリクス型表示装置３０を作製した。
【００５３】
このようにして作製したアクティブマトリクス型表示装置３０の薄膜トランジスタ２１は、密着性向上層１５０を用いない、例えば、図２に例示した薄膜トランジスタ９０に比べ、点欠陥の起こる確率が低い。この要因は、微結晶シリコン層１４０とチャネル保護層１６０との密着性不足による薄膜トランジスタの特性不良が低減されたことであり、また、補助容量電極２４０のショートによる点欠陥が減少することである。そして、チャネル保護層１６０であるＳｉＮ膜をエッチングする際の、エッチャントのしみ込みによる補助容量電極２４０用の絶縁膜へのアタックが減少したためと考えられる。
【００５４】
また、このように作製した薄膜トランジスタ２１は、密着性向上層１５０を用いない、例えば、図２に例示した薄膜トランジスタ９０に比べ、薄膜トランジスタの電界移動度が高いことがわかった。この原因は明らかではないが、薄い活性層を用いた場合、ゲート電極１１０との界面のみでなく、バックゲート界面の状態も薄膜トランジスタの電気特性に影響を与えると考えられ、微結晶シリコン層１４０とチャネル保護層１６０との界面（例えば第１の比較例）よりも、密着性向上層１５０とチャネル保護層１６０との界面（本実施例）の方が、界面の状態が良好であるためと推測される。
【００５５】
以上、本実施形態の薄膜トランジスタをアクティブマトリクス型液晶表示装置に適応した場合の例を説明したが、本発明はこれに限らず、例えばアクティブマトリクス型有機ＥＬ（Electro Luminescence）表示装置に適用することもできる。  
図１０は、本発明の第３の実施形態に係る別のアクティブマトリクス型表示装置の等価回路を例示する回路図である。  
図１０（ａ）は、アクティブマトリクス型有機ＥＬ表示装置の等価回路の一例であり、図１０（ｂ）は、別のアクティブマトリクス型有機ＥＬ表示装置の等価回路の一例である。  
図１０（ａ）に表したように、本実施形態に係るアクティブマトリクス型有機ＥＬ表示装置６０は、画素選択用の第１トランジスタＴｒ１と、電源線３２０に接続され、有機ＥＬ３０２を駆動する画素駆動用のトランジスタＤＴｒを備えている。これら第１トランジスタＴｒ１と画素駆動用のトランジスタＤＴｒに上記の実施形態に係る薄膜トランジスタを使用できる。  
また、図１０（ｂ）に表したように、本実施形態に係る別のアクティブマトリクス型有機ＥＬ表示装置６１は、画素選択用の第１〜第４トランジスタＴｒ１〜Ｔｒ４と、画素駆動用のトランジスタＤＴｒを備えている。第２トランジスタＴｒ２のゲートは、ｎ番目の走査線２１０ｎに接続され、第１トランジスタＴｒ１及び第４トランジスタＴｒ４のゲートは、（ｎ−１）番目の走査線２１０ｎ−１に接続されている。これら第１〜第４トランジスタＴｒ１〜Ｔｒ４及び画素駆動用のトランジスタＤＴｒに、上記の実施形態に係る薄膜トランジスタを使用できる。  
これらのアクティブマトリクス型有機ＥＬ表示装置６０、６１は、本発明の実施形態に係る薄膜トランジスタを使用しているので、高移動度、高信頼性、高生産性のチャネル保護層型薄膜トランジスタを用いることにより、高表示性能、高信頼性、高生産性のアクティブマトリクス型表示装置を提供できる。  
特に、ＤＴｒやＴｒ３は、ほとんどの駆動時間中、ゲートに正の電位がかかるため、ＴＦＴとして高信頼性が要求される。
【００５６】
なお上記の各実施形態において、ゲート電極１１０の材料や、信号線２２０の材料などは、適時変更して使用できる。また、微結晶シリコン層１４０と接するゲート絶縁膜１２０は、ＳｉＯ２でも良く、また、ゲート絶縁膜１２０と微結晶シリコン層１４０との間に、非常に薄い（５ｎｍ以下）のアモルファスシリコンが挿入されていても良い。
【００５７】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、薄膜トランジスタ及びアクティブマトリクス型表示装置を構成する各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。  
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。  
その他、本発明の実施の形態として上述した薄膜トランジスタ及びアクティブマトリクス型表示装置を基にして、当業者が適宜設計変更して実施し得る全ての薄膜トランジスタ及びアクティブマトリクス型表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。  
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１の実施形態に係る薄膜トランジスタの構造を例示する模式的断面図である。
【図２】第１の比較例の薄膜トランジスタの構造を例示する模式的断面図である。
【図３】第２の比較例の薄膜トランジスタの構造を例示する模式的断面図である。
【図４】本発明の第２の実施形態に係る薄膜トランジスタの構造を例示する模式的断面図である。
【図５】本発明の第２の実施形態に係る別の薄膜トランジスタの構造を例示する模式的断面図である。
【図６】本発明の第３の実施形態に係るアクティブマトリクス型表示装置の要部の構成構造を例示する模式図である。
【図７】本発明の第３の実施形態に係るアクティブマトリクス型表示装置の等価回路を例示する回路図である。
【図８】本発明の実施例に係るアクティブマトリクス型表示装置の要部の製造方法を例示する工程順模式的断面図である。
【図９】図８に続く工程順模式的断面図である。
【図１０】本発明の第３の実施形態に係る別のアクティブマトリクス型表示装置の等価回路を例示する回路図である。
【符号の説明】
【００５９】
１０、２０、２１、９０、９１  薄膜トランジスタ
３０、６０、６１  アクティブマトリクス型表示装置
１０１  裏面
１０２  表面
１０５  基板
１０６  下地層
１１０  ゲート電極
１２０  ゲート絶縁膜
１２１  下側ゲート絶縁膜
１３０  上側ゲート絶縁膜
１４０  微結晶シリコン層
１４１  非結晶シリコン膜
１４５、１５１  アモルファスシリコン膜
１５０  密着性向上層
１６０  チャネル保護層
１６１  ＳｉＮ膜
１７０  コンタクト層
１７１  ｎ＋シリコン膜
１８０  ドレイン電極
１８１  ソース電極
１９０  画素電極
２１０、２１０ｎ、２１０ｎ−１  走査線
２１２  走査線パッド部
２１３  導電部
２２０  信号線
２３０  補助容量線
２４０  補助容量電極
３００  光学素子
３０１  液晶層
３０２  有機ＥＬ層
３１０  対向電極
３２０  電源線  
【図１】
2009231641.tif 000003
【図２】
2009231641.tif 000004
【図３】
2009231641.tif 000005
【図４】
2009231641.tif 000006
【図５】
2009231641.tif 000007
【図６】
2009231641.tif 000008
【図７】
2009231641.tif 000009
【図８】
2009231641.tif 000010
【図９】
2009231641.tif 000011
【図１０】
2009231641.tif 000012