(57)【要約】【課題】出力電圧制御を高精度に行う簡素で低価格な高圧発生装置を提供する。【解決手段】昇圧トランス２２８の入力端に、所要の振幅およびデューティのパルス電圧を供給する駆動手段と、昇圧トランスの出力端に接続された、整流素子とコンデンサの直列回路と、昇圧トランスの出力端と前記コンデンサの共通接続点に一端が接続された第一の抵抗回路と、整流素子とコンデンサの共通接続点に一端が接続された第二の抵抗回路と、昇圧トランスの出力端と整流素子の共通接続点に接続された第一の出力端と、第一の抵抗回路の他端および前記第二の抵抗回路の他端に接続された第二の出力端と、コンデンサ２３０の両端間の電圧に応じて駆動手段におけるパルス電圧の振幅を制御し、第一の出力端と第二の出力端間に発生する交流電圧を制御する第一の制御手段と、を備えた高圧発生装置。【選択図】図２
2009230691.tif 000002
【特許請求の範囲】
【請求項１】
昇圧トランスと、
前記昇圧トランスの入力端に、所要の振幅およびデューティのパルス電圧を供給する駆動手段と、
前記昇圧トランスの出力端に接続された、整流素子とコンデンサの直列回路と、
前記昇圧トランスの出力端と前記コンデンサの共通接続点に一端が接続された第一の抵抗回路と、
前記整流素子とコンデンサの共通接続点に一端が接続された第二の抵抗回路と、
前記昇圧トランスの出力端と前記整流素子の共通接続点に接続された第一の出力端と、
前記第一の抵抗回路の他端および前記第二の抵抗回路の他端に接続された第二の出力端と、
前記コンデンサの両端間の電圧に応じて前記駆動手段におけるパルス電圧の振幅を制御し、前記第一の出力端と前記第二の出力端間に発生する交流電圧を制御する第一の制御手段と、
を備えたことを特徴とする高圧発生装置。
【請求項２】
請求項１に記載の高圧発生装置において、
前記第二の抵抗回路の抵抗値を変更し、前記第一の出力端と前記第二の出力端間に発生する直流電圧を制御する第二の制御手段を備えたことを特徴とする高圧発生装置。
【請求項３】
請求項１に記載の高圧発生装置において、
前記駆動手段におけるデューティを変更し、前記第一の出力端と前記第二の出力端間に発生する直流電圧を制御する第三の制御手段を備えたことを特徴とする高圧発生装置。
【請求項４】
請求項１ないし３のいずれかに記載の高圧発生装置において、
前記コンデンサの両端間の電圧を取り出し前記駆動手段へフィードバックする差動増幅回路を備え、前記第一の抵抗回路および前記第二の抵抗回路の少なくとも１つの抵抗を、前記差動増幅回路の抵抗としたことを特徴とする高圧発生装置。
【請求項５】
感光ドラムを備え、
請求項１ないし４のいずれかに記載の高圧発生装置を、前記感光ドラムを一様に帯電させるための電圧を発生する帯電電圧発生回路、前記感光ドラム上に形成された静電潜像にトナーを付着させ現像させるための電圧を発生する現像電圧発生回路の少なくとも１つに用いたことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子写真方式を利用した画像形成装置に好適な高圧発生装置に関し、特にその構成の簡素化に関するものである。
【背景技術】
【０００２】
従来、電子写真方式の画像形成装置は、感光ドラムを一様に帯電させるための電圧を発生する帯電電圧発生回路や、感光ドラム上に形成された静電潜像にトナーを現像させ可視化するための電圧を発生する現像電圧発生回路等の高圧発生装置を備えている。
【０００３】
これら高圧発生装置は、ＤＣ電圧にＡＣ電圧を重畳した高電圧を発生させるために複雑な回路構成となっており高価である。そこで、例えば特許文献１では、ＡＣ電圧を生成する昇圧トランスの出力をダイオードとコンデンサにより整流し、それを抵抗によって分圧してＤＣ電圧を生成することで、ＤＣ電圧発生用の昇圧トランスを削除し、回路構成の簡素化およびコストダウンを図っている。
【０００４】
図５は、前記特許文献１の提案を発展させた高圧発生装置の一例であり、ＡＣ電圧、ＤＣ電圧の出力値がそれぞれ一定となるようフィードバック制御を行うことで、高精度な出力電圧制御が可能な構成になっている。
／ＡＣＤ端子は不図示のＣＰＵから高圧発生装置の駆動、停止を指示する信号が入力される。／ＡＣＤ端子がＨｉｇｈレベルの場合、トランジスタ２０２がＯＮするとオペアンプ２０７によりトランジスタ２１２がＯＦＦされ、昇圧トランス２２８への電圧供給が遮断されて高圧発生装置の動作は停止する。／ＡＣＤ端子がＬｏｗレベルになると、トランジスタ２０２はＯＦＦする。このため高圧発生装置は動作を開始し、後述するフィードバック制御によって出力のＯＵＴ端子に発生するＡＣ電圧値（ＡＣバイアス）が一定となるように昇圧トランス２２８への入力電圧Ｖｉｎを変化させる。
ＡＣＣＬＫ端子にはＡＣバイアスを発生させるためのパルス信号（ＡＣＣＬＫ信号）が不図示のＣＰＵから入力される。例えば周波数２ＫＨｚ、デューティ５０％固定の方形波が入力される。ＡＣＣＬＫ信号はトランジスタ２１６とトランジスタ２１７からなるプッシュ／プル回路によりｐｐ値Ｖｉｎのパルス信号に増幅され、さらに昇圧トランス２２８により高電圧のパルス電圧（ＡＣバイアス）に昇圧される。昇圧トランス２２８の２次側に発生するＡＣバイアスはトランスの巻線比に応じて出力ｐｐ値Ｖｐｐにまで昇圧される。Ｖｐｐは例えば１．５ＫＶｐｐになる。
【０００５】
昇圧トランス２２８のＡＣ出力電圧Ｖｐｐはダイオード２２９およびコンデンサ２３０からなる整流回路によって整流され、コンデンサ２３０に整流蓄積された電圧を分圧することでＤＣ電圧（ＤＣバイアス）が生成される。図中コンデンサ２３０の左端の電圧値をＤＣバイアス値Ｖｄｃとすると、高圧発生装置の出力端子ＯＵＴには、ＤＣバイアスＶｄｃを中心値としてｐｐ値ＶｐｐのＡＣバイアスが重畳された高電圧が出力される。この出力電圧が帯電ローラや現像スリーブへ供給される。
【０００６】
次に、ＡＣバイアスのフィードバック制御について説明する。ここでは、ＡＣバイアスをある固定値で一定に制御する場合について説明する。出力端子ＯＵＴに発生する出力電圧のＤＣ成分はコンデンサ５０１によって取り除かれ、ＡＣ成分がダイオード５０２とダイオード５０３によって整流される。片側整流されたＡＣ成分の電流は抵抗５０４とコンデンサ５０５により電圧変換およびピークホールドされる。この電圧値は出力のＡＣバイアスのｐｐ値に比例するので、これをフィードバックしてオペアンプ２０７の−端子に接続する。オペアンプ２０７は抵抗２０３と抵抗２０４とで分圧された所定電圧と、出力ＡＣバイアスがフィーバックされた−端子とが同電位になるようにトランジスタ２１２を制御して昇圧トランス２２８への入力電圧Ｖｉｎを調整する。これにより、出力ＡＣバイアス値のＶｐｐがある固定値で一定になるよう制御される。
【０００７】
次にＤＣバイアスの制御について説明する。ここでは、ＤＣバイアスは数段階の設定値があり、それぞれ画像形成装置のプリント条件に応じてその中の一つの設定値が選択され、その値で一定に制御される場合について説明する。前記のように、ＡＣバイアスをダイオード２２９およびコンデンサ２３０によって整流することでＤＣバイアスを生成している。コンデンサ２３０の両端にかかる電圧Ｖｃは昇圧トランス２２８の出力電圧ＶｐｐをＡＣＣＬＫ信号のデューティ（Ｄｕｔｙ［％］）倍したものになるので、
Ｖｃ＝Ｖｐｐ×Ｄｕｔｙ／１００  ・・・・・式（１）
となり、Ｖｐｐ一定、Ｄｕｔｙ固定であるのでＶｃも一定値となる。また、コンデンサ２３０の両端にはコンデンサ２３０に蓄積された電荷を放電するため抵抗２３５と抵抗２３６が接続される。ＤＣバイアスはコンデンサ２３０両端にかかる電圧とコンデンサ２３０に接続される抵抗の分圧比により決まる。コンデンサ２３０の左端とＧＮＤ間の抵抗成分の合計値をＲｌ、コンデンサ２３０の右端とＧＮＤ間の抵抗成分の合計値をＲｒとすると、コンデンサ２３０の左端の電圧であるＤＣバイアス値Ｖｄｃは、
Ｖｄｃ＝Ｖｃ×Ｒｌ／（Ｒｌ＋Ｒｒ）  ・・・・・式（２）
で表される。ここで、Ｒｌは抵抗２３５が支配的であり、ほぼ固定値となる。一方、Ｒｒは抵抗２３６とトランジスタ２３７との合成抵抗により決まる。つまり、トランジスタ２３７に流れる電流を制御することで合成抵抗Ｒｒの値を調整することができる。これにより、ＤＣバイアスＶｄｃの制御が可能となる。
【０００８】
トランジスタ２３７の制御はＤＣＣＮＴ信号により行う。ＤＣＣＮＴ信号は周波数固定のＰＷＭ信号である。ＤＣＣＮＴ信号のＰＷＭデューティに比例した電圧値とＤＣバイアスＶｄｃとの分圧値が一定となるようにオペアンプ２５７がトランジスタ２３７に流れる電流を制御する。ＣＰＵ内には予めＤＣＣＮＴ信号のＰＷＭデューティとＤＣバイアスＶｄｃとの関係が記憶されており、ＤＣバイアス値を決めればＤＣＣＮＴ信号のＰＷＭデューティが一意に決定し、それをＣＰＵから出力することでＤＣバイアスＶｄｃが一定になるよう制御される。
【特許文献１】特開平１１−１８４２２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら前記従来例では、ＡＣバイアスのフィードバックを行うためにコンデンサ５０１、ダイオード５０２、５０３に高耐圧の部品を使用する必要があり、コストアップの要因となってしまう。
【００１０】
本発明は、このような状況のもとでなされたもので、出力電圧制御を高精度に行う、簡素で低価格な高圧発生装置、およびこの高圧発生装置を備えた画像形成装置を提供することを課題とするものである。
【課題を解決するための手段】
【００１１】
前記課題を解決するため、本発明では、高圧発生装置と画像形成装置を次の（１）、（２）のとおりに構成する。
【００１２】
（１）昇圧トランスと、
前記昇圧トランスの入力端に、所要の振幅およびデューティのパルス電圧を供給する駆動手段と、
前記昇圧トランスの出力端に接続された、整流素子とコンデンサの直列回路と、
前記昇圧トランスの出力端と前記コンデンサの共通接続点に一端が接続された第一の抵抗回路と、
前記整流素子とコンデンサの共通接続点に一端が接続された第二の抵抗回路と、
前記昇圧トランスの出力端と前記整流素子の共通接続点に接続された第一の出力端と、
前記第一の抵抗回路の他端および前記第二の抵抗回路の他端に接続された第二の出力端と、
前記コンデンサの両端間の電圧に応じて前記駆動手段におけるパルス電圧の振幅を制御し、前記第一の出力端と前記第二の出力端間に発生する交流電圧を制御する第一の制御手段と、
を備えた高圧発生装置。
【００１３】
（２）感光ドラムを備え、
請求項１ないし４のいずれかに記載の高圧発生装置を、前記感光ドラムを一様に帯電させるための電圧を発生する帯電電圧発生回路、前記感光ドラム上に形成された静電潜像にトナーを付着させ現像させるための電圧を発生する現像電圧発生回路の少なくとも１つに用いた画像形成装置。
【発明の効果】
【００１４】
本発明によれば、簡素で低価格な高圧発生装置および画像形成装置を提供することができる。
【００１５】
詳しくは、請求項１に係る発明によれば、出力電圧の検出のために、高耐圧で高価な部品を使用する必要がなく、コストダウンを図ることができる。
請求項２または３に係る発明によれば、簡素な回路構成で出力の直流成分を制御することができる。
請求項４に係る発明によれば、ＤＣバイアス生成のための抵抗を差動増幅回路の抵抗としても共用することで、回路構成の簡素化とコストダウンを図ることができる。
請求項５に係る発明によれば、安価な構成の高圧発生装置を備えることで画像形成装置のコストダウンを図ることができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を実施するための最良の形態を、実施例により詳しく説明する。
【実施例１】
【００１７】
図１は、実施例１である“画像形成装置”の構成を示す断面図である。本実施例は、プリンタの例である。
図１において、給紙カセット１０１に積載された記録紙はピックアップローラ１０２によって１枚だけ給紙カセット１０１から送出され、給紙ローラ１０３、搬送ローラ１０４によってレジストローラ１０５に向けて搬送される。さらに記録紙は、レジストローラ１０５によって所定のタイミングでプロセスカートリッジ１０６へ搬送される。プロセスカートリッジ１０６は、帯電手段、現像手段、クリーニング手段、および電子写真感光体である感光ドラム１１４で一体的に構成されており、下記のように電子写真プロセスの一連の処理によって未定着トナー像が記録紙上に形成される。
【００１８】
帯電手段は、帯電電圧発生回路により帯電ローラ１０７へ高圧を供給し、感光ドラム１１４表面を一様に帯電させる。像露光手段であるスキャナユニット１０８は、レーザダイオード１０９から画像信号に基づいてレーザ光が出射され、回転するポリゴンミラー１１０および反射ミラー１１１によって感光ドラム１１４表面を主走査方向に走査する。また、感光ドラム１１４の回転により副走査方向にスキャンして、感光ドラム１１４の表面上に２次元の潜像を形成する。現像手段は、現像剤であるトナーを収容する現像容器１１２を備え、現像容器１１２の開口部で感光ドラム１１４に対向した位置に現像スリーブ１１３が配置されている。現像スリーブ１１３には現像電圧発生手段から所定の現像電圧が印加され、現像スリーブ１１３から感光ドラム１１４へトナーを移動、付着させ、感光ドラム１１４上の潜像を現像してトナー像として可視化する。転写手段は転写ローラ１１５にトナーと逆極性の高圧を転写電圧発生手段により印加することで、感光ドラム１１４上のトナー像を記録紙へと転写する。転写されず感光ドラム１１４上に残ったトナーはクリーニングブレード１１６により廃トナー容器１１７に回収され、表面をクリーニングされた感光ドラム１１４は再び次の画像形成プロセスに入る。
【００１９】
続いて、トナー像が転写された記録紙は定着装置１１８に搬送される。定着装置１１８は加熱手段であるセラミックヒータ１１９を内蔵する定着フィルム１２０と、定着フィルム１２０を挟んでセラミックヒータ１１９と圧接している加圧ローラ１２１が設けられる。これら定着フィルム１２０、加圧ローラ１２１とのニップを通過することにより記録紙は加熱加圧処理され、記録紙上の未定着トナー像が記録紙に定着される。記録紙はさらに定着排紙ローラ１２２、排紙ローラ１２３によってプリンタ本体外に排出され、一枚のプリント動作を終了する。これら一連のプリント動作は不図示のＣＰＵにより制御されている。
帯電電圧発生手段や現像電圧発生手段はＤＣバイアスにＡＣバイアスを重畳した高電圧を発生させる。
【００２０】
図２に本実施例における高電圧発生回路の回路構成を示す。図中、前記従来例と同様の箇所は同じ番号を付し、その説明は省略する。
本実施例における回路の特徴は、ＡＣバイアスのフィードバックを出力端子からではなく、ＤＣバイアス（請求項の直流電圧に相当）生成のための整流用コンデンサ両端の電圧からフィードバックすることである。ＡＣバイアスの生成方手法については前記従来例と同様であり説明を省略する。また、ＡＣバイアスからＤＣバイアスを生成する手法も従来例と同様である。昇圧トランス２２８から出力されるＡＣバイアスのｐｐ値をＶｐｐ、ＡＣＣＬＫ信号のデューティをＤｕｔｙ［％］とした場合、コンデンサ２３０の両端電圧Ｖｃは、前記従来例の式（１）と同様に、
Ｖｃ＝Ｖｐｐ×Ｄｕｔｙ／１００  ・・・・・式（３）
となる。ここではデューティを５０％固定であるとすると、
Ｖｃ＝Ｖｐｐ×０．５  ・・・・・式（４）
となる。つまり、ＡＣＣＬＫ信号のデューティが一定であればＶｃはＶｐｐのみに比例し、Ｖｃを検出すればＶｐｐも自動的に判明する。そこで、コンデンサ２３０の両端電圧Ｖｃを差動増幅回路を用いて検出し、それをフィードバックすることでＡＣバイアスの制御を行う。さらに本実施例では部品点数の削減を図るため、差動増幅回路を構成するオペアンプ２６２の−端子に接続される抵抗２３５はＤＣバイアスを生成する抵抗を共通して使用する。一方、コンデンサ２３０の右端には抵抗２３５と同じ抵抗値の抵抗２６０を接続し、抵抗２６３と同じ抵抗値の抵抗２６１との分圧値をオペアンプ２６２の＋端子に入力する。
【００２１】
これらオペアンプ２６２、抵抗２３５、２６３，２６０，２６１により差動増幅回路が構成され、その出力値Ｖｓは、
Ｖｓ＝Ｖｃ×Ｒ２６３／Ｒ２３５  ・・・・・式（５）
で表され、式（４）より、
Ｖｓ＝Ｖｐｐ×０．５×Ｒ２６３／Ｒ２３５  ・・・・・式（６）
となる。Ｒ２３５は抵抗２３５と抵抗２６０の抵抗値、Ｒ２６３は抵抗２６３と抵抗２６１の抵抗値とする。上式（５）、（６）より、この差動増幅回路の出力Ｖｓはコンデンサ２３０の両端電圧Ｖｃと比例する。つまりＡＣバイアスのｐｐ値Ｖｐｐと比例するので、この値Ｖｓをフィードバックし、それが一定となるようにオペアンプ２０７およびトランジスタ２１２によってトランスへの入力電圧Ｖｉｎを変化させる。これにより、ＡＣバイアス値Ｖｐｐを一定に制御することが可能となる。
【００２２】
一方、ＤＣバイアスの制御は、コンデンサ２３０の右端の合成抵抗Ｒｒに差動増幅回路の抵抗２６０と抵抗２６１が加わる以外は前記従来例と同様の手法で制御することができる。
【００２３】
ここで念のため、請求項の用語とこれに相当する実施例の部材等との関係を、請求項の用語に部材等の番号を付す形で示す。昇圧トランス２２８、前記昇圧トランスの入力端３１０、３１１、所要の振幅およびデューティのパルス電圧を供給する駆動手段／ＡＣＤないし２１２、ＡＣＣＬＫないし２１６、２１７。前記昇圧トランスの出力端３１２、３１３、整流素子２２９とコンデンサ２３０の直列回路、前記昇圧トランスの出力端と前記コンデンサの共通接続点３１３、第一の抵抗回路２３５、２５１、２５０、２５６、前記整流素子とコンデンサの共通接続点３１４。第二の抵抗回路２３６、２３７、２６０、２６１、前記昇圧トランスの出力端と前記整流素子の共通接続点３１２、第一の出力端３１５、
前記第一の抵抗回路の他端および前記第二の抵抗回路の他端３１６に接続された第二の出力端３１６。前記コンデンサの両端間の電圧に応じて前記駆動手段におけるパルス電圧の振幅を制御し、前記第一の出力端と前記第二の出力端間に発生する交流電圧を制御する第一の制御手段２６２、２０７。第一の抵抗回路の一端３１３、第二の抵抗回路の一端３１４、第二の抵抗回路の抵抗値をトランジスタ２３７で変更、第二の制御手段ＤＣＣＮＴないし２３７。
【００２４】
以上説明したように、本実施例によれば、ＡＣバイアスの出力制御のフィードバック回路として、ＡＣバイアスからＤＣバイアスを生成するための整流用コンデンサの両端の電圧を差動増幅回路により検出し、それをフィードバックする回路を用いている。このフィードバック回路によりＡＣバイアスの出力電圧制御を行うことで、高耐圧の部品を使用することなく、安価なフィードバック回路によってＡＣバイアスの出力電圧の制御を行うことが可能となる。
【実施例２】
【００２５】
実施例２である“画像形成装置”について説明する。本実施例のハードウエア構成は、高圧発生回路を除いて前記実施例１と同様であり、その説明は省略する。
【００２６】
本実施例では、高圧発生装置において、ＤＣバイアス値の制御をＡＣバイアスを生成するためのパルス信号ＡＣＣＬＫ信号のデューティ値を変化させて行うことで、前記実施例１に対してより簡素な回路構成とすることを特徴とする。
【００２７】
図３に本実施例における高圧発生装置の回路構成を示す。前記従来例および実施例１と同様の箇所には同じ番号を付し、その説明は省略する。本実施例では、ＤＣバイアスを調整するためのトランジスタ２３７（図２）を削除し、さらにＤＣバイアスを生成するための抵抗を差動増幅回路の抵抗としても使用することで、回路構成の簡素化とコストダウンを図っている。
【００２８】
まず、ＤＣバイアスＶｄｃの制御について説明する。ＤＣバイアスＶｄｃはコンデンサ２３０の両端の電圧Ｖｃ、コンデンサ２３０の左端とＧＮＤ間の合成抵抗成分をＲｌ、コンデンサ２３０右端とＧＮＤ間の合成抵抗成分をＲｒとすると、前記従来例の式（２）と同様に、
Ｖｄｃ＝Ｖｃ×Ｒｌ／（Ｒｌ＋Ｒｒ）  ・・・・・式（７）
となる。また、コンデンサ２３０の両端電圧ＶｃはＡＣバイアスＶｐｐとＡＣＣＬＫ信号のデューティ（Ｄｕｔｙ［％］）とで決まり、式（３）と同じく、
Ｖｃ＝Ｖｐｐ×Ｄｕｔｙ／１００  ・・・・・式（８）
となる。前記２式（７）、（８）よりＶｄｃは、
Ｖｄｃ＝Ｖｐｐ×Ｄｕｔｙ×Ｒｌ／（Ｒｌ＋Ｒｒ）  ・・・・・式（９）
となり、ＡＣバイアスＶｐｐが一定の場合、Ｄｕｔｙの値によってＤＣバイアスＶｄｃの値が一意に決まるので、ＣＰＵがＤｕｔｙ値を変化させることで制御が可能となる。
【００２９】
次に、ＡＣバイアスＶｐｐの制御について説明する。差動増幅回路の出力Ｖｓは、式（５）と同様に、
Ｖｓ＝Ｖｃ×Ｒ２６３／Ｒ２３５  ・・・・・式（１０）
となり、これと式（８）から、
Ｖｓ＝Ｖｐｐ×Ｄｕｔｙ／１００×Ｒ２６３／Ｒ２３５  ・・・・・式（１１）
となる。Ｄｕｔｙの値は式（９）よりＶｄｃの値より一意に決まるので、Ｖｐｐの値を一定に保つにはＶｓの電圧値を一定になるように制御すればよい。図３の回路において、差動増幅回路の出力Ｖｓをフィードバックとしてオペアンプ２０７の−端子に入力するとともに、ＣＰＵのＡ／Ｄポートに入力する。ＣＰＵは、検出したＶｓの値に応じて、ＣＰＵのＤ／Ａポートに接続されたＡＣＣＮＴ信号の電圧値Ｖｒｅｆを変化させる。オペアンプ２０７は、ＡＣＣＮＴ信号の電圧値Ｖｒｅｆと差動増幅回路の出力値Ｖｓとが一致するようトランジスタ２１２を介して昇圧トランス２２８への入力電圧Ｖｉｎを変化させることで、ＡＣバイアスＶｐｐを一定に制御している。
【００３０】
図４に本実施例における制御のフローチャートを示す。まず、プリント条件からＤＣバイアスの電圧値Ｖｄｃ０を設定する（ステップＳ４０１）。次に、ＡＣバイアス値Ｖｐｐは固定なので式（９）よりＶｄｃ０を出力するのに必要なＡＣＣＬＫ信号のデューティ値Ｄｕｔｙ０を算出する（ステップＳ４０２）。ＡＣＣＬＫ信号のデューティが決まったら、式（１１）によりＡＣバイアスを出力した際に差動増幅回路から出力される電圧値Ｖｓ０を算出する（ステップＳ４０３）。算出したＶｓ０がフィードバックされてくるはずなので、ＣＰＵから出力するＡＣＣＮＴ信号の電圧値ＶｒｅｆをＶｓ０に設定し（ステップＳ４０４）、ＡＣＣＮＴ信号およびＡＣＣＬＫ信号を出力して高圧発生装置を動作させる（ステップＳ４０５）。高圧出力発生後、ＣＰＵにて差動増幅回路の出力値Ｖｓを読み込む（ステップＳ４０６）。Ｖｓが当初の設定値Ｖｓ０通りであれば（ステップＳ４０７でＹＥＳ）、予め決まっていたＡＣバイアスＶｐｐの値が正常に出力されているので、再びステップＳ４０６へ戻る。読み込んだＶｓの値がＶｓ０より大きい場合（ステップＳ４０８）、ＡＣバイアスＶｐｐの値が予定より大きくなっていると判断し、ＡＣＣＮＴ信号の電圧Ｖｒｅｆを予め決められた所定値だけ小さくし（ステップＳ４０９）、ＡＣバイアスＶｐｐを小さくする。また、読み込んだＶｓの値がＶｓ０より小さい場合（ステップＳ４０８）、ＡＣバイアスの値が予定より小さいと判断し、ＡＣＣＮＴ信号の電圧Ｖｒｅｆを予め決められた所定値だけ大きくし（ステップＳ４１０）、ＡＣバイアスＶｐｐを大きくする。
【００３１】
このように、ＡＣバイアスを整流してＤＣバイアスを生成するためのコンデンサの両端電圧を差動増幅回路で検出してフィードバックを行い、また、ＤＣバイアス生成回路の一部と差動増幅回路の一部を共用し、さらにＤＣバイアス生成回路からＤＣバイアス値を制御するトランジスタを削除し、ＡＣバイアスを生成するためのパルス信号のデューティを変化させてＤＣバイアス値を制御することで、回路構成の簡素化とコストダウンを行っている。
【００３２】
ここで念のため、請求項の用語とこれに相当する実施例の部材等との関係を、請求項の用語に部材等の番号を付す形で示す。第三の制御手段ＡＣＣＬＫないし２２３、２１６、２１７。
【００３３】
以上説明したように、本実施例によれば、ＤＣバイアス値の制御を、ＡＣＣＬＫ信号のデューティ値を変化させて行うことで、前記実施例１に対してより簡素な回路構成とすることができる。
【図面の簡単な説明】
【００３４】
【図１】実施例１である画像形成装置の概略構成を示す断面図
【図２】実施例１における高圧発生装置の回路図
【図３】実施例２における高圧発生装置の回路図
【図４】実施例２における制御のフローチャート
【図５】従来の高圧発生装置の回路図
【符号の説明】
【００３５】
２２８    昇圧トランス
２２９    ダイオード
２３０    コンデンサ
【図１】
2009230691.tif 000003
【図２】
2009230691.tif 000004
【図３】
2009230691.tif 000005
【図４】
2009230691.tif 000006
【図５】
2009230691.tif 000007