(57)【要約】【課題】基板上にｎ型層とｐ型層を順次積層してｐｎ接合型の発光部を含む積層構造体を形成することにより構成される、光取出し効率に優れたＧａＮ系ＬＥＤチップを提供すること。【解決手段】ＧａＮ系ＬＥＤチップは、ｐ型層１２−２の上面に形成されたオーミック電極１３と、オーミック電極１３の周囲においてｐ型層１２−２の上面を覆う絶縁保護膜１４とを有している。積層構造体１２の側面１２ａはドライエッチングにより形成されており、その少なくとも一部は当該積層構造体の積層方向に直交する平面で切断したときにできる断面の形状が波状である凹凸面である． 【選択図】図１
2009176781.tif 000002
【特許請求の範囲】
【請求項１】
複数のＧａＮ系半導体層からなり側面を有する積層構造体を基板上に有し、該積層構造体が最上層であるｐ型層と該ｐ型層よりも前記基板側に配置されたｎ型層とを少なくとも含むＧａＮ系ＬＥＤチップにおいて、
前記ｐ型層の上面に形成されたオーミック電極と、該オーミック電極の周囲において該ｐ型層の上面を覆う絶縁保護膜とを有し、
前記積層構造体の側面がドライエッチングにより形成されており、その少なくとも一部は当該積層構造体の積層方向に直交する平面で切断したときにできる断面の形状が波状である凹凸面である、
ことを特徴とするＧａＮ系ＬＥＤチップ。
【請求項２】
複数のＧａＮ系半導体層からなり側面を有する積層構造体を基板上に有し、該積層構造体が最上層であるｐ型層と該ｐ型層よりも前記基板側に配置されたｎ型層とを少なくとも含むＧａＮ系ＬＥＤチップにおいて、
前記ｐ型層の上面に形成されたオーミック電極と、該オーミック電極の周囲において該ｐ型層の上面を覆う絶縁保護膜とを有し、
前記積層構造体が側面近傍にドライエッチングにより形成され当該積層構造体を貫通する複数の貫通孔を有する多孔構造部を備え、
前記積層構造体の側面の少なくとも一部は前記多孔構造部の破断により形成された凹凸面である、
ことを特徴とするＧａＮ系ＬＥＤチップ。
【請求項３】
（Ａ１）複数のＧａＮ系半導体層からなる積層構造体を基板上に有し、該積層構造体が最上層であるｐ型層と該ｐ型層よりも前記基板側に配置されたｎ型層とを少なくとも含むエピウェハを、準備する工程と、
（Ｂ１）下記工程（Ｄ１）よりも前に、前記ｐ型層の上面に各ＬＥＤチップに必要なオーミック電極を形成するとともに、該オーミック電極の周囲において該ｐ型層の上面を覆う絶縁保護膜を形成する工程と、
（Ｃ１）前記エピウェハにおいてＬＥＤチップの外形形状に対応する位置に、前記積層構造体側から少なくとも前記基板に達する深さの溝をドライエッチングにより形成する工程と、
（Ｄ１）前記エピウェハをＬＥＤチップの外形形状に対応する位置で分割する工程と、
を含み、
前記工程（Ｃ１）において、前記溝内に露出する前記積層構造体の側面の少なくとも一部を、当該積層構造体の積層方向に直交する平面で切断したときにできる断面の形状が波状である凹凸面とする、
ことを特徴とするＧａＮ系ＬＥＤチップの製造方法。
【請求項４】
（Ａ２）複数のＧａＮ系半導体層からなる積層構造体を基板上に有し、該積層構造体が最上層であるｐ型層と該ｐ型層よりも前記基板側に配置されたｎ型層とを少なくとも含むエピウェハを、準備する工程と、
（Ｂ２）下記工程（Ｄ２）よりも前に、前記ｐ型層の上面に各ＬＥＤチップに必要なオーミック電極を形成するとともに、該オーミック電極の周囲において該ｐ型層の上面を覆う絶縁保護膜を形成する工程と、
（Ｃ２）前記エピウェハにおいてＬＥＤチップの外形形状に対応する位置に、ドライエッチングにより前記積層構造体を貫通する複数の貫通孔を形成することにより前記積層体に多孔構造部を形成する工程と、
（Ｄ２）前記エピウェハをＬＥＤチップの外形形状に対応する位置で分割する工程と、
を含み、
前記工程（Ｄ２）において、前記積層構造体の側面の少なくとも一部を前記多孔構造部の破断により形成する、
ことを特徴とするＧａＮ系ＬＥＤチップの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上にｎ型ＧａＮ系半導体とｐ型ＧａＮ系半導体とをこの順に積層してｐｎ接合型の発光部を形成してなるＧａＮ系ＬＥＤチップとその製造方法に関する。
【背景技術】
【０００２】
ＧａＮ系半導体は、化学式ＡｌａＩｎｂＧａ１−ａ−ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）で表される化合物半導体であり、３族窒化物半導体、窒化物系半導体などとも呼ばれる。ｐｎ接合構造、ダブルヘテロ構造、量子井戸構造などの発光部構造の採用によって、近紫外〜緑色発光する高輝度のＧａＮ系ＬＥＤが実現されるに至っている。最近では、ＧａＮ系ＬＥＤの用途が屋内外の照明や自動車のヘッドランプなどにまで広がっているが、これらの用途においてはＬＥＤチップの更なる出力向上が求められている。
【０００３】
今日実用化されている一般的なＧａＮ系ＬＥＤは、基板上にｎ型層とｐ型層を順次積層してｐｎ接合型の発光部を含む積層構造体を形成することにより構成されているが、このような構造を有するＧａＮ系ＬＥＤにおける出力向上の方法として、ドライエッチングによりｐ型層の側面を凹凸面にすることでＬＥＤチップの光取出し効率を高める方法が提案されている（特許文献１〜３）。
【特許文献１】特開２００３−１１０１３６号公報
【特許文献２】特開２００４−６６６２号公報
【特許文献３】特開２００６−２８７０２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記一般的なＧａＮ系ＬＥＤにおいては、ＧａＮ系半導体からなる積層構造体の大部分をｎ型層が占める構成が採用される。よって、特許文献１〜３に開示された、主としてｐ型層の側面を凹凸面とする方法では、ＬＥＤチップの光取出し効率を十分に高くすることはできない。
そこで、本発明は上記従来技術の問題を改善して、より光取出し効率に優れたＧａＮ系ＬＥＤチップと、その好適な製造方法を提供することを主な目的とする。
【課題を解決するための手段】
【０００５】
上記課題は次の発明により解決することができる。
（１）複数のＧａＮ系半導体層からなり側面を有する積層構造体を基板上に有し、該積層構造体が最上層であるｐ型層と該ｐ型層よりも前記基板側に配置されたｎ型層とを少なくとも含むＧａＮ系ＬＥＤチップにおいて、前記ｐ型層の上面に形成されたオーミック電極と、該オーミック電極の周囲において該ｐ型層の上面を覆う絶縁保護膜とを有し、前記積層構造体の側面がドライエッチングにより形成されており、その少なくとも一部は当該積層構造体の積層方向に直交する平面で切断したときにできる断面の形状が波状である凹凸面である、ことを特徴とするＧａＮ系ＬＥＤチップ。
（２）複数のＧａＮ系半導体層からなり側面を有する積層構造体を基板上に有し、該積層構造体が最上層であるｐ型層と該ｐ型層よりも前記基板側に配置されたｎ型層とを少なくとも含むＧａＮ系ＬＥＤチップにおいて、前記ｐ型層の上面に形成されたオーミック電極と、該オーミック電極の周囲において該ｐ型層の上面を覆う絶縁保護膜とを有し、前記積層構造体が側面近傍にドライエッチングにより形成され当該積層構造体を貫通する複数の貫通孔を有する多孔構造部を備え、
前記積層構造体の側面の少なくとも一部は前記多孔構造部の破断により形成された凹凸面である、
ことを特徴とするＧａＮ系ＬＥＤチップ。
（３）（Ａ１）複数のＧａＮ系半導体層からなる積層構造体を基板上に有し、該積層構造体が最上層であるｐ型層と該ｐ型層よりも前記基板側に配置されたｎ型層とを少なくとも含むエピウェハを、準備する工程と、（Ｂ１）下記工程（Ｄ１）よりも前に、前記ｐ型層の上面に各ＬＥＤチップに必要なオーミック電極を形成するとともに、該オーミック電極の周囲において該ｐ型層の上面を覆う絶縁保護膜を形成する工程と、（Ｃ１）前記エピウェハにおいてＬＥＤチップの外形形状に対応する位置に、前記積層構造体側から少なくとも前記基板に達する深さの溝をドライエッチングにより形成する工程と、（Ｄ１）前記エピウェハをＬＥＤチップの外形形状に対応する位置で分割する工程と、を含み、前記工程（Ｃ１）において、前記溝内に露出する前記積層構造体の側面の少なくとも一部を、当該積層構造体の積層方向に直交する平面で切断したときにできる断面の形状が波状である凹凸面とする、ことを特徴とするＧａＮ系ＬＥＤチップの製造方法。
（４）（Ａ２）複数のＧａＮ系半導体層からなる積層構造体を基板上に有し、該積層構造体が最上層であるｐ型層と該ｐ型層よりも前記基板側に配置されたｎ型層とを少なくとも含むエピウェハを、準備する工程と、（Ｂ２）下記工程（Ｄ２）よりも前に、前記ｐ型層の上面に各ＬＥＤチップに必要なオーミック電極を形成するとともに、該オーミック電極の周囲において該ｐ型層の上面を覆う絶縁保護膜を形成する工程と、（Ｃ２）前記エピウェハにおいてＬＥＤチップの外形形状に対応する位置に、ドライエッチングにより前記積層構造体を貫通する複数の貫通孔を形成することにより前記積層体に多孔構造部を形成する工程と、（Ｄ２）前記エピウェハをＬＥＤチップの外形形状に対応する位置で分割する工程と、を含み、前記工程（Ｄ２）において、前記積層構造体の側面の少なくとも一部を前記多孔構造部の破断により形成する、ことを特徴とするＧａＮ系ＬＥＤチップの製造方法。
【発明の効果】
【０００６】
本発明のＧａＮ系ＬＥＤチップは光取出し効率の改善により発光出力に優れたものとなるので、照明用途をはじめとして高出力が要求される用途に好適に用いることができる。
【発明を実施するための最良の形態】
【０００７】
（実施形態１）
図１は、本発明の実施形態１に係るＧａＮ系ＬＥＤチップの構造を示す模式図であり、図１（ａ）はＬＥＤチップを電極配置面側から見た平面図、図１（ｂ）は図１（ａ）のＸ−Ｘ線の位置における断面図である。
図１に示すＧａＮ系ＬＥＤチップは、基板１１上に複数のＧａＮ系半導体層からなる積層構造体１２を有している。積層構造体１２は、基板１１側に設けられたｎ型層１２−１と、その上に積層されたｐ型層１２−２とを有している。積層構造体１２は基板１１と接する部分にバッファ層（例えば、低温バッファ層、高温バッファ層またはこれらの積層体）を含んでいてもよい。基板１１と積層構造体１２との間にＧａＮ系半導体以外の材料からなるバッファ層を設けることもできる。ｎ型層１２−１とｐ型層１２−２との接合部にはｐｎ接合型の発光部が形成されている。好ましい実施形態では、ダブルヘテロ構造が形成されるように、該接合部に活性層を設ける。好ましい活性層の構造は多重量子井戸構造である。
【０００８】
ｐ型層１２−２の上面にはオーミック電極１３が形成されている。オーミック電極１３のサイズはｐ型層１２−２の上面のサイズよりも小さく設定されており、オーミック電極１３の周囲においては、絶縁保護膜１４がｐ型層１２−２の上面を被覆している。絶縁保護膜１４はオーミック電極１３上からｐ型層１２−２上にかけて連続した膜となっている。なお、図１（ａ）では便宜のために絶縁保護膜１４の図示を省略している。
ドライエッチングによるｐ型層１２−２の一部除去により形成されたｎ型層１２−１の露出面上には負電極１５が形成されている。また、絶縁保護膜１４の一部除去により形成されたオーミック電極１３の露出面上に正電極１６が形成されている。
【０００９】
積層構造体１２の側面１２ａは、当該積層構造体の積層方向に直交する平面で切断したときにできる断面（以下、水平断面ともいう）が波状を呈する凹凸面となっている。このように、ｎ型層１２−１の側面とｐ型層１２−２の側面を含む積層構造体１２の側面全体が凹凸面となっているために、積層構造体１２内の発光部で発生する光がその側面１２ａを通してＬＥＤチップの外部に効率的に取り出される。特に、基板１１がサファイア基板、スピネル基板などＧａＮ系半導体よりも低い屈折率を有する材料からなる基板である場合には、積層構造体１２をコアとする板状の導波路構造の形成が生じるにもかかわらず、そのコアの端面全体が凹凸面であることによって定在波の形成が阻害されるために、光取出し効率の低下が抑制される。
【００１０】
積層構造体１２の側面１２ａの水平断面の形状は三角波状の他、のこぎり波状、矩形波状、正弦波状、振幅や周期の異なる複数の波を合成した形状など、任意の波形を有する波状とすることができる。ここでいう波状とは、積層構造体の内側に向って凹んだ部分と、外側に向って突き出た部分とが交互に並んだ形状であれば、振幅や周期に変動を有するものであってもよく、周期性を全く有さない形状をも包含する。ただし、チップ特性のバラツキを小さくする目的のため、また、製造を容易にする目的のためには、周期性を有する波状形状を採用することが好ましい。周期性を有する波状形状における好ましい振幅および周期は０．２μｍ〜５μｍである。積層構造体１２の側面１２ａの水平断面は、異なる周期性を有する複数の波状部を有していてもよいし、波状を呈さない部分を含むものであってもよい。
【００１１】
ところで、積層構造体１２の側面に含まれるｐ型層１２−２の側面は、ドライエッチングにより形成されているために、高抵抗化された不活性面となっている。そのために、オーミック電極１３の周囲においてｐ型層１２−２の上面を絶縁保護膜１４で覆うことによって、表面リーク電流が効果的に抑制される。表面リーク電流の抑制の観点からは、更に、オーミック電極１３の周囲において絶縁保護膜１４がｐ型層１２−２の上面を覆っている領域の幅（最も狭い部分における幅）Ｗｐ１を、ｐ型層１２−２の膜厚Ｔｐ１の２０倍以上とすることが好ましく、５０倍以上とすることがより好ましく、１００倍以上とすることが特に好ましい。
【００１２】
次に、本実施形態１に係るＧａＮ系ＬＥＤチップの製造方法を説明する。
まず、図２に断面図を示すように、ウェハサイズの基板１１上に、ＭＯＶＰＥ法、ＭＢＥ法など、ＧａＮ系半導体結晶のエピタキシャル成長に適した公知の気相成長法を用いて、ｎ型層１２−１とｐ型層１２−２を順次成長させて積層構造体１２を形成する。ＧａＮ系半導体結晶と格子整合しない材料からなる基板を用いる場合にはバッファ層技術を用いることが好ましい。
【００１３】
次に、図３に断面図を示すように、ｐ型層１２−２の上面に各ＬＥＤチップに必要なオーミック電極１３を形成する。
そして、図４に断面図を示すように、オーミック電極１３の表面と、オーミック電極１３の周囲のｐ型層１２−２の上面とを含む、積層構造体１２側のウェハ表面全体を覆う絶縁保護膜１４を形成する。
次に、図５に断面図を示すように、ｎ型層１２−１上への負電極１５の形成、および、オーミック電極１３上への正電極１６の形成を行う。負電極１５の形成に先立っては、ドライエッチングにより絶縁保護膜１４およびｐ型層１２−２の一部を除去し、ｎ型層１２−１を部分的に露出させる。また、正電極１６の形成に先立っては、ドライエッチングにより絶縁保護膜１４の一部を除去し、オーミック電極１３の表面を部分的に露出させる。負電極１５と正電極１６とはいずれを先に形成してもよいし、同じ材料を用いて同時に形成してもよい。
なお、絶縁保護膜１４は、上記のように成膜後に不要部分をエッチングにより除去する方法でパターニングする代わりに、リフトオフ法を用いてパターニングしてもよい。
【００１４】
次に、図６に平面図を示すように、製造しようとするＬＥＤチップの外形形状に対応する位置に、エピウェハの積層構造体１２側の表面から少なくとも基板１１に達する深さの溝Ｍを、ドライエッチングにより形成する。この工程において溝Ｍ内に露出する積層構造体１２の側面１２ａの水平断面が波状となるように、波状にパターニングしたエッチングマスクを用いてドライエッチングを行う。なお、図６では便宜のために絶縁保護膜１４の図示を省略している。図７は、この工程において溝Ｍを基板１１の表面が露出する深さに形成したところを示す断面図である。なお、溝Ｍは基板１１の内部に達する深さに形成しても構わない。
【００１５】
最後に、図８に断面図を示すように、基板１１を分断することにより、エピウェハをＬＥＤチップの外形形状に対応する位置で分割する。基板を分断する方法に制限はなく、ダイヤモンドスクライバまたはレーザスクライバを用いて基板のいずれか一方の表面または両面に割り溝を形成したうえでブレーキングする方法、レーザ照射により基板内部に脆弱部を形成したうえでブレーキングする方法、ダイシングブレードにより基板を切断する方法、レーザ照射により基板を溶断する方法など、公知の方法を適宜用いることができる。
【００１６】
（実施形態２）
図９は、本発明の実施形態２に係るＧａＮ系ＬＥＤチップの構造を示す模式図であり、図９（ａ）はＬＥＤチップを電極配置面側から見た平面図、図９（ｂ）は図９（ａ）のＸ−Ｘ線の位置における断面図である。
図９に示すＧａＮ系ＬＥＤチップは、基板２１上に複数のＧａＮ系半導体層からなる積層構造体２２を有している。積層構造体２２は、基板２１側に設けられたｎ型層２２−１と、その上に積層されたｐ型層２２−２とを有している。積層構造体２２は基板２１と接する部分にバッファ層（例えば、低温バッファ層、高温バッファ層またはこれらの積層体）を含んでいてもよい。基板２１と積層構造体２２との間にＧａＮ系半導体以外の材料からなるバッファ層を設けることもできる。ｎ型層２２−１とｐ型層２２−２との接合部にはｐｎ接合型の発光部が形成されている。好ましい実施形態では、ダブルヘテロ構造が形成されるように、該接合部に活性層を設ける。好ましい活性層の構造は多重量子井戸構造である。
【００１７】
ｐ型層１２−２の上面にはオーミック電極２３が形成されている。オーミック電極２３のサイズはｐ型層２２−２の上面のサイズよりも小さく設定されており、オーミック電極２３の周囲においては、絶縁保護膜２４がｐ型層２２−２の上面を被覆している。絶縁保護膜２４は、オーミック電極２３上からｐ型層２２−２上にかけて連続した膜となっている。なお、図９（ａ）では便宜のために絶縁保護膜２４の図示を省略している。
ドライエッチングによるｐ型層２２−２の一部除去により形成されたｎ型層２２−１の露出面上には負電極２５が形成されている。また、絶縁保護膜２４の一部除去により形成されたオーミック電極２３の露出面上に正電極２６が形成されている。
【００１８】
図９において、ハッチングが施された部分は、積層構造体２２に設けられた多孔構造部である。この多孔構造部は、ドライエッチングにより形成され積層構造体２２を貫通する複数の貫通孔２２ｂを有している。積層構造体２２の側面２２ａは、この多孔構造部を破断することにより形成された凹凸面となっている。このように、ｎ型層２２−１の側面とｐ型層２２−２の側面を含む積層構造体２２の側面全体が凹凸面となっているために、積層構造体２２内の発光部で発生する光がその側面２２ａを通してＬＥＤチップの外部に効率的に取り出される。特に、基板２１がサファイア基板、スピネル基板などＧａＮ系半導体よりも低い屈折率を有する材料からなる基板である場合には、ＧａＮ系半導体膜２２をコアとする板状の導波路構造の形成が生じるにもかかわらず、そのコアの端面全体が凹凸面であることによって定在波の形成が阻害されるために、光取出し効率の低下が抑制される。
【００１９】
多孔構造部における貫通孔部分の体積比や、単位面積当たりに形成する貫通孔の数は特に限定されるものではないが、好ましくは、多孔構造部が積層構造体２２の他の部分よりも脆弱となるように設定する。そうすることで、エピウェハをブレーキングしてＬＥＤチップに分割する際に、積層構造体２２が多孔構造部の位置で割れ易くなる。換言すれば、脆弱な多孔構造部で積層構造体２２の破壊が生じることによって、積層構造体２２内の発光部（オーミック電極２３の下方のｐｎ接合部）が受ける機械的衝撃が緩和され、該発光部にクラックが入ることによる発光効率の低下が防止される。
【００２０】
多孔構造部における貫通孔の断面形状は円形に限定されるものではなく、楕円形、多角形（三角形、四角形、六角形など）、細長い形状など、種々の形状とすることができる。断面形状をいずれの形状とする場合も、ｐ型層の上面における貫通孔の開口部を、直径が０．２μｍより小さい真球が通過でき、直径が５μｍを超える真球が通過できない大きさとすることが望ましい。ｐ型層の上面において隣り合う貫通孔の開口部間の間隔（間隔最短の部分における間隔）は、好ましくは０．２μｍ〜５μｍである。多孔構造部に設ける複数の貫通孔の断面形状や断面積を揃えることは必須ではなく、多孔構造部には断面形状や断面積の異なる貫通孔が存在してもよい。また、多孔構造部における貫通孔の平面配置は規則的とすることが好ましいが、必須ではなく、貫通孔の平面配置の一部または全部が不規則的であってもよい。
【００２１】
ところで、貫通孔２２ｂ内に露出したｐ型層２２−２の表面は、ドライエッチングにより形成されているために、高抵抗化された不活性面となっている。そのために、オーミック電極２３の周囲においてｐ型層２２−２の上面を絶縁保護膜２４で覆うことによって、表面リーク電流が効果的に抑制される。表面リーク電流の抑制の観点からは、更に、オーミック電極２３の周囲において絶縁保護膜２４がｐ型層２２−２の上面を覆っている領域の幅（最も狭い部分における幅）Ｗｐ２を、ｐ型層２２−２の膜厚Ｔｐ２の２０倍以上とすることが好ましく、５０倍以上とすることがより好ましく、１００倍以上とすることが特に好ましい。
【００２２】
本実施形態２に係るＧａＮ系ＬＥＤチップは、エピウェハにおけるＬＥＤチップの外形形状に対応する位置に溝を形成する代わりに、この位置において積層構造体２２に貫通孔２２ｂを形成して多孔構造部を設けることと、エピウェハを分割する工程において積層構造体２２をこの多孔構造部で破断させることを除き、前述の実施形態１に係るＬＥＤチップの製造方法と同様の方法で製造することができる。貫通孔２２ｂを形成する工程の位置は、絶縁保護膜２４を形成する工程の前であってもよいし、後であってもよい。この貫通孔２２ｂを形成する工程では、ドライエッチングによってｐ型層２２−２の表面から形成する孔の深さを、基板２１の内部に達する深さとしてもよい。エピウェハを分割する工程では、基板２１の裏面に割り溝を形成するか、または、基板２１の内部に脆弱部を形成し、そのうえでブレーキングすることによって、積層構造体２２を多孔構造部の位置で破断する。それによって、積層構造体２２に凹凸状の側面が形成される。
【００２３】
一実施形態では、図１０に断面図を示すように、絶縁保護膜２４を積層構造体２２の多孔構造部上の領域にも形成してもよい。この場合、多孔構造部を形成した後で絶縁保護膜２４を形成して、貫通孔２２ｂの開口部を絶縁保護膜２４で塞いでもよい。絶縁保護膜２４を形成した後で多孔構造部を形成する場合には、絶縁保護膜２４の表面からＧａＮ系半導体膜２２を貫通して基板２１に達する孔を形成する。
【００２４】
（好ましい実施形態）
次に実施形態１および実施形態２に係るＧａＮ系ＬＥＤチップの各部の好ましい実施形態について述べる。
【００２５】
基板１１、２１には、サファイア、スピネル、炭化ケイ素、ケイ素、ＧａＮ系半導体（ＧａＮ、ＡｌＧａＮなど）、ヒ化ガリウム、リン化ガリウム、酸化ガリウム、酸化亜鉛、ＬＧＯ、ＮＧＯ、ＬＡＯ、ホウ化ジルコニウム、ホウ化チタンなどの材料からなる結晶基板（単結晶基板、テンプレート）を、好ましく用いることができる。導電性基板（炭化ケイ素、ケイ素、ＧａＮ系半導体、ヒ化ガリウム、リン化ガリウム、酸化ガリウム、酸化亜鉛、ホウ化ジルコニウム、ホウ化チタンなどからなる基板）を用いる場合には、負電極１５、２５をｎ型層１２−１、２２−１の一部露出面上に形成する代わりに基板１１、２１上に形成することができる。
基板１１、２１に酸化ケイ素などからなるマスクを部分的に形成してＧａＮ系半導体結晶をラテラル成長させる技術や、種々の目的のために基板１１、２１の表面を加工して凹凸面としたうえでＧａＮ系半導体結晶を成長させる技術は、適宜用いることができる。
【００２６】
積層構造体１２、２２を構成するＧａＮ系半導体の組成に限定はなく、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮなど、任意の組成を有するＧａＮ系半導体を用いて構成することができる。
ｎ型層１２−１、２２−１には、Ｓｉ、Ｇｅなどのｎ型不純物を添加することができる。負電極１５、２５を形成するｎ型コンタクト層には、ｎ型不純物を２×１０１８ｃｍ−３以上の濃度に添加することが好ましい。
ｐ型層１２−２、２２−２には、ｐ型不純物としてＭｇを１×１０１９ｃｍ−３以上の濃度に添加することが好ましい。特に、オーミック電極１３、２３を形成するｐ型コンタクト層には、Ｍｇを５×１０１９ｃｍ−３〜５×１０２０ｃｍ−３の濃度に添加することが好ましい。添加したｐ型不純物の活性化を促進させるためのアニーリング処理や電子線照射処理は適宜行うことができる。
【００２７】
積層構造体１２、２２の一構造例を挙げると、基板１１、２１側から順に、膜厚１０ｎｍ〜２０ｎｍのＡｌＧａＮ低温バッファ層と、膜厚２μｍ〜４μｍのアンドープＧａＮ層と、膜厚２μｍ〜６μｍのＳｉ添加ｎ型ＧａＮコンタクト層（Ｓｉ濃度：２×１０１８ｃｍ−３〜１×１０１９ｃｍ−３）と、ＧａｘＩｎ１−ｘＮ／ＧａｙＩｎ１−ｙＮ多重量子井戸活性層（０＜ｘ＜ｙ≦１）と、膜厚２０ｎｍ〜２００ｎｍのＭｇ添加ＡｌＧａＮクラッド層（ＡｌＮ混晶比：０．０５〜０．２、Ｍｇ濃度：１×１０１９ｃｍ−３〜１×１０２０ｃｍ−３）と、膜厚２０ｎｍ〜２００ｎｍのＭｇ添加ＡｌＧａＮコンタクト層（ＡｌＮ混晶比：０〜０．１、Ｍｇ濃度：５×１０１９ｃｍ−３〜１×１０２０ｃｍ−３）とを積層した構造である。
【００２８】
オーミック電極１３、２３には、ｐ型ＧａＮ系半導体に対するオーミック電極として公知の電極を適宜用いることができる。好ましいオーミック電極として、ｐ型層１２−２、２２−２と接する部分を、白金族（Ｐｄ、Ｒｈ、Ｐｔ、Ｉｒ、Ｏｓ、Ｒｕ）、Ｎｉ、Ｃｏ、Ａｕなどの金属で形成したもの、あるいは、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＧＺＯ、ＦＴＯ、酸化インジウム、酸化錫、酸化亜鉛、酸化チタンなどの透明導電性酸化物で形成したものが挙げられる。オーミック電極の形成方法としては、真空蒸着法、スパッタリング法、イオンビームアシスト蒸着法、イオンプレーティング法、レーザアブレーション法、ＣＶＤ法などが例示される。
【００２９】
絶縁保護膜１４、２４は、発光部から放出される光の波長において高い透過率を有する、絶縁性の金属酸化物、金属窒化物または金属酸窒化物で形成する。ＧａＮ系ＬＥＤの典型的な発光波長の範囲は３５０ｎｍ〜６００ｎｍであるから、この波長範囲における透過率の高い絶縁体が、絶縁保護膜の好適な材料となる。具体的には、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化アルミニウム、窒化アルミニウム、酸化タンタル、酸化ジルコニウム、酸化ハフニウムなどが例示される。絶縁保護膜は多層構造とすることもできる。絶縁保護膜の形成方法に限定はなく、スパッタリング法、ＣＶＤ法（好ましくはプラズマＣＶＤ法）、真空蒸着法などの公知の方法を用いることができる。
【００３０】
負電極１５、２５の材料や形成方法については、公知技術を参照することができる。好ましい実施形態では、負電極１５、２５のｎ型ＧａＮ系半導体に接する部分をＴｉ、Ａｌ、Ｗ、Ｖなどの単体、または、これらから選ばれる１種以上の金属を含む合金、あるいは、透明導電性酸化物で形成することができる。負電極１２、２５には接点用の金属膜を設けるが、この金属膜は表層をＡｇ、Ａｕ、Ｓｎ、Ｉｎ、Ｂｉ、Ｃｕ、Ｚｎなどで形成することが好ましい。この金属膜の膜厚は、例えば、０．２μｍ〜１０μｍとすることができ、好ましくは、０．５μｍ〜２μｍである。
【００３１】
正電極１６、２６は接点用の金属膜であり、その表層はＡｇ、Ａｕ、Ｓｎ、Ｉｎ、Ｂｉ、Ｃｕ、Ｚｎなどで形成することが好ましい。一方、オーミック電極１３、２３と接する部分は、白金族（Ｒｈ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｕ、Ｏｓ）、Ｎｉ、Ｔｉ、Ｗ、Ｃｏ、Ｃｒ、Ａｇ、Ａｌなどを用いて形成することができる。正電極１６、２６の膜厚は、例えば、０．２μｍ〜１０μｍとすることができ、好ましくは、０．５μｍ〜２μｍである。
【００３２】
実施形態１および実施形態２に係るＧａＮ系ＬＥＤチップは、ＳＭＤ（表面実装）型ＬＥＤパッケージ、砲弾型ランプ、パワーＬＥＤ、チップオンボード（ＣＯＢ）型ユニットなど、各種形態の発光装置に用いることができる。フェースダウン実装またはフェースアップ実装のいずれの実装形式も好ましく採用することができる。特表２００７−５１７４０４号公報（ＷＯ２００５／０６２９０５号公報）などに開示された技術を用いることにより、ＬＥＤチップをフェースダウン実装した後で基板１１、２１を除去することもできる。
【００３３】
本発明は、本明細書に明示的に記載した実施形態に限定されるものではなく、発明の趣旨を損なわない範囲内で、種々の変形が可能である。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施形態に係るＧａＮ系ＬＥＤチップの構造を示す模式図であり、図１（ａ）は電極配置面側から見た平面図、図１（ｂ）は図１（ａ）のＸ−Ｘ線の位置における断面図である。
【図２】本発明の実施形態に係るＧａＮ系ＬＥＤチップの製造方法を説明するための模式断面図である。
【図３】本発明の実施形態に係るＧａＮ系ＬＥＤチップの製造方法を説明するための模式断面図である。
【図４】本発明の実施形態に係るＧａＮ系ＬＥＤチップの製造方法を説明するための模式断面図である。
【図５】本発明の実施形態に係るＧａＮ系ＬＥＤチップの製造方法を説明するための模式断面図である。
【図６】本発明の実施形態に係るＧａＮ系ＬＥＤチップの製造方法を説明するための模式平面図である。
【図７】本発明の実施形態に係るＧａＮ系ＬＥＤチップの製造方法を説明するための模式断面図である。
【図８】本発明の実施形態に係るＧａＮ系ＬＥＤチップの製造方法を説明するための模式断面図である。
【図９】本発明の実施形態に係るＧａＮ系ＬＥＤチップの構造を示す模式図であり、図９（ａ）は電極配置面側から見た平面図、図９（ｂ）は図９（ａ）のＸ−Ｘ線の位置における断面図である。
【図１０】本発明の実施形態に係るＧａＮ系ＬＥＤチップの構造を示す模式断面図である。
【符号の説明】
【００３５】
１１、２１  基板
１２、２２  積層構造体
１２−１、２２−１  ｎ型層
１２−２、２２−２  ｐ型層
１３、２３  オーミック電極
１４、２４  絶縁保護膜
１５、２５  負電極
１６、２６  正電極
【図１】
2009176781.tif 000003
【図２】
2009176781.tif 000004
【図３】
2009176781.tif 000005
【図４】
2009176781.tif 000006
【図５】
2009176781.tif 000007
【図６】
2009176781.tif 000008
【図７】
2009176781.tif 000009
【図８】
2009176781.tif 000010
【図９】
2009176781.tif 000011
【図１０】
2009176781.tif 000012