(57)【要約】【課題】広範囲の周波数に対応し、圧電振動子の諸定数のバラツキに対応した電圧制御型圧電発振器を得る。【解決手段】圧電振動子Ｘと、増幅回路６と、可変容量回路８と、メモリ回路１５と、を備えた電圧制御型圧電発振器であって、可変容量回路８は、ＭＯＳ容量素子Ｍと、トランジスタＱ及び容量Ｃ５を直列に接続した直列接続回路と、を並列接続した並列接続回路で、この並列接続回路の両端子にそれぞれ第１及び第２の制御電圧Ｖｃ１、Ｖｃ２が印加されている。またメモリ回路１５は、その出力がトランジスタＱのゲートに接続されている。【選択図】図１
2009124215.tif 000002
【特許請求の範囲】
【請求項１】
可変容量回路と、メモリ回路と、を備えた電圧制御型発振器であって、
前記可変容量回路は、ＭＯＳ容量素子と、トランジスタ及び容量を直列に接続した直列
接続回路と、を並列に接続した並列接続回路で、該並列接続回路の両端子にそれぞれ第１
及び第２の制御電圧が印加されていると共に、
前記メモリ回路は、その出力が前記トランジスタのゲートに接続されていることを特徴
とする電圧制御型発振器。
【請求項２】
前記トランジスタは、ＰチャネルＭＯＳ−ＦＥＴであり、該ＰチャネルＭＯＳ−ＦＥＴ
のソースに前記第１の制御電圧を印加し、バックゲートに電源電圧を印加したことを特徴
とする請求項１に記載の電圧制御型発振器。
【請求項３】
前記トランジスタは、ＰチャネルＭＯＳ−ＦＥＴであり、該ＰチャネルＭＯＳ−ＦＥＴ
のソースに前記第１の制御電圧を印加し、バックゲートをソースに接続したことを特徴と
する請求項１に記載の電圧制御型発振器。
【請求項４】
前記トランジスタは、ＮチャネルＭＯＳ−ＦＥＴであり、該ＭＯＳ−ＦＥＴのソースに
第１の制御電圧を印加し、バックゲートを接地したことを特徴とする請求項１に記載の電
圧制御型発振器。
【請求項５】
前記トランジスタは、ＰチャネルＭＯＳ−ＦＥＴとＮチャネルＭＯＳ−ＦＥＴとを並列
接続したトランスファーゲート構成であり、
前記ＮチャネルＭＯＳ−ＦＥＴのバックゲートを接地すると共に、前記ＰチャネルＭＯ
Ｓ−ＦＥＴのバックゲートをソースに接続し、
前記トランスファーゲート構成の一方の端子に第１の制御電圧を印加し、
前記メモリ回路の出力を一方のＭＯＳ−ＦＥＴのゲートには直接印加し、他方のＭＯＳ
−ＦＥＴには反転して印加したこと特徴とする請求項１に記載の電圧制御型発振器。
【請求項６】
前記直列接続回路は、前記トランジスタと前記容量を直列に接続した前記直列接続回路
を複数、並列に接続して構成されることを特徴とする請求項１乃至５の何れかに記載の電
圧制御型発振器。
【請求項７】
可変容量回路と、メモリ回路と、圧電振動子を備えた電圧制御型発振器であって、
前記可変容量回路は、前記トランジスタと前記容量とを直列にした前記直列接続回路と
、低温用ＭＯＳ容量素子と容量との直列接続回路と、高温用ＭＯＳ容量素子とを備え、前
記２つの直列接続回路を並列接続した回路に前記高温用ＭＯＳ容量素子を並列接続したこ
とを特徴とする請求項１に記載の電圧制御型発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御型圧電発振器に関し、特に広範囲の周波数の圧電振動子と、圧電振
動子の種々の素子感度とに対応するように改善した電圧制御型圧電発振器に関する。
【背景技術】
【０００２】
近年、圧電発振器は周波数安定度、小型軽量、低価格等により携帯電話等の通信機器か
ら水晶時計のような民生機器まで、多くの分野で用いられている。中でも圧電振動子の周
波数温度特性を補償した温度補償型圧電発振器（ＴＣＸＯ）は、周波数安定度を必要とす
る携帯電話等に広く用いられている。また、電圧制御型圧電発振器（ＶＣＸＯ）は、発振
器単独でも用いられるが、温度補償回路を設けて、電圧制御型温度補償圧電発振器（ＶＣ
ＴＣＸＯ）として用いられる例が多い。圧電振動子に接続した可変容量素子に電圧を印加
し、該電圧を可変させることにより、可変容量素子の容量値を変化させ、発振器の周波数
を可変させる手段は、電圧制御型圧電発振器及び温度補償型圧電発振器に共通している要
素である。
【０００３】
電圧制御型圧電発振器は極めて一般的な発振器であり、例えば特許文献１には図９に示
すような電圧制御型圧電発振器が開示されている。
この図９に示す電圧制御型圧電発振器の構成は、制御電圧Ｖｃが入力される入力端子２
８は、バイアス抵抗Ｒｃを介して水晶振動子Ｘの一方の端子が接続されている。バイアス
抵抗Ｒｃと水晶振動子Ｘとの間には、カソード側端子が接続され、アノード側端子が接地
された可変容量素子Ｖｃが設けられており、制御電圧Ｖｃの変動によって可変容量素子Ｃ
ｖの容量値が変化することにより、水晶振動子Ｘの発振周波数が変化する。水晶振動子Ｘ
の他方の端子にはコルピッツ型発振回路３１が接続されている。
【０００４】
温度補償型圧電発振器に関しては数多くの特許文献が開示されており、特許文献２もそ
の１つである。温度補償型圧電発振器３０は、図１０に示すように、圧電振動子Ｘと、コ
ルピッツ型発振回路３１と、温度補償回路３２と、図示しないが補償電圧発生回路と、を
備えている。コルピッツ型発振回路３１は、トランジスタＴｒのコレクタを、抵抗Ｒ２を
介して電源Ｖｃｃに接続し、コレクタ−ベース間に抵抗Ｒ１を接続してバイアス電圧とす
る。トランジスタＴｒのベース−エミッタ間に容量Ｃ１を接続すると共に、エミッタと接
地間にエミッタ抵抗ＲEと、容量Ｃ２との並列接続回路を接続し、発振出力はコレクタか
ら容量Ｃｏを介して取り出す。なお、電源Ｖｃｃはバイパスコンデンサ（図示せず）を介
して高周波的に接地されている。
【０００５】
図１０に示すように温度補償型発振器３０は、発振回路３１のトランジスタＴｒのベー
スに、直流阻止用容量Ｃ３を介して温度補償回路３２を接続し、該温度補償回路３２に圧
電振動子Ｘが接続されている。温度補償回路３２の構成は、低温部補償用のＭＯＳ容量素
子ＭＬと容量Ｃ４との直列接続回路と、高温部補償用のＭＯＳ容量素子ＭＨと、を並列接
続した回路からなり、低温用ＭＯＳ容量素子ＭＬと、高温用ＭＯＳ容量素子ＭＨとは極性
が互いに逆向で並列接続されている。低温用ＭＯＳ容量素子ＭＬのバックゲートと容量Ｃ
４との接続点に、低温用補償電圧ＶＬが抵抗Ｒ６を介して供給され、高温用ＭＯＳ容量素
子ＭＨのゲートには高温用補償電圧ＶＨが抵抗Ｒ７を介して供給される。そして、低温用
ＭＯＳ容量素子ＭＬのゲートと、高温用ＭＯＳ容量素子ＭＨのバックゲートとの接続点に
、抵抗Ｒ５を介して基準電圧Ｖｒｅｆが供給される。
【０００６】
ＭＯＳ容量素子はバックゲートＢＧと、ゲートＧとの間に印加する電圧Ｖｄにより、容
量が変化する素子であり、図１１はゲート電圧−容量特性の一例であり、容量が著癖的に
増加する範囲何にＭＯＳ容量素子の端子間電位が０の状態がある。この場合、ＭＯＳ容量
素子のバックゲートＢＧの前記圧電発振器を構成する回路のうち、圧電振動子以外の回路
がＩＣ化されていることを特徴とする請求項２に記載の圧電発振器。電圧を基準としてゲ
ート電圧をプラス側に変化させると、ＭＯＳ容量素子の容量がほぼ直線的に大きくなり、
容量値は飽和に達する領域αで曲線的な特性を呈する。また、ゲート電圧をマイナス側に
変化させると、容量値は直線的に減少し、飽和に達する領域βで曲線を呈する。周波数温
度特性が三次曲線を呈する圧電振動子の温度補償手段は、低温域ではＭＯＳ容量素子の領
域αを用い、高温域では領域βを用いて圧電振動子の周波数温度特性を補償する。
【特許文献１】ＷＯ９９／０３１９５
【特許文献２】特開２００４−３４３７３３公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
最近、温度補償型圧電発振器に対する小型化、薄型化、低コスト化等の要求は益々強く
なるため、この要求に対応すべく温度補償型圧電発振器における発振回路、温度センサ回
路、温度補償回路、補償電圧発生回路、メモリ回路等のＩＣ化が図られてきた。
しかしながら、上記諸回路のＩＣ化は初期費用が大幅に掛かるため、多量に使用しない
と発振器１台当たりのコストが下がらなく、更に、単一の種類のＩＣを使って広範囲の発
振周波数への対応が不可能である。その為、生産量が少ない機種に対しては回路のＩＣ化
が実現できない状態であった。
即ち、温度補償型圧電発振器は発振周波数が例えば１０ＭＨｚから５０ＭＨｚの間で様
々な機種が存在する。そして、圧電振動子はそれぞれの周波数またはサイズの違いにより
、圧電振動子の等価定数や容量比、素子感度などが異なっている。現状では、１つのＩＣ
で幅広い周波数範囲や多様なサイズの圧電振動子に対応させるには限界があった。このよ
うな状況下で特許文献２に開示されているような補償手段では、補償できる周波数範囲が
限定され、ＩＣを有効に使用することが出来ないという問題があった。ここでは、温度補
償型圧電発振器を例として問題点を指摘したが、電圧制御型圧電発振器に関しても同様な
問題がある。
本発明は上記の問題を解決するためになされたもので、広範囲の周波数に対応し、圧電
振動子の諸定数のバラツキに対応した電圧制御型圧電発振器及び温度補償型圧電発振器を
提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明に係る電圧制御型発振器は、可変容量回路と、メモリ
回路と、を備えた電圧制御型発振器であって、前記可変容量回路は、ＭＯＳ容量素子と、
トランジスタ及び容量を直列に接続した直列接続回路と、を並列に接続した並列接続回路
で、該並列接続回路の両端子にそれぞれ第１及び第２の制御電圧が印加されていると共に
、前記メモリ回路は、その出力が前記トランジスタのゲートに接続されていることを特徴
とする。
以上のように電圧制御型発振器を構成すると、トランジスタがＯＦＦの時は並列接続回
路の容量としてＭＯＳ容量素子の容量変化がそのまま得られ、メモリ回路からの信号切り
替えによりトランジスタがＯＮすると、ＭＯＳ容量素子に並列に固定コンデンサが接続さ
れることから、ＭＯＳ容量素子が同じように容量変化しても、並列接続回路の容量変化と
しては、トランジスタがＯＦＦの時の変化に比べ小さくできる。容量の変化量が発振回路
の周波数可変量または可変感度に関係するため、容量変化量が調整できることで、異なる
圧電振動子に対し柔軟に対応できるようになる。
【０００９】
また電圧制御型発振器は、前記トランジスタが、ＰチャネルＭＯＳ−ＦＥＴであり、該
ＰチャネルＭＯＳ−ＦＥＴのソースに第１の制御電圧を印加し、バックゲートに電源電圧
を印加したことを特徴とする。
このように電圧制御型発振器を構成すると、圧電振動子の諸定数のバラツキ、広範囲の
周波数に対応して、メモリ回路からの信号を変えることにより、容量変化を切り替えるこ
とができるという効果と、トランジスタのレイアウトサイズが小さくできるという利点が
ある。
【００１０】
また電圧制御型発振器は、前記トランジスタが、ＰチャネルＭＯＳ−ＦＥＴであり、該
ＰチャネルＭＯＳ−ＦＥＴのソースに前記第１の制御電圧を印加し、バックゲートをソー
スに接続したことを特徴とする。
このように電圧制御型発振器を構成すると、メモリ回路からの信号を変えることにより
、容量変化を切り替えることができるという効果と、トランジスタのバックゲートが基準
電圧である第１の制御電圧に接続されているため、電源電圧が変動してもバックゲート電
圧は安定しているので、発振に影響を与えず周波数変動が極めて小さいという利点がある
。
【００１１】
また電圧制御型発振器は、前記トランジスタが、ＮチャネルＭＯＳ−ＦＥＴであり、該
ＭＯＳ−ＦＥＴのソースに第１の制御電圧を印加し、バックゲートを接地したことを特徴
とする。
このように電圧制御型発振器を構成すると、メモリ回路からの信号を変えることにより
、容量変化を切り替えることができるという効果と、周波数変動が極めて小さいという利
点がある。
【００１２】
また電圧制御型発振器は、前記トランジスタが、ＰチャネルＭＯＳ−ＦＥＴとＮチャネ
ルＭＯＳ−ＦＥＴとを並列接続したトランスファーゲート構成であり、ＮチャネルＭＯＳ
−ＦＥＴのバックゲートを接地すると共に、ＰチャネルＭＯＳ−ＦＥＴのバックゲートを
ソースに接続し、前記トランスファーゲート構成の一方の端子に第１の制御電圧を印加し
、メモリ回路の出力を一方のＭＯＳ−ＦＥＴのゲートには直接印加し、他方のＭＯＳ−Ｆ
ＥＴには反転して印加したこと特徴とする。
このように電圧制御型発振器を構成すると、メモリ回路からの信号を変えることにより
、容量変化を切り替えることができるという効果と、スイッチ回路にトランスファーゲー
ト構成を用いたため、ＯＮしたときの導通抵抗を低くできるという利点がある。
【００１３】
また電圧制御型発振器は、前記直列接続回路が、前記トランジスタと容量を直列に接続
した直列接続回路を複数、並列に接続して構成されることを特徴とする。
このように電圧制御型発振器を構成すると、メモリ回路からの信号を変えることにより
、容量変化を切り替えることができるという効果と、容量変化を更に細かく制御できると
いう利点がある。
【００１４】
また電圧制御型発振器は、可変容量回路と、メモリ回路と、圧電振動子を備えた電圧制
御型発振器であって、前記可変容量回路は、前記トランジスタと前記容量とを直列にした
前記直列接続回路と、低温用ＭＯＳ容量素子と容量との直列接続回路と、高温用ＭＯＳ容
量素子とを備え、前記２つの直列接続回路を並列接続した回路に前記高温用ＭＯＳ容量素
子を並列接続したことを特徴とする。
以上のように電圧制御型発振器を構成すると、低温用ＭＯＳ容量素子及び高温用ＭＯＳ
容量素子からなる従来の温度補償回路に、トランジスタと容量とを直列接続にした回路が
並列接続されるので、トランジスタのＯＮ／ＯＦＦのより、温度補償がより微細にできる
という効果がある。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
図１は本発明に係る第１の実施の形態の電圧制御型圧電発振器１（電圧制御型発振器）
の構成を示す回路図である。
この図に示す電圧制御型圧電発振器１は、圧電振動子Ｘと、増幅回路（発振回路）６と
、可変容量回路８と、第１及び第２の制御電圧Ｖｃ１、Ｖｃ２と、メモリ回路１５と、を
備えた電圧制御型圧電発振器である。可変容量回路８は、ＭＯＳ容量素子Ｍと、トランジ
スタＱ、容量Ｃ５の直列回路とが並列接続された回路であり、トランジスタＱのゲートと
、メモリ回路１５の出力部とが信号線で接続されている。可変容量回路８の一方の端子は
、抵抗Ｒｃ１を介して第１の制御電圧Ｖｃ１に接続される。容量回路８の他方の端子は、
抵抗Ｒｃ２を介して第２の制御電圧Ｖｃ２に接続され、更に容量回路の他方の端子は、圧
電振動子Ｘの一方の端子に接続され、圧電振動子Ｘの他方の端子はコルピッツ型発振回路
６に接続されている。なお、コルピッツ型発振回路６は、図１０に示した発振回路３１と
同じであり、同一の符号を付して説明する。コルピッツ型発振回路６は、トランジスタＴ
ｒのコレクタを、抵抗Ｒ２を介して電源Ｖｃｃに接続し、コレクタ−ベース間に抵抗Ｒ１
を接続してバイアス電圧とする。トランジスタＴｒのベース−エミッタ間に容量Ｃ１を接
続すると共に、エミッタと接地間にエミッタ抵抗ＲEと、容量Ｃ２との並列接続回路を接
続し、発振出力はコレクタから容量Ｃｏを介して取り出す。これは一例であって出力をベ
ースやエミッタから取り出すこともある。電源Ｖｃｃはバイパスコンデンサ（図示せず）
を介して高周波的に接地されている。
【００１６】
図１に示す可変容量回路８のトランジスタＱのゲートは、メモリ回路１５の出力部と接
続され、メモリ回路１５からの信号を受けるように構成されている。トランジスタＱのソ
ースには第１の制御電圧Ｖｃ１が印加され、トランジスタＱのゲートにはメモリ回路１５
からの信号によりゲート電圧が印加される。このときトランジスタＱのゲート−ソース間
電圧ＶGSが、例えば０．６Ｖより大きくなるとトランジスタＱはＯＮ（導通し）とになり
、ＭＯＳ容量素子Ｍに容量Ｃ５が並列接続され、可変容量回路８の容量は両者の和となる
。一方、トランジスタＱのゲート−ソース間電圧ＶGSが、例えば０．６Ｖより小さい場合
には、トランジスタＱはＯＦＦ（非導通）となり、可変容量回路８の容量はＭＯＳ容量素
子Ｍの呈する容量Ｃｍのみとなる。
本実施形態の電圧制御型圧電発振器１の特徴は、可変容量回路８の両端に第１及び第２
の制御電圧Ｖｃ１、Ｖｃ２を印加し、電圧差（Ｖｃ１−Ｖｃ２）がＭＯＳ容量素子Ｍのバ
ックゲート−ゲート間に印加される。例えばトランジスタＱをＯＦＦした状態で制御電圧
Ｖｃ２を可変した時の可変容量回路８の容量変化量をΔＣｏｆｆとすると、トランジスタ
ＱをＯＮした状態で制御電圧Ｖｃ２を可変した時の可変容量回路８の容量変化量ΔＣｏｎ
は、ΔＣｏｆｆに比べて小さくなる。要するに制御電圧を同じだけ変化させても、トラン
ジスタＱの開閉の状態の違いにより可変容量回路８は異なる容量変化を得る事ができる。
これにより圧電振動子の特性に応じて制御電圧に対する可変容量回路８の感度調整がで
きることになり、多様な振動子に柔軟に対応できる効果がある。
特にＭＯＳ容量素子Ｍは可変容量ダイオードと比較して電圧変化に対する容量変化量（
感度特性）が大きい。そのため上述の構成はＭＯＳ容量素子Ｍを使用した発振器回路の感
度特性を減少させるに特に有効的に機能する。
尚、トランジスタの開閉で可変容量回路の絶対容量値が変化することが問題になる場合
は、例えばＣ７の容量値をトランジスタの開閉と連動して切り替えられるようにすること
で、可変容量回路８を含む発振回路全体の容量値を補正することができる。
【００１７】
また、図１のトランジスタＱと接続する容量Ｃ５は、図２（ａ）に示すように単独の容
量Ｃ５である必要はなく、同図（ｂ）のようにトランジスタＱｉ（但しｉは１〜ｎ）と容
量Ｃ５ｉ（但しｉは１〜ｎ）との直列回路が複数並列接続され、各トランジスタＱｉのゲ
ートとメモリ回路１５とが接続された構成であってもよい。メモリ回路１５からの信号に
より、トランジスタＱｉがＯＮ、ＯＦＦし、種々の容量値を構成することが可能となり、
可変容量回路８の容量値をより高精度に構成することが可能となる。
【００１８】
図３の電圧制御型圧電発振器は、本発明を温度補償型圧電発振器に適用した例で、温度
補償型圧電発振器２の構成を示す回路図である。温度補償型圧電発振器２は、圧電振動子
ＸとしてＡＴカットの水晶振動子と、発振回路６と、低温用及び高温用ＭＯＳ容量素子を
有する温度補償回路１０（可変容量回路）と、基準電圧、低温用及び高温用補償電圧発生
回路（図示せず）と、を備えた温度補償型圧電発振器である。発振回路６は、図１で説明
したので省略する。
温度補償回路１０は、低温用ＭＯＳ容量素子ＭＬと容量Ｃ４との直列回路と、高温用Ｍ
ＯＳ容量素子ＭＨとが並列接続された回路に、トランジスタＱ（ＰチャネルＭＯＳ−ＦＥ
Ｔ）と容量Ｃ５との直列回路が並列接続されて構成され、該トランジスタのゲートにはメ
モリ回路１５からの信号が供給される。低温用ＭＯＳ容量素子ＭＬのバックゲートと容量
Ｃ４との接続点に、低温用補償電圧ＶＬが抵抗Ｒ６を介して供給され、高温用ＭＯＳ容量
素子ＭＨのゲートには高温用補償電圧ＶＨが抵抗Ｒ７を介して供給される。そして、低温
用ＭＯＳ容量素子ＭＬのゲートと、高温用ＭＯＳ容量素子ＭＨのバックゲートとの接続点
に、抵抗Ｒ５を介して基準電圧Ｖｒｅｆが供給される。低温及び高温用補償電圧ＶＬ、Ｖ
Ｈと、基準電圧Ｖｒｅｆとは図示しない補償電圧発生回路により生成される。
【００１９】
本発明の特徴は、特許文献２に示された低温補償用ＭＯＳ容量素子ＭＬと、高温補償用
ＭＯＳ容量素子ＭＨとを備えた温度補償回路に、トランジスタＱ（ＰチャネルＭＯＳ−Ｆ
ＥＴ）と容量Ｃ５との直列接続回路を並列接続させ、メモリ回路１５からの信号によりト
ランジスタＱをスイッチ回路として動作させることである。つまり、トランジスタＱをＯ
Ｎさせれば、低温及び高温用ＭＯＳ容量素子ＭＬ、ＭＨからなる温度補償回路に、容量Ｃ
５が並列接続された温度補償回路となり、トランジスタＱをＯＦＦにすれば低温及び高温
用ＭＯＳ容量素子ＭＬ、ＭＨからなる温度補償回路のままであり、温度補償回路の補償感
度を切り替えることができる。
【００２０】
図４、図５は温度補償回路１０の周波数補償特性、つまり印加電圧（Ｖ）−周波数偏差
（ｐｐｍ）特性を示す図で、シミュレーションにより求めたものである。図４、５の破線
はトランジスタＱがＯＦＦ（非導通）の場合、実線はトランジスタＱがＯＮ（導通）の場
合の周波数補償特性である。図４は低温側の補償特性、図５は高温側の周波数補償特性で
ある。このように、補償回路１０のトランジスタＱをＯＮ、ＯＦＦさせることにより、周
波数補償特性を変えることができる。
圧電振動子Ｘの諸定数、特に容量比により圧電振動子の素子感度が大きく影響されるの
で、素子感度と周波数温度特性に応じてメモリ回路１５の信号を制御し、圧電振動子Ｘに
適した周波数補償特性とする。従来のＩＣ回路では、ＩＣ回路が一旦設計されると低温及
び高温用ＭＯＳ容量素子ＭＬ、ＭＨとからなる温度補償回路は一義的に決定される。そこ
で、本発明のようにメモリ回路１５からの信号により補償感度を切り替えることにより温
度補償回路に柔軟性を持たせ、ＩＣ回路を汎用的に用いることが可能となる。
また、共通の容量Ｃ５を用いて低温用ＭＯＳ容量素子ＭＬと高温用ＭＯＳ容量素子ＭＨ
の感度特性を共に調整することが可能であるのでＩＣ回路の簡素化に伴う温度補償型圧電
発振器の小型化に有効である。
【００２１】
図６は、第３の実施例の温度補償型圧電発振器の回路構成を示す図であり、図６に示す
温度補償回路１１（可変容量回路）が図３の温度補償回路１０と異なる点は、トランジス
タＱ（ＰチャネルＭＯＳ−ＦＥＴ）のバックゲートをソースに接続した点である。トラン
ジスタＱのバックゲートが基準電圧Ｖｒｅｆに接続されるので、図３の場合の電源Ｖｃｃ
に接続される場合に比べて、温度補償型圧電発振器３の電源電圧の変動に対する周波数変
動を抑えることができる利点がある。
これはトランジスタＱのバックゲートが基準電圧に接続されることで、電源電圧の変動
の影響を受けなくなるためである。バックゲートの電位が変動すると、トランジスタＱの
寄生容量が変化し発振回路の容量が微小ながら変化することで周波数を変動させる原因と
なる。
【００２２】
図７は第４の実施例の温度補償型圧電発振器４の構成を示す回路図である。図３に示し
た温度補償型圧電発振器２と異なる点は、温度補償回路１２（可変容量回路）がトランジ
スタＱにＮチャネルＭＯＳ−ＦＥＴを用い、バックゲートを接地した点である。基準電圧
Ｖｒｅｆが高い場合、トランジスタＱをＯＮ動作させる際にＶGSを十分確保する必要があ
る。一般的にＰチャネルＭＯＳに比べて素子サイズを小型で構成できるメリットがある。
【００２３】
図８は第５の実施例の温度補償型圧電発振器５の構成を示す回路図である。図３に示し
た温度補償型圧電発振器２と異なる点は、温度補償回路１３（可変容量回路）がトランジ
スタＱ１、Ｑ２の構成であり、トランジスタＱ１にＰチャネルＭＯＳ−ＦＥＴを、トラン
ジスタＱ２にＮチャネルＭＯＳ−ＦＥＴを用い、トランジスタＱ１とＱ２とを抱き合わせ
するように並列接続したトランスファーゲート構成とした点である。トランジスタＱ１の
バックゲートはソースに接続し、トランジスタＱ２のバックゲートは接地し、トランジス
タＱ１、Ｑ２のゲートにはメモリ回路１５からの信号を加えるが一方のゲートには反転し
た信号を加える必要がある。スイッチ回路としてトランスファーゲート構成のトランジス
タを用いると、ＯＮした際の抵抗を小さくできるという利点がある。
【図面の簡単な説明】
【００２４】
【図１】本発明に係る電圧制御型圧電発振器の構成を示す回路図。
【図２】（ａ）は固定容量、（ｂ）は可変容量の構成回路。
【図３】第２の実施例の温度補償型圧電発振器の構成を示す回路図。
【図４】温度補償回路の低温部シミュレーション特性を示した図。
【図５】温度補償回路の高温部シミュレーション特性を示した図。
【図６】第３の実施例の温度補償型圧電発振器の構成を示す回路図。
【図７】第４の実施例の温度補償型圧電発振器の構成を示す回路図。
【図８】第５の実施例の温度補償型圧電発振器の構成を示す回路図。
【図９】従来の電圧制御型圧電発振器の構成を示す回路図。
【図１０】従来の温度補償型圧電発振器の構成を示す回路図。
【図１１】ＭＯＳ容量素子の電圧−容量特性を示した図。
【符号の説明】
【００２５】
１、２、３、４  温度補償型圧電発振器、６  発振回路、８  可変容量回路、１０、１
１、１２、１３  温度補償回路、１５  メモリ回路、Ｘ  圧電振動子、Ｔｒ  トランジス
タ、Ｑ、Ｑ１、Ｑ２、・・Ｑｉ、Ｑｎ  トランジスタ、Ｃｏ、Ｃ１、Ｃ２、Ｃ３Ｃ４、Ｃ
５、Ｃ５１、Ｃ５２、Ｃ５ｎ  容量、Ｒ１、Ｒ２、Ｒ５、Ｒ６、Ｒ７、ＲE  抵抗、  Ｖ
ｒｅｆ  基準電圧、ＶＬ  低温用補償電圧、ＶＨ  高温用補償電圧、Ａｍｐ  増幅器
【図１】
2009124215.tif 000003
【図２】
2009124215.tif 000004
【図３】
2009124215.tif 000005
【図４】
2009124215.tif 000006
【図５】
2009124215.tif 000007
【図６】
2009124215.tif 000008
【図７】
2009124215.tif 000009
【図８】
2009124215.tif 000010
【図９】
2009124215.tif 000011
【図１０】
2009124215.tif 000012
【図１１】
2009124215.tif 000013