(57)【要約】【課題】データ読み書きの繰り返しによるＶｔｈの変動を抑制する。【解決手段】本発明の半導体装置は、第１の層間絶縁膜１中に形成された下層配線２を備え、第１の層間絶縁膜１と下層配線２の上に形成された絶縁膜３を備え、絶縁膜３の上に形成された第２の層間絶縁膜４を備え、第２の層間絶縁膜４の上に形成され下層配線２にビアホール６を介して接続されたＡｌ製の上層配線５を備え、上層配線５の上面および側面に形成されたアルミナ膜８を備え、上層配線５の上に形成された第３の層間絶縁膜９を備えたものである。【選択図】図１
2009231460.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された第１の層間絶縁膜中に半導体素子に接続された下層配線を形成する工程と、
前記第１の層間絶縁膜と下層配線上に絶縁膜を形成する工程と、
前記絶縁膜上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜および前記絶縁膜中にビアホールを形成する工程と、
前記第２の層間絶縁膜上にビアホールを介して前記下層配線に接続され、前記第２の層間絶縁膜の上面レベルより上方に位置する上面および側面を有する、アルミニウムからなる上層配線を形成する工程と、
前記上層配線の上面および側面に酸化によりアルミナ膜を形成する工程と、
前記上層配線上に第３の層間絶縁膜を形成する工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記アルミナ膜は、前記上層配線を酸素雰囲気中でアニール処理することにより形成されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記アルミナ膜は、前記上層配線をＯ２−ＩＭＰＬＡ処理、Ｏ２プラズマ処理または陽極酸化処理のいずれかにて形成されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
半導体基板上に形成された第１の層間絶縁膜中に形成された下層配線と、
前記第１の層間絶縁膜と前記下層配線の上に形成された絶縁膜と、
前記絶縁膜の上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜の上に形成され、ビアホールを介して前記下層配線に接続されたアルミニウムからなり、前記第２の層間絶縁膜の上面レベルより上方に位置する側面および上面を有する上層配線と、
前記上層配線の上面および側面に形成されたアルミナ膜と、
前記上層配線上および前記第２の層間絶縁膜上に形成された第３の層間絶縁膜と
を備えたことを特徴とする半導体装置。
【請求項５】
前記アルミナ膜の膜厚は、５ｎｍ以上１５ｎｍ以下であることを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラッシュメモリ装置において、データの読み書きを繰り返したときに、しきい値電圧（Ｖｔｈ）の変動を極力抑制することが可能な半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ＮＡＮＤ型またはＮＯＲ型フラッシュメモリ装置においては、データを繰り返し読み書きすると、トランジスタを稼動させるしきい値電圧（Ｖｔｈ）が変動してしまうという問題点が存在する。このデータ読み書きの繰り返しによるＶｔｈの変動は、製造工程中の水素の半導体素子への拡散が大きく影響していることが知られている。この水素の半導体素子への拡散を抑止する構成の一例として、特許文献１に記載された半導体装置が知られている。
【０００３】
上記特許文献１に記載された半導体装置においては、半導体素子に接続する金属配線層として用いるＡｌ配線の上にシリコン酸化膜とシリコン窒化膜をした後、その上に水素の拡散を抑止する抑止膜としてアルミナ（Ａｌ２Ｏ３）膜を形成している。この構成によれば、アルミナ膜により製造工程中の水素の半導体素子への拡散を抑制できるから、Ｖｔｈの変動を抑え込むことができる。
【０００４】
しかし、上記した特許文献１に記載された半導体装置の場合、スパッタ法やＣＶＤ法によりアルミナ膜を形成する工程が別途必要になるので、工程数が増えてしまうという問題点が新たに発生する。
【特許文献１】特開２００６−２７８９４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、データ読み書きの繰り返しによるＶｔｈの変動を抑制することができる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の半導体装置の製造方法は、半導体基板上に形成された第１の層間絶縁膜中に半導体素子に接続された下層配線を形成する工程と、前記第１の層間絶縁膜と下層配線上に絶縁膜を形成する工程と、前記絶縁膜上に第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜および前記絶縁膜中にビアホールを形成する工程と、前記第２の層間絶縁膜上にビアホールを介して前記下層配線に接続され、前記第２の層間絶縁膜の上面レベルより上方に位置する上面および側面を有する、アルミニウムからなる上層配線を形成する工程と、前記上層配線の上面および側面に酸化によりアルミナ膜を形成する工程と、前記上層配線上に第３の層間絶縁膜を形成する工程とを備えたところに特徴を有する。
【発明の効果】
【０００７】
本発明によれば、データ読み書きの繰り返しによるＶｔｈの変動を抑制することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明をＮＡＮＤ型（またはＮＯＲ型）フラッシュメモリ装置の金属配線構造に適用した場合の一実施形態について、図面を参照しながら説明する。まず、図１は、本実施形態の金属配線構造の断面構成を模式的に示す図である。この図１に示すように、半導体基板上に形成された半導体素子の上に、例えばｄＴＥＯＳ膜（プラズマＣＶＤにより形成されたシリコン酸化膜）からなる第１の層間絶縁膜１が形成されている。この第１の層間絶縁膜１の上面中には、例えばＣｕ配線からなる下層配線２が形成されている。下層配線２は、半導体素子の電極に接続されている。
【０００９】
層間絶縁膜１と下層配線２の上には、例えばシリコン窒化膜（ＳｉＮ）からなる絶縁膜３が形成されている。この絶縁膜３上には、例えばｄＴＥＯＳ膜からなる第２の層間絶縁膜４が形成されている。第２の層間絶縁膜４上には、例えばアルミニウム（Ａｌ）配線からなる上層配線５が形成されている。上層配線５は、層間絶縁膜４に形成されたビアホール６を介して下層配線２と接続されている。尚、層間絶縁膜４と上層配線５との間には、ライナー材７が形成されている。この上層配線５は、層間絶縁膜４の上面レベルより上方に位置する側面および上面を備えた構成となっている。
【００１０】
上記上層配線５の上面および側面には、Ａｌ酸化物層として例えば膜厚が１０ｎｍのアルミナ（Ａｌ２Ｏ３）膜８が形成されている。尚、詳しくは後述するが、上記アルミナ膜８の膜厚は５〜１５ｎｍであれば、水素拡散を抑止することが可能であると共に、配線抵抗を小さくすることができる。更に、上層配線５の上には、例えばＨＤＰからなる第３の層間絶縁膜９が形成されている。
【００１１】
次に、上記した構成の半導体装置の配線構造を製造する工程について、図２ないし図７を参照して説明する。まず、図２に示すように、半導体素子が配置された半導体基板の上に形成された例えばｄＴＥＯＳ膜からなる第１の層間絶縁膜１の表層中に、例えばＣｕ配線からなる下層配線２を形成する。この後、第１の層間絶縁膜１と下層配線２の上に、例えばシリコン窒化膜からなる絶縁膜３を形成する。そして、絶縁膜３上に、例えばｄＴＥＯＳ膜からなる第２の層間絶縁膜４を形成する。
【００１２】
この後、図３に示すように、リソグラフィ技術とドライエッチング技術により、第２の層間絶縁膜４に対して、下層配線２と電気的接続を行うためのビアホール６を形成する加工を行う。そして、図４に示すように、ビアホール６内及び第２の層間絶縁膜４上にライナー材７の膜を形成する。続いて、ライナー材７上に、即ち、上記ビアホール６内及び第２の層間絶縁膜４上に、ＰＶＤ−Ａｌリフロー埋め込みプロセスによってＡｌを埋め込み、第２の層間絶縁膜４上にＡｌ層１０を形成する。その後、図５に示すように、リソグラフィ技術とドライエッチング技術によってＡｌ層１０を加工することにより、層間絶縁膜４の上面レベルより上方に位置する側面および上面を備えた所望のパターンの上層配線５を形成する。
【００１３】
次に、例えば酸素雰囲気中でアニールを実行することにより、図６に示すように、上層配線５の露出した上面および側面に、Ａｌ酸化物層として例えばアルミナ（Ａｌ２Ｏ３）層８を形成する。この場合、アニール時間を制御することにより、アルミナ膜８の膜厚を制御することが可能である。具体的には、アニール時間を、０分、３０分、６０分、・・と制御することにより、膜厚が２ｎｍ（自然酸化膜に相当する膜厚）、５ｎｍ、１０ｎｍ、１５ｎｍ、２０ｎｍの各アルミナ膜８を形成することができる。この後、図１に示すように、上層配線５に、例えばＨＤＰを埋め込むことにより、層間絶縁膜９を形成する。これにより、配線構造（配線層）が形成された。
【００１４】
ここで、上述した本実施形態の配線層形成方法により、配線層を形成したフラッシュメモリ装置について、データの読み書きを繰り返し実行し、Ｖｔｈの変動量を評価した。この評価結果を下記の表１に示す。
【００１５】
【表１】
2009231460.tif 000003
この表１においては、アルミナ膜８が無しの場合（即ち、膜厚が２ｎｍの自然酸化膜が存在する場合）のＶｔｈの変動量を「１」とし、その場合の配線抵抗を「１」と設定した。上記表１の結果から、次のことが明確にわかる。即ち、アルミナ膜８の膜厚を５ｎｍとすると、Ｖｔｈの変動量が３割小さくなる（改善する）。また、アルミナ膜８の膜厚を１０ｎｍとすると、Ｖｔｈの変動量が４割小さくなる。更に、アルミナ膜８の膜厚を１５ｎｍ、２０ｎｍ、即ち、膜厚を１０ｎｍ以上とすると、Ｖｔｈの変動量に変化は見られず、４割小さいままであった。これに対して、上層配線５の配線抵抗は、アルミナ膜８の膜厚の増加に伴い、少しずつ大きくなる傾向が見られた。具体的には、アルミナ膜８の膜厚を５ｎｍ、１０ｎｍ、１５ｎｍ、２０ｎｍと変化させると、配線抵抗は、「１．０３」、「１．０６」、「１．０９」、「１．１２」と増大する。
【００１６】
従って、上記表１から、アルミナ膜８の膜厚が、５ｎｍ以上１５ｎｍ以下の場合、配線抵抗の増加を１割以下に抑えることができると共に、Ｖｔｈの変動量を抑制する（即ち、製造工程中の水素の半導体素子への拡散を抑止する）ことができるという効果が得られることがわかる。そして、本実施形態の場合、上層配線５の上面および側面にアルミナ膜８を形成するに際して、酸素雰囲気中でアニールを実行する処理を追加するだけであるから、従来構成とは異なり、スパッタリングやＣＶＤなどの工程を設けることなく（工程数を増やすことなく）、半導体素子への水素拡散を抑止することができる。
【００１７】
（他の実施形態）
本発明は、上記実施形態にのみ限定されるものではなく、次のように変形または拡張できる。上層配線５の上面および側面にアルミナ膜８を形成する際に、本実施形態では、酸素（Ｏ２）雰囲気中でアニールを実行するように構成したが、Ｏ２−ＩＭＰＬＡ、Ｏ２プラズマ処理、陽極酸化等によってアルミナ膜を形成しても良く、同様の効果を期待できる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態を示す半導体装置の配線構造の模式的な断面図
【図２】製造工程の一段階における模式的な断面図（その１）
【図３】製造工程の一段階における模式的な断面図（その２）
【図４】製造工程の一段階における模式的な断面図（その３）
【図５】製造工程の一段階における模式的な断面図（その４）
【図６】製造工程の一段階における模式的な断面図（その５）
【符号の説明】
【００１９】
図面中、１は第１の層間絶縁膜、２は下層配線、３は絶縁膜、４は第２の層間絶縁膜、５は上層配線、６はビアホール、８はアルミナ膜、９は第３の層間絶縁膜である。
【図１】
2009231460.tif 000004
【図２】
2009231460.tif 000005
【図３】
2009231460.tif 000006
【図４】
2009231460.tif 000007
【図５】
2009231460.tif 000008
【図６】
2009231460.tif 000009