(57)【要約】【課題】周期ズレが発生しても、電子内視鏡からプロセッサへデジタル信号で伝送された画像信号を使って画像処理を行う。【解決手段】プロセッサは、電子内視鏡において撮像により得られた画像信号をデジタル信号で受信するデジタル信号受信部を備える。画像信号をアナログ信号で受信するアナログ信号受信部を備える。デジタル信号受信部で受信した画像信号を記録し、記録した順に読み出しするＦＩＦＯメモリを備える。デジタル信号の画像信号であってＦＩＦＯメモリから読み出しされたものと、アナログ信号の画像信号のいずれか一方に画像処理を施す画像処理部を備える。デジタル信号受信部からの画像信号の出力状態に応じて、画像処理を施す画像信号をデジタル信号とアナログ信号との間で切換を行う制御部を備える。ＦＩＦＯメモリから読み出しされたデジタル信号の画像信号をフィールドごとに記録し、画像処理部に出力するフィールドメモリを備える。【選択図】図２
2009112785.tif 000002
【特許請求の範囲】
【請求項１】
電子内視鏡において撮像により得られた画像信号をデジタル信号で受信するデジタル信号受信部と、
前記画像信号をアナログ信号で受信するアナログ信号受信部と、
前記デジタル信号受信部で受信した画像信号を記録し、記録した順に読み出しするＦＩＦＯメモリと、
前記デジタル信号の画像信号であって前記ＦＩＦＯメモリから読み出しされたものと、前記アナログ信号の画像信号のいずれか一方に画像処理を施す画像処理部と、
前記デジタル信号受信部からの画像信号の出力状態に応じて、前記画像処理を施す画像信号をデジタル信号とアナログ信号との間で切換を行う制御部と、
前記ＦＩＦＯメモリから読み出しされた前記デジタル信号の画像信号をフィールドごとに記録し、前記画像処理のために、前記画像処理部に出力する第１、第２フィールドメモリとを備えることを特徴とする内視鏡装置のプロセッサ。
【請求項２】
前記ＦＩＦＯメモリから読み出しされた前記デジタル信号の画像信号に周期ズレが無い場合には、第１、第２フィールドメモリを介さずに、前記ＦＩＦＯメモリから前記画像処理部へ前記画像信号の出力が行われ、
前記ＦＩＦＯメモリから読み出しされた前記デジタル信号の画像信号に周期ズレがある場合には、周期ズレを解消し、且つ前記第１、第２フィールドメモリを介して、前記ＦＩＦＯメモリから前記画像処理部へ前記画像信号の出力が行われることを特徴とする請求項１に記載のプロセッサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内視鏡装置に関し、特に電子内視鏡からプロセッサへの画像信号の伝送を、デジタル信号で行う装置に関する。
【背景技術】
【０００２】
従来、電子内視鏡とプロセッサとの間の信号伝送についてデジタル信号で行う装置が提案されている。電子内視鏡からプロセッサにデジタル信号で伝送された画像信号を、画像処理を施す画像処理部に出力する際、記録された順にデータの取り出しか可能なＦＩＦＯメモリを介して行われる形態が考えられる。この場合、構造が簡素化でき、さらにデータの書き込みと読み出しのクロック周波数を変えることによって周波数変換を行うことが出来るというメリットを有していた。
【０００３】
例えば、特許文献１は、アナログ信号をデジタル信号に変換した状態でＦＩＦＯメモリに格納する形態を開示する。また、特許文献２は、ＦＩＦＯメモリを用いて画像処理がしやすい周波数に周波数変換を行う形態を開示する。
【特許文献１】特許２７２３２７２号公報
【特許文献２】特開２００６−２５５１０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、ＦＩＦＯメモリを使う場合であって、データ書き込み側のクロックパルス周波数とデータ読み出し側のクロックパルス周波数との相関関係が崩れた場合には周期ズレを起こすおそれがある。周期ズレを起こした場合には、アナログ伝送で得られた画像信号を使って画像処理を行う形態が考えられるが、デジタル伝送で得られた高画質の画像信号が使えない。
【０００５】
したがって本発明の目的は、周期ズレが発生した場合であっても、電子内視鏡からプロセッサへデジタル信号で伝送された画像信号を使って画像処理を行う内視鏡装置のプロセッサを提供することである。
【課題を解決するための手段】
【０００６】
本発明に係る内視鏡装置のプロセッサは、電子内視鏡において撮像により得られた画像信号をデジタル信号で受信するデジタル信号受信部と、画像信号をアナログ信号で受信するアナログ信号受信部と、デジタル信号受信部で受信した画像信号を記録し、記録された順に読み出しされるＦＩＦＯメモリと、デジタル信号の画像信号であってＦＩＦＯメモリから読み出しされたものと、アナログ信号の画像信号のいずれか一方に画像処理を施す画像処理部と、デジタル信号受信部からの画像信号の出力状態に応じて、画像処理を施す画像信号をデジタル信号とアナログ信号との間で切換を行う制御部と、ＦＩＦＯメモリから読み出しされたデジタル信号の画像信号をフィールドごとに記録し、画像処理のために、画像処理部に出力する第１、第２フィールドメモリとを備える。
【０００７】
好ましくは、ＦＩＦＯメモリから読み出しされたデジタル信号の画像信号に周期ズレが無い場合には、第１、第２フィールドメモリを介さずに、ＦＩＦＯメモリから画像処理部へ画像信号の出力が行われ、ＦＩＦＯメモリから読み出しされたデジタル信号の画像信号に周期ズレがある場合には、周期ズレを解消し、且つ第１、第２フィールドメモリを介して、ＦＩＦＯメモリから画像処理部へ画像信号の出力が行われる。
【発明の効果】
【０００８】
以上のように本発明によれば、周期ズレが発生した場合であっても、電子内視鏡からプロセッサへデジタル信号で伝送された画像信号を使って画像処理を行う内視鏡装置のプロセッサを提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明にかかる実施形態について、図１〜３を用いて説明する。本実施形態における内視鏡装置１は、電子内視鏡１０、プロセッサ５０、及びモニターなどの画像表示装置９０を備える電子内視鏡装置である。
【００１０】
電子内視鏡１０は、光ファイバケーブル１１、配光レンズ１２、対物レンズ１３、撮像素子１４、撮像素子アンプ１５、第１タイミングコントローラ１６、第１映像信号処理部１７、励起光カットフィルタ２０、第１システムコントロール部３３、撮像素子ドライバ３４、及び操作部４４を有し、プロセッサ５０などの光源装置側の光源７３からの通常白色光またはレーザーダイオード８２からの励起光を、配光レンズ１２を介して、被写体である体内を照射し、対物レンズ１３を介して撮像素子１４で撮像する。
【００１１】
第１映像信号処理部１７は、ＣＤＳ１７ａ、Ａ／Ｄコンバータ１７ｂ、スコープ側ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）１７ｃ、ＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）パラレルシリアル変換部１７ｄ、クロック発振器１７ｅ、ＤＳＰ１７ｆ、Ｄ／Ａコンバータ１７ｇ、ローパスフィルタ１７ｈ、及びバンドパスフィルタ１７ｉを有する。
【００１２】
プロセッサ５０は、集光レンズ５１、光学ユニット５３、第２映像信号処理部５８、画像処理部５９、後段映像信号処理部６０、第２システムコントロール部７１、第２タイミングコントローラ７２、光源７３、シャッタ制御ドライバ７４ａ、シャッタ用モータ７４ｂ、ロータリーシャッタ７４ｃ、退避制御ドライバ７５ａ、退避用モータ７５ｂ、絞り制御ドライバ７６ａ、絞り用モータ７６ｂ、絞り７６ｃ、ＬＤドライバ８１、レーザーダイオード８２、及びビームスプリッタＢＳを有し、電子内視鏡１０に照明光、及び電力を供給し、電子内視鏡１０で撮像された被写体の画像信号について画像処理を行い、画像表示装置９０で観察可能なビデオ信号に変換する。
【００１３】
第２映像信号処理部５８は、ＬＶＤＳシリアルパラレル変換部５８ａ、画素数変換部５８ｂ、ＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ  Ｆｉｒｓｔ−Ｏｕｔ）メモリ５８ｃ、第１セレクタ回路５８ｄ、第１画素加算回路５８ｅ、第２画素加算回路５８ｆ、画素減算回路５８ｇ、第１タイミング制御回路５８ｈ、第２タイミング制御回路５８ｉ、第１フィールドメモリ５８ｊ、第２フィールドメモリ５８ｋ、第２セレクタ回路５８ｍ、セレクタ制御回路５８ｎ、ビデオデコーダ５８ｐ、及び水晶発振子５８ｑを有する。
【００１４】
画素数変換部５８ｂ、ＦＩＦＯメモリ５８ｃ、第１セレクタ回路５８ｄ、第１画素加算回路５８ｅ、第２画素加算回路５８ｆ、画素減算回路５８ｇ、第１タイミング制御回路５８ｈ、第２タイミング制御回路５８ｉ、第２セレクタ回路５８ｍ、及びセレクタ制御回路５８ｎは、プロセッサ側ＦＰＧＡ（図２の破線参照）を構成する。
【００１５】
まず、電子内視鏡１０の各部について説明する。光ファイバケーブル１１は、光源７３からの通常白色光又はレーザーダイオード８２からの励起光を電子内視鏡１０の先端部分に伝達する。光ファイバケーブル１１によって伝達された光は、配光レンズ１２を介して、被写体に照射される。
【００１６】
撮像素子１４は、対物レンズ１３、励起光カットフィルタ２０を介して入射した被写体における反射光（被写体像、レーザーダイオード８２からの励起光を照射した場合は蛍光）を、光学像として撮像する。励起光カットフィルタ２０は、レーザーダイオード８２から出射される光の波長帯域を含む短い波長帯域の光を除去する。撮像素子アンプ１５は、撮像により得られた光学像に関する画像信号を増幅する。撮像素子アンプ１５における増幅率は、第１タイミングコントローラ１６によって調整される。例えば、レーザーダイオード８２からの励起光を照射して得られる信号レベルの低い蛍光画像の場合に、増幅率を高める調整が行われる。
【００１７】
なお、レーザーダイオード８２が出力（発光）する励起光の波長帯域は、可視光よりも短い波長帯域に設定され、励起光カットフィルタ２０を透過する光の波長帯域は、励起光に基づく蛍光や可視光の波長帯域を含むように設定される。このため、励起光カットフィルタ２０によって、光源７３からの通常白色光を使った撮像において、青成分が欠けるなどの問題は生じない。
【００１８】
第１タイミングコントローラ１６は、第１システムコントロール部３３の制御に基づいて、電子内視鏡１０の各部にタイミングパルスを供給し、各部の動作タイミングを制御する。特に、第１タイミングコントローラ１６は、撮像素子１４を駆動する撮像素子ドライバ３４や、第１映像信号処理部１７の各部にタイミングパルスを供給する。
【００１９】
また、第１タイミングコントローラ１６は、プロセッサ５０の第２タイミングコントローラ７２に対して、第１映像信号処理部１７から出力する画像信号の種類（通常白色画像に基づく画像信号か、蛍光画像に基づく画像信号か）を特定する信号を出力する。
【００２０】
第１映像信号処理部１７は、画像信号について、相関二重サンプリング処理やノイズ除去などの前段の画像処理を行う。具体的には、撮像素子アンプ１５で増幅された画像信号は、ＣＤＳ１７ａで相関二重サンプリング処理が施され、Ａ／Ｄコンバータ１７ｂでデジタル信号に変換される。デジタル信号は、スコープ側ＦＰＧＡ１７ｃを介して、プロセッサ５０にデジタル信号で伝送する経路と、アナログ信号で伝送する経路に出力される。ノイズ除去は、ＦＰＧＡなどで、蛍光画像と通常白色画像とに分けられ且つ時系列に並べられた画像信号を重み付け係数を乗算した上で平均化することにより行われる。
【００２１】
デジタル信号で伝送する経路では、ＬＶＤＳパラレルシリアル変換部１７ｄが、クロック発振器１７ｅが出力する第１クロックパルス（２８．６３６ＭＨｚ）に基づいて、デジタルの画像信号を、パラレルデータからシリアルデータに変換して、プロセッサ５０の第２映像信号処理部５８のＬＶＤＳシリアルパラレル変換部５８ａに出力する。
【００２２】
アナログ信号で伝送する経路では、デジタルの画像信号について、ＤＳＰ１７ｆがＹＣ分離などの画像処理を行い、Ｄ／Ａコンバータ１７ｇでアナログ信号に変換され、Ｙ信号はローパスフィルタ１７ｈを介して、所定の高周波成分が除去された状態で、プロセッサ５０の第２映像信号処理部５８のビデオデコーダ５８ｐに出力される。Ｃ信号はバンドパスフィルタ１７ｉを介して、所定の帯域だけ残された状態で、プロセッサ５０の第２映像信号処理部５８のビデオデコーダ５８ｐに出力される。
【００２３】
次に、プロセッサ５０の各部について説明する。第２映像信号処理部５８は、電子内視鏡１０から送信されたデジタルの画像信号、及びアナログの画像信号のいずれかを切り替えて画像処理部５９に出力する。
【００２４】
デジタル信号で伝送する経路では、ＬＶＤＳシリアルパラレル変換部５８ａが、受信したシリアルデータをパラレルデータに変換し、画素数変換部５８ｂ、及びセレクタ制御回路５８ｎに出力する。
【００２５】
セレクタ制御回路５８ｎは、ＬＶＤＳシリアルパラレル変換部５８ａからパラレルデータの画像信号の出力が行われているか否かを判断する。行われている場合には、セレクタ制御部５８ｎは、第２セレクタ回路５８ｍを第１セレクタ回路５８ｄか画素減算回路５８ｇのいずれかに接続し、行われていない場合には、第２セレクタ回路５８ｍをビデオデコーダ５８ｐに接続する。
【００２６】
画素数変換部５８ｂは、パラレルデータの信号について画像表示装置９０の表示画素に画素数変換を行う。ＦＩＦＯメモリ５８ｃは、画素数変換部５８ｂからの画像信号を一時記録し、記録された順にデータを第１セレクタ回路５８ｄ、及び第１、第２フィールドメモリ５８ｊ、５８ｋに出力する。
【００２７】
ＦＩＦＯメモリ５８ｃから出力された画像信号に周期ズレが生じていない場合は、第１セレクタ回路５８ｄ、及び第２セレクタ回路５８ｍを介して、ＦＩＦＯメモリ５８ｃから読み出しされた画像信号が、画像処理部５９に出力される。第２セレクタ回路５８ｍは、周期ズレが発生しない通常使用時においては、第１セレクタ回路５８ｄと接続され、周期ズレが発生している場合には、画素減算回路５８ｇと接続され、デジタルの画像信号が検出されない場合には、ビデオデコーダ５８ｐと接続される。ＦＩＦＯメモリ５８ｃへのデータ書き込みは、クロック発振器１７ｅが出力する第１クロックパルス（２８．６３６ＭＨｚ）に基づいて行われる。ＦＩＦＯメモリ５８ｃからのデータ読み出しは、水晶発振子５８ｑで出力されビデオデコーダ５８ｐを含むＰＬＬ回路でＰＬＬロック（調整）された第２クロックパルス（２７ＭＨｚ）に基づいて行われる。第２クロックパルスは、ビデオデコーダ５８ｐに入力されるＣ信号に含まれるサブキャリア信号（３．５７９５４ＭＨｚ）を逓倍して得られるクロックパルスであり、サブキャリア信号の周波数は第１クロックパルスの周波数の１／８であるから、第１クロックパルスと第２クロックパルスとは一定の相関関係を有する。従って、第１クロックパルスと第２クロックパルスを用いてＦＩＦＯメモリ５８ｃのデータ書き込み及び読み出しを行う場合、通常周期ズレは発生しないが、ＰＬＬ回路の不良や、電子内視鏡１０のプロセッサ５０からの取り外し時などデジタル信号が断絶した場合などに、第２クロックパルスの周波数と第１クロックパルスの周波数との相関関係が崩れて、周期ズレが発生することが起こりうる。
【００２８】
ＦＩＦＯメモリ５８ｃから読み出しされる画像信号の画素数が所定の画素数より少ないデータ欠落状態にあると第１セレクタ回路５８ｄが判断し、第１画素加算回路５８ｅがデータ欠落を解消させるためのダミーの画素情報を出力して画素加算を行う場合、及び第１タイミング制御回路５８ｈが、ＦＩＦＯメモリ５８ｃに一時記録されたデータ量が所定の上限値を上回るか所定の下限値を下回ったと判断した場合に、周期ズレが発生したと判断される。この場合、ＦＩＦＯメモリ５８ｃから、第２画素加算回路５８ｆを介して、第１、第２フィールドメモリ５８ｊ、５８ｋに書き込みされた画像信号が、画素減算回路５８ｇ、及び第２セレクタ回路５８ｍを介して、画像処理部５９に出力される。
【００２９】
具体的には、ＦＩＦＯメモリ５８ｃから読み出しされた画像信号は、第２画素加算回路５８ｆで、ＦＩＦＯメモリ５８ｃに一時記録されたデータ量が所定の下限値を下回った場合のデータ欠落を解消する画素加算が行われ、正規１Ｈ（１ライン分の）以上のデータ数（ＮＴＳＣの場合１７１６サンプル）を有する画像信号の状態で、第１、第２フィールドメモリ５８ｊ、５８ｋにフィールドごとに交互に一時記録される。一時記録された画像信号は、読み出された後、画素減算回路５８で、ＦＩＦＯメモリ５８ｃに一時記録されたデータ量が所定の上限値を上回った場合のデータ過剰を解消する画素減算が行われ、正規１Ｈ（１ライン分）のデータ（ＮＴＳＣの場合１７１６サンプル）を有する画像信号の状態で、第２セレクタ回路５８ｍを介して画像処理部５９に出力される。フィールド間の追い越しや追いつきの防止など、第１、第２フィールドメモリ５８ｊ、５８ｋへのデータ書き込み、読み出しのタイミング制御は、第２タイミング制御回路５８ｉによって行われる。
【００３０】
アナログ信号で伝送する経路では、ビデオデコーダ５８ｐでアナログの画像信号が再びデジタル信号に変換され、第２セレクタ回路５８ｍに出力される。ビデオデコーダ５８ｐは、水晶発振子５８ｑから出力された第２クロックパルス（２７ＭＨｚ）をＦＩＦＯメモリ５８ｃに出力する。
【００３１】
画像処理部５９に出力された画像信号は、画像信号における輝度情報が絞り制御ドライバ７６ａに出力され、絞り７６ｃの絞り制御に用いられる。また、蛍光画像の画像信号に関する輝度情報は、蛍光画像用の輝度閾値と比較され、比較結果が増幅度信号として、第１タイミングコントローラ１６に送信され、撮像素子アンプ１５の増幅率調整に用いられる。
【００３２】
後段映像信号処理部６０では、画像表示装置９０で表示可能な映像信号への変換など後段の画像処理が行われる。例えば、後段映像信号処理部６０は、操作部４４の操作に対応して、光源７３からの光に基づく通常白色画像の１画面表示と、光源７３からの光に基づく通常白色画像とレーザーダイオード８２からの励起光に基づく蛍光画像との２画面表示などの画像処理を行う。
【００３３】
第２システムコントロール部７１は、操作部４４の操作などに基づいて、プロセッサ５０の各部を制御する。第２タイミングコントローラ７２は、プロセッサ５０の各部にタイミングパルスを供給し、各部の動作タイミングを制御する。
【００３４】
光源７３は、キセノンランプ光源などの光源装置であり、第２システムコントロール部７１の制御に基づいて、被写体を照らす照明光（通常白色光）を発光する。光源７３から発光された照明光は、ロータリーシャッタ７４ｃの遮光部（不図示）で遮光されるか、またはロータリーシャッタ７４ｃの開口部（不図示）を透過し、絞り７６ｃで光量調節が行われ、ビームスプリッタＢＳ、集光レンズ５１、光ファイバケーブル１１、配光レンズ１２を介して電子内視鏡１０の先端部から被写体に向けて照射される。
【００３５】
ロータリーシャッタ７４ｃは、開口部と遮光部を有し、シャッタ制御ドライバ７４ａ及びシャッタ用モータ７４ｂによって、光源７３から出射される光の光軸に垂直な軸を中心に回転する。光源７３から出射される光が光源７３からの光で被写体を照明する照明期間（１フィールド）に開口部を透過し、レーザーダイオード８２からの光で被写体を照明する遮光期間（１フィールド）に遮光部で遮光するように、ロータリーシャッタ７４ｃの形状や、回転制御が行われる。従って、フィールドごとに、撮像素子１４における撮像で得られる画像が通常白色画像と蛍光画像とに切り替えられる。
【００３６】
レーザーダイオード８２を使った被写体照射が行われない場合（光源７３からの光に基づく通常白色画像の１画面表示の場合）には、ロータリーシャッタ７４ｃは、退避制御ドライバ７５ａ及び退避用モータ７５ｂによって、移動せしめられ（図１の点線矢印方向）、光源７３から出射される光の光路上から退避する。この場合、撮像素子１４における撮像で得られる画像は、総てのフィールドにおいて通常白色画像である。
【００３７】
絞り７６ｃは、絞り制御ドライバ７６ａに制御された絞り用モータ７６ｂによって回転せしめられて、光源７３からビームスプリッタＢＳへ到達する光量を調整する。絞り制御ドライバ７６ａは、画像処理部５９からの画像信号における輝度情報に基づいて絞り７６ｃの開度の制御を行う。但し、使用者による操作部４４の操作などによって手動で設定された輝度値に対応して絞り７６ｃの開度を調整してもよい。
【００３８】
ＬＤドライバ８１は、レーザーダイオード８２を駆動する。レーザーダイオード８２が出力（発光）する照明光（励起光）は、ビームスプリッタＢＳで反射され、集光レンズ５１、光ファイバケーブル１１、配光レンズ１２を介して電子内視鏡１０の先端部から被写体に向けて照射される。レーザーダイオード８２の発光タイミングは、第２タイミングコントローラ７２によって制御され、例えば、フィールドごとで且つ、ロータリーシャッタ７４ｃが光源７３からの光を遮光する遮光期間に発光する。
【００３９】
ビームスプリッタＢＳは、可視光など比較的波長の長い光を透過し、レーザーダイオード８２から出射されるレーザー光など短い波長の光を反射する。従って、光源７３からの光でビームスプリッタＢＳに入射された光の殆どは、透過して光ファイバケーブル１１に向けて出射される。また、レーザーダイオード８２からの光で、ビームスプリッタＢＳに入射された光の殆どは反射する。但し、ビームスプリッタＢＳに代えて入射した光の一部を透過し残りを反射するハーフミラーを使っても良い。
【００４０】
次に、図３のフローチャートを用いて、第２セレクタ回路５８ｍにおける接続切換の流れについて説明する。プロセッサ５０に電子内視鏡１０が接続されて、内視鏡装置１の電源がオン状態にされると、ステップＳ１１で、内視鏡装置１の各部の初期化が行われる。
【００４１】
ステップＳ１２で、セレクタ制御回路５８ｎによって、ＬＶＤＳシリアルパラレル変換部５８ａがパラレルデータを出力しているか否か、すなわち、電子内視鏡１０からデジタルで画像信号が送信されているか否かが判断される。パラレルデータを出力している場合には、ステップＳ１３で、第２セレクタ回路５８ｍは、第１セレクタ回路５８ｄと接続される。このため、第２映像信号処理部５８から画像処理部５９へは、電子内視鏡１０とプロセッサ５０との間がデジタルで信号伝送された画像信号が、第１セレクタ回路５８ｄを介して出力される。パラレルデータを出力していない場合には、ステップＳ１４で、第２セレクタ回路５８ｍは、ビデオデコーダ５８ｐと接続される。このため、第２映像信号処理部５８から画像処理部５９へは、電子内視鏡１０とプロセッサ５０との間がアナログで信号伝送された画像信号が、ビデオデコーダ５８ｐを介して出力される。
【００４２】
ステップＳ１５で、第１セレクタ回路５８ｄ及び第１タイミング制御回路５８ｈにおいて、ＦＩＦＯメモリ５８ｃからのデータ読み出しにおいて周期ズレが発生しているか否かが判断される。周期ズレが発生していない場合には、ステップＳ１２に戻される。周期ズレが発生している場合には、ステップＳ１６で、第２セレクタ回路５８ｍは、画素減算回路５８ｇと接続される。このため、第２映像信号処理部５８から画像処理部５９へは、電子内視鏡１０とプロセッサ５０との間がデジタルで信号伝送された画像信号が、第１、第２フィールドメモリ５８ｊ、５８ｋを介して出力される。
【００４３】
ステップＳ１７で、セレクタ制御回路５８ｎによって、ＬＶＤＳシリアルパラレル変換部５８ａがパラレルデータを出力しているか否か、すなわち、電子内視鏡１０からデジタルで画像信号が送信されているか否かが判断される。パラレルデータを出力している場合には、ステップＳ１７が繰り返される。このため、第２映像信号処理部５８から画像処理部５９へは、デジタルで信号伝送された画像信号が、第１、第２フィールドメモリ５８ｊ、５８ｋを介して出力される。パラレルデータを出力していない場合には、ステップＳ１４に戻される。このため、第２映像信号処理部５８から画像処理部５９へは、アナログで信号伝送された画像信号が、ビデオデコーダ５８ｐを介して出力される。
【００４４】
上記手順は、内視鏡装置１の電源がオフ状態にされた時点で終了する。従って、一度周期ズレが発生して、画素減算回路５８ｇが第２セレクタ回路５８ｍと接続されると、内視鏡装置１の電源がオフ状態にされ再度オン状態にされるまでは、第１セレクタ回路５８ｄが第２セレクタ回路５８ｍに接続されることはない。同様に、一度パラレルデータが出力されていないとして、ビデオデコーダ５８ｐが第２セレクタ回路５８ｍと接続されると、内視鏡装置１の電源がオフ状態にされ再度オン状態にされるまでは、第１セレクタ回路５８ｄや画素減算回路５８ｇが第２セレクタ回路５８ｍと接続されることはない。
【００４５】
本実施形態では、第２映像信号処理部５８から画像処理部５９へは、周期ズレが発生していない場合には、デジタルで信号伝送された画像信号が、第１セレクタ回路５８ｄを介して出力され、周期ズレが発生している場合には、デジタルで信号伝送された画像信号が、第１、第２フィールドメモリ５８ｊ、５８ｋを介して出力される。第１、第２フィールドメモリ５８ｊ、５８ｋを介した場合、フィールドメモリに書き込み、読み出しする時間分だけタイムラグが発生するが、周期ズレが発生し、画素加算などで周期ズレを解消できない状態であっても、デジタルで信号伝送された高画質の画像を画像表示装置９０などで観察することが可能になる。
【００４６】
また、デジタル信号伝送がうまく行われないなど、デジタルで信号伝送された画像信号がＬＶＤＳシリアルパラレル変換部５８ａから出力されない場合は、アナログで信号伝送された画像信号が、ビデオデコーダ５８ｐを介して出力される。
【００４７】
なお、本実施形態では、第１セレクタ回路５８ｄ、第１画素加算回路５８ｅを設け、電子内視鏡１０とプロセッサ５０との間がデジタルで信号伝送された画像信号の画像処理部５９への出力を、第１、第２フィールドメモリ５８ｊ、５８ｋを介さないで行う場合と、第１、第２フィールドメモリ５８ｊ、５８ｋを介して行う場合とが切り替えられる形態を説明したが、これら回路を省略し、電子内視鏡１０とプロセッサ５０との間がデジタルで信号伝送された画像信号の画像処理部５９への出力を、第１、第２フィールドメモリ５８ｊ、５８ｋを介して行う形態に限定してもよい。
【図面の簡単な説明】
【００４８】
【図１】本実施形態における内視鏡装置の構成図である。
【図２】電子内視鏡の第１映像信号処理部、プロセッサの第２映像信号処理部、及び周辺の構成図である。
【図３】第２セレクタ回路への接続切換手順を示すフローチャートである。
【符号の説明】
【００４９】
１  内視鏡装置
１０  電子内視鏡
１１  光ファイバケーブル
１２  配光レンズ
１３  対物レンズ
１４  撮像素子
１５  撮像素子アンプ
１６  第１タイミングコントローラ
１７  第１映像信号処理部
１７ａ  ＣＤＳ１７ａ
１７ｂ  Ａ／Ｄコンバータ
１７ｃ  スコープ側ＦＰＧＡ
１７ｄ  ＬＶＤＳパラレルシリアル変換部
１７ｅ  クロック発振器
１７ｆ  ＤＳＰ
１７ｇ  Ｄ／Ａコンバータ
１７ｈ  ローパスフィルタ
１７ｉ  バンドパスフィルタ
２０  励起光カットフィルタ
３３  第１システムコントロール部
３４  撮像素子ドライバ
４４  操作部
５０  プロセッサ
５１  集光レンズ
５３  光学ユニット
５８  第２映像信号処理部
５８ａ  ＬＶＤＳシリアルパラレル変換部
５８ｂ  画素数変換部
５８ｃ  ＦＩＦＯメモリ
５８ｄ  第１セレクタ回路
５８ｅ  第１画素加算回路
５８ｆ  第２画素加算回路
５８ｇ  画素減算回路
５８ｈ  第１タイミング制御回路
５８ｉ  第２タイミング制御回路
５８ｊ  第１フィールドメモリ
５８ｋ  第２フィールドメモリ
５８ｍ  第２セレクタ回路
５８ｎ  セレクタ制御回路
５８ｐ  ビデオデコーダ
５８ｑ  水晶発振子
５９  画像処理部
６０  後段映像信号処理部
７１  第２システムコントロール部
７２  第２タイミングコントローラ
７３  光源
７４ａ  シャッタ制御ドライバ
７４ｂ  シャッタ用モータ
７４ｃ  ロータリーシャッタ
７５ａ  退避制御ドライバ
７５ｂ  退避用モータ
７６ａ  絞り制御ドライバ
７６ｂ  絞り用モータ
７６ｃ  絞り
８１  ＬＤドライバ
８２  レーザーダイオード
９０  画像表示装置
ＢＳ  ビームスプリッタ
【図１】
2009112785.tif 000003
【図２】
2009112785.tif 000004
【図３】
2009112785.tif 000005