(57)【要約】【課題】ループフィルタの変化電圧範囲と電圧制御発振器との許容入力範囲を整合させるためにシフト電圧生成回路を設けるが、基準電圧電源やグランドからの電源変動が電圧制御発振器の制御入力電圧に重畳し、正確な周波数の信号を供給できない問題があった。【解決手段】本発明の電圧制御発振器のシフト電圧生成回路は、同じ基準電圧電源から加算電圧信号と中間基準電圧信号とを作成することにより、電圧変動波形の位相を同じくし、オペアンプの差動入力にそれぞれを入力し電圧変動を除去する。また、基準電圧電源と加算電圧信号あるいは中間基準電圧信号出力との間にローパスフィルタを設け、電圧変動を抑制する。これにより、電圧変動のない制御入力電圧が電圧制御発振器に入力でき、正確な周波数の出力信号を供給可能になる。【選択図】図１
2009231863.tif 000002
【特許請求の範囲】
【請求項１】
所定の周波数制御情報を有する信号と加算電圧信号と中間基準電圧信号とを入力し、所定範囲の制御電圧信号に変換して制御電圧信号を出力する反転加算回路と、
前記制御電圧信号を入力する電圧制御発振回路と、
を有する電圧制御発振器において、
基準電圧電源からの基準電圧信号を入力し、前記加算電圧信号と前記中間基準電圧信号とを出力するシフト電圧生成回路を備え、
前記反転加算回路は、オペアンプと複数の抵抗回路とで構成し、該オペアンプの一方の入力端子に第１の抵抗回路を介して前記中間基準電圧信号を入力し、他方の入力端子に第２の抵抗回路を介して前記所定の周波数制御情報を有する信号を入力すると共に前記加算電圧信号を第３の抵抗回路を介して入力し、該オペアンプの出力端子と前記他方の入力端子とは、第４の抵抗回路を介して接続してなり、
前記反転加算回路は、前記加算電圧信号もしくは前記中間基準電圧信号に重畳する前記基準電圧電源またはグランドの電圧変動やノイズを前記オペアンプの差動機能により打ち消すことを特徴とする電圧制御発振器。
【請求項２】
前記シフト電圧生成回路は、前記中間基準電圧信号を出力する第１の電圧発生手段と前記加算電圧信号を出力する第２の電圧発生手段とを有し、
前記第１の電圧発生手段および前記第２の電圧発生手段は、複数の抵抗手段を接続してなる抵抗アレイで構成し、
前記第１の電圧発生手段の前記抵抗アレイと前記第２の電圧発生手段の前記抵抗アレイとは、前記抵抗手段の抵抗値または抵抗手段の数が異なり、
それぞれの前記抵抗アレイにより前記グランドの電圧と前記基準電圧電源からの電圧信号との間の電位差を抵抗分割した電圧をそれぞれ前記中間基準電圧信号と前記加算電圧信号として出力することを特徴とする請求項１に記載の電圧制御発振器。
【請求項３】
前記シフト電圧生成回路は、前記第１の電圧発生手段の前記抵抗アレイと前記第２の電圧発生手段の前記抵抗アレイとを、前記グランドの電圧を供給する信号線と前記基準電圧電源からの電圧信号を供給する信号線との間に直列に接続することを特徴とする請求項２に記載の電圧制御発振器。
【請求項４】
前記シフト電圧生成回路は、ローパスフィルタを有し、
前記ローパスフィルタは、前記基準電圧電源からの電圧信号を入力する入力部と前記加算電圧信号および前記中間基準電圧信号の出力部との間に設けることを特徴とする請求項１から３のいずれか１つに記載の電圧制御発振器。
【請求項５】
前記反転加算回路は、第１のローパスフィルタと第２のローパスフィルタとを有し、
前記中間基準電圧信号を前記第１のローパスフィルタを介して前記第１の抵抗回路に入力するか、前記加算電圧信号を前記第２のローパスフィルタを介して前記第２の抵抗回路に入力することを特徴とする請求項１から３のいずれか１つに記載の電圧制御発振器。
【請求項６】
前記反転加算回路は、前記第４の抵抗回路と並列に容量手段を接続し、該容量手段による積分機能によって前記基準電圧電源または前記グランドの電圧変動もしくはノイズを低減することを特徴とする請求項１に記載の電圧制御発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、入力した制御電圧に応じて任意の周波数を出力する電圧制御発振器に関し、特に標準時刻情報信号を含む標準電波を受信し、時刻を表示する電波修正時計に用いる電圧制御発振器に関する。
【背景技術】
【０００２】
入力した制御電圧に応じて任意の周波数の信号を出力する電圧制御発振器は、フェーズドロックループ回路に組み込まれ、帰還制御により周波数誤差の少ない安定したクロック信号を生成することができる。以下では、フェーズドロックループ回路をＰＬＬと呼び、電圧制御発振器をＶＣＯと呼ぶ。
【０００３】
ＰＬＬは、自己の生成した信号の周波数あるいは波形の位相と、外部から入力された基準クロックとを比較し、そのずれ量に応じてＶＣＯに対する制御電圧を増減する。前記制御電圧の増減変化範囲とＶＣＯの入力電圧許容範囲とが異なるときに、ＶＣＯの入力電圧許容範囲に合わせて制御電圧出力の電圧を変換する必要があり、そのような回路をシフト電圧生成回路という。このようなシフト電圧生成回路は、多くの提案を見るものである（例えば、特許文献１参照。）。
【０００４】
特許文献１に示した従来技術は、シフト電圧生成回路をオペアンプによる加算反転回路で構成した回路であり、電源投入直後に制御電圧が不安定になった時に、コントロール信号が反転加算回路に入力されているため、コントロール信号の電圧を基にしてＶＣＯが周波数出力し、異常な周波数出力を防止できるという特徴がある。
【０００５】
詳しく説明する。図８は特許文献１に示した従来技術を説明するための回路図である。図８において、３０１〜３０５は抵抗、３０６，３０７はコンデンサ、３１０はＶＣＯ、３１１はチャ−ジポンプ回路、３１２は位相比較回路（図ではＰＤと表記）、３２０は基準電圧、３２１はコントロール信号、３２２は基準信号、３２３は出力信号、３２５はチャージポンプ３１１の出力可能な最大電圧（ＶＨ）である。３２４はチャージポンプ３１１の出力可能な最小電圧（ＶＬ）である。３３０はオペアンプである。
【０００６】
基準信号３２２は位相比較回路３１２に入力され、ＶＣＯから出力された出力信号３２３も位相比較回路３１２に入力している。
チャージポンプ回路３１１はＰチャネル電界効果トランジスタ（以下、Ｐ型ＦＥＴと呼ぶ）とＮチャネル電界効果トランジスタ（以下、Ｎ型ＦＥＴと呼ぶ）とを、最大電圧３２５と最小電圧３２４との間に縦列に接続している。
位相比較回路３１２の２つの出力信号は、それぞれＮ型ＦＥＴおよびＰ型ＦＥＴの入力端子であるゲート端子に接続されている。
【０００７】
チャージポンプ回路３１１の出力は、抵抗３０１，３０２を直列に介してオペアンプ３０１の負側入力に接続され、抵抗３０１と３０２との接続点とグランドとの間に容量３０６が接続されている。
【０００８】
コントロール信号３２１は、抵抗３０３を介してオペアンプ３３０の負側入力に接続し、オペアンプ３３０の負側入力と出力との間に抵抗３０５が接続され、さらに抵抗３０４と容量３０７とが直列接続された回路が、抵抗３０５に並列接続されている。
オペアンプ３３０の正側入力には、基準電圧３２０が入力され、オペアンプ３３０の出力は、ＶＣＯ３１０に入力している。
【０００９】
コントロール信号３２１は、マイクロコンピュータからの制御信号であり、パワーオンリセット信号がアクティブの時には、コントロール信号３２１がチャージポンプ回路３１１が出力可能な最大電圧あるいは最小電圧のいずれか一方をとり、ＶＣＯ３１０の出力信号３２３の周波数を小さくする電圧になる。
コントロール信号３２１と抵抗３０１，容量３０６とで構成されたローパスフィルタを介したチャージポンプ回路３１１の出力は、オペアンプ３３０による反転加算回路で加算される。
加算割合は、コントロール信号３２１の方が大きく、ＶＣＯ３１０の出力信号３２３の周波数は、目的周波数よりも低い周波数に固定される。従って、電源投入直後のＰＬＬが不安定な状態のときに、ＶＣＯ３１０が異常な周波数を発生し、高周波ノイズを放出する事態を防止できる。
【００１０】
特許文献１に示した従来技術のオペアンプ３３０による反転加算回路は、ローパスフィルタを介したチャージポンプ回路３１１の出力に対し、コントロール信号３２１の電圧を加算することで、チャージポンプ回路３１１の出力電圧をＶＣＯ３１０の入力電圧範囲に合わせて変換していることになる。
【００１１】
【特許文献１】特開平９−１１６４３１号公報（第７頁、第３図）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
特許文献１に示した従来技術は、コントロール信号３２１，基準信号３２０の電圧変動が生じた場合、電圧変動がそのままＶＣＯ３１０の出力信号３２３の周波数変動として現れてしまい、正確で安定した周波数を持つ出力信号を供給できなくなるという問題があった。
【００１３】
本発明の電圧制御発振器は、この問題を解決するためになされるものであって、加算回路に入力される固定電圧の電源変動によるＶＣＯの出力信号の周波数変動を抑制し、正確で安定した周波数を供給できるＶＣＯを提供するものである。
【課題を解決するための手段】
【００１４】
本発明は、上記課題を解決するためになされたものであって、以下の構成を採用するものである。
【００１５】
所定の周波数制御情報を有する信号と加算電圧信号と中間基準電圧信号とを入力し、所定範囲の制御電圧信号に変換して制御電圧信号を出力する反転加算回路と、制御電圧信号を入力する電圧制御発振回路と、を有する電圧制御発振器において、
基準電圧電源からの基準電圧信号を入力し、加算電圧信号と中間基準電圧信号とを出力するシフト電圧生成回路を備え、
反転加算回路は、オペアンプと複数の抵抗回路とで構成し、オペアンプの一方の入力端子に第１の抵抗回路を介して中間基準電圧信号を入力し、他方の入力端子に第２の抵抗回路を介して所定の周波数制御情報を有する信号を入力すると共に加算電圧信号を第３の抵抗回路を介して入力し、オペアンプの出力端子と他方の入力端子とは、第４の抵抗回路を介して接続してなり、
反転加算回路は、加算電圧信号もしくは中間基準電圧信号に重畳する基準電圧電源またはグランドの電圧変動やノイズをオペアンプの差動機能により打ち消すことを特徴とする。
【００１６】
このような構成とすることによって、複数の電源からの変動が加算回路に混入すること
を防ぎ、基準電圧電源またはグランドから加わる電圧変動は、反転加算回路のオペアンプの差動機能により削除可能なため、電圧制御発振器の入力制御電圧に重畳する電圧変動を抑制できる。
【００１７】
シフト電圧生成回路は、中間基準電圧信号を出力する第１の電圧発生手段と加算電圧信号を出力する第２の電圧発生手段とを有し、
第１の電圧発生手段および第２の電圧発生手段は、複数の抵抗手段を接続してなる抵抗アレイで構成し、
それぞれの抵抗アレイによりグランドの電圧と基準電圧電源からの電圧信号との間の電位差を抵抗分割した電圧をそれぞれ中間基準電圧信号と前記加算電圧信号として出力することを特徴とする。
【００１８】
このような構成とすることによって、同一の基準電圧電源から少ない素子数で簡単に中間基準電圧信号と加算電圧信号とを生成できる。
【００１９】
シフト電圧生成回路は、第１の電圧発生手段の抵抗アレイと第２の電圧発生手段の抵抗アレイとを、グランドの電圧を供給する信号線と基準電圧電源からの電圧信号を供給する信号線との間に直列に接続することを特徴とする。
【００２０】
このような構成とすることによって、基準電圧電源とグランド電位とから電圧を分圧して取り出すための素子を共通に用いて、さらに少ない素子数で、同一の基準電圧電源から簡易に中間基準電圧信号と加算電圧信号とを生成することができる。
【００２１】
シフト電圧生成回路は、ローパスフィルタを有し、ローパスフィルタは、基準電圧電源からの電圧信号を入力する入力部と加算電圧信号および中間基準電圧信号の出力部との間に設けることを特徴とする。
【００２２】
このような構成とすることによって、基準電圧電源からシフト電圧生成回路に混入した電源変動やノイズをローパスフィルタで抑制しつつ、加算電圧信号および中間基準電圧信号を生成できるため、反転加算回路に入力する前に加算電圧信号および中間基準電圧信号の電源変動を弱めることが可能になる。
【００２３】
反転加算回路は、第１のローパスフィルタと第２のローパスフィルタとを有し、中間基準電圧信号を第１のローパスフィルタを介して第１の抵抗回路に入力するか、加算電圧信号を第２のローパスフィルタを介して第２の抵抗回路に入力することを特徴とする。
【００２４】
このような構成とすることによって、シフト電圧生成回路の素子値に制限されることなくローパスフィルタの低域周波数通過特性を設定できるため、除去可能な周波数帯域が広がる利点がある。また、ローパスフィルタ出力から高入力抵抗である反転加算回路のオペアンプまでの配線が短くなり、外来ノイズ混入を防止できる。
【００２５】
反転加算回路は、第４の抵抗回路と並列に容量手段を接続し、容量手段による積分機能によって基準電圧電源またはグランドの電圧変動もしくはノイズを低減することを特徴とする。
【００２６】
このような構成とすることによって、反転加算回路は積分器としての機能を有することができる。これにより、基準電圧電源またはグランドの電圧変動やノイズを平均化し、オペアンプの差動機能により打ち消しきれなかったノイズ等を除去することができる。
【発明の効果】
【００２７】
本発明によれば、基準電圧電源またはグランドから加わる電圧変動は、シフト電圧生成回路により、同じ位相で反転加算回路のオペアンプの正側入力回路と負側入力回路とに入力するため、オペアンプの差動機能により電源の電圧変動によるＶＣＯ制御電圧の変動が除去できる。このため、本発明の電圧制御発振器は、安定して正確な周波数を持つ出力信号を生成できる。
【発明を実施するための最良の形態】
【００２８】
以下に、本発明に係る電圧制御発振器回路の実施形態を図面を参照しながら詳細に説明する。本発明の実施形態では、本発明の電圧制御発振器回路を、標準電波を受信し時刻を修正する電波修正時計の電圧制御発振器として用いた場合を例にして説明する。
【実施例１】
【００２９】
［本発明の電圧制御発振器の構成説明：図１］
図１は、本発明の電圧制御発振器の第１の実施形態を説明するブロック図である。
図１において、１はループフィルタ出力信号、２は基準電圧信号、３はＶＣＯ制御信号、４は加算電圧信号、５は中間基準電圧信号、６はＶＣＯ出力信号、２０は第２の抵抗回路、２１は第３の抵抗回路、２２は第４の抵抗回路、２３は第１の抵抗回路、１０はシフト電圧生成回路、１１はオペアンプ、１２は電圧制御発振器（以降ＶＣＯと呼ぶ）である。
オペアンプ１１と第１の抵抗回路２３，第２の抵抗回路２０，第３の抵抗回路２１，第４の抵抗回路２２とで反転加算回路を構成している。
【００３０】
ループフィルタ出力信号１は、所定の周波数制御情報を有する信号である。このループフィルタ出力信号１は、第２の抵抗回路２０を介してオペアンプ１１の負側入力端子に接続し、第４の抵抗回路２２は、オペアンプの負側入力端子と出力端子との間に接続する。
基準電圧信号２は、図示しない基準電圧電源からの基準電圧信号である。この基準電圧信号２は、シフト電圧生成回路１０に入力している。
【００３１】
シフト電圧生成回路１０は、出力信号である加算電圧信号４と中間基準電圧信号５とを出力する。
加算電圧信号４は、第３の抵抗回路２１を介してオペアンプ１１の負側入力端子に接続し、中間基準電圧信号５は第１の抵抗回路２３を介してオペアンプ１１の正側入力端子に接続する。
【００３２】
オペアンプ１１の出力であるＶＣＯ制御信号３は、ＶＣＯ１２に入力しており、ＶＣＯ１２は、出力信号６を出力している。
【００３３】
なお、本発明の電圧制御発振器に用いる第１の抵抗回路２３，第２の抵抗回路２０，第３の抵抗回路２１，第４の抵抗回路２２の各抵抗回路は、純抵抗で構成してもＭＯＳ型トランジスタ素子で構成する既知のＭＯＳ抵抗を用いてもかまわない。
【００３４】
［本発明の電圧制御発振器の動作説明：図１］
次に、図１に示す回路の動作を説明する。ここでは、回路への供給電源は負電源で説明する。つまり、基準電圧信号２に電圧信号を供給する図示しない基準電圧電源は、負の電圧信号を出力するものとする。
【００３５】
上述のようにオペアンプ１１と各抵抗回路とにより反転加算回路を形成しているから、第３の抵抗回路２１と第２の抵抗回路２０とが同じ抵抗値であったとき、ループフィルタ出力信号１にシフト電圧生成回路１０から供給された加算電圧信号４が加算され、第３の抵抗回路２１または第２の抵抗回路２０と第４の抵抗回路２２との比率に応じた電圧信号
を、中間基準電圧信号５の電圧に対し反転した電圧信号として出力される（ＶＣＯ制御信号３）。
すなわち、中間基準電圧信号５を基準として、ループフィルタ出力信号１と加算電圧信号４との加算反転電圧を出力しているのである。
【００３６】
シフト電圧生成回路１０は、基準電圧信号２から中間基準電圧信号５と加算電圧信号４とを生成している。シフト電圧生成回路１０は、中間基準電圧信号５として、オペアンプ１１あるいはＶＣＯ１２を駆動する電源とグランド間との電位差の中間にあたる電圧を出力し、一方、加算電圧信号４として、ループフィルタ出力信号１をＶＣＯ１２の入力許容範囲にあわせて電圧シフトさせるための電圧を出力する。
【００３７】
シフト電圧生成回路１０は、基準電圧信号２のみから中間基準電圧信号５と加算電圧信号４とを生成しているため、図示しない基準電圧電源の電圧が変動したとしても、加算電圧信号４と中間基準電圧信号５とに重畳する変動波形の位相は同等である。
【００３８】
反転加算回路を主に構成するのはオペアンプ１１であるから、オペアンプ１１の正側入力端子と負側入力端子との同相の交流波形が入力された場合に打ち消されるため、上述の図示しない基準電圧電源の電圧が変動したときに生じる電圧変動は除去することが可能になる。
【００３９】
よって、本発明の電圧制御発振器の第１の実施形態により、基準電圧信号２の電圧変動がＶＣＯ１２を制御するＶＣＯ制御信号３に重畳することを防止できるため、ＶＣＯ１２は、安定で正確な周波数を持つＶＣＯ出力信号６を出力できる。
【００４０】
［シフト電圧生成回路の説明１：図２］
次に、本発明の電圧制御発振器のシフト電圧生成回路を図を用いて説明する。図２は、シフト電圧生成回路１０の第１の実施形態を説明する回路図である。
図２において、２４〜２７は抵抗素子、７はグランド電位線、２００は基準電圧信号２を供給する基準電圧信号線である。なお、すでに説明した構成には同一の番号を付与している。
【００４１】
グランド電位を供給するグランド電位線７と基準電圧信号線２００との間に、抵抗素子２４，２５を直列に接続して抵抗アレイを構成し、これを第１の電圧発生手段とする。同様に抵抗素子２６，２７を直列に接続して抵抗アレイを構成し、これを第２の電圧発生手段とする。
抵抗素子２４と抵抗素子２５との接続点が加算電圧信号４の出力端子となり、抵抗素子２６と抵抗素子２７との接続点が中間基準電圧信号５の出力端子となる。
【００４２】
加算電圧信号４は、グランド電位と基準電圧電源の電位との間の電位差を抵抗素子２４と抵抗素子２５との抵抗比率で分圧した電位信号である。
同様に中間基準電圧信号５は、グランド電位と基準電圧電源の電位との間の電位差を抵抗素子２６と抵抗素子２７との抵抗比率で分圧した電位信号である。
【００４３】
次に、シフト電圧生成回路の動作を引き続き図２を用いて説明する。図２に示すように、同一のグランド電位と基準電圧電源の電位から中間基準電圧信号５と加算電圧信号４とを生成することにより、グランド電位あるいは基準電圧電源に電源変動が生じたとしても、ノイズが重畳したとしても、同じ位相の電圧変動波形が中間基準電圧信号５と加算電圧信号４とに重畳することになり、図１に示す反転加算回路に用いるオペアンプ１１の差動効果により、中間基準電圧信号５と加算電圧信号４との同じ位相の電圧変動はキャンセルされるのである。
【００４４】
グランド電位と基準電圧電源の電位との間の電位差を２つの抵抗アレイでそれぞれ分圧するのであるから、これら抵抗アレイを構成する抵抗素子の抵抗値や数は、動作する電位により自由に選択することができる。
すなわち、第１の電圧発生手段の抵抗アレイを構成する抵抗素子２４，２５と、第２の電圧発生手段の抵抗アレイを構成する抵抗素子２６，２７とは、抵抗素子の抵抗値をそれぞれ異ならせることができる。また、図２に示す例では、その抵抗素子の数は２個ずつであるが、その数も変更することができる。
【００４５】
［シフト電圧生成回路の説明２：図３］
次に、本発明の電圧制御発振器のシフト電圧生成回路の異なる例を図を用いて説明する。図３は、シフト電圧生成回路１０の第２の実施形態を説明する回路図である。図３において、６０〜６２は抵抗素子である。なお、すでに説明した構成には同一の番号を付与している。
【００４６】
グランド電位を供給するグランド電位線７と基準電圧信号線２００との間に、抵抗素子６０，６１，６２を直列に接続して抵抗アレイを構成し、これを電圧発生手段とする。
抵抗素子６０と抵抗素子６１との接続点が加算電圧信号４の出力端子となり、抵抗素子６１と抵抗素子６２との接続点が中間基準電圧信号５の出力端子となる。
【００４７】
加算電圧信号４は、グランド電位と基準電圧電源の電位との間の電位差を抵抗素子６０と抵抗素子６１，６２の直列合成抵抗との抵抗比率で分圧した電位信号である。
同様に中間基準電圧信号５は、グランド電位と基準電圧電源の電位との間の電位差を抵抗素子６０，６１の直列合成抵抗と抵抗素子６２との抵抗比率で分圧した電位信号である。
【００４８】
図３に示す構成では、図２に示すシフト電圧生成回路１０の第２の実施形態の構成と同様に、同一のグランド電位と基準電圧電源の電位から中間基準電圧信号５と加算電圧信号４とを生成するが、グランド電位を供給するグランド電位線７と基準電圧信号線２００との間に接続する抵抗アレイは１つであり、小型化できるという効果を有する。
もちろん、このような構成であっても、図２に示す構成と同様に、グランド電位あるいは基準電圧電源に電源変動が生じたとしても、ノイズが重畳したとしても、中間基準電圧信号５と加算電圧信号４とに重畳する電圧変動波形は同位相となるため、オペアンプ１１の差動効果により電圧変動はキャンセルされるのである。
【００４９】
グランド電位と基準電圧電源の電位との間の電位差を１つの抵抗アレイで分圧するのであるから、この抵抗アレイを構成する抵抗素子の抵抗値や数は、動作する電位により自由に選択することができる。
すなわち、抵抗アレイを構成する抵抗素子６０，６１，６２は、各抵抗素子の抵抗値をそれぞれ異ならせることができる。また、図３に示す例では、その抵抗素子の数は３個であるが、もちろん、その数も変更することができる。
【００５０】
［シフト電圧生成回路の説明３：図４］
次に、本発明の電圧制御発振器のシフト電圧生成回路の別の構成例を図を用いて説明する。図４は、シフト電圧生成回路１０の第３の実施形態を説明する回路図である。図４において、４０，４１は容量素子である。なお、すでに説明した構成には同一の番号を付与している。
【００５１】
図４に示す構成は、図２に示すシフト電圧生成回路１０の第２の実施形態の回路構成に加えて、抵抗素子２４と抵抗素子２５との接続点である加算電圧信号４の出力端子とグラ
ンド電位線７との間に容量素子４０を設けている。同様に、抵抗素子２６と抵抗素子２７との接続点である中間基準電圧信号５の出力端子とグランド電位線７との間に容量素子４１を設けている。
【００５２】
このような構成とすることによって、抵抗素子２４，２５と容量素子４０との組み合わせによるローパスフィルタと、抵抗素子２６，２７と容量素子４１との組み合わせによるローパスフィルタと、を形成することができる。
【００５３】
図４に示すシフト電圧生成回路１０は、これらローパスフィルタの低域周波数通過特性を利用して、加算電圧信号４に重畳するグランド電位または基準電圧電源からの電圧変動や、グランド電位線７または基準電圧信号線２００にノイズが重畳したとしても、それらを抑制することができる。
これにより、図１に示す反転加算回路であるオペアンプ１１に入力する前に加算電圧信号４および中間基準電圧信号５の電源変動を弱めることが可能になる。
【００５４】
［シフト電圧生成回路の説明４：図５］
次に、本発明の電圧制御発振器のシフト電圧生成回路のさらに別の構成例を図を用いて説明する。図５は、シフト電圧生成回路１０の第４の実施形態を説明する回路図である。図５において、４２，４３は容量素子である。なお、すでに説明した構成には同一の番号を付与している。
【００５５】
図５に示す構成は、図３に示すシフト電圧生成回路１０の第２の実施形態の回路構成に加えて、抵抗素子６０と抵抗素子６１との接続点である加算電圧信号４の出力端子とグランド電位線７との間に容量素子４２を設けている。同様に、抵抗素子６１と抵抗素子６２との接続点である中間基準電圧信号５の出力端子とグランド電位線７との間に容量素子４３を設けている。
【００５６】
このような構成とすることによって、図４に示すシフト電圧生成回路１０の第３の実施形態と同様に、抵抗素子６０，６１と容量素子４２との組み合わせによるローパスフィルタと、抵抗素子６１，６２と容量素子４３との組み合わせによるローパスフィルタと、を形成することができる。
【００５７】
図５に示す構成は、図３に示すシフト電圧生成回路１０の第２の実施形態が有する小型化のメリットに加え、シフト電圧生成回路自体がローパスフィルタを有することによるメリットを有することができるのである。
【００５８】
図４，図５に示すシフト電圧生成回路１０の第３，第４の実施形態では、容量素子４０〜４３を用いたパッシブなローパスフィルタを構成する例を説明したが、回路規模や消費電力にゆとりがある場合は、オペアンプによるアクティブフィルタを用いてもかまわない。
【実施例２】
【００５９】
［本発明の電圧制御発振器の構成説明２：図６］
図６は、本発明の電圧制御発振器の第２の実施形態を説明するブロック図である。
図６において、５０は第１のローパスフィルタ，５１は第２のローパスフィルである。なお、すでに説明した構成には同一の番号を付与している。
第１のローパスフィルタ５０，第２のローパスフィルタ５１は、抵抗素子と容量素子とを組み合わせた既知のローパスフィルタで構成することができる。従って、これらを構成する際に用いる抵抗素子は、純抵抗で構成してもＭＯＳ型トランジスタ素子で構成する既知のＭＯＳ抵抗を用いてもかまわない。同様に、容量素子は、コンデンサであってもＭＯ
Ｓ型トランジスタ素子のゲート容量で構成する既知のＭＯＳ容量を用いてもかまわない。
【００６０】
図６に示す本発明の電圧制御発振器の第２の実施形態は、すでに説明した図１に示す電圧制御発振器の第１の実施形態の回路構成に加えて、シフト電圧生成回路１０から出力される加算電圧信号４が、第１のローパスフィルタ５０を介して第３の抵抗回路２１に接続しており、また、中間基準電圧信号５が、第２のローパスフィルタ５１を介して第１の抵抗回路２３に接続している。
【００６１】
図６に示すように、シフト電圧生成回路１０で生成した加算電圧信号４と中間基準電圧信号５とを、反転加算回路に入力する直前の第３の抵抗回路２１と第１の抵抗回路２３とにそれぞれに第１のローパスフィルタ５０と第２のローパスフィルタ５１とを介して入力することにより、シフト電圧生成回路１０の回路定数とは関係なく、グランド電位あるいは基準電圧電源に電源変動が生じたとしても、ノイズが重畳したとしても、その変動の周波数に合わせて第１のローパスフィルタ５０と第２のローパスフィルタ５１との低域周波数通過特性を設定することで電圧変動やノイズを抑制することができる。
【００６２】
さらに、それぞれのローパスフィルタの出力が、第３の抵抗回路２１と第１の抵抗回路２３とを介して、入力抵抗の高いオペアンプ１１に到達するまでの配線を短くすることができるため、外来ノイズによる影響をさらに小さくすることができる。
【００６３】
よって、本発明の電圧制御発振器の第２の実施形態は、グランド電位あるいは基準電圧電源に生じる電圧変動やノイズの電圧変動周波数に適したローパスフィルタ特性を選定することができる。仮に、電圧変動やノイズを完全に抑制することができなくとも、オペアンプ１１により残った電圧変動やノイズをキャンセルできる。重要なことは、ＶＣＯ１２に入力するＶＣＯ制御信号３に重畳する以前に電源変動やノイズを抑制できるという点である。
そして、上述のように、高入力抵抗につながる配線への外来ノイズの影響も小さくできるため、ＶＣＯ１２はさらに安定で正確な周波数を持つＶＣＯ出力信号６を出力できる。
【実施例３】
【００６４】
［本発明の電圧制御発振器の構成説明３：図７］
図７は、本発明の電圧制御発振器の第３の実施形態を説明するブロック図である。
図７において、４５は容量素子である。なお、すでに説明した構成には同一の番号を付与している。
容量素子４５は、コンデンサであってもＭＯＳ型トランジスタ素子のゲート容量で構成する既知のＭＯＳ容量を用いてもかまわない。
【００６５】
図７に示す本発明の電圧制御発振器の第３の実施形態は、すでに説明した図１に示す電圧制御発振器の第１の実施形態の回路構成に加えて、オペアンプ１１の負側入力端子と出力端子との間に容量素子４５を接続している。
【００６６】
このような構成とすることによって、オペアンプ１１と第１の抵抗回路２３，第２の抵抗回路２０，第３の抵抗回路２１，第４の抵抗回路２２とで構成する反転加算回路は、積分器としての機能を有することができる。
図４，図５，図６を用いて説明した例に用いるローパスフィルタを設けても、グランド電位あるいは基準電圧電源に生じる電圧変動やノイズを除去しきれず、オペアンプ１１の差動機能によっても打ち消しきれなかった電圧変動やノイズであっても、本発明の電圧制御発振器の第３の実施形態の反転加算回路は、積分器として動作するため、それら電圧変動やノイズを平均化して、ＶＣＯ１２に入力するＶＣＯ制御信号３を安定化することができる。
よって、本発明の電圧制御発振器の第３の実施形態により、ＶＣＯ制御信号３に重畳する電源変動やノイズを平均化でき、ＶＣＯ１２はより安定で正確な周波数を持つＶＣＯ出力信号６を出力できる。
【産業上の利用可能性】
【００６７】
本発明の電圧制御発振器は、グランド電位あるいは基準電圧電源に混入する電圧変動やノイズを制御電圧信号に重畳させることがないため、ジッタの少ない安定した周波数の信号を作成できる。このため、変調された微弱電波をヘテロダイン検波する際に用いる、ローカル周波数信号を正確に発生させるためのフェーズドロックループの電圧制御発振器に適用できる。
【図面の簡単な説明】
【００６８】
【図１】本発明の電圧制御発振器の第１の実施形態を説明するブロック図である。
【図２】本発明のシフト電圧生成回路の第１の実施形態を説明する回路図である。
【図３】本発明のシフト電圧生成回路の第２の実施形態を説明する回路図である。
【図４】本発明のシフト電圧生成回路の第３の実施形態を説明する回路図である。
【図５】本発明のシフト電圧生成回路の第４の実施形態を説明する回路図である。
【図６】本発明の電圧制御発振器の第２の実施形態を説明するブロック図である。
【図７】本発明の電圧制御発振器の第３の実施形態を説明するブロック図である。
【図８】特許文献１に示した従来技術を説明する回路図である。
【符号の説明】
【００６９】
１    ループフィルタ出力信号
２    基準電圧信号
３    ＶＣＯ制御信号
４    加算電圧信号
５    中間基準電圧信号
６    ＶＣＯ出力信号
２０  第２の抵抗回路
２１  第３の抵抗回路
２２  第４の抵抗回路
２３  第１の抵抗回路
１０  シフト電圧生成回路
１１  オペアンプ
１２  電圧制御発振器（ＶＣＯ）
２４〜２７  抵抗素子
７    グランド電位線
６０〜６２  抵抗素子
４０〜４３，４５  容量素子
５０  第１のローパスフィルタ
５１  第２のローパスフィルタ
２００  基準電圧信号２を供給する基準電圧信号線
【図１】
2009231863.tif 000003
【図２】
2009231863.tif 000004
【図３】
2009231863.tif 000005
【図４】
2009231863.tif 000006
【図５】
2009231863.tif 000007
【図６】
2009231863.tif 000008
【図７】
2009231863.tif 000009
【図８】
2009231863.tif 000010