(57)【要約】【課題】時間での微分や、高次遅れ系の計算の処理を、プログラムの工夫なしに可能にする命令のための回路と、結果が確率的に決定する事象の為に必要な回路を設ける。また、そのための機械語を設ける。【解決手段】Ｐ．Ｃ．（プログラマブルカウンター）に、セット、リセットをするカウンター１を設けると、Ｐ．Ｃ．（プログラマブルカウンター）を制御され、時間遅れの処理や時間微分の制御を行う。また、ランダム信号発生器を設け、ＤＡＣおよびＡＤＣで変換することで、結果が確率的に出力する演算を行う。  ４または６ポートでデータをやりとりする装置を設けることで、グローバルなアドレス参照を行う。【選択図】図１
2009176257.tif 000002
【特許請求の範囲】
【請求項１】
Ｐ．Ｃ．（プログラマブルカウンター）３に、セット、リセットをすカウンター１４を設けた、本処理の後にΔｔだけ高精度で遅延して遅延処理を行う方法および装置。
【請求項２】
ランダム信号発生器７と演算器の回路６を組み合わせた、入力に対して確率的に出力する方法および回路。
【請求項３】
Ｐ．Ｃ．３のセット、リセットによる、休止状態での必要な命令の実行の方法。
【請求項４】
内部受信機と内部送信器と外部受信機と外部送信器（１８、１９、２０、２１）による、平面的または立体的な配線トポロジーを構築するための４または６ポートでデータをやりとりする方法および装置。
【請求項５】
ニューロンセル１（２６、２７、２８、２９、３０）によるシグモイド関数を出力する機械語。
【請求項６】
微分セル（３７、３８、３９、４０）による時間遅延による差分を利用した微分演算の機械語。
【請求項７】
確率セル（４１、４２、４３、４４、４５、４６）による入力に対して確率的に出力する機械語。
【請求項８】
送りセル１、送りセル２（５３、５４、５５、５６、５７、５８、５９、６０、６１、６２、６３）によるグローバルな参照を行う機械語。
【発明の詳細な説明】
【発明の詳細な説明】
【発明の属する分野】
【０００１】本発明は、４または６ポートを備え、かつ遅延処理としての命令の実行と休止状態での命令の実行を行う方法及び、それを行う装置、およびニューロンの記述に特化した機械語と、さらに詳細なニューロンの記述に特化した機械語に関する。また、分類における生物学的モデルに基づくコンピュータ・システム、ニューラル・ネットワーク・モデルを用いるもの、ニューラル・ネットワーク，ニューロン，ニューロン構成要素のハードウェア実装に関する。
【背景技術】
【０００２】従来のマイクロコンピューターにおいては、機械命令、疑似命令、マクロ命令などを有するようになっている。ＤＳＰにおいては、高速乗算とオーバーフローなしの分岐命令を主に有する。また、従来の機械語とは、ＡＤＤなどの演算の機械命令を有し、さらに、ＬＤなどのメモリーを参照する機械命令の事である。
【発明が解決しようとする課題】
【０００３】従来のマイクロコンピューターでは、Δｔ遅延する構造を持たず、時間変数での差分（微分）の演算には、プログラムを工夫するなどの必要がある。ＤＳＰにおいては、他のＤＳＰへのポートを持たないため、分散型にできない。また、両者とも入力に対して確率が出力する回路を有さない。そして両者とも休止状態で、処理は行わない。
また、従来の機械語は、微分を解くための機械語をもたず、他のハードウェアのメモリーを参照できない。すると、ニューラルネットの回路を形成した場合、時間領域での高精度な遅延または、時間での高精度の差分（微分）出力が得にくいという問題点があり、また分散したハードウェア上での直接のメモリーの参照命令が無い、そして従来の機械語では入力に対し、出力が確率になるものがないという問題点がある。
【０００４】本発明では、時間での微分や、高次遅れ系の計算の処理を正確に、プログラムの工夫なしに可能にする命令のための回路の構成、及びその回路や、結果が、確率的に決定する事象（焼きなまし、ボルツマンマシンなど）の処理に必要な回路の構成、及びその回路、また、そのための機械語を提供する事を目的とする。
【課題を解決するための手段】
【０００５】上記目的を達成するために、Ｐ．Ｃ．（プログラマブルカウンター）に、セット、リセットをするカウンター１を設け、Ｐ．Ｃ．（プログラマブルカウンター）を制御する。また、演算を行う回路に確率的に出力する回路を設ける。そして、４または６ポートでデータをやりとりする装置を設ける。
【０００６】また、４または６ポートでデータをやりとりする装置は、本体内部の処理速度に比べて、十分に高速である方がよい。
【０００７】そして、休止状態での処理は、休止の配線により、プログラマブルカウンターを制御することで行うとよい。
【０００９】また、ニューロンセル１、ノードセル１によって、ニューロンに相当する出力をこの装置により得、送りセル１、送りセル２によって、他の装置への、グローバルな参照を機械語で直接行っている。
【００１０】また、微分セルによって、微分値の計算を、この装置により行う。
【００１１】また、確率セルによって、入力に対して確率的な出力を、この装置により得る。
【００１２】以上によって、人工知能に特化した各処理を行う。
【作用】
【００１３】上記のように、全体を構成することで、本処理のあとに遅延の位相の処理が行われるために、時間での微分や、高次遅れ系の計算のための処理ができるようになる。
【００１４】また、入力に対して確率的に出力する演算回路が動作するために、入力に対して確率的な出力が出力される処理ができるようになる。
【００１５】そして、４または６ポートでデータをやりとりする装置が動作するために、複数のコントローラー間で分散処理が可能になる。
【００１６】また、機械語は上記のように規定されているので、装置の動作にしたがって、適当に必要な処理が行われる。
【発明を実施するための最良の形態】
【００１７】発明の実施の形態を図面を参照して説明する。
図２のように、３、Ｐ．Ｃ．（プログラマブルカウンター）を、遅延制御用の４、カウンター１で制御してリセットする。そして、リセットした後で遅延の処理を行う。【００１８】図３のように、入力とランダムな出力を発生する７、ランダム信号発生器の出力をＯＰアンプ（コンパレーター）で比較する。なお、７、ランダム信号発生器は、熱雑音による乱数発生器などを使う。【００１９】なお、休止状態での処理は、５、システムｒｅｓｅｔと命令（の種類）をもとに休止状態で、３、Ｐ．Ｃ．（プログラマブルカウンター）を動作させる事で行う。【００２０】７、ランダム信号発生器の入出力は、それぞれＤＡＣ、ＡＤＣを使用して、デジタル信号にする。【００２１】図５のニューロンセル１において、図９のノードセル１の５１、出力Ｖｏの総和の変数値である２７、入力Ｖｉと、２８、定数αから、ニューロンのモデルの適当な入出力関数を介して２９、出力Ｖｏ、さらに差分（微分）を計算するための変数値３０、時間遅れの出力Ｖｐが演算される。また、図６の機械語であるニューロンセル２において、同じように、３２、入力Ｖｉと３３、定数αから、出力が計算され、その出力が、もし３４、評価出力Ｖｅ以上なら３５、出力Ｖｏ′は出力される、という演算がなされる。【００２２】図７の微分セルによって、１１、入力Ｖｉとその遅延である３９、時間遅れの入力Ｖｉｐにより、差分（微分）値が演算され、４０、出力Ｖｏに変数値がロードされる。【００２３】図８の確率セルにおいて、入力値の参照先を表す４２、入力Ｖｉの入力値から、中央値に相当する４３、中央値Ｖｅと分散に相当する４４、分散Ｖｖから、確率的に出力する演算が、ハードウェアを介してなされ、もし、出力が出力されれば１となるビットの符号の相対アドレスである４５、出力の有無を示すブール値関数Ｂｏと４６、出力Ｖｏの参照先に出力される。【００２４】図９のノードセル１において、ニューロンセル１の２９、出力Ｖｏ（レジスタにすでに保持されている）と４８、重み関数Ｗｉの積が、５２、出力Ｖｏに出力され、それが４９、相対アドレスＸｉから５１、相対アドレスＺｉで表されたアドレスに送られる。（代入される。）【００２５】図１０の送りセル（送り）によって、同様に、入力Ｖｉ（相対アドレス）から、入力された値を、５４、相対アドレスＸｉから５６、相対アドレスＺｉの参照先に送られる。また、図１１の送りセル２（送り返し）には、５９、相対アドレスＸｉから６１、相対アドレスＺｉの参照先の値が、６２、出力Ｖｏに送り返される。
【発明の効果】
【００２６】本発明は、以上説明したように構成されているので、以下に記載されているような効果を奏する。
【００２７】プログラマブルカウンターに、遅延制御用のカウンターを取り付ける事で遅延を含むニューロンの動作の命令を正確に実行することができる。
【００２８】確率的に出力する演算器の回路を設けることで組み合わせ最適化問題などを解くプログラムが容易に実現できるようになる。
【００２９】４ポートまたは６ポートのポートを設けることで、分散した大規模なニューラルネットワークが構成できる。
【００３０】シグモイド関数を出力する機械語によって、ニューロンがそのまま記述できる。
【００３１】微分を解くようにすることで、ニューロンの微分を含んだモデルをそのまま記述できる。
【００３２】他のハードウェアへの参照を行える事で、分散したハードウェア上での変数の参照がそのまま記述できる。
【図面の簡単な説明】
【図１】コントローラーの全体構成を表す、ブロック図による部分図である。
【図２】プログラマブルカウンターの回路図である。
【図３】確率的に出力する演算回路の回路図である。
【図４】４または６ポートでデータをやりとりする装置のブロック図である。
【図５】ニューロンセル１の部分図である。
【図６】ニューロンセル２の部分図である。
【図７】微分セルの部分図である。
【図８】確率セルの部分図である。
【図９】ノードセル１の部分図である。
【図１０】送りセル１（送り）の部分図である。
【図１１】送りセル２（送り返し）の部分図である。
【符号の説明】
１  アドレス
２  アダー
３  Ｐ．Ｃ．
４  カウンタ１
５  メモリー
６  演算器の回路
７  ランダム信号発生器
８  アドレス
９  単安定マルチ
１０  システムＲＥＳＥＴ
１１  ＲＥＳＥＴ
１２  ＣＬＫ
１３  入力Ｖｉ
１４  ＯＰアンプ（コンパレーター）
１５  出力Ｂｏ
１６  ＦＥＴのスイッチ
１７  出力Ｖｏ
１８  内部受信機
１９  内部送信器
２０  外部受信機
２１  外部送信器
２２  外部送受信機１
２３  外部送受信機２
２４  外部送受信機３
２５  外部送受信機Ｎ
２６  識別子（ニューロンセル１）
２７  入力Ｖｉ
２８  定数α
２９  出力Ｖｏ
３０  時間遅れの出力Ｖｐ
３１  識別子（ニューロンセル２）
３２  入力Ｖｉ
３３  定数α
３４  評価出力Ｖｅ
３５  出力Ｖｏ′
３６  時間遅れの出力Ｖｐ′
３７  識別子（微分セル）
３８  入力Ｖｉ
３９  時間遅れの入力Ｖｉｐ
４０  出力Ｖｏ
４１  識別子（確率セル）
４２  入力Ｖｉ
４３  中央値Ｖｅ
４４  分散Ｖｖ
４５  出力有無を示すブール値関数Ｂｏ
４６  出力Ｖｏ
４７  識別子（ノードセル）
４８  重み関数Ｗｉ
４９  相対アドレスＸｉ
５０  相対アドレスＹｉ
５１  相対アドレスＺｉ
５２  出力Ｖｏ
５３  識別子（送りセル１（送り））
５４  相対アドレスＸｉ
５５  相対アドレスＹｉ
５６  相対アドレスＺｉ
５７  入力Ｖｉ
５８  識別子（送りセル２（送り返し））
５９  相対アドレスＸｉ
６０  相対アドレスＹｉ
６１  相対アドレスＺｉ
６２  出力Ｖｏ
【図１】
2009176257.tif 000003
【図２】
2009176257.tif 000004
【図３】
2009176257.tif 000005
【図４】
2009176257.tif 000006
【図５】
2009176257.tif 000007
【図６】
2009176257.tif 000008
【図７】
2009176257.tif 000009
【図８】
2009176257.tif 000010
【図９】
2009176257.tif 000011
【図１０】
2009176257.tif 000012
【図１１】
2009176257.tif 000013