(57)【要約】【課題】スタック構造の表示パネルを点灯制御する場合、二次元の複雑なデータ変換を伴うことのない表示制御装置を提供すること。【解決手段】多数のデータ線１ａおよび多数の走査線１ｂの交差位置において前記データ線と走査線との間にそれぞれ表示画素が形成された表示パネル１と、複数本の前記走査線を組として前記組ごとの走査線に対して順次走査信号を与える走査ドライバ３と、前記データ線を介して前記各画素に選択的に画像信号を供給するデータドライバ２と、前記表示画素を点灯もしくは非点灯制御するための画像データを格納する画像メモリ５が具備される。前記画像メモリ５は、当該画像メモリの１ライン内に、前記組を構成する複数の走査線に接続される各表示画素に供給される画像データを、組となる走査線の順番に対応させて連続的に格納されるように構成されている。【選択図】図５
2009192981.tif 000002
【特許請求の範囲】
【請求項１】
多数のデータ線および多数の走査線の交差位置において前記データ線と走査線との間にそれぞれ表示画素が形成された表示パネルと、複数本の前記走査線を組として前記組ごとの走査線に対して順次走査信号を与える走査ドライバと、前記データ線を介して前記各画素に選択的に画像信号を供給するデータドライバとを具備した表示制御装置であって、
前記表示制御装置には、前記表示画素を点灯もしくは非点灯制御するための画像データを格納する画像メモリがさらに具備され、
前記画像メモリには、当該画像メモリの１ライン内に、前記組を構成する複数の走査線に接続される各表示画素に供給する画像データを、組となる走査線の順番に対応させて連続的に格納するように構成されていることを特徴とする表示制御装置。
【請求項２】
前記画像メモリの１ラインが、前記組を構成する複数の走査線ごとに対応した画像データの格納領域に分割されていることを特徴とする請求項１に記載された表示制御装置。
【請求項３】
多数のデータ線および多数の走査線の交差位置において前記データ線と走査線との間にそれぞれ表示画素が形成された表示パネルと、複数本の前記走査線を組として前記組ごとの走査線に対して順次走査信号を与える走査ドライバと、前記データ線を介して前記各画素に選択的に画像信号を供給するデータドライバと、前記表示画素を点灯もしくは非点灯制御するための画像データを格納する画像メモリとが具備された表示制御方法であって、  前記画像メモリには、当該画像メモリの１ライン内に、前記組を構成する複数の走査線に接続される各表示画素に供給する画像データを、組となる走査線の順番に対応させて連続的に書き込むデータ書き込み操作と、
画像メモリの１ライン内に書き込まれた画像データを読み出して、当該画像データに基づいて前記組を構成する複数の走査線に接続される各画素に対応した画像データに変換するデータ変換操作と、
が実行されることを特徴とする表示制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数のデータ線および複数の走査線の交差位置に、例えば有機ＥＬ（エレクトロルミネッセンス）素子による表示画素がそれぞれ配置されたパッシブ駆動型の表示パネルを利用し、複数の走査線を組として前記組毎に順次走査が実行されるようにした表示制御装置および表示制御方法に関する。
【背景技術】
【０００２】
携帯電話機や携帯型情報端末機（ＰＤＡ）などの情報機器の普及によって、高精細な画像表示機能を有し、薄型かつ低消費電力化を実現することができる表示パネルの需要が増大しており、従来より液晶表示パネルがその要求を満たす表示パネルとして多くの製品に採用されてきた。
【０００３】
一方、昨今においては自発光型素子であるという特質を生かした有機ＥＬ素子が実用化され、これが従来の液晶表示パネルに代わる次世代の表示パネルとして注目されている。これは素子の発光層に、良好な発光特性を期待することができる有機化合物を使用することによって、実用に耐え得る高効率化および長寿命化が進んだことも背景にある。
【０００４】
前記した有機ＥＬ素子は、基本的にはガラス等の透明基板上に、例えばＩＴＯによる透明電極と発光機能層、およびアルミ合金などによる背面電極とが順次積層されることで構成されている。そして、前記発光機能層は有機化合物による単一の発光層、あるいは有機正孔輸送層と発光層による二層構造、または有機正孔輸送層と発光層および有機電子輸送層からなる三層構造、さらには前記透明電極と正孔輸送層との間に正孔注入層を、また前記金属電極と電子輸送層との間に電子注入層を挿入した多層構造になされる場合もある。
【０００５】
そして、一般的には前記透明電極を陽極端子とし、背面電極を陰極端子として駆動電流が供給される。この時に前記発光機能層において発生する光は、前記透明電極および透明基板を介して外部に導出される。かかる有機ＥＬ素子を用いた表示パネルとして、素子をマトリクス状に配列したパッシブ駆動型表示パネルが、すでに一部において実用化されている。
【０００６】
前記したパッシブ駆動型表示パネルは、例えば列方向および行方向にそれぞれ多数のデータ線および走査線が配列されると共に、これらの交差位置において表示画素として機能する前記有機ＥＬ素子が形成される。そして画素を構成する各有機ＥＬ素子は、その陽極端子が列方向に沿うデータ線にそれぞれ接続され、その陰極端子が行方向に沿う走査線にそれぞれ接続された構成にされる。
【０００７】
さらに、前記各データ線はデータドライバに接続され、各走査線は走査ドライバに接続され、映像信号に基づいて各走査線を所定の周期で走査電位に設定しながら所望のデータ線に対して例えば定電流を供給される。これにより、マトリクス状に配置された各有機ＥＬ素子を走査ごとに選択的に発光させることができ、表示パネル上に前記映像信号に基づく画像を表示させることができる。
【０００８】
ところで、前記したパッシブ駆動型表示パネルにおいては、行方向に配置された各走査線ごとに順に走査電位が設定されることになるために、走査線ごとのＥＬ素子の点灯期間の最大値は、１フレーム期間を走査線数で割った値となる。例えばフレーム周波数が６０Ｈｚであり、走査線数が６４本であるとすれば、１走査線に割当て可能な走査時間Ｔｓは、次のように示すことができる。
Ｔｓ＝（１／６０）×（１／６４）＝２６０μｓｅｃ……（式１）
【０００９】
すなわちパッシブ駆動型表示パネルにおいては、より高解像度化を狙って走査線の数を増加させれば、前記走査時間Ｔｓは走査線の数に反比例して益々短くなり、画面全体の輝度が低下する。これを補償するためには各発光素子の瞬時輝度を上げなければならず、素子の寿命の短縮およびパネル全体の消費電力の増大等を招く。
【００１０】
このような事情から高解像度の表示を実現させるにはアクティブ駆動型表示パネルが適しているといわれているが、アクティブ駆動型表示パネルは、各画素ごとに複数のＴＦＴを必要とし、したがって表示パネルのコストが高騰することはやむをえない。
【００１１】
そこで、パッシブ駆動型表示パネルにおいて、高解像度の表示を実現させると共に前記走査時間Ｔｓを増加させる手段として、スタック構造の表示パネルが提案されており、これは次に示す特許文献１および２などに開示されている。
【特許文献１】特開２００３−１５６０４号公報
【特許文献２】特開２００３−４３９５２号公報
【００１２】
前記したスタック構造の表示パネルにおいては、複数の走査線を組として前記組毎に順次走査が実行されるようになされ、これにより画素の点灯期間、すなわち１フレーム期間における画素の点灯時間率を向上させることができる。したがって、スタック構造の表示パネルによると高解像度の表示と素子の発光寿命について両立させることができる。
【００１３】
図１は前記したスタック構造の表示パネルを発光駆動する場合における表示制御装置の構成例をブロック図により示したものである。符号１は表示パネルを示しており、この表示パネル１には列方向に複数のデータ線１ａが、行方向に複数の走査線１ｂがそれぞれ配列され、前記各データ線１ａと各走査線１ｂの交差位置に表示画素として機能する前記有機ＥＬ素子がマトリクス状に配置されている。なお、前記有機ＥＬ素子による表示画素には符号を付けていないが、表示パネル１内において矩形状に標示している。
【００１４】
そして画素を構成する各有機ＥＬ素子は、その陽極端子が列方向に沿うデータ線１ａにそれぞれ接続され、その陰極端子が行方向に沿う走査線１ｂにそれぞれ接続されている。また図１に示す表示パネル１の例においては、３本の隣接する走査線を組として相互に接続され、組毎に走査ドライバ３より順次走査信号が供給されるように構成されている。また前記各データ線１ａはデータドライバ２に接続されて、各画素を構成する有機ＥＬ素子に対する点灯駆動用の例えば定電流が選択的に供給されるように動作する。
【００１５】
なお、図に示す表示パネル１には、紙面の都合により行方向および列方向に５×６個の有機ＥＬ素子からなる画素が配置された例が示されているが、現実にはより多数の画素がＭ×Ｌラインの交差位置に対応して配置されている。そして走査線の隣接するＬラインを組として、組毎の前記Ｌラインが同時に走査されるように構成されることでスタック構造の表示パネルを構成し、結果としてデータドライバ２には、Ｍ×Ｌ本のデータ出力が、走査ドライバ３には、Ｎ／Ｌ本の走査出力が備えられることになる。
【００１６】
一方、符号４で示す回路Ａは、ホストコントローラ（図示せず）から画像データを受け取り、制御回路内の画像メモリ５に前記画像データを書き込むように機能する。また符号６で示す回路Ｂは、前記画像メモリ５に書き込まれた画像データを読み出してデータ変換を行い、ラインバッファ７に出力する機能と、前記データドライバ２および走査ドライバ３を制御する機能を果たす。そして前記ラインバッファ７からは走査に同期して、前記データドライバ２に対して同一のタイミングでデータを転送するように動作する。なお、前記画像メモリ５は、前記した表示パネル１における画素の配列に対応したデータの記憶領域、すなわちＭ×Ｎの記憶領域を備えている。
【００１７】
図２は、図１に示した構成においてなされるデータ変換の作用について説明するものである。図２における下段に示された符号５は、前記した画像メモリにおけるデータの配列状況を示しており、また中段は回路Ｂが画像メモリ５から読み出したデータをデータ変換する例を示し、さらに上段は回路Ｂよりラインバッファに転送するデータの配列状況、すなわち表示パネル１における画素の配列状態を示している。
【００１８】
なお、図２において示された中央のカンマで区切られた左側および右側の各数値は上段に記載された表示パネル１における画素の配列にしたがった行番号および列番号を示している。したがって図２においては、前記行番号および列番号により、表示パネル１におけるいずれの画素に対応する画像データであるかの関係が示されている。なお、図２に示す例においては前記したとおり、画像メモリ５は表示パネル１における画素の配列に対応したデータの記憶領域、すなわちＭ×Ｎの記憶領域を備えており、上段と下段のデータの配列は同一パターンになっている。
【００１９】
図に示した例においては画像メモリ５におけるデータ配列が表示パネルの画素の配列に対応しているため、画像メモリ５の１ラインのデータ配列と、データドライバ２から出力されるデータの配列が一致していない。そのため回路Ｂにおいて、同時に走査する３ラインのデータを画像メモリ５から読み出し、データドライバ２から出力されるデータ配列にしたがって二次元のデータ変換を行う必要がある。そして回路Ｂにおいて変換されたデータは、ラインバッファ７へと転送され、ラインバッファ７からデータドライバ２へと転送される。
【００２０】
図２に示すデータの展開状態によると、回路Ｂによって画像メモリ５からデータを読み出してデータ変換する場合、前記したとおり同時に走査する３ライン分のデータを画像メモリ５から読み出し、二次元のデータ変換が行われる。したがって回路Ｂは二次元の複雑なデータ変換を伴うために回路規模が大きくなるという問題を抱えることになる。
【００２１】
また回路Ｂにおいては、１走査のデータをデータドライバ２に出力するために前記画像メモリ５から３ラインのデータを読み出す必要があることから、読み出し回路の動作周波数を３倍に上げる必要が生ずる。このために、制御回路部のコストが上昇し、消費電力も増加するという問題も生ずる。
【００２２】
一方、図３は、図１に示した回路Ｂにおけるコストの上昇、および消費電力の増加を抑制する構成を採用した例を示している。なお、図３においては、すでに説明した図１に示した各部と同一の機能を果たす部分を同一符号で示しており、したがってその詳細な説明は省略する。この図３に示す例における画像メモリ５は、１ラインにおいて３倍のデータの格納領域（Ｍ×Ｌ）となるように構成されている。したがって、画像メモリ５のデータ配列をデータドライバ２から出力されるデータ配列と一致させることができ、前記した回路Ｂにおける二次元のデータ変換は不要となる。
【００２３】
ところで、ホストコントローラから出力される画像データは、表示画像の１ラインごとのデータを連続して出力するのが一般的である。すなわちホストコントローラからは、図４の下段に示すイメージで画像データが供給される。この下段に示す状態の画像データを、符号４で示す回路Ａによって、中段に示す１ラインがＭ×Ｌサイズの画像メモリ５に書き込む場合には、二次元の複雑なデータ変換を伴うことになるため、今度は図３に示す回路Ａが、図１に示した回路Ｂに代わって二次元の複雑なデータ変換を実行する必要が発生する。
【発明の開示】
【発明が解決しようとする課題】
【００２４】
この発明は、前記した問題点に着目してなされたものであり、前記したスタック構造の表示パネルの特質を生かしつつ、二次元の複雑なデータ変換を伴うことのない表示制御装置および表示制御方法を提供することを課題とするものである。
【課題を解決するための手段】
【００２５】
前記した課題を解決するためになされたこの発明にかかる表示制御装置の基本形態は、請求項１に記載のとおり、多数のデータ線および多数の走査線の交差位置において前記データ線と走査線との間にそれぞれ表示画素が形成された表示パネルと、複数本の前記走査線を組として前記組ごとの走査線に対して順次走査信号を与える走査ドライバと、前記データ線を介して前記各画素に選択的に画像信号を供給するデータドライバとを具備した表示制御装置であって、前記表示制御装置には、前記表示画素を点灯もしくは非点灯制御するための画像データを格納する画像メモリがさらに具備され、前記画像メモリには、当該画像メモリの１ライン内に、前記組を構成する複数の走査線に接続される各表示画素に供給する画像データを、組となる走査線の順番に対応させて連続的に格納するように構成されている点に特徴を有する。
【００２６】
また、前記した課題を解決するためになされたこの発明にかかる表示制御方法は、請求項３に記載のとおり、多数のデータ線および多数の走査線の交差位置において前記データ線と走査線との間にそれぞれ表示画素が形成された表示パネルと、複数本の前記走査線を組として前記組ごとの走査線に対して順次走査信号を与える走査ドライバと、前記データ線を介して前記各画素に選択的に画像信号を供給するデータドライバと、前記表示画素を点灯もしくは非点灯制御するための画像データを格納する画像メモリとが具備された表示制御方法であって、前記画像メモリには、当該画像メモリの１ライン内に、前記組を構成する複数の走査線に接続される各表示画素に供給する画像データを、組となる走査線の順番に対応させて連続的に書き込むデータ書き込み操作と、画像メモリの１ライン内に書き込まれた画像データを読み出して、当該画像データに基づいて前記組を構成する複数の走査線に接続される各画素に対応した画像データに変換するデータ変換操作とが実行される点に特徴を有する。
【発明を実施するための最良の形態】
【００２７】
以下、この発明にかかる表示制御装置および表示制御方法について、図５〜図７に示す実施の形態に基づいて説明する。なお、以下に説明するこの発明にかかる実施の形態においては、すでに説明した図１および図３の各部と同一の機能を果たす部分を同一符号で示しており、したがってその詳細な説明は省略する。
【００２８】
図５に示す実施の形態において採用される画像メモリ５は、その行方向の１ラインが、同時に走査される複数本の走査線に接続される各表示画素に供給する画像データを格納できる領域を備えた構成にされている。すなわち図５に示すように、画像メモリ５はその行方向の１ラインが、Ｍ×Ｌライン分（実施例ではＬ＝３）の画像データを格納できる領域に設定されている。そして、画像メモリの前記１ラインには、組となる走査線の順番に対応させて連続的に画像データが格納されるように構成されている。
【００２９】
図６は図５に示した構成においてなされるデータ変換の作用について説明するものであり、図６におけるカンマで区切られた左側および右側の各数値は、すでに説明した図２および図４において説明した例と同様に上段に記載された表示パネル１における画素の配列にしたがった行番号および列番号を示している。
【００３０】
そして、図６における符号５は画像メモリを示しており、この画像メモリ５に書き込む画像データは、前記したとおり図示せぬホストコントローラから送られる。この場合、ホストコントローラからは表示画像の１ラインごとのデータが送られることになり、符号４で示す回路Ａは、図６の下段に示すイメージで画像データの供給を受けることになる。
【００３１】
そこで回路Ａは、表示画像の１ラインデータ、すなわち図においてａで囲った画像データをそのまま、画像メモリ５のａで示す領域に書き込み、同様にｂおよびｃで囲った画像データを画像メモリ５のｂおよびｃで示す領域にそれぞれ順次書き込む。これにより同時に走査される３本の走査線に対応した画像データが、走査線の順番に対応させて連続的に画像メモリの行方向の１ラインに書き込まれる。
【００３２】
この時のデータ書き込み操作を実行する回路Ａは、同時に走査される組となる３走査線に対応する画像データを、画像メモリ５の１ラインに順番に書き込む動作を実行するものであるため、すでに説明した図１に示す構成における回路Ａに比較すると、軽微な変更は必要であるものの、回路規模が増大することはない。
【００３３】
一方、前記画像メモリ５に書き込まれた画像データは、回路Ｂにより読み出され、その時のデータ変換により図６の上から二番目に示すデータの展開作用がなされる。すなわち、画像メモリ５に書き込まれた第１ラインの画像データに着目した場合、ａ，ｂ，ｃで示す各先頭の画像データを順に読み出し、次にａ，ｂ，ｃで示す二番目の画像データを順に読み出し、続いて同様に三番目、四番目と続けて読み出すデータ展開が実行される。
【００３４】
このように展開された画像データは、ラインバッファ７に転送されることにより、データドライバ２には、同時に走査される組となる３走査線に対応する画像データが、データ線１ａの配列順序にしたがって、供給されることになる。
【００３５】
この時に作用する回路Ｂにおけるデータ変換は、一次元のデータ変換でよく、単に画像メモリの配列と、これに対応するラインバッファ回路を接続するだけの構造となる。このために、すでに説明した図１に示す構成における回路Ｂに比較すると、非常に単純な構成となる。
【００３６】
したがって、図５および図６に示したこの発明にかかる表示制御装置および表示制御方法によると、図１および図３に示した構成のように回路Ｂもしくは回路Ａにおいて、二次元のデータ変換を行う必要はない。それ故、二次元のデータ変換に伴って招来される回路規模の増大、データ読み出し回路の動作周波数の増大に伴う消費電力の増加について、これを抑制することができる。
【００３７】
図７は、この発明にかかる表示制御装置において好適に用いられる画像メモリ５の他の構成例を模式的に示したものである。すなわち、図７に示す画像メモリ５においては、画像メモリの行方向の各ラインが、同時に走査される組となる複数の走査線ごとに対応した画像データの格納領域に分割されている。この分割されたメモリ領域は、物理的に分割されたメモリから構成されていても良い。
【００３８】
なお、以上説明した実施の形態においては、表示パネルに配列される画素として有機ＥＬ素子を用いた例を示しているが、この発明にかかる表示制御装置および表示制御方法においては、これに限定されることはなく、画素として他の素子を用いた場合においても同様の作用効果を得ることができる。
【図面の簡単な説明】
【００３９】
【図１】従来のスタック構造の表示パネルを発光駆動する表示制御装置の例を示したブロック図である。
【図２】図１に示した構成においてなされるデータ変換の作用について説明するデータ展開図である。
【図３】従来のスタック構造の表示パネルを発光駆動する表示制御装置の他の例を示したブロック図である。
【図４】図３に示した構成においてなされるデータ変換の作用について説明するデータ展開図である。
【図５】この発明にかかる表示制御装置の例を示したブロック図である。
【図６】図５に示した構成においてなされるデータ変換の作用について説明するデータ展開図である。
【図７】図５に示す表示制御装置において好適に用いられる画像メモリの他の構成例を示した模式図である。
【符号の説明】
【００４０】
１    表示パネル
１ａ  データ線
１ｂ  走査線
２    データドライバ
３    走査ドライバ
４    回路Ａ
５    画像メモリ
６    回路Ｂ
７    ラインバッファ
【図１】
2009192981.tif 000003
【図２】
2009192981.tif 000004
【図３】
2009192981.tif 000005
【図４】
2009192981.tif 000006
【図５】
2009192981.tif 000007
【図６】
2009192981.tif 000008
【図７】
2009192981.tif 000009