(57)【要約】【課題】高信頼度で、かつ高密度な半導体装置を提供する。【解決手段】下段の半導体パッケージ３は基板１に直接実装されて電気的導通が取られており、上段の半導体パッケージ２は、第１スペーサ４を介して基板１に実装されて電気的導通が取られており、上段の半導体パッケージ２と下段の半導体パッケージ３とは、基板１の主面からの高さを互いに異にして、接触することなく基板１の第１の主面および第１の主面と反対側の第２の主面で交互に配置されている。さらに、上段の半導体パッケージ２を構成する半導体素子７と基板１との間に、下段の半導体パッケージ３を構成する半導体素子７の一部が配置され、下段の半導体パッケージ３を構成する半導体素子７と基板１との間に、第１スペーサ４の一部が配置されている。【選択図】図１
2009218390.tif 000002
【特許請求の範囲】
【請求項１】
基板の主面に半導体パッケージを２つ以上有し、
第１の半導体パッケージは前記基板の主面に直接実装され、
第２の半導体パッケージは前記第１の半導体パッケージに隣接し、スペーサを介して前記基板の主面に実装され、
前記第２の半導体パッケージを構成する半導体素子と前記基板の主面との間に、前記第１の半導体パッケージを構成する半導体素子の一部が配置され、
前記第１の半導体パッケージを構成する半導体素子と前記基板の主面との間に、前記スペーサの一部が配置されていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、前記基板の第１の主面および前記第１の主面と反対側の第２の主面に、それぞれ前記第１の半導体パッケージおよび前記第２の半導体パッケージが実装されていることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、前記基板の両端部の主面には前記第１の半導体パッケージが実装されていることを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置において、前記第１の半導体パッケージの前記基板の主面からの高さと、前記第２の半導体パッケージの前記基板の主面からの高さとが互いに異なることを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置において、前記第１の半導体パッケージを構成する半導体素子と前記基板の主面との間に位置する前記スペーサの第１面に、１ＭＰａ〜１ＧＰａの弾性率を有する弾性体が設けられていることを特徴とする半導体装置。
【請求項６】
請求項１記載の半導体装置において、前記第１の半導体パッケージを構成する半導体素子と前記基板の主面との間に位置する前記スペーサの第１面に、エラストマー樹脂が設けられていることを特徴とする半導体装置。
【請求項７】
請求項１記載の半導体装置において、前記スペーサの第１面および前記第１面と反対側の第２面にそれぞれ配線パターンが形成され、前記スペーサの第１面に形成された配線パターンと前記スペーサの第２面に形成された配線パターンとは電気的導通が取られていることを特徴とする半導体装置。
【請求項８】
請求項１記載の半導体装置において、前記スペーサは受動部品により構成されることを特徴とする半導体装置。
【請求項９】
請求項１記載の半導体装置において、前記第１および第２の半導体パッケージはそれぞれ配線部材を含んでおり、
前記配線部材の第１面および前記第１面と反対側の第２面にそれぞれ配線パターンが形成され、前記配線部材の第１面に形成された配線パターンと前記配線部材の第２面に形成された配線パターンとは電気的導通が取られており、
第１電極を介して前記配線部材の第１面に形成された配線パターンと前記第１または第２の半導体パッケージを構成する半導体素子とが接合されていることを特徴とする半導体装置。
【請求項１０】
請求項９記載の半導体装置において、前記配線部材の平面寸法が、前記第１または第２の半導体パッケージを構成する半導体素子の平面寸法よりも小さいことを特徴とする半導体装置。
【請求項１１】
請求項９記載の半導体装置において、前記第１または第２の半導体パッケージを構成する半導体素子と前記配線部材の第１面との間は樹脂で封止されていることを特徴とする半導体装置。
【請求項１２】
請求項９記載の半導体装置において、前記第１または第２の半導体パッケージを構成する半導体素子の前記基板側の全面に表面保護部材が設けられていることを特徴とする半導体装置。
【請求項１３】
請求項９記載の半導体装置において、前記第１または第２の半導体パッケージを構成する半導体素子と前記配線部材の第１面との間は樹脂で封止され、
前記樹脂で封止されない前記第１または第２の半導体パッケージを構成する半導体素子の前記基板側の面に、前記樹脂とは異なる材質からなる表面保護部材が設けられていることを特徴とする半導体装置。
【請求項１４】
請求項９記載の半導体装置において、第２電極を介して前記第１の半導体パッケージを構成する前記配線部材の第２面に形成された配線パターンと前記基板の主面とが接合され、
前記第２電極を介して前記第２の半導体パッケージを構成する前記配線部材の第２面に形成された配線パターンと前記スペーサの第１面とが接合されていることを特徴とする半導体装置。
【請求項１５】
請求項１４記載の半導体装置において、前記第２電極は半田ボールであることを特徴とする半導体装置。
【請求項１６】
基板の主面に半導体パッケージを２つ以上と受動素子とを有し、
第１の半導体パッケージは前記基板の主面に直接実装され、
第２の半導体パッケージは前記第１の半導体パッケージに隣接し、スペーサを介して前記基板の主面に実装され、
前記受動素子は前記第２の半導体パッケージの前記第１の半導体パッケージと反対側に隣接し、前記基板の主面に直接実装され、
前記第２の半導体パッケージを構成する半導体素子と前記基板の主面との間に、前記第１の半導体パッケージを構成する半導体素子の一部および前記受動素子の一部が配置され、
前記第１の半導体パッケージを構成する半導体素子と前記基板の主面との間に、前記スペーサの一部が配置されていることを特徴とする半導体装置。
【請求項１７】
請求項１６記載の半導体装置において、前記基板の第１の主面および前記第１の主面と反対側の第２の主面に、それぞれ前記第１の半導体パッケージおよび前記第２の半導体パッケージが実装されていることを特徴とする半導体装置。
【請求項１８】
請求項１６記載の半導体装置において、前記第１の半導体パッケージの前記基板の主面からの高さと、前記第２の半導体パッケージの前記基板の主面からの高さとが互いに異なることを特徴とする半導体装置。
【請求項１９】
以下の工程を有することを特徴とする半導体装置の製造方法；
（ａ）基板の主面の所定の領域にスペーサを配置する工程、
（ｂ）第１の半導体パッケージを構成する半導体素子と前記基板の主面との間に前記スペーサの一部が配置するように、前記基板の主面の所定の領域に前記第１の半導体パッケージを配置する工程、
（ｃ）第２の半導体パッケージを構成する半導体素子と前記スペーサの第１面との間に前記第１の半導体パッケージを構成する半導体素子の一部が配置するように、前記スペーサの第１面に前記第２の半導体パッケージを配置する工程、
（ｄ）前記第１および前記第２の半導体パッケージを配置した前記基板を所定の温度まで昇温して冷却することにより、前記第１の半導体パッケージを前記基板の主面に接合し、前記第２の半導体パッケージを前記スペーサの第１面に接合する工程。
【請求項２０】
請求項１９記載の半導体装置の製造方法において、前記第１の半導体パッケージと前記基板、前記第２の半導体パッケージと前記スペーサ、および前記スペーサと前記基板とは半田を用いて接合されることを特徴とする半導体装置の製造方法。
【請求項２１】
請求項２０記載の半導体装置の製造方法において、前記（ｄ）工程では、半田溶融温度以上まで昇温することを特徴とする半導体装置の製造方法。
【請求項２２】
請求項１９記載の半導体装置の製造方法において、前記（ａ）工程と前記（ｂ）工程との間に、さらに以下の工程を含むことを特徴とする半導体装置の製造方法；
（ｅ）前記第１の半導体パッケージを構成する半導体素子と前記基板の主面との間に位置する前記スペーサの第１面に、１ＭＰａ〜１ＧＰａの弾性率を有する弾性体を接着する工程。
【請求項２３】
請求項１９記載の半導体装置の製造方法において、前記（ａ）工程の前に、さらに以下の工程を含むことを特徴とする半導体装置の製造方法；
（ｆ）前記第１または第２の半導体パッケージを構成する半導体素子と配線部材の第１面に形成された配線パターンとを第１電極で接合する工程、
（ｇ）前記第１または第２の半導体パッケージを構成する半導体素子と前記配線部材の第１面との間を樹脂により封止する工程、
（ｈ）前記第１および第２の半導体パッケージを昇温して前記樹脂を硬化させる工程、
（ｉ）前記樹脂により封止されておらず、実装後に前記第１または第２の半導体パッケージを構成する半導体素子の前記基板側となる面に表面保護部材を形成する工程、
（ｊ）前記第１および第２の半導体パッケージを昇温して前記表面保護部材を硬化させる工程。
【請求項２４】
請求項１９記載の半導体装置の製造方法において、前記（ａ）工程の前に、さらに以下の工程を含むことを特徴とする半導体装置の製造方法；
（ｆ）前記第１または第２の半導体パッケージを構成する半導体素子と配線部材の第１面に形成された配線パターンとを第１電極で接合する工程、
（ｇ）前記第１または第２の半導体パッケージを構成する半導体素子と前記配線部材の第１面との間を樹脂により封止する工程、
（ｈ）前記樹脂により封止されておらず、実装後に前記第１または第２の半導体パッケージを構成する半導体素子の前記基板側となる面に表面保護部材を形成する工程、
（ｉ）前記第１および第２の半導体パッケージを昇温して前記樹脂および前記表面保護部材を硬化させる工程。
【請求項２５】
請求項１９記載の半導体装置の製造方法において、前記（ａ）工程の前に、さらに以下の工程を含むことを特徴とする半導体装置の製造方法；
（ｆ）前記第１または第２の半導体パッケージを構成する半導体素子と配線部材の第１面に形成された配線パターンとを第１電極で接合する工程、
（ｇ）実装後に前記第１または第２の半導体パッケージを構成する半導体素子の前記基板側となる面に表面保護部材を形成する工程、
（ｈ）前記第１および第２の半導体パッケージを昇温して前記表面保護部材を硬化させる工程。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造技術に関し、特に、複数の半導体チップを実装基板上に搭載した半導体装置およびその製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
大型コンピュータ、パーソナルコンピュータ、携帯機器などの様々な情報機器は、年々高性能化や小型化が進んでいる。そのため、これらの機器に搭載される半導体素子が大きくなる一方で、半導体素子を実装する基板の面積は小さくなっており、限られた基板面積に大きな半導体素子を数多く搭載することが市場から強く求められている。この市場要求を満たす手法として、基板上に搭載された半導体素子の上にさらに複数の半導体素子を積層する技術や、複数の半導体素子をそれぞれ基板から異なる高さに配置して実装する技術などが開発されている。
【０００３】
例えば特開２００２−１７６１３５号公報（特許文献１）には、絶縁材料の一方の主面に半導体チップが実装され、他方の主面に放熱用のめっき膜が形成された半導体モジュールを製造し、これをインターポーザ上に積層していく際、めっき膜上にペーストを滴下し、めっき膜と半導体チップとを熱的に接続することにより、放熱特性に優れた積層型半導体装置を製造する技術が開示されている。
【０００４】
また、特開平８−２３６６９４号公報（特許文献２）には、配線導体が形成されたキャリアに微小バンプを介してＬＳＩチップを実装し、封止樹脂を注入し、そしてＬＳＩチップを研磨により薄くした後、配線導体に電気的に接続するスルーホールを介してキャリア接続用バンプで各キャリアを接続することにより形成される三次元スタックモジュールが開示されている。
【０００５】
また、特開２０００−２８６３８０号公報（特許文献３）には、半田接続したシングルキャリアの積層間に樹脂を充填してスタック組立品を構成すると共に、スタック組立品をマザーボードに半田接続し、それらの間に樹脂を充填した半導体実装構造が開示されている。
【０００６】
また、特開２００４−３３５６２４号公報（特許文献４）には、第１の半導体パッケージと実装基板、および第１の半導体パッケージと第２の半導体パッケージとを有機材料からなる接着層で接合した半導体モジュールが開示されている。
【０００７】
また、特開２００６−２７８８６３号公報（特許文献５）には、個別半導体パッケージを複数積層して構成された積層半導体パッケージと、この積層半導体パッケージを搭載したベース基板とを備える半導体装置が記載されており、個別半導体パッケージは、半導体素子に固定された配線部材の少なくとも配線を半導体素子の片側のみから延ばしてベースに接続している。
【０００８】
また、特開平１１−４０７４５号公報（特許文献６）には、パッケージの側面から並んで複数のリードを突出させ、かつ配線基板に重ねて実装された複数の半導体装置が記載されており、各半導体装置のリードの突出長さは同一長さであり、一の半導体装置の各リードの少なくとも実装端部は相互に重ね合わされる状態で他の半導体装置のリードの実装端部の横に並ぶように構成されている。
【０００９】
また、特開２００４−６３７７７号公報（特許文献７）には、ＴＣＰ型半導体装置のベース部材である絶縁性フィルムと基板の接続部とが重ならないように絶縁性フィルムの外側に基板の接続部を設ける、半導体チップと向かい合うリードの部分を封止樹脂で覆う、または半導体チップの下部のリードに樹脂を塗布する手段により、電子装置の半田接続部の寿命の確保が可能であることが述べられている。
【特許文献１】特開２００２−１７６１３５号公報
【特許文献２】特開平８−２３６６９４号公報
【特許文献３】特開２０００−２８６３８０号公報
【特許文献４】特開２００４−３３５６２４号公報
【特許文献５】特開２００６−２７８８６３号公報
【特許文献６】特開平１１−４０７４５号公報
【特許文献７】特開２００４−６３７７７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明者らは、限られた基板面積に多くの半導体素子を搭載する方法として、隣り合う半導体素子を基板からの高さを変えて互い違いに搭載する手法を検討している。しかしながら、上記手法においては、搭載する半導体素子の厚さが厚い場合には以下の課題が懸念される。例えばガラスエポキシ樹脂（ガラス繊維製の布（ガラスクロス）を重ねたものにエポキシ樹脂を含浸させて固めたもの）からなる基板の熱膨張係数が半導体素子の熱膨張係数よりも５〜６倍程度大きいため、使用時の熱や環境温度の変化などによって、基板と半導体素子との熱変形差に起因する熱負荷が、両者を接続する半田接続部に生じる。この熱負荷は半導体素子が厚く剛性が大きいほど増すため、半導体素子が厚い場合には、半田接続部の信頼性の低下が考えられる。さらに、半導体素子が厚い場合には、実装後の高さが高くなるため、小型機器への搭載が難しくなる。
【００１１】
また、上記手法においては、搭載する半導体素子の厚さが薄い場合には以下の課題が懸念される。例えば半導体素子の組み立て時や使用時には、半導体素子に外力が作用することがある。薄い半導体素子に外力が作用した場合、半導体素子に割れが生じて動作不良を起こすことが考えられる。
【００１２】
本発明の目的は、高信頼度で、かつ高密度な半導体装置を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち、一実施例を簡単に説明すれば、次のとおりである。
【００１５】
本実施例は、基板の第１の主面と、第１の主面と反対側の第２の主面とに、それぞれ２個の上段の半導体パッケージおよび３個の下段の半導体パッケージを実装する半導体装置である。下段の半導体パッケージは基板に直接実装されて電気的導通が取られており、上段の半導体パッケージは、スペーサを介して基板に実装されて電気的導通が取られており、上段の半導体パッケージと下段の半導体パッケージとは、基板の主面からの高さを互いに異にして、接触することなく基板の主面で交互に配置されている。さらに、上段の半導体パッケージを構成する半導体素子と基板との間に、下段の半導体パッケージを構成する半導体素子の一部が配置され、下段の半導体パッケージを構成する半導体素子と基板との間に、スペーサの一部が配置されている。
【００１６】
本実施例は、基板の第１の主面と、第１の主面と反対側の第２の主面とに、それぞれ２個の上段の半導体パッケージおよび３個の下段の半導体パッケージを実装する半導体装置の製造方法である。まず、基板の主面の所定の領域にスペーサを配置した後、下段の半導体パッケージを構成する半導体素子と基板との間にスペーサの一部が配置するように、基板の主面の所定の領域に下段の半導体パッケージを配置し、続いて上段の半導体パッケージを構成する半導体素子とスペーサの第１面との間に下段の半導体パッケージを構成する半導体素子の一部が配置するように、スペーサの第１面に上段の半導体パッケージを配置する。その後、下段および上段の半導体パッケージを配置した基板を所定の温度まで昇温して冷却することにより、下段の半導体パッケージを基板の主面に接合し、上段の半導体パッケージをスペーサの第１面に接合する。
【発明の効果】
【００１７】
本願において開示される発明のうち、一実施例によって得られる効果を簡単に説明すれば以下のとおりである。
【００１８】
半導体パッケージを構成する半導体素子に対して、外力により発生する応力が低減するので、半導体素子の割れを防止することができる。また、薄い半導体素子を用いることが可能となるので、半導体パッケージを実装した後の半導体装置の高さを低くすることができる。これらにより、高信頼度で、かつ高密度な半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１９】
本実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００２０】
また、本実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、本実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２１】
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、本実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２２】
（実施の形態１）
本発明の実施の形態１による半導体装置について、図１を用いて説明する。図１（ａ）は本実施の形態１による半導体装置の要部上面図、図１（ｂ）は本実施の形態１による半導体装置の要部側面図である。
【００２３】
本実施の形態１では、基板１の第１の主面と、第１の主面と反対側の第２の主面とに、それぞれ２個の上段の半導体パッケージ２および３個の下段の半導体パッケージ３を実装し、基板１の主面に合計１０個の半導体パッケージを実装する半導体装置を例示している。
【００２４】
下段の半導体パッケージ３は、基板１に直接実装されて電気的導通が取られている。一方、上段の半導体パッケージ２は、第１スペーサ４を介して基板１に実装されて電気的導通が取られている。さらに、基板１には端子５が設けられており、外部との信号の授受を可能にしている。
【００２５】
下段の半導体パッケージ３が基板１の第１の主面の中央部と両端部とに配置されており、上段の半導体パッケージ２と下段の半導体パッケージ３とは、基板１の第１の主面からの高さを互いに異にして、接触することなく基板１の第１の主面で交互に配置されている。同様に、下段の半導体パッケージ３が基板１の第２の主面の中央部と両端部とに配置されており、上段の半導体パッケージ２と下段の半導体パッケージ３とは、基板１の第２の主面からの高さを互いに異にして、接触することなく基板１の第２の主面で交互に配置されている。
【００２６】
これにより、大きな面積を有する上段または下段の半導体パッケージ２，３であっても、隣り合う上段の半導体パッケージ２と下段の半導体パッケージ３との互いの間隔を短くして搭載することができる。上段の半導体パッケージ２と下段の半導体パッケージ３との搭載位置の間隔は、例えば１１ｍｍである。上段の半導体パッケージ２は、下段の半導体パッケージ３よりも基板１から遠い位置に実装されるが、基板１の主面と上段の半導体パッケージ２との距離は第１スペーサ４の厚さ分だけであり、伝送経路は短いので、高速での信号授受が可能である。
【００２７】
さらに、第１スペーサ４の一部が下段の半導体パッケージ３の端部側の下部に配置されている。また、基板１の両端部に位置する下段の半導体パッケージ３の端部側の下部にも第２スペーサ６が配置されている。
【００２８】
基板１は、内部にビアで接続された６層または８層の配線パターンを有するガラスエポキシ基板であり、その厚さは、例えば１．２ｍｍである。第１スペーサ４は、ビアで接続された２層の配線パターンをその両面に有するガラスエポキシ基板であり、その厚さは、例えば０．３ｍｍである。第１スペーサ４は、半田を用いて基板１および上段の半導体パッケージ２にそれぞれ接合されている。基板１の両端部に位置する第２スペーサ６は、第１スペーサ４と同等の厚さを有する部材である。但し、第２スペーサ６は、第１スペーサ４と異なり、基板１または上段の半導体パッケージ２と電気的導通を取る必要がないため、第１スペーサ４よりも安価な樹脂材料で構成することができる。また、第２スペーサ６に替えて、第１スペーサ４と同等の厚さを有するコンデンサ部品などの受動部品を用いることも可能である。上段の半導体パッケージ２と下段の半導体パッケージ３との搭載される位置は互いに異なるが、部材の構成は同じである。
【００２９】
次に、本実施の形態１による半導体パッケージの構成について、図２を用いて説明する。図２（ａ）は本実施の形態１による半導体パッケージの要部上面図、図２（ｂ）は本実施の形態１による半導体パッケージの要部側面図である。
【００３０】
上段または下段の半導体パッケージ２，３を構成する半導体素子７は、例えばＤＲＡＭであり、その平面寸法は、例えば７ｍｍ×１２ｍｍ、その厚さは、例えば０．１〜０．２ｍｍである。半導体素子７の回路形成面の一方向に沿った中央部には、複数の端子８が並んで配置されている。端子８の主材料は、例えば金であり、隣り合う端子８の間隔は、例えば０．０７ｍｍである。
【００３１】
半導体素子７の回路形成面側には、複数の端子８を介して、両面（第１面および第１面と反対側の第２面）に銅膜からなる配線パターンを有するポリイミド製の配線部材９が配置されている。配線部材９の平面寸法は、例えば３ｍｍ×１１．５ｍｍ、その厚さは、例えば０．０４ｍｍであり、半導体素子７の平面寸法よりも小さい。配線パターンの表面はニッケル膜で覆われており、さらにニッケル膜の一部はソルダレジスト膜で覆われており、配線パターンを構成する銅膜の腐食や電気的短絡を防止している。また、両面の配線パターンは、ポリイミドを貫通するビアによって電気的導通が取られている。半導体素子７に備わる複数の端子８は配線部材９の第１面に形成された配線パターンと電気的および力学的に接合され、その接合部は封止樹脂１０によって封止されており、接合部の信頼性を確保している。封止樹脂１０には、例えばエポキシ樹脂、ポリイミド樹脂、エラストマー樹脂またはシリコーン樹脂などを用いることができる。配線部材９の第２面に形成された配線パターンには、複数の半田ボール１１が接続されている。隣り合う半田ボール１１の間隔は、例えば０．５ｍｍである。半田ボール１１には、例えば直径が０．２〜０．３ｍｍの錫−銀−銅合金を主成分とする材料が用いられている。半田ボール１１を用いて半導体パッケージ２を第１スペーサ４に接合し、半導体パッケージ３を基板１に接合することにより、半導体装置として機能させることができる。
【００３２】
本実施の形態１による半導体装置は、前述したように、第１または第２スペーサの一部が、下段の半導体パッケージ３の下部に位置しており、これによって、半導体素子７の割れを防止し、半田接続部の高い信頼性を確保すると同時に、高密度な実装を可能としている。
【００３３】
次に、本実施の形態１により得られる効果について、図３〜図７を用いて説明する。図３（ａ）および（ｂ）は、それぞれ第１および第２スペーサの一部が下段の半導体パッケージの端部側の下部に無い半導体装置の要部上面図および要部側面図、図４は第１スペーサの一部が下段の半導体パッケージの端部側の下部に無い半導体装置の下段の半導体パッケージの拡大側面図、図５は第１スペーサの一部が下段の半導体パッケージの端部側の下部に有る半導体装置の下段の半導体パッケージの拡大側面図、図６は半田相当非線形歪み範囲と半導体素子の厚さとの関係を説明するグラフ図、図７は半田接続寿命（相対値）と半導体素子の厚さとの関係を説明するグラフ図である。
【００３４】
図３に示すように、基板１の主面に前述した第１または第２スペーサ４，６を配置しない場合は、下段の半導体パッケージ３を構成する半導体素子７の基板１側の面と基板１の主面との間に、０．４〜０．５ｍｍ程度の空間が生じる。
【００３５】
図４に示すように、配線部材９から突出する半導体素子７の長さ（オーバーハング部の長さ）をＬ、半導体素子７の厚さをｈ、組み立て時や使用時に半導体パッケージに作用する外力をＷとし、紙面奥行き方向の半導体素子７の長さをｂとする。外力Ｗが作用する箇所は特定できないが、同じ大きさの外力が作用したときに半導体素子７に発生する応力が最も大きくなるのは半導体素子７の端部に外力が作用したときである。このとき、オーバーハング部の配線部材９の端部側を固定端、半導体素子７の端部側を自由端の片持ちはりと考えると、半導体素子７に発生する最大曲げモーメントＭｍａｘは次式となる。
【００３６】
【数１】
2009218390.tif 000003
【００３７】
また、半導体素子７に発生する最大曲げ応力σｍａｘは次式で表される。
【００３８】
【数２】
2009218390.tif 000004
【００３９】
一方、図５に示すように、半導体素子７のオーバーハング部の下部の一部に第１スペーサ４が配置された場合（ここでは、第１スペーサ４を代表例として記載し、第２スペーサ６に係る効果の説明は省略するが、第２スペーサ６が配置された場合も同様の効果を有する）、第１スペーサ４の上部に外力Ｗが作用しても半導体素子７には圧縮応力が発生するのみで、半導体素子７の割れの原因となる曲げ応力は発生しない。外力Ｗが第１スペーサ４の無い箇所に作用した場合に半導体素子７に発生する曲げ応力は、配線部材９の端部側を固定端、第１スペーサ４の端部側を単純支持端と考えると、荷重作用箇所での曲げモーメントは次式で表される。
【００４０】
【数３】
2009218390.tif 000005
【００４１】
また、固定端での曲げモーメントは次式である。
【００４２】
【数４】
2009218390.tif 000006
【００４３】
なお、本条件においても、最大曲げモーメントＭｍａｘと最大曲げ応力σｍａｘとの関係は上記式（２）で示される。このとき、曲げモーメントの絶対値が最大となるのはＬ２＝Ｌ１／√３の位置に外力Ｗが作用した場合の荷重作用箇所に発生する曲げモーメントであり、次式で表される。
【００４４】
【数５】
2009218390.tif 000007
【００４５】
このとき、半導体素子７に発生する最大曲げ応力σｍａｘは次式となる。
【００４６】
【数６】
2009218390.tif 000008
【００４７】
上記式（２）と上記式（６）とを比較すると、半導体素子７のオーバーハング部の下部の一部に第１スペーサ４を配置した場合の最大曲げ応力σｍａｘと、半導体素子７のオーバーハング部の下部の一部に第１スペーサ４を配置しない場合の最大曲げ応力σｍａｘとの比は次式となる。
【００４８】
【数７】
2009218390.tif 000009
【００４９】
従って、半導体素子７のオーバーハング部の下部の一部に第１スペーサ４を配置した半導体装置の半導体素子７において発生する曲げ応力は、半導体素子７のオーバーハング部の下部の一部に第１スペーサ４を配置しない半導体装置の半導体素子７において発生する曲げ応力と比べて、第１スペーサ４の端部の位置が半導体素子７の端部近傍（Ｌ１≒Ｌ）の場合は１／５以下、第１スペーサ４の端部の位置が半導体素子７のオーバーハング部の中央近傍（Ｌ１≒Ｌ／２）の場合は１／１０以下となり、曲げ応力を大幅に低減できるので、高い信頼性を確保することができる。
【００５０】
上段の半導体パッケージ２に外力が作用した場合には、半導体素子７は下段の半導体パッケージ３によって支持されるので、半導体素子７の割れを防止することができる。但し、上段の半導体パッケージ２を構成する半導体素子７と下段の半導体パッケージ３を構成する半導体素子７との間の空間が大きい場合には半導体素子７の割れ防止効果を得ることができないので、空間が小さくなるように半導体装置を構成する必要がある。
【００５１】
ところで、上記式（２）に示したように、曲げ応力は半導体素子７の厚さの２乗に反比例する。半導体素子７のオーバーハング部の下部の一部に第１スペーサ４を配置した半導体装置では曲げ応力に対する裕度が大きいので、半導体素子７のオーバーハング部の下部の一部に第１スペーサ４を配置しない半導体装置よりも半導体素子７の厚さを小さくすることができる。その結果、装置全体が薄く高密度な半導体装置を実現することができる。さらに、半導体素子７が薄くなることで、使用時の熱負荷に対する半田接続部の信頼性を向上することができる。
【００５２】
次に、半導体素子７が薄くなることによる半田接続部の信頼性の向上について説明する。基板１の線膨張係数が約１７ｐｐｍ／℃であるのに対して、半導体素子７の線膨張係数は約３ｐｐｍ／℃であり、大きく異なる。そのため、使用時の熱や使用環境温度の変化などによる基板１と半導体素子７との熱変形差は大きく、これらを接続する半田には、大きな歪みが発生する。このとき半導体素子７が薄く剛性が小さい場合には、基板１と半導体素子７との熱変形差を半田の変形だけでなく半導体素子７自身の変形でも吸収するため、半田に発生する歪みは比較的小さくなる。一方、半導体素子７が厚く剛性が大きい場合には、半導体素子７の熱変形差を主に半田の変形だけで吸収するため、半田に発生する歪みは大きくなる。
【００５３】
図６に、本実施の形態１による半導体装置（半導体素子７のオーバーハング部の下部の一部に第１スペーサ４を配置した半導体装置）において、半田接続部で発生する歪みと半導体素子の厚さとの関係を有限要素法によって求めた結果のグラフ図を示す。横軸には半導体素子の厚さ、縦軸には半田の低サイクル寿命を支配すると考えられる相当非線形歪み範囲を示す。半導体素子の厚さが厚くなるに従って、半田の相当非線形歪み範囲が大きくなることが確認できる。なお、半田の相当非線形歪み範囲Δεｉｎと低サイクル疲労寿命Ｎｆとの関係は、次式に示すCoffin-Manson則が成り立つことが知られている。
【００５４】
【数８】
2009218390.tif 000010
【００５５】
ここで、Ｃｆ、αは係数であり、本実施の形態１において用いている錫−銀−銅合金を主成分とする半田の場合、αは略値２である。
【００５６】
図７に、上記式（８）に前述の図６に示した半田相当非線形歪み範囲を代入して求まる半田接続寿命の関係と半導体素子の厚さとの関係を説明するグラフ図を示す。縦軸は半導体素子の厚さが０．１ｍｍのときを１とした場合の相対的な半田接続寿命であり、横軸は半導体素子の厚さである。半導体素子の厚さが薄いほど、半田接続寿命が顕著に増加する。このことから、薄い半導体素子７の使用が可能になることにより、半田接続部において高い信頼性を確保することができる。
【００５７】
このように、本実施の形態１によれば、半導体素子７の割れを防止し、半田接続部の高い信頼性を確保すると同時に、高密度な実装を可能とする半導体装置を提供することができる。
【００５８】
次に、本実施の形態１による半導体装置を構成する半導体パッケージの製造方法を図８（ａ）〜図８（ｄ）に示す半導体パッケージの要部側面図を用いて工程順に説明する。
【００５９】
まず、図８（ａ）に示すように、半導体素子７を準備する。続いて、図８（ｂ）に示すように、半導体素子７の回路形成面に設けられた端子８を配線部材９の第１面に形成された配線パターンと接合する。本実施の形態１では、半導体素子７に備わる端子８と配線部材９の第１面に形成された配線パターンとは超音波を用いて接合している。
【００６０】
続いて、図８（ｃ）に示すように、半導体素子７と配線部材９との間に液状の封止樹脂１０を流し込み、温度を上昇させて硬化させることで、半導体素子７に備わる端子８と配線部材９の第１面に形成された配線パターンとの接合部を封止する。本実施の形態１では、半導体素子７に備わる端子８と配線部材９の第１面に形成された配線パターンとを接合した後に封止樹脂１０を形成したが、半導体素子７に備わる端子８と配線部材９の第１面に形成された配線パターンとの接合前に、硬化前の封止樹脂１０を半導体素子７または配線部材９の第１面に設けた後に、接合または樹脂の硬化をさせてもよく、封止に用いる樹脂の特性に応じて選択することができる。
【００６１】
続いて、図８（ｄ）に示すように、配線部材９の第２面に形成された配線パターンに半田ボール１１を接合することにより、半導体パッケージが完成する。
【００６２】
ここでは、あらかじめ個片化された半導体素子７を用いて製造される半導体パッケージの製造方法を説明したが、本実施の形態１による半導体パッケージでは、配線部材９の平面寸法が半導体素子７よりも小さいので、半導体ウエハの状態で前述した図８（ａ）〜図８（ｄ）の工程を行った後に、個片化することもできる。
【００６３】
次に、本実施の形態１による半導体装置の製造方法を図９（ａ）〜図９（ｄ）および図１０（ａ）〜図１０（ｄ）に示す半導体装置の要部側面図を用いて工程順に説明する。
【００６４】
まず、図９（ａ）に示すように、基板１を準備し、そして図９（ｂ）に示すように、第１および第２スペーサ４，６を基板１の第１の主面に配置する。このとき、第１および第２スペーサ４，６と基板１の接続部との間に、ペースト状の半田を設けておく。ペースト状の半田の粘性によって、その後の作業中に第１および第２スペーサ４，６の位置のずれを防止することができる。
【００６５】
続いて、図９（ｃ）に示すように、基板１の第１の主面に下段の半導体パッケージ３を配置する。このとき、下段の半導体パッケージ３と基板１の接続部との間に、ペースト状の半田または活性効果のあるフラックス材料を設けておくことで、その後の作業中に下段の半導体パッケージ３の位置のずれを防止することができる。また、このとき、ペースト状の半田の量や下段の半導体パッケージ３の半田ボール１１の大きさを制御することで、実装後の下段の半導体パッケージ３を構成する半導体素子７と第１または第２スペーサ４，６との隙間を小さくすることができる。
【００６６】
続いて、図９（ｄ）に示すように、基板１の第１の主面に上段の半導体パッケージ２を配置する。下段の半導体パッケージ３を配置したときと同様に、上段の半導体パッケージ２と基板１の接続部との間に、ペースト状の半田または活性効果のあるフラックス材料を設けておくことで、その後の作業中に上段の半導体パッケージ２の位置のずれを防止することができる。また、このとき、ペースト状の半田の量や上段の半導体パッケージ２の半田ボール１１の大きさを制御することで、実装後の上段の半導体パッケージ２を構成する半導体素子７と下段の半導体パッケージ３を構成する半導体素子７との隙間を小さくすることができる。
【００６７】
その後、第１および第２スペーサ４，６、下段の半導体パッケージ３および上段の半導体パッケージ２を搭載した基板１を半田の溶融温度以上に昇温することで、第１および第２スペーサ４，６、下段の半導体パッケージ３および上段の半導体パッケージ２は、それぞれ基板１の第１の主面側に半田付けされる。
【００６８】
続いて、図１０（ａ）〜図１０（ｄ）に示すように、基板１の第２の主面（第１の主面と反対側の面）を対象として、前述の図９を用いて説明した方法と同様の順序で、第１および第２スペーサ４，６、下段の半導体パッケージ３および上段の半導体パッケージ２を基板１の第２の主面側に搭載し、基板１を半田の溶融温度以上に昇温することで、第１および第２スペーサ４，６、下段の半導体パッケージ３および上段の半導体パッケージ２は、それぞれ基板１の第２の主面側に半田付けされる。
【００６９】
基板１を半田の溶融温度以上に昇温したとき、先に半田付けした基板１の第１の主面側の半田も溶融するが、半田の表面張力の作用によって基板１の第１の主面側の第１および第２スペーサ４，６、下段の半導体パッケージ３および上段の半導体パッケージ２が基板１の第１の主面側から落下することは防止できる。以上の工程によって、２回の昇温工程で全ての第１および第２スペーサ４，６、下段の半導体パッケージ３および上段の半導体パッケージ２を基板１の第１の主面側および第２の主面側に半田付けすることができて、半導体装置が略完成する。
【００７０】
なお、本実施の形態１では、基板１の両方の主面にそれぞれ複数の半導体パッケージを搭載したが、基板１の一方の主面のみに複数の半導体パッケージを搭載してもよく、この場合は、前述の図９に示した工程のみを行うことで半導体装置を製造することができる。
【００７１】
（実施の形態２）
本発明の実施の形態２による半導体装置について、図１１を用いて説明する。図１１（ａ）は本実施の形態２による半導体装置の要部上面図、図１１（ｂ）は本実施の形態２による半導体装置の要部側面図である。前述した実施の形態１による半導体装置と相違する点は、第１および第２スペーサ４，６の第１面に、第１および第２スペーサ４，６よりも約１桁以上低い弾性率、例えば１ＭＰａ〜１ＧＰａを有する弾性体１２が設けられていることである。
【００７２】
下段の半導体パッケージ３を構成する半導体素子７のオーバーハング部の下部の一部に第１または第２スペーサ４，６を配置した半導体装置では、外力によって半導体素子７に発生する曲げ応力を低減するには、半導体素子７の基板１側の面の一部を第１または第２スペーサ４，６により力学的に支持する必要がある。そのため、各部材の厚さ誤差や組み立て誤差などによって下段の半導体パッケージ３を構成する半導体素子７と第１または第２スペーサ４，６との間隔が大きくなった場合には、半導体素子７の割れが生じることが懸念される。
【００７３】
本実施の形態２では、下段の半導体パッケージ３を構成する半導体素子７のオーバーハング部の下部の一部に位置する第１および第２スペーサ４，６の第１面に弾性体１２を設けており、これにより、外力が作用しない段階であっても下段の半導体パッケージ３を構成する半導体素子７と第１または第２スペーサ４，６とは弾性体１２を介して物理的に接続される。その結果、外力が作用した場合には弾性体１２が圧縮変形をして、半導体素子７の基板１側の面の広い面積を支持できるので、半導体素子７の割れを防止する効果がより得やすくなる。
【００７４】
第１または第２スペーサ４，６の第１面に設けられる弾性体１２の弾性率が低い場合は、外力によって圧縮変形しても半導体素子７に作用する反力が小さくなるので、半導体素子７の割れが防止できないことが考えられる。一方、第１または第２スペーサ４，６の第１面に設けられる弾性体１２の弾性率が高い場合は、下段の半導体パッケージ３と基板１とを半田付けする製造工程において、下段の半導体パッケージ３の横方向の移動が制限されて、半田のセルフアライメント効果を十分に得ることが難しくなることが考えられる。また、半導体装置の製造工程において、第１または第２スペーサ４，６の第１面に設けられた弾性体１２は、半田の溶融温度以上にさらされるため、耐熱性の高い材料とする必要がある。本実施の形態２では、これらの懸念事項を避けることのできる材料として、第１または第２スペーサ４，６の第１面に設けられる弾性体１２にエラストマー樹脂を用いている。但し、エラストマー樹脂に限定されるものではなく、例えばシリコーン樹脂などの他の材料であっても、上記懸念事項を避けることのできるものであれば、弾性体１２に使用することができることは言うまでもない。
【００７５】
次に、本実施の形態２による半導体装置の製造方法を図１２（ａ）〜図１２（ｅ）に示す半導体装置の要部側面図を用いて説明する。
【００７６】
前述した実施の形態１による半導体装置の製造方法と相違する点は、図１２に示すように、下段の半導体パッケージ３を基板１の第１の主面または第２の主面に配置する前に、基板１の第１の主面または第２の主面に搭載した第１または第２スペーサ４，６の第１面に、弾性体１２を接着していることである。
【００７７】
本実施の形態２による半導体装置の製造方法では、下段の半導体パッケージを構成する半導体素子７のオーバーハング部の下部の一部に位置する第１または第２スペーサ４，６の第１面にあらかじめ弾性体１２を接着した後、その第１または第２スペーサ４，６を基板１の第１の主面または第２の主面に搭載している。その後、前述した実施の形態１と同様にして、上段および下段の半導体パッケージ２，３の配置や半田付け等を行うことにより、半導体装置が略完成するが、下段の半導体パッケージ３を構成する半導体素子７と第１または第２スペーサ４，６の第１面に設けられた弾性体１２とは接着せずに、抵触しているのみである。
【００７８】
（実施の形態３）
本発明の実施の形態３による半導体装置について、図１３を用いて説明する。図１３（ａ）は本実施の形態３による半導体装置の要部上面図、図１３（ｂ）は本実施の形態３による半導体装置の要部側面図である。前述した実施の形態１による半導体装置と相違する点は、上段および下段の半導体パッケージ２，３を構成する半導体素子７の回路形成面、すなわち樹脂により封止されていない半導体素子７の基板１側の面に表面保護部材１３が設けられていることである。表面保護部材１３には、例えばエポキシ樹脂、ポリイミド樹脂、エラストマー樹脂またはシリコーン樹脂などを用いることができる。
【００７９】
半導体素子７の回路形成面に表面保護部材１３を設けることにより、前述した実施の形態２と同様に、半導体素子７の基板１側の面と基板１との空間が低減できるので、半導体素子７の割れを防止する効果がより得やすくなる。さらに、半導体素子７の回路形成面が露出せずに保護されるので、光などによる半導体素子７の動作不良などが防止できて、より信頼性の高い半導体装置を提供することができる。
【００８０】
次に、本実施の形態３による半導体パッケージの第１の製造方法を図１４（ａ）〜図１４（ｄ）に示す半導体パッケージの要部側面図を用いて説明する。
【００８１】
前述した実施の形態１による半導体装置の製造方法と相違する点は、図１４（ｃ）において、封止樹脂１０を形成した後に、半導体素子７の回路形成面に表面保護部材１３を塗布していることである。本実施の形態３の半導体パッケージの第１の製造方法では、封止樹脂１０を塗布し、硬化させた後に、封止樹脂１０により封止されていない半導体素子７の回路形成面に上記封止樹脂１０とは異なる材質からなる表面保護部材１３を塗布し、硬化させている。
【００８２】
封止樹脂１０の硬化条件と表面保護部材１３の硬化条件とが類似している場合は、一括で硬化させることができる。この場合、樹脂硬化工程を１回にすることができるので、製造コストおよび製造時間の削減が可能となる。その他の半導体パッケージの製造工程は、前述した実施の形態１による上段または下段の半導体パッケージ２，３の製造工程と同様である。また、製造した半導体パッケージを基板１の第１の主面および第２の主面に実装して半導体装置を製造する方法も前述した実施の形態１と同様である。
【００８３】
次に、本実施の形態３による半導体パッケージの第２の製造方法を図１５（ａ）〜図１５（ｄ）に示す半導体パッケージの要部側面図を用いて説明する。
【００８４】
前述した本実施の形態３の半導体パッケージの第１の製造方法では、封止樹脂１０と表面保護部材１３とに異なる材料を用いたが、本実施の形態３の半導体パッケージの第２の製造方法では、封止樹脂１０と表面保護部材１３とに、接合部の封止と半導体素子７の回路形成面の表面保護の両方に適した同じ材料を用い、半導体素子７に備わる複数の端子８と配線部材９の第１面に形成された配線パターンとを接合する前に、半導体素子７の回路形成面の全面に表面保護部材１３を塗布することである。
【００８５】
本実施の形態３の半導体パッケージの第２の製造方法では、半導体素子７に備わる複数の端子８と配線部材９の第１面に形成された配線パターンとを接合する工程において全体を表面保護部材１３の硬化温度まで上昇させることで、半導体素子７に備わる複数の端子と配線部材９の第１面に形成された配線パターンとの接合、接合部の封止および表面保護部材１３の形成を同時に行うことができるので、より製造コストおよび製造時間の削減が可能となる。
【００８６】
（実施の形態４）
本発明の実施の形態４による半導体装置について、図１６および図１７を用いて説明する。図１６（ａ）は本実施の形態４による半導体装置の要部上面図、図１６（ｂ）は本実施の形態４による半導体装置の要部側面図である。また、図１７は本発明者らが検討した半導体装置の要部側面図である。
【００８７】
例えば前述した実施の形態１による半導体装置では、基板１の第１の主面または第２の主面にそれぞれ実装される半導体パッケージが奇数（５個）であるため、基板１の両端部には下段の半導体パッケージ３を配置することができる。しかし、基板１の第１の主面または第２の主面にそれぞれ実装される半導体パッケージが偶数の場合は、基板１の一方の端部には上段の半導体パッケージ２が配置されることになる。
【００８８】
本実施の形態４による半導体装置では、図１６に示すように、基板１の第１の主面または第２の主面にそれぞれ実装される半導体パッケージが偶数（２個）であるが、基板１の中央部の主面に基板搭載部品１４を配置することにより、基板１の両端部に下段の半導体パッケージ３を配置している。
【００８９】
ところが、例えば図１７に示すように、上段の半導体パッケージ２を構成する半導体素子７のオーバーハング部の下部の一部に基板搭載部品１４が配置されていない場合には、外力による曲げ応力によって半導体素子７の割れが懸念される。しかし、本実施の形態４では、上段の半導体パッケージ２を構成する半導体素子７のオーバーハング部の下部の一部に基板搭載部品１４を配置することで、外力が作用した場合に基板搭載部品１４が半導体素子７を支持することにより曲げ応力を低減し、半導体素子７の割れを防止することができる。基板搭載部品１４には、例えばチップコンデンサを用いることができる。チップコンデンサは基板１のいずれかの場所には搭載する必要のある受動部品であるので、上段の半導体パッケージ２の下部に配置することにより、例えば図１７に示した基板１よりも小さい基板１に実装することができる。
【００９０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００９１】
本発明は、複数の半導体チップを積層して基板上に実装する半導体装置に適用することができる。
【図面の簡単な説明】
【００９２】
【図１】（ａ）は本実施の形態１による半導体装置の要部上面図、（ｂ）は本実施の形態１による半導体装置の要部側面図である。
【図２】（ａ）は本実施の形態１による半導体パッケージの要部上面図、（ｂ）は本実施の形態１による半導体パッケージの要部側面図である。
【図３】（ａ）および（ｂ）はそれぞれ本発明者らが検討した第１スペーサの一部が下段の半導体パッケージの下部に無い半導体装置の要部上面図および要部側面図である。
【図４】本発明者らが検討した第１スペーサの一部が下段の半導体パッケージの下に無い半導体装置の下段の半導体パッケージの拡大側面図である。
【図５】本実施の形態１による第１スペーサの一部が下段の半導体パッケージの下に有る半導体装置の下段の半導体パッケージの拡大側面図である。
【図６】半田相当非線形歪み範囲と半導体素子の厚さとの関係を説明するグラフ図である。
【図７】半田接続寿命（相対値）と半導体素子の厚さとの関係を説明するグラフ図である。
【図８】（ａ）〜（ｄ）は本実施の形態１による半導体装置を構成する半導体パッケージの製造方法を工程順に説明する半導体パッケージの要部側面図である。
【図９】（ａ）〜（ｄ）は本実施の形態１による半導体装置の製造方法を工程順に説明する半導体装置の要部側面図である。
【図１０】（ａ）〜（ｄ）は本実施の形態１による半導体装置の製造方法を工程順に説明する半導体装置の要部側面図である。
【図１１】（ａ）は本実施の形態２による半導体装置の要部上面図、（ｂ）は本実施の形態２による半導体装置の要部側面図である。
【図１２】（ａ）〜（ｅ）は本実施の形態２による半導体装置の製造方法を工程順に説明する半導体装置の要部側面図である。
【図１３】（ａ）は本実施の形態３による半導体装置の要部上面図、（ｂ）は本実施の形態３による半導体装置の要部側面図である。
【図１４】（ａ）〜（ｄ）は本実施の形態３による半導体パッケージの第１の製造方法を工程順に説明する半導体パッケージの要部側面図である。
【図１５】（ａ）〜（ｄ）は本実施の形態３による半導体パッケージの第２の製造方法を工程順に説明する半導体パッケージの要部側面図である。
【図１６】（ａ）は本実施の形態４による半導体装置の要部上面図、（ｂ）は本実施の形態４による半導体装置の要部側面図である。
【図１７】本発明者らが検討した半導体装置の要部側面図である。
【符号の説明】
【００９３】
１  基板
２  半導体パッケージ（上段の半導体パッケージ、第２の半導体パッケージ）
３  半導体パッケージ（下段の半導体パッケージ、第１の半導体パッケージ）
４  第１スペーサ
５  端子
６  第２スペーサ
７  半導体素子
８  端子
９  配線部材
１０  封止樹脂
１１  半田ボール
１２  弾性体
１３  表面保護部材
１４  基板搭載部品
【図１】
2009218390.tif 000011
【図２】
2009218390.tif 000012
【図３】
2009218390.tif 000013
【図４】
2009218390.tif 000014
【図５】
2009218390.tif 000015
【図６】
2009218390.tif 000016
【図７】
2009218390.tif 000017
【図８】
2009218390.tif 000018
【図９】
2009218390.tif 000019
【図１０】
2009218390.tif 000020
【図１１】
2009218390.tif 000021
【図１２】
2009218390.tif 000022
【図１３】
2009218390.tif 000023
【図１４】
2009218390.tif 000024
【図１５】
2009218390.tif 000025
【図１６】
2009218390.tif 000026
【図１７】
2009218390.tif 000027