(57)【要約】【課題】ダイシング後に各半導体チップのウエハ上の位置を確実に認識できるようにする。【解決手段】半導体チップ２は、抵抗素子Ｒ１〜Ｒｎ、測定パッドＰ１、Ｐ２、アルミパターンＡ１、Ａ２を備える。アルミパターンＡ１、Ａ２は、測定パッドＰ１、Ｐ２間の抵抗値が、ウエハ上における半導体チップ２の座標に一意に対応するように、抵抗素子Ｒ１〜Ｒｎの中の１以上の抵抗素子を測定パッドに接続するように形成される。アルミパターンＡ１、Ａ２は、視覚的にその形状を観察できる。【選択図】図２
2009124051.tif 000002
【特許請求の範囲】
【請求項１】
第１方向およびその第１方向に直交する第２方向に複数の半導体チップが配列されたウエハから切り出される前記複数の半導体チップのなかの任意の半導体チップであって、
複数の抵抗素子と、
少なくとも２つの測定パッドと、
半導体チップの表面において、前記複数の抵抗素子の中から選択される少なくとも１つの抵抗素子を前記少なくとも２つの測定パッドに接続させる導電体パターン、を有し、
前記少なくとも２つの測定パッドを利用して検出される抵抗値が、当該半導体チップの前記ウエハ上における座標に一意に対応するように前記抵抗素子が選択されている
ことを特徴とする半導体チップ。
【請求項２】
前記複数の抵抗素子は、前記第１の方向に対応する第１の抵抗素子群および前記第２の方向に対応する第２の抵抗素子群を含み、
前記少なくとも２つの測定パッドは、第１の一対の測定パッドおよび第２の一対の測定パッドを含み、
前記導電体パターンは、前記第１の抵抗素子群の中から選択される少なくとも１つの抵抗素子を前記第１の一対の測定パッドに接続させる第１の導電体パターン、および前記第２の抵抗素子群の中から選択される少なくとも１つの抵抗素子を前記第２の一対の測定パッドに接続させる第２の導電体パターンを含み、
前記第１の一対の測定パッドを利用して検出される抵抗値が、当該半導体チップの前記ウエハ上における前記第１方向の座標に一意に対応するように前記抵抗素子が選択されており、前記第２の一対の測定パッドを利用して検出される抵抗値が、当該半導体チップの前記ウエハ上における前記第２方向の座標に一意に対応するように前記抵抗素子が選択されている
ことを特徴とする請求項１に記載の半導体チップ。
【請求項３】
前記導電体パターンは、当該半導体チップ上の主回路のための配線と同一の工程で形成される金属パターンである
ことを特徴とする請求項１または請求項２に記載の半導体チップ。
【請求項４】
第１方向およびその第１方向に直交する第２方向に複数の半導体チップが配列されたウエハから切り出される前記複数の半導体チップのそれぞれを利用して形成される半導体デバイスであって、
複数の抵抗素子と、
少なくとも２つの測定パッドと、
半導体チップの表面において、前記複数の抵抗素子の中から選択される少なくとも１つの抵抗素子を前記少なくとも２つの測定パッドに接続させる導電体パターン、を有し、
前記少なくとも２つの測定パッドを利用して検出される抵抗値が、当該半導体チップの前記ウエハ上における座標に一意に対応するように前記抵抗素子が選択されている
ことを特徴とする半導体デバイス。
【請求項５】
前記複数の抵抗素子は、前記第１の方向に対応する第１の抵抗素子群および前記第２の方向に対応する第２の抵抗素子群を含み、
前記少なくとも２つの測定パッドは、第１の一対の測定パッドおよび第２の一対の測定パッドを含み、
前記導電体パターンは、前記第１の抵抗素子群の中から選択される少なくとも１つの抵抗素子を前記第１の一対の測定パッドに接続させる第１の導電体パターン、および前記第２の抵抗素子群の中から選択される少なくとも１つの抵抗素子を前記第２の一対の測定パッドに接続させる第２の導電体パターンを含み、
前記第１の一対の測定パッドを利用して検出される抵抗値が、当該半導体チップの前記ウエハ上における前記第１方向の座標に一意に対応するように前記抵抗素子が選択されており、前記第２の一対の測定パッドを利用して検出される抵抗値が、当該半導体チップの前記ウエハ上における前記第２方向の座標に一意に対応するように前記抵抗素子が選択されている
ことを特徴とする請求項４に記載の半導体デバイス。
【請求項６】
前記導電体パターンは、当該半導体チップ上の主回路のための配線と同一の工程で形成される金属パターンである
ことを特徴とする請求項４または５に記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウエハから切り出される半導体チップ、およびその半導体チップを含んで構成される半導体デバイスに係わる。
【背景技術】
【０００２】
半導体チップまたは半導体デバイスの不良解析においては、各半導体チップがウエハ上のどの領域から切り出されたものであるのかを調べる場合がある。ダイシング（チップを切り離す作業）後に各半導体チップのウエハ上の位置を認識するためには、第１の従来技術として、例えば、チップ毎に異なるマークを印刷する構成が知られている。また、第２の従来技術として、例えば、チップ毎に異なる抵抗値の抵抗を持たせる構成が知られている。この場合、チップ上に形成されている多数の抵抗体間を接続する配線をレーザ光等で切断することにより所望の抵抗値を得る構成が考えられている。
【０００３】
関連する技術として、特許文献１には、同一ウエハ上に造り込まれた多品種ＩＣを容易に識別可能とする半導体装置が記載されている。この半導体装置は、所定の機能を提供するものであり、少なくとも３個の接続用コンタクトを有し、各コンタクト間の抵抗値が予め定められた関係を有する。そして、この半導体装置は、上述の機能とは独立に構成された線状の抵抗素子と、接続用コンタクトのうちの２つのコンタクトに接続されてその間の抵抗値が基準抵抗値を構成する第１および第２の測定端子と、上述の２つの接続用コンタクト以外の接続用コンタクトに接続される端子であって第１あるいは第２の測定端子とその端子との間の抵抗値と基準抵抗値との比が上述の機能を表示する第３の測定端子を備える構成である。この構成によれば、上述の測定端子を介してコンタクト間の抵抗値をテスタで測定することにより、その半導体装置を識別できる。
【特許文献１】特開平５−２１８２０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
第１の従来技術においては、半導体チップが樹脂等でパッケージ化されるなどしてその外観を見ることが出来なくなる場合、あるいは印刷したマークが消えてしまった場合等には、その半導体チップの位置の特定ができなくなってしまう。
【０００５】
また、第２の従来技術においては、何らかの理由で抵抗値の測定ができなくなると、その半導体チップの位置の特定ができなくなってしまう。
なお、特許文献１に記載の技術は、半導体装置の機能を識別する技術であって、ダイシング後に各半導体チップのウエハ上の位置を認識するものではない。
【０００６】
本発明の課題は、ダイシング後に各半導体チップのウエハ上の位置を確実に認識できるようにすることである。
【課題を解決するための手段】
【０００７】
本発明の半導体チップは、第１方向およびその第１方向に直交する第２方向に複数の半導体チップが配列されたウエハから切り出される前記複数の半導体チップのなかの任意の半導体チップであって、複数の抵抗素子と、少なくとも２つの測定パッドと、半導体チップの表面において、前記複数の抵抗素子の中から選択される少なくとも１つの抵抗素子を前記少なくとも２つの測定パッドに接続させる導電体パターン、を有する。そして、前記少なくとも２つの測定パッドを利用して検出される抵抗値が、当該半導体チップの前記ウエハ上における座標に一意に対応するように前記抵抗素子が選択されている。
【０００８】
上記構成の半導体チップによれば、測定パッド間の抵抗値を測定することにより、ウエハ上における当該半導体チップの座標を認識できる。また、抵抗素子を選択して測定パッドに接続するための導電体パターンの形状を観察することによっても、ウエハ上における当該半導体チップの座標を認識できる。したがって、いずれか一方の方法で座標を認識できなくなっても、他方の方法でその座標を認識できる。
【０００９】
上記構成の半導体チップにおいて、前記複数の抵抗素子は、前記第１の方向に対応する第１の抵抗素子群および前記第２の方向に対応する第２の抵抗素子群を含み、前記少なくとも２つの測定パッドは、第１の一対の測定パッドおよび第２の一対の測定パッドを含み、前記導電体パターンは、前記第１の抵抗素子群の中から選択される少なくとも１つの抵抗素子を前記第１の一対の測定パッドに接続させる第１の導電体パターン、および前記第２の抵抗素子群の中から選択される少なくとも１つの抵抗素子を前記第２の一対の測定パッドに接続させる第２の導電体パターンを含むようにしてもよい。この場合、前記第１の一対の測定パッドを利用して検出される抵抗値が、当該半導体チップの前記ウエハ上における前記第１方向の座標に一意に対応するように前記抵抗素子を選択し、前記第２の一対の測定パッドを利用して検出される抵抗値が、当該半導体チップの前記ウエハ上における前記第２方向の座標に一意に対応するように前記抵抗素子を選択する。この構成によれば、第１方向および第２方向の座標をそれぞれ容易に認識できる。
【００１０】
また、上記半導体チップにおいて、前記導電体パターンは、当該半導体チップ上の主回路のための配線と同一の工程で形成される金属パターンとしてもよい。この構成によれば、座標を認識するために回路を追加するために製造工程が増えることはない。
【００１１】
本発明の半導体デバイスは、上述の半導体チップを利用して構成される。すなわち、本発明の半導体デバイスは、第１方向およびその第１方向に直交する第２方向に複数の半導体チップが配列されたウエハから切り出される前記複数の半導体チップのそれぞれを利用して形成され、複数の抵抗素子と、少なくとも２つの測定パッドと、半導体チップの表面において、前記複数の抵抗素子の中から選択される少なくとも１つの抵抗素子を前記少なくとも２つの測定パッドに接続させる導電体パターン、を有する。そして、前記少なくとも２つの測定パッドを利用して検出される抵抗値が、当該半導体チップの前記ウエハ上における座標に一意に対応するように前記抵抗素子が選択されている。
【００１２】
また、上記構成の半導体デバイスにおいて、前記複数の抵抗素子は、前記第１の方向に対応する第１の抵抗素子群および前記第２の方向に対応する第２の抵抗素子群を含み、前記少なくとも２つの測定パッドは、第１の一対の測定パッドおよび第２の一対の測定パッドを含み、前記導電体パターンは、前記第１の抵抗素子群の中から選択される少なくとも１つの抵抗素子を前記第１の一対の測定パッドに接続させる第１の導電体パターン、および前記第２の抵抗素子群の中から選択される少なくとも１つの抵抗素子を前記第２の一対の測定パッドに接続させる第２の導電体パターンを含むようにしてもよい。この場合、前記第１の一対の測定パッドを利用して検出される抵抗値が、当該半導体チップの前記ウエハ上における前記第１方向の座標に一意に対応するように前記抵抗素子を選択し、前記第２の一対の測定パッドを利用して検出される抵抗値が、当該半導体チップの前記ウエハ上における前記第２方向の座標に一意に対応するように前記抵抗素子を選択する。
【００１３】
さらに、上記半導体デバイスにおいて、前記導電体パターンは、当該半導体チップ上の主回路のための配線と同一の工程で形成される金属パターンとしてもよい。
【発明の効果】
【００１４】
本発明によれば、ダイシング後に各半導体チップのウエハ上の位置を確実に認識できるようになる。
【発明を実施するための最良の形態】
【００１５】
図１は、複数の半導体チップが形成されたウエハを示す図である。ウエハ１は、特に限定されるものではないが、例えば、シリコンを主材料として円盤形状に形成されている。
図１に示す実施例では、ウエハ１から４８個の半導体チップが切り出される。ここで、各半導体チップには、それぞれ予め設計された回路が形成される。各半導体チップ上に回路を形成する方法は、特に限定されるものではないが、例えば、エピタキシャル層を形成する工程、不純物を注入する工程、注入した不純物を拡散させる工程、絶縁膜を形成する工程、電極を形成する工程等を含む。なお、１枚のウエハから切り出される各半導体チップ上に形成される回路は、互いに同じであってもよいし、互いに同じでなくてもよい。
【００１６】
半導体チップは、この実施例では、Ｘ軸方向（第１方向）およびＹ軸方向（第２方向）に配列されて形成される。すなわち、ウエハ１上における各半導体チップの位置は、それぞれＸＹ座標を用いて表すことができる。例えば、図１において斜線で表される半導体チップの位置は、（Ｘ＝４，Ｙ＝８）である。
【００１７】
上述のようにしてそれぞれ所定の回路が形成された半導体チップは、ウエハ１から切り出される。そして、実施形態の半導体チップ（または、その半導体チップを利用して構成される半導体デバイス）は、それぞれウエハ１上のどの位置から切り出されたのかを検出可能に形成されている。
【００１８】
図２は、本発明の実施形態の半導体チップの概略図である。この半導体チップ２は、図１に示すウエハ１から切り出された複数の半導体チップの中の任意の１つである。なお、図２においては、半導体チップ上に形成される主回路として１つのトランジスタが描かれているが、実際には所望の回路素子およびそれらの素子間を接続する配線などが形成される。
【００１９】
半導体チップ２は、そのチップ上に形成される主回路とは別に、複数の抵抗素子Ｒ１〜Ｒｎ、測定パッドＰ１、Ｐ２、およびアルミパターン（導電体パターン）Ａ１、Ａ２を備えている。抵抗素子Ｒ１〜Ｒｎは、特に限定されるものではないが、例えばポリシリコンで形成されている。また、抵抗素子Ｒ１〜Ｒｎは、互いに近接して設けられているが、電気的には互いに接続しないように形成されている。測定パッドＰ１、Ｐ２は、例えば金属薄膜であり、半導体チップの表面に形成される。
【００２０】
アルミパターンＡ１、Ａ２は、測定パッドＰ１、Ｐ２間の抵抗値が、当該半導体チップの前記ウエハ上における座標に一意に対応するように、抵抗素子Ｒ１〜Ｒｎの中の１以上の抵抗素子を測定パッドに接続するように形成される。この実施例では、アルミパターンＡ１は、測定パッドＰ１に接続されると共に、すべての抵抗素子Ｒ１〜Ｒｎの一方の端子に接続されている。また、アルミパターンＡ２は、測定パッドＰ２に接続されると共に、抵抗素子Ｒ１〜Ｒｎから選択された抵抗素子の他方の端子に接続されている。この場合、測定パッドＰ１、Ｐ２間には、選択した抵抗素子が並列接続された抵抗回路が設けられることになる。
【００２１】
このように、半導体チップ２においては、ウエハ１から切り出された後（すなわち、ダイシング後）であっても、測定パッドＰ１、Ｐ２間の抵抗値を測定すれば、そのウエハ１上のどの位置（すなわち、座標）において形成されたのかを認識できる。また、ウエハ１上の座標に対応する抵抗素子の選択は、アルミパターンの形状を変えることにより実現されるので、そのアルミパターンを視覚的に観察（顕微鏡を用いて観察することを含む）することでウエハ１上の座標を認識することができる。
【００２２】
従って、例えば、測定パッドＰ１、Ｐ２とアルミパターンＡ１、Ａ２との間の配線が切れるなどして測定パッドＰ１、Ｐ２間の抵抗値が測れなくなった場合であっても、アルミパターンＡ１、Ａ２の形状を観察することで、ウエハ１上の座標を認識できる。また、アルミパターンＡ１、Ａ２の形状を観察できない場合であっても、測定パッドＰ１、Ｐ２間の抵抗値を測ることで、ウエハ１上の座標を認識できる。さらに、測定パッドＰ１、Ｐ２間の抵抗値により識別される座標と、アルミパターンＡ１、Ａ２の形状により識別される座標とを比較するようにしてもよい。この場合、それらの座標が互いに一致しなければ、何らかの不具合が生じていると判断される。さらに、半導体チップ２の主回路の特性を測定する際に、測定パッドＰ１、Ｐ２間の抵抗値を測定することとすれば、主回路の測定データとウエハ上の位置との相関関係を調べることができる。
【００２３】
なお、抵抗素子Ｒ１〜Ｒｎ、測定パッドＰ１、Ｐ２、アルミパターンＡ１、Ａ２は、それぞれ、半導体チップ２の主回路内の抵抗素子、各種パッド、アルミ配線／電極パターンと同じ工程で形成することができる。また、同一ウエハ上に形成される各半導体チップのアルミパターンＡ１、Ａ２の形状は、マスクパターンの設計により、互いに異ならせることができる。したがって、抵抗素子Ｒ１〜Ｒｎ、測定パッドＰ１、Ｐ２、アルミパターンＡ１、Ａ２を形成するために、製造工程が増えることはない。
【００２４】
図３は、本発明の他の実施形態の半導体チップの概略図である。図３に示す半導体チップ３においては、ウエハ１上のＸ座標およびＹ座標を識別するための抵抗値が個々に設定される。すなわち、半導体チップ３は、主回路（図３においては、トランジスタが１つだけ描かれている）とは別に、抵抗素子Ｒx1〜Ｒxn、Ｒy1〜Ｒyn、測定パッドＰx1、Ｐx2、Ｐy1、Ｐyn、およびアルミパターンＡx1、Ａx2、Ａy1、Ａy2を備えている。ここで、抵抗素子Ｒx1〜Ｒxn（第１の抵抗素子群）、測定パッドＰx1、Ｐx2（第１の一対の測定パッド）、アルミパターンＡx1、Ａx2（第１の導電体パターン）は、半導体チップ３のウエハ１上におけるＸ座標を識別する。また、抵抗素子Ｒy1〜Ｒyn（第２の抵抗素子群）、測定パッドＰy1、Ｐy2（第２の一対の測定パッド）、アルミパターンＡy1、Ａy2（第２の導電体パターン）は、半導体チップ３のウエハ１上におけるＹ座標を識別する。
【００２５】
図４は、ウエハ上の座標を識別するための抵抗回路の実施例である。この実施例では、抵抗Ｒx1〜Ｒx4、抵抗Ｒy1〜Ｒy4が用意されている。ここで、抵抗Ｒx1〜Ｒx4の抵抗値は互いに異なっており、抵抗Ｒy1〜Ｒy4の抵抗値も互いに異なっている。そして、表示すべき座標と、選択すべき抵抗素子の組合せとの関係は、予め定義されているものとする。
【００２６】
図４（ａ）に示す例は、（Ｘ＝１，Ｙ＝１）を表示するために、Ｘ座標を識別するための抵抗回路において抵抗Ｒx1が選択され、Ｙ座標を識別するための抵抗回路において抵抗Ｒy1が選択されている。また、図４（ｂ）に示す例は、（Ｘ＝６，Ｙ＝３）を表示するために、Ｘ座標を識別するための抵抗回路において抵抗Ｒx2、Ｒx3が選択され、Ｙ座標を識別するための抵抗回路において抵抗Ｒy1、Ｒy2が選択されている。
【００２７】
上述の実施例では、ウエハ上のチップの位置を検出するための検出回路（測定パッド、抵抗素子、アルミパターン）を半導体チップ内に形成する構成を示したが、本発明はこれに限定されるものではない。すなわち、本発明は、半導体チップの外に検出回路を設ける構成にも適用可能である。
【００２８】
図５は、本発明の実施形態の半導体デバイスの概略図である。この半導体デバイス１０は、半導体チップ１１および検出回路を備える。半導体チップ１１は、図５においては１つのトランジスタを備える構成であるが、実際には所望の回路素子およびそれらの素子間を接続する配線などを含む回路を備える。また、検出回路は、図２を参照しながら説明したものと同じであり、抵抗素子Ｒ１〜Ｒｎ、測定パッドＰ１、Ｐ２、およびアルミパターンＡ１、Ａ２を備えている。なお、検出回路の構成は、これに限定されるものではなく、例えば、図３に示す構成（抵抗素子Ｒx1〜Ｒxn、Ｒy1〜Ｒyn、測定パッドＰx1、Ｐx2、Ｐy1、Ｐyn、およびアルミパターンＡx1、Ａx2、Ａy1、Ａy2）であってもよい。
【００２９】
なお、図２〜図５に示す半導体チップまたは半導体デバイスにおいて、導電体パターンとしてのアルミパターンは、ウエハ上で（すなわち、ダイシング前に）パターニングされてもよいし、ダイシング後にパターニングされてもよい。
【００３０】
また、上述の実施形態では、抵抗素子を並列に接続する構成を示したが、本発明はこれに限定されるものではない。すなわち、抵抗素子を直列に接続したときの抵抗値によって座標を表すようにしてもよい。
【００３１】
さらに、上述の実施形態では、抵抗素子を利用する構成を示したが、本発明はこれに限定されるものではなく、他の回路素子を利用して座標を表すようにしてもよい。
【図面の簡単な説明】
【００３２】
【図１】複数の半導体チップが形成されたウエハを示す図である。
【図２】本発明の実施形態の半導体チップの概略図である。
【図３】本発明の他の実施形態の半導体チップの概略図である。
【図４】ウエハ上の座標を識別する抵抗回路の実施例である。
【図５】本発明の実施形態の半導体デバイスの概略図である。
【符号の説明】
【００３３】
１            ウエハ
２、３、１１  半導体チップ
１０          半導体デバイス
Ｒ１〜Ｒｎ、Ｒx1〜Ｒxn、Ｒy1〜Ｒyn  抵抗素子
Ｐ１、Ｐ２、Ｐx1、Ｐx2、Ｐy1、Ｐy2  測定パッド
Ａ１、Ａ２、Ａx1、Ａx2、Ａy1、Ａy2  アルミパターン
【図２】
2009124051.tif 000003
【図３】
2009124051.tif 000004
【図４】
2009124051.tif 000005
【図５】
2009124051.tif 000006
【図１】
2009124051.tif 000007