(57)【要約】【課題】半導体ウェハ表面にシリサイド層を形成する際に、シリサイド層の端部が高濃度の不純物イオンが注入された領域上に形成されないように制御する。【解決手段】半導体装置の製造方法は、半導体ウェハ１０２の全面に、ブロック絶縁膜を形成する工程と、ブロック絶縁膜上に、半導体ウェハ１０２の外周部をマスクする円環状のパターンを含むレジスト膜（１５２ｂ）を形成し、当該レジスト膜を用いてブロック絶縁膜をパターニングする工程と、ブロック絶縁膜をマスクとして、半導体ウェハ上にシリサイド層を形成する工程と、を含む。円環状のパターンの内縁１５３が、少なくとも、その前の工程で第１導電型の不純物イオンが注入された第１の外周領域１０２ｂおよび第２導電型の不純物イオンが注入された第２の外周領域１０２ｃが重なる領域の内縁よりも内周側に位置するように形成される。【選択図】図３
2009295637.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェハ上に、当該半導体ウェハの外縁から第１の幅の第１の外周領域が除去された第１のレジスト膜を形成して、当該第１のレジスト膜をマスクとして、前記半導体ウェハに第１導電型の不純物イオンを注入する工程と、
前記半導体ウェハ上に、当該半導体ウェハの外縁から第２の幅の第２の外周領域が除去された第２のレジスト膜を形成して、当該第２のレジスト膜をマスクとして、前記半導体ウェハに第２導電型の不純物イオンを注入する工程と、
前記半導体ウェハ上の全面に、ブロック絶縁膜を形成する工程と、
前記ブロック絶縁膜上に、第１のパターンを有する第３のレジスト膜を形成し、当該第３のレジスト膜を用いて前記ブロック絶縁膜をパターニングする工程と、
前記ブロック絶縁膜をマスクとして、前記半導体ウェハ上にシリサイド層を形成する工程と、
を含み、
前記ブロック絶縁膜をパターニングする工程において、前記第３のレジスト膜の前記第１のパターンは、前記半導体ウェハの外周部をマスクする円環状のパターンを含み、当該円環状のパターンの内縁が、少なくとも、前記第１の外周領域および前記第２の外周領域が重なる領域の内縁よりも内周側に位置している半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記第１の幅と前記第２の幅とは異なり、
前記半導体ウェハの外周部をマスクする円環状のパターンの内縁が、前記第１の外周領域の内縁および前記第２の外周領域の内縁のうち、内周側に位置する方の内縁よりもさらに内周側に位置している半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
前記第１の外周領域の前記第１の幅と前記第２の外周領域の前記第２の幅とが等しい半導体装置の製造方法。
【請求項４】
請求項１から３いずれかに記載の半導体装置の製造方法において、
前記半導体ウェハに第１導電型の不純物イオンを注入する工程および前記半導体ウェハに第２導電型の不純物イオンを注入する工程は、それぞれ、トランジスタのソース・ドレイン領域を形成するための工程である半導体装置の製造方法。
【請求項５】
請求項１から４いずれかに記載の半導体装置の製造方法において、
前記半導体ウェハの外周部をマスクする円環状のパターンは、前記半導体ウェハの外縁から第３の幅の第３の外周領域が除去された半導体装置の製造方法。
【請求項６】
請求項１から５いずれかに記載の半導体装置の製造方法において、
前記ブロック絶縁膜をパターニングする工程は、
前記ブロック絶縁膜上に、前記円環状のパターンを有するネガ型レジスト膜を形成する工程と、
前記ネガ型レジスト膜上に、第２のパターンを有するポジ型レジスト膜を形成する工程と、
前記ネガ型レジスト膜と前記ポジ型レジスト膜とをマスクとして前記第１のパターンを形成し、前記ブロック絶縁膜のエッチングを行う工程と、
を含む半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法において、
前記ネガ型レジスト膜を形成する工程は、
前記半導体ウェハ上の全面にネガ型レジスト材料を塗布する工程と、
前記ネガ型レジスト材料に対して、前記半導体ウェハの外周部に露光源から光を照射しつつ、前記半導体ウェハを前記露光源に対して回転させる周辺露光を行う工程と、
を含む半導体装置の製造方法。
【請求項８】
請求項６または７に記載の半導体装置の製造方法において、
前記半導体ウェハ上には、前記半導体ウェハの外縁から所定の距離を隔てた内周部に、有効なチップが形成される有効領域が設けられており、
前記ポジ型レジスト膜を形成する工程は、
前記半導体ウェハ上の全面にポジ型レジスト材料を塗布する工程と、
前記ポジ型レジスト材料に対して、所定の範囲毎に、前記第２のパターンを有するレチクルを用いてショット露光を行う工程と、
を含み、
前記ショット露光を行う工程において、前記有効領域の外部にも前記ショット露光を行う半導体装置の製造方法。
【請求項９】
請求項１から５いずれかに記載の半導体装置の製造方法において、
前記ブロック絶縁膜をパターニングする工程は、
前記半導体ウェハ上の全面にネガ型レジスト材料を塗布する工程と、
前記ネガ型レジスト材料に対して、前記半導体ウェハの外周部に露光源から光を照射しつつ、前記半導体ウェハを前記露光源に対して回転させる周辺露光を行う工程と、
前記ネガ型レジスト材料に対して、所定の範囲毎に、第３のパターンを有するレチクルを用いてショット露光を行う工程と、
を含む半導体装置の製造方法。
【請求項１０】
請求項９に記載の半導体装置の製造方法において、
前記半導体ウェハ上には、前記半導体ウェハの外縁から所定の距離を隔てた内周部に、有効なチップが形成される有効領域が設けられており、
前記ショット露光を行う工程において、前記有効領域の外部にも前記ショット露光を行う半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、不純物イオン等の注入、ウェットエッチングやドライエッチング等のエッチング等を行う際のマスクとして、レジスト膜が用いられている。
【０００３】
特許文献１（特開平２−８２５１７号公報）には、半導体ウェハの周辺部を選択的に露光するパターン形成方法において、ネガレジストを用いた場合に、半導体ウェハの周辺部の位置により半導体ウェハの周辺部からの距離を変化させた構成が記載されている。
【０００４】
特許文献２（特開２００５−３１１０２４号公報）には、被エッチング膜上にレジスト膜を形成した後に、半導体ウェハ周辺のレジスト膜上に、露光光源に対して吸光性のある遮光剤を半導体ウェハの回転中に薬液ノズルから吐出し、加熱処理により遮光膜を形成する技術が記載されている。この後、レジスト膜に所定パターンで露光照射後、エッチングを行う。これにより、遮光膜下のレジストパターンは現像されずに、半導体ウェハ周辺部に残ることから、ダミーショットによる取れ数を減少することなく、ダマシンプロセスにおける銅配線層の露出を防止できるとされている。
【０００５】
特許文献３（特開昭５６−５５９５０号公報）には、ネガレジスト膜を用いて半導体ウェハの周辺にパターンを形成した後、ポジレジストを用いて中央部を開口させたパターンを形成し、２つのレジストでパターンを形成する技術が記載されている。これにより、ポジレジストに分布しがちなピンホールをネガレジストで補償するとともに、解像度をポジレジストで負うので、高解像とできるとされている。
【０００６】
しかし、特許文献１から３に記載されたように、半導体ウェハの外縁部にまでレジスト材料が塗布されていると、レジスト材料が半導体ウェハの搬送中に半導体ウェハのキャリアや設備搬送部等と接触して剥がれてしまい、ゴミとなるおそれがある。そのため、半導体ウェハにレジスト材料を塗布した後、塗布機に搭載された有機溶剤によるバックリンスやサイドリンス機構によって、裏面、ベベル、外周部のレジスト材料を除去するのが一般的である。
【０００７】
図１５は、半導体ウェハ１０２の端部を示す断面図である。半導体ウェハ１０２の端面は、角取りされて傾斜を有するベベルとなっている。半導体ウェハ１０２表面（図中上面）にレジスト材料２１０を形成すると、図１５（ａ）に示すように、レジスト材料２１０は、半導体ウェハ１０２外周部、ベベル、および裏面（図中下面）にも堆積する。図１５（ｂ）は、バックリンスを行った状態、図１５（ｃ）は、サイドリンスを行った状態を示す。
【０００８】
このようなバックリンスやサイドリンスを行うと、外周部には、レジストが存在しないことになる。これにより、レジスト材料の剥がれによりゴミが生じるのを防ぐことができる。しかし、不純物イオンを注入する工程等において、外周部には、常に不純物イオンが注入されることになり、外周部における不純物イオンの濃度が非常に高くなってしまう。
【０００９】
特許文献４（特開２００２−５７０９４号公報）には、シリコンウェハに対しサイドリンスしたフォトレジストを用いたＬＯＣＯＳ酸化、ポリシリコン膜の形成、サイドリンスしたフォトレジストを用いたＮ型の不純物拡散、サイドリンスしたフォトレジストを用いたＰ型の不純物拡散を行う際の技術が記載されている。ここで、フォトレジストの外周端を前工程でのフォトレジストの外周端よりも外周側にしている。これにより、サイドリンスしたフォトレジストを用いた複数の工程を経ることにより発生していた不具合を解消することができる、とされている。
【００１０】
特許文献５（特開２００６−２９４７５９号公報）には、シリコン基板周縁の略帯状の第１領域を除く第２領域において、シリコン基板の表面領域にシリサイド層を形成する工程と、シリコン基板全面に絶縁膜を形成する工程と、絶縁膜上にレジスト膜を形成し、次いでレジスト膜を露光工程により開口してパターンを形成する工程と、パターンが形成されたレジスト膜をマスクとして、絶縁膜を選択的にエッチングする工程とを含む半導体装置の製造方法が記載されている。これにより、第１領域に凹部が形成され、凹部内に導電プラグを形成した場合、シリサイド層を介して導電プラグとシリコン基板とが接することがないので、シリコン基板の劣化を防ぐことができる、とされている。
【特許文献１】特開平２−８２５１７号公報
【特許文献２】特開２００５−３１１０２４号公報
【特許文献３】特開昭５６−５５９５０号公報
【特許文献４】特開２００２−５７０９４号公報
【特許文献５】特開２００６−２９４７５９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、従来の技術では、以下のような問題があった。
図１６は、半導体ウェハ１０２上にレジスト材料（不図示）を塗布して露光する際の、ショット領域２０４と有効領域２０２との関係を示す図である。図中、破線で示した有効領域２０２内が有効な素子が形成される領域である。
【００１２】
図１６（ａ）は、ショット領域２０４のすべてが有効領域２０２内に含まれる場合のみショット露光を行う（有効ショット）際のショット領域２０４を示す図である。図１６（ｂ）は、ショット領域２０４のすべてが有効領域２０２内に含まれる場合だけでなく、ショット領域２０４内に有効領域２０２内に含まれる領域がある場合に、ショット露光を行う（ノーマルショット）際のショット領域２０４を示す図である。図１６（ｃ）は、さらに、半導体装置１００と重なる領域すべてにショット露光を行う（全面ショット）際のショット領域２０４を示す図である。
【００１３】
図１６（ｂ）に示したノーマルショットや、図１６（ｃ）に示した全面ショットを行った場合、１枚の半導体ウェハから取得できる有効チップ数が増えるというメリットがある。一方、ノーマルショットや全面ショット等、有効領域２０２の外部にもショット露光を行うとともに、上述したようなバックリンスやサイドリンスを行うと、パターンによっては、半導体ウェハ外縁部から有効領域２０２にわたって、連続的にレジスト膜が存在しない領域が生じてしまう。そのため、外周部に各種不純物イオンが注入されている場合、その箇所に連続して膜が形成されてしまう。
【００１４】
ところで、本発明者等は、半導体ウェハ上表面をシリサイド化してシリサイド層を形成する際に、半導体ウェハ中に高濃度の不純物イオンが注入されていると、シリサイド層の膜剥がれが生じやすくなるという問題を見出した。半導体ウェハ中に不純物イオンを注入する工程は、Ｎ型不純物イオンを注入する工程とＰ型不純物イオンを注入する工程とが含まれる。半導体ウェハの有効領域においては、たとえばＮ型不純物イオンを注入する工程では、Ｎ型不純物イオンを注入する必要のない領域はレジスト膜で覆われ、Ｎ型不純物イオンが注入されない。また、逆にＰ型不純物イオンを注入する工程では、Ｐ型不純物イオンを注入する必要のない領域はレジスト膜で覆われ、Ｐ型不純物イオンが注入されない。しかし、上述したようなバックリンスやサイドリンスを行っていると、半導体ウェハの外周部では、いずれの工程においても、不純物イオンが注入されるため、非常に高濃度の不純物イオンが注入された状態となっている。そのため、半導体ウェハの外周部にシリサイド層が形成されると、膜剥がれが生じるという課題がある。とくに、上述したように、外周部にまで露光が行われるノーマルショットや、全面ショットが行われる場合、パターンによっては、半導体ウェハ外縁部から有効領域にわたって、連続的にレジスト膜が存在しない領域が生じてしまう。そのため、外周部から有効領域にわたって連続的にシリサイド層が形成されてしまい、膜剥がれが生じやすいという問題がある。
【００１５】
しかし、従来、このような観点での対策がとられておらず、課題があった。
特許文献１から４に記載の技術では、不純物イオンが注入された領域等とシリサイド層の形成される領域とを考慮した制御が行われていない。特許文献４に記載の技術では、半導体ウェハの外周部において、Ｎ型不純物イオンおよびＰ型不純物イオンの両方が注入されないようにしている。しかし、各処理毎にフォトレジスト膜の外周端を制御する必要があり、煩雑な処理となってしまう。また、いずれにしても、外周部にＰ型の不純物イオンとＮ型の不純物イオンが注入される領域が生じる。
【００１６】
特許文献５に記載の技術でも、不純物イオンが注入された領域等とシリサイド層の形成される領域とを考慮した制御が行われていない。また、シリサイド層を形成しないための領域を設けるために、シャドーリングを用いている。しかし、シャドーリングを用いた場合、外周部のメタル層の膜厚が薄くなり、その部分のシリサイド形成相が変わってしまうことがある。そのため、金属層の余剰エッチングを行う際に、シリサイド層表面が酸化されてしまい、内部の有効領域内とは異なる膜質のシリサイド層が形成されてしまう。シリサイド層表面にこのような酸化膜が形成されていると、シリサイド層上にＳｉＮ膜等の絶縁膜を形成した場合に、絶縁膜の膜剥がれが発生するという問題が生じる。
【課題を解決するための手段】
【００１７】
半導体ウェハ上に、当該半導体ウェハの外縁から第１の幅の第１の外周領域が除去された第１のレジスト膜を形成して、当該第１のレジスト膜をマスクとして、前記半導体ウェハに第１導電型の不純物イオンを注入する工程と、
前記半導体ウェハ上に、当該半導体ウェハの外縁から第２の幅の第２の外周領域が除去された第２のレジスト膜を形成して、当該第２のレジスト膜をマスクとして、前記半導体ウェハに第２導電型の不純物イオンを注入する工程と、
前記半導体ウェハ上の全面に、ブロック絶縁膜を形成する工程と、
前記ブロック絶縁膜上に、第１のパターンを有する第３のレジスト膜を形成し、当該第３のレジスト膜を用いて前記ブロック絶縁膜をパターニングする工程と、
前記ブロック絶縁膜をマスクとして、前記半導体ウェハ上にシリサイド層を形成する工程と、
を含み、
前記ブロック絶縁膜をパターニングする工程において、前記第３のレジスト膜の前記第１のパターンは、前記半導体ウェハの外周部をマスクする円環状のパターンを含み、当該円環状のパターンの内縁が、少なくとも、前記第１の外周領域および前記第２の外周領域が重なる領域の内縁よりも内周側に位置している半導体装置の製造方法が提供される。
【００１８】
これにより、シリサイド層の端部が第１導電型の不純物イオンおよび第２導電型の不純物イオンの両方ともが注入された高濃度の不純物イオン注入領域上に位置しないように制御することができ、シリサイド層の膜剥がれを防ぐことができる。
【００１９】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２０】
本発明によれば、半導体ウェハ表面にシリサイド層を形成する際に、シリサイド層の端部が高濃度の不純物イオンが注入された領域上に形成されないように制御することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００２２】
（第１の実施の形態）
本実施の形態において、半導体ウェハ表面をシリサイド化するときにシリサイド化を行いたくない箇所を保護するシリサイドブロック絶縁膜をパターニングする際に、ネガ型レジスト膜およびポジ型レジスト膜の積層膜を用いる場合を例として説明する。
【００２３】
図１および図２は、本実施の形態における半導体装置の製造手順を示すフローチャートである。
まず、トランジスタのソース・ドレイン領域、エクステンション領域等の不純物拡散層を形成するための各種不純物イオンの注入処理が行われる（Ｓ２００）。
ここで、不純物イオンの注入処理には、半導体ウェハ上に、半導体ウェハの外縁から第１の幅の第１の外周領域が除去された第１のレジスト膜を形成して、当該第１のレジスト膜をマスクとして、半導体ウェハに第１導電型の不純物イオンを注入する工程と、半導体ウェハ上に、当該半導体ウェハの外縁から第２の幅の第２の外周領域が除去された第２のレジスト膜を形成して、当該第２のレジスト膜をマスクとして、半導体ウェハに第２導電型の不純物イオンを注入する工程とが含まれる。第１の導電型および第２の導電型は、Ｐ型およびＮ型のいずれか一方および他方である。また、第１の外周領域の第１の幅と第２の外周領域の第２の幅とは等しくてもよく、異なっていてもよい。さらに、半導体ウェハに第１導電型の不純物イオンを注入する工程および半導体ウェハに第２導電型の不純物イオンを注入する工程は、それぞれ、トランジスタのソース・ドレイン領域を形成するための工程とすることができる。
【００２４】
つづいて、半導体ウェハの全面に、シリサイドブロック絶縁膜（ブロック絶縁膜）を形成する（Ｓ２０２）。その後、シリサイドブロック絶縁膜をパターニングするための第１のパターンを有するレジスト膜（第３のレジスト膜）を形成する（Ｓ２０４）。ここで、レジスト膜の第１のパターンは、半導体ウェハの外周部をマスクする円環状のパターンと、所定の範囲毎に形成された所定のパターン（第２のパターン）とを含む。この円環状のパターンの内縁が、少なくとも、ステップＳ２００の第１の外周領域および前記第２の外周領域が重なる領域の内縁よりも内周側に位置している構成とすることができる。より好ましくは、円環状のパターンの内縁が、第１の外周領域の内縁および第２の外周領域の内縁のうち、内周側に位置する方の内縁よりもさらに内周側に位置している構成とすることができる。
【００２５】
この状態を図３に示す。図３は、半導体ウェハ１０２の一部を示す平面図である。
図３（ａ）は、ステップＳ２００で説明した第１の外周領域１０２ｂと第２の外周領域１０２ｃとを示す。ここでは、第１の外周領域１０２ｂの半導体ウェハの外縁１０２ａからの第１幅Ｌ１が第２の外周領域１０２ｃの半導体ウェハの外縁１０２ａからの第２の幅Ｌ２よりも狭い場合を例として示しているが、逆としてもよい。また、第１の幅Ｌ１および第２の幅Ｌ２は、略等しくてもよい。ここで、第１の外周領域１０２ｂには、第１導電型の不純物イオンおよび第２導電型の不純物の両方が注入されている。また、第１の外周領域１０２ｂの内縁と第２の外周領域１０２ｃの内縁との間の領域には、第２導電型の不純物イオンが注入されている。図３（ｂ）および図３（ｃ）は、図３（ａ）に示した状態の半導体ウェハ１０２上に形成されたネガ型レジスト膜１５２ｂの半導体ウェハの外周部をマスクする円環状のパターンを示す図である。図３（ｂ）に示した例では、円環状のパターンの内縁１５３が、第１の外周領域１０２ｂと第２の外周領域１０２ｃとが重なる領域の内縁、すなわち第１の外周領域１０２ｂの内縁よりも内周側に位置している構成を示す。図３（ｃ）に示した例では、円環状のパターンの内縁１５３が、第１の外周領域１０２ｂの内縁および第２の外周領域１０２ｃの内縁のうち、内周側に位置する方の内縁、すなわち第２の外周領域１０２ｃの内縁よりも内周側に位置している構成を示す。さらに、円環状のパターンも、半導体ウェハの外縁１０２ａから所定の幅（第３の幅）の外周領域が除去された構成とすることができる。
【００２６】
図１に戻り、この後、第１のパターンを有するレジスト膜をマスクとして用いてシリサイドブロック絶縁膜をエッチングしてパターニングする（Ｓ２０６）。その後レジスト膜を除去する（Ｓ２０８）。つづいて、半導体ウェハ上全面に金属層を形成する（Ｓ２１０）。本実施の形態において、金属層を形成する際は、シャドーリングを用いるものとすることができる。図１７は、シャドーリングを用いた場合に、半導体ウェハ１０２上に金属層が形成される領域と、シリサイドブロック絶縁膜で保護すべき領域とを示す図である。ここで、半導体ウェハ１０２の端面から破線「ａ」で示した領域までが、シャドーリングの影響で、金属層が形成されない領域である。ここで、半導体ウェハ１０２の端面から破線「ａ」で示した領域までの幅は、たとえば１ｍｍ程度とすることができる。一方、半導体ウェハ１０２の内部から、破線「ｂ」で示した領域までが、シリサイドブロック絶縁膜で保護すべき領域である。本実施の形態において、破線「ｂ」が、破線「ａ」よりも外周側に位置するように設定することができる。すなわち、本実施の形態において、半導体ウェハの外周部をマスクする円環状のパターンの外縁が、図１７に示した破線「ｂ」の外周側に位置している構成とすることができる。これにより、上述したような、シャドーリングを用いた場合、外周部の金属層の膜厚が薄くなり、その部分のシリサイド形成相が変わってしまうという問題を防ぐことができる。すなわち、シリサイドブロック絶縁膜を、金属層が形成される外周部端部下に設けておくことにより、外周部の金属層の膜厚の薄い箇所が生じるのを防ぐことができる。
図１に戻り、つづいて、シリサイド化処理を行う（Ｓ２１２）。このとき、シリサイドブロック絶縁膜をマスクとして、シリサイドブロック絶縁膜で覆われていない半導体ウェハの表面がシリサイド化される。これにより、シリサイド層の端部が半導体ウェハ外周部の、高濃度の不純物イオンが注入された領域上に位置しないように制御することができる。
【００２７】
図２に、本実施の形態における、シリサイドブロック絶縁膜をパターニングするためのレジスト膜の形成手順を示す。
まず、半導体ウェハ上全面にネガ型レジスト材料を塗布する（Ｓ２２０）。つづいて、バックリンスおよびサイドリンスを行う（Ｓ２２２）。つづいて、半導体ウェハの周辺部を円環状に露光する周辺露光を行い（Ｓ２２４）、次いで現像を行う（Ｓ２２６）。このとき、ネガ型レジスト材料に対して、半導体ウェハの外周部に露光源から光を照射しつつ、半導体ウェハを露光源に対して回転させる。半導体ウェハを露光源に対して相対的に回転させればよく、半導体ウェハおよび露光源のいずれか一方を固定して、いずれか他方を回転させて周辺露光を行うことができる。ここで、ネガ型レジスト材料を用いているため、半導体ウェハの周辺部に円環状のネガ型レジスト膜が形成される。つづいて、半導体ウェハ上全面にポジ型レジスト材料を塗布する（Ｓ２２８）。次いで、バックリンスおよびサイドリンスを行う（Ｓ２３０）。
【００２８】
この後、シリサイド層を形成したい箇所に開口部を有するレチクルを用いて、シリサイドブロック絶縁膜をパターニングするためのショット露光を複数回行い（Ｓ２３２）、次いで現像を行う（Ｓ２３４）。これにより、半導体ウェハの周辺部にネガ型レジスト膜が形成されるとともに、有効領域内には、シリサイド層を形成したい領域が開口したポジ型レジスト膜が形成される。図１のステップＳ２０６においては、このネガ型レジスト膜とポジ型レジスト膜との積層レジスト膜をマスクとして用いて、シリサイドブロック絶縁膜がエッチングされる。
【００２９】
次に、図４から図１０を参照して、半導体装置１００を製造する手順を具体的に説明する。以下では、図３を参照して説明した第１の幅Ｌ１および第２の幅Ｌ２が略等しい場合を例として説明する。
図４（ａ）は、半導体ウェハ１０２上に素子分離絶縁膜１０４が形成された状態を示す。なお、ここでは半導体ウェハ１０２の上部だけを示している。
【００３０】
このような状態で、半導体ウェハ１０２上の全面にゲート絶縁膜１０６を形成し、さらにその上にゲート電極を構成する導電材料を形成する。ゲート絶縁膜１０６は、たとえばシリコン酸化膜や高誘電率膜等により構成することができる。導電材料は、たとえばポリシリコン等により構成することができる。導電材料をゲート電極の形状にパターニングして、ゲート電極１０８を形成する（図４（ｂ））。その後、ゲート電極１０８の側壁に、オフセットスペーサ１１０を形成する（図４（ｃ））。オフセットスペーサ１１０は、たとえばシリコン酸化膜等により構成することができる。
【００３１】
つづいて、半導体ウェハ１０２にＮ型不純物イオン１１３を注入して、Ｎ型不純物拡散層１１４を形成する。ここで、Ｎ型不純物イオン１１３は、後にＮ型トランジスタのソース・ドレイン領域およびエクステンション領域となる箇所に注入する。このとき、Ｐ型トランジスタを形成すべき領域は、レジスト膜１１２で保護してＮ型不純物イオン１１３が注入されないようにする（図５（ａ））。なお、本実施の形態において、各種レジスト膜は、後述する手順でバックリンスやサイドリンスが行われ、外周領域が除去された状態で形成されるようにすることができる。
【００３２】
次いで、半導体ウェハ１０２にＰ型不純物イオン１１８を注入して、Ｐ型不純物拡散層１２０を形成する。ここで、Ｐ型不純物イオン１１８は、後にＰ型トランジスタのソース・ドレイン領域およびエクステンション領域となる箇所に注入する。このとき、Ｎ型トランジスタを形成すべき領域は、レジスト膜１１６で保護してＰ型不純物イオン１１８が注入されないようにする。しかし、半導体ウェハ１０２の外周部では、Ｎ型不純物イオン１１３を注入する工程、およびＰ型不純物イオン１１８を注入する工程のいずれにおいても露出した状態となっているため、Ｎ型不純物イオン１１３およびＰ型不純物イオン１１８が注入され、不純物イオンの濃度が濃い高濃度不純物拡散層１２２が形成される（図５（ｂ））。
【００３３】
その後、ゲート電極１０８のオフセットスペーサ１１０のさらに側壁にサイドウォール１２４を形成する（図６（ａ））。
【００３４】
つづいて、半導体ウェハ１０２にＮ型不純物イオン１２８を注入して、Ｎ型不純物拡散層１３０を形成する。ここで、Ｎ型不純物イオン１２８は、後にＮ型トランジスタのソース・ドレイン領域となる箇所に注入する。このとき、Ｐ型トランジスタを形成すべき領域は、レジスト膜１２６（第１のレジスト膜、または第２のレジスト膜）で保護してＮ型不純物イオン１２８が注入されないようにする。しかし、半導体ウェハ１０２の外周部では、レジスト膜１２６が形成されていないため、Ｎ型不純物イオン１２８が注入され、高濃度不純物拡散層１２２よりもさらに高濃度の高濃度不純物拡散層１３２が形成される（図６（ｂ））。
【００３５】
次いで、半導体ウェハ１０２にＰ型不純物イオン１３６を注入して、Ｐ型不純物拡散層１３８を形成する（図６（ｃ））。ここで、Ｐ型不純物イオン１３６は、後にＰ型トランジスタのソース・ドレイン領域となる箇所に注入する。このとき、Ｎ型トランジスタを形成すべき領域は、レジスト膜１３４（第１のレジスト膜、または第２のレジスト膜）で保護してＰ型不純物イオン１３６が注入されないようにする。しかし、半導体ウェハ１０２の外周部では、レジスト膜１３４が形成されていないため、Ｐ型不純物イオン１３６が注入され、高濃度不純物拡散層１３２よりもさらに高濃度の高濃度不純物拡散層１４２が形成される。
【００３６】
Ｎ型不純物イオン１２８およびＰ型不純物イオン１３６は、トランジスタのソース・ドレイン領域の不純物濃度を規定するものであり、かなり高い濃度の不純物イオンが注入される。たとえば、Ｎ型不純物イオン１２８およびＰ型不純物イオン１３６は、それぞれ、１Ｅ１５ａｔｏｍｓ／ｃｍ２以上程度の濃度となる。そのため、高濃度不純物拡散層１４２には、これら２種の不純物イオンが非常に高濃度に注入されていることになる。そのため、この領域上にシリサイド層が形成されると、膜剥がれが生じるという問題がある。
【００３７】
つづいて、半導体ウェハ１０２上の全面にシリサイドブロック絶縁膜１５０を形成する（図７（ａ））。その後、半導体ウェハ１０２上の全面にネガ型レジスト材料１５２ａを塗布する（図７（ｂ））。つづいて、図２を参照して説明したように、バックリンスおよびサイドリンスを行う。
【００３８】
次いで、ネガ型レジスト材料１５２ａの周辺部を円環状に露光する周辺露光１５４を行う（図８（ａ））。このとき、図３を参照して説明したように、円環状のパターンの内縁が、図６（ｂ）および図６（ｃ）を参照して説明したＮ型不純物イオン１２８およびＰ型不純物イオン１３６が注入された領域の内縁よりも内周側に位置するように周辺露光１５４を行う。また、図１７を参照して説明したように、円環状のパターンの外縁が、後に金属層１６０を形成する際に用いるシャドーリングにより金属層１６０が形成されない領域の内端よりも外周側に位置するように周辺露光１５４を行う。その後、現像を行う。これにより、図８（ａ）の処理で露光された箇所以外のネガ型レジスト材料１５２ａが除去され、半導体ウェハ１０２の周辺部に円環状のネガ型レジスト膜１５２ｂが形成される（図８（ｂ））。
【００３９】
図１１および図１２は、半導体ウェハ１０２上にネガ型レジスト膜１５２ｂが形成された状態を示す平面図である。図１１はノーマルショットの場合、図１２は全面ショットの場合をそれぞれ示す。なお、ここではネガ型レジスト膜１５２ｂの円環状のパターンが、半導体ウェハ１０２の有効領域２０２の外周に設けられた例を示しているが、ネガ型レジスト膜１５２ｂの円環状のパターンは有効領域２０２の内周に設けられていてもよい。
【００４０】
つづいて、半導体ウェハ１０２上の全面にポジ型レジスト材料１７０ａを塗布する。次いで、図１５を参照して説明したように、バックリンスおよびサイドリンスを行う（図９（ａ））。
【００４１】
その後、シリサイド層を形成したい箇所に開口部を有するレチクルを用いて、ポジ型レジスト材料１７０ａにシリサイドブロック絶縁膜をパターニングするためのステップ露光１７２を行う（図９（ｂ））。その後、現像を行う。これにより、図９（ｂ）の処理で露光された箇所のポジ型レジスト材料１７０ａが除去され、シリサイド層を形成しない箇所を選択的にマスクするポジ型レジスト膜１７０ｂが形成される（図９（ｃ））。
【００４２】
つづいて、ネガ型レジスト膜１５２ｂおよびポジ型レジスト膜１７０ｂにより構成される積層レジスト膜１８０を用いて、シリサイドブロック絶縁膜１５０をエッチングする。その後、積層レジスト膜１８０を除去する。これにより、後にシリサイド層を形成する箇所の半導体ウェハ１０２が選択的に露出される（図１０（ａ））。
【００４３】
つづいて、半導体ウェハ１０２上の全面に金属層１６０を形成する（図１０（ｂ））。金属層１６０は、たとえば、コバルトやニッケル等をスパッタ法により形成したものとすることができる。
【００４４】
次いで、ランプアニール等により、金属層１６０とシリコン（半導体ウェハ１０２）とを反応させて、シリサイドブロック絶縁膜１５０が除去されて金属層１６０とシリコン（半導体ウェハ１０２）とが接している箇所にシリサイド層１６２を形成する（図１０（ｃ））。シリサイド層１６２は、たとえば、コバルトシリサイド層やニッケルシリサイド層等とすることができる。
【００４５】
本実施の形態における半導体装置１００の製造手順によれば、シリサイド層１６２の端部がＰ型の不純物イオンおよびＮ型の不純物イオンの両方ともが注入された高濃度の高濃度不純物拡散層１４２上に位置しないように制御することができ、シリサイド層１６２の膜剥がれを防ぐことができる。
【００４６】
（第２の実施の形態）
本実施の形態において、半導体ウェハ表面をシリサイド化する際に、シリサイド化が行われないようにするために形成されるシリサイドブロック絶縁膜をパターニングする際に、ネガ型レジスト膜を用いる場合を例として説明する。
【００４７】
本実施の形態においても、第１の実施の形態において、図１を参照して説明したのと同様の手順で半導体装置１００を形成する。本実施の形態において、図１のステップＳ２０４のレジスト膜形成工程のみが第１の実施の形態と異なる。
【００４８】
図１３は、本実施の形態におけるレジスト膜の形成手順を示すフローチャートである。
まず、半導体ウェハ上全面にネガ型レジスト材料を塗布する（Ｓ２４０）。つづいて、バックリンスおよびサイドリンスを行う（Ｓ２４２）。つづいて、半導体ウェハの周辺部を円環状に露光する周辺露光を行う（Ｓ２４４）。このとき、ネガ型レジスト材料に対して、半導体ウェハの外周部に露光源から光を照射しつつ、半導体ウェハを露光源に対して回転させる。半導体ウェハを露光源に対して相対的に回転させればよく、半導体ウェハおよび露光源のいずれか一方を固定して、いずれか他方を回転させて周辺露光を行うことができる。次いで、シリサイド層を形成したい箇所を遮蔽するレチクルを用いて、シリサイドブロック絶縁膜をパターニングするためのショット露光を複数回行い（Ｓ２４６）、次いで現像を行う（Ｓ２４８）。これにより、半導体ウェハの周辺部に円環状に残存するとともに、有効領域２０２内には、シリサイド層を形成したい領域が開口したネガ型レジスト膜が形成される。
【００４９】
この後、第１の実施の形態と同様の処理を行うことにより、シリサイド層の端部が半導体ウェハ外周部の、高濃度の不純物イオンが注入された領域上に位置しないように制御することができる。
【００５０】
次に、図４から図７、図１４、および図１０を参照して、半導体装置１００を製造する手順を具体的に説明する。
まず、第１の実施の形態において、図４から図７を参照して説明したのと同様の手順で、図７（ｂ）に示したように、半導体ウェハ１０２上にネガ型レジスト材料１５２ａを形成する。
【００５１】
つづいて、ネガ型レジスト材料１５２ａの周辺部を円環状に露光する周辺露光１５４を行う（図１４（ａ））。その後、シリサイド層を形成したい箇所を遮蔽するレチクルを用いて、ネガ型レジスト材料１５２ａにシリサイドブロック絶縁膜をパターニングするためのショット露光１５６を行う（図１４（ｂ））。その後、現像を行う。これにより、図１４（ａ）の処理で露光された箇所、および図１４（ｂ）の処理で露光された箇所以外のネガ型レジスト材料１５２ａが除去され、半導体ウェハ１０２の周辺部に円環状に残存するとともに有効領域２０２内には、シリサイド層を形成したい領域が開口したネガ型レジスト膜１５２ｂが形成される（図１４（ｃ））。
【００５２】
この後、ネガ型レジスト膜１５２ｂを用いて、シリサイドブロック絶縁膜１５０をエッチングする。その後、ネガ型レジスト膜１５２ｂを除去する。これにより、後にシリサイド層を形成する箇所の半導体ウェハ１０２が選択的に露出される（図１０（ａ）参照）。この後、第１の実施の形態において、図１０を参照して説明したのと同様の手順により、シリサイド層１６２を形成する。
【００５３】
本実施の形態においても第１の実施の形態と同様の効果が得られる。また、ネガ型レジスト膜を用いた場合でも、必要な解像度のパターニングを行えるのであれば、ネガ型レジスト膜を用いることにより、半導体ウェハの外周部をマスクする円環状のパターンと、有効領域２０２内のパターニングとを一度の現像処理で同時に形成することができ、工程を簡略化することもできる。
【００５４】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
なお、以上の実施の形態においては、金属層１６０を形成する際に、シャドーリングを用いる場合を例として説明した。しかし、他の例において、シャドーリングを用いない場合に適用することもできる。図１８は、金属層１６０を形成する際に、シャドーリングを用いない例を示す図である。この場合は、できるだけ半導体ウェハ１０２の端面までシリサイドブロック絶縁膜が形成されるようにすることができる。すなわち、図２に示したステップＳ２２２で、バックリンスのみを行い、半導体ウェハ１０２の端面近傍までネガ型レジスト材料１５２ａを残しておき、周辺露光も、半導体ウェハ１０２の平面方向の中心線に対して約４５度の角度で照射を行うようにすることができる。この場合、ネガ型レジスト膜１５２ｂの円環状のパターンの幅は、たとえば２．５〜３ｍｍ程度とすることができる。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態における半導体装置の製造手順を示すフローチャートである。
【図２】本発明の実施の形態における半導体装置の製造手順を示すフローチャートである。
【図３】半導体ウェハの一部を示す平面図である。
【図４】本発明の実施の形態における半導体装置を製造する手順を具体的に説明するための工程断面図である。
【図５】本発明の実施の形態における半導体装置を製造する手順を具体的に説明するための工程断面図である。
【図６】本発明の実施の形態における半導体装置を製造する手順を具体的に説明するための工程断面図である。
【図７】本発明の実施の形態における半導体装置を製造する手順を具体的に説明するための工程断面図である。
【図８】本発明の実施の形態における半導体装置を製造する手順を具体的に説明するための工程断面図である。
【図９】本発明の実施の形態における半導体装置を製造する手順を具体的に説明するための工程断面図である。
【図１０】本発明の実施の形態における半導体装置を製造する手順を具体的に説明するための工程断面図である。
【図１１】半導体ウェハ上にネガ型レジスト膜が形成された状態を示す平面図である。
【図１２】半導体ウェハ上にネガ型レジスト膜が形成された状態を示す平面図である。
【図１３】本発明の実施の形態における半導体装置の製造手順を示すフローチャートである。
【図１４】本発明の実施の形態における半導体装置を製造する手順を具体的に説明するための工程断面図である。
【図１５】半導体ウェハの端部を示す断面図である。
【図１６】半導体ウェハ上にレジスト材料を塗布して露光する際の、ショット領域と、有効な素子が形成される有効領域との関係を示す図である。
【図１７】金属層を形成する際に、シャドーリングを用いる例を示す図である。
【図１８】金属層を形成する際に、シャドーリングを用いない例を示す図である。
【符号の説明】
【００５６】
１００ 半導体装置
１０２ 半導体ウェハ
１０２ａ 半導体ウェハの外縁
１０２ｂ 第１の外周領域
１０２ｃ 第２の外周領域
１０４ 素子分離絶縁膜
１０６ ゲート絶縁膜
１０８ ゲート電極
１１０ オフセットスペーサ
１１２ レジスト膜
１１３ Ｎ型不純物イオン
１１４ Ｎ型不純物拡散層
１１６ レジスト膜
１１８ Ｐ型不純物イオン
１２０ Ｐ型不純物拡散層
１２２ 高濃度不純物拡散層
１２４ サイドウォール
１２６ レジスト膜
１２８ Ｎ型不純物イオン
１３０ Ｎ型不純物拡散層
１３２ 高濃度不純物拡散層
１３４ レジスト膜
１３６ Ｐ型不純物イオン
１３８ Ｐ型不純物拡散層
１４２ 高濃度不純物拡散層
１５０ シリサイドブロック絶縁膜
１５２ａ ネガ型レジスト材料
１５２ｂ ネガ型レジスト膜
１５３ 円環状のパターンの内縁
１５４ 周辺露光
１５６ ショット露光
１６０ 金属層
１６２ シリサイド層
１７０ａ ポジ型レジスト材料
１７０ｂ ポジ型レジスト膜
１７２ ステップ露光
１８０ 積層レジスト膜
２０２ 有効領域
２０４ ショット領域
２１０ レジスト材料
【図１】
2009295637.tif 000003
【図２】
2009295637.tif 000004
【図３】
2009295637.tif 000005
【図４】
2009295637.tif 000006
【図５】
2009295637.tif 000007
【図６】
2009295637.tif 000008
【図７】
2009295637.tif 000009
【図８】
2009295637.tif 000010
【図９】
2009295637.tif 000011
【図１０】
2009295637.tif 000012
【図１１】
2009295637.tif 000013
【図１２】
2009295637.tif 000014
【図１３】
2009295637.tif 000015
【図１４】
2009295637.tif 000016
【図１５】
2009295637.tif 000017
【図１６】
2009295637.tif 000018
【図１７】
2009295637.tif 000019
【図１８】
2009295637.tif 000020