(57)【要約】【課題】プラズマディスプレイ装置において、走査パルス電圧を高くすることなく、安定した書込み放電を発生させる。【解決手段】走査電極を第１の走査電極群を含む複数の走査電極群に分け、初期化期間において第１の走査電極群と第１の走査電極群以外の走査電極群とで異なる波形形状の下り傾斜波形電圧を発生させて走査電極を駆動する走査電極駆動回路を備え、走査電極駆動回路は、下り傾斜波形電圧の到達電位の設定に用いる設定電圧Ｂを発生するシャントレギュレータ５６を有し、設定電圧Ｂを抵抗分割して発生させた電圧をシャントレギュレータ５６のリファレンス端子にフィードバックして印加するとともに、その抵抗分割の抵抗比を変更することで複数の異なる電圧値で設定電圧Ｂを発生させる。【選択図】図１２
2009192778.tif 000002
【特許請求の範囲】
【請求項１】
走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマディスプレイパネルと、
初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド期間内に複数設けるとともに、前記走査電極を第１の走査電極群を含む複数の走査電極群に分け、前記初期化期間において前記第１の走査電極群と前記第１の走査電極群以外の走査電極群とで異なる波形形状の下り傾斜波形電圧を発生させて前記走査電極を駆動する走査電極駆動回路とを備え、
前記走査電極駆動回路は、
前記下り傾斜波形電圧の到達電位の設定に用いる設定電圧を発生するシャントレギュレータを有し、
前記設定電圧を抵抗分割して発生させた電圧を前記シャントレギュレータにフィードバックするとともに、その抵抗分割の抵抗比を変更することで複数の異なる電圧値で前記設定電圧を発生させることを特徴とするプラズマディスプレイ装置。
【請求項２】
走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマディスプレイパネルを、
初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド期間内に複数設けるとともに、前記走査電極を第１の走査電極群を含む複数の走査電極群に分け、前記初期化期間において前記第１の走査電極群と前記第１の走査電極群以外の走査電極群とで異なる波形形状の下り傾斜波形電圧を発生させて前記走査電極を駆動するプラズマディスプレイパネルの駆動方法であって、
前記下り傾斜波形電圧の到達電位の設定に用いる設定電圧をシャントレギュレータを用いて発生させ、前記設定電圧を抵抗分割して発生させた電圧を前記シャントレギュレータにフィードバックするとともに、その抵抗分割の抵抗比を変更することで複数の異なる電圧値で前記設定電圧を発生させることを特徴とするプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、１対の走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁とがそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には、例えば分圧比で５％のキセノンを含む放電ガスが封入されている。ここで表示電極対とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線で赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色の蛍光体を励起発光させてカラー表示を行っている。
【０００３】
パネルを駆動する方法としては一般にサブフィールド法が用いられている（例えば、特許文献１参照）。サブフィールド法では、１フィールド期間を複数のサブフィールドに分割し、それぞれのサブフィールドで各放電セルを発光または非発光させることにより階調表示を行う。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。
【０００４】
初期化期間では、各走査電極に初期化波形を印加し、各放電セルで初期化放電を発生させる。それにより、各放電セルにおいて、続く書込み動作のために必要な壁電荷を形成する。
【０００５】
書込み期間では、走査電極に順次走査パルスを印加（以下、この動作を「走査」とも記す）するとともに、データ電極には表示すべき画像信号に対応した書込みパルスを印加する（以下、これらの動作を総称して「書込み」とも記す）。それにより、走査電極とデータ電極との間で選択的に書込み放電を発生させ、選択的を壁電荷を形成する。
【０００６】
続く維持期間では、表示させるべき輝度に応じた所定の回数の維持パルスを走査電極と維持電極とからなる表示電極対に交互に印加する。それにより、書込み放電による壁電荷形成が行われた放電セルで選択的に放電を起こし、その放電セルを発光させる。これにより画像表示を行う。
【０００７】
複数の走査電極は走査電極駆動回路により駆動され、複数の維持電極は維持電極駆動回路により駆動され、複数のデータ電極はデータ電極駆動回路により駆動される。
【特許文献１】特開２００６−１８２９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
書込み期間では、上述したように、複数の走査電極に走査パルスを順次印加して走査を行う。したがって、複数の放電セルのうち走査パルスが印加される順番が遅い放電セルにおいては、初期化波形が印加されてから走査パルスが印加されるまでの時間が長くなる。
【０００９】
初期化放電よって放電セルに形成された壁電荷は、他の放電セルに書込み放電を発生させるためにデータ電極に印加される書込みパルスの影響を受けて徐々に減少する。そのため、走査パルスが印加される順番が遅い放電セルにおいては、その放電セルに走査パルスおよび書込みパルスが印加されるまでに壁電荷が減少し、書込み放電の放電不良が発生する場合がある。特に、高精細化されたパネルにおいては、走査電極数の増加により走査に費やす時間がさらに長くなってしまうため、書込み期間の最後の方に書込みがなされる放電セルにおける壁電荷の減少はさらに大きくなり、書込み放電が不安定になりやすい。
【００１０】
放電を安定に発生させるためには、電極に印加する駆動電圧を上げればよいが、これは、消費電力を増大させる一因となる。
【００１１】
本発明は、これらの課題に鑑みなされたものであり、大画面化、高精細化されたパネルにおいても、走査パルス電圧（振幅）を大きくすることなく、安定した書込み放電を発生させることが可能なプラズマディスプレイ装置およびパネルの駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明のプラズマディスプレイ装置は、走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたパネルと、初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド期間内に複数設けるとともに、走査電極を第１の走査電極群を含む複数の走査電極群に分け、初期化期間において第１の走査電極群と第１の走査電極群以外の走査電極群とで異なる波形形状の下り傾斜波形電圧を発生させて走査電極を駆動する走査電極駆動回路とを備え、走査電極駆動回路は、下り傾斜波形電圧の到達電位の設定に用いる設定電圧を発生するシャントレギュレータを有し、設定電圧を抵抗分割して発生させた電圧をシャントレギュレータにフィードバックするとともに、その抵抗分割の抵抗比を変更することで複数の異なる電圧値で設定電圧を発生させることを特徴とする。
【００１３】
これにより、第１の走査電極群以外の走査電極群により構成される放電セル群、例えば、第２の走査電極群により構成される第２の放電セル群に、書込み動作を開始する前に下り傾斜波形電圧による初期化放電を発生させることができるので、大画面化、高精細化されたパネルにおいても、走査パルス電圧（振幅）を大きくすることなく、安定した書込み放電を発生させることが可能となる。また、比較的簡単な回路構成で、複数の異なる電圧で発生させる設定電圧を、温度によらず安定に発生させることができる。
【００１４】
また、本発明のパネルの駆動方法は、走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたパネルを、初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド期間内に複数設けるとともに、走査電極を第１の走査電極群を含む複数の走査電極群に分け、初期化期間において第１の走査電極群と第１の走査電極群以外の走査電極群とで異なる波形形状の下り傾斜波形電圧を発生させて走査電極を駆動するパネルの駆動方法であって、下り傾斜波形電圧の到達電位の設定に用いる設定電圧をシャントレギュレータを用いて発生させ、設定電圧を抵抗分割して発生させた電圧をシャントレギュレータにフィードバックするとともに、その抵抗分割の抵抗比を変更することで複数の異なる電圧値で設定電圧を発生させることを特徴とする。
【００１５】
これにより、第１の走査電極群以外の走査電極群により構成される放電セル群、例えば、第２の走査電極群により構成される第２の放電セル群に、書込み動作を開始する前に下り傾斜波形電圧による初期化放電を発生させることができるので、大画面化、高精細化されたパネルにおいても、走査パルス電圧（振幅）を大きくすることなく、安定した書込み放電を発生させることが可能となる。また、比較的簡単な回路構成で、複数の異なる電圧で発生させる設定電圧を、温度によらず安定に発生させることができる。
【発明の効果】
【００１６】
本発明によれば、大画面化、高精細化されたパネルにおいても、走査パルス電圧（振幅）を大きくすることなく、安定した書込み放電を発生させることができるプラズマディスプレイ装置およびパネルの駆動方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
【００１８】
（実施の形態１）
図１は、本発明の実施の形態１におけるパネル１０の構造を示す分解斜視図である。ガラス製の前面板２１上には、走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。
【００１９】
また、保護層２６は、放電セルにおける放電開始電圧を下げるために、パネルの材料として使用実績があり、ネオン（Ｎｅ）およびキセノン（Ｘｅ）ガスを封入した場合に２次電子放出係数が大きく耐久性に優れたＭｇＯを主成分とする材料から形成されている。
【００２０】
背面板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色に発光する蛍光体層３５が設けられている。
【００２１】
これら前面板２１と背面板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして、内部の放電空間には、ネオンとキセノンの混合ガスが放電ガスとして封入されている。なお、本実施の形態では、発光効率を向上させるためにキセノン分圧を約１０％とした放電ガスを用いている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
【００２２】
なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。また、放電ガスの混合比率も上述した数値に限られるわけではなく、その他の混合比率であってもよい。
【００２３】
図２は、本発明の実施の形態１におけるパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本の走査電極ＳＣ１〜走査電極ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜維持電極ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１〜データ電極Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。そして、ｍ×ｎ個の放電セルが形成された領域がパネル１０の表示領域となる。
【００２４】
次に、本実施の形態におけるプラズマディスプレイ装置の構成について説明する。図３は、本発明の実施の形態１におけるプラズマディスプレイ装置１の回路ブロック図である。プラズマディスプレイ装置１は、パネル１０、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、制御信号発生回路４５、および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。
【００２５】
画像信号処理回路４１は、パネル１０の画素数に応じて、入力された画像信号ｓｉｇをサブフィールド毎の発光・非発光を示す画像データに変換する。
【００２６】
制御信号発生回路４５は、水平同期信号Ｈおよび垂直同期信号Ｖにもとづき各回路ブロックの動作を制御する各種の制御信号を発生し、それぞれの回路ブロック（画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３および維持電極駆動回路４４）へ供給する。
【００２７】
データ電極駆動回路４２は、サブフィールド毎の画像データを各データ電極Ｄ１〜データ電極Ｄｍに対応する信号に変換し、制御信号発生回路４５から供給される制御信号にもとづいて各データ電極Ｄ１〜データ電極Ｄｍを駆動する。
【００２８】
走査電極駆動回路４３は、初期化期間において走査電極ＳＣ１〜走査電極ＳＣｎに印加する初期化波形を発生するための初期化波形発生回路（図示せず）、維持期間において走査電極ＳＣ１〜走査電極ＳＣｎに印加する維持パルスを発生するための維持パルス発生回路（図示せず）、複数の走査ＩＣを備え書込み期間において走査電極ＳＣ１〜走査電極ＳＣｎに印加する走査パルスを発生するための走査パルス発生回路５２を有する。そして、制御信号発生回路４５から供給される制御信号にもとづいて各走査電極ＳＣ１〜走査電極ＳＣｎをそれぞれ駆動する。
【００２９】
維持電極駆動回路４４は、維持パルス発生回路および電圧Ｖｅ１、電圧Ｖｅ２を発生するための回路（図示せず）を備え、制御信号発生回路４５から供給される制御信号にもとづいて維持電極ＳＵ１〜維持電極ＳＵｎを駆動する。
【００３０】
なお、本実施の形態における走査電極駆動回路４３は、後述するように、走査電極ＳＣ１〜走査電極ＳＣｎを２つの走査電極群に分け、各走査電極群で異なる初期化波形を印加する２相駆動動作を行う。
【００３１】
また、制御信号発生回路４５は、２相駆動動作のための制御信号を発生し、発生した制御信号を走査電極駆動回路４３へ供給する。それにより、走査電極駆動回路４３は、走査電極ＳＣ１〜走査電極ＳＣｎを２相駆動動作により駆動する。
【００３２】
次に、走査電極駆動回路４３について説明する。図４は、本発明の実施の形態１における走査電極駆動回路４３の回路図である。走査電極駆動回路４３は、維持パルスを発生させる維持パルス発生回路５０、初期化波形を発生させる初期化波形発生回路５１、走査パルスを発生させる走査パルス発生回路５２を備え、走査パルス発生回路５２のそれぞれの出力はパネル１０の走査電極ＳＣ１〜走査電極ＳＣｎのそれぞれに接続されている。なお、図４には、負の電圧Ｖａを用いた回路（例えば、ミラー積分回路５４）を動作させているときに、維持パルス発生回路５０および電圧Ｖｒを用いた回路（例えば、ミラー積分回路５３）を電気的に分離するために設けたスイッチング素子Ｑ４を用いた分離回路を示している。また、以下の説明においてスイッチング素子を導通させる動作を「オン」、遮断させる動作を「オフ」と表記し、スイッチング素子をオンさせる信号を「Ｈｉ」、オフさせる信号を「Ｌｏ」と表記する。
【００３３】
維持パルス発生回路５０は、一般に用いられている電力回収回路（図示せず）とクランプ回路（図示せず）とを備え、制御信号発生回路４５から出力される制御信号にもとづき内部に備えた各スイッチング素子を切換えて維持パルスを発生させる。また、上昇する傾斜波形電圧を発生させるためのミラー積分回路（図示せず）を備え、維持期間の最後に、後述する消去ランプ波形を発生させる。
【００３４】
初期化波形発生回路５１は、スイッチング素子Ｑ１とコンデンサＣ１と抵抗Ｒ１とを有し走査パルス発生回路５２の基準電位Ａをランプ状に上昇させるミラー積分回路５３、スイッチング素子Ｑ２とコンデンサＣ２と抵抗Ｒ２とを有し走査パルス発生回路５２の基準電位Ａをランプ状に降下させるミラー積分回路５４を備えている。そして、ミラー積分回路５３は初期化動作時に上昇する傾斜波形電圧を発生し、ミラー積分回路５４は初期化動作時に下降する傾斜波形電圧を発生する。なお、図４には、ミラー積分回路５３の入力端子を入力端子ＩＮ１、ミラー積分回路５４の入力端子を入力端子ＩＮ２として示している。
【００３５】
なお、本実施の形態では、初期化波形発生回路５１に、実用的であり比較的構成が簡単なＦＥＴを用いたミラー積分回路を採用しているが、本実施の形態は何らこの構成に限定されるものではなく、基準電位Ａをランプ状に上昇または降下させることができる回路であればどのような回路であってもよい。
【００３６】
走査パルス発生回路５２は、走査電極ＳＣ１〜走査電極ＳＣｎのそれぞれに走査パルスを出力する複数の走査ＩＣ５５（本実施の形態では、走査ＩＣ（１）〜走査ＩＣ（１２））と、書込み期間において基準電位Ａを負の電圧Ｖａに接続するためのスイッチング素子Ｑ５と、基準電位Ａに電圧Ｖｓｃｎを重畳した電圧Ｖｃを走査ＩＣ５５の高電圧側（入力端子ＩＮｂ）に印加するためのダイオードＤ３１およびコンデンサＣ３１と、２つの入力端子に入力される入力信号の大小を比較する比較器ＣＰ１および比較器ＣＰ２と、比較器ＣＰ１の一方の入力端子に印加する電圧を発生させるＶｓｅｔ発生回路８０と、走査ＩＣ５５（本実施の形態では、走査ＩＣ（７））を制御するための制御信号ＳＩＤ（本実施の形態では、制御信号ＳＩＤ（１））と比較器ＣＰ２の出力信号ＣＰＯとの論理和演算を行うオアゲートＯＲと、走査ＩＣ５５（本実施の形態では、走査ＩＣ（１）〜走査ＩＣ（６））を制御するための第１の制御信号である制御信号ＯＣ１とオアゲートＯＲの出力信号との論理積演算を行うアンドゲートＡＧとを備えている。なお、比較器ＣＰ１の一方の入力端子に接続されたＶｓｅｔ発生回路８０は、比較器ＣＰ１の一方の入力端子に電圧（Ｖａ＋Ｖｓｅｔ２）を印加するためのスイッチング素子ＳＷ１と、比較器ＣＰ１の一方の入力端子に電圧（Ｖａ＋Ｖｓｅｔ３）を印加するためのスイッチング素子ＳＷ２と、比較器ＣＰ１の一方の入力端子に電圧（Ｖａ＋Ｖｓｅｔ４）を印加するためのスイッチング素子ＳＷ３とを有し、比較器ＣＰ１の他方の入力端子は基準電位Ａに接続されている。また、比較器ＣＰ２の一方の入力端子は電圧（Ｖａ＋Ｖｓｅｔ５）に、比較器ＣＰ２の他方の入力端子は基準電位Ａに接続されている。
【００３７】
走査ＩＣ５５は、低電圧側の入力端子である入力端子ＩＮａと高電圧側の入力端子である入力端子ＩＮｂとの２つの入力端子と、各走査電極にそれぞれ接続する複数の出力端子とを有し、制御信号にもとづき、２つの入力端子に入力される電圧のいずれかを各出力端子から出力する。なお、本実施の形態においては、走査ＩＣ５５を２つの群に分けて駆動し、第１の走査ＩＣ群（本実施の形態では、走査ＩＣ（１）〜走査ＩＣ（６））と、第２の走査ＩＣ群（本実施の形態では、走査ＩＣ（７）〜走査ＩＣ（１２））とで異なる制御信号を入力している。そして、第１の走査ＩＣ群に属する走査ＩＣ（１）〜走査ＩＣ（６）には、制御信号として、書込み期間に制御信号発生回路４５から出力される制御信号ＯＣ１、比較器ＣＰ１から出力される制御信号ＯＣ２が入力される。また、第１の走査ＩＣ群のうち最初に走査を開始する走査ＩＣ（１）には、書込み期間に制御信号発生回路４５から出力される走査開始信号ＳＩＵ（１）が入力される。また、第２の走査ＩＣ群に属する走査ＩＣ（７）〜走査ＩＣ（１２）には、制御信号として、アンドゲートＡＧから出力される第３の制御信号である制御信号ＯＣ１’、比較器ＣＰ１から出力される制御信号ＯＣ２が入力される。また、第２の走査ＩＣ群のうち最初に走査を開始する走査ＩＣ（７）には、書込み期間に制御信号発生回路４５から出力される第２の制御信号である走査開始信号ＳＩＤ（１）が入力される。なお、制御信号ＯＣ２は全ての走査ＩＣ５５（本実施の形態では、走査ＩＣ（１）〜走査ＩＣ（１２））に共通して入力される制御信号である。また、全ての走査ＩＣ５５（本実施の形態では、走査ＩＣ（１）〜走査ＩＣ（１２））には、信号処理動作の同期をとるための同期信号であるクロック信号ＣＬＫが共通して入力される。
【００３８】
なお、走査パルス発生回路５２は、初期化期間では初期化波形発生回路５１の電圧波形を出力し、維持期間では維持パルス発生回路５０の電圧波形を出力するように、制御信号発生回路４５によって制御される。
【００３９】
図５は、本発明の実施の形態１における走査電極駆動回路４３の走査ＩＣ５５と走査電極ＳＣ１〜走査電極ＳＣｎとの接続の様子を示す概略図である。なお、図５では、走査ＩＣ５５以外の回路は省略している。
【００４０】
走査パルス発生回路５２は、ｎ本の走査電極ＳＣ１〜走査電極ＳＣｎのそれぞれに走査パルス電圧を印加するためのスイッチング素子ＱＨ１〜スイッチング素子ＱＨｎおよびスイッチング素子ＱＬ１〜スイッチング素子ＱＬｎを備えている。スイッチング素子ＱＨ１〜スイッチング素子ＱＨｎ、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎは複数の出力毎にまとめられＩＣ化されている。このＩＣが走査ＩＣ５５である。
【００４１】
なお、本実施の形態では、９０出力分のスイッチング素子を１つのモノシリックＩＣとして集積し、パネル１０は１０８０本の走査電極を備えているものとする。すなわち、１２個の走査ＩＣ（１）〜走査ＩＣ（１２）を用いて走査パルス発生回路５２を構成し、ｎ＝１０８０本の走査電極ＳＣ１〜走査電極ＳＣｎを駆動するものとする。このように多数のスイッチング素子ＱＨ１〜スイッチング素子ＱＨｎ、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎをＩＣ化することにより部品点数を削減し、実装面積を低減することができる。ただし、本実施の形態に挙げた数値は単なる一例であり、本発明は何らこれらの数値に限定されるものではない。
【００４２】
そして、書込み動作時には、まず、走査電極ＳＣ１〜走査電極ＳＣ９０に接続された走査ＩＣ（１）を動作させ、その次に、走査電極ＳＣ９１〜走査電極ＳＣ１８０に接続された走査ＩＣ（２）を動作させ、以降、走査ＩＣ（３）から走査ＩＣ（１２）までを順次動作させる。
【００４３】
なお、上述したように、本実施の形態においては、走査ＩＣ５５を第１の走査ＩＣ群と第２の走査ＩＣ群とに分けて走査電極ＳＣ１〜走査電極ＳＣｎを駆動しており、第１の走査ＩＣ群に属する走査ＩＣ（１）〜走査ＩＣ（６）に接続されている第１の走査電極群（本実施の形態では、走査電極ＳＣ１〜走査電極ＳＣ５４０）と、第２の走査ＩＣ群に属する走査ＩＣ（７）〜走査ＩＣ（１２）に接続されている第２の走査電極群（本実施の形態では、走査電極ＳＣ５４１〜走査電極ＳＣ１０８０）とで、異なる波形形状の初期化波形を印加している。この詳細は後述する。
【００４４】
次に、走査ＩＣ５５の動作について説明する。図６は、本発明の実施の形態１における制御信号ＯＣ１、制御信号ＯＣ２と走査ＩＣ５５の動作状態との対応関係を説明するための図である。なお、第２の走査ＩＣ群に関しては、制御信号ＯＣ１を制御信号ＯＣ１’に代えることで同様の動作状態になるものとする。
【００４５】
図６に示すように、制御信号ＯＣ１、制御信号ＯＣ２がともにハイレベル（以下、「Ｈｉ」と記す）のとき、走査ＩＣ５５は、「Ａｌｌ―Ｈｉ」の状態、すなわち走査ＩＣ５５の出力端子の全てが高電圧側の入力端子ＩＮｂと電気的に接続されるように、走査ＩＣ５５の内部に備えられた全てのスイッチング素子が切換えられた状態となる。
【００４６】
制御信号ＯＣ１が「Ｈｉ」、制御信号ＯＣ２がローレベル（以下、「Ｌｏ」と記す）のとき、走査ＩＣ５５は、「Ａｌｌ―Ｌｏ」の状態、すなわち走査ＩＣ５５の出力端子の全てが低電圧側の入力端子ＩＮａと電気的に接続されるように、走査ＩＣ５５の内部に備えられた全てのスイッチング素子が切換えられた状態となる。例えば、初期化波形発生回路５１または維持パルス発生回路５０を動作させているときは、制御信号ＯＣ１を「Ｈｉ」、制御信号ＯＣ２を「Ｌｏ」にすることでスイッチング素子ＱＨ１〜スイッチング素子ＱＨｎがオフ、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎがオンになり、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎを経由して各走査電極ＳＣ１〜走査電極ＳＣｎに初期化波形または維持パルスを印加することができる。
【００４７】
制御信号ＯＣ１、制御信号ＯＣ２がともに「Ｌｏ」のとき、走査ＩＣ５５は、「ＨｉＺ」の状態となる。この「ＨｉＺ」の状態では、走査ＩＣ５５の各出力端子からは、走査ＩＣ５５が「ＨｉＺ」の状態になった時点の出力電圧がそのまま保持されて出力される。
【００４８】
制御信号ＯＣ１が「Ｌｏ」、制御信号ＯＣ２が「Ｈｉ」のとき、走査ＩＣ５５は、「ＤＡＴＡ」状態、すなわち走査ＩＣ５５に入力される走査開始信号にもとづきあらかじめ定められた一連の動作を行う状態となる。
【００４９】
具体的には、走査ＩＣ５５に走査開始信号が入力されると（本実施の形態では、走査開始信号が「Ｈｉ」から「Ｌｏ」に変化すると）、まず最初に、走査ＩＣ５５の最初の出力端子だけが低電圧側の入力端子ＩＮａと電気的に接続され、残りの全ての出力端子は高電圧側の入力端子ＩＮｂと電気的に接続される。その状態が所定時間（例えば、１μｓｅｃ）継続された後、次に、走査ＩＣ５５の２番目の出力端子だけが低電圧側の入力端子ＩＮａと電気的に接続され、残りの全ての出力端子は高電圧側の入力端子ＩＮｂと電気的に接続される。そして、その状態が所定時間継続された後、続いて、走査ＩＣ５５の３番目の出力端子だけが低電圧側の入力端子ＩＮａと電気的に接続される。このようにして、走査ＩＣ５５の各出力端子が、順番に、所定時間ずつ、低電圧側の入力端子ＩＮａと電気的に接続されていく。本実施の形態では、書込み期間に走査ＩＣ５５をこの動作状態にして走査パルス電圧Ｖａを順次発生させ、走査電極ＳＣ１〜走査電極ＳＣｎの走査を行う。なお、本実施の形態では、第１の走査ＩＣ群に属する走査ＩＣ５５に入力する走査開始信号を走査開始信号ＳＩＵとし、第２の走査ＩＣ群に属する走査ＩＣ５５に入力する走査開始信号を走査開始信号ＳＩＤとしている。
【００５０】
なお、本実施の形態では、第１の走査ＩＣ群のうち最初に走査を行う走査ＩＣ（１）に用いる走査開始信号ＳＩＵ（１）、および第２の走査ＩＣ群のうち最初に走査を行う走査ＩＣ（７）に用いる走査開始信号ＳＩＤ（１）を制御信号発生回路４５で発生させており、残りの走査開始信号、すなわち、走査ＩＣ（２）に用いる走査開始信号ＳＩＵ（２）から走査ＩＣ（６）に用いる走査開始信号ＳＩＵ（６）までの各走査開始信号、および走査ＩＣ（８）に用いる走査開始信号ＳＩＤ（２）から走査ＩＣ（１２）に用いる走査開始信号ＳＩＤ（６）までの各走査開始信号は、走査ＩＣ５５で発生させている。
【００５１】
例えば、走査ＩＣ（１）は、走査ＩＣ（１）に接続された全ての走査電極への走査が終了した後、シフトレジスター等を使って走査開始信号ＳＩＵ（１）を所定時間遅延させて作成した走査開始信号ＳＩＵ（２）を出力し、次段の走査ＩＣ（２）に供給する。走査ＩＣ（２）は、同様に、走査開始信号ＳＩＵ（２）を所定時間遅延させて作成した走査開始信号ＳＩＵ（３）を次段の走査ＩＣ（３）に供給する。以下、同様に、各走査ＩＣ５５は、入力された走査開始信号を所定時間遅延させて新たな走査開始信号を作成し、次段の走査ＩＣ５５に供給する。このような構成とすることで、走査開始信号ＳＩＵ（２）〜走査開始信号ＳＩＵ（６）および走査開始信号ＳＩＤ（２）〜走査開始信号ＳＩＤ（６）を制御信号発生回路４５で発生させなくともよくなり、制御信号発生回路４５と走査電極駆動回路４３とを結ぶ制御信号のための配線の数を削減することができる。
【００５２】
また、本実施の形態では、第１の走査ＩＣ群と第２の走査ＩＣ群とで異なる波形形状の初期化波形を発生させており、そのために、第１の走査ＩＣ群に用いる制御信号ＯＣ１と第２の走査ＩＣ群に用いる制御信号ＯＣ１とで、制御のタイミングを変えている。そして、第１の走査ＩＣ群に用いる制御信号ＯＣ１に関しては制御信号発生回路４５で発生させているが、第２の走査ＩＣ群に用いる制御信号ＯＣ１に関しては、アンドゲートＡＧで発生させた第３の制御信号（第１の走査ＩＣ群に用いる制御信号ＯＣ１と区別するために、本実施の形態では、「制御信号ＯＣ１’」と記す）を用いている。さらに、制御信号ＯＣ２には、比較器ＣＰ１で発生させた信号を用いている。このように、制御信号ＯＣ１’および制御信号ＯＣ２を論理演算によって発生させることで、制御信号発生回路４５で発生させる制御信号の数をさらに削減し、制御信号発生回路４５と走査電極駆動回路４３とを結ぶ制御信号のための配線の数をさらに削減することができる。
【００５３】
なお、制御信号ＯＣ２を出力する比較器ＣＰ１は、図４に示すように、スイッチング素子ＳＷ１がオン、スイッチング素子ＳＷ２およびスイッチング素子ＳＷ３がオフのときには電圧（Ｖａ＋Ｖｓｅｔ２）と基準電位Ａとを比較し、スイッチング素子ＳＷ２がオン、スイッチング素子ＳＷ１およびスイッチング素子ＳＷ３がオフのときには電圧（Ｖａ＋Ｖｓｅｔ３）と基準電位Ａとを比較し、スイッチング素子ＳＷ３がオン、スイッチング素子ＳＷ１およびスイッチング素子ＳＷ２がオフのときには電圧（Ｖａ＋Ｖｓｅｔ４）と基準電位Ａとを比較する。そして、基準電位Ａの方が高い場合には「Ｌｏ」を、それ以外では「Ｈｉ」を出力し、走査ＩＣ（１）〜走査ＩＣ（１２）に供給する。また、制御信号ＯＣ１’の発生に用いる信号ＣＰＯを出力する比較器ＣＰ２は、電圧（Ｖａ＋Ｖｓｅｔ５）と基準電位Ａとを比較し、基準電位Ａの方が高い場合には「Ｈｉ」を、それ以外では「Ｌｏ」を出力する。
【００５４】
そして、走査ＩＣ５５はこの制御信号ＯＣ２により、また第２の走査ＩＣ群においてはさらに制御信号ＯＣ１’および走査開始信号ＳＩＤ（１）も加えて、下降する傾斜波形電圧の最低電圧を、電圧値の異なる複数の電圧で切換えて発生させることができる。なお、スイッチング素子ＳＷ１〜スイッチング素子ＳＷ３のオン／オフは、制御信号発生回路４５によって制御されるものとする。
【００５５】
次に、本実施の形態における走査電極群について説明する。図７は、本発明の実施の形態１における走査電極群の区分けの一例を示す概略図である。なお、図７では、パネル１０と走査ＩＣ５５との接続の様子を簡略的に表しており、パネル１０内において点線で区切られた領域は、１つの走査ＩＣ５５により駆動される複数（本実施の形態では、９０本）の走査電極が配置された領域を表す。また、表示電極対２４は、図２と同様に、図面における左右方向に延長して配列されているものとする。そして、走査ＩＣ５５の出力は、一般に用いられているフレキシブル配線板７７により走査電極ＳＣ１〜走査電極ＳＣｎに接続されているものとする。
【００５６】
２相駆動動作を行う場合、図７に破線で示すように、パネル１０の表示領域を２つの領域に分け、１つの領域に含まれる複数の走査電極を１つの走査電極群として、走査電極ＳＣ１〜走査電極ＳＣｎを２つの走査電極群、すなわち、第１の走査電極群と第２の走査電極群とに分けて駆動を行う。例えば、走査電極数ｎ＝１０８０であれば、走査電極ＳＣ１〜走査電極ＳＣ５４０を第１の走査電極群とし、走査電極ＳＣ５４１〜走査電極ＳＣ１０８０を第２の走査電極群とする。なお、破線で囲まれた２つの領域を構成する放電セルを、それぞれ第１の放電セル群、第２の放電セル群とする。
【００５７】
そして、１つの走査ＩＣ５５に接続される走査電極数が９０本であれば、走査電極ＳＣ１から走査電極ＳＣ９０までを第１の走査ＩＣ（１）に接続し、走査電極ＳＣ９１から走査電極ＳＣ１８０までを第２の走査ＩＣ（２）に接続する。このようにして、走査電極を９０本ずつ走査ＩＣに接続していく。そして走査電極ＳＣ１〜走査電極ＳＣ５４０に接続された走査ＩＣ（１）〜走査ＩＣ（６）を第１の走査ＩＣ群とし、走査電極ＳＣ５４１〜走査電極ＳＣ１０８０に接続された走査ＩＣ（７）〜走査ＩＣ（１２）を第２の走査ＩＣ群とする。そして、本実施の形態では、第１の走査ＩＣ群と第２の走査ＩＣ群とで異なる初期化波形を発生させるものとする。
【００５８】
次に、パネル１０を駆動するための駆動電圧波形とその動作の概要について説明する。なお、本実施の形態におけるプラズマディスプレイ装置は、サブフィールド法、すなわち１フィールド期間を時間軸上で複数のサブフィールドに分割し、各サブフィールドに輝度重みをそれぞれ設定し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行うものとする。
【００５９】
このサブフィールド法では、例えば、１フィールドを８つのサブフィールド（第１ＳＦ、第２ＳＦ、・・・、第８ＳＦ）で構成し、各サブフィールドはそれぞれ１、２、４、８、１６、３２、６４、１２８の輝度重みを有する構成とすることができる。また、複数のサブフィールドのうち、１つのサブフィールドの初期化期間においては全ての放電セルに初期化放電を発生させる全セル初期化動作を行い、他のサブフィールドの初期化期間においては維持放電を行った放電セルに対して選択的に初期化放電を発生させる選択初期化動作を行うことで、階調表示に関係しない発光を極力減らしコントラスト比を向上させることが可能である。
【００６０】
そして、本実施の形態では、第１ＳＦの初期化期間では全セル初期化動作を行い、第２ＳＦ〜第８ＳＦの初期化期間では選択初期化動作を行うものとする。これにより、画像の表示に関係のない発光は第１ＳＦにおける全セル初期化動作の放電にともなう発光のみとなり、維持放電を発生させない黒表示領域の輝度である黒輝度は全セル初期化動作における微弱発光だけとなって、コントラストの高い画像表示が可能となる。また、各サブフィールドの維持期間においては、それぞれのサブフィールドの輝度重みに所定の輝度倍率を乗じた数の維持パルスを表示電極対２４のそれぞれに印加する。
【００６１】
しかし、本実施の形態は、サブフィールド数や各サブフィールドの輝度重みが上記の値に限定されるものではなく、また、画像信号等にもとづいてサブフィールド構成を切換える構成であってもよい。
【００６２】
図８は、本発明の実施の形態１における走査電極駆動回路４３の２相駆動動作においてパネル１０の各電極に印加する駆動電圧波形図である。
【００６３】
なお、図８には、書込み期間の最初に走査を行う走査電極であり第１の走査電極群に属する走査電極ＳＣ１と、第１の走査電極群のうち最後に走査を行う走査電極である走査電極ＳＣｎ／２（例えば、走査電極ＳＣ５４０）と、第２の走査電極群のうち最初に走査を行う走査電極である走査電極ＳＣｎ／２＋１（例えば、走査電極ＳＣ５４１）と、書込み期間の最後に走査を行う走査電極であり第２の走査電極群に属する走査電極ＳＣｎ（例えば、走査電極ＳＣ１０８０）とを示す。合わせて、維持電極ＳＵ１〜維持電極ＳＵｎ、およびデータ電極Ｄ１〜データ電極Ｄｍの駆動波形を示す。
【００６４】
また、図８には、２つのサブフィールドの駆動電圧波形、すなわち全セル初期化動作を行うサブフィールド（以下、「全セル初期化サブフィールド」と呼称する）の第１サブフィールド（第１ＳＦ）と、選択初期化動作を行うサブフィールド（「選択初期化サブフィールド」と呼称する）の第２サブフィールド（第２ＳＦ）とを示す。なお、他のサブフィールドにおける駆動電圧波形は、維持期間における維持パルス数が異なる以外は第２ＳＦの駆動電圧波形とほぼ同様である。また、以下における走査電極ＳＣｉ、維持電極ＳＵｉ、データ電極Ｄｋは、各電極の中から画像データにもとづき選択された電極を表す。
【００６５】
まず、全セル初期化サブフィールドである第１ＳＦについて説明する。
【００６６】
第１ＳＦの初期化期間前半部では、データ電極Ｄ１〜データ電極Ｄｍ、維持電極ＳＵ１〜維持電極ＳＵｎにそれぞれ０（Ｖ）を印加し、走査電極ＳＣ１〜走査電極ＳＣｎには、維持電極ＳＵ１〜維持電極ＳＵｎに対して放電開始電圧以下の電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧（以下、「上りランプ波形」と呼称する）Ｌ１を印加する。
【００６７】
この上りランプ波形Ｌ１が上昇する間に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎとの間、および走査電極ＳＣ１〜走査電極ＳＣｎとデータ電極Ｄ１〜データ電極Ｄｍとの間でそれぞれ微弱な初期化放電が持続して起こる。そして、走査電極ＳＣ１〜走査電極ＳＣｎ上部に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜データ電極Ｄｍ上部および維持電極ＳＵ１〜維持電極ＳＵｎ上部には正の壁電圧が蓄積される。この電極上部の壁電圧とは、電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
【００６８】
初期化期間後半部では、維持電極ＳＵ１〜維持電極ＳＵｎには正の電圧Ｖｅ１を印加し、データ電極Ｄ１〜データ電極Ｄｍには０（Ｖ）を印加する。
【００６９】
ここで、本実施の形態では、第１の走査電極群に属する走査電極ＳＣ１〜走査電極ＳＣｎ／２と、第２の走査電極群に属する走査電極ＳＣｎ／２＋１〜走査電極ＳＣｎとで異なる初期化波形、具体的には下り傾斜波形電圧の最低電圧である到達電位の異なる下り傾斜波形電圧を印加する。まず、第１の走査電極群に属する走査電極ＳＣ１〜走査電極ＳＣｎ／２には、維持電極ＳＵ１〜維持電極ＳＵｎ／２に対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える負の電圧（Ｖａ＋Ｖｓｅｔ２）に向かって緩やかに下降する下り傾斜波形電圧（以下、「下りランプ波形」と呼称する）Ｌ２を印加する。この間に、走査電極ＳＣ１〜走査電極ＳＣｎ／２と維持電極ＳＵ１〜維持電極ＳＵｎ／２との間、および走査電極ＳＣ１〜走査電極ＳＣｎ／２とデータ電極Ｄ１〜データ電極Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜走査電極ＳＣｎ／２上部の負の壁電圧および維持電極ＳＵ１〜維持電極ＳＵｎ／２上部の正の壁電圧が弱められ、データ電極Ｄ１〜データ電極Ｄｍ上部の正の壁電圧は書込み動作に適した値に調整される。以上により、第１の走査電極群により構成される第１の放電セル群の全てに対して初期化放電を行う全セル初期化動作が終了する。
【００７０】
一方、第２の走査電極群に属する走査電極ＳＣｎ／２＋１〜走査電極ＳＣｎには、電圧Ｖｉ３から負の電圧（Ｖａ＋Ｖｓｅｔ５）に向かって緩やかに下降する下りランプ波形Ｌ５を印加する。ここで、本実施の形態では、電圧Ｖｓｅｔ５を電圧Ｖｓｅｔ２（例えば、６（Ｖ））よりも高い電圧（例えば、７０（Ｖ））に設定する。
【００７１】
このように、本実施の形態では、第２の走査電極群に印加する下りランプ波形の到達電位を第１の走査電極群に印加する下りランプ波形の到達電位よりも高い電位とする。すなわち、第１の走査電極群に印加する下りランプ波形Ｌ２が電圧（Ｖａ＋Ｖｓｅｔ２）まで下降するのに対して、第２の走査電極群に印加する下りランプ波形Ｌ５は電圧（Ｖａ＋Ｖｓｅｔ２）よりも高い電圧（Ｖａ＋Ｖｓｅｔ５）までしか下降しないようにする。そのため、第２の走査電極群により構成される第２の放電セル群においては、下りランプ波形Ｌ５による初期化放電によって移動する電荷の量が第１の放電セル群の各放電セルに比べて少ない。そのため、下りランプ波形Ｌ５による初期化放電後、第２の放電セル群の各放電セルには、第１の放電セル群の各放電セルより多くの壁電荷が残存する。
【００７２】
続く書込み期間では、走査電極ＳＣ１〜走査電極ＳＣｎに対しては順次走査パルス電圧を印加し、データ電極Ｄ１〜データ電極Ｄｍに対しては発光させるべき放電セルに対応するデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｄを印加して、各放電セルに選択的に書込み放電を発生させる。
【００７３】
この書込み期間では、まず維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｅ２を、走査電極ＳＣ１〜走査電極ＳＣｎに電圧Ｖｃ（Ｖｃ＝Ｖａ＋Ｖｓｃｎ）を印加する。
【００７４】
そして、第１の走査電極群に属する走査電極ＳＣ１〜走査電極ＳＣｎ／２に対して、順次走査パルスを印加する。まず、１行目の走査電極ＳＣ１に負の走査パルス電圧Ｖａを印加するとともに、データ電極Ｄ１〜データ電極Ｄｍのうち１行目に発光させるべき放電セルのデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｄを印加する。このときデータ電極Ｄｋ上と走査電極ＳＣ１上との交差部の電圧差は、外部印加電圧の差（Ｖｄ−Ｖａ）にデータ電極Ｄｋ上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなり放電開始電圧を超える。これにより、データ電極Ｄｋと走査電極ＳＣ１との間に放電が発生する。また、維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｅ２を印加しているため、維持電極ＳＵ１上と走査電極ＳＣ１上との電圧差は、外部印加電圧の差である（Ｖｅ２−Ｖａ）に維持電極ＳＵ１上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなる。このとき、電圧Ｖｅ２を、放電開始電圧をやや下回る程度の電圧値に設定することで、維持電極ＳＵ１と走査電極ＳＣ１との間を、放電には至らないが放電が発生しやすい状態とすることができる。これにより、データ電極Ｄｋと走査電極ＳＣ１との間に発生する放電を引き金にして、データ電極Ｄｋと交差する領域にある維持電極ＳＵ１と走査電極ＳＣ１との間に放電を発生させることができる。こうして、発光させるべき放電セルに書込み放電が起こり、走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｋ上にも負の壁電圧が蓄積される。
【００７５】
このようにして、１行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作を行う。一方、書込みパルス電圧Ｖｄを印加しなかったデータ電極Ｄ１〜データ電極Ｄｍと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をｎ／２行目の放電セルに至るまで順次行い、第１の放電セル群における書込み動作が終了する。
【００７６】
そして、本実施の形態においては、第１の走査電極群への書込み動作が終了した後、かつ第２の走査電極群への書込み動作を開始する前に、初期化期間に発生させた下りランプ波形Ｌ５よりも到達電位を低くした下りランプ波形を第２の走査電極群に印加する。すなわち、図８に示すように、第２の走査電極群に電圧Ｖｃから負の電圧（Ｖａ＋Ｖｓｅｔ３）に向かって緩やかに下降する下りランプ波形Ｌ６を印加する。
【００７７】
上述したように、初期化期間において第２の走査電極群に印加した下りランプ波形Ｌ５は負の電圧（Ｖａ＋Ｖｓｅｔ５）までしか下降させておらず、そのため、第２の放電セル群の各放電セルには第１の放電セル群の各放電セルより多くの壁電荷が残存する。したがって、電圧Ｖｓｅｔ３を電圧Ｖｓｅｔ５（例えば、７０（Ｖ））よりも十分に小さい電圧（例えば、８（Ｖ））に設定することで、下りランプ波形Ｌ６を下りランプ波形Ｌ５よりも十分に低い電位まで下降させることができ、これにより、第２の放電セル群の各放電セルに初期化放電を発生させることができる。
【００７８】
すなわち、第２の放電セル群の各放電セルにおいては、第２の走査電極群に属する走査電極ＳＣｎ／２＋１〜走査電極ＳＣｎへの走査を開始する直前に初期化放電を発生させることができる。
【００７９】
初期化放電で形成される壁電荷は、時間の経過とともに減少する。そのため、全ての走査電極において書込み期間の直前の初期化期間においてのみ初期化放電を同時に発生させる従来の構成（以下、「１相駆動」と記す）では、書込み期間における走査の順番が遅い放電セルにおいて書込み動作が不安定になるおそれがあった。しかし、本実施の形態では、第２の走査電極群への走査を開始する直前に第２の放電セル群に初期化放電を発生させているので、第２の放電セル群においては、書込み動作を開始する直前に壁電荷を適正な状態にすることができる。したがって、書込み期間において書込み動作の順番が遅い第２の放電セル群に属する放電セルにおいても、書込み放電に必要な印加電圧を高くすることなく、安定した書込み動作を行うことが可能となる。
【００８０】
なお、図８には、第２の走査電極群に下りランプ波形Ｌ６を印加するのと同タイミングで第１の走査電極群にも下りランプ波形Ｌ６を印加する波形図を記載しているが、すでに書込み動作が終わっている第１の走査電極群には下りランプ波形は発生させなくとも駆動上は何ら問題ない。しかし、走査電極駆動回路４３の構成上、これらの下りランプ波形を発生させないようにすることが困難な場合には、図８に示すように下りランプ波形Ｌ６をそのまま第１の走査電極群に印加してもかまわない。第１の放電セル群の各放電セルにおいては、初期化期間において電圧（Ｖａ＋Ｖｓｅｔ２）まで下降する下りランプ波形Ｌ２を第１の走査電極群の各走査電極に印加して初期化放電を発生させている。そのため、電圧（Ｖａ＋Ｖｓｅｔ２）よりも電位が若干高い電圧（Ｖａ＋Ｖｓｅｔ３）まで下降する下りランプ波形Ｌ６を第１の走査電極群に印加しても、第１の放電セル群の各放電セルに再度初期化放電が発生するおそれはない。したがって、第１の走査電極群には、下りランプ波形Ｌ６をそのまま印加しても何ら問題ない。
【００８１】
そして、第２の走査電極群に下りランプ波形Ｌ６を印加した後、第２の走査電極群に属する走査電極ＳＣｎ／２＋１〜走査電極ＳＣｎに対して、上述と同様の手順で、順次走査パルスを印加する。以上の書込み動作をｎ行目の放電セルに至るまで行い、第２の放電セル群における書込み動作が終了して、第１ＳＦにおける書込み期間が終了する。
【００８２】
なお、第２の走査電極群に下りランプ波形Ｌ６を印加する期間は、データ電極Ｄ１〜データ電極Ｄｍに書込みパルスは印加しないものとする。
【００８３】
続く維持期間では、輝度重みに所定の輝度倍率を乗じた数の維持パルスを表示電極対２４に交互に印加して、書込み放電を発生した放電セルで維持放電を発生させて発光させる。
【００８４】
この維持期間では、まず走査電極ＳＣ１〜走査電極ＳＣｎに正の維持パルス電圧Ｖｓを印加するとともに維持電極ＳＵ１〜維持電極ＳＵｎにベース電位となる接地電位、すなわち０（Ｖ）を印加する。すると書込み放電を起こした放電セルでは、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電圧差が維持パルス電圧Ｖｓに走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差が加算されたものとなり放電開始電圧を超える。
【００８５】
そして、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層３５が発光する。そして走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。さらにデータ電極Ｄｋ上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。
【００８６】
続いて、走査電極ＳＣ１〜走査電極ＳＣｎにはベース電位となる０（Ｖ）を、維持電極ＳＵ１〜維持電極ＳＵｎには維持パルス電圧Ｖｓをそれぞれ印加する。すると、維持放電を起こした放電セルでは、維持電極ＳＵｉ上と走査電極ＳＣｉ上との電圧差が放電開始電圧を超えるので再び維持電極ＳＵｉと走査電極ＳＣｉとの間に維持放電が起こり、維持電極ＳＵｉ上に負の壁電圧が蓄積され走査電極ＳＣｉ上に正の壁電圧が蓄積される。以降同様に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎとに輝度重みに輝度倍率を乗じた数の維持パルスを交互に印加し、表示電極対２４の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。
【００８７】
そして、維持期間の最後には、維持電極ＳＵ１〜維持電極ＳＵｎを０（Ｖ）に戻した後、ベース電位となる０（Ｖ）から放電開始電圧を超える電圧Ｖｅｒｓに向かって上昇する傾斜波形電圧（以下、「消去ランプ波形」と呼称する）Ｌ３を走査電極ＳＣ１〜走査電極ＳＣｎに印加する。すると、維持放電を起こした放電セルの維持電極ＳＵｉと走査電極ＳＣｉとの間で微弱な消去放電が発生する。この消去放電で発生した荷電粒子は、維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧差を緩和するように、維持電極ＳＵｉ上および走査電極ＳＣｉ上に壁電荷となって蓄積されていく。これにより、データ電極Ｄｋ上の正の壁電荷を残したまま、走査電極ＳＣｉおよび維持電極ＳＵｉ上の壁電圧は、走査電極ＳＣｉに印加した電圧と放電開始電圧の差、すなわち（電圧Ｖｅｒｓ−放電開始電圧）の程度まで弱められる。
【００８８】
その後、走査電極ＳＣ１〜走査電極ＳＣｎを０（Ｖ）に戻し、維持期間における維持動作を終了する。
【００８９】
第２ＳＦの初期化期間では、第１ＳＦにおける初期化期間の前半部を省略した駆動電圧波形を各電極に印加する。すなわち、維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｅ１を、データ電極Ｄ１〜データ電極Ｄｍに０（Ｖ）をそれぞれ印加し、第１の走査電極群に属する走査電極ＳＣ１〜走査電極ＳＣｎ／２には、放電開始電圧以下となる電圧（例えば、０（Ｖ））から負の電圧（Ｖａ＋Ｖｓｅｔ４）に向かって緩やかに下降する下りランプ波形Ｌ４を印加する。
【００９０】
これにより前のサブフィールド（図８では、第１ＳＦ）の維持期間で維持放電を起こした放電セルでは微弱な初期化放電が発生し、走査電極ＳＣｉ上部および維持電極ＳＵｉ上部の壁電圧が弱められ、データ電極Ｄｋ（ｋ＝１〜ｍ）上部の壁電圧も書込み動作に適した値に調整される。一方、前のサブフィールドで維持放電が起こらなかった放電セルについては放電することはなく、前のサブフィールドの初期化期間終了時における壁電荷の状態がそのまま保たれる。このように第２ＳＦにおける初期化動作は、直前のサブフィールドの維持期間で維持動作を行った放電セルに対して初期化放電を行う選択初期化動作となる。
【００９１】
また、第２の走査電極群に属する走査電極ＳＣｎ／２＋１〜走査電極ＳＣｎには、放電開始電圧以下となる電圧（例えば、０（Ｖ））から負の電圧（Ｖａ＋Ｖｓｅｔ５）に向かって緩やかに下降する下りランプ波形Ｌ７を印加する。
【００９２】
これにより、第２の走査電極群により構成される第２の放電セル群においては、上述と同様に前のサブフィールド（図８では、第１ＳＦ）の維持期間で維持放電を起こした放電セルでのみ微弱な初期化放電が発生する。しかし、第２の走査電極群に印加する下りランプ波形Ｌ７は電圧（Ｖａ＋Ｖｓｅｔ２）よりも高い電圧（Ｖａ＋Ｖｓｅｔ５）までしか下降しないため、第２の放電セル群においては、その初期化放電によって移動する電荷の量は第１の放電セル群の各放電セルに比べて少ない。そのため、下りランプ波形による初期化放電後、第２の放電セル群の各放電セルには、上述と同様に第１の放電セル群の各放電セルより多くの壁電荷が残存する。
【００９３】
第２ＳＦの書込み期間においては、第１ＳＦの書込み期間と同様の駆動波形を印加する。したがって、第２の走査電極群への走査を開始する直前に、第２の放電セル群の各放電セルに初期化放電を発生させることができる。
【００９４】
第２ＳＦの維持期間においては、第１ＳＦの維持期間と同様に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎとにあらかじめ定められた数の維持パルスを交互に印加する。これにより、書込み期間において書込み放電を発生させた放電セルで維持放電を発生させる。
【００９５】
また、第３ＳＦ以降のサブフィールドでは、走査電極ＳＣ１〜走査電極ＳＣｎ、維持電極ＳＵ１〜維持電極ＳＵｎおよびデータ電極Ｄ１〜データ電極Ｄｍに対して、維持期間における維持パルス数が異なる以外は第２ＳＦと同様の駆動波形を印加する。
【００９６】
なお、上述した構成においては、下りランプ波形Ｌ２における電圧Ｖｓｅｔ２を、下りランプ波形Ｌ４における電圧Ｖｓｅｔ４（例えば、１０（Ｖ））よりも小さい電圧に設定することが望ましい。これは、電圧（Ｖａ＋Ｖｓｅｔ２）を電圧（Ｖａ＋Ｖｓｅｔ４）よりも小さい電圧に設定することで、第１ＳＦにおける初期化放電、すなわち１フィールド期間における最初の初期化放電を確実に発生させるためである。
【００９７】
以上が、本実施の形態における２相駆動動作時にパネル１０の各電極に印加する駆動電圧波形の概要である。
【００９８】
次に、走査電極駆動回路４３の動作と駆動電圧波形の発生について説明する。なお、図９では、電圧Ｖｉ１、電圧Ｖｉ３は電圧Ｖｓに等しいものとし、電圧Ｖｉ２は電圧Ｖｒに等しいものとして説明する。
【００９９】
図９は、本発明の実施の形態１における走査電極駆動回路４３の動作の一例を説明するためのタイミングチャートである。なお、図９には、書込み期間の最初に走査を行う走査電極ＳＣ１に印加される駆動電圧波形と、第２の走査電極群のうち最初に走査を行う走査電極ＳＣｎ／２＋１（例えば、走査電極ＳＣ５４１）に印加される駆動電圧波形とを示す。合わせて、制御信号ＯＣ１、制御信号ＯＣ２、制御信号ＯＣ１’、比較器ＣＰ２の出力信号ＣＰＯ、走査開始信号ＳＩＵ（１）、走査開始信号ＳＩＤ（１）を示し、入力端子ＩＮ１、入力端子ＩＮ２への定電流供給状態を示す。
【０１００】
なお、本実施の形態において、走査ＩＣ５５は、「ＤＡＴＡ」状態のときに走査開始信号が「Ｈｉ」から「Ｌｏ」に変化することで、走査を開始するものとする。また、初期化期間の前半および維持期間はスイッチング素子Ｑ４をオンにし、初期化期間の後半および書込み期間はスイッチング素子Ｑ４をオフにするものとする。
【０１０１】
（初期化期間）
初期化期間では、まず、維持パルス発生回路５０の電力回収回路を動作させ、基準電位Ａの電位を上昇させる。その後、維持パルス発生回路５０のクランプ回路を動作させ、基準電位Ａの電位を電圧Ｖｓ（本実施の形態では、電圧Ｖｉ１と等しい）にする。
【０１０２】
次に、時刻ｔ１で、上りランプ波形を発生するミラー積分回路５３の入力端子ＩＮ１を「Ｈｉ」にする。具体的には入力端子ＩＮ１に、所定の定電流を入力する。すると、抵抗Ｒ１からコンデンサＣ１に向かって一定の電流が流れ、スイッチング素子Ｑ１のソース電圧がランプ状に上昇し、初期化波形発生回路５１の出力電圧もランプ状に上昇し始める。そしてこの電圧上昇は、入力端子ＩＮ１が「Ｈｉ」の間継続する。
【０１０３】
この出力電圧が電圧Ｖｒ（本実施の形態では、電圧Ｖｉ２と等しい）まで上昇したら、その後の時刻ｔ２で、入力端子ＩＮ１を「Ｌｏ」にする。具体的には入力端子ＩＮ１に、例えば０（Ｖ）を印加する。入力端子ＩＮ１を「Ｌｏ」にすると基準電位Ａの電位が電圧Ｖｓ（本実施の形態では、電圧Ｖｉ３と等しい）まで低下する。
【０１０４】
なお、この間、制御信号ＯＣ１、制御信号ＳＩＵ（１）、制御信号ＳＩＤ（１）は、「Ｈｉ」に保ったままにする。したがって、アンドゲートＡＧから出力される制御信号ＯＣ１’も「Ｈｉ」となる。また、図示はしていないが、スイッチング素子ＳＷ１はオンにし、スイッチング素子ＳＷ２、スイッチング素子ＳＷ３はオフにして、比較器ＣＰ１において、基準電位Ａ、すなわち初期化波形発生回路５１から出力される駆動電圧と電圧（Ｖａ＋Ｖｓｅｔ２）とが比較されるようにしておく。したがって、この間は基準電位Ａの方が電圧（Ｖａ＋Ｖｓｅｔ２）よりも電位が高いので、比較器ＣＰ１から出力される制御信号ＯＣ２は「Ｌｏ」となる。
【０１０５】
すなわち、制御信号ＯＣ１、制御信号ＯＣ１’が「Ｈｉ」、制御信号ＯＣ２が「Ｌｏ」なので、全ての走査ＩＣ５５は「Ａｌｌ―Ｌｏ」状態となり、全ての走査ＩＣ５５の出力端子からは基準電位Ａ、すなわち、初期化波形発生回路５１から出力される駆動電圧がそのまま出力される。
【０１０６】
このようにして、放電開始電圧以下となる電圧Ｖｓ（本実施の形態では、電圧Ｖｉ１と等しい）から、放電開始電圧を超える電圧Ｖｒ（本実施の形態では、電圧Ｖｉ２と等しい）に向かって緩やかに上昇する上りランプ波形を走査電極ＳＣ１〜走査電極ＳＣｎに印加する。
【０１０７】
次に、時刻ｔ３で、下りランプ波形を発生するミラー積分回路５４の入力端子ＩＮ２に所定の定電流を入力して、入力端子ＩＮ２を「Ｈｉ」にする。すると、抵抗Ｒ２からコンデンサＣ２に向かって一定の電流が流れ、スイッチング素子Ｑ２のドレイン電圧がランプ状に下降して基準電位Ａの電位がランプ状に下降し、走査ＩＣ５５の出力電圧もランプ状に下降し始める。
【０１０８】
このとき、比較器ＣＰ１では、この基準電位Ａにおける下りランプ波形と、電圧Ｖａに電圧Ｖｓｅｔ２が加えられた電圧（Ｖａ＋Ｖｓｅｔ２）とが比較されており、比較器ＣＰ１からの出力信号、すなわち制御信号ＯＣ２は、基準電位Ａにおける下りランプ波形が電圧（Ｖａ＋Ｖｓｅｔ２）以下となる時刻ｔ５において「Ｌｏ」から「Ｈｉ」に切換わる。これにより、制御信号ＯＣ１、制御信号ＯＣ２ともに「Ｈｉ」となり、第１の走査ＩＣ群に属する走査ＩＣ（１）〜走査ＩＣ（６）は「Ａｌｌ―Ｈｉ」状態となって入力端子ＩＮｂに入力される電圧を出力する。すなわち、走査ＩＣ（１）〜走査ＩＣ（６）の出力電圧は基準電位Ａに電圧Ｖｓｃｎが重畳された電圧となり、それまでの電圧降下が時刻ｔ５で電圧上昇に切換わるため、第１の走査電極群に属する走査電極ＳＣ１〜走査電極ＳＣｎ／２に印加される下りランプ波形は到達電位が電圧（Ｖａ＋Ｖｓｅｔ２）の下りランプ波形Ｌ２となる。
【０１０９】
ここで、本実施の形態においては、走査開始信号ＳＩＤ（１）を時刻ｔ２から時刻ｔ３の間で「Ｌｏ」にしておく。比較器ＣＰ２においては、基準電位Ａと電圧（Ｖａ＋Ｖｓｅｔ５）とが比較されるので、比較器ＣＰ２から出力される信号ＣＰＯは、基準電位Ａが電圧（Ｖａ＋Ｖｓｅｔ５）以下となる時刻ｔ４で「Ｌｏ」となる。このとき、走査開始信号ＳＩＤ（１）は「Ｌｏ」なので、オアゲートＯＲからは「Ｌｏ」が出力され、これによりアンドゲートＡＧから出力される制御信号ＯＣ１’は「Ｌｏ」となる。
【０１１０】
これにより、制御信号ＯＣ１’、制御信号ＯＣ２ともに「Ｌｏ」となり、第２の走査ＩＣ群に属する走査ＩＣ（７）〜走査ＩＣ（１２）は「ＨｉＺ」状態となる。すなわち、走査ＩＣ（７）〜走査ＩＣ（１２）の出力電圧は、時刻ｔ４時点の出力電圧がそのまま保持された電圧となり、第２の走査電極群に属する走査電極ＳＣｎ／２＋１〜走査電極ＳＣｎに印加される下りランプ波形は到達電位が電圧（Ｖａ＋Ｖｓｅｔ５）の下りランプ波形Ｌ５となる。
【０１１１】
なお、走査ＩＣ５５は「ＤＡＴＡ」状態のときのみ走査開始信号が有効に働くので、初期化期間において走査開始信号ＳＩＤ（１）が「Ｌｏ」になっても、走査ＩＣ（７）〜走査ＩＣ（１２）の動作には何ら影響を与えない。
【０１１２】
そして、初期化期間が終了する時刻ｔ６の前に、入力端子ＩＮ２に、例えば０（Ｖ）を印加して、入力端子ＩＮ２を「Ｌｏ」にする。
【０１１３】
以上のようにして、走査電極駆動回路４３は、第１の走査電極群に属する走査電極ＳＣ１〜走査電極ＳＣｎ／２に対しては、電圧Ｖｉ３から電圧（Ｖａ＋Ｖｓｅｔ２）に向かって下降する下りランプ波形Ｌ２を発生させ、第２の走査電極群に属する走査電極ＳＣｎ／２＋１〜走査電極ＳＣｎに対しては、電圧Ｖｉ３から電圧（Ｖａ＋Ｖｓｅｔ５）に向かって下降する下りランプ波形Ｌ５を発生させて、初期化期間が終了する。
【０１１４】
（書込み期間）
書込み期間では、図示はしていないが、スイッチング素子Ｑ５をオンにして、基準電位Ａを負の電圧Ｖａに維持する。また、スイッチング素子ＳＷ２はオンにし、スイッチング素子ＳＷ１、スイッチング素子ＳＷ３はオフにして、比較器ＣＰ１において、基準電位Ａ、すなわち負の電圧Ｖａと電圧（Ｖａ＋Ｖｓｅｔ３）とが比較されるようにしておく。したがって、この間は基準電位Ａの方が電圧（Ｖａ＋Ｖｓｅｔ３）よりも電位が低いので、比較器ＣＰ１から出力される制御信号ＯＣ２は「Ｈｉ」となる。
【０１１５】
また、時刻ｔ６で制御信号ＯＣ１を「Ｌｏ」にする。したがって、アンドゲートＡＧから出力される制御信号ＯＣ１’も「Ｌｏ」となる。これにより、全ての走査ＩＣ５５は「ＤＡＴＡ」状態となって、走査開始信号により走査を開始する状態となる。
【０１１６】
書込み期間の前半では、まず先に、第１の走査電極群に属する走査電極ＳＣ１〜走査電極ＳＣｎ／２に順次走査パルスを印加する。そのために、書込み期間開始直後の時刻ｔ７において走査開始信号ＳＩＵ（１）を所定の期間（例えば、クロック信号ＣＬＫの１周期分）「Ｌｏ」にする。これにより、走査ＩＣ（１）は走査を開始し、走査電極ＳＣ１から順次走査パルスが印加される。走査ＩＣ（１）からは、走査ＩＣ（１）に接続された全ての走査電極の走査が終了するタイミングで走査開始信号ＳＩＵ（２）が出力され、走査ＩＣ（２）に供給される。これにより、走査ＩＣ（２）は走査を開始する。以降、各走査ＩＣ５５は、入力された走査開始信号にもとづき走査を開始するとともに新たな走査開始信号を発生させて次段の走査ＩＣ５５に供給する。こうして、第１の走査電極群に属する走査電極の走査が順次行われる。
【０１１７】
そして、走査電極ＳＣｎ／２への走査パルスの印加が終了し第１の走査電極群に属する全ての走査電極への走査が終了した後の時刻ｔ８で、制御信号ＯＣ１を「Ｈｉ」にする。走査開始信号ＳＩＤ（１）は「Ｈｉ」に維持されたままなので、アンドゲートＡＧから出力される制御信号ＯＣ１’も「Ｈｉ」となる。また、図示はしていないが、時刻ｔ８でスイッチング素子Ｑ５をオフにし、合わせて、維持パルス発生回路５０のクランプ回路を動作させ、基準電位Ａを０（Ｖ）にする。
【０１１８】
これにより、基準電位Ａの方が電圧（Ｖａ＋Ｖｓｅｔ２）よりも電位が高くなるので、比較器ＣＰ１から出力される制御信号ＯＣ２は「Ｌｏ」となる。すなわち、制御信号ＯＣ１、制御信号ＯＣ１’が「Ｈｉ」、制御信号ＯＣ２が「Ｌｏ」なので、全ての走査ＩＣ５５は「Ａｌｌ―Ｌｏ」状態となり、全ての走査ＩＣ５５の出力端子からは基準電位Ａ（本実施の形態では、０（Ｖ））が出力される。
【０１１９】
その後の時刻ｔ９で、下りランプ波形を発生するミラー積分回路５４の入力端子ＩＮ２に所定の定電流を入力して、入力端子ＩＮ２を「Ｈｉ」にする。これにより、スイッチング素子Ｑ２のドレイン電圧がランプ状に下降して基準電位Ａの電位がランプ状に下降し、走査ＩＣ５５の出力電圧もランプ状に下降し始める。
【０１２０】
比較器ＣＰ１では、この基準電位Ａにおける下りランプ波形と電圧（Ｖａ＋Ｖｓｅｔ３）とが比較されており、比較器ＣＰ１から出力される制御信号ＯＣ２は、基準電位Ａにおける下りランプ波形が電圧（Ｖａ＋Ｖｓｅｔ３）以下となる時刻ｔ１０において「Ｌｏ」から「Ｈｉ」に切換わる。これにより、制御信号ＯＣ１、制御信号ＯＣ１’、制御信号ＯＣ２ともに「Ｈｉ」となり、全ての走査ＩＣ５５は「Ａｌｌ―Ｈｉ」状態となって入力端子ＩＮｂに入力される電圧、すなわち、基準電位Ａに電圧Ｖｓｃｎが重畳された電圧を出力する。これにより、走査電極ＳＣ１〜走査電極ＳＣｎに印加される下りランプ波形は到達電位が電圧（Ｖａ＋Ｖｓｅｔ３）の下りランプ波形Ｌ６となる。
【０１２１】
そして、下りランプ波形Ｌ６を発生させた後の時刻ｔ１１で、入力端子ＩＮ２を「Ｌｏ」にする。以上のようにして、走査電極駆動回路４３は、下りランプ波形Ｌ６を発生させ、第２の走査電極群への走査を開始する直前に、第２の放電セル群に初期化放電を発生させる。
【０１２２】
また、時刻ｔ１１では、図示はしていないが、スイッチング素子Ｑ５をオンにして基準電位Ａを負の電圧Ｖａに維持する。また、スイッチング素子ＳＷ１をオンにし、スイッチング素子ＳＷ２、スイッチング素子ＳＷ３をオフにして、比較器ＣＰ１において、基準電位Ａ、すなわち負の電圧Ｖａと電圧（Ｖａ＋Ｖｓｅｔ２）とが比較されるようにしておく。したがって、この間は基準電位Ａの方が電圧（Ｖａ＋Ｖｓｅｔ２）よりも電位が低いので、比較器ＣＰ１から出力される制御信号ＯＣ２は「Ｈｉ」となる。
【０１２３】
また、時刻ｔ１１では制御信号ＯＣ１を「Ｌｏ」にする。したがって、アンドゲートＡＧから出力される制御信号ＯＣ１’も「Ｌｏ」となる。これにより、全ての走査ＩＣ５５は「ＤＡＴＡ」状態となって、走査開始信号により走査を開始する状態となる。
【０１２４】
書込み期間の後半では、第２の走査電極群に属する走査電極ＳＣｎ／２＋１〜走査電極ＳＣｎに順次走査パルスを印加する。そのために、書込み期間の後半開始直後の時刻ｔ１２において走査開始信号ＳＩＤ（１）を所定の期間（例えば、クロック信号ＣＬＫの１周期分）「Ｌｏ」にする。これにより、走査ＩＣ（７）は走査を開始し、走査電極ＳＣｎ／２＋１から順次走査パルスが印加される。以降、上述と同様の動作により、第２の走査電極群に属する走査電極の走査が順次行われる。
【０１２５】
（維持期間）
そして、走査電極ＳＣｎへの走査パルスの印加が終了し第２の走査電極群に属する全ての走査電極への走査が終了して書込み期間が終了した後の時刻ｔ１３で、制御信号ＯＣ１を「Ｈｉ」にする。走査開始信号ＳＩＤ（１）は「Ｈｉ」に維持されたままなので、アンドゲートＡＧから出力される制御信号ＯＣ１’も「Ｈｉ」となる。
【０１２６】
また、図示はしていないが、時刻ｔ１３でスイッチング素子Ｑ５をオフにし、合わせて、維持パルス発生回路５０のクランプ回路を動作させ、基準電位Ａを０（Ｖ）にする。
【０１２７】
これにより、基準電位Ａの方が電圧（Ｖａ＋Ｖｓｅｔ２）よりも電位が高くなるので、比較器ＣＰ１から出力される制御信号ＯＣ２は「Ｌｏ」となる。すなわち、制御信号ＯＣ１、制御信号ＯＣ１’が「Ｈｉ」、制御信号ＯＣ２が「Ｌｏ」なので、全ての走査ＩＣ５５は「Ａｌｌ―Ｌｏ」状態となり、走査ＩＣ５５の出力端子からは基準電位Ａ（本実施の形態では、０（Ｖ））が出力される。
【０１２８】
続いて、詳細は省略するが維持パルス発生回路５０の電力回収回路およびクランプ回路を交互に動作させ、あらかじめ定められた回数の維持パルスを発生させる。そして、維持期間の最後に、消去ランプ波形Ｌ３を発生させる。こうして、維持期間が終了する。
【０１２９】
（初期化期間）
続く初期化期間では、図示はしていないが、スイッチング素子Ｑ５はオフに維持したまま、スイッチング素子ＳＷ３をオンにし、スイッチング素子ＳＷ１、スイッチング素子ＳＷ２をオフにして、比較器ＣＰ１において、基準電位Ａ（本実施の形態では、０（Ｖ））と電圧（Ｖａ＋Ｖｓｅｔ４）とが比較されるようにしておく。基準電位Ａの方が電圧（Ｖａ＋Ｖｓｅｔ４）よりも電位が高いので、比較器ＣＰ１から出力される制御信号ＯＣ２は、維持期間に引き続き「Ｌｏ」のままである。また、制御信号ＯＣ１も維持期間に引き続き「Ｈｉ」に維持したままにしておく。
【０１３０】
したがって、制御信号ＯＣ１、制御信号ＯＣ１’が「Ｈｉ」、制御信号ＯＣ２が「Ｌｏ」なので、全ての走査ＩＣ５５は「Ａｌｌ―Ｌｏ」状態となり、全ての走査ＩＣ５５の出力端子からは基準電位Ａ、すなわち、初期化波形発生回路５１から出力される駆動電圧がそのまま出力される。
【０１３１】
そして、時刻ｔ１４で、下りランプ波形を発生するミラー積分回路５４の入力端子ＩＮ２に所定の定電流を入力して、入力端子ＩＮ２を「Ｈｉ」にする。これにより、スイッチング素子Ｑ２のドレイン電圧がランプ状に下降して基準電位Ａの電位がランプ状に下降し、走査ＩＣ５５の出力電圧もランプ状に下降し始める。
【０１３２】
比較器ＣＰ１では、この基準電位Ａにおける下りランプ波形と電圧（Ｖａ＋Ｖｓｅｔ４）とが比較されており、比較器ＣＰ１から出力される制御信号ＯＣ２は、基準電位Ａにおける下りランプ波形が電圧（Ｖａ＋Ｖｓｅｔ４）以下となる時刻ｔ１６において「Ｌｏ」から「Ｈｉ」に切換わる。これにより、制御信号ＯＣ１、制御信号ＯＣ２はともに「Ｈｉ」となり、第１の走査ＩＣ群は「Ａｌｌ―Ｈｉ」状態となって入力端子ＩＮｂに入力される電圧、すなわち、基準電位Ａに電圧Ｖｓｃｎが重畳された電圧を出力する。これにより、第１の走査電極群に属する走査電極ＳＣ１〜走査電極ＳＣｎ／２に印加される下りランプ波形は到達電位が電圧（Ｖａ＋Ｖｓｅｔ４）の下りランプ波形Ｌ４となる。
【０１３３】
そして、本実施の形態においては、初期化期間開始直後（本実施の形態では、時刻ｔ１４から時刻ｔ１５の間）に走査開始信号ＳＩＤ（１）を「Ｌｏ」にしておく。比較器ＣＰ２においては、基準電位Ａと電圧（Ｖａ＋Ｖｓｅｔ５）とが比較されるので、比較器ＣＰ２から出力される信号ＣＰＯは、基準電位Ａが電圧（Ｖａ＋Ｖｓｅｔ５）以下となる時刻ｔ１５で「Ｌｏ」となる。このとき、走査開始信号ＳＩＤ（１）は「Ｌｏ」なので、オアゲートＯＲからは「Ｌｏ」が出力され、これによりアンドゲートＡＧから出力される制御信号ＯＣ１’は「Ｌｏ」となる。
【０１３４】
これにより、制御信号ＯＣ１’、制御信号ＯＣ２ともに「Ｌｏ」となり、第２の走査ＩＣ群に属する走査ＩＣ（７）〜走査ＩＣ（１２）は「ＨｉＺ」状態となる。すなわち、走査ＩＣ（７）〜走査ＩＣ（１２）の出力電圧は、時刻ｔ１５時点の出力電圧がそのまま保持された電圧となり、第２の走査電極群に属する走査電極ＳＣｎ／２＋１〜走査電極ＳＣｎに印加される下りランプ波形は到達電位が電圧（Ｖａ＋Ｖｓｅｔ５）の下りランプ波形Ｌ７となる。
【０１３５】
そして、初期化期間が終了する時刻ｔ１７の前に、入力端子ＩＮ２に、例えば０（Ｖ）を印加して、入力端子ＩＮ２を「Ｌｏ」にする。
【０１３６】
以上のようにして、走査電極駆動回路４３は、第１の走査電極群に属する走査電極ＳＣ１〜走査電極ＳＣｎ／２に対しては、０（Ｖ）から電圧（Ｖａ＋Ｖｓｅｔ４）に向かって下降する下りランプ波形Ｌ４を発生させ、第２の走査電極群に属する走査電極ＳＣｎ／２＋１〜走査電極ＳＣｎに対しては、０（Ｖ）から電圧（Ｖａ＋Ｖｓｅｔ５）に向かって下降する下りランプ波形Ｌ７を発生させて、初期化期間が終了する。
【０１３７】
続く書込み期間、維持期間、およびそれ以降の動作は、上述した動作と同様である。
【０１３８】
以上のように構成した本実施の形態におけるプラズマディスプレイ装置１では、高精細化されたパネル１０においても、走査パルス電圧（振幅）を大きくすることなく、安定した書込み動作を行うことができる。次に、この効果について、説明する。
【０１３９】
図１０は、従来技術における１相駆動動作を行うときに安定した書込み放電を発生させるために必要な走査パルス電圧（振幅）と走査の順番との関係を示す概略特性図である。図１０（ａ）は、１相駆動動作を行うときの安定した書込み放電を発生させるために必要な走査パルス電圧（振幅）と走査の順番との関係を示す概略特性図であり、横軸は走査電極ＳＣ１〜走査電極ＳＣｎの走査の順番を表し、縦軸は各放電セルにおいて安定した書込み放電を発生させるために必要な走査パルス電圧（振幅）を表す。また、図１０（ｂ）は、１相駆動動作を行うときに走査電極ＳＣ１〜走査電極ＳＣｎに印加する駆動波形を示す波形図であり、書込み期間に最初に走査を行う走査電極ＳＣ１、書込み期間のほぼ中間時点で走査を行う走査電極ＳＣｎ／２＋１、書込み期間の最後に走査を行う走査電極ＳＣｎにおける駆動波形を示す。なお、図１０は、安定した書込み放電を発生させるために必要な走査パルス電圧（振幅）と、初期化動作後の時間経過との関連を調べてグラフ化して示した図であり、走査パルス電圧を走査電極毎に変えているわけではない。
【０１４０】
そして、図１０（ａ）に示すように、各放電セルにおいて、走査の順番が遅くなるほど、安定した書込み放電を発生させるために必要な走査パルス電圧（振幅）は大きくなる。そして、最初に走査を行う放電セルと比較して最後に走査を行う放電セルでは、安定した書込み放電を発生させるために必要な走査パルス電圧（振幅）は約３４（Ｖ）も上昇することが実験により確認された。
【０１４１】
これは、初期化期間に初期化放電よって放電セルに形成された壁電荷が、時間の経過とともに徐々に減少するためと考えられる。その原因の１つに、書込みパルスが書込み期間中（表示画像に応じて）各データ電極に印加されるため、走査が行われていない放電セルにも書込みパルス電圧が印加されるといったことが挙げられる。また、他の放電セルに書込み放電を発生させるためにデータ電極に印加される書込みパルスの影響を受けることによっても、壁電荷は減少する。したがって、走査の順番が遅い放電セルほどより多くの壁電荷は減少し、その分、走査パルス電圧（振幅）を大きくしなければならなくなると考えられる。
【０１４２】
図１１は、本発明の実施の形態１における２相駆動動作を行うときに安定した書込み放電を発生させるために必要な走査パルス電圧（振幅）と走査の順番との関係を示す概略特性図である。図１１（ａ）は、２相駆動動作を行うときの安定した書込み放電を発生させるために必要な走査パルス電圧（振幅）と走査の順番との関係を示す概略特性図であり、横軸は走査電極ＳＣ１〜走査電極ＳＣｎの走査の順番を表し、縦軸は各放電セルにおいて安定した書込み放電を発生させるために必要な走査パルス電圧（振幅）を表す。なお、図１１（ａ）に破線で示す特性は、図１０（ａ）にも示した１相駆動動作時に安定した書込み放電を発生させるために必要な走査パルス電圧（振幅）である。また、図１１（ｂ）は、２相駆動動作を行うときに走査電極ＳＣ１〜走査電極ＳＣｎに印加する駆動波形を示す波形図であり、書込み期間の最初に走査を行う走査電極であり第１の走査電極群に属する走査電極ＳＣ１、書込み期間のほぼ中間時点で走査を行う走査電極であり第２の走査電極群に属する走査電極ＳＣｎ／２＋１、書込み期間の最後に走査を行う走査電極であり第２の走査電極群に属する走査電極ＳＣｎにおける駆動波形を示す。
【０１４３】
本実施の形態における２相駆動動作では、各走査電極群における走査を開始する直前に、各放電セル群毎に下りランプ波形による初期化放電を発生させている。すなわち、第１の放電セル群の各放電セルにおいては第１の走査電極群の各走査電極の走査を開始する直前に下りランプ波形Ｌ２（第２ＳＦ以降は下りランプ波形Ｌ４）による初期化放電を発生させ、第２の放電セル群の各放電セルにおいては第２の走査電極群の各走査電極の走査を開始する直前に下りランプ波形Ｌ６による初期化放電を発生させている。
【０１４４】
この初期化放電により放電セル内の壁電荷を適正な状態にすることができるので、図１１（ａ）に実線で示すように、安定した書込み放電を発生させるために必要な走査パルス電圧（振幅）を、第２の放電セル群において低減することが可能となる。そして、書込み期間の最後に走査を行う放電セルにおいて、安定した書込み放電を発生させるために必要な走査パルス電圧（振幅）を、２相駆動動作時には１相駆動動作時と比較して約２０（Ｖ）低減できることが実験により確認された。
【０１４５】
このように、本実施の形態においては、書込み期間において第２の走査電極群への走査を開始する前に下りランプ波形による初期化放電を発生させるという上述した２相駆動動作を行うことにより、安定した書込み放電を発生させるために必要な走査パルス電圧（振幅）を低減することが可能となり、書込み放電が不安定になりやすい走査の順番が遅い放電セルにおいても駆動に必要な印加電圧を高くすることなく、安定した書込み動作を行うことが可能となる。
【０１４６】
以上示したように、本実施の形態によれば、走査電極ＳＣ１〜走査電極ＳＣｎを第１の走査電極群と第２の走査電極群とに分け、初期化期間における初期化動作に加え、書込み期間において第２の走査電極群への走査開始前に第２の放電セル群に初期化放電を発生させる２相駆動動作を行うことにより、安定した書込み放電を発生させるために必要な走査パルス電圧（振幅）を低減することが可能となる。これにより、書込み放電が不安定になりやすい走査の順番が遅い放電セルにおいても駆動に必要な印加電圧を高くすることなく、安定した書込み動作を行うことが可能となる。
【０１４７】
（実施の形態２）
実施の形態１では、電圧Ｖｓｅｔ２を発生する電源、電圧Ｖｓｅｔ３を発生する電源、電圧Ｖｓｅｔ４を発生する電源、およびスイッチング素子ＳＷ１、スイッチング素子ＳＷ２、スイッチング素子ＳＷ３を用いてＶｓｅｔ発生回路８０を構成し、電圧（Ｖｓｅｔ２＋Ｖａ）、電圧（Ｖｓｅｔ３＋Ｖａ）、電圧（Ｖｓｅｔ４＋Ｖａ）を発生させる例を説明した。しかし、実施の形態２では、より合理的な回路構成で電圧（Ｖｓｅｔ２＋Ｖａ）、電圧（Ｖｓｅｔ３＋Ｖａ）、電圧（Ｖｓｅｔ４＋Ｖａ）を発生させることができるＶｓｅｔ発生回路の一例について説明する。
【０１４８】
図１２は、本発明の実施の形態２におけるＶｓｅｔ発生回路８１の回路図である。
【０１４９】
本実施の形態におけるＶｓｅｔ発生回路８１は、シャントレギュレータ（Ｓｈｕｎｔ  Ｒｅｇｕｌａｔｏｒ）５６を備えている。シャントレギュレータ５６は、リファレンス端子（図面中、「Ｒｅｆ」と記す）に印加される比較電圧がシャントレギュレータ５６の内部に設定された基準電圧よりも大きくなったときに、カソードから電流を引き込む動作をする。本実施の形態では、この動作を利用して比較器ＣＰ１に供給する電圧、すなわち、下りランプ波形の到達電位を設定する設定電圧Ｂを制御する。
【０１５０】
具体的には、シャントレギュレータ５６のアノードを負の電圧Ｖａに、カソードを抵抗Ｒ１０を介して電圧Ｖｏ（例えば、１６（Ｖ））に接続する。また、シャントレギュレータ５６のカソードをＮＰＮ型のトランジスタＱ１０のベースにも接続する。トランジスタＱ１０のコレクタは電圧Ｖｏに接続し、トランジスタＱ１０のエミッタは抵抗Ｒ９を介してシャントレギュレータ５６のリファレンス端子に接続する。すなわち、トランジスタＱ１０にエミッタフォロアの働きを持たせ、シャントレギュレータ５６のカソードの電圧にもとづく設定電圧ＢをトランジスタＱ１０のエミッタから低インピーダンスにして取り出すとともに、その設定電圧Ｂをシャントレギュレータ５６のリファレンス端子に比較電圧としてフィードバックするように構成する。なお、この設定電圧Ｂは比較器ＣＰ１に供給され、下りランプ波形の到達電位を決定するのに用いられる。
【０１５１】
Ｖｓｅｔ発生回路８１を制御するための入力端子ＳＳ１は、ベースを接地電位に接続したＰＮＰ型のトランジスタＱ１１のエミッタに抵抗Ｒ１１を介して接続する。同様に、入力端子ＳＳ２は、ベースを接地電位に接続したＰＮＰ型のトランジスタＱ２１のエミッタに抵抗Ｒ２１を介して接続し、入力端子ＳＳ３は、ベースを接地電位に接続したＰＮＰ型のトランジスタＱ３１のエミッタに抵抗Ｒ３１を介して接続する。
【０１５２】
トランジスタＱ１１のコレクタは、抵抗Ｒ１２を介してスイッチング素子Ｑ１２のベースに接続する。同様に、トランジスタＱ２１のコレクタは、抵抗Ｒ２２を介してスイッチング素子Ｑ２２のベースに接続し、トランジスタＱ３１のコレクタは、抵抗Ｒ３２を介してスイッチング素子Ｑ３２のベースに接続する。
【０１５３】
スイッチング素子Ｑ１２、スイッチング素子Ｑ２２、スイッチング素子Ｑ３２の各エミッタは負の電圧Ｖａに接続し、スイッチング素子Ｑ１２のエミッタ−ベース間には抵抗Ｒ１３を、スイッチング素子Ｑ２２のエミッタ−ベース間には抵抗Ｒ２３を、スイッチング素子Ｑ３２のエミッタ−ベース間には抵抗Ｒ３３をそれぞれ挿入する。
【０１５４】
したがって、入力端子ＳＳ１、入力端子ＳＳ２、入力端子ＳＳ３をそれぞれ「Ｈｉ」（例えば、５（Ｖ）を印加）、または「Ｌｏ」（例えば、０（Ｖ）を印加）にすることで、トランジスタＱ１１、トランジスタＱ２１、トランジスタＱ３１を導通（オン）、または遮断（オフ）することができる。また、トランジスタＱ１１がオンするとスイッチング素子Ｑ１２がオンし、トランジスタＱ２１がオンするとスイッチング素子Ｑ２２がオンし、トランジスタＱ３１がオンするとスイッチング素子Ｑ３２する。
【０１５５】
また、抵抗Ｒ８と電気的に並列になるように、抵抗Ｒ１４、抵抗Ｒ２４、抵抗Ｒ３４を設ける。具体的には、スイッチング素子Ｑ１２のコレクタを、抵抗Ｒ１４を介してシャントレギュレータ５６のリファレンス端子に接続する。同様に、スイッチング素子Ｑ２２のコレクタを抵抗Ｒ２４を介してシャントレギュレータ５６のリファレンス端子に接続し、スイッチング素子Ｑ３２のコレクタを抵抗Ｒ３４を介してシャントレギュレータ５６のリファレンス端子に接続する。また、シャントレギュレータ５６のリファレンス端子と負の電圧Ｖａとの間に抵抗Ｒ８を挿入する。
【０１５６】
したがって、入力端子ＳＳ１、入力端子ＳＳ２、入力端子ＳＳ３に印加する電圧を制御して、スイッチング素子Ｑ１２、スイッチング素子Ｑ２２、スイッチング素子Ｑ３２のオン・オフを制御することにより、抵抗Ｒ８に並列に接続する抵抗を切換え、シャントレギュレータ５６のリファレンス端子と負の電圧Ｖａとの間の抵抗値を変更することができる。
【０１５７】
シャントレギュレータ５６は、リファレンス端子に印加される比較電圧がシャントレギュレータ５６内部に設定された基準電圧よりも大きいときにカソードから電流を引き込む動作をする。したがって、電源電圧（本実施の形態では、電圧Ｖｏ）から電圧降下用の抵抗Ｒ１０を介してシャントレギュレータ５６のカソードに電流が引き込まれるように構成するとともに、抵抗Ｒ１０による電圧降下によって発生させた設定電圧Ｂをシャントレギュレータ５６のリファレンス端子に印加するように構成すれば、リファレンス端子に与えられる比較電圧がシャントレギュレータ５６内部の基準電圧に等しくなるようにシャントレギュレータ５６のカソードから電流を引き込ませるフィードバックループを構成することができる。
【０１５８】
すなわち、図１２に示すように、設定電圧Ｂを抵抗分割してシャントレギュレータ５６のリファレンス端子に比較電圧として印加するとともに、その抵抗分割の抵抗比を変更（本実施の形態では、シャントレギュレータ５６のリファレンス端子と負の電圧Ｖａとの間の抵抗値を変更）できるように構成する。この構成では、例えば、シャントレギュレータ５６のリファレンス端子と電圧Ｖａとの間の抵抗値を小さくすれば、抵抗分割により発生する比較電圧が基準電圧に等しくなるようにシャントレギュレータ５６のカソードに引き込まれる電流が少なくなるため、設定電圧Ｂの電圧値を大きくすることができる。本実施の形態では、このようにして、複数の異なる電圧値で設定電圧Ｂを発生させることができる。
【０１５９】
これにより、複数の電源電圧を用いることなく、また、フォトカプラ等の比較的高価なスイッチング素子を用いることなく、比較的簡易な構成で、複数の異なる電圧を発生するＶｓｅｔ発生回路８１を構成することができる。
【０１６０】
また、トランジスタＱ１０はＶＢＥ（ベース−エミッタ電圧）に温度特性（例えば、−２ｍＶ／℃）を持つが、トランジスタＱ１０のエミッタから出力される電圧から作成した電圧を比較電圧としてシャントレギュレータ５６に与えているので、温度変化によるＶＢＥの変化が発生しても、その変化を打ち消すようにフィードバックがかかり、設定電圧Ｂを温度によらず一定に保つことができる。
【０１６１】
なお、シャントレギュレータ５６のリファレンス端子に印加する電圧設定に用いる抵抗（本実施の形態では、抵抗Ｒ８、抵抗Ｒ９、抵抗Ｒ１４、抵抗Ｒ２４、抵抗Ｒ３４）には、ばらつきの少ない抵抗素子（例えば、ばらつき１％の抵抗素子）を用いることが望ましい。
【０１６２】
次に、本実施の形態における設定電圧Ｂの電圧値の変更について説明する。図１３は、本発明の実施の形態２における入力端子ＳＳ１、入力端子ＳＳ２、入力端子ＳＳ３に印加する制御電圧と設定電圧Ｂとの対応関係の一例を示す図である。なお、入力端子ＳＳ１、入力端子ＳＳ２、入力端子ＳＳ３に与える制御電圧は、制御信号発生回路４５から供給されるものとする。
【０１６３】
本実施の形態では、抵抗Ｒ９と抵抗Ｒ８との抵抗分割により発生させた比較電圧をシャントレギュレータ５６のリファレンス端子に与えたときに、設定電圧Ｂが電圧（Ｖａ＋Ｖｓｅｔ２）（例えば、電圧Ｖｓｅｔ２＝６（Ｖ））となるように、抵抗Ｒ８、抵抗Ｒ９の抵抗値を設定している。したがって、入力端子ＳＳ１、入力端子ＳＳ２、入力端子ＳＳ３を全て「Ｌｏ」にすることで、設定電圧Ｂを電圧（Ｖａ＋Ｖｓｅｔ２）にすることができる。
【０１６４】
また、本実施の形態では、シャントレギュレータ５６のリファレンス端子と負の電圧Ｖａとの間の抵抗値が、抵抗Ｒ８と抵抗Ｒ１４とを並列接続した抵抗値になったときに、設定電圧Ｂが電圧（Ｖａ＋Ｖｓｅｔ３）（例えば、電圧Ｖｓｅｔ３＝８（Ｖ））となるように、抵抗Ｒ１４の抵抗値を設定している。したがって、入力端子ＳＳ１を「Ｈｉ」、入力端子ＳＳ２、入力端子ＳＳ３を「Ｌｏ」にすることで、設定電圧Ｂを電圧（Ｖａ＋Ｖｓｅｔ３）にすることができる。
【０１６５】
また、本実施の形態では、シャントレギュレータ５６のリファレンス端子と負の電圧Ｖａとの間の抵抗値が、抵抗Ｒ８と抵抗Ｒ１４と抵抗Ｒ２４とを並列接続した抵抗値になったときに、設定電圧Ｂが電圧（Ｖａ＋Ｖｓｅｔ４）（例えば、電圧Ｖｓｅｔ４＝１０（Ｖ））となるように、抵抗Ｒ２４の抵抗値を設定している。したがって、入力端子ＳＳ１、入力端子ＳＳ２を「Ｈｉ」、入力端子ＳＳ３を「Ｌｏ」にすることで、設定電圧Ｂを電圧（Ｖａ＋Ｖｓｅｔ４）にすることができる。
【０１６６】
また、実施の形態１では用いなかったが、本実施の形態では、設定電圧Ｂを電圧（Ｖａ＋Ｖｓｅｔ４）よりも高い電圧にして発生させることもできる。例えば、シャントレギュレータ５６のリファレンス端子と負の電圧Ｖａとの間の抵抗値が、抵抗Ｒ８と抵抗Ｒ１４と抵抗Ｒ２４と抵抗Ｒ３４とを並列接続した抵抗値になったときに、設定電圧Ｂが電圧（Ｖａ＋１２（Ｖ））となるように抵抗Ｒ３４の抵抗値を設定する。こうすれば、入力端子ＳＳ１、入力端子ＳＳ２、入力端子ＳＳ３の全てを「Ｈｉ」にしたときに、設定電圧Ｂを電圧（Ｖａ＋Ｖｓｅｔ４）よりも高い電圧（Ｖａ＋１２（Ｖ））にすることができる。
【０１６７】
以上示したように、本実施の形態によれば、設定電圧Ｂを抵抗分割して発生させた比較電圧をシャントレギュレータ５６のリファレンス端子に印加するとともに、その抵抗分割の抵抗比を変更するように構成することで、比較的簡単な回路構成で、複数の異なる電圧で発生させる設定電圧Ｂを、温度によらず安定に発生させることができる。
【０１６８】
なお、本実施の形態では、設定電圧Ｂを４つの異なる電圧値で発生させる構成を説明したが、抵抗Ｒ８に並列接続する抵抗の数を変えることで、さらに多くの異なる電圧値を、容易に発生させることができる。
【０１６９】
なお、本実施の形態では、シャントレギュレータ５６のリファレンス端子と負の電圧Ｖａとの間の抵抗値を変更する構成を説明したが、例えば、設定電圧Ｂとリファレンス端子との間の抵抗値を変更する構成とすることもできる。図１４は、本発明の実施の形態２におけるＶｓｅｔ発生回路の他の構成例を簡略的に示す回路図である。例えば、図１４のＶｓｅｔ発生回路８２に示すように、抵抗Ｒ９と並列に抵抗Ｒ１５、抵抗Ｒ２５、抵抗Ｒ３５を設け、スイッチング素子ＳＷ１１、スイッチング素子ＳＷ２１、スイッチング素子ＳＷ３１のオン・オフにより、シャントレギュレータ５６のリファレンス端子と負の電圧Ｖａとの間の抵抗値を変更する構成であっても、上述と同様の動作をさせることが可能である。
【０１７０】
なお、本発明の実施の形態では、２相駆動動作を説明したが、本発明は何ら２相駆動動作に限定されるものではない。例えば、パネル１０の表示領域を３分割して走査電極群の数を３つにし、３相駆動動作を行う構成としてもよい。あるいは、パネル１０の表示領域を４分割、あるいはそれ以上の数に分割して、走査電極群の数を４つ、あるいはそれ以上とし、４相駆動動作、あるいはそれ以上にしてもよい。ただし、その場合には初期化期間において第１の走査電極群に印加する下りランプ波形のみを下りランプ波形Ｌ２とし、第１の走査電極群以外の走査電極群に印加する下りランプ波形は下りランプ波形Ｌ５にするものとする。また、書込み期間において第２の走査電極群に下りランプ波形Ｌ６を印加するときには、第３の走査電極群以降の走査電極群には到達電位を電圧（Ｖａ＋Ｖｓｅｔ５）、あるいはそれ以上の電圧の下りランプ波形を印加するものとする。以降、同様に、書込み動作を開始する走査電極群には、書込み動作を開始する直前には下りランプ波形Ｌ５を印加し、それ以外の走査電極群には書込み放電が発生しない駆動電圧波形を印加するものとする。
【０１７１】
なお、本発明の実施の形態では、下りランプ波形Ｌ５、下りランプ波形Ｌ７を、下りランプ波形の電圧が電圧（Ｖａ＋Ｖｓｅｔ５）に到達した後、その電圧を一定期間保持するような波形形状として示した。しかし、これは、走査電極駆動回路４３の回路構成上、このような波形形状になったものに過ぎず、本実施の形態は何らこの波形形状に限定されるものではない。例えば、下りランプ波形の電圧が電圧（Ｖａ＋Ｖｓｅｔ５）に到達した後、すぐに電圧上昇を開始するような波形を出力する回路構成であってもかまわない。
【０１７２】
なお、本発明の実施の形態では、２相駆動動作において走査電極群を区分けする際に、走査電極ＳＣ１〜走査電極ＳＣｎを２等分する構成を説明したが、何らこの構成に限定されるものではなく、走査電極群毎に走査電極数に差があってもかまわない。また、本実施の形態では、走査電極群を区分けする際に、パネル１０の表示面の上半分に配置される走査電極ＳＣ１〜走査電極ＳＣｎ／２を第１の走査電極群とし、下半分に配置される走査電極ＳＣｎ／２＋１〜走査電極ＳＣｎを第２の走査電極群とする構成を説明したが、例えば、奇数番目に属する走査電極を第１の走査電極群とし偶数番目に属する走査電極を第２の走査電極群とする構成であってもよい。
【０１７３】
なお、本発明の実施の形態では、電圧Ｖｓｅｔ２を６（Ｖ）とし、電圧Ｖｓｅｔ３を８（Ｖ）とし、電圧Ｖｓｅｔ４を１０（Ｖ）とし、電圧Ｖｓｅｔ５を７０（Ｖ）としたが、これらの数値は単なる一例に過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に応じて最適な電圧値に設定すればよい。
【０１７４】
また、図９に示したタイミングチャートは実施の形態における一例を示したものに過ぎず、何らこれらのタイミングチャートに限定されるものではない。本実施の形態に示した以外の手法により初期化波形を発生させる構成であってもよく、あるいは、書込み期間において走査ＩＣが「ＤＡＴＡ」状態と「Ａｌｌ―Ｈｉ」状態とを交互に繰り返すように各制御信号を発生させることで走査パルスの発生間隔を制御する構成等であってもよい。
【０１７５】
なお、本発明における実施の形態は、走査電極と走査電極とが隣り合い、維持電極と維持電極とが隣り合う電極構造、すなわち前面板２１に設けられる電極の配列が、「・・・走査電極、走査電極、維持電極、維持電極、走査電極、走査電極、・・・」となる電極構造（「ＡＢＢＡ電極構造」と呼称する）のパネルにおいても、有効である。
【０１７６】
なお、本発明の実施の形態において示した電圧Ｖｓｅｔ２、電圧Ｖｓｅｔ３、電圧Ｖｓｅｔ４、電圧Ｖｓｅｔ５、サブフィールド数、輝度重み、走査パルス電圧（振幅）等の具体的な各数値は、５０インチ、表示電極対数１０８０対のパネルの特性にもとづき設定したものであって、実施の形態における一例を示したものに過ぎない。本発明はこれらの数値に何ら限定されるものではなく、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて最適に設定することが望ましい。また、これらの各数値は、上述した効果を得られる範囲でのばらつきを許容するものとする。また、走査ＩＣ５５の動作を説明する際に示した各制御信号の極性は、単なる一例であり、説明で示した極性とは逆の極性であってもかまわない。
【０１７７】
なお、本発明の実施の形態では、消去ランプ波形を走査電極ＳＣ１〜走査電極ＳＣｎに印加する構成を説明したが、消去ランプ波形を維持電極ＳＵ１〜維持電極ＳＵｎに印加する構成とすることもできる。あるいは、消去ランプ波形ではなく、いわゆる細幅消去パルスにより消去放電を発生させる構成としてもよい。
【産業上の利用可能性】
【０１７８】
本発明は、大画面化、高精細化されたパネルにおいても、走査パルス電圧を高くすることなく、安定した書込み放電を発生させることができるので、プラズマディスプレイ装置およびパネルの駆動方法として有用である。
【図面の簡単な説明】
【０１７９】
【図１】本発明の実施の形態１におけるパネルの構造を示す分解斜視図
【図２】同パネルの電極配列図
【図３】本発明の実施の形態１におけるプラズマディスプレイ装置の回路ブロック図
【図４】本発明の実施の形態１における走査電極駆動回路の回路図
【図５】本発明の実施の形態１における走査電極駆動回路の走査ＩＣと走査電極との接続の様子を示す概略図
【図６】本発明の実施の形態１における制御信号ＯＣ１、制御信号ＯＣ２と走査ＩＣの動作状態との対応関係を説明するための図
【図７】本発明の実施の形態１における走査電極群の区分けの一例を示す概略図
【図８】本発明の実施の形態１における走査電極駆動回路の２相駆動動作においてパネルの各電極に印加する駆動電圧波形図
【図９】本発明の実施の形態１における走査電極駆動回路の動作の一例を説明するためのタイミングチャート
【図１０】従来技術における１相駆動動作を行うときに安定した書込み放電を発生させるために必要な走査パルス電圧（振幅）と走査の順番との関係を示す概略特性図
【図１１】本発明の実施の形態１における２相駆動動作を行うときに安定した書込み放電を発生させるために必要な走査パルス電圧（振幅）と走査の順番との関係を示す概略特性図
【図１２】本発明の実施の形態２におけるＶｓｅｔ発生回路の回路図
【図１３】本発明の実施の形態２における入力端子ＳＳ１、入力端子ＳＳ２、入力端子ＳＳ３に印加する制御電圧と設定電圧Ｂとの対応関係の一例を示す図
【図１４】本発明の実施の形態２におけるＶｓｅｔ発生回路の他の構成例を示す回路図
【符号の説明】
【０１８０】
１    プラズマディスプレイ装置
１０    パネル
２１    （ガラス製の）前面板
２２    走査電極
２３    維持電極
２４    表示電極対
２５，３３    誘電体層
２６    保護層
３１    背面板
３２    データ電極
３４    隔壁
３５    蛍光体層
４１    画像信号処理回路
４２    データ電極駆動回路
４３    走査電極駆動回路
４４    維持電極駆動回路
４５    制御信号発生回路
５０    維持パルス発生回路
５１    初期化波形発生回路
５２    走査パルス発生回路
５３，５４    ミラー積分回路
５５    走査ＩＣ
５６    シャントレギュレータ
７７    フレキシブル配線板
８０，８１，８２    Ｖｓｅｔ発生回路
ＣＰ１，ＣＰ２    比較器
Ｑ１，Ｑ２，Ｑ４，Ｑ５，Ｑ１２，Ｑ２２，Ｑ３２，ＱＨ１〜ＱＨｎ，ＱＬ１〜ＱＬｎ，ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ１１，ＳＷ２１，ＳＷ３１    スイッチング素子
Ｑ１０，Ｑ１１，Ｑ２１，Ｑ３１    トランジスタ
Ｒ１，Ｒ２，Ｒ８，Ｒ９，Ｒ１０，Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４，Ｒ１５，Ｒ２１，Ｒ２２，Ｒ２３，Ｒ２４，Ｒ２５，Ｒ３１，Ｒ３２，Ｒ３３，Ｒ３４，Ｒ３５    抵抗
Ｃ１，Ｃ２，Ｃ３１    コンデンサ
Ｄ３１    ダイオード
ＯＲ    オアゲート
ＡＧ    アンドゲート
【図１】
2009192778.tif 000003
【図２】
2009192778.tif 000004
【図３】
2009192778.tif 000005
【図４】
2009192778.tif 000006
【図５】
2009192778.tif 000007
【図６】
2009192778.tif 000008
【図７】
2009192778.tif 000009
【図８】
2009192778.tif 000010
【図９】
2009192778.tif 000011
【図１０】
2009192778.tif 000012
【図１１】
2009192778.tif 000013
【図１２】
2009192778.tif 000014
【図１３】
2009192778.tif 000015
【図１４】
2009192778.tif 000016