(57)【要約】      （修正有）【課題】確実に打点抜けを検出できる半導体チップのマーキング方法及びこれを用いた半導体チップの製造方法を提供する。【解決手段】複数のプローブ針３１、３２を有するプローブカード３０を用いて、表面にマーキング用パッド１１を有する半導体チップ１０にマーキングを行うマーキング方法であって、前記マーキング用パッド１１と電気的に導通可能な導通点１２を表面又は裏面に有する半導体ウェハを、前記プローブカード３０に対向する位置に供給する工程と、前記マーキング用パッド１１に第１のプローブ針３１を接触させて針跡を付けるとともに、前記導通点にも第２のプローブ針３２を接触させて導通検査を行い、前記マーキング用パッドに前記第１のプローブ針３１が接触しているか否かを検出しながらマーキングを行うマーキング工程とを有する。【選択図】図８
2009054613.tif 000002
【特許請求の範囲】
【請求項１】
複数のプローブ針を有するプローブカードを用いて、表面にマーキング用パッドを有する半導体チップにマーキングを行うマーキング方法であって、
前記マーキング用パッドと電気的に導通可能な導通点を表面又は裏面に有する半導体ウェハを、前記プローブカードに対向する位置に供給する工程と、
前記マーキング用パッドに第１のプローブ針を接触させて針跡を付けるとともに、前記導通点にも第２のプローブ針を接触させて導通検査を行い、前記マーキング用パッドに前記第１のプローブが接触しているか否かを検出しながらマーキングを行うマーキング工程、とを有することを特徴とする半導体チップのマーキング方法。
【請求項２】
前記導通点は、前記半導体チップの表面に形成された前記マーキング用パッドと対をなす電極パッドであることを特徴とする請求項１に記載の半導体チップのマーキング方法。
【請求項３】
前記マーキング用パッド又は前記電極パッドは複数備えられ、トランジスタの電極の一部又は全部を構成することを特徴とする請求項１又は２に記載の半導体チップのマーキング方法。
【請求項４】
マーキング対象となる半導体チップを示すマーキングデータを取得する工程を更に有し、
前記マーキング工程は、マーキングを行った半導体チップ数をカウントしながらマーキングを行い、
前記マーキングデータのマーキング対象となる半導体チップ数と、実際にマーキングを行った半導体チップ数とを照合し、両者の数が一致しないときには、マーキング抜けを検出するマーキング数照合工程、を更に有することを特徴とする請求項１乃至３のいずれか一項に記載の半導体チップのマーキング方法。
【請求項５】
前記マーキング工程において、前記マーキング用パッドに前記第１のプローブが接触していないことを検出したとき、又は前記マーキング数照合工程において、マーキング抜けを検出したときには、マーキングされなかった半導体チップに対し、前記マーキング工程を再度実行する再マーキング工程を更に有することを特徴とする請求項１乃至４のいずれか一項に記載の半導体チップのマーキング方法。
【請求項６】
前記半導体チップは、修正マーキング用の修正マーキング用パッドを更に有することを特徴とする請求項１乃至５のいずれか一項に記載の半導体チップのマーキング方法。
【請求項７】
マスクを用いて、マーキング用パッドを表面に有する半導体チップを半導体ウェハ上に形成する工程と、
前記半導体チップの電気的特性の不良を検出する不良半導体チップ検出工程と、
請求項１乃至６のいずれか一項に記載の半導体チップのマーキング方法を用いて、前記不良半導体チップ検出工程で検出された不良半導体チップにマーキングをする工程と、
前記半導体ウェハをダイシングし、前記不良半導体チップを除去する工程と、を含むことを特徴とする半導体チップの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップのマーキング方法及びこれを用いた半導体チップの製造方法に関し、特に、プローブカードのプローブ針の針跡によりマーキングを行う半導体チップのマーキング方法及びこれを用いた半導体チップの製造方法に関する。
【背景技術】
【０００２】
従来から、半導体ウェハ上に形成された半導体チップの電気的特性をプローブ検査により検査し、不良と判定された半導体チップにマーキングを行う方法として、インク打点によるマーキング方法が知られている。
【０００３】
図１６は、従来から用いられている一般的な半導体ウェハ１２０の表面を示した図である。図１６において、半導体ウェハ１２０は、表面上に格子状に半導体チップ１１０が形成され、このうちプローブ検査により不良と判定された不良半導体チップ１１０ａには、バッドマーク（bad  mark）が付されてマーキングされ、半導体ウェハ１２０がダイシングされた段階で不良品として除去される。
【０００４】
図１７は、インカー（図示せず）を用いてインクによりマーキングが行われた状態の不良半導体チップ１１０ａを示した図である。このように、プローブ検査により不良と判定された不良半導体チップ１１０ａに対して、インク打点によりマークを付することにより、半導体ウェハ１２０上の不良半導体チップ１１０ａの位置を知らしめ、後の工程でこれを除去することができる。
【０００５】
なお、他のマーキング方法として、ウェハプローブ試験結果のマーキングを施すマーキング機能付き半導体測定装置を用いたマーキング方法が知られている（例えば、特許文献１参照）。かかるマーキング機能付き半導体測定装置においては、プローブ検査を行うプローバが、プローブ試験用の探針と、マーキング用のマーキング針を有し、プローブ試験用の探針はチップ領域の端子電極に接触してプローブ試験を行い、この試験で正常な結果が得られない場合に、オーバードライブがかかってチップ領域がプローバに接近するとともにスライドがかかり、マーキング針はチップ領域の特別領域に識別可能な傷跡を付けるようにしてマーキングを行っている。
【特許文献１】特開２００２−１９８４０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のインカーによるマーキング方法では、インカーの誤動作、インク径の異常又はインク切れ等により、適切なマーキングが不良半導体チップ１１０ａに行われず、打点抜けを起こしてしまうおそれがあるという問題があった。
【０００７】
図１８は、従来のインカーを用いたマーキング装置１４０によるマーキングシステムの構成を示した図である。図１８において、プローブ検査により取得されたマーキング対象となる不良半導体チップ１１０ａのデータが、ホストコンピュータ１５０にマーキングデータとして記憶され、これをローカルコンピュータ１６０が取得し、これをマーキング装置１４０に送る。マーキング装置１４０は、このローカルコンピュータ１６０から送られて来たマーキングデータに基づいて、マーキング工程を実行する。
【０００８】
ここで、図１８のシステム構成から分かるように、マーキング装置１４０において適切にマーキングがなされたか否かを確認する手段はなく、マーキング装置１４０によるマーキングは総て適切に行われたとの前提の下で、その後の処理は行われている。従って、上述のようなインカーの調整不具合による打点抜け、打点ずれ等があった場合には、バッドマークが付されず正常な半導体チップとしてその後の処理がなされ、例えばマーキング前に実行されたプローブ検査が最終検査であった場合には、そのまま正常な半導体チップとして出荷されてしまうという問題があった。
【０００９】
また、上述の特許文献１に記載の構成においても、プローブ試験とマーキング工程は一体化されているが、マーキングが適切に行なわれたか否かを判定する手段はないため、例えばマーキング針がチップ領域の特別領域とずれた位置に接触し、傷跡が適切に付かなかった場合には、やはりそのまま正常な半導体チップとして出荷されてしまうという同様の問題があった。
【００１０】
そこで、本発明は、マーキングの際、マーキングが正しく実行されているか否かを検出しながらマーキングを行い、確実に打点抜けを検出できる半導体チップのマーキング方法及びこれを用いた半導体チップの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、第１の発明に係る半導体チップ（１０、１０ａ、１０ｂ、１０ｃ、１０ｄ）のマーキング方法は、複数のプローブ針（３１、３２、３３）を有するプローブカード(３０)を用いて、表面にマーキング用パッド（１１、１１ａ、１１ｂ、１１ｃ、１１ｄ、１７）を有する半導体チップ（１０、１０ａ、１０ｂ、１０ｃ、１０ｄ）にマーキングを行うマーキング方法であって、
前記マーキング用パッド（１１、１１ａ、１１ｂ、１１ｃ、１１ｄ、１７）と電気的に導通可能な導通点（１２、１２ａ、１２ｃ、１２ｄ、１４）を表面又は裏面に有する半導体ウェハ(２０)を、前記プローブカード(３０)に対向する位置に供給する工程と、
前記マーキング用パッド（１１、１１ａ、１１ｂ、１１ｃ、１１ｄ、１７）に第１のプローブ針(３１)を接触させて針跡を付けるとともに、前記導通点にも第２のプローブ針(３２)を接触させて導通検査を行い、前記マーキング用パッド（１１、１１ａ、１１ｂ、１１ｃ、１１ｄ、１７）に前記第１のプローブ(３１)が接触しているか否かを検出しながらマーキングを行うマーキング工程、とを有することを特徴とする。
【００１２】
これにより、マーキング用パッドにプローブ針が接触し、針跡が付いたか否かを確実に検出しながらマーキングを行うことができ、マーキング抜けを確実に検出することができる。
【００１３】
第２の発明は、第１の発明に係る半導体チップ（１０、１０ａ、１０ｂ、１０ｄ）のマーキング方法において、前記導通点（１２、１２ａ、１２ｄ、１４）は、前記半導体チップ（１０、１０ａ、１０ｂ、１０ｃ、１０ｄ）の表面に形成された前記マーキング用パッド（１１、１１ａ、１１ｂ、１１ｄ）と対をなす電極パッド（１２、１２ａ、１２ｄ、１４）であることを特徴とする。
【００１４】
これにより、表面に電極パッドが２つ形成された簡素な構成の半導体チップのマーキングの際の打点抜きを確実に防止することができる。また、マーキング用パッドと対をなす電極パッドもマーキング用パッドとして機能させることができ、マーキング用パッドを増やすことにより、マーキングの画像認識を容易にすることができる。
【００１５】
第３の発明は、第１又は２の発明に係る半導体チップ（１０、１０ａ、１０ｂ、１０ｃ、１０ｄ）のマーキング方法において、
前記マーキング用パッド（１１、１１ａ、１１ｂ、１１ｃ、１１ｄ、１７）又は前記電極パッド（１２、１２ａ、１２ｄ、１４）は複数備えられ、トランジスタ（７０、７２）の電極の一部又は全部を構成することを特徴とする。
【００１６】
これにより、例えばＭＯＳトランジスタの電流対電圧特性や、バイポーラトランジスタの電流対電圧特性を検出することにより、マーキング抜けを検出することができる。
【００１７】
第４の発明は、第１〜３のいずれか一つの発明に係る半導体チップ（１０、１０ａ、１０ｂ、１０ｃ、１０ｄ）のマーキング方法において、
マーキング対象となる半導体チップ（１０、１０ａ、１０ｂ、１０ｃ、１０ｄ）を示すマーキングデータを取得する工程を更に有し、
前記マーキング工程は、マーキングを行った半導体チップ（１０、１０ａ、１０ｂ、１０ｃ、１０ｄ）数をカウントしながらマーキングを行い、
前記マーキングデータのマーキング対象となる半導体チップ（１０、１０ａ、１０ｂ、１０ｃ、１０ｄ）数と、実際にマーキングを行った半導体チップ（１０、１０ａ、１０ｂ、１０ｃ、１０ｄ）数とを照合し、両者の数が一致しないときには、マーキング抜けを検出するマーキング数照合工程、を更に有することを特徴とする。
【００１８】
これにより、例えばマーキング装置の誤動作により、マーキングすべき半導体チップ数とマーキングを実際に行った半導体チップ数が不一致の場合についても、マーキング抜けを検出することができる。
【００１９】
第５の発明は、第１〜４のいずれか一つの発明に係る半導体チップ（１０、１０ａ、１０ｂ、１０ｃ、１０ｄ）のマーキング方法において、
前記マーキング工程において、前記マーキング用パッド（１１、１１ａ、１１ｂ、１１ｃ、１１ｄ、１７）に前記第１のプローブ(３１)が接触していないことを検出したとき、又は前記マーキング数照合工程において、マーキング抜けを検出したときには、マーキングされなかった半導体チップ（１０、１０ａ、１０ｂ、１０ｃ、１０ｄ）に対し、前記マーキング工程を再度実行する再マーキング工程を更に有することを特徴とする。
【００２０】
これにより、マーキング抜けが検出されたときには、再度のマーキングを行い、不良半導体チップの流出を確実に防止することができる。
【００２１】
第６の発明は、第１〜５のいずれか一つの発明に係る半導体チップ（１０、１０ａ、１０ｂ、１０ｃ、１０ｄ）のマーキング方法において、
前記半導体チップ（１０ｄ）は、修正マーキング用の修正マーキング用パッド（１１ｄ）を更に有することを特徴とする。
【００２２】
これにより、例えばマーキングの列がずれた状態で全体のマーキングが行われ、マーキングをやり直したいときには、修正マーキング用パッドを利用してマーキングをやり直すことができ、マーキングミスがあっても、半導体チップの歩留まり低下を防ぐことができる。
【００２３】
第７の発明に係る半導体チップの製造方法は、マスクを用いて、マーキング用パッド（１１、１１ａ、１１ｂ、１１ｃ、１１ｄ、１７）を表面に有する半導体チップ（１０、１０ａ、１０ｂ、１０ｃ、１０ｄ）を半導体ウェハ(２０)上に形成する工程と、
前記半導体チップ（１０、１０ａ、１０ｂ、１０ｃ、１０ｄ）の電気的特性の不良を検出する不良半導体チップ検出工程と、
第１〜６のいずれか一つの発明に係る半導体チップ（１０、１０ａ、１０ｂ、１０ｃ、１０ｄ）のマーキング方法を用いて、前記不良半導体チップ検出工程で検出された不良半導体チップ(１０２)にマーキングをする工程と、
前記半導体ウェハ(２０)をダイシングし、前記不良半導体チップ(１０２)を除去する工程と、を含むことを特徴とする。
【００２４】
これにより、不良半導体チップの流出を確実に防止することができ、出荷される半導体チップの信頼性を向上させることができる。
【００２５】
なお、上記括弧内の符号は、理解を容易にするために付したものであり、一例に過ぎず、図示の態様に限定されるものではない。
【発明の効果】
【００２６】
本発明によれば、半導体チップにマーキングする際、マーキング抜けを確実に検出することができる。
【発明を実施するための最良の形態】
【００２７】
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
【実施例１】
【００２８】
図１は、本発明を適用した実施例１に係る半導体チップのマーキング方法において、マーキング対象となる半導体チップ１０が形成された半導体ウェハ２０の一例を示した図である。このように、半導体ウェハ２０上に、格子状に半導体チップ１０は複数形成される。図１において、黒く示された四角形は、プローブ検査等の電気的特性試験の結果、不良であると判定された半導体チップ１０２を示しており、白く示された四角形は、良品であると判定された半導体チップ１０１を示している。図１において、半導体チップ１０は、大半が良品半導体チップ１０１であるが、一部に不良半導体チップ１０２を含んでいる。このように、プローブ検査の結果は、半導体ウェハ２０上のダイマップとして表され、良品半導体チップ１０１及び不良半導体チップ１０２の位置が示される。マーキング対象となる半導体チップ１０は、良品と判定された半導体チップ１０１であっても、不良品と判定された半導体チップ１０２であってもどちらでも良いが、ここでは、不良と判定された半導体チップ１０２をマーキング対象とする例について説明する。
【００２９】
図１に示すようなダイマップは、半導体ウェハ２０のマーキングデータとして、プローブ検査を行ったプローバ（図示せず）から、ホストコンピュータに送られる。
【００３０】
図２は、実施例１に係る半導体チップ１０のマーキング方法を実行するマーキング装置４０及び測定器６０のシステム構成を示した図である。図２において、マーキング装置４０と、測定器６０は通信可能に接続され、測定器６０は、ホストコンピュータ５０に接続されている。
【００３１】
図１で説明したマーキングデータは、ホストコンピュータ５０に記憶され、測定器６０は、ホストコンピュータ５０に記憶されたマーキングデータを取り込む。ホストコンピュータ５０は、半導体チップ１０の製造工程における総て又は殆どの工程データを記憶してよく、半導体チップ１０の製造工程における全体の制御に関連する工程データを記憶してよい。
【００３２】
測定器６０は、ロジックテスタ、ＤＣテスタ、パラメトリックテスタ等の種々の測定手段が適用されてよいが、本実施例に係る半導体チップ１０のマーキング方法には、簡易な測定手段が適用されてもよい。単純な通電を測定するためには、電源と通電を検出するための電流計があれば十分であるが、本実施例に係る半導体チップ１０のマーキング方法における最も簡素なマーキング方法においては、端子間の通電の有無を検出するだけであるので、そのような簡易な測定器６０が適用されてもよい。上述の例で言えば、パラメトリックテスタはマニュアル測定器の一種であり、通電検出の用途には十分足りる。また、ＤＣテスタは、直流電圧を印加して直流電流を測定、又は直流電流を供給して直流電圧を測定するテスタであるが、かかるテスタも好適に本実施例に係る半導体チップ１０のマーキング方法に適用可能である。
【００３３】
なお、ロジックテスタは、ロジック回路の測定も可能な高価なテスタであり、このようなテスタを本実施例に適用することも当然可能である。しかしながら、そのような高価なテスタを適用しなくても、本実施例に係る半導体チップ１０のマーキング方法は何ら不都合なく実行可能であり、測定器６０に費やすコストを低減できるという利点も有する。
【００３４】
マーキング装置４０は、半導体チップ１０にマーキングを行う装置であり、複数のプローブ針を有するプローブカードを備え、プローブ針により半導体チップ１０のマーキング用パッドに針跡を付けることにより、マーキングを行う。なお、マーキング装置４０の具体的構成例については、後述する。
【００３５】
図２において、マーキング装置４０と測定器６０で通信されているデータの中には、マーキングデータのみならず、ｏｐｅｎテスト（導通検査）の結果データと、テストチップ数のカウントデータが含まれている。導通検査の結果データが含まれているのは、本実施例に係る半導体チップ１０のマーキング方法においては、半導体チップ１０の表面に形成されたマーキング用の金属パッドに、プローブ針で針跡を付けることによりマーキングを行うが、プローブ針がマーキング用パッドに接触しているか否かを導通検査で検出するためである。また、テストチップのカウントデータが含まれているのは、半導体ウェハ２０上の所定領域又は全体をマーキングした後、実際にマーキングを行った半導体チップ数が、マーキングデータに示されたマーキングを行うべき半導体チップ数と一致するか否かを照合するためである。なお、これらの具体的な内容の詳細については、後述する。
【００３６】
図３は、マーキング装置４０及び測定器６０に適用する装置の一態様を示した図である。図３において、例えば、マーキング装置４０として、半導体ウェハ２０を載置する移動制御ステージ４１が設けられ、測定器６０との信号伝達用に回路基材４２が配備されている。この回路基材４２は、半導体ウェハ２０と対向させるもので、実際には例えば、テストヘッド４２１、パフォーマンスボード４２２、信号中継用基材４２３、プローブカード３０等、複数に分割され、各々複数の信号伝達のため互いに電気的に接続される。
【００３７】
このような回路基材４２において、プローブカード３０は、その下面が半導体ウェハ２０上の半導体チップ１０に対向する位置に配置される。
【００３８】
図４は、プローブカード３０の一例を示した図である。図４において、プローブカード３０は、周囲部分にコンタクトピン３４を有する配線可能なボード３３と、ボード３３に配列されたプローブ針３１、３２と、プローブ針３１、３２をボード３３に固定するための固定部３５とから構成され、プローブ針３１、３２がプローブカード３０の中央に形成された開口に張り出されている。そして、プローブ針３１、３２の先端には、半導体チップ１０が載置され、プローブ針３１、３２が半導体チップ１０に接触可能に構成されている。
【００３９】
図５は、図４に示したプローブカード３０を、Ａ―Ａ'断面で切った、プローブ針３２に平行な半径方向の側断面図である。図５に示すように、プローブ針３２は、その先端部がマーキング時に半導体チップ１０の電極パッド１２と接触する。
【００４０】
図３に戻り、図４及び図５で説明したように、プローブカード３０の半導体チップ１０と対向する領域では、開口部の周縁部から半導体チップ１０の所定の端子部上まで導かれるように伸びるプローブ針３１、３２が設けられている。これらプローブ針３１、３２は、回路基材４２と半導体ウェハ２０を接近させることでマーキング対象の半導体チップ１０における所定の電極パッド１１、１２に接触させる構成となっている。そして、半導体チップ１０の所定の電極パッド１１、１２に、プローブ針３１、３２の針跡が付され、これにより半導体チップ１０へのマーキングが行われる。なお、マーキングの際、プローブ針３１、３２が、マーキング対象となる半導体チップ１０の電極パッド１１、１２の上方に来るように、移動制御ステージ４１により半導体ウェハ２０の移動がなされる。
【００４１】
また、テスタ等が適用される測定器６０は、プローブカード３０を介し、半導体チップ１０からの出力値を期待値と比較して、半導体チップ１０上に形成されたマーキング抜け検出用のトランジスタの電流−電圧特性が期待値通りの特性か否かを判定したり、マーキング抜け検出用の電極パッド間の電圧、電流などのアナログ値等の測定をしたりして、マーキング抜けの検出を行う。本実施例に係る半導体チップ１０のマーキング方法においては、このような簡単なプロービング試験に類似した通電検査を行いながら、プローブ針３１、３２の針跡によるマーキングを行い、これを経て良品として選別された集積回路が組立工程へと回される。
【００４２】
次に、図６及び図７を用いて、本実施例に係る半導体チップ１０のマーキング方法に適用される半導体チップ１０の一例について説明する。
【００４３】
図６は、本実施例に係る半導体チップ１０のマーキング方法に適用される半導体チップ１０の表面の平面図である。図６において、半導体チップ１０は、例えばその周辺部に、通常の電気的特性を試験するプローブ検査用の電極パッド１９を有する。この電極パッド１９に、プローブ検査を行ういわゆるプローバ（図示せず）のプローブ針が接触し、種々の電流又は電圧が供給され、出力が期待値通りの範囲内にあるか否か等の電気的特性試験がなされる。
【００４４】
本実施例に係る半導体チップ１０のマーキング方法に適用される半導体チップ１０は、プローブ検査用の電極パッド１９だけでなく、更にマーキング対象となるマーキング用パッド１１と、これと対をなす電極パッド１２を備える。マーキング用パッド１１と電極パッド１２は、互いが配線１３で電気的に導通可能に接続されており、電極パッド１２は、マーキング用パッド１１に対する導通点を構成している。マーキング用パッド１１及び対をなす電極パッド１２は、例えばアルミニウムや銅等の金属で構成されたパッドであり、通常の電極パッド１９とは異なる位置に設けられる。図６においては、通常の電極パッド１９よりも中央寄りに設けられている。マーキング用パッド１１は、図３乃至図５において説明したように、マーキングカード３０のプローブ針３１が接触したときに、その針跡を付けてマーキングを施すためのパッドである。また、電極パッド１２は、マーキング用パッド１１に、プローブ針３１が接触しているか否かを検出するための導通検出用のパッドである。このように、マーキングを行うマーキング用パッド１１を用意するとともに、マーキング用パッド１１と電気的に接続されて導通する電極パッド１２を用意し、マーキング用のプローブ針３１がマーキング用パッド１１に接触しているかの導通検査を行いながらマーキング工程を実行すれば、マーキング用パッド１１へのマーキング抜けを確実に検出することができる。そして、マーキング工程の後、半導体チップ１０を画像認識処理することにより、針跡が付いてマーキングされた半導体チップ１０と、針跡が無い半導体チップ１０を区別することができ、これにより、半導体チップ１０の良品１０１と不良品１０２の区別をすることができる。
【００４５】
なお、マーキング用パッド１１と、これと対をなす電極パッド１２は、マーキング用パッド１１にプローブ針３１で針跡を付け、電極パッド１２をマーキング用パッド１１への導通点として導通を検出すれば、本実施例に係る半導体チップ１０のマーキング方法を実行できるが、半導体チップ１０を作製する際には、マーキング用パッド１１と電極パッド１２は、同じ電極パッド用の金属パッドを用いて作製する方が容易である。この場合、電極パッド１２自体も、マーキング用パッドとしての役割を果たすことができる。つまり、プローブ針３２が電極パッド１２に接触する際に、針跡が電極パッド１２にも付され、実質的に電極パッド１２にもマーキングされることになる。従って、半導体チップ１０の表面に、互いに導通する電極パッド１１、１２を設ける場合には、これを双方ともマーキング用パッド１１、１２と呼んでもよい。この場合には、マーキング用パッド１１、１２が、双方ともマーキング用のパッドと通電検出用の電極パッドの双方を兼ねることになる。なお、今まで説明したように、マーキング用パッド１１、１２は電極パッドとしての役割も果たすので、例えば、その金属パッドの外見は周囲に配置された電極パッド１９と同様であってもよい。
【００４６】
以下、マーキング用パッド１１と、これとの導通点である電極パッド１２は、同様の金属パッドが使用され、ともにマーキング用パッド１１、１２として用いられる場合の例について説明する。
【００４７】
図７は、マーキング用パッド１１、１２の拡大図である。図７においては、マーキング用パッド１１、１２はともにアルミニウムで構成され、これらを接続する配線１３もアルミニウムで構成されている。このように、マーキング用パッド１１、１２及びこれを接続する配線は、配線用の金属で構成されてよい。なお、配線１３は、半導体チップ１０の表面に露出されておらず、保護膜で覆われ、マーキング用パッド１１、１２のみが半導体チップ１０の表面に露出していることが好ましい。
【００４８】
図８は、本実施例に係る半導体チップ１０のマーキング方法のマーキング工程を実行している状態を示した図である。図８において、半導体チップ１０上に形成された２つのマーキング用パッド１１、１２に対し、複数のプローブ針を有するプローブカード３０の第１のプローブ針３１と、第２のプローブ針３２が接触しており、針跡がマーキング用パッド１１、１２に付されている。マーキング用パッド１１、１２は、一定の抵抗を有する配線１３で接続されており、プローブカード３０から第１のプローブ針３１及び第２のプローブ針３２を介して電流又は電圧を印加すれば、同様に第１のプローブ針３１及び第２のプローブ針３２を通じてその電圧値又は電流値を検出することができ、プローブ針３１、３２のマーキング用パッド１１、１２への接触が適切になされているか否かの検出を行うことができる。つまり、適切にプローブ針３１、３２がマーキング用パッド１１、１２に接触していれば、通電を検出することができ、接触していなければ、通電を検出することができない。
【００４９】
図９は、マーキング工程において、マーキング対象でありながらマーキングがなされなかった半導体チップ１０の表面を示した平面図である。図９において、半導体チップ１０上にマーキング用パッド１１、１２が形成されているが、プローブカード３０のプローブ針３１、３２がマーキング用パッド１１、１２に接触しなかった場合には、マーキング用パッド１１、１２に針跡が残らない状態となる。
【００５０】
ここで、図９で示した針跡が無くマーキングされていない半導体チップ１０は、マーキング工程自体は実行されたが、プローブ針３１、３２がマーキング用パッド１１、１２に正しく接触せず、針跡が付かなかった場合と、マーキングデータの伝送ミス又はマーキング装置４０又は測定器６０の誤動作により、マーキングが実行されるべきマーキング対象の半導体チップ１０であるにも関わらず、マーキング工程が実行されなかった場合の２つが考えられる。前者については、今まで説明したように、マーキングを行いながら、マーキング用パッド１１、１２の導通検査を行うことで、マーキング抜けを検出することができる。
【００５１】
一方、後者については、実際にマーキングを行った半導体チップ１０の数、つまりテストチップ数をカウントし、これと元々あるマーキングデータのマーキング対象半導体チップ数と照合するマーキング数照合工程を設けることにより、マーキング抜けを検出することができる。マーキング数照合工程は、例えば、実際に半導体チップ１０に対してマーキングを行った際にマーキング数をカウントして足してゆき、半導体ウェハ２０の所定領域又は全領域のマーキングが終わった段階で、マーキングデータとの照合を行い、実際にマーキングを行った半導体チップ１０数が、マーキングデータのマーキング対象半導体チップ数と照合を行うようにしてもよい。実際にマーキングを行った半導体チップ１０の数が、マーキングデータのマーキング対象となる半導体チップ１０数よりも少なければ、マーキング抜けの半導体チップ１０が存在することになる。
【００５２】
このように、本実施例に係る半導体チップ１０のマーキング方法によれば、マーキング自体は実行されたが、正しくマークが付されずマーキング抜けがあった場合のみならず、データ処理の誤動作等でマーキング自体が行われずにマーキング抜けがあった場合も検出することができる。
【００５３】
次に、図１０を用いて、本実施例に係る半導体チップ１０のマーキング方法の処理フローについて説明する。図１０は、本実施例に係る半導体チップ１０のマーキング方法の処理フロー図である。
【００５４】
図１０において、ステップ１００では、マーキングデータの取得が、測定器６０によりなされる。マーキングデータは、半導体チップ１０の電気的特性を試験するプローブ検査の結果がホストコンピュータ５０に記憶され、半導体チップ１０の良品・不良品データに基づいて作成されてよい。そして、ホストコンピュータ５０から、測定器６０内のコンピュータがマーキングデータを取得し、マーキングデータ取得工程が実行されてよい。
【００５５】
ステップ１１０では、マーキング工程が実行される。上述のように、複数のプローブ針１１、１２を有するプローブカード３０が使用され、マーキングの際、導通検査が行われ、マーキング用パッド１１、１２へのプローブ針３１、３２の接触を検出しながら実行される。また、マーキングを行う度に、そのマーキング回数がカウントされる。
【００５６】
ステップ１２０では、導通検査により導通不良が検出されていないか、又はマーキングが行われたテストチップ数が不足していないか否かの判定が行われる。ステップ１２０において、導通検査により導通不良が検出されたとき、又はテストチップ数が不足していた場合には、マーキング抜けが存在したことになるので、ステップ１１０に戻る。一方、マーキング時に導通不良も検出されず、マーキングを行った半導体チップ数もマーキングデータと一致していた場合には、ステップ１３０に進む。
【００５７】
ステップ１１０では、ステップ１２０でマーキングが行われていないと判定された半導体チップ１０に対して、再度マーキング工程を実行する。再マーキング工程が行われ、マーキング抜けがあった半導体チップ１０に対して再度のマーキングがなされた後は、再びステップ１２０に進む。
【００５８】
ステップ１２０では、再度のマーキング抜けの検出判定がなされる。マーキング用パッド１１、１２間の導通不良又はマーキング対象半導体チップ１０の実際数とデータ数の不一致が検出された場合には、ステップ１１０に再度戻るが、マーキング抜けが検出されなければ、ステップ１３０に進む。
【００５９】
ステップ１３０では、半導体ウェハ２０の払い出し可能の信号が出力され、半導体ウェハ２０が払い出されて次の工程処理がなされる。本実施例に係る半導体チップ１０のマーキング方法は、ここで終了する。
【００６０】
このように、実施例１に係る半導体チップ１０のマーキング方法によれば、半導体チップ１０の表面に設けられたマーキング用パッド１１、１２にプローブカード３０のプローブ針３１、３２を接触させ、マーキングを行うとともにマーキング用パッド１１、１２間の導通検査を行うことにより、プローブ針３１、３２がマーキング用パッド１１、１２に接触しないことによるマーキング抜けを確実かつ容易に検出し、再度のマーキングによりマーキング抜けを確実に防止することができる。また、実際のマーキング数とマーキングデータのマーキング数との不一致についてもマーキング抜けを検出できるので、データ処理の誤動作等によるマーキング抜けについても、確実に検出し、防止することができる。
【００６１】
なお、実施例１に適用される半導体チップ１０のマーキング用パッド１１、１２は、最後の工程でメタル配線用マスク及び保護膜層用マスクの形状を変えるだけで簡単に作れるので、半導体製造工程数を増加させることなく、容易に半導体チップ１０を作製することができる。従って、半導体製造工程を大幅に変更することなく、確実に良品の半導体チップ１０１を出荷することができ、出荷する半導体チップ１０の信頼性を高めることができる。
【００６２】
また、本実施例では、半導体チップ１０のマーキング用パッド１１、１２は、最後の工程でメタル配線用マスク及び保護膜層用マスクの形状を変えることにより、半導体チップ１０を作製する例を説明したが、保護膜層の無い半導体チップでは、メタル配線用マスクのみの形状を変えるだけで、容易に半導体チップ１０を作製することができる。
【実施例２】
【００６３】
図１１は、本発明を適用した実施例２に係る半導体チップ１０ａのマーキング方法について説明するための図である。実施例２においては、半導体チップ１０ａの構成が実施例１と異なっており、半導体チップ１０ａの表面と、半導体ウェハ２０の裏面にＭＯＳトランジスタの電極１１ａ、１２ａ、１４が形成され、これがマーキング用パッド１１ａ及び導通点１２ａ、１４として用いられている。
【００６４】
図１１（ａ）は、半導体チップ１０ａの表面の平面図である。図１１（ａ）は、模式的な図であり、半導体チップ１０ａの下層部にＭＯＳトランジスタ７０が構成され、その引出線７１の先にゲート電極１１ａ、ドレイン電極１２ａ、ソース電極１４が、半導体チップ１０ａの表面に電極パッドとして構成された図を示している。半導体チップ１０ａの表面には、マーキング用パッドとして、ゲート電極１１ａが設けられ、これに対する導通点としてドレイン電極１２ａとソース電極１４が設けられている。また、半導体ウェハ２０の裏面には、やはり導通点として半導体基板２１が設けられている。なお、ドレイン電極１２ａ及びソース電極１４は、半導体チップ１０ａの表面に形成されているので、マーキング用パッドとしての役割を同時に果たしてもよい。そして、ゲート電極１１ａ、ドレイン電極１２ａ及びソース電極１４には、それぞれプローブカード３０のプローブ針３１、３２、３３が接触している。
【００６５】
図１１（ｂ）は、ＭＯＳトランジスタ７０が形成された半導体チップ１０ａの断面図である。図１１（ｂ）において、半導体基板２１の表面に、ドレイン拡散領域２３及びソース拡散領域２５が形成されている。半導体基板２１の表面上には、酸化膜２４を介して、ゲート２２が形成されている。ここで、例えば、プローブカード３０のプローブ針３１、３２、３３から、ゲート電極１１ａを介してゲート２２に０〜５Ｖの電圧を変化させて印加し、ドレイン電極１２ａを介してドレイン２３に１Ｖ程度の電圧を印加し、ソース電極１４を介してソース２５は接地、半導体ウェハ２０の裏面から半導体基板２１は接地したとする。そうすると、ゲート電極１１ａに電圧を変化させて印加すると、ドレイン電極１２ａとソース電極１４との間のＩ−Ｖ特性（電流−電圧特性）を測定することができる。
【００６６】
図１２は、図１１に示したＭＯＳトランジスタ７０のＩ−Ｖ特性を示した図である。図１２（ａ）は、ゲート電極１１ａに印加されるＩ−Ｖ特性を示した図である。図１２（ｂ）は、ドレイン電極１２ａ−ソース電極１４間のＩ−Ｖ特性を示した図である。
【００６７】
図１２（ａ）に示されるように、ゲート電流及びゲート電圧を一定割合で増加させてゆくと、ＭＯＳトランジスタ７０のＩ−Ｖ特性は、図１２（ｂ）に示されるように、所定の特性曲線を描く。ここで、所定の一定電圧Ｖｔｈにおいて、ある一定の電圧範囲又は電流範囲にある場合は、ＭＯＳトランジスタ７０が正常に動作しているので、半導体チップ１０ａ上のゲート電極１１ａ、ドレイン電極１２ａ及びソース電極１４に、プローブカード３０のプローブ針３１、３２、３３が適切に接触していることを検出することができる。
【００６８】
このように、マーキング用パッド１１ａと導通点１２ａ、１４又はマーキング用パッド１１ａ、１２ａ、１４は、半導体チップ１０ａ上の表面に３つ設けられてＭＯＳトランジスタ７０の電極を構成してもよい。このように、マーキング用パッド１１ａと導通点１２ａ、１４は、単純に２点を導通するように構成するだけではなく、用途に合わせて、トランジスタ７０の電極を構成するようにしてもよい。
【００６９】
また、マーキング用パッド１１ａと導通点１２ａ、１４との接続関係は、実施例２に係るマーキング方法のように、ある電極間に所定電圧又は所定電流を供給したときに電気的に導通してその電気的特性を検出できるものであればよく、必ずしも電極間が常に配線で電気的に接続されている関係になくてもよい。すなわち、ｐｎ接合等の所定条件で通電する接続関係も含んでよい。
【００７０】
なお、図１１及び図１２においては、マーキング用パッド１１ａ及び導通点１２ａ、１４をＭＯＳトランジスタ７０の電極として構成する例を説明したが、他のバイポーラ型トランジスタや、ダイオード、コンデンサ等の素子の電極として構成してもよい。このように、本実施例に係る半導体チップ１０ａのマーキング方法に適用される半導体チップ１０ａは、用途に応じて種々の態様に構成できる。
【００７１】
なお、他の工程や処理フローについては、実施例１と同様であるので、その説明を省略する。
【実施例３】
【００７２】
図１３は、実施例３に係る半導体チップ１０ｂのマーキング方法を説明するための図である。図１３（ａ）は、半導体チップ１０ｂ上に形成された、マーキング抜け検出用のＰＮＰ型トランジスタ素子７２の回路記号を示した図であり、図１３（ｂ）は、これを半導体チップ１０ｂに形成した断面図を示している。
【００７３】
図１３（ｂ）において、図１３（ａ）に示したＰＮＰ型トランジスタ７２が半導体チップ１０ｂに形成されており、半導体チップ１０ｂの下層部には、ベース２６と、エミッタ２７が形成されている。ベース２６からは、引出線７１が引き出され、半導体チップ１０ｂの表面のベース電極１１ｂに接続されている。同様に、エミッタ２７は、やはり引出線７１を介して半導体チップ１０ｂ表面のベース電極１７に接続されている。半導体ウェハ２０の底部にあるＰ型半導体基板２１の裏面全体は、コレクタ電極１２ｂを構成している。この場合には、マーキング用パッドは、ベース電極１１ｂ及びエミッタ電極１７となり、導通点は、コレクタ電極１２ｂとなる。そして、ベース電極１１ｂ、コレクタ電極１２ｂ及びエミッタ電極１７には、それぞれプローブカード３０のプローブ針３１、３２、３３が接触され、マーキング用パッド１１ｂ、１７には針跡によるマーキングがなされるとともに、コレクタ電流が測定され、通電検出がなされる。
【００７４】
なお、図１３（ｂ）において、測定器６０内部の電池６１により、トランジスタ７２を動作させて通電させるための電源６１が用意されている。
【００７５】
このように、半導体ウェハ２０の裏面全体を導通点１２ｂとし、トランジスタ７２の動作電流により、マーキング抜けを検出するようにしてもよい。
【００７６】
なお、他の工程や処理フローについては、実施例１と同様であるので、その説明を省略する。
【実施例４】
【００７７】
図１４は、実施例４に係る半導体チップ１０ｃのマーキング方法に適用する半導体チップ１０ｃの断面構成を示した図である。
【００７８】
図１４において、半導体チップ１０ｃは、Ｐ型半導体基板２１の表面に、Ｎ型拡散領域２８が形成され、ＰＮ接合によりダイオード７３を形成している。このように、半導体チップ１０ｃの導通検出を、ダイオード７３により行うようにしてもよい。この場合には、半導体チップ１０ｃの表面には、引出線７１を介してＮ型拡散領域２８に接続されたマーキング用パッド１１ｃが形成される。一方、導通点１２ｃは、半導体ウェハ２０の裏面のＰ型半導体基板２１の全体となる。
【００７９】
マーキング用パッド１１ｃには、プローブカード３０のプローブ針３１が接触され、針跡が付される。また、半導体ウェハ２０の裏面には、プローブ針３２が接触され、ダイオード７３の導通が、測定器６０により検出される。なお、測定器６０内部に電源６１を備えてよいことは、実施例３と同様である。
【００８０】
このように、半導体チップ１０ｃの表面に形成されるマーキング用パッド１１ｃを、複数ではなく、単数にしてもよい。この場合には、導通点１２ｃは、半導体ウェハ２０の裏面全体となり、異なる半導体チップ１０ｃにマーキングを行う場合であっても、プローブ針３２は同じ位置に接触したままにしておき、プローブ針３１のみを対象となる半導体チップ１１ｃに接触させるだけでマーキング工程を実行することができる。また、半導体チップ１０ｃ上に、マーキング用パッド１１ｃを複数形成するスペースがないときにも、本実施例に係る半導体チップ１０ｃのマーキング方法を容易に適用することができるという利点がある。
【００８１】
なお、他の工程や処理フローについては、実施例１と同様であるので、その説明を省略する。
【実施例５】
【００８２】
図１５は、実施例５に係る半導体チップ１０ｄのマーキング方法に適用する半導体チップ１０ｄの表面を示した平面図である。図１５において、配線１３により電気的に接続されたマーキング用パッド１１、１２の組の他に、もう１つの修正マーキング用パッド１１ｄ、１２ｄの組が形成されている点で、図６に係る半導体チップ１０と異なっている。修正マーキング用パッド１１ｄ、１２ｄが、配線１３ｄで接続されている点は、マーキング用パッド１１、１２と同様である。なお、修正マーキング用パッド１２ｄは、結果的にマーキングが行われるので、修正マーキング用パッド１２ｄとして説明するが、マーキング用パッド１１ｄとの導通を図る導通点としての役割のみを有していてもよく、その意味において導通点１２ｄと呼んでもよい。
【００８３】
このように、マーキング用パッド１１、１２及び修正マーキング用パッド１１ｄ、１２ｄを含むマーキング用パッドの組を、半導体チップ１０ｄの表面に複数設けるようにしてもよい。これにより、最初のマーキングがマーキング用パッド１１、１２を対象として行われたが、何らかの誤動作により例えば総て１列ずれた状態で行われてしまったような場合でも、予備の修正マーキング用パッド１１ｄ、１２ｄを使用してマーキング工程をやり直すことが可能となる。これにより、マーキングミスが多発した場合であっても、マーキングをやり直し、歩留まりの低下を防ぐことができる。
【００８４】
このように、実施例１乃至実施例５で説明したように、本発明に係る半導体チップのマーキング方法は、種々の態様の実施例に適用することができ、用途に応じて種々の実施形態をとることが可能である。いずれの態様においても、マーキング抜けを確実に検出できるので、これを防止し、半導体チップの信頼性を高めることができる。
【００８５】
なお、実施例１乃至実施例５の半導体チップのマーキング方法は、これに適用する半導体チップ１０、１０ａ、１０ｂ、１０ｃ、１０ｄをマーキング工程以前にマスク等を用いて作製してから半導体チップ１０、１０ａ、１０ｂ、１０ｃ、１０ｄの不良検出を行う不良半導体チップ検出工程を実行し、次いで本発明のマーキング工程を実行し、その後ダイシングをして半導体チップ１０、１０ａ、１０ｂ、１０ｃ、１０ｄから不良半導体チップ１０２を除去することにより、不良半導体チップ１０２が確実に除去された良品半導体チップ１０１を提供することができる。このように、本発明の半導体チップマーキング方法を半導体チップ製造工程に適用することにより、信頼性の高い良品半導体チップ１０１を製造することができる。
【００８６】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
【図面の簡単な説明】
【００８７】
【図１】実施例１のマーキング対象となる半導体チップ１０が形成された半導体ウェハ２０を示した図である。
【図２】実施例１に係るマーキング方法を実行する装置のシステム構成図である。
【図３】マーキング装置４０及び測定器６０に適用する装置の一態様を示した図である。
【図４】プローブカード３０の一例を示した図である。
【図５】プローブカード３０のプローブ針３２に平行な半径方向の側断面図である。
【図６】本実施例に適用される半導体チップ１０の表面の平面図である。
【図７】マーキング用パッド１１、１２の拡大図である。
【図８】マーキング工程を実行している状態を示した図である。
【図９】マーキングがなされなかった半導体チップ１０の表面を示した平面図である。
【図１０】本実施例に係る半導体チップ１０のマーキング方法の処理フロー図である。
【図１１】実施例２に係る半導体チップ１０ａのマーキング方法の説明図である。図１１（ａ）は、半導体チップ１０ａの表面の平面図である。図１１（ｂ）は、ＭＯＳトランジスタ７０が形成された半導体チップ１０ａの断面図である。
【図１２】実施例３に係る半導体チップ１０ｂのマーキング方法の説明図である。図１２（ａ）は、ゲート電極１１ａに印加されるＩ−Ｖ特性を示した図である。図１２（ｂ）は、ドレイン電極１２ａ−ソース電極１４間のＩ−Ｖ特性を示した図である。
【図１３】実施例３に係る半導体チップ１０ｂのマーキング方法の説明図である。図１３（ａ）は、ＰＮＰ型トランジスタ素子７２の回路記号を示した図である。図１３（ｂ）は、これを半導体チップ１０ｂに形成した断面図を示している。
【図１４】実施例４に適用する半導体チップ１０ｃの断面構成を示した図である。
【図１５】実施例５に適用する半導体チップ１０ｄの表面を示した平面図である。
【図１６】従来から用いられている一般的な半導体ウェハ１２０の表面を示した図である。
【図１７】従来のインクマーキングによる不良半導体チップ１１０ａを示した図である。
【図１８】従来のインカーマーキング装置１４０によるマーキングシステム構成図である。
【符号の説明】
【００８８】
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０１、１０２    半導体チップ
１１、１１ａ、１１ｂ、１１ｃ、１１ｄ、１７    マーキング用パッド
１２、１２ａ、１２ｂ、１２ｃ、１２ｄ、１４    導通点
１３、１３ｄ    配線
１９    電極パッド
２０    半導体ウェハ
２１    半導体基板
２２    ゲート
２３    ドレイン
２４    酸化膜
２５    ソース
２６    ベース
２７    エミッタ
２８    Ｎ型拡散領域
３０    プローブカード
３１、３２、３３    プローブ針
４０    マーキング装置
４１    移動制御ステージ
４２    回路基材
５０    ホストコンピュータ
６０    測定器
７０、７２    トランジスタ
７１    引出線
７３    ダイオード
４２１    テストヘッド
４２２    パフォーマンスボード
４２３    信号中継用基材
【図１】
2009054613.tif 000003
【図２】
2009054613.tif 000004
【図３】
2009054613.tif 000005
【図４】
2009054613.tif 000006
【図５】
2009054613.tif 000007
【図６】
2009054613.tif 000008
【図７】
2009054613.tif 000009
【図８】
2009054613.tif 000010
【図９】
2009054613.tif 000011
【図１０】
2009054613.tif 000012
【図１１】
2009054613.tif 000013
【図１２】
2009054613.tif 000014
【図１３】
2009054613.tif 000015
【図１４】
2009054613.tif 000016
【図１５】
2009054613.tif 000017
【図１６】
2009054613.tif 000018
【図１７】
2009054613.tif 000019
【図１８】
2009054613.tif 000020