(57)【要約】【課題】デジタル放送およびアナログ放送を受信し、アナログ放送受信時の画質劣化を抑制するチューナを提供する。【解決手段】本発明に係るチューナ４０は、デジタル放送高周波信号およびアナログ放送高周波信号をそれぞれ中間周波数信号に周波数変換するチューナ回路１１と、チューナ回路１１に接続され、アナログ放送を受信するための処理を行う回路が設けられるアナログ用経路と、チューナ回路１１に接続され、デジタル放送を受信するための処理を行う回路が設けられるデジタル用経路とを備え、チューナ回路１１以降の構成をデジタル放送用とアナログ放送用とでそれぞれ設けている。また、チューナ４０は、アナログ放送受信時に、上記デジタル用経路におけるＩＦ増幅回路２２の増幅動作を停止状態として、上記デジタル用経路を事実上オープン（ハイインピーダンス）状態としている。【選択図】図１
2009124195.tif 000002
【特許請求の範囲】
【請求項１】
デジタル放送およびアナログ放送を受信するチューナであって、
デジタル放送高周波信号およびアナログ放送高周波信号をそれぞれ中間周波数信号に周波数変換するチューナ回路と、
上記チューナ回路に接続され、アナログ放送を受信するための処理を行う回路が設けられるアナログ用経路と、
上記チューナ回路に接続され、デジタル放送を受信するための処理を行う回路が設けられるデジタル用経路とを備え、
上記アナログ用経路には、上記チューナ回路から出力された中間周波数信号を帯域制限する第１フィルタ回路と、当該第１フィルタ回路から出力された中間周波数信号を増幅する第１増幅回路とを備え、
上記デジタル用経路には、同一経路上に、中間周波数信号を帯域制限する少なくとも１つの第２フィルタ回路と、当該第２フィルタ回路から出力された中間周波数信号を増幅する少なくとも１つの第２増幅回路とを備え、
アナログ放送受信時に、少なくとも１つの上記第２増幅回路の増幅動作を停止状態とする制御回路を備えていることを特徴とするチューナ。
【請求項２】
上記制御回路は、デジタル放送受信時に、上記第１増幅回路の増幅動作を停止状態とすることを特徴とする請求項１に記載のチューナ。
【請求項３】
上記第２増幅回路は、少なくとも１つがバイポーラトランジスタを用いたエミッタ接地型増幅回路で構成され、上記バイポーラトランジスタのベース電位をゼロにすることで増幅動作を停止状態とすることを特徴とする請求項１に記載のチューナ。
【請求項４】
上記第２増幅回路は、少なくとも１つが電界効果トランジスタを用いたソース接地型増幅回路で構成され、上記電界効果トランジスタのゲート電位をゼロにすることで増幅動作を停止状態とすることを特徴とする請求項１に記載のチューナ。
【請求項５】
上記第２増幅回路は、少なくとも１つが可変利得増幅回路で構成され、上記可変利得増幅回路の利得をゼロにすることで増幅動作を停止状態とすることを特徴とする請求項１に記載のチューナ。
【請求項６】
上記チューナは、上記アナログ用経路を通過した中間周波数信号に対しアナログ復調を行って映像信号および音声信号を出力するアナログ復調回路を備えていることを特徴とする請求項１〜５のいずれか一項に記載のチューナ。
【請求項７】
上記チューナは、上記デジタル用経路を通過した中間周波数信号に対しデジタル復調を行ってトランスポートストリーム信号を出力するデジタル復調回路を備えていることを特徴とする請求項６に記載のチューナ。
【請求項８】
上記チューナは、上記トランスポートストリーム信号から映像信号および音声信号を出力するデコーダ回路を備えていることを特徴とする請求項７に記載のチューナ。
【請求項９】
請求項１〜８のいずれか一項に記載のチューナを備えていることを特徴とするテレビジョン受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、地上デジタルテレビジョン放送（以下、「デジタル放送」のように省略して記載する）・アナログ放送を受信するチューナに関し、特にアナログ放送受信時の画質劣化を抑制するチューナ、およびそれを用いたテレビジョン受信機に関するものである。
【背景技術】
【０００２】
近年、地上波のテレビジョン放送は、高画質・高音質・高速データ通信のために、ＣＡＴＶ（cable television）も含めて、アナログ放送からデジタル放送への移行が進められている。また、それに伴って、限られた周波数帯域を有効利用するために、周波数(チャンネル)変換せずに遠方まで放送信号を配信する単一周波数ネットワーク（Single Frequency network：ＳＦＮ）の構築が進められている。
【０００３】
ところが、放送のデジタル化は段階的に進められているため、すべての放送をデジタル化するまではデジタル放送が受信不可能な地域も存在し、デジタル化の過渡期にはデジタル放送とアナログ放送との両方を受信可能なチューナが必要である。
【０００４】
図８に示す従来のデジタルアナログ共用チューナは、第２の周波数変換回路２９から出力されたＩＦ信号をスイッチ３８によりアナログ復調回路３２またはデジタル復調回路３３へ選択的に与えることにより、デジタル放送とアナログ放送との両方を受信可能なチューナを提供している（詳細は特許文献１参照）。
【０００５】
また、図９に示す従来のチューナを備えたＮＩＭ（Network Interface Module：ネットワークインターフェイスモジュール）１１０も、アナログデジタル共用チューナ回路１０１から出力され、デジタルＳＡＷフィルタ１０２とＩＦ増幅回路１０３とを経たＩＦ信号を、ＳＷ（スイッチ）回路１０４によりデジタル復調回路１０５またはアナログ復調回路１０６へ選択的に与えることにより、デジタル放送とアナログ放送との両方を受信可能なチューナを備えたＮＩＭを提供している。
【特許文献１】特開平８−２８９２１２号公報（１９９６年１１月１日公開）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記デジタルアナログ共用チューナおよび上記ＮＩＭでは、アナログ放送受信時に画質劣化が生じるおそれがあるという問題がある。
【０００７】
具体的には、上記デジタルアナログ共用チューナでは、デジタル復調回路３３からの信号の反射等によってアナログ復調回路３２において帯域内リップルが増大して、アナログ放送受信時に画質劣化が生じるおそれがある。
【０００８】
また、上記ＮＩＭでは、アナログ復調回路１０６の前段にデジタルＳＡＷフィルタ１０２が配置されるため、デジタルＳＡＷフィルタ１０２の通過損失によってアナログ復調回路１０６においてＮＦが劣化して、アナログ放送受信時に画質劣化が生じるおそれがある。
【０００９】
また、アナログデジタル共用チューナ回路１０１の後段のデジタルＳＡＷフィルタ１０２およびＩＦ増幅回路１０３をデジタル放送とアナログ放送とで共用しているため、ゲイン配分および周波数特性（Ｆ特）がデジタル放送に合わせて設定され、アナログ放送受信時の画質劣化につながる。
【００１０】
本発明は、上記の問題点を鑑みてなされたものであり、その目的は、デジタル放送およびアナログ放送を受信するチューナであって、従来の（１）デジタル用回路からのアナログ用回路への影響、（２）デジタル用フィルタの通過損失によるアナログ用回路におけるＮＦの劣化、ならびに（３）デジタル放送とアナログ放送とで共用している構成のゲイン配分および周波数特性の問題を解消して、アナログ放送受信時の画質劣化を抑制するチューナ、およびそれを用いたテレビジョン受信機を提供することにある。
【課題を解決するための手段】
【００１１】
本発明に係るチューナは、上記課題を解決するために、デジタル放送およびアナログ放送を受信するチューナであって、デジタル放送高周波信号およびアナログ放送高周波信号をそれぞれ中間周波数信号に周波数変換するチューナ回路と、上記チューナ回路に接続され、アナログ放送を受信するための処理を行う回路が設けられるアナログ用経路と、上記チューナ回路に接続され、デジタル放送を受信するための処理を行う回路が設けられるデジタル用経路とを備え、上記アナログ用経路には、上記チューナ回路から出力された中間周波数信号を帯域制限する第１フィルタ回路と、当該第１フィルタ回路から出力された中間周波数信号を増幅する第１増幅回路とを備え、上記デジタル用経路には、同一経路上に、中間周波数信号を帯域制限する少なくとも１つの第２フィルタ回路と、当該第２フィルタ回路から出力された中間周波数信号を増幅する少なくとも１つの第２増幅回路とを備え、アナログ放送受信時に、少なくとも１つの上記第２増幅回路の増幅動作を停止状態とする制御回路を備えていることを特徴としている。
【００１２】
上記の構成によれば、本発明に係るチューナは、チューナ回路以降の構成がデジタル放送用とアナログ放送用とでそれぞれ設けられている。したがって、（２）デジタル用フィルタの通過損失によるアナログ用回路におけるＮＦの劣化、および（３）デジタル放送とアナログ放送とで共用している構成のゲイン配分および周波数特性の問題を生じない。
【００１３】
また、上記チューナでは、アナログ放送受信時に、デジタル用経路における少なくとも１つの第２増幅回路の増幅動作を停止状態とする。これにより、アナログ放送受信時に、上記デジタル用経路が事実上オープン（ハイインピーダンス）状態となり、上記チューナはアナログ用経路における回路のみの状態と同等になるため、（１）デジタル用回路からのアナログ用回路への影響の問題を生じない。
【００１４】
このように、上記チューナは、従来の上記（１）〜（３）の問題を解消することができ、それゆえ上記チューナは、アナログ放送受信時の画質劣化を抑制するチューナを提供することができるという効果を奏する。
【００１５】
また、アナログ放送受信時に、例えば２つの上記第２増幅回路の増幅動作を停止状態とすれば、消費電力を低減することが可能となる。また、上記第２増幅回路および第２フィルタ回路がそれぞれ１つずつであれば、回路構成の簡略化、省スペース化、および省電力化が可能となる。
【００１６】
本発明に係るチューナは、上記制御回路は、デジタル放送受信時に、上記第１増幅回路の増幅動作を停止状態とすることが好ましい。
【００１７】
上記チューナでは、デジタル放送受信時に、アナログ用経路上の回路によるデジタル用経路上の回路への影響も問題となる場合がある。上記の構成によれば、デジタル放送受信時に、上記第１増幅回路の増幅動作を停止状態とするため、上記アナログ用経路が事実上オープン状態となり、上述のような問題を生じないというさらなる効果を奏する。
【００１８】
また、上記チューナは、デジタル放送とアナログ放送とを受信可能であるため、基本的にデジタル放送とアナログ放送とのいずれを受信状態とするのか選択する必要がある。この選択は、一般的にチューナの外付けのバックエンド回路によって行われるが、上記の構成によれば、この選択機能も兼ね備えることが可能となる。
【００１９】
本発明に係るチューナは、上記第２増幅回路は、少なくとも１つがバイポーラトランジスタを用いたエミッタ接地型増幅回路で構成され、上記バイポーラトランジスタのベース電位をゼロにすることで増幅動作を停止状態とすることが好ましい。
【００２０】
上記の構成によれば、比較的単純で安価な回路構成で、上記第２増幅回路およびその増幅動作の停止状態を達成することができるというさらなる効果を奏する。
【００２１】
本発明に係るチューナは、上記第２増幅回路は、少なくとも１つが電界効果トランジスタを用いたソース接地型増幅回路で構成され、上記電界効果トランジスタのゲート電位をゼロにすることで増幅動作を停止状態とすることが好ましい。
【００２２】
上記の構成によれば、比較的単純で安価な回路構成で、上記第２増幅回路およびその増幅動作の停止状態を達成することができるというさらなる効果を奏する。
【００２３】
本発明に係るチューナは、上記第２増幅回路は、少なくとも１つが可変利得増幅回路で構成され、上記可変利得増幅回路の利得をゼロにすることで増幅動作を停止状態とすることが好ましい。
【００２４】
上記の構成によれば、比較的単純で安価な回路構成で、上記第２増幅回路およびその増幅動作の停止状態を達成することができるというさらなる効果を奏する。
【００２５】
また、従来、チューナには可変利得増幅回路が設けられ、この可変利得増幅回路の利得は、チューナの後段に設けられるデジタル復調回路によってフィードバック制御される。したがって、上記第２増幅回路を可変利得増幅回路で構成すれば、後段のデジタル復調回路によって利得制御を行う従来の構成を利用でき、上記第２増幅回路をエミッタ接地型増幅回路またはソース接地型増幅回路で構成する場合と比較してより回路構成の簡略化、省スペース化、および省電力化が可能となる。
【００２６】
本発明に係るチューナは、上記アナログ用経路を通過した中間周波数信号に対しアナログ復調を行って映像信号および音声信号を出力するアナログ復調回路を備えていることが好ましい。
【００２７】
上記の構成によれば、上記チューナの外付けにアナログ復調回路を必要とせず、上記チューナ内部で映像信号および音声信号出力までの制御が完結するため、ユーザの開発の効率化に寄与することが可能となるというさらなる効果を奏する。
【００２８】
本発明に係るチューナは、上記デジタル用経路を通過した中間周波数信号に対しデジタル復調を行ってトランスポートストリーム信号を出力するデジタル復調回路を備えていることが好ましい。
【００２９】
上記の構成によれば、上記チューナの外付けにデジタル復調回路を必要とせず、上記チューナ内部でトランスポートストリーム信号出力までの制御が完結するため、ユーザの開発の効率化に寄与することが可能となるというさらなる効果を奏する。
【００３０】
本発明に係るチューナは、上記トランスポートストリーム信号から映像信号および音声信号を出力するデコーダ回路を備えていることが好ましい。
【００３１】
上記の構成によれば、上記チューナの外付けにバックエンド回路を必要とせず、上記チューナ内部で映像信号および音声信号出力までの制御が完結するため、ユーザの開発の効率化に寄与することが可能となるというさらなる効果を奏する。
【００３２】
本発明に係るテレビジョン受信機は、上記課題を解決するために、上記チューナを備えている。これにより、上記テレビジョン受信機は、アナログ放送およびデジタル放送を高画質で提供することができるという効果を奏する。
【発明の効果】
【００３３】
本発明の一つに係るチューナは、デジタル放送高周波信号およびアナログ放送高周波信号をそれぞれ中間周波数信号に周波数変換するチューナ回路と、上記チューナ回路に接続され、アナログ放送を受信するための処理を行う回路が設けられるアナログ用経路と、上記チューナ回路に接続され、デジタル放送を受信するための処理を行う回路が設けられるデジタル用経路とを備え、アナログ放送受信時に、上記デジタル用経路における少なくとも１つの上記第２増幅回路の増幅動作を停止状態とする。
【００３４】
本発明に係るチューナは、チューナ回路以降の構成がデジタル放送用とアナログ放送用とでそれぞれ設けられている。したがって、従来のデジタル放送・アナログ放送共用のチューナにおいて生じていた（２）デジタル用フィルタの通過損失によるアナログ用回路におけるＮＦの劣化、および（３）デジタル放送とアナログ放送とで共用している構成のゲイン配分および周波数特性の問題を生じない。また、上記チューナでは、アナログ放送受信時に、デジタル用経路を事実上オープン（ハイインピーダンス）状態とできるため、従来の（１）デジタル用回路からのアナログ用回路への影響の問題を生じない。
【００３５】
以上により、上記チューナは、従来の上記（１）〜（３）の問題を解消することができ、アナログ放送受信時の画質劣化を抑制するチューナを提供することができる。
【発明を実施するための最良の形態】
【００３６】
本発明の実施形態について図面を用いて説明すると以下の通りである。
【００３７】
図１は、一実施形態に係るチューナ４０の構成を示している。
【００３８】
チューナ４０は、地上デジタルテレビジョン放送（以下「デジタル放送」のように省略して記載する）およびアナログ放送を受信して、デジタル放送高周波信号およびアナログ放送高周波信号をそれぞれ中間周波数（ＩＦ）信号に周波数変換し、外付けのバックエンド回路（デジタル復調回路やアナログ復調回路など）に供給するものであって、地上デジタルテレビジョン放送受信機等に搭載される。また、チューナ４０は、ＣＡＴＶ（cable television：ケーブルテレビジョン）向けのケーブルモデムチューナとしても転用可能である。
【００３９】
チューナ４０は、アナログデジタル共用チューナ回路（以下「チューナ回路」と称する）１１、ＳＡＷ（Surface Acoustic Wave：表面弾性波）フィルタ２１・２３（第２フィルタ回路），３２（第１フィルタ回路）、ＩＦ増幅回路２２・２４（第２増幅回路），３１（第１増幅回路）、および制御回路３５を備えている。ＳＡＷフィルタ２１・２３とＩＦ増幅回路２２・２４とが、デジタル放送を受信するための処理を行う回路であり（デジタル用経路）、ＩＦ増幅回路３１とＳＡＷフィルタ３２とが、アナログ放送を受信するための処理を行う回路である（アナログ用経路）。
【００４０】
チューナ回路１１は、所望のチャンネルのデジタル放送高周波信号およびアナログ放送高周波信号をそれぞれＩＦ信号に周波数変換する。チューナ回路１１は、上記高周波信号と上記高周波信号を周波数変換するためのローカル信号とを混合するミキサ回路、上記ローカル信号を生成するＶＣＯ、上記ローカル信号の周波数を制御するＰＬＬ回路などを有する周知の構成を用いることができる。
【００４１】
ＳＡＷフィルタ２１は、チューナ回路１１から出力されたＩＦ信号を帯域制限する。
【００４２】
ＩＦ増幅回路２２は、ＳＡＷフィルタ２１から出力されたＩＦ信号を増幅して、ＳＡＷフィルタ２１の通過損失を補償する。ＩＦ増幅回路２２は、詳細は後述するが、バイポーラトランジスタを用いたエミッタ接地型増幅回路、電界効果トランジスタを用いたソース接地型増幅回路、あるいは一般的な可変利得増幅回路によって構成され、制御回路３５からの制御信号によって増幅動作が停止される。
【００４３】
ＳＡＷフィルタ２３は、ＩＦ増幅回路２２から出力されたＩＦ信号を帯域制限する。
【００４４】
ＩＦ増幅回路２４は、ＳＡＷフィルタ２３から出力されたＩＦ信号を後段のデジタル復調回路において必要なレベルまで増幅して上記デジタル復調回路に供給する。ＩＦ増幅回路２４は、可変利得増幅回路によって構成される。
【００４５】
ＩＦ増幅回路３１は、チューナ回路１１から出力されたＩＦ信号を後段のアナログ復調回路において必要なレベルまで増幅する。ＩＦ増幅回路３１は、一般的な増幅回路によって構成されるが、ＩＦ増幅回路２２と同様に、上述したエミッタ接地型増幅回路、ソース接地型増幅回路、あるいは可変利得増幅回路によって構成し、外部から与えられる信号によって増幅動作を停止させることも可能である。
【００４６】
ＳＡＷフィルタ３２は、ＩＦ増幅回路３１から出力されたＩＦ信号を帯域制限して上記アナログ復調回路に供給する。
【００４７】
制御回路３５は、ＩＦ増幅回路２２の増幅動作を制御するものであって、上記デジタル復調回路から信号が入力されると、ＩＦ増幅回路２２へ制御信号を生成して出力する。上記デジタル復調回路は、アナログ放送を受信する場合に、制御回路３５へ上記信号を出力する。すなわち、制御回路３５は、アナログ放送受信時に、ＩＦ増幅回路２２の増幅動作を停止させる。なお、制御回路３５への上記信号は、上記デジタル復調回路から出力される構成に限られるわけではなく、上記デジタル復調回路以外の回路、例えば図示しないテレビジョン受信機のＣＰＵ、バックエンド回路、もしくはチューナＰＬＬ回路のバンドスイッチの空きポートによって出力されてもよい。
【００４８】
チューナ４０は、チューナ回路１１以降の構成がデジタル放送用とアナログ放送用とでそれぞれ設けられている。したがって、従来のデジタル放送・アナログ放送共用のチューナにおいて生じていた（２）デジタル用フィルタの通過損失によるアナログ用回路におけるＮＦの劣化、および（３）デジタル放送とアナログ放送とで共用している構成のゲイン配分および周波数特性の問題を生じない。
【００４９】
また、チューナ４０では、アナログ放送受信時に、デジタル用経路におけるＩＦ増幅回路２２の増幅動作を停止させる。これにより、アナログ放送受信時に、デジタル用経路が事実上オープン（ハイインピーダンス）状態となり、チューナ４０がアナログ用経路における回路のみの状態と同等になるため、従来の（１）デジタル用回路からのアナログ用回路への影響の問題を生じない。よって、チューナ４０は、アナログ放送受信時の画質劣化を抑制することができる。
【００５０】
次に、ＩＦ増幅回路２２の具体的な構成について説明する。
【００５１】
図２は、エミッタ接地型増幅回路Ａの構成を示している。
【００５２】
エミッタ接地型増幅回路Ａは、ＮＰＮ型バイポーラトランジスタ（以下、単に「トランジスタ」と称する）Ｔｒ１、コンデンサＣ１〜Ｃ３、および抵抗Ｒ１〜Ｒ５を備えている。
【００５３】
コンデンサＣ１の一端は、エミッタ接地型増幅回路Ａの入力端子ＩＮとして機能し、コンデンサＣ１の他端は、トランジスタＴｒ１のベースに接続されている。コンデンサＣ１の他端とトランジスタＴｒ１のベースとの接続点（Ｐ１）には、抵抗Ｒ１の一端が接続され、その他端は制御端子ＣＬとして機能する。制御端子ＣＬは、エミッタ接地型増幅回路Ａの増幅動作を制御するための端子であり、制御回路３５から制御信号が入力される。
【００５４】
接続点Ｐ１とトランジスタＴｒ１のベースとの接続点（Ｐ２）は、抵抗Ｒ２を介して電源端子Ｖｃｃに接続されているとともに、抵抗Ｒ３を介してＧＮＤ端子に接続されている。トランジスタＴｒ１のエミッタは、抵抗Ｒ４を介してＧＮＤ端子に接続され、抵抗Ｒ４にはコンデンサＣ２が並列に接続されている。トランジスタＴｒ１のコレクタは、抵抗Ｒ５を介して抵抗Ｒ２と電源端子Ｖｃｃとの接続点に接続されている。トランジスタＴｒ１のコレクタと抵抗Ｒ５との接続点には、コンデンサＣ３の一端が接続され、その他端がエミッタ接地型増幅回路Ａの出力端子ＯＵＴとして機能する。
【００５５】
ＩＦ増幅回路２２をエミッタ接地型増幅回路Ａで構成する場合、制御回路３５からは負の電圧の制御信号が出力される。この制御信号が制御端子ＣＬに入力されると、電流が抵抗Ｒ２を介して制御端子ＣＬへ向かって流れ、トランジスタＴｒ１のベース電位がゼロとなってトランジスタＴｒ１がオフ状態となる。これにより、エミッタ接地型増幅回路Ａの増幅動作を停止させることができる。このように、エミッタ接地型増幅回路Ａを用いれば、比較的単純で安価な回路構成で、ＩＦ増幅回路２２およびその増幅動作の停止状態を達成することができる。
【００５６】
図３は、ソース接地型増幅回路Ｂの構成を示している。
【００５７】
ソース接地型増幅回路Ｂは、デュアルゲート電界効果トランジスタ（以下、単に「トランジスタ」と称する）ＦＥＴ１、コンデンサＣ１１〜Ｃ１４、および抵抗Ｒ１１〜Ｒ１５を備えている。
【００５８】
コンデンサＣ１１の一端は、ソース接地型増幅回路Ｂの入力端子ｉｎとして機能し、コンデンサＣ１１の他端は、トランジスタＦＥＴ１の第１ゲート（Ｇ１）に接続されている。コンデンサＣ１１の他端とトランジスタＦＥＴ１の第１ゲートとの接続点は、抵抗Ｒ１２を介して電源端子Ｖｃｃに接続されているとともに、抵抗Ｒ１３を介してＧＮＤ端子に接続されている。
【００５９】
トランジスタＦＥＴ１の第２ゲート（Ｇ２）は、コンデンサＣ１２を介してＧＮＤ端子に接続されている。トランジスタＦＥＴ１の第２ゲートとコンデンサＣ１２との接続点には、抵抗Ｒ１１の一端が接続され、その他端が制御端子ｃｌとして機能する。制御端子ｃｌは、ソース接地型増幅回路Ｂの増幅動作を制御するための端子であり、制御回路３５から制御信号が入力される。
【００６０】
トランジスタＦＥＴ１のソースは、抵抗Ｒ１４を介してＧＮＤ端子に接続され、抵抗Ｒ１４にはコンデンサＣ１３が並列に接続されている。トランジスタＦＥＴ１のドレインには、コンデンサＣ１４の一端が接続されている。トランジスタＦＥＴ１のドレインとコンデンサＣ１４との接続点は、抵抗Ｒ１５を介して電源端子Ｖｃｃに接続され、抵抗Ｒ１５と電源端子Ｖｃｃとの接続点には、抵抗Ｒ２が接続されている。コンデンサＣ１４の他端が、ソース接地型増幅回路Ｂの出力端子ｏｕｔとして機能する。
【００６１】
ＩＦ増幅回路２２をソース接地型増幅回路Ｂで構成する場合、制御回路３５からの制御信号によってトランジスタＦＥＴ１の閾値電圧を制御し、トランジスタＦＥＴ１の第１ゲートへの入力に関わらずトランジスタＦＥＴ１をオフ状態とする（すなわち、トランジスタＦＥＴ１の第１ゲート電位をゼロとすることと同義）。これにより、ソース接地型増幅回路Ｂの増幅動作を停止させることができる。このように、ソース接地型増幅回路Ｂを用いても、比較的単純で安価な回路構成で、ＩＦ増幅回路２２およびその増幅動作の停止状態を達成することができる。
【００６２】
なお、ＩＦ増幅回路２２は、上述のように可変利得増幅回路によって構成してもよく、その構成は従来のチューナにおける可変利得増幅回路の構成を適用できるため、詳細な説明は省略する。
【００６３】
次に、本発明の他の実施形態について、図４〜図７を用いて説明する。なお、図４〜図７に示すチューナに関して、説明の便宜上、チューナ４０の部材と同一の機能を有する部材には同一の部材番号を付し、その説明を省略する。また、基本的にチューナ４０と異なる点についてのみ説明する。
【００６４】
図４は、他の実施形態に係るチューナ４０ａの構成を示している。
【００６５】
チューナ４０ａは、チューナ４０の構成に対し、ＩＦ増幅回路３１が外部から与えられる信号によって増幅動作を制御可能なように構成されているとともに、ＩＦ増幅回路３１の増幅動作を制御する制御回路３５ａをさらに備えている。
【００６６】
制御回路３５ａは、デジタル復調回路から信号が入力されると、ＩＦ増幅回路３１へ制御信号を出力する。上記デジタル復調回路は、デジタル放送を受信する場合に、制御回路３５ａへ上記信号を出力する。すなわち、制御回路３５ａは、デジタル放送受信時に、ＩＦ増幅回路３１の増幅動作を停止させる。なお、制御回路３５ａへの上記信号は、上記デジタル復調回路から出力される構成に限られるわけではなく、上記デジタル復調回路の以外の回路、例えば図示しないテレビジョン受信機のＣＰＵ、バックエンド回路、もしくはチューナＰＬＬ回路のバンドスイッチの空きポートによって出力されてもよい。
【００６７】
このように、デジタル放送受信時に、ＩＦ増幅回路３１の増幅動作を停止させることにより、アナログ用経路が事実上オープン状態となり、アナログ用経路上の回路によるデジタル用経路上の回路への影響を軽減することができる。
【００６８】
また、チューナ４０ａは、チューナ４０と同様にデジタル放送とアナログ放送とを受信可能であるため、基本的にデジタル放送とアナログ放送とのいずれを受信状態とするのか選択する必要がある。この選択は、一般的にバックエンド回路において行われるが、チューナ４０ａでは制御回路３５，３５ａによってこの選択機能も兼ね備えることが可能となる。
【００６９】
図５は、他の実施形態に係るチューナ４０ｂの構成を示している。
【００７０】
チューナ４０ｂは、チューナ４０の構成に対し、ＩＦ増幅回路２２を可変利得増幅回路によって構成している（「ＩＦ増幅回路２２ａ」と称する）。また、ＩＦ増幅回路２２ａおよびＩＦ増幅回路２４の利得を可変してゼロとすることにより増幅動作を停止させるとともに、この増幅動作の制御は制御回路３５に代えて後段のデジタル復調回路が担う。
【００７１】
従来、チューナには可変利得増幅回路が設けられ、この可変利得増幅回路の利得はチューナの後段に設けられるデジタル復調回路によってフィードバック制御される。チューナ４０ｂは、この従来のチューナとデジタル復調回路とにおけるフィードバック制御を利用する構成である。そのため、ＩＦ増幅回路２２をエミッタ接地型増幅回路Ａまたはソース接地型増幅回路Ｂで構成する場合と比較して、より回路構成の簡略化、省スペース化、および省消費電力化が可能となる。また、２つのＩＦ増幅回路の増幅動作を停止状態とするため、消費電力を低減することが可能となる。
【００７２】
なお、チューナ４０〜チューナ４０ｂの構成は、図６に示すチューナ４０ｃのように構成してもよい。すなわち、デジタル用経路においてＳＡＷフィルタとＩＦ増幅回路とをそれぞれ１段ずつのみとしている。このように構成すれば、当然回路構成の簡略化、省スペース化、および省電力化が可能となる。
【００７３】
なお、チューナ４０ｃでは、デジタル用経路における増幅回路を可変利得増幅回路であるＩＦ増幅回路２２ａとしているが、ＣＡＴＶ向けチューナのようにチューナ回路１１への入力レベルが不変或いは微少な変化の場合、エミッタ接地型増幅回路Ａあるいはソース接地型増幅回路Ｂで構成することも可能である。
【００７４】
また、チューナ４０〜チューナ４０ｃは、アナログ用経路におけるＳＡＷフィルタ３２の後段に、ＳＡＷフィルタ３２から出力されたＩＦ信号にアナログ復調を行って映像信号および音声信号を出力するアナログ復調回路を備えて、Ｈａｌｆ  ＮＩＭ（Network Interface Module：ネットワークインターフェイスモジュール）としてもよい。このように、Ｈａｌｆ  ＮＩＭとすれば、チューナ内部でアナログ放送の映像信号および音声信号出力までの制御が完結するため、ユーザの開発の効率化に寄与することが可能となる。
【００７５】
また、デジタル復調回路も備えてＮＩＭとしてもよい。この場合、デジタル復調回路から出力されるトランスポートストリーム信号から映像信号および音声信号を出力するＭＰＥＧデコーダが外付けとなる。このようなＮＩＭとすれば、チューナ内部で、アナログ放送の映像信号および音声信号出力までの制御、かつ、デジタル放送のトランスポートストリーム信号出力までの制御が完結するため、ユーザの開発の効率化に寄与することが可能となる。
【００７６】
図７は、他の実施形態に係るチューナ４０ｄの構成を示している。
【００７７】
チューナ４０ｄは、チューナ４０の構成に対し、デジタル用経路におけるＩＦ増幅回路２４の後段に、ＩＦ増幅回路２４から出力されたＩＦ信号にデジタル復調を行ってトランスポートストリーム（ＴＳ）信号を出力するデジタル復調回路３６と、デジタル復調回路３６から出力されたトランスポートストリーム信号から映像信号および音声信号を出力するＭＰＥＧデコーダ４５とを備えている。また、チューナ４０ｄは、アナログ用経路におけるＳＡＷフィルタ３２の後段に、ＳＡＷフィルタ３２から出力されたＩＦ信号にアナログ復調を行って映像信号および音声信号を出力するアナログ復調回路３７を備えている。
【００７８】
チューナ４０ｄでは、チューナの外付けにバックエンド回路を必要とせず、チューナ内部でアナログ放送およびデジタル放送の映像信号および音声信号出力までの制御が完結するため、ユーザの開発の効率化に寄与することが可能となる。
【００７９】
本発明に係るテレビジョン受信機は、上述した各種チューナを備えて、高画質・高音質でデジタル放送およびアナログ放送を提供する車載用あるいは据え置き型のテレビジョン受信機であって、一般的なテレビジョン受信機と同様な構成を有している。
【００８０】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００８１】
本発明に係るチューナは、中間周波数信号を生成するチューナ回路以降の構成を、アナログ放送用とデジタル放送用とでそれぞれ配置するとともに、アナログ放送受信時に、デジタル放送用の増幅回路の増幅動作を停止状態とすることにより、アナログ放送受信時の画質劣化を抑制することができる。そのため、本発明に係るチューナは、ＣＡＴＶも含め、テレビジョン放送の用途に好適に用いることができる。
【図面の簡単な説明】
【００８２】
【図１】本発明の実施形態を示すものであり、チューナの構成を示す図である。
【図２】上記チューナに備えられるＩＦ増幅回路の具体的な構成を示す回路図である。
【図３】上記ＩＦ増幅回路の他の具体的な構成を示す回路図である。
【図４】本発明の他の実施形態を示すものであり、チューナの構成を示す図である。
【図５】本発明の他の実施形態を示すものであり、チューナの構成を示す図である。
【図６】本発明の他の実施形態を示すものであり、チューナの構成を示す図である。
【図７】本発明の他の実施形態を示すものであり、チューナの構成を示す図である。
【図８】従来技術を示すものであり、デジタルアナログ共用チューナの構成を示す図である。
【図９】従来技術を示すものであり、ＮＩＭの構成を示す図である。
【符号の説明】
【００８３】
１１        アナログデジタル共用チューナ回路（チューナ回路）
２１、２３  ＳＡＷフィルタ（第２フィルタ回路）
２２、２４  ＩＦ増幅回路（第２増幅回路）
３１        ＩＦ増幅回路（第１増幅回路）
３２        ＳＡＷフィルタ（第１フィルタ回路）
３５、３５ａ  制御回路
４０、４０ａ、４０ｂ、４０ｃ、４０ｄ  チューナ
Ａ  エミッタ接地型増幅回路
Ｂ  ソース接地型増幅回路
【図１】
2009124195.tif 000003
【図２】
2009124195.tif 000004
【図３】
2009124195.tif 000005
【図４】
2009124195.tif 000006
【図５】
2009124195.tif 000007
【図６】
2009124195.tif 000008
【図７】
2009124195.tif 000009
【図８】
2009124195.tif 000010
【図９】
2009124195.tif 000011