(57)【要約】【課題】半導体装置の製造方法において、広範囲な材料組成のメタル層をエッチングして配線層等を形成する際の、エッチング時間の短縮化を図り、それによって加工精度の向上及びダメージの抑制を図ることが可能な新規な技術を提供する。【解決方法】半導体装置の製造方法であって、半導体基材上に絶縁層を形成し、前記絶縁層上にメタル層を形成し、前記メタル層のエッチング除去すべき領域に対してイオン注入を施して少なくとも一部にイオン注入領域を形成した後、前記メタル層の、前記エッチング除去すべき領域に対してエッチング処理を施して除去する。【選択図】図１０
2009231424.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
半導体基材上に絶縁層を形成する工程と、
前記絶縁層上にメタル層を形成する工程と、
前記メタル層のエッチング除去すべき領域に対してイオン注入を施して少なくとも一部にイオン注入領域を形成する工程と、
前記メタル層の、前記エッチング除去すべき領域に対してエッチング処理を施して除去する工程と、
を具えることを特徴とする、半導体装置の製造方法。
【請求項２】
前記イオン注入に際して使用するイオン種が、希ガスイオンであることを特徴とする、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記希ガスイオンはアルゴンガスイオンであることを特徴とする、請求項２に記載の半導体装置の製造方法。
【請求項４】
前記イオン注入の際のイオン注入量が１×１０１４個／ｃｍ２〜１×１０１６個／ｃｍ２であることを特徴とする、請求項１〜３のいずれか一に記載の半導体装置の製造方法。
【請求項５】
前記メタル層は配線層であることを特徴とする、請求項１〜４のいずれか一に記載の半導体装置の製造方法。
【請求項６】
前記メタル層はゲート電極層であって、前記半導体装置はＭＯＳ型トランジスタを構成することを特徴とする、請求項１〜４のいずれか一に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体プロセスにおける配線形成工程などはエッチングプロセスを利用して行っている。エッチングはウエット方式とドライ方式との２方式に大別することができる。
【０００３】
図１〜図５は、従来の半導体装置の製造方法における工程図である。最初に、図１に示すように、例えば半導体基板１１上に絶縁層１２を形成し、次いで、図２に示すように、絶縁層１２上にメタル層１３を形成する。次いで、図３に示すように、メタル層１３上にレジストパターン１４を形成し、図４に示すようにレジストパターン１４をマスクとしてエッチング処理を行い、メタル層１３の、レジストパターン１４から露出した部分をエッチング除去する。その後、図５に示すように、レジストパターン１４を除去することによって、メタル層１３からなる配線層１６を形成することができる。なお、絶縁層１２及びメタル層１３はスパッタリング法やＣＶＤ法などの公知の方法で形成することができる。
【０００４】
上述のような半導体装置の製造プロセスにおいて、メタル層１３のエッチング処理をウエットエッチングで行うと、バッチ処理によってスループットを向上させることができるが、加工精度が劣化してしまい、最終的に得た配線層１６が設計マージンの範囲に納まらなくなる場合がある。一方、メタル層１３のエッチング処理をドライエッチングで行うと、加工精度を向上させることはできるが、下方に位置する絶縁層１２に対してもドライエッチングの際にイオン種等によってダメージを与えてしまい、その絶縁特性を劣化させてしまうという問題がある。
【０００５】
また、上述したウエットエッチング及びドライエッチングのいずれにおいても、エッチングに長時間を要してしまうという問題があった。
【０００６】
したがって、半導体装置の製造プロセスの配線層形成等におけるエッチングプロセスに対しては新規なプロセスの開発が望まれている。
【０００７】
例えば、特許文献１は、反射層を構成する銀薄膜を、ヨウ素化合物を用いてヨウ化銀とし、さらにこのヨウ化銀をα相に相転移させ、この相転移した領域を前記ヨウ素化合物の蒸気でエッチングする技術が開示されている。また、このような技術によれば、下地層などにダメージを与えることなく、高精度に銀パターンを形成できることが開示されている。しかしながら、このような技術では、エッチングされるべき材料とエッチング種との選択性が要求され、広範囲な材料のエッチングプロセスに対しては適用することができない。
【０００８】
実際、特許文献１においては、エッチングされるべき材料が銀に限定されるとともに、エッチング種がヨウ素化合物に限定されており、それ以外の材料やエッチング種に関しては何ら開示されていない。
【特許文献１】特許第３９４１３５６号
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、半導体装置の製造方法において、広範囲な材料組成のメタル層をエッチングして配線層等を形成する際の、エッチング時間の短縮化を図り、それによって加工精度の向上及びダメージの抑制を図ることが可能な新規な技術を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成すべく、本発明の一態様は、
半導体装置の製造方法であって、
半導体基材上に絶縁層を形成する工程と、
前記絶縁層上にメタル層を形成する工程と、
前記メタル層のエッチング除去すべき領域に対してイオン注入を施して少なくとも一部にイオン注入領域を形成する工程と、
前記メタル層の、前記エッチング除去すべき領域に対してエッチング処理を施して除去する工程と、
を具えることを特徴とする、半導体装置の製造方法に関する。
【００１１】
本発明者らは、上記目的を達成すべく鋭意検討を実施した。その結果、メタル層中にイオン注入を行うと、前記メタル層内の金属原子（分子）間の結合力を弱められることを見出した。したがって、半導体装置の製造過程において形成したメタル層の、エッチング除去すべき領域に予めイオン注入を行うことによって、前記メタル層のイオン注入領域における金属原子（分子）間の結合力を弱めることができることを見出した。
【００１２】
したがって、その後、前記メタル層の前記エッチング除去すべき領域に対してエッチング処理を施すことにより、前記領域の実質的なエッチングレートを向上させることができるので、前記領域に対するエッチング処理時間を短縮化することができ、目的とする配線層等を低ダメージかつ高精度に形成することができる。
【００１３】
なお、前記イオン注入層は、前記メタル層の少なくとも一部に形成されていれば、上述した金属原子（分子）間の結合力の弱化を生ぜしめることができ、エッチングレートの向上によるエッチング処理時間の短縮化に伴う上記配線層等の形成に際しての低ダメージ化及び加工精度の向上を図ることができる。前記低ダメージ化は、上記エッチング処理として特にドライエッチングを用いる場合に顕著となり、前記加工精度の向上は、上記エッチング処理として特にウエットエッチングを用いる場合に顕著となる。
【００１４】
また、前記メタル層（配線層）等の材料とは無関係に、上述のようなイオン注入層を形成すれば、後のエッチングによって簡易にエッチングを行うことができるので、前記メタル層（配線層）等の材料に対して何ら制限を与えることがない。さらに、エッチング種についても限定されない。
【００１５】
なお、本発明において、前記イオン注入に際して使用するイオン種が、希ガスイオンであることが好ましい。希ガスイオンは化学的に安定であって、前記イオン注入の際に、エッチング除去すべき領域外に含まれる場合においても、その領域が本来的に有する特性に影響を与えることがない。例えば、前記希ガスイオンが、上記メタル層の上記配線層等を構成する残存領域中に含まれるような場合においても、かかる領域、すなわち前記配線層等の電気特性に対して影響を与えることがない。
【００１６】
上記希ガスとしての入手のし易さからアルゴンを用いることが好ましい。この場合、上記イオン注入に際しては、アルゴンガスイオンとなる。
【００１７】
さらに、上記イオン注入に際してのイオン注入量は、１×１０１４個／ｃｍ２〜１×１０１６個／ｃｍ２の範囲であることが好ましい。これによって、上記メタル層内での金属原子（分子）同士の結合力が最適化され、前記メタル層のエッチング除去すべき領域を簡易にエッチング除去することができる。
【００１８】
なお、イオン注入量が１×１０１４個／ｃｍ２よりも小さいと、本発明の作用効果を奏しない場合がある。また、イオン注入量の上限値１×１０１６個／ｃｍ２は、現行のイオン注入装置に基づく制約であって、必ずしもこの値に限定されるものではない。
【発明の効果】
【００１９】
以上説明したように、本発明によれば、半導体装置の製造方法において、広範囲な材料組成のメタル層をエッチングして配線層等を形成する際の、エッチング時間の短縮化を図り、それによって加工精度の向上及びダメージの抑制を図ることが可能な新規な技術を提供することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の特徴及びその他の利点について、発明を実施するための最良の形態に基づいて説明する。
【００２１】
図６〜図１２は、本発明の半導体装置の製造方法の一例を示す工程図である。なお、本例では、半導体基板上に絶縁層を介して配線層を形成する場合について説明する。また、本例において、図１〜５に関して説明した従来技術と類似あるいは同じ構成要素に関しては、同じ参照数字を用いて表している。
【００２２】
最初に、図６に示すように、半導体基板１１を準備するとともに、この半導体基板１１上において絶縁層１２を形成する。なお、半導体基板１１としては、シリコン基板とすることができ、この際、絶縁層１２はＳｉＯ２層とすることができる。しかしながら、目的とする半導体装置の種類などに応じて、半導体基板１１及び絶縁層１２は任意の材料から構成することができ、また、これらの組み合わせも適宜設定することができる。
【００２３】
次いで、図７に示すように、絶縁層１２上にメタル層１３を形成する。メタル層１３は、以下に説明するエッチング工程を経て配線層となるので、かかる配線層と好適な材料から構成する。具体的には、電気伝導性の高いアルミニウム、金、銀、及び銅などを例示することができる。
【００２４】
なお、絶縁層１２及びメタル層１３の厚さは必要に応じて、さらには使用する材料の種類に応じて適宜設定することができるが、絶縁層１２は例えば１０ｎｍ〜１μｍとすることができ、メタル層１３は例えば０．１μｍ〜1μｍとすることができる。
【００２５】
次いで、図８に示すように、メタル層１３上にレジストパターン１４を形成し、メタル層１３の、エッチング除去すべき領域のみが露出するようにする。次いで、図９に示すように、メタル層１３に対してレジストパターン１４をマスクとしたイオン注入Ｉ／Ｉを行う。これによって、図１０に示すように、メタル層１３のレジストパターン１４から露出した部分においてイオン注入層１３Ａを形成する。
【００２６】
次いで、レジストパターン１４を介してメタル層１３にＲＩＥなどのドライエッチングを施して、イオン注入層１３Ａのみをエッチング除去する。その結果、図１１に示すように、メタル層１３の、レジストパターン１４の下方に位置する部分のみが残存してパターン化され、配線層１６となる。次いで、図１２に示すように、レジストパターン１４をアッシングなどによって除去し、半導体基板１１上に絶縁層１２を介して配線層１６が形成されてなる半導体装置を得ることができる。
【００２７】
本例では、メタル層１３の、エッチング除去すべき領域に予めイオン注入を行ってイオン注入層１３Ａを形成している。したがって、イオン注入層１３Ａでは、イオン注入の結果として金属原子（分子）間の結合力が弱められているので、エッチングレートが増大する。また、従来のようなレジストマスクを用いるような場合と比較して、前記レジストマスクを硬化及び除去する必要がない。その結果、ドライエッチング時間が短縮できるのでドライエッチングによるレジスト硬化を抑制できる。よって、レジスト除去が簡便になるのでウェハハンドリング性が向上する。
【００２８】
また、ドライエッチング本来の機能に基づき、メタル層１３の加工精度をも向上させることができ、配線層１６を、設計マージンを満足するようにして簡易に形成することができる。さらに、半導体基板のチャージアップ抑制による半導体特性変動抑制や絶縁耐圧向上等の効果も得ることができる。
【００２９】
また、メタル層１３の材料とは無関係に、上述のようなイオン注入層１３Ａを形成すれば、後のドライエッチングによって簡易にエッチングを行うことができるので、メタル層１３の材料に対して何ら制限を与えることがない。さらに、エッチング種についても限定されない。
【００３０】
なお、図９に示すイオン注入Ｉ／Ｉにおいて、使用するイオン種は希ガスイオンであることが好ましい。希ガスイオンは化学的に安定であって、イオン注入Ｉ／Ｉの際に、エッチング除去すべき領域外に含まれる場合においても、その領域が本来的に有する特性に影響を与えることがない。例えば、前記希ガスイオンが、メタル層１３の配線層１６を構成する残存領域中に含まれるような場合においても、得られた配線層１６の電気特性に対して影響を与えることがない。
【００３１】
上記希ガスとしては、入手のし易さからアルゴンを用いることが好ましい。この場合、上記イオン注入に際しては、アルゴンガスイオンとなる。
【００３２】
さらに、上記イオン注入Ｉ／Ｉに際してのイオン注入量は、１×１０１４個／ｃｍ２〜１×１０１６個／ｃｍ２の範囲であることが好ましい。これによって、メタル層１３内での金属原子（分子）同士の結合力が最適化され、比較的低エネルギーのドライエッチングによって、メタル層１３のイオン注入層１３Ａを短時間かつ簡易にエッチング除去することができる。
【００３３】
なお、イオン注入量が１×１０１４個／ｃｍ２よりも小さいと、本発明の作用効果を奏しない場合がある。また、イオン注入量の上限値１×１０１６個／ｃｍ２は、現行のイオン注入装置に基づく制約であって、必ずしもこの値に限定されるものではない。
【００３４】
図１３は、上記実施形態の変形例を示すものである。図１３は、上述した実施形態における図１０に相当するものである。上述した実施形態においては、イオン注入をメタル層１３の厚さ方向の全体に亘って注入し、イオン注入領域１３Ａの総てを除去するようにしている。しかしながら、図１３に示すように、イオン注入をメタル層１３の厚さ方向の途中まで行って、イオン注入領域１３Ａをメタル層１３の上層部のみに形成した場合においても、イオン注入領域１３Ａの金属原子（分子）同士の結合力が弱化されているので、イオン注入領域１３Ａを含むエッチング除去領域におけるエッチングレートを向上させることができ、エッチング処理時間を短縮化することができる。
【００３５】
すなわち、メタル層１３のエッチング除去領域の全体に亘ってイオン注入を行ってイオン注入化する必要はなく、前記エッチング除去領域の少なくとも一部にイオン注入領域が形成されていれば、前記エッチング除去領域のエッチング時間を短縮化することができ、加工精度の向上及びダメージの抑制という本発明の作用効果を奏することができる。
【００３６】
図１４〜図１９は、本発明の半導体装置の製造方法の他の例を示す工程図である。なお、本例では、基板上に半導体層を形成し、さらにこの半導体層上にゲート電極を形成するとともに、前記半導体層内の表面層部分にソース領域及びドレイン領域を形成して、薄膜トランジスタを形成する場合について説明する。
【００３７】
最初に、図１４に示すように、基板２１を準備するとともに、この基板２１上において半導体層２２を形成する。なお、基板２１は、従来のガラス基板の他に、プラスチック基板などを用いることもできる。
【００３８】
前記プラスチック基板としては、例えば、ポリエーテルサルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリアミド、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、又は熱可塑性ポリイミド等からなる有機基材、又はそれらの複合基材を挙げることができる。
【００３９】
また、基板２１は剛性を有するものであってもよいし、厚さが５μｍ〜３００μｍ程度の薄いフレキシブルなフィルム状のものであってもよい。フレキシブルなプラスチック基材の使用は、得ようとする半導体装置をフレキシブルなものとすることができるので、前記半導体装置をフィルムディスプレイ等として適用することができる。
【００４０】
また、半導体層２２は、例えば以下のようにして低抵抗のポリシリコン膜から形成することができる。最初に、ノンドープのアモルファスシリコン膜を、ＲＦマグネトロンスパッタリング法やＣＶＤ法等の各種の方法を用いて基板２１上に形成する。例えばＲＦマグネトロンスパッタリング法でアモルファスシリコン膜を成膜する場合には、例えば、成膜温度：室温、成膜圧力：０．２Ｐａ、ガス：アルゴンの成膜条件で成膜できる。
【００４１】
次に、レーザー照射を行って上記アモルファスシリコン膜を結晶化して低抵抗のポリシリコン膜に変化させる。レーザー照射は、上記アモルファスシリコン膜を結晶化させてポリシリコン膜（多結晶シリコン膜）にする結晶化手段であり、ＸｅＣｌエキシマレーザー、ＣＷ（Continuous Wave）レーザー等の種々のレーザーを用いて行うことができる。例えば、ＸｅＣｌエキシマレーザーを用いて結晶化を行う場合には、一例として、パルス幅：３０ｎseｃ（ＦＷＨＭ（半値幅）：full width at half-maximum）、エネルギー密度：４００ｍＪ／ｃｍ２、室温の条件下で行うことができる。
【００４２】
次に、図１５に示すように、上述のようにして形成した半導体層２２上にゲート絶縁膜２３を形成した後、図１６に示すように、メタル層２４を形成する。メタル層２３は、以下に説明するエッチング工程を経てゲート電極（層）となるので、かかるゲート電極層と好適な材料から構成する。具体的には、電気伝導性の高いアルミニウム、金、銀、及び銅などを例示することができる。
【００４３】
次いで、図１７に示すように、メタル層２４上にレジストパターン２５を形成し、このレジストパターン２５をマスクとしてイオン注入Ｉ／Ｉ−１を行い、メタル層２４のレジストパターン２５から露出した領域にイオン注入層２４Ａを形成する。次いで、レジストパターン２５を介してメタル層２４にＲＩＥなどのドライエッチングを施して、イオン注入層２４Ａのみをエッチング除去する。その結果、図１８に示すように、メタル層２４の、レジストパターン２５の下方に位置する部分のみが残存してパターン化され、ゲート電極層２６となる。なお、レジストパターン２５はアッシングなどによって除去する。
【００４４】
次いで、図１９に示すように、ゲート電極２６をマスクとしてイオン注入Ｉ／Ｉ−２を行い、ゲート絶縁膜２３を貫通させて半導体層２２の表層部分にＰなどのドーパントをイオン注入し、いわゆるセルフアラインプロセスプロセスでソース領域２２Ａ及びドレイン領域２２Ｂを形成する。これによって、目的とする薄膜トランジスタを得ることができる。
【００４５】
本例でも、メタル層２４の、エッチング除去すべき領域に予めイオン注入を行ってイオン注入層２４Ａを形成している。イオン注入層２４Ａでは、イオン注入の結果として金属原子（分子）間の結合力が弱められているので、エッチングレートが増大する。また、従来のようなレジストマスクを用いるような場合と比較して、前記レジストマスクを硬化及び除去する必要がない。その結果、ドライエッチング時間が短縮できるのでドライエッチングによるレジスト硬化を抑制できる。よって、レジスト除去が簡便になるのでウェハハンドリング性が向上する。
【００４６】
また、ドライエッチング本来の機能に基づき、メタル層２４の加工精度をも向上させることができ、ゲート電極２６を、設計マージンを満足するようにして簡易に形成することができる。さらに、半導体基板のチャージアップ抑制による半導体特性変動抑制や絶縁耐圧向上等の効果も得ることができる。
【００４７】
また、メタル層２４の材料とは無関係に、上述のようなイオン注入層２４Ａを形成すれば、後のドライエッチングによって簡易にエッチングを行うことができるので、メタル層２４の材料に対して何ら制限を与えることがない。さらに、エッチング種についても限定されない。
【００４８】
また、図１７に示すイオン注入Ｉ／Ｉ−１の好ましい要求特性は、上述した例と同様であって、使用するイオン種は希ガスイオンであることが好ましい。さらに、上記希ガスとしては、入手のし易さからアルゴンであることが好ましい。また、上記イオン注入Ｉ／Ｉ−１に際してのイオン注入量は、１×１０１４個／ｃｍ２〜１×１０１６個／ｃｍ２の範囲であることが好ましい。
【００４９】
なお、本例では特に図示しないが、得られた薄膜トランジスタのオフ電流値を低減するために、チャネル形成領域と、ソース領域２２Ａまたはドレイン領域２２Ｂとの間に低濃度に不純物元素を添加した領域（ＬＤＤ領域）を形成するようにすることもできる。
【００５０】
また、図１３に関連して説明したように、エッチング除去すべき領域の全体に亘ってイオン注入層２４Ａを形成する必要はなく、メタル層２４の上層部のみにイオン注入層２４Ａを形成しても同様の作用効果を得ることができる。
【００５１】
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。
【図面の簡単な説明】
【００５２】
【図１】従来の半導体装置の製造方法における最初の工程を示す図である。
【図２】図１に示す工程の次の工程を示す図である。
【図３】図２に示す工程の次の工程を示す図である。
【図４】図３に示す工程の次の工程を示す図である。
【図５】図４に示す工程の次の工程を示す図である。
【図６】本発明の半導体装置の製造方法の一例における最初の工程を示す図である。
【図７】図６に示す工程の次の工程を示す図である。
【図８】図７に示す工程の次の工程を示す図である。
【図９】図８に示す工程の次の工程を示す図である。
【図１０】図９に示す工程の次の工程を示す図である。
【図１１】図１０に示す工程の次の工程を示す図である。
【図１２】図１１に示す工程の次の工程を示す図である。
【図１３】上記製造方法の変形例を示す工程図である。
【図１４】本発明の半導体装置の製造方法の他の例における最初の工程を示す図である。
【図１５】図１４に示す工程の次の工程を示す図である。
【図１６】図１５に示す工程の次の工程を示す図である。
【図１７】図１６に示す工程の次の工程を示す図である。
【図１８】図１７に示す工程の次の工程を示す図である。
【図１９】図１８に示す工程の次の工程を示す図である。
【符号の説明】
【００５３】
１１  半導体基板
１２  絶縁層
１３  メタル層
１４  レジストパターン
１３Ａ  イオン注入層
１６  配線層
２１  基板
２２  半導体層
２２Ａ  ソース領域
２２Ｂ  ドレイン領域
２３  ゲート絶縁膜
２４  メタル層
２４Ａ  イオン注入層
２５  レジストパターン
２６  ゲート電極層
【図１】
2009231424.tif 000003
【図２】
2009231424.tif 000004
【図３】
2009231424.tif 000005
【図４】
2009231424.tif 000006
【図５】
2009231424.tif 000007
【図６】
2009231424.tif 000008
【図７】
2009231424.tif 000009
【図８】
2009231424.tif 000010
【図９】
2009231424.tif 000011
【図１０】
2009231424.tif 000012
【図１１】
2009231424.tif 000013
【図１２】
2009231424.tif 000014
【図１３】
2009231424.tif 000015
【図１４】
2009231424.tif 000016
【図１５】
2009231424.tif 000017
【図１６】
2009231424.tif 000018
【図１７】
2009231424.tif 000019
【図１８】
2009231424.tif 000020
【図１９】
2009231424.tif 000021