(57)【要約】【課題】光受信部に電力を供給する電源と光送信部に電力を供給する電源とが異なるタイミングで確立する場合であっても、光受信部及び光送信部に同時に電力の供給が可能な光トランシーバを提供すること。【解決手段】光トランシーバ１は、第１の電源２ａから電力の供給を受ける第１の回路８と、第２の電源２ｂから電力の供給を受ける第２の回路１０とを含み、光信号を送受し、第１の電源２ａ及び第２の電源２ｂが共に確立している場合に第１の電源２ａから第１の回路８への電力の供給を行う第１のスイッチ４と、第１の電源２ａ及び第２の電源２ｂが共に確立している場合に第２の電源２ｂから第２の回路１０への電力の供給を行う第２のスイッチ６とを備える。【選択図】図１
2009165040.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源により駆動される光送信部と、第２の電源により駆動される光受信部とを含み、光信号を送受する光トランシーバであって、
前記第１の電源と前記光送信部との間に接続され、かつ、前記第２の電源により駆動されることで、前記第１の電源から前記光送信部への電力を供給もしくは遮断する第１のスイッチと、
前記第２の電源と前記光受信部との間に接続され、かつ、前記第１の電源により駆動されることで、前記第２の電源から前記光受信部への電力を供給もしくは遮断する第２のスイッチと
を備えることを特徴とする光トランシーバ。
【請求項２】
前記第１および第２のスイッチのぞれぞれは、ＭＯＳＦＥＴと反転増幅器を含み、
前記第１のスイッチのＭＯＳＦＥＴについて、ソース、ドレインはそれぞれ前記第１の電源、前記光送信部に接続し、ゲートは前記第２の電源を入力する前記第１のスイッチの反転増幅器の出力により駆動され、
前記第２のスイッチのＭＯＳＦＥＴについて、ソース、ドレインはそれぞれ前記第２の電源、前記光受信部に接続し、ゲートは前記第１の電源を入力する前記第２のスイッチの反転増幅器の出力により駆動される、ことを特徴とする請求項１に記載の光トランシーバ。
【請求項３】
前記第１および第２のスイッチのぞれぞれは、ＭＯＳＦＥＴと昇圧回路を含み、
前記第１のスイッチのＭＯＳＦＥＴについて、ドレイン、ソースはそれぞれ前記第１の電源、前記光送信部に接続し、ゲートは前記第２の電源を入力する前記第１のスイッチの昇圧回路の出力により駆動され、
前記第２のスイッチのＭＯＳＦＥＴについて、ドレイン、ソースはそれぞれ前記第２の電源、前記光受信部に接続し、ゲートは前記第１の電源を入力する前記第２のスイッチの昇圧回路の出力により駆動される、ことを特徴とする請求項１に記載の光トランシーバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光トランシーバに関する。
【背景技術】
【０００２】
非特許文献１の光トランシーバの光受信部及び光送信部は、例えば光受信部から光送信部へのノイズの回り込みが生じないように、それぞれ別々の電源（ＶｃｃＲ、ＶｃｃＴ）から電力が供給される。また、非特許文献２の光トランシーバは、光受信部と光送信部とに共通の監視制御部を備え、光受信部と光送信部とは監視制御部を介して電気的に接続された構成となっている。
【非特許文献１】SPF MSA, p22, [online] ; ”Final SFP MSA Document in pdf format” [retrieved on 30 October 2007], Retrieved from the Internet : <URL :http://www.schelto.com/SFP/SFP%20MSA.pdf>.
【非特許文献２】Centillium Communications, p1 (“Fully integrated LDD and LIA”) [online] ; ”Apollo 2 CT-TCPMM248 Continuous Mode Optical Transceiver Chips” [retrieved on 30 October 2007],Retrieved from the Internet : <URL : http://www.centillium.com/assets/pdf/Apollo2_prodbrief_v0.65.pdf#search='apollo v0.65'>.
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、非特許文献２の光トランシーバにおいて、ＶｃｃＲがＶｃｃＴよりも先に確立する場合を考えると、ＶｃｃＲが確立しており、ＶｃｃＴが確立していない場合には、光受信部から光送信部に監視制御部を介して電流が入力し、光送信部の回路がこの電流によりラッチアップする虞がある。そこで本発明の目的は、光受信部に電力を供給する電源と光送信部に電力を供給する電源とが異なるタイミングで確立する場合であっても、光受信部及び光送信部に同時に電力の供給が可能な光トランシーバを提供することである。
【課題を解決するための手段】
【０００４】
本発明の光トランシーバは、第１の電源により駆動される光送信部と、第２の電源により駆動される光受信部とを含み、光信号を送受する光トランシーバであって、第１の電源と光送信部との間に接続され、かつ、第２の電源により制御されることで、第１の電源から光送信部へ電力を供給もしくは遮断する第１のスイッチと；第２の電源と光受信部との間に接続され、かつ、第１の電源により駆動されることで、前記第２の電源から光受信部へ電力を供給もしくは遮断する第２のスイッチとを備えることを特徴とする。
【０００５】
従って、本発明の第１及び第２のスイッチを用いれば、第１の電源と第２の電源とが異なるタイミングで確立する場合であっても、第１の電源と第２の電源とから共に電力が供給されたことに応じて第１及び第２のスイッチが導通するので、第１及び第２のスイッチは同時にオンとなり、よって、第１の電源から光送信部への電力の供給と第２の電源から光受信部への電力の供給とが同時に行われる。
【０００６】
そして、本発明では、前記第１および第２のスイッチのそれぞれは、ＭＯＳＦＥＴと反転増幅器を含み、第１のスイッチのＭＯＳＦＥＴについて、ソース、ドレインはそれぞれ第１の電源、光送信部に接続し、そのゲートは第２の電源を入力する第１のスイッチの反転増幅器の出力により駆動され、一方、第２のスイッチのＭＯＳＦＥＴについて、ソース、ドレインはそれぞれ第２の電源、光受信部に接続し、そのゲートは第１の電源を入力する第２のスイッチの反転増幅器の出力により駆動されることを特徴とする。第１及び第２のスイッチがそれぞれ対の電源により駆動されるので、光送信部、光受信部への電力の供給を同時にすることができる。
【０００７】
さらに、本発明の第１および第２のスイッチのそれぞれは、ＭＯＳＦＥＴと昇圧回路を含み、第１のスイッチのＭＯＳＦＥＴについて、ドレイン、ソースはそれぞれ第１の電源、光送信部に接続し、ゲートは第２の電源を入力する第１のスイッチの昇圧回路の出力により駆動され、第２のスイッチのＭＯＳＦＥＴについて、ドレイン、ソースはそれぞれ第２の電源、光受信部に接続し、ゲートは第１の電源を入力する第２のスイッチの昇圧回路の出力により駆動されることもできる。
【発明の効果】
【０００８】
本発明によれば、光受信部に電力を供給する電源と光送信部に電力を供給する電源とが異なるタイミングで確立する場合であっても、光受信部及び光送信部に同時に電力の供給が可能な光トランシーバが提供できる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して、本発明に係る好適な実施形態について詳細に説明する。なお、図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。図１に、光トランシーバ１の構成を示す。光トランシーバ１は、ホスト装置２に着脱可能に接続され、ホスト装置２との間で信号の送受を行う。光トランシーバ１は、第１のスイッチ４、第２のスイッチ６、第１の回路８（光送信部）及び第２の回路１０（光受信部）を備える。第１のスイッチ４及び第２のスイッチ６は、例えば、ｐ型ＭＯＳＦＥＴと反転増幅器、または、ｎ型ＭＯＳＦＥＴと昇圧回路で構成される。
【００１０】
まず、第１のスイッチ４及び第２のスイッチ６がｐ型ＭＯＳＦＥＴを含む場合を例に挙げて説明する。第１のスイッチ４は、第１の電源２ａと第１の回路８の間に接続され、かつ、第２の電源２ｂにより駆動されることで第１の電源２ａから第１の回路８への電力を供給／遮断する。第１のスイッチ４は、ｐ型のＭＯＳＦＥＴ４ａ及び反転増幅器４ｂを含む。ＭＯＳＦＥＴ４ａのソース（Ｓ）は、電源ラインＬ１を介してホスト装置２の第１の電源２ａに接続される。電源ラインＬ１へは、光トランシーバ１がホスト装置２に装着された時に第１の電源２ａへの接続が確立し、この第１の電源２ａから電圧ＶＴ０が供給される。ＭＯＳＦＥＴ４ａのゲート（Ｇ）は反転増幅器４ｂを介して第２の電源２ｂに接続されており、ＭＯＳＦＥＴ４ａのドレイン（Ｄ）は第１の回路８に接続されている。ＭＯＳＦＥＴ４ａのゲートは、第２の電源２ｂを入力する反転増幅器４ｂの出力により駆動される。
【００１１】
また、第２のスイッチ６は、第２の電源２ｂと第２の回路１０との間に接続され、かつ、第１の電源２ａにより駆動されることで第２の電源２ｂから第２の回路１０への電力を供給／遮断する。第２のスイッチ６は、ｐ型のＭＯＳＦＥＴ６ａ及び反転増幅器６ｂを含む。ＭＯＳＦＥＴ６ａのソースは、電源ラインＬ２を介してホスト装置２の第２の電源２ｂに接続される。電源ラインＬ２へは、光トランシーバ１がホスト装置２に装着された時に第２の電源２ｂへの接続が確立し、この第２の電源２ｂから電圧ＶＲ０が供給される。ＭＯＳＦＥＴ６ａのゲートは反転増幅器６ｂを介して第１の電源２ａに接続されており、ＭＯＳＦＥＴ６ａのドレインは第２の回路１０に接続されている。ＭＯＳＦＥＴ６ａのゲートは、第１の電源２ａを入力する反転増幅器６ｂの出力により駆動される。
【００１２】
第１の回路８は、監視制御回路１２、発光部制御回路１４及び発光部１６を有しており、これらは、第１のスイッチ４を介して電圧ＶＴ０の供給を受けて駆動する。監視制御回路１２は、信号ラインＬ３を介してホスト装置２に接続され、監視制御用シリアル通信信号Ｓ１をホスト装置２との間で送受可能である。監視制御回路１２は、監視制御用シリアル通信信号Ｓ１に基づいて、発光部制御回路１４及び受光部制御回路１８を統括的に制御する。信号ラインＬ３は、ホスト装置２に光トランシーバ１が装着された時にホスト装置２に接続される。
【００１３】
発光部制御回路１４は、ＬＤＤ（LD Driver）及びＡＰＣ回路（APC：Automatic Power Control）を有し、監視制御回路１２からの制御信号に応じてＡＰＣ回路等を動作させる。発光部制御回路１４は、信号ラインＬ４を介してホスト装置２に接続され、送信信号Ｓ２をホスト装置２から受信可能である。発光部制御回路１４は、送信信号Ｓ２に応じた光信号を発光部１６に発光させ、発光部１６からのモニタ信号（発光部１６の発光量を示す信号）に基づいて発光部１６の発光量を制御する。信号ラインＬ４は、ホスト装置２に光トランシーバ１が装着された時にホスト装置２に接続される。
【００１４】
発光部１６は、ＬＤ及びモニタＰＤを有し、発光部制御回路１４からの制御信号に応じて光信号を発光する。ＬＤは光信号を発光し、モニタＰＤは、ＬＤの発光量を示すモニタ信号を発光部制御回路１４に出力する。
【００１５】
第２の回路１０は、受光部制御回路１８及び受光部２０を有しており、これらは、第２のスイッチ６を介して電圧ＶＲ０の供給を受けて駆動する。受光部制御回路１８は、ＬＩＡ（Limiting Amplifier）及びＬＯＳ回路を有しており、監視制御回路１２からの制御信号に応じて動作する。受光部制御回路１８は、受光部２０からの受信信号を受けて受信信号Ｓ３を生成する。受光部制御回路１８は、信号ラインＬ５を介してホスト装置２に接続され、受信信号Ｓ３をホスト装置２に送信可能である。信号ラインＬ５は、ホスト装置２に光トランシーバ１が装着された時にホスト装置２に接続される。
【００１６】
なお、監視制御回路１２、発光部制御回路１４及び受光部制御回路１８は、トランシーバＩＣ２２に含まれている。また、光トランシーバ１の筐体はＧＮＤラインＬ６を介してホスト装置２のＧＮＤ端子に接続される。ＧＮＤラインＬ６は、ホスト装置２に光トランシーバ１が装着された時にホスト装置２のＧＮＤ端子に接続される。
【００１７】
次に、第１のスイッチ４及び第２のスイッチ６の動作を説明する。第１のスイッチ４は、第１の電源２ａ及び第２の電源２ｂが共に確立している場合であって、ＭＯＳＦＥＴ４ａのソースに電圧ＶＴ０が印可され、且つ、ＭＯＳＦＥＴ４ａのゲートにローレベルの信号が印可された場合にのみオンとなる。この場合、電圧ＶＴ０は、ＭＯＳＦＥＴ４ａのドレインを介して第１の回路８に供給される。一方、第１の電源２ａは確立しているが第２の電源２ｂが確立していない場合、または、第２の電源２ｂは確立しているが第１の電源２ａが確立していない場合には、ＭＯＳＦＥＴ４ａはオフとなり、第１の回路８に電圧は供給されない。すなわち、第１の電源２ａが確立し、第２の電源２ｂが確立していない時には、反転増幅器４ｂの電源が第１の電源２ａにより確立しているものの、反転増幅器４ｂの入力は第２の電源２ｂそのものであるので、ローレベルに設定される。従って、反転増幅器４ｂの出力はハイレベル（ほぼ第１の電源２ａの出力ＶＴ０）に維持されており、ＭＯＳＦＥＴ４ａのゲートバイアスＶＧＳはローレベル（ＶＧＳ〜０Ｖ）に設定される。よって、ＭＯＳＦＥＴ４ａはオフとなって、ＭＯＳＦＥＴ４ａのソースに提供された電圧ＶＴ０は、ＭＯＳＦＥＴ４ａのドレインに反映されない。また、第２の電源２ｂが確立し第１の電源２ａが確立しない場合には、そもそも電圧ＶＴ０が確立していないので、ＭＯＳＦＥＴ４ａのゲートの入力信号の有無に係わらずＭＯＳＦＥＴ４ａのドレインの電圧、すなわち、第１の回路８への電力は確立しない。
【００１８】
また、第２のスイッチ６は、第１の電源２ａ及び第２の電源２ｂが共に確立している場合であって、ＭＯＳＦＥＴ６ａのソースに電圧ＶＲ０が印可され、且つ、ＭＯＳＦＥＴ６ａのゲートにローレベルの信号が印可された場合にのみオンとなる。この場合、電圧ＶＲ０は、ＭＯＳＦＥＴ６ａのドレインを介して第２の回路１０に供給される。一方、第１の電源２ａは確立しているが第２の電源２ｂが確立していない場合、及び、第２の電源２ｂは確立しているが第１の電源２ａが確立していない場合には、ＭＯＳＦＥＴ６ａはオフとなり、第２の回路１０に電圧は供給されない。この場合、第２のスイッチ６の反転増幅器６ｂは、上記の第１のスイッチ４の反転増幅器４ｂと同様の働きをする。
【００１９】
図２を参照して、第１のスイッチ４及び第２のスイッチ６の動作の具体例を説明する。図２に示すＧ１は、第１の電源２ａの供給する電圧を表し、Ｇ２は、第２の電源２ｂの供給する電圧を表している。また、Ｇ３は、第１のスイッチ４を介して第１の回路８に供給される電圧を表し、Ｇ４は、第２のスイッチ６を介して第２の回路１０に供給される電圧を表している。
【００２０】
まず、第１の電源２ａ及び第２の電源２ｂが何れも確立していない状態から、第１の電源２ａのみがタイミングＡ１において確立し、この時、ＭＯＳＦＥＴ４ａのソース（および第２のスイッチ６の反転増幅器６ｂの入力）に電圧ＶＴ０が印可される。この状態では、第１のスイッチ４及び第２のスイッチ６は、何れもオフであり、電圧ＶＴ０及び電圧ＶＲ０は第１の回路８及び第２の回路１０に供給されない。次に、タイミングＡ２において、第２の電源２ｂも更に確立してＭＯＳＦＥＴ６ａのソースと第１のスイッチ４の反転増幅器４ｂの入力とに電圧ＶＲ０が印可されると、第１のスイッチ４及び第２のスイッチ６は何れもオンとなり、第１の回路８への電圧ＶＴ０の供給と、第２の回路１０への電圧ＶＲ０の供給とが同時に行われる。
【００２１】
以上説明したように、第１のスイッチ４及び第２のスイッチ６を用いれば、第１の電源２ａと第２の電源２ｂとが異なるタイミングで確立する場合であっても、第１の電源２ａと第２の電源２ｂとから共に電圧が印可されたことに応じて第１のスイッチ４及び第２のスイッチ６が同じタイミングで導通する（オンとなる）ので、第１の電源２ａから第１の回路８への電力の供給と第２の電源２ｂから第２の回路１０への電力の供給とが同時に行われる。
【００２２】
以上の説明では、第１のスイッチ４および第２のスイッチ６のそれぞれが、ｐ型ＭＯＳＦＥＴとそのゲートに接続される反転増幅器を備えている例（光トランシーバ１）を説明したが、本願は、その例に制限されない。例えば、図３に示すような、ｎ型のＭＯＳＦＥＴ４１ａと昇圧回路４１ｂとを有する第１のスイッチ４１を光トランシーバ１の第１のスイッチ４に換えて備え、且つ、ｎ型のＭＯＳＦＥＴ６１ａと昇圧回路６１ｂとを有する第２のスイッチ６１を光トランシーバ１の第２のスイッチ６に換えて備えた光トランシーバ１ａであっても、光トランシーバ１による上記説明と同様の効果を奏することが可能である。光トランシーバ１ａは、第１のスイッチ４１および第２のスイッチ６１を除いて光トランシーバ１と同様の構成を有する。第１のスイッチ４１及び第２のスイッチ６１のうち例えば第１のスイッチ４１について詳細に説明すると、ＭＯＳＦＥＴ４１ａのドレインは第１の電源２ａに接続され、ソースは第１の回路８に接続され、ゲートは昇圧回路４１ｂの出力を受ける（第２の電源２ｂを入力する昇圧回路４１ｂの出力により駆動される）。
【００２３】
昇圧回路４１ｂは、その電力を第１の電源２ａに仰ぎ、また昇圧回路４１ｂの入力は第２の電源２ｂに接続されている。ここで、第１の電源２ａが確立し、第２の電源２ｂが未定の（確立していない）場合を考えると、ＭＯＳＦＥＴ４１ａのドレインには電圧ＶＴ０が印加されているものの、昇圧回路４１ｂに入力される第２の電源２ｂが未定であるので、昇圧回路４１ｂの出力はローレベルのままである。従って、ＭＯＳＦＥＴ４１ａのゲートバイアスＶＧＳもローレベルに維持されるのでＭＯＳＦＥＴ４１ａはオフ状態となり、電圧ＶＴ０はＭＯＳＦＥＴ４１ａのソースに反映されない。ついで、第２の電源２ｂが確立すると、昇圧回路４１ｂの入力がハイレベルとなり昇圧回路４１ｂの出力もハイレベルに遷移する。すると、ＭＯＳＦＥＴ４１ａのゲートバイアスＶＧＳがハイレベルに維持されるので、ＭＯＳＦＥＴ４１ａは導通し、ＭＯＳＦＥＴ４１ａのドレインに供給された電圧ＶＴ０がＭＯＳＦＥＴ４１ａのソースに反映される。
【００２４】
この時、ＭＯＳＦＥＴ４１ａは導通するので、ＭＯＳＦＥＴ４１ａのソース電位は、ドレインバイアスＶＴ０を僅かに下回る程度（０．１〜０．３Ｖ）にしか過ぎず、すなわちＶＴ０−（０．１〜０．３Ｖ）程度である。従って、ＭＯＳＦＥＴ４１ａを十分に導通させる（オン状態を維持する）には、このソース電位に対してゲート電位を十分に高くするために、昇圧回路４１ｂの入力に加えられた電位ＶＲ０を、昇圧回路４１ｂにより昇圧した上でＭＯＳＦＥＴ４１ａのゲートに提供する必要がある。
【００２５】
また、第２のスイッチ６１について、ＭＯＳＦＥＴ６１ａのドレインは第２の電源２ｂに接続され、ソースは第２の回路１０に接続され、ゲートは昇圧回路６１ｂの出力を受ける（第１の電源２ａを入力する昇圧回路６１ｂの出力により駆動される）。第２のスイッチ６１についても上記の第１のスイッチ４１と同様の機能が提供される。
【００２６】
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【図面の簡単な説明】
【００２７】
【図１】実施形態に係る光トランシーバの構成を示す図である。
【図２】実施形態に係る光トランシーバの動作を説明するための図である。
【図３】他の実施形態に係る光トランシーバの構成を示す図である。
【符号の説明】
【００２８】
１，１ａ…光トランシーバ、２…ホスト装置、２ａ…第１の電源、２ｂ…第２の電源、４，４１…第１のスイッチ、６，６１…第２のスイッチ、４ａ，４１ａ，６ａ，６１ａ…ＭＯＳＦＥＴ、４ｂ，６ｂ…反転増幅器、４１ｂ，６１ｂ…昇圧回路、８…第１の回路、１０…第２の回路、１２…監視制御回路、１４…発光部制御回路、１６…発光部、１８…受光部制御回路、２０…受光部、２２…トランシーバＩＣ、Ｌ１，Ｌ２…電源ライン、Ｌ３，Ｌ４，Ｌ５…信号ライン、Ｌ６…ＧＮＤライン、Ｓ１…監視制御用シリアル通信信号、Ｓ２…送信信号、Ｓ３…受信信号
【図１】
2009165040.tif 000003
【図２】
2009165040.tif 000004
【図３】
2009165040.tif 000005