(57)【要約】【課題】ラビング処理の際に生じるラビング不良領域を低減することができる液晶表示装置及びその製造方法を提供することを目的とする。【解決手段】画素ＰＸがデルタ配列された液晶表示装置１において、アレイ基板３は、複数の走査線Ｙと、前記走査線Ｙに交差する複数の信号線Ｘと、前記走査線Ｙと前記信号線Ｘの交差位置近傍において各画素ＰＸに対応して配置された複数の薄膜トランジスタ１３と、前記各薄膜トランジスタ１３に接続されている複数の画素電極９と、前記複数の画素電極９を覆って形成されラビング処理が施された配向膜３３と、を備え、前記複数の信号線Ｘは、デルタ配列された前記画素ＰＸに沿って蛇行して列方向に延びており、前記信号線Ｘの角部１０が切除され、前記ラビング処理におけるラビング布の擦り付け方向Ｄに沿う傾斜部１０ａが形成されていることを特徴とする。【選択図】図２
2009058879.tif 000002
【特許請求の範囲】
【請求項１】
アレイ基板と、対向基板と、前記アレイ基板及び前記対向基板の間に保持された液晶層とを備えた液晶表示装置において、
前記アレイ基板は、画像を表示する表示領域において複数の画素がデルタ配列されており、複数の走査線と、前記走査線に交差する複数の信号線と、前記走査線と前記信号線の交差位置近傍において各画素に対応して配置された複数の薄膜トランジスタと、前記各薄膜トランジスタに接続されている複数の画素電極と、前記複数の画素電極を覆って形成されラビング処理が施された配向膜と、を備え、
前記複数の信号線は、デルタ配列された前記画素に沿って蛇行して列方向に延びており、前記信号線の蛇行部分の角部において、前記ラビング処理におけるラビング方向に沿う傾斜部が形成されていることを特徴とする液晶表示装置。
【請求項２】
アレイ基板と、対向基板と、前記アレイ基板及び前記対向基板の間に保持された液晶層とを備えた液晶表示装置において、
前記アレイ基板は、画像を表示する表示領域において複数の画素がデルタ配列されており、複数の走査線と、前記走査線に交差する複数の信号線と、前記走査線と信号線とを絶縁する層間絶縁膜と、前記走査線と前記信号線の交差位置近傍において各画素に対応して配置された複数の薄膜トランジスタと、前記信号線を覆って形成された樹脂膜と、前記各薄膜トランジスタに接続されている複数の画素電極とを備え、
前記複数の信号線は、デルタ配列された前記画素に沿って蛇行して列方向に延びており、前記層間絶縁膜上において前記信号線の側辺に隣接して段差調整用絶縁膜が形成されていることを特徴とする液晶表示装置。
【請求項３】
前記アレイ基板は、前記走査線と略平行な複数の補助容量線を備え、
前記補助容量線と交差する位置に前記段差調整用絶縁膜が形成されていることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記アレイ基板は、前記複数の画素電極を覆って形成されラビング処理が施された配向膜を備え、
前記信号線の蛇行部分の角部において、前記ラビング処理におけるラビング方向に沿う傾斜部が形成されていることを特徴とする請求項２又は３に記載の液晶表示装置。
【請求項５】
アレイ基板と、対向基板と、前記アレイ基板及び前記対向基板の間に保持された液晶層とを備え、画像を表示する表示領域において複数の画素がデルタ配列されているとともに、前記アレイ基板上に複数の走査線及び前記走査線に交差しデルタ配列された前記画素に沿って蛇行して列方向に延びる複数の信号線を形成し、前記走査線と前記信号線の交差位置近傍において各画素に対応して配置された複数の薄膜トランジスタ及び前記各薄膜トランジスタに接続されている複数の画素電極を形成し、前記複数の画素電極を覆って配向膜を形成した液晶表示装置の製造方法において、
前記複数の信号線には、蛇行部分の角部において所定の角度を有する傾斜部が形成され、この傾斜部に沿って前記配向膜にラビング処理を施すことを特徴とする液晶表示装置の製造方法。
【請求項６】
アレイ基板と、対向基板と、前記アレイ基板及び前記対向基板の間に保持された液晶層とを備え、画像を表示する表示領域において複数の画素がデルタ配列されているとともに、前記アレイ基板上に複数の走査線及び前記走査線に交差しデルタ配列された前記画素に沿って蛇行して列方向に延びる複数の信号線を形成し、前記走査線と前記信号線の交差位置近傍において各画素に対応して配置された複数の薄膜トランジスタ及び前記信号線を覆う樹脂膜を介して配置され前記各薄膜トランジスタに接続されている複数の画素電極を形成した液晶表示装置の製造方法において、
前記信号線の側辺に隣接して段差調整用絶縁膜を形成した後に前記信号線と前記段差調整用絶縁膜とを前記樹脂層にて被覆することを特徴とする液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アレイ基板上にデルタ配列の画素が形成された液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、走査線及び信号線の交差位置近傍に各画素電極の電位を設定するスイッチング素子をそれぞれ配置したアクティブマトリクス型液晶表示装置の実用化が図られ、残像が少なく、高コントラストの画像が得られ、反応速度が速いことからこの液晶表示装置は広く普及している。このような液晶表示装置において、視角依存性が少なく優れた色再現性を発揮し滑らかな映像表示を実現する手段として、表示領域を構成する画素をデルタ配列することが知られている（例えば、特許文献１参照）。
【０００３】
しかしながら、画素をデルタ配列した場合、信号線が画素に沿ってジグザグ状に形成され、ラビング処理を行う配向膜の表面が信号線に対応する凹凸形状をなしているため、該凹凸形状の影響を受けてラビング処理の際にラビング不良領域が生じやすい。このラビング不良領域では、液晶分子の配向状態が不均一となって、コントラストの低下や表示ムラが生じ光学特性が損なわれることとなり、歩留まり悪化の原因となっている。
【０００４】
特に、ＤＳＣ（Digital Still Camera）、DCV（Digital Video Camera）など携帯品に使用される液晶表示装置では、小型・軽量化の要求が高いことから、信号線や走査線などの画素を構成する各要素を高い集積率で形成されているが、このような場合、上記のラビング不良領域に起因する問題がより顕著になる。
【特許文献１】特開２００５−１２１９５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は上記問題に鑑みてなされたものであり、ラビング処理の際に生じるラビング不良領域を低減することができる液晶表示装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の液晶表示装置は、アレイ基板と、対向基板と、前記アレイ基板及び前記対向基板の間に保持された液晶層とを備えた液晶表示装置において、前記アレイ基板は、画像を表示する表示領域において複数の画素がデルタ配列されており、複数の走査線と、前記走査線に交差する複数の信号線と、前記走査線と前記信号線の交差位置近傍において各画素に対応して配置された複数の薄膜トランジスタと、前記各薄膜トランジスタに接続されている複数の画素電極と、前記複数の画素電極を覆って形成されラビング処理が施された配向膜と、を備え、前記複数の信号線は、デルタ配列された前記画素に沿って蛇行して列方向に延びており、前記信号線の蛇行部分の角部において、前記ラビング処理におけるラビング方向に沿う傾斜部が形成されていることを特徴とする。
【０００７】
また、本発明の液晶表示装置は、アレイ基板と、対向基板と、前記アレイ基板及び前記対向基板の間に保持された液晶層とを備えた液晶表示装置において、前記アレイ基板は、画像を表示する表示領域において複数の画素がデルタ配列されており、複数の走査線と、前記走査線に交差する複数の信号線と、前記走査線と信号線とを絶縁する層間絶縁膜と、前記走査線と前記信号線の交差位置近傍において各画素に対応して配置された複数の薄膜トランジスタと、前記信号線を覆って形成された樹脂膜と、前記各薄膜トランジスタに接続されている複数の画素電極とを備え、前記複数の信号線は、デルタ配列された前記画素に沿って蛇行して列方向に延びており、前記層間絶縁膜上において前記信号線の側辺に隣接して段差調整用絶縁膜が形成されていることを特徴とする。
【０００８】
さらに、本発明の液晶表示装置の製造方法は、アレイ基板と、対向基板と、前記アレイ基板及び前記対向基板の間に保持された液晶層とを備え、画像を表示する表示領域において複数の画素がデルタ配列されているとともに、前記アレイ基板上に複数の走査線及び前記走査線に交差しデルタ配列された前記画素に沿って蛇行して列方向に延びる複数の信号線を形成し、前記走査線と前記信号線の交差位置近傍において各画素に対応して配置された複数の薄膜トランジスタ及び前記各薄膜トランジスタに接続されている複数の画素電極を形成し、前記複数の画素電極を覆って配向膜を形成した液晶表示装置の製造方法において、前記複数の信号線には、蛇行部分の角部において所定の角度を有する傾斜部が形成され、この傾斜部に沿って前記配向膜にラビング処理を施すことを特徴とする。
【０００９】
さらにまた、本発明の液晶表示装置の製造方法は、アレイ基板と、対向基板と、前記アレイ基板及び前記対向基板の間に保持された液晶層とを備え、画像を表示する表示領域において複数の画素がデルタ配列されているとともに、前記アレイ基板上に複数の走査線及び前記走査線に交差しデルタ配列された前記画素に沿って蛇行して列方向に延びる複数の信号線を形成し、前記走査線と前記信号線の交差位置近傍において各画素に対応して配置された複数の薄膜トランジスタ及び前記信号線を覆う樹脂膜を介して配置され前記各薄膜トランジスタに接続されている複数の画素電極を形成した液晶表示装置の製造方法において、前記信号線の側辺に隣接して段差調整用絶縁膜を形成した後に前記信号線と前記段差調整用絶縁膜とを前記樹脂層にて被覆することを特徴とする。
【発明の効果】
【００１０】
以上のように、本発明によれば、ラビング処理の際に生じるラビング不良領域を低減して、コントラストの低下や表示ムラ等の画質欠陥の少ない高品質な液晶表示装置及びその製造方法を得ることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の一実施形態について図面を参照して説明する。
【００１２】
図１は、本発明の一実施形態における液晶表示装置１の構成を概略的に示す回路図であり、図２は同液晶表示装置１においてデルタ配列された画素の平面構造を概略的に示す図であり、図３は同液晶表示装置１におけるスイッチング素子及び補助容量の構成を示す図２のＡ−Ｂ線断面図であり、図４は同液晶表示装置１における信号線Ｘ及び走査線Ｙの構成を示す図２のＣ−Ｃ線断面図である。
【００１３】
この液晶表示装置１は、図１乃至図３に示すように、ガラスなどの絶縁性の透明基板４、６を用いて形成されたアレイ基板３及び対向基板５と、両基板３、５の間に保持された液晶層７とを含んで構成され、アレイ基板３には画像を表示する表示領域ＤＳＰにおいてデルタ配列された複数の画素ＰＸを備えている。
【００１４】
これらの画素ＰＸは、赤色用画素ＰＸＲ、緑色用画素ＰＸＧ、青色用画素ＰＸＢの３種類からなり、アレイ基板３の行方向に沿って直線的な画素列を形成するとともに、列方向に沿って１／２ピッチずつずれたジグザグのデルタ配列された画素列を形成している。
【００１５】
また、アレイ基板３には、表示領域ＤＳＰにおいて、各画素ＰＸに対応して複数の画素電極９が形成されているとともに、対向基板５には、デルタ配列された全ての画素電極９に対向するように配置された単一の対向電極１１を備えている。なお、ＰＬ１、ＰＬ２は、アレイ基板３及び対向基板５に貼付された偏光板である。
【００１６】
アレイ基板３は、表示領域ＤＳＰにおいて、図１に示すように、ｍ×ｎ個の画素電極９、ｎ本の走査線Ｙ（Ｙ１〜Ｙｎ）、ｍ本の信号線Ｘ（Ｘ１〜Ｘｍ）、ｍ×ｎ個のスイッチング素子１３、ｎ本の補助容量線ＡＹを備え、表示領域ＤＳＰの周辺領域において、ｎ本の走査線Ｙに順次走査信号を供給する（た）走査線駆動回路５０、ｍ本の信号線Ｘに映像信号を供給する信号線駆動回路５２、及びこれらの駆動回路５０、５２を制御するコントローラ５４を備え、各行の画素電極９は、スイッチング素子１３を介して供給される映像信号に応じた画素電位にそれぞれ設定される。
【００１７】
走査線Ｙは、厚さが０．３μｍ程度のＡｌ、Ｍｏ、Ｗの単体あるい合金などからなり、画素電極９の行に沿ってそれぞれ直線状に形成されている。信号線Ｘは、厚さが０．７μｍ程度のＡｌ、Ｍｏ、Ｗの単体あるいは合金などからなり、デルタ配列された画素電極９の列に沿ってジグザグ状に蛇行して形成され、蛇行部分の角部１０において傾斜部１０ａが形成されている。
【００１８】
より詳細には、信号線Ｘは、図２に示すように、信号線Ｘの角部１０が、後述する配向膜３３を形成するためのラビング処理の際にラビング布を擦り付ける方向（ラビング方向）Ｄに沿って切除されており、該方向Ｄに沿う傾斜部１０ａをなしている。この傾斜部１０ａは、例えば４５°の角度に設定されている。
【００１９】
スイッチング素子１３は、図３に示すように、ポリシリコン膜によって形成された半導体層１５を有するｎチャネル型の薄膜トランジスタであって、各々対応走査線Ｙ及び対応信号線Ｘの交差位置近傍に配置されており各画素電極９に対応づけられている。半導体層１５は、ガラス基板４上に配置されたアンダーコーティング層上に配置され、チャネル領域１５Ｃの両側にそれぞれ不純物をドープすることによって形成されたドレイン領域１５Ｄ及びソース領域１５Ｓを有している。
【００２０】
このスイッチング素子１３は、ゲート電極１７、ドレイン電極１９、及び、ソース電極２１を備えている。
【００２１】
ゲート電極１７は、走査線Ｙと一体に形成され、ゲート絶縁膜２３を介して半導体層１５に対向して配置されており、層間絶縁膜２５によって覆われている。
【００２２】
ドレイン電極１９及びソース電極２１は、半導体層１５のドレイン領域１５Ｄとソース領域１５Ｓに電気的に接続された電極であって、ドレイン電極１９は、層間絶縁膜２５上に形成された信号線Ｘの一部に接続され、ソース電極２１は、層間絶縁膜２５上に形成された上部ソース電極２２に接続されている。
【００２３】
層間絶縁膜２５上には、図４に示すように、信号線Ｘの側辺に隣接して段差調整用絶縁膜４０が形成されている。この段差調整用絶縁膜４０は、信号線Ｘより薄く設けられ、例えば、厚さが０．６μｍ程度の絶縁膜からなり、層間絶縁膜２５とその上に形成された信号線Ｘとの間に生じる急峻な段差を緩和するものである。
【００２４】
上部ソース電極２２は、層間絶縁膜２５、信号線Ｘ、段差調整用絶縁膜４０及び上部ソース電極２２を覆う絶縁性の樹脂層２９に形成されたコンタクトホールを介して画素電極９に電気的に接続されており、これにより、スイッチング素子１３は、走査線Ｙ及び信号線Ｘに接続され、走査線Ｙからの駆動電圧により導通し、信号線Ｘからの信号電圧を画素電極９に印加する。
【００２５】
補助容量線ＡＹは、厚さが０．３μｍ程度のＡｌ、Ｍｏ、Ｗの単体あるい合金などからなり、各々補助容量ＣＳを構成するよう補助容量電極３１に容量結合して走査線Ｙと略平行に形成されている。詳細には、補助容量電極３１は、不純物ドープされたポリシリコン膜によって形成されており、半導体層１５と同層のアンダーコーティング層上に配置されている。また、補助容量電極３１は、ゲート絶縁膜２３及び層間絶縁膜２５を貫通するコンタクトホールを介して上部ソース電極２２に電気的に接続されており、これにより、スイッチング素子１３のソース電極２１、画素電極９、及び補助容量電極３１は、同電位となる。一方、補助容量線ＡＹは、その少なくとも一部がゲート絶縁膜２３を介して補助容量電極３１に対向配置され、所定電位に設定されている。このような構造により、補助容量ＣＳが形成される。
【００２６】
樹脂層２９は、厚さが２μｍ程度の厚型の光透過性樹脂からなり、互いに異なる色、例えば赤色、緑色、青色といった３原色にそれぞれ着色された着色層２９Ｒ、２９Ｇ、２９Ｂを含んで構成されカラーフィルター層を形成している。
【００２７】
これら赤色着色層２９Ｒ、緑色着色層２９Ｇ及び青色着色層２９Ｂは、例えば図２及び図３に示すように配列され、それぞれ赤色用画素ＰＸＲ、緑色用画素ＰＸＧ、青色用画素ＰＸＢの各画素電極９に割当てられている。
【００２８】
そして、樹脂層２９上には、黒色樹脂などの有色樹脂からなる柱状スペーサ３５が形成され、複数の画素電極９全体を覆うように形成された配向膜３３が形成されている。
【００２９】
この配向膜３３は、ポリイミド樹脂などから形成された配向樹脂膜の表面を基布にパイルを植え付けてなるラビング布によって、例えば、図２において矢符Ｄで示す方向に擦りつける、いわゆるラビング処理を行い、多数の微細な傷がラビング布の擦り付け方向に延びるように形成され、この傷の延びる方向に液晶層７に含まれる液晶分子を配向させる。
【００３０】
一方、対向基板５は、表示領域ＤＳＰにおいて、透明基板６上に形成された対向電極１１と、この対向電極１１を覆う配向膜３４などを有している。対向電極１１は、ＩＴＯ等の光透過性導電部材によって形成されている。配向膜３４は、液晶層７に含まれる液晶分子を対向基板５に対して所定方向に配向する。
【００３１】
上記のようなアレイ基板３と対向基板５とをそれぞれの配向膜３３、３４を対向して配置したとき、柱状スペーサ３５が両基板３、５の間に所定のギャップを形成し、このギャップに液晶組成物が封入され液晶層７を構成している。
【００３２】
以上のように、本発明では、信号線Ｘの角部１０は切除されラビング布を擦り付ける方向Ｄに沿う傾斜部１０ａが形成されていることにより、信号線Ｘの角部１０を切除していない場合に比べ、信号線Ｘの角部１０において生じるラビング不良を抑えることができる。
【００３３】
また、信号線Ｘや走査線Ｙやスイッチング素子１３など画素ＰＸを構成する各要素において信号線Ｘは他の構成要素に比べ肉厚であることから、ラビング処理が行われる配向樹脂膜の表面には、信号線Ｘに起因した高い段差が生じ、特に、信号線Ｘと補助容量線ＡＹとの交差位置Ｐにおいて配向樹脂膜に生じる隆起がより高くなり、これらの位置でラビング不良が生じやすいが、本発明では、信号線Ｘに沿って段差調整用絶縁膜４０が配設され、急峻な段差が緩和され緩やかな段差になっているため、ラビング布で擦りつける際にラビング布表面が追従しやすくラビング不良が起こりにくい。
【００３４】
さらに、この構成と上記した傾斜部１０ａを設けた構成とを組み合せることにより、ラビング不良をより一層効果的に抑制することが可能となる。
【００３５】
なお、上記実施形態においては、カラーフィルター層を形成する着色層２９Ｒ，２９Ｇ，２９Ｂをアレイ基板３側に設けた場合について説明したが、このカラーフィルター層を対向基板５側に配置するように構成することも可能である。
【図面の簡単な説明】
【００３６】
【図１】本発明の一実施形態における液晶表示装置の構成を概略的に示す回路図である。
【図２】図１の液晶表示装置においてデルタ配列された画素の平面構造を概略的に示す図である。
【図３】図２のＡ−Ｂ線断面図である。
【図４】図２のＣ−Ｃ線断面図である。
【符号の説明】
【００３７】
１…液晶表示装置
３…アレイ基板
４、６…透明基板
５…対向基板
７…液晶層
９…画素電極
１０…角部
１０ａ…傾斜部
１１…対向電極
１３…スイッチング素子
２３…ゲート絶縁膜
２５…層間絶縁膜
２９…樹脂膜
３３、３４…配向膜
４０…段差調整用絶縁膜
Ｄ…擦りつけ方向
ＡＹ…補助容量線
ＤＳＰ…表示領域
ＰＸ…画素
ＣＳ…補助容量
【図１】
2009058879.tif 000003
【図２】
2009058879.tif 000004
【図３】
2009058879.tif 000005
【図４】
2009058879.tif 000006