(57)【要約】【課題】磁気ヘッドの浮上量調節を高速に行うことができ、且つ、均一な応答特性を有するヘッドスライダ、当該ヘッドスライダを備えた磁気ディスク装置、及び、当該ヘッドスライダの製造方法を提供することを目的とする。【解決手段】本発明のヘッドスライダは、スライダ基板と、前記スライダ基板の端部に設けられ、圧電素子を備えるアクチュエータと、前記アクチュエータを挟んで前記スライダ基板と反対側に配置された磁気ヘッドとを有する。そして更に、前記圧電素子は、前記スライダ基板と前記磁気ヘッドを結ぶ第１の方向に沿って分極した圧電体と、前記圧電体に対して前記第１の方向と交差する第２の方向に沿って電界を加える電極とを備える。【選択図】図５
2009230847.tif 000002
【特許請求の範囲】
【請求項１】
スライダ基板と、
前記スライダ基板の端部に設けられ、圧電素子を備えるアクチュエータと、
前記アクチュエータを挟んで前記スライダ基板と反対側に配置された磁気ヘッドと
を備え、
前記圧電素子は、前記スライダ基板と前記磁気ヘッドを結ぶ第１の方向に沿って分極した圧電体と、前記圧電体に対して前記第１の方向と交差する第２の方向に沿って電界を加える電極とを有する
ことを特徴とするヘッドスライダ。
【請求項２】
前記第２の方向は、前記第１の方向に対して垂直の方向である
ことを特徴とする請求項１に記載のヘッドスライダ。
【請求項３】
前記電界の印加によって前記アクチュエータが歪み、前記磁気ヘッドを前記第２の方向の方向に移動させる
ことを特徴とする請求項２に記載のヘッドスライダ。
【請求項４】
前記電極が板状の部分を含み、
前記板状の部分は、前記浮上面に沿った上下の主面と、前記上下の主面の間隔によって画定される厚さとを有する
ことを特徴とする請求項１乃至３のいずれか一項に記載のヘッドスライダ。
【請求項５】
前記圧電体が前記電極の間に複数並んで存在し、隣り合う前記圧電体の分極方向が互いに反対方向を向いている
ことを特徴とする請求項１乃至４のいずれか一項に記載のヘッドスライダ。
【請求項６】
前記電極が、導電材料からなる表面の部分と、前記導電材料よりもヤング率が低い内側の部分とを有する
ことを特徴とする請求項１乃至５のいずれか一項に記載のヘッドスライダ。
【請求項７】
前記電極と前記基板との間に、前記圧電体を分極させるための下地電極層を有し、
前記下地電極層と前記電極との間に、前記電極と接する下地絶縁層が設けられている
ことを特徴とする請求項１乃至６のいずれか１つに記載のヘッドスライダ。
【請求項８】
前記アクチュエータと前記磁気ヘッドとの間に、前記アクチュエータと前記磁気ヘッドとを電気的に分離する絶縁層を有し、
前記絶縁層と隣接する位置に、ピエゾ抵抗効果を有する材料からなるセンサが設けられている
ことを特徴とする付記１乃至７のいずれか１つに記載のヘッドスライダ。
【請求項９】
ヘッドスライダを備える磁気ディスク装置であって、
前記ヘッドスライダは、
スライダ基板と、
前記スライダ基板の端部に設けられ、圧電素子を備えるアクチュエータと、
前記アクチュエータを挟んで前記スライダ基板と反対側に配置された磁気ヘッドと
を備え、
前記圧電素子は、前記スライダ基板と前記磁気ヘッドを結ぶ第１の方向に沿って分極した圧電体と、前記第１の方向と交差する第２の方向に沿って前記圧電体に電界を加える電極とを有する
ことを特徴とする磁気ディスク装置。
【請求項１０】
基板の上方に、下部電極層、圧電材料を主材料として含む圧電体層および上部電極層を順次形成する工程と、
前記下部電極層と前記上部電極層との間に電圧を印加して、前記圧電材料を分極させる工程と、
前記上部電極を除去する工程と、
次いで、前記圧電材料層に複数の溝を形成する工程と、
前記溝の内部に導電材料を埋め込み、前記圧電体層に電界を印加する電極を形成する工程と、
次いで、磁気ヘッドを形成する工程と
を有することを特徴とするヘッドスライダの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気ディスク装置に使用されるヘッドスライダ、磁気ディスク装置および当該ヘッドスライダの製造方法に関し、特に、磁気ディスク表面に対する磁気ヘッドの浮上量を高速に制御することが可能なヘッドスライダなどに関する。
【背景技術】
【０００２】
磁気ディスク装置（HDD：Hard Disk Drive）においては、磁気ディスク、磁気ヘッドおよび信号処理等の技術改良によって、非常に高い伸び率で記録データの大容量化が進み、磁気ディスクのトラックが狭ピッチ化している。このような状況下において、ヘッドスライダと磁気ディスクの間隔、すなわち磁気ディスク表面に対する磁気ヘッドの浮上量が非常に小さくなってきている。そのため、当該浮上量の制御を高精度に且つ高速に制御することが要求される。
【０００３】
磁気ヘッドの浮上量を高精度に調節する手法としては、ヘッドスライダの内部にヒータを搭載し、当該ヒータの熱膨張によってヘッドスライダの浮上面を突出させる技術が知られている。また、その他に、ヘッドスライダに圧電素子を搭載し、当該圧電素子の変位を利用して磁気ヘッドの位置を変位させる技術も知られている。
【特許文献１】特開２００６−１２３７７号公報
【特許文献２】特開２０００−３４８３２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ヘッドスライダの内部にヒータを搭載した技術では、ヒータが熱膨張する現象を利用しているため、応答速度が遅いという問題がある。また、他方の技術では、製造を行う際に、スライダ基板に圧電素子を貼り付けているため、均一な応答特性を有するヘッドスライダを製造することが難しいという問題がある。
【０００５】
本発明は、上記の問題点に鑑みてなされたものであり、磁気ヘッドの浮上量調節を高速に行うことができ、且つ、均一な応答特性を有するヘッドスライダ、当該ヘッドスライダを備えた磁気ディスク装置、及び、当該ヘッドスライダの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の課題を解決するために、本発明では、以下の手段を採用する。
【０００７】
すなわち、本発明の一観点によれば、本発明のヘッドスライダは、スライダ基板と、前記スライダ基板の端部に設けられ、圧電素子を備えるアクチュエータと、前記アクチュエータを挟んで前記スライダ基板と反対側に配置された磁気ヘッドとを有する。そして更に、前記圧電素子は、前記スライダ基板と前記磁気ヘッドを結ぶ第１の方向に沿って分極した圧電体と、前記圧電体に対して前記第１の方向と交差する第２の方向に沿って電界を加える電極とを備えることを特徴とする。
【０００８】
また、本発明の他の観点によれば、本発明の磁気ディスク装置は、ヘッドスライダを備える磁気ディスク装置であって、前記ヘッドスライダは、スライダ基板と、前記スライダ基板の端部に設けられ、圧電素子を備えるアクチュエータと、前記アクチュエータを挟んで前記スライダ基板と反対側に配置された磁気ヘッドとを備える。そして更に、前記圧電素子は、前記スライダ基板と前記磁気ヘッドを結ぶ第１の方向に沿って分極した圧電体と、前記第１の方向と交差する第２の方向に沿って前記圧電体に電界を加える電極とを有することを特徴とする。
【０００９】
また、本発明の他の観点によれば、本発明のヘッドスライダの製造方法は、基板の上方に、下部電極層、圧電材料を主材料として含む圧電体層および上部電極層を順次形成する工程と、前記下部電極層と前記上部電極層との間に電圧を印加して、前記圧電材料を分極させる工程と、前記上部電極を除去する工程と、次いで、前記圧電材料層に複数の溝を形成する工程と、前記溝の内部に導電材料を埋め込み、前記圧電体層に電界を印加する電極を形成する工程と、次いで、磁気ヘッドを形成する工程とを有することを特徴とする。
【発明の効果】
【００１０】
このような構成にすることにより、本発明の実施の形態によれば、磁気ヘッドの浮上量調節を高速に行うことができると共に、均一な応答特性を有するヘッドスライダを提供することが可能となる。また、当該ヘッドスライダを搭載した磁気ディスク装置を提供することが可能となる。更には、このようなヘッドスライダを半導体形成プロセスのみで簡易に製造することが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態を、図面を参照しながら詳細に説明する。なお、本実施の形態は例示であり、本発明はこれに示された構成に限定されない。
【実施例１】
【００１２】
−磁気ディスク装置−
図１に示した磁気ディスク装置１は、外装として図に示すようなハウジング２を有する。ハウジング２の内部には、回転軸３に装着されて回転する磁気ディスク４と、磁気ディスク４に対して情報記録と情報再生を行う磁気ヘッドが搭載されたヘッドスライダ５とが設けられている。また、ハウジング２の内部には、ヘッドスライダ５を保持するサスペンション６と、アーム軸７を中心に磁気ディスク４の表面に沿ってサスペンション６を移動させるキャリッジアーム８と、キャリッジアーム８を駆動する電磁アクチュエータ９等が設けられている。ハウジング２にはカバー（図示せず）が取り付けられ、ハウジング２とカバーで形成された内部空間に上述の構成部品が収容される。
【００１３】
磁気ディスク装置１は更に、図２に示すように、磁気ディスク装置１の動作を制御する制御回路部１０を有する。制御回路部１０は、例えばハウジング２内部に設けられたコントロールボード（不図示）上に搭載される。制御回路部１０は、図２に示すように、ＣＰＵ（Central Processing Unit）１２、ＣＰＵ１２が処理するデータ等を一時的に記憶させておくＲＡＭ（Random Access Memory）１４、制御用のプログラム等を格納するＲＯＭ（Read Only Memory）１５、外部に対して信号の入出力を行う入出力回路１９、これらの回路間で信号を伝送するバス１７等から構成される。
【００１４】
また、図２に示すように、スライダ５はセラミック基板５ａに形成された磁気ヘッド５ｈを有する。磁気ヘッド５ｈは、例えば、制御回路部１０内の入出力回路１９と配線１１ａ，１１ｂによって接続され、磁気ディスク４への情報の記録（ライト動作）及び磁気ディスク４に記憶された情報の再生（リード動作）を行う。このリード動作またはライト動作を行なう際に、電磁アクチュエータ９によってキャリッジアーム８が駆動され、磁気ヘッド５ｂを磁気ディスク４上の所望のトラックに移動する。
【００１５】
−磁気ヘッド支持体−
本発明による磁気ヘッド支持体の例を、図３を用いて説明する。なお、磁気ヘッド支持体はＨＧＡ（Head Gimbal Assembly）とも呼ばれる。図３は、本実施例１に係る磁気ヘッド支持体を示した図である。図３（ａ）が磁気ヘッド支持体の斜視図であり、図３（ｂ）が磁気ヘッド支持体を横から（図３に示すＸ方向から）見た図である。
【００１６】
図３に示すように、磁気ヘッド支持体２０とは、一般に、サスペンション６にベースプレート２２及びヘッドスライダ５等を取り付けた構造体のことをいうが、ベースプレート２２及びヘッドスライダ５を取り付ける前の状態、すなわち、サスペンション６のみを磁気ヘッド支持体という場合もある。更には、サスペンション６にベースプレート２２又はヘッドスライダ５のいずれか一方を取り付けた構造体のことを、磁気ヘッド支持体２０という場合もある。ここで、サスペンション６は、例えば厚さ２０μｍのステンレス鋼からなる板状部材である。サスペンション６のキャリッジアーム８側の一端にはベースプレート２２が接合され、他方の端（先端部６ｐ）には、ヘッドスライダ５が取り付けられる。より具体的には、例えば、ヘッドスライダ５は、サスペンション６の先端部６ｐに設けられたジンバル（gimbal）６ｇに固定される。なお、ヘッドスライダ５は磁気ディスク表面４ｃと対向する位置に配置される。
【００１７】
また、図３（ｂ）に示すように、磁気ディスクが矢印Ｃの方向に回転することによって、図３Ｂの矢印Ａｉｒの方向から、ヘッドスライダ５の浮上面５ｆの下側に空気が流入する。そして、この空気の流れによってヘッドスライダ５が浮力を生じ、ヘッドスライダ５が磁気ディスク４の表面４ｃから浮上する。
【００１８】
−ヘッドスライダ−
図４は、実施例１におけるヘッドスライダ５の概略構造を示した斜視図である。図４に示すように、アクチュエータ３３はセラミック基板（スライダ基板）５ａの端部に配置される。また、アクチュエータ３３を挟んでセラミック基板５ａの反対側には、磁気ヘッド５ｈが形成されたヘッド部３７が配置されている。すなわち、磁気ヘッド５ｈはアクチュエータ３３を挟んでセラミック基板５ａの反対側に位置している。ヘッド部３７には、図４に示すように、例えばアクチュエータ３３に対して電圧を印加するための外部端子４２ｔ及び４６ｔが設けられる。セラミック基板５ａは、例えばアルチック（Ａｌ2Ｏ3−ＴｉＣ）材から構成される。アルチック材はセラミックの一種であり、具体的には、アルミナ（Ａｌ2Ｏ3）と炭化チタン（ＴｉＣ）の焼成物である。
【００１９】
セラミック基板５ａとアクチュエータ３３との間には、セラミック基板５ａとアクチュエータ３３との間を電気的に絶縁するための絶縁層３４が設けられている。絶縁層３４は、例えば膜厚５００ｎｍの絶縁材料からなる膜であり、図４に示すように、セラミック基板５ａの端部表面に形成される。絶縁層３４に使用可能な材料としては、例えばアルミナ（Ａｌ2Ｏ3）や酸化チタン（ＴｉＯ2）等が挙げられる。このような絶縁層３４を設けることにより、セラミック基板５ａをアクチュエータ３３の電極から完全に絶縁し、アクチュエータ３３側のノイズがセラミック基板５ａに漏れることを防止することができる。
【００２０】
なお、セラミック基板５ａとアクチュエータ３３との間に絶縁層３４を設ける代わりに、図４に示す絶縁層３４の位置に、導電層３４Ｄ（不図示）を設けるようにしても良い。導電層３４Ｄに使用可能な材料としては、例えば白金（Ｐｔ）或いはイリジウム（Ｉｒ）等の金属が挙げられる。更には、導電層３４Ｄ材料として、窒化チタン（ＴｉＮ）等の導電性窒化物、或いは、酸化インジウムスズ（ＩＴＯ：Indium Tin Oxide）等の導電性酸化物も使用可能である。この場合には、セラミック基板５ａに電圧供給用の端子（不図示）を設けて、制御回路部１０からのＧＮＤ電位を、セラミック基板５ａを経由して電圧供給部４３に与えるようにする。この場合、セラミック基板５ａを経由して（ヘッドスライダ５に近い位置から）ＧＮＤ電位を接地することによって、ＧＮＤ電位を安定させ易くなる。
【００２１】
また、アクチュエータ３３とヘッド部３７との間には、アクチュエータ３３とヘッド部３７との間を電気的に絶縁するための絶縁層３５が設けられている。絶縁層３５は、例えば膜厚５００ｎｍの絶縁材料からなる膜である。絶縁層３５に使用可能な材料としては、例えばアルミナ（Ａｌ2Ｏ3）や酸化チタン（ＴｉＯ2）等が挙げられる。なお、絶縁層３４と絶縁層３５の間のアクチュエータ３３が配置された部分を変位部３０と呼ぶ。変位部３０はアクチュエータ３３の歪みに応じてその形状が変形する。変位部３０には、後述する下部電極３２とアクチュエータ３３が設けられている。
【００２２】
−アクチュエータ
アクチュエータ３３は、図５に示すように、例えば、圧電材料からなる圧電体４１と２つの電極から構成される。２つの電極とはマイナス側電極４２およびプラス側電極４６である。図５に示すように、圧電体４１の一部である圧電体層４１ａａ〜４１ｄｄは、マイナス側電極４２のブランチ部４５（４５ａ〜４５ｄ）およびプラス側電極４６のブランチ部４９（４９ａ〜４９ｄ）に、それぞれ挟まれている。なお、これらブランチ部４５ａ〜４５ｄ，４９ａ〜４９ｄの膜厚は、いずれも例えば２〜５μｍ程度である。
【００２３】
ここで、アクチュエータ３３の電極パターンは、ヘッドスライダ５における浮上面５ｆからその反対側の面に亘って形成されることが好ましい。このように、ヘッドスライダ５内に広く形成されることにより、アクチュエータ３３のせん断駆動力がヘッドスライダ５のプロセス面全体に発生し、ヘッド部３７のスムーズな平行移動が可能となる。
【００２４】
また、圧電体４１に使用可能な圧電材料としては、例えばチタン酸ジルコン酸鉛ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）、或いは、チタン酸ジルコン酸ランタン鉛ＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3）等の強誘電体材料が挙げられる。また、これらの他に、ニオブ酸カリウム（ＫＮｂＯ3）も使用可能である。更には、ＰＺＴにＮｂを添加した物質も使用可能である。
【００２５】
マイナス側電極４２およびプラス側電極４６を構成する材料としては、例えば、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）、イリジウム（Ｉｒ）等の導電材料が使用可能である。なお、これらの中で、特に、めっきが容易な銅（Ｃｕ）や金（Ａｕ）が望ましい。
【００２６】
また、図５に示すように、マイナス側電極４２は、電圧供給部４３、ベース部４４及びブランチ部４５の３つの部分から構成される。電圧供給部４３は、制御回路部１０から例えばマイナス側の電位（制御回路部１０における０Ｖ）が供給される部分であり、ヘッドスライダ５の中で、浮上面５ｆとは反対側に位置する。また、ベース部４４は、電圧供給部４３の一部から浮上面５ｆ方向に延びて存在し、当該ベース部４４からブランチ部４５（４５ａ〜４５ｄ）が分岐している。これら複数のブランチ部４５ａ〜４５ｄは、いずれも浮上面と平行する方向に延びている。すなわち、ブランチ部４５は、浮上面５ｆに沿って延びた板状の配線パターンである。なお、この板状の配線パターンは、浮上面５ｆに沿った上下の主面と、当該上下の主面の間隔によって画定される厚さとを有する。
【００２７】
一方、プラス側電極４６も、マイナス側電極４２と同様に、電圧供給部４７、ベース部４８及びブランチ部４９の３つの部分から構成される。電圧供給部４７は、制御回路部１０から例えばプラス側の電位が供給される部分であり、ヘッドスライダ５の中で、浮上面５ｆとは反対側に位置する。また、ベース部４８は、電圧供給部４７の一部から浮上面５ｆ方向に延び、当該ベース部４８からブランチ部４９（４９ａ〜４９ｄ）が分岐している。これら複数のブランチ部４９ａ〜４９ｄは、いずれも浮上面５ｆと平行する方向に延びている。すなわち、ブランチ部４９は、浮上面５ｆと平行して延びた板状の配線パターンである。
【００２８】
電圧供給部４３、４７には、図４に示す外部端子４２ｔ及び４６ｔがそれぞれ接続され、制御回路部１０からの電位が、これらの外部端子を介して電圧供給部４３、４７に供給される。外部端子４２ｔ、４６ｔには、配線１１ａ、１１ｂをそれぞれ経由して、制御回路部１０からの電位が与えられる。
【００２９】
マイナス側電極４２のブランチ部４５ａ〜４５ｄと、プラス側電極４６のブランチ部４９ａ〜４９ｄとは、図５に示すように、それぞれ交互に配置される。そして、ブランチ部４５ａ〜４５ｄ，４９ａ〜４９ｄは、これらの間に挟まれた圧電体膜４１ａａ〜４１ｄｄとともに、複数の圧電素子３３ａａ〜３３ｄｄを構成する。すなわち、アクチュエータ３３は、複数の圧電素子３３ａａ〜３３ｄｄが連続的に積層された構造を有している。なお、本実施例１においては、一例として、７つの圧電素子３３ａａ〜３３ｄｄが積層された構造を示しているが、圧電素子は最低１つ以上在れば良い。圧電体膜４１ａａ〜４１ｄｄの厚さは例えば２〜５μｍであり、Ｗ３３方向の幅は例えば３〜４μｍである。なお、図３におけるＷ３３は例えば５μｍである。なお、圧電素子３３ａａ〜３３ｄｄがそれぞれ一定の歪み力を有するため、圧電素子の数が所定の数（上限）に達するまでの間は、圧電素子の数が増す程、大きな変位量を得ることが期待できる。
【００３０】
圧電体膜４１ａａ〜４１ｄｄのうち、隣り合う各圧電体膜は交互に反対方向を向いて分極している。（以下、図１５を参照。）具体的には、圧電体膜４１ａａ，４１ｂｂ，４１ｃｃ，４１ｄｄは、セラミック基板５ａからヘッド部３７に向かって分極しており、圧電体膜４１ａｂ，４１ｂｃ及び４１ｃｄは、ヘッド部３７からセラミック基板５ａに向かって分極している。すなわち、各圧電体膜は、セラミック基板５ａとヘッド部３７とを結ぶ方向（第１の方向）に沿って分極している。
【００３１】
ブランチ部４５とブランチ部４９は交互に配置されているため、これらの電極（ブランチ部４５およびブランチ部４９）に電圧が印加されると、圧電体膜４１ａａ〜４１ｄｄには、圧電体に交互に反対方向を向いた電界が生じる。例えば、圧電体膜４１ａａ，４１ｂｂ，４１ｃｃ，４１ｄｄには、浮上面５ｆの反対面から浮上面に向かう方向の電界が印加され、圧電体膜４１ａｂ，４１ｂｃ，４１ｃｄには、浮上面５ｆから浮上面の反対面に向かう方向の電界が印加される。すなわち、各圧電体膜には、それぞれ、上記第１の方向と交差する第２の方向に沿って電界が加えられる。
【００３２】
このような電界が印加されることにより、圧電素子３３ａａ〜３３ｄｄが全て同じ方向に歪むことになる。なお、ここでの圧電素子３３ａａ〜３３ｄｄの歪みはｄ１５のせん断歪みである。印加された電界を圧電体膜に対してより有効に作用させ、このような方向の歪み確実に得るためには、この第２の方向は、当該第１の方向に対して垂直の方向であることが望ましい。また、前記第２の方向は、ヘッドスライダ５の浮上面５ｆに対して垂直の方向であることが望ましい。
【００３３】
このように、本実施例１では、ｄ１５のせん断歪みによって、圧電素子３３ａａ〜３３ｄｄ、セラミック基板５ａから磁気ヘッド５ｈ（ヘッド部３７）に向かう方向と垂直の方向に、すなわち、磁気ヘッド部５ｈの浮上量を変化させる方向に歪ませることができる。なお、ｄ１５のせん断歪みは、ｄ３１やｄ３３と比べて圧電定数が大きく、その歪み量が大きい。また、ｄ１５のせん断歪みは、アスペクト比依存性があるため、高アスペクト化することにより、磁気ヘッド５ｈの浮上量を変化させる方向に大きな変位量を得ることが可能となる。
【００３４】
−ヘッドスライダの製造工程−
次に、実施例１におけるヘッドスライダ５の製造工程を、図６〜１４を使用して説明する。
【００３５】
＜工程１＞
本工程では、先ず、図６に示すように、アルチック（Ａｌ2Ｏ3−ＴｉＣ）基板５１の一方の面に絶縁材料膜５４を形成する。
【００３６】
具体的には、例えばウェハ状のアルチック基板５１を用意する。このアルチック基板５１は、全製造工程が終わった後でヘッドスライダ５のセラミック基板５ａ（スライダ基板）を構成するものである。次に、スパッタリング法により、アルチック基板５１の表面に、例えばアルミナ（Ａｌ2Ｏ3）或いは酸化チタン（ＴｉＯ2）等を堆積させ、膜厚が約５００ｎｍの絶縁材料膜５４を形成する。この絶縁材料膜５４は、全製造工程が終わった後で絶縁層３４を構成する。
【００３７】
なお、絶縁層３４に換えて導電層３４Ｄを形成する場合には、アルチック基板５１の表面に、例えば白金（Ｐｔ）或いはイリジウム（Ｉｒ）をスパッタリング法により堆積させ、膜厚が約５００ｎｍの導電材料膜（不図示）を形成する。
【００３８】
＜工程２＞
次に、図７に示すように、絶縁材料膜５４（或いは導電材料膜５４Ｄ）上に、下部電極層５２を形成する。下部電極層５２は、下部電極３２を構成するための層であり、アルチック基板５１の上方に形成される。
【００３９】
具体的には、スパッタリング法或いは真空蒸着法により、絶縁材料膜５４の表面に白金（Ｐｔ）或いはイリジウム（Ｉｒ）を堆積させ、膜厚が約２００ｎｍの下部電極層５２を形成する。なお、下部電極層５２の材料としては、窒化チタン（ＴｉＮ）等の導電性窒化物、酸化インジウムスズ（ＩＴＯ：Indium Tin Oxide）等の導電性酸化物も使用可能である。
【００４０】
＜工程３＞
次に、図８に示すように、下部電極層５２上に、圧電材料を主材料として含む、或いは、圧電材料からなる圧電体層５０を形成する。この圧電体層５０は圧電体４１を構成するための層である。
【００４１】
具体的には、スパッタリング法により、下部電極層５２の表面に圧電材料を堆積させ、膜厚が約５μｍの圧電体層５０を形成する。この際、スパッタリング法の他に、例えばゾルゲル法、パルスレーザ蒸着法、ＭＯＣＶＤ法、或いは、エアロゾルデポジション法なども使用可能である。ここで使用可能な圧電材料としては、例えばチタン酸ジルコン酸鉛ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）、或いは、チタン酸ジルコン酸ランタン鉛ＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3）等の強誘電体材料が挙げられる。また、これら強誘電体材料の他に、ニオブ酸カリウム（ＫＮｂＯ3）も使用できる。更には、ＰＺＴにＮｂを添加した物質も使用可能である。このようにＰＺＴにＮｂを添加することによってＰＺＴのキュリー温度を高められ、分極処理後におけるアニール等の加熱処理において、分極状態が変化することを防止することが可能である。なお、磁気ヘッド５ｈを形成する後工程で、通常、アニールとして約３００度程度の加熱処理が行われる。圧電体層５０がそのような加熱状態に晒された場合であっても分極状態を保持しておくため、キュリー温度は３００度以上であることが望ましい。
【００４２】
＜工程４＞
次に、図９に示すように、圧電体層５０の全体に分極処理を施す。
【００４３】
具体的には、先ず、スパッタリング法或いは真空蒸着法により、圧電体層５０の表面に、例えばアルミニウム（Ａｌ）を堆積させ、膜厚が約２００ｎｍの上部電極層５８ａを形成する。ここでは、この上部電極層５８ａの形成を圧電体層５０の全面に亘って行う。
【００４４】
次いで、下部電極層５２と上部電極層５８ａとの間に電圧を加える。下部電極層５２には例えば０Ｖを印加し、上部電極層５８ａには例えば１００Ｖの電圧を印加する。このように、膜全体に電界を加えることによって、圧電体層５０内の圧電材料の分極方向を、互いに平行な１つの方向に揃える。なお、このときの分極方向は、下部電極５２から上部電極層５８ａに向かう方向、即ち、アルチック基板５１からヘッド部３７に向かう方向である。
【００４５】
最後に、上部電極層５８ａを、燐酸（Ｈ3ＰＯ4）を使用したウェットエッチングによって除去する。
【００４６】
＜工程５＞
次に、図１０に示すように、圧電体層５０の一部分に、前工程とは反対方向の分極処理を施す。
【００４７】
具体的には、圧電体層５０の表面に縞状のレジストパターン５８Ｒを形成する。レジストパターン５８Ｒは、図１０に示すように、例えば、ライン幅４μｍ，ライン間隔２μｍの縞状のパターンである。なお、このレジストパターン５８Ｒが形成される領域は、圧電体膜４１ａｂ，４１ｂｃ及び４１ｃｄが形成される領域を除いた領域に対応する。
【００４８】
次いで、再度、アルミニウムの膜を形成する。具体的には、スパッタリング法或いは真空蒸着法により、レジストパターン５８Ｒが形成された圧電体層５０の表面にアルミニウムを堆積させる。その後、レジストパターン５８Ｒを除去して、リフトオフにより、例えば膜厚が約２００ｎｍの局部電極５８を形成する。このとき、局部電極５８は、例えば、図１０に示すように、ライン幅２μｍ，ライン間隔４μｍの縞状の領域に形成される。
【００４９】
次いで、下部電極層５２に０Ｖを印加し、局部電極５８にはマイナス１００Ｖの電圧を印加する。このような電界を加えることによって、局部電極５８が形成された領域、すなわち、圧電体膜４１ａｂ，４１ｂｃ及び４１ｃｄとなる領域を、局部電極５８から下部電極５２に向かう方向、即ち、ヘッド部３７からアルチック基板５１（セラミック基板５ａ）に向かって分極させる。このようにして、圧電体層５０に形成される複数の圧電体膜のうち、隣り合う各圧電体膜の分極方向を、互いに略平行であり、且つ、交互に反対方向を向くように揃える。
【００５０】
最後に、局部電極５８を、燐酸（Ｈ3ＰＯ4）を使用したウェットエッチングによって除去する。
【００５１】
＜工程６＞
次に、図１１に示すように、レジストパターン５３を形成する。
【００５２】
具体的には、圧電体層５０の表面にレジスト膜５３ａ（不図示）を一面に形成し、フォトリソグラフィ法により、圧電体膜４１ａａ〜４１ｄｄが形成される領域のみを残した形にパターニングする。なお、このパターニングの形成は、例えば、i線等の紫外線露光装置や、例えばフッ化クリンプトン（ＫｒＦ）やフッ化アルゴン（ＡｒＦ）レーザを光源とした露光装置、或いは、電子ビーム（ＥＢ）露光装置で行う。このようにして、例えばパターン幅が２μｍ、隣り合うレジストパターンの間隔が１μｍである縞状のレジストパターン５３を形成する。なお、レジストパターン５３の長手方向（紙面の奥行き方向）の長さは例えば約５００μｍである。
【００５３】
＜工程７＞
次に、図１２に示すように、圧電体層５０中に、電極（ブランチ部４５ａ〜４５ｄおよびブランチ部４９ａ〜４９ｄ）となる複数の溝５７を形成する。
【００５４】
具体的には、フッ素系（ＣＦ4，ＳＦ6）ガス、塩素（Ｃｌ2）ガスやアルゴン（Ａｒ）ガスを使用したドライエッチングにより、レジストパターン５３をマスクとして、圧電体層５０中に複数の溝５７を形成する。溝の大きさは、例えば幅が１μｍ，長さ（紙面の奥行き方向）が５００μｍ、深さが３μｍである。また、隣り合う溝と溝の間隔は、例えば２μｍである。
【００５５】
＜工程８＞
次に、図１３に示すように、レジストパターン５３を除去した後、溝５７の内部に、電極（ブランチ部４５ａ〜４５ｄおよびブランチ部４９ａ〜４９ｄ）となるブランチ層５９，６０を形成する。
【００５６】
具体的には、先ず、スパッタ法により、銅（Ｃｕ）或いは金（Ａｕ）からなる膜を厚さ１００ｎｍ程度に成膜する。次に、この膜をシード層として溝５１が埋まるように銅（Ｃｕ）或いは金（Ａｕ）の電界めっきを行い、ＣＭＰ（Chemical Mechanical Polishing）処理を経て、溝５７の内部にブランチ層５９，６０を形成する。
【００５７】
＜工程９＞
次に、図１４に示すように、ブランチ層５９，６０が形成された圧電体層５０上に、絶縁材料膜６５とヘッド層６７とを形成する。
【００５８】
具体的には、スパッタリング法により、ブランチ層５９，６０が形成された圧電体層５０上に、例えばアルミナ（Ａｌ2Ｏ3）或いは酸化チタン（ＴｉＯ2）等を堆積させ、膜厚が約５００ｎｍの絶縁材料膜６５を形成する。この絶縁材料膜６５は、全製造工程が終わった後で絶縁層３５を構成する。
【００５９】
次いで、絶縁材料膜６５上に外部端子４２ｔ，４６ｔを形成する。具体的には、先ず、絶縁材料膜６５上にレジストパターンを形成し、塩素（Ｃｌ2）ガスやアルゴン（Ａｒ）ガスを使用したドライエッチング法により、絶縁材料膜６５の一部に前記ビアパターン用の開口（不図示）を形成する。その後、スパッタリング法により、当該開口内に導電材料を埋め込み、ビアパターン（不図示）を形成する。更に、このビアパターンと接続するように、ヘッド部３７にも同様のビアパターンを形成することにより、外部端子４２ｔ，４６ｔを形成する。
【００６０】
次いで、絶縁材料膜６５上に、ヘッド部３７を構成するためのヘッド層６７を形成する。ヘッド層６７には、シールド層、リード素子、ライト素子等からなる磁気ヘッド５ｈが含まれる。
【００６１】
最後に、このようにヘッド層６７が形成されたウェハ状のアルチック基板５をダイシングソーで切断し、個片のヘッドスライダ５に分離する。以上のような製造方法によってヘッドスライダ５が完成する。なお、分離されたヘッドスライダ５は、例えば接着剤によりサスペンション６のジンバル６ｇ部分に接合される。
【００６２】
図１５は、本実施例におけるアクチュエータの変位の状態を示した模式図である。図に示すように、電極（マイナス側電極４２，プラス側電極４６）に電位を与えた場合に、ヘッド部３７が矢印方向にＸｄの量だけ移動する。
【００６３】
図１６は、本実施例におけるアクチュエータの変位を、シミュレーションにより確認した結果である。シミュレーションの対象としては、図１６に示すように、アルチック基板上に電極と圧電体が配置された構造体を使用した。この構造体の電極に１５Ｖの電圧を印加した結果、構造体中のＭＸのポイントがＸｄ方向に６．２１ｎｍ変位することが確認できた。なお、図１６中のＸは変位がゼロのポイントであり、ＭＸのポイントは変位が最大のポイントである。また、ここで、電極としては銅を使用し、圧電体としてはＰＺＴ（５２／４８）組成のバルクを使用した。
【実施例２】
【００６４】
次に、上述した実施例１における他の実施例（実施例２）を、図１７〜２６を用いて説明する。この実施例２は、上述した実施例１において、電極部を異なる形態としたものである。
【００６５】
図１７は、ヘッドスライダ５と、アクチュエータ３３の概略断面図である。図１７の拡大図に示すように、実施例２は、電極部（ブランチ部４５ａ〜４５ｄおよびブランチ部４９ａ〜４９ｄ）を、ヤング率の低い低ヤング率部ＹＬと、低ヤング率部ＹＬの表面を覆う導体被覆部ＭＤとから構成されるようにした例である。ここでの導体被覆部ＭＤには、低ヤング率部ＹＬよりもヤング率が高い材料を使用する。すなわち、電極部は、導電材料からなる表面の部分（高ヤング率部）と、前記導電材料よりもヤング率が低い内側の部分（低ヤング率部）とを有する。
【００６６】
電極部自体の剛性が高いと、圧電素子３３ａａ〜３３ｄｄにより歪み力が発生しても、電極部の剛性が影響して変形を阻害してしまう。そのため、この実施例２では、圧電素子駆動用の電極を表面のみに設ける構成として、電極部自体の剛性を低くなるようにした。このような構成にすることにより、圧電素子３３ａａ〜３３ｄｄが変位し易くなる。なお、低ヤング率部ＹＬとしては、ヤング率が低いことに加えて、その後のヘッド形成プロセスに耐える耐熱性が必要である。
【００６７】
低ヤング率部ＹＬは、導電性材料であっても絶縁性材料でも良い。具体的には、低ヤング率部ＹＬを構成する材料としては、ポリイミド系の耐熱樹脂、アラミド系の耐熱樹脂、或いは、多孔質シリカや発泡金属等の多孔質無機材料が挙げられる。
【００６８】
一方、高ヤング率部である導体被覆部ＭＤとしては、銅（Ｃｕ），ニッケル（Ｎｉ），アルミニウム（Ａｌ），白金Ｐｔ，金（Ａｕ）等の金属、或いは、これらの合金が使用可能である。また、その他にも酸化イリジウム（ＩｒＯ2），ストロンチウム酸化ルテニウム（ＳｒＲｕＯ3）等の導電性セラミックスも使用可能である。
【００６９】
−製造工程−
製造工程は、図１８〜図２２のようになる。
【００７０】
最初の工程（具体的には、実施例１における工程１〜工程７まで）は、上述した実施例１と同様に形成するため、説明を省略する。以下、実施例１における工程７の後から説明する。図１８にした図は、上記実施例１における工程７を示す図（図１２からレジストパターン５３を除去した図）である。すなわち、圧電体層５０中に、電極部（ブランチ部４５ａ〜４５ｄおよびブランチ部４９ａ〜４９ｄ）を形成するための複数の溝５７を形成した図である。
【００７１】
＜工程１８＞
次に、図１９に示すように、上記溝５７の表面に、導体被覆部ＭＤを構成するためのＭＤ薄膜６９をスパッタ法、真空蒸着法、ＣＶＤ法等で形成する。このとき、ＭＤ薄膜６９を形成した後に、ＭＤ薄膜６９における溝５７に対応する位置に凹部が形成されるように、ＭＤ薄膜６９を薄く形成する。次に、図２０に示すように、ＭＤ薄膜６９を形成した後の凹部に、低ヤング率部ＹＬを形成するための低ヤング率材料６８を充填する。なお、当該充填はスピンコート法或いはディップ法で行う。その後、ＣＭＰ処理を経て、電極を形成するためのブランチ部（４５ａ〜４５ｄ，４９ａ〜４９ｄ）を形成する（図２１）。
【００７２】
＜工程１９＞
次に、工程１９では、このようなブランチ部（４５ａ〜４５ｄ，４９ａ〜４９ｄ）が形成された圧電体層５０上に、絶縁材料膜６５とヘッド層６７とを形成する。すなわち、変位部３０上に絶縁材料膜６５とヘッド層６７とを形成する。絶縁材料膜６５とヘッド層６７は、上述した実施例１と同様の方法で形成される。以上のような製造方法によって、ヘッドスライダ５を完成させる（図２２）。
【００７３】
図２３は、他の実施例においてアクチュエータ３３の変位シミュレーションを行った場合の条件を示した図である。すなわち、圧電体層１５０内に形成される電極（ブランチ層５９及び６０）が、ＭＤ薄膜１６９及び低ヤング率材料１６８から構成されるような条件に設定した。ここでの圧電体層１５０は、圧電体層５０に対応する層である。また、ブランチ層５９及び６０は、ブランチ部（４５ａ〜４５ｄ，４９ａ〜４９ｄ）に相当する層である。
【００７４】
また、絶縁層３５に対応する条件として、ブランチ層５９及び６０が形成された圧電体層１５０の表面に、酸化シリコンからなる膜厚０．５μｍの絶縁層１３５が形成された設定とした。ブランチ層５９及び６０は、図２３に示したように、幅が１．５μｍで深さが３．０μｍの大きさとし、テーパ角度を１０度に設定した。更に、これら電極間の距離を２．０μｍに設定した。このように電極（ブランチ層５９、６０）にテーパ角度を付加することによって、圧電体層１５０に形成された溝部内に均一な薄膜を形成することが可能となる。ここで、テーパ角度が１０度程度の場合には、変位量への影響は殆ど生じない。また、ＭＤ薄膜１６９の材料としては、表１に示すように、ヤング率が１２９ＧＰａの銅（Ｃｕ）を使用するような条件に設定した。
【００７５】
図２４は、低ヤング率材料１６８として、ヤング率が１２９ＧＰａの銅（Ｃｕ）を使用した場合のシミュレーション結果である。また、図２５は、低ヤング率材料１６８として、ヤング率が４ＧＰａのポリイミド（ＰＩ）を使用した場合のシミュレーション結果である。また、図２６は、低ヤング率材料１６８の部分を空洞にした場合のシミュレーション結果である。
【００７６】
図２４では、最大変位量のポイントＭＸが、６．２１ｎｍ変位した。図２５では、最大変位量のポイントＭＸが、６．３６ｎｍ変位した。図２６では、最大変位量のポイントＭＸが、６．３８ｎｍ変位した。このように、低ヤング率材料１６８の材料が柔らかくなるにしたがって、変位量が大きくなることが分かる。
【００７７】
なお。変位量では図２６が一番大きいが、図２６のような構造にした場合には、空洞部によってヘッドスライダ５の強度が弱まるため、実用的な観点でみると、図２５に示す構造の方が好適である。このように、電極の一部にヤング率の低い材料を使用することによって、電極全体をヤング率の高い材料を使用した場合と比べて、より大きな変位量を確保することが可能となることがわかる。
【実施例３】
【００７８】
次に、さらに異なる実施例を、図２７〜図３５を用いて説明する。この実施例３は、実施例１及び実施例２の変形例である。この実施例３では、実施例１（或いは実施例２）で示したアクチュエータ３３に対して、下地電極層５２と圧電体層５０との間に、下地層（絶縁下地層）を設けた例を示している。なお、実施例３では更に、圧電体層に溝を形成する工程と、圧電体層を分極させる工程の順番も、実施例１とは逆になっている。
【００７９】
図２７は、実施例３におけるヘッドスライダ５の概略断面図である。図２７の拡大図に示すように、実施例３では、電極部４５と下部電極３２との間に絶縁下地層７０を形成している。また、図１７では、電極部（ブランチ部４５ａ〜４５ｄおよびブランチ部４９ａ〜４９ｄ）が、低ヤング率部ＹＬと導体被覆部ＭＤを有する例を示したが、図１７では、説明の便宜上、電極部が、導電性材料からなる単一の層により構成されている例を示す。なお、本実施例３における電極部が、図１７（すなわち実施例２）に示す電極部のように、低ヤング率部ＹＬ及び導体被覆部ＭＤを備えた構成であっても良い。
【００８０】
圧電体層５０への溝加工は、実施例１で説明したように、通常、ドライエッチングにより行なわれる。このドライエッチングの処理において、溝の深さの調節は、通常、エッチングを行う時間を制御することによって行われている。したがって、圧電体層５０の状態（形成状態）或いはドライエッチングの処理条件によって、処理の結果である溝の深さに影響が生じる。このように、溝の深さをエッチング時間によって制御しようとした場合、溝の深さを精度良く均一に揃えることは容易ではない。その結果、ロット間での（溝の深さの）バラツキが大きくなり、アクチュエータ特性が安定しないという問題が生じる。溝が深すぎた場合には、電極部（ブランチ部４５ａ〜４５ｄおよびブランチ部４９ａ〜４９ｄ）と下部電極３２との間隔が狭くなり、電極部と下部電極３２との間の絶縁性が低下してしまう。
【００８１】
そこで、電極部と下部電極３２との間に、圧電体層５０と異なる材料組成を有する下地層を形成する。このような下地層を設けて、ドライエッチングの際にプラズマ発光分析を適用することによって、溝の深さのバラツキを小さく抑えることができる。
【００８２】
−製造工程−
本実施例３における製造工程を、図２８〜図３５に示す。以下、実施例１（或いは実施例２）で示した製造方法と同じ方法で行う場合には、その説明を省略する。
【００８３】
最初の工程（具体的には、実施例１における工程１〜工程２まで）は、上述した実施例１と同様に形成するため、説明を省略する。以下、実施例１における工程３の後から説明する。
【００８４】
＜工程２３＞
図２８に示した図は、実施例１の工程２の後に行う工程の図である。本工程では、図２８に示すように、下部電極層５２の上に絶縁下地層７０を形成し、その後、絶縁下地層７０の上に圧電体層５０を形成する。絶縁下地層７０は、圧電体層５０と異なる組成を有する材料から形成される。例えば、絶縁下地層７０の材料としてＢａＴｉＯ3を使用し、圧電体層５０の材料としてＰＺＴを使用する。具体的には、例えば、先ず、スパッタリング法により、ＢａＴｉＯ3からなる厚さ１μｍの絶縁下地層７０を成膜する。続いて、絶縁下地層７０の上に、同じくスパッタリング法により、ＰＺＴからなる厚さ４μｍの圧電体層５０を成膜する。ここで、絶縁下地層７０を形成した後、外気に曝すことなく、圧電体層５０を連続して形成することが望ましい。
【００８５】
＜工程２４＞
次に、図２９に示すように、圧電体層５０の表面に、レジストパターン７３（溝加工用のマスクとしてのレジストパターン７３）を形成する。レジストパターン７３は、例えば、実施例１の工程６におけるレジストパターン５３と同様の方法で形成される。
【００８６】
＜工程２５＞
次に、図３０に示すように、圧電体層５０に溝７７を形成する。溝７７の形成は、実施例１における溝５７と同様の方法で行う。なお、本工程において、溝の加工精度を上げるために、次に示すように、公知のプラズマ発光分析を行う。先ず、エッチングプラズマの発光スペクトルを検出器でモニタリングしながら、エッチングを行う。そして、検出器にバリウム（Ｂａ）による発光が検出された時点でエッチングを終了する。検出器としては、例えば、大塚電子（株）製の波長分散型検出器が使用可能である。波長分散型検出器は、特定の波長に対して光の強度をスペクトルで表示するものであり、例えば、（Ｂａ）等の波長を選択し、その波長に固定しておくことにより、エッチングの終了ポイントを検出することができる。続いて、酸素アッシングにより加工後の圧電体層５０の表面をクリーニングした後、酸素雰囲気中でアニール処理を行う。この酸素雰囲気中でのアニール処理によって、プラズマによる圧電体層５０表面へのダメージを回復させることができる。
【００８７】
この絶縁下地層７０は、電極部（ブランチ部４５ａ〜４５ｄおよびブランチ部４９ａ〜４９ｄ）の間に存在しないため、絶縁下地層７０を構成する材料は必ずしも圧電材料である必要はなく、絶縁材料であれば良い。但し、電極部からの漏れ電界が作用するため、絶縁下地層７０は、圧電材料からなる層（圧電体）であることが好ましい。また、絶縁下地層７０は、通常、圧電体層５０と接触した状態で形成されるため、圧電体層５０と同じ結晶構造を有することが望ましい。更に、圧電体層５０と同じ結晶構造を有するとともに、格子定数の値が圧電体５０の格子定数と近いことが好ましい。
【００８８】
例えば、圧電体層５０の材料として上述のＰＺＴを使用する場合、絶縁下地層７０の材料としてＰＺＴと同じ結晶構造であるペロブスカイト型酸化物を使用することが好ましい。以下に、圧電体層５０及び絶縁下地層７０の候補となる材料と格子定数を列記する。
【００８９】
左側：材料名  ／  右側：格子定数（単位ｎｍ）
（１）圧電体層５０の候補
ＰＺＴ：Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3  ／  ０．４０１
（２）絶縁下地層７０の候補
ＰＬＺＴ：（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3  ／  ０．４０８
ＰＭＮＴ：Ｐｂ（Ｍｇ，Ｎｂ，Ｔｉ）Ｏ3  ／  ０．４０１
ＢａＴｉＯ3  ／  ０．３９９
ＢＳＴ：（Ｂａ，Ｓｒ）ＴｉＯ3  ／  ０．３９９〜０．３９
【００９０】
圧電体層５０がＰＺＴの場合は、絶縁下地層７０のＺｒ／Ｔｉ比を変えても構わない。但し、プラズマ発光分析法によって容易に絶縁下地層７０を検出し易くするため、絶縁下地層７０がＰＺＴに含まれない元素を有することが好ましい。また、絶縁下地層７０は、圧電体層５０と比べてエッチング速度が遅い方が好ましい。更には、圧電体層５０がＰＺＴの場合、絶縁下地層７０の材料としてＢａＴｉＯ3或いはＢＳＴを使用すると、エッチング速度に差が大きくなり、加工精度を上げることができる。即ち、圧電体層５０及び絶縁下地層７０を構成する材料として、同じＰｂ系酸化物を使用するよりも、上記のような（エッチング速度に差が大きくなる組み合わせの）材料を使用する方が、より好ましい。
【００９１】
また、絶縁下地層７０の誘電率は、圧電体層５０の誘電率よりも高い方が好ましい。これは、圧電体層５０の分極処理の際、圧電体層５０に加わる電界が絶縁下地層７０に加わる電界よりも強くなるためである。したがって、圧電体層５０がＰＺＴの場合、絶縁下地層７０の誘電率をＰＺＴより高くするために、絶縁下地層７０に適用可能な材料としては、例えば、ＰＭＮＴ、ＢａＴｉＯ3及びＢＳＴ等が挙げられる。
【００９２】
＜工程２６＞
次に、図３１に示すように、溝７７が形成された圧電体層５０の上に樹脂材料（不図示）を成膜させ、樹脂層７１を形成する。樹脂層７１は、最終的には除去される犠牲層としての役割を果たす。樹脂材料の成膜工程では、例えばスピンコーティング法により、樹脂材料を、少なくとも溝７７の内部が埋まるように成膜する。その後、例えばＣＭＰ法により、形成された樹脂材料からなる膜の表面を、少なくとも圧電体層５０の上面が露出するまで削る。そして、圧電体層５０の溝７７の内部に、樹脂材料からなる樹脂層７１を形成する。その結果、圧電体層５０及び樹脂層７１の表面が連続的に平滑化された状態になる。
【００９３】
＜工程２７＞
次に、図３２に示すように、表面が平滑化された圧電体層５０の表面に、局部電極７８を形成する。局部電極７８は、例えば、実施例１の工程５における局部電極５８と同様の材料及び方法により形成される。その後、下部電極層５２と局部電極７８との間に電界を加えることによって、圧電体層５０を分極させる。実施例３では、先ず、局部電極７８のうち、１つ置きに並んだ局部電極７８を選択し、選択した局部電極７８に対応する圧電体層５０の分極処理を行う。その後、残りの局部電極７８を選択し、当該局部電極７８に対応する圧電体層５０に対して、先に行った分極処理とは反対の方向の分極処理を行う。
【００９４】
＜工程２７＞
次に、図３３及び図３４に示すように、溝７７の部分に電極部（ブランチ部８５ａ〜８５ｄおよびブランチ部８９ａ〜８９ｄ）を形成する。具体的には、先ず、溝７７の内部に残っている樹脂７１をエッチング法により除去する（不図示）。その後、図３３に示すように、樹脂７１が除去された圧電体層５０の上に、導電性材料層７２を形成する。導電性材料層７２の形成としては、先ず、スパッタ法により、銅（Ｃｕ）或いは金（Ａｕ）からなる膜を厚さ１００ｎｍ程度に成膜する。次に、この膜をシード層として溝７７が埋まるように銅（Ｃｕ）或いは金（Ａｕ）の電界めっきを行う。
【００９５】
その後、図３４に示すように、例えばＣＭＰ法によって導電性材料７２の表面を研磨する。このとき、局部電極７８についても研磨し、圧電体層５０の上面を露出させる。このように、圧電体層５０の上面が露出するまで削ることにより、圧電体層５０の溝７７の内部に、導電性材料から構成される電極部を形成する。すなわち、圧電体層５０の溝７７の内部に、導電性材料から構成されるブランチ部８５ａ〜８５ｄ（ブランチ部８５）と、導電性材料から構成されるブランチ部８９ａ〜８９ｄ（ブランチ部８９）とが形成される。なお、圧電体層５０の表面及び電極部の表面は、ＣＭＰ法による研磨研磨によって、連続的に平滑化された状態になっている。
【００９６】
ここでのブランチ部８５，８９の材料及び形成方法は、例えば、実施例１の工程８におけるブランチ部４５，４９と同様に行うことができる。このようにして、各ブランチ部８５，８９を電気的に分離させる。
【００９７】
＜工程２８＞
次に、図３５に示すように、絶縁材料膜６５及びヘッド層６７を形成する。絶縁材料膜６５及びヘッド層６７は、例えば、実施例１の工程９と同様の方法により形成することができる。
【００９８】
以上の方法で作成したアクチュエータ３３における電極部の深さの精度は±０．１μｍであった。それに対して、従来の方法、即ち、エッチングの処理時間を制御することにより溝の深さを調節した場合では、電極部の深さの精度は±０．５μｍであった。このように、本実施例３の方法により、加工精度が大幅に向上した。このように、電極部と下部電極３２との間に、圧電体層５０と異なる材料組成を有する下地層を設けて、プラズマ発光分析を適用することにより、エッチングを終了する時点を正確に検出することが可能となる。
【実施例４】
【００９９】
次に、さらに異なる実施例を、図３６〜図４４を用いて説明する。この実施例３は、実施例１〜実施例３の変形例である。実施例４では、実施例１（或いは、実施例２及び実施例３）で示したアクチュエータ３３に対して、圧電体層５０の分極を一つの方向に揃えた例を示す。なお、実施例４では、圧電体層５０の分極を一つの方向に揃えるために、電極（ブランチ部４５ａ〜４５ｄおよびブランチ部４９ａ〜４９ｄ）の構成も、次のように変える。
【０１００】
図３６は、実施例４のヘッドスライダにおける概略断面図を示した図である。この図３６に示すように、各電極の構成は、それぞれ、低ヤング率部ＹＬ’を挟んで、その両サイドに２つの導体被覆部ＭＤ’が配置された構成を有している。これら導体被覆部ＭＤ’（低ヤング率部ＹＬ’の両サイドに設けられた２つの導体被覆部ＭＤ’）の一方である電極ＭＤ１は、他方の導体被覆部ＭＤ２と電気的に分離しており、ＭＤ１にはＭＤ２と異なる電位を印加する。
【０１０１】
図３７は、実施例４におけるアクチュエータ３３の概略構造を示す斜視図である。図３７に示すように、例えば、ブランチ部４５ａ及び４５ｂは、それぞれ２つの電極を有し、その一方はマイナス側の電極４２に繋がり、他の一方はプラス側の電極４６に繋がっている。
【０１０２】
同様に、ブランチ部４９ａ及び４９ｂもそれぞれ２つの電極を有し、その一方はマイナス側の電極４２に繋がり、他の一方はプラス側の電極４６に繋がっている。ブランチ部の間には、圧電体膜４１ａａ、４１ａｂ、４１ｂｂ等が配置されている。
【０１０３】
−製造工程−
本実施例４における製造工程を、図３８〜図４４に示す。以下、実施例１（或いは、実施例２及び実施例３）で示した製造方法と同じ方法で行う場合には、その説明を省略する。
【０１０４】
最初の工程（具体的には、実施例１における工程１〜工程７まで）は、上述した実施例１と同様に形成するため、説明を省略する。以下、実施例１における工程７の後から説明する。図３８に示した図は、実施例１における工程７を示す図（図１２からレジストパターン５３を除去した図）である。すなわち、圧電体層５０中に、電極部（ブランチ部４５ａ〜４５ｄおよびブランチ部４９ａ〜４９ｄ）を形成するための複数の溝５７を形成した図である。なお、この段階で、既に、圧電体層５０には分極処置が施されている。ここでの分極の方向は、図３８に示すように、他の実施例とは異なり、一つの方向に揃っている。
【０１０５】
＜工程３８＞
次に、図３９に示すように、上記溝５７の表面に、導体被覆部ＭＤを構成するためのＭＤ薄膜６９をスパッタ法、真空蒸着法、ＣＶＤ法等で形成する。このとき、ＭＤ薄膜６９を形成した後に、ＭＤ薄膜６９における溝５７に対応する位置に凹部が形成されるように、ＭＤ薄膜６９を薄く形成する。
【０１０６】
＜工程３９＞
次に、図４０に示すように、ＭＤ薄膜６９上に、レジストパターン７８を形成する。具体的には、先ず、ＭＤ薄膜６９上に、表面全体に亘ってフォトレジスト材料を塗布する。このとき、フォトレジスト材料が、溝部５７に対応する凹部の内部にも塗布されるようにする。次に、図３９に示すように、露光及び現像により、当該凹部の中央付近のフォトレジスト材料を除去し、レジストパターン７８を形成する。
【０１０７】
＜工程４０＞
次に、図４１に示すように、レジストパターン７８をマスクとして、ＭＤ薄膜６９の一部を除去する。具体的には、レジストパターン７８が形成された基板に対してアルゴン（Ａｒ）ガス等を用いたドライエッチングを施す。そして、当該ドライエッチングの処理によって、ＭＤ薄膜６９のうち、凹部の中央付近（即ち、工程３９においてフォトレジスト材料を除去した部分）のＭＤ薄膜６９を除去する。
【０１０８】
＜工程４１＞
次に、図４２に示すように、工程４０の処理が施された基板から、レジストパターン７８を除去する。
【０１０９】
＜工程４２＞
次に、図４３に示すように、レジストパターン７８を除去された基板上に絶縁材料層７１を形成する。当該絶縁材料層７１の形成は、スピンコート法或いはディップ法を用いて、当該基板上に絶縁材料を充填することにより行う。なお、絶縁材料としては、例えば、ポリイミド系やアラミド系等の耐熱樹脂、或いは、多孔質シリカや発泡金属等の多孔質無機質材料が使用可能である。
【０１１０】
＜工程４３＞
次に、図４４に示すように、ＣＭＰ処理を経て、電極を形成するためのブランチ部（４５ａ〜４５ｄ，４９ａ〜４９ｄ）を形成する。
【０１１１】
＜工程４４＞
次に、このようなブランチ部（４５ａ〜４５ｄ，４９ａ〜４９ｄ）が形成された圧電体層５０上に、絶縁材料膜６５とヘッド層６７とを形成する。すなわち、変位部３０上に絶縁材料膜３５とヘッド部３７とを形成する。絶縁材料膜６５とヘッド層６７は、上述した実施例１と同様の方法で形成される。以上のような製造方法によって、ヘッドスライダ５を完成させる。
【実施例５】
【０１１２】
更に異なる実施例を、図４５〜図５２を用いて説明する。この実施例５は、実施例１〜実施例４の変形例である。実施例４では、実施例１（或いは、実施例２〜実施例４）で示したアクチュエータ３３の近傍に、アクチュエータ３３の変位を測定するセンサ９０を設けた例を示す。
【０１１３】
図４５は、実施例５におけるアクチュエータ３３の概略構造を示す斜視図である。図４５に示すように、例えば、電極４２と電極４６との間に、アクチュエータ３３の変位を測定するセンサ９０が設けられている。具体的には、図に示すように、センサ９０は、例えば、アクチュエータ３３上に設けられた絶縁層３４と同じ層に形成される。センサ９０の両端は、電極４２側に設けられた電極８２、及び、電極４６側に設けられた電極８６にそれぞれ電気的に接続されている。また、センサの中央部には、内部が空洞の溝部９２が設けられている。
【０１１４】
センサ９０は、大きなピエゾ抵抗効果を有する圧電材料によって構成される。即ち、センサ９０は、圧電材料としては、例えば、ホウ素（Ｂ）或いはアルミニウム（Ａｌ）等を添加したＰ型シリコンが使用可能である。また、燐（Ｐ）或いは砒素（Ａｓ）等を添加したｎ型シリコンが使用可能である。その他の圧電材料としては、例えば、ＳｉＧｅ等の半導体、ＬａＳｒＭｎＯ3等の導電性酸化物、或いは、カーボンナノチューブ等も使用可能である。
【０１１５】
−製造工程−
本実施例５における製造工程を、図４６〜図５２に示す。以下、実施例１（或いは、実施例２〜実施例４）で示した製造方法と同じ方法で行う場合には、その説明を省略する。
【０１１６】
最初の工程（具体的には、実施例１における工程１〜工程７まで）は、上述した実施例１と同様に形成するため、説明を省略する。以下、実施例１における工程７の後から説明する。図４６に示した図は、実施例１における工程７を示す図（実施例１の図１２に相当する図）である。すなわち、圧電体層５０中に、電極部（ブランチ部４５ａ〜４５ｄおよびブランチ部４９ａ〜４９ｄ）を形成するための複数の溝５７を形成した図である。なお、電極部を形成するための溝５７の隣には、溝部９２及び電極８２，８６を形成するための溝１０７が形成されている。なお、この段階で、圧電体層５０のうち、電極部を形成する領域には、分極処置が施されている。
【０１１７】
＜工程４８＞
次に、図４７に示すように、レジストパターン５３を除去する。
【０１１８】
＜工程４９＞
次に、図４８に示すように、中央の溝の部分を除く領域にレジストパターン（不図示）を形成する。そして、中央の溝１０７に、スパッタ法によりＳｉＯ2を堆積させ、犠牲層１０２を形成する。
【０１１９】
＜工程５０＞
次に、図４９に示すように、犠牲層１０２を形成した溝を除いた全ての溝の内部を、導電材料で埋める。そして、導電材料によって、電極を形成するためのブランチ層５９，６０を形成する。
【０１２０】
＜工程５１＞
次に、図５０に示すように、犠牲層１０２の上にセンサ９０を形成する。センサ９０の上には、センサ９０を覆うように犠牲層１０８を形成する。犠牲層１０８は、スパッタ法によりＳｉＯ2を堆積させることにより形成する。
【０１２１】
＜工程５２＞
次に、図５１に示すように、犠牲層１０２と同じ層に、絶縁材料膜６５を形成する。その後、絶縁材料膜６５の上にヘッド層６７を形成する。
【０１２２】
＜工程５３＞
次に、図５２に示すように、犠牲層１０２と犠牲層１０８をウェットエッチングにより溶解させて除去する。このように、センサ９０の周囲に空隙を設けることによって、アクチュエータ３３が変位した際の変位量を、高い精度で測定することが可能になる。なお、この犠牲層の除去工程は、基板を個別のヘッドスライダ５に分離させた後に行う。
【０１２３】
以下、本発明の諸態様を、付記としてまとめて記載する。
（付記１）
スライダ基板と、
前記スライダ基板の端部に設けられ、圧電素子を備えるアクチュエータと、
前記アクチュエータを挟んで前記スライダ基板と反対側に配置された磁気ヘッドと
を備え、
前記圧電素子は、前記スライダ基板と前記磁気ヘッドを結ぶ第１の方向に沿って分極した圧電体と、前記圧電体に対して前記第１の方向と交差する第２の方向に沿って電界を加える電極とを有する
ことを特徴とするヘッドスライダ。
（付記２）
前記第２の方向は、前記第１の方向に対して垂直の方向である
ことを特徴とする付記１に記載のヘッドスライダ。
（付記３）
前記電界の印加によって前記アクチュエータが歪み、記磁気ヘッドを前記第２の方向の方向に移動させる
ことを特徴とする付記２に記載のヘッドスライダ。
（付記４）
前記スライダ基板はアルチック材料を主材料として含むアルチック基板であり、前記アルチック基板と前記アクチュエータとの間に絶縁膜が形成されていることを特徴とする付記１乃至３のいずれか一つに記載のヘッドスライダ。
（付記５）
前記電極が板状の部分を含み、
前記板状の部分は、前記浮上面に沿った上下の主面と、前記上下の主面の間隔によって画定される厚さとを有する
ことを特徴とする付記１乃至４のいずれか一つに記載のヘッドスライダ。
（付記６）
前記板状の部分は、前記上下の主面によってテーパ形状を有している
ことを特徴とする付記５に記載のヘッドスライダ。
（付記７）
前記圧電体が前記電極の間に複数並んで存在し、隣り合う前記圧電体の分極方向が互いに反対方向を向いている
ことを特徴とする付記１乃至６のいずれか１つに記載のヘッドスライダ。
（付記８）
前記電極が、導電材料からなる表面の部分と、前記導電材料よりもヤング率が低い内側の部分とを有する
ことを特徴とする付記１乃至７のいずれか１つに記載のヘッドスライダ。
（付記９）
前記電極と前記基板との間に、前記圧電体を分極させるための下地電極層を有し、
前記下地電極層と前記電極との間に、前記電極と接する下地絶縁層が設けられている
ことを特徴とする付記１乃至８のいずれか１つに記載のヘッドスライダ。
（付記１０）
前記アクチュエータと前記磁気ヘッドとの間に、前記アクチュエータと前記磁気ヘッドとを電気的に分離する絶縁層を有し、
前記絶縁層と隣接する位置に、ピエゾ抵抗効果を持つ材料からなるセンサが設けられている
ことを特徴とする付記１乃至９のいずれか１つに記載のヘッドスライダ。
（付記１１）
ヘッドスライダを備える磁気ディスク装置であって、
前記ヘッドスライダは、
スライダ基板と、
前記スライダ基板の端部に設けられ、圧電素子を備えるアクチュエータと、
前記アクチュエータを挟んで前記スライダ基板と反対側に配置された磁気ヘッドと
を備え、
前記圧電素子は、前記スライダ基板と前記磁気ヘッドを結ぶ第１の方向に沿って分極した圧電体と、前記第１の方向と交差する第２の方向に沿って前記圧電体に電界を加える電極とを有する
ことを特徴とする磁気ディスク装置。
（付記１２）
基板の上方に、下部電極層、圧電材料を主材料として含む圧電体層および上部電極層を順次形成する工程と、
前記下部電極層と前記上部電極層との間に電圧を印加して、前記圧電材料を分極させる工程と、
前記上部電極を除去する工程と、
次いで、前記圧電材料層に複数の溝を形成する工程と、
前記溝の内部に導電材料を埋め込み、前記圧電体層に電界を印加する電極を形成する工程と、
次いで、磁気ヘッドを形成する工程と
を有することを特徴とするヘッドスライダの形成方法。
（付記１３）
前記電極による電界の印加方向は、前記圧電材料の分極方向に対して垂直の方向である
ことを特徴とする付記１２に記載のヘッドスライダの形成方法。
（付記１４）
前記上部電極層を除去する工程の後、
分極した前記圧電材料層の表面に複数の局部電極を形成する工程と、
前記局部電極と前記下部電極の間に電圧を印加して、前記圧電体層の一部を前記分極方向と反対の方向に分極させる工程と
を更に有する
ことを特徴とする付記１３に記載のヘッドスライダの形成方法。
（付記１５）
前記圧電体層のうち、前記電極の間に挟まれる部分が複数並んで存在し、且つ、隣り合う前記圧電体層の部分の分極方向が互いに反対方向を向いている
ことを特徴とする付記１４に記載のヘッドスライダの形成方法。
（付記１６）
前記電極を形成する工程において、前記溝に対応する凹部を有するように前記溝の表面に導電材料からなる膜を形成した後、前記凹部に前記導電材料よりもヤング率が低い材料を埋め込む
ことを特徴とする付記１２に記載のヘッドスライダの形成方法。
【図面の簡単な説明】
【０１２４】
【図１】図１は、実施例１に係る磁気ディスク装置の概略構造を示す図である
【図２】図２は、実施例１に係る制御回路部の概略ブロックを示す図である。
【図３】図３は、実施例１に係る磁気ヘッド支持体を示す図である。
【図４】図４は、実施例１に係るヘッドスライダの概略構造を示す斜視図である。
【図５】図５は、実施例１に係るアクチュエータの概略構造を示す斜視図である。
【図６】図６は、実施例１に係るヘッドスライダの各製造工程を示す図（その１）である。
【図７】図７は、実施例１に係るヘッドスライダの各製造工程を示す図（その２）である。
【図８】図８は、実施例１に係るヘッドスライダの各製造工程を示す図（その３）である。
【図９】図９は、実施例１に係るヘッドスライダの各製造工程を示す図（その４）である。
【図１０】図１０は、実施例１に係るヘッドスライダの各製造工程を示す図（その５）である。
【図１１】図１１は、実施例１に係るヘッドスライダの各製造工程を示す図（その６）である。
【図１２】図１２は、実施例１に係るヘッドスライダの各製造工程を示す図（その７）である。
【図１３】図１３は、実施例１に係るヘッドスライダの各製造工程を示す図（その８）である。
【図１４】図１４は、実施例１に係るヘッドスライダの各製造工程を示す図（その９）である。
【図１５】図１５は、実施例１に係るヘッド部の変位の状態を示す模式図である。
【図１６】図１６は、実施例１に係るアクチュエータの変位をシミュレーションにより確認した結果である。
【図１７】図１７は、実施例２に係るヘッドスライダを示す概略断面図である。
【図１８】図１８は、実施例２に係るヘッドスライダの各製造工程を示す図（その１）である。
【図１９】図１９は、実施例２に係るヘッドスライダの各製造工程を示す図（その２）である。
【図２０】図２０は、実施例２に係るヘッドスライダの各製造工程を示す図（その３）である。
【図２１】図２１は、実施例２に係るヘッドスライダの各製造工程を示す図（その４）である。
【図２２】図２２は、実施例２に係るヘッドスライダの各製造工程を示す図（その５）である。
【図２３】図２３は、実施例２に係るアクチュエータのシミュレーションを行った際の条件を示す図である。
【図２４】図２４は、実施例２に係るアクチュエータの変位をシミュレーションにより確認した結果（その１）である。
【図２５】図２５は、実施例２に係るアクチュエータの変位をシミュレーションにより確認した結果（その２）である。
【図２６】図２６は、実施例２に係るアクチュエータの変位をシミュレーションにより確認した結果（その３）である。
【図２７】図２７は、実施例３に係るヘッドスライダを示す概略断面図である。
【図２８】図２８は、実施例３に係るヘッドスライダの各製造工程を示す図（その１）である。
【図２９】図２９は、実施例３に係るヘッドスライダの各製造工程を示す図（その２）である。
【図３０】図３０は、実施例３に係るヘッドスライダの各製造工程を示す図（その３）である。
【図３１】図３１は、実施例３に係るヘッドスライダの各製造工程を示す図（その４）である。
【図３２】図３２は、実施例３に係るヘッドスライダの各製造工程を示す図（その４）である。
【図３３】図３３は、実施例３に係るヘッドスライダの各製造工程を示す図（その５）である。
【図３４】図３４は、実施例３に係るヘッドスライダの各製造工程を示す図（その６）である。
【図３５】図３５は、実施例３に係るヘッドスライダの各製造工程を示す図（その７）である。
【図３６】図３６は、実施例４に係るヘッドスライダを示す概略断面図である。
【図３７】図３７は、実施例４に係るアクチュエータの概略構造を示す斜視図である。
【図３８】図３８は、実施例４に係るヘッドスライダの各製造工程を示す図（その１）である。
【図３９】図３９は、実施例４に係るヘッドスライダの各製造工程を示す図（その２）である。
【図４０】図４０は、実施例４に係るヘッドスライダの各製造工程を示す図（その３）である。
【図４１】図４１は、実施例４に係るヘッドスライダの各製造工程を示す図（その４）である。
【図４２】図４２は、実施例４に係るヘッドスライダの各製造工程を示す図（その５）である。
【図４３】図４３は、実施例４に係るヘッドスライダの各製造工程を示す図（その６）である。
【図４４】図４４は、実施例４に係るヘッドスライダの各製造工程を示す図（その７）である。
【図４５】図４５は、実施例５に係るアクチュエータの概略構造を示す斜視図である。
【図４６】図４６は、実施例５に係るヘッドスライダの各製造工程を示す図（その１）である。
【図４７】図４７は、実施例５に係るヘッドスライダの各製造工程を示す図（その２）である。
【図４８】図４８は、実施例５に係るヘッドスライダの各製造工程を示す図（その３）である。
【図４９】図４９は、実施例５に係るヘッドスライダの各製造工程を示す図（その４）である。
【図５０】図５０は、実施例５に係るヘッドスライダの各製造工程を示す図（その５）である。
【図５１】図５１は、実施例５に係るヘッドスライダの各製造工程を示す図（その６）である。
【図５２】図５２は、実施例５に係るヘッドスライダの各製造工程を示す図（その７）である。
【符号の説明】
【０１２５】
１…磁気ディスク装置
２…ハウジング
３…回転軸
４…磁気ディスク
４ｃ…表面
５…ヘッドスライダ
５ａ…セラミック基板（スライダ基板）
５ｈ…磁気ヘッド
５ｆ…浮上面
６…サスペンション
６ｐ…先端部
６ｇ…ジンバル
７…アーム
８…キャリッジアーム
９…アクチュエータ
１０…制御回路部
１１ａ，１１ｂ…配線
１２…ＣＰＵ
１４…ＲＡＭ
１５…ＲＯＭ
１７…バス
１９…入出力回路
２０…磁気ヘッド支持体
２２…ベースプレート
３０…変位部
３２…下部電極
３３…アクチュエータ
３３ａａ〜３３ｄｄ…圧電素子
３４，３５，１３５…絶縁層
３４Ｄ…導電層
３７…ヘッド部
４１…圧電体
４１ａａ〜４１ｄｄ…圧電体膜
４２…マイナス側電極
４２ｔ，４６ｔ…外部端子
４３，４７…電圧供給部
４４，４８…ベース部
４５，４５ａ〜４５ｄ，４９，４９ａ〜４９ｄ，８５，８５ａ〜８５ｄ，８９，８９ａ〜８９ｄ…ブランチ部
４６…プラス側電極
５０，１５０…圧電体層
５１…アルチック基板
５２…下部電極層
５３，７３…レジストパターン
５４…絶縁材料膜
５７，７７，１０７…溝
５８，７８…局部電極
５８ａ…上部電極層
５８Ｒ，７８…レジストパターン
５９，６０…ブランチ層
６５…絶縁材料膜
６７…ヘッド層６８，１６８…低ヤング率材料
６９，１６９…ＭＤ薄膜
７０…絶縁下地層
７１…導電材料層
９０…センサ
９２…溝部
１０２，１０８…犠牲層
【図１】
2009230847.tif 000003
【図２】
2009230847.tif 000004
【図３】
2009230847.tif 000005
【図４】
2009230847.tif 000006
【図５】
2009230847.tif 000007
【図６】
2009230847.tif 000008
【図７】
2009230847.tif 000009
【図８】
2009230847.tif 000010
【図９】
2009230847.tif 000011
【図１０】
2009230847.tif 000012
【図１１】
2009230847.tif 000013
【図１２】
2009230847.tif 000014
【図１３】
2009230847.tif 000015
【図１４】
2009230847.tif 000016
【図１５】
2009230847.tif 000017
【図１６】
2009230847.tif 000018
【図１７】
2009230847.tif 000019
【図１８】
2009230847.tif 000020
【図１９】
2009230847.tif 000021
【図２０】
2009230847.tif 000022
【図２１】
2009230847.tif 000023
【図２２】
2009230847.tif 000024
【図２３】
2009230847.tif 000025
【図２４】
2009230847.tif 000026
【図２５】
2009230847.tif 000027
【図２６】
2009230847.tif 000028
【図２７】
2009230847.tif 000029
【図２８】
2009230847.tif 000030
【図２９】
2009230847.tif 000031
【図３０】
2009230847.tif 000032
【図３１】
2009230847.tif 000033
【図３２】
2009230847.tif 000034
【図３３】
2009230847.tif 000035
【図３４】
2009230847.tif 000036
【図３５】
2009230847.tif 000037
【図３６】
2009230847.tif 000038
【図３７】
2009230847.tif 000039
【図３８】
2009230847.tif 000040
【図３９】
2009230847.tif 000041
【図４０】
2009230847.tif 000042
【図４１】
2009230847.tif 000043
【図４２】
2009230847.tif 000044
【図４３】
2009230847.tif 000045
【図４４】
2009230847.tif 000046
【図４５】
2009230847.tif 000047
【図４６】
2009230847.tif 000048
【図４７】
2009230847.tif 000049
【図４８】
2009230847.tif 000050
【図４９】
2009230847.tif 000051
【図５０】
2009230847.tif 000052
【図５１】
2009230847.tif 000053
【図５２】
2009230847.tif 000054