(57)【要約】【課題】液晶表示装置において、画素ブロックの境界に縦スジが視認されるという不具合を解消し、表示品位を向上させる。【解決手段】第２の画素ブロックのドレインラインＤＬ２（Ｒ）とビデオ信号ラインＶＳＬ（Ｒ）との間に、第１の補助水平スイッチＨＳＷ（Ｒ）が水平スイッチＳＷ（Ｒ）と並列に接続されている。第１の補助水平スイッチＨＳＷ（Ｒ）はＮチャネル型ＴＦＴで形成されており、そのゲートには第１の制御スイッチＣＴＲを介してシフトレジスタＳＲ１からの水平走査信号１が印加される。第１の制御スイッチＣＴＲはＮチャネル型ＴＦＴで形成され、右方向走査選択信号ＲＳがＨレベルの時（つまり、右方向走査の時）にオンする。従って、第２の画素ブロックの第１の補助水平スイッチＨＳＷ（Ｒ）は、第１の画素ブロックの水平スイッチＳＷ（Ｒ），ＳＷ（Ｇ），ＳＷ（Ｂ）と同時にスイッチングするように構成されている。【選択図】図１
2009186871.tif 000002
【特許請求の範囲】
【請求項１】
画素電極に接続された複数のドレインラインから構成された画素ブロックが複数配置され
、
前記複数の画素ブロックを水平走査するための水平走査信号を出力する水平走査回路と
、
前記水平走査信号に応じて選択された１つの画素ブロックのある画素電極に、対応する
第１のドレインラインを通して当該画素電極に対応したビデオ信号を書き込むための水平
スイッチと、
前記水平スイッチと同時にスイッチングし、前記選択された１つの画素ブロックに隣接
する画素ブロックの他の画素電極に、対応する第２のドレインラインを通して前記ビデオ
信号を書き込むための補助水平スイッチと、を備えることを特徴とする電気光学装置。
【請求項２】
前記補助水平スイッチのオン抵抗は、前記水平スイッチのオン抵抗より大きいことを特徴
とする請求項１に記載の電気光学装置。
【請求項３】
前記補助水平スイッチは、前記画素ブロックの端に位置する画素電極に対応して設けられ
ていることを特徴とする請求項１又は請求項２に記載の電気光学装置。
【請求項４】
前記補助水平スイッチは、前記画素ブロックの両端に位置する画素電極に対応して設けら
れていることを特徴とする請求項１又は請求項２に記載の電気光学装置。
【請求項５】
前記水平走査回路は走査方向が選択可能に構成され、
選択された走査方向に応じて、前記画素ブロックの両端に設けられた一対の前記補助水平
スイッチの中、どちらかを選択する制御回路を設けたことを特徴とする請求項４に記載の
電気光学装置。
【請求項６】
前記水平走査回路は、走査方向選択信号に応じて走査方向を選択可能な、走査方向選択回
路を含み、
前記制御回路は、前記走査方向選択信号に応じて、前記画素ブロックの両端に設けられ
た一対の前記補助水平スイッチの中、どちらかの補助水平スイッチを選択することを特徴
とする請求項５に記載の電気光学装置。
【請求項７】
前記水平走査回路は、前記第1のドレインラインの水平スイッチに水平走査信号を出力す
る第1のシフトレジスタを備え、
前記補助水平スイッチは、前記第２のドレインラインの水平スイッチに並列に接続され
、前記第1のシフトレジスタから出力される水平走査信号に制御されることを特徴とする
請求項１から６のいずれかに記載の電気光学装置。
【請求項８】
前記補助水平スイッチと水平スイッチはトランジスタで構成され、
前記補助水平スイッチを構成するトランジスタのゲート幅は、前記水平スイッチを構成
するトランジスタのゲート幅の２分の１以下であることを特徴とする請求項２に記載の電
気光学装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複数の画素ブロックと走査回路を有する液晶表示装置などの電気光学装置に関
する。
【背景技術】
【０００２】
従来の液晶表示装置は、Ｒ、Ｇ、Ｂの３原色に対応した画素（Ｒ画素、Ｇ画素、Ｂ画素
）が水平方向に配列され、１つの画素ブロックを形成し、このような画素ブロックが水平
方向に複数配列されて画素領域を形成している。即ち、水平方向に（Ｒ、Ｇ、Ｂ）、（Ｒ
、Ｇ、Ｂ）・・・という順番でＲ画素、Ｇ画素、Ｂ画素が配列される。そして、水平走査
回路からの順次発生される水平走査信号に応じて、各画素ブロックが順次選択される。水
平走査信号に応じて選択された第１の画素ブロックの各画素の画素電極に、対応するドレ
インラインを介して、ＲＧＢに対応したビデオ信号がそれぞれ書き込まれ、次の水平走査
信号に応じて右隣りの第２の画素ブロックの各画素の画素電極に、対応するドレインライ
ンを介して、ＲＧＢに対応したビデオ信号がそれぞれ書き込まれるように構成されている
。この種の液晶表示装置は、例えば特許文献１に記載されている。
【特許文献１】特開２００５−１４８３１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、画素電極とドレインラインの間の寄生容量の影響により、画素電位の変
化が生じ、各画素ブロックの境界に縦スジが視認されるという不具合があった。
【０００４】
以下、この問題について説明する。上述の液晶表示装置において、第１の画素ブロック
の書き込み後に、右隣りの第２の画素ブロックの書き込みが行われるとする。第１の画素
ブロックの右端に配置されているＢ画素に着目すると、Ｂ画素の画素電極の電位は、書き
込み後に一旦は決定されるが、次の第２の画素ブロックの書き込み時に、第２の画素ブロ
ックの左端に配置されている画素Ｒ（第１の画素ブロックのＢ画素に隣接している）に対
応したドレインラインの電位変化により変化してしまう。これは、第１の画素ブロックの
Ｂ画素の画素電極と第２の画素ブロックのドレインラインとの間に寄生容量があって、こ
の寄生容量を介して、ドレインラインの電位変化がＢ画素の画素電極の電位変化に現れる
ためである。
【課題を解決するための手段】
【０００５】
そこで、本発明の電気光学装置は、複数の画素電極が互いに隣接して配置されてなる、
画素ブロックが複数配置され、前記複数の画素ブロックを水平走査するための走査信号を
出力する水平走査回路と、前記水平走査信号に応じて選択された１つの画素ブロックのあ
る画素電極に、対応する第１のドレインラインを通して当該画素電極に対応したビデオ信
号を書き込むための水平スイッチと、前記水平スイッチと同時にスイッチングし、前記選
択された１つの画素ブロックに隣接する画素ブロックの他の画素電極に、対応する第２の
ドレインラインを通して前記ビデオ信号を書き込むための補助水平スイッチと、を備える
ことを特徴とする。
【０００６】
本発明によれば、１つの画素ブロックの画素電極にビデオ信号を書き込む時に、隣接す
る画素ブロックの画素電極に前記ビデオ信号を同時に書き込むための補助水平スイッチを
設けたので、隣接する画素ブロックの画素電極にビデオ信号を書き込む時に、ドレインラ
イン（画素電極）の電位変化を減らすことができる。これにより、画素ブロックの境界に
縦スジが視認されるという不具合を改善できる。
【発明の効果】
【０００７】
本発明の電気光学装置によれば、画素ブロックの境界に縦スジが視認されるという不具
合を改善し、表示品位を向上させることができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施形態について図面を参照しながら説明する。図１に、本発明の電気
光学装置の実施形態による液晶表示装置の構成を示す。図示のように、液晶表示装置は、
画素領域、垂直走査回路１０、水平走査回路２０、水平スイッチＳＷ（Ｒ），ＳＷ（Ｇ）
，ＳＷ（Ｂ）、補助水平スイッチＨＳＷ（Ｒ），ＨＳＷ（Ｂ）、第１の制御スイッチＣＴ
Ｒ，第２の制御スイッチＣＴＬを備えている。
【０００９】
以下、各構成要素の構成について説明する。まず、画素領域の構成について説明する。
Ｒ、Ｇ、Ｂの３原色に対応した画素（Ｒ画素、Ｇ画素、Ｂ画素）がガラス基板１００上に
マトリクス状に配列され、画素領域を形成している。ガラス基板１００上に対向して、不
図示の対向ガラス基板が配置され、ガラス基板１００と対向ガラス基板の間に液晶が挟持
されている。対向ガラス基板の表面には、共通電極が形成されている。また、対向ガラス
基板の表面にはＲ画素、Ｇ画素、Ｂ画素に対応してカラーフィルターが形成されている。
前記画素領域は、Ｘ方向に複数の画素ブロックに分割されており、図１においては、便宜
上、第１の画素ブロックと第２の画素ブロックのみを示している。
【００１０】
第１の画素ブロックにおいて、第１行目にＲ画素、Ｇ画素、Ｂ画素が順番にＸ方向に配
列され、第２行目にも同様に、Ｒ画素、Ｇ画素、Ｂ画素が順番にＸ方向に配列され、第３
行目にもＲ画素、Ｇ画素、Ｂ画素が順番にＸ方向に配列されている。図１では便宜上３行
分だけを示したが、さらに多数の行が設けられても良い。
【００１１】
第１行〜第３行に対応して第１乃至第３のゲートラインＧＬ１，ＧＬ２，ＧＬ３がＸ方
向に延びている。また、Ｒ画素、Ｇ画素、Ｂ画素に対応してＹ方向（Ｘ方向に対して直角
方向）に、３本のドレインラインＤＬ１（Ｒ），ＤＬ１（Ｇ），ＤＬ１（Ｂ）が延びてい
る。各画素は、第１乃至第３のゲートラインＧＬ１，ＧＬ２，ＧＬ３とドレインラインＤ
Ｌ１（Ｒ），ＤＬ１（Ｇ），ＤＬ１（Ｂ）のそれぞれの交差点に対応して設けられている
。
【００１２】
例えば、第１行目に着目すると、Ｒ画素は、ドレインラインＤＬ１（Ｒ）にドレインが
接続され、ゲートに第１のゲートラインＧＬ１が接続された、Ｎチャネル型の薄膜トラン
ジスタ（以下、ＴＦＴという）からなる画素トランジスタＧＴ１と、画素トランジスタＧ
Ｔ１のソースが接続された画素電極ＧＳ（Ｒ）を有している。同様に、Ｇ画素は、ドレイ
ンラインＤＬ１（Ｇ）にドレインが接続され、ゲートに第１のゲートラインＧＬ１が接続
された、Ｎチャネル型のＴＦＴからなる画素トランジスタＧＴ２と、画素トランジスタＧ
Ｔ２のソースが接続された画素電極ＧＳ（Ｇ）を有している。同様に、Ｂ画素は、ドレイ
ンラインＤＬ１（Ｂ）にドレインが接続され、ゲートに第１のゲートラインＧＬ１が接続
された、Ｎチャネル型のＴＦＴからなる画素トランジスタＧＴ３と、画素トランジスタＧ
Ｔ３のソースが接続された画素電極ＧＳ（Ｂ）を有している。
【００１３】
上述の第１の画素ブロックの右に隣接する第２の画素ブロックも同様に形成されている
。第２の画素ブロックのドレインラインＤＬ２（Ｒ），ＤＬ２（Ｇ），ＤＬ２（Ｂ）には
、第１の画素ブロックのドレインラインＤＬ１（Ｒ），ＤＬ１（Ｇ），ＤＬ１（Ｂ）と別
の符号を付してある。１本のドレインラインは２つの画素電極の間に延びている。ドレイ
ンラインと隣接する画素電極の間には絶縁膜があるので、ドレインラインと画素電極の間
に寄生容量が存在することになる。例えば、第１の画素ブロックと第２の画素ブロックと
境界に着目すると、第２の画素ブロックのドレインラインＤＬ２（Ｒ）と第１の画素ブロ
ックの右端のＢ画素の画素電極ＧＳ（Ｂ）との間には寄生容量ＣＰ１がある。従来、この
寄生容量ＣＰ１の影響により、Ｂ画素の画素電極ＧＳ（Ｂ）の電位が変化し、第１の画素
ブロックと第２の画素ブロックと境界に縦スジが視認されることは前述の通りである。
【００１４】
垂直走査回路１０は、第１乃至第３のゲートラインＧＬ１，ＧＬ２，ＧＬ３に対応する
垂直走査信号（Ｈレベルのパルス信号）を出力する回路である。垂直走査信号は、垂直ク
ロックに基づいて、垂直スタート信号を転送する複数のシフトレジスタにて作成される。
例えば、第１のゲートラインＧＬ１に垂直走査信号が出力されると、第１行目の画素トラ
ンジスタＧＴ１〜ＧＴ３がオンする。
【００１５】
次に、水平スイッチＳＷ（Ｒ），ＳＷ（Ｇ），ＳＷ（Ｂ）、水平走査回路２０、補助水
平スイッチＨＳＷ（Ｒ），ＨＳＷ（Ｂ）、第１及び第２の制御スイッチＣＴＲ，ＣＴＬの
構成について説明する。
【００１６】
第１の画素ブロックについて、水平スイッチＳＷ（Ｒ），ＳＷ（Ｇ），ＳＷ（Ｂ）は、
それぞれドレインラインＤＬ１（Ｒ），ＤＬ１（Ｇ），ＤＬ１（Ｂ）と対応するビデオ信
号ラインＶＳＬ（Ｒ），ＶＳＬ（Ｇ），ＶＳＬ（Ｂ）との間に接続されている。ビデオ信
号ラインＶＳＬ（Ｒ），ＶＳＬ（Ｇ），ＶＳＬ（Ｂ）にはそれぞれアンプＡ１，Ａ２，Ａ
３を通して、ビデオ信号ＶＳ（Ｒ），ＶＳ（Ｇ），ＶＳ（Ｂ）が供給されるように構成さ
れている。水平スイッチＳＷ（Ｒ），ＳＷ（Ｇ），ＳＷ（Ｂ）は、それぞれＮチャネル型
ＴＦＴとＰチャネル型ＴＦＴとを並列接続してなるＣＭＯＳトランスファゲートで形成さ
れており、水平走査回路２０からの水平走査信号に応じてオンする。第２の画素ブロック
についても同様に構成されている。
【００１７】
水平走査回路２０は、走査方向を右方向と左方向に選択可能な走査回路であって、水平
スタート信号を転送するシフトレジスタＳＲ１（第1のシフトレジスタ），ＳＲ２と走査
方向選択回路２１−１，２１−２，２１−３を有している。シフトレジスタＳＲ１，ＳＲ
２により転送された水平スタート信号が水平走査信号ＨＳ１，ＨＳ２（Ｈレベルのパルス
信号）として出力される。シフトレジスタＳＲ１，ＳＲ２から出力された水平走査信号Ｈ
Ｓ１，ＨＳ２は水平スイッチＳＷ（Ｒ），ＳＷ（Ｇ），ＳＷ（Ｂ）のＮチャネル型ＴＦＴ
のゲートに印加され、その水平走査信号の反転信号が水平スイッチＳＷ（Ｒ），ＳＷ（Ｇ
），ＳＷ（Ｂ）のＰチャネル型ＴＦＴのゲートに印加される。
【００１８】
従って、対応する水平走査信号ＨＳ１，２が出力されると、その信号の立ち上がりに応
じて水平スイッチＳＷ（Ｒ），ＳＷ（Ｇ），ＳＷ（Ｂ）は同時にオンし、その信号の立ち
下がりに応じて同時にオフすることになる。また、走査方向選択回路２１−１，２１−２
，２１−３は、右方向走査選択信号ＲＳと左方向走査選択信号ＬＳに応じて、走査方向が
それぞれ右方向と左方向に選択可能に構成されている。
【００１９】
そして、第２の画素ブロックのドレインラインＤＬ２（Ｒ）とビデオ信号ラインＶＳＬ
（Ｒ）との間に、第１の補助水平スイッチＨＳＷ（Ｒ）が水平スイッチＳＷ（Ｒ）と並列
に接続されている。第１の補助水平スイッチＨＳＷ（Ｒ）はＮチャネル型ＴＦＴで形成さ
れており、そのゲートには第１の制御スイッチＣＴＲを介してシフトレジスタＳＲ１から
の水平走査信号ＨＳ１が印加される。また、そのソースとドレインが、水平スイッチＳＷ
（Ｒ）に並列に接続されている。第１の制御スイッチＣＴＲはＮチャネル型ＴＦＴで形成
されており、右方向走査選択信号ＲＳがＨレベルの時（つまり、右方向走査の時）にオン
する。従って、第２の画素ブロックの第１の補助水平スイッチＨＳＷ（Ｒ）は、第１の画
素ブロックの水平スイッチＳＷ（Ｒ），ＳＷ（Ｇ），ＳＷ（Ｂ）と同時にスイッチングす
るように構成されている。
【００２０】
以下、図２（ａ）のタイミング図を参照して、回路動作を説明する。いま、右方向走査
が選択されているとする。（右方向走査選択信号ＲＳがＨレベル、左方向走査選択信号Ｌ
ＳがＬレベル）
【００２１】
シフトレジスタＳＲ１からの水平走査信号ＨＳ１がＨレベルに立ち上がると、第２の画
素ブロックの第１の補助水平スイッチＨＳＷ（Ｒ）と、第１の画素ブロックの水平スイッ
チＳＷ（Ｒ），ＳＷ（Ｇ），ＳＷ（Ｂ）とは同時にオンする。これにより、水平スイッチ
ＳＷ（Ｒ），ＳＷ（Ｇ），ＳＷ（Ｂ）を通して、垂直走査信号に応じて選択された画素の
画素電極ＧＳ（Ｒ），ＧＳ（Ｇ），ＧＳ（Ｂ）に、水平走査信号ＨＳ１に同期したビデオ
信号ＶＳ（Ｒ），ＶＳ（Ｇ），ＶＳ（Ｂ）が書き込まれると共に、第２の画素ブロックの
ドレインラインＤＬ２（Ｒ）に、第１の補助水平スイッチＨＳＷ（Ｒ）を通して、水平走
査信号ＨＳ１に同期したビデオ信号ＶＳ（Ｒ）が出力されることになる。
【００２２】
第１の画素ブロックの書き込みが完了すると、シフトレジスタＳＲ１からの水平走査信
号ＨＳ１がＬレベルに立ち下がる。これにより、第１の画素ブロックの水平スイッチＳＷ
（Ｒ），ＳＷ（Ｇ），ＳＷ（Ｂ）と第２の画素ブロックの第１の補助水平スイッチＨＳＷ
（Ｒ）とは同時にオフする。
【００２３】
その後、シフトレジスタＳＲ２からの水平走査信号ＨＳ２がＨレベルに立ち上がる。す
ると、第２の画素ブロックの水平スイッチＳＷ（Ｒ），ＳＷ（Ｇ），ＳＷ（Ｂ）がオンし
、水平スイッチＳＷ（Ｒ），ＳＷ（Ｇ），ＳＷ（Ｂ）を通して、選択された画素の画素電
極ＧＳ（Ｒ），ＧＳ（Ｇ），ＧＳ（Ｂ）に、水平走査信号ＨＳ２に同期したビデオ信号Ｖ
Ｓ（Ｒ），ＶＳ（Ｇ），ＶＳ（Ｂ）が書き込まれる。この時、第２の画素ブロックの補助
水平スイッチＨＳＷ（Ｒ）はオフしているので、第２の画素ブロックのドレインラインＤ
Ｌ２（Ｒ）には、水平スイッチＳＷ（Ｒ）を通して、水平走査信号ＨＳ２に同期したビデ
オ信号ＶＳ（Ｒ）が出力される。第２の画素ブロックのドレインラインＤＬ２（Ｒ）の電
位変化は、この短期間のビデオ信号ＶＳ（Ｒ）の変化として現れる。
【００２４】
このようにして、第１の画素ブロックの書き込み時に第２の画素ブロックのドレインラ
インＤＬ２（Ｒ）に補助的にビデオ信号ＶＳ（Ｒ）を供給するようにしたので、第２の画
素ブロックの書き込み時に生じるドレインラインＤＬ２（Ｒ）の電位変化を小さくできる
。すると、寄生容量ＣＰ１を介した第１の画素ブロックのＢ画素の画素電極ＧＳ（Ｂ）の
電位変化も小さくなり、画素ブロックの境界に縦スジが視認される不具合が改善される。
【００２５】
このような第１の補助水平スイッチＨＳＷ（Ｒ）は、各画素ブロックの左端のドレイン
ライン（図１の例では、第１及び第２の画素ブロックの左端のドレインラインＤＬ１（Ｒ
），ＤＬ２（Ｒ））に設けられることが好ましい。
【００２６】
また、第１の画素ブロックの書き込み時に第２の画素ブロックのドレインラインＤＬ２
に、ドレインラインＤＬ２と同色（Ｒ）のビデオ信号ＶＳ（Ｒ）を供給しているので、異
なる色のビデオ信号ＶＳを供給する場合よりも、第２の画素ブロックの書き込み時に生じ
るドレインラインＤＬ２（Ｒ）の電位変化を小さくする効果が高い。尚、異なる色のビデ
オ信号ＶＳを供給する構成としてもよく、グレイ表示のように略同電位を書き込む場合に
は、ドレインラインＤＬ２（Ｒ）に異なる色のビデオ信号ＶＳ（Ｇ）または（Ｂ）を供
給する構成としてもビデオ信号ＶＳ（Ｒ）と同等の効果が期待できる。また、第１の画素
ブロックのドレインラインＤＬ１の書き込み時に第２の画素ブロックのドレインラインＤ
Ｌ２に書き込む信号を、ドレインラインＤＬ１に供給するビデオ信号ＶＳとは異なる信号
を供給する構成とすることも可能である。この場合は、ドレインラインＤＬ１にビデオ信
号ＶＳを供給するビデオ信号ラインの負荷が増加することがないが、別途、信号を供給す
るための信号線を設ける必要があるために回路面積が大きくなってしまう。
【００２７】
また、上述の例では右方向走査を前提に説明したが、左方向走査に対応するために、第
２の補助水平スイッチＨＳＷ（Ｂ）と第２の制御スイッチＣＴＬが設けられている。即ち
、第１の画素ブロックのドレインラインＤＬ１（Ｂ）とビデオ信号ラインＶＳＬ（Ｂ）と
の間に、第２の補助水平スイッチＨＳＷ（Ｂ）が水平スイッチＳＷ（Ｂ）と並列に接続さ
れている。第２の補助水平スイッチＨＳＷ（Ｂ）はＮチャネル型ＴＦＴで形成されており
、そのゲートには第２の制御スイッチＣＴＬを介してシフトレジスタＳＲ２からの水平走
査信号ＨＳ２が印加される。第２の制御スイッチＣＴＬはＮチャネル型ＴＦＴで形成され
ており、左方向走査選択信号ＬＳがＨレベルの時（つまり、左方向走査の時）にオンする
。従って、第１の画素ブロックの第２の補助水平スイッチＨＳＷ（Ｂ）は、第２の画素ブ
ロックの水平スイッチＳＷ（Ｒ），ＳＷ（Ｇ），ＳＷ（Ｂ）と同時にスイッチングするよ
うに構成されている。
【００２８】
以下、図２（ｂ）のタイミング図を参照して、回路動作を説明する。いま、左方向走査
が選択されているとする。（左方向走査選択信号ＬＳがＨレベル、右方向走査選択信号Ｒ
ＳがＬレベル）
【００２９】
シフトレジスタＳＲ２からの水平走査信号ＨＳ２のＨレベルに立ち上がると、第１の画
素ブロックの第２の補助水平スイッチＨＳＷ（Ｂ）と、第２の画素ブロックの水平スイッ
チＳＷ（Ｒ），ＳＷ（Ｇ），ＳＷ（Ｂ）とは同時にオンする。これにより、水平スイッチ
ＳＷ（Ｒ），ＳＷ（Ｇ），ＳＷ（Ｂ）を通して、垂直走査信号に応じて選択された画素の
画素電極ＧＳ（Ｒ），ＧＳ（Ｇ），ＧＳ（Ｂ）に、水平走査信号ＨＳ２に同期したビデオ
信号ＶＳ（Ｒ），ＶＳ（Ｇ），ＶＳ（Ｂ）が書き込まれると共に、第１の画素ブロックの
ドレインラインＤＬ１（Ｂ）に、第２の補助水平スイッチＨＳＷ（Ｂ）を通して、水平走
査信号ＨＳ２に同期したビデオ信号ＶＳ（Ｂ）が出力されることになる。
【００３０】
第２の画素ブロックの書き込みが完了すると、シフトレジスタＳＲ２からの水平走査信
号ＨＳ２がＬレベルに立ち下がる。これにより、第２の画素ブロックの水平スイッチＳＷ
（Ｒ），ＳＷ（Ｇ），ＳＷ（Ｂ）と第１の画素ブロックの第２の補助水平スイッチＨＳＷ
（Ｂ）とは同時にオフする。
【００３１】
その後、シフトレジスタＳＲ１からの水平走査信号ＨＳ１がＨレベルに立ち上がる。す
ると、第１の画素ブロックの水平スイッチＳＷ（Ｒ），ＳＷ（Ｇ），ＳＷ（Ｂ）がオンし
、水平スイッチＳＷ（Ｒ），ＳＷ（Ｇ），ＳＷ（Ｂ）を通して、垂直走査信号に応じて選
択された画素の画素電極ＧＳ（Ｒ），ＧＳ（Ｇ），ＧＳ（Ｂ）に、水平走査信号ＨＳ１に
同期したビデオ信号ＶＳ（Ｒ），ＶＳ（Ｇ），ＶＳ（Ｂ）が書き込まれる。この時、第１
の画素ブロックの補助水平スイッチＨＳＷ（Ｂ）はオフしているので、第１の画素ブロッ
クのドレインラインＤＬ１（Ｂ）には、水平スイッチＳＷ（Ｂ）を通して、水平走査信号
ＨＳ１に同期したビデオ信号ＶＳ（Ｂ）が出力される。第１の画素ブロックのドレインラ
インＤＬ１（Ｂ）の電位変化は、この短期間のビデオ信号ＶＳ（Ｂ）の変化として現れる
。
【００３２】
このようにして、第２の画素ブロックの書き込み時に第１の画素ブロックのドレインラ
インＤＬ１（Ｂ）に補助的にビデオ信号ＶＳ（Ｂ）を供給するようにしたので、第１の画
素ブロックの書き込み時に生じるドレインラインＤＬ１（Ｂ）の電位変化を小さくできる
。ここで、ドレインラインＤＬ１（Ｂ）と第２の画素ブロックのＲ画素の画素電極ＧＳ（
Ｒ）とは寄生容量で結合している。（つまり、ドレインラインＤＬ１（Ｂ）は、オンして
いる画素トランジスタＧＴ３及び第１の画素ブロックのＢ画素の画素電極ＧＳ（Ｂ）を介
して、第２の画素ブロックのＲ画素の画素電極ＧＳ（Ｒ）と容量結合している）そのよう
な寄生容量を介した第２の画素ブロックのＲ画素の画素電極ＧＳ（Ｒ）の電位変化も小さ
くなり、画素ブロックの境界に縦スジが視認されることがなくなる。
【００３３】
このような第２の補助水平スイッチＨＳＷ（Ｂ）は、各画素ブロックの右端のドレイン
ライン（図１の例では、第１及び第２の画素ブロックの右端のドレインラインＤＬ１（Ｂ
），ＤＬ２（Ｂ））に設けられることが好ましい。
【００３４】
上述のように、第１の補助水平スイッチＨＳＷ（Ｒ）と第２の補助水平スイッチＨＳＷ
（Ｂ）とは、それぞれ対応する水平スイッチＳＷ（Ｒ），ＳＷ（Ｇ），ＳＷ（Ｂ）と同時
にオンするため、対応するビデオ信号ラインの負荷が増加することになる。例えば、第２
の画素ブロックの第１の補助水平スイッチＨＳＷ（Ｒ）については、第１の画素ブロック
の水平スイッチＳＷ（Ｒ）と同時にオンするので、ビデオ信号ラインＶＳＬ（Ｒ）には、
第２の画素ブロックのドレインラインＤＬ２（Ｒ）の１本分余分な負荷（容量性負荷など
）が加わる。そのため、アンプＡ１のドライブ能力が小さいと、ドレインラインＤＬ１（
Ｒ）を十分ドライブできなくなり、表示に影響が出てしまう。
【００３５】
そこで、第１の補助水平スイッチＨＳＷ（Ｒ）のオン抵抗（オン状態の抵抗値）を水平
スイッチＳＷ（Ｒ）のオン抵抗より大きくし、ビデオ信号ラインＶＳＬ（Ｒ）への影響を
小さくすることが好ましい。第１の補助水平スイッチＨＳＷ（Ｒ）のオン抵抗を大きくす
るためには、ＴＦＴのゲート幅（Ｗ）を小さくすることで、ガラス基板上で第１の補助水
平スイッチＨＳＷ（Ｒ）のレイアウト面積を容易に確保することができる。同様の理由か
ら、第２の補助水平スイッチＨＳＷ（Ｂ）のオン抵抗を水平スイッチＳＷ（Ｂ）のオン抵
抗より大きくすることが好ましい。
【００３６】
尚、補助水平スイッチＨＳＷ（Ｒ）のオン抵抗は、画素ブロックの境界に縦スジが視認
される不具合を改善する効果を享受できる範囲で、可能な限り大きくすることが好ましい
。補助水平スイッチＨＳＷ（Ｒ）のオン抵抗は、スイッチを構成するＴＦＴのゲート幅を
変えることで調整する。具体的には、補助水平スイッチＨＳＷ（Ｒ）を構成するＴＦＴの
ゲート幅（Ｗ）を、水平スイッチＳＷ（Ｒ）を構成するＴＦＴのゲート幅（Ｗ）の２分の
1以下、好ましくは、１０分の1程度、若しくは、２０分の1程度の大きさとするとよい。
ゲート幅が１０分の１になるとオン抵抗は、１０倍程度大きくなる。また、ゲート幅が２
０分の１になるとオン抵抗は、２０倍程度大きくなる。しかし、補助水平スイッチＨＳＷ
（Ｒ）を構成するＴＦＴのゲート幅（Ｗ）を、水平スイッチＳＷ（Ｒ）を構成するＴＦＴ
のゲート幅（Ｗ）の１０分の1程度に狭くしても、ビデオ信号ＶＳＬ（Ｒ）を書き込む際
に、補助水平スイッチＨＳＷ（Ｒ）を介して書き込んだドレインラインＤＬ２（Ｒ）の電
位は、水平スイッチＳＷ（Ｒ）を介して書き込んだドレインラインＤＬ１（Ｒ）の電位の
８〜９割程度（書き込み時間でも変わる。長くすれば大きくなる）になる。また、補助水
平スイッチＨＳＷ（Ｒ）を構成するＴＦＴのゲート幅（Ｗ）を、水平スイッチＳＷ（Ｒ）
を構成するＴＦＴのゲート幅（Ｗ）の２０分の1程度としても、ビデオ信号ＶＳＬ（Ｒ）
を書き込んだ際に、補助水平スイッチＨＳＷ（Ｒ）を介して書き込んだドレインラインＤ
Ｌ２（Ｒ）の電位は、水平スイッチＳＷ（Ｒ）を介して書き込んだドレインラインＤＬ１
（Ｒ）の電位の６〜７割程度になる。ここで、第１の画素ブロックにビデオ信号ＶＳＬ（
Ｒ）を書き込んだ際に、ドレインラインＤＬ２（Ｒ）の電位が、ドレインラインＤＬ１（
Ｒ）の電位の８〜９割程度、若しくは、６〜７割程度になれば、次の第２の画素ブロック
の書き込み時に、ドレインラインＤＬ２（Ｒ）の電位変化が抑えられるので、隣接するド
レインラインＤＬ１（Ｂ）の画素電極ＧＳ（Ｂ）への影響も小さく抑えられるため、画素
ブロックの境界に縦スジが視認されるという不具合を改善できる。
【００３７】
以下で、水平走査回路２０の具体的な構成例について図３を参照して説明する。図３で
は、説明の都合上、４つのシフトレジスタＳＲ０，ＳＲ１，ＳＲ２，ＳＲ３を示してある
。走査方向選択回路２１−１，２１−２，２１−３は、それぞれ、２つのＮチャネル型Ｔ
ＦＴ（Ｔ１，Ｔ２）、（Ｔ３，Ｔ４）、（Ｔ５，Ｔ６）にて構成されている。シフトレジ
スタＳＲ０，ＳＲ１，ＳＲ２，ＳＲ３は、それぞれＤ型フリップフロップで構成されてお
り、水平クロックＣＫＨとその反転クロック＊ＣＫＨがそれぞれ供給されている。
【００３８】
右方向走査選択信号ＲＳがＨレベル、左方向走査選択信号ＬＳがＬレベルの時は、Ｔ１
，Ｔ４，Ｔ５がオンし、Ｔ２，Ｔ３，Ｔ６はオフする。すると、シフトレジスタＳＲ０の
出力端子ＯＵＴ０がシフトレジスタＳＲ１の入力端子ＩＮ１に接続され、シフトレジスタ
ＳＲ１の出力端子ＯＵＴ１がシフトレジスタＳＲ２の入力端子ＩＮ２に接続され、シフト
レジスタＳＲ２の出力端子ＯＵＴ２がシフトレジスタＳＲ３の入力端子ＩＮ３に接続され
る。この状態で、シフトレジスタＳＲ０の入力端子ＩＮ０に水平スタート信号ＳＴＨを印
加すると、水平スタート信号ＳＴＨは、ＳＲ０→ＳＲ１→ＳＲ２→ＳＲ３という順番に転
送されていく。即ち、この場合は、右方向の水平走査が行われる。（図３の右矢印の方向
）
【００３９】
一方、右方向走査選択信号ＲＳがＬレベル、左方向走査選択信号ＬＳがＨレベルの時は
、Ｔ１，Ｔ４，Ｔ５がオフし、Ｔ２，Ｔ３，Ｔ６はオンする。すると、シフトレジスタＳ
Ｒ３の出力端子ＯＵＴ３がシフトレジスタＳＲ２の入力端子ＩＮ２に接続され、シフトレ
ジスタＳＲ２の出力端子ＯＵＴ２がシフトレジスタＳＲ１の入力端子ＩＮ１に接続され、
シフトレジスタＳＲ１の出力端子ＯＵＴ１がシフトレジスタＳＲ０の入力端子ＩＮ０に接
続される。この状態で、水平スタート信号ＳＴＨは、ＳＲ３→ＳＲ２→ＳＲ１→ＳＲ０と
いう順番に転送されていく。（図３の左矢印の方向）
【００４０】
なお、本発明は上記実施形態に限定されることはなく、その要旨を逸脱しない範囲で変
更が可能なことは言うまでもない。例えば、実施形態では、第１の補助水平スイッチＨＳ
Ｗ（Ｒ）と第２の補助水平スイッチＨＳＷ（Ｂ）の両方が設けられているが、走査方向が
右方向又は左方向のいずれかに固定されている場合には、それに応じて、第１の補助水平
スイッチＨＳＷ（Ｒ）又は第２の補助水平スイッチＨＳＷ（Ｂ）のいずれかを設ければよ
い。また、実施形態の画素ブロックはＲ画素、Ｇ画素、Ｂ画素から構成されているが、そ
れ以外の表示色の画素を加えてもよい。
【００４１】
その場合も、実施形態のように、各画素ブロックの左端のドレインラインに第１の補助
水平スイッチを設け、各画素ブロックの右端のドレインラインに第２の補助水平スイッチ
を設けることが寄生容量ＣＰ１による画素電極の電位変化を効果的に抑える上で好ましい
。一方、補助水平スイッチは、各画素ブロックの端に限らず、任意のドレインラインとそ
れに対応する映像信号ラインの間に設けてもある程度の縦スジ抑制効果を期待することが
できる。
【００４２】
また、補助水平スイッチＨＳＷのＴＦＴの導電型については、逆の導電型としても良い
。例えば、「Ｎチャネル型のＴＦＴ」は、その代わりに「Ｐチャネル型のＴＦＴ」で作成
することができる。  また、本発明は電気光学装置の実施形態としてアクティブマトリク
ス型の液晶表示装置を記載したが、無機あるいは有機エレクトロルミネッセンス装置、プ
ラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置などの
表示装置に適用してもよい。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施形態による液晶表示装置の構成を示す図である。
【図２】本発明の実施形態による液晶表示装置の動作タイミング図である。
【図３】水平走査回路の構成を示す図である。
【符号の説明】
【００４４】
１０  垂直走査回路    ２０  水平走査回路
２１−１〜２１−３  走査方向選択回路
ＧＳ（Ｒ）〜ＧＳ（Ｂ）  画素電極  
ＤＬ１（Ｒ）〜ＤＬ１（Ｂ）  ドレインライン
ＶＳＬ（Ｒ）〜ＶＳＬ（Ｂ）  ビデオ信号ライン
ＧＬ１〜ＧＬ３  ゲートライン    ＳＷ（Ｒ）〜ＳＷ（Ｂ）  水平スイッチ
ＨＳＷ（Ｒ）  第１の補助水平スイッチ
ＨＳＷ（Ｂ）  第２の補助水平スイッチ
ＣＴＲ  第１の制御スイッチ    ＣＴＬ  第２の制御スイッチ
【図１】
2009186871.tif 000003
【図２】
2009186871.tif 000004
【図３】
2009186871.tif 000005