(57)【要約】【課題】サブコードとオーディオデータの位置関係をずらさずに、サンプリング周波数を変換してコンテンツをデジタル出力できる音声再生装置を提供する。【解決手段】ＣＤから読み出された音声データ及びサブコードを復調する復調器２と、復調された音声データを格納し、定速クロックで読み出すバッファ３と、読み出された音声データのエラー訂正を行う訂正回路４と、エラー訂正された音声データのサンプリング周波数を変換するＳＲＣ６と、復調されたサブコードが与えられ、所定のブロック単位での前記サブコードの出力と、所定の数のゼロデータの出力とを交互に行うバースト転送回路９と、サンプリング周波数変換後の音声データ、バースト転送回路９から出力される前記サブコード及び前記ゼロデータを用いて、規格に準拠したデジタルデータを生成する変換器１０と、を備える。【選択図】図１
2009176353.tif 000002
【特許請求の範囲】
【請求項１】
記憶媒体から読み出された第１の周波数でサンプリングされている音声データ及びサブコードを復調する復調器と、
前記復調器により復調された前記音声データを格納し、所定のクロック周波数で出力するバッファと、
前記バッファから出力される前記音声データのエラー訂正を行う訂正回路と、
前記訂正回路によりエラー訂正された前記音声データのサンプリング周波数を前記第１の周波数より大きい第２の周波数に変換して出力するサンプリング周波数変換器と、
前記復調器により復調された前記サブコードが与えられ、所定のブロック単位での前記サブコードの出力と、所定の数のゼロデータの出力とを交互に行うバースト転送回路と、
前記サンプリング周波数変換器から出力されるサンプリング周波数が前記第２の周波数の前記音声データと、前記バースト転送回路から出力される前記サブコード及び前記ゼロデータを用いて、規格に準拠したデジタルデータを生成する変換器と、
を備える音声再生装置。
【請求項２】
前記バースト転送回路は、
前記復調器により復調された前記サブコードを格納し、前記第２の周波数で出力するサブコードバッファと、
切り替え制御信号、前記サブコードバッファから出力される前記サブコード及び前記ゼロデータが与えられ、前記切り替え制御信号に基づいて前記サブコード又は前記ゼロデータのいずれか一方を出力するセレクタと、
前記サブコードバッファに格納された前記サブコードの同期パターンを検出して前記ブロック単位の先頭を判断し、同期パターン検出信号を出力する同期パターン検出器と、
前記同期パターン検出信号に基づいて前記セレクタから前記サブコードが出力されるように前記切り替え制御信号を出力すると共に前記第２の周波数に基づくクロックでカウントを開始し、カウント値が所定値に達したら前記セレクタから前記ゼロデータが出力されるように前記切り替え制御信号を出力するカウンタと、
を有することを特徴とする請求項１に記載の音声再生装置。
【請求項３】
前記音声データの所定時間におけるサンプル数を、サンプリング周波数が前記第１の周波数でＳ１（Ｓ１は正の整数）、サンプリング周波数が前記第２の周波数でＳ２（Ｓ２はＳ２＞Ｓ１を満たす整数）とした場合、前記バースト転送回路は前記所定のブロック単位での前記サブコードの出力と、Ｓ２−Ｓ１個のゼロデータの出力とを交互に行うことを特徴とする請求項１又は２に記載の音声再生装置。
【請求項４】
前記訂正回路でエラー訂正された前記音声データがプリエンファシスされている場合に、前記音声データのディエンファシス処理を行い、ディエンファシス処理後の前記音声データを前記サンプリング周波数変換器へ出力し、ディエンファシス処理を行ったことを示すディエンファシス処理実行信号を出力するディエンファシス回路と、
前記ディエンファシス処理実行信号に基づきディエンファシスフラグリセット信号を出力するディエンファシスフラグリセット回路と、
をさらに備え、
前記変換器はＩＥＣ６０９５８変換器であり、このＩＥＣ６０９５８変換器は前記ディエンファシスフラグリセット信号に基づき、ＩＥＣ６０９５８準拠のデジタルデータにエンファシスが無いことを示す信号を付加することを特徴とする請求項１乃至３のいずれかに記載の音声再生装置。
【請求項５】
前記サンプリング周波数変換器によりサンプリング周波数を前記第２の周波数に変換された前記音声データのデジタルアナログ変換を行い、アナログ音声データを生成するデジタルアナログ変換器と、
前記アナログ音声データを出力するアナログ出力端子と、
をさらに備えることを特徴とする請求項１乃至４のいずれかに記載の音声再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、音声再生装置に関するものである。
【背景技術】
【０００２】
ＤＶＤオーディオコンテンツはサンプリング周波数が９６ｋＨｚや１９２ｋＨｚと帯域が広く、ＤＶＤオーディオ対応プレーヤはこれらのサンプリング周波数でデジタルアナログ変換（以下ＤＡ変換）を行い、高音質な音声を再生することができる。
【０００３】
また、ＤＶＤオーディオ対応プレーヤはＣＤを再生することもできる。ＣＤコンテンツのサンプリング周波数は４４．１ｋＨｚであるが、８８．２ｋＨｚや１７６．４ｋＨｚにアップサンプリングした後にＤＡ変換を行うＣＤアップサンプリング機能を有するプレーヤが普及し始めている。
【０００４】
これらのプレーヤにはアナログ音声出力端子の他に、周辺機器へデジタルのままオーディオ信号を出力するデジタル音声出力端子（ＩＥＣ６０９５８準拠）を備えているものがある。また、ＩＥＣ６０９５８をベースとしたＨＤＭＩ（High-Definition Multimedia Interface）端子などが搭載されているものもある。
【０００５】
欧州などの車載オーディオでは、情報系の車載ネットワークであるＭＯＳＴ（Media Oriented Systems Transport）経由で音声データが転送される。ＭＯＳＴではサンプリング周波数が予め決められており、このサンプリング周波数がコンテンツのサンプリング周波数と異なることが多い。この場合、サンプリング周波数変換器（Sampling Rate Converter：以下ＳＲＣ）によりサンプリング周波数の変換が行われる。
【０００６】
ＤＡ変換によりアナログ音声データを生成する際のサンプリング周波数と、デジタル音声データを出力する際のサンプリング周波数とが同じであるオーディオ再生装置の他に、アナログとデジタルでサンプリング周波数を独立に持つことにより、ＤＶＤオーディオのサンプリング周波数（１９２ｋＨｚ）であるコンテンツはそのサンプリング周波数でＤＡ変換してアナログ出力し、デジタル出力は１／４のダウンサンプリング処理をした後、４８ｋＨｚでデジタル出力するオーディオ再生装置が提案されている（例えば特許文献１参照）。ＣＤアップサンプリング機能を有している再生装置も、ＣＤコンテンツのＤＡ変換にはアップサンプリングした周波数を用いているが、デジタル出力は４４．１ｋＨｚで出力している。
【０００７】
従来、上記のようなアップサンプリングやＳＲＣによるサンプリング周波数変換を行っても、ＣＤコンテンツのデジタル出力を行う場合は、ディスク上のサブコードとオーディオデータの位置関係がずれないようにサンプリング周波数は４４．１ｋＨｚのままであった。そのため、周辺機器で高音質な音声データを扱えないという問題があった。
【０００８】
また、サブコードを捨ててオーディオデータのみをデジタル出力することも可能であるが、サブコードにはトラック番号や時間などの情報が含まれているので、これらの情報が欠落するという不具合が生じる。
【特許文献１】特開２００１−１９５０９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、サブコードとオーディオデータの位置関係をずらさずに、サンプリング周波数を変換してコンテンツをデジタル出力できる音声再生装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一態様による音声再生装置は、記憶媒体から読み出された第１の周波数でサンプリングされている音声データ及びサブコードを復調する復調器と、前記復調器により復調された前記音声データを格納し、所定のクロック周波数で出力するバッファと、前記バッファから出力される前記音声データのエラー訂正を行う訂正回路と、前記訂正回路によりエラー訂正された前記音声データのサンプリング周波数を前記第１の周波数より大きい第２の周波数に変換して出力するサンプリング周波数変換器と、前記復調器により復調された前記サブコードが与えられ、所定のブロック単位での前記サブコードの出力と、所定の数のゼロデータの出力とを交互に行うバースト転送回路と、前記サンプリング周波数変換器から出力されるサンプリング周波数が前記第２の周波数の前記音声データと、前記バースト転送回路から出力される前記サブコード及び前記ゼロデータを用いて、規格に準拠したデジタルデータを生成する変換器と、を備えるものである。
【発明の効果】
【００１１】
本発明によれば、サブコードとオーディオデータの位置関係をずらさずに、コンテンツのサンプリング周波数を変換してデジタル出力できる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態による音声再生装置を図面に基づいて説明する。
【００１３】
（第１の実施形態）図１に本発明の第１の実施形態に係る音声再生装置の概略構成を示す。音声再生装置は、ＥＦＭ復調器２、バッファ３、訂正回路４、補正回路５、サンプリング周波数変換器（Sampling Rate Converter：以下ＳＲＣ）６、デジタルアナログ変換器（以下、ＤＡＣ）７、サブコードプロセッサ８、バースト転送回路９、ＩＥＣ６０９５８変換器１０、アナログ出力端子１１、及びデジタル出力端子１２を備える。
【００１４】
例えばＣＤ（Compact Disc）等の記録媒体１に記録されている音声データ及びサブコードが図示しない読み取り手段により読み出され、ＥＦＭ復調器２によりＥＦＭ（Eight to Fourteen Modulation）復調される。
【００１５】
ここで、ＣＤの信号フォーマットについて説明する。ＣＤでは図２に示すように、Ｌ、Ｒ２チャンネルの各６サンプル（計１２サンプル）の音声データ２１と、８ビットで構成されるサブコード２２が一まとめに扱われ、この先頭部分に同期信号２３が設けられる。これらはフレームと呼ばれる。
【００１６】
ＣＤの記録データは、図３に示すように、９８個のフレームＦ１〜Ｆ９８からなるブロック単位で処理される。
【００１７】
図３におけるサブコードブロック３１の詳細図を図４に示す。フレームＦ１、Ｆ２のサブコードにはそれぞれ同期パターンＳ０、Ｓ１が記録されている。フレームＦ３〜Ｆ９８の各フレームにはＰ〜Ｗチャネルのデータが記録されている。
【００１８】
Ｐチャネル（Ｐ１〜Ｐ９６）及びＱチャネル（Ｑ１〜Ｑ９６）はアクセス用データ等が記録され、曲の頭出し等に用いられる。Ｒチャネル（Ｒ１〜Ｒ９６）〜Ｗチャネル（Ｗ１〜Ｗ９６）はグラフィックデータ等が記録される。
【００１９】
Ｑチャネル（Ｑ１〜Ｑ９６）のフォーマットを図５に示す。Ｑ１〜Ｑ４の４ビットはオーディオのチャネル数、エンファシス、データ等の識別に用いられるコントロール（制御）ビットである。
【００２０】
Ｑ５〜Ｑ８の４ビットは、Ｑ９〜Ｑ８０の７２ビットに記録されるデータのモードの種類を示すアドレスビットである。例えばＱ５〜Ｑ８が０００１の時、Ｑ９〜Ｑ８０には楽章番号、インデックス番号、楽章内の経過時間、絶対時間が記載されている。
【００２１】
Ｑ８１〜Ｑ９６の１６ビットは、受信したＱチャネルデータの正誤判定を行い、正しいデータを読み出すための巡回符号の誤り検出である多項式が記載されており、ＣＲＣ（Cyclic Redundancy Code）ビットと呼ばれる。
【００２２】
ＥＦＭ復調器２で復調された音声データ（図２における音声データ２１）はバッファ３に入力される。バッファ３は例えばＦＩＦＯ（First In First Out）バッファである。復調された音声データはＥＦＭ復調器２からＣＤ１の読み出しクロックで転送されてくるので、バッファ３では定速クロック（例えば４４．１ｋＨｚ）に置き換えて出力する。バッファ３はフルやエンプティにならないように制御される。また、バッファ３は１ブロックのサブコードが得られるまで音声データの出力を待ち、音声データとサブコードの位置関係を制御する。
【００２３】
定速クロックに置き換えられてバッファ３から出力された音声データは、訂正回路４でエラー訂正される。エラー訂正しきれない音声データは補正回路５にて平滑化され、再構成されたＰＣＭ（Pulse Code Modulation）信号となる。
【００２４】
このＰＣＭ信号のサンプリング周波数（例えば４４．１ｋＨｚ）がＳＲＣ６において異なるサンプリング周波数に変換され、ＤＡＣ７にてデジタルアナログ変換され、アナログ音声がアナログ出力端子１１から出力される。
【００２５】
また、ＳＲＣ６により異なるサンプリング周波数に変換されたＰＣＭ信号はＩＥＣ６０９５８変換器１０に出力される。さらにＳＲＣ６は変換後のサンプリング周波数ＣＫをバースト転送回路９へ出力する。
【００２６】
ＥＦＭ復調器２で復調されたサブコード（図２におけるサブコード２２）はサブコードクロックと共にサブコードプロセッサ８へ出力される。
【００２７】
サブコードプロセッサ８は同期パターン（図３における同期パターンＳ０、Ｓ１）を用いてサブコードのブロックを判断し、Ｐ〜Ｗチャネルのサブコードを取得する。サブコードプロセッサは取得したサブコードのうちＰチャネル及びＱチャネルを制御回路（図示せず）へ出力する。制御回路はＰチャネル及びＱチャネルのサブコードを用いてアクセス処理や時間表示を行う。また、サブコードプロセッサ８は取得したサブコードをバースト転送回路９へ出力する。
【００２８】
バースト転送回路９の概略構成の一例を図６に示す。バースト転送回路９はバッファ９１、同期パターン検出器９２、カウンタ９３、スイッチ９４、及びセレクタ９５を有する。バッファ９１は例えばＦＩＦＯバッファである。
【００２９】
サブコードプロセッサ８から出力されるサブコードがバッファ９１に格納される。バッファ９１はＳＲＣ６による変換後のサンプリング周波数ＣＫが与えられ、この周波数ＣＫに基づいて格納したサブコードを読み出す。
【００３０】
同期パターン検出器９２はバッファ９１から読み出されるサブコードに含まれる同期パターンＳ０、Ｓ１を検出し、サブコードブロックの先頭を判断する。サブコードブロックの先頭を検出したら同期パターン検出信号をカウンタ９３へ出力し、カウンタ９３をリセットしてカウントを開始させる。カウンタ９３では前記サンプリング周波数ＣＫに正比例したクロックでカウントが行われる。
【００３１】
バッファ９１に格納されたサブコードはスイッチ９４を介してセレクタ９５に与えられる。スイッチ９４はカウンタ９３から出力されるスイッチ制御信号に基づいてオンオフ制御される。
【００３２】
セレクタ９５はサブコード及びゼロデータが与えられ、カウンタ９３から出力されるセレクタ切り替え制御信号に基づいていずれか一方を選択して、ＩＥＣ６０９５８変換器１０へ出力する。
【００３３】
カウンタ９３はサブコードブロックの先頭からビット単位又はバイト単位でカウントを行い、カウント値に基づきスイッチ制御信号及びセレクタ切り替え制御信号を出力する。スイッチ制御信号及びセレクタ切り替え制御信号の出力タイミングについては後述する。
【００３４】
ＩＥＣ６０９５８変換器１０は、ＳＲＣ６によりサンプリング周波数の変換が行われたＰＣＭ信号と、バースト転送回路９（セレクタ９５）から出力されるサブコード又はゼロデータとが与えられ、これらを用いてＩＥＣ６０９５８フォーマットの信号を生成する。
【００３５】
ＩＥＣ６０９５８フォーマットについて、図７に示すサブフレームのフォーマット及び図８に示すフレームのフォーマットを用いて説明する。サブフレームはタイムスロット０〜３１から構成される。２つ（ＬチャネルとＲチャネル各１つ）のサブフレームで１つのフレームが構成され、１９２フレームで１つのブロックが構成される。
【００３６】
サブフレームのタイムスロット０〜３は「Ｂ」、「Ｍ」、「Ｗ」の３つのプリアンブルのいずれか１つの伝送に割り当てられる。Ｌチャネルのオーディオサンプルを含むサブフレームのプリアンブルは１９２フレーム毎に１回「Ｂ」となり、それ以外は「Ｍ」である。また、Ｒチャネルのオーディオサンプルを含むサブフレームのプリアンブルは常に「Ｗ」である。
【００３７】
これらのプリアンブルは、サブフレーム、フレーム、ブロック等の同期検出に用いられる。例えばプリアンブル「Ｂ」を検出することでブロックの先頭を判断することができる。
【００３８】
サブフレームのタイムスロット４〜７はオーディオサンプルの拡張ワードの伝送に割り当てられる。タイムスロット８〜２７は２の補数表示の直線量子化されたオーディオサンプルの伝送に割り当てられる。オーディオサンプル長に関係なく、タイムスロット２７はＭＳＢ（Most Significant Bit：最上位ビット）の伝送に割り当てられる。
【００３９】
つまり、プリアンブル「Ｂ」又は「Ｍ」のサブフレーム１つで、Ｌチャネルのオーディオサンプルが１つ伝送される。また、プリアンブル「Ｗ」のサブフレーム１つで、Ｒチャネルのオーディオサンプルが１つ伝送される。
【００４０】
サブフレームのタイムスロット２８はバリディティフラグの伝送に割り当てられる。タイムスロット２９は同一のサブフレームで伝送されるオーディオチャネルに関するユーザデータの１ビットの伝送に割り当てられる。ＩＥＣ６０９５８変換器１０はバースト転送回路９（セレクタ９４）から出力されるサブコード又はゼロデータをユーザデータとしてタイムスロット２９に記載する。
【００４１】
タイムスロット３０は同一のサブフレームで伝送されるオーディオチャンネルに関するチャネルステータスの１ビットの伝送に割り当てられる。チャネルステータスはブロック単位で１９２ビット構成となり、各ビットに著作権やサンプリング周波数、エンファシス有無等の情報が含まれる。
【００４２】
タイムスロット３１はタイムスロット４〜３１で「１」の数と「０」の数がそれぞれ偶数となるようなパリティビットの伝送に割り当てられる。
【００４３】
図３に示すように、ＣＤの記録データは９８個のフレームから構成され、各フレームは８ビットのサブコードと、１２サンプル（Ｌ、Ｒ各６サンプル）のオーディオサンプルとを含む。つまり、１つのサブコードブロック（８ビット×９８フレーム＝７８４ビット）は１２×９８＝１１７６サンプルのオーディオサンプルに対応する。
【００４４】
ＩＥＣ６０９５８フォーマットでは図７に示すように、１つのサブフレームにオーディオサンプルの１サンプルとサブコード（サブコードが記載されるユーザデータ）が１ビット含まれる。
【００４５】
従って、ＩＥＣ６０９５８変換器１０は、サブコードブロックをオーディオサンプル数に合わせるように、受信した１ブロック分（７８４ビット）のサブコードにゼロデータを３９２ビット（＝１１７６−７８４）付加して、１１７６ビットのＩＥＣ６０９５８用サブコードブロックに変換する。
【００４６】
例えば、ＩＥＣ６０９５８変換器１０はサブコード８ビット毎にゼロデータを４ビット付加する。これにより、図９に示すような１１７６ビットのＩＥＣ６０９５８用サブコードブロックが構成される。なお、ＩＥＣ６０９５８変換器１０により、サブコードの同期パターンＳ０、Ｓ１は「０」に、Ｐチャネル（Ｐ１〜Ｐ９６）は「１」に変換されている。
【００４７】
同期パターンＳ０、Ｓ１が０に変換されることで、この部分はサブコードシンクワード（最小１６回連続する「０」ビット）となる。また、スタートビットは「１」である。スタートビットの間隔は最小８ビットから最大１６ビットまで可変である。
【００４８】
ＳＲＣ６により音声データのサンプリング周波数が変換されているため、１ブロックのオーディオサンプル数も１１７６ビットから変わっている。このサンプリング周波数変換に伴うオーディオサンプル数の変化分に相当する数のゼロデータをバースト転送回路９が出力する。
【００４９】
バースト転送回路９のサブコード及びゼロデータの転送タイミングの一例を図１０に示す。ここではＳＲＣ６において、サンプリング周波数が４４．１ｋＨｚから４８ｋＨｚに変換されるものとする。サンプリング周波数４４．１ｋＨｚで１１７６サンプルという時間は、サンプリング周波数４８ｋＨｚで１２８０サンプルに相当する。サンプリング周波数変換に伴うオーディオサンプル数の変化は１０４（＝１２８０−１１７６）サンプルである。
【００５０】
バースト転送回路９から出力された７８４ビットのサブコードブロックはＩＥＣ６０９５８変換器１０で１１７６ビットのＩＥＣ６０９５８用サブコードブロックｓｂ１に変換される。バースト転送回路９（セレクタ９５）は、サブコードブロックを出力した後、１０４ビットのゼロデータを出力する。
【００５１】
図１０に示すように、ＩＥＣ６０９５８用サブコードブロックｓｂ１、ｓｂ２、ｓｂ３、・・・のそれぞれの間に、１０４ビットのゼロデータが付加される。サブコードシンクワードは最小１６回連続する「０」ビットで表され、スタートビットは「１」であるので、スタートビットの位置が変わらず、オーディオデータとサブコードの位置関係をずらさずに、ＩＥＣ６０９５８の規格を準拠できる。
【００５２】
図１０に示すようなサブコード及びゼロデータの出力を行う場合に、カウンタ９３から出力されるスイッチ制御信号及びセレクタ切り替え制御信号について説明する。
【００５３】
カウンタ９３は同期パターン検出器９２によりサブコードブロックの先頭が検出される度にリセットされる。リセットと同時に、スイッチ９４がオンするようにスイッチ制御信号を出力し、セレクタ９５からサブコードが出力されるようにセレクタ切り替え制御信号を出力する。
【００５４】
そして、カウンタ９３はカウント値がバッファ９１からサブコードが１ブロック分（７８４ビット）出力されるのに相当する値になった時に、スイッチ９４をオフするようにスイッチ制御信号を出力し、またセレクタ９５からゼロデータが出力されるようにセレクタ切り替え制御信号を出力する。セレクタ９５からは次に同期パターン検出器９２によりサブコードブロックの先頭が検出されるまでゼロデータが出力される。
【００５５】
ＩＥＣ６０９５８変換器１０でＩＥＣ６０９５８フォーマットに変換された信号が、デジタル出力端子１２から出力される。ＩＥＣ６０９５８フォーマットへの変換処理を図１１に示すフローチャートを用いて説明する。
【００５６】
（ステップＳ１１０１）オーディオサンプルを１つ取り込む。
（ステップＳ１１０２）取り込んだオーディオサンプルのチャネルを判別する。Ｌチャネルの場合はステップＳ１１０３へ進み、Ｒチャネルの場合はステップＳ１１０６へ進む。
（ステップＳ１１０３）取り込んだオーディオサンプルがブロックの先頭に位置するか否か判別する。先頭の場合はステップＳ１１０４へ進み、先頭でない場合はステップＳ１１０５へ進む。
（ステップＳ１１０４）サブフレームのタイムスロット０〜３（図７参照）に「Ｂ」のプリアンブルを付加する。
（ステップＳ１１０５）サブフレームのタイムスロット０〜３に「Ｍ」のプリアンブルを付加する。
（ステップＳ１１０６）サブフレームのタイムスロット０〜３に「Ｗ」のプリアンブルを付加する。
（ステップＳ１１０７）ステップＳ１１０１で取り込んだオーディオサンプルをタイムスロット４〜２７に付加する。
（ステップＳ１１０８）タイムスロット２８にバリディティフラグを付加する。
（ステップＳ１１０９）タイムスロット２９にユーザデータ（サブコード又はゼロデータ）を付加する。
（ステップＳ１１１０）タイムスロット３０にチャネルステータスを付加する。
（ステップＳ１１１１）タイムスロット３１にパリティビットを付加する。
（ステップＳ１１１２）バイフェーズ変調を施して出力する。
【００５７】
このように本実施形態による音声再生装置では、バースト転送回路９からサブコードをブロック単位でバースト転送し、ブロック間にサンプリング周波数変換に伴うオーディオサンプル数の変化分に相当する数のゼロデータを転送するため、サンプリング周波数を変換してＩＥＣ６０９５８にサブコードを乗せてもサブコードとオーディオデータの位置関係をずらさずに、コンテンツをデジタル出力できる。
【００５８】
上記実施形態では図１０に示すようにサブコードブロックの出力後にゼロデータを出力していたが、図１２に示すように、ゼロデータの出力後にサブコードブロックを出力してもよい。これは、ＣＤ上のサブコードブロック間隔とＩＥＣ６０９５８に乗せるサブコードブロック間隔との差分に到達してからＩＥＣ６０９５８のサブコードを乗せるので、バースト転送回路９のサブコードバッファ９１の容量が少なくて済み、またサブコードバッファ９１のエンプティを防ぐことができる。
【００５９】
４４．１ｋＨｚのサンプリング周波数で１１７６サンプルという期間は４８ｋＨｚのサンプリング周波数では１２８０サンプルに相当する。従って、サンプリング周波数を４４．１ｋＨｚから４８ｋＨｚに変換する場合、図１３に示すように、１２８０サンプル期間のどこかにサブコードブロックを連続転送し、サブコードを転送していない期間はゼロデータを転送するようにすればよい。
【００６０】
また、サンプリング周波数を４４．１ｋＨｚから８８．２ｋＨｚに変換する場合、４４．１ｋＨｚのサンプリング周波数で１１７６サンプルという期間は８８．２ｋＨｚのサンプリング周波数では２３５２サンプルに相当する。
【００６１】
この場合、図１４（ａ）に示すように、２３５２サンプル期間のどこかにサブコードブロックを連続転送し、サブコードを転送していない期間はゼロデータを転送するようにする。または、図１４（ｂ）に示すように、サブコードブロックを転送後、同じサブコードブロックを再度転送するようにしても良い。
【００６２】
このように、ＳＲＣ６におけるサンプリング周波数の変換により、サンプリング周波数が変換前のＮ倍（Ｎは２以上の整数）になるときは、サブコードブロックをバースト転送せずに、Ｎ個のサブコードブロックを連続転送するようにしても良い。
【００６３】
（第２の実施形態）図１５に本発明の第２の実施形態に係る音声再生装置の概略構成を示す。図１に示す上記第１の実施形態に係る音声再生装置と同一の部分には同一の符号を付し、説明を省略する。本実施形態に係る音声再生装置は上記第１の実施形態に係る音声再生装置にさらにディエンファシス回路１７及びディエンファシスフラグリセット回路１８を備えるものである。
【００６４】
補正回路５から出力されるＰＣＭ信号（音声データ）がディエンファシス回路１７に与えられる。ＣＤ等の記録媒体１に記録された音声データがプリエンファシスされている場合、ディエンファシス回路１７は音声データのディエンファシス処理を行い、ＳＲＣ６へ出力する。
【００６５】
エンファシスは高域のレベルを上げて録音し、再生時には逆に高域のレベルを下げることによりダイナミックレンジをかせぐ方法であり、プリエンファシスされたオーディオをディエンファシス処理しないと高域のレベルが上がったままとなり原音と異なってしまうという不具合が生じる。
【００６６】
ディエンファシス回路１７のディエンファシス処理により周波数特性がフラットになる。オーディオデータがプリエンファシスされているか否かはサブコードのＱチャンネルのコントロールビット（図５に示すＱ１〜Ｑ４）で判断できる。
【００６７】
ディエンファシス回路１７はディエンファシス処理を行ったか否かの信号（ディエンファシス処理実行信号）をエンファシスフラグリセット回路１８へ出力する。エンファシスフラグリセット回路１８は、ディエンファシス回路１７でディエンファシス処理が行われた場合、ＩＥＣ６０９５８変換器１０へエンファシスリセット信号を出力する。
【００６８】
ＩＥＣ６０９５８変換器１０はエンファシスリセット信号に基づき、ＩＥＣ６０９５８フォーマットへの変換処理の際に「エンファシス無し」を設定する。具体的には、フレーム３、４、及び５の各サブフレームのタイムスロット３０のチャネルステータス（図７及び図８参照）に０を記載する。フレーム３、４、及び５のチャネルステータスとエンファシス情報には図１６に示すような対応関係がある。
【００６９】
一般にデジタル出力端子１２からデジタル信号を受信する外部機器のＤＡ変換器はサンプリング周波数３２／４４．１／４８ｋＨｚのオーディオデータのディエンファシス処理のみ行うことが出来る。従って、サンプリング周波数４４．１ｋＨｚのプリエンファシスされたオーディオデータを、ディエンファシス処理せずに、そのサンプリング周波数を８８．２ｋＨｚに変換（アップサンプリング）して出力した場合、外部機器ではディエンファシス処理できず、高域レベルが上がったままとなり原音と異なる。
【００７０】
本実施形態では、エンファシスがかかっている音声コンテンツのサンプリング周波数を変えてＩＥＣ６０９５８フォーマットで出力するときに、音声コンテンツをディエンファシス処理するとともに、チャネルステータスのエンファシスフラグをリセットするので、デジタル出力の受信側（外部機器）でも原音と同じ周波数特性が得られる。
【００７１】
記録媒体１の例としてＣＤを用いたが、ＤＶＤ−ＶｉｄｅｏやＤＶＤ−Ａｕｄｉｏ、ＶＣＤ、記録媒体に格納されている圧縮音声など、プリエンファシス処理され得る音声データに適用することができる。
【００７２】
上述した実施の形態はいずれも一例であって限定的なものではないと考えられるべきである。例えば上記実施形態ではサンプリング周波数の例として４４．１ｋＨｚ、４８ｋＨｚ、８８．２ｋＨｚなどを用いたが、他の周波数でもよい。
【００７３】
また、ＩＥＣ６０９５８フォーマットへの変換の際に、フレーム２４〜２７の各サブフレームのタイムスロット３０のチャネルステータスにＳＲＣ５によるサンプリング周波数変換後のサンプリング周波数を記載してもよい。フレーム２４〜２７のチャネルステータスと変換後のサンプリング周波数とは、図１７に示すような対応関係を有する。
【００７４】
また、ＩＥＣ６０９５８フォーマットへの変換の際に、フレーム３６〜３９の各サブフレームのタイムスロット３０のチャネルステータスにＳＲＣ５によるサンプリング周波数変換前のサンプリング周波数を記載してもよい。フレーム３６〜３９のチャネルステータスと変換前のサンプリング周波数とは、図１８に示すような対応関係を有する。
【００７５】
デジタル出力端子１２から出力されるデジタル信号を受信する外部機器は、フレーム２４〜２７及びフレーム３６〜３９のチャネルステータスから、変換前後のオーディオデータのサンプリング周波数を認識できる。
【００７６】
上記実施形態による音声再生装置は、ＤＡ変換器７及びアナログ出力端子１１を具備していたが、これらを具備しない構成にしても良い。
【００７７】
また、上記実施形態による音声再生装置は、ＩＥＣ６０９５８フォーマットをベースとしたＨＤＭＩや、情報系の車載ネットワークであるＭＯＳＴ等に適用することができる。
【００７８】
本発明の技術的範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００７９】
【図１】本発明の第１の実施形態に係る音声再生装置の概略構成図である。
【図２】ＣＤ記録データのフレームフォーマットを示す図である。
【図３】ＣＤ記録データの単位ブロックを示す図である。
【図４】サブコードブロックを示す図である。
【図５】サブコードにおけるＱチャネルのフレーム構造を示す図である。
【図６】バースト転送回路の概略構成図である。
【図７】ＩＥＣ６０９５８のサブフレームフォーマットを示す図である。
【図８】ＩＥＣ６０９５８のフレームフォーマットを示す図である。
【図９】ＩＥＣ６０９５８フォーマットにおけるサブコードブロックの構成例を示す図である。
【図１０】サブコードブロックの転送タイミングの一例を示す図である。
【図１１】ＩＥＣ６０９５８フォーマットへの変換処理を説明するフローチャートである。
【図１２】変形例によるサブコードブロックの転送タイミングを示す図である。
【図１３】変形例によるサブコードブロックの転送タイミングを示す図である。
【図１４】変形例によるサブコードブロックの転送タイミングを示す図である。
【図１５】本発明の第２の実施形態に係る音声再生装置の概略構成図である。
【図１６】チャネルステータスとエンファシス情報の対応関係を示す図である。
【図１７】サンプリング周波数変換後のサンプリング周波数とチャネルステータスの対応関係を示す図である。
【図１８】サンプリング周波数変換前のサンプリング周波数とチャネルステータスの対応関係を示す図である。
【符号の説明】
【００８０】
１  記録媒体
２  ＥＦＭ復調器
３  バッファ
４  訂正回路
５  補正回路
６  サンプリング周波数変換器
７  ＤＡ変換器
８  サブコードプロセッサ
９  バースト転送回路
１０  ＩＥＣ６０９５８変換器
１１  アナログ出力端子
１２  デジタル出力端子
１７  ディエンファシス回路
１８  エンファシスフラグリセット回路
９１  バッファ
９２  同期パターン検出器
９３  カウンタ
９４  スイッチ
９５  セレクタ
【図１】
2009176353.tif 000003
【図２】
2009176353.tif 000004
【図３】
2009176353.tif 000005
【図４】
2009176353.tif 000006
【図５】
2009176353.tif 000007
【図６】
2009176353.tif 000008
【図７】
2009176353.tif 000009
【図８】
2009176353.tif 000010
【図９】
2009176353.tif 000011
【図１０】
2009176353.tif 000012
【図１１】
2009176353.tif 000013
【図１２】
2009176353.tif 000014
【図１３】
2009176353.tif 000015
【図１４】
2009176353.tif 000016
【図１５】
2009176353.tif 000017
【図１６】
2009176353.tif 000018
【図１７】
2009176353.tif 000019
【図１８】
2009176353.tif 000020