(57)【要約】【課題】上部電極層と下部電極層との短絡を回避しつつ、アクチュエータの駆動力の低下を防止したアクチュエータ及びアクチュエータの製造方法を提供する。【解決手段】基材４上の所定領域に下部電極層５Ａ〜５Ｄ、圧電素子層６Ａ、６Ｂを順に積層し、続いて、本体部２を所定角度傾斜させた状態で保持し、ＰＺＴ等の絶縁体からなる圧電素子層２５を更に基材４の側面方向から積層し、その後に、本体部２を水平に戻し、上部電極層７Ａ〜７Ｄを圧電素子層６Ａ、６Ｂ、２５の上から積層することにより、上部電極層と下部電極層との短絡を回避するように構成する。【選択図】図９
2009186637.tif 000002
【特許請求の範囲】
【請求項１】
エッチング処理された基材上に積層された下部電極層から形成される下部電極と、
前記下部電極層上に下部電極層の縁部を被覆するように積層された圧電素子層から形成される圧電素子と、
前記第圧電素子層上に積層された上部電極層から形成される上部電極と、を有することを特徴とするアクチュエータ。
【請求項２】
エッチング処理された基材上に積層された下部電極層から形成される下部電極と、
前記下部電極層上に積層された圧電素子層から形成される圧電素子と、
前記圧電素子層上に積層された上部電極層から形成される上部電極と、を有し、
前記下部電極層は前記基材の縁部に沿って形成された溝部を境界として分断され、
前記圧電素子層は前記溝部に充填されることを特徴とするアクチュエータ。
【請求項３】
エッチング処理を施すことにより基材を所定形状に形成するステップと、
エッチング処理された前記基材上に下部電極層を積層することにより下部電極を形成するステップと、
前記下部電極層上に下部電極層の縁部を被覆するように圧電素子層を積層することにより圧電素子を形成するステップと、
前記圧電素子層上に上部電極層を積層することにより上部電極を形成するステップと、を有することを特徴とするアクチュエータの製造方法。
【請求項４】
エッチング処理を施すことにより基材を所定形状に形成するステップと、
エッチング処理された前記基材上に下部電極層を積層することにより下部電極を形成するステップと、
前記基材の縁部に沿って前記下部電極層の一部を除去することにより下部電極層を分断するステップと、
分断された前記下部電極層上に圧電素子層を積層することにより圧電素子を形成するステップと、
前記圧電素子層上に上部電極層を積層することにより上部電極を形成するステップと、を有することを特徴とするアクチュエータの製造方法。
【請求項５】
レーザ光により前記下部電極層の一部を除去することを特徴とする請求項４に記載のアクチュエータの製造方法。
【請求項６】
露光によるパターニング処理及びエッチング処理により前記下部電極層の一部を除去することを特徴とする請求項４に記載のアクチュエータの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、上部電極、圧電素子及び下部電極を備えたアクチュエータ及びアクチュエータの製造方法に関する。
【背景技術】
【０００２】
従来より、シリコン等の弾性を有する材料を用いて形成された基材に圧電素子等を積層して構成されたアクチュエータが種々提案されている。
例えば、特許文献１に記載のアクチュエータでは、矩形状に形成された枠体の中央部に反射ミラー部が配置され、この反射ミラー部の両側部と枠体とは、それぞれ２本の弾性部で連結されて本体部が形成されている。また、この本体部の反射ミラー部の両側部における２本の弾性部と枠体とを跨いで上部電極、圧電素子及び下部電極が形成されている。そして、この上部電極と下部電極との間に駆動電圧を印加することによって、反射ミラー部を反射面に対して垂直方向に駆動することができるように構成される。
【特許文献１】特開２００６−３２００８９号公報（段落（００４７）〜（００５６）、図３（ａ））
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ここで、上記アクチュエータにおいて、上部電極、圧電素子及び下部電極を形成する際には、図１５に示すように、予め所定形状に成形したシリコン基材１０１の所定領域に対して、下部電極層１０２、圧電素子層１０３、上部電極層１０４を順に積層することにより形成する。しかしながら、図１５に示すように、各層１０２〜１０４をシリコン基材１０１の幅と同一幅で積層することとすると、各層１０２〜１０４がシリコン基材１０１の端部に回り込む虞がある。その結果、圧電素子層１０３を挟んで配置される下部電極層１０２と上部電極層１０４とが短絡する可能性がある。
【０００４】
そこで、従来ではこのような短絡を回避する対策として、以下の方法が行われていた。
先ず、図１６に示すように、予め所定形状に成形したシリコン基材１０１の所定領域に対して、下部電極層１０２、圧電素子層１０３を順に積層する。その後、実際にアクチュエータとして動作させたい領域（即ち、シリコン基材１０１の梁の全幅を覆う領域）よりも狭い領域に上部電極層１０４を積層させる。それにより、下部電極層１０２と上部電極層１０４との短絡は防止できる。しかしながら、上部電極層１０４が積層された領域のみしか圧電素子層１０３に電界が印加されないこととなる。その結果、実動するアクチュエータの領域幅はシリコン基材１０１の幅よりも狭くなるので、実効的なアクチュエータの駆動力が低下する問題があった。
【０００５】
そこで、本発明は、上述した問題点を解決するためになされたものであり、上部電極層と下部電極層との短絡を回避しつつ、アクチュエータの駆動力の低下を防止したアクチュエータ及びアクチュエータの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
前記目的を達成するため請求項１に係るアクチュエータは、エッチング処理された基材上に積層された下部電極層から形成される下部電極と、前記下部電極層上に下部電極層の縁部を被覆するように積層された圧電素子層から形成される圧電素子と、前記第圧電素子層上に積層された上部電極層から形成される上部電極と、を有することを特徴とする。
【０００７】
また、請求項２に係るアクチュエータは、エッチング処理された基材上に積層された下部電極層から形成される下部電極と、前記下部電極層上に積層された圧電素子層から形成される圧電素子と、前記圧電素子層上に積層された上部電極層から形成される上部電極と、を有し、前記下部電極層は前記基材の縁部に沿って形成された溝部を境界として分断され、前記圧電素子層は前記溝部に充填されることを特徴とする。
【０００８】
また、請求項３に係るアクチュエータの製造方法は、エッチング処理を施すことにより基材を所定形状に形成するステップと、エッチング処理された前記基材上に下部電極層を積層することにより下部電極を形成するステップと、前記下部電極層上に下部電極層の縁部を被覆するように圧電素子層を積層することにより圧電素子を形成するステップと、前記圧電素子層上に上部電極層を積層することにより上部電極を形成するステップと、を有することを特徴とする。
【０００９】
また、請求項４に係るアクチュエータの製造方法は、エッチング処理を施すことにより基材を所定形状に形成するステップと、エッチング処理された前記基材上に下部電極層を積層することにより下部電極を形成するステップと、前記基材の縁部に沿って前記下部電極層の一部を除去することにより下部電極層を分断するステップと、分断された前記下部電極層上に圧電素子層を積層することにより圧電素子を形成するステップと、前記圧電素子層上に上部電極層を積層することにより上部電極を形成するステップと、を有することを特徴とする。
【００１０】
また、請求項５に係るアクチュエータの製造方法は、レーザ光により前記下部電極層の一部を除去することを特徴とする。
【００１１】
更に、請求項６に係るアクチュエータの製造方法は、露光によるパターニング処理及びエッチング処理により前記下部電極層の一部を除去することを特徴とする。
【発明の効果】
【００１２】
請求項１に記載のアクチュエータによれば、圧電素子層が下部電極層上に下部電極層の縁部を被覆するように積層されるので、上部電極層と下部電極層との短絡を回避しつつ、実動するアクチュエータの領域幅を最大限に確保することが可能となる。従って、上部電極層の積層領域を減少させることにより短絡を回避する従来のアクチュエータと比較して、アクチュエータの駆動力の低下を防止することができる。
【００１３】
また、請求項２に記載のアクチュエータによれば、下部電極層が基材の縁部に沿って形成された溝部を境界に分断され、その上から積層される圧電素子層によって溝部が充填されるので、最小限の加工処理で上部電極層と下部電極層との短絡を回避しつつ、実動するアクチュエータの領域幅を最大限に確保することが可能となる。従って、上部電極層の積層領域を減少させることにより短絡を回避する従来のアクチュエータと比較して、アクチュエータの駆動力の低下を防止することができる。
【００１４】
また、請求項３に記載のアクチュエータの製造方法によれば、圧電素子層を下部電極層上に下部電極層の縁部を被覆するように積層するので、上部電極層と下部電極層との短絡を回避しつつ、実動するアクチュエータの領域幅を最大限に確保することが可能となる。従って、上部電極層の積層領域を減少させることにより短絡を回避する従来のアクチュエータの製造方法と比較して、製造されるアクチュエータの駆動力の低下を防止することができる。
【００１５】
また、請求項４に記載のアクチュエータの製造方法によれば、基材の縁部に沿って分断された下部電極層上に圧電素子層を積層するので、最小限の加工処理で上部電極層と下部電極層との短絡を回避しつつ、実動するアクチュエータの領域幅を最大限に確保することが可能となる。従って、上部電極層の積層領域を減少させることにより短絡を回避する従来のアクチュエータの製造方法と比較して、製造されるアクチュエータの駆動力の低下を防止することができる。
【００１６】
また、請求項５に記載のアクチュエータの製造方法によれば、レーザ光により下部電極層の一部を除去するので、対象物に余分な加工応力を与えずに加工でき、対象物の変形やクラックによる破損を抑え、品質を安定させることができる。
【００１７】
更に、請求項６に記載のアクチュエータの製造方法によれば、露光によるパターニング処理及びエッチング処理により下部電極層の一部を除去するので、対象物に余分な加工応力を与えずに加工でき、対象物の変形やクラックによる破損を抑え、品質を安定させることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明に係るアクチュエータ及びアクチュエータの製造方法について具体化した一実施例に基づき図面を参照しつつ詳細に説明する。
【００１９】
［アクチュエータの概略構成］
先ず、本実施例に係るアクチュエータ１の概略構成について図１に基づき説明する。図１はアクチュエータ１の概略構成を模式的に示す分解斜視図である。
図１に示すように、アクチュエータ１は、本体部２がベース３に装着されて構成されている。
【００２０】
先ず、本体部２について詳細に説明する。本体部２は、シリコン等、弾性を有する材料を用いて形成された基材４に、後述の下部電極層５Ａ〜５Ｄ、圧電素子層６Ａ、６Ｂ及び上部電極層７Ａ〜７Ｄが積層されることによって構成される。尚、下部電極層５Ａ〜５Ｄはアクチュエータ１の下部電極を構成し、圧電素子層６Ａ、６Ｂはアクチュエータ１の圧電素子を構成し、上部電極層７Ａ〜７Ｄはアクチュエータ１の上部電極をそれぞれ構成する。また、本体部２の積層後の厚さは、約３０μｍ〜２００μｍとする。
【００２１】
更に、本体部２は、図１の上部に示すように、光が通過し得る貫通孔１１を有した薄板長方形状を成している。また、本体部２は、反射面１２が形成された平面視略円形の反射ミラー部１３と、反射ミラー部１３を揺動可能に支持する一対の梁部１４Ａ、１４Ｂと、外側に本体部２を固定する固定枠１６とを備えている。尚、反射ミラー部１３と梁部１４Ａ、１４Ｂとから構成される部分を振動体１５という。
【００２２】
ここで、反射ミラー部１３は、梁部１４Ａ、１４Ｂによって固定枠１６に対して揺動可能に支持された可動部である。そして、反射ミラー部１３は後述のように下部電極及び上部電極に電圧を印加することによって、その対称中心線である揺動軸１７を中心として揺動される。尚、反射ミラー部１３は、円形に限らず、四角形、多角形等であってもよい。
【００２３】
また、梁部１４Ａ、１４Ｂは、平板形状を備え、反射ミラー部１３の揺動軸１７上の両側面部から外側方向に同一面上に延び、その反射ミラー部１３を固定枠１６に接合することにより、反射ミラー部１３を揺動可能に支持する支持部である。尚、本実施例のアクチュエータ１では、反射ミラー部１３の両側面部から一対の梁部１４Ａ、１４Ｂがそれぞれ互いに逆向きに延び出している。
【００２４】
そして、一方の（図１中、左側の）梁部１４Ａは、揺動軸１７上に配置された１個のミラー側板ばね部１８Ａと、該揺動軸１７に対して直角方向の対称位置に配置される一対の枠側板ばね部１９Ａ、１９Ｂと、それらミラー側板ばね部１８Ａと一対の枠側板ばね部１９Ａ、１９Ｂとを互いに接続する接続部２０Ａとから構成されている。
【００２５】
また、他方の（図１中、右側の）梁部１４Ｂは、揺動軸１７上に配置された１個のミラー側板ばね部１８Ｂと、該揺動軸１７に対して直角方向の対称位置に配置される一対の枠側板ばね部１９Ｃ、１９Ｄと、それらミラー側板ばね部１８Ｂと一対の枠側板ばね部１９Ｃ、１９Ｄとを互いに接続する接続部２０Ｂとから構成されている。
【００２６】
従って、図１の上部に示すように、一対の枠側板ばね部１９Ａ、１９Ｂと一対の枠側板ばね部１９Ｃ、１９Ｄとは、反射ミラー部１３を挟んで、各枠側板ばね部１９Ａ、１９Ｄ、各枠側板ばね部１９Ｂ、１９Ｃが、それぞれ揺動軸方向に対向するように配置されている。つまり、一対の枠側板ばね部１９Ａ、１９Ｂと一対の枠側板ばね部１９Ｃ、１９Ｄとは、反射ミラー部１３を挟んで、各枠側板ばね部１９Ａ、１９Ｃ、各枠側板ばね部１９Ｂ、１９Ｄが、それぞれ対角方向に対向するように配置されている。
【００２７】
また、各梁部１４Ａ、１４Ｂにおいては、各ミラー側板ばね部１８Ａ、１８Ｂが、反射ミラー部１３のうち揺動軸１７上において互いに対向する一対の縁の一方から、対応する各接続部２０Ａ、２０Ｂまで延びている。また、各接続部２０Ａ、２０Ｂは、揺動軸１７と直交する方向に延びている。さらに、各梁部１４Ａ、１４Ｂにおいては、一対の枠側板ばね部１９Ａ、１９Ｂと一対の枠側板ばね部１９Ｃ、１９Ｄとが、対応する各接続部２０Ａ、２０Ｂの端部から、揺動軸１７に対して平行に固定枠１６まで延びている。
【００２８】
また、梁部１４Ａにおいては、一対の枠側板ばね部１９Ａ、１９Ｂのそれぞれから固定枠１６に渡って、後述のように０．２μｍ〜０．６μｍの厚さで積層された一対の下部電極層５Ａ、５Ｂが形成されている。また、各一対の下部電極層５Ａ、５Ｂは、揺動軸１７を挟んで対向するように分離されている。
一方、梁部１４Ｂにおいては、一対の枠側板ばね部１９Ｃ、１９Ｄのそれぞれから固定枠１６に渡って、後述のように０．２μｍ〜０．６μｍの厚さで積層された一対の下部電極層５Ｃ、５Ｄが形成されている。また、各一対の下部電極層５Ｃ、５Ｄは、揺動軸１７を挟んで対向するように分離されている。
【００２９】
また、一対の下部電極層５Ａ、５Ｂの上側には、一対の枠側板ばね部１９Ａ、１９Ｂのそれぞれから該各下部電極層５Ａ、５Ｂの固定枠１６側の外周部と所定隙間を形成するように、後述のように１μｍ〜３μｍの厚さで積層された圧電素子層６Ａが形成されている。従って、圧電素子層６Ａは固定枠１６上から各枠側板ばね部１９Ａ、１９Ｂ上に延出されて形成され、各一対の下部電極層５Ａ、５Ｂ間の分離部分を覆うように形成されている。尚、本実施例では圧電素子層６Ａは、後述のように枠側板ばね部１９Ａ、１９Ｂ上において基材４の側面方向からも積層される。
【００３０】
また、一対の下部電極層５Ｃ、５Ｄの上側には、一対の枠側板ばね部１９Ｃ、１９Ｄのそれぞれから該各下部電極層５Ｃ、５Ｄの固定枠１６側の外周部と所定隙間を形成するように、後述のように１μｍ〜３μｍの厚さで積層された圧電素子層６Ｂが形成されている。従って、圧電素子層６Ｂは固定枠１６上から各枠側板ばね部１９Ｃ、１９Ｄ上に延出されて形成され、各一対の下部電極層５Ｃ、５Ｄ間の分離部分を覆うように形成されている。尚、本実施例では圧電素子層６Ｂは、後述のように枠側板ばね部１９Ｃ、１９Ｄ上において基材４の側面方向からも積層される。
【００３１】
また、圧電素子層６Ａの上側には、一対の枠側板ばね部１９Ａ、１９Ｂのそれぞれから該圧電素子層６Ａの固定枠１６側の外周部と所定隙間を形成するように、後述のように０．２μｍ〜０．６μｍの厚さで積層された一対の上部電極層７Ａ、７Ｂが形成されている。また、一対の上部電極層７Ａ、７Ｂは、揺動軸１７を挟んで対向するように分離されている。
【００３２】
また、圧電素子層６Ｂの上側には、一対の枠側板ばね部１９Ｃ、１９Ｄのそれぞれから該圧電素子層６Ｂの固定枠１６側の外周部と所定隙間を形成するように、後述のように０．２μｍ〜０．６μｍの厚さで積層された一対の上部電極層７Ｃ、７Ｄが形成されている。また、一対の上部電極層７Ｃ、７Ｄは、揺動軸１７を挟んで対向するように分離されている。
【００３３】
従って、各下部電極層５Ａ〜５Ｄと各上部電極層７Ａ〜７Ｄとの固定枠１６上に形成された部分にワイヤボンディングして、各枠側板ばね部１９Ａ〜１９Ｄに駆動電圧を印加し、または、発生した発生電圧を検出することが可能となる。つまり、各枠側板ばね部１９Ａ〜１９Ｄに負荷を与えることなく、駆動電圧を印加し、また、発生電圧を検出することが可能となる。
【００３４】
一方、上記の本体部２の構成に対応して、ベース３は、図１の下部に示すように、本体部２との装着状態において固定枠１６が装着されるべき装着部２２と、振動体１５と対向する凹部２３とを有するように構成されている。尚、凹部２３は、本体部２をベース３に装着した状態において、振動体１５が振動によって変位してもベース３と干渉しない形状を有するものであればよい。
【００３５】
［アクチュエータの製造方法］
次に、アクチュエータ１の本体部２の製造方法について図２乃至図７に基づいて説明する。
図２は固定枠１６、反射ミラー部１３及び各梁部１４Ａ、１４Ｂの作製を示す説明図である。図３は下部電極の作製を示す説明図である。図４は圧電素子の作製を示す説明図である。図５は上部電極の作製を示す説明図である。図６は図５のＸ１−Ｘ１矢視断面を示す模式図である。図７は図５のＸ２−Ｘ２矢視断面を示す模式図である。
【００３６】
先ず、図２に示すように、厚さ約３０μｍ〜２００μｍの薄長四角形のシリコンからなる基材４上において、貫通孔１１の部分を除いた部分にレジスト膜を形成し、マスキングを行う。続いて、マスキング後にエッチング処理を行い、貫通孔１１を形成した後、レジスト膜を切除する。これにより、固定枠１６、反射ミラー部１３及び各梁部１４Ａ、１４Ｂを構成する各ミラー側板ばね部１８Ａ、１８Ｂ、各枠側板ばね部１９Ａ〜１９Ｄ、各接続部２０Ａ、２０Ｂが形成される。
【００３７】
次に、図３に示すように、固定枠１６と各枠側板ばね部１９Ａ〜１９Ｄとの上側の各下部電極層５Ａ〜５Ｄを形成する部分を除いた部分にレジスト膜を形成してマスキングを行う。続いて、マスキング後に、チタン（Ｔｉ）を０．０５μｍ積層する。次に、白金（Ｐｔ）や金（Ａｕ）等を０．２μｍ〜０．６μｍ積層して各下部電極層５Ａ〜５Ｄを形成する。その後、レジスト膜を除去する。これにより、図３、図６及び図７に示すように、各下部電極層５Ａ〜５Ｄが各枠側板ばね部１９Ａ〜１９Ｄから固定枠１６に渡って、それぞれ分離された状態で形成される。
【００３８】
尚、一対の下部電極層５Ａ、５Ｂと一対の下部電極層５Ｃ、５Ｄは、それぞれ連続した状態で形成後、分割するようにしても良い。具体的には、下部電極層５Ａ、５Ｂと下部電極層５Ｃ、５Ｄとを、それぞれ連続した状態で形成後、揺動軸１７に沿って、それぞれ所定幅の分離孔を各下部電極の揺動軸１７方向全幅に渡って形成するようにレジスト膜を形成してマスキングする。その後、エッチングして、一対の下部電極層５Ａ、５Ｂと一対の下部電極層５Ｃ、５Ｄに分割した後、レジスト膜を除去する。また、各下部電極層５Ａ〜５Ｄをシャドウマスク法でなく、エッチング法によって形成してもよい。
【００３９】
続いて、図４に示すように、各圧電素子層６Ａ、６Ｂを形成する部分を除いた部分にレジスト膜を形成してマスキングする。その後、ＰＺＴ等の圧電素子を１μｍ〜３μｍ積層して各下部電極層５Ａ、５Ｂと各下部電極層５Ｃ、５Ｄとの上側に各圧電素子層６Ａ、６Ｂを形成する。また、レジスト膜によるマスキング法だけでなく、シャドウマスク法によって形成してもよい。
【００４０】
その後、本体部２を所定角度（例えば８０°）傾斜させた状態で保持し、ＰＺＴ等の圧電素子を更に枠側板ばね部１９Ａ〜１９Ｄの側面方向から積層する。以下には、図８〜図１０を用いて、側面方向からの積層工程についてより詳細に説明する。図８は図５のＸ３−Ｘ３矢視断面であって、側面方向の圧電素子層の積層処理前を示す模式図、図９は図５のＸ３−Ｘ３矢視断面であって、側面方向の圧電素子層の積層処理中を示す模式図、図１０は図５のＸ３−Ｘ３矢視断面であって、側面方向の圧電素子層の積層処理後を示す模式図である。尚、以下には梁部１４Ａ、１４Ｂの内、特に梁部１４Ａの枠側板ばね部１９Ａにおける圧電素子層の積層工程を説明する。
【００４１】
図８に示すように、基材４の上面方向のみから下部電極層５Ａや圧電素子層６Ａを積層すると、各層が基材４の端部に回り込む虞がある。そして、圧電素子層６Ａによって下部電極層５Ａが完全に被覆されずに、下部電極層５Ａの縁部が露出する場合がある。その場合に、その上から上部電極層７Ａを積層すると、既に図１５に示したように下部電極層５Ａと上部電極層７Ａとが短絡する可能性がある。
【００４２】
そこで、本実施例では、図９に示すように本体部２を所定角度（例えば８０°）傾斜させた状態で保持し、ＰＺＴ等の圧電素子を更に基材４の側面方向から積層する。その結果、図１０に示すように露出していた下部電極層５Ａの縁部が新たに積層した絶縁体の圧電素子層２５によって被覆される。その結果、その後に上から上部電極層７Ａを積層したとしても、上部電極層７Ａと下部電極層５Ａとが接続することなく、短絡を確実に回避することが可能となる。尚、圧電素子層２５を積層する幅は、基材縁部から積層される圧電素子層２５の縁部までの距離が下部電極層５Ａと圧電素子層６Ａとの合計厚さに相当する３μｍ以下とすることが望ましい。そして、この基材の側面方向からの積層処理は枠側板ばね部１９Ａに加えて他の枠側板ばね部１９Ｂ〜１９Ｄにおいても行う。それによって、下部電極層５Ａ〜５Ｄと上部電極層７Ａ〜７Ｄの短絡についても回避することが可能となる。
【００４３】
上述のように圧電素子層６Ａ、６Ｂ、２５の積層を行うことにより、図４、図６及び図７に示すように、圧電素子層６Ａが固定枠１６上から各枠側板ばね部１９Ａ、１９Ｂ上に延出されて形成され、各一対の下部電極層５Ａ、５Ｂ間の分離部分を覆うように形成される。また、圧電素子層６Ｂが固定枠１６上から各枠側板ばね部１９Ｃ、１９Ｄ上に延出されて形成され、各一対の下部電極層５Ｃ、５Ｄ間の分離部分を覆うように形成される。また、圧電素子層２５が下部電極層５Ａ〜５Ｄの縁部を覆うように形成される。
【００４４】
その後、図５に示すように、本体部２を水平に戻し、各圧電素子層６Ａ、６Ｂ、２５の上側に、各枠側板ばね部１９Ａ〜１９Ｄから固定枠１６に渡って各上部電極層７Ａ〜７Ｄを形成するように、各上部電極層７Ａ〜７Ｄを形成する表面部分を除いた部分にレジスト膜を形成してマスキングする。続いて、マスキング後に、チタン（Ｔｉ）を０．０５μｍ積層する。次に、白金（Ｐｔ）や金（Ａｕ）等を０．２μｍ〜０．６μｍ積層して各上部電極層７Ａ〜７Ｄを形成する。その後、レジスト膜を除去する。これにより、図５乃至図７に示すように、各上部電極層７Ａ〜７Ｄが各枠側板ばね部１９Ａ〜１９Ｄから固定枠１６に渡って、それぞれ分離された状態で形成される。
【００４５】
また、上述したアクチュエータ１の製造方法においては、下部電極材料、圧電素子材料、上部電極材料を順に堆積させて、下部電極層５Ａ〜５Ｄ、圧電素子層６Ａ、６Ｂ、上部電極層７Ａ〜７Ｄを順に積層し、各下部電極、各圧電素子、各上部電極を順に形成する物理気相成長法（ＰＶＤ：Physical Vapor Deposition）を採用した。物理気相成長法には、例えば、真空中に不活性ガスを導入しながら基板とターゲット間に直流電圧あるいは交流電圧を印加し、イオン化した不活性ガスをターゲットに衝突させて、はじき飛ばされたターゲット物質を基板に成膜させるスパッタリングあるいはナノサイズの微粒子を吹付けることによって成膜を行うＡＤ法もある。但し、これに限らず、化学気相成長法（ＣＶＤ：Chemical Vapor Deposition）によって、下部電極層、圧電素子層、上部電極層のうち、少なくとも一つの層を形成してもよい。
【００４６】
［従来と本願発明との比較結果］
図１１は上記した本実施例に係るアクチュエータ１の製造方法により製造したアクチュエータと、図１６に示した従来のアクチュエータとの比較結果を示した図である。
尚、比較対象にはそれぞれ梁部１４Ａ、１４Ｂの幅が１００μｍの基材に各電極層及び圧電素子層を積層したものを用いることとする。また、下部電極材料、圧電素子材料、上部電極材料は同じ材料を用いる。そして、従来のアクチュエータとしては、特に上部電極層１０４を基材１０１の縁部からそれぞれ２０μｍずつ狭くした領域に積層したアクチュエータを用いる。一方、本実施例としては、基材側面方向からの圧電素子層２５の積層工程（図８〜図１０）において、基材４の縁部からそれぞれ３μｍの地点まで圧電素子層２５を積層したアクチュエータを用いる。
【００４７】
そして、各アクチュエータにおいて同一の駆動電圧を印加し、実動するアクチュエータの領域幅を測定すると、従来のアクチュエータでは実動するアクチュエータの領域幅は基材の幅に対して６０％となる。一方、本実施例に係るアクチュエータでは実動するアクチュエータの領域幅は基材の幅に対して９４％となる。従って、本実施例に係るアクチュエータは従来のアクチュエータと比較して約１．５倍の駆動力の向上が可能となる。
【００４８】
以上説明した通り、本実施例に係るアクチュエータ１では、基材４上の所定領域に下部電極層５Ａ〜５Ｄ、圧電素子層６Ａ、６Ｂを順に積層し、続いて、本体部２を所定角度（例えば８０°）傾斜させた状態で保持し、ＰＺＴ等の絶縁体からなる圧電素子層２５を更に基材４の側面方向から積層する。その後に、本体部２を水平に戻し、上部電極層７Ａ〜７Ｄを圧電素子層６Ａ、６Ｂ、２５の上から積層することにより、上部電極層と下部電極層との短絡を回避する。その結果、図１６に示す上部電極層を積層する領域幅を狭くする従来の回避策と比較して、実動するアクチュエータの領域幅の減少を防止することができる。従って、上部電極層と下部電極層との短絡を回避しつつ、アクチュエータの駆動力の低下を防止することができる。
【００４９】
尚、本発明は前記実施例に限定されることはなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形が可能であることは勿論である。例えば、以下のようにしてもよい。
【００５０】
［他の実施例］
次に、他の実施例に係るアクチュエータ及びアクチュエータの製造方法について図１２〜図１４に基づいて説明する。図１２は他の実施例に係るアクチュエータの圧電素子層の積層処理前における枠側板ばね部１９Ａの断面図、図１３は他の実施例に係るアクチュエータの圧電素子層の積層処理後における枠側板ばね部１９Ａの断面図、図１４は他の実施例に係るアクチュエータの上部電極層の積層処理後における枠側板ばね部１９Ａの断面図である。尚、図１２〜図１４において、上記実施例に係るアクチュエータ１と同一符号は、上記実施例に係るアクチュエータ１と同一あるいは相当部分を示すものである。
【００５１】
以下に、他の実施例に係るアクチュエータの製造方法について説明すると、先ず、上記実施例と同様にして基材４に対して下部電極層５Ａ〜５Ｄを積層する。その後に、図１２に示すように、基材４の縁部において下部電極層５Ａの一部を基材４の縁部に沿ってレーザ加工により除去する。それによって、基材４に積層された下部電極層５Ａにおいて、基材４の縁部に沿って線状の溝部３０が形成され、下部電極層５Ａは溝部３０を境界として分断される。続いて、図１３に示すように、圧電素子層６Ａを分断された下部電極層５Ａの上から積層すると、溝部３０に絶縁体である圧電素子層６Ａが充填される。従って、図１４に示すように圧電素子層６Ａの上に上部電極層７Ａを積層した場合であっても、下部電極層５Ａと上部電極層７Ａとが接続されることが無いので、短絡を確実に回避することが可能となる。
尚、図１２〜図１４では、梁部１４Ａ、１４Ｂの内、特に梁部１４Ａの枠側板ばね部１９Ａのみが示されているが、このレーザ加工処理は枠側板ばね部１９Ａに加えて他の枠側板ばね部１９Ｂ〜１９Ｄにおいても行う。それによって、下部電極層５Ａ〜５Ｄと上部電極層７Ａ〜７Ｄの短絡についても回避することが可能となる。
【００５２】
尚、上記他の実施例ではレーザ光により下部電極層５Ａ〜５Ｄの一部を除去することとしているが、露光によるパターニング処理及びエッチング処理を行うことにより下部電極層５Ａ〜５Ｄの一部を除去することとしても良い。
そして、上記他の実施例では、図１４に示す上部電極層を積層する領域幅を狭くする従来の回避策と比較して、最小限の加工処理で実動するアクチュエータの領域幅の減少を防止することができる。従って、最小限の加工処理によって上部電極層と下部電極層との短絡を回避しつつ、アクチュエータの駆動力の低下を防止することができる。
また、レーザ光によるレーザ加工処理や露光によるパターニング処理及びエッチング処理により下部電極層５Ａ〜５Ｄの一部を除去するので、対象物に余分な加工応力を与えずに加工でき、対象物の変形やクラックによる破損を抑え、品質を安定させることができる。
【図面の簡単な説明】
【００５３】
【図１】本実施例に係るアクチュエータの概略構成を模式的に示す分解斜視図である。
【図２】固定枠、反射ミラー部及び各はり部の作製を示す説明図である。
【図３】各下部電極の作製を示す説明図である。
【図４】各圧電素子の作製を示す説明図である。
【図５】各上部電極の作製を示す説明図である。
【図６】図５のＸ１−Ｘ１矢視断面を示す模式図である。
【図７】図５のＸ２−Ｘ２矢視断面を示す模式図である。
【図８】側面方向の圧電素子層の積層処理前における図５のＸ３−Ｘ３矢視断面を示す模式図である。
【図９】側面方向の圧電素子層の積層処理中における図５のＸ３−Ｘ３矢視断面を示す模式図である。
【図１０】側面方向の圧電素子層の積層処理後における図５のＸ３−Ｘ３矢視断面を示す模式図である。
【図１１】本実施例に係るアクチュエータと従来のアクチュエータとの比較結果を示した図である。
【図１２】他の実施例に係るアクチュエータの圧電素子層の積層処理前における枠側板ばね部の断面図である。
【図１３】他の実施例に係るアクチュエータの圧電素子層の積層処理後における枠側板ばね部の断面図である。
【図１４】他の実施例に係るアクチュエータの上部電極層の積層処理後における枠側板ばね部の断面図である。
【図１５】従来のアクチュエータの製造工程を示した説明図である。
【図１６】従来のアクチュエータの製造工程における短絡の回避策を示した説明図である。
【符号の説明】
【００５４】
１              アクチュエータ
４              基材
５Ａ〜５Ｄ      下部電極層
６Ａ、６Ｂ      圧電素子層
７Ａ〜７Ｄ      上部電極層
１３            反射ミラー部
１４Ａ、１４Ｂ  梁部
３０            溝部
【図１】
2009186637.tif 000003
【図２】
2009186637.tif 000004
【図３】
2009186637.tif 000005
【図４】
2009186637.tif 000006
【図５】
2009186637.tif 000007
【図６】
2009186637.tif 000008
【図７】
2009186637.tif 000009
【図８】
2009186637.tif 000010
【図９】
2009186637.tif 000011
【図１０】
2009186637.tif 000012
【図１１】
2009186637.tif 000013
【図１２】
2009186637.tif 000014
【図１３】
2009186637.tif 000015
【図１４】
2009186637.tif 000016
【図１５】
2009186637.tif 000017
【図１６】
2009186637.tif 000018