(57)【要約】【課題】コストを削減する。【解決手段】クランプ回路は、バースト信号を含むコンポジット信号が、バースト信号が発生している期間に入力され、バースト信号の直流レベルを出力する第１スイッチトキャパシタ回路と、コンポジット信号が、第１スイッチトキャパシタ回路から出力されるバースト信号の直流レベルを基準として入力され、入力されたコンポジット信号が、所定の基準レベルを基準として出力される第２スイッチトキャパシタ回路と、基準レベルの電圧が一方の入力端子に印加され、第２スイッチトキャパシタにおけるコンポジット信号出力時の基準を基準レベルとすべく、第２スイッチトキャパシタ回路に他方の入力端子が接続され、第２スイッチトキャパシタ回路から出力されるコンポジット信号が出力端子に入力されるオペアンプと、を備える。【選択図】図１
2009124329.tif 000002
【特許請求の範囲】
【請求項１】
バースト信号を含むコンポジット信号が、前記バースト信号が発生している期間に入力され、前記バースト信号の直流レベルを出力する第１スイッチトキャパシタ回路と、
前記コンポジット信号が、前記第１スイッチトキャパシタ回路から出力される前記バースト信号の直流レベルを基準として入力され、入力された前記コンポジット信号が、所定の基準レベルを基準として出力される第２スイッチトキャパシタ回路と、
前記基準レベルの電圧が一方の入力端子に印加され、前記第２スイッチトキャパシタにおける前記コンポジット信号出力時の基準を前記基準レベルとすべく、前記第２スイッチトキャパシタ回路に他方の入力端子が接続され、前記第２スイッチトキャパシタ回路から出力される前記コンポジット信号が出力端子に入力されるオペアンプと、
を備えることを特徴とするクランプ回路。
【請求項２】
請求項１に記載のクランプ回路であって、
前記第２スイッチトキャパシタ回路と前記オペアンプの他方の入力端子とを接続する第１配線と、
前記第２スイッチトキャパシタ回路と前記オペアンプの出力端子とを接続する第２配線とを更に含んで構成され、
前記第１配線と前記第２配線との間に生じる寄生容量を小さくすべく、前記第１及び第２配線が配設されてなることを特徴とするクランプ回路。
【請求項３】
請求項２に記載のクランプ回路であって、
前記第１配線と前記第２配線との間に、所定レベルが印加される第３配線が配設されてなることを特徴とするクランプ回路。
【請求項４】
請求項１〜３の何れか一項に記載のクランプ回路であって、
前記第１スイッチトキャパシタ回路は、
第１及び第２キャパシタと、
前記バースト信号が発生している期間に、前記コンポジット信号を前記第１及び第２キャパシタに交互に入力し、前記第１及び第２キャパシタのうち前記コンポジット信号が入力されていない方のキャパシタから前記コンポジット信号を出力する第１スイッチ回路と、
前記第１及び第２キャパシタから出力される前記コンポジット信号が入力され、前記バースト信号の直流レベルを出力する、前記第１及び第２キャパシタより容量の大きい第３キャパシタと、
を含んで構成されることを特徴とするクランプ回路。
【請求項５】
請求項４に記載のクランプ回路であって、
前記第１スイッチとキャパシタ回路は、
前記第３キャパシタより容量の小さい第４キャパシタと、
前記第４キャパシタより容量の大きい第５キャパシタと、
前記バースト信号が発生している期間、前記第４キャパシタを前記第３キャパシタと並列に接続し、前記バースト信号が発生していない期間、前記バースト信号の直流レベルを出力すべく、前記第４キャパシタを前記第５キャパシタと並列に接続する第２スイッチ回路と、
を更に含んで構成されることを特徴とするクランプ回路。
【請求項６】
請求項１〜５の何れか一項に記載のクランプ回路であって、
前記第２スイッチトキャパシタ回路は、
第６及び第７キャパシタと、
前記コンポジット信号を前記第６及び第７キャパシタの一端に交互に入力し、前記第６及び第７キャパシタのうち前記コンポジット信号が入力されていない方のキャパシタから前記コンポジット信号を出力する第３スイッチ回路と、
前記第６及び第７キャパシタのうち、前記コンポジット信号が入力されている方のキャパシタの他端に前記第１スイッチトキャパシタ回路から出力される前記バースト信号の直流レベルの電圧を印加し、前記コンポジット信号を出力している方のキャパシタの他端を前記オペアンプの他方の入力端子と接続する第４スイッチ回路と、
を含んで構成されることを特徴とするクランプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クランプ回路に関する。
【背景技術】
【０００２】
テレビ放送等の信号として、輝度信号及び色信号が合成されたコンポジット信号が用いられている。図５に示すように、コンポジット信号は、１水平走査期間ごとに水平ブランキング期間が設けられている。水平ブランキング期間には、フロントポーチ、水平同期パルス、バックポーチが含まれており、バックポーチには、バースト信号が重畳している。そして、バースト信号の直流レベル、すなわちペデスタルレベルが、コンポジット信号における直流レベルの基準となっている。ただし、ペデスタルレベルは常に一定であるわけではないため、コンポジット信号を処理する際には、ペデスタルレベルを所望の基準レベルにクランプする必要がある。そして、ペデスタルレベルを所望の基準レベルにクランプするためには、まず、ペデスタルレベルを測定する必要がある。ペデスタルレベルの測定には、キャパシタ及び抵抗を含んで構成されるＣＲフィルタによるローパスフィルタを用いる構成が一般的である（例えば、特許文献１）。
【特許文献１】特開２００５−３５４３８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ペデスタルレベルを測定するためには、ローパスフィルタの時定数を大きくする必要があるが、ＣＲフィルタにおいては、キャパシタと抵抗とで時定数が決定されるため、大きな容量のキャパシタが必要となることが多い。そのため、例えば、集積回路を構成する場合においては、このような大容量のキャパシタを内蔵させることができず、接続端子を設けて外付け部品とする必要が生じる等、コストの増加を招くこととなる。  
本発明は上記課題を鑑みてなされたものであり、コストを削減可能なクランプ回路を提供することを目的とする。
【課題を解決するための手段】
【０００４】
上記目的を達成するため、本発明のクランプ回路は、バースト信号を含むコンポジット信号が、前記バースト信号が発生している期間に入力され、前記バースト信号の直流レベルを出力する第１スイッチトキャパシタ回路と、前記コンポジット信号が、前記第１スイッチトキャパシタ回路から出力される前記バースト信号の直流レベルを基準として入力され、入力された前記コンポジット信号が、所定の基準レベルを基準として出力される第２スイッチトキャパシタ回路と、前記基準レベルの電圧が一方の入力端子に印加され、前記第２スイッチトキャパシタにおける前記コンポジット信号出力時の基準を前記基準レベルとすべく、前記第２スイッチトキャパシタ回路に他方の入力端子が接続され、前記第２スイッチトキャパシタ回路から出力される前記コンポジット信号が出力端子に入力されるオペアンプと、を備えることとする。
【発明の効果】
【０００５】
コストを削減可能なクランプ回路を提供することができる。
【発明を実施するための最良の形態】
【０００６】
図１は、本発明の一実施形態であるクランプ回路の構成を示す図である。クランプ回路１０は、入力されるコンポジット信号のペデスタルレベルを所定のクランプレベル（基準レベル）にクランプして出力する集積回路であり、キャパシタＣ１〜Ｃ７、スイッチ回路Ｓ１〜Ｓ８、バッファアンプ２０、及びオペアンプ３０を含んで構成されている。なお、クランプ回路１０を集積回路ではなく、ディスクリート回路で構成することも可能である。
【０００７】
キャパシタＣ１〜Ｃ５、及び、スイッチ回路Ｓ１〜Ｓ４は、スイッチトキャパシタ回路（第１スイッチトキャパシタ回路）を構成している。なお、キャパシタＣ１〜Ｃ５が、順に、本発明の第１〜第５キャパシタに相当する。また、スイッチ回路Ｓ１〜Ｓ３が本発明の第１スイッチ回路に相当し、スイッチ回路Ｓ４が本発明の第２スイッチ回路に相当する。
【０００８】
スイッチ回路Ｓ１，Ｓ２は、例えば、コンポジット信号における映像帯域の２倍以上の周波数のクロックによって、入力側（Ａ側）と出力側（Ｂ側）とを相補的に切り替えるように動作する。例えば、スイッチ回路Ｓ１がＡ側、スイッチ回路Ｓ２がＢ側になると、コンポジット信号の信号レベルに応じた電荷がキャパシタＣ１に蓄積されるとともに、キャパシタＣ２に蓄積されている電荷が出力される。また、スイッチ回路Ｓ１がＢ側、スイッチ回路Ｓ２がＡ側になると、キャパシタＣ１に蓄積されている電荷が出力されるとともに、コンポジット信号の信号レベルに応じた電荷がキャパシタＣ２に蓄積される。このようにスイッチ回路Ｓ１，Ｓ２が動作することにより、コンポジット信号がクロック周波数でサンプリングされて出力されることとなる。
【０００９】
スイッチ回路Ｓ３は、バースト信号が発生している期間、すなわち、バックポーチの期間、オンとなり、それ以外の期間はオフとなる。したがって、バースト信号の信号レベルに応じた電荷がキャパシタＣ１，Ｃ２からキャパシタＣ３に出力される。ここで、キャパシタＣ３の容量はキャパシタＣ１，Ｃ２の容量よりも大きくなっており、キャパシタＣ１〜Ｃ３、及び、スイッチ回路Ｓ１〜Ｓ３は時定数の大きいローパスフィルタを構成している。したがって、キャパシタＣ３の充電電圧は、１水平走査期間のコンポジット信号におけるバースト信号の直流レベルを示すものとなる。なお、バックポーチの期間は、例えば、コンポジット信号の水平同期パルスを検出することによって特定することが可能である。
【００１０】
スイッチ回路Ｓ４は、バースト信号が発生している期間、入力側（Ａ側）に切り替わり、それ以外の期間は出力側（Ｂ側）に切り替わる。すなわち、バースト信号が発生している期間にスイッチＳ４がＡ側に切り替わることにより、キャパシタＣ４の充電電圧は、キャパシタＣ３と同様に、１水平走査期間のコンポジット信号におけるバースト信号の直流レベルを示すものとなる。そして、バースト信号が発生している期間以外には、スイッチ回路Ｓ４がＢ側に切り替わる。なお、キャパシタＣ４の容量はキャパシタＣ３より小さく、キャパシタＣ５の容量はキャパシタＣ４より大きくなっており、キャパシタＣ４，Ｃ５及びスイッチ回路Ｓ４は時定数の大きいローパスフィルタを構成している。したがって、キャパシタＣ５の充電電圧、すなわち、バッファアンプ２０の出力電圧は、複数の水平走査期間のコンポジット信号におけるバースト信号の直流レベルを平均化したものとなる。
【００１１】
キャパシタＣ６，Ｃ７、及び、スイッチ回路Ｓ５〜Ｓ８は、スイッチトキャパシタ回路（第２スイッチトキャパシタ回路）を構成している。なお、キャパシタＣ６が本発明の第６キャパシタに相当し、キャパシタＣ７が本発明の第７キャパシタに相当する。また、スイッチ回路Ｓ５，Ｓ７が本発明の第３スイッチ回路に相当し、スイッチ回路Ｓ６，Ｓ８が本発明の第４スイッチ回路に相当する。
【００１２】
スイッチ回路Ｓ５，Ｓ６とスイッチ回路Ｓ７，Ｓ８とは、スイッチ回路Ｓ１，Ｓ２と同様に、クロックに応じて入力側（Ａ側）と出力側（Ｂ側）とを相補的に切り替えるように動作する。例えば、スイッチ回路Ｓ５，Ｓ６がＡ側、スイッチ回路Ｓ７，Ｓ８がＢ側になると、コンポジット信号の信号レベルに応じた電荷がキャパシタＣ６に蓄積されるとともに、キャパシタＣ７に蓄積されている電荷が出力される。また、スイッチ回路Ｓ５，Ｓ６がＢ側、スイッチ回路Ｓ７，Ｓ８がＡ側になると、キャパシタＣ６に蓄積されている電荷が出力されるとともに、コンポジット信号の信号レベルに応じた電荷がキャパシタＣ７に蓄積される。このように、コンポジット信号がクロック周波数でサンプリングされて出力されることとなる。
【００１３】
オペアンプ３０は、ペデスタルレベルをクランプする基準となるクランプレベルの電圧が＋入力端子に印加され、−入力端子がスイッチ回路Ｓ６，Ｓ８のＢ側と接続され、出力端子がスイッチ回路Ｓ５，Ｓ７のＢ側と接続されている。オペアンプ３０は、＋入力端子の電圧と−入力端子の電圧とが等しくなるように動作するため、スイッチ回路Ｓ６，Ｓ８のＢ側に印加される電圧のレベルはクランプレベルとなる。また、スイッチ回路Ｓ６，Ｓ８のＡ側には、バッファアンプ２０から出力されるペデスタルレベルの電圧が印加されている。したがって、スイッチ回路Ｓ５，Ｓ６がＡ側になると、ペデスタルレベルを基準として、コンポジット信号の信号レベルに応じた電荷がキャパシタＣ６に蓄積され、スイッチ回路Ｓ５，Ｓ６がＢ側になると、キャパシタＣ６に蓄積された電荷がクランプレベルを基準として出力されることとなる。スイッチ回路Ｓ７，Ｓ８、及び、キャパシタＣ７についても同様である。すなわち、オペアンプ３０の出力端子から出力される信号は、コンポジット信号のペデスタルレベルをクランプレベルにクランプしたものとなる。
【００１４】
ここで、オペアンプ３０の−入力端子とスイッチ回路Ｓ６，Ｓ８のＢ側とを接続する配線３２（第１配線）と、オペアンプ３０の出力端子とスイッチ回路Ｓ５，Ｓ７のＢ側とを接続する配線３４（第２配線）との間の寄生容量は、キャパシタＣ６，Ｃ７と並列となるため、寄生容量が大きくなるに従って、高周波のコンポジット信号に対する応答特性が悪くなる。そこで、クランプ回路１０では、図２に示すように、配線３２と配線３４との間に、例えば接地レベルが印加される配線３６（第３配線）を設けて、配線３２と配線３４との間の寄生容量を、配線３２と配線３６との間の寄生容量ＰＣ１と、配線３４と配線３６との間の寄生容量に分割することにより、寄生容量を小さくしている。なお、配線３４と配線３４との間の寄生容量を小さくする手法は配線３６を設けることに限られず、例えば、配線３２と配線３４とを可能な範囲で離して配設することとしてもよい。
【００１５】
図３は、クランプ回路１０の動作の一例を示すタイミングチャートである。図３に示すように、スイッチ回路Ｓ１，Ｓ５，Ｓ６と、スイッチ回路Ｓ２，Ｓ７，Ｓ８とは、全期間において、所定周波数のクロックに応じて相補的に動作する。
【００１６】
バースト信号が発生する期間であるバックポーチの期間においては、スイッチ回路Ｓ３はオンとなり、スイッチ回路Ｓ４はＡ側となる。したがって、バックポーチの期間に１水平走査期間におけるペデスタルレベルが測定されることとなる。
【００１７】
バックポーチの期間以外においては、スイッチ回路Ｓ３がオフとなり、スイッチ回路Ｓ４がＢ側となる。これによって、平均化されたペデスタルレベルの電圧がバッファアンプ２０から出力される。
【００１８】
そして、スイッチ回路Ｓ６，Ｓ８は、コンポジット信号がキャパシタＣ６，Ｃ７に入力される際にＡ側となり、コンポジット信号が出力される際にＢ側となる。すなわち、図４に示すように、キャパシタＣ６，Ｃ７の充電電圧は、バッファアンプ２０から出力されるペデスタルレベルを基準とした、コンポジット信号の信号レベルに応じた電圧となる。そして、スイッチ回路Ｓ６，Ｓ８がＢ側に切り替わると、キャパシタＣ６，Ｃ７の充電電圧がクランプレベルを基準として出力される。すなわち、クランプ回路１０に入力されるコンポジット信号は、ペデスタルレベルを所定のクランプレベルにクランプした信号となる。
【００１９】
以上、本実施形態のクランプ回路１０について説明した。クランプ回路１０では、スイッチトキャパシタを用いて、ペデスタルレベルを測定し、ペデスタルレベルを所望のクランプレベルにクランプしたコンポジット信号を出力している。スイッチトキャパシタ回路によるローパスフィルタの時定数はキャパシタの容量とスイッチングのクロック周波数とによって定まるため、大容量のキャパシタを用いることなく、クロック周波数を上げることによって、時定数を大きくすることができる。そのため、例えば、大容量のキャパシタを集積回路に内蔵させたり、キャパシタを外付けにするための接続端子を設けたりする必要がなく、コストを削減することが可能となる。
【００２０】
そして、クランプ回路１０では、オペアンプ３２の−入力端子とスイッチ回路Ｓ６，Ｓ８のＢ側とを接続する配線３２と、オペアンプ３２の出力端子３４とスイッチ回路Ｓ５，Ｓ７のＢ側とを接続する配線３４とが、配線３２，３４の間に生じる寄生容量を小さくするように配設されているため、高周波のコンポジット信号に対する応答特性を向上させることができる。
【００２１】
例えば、図２に例示したように、配線３２，３４の間に、所定レベル（接地レベル等）が印加される配線３６を設けることにより、配線３２，３４の間に生じる寄生容量を小さくし、高周波のコンポジット信号に対する応答特性を向上させることができる。
【００２２】
また、クランプ回路１０では、キャパシタＣ３の容量を、キャパシタＣ１，Ｃ２の容量より大きくすることにより、時定数の大きいローパスフィルタが構成されている。このように、ローパスフィルタの時定数を大きくすることにより、バースト信号の直流レベルであるペデスタルレベルの変動幅を抑えることができる。
【００２３】
さらに、クランプ回路１０では、キャパシタＣ４の容量をキャパシタＣ３より小さくし、キャパシタＣ５の容量をキャパシタＣ４の容量より大きくしている。そして、キャパシタＣ５の容量をキャパシタＣ４の容量より大きいため、ペデスタルレベルを平均化する際の時定数が大きくなっている。ここで、例えば、キャパシタＣ４を設けずに、キャパシタＣ５とキャパシタＣ５とでペデスタルレベルの平均化の際の時定数を大きくしようとすると、キャパシタＣ５の容量をキャパシタＣ３の容量に対して大きくする必要がある。クランプ回路１０では、キャパシタＣ３より容量の小さいキャパシタＣ４を設けているため、キャパシタＣ４を設けずにキャパシタＣ３，Ｃ５でペデスタルレベルを平均化する場合と比較して、キャパシタＣ５の容量を抑制することが可能となる。
【００２４】
なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態であるクランプ回路の構成を示す図である。
【図２】配線の一例を示す図である。
【図３】クランプ回路の動作の一例を示すタイミングチャートである。
【図４】ペデスタルレベルがクランプされる様子を示す図である。
【図５】コンポジット信号の一例を示す図である。
【符号の説明】
【００２６】
１０  クランプ回路
Ｃ１〜Ｃ７  キャパシタ
Ｓ１〜Ｓ８  スイッチ回路
２０  バッファアンプ
３０  オペアンプ
３２，３４，３６  配線
ＰＣ１，ＰＣ２  寄生容量
【図１】
2009124329.tif 000003
【図２】
2009124329.tif 000004
【図３】
2009124329.tif 000005
【図４】
2009124329.tif 000006
【図５】
2009124329.tif 000007