(57)【要約】【課題】電圧源切替え時において、安全かつ安定した電圧源切替え動作を可能にする電源選択装置を提供すること。【解決手段】電源選択装置１００は、電圧源入力端子１０１と被供給回路との導通状態・遮断状態を制御するＰＭＯＳトランジスタＴｒ１１１と、電圧源入力端子１０２と被供給回路との導通状態・遮断状態を制御するＰＭＯＳトランジスタＴｒ１１２と、切替え制御入力端子１０４より入力された信号がＨからＬへ切替わる際、又はＬからＨへ切替わる際には、ＰＭＯＳトランジスタＴｒ１１１、Ｔｒ１１２の両方に遮断時間を設け、電圧源入力端子１０１と電圧源入力端子１０２間での貫通電流の発生を防止する切替え制御装置１０６と、被供給回路の電源電圧を放電させるための放電装置１０７とを備える。【選択図】図１
2009124357.tif 000002
【特許請求の範囲】
【請求項１】
複数の電圧源からの電圧をそれぞれ印加する複数の電圧源入力端子と、
前記複数の電圧源のうち、選択された一つの電圧源の電圧を出力する電圧源出力端子と、
前記複数の電圧源入力端子と前記電圧源出力端子との間に接続される複数のスイッチ回路と、
前記複数のスイッチ回路のいずれかを選択する選択回路と、
前記選択回路によって選択された前記スイッチ回路のみを導通するとともに、一方のスイッチ回路から他方のスイッチ回路に切替える際には全ての前記スイッチ回路を非導通にするデッドタイムを設ける駆動回路と、
少なくとも前記デッドタイムにおいて、前記電圧源出力端子の電圧を低下させる放電回路と、
を備えることを特徴とする電源選択装置。
【請求項２】
前記放電回路は、前記デッドタイムに同期してオン状態となる放電用スイッチ素子を備えることを特徴とする請求項１記載の電源選択装置。
【請求項３】
前記放電回路は、前記電圧源出力端子に接続された放電用抵抗を備えることを特徴とする請求項１記載の電源選択装置。
【請求項４】
前記選択回路は、外部から入力される選択信号に基づいて前記スイッチ回路を選択することを特徴とする請求項１記載の電源選択装置。
【請求項５】
前記選択回路は、前記複数の電圧源入力端子の電圧を検出し、最も高い電圧が印加されている電圧源入力端子に接続されている前記スイッチ回路を選択することを特徴とする請求項１記載の電源選択装置。
【請求項６】
前記スイッチ回路は、第１及び第２のＰチャンネルＭＯＳトランジスタの直列構成を有し、
前記第１のＰチャンネルＭＯＳトランジスタをオフする場合には、ゲートに電圧源出力端子の電圧を印加し、
前記第２のＰチャンネルＭＯＳトランジスタをオフする場合には、ゲートに、対応する前記電圧源入力端子の電圧を印加することを特徴とする請求項１記載の電源選択装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧源と被供給装置との接続を選択的に切替える電源選択装置に関する。
【背景技術】
【０００２】
近年の電子機器は携帯機器に代表されるように、通常動作と待機動作といった異なる動作モードに対して、それぞれ必要最小限となる電源電圧を供給することによって省電力化が図られている。このような半導体個別または集積回路に対して、複数の電圧源から特定の供給源を選択する従来の技術として、例えば特許文献１に記載の供給電圧切換え回路がある。
【０００３】
図７は、特許文献１に記載の供給電圧切換え回路の構成を示す回路図である。
【０００４】
図７において、供給電圧切換え回路は、電圧Ｖ１，Ｖ２が入力される電圧源入力端子１，２と、電圧源出力端子３と、選択信号が入力される切替え制御入力端子４と、電圧源入力端子１と電圧源出力端子３を接続するＰＭＯＳトランジスタＴｒ１１と、電圧源入力端子２と電圧源出力端子３を接続するＰＭＯＳトランジスタＴｒ１２と、電圧源入力端子１とトランジスタＴｒ１１のバックゲート間に接続されたダイオードＤ１と、電圧源入力端子２とトランジスタＴｒ１２のバックゲート間に接続されたダイオードＤ２と、切替え制御入力端子４から入力された選択信号を反転してトランジスタＴｒ１２のゲートへ印加するインバータＩｎ１２と、インバータＩｎ１２の出力をさらに反転してトランジスタＴｒ１１のゲートへ印加するインバータＩｎ１１とから構成される。
【０００５】
以上の構成において、上記供給電圧切換え回路は、大きさの違う２種類の電圧が入力され、そのうち一方の電圧を出力電圧として選択する。
【０００６】
選択信号がＨレベルの場合は、トランジスタＴｒ１１はオフ、トランジスタＴｒ１２はオンし、電圧Ｖ２が選択されて電圧源出力端子３から出力される。一方、選択信号がＬレベルの場合は、トランジスタＴｒ１１はオン、トランジスタＴｒ１２はオフし、電圧Ｖ１が選択されて電圧源出力端子３から出力される。なお、特許文献１では、ダイオードＤ１，Ｄ２がそれぞれトランジスタＴｒ１１，Ｔｒ１２のソース−バックゲート間の寄生ＰＮダイオードと並列に接続されるので、寄生ＰＮダイオードに過大な電流が流れ込むことが無くなるという特徴を有する。
【特許文献１】特開２０００−１２４７８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、このような従来の電源選択装置にあっては、選択信号のレベルが反転してトランジスタＴｒ１１，Ｔｒ１２のオンオフが切り換わる際に電圧源入力端子１と２が短絡して貫通電流が流れないように、通常、トランジスタＴｒ１１，Ｔｒ１２がともにオフとなるデッドタイムが設けられる。このため、デッドタイムの期間中は電圧源出力端子３が不安定となり、電圧源出力端子３から電源電圧を供給される被供給回路が誤動作するなどの問題があった。
【０００８】
本発明は、かかる点に鑑みてなされたものであり、電圧源切替え時において、安全かつ安定した電圧源切替え動作を可能にする電源選択装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の電源選択装置は、複数の電圧源からの電圧をそれぞれ印加する複数の電圧源入力端子と、前記複数の電圧源のうち、選択された一つの電圧源の電圧を出力する電圧源出力端子と、前記複数の電圧源入力端子と前記電圧源出力端子との間に接続される複数のスイッチ回路と、前記複数のスイッチ回路のいずれかを選択する選択回路と、前記選択回路によって選択された前記スイッチ回路のみを導通するとともに、一方のスイッチ回路から他方のスイッチ回路に切替える際には全ての前記スイッチ回路を非導通にするデッドタイムを設ける駆動回路と、少なくとも前記デッドタイムにおいて、前記電圧源出力端子の電圧を低下させる放電回路と、を備える構成を採る。
【発明の効果】
【００１０】
本発明によれば、一方のスイッチ回路から他方のスイッチ回路に切替える際には全てのスイッチ回路を非導通にするデッドタイムを設けることにより、電圧源切替え時において、出力される電源電圧を一旦被供給回路の停止レベル以下に低下することができ、被供給回路での誤作動などを回避できる。すなわち、安全かつ安定した電圧源切替わり動作ができる。
【００１１】
したがって、切替え選択する複数の電圧源と、それらを切換駆動する電圧源との電圧変動に影響されることなく、安全かつ安定した電圧源切替え制御ができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１３】
（実施の形態１）
図１は、本発明の実施の形態１に係る電源選択装置の構成を示す回路図である。本実施の形態は、ＵＳＢ（Universal Serial Bus）電源を含む複数電圧源と被供給装置との接続を選択的に切替える電源選択装置に適用した例である。
【００１４】
図１において、電源選択装置１００は、電圧源入力端子１０１，１０２と、電圧源出力端子１０３と、切替え制御入力端子１０４と、電圧源入力端子１０１と電圧源出力端子１０３を接続するＰＭＯＳトランジスタＴｒ１１１と、電圧源入力端子１０２と電圧源出力端子１０３を接続するＰＭＯＳトランジスタＴｒ１１２と、電圧源入力端子１０１とトランジスタＴｒ１１１のバックゲート間に接続されたダイオードＤ１０１と、電圧源入力端子１０２とトランジスタＴｒ１１２のバックゲート間に接続されたダイオードＤ１０２と、論理インバータＩｎ１２１，Ｉｎ１２２と、切替え制御装置１０６と、放電装置１０７とを備えて構成される。
【００１５】
上記放電装置１０７を除く電源選択装置１００の各部は、全体として電圧源切替え装置１０５を構成する。
【００１６】
電圧源入力端子１０１，１０２は、電圧Ｖ１，Ｖ２が入力され、電圧源を接続する。
【００１７】
電圧源出力端子１０３は、電圧源入力端子１０１もしくは電圧源入力端子１０２と、被供給回路とを接続する。
【００１８】
切替え制御入力端子１０４は、選択信号Ｖｃｎｔを入力する。
【００１９】
電圧源切替え装置１０５は、電圧源入力端子１０１と電圧源出力端子１０３との導通状態・遮断状態を制御するＰＭＯＳトランジスタＴｒ１１１と、電圧源入力端子１０２と電圧源出力端子１０３との導通状態・遮断状態を制御するＰＭＯＳトランジスタＴｒ１１２と、論理インバータＩｎ１２１、Ｉｎ１２２とを備える。
【００２０】
切替え制御装置１０６は、立上がり遅延回路１６１ａ，１６１ｂ、論理インバータ１６２、及び否定論理和回路１６３を備え、切替え制御入力端子１０４からの選択信号Ｖｃｎｔに従って、電圧源出力端子１０３との導通状態を、電圧源入力端子１０１もしくは電圧源入力端子１０２のどちらか一方に切替え選択する。
【００２１】
切替え制御装置１０６は、論理インバータＩｎ１２１に出力電圧Ｖ１６１を出力し、論理インバータＩｎ１２２に出力電圧Ｖ１６２を出力する。Ｖ１６１は、電圧源入力端子１０２と電圧源出力端子１０３の接続制御にかかわるＰＭＯＳトランジスタＴｒ１１２のゲート電圧を制御する切替え制御装置１０６の出力電圧である。Ｖ１６２は、電圧源入力端子１０１と電圧源出力端子１０３の接続制御にかかわるＰＭＯＳトランジスタＴｒ１１１のゲート電圧を制御する切替え制御装置１０６の出力電圧である。
【００２２】
これにより、切替え制御入力端子１０４より入力された信号がＨからＬへ切替わる際、又はＬからＨへ切替わる際に、ＰＭＯＳトランジスタＴｒ１１１、Ｔｒ１１２の両方に遮断時間を設け、電圧源入力端子１０１乃至電圧源入力端子１０２間での貫通電流の発生を防止している。
【００２３】
また、切替え制御装置１０６は、放電装置１０７に出力電圧Ｖ１６３を出力する。Ｖ１６３は、放電制御にかかわるＮＭＯＳトランジスタ１７１のゲート電圧を制御する切替え制御装置１０６の出力電圧である。
【００２４】
放電装置１０７は、否定論理和回路１６３より出力された信号に伴い、遮断時間にのみＮＭＯＳトランジスタ１７１をＯＮさせることで、被供給回路の電源電圧Ｖｐｗｒを放電させる。
【００２５】
以下、上述のように構成された電源選択装置１００の動作について説明する。
【００２６】
図２は、電源選択装置１００の時間経過を示す図である。
【００２７】
図２において、電圧源入力端子１０１，１０２より入力される電圧レベルをそれぞれＶ１，Ｖ２とする。また、電圧源出力端子１０３より出力される電圧レベルをＶｐｗｒとし、切替え制御入力端子１０４より入力される電圧レベルをＶｃｎｔとする。
【００２８】
ＶｃｎｔがＨのとき、切替え制御装置１０６の出力電圧Ｖ１６１はＨを出力する。したがって、ＰＭＯＳトランジスタＴｒ１１１は導通状態であり、ＰＭＯＳトランジスタＴｒ１１２は遮断状態であるため、出力であるＶｐｗｒにはＶ１が出力される。ここで、ＶｃｎｔがＨからＬへ切替わる際、切替え制御装置１０６の出力電圧Ｖ１６１は瞬時にＬとなるため、ＰＭＯＳトランジスタＴｒ１１１は、Ｖｃｎｔ切替わり後、瞬時に遮断状態となる。
【００２９】
一方で、切替え制御装置１０６の出力電圧Ｖ１６２は、立上がり遅延回路１６１ｂにより遅延時間ｔ１だけ遅れてＨとなるため、ＰＭＯＳトランジスタＴｒ１１２は、Ｖｃｎｔ切替わり後の遅延時間ｔ１だけ遅れて導通状態へと遷移する。このとき、切替え制御装置の出力Ｖ１６３は、遅延時間ｔ１だけＨとなるため、放電装置１０７によりＶｐｗｒは放電される。
【００３０】
また同様に、ＶｃｎｔがＬからＨへ切替わる際、切替え制御装置１０６の出力Ｖ１６２は瞬時にＬとなるため、ＰＭＯＳトランジスタＴｒ１１２は、Ｖｃｎｔ切替わり後、瞬時に遮断状態となる。一方で、切替え制御装置１０６の出力電圧Ｖ１６１は、立上がり遅延回路１６１ａにより遅延時間ｔ２だけ遅れてＨとなるため、ＰＭＯＳトランジスタＴｒ１１１は、Ｖｃｎｔ切替わり後の遅延時間ｔ２だけ遅れて導通状態へと遷移する。このとき、切替え制御装置の出力Ｖ１６３は遅延時間ｔ２だけＨとなるため、放電装置１０７によりＶｐｗｒは放電される。
【００３１】
以上説明したように、本実施の形態によれば、電源選択装置１００は、電圧源入力端子１０１と被供給回路との導通状態・遮断状態を制御するＰＭＯＳトランジスタＴｒ１１１と、電圧源入力端子１０２と被供給回路との導通状態・遮断状態を制御するＰＭＯＳトランジスタＴｒ１１２と、切替え制御入力端子１０４より入力された信号がＨからＬへ切替わる際、又はＬからＨへ切替わる際には、ＰＭＯＳトランジスタＴｒ１１１、Ｔｒ１１２の両方に遮断時間を設け、電圧源入力端子１０１と電圧源入力端子１０２間での貫通電流の発生を防止する切替え制御装置１０６と、被供給回路の電源電圧を放電させるための放電装置１０７とを備える。
【００３２】
図２に示すように、遅延時間ｔ１及び遅延時間ｔ２は、トランジスタＴｒ１１１とＴｒ１１２がともに遮断状態となるデッドタイムであり、この期間を設けることにより、電圧源間に発生する貫通電流を防止する。さらに、このデッドタイムの間に被供給回路の電源電圧を放電することにより、一旦被供給回路の停止レベル以下に低下するので、被供給回路での誤作動などを回避でき、安全かつ安定した電圧源切替わり動作を可能にする。
【００３３】
なお、本実施の形態では、放電装置１０７をＮＭＯＳトランジスタ１７１を用いて構成しているが、放電素子は負荷抵抗でもよい。図３は、放電装置１０７Ａの他の回路構成図である。図３に示すように、放電装置１０７Ａは、負荷抵抗１７２を用いて常時放電を行う構成であっても、同様の効果が得られる。
【００３４】
（実施の形態２）
実施の形態１は、スイッチ回路にＭＯＳトランジスタを用いる場合について説明した。実施の形態２では、スイッチ回路にＭＯＳトランジスタの直列構成を用いる電源選択装置について説明する。
【００３５】
図４は、本発明の実施の形態２に係る電源選択装置の構成を示す回路図である。図１と同一構成部分には同一符号を付して重複箇所の説明を省略する。
【００３６】
図４において、電源選択装置２００は、電圧源切替え装置２０５及び放電装置１０７から構成される。
【００３７】
電圧源切替え装置２０５は、電圧源入力端子１０１，１０２と、電圧源出力端子１０３と、切替え制御入力端子１０４と、負荷抵抗２５１ａ〜２５１ｃと、制御用ＮＭＯＳトランジスタ２５２ａ〜２５２ｃと、電圧源入力端子１０１と電圧源出力端子１０３との導通状態・遮断状態を制御するＰＭＯＳトランジスタ２５３ａ，２５３ｂと、電圧源入力端子１０２と電圧源出力端子１０３との導通状態・遮断状態を制御するＰＭＯＳトランジスタ２５３ｃ，２５３ｄと、切替え制御装置１０６とを備えて構成される。
【００３８】
ＰＭＯＳトランジスタ２５３ａ，２５３ｂは、電圧源入力端子１０１と電圧源出力端子１０３との導通状態・遮断状態を制御する。
【００３９】
ＰＭＯＳトランジスタ２５３ｃ，２５３ｄは、電圧源入力端子１０２と電圧源出力端子１０３との導通状態・遮断状態を制御する。ＰＭＯＳトランジスタ２５３ａ、２５３ｃのゲート電圧のＨ，Ｌレベルは、それぞれ負荷抵抗２５１ａ，２５１ｃ及びＮＭＯＳトランジスタ２５２ａ，２５２ｃにより制御され、そのＨレベルは出力電圧Ｖｐｗｒとなる。また、ＰＭＯＳトランジスタ２５３ｂ，２５３ｄのゲート電圧のＨ、Ｌレベルは、それぞれ負荷抵抗２５１ｂ，２５１ｄ及びＮＭＯＳトランジスタ２５２ｂ，２５２ｄにより制御され、そのＨレベルはそれぞれ電圧源入力端子１０１と電圧源入力端子１０２より入力されるレベルとなる。
【００４０】
切替え制御装置１０６は、ＮＭＯＳトランジスタ２５２ａ，２５２ｂに出力電圧Ｖ１６１を出力し、ＮＭＯＳトランジスタ２５２ｃ，２５２ｄに出力電圧Ｖ１６２を出力する。Ｖ１６１は、電圧源入力端子１０１と電圧源出力端子１０３の接続制御にかかわるＮＭＯＳトランジスタ２５２ａ、２５２ｂのゲート電圧を制御する切替え制御装置１０６の出力電圧である。Ｖ１６２は、電圧源入力端子１０２と電圧源出力端子１０３の接続制御にかかわるＮＭＯＳトランジスタ２５２ｃ，２５２ｄのゲート電圧を制御する切替え制御装置１０６の出力電圧である。
【００４１】
これにより、切替え制御入力端子１０４より入力された信号がＨからＬへ切替わる際、又はＬからＨへ切替わる際に、ＰＭＯＳトランジスタ２５３ａ，２５３ｂ，２５３ｃ，２５３ｄの全てに遮断時間を設け、電圧源入力端子１〜２間での貫通電流の発生を防止している。
【００４２】
また、切替え制御装置１０６は、放電装置１０７に出力電圧Ｖ１６３を出力する。Ｖ１６３は、放電制御にかかわるＮＭＯＳトランジスタ１７１のゲート電圧を制御する切替え制御装置１０６の出力電圧である。
【００４３】
放電装置１０７は、否定論理和回路１６３より出力された信号に伴い、遮断時間にのみＮＭＯＳトランジスタ１７１をＯＮさせることで、被供給回路の電源電圧Ｖｐｗｒを放電させる。なお、放電装置１０７は、図３に示すように負荷抵抗１７２を用いて常時放電を行う構成であってもよい。
【００４４】
以上のように、実施の形態２によれば、切替え選択する複数の電圧源と、それらを切換駆動する電圧源との電圧変動に影響されることなく電圧源切替わり動作が可能であり、さらに電圧源間に発生する貫通電流を防止するために設けられた遅延時間の間に被供給回路の電源電圧を放電することで、安全かつ安定した電圧源切替わり動作を可能にする。
【００４５】
特に、本実施の形態では、ＰＭＯＳトランジスタを直列に２段接続したことにより、切替え駆動する電圧源との電圧変動に影響されることなく安定した動作を実現することができる。
【００４６】
（実施の形態３）
実施の形態１，２では、切替え制御入力端子１０４による制御について説明した。実施の形態２は、例えば携帯機器に用いられる充電制御回路のような、バッテリ電圧に関係なくＡＣアダプタあるいはＵＳＢを電源選択装置の電源として動作する場合について説明する。
【００４７】
図５は、本発明の実施の形態３に係る電源選択装置の構成を示す回路図である。図４と同一構成部分には同一符号を付して重複箇所の説明を省略する。
【００４８】
図５において、電源選択装置３００は、電圧源切替え装置３０５及び放電装置１０７から構成される。
【００４９】
電圧源切替え装置３０５は、電圧源入力端子１０１，１０２と、電圧源出力端子１０３と、切替え制御入力端子１０４と、負荷抵抗２５１ａ〜２５１ｃと、制御用ＮＭＯＳトランジスタ２５２ａ〜２５２ｃと、電圧源入力端子１０１と電圧源出力端子１０３との導通状態・遮断状態を制御するＰＭＯＳトランジスタ２５３ａ，２５３ｂと、電圧源入力端子１０２と電圧源出力端子１０３との導通状態・遮断状態を制御するＰＭＯＳトランジスタ２５３ｃ，２５３ｄと、切替え制御装置３０６とを備えて構成される。
【００５０】
切替え制御装置３０６は、立上がり遅延回路３２１ａ，３２１ｂと、基準電圧発生回路３２２と、検出抵抗３２３ａ，３２３ｂと、比較器３２４，３２６と、負荷抵抗３２７ａ，３２７ｂと、ＮＭＯＳトランジスタ３２８ａ〜３２８ｄと、ダイオード３２９ａ，３２９ｂとを備えて構成される。
【００５１】
基準電圧発生回路３２２は、温度による出力電圧変動を持たない定電圧発生回路であり、例えば、入力電圧Ｖ３２２ａを基に、温度に依存しない電圧Ｖ３２２ｂを生成するバンドギャップ回路から構成される。基準電圧発生回路３２２は、電圧源入力端子１０１及び１０２より入力される電圧をダイオード３２９ａ及びダイオード３２９ｂにより選択し、駆動電源とする。このとき入力であるＶ３２２ａから見た基準電圧発生回路３２２は高インピーダンスである。また出力であるＶ３２２ｂから見た基準電圧発生回路３２２は低インピーダンスである。
【００５２】
比較器３２４，３２６は、それぞれ電圧源入力端子１０１と電圧源入力端子１０２より入力された電圧を、検出抵抗３２３ａ，３２３ｂ及び検出抵抗３２５ａ，３２５ｂにより抵抗分割したものに対して、基準電圧発生回路３２２の出力電圧と比較する。比較器３２４，３２６の出力は、立上がり遅延回路３２１ａ，３２１ｂ、負荷抵抗３２７ａ，３２７ｂ及びＮＭＯＳトランジスタ３２８ａ〜３２８ｄにより制御される。
【００５３】
切替え制御装置３０６は、ＮＭＯＳトランジスタ２５２ａ，２５２ｂに出力電圧Ｖ３２１を出力し、ＮＭＯＳトランジスタ２５２ｃ，２５２ｄに出力電圧Ｖ３２２を出力する。Ｖ３２１は、電圧源入力端子１０１と電圧源出力端子１０３の接続制御にかかわるＮＭＯＳトランジスタ２５２ａ，２５２ｂのゲート電圧を制御する切替え制御装置３０６の出力電圧である。Ｖ３２２は、電圧源入力端子１０２と電圧源出力端子１０３の接続制御にかかわるＮＭＯＳトランジスタ２５２ｃ，２５２ｄのゲート電圧を制御する切替え制御装置３０６の出力電圧である。
【００５４】
また、切替え制御装置３０６は、放電装置１０７に出力電圧Ｖ３２３を出力する。Ｖ３２３は、放電制御にかかわるＮＭＯＳトランジスタ１７１のゲート電圧を制御する切替え制御装置３０６の出力電圧である。
【００５５】
放電装置１０７は、否定論理和回路１６３より出力された信号に伴い、遮断時間にのみＮＭＯＳトランジスタ１７１をＯＮさせることで、被供給回路の電源電圧Ｖｐｗｒを放電させる。なお、放電装置１０７は、図３に示すように負荷抵抗１７２を用いて常時放電を行う構成であってもよい。
【００５６】
以下、上述のように構成された電源選択装置３００の動作について説明する。
【００５７】
図６は、電源選択装置３００の時間経過を示す図である。
【００５８】
図６において、Ｖ１，Ｖ２はともにＰＭＯＳトランジスタ２５３ａ，２５３ｂ，２５３ｃ，２５３ｄのゲート〜ソース間閾値電圧以上の正の電圧であり、かつ比較器３２４，３２６がそれぞれＨ、Ｌを出力する程度の電圧レベルであるとき、切替え制御装置３０６の出力電圧Ｖ３２１はＨ、出力電圧Ｖ３２２はＬ、出力電圧Ｖ３２３はＬとなる。このため、ＰＭＯＳトランジスタ２５３ａ，２５３ｂが導通状態となり、ＰＭＯＳトランジスタ２５３ｃ，２５３ｄが遮断状態となる。したがって、出力電圧ＶｐｗｒにはＶ１が供給される。ここで、Ｖ１がＰＭＯＳトランジスタ２５３ａ，２５３ｂのゲート〜ソース間閾値電圧を下回ったとき、もしくは比較器３２４がＬを出力する程度の電圧レベルに低下したとき、切替え制御装置３０６の出力電圧Ｖ３２１は瞬時にＬとなるため、ＰＭＯＳトランジスタ２５３ａ，２５３ｂは遮断状態となる。
【００５９】
一方で、ＮＭＯＳトランジスタ３２８ａがＯＦＦするため、立上がり遅延回路３２１ｂによる遅延時間ｔ１後に切替え制御装置３０６の出力電圧Ｖ３２２はＨとなる。また、放電回路を制御する切替え制御装置３０６の出力電圧Ｖ３２３については、Ｖ３２１、Ｖ３２２ともにＬとなる遅延時間ｔ１の間のみＨとなる。したがって、上記遅延時間ｔ１の間は、ＰＭＯＳトランジスタ２５３ａ，２５３ｂ，２５３ｃ，２５３ｄが遮断状態となり、ＮＭＯＳトランジスタ１７１がＯＮすることでＶｐｗｒの放電を行う。
【００６０】
また、同様にＶ２のみＰＭＯＳトランジスタ２５３ｃ，２５３ｄのゲート〜ソース間閾値電圧以上の正の電圧であり、かつ比較器３２６がＬを出力する程度の電圧レベルであるとき、Ｖ１がＰＭＯＳトランジスタ２５３ａ，２５３ｂのゲート〜ソース間閾値電圧を上回り、かつ比較器３２４がＨを出力する程度の電圧レベルとなったとき、切替え制御装置３０６の出力電圧Ｖ３２２は瞬時にＬとなり、切替え制御装置３０６の出力電圧Ｖ３２１は立上がり遅延回路３２１ｂによる遅延時間ｔ２後にＨとなる。したがって、上記遅延時間ｔ２の間は、ＰＭＯＳトランジスタ２５３ａ，２５３ｂ，２５３ｃ，２５３ｄが遮断状態となり、ＮＭＯＳトランジスタ１７１がＯＮすることでＶｐｗｒの放電を行う。
【００６１】
ここで、本実施の形態は、図１の実施の形態１において、電圧源入力端子１０１と電圧源入力端子１０２にＰＭＯＳトランジスタ２５３ａ，２５３ｂ，２５３ｃ，２５３ｄのゲート〜ソース間閾値電圧以上の正の電圧源が与えられると、それらの互いの電圧差に無関係に、上記動作が実現できるものである。
【００６２】
以上のように、実施の形態３によれば、例えば携帯機器に用いられる充電制御回路のような、バッテリ電圧に関係なくＡＣアダプタあるいはＵＳＢを電源選択装置の電源として動作する場合において、それら電圧源の電圧変動に影響されることなく電圧源切替わり動作が可能であり、さらに電圧源間に発生する貫通電流を防止するために設けられた遅延時間の間に被供給回路の電源電圧を放電することで、安全かつ安定した電圧源切替わり動作を可能にする。
【００６３】
以上の説明は本発明の好適な実施の形態の例証であり、本発明の範囲はこれに限定されることはない。例えば、上記各実施の形態は、電源選択装置の場合であるが、供給電圧切替え回路、それを用いた電源装置の場合も同様の効果を得ることができる。
【００６４】
また、上記電源選択装置を構成する各回路部、例えばスイッチ素子等の種類、数及び接続方法などは前述した実施の形態に限られない。スイッチ素子は、例えばＭＯＳトランジスタを使用するのが一般的であるが、スイッチング動作を行う素子であればどのようなスイッチ素子であってもよい。
【００６５】
また、上記各実施の形態は、ＡＣアダプタあるいはＵＳＢなどの電圧源と被供給装置との接続を選択的に切替える電源選択装置に適用した例であるが、複数の電圧源を切替えるものであれば、どのような装置であってもよい。
【００６６】
また、上記各実施の形態では電源選択装置という名称を用いたが、これは説明の便宜上であり、供給電圧切替え装置、電源装置、充電制御回路、携帯機器等であってもよいことは勿論である。
【００６７】
さらに、上記電源選択装置を構成する各回路部、例えば比較器，ゲート回路等の種類、数及び接続方法などは前述した実施の形態に限られない。
【産業上の利用可能性】
【００６８】
本発明に係る電源選択装置は、電圧源と被供給回路との接続を選択的に切替える切替え装置等に有用である。携帯機器用の電源回路として、また、携帯機器以外の電子機器における電源装置にも広く適用され得るものである。
【図面の簡単な説明】
【００６９】
【図１】本発明の実施の形態１に係る電源選択装置の構成を示す回路図
【図２】上記実施の形態１に係る電源選択装置の時間経過を示す図
【図３】上記実施の形態１に係る電源選択装置の放電装置の他の構成を示す回路図
【図４】本発明の実施の形態２に係る電源選択装置の構成を示す回路図
【図５】本発明の実施の形態３に係る電源選択装置の構成を示す回路図
【図６】上記実施の形態３に係る電源選択装置の時間経過を示す図
【図７】従来の電源選択装置の構成を示す回路図
【符号の説明】
【００７０】
１００，２００，３００  電源選択装置
１０１，１０２  電圧源入力端子
１０３  電圧源出力端子
１０４  切替え制御入力端子
１０５，２０５，３０５  電圧源切替え装置
１０６，３０６  切替え制御装置
１０７，１０７Ａ  放電装置
１１１，１１２，２５３ａ，２５３ｂ，２５３ｃ，２５３ｄ  ＰＭＯＳトランジスタ
１２１，１２２，１６２  論理インバータ
１６１ａ，１６１ｂ，３２１ａ，３２１ｂ  立上がり遅延回路
１６３  否定論理和回路
２５２ａ，２５２ｂ，２５２ｃ，２５２ｄ，３２８ａ，３２８ｂ，３２８ｃ，３２８ｄ  ＮＭＯＳトランジスタ
３２２  基準電圧発生回路
３２３ａ，３２３ｂ  検出抵抗
３２４，３２６  比較器
３２７ａ，３２７ｂ  負荷抵抗
【図１】
2009124357.tif 000003
【図２】
2009124357.tif 000004
【図３】
2009124357.tif 000005
【図４】
2009124357.tif 000006
【図５】
2009124357.tif 000007
【図６】
2009124357.tif 000008
【図７】
2009124357.tif 000009