(57)【要約】【課題】半導体パッケージを基板に実装するに際し、はんだ付け時の擬似接触、未はんだ、及びブリッジによるはんだ付け不良を防止することが可能な半導体装置、及びその製造方法、並びにそれに用いるはんだ供給装置を提供することを課題とする。【解決手段】半導体パッケージ１０を基板２０に実装するに際して、はんだ供給装置４０により複数のランド端子２１・２１・・・上に半導体パッケージ１０のバンプ１１・１１・・・の形状に応じてクリームはんだ粒３・３・・・を供給し、当該供給されたクリームはんだ粒３・３・・・により各ランド端子２１・２１・・・上に形成されるクリームはんだ４・４・・・、半導体パッケージ１０及び基板２０をリフロー等して加熱することにより、半導体パッケージ１０のバンプ１１・１１・・・と基板２０のランド端子２１・２１・・・とをはんだ付けして構成する。【選択図】図３
2009176769.tif 000002
【特許請求の範囲】
【請求項１】
半導体パッケージの外部電極と基板のランド端子とをはんだ付けすることにより前記半導体パッケージを前記基板に接合してなる半導体装置であって、
前記ランド端子上に、前記外部電極の形状に応じた形状を有するペースト状のはんだを供給し、該ペースト状のはんだを介して前記外部電極と前記ランド端子とをはんだ付けすることを特徴とする半導体装置。
【請求項２】
前記ペースト状のはんだをインクジェット方式に構成されるノズルによって前記ランド端子上に供給することを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体パッケージの外部電極と基板のランド端子とをはんだ付けすることにより前記半導体パッケージを前記基板に接合してなる半導体装置の製造方法であって、
前記ランド端子上に、前記外部電極の形状に応じた形状を有するペースト状のはんだを供給する工程と、
前記ランド端子上に供給されたペースト状のはんだ上に前記半導体パッケージの外部電極を載置する工程と、
前記ペースト状のはんだを溶融させて前記外部電極と前記ランド端子とをはんだ付けする工程とを備えることを特徴とする半導体装置の製造方法。
【請求項４】
前記ペースト状のはんだを供給する工程では、ペースト状のはんだをインクジェット方式に構成されるノズルによって前記ランド端子上に供給することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
半導体パッケージと基板とを接合するに際して、該基板のランド端子上にペースト状のはんだを供給するはんだ供給装置であって、
前記ランド端子上に、前記半導体パッケージの外部電極の形状に応じた形状を有するペースト状のはんだを供給することを特徴とするはんだ供給装置。
【請求項６】
前記ペースト状のはんだをインクジェット方式に構成されるノズルによって前記ランド端子上に供給することを特徴とする請求項５に記載のはんだ供給装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、及びその製造方法、並びにそれに用いるはんだ供給装置に関し、より詳細には、半導体素子を収納する半導体パッケージを基板に実装するに際して、該基板に設けられる複数のランド端子にはんだを供給する技術に関する。
【背景技術】
【０００２】
従来、ＩＣチップ等の半導体素子を樹脂等で被覆するパッケージ方法として、ＳＯＰ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）等が広く知られている。
ＳＯＰは、外部入力／出力用の端子を半導体パッケージ側面の対向する二辺からリードピン状に引き出したパッケージ方法であり、ＱＦＰは、外部入力／出力用の端子を半導体パッケージの側面の四辺からリードピン状に引き出したパッケージ方法である。上記のようなＳＯＰ型、ＱＦＰ型の半導体パッケージは、ともに当該半導体パッケージ側面から伸びるリード端子の突出長の分だけ、パッケージ本体に対して実装面積が増大するという問題がある。
【０００３】
係る問題を解消するパッケージ方法として、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）が広く知られている。ＢＧＡおよびＣＳＰは、半導体パッケージの下面に外部入力／出力用の端子となる略球形のはんだバンプ等をアレイ状に配列する方法であり、端子を多く設けることができ、かつ、半導体パッケージ側方に端子の突出がなく実装面積を小さくできるため、近年ではこのＢＧＡ型およびＣＳＰ型の半導体パッケージが多く用いられている。
【０００４】
近年、上記のような表面実装型の半導体パッケージを基板に実装するに際して、該半導体パッケージの端子と基板の端子とをそれぞれはんだ付けすることによりこれらを導電可能に接合する技術が広く知られている。
また、半導体パッケージの基板への実装は、主に、予め当該半導体パッケージの端子の位置に対応する基板の配線パターン（ランド）上にクリームはんだを印刷により供給し、当該クリームはんだ上に各端子が対応するように半導体パッケージを載置することにより行われている。
【０００５】
しかし、図８に示すように、基板１００のパッド１１０・１１０・・・上にクリームはんだ１２０を印刷するに際し、当該クリームはんだ１２０の高さにバラツキが生じる可能性、又は半導体パッケージ１３０の接合面に形成された端子１４０・１４０・・・の高さにバラツキが生じる可能性がある（図８（ａ）参照）。
このように半導体パッケージと基板とにおける平坦性（コプラナリティ）が担保されない場合、例えば印刷されたクリームはんだ１２０の高さが低かったり、前記端子１４０の厚みが薄かったりした場合には、半導体パッケージ１３０を基板１００に載置した際に、図８（ｂ）に示すように、パッド１１０・１１０・・・上に印刷されたクリームはんだ１２０・１２０・・・と半導体パッケージ１３０の端子１４０・１４０・・・との接触が僅かである状態、又は、パッド１１０・１１０・・・上に印刷されたクリームはんだ１２０・１２０・・・と半導体パッケージ１３０の端子１４０・１４０・・・との間に隙間ができる状態となり、前記パッド１１０・１１０・・・と端子１４０・１４０・・・とのはんだ付け後に擬似接触や、未はんだ等の不具合が生じ、半導体パッケージ１３０と基板１００との間の電気的導通が得られないという問題がある。また、この擬似接触は電気的検査では検出できず、Ｘ線検査等が別途必要となるため、生産コストが増大してしまうという問題もある。
【０００６】
上記のような問題を解消する手段として、以下に示す特許文献１のような技術が開示されている。
特許文献１に開示された技術は、図９に示すように、半導体パッケージ１５０を実装する基板１６０における、前記半導体パッケージ１５０の端子１７０・１７０・・・に対応する箇所に凹部１８０・１８０・・・を形成し、各凹部１８０・１８０・・・内の底面及び内壁にランド（端子）を構成して、前記凹部１８０・１８０・・・にクリームはんだ１９０・１９０・・・を印刷により充填し、このクリームはんだ１９０・１９０・・・内に半導体パッケージ１５０の端子１７０・１７０・・・を押し込むことにより実装するものである。
これにより、半導体パッケージ１５０の端子の高さにバラツキがあっても、当該半導体パッケージ１５０の全ての端子を全てのパッド上のクリームはんだ１９０・１９０・・・に接触させた状態で載置することが可能となり、接続不良の発生率を低減することができる。
【０００７】
しかし、特許文献１に記載の技術においても、図９（ａ）に示すように、半導体パッケージ１５０を基板１６０に載置するに際し、当該半導体パッケージ１５０の端子１７０・１７０・・・の厚みにバラツキがあって、他よりも厚みが厚い端子１７０・１７０・・・が存在していたときには（図９（ａ）においては、最も左側または左側から２番目の端子１７０が他よりも厚い端子１７０となっている）、前記凹部１８０・１８０・・・内に充填されたクリームはんだ１９０・１９０・・・が当該凹部１８０外に押し出され、隣接する凹部１８０のクリームはんだ１９０と繋がることによってはんだ付け時にショート（ブリッジ）が発生する可能性がある点で不利である。特に、印刷により充填されたクリームはんだ１９０の上面は平面であるのに対して、端子１７０・１７０・・・は略球状に形成されているため、前記端子１７０・１７０・・・をクリームはんだ１９０・１９０・・・内に押し込んだ際に、多くのクリームはんだ１９０・１９０・・・が外に押し出されることとなり、ショートが発生し易い傾向にある。
【０００８】
また、図９（ｂ）に示すように、前記凹部１８０・１８０・・・にクリームはんだ１９０を充填するに際し、当該クリームはんだ１９０・１９０・・・の高さにバラツキがあって、他よりも低いクリームはんだ１９０・１９０・・・が存在していたときには（図９（ｂ）においては、左側から２番目のクリームはんだ１９０が他よりも低いクリームはんだ１９０となっている）、半導体パッケージ１５０を基板１６０に載置したときに、当該クリームはんだ１９０と端子１７０とが接触しないか又は点状に僅かに接触するだけの状態が生じる可能性があり、係る場合にはんだ付け後に両者に擬似接触や、未はんだが発生する可能性がある点で不利である。
【０００９】
さらに、前記凹部１８０・１８０・・・にクリームはんだ１９０を印刷により充填する際に、印刷用のメタルマスク２００を繰り返し使用することによって、メタルマスク２００下面にクリームはんだ１９０が滲み出ることがあるが、図９（ｃ）に示すように、滲み出したクリームはんだ１９０が基板１６０に転写されて両側の凹部１８０・１８０のクリームはんだ１９０・１９０と接続し、ブリッジが発生する可能性もある。
【特許文献１】特開平１０−２９４３３９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、以上の如き状況を鑑みてなされたものであり、半導体パッケージを基板に実装するに際し、はんだ付け時の擬似接触、未はんだ、及びブリッジによるはんだ付け不良を防止することが可能な半導体装置、及びその製造方法、並びにそれに用いるはんだ供給装置を提供することを課題とする。
【課題を解決するための手段】
【００１１】
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段を説明する。
【００１２】
即ち、請求項１においては、半導体パッケージの外部電極と基板のランド端子とをはんだ付けすることにより前記半導体パッケージを前記基板に接合してなる半導体装置であって、前記ランド端子上に、前記外部電極の形状に応じた形状を有するペースト状のはんだを供給し、該ペースト状のはんだを介して前記外部電極と前記ランド端子とをはんだ付けしたものである。
【００１３】
請求項２においては、前記ペースト状のはんだをインクジェット方式に構成されるノズルによって前記ランド端子上に供給したものである。
【００１４】
請求項３においては、半導体パッケージの外部電極と基板のランド端子とをはんだ付けすることにより前記半導体パッケージを前記基板に接合してなる半導体装置の製造方法であって、前記ランド端子上に、前記外部電極の形状に応じた形状を有するペースト状のはんだを供給する工程と、前記ランド端子上に供給されたペースト状のはんだ上に前記半導体パッケージの外部電極を載置する工程と、前記ペースト状のはんだを溶融させて前記外部電極と前記ランド端子とをはんだ付けする工程とを備えたものである。
【００１５】
請求項４においては、前記ペースト状のはんだを供給する工程では、ペースト状のはんだをインクジェット方式に構成されるノズルによって前記ランド端子上に供給したものである。
【００１６】
請求項５においては、半導体パッケージと基板とを接合するに際して、該基板のランド端子上にペースト状のはんだを供給するはんだ供給装置であって、前記ランド端子上に、前記半導体パッケージの外部電極の形状に応じた形状を有するペースト状のはんだを供給したものである。
【００１７】
請求項６においては、前記ペースト状のはんだをインクジェット方式に構成されるノズルによって前記ランド端子上に供給したものである。
【発明の効果】
【００１８】
本発明の効果として、以下に示すような効果を奏する。
【００１９】
請求項１に記載の発明によれば、ペースト状のはんだを半導体パッケージの外部電極の形状に応じて供給することにより、当該ペースト状のはんだと外部電極とが面で接触するので、半導体パッケージの基板への実装時のペースト状のはんだの押しつぶしを低減できる。これにより、はんだ付け時のブリッジを防止できる。また、ペースト状のはんだを半導体パッケージの外部電極の形状に応じて供給することにより、当該ペースト状のはんだと外部電極とが面で接触するので、外部電極の点接触及び浮きを防止でき、さらに、半導体パッケージの外部電極の高さにバラツキがある場合にも、当該外部電極に対応した形状のペースト状のはんだが外部電極に追従するので、半導体パッケージの外部電極の高さのバラツキを吸収できる。これにより、はんだ付け時の擬似接触及び未はんだを防止できる。
【００２０】
請求項２に記載の発明によれば、供給するペースト状のはんだの形状及び厚みを簡易に調整できるので、より安定したはんだ供給が可能となり、信頼性の高い半導体装置を提供できる。
【００２１】
請求項３に記載の発明によれば、ペースト状のはんだを半導体パッケージの外部電極の形状に応じて供給することにより、当該ペースト状のはんだと外部電極とが面で接触するので、半導体パッケージの基板への実装時のペースト状のはんだの押しつぶしを低減できる。これにより、はんだ付け時のブリッジを防止できる。また、ペースト状のはんだを半導体パッケージの外部電極の形状に応じて供給することにより、当該ペースト状のはんだと外部電極とが面で接触するので、外部電極の点接触及び浮きを防止でき、さらに、半導体パッケージの外部電極の高さにバラツキがある場合にも、当該外部電極に対応した形状のペースト状のはんだが外部電極に追従するので、半導体パッケージの外部電極の高さのバラツキを吸収できる。これにより、はんだ付け時の擬似接触及び未はんだを防止できる。
【００２２】
請求項４に記載の発明によれば、供給するペースト状のはんだの形状及び厚みを簡易に調整できるので、より安定したはんだ供給が可能となり、信頼性の高い半導体装置を提供できる。
【００２３】
請求項５に記載の発明によれば、ペースト状のはんだを半導体パッケージの外部電極の形状に応じて供給することにより、当該ペースト状のはんだと外部電極とが面で接触するので、半導体パッケージの基板への実装時のペースト状のはんだの押しつぶしを低減できる。これにより、はんだ付け時のブリッジを防止できる。また、ペースト状のはんだを半導体パッケージの外部電極の形状に応じて供給することにより、当該ペースト状のはんだと外部電極とが面で接触するので、外部電極の点接触及び浮きを防止でき、さらに、半導体パッケージの外部電極の高さにバラツキがある場合にも、当該外部電極に対応した形状のペースト状のはんだが外部電極に追従するので、半導体パッケージの外部電極の高さのバラツキを吸収できる。これにより、はんだ付け時の擬似接触及び未はんだを防止できる。
【００２４】
請求項６に記載の発明によれば、供給するペースト状のはんだの形状及び厚みを簡易に調整できるので、より安定したはんだ供給が可能となる。
【発明を実施するための最良の形態】
【００２５】
以下では、図１〜図３を参照して、本発明に係る半導体装置の実施の一形態である半導体装置１について説明する。
なお、以下において、図１における矢印Ａの指す方向を上方向として上下方向を規定する。
【実施例１】
【００２６】
図１に示すように、半導体装置１は、半導体パッケージ１０、基板２０、はんだ層３０等を具備している。
また、図２に示すように、半導体装置１は、クリームはんだ４・４・・・を介して半導体パッケージ１０と基板２０とをはんだ付けすることによってこれらを接合してなる装置である。
【００２７】
半導体パッケージ１０は、本発明に係る半導体パッケージの実施の一形態であり、板状の半導体素子を樹脂で被覆して構成したパッケージの下面に外部入力／出力用端子となる複数のパッドを配置する。
図１及び図２に示すように、本実施形態に係る半導体パッケージ１０は、ＢＧＡパッケージによって構成されており、前記各パッドには半導体パッケージ１０の外部電極となるバンプ１１・１１・・・が付設されている。
【００２８】
図１及び図２に示すように、バンプ１１・１１・・・は、略球状に形成されるはんだである。
バンプ１１・１１・・・は、半導体パッケージ１０の下面に配置される前記複数のパッドにそれぞれ溶着しているとともに、後述するクリームはんだ４・４・・・を介して基板２０のプリント回路におけるランド端子２１・２１・・・に溶着することにより、半導体パッケージ１０を基板２０に接合するものである。
このように、バンプ１１・１１・・・は、それぞれ半導体パッケージ１０と基板２０とを機械的に接合する機能に加えて、両者間の電気的な導通経路、つまり半導体パッケージ１０の外部電極としての機能を有する。そのため、バンプ１１・１１・・・は隣り合うバンプ１１・１１・・・との間で短絡が起きることがないように互いに所定の間隔を置いて配置されている。
【００２９】
なお、本発明に係る半導体パッケージは、ＢＧＡパッケージにより構成される半導体パッケージ１０に限定されず、半導体素子を収納し、かつ、外部電極を有するパッケージ方法で構成されていれば良く、例えば、ＣＳＰや、後述するＳＯＰ、ＱＦＰ、またはＬＧＡパッケージ等により構成される半導体パッケージでも良い。
【００３０】
基板２０は、本発明に係る基板の実施の一形態であり、ガラスエポキシ樹脂等（又はセラミックス等、或いはレジスト材を表面に積層した銅又はアルミ等の金属に置換可能である）からなる板状の部材である。
図１及び図２に示すように、基板２０の表面には、実装する半導体パッケージ１０と通電可能なランド端子２１・２１・・・が設けられ、さらにこのランド端子２１・２１・・・を備えるプリント回路が形成されている。
【００３１】
はんだ層３０は、半導体パッケージ１０と基板２０とを接合するはんだからなる層であり、より具体的には、基板２０のランド端子２１・２１・・・上に供給されるクリームはんだ４・４・・・をリフロー等することにより溶融させた後に、再度冷却することにより凝固させて形成される層である。
図１及び図２に示すように、半導体装置１は、半導体パッケージ１０の外部電極であるバンプ１１・１１・・・と、基板２０のランド端子２１・２１・・・とをはんだ層３０によって接合して、半導体パッケージ１０を基板２０に導通可能に実装することにより構成されている。
【００３２】
本実施形態では、半導体パッケージ１０を、図２（ａ）に示す基板２０に実装するに際して、まず、図２（ｂ）に示すように、はんだ供給装置４０によって、基板２０の各ランド端子２１・２１・・・上に、はんだ粒子とフラックス等とを混合してペースト状に構成したクリームはんだからなるクリームはんだ粒３・３・・・を所定の形状にて供給する。
次に、図２（ｃ）に示すように、基板２０上に供給されたクリームはんだ粒３・３・・・によって形成される各クリームはんだ４・４・・・上に、チップマウンタ等によってクリームはんだ４・４・・・とそれに対応する各バンプ１１・１１・・・とが対向する状態で半導体パッケージ１０を載置する。
最後に、図２（ｄ）に示すように、半導体パッケージ１０、クリームはんだ４・４・・・及び基板２０をリフロー等にて加熱してクリームはんだ４・４・・・を溶融した後、冷却して溶融したクリームはんだ４・４・・・を凝固させてはんだ層３０を形成することによって、半導体パッケージ１０が基板２０にはんだ付け接合され、半導体パッケージ１０の基板２０への実装が完了する構成である。
【００３３】
以下では、図３を参照して、本実施形態に係る半導体パッケージ１０を基板２０に実装して半導体装置１を製造するに際して、基板２０に設けられるランド端子２１・２１・・・上にクリームはんだ粒３・３・・・を供給するはんだ供給装置４０について説明する。
【００３４】
クリームはんだ粒３・３・・・は、本発明に係るペースト状のはんだの実施の一形態であり、クリームはんだ４・４・・・を構成する粒状のはんだである。また、クリームはんだ粒３・３・・・の粒径は例えば３０μｍ程度に構成されている。
そして、はんだ供給装置４０によってランド端子２１・２１・・・上に供給されたクリームはんだ粒３・３・・・は、クリームはんだ４・４・・・に混合されているフラックス等の持つ粘性によって互いに軽度に結合しあうことにより、各ランド端子２１・２１・・・上に所望の形状のクリームはんだ４・４・・・をそれぞれ形成している（図３参照）。
【００３５】
はんだ供給装置４０は、本発明に係るはんだ供給装置の実施の一形態であり、基板２０のランド端子２１・２１・・・上にクリームはんだ粒３・３・・・を供給する装置である。
図３に示すように、はんだ供給装置４０は、インクジェットノズル４１等を具備している。
前記インクジェットノズル４１は、オンデマンド型のピエゾ方式、サーマル方式、又は静電方式等のインクジェット方式のノズルにて構成されており、基板２０の各ランド端子２１・２１・・・上に、それぞれ半導体パッケージ１０の外部電極となるバンプ１１・１１・・・の形状に応じた形状を有するクリームはんだ粒３・３・・・を供給する装置である。
【００３６】
図３に示すように、本実施形態に係るはんだ供給装置４０は、略球状を有するバンプ１１・１１・・・の形状に沿って、クリームはんだ４・４・・・の形状がバンプ１１・１１・・・を下方から覆うすり鉢状となるように、各ランド端子２１・２１・・・上にクリームはんだ粒３・３・・・を供給している。
つまり、各ランド端子２１・２１・・・上に供給されたクリームはんだ４・４・・・の上面には、各バンプ１１・１１・・・の形状に対応した略球形の凹陥形状が形成されている。
【００３７】
また、はんだ供給装置４０は、適宜の制御装置（不図示）によって制御されており、この制御装置を介してクリームはんだ粒３・３・・・の供給量、供給位置等を制御し、クリームはんだ４・４・・・の形状及び厚み（高さ）を制御している。このようにして、各ランド端子２１・２１・・・上に、バンプ１１・１１・・・における基板２０と対向する側の形状に応じたクリームはんだ４・４・・・がそれぞれ形成されることとなる（図３参照）。
【００３８】
なお、本発明に係るはんだ供給装置は、本実施形態におけるインクジェット方式に構成されるインクジェットノズル４１によるはんだ供給装置４０に限定されず、基板２０の各ランド端子２１・２１・・・上に、それぞれ半導体パッケージ１０のバンプ１１・１１・・・の形状に応じた形状を有するペースト状のはんだを供給可能、かつ、所定の位置に所定の量のペースト状のはんだを供給可能なものであれば良く、例えば圧縮エアを用いてノズルの先端からクリームはんだ粒３・３・・・を吐出するディスペンサ等を用いることもできる。
【００３９】
以上のように、本実施形態に係るはんだ供給装置４０は、半導体素子を収納するＢＧＡパッケージ型の半導体パッケージ１０と基板２０とを接合するに際して、基板２０に設けられる複数のランド端子２１・２１・・・上にクリームはんだ粒３・３・・・を供給するはんだ供給装置４０であって、複数のランド端子２１・２１・・・上に、半導体パッケージ１０の外部電極となるバンプ１１・１１・・・の形状に応じた形状を有するクリームはんだ粒３・３・・・を供給するものである。
【００４０】
また、本発明に係る半導体装置の実施の一形態である半導体装置１は、以上のように構成されるはんだ供給装置４０を用いて、半導体素子を収納する半導体パッケージ１０と基板２０とをはんだ接合することにより、該半導体パッケージ１０を基板２０に実装してなる半導体装置１であって、半導体パッケージ１０は外部電極となる複数のバンプ１１・１１・・・を有し、基板２０は複数のランド端子２１・２１・・・を有し、半導体パッケージ１０を基板２０に実装するに際して、はんだ供給装置４０により複数のランド端子２１・２１・・・上に半導体パッケージ１０のバンプ１１・１１・・・の形状に応じてクリームはんだ粒３・３・・・を供給し、当該供給されたクリームはんだ粒３・３・・・により各ランド端子２１・２１・・・上に形成されるクリームはんだ４・４・・・、半導体パッケージ１０及び基板２０をリフロー等して加熱することにより、半導体パッケージ１０のバンプ１１・１１・・・と基板２０のランド端子２１・２１・・・とをはんだ付けして構成されるものである。
【００４１】
つまり、前記半導体装置１は、前記ランド端子２１・２１・・・上に、前記バンプ１１・１１・・・の形状に応じた形状を有するクリームはんだ粒３・３・・・を供給する工程と、前記ランド端子２１・２１・・・上に供給されたクリームはんだ粒３・３・・・上に前記半導体パッケージ１０のバンプ１１・１１・・・を載置する工程と、前記クリームはんだ粒３・３・・・を溶融させて前記バンプ１１・１１・・・と前記ランド端子２１・２１・・・とをはんだ付けする工程とを経て製造されるものである。
【００４２】
これにより、半導体パッケージ１０と基板２０とをはんだ接合し、半導体パッケージ１０を基板２０に実装するに際して、ランド端子２１・２１・・・上にバンプ１１・１１・・・の形状に沿ったクリームはんだ４・４・・・を形成できるので、バンプ１１・１１・・・とクリームはんだ４・４・・・とを面で接触させることができる。
【００４３】
さらに、クリームはんだ４・４・・・のバンプ１１・１１・・・との接触面の形状が該バンプ１１・１１・・・の形状に対応した形状となっているので、半導体パッケージ１０を基板２０に載置する際に該半導体パッケージ１０を基板２０に対して押し付けたとしても、前記クリームはんだ４・４・・・がバンプ１１・１１・・・の形状に追従するため、バンプ１１・１１・・・によるクリームはんだ４・４・・・の押しつぶしが少なく、隣り合うランド端子２１・２１・・・上のクリームはんだ４・４・・・が外に押し出されて、両者が接続されることもなく、はんだ付け時のブリッジの発生を防止できる。
【００４４】
また、バンプ１１・１１・・・の高さ（バンプ１１・１１・・・とランド端子２１・２１・・・との間隔）にバラツキがある場合にも、バンプ１１・１１・・・の形状に沿ったクリームはんだ４・４・・・の形状により、半導体パッケージ１０の基板２０への実装時にバンプ１１・１１・・・とクリームはんだ４・４・・・とが面で接触するので、バンプ１１・１１・・・とクリームはんだ４・４・・・との点接触及びバンプ１１・１１・・・の浮きを防止でき、はんだ付け時の擬似接触及び未はんだの発生を防止できる。
【００４５】
さらに、本実施形態に係るはんだ供給装置４０は、オンデマンド型のピエゾ方式、サーマル方式、又は静電方式等のインクジェット方式のインクジェットノズル４１によって、粒状のクリームはんだからなるクリームはんだ粒３・３・・・を供給するものである。
これにより、供給するクリームはんだ粒３・３・・・の供給量、供給位置を簡易に調整できるので、ランド端子２１・２１・・・上に任意の形状のクリームはんだ４・４・・・を簡易に形成することが可能となり、半導体パッケージ１０の外部電極の形状に汎用性を持たせることができ、さらにクリームはんだ４・４・・・側の高さのバラツキを防止し、この平坦性を担保することができる。
【００４６】
以下では、図４〜図７を参照して、本発明に係る半導体装置の実施の一形態である半導体装置５０について説明する。なお、以下において、図４における矢印Ａの指す方向を上方向として上下方向を規定する。
なお、以下の実施形態において、既に説明した実施形態と同様の点に関しては同一符号を付してその具体的説明を省略し、相違する部分を中心に説明する。
【実施例２】
【００４７】
図４及び図５に示すように、半導体装置５０は、半導体パッケージ６０、基板７０、はんだ層８０等を具備する。
また、図６に示すように、半導体装置５０は、クリームはんだ４・４・・・を介して半導体パッケージ６０と基板７０とをはんだ付けすることによってこれらを接合してなる装置である。
【００４８】
半導体パッケージ６０は、本発明に係る半導体パッケージの実施の一形態であり、板状の半導体素子を樹脂で被覆して構成したパッケージの下面に外部入力／出力用端子となる複数のパッドを配置する。
図４及び図５に示すように、本実施形態に係る半導体パッケージ６０は、ＳＯＰ（又はＱＦＰ）により構成されており、本発明に係る外部電極の実施の一形態であるリード電極６１・６１・・・がパッケージ側面から外方へ伸びて形成されている。
【００４９】
基板７０は、本発明に係る基板の実施の一形態であり、ガラスエポキシ樹脂等（又はセラミックス等、或いはレジスト材を表面に積層した銅又はアルミ等の金属に置換可能である）からなる板状の部材である。
図４及び図５に示すように、基板７０の表面には、実装する半導体パッケージ６０のリード電極６１・６１・・・と通電可能なランド端子７１・７１・・・が設けられ、さらにこのランド端子７１・７１・・・を備えるプリント回路が形成されている。
【００５０】
はんだ層８０は、半導体パッケージ６０と基板７０とを接合するはんだからなる層であり、より具体的には、基板７０のランド端子７１・７１・・・上に供給されるクリームはんだ４・４・・・をリフローすることにより溶融させた後に、再度冷却することにより凝固させて形成される層である。
図４及び図５に示すように、半導体装置５０は、半導体パッケージ６０のリード電極６１・６１・・・と、基板７０のランド端子７１・７１・・・とをはんだ層８０によって接合して、半導体パッケージ６０を基板７０に導通可能に実装することにより構成されている。
【００５１】
図６に示すように、本実施形態では、半導体パッケージ６０を、図６（ａ）に示す基板７０に実装するに際して、まず、図６（ｂ）に示すように、はんだ供給装置４０によって、基板７０の各ランド端子７１・７１・・・上に、はんだ粒子とフラックス等とを混合してペースト状に構成したクリームはんだからなるクリームはんだ粒３・３・・・を所定の形状にて供給する。
次に、図６（ｃ）に示すように、基板７０上に供給されたクリームはんだ粒３・３・・・によって形成されるクリームはんだ４・４・・・上に、チップマウンタ等によってクリームはんだ４・４・・・とそれに対応する各リード電極６１・６１・・・とが対向する状態で半導体パッケージ６０を載置する。
最後に、図６（ｄ）に示すように、半導体パッケージ６０、クリームはんだ４・４・・・及び基板７０をリフロー等にて加熱してクリームはんだ４・４・・・を溶融した後、冷却して溶融したクリームはんだ４・４・・・を凝固させてはんだ層８０を形成することによって、半導体パッケージ６０が基板７０にはんだ付け接合され、半導体パッケージ６０の基板７０への実装が完了する構成である。
【００５２】
以下では、図７を参照して、本実施形態に係る基板７０に設けられるランド端子７１・７１・・・上にクリームはんだ粒３・３・・・を供給するはんだ供給装置４０について説明する。
クリームはんだ粒３・３・・・は、本発明に係るペースト状のはんだの実施の一形態であり、クリームはんだ４・４・・・を構成する粒状のはんだである。また、クリームはんだ粒３・３・・・の粒径は例えば３０μｍ程度に構成されている。
そして、はんだ供給装置４０によってランド端子７１・７１・・・上に供給されたクリームはんだ粒３・３・・・は、クリームはんだ４・４・・・に混合されているフラックス等の持つ粘性によって互いに軽度に結合しあうことにより、各ランド端子７１・７１・・・上に所望の形状のクリームはんだ４・４・・・をそれぞれ形成している（図７参照）。
【００５３】
はんだ供給装置４０は、本発明に係るはんだ供給装置の実施の一形態であり、基板７０のランド端子７１・７１・・・上にクリームはんだ粒３・３・・・を供給する装置である。
図７に示すように、はんだ供給装置４０は、インクジェットノズル４１等を具備している。
前記インクジェットノズル４１は、オンデマンド型のピエゾ方式、サーマル方式、又は静電方式等のインクジェット方式のノズルにて構成されており、基板７０の各ランド端子７１・７１・・・上に、それぞれ半導体パッケージ６０のリード電極６１・６１・・・の形状に応じてクリームはんだ粒３・３・・・を供給する装置である。
【００５４】
図７に示すように、本実施形態に係るはんだ供給装置４０は、リード電極６１・６１・・・の下部形状に沿って、クリームはんだ４・４・・・の形状がリード電極６１・６１・・・の下部を下方から覆う略凹形状となるように、各ランド端子７１・７１・・・上にクリームはんだ粒３・３・・・を供給している。
つまり、各ランド端子２１・２１・・・上に供給されたクリームはんだ４・４・・・の上面は、各リード電極６１・６１・・・の形状に対応した凹陥形状が形成されている。
【００５５】
また、はんだ供給装置４０は、適宜の制御装置（不図示）によって制御されており、この制御装置を介してクリームはんだ粒３・３・・・の供給量、供給位置等を制御し、クリームはんだ４・４・・・の形状及び厚み（高さ）を制御している。このようにして、各ランド端子７１・７１・・・上に、リード電極６１・６１・・・における基板７０と対向する側の形状に応じたクリームはんだ４・４・・・がそれぞれ形成されることとなる（図７参照）。
【００５６】
以上のように、本実施形態に係るはんだ供給装置４０は、半導体素子を収納するＳＯＰ型の半導体パッケージ６０を基板７０に実装するに際して、基板７０に設けられる複数のランド端子７１・７１・・・上にクリームはんだ粒３・３・・・を供給するはんだ供給装置４０であって、複数のランド端子７１・７１・・・上に、半導体パッケージ６０のリード電極６１・６１・・・の下部形状に応じた形状を有するクリームはんだ粒３・３・・・を供給するものである。
【００５７】
また、本発明に係る半導体装置の実施の一形態である半導体装置５０は、以上のように構成されるはんだ供給装置４０を用いて、半導体素子を収納する半導体パッケージ６０と基板７０とをはんだ接合することにより、該半導体パッケージ６０を基板７０に実装してなる半導体装置５０であって、半導体パッケージ６０は複数のリード電極６１・６１・・・を有し、基板７０は複数のランド端子７１・７１・・・を有し、半導体パッケージ６０を基板７０に実装するに際して、はんだ供給装置４０により複数のランド端子７１・７１・・・上に半導体パッケージ６０のリード電極６１・６１・・・の形状に応じてクリームはんだ粒３・３・・・を供給し、当該供給されたクリームはんだ粒３・３・・・により形成される各ランド端子７１・７１・・・上に形成されるクリームはんだ４・４・・・、半導体パッケージ６０及び基板７０をリフロー等して加熱することにより、半導体パッケージ６０と基板７０とをはんだ付けして構成されるものである。
【００５８】
つまり、前記半導体装置５０は、前記ランド端子７１・７１・・・上に、前記リード電極６１・６１・・・の形状に応じた形状を有するクリームはんだ粒３・３・・・を供給する工程と、前記ランド端子７１・７１・・・上に供給されたクリームはんだ粒３・３・・・上に前記半導体パッケージ６０のリード電極６１・６１・・・を載置する工程と、前記クリームはんだ粒３・３・・・を溶融させて前記リード電極６１・６１・・・と前記ランド端子７１・７１・・・とをはんだ付けする工程とを経て製造されるものである。
【００５９】
これにより、半導体パッケージ６０を基板７０にはんだ接合し、半導体パッケージ６０を基板７０に実装するに際して、ランド端子７１・７１・・・上にリード電極６１・６１・・・の形状に沿ったクリームはんだ４・４・・・を形成できるので、リード電極６１・６１・・・とクリームはんだ４・４・・・とを面で接触させることができる。
【００６０】
さらに、クリームはんだ４・４・・・のリード電極６１・６１・・・との接触面の形状が該リード電極６１・６１・・・の形状に対応した形状となっているので、半導体パッケージ６０を基板７０に載置する際に該半導体パッケージ６０を基板７０に対して押し付けたとしても、前記クリームはんだ４・４・・・がリード電極６１・６１・・・の形状に追従するため、リード電極６１・６１・・・によるクリームはんだ４・４・・・の押しつぶしが少なく、隣り合うランド端子７１・７１・・・上のクリームはんだ４・４・・・が外に押し出されて、両者が接続されることもなく、はんだ付け時のブリッジの発生を防止できる。
【００６１】
また、リード電極６１・６１・・・の高さ（リード端子６１・６１・・・とランド端子７１・７１・・・との間隔）にバラツキがある場合にも、リード電極６１・６１・・・の形状に沿ったクリームはんだ４・４・・・の形状により、リード電極６１・６１・・・とクリームはんだ４・４・・・とが面で接触するので、リード電極６１・６１・・・とクリームはんだ４・４・・・との点接触及びリード電極６１・６１・・・の浮きを防止でき、はんだ付け時の擬似接触及び未はんだの発生を防止できる。
【００６２】
さらに、本実施形態に係るはんだ供給装置４０は、オンデマンド型のピエゾ方式、サーマル方式、又は静電方式等のインクジェット方式のインクジェットノズル４１によって、粒状のクリームはんだからなるクリームはんだ粒３・３・・・を供給するものである。
これにより、供給するクリームはんだ粒３・３・・・の供給量、供給位置を簡易に調整できるので、ランド端子７１・７１・・・上に任意の形状のクリームはんだ４・４・・・を簡易に形成することが可能となり、半導体パッケージ６０のリード電極６１・６１・・・の形状に汎用性を持たせることができ、さらにクリームはんだ４・４・・・側の高さのバラツキを防止し、この平坦性を担保することができる。
【図面の簡単な説明】
【００６３】
【図１】本発明に係る半導体装置の実施の一形態を示す断面図。
【図２】本発明に係る半導体装置におけるはんだ付け工程を示す図。
【図３】本発明に係るはんだ供給装置の実施の一形態を示す図。
【図４】本発明に係る半導体装置の実施の一形態を示す断面図。
【図５】本発明に係る半導体装置の実施の一形態を示す平面図。
【図６】本発明に係る半導体装置におけるはんだ付け工程を示す図。
【図７】本発明に係るはんだ供給装置の実施の一形態を示す図。
【図８】従来の半導体装置におけるはんだ付け工程を示す図。
【図９】従来の半導体装置におけるはんだ付け工程を示す図。
【符号の説明】
【００６４】
１、５０      半導体装置
３            クリームはんだ粒（ペースト状のはんだ）
４            クリームはんだ
１０、６０    半導体パッケージ
１１          バンプ（外部電極）
６１          リード電極（外部電極）
２０、７０    基板
２１、７１    ランド端子
３０、８０    はんだ層
４０          はんだ供給装置
４１          インクジェットノズル
【図１】
2009176769.tif 000003
【図２】
2009176769.tif 000004
【図３】
2009176769.tif 000005
【図４】
2009176769.tif 000006
【図５】
2009176769.tif 000007
【図６】
2009176769.tif 000008
【図７】
2009176769.tif 000009
【図８】
2009176769.tif 000010
【図９】
2009176769.tif 000011