(57)【要約】【課題】フォトレジストの露光を通して製作される微細パターンによって銅柱−錫バンプのピッチを減少させることで、高密度パッケージングを可能にする銅柱−錫バンプ及びその形成方法を提供する。【解決手段】半導体チップ上に形成される銅柱−錫バンプとして、前記銅柱−錫バンプは、チップ上に形成される銅層と、前記銅層の上部及び側部を全体的に覆う錫層とを含み、前記銅層は、前記チップ上に形成された第１銅層と、前記第１銅層上に形成される銅柱層とを含んで銅柱−錫バンプを構成する。【選択図】図１
2009124130.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップ上に形成される銅柱−錫バンプとして、
前記銅柱−錫バンプは、チップ上に形成される銅層と；
前記銅層の上部及び側部を全体的に覆う錫層と；を含み、
前記銅層は、前記チップ上に形成された第１銅層と、前記第１銅層上に形成される銅柱層と、を含んで構成されることを特徴とする銅柱−錫バンプ。
【請求項２】
前記第１銅層は蒸着によって形成され、前記銅柱層はメッキによって形成されることを特徴とする請求項１に記載の銅柱−錫バンプ。
【請求項３】
前記錫層は、前記銅柱層の上部を覆う上部錫層と、前記銅柱層の側部を覆う側部錫層と、を含んで構成され、前記上部錫層及び前記側部錫層は、互いに異なる厚さで形成されることを特徴とする請求項２に記載の銅柱−錫バンプ。
【請求項４】
前記上部錫層及び前記側部錫層は、純粋な錫で構成されることを特徴とする請求項３に記載の銅柱−錫バンプ。
【請求項５】
半導体チップ上に銅柱−錫バンプを形成する方法として、
前記チップ上に第１銅層を形成する段階と；
前記第１銅層上にフォトレジストを塗布する段階と；
前記フォトレジスト内の銅柱層が形成される部分を露光して現像する段階と；
前記現像されたフォトレジスト部分に銅柱層を形成する段階と；
前記銅柱の上部に上部錫層を形成する段階と；
前記フォトレジストを除去する段階と；
前記銅柱の側部から銅層を除去し、前記銅柱層が位置する領域以外の領域から前記第１銅層を除去する段階と；
前記銅柱層の側部に側部錫層を形成する段階と；を含む銅柱−錫バンプ形成方法。
【請求項６】
前記第１銅層は蒸着によって形成され、前記銅柱層はメッキによって形成されることを特徴とする請求項５に記載の銅柱−錫バンプ形成方法。
【請求項７】
前記上部錫層及び前記側部錫層は、純粋な錫で構成されることを特徴とする請求項６に記載の銅柱−錫バンプ形成方法。
【請求項８】
前記上部錫層及び前記側部錫層は、互いに異なる厚さで形成されることを特徴とする請求項７に記載の銅柱−錫バンプ形成方法。
【請求項９】
前記上部錫層または前記側部錫層のうち一つ以上は、無電解メッキで形成されることを特徴とする請求項６に記載の銅柱−錫バンプ形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップ上に形成される銅柱−錫バンプ及びその形成方法に関するもので、より詳細には、１回のフォトレジストパターニング工程を通して銅柱−錫バンプを形成することで、工程を簡素化させ、製造費用を節減することができる銅柱−錫バンプ及びその形成方法に関するものである。
【背景技術】
【０００２】
現在、電子製品の急速な発達を可能にした４個の核心技術として、半導体設計技術、半導体パッケージング技術、製造技術及びソフトウェア技術が挙げられる。
【０００３】
半導体設計技術は、マイクロン以下の線幅、百万個以上のセル、高速のデータ処理、より多い熱放出技術などによって発達しているが、これをパッケージするパッケージング技術が相対的に立ち遅れており、半導体の電気的性能が半導体自体の性能よりもパッケージング及びこれによる電気接続性によって決定されている。
【０００４】
実際に、高速電子製品における全体の電気信号遅延は、５０％以上が各チップの間で発生するパッケージング遅延によって生じており、これは、今後にシステムの大きさが大型化される場合、８０％以上を占めると予想されているので、パッケージング技術の重要性が一層増大している。
【０００５】
近来、半導体チップパッケージング市場は、向上したパッケージング性能及びより小さいサイズに対する市場需要、新しい基板技術及び組み立て工程の開発によって急速に成長しつつある。
【０００６】
このようなパッケージング技術としては、主に、スクリーンプリンターを用いてソルダーペーストをスクリーンプリンティングする方法が使用されてきたが、メタルマスクの最小パターン大きさ及び最小ピッチの制限性、ソルダーペーストのプリンティング解像度のために高密度半導体チップパッケージングに限界があった。
【０００７】
一方、最近には、錫電解メッキなどを用いた高密度チップパッケージング技術が開発されているが、チップとボードとの間の薄いパッケージング厚さ及びボード相互間の薄い絶縁層によって高い寄生キャパシタンスをもたらす憂いがあり、機械的なストレス吸収層としての役割を充分に発揮できないので、その耐久性に問題があった。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上記のような問題点を解決するためになされたもので、その目的は、フォトレジストの露光を通して製作される微細パターンによって銅柱−錫バンプのピッチを減少させることで、高密度パッケージングを可能にする銅柱−錫バンプ及びその形成方法を提供することにある。
【０００９】
本発明の他の目的は、１回のフォトレジストパターニング工程のみを用いる単純な工程によって生産され、高密度パッケージングを可能にする銅柱−錫バンプ及びその形成方法を提供することにある。
【００１０】
本発明の更に他の目的は、低い電気抵抗性によって寄生抵抗成分を減少させることで、寄生抵抗による信号遅延を減少させることができる銅柱−錫バンプ及びその形成方法を提供することにある。
【００１１】
本発明の更に他の目的は、機械的なストレス吸収層を構成するためのアンダーフィル（Ｕｎｄｅｒｆｉｌｌ）がより容易に流れ込むように、充分な高さを有する銅柱−錫バンプ及びその形成方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記のような本発明の目的を達成するために、本発明に係る銅柱−錫バンプは、半導体チップ上に形成される銅柱−錫バンプとして、前記銅柱−錫バンプは、チップ上に形成される銅層と、前記銅層の上部及び側部を全体的に覆う錫層とを含むことを特徴とする。
【００１３】
ここで、前記銅層は、前記チップ上に形成された第１銅層と、前記第１銅層上に形成される銅柱層とを含んで構成される。
【００１４】
好ましくは、前記第１銅層は蒸着によって形成され、前記銅柱層はメッキによって形成される。
【００１５】
また、前記錫層は、前記銅柱層の上部を覆う上部錫層と、前記銅柱層の側部を覆う側部錫層とを含んで構成され、前記上部錫層及び前記側部錫層は互いに異なる厚さで形成される。
【００１６】
好ましくは、前記上部錫層及び前記側部錫層は純粋な錫で構成される。
【００１７】
一方、本発明に係る銅柱−錫バンプの形成方法は、半導体チップ上に銅柱−錫バンプを形成する方法として、前記チップ上に第１銅層を形成する段階と、前記第１銅層上にフォトレジストを塗布する段階と、前記フォトレジスト内の銅柱層が形成される部分を露光して現像する段階と、前記現像されたフォトレジスト部分に銅柱層を形成する段階と、前記銅柱の上部に上部錫層を形成する段階と、前記フォトレジストを除去する段階と、前記銅柱の側部から一定厚さの銅層を除去し、前記銅柱層が位置する領域以外の領域から前記第１銅層を除去する段階と、前記銅柱層の側部に側部錫層を形成する段階とを含む。
【００１８】
好ましくは、前記第１銅層は蒸着によって形成され、前記銅柱層はメッキによって形成される。
【００１９】
好ましくは、前記上部錫層及び前記側部錫層は純粋な錫で構成される。
【００２０】
また、前記上部錫層及び前記側部錫層は互いに異なる厚さで形成される。
【００２１】
ここで、前記上部錫層または前記側部錫層のうち一つ以上は、無電解メッキで形成される。
【発明の効果】
【００２２】
本発明に係る銅柱−錫バンプ及びその形成方法によると、フォトレジストの露光を通して製作される微細パターンによって銅柱−錫バンプのピッチを減少させることで、高密度パッケージングが可能になる。
【００２３】
また、１回のフォトレジストパターニング工程のみを用いる単純な工程を行うことで、高密度パッケージングが可能になる。
【００２４】
また、低い電気抵抗性によって寄生抵抗成分を減少させることで、寄生抵抗による信号遅延を減少させることができ、機械的なストレス吸収層を構成するためのアンダーフィルがより容易に流れ込むように構成することができる。
【００２５】
また、基板上にチップがパッケージングされた後、伝導される熱によって銅成分が微細に広がることを防止し、銅成分の酸化を防止することができる。
【発明を実施するための最良の形態】
【００２６】
以下、添付された図面を参照して本発明の構成を詳細に説明する。
本明細書及び特許請求の範囲で使用された用語は、辞典的な意味として限定的に解釈されてはならなく、発明者が自身の発明を最善の方法で説明するために用語の概念を適切に定義可能であるとの原則に立脚し、本発明の技術的思想に符合する意味及び概念として解釈されるべきである。
【００２７】
したがって、本明細書に記載された実施例及び図面に示した構成は、本発明の好適な実施例に過ぎないもので、本発明の技術的思想を全て表現するものではないので、本出願時点において、これらに取って代わる多様な均等物及び変形例が存在しうることを理解すべきである。
【００２８】
図１は、本発明に係る銅柱−錫バンプの断面図である。
【００２９】
図１を参照すると、本発明に係る銅柱−錫バンプ１００は、半導体チップ１０上に形成される銅柱−錫バンプ１００として、この銅柱−錫バンプ１００は、チップ１０上に形成される銅層２０，３０と、これら銅層２０，３０の上部及び側部を全体的に覆う錫層５０とを含むことを特徴とする。
【００３０】
ここで、前記銅層２０，３０は、前記チップ１０上に形成された第１銅層２０と、前記第１銅層２０上に形成される銅柱層３０とを含んで構成される。
【００３１】
通常、バンプとは、半導体チップを基板に直接接続するための伝導性突起を意味する。このようなバンプには二つの役割があり、第一の役割は、パッケージングが容易になるように電極の高さを高くすることで、第二の役割は、電極材料を外部電極との接続が容易な材料に取り替えることである。
【００３２】
一方、前記バンプは、標準ソルダーバンプの場合、リフロー（Ｒｅｆｌｏｗ）工程後、表面張力効果によってボール形状に形成されるが、金などの特定の金属でメッキによって構成されるバンプの場合、四角柱形状に形成されることもある。
【００３３】
通常、前記バンプの材質としては、金、ソルダー及び銅などの金属材料、樹脂に金属材料が混合された導電性樹脂、または樹脂表面に金属材料を被覆した樹脂−金属複合材料などが用いられる。
【００３４】
本発明に係る銅柱−錫バンプ１００の場合、半導体チップ１００の電気的接続のための接続パッド１２領域上に形成される第１銅層２０と、この第１銅層２０上に形成される銅柱層３０とを含む。
【００３５】
前記第１銅層２０は、前記銅柱層３０のメッキ形成のために、前記接続パッド１２が外部に露出される前記チップ１００の一面に蒸着工程を通して形成され、その後、前記銅柱層３０は、前記第１銅層２０上にメッキ工程によって形成される。
【００３６】
前記第１銅層２０及び銅柱層３０で構成される銅層２０，３０によって、高い電気伝導性及び熱伝導性を確保することで、寄生抵抗成分を減少させ、この寄生抵抗成分による信号遅延を防止することができる。
【００３７】
また、銅層２０，３０の強度によってパッケージングの機械的信頼性を向上させることができ、アンダーフィル充填工程時、アンダーフィルが容易に流れ込む空間を確保することができる。
【００３８】
前記銅柱層３０の断面形状は、円形であることが好ましいが、これに限定されることなく、四角形などに構成することも可能である。
【００３９】
一方、基板上に前記チップ１０がパッケージングされた後、前記銅層２０，３０に伝導される熱によって銅の成分が微細に広がることを防止し、前記銅層２０，３０の酸化を防止するために、本発明に係る銅柱−錫バンプ１００の場合、前記銅層２０，３０の上部５０のみならず、全体の外面を錫層５０，５２で覆うようになる。
【００４０】
ここで、前記錫層５０，５２は、前記銅柱層３０の上部を覆う上部錫層５０及び前記銅柱層３０の側部を覆う側部錫層５２とを含んで構成され、前記上部錫層５０と前記側部錫層５２は、互いに異なる厚さで形成される。
【００４１】
本発明に係る銅柱−錫バンプ１００において、前記上部錫層５０及び側部錫層５２は純粋な錫成分で構成される。
【００４２】
従来には、電気的接合のための半田として、錫と鉛との混合によって溶融点の低い合金を形成し、これを用いてきた。しかしながら、前記鉛成分は、人体の腎臓、肝、血液及び中央神経体系などを損傷しうることが医学的な研究を通して明らかになった。
【００４３】
最近、製造物において鉛の使用を制限または禁止させる国際法が提案されてきたが、そのうち最も攻撃的でよく知られた努力は、２００８年まで電子製品における鉛の使用を禁止するヨーロッパ連合の電気電子装備廃棄物指針（Ｗａｓｔｅ  Ｄｉｒｅｃｔｉｖｅ  ｉｎ  Ｅｌｅｃｔｒｉｃａｌ  ａｎｄ  Ｅｌｅｃｔｒｏｎｉｃ  Ｅｑｕｉｐｍｅｎｔ）である。
【００４４】
上記のように前記錫層５０，５２を無鉛の純粋な錫成分で構成することで、各種の環境と関連した国際的基準に符合しながらも親環境的なパッケージングを具現することができる。
【００４５】
図２及び図３は、本発明に係る銅柱−錫バンプの形成過程を示した図で、図４は、本発明に係る銅柱−錫バンプの形成過程を示したフローチャートである。
【００４６】
図２乃至図４を参照すると、本発明に係る銅柱−錫バンプ１００の形成方法は、前記チップ１０上に第１銅層２０を形成する段階（段階１０)と、前記第１銅層２０上にフォトレジスト４０を塗布する段階（段階２０)と、前記フォトレジスト４０内の銅柱層が形成される部分４２を露光して現像する段階（段階３０)と、現像されたフォトレジスト部分４２に銅柱層３０を形成する段階（段階４０)と、この銅柱層３０の上部に錫層５０を形成する段階（段階５０)と、フォトレジスト４５を除去する段階（段階６０)と、前記銅柱層３０の外部から一定厚さの銅層を除去し、前記銅柱層３０が位置する領域以外の領域から前記第１銅層２０を除去する段階（段階７０)と、前記銅柱層３０の外部に錫層を形成する段階（８０）とを含む。
【００４７】
ここで、前記第１銅層２０は、前記銅柱３０のメッキ形成のために半導体チップ１０上に蒸着工程によって形成される（段階１０)。
【００４８】
その後、前記第１銅層２０の上部には、銅柱３０及び錫バンプ５０を形成するためのフォトレジスト４０が塗布される（段階２０)。（図２ａ)
【００４９】
その後、前記フォトレジスト４０内の前記銅柱層３０及び錫バンプ５０が形成される部分は、マスクを用いたフォトリソグラフィパターニング工程を通して露光及び現像されて除去される（段階３０)。（図２ｂ)
【００５０】
その後、前記除去されたフォトレジスト４２が位置した部分には、メッキによって前記銅柱層３０が形成される（段階４０)。（図２ｃ)
【００５１】
前記銅柱層３０の高さは、前記フォトレジスト４０の厚さによって調節可能であり、通常、前記フォトレジスト４０の厚さは、約５０マイクロメーターであることが好ましいが、これに限定されることはない。
【００５２】
このとき、前記銅柱層３０は、前記フォトレジスト４０の厚さに比べて一定高さ（ｈ）だけ低くメッキ形成され、前記フォトレジスト４０の厚さと前記銅柱３０の高さとの差、すなわち、高さ（ｈ）は、約５マイクロメーターであることが適切であるが、これに限定されることはない。
【００５３】
その後、前記銅柱層３０の上部には、上部錫層５０がメッキによって形成され、高さ（ｈ）を満たすようになる（段階５０)。（図２ｄ)
【００５４】
その後、前記フォトレジスト４５は、ソルベントを用いて除去され（段階６０)、このとき、前記銅柱層３０及び上部錫層５０の外部にある残余フォトレジストをより完全に除去するために、大気圧プラズマを用いることができる。（図３ａ)
【００５５】
その後、前記銅柱層３０が位置する領域以外の領域に配置された前記第１銅層２０は、エッチング工程によって除去され（段階７０)、その結果、各銅柱層３０は、電気的に分離された銅柱層を形成するようになる。（図３ｂ)
【００５６】
このとき、前記エッチング工程によって、前記第１銅層２０のみならず、前記銅柱層３０の外部も一定程度（概略的に第１銅層と同一の厚さだけ）に除去される。
【００５７】
その後、前記銅柱層３０が除去された厚さだけ錫層がメッキによって形成されることで（段階８０)、前記銅柱層３０の外部を全体的に覆う側部錫層５２を形成するようになる。
【００５８】
ここで、前記上部錫層及び側部錫層５０，５２を形成するためには、電解メッキまたは無電解メッキのうち何れの方式も利用可能であるが、前記側部錫層５２を形成するためには、無電解メッキ方式を用いることがより容易である。
【００５９】
以上、本発明は、限定された実施例及び図面に基づいて説明されたが、本発明の技術的思想は、これらに限定されるものでなく、本発明の属する技術分野で通常の知識を有する者であれば、本発明の技術的思想及び特許請求の範囲の均等範囲内で多様に修正及び変形実施が可能であろう。
【図面の簡単な説明】
【００６０】
【図１】本発明に係る銅柱−錫バンプの断面図である。
【図２】本発明に係る銅柱−錫バンプの形成過程を示した図である。
【図３】本発明に係る銅柱−錫バンプの形成過程を示した図である。
【図４】本発明に係る銅柱−錫バンプの形成過程を示したフローチャートである。
【符号の説明】
【００６１】
１０  基板
２０  第１銅層
３０  銅柱層
５０  上部錫層
５２  側部錫層
【図１】
2009124130.tif 000003
【図２】
2009124130.tif 000004
【図３】
2009124130.tif 000005
【図４】
2009124130.tif 000006