(57)【要約】【課題】半導体装置の製造において、複数層のマスクを形成して加工を行う際に高精度な位置計測が可能なマーク形成方法を提供すること。【解決手段】半導体基板上に第１のマスク層を形成する第１のマスク層形成工程と、前記第１のマスク層に周期性を有する少なくとも３個以上の第１のパターンを形成する第１のパターン形成工程と、前記第１のパターンを形成した前記第１のマスク層上に第２のマスク層を形成する第２のマスク層形成工程と、前記３個以上の前記第１のパターンのうち少なくとも端部の２個のパターンが覆われるように前記第２のマスク層に開口を形成し、露出した前記第１のパターンから構成されるマークを形成するマーク形成工程と、を含む。【選択図】        図４
2009231766.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に第１のマスク層を形成する第１のマスク層形成工程と、
前記第１のマスク層に周期性を有する少なくとも３個以上の第１のパターンを形成する第１のパターン形成工程と、
前記第１のパターンを形成した前記第１のマスク層上に第２のマスク層を形成する第２のマスク層形成工程と、
前記３個以上の前記第１のパターンのうち少なくとも端部の２個のパターンが覆われるように前記第２のマスク層に開口を形成し、露出した前記第１のパターンから構成されるマークを形成するマーク形成工程と、
を含むことを特徴とするマークの形成方法。
【請求項２】
半導体基板上に第１のマスク層を形成する第１のマスク層形成工程と、
前記第１のマスク層に周期性を有する少なくとも３個以上の第１のパターンを形成する第１のパターン形成工程と、
前記第１のパターンを形成した前記第１のマスク層上に第２のマスク層を形成する第２のマスク層形成工程と、
前記３個以上の前記第１のパターンのうち少なくとも端部の２個のパターンが覆われるように前記第２のマスク層に開口を形成し、露出した前記第１のパターンから構成される第２のパターンを形成する第２のパターン形成工程と、
前記第２のパターンを用いて第１のマスク層よりも下の下層を加工して前記下層にマークを形成するマーク形成工程と、
を含むことを特徴とするマークの形成方法。
【請求項３】
前記第１のパターン形成工程と前記第２のマスク層形成工程との間に、前記第１のマスク層に不溶化処理を行う工程を有すること、
を特徴とする請求項１または２に記載のマークの形成方法。
【請求項４】
前記第１のマスク層は、前記第１のパターンと異なり、第１の方向に延在するパターンを有し、前記第１のパターンは前記第１の方向に延在するパターンであり、前記第２のマスク層は前記第１の方向と直行する第２の方向に延在する第３のパターンを有し、前記マークは、前記第１のパターンと前記第３のパターンから構成されることを特徴とする請求項１記載のマークの形成方法。
【請求項５】
前記第１のマスク層は、前記第１のパターンと異なり、第１の方向に延在するパターンを有し、前記第１のパターンは前記第１の方向に延在するパターンであり、前記第２のマスク層は前記第１の方向と直行する第２の方向に延在する第３のパターンを有し、前記第２のパターンは前記第１のパターンと前記第３のパターンから構成されることを特徴とする請求項２記載のマークの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マーク形成方法に関するものである。
【背景技術】
【０００２】
半導体装置の製造工程では、複数のマスクレベルのデバイスパターンを重ね合わせて形成するために、複数のマスクパターンを半導体ウェハ上に順次重ねて露光する。露光の際は、基準層のデバイスパターンとその上層のデバイスパターンとの間において断線、リーク等の不具合が発生しないように、基準層のデバイスパターンとその上層のデバイスパターンが正しく重ね合わせられているか否かを検査する「合わせずれ検査」が行われる。このため、半導体ウェハ上には、デバイスパターンとともに、デバイスパターンの合わせずれを検査するための合わせずれ検査用マークが形成されている。
【０００３】
近年、半導体装置の微細化が進むにつれ、合わせずれ検査用マークの寸法が、デバイスパターンの寸法に比べて相対的に大きくなっている。この場合、露光装置の光学系の収差や焦点位置等の影響が、合わせずれ検査用マークとデバイスパターンとの間でそれぞれ異なる現象が発生する。収差や焦点位置等の影響がそれぞれ異なると、半導体ウェハ上に転写される合わせずれ検査用マークとデバイスパターンとの転写位置ずれ量もそれぞれ異なる。このため、合わせずれ検査により、合わせずれ検査用マーク同士の合わせずれ量を最小にしても、デバイスパターン間では合わせ誤差が大きいという問題が生じる。
【０００４】
そこで、合わせずれ検査用マークとデバイスパターンの転写位置ずれ量を同程度にし、デバイスパターン間の合わせ誤差を最小にするために、合わせずれ検査用マークの寸法、形状等をデバイスパターンと同一にする方法が提案されている（例えば、特許文献１参照）。
【０００５】
しかしながら、有限な幅の領域に局所的に形成された複数の微細パターンの集合としての合わせずれ検査用マークでは、合わせずれ検査用マークが占有している領域の境界部分（エッジ部分）は、パターンの配列の周期性や一様性が不連続になるので、光学的にデバイスパターンとは等価とはならない。このため、合わせずれ検査用マークの境界部分（エッジ部分）のパターン形状が、収差等の影響を受けて変形し、デバイスパターンとは異なる形状になり、合わせずれ検査の測定精度を低下させる、という問題がある。
【０００６】
【特許文献１】特開２００２−６４０５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記に鑑みてなされたものであって、半導体装置の製造において、高精度な位置計測が可能なマーク形成方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本願発明の一態様によれば、半導体基板上に第１のマスク層を形成する第１のマスク層形成工程と、前記第１のマスク層に周期性を有する少なくとも３個以上の第１のパターンを形成する第１のパターン形成工程と、前記第１のパターンを形成した前記第１のマスク層上に第２のマスク層を形成する第２のマスク層形成工程と、前記３個以上の前記第１のパターンのうち少なくとも端部の２個のパターンが覆われるように前記第２のマスク層に開口を形成し、露出した前記第１のパターンから構成されるマークを形成するマーク形成工程と、を含むことを特徴とするマークの形成方法が提供される。
【発明の効果】
【０００９】
本発明によれば、高精度な位置計測が可能なマーク形成方法を提供することができる、という効果を奏する。
【発明を実施するための最良の形態】
【００１０】
以下に添付図面を参照して、この発明にかかるマーク形成方法の実施の形態を詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
【００１１】
（第１の実施の形態）
本発明の実施の形態では、感光性樹脂膜を用いてマスクを形成し、被加工膜を加工する技術において、マスク位置の高精度な計測が可能なマーク形成方法および半導体装置の製造方法として、合わせずれ検査用マークの形成方法について説明する。例えば、図１に示すような、光学系１４０とステージ２を備える縮小投影露光装置を用いて、合わせずれ検査用マークのパターンが半導体基板３上に縮小投影露光される。図１に示す縮小投影露光装置の光学系１４０は、照明光源４１、照明光源４１の下部に配置された集光レンズ４３、集光レンズ４３の下部に配置された投影光学系４２を備える。
【００１２】
集光レンズ４３と投影光学系４２との間には、照明光源４１により照射され、集光レンズ４３で集光された光を受けるデバイスパターン１５、アライメントマーク２６ａ，２６ｂ，２６ｃおよび合わせずれ検査用マーク２０ａ，２０ｂ，２０ｃを備えるレチクル５が配置される。このレチクル５は、一連の工程の流れに応じて、順に、集光レンズ４３と投影光学系４２との間に配置されるように、複数枚のセットとして構成されている。ステージ２上には、半導体基板３が配置される。デバイスパターン１５および合わせずれ検査用マーク２０ａ，２０ｂ，２０ｃのそれぞれを透過した光は、投影光学系４２で集光され、半導体基板３上に結像する。
【００１３】
半導体基板３の上には、図２に示すような矩形のチップ領域が、レチクル５に形成されたパターンの縮小投影像として、複数個、ステップ・アンド・リピート方式でマトリクス状に逐次移動しながら配置される。この結果、矩形のチップ領域を囲むダイシング領域３７上には、レチクル５の合わせずれ検査用マーク２０ａ，２０ｂ，２０ｃおよびアライメントマーク２６ａ，２６ｂ，２６ｃに対応して、合わせずれ検査用マーク３０ａ，３０ｂ，３０ｃ、および合わせずれ検査用マークそれぞれに隣接してアライメントマーク３６ａ，３６ｂ，３６ｃが配置されている。ダイシング領域３７により囲まれたチップ領域には、各層のデバイスパターン３５が、互いに重ね合わせられて、形成されている。
【００１４】
図２に示した合わせずれ検査用マーク３０ａの平面拡大図の一例を図３に示す。合わせずれ検査用マーク３０ａは、半導体基板３上の表面に正方形の四辺を形成するように配置された第１マーク３１ａ，３１ｂ，３１ｃ，３１ｄおよび第１マーク３１ａ〜３１ｄの形成する正方形の内側に形成された第２マーク３２ａ，３２ｂ，３２ｃ，３２ｄを有する。
なお、第２マーク３２ａ，３２ｂ，３２ｃ，３２ｄは、第１マーク３１ａ〜３１ｄの形成する正方形の外側に形成されてもよい。
【００１５】
第１マーク３１ａ，３１ｂ，３１ｃ，３１ｄは基準層（第１層）のパターンに対応し、第２マーク３２ａ，３２ｂ，３２ｃ，３２ｄは基準層（第１層）のパターンに合わせられるその上層（第２層）のパターンに対応する。上層（第２層）は、必ずしも、基準層（第１層）の直上の層である必要はなく、その間に他の層が含まれていても良い。即ち、本明細書では、基準層（第１層）と上層（第２層）とは、論理的に互いに位置合わせされる関係にある２つの層であれば良い。
【００１６】
合わせずれ検査は、第１マーク３１ａの重心位置と第１マーク３１ｃの重心位置の距離の中点と、第２マーク３２ａの重心位置と第２マーク３２ｃの重心位置の距離の中点との距離の差を用いて行われる。又、これと直交する第１マーク３１ｂの重心位置と第１マーク３１ｄの重心位置の距離の中点と、第２マーク３２ｂの重心位置と第２マーク３２ｄの重心位置の距離の中点との距離の差を用いて行われる。
【００１７】
図４は、図３の線分Ａ−Ａ′における断面図であり、基準層（第１層）のパターンに対応する第１マーク３１ａ，３１ｃとして例えば半導体基板３上にエッチングにより形成された溝に例えば導電材料が埋め込まれたマークと、第２層に形成された複数のコンタクトホールのうち、端部に位置するコンタクトホールを選択的に露出させて第３層で覆って形成された第２マーク３２ａ，３２ｃを例示する断面図である。ここでは、微細パターンであるコンタクトホール３２ａ−１，３２ａ−２，３２ａ−３，３２ａ−４，３２ａ−５のうち、端部に位置するコンタクトホール３２ａ−１，３２ａ−５を第３層で覆って形成された第２マーク３２ａと、コンタクトホール３２ｃ−１，３２ｃ−２，３２ｃ−３，３２ｃ−４，３２ｃ−５のうち、端部に位置するコンタクトホール３２ｃ−１，３２ｃ−５を第３層で覆って形成された第２マーク３２ｃと、を例示している。
【００１８】
そして、図４の断面図の左側に示した第２マーク（第２マーク領域）３２ａは、図５の平面図に示すように、それぞれ列状に並んで形成された同一平面形状のコンタクトホール３２ａ−２１，３２ａ−２２，３２ａ−２３，・・・・・，コンタクトホール３２ａ−４１，３２ａ−４２，３２ａ−４３，・・・・・を含むコンタクトホールの周期パターンにより構成される。これらのコンタクトホールの周期パターンは、マスク層である上層レジスト（第３層）５２に形成された開口５３から露出されている。このように開口５３から露出されたコンタクトホールの周期パターンは、巨視的に見ると長方形のマークとすることができ、この長方形のマークが第２マーク（第２マーク領域）３２ａとされている。
【００１９】
コンタクトホール３２ａ−２１，３２ａ−２２，３２ａ−２３，・・・・・，コンタクトホール３２ａ−４１，３２ａ−４２，３２ａ−４３，・・・・・のそれぞれの線幅ｎは、図２に示したチップ領域のデバイスパターン３５の少なくとも一部の線幅と略同一である。また、これらのコンタクトホールの高さ（深さ）、配列のピッチ、およびパターンの粗密も、デバイスパターン３５と略同一の寸法および粗密となるように形成されている。すなわち、コンタクトホール３２ａ−２１，３２ａ−２２，３２ａ−２３，・・・・・，コンタクトホール３２ａ−４１，３２ａ−４２，３２ａ−４３，・・・・・を含むコンタクトホールの周期パターンは、少なくともデバイスパターン３５の一部、または同等のパターンを含む。
【００２０】
つぎに、第１の実施の形態にかかる合わせずれ検査用マークの形成方法について図６〜図１０を用いて説明する。図６は、第１の実施の形態にかかる合わせずれ検査用マークの形成方法を説明するためのフローチャートである。また、図７、図８、図１０は第１の実施の形態にかかる合わせずれ検査用マークの形成方法を説明するための図である。図９は、第１の実施の形態にかかる合わせずれ検査用マークの形成に用いる四重極照明を説明するための模式図である。
【００２１】
なお、以下に述べる合わせずれ検査用マークの形成方法は、一例であり、この変形例を含めて、これ以外の種々の方法により実現可能である。又、同様に、以下の説明で開示するパターンも一例であり、他の種々のパターンを用いることが可能であることは勿論である。以下の例では、マスク層となる「感光性膜」として、フォトレジスト膜（以下、「レジスト膜」と略記する。）を用いる例を示すが、「感光性膜」としては、感光性樹脂膜等、レジスト膜以外の膜の使用も可能である。但し、微細加工の精度、均一性や再現性の要求を考慮すれば、レジスト膜を用いることが好ましい。
【００２２】
まず、所望の不純物をドーピングした半導体基板（Ｓｉ基板）３の表面に、酸化膜（ＳｉＯ2膜）を熱酸化法で形成する。その後、この酸化膜上に、レジスト膜を全面に塗布し、フォトリソグラフィ技術によりレジスト膜を露光現像する。このレジスト膜をエッチングマスクにして、反応性イオンエッチング（ＲＩＥ）法により酸化膜をエッチング加工し、半導体基板３の一部を選択的に露出させる。
【００２３】
レジスト膜を除去後、酸化膜をエッチングマスクにして、ＲＩＥ法により半導体基板３の露出領域をエッチングし、エッチング後に酸化膜を除去する。これにより、例えば、深さ１００ｎｍ〜３００ｎｍ程度の第１マーク３１ａ，３１ｃ用の溝部が形成される。ついで、半導体基板３上に導電体膜を形成し、溝部を埋め込む。次に、この導電体膜の表面を後退、例えばＣＭＰ方を用いて化学的機械研磨することで後退させ、導電体を溝部に残す。これにより図７（ａ）に示すように、第１マーク３１ａ，３１ｃが形成される。そして、半導体基板３の全面に絶縁層３ａを形成する。基準層の平面図は、図３に示されるような、互いに分離した４本の第１マーク３１ａ，３１ｂ，３１ｃ，３１ｄで矩形領域を囲む形状となる。なお、図２に示したチップ領域には、対応する基準層デバイスパターンが形成されている。
【００２４】
次に、図７（ｂ）に示すように、半導体基板３の全面に新たなレジスト膜（ポジ型レジスト膜）５１を塗布する。ここで形成したレジスト膜を下層レジスト５１と呼ぶことにする（ステップＳ１１０）。また、第２マークを形成する第２マーク形成領域の例として図７（ｂ）では第２マーク３２ａ，３２ｃを形成する第２マーク形成領域３２Ａ、３２Ｃを示す。そして、所定のベーキング（プリベーク）、キュア等の工程を経て、第１検査マスク（検査レチクル）を用いて、４本の第１マーク３１ａ，３１ｂ，３１ｃ，３１ｄで囲まれた矩形領域に位置合わせして、４個の第２マーク領域、即ち、４本の第２マーク３２ａ，３２ｂ，３２ｃ，３２ｄのパターンを、図７（ｃ）に示すように、縮小投影露光する。位置合わせには、図１および図２に示したアライメントマーク２６ａ，２６ｂ，２６ｃ、アライメントマーク３６ａ，３６ｂ，３６ｃが用いられる。
【００２５】
詳細には、４本の第２マーク３２ａ，３２ｂ，３２ｃ，３２ｄのパターンを形成するために、１１０ｎｍ１：１コンタクトホールパターンを４本の第２マーク（第２マーク領域）３２ａ，３２ｂ，３２ｃ，３２ｄの形成領域に四重極照明により形成する。露光条件は、ＡｒＦ光でＮＡ＝０．７８、照明条件は図９に示すようにσｏｕｔ＝０．９、σｉｎ＝０．７０に内接するような開口として、十字の位置に配置する。
【００２６】
その後、現像処理により、図１０に示すように、コンタクトホールパターンを形成する（ステップＳ１２０）。図１０は周期的なパターンでコンタクトホールパターンを形成した直後の平面図である。また、図８（ｄ）は、そのうちの第２マーク３２ａの形成領域（第２マーク領域）の断面図を示しており、周期的なパターンとしてコンタクトホール３２ａ−１，３２ａ−２，３２ａ−３，３２ａ−４，３２ａ−５が形成されている。
【００２７】
この後、上層となるレジストを塗布するが、現像液により下層レジスト５１が溶解することを防止するために、ＵＶ光によりキュアを行って下層レジスト５１の不溶化処理を行う（ステップＳ１３０）。不溶化はＡｒ＋イオンのうち込みや、ベーク、フリージング材等でも行うことができる。あるいは、上層と下層のレジストが解け合わないような溶媒の組み合わせによるレジストを用いても実現できる。
【００２８】
次に、このコンタクトホールのパターン列から所望のマーク形状のパターン群を得るために、図８（ｅ）に示すように下層レジスト５１の上にレジスト膜５２を塗布する。ここで形成したレジスト膜を上層レジスト５２と呼ぶことにする（ステップＳ１４０）。そして、この上層レジスト５２に対して露光処理と現像処理を行ってパターニングし、図８（ｆ）に示すように開口５３を形成する（ステップＳ１５０）。このときの照明条件は、ＮＡ＝０．７８、σ＝０．９、ε＝０．６８の輪帯照明を用いる。
【００２９】
また、開口５３は、周期的なパターンで形成されたコンタクトホール３２ａ−１，３２ａ−２，３２ａ−３，３２ａ−４，３２ａ−５の列のうち、両端のコンタクトホール３２ａ−１，３２ａ−５の列を覆うように上層レジスト５２に形成される。これにより、図５に示すように、それぞれ列状に並んで形成されたコンタクトホール３２ａ−２１，３２ａ−２２，３２ａ−２３，・・・・・，コンタクトホール３２ａ−４１，３２ａ−４２，３２ａ−４３，・・・・・を含むコンタクトホールの周期パターンが露出される。
【００３０】
このように、上層レジスト５２のパターンを形成したことで、下層レジスト５１に形成されて開口５３から露出されたコンタクトホールの周期的なパターンは、巨視的に見ると長方形のマークとすることができる。そして、このマークを合わせずれ検査用マークとして用いて、半導体装置を製造することができる。
【００３１】
なお、ここでは、コンタクトホールのパターン列から両端のコンタクトホール３２ａ−１，３２ａ−５の列を覆うように開口５３を形成しているが、少なくとも、一端のコンタクトホールの列を覆うように開口５３を形成する。なお、上記のように周期的なコンタクトホールの列の両端の列を覆うことが好ましい。また、この場合、コンタクトホールのパターン列における両端の列を覆えばよく、例えば両端から２列以上を覆って開口を形成してもよい。
【００３２】
一方、このレジストパターンを用いて下地の絶縁層３ａを加工し、マークを形成することができる（ステップＳ１６０）。この様なマークをこれ以降の工程の露光時のアライメントマークとして用いることもでき、また、合わせずれ検査用マークとして用いることもできる。
【００３３】
また、本実施の形態では、微細パターンとしてコンタクトホールのパターンを下層レジスト５１に形成したが、下層レジスト５１に形成する微細パターンは特にコンタクトホールパターンに限定されるものではなく、これらのコンタクトホールの高さ（深さ）、配列のピッチ、およびパターンの粗密も、デバイスパターン３５と同等の寸法、配列のピッチ、パターン密度のパターンであれば、ラインアンドスペースパターン形状、矩形形状、Ｔ字形状やＬ字形状あるいはこれらのパターンの組み合わせであってもよい。
【００３４】
また、上記における下層レジスト５１の代わりにハードマスクを用いることも可能である。ハードマスク材料としては、ＴｉＮ、ＳｉＯ２等の窒化物や酸化物、あるいはアモルファスシリコンのようなシリコン含有物が使用できる。この場合には、下層の不溶化処理が不要となる。
【００３５】
上述した第１の実施の形態にかかるマーク形成方法によれば、合わせずれ検査用マークが、少なくともデバイスパターンの一部、またはこれと同等のパターンを含んで構成されているので、パターン転写の際用いる投影光学系の収差の影響による誤差をデバイスパターンと同程度に受け、どちらのパターンの位置ずれ量も同じとなる。これにより、本実施の形態にかかるマーク形成方法によれば、アライメントの際に高精度のアライメントが可能であり、重ね合わせ誤差測定の際の高精度な測定が可能になる。
【００３６】
また、第１の実施の形態にかかるマーク形成方法によれば、第２マーク（第２マーク領域）３２ａ，３２ｂ，３２ｃ，３２ｄのそれぞれの境界部分（端部、エッジ部分）のコンタクトホール（たとえば３２ａ−１、３２ａ−５）のみを選択的に覆い隠すことができるので、エッジ部分における微細パターンの周期性や一様性の不連続に起因した異常パターンの発生が回避でき、現実のデバイスパターンをより厳密に反映した合わせずれ検査が可能になる。また、第２マーク境界部分（エッジ部分）のコンタクトホールを加工して削除するような場合に比べて、加工工程を省略することができるため、プロセスの簡略化、プロセスコストの低減が可能となる。
【００３７】
また、第１の実施の形態にかかる半導体装置の製造方法によれば、上述した第１の実施の形態にかかるマーク形成方法を使用するため、アライメントの際に高精度のアライメントが可能であり、重ね合わせ誤差測定の際の高精度な測定が可能になり、位置精度に優れた高品質な半導体装置を製造することが可能である。
【００３８】
（第２の実施の形態）
第２の実施の形態では、基準層である半導体基板３へのパターン形成について説明する。まず、所望の不純物をドーピングした半導体基板３の表面に、酸化膜（ＳｉＯ2膜）を熱酸化法で形成する。つぎに、この酸化膜上に、下層レジスト膜を全面に塗布し、フォトリソグラフィ技術により下層レジスト膜に１：１ラインアンドスペースパターンを転写する。その後、現像処理を行って、図１１（ａ）、（ｂ）に示すようにスペース６２を形成する。これにより、下層レジスト膜（ライン）６１とスペース６２とのラインアンドスペースが形成される。図１１（ａ）は、下層レジスト膜（ライン）６１とスペース６２とを形成後のラインアンドスペースパターンを示す平面図である。図１１（ｂ）は、図１１（ａ）の線分Ｂ−Ｂ′における断面図である。
【００３９】
次に、上層となるレジストを塗布するが、レジスト溶媒により下層レジスト膜６１が溶解することを防止するために、第１の実施の形態と同様に下層レジスト膜６１の不溶化処理を行う。次いで、下層レジスト膜（ライン）６１上に上層レジスト膜を形成する。そして、フォトリソグラフィ技術により上層レジスト膜に下層のラインアンドスペースパターン（下層レジスト膜６１、スペース６２）の延伸方向と直交する１：１ラインアンドスペースパターンを転写してスペース６４を形成する。これにより、図１２（ａ）、（ｂ）に示すように、上層レジスト膜（ライン）６３とスペース６４とのラインアンドスペースが形成される。
【００４０】
このとき、互いに直行する下層のラインアンドスペースパターン６１，６２と、上層のラインアンドスペースパターン６３，６４と、を２層に重ねて両者のスペース６２，６４がホールとなるようにする。これにより、図１２（ａ）、（ｂ）に示すように、上層と下層との２層のレジストパターンによって、周期的に配列されたホール６５のパターンを形成する。図１２（ａ）は、上層レジスト膜（ライン）６３とスペース６４とを形成後のパターンを示す平面図である。図１２（ｂ）は、図１２（ａ）の線分Ｃ−Ｃ′における断面図である。
【００４１】
この様にして形成したホール６５のパターンに対して、第１の実施の形態の場合のコンタクトホールのパターンの場合と同様にして、図１３（ａ）、（ｂ）に示すように、パターンにおける端の列のホール６５を覆う所定の開口６７を有する新たなレジストパターン６６を形成する。これにより、第１の実施の形態の場合と同様に、レジストパターン６６により端の列のホール６５が隠されたホール６５の周期パターンが露出される。図１３（ａ）は、レジストパターン６６を形成後のパターンを示す平面図である。図１３（ｂ）は、図１３（ａ）の線分Ｄ−Ｄ′における断面図である。これらのホール６５の寸法、配列のピッチ、およびパターンの粗密は、デバイスパターン３５と略同一の寸法および粗密となる部分を有するように形成されている。すなわち、レジストパターン６６から露出されたホール６５の周期パターンは、少なくともデバイスパターン３５の一部、または同等のパターンを含む。
【００４２】
そして、このホール６５の周期パターンを用いて半導体基板３を加工し、加工した部分を適当な材料で埋め込むことで基板上にマークを形成することができる。この様なマークをこれ以降の工程の露光時のアライメントマークとして用いることもでき、また、合わせずれ検査用の基準マークとして用いることもできる。
【００４３】
上述した第２の実施の形態にかかるマーク形成方法によれば、ホール６５の周期パターンは、少なくともデバイスパターン３５の一部、または同等のパターンを含んで構成されているので、パターン転写の際用いる投影光学系の収差の影響による誤差をデバイスパターンと同程度に受け、どちらのパターンの位置ずれ量も同じとなる。これにより、本実施の形態にかかるマーク形成方法により形成したホール６５の周期パターンを用いて加工したマークを、これ以降の工程の露光時のアライメントマークとして用いることで、高精度のアライメントが可能である。また、このマークを合わせずれ検査用の基準マークとして用いることで、重ね合わせ誤差測定の際の高精度な測定が可能になる。
【００４４】
また、第２の実施の形態にかかるマーク形成方法によれば、最初に形成したホール６５の境界部分（エッジ部分）のホール６５のみを選択的に覆い隠すことができるので、エッジ部分における微細パターンの周期性や一様性の不連続に起因した異常パターンの発生が回避でき、現実のデバイスパターンをより厳密に反映した合わせずれ検査が可能になる。
【００４５】
また、第２の実施の形態にかかる半導体装置の製造方法によれば、上述した第２の実施の形態にかかるマーク形成方法を使用するため、アライメントの際に高精度のアライメントが可能であり、重ね合わせ誤差測定の際の高精度な測定が可能になり、位置精度に優れた高品質な半導体装置を製造することが可能である。
【００４６】
（第３の実施の形態）
半導体デバイスにおける微細コンタクトホール形成技術の１つに、図１４に示すように同一レイヤーに縦方向のレジストラインパターン８１と横方向のレジストラインパターン８２とを組み合わせてコンタクトホール８０を形成する技術（以下、「レジストクロスポイント露光」と表記する）がある。また、半導体デバイスのリソグラフィ工程における、下層レイヤーと上層レイヤーとの合せ精度計測方法の１つとして、Ｘ方向およびＹ方向にそれぞれにＢａｒ状のマークを形成する所謂「Ｂａｒ  ｉｎ  Ｂａｒ  形式」のマーク（合わせずれ検査用マーク）を使用した技術がある。
【００４７】
このレジストクロスポイント露光では、縦方向のレジストラインパターン形成と横方向のレジストラインパターン形成の２回のレジスト形成工程が入る為、それぞれのレジスト形成工程において、下層レイヤーに対する合わせずれ検査用マークを準備する必要があり、合せ精度の計測回数が２回となる。
【００４８】
また、レジストクロスポイント露光では、ダイポール照明等を使用した露光機にて微細パターンを形成する為、露光機の解像力に特化した方向以外のＢａｒ状のマークが不完全な状態で形成される。このため、縦方向（Ｘ方向）と横方向（Ｙ方向）との合せ精度計測マークの出来栄えが異なる。従来、例えば図１５に示すように１個の下地マークパターンに対する１層目・２層目の合わせずれ検査として合せ精度計測を行う（例１）の場合、１層目・２層目にそれぞれ形成された２つの合わせずれ検査用マークのうち、不完全なＢａｒ状のマーク８３（１層目に形成）,８５（２層目に形成）が正常なＢａｒ状のマーク８４（２層目に形成），８６（１層目に形成）に重なるため、合せ精度計測器の測定レシピの最適化が困難となり、高精度な合せ精度計測が難しくなる、という問題がある。
【００４９】
また、例えば図１６に示すように２個の下地マークパターンに対する１層目・２層目の合せ精度計測を行う（例２）の場合、高精度な合わせ精度計測は可能であるが、計測時間が２倍となり、半導体ウェーハ内における合せ精度マークの占有面積が２倍に増加する。さらに、各々のＢａｒ状のマークの縦横の状態が異なるため、合せ精度計測器の測定レシピの調整が難しい、という問題がある。
【００５０】
そこで、第３の実施の形態では、第１層目・第２層目において高精度な合せ精度計測が必要な方向のみ計測を行う場合であって、１個の下地マークパターンに対する第１層目・第２層目の合せ精度計測を行う場合において、半導体ウェーハ内における合せ精度マークの占有面積を極力広げずに、下層レイヤーに対する高精度な合わせ計測を短時間で実行可能な技術について説明する。
【００５１】
図１４に示すような、同一レイヤーに縦方向のレジストラインパターン８１と横方向のレジストラインパターン８２を組み合わせて形成する方法であるレジストクロスポイント露光において、まず、図１７（ａ）に示すように基準レイヤーに合せ精度評価用の基準位置マークである基準位置マーク１０１を形成する。基準位置マーク１０１は、基準レイヤーに正方形の四辺を形成するように配置された基準位置マーク１０１ａ，１０１ｂ，１０１ｃ、１０１ｄを有する。ここで、基準位置マーク１０１ａ，１０１ｃは、その長手方向が縦方向のレジストラインパターン８１と平行方向（Ｘ方向）である。また、基準位置マーク１０１ｂ，１０１ｄは、その長手方向が、横方向のレジストラインパターン８２と平行方向（Ｙ方向）である。
【００５２】
つぎに、微細コンタクトホール形成のために基準レイヤーの上に、レジストクロスポイント露光の第１層のレジストパターンにより、縦方向のレジストラインパターン８１を形成する。この際、基準位置マーク１０１ａ，１０１ｃと平行方向（縦方向のレジストラインパターン８１と平行方向）で、かつ、図１７（ａ）に示した基準位置マーク１０１ａ，１０１ｃの近傍であって基準位置マーク１０１ａ，１０１ｃを挟む位置に合せ精度マーク用のＢａｒである縦方向のマークが形成されるようにマスクを作製し、レジスト塗布、露光、現像といったリソグラフィ処理を行う。これにより、縦方向のレジストラインパターン８１と同じ第１層のレジストパターンにより、図１７（ｂ）に示すように合わせずれ検査用マーク１０２ａ，１０２ｃが形成される。すなわち、この工程では、基準位置マーク１０１ｂ，１０１ｄと平行方向（横方向のレジストラインパターン８２と平行方向）のマークは形成されない。
【００５３】
つぎに、第１層のレジストパターンを溶解させないように第１層のレジストパターンに不溶化処理を行う。その後、第１層のレジストパターン上に、縦方向のレジストラインパターン８１を９０度回転した方向（基準レイヤーの面内方向において直交する方向）に、レジストクロスポイント露光の第２層のレジストパターンにより横方向のレジストラインパターン８２を形成する。
【００５４】
この際、基準位置マーク１０１ｂ，１０１ｄと平行方向（横方向のレジストラインパターン８２と平行方向）で、かつ、図１７（ａ）に示した基準位置マーク１０１ｂ，１０１ｄの近傍であって基準位置マーク１０１ｂ，１０１ｄを挟む位置に合せ精度マーク用のＢａｒである横方向のマークが形成されるようにマスクを作製し、レジスト塗布、露光、現像といったリソグラフィ処理を行う。これにより、横方向のレジストラインパターン８２と同じ第２層のレジストパターンにより、図１７（ｃ）に示すように合わせずれ検査用マーク１０２ｂ，１０２ｄが形成される。すなわち、この工程では、基準位置マーク１０１ａ，１０１ｃと平行方向（縦方向のレジストラインパターン８１と平行方向）のマークは形成されない。これにより、基準位置マーク１０１ａ，１０１ｂ，１０１ｃ、１０１ｄを囲む位置に、合わせずれ検査用マーク１０２（１０２ａ，１０２ｂ、１０２ｃ，１０２ｄ）が形成される。
【００５５】
つぎに、合わせずれ検査用マーク１０２（１０２ａ，１０２ｂ，１０２ｃ，１０２ｄ）の形成方法について詳細に説明する。まず、基準レイヤーの上に、第１層のレジストパターンの下層を構成する下層レジスト膜を全面に塗布し、フォトリソグラフィ技術により第下層レジスト膜に１：１ラインアンドスペースパターンを転写する。ここで、少なくとも、デバイスパターン形成領域上及びマーク形成領域上に同方向に延在するラインアンドスペースのレジストパターンを形成すればよい。その後、現像処理を行って、図１８（ａ）、（ｂ）に示すようにスペース１１２を形成する。これにより、第１層の下層レジスト膜（ライン）１１１とスペース１１２とのラインアンドスペースが形成される。図１８（ａ）は、第１層の下層レジスト膜（ライン）１１１とスペース１１２とを形成後のラインアンドスペースパターンを示す平面図である。図１８（ｂ）は、図１８（ａ）の線分Ｅ−Ｅ′における断面図である。
【００５６】
次に、第１層の下層レジスト膜のラインアンドスペース上に、第１層の上層となるレジストを塗布するが、レジスト溶媒により第１層の下層レジスト膜が溶解することを防止するために、第１層の下層レジスト膜の全体に不溶化処理を行う。この様にして形成した第１層のラインアンドスペースパターンに対して、第１の実施の形態の場合のコンタクトホールのパターンの場合と同様にして、図１９（ａ）、（ｂ）に示すように両端の列のスペース１１２を覆う所定の開口１１４を有する第１層の上層レジストパターン１１３を形成する。これにより、レジストパターン１１３により両端の列のスペース１１２が隠されたスペース１１２の周期パターンが露出される。図１９（ａ）は、第１層の上層レジストパターン１１３を形成後のパターンを示す平面図である。図１９（ｂ）は、図１９（ａ）の線分Ｆ−Ｆ′における断面図である。このとき、上層レジストパターン１１３として、デバイス領域上に下層レジストパターンの延在する方向と直交する方向に延在するラインアンドスペースパターンが形成されてもよい。なお、レジストパターン１１３により両端の列のスペース１１２が全て隠されるものでなくとも、両端の列のパターン１１１が隠されるように周期パターンが露出されてもよい。
【００５７】
このように、第１層の上層レジストパターン１１３を形成したことで、第１層の下層レジストに形成されて開口１１４から露出されたスペース１１２の周期的なパターンは、巨視的に見ると、図１９（ａ）に示すように長方形のマークとすることができる。そして、このマークを合わせずれ検査用マーク１０２ａとして用いることができる。合わせずれ検査用マーク１０２ｃについても合わせずれ検査用マーク１０２ａと同様に形成される。
【００５８】
つぎに、第１層の上層レジストパターン１１３に不溶化処理を施し、第１層の上層レジストパターン上（縦方向のレジストラインパターン８１上および第１層の上層レジストパターン１１３上）に、第２層のレジストパターンの下層を構成する下層レジスト膜を全面に塗布し、フォトリソグラフィ技術により第２層の下層レジスト膜に１：１ラインアンドスペースパターンを転写する。その後、現像処理を行って、図２０（ａ）、（ｂ）に示すようにスペース１２２を形成する。これにより、第２層の下層レジスト膜（ライン）１２１とスペース１２２とのラインアンドスペースが形成される。図２０（ａ）は、第２層の下層レジスト膜（ライン）１２１とスペース１２２とを形成後のラインアンドスペースパターンを示す平面図である。図２０（ｂ）は、図２０（ａ）の線分Ｇ−Ｇ′における断面図である。
【００５９】
次に、第２層の下層レジスト膜のラインアンドスペース上に、第２層の上層となるレジストを塗布するが、レジスト溶媒により第２層の下層レジスト膜が溶解することを防止するために、第２層の下層レジスト膜の全体に不溶化処理を行う。この様にして形成した第２層のラインアンドスペースパターンに対して、第１の実施の形態の場合のコンタクトホールのパターンの場合と同様にして、図２１（ａ）、（ｂ）に示すように両端の列のスペース１２２を覆う所定の開口１２４を有する第２層の上層レジストパターン１２３を形成する。これにより、レジストパターン１２３により両端の列のスペース１２２が隠されたスペース１２２の周期パターンが露出される。図２１（ａ）は、第２層の上層レジストパターン１２３を形成後のパターンを示す平面図である。図２１（ｂ）は、図２１（ａ）の線分Ｈ−Ｈ′における断面図である。
【００６０】
このように、第２層の上層レジストパターン１２３を形成したことで、第２層の下層レジストに形成されて開口１２４から露出されたスペース１２２の周期的なパターンは、巨視的に見ると、図２１（ａ）に示すように長方形のマークとすることができる。そして、このマークを合わせずれ検査用マーク１０２ｂとして用いることができる。合わせずれ検査用マーク１０２ｄについても合わせずれ検査用マーク１０２ｂと同様に形成される。
【００６１】
上述したような第３の実施の形態にかかるマーク形成方法によれば、合わせずれ検査用マークのウェーハ内における面積の占有率を下げることが可能となり、ウェーハ内の製品の取れ数低減を抑制可能である。そして、以上のように形成された合わせずれ検査用マーク１０２（１０２ａ，１０２ｂ、１０２ｃ，１０２ｄ）と基準位置マーク１０１ａ，１０１ｂ，１０１ｃ、１０１とを用いて、第１層・第２層において高精度な合わせ精度計測が必要な方向のみを計測する。これにより、レジストクロスポイント露光において、高精度な合せ精度を要求される第１層・第２層の両層で、高精度な合わせ精度計測が必要な方向を一度の計測で行うことが可能となり、第１層および第２層のレジストラインそれぞれの短辺方向の基準レイヤーに対する高精度な合わせ計測を短時間で行うことができる。
【００６２】
また、第３の実施の形態にかかる半導体装置の製造方法によれば、上述した第３の実施の形態にかかるマーク形成方法を使用するため、重ね合わせ誤差測定の際の高精度な測定が可能になり、位置精度に優れた高品質な半導体装置を製造することが可能である。
【００６３】
（第４の実施の形態）
第４の実施の形態では、第１層目・第２層目において縦・横の両方向について合せ精度計測を行う場合であって、２個の下地マークパターンに対する第１層目・第２層目の合せ精度計測を行う場合において、下層レイヤーに対する高精度な合わせ計測を短時間で実行可能な技術について説明する。
【００６４】
図１４に示すような、同一レイヤーに縦方向のレジストラインパターン８１と横方向のレジストラインパターン８２を組み合わせて形成する方法であるレジストクロスポイント露光において、まず、図２２（ａ）に示すように基準レイヤーに合せ精度評価用の基準位置マークである基準位置マーク２０１，２１１を形成する。基準位置マークマーク２０１は、基準レイヤーに正方形の四辺を形成するように配置された基準位置マーク２０１ａ，２０１ｂ，２０１ｃ，２０１ｄを有する。基準位置マークマーク２１１は、基準レイヤーに正方形の四辺を形成するように配置された基準位置マーク２１１ａ，２１１ｂ，２１１ｃ，２１１ｄを有する。
【００６５】
ここで、基準位置マーク２０１ａ，２０１ｃおよび基準位置マーク２１１ａ，２１１ｃは、その長手方向が縦方向のレジストラインパターン８１と平行方向（Ｘ方向）である。また、基準位置マーク２０１ｂ，２０１ｄおよび基準位置マーク２１１ｂ，２１１ｄは、その長手方向が、横方向のレジストラインパターン８２と平行方向（Ｙ方向）である。
【００６６】
つぎに、微細コンタクトホール形成のために基準レイヤーの上に、レジストクロスポイント露光の第１層のレジストパターンにより、縦方向のレジストラインパターン８１を形成する。この際、基準位置マーク２０１ａ，２０１ｃおよび基準位置マーク２１１ａ，２１１ｃと平行方向（縦方向のレジストラインパターン８１と平行方向）で、かつ、図２２（ｂ）に示すように基準位置マーク２０１ａ，２０１ｃの近傍であって基準位置マーク２０１ａ，２０１ｃを挟む位置および基準位置マーク２１１ａ，２１１ｃの近傍であって基準位置マーク２１１ａ，２１１ｃを挟む位置に合せ精度マーク用のＢａｒである縦方向のマークが形成されるようにマスクを作製し、レジスト塗布、露光、現像といったリソグラフィ処理を行う。このときの露光は、縦方向のレジストラインパターン８１の長辺方向が露光機の解像力に特化した方向となるようにする。
【００６７】
これにより、縦方向のレジストラインパターン８１と同じ第１層のレジストパターンにより、図２２（ｂ）に示すように基準位置マーク２０１ａ，２０１ｃの近傍に合わせずれ検査用マーク２０２ａ，２０２ｃが形成される。また、基準位置マーク２１１ａ，２１１ｃの近傍に合わせずれ検査用マーク２１２ａ，２１２ｃが形成される。
【００６８】
また、上記のマスクを作製する際、基準位置マーク２０１ｂ，２０１ｄおよび基準位置マーク２１１ｂ，２１１ｄと平行方向（横方向のレジストラインパターン８２と平行方向）で、かつ、図２２（ｂ）に示すように基準位置マーク２０１ｂ，２０１ｄの近傍であって基準位置マーク２０１ｂ，２０１ｄを挟む位置および基準位置マーク２１１ｂ，２１１ｄの近傍であって基準位置マーク２１１ｂ，２１１ｄを挟む位置に合せ精度マーク用のＢａｒである縦方向のマークが形成されるようにマスクを作製する。
【００６９】
これにより、縦方向のレジストラインパターン８１と同じ第１層のレジストパターンにより、図２２（ｂ）に示すように基準位置マーク２０１ｂ，２０１ｄの近傍に合わせずれ検査用マーク２０２ｂ，２０２ｄが形成され、四角形の四辺を形成するように配置された合わせずれ検査用マーク２０２が形成される。また、基準位置マーク２１１ｂ，２１１ｄの近傍に合わせずれ検査用マーク２１２ｂ，２１２ｄが形成され、正方形の四辺を形成するように配置された合わせずれ検査用マーク２１２が形成される。なお、合わせずれ検査用マーク２０２ｂ，２０２ｄおよび合わせずれ検査用マーク２１２ｂ，２１２ｄは、その長辺方向が露光機の解像力に特化した方向以外の方向であり、マークが不完全な状態で形成される。
【００７０】
また、合わせずれ検査用マーク２０２ｂ，２０２ｄと基準位置マーク２０１ｂ，２０１ｄとの距離は、合わせずれ検査用マーク２０２ａ，２０２ｃと基準位置マーク２０１ａ，２０１ｃとの距離よりも長く設定される。
【００７１】
つぎに、第１層のレジストパターンを溶解させないように第１層のレジストパターンに不溶化処理を行う。その後、第１層のレジストパターン上に、縦方向のレジストラインパターン８１を９０度回転した方向（基準レイヤーの面内方向において直交する方向）に、レジストクロスポイント露光の第２層のレジストパターンにより横方向のレジストラインパターン８２を形成する。
【００７２】
この際、基準位置マーク２０１ｂ，２０１ｄおよび基準位置マーク２１１ｂ，２１１ｄと平行方向（横方向のレジストラインパターン８２と平行方向）で、かつ、図２２（ｃ）に示すように基準位置マーク２０１ｂ，２０１ｄの近傍であって基準位置マーク２０１ｂ，２０１ｄを挟む位置および基準位置マーク２１１ｂ，２１１ｄの近傍であって基準位置マーク２１１ｂ，２１１ｄを挟む位置に合せ精度マーク用のＢａｒである縦方向のマークが形成されるようにマスクを作製し、レジスト塗布、露光、現像といったリソグラフィ処理を行う。
【００７３】
これにより、横方向のレジストラインパターン８２と同じ第２層のレジストパターンにより、図２２（ｃ）に示すように基準位置マーク２０１ｂ，２０１ｄの近傍に合わせずれ検査用マーク２０３ｂ，２０３ｄが形成される。また、基準位置マーク２１１ｂ，２１１ｄの近傍に合わせずれ検査用マーク２１３ｂ，２１３ｄが形成される。
【００７４】
また、上記のマスクを作製する際、基準位置マーク２０１ａ，２０１ｃおよび基準位置マーク２１１ａ，２１１ｃと平行方向（縦方向のレジストラインパターン８１と平行方向）で、かつ、図２２（ｃ）に示すように基準位置マーク２０１ａ，２０１ｃの近傍であって基準位置マーク２０１ａ，２０１ｃを挟む位置および基準位置マーク２１１ａ，２１１ｃの近傍であって基準位置マーク２１１ａ，２１１ｃを挟む位置に合せ精度マーク用のＢａｒである縦方向のマークが形成されるようにマスクを作製し、レジスト塗布、露光、現像といったリソグラフィ処理を行う。このときの露光は、横方向のレジストラインパターン８２の長辺方向が露光機の解像力に特化した方向となるようにする。
【００７５】
これにより、横方向のレジストラインパターン８２と同じ第２層のレジストパターンにより、図２２（ｃ）に示すように基準位置マーク２０１ａ，２０１ｃの近傍に合わせずれ検査用マーク２０３ａ，２０３ｃが形成される。また、基準位置マーク２１１ａ，２１１ｃの近傍に合わせずれ検査用マーク２１３ａ，２１３ｃが形成される。
【００７６】
なお、合わせずれ検査用マーク２０３ａ，２０３ｃおよび合わせずれ検査用マーク２１３ａ，２１３ｃは、その長辺方向が露光機の解像力に特化した方向以外の方向であり、マークが不完全な状態で形成される。
【００７７】
また、合わせずれ検査用マーク２０３ａ，２０３ｃと基準位置マーク２０１ａ，２０１ｃとの距離は、合わせずれ検査用マーク２０２ａ，２０２ｃと基準位置マーク２０１ａ，２０１ｃとの距離よりも長く設定され、合わせずれ検査用マーク２０３ａ，２０３ｃと合わせずれ検査用マーク２０２ａ，２０２ｃとが重ならないようにされる。
【００７８】
また、合わせずれ検査用マーク２０３ｂ，２０３ｄと基準位置マーク２０１ｂ，２０１ｄとの距離は、合わせずれ検査用マーク２０２ｂ，２０２ｄと基準位置マーク２０１ｂ，２０１ｄとの距離よりも短く設定され、合わせずれ検査用マーク２０３ｂ，２０３ｄと合わせずれ検査用マーク２０２ｂ，２０２ｄとが重ならないようにされる。
【００７９】
また、合わせずれ検査用マーク２１３ａ，２１３ｃと基準位置マーク２１１ａ，２１１ｃとの距離は、合わせずれ検査用マーク２１２ａ，２１２ｃと基準位置マーク２１１ａ，２１１ｃとの距離よりも長く設定され、合わせずれ検査用マーク２１３ａ，２１３ｃと合わせずれ検査用マーク２１２ａ，２１２ｃとが重ならないようにされる。
【００８０】
また、合わせずれ検査用マーク２１３ｂ，２１３ｄと基準位置マーク２１１ｂ，２１１ｄとの距離は、合わせずれ検査用マーク２１２ｂ，２１２ｄと基準位置マーク２１１ｂ，２１１ｄとの距離よりも長く設定され、合わせずれ検査用マーク２１３ｂ，２１３ｄと合わせずれ検査用マーク２１２ｂ，２１２ｄとが重ならないようにされる。
【００８１】
なお、合わせずれ検査用マーク２０１，２０２の詳細な形成方法は第３の実施の形態と同様であるためここでは省略する。
【００８２】
以上のように形成された合わせずれ検査用マーク２０１，２０２を用いて合わせ精度計測を行う場合には、１回目の計測で、縦方向のレジストラインパターン８１と横方向のレジストラインパターン８２の短辺方向についてのみ計測を行う。すなわち、合わせずれ検査用マーク２０２ａ，２０２ｃと合わせずれ検査用マーク２０３ｂ，２０３ｄと基準位置マーク２０１との計測、および合わせずれ検査用マーク２１２ａ，２１２ｃと合わせずれ検査用マーク２１３ｂ，２１３ｄと基準位置マーク２１１との計測を行う。
【００８３】
また、２回目の計測で、縦方向のレジストラインパターン８１と横方向のレジストラインパターン８２の長辺方向についてのみ計測を行う。すなわち、合わせずれ検査用マーク２０３ａ，２０３ｃと合わせずれ検査用マーク２０２ｂ，２０２ｄとの計測、および合わせずれ検査用マーク２１３ａ，２１３ｃと合わせずれ検査用マーク２１２ｂ，２１２ｄと基準位置マーク２１１との計測を行う。
【００８４】
上述したような第４の実施の形態にかかるマーク形成方法によれば、高精度な合せ精度を要求される第１層・第２層の両層で、高精度な合わせ精度計測が必要な方向を一度の計測で行うことが可能となり、第１層および第２層のレジストラインそれぞれの短辺方向の基準レイヤーに対する高精度な合わせ計測を短時間で行うことができる。また、合せ精度をあまり必要としない第１層・第２層のレジストラインパターンそれぞれの長辺方向についても、基準レイヤーに対する合せ精度も計測可能となる。
【００８５】
さらに、第１層・第２層において高精度な合わせ精度計測が必要なレジストラインパターンそれぞれの短辺方向の計測を１回目の計測で行う場合に、１つの基準位置マークに対して合せ精度計測に使用する合わせずれ検査用マークの出来栄え差（例えば合わせずれ検査用マーク２０２ａ，２０２ｃと合わせずれ検査用マーク２０３ｂ，２０３ｄとの出来栄え差）がなくなる為、合せ精度測定器の計測レシピの最適化がしやすく、高精度な合せ精度計測が可能となる。
【００８６】
また、第４の実施の形態にかかる半導体装置の製造方法によれば、上述した第４の実施の形態にかかるマーク形成方法を使用するため、重ね合わせ誤差測定の際の高精度な測定が可能になり、位置精度に優れた高品質な半導体装置を製造することが可能である。
【図面の簡単な説明】
【００８７】
【図１】この発明の一実施形態に従った合わせずれ検査用マークの形成方法に用いる縮小投影露光装置を示す模式図である。
【図２】この発明の一実施形態に従って合わせずれ検査用マークを形成した半導体基板の平面図である。
【図３】この発明の一実施形態に従った合わせずれ検査用マークの一例を示す平面図である。
【図４】図３の線分Ａ−Ａ′における断面図である。
【図５】図４の第２マーク（第２マーク領域）を示す平面図である。
【図６】この発明の一実施形態に従った合わせずれ検査用マークの形成方法を説明するためのフローチャートである。
【図７】この発明の一実施形態に従った合わせずれ検査用マークの形成方法を説明するための断面図である。
【図８】この発明の一実施形態に従った合わせずれ検査用マークの形成方法を説明するための断面図である。
【図９】この発明の一実施形態に従った合わせずれ検査用マークの形成に用いる四重極照明を説明するための模式図である。
【図１０】この発明の一実施形態に従った合わせずれ検査用マークの形成方法を説明するための平面図である。
【図１１】この発明の一実施形態に従った合わせずれ検査用マークの形成方法を説明するための模式図である。
【図１２】この発明の一実施形態に従った合わせずれ検査用マークの形成方法を説明するための模式図である。
【図１３】この発明の一実施形態に従った合わせずれ検査用マークの形成方法を説明するための模式図である。
【図１４】レジストクロスポイント露光を説明するための平面図である。
【図１５】従来の合わせずれ検査を説明するための模式図である。
【図１６】従来の合わせずれ検査を説明するための模式図である。
【図１７】この発明の一実施形態に従った合わせずれ検査用マークの形成方法を説明するための模式図である。
【図１８】この発明の一実施形態に従った合わせずれ検査用マークの形成方法を説明するための模式図である。
【図１９】この発明の一実施形態に従った合わせずれ検査用マークの形成方法を説明するための模式図である。
【図２０】この発明の一実施形態に従った合わせずれ検査用マークの形成方法を説明するための模式図である。
【図２１】この発明の一実施形態に従った合わせずれ検査用マークの形成方法を説明するための模式図である。
【図２２】この発明の一実施形態に従った合わせずれ検査用マークの形成方法を説明するための模式図である。
【符号の説明】
【００８８】
３  半導体基板、３１ａ，３１ｂ，３１ｃ，３１ｄ  第１マーク、３２ａ，３２ｂ，３２ｃ，３２ｄ  第２マーク、５１  下層レジスト、５２  上層レジスト、５３  開口、６１  下層レジスト膜（ライン）、６２  スペース、６３  上層レジスト膜（ライン）、６４  スペース、６５  ホール、８１  レジストラインパターン、８２  レジストラインパターン、１１１  第１層の下層レジスト膜（ライン）、１１２  スペース、１１３  レジストパターン、１１３  第１層の上層レジストパターン、１１４  開口、１２１  第２層の下層レジスト膜（ライン）、１２２  スペース、１２３  レジストパターン、１２３  第２層の上層レジストパターン、１２４  開口。
【図１】
2009231766.tif 000003
【図２】
2009231766.tif 000004
【図３】
2009231766.tif 000005
【図４】
2009231766.tif 000006
【図５】
2009231766.tif 000007
【図６】
2009231766.tif 000008
【図７】
2009231766.tif 000009
【図８】
2009231766.tif 000010
【図９】
2009231766.tif 000011
【図１０】
2009231766.tif 000012
【図１１】
2009231766.tif 000013
【図１２】
2009231766.tif 000014
【図１３】
2009231766.tif 000015
【図１４】
2009231766.tif 000016
【図１５】
2009231766.tif 000017
【図１６】
2009231766.tif 000018
【図１７】
2009231766.tif 000019
【図１８】
2009231766.tif 000020
【図１９】
2009231766.tif 000021
【図２０】
2009231766.tif 000022
【図２１】
2009231766.tif 000023
【図２２】
2009231766.tif 000024