(57)【要約】【課題】  レーザ光を用いたダイシング工程により割断する工程を含んだ製造方法により製造される半導体チップであって、半導体チップの割断面から改質領域の微少片が剥離することを防止可能な半導体チップ及びその製造方法を実現する。【解決手段】  改質領域形成工程において、割断予定ラインＤＬは、（１００）面である基板面２１ａから５４．７°の角度をなす（１１１）面に沿って設定される。レーザヘッド３１を割断予定ラインＤＬに沿って走査し、改質領域Ｋを割断予定ラインＤＬ上に複数個並べて形成する。改質領域Ｋはへき開面である（１１１）面に沿って形成されるため、続く割断工程において、ウェハ２０を比較的小さな力で割断することができる。これにより、改質領域Ｋに過大な応力が負荷されることがないので、微小片の発生を抑制して半導体チップ２２を製造することができる。【選択図】  図４
2009124077.tif 000002
【特許請求の範囲】
【請求項１】
基板面に素子が形成された半導体基板をその厚さ方向に割断するための割断予定ラインを前記半導体基板のへき開面に沿って設定し、当該割断予定ラインに沿ってレーザ光を照射するレーザヘッドを前記半導体基板に対して相対移動させながら、前記半導体基板の内部に集光点を合わせてレーザ光を照射し、前記集光点に多光子吸収による改質領域を前記半導体基板のへき開面に沿って複数個並べて形成する改質領域形成工程と、
この改質領域形成工程を経た前記半導体基板を、前記改質領域を起点にして、前記割断予定ラインに沿って厚さ方向に割断して半導体チップを得る割断工程と、を備えたことを特徴とする半導体チップの製造方法。
【請求項２】
前記半導体基板は基板面が（１００）面であるシリコンからなり、前記改質領域形成工程において、前記割断予定ラインを当該半導体基板の（１１１）面に沿って設定することを特徴とする請求項１に記載の半導体チップの製造方法。
【請求項３】
前記改質領域形成工程において、前記割断予定ラインを方向の異なる複数のへき開面を組み合わせて設定することを特徴とする請求項１または請求項２に記載の半導体チップの製造方法。
【請求項４】
前記割断工程を経て割断された半導体チップが、前記半導体基板の基板面方向に対称となるように、前記改質領域形成工程において前記割断予定ラインを設定することを特徴とする請求項１ないし請求項３のいずれか１つに記載の半導体チップの製造方法。
【請求項５】
前記基板面に形成された素子は、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）技術により形成された可動部を有する素子であることを特徴とする請求項１ないし請求項４のいずれか１つに記載の半導体チップの製造方法。
【請求項６】
請求項１ないし請求項５のいずれか１つに記載の半導体チップの製造方法によって作製された半導体チップであって、前記半導体基板が割断された割断面が、当該半導体基板のへき開面であることを特徴とする半導体チップ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体基板をその厚さ方向に割断して製造される半導体チップ及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路やＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）を形成したシリコンウェハ（以下、ウェハという）を各々の半導体チップに分離するダイシング工程では、レーザ光を用いたダイシング工程（レーザダイシング）の検討や研究が進められており、例えば、下記特許文献１にレーザによるウェハの加工技術が開示されている。図６は、レーザ光を用いたダイシング工程を示す説明図である。図１６（Ａ）はレーザ光の照射による改質領域形成工程の説明図であり、図１６（Ｂ）は割断工程の説明図である。
図１６（Ａ）に示すように、レーザ光Ｌを照射するレーザヘッドＨは、レーザ光Ｌを集光する集光レンズＣＶを備えており、レーザ光Ｌを所定の焦点距離で集光させることができる。改質領域形成工程では、レーザ光Ｌの集光点ＰがウェハＷの基板面から深さｄの箇所に形成されるように設定したレーザ光照射条件で、ウェハＷを割断する割断予定ラインＤＬ上に沿って（図中手前方向）レーザヘッドＨを移動させ、レーザ光ＬをウェハＷの基板面から照射する。これにより、レーザ光Ｌの集光点Ｐが走査された深さｄの経路には、多光子吸収による改質領域Ｋが形成される。
ここで、多光子吸収とは、物質が複数個の同種もしくは異種の光子を吸収することをいう。その多光子吸収により、半導体基板Ｗの集光点Ｐおよびその近傍では、光学的損傷という現象が発生する。光学的損傷により、一旦溶融した後に凝固して非晶質構造または多結晶構造に変化した領域である改質領域Ｋが形成される。
レーザ光Ｌがパルス波の場合、レーザ光Ｌの強度は、集光点Ｐのピークパワー密度（Ｗ／ｃｍ２）で決まり、例えばピークパワー密度が１×１０８（Ｗ／ｃｍ２）以上でパルス幅が１μｓ以下の条件で多光子吸収が発生する。レーザ光Ｌとしては、例えば、ＹＡＧ（Ｙｔｔｒｉｕｍ  Ａｌｕｍｉｎｕｍ  Ｇａｒｎｅｔ）レーザによるレーザ光を用いる。そのレーザ光Ｌの波長は、例えば１０６４ｎｍの赤外光領域の波長である。
続いて、図１６（Ｂ）に示すように、半導体基板Ｗの面内方向（図中矢印Ｆ２、Ｆ３で示す方向）に応力を負荷することにより、改質領域Ｋを起点にして、基板厚さ方向にクラックＣを進展させて、半導体基板Ｗを割断予定ラインＤＬに沿って割断する。
【特許文献１】特許第３４０８８０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ここで、改質領域Ｋは強度が低下しているため、半導体基板Ｗの割断時や後の工程において、割断面に露出している改質領域Ｋの一部が剥離して微小片として飛散するおそれがある。この微小片がチップ上に形成された素子に付着すると、半導体装置の動作不良を招くことから、ウェハから割断分離された半導体チップの歩留まりや品質が低下するという問題があった。
特に、ＭＥＭＳ技術を利用して製造された各種センサ素子（圧電素子や静電容量素子から成る圧力センサ、加速度センサ、超音波センサなど）やマイクロマシンが形成されている場合には、センサ素子やマイクロマシンを構成する可動部に微小片が付着すると、その微小片により可動部の動きが妨げられるため、センサ素子やマイクロマシンの性能低下を招くおそれがある。
【０００４】
そこで、この発明は、レーザ光を用いたダイシング工程（レーザダイシング）により割断する工程を含んだ製造方法により製造される半導体チップであって、半導体チップの割断面から改質領域の微小片が剥離することを防止可能な半導体チップ及びその製造方法を実現することを目的とする。
【課題を解決するための手段】
【０００５】
この発明は、上記目的を達成するため、請求項１に記載の発明では、半導体チップの製造方法において、基板面に素子が形成された半導体基板をその厚さ方向に割断するための割断予定ラインを前記半導体基板のへき開面に沿って設定し、当該割断予定ラインに沿ってレーザ光を照射するレーザヘッドを前記半導体基板に対して相対移動させながら、前記半導体基板の内部に集光点を合わせてレーザ光を照射し、前記集光点に多光子吸収による改質領域を前記半導体基板のへき開面に沿って複数個並べて形成する改質領域形成工程と、この改質領域形成工程を経た前記半導体基板を、前記改質領域を起点にして、前記割断予定ラインに沿って厚さ方向に割断して半導体チップを得る割断工程と、を備えた、という技術的手段を用いる。
なお、上記集光点とは、レーザ光が集光した箇所のことである。
【０００６】
請求項１に記載の発明によれば、改質領域形成工程において、改質領域をへき開面に沿って複数個並べて形成するため、割断工程において、半導体基板を比較的小さな力で割断することができる。これにより、改質領域に過大な応力が負荷されることがないので、改質領域からの微小片の発生を抑制して半導体チップを製造することができる。これにより、半導体チップに微小片が付着することがないため、微小片の飛散による製品の歩留まり低下や品質低下を防止することができる。
【０００７】
請求項２に記載の発明では、請求項１に記載の半導体チップの製造方法において、前記半導体基板は基板面が（１００）面であるシリコンからなり、前記改質領域形成工程において、前記割断予定ラインを当該半導体基板の（１１１）面に沿って設定する、という技術的手段を用いる。
【０００８】
請求項２に記載の発明のように、本発明は、半導体装置の作製に広く用いられる基板面が（１００）面であるシリコンからなる半導体基板に対して適用することができる。
【０００９】
請求項３に記載の発明では、請求項１または請求項２に記載の半導体チップの製造方法において、前記改質領域形成工程において、前記割断予定ラインを方向の異なる複数のへき開面を組み合わせて設定する、という技術的手段を用いる。
【００１０】
請求項３に記載の発明のように、改質領域形成工程において、割断予定ラインを方向の異なる複数のへき開面を組み合わせて設定すると、半導体基板の厚さ方向に延びる割断予定ラインの向きを変更することができるので、基板面方向において半導体チップが占める面積を小さくすることができる。
【００１１】
請求項４に記載の発明では、請求項１ないし請求項３のいずれか１つに記載の半導体チップの製造方法において、前記割断工程を経て割断された半導体チップが、前記半導体基板の基板面方向に対称となるように、前記改質領域形成工程において前記割断予定ラインを設定する、という技術的手段を用いる。
【００１２】
請求項４に記載の発明のように、半導体チップを基板面方向に対称に形成すると、基板部分の対称性が必要な用途、例えば、加速度などの検出精度向上のために基板部分の対称性が必要な加速度センサなどに好適に用いることができる。
【００１３】
請求項５に記載の発明では、請求項１ないし請求項４のいずれか１つに記載の半導体チップの製造方法において、前記基板面に形成された素子は、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）技術により形成された可動部を有する素子である、という技術的手段を用いる。
【００１４】
請求項５に記載の発明のように、基板面に形成された素子が、ＭＥＭＳ技術により形成された可動部を有する素子である場合には、可動部に微小片が挟まることにより可動部の動きが妨げられるおそれがないため、素子の性能低下を防止することができるので、本発明を好適に用いることができる。
【００１５】
請求項６に記載の発明では、請求項１ないし請求項５のいずれか１つに記載の半導体チップの製造方法によって製造された半導体チップであって、前記半導体基板が割断された割断面が、当該半導体基板のへき開面である、という技術的手段を用いる。
【００１６】
請求項６に記載の発明によれば、請求項１ないし請求項５のいずれか１つに記載の半導体チップの製造方法によって製造された半導体チップであって、半導体基板が割断された割断面が半導体基板のへき開面であるため、半導体基板を比較的小さな力で割断することができる。これにより、改質領域に過大な応力が負荷されることがないので、改質領域からの微小片の発生を抑制して半導体チップを製造することができる。これにより、半導体チップに微小片が付着することがないため、微小片の飛散による製品の歩留まり低下や品質低下を防止することができる。
【発明を実施するための最良の形態】
【００１７】
［第１実施形態］
この発明に係る半導体チップ及びその製造方法の第１実施形態について、図を参照して説明する。図１は、この発明の製造方法により割断するウェハの構成例を示す模式図である。図１（Ａ）は、ウェハの表面の平面説明図であり、図１（Ｂ）は、図１（Ａ）の１Ｂ−１Ｂ矢視断面拡大図である。図２は、半導体基板にレーザ光の照射を行う割断装置の説明図である。図３は、第１実施形態の改質領域形成工程において改質領域を形成する方法を示す断面説明図である。図４は、第１実施形態の割断工程を示す断面説明図である。図５は、第１実施形態の半導体チップの形状の説明図である。図５（Ａ）は、基板面側から見た平面説明図であり、図５（Ｂ）は、図５（Ａ）の１Ｃ−１Ｃ矢視断面拡大図である。
なお、いずれの図においても、説明のために一部を拡大して誇張して示している。
【００１８】
まず、図１（Ａ）に示すようなウェハ２０を用意する。ウェハ２０には、面方位が（１００）面のシリコンからなる薄板円盤形状の半導体基板２１が備えられており、その外周の一部には、結晶方位〈１１０〉を示すオリエンテーションフラットが形成されている。この半導体基板２１の基板面２１ａには、拡散工程等を経て形成された素子、ここでは、例えば櫛歯状に形成された可動部を有するセンサ素子を構成するＭＥＭＳ２３が碁盤の目のように整列配置されている。
ウェハ２０はダイシング工程により割断予定ラインＤＬに沿ってそれぞれ割断されて半導体チップ２２となり、半導体チップ２２はマウント工程、ボンディング工程、封入工程等といった各工程を経ることによってパッケージされたＩＣやＬＳＩとして完成する。なお、本実施形態では、半導体基板２１は、半導体チップ２２の支持基板となるシリコン層を形成し得るものである。
半導体基板２１は、裏面２１ｂが延伸性を有する樹脂製のシート４１に接着され、シート４１が張った状態でシート４１の外周部が円環状のフレーム４２により保持される。
例えば、図１（Ｂ）に示すように、１Ｂ−１Ｂライン上には、６つの半導体チップ２２ａ〜２２ｆが形成されている。半導体基板２１の厚さ方向には７本の割断予定ラインＤＬ１〜ＤＬ７が設定されており、後述する方法により割断の起点となる改質領域が形成される。
【００１９】
図２に示すように、半導体基板２１の割断装置１には、レーザ光Ｌを照射するレーザヘッド３１が設けられている。レーザヘッド３１は、レーザ光Ｌを集光する集光レンズ３２を備えており、レーザ光Ｌを所定の焦点距離で集光させることができる。ここでは、レーザ光Ｌの集光点Ｐが半導体基板２１の基板面２１ａから深さｄの箇所に形成されるように設定されている。
【００２０】
まず、改質領域形成工程を行う。半導体基板２１内部に改質領域Ｋを形成するためには、まず、図１（Ａ）に示す割断予定ラインＤＬの１つを、ウェハ検出用のレーザ光で走査し、図１（Ｂ）に示す外周端部２１ｃを検出し、レーザ光Ｌの走査範囲を設定する。
割断予定ラインＤＬは、（１００）面である基板面２１ａから５４．７°の角度をなす（１１１）面に沿って、各割断予定ラインＤＬが平行となるように設定されている。これにより、改質領域Ｋは、（１１１）面の同一平面上に並んで形成されることになる。ここで、（１１１）面は半導体基板２１を構成するシリコンのへき開面である。
【００２１】
続いて、図２に示すように、レーザヘッド３１を割断予定ラインＤＬに沿って走査し（図中矢印Ｆ４方向）、レーザ光Ｌを基板面２１ａから照射することにより、レーザ光Ｌの集光点Ｐが走査された深さｄの経路に、多光子吸収による改質領域Ｋが適正に形成される。改質領域Ｋは、多光子吸収により、半導体基板Ｗの集光点Ｐおよびその近傍が一旦溶融した後に凝固して、多結晶シリコンまたはアモルファスシリコンに変化した数μｍ程度の大きさの領域である。
【００２２】
改質領域Ｋの形成は、図３に示すように、まず、集光点Ｐの深さ位置を半導体基板２１の裏面２１ｂ近傍に設定した状態で最下層の改質領域Ｋ１を形成する。次に、集光点Ｐの深さ位置を上方に移動させて２層目の改質領域Ｋ２を形成し、同様に改質領域Ｋ３〜Ｋ５を下方から順次形成する。ここで、改質領域Ｋの層数については半導体基板２１の板厚に応じて適宜設定すればよい。
【００２３】
このように、改質領域Ｋは、レーザ光Ｌが入射する半導体基板２１の基板面２１ａに対して遠い方から順番に形成することが好ましい。これによれば、レーザ光Ｌの入射面たる基板面２１ａと集光点Ｐとの間に改質領域Ｋがない状態で新たな改質領域Ｋを形成可能なため、既に形成されている改質領域Ｋによってレーザ光Ｌが散乱されず、改質領域Ｋ１〜Ｋ５をそれぞれ均一に形成することができる。
【００２４】
続いて、割断工程を行う。割断工程では、図４に示すように、公知の方法によりシート４１を拡張（図中Ｆ方向）して半導体基板２１の面内方向に応力を負荷することにより、改質領域Ｋを起点にして、基板厚さ方向にクラックを進展させる。
例えば、図３に示すように改質領域Ｋ１〜Ｋ５を導入した場合には、まず、シート４１に最も近い最下層の改質領域Ｋ１を起点としてウェハ２０の深さ方向に亀裂（割れ）が発生し、次に、改質領域Ｋ２を起点としてウェハ２０の深さ方向に亀裂が発生し、続いて、各改質領域Ｋ３〜Ｋ５を起点とする亀裂が成長して繋がり、その成長した亀裂がウェハ２０の表裏面に到達する。
改質領域Ｋ１〜Ｋ５は切断予定ラインＤＬに沿って連なって形成されている、つまり、へき開面である（１１１）面に沿って複数個並べて形成されているため、ウェハ２０は（１１１）面に沿って割断されて、割断面２１ｄが形成される。
【００２５】
そして、図５（Ａ）及び（Ｂ）に示すように、ウェハ２０は基板面２１ａ及び裏面２１ｂが同じ大きさの長方形または正方形であり、対向する割断面２１ｄが平行となるように割断され、縦断面が平行四辺形となる半導体チップ２２が製造される。なお、図５（Ａ）及び（Ｂ）においては、割断面２１ｄに露出する改質領域Ｋの図示を省略した。（後述する図７、１０、１２においても同様に改質領域Ｋの図示を省略。）
【００２６】
ここで、（１１１）面はへき開面であるため、比較的小さな力で割断することができる。これにより、改質領域Ｋに過大な応力が負荷されることがないので、微小片の発生を抑制して半導体チップ２２を製造することができる。
なお、割断予定ラインＤＬの設定の仕方により、半導体チップ２２の基板面２１ａ及び裏面２１ｂの形状として長方形または正方形以外の形状も採用することができる。
【００２７】
［第１実施形態の効果］
改質領域形成工程において、改質領域Ｋをへき開面である（１１１）面に沿って形成するため、割断工程において、ウェハ２０を比較的小さな力で割断することができる。これにより、改質領域Ｋに過大な応力が負荷されることがないので、微小片の発生を抑制して半導体チップ２２を製造することができる。半導体チップ２２に微小片が付着することがないため、微小片の飛散による製品の歩留まり低下や品質低下を防止することができる。
【００２８】
［第２実施形態］
第２実施形態の半導体チップ及びその製造方法では、改質領域形成工程において、図６に示すように、割断予定ラインＤＬは、（１００）面である基板面２１ａから５４．７°の角度をなす（１１１）面に沿うラインと、裏面２１ｂから５４．７°の角度をなし、基板面２１ａから延びる（１１１）面と平行でない（１１１）面に沿うラインとが、半導体基板２１の厚さ方向の中央で交差するように設定されている。つまり、縦断面で見ると、「く」の字状となるように設定されている。
【００２９】
そして、割断工程において、ウェハ２０は、図７（Ａ）及び（Ｂ）に示すように、基板面２１ａ及び裏面２１ｂが同じ大きさの長方形または正方形であり、対向する割断面２１ｄが平行な「く」の字状となる形状の半導体チップ２２に割断される。
これによれば、第１実施形態の半導体チップ２２と比べて、基板面方向において半導体チップ２２が占める面積を小さくすることができる。
【００３０】
（変更例）
割断予定ラインＤＬは、ウェハ２０の厚さ方向に（１１１）面が複数回交差するように形成することもできる。例えば、図８に示すように、（１１１）面が３回交差する形状に形成することもできる。
【００３１】
［第２実施形態の効果］
第２実施形態の半導体チップ及びその製造方法によれば、第１実施形態の半導体チップ及びその製造方法と同様の効果を奏することができるとともに、基板面方向において半導体チップ２２が占める面積を小さくすることができる。
【００３２】
［第３実施形態］
第３実施形態の半導体チップ及びその製造方法では、改質領域形成工程において、図９に示すように、割断予定ラインＤＬは、基板面２１ａに対して５４．７°の角度をなし、縦断面で見た場合に、裏面２１ｂから基板面２１ａに向かって広がる等脚台形の足を形成するように、各割断予定ラインＤＬが設定されている。これにより、改質領域Ｋは同一平面上に並んで形成されることになる。
【００３３】
そして、割断工程において、ウェハ２０は改質領域Ｋが形成されたへき開面（１１１）面において割断され、図１０（Ａ）及び（Ｂ）に示すように、基板面２１ａ及び裏面２１ｂが相似である長方形または正方形であり、縦断面が、基板面２１ａ側の上底が裏面２１ｂ側の下底よりも長い等脚台形となる半導体チップ２２と三角柱状の残片２４とに分割される。
このように製造された半導体チップは、基板面方向に対称に形成されているため、基板部分の対称性が必要な用途、例えば、加速度などの検出精度向上のために基板部分の対称性が必要な加速度センサなどに好適に用いることができる。
【００３４】
［第３実施形態の効果］
第３実施形態の半導体チップ及びその製造方法によれば、第１実施形態の半導体チップ及びその製造方法と同様の効果を奏することができるとともに、基板面方向に対称に形成されているため、基板部分の対称性が必要な用途、例えば、加速度などの検出精度向上のために基板部分の対称性が必要な加速度センサなどに好適に用いることができる。
【００３５】
［第４実施形態］
第４実施形態の半導体チップ及びその製造方法では、改質領域形成工程において、図１１に示すように、割断予定ラインＤＬは、基板面２１ａに対して５４．７°の角度をなし、縦断面で見た場合に、基板面２１ａから裏面２１ｂに向かって広がる等脚台形の足を形成するように、各割断予定ラインＤＬが設定されている。
【００３６】
そして、割断工程において、ウェハ２０は改質領域Ｋが形成されたへき開面（１１１）面において割断され、図１２（Ａ）及び（Ｂ）に示すように、基板面２１ａ及び裏面２１ｂが相似である長方形または正方形であり、縦断面が、基板面２１ａ側の上底が裏面２１ｂ側の下底よりも短い等脚台形となる半導体チップ２２と三角柱状の残片２４とに分割される。
残片２４を、例えば、除去用のテープで接着除去した後に、半導体チップ２２を例えば吸引治具などによりピックアップすることにより、半導体チップ２２を製造することができる。
このように製造された半導体チップは、基板面方向に対称に形成されているため、基板部分の対称性が必要な用途、例えば、加速度などの検出精度向上のために基板部分の対称性が必要な加速度センサなどに好適に用いることができる。
【００３７】
（変更例）
図１３に示すように、第３実施形態の半導体チップ２２と、第４実施形態の半導体チップ２２とを交互に作製するように、割断予定ラインＤＬを設定してもよい。この構成を用いると、残片２４が生じずに、１枚のウェハ２０から製造可能な半導体チップ２２の数量を増大させることができる。
【００３８】
［第４実施形態の効果］
第４実施形態の半導体チップ及びその製造方法によれば、第３実施形態の半導体チップ及びその製造方法と同様の効果を奏することができる。
【００３９】
［その他の実施形態］
（１）割断面２１ｄに被膜を形成することにより、改質領域Ｋから微小片が飛散することを抑制することもできる。
例えば、図１４（Ａ）に示すように、第２実施形態の割断後の半導体チップ２２に対して、テトラエトキシシラン（ＴＥＯＳ）、塗布ガラス（Ｓｐｉｎ  ｏｎ  Ｇｌａｓｓ：ＳＯＧ）、ＳｉＯ２などにより保護膜２５を形成する。
次に、反応性イオンエッチングなどの異方性エッチングを行うと、図１４（Ｂ）に示すように、ＭＥＭＳ２３など基板面２１ａ側から視認可能な領域からは保護膜２５が除去されて、視認できない領域には、保護膜２５が残存する。これにより、割断面２１ｄの少なくとも一部を覆うことができるので、より効果的に改質領域Ｋからの微小片の発生を防止することができる。
【００４０】
（２）半導体基板２１には、基板面２１ａが（１００）面である半導体基板を用いたが、本発明の適用はこれに限られることはなく、例えば、基板面２１ａが（１１０）面である半導体基板について適用することも可能である。図１５は、基板面が（１１０）面である半導体基板を用いて製造した半導体チップの形状の説明図である。図１５（Ａ）は、基板面側から見た平面説明図であり、図１５（Ｂ）は、図１５（Ａ）の１Ｇ−１Ｇ矢視断面拡大図である。図１５に示すように、基板面２１ａが（１１０）面である半導体基板では、（１１０）面と割断面２１ｄとなる（１１１）面とのなす角が９０°、基板面２１ａの形状が、対角線と１辺との挟角がそれぞれ３５．３、５４．７°である菱形チップとなるように設定すればよい。
【００４１】
（３）半導体基板２１には、シリコンのみで構成された半導体基板を用いたが、本発明の適用はこれに限られることはなく、例えば、酸化シリコンからなる酸化膜を半導体基板２１の基板面２１ａに形成したものやＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）のウェハについて適用することも可能である。
【図面の簡単な説明】
【００４２】
【図１】この発明の製造方法により割断するウェハの構成例を示す模式図である。図１（Ａ）は、ウェハの表面の平面説明図であり、図１（Ｂ）は、図１（Ａ）の１Ｂ−１Ｂ矢視断面拡大図である。
【図２】半導体基板にレーザ光の照射を行う割断装置の説明図である。
【図３】第１実施形態の改質領域形成工程において改質領域を形成する方法を示す断面説明図である。
【図４】第１実施形態の割断工程を示す断面説明図である。
【図５】第１実施形態の半導体チップの形状の説明図である。図５（Ａ）は、基板面側から見た平面説明図であり、図５（Ｂ）は、図５（Ａ）の１Ｃ−１Ｃ矢視断面拡大図である。
【図６】第２実施形態の改質領域形成工程における割断予定ラインの設定方法の断面説明図である。
【図７】第２実施形態の半導体チップの形状の説明図である。図７（Ａ）は、基板面側から見た平面説明図であり、図７（Ｂ）は、図７（Ａ）の１Ｄ−１Ｄ矢視断面拡大図である。
【図８】第２実施形態の改質領域形成工程における割断予定ラインの設定方法の変更例を示す断面説明図である。
【図９】第３実施形態の改質領域形成工程における割断予定ラインの設定方法の断面説明図である。
【図１０】第３実施形態の半導体チップの形状の説明図である。図１０（Ａ）は、基板面側から見た平面説明図であり、図１０（Ｂ）は、図１０（Ａ）の１Ｅ−１Ｅ矢視断面拡大図である。
【図１１】第４実施形態の改質領域形成工程における割断予定ラインの設定方法の断面説明図である。
【図１２】第４実施形態の半導体チップの形状の説明図である。図１２（Ａ）は、基板面側から見た平面説明図であり、図１２（Ｂ）は、図１２（Ａ）の１Ｆ−１Ｆ矢視断面拡大図である。
【図１３】第４実施形態の改質領域形成工程における割断予定ラインの設定方法の変更例を示す断面説明図である。
【図１４】割断面に保護膜を形成する工程を示す断面説明図である。
【図１５】基板面が（１１０）面である半導体基板を用いて製造した半導体チップの形状の説明図である。図１５（Ａ）は、基板面側から見た平面説明図であり、図１５（Ｂ）は、図１５（Ａ）の１Ｇ−１Ｇ矢視断面拡大図である。
【図１６】レーザ光を用いた従来のダイシング工程を示す断面説明図である。図１６（Ａ）はレーザ光の照射による改質領域形成工程の断面説明図であり、図１６（Ｂ）は割断工程の断面説明図である。
【符号の説明】
【００４３】
２０    ウェハ
２１    半導体基板
２１ａ  基板面
２１ｂ  裏面
２１ｃ  外周端部
２１ｄ  割断面
２２    半導体チップ
２３    ＭＥＭＳ（素子）
２４    残片
２５    保護膜
４１    シート
４２    フレーム
Ｋ    改質領域
Ｌ    レーザ光
【図１】
2009124077.tif 000003
【図２】
2009124077.tif 000004
【図３】
2009124077.tif 000005
【図４】
2009124077.tif 000006
【図５】
2009124077.tif 000007
【図６】
2009124077.tif 000008
【図７】
2009124077.tif 000009
【図８】
2009124077.tif 000010
【図９】
2009124077.tif 000011
【図１０】
2009124077.tif 000012
【図１１】
2009124077.tif 000013
【図１２】
2009124077.tif 000014
【図１３】
2009124077.tif 000015
【図１４】
2009124077.tif 000016
【図１５】
2009124077.tif 000017
【図１６】
2009124077.tif 000018