(57)【要約】【課題】分散型電源システムにおける個別運転モード時において、外乱に起因する出力電圧、出力電流の変動を短時間で収斂させる。【解決手段】インバータ８から負荷５へ出力される三相交流電力における各相の出力電流値Ｉu、Ｉv、Ｉwを個別に検出し、検出された各相の出力電流値が電流制限値Ｉｍを超えるとそれぞれゲートブロック信号Ｇbu〜Ｇbwを出力する複数の電流判定回路３０ｕ〜３０を設け、対応する相のゲートブロック信号で、インバータにおける対応する相のスイッチング素子１２に対するＰＷＭ信号を遮断する。この場合、各相の出力電流値が一旦電流制限値を超えてゲートブロック信号が出力されると、出力時刻から一定時間経過後のＰＷＭ同期信号における各パルスの立上りタイミングまで、当該ゲートブロック信号を出力状態に維持する。【選択図】      図７
2009124798.tif 000002
【特許請求の範囲】
【請求項１】
交流電力系統から連系スイッチを介して負荷に三相交流電力を供給するとともに直流電源から出力される直流電力を電力変換装置で三相交流電力に変換して前記負荷に供給し、前記連系スイッチが開放されたときに、前記電力変換装置側からのみ前記負荷に対して三相交流電力を供給する分散型電源システムにおいて、
前記電力変換装置は、
複数のスイッチング素子がブリッジ接続されたインバータと、
前記インバータから出力される三相交流電力の出力電圧が予め定められた規定値になるように前記インバータの各相のスイッチング素子にそれぞれＰＷＭ信号を印加する主制御部と、
前記インバータから出力される三相交流電力における各相の出力電流値を個別に検出する出力電流検出手段と、
この出力電流検出手段にて検出された各相の出力電流値が電流制限値を超えるとそれぞれゲートブロック信号を出力する複数の電流判定手段と、
各ゲートブロック信号の出力時刻から一定時間の経過を計時する計時手段と、
前記主制御部における前記各相のＰＷＭ同期信号の各パルスの立上りタイミングを検出する立上り検出回路と、
前記各ゲートブロック信号が出力されると、前記計時回路で計時された一定時間後でかつ前記ＰＷＭ同期信号のパルスの立上り時刻まで、前記各ゲートブロック信号を出力状態に維持する論理回路と、
前記論理回路の出力に従って、前記インバータにおける対応する相のスイッチング素子に対するＰＷＭ信号を遮断するゲート回路と
を備えたことを特徴とする分散型電源システム。
【請求項２】
交流電力系統から連系スイッチを介して負荷に三相交流電力を供給するとともに直流電源から出力される直流電力を電力変換装置で三相交流電力に変換して前記負荷に供給し、前記連系スイッチが開放されたときに、前記電力変換装置側からのみ前記負荷に対して三相交流電力を供給する分散型電源システムにおいて、
前記電力変換装置は、
複数のスイッチング素子がブリッジ接続されたインバータと、
前記インバータから出力される三相交流電力の出力電圧が予め定められた規定値になるように前記インバータの各相のスイッチング素子にそれぞれＰＷＭ信号を印加する主制御部と、
前記インバータから出力される三相交流電力における各相の出力電流値を個別に検出する出力電流検出手段と、
この出力電流検出値にて検出された各相の出力電流値が電流制限値を超えるとそれぞれゲートブロック信号を出力する複数の電流判定手段と、
前記主制御部における前記各相のＰＷＭ同期信号の各パルスの立上りタイミングを検出する立上り検出回路と、
前記各ゲートブロック信号が出力されると、前記出力電流値が電流制限値以下でかつ前記ＰＷＭ同期信号のパルスの立上り時刻まで、前記各ゲートブロック信号を出力状態に維持する論理回路と、
前記論理回路の出力に従って、前記インバータにおける対応する相のスイッチング素子に対するＰＷＭ信号を遮断するゲート回路と
を備えたことを特徴とする分散型電源システム。
【請求項３】
複数のスイッチング素子がブリッジ接続されたインバータと、
前記インバータから出力される三相交流電力の出力電圧が予め定められた規定値になるように前記インバータの各相のスイッチング素子にそれぞれＰＷＭ信号を印加する主制御部と、
前記インバータから出力される三相交流電力における各相の出力電流値を個別に検出する出力電流検出手段と、
この出力電流検出手段にて検出された各相の出力電流値が電流制限値を超えるとそれぞれゲートブロック信号を出力する複数の電流判定手段と、
各ゲートブロック信号の出力時刻から一定時間の経過を計時する計時手段と、
前記主制御部における前記各相のＰＷＭ同期信号の各パルスの立上りタイミングを検出する立上り検出回路と、
前記各ゲートブロック信号が出力されると、前記計時回路で計時された一定時間後でかつ前記ＰＷＭ同期信号のパルスの立上り時刻まで、前記各ゲートブロック信号を出力状態に維持する論理回路と、
前記論理回路の出力に従って、前記インバータにおける対応する相のスイッチング素子に対するＰＷＭ信号を遮断するゲート回路と
を備えたことを特徴とする電力変換装置。
【請求項４】
複数のスイッチング素子がブリッジ接続されたインバータと、
前記インバータから出力される三相交流電力の出力電圧が予め定められた規定値になるように前記インバータの各相のスイッチング素子にそれぞれＰＷＭ信号を印加する主制御部と、
前記インバータから出力される三相交流電力における各相の出力電流値を個別に検出する出力電流検出手段と、
この出力電流検出値にて検出された各相の出力電流値が電流制限値を超えるとそれぞれゲートブロック信号を出力する複数の電流判定手段と、
前記主制御部における前記各相のＰＷＭ同期信号の各パルスの立上りタイミングを検出する立上り検出回路と、
前記各ゲートブロック信号が出力されると、前記出力電流値が電流制限値以下でかつ前記ＰＷＭ同期信号のパルスの立上り時刻まで、前記各ゲートブロック信号を出力状態に維持する論理回路と、
前記論理回路の出力に従って、前記インバータにおける対応する相のスイッチング素子に対するＰＷＭ信号を遮断するゲート回路と
を備えたことを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流の負荷に対して交流電源及び直流電源から電力変換装置を介して電力を供給する分散型電源システム、及びこのシステムに組込まれる電力変換装置に関する。
【背景技術】
【０００２】
連係運転モードと個別運転モードを有する分散型電源システムは、例えば、図１２に示すように構成されている。三相交流電源１から出力された三相交流電力は三相交流電力系統２を構成する三相（Ｕ相、Ｖ図、Ｗ相）の電力路２ａへ送出する。この電力路２ａには連系スイッチ３及び三相（Ｕ相、Ｖ図、Ｗ相）の電力路４を介して需要家の負荷５が接続されている。
【０００３】
一方、直流電源６から電力路７へ出力された直流電力は電力変換装置を構成するインバータ８にて三相交流電力に変換されて３本の電力線９ｕ、９ｖ、９ｗからなる三相（Ｕ相、Ｖ相、Ｗ相）の電力路９へ出力される。電力路９へ出力された三相交流電力は、電力路４の接続点１０を経由して負荷５に供給される。
【０００４】
したがって、連系スイッチ３が閉じられている「連係運転モード」時には、負荷５には、三相交流電力系統２と直流電源６の系統との２系統から交流電力が供給されることになる。一方、連系スイッチ３が開放されている「個別運転モード」時には、負荷５には直流電源６の系統からのみ電力が供給される。
【０００５】
そして、この「個別運転モード」時においては、電力変換装置を構成するインバータ８を制御することによって負荷５に供給される電力の電圧、電流を制御している。以下、従来から採用されているインバータ８による電圧、電流制御を説明する。
【０００６】
図１３はインバータ８の概略構成を示す回路図である。インバータ８には、ダイオード１１とスイッチング素子１２との並列回路素子１３が６個組込まれており、この６個の並列回路素子１３で三相ブリッジ回路を構成している。三相ブリッジ回路の正極端子は電力路７の（＋）側線７ａに接続され、負極端子は電力路７の（−）側線７ｂに接続されている。さらに、各三相ブリッジ回路の上側（＋側）アームと、下側（＋側）アームの各接続点１４ｕ、１４ｖ、１４ｗに電力路９の各相の電力線９ｕ、９ｖ、９ｕが接続されている。
【０００７】
三相ブリッジ回路のＵ相、Ｖ相、Ｗ相の各上側（＋側）アームのスイッチング素子１２と各下側（＋側）アームの上側（＋側）アームのスイッチング素子１２とに、ＰＷＭ信号作成部１５からゲート回路１６を介して、ＰＷＭ（パルス幅変調）信号Ｐu+、Ｐu-、Ｐv+、Ｐv-、Ｐw+、Ｐw-が印加される。
【０００８】
ゲート回路１６内には、Ｕ相、Ｖ相、Ｗ相の各相毎にＰＷＭ信号Ｐu+、Ｐu-、Ｐv+、Ｐv-、Ｐw+のインバータ８への印加を遮断するスイッチ１６ｕ、１６ｖ、１６ｗが組込まれている。各スイッチ１６ｕ、１６ｖ、１６ｗは、図１２の電流判定回路２２から出力されたゲートブロック信号Ｇｂが出力されると、全部のスイッチ１６ｕ、１６ｖ、１６ｗが同時に開放される。
【０００９】
図１２において、連系スイッチ３を開放した「個別運転モード」時において、すなわち、インバータ８から出力される三相交流電力のみが負荷５に供給されている状態において、電力路４の接続点１０近傍に設けられた電圧計１７にて、インバータ８から出力される三相交流電力の出力電圧Ｖが測定されて制御演算回路１８に入力される。さらに、連系スイッチ３を開放した「個別運転モード」時において、電力路９の接続点１０近傍に設けられた電流計１９にて、インバータ８から出力される三相交流電力の出力電流Ｉが測定されて制御演算回路１８に入力される。
【００１０】
制御演算回路１８には、電圧基準値発生回路２０から負荷５に印加すべき基準電圧Ｖｓが入力されている。さらに、制御演算回路１８には、電流基準値発生回路２０から負荷５に流すべき基準電流Ｉｓが入力されている。そして、制御演算回路１８は測定された出力電圧Ｖ及び出力電流Ｉが、基準電圧Ｖｓ及び基準電流Ｉｓに近似する方向に変化するための電圧指令Ｖａを前述したＰＷＭ信号作成部１５へ送出する。
【００１１】
ＰＷＭ信号作成部１５は、入力された電圧指令Ｖａに基づいて、前述した、図１３に示す各ＰＷＭ信号Ｐu+、Ｐu-、Ｐv+、Ｐv-、Ｐw+、Ｐw-を作成して、ゲート回路１６を介して、インバータ８へ印加する。
【００１２】
さらに、連系スイッチ３を開放した「個別運転モード」時において、インバータ８から出力される三相交流電力の出力電流Ｉが測定されて制御演算回路１８に入力されるとともに、例えば比較器で構成された電流判定回路２２の（＋）側入力端子に入力される。この電流判定回路２２の（―）側入力端子には、電流制限値設定回路２３から制限電流Ｉｍが入力されている。この制限電流Ｉｍは前記基準電流Ｉｓに対して、例えば、１．５倍等の負荷５に対する許容電流値に設定されている。
【００１３】
そして、電流判定回路２２は、出力電流Ｉが制限電流Ｉｍを超えると、例えばハイレベルの前述したゲートブロック信号Ｇｂをゲート回路１６へ送出する。前述したように、ゲート回路１６はゲートブロック信号Ｇｂが入力されると、全部のスイッチ１６ｕ、１６ｖ、１６ｗを閉じ、ＰＷＭ信号Ｐu+、Ｐu-、Ｐv+、Ｐv-、Ｐw+、Ｐw-のインバータ８への印加を遮断する。その結果、インバータ８の電力変換動作が停止して、インバータ８から出力される三相交流電力の出力電流Ｉが低下する。
【００１４】
図１４は、インバータ８の出力電圧Ｖ、ゲートブロック信号Ｇｂ、Ｕ相の電流Ｉu及び上側アームのＰＷＭ信号Ｐu+、Ｖ相の電流Ｉv及び上側アームのＰＷＭ信号Ｐv+、Ｗ相の電流Ｉw及び上側アームのＰＷＭ信号Ｐw+の実測値を示す。
【００１５】
このように、交流電源１の停電発生に起因する「連係運転モード」から「個別運転モード」への突然の切替わり、あるいは個別運転モード時における再起動時や負荷５の変動が発生した場合において、ゲートブロック信号ＧｂでＰＷＭ信号を遮断することにより、負荷５に流入する電流Ｉの急激な増大が防止される。
【００１６】
また、負荷５に流入する電流Ｉの急激な増大を防止するために電流マイナーループを設ける方式が提唱されている（特許文献１参照）。
【特許文献１】特開平１―３４１９４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
上述した電流制限値において、電流マイナーループを用いる方式は、電圧制御と電流制御を行うため制御ソフトが煩雑になり、制御部における計算時間が長くなるという問題がある。
【００１８】
また、図１２に示すゲートブロック信号Ｇｂでインバータ８へのＰＷＭ信号を遮断する方式は、３相電流Ｉu、Ｉv、Ｉwのいずれか一つが電流制限値Ｉを超えると、インバータ８に印加される３相のＰＷＭ信号Ｐu+、Ｐu-、Ｐv+、Ｐv-、Ｐw+、Ｐw-の全てを遮断させる方式が一般的である。
【００１９】
これによれば、簡易な回路で構成され、また電流増大は回避されるものの、負荷の構成によっては、３相のＰＷＭ信号Ｐu+〜GＰw-による出力電圧変動が発生するため、電圧制御の振動を発生させることが懸念される。
【００２０】
図１４の実測図に示すように、Ｕ相の出力電流Ｉuのみが電流制限Ｉｍを超えているにも拘わらず残りのＶ相、Ｗ相のＰＷＭ信号Ｐv+、Ｐv-、Ｐw+、Ｐw-をも遮断するため、ゲートブロック信号Ｇｂによる出力電圧変動が繰り返される。
【００２１】
このように、一度、外部から負荷に対する外乱が入ると、この外乱に起因する出力電圧、出力電流の変動が収斂しにくい問題がある。
【００２２】
本発明はこのような事情に鑑みてなされたものであり、簡単な構成で外乱に起因する出力電圧、出力電流の変動を短時間で収斂でき、負荷の安全性を向上できる分散型電源システム、及び電力電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【００２３】
上記課題を解決するために、請求項１の発明は、交流電力系統から連系スイッチを介して負荷に三相交流電力を供給するとともに直流電源から出力される直流電力を電力変換装置で三相交流電力に変換して負荷に供給し、連系スイッチが開放された時に、電力変換装置側からのみ負荷に対して三相交流電力を供給する分散型電源システムにおいて、電力変換装置は、複数のスイッチング素子がブリッジ接続されたインバータと、インバータから出力される三相交流電力の出力電圧が予め定められた規定値になるようにインバータの各相のスイッチング素子にそれぞれＰＷＭ信号を印加する主制御部と、インバータから出力される三相交流電力における各相の出力電流値を個別に検出する出力電流検出手段と、この出力電流検出手段にて検出された各相の出力電流値が電流制限値を超えるとそれぞれゲートブロック信号を出力する複数の電流判定手段と、各ゲートブロック信号の出力時刻から一定時間の経過を計時する計時手段と、主制御部における各相のＰＷＭ同期信号の各パルスの立上りタイミングを検出する立上り検出回路と、各ゲートブロック信号が出力されると、計時回路で計時された一定時間後でかつＰＷＭ同期信号のパルスの立上り時刻まで、各ゲートブロック信号を出力状態に維持する論理回路と、論理回路の出力に従って、インバータにおける対応する相のスイッチング素子に対するＰＷＭ信号を遮断するゲート回路とを備えている。
【００２４】
このように構成された分散型電源システムにおいては、インバータから出力される三相交流電力における各相の出力電流値が個別に検出され、各相毎に電流制限値と比較され、電流制限値を超えると、該当相に対するゲートブロック信号でインバータにおける対応する相のスイッチング素子に対するＰＷＭ信号のみが遮断される。このように、各相毎に、出力電流とＰＷＭ信号の遮断を制御しているので、各相は他の相の状態の影響を受けにくくなるので、外乱を短時間で収斂できる。
【００２５】
さらに、各相の出力電流値が一旦電流制限値を超えてゲートブロック信号が出力されると、出力時刻から一定時間経過後のＰＷＭ同期信号における各パルスの立上りタイミングまで、当該ゲートブロック信号が出力状態に維持される。各相のＰＷＭ信号における隣り合うパルスとパルスとの中間位置がＰＷＭ同期信号の立上りに一致するので、このようにゲートブロック信号の終了をＰＷＭ同期信号の立上りに一致させることによって、高次の高調波の発生をより効果的に抑制できる。
【００２６】
また、請求項２の発明においては、分散型電源システムにおける電力変換装置を、複数のスイッチング素子がブリッジ接続されたインバータと、インバータから出力される三相交流電力の出力電圧が予め定められた規定値になるようにインバータの各相のスイッチング素子にそれぞれＰＷＭ信号を印加する主制御部と、インバータから出力される三相交流電力における各相の出力電流値を個別に検出する出力電流検出手段と、この出力電流検出値にて検出された各相の出力電流値が電流制限値を超えるとそれぞれゲートブロック信号を出力する複数の電流判定手段と、主制御部における各相のＰＷＭ同期信号の各パルスの立上りタイミングを検出する立上り検出回路と、各ゲートブロック信号が出力されると、出力電流値が電流制限値以下でかつＰＷＭ同期信号のパルスの立上り時刻まで、各ゲートブロック信号を出力状態に維持する論理回路と、論理回路の出力に従って、インバータにおける対応する相のスイッチング素子に対するＰＷＭ信号を遮断するゲート回路とで構成している。
【００２７】
このように構成された分散型電源システムは、先の請求項１の発明における計時手段が除去されている。その結果、各相の出力電流値が一旦電流制限値を超えてゲートブロック信号が出力されると、出力時刻から出力電流値が電流制限値以下でかつＰＷＭ同期信号における各パルスの立上りタイミングまで、当該ゲートブロック信号を出力状態に維持される。したがって、先の発明とほぼ同様の作用効果を奏することが可能である。
【００２８】
請求項３の発明は、請求項１の分散型電源システムに組込まれた電力変換装置であり、請求項４の発明は、請求項２の分散型電源システムに組込まれた電力変換装置である。したがって、請求項１、２とほぼ同様の作用効果を奏することが可能である。
【発明の効果】
【００２９】
本発明においては、各相毎に、出力電流値の判定及びＰＷＭ信号の遮断制御を実施している。さらに、一旦出力した各相のゲートブロック信号の継続時間を延ばしている。したがって、簡単な構成で外乱に起因する出力電圧、出力電流の変動を短時間で収斂でき、負荷の安全性を向上できる。
【発明を実施するための最良の形態】
【００３０】
以下、各実施形態を図面を用いて説明する。
【００３１】
（第１実施形態）
図１は第１実施形態に係わる分散型電源システムの概略構成を示す模式図である。図１２に示す従来の分散型電源システムと同一部分には、同一符号を付して重複する部分の詳細説明を省略する。
【００３２】
三相交流電源１から三相交流電力が供給される三相交流電力系統２の電力路２ａに連系スイッチ３及び電力路４を介して需要家の負荷５が接続されている。一方、直流電源６から電力路７へ出力された直流電力は電力変換装置を構成するインバータ８にて三相交流電力に変換されて３本のＵ相、Ｖ相、Ｗ相の各相に対応する電力線９ｕ、９ｖ、９ｗからなる電力路９へ出力され、電力路４の接続点１０を経由して負荷５に供給される。
【００３３】
連系スイッチ３が閉じられている「連係運転モード」時には、負荷５には、三相交流電力系統２と直流電源６の系統との２系統から交流電力が供給される。連系スイッチ３が開放されている「個別運転モード」時には、負荷５には直流電源６の系統からのみ電力が供給される。「個別運転モード」時においては、電力変換装置を構成するインバータ８を制御することによって負荷５に供給される電力の電圧、電流を制御する。
【００３４】
インバータ８は、図１３に示す従来の分離型電源システムのインバータ８と同一構成を有している。すなわち、インバータ８には、ダイオード１１とスイッチング素子１２との並列回路素子１３が６個組込まれており、この６個の並列回路素子１３で三相ブリッジ回路を構成している。三相ブリッジ回路のＵ相、Ｖ相、Ｗ相の各上側（＋側）アームのスイッチング素子１２と各下側（＋側）アームの上側（＋側）アームのスイッチング素子１２とに、ＰＷＭ信号作成部１５からゲート回路１６ａを介して、ＰＷＭ（パルス幅変調）信号Ｐu+、Ｐu-、Ｐv+、Ｐv-、Ｐw+、Ｐw-が印加される。
【００３５】
ゲート回路１６ａ内には、図１３に示すゲート回路１６と同様に、Ｕ相、Ｖ相、Ｗ相の各相毎にＰＷＭ信号Ｐu+、Ｐu-、Ｐv+、Ｐv-、Ｐw+、Ｐw-のインバータ８への印加を遮断するスイッチ１６ｕ、１６ｖ、１６ｗが組込まれている。この分離型電源システムが正常運転時においては各スイッチ１６ｕ、１６ｖ、１６ｗは閉成されている。
【００３６】
そして、図１の電流判定回路３０ｕからハイレベルのゲートブロック信号Ｇｂｕが印加されると、Ｕ相のスイッチ１６ｕが開放し、ＰＷＭ信号Ｐu+、Ｐu-のインバータ８への供給が遮断される。また、図１の電流判定回路３０ｖからハイレベルのゲートブロック信号Ｇｂｖが印加されると、Ｖ相のスイッチ１６ｖが開放し、ＰＷＭ信号Ｐv+、Ｐv-のインバータ８への供給が遮断される。さらに、図１の電流判定回路３０ｗからハイレベルのゲートブロック信号Ｇｂｗが印加されると、Ｗ相のスイッチ１６ｗが開放し、ＰＷＭ信号Ｐw+、Ｐw-のインバータ８への供給が遮断される。
【００３７】
このように、ゲート回路１６ａは、Ｕ相、Ｖ相、Ｗ相の各相毎のＰＷＭ信号Ｐu+、Ｐu-、Ｐv+、Ｐv-、Ｐw+、Ｐw-を、各相毎のゲートブロック信号Ｇｂｕ、Ｇｂｖ、Ｇｂｗにて個別にインバータ８への印加、遮断制御する。
【００３８】
図１において、連系スイッチ３を開放した「個別運転モード」時において、すなわち、インバータ８から出力される三相交流電力のみが負荷５に供給されている状態において、電力路４の接続点１０近傍に設けられた電圧計１７にて、インバータ８から出力される三相交流電力の出力電圧Ｖが測定されて制御演算回路１８に入力される。さらに、連系スイッチ３を開放した「個別運転モード」時において、電力路９の各電力線９ｕ、９ｖ、９ｗの接続点１０近傍にＵ相、Ｖ相、Ｗ相の各相毎の電流計３１ｕ、３１ｖ、３１ｗが設けられている。
【００３９】
各相の電流計３１ｕ、３１ｖ、３１ｗで測定されたインバータ８から出力される三相交流電力の各相の出力電流Ｉu、Ｉv、Ｉwは制御演算回路１８に入力される。
【００４０】
制御演算回路１８には、電圧基準値発生回路２０から負荷５に印加すべき基準電圧Ｖｓが入力されている。さらに、制御演算回路１８は入力された各相の出力電流Ｉu、Ｉv、Ｉwから平均の出力電流Ｉを求める。
【００４１】
制御演算回路１８は、電流基準値発生回路２１から負荷５に流すべき基準電流Ｉｓが入力されている。そして、制御演算回路１８は測定された出力電圧Ｖ及び出力電流Ｉが、基準電圧Ｖｓ及び基準電流Ｉｓに近似する方向に変化するための電圧指令Ｖａを前述したＰＷＭ信号作成部１５へ送出する。
【００４２】
ＰＷＭ信号作成部１５は、入力された電圧指令Ｖａに基づいて、前述した、図１３に示す各ＰＷＭ信号Ｐu+、Ｐu-、Ｐv+、Ｐv-、Ｐw+、Ｐw-を作成して、ゲート回路１６ａを介して、インバータ８へ印加する。
【００４３】
前記制御演算回路１８、電流基準値発生回路２１、電圧基準値発生回路２０、ＰＷＭ信号作成部１５は、インバータ８から出力される三相交流電力の出力電圧Ｖが予め定められた規定値Ｖｓになるようにインバータ８の各相のスイッチング素子１２にそれぞれＰＷＭ信号を印加する主制御部を構成する。
【００４４】
さらに、連系スイッチ３を開放した「個別運転モード」時において、インバータ８から出力される三相交流電力の各相の出力電流Ｉu、Ｉv、Ｉwは、制御演算回路１８に入力されると共に、Ｕ相、Ｖ相、Ｗ相の各相毎に個別に設けられた電流判定回路３０ｕ、３０ｖ、３０ｗの（＋）側入力端子に入力される。この各電流判定回路３０ｕ、３０ｖ、３０ｗの（―）側入力端子には、同一構成の電流制限値設定回路３２ｕ、３２ｖ、３２ｗから制限電流Ｉｍが入力されている。この制限電流Ｉｍは前記基準電流Ｉｓに対して、例えば、１．５倍等の負荷５に対する許容電流値に設定されている。
【００４５】
そして、各相の電流判定回路３０ｕ、３０ｖ、３０ｗは、それぞれ出力電流Ｉu、Ｉv、Ｉwが制限電流Ｉｍを超えると、例えばハイレベルの前述したゲートブロック信号Ｇｂｕ、Ｇｂｖ、Ｇｂｗをゲート回路１６ａへ送出する。ゲート回路１６ａは、各相のゲートブロック信号Ｇｂｕ、Ｇｂｖ、Ｇｂｗが入力されると、対応する相のスイッチ１６ｕ、１６ｖ、１６ｗを閉じ、対応する相のＰＷＭ信号Ｐu+、Ｐu-、Ｐv+、Ｐv-、Ｐw+、Ｐw-のインバータ８への印加を遮断する。その結果、インバータ８の該当する相のスイッチング素子１２が開放されて、該当する相のスイッチング素子１２の接続点１４ｕ、１４ｖ、１４ｗに接続された動力線９ｕ、９ｖ、９ｗへの電流が途絶え、インバータ８から出力される三相交流電力の該当相の出力電流Ｉu、Ｉv、Ｉwが低下する。
【００４６】
このように構成された第１実施形態の分散型電源システムは、連系スイッチ３を開放した「個別運転モード」時においては、インバータ８から出力される三相交流電力における各相の出力電流値Ｉu、Ｉv、Ｉwが個別に検出され、各相毎に電流制限値Ｉｍと比較され、電流制限値Ｉｍを超えると、該当相に対するゲートブロック信号Ｇｂｕ、Ｇｂｖ、Ｇｂｗでインバータ８における対応する相のスイッチング素子１２に対するＰＷＭ信号Ｐu+、Ｐu-、Ｐv+、Ｐv-、Ｐw+、Ｐw-が遮断される。
【００４７】
このように、Ｕ相、Ｖ相、Ｗ相の各相毎に、出力電流とＰＷＭ信号の遮断を制御しているので、各相は他の相の状態の影響を受けにくくなるので、例えば、交流電源１の停電発生に起因する「連係運転モード」から「個別運転モード」への突然の切替わり、あるいは個別運転モード時における再起動時や負荷５の変動が発生した場合において、外乱を短時間で収斂できる。
【００４８】
図２は、第１実施形態の分散型電源システムの「個別運転モード」におけるインバータ８の出力電圧Ｖ、Ｕ相におけるゲートブロック信号Ｇｂｕ、出力電流Ｉu及び上側アームのＰＷＭ信号Ｐu+、Ｖ相におけるゲートブロック信号Ｇｂｖ、出力電流Ｉv及び上側アームのＰＷＭ信号Ｐv+、Ｗ相におけるゲートブロック信号Ｇｂｗ、出力電流Ｉw、上側アームのＰＷＭ信号Ｐw+の実測値を示す。
【００４９】
この実測値からも理解できるように、Ｕ相、Ｖ相、Ｗ相の各相の出力電流Ｉu、Ｉv、Ｉwが相電流制限値Ｉｍを超えた場合は、該当相のゲートブロック信号Ｇｂｕ、Ｇｂｖ、Ｇｂｗのみがハイレベルに変化し、他の相のゲートブロック信号Ｇｂｕ、Ｇｂｖ、Ｇｂｗは変化しない。よって、図１４に示す従来の分散型電源システムの変動に比較して、システム全体のゲートブロック信号Ｇｂｕ、Ｇｂｖ、Ｇｂｗの出力回数を低減でき、負荷５の構成によらず、電流制限制御と安定した電圧制御を両立させることが可能となる。
【００５０】
（第２実施形態）
図３は第２実施形態に係わる分散型電源システムの概略構成を示す模式図である。図１に示す第１実施形態の分散型電源システムと同一部分には、同一符号を付して重複する部分の詳細説明を省略する。
【００５１】
この第２実施形態の分散型電源システムにおいては、インバータ８から出力される三相交流電力の電力路９の各電力線９ｕ、９ｖ、９ｗのうちの２相の電力線９ｕ、９ｗにＵ相、Ｗ相の各相毎の電流計３１ｕ、３１ｗが設けられている。すなわち、Ｖ相の電流計３１ｖは設けられていない。
【００５２】
各相の電流計３１ｕ、３１ｗで測定されたインバータ８から出力される三相交流電力の２相の出力電流Ｉu、Ｉwは制御演算回路１８に入力される。制御演算回路１８には、電圧基準値発生回路２０から負荷５に印加すべき基準電圧Ｖｓが入力されている。さらに、制御演算回路１８は入力された各相の出力電流Ｉu、Ｉwから平均の出力電流Ｉを求める。
【００５３】
制御演算回路１８は、電流基準値発生回路２１から負荷５に流すべき基準電流Ｉｓが入力されている。そして、制御演算回路１８は測定された出力電圧Ｖ及び出力電流Ｉが、基準電圧Ｖｓ及び基準電流Ｉｓに近似する方向に変化するための電圧指令Ｖａを前述したＰＷＭ信号作成部１５へ送出する。
【００５４】
インバータ８から出力される三相交流電力の２相の出力電流Ｉu、Ｉwは、制御演算回路１８に入力されると共に、Ｕ相、Ｗ相の各相毎に個別に設けられた電流判定回路３０ｕ、３０ｗの（＋）側入力端子に入力される。さらに、２相の出力電流Ｉu、Ｉwは減算回路３３へ入力される。減算回路３３は２相の出力電流Ｉu、Ｉwの差の電流値を算出して、この差をＶ相の出力電流Ｉvとして、Ｖ相の電流判定回路３０ｖの（＋）側入力端子に入力される。すなわち、三相交流における各相Ｕ、Ｖ、Ｗの電流Ｉu、Ｉv、Ｉwは、電流の流れる方向を含めると、一つの相の電流値は他の二つの相の電流値の差で示すことができることを減算回路３３で実現されている。
【００５５】
その他の構成は、図１に示す第１実施形態の分散型電源システムと同一である。
【００５６】
このように構成された第２実施形態の分散型電源システムにおいては、インバータ８から出力される三相交流電力の２相の出力電流Ｉu、Ｉwのみを測定し、残りの１相の出力電流Ｉｖを測定した２相の出力電流Ｉu、Ｉwの差で算出している。したがって、電流計の設置数を減少できる。
【００５７】
（第３実施形態）
図４は第３実施形態に係わる分散型電源システムの概略構成を示す模式図である。図１に示す第１実施形態の分散型電源システムと同一部分には、同一符号を付して重複する部分の詳細説明を省略する。
【００５８】
この第３実施形態の分散型電源システムにおいては、Ｕ相、Ｖ相、Ｗ相の各相毎に個別に設けられた電流判定回路３０ｕ、３０ｖ、３０ｗとゲート回路１６ａとの間に、各相毎の信号保持回路３４ｕ、３４ｖ、３４ｗが介挿されている。各信号保持回路３４ｕ、３４ｖ、３４ｗは、各電流判定回路３０ｕ、３０ｖ、３０ｗからかゲート回路１６ａへ入力される各相のゲートブロック信号Ｇｂｕ、Ｇｂｖ、Ｇｂｗを、このゲートブロック信号Ｇｂｕ、Ｇｂｖ、Ｇｂｗの出力時刻から一定時間Ｔｄだけ出力状態（ハイレベル状態）を維持したゲートブロック信号Ｇｂｕａ、Ｇｂｖａ、Ｇｂｗａに変換する回路である。
【００５９】
図５は、Ｕ相の信号保持回路３４ｕの概略構成図である。この信号保持回路３４ｕの動作を図６のタイムチャートを用いて説明する。インバータ８のＵ相の出力電流Ｉuが、時刻ｔ1から時刻ｔ2まで電流制限値Ｉｍを超えると、Ｕ相の電流判定回路３０ｕからハイレベルのゲートブロック信号Ｇｂｕが時刻ｔ1に出力される。
【００６０】
そして、このハイレベルのゲートブロック信号ＧｂｕがＲＳフリップフロップ（以下、ＲＳ−ＦＦと略記する）３５のセット端子Ｓへ入力されると、このＲＳ−ＦＦ３５はセットされ、出力端子Ｑからハイレベルの新たなゲートブロック信号Ｇｂｕａが出力される。この新たなゲートブロック信号Ｇｂｕａは、ゲート回路１６ａへ入力されると共に、遅延回路３６で一定時間Ｔｄだけ遅延されたのち、時刻ｔ3にて、アンドゲート３７の一端に入力される。このアンドゲート３７の他端には、このＲＳ−ＦＦ３５のセット端子Ｓへ入力されるゲートブロック信号Ｇｂｕが反転回路４１で論理レベルが反転されて入力される。
【００６１】
ゲートブロック信号Ｇｂｕは時刻ｔ2にて、既にローレベルに低下しているので、時刻ｔ3にて、アンドゲート３７は成立する。その結果、アンドゲート３７からハイレベルのリセット信号が、リセット端子Ｒへ入力される。リセット端子Ｒへハイレベルのリセット信号が入力されると、ＲＳ−ＦＦ３５はリセットされ、出力端子Ｑから出力されている新たなゲートブロック信号Ｇｂｕａが時刻ｔ3にてローレベルへ変化（遮断）する。
【００６２】
すなわち、時刻ｔ1にて、Ｕ相の電流判定回路３０ｕから出力された、ゲートブロック信号Ｇｂｕはこのゲートブロック信号Ｇｂｕの出力時刻から一定時間Ｔｄだけ出力状態（ハイレベル状態）を維持した新たなゲートブロック信号Ｇｂｕａとして、ゲート回路１６ａへ入力される。
【００６３】
なお、図５に示すように、反転回路４１とアンドゲート３７をリセット端子Ｒの入力回路に挿入しているので、ゲートブロック信号Ｇｂｕがハイレベル期間は、このＲＳ−ＦＦ３５はリセットされない。
【００６４】
このように、図６に示すように、たとえ、インバータ８のＵ相の出力電流Ｉuが、時刻ｔ1にて、電流制限値Ｉｍを超えて、一旦、Ｕ相の信号保持回路３４ｕから一定時間Ｔｄ経過する前の時刻ｔ2にてインバータ８のＵ相の出力電流Ｉuが電流制限値Ｉｍ以下に低下したとしても、ゲート回路１６ａへ入力される新たなゲートブロック信号Ｇｂｕａはローレベルに変化することはない。
【００６５】
Ｖ相、Ｗ相の各信号保持回路３４ｖ、３４ｗも、Ｕ相の信号保持回路３４ｕと同一動作を行う。
【００６６】
このように構成された第３実施形態の分散型電源システムにおいては、一旦、ゲートブロック信号Ｇｂｕａ、Ｇｂｕａ、Ｇｂｕａが出力されると、出力開始時刻から一定時間Ｔｄ経過するまで出力状態を維持している。したがって、制御系のハンチングを防止できるとともに、出力状態が一定時間Ｔｄ継続するので、過大な出力電流Ｉの変動も確実に抑制できる。
【００６７】
（第４実施形態）
図７は第４実施形態に係わる分散型電源システムの概略構成を示す模式図である。図４に示す第３実施形態の分散型電源システムと同一部分には、同一符号を付して重複する部分の詳細説明を省略する。
【００６８】
この第４実施形態に係わる分散型電源システムにおいては、Ｕ相、Ｖ相、Ｗ相の各相毎に個別に設けられた電流判定回路３０ｕ、３０ｖ、３０ｗとゲート回路１６ａとの間に、各相毎の信号保持回路３９ｕ、３９ｖ、３９ｗが介挿されている。各信号保持回路３９ｕ、３９ｖ、３９ｗは、各電流判定回路３０ｕ、３０ｖ、３０ｗからかゲート回路１６ａへ入力される各相のゲートブロック信号Ｇｂｕ、Ｇｂｖ、Ｇｂｗを、このゲートブロック信号Ｇｂｕ、Ｇｂｖ、Ｇｂｗの出力時刻から一定時間Ｔｄ経過後におけるＰＷＭ同期信号ｂの最初の立上りタイミングまで出力状態（ハイレベル状態）を維持した新たなゲートブロック信号Ｇｂｕｂ、Ｇｂｖｂ、Ｇｂｗｂへ変換する回路である。
【００６９】
図８は、Ｕ相の信号保持回路３９ｕの概略構成図である。図５に示す第４実施形態の分散型電源システムの信号保持回路３４ｕと同一部分には、同一符号が付してある。この信号保持回路３９ｕは、論理回路としてのＲＳ−ＦＦ３５、反転回路４１、及び３入力端子を有するアンドゲート３７ａ、一定時間Ｔｄを計時する計時手段としての遅延回路３６、ＰＷＭ信号作成部１５から供給されたＰＷＭ同期信号ｂの立上りを検出する立上り検出回路３８とで構成されている。
【００７０】
このように構成されたＵ相の信号保持回路３９ｕの動作を、図９に示すタイムチャートを用いて説明する。ＰＷＭ信号作成部１５内において、一定周期Ｔ0の矩形波からなるＰＷＭ同期信号ｂと、このＰＷＭ同期信号ｂに同期する三角波信号ａと、制御演算部１８から入力された電圧指令ＶａとでもってＰＷＭ信号（Ｐu+、Ｐu-）が作成される。
【００７１】
より具体的には、ＰＷＭ信号（Ｐu+、Ｐu-）は、電圧指令Ｖａが三角波信号ａを下回る区間でハイレベルとなる矩形（パルス波形）信号となる。そして、ＰＷＭ信号の各パルス幅は、電圧指令Ｖａが三角波信号ａを切断するレベルに応じて変化する。したがって、隣り合うパルスのローレベルの中間位置がＰＷＭ同期信号ｂの立上りタイミングに一致する。
【００７２】
このＰＷＭ同期信号ｂがＵ相の信号保持回路３９ｕへ送信されて、立上り検出回路３８にて立上りが検出されて、立上り検出信号ｃとして、アンドゲート３７ａの一端に印加される。なお、立上り検出信号ｃのパルス幅は費用に非常に狭い。
【００７３】
インバータ８のＵ相の出力電流Ｉuが、時刻ｔ1にて、電流制限値Ｉｍを超えると、Ｕ相の電流判定回路３０ｕからハイレベルのゲートブロック信号Ｇｂｕが出力される。そして、このハイレベルのゲートブロック信号ＧｂｕがＲＳ−ＦＦ３５のセット端子Ｓへ入力されると、このＲＳ−ＦＦ３５はセットされ、出力端子Ｑからハイレベルの新たなゲートブロック信号Ｇｂｕｂが出力される。同時に、このハイレベルのゲートブロック信号Ｇｂｕは反転回路４１で論理レベルが反転されて、アンドゲート３７ａの他端に印加される、
出力端子Ｑから出力された新たなゲートブロック信号Ｇｂｕbは、ゲート回路１６ａへ入力されると共に、遅延回路３６で一定時間Ｔｄだけ遅延されたのち、時刻ｔ3にて、アンドゲート３７ａのもう一つの端子へ入力される。
【００７４】
アンドゲート３７ａの一端には、ハイレベルの立上り検出信号ｃが一定周期Ｔ0で印加される。アンドゲート３７ａの他端には、時刻ｔ2にて既にハイレベルに戻った、ゲートブロック信号Ｇｂｕbの反転信号が印加されている。さらに、アンドゲート３７ａのもう一つの端子には、遅延回路３６から時刻ｔ3にて出力されたハイレベルのゲートブロック信号Ｇｂｕが印加されているので、立上り検出信号ｃの時刻ｔ6にて、アンドゲート３７ａは成立する。その結果、アンドゲート３７ａのハイレベルの成立信号はリセット端子Ｒへリセット信号として入力される。
【００７５】
リセット端子Ｒへハイレベルのリセット信号が入力されると、ＲＳ−ＦＦ３５はリセットされ、出力端子Ｑから出力されている新たなゲートブロック信号Ｇｂｕｂが時刻ｔ6にてローレベルへ変化（遮断）する。
【００７６】
すなわち、時刻ｔ1にて、Ｕ相の電流判定回路３０ｕから出力された、ゲートブロック信号Ｇｂｕはこのゲートブロック信号Ｇｂｕの出力時刻から一定時間Ｔｄだけ経過した後におけるＰＷＭ同期信号ｂの最初の立上りタイミングまで出力状態（ハイレベル状態）を維持したゲートブロック信号Ｇｂｕｂがゲート回路１６ａへ入力される。
【００７７】
Ｖ相、Ｗ相の各信号保持回路３９ｖ、３９ｗも、Ｕ相の信号保持回路３９ｕと同一動作を行う。
【００７８】
このように構成された第４実施形態の分散型電源システムにおいては、一旦、ゲートブロック信号Ｇｂｕｂ、Ｇｂｖｂ、Ｇｂｗｂが出力されると、出力開始時刻から一定時間Ｔｄ経過した後におけるＰＷＭ同期信号ｂの最初の立上りタイミングまで出力状態（ハイレベル状態）を維持している。
【００７９】
したがって、先に説明した第３実施形態の分散型電源システムと同様に、制御系のハンチングを防止できるとともに、出力状態が一定時間Ｔｄ継続するので、過大な出力電流Ｉの変動も確実に抑制できる。
【００８０】
さらに、一定時間Ｔｄ後におけるＰＷＭ同期信号ｂの立上りタイミングまで当該ゲートブロック信号を出力状態に維持される。このＰＷＭ同期信号ｂの立上りタイミングは、ＰＷＭ信号におけるインバータ８に対する遮断期間を示すローレベル期間である。したがって、ゲートブロック信号の終了したことに起因して高調波が発生することはない。このようにゲートブロック信号の終了をＰＷＭ同期信号の立上りに一致させることによって、高次の高調波の発生を抑制できる。
【００８１】
（第５実施形態）
図１０は第５実施形態に係わる分散型電源システムにおけるＵ相、Ｖ相、Ｗ相の各相毎に個別に設けられた電流判定回路３０ｕ、３０ｖ、３０ｗとゲート回路１６ａとの間に介挿された各相毎の信号保持回路４０ｕ、４０ｖ、４０ｗ（図示せず）のうちＵ層の信号保持回路４０ｕの構成図である。図８に示す第４実施形態の信号保持回路３９ｕと同一部分には、同一符号を付して、重複する部分の詳細説明を省略する。なお、分散型電源システムの全体構成は、図７に示す第４実施形態の分散型電源システムと同じである。
【００８２】
この第５実施形態の信号保持回路４０ｕは、図８に示す第４実施形態の信号保持回路３９ｕにおける計時手段としての遅延回路３６が除去されている。この信号保持回路４０ｕは、論理回路としてのＲＳ−ＦＦ３５、反転回路４１、及び３入力端子を有したアンドゲート３７ａ、ＰＷＭ信号作成部１５から供給されたＰＷＭ同期信号ｂの立上りを検出する立上り検出回路３８とで構成されている。
【００８３】
そして、ＲＳ−ＦＦ３５の出力端子Ｑから出力されるゲートブロック信号Ｇｂｕｂは、次のゲート回路１６ａへ入力されると共に、アンドゲート３７ａの一端に入力される。このアンドゲート３７ａの他端には立上り検出回路３８からの立上り検出信号ｃが印加されている。さらに、このアンドゲート３７ａのもう一つの端子には、このＲＳ−ＦＦ３５のセット端子Ｓ経へ入力されるゲートブロック信号Ｇｂｕが反転回路４１で論理レベルが反転されて入力される。そして、このアンドゲート３７ａの出力信号が、ＲＳ−ＦＦ３５のリセット端子Ｒに印加される。
【００８４】
このように構成されたＵ相の信号保持回路４０ｕの動作を、図１１に示すタイムチャートを用いて説明する。なお、図９に示す第４実施形態のタイムチャートと同一部部分には、同一符号符号を付して、重複する部分の説明を省略する。
【００８５】
インバータ８のＵ相の出力電流Ｉuが、時刻ｔ1にて、電流制限値Ｉｍを超えると、Ｕ相の電流判定回路３０ｕからハイレベルのゲートブロック信号Ｇｂｕが出力される。そして、このハイレベルのゲートブロック信号ＧｂｕがＲＳ−ＦＦ３５のセット端子Ｓへ入力されると、このＲＳ−ＦＦ３５はセットされ、出力端子Ｑからハイレベルの新たなゲートブロック信号Ｇｂｕｂが出力される。この新たなゲートブロック信号Ｇｂｕbは、ゲート回路１６ａへ入力されると共にアンドゲート３７ａの他端へ入力される。
【００８６】
アンドゲート３７ａの一端には、ハイレベルの立上り検出信号ｃが一定周期Ｔ0で印加される。アンドゲート３７の他端には既に、出力端子Ｑから時刻ｔ1にて出力されたハイレベルのゲートブロック信号Ｇｂｕが印加されている。さらに、アンドゲート３７ａのもう一つの他端には、時刻ｔ2にて既にハイレベルに戻った、ゲートブロック信号Ｇｂｕbの反転信号が印加されている。
【００８７】
したがって、反転信号がハイレベリに戻る時刻ｔ2以降における最初の立上り検出信号ｃの時刻ｔ7にて、アンドゲート３７ａは成立する。アンドゲート３７ａのハイレベルの成立信号はリセット端子Ｒへリセット信号として入力される。
【００８８】
リセット端子Ｒへハイレベルのリセット信号が入力されると、ＲＳ−ＦＦ３５はリセットされ、出力端子Ｑから出力されている新たなゲートブロック信号Ｇｂｕｂが時刻ｔ7にてローレベルへ変化（遮断）する。
【００８９】
すなわち、時刻ｔ1にて、Ｕ相の電流判定回路３０ｕから出力された、ゲートブロック信号Ｇｂｕはこのゲートブロック信号Ｇｂｕの出力時刻ｔ1から出力終了ｔ2後におけるＰＷＭ同期信号ｂの最初の立上り時刻ｔ7まで出力状態（ハイレベル状態）を維持したゲートブロック信号Ｇｂｕｂがゲート回路１６ａへ入力される。
【００９０】
Ｖ相、Ｗ相の各信号保持回路４０ｖ、４０ｗも、Ｕ相の信号保持回路４０ｕと同一動作を行う。
【００９１】
このように構成された第５実施形態の分散型電源システムにおいては、一旦、ゲートブロック信号Ｇｂｕｂ、Ｇｂｖｂ、Ｇｂｗｂが出力されると、出力開始時刻から出力終了時刻後におけるＰＷＭ同期信号ｂの最初の立上りタイミングまで出力状態（ハイレベル状態）を維持している。
【００９２】
したがって、先に説明した第４実施形態の分散型電源システムと同様に、ゲートブロック信号の終了をＰＷＭ同期信号の立上りに一致させることによって、高次の高調波の発生を抑制できる。
【図面の簡単な説明】
【００９３】
【図１】第１実施形態に係わる分散型電源システム及びこのシステムに組込まれた電力変換装置の概略構成を示す模式図
【図２】同実施形態の分散型電源システムの「個別運転モード」におけるインバータの出力電流変動とゲートブロック信号とＰＷＭ信号との関係を示す実測図
【図３】第２実施形態に係わる分散型電源システム及びこのシステムに組込まれた電力変換装置の概略構成を示す模式図
【図４】第３実施形態に係わる分散型電源システム及びこのシステムに組込まれた電力変換装置の概略構成を示す模式図
【図５】同第３実施形態の分散型電源システムの電力変換装置に組込まれた信号保持回路を示すブロック図
【図６】同信号保持回路の動作を示すタイムチャート
【図７】第４実施形態に係わる分散型電源システム及びこのシステムに組込まれた電力変換装置の概略構成を示す模式図
【図８】同第４実施形態の分散型電源システムの電力変換装置に組込まれた信号保持回路を示すブロック図
【図９】同信号保持回路の動作を示すタイムチャート
【図１０】第５実施形態の分散型電源システムの電力変換装置に組込まれた信号保持回路を示すブロック図
【図１１】同信号保持回路の動作を示すタイムチャート
【図１２】従来の分散型電源システム及びこのシステムに組込まれた電力変換装置の概略構成を示す模式図
【図１３】同分散型電源システムの電力変換装置に組込まれたインバータの回路構成図
【図１４】同分散型電源システムの「個別運転モード」におけるインバータの出力電流変動とゲートブロック信号とＰＷＭ信号との関係を示す実測図
【符号の説明】
【００９４】
１…三相交流電源、２…三相交流電力系統、３…連系スイッチ、４、９…電力路、５…負荷、６…直流電源、７…電力路、８…インバータ、１１…ダイオード、１２…スイッチング素子、１３…並列回路素子、１４ｕ，１４ｖ，１４ｗ…接続点、１５…ＰＷＭ信号作成部、１６，１６ａ…ゲート回路、１７…電圧計、１８…制御演算回路、１９，３１ｕ，３１ｖ，３１ｗ…電流計、２０…電圧基準値発生回路、２１…電流基準値発生回路、３０ｕ，３０ｖ，３０ｗ…電流判定回路、３２ｕ，３２ｖ，３２ｗ…電流制限値設定回路、３３…減算回路、３４ｕ，３４ｖ，３４ｗ，３９ｕ，３９ｖ，３９ｗ，４０ｕ…信号保持回路、３５…ＲＳ−ＦＦ、３６…遅延回路、３７，３７ａ…アンドゲート、３８…立上り検出回路、４１…反転回路
【図１】
2009124798.tif 000003
【図２】
2009124798.tif 000004
【図３】
2009124798.tif 000005
【図４】
2009124798.tif 000006
【図５】
2009124798.tif 000007
【図６】
2009124798.tif 000008
【図７】
2009124798.tif 000009
【図８】
2009124798.tif 000010
【図９】
2009124798.tif 000011
【図１０】
2009124798.tif 000012
【図１１】
2009124798.tif 000013
【図１２】
2009124798.tif 000014
【図１３】
2009124798.tif 000015
【図１４】
2009124798.tif 000016