(57)【要約】【課題】簡単な回路構成で伝送路に入る信号の両電圧レベルに含まれるノイズを減少させる。【解決手段】入力信号Ｓ１０に含まれるノイズを減少させるノイズリダクション回路であって、入力信号を遅延させる遅延ユニットＤＬ１０と、入力信号と遅延ユニットの出力信号ＤＬＳ１０との論理積を取る論理積ユニット１０と、入力信号と遅延ユニットの出力信号との論理和を取る論理和ユニット１２と、論理積ユニットから出力される第１の出力信号ＡＮＤＳ１０または論理和ユニットから出力される第２の出力信号ＯＲＳ１０の何れか一方を選択して出力する選択ユニットＳＥＬと、を含み、選択ユニットは、選択ユニットの出力信号が第１の電圧レベルの場合に第１の出力信号を出力し、選択ユニットの出力信号が第２の電圧レベルの場合に第２の出力信号を出力する。【選択図】図１
2009124339.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に含まれるノイズを減少させるノイズリダクション回路であって、
前記入力信号を遅延させる遅延ユニットと、
前記入力信号と前記遅延ユニットの出力信号との論理積を取る論理積ユニットと、
前記入力信号と前記遅延ユニットの出力信号との論理和を取る論理和ユニットと、
前記論理積ユニットから出力される第１の出力信号または前記論理和ユニットから出力される第２の出力信号の何れか一方を選択して出力する選択ユニットと、を含み、
前記選択ユニットは、
前記選択ユニットの出力信号が第１の電圧レベルの場合に前記第１の出力信号を出力し、
前記選択ユニットの出力信号が第２の電圧レベルの場合に前記第２の出力信号を出力することを特徴とするノイズリダクション回路。
【請求項２】
請求項１において、
前記論理積ユニットは、前記入力信号と前記遅延ユニットの出力信号が入力されるアンド回路を含み、
前記論理和ユニットは、前記入力信号と前記遅延ユニットの出力信号が入力されるオア回路を含むことを特徴とするノイズリダクション回路。
【請求項３】
請求項１において、
前記論理積ユニットは、
前記入力信号と前記遅延ユニットの出力信号が入力される前段側アンド回路と、
前記前段側アンド回路からの出力信号を遅延させる論理積用遅延ユニットと
前記前段側アンド回路からの出力信号と前記論理積用遅延ユニットの出力信号が入力される後段側アンド回路と、を含み、
前記論理和ユニットは、
前記入力信号と前記遅延ユニットの出力信号が入力される前段側オア回路と、
前記前段側オア回路からの出力信号を遅延させる論理和用遅延ユニットと
前記前段側オア回路からの出力信号と前記論理和用遅延ユニットの出力信号が入力される後段側オア回路と、を含むことを特徴とするノイズリダクション回路。
【請求項４】
請求項１において、
前記論理積ユニットは、
前記入力信号と前記遅延ユニットの出力信号との否定論理積を取る論理積用ナンド回路と、
前記論理積用ナンド回路からの出力信号を遅延させる論理積用遅延ユニットと
前記論理積用ナンド回路からの出力信号と前記論理積用遅延ユニットの出力信号との否定論理和を取る論理積用ノア回路と、を含み、
前記論理和ユニットは、
前記入力信号と前記遅延ユニットの出力信号との否定論理和を取る論理和用ノア回路と、
前記論理和用ノア回路からの出力信号を遅延させる論理和用遅延ユニットと
前記論理和用ノア回路からの出力信号と前記論理和用遅延ユニットの出力信号との否定論理積を取る論理和用ナンド回路と、を含むことを特徴とするノイズリダクション回路。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記選択ユニットは、
入力段となる第１、第２のアンド回路と、出力段となる選択用オア回路と、を含み、
前記第１のアンド回路は、一方の入力端子に前記第１の出力信号が入力され、他方の入力端子に前記選択用オア回路の出力信号の反転信号が入力され、前記第１の出力信号と前記選択用オア回路の出力信号の反転信号との論理積を取って前記選択用オア回路の一方の入力端子へ出力し、
前記第２のアンド回路は、一方の入力端子に前記第２の出力信号が入力され、他方の入力端子に前記選択用オア回路の出力信号が入力され、前記第２の出力信号と前記選択用オア回路の出力信号との論理積を取って前記選択用オア回路の他方の入力端子へ出力し、
前記選択用オア回路は、前記第１のアンド回路の出力信号と前記第２のアンド回路の出力信号との論理和を取って信号を出力することを特徴とするノイズリダクション回路。
【請求項６】
請求項１乃至４のいずれかにおいて、
前記選択ユニットは、
入力段となる第１、第２のアンド回路と、出力段となる選択用ノア回路と、を含み、
前記第１のアンド回路は、一方の入力端子に前記第１の出力信号が入力され、他方の入力端子に前記選択用ノア回路の出力信号が入力され、前記第１の出力信号と前記選択用ノア回路の出力信号との論理積を取って前記選択用ノア回路の一方の入力端子へ出力し、
前記第２のアンド回路は、一方の入力端子に前記第２の出力信号が入力され、他方の入力端子に前記選択用ノア回路の出力信号の反転信号が入力され、前記第２の出力信号と前記選択用ノア回路の出力信号の反転信号との論理積を取って前記選択用ノア回路の他方の入力端子へ出力し、
前記選択用ノア回路は、前記第１のアンド回路の出力信号と前記第２のアンド回路の出力信号との否定論理和を取って信号を出力することを特徴とするノイズリダクション回路。
【請求項７】
請求項１乃至４のいずれかにおいて、
前記選択ユニットは、
入力段となる第１、第２のオア回路と、出力段となる選択用アンド回路と、を含み、
前記第１のオア回路は、一方の入力端子に前記第１の出力信号の反転信号が入力され、他方の入力端子に前記選択用アンド回路の出力信号の反転信号が入力され、前記第１の出力信号の反転信号と前記選択用アンド回路の出力信号の反転信号との論理和を取って前記選択用アンド回路の一方の入力端子へ出力し、
前記第２のオア回路は、一方の入力端子に前記第２の出力信号の反転信号が入力され、他方の入力端子に前記選択用アンド回路の出力信号が入力され、前記第２の出力信号の反転信号と前記選択用アンド回路の出力信号との論理和を取って前記選択用アンド回路の他方の入力端子へ出力し、
前記選択用アンド回路は、前記第１のオア回路の出力信号と前記第２のオア回路の出力信号との論理積を取って信号を出力することを特徴とするノイズリダクション回路。
【請求項８】
請求項１乃至４のいずれかにおいて、
前記選択ユニットは、
入力段となる第１、第２のオア回路と、出力段となる選択用ナンド回路と、を含み、
前記第１のオア回路は、一方の入力端子に前記第１の出力信号の反転信号が入力され、他方の入力端子に前記選択用ナンド回路の出力信号が入力され、前記第１の出力信号の反転信号と前記選択用ナンド回路の出力信号との論理和を取って前記選択用ナンド回路の一方の入力端子へ出力し、
前記第２のオア回路は、一方の入力端子に前記第２の出力信号の反転信号が入力され、他方の入力端子に前記選択用ナンド回路の出力信号の反転信号が入力され、前記第２の出力信号の反転信号と前記選択用ナンド回路の出力信号の反転信号との論理和を取って前記選択用ナンド回路の他方の入力端子へ出力し、
前記選択用ナンド回路は、前記第１のオア回路の出力信号と前記第２のオア回路の出力信号との否定論理積を取って信号を出力することを特徴とするノイズリダクション回路。
【請求項９】
請求項１乃至８のいずれかにおいて、
前記遅延ユニットは、複数の遅延素子が直列に接続されることによって構成されることを特徴とするノイズリダクション回路。
【請求項１０】
請求項１乃至９のいずれかに記載のノイズリダクション回路と、
前記ノイズリダクション回路によりノイズが減少された信号に基づいて動作するデバイスと、
を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ノイズリダクション回路、および電子機器等に関する。
【背景技術】
【０００２】
近年におけるプリンタ等の画像処理装置やデジタルカメラ、電子手帳、電子辞書、或いは携帯型情報端末等の種々の電子機器の高性能化に伴い、制御信号や画像信号等の各種信号を伝達する際に、より高い精度が求められる。これら電子機器類の信号の伝達の際に、通信ケーブル等の伝送路の特性や外部環境等の影響を受けて、元の信号に含まれていなかった余分な信号成分がノイズとして付加されて伝達されることがある。このようなノイズが信号に付加されて伝達されると、本来の信号の伝達により出力される所望の性能が得られなくなり、当該電子機器類に誤動作の発生等と言った不具合が生じることが問題となっていた。
【０００３】
このようなノイズが信号に加わった場合の誤動作を防止するために、内部パルス生成回路がクロック端子からノイズを受けた場合に、内部パルス信号を生成し、ノイズ変化打消回路が当該内部パルス信号に応じて、内部同期信号のノイズによる論理変化を打ち消すようにパルス信号を発生させる従来技術が特許文献１に開示されている。
【特許文献１】特開平６−０６０６７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記の特許文献１に開示された従来技術では、ノイズによる論理変化を打ち消すようにパルス信号を発生させることにより、ノイズによる誤動作を防止するものであり、ノイズ自体を減少させるものではない。また、当該従来技術は、入力信号が高電圧側と低電圧側の２つ電圧レベル（以下、それぞれの電圧レベルを高電圧側レベル、低電圧側レベルと称する。）を往復する波形のデジタル信号の場合に、当該デジタル信号の高電圧側・低電圧側の何れか一方の電圧レベルの信号のノイズのリダクションを実行するに止まっている。換言すると、当該従来技術では、デジタル信号の高・低の両電圧レベルのノイズ（以下、それぞれの電圧レベルのノイズを高電圧側ノイズ、低電圧側ノイズと称する。）のリダクションが実行されない。すなわち、ノイズリダクションが実行される一方の電圧レベルと異なる他方の電圧レベルのノイズが信号に含まれたままの状態となり、信号に含まれるノイズの減少が不十分であった。
【０００５】
本発明に係る幾つかの態様によれば、簡単な回路構成で伝送路に入る信号の両電圧レベルに含まれるノイズが減少される。
【課題を解決するための手段】
【０００６】
本発明は、入力信号に含まれるノイズを減少させるノイズリダクション回路であって、入力信号を遅延させる遅延ユニットと、入力信号と遅延ユニットの出力信号との論理積を取る論理積ユニットと、入力信号と遅延ユニットの出力信号との論理和を取る論理和ユニットと、論理積ユニットから出力される第１の出力信号または論理和ユニットから出力される第２の出力信号の何れか一方を選択して出力する選択ユニットと、を含み、選択ユニットは、選択ユニットの出力信号が第１の電圧レベルの場合に第１の出力信号を出力し、選択ユニットの出力信号が第２の電圧レベルの場合に第２の出力信号を出力することを特徴とするノイズリダクション回路に関係する。
【０００７】
本発明のノイズリダクション回路によれば、低電圧側ノイズの減少に優れた特性を有する論理積ユニットと、高電圧側ノイズの減少に優れた特性を有する論理和ユニットを並列させて、出力段側に設けられる選択ユニットの出力信号の電圧レベルに基づいて、選択ユニットが何れか一方の出力信号を選択して出力する。このように、信号の電圧レベルに応じてノイズの減少特性が相反する２つの論理回路を並列させて、出力信号の電圧レベルに基づいて、ノイズ減少の優れた方の論理ユニットからの出力信号が出力される。このため、高電圧側ノイズおよび低電圧側ノイズが重畳された信号が入力されると、出力信号の電圧レベルに応じて、当該電圧レベルでのノイズ減少効率の良い方の論理ユニットからの出力信号が選択ユニットから出力されるので、信号の両電圧レベルに重畳されるノイズを効率よく減少させられる。また、論理積ユニットと論理和ユニットが使用する遅延ユニットを共有する構成とするので、回路規模を縮小させた上で信号の両電圧レベルに重畳されるノイズを効率よく減少可能とする。
【０００８】
このとき、本発明では、論理積ユニットは、入力信号と遅延ユニットの出力信号が入力されるアンド回路を含み、論理和ユニットは、入力信号と遅延ユニットの出力信号が入力されるオア回路を含むこととしてもよい。
【０００９】
このようにすれば、アンド回路による入力信号と遅延ユニットの出力信号との論理積を取ることによる低電圧側ノイズの減少と、オア回路による入力信号と遅延ユニットの出力信号との論理和を取ることによる高電圧側ノイズの減少がそれぞれの論理ユニットで実行される。このため、信号の両電圧レベルに重畳されるノイズを効率よく減少させられる。
【００１０】
また、本発明では、論理積ユニットは、入力信号と遅延ユニットの出力信号が入力される前段側アンド回路と、前段側アンド回路からの出力信号を遅延させる論理積用遅延ユニットと、前段側アンド回路からの出力信号と論理積用遅延ユニットの出力信号が入力される後段側アンド回路と、を含み、論理和ユニットは、入力信号と遅延ユニットの出力信号が入力される前段側オア回路と、前段側オア回路からの出力信号を遅延させる論理和用遅延ユニットと、前段側オア回路からの出力信号と論理和用遅延ユニットの出力信号が入力される後段側オア回路と、を含むこととしてもよい。
【００１１】
このようにすれば、論理積ユニットおよび論理和ユニットにおいて、入力された信号が選択ユニットに入力されるまでに経由するタップ数が増える。このため、入力信号に重畳されたノイズのパルス数が多い場合でも、論理積ユニットにおける低電圧側ノイズの減少および論理和ユニットにおける高電圧側ノイズの減少のそれぞれがより確実に実行されてから選択ユニットで出力信号が選択される。従って、入力信号に重畳されたノイズのパルス数が多い場合でも、信号の両電圧レベルに重畳されるノイズをより確実に減少させられる。
【００１２】
また、本発明では、論理積ユニットは、入力信号と遅延ユニットの出力信号との否定論理積を取る論理積用ナンド回路と、論理積用ナンド回路からの出力信号を遅延させる論理積用遅延ユニットと、論理積用ナンド回路からの出力信号と前記論理積用遅延ユニットの出力信号との否定論理和を取る論理積用ノア回路と、を含み、論理和ユニットは、入力信号と遅延ユニットの出力信号との否定論理和を取る論理和用ノア回路と、論理和用ノア回路からの出力信号を遅延させる論理和用遅延ユニットと、論理和用ノア回路からの出力信号と論理和用遅延ユニットの出力信号との否定論理積を取る論理和用ナンド回路と、を含むこととしてもよい。
【００１３】
このようにすれば、論理積ユニットと論理和ユニットをそれぞれ相反する否定論理回路をカスケード接続させて構成されるので、論理積ユニットおよび論理和ユニットにおいて、入力された信号が選択ユニットに入力されるまでに経由するタップ数が増える。このため、入力信号に含まれる両電圧レベル側のノイズをより確実に多く減少できる。
【００１４】
このとき、本発明では、選択ユニットは、入力段となる第１、第２のアンド回路と、出力段となる選択用オア回路と、を含み、第１のアンド回路は、一方の入力端子に第１の出力信号が入力され、他方の入力端子に選択用オア回路の出力信号の反転信号が入力され、第１の出力信号と選択用オア回路の出力信号の反転信号との論理積を取って選択用オア回路の一方の入力端子へ出力し、第２のアンド回路は、一方の入力端子に第２の出力信号が入力され、他方の入力端子に選択用オア回路の出力信号が入力され、第２の出力信号と選択用オア回路の出力信号との論理積を取って選択用オア回路の他方の入力端子へ出力し、選択用オア回路は、第１のアンド回路の出力信号と第２のアンド回路の出力信号との論理和を取って信号を出力し、選択用オア回路の出力信号が選択ユニットの出力信号として出力されることとしてもよい。
【００１５】
また、本発明では、選択ユニットは、入力段となる第１、第２のアンド回路と、出力段となる選択用ノア回路と、を含み、第１のアンド回路は、一方の入力端子に第１の出力信号が入力され、他方の入力端子に選択用ノア回路の出力信号が入力され、第１の出力信号と選択用ノア回路の出力信号との論理積を取って選択用ノア回路の一方の入力端子へ出力し、第２のアンド回路は、一方の入力端子に第２の出力信号が入力され、他方の入力端子に選択用ノア回路の出力信号の反転信号が入力され、第２の出力信号と選択用ノア回路の出力信号の反転信号との論理積を取って選択用ノア回路の他方の入力端子へ出力し、選択用ノア回路は、第１のアンド回路の出力信号と第２のアンド回路の出力信号との否定論理和を取って信号を出力し、選択用ノア回路の出力信号の反転信号が選択ユニットの出力信号として出力されることとしてもよい。
【００１６】
さらに、本発明では、選択ユニットは、入力段となる第１、第２のオア回路と、出力段となる選択用アンド回路と、を含み、第１のオア回路は、一方の入力端子に第１の出力信号の反転信号が入力され、他方の入力端子に選択用アンド回路の出力信号の反転信号が入力され、第１の出力信号の反転信号と選択用アンド回路の出力信号の反転信号との論理和を取って選択用アンド回路の一方の入力端子へ出力し、第２のオア回路は、一方の入力端子に第２の出力信号の反転信号が入力され、他方の入力端子に選択用アンド回路の出力信号が入力され、第２の出力信号の反転信号と選択用アンド回路の出力信号との論理和を取って選択用アンド回路の他方の入力端子へ出力し、選択用アンド回路は、第１のオア回路の出力信号と第２のオア回路の出力信号との論理積を取って信号を出力し、選択用アンド回路の出力信号の反転信号が選択ユニットの出力信号として出力されることとしてもよい。
【００１７】
また、本発明では、選択ユニットは、入力段となる第１、第２のオア回路と、出力段となる選択用ナンド回路と、を含み、第１のオア回路は、一方の入力端子に第１の出力信号の反転信号が入力され、他方の入力端子に選択用ナンド回路の出力信号が入力され、第１の出力信号の反転信号と選択用ナンド回路の出力信号との論理和を取って選択用ナンド回路の一方の入力端子へ出力し、第２のオア回路は、一方の入力端子に第２の出力信号の反転信号が入力され、他方の入力端子に選択用ナンド回路の出力信号の反転信号が入力され、第２の出力信号の反転信号と選択用ナンド回路の出力信号の反転信号との論理和を取って選択用ナンド回路の他方の入力端子へ出力し、選択用ナンド回路は、第１のオア回路の出力信号と第２のオア回路の出力信号との否定論理積を取って信号を出力し、選択用ナンド回路の出力信号が選択ユニットの出力信号として出力されることとしてもよい。
【００１８】
上述したようにすれば、選択ユニットは、選択ユニットからの出力信号が第１の電圧レベルの場合は、低電圧側ノイズの減少に優れた特性を有する論理積ユニットからの出力信号を選択して出力させ、出力信号が第２の電圧レベルの場合は、高電圧側ノイズの減少に優れた特性を有する論理和ユニットからの出力信号を選択して出力させることができる。このため、ノイズリダクション回路の出力信号を両電圧レベルに重畳されるノイズを減少させた信号として出力可能となる。
【００１９】
また、本発明では、遅延ユニットは、複数の遅延素子が直列に接続されることによって構成されることとしてもよい。
【００２０】
このようにすれば、遅延ユニットによって前段からの入力信号の遅延量を所望の大きさに調整することができるので、様々なノイズのパルス幅に対応して、信号に含まれるノイズを減少させることが可能となる。
【００２１】
また、本発明は、上記のいずれかに記載のノイズリダクション回路と、このノイズリダクション回路によりノイズが減少された信号に基づいて動作するデバイスと、を含むことを特徴とする電子機器に関係する。
【００２２】
本発明のノイズリダクション回路を含む電子機器によれば、信号に含まれる両電圧レベル側のノイズが当該ノイズリダクション回路で減少されるようになるので、電子機器に備わる各デバイスに出力される信号にノイズが含まれることによって当該デバイスの誤動作が発生することを抑制できる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の好適な実施の形態について詳細に説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００２４】
１．１．第１の構成例
図１に、本実施形態のノイズリダクション回路の第１の構成例を示す。本実施形態のノイズリダクション回路は、通信ケーブル等の伝送路からの入力信号を受信するインターフェース部等に設けられ、遅延ユニットＤＬ１０、論理積ユニット１０、論理和ユニット１２、および選択ユニットＳＥＬを含む構成である。本構成例では、図１に示すように、論理積ユニット１０と論理和ユニット１２が１つの遅延ユニットＤＬ１０を共有するように並列されて設けられ、これらの論理ユニット１０、１２から出力される信号が選択ユニットＳＥＬに入力される。なお、本実施形態のノイズリダクション回路は、図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００２５】
遅延ユニットＤＬ１０は、入力信号Ｓ１０を遅延させる機能を有し、その出力信号ＤＬＳ１０は、論理積ユニット１０および論理和ユニット１２に入力される。遅延ユニットＤＬ１０は、入力信号Ｓ１０の遅延量を所望の大きさに調整可能とするために、図２に示すように、遅延素子として例えば、複数のインバータＩＮＶ１、ＩＮＶ２、…ＩＮＶｎが直列に接続されることによって構成される。本構成例においては、例えば、遅延ユニットＤＬ１０による遅延量は、所望のノイズのパルス幅よりも大きな遅延量に調整する。このように、遅延ユニットＤＬ１０を複数のインバータＩＮＶ１、ＩＮＶ２、…、ＩＮＶｎを直列接続させることによって、入力信号Ｓ１０の遅延量を所望の大きさに調整することができる。このため、様々なノイズのパルス幅に対応して、入力信号Ｓ１０に含まれるノイズを減少させることが可能となる。なお、遅延ユニットＤＬ１０は、図２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。また、後述する本発明のノイズリダクション回路の他の構成例に含まれる遅延ユニットも、上述した本構成例の遅延ユニットと同様の構成とする。
【００２６】
論理積ユニット１０は、入力信号Ｓ１０と遅延ユニットＤＬ１０の出力信号ＤＬＳ１０との論理積を取り、その出力信号ＡＮＤＳ１０（広義には、第１の出力信号）を選択ユニットＳＥＬに出力する。本構成例では、論理積ユニット１０は、入力信号Ｓ１０と遅延ユニットＤＬ１０の出力信号ＤＬＳ１０が入力されるアンド回路ＡＮＤ１０を含む構成である。そして、アンド回路ＡＮＤ１０で入力信号Ｓ１０と遅延ユニットＤＬ１０の出力信号ＤＬＳ１０の論理積を取って、その論理積の出力結果となる信号ＡＮＤＳ１０が選択ユニットＳＥＬに出力される。
【００２７】
論理和ユニット１２は、入力信号Ｓ１０と遅延ユニットＤＬ１０の出力信号ＤＬＳ１０との論理和を取り、その出力信号ＯＲＳ１０（広義には、第２の出力信号）を選択ユニットＳＥＬに出力する。本構成例では、論理和ユニット１２は、入力信号Ｓ１０と遅延ユニットＤＬ１０の出力信号ＤＬＳ１０が入力されるオア回路ＯＲ１０を含む構成である。そして、オア回路ＯＲ１０で入力信号Ｓ１０と遅延ユニットＤＬ１０の出力信号ＤＬＳ１０の論理和を取って、その論理和の出力結果となる信号ＯＲＳ１０が選択ユニットＳＥＬに出力される。
【００２８】
選択ユニットＳＥＬは、論理積ユニット１０からの出力信号ＡＮＤＳ１０または論理和ユニット１２からの出力信号ＯＲＳ１０の何れか一方を選択ユニットＳＥＬの出力信号Ｓ１２の電圧レベルに基づいて選択して出力する。選択ユニットＳＥＬは、選択ユニットＳＥＬの出力信号Ｓ１２が低電圧側レベル（広義には、第１の電圧レベル）の場合に論理積ユニット１０の出力結果となる信号ＡＮＤＳ１０を選択し、選択ユニットＳＥＬの出力信号Ｓ１２が高電圧側レベル（広義には、第２の電圧レベル）の場合に論理和ユニット１２の出力結果となる信号ＯＲＳ１０を選択する。なお、選択ユニットＳＥＬの構成の詳細については、後述する。
【００２９】
以上説明した本構成例のノイズリダクション回路において、入力信号Ｓ１０が高電圧側レベルと低電圧側レベルの２つ電圧レベルを往復するデジタル信号であり、当該デジタル信号Ｓ１０に高電圧側ノイズＮＺＨ１０および低電圧側ノイズＮＺＬ１０の双方が重畳された状態で入力された場合を想定する。
【００３０】
この場合、論理和ユニット１２では、図３に示すように、入力信号Ｓ１０と、この入力信号Ｓ１０を遅延ユニットＤＬ１０で遅延させた信号ＤＬＳ１０との論理和がオア回路ＯＲ１０で取られる。このように、オア回路ＯＲ１０で論理和が取られることによって、図３のＡ１に示すように、高電圧側ノイズＮＺＨ１０のパルス数が減少する一方、図３のＡ２に示すように、低電圧側ノイズＮＺＬ１２のパルス数が増加する。すなわち、論理和ユニット１２では、入力信号Ｓ１０は、高電圧側ノイズＮＺＨ１０のパルス数が減少した信号ＯＲＳ１０として出力される。換言すると、論理和ユニット１２は、高電圧側ノイズＮＺＨ１０の減少に優れた特性を有する。
【００３１】
一方、論理積ユニット１０では、図３に示すように、入力信号Ｓ１０と、この入力信号Ｓ１０を遅延ユニットＤＬ１０で遅延させた信号ＤＬＳ１０との論理積がアンド回路ＡＮＤ１０で取られる。このように、アンド回路ＡＮＤ１０で論理積が取られることによって、図３のＡ３に示すように、低電圧側ノイズＮＺＬ１０のパルス数が減少する一方、図３のＡ４に示すように、高電圧側ノイズＮＺＨ１０のパルス数が増加する。すなわち、論理積ユニット１０では、入力信号Ｓ１０は、低電圧側ノイズＮＺＬ１０のパルス数が減少した信号ＡＮＤＳ１０として出力される。換言すると、論理積ユニット１０は、低電圧側ノイズＮＺＬ１０の減少に優れた特性を有する。
【００３２】
その後、論理積ユニット１０および論理和ユニット１２から出力された信号ＡＮＤＳ１０、ＯＲＳ１０が出力段側に設けられる選択ユニットＳＥＬに入力される。選択ユニットＳＥＬでは、選択ユニットＳＥＬの出力信号Ｓ１２の電圧レベルに基づいて、論理積ユニット１０から出力された信号ＡＮＤＳ１０、または論理和ユニット１２から出力された信号ＯＲＳ１０の何れか一方の信号を選択して出力する。
【００３３】
本構成例では、選択ユニットＳＥＬは、選択ユニットＳＥＬの出力信号Ｓ１２の電圧レベルが低電圧側レベルの場合は、低電圧側ノイズＮＺＬ１０の減少に優れた特性を有する論理積ユニット１０からの出力信号ＡＮＤＳ１０を選択して出力させる。一方、選択ユニットＳＥＬの出力信号Ｓ１２が高電圧側レベルの場合には、選択ユニットＳＥＬは、高電圧側ノイズＮＺＨ１０の減少に優れた特性を有する論理和ユニット１２からの出力信号ＯＲＳ１０を選択して出力させる。すなわち、選択ユニットＳＥＬでは、出力信号Ｓ１２の電圧レベルに応じて、当該電圧レベルでのノイズ減少効率の良い方の論理ユニットからの出力信号が選択される。このため、選択ユニットＳＥＬの出力信号Ｓ１２は、図３のＡ５およびＡ６に示すように、高電圧側ノイズＮＺＨ１０および低電圧側ノイズＮＺＬ１０が減少された信号となる。
【００３４】
以上説明したように、ノイズリダクション回路を本構成例とすることによって、高電圧側ノイズＮＺＨ１０および低電圧側ノイズＮＺＬ１０が重畳された信号Ｓ１０が入力された場合でも、選択ユニットＳＥＬからの出力信号Ｓ１２の電圧レベルに応じて、当該電圧レベルでのノイズ減少効率の良い方の論理ユニットからの出力信号が選択ユニットＳＥＬから出力される。このため、信号の両電圧レベルに重畳されるノイズを効率よく減少させられる。
【００３５】
１．２．第１の構成例の比較例
次に、本実施形態のノイズリダクション回路の第１の構成例を創作するために検討した比較例について、図面を使用しながら説明する。図４に示す比較例１の論理ユニット１０ａは、図１に示す第１の構成例における論理積ユニット１０のアンド回路ＡＮＤ１０と遅延ユニットＤＬ１０が設けられている構成となっている。この比較例１の論理ユニット１０ａでは、図４のＡ７に示すように、低電圧側ノイズＮＺＬ１０のパルス数は、減少するものの、Ａ８に示すように、高電圧側ノイズＮＺＨ１０のパルス数は、増加してしまう。換言すると、アンド回路ＡＮＤ１０と遅延ユニットＤＬ１０を含む論理ユニット１０ａは、低電圧側ノイズＮＺＬ１０の減少に優れた特性を有することが分かる。
【００３６】
次に、図５に示す比較例２の論理ユニット１０ｂは、図１に示す第１の構成例における論理和ユニット１０のオア回路ＯＲ１０と遅延ユニットＤＬ１０が設けられている構成となっている。この比較例２の論理ユニット１０ｂでは、図５のＡ９に示すように、高電圧側ノイズＮＺＨ１０のパルス数は、減少するものの、Ａ１０に示すように、低電圧側ノイズＮＺＬ１０のパルス数は、増加してしまう。換言すると、オア回路ＯＲ１０と遅延ユニットＤＬ１０を含む論理ユニット１０ｂは、高電圧側ノイズＮＺＨ１０の減少に優れた特性を有することが分かる。
【００３７】
また、図６に示す比較例３の論理ユニット１０ｃは、上述した比較例２の論理ユニット１０ｂを入力段側に、その後段側に２つの比較例１の論理ユニット１０ａをカスケード接続させた構成となっている。この比較例３の論理ユニット１０ｃでは、まず、前段側に有する論理和ユニット１０ｂにおいて、入力信号Ｓ１０と、遅延ユニットＤＬ１０ｂの出力信号ＤＬＳ１０ｂとの論理和がオア回路ＯＲ１０ｂで取られる。このように、オア回路ＯＲ１０で論理和が取られることによって、図７のＡ１１に示すように、高電圧側ノイズＮＺＨ１０のパルス数が減少し、図７のＡ１２に示すように、低電圧側ノイズＮＺＬ１０のパルス数が増加した信号Ｓ１０ｂとして、論理ユニット１０ｂから出力される。
【００３８】
その後、後続の論理ユニット１０ａ1では、前段の論理ユニット１０ｂからの入力信号Ｓ１０ｂと遅延ユニットＤＬ１０ａ1の出力信号ＤＬＳ１０ａ1との論理積がアンド回路ＡＮＤ１０ａ1で取られると、図７のＡ１３に示すように、信号Ｓ１０ａ1に含まれる低電圧側ノイズＮＺＬ１０のパルス数がさらに減少して出力される。そして、さらに後続の論理ユニット１０ａ2では、入力信号Ｓ１０ａ2と、遅延ユニットＤＬ１０ａ2の出力信号ＤＬＳ１０ａ2との論理積がアンド回路ＡＮＤ１０ａ2で取られると、図７のＡ１４に示すように、低電圧側ノイズＮＺＬ１０のパルス数がさらに減少して出力される。このようにして、比較例３でも、入力信号Ｓ１０に重畳された高電圧側ノイズＮＺＨ１０および低電圧側ノイズＮＺＬ１０を減少させられる。
【００３９】
しかしながら、比較例３では、それぞれの論理ユニットごとに遅延ユニットが含まれる構成となっているので、本実施形態の第１の構成例のノイズリダクション回路よりも回路規模が大きくなってしまう。換言すると、本実施形態の第１の構成例のノイズリダクション回路は、論理積ユニット１０と論理和ユニット１２が使用する遅延ユニットＤＬ１０を共有する構成とするので、回路規模を縮小させた上で信号の両電圧レベルに重畳されるノイズを効率よく減少できるようになる。
【００４０】
以上の比較例１〜３の特性および課題を元に、本実施形態の第１の構成例のノイズリダクション回路は、信号の電圧レベルに応じてノイズの減少特性が相反する２つの論理ユニットが遅延ユニットを共有させて並列し、選択ユニットの出力信号の電圧レベルに基づいて、選択ユニットが何れか一方の出力信号を選択して出力する構成とした。このため、回路規模を縮小させながら、信号の両電圧レベルに重畳されるノイズを効率よく減少できるようになる。
【００４１】
２．１．第２の構成例
図８に、本実施形態のノイズリダクション回路の第２の構成例を示す。本実施形態のノイズリダクション回路は、両電圧レベルのノイズの減少量を増加させるために、論理積ユニット２０および論理和ユニット２２において、アンド回路ＡＮＤ２０、ＡＮＤ２１、およびオア回路ＯＲ２０、ＯＲ２１をそれぞれ２つカスケード接続させた構成とした。
【００４２】
論理積ユニット２０は、前段側アンド回路２０と後段側アンド回路ＡＮＤ２１がカスケード接続される構成である。前段側アンド回路２０は、入力信号Ｓ２０と遅延ユニットＤＬ２０の出力信号ＤＬＳ２０が入力されて、これらの信号Ｓ２０、ＤＬＳ２０の論理積を取る。一方、後段側アンド回路ＡＮＤ２１は、前段側アンド回路２０の出力信号ＡＮＤＳ２０と、この信号ＡＮＤＳ２０を遅延させる論理積用遅延ユニットＤＬ２１の出力信号ＤＬＳ２１が入力されて、これらの信号ＡＮＤＳ２０、ＤＬＳ２１の論理積を取る。
【００４３】
論理和ユニット２２は、前段側オア回路ＯＲ２０と後段側オア回路ＯＲ２１がカスケード接続される構成である。前段側オア回路ＯＲ２０は、入力信号Ｓ２０と遅延ユニットＤＬ２０の出力信号ＤＬＳ２０が入力されて、これらの信号Ｓ２０、ＤＬＳ２０の論理和を取る。一方、後段側オア回路ＯＲ２１は、前段側オア回路ＯＲ２０の出力信号ＯＲＳ２０と、論理和用遅延ユニットＤＬ２２の出力信号ＤＬＳ２２が入力されて、これらの信号ＯＲＳ２０、ＤＬＳ２２の論理和を取る。
【００４４】
その後、論理積ユニット２０および論理和ユニット２２から出力された信号ＡＮＤＳ２１、ＯＲＳ２１が出力段側に設けられる選択ユニットＳＥＬに入力される。選択ユニットＳＥＬでは、第１の構成例と同様に、選択ユニットＳＥＬの出力信号Ｓ２２の電圧レベルに基づいて、論理積ユニット２０から出力された信号ＡＮＤＳ２１、または論理和ユニット２２から出力された信号ＯＲＳ２１の何れか一方の信号を選択して出力する。
【００４５】
本構成例では、第１の構成例と同様に、選択ユニットＳＥＬは、選択ユニットＳＥＬの出力信号Ｓ２２の電圧レベルが低電圧側レベルの場合は、低電圧側ノイズＮＺＬ２０の減少に優れた特性を有する論理積ユニット２０からの出力信号ＡＮＤＳ２１を選択して出力させる。一方、選択ユニットＳＥＬの出力信号Ｓ２２が高電圧側レベルの場合には、選択ユニットＳＥＬは、高電圧側ノイズＮＺＨ２０の減少に優れた特性を有する論理和ユニット２２からの出力信号ＯＲＳ２１を選択して出力させる。すなわち、選択ユニットＳＥＬでは、出力信号Ｓ２２の電圧レベルに応じて、当該電圧レベルでのノイズ減少効率の良い方の論理ユニットからの出力信号が出力される。このため、選択ユニットＳＥＬの出力信号Ｓ２２は、低電圧側ノイズＮＺＬ２０および高電圧側ノイズＮＺＨ２０が減少された信号となる。
【００４６】
特に、本構成例では、論理積ユニット２０および論理和ユニット２２において、入力された信号が選択ユニットＳＥＬに入力されるまでに経由するタップ数が増える。このため、入力信号Ｓ２０に重畳されたノイズのパルス数が多い場合でも、論理積ユニット２０における低電圧側ノイズＮＺＬ２０および論理和ユニット２２における高電圧側ノイズＮＺＨ２０をより多く減少させてから、選択ユニットＳＥＬで出力信号が選択される。従って、入力信号Ｓ２０に重畳されたノイズのパルス数が多い場合でも、信号の両電圧レベルに重畳されるノイズをより確実に減少させられる。
【００４７】
２．２．第２の構成例の比較例
次に、本実施形態のノイズリダクション回路の第２の構成例を創作するために検討した比較例について、図面を使用しながら説明する。図９に示す比較例４の論理ユニット２０ｃでは、図４に示す比較例１の論理ユニット１０ａが２つカスケード接続させる構成となっており、タップ数が増えている。このような構成とすることによって、入力信号Ｓ２０に含まれるノイズのパルスが遅延ユニットＤＬ２０ａの遅延量とほぼ同じタイミングで立て続けに含まれる場合でも、Ｂ１に示すように、低電圧側ノイズＮＺＬ２０のパルス数が減少され、Ｂ２に示すように、高電圧側ノイズＮＺＨ２０のパルス数が増えた信号Ｓ２０ａが論理ユニット２０ａから出力される。そして、この信号Ｓ２０ａが後段側の論理ユニット２０ｂへ入力されると、Ｂ３に示すように、信号Ｓ２０ａに残存された低電圧側ノイズＮＺＬ２０のパルス数がさらに減少され、かつＢ４に示すように、高電圧側ノイズＮＺＨ２０のパルス数がさらに増加して出力される。換言すると、比較例４の論理ユニット２０ｃは、比較例１の論理ユニット１０ａの低電圧側ノイズＮＺＬ１０の減少の優れた特性をさらに向上させるものとなる。
【００４８】
図１０に示す比較例５の論理ユニット２０ｄは、図５に示す比較例２の論理ユニット１０ｂが２つカスケード接続させる構成となっており、タップ数が増えている。このような構成とすることにより、入力信号Ｓ２０のノイズが遅延ユニット２０ａの遅延量とほぼ同じタイミングで立て続けに含まれる場合でも、図１０のＢ５に示すように、高電圧側ノイズＮＺＨ２０のパルス数が減少され、Ｂ６に示すように、低電圧側ノイズＮＺＬ２０のパルス数が増えた信号Ｓ２２ａが論理ユニット２２ａから出力される。そして、この信号Ｓ２２ａが後段側の論理ユニット２２ｂへ入力されると、Ｂ７に示すように、信号Ｓ２０ａに残存された高電圧側ノイズＮＺＨ２０のパルス数がさらに減少され、かつＢ８に示すように、低電圧側ノイズＮＺＬ２０のパルス数がさらに増加して出力される。換言すると、比較例５の論理ユニット２０ｄは、比較例２の論理ユニット１０ｂの高電圧側ノイズＮＺＨ１０の減少の優れた特性をさらに向上させるものとなる。
【００４９】
以上の比較例４および５の特性を元に、本実施形態の第２の構成例のノイズリダクション回路は、両電圧レベルのノイズの減少量を増加させるために、論理積ユニット２０を２つのアンド回路ＡＮＤ２０、ＡＮＤ２１をカスケード接続させ、かつ論理和ユニット２２を２つのオア回路ＯＲ２０、ＯＲ２１をカスケード接続させた構成とした。そして、信号の電圧レベルに応じてノイズの減少特性が相反するこれら２つの論理ユニット２０、２２が遅延ユニットＤＬ２０を共有させて並列し、選択ユニットＳＥＬの出力信号Ｓ２２の電圧レベルに基づいて、選択ユニットＳＥＬが何れか一方の出力信号を選択して出力する構成とした。このため、第２の構成例のノイズリダクション回路では、論理積ユニット２０および論理和ユニット２２において、入力された信号が選択ユニットＳＥＬに入力されるまでに経由するタップ数が増えるので、両電圧レベルのノイズの減少量を増加させた上で、信号の両電圧レベルに重畳されるノイズを効率よく減少できるようになる。
【００５０】
３．１．第３の構成例
図１１に、本実施形態のノイズリダクション回路の第３の構成例を示す。本実施形態のノイズリダクション回路は、両電圧レベルのノイズの減少量を増加させるために、論理積ユニット３０をナンド回路ＮＡＮＤ３０とノア回路ＮＯＲ３１、論理和ユニット３２をノア回路ＮＯＲ３０とナンド回路ＮＡＮＤ３１をそれぞれカスケード接続させた構成とする。
【００５１】
論理積ユニット３０は、前段側の論理積用ナンド回路ＮＡＮＤ３０と、後段側の論理積用ノア回路ＮＯＲ３１がカスケード接続される構成であり、タップ数が増えている。論理積用ナンド回路ＮＡＮＤ３０は、入力信号Ｓ３０と遅延ユニットＤＬ３０の出力信号ＤＬＳ３０が入力されて、これらの信号Ｓ３０、ＤＬＳ３０の否定論理積を取る。一方、論理積用ノア回路ＮＯＲ３１は、論理積用ナンド回路ＮＡＮＤ３０からの出力信号ＮＡＮＤＳ３０と論理積用遅延ユニットＤＬ３１の出力信号ＤＬＳ３１が入力されて、これらの信号ＮＡＮＤＳ３０、ＤＬＳ３１の否定論理和を取る。
【００５２】
論理和ユニット３２は、前段側の論理和用ノア回路ＮＯＲ３０と、後段側の論理和用ナンド回路ＮＡＮＤ３１がカスケード接続される構成であり、タップ数が増えている。論理和用ノア回路ＮＯＲ３０は、入力信号Ｓ３０と遅延ユニットＤＬ３０の出力信号ＤＬＳ３０が入力されて、これらの信号Ｓ３０、ＤＬＳ３０の否定論理和を取る。一方、論理和用ナンド回路ＮＡＮＤ３１は、論理和用ノア回路ＮＯＲ３０からの出力信号ＮＯＲＳ３０と論理和用遅延ユニットＤＬ３２の出力信号ＤＬＳ３２が入力されて、これらの信号ＮＯＲＳ３０、ＤＬＳ３２の否定論理和を取る。
【００５３】
その後、論理積ユニット３０および論理和ユニット３２から出力された信号ＮＯＲＳ３１、ＮＡＮＤＳ３１が出力段側に設けられる選択ユニットＳＥＬに入力される。選択ユニットＳＥＬでは、第１の構成例と同様に、選択ユニットＳＥＬの出力信号Ｓ３２の電圧レベルに基づいて、論理積ユニット３０から出力された信号ＮＯＲＳ３１、または論理和ユニット３２から出力された信号ＮＡＮＤＳ３１の何れか一方の信号を選択して出力する。
【００５４】
本構成例では、第１の構成例と同様に、選択ユニットＳＥＬは、選択ユニットＳＥＬの出力信号Ｓ３２の電圧レベルが低電圧側レベルの場合は、低電圧側ノイズＮＺＬ３０の減少に優れた特性を有する論理積ユニット３０からの出力信号ＮＯＲＳ３１を選択して出力させる。一方、選択ユニットＳＥＬの出力信号Ｓ３２が高電圧側レベルの場合には、選択ユニットＳＥＬは、高電圧側ノイズＮＺＨ３０の減少に優れた特性を有する論理和ユニット３２からの出力信号ＮＡＮＤＳ３１を選択して出力させる。すなわち、選択ユニットＳＥＬでは、出力信号Ｓ３２の電圧レベルに応じて、当該電圧レベルでのノイズ減少効率の良い方の論理ユニットからの出力信号が出力される。このため、選択ユニットＳＥＬの出力信号Ｓ３２は、低電圧側ノイズＮＺＬ３０および高電圧側ノイズＮＺＨ３０が減少された信号となる。
【００５５】
特に、本構成例では、論理積ユニット３０と論理和ユニット３２をそれぞれ相反する否定論理回路をカスケード接続させて構成され、論理積ユニット３０および論理和ユニット３２において、入力された信号が選択ユニットＳＥＬに入力されるまでに経由するタップ数が増えている。このため、論理積ユニット３０および論理和ユニット３２において、ノイズＮＺＨ３０、ＮＺＬ３０をより多く減少させ、かつ特性をほぼ同じにすることができる。このため、入力信号Ｓ３０に含まれる両電圧レベル側のノイズをより確実に減少させることができる。
【００５６】
３．２．第３の構成例の比較例
次に、本実施形態のノイズリダクション回路の第３の構成例を創作するために検討した比較例について、図面を使用しながら説明する。図１２に示す比較例６の論理ユニット３０ａは、図１１に示す第３の構成例の各論理ユニットに含まれるナンド回路ＮＡＮＤ３０と遅延ユニットＤＬ３０がそれぞれ１つ設けられている構成となっている。比較例６の論理ユニット３０ａでは、低電圧側ノイズＮＺＬ３０は、図１２のＣ１に示すように、低電圧側レベルが高電圧側レベルに反転されて、パルス数が減少する。それに対して、高電圧側ノイズＮＺＨ３０は、Ｃ２に示すように、高電圧側レベルが低電圧側レベルに反転されて、パルス数が増加する。このようにして、論理ユニット３０ａは、ノイズを含む信号Ｓ３０が入力されると、低電圧側ノイズＮＺＬ３０を含む信号Ｓ３０ａを出力する。換言すると、両電圧レベルの信号に含まれるノイズの減少が不十分であることが課題となる。
【００５７】
これに対して、図１３に示す比較例７の論理ユニット３０ｂは、図１１に示す第３の構成例の各論理ユニットに含まれるノア回路ＮＯＲ３０と遅延ユニットＤＬ３０がそれぞれ１つ設けられている構成となっている。比較例７の論理ユニット３０ｂでは、高電圧側ノイズＮＺＨ３０は、図１３のＣ３に示すように、高電圧側レベルが低電圧側レベルに反転されて、パルス数が減少する。一方、低電圧側ノイズＮＺＬ３０は、Ｃ４に示すように、低電圧側レベルが高電圧側レベルに反転されて、パルス数が増加する。このようにして、論理ユニット３０ｂは、ノイズを含む信号Ｓ３０が入力されると増加した高電圧側ノイズＮＺＨ３０を含む信号Ｓ３０ｂを出力する。換言すると、両電圧レベルの信号に含まれるノイズの減少が不十分であることが課題となる。
【００５８】
また、比較例８では、論理ユニット３０ｃは、図１４に示すように、図１２に示す比較例６の論理ユニット３０ａと図１３に示す比較例７の論理ユニット３０ｂをカスケード接続させる構成となっている。この論理ユニット３０ｃでは、まず、高電圧側ノイズＮＺＨ３０および低電圧側ノイズＮＺＬ３０を含む入力信号Ｓ３０が論理ユニット３０ａに入力されると、ナンド回路ＮＡＮＤ３０ａが当該入力信号Ｓ３０と、遅延ユニットＤＬ３０ａの出力信号ＤＬＳ３０ａとの否定論理積を取る。このようにナンド回路ＮＡＮＤ３０ａで否定論理積を取ることによって、低電圧側ノイズＮＺＬ３０は、図１４のＣ５に示すように、低電圧側レベルが高電圧側レベルに反転されて、パルス数が減少する。一方、高電圧側ノイズＮＺＨ３０は、図１４のＣ６に示すように、高電圧側レベルが低電圧側レベルに反転されて、パルス数が増加した低電圧側ノイズＮＺＬ３０となる。
【００５９】
その後、ナンド回路ＮＡＮＤ３０ａから出力された信号Ｓ３０ａは、後続の論理ユニット３０ｂのノア回路ＮＯＲ３０ｂに入力される。ノア回路ＮＯＲ３０ｂでは、入力信号Ｓ３０ａと遅延ユニットＤＬ３０ｂの出力信号ＤＬＳ３０ｂとの否定論理和が取られることによって、低電圧側ノイズＮＺＬ３０は、図１４のＣ７に示すように、低電圧側レベルが高電圧側レベルに反転されて、パルス数が増加する。一方、既にノイズが除去された高電圧側レベルは、反転されて、図１４のＣ８に示すように、低電圧側レベルとなる。このようにして、増加した高電圧側ノイズＮＺＨ３０を含む信号Ｓ３０ｃがノア回路ＮＯＲ３０ｂから出力される。すなわち、低電圧側ノイズＮＺＬ３０が減少される一方、高電圧側ノイズＮＺＨ３０が増加する論理積ユニットとしての機能を有することとなる。換言すると、入力信号の高電圧側ノイズＮＺＨ３０の減少が十分に実行されないことが課題となる。
【００６０】
これに対して、比較例９では、論理ユニット３０ｄは、図１５に示すように、図１３に示す比較例７の論理ユニット３０ｂと図１２に示す比較例６の論理ユニット３０ａをカスケード接続させる構成となっている。この論理ユニット３０ｄでは、前段側の論理ユニット３０ｂにおいて、入力信号Ｓ３０の高電圧側ノイズＮＺＨ３０は、図１５のＣ９に示すように、高電圧側レベルが低電圧側レベルに反転されて、パルス数が減少する。一方、低電圧側ノイズＮＺＬ３０は、図１５のＣ１０に示すように、低電圧側レベルが高電圧側レベルに反転されて、パルス数が増加した高電圧側ノイズＮＺＨ３０となる。このようにして、論理ユニット３０ｂは、ノイズを含む信号Ｓ３０が入力されると増加した高電圧側ノイズＮＺＨ３０を含む信号Ｓ３０ｂを出力する。
【００６１】
その後、ノア回路ＮＯＲ３０ｂからの出力信号Ｓ３０ｂは、後続のナンド回路ＮＡＮＤ３０ａに入力される。ナンド回路ＮＡＮＤ３０ａでは、入力信号Ｓ３０ｂと遅延ユニットＤＬ３０ａの出力信号ＤＬＳ３０ａとの否定論理積が取られる。このように否定論理積を取ることによって、高電圧側ノイズＮＺＨ３０は、図１５のＣ１１に示すように、高電圧側レベルが低電圧側レベルに反転されて、パルス数が増加した低電圧側ノイズＮＺＬ３０となる。一方、既にノイズが除去された低電圧側レベルは、反転されて、図１５のＣ１２に示すように、高電圧側レベルとなる。このようにして、論理ユニット３０ｄでは、増加した低電圧側ノイズＮＺＬ３０を含む信号Ｓ３０ｄがナンド回路ＮＡＮＤ３０ａから出力される。すなわち、高電圧側ノイズＮＺＨ３０が減少される一方、低電圧側ノイズＮＺＬ３０が増加する論理和ユニットとしての機能を有することとなる。換言すると、入力信号の低電圧側ノイズＮＺＬ３０の減少が十分に実行されないことが課題となる。
【００６２】
以上の比較例６〜９の課題を解決するために、図１１に示す本実施形態の第３の構成例のノイズリダクション回路は、両電圧レベルのノイズをより多く減少させるために、論理積ユニット３０をナンド回路ＮＡＮＤ３０とノア回路ＮＯＲ３１、論理和ユニット３２をノア回路ＮＯＲ３０とナンド回路ＮＡＮＤ３１をそれぞれカスケード接続される構成として創作される。そして、信号の電圧レベルに応じてノイズの減少特性が相反するこれら２つの論理ユニット３０、３２が遅延ユニットＤＬ３０を共有させて並列し、選択ユニットＳＥＬの出力信号Ｓ３２の電圧レベルに基づいて、選択ユニットＳＥＬがこれら論理ユニット３０、３２の何れか一方の出力信号を選択して出力する構成とした。このため、第３の構成例のノイズリダクション回路では、論理積ユニット３０および論理和ユニット３２において、入力された信号が選択ユニットＳＥＬに入力されるまでに経由するタップ数を増やして、両電圧レベルのノイズをより多く減少させた上で、信号の両電圧レベルに重畳されるノイズを効率よく減少できるようになる。
【００６３】
４．選択ユニットの構成例
４．１．第１の構成例
図１６（Ａ）に本実施形態のノイズリダクション回路に設けられる選択ユニットＳＥＬの第１の構成例を示す。本構成例の選択ユニットＳＥＬは、入力段側には、第１、第２のアンド回路ＡＮＤ１５、ＡＮＤ１６、出力段側には、選択用オア回路ＯＲ１５、および第１のアンド回路ＡＮＤ１５の１つの入力端子の入力段側には、インバータＩＮＶ１５がそれぞれ設けられている。
【００６４】
第１のアンド回路ＡＮＤ１５は、一方の入力端子に論理積ユニット１０（２０、３０）の出力信号である第１の出力信号Ａ（ＡＮＤＳ１０、ＡＮＤＳ２１、ＮＯＲＳ３１）が入力され、他方の入力端子に選択用オア回路ＯＲ１５の出力信号をインバータＩＮＶ１５で反転させた信号ＩＮＶＳ１５が入力される。そして、第１のアンド回路ＡＮＤ１５は、これらの信号Ａ、ＩＮＶＳ１５の論理積を取って、その出力信号ＡＮＤＳ１５は、選択用オア回路ＯＲ１５の一方の入力端子に入力される。第２のアンド回路ＡＮＤ１６は、一方の入力端子に論理和ユニット１２（２２、３２）の出力信号である第２の出力信号Ｂ（ＯＲＳ１０、ＯＲＳ２１、ＮＡＮＤＳ３１）が入力され、他方の入力端子に選択用オア回路ＯＲ１５の出力信号ＯＲＳ１５が入力され、これらの信号Ｂ、ＯＲＳ１５の論理積を取る。そして、第２のアンド回路ＡＮＤ１６で取られた論理積の出力信号ＡＮＤＳ１６は、選択用オア回路ＯＲ１５の他方の入力端子に入力される。選択用オア回路ＯＲ１５は、第１のアンド回路ＡＮＤ１５の出力信号ＡＮＤＳ１５と第２のアンド回路ＡＮＤ１６の出力信号ＡＮＤＳ１６との論理和を取る。本構成例では、選択用オア回路ＯＲ１５の出力信号ＯＲＳ１５が選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）として出力される。
【００６５】
図１６（Ｂ）に本構成例の選択ユニットＳＥＬの各構成要素で出力される各信号の真理値表を示す。なお、図１６（Ｂ）の真理値表におけるＸ１は、選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）の変化前の電圧レベルを示し、Ｘ２は、選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）の変化後の電圧レベルを示す。
【００６６】
図１６（Ｂ）に示すように、選択ユニットＳＥＬの出力信号１２（２２、３２）の変化前の電圧レベルＸ１が低電圧側レベル（０）の場合、Ｄ１に示す論理積ユニットからの出力信号Ａの電圧レベルは、Ｄ２に示す選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）の電圧レベルＸ２と一致する。このことから、論理積ユニット１０（２０、３０）の出力信号Ａが選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）として選択されて出力されることが分かる。
【００６７】
これに対して、選択ユニットＳＥＬの出力信号１２（２２、３２）の変化後の電圧レベルＸ１が高電圧側レベル（１）の場合、Ｄ３に示す論理和ユニットからの出力信号Ｂの電圧レベルは、Ｄ４に示す選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）の電圧レベルＸ２と一致する。このことから、論理和ユニット１２（２２、３２）の出力信号Ｂが選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）として選択されて出力されることが分かる。
【００６８】
以上説明したように、選択ユニットＳＥＬを図１６（Ａ）に示す構成とすることによって、選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）が低電圧側レベルの場合は、低電圧側ノイズの減少に優れた特性を有する論理積ユニット１０(２０、３０)からの出力信号を選択して出力する。そして、選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）が高電圧側レベルの場合は、高電圧側ノイズの減少に優れた特性を有する論理和ユニット１２（２２、３２）からの出力信号を選択して出力する。このため、本構成例の選択ユニットＳＥＬを介して出力されるノイズリダクション回路の出力信号Ｓ１２（２２、３２）は、両電圧レベルに重畳されるノイズを減少させた信号として出力されるようになる。
【００６９】
４．２．第２の構成例
図１７（Ａ）に本実施形態のノイズリダクション回路に設けられる選択ユニットＳＥＬの第２の構成例を示す。本構成例の選択ユニットＳＥＬは、入力段側には、第１、第２のアンド回路ＡＮＤ２５、ＡＮＤ２６、出力段側には、選択用ノア回路ＮＯＲ２５、および選択用ノア回路ＮＯＲ２５の出力段側には、インバータＩＮＶ２５がそれぞれ設けられている。
【００７０】
第１のアンド回路ＡＮＤ２５は、一方の入力端子に論理積ユニット１０（２０、３０）の出力信号である第１の出力信号Ａ（ＡＮＤＳ１０、ＡＮＤＳ２１、ＮＯＲＳ３１）が入力され、他方の入力端子に選択用ノア回路ＮＯＲ２５の出力信号ＮＯＲＳ２５が入力される。そして、第１のアンド回路ＡＮＤ２５は、これらの信号Ａ、ＮＯＲＳ２５の論理積を取って、その出力信号ＡＮＤＳ２５は、選択用ノア回路ＮＯＲ２５の一方の入力端子に入力される。第２のアンド回路ＡＮＤ２６は、一方の入力端子に論理和ユニット１２（２２、３２）の出力信号である第２の出力信号Ｂ（ＯＲＳ１０、ＯＲＳ２１、ＮＡＮＤＳ３１）が入力され、他方の入力端子に選択用ノア回路ＮＯＲ２５の出力信号ＮＯＲＳ２５をインバータＩＮＶ２５で反転させた信号ＩＮＶＳ２５が入力される。そして、これらの信号Ｂ、ＩＮＶＳ２５の論理積を取って、その出力信号ＡＮＤＳ２６は、選択用ノア回路ＮＯＲ２５の他方の入力端子に入力される。選択用ノア回路ＮＯＲ２５は、第１のアンド回路ＡＮＤ２５の出力信号ＡＮＤＳ２５と第２のアンド回路ＡＮＤ２６の出力信号ＡＮＤＳ２６との否定論理和を取る。本構成例では、選択用ノア回路ＮＯＲ２５の出力信号ＮＯＲＳ２５の反転信号ＩＮＶＳ２５が選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）として出力される。
【００７１】
図１７（Ｂ）に本構成例の選択ユニットＳＥＬの各構成要素で出力される各信号の真理値表を示す。図１７（Ｂ）に示すように、選択ユニットＳＥＬの出力信号１２（２２、３２）の変化前の電圧レベルＸ１が低電圧側レベル（０）の場合は、Ｅ１に示す論理積ユニットからの出力信号Ａの電圧レベルがＥ２に示す選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）の電圧レベルＸ２と一致する。このことから、論理積ユニット１０（２０、３０）の出力信号Ａが選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）として選択されて出力されることが分かる。
【００７２】
これに対して、選択ユニットＳＥＬの出力信号１２（２２、３２）の変化後の電圧レベルＸ１が高電圧側レベル（１）の場合は、Ｅ３に示す論理和ユニットからの出力信号Ｂの電圧レベルがＥ４に示す選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）の電圧レベルＸ２と一致する。このことから、論理和ユニット１２（２２、３２）の出力信号Ｂが選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）として選択されて出力されることが分かる。
【００７３】
以上説明したように、選択ユニットＳＥＬを図１７（Ａ）に示す構成とすることによって、選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）が低電圧側レベルの場合は、低電圧側ノイズの減少に優れた特性を有する論理積ユニット１０(２０、３０)からの出力信号を選択して出力する。そして、選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）が高電圧側レベルの場合は、高電圧側ノイズの減少に優れた特性を有する論理和ユニット１２（２２、３２）からの出力信号を選択して出力する。このため、本構成例の選択ユニットＳＥＬを介して出力されるノイズリダクション回路の出力信号Ｓ１２（２２、３２）は、両電圧レベルに重畳されるノイズを減少させた信号として出力されるようになる。
【００７４】
４．３．第３の構成例
図１８（Ａ）に本実施形態のノイズリダクション回路に設けられる選択ユニットＳＥＬの第３の構成例を示す。本構成例の選択ユニットＳＥＬは、入力段側には、第１、第２のオア回路ＯＲ３５、ＯＲ３６、出力段側には、選択用アンド回路ＡＮＤ３５、オア回路ＯＲ３５、ＯＲ３６の１つの入力端子の入力段側には、インバータＩＮＶ３５、ＩＮＶ３６、選択用アンド回路ＡＮＤ３５の出力段側には、インバータＩＮＶ３７がそれぞれ設けられている。
【００７５】
第１のオア回路ＯＲ３５は、一方の入力端子に論理積ユニット１０（２０、３０）の出力信号である第１の出力信号Ａ（ＡＮＤＳ１０、ＡＮＤＳ２１、ＮＯＲＳ３１）をインバータＩＮＶ３５で反転させた信号ＩＮＶＳ３５が入力され、他方の入力端子に選択用アンド回路ＡＮＤ３５の出力信号ＡＮＤＳ３５をインバータＩＮＶ３７で反転させた信号ＩＮＶＳ３７が入力される。そして、第１のオア回路ＯＲ３５は、これらの信号ＩＮＶＳ３５、ＩＮＶＳ３７の論理和を取って、その出力信号ＯＲＳ３５は、選択用アンド回路ＡＮＤ３５の一方の入力端子に入力される。第２のオア回路ＯＲ３６は、一方の入力端子に論理和ユニット１２（２２、３２）の出力信号である第２の出力信号Ｂ（ＯＲＳ１０、ＯＲＳ２１、ＮＡＮＤＳ３１）をインバータＩＮＶ３６で反転させた信号ＩＮＶＳ３６が入力され、他方の入力端子に選択用アンド回路ＡＮＤ３５の出力信号ＡＮＤＳ３５が入力される。そして、これらの信号ＩＮＶＳ３６、ＡＮＤＳ３５の論理和を取って、その出力信号ＯＲＳ３６は、選択用アンド回路ＡＮＤ３５の他方の入力端子に入力される。選択用アンド回路ＡＮＤ３５は、第１のオア回路ＯＲ３５の出力信号ＯＲＳ３５と第２のオア回路ＯＲ３６の出力信号ＯＲＳ３６との論理積を取る。本構成例では、選択用アンド回路ＡＮＤ３５の出力信号ＡＮＤＳ３５の反転信号ＩＮＶＳ３７が選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）として出力される。
【００７６】
図１８（Ｂ）に本構成例の選択ユニットＳＥＬの各構成要素で出力される各信号の真理値表を示す。図１８（Ｂ）に示すように、選択ユニットＳＥＬの出力信号１２（２２、３２）の変化前の電圧レベルＸ１が低電圧側レベル（０）の場合、Ｆ１に示す論理積ユニットからの出力信号Ａの電圧レベルは、Ｆ２に示す選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）の電圧レベルＸ２と一致する。このことから、論理積ユニット１０（２０、３０）の出力信号Ａが選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）として選択されて出力されることが分かる。
【００７７】
これに対して、選択ユニットＳＥＬの出力信号１２（２２、３２）の変化後の電圧レベルＸ１が高電圧側レベル（１）の場合、Ｆ３に示す論理和ユニットからの出力信号Ｂの電圧レベルは、Ｆ４に示す選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）の電圧レベルＸ２と一致する。このことから、論理和ユニット１２（２２、３２）の出力信号Ｂが選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）として選択されて出力されることが分かる。
【００７８】
以上説明したように、選択ユニットＳＥＬを図１８（Ａ）に示す構成とすることによって、選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）が低電圧側レベルの場合は、低電圧側ノイズの減少に優れた特性を有する論理積ユニット１０(２０、３０)からの出力信号を選択して出力する。そして、選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）が高電圧側レベルの場合は、高電圧側ノイズの減少に優れた特性を有する論理和ユニット１２（２２、３２）からの出力信号を選択して出力する。このため、本構成例の選択ユニットＳＥＬを介して出力されるノイズリダクション回路の出力信号Ｓ１２（２２、３２）は、両電圧レベルに重畳されるノイズを減少させた信号として出力されるようになる。
【００７９】
４．４．第４の構成例
図１９（Ａ）に本実施形態のノイズリダクション回路に設けられる選択ユニットＳＥＬの第４の構成例を示す。本構成例の選択ユニットＳＥＬは、入力段側には、第１、第２のオア回路ＯＲ４５、ＯＲ４６、出力段側には、選択用ナンド回路ＮＡＮＤ４５、第１、第２のオア回路ＯＲ４５、ＯＲ４６の１つの入力端子の入力段側には、インバータＩＮＶ４５、ＩＮＶ４６、第２のオア回路ＯＲ４６の他の入力端子の入力段側には、インバータＩＮＶ４７がそれぞれ設けられている。
【００８０】
第１のオア回路ＯＲ４５は、一方の入力端子に論理積ユニット１０（２０、３０）の出力信号である第１の出力信号Ａ（ＡＮＤＳ１０、ＡＮＤＳ２１、ＮＯＲＳ３１）をインバータＩＮＶ４５で反転させた信号ＩＮＶＳ４５が入力され、他方の入力端子に選択用ナンド回路ＮＡＮＤ４５の出力信号ＮＡＮＤＳ４５が入力される。そして、第１のオア回路ＯＲ４５は、これらの信号ＩＮＶＳ４５、ＮＡＮＤＳ４５の論理和を取って、その出力信号ＯＲＳ４５は、選択用ナンド回路ＮＡＮＤ４５の一方の入力端子に入力される。第２のオア回路ＯＲ４６は、一方の入力端子に論理和ユニット１２（２２、３２）の出力信号である第２の出力信号Ｂ（ＯＲＳ１０、ＯＲＳ２１、ＮＡＮＤＳ３１）をインバータＩＮＶ４６で反転させた信号ＩＮＶＳ４６が入力され、他方の入力端子に選択用ナンド回路ＮＡＮＤ４５の出力信号ＮＡＮＤＳ４５がインバータＩＮＶ４７で反転させた信号ＩＮＶＳ４７が入力される。そして、これらの信号ＩＮＶＳ４６、ＩＮＶＳ４７の論理和を取って、その出力信号ＯＲＳ４６は、選択用ナンド回路ＮＡＮＤ４５の他方の入力端子に入力される。選択用ナンド回路ＮＡＮＤ４５は、第１のオア回路ＯＲ４５の出力信号ＯＲＳ４５と第２のオア回路ＯＲ４６の出力信号ＯＲＳ４６との否定論理積を取る。本構成例では、選択用ナンド回路ＮＡＮＤ４５の出力信号ＮＡＮＤＳ４５が選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）として出力される。
【００８１】
図１９（Ｂ）に本構成例の選択ユニットＳＥＬの各構成要素で出力される各信号の真理値表を示す。図１９（Ｂ）に示すように、選択ユニットＳＥＬの出力信号１２（２２、３２）の変化前の電圧レベルＸ１が低電圧側レベル（０）の場合、Ｇ１に示す論理積ユニットからの出力信号Ａの電圧レベルは、Ｇ２に示す選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）の電圧レベルＸ２と一致する。このことから、論理積ユニット１０（２０、３０）の出力信号Ａが選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）として出力されることが分かる。
【００８２】
これに対して、選択ユニットＳＥＬの出力信号１２（２２、３２）の変化後の電圧レベルＸ１が高電圧側レベル（１）の場合、Ｇ３に示す論理和ユニットからの出力信号Ｂの電圧レベルは、Ｇ４に示す選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）の電圧レベルＸ２と一致する。このことから、論理和ユニット１２（２２、３２）の出力信号Ｂが選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）として出力されることが分かる。
【００８３】
以上説明したように、選択ユニットＳＥＬを図１９（Ａ）に示す構成とすることによって、選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）が低電圧側レベルの場合は、低電圧側ノイズの減少に優れた特性を有する論理積ユニット１０(２０、３０)からの出力信号を選択して出力する。そして、選択ユニットＳＥＬの出力信号Ｓ１２（２２、３２）が高電圧側レベルの場合は、高電圧側ノイズの減少に優れた特性を有する論理和ユニット１２（２２、３２）からの出力信号を選択して出力する。このため、本構成例の選択ユニットＳＥＬを介して出力されるノイズリダクション回路の出力信号Ｓ１２（２２、３２）は、両電圧レベルに重畳されるノイズを減少させた信号として出力されるようになる。
【００８４】
５．本実施形態のノイズリダクション回路の各構成例の性能評価
図２０に上記実施形態にて説明したノイズリダクション回路の各構成例の性能評価を行った性能評価装置の一例を示す。本実施形態のノイズリダクション回路の各構成例の性能評価をするに際して、図２０に示す性能評価装置７０を使用した。
【００８５】
性能評価装置７０は、図２３に示すように、クロック発生器８０、シグナルエッジカウンタ８２、ノイズ発生器９０、ノイズエッジカウンタ９２、排他的論理和回路ＸＯＲ、および出力エッジカウンタ７２を備える。性能評価装置７０では、まず、クロック発生器８０から所定の周期で出力されるクロック信号とノイズ発生器９０からランダムに出力される擬似ノイズの排他的論理和を排他的論理和回路ＸＯＲで取る。そして、この排他的論理和回路ＸＯＲの出力信号が本実施形態のノイズリダクション（ＮＲ：Noise Reduction）回路１１４に入力されて、当該ＮＲ回路１１４の出力信号の立ち上がり又は立ち下がりのいずれかのエッジを出力エッジカウンタ７２でカウントする。
【００８６】
性能評価装置７０による本実施形態のノイズリダクション回路の性能を評価するに際して、ノイズ発生器９０では、それぞれ以下に示す擬似ノイズの発生間隔となるシグナル幅Ｓｉｇの範囲を示す式（１）、発生させる擬似ノイズのパルス幅Ｎｓの範囲を示す式（２）によって算出される乱数を元に擬似ノイズを発生させる。なお、Ｐ＿ＲｅｓＳｔｅｐは、擬似ノイズ生成の解像度を示すものとする。
Ｐ＿ＲｅｓＳｔｅｐ×ＰＮ１５｛１〜（２（ＳＮｅｘ+７）−１）｝・・・（１）
Ｐ＿ＲｅｓＳｔｅｐ×ＰＮ７｛１〜（２７−１）｝・・・（２）
【００８７】
なお、上記の式（１）のＳＮｅｘは、以下の式（３）で示すように、Ｓ／Ｎを２のべき乗で表現した数値を表す。
Ｓ／Ｎ＝Ｓｉｇ／Ｎｓ＝２ＳＮｅｘ・・・（３）
【００８８】
また、クロック発生器８０から出力されるクロック信号の所定時間内における立ち上がり又は立ち下がりのいずれかのエッジの個数は、シグナルエッジカウンタ８２でカウントされ、ノイズ発生器９０から出力される擬似ノイズの所定時間内における立ち上がり又は立ち下がりのいずれかのエッジの個数は、ノイズエッジカウンタ９２でカウントされる。なお、ここにおける所定時間とは、エラーレートを算出するのに十分な時間を示す。
【００８９】
上記の性能評価装置７０により、ランダム擬似ノイズを本実施形態のＮＲ回路１１４に入力した際に、出力エッジカウンタ７２でカウントされたＮＲ回路１１４の出力信号の立ち上がり又は立ち下がりのいずれかのエッジ数のカウント値、シグナルエッジカウンタ８２のカウント値、およびノイズエッジカウンタ９２のカウント値を元に、以下の式（４）でエラーレートを算出する。そして、算出されたエラーレートを指標として、ＮＲ回路１１４のノイズの減少の性能が評価される。なお、以下の式（４）において、ＥＲはエラーレート、Ｓ＿ＥｄＣｎｔは出力エッジカウンタ７２のカウント値、ＩＳ＿ＥｄＣｎｔはシグナルエッジカウンタ８２のカウント値、ＮＳ＿ＥｄＣｎｔはノイズエッジカウンタ９２のカウント値をそれぞれ示す。
ＥＲ＝（Ｓ＿ＥｄＣｎｔ−ＩＳ＿ＥｄＣｎｔ）／ＮＳ＿ＥｄＣｎｔ・・・（４）
【００９０】
エラーレート評価は、Ｐ＿ＲｅｓＳｔｅｐまたはＳ／Ｎを変化させることで性能評価を行った。Ｐ＿ＲｅｓＳｔｅｐは、擬似ノイズの最大幅（以下、最大擬似ノイズ幅と称する。）を決定する数値で、１箇所の性能評価では、Ｐ＿ＲｅｓＳｔｅｐとＳ／Ｎの両方を固定し、所定時間の性能評価を行い、エラーレートの算出を行った。なお、最大擬似ノイズ幅は、以下の式（５）で計算される。また、以下の式（５）において、ＮＷｍａｘは、最大擬似ノイズ幅を示すものとする。
ＮＷｍａｘ＝Ｐ＿ＲｅｓＳｔｅｐ×（２７−１）・・・（５）
【００９１】
上述した性能試験によって得られた評価結果を図２１および図２２（Ａ）〜図２２（Ｃ）のグラフに示す。図２１は、本実施形態のノイズリダクション回路の各構成例における最大ノイズ幅とエラーレートとの関係を示し、図２２（Ａ）〜図２２（Ｃ）は、本実施形態のノイズリダクション回路の各構成例におけるＳ／Ｎとエラーレートとの関係を示す。なお、図２１は、Ｓ／Ｎを１６に固定する条件下におけるグラフであり、図２２（Ａ）は擬似ノイズのノイズ幅を１０２４０ｐｓ、図２２（Ｂ）はノイズ幅を２０４８０ｐｓ、図２２（Ｃ）はノイズ幅を２８８８０ｐｓとする条件下におけるグラフである。また、図２１および図２２（Ａ）〜図２２（Ｃ）におけるＮＲ１〜ＮＲ３は、それぞれ第１〜第３の構成例のノイズリダクション回路、ＮＲ４は、比較例３の論理ユニット１０ｃで構成されるノイズリダクション回路のエラーレートを示す。なお、当該性能試験におけるＤＬの遅延時間は、ＤＬ１＝１，４６１ｐｓ、ＤＬ３＝５，０１９ｐｓとする。また、その際のＮＲ１のＤＬ１０は、ＤＬ３を６個カスケード、ＮＲ２のＤＬ２０、ＤＬ２１、ＤＬ２２の各々は、ＤＬ３を２個カスケード、ＮＲ３のＤＬ３０、ＤＬ３１、ＤＬ３２の各々は、ＤＬ３を２個カスケード、ＮＲ４のＤＬ１０ｂ、ＤＬ１０ａ1、ＤＬ１０ａ2の各々は、ＤＬ３を２個カスケードした遅延回路とした。そして、これらのノイズリダクション回路ＮＲ１〜ＮＲ４のゲート規模をほぼ均一にして、当該性能試験を行った。
【００９２】
図２１に示すように、本実施形態の第１〜第３の構成例のノイズリダクション回路ＮＲ１、ＮＲ２、ＮＲ３は、比較例３の論理ユニット１０ｃで構成されるノイズリダクション回路ＮＲ４より、どのノイズ幅でもエラーレートを減少させる傾向にあることが分かる。この傾向は、図２２（Ａ）〜図２２（Ｃ）のグラフからも読み取れる。すなわち、電圧レベルに応じてノイズの減少特性が相反する２つの論理ユニットをカスケード接続させた構成よりも、これら２つの論理ユニットを並列させて、これらの論理ユニットからの出力信号を選択ユニットの出力信号の電圧レベルに応じて選択して出力させる構成とした方がエラーレートを減少させることが分かる。
【００９３】
また、図２２（Ａ）、図２２（Ｂ）に示すように、擬似ノイズのノイズ幅が１０２４０ｐｓ、２０４８０ｐｓの場合では、第２および第３の構成例のノイズリダクション回路ＮＲ２、ＮＲ３の方が第１の構成例のノイズリダクション回路ＮＲ１よりもエラーレートを減少させる傾向にあることが分かる。このことは、第２および第３の構成例では、第１の構成例のノイズリダクション回路よりも各論理ユニットのタップ数を増やして、論理積ユニットにおける低電圧側ノイズおよび論理和ユニットにおける高電圧側ノイズをより多く減少させてから、選択ユニットで出力信号が選択されることに基づく作用・効果と考えられる。
【００９４】
一方、図２２（Ｃ）に示すように、擬似ノイズのノイズ幅が２８８８０ｐｓの場合では、第２および第３の構成例のノイズリダクション回路ＮＲ２、ＮＲ３よりも、第１の構成例のノイズリダクション回路ＮＲ１の方がエラーレートを減少させる傾向にあることが分かる。このことは、ＮＲ１が６つのＤＬ３を直列でカスケードして遅延ユニットが構成される一方、ＮＲ２およびＮＲ３は、計４つのＤＬ３を直列でカスケードして遅延ユニットが構成されることから、直列で構成される遅延ユニットの長さがＮＲ１の方がＮＲ２およびＮＲ３より大きいことによる作用・効果と考えられる。ノイズ幅が所定の大きさ以上の場合では、第２および第３の構成例のノイズリダクション回路ＮＲ２、ＮＲ３よりも、第１の構成例のノイズリダクション回路ＮＲ１の方がノイズを減少させる優れた特性を有することがわかる。このことは、図２１のグラフからも読み取れる。
【００９５】
さらに、図２２（Ａ）に示すように、擬似ノイズのノイズ幅が１０２４０ｐｓの場合では、本実施形態のノイズリダクション回路の各構成例とも、擬似ノイズのパルス幅に対する擬似ノイズの発生間隔を示すＳ／Ｎが増加するにつれて、エラーレートが低減することが分かる。すなわち、Ｓ／Ｎとノイズ発生頻度の相関性があることから、Ｓ／Ｎの低減に伴いエラーレートも低減することが分かる。一方、図２２（Ｃ）に示すように、擬似ノイズのノイズ幅が所定の値以上の大きさになると、第２および第３の構成例のノイズリダクション回路ＮＲ２、ＮＲ３、比較例３の論理ユニット１０ｃで構成されるノイズリダクション回路ＮＲ４は、Ｓ／Ｎが増加しても、エラーレートが略一定となってしまうことが分かる。
【００９６】
ただし、第１の構成例のノイズリダクション回路ＮＲ１は、擬似ノイズのパルス幅に対する擬似ノイズの発生間隔を示すＳ／Ｎが増加するにつれて、依然としてエラーレートが低減する。このことは、最大ノイズ幅がノイズリダクション回路の遅延ユニットによる遅延時間の範囲に入るか否かに起因するものと考えられる。すなわち、ＮＲ１の遅延ユニットによる遅延時間がＤＬ３の６つ分であることから、ＤＬ３ｘ６＝３０，１１４ｐｓとなり、最大ノイズ幅２８，８８０ｐｓがＤＬ３ｘ６の範囲に収まり、その範囲に入っている時は、Ｓ／Ｎが増加すれば減少する傾向となるが、その範囲から外れた場合は、Ｓ／Ｎが増加しても、エラーレートが上昇してしまう。一方、ＮＲ２、ＮＲ３は、ＤＬ３ｘ４＝２０，０７６ｐｓであるため、最大ノイズ幅を２０，４８０ｐｓとした際に、（Ｂ）は、Ｓ／Ｎが増加すれば、減少する傾向となるが、最大ノイズ幅２８，８８０ｐｓの場合には、Ｓ／Ｎが増加しても上昇したままとなる。なお、ＮＲ３の４つ分の遅延時間は、厳密には、微妙に２０，４８０ｐｓを超えていないが、このことは、ノイズ発生器９０が発生させるノイズパルス幅がランダムのため、評価の際に、２０，０７６ｐｓを超えるノイズが少なかったことに起因して、エラーレートがそれほど落ちなかったものと考えられる。
【００９７】
６．電子機器
図２３に上記実施形態にて説明したノイズリダクション回路を含む電子機器の一例を示す。図２３は、ノイズリダクション回路によりノイズが減少した信号に基づいて動作するデバイスとして画像処理部や表示部を備える電子機器の電気的構成の概略を示すブロック図である。
【００９８】
電子機器１００は、装置内の各デバイスや構成要素を制御するための制御プログラムを記憶している不図示のＲＯＭ（Read Only Memory）および当該制御動作をする際に一時的に各種データが書き込まれるＲＡＭ（Random Access Memory）を含むＣＰＵ（Central Processing Unit）１０２を備える。ＣＰＵ１０２には、メモリ１０４、画像処理部１０６、操作部１０８、表示部１１０、およびインターフェース部１１２が接続され、ＣＰＵ１０２は、これらのデバイスや構成要素の動作を制御している。なお、電子機器は、図２３に示されるもの以外のデバイスや構成要素（例えば、電源等）を含んでもよい。
【００９９】
ＣＰＵ１０２は、不図示の電源から電力が供給されると、ＲＯＭに予め書き込まれたプログラムに従って、ＣＰＵ１０２に接続された電子機器１００内の各デバイスを統括して制御する。そして当該制御によって、当該各デバイスの処理動作を実行し、この間に入出力される画像データ等の各種データを不図示のＲＡＭの所定のメモリエリアに一時記憶して、ＲＯＭから読み出されたプログラムを実行する。
【０１００】
メモリ１０４は、画像処理部１０６から出力された画像処理済みの画像データ等の各種データを記憶する機能を有する。画像処理部１０６は、例えば、ＬＡＮ等の通信ケーブル（伝送路）Ｌ１０を介して接続されたＰＣ等の外部機器１１６から出力された画像データを画像出力可能に展開処理する等の種々の画像処理を施す機能を有する。操作部１０８は、不図示の入力キー等を備えており、入力キーによってユーザの操作を実行させる機能等を有する。表示部１１０は、画像処理部１０６から出力された画像処理済みの画像データ等を表示する機能を有する。
【０１０１】
インターフェース（Ｉ／Ｆ）部１１２は、ＬＡＮ等の通信ケーブル（伝送路）Ｌ１０を介して接続されたＰＣ等の外部機器１１６から出力された画像データ等の各種データを受信する際のコネクタとしての機能を有する。Ｉ／Ｆ部１１２には、本実施形態のノイズリダクション（ＮＲ：Noise Reduction）回路１１４が設けられる。このため、外部機器１１６から出力される画像データ等の各種信号に含まれる両電圧レベル側のノイズが当該ノイズリダクション回路で減少されるようになる。それによって、電子機器に備わる各デバイスに出力される信号にノイズが重畳することによる当該デバイスの誤動作の発生を抑制できる。
【０１０２】
なお、本実施形態のノイズリダクション回路は、電子機器１００と外部機器１１６とのデータ伝送の際に使用されるインターフェース部１１２以外にも、電子機器１００の内部の画像処理部１０６や表示部１１０等の各デバイスのインターフェース部に適用することも可能である。このようなデバイスに本実施形態のノイズリダクション回路を適用することによって、電子機器１００の内部の各デバイス間に送受信されるリセット信号等の制御信号やクロック信号等の各種信号に含まれるノイズを減少して、各デバイスの誤動作を抑制することも可能である。
【０１０３】
また、本実施形態のノイズリダクション回路が適用される電子機器は、図２３の構成に限定されない。すなわち、少なくともインターフェース部等にノイズリダクション回路を含めることによって、ノイズリダクション回路を介して、インターフェース部から受信されたリセット信号等の制御信号、クロック信号、またはデータ信号等の各種信号に基づき動作するデバイス（例えば、画像処理部、表示部、メモリ等）を含むものであればよい。具体的には、本実施形態が適用できる電子機器として、複合機等の画像処理装置、情報処理装置、携帯情報端末、ＡＶ機器、携帯型ＡＶ機器、ゲーム装置、または携帯型ゲーム装置等の種々のものが考えられる。
【０１０４】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは、当業者には、容易に理解できるであろう。従って、このような変形例は、全て本発明の範囲に含まれるものとする。
【０１０５】
例えば、明細書または図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書または図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、ノイズリダクション回路、電子機器の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。
【図面の簡単な説明】
【０１０６】
【図１】本実施形態のノイズリダクション回路の第１の構成例。
【図２】遅延ユニットの構成例。
【図３】第１の構成例のノイズリダクション回路の動作を説明するための信号波形例。
【図４】本実施形態のノイズリダクション回路の第１の構成例の比較例１。
【図５】本実施形態のノイズリダクション回路の第１の構成例の比較例２。
【図６】本実施形態のノイズリダクション回路の第１の構成例の比較例３。
【図７】比較例３のノイズリダクション回路の動作を説明するための信号波形例。
【図８】本実施形態のノイズリダクション回路の第２の構成例。
【図９】本実施形態のノイズリダクション回路の第２の構成例の比較例４。
【図１０】本実施形態のノイズリダクション回路の第２の構成例の比較例５。
【図１１】本実施形態のノイズリダクション回路の第３の構成例。
【図１２】本実施形態のノイズリダクション回路の第３の構成例の比較例６。
【図１３】本実施形態のノイズリダクション回路の第３の構成例の比較例７。
【図１４】本実施形態のノイズリダクション回路の第１の構成例の比較例８。
【図１５】本実施形態のノイズリダクション回路の第１の構成例の比較例９。
【図１６】図１６（Ａ）は、本実施形態のノイズリダクション回路の選択ユニットの第１の構成例、図１６（Ｂ）は、本構成例の選択ユニットで出力される各信号の真理値表。
【図１７】図１７（Ａ）は、本実施形態のノイズリダクション回路の選択ユニットの第２の構成例、図１７（Ｂ）は、本構成例の選択ユニットで出力される各信号の真理値表。
【図１８】図１８（Ａ）は、本実施形態のノイズリダクション回路の選択ユニットの第３の構成例、図１８（Ｂ）は、本構成例の選択ユニットで出力される各信号の真理値表。
【図１９】図１９（Ａ）は、本実施形態のノイズリダクション回路の選択ユニットの第４の構成例、図１９（Ｂ）は、本構成例の選択ユニットで出力される各信号の真理値表。
【図２０】本実施形態のノイズリダクション回路の各構成例の性能評価を行った性能評価装置の一例。
【図２１】本実施形態のノイズリダクション回路の各構成例における最大ノイズ長とエラーレートとの関係を示すグラフ。
【図２２】図２２（Ａ）〜図２２（Ｃ）は、本実施形態のノイズリダクション回路の各構成例におけるＳ／Ｎとエラーレートとの関係を示すグラフ。
【図２３】電子機器の構成例。
【符号の説明】
【０１０７】
ＡＮＤ１０、ＡＮＤ２０、ＡＮＤ３０  アンド回路、
ＯＲ１０、ＯＲ２０、ＯＲ３０  オア回路、
ＮＡＮＤ３０  ナンド回路、ＮＯＲ３２、ＮＯＲ３４  ノア回路、
ＤＬ１０、ＤＬ２０、ＤＬ３０  遅延ユニット
１０  論理積ユニット、１２  論理和ユニット、１００  電子機器
【図１】
2009124339.tif 000003
【図２】
2009124339.tif 000004
【図３】
2009124339.tif 000005
【図４】
2009124339.tif 000006
【図５】
2009124339.tif 000007
【図６】
2009124339.tif 000008
【図７】
2009124339.tif 000009
【図８】
2009124339.tif 000010
【図９】
2009124339.tif 000011
【図１０】
2009124339.tif 000012
【図１１】
2009124339.tif 000013
【図１２】
2009124339.tif 000014
【図１３】
2009124339.tif 000015
【図１４】
2009124339.tif 000016
【図１５】
2009124339.tif 000017
【図１６】
2009124339.tif 000018
【図１７】
2009124339.tif 000019
【図１８】
2009124339.tif 000020
【図１９】
2009124339.tif 000021
【図２０】
2009124339.tif 000022
【図２１】
2009124339.tif 000023
【図２２】
2009124339.tif 000024
【図２３】
2009124339.tif 000025