(57)【要約】【課題】抵抗ドリフト現象を抑制することができる可変抵抗メモリ装置及びその動作方法並びに可変抵抗メモリシステムを提供する。【解決手段】上部電極と下部電極との間に相変化物質を有する可変抵抗メモリ装置の動作方法であって、前記相変化物質をプログラムするために書き込み電流を印加する段階と、前記書き込み電流を印加する段階で前記相変化物質に格納されたデータを読み出すために読み出し電流を印加する段階とを有し、前記書き込み電流の方向と前記読み出し電流の方向は反対である。【選択図】      図６
2009054274.tif 000002
【特許請求の範囲】
【請求項１】
上部電極と下部電極との間に相変化物質を有する可変抵抗メモリ装置の動作方法であって、
前記相変化物質をプログラムするために書き込み電流を印加する段階と、
前記書き込み電流を印加する段階で前記相変化物質に格納されたデータを読み出すために読み出し電流を印加する段階とを有し、
前記書き込み電流の方向と前記読み出し電流の方向は反対であることを特徴とする可変抵抗メモリ装置の動作方法。
【請求項２】
前記上部電極から前記下部電極方向に書き込み電流を印加する段階と、
前記下部電極から前記上部電極方向に読み出し電流を印加する段階とをさらに有することを特徴とする請求項１に記載の可変抵抗メモリ装置の動作方法。
【請求項３】
前記書き込み電流を印加する段階によって、前記相変化物質はプログラムされ、前記読み出し電流を印加する段階によって、前記相変化物質の抵抗ドリフトは抑制されることを特徴とする請求項２に記載の可変抵抗メモリ装置の動作方法。
【請求項４】
前記読み出し電流を印加する段階は、プログラム動作後に行われるダミー読み出し動作時に行われることを特徴とする請求項３に記載の可変抵抗メモリ装置の動作方法。
【請求項５】
前記読み出し電流を印加する段階は、ノーマル読み出し動作時に行われることを特徴とする請求項３に記載の可変抵抗メモリ装置の動作方法。
【請求項６】
前記下部電極から前記上部電極方向に書き込み電流を印加する段階と、
前記上部電極から前記下部電極方向に読み出し電流を印加する段階とをさらに有することを特徴とする請求項１に記載の可変抵抗メモリ装置の動作方法。
【請求項７】
前記書き込み電流を印加する段階によって、前記相変化物質はプログラムされ、前記読み出し電流を印加する段階によって、前記相変化物質の抵抗ドリフトは抑制されることを特徴とする請求項６に記載の可変抵抗メモリ装置の動作方法。
【請求項８】
前記読み出し電流を印加する段階は、プログラム動作後に行われるダミー読み出し動作時に行われることを特徴とする請求項７に記載の可変抵抗メモリ装置の動作方法。
【請求項９】
前記読み出し電流を印加する段階は、ノーマル読み出し動作時に行われることを特徴とする請求項７に記載の可変抵抗メモリ装置の動作方法。
【請求項１０】
前記相変化物質は、各々異なる抵抗値を有する複数の状態の内の１つの状態を取るように構成されることを特徴とする請求項６に記載の可変抵抗メモリ装置の動作方法。
【請求項１１】
相変化物質を有する可変抵抗メモリ装置であって、
前記相変化物質をプログラムするための書き込み電流の方向と、前記相変化物質に格納されたデータを読み出すための読み出し電流の方向とが反対であることを特徴とする可変抵抗メモリ装置。
【請求項１２】
前記相変化物質は、上部電極と下部電極との間に接続され、
前記相変化物質は、前記下部電極側から非晶質状態に変わることを特徴とする請求項１１に記載の可変抵抗メモリ装置。
【請求項１３】
前記書き込み電流の方向は、前記上部電極から前記下部電極方向であり、
前記読み出し電流の方向は、前記下部電極から前記上部電極方向であることを特徴とする請求項１２に記載の可変抵抗メモリ装置。
【請求項１４】
前記読み出し電流の印加は、前記相変化物質の抵抗ドリフトを抑制することを特徴とする請求項１３に記載の可変抵抗メモリ装置。
【請求項１５】
前記書き込み電流の方向は、前記下部電極から前記上部電極方向であり、
前記読み出し電流の方向は、前記上部電極から前記下部電極方向であることを特徴とする請求項１２に記載の可変抵抗メモリ装置。
【請求項１６】
前記読み出し電流の印加は、前記相変化物質の抵抗ドリフトを抑制することを特徴とする請求項１５に記載の可変抵抗メモリ装置。
【請求項１７】
前記相変化物質は、各々異なる抵抗値を有する複数の状態の内の１つの状態を取るように構成されることを特徴とする請求項１１に記載の可変抵抗メモリ装置。
【請求項１８】
可変抵抗メモリ装置と、
前記可変抵抗メモリ装置を制御するように構成されたメモリコントローラとを有し、
前記可変抵抗メモリ装置は、相変化物質をプログラムするための書き込み電流の方向と、前記相変化物質に格納されたデータを読み出すための読み出し電流の方向とが反対であることを特徴とする可変抵抗メモリシステム。
【請求項１９】
前記相変化物質は、上部電極と下部電極との間に接続され、
前記書き込み電流の方向は、前記上部電極から前記下部電極方向であり、
前記読み出し電流の方向は、前記下部電極から前記上部電極方向であることを特徴とする請求項１８に記載の可変抵抗メモリシステム。
【請求項２０】
前記相変化物質は、上部電極と下部電極との間に接続され、
前記書き込み電流の方向は、前記下部電極から前記上部電極方向であり、
前記読み出し電流の方向は、前記上部電極から前記下部電極方向であることを特徴とする請求項１８に記載の可変抵抗メモリシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリ装置に関し、特に、抵抗ドリフト現象を抑制することができる可変抵抗メモリ装置及びその動作方法並びに可変抵抗メモリシステムに関する。
【背景技術】
【０００２】
ランダムアクセスが可能で、かつ高集積及び大容量を実現することができる半導体メモリ装置の需要は、日に日に増加している。
かかる半導体メモリ装置としては、現在携帯用電子機器などに主に用いられるフラッシュメモリ（ｆｌａｓｈ  ｍｅｍｏｒｙ）が代表的である。その他に、ＤＲＡＭのキャパシタを不揮発性を有した物質に代替した半導体メモリ装置が登場しつつある。
【０００３】
強誘電体キャパシタを利用した強誘電体ＲＡＭ（ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ＲＡＭ；ＦＲＡＭ）、ＴＭＲ（ｔｕｎｎｅｌｉｎｇ  ｍａｇｎｅｔｏ−ｒｅｓｉｓｔｉｖｅ）膜を利用したマグネチックＲＡＭ（ｍａｇｎｅｔｉｃ  ＲＡＭ；ＭＲＡＭ）、及びカルコゲニド化合物（ｃｈａｌｃｏｇｅｎｉｄｅ  ａｌｌｏｙｓ）を利用した相変化メモリ装置（ｐｈａｓｅ  ｃｈａｎｇｅ  ｍｅｍｏｒｙ  ｄｅｖｉｃｅ）などがある。特に、相変化メモリ装置のような可変抵抗メモリ装置は、その製造工程が比較的に簡単で、かつ低コストで大容量のメモリを具現することができる。
【０００４】
図１は、一般的な可変抵抗メモリ装置のメモリセルの概略回路図である。図１に示すように、可変抵抗メモリ装置のメモリセル１０は、可変抵抗体ＣとアクセストランジスタＭとで構成される。
可変抵抗体Ｃは、ビットラインＢＬに接続される。アクセストランジスタＭは、可変抵抗体Ｃと接地との間に接続される。アクセストランジスタＭのゲートには、ワードラインＷＬが接続されている。ワードラインＷＬに所定の電圧が印加されると、アクセストランジスタＭは、ターンオンする。アクセストランジスタＭがターンオンすると、可変抵抗体Ｃは、ビットラインＢＬを介して電流Ｉｃを供給する。
【０００５】
可変抵抗体Ｃは、相変化物質（ｐｈａｓｅ  ｃｈａｎｇｅ  ｍａｔｅｒｉａｌ）（図示せず）を含む。相変化物質は、温度によって２個の安定した状態、すなわち結晶状態（ｃｒｙｓｔａｌ  ｓｔａｔｅ）又は非晶質状態（ａｍｏｒｐｈｏｕｓ  ｓｔａｔｅ）を有する。相変化物質は、ビットラインＢＬを介して供給される電流Ｉｃに応じて、結晶状態又は非晶質状態に変化する。相変化メモリ装置は、相変化物質のこのような特性を利用してデータをプログラムする。
【０００６】
図２は、相変化物質の特性を説明するためのグラフである。
図２において符号「１」は、相変化物質が非晶質状態になるための条件を示し、符号「２」は、結晶状態になるための条件を示す。
図２に示すように、相変化物質ＧＳＴ〔例えば、ＧＳＴはゲルマニウム、アンチモニー、テルリウム（ＧｅＳｂＴｅ）のカルコゲニド合金〕は、電流供給によりＴ１の間に溶融点（ｍｅｌｔｉｎｇ  ｔｅｍｐｅｒａｔｕｒｅ；Ｔｍ）より高い温度に加熱した後に急速冷却（ｑｕｅｎｃｈｉｎｇ）すると、非晶質状態になる。非晶質状態は、通常、リセット状態（ｒｅｓｅｔ  ｓｔａｔｅ）と呼び、データ「１」を格納する。
【０００７】
これとは異なり、相変化物質は、結晶化温度（ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ  ｔｅｍｐｅｒａｔｕｒｅ；Ｔｃ）より高く、かつ溶融点Ｔｍよりは低い温度でＴ１より長いＴ２の間に加熱した後に徐々に冷却すると、結晶状態となる。結晶状態は、通常、セット状態（ｓｅｔ  ｓｔａｔｅ）とも呼び、データ「０」を格納する。メモリセルは、相変化物質の非晶質量（ａｍｏｒｐｈｏｕｓ  ｖｏｌｕｍｅ）によって抵抗が変わる。メモリセルの抵抗は、非晶質状態であるとき最も高く、結晶状態であるとき最も低い。
【０００８】
最近では、一つのメモリセルに２ビット以上のデータを格納する技術が開発されている。このようなメモリセルをマルチレベルセル（Ｍｕｌｔｉ＿Ｌｅｖｅｌ  Ｃｅｌｌ：ＭＬＣ）と呼び、抵抗分布に従ってマルチ状態（ｍｕｌｔｉ＿ｓｔａｔｅ）（複数の状態）を有する。可変抵抗メモリ装置において、マルチレベルセルは、リセット状態とセット状態との間に中間状態（ｉｎｔｅｒｍｅｄｉａｔｅ  ｓｔａｔｅｓ）をさらに有する。マルチレベルセルを有する可変抵抗メモリ装置のプログラム方法については、例えば特許文献１に開示されている。
【０００９】
図３は、従来の技術によるマルチレベルセルを有する可変抵抗メモリ装置のプログラム方法を説明するためのグラフである。
図３に示すプログラム方法は、特許文献１に開示されている。
図３に示すように、メモリセルは、プログラムパルスの下降時間（ｆａｌｌｉｎｇ  ｔｉｍｅ）に応じて４個の状態を有する。メモリセルがリセット状態（ｒｅｓｅｔ  ｓｔａｔｅ）にある場合を（１，１）状態とし、セット状態（ｓｅｔ  ｓｔａｔｅ）にある場合を（０，０）状態とする。
メモリセルは、（１，１）状態と（０，０）状態との間に相変化物質の非晶質量に応じて（１，０）状態と（０，１）状態をさらに有する。
【００１０】
特許文献１によれば、相変化メモリ装置は、メモリセルに供給される電流パルス（ｃｕｒｒｅｎｔ  ｐｕｌｓｅ）の下降時間を調節して、一つのメモリセルに２ビットをプログラムする。特許文献１は、電流パルスの下降時間が長くなるほど、相変化物質の非晶質量が少なくなるという特性を利用したものである。
【００１１】
特許文献１などのような従来の可変抵抗メモリ装置がマルチレベルセル動作を正常に行うためには、プログラムした後の数ｎｓ後の抵抗値と、数日又は数十日後の抵抗値とに差があってはならない。しかしながら、可変抵抗メモリ装置は、相変化物質ＧＳＴの特性上、時間が過ぎるにつれて抵抗が変わるという問題がある。これを抵抗ドリフト（ｒｅｓｉｓｔａｎｃｅ  ｄｒｉｆｔ）現象という。従来の可変抵抗メモリ装置をマルチレベルセル動作に使用するに当たって、抵抗ドリフト現象は、必ず解決しなければならない問題の一つである。
【００１２】
【特許文献１】米国特許第６６２５０５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１３】
そこで、本発明は上記従来の可変抵抗メモリ装置における問題点に鑑みてなされたものであって、本発明の目的は、抵抗ドリフト現象を抑制することができる可変抵抗メモリ装置及びその動作方法並びに可変抵抗メモリシステムを提供することにある。
【課題を解決するための手段】
【００１４】
上記目的を達成するためになされた本発明による可変抵抗メモリ装置の動作方法は、上部電極と下部電極との間に相変化物質を有する可変抵抗メモリ装置の動作方法であって、前記相変化物質をプログラムするために書き込み電流を印加する段階と、前記書き込み電流を印加する段階で前記相変化物質に格納されたデータを読み出すために読み出し電流を印加する段階とを有し、前記書き込み電流の方向と前記読み出し電流の方向は反対であることを特徴とする。
【００１５】
前記上部電極から前記下部電極方向に書き込み電流を印加する段階と、前記下部電極から前記上部電極方向に読み出し電流を印加する段階とをさらに有することが好ましい。
前記書き込み電流を印加する段階によって、前記相変化物質はプログラムされ、前記読み出し電流を印加する段階によって、前記相変化物質の抵抗ドリフトは抑制されることが好ましい。
前記読み出し電流を印加する段階は、プログラム動作後に行われるダミー読み出し動作時に行われることが好ましい。
前記読み出し電流を印加する段階は、ノーマル読み出し動作時に行われることが好ましい。
【００１６】
前記下部電極から前記上部電極方向に書き込み電流を印加する段階と、前記上部電極から前記下部電極方向に読み出し電流を印加する段階とをさらに有することが好ましい。
前記書き込み電流を印加する段階によって、前記相変化物質はプログラムされ、前記読み出し電流を印加する段階によって、前記相変化物質の抵抗ドリフトは抑制されることが好ましい。
前記読み出し電流を印加する段階は、プログラム動作後に行われるダミー読み出し動作時に行われることが好ましい。
前記読み出し電流を印加する段階は、ノーマル読み出し動作時に行われることが好ましい。
前記相変化物質は、各々異なる抵抗値を有する複数の状態の内の１つの状態を取るように構成されることが好ましい。
【００１７】
上記目的を達成するためになされた本発明による可変抵抗メモリ装置は、相変化物質を有する可変抵抗メモリ装置であって、前記相変化物質をプログラムするための書き込み電流の方向と、前記相変化物質に格納されたデータを読み出すための読み出し電流の方向とが反対であることを特徴とする。
【００１８】
前記相変化物質は、上部電極と下部電極との間に接続され、前記相変化物質は、前記下部電極側から非晶質状態に変わることが好ましい。
前記書き込み電流の方向は、前記上部電極から前記下部電極方向であり、前記読み出し電流の方向は、前記下部電極から前記上部電極方向であることが好ましい。
前記読み出し電流の印加は、前記相変化物質の抵抗ドリフトを抑制することが好ましい。
【００１９】
前記書き込み電流の方向は、前記下部電極から前記上部電極方向であり、前記読み出し電流の方向は、前記上部電極から前記下部電極方向であることが好ましい。
前記読み出し電流の印加は、前記相変化物質の抵抗ドリフトを抑制することが好ましい。
前記相変化物質は、各々異なる抵抗値を有する複数の状態の内の１つの状態を取るように構成されることが好ましい。
【００２０】
上記目的を達成するためになされた本発明による可変抵抗メモリシステムは、可変抵抗メモリ装置と、前記可変抵抗メモリ装置を制御するように構成されたメモリコントローラとを有し、前記可変抵抗メモリ装置は、相変化物質をプログラムするための書き込み電流の方向と、前記相変化物質に格納されたデータを読み出すための読み出し電流の方向とが反対であることを特徴とする。
【００２１】
前記相変化物質は、上部電極と下部電極との間に接続され、前記書き込み電流の方向は、前記上部電極から前記下部電極方向であり、前記読み出し電流の方向は、前記下部電極から前記上部電極方向であることが好ましい。
前記相変化物質は、上部電極と下部電極との間に接続され、前記書き込み電流の方向は、前記下部電極から前記上部電極方向であり、前記読み出し電流の方向は、前記上部電極から前記下部電極方向であることが好ましい。
【発明の効果】
【００２２】
本発明に係る可変抵抗メモリ装置及びその動作方法並びに可変抵抗メモリシステムによれば、書き込み電流方向と読み出し電流の方向とを反対にすることによって、抵抗ドリフトを抑制することができるという効果がある。
【発明を実施するための最良の形態】
【００２３】
次に、本発明に係る可変抵抗メモリ装置及びその動作方法並びに可変抵抗メモリシステムを実施するための最良の形態の具体例を図面を参照しながら説明する。
【００２４】
図４〜図７は、本発明による可変抵抗メモリ装置の書き込み電流及び読み出し電流の方向を例示的に示す図面である。
本発明による可変抵抗メモリ装置は、書き込み電流と読み出し電流との方向を反対にすることによって、抵抗ドリフトを抑制する。抵抗ドリフトの抑制効果は、相変化物質ＧＳＴの抵抗が低いほど良くなる。図４〜図６の相変化物質ＧＳＴの初期抵抗は約４００ｋΩであり、図７の相変化物質ＧＳＴの初期抵抗が約１００ｋΩである。
【００２５】
図４は、可変抵抗メモリ装置の一般的な書き込み電流及び読み出し電流の方向を示す。
図４に示すように、可変抵抗体１００は、相変化物質ＧＳＴを含む。相変化物質ＧＳＴは、上部電極ＴＥＣと下部電極ＢＥＣとの間に接続される。上部電極ＴＥＣは、ビットライン（図示せず）に接続され、下部電極ＢＥＣは、選択素子（図示せず）に接続される。
【００２６】
相変化物質ＧＳＴは、非晶質量により抵抗値を異にする。相変化物質ＧＳＴは、非晶質量が多いほど抵抗値が高まる。プログラム状態は、抵抗の低い結晶状態と抵抗の高い非晶質状態とに区分される。結晶状態は、データ“０”を格納し、セット状態という。非晶質状態は、データ“１”を格納し、リセット状態という。シングルレベルセル（ＳＬＣ）は、一つのメモリセルにデータ“０”又は“１”を格納する。
【００２７】
また、メモリセルは、結晶状態と非晶質状態との間に複数の中間状態（ｉｎｔｅｒｍｅｄｉａｔｅ  ｓｔａｔｅｓ）を有するようにすることができる。このようなマルチレベルセル（以下、ＭＬＣと称す）は、一つのメモリセルに２ビット以上のデータを格納することができる。
メモリセルは、ＭＬＣプログラム動作によりマルチ状態（ｍｕｌｔｉ＿ｓｔａｔｅ）（複数の状態）のうちの何れか一つを有する。例えば、一つのメモリセルに２ビットデータが格納されると仮定すると、メモリセルは、４個の状態（“１１”，“１０”，“０１”，“００”）を有する。
【００２８】
“１１”状態は、リセット状態であって、最も高い抵抗値を有する。“００”状態は、セット状態であって、最も低い抵抗値を有する。そして、“１０”及び“０１”状態は、それぞれ第１及び第２中間状態であって、第１及び第２中間抵抗値を有する。“１０”状態の抵抗値は、“０１”状態の抵抗値より高い。
【００２９】
図４に示すように、書き込み電流及び読み出し電流は、上部電極から下部電極方向（Ａ−Ｂ方向）に印加される。これをそれぞれ正方向書き込み電流Ｆｗｄ＿Ｗ（Ｆｏｒｗａｒｄ  Ｗｒｉｔｅ  Ｃｕｒｒｅｎｔ）及び正方向読み出し電流Ｆｗｄ＿Ｒ（Ｆｏｒｗａｒｄ  Ｒｅａｄ  Ｃｕｒｒｅｎｔ）という。これと反対に、下部電極から上部電極方向（Ｂ−Ａ方向）に印加される電流は、それぞれ逆方向書き込み電流Ｒｖｓ＿Ｗ（Ｒｅｖｅｒｓｅ  Ｗｒｉｔｅ  Ｃｕｒｒｅｎｔ）及び逆方向読み出し電流Ｒｖｓ＿Ｒ（Ｒｅｖｅｒｓｅ  Ｒｅａｄ  Ｃｕｒｒｅｎｔ）という。
【００３０】
従来の可変抵抗メモリ装置は、図４に示すように、プログラム動作時に正方向書き込み電流Ｆｗｄ＿Ｗを印加し、読み出し動作時に正方向読み出し電流Ｆｗｄ＿Ｒを印加する。
従来の可変抵抗メモリ装置は、抵抗ドリフトによって、読み出しエラーが発生しうる。
本発明による可変抵抗メモリ装置は、抵抗ドリフトを抑制するために書き込み電流の方向と読み出し電流の方向とを反対にする。
【００３１】
図５は、本発明の第１の実施形態による可変抵抗メモリ装置の動作方法を示す図である。
図５に示すように、書き込み電流は、下部電極から上部電極方向（Ｂ−Ａ方向）に印加される。読み出し電流は、上部電極から下部電極方向（Ａ−Ｂ方向）に印加される。
ここで、正方向読み出し電流Ｆｗｄ＿Ｒは、ノーマル読み出し動作時に印加される電流でありえ、又プログラム動作後に印加されるダミー読み出し電流（ｄｕｍｍｙ  ｒｅａｄ  ｃｕｒｒｅｎｔ）でありうる。本発明による可変抵抗メモリ装置は、逆方向書き込み電流Ｒｖｓ＿Ｗ及び正方向読み出し電流Ｆｗｄ＿Ｒを印加することによって、抵抗ドリフトを抑制する。
【００３２】
図６は、本発明の第２の実施形態による可変抵抗メモリ装置の動作方法を示す図である。
図６に示すように、書き込み電流は、上部電極から下部電極方向（Ａ−Ｂ方向）に印加される。読み出し電流は、下部電極から上部電極方向（Ｂ−Ａ方向）に印加される。
ここで、逆方向読み出し電流Ｒｖｓ＿Ｒは、ノーマル読み出し動作時に印加される電流でありえ、又プログラム動作後に印加されるダミー読み出し電流でありうる。本発明による可変抵抗メモリ装置は、正方向書き込み電流Ｆｗｄ＿Ｗ及び逆方向読み出し電流Ｒｖｓ＿Ｒを印加することによって、抵抗ドリフトを抑制する。
【００３３】
実験結果によると、図６に示す方法は、図５に示す方法に比べて、抵抗ドリフト抑制効果がさらに優れていることが検証されている。図５に示す方法によると、逆方向書き込み動作時に再現性が低下し、抵抗値を安定的に得ることができない場合が発生する。従って、本発明による可変抵抗メモリ装置は、図６に示すように正方向書き込み電流Ｆｗｄ＿Ｗ及び逆方向読み出し電流Ｒｖｓ＿Ｒを印加するのが望ましい。
【００３４】
一方、図６に示す方法を使用する時に、初期抵抗が低いほど抵抗ドリフト現象が減少する。
図７は、初期抵抗が１００ｋΩであり、正方向書き込み電流Ｆｗｄ＿Ｗ及び逆方向読み出し電流Ｒｖｓ＿Ｒを印加することを示す図である。
図７を参照すると、可変抵抗体４００の相変化物質ＧＳＴにおいて、非晶質量が図６のものより小さいことが理解される。
【００３５】
図８は、図４〜図６に対する抵抗ドリフト抑制効果を示す表である。
図８は、初期抵抗が約４００ｋΩである場合に対する抵抗ドリフト抑制効果を示す実験結果である。
抵抗ドリフト現象により、初期抵抗は、時間が過ぎるにつれて変化する。
【００３６】
第１に、図４に示す方法［１］は、正方向書き込み電流Ｆｗｄ＿Ｗ及び正方向読み出し電流Ｆｗｄ＿Ｒを印加する場合である。図４に示す方法によると、可変抵抗体１００は、５秒後に約８９０ｋΩの抵抗値を有し、１８０秒後に約１．１ＭΩの抵抗値を有し、３００秒後に約１．２ＭΩの抵抗値を有する。図４に示す可変抵抗体１００は、５秒後の抵抗値を基準にそれぞれ１２９．９％と１３９．２％のドリフト変化率を示している。
【００３７】
第２に、図５に示す方法［２］は、逆方向書き込み電流Ｒｖｓ＿Ｗ及び正方向読み出し電流Ｆｗｄ＿Ｒを印加する場合である。図５に示す方法によると、可変抵抗体２００は、５秒後に約４１２ｋΩの抵抗値を有し、１８０秒後に約５０５ｋΩの抵抗値を有し、３００秒後に約５１２ｋΩの抵抗値を有する。図５に示す可変抵抗体２００は、５秒後の抵抗値を基準にそれぞれ１２２．４％と１２４．１％のドリフト変化率を示している。図５に示す方法によると、図４の方法に比べて抵抗ドリフトが抑制されたことを確認することができる。
【００３８】
第３に、図６に示す方法［３］は、正方向書き込み電流Ｆｗｄ＿Ｗ及び逆方向読み出し電流Ｒｖｓ＿Ｒを印加する場合である。図６に示す方法によると、可変抵抗体３００は、５秒後に約４０９ｋΩの抵抗値を有し、１８０秒後に約４４７ｋΩの抵抗値を有し、３００秒後に約５０１ｋΩの抵抗値を有する。図６に示す可変抵抗体３００は、５秒後の抵抗値を基準にそれぞれ１０９．２％と１２２．４％のドリフト変化率を示している。図６に示す方法によると、図４及び図５の方法に比べて、抵抗ドリフトがより抑制されたことを確認することができる。
【００３９】
図９は、図８に示す実験結果を示すグラフである。
図９は、初期抵抗が低いほど抵抗ドリフト抑制効果が改善されることを示す。
図９において［１］は、図４の方法による実験結果であり、［２］は、図５の方法による実験結果であり、［３］は、図６の方法による実験結果である。そして、［４］は、図７の方法による実験結果である。図７の方法において、初期抵抗は、１００ｋΩである。
【００４０】
図９に示すように、書き込み電流の方向と読み出し電流の方向とを反対にすると、抵抗ドリフトが抑制されることを確認することができる。そして、初期抵抗が低いほど、抵抗ドリフト現象が抑制されることを確認することができる。
【００４１】
抵抗ドリフトは、ＭＬＣ動作時により一層問題になりうる。
メモリセルが完全結晶状態“００”又は完全非晶質状態“１１”である場合には、抵抗ドリフトによる影響を大きく受けない。完全結晶状態では、抵抗ドリフト現象がなく、完全非晶質状態では、オーバーラップが発生するレベルがないためである。
【００４２】
しかしながら、メモリセルが中間状態“１０”又は“０１”にプログラムされる場合には、抵抗ドリフト現象は問題になる。抵抗ドリフトが発生すると、プログラム状態がオーバーラップされて読み出しエラーが発生しうるためである。本発明による可変抵抗メモリ装置は、書き込み電流の方向及び読み出し電流の方向を反対にすることによって、特にＭＬＣ動作時に抵抗ドリフトによる問題を解決することができる。
【００４３】
図１０は、本発明による可変抵抗メモリ装置を備えるコンピュータシステム５００を簡略に示すブロック図である。図１０に示すように、本発明によるコンピュータシステム５００は、可変抵抗メモリ装置５１１及びメモリコントローラ５１２から構成される可変抵抗メモリシステム５１０、システムバス５５０に電気的に接続した中央処理装置（ＣＰＵ）５３０、ユーザインタフェース５４０、電源供給装置５２０を備える。
【００４４】
可変抵抗メモリ装置５１１には、ユーザインタフェース５４０を介して提供されるか、又は中央処理装置５３０によって処理されたデータがメモリコントローラ５１２を介して格納される。可変抵抗メモリシステム５１０は、半導体ディスク装置（ＳＳＤ）で構成することができ、この場合、コンピュータシステム５００のブート速度が画期的に速くなるはずである。
【００４５】
また、図示していないが、本発明によるコンピュータシステムには、アプリケーションチップセット、カメライメージプロセッサ（ＣＩＳ）、モバイルＤＲＡＭなどがさらに提供されうることが、この分野における通常の知識を有した者にとって自明である。
【００４６】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【００４７】
【図１】一般的な可変抵抗メモリ装置のメモリセルの概略回路図である。
【図２】相変化物質の特性を説明するためのグラフである。
【図３】従来の技術によるマルチレベルセルを有する可変抵抗メモリ装置のプログラム方法を説明するためのグラフである。
【図４】本発明による可変抵抗メモリ装置の書き込み電流及び読み出し電流の方向を例示的に示す図面である。
【図５】本発明による可変抵抗メモリ装置の書き込み電流及び読み出し電流の方向を例示的に示す図面である。
【図６】本発明による可変抵抗メモリ装置の書き込み電流及び読み出し電流の方向を例示的に示す図面である。
【図７】本発明による可変抵抗メモリ装置の書き込み電流及び読み出し電流の方向を例示的に示す図面である。
【図８】図４〜図６に対する抵抗ドリフト抑制効果を示す表である。
【図９】図８に示す実験結果を示すグラフである。
【図１０】本発明による可変抵抗メモリ装置を備えるコンピュータシステムを簡略に示すブロック図である。
【符号の説明】
【００４８】
２００、３００、４００    可変抵抗体
５００      コンピュータシステム
５１０      可変抵抗メモリシステム
５１１      可変抵抗メモリ装置
５１２      メモリコントローラ
５２０      電源供給装置
５３０      中央処理装置（ＣＰＵ）
５４０      ユーザインタフェース
５５０      システムバス
【図１】
2009054274.tif 000003
【図２】
2009054274.tif 000004
【図３】
2009054274.tif 000005
【図４】
2009054274.tif 000006
【図５】
2009054274.tif 000007
【図６】
2009054274.tif 000008
【図７】
2009054274.tif 000009
【図８】
2009054274.tif 000010
【図９】
2009054274.tif 000011
【図１０】
2009054274.tif 000012