(57)【要約】【課題】簡単且つ安価に製造することができる圧電薄膜振動子の製造方法を提供すること。【解決手段】先ず、基板の表面に凹部を形成する。続いて物理気相成長法により基板の表面及び前記凹部内に、前記凹部の深さと同じ厚さの前記絶縁膜とは異なる材料からなる犠牲層を成膜する。しかる後、リフトオフ法によりレジストマスクと当該レジストマスク上に形成された犠牲層とを除去する。基板の表面に絶縁膜の前駆体を含んだ溶液をスピン塗布法により塗布し、焼成することで基板の表面に絶縁膜を形成する。次いで、前記基板の表面に下部電極、圧電薄膜及び上部電極の積層体を形成し、前記犠牲層をエッチングして積層体の下に空洞部を形成する。【選択図】図１
2009089006.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面の凹部を覆うようにして当該基板の表面に下部電極、圧電薄膜及び上部電極の積層体を形成し、前記凹部と積層体との下面とにより空洞部が形成される圧電薄膜振動子を製造する方法であって、
前記基板の表面に前記凹部に相当する部分が開口したレジストマスクを形成する工程と、
前記レジストマスクから露出する基板をエッチングし、基板の表面に凹部を形成する工程と、
物理気相成長法により基板の表面及び前記凹部内に、前記凹部の深さと同じ厚さの前記絶縁膜とは異なる材料からなる犠牲層を成膜する工程と、
しかる後、リフトオフ法によりレジストマスクと当該レジストマスク上に形成された犠牲層とを除去する工程と、
次に、基板の表面に絶縁膜の前駆体を含んだ溶液をスピン塗布法により塗布し、さらに焼成することで基板の表面に絶縁膜を形成する工程と、
次いで、前記基板の表面に下部電極、圧電薄膜及び上部電極の積層体を形成する工程と、
その後、前記基板の表面に犠牲層をエッチングするための開口部を有するレジストマスクを形成し、このマスクを用いて犠牲層をエッチングして積層体の下に空洞部を形成する工程と、を含むことを特徴とする圧電薄膜振動子の製造方法。
【請求項２】
前記絶縁膜はシリコン酸化物を主成分とする膜であることを特徴とする請求項１に記載の圧電薄膜振動子の製造方法。
【請求項３】
請求項１または２に記載の圧電薄膜振動子の製造方法により製造されたことを特徴とする圧電薄膜振動子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電薄膜振動子の製造方法及び圧電薄膜振動子に関する。
【背景技術】
【０００２】
携帯電話等の移動体通信端末に組み込まれる各種フィルタ回路には、例えばＬＣフィルタやＳＡＷ（Surface Acoustic Wave）フィルタ等が用いられるが、移動通信端末の更なる小型化に伴ってこれらフィルタと比較して小型化や加工の容易な圧電薄膜振動子（圧電薄膜共振子）を用いたフィルタ（ＢＡＷ（Bulk Acoustic Wave）フィルタ）が注目されている。
【０００３】
このフィルタに用いられる圧電薄膜振動子は、その構造や製造方法によっていくつかのタイプに分類されるが、その中で圧電薄膜の膜厚方向の縦方向を利用するＦＢＡＲ(Film Bulk Acoustic Resonator)型の圧電薄膜振動子がある。
【０００４】
この圧電薄膜振動子は、励振した弾性振動を閉じ込めるために、共振部分の上部及び下部は空気に接している構造となっている。つまり共振部分の上部は自然に空気と接することになるが、共振部分の下部は空気と接するための空洞部が形成される。この空洞部を作成する方法については大きく分けて主に３種類ある。
（１）基板上に犠牲層を作成し、犠牲層の上部に下部電極、圧電薄膜及び上部電極の積層体（共振部）を作成して最後に犠牲層をエッチングすることにより空隙部を作成する方法（例えば特許文献１参照）。
（２）基板にギャップを形成し、犠牲層で当該ギャップを埋めてＣＭＰ(Chemical Mechanical Polishing)を行う。そして共振部を作成し、最後に犠牲層をエッチングすることにより空洞部を作成する方法（例えば特許文献２参照）。
（３）基板に共振部を作成し、基板の下面からエッチングすることにより空洞部を作成する方法（例えば特許文献３参照）。
【０００５】
上述した（１）〜（３）の方法においてはそれぞれ一長一短がある。（１）の方法では、空洞部を容易に作成することができるが、基板上に形成される犠牲層に段差部分があるために、その上部に作成する共振部にも段差が生じる。このため段差部分の圧電薄膜は不完全となり、不完全な圧電薄膜の振動や段差部分での振動の横方向モードの反射・吸収が起こり、Ｑ値が低下するといった問題がある。また（２）の方法では、犠牲層部分と基板部分とが平滑であるために（１）の方法で述べたような問題は起こらないが、基板を研磨することにより、工程誤差、つまり設計値に対するばらつきが大きくなるといった問題がある。その理由としては、ＣＭＰプロセスでは、研磨速度がスラリーの濃度により左右されるが、スラリー中の固形分が凝集、沈降しやすいためその濃度管理が非常に難しく、この結果研磨速度を安定化させることが困難であるといったこと等が挙げられる。またＣＭＰではディッシング、エロージョン、スクラッチなど解決すべき課題が多数有る。さらに、パターン依存性の問題、つまり基板領域と犠牲層領域とで研磨特性に差が出てしまうという問題もあることから、ＣＭＰは他のプロセスと比較して誤差が生じやすい。またＣＭＰ装置では消耗部材である研磨パッドが用いられ、この研磨パッドは高価であるため、研磨パッドが消耗する度に新しい研磨パッドに交換することにより製造コストが高くなってしまうといった問題もある。
【０００６】
また（３）の方法では、基板下面からエアギャップを形成するため（１）の方法で述べたような問題は起こらないが、基板自体を大きくエッチングするため、共振子の強度が劣化するおそれがある。また空洞部の作成のために素子寸法を大きくする必要があり素子の小型化（集積化）が困難であるといった問題もある。
このように上述した（１）〜（３）の方法において、その方法に応じて種々の問題が生じるが、本発明者らは（２）の方法のように基板にギャップを形成し、当該ギャップを犠牲層で埋めて、共振部を作成した後、犠牲層をエッチングして空洞部を作成することを検討している。
【０００７】
【特許文献１】特開２００５−３３８０６５号公報
【特許文献２】特開２００２−１４００７５号公報
【特許文献３】特開２００２−７６８２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明はかかる事情に鑑みてなされたものであって、その目的は、基板の表面の凹部を覆うようにして当該基板の表面に下部電極、圧電薄膜及び上部電極の積層体を形成し、前記凹部と積層体との下面とにより空洞部が形成される圧電薄膜振動子を製造する方法であって、簡単且つ安価に製造することができる圧電薄膜振動子の製造方法及びこの方法により製造した圧電薄膜振動子を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、基板の表面の凹部を覆うようにして当該基板の表面に下部電極、圧電薄膜及び上部電極の積層体を形成し、前記凹部と積層体との下面とにより空洞部が形成される圧電薄膜振動子を製造する方法であって、
前記基板の表面に前記凹部に相当する部分が開口したレジストマスクを形成する工程と、
前記レジストマスクから露出する基板をエッチングし、基板の表面に凹部を形成する工程と、
物理気相成長法により基板の表面及び前記凹部内に、前記凹部の深さと同じ厚さの前記絶縁膜とは異なる材料からなる犠牲層を成膜する工程と、
しかる後、リフトオフ法によりレジストマスクと当該レジストマスク上に形成された犠牲層とを除去する工程と、
次に、基板の表面に絶縁膜の前駆体を含んだ溶液をスピン塗布法により塗布し、さらに焼成することで基板の表面に絶縁膜を形成する工程と、
次いで、前記基板の表面に下部電極、圧電薄膜及び上部電極の積層体を形成する工程と、
その後、前記基板の表面に犠牲層をエッチングするための開口部を有するレジストマスクを形成し、このマスクを用いて犠牲層をエッチングして積層体の下に空洞部を形成する工程と、を含むことを特徴とする。
【００１０】
上記圧電薄膜振動子の製造方法において、前記絶縁膜は例えばシリコン酸化物を主成分とする膜であることが好ましい。  
また本発明の圧電薄膜振動子は、上述した圧電薄膜振動子の製造方法により製造されたことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、犠牲層の形成工程を、凹部を含めた基板全体の成膜及びＣＭＰのプロセスでは行わず、リフトオフ法とスピン塗布法とによって行われるため、工程誤差を減らすことができ、製造工程が簡素化されると共に、製造コストを抑えることができる。また犠牲層形成工程をリフトオフ工程及びスピン塗布工程で行っているため、犠牲層と基板との間の段差の発生が極力抑えられる。従って、犠牲層の段差による圧電薄膜の不完全な部分から起因するＱ値の低下を減らすことができる。
【発明を実施するための最良の形態】
【００１２】
本発明に係る製造方法により製造される圧電薄膜振動子の一例を、図１を参照しながら説明する。図１は本実施の形態に係る圧電薄膜振動子を模式的に示した断面図である。図１中の３０は矩形状のシリコン製の基板であり、当該基板３０の略中央部には、圧電薄膜３３の横幅よりも少し左右にはみ出る大きさの矩形状の凹部３１が形成されている。前記基板３０の表面には、後述するようにスピン塗布法により絶縁膜であるＳＯＧ膜（ＳｉＯ２膜）３２が形成されている。このＳＯＧ膜３２の表面には、下部電極３３が形成されており、この下部電極３３の形成領域は、この例では基板３０の一端側から前記凹部３１を跨いで当該凹部３１の他縁側を少し越えた位置まで形成されている。
【００１３】
また下部電極３３及び基板３の表面には矩形状の圧電薄膜３４が形成されており、当該圧電薄膜３４の形成領域は、この例では凹部３１を覆うようにして基板３０の略中央部に形成されている。また前記圧電薄膜３４及び基板３０の表面には上部電極３５が形成されており、当該上部電極３５の形成領域はこの例では圧電薄膜３４の一端側から他端側を介して基板１０の他端側まで形成されている。このように凹部３１の上に下部電極３３、圧電薄膜３４及び上部電極３５の積層体３が位置することにより、当該積層体３の下方に空洞部３６が形成されることになる。さらに、基板３０の一端側に位置する下部電極３３の表面には電極パッド３７ａが形成され、基板３０の他端側に位置する上部電極３５の表面には電極パッド３７ｂが形成されている。
【００１４】
このようにして構成された圧電薄膜振動子の発振動作は、電極パッド３７ａ，３７ｂを介して上部電極３５及び下部電極３３に電圧を印加することで圧電薄膜３４の厚み方向に励振された弾性振動が上部電極３５と空気との境界面、並びに下部電極３３と凹部３１との境界面で反射され、圧電薄膜３４の膜厚によって決まる共振周波数で共振が起こる。
【００１５】
次に、図１に示す圧電薄膜振動子の製造方法について図２〜図４を参照しながら説明する。先ず、切り出された一枚のシリコン基板３０を研磨加工して洗浄した後に（図２（ａ））、シリコン基板３０の表面にレジスト膜４０を形成し、フォトリソグラフィによって図１に示す凹部３１に相当する部分のレジスト膜４０を剥離する（図２（ｂ））。なお、この例ではシリコン基板３０を用いているが、シリコン基板３０の他に例えばガラス基板や水晶基板等を用いてもよい。続いて、このレジスト膜４０をマスクにしてドライエッチング又はウエットエッチングを行って、レジスト膜４０に覆われていない基板３０をエッチングし（異方性エッチング）、基板３０表面に凹部３１を形成する（図２（ｃ））。
【００１６】
次に基板３０表面に蒸着あるいはスパッタによるＰＶＤ（Physical Vapor Deposition）法によりゲルマニウム（Ｇｅ）を犠牲層材料として成膜する。この犠牲層４１の成膜では、成膜時間をコントロールしており、基板３０の表面及び基板３０上に形成した凹部３１内に前記凹部３１の深さと同じ厚さの犠牲層４１が成膜されるようになっている（図２（ｄ））。つまり基板３０の表面と凹部３１内に成膜された犠牲層４１の表面とは面一となっている。なお、犠牲層４１としてはＧｅの他にＳｉ、Ｗ等の金属を用いてもよい。
【００１７】
ここで既述のようにして基板３０の表面及び凹部３１内に犠牲層４１を成膜した後の基板３０表面の様子について説明すると、図２（ｄ）に示すように凹部３１の側面は全て犠牲層４１に接しておらず、凹部３１の側面と犠牲層４１の側面との間には隙間５０が形成されている。これは蒸着する場合、成膜材料は直進するので、レジスト膜４０に対して影になる部分や側壁には成膜材料が堆積することができないためである。即ち、基板３０表面にＰＶＤ法により犠牲層４１を成膜した場合には、凹部３１の側面と犠牲層４１との側面との間に隙間５０が形成されることになる。
【００１８】
基板３０の表面及び凹部３１内に犠牲層４１を成膜した後、リフトオフ法によりレジスト膜４０の上に形成されている犠牲層４１を剥離する。即ち、先ずレジスト溶解用の薬液例えばアセトンに基板３０を浸漬し、超音波を印加することによって当該レジスト膜４０が溶解し、レジスト膜４０上の犠牲層４１が除去される（図２（ｅ））。
【００１９】
しかる後、スピン塗布法により絶縁膜であるＳＯＧ膜３２を基板３０の表面に形成する。この工程について詳しく述べると、先ず基板３０を低速に回転させながらノズルによって基板３０の表面中央部にＳｉＯ２膜（シリコン及び酸素からなる絶縁膜）の粉末状の前駆体を含んだ溶液、この例ではＳＯＧ溶液を塗布する。ノズルから基板３０の中央部に供給されたＳＯＧ溶液は遠心力により周縁に向かって広がり、全面に行き渡る。この際、凹部３１の側面と犠牲層４１の側面との間の隙間５０にＳＯＧ溶液６０が流れ込むことになる（図３）。このようにして前記隙間５０にはＳＯＧ溶液６０が埋め込まれ、基板３０と犠牲層４１との間の段差が無くなる。基板３０表面にＳＯＧ溶液を塗布した後、基板３０を加熱してＳＯＧ溶液が硬化し、基板３０表面にＳＯＧ膜３２が形成される（図４（ａ））。これにより基板３０と犠牲層４２との表面がＳＯＧ膜３２によって平坦化される。
【００２０】
次に基板３０の表面に、マグネトロンスパッタ法等により膜厚が例えば０．１〜０．３μｍの金属膜を形成し、リソグラフィー及びウエットエッチングによりパターニングして下部電極３３を形成する（図４（ｂ））。この金属膜としては例えばモリブテン（Ｍｏ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、白金（Ｐｔ）、銅（Ｃｕ）、クロム（Ｃｒ）、タングステン（Ｗ）、タンタル（Ｔａ）等の金属が用いられる。
【００２１】
次に、基板３０の表面にＲＦマグネトロンスパッタ法により例えば膜厚が０．５〜３．０μｍの圧電薄膜を成膜して、リソグラフィー及びウエットエッチングによりパターニングして圧電薄膜３４を形成する（図４（ｃ））。この圧電薄膜３４の膜厚は所望の共振周波数が得られるように設定する。前記圧電薄膜としては例えば窒化アルミニウム（ＡｌＮ）あるいは酸化亜鉛（ＺｎＯ）等が用いられる。
【００２２】
圧電薄膜３４のパターニング後、基板３０の表面にマグネトロンスパッタ法等により膜厚が例えば０．１〜０．３μｍの金属膜を形成し、リソグラフィー及びウエットエッチングによりパターニングして上部電極３５を形成する。そして外部への電気接続のための電極パッド３７ａ，３７ｂをリフトオフ法により形成する（図４（ｄ））。最後にＰＶＤ法により空洞部３６に埋め込んだＧｅ犠牲層４１をエッチングするための開口部を有するレジストパターンをリソグラフィーで形成し、過酸化水素水によりＧｅ犠牲層４１をエッチングする（図４（ｅ））。こうして、下部電極３３の下に空洞部３６が形成され、図１に示す圧電薄膜振動子が完成する。
【００２３】
上述の実施の形態によれば、犠牲層４１の形成工程を、凹部３１を含めた基板全体の成膜及びＣＭＰのプロセスでは行わず、リフトオフ法とスピン塗布法とによって行われるため、工程誤差を減らすことができ、製造工程が簡素化されると共に、製造コストを抑えることができる。また犠牲層形成工程をリフトオフ工程及びスピン塗布工程で行っているため、犠牲層４１と基板３０との間の段差の発生が極力抑えられる。従って、犠牲層４１の段差による圧電薄膜３４の不完全な部分から起因するＱ値の低下を減らすことができる。
【００２４】
また上述の実施の形態において、絶縁膜としてＳＯＧ膜３２の代わりにシリケートガス（ＢＰＳＧ）膜を用いてもよい。この場合、スピン塗布工程ではシリコン、酸素、ホウ素及びリンからなる絶縁膜の粉末状の前駆体を含んだ溶液が塗布される。
【００２５】
また上述した圧電薄膜振動子は、電子部品であるバンドパスフィルタに用いることができる。このフィルタの等価回路図を図５に示しておく。図５においてこのフィルタは、入力端子Ｖｉｎ１、Ｖｉｎ２と、出力端子Ｖｏｕｔ１、Ｖｏｕｔ２と、直列腕をなす上述した圧電薄膜振動子８１，８２，８３と、並列腕をなす上述した圧電薄膜振動子８４，８５とからなる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施の形態に係る圧電薄膜振動子を示す概略断面図である。
【図２】上記圧電薄膜振動子の製造工程の説明図である。
【図３】上記製造工程において、基板表面にＳＯＧ溶液を形成する様子を示す説明図である。
【図４】上記製造工程の第２の説明図である。
【図５】本発明の実施の形態に係るバンドパスフィルタの等価回路図である。
【符号の説明】
【００２７】
３      積層体
３０    基板
３１    凹部
３２    ＳＯＧ膜
３３    下部電極
３４    圧電薄膜
３５    上部電極
３６    空洞部
３７ａ、３７ｂ  電極パッド
４１    犠牲層
５０    隙間
６０    ＳＯＧ溶液
【図１】
2009089006.tif 000003
【図２】
2009089006.tif 000004
【図３】
2009089006.tif 000005
【図４】
2009089006.tif 000006
【図５】
2009089006.tif 000007