(57)【要約】【課題】伝送路で生じたパケット間の伝送時間差を受信ノードで補正するにあたり、伝送路帯域の拡大を強いることなく、複雑なネットワーク構造の下でもパケット間の伝送時間差を容易に把握することを可能にする。【解決手段】伝送路４ａ、４ｂを通じて送信ノード２から受信ノード３にパケットを伝送するとともに、パケット間の伝送時間差を受信ノード３で補正するパケット伝送システム１であって、送信ノード２は、時刻情報を生成するタイマ２３と、時刻情報をパケットのＰＡ領域中の空き領域に格納する時刻情報ＰＡ付加部２５ａ、２５ｂと、時刻情報が付加されたパケットを伝送路４ａ、４ｂに出力するＰＨＹ部２６ａ、２６ｂとを備え、受信ノード３は、伝送路４ａ、４ｂを通じて受信したパケットから時刻情報を抽出する時刻情報抽出部３４と、時刻情報に基づいてパケットの順序を入れ替えるメモリ３５、書込制御部３６及び読出制御部３７とを備える。【選択図】図１
2009218778.tif 000002
【特許請求の範囲】
【請求項１】
複数の伝送路を通じて送信ノードから受信ノードにパケットを伝送するとともに、該複数の伝送路で生じたパケット間の伝送時間差を前記受信ノードで補正するパケット伝送システムであって、
前記送信ノードは、パケットの送信タイミングを示す時刻情報を生成する時刻情報生成部と、該時刻情報をパケットのヘッダ領域中の空き領域に格納する時刻情報付加部と、該時刻情報が付加されたパケットを前記複数の伝送路に出力する出力部とを備え、
前記受信ノードは、前記複数の伝送路を通じて受信したパケットから前記時刻情報を抽出する時刻情報抽出部と、該抽出した時刻情報に基づいてパケットの順序を入れ替えるパケット入替部とを備えることを特徴とするパケット伝送システム。
【請求項２】
前記送信ノードは、
前記時刻情報をパケットのヘッダ領域以外の領域に付加する第１の時刻情報付加部と、
該第１の時刻情報付加部で時刻情報が付加されたパケットを複数の出力経路に選択的に出力する第１のスイッチ部と、
該複数の出力経路上に配置され、該第１のスイッチ部から出力されたパケット内の前記時刻情報をヘッダ領域以外の領域からヘッダ領域中の空き領域に移し替える複数の第２の時刻情報付加部とを備えることを特徴とする請求項１に記載のパケット伝送システム。
【請求項３】
前記受信ノードは、
前記複数の伝送路を伝送されたパケットを受信する複数の受信部と、
該複数の受信部で受信したパケット内の前記時刻情報をヘッダ領域中の空き領域からヘッダ領域以外の領域に移し替える複数の第３の時刻情報付加部と、
該複数の第３の時刻情報付加部から出力されたパケットを前記時刻情報抽出部に出力する第２のスイッチ部とを備えることを特徴とする請求項１又は２に記載のパケット伝送システム。
【請求項４】
前記ヘッダ領域中の空き領域が、ＭＡＣ(Media Access control)フレームにおけるＰＡ(Preamble)領域中の空き領域であることを特徴とする請求項１、２又は３に記載のパケット伝送システム。
【請求項５】
前記ヘッダ領域以外の領域が、ＭＡＣフレームにおけるユーザデータ領域であることを特徴とする請求項２、３又は４に記載のパケット伝送システム。
【請求項６】
前記パケット入替部は、
前記受信ノードで受信したパケットを記憶するための記憶部と、
該記憶部の記憶領域を前記送信タイミングに対応付けて割り振るとともに、パケットを前記時刻情報抽出部で抽出した時刻情報に基づいて前記割り振った記憶領域に書き込む書込制御部と、
前記記憶部に書き込まれたパケットを予め定められた順序で読み出す読出制御部とを備えることを特徴とする請求項１乃至５のいずれかに記載のパケット伝送システム。
【請求項７】
前記書込制御部は、複数の送信ノードからパケットが伝送される場合に、前記記憶部の記憶領域を該複数の送信ノードに対応付けて割り振るとともに、パケットを該パケット内の送信元情報に基づいて前記送信ノードに対応付けて割り振った記憶領域に書き込むことを特徴とする請求項６に記載のパケット伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の伝送路を通じて送信ノードから受信ノードにパケットを伝送するパケット伝送システムに関し、特に、伝送路で生じたパケット間の伝送時間差をパケットを受信した受信ノードで補正するシステムに関する。
【背景技術】
【０００２】
従来、通信機器間のデータ通信においては、データを短いデータ長のパケットに分割して伝送するパケット伝送方式が広く用いられている。かかる伝送方式においては、同一の伝送ルート（経路）を常用してパケットを伝送するのではなく、ネットワークの構成やトラフィックの負荷状態に応じて伝送ルートを適宜選択しながらパケットを伝送するのが一般的である。
【０００３】
このため、送信ノードから出力されたパケットは、その時々で適した伝送ルートを通過しながら最終的な受信ノードに伝送され、場合によっては、パケット毎に異なる伝送ルートを経由することもある。このような場合、経由した伝送ルートの違いに起因して、パケット間で伝送時間にずれが生じることがあり、送信順序の遅いフレームが順序の早いフレームよりも先に到着するなどの問題が生じる。
【０００４】
そこで、例えば、特許文献１には、パケット間の伝送時間差を計測し、受信ノード側でパケットの送信位相差を補正するパケット伝送システムが提案されている。この伝送システムは、複数のパケットを順次に伝送する場合に、中継ノードを通過する毎に各パケットの通過時刻を計測するとともに、その通過時刻を管理するテーブルを作成し、パケット間の伝送時間差を把握するように構成されている。
【０００５】
上記伝送システムでは、受信ノードから次段の装置にパケットを出力する際に、早く到着したパケットを伝送時間差の分だけ遅らせて出力するため、順序の入れ違いを正してパケットを転送することができ、ミスオーダを防止することが可能になる。
【０００６】
また、例えば、特許文献２には、パケットに時刻情報を付加し、受信ノード側でパケットの順序を並び替えるパケット伝送システムが提案されている。この伝送システムは、送信時刻を示すデータをパケットに付加して送信し、受信ノードにおいて、パケットから時刻情報を取り出し、パケットの順序を並び替えるように構成されている。
【０００７】
この伝送システムにおいても、パケットの到達順序に入れ違いが生じていれば、順序が補正されて出力されるため、パケットの順序を正した状態で次段の装置にデータを転送することが可能になる。
【０００８】
【特許文献１】特開２００３−３３３０５８号公報
【特許文献２】特開平５−１３０１４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、特許文献１に記載の伝送システムにおいては、テーブルを用いて全パケットの伝送時間を一元的に管理するため、伝送経路が複雑になり易いスター型やメッシュ型のネットワーク構造の下では、受信ノード側でパケット間の伝送時間差を導き出すことが困難になる虞がある。このため、適用可能な範囲がリング型のような単純構造のネットワークに制限され、汎用性に劣るという問題がある。
【００１０】
一方、特許文献２に記載の伝送システムにおいては、個々のパケットに随伴して時刻情報が伝送されるため、ネットワーク構造の制約を受けることなく、受信ノード側でパケット間の伝送時間差を把握することができる。しかし、この伝送システムでは、送信ノードで生成した時刻情報をパケットに付加して転送するため、１パケット分のデータ長が長くなり、伝送路帯域の拡大を強いられるという問題がある。
【００１１】
そこで、本発明は、上記従来の技術における問題点に鑑みてなされたものであって、伝送路で生じたパケット間の伝送時間差を受信ノードで補正するにあたり、伝送路帯域の拡大を強いることがないのに加え、複雑なネットワーク構造の下でもパケット間の伝送時間差を容易に把握することが可能なパケット伝送システムを提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明は、複数の伝送路を通じて送信ノードから受信ノードにパケットを伝送するとともに、該複数の伝送路で生じたパケット間の伝送時間差を前記受信ノードで補正するパケット伝送システムであって、前記送信ノードは、パケットの送信タイミングを示す時刻情報を生成する時刻情報生成部と、該時刻情報をパケットのヘッダ領域中の空き領域に格納する時刻情報付加部と、該時刻情報が付加されたパケットを前記複数の伝送路に出力する出力部とを備え、前記受信ノードは、前記複数の伝送路を通じて受信したパケットから前記時刻情報を抽出する時刻情報抽出部と、該抽出した時刻情報に基づいてパケットの順序を入れ替えるパケット入替部とを備えることを特徴とする。
【００１３】
そして、本発明によれば、パケット内に時刻情報を付加し、時刻情報をパケットに随伴して伝送するため、複雑なネットワーク構造の下でもパケット間の伝送時間差を容易に把握することが可能になる。それに加え、時刻情報をヘッダ領域中の空き領域に格納して伝送路に出力するため、伝送路帯域の拡大を強いることなく、パケットを伝送することが可能になる。
【００１４】
上記パケット伝送システムにおいて、前記送信ノードが、前記時刻情報をパケットのヘッダ領域以外の領域に付加する第１の時刻情報付加部と、該第１の時刻情報付加部で時刻情報が付加されたパケットを複数の出力経路に選択的に出力する第１のスイッチ部と、該複数の出力経路上に配置され、該第１のスイッチ部から出力されたパケット内の前記時刻情報をヘッダ領域以外の領域からヘッダ領域中の空き領域に移し替える複数の第２の時刻情報付加部とを備えることができる。
【００１５】
上記構成によれば、第１のスイッチ部の前段で、時刻情報をパケットのヘッダ領域以外の領域に付加し、第１のスイッチ部の後段で、時刻情報をヘッダ領域以外の領域からヘッダ領域中の空き領域に移し替えるため、第１のスイッチ部でヘッダ領域を破棄する構成を備えたシステム下であっても、ヘッダ領域とともに時刻情報が破棄されるのを回避することができる。これにより、パケットが第１のスイッチ部を通過する過程で、時刻情報が消失するのを防止することが可能になる。
【００１６】
上記パケット伝送システムにおいて、前記受信ノードが、前記複数の伝送路を伝送されたパケットを受信する複数の受信部と、該複数の受信部で受信したパケット内の前記時刻情報をヘッダ領域中の空き領域からヘッダ領域以外の領域に移し替える複数の第３の時刻情報付加部と、該複数の第３の時刻情報付加部から出力されたパケットを前記時刻情報抽出部に出力する第２のスイッチ部とを備えることができる。
【００１７】
上記構成によれば、パケット内の時刻情報をヘッダ領域以外の領域に移し替えるため、第２のスイッチ部でヘッダ領域を破棄する構成を備えたシステム下であっても、ヘッダ領域とともに時刻情報が破棄されるのを回避することができ、時刻情報の消失を防止することが可能になる。
【００１８】
上記パケット伝送システムにおいて、前記ヘッダ領域中の空き領域をＭＡＣフレームにおけるＰＡ領域中の空き領域とすることができ、また、前記ヘッダ領域以外の領域をＭＡＣフレームにおけるユーザデータ領域とすることができる。
【００１９】
上記パケット伝送システムにおいて、前記パケット入替部が、前記受信ノードで受信したパケットを記憶するための記憶部と、該記憶部の記憶領域を前記送信タイミングに対応付けて割り振るとともに、パケットを前記時刻情報抽出部で抽出した時刻情報に基づいて前記割り振った記憶領域に書き込む書込制御部と、前記記憶部に書き込まれたパケットを予め定められた順序で読み出す読出制御部とを備えることができる。
【００２０】
上記構成によれば、受信ノードで受信したパケットの順序を送信タイミングに対応する正しい順序に並べ替えて出力することができ、ミスオーダを解消することが可能になる。
【００２１】
上記パケット伝送システムにおいて、前記書込制御部が、複数の送信ノードからパケットが伝送される場合に、前記記憶部の記憶領域を該複数の送信ノードに対応付けて割り振るとともに、パケットを該パケット内の送信元情報に基づいて前記送信ノードに対応付けて割り振った記憶領域に書き込むことができる。
【００２２】
上記構成によれば、複数の送信ノードから送信されたパケットの順序が伝送過程で複雑に入れ替わったとしても、受信ノード側では、パケットが送信元毎に振り分けて記憶部に記憶されるため、受信ノードから次段の装置にパケットを出力する際に、複数の送信元からのパケットを規則的な配列に並び替えて出力することが可能になる。
【発明の効果】
【００２３】
以上のように、本発明によれば、伝送路で生じたパケット間の伝送時間差を受信ノードで補正するにあたり、伝送路帯域の拡大を強いることがないのに加え、複雑なネットワーク構造の下でもパケット間の伝送時間差を容易に把握することが可能になる。
【発明を実施するための最良の形態】
【００２４】
次に、本発明の実施の形態について図面を参照して詳細に説明する。尚、以下においては、本発明にかかる伝送システムを、ＭＡＣ(Media Access control)フレームフォーマットを用いてデータを伝送するシステムに適用した場合を例にとって説明する。
【００２５】
図１は、本発明にかかるパケット伝送システムの一実施の形態を示し、このパケット伝送システム１は、大別して、送信ノード２と受信ノード３から構成される。これら送信ノード２及び受信ノード３は、いずれも、リング型、スター型及びメッシュ型等の各種ネットワークにおいて中継装置を担うものである。
【００２６】
尚、中継装置は、図２に示すように、送信機能と受信機能の双方を備えるものであるが、図１では、説明の便宜上、一対の中継装置間において、送信側の中継装置の送信機能と、受信機側の中継装置の受信機能とを抜き出して図示している。従って、図１の送信ノード２は、図２の中継装置のうちの送信機能を司る部分に相当し、受信ノード３は、図２の中継装置のうちの受信機能を司る部分の構成に相当する。
【００２７】
送信ノード２は、ネットワークに入力された入力信号を受信して伝送路４ａ、４ｂに転送する中継装置であり、ＰＨＹ(Physical layer device)部２１と、時刻情報付加部２２と、タイマ２３と、ルートスイッチ２４と、時刻情報ＰＡ付加部２５ａ、２５ｂと、ＰＨＹ部２６ａ、２６ｂとを備える。
【００２８】
ＰＨＹ部２１は、ＬＡＮケーブル等の入力伝送路と送信ノード２の入力端との間に配置されるインターフェースであり、送信ノード２に入力された入力信号をＭＤＩ(Medium Dependent Interface：媒体依存インターフェース）からＭＩＩ(Medium Independent Interface：媒体非依存インターフェース）に適したフォーマットに変換する。
【００２９】
時刻情報付加部２２は、ＰＨＹ部２１を通じて入力されたパケットに、タイマ２３で計時されるパケットの送信時刻（以下、「時刻情報」という）を付加して出力するものである。時刻情報付加部２２では、図３（ａ）に示すフォーマットを有するパケットの「User-Data領域」（以下、「ＵＤ領域」という）の末尾に時刻情報「Time」を付加し、パケットを図３（ｂ）に示すフォーマットに変換して出力する。
【００３０】
ルートスイッチ２４は、送信ノード２から出力するパケットの伝送路を選択するための切替スイッチである。ルートスイッチ２４では、時刻情報付加部２２から出力されたパケットの「MAC DA領域」（図３（ｂ）参照）に基づいて宛先アドレスを特定し、パケットの伝送に適した伝送路４ａ、４ｂを選択してパケットを出力する。
【００３１】
時刻情報ＰＡ付加部２５ａ、２５ｂは、ルートスイッチ２４から出力されるパケットのＵＤ領域に格納された時刻情報を一旦取り出し、時刻情報の格納領域を変更して出力するものである。これら時刻情報ＰＡ付加部２５ａ、２５ｂは、ルートスイッチ２４の出力経路上に配置され、いずれも同一の構成を有する。時刻情報ＰＡ付加部２５ａ、２５ｂでは、ＵＤ領域から取り出した時刻情報をＰＡ(Preamble)領域内に移し替え、パケットを図３（ｃ）に示すフォーマットに変換して出力する。
【００３２】
ＰＨＹ部２６ａ、２６ｂは、送信ノード２の出力端と伝送路４ａ、４ｂとの間に配置されるインターフェースであり、いずれも上記ＰＨＹ部２１と同一のものである。これらＰＨＹ２６ａ、２６ｂは、時刻情報ＰＡ付加部２５ａ、２５ｂから出力されるパケットをＭＩＩからＭＤＩに適したフォーマットに変換して出力する。
【００３３】
一方、受信ノード３は、伝送路４ａ、４ｂを通じて伝送されたパケットを受信する中継装置であり、ＰＨＹ部３１ａ、３１ｂと、時刻情報ＤＡ付加部３２ａ、３２ｂと、ルートスイッチ３３と、時刻情報抽出部３４と、メモリ３５と、書込制御部３６と、読出制御部３７と、ＰＨＹ部３８とを備える。
【００３４】
ＰＨＹ部３１ａ、３１ｂは、伝送路４ａ、４ｂの各々に対応して設けられるインターフェースであり、送信ノード２のＰＨＹ部２１と同一のものである。尚、受信ノード３の出力側のＰＨＹ部３８も、送信ノード２のＰＨＹ部２１と同一のものであり、受信ノード３の出力端とユーザ端末等との間のインターフェースである。
【００３５】
時刻情報ＤＡ付加部３２ａ、３２ｂは、ＰＨＹ部３１ａ、３１ｂから出力されるパケットを受信し、時刻情報の格納領域を変更するためのものである。これら時刻情報ＤＡ付加部３２ａ、３２ｂでは、パケットのＰＡ領域から時刻情報（図３（ｃ）参照）を取り出してＵＤ領域内に移し替え、パケットを図３（ｃ）に示すフォーマットから図３（ｂ）に示すフォーマットに変換する。
【００３６】
ルートスイッチ３３は、時刻情報ＤＡ付加部３２ａ、３２ｂの各々から出力されるパケットを一本化して時刻情報抽出部３４に出力する切替スイッチである。また、時刻情報抽出部３４は、ルートスイッチ３３から出力されるパケットの時刻情報（図３（ｂ）参照）をＵＤ領域から取り出し、書込制御部３６に出力するものである。さらに、メモリ３５は、時刻情報抽出部３４で時刻情報が取り出された後のパケットを一時的に記憶するための記憶媒体である。
【００３７】
書込制御部３６は、時刻情報抽出部３４で取り出した時刻情報に基づき、パケットをメモリ３５に格納する際の書込アドレスを指定するものである。この書込制御部３６は、パケットの送信時刻（送信順序）に対応付けて書込アドレスを指定するように動作し、このため、メモリ３５では、例えば、送信時刻の早いパケットが上位の記憶領域に格納され、送信時刻の遅いパケットが下位の記憶領域に格納される。
【００３８】
読出制御部３７は、メモリ３５に格納されたパケットの読出アドレスを指定するものであり、予め定められた設定（例えば、上位のアドレスから順に）に従って読出アドレスを指定していく。このため、メモリ３５に格納されたパケットは、メモリ３５への書込タイミングとは関係なく、読出アドレスで指定された順序で読み出される。
【００３９】
次に、上記パケット伝送システム１を用いたパケット伝送方法について、図１〜図６を参照しながら説明する。尚、図４は、送信ノード２への入力パケット及び送信ノード２からの出力パケットを示し、図５は、受信ノード３への入力パケットを示すものである。
【００４０】
ここでは、図４に示すように、５つのパケットＰ１〜Ｐ５が順に送信ノード２に入力される場合を例にとるが、本伝送システム１の動作理解の便宜のため、先ずは、パケットＰ１のみに着目してパケットの流れを説明し、その後に、パケットＰ１〜Ｐ５の伝送時間差の補正手順を説明する。
【００４１】
パケットＰ１が送信ノード２に入力されると、図１に示すように、先ず、時間情報付加部２２において、パケットＰ１のＵＤ領域に時刻情報Ｔ１が付加される（図３（ｂ）参照）。ここで、時刻情報Ｔ１をＰＡ領域ではなく、ＵＤ領域に付加するのは、ルートスイッチ２４の通過時に時刻情報Ｔ１が失われるのを避けるためである。
【００４２】
すなわち、ルートスイッチ２４においては、スイッチ内部のメモリ消費を抑えるため、入力側でＰＡ情報及びＳＦＤ(Start of Frame Delimiter）情報をパケットＰ１から一旦削除してデータ容量を減らし、その後、出力側で再付加してパケットＰ１を元の状態に戻すことがある。これは、ＰＡ情報及びＳＦＤ情報が規定値であることを利用したものであるが、その際、ＰＡ領域内に時刻情報Ｔ１を格納していると、時刻情報Ｔ１は、ルートスイッチ２４の入力側でＰＡ情報とともに削除されてしまう。
【００４３】
この場合、ルートスイッチ２４の出力側でＰＡ情報及びＳＦＤ情報が再付加されても、時刻情報Ｔ１は付加されないため、時刻情報Ｔ１がパケットＰ１内から失われることになる。そこで、ルートスイッチ２４の前段では、時刻情報Ｔ１をＵＤ領域側に格納し、これによって、パケットＰ１内から時刻情報Ｔ１が消失するのを防止している。
【００４４】
パケットＰ１のＵＤ領域に時刻情報Ｔ１が付加されると、次いで、ルートスイッチ２４を経由してパケットＰ１が時刻情報ＰＡ付加部２５ａ、２５ｂに出力されるとともに、時刻情報ＰＡ付加部２５ａ、２５ｂにおいて、時刻情報Ｔ１がＵＤ領域からＰＡ領域に移し替えられる。
【００４５】
この際、時刻情報Ｔ１は、ＰＡ領域の次段に追加的に付加されるのではなく、図３（ｃ）に示すように、ＰＡ領域内の空き領域を利用して付加される。すなわち、ＭＡＣフレームフォーマットにおいては、ＰＡ領域に８ｂｙｔｅ分のデータ長が確保されるが、実際のデータ伝送時には、先頭の１ｂｙｔｅのみにＰＡ情報を付与し、ＰＡ領域の一部を使用するに過ぎない。このため、ＰＡ領域内には７ｂｙｔｅ分の空き領域が存在し、上記時刻情報Ｔ１は、その空き領域を利用して格納する。
【００４６】
従って、図３（ａ）、（ｂ）に示すように、時刻情報Ｔ１をＵＤ領域に付加した段階では、１パケット分のデータ長に時刻情報Ｔ１のデータ長が上乗せされることになるが、図３（ｃ）に示すように、ＰＡ領域内に時刻情報Ｔ１を付加した段階では、ＵＤ領域のデータ長が時刻情報Ｔ１の分だけ短縮され、ＰＡ領域のデータ長は、当初の状態が維持される。その結果、パケットＰ１の全体のデータ長は、時刻情報Ｔ１を付加する前のパケットＰ１と同一のデータ長となり、データ長が長くなるのを回避することができる。
【００４７】
ＰＡ領域に時刻情報Ｔ１を付加すると、図１に示すように、ＰＨＹ部２６ａ、２６ｂを介してパケットＰ１が伝送路４ａ、４ｂに出力される。このとき、伝送路４ａ、４ｂに出力されるパケットＰ１は、上記のとおり、時刻情報Ｔ１が付加される前と同一のデータ長を有するため、伝送路帯域を拡大せずとも、従前どおりにパケットＰ１を伝送することができる。
【００４８】
伝送路４ａ、４ｂに出力されたパケットＰ１は受信ノード３で受信され、その後、時刻情報ＤＡ付加部３２ａ、３２ｂにおいて、パケットＰ１のＰＡ領域内に付加された時刻情報Ｔ１が取り出される。そして、取り出された時刻情報Ｔ１は、図３（ｂ）に示すように、再度、ＵＤ領域に格納され、格納領域が変更される。
【００４９】
尚、時刻情報Ｔ１をＰＡ領域からＵＤ領域に移し替えるのは、送信ノード２の時刻情報付加部２２で時刻情報Ｔ１をＵＤ領域に付加するのと同様の理由であり、ルートスイッチ３３の通過時に時刻情報Ｔ１が失われるのを避けるためである。すなわち、時刻情報Ｔ１をＵＤ領域側に移行することでＰＡ領域から退避させ、パケットＰ１内から時刻情報Ｔ１が消失するのを防止している。
【００５０】
次いで、図１に示すように、時刻情報抽出部３４において、パケットＰ１のＵＤ領域から時刻情報Ｔ１が取り出され、書込制御部３６に出力される。次に、書込制御部３６において、時刻情報Ｔ１に対応する書込アドレスが指定され、図６に示すように、メモリ３５の記憶領域３５ａにパケットＰ１が格納される。
【００５１】
続いて、パケットＰ１〜Ｐ５の伝送時間差の補正手順について説明する。尚、パケットＰ２〜Ｐ５に対する時刻情報Ｔ２〜Ｔ５の付加処理については、パケットＰ１と同様であるため、ここでは、それらの説明を省略し、受信ノード３でパケットＰ１〜Ｐ５を受信した後の動作を中心に説明する。
【００５２】
但し、以下においては、パケットＰ１〜Ｐ５は、送信ノード２から出力される際、図４に示すように、伝送路４ａ、４ｂから交互に出力されたものとする。そして、パケットＰ１〜Ｐ５の伝送過程において伝送路４ｂで遅れが生じ、図５に示すように、伝送路４ａのパケットＰ１、Ｐ３、Ｐ５が先に受信ノード３で受信され、その後に、伝送路４ｂのパケットＰ２、Ｐ４が受信されたものとする。
【００５３】
上記の順序で受信ノード３に入力されたパケットＰ１〜Ｐ５は、時刻情報ＤＡ付加部３２ａ、３２ｂで時刻情報Ｔ１〜Ｔ５がＵＤ領域に移し替えられた後、順次、ルートスイッチ３３に入力される。次いで、図６（ａ）に示すように、ルートスイッチ３３からＰ１、Ｐ３、Ｐ５、Ｐ２、Ｐ４の順序でパケットが出力されるとともに、出力されたパケットから順にメモリ３５に格納される。
【００５４】
その際、書込制御部３６において、時刻情報Ｔ１〜Ｔ５が参照され、それらに対応した書込アドレスが指定される。そのため、パケットＰ１〜Ｐ５は、図６（ｂ）に示すように、メモリ３５への書込タイミングとは無関係に、上位の記憶領域３５ａから下位の記憶領域３５ｅに向けて順に格納されていく。
【００５５】
メモリ３５へのパケットＰ１〜Ｐ５の書込処理がある程度完了すると、メモリ３５に格納したパケットの読出処理が開始される。このとき、読出制御部３７において、上位の記憶領域３５ａから順に読出アドレスが指定され、その結果、パケットＰ１〜Ｐ５は、送信ノード２から送信された順序と同一の順序で読み出される。これにより、パケットＰ１〜Ｐ５が正しい順序に入れ替えられ、ミスオーダが解消される。
【００５６】
以上のように、本実施の形態によれば、パケット内に時刻情報を付加し、時刻情報をパケットに随伴して伝送するため、受信ノード３でパケットを受信する都度、個々のパケットの伝送時間を把握することができる。従って、複雑なネットワーク構造の下でもパケット間の伝送時間差を容易に把握することができ、適切に伝送時間差を補正することが可能になる。
【００５７】
それに加え、パケットを伝送路４ａ、４ｂに出力する際には、時刻情報をＰＡ領域内に格納するため、伝送時のデータ長が長くなるのを回避することができ、伝送路帯域の拡大を強いることなく、パケットを伝送することが可能になる。
【００５８】
尚、上記実施の形態においては、受信ノード３で受信したパケットＰ１〜Ｐ５をメモリ３５に書き込む際、時刻情報のみに対応付けてパケットの記憶領域（書込アドレス）を定めているが（図６（ｂ）参照）、図７に示すように、送信ノード２の送信元アドレスと時刻情報との双方に対応付けてパケットの記憶領域を定めることもできる。ここで、図中の「Ｓａ」、「Ｓｂ」は、２台の送信ノード２からパケットを受信した場合の各送信ノード２の送信元アドレスに対応するものである。
【００５９】
このような構成を採るには、受信ノード３でパケットを受信した際に、先ず、パケットの「MAC SA領域」（図３参照）を参照して送信元アドレスを特定し、それを書込制御部３６（図１参照）に出力する。そして、書込制御部３６において、時刻情報を参照するのと同時に送信元アドレスを参照し、それらの双方に基づいて書込アドレスを決定する。これにより、メモリ３５中の記憶領域を送信ノード２毎に割り振った上で、送信順序に対応する状態でパケットを格納することができる。
【００６０】
上記構成によれば、図８（ａ）に示すように、２台の送信ノード２から送信されたパケットの順序が伝送過程で複雑に入れ替わったとしても、メモリ３５にパケットが格納される段階では、図８（ｂ）に示すように、送信ノード２毎に順序が正しく並べ替えられる。従って、図８（ｃ）に示すように、メモリ３５に格納されたパケットを上位の記憶領域から順番に読み出していけば、受信ノード３から次段の装置にパケットを出力する際に、複数の送信元からのパケットを規則的な配列に並び替えて出力することができる。
【図面の簡単な説明】
【００６１】
【図１】本発明にかかるパケット伝送システムの一実施の形態を示す図である。
【図２】図１のパケット伝送システムの全体像を示す図である。
【図３】パケットのデータフォーマットを示す図である。
【図４】送信ノードへの入力パケット及び送信ノードからの出力パケットを示す図である。
【図５】受信ノードへの入力パケットを示す図である。
【図６】メモリへのパケットの書込処理及びメモリからのパケットの読出処理を示す図である。
【図７】メモリの記憶領域の振り分け例を示す図である。
【図８】メモリへのパケットの書込処理及びメモリからのパケットの読出処理を示す図である。
【符号の説明】
【００６２】
１  パケット伝送システム
２  送信ノード
３  受信ノード
４（４ａ、４ｂ）  伝送路
２１  ＰＨＹ部
２２  時刻情報付加部
２３  タイマ
２４  ルートスイッチ
２５（２５ａ、２５ｂ）  時刻情報ＰＡ付加部
２６（２６ａ、２６ｂ）  ＰＨＹ部
３１（３１ａ、３１ｂ）  ＰＨＹ部
３２（３２ａ、３２ｂ）  時刻情報ＤＡ付加部
３３  ルートスイッチ
３４  時刻情報抽出部
３５  メモリ
３５ａ〜３５ｅ  記憶領域
３６  書込制御部
３７  読出制御部
３８  ＰＨＹ部
【図１】
2009218778.tif 000003
【図２】
2009218778.tif 000004
【図３】
2009218778.tif 000005
【図４】
2009218778.tif 000006
【図５】
2009218778.tif 000007
【図６】
2009218778.tif 000008
【図７】
2009218778.tif 000009
【図８】
2009218778.tif 000010