(57)【要約】【課題】  素子分離用のトレンチと層間絶縁膜とを同時形成する技術を提供する。【解決手段】  ＳＯＩ基板４の素子形成領域に半導体構造６〜１２を形成し、ＳＯＩ基板４の表面において素子形成領域を一巡する素子分離領域に対応する開口１６を有する酸化シリコン膜１４をＳＯＩ基板４の表面に形成する。シリコンをエッチングして酸化シリコンをエッチングしないエッチングガスと、そのエッチングガスによってエッチングされたシリコンと結合して副生成物を生成する添加ガスとが混合した混合ガスを用いてＳＯＩ基板４の表面をドライエッチングすることによって、開口１６から露出している範囲のＳＯＩ基板４にトレンチ１８を形成するとともに、酸化シリコン膜１４の表面に副生成物を堆積して層間絶縁膜２２を上記のトレンチ１８と同時に形成する。この層間絶縁膜２２は、その後の工程で除去されずに完成した半導体装置２に残存する。【選択図】図３
2009231496.tif 000002
【特許請求の範囲】
【請求項１】
素子形成領域と素子分離領域を有する半導体装置の製造方法であり、
シリコン基板内の前記素子形成領域に、半導体素子を構成する半導体構造を形成する半導体構造形成工程と、
前記シリコン基板の表面において前記素子形成領域を一巡する前記素子分離領域に対応する開口を有する酸化シリコン膜を、前記シリコン基板の表面に形成する酸化シリコン膜形成工程と、
シリコンをエッチングして酸化シリコンをエッチングしないエッチングガスと、そのエッチングガスによってエッチングされたシリコンと結合して副生成物を生成する添加ガスとが混合した混合ガスを用いて、前記開口を有する前記酸化シリコン膜によって被覆されている前記シリコン基板の表面をドライエッチングすることによって、前記開口から露出している範囲の前記シリコン基板にトレンチを形成するとともに、前記酸化シリコン膜の表面に前記副生成物を堆積して層間絶縁膜を形成するトレンチと層間絶縁膜の同時形成工程を備えており、
その層間絶縁膜がその後の工程で除去されずに完成した半導体装置に残存している、
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記のトレンチと層間絶縁膜の同時形成工程では、前記エッチングガスの流量よりも前記添加ガスの流量を多くすることを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子形成領域と素子分離領域を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
離接する素子形成領域の間に素子分離領域を形成することによって、隣接する素子形成領域の間を電気的に分離する技術が知られている。例えば、特許文献１では、素子分離領域に対応する範囲のシリコン基板の表面が露出するマスクをシリコン基板の表面に設けておき、反応性イオンエッチング等の手法によって素子分離領域に溝（トレンチ）を形成する。特許文献１では、上記のマスクを除去することで露出した素子形成領域に、ＭＯＳトランジスタ等の半導体構造を形成する。
【０００３】
【特許文献１】特開２００６−７３５９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
一般的に半導体装置を作成する際には、素子形成領域に半導体構造が形成された後に、それらの半導体構造上に配設される配線等と上記の半導体構造を電気的に分離するための層間絶縁膜を形成する工程が実施される。特許文献１の技術では、素子分離用のトレンチの形成と、層間絶縁膜の形成が、別工程で実施される。
【課題を解決するための手段】
【０００５】
素子分離用のトレンチの形成時に、エッチングされたシリコンを含む副生成物が発生することがある。エッチング中に生じた副生成物が、エッチング中のシリコン上に堆積してしまうことがあり、しばしばエッチストップ現象の原因となることが知られている。本発明者らは、エッチング時に副生成物が発生することに着目し、副生成物を積極的に発生させる条件でトレンチエッチングを行うことによって、トレンチを形成するのと同時に、半導体基板の表面に副生成が堆積して堆積膜を形成させることが可能であることを見出した。そして、副生成物による堆積膜について試験してみたところ、半導体装置の層間絶縁膜として十分に機能し得ることを見出した。本発明は、このような着想と発見に基づいて創作されたものである。
【０００６】
本発明は、素子形成領域と素子分離領域を有する半導体装置の製造方法に関する。
本発明の方法は、シリコン基板内の素子形成領域に、半導体素子を構成する半導体構造を形成する半導体構造形成工程と、シリコン基板の表面において素子形成領域を一巡する素子分離領域に対応する開口を有する酸化シリコン膜をシリコン基板の表面に形成する酸化シリコン膜形成工程と、シリコンをエッチングして酸化シリコンをエッチングしないエッチングガスと、そのエッチングガスによってエッチングされたシリコンと結合して副生成物を生成する添加ガスとが混合した混合ガスを用いて、開口を有する酸化シリコン膜によって被覆されているシリコン基板の表面をドライエッチングすることによって、開口から露出している範囲のシリコン基板にトレンチを形成するとともに、酸化シリコン膜の表面に副生成物を堆積して層間絶縁膜を形成するトレンチと層間絶縁膜の同時形成工程を備えている。本発明の方法は、上記のトレンチと層間絶縁膜の同時形成工程において形成された層間絶縁膜が、その後の工程で除去されずに完成した半導体装置に残存していることを特徴とする。
【０００７】
上記の半導体構造形成工程では、素子形成領域に、例えばソース領域やドレイン領域やゲート電極等で構成される半導体構造が形成される。酸化シリコン膜形成工程では、シリコン基板の表面において半導体構造が形成されている素子形成領域を一巡する素子分離領域に対応する開口を有する酸化シリコン膜を、シリコン基板の表面に形成する。この工程では、シリコン基板の表面の全域に酸化シリコン膜を形成した後に、エッチング等によって素子分離領域に対応する開口を酸化シリコン膜に形成してもよい。あるいは、素子分離領域に対応する領域をマスクによって被覆した後に、シリコン基板の表面を酸化させて、素子分離領域に対応する開口を有する酸化シリコン膜を形成してもよい。
【０００８】
トレンチと層間絶縁膜の同時形成工程では、例えば、エッチングガスにフッ素系ガスを使用するとともに、添加ガスに臭素系ガス及び／又は酸素ガスを使用する。シリコンをエッチングして酸化シリコンをエッチングしないエッチングガスを用いると説明したが、これは、酸化シリコンを全くエッチングしないという意味ではない。シリコンを必要なだけエッチングしたときに、マスクとして使用する酸化シリコンが残留しているほどに酸化シリコンに対するエッチング速度が遅ければ、酸化シリコンをエッチングしないということができる。
【０００９】
上記工程では、酸化シリコンの開口において露出しているシリコンとエッチングガスが化学反応を起こし、揮発性のシリコン反応物が生成される。ドライエッチングが継続されることにより、酸化シリコンの開口に対応する範囲のシリコン基板にから露出している範囲のシリコンはシリコン反応物となって放出され続け、結果として、開口から露出している範囲のシリコン基板にはトレンチが形成される。
【００１０】
上記工程で生成されたシリコン反応物は、気化した状態でトレンチの外部へ放出されるとともに混合ガスに含まれる臭素や酸素と結合し、シリコンを含有する副生成物が生成される。トレンチが形成される範囲では、エッチングガスによる化学反応が継続的に起こっているために、副生成物が堆積することがない。生成された副生成物は、主に酸化シリコン膜の表面に付着し、そこに堆積していく。このことにより、トレンチが形成されるとともに、酸化シリコン膜の表面に副生成物の堆積膜が同時的に形成される。また、この工程で形成された堆積膜は層間絶縁膜として利用可能な特性を備えている。本発明では、副生成物の堆積膜がその後の工程で除去されず、層間絶縁膜に利用される。すなわち、本発明の方法で製造された半導体装置では、副生成物の堆積膜が完成した半導体装置に残存している。上記の製造方法によると、従来ではトレンチの形成工程とは別に実施していた層間絶縁膜の形成工程を省略することができる。
【００１１】
トレンチと層間絶縁膜を同時に形成する工程では、エッチングガスの流量よりも添加ガスの流量を多くすることが好ましい。添加ガスの流量比をエッチングガスの流量比よりも多くすることで、副生成物を積極的に発生させる環境でドライエッチングを実施することができる。酸化シリコン膜の表面への副生成物の堆積を促進することができ、層間絶縁膜を良好に形成することができる。
【発明の効果】
【００１２】
本発明によると、素子分離用トレンチと、素子形成領域に形成された半導体構造とシリコン基板の表面に形成される配線等を絶縁する層間絶縁膜が、同時に形成される。トレンチ形成工程後に別に実施していた層間絶縁膜の形成工程を省略することができる。半導体装置の製造コストを削減することができる。
【発明を実施するための最良の形態】
【００１３】
以下に説明する実施例の主要な特徴を列記する。
（特徴１）  エッチング時に混合ガスに印加する圧力と、温度と、プラズマ発生用電極に印加するＲＦパワーの少なくとも１つを、積極的に副生成物を発生させ、酸化シリコン膜の表面への副生成物の堆積を促進する条件で設定する。
（特徴２）  トレンチの幅と深さは、層間絶縁膜が良好に機能する厚みとなるのに必要な量の副生成物が発生する寸法で設計される。
【実施例】
【００１４】
本発明の実施例について図面を参照しながら説明する。図１から図９に、本実施例の半導体装置２の作成工程を表わす図を示す。図１に示す半導体装置２は、ＳＯＩ（Silicon On Insulator）基板４を備えている。ＳＯＩ基板４は、シリコン基板４ａと、シリコン基板４ｃと、シリコン基板４ａ，４ｃの間に配設されているシリコン酸化膜４ｂを備えている。シリコン基板４ａ内には素子形成領域が設けられている。図１に示す工程では、シリコン基板４ａ内の素子形成領域に半導体素子として機能する半導体構造を製造する。図１の場合には、ＭＯＳとして機能する半導体構造を製造する。すなわち、ソース領域６と、ドレイン領域１２と、ソース領域６とドレイン領域１２の間に位置するシリコン基板４ａに対して酸化膜８を挟んで対向するゲート電極１０等を製造する。シリコン基板４ａには、図示しないその他の半導体構造が形成されていてもよい。例えば、ソース領域６とドレイン領域１２を取り囲む範囲にウェル領域を形成してもよい。
同一のシリコン基板４ａ内に複数個の素子形成領域を設ける場合には、隣接する素子形成領域とを分離するために、各素子形成領域を一巡する半導体分離領域を確保する必要がある。
【００１５】
このため、図２に示す工程では、素子分離領域に対応する範囲に開口１６が形成されている酸化シリコン膜１４を、ＳＯＩ基板４の表面に形成する。開口１６は、ＳＯＩ基板４の表面の全域に酸化シリコン膜１４を形成した後に、開口１６に対応する範囲の酸化シリコン膜１４をエッチング等により除去して形成してもよい。あるいは、開口１６に対応するＳＯＩ基板４の表面領域をマスキングした後に、ＣＶＤ法等によって、ＳＯＩ基板４の表面に酸化シリコン膜１４を成膜することによって形成してもよい。
【００１６】
次いで、図３に示す工程では、開口１６を有する酸化シリコン膜１４によって被覆されているＳＯＩ基板４の表面をプラズマエッチングする。プラズマエッチングには、フッ素系のエッチングガスと、臭素系ガスと酸素ガスからなる添加ガスとを混合した混合ガスが用いられる。この混合ガスは、ＮＦ３とＨＢｒとＯ２の流量比が、１６：１００：１１となるように混合される。混合ガスはＳＯＩ基板４が設置されているエッチング室へ供給され、エッチング室に設けられている電極の放電によってプラズマ化される。本実施例のプラズマエッチング工程では、エッチングガス（ＮＦ３）の流量よりも、添加ガス（ＨＢｒ，Ｏ２）の流量が非常に多い雰囲気の中で、ＳＯＩ基板４に対するエッチングが実施される。上記のエッチングガスはシリコンをエッチングするが、酸化シリコンを殆どエッチングしない。このため、酸化シリコン膜１４は上記のエッチングガスによってエッチングされず、酸化シリコン膜１４に被覆されていない部分（開口１６から露出している部分）のＳＯＩ基板４がエッチングされ、トレンチ１８が形成される（図３参照）。
【００１７】
上記の添加ガスは、エッチングガスによってエッチングされたシリコンと結合して、シリコンを含む副生成物を生成する。生成された副生成物は、酸化シリコン膜１４の上に堆積して、層間絶縁膜２２を形成する。すなわち、このプラズマエッチングを実施する工程では、上記のトレンチ１８とともに、層間絶縁膜２２が同時形成される。後で詳しく説明するが、この層間絶縁膜２２は、その後の半導体装置２の製造工程においても除去されない。完成した半導体装置２に層間絶縁膜２２が残存し、ＳＯＩ基板４に形成された半導体構造とＳＯＩ基板４の上に形成される金属配線等を絶縁する。
【００１８】
図１０に、プラズマエッチング時の素子分離領域の様子を表わす拡大断面図を示す。プラズマエッチング工程では、酸化シリコン膜１４の開口１６に対応する範囲において露出しているＳＯＩ基板４の表面に、ＳＯＩ基板４の表面から裏面に向かう方向（すなわち、図１０のＦで示す粒子が向かう方向）から、プラズマ化したフッ素系ガス（図中のＦで示す粒子）が打ち込まれる。上記のプラズマガスが衝突した部分、すなわち、トレンチ１８の底面２０ａでは、ＳＯＩ基板４のシリコンとプラズマガスのフッ素ラジカルが化学反応を起こし、ＳｉＦ４等の揮発性のシリコン反応物（図中のＳｉで示す粒子）が生成される。生成されたシリコン反応物はトレンチ１８の底面２０ａから、トレンチ１８の外部（図中のＳｉで示す粒子が向かう方向）へ放出される。エッチングを継続している間は、トレンチ１８の底面２０ａでは上述した化学反応が起こり続け、トレンチ１８はＳＯＩ基板４の表面に対して垂直な方向に向かって深さを増していく。トレンチ１８の底面２０ａは、例えば、２０ｂで示す所望の位置にまで掘り下げられていく。この工程で形成されるトレンチ１８は、底面２０ａの面積が開口１６の面積よりも小さいテーパ形状を有している。
【００１９】
上記したように、ＳＯＩ基板４が設置されているエッチング室内には、上記のエッチングガス以外に、図中にＢｒ及びＯで示す多量の添加ガスが存在している。上記の工程においてトレンチ１８内からデポガス（添加ガス）が多量に存在する雰囲気の中へ放出されたシリコン反応物は、デポガスに含まれる臭素及び酸素と活発に化学反応を起こし、その結果、ＳｉＢｒｘＯｙ等の副生成物が生成される。生成された副生成物は固化し、酸化シリコン膜１４の表面に堆積する。トレンチ１８のエッチングが継続されると、酸化シリコン膜１４の表面に堆積する副生成物の量も増加していく。堆積した副生成物は、シリコン酸化物を含有する堆積膜を形成する。例えば、トレンチ１８の底面２０が図３に示す位置に達し、トレンチ１８が所望の深さになると、酸化シリコン膜１４の表面には、図中に２２で示すように、多量の副生成物が堆積する。また、開口１６に近い位置ほど多量の副生成物が堆積する。この堆積膜はその後の工程において除去されずに、完成した半導体装置２に層間絶縁膜２２として残存する。すなわち、素子分離用のトレンチ１８と層間絶縁膜２２とが、上記のエッチング工程において同時形成される。
【００２０】
図１１に、ＳＯＩ基板４に堆積する副生成物の厚みを表わす図を示す。上記の工程においてシリコン基板の酸化シリコン膜の表面に形成される層間絶縁膜の厚みを光学式膜厚測定機を用いて計測したところ、図１１に示す結果が得られた。（ａ）は酸化シリコン膜の表面部分に堆積した副生成物の各位置における厚みを表わしており、（ｂ）はトレンチ内に堆積した副生成物の各位置における厚みを表わしている。上記したように、開口に近い酸化シリコン膜の表面ほど多量の副生成物が堆積する。このため、（ａ）で示すように、上記の工程において形成される層間絶縁膜は、トレンチの形成位置に近い部分から半導体構造が形成される素子形成領域の中央部分にかけてなだらかに沈降する形状を有している。すなわち、トレンチの形成位置に近いほど厚い層間絶縁膜が形成される。このような層間絶縁膜を有するシリコン基板を用いた場合、シリコン基板に形成される半導体構造と層間絶縁膜上に形成される配線等とを良好に絶縁できる。なお、トレンチ内には副生成物がほとんど堆積しない。
【００２１】
本実施例では、副生成物を積極的に発生させるデポリッチな条件のもとでトレンチ１８のエッチングを実施することによって、トレンチ１８と層間絶縁膜２２を同時形成することを特徴とする。例えば、副生成物を積極的に発生させるために、エッチングガスの流量よりも添加ガスの流量を多くすることが有効であることはすでに述べた。この他にも、副生成物を積極的に発生させるために、様々な条件を設定することができる。例えば、エッチング時に混合ガスに印加される圧力を極力低く設定することによって、副生成物が発生しやすくすることができる。例えば、従来では１４０ｍＴｏｒｒ程度の圧力を混合ガスに印加していたが、これを１００ｍＴｏｒｒ以下にすることで、エッチング室内を混合ガスが流れやすい環境にすることができる。このことにより、トレンチ１８の底面２０で発生するシリコン反応物はトレンチ１８の外へと放出されやすくなり、エッチング室内を流れる添加ガスと反応しやすくなる。この結果、より効率よく酸化シリコン膜１４の表面に副生成物を堆積させることができる。
【００２２】
また、例えば、エッチング室に設けられているプラズマ発生用電極に供給されるＲＦパワーを低く設定することによっても、副生成物が発生しやすくすることができる。例えば、従来では１０００Ｗ程度であったＲＦパワーを、７００Ｗ以下(例えば、６００Ｗ等)に設定することで、シリコンと酸化シリコンに対するエッチングレートの比をさらに増大させることができる（エッチングガスによってシリコンがさらにエッチングされやすくなるとともに、酸化シリコンがさらにエッチングされにくくなる）。また、例えば、エッチング時の温度を低く設定することも有効である。例えば、従来では１５℃程度であったエッチング室内の温度を、０℃以下にすることにより、酸化シリコン膜１４への副生成物の堆積をさらに促進させることができる。
【００２３】
酸化シリコン膜１４の表面に形成される層間絶縁膜２２の厚みは、トレンチ１８の深さと開口１６の大きさに応じて変化する。例えば、所定の厚みの層間絶縁膜が必要な場合、トレンチ１８は、層間絶縁膜２２の厚みが所定値以上となる深さにまでエッチングされる。また、十分な厚みを有する層間絶縁膜２２を形成するために、大口径の開口１６が形成されていてもよい。例えば、従来では素子分離用のトレンチは微細パターンによって形成されていたが、本実施例では、開口１６が比較的に大きい経口を有して形成されることで、上記のエッチング工程において良好な厚みを有する層間絶縁膜２２を形成することができる。例えば、開口１６は、０．１ｍｍ２等の大きな面積を有していてもよい。
【００２４】
上記のプラズマエッチング工程では、上記した混合ガスの流量比率と圧力とＲＦパワーと温度と開口１５の大きさとトレンチ１８の深さ等の、様々な条件のすべてを副生成物を積極的に発生させる条件で設定してもよいし、いずれかの条件を満たす状態でエッチングを実施してもよい。
【００２５】
次いで、図４に示す工程では、ＳＯＩ基板４の側面（トレンチ１８の側壁部分）に絶縁膜を形成するために、上記の工程で形成したトレンチ１８の側壁を酸化させる。例えば、ＳＯＩ基板４の表面を加熱等により酸化させることで酸化膜２４を形成する。本実施例では、この工程において層間絶縁膜２２の表面も酸化膜２４によって被覆される。しかしながら、特にこの実施形態に限定されるものではなく、トレンチ１８の内側表面にのみ酸化膜２４を形成してもよい。
【００２６】
図５に示す工程では、酸化膜２４によって被覆されたトレンチ１８を、ポリシリコン２６によって埋め込む処理を実施する。ポリシリコン２６は、例えば、ＣＶＤ等の手法によってＳＯＩ基板４の表面に被膜させることができる。上記したように、トレンチ１８はテーパ状に形成されているので、ポリシリコン２６をトレンチ１８の底部２８（先の工程において形成された酸化膜２４の底部表面）まで良好に充填することができる。ＣＶＤ等の手法によってポリシリコン２６をトレンチ１８に充填する場合、図５に示したように、ＳＯＩ基板４の表面にも被膜が形成される。このため、図６に示す工程では、ＳＯＩ基板４の表面全部を被覆しているポリシリコン２６をエッチバックし、トレンチ１８内に埋め込まれたポリシリコン２６以外のポリシリコンを除去する。図６の不要なポリシリコンを除去する工程は、ＣＭＰ（Chemical Mechanical Polishing）を用いて実施されてもよい。
なお、層間絶縁膜２２上に形成する配線等のために層間絶縁膜２２の表面を平坦にする必要がある場合には、上記の工程において不要なポリシリコン除去するとともに、層間絶縁膜２２の一部を除去することでその表面を平坦化してもよい。あるいは、層間絶縁膜２２の表面を加熱することよって平坦化してもよい。さらに、上記のいずれかの方法により表面を平坦化した後に、ポリシリコン２６の表面を酸化させて、酸化ポリシリコン膜２７を形成する。
【００２７】
図７に示す工程では、ＳＯＩ基板４に形成された半導体構造を配線等に電気的に接続するためのコンタクトホール３０を、ゲート電極１０とソース領域６とドレイン領域８にそれぞれ対応する領域に形成する。コンタクトホール３０は、例えば、エッチング等の手法によって形成することができる。次いで、図８に示す工程では、上記のコンタクトホール３０を介して半導体構造と接続する電極を含む金属配線３２を形成する。例えば、コンタクトホール３０の内部にタングステン等の金属を埋め込み、次いで、スパッタリング等によりＳＯＩ基板４の表面側にアルミニウム膜を成膜してパターニングすることで、金属配線３２を形成してもよい。金属配線３２は、ゲート電極１０とソース領域６とドレイン領域８等の、ＳＯＩ基板４に形成された半導体構造を、配線等に電気的に接続するために用いられる。
【００２８】
図９に示す工程では、金属配線３２が形成されたＳＯＩ基板４の表面側に、パッシベーション膜３４を形成する。パッシベーション膜３４は、例えば、酸化シリコン又は窒化シリコン等によって形成することができる。また、パッシベーション膜３４には、金属配線３２を外部と接続するためのコンタクトホールが形成されていてもよい（図９参照）。
【００２９】
上記の図１から図９に示した一連の工程により、半導体装置２が形成される。完成された半導体装置２では、図３に示したプラズマエッチング工程でトレンチ１８と同時に形成された層間絶縁膜２２が残存している。この層間絶縁膜２２は、ＳＯＩ基板４に形成された半導体構造と、ＳＯＩ基板４の上部に形成される配線との間に十分な厚みを確保し、上記半導体構造と配線等を良好に絶縁することができる。本実施例の半導体装置２の製造方法によると、トレンチ１８を形成した後の工程において、ＣＶＤ等の処理により改めて層間絶縁膜２２を形成する必要がない。半導体装置２の形成に必要な工程数を減らすことができる。本実施例の製造方法によると、半導体装置２の製造効率を高めるとともに、製造コストを削減することができる。
【００３０】
また、本実施例ではプラズマエッチングを例示して説明したが、本発明に用いられるエッチング手法はこれに限定されるものではない。例えば、反応性イオンエッチング等のその他のドライエッチング手法が用いられてもよい。
【００３１】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００３２】
【図１】半導体装置の作成工程を表わす断面図（１）である。
【図２】半導体装置の作成工程を表わす断面図（２）である。
【図３】半導体装置の作成工程を表わす断面図（３）である。
【図４】半導体装置の作成工程を表わす断面図（４）である。
【図５】半導体装置の作成工程を表わす断面図（５）である。
【図６】半導体装置の作成工程を表わす断面図（６）である。
【図７】半導体装置の作成工程を表わす断面図（７）である。
【図８】半導体装置の作成工程を表わす断面図（８）である。
【図９】半導体装置の作成工程を表わす断面図（９）である。
【図１０】プラズマエッチング時のＳＯＩ基板の部分拡大断面図である。
【図１１】ＳＯＩ基板に形成される層間絶縁膜の厚みを表わす図ある。
【符号の説明】
【００３３】
２：半導体装置
４：ＳＯＩ基板
４ａ，４ｃ：シリコン基板
４ｂ：酸化シリコン層
６：ソース領域
８，２４：酸化膜
１０：ゲート電極
１２：ドレイン領域
１４：酸化シリコン膜
１６：開口
１８：トレンチ
２０，２０ａ，２０ｂ：底面
２２：層間絶縁膜
２６：ポリシリコン
２７：酸化ポリシリコン膜
２８：底部
３０：コンタクトホール
３２：金属配線
３４：パッシベーション膜
【図１】
2009231496.tif 000003
【図２】
2009231496.tif 000004
【図３】
2009231496.tif 000005
【図４】
2009231496.tif 000006
【図５】
2009231496.tif 000007
【図６】
2009231496.tif 000008
【図７】
2009231496.tif 000009
【図８】
2009231496.tif 000010
【図９】
2009231496.tif 000011
【図１０】
2009231496.tif 000012
【図１１】
2009231496.tif 000013