(57)【要約】【課題】窒化ガリウム成長層およびバッファ層の抵抗に関係なく、基板の厚さ方向に電流が流れる縦型素子を容易に作成可能な窒化ガリウム半導体装置の製造方法を提供すること。【解決手段】シリコン基板１と前記シリコン基板上に形成されたバッファ層２とその上に窒化ガリウム半導体層を形成し、前記シリコン基板１の裏面から前記シリコン基板ならびに前記バッファ層２を貫通して前記窒化ガリウム半導体層に達する深さのトレンチを形成し、このトレンチの中に導電体を埋め込む工程を有する製造方法する。【選択図】    図１
2009054659.tif 000002
【特許請求の範囲】
【請求項１】
絶縁体基板もしくは半導体基板の一面上に、前記基板と該基板上に成長させる窒化ガリウム半導体層との間の結晶構造変換ならびに結晶品質改善のために設けられるバッファ層を介して窒化ガリウム半導体層を成長させ、その後、前記絶縁体基板もしくは半導体基板の他面から前記窒化ガリウム半導体層に到達する深さのトレンチを複数形成し、該トレンチ中に導電物を埋め込み、前記窒化ガリウム半導体層表面と基板の他面に電極を形成する工程を有することを特徴とする窒化ガリウム半導体装置の製造方法。
【請求項２】
前記基板がシリコンであることを特徴とする請求項１の窒化ガリウム半導体装置の製造方法。
【請求項３】
前記基板がサファイヤであることを特徴とする請求項１の窒化ガリウム半導体装置の製造方法。
【請求項４】
前記絶縁体基板もしくは半導体基板の他面から前記窒化ガリウム半導体層に到達する深さのトレンチを複数形成する前に、前記絶縁体基板もしくは半導体基板の他面側を研磨して厚みを薄くしてから、前記トレンチを複数形成することを特徴とする請求項１乃至３のいずれか一項に記載の窒化ガリウム半導体装置の製造方法。
【請求項５】
前記トレンチに埋め込まれる導電物がアルミニウムであることを特徴とする請求項４記載の窒化ガリウム半導体装置の製造方法。
【請求項６】
前記トレンチに埋め込まれる導電物が高不純物濃度のポリシリコンであることを特徴とする請求項４記載の窒化ガリウム半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化ガリウム半導体を用いた縦型半導体装置の製造方法に関する。
【背景技術】
【０００２】
高耐圧、大電流を制御するパワー半導体素子の材料としては、従来シリコン単結晶が用いられている。生産されているパワー半導体素子には多くの種類があるが、それぞれ長所と短所を有しており、用途に合わせて使い分けられているのが現状である。たとえば、バイポーラトランジスタやＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）は、電流密度は多く取れるものの高速スイッチングに限界がある。その使用限界はバイポーラトランジスタが数ｋＨｚ、ＩＧＢＴでは２０−３０ｋＨｚ程度の周波数といわれている。一方パワーＭＯＳＦＥＴやショットキバリアダイオードは、大電流は取れないものの、より高速に、数ＭＨｚの高周波数域まで使用できる。しかしながら、市場では大電流と高速性を兼ね備えたパワーデバイスへの要求が強い。そのため、ＩＧＢＴやパワーＭＯＳＦＥＴなどでは特にスイッチング速度の改良に力が注がれた。その結果、現在ではほぼ、前述の材料限界に近いスイッチング速度にまで到達したといわれているが、なお、要求レベルに十分達しているとは言えない。
一方、窒化ガリウム（ＧａＮ）半導体は、そのエネルギーギャップが３ｅＶ以上と高く、従来は主に、青色ＬＥＤ（発光ダイオード）やＬＤ（レーザーダイオード）などの光デバイスの開発が行われていた。しかしながら、ここ数年、窒化ガリウム（ＧａＮ）半導体は、その破壊電界が高く、最大電界強度もシリコンより１桁以上大きいという特長を有することから、低オン抵抗と高速スイッチングに用いられるパワーデバイスとすることが可能であるため、そのようなパワーデバイスへの適用にかかる研究開発が盛んに行われるようになってきた。今まで、窒化ガリウム（ＧａＮ）材料を使ったスイッチングデバイスとしてはサファイヤ基板上にＧａＮを成長させたＨＥＭＴ（ｈｉｇｈ  ｅｌｅｃｔｒｏｎ  ｍｏｂｉｌｉｔｙ  ｔｒａｎｓｉｓｔｏｒ）素子が一般に知られている。このＨＥＭＴ素子は高移動度特性を有しているためオン抵抗が極めて小さくなるという特徴を有しているが、絶縁体であるサファイヤ基板を用いているため、電流取り出し電極をすべてＧａＮ層の表面側に設置する必要がある。従って、このＨＥＭＴ素子は必然的に横型デバイス構造となる（特許文献１）。
【０００３】
このように、ＨＥＭＴ素子は横型デバイス構造のため、高耐圧化は可能であるが、電流については、電流が素子表面近傍のみに流れて不均一な電流分布になり易いこと、および表面電極の配線抵抗分が大きくなり易いこと、などの理由から大電流を流すことが困難である。従って、電流取り出し電極が表面と裏面に設置され、電流が素子内を縦（厚さ）方向に均一に流れる縦型構造が最も適していると言われるパワーデバイス分野の素子として、前述の窒化ガリウム（ＧａＮ）半導体は不向きな構造であると言わざるを得ない。しかし、たとえば、ＧａＮ基板上にＧａＮ層をエピタキシャル成長させ、そこにＨＥＭＴ構造作り込むという縦型ＨＥＭＴ素子の検討もされている（非特許文献１）。
ところが、前述の非特許文献１記載の縦型ＨＥＭＴ素子に用いられるＧａＮ基板は極めて高価であって、かつそのウエハの大口径化に難点があるため、大口径を前提とする量産化には極めて不向きであるという欠点がある。そこで、安価でかつ大口径化が可能なシリコン基板上にＧａＮを成長させた基板を用いて半導体素子を開発するという試みが多数なされている。この開発が上手くいけば、現状シリコンパワー半導体と同様の量産性を有する高性能半導体が可能となる。しかし、今のところ、シリコン結晶とＧａＮ結晶では結晶格子定数が異なるため、そのままシリコン基板上にＧａＮを成長させると、ＧａＮ結晶内に結晶欠陥が発生しその界面からＧａＮ結晶に転位が入り、その転位が原因で素子のオフ状態において、極めて大きな漏れ電流が発生するなど、電子デバイスとしては致命的な問題を有している。この問題に対しては、ＡｌＮ層などのバッファ層をシリコンとＧａＮ層の間に設けることでＧａＮ層の結晶性を向上させ、前記大きな漏れ電流の問題を回避させる方法が知られている（特許文献２、３）。
【０００４】
さらに、シリコン半導体基板にトレンチをあらかじめ形成した後にｎ-ＧａＮ層を形成する点に特徴を有する製造方法について公開されている。この文献の記載ではＧａＮは結晶成長時、トレンチ上を横方向選択成長法により作成することで、格子定数の違いに起因する転位発生を減少させる効果を有すると記述されている（特許文献４）。
【特許文献１】特開２００４−３１８９６号公報
【特許文献２】特開２００３−６０２１２号公報
【特許文献３】特開平５−３４３７４１号公報
【特許文献４】特開２００６−１６５１９１号公報
【非特許文献１】「絶縁ゲートＡｌＧａＮ／ＧａＮ−ＨＦＥＴの縦型動作」  電気学会研究会  ＥＤＤ−０６−１０４  ２００６．
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＡｌＮ層を用いるバッファ層では、そのバンドギャップが極めて高く（６．２ｅＶ）、そのため抵抗が高くなり、その結果、縦方向に電流を流すと、ＡｌＮ層で電流がほとんど流れず素子全体の抵抗、すなわち、オン電圧が極めて大きくなってしまうという新たな問題が発生する。
さらに、前記特許文献４に記載の製造方法では、図４に示すように、ＧａＮ層５のエピタキシャル成長をさせる半導体基板１表面に、既にトレンチ６が設けられているため、ＧａＮ層５は半導体基板１の表面だけでなくトレンチ６の側壁にも形成される。ところが、たとえばシリコン基板１を用いた場合、格子定数の整合性から（１１１）面を主面とするウエハを用いるが、トレンチ６側壁のシリコン面は（１１１）ではなくなるため、側壁に形成されたＧａＮ層５−１には結晶欠陥が多く発生し易い。そして、このトレンチ６側面のＧａＮ層５−１が最後まで素子内に残る可能性が高く、このトレンチ６側面のＧａＮ層５−１に発生する転位が漏れ電流の発生源になる可能性がある。さらに横方向選択成長法にて形成したＧａＮ結晶では、図４の断面図に示すように、隣接する横方向成長層同士が基板表面でぶつかる面に、いわゆるグレインバウンダリ（Ｇｒａｉｎ  Ｂｏｕｎｄａｒｙ）１１が発生し易いので、その後の工程にてトレンチ内に金属７を埋め込んだとき、前記グレインバウンダリ１１を介して金属がｎ-ＧａＮ層５の表面にまで達し、電極間の短絡不良となる懸念がある。
【０００６】
本発明は、以上述べた点に鑑みてなされたものであり、本発明の目的は、窒化ガリウム成長層およびバッファ層の抵抗に関係なく、基板の厚さ方向に電流が流れる縦型素子を容易に作成可能な窒化ガリウム半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
特許請求の範囲の請求項１記載の発明によれば、絶縁体基板もしくは半導体基板の一面上に、前記基板と該基板上に成長させる窒化ガリウム半導体層との間の結晶構造変換ならびに結晶品質改善のために設けられるバッファ層を介して窒化ガリウム半導体層を成長させ、その後、前記絶縁体基板もしくは半導体基板の他面から前記窒化ガリウム半導体層に到達する深さのトレンチを複数形成し、該トレンチ中に導電物を埋め込み、前記窒化ガリウム半導体層表面と前記基板の他面に電極を形成する工程を有する窒化ガリウム半導体装置の製造方法とする。
特許請求の範囲の請求項２記載の発明によれば、前記基板がシリコンである特許請求の範囲の請求項１の窒化ガリウム半導体装置の製造方法とする。
特許請求の範囲の請求項３記載の発明によれば、前記基板がサファイヤである特許請求の範囲の請求項１の窒化ガリウム半導体装置の製造方法とする。
特許請求の範囲の請求項４記載の発明によれば、前記絶縁体基板もしくは半導体基板の他面から前記窒化ガリウム半導体層に到達する深さのトレンチを複数形成する前に、前記絶縁体基板もしくは半導体基板の他面側を研磨して厚みを薄くしてから、前記トレンチを複数形成する特許請求の範囲の請求項１乃至３のいずれか一項に記載の窒化ガリウム半導体装置の製造方法とする。
【０００８】
特許請求の範囲の請求項５記載の発明によれば、前記トレンチに埋め込まれる導電物がアルミニウムである特許請求の範囲の請求項４記載の窒化ガリウム半導体装置の製造方法とする。
特許請求の範囲の請求項６記載の発明によれば、前記トレンチに埋め込まれる導電物が高不純物濃度のポリシリコンである特許請求の範囲の請求項４記載の窒化ガリウム半導体装置の製造方法とする。
上記目的を達成するために、本発明の窒化ガリウム半導体装置の製造方法は、シリコン基板１と前記シリコン基板上に形成されたバッファ層２とその上に窒化ガリウム半導体層を形成し、前記シリコン基板１の裏面から前記シリコン基板ならびに前記バッファ層２を貫通して前記窒化ガリウム半導体層に達する深さのトレンチを形成し、このトレンチの中に導電体を埋め込む工程を有する。このようにして形成された窒化ガリウム半導体基板に、たとえば、前記窒化ガリウム半導体層の表面にショットキバリア電極を形成してショットキバリアダイオードを形成し、トレンチ中に導電体を埋め込んだシリコン基板１の裏面に金属電極を形成する製造方法とすれば、縦型素子として、高抵抗層の膜を含むバッファ層を有していてもオン電圧の増大を抑制し、かつ容易に製造できる窒化ガリウムショットキバリアダイオードが得られる。
【発明の効果】
【０００９】
本発明によれば、窒化ガリウム成長層およびバッファ層の抵抗に関係なく、基板の厚さ方向に電流が流れる縦型素子が容易に作成可能な窒化ガリウム半導体装置の製造方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明にかかる窒化ガリウム半導体装置の製造方法について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
図１は本発明の実施例１にかかるＧａＮショットキバリアダイオードの断面図である。図２、図３は本発明の実施例１にかかるＧａＮショットキバリアダイオード製造工程の断面図である。図５は本発明の実施例１にかかるＧａＮショットキバリアダイオードのＩ−Ｖ特性図である。図６は本発明の実施例１にかかるＧａＮショットキバリアダイオードの耐圧特性図である。
【実施例１】
【００１１】
以下、本発明の窒化ガリウム半導体装置の製造方法にかかる実施例１について、図１〜図３を参照して詳細に説明する。なお、実施例１では、縦型素子として、耐圧６００Ｖのショットキバリアダイオードを示した。図１は、本実施例１の窒化ガリウムショットキバリアダイオードの概略断面図を示す。この図に示すように、本実施例１の窒化ガリウムショットキバリアダイオードは、シリコン基板１とその上に形成されたＡｌＮ／ＧａＮの二層からなるバッファ層２および３を有し、その上に積層される高（不純物）濃度のｎ+ＧａＮ層４、低（不純物）濃度ｎ-ＧａＮ層５を備えている。さらにシリコン基板１には裏面から前記ｎ+ＧａＮ層４に達するトレンチ６を有し、そのトレンチ６中にはアルミニウムなどを主成分とする導電物７が充填されている。このアルミニウムなどからなる導電物７はシリコン基板１の裏面側にまで形成され、さらに、この裏面の全面に形成されたアルミニウム膜と接触するようにシリコン基板裏面全体にＮｉ−Ａｕなどのカソード電極８が形成されている。このような導電物としては他に高濃度ポリシリコンなどを用いることもできる。また、ｎ-ＧａＮ層の表面にはショットキバリア電極膜９との間に逆方向電圧印加時の電界緩和のためのシリコン酸化膜１０が形成されている。
次に、図２、図３を用いてショットキバリアダイオードの製造方法を説明する。まず、主面が（１１１）面であるシリコン基板１を準備し、この上に、周知の技術である有機金属化学的気相成長法（ＭＯＣＶＤ）を用いてＡｌＮ層２とノンドープＧａＮ層３をこの順に形成する。シリコン面（１１１）の格子定数は０．３８４０ｎｍで、ＧａＮ面の格子定数は０．３８１９ｎｍであって比較的近い値であるため、シリコン（１１１）面を選択した。シリコン基板１は直径２００ｍｍ、厚さ５００μｍであり、その上に形成したＡｌＮ層２の厚さは１５ｎｍ、ノンドープＧａＮ層３は２００ｎｍの厚みとした。このＡｌＮ層２はシリコン基板とＧａＮ層との間の結晶構造の変換のために被着され、またＧａＮ層３は結晶の品質改善のための層として形成されている。さらに、その上にｎ型の高濃度のｎ+ＧａＮ層４を３μｍの厚さに、ｎ型の低濃度のｎ-ＧａＮ層５を厚さ６μｍに、それぞれエピタキシャル成長させる。これらのＧａＮ層の２つの層の不純物濃度はそれぞれ５×１０19ｃｍ-3ならびに２×１０16ｃｍ-3とした。エピタキシャル成長の際のガリウムの材料としてはトリメチルガリウムを、また窒素の材料としてアンモニアガスを用いた。また窒化ガリウム層をｎ型化するためのドーパント材料としてモノシランを用いた。ここまでの工程によって、図２の断面図に示すように、窒化ガリウム半導体基板の基本的な層構成は完成する。
【００１２】
次に、図３に示すように、ｎ-ＧａＮ層５の表面にショットキバリア電極膜９を形成する。この電極膜は周知の蒸着法によりＮｉとＡｌを積層して形成した。この際、ショットキバリア電極膜を蒸着する前にＣＶＤにてシリコン酸化膜１０を形成し、パターニング後に前記ショットキバリア電極膜９を蒸着した。このシリコン酸化膜１０上のショットキバリア電極膜９がフィールドプレートの役目を果たすため、安定した耐圧特性が得られる。次に厚さ５００μｍあるシリコン基板１を裏面からバックグラインド（裏面研磨）し、トータル厚さ８０μｍにする。通常、シリコン基板１は５００μｍ程度と厚いため、本実施例１では、その後のトレンチエッチング工程を簡略化するためにバックグラインドをしたが、元の基板が十分薄ければバックグラインド工程を省いても良い。その後、シリコン基板１の裏面に厚さ１．６μｍの酸化膜を成長させ、フォトリソグラフおよびエッチングにより５μｍおきに５μｍ幅の酸化膜マスクを形成した後、裏面からトレンチエッチングによりシリコン基板１とＡｌＮ／ＧａＮバッファ層２、３を貫通してｎ+ＧａＮ層４に達する深さのトレンチを形成する。その結果、トレンチ底部に高濃度ｎ+ＧａＮ層４が現れる。次に、導電物としてアルミニウムＡｌをメッキ法により前記トレンチ内に埋め込む。その後、シリコン基板１の裏面全体に前記トレンチ内に埋め込まれたＡｌに接触するようにＴｉ／Ｎｉ／Ａｕの金属膜をこの順に積層して形成する。こうすることで縦型のショットキバリアダイオードが完成する。
【００１３】
前記特許文献４に記載の製造方法では、前述のように、トレンチ側壁に形成されたＧａＮがもれ電流発生源になる可能性がある。さらに、形成したＧａＮ結晶が横方向選択成長の場合に発生するグレインバンダリーを介してトレンチに埋め込まれた金属が素子表面にまで達し、短絡不良となる懸念があるが、本発明による窒化ガリウム半導体装置の製造方法によれば、トレンチ側壁にＧａＮ層が形成されることは無く、また、グレインバウンダリも形成されないので、そのような懸念は解消される。
図５の電流−電圧特性図に、実施例１で説明した製造方法に沿って作成した窒化ガリウムショットキバリアダイオードの室温（Ｒ.Ｔ.）におけるＩ−Ｖ（電流−電圧）波形を実線で示す。今回の測定に用いたショットキバリアダイオードのチップサイズは５ｍｍ×５ｍｍ、定格電流を１００Ａ（電流密度は４５２．７Ａ／ｃｍ2）とした。また比較のために、図５に通常の６００Ｖ／１００Ａの特性を有するシリコンｐｎダイオードのＩ−Ｖ波形も合わせてドット線により示す。本発明にかかるショットキバリアダイオードは、オン電圧１．６Ｖ／１００Ａと大電流領域でもシリコンｐｎダイオードとほぼ同等な十分な低オン電圧が得られている。また図５のＩ−Ｖ波形から、定格電流の２倍以上（２００Ａ）の電流が流れても抵抗が増加することもない。このことから、シリコン縦型ｐｎダイオードと同様、縦型デバイスとして十分機能していることがわかる。
【００１４】
さらに逆回復特性を測定すると、表１に示すように、本発明の窒化ガリウムショットキバリアダイオードの逆回復損失は０．４０ｍＪであり、シリコンｐｎダイオードの４．４２ｍＪに比べて、約１０分の１の逆回復損失となり、低損失・高速化が図られていることがわかる。
【００１５】
【表１】
2009054659.tif 000003
さらに、図６に示すように、本発明の実施例１にかかるショットキバリアダイオードの耐圧特性を測定したところ、素子耐圧７１０Ｖとなり、６００Ｖ耐圧クラスのショットキバリアダイオード素子として十分な阻止特性を示していることがわかる。
以上説明した実施例１の素子構造とすることにより、高抵抗層であるバッファ層２、３ならびにシリコン基板１またはサファイヤ等の絶縁基板の抵抗に関係なく、電流はトレンチ６内に埋め込まれた導電体７を流れることとなり、大電流が許容範囲内の小さいオン電圧であって、逆回復損失が通常のｐｎダイオードに比べて約１０分の１程度の極めて小さい縦型ショットキバリアダイオード素子が完成する。
【実施例２】
【００１６】
前記実施例１の窒化ガリウムショットキバリアダイオードで用いたシリコン基板に代えてサファイヤ基板を利用してもよい。サファイヤ基板上に実施例１と同様にバッファ層としてＡｌＮ層を厚さ１５ｎｍ、ノンドープＧａＮ層を厚さ２００ｎｍで形成する。さらにその上にｎ+ＧａＮ層を厚さ３μｍ、ｎ-ＧａＮ層を６μｍの厚さにエピタキシャル成長させる。不純物濃度はそれぞれ５×１０19ｃｍ-3ならびに２×１０16ｃｍ-3とした。このとき、実施例１と同様に、ガリウムの材料としてトリメチルガリウムを、また窒素の材料としてアンモニアガスを用いた。また、ｎ型化するために、ドーパント材料としてモノシランを用いた。その後、実施例１と同様の工程にてショットキバリアダイオードを形成したところ、実施例１と同様、オン電圧１．６Ｖ、耐圧７１０Ｖの特性を示した。また同様の条件で逆回復特性を測定したところ、０．４１ｍＪと前述のシリコンｐｎダイオードの４．４２ｍＪに比べ十分小さな逆回復損失を示すことがわかった。なお、このときのトレンチ幅は実施例１と同様に２μｍとした。
【実施例３】
【００１７】
窒化ガリウム半導体基板の基本的な層構成を有するシリコン基板に裏面からｎ+ＧａＮ層４に達する深さのトレンチを形成後、このトレンチに、実施例１のアルミニウムに代えて高濃度にリンドープされた導電性ポリシリコンをＣＶＤ法により埋め込み、その後、カソード電極を実施例１と同様に形成してショットキバリアダイオードを形成したところ、オン電圧１．６８Ｖ、耐圧７１３Ｖの特性を示した。また同様に逆回復特性を測定したところ、０．３８ｍＪと前述のシリコンｐｎダイオードの４．４２ｍＪに比べ十分小さな損失を示すことがわかった。このときのトレンチ幅は実施例１と同様に５μｍとした。本実施例１、２、３ではショットキバリアダイオードで縦型素子を形成したが、ｎ-ＧａＮ層の表面層にｐ型ウエル層ならびに同ｐ型ウエル層内にｎ+ソース層を形成し、さらにｎ-ＧａＮ層上にゲート酸化膜とゲート電極を形成するなどして、よく知られた工程を追加することにより縦型のＭＯＳＦＥＴやＩＧＢＴ等の半導体素子を作成することもできる。
【実施例４】
【００１８】
以下、本発明の窒化ガリウム半導体装置の製造方法にかかる実施例４について、図７〜図１３を参照して詳細に説明する。なお、以下説明する実施例４では、縦型素子として、耐圧６００ＶのＭＯＳＦＥＴを採り上げた。
図７は、実施例４にかかる窒化ガリウムＭＯＳＦＥＴの概略断面図である。この図７に示す窒化ガリウムＭＯＳＦＥＴは、シリコン基板１と、その上に形成されるＡＩＮ／ＧａＮの二層からなるバッファ層２、３を備え、さらにその上に高濃度のｎ+ＧａＮ層４、低濃度のｎ-ＧａＮ層５がこの順に積層されている。またさらに、必要に応じて薄くされたシリコン基板１には裏面から前記ｎ+ＧａＮ層４に達するトレンチが掘られ、このトレンチの底面、側面ならびにシリコン基板１の裏面を金属膜１２が覆い、これをドレイン電極２０とする。
次に、図８、図９を参照して、前記実施例４にかかる窒化ガリウムＭＯＳＦＥＴの製造方法を説明する。
まず、主面が（１１１）面であるシリコン基板１を準備し、この主面上に周知の技術である有機金属化学的気相成長法（ＭＯＣＶＤ）を用いてＡＩＮ層２とノンドープＧａＮ層３を形成する。シリコン面（１１１）の格子定数は０．３８４０で、ＧａＮのそれは０．３８１９であり、比較的近い値であるため、シリコン（１１１）面を選択した。直径２００ｍｍ、厚さ５００ｍｍのシリコン基板を用い、その上に形成したＡＩＮ層２の厚さは１５ｎｍ、ノンドープＧａＮ層３は２００ｍｍの厚みを持っている。また、ＡＩＮ層２は結晶構造の変換のために、また、ＧａＮ層３は結晶の品質改善のための層として形成している。さらに、その上にｎ+ＧａＮ層４を３μｍ、ｎ-ＧａＮ層５を６μｍの厚さにそれぞれエピタキシャル成長させる。不純物濃度はそれぞれ５×１０19ｃｍ-3ならびに２×１０16ｃｍ-3とした。この際、ガリウムの材料としてトリメチルガリウムを、また窒素の材料としてアンモニアを用いた。また、ｎ型化するために、ドーパント材料としてモノシランを用いた。その上に、ｐ-ＧａＮ層１３を厚さ２μｍにエピタキシャル成長させる。その不純物濃度は２×１０17ｃｍ-3とし、ドーパント材料としてマグネシウムを用いた。以上の結果、図８に示す基本的な層構成が完成する。
【００１９】
次に、ｐ-ＧａＮ層１３の表面にシリコン酸化（ＳｉＯ2）膜１０を形成し、パターニング後ｐ+層１４を形成する（図９）。前記ｐ+層１４はマグネシウムを加速電圧４５ｋｅＶでイオン注入し、不純物濃度を２×１０17ｃｍ-3とした。その後、前記マスク酸化（ＳｉＯ2）膜１０を除去し、再度ＳｉＯ2膜を選択的に形成してｎ+層１５を形成する（図１０）。前記ｎ+層１５はシリコンならびにアルミニウムを不純物としてイオン注入により形成した。その時の不純物濃度は２×１０18ｃｍ-3とした。その後、表面から深さ３μｍのトレンチ１６を形成した後、ゲート酸化膜１７を厚さ１００ｎｍにて形成する。その後、不純物をドープした低抵抗ポリシリコン１８を埋め込んでゲート電極を形成する。また、ソース電極１９としてチタン／アルミニウムを前記ｎ+層１５、ｐ+層１４の表面に共通にオーッミック接触するように形成する（図１１）。
次に、厚さ５００ｎｍのシリコン基板１を裏面からバックグラインドして、トータル厚さを８０μｍにする。通常シリコン基板１は５００μｍと厚いため、実施例４では、その後のトレンチエッチング工程を簡略化するためにバックグラインドをしたが、元のシリコン基板が充分薄ければバックグラインドを省略してもよい。前記図７のシリコン基板１は図面では厚く見えるが、この図の各層の層厚さは正確ではない。図１１はその後、図示しないが、シリコン基板の裏面に厚さ１．６μｍの酸化膜を成長させ、フォトリソグラフおよびエッチングにより６μｍ置きに６μｍ幅の酸化膜マスクを形成した後、エッチングによりトレンチ内のシリコン基板１およびＡＩＮ／ＧａＮからなるバッファ層２、３をエッチングにより順次取り除く。その際、ｎ+ＧａＮ層４に達するまで掘ることでトレンチの先端に高濃度ｎ+ＧａＮ層４が現れる。このトレンチ内にアルミニウムをミッキ法により埋め込む。その後、図７に示すように、シリコン基板１の裏面全体に前記トレンチ内に埋め込まれたＡｌに接触するようにＴｉ／Ｎｉ／Ａｕからなる金属膜１２を順次積層してドレイン電極２０を形成する。
【００２０】
図１２、図１３に、前述の実施例４にかかる窒化ガリウムＭＯＳＦＥＴの耐圧特性ならびにオン状態におけるＩ−Ｖ特性をそれぞれ示す。図１２に示すように、この窒化ガリウムＭＯＳＦＥＴの耐圧特性は６７０Ｖであり、６００Ｖクラスの耐圧素子としては充分な阻止耐圧特性を有していることが分かる。今回の窒化ガリウムＭＯＳＦＥＴのチップサイズは５ｍｍ×５ｍｍ、定格電流を５０Ａ（活性領域の面積＝０．２ｃｍ2、電流密度は２５０．０Ａ／ｃｍ2）とした。また、比較のために、図１３に通常の６００Ｃ／５０ＡのシリコンＩＧＢＴならびにシリコンＭＯＳＦＥＴのオン時Ｉ−Ｖ波形も示す（それぞれ活性領域の面積＝０．２ｃｍ2、電流密度は２５０．０Ａ／ｃｍ2のように同条件とした）。この図１３から、実施例４にかかる窒化ガリウムＭＯＳＦＥＴのオン電圧は０．４５Ｖ／５０Ａであり、さらにシリコンＩＧＢＴ，シリコンＭＯＳＦＥＴと比べて定格電流の２倍以上（１００Ａ以上）の電流が流れても、電圧／電流すなわち抵抗は一定で、かつ小さいことが分かる。このことから、シリコン縦型ＩＧＢＴならびにシリコンＭＯＳＦＥＴより優れた特性を示していると共に、縦型デバイスとして充分機能していることが分かる。
さらに、ターンオフ特性を測定すると、表２に示すように、シリコンＩＧＢＴに比べ、約６分の１のターンオフ時間となり、低損失、高速化が図られていることが分かる。
【００２１】
【表２】
2009054659.tif 000004
以上に説明したような窒化ガリウムショットキバリアダイオードの製造方法を含む窒化ガリウム半導体装置の製造方法によれば、既存シリコン縦型半導体なみの大電流におけるオン電圧特性を有し、かつシリコン半導体装置より高速性に優れた高耐圧縦型窒化ガリウム系半導体装置の製造方法を提供することができる。また、本発明にかかる製造方法により作成されたＧａＮ半導体装置では、トレンチ内に埋め込んだ金属等の導電物により、オン電流によりＧａＮ半導体層内で発生した熱の放熱性に優れるという効果も有している。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施例１にかかるＧａＮショットキバリアダイオードの断面図である。
【図２】本発明の実施例１にかかるＧａＮショットキバリアダイオード製造工程（その１）の断面図である。
【図３】本発明の実施例１にかかるＧａＮショットキバリアダイオード製造工程（その２）の断面図である。
【図４】従来のシリコン基板にＧａＮをエピタキシャル成長させた半導体基板の概略断面図である。
【図５】本発明の実施例１にかかるＧａＮショットキバリアダイオードのＩ−Ｖ特性図である。
【図６】本発明の実施例１にかかるＧａＮショットキバリアダイオードの耐圧特性図である。
【図７】本発明の実施例４にかかるＧａＮ−ＭＯＳＦＥＴの概略断面図である。
【図８】本発明の実施例４にかかるＧａＮ−ＭＯＳＦＥＴの製造方法を示す概略断面図である（その１）。
【図９】本発明の実施例４にかかるＧａＮ−ＭＯＳＦＥＴの製造方法を示す概略断面図である（その２）。
【図１０】本発明の実施例４にかかるＧａＮ−ＭＯＳＦＥＴの製造方法を示す概略断面図である（その３）。
【図１１】本発明の実施例４にかかるＧａＮ−ＭＯＳＦＥＴの製造方法を示す概略断面図である（その４）。
【図１２】本発明の実施例４にかかるＧａＮ−ＭＯＳＦＥＴの耐圧特性図である。
【図１３】本発明の実施例４にかかるＧａＮ−ＭＯＳＦＥＴのＩ−Ｖ特性図である。
【符号の説明】
【００２３】
１      シリコン半導体基板
２      ＡｌＮ層、バッファ層
３      ノンドープＧａＮ層、バッファ層
４      高濃度ｎ+ＧａＮ層
５      低濃度ｎ-ＧａＮ層
６      トレンチ
７      導電物、アルミニウム、導電性ポリシリコン
８      カソード電極
９      アノード電極
１０    シリコン酸化膜
１２    トレンチ
１３    ｐ−ＧａＮ層
１４    ｐ+層
１５    ｎ+層
１６    トレンチ
１７    ゲート酸化膜
１８    低抵抗ポリシリコン。
【図１】
2009054659.tif 000005
【図２】
2009054659.tif 000006
【図３】
2009054659.tif 000007
【図４】
2009054659.tif 000008
【図５】
2009054659.tif 000009
【図６】
2009054659.tif 000010
【図７】
2009054659.tif 000011
【図８】
2009054659.tif 000012
【図９】
2009054659.tif 000013
【図１０】
2009054659.tif 000014
【図１１】
2009054659.tif 000015
【図１２】
2009054659.tif 000016
【図１３】
2009054659.tif 000017