(57)【要約】【課題】画素内に発生する画素欠陥を容易に検出可能な表示装置、および欠陥検出方法を提供する。【解決手段】表示装置１は、ソース線２３に直交する複数のゲート線２２および検査用ゲート線２２Ａを備えた表示パネル２と、ソース駆動制御部３と、ゲート駆動制御部４と、検出手段が接続可能な検出端子に、検査用ゲート線２２Ａの各検査用画素にて保持された電荷を出力する検査回路５と、を具備する。そして、この表示装置１は、ソース線２３への電流の導通状態を制御するソース導通制御手段１１０と、ソース線２３への電流の導通が許可された状態で、検査対象となる画素に電荷を保持させる充電制御手段１２０と、ソース線２３への電流の導通が遮断された状態で、検査対象となる画素から検査用画素に電荷を移動させる電荷移動制御手段１３０と、検査用画素に保持された電荷を順次検出端子に出力する検査電荷出力制御手段１４０と、を備えた。【選択図】図１
2009192909.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する駆動基板および対向基板間に設けられるとともに、所定量の電荷を保持可能な画素、前記駆動基板に列方向に平行に設けられる複数のソース線、前記駆動基板に設けられるとともに、前記ソース線と直交する行方向に平行に設けられる検査用ゲート線および複数のゲート線、前記ソース線と前記検査用ゲート線との交差点近傍および前記ソース線と前記ゲート線との交差点近傍にそれぞれ設けられて前記ソース線に出力される電荷を前記画素に印加する画素電極、および前記ゲート線および前記検査用ゲート線に接続され、前記ソース線から前記画素電極への電荷の印加状態を切り替える画素スイッチング素子、を備えた表示パネルと、
複数の前記ソース線の一端部に接続されるとともに、前記ソース線に所定の電圧を印加するソース制御装置と、
複数の前記ゲート線の一端部に接続されるとともに、前記ゲート線に所定の電圧を印加するゲート制御装置と、
印加された電荷を検出する検出手段が接続可能な検出端子を備え、前記検査用ゲート線に接続される各画素にて保持された電荷をこの検出端子に出力する検査回路と、
を具備した表示装置であって、
前記ソース線への電流の導通状態を制御するソース導通制御手段と、
前記ソース導通制御手段により前記ソース線への電流の導通が許可された状態で、前記ゲート制御装置および前記ソース制御装置を制御して、検査対象となる前記画素に電荷を保持させる制御をさせる充電制御手段と、
前記ソース導通制御手段により前記ソース線への電流の導通が遮断された状態で、前記ゲート制御装置を制御して、前記検査対象となる画素に対応する画素電極が接続される前記ゲート線と、前記検査用ゲート線とに所定の駆動電圧を印加して、検査対象となる前記画素に保持された電荷を、前記検査用ゲート線に接続され、かつ検査対象となる前記画素と同一ソース線で連結される画素である検査用画素に移動させる制御をする電荷移動制御手段と、
前記検査用画素に保持された電荷を順次前記検出端子に出力する検査電荷出力制御手段と、
を備えたことを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置であって、
前記検査用ゲート線は、複数のゲート線のうちのいずれか一つである
ことを特徴とする表示装置。
【請求項３】
請求項１または請求項２に記載の表示装置であって、
前記ソース線の両端部には、前記ソース線への電流の導通状態を切り替えるソーススイッチング素子が設けられ、
前記検査回路は、前記ソーススイッチング素子における電流の導通状態を切り替えるソース制御信号を出力するソース制御端子を備え、
前記ソース導通制御手段は、前記ソース制御端子から前記ソース制御信号を出力させてソーススイッチング素子における前記ソース線への電流の導通状態を切り替える
ことを特徴とする表示装置。
【請求項４】
請求項１ないし請求項３のいずれかに記載の表示装置であって、
前記検査用ゲート線に接続される各画素電極に設けられ、前記画素電極から前記検出端子への電荷の印加状態を切り替える複数の電荷出力スイッチ部を備え、
前記検査電荷出力制御手段は、前記電荷出力スイッチ部を順次制御して、各画素電極に接続される前記検査用画素に保持された電荷を順次前記検出端子へ印加する
ことを特徴とした表示装置。
【請求項５】
請求項４に記載の表示装置であって、
前記ソース線の一端部には、前記ソース線からの電流の導通状態を切り替えるソーススイッチング素子が設けられ、
前記検査回路は、前記ソーススイッチング素子における電流の導通状態を切り替えるソース制御信号を出力するソース制御端子と、前記電荷出力スイッチ部における電荷の印加状態の切り替えを制御する検査制御信号を出力する検査制御端子と、を備え、
前記電荷出力スイッチ部は、
前記各検査用画素に対応した各画素電極および検出端子を接続する出力スイッチング素子と、
前記ソーススイッチング素子および前記検査制御端子に接続されるとともに、前記ソース線から前記ソーススイッチング素子を介して所定の駆動信号が入力され、かつ前記検査制御端子から、前記画素電極から前記検出端子に電荷を印加させる旨の検査制御信号が入力されると、前記出力スイッチング素子に、前記検査用画素電極から前記検出端子に電荷を出力可能な状態に切り替える旨の電荷出力許可信号を出力する制御スイッチング素子と、を備え、
前記ソース導通制御手段は、前記ソース制御端子から前記ソーススイッチング素子に前記ソース制御信号を出力させて前記ソース線への電流の導通状態を切り替え、
前記検査電荷出力制御手段は、前記ソース線から前記ソーススイッチング素子を介して前記制御スイッチング素子に電流が入力可能な状態で、前記出力スイッチング素子を前記画素電極から前記検出端子に電荷を印加可能な状態に切り替える旨の検査制御信号を出力させるとともに、前記ゲート制御装置および前記ソース制御装置を制御して、前記検査用ゲート線に接続される前記画素電極から前記ソース線への電荷の移動を規制した状態で、検査対象となる画素が配置されるソース線に順次所定の電圧を印加させる
ことを特徴とする表示装置。
【請求項６】
互いに対向する駆動基板および対向基板間に設けられるとともに、所定量の電荷を保持可能な画素、前記駆動基板に列方向に平行に設けられる複数のソース線、前記駆動基板に設けられるとともに、前記ソース線と直交する行方向に平行に設けられる検査用ゲート線および複数のゲート線、前記ソース線と前記検査用ゲート線との交差点近傍および前記ソース線と前記ゲート線との交差点近傍にそれぞれ設けられて前記ソース線に出力される電荷を前記画素に印加する画素電極、および前記ゲート線および前記検査用ゲート線に接続され、前記ソース線から前記画素電極への電荷の印加状態を切り替える画素スイッチング素子、を備えた表示パネルと、複数の前記ソース線の一端部に接続されるとともに、前記ソース線に所定の電圧を印加するソース制御装置と、複数の前記ゲート線の一端部に接続されるとともに、前記ゲート線に所定の電圧を印加するゲート制御装置と、印加された電荷を検出する検出手段が接続可能な検出端子を備え、前記検査用ゲート線に接続される各画素にて保持された電荷をこの検出端子に出力する検査回路と、を具備した表示装置における欠陥検出方法であって、
前記ソース線への電流の導通状態を制御して、前記ソース線への電流導通が可能な状態とする第一ソース導通切替工程と、
前記ゲート制御装置および前記ソース制御装置を制御して、検査対象となる前記画素に電荷を保持させる充電工程と、
前記ソース線への電流の導通状態を制御して、前記ソース線への電流導通が遮断された状態とする第二ソース切替工程と、
前記ゲート制御装置を制御して、前記検査対象となる画素に対応する画素電極が接続される前記ゲート線と、前記検査用ゲート線とに所定の駆動電圧を印加させ、検査対象となる前記画素に保持された電荷を、前記検査用ゲート線に接続され、かつ検査対象となる前記画素と同一ソース線で連結される画素である検査用画素に移動させる電荷移動工程と、
前記検査用画素に保持された電荷を順次前記検出端子に出力する検出電荷出力工程と、
この検出電荷出力工程により出力される電荷量を測定する測定工程と、
を備えたことを特徴とする欠陥検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルの画素欠陥に起因する電流を計測して欠陥検出可能な表示装置、および欠陥検出方法に関する。
【背景技術】
【０００２】
従来、液晶パネルなどの表示パネルにおいて、表示パネルの表示異常を検査する検査装置および検査方法が知られている（例えば、特許文献１および特許文献２参照）。
【０００３】
この特許文献１に記載のものは、ＲＧＢの各色を表示させる画素電極がストライプ配列に配置され、これらの画素電極の間をゲート配線およびソース配線が配置され、さらにこれらのゲート配線およびソース配線の交点にスイッチング素子が配置された液晶パネルの検査装置である。この検査装置では、複数のゲート配線を２相に分け、それぞれのゲート配線の一端側を第１ゲート側検査配線と、第２ゲート側検査配線とに、検査用スイッチング素子を介して接続し、他端側をゲート駆動回路に接続する。また、蓄積容量を形成するための蓄積容量専用配線を設け、奇数行の蓄積容量専用配線を第１蓄積容量専用検査配線に、偶数行の蓄積容量専用配線を第２蓄積容量専用検査配線に接続する。また、対向電極側検査配線と対向電極とを接続する。さらに、全てのソース配線を検査用スイッチング素子を介してソース側検査配線に接続する。そして、各検査用配線に所定の電圧を印加し、検査用スイッチング素子を制御することで、液晶パネルから白、黒、白、黒、…といったフリッカ画面を表示させ、スイッチング素子の開閉に起因する不良、スイッチング素子の特性的不良、画素電位の保持特性のバラツキによる不良、各画素構成および各配線のパターンによる不良を検出する。
【０００４】
また、特許文献２に記載のものは、有機ＥＬパネルの信号線（ソース線）を信号線接続スイッチ回路に接続し、選択線（ゲート線）を選択線接続スイッチ回路に接続する評価装置である。ここで、これらの信号線接続スイッチ回路および選択線接続スイッチ回路は、接続された信号線および選択線から、順次電圧を印加する線を切り替える回路である。そして、この評価装置では、信号接続スイッチ回路および選択線接続スイッチ回路において、電圧を印加する配線を順次切り替えて、有機ＥＬパネルの各画素に対して個別に駆動させ、その駆動電流を測定することで欠陥を判定する。
【０００５】
【特許文献１】特開２００３−１５７０５３号公報
【特許文献２】特開２００２−４００７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、上記特許文献１のような検査装置では、各検査配線間に発生するリーク欠陥には対応するが、画素内で発生するリーク欠陥に対して検出することができないという問題がある。また、特許文献２のような従来の評価装置では、画素内で発生するリーク欠陥を検出することはできるが、信号線および選択線を全パターンに亘って順次切り替えてリーク電流を検出する必要があるため、検査処理が煩雑となり、また評価装置として大規模な装置が必要となるという問題がある。
【０００７】
本発明は、上記のような問題に鑑みて、容易に画素内に発生する欠陥を検出可能な表示装置および欠陥検出方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の表示装置は、互いに対向する駆動基板および対向基板間に設けられるとともに、所定量の電荷を保持可能な画素、前記駆動基板に列方向に平行に設けられる複数のソース線、前記駆動基板に設けられるとともに、前記ソース線と直交する行方向に平行に設けられる検査用ゲート線および複数のゲート線、前記ソース線と前記検査用ゲート線との交差点近傍および前記ソース線と前記ゲート線との交差点近傍にそれぞれ設けられて前記ソース線に出力される電荷を前記画素に印加する画素電極、および前記ゲート線および前記検査用ゲート線に接続され、前記ソース線から前記画素電極への電荷の印加状態を切り替える画素スイッチング素子、を備えた表示パネルと、複数の前記ソース線の一端部に接続されるとともに、前記ソース線に所定の電圧を印加するソース制御装置と、複数の前記ゲート線の一端部に接続されるとともに、前記ゲート線に所定の電圧を印加するゲート制御装置と、印加された電荷を検出する検出手段が接続可能な検出端子を備え、前記検査用ゲート線に接続される各画素にて保持された電荷をこの検出端子に出力する検査回路と、を具備した表示装置であって、前記ソース線への電流の導通状態を制御するソース導通制御手段と、前記ソース導通制御手段により前記ソース線への電流の導通が許可された状態で、前記ゲート制御装置および前記ソース制御装置を制御して、検査対象となる前記画素に電荷を保持させる制御をさせる充電制御手段と、前記ソース導通制御手段により前記ソース線への電流の導通が遮断された状態で、前記ゲート制御装置を制御して、前記検査対象となる画素に対応する画素電極が接続される前記ゲート線と、前記検査用ゲート線とに所定の駆動電圧を印加して、検査対象となる前記画素に保持された電荷を、前記検査用ゲート線に接続され、かつ検査対象となる前記画素と同一ソース線で連結される画素である検査用画素に移動させる制御をする電荷移動制御手段と、前記検査用画素に保持された電荷を順次前記検出端子に出力する検査電荷出力制御手段とを備えたことを特徴とする。
【０００９】
この発明によれば、充電制御手段は、検査対象となる画素が接続されるゲート線に所定のゲート駆動電圧を印加し、ソース線に所定のソース駆動電圧を印加することで、ソース線から検査対象の画素に電荷が印加され、画素に電荷が保持されて充電する。例えば、１つのゲート線に沿って配置される全画素を検査する場合には、検査対象のゲート線と、全ソース線に駆動電圧を印加する。ここで、ソース導通制御手段は、ソース線の電流の導通状態を遮断し、ゲート線をオフ電圧にすることで、検査対象となる画素に電荷が保持され充電される。
また、電荷移動制御手段は、この状態から検査対象となるゲート線と検査用ゲート線に駆動電圧を印加する。これにより、検査対象の画素に保持された電荷が、検査対象の画素に対応する画素スイッチング素子、ソース線、検査用ゲート線に接続される画素スイッチング素子、および検査用ゲート線に接続される画素電極を介して、検査用画素に移動される。
そして、検査電荷出力制御手段は、これらの検査用画素に保持された電荷を、各検査用画素毎に順次検査回路の検出端子に出力させる。
【００１０】
これにより、検出端子に例えば電流計を接続するだけで、容易に検査対象となる画素に保持されていた電荷量を検出することができ、表示パネルにおける欠陥を検出することができる。すなわち、検出された電荷量が、所定閾値以下となる場合には、検査対象となる画素にリーク欠陥、ショート欠陥、オープン欠陥などがあり、電荷が保持できていないと判断でき、欠陥対象となる画素のアドレスを判別することができる。また、検出端子から出力される電荷量を測定することで、定量検査を実施することができ、表示装置における検査精度を向上させることができる。
また、表示装置に検査回路が組み込まれているため、表示装置自身に検出手段を設けることで、自己検査を実施することができ、表示装置の品質を向上させることができる。また、工場における生産ラインで表示装置を検査する場合でも、検出端子に例えば電流計などの検出手段を接続するだけでよいため、低コストで品質検査を実施することができ、検査に要する費用や時間を削減できる。
【００１１】
本発明の表示装置では、前記検査用ゲート線は、複数のゲート線のうちのいずれか一つであることが好ましい。
この発明によれば、複数のゲート線のうちの１本を検査用ゲート線とするため、改めてゲート線を追加するなどの必要がなく、例えば従来用いられているゲート制御装置に接続することが可能となる。したがって、構成を簡単にでき、生産コストを抑えることができる。
【００１２】
また、本発明の表示装置では、前記ソース線の両端部には、前記ソース線への電流の導通状態を切り替えるソーススイッチング素子が設けられ、前記検査回路は、前記ソーススイッチング素子における電流の導通状態を切り替えるソース制御信号を出力するソース制御端子を備え、前記ソース導通制御手段は、前記ソース制御端子から前記ソース制御信号を出力させてソーススイッチング素子における前記ソース線への電流の導通状態を切り替えることが好ましい。
【００１３】
この発明によれば、ソース線の両端部にソーススイッチング素子が接続されているので、ソース導通制御手段は、ソース制御端子からこのソーススイッチング素子におけるＯＮ／ＯＦＦを切り替えるソース制御信号を出力するだけで、ソース線への導通状態をスイッチングにより切り替えることができる。したがって、ソース制御装置においてソース線への導通状態を切り替える装置などが不要となり、従来のソース制御装置を用いる簡単な構成で、容易に上記したような欠陥検出を実施できる。
【００１４】
さらに、本発明の表示装置では、前記検査用ゲート線に接続される各画素電極に設けられ、前記画素電極から前記検出端子への電荷の印加状態を切り替える複数の電荷出力スイッチ部を備え、前記検査電荷出力制御手段は、前記電荷出力スイッチ部を順次制御して、各画素電極に接続される前記検査用画素に保持された電荷を順次前記検出端子へ印加することが好ましい。
この発明によれば、検査電荷出力制御手段は、電荷出力スイッチ部を制御することで、所望のタイミングで各検査用画素に保持された電荷を順次検出端子に印加することができる。これにより、検出端子に検出手段を設けることで、各検査用画素に保持された電荷を個別に検査することができる。したがって、各画素で保持された電荷を検査する度に電荷移動制御手段により電荷を移動させるなどの煩雑な作業が不要となり、容易に各検査用画素の電荷量を測定することができる。よって、容易に画素毎の欠陥検出を実施できるとともに、検査に要する時間も短縮することができる。
【００１５】
そして、本発明の表示装置では、前記ソース線の一端部には、前記ソース線からの電流の導通状態を切り替えるソーススイッチング素子が設けられ、前記検査回路は、前記ソーススイッチング素子における電流の導通状態を切り替えるソース制御信号を出力するソース制御端子と、前記電荷出力スイッチ部における電荷の印加状態の切り替えを制御する検査制御信号を出力する検査制御端子と、を備え、前記電荷出力スイッチ部は、前記各検査用画素に対応した各画素電極および検出端子を接続する出力スイッチング素子と、前記ソーススイッチング素子および前記検査制御端子に接続されるとともに、前記ソース線から前記ソーススイッチング素子を介して所定の駆動信号が入力され、かつ前記検査制御端子から、前記画素電極から前記検出端子に電荷を印加させる旨の検査制御信号が入力されると、前記出力スイッチング素子に、前記検査用画素電極から前記検出端子に電荷を出力可能な状態に切り替える旨の電荷出力許可信号を出力する制御スイッチング素子と、を備え、前記ソース導通制御手段は、前記ソース制御端子から前記ソーススイッチング素子に前記ソース制御信号を出力させて前記ソース線への電流の導通状態を切り替え、前記検査電荷出力制御手段は、前記ソース線から前記ソーススイッチング素子を介して前記制御スイッチング素子に電流が入力可能な状態で、前記出力スイッチング素子を前記画素電極から前記検出端子に電荷を印加可能な状態に切り替える旨の検査制御信号を出力させるとともに、前記ゲート制御装置および前記ソース制御装置を制御して、前記検査用ゲート線に接続される前記画素電極から前記ソース線への電荷の移動を規制した状態で、検査対象となる画素が配置されるソース線に順次所定の電圧を印加させることが好ましい。
【００１６】
この発明によれば、ソース導通制御手段により、ソーススイッチング素子がソース線からの電流を出力可能な状態に切り替えられ、検査電荷出力制御手段により、検出制御端子から電荷を検出端子に移動可能な状態に切り替える旨の検査制御信号が出力されると、制御スイッチング素子から出力スイッチング素子に電荷出力許可信号を出力可能な状態となる。
そして、検査電荷出力制御手段は、ゲート制御装置を制御して、検査用ゲート線の駆動電圧を例えば０に設定して、画素電極からソース線への電荷の移動を規制した後、検査用画素が接続されるソース線に所定の駆動電圧を印加させる。これにより、ソース線からソーススイッチング素子を介して制御スイッチング素子に駆動電圧に応じた電流が出力され、制御スイッチング素子から出力スイッチング素子に電荷出力許可信号が出力され、検査対象画素から検出端子に電荷が出力される。そして、検査電荷出力制御手段は、ソース制御装置を制御して、駆動電圧を印加するソース線を順次切り替えることで、スイッチング操作による簡単な操作で各検査用画素の電荷を順次検出端子に出力することができる。
【００１７】
そして、本発明の欠陥検出方法では、互いに対向する駆動基板および対向基板間に設けられるとともに、所定量の電荷を保持可能な画素、前記駆動基板に列方向に平行に設けられる複数のソース線、前記駆動基板に設けられるとともに、前記ソース線と直交する行方向に平行に設けられる検査用ゲート線および複数のゲート線、前記ソース線と前記検査用ゲート線との交差点近傍および前記ソース線と前記ゲート線との交差点近傍にそれぞれ設けられて前記ソース線に出力される電荷を前記画素に印加する画素電極、および前記ゲート線および前記検査用ゲート線に接続され、前記ソース線から前記画素電極への電荷の印加状態を切り替える画素スイッチング素子、を備えた表示パネルと、複数の前記ソース線の一端部に接続されるとともに、前記ソース線に所定の電圧を印加するソース制御装置と、複数の前記ゲート線の一端部に接続されるとともに、前記ゲート線に所定の電圧を印加するゲート制御装置と、印加された電荷を検出する検出手段が接続可能な検出端子を備え、前記検査用ゲート線に接続される各画素にて保持された電荷をこの検出端子に出力する検査回路と、を具備した表示装置における欠陥検出方法であって、前記ソース線への電流の導通状態を制御して、前記ソース線への電流導通が可能な状態とする第一ソース導通切替工程と、前記ゲート制御装置および前記ソース制御装置を制御して、検査対象となる前記画素に電荷を保持させる充電工程と、前記ソース線への電流の導通状態を制御して、前記ソース線への電流導通が遮断された状態とする第二ソース切替工程と、前記ゲート制御装置を制御して、前記検査対象となる画素に対応する画素電極が接続される前記ゲート線と、前記検査用ゲート線とに所定の駆動電圧を印加させ、検査対象となる前記画素に保持された電荷を、前記検査用ゲート線に接続され、かつ検査対象となる前記画素と同一ソース線で連結される画素である検査用画素に移動させる電荷移動工程と、前記検査用画素に保持された電荷を順次前記検出端子に出力する検出電荷出力工程と、この検出電荷出力工程により出力される電荷量を測定する測定工程と、を備えたことを特徴とする。
【００１８】
この発明によれば、上記発明と同様に、検出端子に例えば電流計を接続するだけで、容易に検査対象となる画素に保持されていた電荷量を検出することができ、表示パネルにおける欠陥を検出することができる。すなわち、検出された電荷量が、所定閾値以下となる場合には、検査対象となる画素に欠陥があり、電荷が保持できていないと判断でき、欠陥対象となる画素のアドレスを判別することができる。また、検出端子から出力される電荷量を測定することで、定量検査を実施することができ、表示装置における検査精度を向上させることができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の一実施の形態に係る表示装置について、図面に基づいて説明する。
図１は、本発明の一実施の形態に係る表示装置のブロック図である。
図２は、前記実施の形態に係る表示パネル、ソース駆動制御部、ゲート駆動制御部、および検査回路の一部の概略を示す図である。
【００２０】
〔表示装置の構成〕
図１において、１は、表示装置であり、この表示装置１は、表示パネル２と、この表示パネル２を駆動させるソース駆動制御部３およびゲート駆動制御部４と、表示パネル２における画素欠陥を検出する検査回路５と、表示装置１の動作を制御する制御部１００と、を備えている。
【００２１】
〔表示パネルの構成〕
表示パネル２は、液晶ＴＦＴ（Thin Film Transistor）を備えた液晶ＴＦＴパネルである。この表示パネル２は、基本色として例えば赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）を混色してカラー画像を表示させる装置である。なお、本実施の形態では、画素を構成する液晶としてアモルファスシリコンが用いられるアモルファスＴＦＴパネルを例示するが、例えば、ＬＴＰＳ-ＴＦＴパネル（Low-Temperature Poly-Silicon TFT：低温ポリシリコンTFT液晶パネル)、ＨＴＰＳ-ＴＦＴパネル（High Temperature Poly-Sillicon TFT：高温ポリシリコンTFT液晶パネル）など、液晶としてポリシリコンが用いられるＴＦＴであってもよい。また、表示パネル２として、液晶ＴＦＴパネルを例示するが、これに限定されず、例えばジアミンやアントラセンなどの有機物により画素が構成されるＯＬＥＤパネル（Organic Light Emitting Diode：有機ＥＬ）などの表示パネルにも利用できる。
【００２２】
この表示パネル２は、詳細な図面は省略するが、筐体内に対向配置された一対の透明基板（駆動基板および対向基板）と、これらの透明基板間を複数の領域に分割するスペーサと、を備え、これらの一対の透明基板およびスペーサにて囲われる領域に画素２１が形成されている。ここで、表示パネル２では、列方向に沿って単一の基本色（Ｒ、Ｇ、Ｂ）を発色する画素２１が配列され、行方向に沿ってこれらの画素２１がＲ，Ｇ，Ｂの配列順で繰り返し配列されている。
【００２３】
駆動基板には、互いに直交する複数のゲート線２２およびソース線２３が配設されている。
具体的には、ソース線２３は、表示パネル２における列方向に沿って、すなわち単一の基本色を発色する画素２１の配列に沿って、それぞれ平行に配線されている。これらのソース線２３の一端部は、ソース駆動制御部３に接続され、ソース駆動制御部３の制御により映像信号が印加される。ここで、各ソース線２３は、ソーススイッチング素子としての第一ソースＴＦＴ（Thin Film Transistor）２３１を介してソース駆動制御部３に接続される。この第一ソースＴＦＴ２３１は、ゲート端子が検査回路５の後述するソース制御端子ＳＥに接続され、ソース端子がソースドライバに接続され、ドレイン端子がソース線２３に接続されている。そして、検査回路５のソース制御端子ＳＥからソース線への電流の導通を許可するオン電圧（例えば＋５Ｖ）が印加されると、オン状態（ソース−ドレイン端子間がローインピーダンスの状態）となり、ソース駆動制御部３からソース線２３への映像信号に応じた電流の導通が許容される。一方、検査回路５のソース制御端子ＳＥからソース線への電流の導通を規制するオフ電圧（例えば−５Ｖ）が印加されると、オフ状態（ソース−ドレイン端子間がハイインピーダンスの状態）となり、ソース駆動制御部３からソース線２３への映像信号に応じた電流の導通が規制される。
【００２４】
一方、ゲート線２２は、ソース線２３と直行する行方向に沿って、平行に配線されている。ここで、ゲート線２２のうち、ソース駆動制御部３から最も遠く検査回路５に最も近接するゲート線２２を検査用ゲート線２２Ａとしても使用される。これらのゲート線２２および検査用ゲート線２２Ａは、一端部がゲート駆動制御部４に接続され、ゲート駆動制御部４の制御により所定のオン電圧、およびオフ電圧が印加される。また、これらゲート線２２および検査用ゲート線２２Ａの他端部は、ゲート駆動制御部４から最も遠くに配置される画素２１の後述するＴＦＴ２４に接続される。
【００２５】
そして、ゲート線２２およびソース線２３の各交差部近傍には、画素２１を構成する液晶セル２１１に電圧を印加する画素電極２５が形成されている。これらの画素電極２５は、例えばＩＴＯ（Idium Tin Oxide）膜などにより形成されている。
また、駆動基板には、それぞれのソース線２３と、それぞれの画素電極２５とを接続し、ゲート線２２に出力された電圧に応じて画素電極２５への電圧の印加状態を切り替える画素スイッチング素子としてのＴＦＴ２４が設けられている。
【００２６】
そして、ＴＦＴ２４は、ゲート端子にゲート線２２を介して、表示パネル２を駆動するゲート駆動制御部４からオン電圧（例えば＋１５Ｖ）が印加されると、オン状態（ソース−ドレイン端子間がローインピーダンスの状態）となり、ソース−ドレイン端子間の電流の導通が許容される。この状態で、ソース線２３を介して、ソース駆動制御部３から映像信号がソース端子に印加されると、この映像信号に係る電荷がソース−ドレイン端子間を導通し、ドレイン端子に接続される画素電極２５に印加される。
一方、ゲート端子にゲート線２２を介してゲート駆動制御部４からオフ電圧（例えば−１０Ｖ）が印加されると、ＴＦＴ２４はオフ状態（ソース−ドレイン間がハイインピーダンスの状態）となり、ソース−ドレイン端子間の電流の導通が規制される。したがって、ソースに接続されたソース線２３に映像信号に係る電荷が印加されたとしても、電流がソース−ドレイン端子間を導通せず、画素電極２５への電荷の印加が規制される。
【００２７】
画素電極２５は、液晶セル２１１に接続されるとともに、保持キャパシタ２１２に接続されている。なお、これらの液晶セル２１１および保持キャパシタ２１２により本発明の画素２１が構成されている。この保持キャパシタ２１２は、表示パネル２の駆動に必要な電圧の振幅を低く抑え、表示パネル２の省電力化およびフリッカ防止を図るためのものである。これら液晶セル２１１および保持キャパシタ２１２は、画素電極２５だけでなく、対向基板の対向電極に接続されている。そして、これらの液晶セル２１１および保持キャパシタ２１２には、ソース線２３からＴＦＴ２４を介して画素電極２５に印加された電圧と、対向電極に印加された電圧との電位差に相当する電荷が書き込まれ、保持される。
【００２８】
〔ドライバの構成〕
ゲート駆動制御部４は、制御部から出力されるゲート制御信号に基づいて、各ゲート線に所定の駆動電圧を印加する。ソース駆動制御部３は、ゲート駆動制御部４と略同様に、制御部から出力されるソース制御信号に基づいて、各ソース線に所定の映像信号を印加する。
【００２９】
〔検査回路の構成〕
検査回路５は、図２に示すように、各ソース線２３のソース駆動制御部３とは反対側となる他端部が接続される複数のソーススイッチング素子としての第二ソースＴＦＴ２３２と、検査用ゲート線２２Ａに接続される各画素電極２５Ａ（検査ライン画素電極２５Ａ）が接続される出力スイッチング素子としての出力ＴＦＴ５１と、ソース制御端子ＳＥと、検査制御端子ＴＥと、検出端子Ｉｏｕｔと、制御スイッチング素子５２と、を備えている。なお、出力ＴＦＴ５１および制御スイッチング素子５２により、本発明の電荷出力スイッチング部が構成される。
【００３０】
第二ソースＴＦＴ２３２は、ゲート端子がソース制御端子ＳＥに接続され、ソース端子がソース線２３に接続され、ドレイン端子が制御スイッチング素子５２に接続されている。そして、検査回路５のソース制御端子ＳＥからオン電圧（例えば＋５Ｖ）が印加されると、オン状態（ソース−ドレイン端子間がローインピーダンスの状態）となり、ソース線２３から制御スイッチング素子への電流の導通が許容される。一方、ソース制御端子ＳＥからオフ電圧（例えば−５Ｖ）が印加されると、オフ状態（ソース−ドレイン端子間がハイインピーダンスの状態）となり、ソース線２３から制御スイッチング素子５２への電流の導通が規制される。
【００３１】
出力ＴＦＴ５１は、ゲート端子が制御スイッチング素子５２に接続され、ソース端子が検査用ゲート線２２Ａに接続される各検査用画素電極２５Ａに接続され、ドレイン端子が検出端子Ｉｏｕｔに接続されている。そして、出力ＴＦＴ５１は、制御スイッチング素子５２から、検査対象の画素２１である検査対象画素２１Ｘから検出端子Ｉｏｕｔへの電荷の移動を許可するオン電圧（例えば＋５Ｖ）が印加されると、オン状態（ソース−ドレイン端子間がローインピーダンスの状態）となり、検査用画素電極２５Ａから検出端子Ｉｏｕｔに電荷が出力される。一方、制御スイッチング素子５２から、検査対象画素２１Ｘから検出端子Ｉｏｕｔへの電荷の移動を規制するオフ電圧（例えば−５Ｖ）が印加されると、オフ状態（ソース−ドレイン端子間がハイインピーダンスの状態）となり、検査用画素電極２５から検出端子Ｉｏｕｔに電荷の移動が規制される。
【００３２】
ソース制御端子ＳＥは、制御部１００の制御により、第一ソースＴＦＴ２３１および第二ソースＴＦＴ２３２に所定のソース制御信号（オン電圧またはオフ電圧）を印加し、第一ソースＴＦＴ２３１および第二ソースＴＦＴ２３２の導通状態を切り替える。
検査制御端子ＴＥは、制御部１００の制御により、電荷出力スイッチング部でのスイッチング操作を制御する旨の検査制御信号（オン電圧またはオフ電圧）を出力する。
検出端子Ｉｏｕｔは、検出手段が接続可能な端子である。この検出端子Ｉｏｕｔには、表示装置１の表示パネル２における欠陥検出操作を実施する際に、例えば電流計の検出手段が接続される。なお、本実施の形態では、検出手段が接続可能な構成としたが、電流計が接続され、電流計により測定された値が図示しないサブパネルに表示させたり、表示パネル２に表示させたりする構成などとしてもよい。
【００３３】
制御スイッチング素子５２は、第二ソースＴＦＴ２３２、検査制御端子ＴＥ、および出力ＴＦＴ５１に接続されている。この制御スイッチング素子５２は、第二ソースＴＦＴ２３２から映像信号が入力され、検査制御端子ＴＥから検査用画素電極２５Ａの電荷を検出端子Ｉｏｕｔに出力する旨の検査制御信号（例えばオン電圧としての＋５Ｖ）が入力されると、出力ＴＦＴ５１に電荷出力許可信号としてのオン電圧を出力する。なお、制御スイッチング素子５２は、電荷出力許可信号として、例えば検査制御信号をそのまま通過させる構成としてもよく、制御部１００から出力される別の信号を電荷出力許可信号としてオン電圧として出力ＴＦＴ５１に出力する構成としてもよい。
【００３４】
〔制御部の構成〕
制御部１００は、表示装置１全体の動作を制御する。具体的には、制御部１００は、表示装置１全体を動作制御するＯＳ（Operating System）上に展開される各種プログラムや、ゲート駆動制御部４やソース駆動制御部３の駆動制御を実施するドライバ、各種データが記録されるメモリと、メモリに記録される各種プログラムやドライバを展開して各構成に制御信号を出力するＣＰＵなどを備えている。
そして、制御部１００により展開されるプログラムは、図１に示すように、ソース導通制御手段１１０と、充電制御手段１２０と、電荷移動制御手段１３０と、検査電荷出力制御手段１４０と、を備えている。
【００３５】
ソース導通制御手段１１０は、ソース制御端子ＳＥから出力するソース制御信号（オン電圧またはオフ電圧）を制御する。
【００３６】
充電制御手段１２０は、ソース導通制御手段１１０により、ソース制御端子ＳＥからオン電圧が出力される状態で、ゲート駆動制御部４を制御して、検査対象となる画素ラインに対応するゲート線２２（検査対象ゲート線２２Ｘ）に駆動電圧を印加させるとともに、ソース駆動制御部３を制御して、全ソース線２３に所定の映像信号を印加する。具体的には、充電制御手段１２０は、検査対象画素ラインＸに対応する検査対象ゲート線２２Ｘへの駆動電圧の印加、および全ソース線への映像信号の印加を所定時間実施した後、先ず、検査対象ゲート線２２Ｘへの駆動電圧の印加を停止させる。この後、所定期間、検査対象の画素ライン上の各画素２１に電荷を保持させる（電荷保持期間）。また、この電荷保持期間の初期において、前記ソース線への映像信号の印加を停止させる。すなわち、充電制御手段１２０は、ゲート線２２への駆動電圧の印加が停止された後、ソース線への映像信号の印加を停止し、この後、電荷保持期間を終了させる。そして、充電制御手段１２０は、電荷保持期間終了後、ソース導通制御手段１１０にオフ電圧を出力させる制御をする。
【００３７】
電荷移動制御手段１３０は、充電制御手段１２０による充電処理の後、ソース導通制御手段１１０によりオフ電圧が出力されると、ゲート駆動制御部４を制御して、充電が実施された検査対象ゲート線２２Ｘと、検査用ゲート線２２Ａとに駆動電圧を印加する。
これにより、検査対象画素ラインＸに配設される各画素２１Ｘに充電された電荷のうちの半分が、ＴＦＴ２４からソース線２３を通り、検査用ゲート線２２Ａに接続される画素２１である検査用画素２１Ａに移動する。また、この際、ソース制御端子ＳＥからオフ電圧が出力されているため、電荷が第一ソースＴＦＴ２３１および第二ソースＴＦＴ２３２を通過して逃げることがない。
【００３８】
検査電荷出力制御手段１４０は、電荷移動制御手段１３０による電荷移動処理の後、ソース導通制御手段１１０にオン電圧を出力させる制御をする。そして、検査電荷出力制御手段１４０は、検査制御端子ＴＥから検査制御信号としてオン電圧を出力させる。そして、検査電荷出力制御手段１４０は、ソース駆動制御部３を制御して、例えば表示パネル２の最端部に配線されるソース線２３から順次所定の映像信号を出力させる。これにより、映像信号が印加されたソース線２３から、このソース線２３に対応する制御スイッチング素子に電流が流れ、検査制御端子ＴＥから出力されるオン電圧が出力ＴＦＴ５１に入力される。このため、出力ＴＦＴ５１は、ソース−ドレイン端子間がローインピーダンスとなり、検査用画素２１Ａの液晶セル２１１および保持キャパシタ２１２に保持された電荷が検出端子Ｉｏｕｔに出力される。
【００３９】
〔表示装置における欠陥検出動作〕
次に、上記表示装置１の表示パネル２において画素に起因する画素欠陥を検出する欠陥検出動作について、図面に基づいて説明する。
図３は、表示装置１における欠陥検出動作の処理を示すフローチャートである。図４は、表示装置１の欠陥検出動作のタイミングチャートである。
【００４０】
上述したような表示装置１の制御部１００は、通常時において、検査回路５におけるソース制御端子ＳＥからオン電圧を出力させ、検査制御端子ＴＥからオフ電圧を出力する。これにより、各ソース線２３は、ソース駆動制御部３から所定の映像信号を各画素に出力させることができるとともに、検査用ゲート線２２Ａに沿う検査用画素ラインＡが通常の画素ラインとして機能する。
そして、表示装置１の制御部１００は、例えば工場の生産ラインにおける製品の検査工程や、ユーザによる図示しない入力手段からの検査要求に関する入力操作、予め設定される定時検査時刻における検査制御動作などにより、表示パネル２における欠陥の有無を検出する検出動作を実施する。
【００４１】
この検出動作では、図３に示すように、先ず、パネルの初期化動作を実施する（ステップＳ１０１）。このステップＳ１０１では、制御部１００は、ゲート駆動制御部４を制御して、全ゲート線にオン電圧（例えば＋１５Ｖ）を印加させる。また、制御部１００は、全ソース線２３に対して、オフ電圧である０Ｖを印加する。この時、表示パネル２の通常動作時と同様に、制御部１００は、検査制御端子ＴＥからオフ電圧（例えば−５Ｖ）、ソース制御端子ＳＥからオン電圧（例えば＋５Ｖ）を出力させる（第一ソース導通切替工程）。
この後、制御部１００は、全ゲート線に印加させる電圧をオフ電圧（例えば−１０Ｖ）に設定する（図４におけるタイミングＴ１）。これにより、表示パネル２の各画素における液晶セル２１１および保持キャパシタ２１２に保持される電荷が初期化され、保持電荷量が０となる。
【００４２】
このステップＳ１０１の後、検査対象となる画素ラインを充電する充電処理を実施する（ステップＳ１０２：充電工程）。このステップＳ１０２では、制御部１００の充電制御手段１２０は、図４のタイミングＴ２に示すように、ゲート駆動制御部４を制御して、検査対象となる画素ラインに対応したゲート線２２のみに対し、駆動電圧を印加する。また、この時、充電制御手段１２０は、ソース駆動制御部３を制御して、全ソース線に対して、所定の映像信号を印加させる。これにより、検査対象となる画素ラインの各画素２１に電荷が充電される、すなわち液晶セル２１１および保持キャパシタ２１２に電荷が保持される。
【００４３】
次に、制御部１００は、ステップＳ１０２にて充電した各画素の電荷を所定の一定時間保持させる処理をする（ステップＳ１０３）。このステップＳ１０３では、制御部１００は、図４におけるタイミングＴ３に示すように、検査対象ゲート線２２Ｘに印加されていた駆動電圧をオフ電圧に切り替え、検査対象ゲート線２２Ｘ上の各ＴＦＴ２４をオフ状態とする。これにより、各検査対象画素２１Ｘの液晶セル２１１および保持キャパシタ２１２に電荷が保持され、これら電荷の他の画素２１への移動が規制される。
また、このステップＳ１０３の電荷保持期間内の初期では、制御部１００は、各ソース線２３への映像信号の印加を継続し、電荷保持期間内において、検査対象画素ラインＸの検査対象ゲート線２２Ｘへの駆動電圧がオフ電圧に切り替えられた所定時間後（図４におけるタイミングＴ４）、これら各ソース線２３への映像信号の印加を停止、すなわち０Ｖを印加させる。このタイミングＴ４で各ソース線２３への映像信号の印加を停止させることで、ゲート線２２への駆動電圧印加停止を同時にソース線２３への映像信号の印加を停止させる場合に比べて、駆動制御が安定し、適切に検査対象画素２１Ｘに電荷を保持させることが可能となる。
【００４４】
ここで、検査対象画素２１Ｘに、この検査対象画素２１Ｘから他の画素２１やソース線２３、ゲート線２２などに電流が漏れるリーク欠陥がある場合、また検査対象画素電極２５Ｘが他の画素電極２５やソース線２３、ゲート線２２とショートしているショート欠陥がある場合、検査対象画素２１Ｘの電荷が逃げてしまうため、正常に充電されない状態となる。また、検査対象画素電極２５Ｘと検査対象画素２１Ｘとの接続、ＴＦＴ２４と検査対象画素２１Ｘとの接続などが断線している場合、電荷が保持されないオープン欠陥となり、電荷が保持されない。一方、画素２１が正常である場合、液晶セル２１１や保持キャパシタ２１２に十分な電荷が保持される。したがって、電荷保持期間では、検査対象画素ラインＸ上において、正常に駆動する画素２１Ｘにのみ、電荷が保持され、検査対象の画素ラインＸ以外の画素２１や、欠陥画素には電荷が保持されない。
また、他の画素ラインに欠陥があり、他の画素２１に電荷が保持された場合、このソース線への映像信号の印加を停止させると、この他の画素２１に保持された電荷がソース線２３から対向電極Ｖｃｏｍへと移動する。このため、他の画素２１にリーク欠陥などがあったとしても、この欠陥画素に電荷が保持されない。
【００４５】
そして、ステップＳ１０３の後、制御部１００のソース導通制御手段１１０は、図４におけるタイミングＴ５に示すように、ソース制御端子ＳＥからオフ電圧（例えば−５Ｖ）を出力し、第一ソースＴＦＴ２３１および第二ソースＴＦＴ２３２をオフ状態にする（ステップＳ１０４：第二ソース切替工程）。これにより、各ソース線２３の両端部がハイインピーダンスとなり、表示パネル２内のソース線２３を浮かした状態となる。
【００４６】
この後、制御部１００の電荷移動制御手段１３０は、検査対象の画素ライン上の各画素２１に保持された電荷を、検査用ゲートライン上の各検査用画素２１Ａに移動させる制御をする（ステップＳ１０５：電荷移動工程）。このステップＳ１０５では、図４におけるタイミングＴ６に示すように、電荷移動制御手段１３０は、検査対象ゲート線２２Ｘと、検査用ゲート線２２Ａとの双方に駆動電圧を印加させる。これにより、各検査対象画素２１Ｘに保持された電荷が、ＴＦＴ２４、ソース線２３、検査用ゲート線２２Ａに接続されるＴＦＴ２４を通って、検査用画素２１Ａに移動し、検査対象画素２１Ｘの電荷が、検査用画素２１Ａとの間で分割される。すなわち、検査対象画素２１Ｘに保持された電荷の半分が、検査用画素２１Ａに移動する。
そして、ステップＳ１０５の電荷移動処理の後、制御部１００の電荷移動制御手段１３０は、検査対象ゲート線２２Ｘおよび検査用ゲート線２２Ａにオフ電圧を印加させる（ステップＳ１０６、図４におけるタイミングＴ７）。
【００４７】
このステップＳ１０６の後、図４のタイミングＴ８に示すように、制御部１００のソース導通制御手段１１０は、ソース制御端子ＳＥからオン電圧（例えば＋５Ｖ）を出力させる。これにより、再び、ソース線２３の両端部がローインピーダンスとなり、ソース駆動制御部３から映像信号が出力されると、ソース線２３から制御スイッチング素子５２に電流が導通可能な状態となる。さらに、制御部１００の検査電荷出力制御手段１４０は、検査制御端子ＴＥからオン電圧（例えば＋５Ｖ）を出力させる（ステップＳ１０７）。これにより、ソース線２３から制御スイッチング素子５２に電流が流れることで、制御スイッチング素子から出力ＴＦＴ５１に電荷出力許可信号としてのオン電圧が印加可能な状態となる。
【００４８】
この後、検査電荷出力制御手段１４０は、検査対象の画素位置を示す位置変数Ｎを初期化する（ステップＳ１０８）。そして、検査電荷出力制御手段１４０は、例えば表示パネル２におけるゲート駆動制御部４に最も近接するソース線からＮ番目のソース線２３に所定の映像信号を印加させる（ステップＳ１０９、図４におけるタイミングＴ９：検出電荷出力工程）。そして、検出端子Ｉｏｕｔに設けられた電流計により、電流値を測定する（ステップＳ１１０：測定工程）。
すなわち、このステップＳ１０９により、ソース線２３から制御スイッチング素子５２に電流が流れ、出力ＴＦＴ５１にオン電圧が印加される。これにより、出力ＴＦＴ５１のソース−ドレイン端子間がローインピーダンスとなり、検査用画素２１Ａに保持された電荷が検出端子Ｉｏｕｔに移動し、電流が流れる。そして、ステップＳ１１０の処理により、この電流値を測定することで、検査用画素２１Ａに保持された電荷の量が測定される。
【００４９】
この時、検出端子Ｉｏｕｔに接続される電流計により、所定閾値を越える電流値が測定される場合、検査対象画素２１Ｘから他の画素２１にリーク電流が流れるなどの欠陥があり、ステップＳ１０５において、この他の画素２１に保持された電荷と検査対象画素２１Ｘに保持された電荷が検査用画素２１Ａに移動されたと判断できる。また、測定された電流量が、所定閾値よりも小さい場合、ソース線２３と他の画素２１との間にリークがあり、ステップＳ１０５において、検査対象の画素２１に保持された電荷が、この他の画素２１にも電荷が流れたため検査用画素２１Ａに保持される電荷が減少したと判断できる。さらに、電流値が０の場合など、閾値を大きく下回る場合、検査対象の画素２１にショート欠陥やオープン欠陥などがあり、ステップＳ１０３において、保持された電荷がすぐに放電された、または電荷が保持されなかったと判断できる。
なお、この判断としては、例えば測定された電流値を例えばパーソナルコンピュータなどのデータ処理装置に出力し、全画素に対する電流値を記録させる。そして、この電流値に、上述したように、所定閾値と異なる値があれば欠陥として判断し、この電流値に対する画素２１のアドレスを例えば専用のモニタやプリント機器などの出力装置に出力する。なお、これに限定されず、例えば、全画素２１に対する電流値を出力装置に表示させるのみの構成であってもよい。
【００５０】
このステップＳ１１０の電流値の測定の後、制御部１００は、位置変数Ｎに１を加算し（ステップＳ１１１）、位置変数Ｎが予め設定された最大値になったか否かを判断する（ステップＳ１１２）。この位置変数Ｎの最大値としては、例えば、表示パネル２がWXGA (Wide Extended Graphics Array)の場合、ゲート線が７６８本に対してソース線が１２８０本配線されるため、位置変数最大値Ｎｍａｘは１２８０となる。
このステップＳ１１２において、位置変数Ｎが最大値Ｎｍａｘである場合、欠陥検出処理を停止する。一方、ステップＳ１１２において、位置変数ＮがＮｍａｘに満たない場合、ステップＳ１０９に戻り、次の検査用画素２１Ａの電荷を検出端子Ｉｏｕｔに出力させて電流値を測定する（図４におけるタイミングＴ１０およびタイミングＴ１１）。
【００５１】
〔実施の形態の作用効果〕
上述したように、上記表示装置１では、欠陥検出動作において、充電制御手段１２０は、ソース導通制御手段１１０によりソース線２３に映像信号を印加可能な状態で、検査対象ゲート線２２Ｘに駆動電圧を印加して検査対象画素ラインＸの各画素２１Ｘを充電する。この後、電荷移動制御手段１３０は、ソース導通制御手段１１０の制御によりソース線２３の両端部がハイインピーダンスにされた状態で、検査対象ゲート線２２Ｘおよび検査用ゲート線２２Ａに駆動電圧を印加して、検査対象画素２１Ｘに保持された電荷を検査用画素２１Ａに移動させて分割させる。そして、検査電荷出力制御手段１４０は、この検査用画素２１Ａに保持された電荷を順次検出端子Ｉｏｕｔに出力させる。
このため、検査用画素２１Ａに保持された電荷を順次出力するだけで、検査対象画素２１Ｘにおける欠陥検出を実施することができ、大型で複雑な回路構成を有するテスターなどが不要で、かつ表示装置１自身による自己検査を実施することができる。したがって、表示装置１を製造する製造ラインの製品検査工程において、低コストで検査を実施することができ、表示装置１のコストダウンにも貢献できる。
また、各画素２１から他の画素２１への電流が漏れるリーク欠陥だけでなく、各画素２１に正常に電荷が保持されるか否かを検査することができるため、各画素２１とソース線２３やゲート線２２との短絡や、ＴＦＴ２４の断線による欠陥も検出することができる。したがって、画素欠陥を詳細に判別することができる。また、目視で画素の状態を検査するなどの場合にくらべ、電流計により電荷を測定して、すなわち定量的な物理量により画素の状態を調べることができるので、より正確な画素の状態を調べることができ、画素欠陥を良好に検出することができる。
【００５２】
そして、検査用ゲート線２２Ａとして、最も検査回路５に近接するゲート線２２を用いている。
このため、ゲート線２２以外に専用の検査線を設ける必要がなく、表示パネル２の駆動に使用されるゲート線２２の一本を用いるため、構成をより簡単にできる。
また、検査用ゲート線２２Ａを複数のゲート線２２のうち、検査回路５に最も近接するゲート線２２を用いているため、検査用ゲート線２２Ａと検査回路５における出力ＴＦＴ５１とを連結する配線を短縮でき、構成がより簡単になるとともに、製造コストをも抑えることができる。
【００５３】
また、検査回路５は、ソース制御端子ＳＥを備え、ソース導通制御手段１１０はこのソース制御端子ＳＥから所定のソース制御信号を出力することで、ソース線２３の両端部に位置する第一ソースＴＦＴ２３１および第二ソースＴＦＴ２３２の導通状態を切り替える。
これにより、ソース駆動制御部３内にスイッチを設けることなく、ソース駆動制御部３とソース線２３との接続状態を切り替えることができる。したがって、既存のソース駆動制御部３を使用することができ、上記検出処理を実施するための特別なソース駆動制御部３が不要となり、構成を簡単にできる。
また、ステップＳ１１０における検査用画素２１Ａの電荷を測定する際にも、ソース制御端子ＳＥから出力させる信号を切り替えるだけの簡単な操作で、第二ソースＴＦＴ２３２のスイッチング処理も実施できる。したがって、簡単な処理で、検査用画素２１Ａから保持された電荷を検出端子Ｉｏｕｔに出力させることができる。
【００５４】
さらに、検査電荷出力制御手段１４０は、電荷出力スイッチ部を制御して、検出端子Ｉｏｕｔに電荷を出力させる検査用画素２１Ａを順次切り替えている。
すなわち、簡単なスイッチング操作により検査用画素２１Ａを切り替えることができ、より簡単に、検査用画素ラインＡにおける全検査用画素２１Ａのそれぞれに保持されていた電荷を測定することができる。
【００５５】
そして、この電荷出力スイッチ部は、第二ＴＦＴ２４から映像信号に伴う電流、および検査制御端子から検査制御信号が入力され、これらの入力状態により出力ＴＦＴ５１にオン電圧を印加する制御スイッチング素子５２と、検査用画素電極２５Ａおよび検出端子Ｉｏｕｔを接続する出力ＴＦＴ５１とを備えている。そして、ステップＳ１０８ないしステップＳ１１０における電流値の測定時では、検査電荷出力制御手段１４０は、各検査用画素２１Ａに対応するソース線２３に順次映像信号を印加し、検査用画素電極２５Ａから順次検出端子Ｉｏｕｔに電荷を出力させる。
このため、検査電荷出力制御手段１４０は、検査制御端子ＴＥからオン電圧を出力させ、検査用画素２１Ａに接続されるソース線２３に順次信号を印加していくだけで、出力ＴＦＴ５１を順次オン状態にすることができ、検査用画素２１Ａに充電された電荷を順次検出端子Ｉｏｕｔに出力することができる。したがって、複雑な回路を用いずに、容易に検査用画素ラインのＡ各検査用画素２１Ａに保持された電荷をそれぞれ個別に測定することができる。したがって、検査対象画素ラインＸにおける各画素２１Ｘに保持された電荷を正確に測定することができ、より精度の良い欠陥検出を実施することができる。
【００５６】
〔他の実施の形態〕
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
【００５７】
上記実施の形態では、表示装置は、制御部１００を備え、この制御部１００にソース導通制御手段１１０、充電制御手段１２０、電荷移動制御手段１３０、および検査電荷出力制御手段１４０が設けられる例を示したが、これに限定されない。例えば、ゲート駆動制御部４やソース駆動制御部３の駆動を制御するプログラムに上記ソース導通制御手段１１０、充電制御手段１２０、電荷移動制御手段１３０、および検査電荷出力制御手段１４０が組み込まれた構成などとしてもよく、検査回路５に上記構成と同様の機能を有する回路構成として組み込まれていてもよい。
【００５８】
また、表示パネルの検査回路５に最も近接する一端部に配置されるゲート線２２を検査用ゲート線２２Ａとしたが、例えば表示パネル２の中央部に配置されるゲート線２２の１つを検査用ゲート線２２Ａとしてもよく、ソース駆動制御部３に近接するゲート線２２を検査用ゲート線２２Ａとしてもよい。さらに、表示パネル２の表示領域以外に配線されるダミーゲート線を設け、このダミーゲート線を検査用ゲート線２２Ａとしてもよい。
【００５９】
さらに、第二ソースＴＦＴ２３２が検査回路５内に設けられる構成と示したが、例えば表示パネル２内におけるソース線２３の端部に設けられる構成としてもよい。
【００６０】
また、上記実施の形態では、充電制御手段１２０は、検査対象となる画素ラインに対応するゲート線２２に駆動電圧を印加させるとともに、全ソース線に所定の映像信号を印加して、画素ラインに沿う全画素の液晶セル２１１および保持キャパシタ２１２に電荷を保持させたがこれに限定されない。例えば、充電制御手段１２０は、画素ライン上の所定画素に対応するソース線２３にのみ映像信号を印加させることで、この所定画素の液晶セル２１１および保持キャパシタ２１２のみを充電する構成としてもよい。このような構成では、例えば所定画素のみの欠陥検出動作を実施することができ、例えば画素ラインの全画素に対して欠陥検出動作を実施後、欠陥が検出される画素のみを再度検査するなどの操作を実施する際に、より迅速な検査を実施することができる。
【００６１】
さらに、各画素における電荷の保持容量を計測することができるため、上記のようなリーク欠陥、ショート欠陥、オープン欠陥の検出のみならず、各画素２１の液晶セル２１１の電荷保持容量の検査を実施することで、各液晶セルの性能検査を実施することもできる。
【００６２】
その他、本発明の実施の際の具体的な構造および手順は、本発明の目的を達成できる範囲で他の構造などに適宜変更できる。
【図面の簡単な説明】
【００６３】
【図１】本発明の一実施の形態に係る表示装置のブロック図である。
【図２】前記実施の形態に係る表示パネル、ソース駆動制御部３、ゲート駆動制御部４、および検査回路の一部の概略を示す図である。
【図３】前記実施の形態の表示装置における欠陥検出動作の処理を示すフローチャートである。
【図４】前記実施の形態の表示装置における欠陥検出動作のタイミングチャートである。
【符号の説明】
【００６４】
１…表示装置、２…表示パネル、５…検査回路、２１…画素、２１Ａ…検査用画素、２１Ｘ…検査対象画素、２２…ゲート線、２２Ａ…検査用ゲート線、２２Ｘ…検査対象ゲート線、２３…ソース線、２４…画素スイッチング素子としてのＴＦＴ、２５…画素電極、５１…電荷出力スイッチ部を構成する出力ＴＦＴ、５２…電荷出力スイッチ部を構成する制御スイッチング素子、１１０…ソース導通制御手段、１２０…充電制御手段、１３０…電荷移動制御手段、１４０…検査電荷出力制御手段、２３１…ソーススイッチング素子としての第一ソースＴＦＴ、２３２…ソーススイッチング素子としての第二ソースＴＦＴ、Ｉｏｕｔ…検出端子、ＳＥ…ソース制御端子、ＴＥ…検査制御端子。
【図１】
2009192909.tif 000003
【図２】
2009192909.tif 000004
【図３】
2009192909.tif 000005
【図４】
2009192909.tif 000006