(57)【要約】【課題】画素内のダストなどによるＤＣ不良が生じた場合でも、不良品として廃棄することなく、完成品として救済でき、歩留りの改善を図る。【解決手段】切り離し回路部３、４と補正処理システム部９を使用することによって、例えば、画素内部の信号線ショートなどにより発生したＤＣ不良箇所を切り離し、リーク電流を解消する。まず予め配線間ショート部のアドレスの検出を、画像などで欠陥列・行を検出するなど、何らかの方法で行い。その後、そのアドレスの配線を電気的に切り離し、フローティング状態にして、リーク電流が発生しない状態にする。しかし、画素駆動信号線、もしくは、垂直信号線を電気的に切り離した場合、その行、もしくは列の画素の電気的信号は読み出せず、線欠陥となり、画質的に不良となる。そこで、後段の補正処理システム部９により、縦・横線欠陥補正を行うことにより、上記問題を解決する。【選択図】図１
2009089078.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ光電変換部を有する複数の画素を２次元方向に配置した画素アレイ部と、
前記画素アレイ部の各画素を順次走査して各画素の画素信号を読み出し、画素アレイ部外に伝送する読み出し伝送部と、
前記読み出し伝送部によって読み出された画素信号に対して所定の信号処理を行い、画像出力を行う信号処理部と、
前記画素アレイ部と信号処理部との間の読み出し伝送部を電気的に切り離す切り離し回路部と、
画像出力時に、予め所定の検出手段によって検出された不良画素を切り離し回路部によって信号処理部から切り離すとともに、不良画素の画素信号を周辺の正常画素の画素信号に基づいて補正する補正制御手段と、
を有することを特徴とする固体撮像装置。
【請求項２】
前記切り離し回路部は画素アレイ部と信号処理部との間の画素信号の出力信号線と画素アレイ部に対する画素駆動用制御線とを電気的に切り離すことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記切り離し回路部と補正制御手段を画素アレイ部と同一半導体基板上に搭載したことを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記切り離し回路部は画素アレイ部における任意のアドレスで指定される画素の信号を切り離す手段を有することを特徴とする請求項１記載の固体撮像装置。
【請求項５】
前記切り離し回路部は画素アレイ部における任意のアドレスで指定される複数の画素列または複数の画素行の信号を切り離す手段を有することを特徴とする請求項１記載の固体撮像装置。
【請求項６】
前記切り離し回路部によって切り離す画素の情報を保存する不揮発性メモリまたは揮発性メモリを有することを特徴とする請求項１記載の固体撮像装置。
【請求項７】
前記不揮発性メモリまたは揮発性メモリを前記画素アレイ部と同一半導体基板上に搭載したことを特徴とする請求項６記載の固体撮像装置。
【請求項８】
前記不揮発性メモリまたは揮発性メモリを前記画素アレイ部を設けた半導体基板の外部に搭載したことを特徴とする請求項６記載の固体撮像装置。
【請求項９】
前記検出手段はリーク電流検出回路と、前記リーク電流検出回路の検出信号に基づいて不良画素を判定する判定回路とを有することを特徴とする請求項１記載の固体撮像装置。
【請求項１０】
前記リーク電流検出回路は検出するリーク電流量を可変調整する手段を含むことを特徴とする請求項９記載の固体撮像装置。
【請求項１１】
固体撮像装置を用いた撮像部と、前記撮像部を制御する制御部と、前記撮像部を操作する操作部とを有し、
前記固体撮像装置は、
それぞれ光電変換部を有する複数の画素を２次元方向に配置した画素アレイ部と、
前記画素アレイ部の各画素を順次走査して各画素の画素信号を読み出し、画素アレイ部外に伝送する読み出し伝送部と、
前記読み出し伝送部によって読み出された画素信号に対して所定の信号処理を行い、画像出力を行う信号処理部と、
前記画素アレイ部と信号処理部との間の読み出し伝送部を電気的に切り離す切り離し回路部と、
画像出力時に、予め所定の検出手段によって検出された不良画素を切り離し回路部によって信号処理部から切り離すとともに、不良画素の画素信号を周辺の正常画素の画素信号に基づいて補正する補正制御手段と、
を有することを特徴とする撮像装置。
【請求項１２】
前記切り離し回路部は画素アレイ部と信号処理部との間の画素信号の出力信号線と画素アレイ部に対する画素駆動用制御線とを電気的に切り離すことを特徴とする請求項１１記載の撮像装置。
【請求項１３】
前記切り離し回路部と補正制御手段を画素アレイ部と同一半導体基板上に搭載したことを特徴とする請求項１１記載の撮像装置。
【請求項１４】
前記切り離し回路部は画素アレイ部における任意のアドレスで指定される画素の信号を切り離す手段を有することを特徴とする請求項１１記載の撮像装置。
【請求項１５】
前記切り離し回路部は画素アレイ部における任意のアドレスで指定される複数の画素列または複数の画素行の信号を切り離す手段を有することを特徴とする請求項１１記載の撮像装置。
【請求項１６】
前記切り離し回路部によって切り離す画素の情報を保存する不揮発性メモリまたは揮発性メモリを有することを特徴とする請求項１１記載の撮像装置。
【請求項１７】
前記不揮発性メモリまたは揮発性メモリを前記画素アレイ部と同一半導体基板上に搭載したことを特徴とする請求項１６記載の撮像装置。
【請求項１８】
前記不揮発性メモリまたは揮発性メモリを前記画素アレイ部を設けた半導体基板の外部に搭載したことを特徴とする請求項１６記載の撮像装置。
【請求項１９】
前記検出手段はリーク電流検出回路と、前記リーク電流検出回路の検出信号に基づいて不良画素を判定する判定回路とを有することを特徴とする請求項１１記載の撮像装置。
【請求項２０】
前記リーク電流検出回路は検出するリーク電流量を可変調整する手段を含むことを特徴とする請求項１９記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＣＤイメージセンサやＣＭＯＳイメージセンサといった各種の固体撮像装置及び撮像装置に関する。
【背景技術】
【０００２】
近年、ＣＣＤイメージセンサやＣＭＯＳイメージセンサに代表される固体撮像装置の開発が活発化しており、各種のカメラ装置や携帯電話機等に用いられている。
例えば、ＣＣＤイメージセンサは、半導体基板にフォトダイオード（光電変換部）を含む複数の画素を２次元方向に配置し、各画素列の間にＣＣＤ垂直転送レジスタを設けるとともに、各垂直転送レジスタの出力端にＣＣＤ水平転送レジスタを設けたものである。
【０００３】
また、半導体基板上には、絶縁膜、転送電極膜、遮光膜といった積層膜が順次形成され、さらに平坦化膜等を介してカラーフィルタ、マイクロレンズ等が形成されている。
このようなＣＣＤイメージセンサでは、半導体基板上に設けた転送電極に駆動パルスを供給して各転送レジスタを駆動し、各画素のフォトダイオードにて生成した信号電荷をＣＣＤ垂直転送レジスタ及びＣＣＤ水平転送レジスタを通して順次転送して行き、この信号電荷をＣＣＤ水平転送レジスタの出力端に設けた変換部によって電圧信号または電流信号に変換し、画素信号として出力する。
【０００４】
一方、ＣＭＯＳイメージセンサは、同一半導体基板上に、フォトダイオードを含む複数の画素を２次元方向に配置した撮像領域と、この撮像領域の外部に形成された周辺回路領域とを設けたものである。
そして、撮像領域には、各画素毎に、フォトダイオードの信号電荷をＦＤ（フローティングデフュージョン）に読み出す読み出しトランジスタ（転送ゲート）、ＦＤの電位に応じた画素信号を生成する増幅トランジスタ、画素信号を出力する画素を選択する選択トランジスタ、ＦＤをリセットするリセットトランジスタ等の各種画素トランジスタを設け、各画素のフォトダイオードで検出した信号電荷を各画素トランジスタの駆動によって画素信号に変換し、画素列毎に設けた信号線より出力する。
また、周辺回路領域には、画素アレイ部に各種の制御パルスを供給して画素信号の読み出しを制御する駆動制御回路、読み出された画素信号に対して各種の信号処理を行う信号処理回路、駆動電源を生成する電源制御回路等が設けられている。
また、半導体基板上には、絶縁膜、トランジスタの駆動電極膜、配線膜、遮光膜といった積層膜が順次形成され、さらに平坦化膜等を介してカラーフィルタ、マイクロレンズ等が形成されている。
このようなＣＭＯＳイメージセンサでは、各画素トランジスタの駆動によって各画素のフォトダイオードに蓄積した信号電荷を各画素毎に画素信号に変換し、これを画素列毎に出力して後段の信号処理回路に送り、ノイズ除去や信号処理等を施して出力する。
【０００５】
ところで、このような従来のイメージセンサでは、画素内のダストなどによる固定ノイズ欠陥（いわゆるＤＣ不良という）が生じる場合が多く、その改善を図ることが課題の一つとなっている。
そこで従来は、スタンバイ状態時などに、画素電源の電流値を測定し、その不良品を検出し、ＤＣ不良品として廃棄処理してきた。なお、ＤＣ不良の検出方法としては、画素内で生じるリーク電流を検出する方法が提案されている（たとえば特許文献１参照）。
【特許文献１】特開平９−１０１３４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来技術では、単にＤＣ不良を検出して廃棄処理するだけであり、ＤＣ不良自体に対する解決方法ではない。すなわち従来は、ＤＣ不良を根本的に救済できる設計技術は提供されておらず、改善策としては、製造装置のダスト発生率を抑えるなど、プロセス側の改善が中心であった。このため、イメージセンサの歩留りの改善を図る上で大きな障害となっていた。
【０００７】
そこで本発明は、画素内のダストなどによるＤＣ不良が生じた場合でも、不良品として廃棄することなく、完成品として救済でき、歩留りの改善を図ることの可能な固体撮像装置及び撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述の目的を達成するため、本発明の固体撮像装置は、それぞれ光電変換部を有する複数の画素を２次元方向に配置した画素アレイ部と、前記画素アレイ部の各画素を順次走査して各画素の画素信号を読み出し、画素アレイ部外に伝送する読み出し伝送部と、前記読み出し伝送部によって読み出された画素信号に対して所定の信号処理を行い、画像出力を行う信号処理部と、前記画素アレイ部と信号処理部との間の読み出し伝送部を電気的に切り離す切り離し回路部と、画像出力時に、予め所定の検出手段によって検出された不良画素を切り離し回路部によって信号処理部から切り離すとともに、不良画素の画素信号を周辺の正常画素の画素信号に基づいて補正する補正制御手段とを有することを特徴とする。
【０００９】
また本発明の撮像装置は、固体撮像装置を用いた撮像部と、前記撮像部を制御する制御部と、前記撮像部を操作する操作部とを有し、前記固体撮像装置は、それぞれ光電変換部を有する複数の画素を２次元方向に配置した画素アレイ部と、前記画素アレイ部の各画素を順次走査して各画素の画素信号を読み出し、画素アレイ部外に伝送する読み出し伝送部と、前記読み出し伝送部によって読み出された画素信号に対して所定の信号処理を行い、画像出力を行う信号処理部と、前記画素アレイ部と信号処理部との間の読み出し伝送部を電気的に切り離す切り離し回路部と、画像出力時に、予め所定の検出手段によって検出された不良画素を切り離し回路部によって信号処理部から切り離すとともに、不良画素の画素信号を周辺の正常画素の画素信号に基づいて補正する補正制御手段とを有することを特徴とする。
【発明の効果】
【００１０】
本発明の固体撮像装置及び撮像装置によれば、画像出力時に、予め所定の検出手段によって検出された不良画素を切り離し回路部によって信号処理部から切り離すとともに、不良画素の画素信号を周辺の正常画素の画素信号に基づいて補正することにより、従来では不良品として扱ってきた固体撮像装置を、良品として使用することが可能となるので、プロセスのダストレベルの改善が限界となった場合でも、不良品率を低減でき、製造コストの低減や製品の低廉化を達成できる効果がある。
【発明を実施するための最良の形態】
【００１１】
図１は本発明の実施の形態による固体撮像装置の第１の構成例を示すブロック図であり、図２は本発明の実施の形態による固体撮像装置の第２の構成例を示すブロック図である。また、図３は図１及び図２に示すＣＭＯＳイメージセンサの画素の構成例と切り離し回路部３の構成例を示す回路図である。
図示のように、本実施の形態による固体撮像装置は、１行分の画素信号を同時に読み出すタイプのＸ−Ｙアドレス型の列並列読出し方式のＣＭＯＳイメージセンサの例であり、図１では画素アレイ部を設けた半導体基板の外部に補正処理システム（補正制御手段）とＤＳＰブロック１０を設けた構成例を示し、図２では画素アレイ部を設けた半導体基板の外部にＤＳＰブロック１０を搭載した構成例を示している。
なお、以下の例では本発明を列並列読出し方式のＣＭＯＳイメージセンサに適用した場合について説明するが、本発明はＣＣＤイメージセンサにも同様に適用し得るものである。
【００１２】
図１に示すように、本例のＣＭＯＳイメージセンサは、半導体基板１上に、画素アレイ部２と、切り離し回路部３、４と、画素ドライバ部５、駆動制御部６、カラム信号読み出し回路部７、及び信号処理・制御部８を設け、半導体基板１の外側に、補正処理システム部（補正制御手段）９及びＤＳＰブロック１０を設けたものである。
画素アレイ部２は、それぞれ光電変換部を有する複数の画素を２次元方向に配置したものであり、その上部に配置されるカラーフィルタの分光特性に応じた色成分光を受光して光量に応じた画素信号を生成する。
【００１３】
画素は図３に示すように、１つの光電変換部（フォトダイオード）１５と４つのＭＯＳトランジスタに１１〜１４よって構成されており、フォトダイオード１５で検出した信号電荷を読み出しトランジスタ１１でＦＤ（フローティングデフュージョン）１６に転送し、このＦＤ１６の電位を増幅トランジスタ１２によって検出、増幅して画素信号に変換し、この増幅トランジスタ１２の出力画素信号を選択トランジスタ１３の動作に基づき、所定の出力タイミングで垂直信号線１７に出力する。また、ＦＤ１６の電位は所定のリセットタイミングでリセットトランジスタ１４によって電源電位にリセットする。
このような画素は、画素駆動信号線２１を介して画素ドライバ部５、及び駆動制御部６によって制御される。具体的には、画素ドライバ部５は、読み出しトランジスタ１１を駆動する読み出しパルスＲＯＧ、選択トランジスタ１３を制御する選択パルスＳＥＬ、リセットトランジスタ１４を制御するリセットパルスＲＳＴを画素駆動信号線２１に出力するものであり、駆動制御部６は、これらの出力タイミングを制御する。
また、切り離し回路部３は、画素アレイ部２と画素ドライバ部５との間の画素駆動信号線２１を電気的に切り離すものである。
【００１４】
また、カラム信号読み出し回路部７は、垂直信号線１７によって出力される各列（カラム）の画素信号を行単位で入力し、例えば固定パターンノイズを除去するＣＤＳ処理やアナログ信号をデジタル変換するＡＤ変換処理を行うものである。
また、切り離し回路部４は、画素アレイ部２とカラム信号読み出し回路部７との間の垂直信号線１７を電気的に切り離すものである。
信号処理・制御部８は、切り離し回路部３、４、駆動制御部６、カラム信号読み出し回路部７等を制御し、かつ、デジタル化されたカラム出力信号を処理する演算を行うものである。
また、補正処理システム部９は、信号処理・制御部８で出力される撮像信号を補正処理するものである。
また、ＤＳＰブロック１０は、出力画像を保持、もしくは出力する、もしくは画像処理を行うものであり、信号処理用のＤＳＰに加えて、必要に応じてメモリや出力デバイスを含むものである。
【００１５】
以上のような構成のイメージセンサにおいて、通常の撮像動作としては主に以下のような処理を行う。
まず、カラム信号読み出し回路部７より選択された信号出力行の各画素において、フォトダイオード１５に蓄積された電子に応じた信号レベルと、フォトダイオード１５をリセットした後の０レベルは、各列のカラムＡＤ変換部等により、デジタル化およびＣＤＳされる。
また、シャッタ動作時には、各画素のフォトダイオード１５はリセットされる。信号出力行を駆動した直後に、同様の駆動パルスで動作し、ＣＤＳ処理を行い、信号を取り出す。
そして、電子シャッタ行と信号出力行が一定の間隔で進んで行くとき、信号出力行から出力される信号は、電子シャッタ行から信号出力行までに光電変換された光の信号となる。なお、電子シャッタ行と信号出力行の間隔を調節することにより、フォトダイオード１５への照射時間（電荷蓄積時間）を変えることができる。
また、駆動制御部６とカラム信号読み出し部７などの駆動パルスは、制御部８により生成される。上記電荷蓄積時間の調整は、制御部８で生成する駆動パルスを調節することによって実行される。
また、全画素読出し時には、シャッタ及び読み出し動作は第一行から最終行までが順に選択され、全ての行に対して行われる。 
【００１６】
次に、本実施の形態によるイメージセンサの特徴となる動作について説明する。
ここでは、切り離し回路部３、４と補正処理システム部９を使用することによって、例えば、画素内部の信号線ショートなどにより発生したＤＣ不良箇所を切り離し、リーク電流を解消し、切り離した事によって発生する、縦線、横線欠陥を、後段の信号処理部８で補正する上での具体的な手法・システムに関して説明する。
なお、図１に示す構成と図２に示す構成は、素子の配置が異なるものの、基本的には共通の動作となるので、まとめて説明する。
【００１７】
まず、ＤＣ不良が発生する基本原理として、画素内部に発生した配線間ショートを事例として説明を行う。
例えば、４トランジスタ（４Ｔｒ）構成の画素において、ＲＳＴ信号線とＲＯＧ信号線が配線間ショートした場合、両配線間にショート箇所があると、ＲＳＴ信号線とＲＯＧ信号線間に電位差が発生した場合、リーク電流が発生する。例えば、スタンバイ時に、ＲＳＴ信号線とＳＥＬ信号線の電位が違う状態になるイメージセンサの場合、スタンバイリーク電流が発生し、スタンバイ、スペックオーバーとなり、また、スペックオーバーをしなくても、電流が流れ続けることにより、品質的に問題となり製品として出荷できない。
そこで、まず、例えば製品出荷前の検査工程等において、配線間ショート部のアドレス検出を行う。これは、例えばテスト用の画像等をイメージセンサで読み取り、出力信号をチェックして欠陥画素（あるいは欠陥列・欠陥行単位で行うことも可能）を検出し、そのアドレスを検出していく。そして、この検出した欠陥画素のアドレスをイメージセンサ内のメモリに保存しておく。ここまでの機能が検出手段としての動作であるが、この機能を例えば外部の試験装置に搭載させたり、あるいはイメージセンサ内の信号処理・制御部に搭載させて、自動で行うようにすることも可能であり、センサの規模や仕様等に応じて選択するものとする。
【００１８】
その後、実際の撮像時には、まず、メモリに格納したアドレスを参照し、それに該当する配線を電気的に切り離し、フローティング状態にして、リーク電流が発生しない状態にする。
しかし、画素駆動信号線、もしくは、垂直信号線を電気的に切り離した場合、その行、もしくは列の画素の電気的信号は読み出せず、線欠陥となり、画質的に不良となる。
そこで、後段の補正処理システム部９により、縦・横線欠陥補正を行うことにより、上記問題を解決する。なお、本実施の形態では、補正処理の詳細なアルゴリズムに関しては言及しないが、例えば、欠陥画素の周囲のｍ×ｎの正常画素の信号値に所定の演算を行う（例えば単純に平均値を求めたり、重み付けして平均値を求める）ことにより、欠陥画素の信号値を算出し、欠落を補間する。
【００１９】
次に、切り離し回路部の具体例について説明する。
図３は、切り離し回路部の切り離す信号線の選択回路にデコーダを使用した事例を示している。
また、図４は、切り離し回路部の切り離す信号線の選択回路にシフトレジスタを使用した事例を示している。
さらに図５は、切り離し回路部の切り離す信号線の選択回路にシフトレジスタを使用した事例の応用例を示している。
また、図６、図７は、切り離し回路部の切り離し回路の事例を示している。
さらに図８は、切り離し回路部の切り離す信号線のアドレス情報を保持するための不揮発性メモリを有する事例を示している。
【００２０】
まず図３に示す切り離し回路部３は、個々の画素駆動信号線２１に切り離しスイッチ３１１を設けた切り離しスイッチ部３１と、この切り離しスイッチ３１１を選択するデコーダ回路部３２を設けたものである。画素ドライバ部５からデコーダ回路部３２に特定のコードを入力することにより、デコーダ回路部３２から１つの切り離しスイッチ３１１をオフする信号が出力する。したがって、デコーダ回路部３２を画素ドライバ部５によって制御し、デコーダ回路部３２により切り離し箇所を選択することによって、任意の信号線を切り離し制御する。なお、このような構成は、４Ｔｒ構成の画素以外でも同様に適用できるものである。
【００２１】
また、図３に示す切り離し回路部３は、図３のデコーダ回路部３２をシフトレジスタ回路部３３に置き換えたものである。画素ドライバ部５からシフトレジスタ回路部３３に特定のコードを入力することにより、シフトレジスタ回路部３３のフリップフロップ（ＦＦ）にて構成される複数段のラッチ回路にオンまたはオフの信号が書き込まれ、そのオン・オフ信号によって複数の切り離しスイッチ３１１が選択的にオン・オフされる。したがって、シフトレジスタ回路部３３を画素ドライバ部５によって制御し、シフトレジスタ回路部３３により切り離し箇所を選択することによって、任意の信号線を切り離し制御する。なお、このような構成においても、４Ｔｒ構成の画素以外で同様に適用できるものである。
【００２２】
また、図３、図４は、画素駆動信号線用の切り離し回路部３について示しているが、垂直信号線用の切り離し回路部４についても同様に適用できるものである。
ここで、図４の回路構成では、複数の信号線を、同時に効率的に切り離し制御する回路構成となっている。一方、図３の回路構成では、単一の信号線を切り離す時には効果的な手法であるが、任意の画素駆動信号線、もしくは垂直信号線を複数同時に切り離すときは、回路規模、配置面積の点を鑑みると適さない。そこで、複数の回路を任意に選択するために、シフトレジスタを使用し、切り離し行、もしくは列の情報を格納することにより、切り離す、複数行、列を効率よく選択することが可能となる。勿論、４Ｔｒ構成の画素以外でも同様のことがいえる。
【００２３】
また、図４の回路構成の応用例を図５に示す。図４の回路構成では、必要な、シフトレジスタのＦＦが画素列数、もしくは、画素行数×信号線の数となり、数が多くなるにつれて、シフトレジスタに情報を書き込むときに時間がかかり、イメージセンサのセットアップ時（電源投入時、もしくはすぐ後に）に切り離す場合、仕様によっては、問題となる。そこで、その対策として、シフトレジスタの動作クロックを上げることは考えられるが、限界がある。よって、その問題を解決する手段として、複数のシフトレジスタ回路部３４、３５、３６を持つこと、例えば配線の種類毎にシフトレジスタを有することなどによって、シフトレジスタあたりのＦＦの数を減し、シフトレジスタに情報を書き込むときの時間を短縮できる。なお、セットアップ時間、クロックに合わせて、シフトレジスタの構成を工夫すればよい。
【００２４】
図６は、切り離しスイッチ３１１の具体的な回路構成を示している。
この切り離しスイッチ３１１は、画素駆動入力信号と切り離し入力信号とを入力とするＮＡＮＤ回路４１と、画素駆動入力信号とインバータ４２による切り離し入力信号の反転信号とを入力とするＮＯＲ回路４３と、ＮＡＮＤ回路４１の出力をゲート入力としたＮＭＯＳトランジスタ４４と、ＮＯＲ回路４３の出力をゲート入力としたＰＭＯＳトランジスタ４５とを有し、最終段のドライバ部を構成するＮＭＯＳトランジスタ４４とＰＭＯＳトランジスタ４５のソースドレイン接続端子を画素駆動信号線に接続したものである。
このような回路構成とすることにより、電気的に画素を駆動する信号線を切り離すことが可能となる。具体的には、切り離し入力信号がＬＯＷの時に、最終段のドライバ部のＮＭＯＳトランジスタ４４にＬＯＷ、ＰＭＯＳトランジスタ４５にＨＩが入力されることによって、画素駆動の信号線が電気的にフローティングとなる。
【００２５】
図７では、図６と同様に、切り離しスイッチ３１１の具体的な他の回路構成を示している。
この切り離しスイッチ３１１は、画素駆動入力信号をゲート入力としたＮＭＯＳトランジスタ５１とＰＭＯＳトランジスタ５２の直列回路と、切り離し入力信号をゲート入力としたＮＭＯＳトランジスタ５３とＰＭＯＳトランジスタ５４の並列回路とを有し、直列回路のソースドレイン接続端子と並列回路の一方のソースドレイン接続端子とを接続し、並列回路の他方のソースドレイン接続端子を画素駆動信号線に接続したものである。
このような回路構成とすることにより、電気的に画素を駆動する信号線を切り離すことが可能となる。具体的には、切り離し入力信号より、ＮＭＯＳトランジスタ５３にＬＯＷ、ＰＭＯＳトランジスタ５４にＨＩが入力されることにより、画素駆動の信号線が電気的にフローティングとなる。
【００２６】
図８では、固体撮像装置（半導体基板１）の内部に不揮発性のメモリを有する構成を示している。
図示のように、このイメージセンサでは、不揮発性メモリ６１に予め外部から切り離し列・行のアドレス情報を書き込んでおき、これを電源オフ時にも保持し続け、撮像動作時に用いるようにする。
なお、不揮発性メモリの代わりに揮発性メモリを持ち、電源起動時毎に外部から切り離し列・行を指定することも可能であるが、揮発性メモリに情報を書き込むことによって、電源起動時に自動的に切り離す構成とすれば、利便性は著しく向上する。
また、本例においても、不揮発性メモリや揮発性メモリを半導体基板の外部に設けたものであっても良いし、切り離し列や行についても、外部からの指定でなく、補正処理システム側からの入力によって内部処理的に書き込むような構成も可能である。
【００２７】
次に、本実施の形態で用いることができる不良画素の検出手段について説明する。ここで説明する検出手段の構成は、各画素のリーク電流検出回路と、このリーク電流検出回路の検出信号に基づいて不良画素を判定する判定回路とで構成されるものである。
この種のリーク電流検出手段としては、上述した特許文献１（特開平９−１０１３４７号）で開示されるものがあるが、この検出手段では、外部の電流計により測定していることから、電流値が安定するまでに時間がかかることによって測定時間がかかり、測定コストに影響を与えてきた。
そこで、本実施の形態では、より効率的にリーク電流を検出する構成を提供するものである。
【００２８】
図１０は、本例のリーク電流検出手段を設けたイメージセンサの構成を示すブロック図である。なお。図１と共通の構成では、同一符号を付して詳細は省略する。
図１０において、画素アレイ部２、画素ドライバ部５、駆動制御部６、カラム信号読み出し回路部７、信号処理・制御部８は、図１に示すイメージセンサと共通であり、上述した不良画素の切り離しと補正処理を行うものである。
また、図１０の構成において、切り離し回路部１０３、１０４は、画素アレイ部２の切り離しだけでなく、リーク電流の検出時に画素アレイ部２からの画素駆動信号線２１と垂直信号線１７をリーク電流検出回路部１１０に接続する切り替え回路の機能を兼備したものとなっている。すなわち、画素駆動信号線２１と垂直信号線１７の各信号線に対応する切り離しスイッチ３１１に加えて画素駆動信号線２１と垂直信号線１７の各信号線の接続をリーク電流検出回路部１１０に切り替える切り替えスイッチ１０５を有している。そして、リーク電流の検出時には、この切り替えスイッチ１０５によって画素駆動信号線２１と垂直信号線１７の各信号線をリーク電流検出回路部１１０に接続し、各画素信号をリーク電流検出回路部１１０に入力することにより、リーク電流の検出作業を行う。
そして、この検出結果を信号処理・制御部８に送り、その検出結果に応じて信号処理・制御部８で不良画素の判定を行う。すなわち、本例では、信号処理・制御部８がリーク電流の判定回路の機能を具備したものとなっている。
このような構成により、イメージセンサの内部的な処理で不良画素の検出が可能となり、この検出結果に基づいて切り離し画素のアドレス情報（例えば行単位や列単位で表す）を後段のメモリ等で保存しておき、上述した画像出力時の補正処理に利用する。
【００２９】
以下、本例におけるリーク電流の検出方法を具体的に説明する。
図１１は切り離し回路部１０３内のリーク電流検出前の各スイッチの状態を示すブロック図である。図示のように、この状態では、切り離しスイッチ３１１（ＳＷＣ１、ＳＷＣ２、ＳＷＣ３、〜ＳＷＣｎ、）は全て開放され、また、切り替えスイッチ１０５（ＳＷ１、ＳＷ２、ＳＷ３、〜ＳＷｎ、）も全て開放されている。
図１２はリーク電流検出時の各スイッチの状態を示すタイミングチャートであり、各スイッチに供給される駆動パルスがＨi（アクティブ）のタイミングで各スイッチがオンし信号線が導通するものとする。
図示のように、本例のリーク電流検出時には、画素アレイ部２の走査に合わせて各信号線を順次走査して行き、該当する信号線で切り離しスイッチ３１１をオフすると同時に、切り替えスイッチ１０５をオンすることにより、画素アレイ部２の走査にあわせて、リーク電流値を順次にリーク電流検出回路部１１０に取り込んで行くように動作し、迅速かつ効率的にリーク電流値の収集を行えるようになっている。特に同一半導体基板内に構成した回路によってリーク電流検出を行う構成であるので、同期等を高精度にとることも容易であり、短時間での処理が可能である。
なお、ここでは切り離し回路部１０３側のスイッチ構成とタイミングチャートを示しているが、切り離し回路部１０４側のスイッチ構成とタイミングチャートも同様であるものとする。
【００３０】
次に、リーク電流検出回路部１１０の具体例について説明する。
図１３は本例におけるリーク電流検出回路部１１０の構成を示す回路図である。
図中のリーク電流発生源２０１は、画素アレイ部２内の各画素を示しており、このリーク電流発生源２０１に接続された画素駆動信号線２１に上述した切り替えスイッチ１０５と切り離しスイッチ３１１が設けられ、切り替えスイッチ１０５がオンすることで、リーク電流がリーク電流検出回路部１１０に取り込まれる。
リーク電流検出回路部１１０は、基準電流発生回路部２０２と、電圧発生回路２０３と、リーク電流検出アンプ部２０４と、コンパレータ回路部２０５と、ラッチ回路部２０６とを有する。
【００３１】
基準電流発生回路部２０２は、リーク電流検出アンプ部２０４にリーク電流比較用の基準電流を常時供給するための電流源であり、電圧発生回路２０３はリーク電流検出アンプ部２０４に基準電圧を供給する電圧源である。リーク電流検出アンプ部２０４には、負帰還ループにキャパシタ２０７を設けて積分回路として使用している。
コンパレータ回路部２０５は、リーク電流検出アンプ部２０４からの検出信号を基準値と比較し、ラッチ回路部２０６は、コンパレータ回路部２０５による比較結果をラッチする。
また、リーク電流検出アンプ部２０４の負帰還ループ、及びコンパレータ回路部２０５の入力端には、検出動作（起動・リセット）タイミングを制御するスイッチ２０８（ＳＷＡ０）が設けられ、ラッチ回路部２０６には、ラッチした信号を信号処理・制御部８に読み出すタイミングを制御するスイッチ２０９（ＳＷＳＨ）が設けられている。
【００３２】
次に、このようなリーク電流検出回路部１１０の動作について説明する。
図１４はリーク電流検出回路部１１０の動作を示すタイミングチャートである。
まず、リーク電流比較用の基準電流発生回路部２０２と電圧発生回路部２０３を動作させ、電流出力、電圧出力を安定化させる。すなわち、基準電流発生回路２０２から発生される電流値はリーク電流値と比較するための電流であり、基準電流よりリーク電流量が逆方向に上回ったときにリークがあると認識するので、基準電流は、用途・目的・仕様・プロセスなどに合わせて適切な回路構成・設定により可変調整可能なものとする。また、電圧発生回路部２０３による基準電圧は、リーク電流検出アンプ部２０４の動作範囲を踏まえて適切な設定値にする。
【００３３】
その後、図１４のタイミングチャートに示すように、ｎ番目の切り替えスイッチ１０５（ＳＷｎ）によりリーク電流検出回路部１１０と画素駆動信号線２１を接続し、この接続期間中に、スイッチ２０８（ＳＷＡ０）を導通させることによって、コンパレータ回路部２０５、及び、積分回路にリセットをかける。
そして、スイッチ２０８（ＳＷＡ０）の接続を切ると、リーク電流値と基準電流値との電流量の差によって積分回路（キャパシタ２０７）に対して電流が流れ込む、もしくは、引き抜かれることによって、１段目のリーク電流検出アンプ部２０４の出力レベルが決定され、後段のアンプ（コンパレータ回路部）２０５により、電圧レベルが比較・出力され、基準電流値よりもリーク電流量が高いか？低いか？の判定が可能となる。
なお、リーク先によっては、電源側、グランド側の電位の両電位方向にリークパスがある可能性があるので、比較電流回路２０２から発生する電流は、供給する方向と引き抜く方向の２つを用意する必要があり、検出時には両方で比較検出する必要がある。
その後、コンパレータ回路部２０５により比較され、レベルの安定が確認できるタイミングで、スイッチ２０９（ＳＷＳＨ）のパルスを印加することによって、出力レベルを保持し、後段の信号処理部８へ検知結果を伝達し、半導体基板１から信号を出力させることによって、任意の行でリーク箇所がある・なしの情報を得ることが可能となる。
なお、以上の動作例では、行方向の走査に関して説明をしたが、列方向も同様な考え方で走査して、リーク箇所を検出することができる。
【００３４】
以上のような構成を利用することにより、行・列にリーク箇所があるか？簡便に特定することが可能となる。それにより、例えば迅速に不良箇所の解析を行うことが可能となる。
また、このようにリーク箇所を特定することによって、図１〜図８で説明した構成で、リーク箇所を切り離して欠陥画素をなくすことが可能となり、後段の補正処理システムと合わせることによって、従来であれば不良品扱いしていた製品を良品として取り扱うことが可能となる。
さらに、固体撮像装置内部でリーク電流を判定することにより、今まで、チップ外部の測定機によりリークを検出していた状態と比較して測定時間が大幅に短縮される効果がある。
【００３５】
以上、本発明による固体撮像装置の具体的な実施例について説明したが、本発明はさらに種々の変形が可能である。
例えば、上記実施例では、画素内に４つのトランジスタを設けた構成について説明したが、他の画素構成を有するＣＭＯＳイメージセンサやＣＣＤイメージセンサ等、その他の各種固体撮像装置に広く適用できるものである。
また、固体撮像装置は１チップ上にイメージセンサ等を構成したものに限らず、撮像部と信号処理部や光学系がまとめてパッケージ化されたモジュールであってもよい。また、カメラシステムや携帯電話器に利用される装置であってもよい。なお、本発明では、イメージセンサの機能を単体で有する構成を固体撮像装置といい、固体撮像装置と他の要素（制御回路、操作部、表示部、さらにはデータ蓄積機能、通信機能等）と一体化された構成を撮像装置というものとする。
【００３６】
以下、本発明を適用した撮像装置の具体例を説明する。
図９は上記実施例のイメージセンサを用いたカメラ装置の構成例を示すブロック図である。
図９において、撮像部３１０は、例えば図１や図２に示したイメージセンサを用いて被写体の撮像を行うものであり、撮像信号をメイン基板に搭載されたシステムコントロール部３２０に出力する。
すなわち、撮像部３１０では、上述したイメージセンサの出力信号に対し、ＡＧＣ（自動利得制御）、ＯＢ（オプティカルブラック）クランプ、ＣＤＳ（相関二重サンプリング）、Ａ／Ｄ変換といった処理を行い、デジタル撮像信号を生成して出力する。
【００３７】
なお、本例では、撮像部３１０内で撮像信号をデジタル信号に変換してシステムコントロール部３２０に出力する例について示しているが、撮像部３１０からアナログ撮像信号をシステムコントロール部３２０に送り、システムコントロール部３２０側でデジタル信号に変換する構成であってもよい。
また、撮像部３１０内での具体的な制御動作や信号処理等も従来から種々の方法が提供されており、本発明の撮像装置において特に限定しないことは勿論である。
【００３８】
また、撮像光学系３００は、鏡筒内に配置されたズームレンズ３０１や絞り機構３０２等を含み、イメージセンサの受光部に被写体像を結像させるものであり、システムコントロール部３２０の指示に基づく駆動制御部３３０の制御により、各部を機械的に駆動してオートフォーカス等の制御が行われる。
【００３９】
また、システムコントロール部３２０には、ＣＰＵ３２１、ＲＯＭ３２２、ＲＡＭ３２３、ＤＳＰ３２４、外部インターフェース３２５等が設けられている。
ＣＰＵ３２１は、ＲＯＭ３２２及びＲＡＭ３２３を用いて本カメラ装置の各部に指示を送り、システム全体の制御を行う。
ＤＳＰ３２４は、撮像部３１０からの撮像信号に対して各種の信号処理を行うことにより、所定のフォーマットによる静止画または動画の映像信号（例えばＹＵＶ信号等）を生成する。
外部インターフェース３２５には、各種エンコーダやＤ／Ａ変換器が設けられ、システムコントロール部３２０に接続される外部要素（本例では、ディスプレイ３６０、メモリ媒体３４０、操作パネル部３５０）との間で、各種制御信号やデータをやり取りする。
【００４０】
ディスプレイ３６０は、本カメラ装置に組み込まれた例えば液晶パネル等の小型表示器であり、撮像した画像を表示する。なお、このようなカメラ装置に組み込まれた小型表示器に加えて、外部の大型表示装置に画像データを伝送し、表示できる構成とすることも勿論可能である。
メモリ媒体３４０は、例えば各種メモリカード等に撮影された画像を適宜保存しておけるものであり、例えばメモリ媒体コントローラ３４１に対してメモリ媒体を交換可能なものとなっている。メモリ媒体３４０としては、各種メモリカードの他に、磁気や光を用いたディスク媒体等を用いることができる。
操作パネル部３５０は、本カメラ装置で撮影作業を行うに際し、ユーザが各種の指示を行うための入力キーを設けたものであり、ＣＰＵ３２１は、この操作パネル部３５０からの入力信号を監視し、その入力内容に基づいて各種の動作制御を実行する。
【００４１】
このようなカメラ装置に、本発明の固体撮像装置を適用することにより、有効なウインドウ切り出し機能を備えた高機能の撮像装置を提供できる。なお、以上の構成において、システムの構成要素となる単位デバイスや単位モジュールの組み合わせ方、セットの規模等については、製品化の実情等に基づいて適宜選択することが可能であり、本発明の撮像装置は、種々の変形を幅広く含むものとする。
【００４２】
また、本発明の固体撮像装置及び撮像装置において、撮像対象（被写体）としては、人や景色等の一般的な映像に限らず、偽札検出器や指紋検出器等の特殊な微細画像パターンの撮像にも適用できるものである。
この場合の装置構成としては、図９に示した一般的なカメラ装置ではなく、さらに特殊な撮像光学系やパターン解析を含む信号処理系を含むことになり、この場合にも本発明の作用効果を十分発揮して、精密な画像検出を実現することが可能となる。
さらに、遠隔医療や防犯監視、個人認証等のように遠隔システムを構成する場合には、上述のようにネットワークと接続した通信モジュールを含む装置構成とすることも可能であり、幅広い応用が実現可能である。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施の形態による固体撮像装置の第１の構成例を示すブロック図である。
【図２】本発明の実施の形態による固体撮像装置の第２の構成例を示すブロック図である。
【図３】図１及び図２に示すＣＭＯＳイメージセンサの画素の構成例と切り離し回路部３の構成例を示す回路図である。
【図４】図３に示す切り離し回路部の第２の具体例を示す回路図である。
【図５】図３に示す切り離し回路部の第３の具体例を示す回路図である。
【図６】図３に示す切り離し回路部における切り離し回路の第１の具体例を示す回路図である。
【図７】図３に示す切り離し回路部における切り離し回路の第２の具体例を示す回路図である。
【図８】図１及び図２に示すＣＭＯＳイメージセンサにおいて切り離す信号線のアドレス情報を保持するための不揮発性メモリを有する構成例を示すブロック図である。
【図９】本発明の他の実施例によるカメラ装置の構成例を示すブロック図である。
【図１０】本発明の他の実施の形態によるリーク電流検出手段を設けた固体撮像装置の構成例を示すブロック図である。
【図１１】図１０に示すＣＭＯＳイメージセンサにおける切り離し回路部内のリーク電流検出前の各スイッチの状態を示すブロック図である。
【図１２】図１１に示す切り離し回路部内のリーク電流検出時の各スイッチの状態を示すタイミングチャートである。
【図１３】図１０に示すリーク電流検出回路部の構成を示す回路図である。
【図１４】図１０に示すリーク電流検出回路部の動作を示すタイミングチャートである。
【符号の説明】
【００４４】
１……半導体基板、２……画素アレイ部、３、４……切り離し回路部、５……画素ドライバ部、６……駆動制御部、７……カラム信号読み出し回路部、８……信号処理・制御部、９……補正処理システム部（補正制御手段）、１０……ＤＳＰブロック、１１０……リーク電流検出回路部。
【図１】
2009089078.tif 000003
【図２】
2009089078.tif 000004
【図３】
2009089078.tif 000005
【図４】
2009089078.tif 000006
【図５】
2009089078.tif 000007
【図６】
2009089078.tif 000008
【図７】
2009089078.tif 000009
【図８】
2009089078.tif 000010
【図９】
2009089078.tif 000011
【図１０】
2009089078.tif 000012
【図１１】
2009089078.tif 000013
【図１２】
2009089078.tif 000014
【図１３】
2009089078.tif 000015
【図１４】
2009089078.tif 000016