(57)【要約】【課題】  転送速度が速く、かつ、ユーザの利便性のよいメモリカード１００を提供する。【解決手段】  ホストデバイス２００に接続可能なメモリカード１００であって、フラッシュメモリ１１と、ホストデバイス２００とメモリカード１００との間のデータ転送を行うホストインタフェース部１５と、ホストデバイス２００からのコマンドに基づき、データ転送の転送モードを変更する転送モード制御部１８Ｂとを有し、転送モード制御部１８Ｂは、メモリカードが対応していない転送モードへ変更するコマンドがホストデバイス２００から入力された場合に、エラーコードのステータスデータをホストデバイス２００に出力する。【選択図】図３
2009176136.tif 000002
【特許請求の範囲】
【請求項１】
ホストデバイスに接続可能な半導体記憶装置であって、
半導体メモリ部と、
前記ホストデバイスと前記半導体記憶装置との間のデータ転送を行い、複数の転送バス幅モードおよび複数の転送クロックモードに対応したホストインタフェース部と、
前記ホストデバイスからのコマンドに基づき、前記データ転送の前記転送バス幅モードおよび／または前記転送クロックモードを変更する転送モード制御部とを有し、
前記転送モード制御部は、特定の前記転送バス幅モードにあるときに、その転送バス幅モードにおいては前記半導体記憶装置が対応していない特定の前記転送クロックモードへ変更する前記コマンドが前記ホストデバイスから入力された場合に、エラーコードを前記ホストデバイスに出力することを特徴とする半導体記憶装置。
【請求項２】
ホストデバイスに接続可能な半導体記憶装置であって、
半導体メモリ部と、
前記ホストデバイスと前記半導体記憶装置との間のデータ転送をデータバスを使用して行い、複数の転送バス幅モードおよび複数の転送クロックモードに対応したホストインタフェース部と、
前記ホストデバイスからのコマンドに基づき、前記データ転送の前記転送バス幅モードおよび／または転送クロックモードを変更する転送モード制御部とを有し、
前記転送モード制御部は、特定の前記転送バス幅モードにあるときに、その転送バス幅モードにおいては前記半導体記憶装置が対応していない前記転送クロックモードへ変更する前記コマンドが前記ホストデバイスから入力された場合に、別の前記転送バス幅モードの指定された転送クロックモードに変更することを特徴とする半導体記憶装置。
【請求項３】
前記転送モード制御部は、特定の前記転送バス幅モードにあるときに、その転送バス幅モードにおいては前記半導体記憶装置が対応していない前記転送クロックモードへ変更する前記コマンドが前記ホストデバイスから入力された場合に、
変更前の前記転送バス幅モードで転送クロックモードの移行終了を示すステータスコードをデータバスを使用してホストに出力するとともに、以後のコマンドについて、別の前記転送バス幅モードの指定された前記転送クロックモードに変更することを特徴とする請求項２の半導体記憶装置。
【請求項４】
ホストデバイスに接続可能な半導体記憶装置であって、
半導体メモリ部と、
前記ホストデバイスと前記半導体記憶装置との間のデータ転送を行うデータバスを有するホストインタフェース部と、
前記ホストデバイスからのコマンドに基づき、転送モードを変更する転送モード制御部とを有し、
前記ホストデバイスからの前記転送モードの変更コマンドに応じて、異なる駆動電圧を前記ホストインタフェース部に供給することを特徴とする前記半導体記憶装置。
【請求項５】
前記転送モード制御部は、
前記データバスの駆動電圧の変更を伴う転送モード変更コマンドを受けた場合、変更前の前記データバスの前記駆動電圧で前記転送モードの移行終了を示すステータスコードを前記ホストデバイスに出力するとともに、以後のコマンドについて、別の前記駆動電圧の前記転送モードに変更することを特徴とする請求項４に記載の半導体記憶装置。
【請求項６】
ホストデバイスと接続可能な半導体記憶装置であって、
半導体メモリ部と、
前記ホストデバイスと前記半導体記憶装置との間のデータ転送を行い、複数のバス電圧モードおよび複数の転送クロックモードに対応したホストインタフェース部と、
前記ホストデバイスからのコマンドに基づき、前記バス電圧モードおよび／または前記転送クロックモードを変更する転送モード制御部とを有し、
前記転送モード制御部は、特定の前記バス電圧モードおよび前記転送クロックモードの組合せに対して、そのモードの組合せに変更するコマンドが前記ホストデバイスから入力された場合に、エラーコードを、前記ホストデバイスに出力することを特徴とする半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリ部を備えた半導体記憶装置に関し、特にホストデバイスとの間のデータ転送の転送モードを変更する転送モード制御部を有する半導体記憶装置に関する。
【背景技術】
【０００２】
近年、半導体記憶装置、例えば、不揮発性の半導体記憶媒体であるフラッシュメモリカードの開発が行われ、ホストデバイスであるデジタルカメラ等の情報機器の外部記憶装置として普及している。ホストデバイスが扱うデータが大容量化したことに伴い、フラッシュメモリの大容量化および高密度化が進んでいる。
【０００３】
ＮＡＮＤ型フラッシュメモリは、大容量であることを特徴とし、近年特に多く用いられるフラッシュメモリの一種である。  
ＮＡＮＤ型フラッシュメモリは、電荷蓄積層にチャネルから絶縁膜を介してトンネル電流によって注入した電荷をデジタルビットの情報格納部として用い、その電荷量に応じた電界効果トランジスタのコンダクタンス変化を測定し、情報を読み出す。ＮＡＮＤ型フラッシュメモリは、ＤＲＡＭと異なりデータ破壊を伴わずに複数回読み出すことが可能である。
【０００４】
半導体記憶装置においては、書き込みおよび読み出し速度の高速化が要求されており、転送バスのバス転送速度の高速化も求められている。このため、例えば、メモリカードバスの転送クロック周波数を、ノーマルモードの２５ＭＨｚから、５０ＭＨｚと上げたハイスピードモードの仕様が規定され、より高速なデータ転送が可能となっている。
【０００５】
さらに、特開２００７−１１７８８号公報には、より高速なデータ転送のために、ホストデバイスから供給されるクロック信号の立ち上がりエッジと立ち下がりエッジとに同期して、データを送受信することで、ハイスピードモードと同じクロック周波数で２倍のデータ転送速度を得ることができるウルトラハイスピードモードを提供するメモリカードが、開示されている。
【０００６】
ここで、メモリカードは、ホストデバイスとデータ転送を行うために、予め規定された様々な転送モードに対応するように設計される。例えばＳＤメモリカード（登録商標）においては、ＳＤモードとＳＰＩモードとがある。さらに、ＳＤモードのデータ転送バス幅には１ビットモードと、４ビットモードとの２つがある。これに加えて、前記それぞれのモードに対して、転送速度の異なるノーマルモードと、ハイスピードモードと、ウルトラハイスピードモードがある。
【０００７】
多くの転送モードに対応するメモリカードはユーザの利便性が高い。しかし、それらの転送モードのすべてに適合した制御を行うためには複雑な制御が必要であり、また、メモリカードの複雑化および大型化を招いてしまう可能性があった。一方、予め規定された転送モードに対応していないメモリカードは、ホストデバイスが対応していない転送モードでデータ転送を開始しようとするとフリーズ等のエラーを起こしてしまうために、ユーザの利便性が良くはなかった。
【０００８】
なお、データ転送の高速化を図るために、メモリカードの転送クロック周波数を、上げる方法もある。しかし、転送クロック周波数を、上げると、不要輻射電磁波をシールドすること、すなわち、ＥＭＩ（Electro Magnetic Susceptibility）のための対策が問題となることがあった。また、転送クロック周波数を上げると、メモリカードの消費電力が増加してしまうという問題もあった。
【特許文献１】特開２００７−１１７８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、転送速度が速く、かつ、ユーザの利便性のよい半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本願発明の一態様によれば、ホストデバイスに接続可能な半導体記憶装置であって、半導体メモリ部と、前記ホストデバイスと前記半導体記憶装置との間のデータ転送を行い、複数の転送バス幅モードおよび複数の転送クロックモードに対応したホストインタフェース部と、前記ホストデバイスからのコマンドに基づき、前記データ転送の前記転送バス幅モードおよび／または前記転送クロックモードを変更する転送モード制御部とを有し、前記転送モード制御部は、特定の前記転送バス幅モードにあるときに、その転送バス幅モードにおいては前記半導体記憶装置が対応していない特定の前記転送クロックモードへ変更する前記コマンドが前記ホストデバイスから入力された場合に、エラーコードを前記ホストデバイスに出力することを特徴とする半導体記憶装置が提供される。
【発明の効果】
【００１１】
本発明は転送速度が速く、かつ、ユーザの利便性のよい半導体記憶装置を提供するものである。
【発明を実施するための最良の形態】
【００１２】
＜第１の実施の形態＞  
以下、本発明の第1の実施の形態の半導体記憶装置であるメモリカード１００について図面を参照して説明する。  
図１は、メモリカード１００とホストデバイス２００との構成を示す概略図であり、図２はメモリカード１００のコネクタの機能を示す表であり、図３はメモリカード１００の構成を示すブロック図である。
【００１３】
図１に示すように、メモリカード１００は、ホストデバイス２００に装着されて使用され、ホストデバイス２００の外部記憶装置として用いられるＳＤメモリカード（登録商標）である。ホストデバイス２００としては、画像データまたは音楽データなどの各種データを処理するパーソナルコンピュータやデジタルカメラ等を含む情報処理装置が挙げられる。
【００１４】
メモリカード１００は、ホストデバイス２００との間でデータの送受信を行う。メモリカード１００は、半導体メモリ部であるフラッシュメモリ１１と、フラッシュメモリ１１等を制御するメモリコントローラ１２と、コネクタ１３（ピン１乃至ピン９を含む）とを備えている。
【００１５】
コネクタ１３は、メモリカード１００がホストデバイス２００に装着されると、ホストデバイス２００と電気的に接続される。コネクタ１３に含まれるピン１乃至ピン９に対する信号の割り当ては、例えば、図２に示すようになっている。なお、図２において、ＳＤモード（１ビット、４ビット）およびＳＰＩモードとは、後述するように、ＳＤメモリカード（登録商標）の規格で規定されているデータ転送の動作モードである。
【００１６】
データＤＡＴ０、ＤＡＴ１、ＤＡＴ２、ＤＡＴ３はそれぞれ、ピン７、ピン８、ピン９、ピン１に割り当てられている。また、ピン１は、カード検出信号ＣＤにも割り当てられている。コマンドＣＭＤと、このコマンドＣＭＤに対するメモリカード１００の応答信号であるレスポンスＲＥＳは、ピン２に割り当てられている。クロック信号ＣＬＫは、ピン５に割り当てられている。電源電圧ＶＤＤはピン４に、接地電圧ＶＳＳ１はピン３に、接地電圧ＶＳＳ２はピン６に割り当てられている。
【００１７】
次に、図３に示すように、フラッシュメモリ１１は、不揮発性の半導体メモリであり、複数のＮＡＮＤ型のフラッシュメモリにより構成されている。ホストデバイス２００から送信されたデータなどは、このフラッシュメモリ１１に記憶される。
【００１８】
また、コネクタ１３は、バス１４を介してメモリコントローラ１２に接続されている。バス１４は、ＣＬＫライン、ＣＭＤ／ＲＥＳライン、ＤＡＴ０ライン、ＤＡＴ１ライン、ＤＡＴ２ライン、ＣＤ／ＤＡＴ３ライン、ＶＤＤライン、ＶＳＳ１ライン、およびＶＳＳ２ラインを含む。メモリコントローラ１２は、例えば８ビットバス幅のバスを介してフラッシュメモリ１１と接続されている。
【００１９】
前述のように、ＳＤメモリカード（登録商標）であるメモリカード１００のデータ転送時の動作モード（以下、「転送モード」ともいう。））としては、ＳＤモードとＳＰＩモードとが規定されている。さらに、ＳＤモードの転送モードには、データＤＡＴ０のみを用いる１ビットモードと、データＤＡＴ０〜ＤＡＴ３を用いる４ビットモードとの２つが規定されている。なお、メモリカード１００の転送モードは、転送クロック周波数等により、通常の転送速度のノーマルスピードモード（以下、「ＮＳＭ」ともいう。）と、ＮＳＭの２倍のハイスピードモード（以下、「ＨＳＰ」ともいう。）に加えて、ＨＳＰのさらに２倍のウルトラハイスピードモード（以下、「ＵＨＳＭ」ともいう。）もあるが、これについては後述する。
【００２０】
４ビットバス幅単位でデータ転送を行うＳＤモード（ＳＤ４ビットモード）では、データ用の４つのピン１、ピン７、ピン８、ピン９がすべてデータ転送に使用される。一方、１ビットバス幅単位でデータ転送を行うＳＤモード（ＳＤ１ビットモード）では、ピン７のみがデータ転送に使用され、データ用のピン８、ピン９は使用されない。また、ピン１は、例えばメモリカード１００からホストデバイス２００への非同期割り込み等のために使用される規定となっている。
【００２１】
ＳＰＩモードは、１ビットバス幅の転送モードであり、ピン７がメモリカード１００からホストデバイス２００へのデータ信号線（ＤＡＴＡＯＵＴ）に用いられる。ピン２は、ホストデバイス２００からメモリカード１００へのデータ信号線（ＤＡＴＡＩＮ）に用いられる。ピン８、ピン９は、使用されない。また、ＳＰＩモードでは、ピン１がホストデバイス２００からメモリカード１００へのチップセレクト信号ＣＳの送信に用いられる規定となっている。
【００２２】
なお、ＳＤモードを使用するか、ＳＰＩモードを使用するかは、メモリカード１００の初期化時に決定される。また、ＳＤモードの１ビットモードと４ビットモードとは、ホストからのコマンド（ＳＥＴ  ＢＵＳ  ＷＩＤＴＨ）によって選択される。
【００２３】
メモリコントローラ１２は、ホストインタフェース部１５と、コマンド制御部１６と、データ制御部１７と、ＭＰＵ（Micro  Processing Unit）１８と、ＲＯＭ（Read Only Memory）１９と、ＲＡＭ（Random Access Memory）２０と、メモリインタフェース部２１とを備えている。
【００２４】
ホストインタフェース部１５は、コネクタ１３を介してホストデバイス２００と接続されており、ＭＰＵ１８および転送モード制御部１８Ｂの制御のもと、所定のプロトコルに従ってコマンドあるいは各種データ等の送受信を行う機能ブロックである。
【００２５】
コマンド制御部１６は、ホストデバイス２００から送信されるコマンドＣＭＤを受け取り、このコマンドＣＭＤを解釈する。また、コマンド制御部１６は、コマンドＣＭＤに対する応答信号であるレスポンスＲＥＳを生成し、このレスポンスＲＥＳをホストデバイス２００に送信する。コマンド制御部１６の具体的な動作は後述する。
【００２６】
データ制御部１７は、ホストデバイス２００から送信されるコマンドＣＭＤに基づいて、データの送受信を行う。また、データ制御部１７は、メモリカード１００の動作状態などを示すステータスデータ（ＳＴＡＴＵＳ）を生成し、このステータスデータをホストデバイス２００に送信する。データ制御部１７の具体的な動作は後述する。
【００２７】
ＭＰＵ１８は、メモリカード１００全体の動作を制御するものであり、後述する転送モード制御部１８Ｂは、ＭＰＵ１８の一部であってもよい。ＭＰＵ１８は、例えばメモリカード１００が電源供給を受けたときに、ＲＯＭ１９に格納されているファームウェア（制御プログラム）をＲＡＭ２０に読み出して所定の処理を実行することにより、各種のテーブルをＲＡＭ２０に作成する。また、ＭＰＵ１８は、ホストデバイス２００から書き込みコマンド、読み出しコマンド、あるいは消去コマンド等を受け取り、フラッシュメモリ１１に対して所定の処理を実行したり、データ転送処理を制御したりする。
【００２８】
ＲＯＭ１９は、ＭＰＵ１８により使用される制御プログラムなどを格納するメモリである。ＲＡＭ２０は、ＭＰＵ１８の作業エリアとして使用され、制御プログラムや各種のテーブルを記憶するメモリである。メモリインタフェース部２１は、メモリコントローラ１２とフラッシュメモリ１１との間のインタフェーイス処理を行う機能ブロックである。
【００２９】
次に、図４および図５を用いて、メモリカード１００の動作を説明する。初めに、メモリカード１００のデータ書き込み動作について説明する。図４は、データ書き込み動作を示すタイミングチャートである。また、図４には、バス１４上のコマンドおよびデータ等を示している説明図である。
【００３０】
データ転送は、１つのデータブロック（例えば、５１２バイト）単位で行われる。また、１つのデータブロックには、例えば、１０バイトの冗長部（ＲＡ）が付加されて送信される。この冗長部（ＲＡ）には、エラー検出を行うためのＣＲＣ（Cyclic  Redundancy  Check）コード等が含まれる。このＣＲＣコードは、メモリコントローラ１２が備えるＣＲＣ部（図示せず）により生成される。また、ＣＲＣ部は、ＣＲＣコードに基づいて、エラー検出を行う。
【００３１】
また、データ転送には、１つのブロック単位でデータ転送を行う１データブロック転送と、複数のブロック単位でデータ転送を行う４データブロック転送とがある。本実施形態では、マルチブロックリード動作（multiple  block  read  operation）、およびマルチブロックライト動作（multiple  block  write  operation）を例に説明するが、１ブロックデータ転送に適用することも可能である。
【００３２】
先ず、ホストデバイス２００は、データ書き込みを開始するために、ライトコマンド（Ｗ−ＣＭＤ）をメモリカード１００に送信する。メモリカード１００は、このライトコマンド（Ｗ−ＣＭＤ）を受け取る。そして、コマンド制御部１６は、ライトコマンド（Ｗ−ＣＭＤ）を解釈し、このライトコマンド（Ｗ−ＣＭＤ）に対するレスポンス（ＲＥＳ）を生成する。このレスポンス（ＲＥＳ）は、ホストデバイス２００に送信される。
【００３３】
次に、ホストデバイス２００は、ブロックデータをメモリカード１００に送信する。コマンド制御部１６は、ブロックデータを受け取った旨を示すレスポンス（ＲＥＳ）を生成する。さらに、データ制御部１７は、ホストデバイス２００から送信されたブロックデータをフラッシュメモリ１１に書き込む。また、データ制御部１７は、フラッシュメモリ１１にデータを書き込んでいる間、ローレベルのビシー信号（ｂｕｓｙ）を生成する。このビシー信号（ｂｕｓｙ）は、ＤＡＴ０ラインを介してホストデバイス２００に送信される。
【００３４】
同様に、ホストデバイス２００から送信された複数のデータブロックのマルチブロックライト動作（multiple block write operation）が行われる。
【００３５】
次に、ホストデバイス２００は、データ書き込みを停止するために、ストップコマンド（Ｓ−ＣＭＤ）をメモリカード１００に送信する。メモリカード１００は、このストップコマンド（Ｓ−ＣＭＤ）を受け取る。そして、コマンド制御部１６は、ストップコマンド（Ｓ−ＣＭＤ）を解釈し、このストップコマンド（Ｓ−ＣＭＤ）に対するレスポンス（ＲＥＳ）を生成する。このレスポンス（ＲＥＳ）は、ホストデバイス２００に送信される。このようにして、メモリカード１００は、データストップ動作（data stop operation）を実行する。その後、メモリカード１００は、データ転送を終了する。
【００３６】
次に、メモリカード１００のデータ読み出し動作について説明する。図５は、データ読み出し動作を示すタイミングチャートである。図５は、バス１４上のコマンドおよびデータ等を示している。
【００３７】
先ず、ホストデバイス２００は、データ読み出しを開始するために、リードコマンド（Ｒ−ＣＭＤ）を発効し、このリードコマンド（Ｒ−ＣＭＤ）をメモリカード１００に送信する。メモリカード１００は、このリードコマンド（Ｒ−ＣＭＤ）を受け取る。そして、コマンド制御部１６は、このリードコマンド（Ｒ−ＣＭＤ）を解釈し、このリードコマンド（Ｒ−ＣＭＤ）に対するレスポンス（ＲＥＳ）を生成する。このレスポンス（ＲＥＳ）は、コマンド制御部１６により、ホストデバイス２００に送信される。
【００３８】
次に、データ制御部１７は、フラッシュメモリ１１からデータブロック（data block）を読み出す。このデータブロックは、ホストデバイス２００に送信される。同様に、複数のデータブロックがホストデバイス２００に送信される。
【００３９】
次に、ホストデバイス２００は、データ読み出し動作を停止するために、ストップコマンド（Ｓ−ＣＭＤ）をメモリカード１００に送信する。メモリカード１００は、このストップコマンド（Ｓ−ＣＭＤ）を受け取る。そして、コマンド制御部１６は、ストップコマンド（Ｓ−ＣＭＤ）を解釈し、このストップコマンド（Ｓ−ＣＭＤ）に対するレスポンス（ＲＥＳ）を生成する。このレスポンス（ＲＥＳ）は、ホストデバイス２００に送信される。このようにして、メモリカード１００は、データストップ動作（data stop operation）を実行する。その後、メモリカード１００は、データ転送を終了する。
【００４０】
なお、図６および図７は、以上で説明した、メモリカード１００の転送プロトコルの基本動作を示した図である。図６は、メモリカード１００からのマルチブロックデータの読み出し動作を、図７はメモリカード１００へのマルチブロックデータの書き込み動作を示している。図６および図７は、データ書き込み動作を示すタイミングチャートである。また図６および図７には、バス１４上のコマンドおよびデータ等を示している。
【００４１】
次に、メモリカード１００のＨＳＭおよびＵＨＳＭにおいて使用可能な、ダブルエッジモードについて、図８および図９を用いて説明する。図８は、ダブルエッジモードにおけるデータ転送およびコマンド／レスポンス転送のタイミングチャートであり、図９は、シングルエッジモードからダブルエッジモードへの切り替え動作を説明するためのタイミングチャートである。なお、図８および図９は、バス１４上のコマンドおよびデータ等を示している。なお、図８において、“ｔＣＹＣ”は、クロックサイクルタイムを示している。
【００４２】
メモリカード１００では、データ転送は、クロック信号ＣＬＫの立ち上がりと立ち下がりとの両エッジを使用したダブルエッジ転送モードを行うことができる。一方、コマンド／レスポンス転送は、クロック信号ＣＬＫの立ち上がり（あるいは、立ち下がり）エッジを使用したシングルエッジ転送により行われる。
【００４３】
先ず、ホストデバイス２００からメモリカード１００にデータが入力される書き込み動作（ＤＡＴ０〜３（入力））について説明する。ホストデバイス２００は、クロック信号ＣＬＫの立ち上がりと立ち下がりとの両エッジを用いてデータを送信する。この際、ホストデバイス２００は、所定のプロトコルに従ったセットアップタイムｔＤVＳとホールドタイムｔＤVＨとを満足するように、データ転送を行う。データ制御部１７は、ホストデバイス２００からダブルエッジ転送により送信されたデータを、クロック信号ＣＬＫの立ち上がりと立ち下がりとの両エッジで取り込む。そして、この取り込んだデータをフラッシュメモリ１１に書き込む。
【００４４】
次に、メモリカード１００からホストデバイス２００にデータが出力される読み出し動作（ＤＡＴ０〜３（出力））について説明する。データ制御部１７は、クロック信号ＣＬＫの立ち上がりと立ち下がりとの両エッジを用いてデータを送信する。この際、データ制御部１７は、所定のプロトコルに従ったセットアップタイムｔＤＳとホールドタイムｔＤＨとを満足するように、データ転送を行う。ホストデバイス２００は、メモリカード１００からダブルエッジ転送により送信されたデータを、クロック信号ＣＬＫの立ち上がりと立ち下がりとの両エッジで取り込む。
【００４５】
次に、ホストデバイス２００からメモリカード１００へのコマンドＣＭＤ転送動作（ＣＭＤ（入力））について説明する。ホストデバイス２００は、コマンドＣＭＤを発行する。そして、ホストデバイス２００は、クロック信号ＣＬＫの立ち上がりエッジのみを用いてコマンドＣＭＤをメモリカード１００に送信する。この際、ホストデバイス２００は、所定のプロトコルに従ったセットアップタイムｔＣVＳとホールドタイムｔＣVＨとを満足するように、コマンドＣＭＤの転送を行う。コマンド制御部１６は、ホストデバイス２００からシングルエッジ転送により送信されたコマンドＣＭＤを、クロック信号ＣＬＫの立ち上がりエッジのみを用いて取り込む。
【００４６】
次に、メモリカード１００からホストデバイス２００へのレスポンスＲＥＳ転送動作（ＲＥＳ（出力））について説明する。コマンド制御部１６は、ホストデバイス２００から送信されたコマンドＣＭＤに対するレスポンスＲＥＳを生成する。そして、コマンド制御部１６は、クロック信号ＣＬＫの立ち上がりエッジのみを用いてレスポンスＲＥＳをホストデバイス２００に送信する。この際、コマンド制御部１６は、所定のプロトコルに従ったセットアップタイムｔＣＳとホールドタイムｔＣＨとを満足するように、レスポンスＲＥＳ転送を行う。ホストデバイス２００は、メモリカード１００からシングルエッジ転送により送信されたレスポンスＲＥＳを、クロック信号ＣＬＫの立ち上がりエッジのみを用いて取り込む。
【００４７】
このように、本実施形態では、コマンド／レスポンスをクロック信号ＣＬＫの立ち上がりエッジのみを用いて転送する。一方、データをクロック信号ＣＬＫの立ち上がりと立ち下がりとの両エッジを用いて転送する。
【００４８】
このようにしてデータ転送およびコマンド／レスポンス転送を行うことにより、複雑な処理が要求され、かつタイミング条件の厳しいＣＭＤラインの信号は、従来と同様の部を使用することができ、また、メモリカードの設定および実装が容易となる。これに対して、マルチブロックデータ転送などで、実用上のデータ転送速度を決めるＤＡＴ０〜３ラインに対しては、クロック信号ＣＬＫの２倍の速度での転送が可能になり、実用上のデータ転送速度が大きく向上する。なお、マルチブロック転送の場合、ＣＭＤラインは、プロトコルの最初のコマンドおよびレスポンスの転送に用いられるだけなので、シングルエッジモードであっても、実用上のデータ転送速度には大きな影響はない。
【００４９】
なお、シングルエッジモードとダブルエッジモードとの切り替え動作は、図９に示すように、ホストデバイス２００が発行するスイッチコマンド（ＳＷ−ＣＭＤ）によって行われる。スイッチコマンド（ＳＷ−ＣＭＤ）は、例えばチェックファンクションとセットファンクションとの２つのモードで使用することができる。例えばモード０は、チェックファンクションとして使用され、モード１はセットファンクションとして使用される。モードは、コマンド中の図示せぬモードビットにデータ“０”または“１”を設定することにより切り替えられる。
【００５０】
ホストデバイス２００がメモリカード１００をアクセスする場合、ホストデバイス２００は、当該ホストデバイス２００に接続されているメモリカード１００がどのような仕様であるかを認識する必要がある。このため、ホストデバイス２００は、メモリカード１００の仕様を認識するため、スイッチコマンド（ＳＷ−ＣＭＤ）をモード０のチェックファンクションに設定してメモリカード１００に供給し、メモリカード１００から返送されたステータスデータ（ＳＴＡＴＵＳ）によりメモリカード１００の仕様を認識する。
【００５１】
そして、メモリカード１００がダブルエッジモードをサポートしている場合、ホストデバイス２００は、スイッチコマンド（ＳＷ−ＣＭＤ）をモード１のセットファンクションに設定してメモリカード１００に供給し、メモリカード１００の機能（本実施形態では、ダブルエッジモード）を設定する。以後、ホストデバイス２００は、メモリカード１００に対してダブルエッジモードでのデータ転送を実行する。
【００５２】
次に、図１０を用いて、メモリカード１００の転送モードについて説明する。図１０は、メモリカード１００の転送モードについて説明するための表である。
【００５３】
図１０はメモリカードにおいて、ホストデバイス２００から、転送モードを変更するコマンドが発行された場合の、転送モードの移行を示している。すなわち、移行元とは現在あるいは初期化時のメモリカードの転送モードであり、移行先とは転送モード変更後の転送モードである。
【００５４】
前述のように、メモリカード１００は、転送モードとして、ノーマルスピードモード（ＮＳＭ）、ハイスピードモード（ＨＳＰ）および、ウルトラハイスピードモード（ＵＨＳＭ）に対応している。ＮＳＭの転送クロック周波数は２５ＭＨｚであるが、ＨＳＭ、およびＵＨＳＭでは５０ＭＨｚである。そして、ＵＨＳＭでは５０ＭＨｚの転送クロック周波数においてダブルエッジモードでの動作を行う。
【００５５】
しかし、すでに規定されている転送モードに、ＵＨＳＭの転送モードが加わると、転送モードの種類は非常に多くなる。すなわち、図８に示すように、転送モードの種類は、ＮＳＭ―ＳＤ（１ビット）、ＮＳＭ―ＳＤ（４ビット）、ＮＳＭ−ＳＰＩ、ＨＳＭ―ＳＤ（１ビット）、ＨＳＭ―ＳＤ（４ビット）、ＨＳＭ−ＳＰＩ、ＵＨＳＭ―ＳＤ（１ビット）、ＵＨＳＭ―ＳＤ（４ビット）、そして、ＵＨＳＭ―ＳＰＩ、の９モードある。しかし、メモリカード１００は、ＵＨＳＭにおいては、転送モードとして、４ビットバス幅転送モード（ＳＤ４４ビットモード）のみに対応し、１ビットバス幅転送モード（ＳＰＩモードおよびＳＤ１ビットモード）には対応しない。ＵＨＳＭは非常に高速な転送を目的としたものであり、転送バス幅の狭いＳＰＩモードおよびＳＤ１ビットモードではその意味がなく、それをサポートする場合はメモリカードのコントローラの開発において不要な開発コストや検証コストが必要となり、メモリカードの複雑化を招いてしまうためである。
【００５６】
ＮＳＭ、ＨＳＭ、およびＵＨＳＭの間で、転送モードを変更するには、メモリカード１００にスイッチコマンド（ＳＷ−ＣＭＤ）を発行する。メモリカード１００のコマンド制御部１６は、スイッチコマンド（ＳＷ−ＣＭＤ）を解釈すると、コマンド制御部１６は、クロック信号ＣＬＫの立ち上がりエッジに同期して、レスポンスＲＥＳをホストデバイス２００に送信する。
【００５７】
さらに、コマンド制御部１６は、スイッチコマンド（ＳＷ−ＣＭＤ）に基づいて、メモリカード１００をＮＳＭ、ＨＳＭ、またはＵＨＳＭのいずれかの転送モードに設定する。また、データ制御部１７は、転送モードへの切り替えを受け付けた旨のステータスデータ（ＳＴＡＴＵＳ）をホストデバイス２００にＤＡＴラインを使用して送信する。
【００５８】
そして、メモリカード１００においては、SPIモードまたはSD１ビットモードにあるときに、ホストデバイス２００から、UHSMモード（ＳＰＩモードまたはＳＤ１ビットモード）へ転送モードを変更するスイッチコマンドが発行された（図１０：不可）場合には、転送モード制御部１８Ｂが、転送モードを移行しなかったというエラーコードのステータスデータを、１ビットバス幅のバス(SD１ビットモードまたはＳＰＩモード)を用いて、ホストデバイス２００に出力する。
【００５９】
ホストデバイス２００は、エラーコードのステータスデータを受信することにより、メモリカード１００が指定した転送モードに対応していないことを認識することができる。このため、ホストデバイス２００は、転送モードを別のモードに変更する等の対応を取ることができるため、フリーズ等のエラーを起こすことがない。このため、メモリカード１００は、転送速度が速く、かつ、ユーザの利便性が良い。さらに、メモリカード１００は、制御が簡単であり、メモリカードの複雑化および大型化を招くことがない。
【００６０】
＜第２の実施の形態＞  
以下、本発明の第２の実施の形態のメモリカード１００Ｂについて説明する。なお、メモリカード１００Ｂの構成等は、第１の実施の形態のメモリカード１００と類似しているため、同じ構成要素には同じ符号を付し説明は省略する。
【００６１】
SD１ビットモードにあるときに、UHSMの転送モードへ変更するコマンドがホストデバイス２００から入力された場合に、メモリカード１００においては、転送モード制御部１８Ｂは、転送モードを移行しなかったというエラーコードのステータスデータをホストデバイス２００に出力する。これに対して、メモリカード１００Ｂにおいては、SD１ビットモードにあるときに、UHSMの転送モードへ変更するコマンドがホストデバイス２００から入力された場合に、転送モード制御部１８Ｂは、UHSM-４ビットバス幅の転送モードに変更する。
【００６２】
図１１は、メモリカード１００Ｂにおける転送モード制御部１８Ｂの動作の流れを説明するためのフローチャートである。以下、図１１に従い、メモリカード１００ＢにおけるUHSMへの移行の際の転送モード制御部１８Ｂのバス幅モード制御動作の流れを説明する。
【００６３】
＜ステップＳ１０＞
ホストデバイス２００から、UHSMモード（ＳＤ−４ｂｉｔ）への移行のためのスイッチコマンドが発行された場合における転送モード制御部１８Ｂのバス幅モード制御動作の流れを説明する。
【００６４】
＜ステップＳ１１、Ｓ１２＞  
現在のモードが、ＳＰＩモードであった場合、転送モード制御部１８Ｂは、、ステップＳ１２において、ＳＰＩモードには移行しなかったというエラーコードのステータスデータをＳＰＩモードでホストデバイス２００に送信する。
【００６５】
＜ステップＳ１３、Ｓ１４、Ｓ１５＞  
現在のモードが、SD１ビットモードであった場合、転送モード制御部１８Ｂは、ステップＳ１４において、ＵＨＳＭに移行したというレスポンス（ステータス）をSD１ビットモードでホストデバイス２００に送信する。レスポンスの送出が完了した後、、転送モード制御部１８Ｂは、ステップＳ１５において、ＵＨＳＭに移行する。
【００６６】
上記の場合、バス幅の変更と、転送速度の変更とが、ホストデバイス２００からのひとつのコマンドにより制御されている。また、スイッチコマンドのレスポンス（ステータス）を１ビットモードで返し、次のコマンドから４ビットモードに移行することにより、コマンド単位でのバス幅の変更タイミングが明確となり、ホストデバイス２００のバス幅変更制御が容易となる。
【００６７】
＜ステップＳ１６、Ｓ１７、Ｓ１８＞  
現在のモードが、SD４ビットモードであった場合、転送モード制御部１８Ｂは、ステップＳ１７において、ＵＨＳＭに移行し、ステップＳ８において、ＵＨＳＭに移行し、ＵＨＳＭに移行したというレスポンスをSD４ビットモードでホストデバイス２００に送信する。
【００６８】
＜ステップＳ１９＞  
スイッチコマンドが上記のいずれでも無い場合は、転送モード制御部１８Ｂは、エラーコードのステータスデータを現在のモードでホストデバイス２００に送信する。
【００６９】
本実施の形態のメモリカード１００Ｂにおいては、対応していない１ビットバス幅の転送モードへ変更するコマンドがホストデバイス２００から入力された場合であっても、転送モード制御部１８Ｂが、対応可能な４ビットバス幅の転送モードに変更するため、処理速度が速く、かつ、ホストデバイス側の制御も容易で利便性が良い。
【００７０】
また、スイッチコマンドのステータスを１ビットモードで返し、次のコマンドから４ビットモードに移行することにより、ホストにとってはコマンド単位でのバス幅の変更タイミングが明確になり、ホストコントローラ側のバス幅変更制御がやりやすくなる。
【００７１】
なお、メモリカード１００Ｂにおいて、ＵＨＳＭからＮＳＭまたはＨＳＭへの移行も、ホストデバイス２００からのスイッチコマンドにより実行される。この場合、ＮＳＭまたはＨＳＭへの移行後も、バス幅は４ｂｉｔのままである。
【００７２】
＜第３の実施の形態＞  
以下、本発明の第３の実施の形態のメモリカード１００Ｃについて図１２および図１３を参照して説明する。図１２は、本実施の形態のメモリカード１００Ｃの構成を示すブロック図であり、図１３は、転送モード制御部１８Ｂ等の構成を示すブロック図である。なお、メモリカード１００Ｃの構成等は、第１の実施の形態のメモリカード１００と類似しているため、同じ構成要素には同じ符号を付し説明は省略する。
【００７３】
メモリカード１００Ｃにおいては、ＵＨＳＭにおいても、ダブルエッジモードではなく、シングルエッジモードである。しかし、転送クロック周波数を例えばＨＳＭの５０ＭＨｚに対して、１００ＭＨｚと高くすることで、メモリカード１００Ｃは、ＵＨＳＭに対応している。
【００７４】
コマンド制御部１６は、クロック信号ＣＬＫのエッジに同期して、データ転送を行うため、転送クロック周波数を２倍にすれば転送速度を２倍に、転送クロック周波数を４倍にすれば転送速度を４倍にすることができる。しかしながら、前述のように、転送クロック周波数を上げると、ＥＭＩのための対策が問題となることがあり、かつ、メモリカードの消費電力が増加してしまうという問題もある。
【００７５】
このため、図１２に示すように、メモリカード１００Ｃにおいては、転送信号の電圧を調整するためのレギュレータ２２を有している。そして、レギュレータ２２は、転送クロック周波数の異なる転送モードに応じて、異なる駆動電圧をホストインタフェース部１５に供給する。
【００７６】
次に、図１３を用いて、メモリカード１００Ｃの転送モード部１８Ｂの構成をより詳細に説明する。図１３に示すように、転送モード部１８Ｂは、バスモード制御部１８Ｂ１と、バス電圧制御部１８Ｂ２と、バスモード変更制御部１８Ｂ３とを有し、コマンド制御回路１６は、スイッチコマンドステータスレジスタ１６Ａを有している。また、ホストインターフェイス部１５には、ＮＳＭおよびＨＳＭ対応インタフェイス制御部１５ＡとＵＨＳＭ対応インタフェイス制御部１５Ｂとを有している。
【００７７】
転送モード制御部１８Ｂのバスモード変更制御部１８Ｂ３は、ホストデバイス２００からバスを介してスイッチコマンドの入力を受けると、、バスモード制御部１８Ｂ１、バス電圧制御部１８Ｂ２、ＮＳＭおよびＨＳＭ対応インタフェイス制御部１５Ａ、ＵＨＳＭ対応インタフェイス制御部１５Ｂ等の設定を制御する。そして、バス電圧制御部１８Ｂ２はレギュレータ２２により駆動電圧を制御し、バスモード変更制御部１８Ｂ３は、スイッチコマンドステータスレジスタ１６Ａに、スイッチコマンドの結果のプラグを設定してホストインターフェイス部１５にレスポンスする。
【００７８】
図１４に、スイッチコマンド発行の際の、コマンドプロトコルを示す。  
図１４（Ａ）に示すように、スイッチコマンドのパラメータとして２４ｂｉｔのコマンドパラメータが発行される。このパラメータで、バススピードモード （ Bus Accesses Mode ）とバス電圧モード ( Bus Voltage Mode )とが、それぞれのパラメータフィールドで独立に指定される。メモリカード１００Ｃは、このコマンドとコマンドパラメータを受けて動作モードを移行する。
【００７９】
メモリカード１００Ｃは、スイッチコマンドに対する受入れ状況を５１２bitのステータスデータとしてホストデバイス２００に出力する。
【００８０】
次に、図１４（Ｂ）に、スイッチコマンド発行時のステータスデータを示す。このステータスデータ中に、次のコマンド受付におけるバススピードモード（ Bus Accesses Mode ）とバス電圧モード ( Bus Voltage Mode )とが、それぞれのフィールドでホストデバイス２００に示される。
【００８１】
例えば、ＵＨＭ移行がホストデバイス２００から指示された場合、メモリカード１００ＣがＵＨＭに移行可能な場合には移行後の状態がステータスデータで示される。メモリカード１００ＣがＵＨＭに移行不可能な場合には移行不可能を示すステータスデータが、メモリカード１００Ｃからホストデバイス２００に送信される。
【００８２】
なお、図１５に示すように、スイッチコマンド発行の際の、コマンドプロトコルにおいては、バススピードモードとバス電圧モードを、ひとつのフィールドで定義する方式を用いることもできる。
【００８３】
メモリカード１００Ｃにおいては、多くのホストデバイスが対応している標準の３．３Ｖ／ＩＯモードに加えて、より低電圧である１．８Ｖ／ＩＯモードによるデータ転送が可能である。バス電圧制御部１８Ｂ２は、転送クロック周波数がより高い転送モードにおいては、より低電圧の駆動電圧をホストインタフェース部１５に供給するようにレギュレータ２２を制御する。
【００８４】
以下、メモリカード１００Ｃにおける転送モードおよびレギュレータ２２が供給する駆動電圧の変更処理について説明する。
【００８５】
（１）  メモリカード１００Ｃの初期化後の初期状態では、ＮＳＭの３．３Ｖ／ＩＯモードとなっている。
【００８６】
（２）  ３．３Ｖ／ＩＯモードで、かつＮＳＭまたはＨＳＭにあるメモリカード１００Ｃに対して、ＮＳＭまたはＨＳＭへの移行と、３．３Ｖ／ＩＯモードから、１．８Ｖ／ＩＯモードへの変更指示が、ホストデバイス２００からスイッチコマンドにより発行されると、メモリカード１００Ｃは、１．８Ｖ／ＩＯモードへの移行が正常に終了したステータスを３．３Ｖ／ＩＯモードでホストデバイス２００に返す。そして、レギュレータ２２は、駆動電圧を１．８Ｖに変更して、メモリカード１００Ｃは、以後のデータ送受信を１．８Ｖ／ＩＯモードで実行する。
【００８７】
（３）  １．８Ｖ／ＩＯモードで、かつＮＳＭまたはＨＳＭにあるメモリカード１００Ｃに対して、ＮＳＭまたはＨＳＭへの移行と、１．８Ｖ／ＩＯモードから、３．３Ｖ／ＩＯモードへの変更指示が、ホストデバイス２００からスイッチコマンドにより発行されると、メモリカード１００Ｃは、３．３Ｖ／ＩＯモードへの移行が正常に終了したステータスを１．８Ｖ／ＩＯモードでホストデバイス２００に返す。そして、レギュレータ２２は、駆動電圧を３．３Ｖに変更して、メモリカード１００Ｃは、以後のデータ送受信を３．３Ｖ／ＩＯモードで実行する。
【００８８】
（４）  ３．３Ｖ／ＩＯモードで、かつＮＳＭまたはＨＳＭにあるメモリカード１００Ｃに対して、ＵＨＳＭへの変更指示と、３．３Ｖ／ＩＯモードから１．８Ｖ／ＩＯモードへの変更指示が、ホストデバイス２００からスイッチコマンドにより発行されると、メモリカード１００Ｃは、すでに説明したように、転送モード制御部１８Ｂが転送モードを変更し、さらに上述のように、レギュレータ２２は１．８Ｖ／ＩＯモードに移行する。すなわち、メモリカード１００Ｃは、スイッチコマンドに対して移行完了のステータスを移行前のモードで送信した後に、ＵＨＳＭ：１．８Ｖ／ＩＯモードに移行し、以後のデータ送受信を、ＵＨＳＭ：１．８Ｖ／ＩＯモードで実行する。
【００８９】
（５）  ３．３Ｃ／ＩＯモードで、かつ、ＮＳＭまたはＨＳＭにあるメモリカード１００Ｃに対して、ＵＨＳＭへの変更指示と、３．３Ｖ／ＩＯモードへの変更指示が、ホストデバイス２００からスイッチコマンドにより発行されると、、メモリカード１００Ｃは、移行不可能のステータスを返し、モード変更をしない。
【００９０】
（６）  １．８Ｖ／ＩＯモードで、かつＮＳＭまたはＨＳＭにあるメモリカード１００Ｃに対して、ＵＨＳＭへの変更指示が、ホストデバイス２００からスイッチコマンドにより発行されると、メモリカード１００Ｃは、すでに説明したように、転送モード制御部１８Ｂが転送モードを変更し、ＵＨＳＭに移行し、以後のデータ送受信を、ＵＨＳＭ：１．８Ｖ／ＩＯモードで実行する。
【００９１】
（７）  ＵＨＳＭ：１．８Ｖ／ＩＯモードのメモリカード１００Ｃに対して、ホストデバイス２００から３．３Ｖ／ＩＯモードへの移行のための変更指示が、スイッチコマンドにより発行されると、メモリカード１００Ｃは、移行不可能のステータスデータを返し、モード変更は行わない。メモリカード１００ＣはＵＨＳＭにおいては、低電圧である１．８Ｖ／ＩＯモードのみに対応しているためである。しかし、ホストデバイス２００は、ステータスデータを受信することにより、転送モードを変更する等の対応を取ることができるため、フリーズ等のエラーを起こすことがない。
【００９２】
（８）  ＵＨＳＭ：１．８Ｖ／ＩＯモードのメモリカード１００Ｃに対して、ホストデバイス２００からＮＳＭまたはＨＳＭへの移行と、３．３Ｖ／ＩＯモードまたは１．８Ｖ／ＩＯモードへの移行のためのスイッチコマンドにより発行されると、メモリカード１００Ｃは、すでに説明したように、転送モード制御部１８Ｂが転送モードを変更を行うとともに、指定された３．３Ｖ／ＩＯモードまたは１．８Ｖ／ＩＯモードに移行する。メモリカード１００Ｃは、ＮＳＭまたはＨＳＭへの移行が正常に終了したステータスを移行前のモードでホストデバイス２００に返す。そして、メモリカード１００Ｃは、以後のデータ送受信を新しいモードで実行する。
【００９３】
メモリカード１００Ｃは、レギュレータ２２が、転送クロック周波数のより高い転送モードに応じて、より低い駆動電圧をホストインタフェース部１５に供給する。このため、メモリカード１００Ｃは、第１の実施の形態のメモリカード１００が有する効果に加えて、高い転送クロック周波数の転送モードにおいても、ノイズ発生が少なく、かつメモリカード１００Ｃの消費電力が少ない。
【００９４】
なお、メモリカード１００Ｃにおいては、ＵＨＳＭを１００ＭＨｚ、かつ、ダブルエッジモードで、１．８Ｖ／ＩＯモードとして、さらに高速なデータ転送モードとしてもよい。
【００９５】
＜第３の実施の形態の変形例＞  
次に、本発明の第３の実施の形態の変形例のメモリカード１００Ｄについて説明する。なお、メモリカード１００Ｄの構成等は、第３の実施の形態のメモリカード１００Ｃと類似しているため、同じ構成要素には同じ符号を付し説明は省略する。
【００９６】
メモリカード１００Ｄにおいては、メモリカードの構成等をより簡単にするため、ＵＨＳＭにおいては、低電圧である１．８Ｖ／ＩＯモードのみに対応する仕様し、かつ、ＮＳＭおよびＨＳＭにおいては、標準の３．３Ｖ／ＩＯモードのみに対応する仕様としている。
【００９７】
以下、メモリカード１００Ｄにおける転送モードおよびレギュレータ２２が供給する駆動電圧の変更処理について説明する。
【００９８】
（１）  メモリカード１００Ｄの初期化後の初期状態では、ＮＳＭの３．３Ｖ／ＩＯモードとなっている。
【００９９】
（２）  ３．３Ｖ／ＩＯモードで、かつＮＳＭまたはＨＳＭにあるメモリカード１００Ｄに対して、ＵＨＳＭへの変更指示が、ホストデバイス２００からスイッチコマンドにより発行されると、メモリカード１００Ｄは、すでに説明したように、転送モード制御部１８Ｂが転送モードを変更すると共に、レギュレータ２２は、駆動電圧を１．８Ｖに変更して、ＵＨＳＭに移行する。
【０１００】
メモリカード１００Ｄは、スイッチコマンドに対して、移行完了のステータスを移行前のモードで送信した後に、ＵＨＳＭ：１．８Ｖ／ＩＯモードに移行し、メモリカード１００Ｃは、以後のデータ送受信をＵＨＳＭ：１．８Ｖ／ＩＯモードで実行する。
【０１０１】
（３）  ＵＨＳＭ：１．８Ｖ／ＩＯモードのメモリカード１００Ｃに対して、ホストデバイス２００からＮＳＭまたはＨＳＭへの移行のための変更指示が、スイッチコマンドにより発行されると、メモリカード１００Ｃは、すでに説明したように、転送モード制御部１８Ｂが転送モードを変更すると共に、レギュレータ２２は、駆動電圧を３．３Ｖに変更して、ＮＳＭまたはＨＳＭに移行する。
【０１０２】
メモリカード１００Ｄは、スイッチコマンドに対して、移行完了のステータスを移行前のモードで送信した後に、３．３Ｖ／ＩＯモードで、かつＮＳＭまたはＨＳＭに移行し、メモリカード１００Ｄは、以後のデータ送受信を３．３Ｖ／ＩＯモードで、かつＮＳＭまたはＨＳＭで実行する。
【０１０３】
（４）  ＮＳＭ、ＨＳＭ、またはＵＨＳＭのいずれにおいても、メモリカード１００Ｄは、レギュレータ２２の、駆動電圧のみを変更するスイッチコマンドに対しては、移行不可能のエラーコードのステータスデータを返し、モード変更は行わない。
【０１０４】
なお、メモリカード１００Ｄは、ＮＳＭまたはＨＳＭは、３．３Ｖ／ＩＯモードのみをサポートしているため、スイッチコマンドのパラメータには、前述したバス電圧モード( Bus Voltage Mode )の指定フィールドは不要である。
【０１０５】
本実施の形態のメモリカード１００Ｄは、第３の実施の形態のメモリカード１００Ｃが有する効果に加えて、制御が簡単であり、メモリカードの複雑化および大型化を招くことがない。
【０１０６】
なお、本実施形態ではＳＤメモリカード（登録商標）を一例として説明したが、同様のバス構造を持つ半導体記憶装置であれば、他のメモリカード、メモリデバイスまたは内部メモリ等にも適用可能であり、メモリカード１００等と同様の作用効果を奏することができる。
【０１０７】
また、本発明は、上述した実施の形態および変形例に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
【図面の簡単な説明】
【０１０８】
【図１】第１の実施の形態にかかるメモリカードとホストデバイスとの構成を示す概略図である。
【図２】第１の実施の形態にかかるメモリカードのコネクタの機能を示す表である。
【図３】第１の実施の形態にかかるメモリカードの構成を示すブロック図である。
【図４】第１の実施の形態にかかるメモリカードのデータ書き込み動作を示すタイミングチャートである。
【図５】第１の実施の形態にかかるメモリカードのバス上のコマンドおよびデータ等を示している説明図である。
【図６】第１の実施の形態にかかるメモリカードのマルチブロックデータの読み出し動作の転送プロトコルの基本動作を示した図である。
【図７】第１の実施の形態にかかるメモリカードのマルチブロックデータの書き込み動作の転送プロトコルの基本動作を示した図である。
【図８】第１の実施の形態にかかるメモリカードのダブルエッジモードにおけるデータ転送およびコマンド／レスポンス転送のタイミングチャートである。
【図９】第１の実施の形態にかかるメモリカードのシングルエッジモードからダブルエッジモードへの切り替え動作を説明するためのタイミングチャートである。
【図１０】第１の実施の形態にかかるメモリカードの転送モードについて説明するための表である。
【図１１】第２の実施の形態にかかるメモリカードの転送モード制御部の動作の流れを説明するためのフローチャートである。
【図１２】第３の実施の形態にかかるメモリカードの構成を示すブロック図である。
【図１３】第３の実施の形態にかかるメモリカードの転送モード制御部１８Ｂ等の構成を示すブロック図である。
【図１４】スイッチコマンド発行の際の、コマンドプロトコルを示す説明図である。
【図１５】スイッチコマンド発行の際の、コマンドプロトコルを示す説明図である。
【符号の説明】
【０１０９】
１１…フラッシュメモリ、１２…メモリコントローラ、１３…コネクタ、１４…バス、１５…ホストインタフェース部、１５Ａ…ＮＳＭおよびＨＳＭ対応インタフェイス制御部、１５Ｂ…ＵＨＳＭ対応インタフェイス制御部、１６…コマンド制御部、１６Ａ…スイッチコマンドステータスレジスタ、１７…データ制御部、１８Ｂ…転送モード制御部、１８Ｂ１…バスモード制御部、１８Ｂ２…バス電圧制御部、１８Ｂ３…バスモード変更制御部、２１…メモリインタフェース部、２２…レギュレータ、１００…メモリカード、１００Ｂ…メモリカード、１００Ｃ…メモリカード、１００Ｄ…メモリカード、２００…ホストデバイス
【図１】
2009176136.tif 000003
【図２】
2009176136.tif 000004
【図３】
2009176136.tif 000005
【図４】
2009176136.tif 000006
【図５】
2009176136.tif 000007
【図６】
2009176136.tif 000008
【図７】
2009176136.tif 000009
【図８】
2009176136.tif 000010
【図９】
2009176136.tif 000011
【図１０】
2009176136.tif 000012
【図１１】
2009176136.tif 000013
【図１２】
2009176136.tif 000014
【図１３】
2009176136.tif 000015
【図１４】
2009176136.tif 000016
【図１５】
2009176136.tif 000017