(57)【要約】【課題】小型化が可能な半導体チップ及び半導体装置を提供する。【解決手段】上面、底面、及びこれらの面を接続する側面１３を有する半導体基板１１と、上面にあり、半導体基板１１に形成された半導体素子と接続された上部配線１５と、底面にあり、側面１３で囲まれた内側に側面１３から離間して配置された複数の接続端子２６と、半導体基板１１を貫通する貫通孔２１を通り、上部配線１５と接続端子２６とを電気接続する貫通配線２５と、接続端子２６間の底面にあり、接続端子２６とは凹部３１を隔てて配置された絶縁性の分離膜２７とを備えている。【選択図】図１
2009231371.tif 000002
【特許請求の範囲】
【請求項１】
上面、前記上面に対向する底面、及び前記上面と前記底面とを接続する側面を有する半導体基板と、
前記上面にあり、前記半導体基板に形成された半導体素子と接続された上部配線と、
前記底面にあり、前記側面から離間して配置された複数の接続端子と、
前記半導体基板を貫通する貫通孔を通り、前記上部配線と前記接続端子とを電気接続する貫通配線と、
前記底面にあり、前記接続端子と離間配置されて、前記接続端子との間に凹部を形成する絶縁性の分離膜と、
を備えていることを特徴とする半導体チップ。
【請求項２】
前記底面から前記半導体素子の近傍に達する穴部と、前記側面で囲まれた内側に前記側面から離間して配置され、前記穴部の中に形成され、前記接続端子と接続された導電材と、を更に有することを特徴とする請求項１に記載の半導体チップ。
【請求項３】
前記貫通孔は、前記半導体基板の周辺部に形成されていることを特徴とする請求項１または２に記載の半導体チップ。
【請求項４】
前記貫通孔は、前記上面側で前記上部配線によって塞がれていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体チップ。
【請求項５】
請求項１乃至４のいずれか１項に記載の半導体チップと、
前記半導体チップの接続端子と接続した内部リード、及び前記内部リードに連接するリード端子と、
配線基板に実装する面に前記リード端子が露出されるように、前記半導体チップ、前記内部リード、及び前記リード端子を封止する封止樹脂と、
を備えていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板を貫通する配線を有する半導体チップ及び半導体装置に関する。
【背景技術】
【０００２】
半導体装置は、小型化、すなわち配線基板に対する実装面積の低減、配線基板からの高さの低減等が求められている。
【０００３】
従来、半導体チップをリードフレームに固定し、ボンディングワイヤで接続し、リード端子を封止樹脂から延在させる半導体装置が広く使われている。半導体チップに対して、封止樹脂等によりパッケージ化された半導体装置は、数倍乃至数十倍の実装のための空間を必要としている。
【０００４】
そこで、半導体チップがアイランド（内部リード）の一主面上に接着され、アイランドは外部接続電極の一部をなし、リード端子がアイランドとは離れた位置に複数本設けられ、半導体チップの電極パッドとリード端子とがボンディングワイヤによって電気的に接続され、全体が封止樹脂で被われた半導体装置が開示されている（例えば、特許文献１参照。）。
【０００５】
開示された半導体装置は、内部リードの底面及びリード端子が、同一平面に形成されて封止樹脂から張り出すことがないので、封止樹脂からリード端子が延在する場合に比較して、実装のための面積を低減しているが、半導体装置とリード端子とをボンディングワイヤで接続しているので、リード端子を平面的に配置するための面積（横の広がり）が必要で、しかも、ボンディングワイヤにループを形成するために半導体チップの上に一定の高さが必要なため、小型化が不十分という問題を有している。
【特許文献１】特開平１０−３１３０８２号公報（第４頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、小型化が可能な半導体チップ及び半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様の半導体チップは、上面、前記上面に対向する底面、及び前記上面と前記底面とを接続する側面を有する半導体基板と、前記上面にあり、前記半導体基板に形成された半導体素子と接続された上部配線と、前記底面にあり、前記側面から離間して配置された複数の接続端子と、前記半導体基板を貫通する貫通孔を通り、前記上部配線と前記接続端子とを電気接続する貫通配線と、前記底面にあり、前記接続端子と離間配置されて、前記接続端子との間に凹部を形成する絶縁性の分離膜とを備えていることを特徴とする。
【０００８】
また、本発明の別態様の半導体装置は、請求項１乃至４のいずれか１項に記載の半導体チップと、前記半導体チップの接続端子と接続した内部リード、及び前記内部リードに連接するリード端子と、配線基板に実装する面に前記リード端子が露出されるように、前記半導体チップ、前記内部リード、及び前記リード端子を封止する封止樹脂とを備えていることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、小型化が可能な半導体チップ及び半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施例について、図面を参照しながら説明する。以下に示す図では、同一の構成要素には同一の符号を付す。
【実施例１】
【００１１】
本発明の実施例１に係る半導体チップについて、図１及び図２を参照しながら説明する。図１は半導体チップの構成を模式的に示す図で、図１（ａ）は底面方向から見た平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面図である。図２は半導体チップの配線基板への実装を模式的に示す図で、図２（ａ）は配線基板の断面図、図２（ｂ）は配線基板に固定された半導体チップの断面図である。
【００１２】
図１に示すように、半導体チップ１は、半導体基板１１と、半導体基板１１の上面の上部配線１５と、半導体基板１１の底面の接続端子２６と、半導体基板１１を貫通する貫通孔２１を通り、上部配線１５と接続端子２６とを電気接続する貫通配線２５と、接続端子２６から離間して配置された絶縁性で半田濡れ性の悪い分離膜２７とを有している。半導体チップ１は、後述の配線基板への実装が可能な形態を有している。なお、半導体チップ１がほぼ水平に置かれた配線基板の上に実装されるとき、半導体基板１１の上側にある面を上面、半導体基板１１の下側にある面を底面、上面と底面との間にある側方の面を側面という。
【００１３】
半導体基板１１は、シリコンからなるが、ＧａＡｓ、ＧａＮ等の化合物半導体であってもよい。半導体基板１１は、例えば、一辺が約３００μｍの矩形をなし、厚さ約１００μｍの直方体に近い外形形状を有している。
【００１４】
半導体基板１１は、図示を省略するが、上面に、例えば、バイポーラトランジスタからなる半導体素子を有し、３つの電極が形成されている。半導体素子は、バイポーラトランジスタの他、ダイオード、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であってもよいし、また、抵抗、コンデンサ、及びインダクタ等の素子を加えて集積回路とすることも可能である。
【００１５】
バイポーラトランジスタの３つの電極は、例えば、半導体基板１１の上面を被うシリコン酸化膜等の層間絶縁膜（図示略）を隔てて、その上に形成された上部配線１５と接続されている。上部配線１５は、例えば、Ａｌからなり、半導体基板１１の中央に配置された半導体素子の電極を半導体基板１１の周辺部に引き出している。なお、上部配線１５は、ＡｌまたはＡｌＳｉＣｕ等のＡｌを主成分とする導電材の他、Ｃｕ、Ａｕ、Ｗ、またはＣｕ、Ａｕ、Ｗ等を主成分とする導電材等とすることが可能である。
【００１６】
上部配線１５の一端は、例えば、１つがコレクタと接続され、１つがベースと接続され、残りの２つがエミッタと接続されている。上部配線１５の他端は、それぞれ、貫通孔２１の上面側開口部を被う位置にあり、上面側開口部を全て塞ぐように配置されている。なお、上部配線１５の他端は、上面側開口部の一部を塞ぐように配置されてもよい。
【００１７】
半導体基板１１の上面は、上部配線１５等を被うように、シリコン窒化膜、ポリイミド系樹脂、エポキシ系樹脂、フッ素系樹脂等からなる保護膜１７が形成されている。
【００１８】
貫通孔２１は、半導体基板１１の上面及び底面の４つの角部に、それぞれ開口を有して、配置されている。貫通孔２１は、底面側で径が大きく、例えば、５０〜１００μｍあり、上面側で径が小さく、例えば、２５〜５０μｍあり、ほぼ円錐台の側面に近い壁面で囲まれている。上面側のほぼ円形の開口は、上部配線１５に達している。底面側のほぼ円形の開口の縁は、半導体基板１１の側面１３からそれぞれ約２５μｍ程、底面の中心側（内側）に入った位置にある。貫通孔２１の壁面は、半導体基板１１に形成された半導体素子等の特性にほとんど影響しない、すなわち、壁面によって生じる半導体素子等の電界または磁界分布の変化が実質的に無視できる程度離れた位置に形成される。
【００１９】
貫通孔２１の壁面には、例えば、シリコン酸化膜からなる絶縁膜２３が形成され、絶縁膜２３の表面及び上部配線１５の貫通孔２１側の表面に、例えば、Ｔｉ及びＣｕからなる下地層（図示略）とその上（表面）のＣｕからなる貫通配線２５が形成されている。貫通配線２５の膜厚は、例えば、５〜１０μｍ程度であり、貫通配線２５の表面は、ほぼ円錐台の側面及び上面をなしている。なお、貫通配線２５の膜厚は、半導体チップ１に要求される特性に合わせて、より厚くも、より薄くも形成可能である。
【００２０】
接続端子２６は、貫通配線２５から連続する導電材で形成され、貫通孔２１の底面側のほぼ円形の開口と同心円状に、すなわちドーナツ状に形成されている。接続端子２６の外側は、半導体基板１１の角部の両側面１３から、それぞれ約５μｍ程、底面の内側に入っている。接続端子２６は、貫通孔２１の壁面側から連続する絶縁膜２３を下地として有している。接続端子２６の膜厚は、貫通配線２５の膜厚とほぼ同じく、例えば、５〜１０μｍ程度である。
【００２１】
貫通孔２１、貫通配線２５及び接続端子２６等の形成方法を、次に説明する。貫通孔２１は、半導体基板１１の底面から、例えば、周知の高速加工対応のＲＩＥ（Reactive Ion Etching）法により形成される。
【００２２】
貫通孔２１の壁面及び半導体基板１１の底面は、例えば、ＣＶＤ（Chemical Vapor Deposition）法により、シリコン酸化膜からなる絶縁膜２３が形成される。その後、上部配線１５の貫通孔２１側の絶縁膜２３は、例えば、ＥＢ（Electron Beam）法により除去される。貫通孔２１の絶縁膜２３及び貫通孔２１側の上部配線１５の表面に、例えば、Ｔｉ及びＣｕからなる下地層（図示略）が、スパッタリング等のＰＶＤ（Physical Vapor Deposition）法等により形成される。そして、その上（表面）にＣｕがメッキ法により形成される。
【００２３】
メッキの前に、下地層の上の貫通配線２５及び接続端子２６となる位置に、開口を有するメッキ用のレジストが形成され、その後、Ｃｕがメッキされて、貫通配線２５及び接続端子２６が形成される。その後、形成された貫通配線２５及び接続端子２６をマスクとして、不要な下地層がエッチング除去される。このエッチング時に、貫通配線２５及び接続端子２６の表面は、同時に、一部エッチングされるが、エッチングされる分は予め厚く形成してあるので支障はない。
【００２４】
分離膜２７は、半導体基板１１の底面で、四隅の角部の接続端子２６をそれぞれ分離している。分離膜２７は、例えば、シリコン酸化膜からなり、接続端子２６の表面とほぼ同一の面をなす膜厚に形成されている。分離膜２７は、四隅の角部が、半導体基板１１の底面の角を中心に、最近接の接続端子２６を含む扇形または扇形に近い形状で切り落とされ、分離膜２７と接続端子２６とは、約１０μｍ乃至それ以上の幅及びそれぞれの膜厚に相当する深さを有する溝状の凹部３１を形成して離間されている。
【００２５】
分離膜２７は、シリコン酸化膜に限らず、半田に対して濡れ性が悪い、つまり、半田をはじく性質を有する、例えば、アルミニウム酸化膜、シリコン窒化膜、ポリイミド等の樹脂、ＰＳＧ（Phosphorus Silicate Glass）、ＢＳＧ（Boron Silicate Glass）、ＢＰＳＧ（Boron Phospho Silicate Glass）等のケイ酸塩ガラス、ＳＯＧ（Spin on Glass）等の絶縁膜が使用可能である。なお、半田に対して濡れ性が悪いとは、溶融した半田の分離膜２７の表面との接触角が大きくなり、溶融状態で丸まって見えることをいう。
【００２６】
上述したように、半導体チップ１は、上面、底面、及びこれらの面を接続する側面１３を有する半導体基板１１と、上面にあり、半導体基板１１に形成された半導体素子と接続された上部配線１５と、底面にあり、側面１３で囲まれた内側に側面１３から離間して配置された複数の接続端子２６と、半導体基板１１を貫通する貫通孔２１を通り、上部配線１５と接続端子２６とを電気接続する貫通配線２５と、接続端子２６間の底面にあり、接続端子２６とは凹部３１を隔てて配置された絶縁性の分離膜２７とを備えている。
【００２７】
半導体チップ１は、個片化された後の形態である。つまり、個片化される前、半導体チップ１は、図示を省略するが、格子状に並列された状態で半導体ウェーハを構成し、一連の製造プロセスで製造される。その後、半導体ウェーハは、側面１３を有するように、ブレードを使用したダイシング法等により半導体チップ１に個片化される。ダイシング時、保護膜１７、層間絶縁膜（図示略）、半導体基板１１、絶縁膜２３が切断される。
【００２８】
次に、半導体チップ１の配線基板への実装について説明する。半導体チップ１は、底面に接続端子２６を有して、表面実装が可能な形態を有している。また、上面は保護膜１７で被われ、底面は、絶縁膜２３、貫通配線２５、または分離膜２７で被われているので、耐湿性等を有している。
【００２９】
図２（ａ）に示すように、半導体チップ１を表面実装するための配線基板４１が用意される。配線基板４１の表面は、接続端子２６に対応する位置に端子を有する基板配線４３が形成され、基板配線４３間及び露出不要な基板配線４３がソルダレジスト４５により被われている。基板配線４３の表面に適量の半田５１が形成されている。なお、半田５１に代えて、Ａｇペースト等の導電性接着材を使用することは可能である。
【００３０】
図２（ｂ）に示すように、半導体チップ１が配線基板４１の表面に実装された状態を示す。半導体チップ１は、溶融した半田５１の上に、接続端子２６がかかるように置かれ、半田５１の表面張力と半導体チップ１が均衡する位置、すなわち、基板配線４３と接続端子２６とが対向する位置に移動（セルフアライメント効果）して、降温により固定される。なお、接続端子２６は、半田との濡れ性を向上するように、予め半田メッキ等が施されると好都合である。
【００３１】
貫通配線２５と、半田５１または配線基板４１との隙間は、乾燥した空気が充填されて、封止状態にある。なお、乾燥した空気の他、乾燥した窒素または不活性ガス等を使用することは可能である。この後、図示を省略するが、半導体チップ１を被うように、エポキシ系樹脂等によるポッティングを施すことは可能である。
【００３２】
半導体チップ１は、貫通孔２１の内部に形成した貫通配線２５を配線として、上面の半導体素子に接続された上部配線１５が底面の接続端子２６に接続されている。半導体チップ１は、貫通孔２１及び接続端子２６を形成するための領域は必要なものの、ボンディングワイヤを半導体チップ１の外側に張る必要がなくなり、実装のための面積を低減することが可能である。
【００３３】
また、半導体チップ１は、ボンディングワイヤに代えて、接続方向に垂直な断面積が大きく距離が短い貫通配線２５を配線として、上部配線１５を接続端子２６に接続しているので、インダクタンスの低減が可能となり、半導体素子の有する高周波特性の劣化を抑制することが可能となる。
【００３４】
また、半導体チップ１は、上部配線１５を貫通孔２１の上部に接して形成するために、上部配線１５を四隅の角部に引き出すことは必要なものの、上部配線１５を形成するために、半導体基板１１の上面の絶縁膜及び配線層を特別な構成にすることは必要ない。そのために、半導体チップ１の厚さは、保護膜１７、半導体基板１１、及び接続端子２６でほとんど決まる程度に薄く形成することが可能である。
【００３５】
また、半導体チップ１は、接続端子２６とは凹部３１を隔てて配置された半田濡れ性の悪い分離膜２７を有しているので、実装のための半田５１が適量より多い場合、凹部３１及び分離膜２７を越えてはみ出す量は抑制される。つまり、半田５１の一部は、凹部３１を通路として回り込むことにより、隣接する接続端子２６の方向に移動する半田５１が少なくなり、接続端子２６間のショートを抑制することが可能である。その結果、半導体チップ１は、実装歩留を向上させることが可能である。なお、貫通孔２１に由来する貫通配線２５の内側の空隙は、多過ぎる半田５１が接続端子２６から外側へ流れ出す量の低減に有効である。
【００３６】
また、半導体チップ１は、接続端子２６の外側が、半導体基板１１の角部の両側面１３から、それぞれ約５μｍ程、底面の内側に入っている。ダイシング法によって個片化されるとき、貫通配線２５を切る必要がないので、貫通配線２５の剥がれ、引き千切り等を起こすことがなく、半導体チップ１の製造歩留を向上させることが可能である。また、半導体基板１１と貫通配線２５との両方を切る必要がないので、ダイシング装置のブレードの劣化が速まることを防止でき、ブレードの交換頻度を低減することが可能である。
【００３７】
次に、上記実施例１の変形例１について、図３を参照しながら説明する。図３は半導体チップの構成を模式的に示す図で、図３（ａ）は底面方向から見た平面図、図３（ｂ）は図３（ａ）のＢ−Ｂ線に沿った断面図である。半導体チップ１とは、２つの接続端子が半導体基板の底面で接続されている点が異なる。なお、上記実施例１と同一構成部分には同一の符号を付して、その説明は省略する。
【００３８】
図３に示すように、半導体チップ２は、図面の左下から右上方向の対角位置に、実施例１の接続端子２６と同様な接続端子２６を有し、図面の左上から右下方向の対角位置に、対角方向に伸びた接続端子５６とを有している。接続端子５６は、実施例１の接続端子２６と同様な位置及び構造の接続端子５６ａ、５６ｂを、中央部の接続端子５６ｃが滑らかな曲線でくびれるように、導電材で接続した構造を有している。なお、底面で接続される２つの接続端子は、必ずしも中央部がくびれる必要はないし、また、必ずしも対角位置にある必要はない。
【００３９】
接続端子５６ａ、５６ｂに対応する上部配線１５は、実施例１の半導体チップ１の２つのエミッタと接続されている。
【００４０】
分離膜２７は、接続端子５６から約１０μｍ乃至それ以上離間して、間に凹部３１を形成するように、境界が形成されている。つまり、分離膜２７は、接続端子２６を取り巻くように、且つ接続端子５６の伸長方向に沿うような形状を有している。その他の構成は、実施例１の半導体チップ１とほぼ同様である。
【００４１】
半導体チップ２は、対角位置の２つの接続端子５６ａ、５６ｂが接続されて１つの接続端子５６としているので、接続端子５６ａ、５６ｂに対応する上部配線１５を半導体基板１１の上面で接続する必要は必ずしもなく、上面の配線の自由度が高められる。また、半導体チップ２を実装する場合、対角方向に半田５１を流すことが可能なので、接続端子２６と、接続端子５６との間のショートを低減することが可能である。また、接続端子５６を介して、半導体基板１１の底面からより多くの放熱を行うことが可能となる。その他、実施例１の半導体チップ１が有する効果を同様に有している。
【００４２】
次に、上記実施例１の変形例２について、図４を参照しながら説明する。図４は半導体チップの構成を模式的に示す図で、図４（ａ）は底面方向から見た平面図、図４（ｂ）は図４（ａ）のＣ−Ｃ線に沿った断面図である。半導体チップ１とは、２つの接続端子が半導体基板の底面で接続され、且つ半導体基板の底面中央部に放熱穴を設けている点が異なる。なお、上記実施例１及び変形例１と同一構成部分には同一の符号を付して、その説明は省略する。
【００４３】
図４に示すように、半導体チップ３は、実施例１の変形例１の接続端子２６、５６と同様に、接続端子２６、５７を有している。接続端子５７は、変形例１の接続端子５６ａ、５６ｂ、５６ｃに対応して、それぞれ、接続端子５７ａ、５７ｂ、５７ｃを有し、接続端子５７ｃの中央部に放熱穴６１が設けられ、中央部のくびれ方が小さい。なお、底面で接続される２つの接続端子は、必ずしも中央部がくびれる必要はないし、また、必ずしも対角位置にある必要はない。
【００４４】
接続端子５７ｃの放熱穴６１は、中央部、すなわち半導体基板１１の中央底面部に、半導体基板１１の厚さ方向の中央部まで達している。なお、放熱穴６１は、半導体基板１１の上面の半導体素子から、その特性に実質的な影響が及ばない程度離れている。放熱穴６１の表面には、貫通孔２１の表面と同様に、絶縁膜２３及び貫通配線２５に相当する貫通配線膜２５ａが形成されている。なお、放熱穴６１周囲の接続端子５７ｃは、接続端子５７ａ、５７ｂから離間して形成されることは可能である。接続端子５７ｃが、接続端子５７ａ、５７ｂから離間されると、放熱が弱くなるので、接続端子５７ｃと接続する放熱手段を有する配線基板（図２参照）の上に接続、固定することが好ましい。
【００４５】
分離膜２７は、接続端子５７から約１０μｍ乃至それ以上離間して、間に凹部３１を形成するように、境界が形成されている。つまり、分離膜２７は、接続端子２６を取り巻くように、且つ接続端子５７の伸長方向に沿うような形状を有している。その他の構成は、実施例１の変形例１の半導体チップ２とほぼ同様である。
【００４６】
半導体チップ３は、放熱穴６１が形成されている分の表面積が大きく、また、貫通配線膜２５ａ及び幅広の接続端子５７を有しているので、半導体基板１１の底面側から変形例１の半導体チップ２より多くの放射及び伝導による放熱を行うことが可能となる。その他、実施例１の変形例１の半導体チップ２が有する効果を同様に有している。
【実施例２】
【００４７】
本発明の実施例２に係る半導体装置について、図５を参照しながら説明する。図５は半導体装置の構成を模式的に示す図で、図５（ａ）は底面方向から見た平面図、図５（ｂ）は図５（ａ）のＤ−Ｄ線に沿った断面図である。実施例１とは、実施例１の半導体チップ１を封止樹脂で被ってパッケージ化した半導体装置であることが異なる。なお、実施例１と同一の構成部分には同一の符号を付して、その説明は省略する。
【００４８】
図５に示すように、半導体装置５は、実施例１の半導体チップ１と、半導体チップ１の接続端子２６と接続したリード端子７５と、リード端子７５の少なくとも一つの面を露出するように半導体チップ１、内部リード７３、及びリード端子７５を封止する封止樹脂８１とを備えている。
【００４９】
半導体装置５は、封止樹脂８１及びリード端子７５の面で外形をなして、ほぼ直方体である。封止樹脂８１の実装面側（底面という）の四隅に、４つのリード端子７５のそれぞれの面、及び封止樹脂８１の側面に、底面から連続して４つのリード端子７５のそれぞれの面が露出されている。なお、内部リード７３とリード端子７５は、周知のリードフレームを使用可能で、例えば、Ｃｕ、Ｃｕ合金、または、Ｆｅ−Ｎｉ合金等からなる。
【００５０】
リード端子７５は、階段状またはガルウィング状に折り曲げられて、底面から一段高い位置の内部リード７３に連接し、内部リード７３の底面と反対側の上面がほぼ平面に形成されている。４つの内部リード７３は、互いに離間して、４つの内部リード７３の上面がほぼ平面をなしている。４つの内部リード７３の上面と半導体チップ１の４つの接続端子２６が対応する位置にあり、半導体チップ１の接続端子２６は、半田７１を介して内部リード７３と接続されている。なお、半田７１に代えて、Ａｇペースト等の導電性接着材を使用することは可能である。
【００５１】
貫通配線２５と、半田７１または内部リード７３との隙間は、乾燥した空気が充填されて、封止状態にある。なお、乾燥した空気の他、乾燥した窒素または不活性ガス等を使用することは可能である。
【００５２】
内部リード７３、半導体チップ１、及びリード端子７５の底面と１側面を除いた部分は、封止樹脂８１により被われている。
【００５３】
半導体装置５は、接続端子２６と内部リード７３とを接続するために、ボンディングワイヤを必要としない。そのために、ボンディングワイヤをループ形状にするための高さを半導体チップ１の上側に必要とせず、半導体装置５の高さは、低く抑えることが可能となる。また、ボンディングワイヤと内部リードとを接続するために、半導体チップ１から離間した位置に内部リードを配置する必要がなく、実装面積を小さく抑えることが可能となる。なお、半導体チップ１と比較すると、実装面積及び高さ共に大きくなるが、半導体装置５は、取り扱い易さが向上する。
【００５４】
また、半導体装置５は、ボンディングワイヤを使用しないので、ボンディングワイヤを必要とする半導体装置と比較して、インダクタンスの低減が可能となり、半導体素子の有する高周波特性の劣化を抑制することが可能となる。
【００５５】
なお、上記実施例２の変形例として、半導体チップ１に代えて、実施例１の変形例１の半導体チップ２、または、実施例１の変形例２の半導体チップ３を内部リード７３に固定して、半導体装置とすることは可能である。これら変形例の半導体装置は、実施例２の半導体装置５が有する効果を同様に有している。
【００５６】
以上、本発明は上記実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々変形して実施することができる。
【００５７】
例えば、実施例では、半導体チップの接続端子は、４個ある例を示したが、４個以外の複数個であってもよく、複数個の内の幾つかは、半導体素子と接続しないダミーの接続端子とすることは可能である。
【００５８】
また、実施例では、半導体装置のリード端子は、階段状またはガルウィング状に折り曲げられて形成される例を示したが、内部リードとの段差を、エッチングにより形成することは可能である。エッチングによる内部リード及びリード端子とすることで、半導体装置はより小さく形成することが可能である。
【００５９】
また、実施例では、内部リードの上に、半導体装置を載せる例を示したが、内部リードとリード端子との高低差に相当する底面からの高さを構成する部分を、半導体チップの高さが収まる程度に高くして、内部リードの底面側に半導体チップを固定することは可能である。この変形した構成では、半導体チップの上下は反転される。
【００６０】
本発明は、以下の付記に記載されるような構成が考えられる。  
（付記１）  上面、前記上面に対向する底面、及び前記上面と前記底面とを接続する側面を有する半導体基板と、前記上面にあり、前記半導体基板に形成された半導体素子と接続された上部配線と、前記底面にあり、前記側面で囲まれた内側に前記側面から離間して配置された複数の接続端子と、前記半導体基板を貫通する貫通孔を通り、前記上部配線と前記接続端子とを電気接続する貫通配線と、前記接続端子間の前記底面にあり、前記接続端子とは凹部を隔てて配置された絶縁性の分離膜とを備えている半導体チップ。
【００６１】
（付記２）  前記分離膜の表面は、前記接続端子の表面とほぼ同一平面をなす付記１に記載の半導体チップ。
【００６２】
（付記３）  前記接続端子は、前記底面上で、導電材により互いに接続されている付記１に記載の半導体チップ。
【００６３】
（付記４）  前記上部配線は、保護膜により被われている付記１に記載の半導体チップ。
【００６４】
（付記５）  前記半導体素子は、前記半導体基板の前記上面に形成されている付記１に記載の半導体チップ。
【図面の簡単な説明】
【００６５】
【図１】本発明の実施例１に係る半導体チップの構成を模式的に示す図で、図１（ａ）は底面方向から見た平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面図。
【図２】本発明の実施例１に係る半導体チップの配線基板への実装を模式的に示す図で、図２（ａ）は配線基板の断面図、図２（ｂ）は配線基板に固定された半導体チップの断面図。
【図３】本発明の実施例１の変形例１に係る半導体チップの構成を模式的に示す図で、図３（ａ）は底面方向から見た平面図、図３（ｂ）は図３（ａ）のＢ−Ｂ線に沿った断面図。
【図４】本発明の実施例１の変形例２に係る半導体チップの構成を模式的に示す図で、図４（ａ）は底面方向から見た平面図、図４（ｂ）は図４（ａ）のＣ−Ｃ線に沿った断面図。
【図５】本発明の実施例２に係る半導体装置の構成を模式的に示す図で、図５（ａ）は底面方向から見た平面図、図５（ｂ）は図５（ａ）のＤ−Ｄ線に沿った断面図。
【符号の説明】
【００６６】
１、２、３  半導体チップ
１１  半導体基板
１３  側面
１５  上部配線
１７  保護膜
２１  貫通孔
２３  絶縁膜
２５  貫通配線
２５ａ  貫通配線膜
２６、５６、５６ａ、５６ｂ、５６ｃ、５７、５７ａ、５７ｂ、５７ｃ  接続端子
２７  分離膜
３１  凹部
４１  配線基板
４３  基板配線
４５  ソルダレジスト
５１、７１  半田
６１  放熱穴
７３  内部リード
７５  リード端子
８１  封止樹脂
【図１】
2009231371.tif 000003
【図２】
2009231371.tif 000004
【図３】
2009231371.tif 000005
【図４】
2009231371.tif 000006
【図５】
2009231371.tif 000007