(57)【要約】      （修正有）【課題】正式リリース用実行イメージにデバッグコードを埋め込んでおき、必要に応じて正式リリース用実行イメージのデバッグ情報の出力を制御する。【解決手段】ＣＰＵ１１は、デバッグコードを含むプログラムを実行する命令実行部１１１と、命令実行部１１１から出力されるアクセス信号を入力し、アクセス信号に含まれる論理アドレスに基づいて外部バス１３にアクセス設定するバス切替部１１５とを備える。バス切替部１１５は、デバッグコードの実行に応じて、命令実行部１１１から出力されるアクセス信号をデバッグ設定に基づいて外部バス１３へアクセス設定するか否かを切り替える。【選択図】図２
2009157874.tif 000002
【特許請求の範囲】
【請求項１】
デバッグコードを含むプログラムを実行する命令実行部と、
前記命令実行部から出力されるアクセス信号を入力し、前記アクセス信号に含まれる論理アドレスに基づいて外部バスにアクセスを切り替えるアクセス切替部とを備え、
前記アクセス切替部は、デバッグ設定に基づいて、前記デバッグコードの実行に応じて前記命令実行部から出力されるアクセス信号を外部バスへアクセスするか否かを切り替える、情報処理装置。
【請求項２】
前記アクセス切替部は、前記デバッグ設定が有効な場合、前記外部バスへアクセスを切り替える、請求項１に記載の情報処理装置。
【請求項３】
前記アクセス切替部は、前記デバッグ設定が無効な場合、内部バスへアクセスを切り替える、請求項２に記載の情報処理装置。
【請求項４】
前記アクセス切替部は、前記デバッグ設定が無効な場合、アクセスをしない、請求項２に記載の情報処理装置。
【請求項５】
前記デバッグ設定の有効無効が格納される判定レジスタをさらに備え、
前記アクセス切替部は、前記判定レジスタを参照して、前記デバッグ設定が有効か否かを判定し、前記デバッグ設定が有効と判定された場合、アクセスを切り替える、請求項１乃至４のいずれか１項に記載の情報処理装置。
【請求項６】
外部の値を読み出し、前記判定レジスタを更新する判定レジスタ更新部をさらに備える、請求項１乃至５のいずれか１項に記載の情報処理装置。
【請求項７】
前記判定レジスタ更新部は、前記情報処理装置の入出力ポートから端子の値を読み出し、前記判定レジスタを更新する、請求項６に記載の情報処理装置。
【請求項８】
前記判定レジスタ更新部は、前記情報処理装置の不揮発性記憶部からデバッグ設定値を読み出し、前記判定レジスタを更新する、請求項６に記載の情報処理装置。
【請求項９】
前記アクセス切替部は、前記アクセス信号に含まれる論理アドレスが特定の領域である場合に、実行される、請求項１乃至８のいずれか１項に記載の情報処理装置。
【請求項１０】
請求項１に記載の情報処理装置に対してデバッグ設定を行うステップと、
前記情報処理装置における前記デバッグコードの実行に応じた外部バスへの出力情報を取得するステップとを備える、ソフトウェアのデバッグ方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置、及びソフトウェアのデバッグ方法に関し、特にデバッグ設定に応じて外部バスへのアクセス設定の切り替えを行う情報処理装置、及び当該情報処理装置の外部バスへの出力を監視することによるソフトウェアのデバッグ方法に関する。
【背景技術】
【０００２】
近年、通信機器分野において、組み込みソフトウェアの需要が高まっている。また、組み込みソフトウェアのデバッグにおいては、バスモニタの利用が進んでいる。バスモニタとは、組み込みソフトウェアを動作させる情報処理機器におけるデータの伝送路であるバスを監視し、バスに流れるデータを取得、表示する装置である。バスモニタは、ハードウェアへのアクセスに関するログと、ソフトウェアのデバッグ情報出力との両方が取り扱えるという利点がある。
【０００３】
通信機器分野では、実際の通信処理は速度が速すぎるため、通信処理を実施後にログでその内容を確認し、不具合を調査することが当然となっている。また、通常、ソフトウェアからのデバッグ出力は何らかのデバッグ用インタフェースへのデータ書き込み等によって外部へ出力する必要があった。
【０００４】
そこで、組み込みソフトウェアのデバッグをバスモニタで行う場合、特定のメモリへのアクセスをデバッグ情報のデータと見なしてデータを抽出することで必要なデバッグ情報を得ることが出来る。この場合、ソフトウェアはハードウェアの状態は気にすることなくデータの書き込みのみに専念できる。
【０００５】
ここで、ソフトウェアでデバッグ情報を出力する処理のプログラム上の記述をデバッグコードと呼ぶ。デバッグコードは、ソフトウェアが製品として出荷される正式リリース後の通常動作時に影響を与える可能性がある。そのため、ソフトウェアの開発、正式リリースの流れとして、開発時はデバッグコードを含めて実行形式プログラム（実行イメージ）を生成し、動作を検証し、正式リリース時にはデバッグコードを除いた実行イメージを再度生成する、ということが一般的にされている。このようなソフトウェアの開発、正式リリースの流れにおいて、デバッグコードを取り除くためのデバッグ行削除装置が特許文献１に開示されている。
【０００６】
特許文献１は、開発時に、ソースコード上のデバッグコード箇所にラベルを挿入し、デバッグコード自体は、末尾へ配置したデバッグ用実行イメージを生成する。その後、正式リリースのために、デバッグ行削除装置は、デバッグ用実行イメージから、当該ラベルを動作への影響の少ないＮＯＰ命令に置き換え、末尾のデバッグコードを除くことで正式リリース用実行イメージを生成するものである。
【特許文献１】特開平０６−１１９２０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１では、正式リリース用実行イメージに発生した不具合を調査することが困難であるという問題点がある。それは、正式リリース用実行イメージ自体には、調査のためのデバッグコードが含まれていないため、デバッグ用実行イメージを再作成するか、又は、開発時のデバッグ用実行イメージを再使用する必要がある。ところが、厳密には、正式リリース用実行イメージとデバッグ用実行イメージとは同一性が保障されない。そして、デバッグ用実行イメージは、正式リリース用実行イメージと比べてデバッグコードが含まれることにより、動作が変化し、正式リリース用実行イメージで発生していた不具合が発生しない可能性がある。
【課題を解決するための手段】
【０００８】
本発明の第１の態様にかかる情報処理装置（例えば、本発明の実施の形態１におけるＣＰＵ１１）は、デバッグコードを含むプログラムを実行する命令実行部（例えば、本発明の実施の形態１における命令実行部１１１）と、前記命令実行部から出力されるアクセス信号を入力し、前記アクセス信号に含まれる論理アドレスに基づいて外部バスにアクセスを切り替えるアクセス切替部（例えば、本発明の実施の形態１におけるバス切替部１１５）とを備える。前記アクセス切替部は、デバッグ設定に基づいて、前記デバッグコードの実行に応じて前記命令実行部から出力されるアクセス信号を外部バス（例えば、本発明の実施の形態１における外部バス１３）へアクセスするか否かを切り替える。
【０００９】
このように、本発明の第１の態様にかかる情報処理装置は、デバッグコードの実行時に、デバッグ設定に基づいて、外部バスへアクセスするか否かを切り替えることができる。これにより、正式リリース用実行イメージについても、必要に応じてデバッグ設定を変更することにより、デバッグ情報が外部バスへ出力され、デバッグを行うことができる。
【００１０】
本発明の第２の態様にかかるソフトウェアのデバッグ方法は、請求項１に記載の情報処理装置に対してデバッグ設定を行うステップと、前記情報処理装置における前記デバッグコードの実行に応じた外部バスへの出力情報を取得するステップとを備える。
【００１１】
本発明の第２の態様にかかる方法は、デバッグ設定により、外部バスへ出力されるデバッグ情報を取得することができる。これにより、情報処理装置の外部からデバッグ設定を変更することができ、デバッグ情報の出力を制御し、必要な場合にデバッグを行うことができる。
【発明の効果】
【００１２】
本発明により、正式リリース用実行イメージにデバッグコードを埋め込んでおき、必要に応じて正式リリース用実行イメージのデバッグ情報の出力を制御することができる情報処理装置と、当該情報処理装置におけるソフトウェアのデバッグ実行を行うデバッグ方法を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略する。
【００１４】
＜発明の実施の形態１＞
図１は、本発明の実施の形態１にかかるデバッグ方法が適用されるシステムの主要な部分の構成を示すブロック図である。情報処理装置１は、通信機器などの組み込み機器に用いられる組み込みソフトウェアが動作可能なものである。情報処理装置１は、ＣＰＵ（Central Processing Unit）１１と、メモリ１２と、外部バス１３と、バスモニタインタフェース（Ｉ／Ｆ）１４、デバッグ設定端子１５とを含む。
【００１５】
ＣＰＵ１１は、外部バス１３を介して、メモリ１２、バスモニタＩ／Ｆ１４その他と接続され、外部のＩ／Ｏポートを介してデバッグ設定端子１５と接続されている。ＣＰＵ１１は、命令フェッチアクセスによってメモリ１２から命令を読み出し、読み出した命令をデコードし、デコードされた命令に応じた処理、例えば、算術演算及び論理演算等の演算処理、並びに、メモリ１２及びその他外部バス１３に接続されたペリフェラル（周辺機器）に対するリードアクセス及びライトアクセスを実行する。ＣＰＵ１１は、本発明の実施の形態１でデバッグ対象となるデバッグコードが記載された実行形式プログラムの命令を実行する。ＣＰＵ１１は、起動時にデバッグ設定端子１５から端子の値を読み出すことができる。さらに、ＣＰＵ１１は、内部の論理アドレス空間のメモリマップにて、予めデバッグ情報の出力用の特定のメモリ領域（ダミーライト領域）が定義されているものとする。また、上述したデバッグコードは、デバッグ情報をダミーライト領域へ書き込む命令であるとする。
【００１６】
メモリ１２は、外部バス１３を介して、ＣＰＵ１１、バスモニタＩ／Ｆ１４等と接続されている。メモリ１２は、ＣＰＵ１１に読み出されて実行される実行形式プログラムを格納するための命令コード格納領域、並びに実行形式プログラムによって使用されるデータを格納するためのデータ格納領域として使用される。つまり、メモリ１２は、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、フラッシュメモリ等の組合せである。
【００１７】
外部バス１３は、アドレスバス及びデータバスの総称である。バスモニタＩ／Ｆ１４は、外部バス１３を介して、ＣＰＵ１１、メモリ１２等と接続されている。また、バスモニタＩ／Ｆ１４は、バスモニタ２との接続インタフェースであり、外部バス１３に流れるデータを取得し、バスモニタ２へ送ることができる。デバッグ設定端子１５は、情報処理装置１の外部に取り付けられた切替スイッチであり、外部から切替可能である。
【００１８】
バスモニタ２は、バスモニタＩ／Ｆ１４と接続され、情報処理装置１の外部バス１３を監視し、バスモニタＩ／Ｆ１４を経由して外部バス１３に流れるデータを取得し、表示する装置である。ここで、バスモニタ２は、ＣＰＵ１１のダミーライト領域へ出力され、外部バス１３に流れるデータを取得できるように設定済みとする。これにより、バスモニタ２は、デバッグ情報を取得することができる。また、バスモニタ２は、端末３と接続され、取得したデータを端末３へ送ることができる。
【００１９】
端末３は、バスモニタ２と接続され、バスモニタ２から送られる外部バス１３に流れるデータを取得し、画面に表示するものである。端末３は、一般的なコンピュータシステムであればよく、例えば、パーソナルコンピュータであればよい。
【００２０】
つまり、本発明の実施の形態１にかかる情報処理装置１に格納されたソフトウェアのデバッグを行う者は、デバッグ設定端子１５をＯＮにした状態で、実行形式プログラムを実行することにより、デバッグ情報がバスモニタ２を通じて、端末３に表示され、デバッグ情報の確認をすることができる。
【００２１】
図２は、本発明の実施の形態１にかかるＣＰＵ１１の構成と周辺の概略を示すブロック図である。ＣＰＵ１１は、命令実行部１１１と、判定レジスタ１１２と、ＣＰＵ内部メモリ１１３と、論理・物理アドレス変換機構１１４と、バス切替部１１５と、内部バス１１６とを含む。尚、図１と同様のものについては同一の符号を付けており、詳細な説明は省略する。
【００２２】
命令実行部１１１は、メモリ１２から命令を読み出し、読み出した命令をデコードし、命令に応じた処理を実行する。このとき、命令実行部１１１は、命令に指定された論理アドレスに基づき動作をするが、メモリ１２やその他ペリフェラルへのアクセスが発生する場合には、命令及び論理アドレスを論理・物理アドレス変換機構１１４へ供給する。命令実行部１１１は、論理・物理アドレス変換機構１１４により論理アドレスから変換された物理アドレス宛へ、外部バス１３を介して、メモリ１２やその他ペリフェラルに対するリードアクセス及びライトアクセスを実行する。
【００２３】
判定レジスタ１１２は、デバッグ設定の有効無効の情報を格納するレジスタである。判定レジスタ１１２の値は、例えば、デバッグ設定が有効である場合、"１"で表し、デバッグ設定が無効である場合、"０"で表す。判定レジスタ１１２は、ＣＰＵ１１の起動時にデバッグ設定端子１５の値に応じて、値が格納される。
【００２４】
論理・物理アドレス変換機構１１４は、命令実行部１１１から送られる論理アドレスを物理アドレスへ変換する機構であり、バス切替部１１５を含む。論理・物理アドレス変換機構１１４は、命令実行部１１１から送られる論理アドレスが、ダミーライト領域であるかを判定し、ダミーライト領域へのアクセスである場合、バス切替部１１５により、物理アドレスを決定する。バス切替部１１５は、アクセス設定のバスを切り替えることで、物理アドレスを決定する。具体的には、バス切替部１１５は、判定レジスタ１１２を参照し、デバッグ設定が有効である場合、アクセス設定を外部バス１３へ、デバッグ設定が無効である場合、アクセス設定を内部バス１１６へ切り替えを行う。
【００２５】
ＣＰＵ内部メモリ１１３は、内部バス１１６を介して、論理・物理アドレス変換機構１１４と接続されている。ＣＰＵ内部メモリ１１３は、ＣＰＵ１１内に設けられた高速な記憶装置であり、例えば、キャッシュメモリである。ＣＰＵ内部メモリ１１３には、使用頻度の高いデータが格納される。また、ＣＰＵ内部メモリ１１３は、ダミーライト領域へのアクセス用領域を備えているものとする。内部バス１１６は、ＣＰＵ内部メモリ１１３及び論理・物理アドレス変換機構１１４等に接続され、アドレスバス及びデータバスの総称である。
【００２６】
図３は、本発明の実施の形態１にかかるＣＰＵ１１における判定レジスタ設定処理の流れを示すフローチャート図である。まず、ＣＰＵ１１は、起動時に、外部のＩ／Ｏポートを介して、デバッグ設定端子１５の値を読み出す（Ｓ１１）。次に、ＣＰＵ１１は、デバッグ設定が有効か否かを判定する（Ｓ１２）。具体的には、ＣＰＵ１１は、デバッグ設定端子１５の値がＯＮかＯＦＦかを判定する。デバッグ設定端子１５の値がＯＮである場合、デバッグ設定が有効であり、ステップＳ１３へ進む。デバッグ設定端子１５の値がＯＦＦである場合、デバッグ設定が無効であり、ステップＳ１４へ進む。デバッグ設定が有効である場合、ＣＰＵ１１は、判定レジスタ１１２に"１"を設定する（Ｓ１３）。デバッグ設定が無効である場合、ＣＰＵ１１は、判定レジスタ１１２に"０"を設定する（Ｓ１４）。尚、当該判定レジスタ設定処理は、ＣＰＵ１１内の判定レジスタ更新部（不図示）により実行される。
【００２７】
図４は、本発明の実施の形態１にかかるバス切替処理の流れを示すフローチャート図である。上述したように、バス切替処理は、ダミーライト領域へのアクセスである場合に実行される。まず、バス切替部１１５は、判定レジスタ１１２を参照し、デバッグ設定の値を読み出す（Ｓ２１）。次に、バス切替部１１５は、デバッグ設定が有効か否かを判定する（Ｓ２２）。具体的には、バス切替部１１５は、判定レジスタ１１２の値が"１"か"０"かを判定する。判定レジスタ１１２の値が"１"である場合、デバッグ設定が有効であり、ステップＳ２３へ進む。判定レジスタ１１２の値が"０"である場合、デバッグ設定が無効であり、ステップＳ２４へ進む。
【００２８】
デバッグ設定が有効である場合、バス切替部１１５は、外部バス１３へアクセス設定する（Ｓ２３）。すなわち、ダミーライト領域へ出力されるデバッグ情報は、外部バス１３を介してメモリ１２又はその他ペリフェラルへ書き込まれ、同時に、バスモニタ２にて取得可能となる。
【００２９】
また、デバッグ設定が無効である場合、バス切替部１１５は、内部バス１１６へアクセス設定する（Ｓ２４）。すなわち、ダミーライト領域へ出力されるデバッグ情報は、内部バス１１６を介して、ＣＰＵ内部メモリ１１３へ書き込まれる。これにより、デバッグ設定が無効である正式リリース用実行イメージの通常動作のときは、バスモニタ２では取得不可能となる。また、このとき、内部バス１１６を介したＣＰＵ内部メモリ１１３への書き込み処理は、外部バス１３を介したＣＰＵ１１外部への出力と比べ、処理の負荷は無視できる。尚、このとき、書き込まれるＣＰＵ内部メモリ１１３の領域は、ダミーライト領域専用の領域であり、ステップＳ２４による書き込みによって、ＣＰＵ１１の他の動作には影響は与えない。
【００３０】
図５は、本発明の実施の形態１にかかるバス切替処理の概念図である。図５（ａ）は、デバッグ設定が有効である場合を示す。図５（ａ）に示される論理アドレス空間のメモリマップ４０は、ＣＰＵ１１内の論理アドレスを定義したメモリマップである。本発明の実施の形態１では、予め、論理アドレス空間のメモリマップ４０内に、ダミーライト領域４１が定義されているものとする。ダミーライト領域４１は、デバッグ情報の書き込み用に定義された領域であり、論理・物理アドレス変換機構１１４により物理アドレスへ変換された後、外部バス１３に出力されることにより、バスモニタ２は、デバッグ情報を取得することができる。また、図５（ａ）において、判定レジスタ１１２ａは、"１"が値として格納された判定レジスタである。
【００３１】
ここで、ＣＰＵ１１によりデバッグコードが実行される流れを説明する。まず、命令実行部１１１は、当該デバッグコードにおける書き込み命令と、書き込み先の論理アドレスとから、論理アドレス空間のメモリマップ４０を参照する（Ｓ１）。その後、命令実行部１１１は、書き込み命令及び論理アドレスを論理・物理アドレス変換機構１１４へ供給する（Ｓ２）。ここでは、当該論理アドレスがダミーライト領域４１であるため、論理・物理アドレス変換機構１１４は、バス切替部１１５により、バス切替処理を実行させる。バス切替部１１５は、判定レジスタ１１２ａの値を取得する（Ｓ２１）。ここでは、判定レジスタ１１２ａの値が"１"であると判定される（Ｓ２２）ため、バス切替部１１５は、外部バス１３へアクセス設定する（Ｓ２３）。これにより、デバッグ設定が有効である場合、デバッグ情報が外部バス１３を介して、ＣＰＵ１１の外部へ書き込まれる。
【００３２】
図５（ｂ）は、デバッグ設定が無効である場合を示す。図５（ｂ）において、判定レジスタ１１２ｂは、"０"が値として格納された判定レジスタである。ここで、ＣＰＵ１１によりデバッグコードが実行される流れを説明する。尚、ステップＳ１及びＳ２については、図５（ａ）と同様のため、説明を省略する。バス切替部１１５は、判定レジスタ１１２ｂの値を取得する（Ｓ２１）。ここでは、判定レジスタ１１２ａの値が"０"であると判定される（Ｓ２２）ため、バス切替部１１５は、内部バス１１６へアクセス設定する（Ｓ２４）。これにより、デバッグ設定が無効である場合、デバッグ情報は、内部バス１１６を介してＣＰＵ内部メモリ１１３へ書き込まれるため、不要にデバッグ情報が外部へ出力されることはない。
【００３３】
このように、本発明の実施の形態１にかかるＣＰＵを使用することにより、デバッグコードを含めた正式リリース用実行イメージを用いて、次のような効果がある。まず、デバッグコードを含めた正式リリース用実行イメージを生成し、当該正式リリース用実行イメージをメモリ１２に格納し、デバッグ設定を無効にして、情報処理装置１を出荷することができる。そして、通常動作時は、デバッグ設定が無効なため、デバッグコードの処理負荷は小さいため、動作への影響は無視できる。また、出荷後に不具合発生した場合、デバッグ設定を有効にして、正式リリース用実行イメージを実行させることで、バスモニタ２によりデバッグ情報を取得可能となる。この時、正式リリース用実行イメージは、デバッグコードを含めるための再生成等をしていないため、不具合の発生時と条件がほぼ一致している。そのため、不具合の再現が可能となり、解析を行うことができる。
【００３４】
＜その他の発明の実施の形態＞
尚、正式リリース用実行イメージでデバッグを行うために従来から考えられている手法としては、図７にあるような処理をソフトウェアに実装することが挙げられる。図７は、ソフトウェアの処理内でデバッグ設定の有効無効を判定し、判定結果に応じた処理を行うものである。前提として、デバッグ設定が有効か無効かを表わす情報が不揮発性メモリに格納済みとする。また、当該ソフトウェアが上述した情報処理装置１に格納されたものとする。
【００３５】
図７において、まず、ＣＰＵ１１は、不揮発性メモリを参照し、デバッグ設定を表わす情報を読み出す（Ｓ４１）。次に、ＣＰＵ１１は、デバッグ設定が有効か無効かを判定する（Ｓ４２）。デバッグ設定が有効と判定された場合、ＣＰＵ１１は、デバッグ情報をログ出力する（Ｓ４３）。デバッグ設定が無効と判定された場合、当該処理を終了する。
【００３６】
本発明の実施の形態１にかかるデバッグ方法は、図７の処理が実装されたソフトウェアにも適用可能である。しかしながら、この方法では、デバッグ箇所が多い場合には、デバッグ判定を行う処理自体の負荷が高くなるという問題がある。
【００３７】
そこで、図６に、本発明の実施の形態１にかかるデバッグコードをソフトウェアに実装した際のログ出力処理を示すフローチャート図である。図６において、ＣＰＵ１１は、ログ出力箇所において、ダミーライト領域へログ出力する（Ｓ３１）。ここで、デバッグコードは、ダミーライト領域へ書き込むように記述されているものとする。
【００３８】
このように、本発明の実施の形態１にかかるＣＰＵを用いることにより、ソフトウェアの記述は、より簡潔にすることができる。
【００３９】
尚、本発明の実施の形態１にかかる判定レジスタ設定処理は、ＣＰＵ１１の起動時に行われるものとしたが、これに限定されない。例えば、ＣＰＵ１１は、動作中に定期的に、ポートを監視し、端子の値が変更されたことを検知し、判定レジスタに反映するようにすればよい。
【００４０】
尚、本発明の実施の形態１にかかるＣＰＵ１１は、デバッグ設定をデバッグ設定端子１５により行うものとしたが、これに限定されない。例えば、デバッグ設定は、端末３を介して、ソフトウェアによりメモリ１２などの不揮発性メモリに格納されてもよい。その場合、判定レジスタ設定処理は、ステップＳ１１にて、当該不揮発性メモリから読み出すようにすればよい。
【００４１】
尚、本発明の実施の形態１にかかるバス切替部１１５は、デバッグ設定が無効である場合、アクセス設定を内部バス１１６へ切り替えるものとしたが、これに限定されない。例えば、バス切替部１１５は、デバッグ設定が無効である場合、アクセス設定を行わないようにしてもよい。すなわち、デバッグ設定が無効である場合、当該ダミーライト領域への出力は、保存されない。そのため、内部バス１１６へのアクセス処理も発生しないことにより、通常動作時におけるデバッグコードの処理負荷を軽減することができる。
【００４２】
さらに、本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施の形態１にかかるデバッグ方法が適用されるシステムの主要な部分の構成を示すブロック図である。
【図２】本発明の実施の形態１にかかるＣＰＵ１１の構成と周辺の概略を示すブロック図である。
【図３】本発明の実施の形態１にかかるＣＰＵ１１における判定レジスタ設定処理の流れを示すフローチャート図である。
【図４】本発明の実施の形態１にかかるバス切替処理の流れを示すフローチャート図である。
【図５】本発明の実施の形態１にかかるバス切替処理の概念図である。
【図６】本発明の実施の形態１にかかるデバッグコードをソフトウェアに実装した際のログ出力処理を示すフローチャート図である。
【図７】従来のソフトウェアにおけるデバッグコードによるログ出力処理を示すフローチャート図である。
【符号の説明】
【００４４】
１  情報処理装置
１１  ＣＰＵ
１２  メモリ
１３  外部バス
１４  バスモニタＩ／Ｆ
１５  デバッグ設定端子
２  バスモニタ
３  端末
１１１  命令実行部
１１２  判定レジスタ
１１２ａ  判定レジスタ
１１２ｂ  判定レジスタ
１１３  ＣＰＵ内部メモリ
１１４  論理・物理アドレス変換機構
１１５  バス切替部
１１６  内部バス
４０  論理アドレス空間のメモリマップ
４１  ダミーライト領域
【図１】
2009157874.tif 000003
【図２】
2009157874.tif 000004
【図３】
2009157874.tif 000005
【図４】
2009157874.tif 000006
【図５】
2009157874.tif 000007
【図６】
2009157874.tif 000008
【図７】
2009157874.tif 000009