(57)【要約】【課題】信号パターンが、複数の電源プレーンによって形成されるスリットを通過する際の帰還電流の経路をスリットの近傍に確保し、かつノイズの抑制もできるようにする。【解決手段】プリント回路板は、半導体配線基板と、半導体配線基板が実装され、電源ブレーン９１，９２及び信号パターンを含む多層プリント配線板９０とを備えている。半導体配線基板に電源を供給する電源ブレーン９２と、半導体配線基板に電源を供給しない電源プレーン９１とがスリット９３を介在して配置されている。半導体配線基板の電源層と電源ブレーン９１は、コンデンサ５７と、多層プリント配線板の半導体配線基板に対向する表面層に設けられた信号パターン５６と、半導体配線基板の多層プリント配線板と対向する表面に設けられたベタ領域１１とを介して、スリットを跨いで接続されている。【選択図】図３
2009295848.tif 000002
【特許請求の範囲】
【請求項１】
半導体パッケージと、該半導体パッケージが実装され、電源層及びグラウンド層を含む多層プリント配線板とを備えたプリント回路板において、
前記電源層は、前記半導体パッケージに電源を供給する第１の電源領域と、第１の電源領域とスリットを介在して配置され、前記半導体パッケージに電源を供給しない第２の電源領域とが設けられており、
前記半導体パッケージの電源領域と前記第１の電源領域は、容量部材と、前記多層プリント配線板の前記半導体パッケージに対向する表面層に設けられた第１の電源パターンと、前記半導体パッケージの前記多層プリント配線板と対向する表面に設けられた第２の電源パターンとを介して、前記スリットを跨いで接続されている、
ことを特徴とするプリント回路板。
【請求項２】
前記第１の電源領域と第１の電源パターンはビアにより接続され、前記第１の電源パターンと第２の電源パターンははんだボールで接続され、第２の電源パターンと前記半導体パッケージの電源領域はビアにより接続されている、
ことを特徴とする請求項１に記載のプリント回路板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージと、該半導体パッケージが実装されて、電源層及びグラウンド層を含む多層プリント配線板とからなるプリント回路板に関する。
【背景技術】
【０００２】
デジタル機器の高機能化に伴い、多層プリント配線板に形成される電源プレーンも複数化し、多層プリント基板の内層の電源プレーンやグラウンドプレーンは、分割されることが多くなってきている。
【０００３】
多層プリント配線板の表層に信号パターンが配される場合、その信号の帰還電流は、信号パターンから見てインピーダンスの低い位置を流れる性質があり、一般に、信号パターンに隣接する信号パターン直下の内層を流れることが多い。
【０００４】
多層プリント配線板上に半導体配線基板を介して半導体回路が搭載される場合は、多層プリント配線板から半導体配線基板までの経路に渡って帰還電流の経路を、信号の経路に沿って設ける必要がある。
【０００５】
しかし、複数の電源パターンが用いられて内層が分割されると、異なる電源パターンの境界位置で非導通部分であるスリットが形成される。このとき、信号パターンがスリットの上を通過していると、隣接表層の帰還電流の経路が切れてしまったり、あるいは帰還電流が信号パターンから非常に離れた経路を迂回して伝わったりすることになる。これらにより、従来のプリント基板は、信号の伝送特性が低下したり、電源プレーンからノイズが発生したりする。
【０００６】
そこで、スリットの上を通過する信号パターンに関する帰還電流の経路の確保や、ノイズ抑制に関する発明として、次の３つがある。
【０００７】
特許文献１に記載の発明は、配線基板（本発明の多層プリント配線板に相当）において、信号配線がグラウンド用導体パターンを跨いで配線されて、跨ぐ区間に、信号配線と並行してグラウンド線を配して帰還電流経路を形成してある。
【０００８】
特許文献２に記載の発明は、多層配線基板（本発明の多層プリント配線板に相当）において、電源層が複数の島状の電源パターンを有している。そして、この発明は、電源パターの対向部分の両端付近を容量性部材によって接続することで、交流的な導通状態を形成してノイズを抑制するようになっている。
【０００９】
特許文献３に記載の発明は、プリント配線基板（本発明の多層プリント配線板に相当）において、複数の電源面の間にできるスリットに覆いを設けてある。そして、この発明は、この覆いをプリント配線の基板内の接地層と接続してグラウンド面にしてシールドとすることによってスリットからのノイズ放射の抑制をしている。
【００１０】
【特許文献１】特開２０００−２２３７９９号公報
【特許文献２】特開２００２−０１６３６８号公報
【特許文献３】特開２００１−１２７３８７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
特許文献１の発明は、信号配線に並行するグラウンド線の始点と終点を、同一のグラウンドに接続することが前提になっている。このため、特許文献１の発明は、複数の電源プレーンの間に構成されるスリットを跨ぐ信号パターンに対しては適用することができなかった。
【００１２】
特許文献２の発明は、島状の電源パターンの形状に基づいて容量部材を配してあるので、隣接層の信号パターンの近傍に帰還電流経路となる容量部材を配置できるとは限らない。このため、特許文献２の発明は、帰還電流の経路信号パターンから容量部材を離すことによるノイズの発生が懸念される。
【００１３】
特許文献３の発明は、覆いとなるグラウンド面を設けるための層を、スリットが存在する層とは別に設ける必要がある。このため、この発明は、この覆いとなるグラウンド面を形成する層が信号線を配する層と同じ場合、信号線がスリットを横切る部分では、覆いとなるグラウンド面が存在しないことになり、その部分にシールドがないのでノイズ抑制効果の減少が懸念される。
【００１４】
本発明は、信号パターンが、複数の電源プレーンによって形成されるスリットを通過する際の帰還電流の経路をスリットの近傍に確保し、かつノイズの抑制もできるプリント基板を提供することにある。
【課題を解決するための手段】
【００１５】
本発明は、半導体パッケージと、該半導体パッケージが実装され、電源層及びグラウンド層を含む多層プリント配線板とを備えたプリント回路板である。
【００１６】
前記電源層は、前記半導体パッケージに電源を供給する第１の電源領域と、第１の電源領域とスリットを介在して配置され、前記半導体パッケージに電源を供給しない第２の電源領域とが設けられている。
【００１７】
前記半導体パッケージの電源領域と前記第１の電源領域は、容量部材と、前記多層プリント配線板の前記半導体パッケージに対向する表面層に設けられた第１の電源パターンと、前記半導体パッケージの前記多層プリント配線板と対向する表面に設けられた第２の電源パターンとを介して、前記スリットを跨いで接続されている。
【発明の効果】
【００１８】
本発明のプリント回路板は、容量部材と第１の電源パターンと第２の電源パターとでスリットを跨ぐ帰還電流の経路が形成されているので、帰還電流の経路をスリットの近傍に確保することができて、かつノイズの抑制もできるプリント基板を提供することができる。
【発明を実施するための最良の形態】
【００１９】
（第１の実施形態）
図１乃至図４は、本発明の第１の実施形態に係るプリント回路板２００の図である。
【００２０】
図１は、半導体配線基板１を、多層プリント配線板９０（図３、図４参照）への信号接続部２，１２，１４を有する側から見た図である。図２は、図１の半導体配線基板１を、図１の下端側から見た図である。
【００２１】
半導体配線基板１の表面には信号接続部２が格子状に配列されている。信号接続部２は、半導体パッケージとしての半導体配線基板１に搭載されている半導体回路３に、半導体配線基板１に設けられている不図示の信号パターンによって導通している。
【００２２】
図１のベタ領域１１は、信号接続部１２と導通している。また、ベタ領域１１の図１左端上下の隅に形成されたビア１３ａは、半導体配線基板１の電源層１７（図２）と導通している。第２の電源領域としてのベタ領域１１の表面は、信号接続部１２，１４の部分を除いて絶縁部材で被覆されている。
【００２３】
ベタ領域１１の図１の右端上と下付近に配設されている信号接続部１２の直下にもビア１３ｂがあり、その信号接続部１２は、ベタ領域１１とビア１３ｂとを経て半導体配線基板１の電源領域としての電源層１７（図２）と導通している。ベタ領域１１は、複数の信号接続部１４を囲んでおり、信号接続部１４とは間隙１５を介して電気的に絶縁されている。
【００２４】
図２において、半導体配線基板１には、半導体回路３、電源層１７及び信号層１８が内層されている。信号接続部１４は、ビア１６により、信号層１８上の対応する不図示の信号パターンと導通している。ベタ領域１１と導通している信号接続部１２は、ビア１３ｂにより電源層１７に導通している。
【００２５】
図３は、多層プリント配線板９０の半導体配線基板１が実装される付近の平面図である。図４は、多層プリント配線板９０に半導体配線基板１が実装された状態を、図３の下端側から見た図であり、一部を断面で示してある。
【００２６】
なお、半導体配線基板１は、多層プリント配線板９０に実装されるとき、図１の状態から裏返しにされて、多層プリント配線板９０に設けられるようになっている。
【００２７】
図３において、ランド５１から信号パターン５２が、上方の不図示の部品へ配線されている。ランド５３から第２の電源パターンとしての信号パターン５４が、右方の不図示の部品へ配線されていている。なお、図３において、他のランドからも、不図示の部品へ信号パターンが配線されている。
【００２８】
ランド５５は、第１の電源パターンとしての短い信号パターン５６により容量部材としてのコンデンサ５７を経てビア５８へ接続されている。信号パターン５６は、多層プリント配線板９０の表面層に設けられている。ビア５８は、内層の電源層であり第１の電源領域である電源プレーン９１に導通している。多層プリント配線板９０の表層に隣接する内層には、第２の電源領域である別の電源プレーン９２がスリット９３を介在して電源プレーン９１と対向配設されている。このため、電源プレーン９２は半導体配線基板１に電源を供給するが、電源ブレーン９１は半導体配線基板１に電源を供給しないようになっている。
【００２９】
半導体配線基板１は、実装位置６２に実装され、半導体配線基板１のベタ領域１１は実装位置６１に実装されている。実装位置６２の右端下部付近の符号５９で示す部分には、ランド５５、短い信号パターン５６、コンデンサ５７、ビア５８とが設けられている。ランド５５から電源プレーン９１まではコンデンサ５７を経て導通している。
【００３０】
内層のスリット９３は、ランド５５とビア５８の間を通過して、半導体配線基板１のベタ領域１１の下方を通る位置に形成されている。
【００３１】
また、ランド５１は信号接続部２（図１）と接続され、ランド５３は信号接続部１４（図１）と接続され、図３の上方のランド５５は図１におけるベタ領域１１右端下方の信号接続部１２とはんだボールで接続されている。
【００３２】
図２において、信号パターン５４は、ランド５３、信号接続部１４、半導体配線基板１のビア１６、信号層１８、及び信号層１８上の対応する不図示の信号パターンを経て半導体回路３に接続されている。
【００３３】
以上の構成において、多層プリント配線板９０の信号パターン５４から半導体配線基板１の信号層１８への信号経路に対する帰還電流経路７１は以下のようになる。
【００３４】
帰還電流経路７１は、電源プレーン９１から図３の上方のビア５８を経てコンデンサ５７によって交流的に導通している信号パターン５６を通ってランド５５に至っている。さらに、帰還電流経路７１は、図３の右上のランド５５に対応する図１右下の信号接続部１２から、ベタ領域１１に入り信号パターン５４の直近を通って、ベタ領域１１の図１左下隅にあるビア１３ａから半導体配線基板１の電源層１７へ至っている。
【００３５】
なお、帰還電流経路は、図３の下方にも形成されている。電源プレーン９１から図３の下方のビア５８、コンデンサ２７、信号パターン５６を経てランド５５に至っている。さらに、図３の右下のランド５５に対応する図１右上の信号接続部１２、ベタ領域１１、信号パターン５４の直近、ベタ領域の左上隅のビア１３ａを経て電源層１７に至っている。
【００３６】
このようにして、プリント回路板２００は、多層プリント配線板９０の信号パターン５４から半導体配線基板１の信号層１８への経路の信号経路の直近に帰還電流経路７１が形成されている。さらに、プリント回路板２００は、信号パターン５４がスリット９３を跨ぐ範囲部分もベタ領域１１によりシールドされているので、ノイズ抑制の効果が損なわれないようになっている。
【００３７】
（第２の実施形態）
図５乃至図８は、本発明の第２の実施形態に係るプリント回路板２００ａの図である。
【００３８】
図５は、半導体配線基板１ａを、多層プリント配線板９０ａ（図７、図８参照）への信号接続部２，１２ａ，１４を有する側から見た図である。図６は、図５の半導体配線基板１を、図５の下端側から見た図である。図５乃至図８において、図１乃至図４に示した構成と同じものには、同じ番号を付している。
【００３９】
半導体配線基板１ａの表面には信号接続部２が格子状に設けられている。信号接続部２は、半導体パッケージとしての半導体配線基板１ａに搭載されている半導体回路３に、半導体配線基板１ａに設けられている不図示の信号パターンによって導通している。
【００４０】
格子状に配列された信号接続部２のうちの、図５のベタ領域１１ａの右端上下に設けられた信号接続部１２ａは、ベタ領域１１ａと導通している。また、ベタ領域１１の図５左端上下の隅に形成されたビア１３ａは、半導体配線基板１の電源層１７（図２）と導通している。第２の電源領域としてのベタ領域１１ａの表面は、信号接続部１２ａ，１４の部分を除いて絶縁部材で被覆されている。
【００４１】
ベタ領域１１ａの図５の右端上と下付近に配設されている信号接続部１２ａの直下にもビア１３ｃがあり、その信号接続部１２ａは、ベタ領域１１ａとビア１３ｃとを経て半導体配線基板１ａの電源領域としての電源層１７（図６）と導通している。ベタ領域１１ａは、複数の信号接続部１４を囲んでおり、信号接続部１４とは間隙１５を介して電気的に絶縁されている。
【００４２】
図６において、半導体配線基板１ａには、半導体回路３、電源層１７及び信号層１８が内層されている。信号接続部１４は、ビア１６により、信号層１８上の対応する不図示の信号パターンと導通している。ベタ領域１１ａと導通している信号接続部１２ａは、ビア１３ｃにより電源層１７に導通している。
【００４３】
図７は、多層プリント配線板９０ａの半導体配線基板１ａが実装される付近の平面図である。図８は、多層プリント配線板９０ａに半導体配線基板１ａが実装された状態を、図７の下端側から見た図であり、一部を断面で示してある。
【００４４】
なお、半導体配線基板１ａは、多層プリント配線板９０ａに実装されるとき、図５の状態から裏返しにされて、多層プリント配線板９０ａに設けられるようになっている。
【００４５】
図７において、領域２０１、２０２は、後述する配線パターンや容量部材を配置できない領域である。これらの領域２０１，２０２は、半導体配線基板１ａに取り付ける放熱板の固定具を配置する領域や、実装機械用位置合せターゲットマークを形成する領域として使用される。そのため、半導体配線基板１ａの近くに設ける必要がある。
【００４６】
本実施形態の多層プリント配線板９０ａは、領域２０１，２０２により、パターンやランド等を第１の実施形態と同じ位置に配置できないため、以下のように構成されている。
【００４７】
図７において、ランド５１から信号パターン５２が、上方の不図示の部品へ配線されている。ランド５３から信号パターン５４が、右方の不図示の部品へ配線されている。なお、図７において、他のランドからも、不図示の部品へ信号パターンが配線されている。
【００４８】
ランド５５は、第１の電源パターンとしての短い信号パターン５６ａにより容量部材としてのコンデンサ５７ａを経てビア５８ａへ接続されている。信号パターン５６ａは、多層プリント配線板９０ａの表面層に設けられている。ビア５８ａは、内層の電源プレーン９１ａに導通している。多層プリント配線板９０ａの表層に隣接する内層には電源層であり第１の電源領域である電源プレーン９１ａと、第１の電源領域である電源プレーン９１ａとは別の電源プレーン９２ａがスリット９３ａを介在して対向配設されている。このため、電源プレーン９２は半導体配線基板１に電源を供給するが、電源ブレーン９１は半導体配線基板１に電源を供給しないようになっている。
【００４９】
半導体配線基板１ａは、実装位置６２ａに実装され、半導体配線基板１ａのベタ領域１１ａは実装位置６１ａに実装されている。実装位置６２ａの右端下部付近の符号５９で示す部分には、ランド５５、短い信号パターン５６ａ、コンデンサ５７ａ、ビア５８ａとが設けられている。ランド５５から電源プレーン９１ａまではコンデンサ５７ａを経て導通している。
【００５０】
内層のスリット９３ａは、ランド５５とビア５８ａの間を通過して、半導体配線基板１ａのベタ領域１１ａの下方を通る位置に形成されている。
【００５１】
また、ランド５１は信号接続部２（図５）と接続され、ランド５３は信号接続部１４（図５）と接続され、図７の上方のランド５５は図５におけるベタ領域１１ａ右端下方の信号接続部１２ａとはんだボールで接続されている。
【００５２】
図６において、信号パターン５４は、ランド５３、信号接続部１４、半導体配線基板１ａのビア１６、信号層１８、及び信号層１８上の対応する不図示の信号パターンを経て半導体回路３に接続されている。
【００５３】
以上の構成において、多層プリント配線板９０ａの信号パターン５４から半導体配線基板１ａの信号層１８への信号経路に対する帰還電流経路７１ａは以下のようになる。
【００５４】
帰還電流経路７１ａは、電源プレーン９１ａから、図７の上方のビア５８ａを経てコンデンサ５７ａによって交流的に導通している信号パターン５６ａを通ってランド５５に至っている。さらに、帰還電流経路７１ａは、図７の右上のランド５５に対応する図５右下の信号接続部１２ａから、ベタ領域１１ａに入り信号パターン５４の直近を通って、ベタ領域１１ａの図５左下隅にあるビア１３ａから半導体配線基板１ａの電源層１７へ至っている。
【００５５】
なお、帰還電流経路は、図７の下方にも形成されている。電源プレーン９１ａから図７の下方のビア５８ａ、コンデンサ５７ａ、信号パターン５６ａを経てランド５５に至っている。さらに、図７の右下のランド５５に対応する図５右上の信号接続部１２ａから、ベタ領域１１ａ、信号パターン５４の直近、ベタ領域の左上隅のビア１３ａを経て電源層１７に至っている。
【００５６】
このようにして、プリント回路板２００ａは、多層プリント配線板９０ａの信号パターン５４から半導体配線基板１ａの信号層１８への経路の信号経路の直近に帰還電流経路７１ａが形成されている。さらに、プリント回路板２００ａは、信号パターン５４がスリット９３ａを跨ぐ範囲部分もベタ領域１１ａによりシールドされているので、ノイズ抑制の効果が損なわれないようになっている。
【００５７】
なお、以上の実施の形態では信号接続部は格子状配置であったが、これに限ることなく千鳥状でもよく、信号接続部相互の間隔が一定でない場合にも適用できる。
【００５８】
また、ベタ領域の配置は、半導体配線基板の４辺のうちの１辺のみに限られることなく、必要に応じて複数の辺に対して、あるいは複数の辺にわたっていてもよい。
【００５９】
さらに、ベタ領域の大きさも、１辺の全てでなく必要な部分のみに設けても良い。
【００６０】
また、スリットを形成する層は電源層に限られることなく、グラウンド層でも同様に実施でき、同様の効果を期待できる。
【００６１】
以上説明したプリント回路板２００，２００ａの特徴をまとめて説明する。
【００６２】
第１に、プリント回路板２００，２００ａは、半導体回路３を搭載し電源層１７あるいはグラウンド層を含む半導体配線基板１，１ａの、多層プリント配線板９０，９０ａへの信号接続部が形成された面に、ベタ領域１１，１１ａを設けてある。信号接続部は、符号（１２，１３ａ，１３ｂ，１４）（１２ａ、１３ａ，１３ｂ，１３ｃ，１４）で示してある。そして、ベタ領域１１，１１ａは、半導体配線基板１，１ａが有する電源層１７あるいはグラウンド層と導通されている。
【００６３】
このため、プリント回路板２００，２００ａは、半導体配線基板１，１ａの実装基板面側にシールド部材を形成することができる。
【００６４】
第２に、ベタ領域１１，１１ａは、信号接続部（１２，１３ａ，１３ｂ，１４）（１２ａ、１３ａ，１３ｂ，１３ｃ，１４）を囲んでいる。ベタ領域１１，１１ａは、信号接続部の一部（１２，１３ａ，１３ｂ）（１２ａ、１３ａ，１３ｂ，１３ｃ）と電気的に導通し、他の信号接続部１４とは絶縁されている。
【００６５】
このため、プリント回路板２００，２００ａは、半導体配線基板１，１ａの接続部直近までの電流帰還経路を形成することができる。
【００６６】
第３に、多層プリント配線板９０，９０ａには、多層プリント配線板９０，９０ａに内層された複数の電源プレーン９１，９２によって、スリット９３，９３ａが形成されている。スリット９３，９３ａは、上記第１、第２の半導体配線基板１，１ａのいずれか一方を多層プリント配線板９０，９０ａに実装したとき、ベタ領域１１，１１ａに覆われる位置にある。
【００６７】
このため、プリント回路板２００，２００ａは、半導体配線基板のベタ領域が多層プリント配線板のスリット９３，９３ａをシールドすることができ、スリット９３，９３ａからのノイズを抑制することができる。
【００６８】
第４に、多層プリント配線板のスリットを形成している電源プレーン９１，９１ａあるいは９２、９２ａのうち、半導体配線基板が実装される位置に近い９２あるいは９２ａが、半導体配線基板の対応する電源層１７に導通している。そして、スリットを挟んで対向する他方の電源プレーン９１あるいは９１ａは、容量部材を介して前記半導体配線基板と導通する電源層と交流的に導通している。
【００６９】
このため、多層プリント配線板のスリット跨ぐ信号パターンの電流帰還経路を、多層プリント配線板から半導体配線基板にわたって形成でき、かつ、信号パターンがスリットを跨ぐ部分でもシールド形態を形成することができる。
【００７０】
第５に、コンデンサ５７，５７ａは、コンデンサ５７，５７ａに接続される半導体配線基板１，１ａの信号接続部１２の直近に配置されている。
【００７１】
このため、プリント回路板は、多層プリント配線板のスリット９３，９３ａを跨ぐ信号パターンの電流帰還経路を、多層プリント配線板から半導体配線基板に渡っての信号経路の直近に形成することができて、伝送特性の確保とノイズ抑制を両立することができる。
【図面の簡単な説明】
【００７２】
【図１】本発明の第１の実施形態における半導体配線基板を、多層プリント配線板への信号接続部を有する側から見た図である。
【図２】図１の半導体配線基板を、図１の下端側から見た図である。
【図３】多層プリント配線板の半導体配線基板が実装される付近の平面図である。
【図４】多層プリント配線板に半導体配線基板が実装された状態を、図３の下端側から見た図であり、一部を断面で示してある。
【図５】本発明の第２の実施形態における半導体配線基板を、多層プリント配線板への信号接続部を有する側から見た図である。
【図６】図５の半導体配線基板を、図５の下端側から見た図である。
【図７】多層プリント配線板の半導体配線基板が実装される付近の平面図である。
【図８】多層プリント配線板に半導体配線基板が実装された状態を、図８の下端側から見た図であり、一部を断面で示してある。
【符号の説明】
【００７３】
２００      第１実施形態のプリント回路板
１      半導体配線基板（半導体パッケージ）
３      半導体回路
１１      ベタ領域（第２の電源領域）
１２      信号接続部
１３ａ，１３ｂ      ビア
１４      信号接続部
１７      電源層（半導体パッケージの電源領域）
５５      ランド
５４      信号パターン（第２の電源パターン）
５６      信号パターン（第１の電源パターン）
５７      コンデンサ（容量部材）
５８      ビア
９０      多層プリント配線板
９１      電源ブレーン（電源層、第１の電源領域）
９２      電源ブレーン（電源層、第２の電源領域）
９３      スリット
２００ａ    第２実施形態のプリント回路板
１ａ    半導体配線基板（半導体パッケージ）
１１ａ    ベタ領域（第２の電源領域）
１２ａ    信号接続部
１３ａ，１３ｂ，１３ｃ      ビア
５６ａ    信号パターン（第１の電源パターン）
５７ａ    コンデンサ（容量部材）
５８ａ    ビア
９０ａ    多層プリント配線板
９１ａ    電源ブレーン（電源層、第１の電源領域）
９２ａ    電源ブレーン（電源層、第２の電源領域）
９３ａ    スリット
【図１】
2009295848.tif 000003
【図２】
2009295848.tif 000004
【図３】
2009295848.tif 000005
【図４】
2009295848.tif 000006
【図５】
2009295848.tif 000007
【図６】
2009295848.tif 000008
【図７】
2009295848.tif 000009
【図８】
2009295848.tif 000010