(57)【要約】【課題】活性層近傍のクラッド層にクラックが発生するのを抑制することが可能な半導体レーザ素子およびその製造方法を提供する。【解決手段】この半導体レーザ素子１００は、第１半導体素子部１２０と、第１半導体素子部に接合される支持基板１０とを備え、第１半導体素子部１２０は、共振器と、共振器の延びる第１の方向（Ｂ方向）と交差する第２の方向（Ａ方向）において第１の幅を有する第１領域２２ａと、第２の方向において第１領域上に形成される第１の幅よりも小さい第２の幅を有する第２領域２２ｂとを有する第１導電型の第１クラッド層２２と、第１クラッド層の第２領域上に形成される第１活性層２３および第２導電型の第２クラッド層２４とを備える。【選択図】図２
2009231820.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体素子部と、前記第１半導体素子部に接合される支持基板とを備え、
前記第１半導体素子部は、
共振器と、
前記共振器の延びる第１の方向と交差する第２の方向において第１の幅を有する第１領域と、前記第２の方向において前記第１領域上に形成される前記第１の幅よりも小さい第２の幅を有する第２領域とを有する第１導電型の第１クラッド層と、
前記第１クラッド層の前記第２領域上に形成される第１活性層および第２導電型の第２クラッド層とを備える、半導体レーザ素子。
【請求項２】
前記第２クラッド層は、平坦部と、前記平坦部に形成され前記第２の幅よりも小さい第３の幅を有する凸部とを有する、請求項１に記載の半導体レーザ素子。
【請求項３】
前記凸部は、複数形成され、
前記複数の凸部に対応する前記第１活性層の部分が夫々、前記第１半導体素子部の光導波路となる、請求項２に記載の半導体レーザ素子。
【請求項４】
前記共振器の端面近傍において、前記第２領域の幅が前記第２の幅よりも小さい第４の幅を有する、請求項１〜３のいずれか１項に記載の半導体レーザ素子。
【請求項５】
前記支持基板に、第２活性層を有する第２半導体素子部が形成されている、請求項１〜４のいずれか１項に記載の半導体レーザ素子。
【請求項６】
成長用基板上に、第１導電型の第１クラッド層、活性層および第２導電型の第２クラッド層を成長させる工程と、
前記第１クラッド層を、第１の幅を有する第１領域と該第１の領域上に前記第１の幅よりも小さい第２の幅を有する第２領域とを有するように形成する工程と、
前記成長用基板上の前記第２クラッド層側に支持基板を接合する工程とを備える、半導体レーザ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ素子およびその製造方法に関し、特に、半導体レーザ素子部が支持基板に接合された半導体レーザ素子およびその製造方法に関する。
【背景技術】
【０００２】
従来、窒化物系半導体は、大きなバンドギャップや高い熱的安定性を有するとともに、半導体層を結晶成長させる際の組成を調節することにより、バンドギャップ幅が制御可能である。したがって、窒化物系半導体は、レーザ発光素子や高温になるデバイスをはじめとして、さまざまな半導体装置への適用が可能な材料として期待されている。特に、大容量光ディスクに対応するピックアップ用光源として、窒化物系半導体を用いたレーザ発光素子の実用化が進められている。
【０００３】
また、窒化物系半導体をレーザ発光素子として用いる場合、共振器面を劈開により形成する際に、サファイア基板などの硬くて劈開が困難な成長用基板については、成長用基板の裏面を研磨することにより基板の厚みを小さくした上で劈開を行う方法が用いられる。しかし、成長用基板を研磨する工程が必要であることに加えて、研磨時の熱膨張作用や、研磨後の半導体層内部における残留応力などにより、レーザ発光素子の量産性が必ずしも良好ではなかった。
【０００４】
そこで、近年では、成長用基板側に形成された窒化物系半導体層を、成長用基板の材質よりも柔らかい材質からなる支持基板側に貼り替えることにより形成されるレーザ発光素子が提案されている（たとえば、特許文献１参照）。
【０００５】
上記特許文献１には、成長用基板としてのサファイア基板上に形成された半導体レーザ素子層をサファイア基板から剥離するとともに、Ｃｕ−Ｗからなる支持基板側に貼り替えることによって形成される半導体レーザ素子およびその製造方法が開示されている。この特許文献１に記載の半導体レーザ素子では、半導体レーザ素子層が、所定の幅を有するｎ型クラッド層上にｎ型クラッド層の幅よりも小さな幅を有する活性層およびｐ型クラッド層などが積層されるとともに、ｐ型クラッド層の上部領域にリッジを有するように構成されている。そして、ｐ型クラッド層の上面側が、半田層を介して支持基板側に接合されている。
【０００６】
ここで、成長用基板が所定の方向に延びるストライプ状の欠陥集中領域を有する場合、欠陥集中領域が存在する領域と存在しない領域とでは半導体層の結晶成長の状態が異なる。すなわち、半導体層は欠陥集中領域が存在しない領域上では正常に結晶成長する一方、欠陥集中領域の存在する領域の近傍では異常成長を起こす。したがって、欠陥集中領域近傍に成長する半導体層の厚みは、欠陥集中領域が存在しない領域近傍に成長した半導体層の厚みよりも大きくなるので、結晶成長後の半導体層は平坦性が失われる。また、通常、欠陥集中領域を有する基板上に半導体レーザ素子層を形成する場合、光導波路は、欠陥集中領域の少ない領域上に延びるように形成される。したがって、光導波路以外の領域（たとえばレーザ素子の幅方向の側端部領域など）に基板の欠陥集中領域が配置されるために、光導波路以外の領域には半導体層がより厚く成長する。この状態で、所定の圧力下で半導体層側と支持基板側とを貼り合わせた場合、欠陥集中領域近傍に成長する厚みの大きい部分が基板表面に当接することに起因して半導体層に反り変形や内部応力などが発生する。この結果、光導波路を含む半導体層内部にクラックが発生して素子不良の原因となる。このため、貼り替え型の半導体レーザ素子では、素子貼り替え時の半導体層内部において、活性層のみならずクラッド層にも発生しやすいクラックのさらなる低減が求められている。
【０００７】
しかしながら、上記特許文献１に提案された従来の半導体レーザ素子およびその製造方法では、たとえば、欠陥集中領域を有する成長用基板を用いて半導体レーザ素子層を形成した場合、光導波路を構成するｐ型クラッド層および活性層の幅よりも下部のｎ型クラッド層の幅が大きい（幅が広い）ので、半導体レーザ素子層を支持基板へ貼り替える際に、レーザ素子の幅方向の側端部領域などの欠陥集中領域近傍に異常成長した半導体層を起点として発生したクラックが、活性層および活性層上部のｐ型クラッド層に入るのが抑制される一方、このクラックが活性層近傍のｎ型クラッド層に発生しやすいという問題点がある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−１０３４６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、活性層近傍のクラッド層にクラックが発生するのを抑制することが可能な半導体レーザ素子およびその製造方法を提供することである。
【課題を解決するための手段】
【００１０】
この発明の第１の局面による半導体レーザ素子は、第１半導体素子部と、第１半導体素子部に接合される支持基板とを備え、第１半導体素子部は、共振器と、共振器の延びる第１の方向と交差する第２の方向において第１の幅を有する第１領域と、第２の方向において第１領域上に形成される第１の幅よりも小さい第２の幅を有する第２領域とを有する第１導電型の第１クラッド層と、第１クラッド層の第２領域上に形成される第１活性層および第２導電型の第２クラッド層とを備える。
【００１１】
この発明の第１の局面による半導体レーザ素子では、上記のように、第１半導体素子部が、第２の方向において第１の幅を有する第１領域と第１領域上に形成される第１の幅よりも小さい第２の幅を有する第２領域とを有する第１導電型の第１クラッド層と、第１クラッド層の第２領域上に形成される活性層および第２導電型の第２クラッド層とを備えることによって、第２領域が形成された第１クラッド層の領域は、第２領域の分だけ第２領域が形成されていない第１クラッド層の領域よりも第１クラッドの膜みが大きくなる。このため、第２領域が形成されていない第１クラッド層の領域から第２領域が形成された第１クラッド層の領域へクラックが伝播するためには大きな力が必要となり、クラックの伝播が抑制される。これにより、第１半導体素子部に支持基板を接合した構造の半導体レーザ素子において、活性層近傍の第１クラッド層の領域である第２領域に第１クラッド層の他の領域からクラックが伝播することを抑制することができる。
【００１２】
上記第１の局面による半導体レーザ素子において、好ましくは、第２クラッド層は、平坦部と、平坦部に形成され第２の幅よりも小さい第３の幅を有する凸部とを有する。このように構成すれば、第３の幅を有する凸部によって、共振器の延びる第１の方向に延びる光導波路を容易に形成することができる。
【００１３】
上記凸部を有する構成において、好ましくは、凸部は、複数形成され、複数の凸部に対応する第１活性層の部分が夫々、第１半導体素子部の光導波路となる。このように構成すれば、第１活性層がクラックの伝播から保護された状態で、１つの第１活性層に複数の発光点（光導波路）を有する第１半導体素子部を容易に形成することができる。
【００１４】
上記第１の局面による半導体レーザ素子において、好ましくは、第１領域と第２領域とにより第１クラッド層に段差部が形成され、段差部は、第１の方向に沿って延びるように形成されている。このように構成すれば、光導波路の延びる方向に延びる段差部によって、第１クラッド層の活性層近傍の第２領域にクラックが発生するのを共振器方向（光導波路の延びる方向）の全ての領域にわたって抑制することができる。また、特に、劈開面近傍では、第１領域の幅が大きい（第２領域の幅が第１領域よりも小さい）ことにより、レーザ素子の幅方向（第２の方向）に発生する歪みを低減することができる。
【００１５】
上記段差部が第１の方向に沿って延びる構成において、好ましくは、第２領域は、第１領域の両端部を除く領域に形成されている。このように構成すれば、製造プロセスにおいて、第１半導体素子部の幅方向の両側端部側においてクラックが発生した場合でも、両側端部を除く領域上に形成された第２領域にまでクラックを伝播させにくくすることができる。
【００１６】
上記第１の局面による半導体レーザ素子において、好ましくは、共振器の端面近傍において、第２領域の幅が第２の幅よりも小さい第４の幅を有する。このように構成すれば、共振器の端面近傍における第１半導体素子部の第２の方向の断面積が、共振器の内部における第１半導体素子部の第２の方向の断面積よりも小さくなるので、製造プロセスの際の第１半導体素子部のバー状劈開を容易に行うことができる。
【００１７】
上記第１の局面による半導体レーザ素子において、好ましくは、第２の方向における第１活性層および第２クラッド層の幅は、第２の幅と同じである。このように構成すれば、第１半導体素子部の第１活性層の幅と等しい幅まで第１クラッド層の第２領域の幅を小さくすることができるので、クラックと第２領域との距離を大きくできる分、第２領域へのクラックの伝播をより抑制することができる。
【００１８】
上記第１の局面による半導体レーザ素子において、好ましくは、第１クラッド層の第２領域は複数形成されている。このように構成すれば、複数の発光部を有する素子においても、クラックが活性層近傍のクラッド層に伝播するのが同様に抑制される。これにより、クラックの発生が抑制された複数の発光部を有する第１半導体素子部を容易に形成することができる。
【００１９】
上記第１の局面による半導体レーザ素子において、好ましくは、第１領域の幅は、支持基板の幅よりも小さい。このように構成すれば、第１半導体素子部に干渉することなく第１半導体素子部の第２の方向の幅よりも大きな幅を有する支持基板のみをダイシングすることによって、半導体レーザ素子のチップ化を容易に行うことができる。
【００２０】
上記第１の局面による半導体レーザ素子において、好ましくは、半導体素子部は、第１の領域の側面を覆う絶縁膜をさらに含む。このように構成すれば、製造プロセス上、半導体層上に電極層を形成する際や、レーザ光の照射などにより成長用基板を半導体素子部から剥離する際などに発生する付着物が、絶縁膜により半導体素子部の表面に付着するのを容易に抑制することができる。
【００２１】
上記第１の局面による半導体レーザ素子において、好ましくは、支持基板に、第２活性層を有する第２半導体素子部が形成されている。このように構成すれば、クラックの発生が抑制された第１半導体素子部を第２半導体素子部が形成された基板（支持基板）に接合して、多波長半導体レーザ素子を容易に形成することができる。
【００２２】
上記第１の局面による半導体レーザ素子において、好ましくは、第１半導体素子部は、第２クラッド層側が支持基板に接合されている。このように構成すれば、第１活性層にクラックが発生しにくい状態で、貼り替え型の半導体レーザ素子を形成することができる。
【００２３】
上記第１の局面による半導体レーザ素子において、好ましくは、第１半導体素子部と支持基板とは、融着層を介して接合される。このように構成すれば、第１半導体素子部をジャンクションダウン方式などにより支持基板に容易に接合することができる。
【００２４】
この発明の第２の局面による半導体レーザ素子の製造プロセスは、成長用基板上に第１導電型の第１クラッド層、活性層および第２導電型の第２クラッド層を成長させる工程と、第１クラッド層を、第１の幅を有する第１領域と第１領域上に第１の幅よりも小さい第２の幅を有する第２領域とを有するように形成する工程と、成長用基板上の第２クラッド層側に支持基板を接合する工程とを備える。
【００２５】
この発明の第２の局面による半導体レーザ素子の製造プロセスでは、上記のように、第１クラッド層を、第１の幅を有する第１領域と第１領域上に第１の幅よりも小さい第２の幅を有する第２領域とを有するように形成する工程を備えることによって、第２領域が形成された第１クラッド層の領域は、第２領域の分だけ第２領域が形成されていない第１クラッド層の領域よりも第１クラッド層の膜みが大きくなる。このため、第２領域が形成されていない第１クラッド層の領域から第２領域が形成された第１クラッド層の領域へクラックが伝播するためには大きな力が必要となり、クラックの伝播が抑制される。これにより、成長基板の第２クラッド層側に支持基板を接合する工程の際に、活性層近傍の第１クラッド層の領域である第２領域に第１クラッド層の他の領域からクラックが伝播することを抑制することができる。
【００２６】
上記第２の局面による半導体レーザ素子の製造プロセスにおいて、好ましくは、成長用基板を除去する工程をさらに備える。このように構成すれば、活性層を含む半導体層が支持基板側に貼り替えられた半導体レーザ素子が得られるので、上記工程にて除去された成長用基板を、別な半導体レーザ素子を形成するための基板として再利用することができる。
【００２７】
上記第２の局面による半導体レーザ素子の製造プロセスにおいて、好ましくは、成長用基板は、ストライプ状の欠陥集中領域を有する。このように構成すれば、ストライプ状の欠陥集中領域を避けて、光導波路を半導体層に形成できるので、光導波路が形成される半導体層をクラックや欠陥の少ない層とすることができる。
【００２８】
上記第２の局面による半導体レーザ素子の製造プロセスにおいて、好ましくは、欠陥集中領域の少なくとも一部において、第１クラッド層、活性層および第２クラッド層を除去する工程をさらに備える。このように構成すれば、成長用基板の欠陥集中領域近傍に厚みを増すように異常成長した半導体層の部分が除去されるので、光導波路が形成される半導体層に一定の平坦性が得られる。これにより、支持基板と成長用基板上の第２クラッド層側とを貼り合わせて接合する際、半導体層の厚みの差に起因した反り変形や内部応力などを発生させることなく接合させることができる。この結果、半導体層の厚みの差に起因して半導体層内部にクラックが発生するのを抑制することができる。
【００２９】
上記第２の局面による半導体レーザ素子の製造プロセスにおいて、好ましくは、第１クラッド層が第１領域と第２領域とを有するように形成する工程の後に、平坦部と、平坦部に形成され第２の幅よりも小さい第３の幅を有する凸部とを第２クラッド層に形成する工程をさらに備える。このように構成すれば、第３の幅を有する凸部によって、共振器の延びる第１の方向に延びる光導波路を容易に形成することができる。
【００３０】
上記凸部を第２クラッド層に形成する工程を備える構成において、好ましくは、第２クラッド層に凸部を形成する工程は、複数の凸部を第２クラッド層に形成する工程を備える。このように構成すれば、第１活性層がクラックの伝播から保護された状態で、１つの第１活性層に複数の発光点（光導波路）を有する第１半導体素子部を容易に形成することができる。
【００３１】
上記第２の局面による半導体レーザ素子の製造プロセスにおいて、好ましくは、第１クラッド層を成長させる工程は、成長用基板上に、剥離層を介して第１クラッド層を成長させる工程を備える。このように構成すれば、支持基板に接合された半導体層から成長用基板を除去する際、剥離層の部分で成長用基板を第１クラッド層から容易に剥離することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１実施形態の半導体レーザ素子の構造を説明するための、半導体レーザ素子の共振器方向に沿った面における断面図である。
【図２】図１の２００−２００線に沿った断面図である。
【図３】図１に示した半導体レーザ素子の共振器端面における断面図である。
【図４】図１に示した第１実施形態の半導体レーザ素子の製造プロセスを説明するための断面図である。
【図５】図１に示した第１実施形態の半導体レーザ素子の製造プロセスを説明するための断面図である。
【図６】図１に示した第１実施形態の半導体レーザ素子の製造プロセスを説明するための断面図である。
【図７】図１に示した第１実施形態の半導体レーザ素子の製造プロセスを説明するための平面図である。
【図８】図１に示した第１実施形態の半導体レーザ素子の製造プロセスを説明するための断面図である。
【図９】図１に示した第１実施形態の半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１０】図１に示した第１実施形態の半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１１】図１に示した第１実施形態の半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１２】図１に示した第１実施形態の半導体レーザ素子の製造プロセスを説明するための平面図である。
【図１３】図１に示した第１実施形態の半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１４】本発明の第１実施形態の変形例の半導体レーザ素子の構造を説明するための共振器端面における断面図である。
【図１５】図１４に示した第１実施形態の変形例の半導体レーザ素子の構造および製造プロセスを説明するための平面図である。
【図１６】図１４に示した第１実施形態の変形例の半導体レーザ素子の構造および製造プロセスを説明するための平面図である。
【図１７】本発明の第２実施形態の半導体レーザ素子の構造を示した断面図である。
【図１８】図１７に示した第２実施形態の半導体レーザ素子の構造および製造プロセスを説明するための断面図である。
【図１９】図１７に示した第２実施形態の半導体レーザ素子の構造および製造プロセスを説明するための平面図である。
【図２０】本発明の第２実施形態の変形例の半導体レーザ素子の構造を示した断面図である。
【図２１】本発明の第３実施形態の半導体レーザ素子の構造を示した断面図である。
【図２２】図２１に示した第３実施形態の半導体レーザ素子の構造および製造プロセスを説明するための平面図である。
【図２３】本発明の第３実施形態の第１変形例の半導体レーザ素子の構造を示した断面図である。
【図２４】本発明の第３実施形態の第２変形例の半導体レーザ素子の構造を示した断面図である。
【図２５】本発明の第３実施形態の第３変形例の半導体レーザ素子の構造を示した断面図である。
【図２６】本発明の第４実施形態の半導体レーザ素子の構造を示した断面図である。
【図２７】図２６に示した第４実施形態の半導体レーザ素子の構造を示した平面図である。
【発明を実施するための形態】
【００３３】
以下、本発明の実施形態を図面に基づいて説明する。
【００３４】
（第１実施形態）
まず、図１〜図３を参照して、第１実施形態の半導体レーザ素子１００の構造について説明する。
【００３５】
第１実施形態の半導体レーザ素子１００では、図１に示すように、約１００μｍの厚みを有するｐ型Ｇｅ基板１０に、約５μｍの厚みを有する半導体レーザ素子部２０が、融着層４０を介してジャンクションダウン方式で接合された構造を有している。なお、ｐ型Ｇｅ基板１０および半導体レーザ素子部２０は、それぞれ、本発明の「支持基板」および「第１半導体素子部」の一例である。また、半導体レーザ素子部２０は、約４００ｎｍ帯の発振波長を有するＧａＮ系半導体層により構成されている。
【００３６】
また、半導体レーザ素子１００は、図１に示すように、共振器長（Ｂ方向の長さ）が、約４００μｍを有するとともに、共振器方向（Ｂ方向）の両側端部に、ｐ型Ｇｅ基板１０の主表面に対して略垂直な光出射面２０ａおよび光反射面２０ｂがそれぞれ形成されている。なお、本発明において、光出射面２０ａは、光出射側および光反射側のそれぞれの共振器端面から出射されるレーザ光強度の大小関係により区別される。すなわち、相対的にレーザ光の出射強度の大きい側が光出射面２０ａであり、相対的にレーザ光の出射強度の小さい側が光反射面２０ｂである。また、半導体レーザ素子１００の光出射面２０ａおよび光反射面２０ｂには、製造プロセスにおける端面コート処理により、ＡｌＮ膜やＡｌ２Ｏ３膜などからなる誘電体多層膜（図示せず）が、それぞれ形成されている。
【００３７】
また、半導体レーザ素子部２０は、図２に示すように、ｎ型コンタクト層２１の上面上に、ｎ型ＡｌＧａＮからなるｎ型クラッド層２２が形成されている。また、ｎ型クラッド層２２上には、ＧａＩｎＮからなるＭＱＷ構造を有する活性層２３が形成されている。この活性層２３は、２つのアンドープＧａＮからなる障壁層（図示せず）と、３つのアンドープＩｎ０．１Ｇａ０．９Ｎからなる井戸層（図示せず）とが交互に積層された構造を有する。また、活性層２３上には、平坦部２４ａと、平坦部２４ａの略中央部から上方（矢印Ｃ２方向）に突出するとともに約２μｍの幅でＢ方向（図１参照）に延びる凸部２４ｂとを有するｐ型ＡｌＧａＮからなるｐ型クラッド層２４が形成されている。なお、ｎ型クラッド層２２およびｐ型クラッド層２４は、それぞれ、本発明の「第１導電型の第１クラッド層」および「第２導電型の第２クラッド層」の一例であり、活性層２３は、本発明の「第１活性層」の一例である。
【００３８】
ここで、第１実施形態では、図２に示すように、ｎ型クラッド層２２は、Ａ方向に約３４０μｍの幅を有する領域２２ａと、領域２２ａ上に形成されるとともに領域２２ａよりも狭く、Ａ方向に約２００μｍの幅を有する領域２２ｂとを有するように形成されている。これにより、ｎ型クラッド層２２には、領域２２ａの上面と領域２２ｂの側面とによって段差部２２ｃが形成されている。なお、図２では、領域２２ａと領域２２ｂとを区別するために、領域２２ａと領域２２ｂとの間に破線を付して示している。また、領域２２ｂは、領域２２ａのＡ方向の両側端部から実質的に等しい距離（約７０μｍ）だけ中央部寄りに形成されている。また、活性層２３およびｐ型クラッド層２４は、ｎ型クラッド層２２の領域２２ｂと実質的に同じ幅（約２００μｍ）を有するようにｎ型クラッド層２２の領域２２ｂ上に形成されている。なお、領域２２ａおよび領域２２ｂは、それぞれ、本発明の「第１領域」および「第２領域」の一例である。
【００３９】
また、図２に示すように、ｐ型クラッド層２４の凸部上には、アンドープＩｎ０．０５Ｇａ０．９５Ｎからなるｐ側コンタクト層２５と、ｐ側コンタクト層２５から近い順に約３ｎｍの厚みを有するＰｄ層と約１０ｎｍの厚みを有するＡｕ層とからなるｐ側オーミック電極２６とが形成されている。第１実施形態では、ｐ型クラッド層２４の凸部２４ｂ、ｐ側コンタクト層２５およびｐ側オーミック電極２６とによって、半導体レーザ素子部２０の共振器方向にストライプ状（細長状）に延びる光導波路としてのリッジ２０ｃが構成されている。また、リッジ２０ｃは、半導体レーザ素子部２０のＡ方向の両側端部からそれぞれ等しい距離（約１７０μｍ）である半導体レーザ素子部２０の略中央部に形成されている。
【００４０】
また、第１実施形態では、ｎ型クラッド層２２の段差部２２ｃは、リッジ２０ｃの延びる方向（図１のＢ方向）に沿って延びるように形成されている。また、段差部２２ｃは、図２に示すように、ｎ型クラッド層２２の領域２２ｂの上方領域（活性層２３およびｐ型クラッド層２４）をＡ方向の両側から挟み込むように形成されている。これにより、領域２２ｂ（活性層２３およびｐ型クラッド層２４を含む）は、領域２２ａのＡ方向の側端部を除く領域に形成されている。
【００４１】
なお、半導体レーザ素子部２０は、後述する製造プロセスにおいて、予めｎ型ＧａＮ基板５０（図４参照）の上面上に、有機金属気相成長（ＭＯＣＶＤ）法により、厚さ約２０ｎｍを有するバッファ層５１（図４参照）と、厚さ約３００ｎｍを有するＩｎＧａＮ剥離層５２（図４参照）とが形成された後に、上述のｎ型コンタクト層２１などの窒化物系半導体層が積層されることによって形成されている。なお、ｎ型ＧａＮ基板５０およびＩｎＧａＮ剥離層５２は、それぞれ、本発明の「成長用基板」および「剥離層」の一例である。
【００４２】
また、第１実施形態では、図２に示すように、ｐ型クラッド層２４の凸部２４ｂを除く平坦部２４ａの上面およびリッジ２０ｃ（凸部２４ｂを含む）の両側面を覆うように、約０．５μｍの厚みを有するＳｉＯ２からなる絶縁膜２７が形成されている。また、絶縁膜２７は、活性層２３、ｎ型クラッド層２２の段差部２２ｃを含む側面およびｎ型コンタクト層２１の側面を覆うように形成されている。また、絶縁膜２７は、図１に示すように、Ｂ方向にもｎ型クラッド層２２のおよびｎ型コンタクト層２１の表面（上面側および下面側）をそれぞれ覆うように形成されている。
【００４３】
また、図２に示すように、ｐ側オーミック電極２６の上面および絶縁膜２７の上面に沿って、ｐ側オーミック電極２６側から近い順に、約３０ｎｍの厚みを有するＴｉ層と約１００ｎｍの厚みを有するＰｄ層と約３００ｎｍの厚みを有するＡｕ層とからなるｐ側パッド電極２８が形成されている。
【００４４】
また、ｐ型Ｇｅ基板１０の下面上には、ｐ型Ｇｅ基板１０側から近い順に、約１５０ｎｍの厚みを有するＮｉ層および約３００ｎｍの厚みを有するＡｕ層からなるオーミック電極２９が形成されている。また、ｐ型Ｇｅ基板１０の上面上には、ｐ型Ｇｅ基板１０側から近い順に、約１００ｎｍの厚みを有するＮｉ層および約３００ｎｍの厚みを有するＡｕ層からなるアノード３０が形成されている。そして、ｐ側パッド電極２８とオーミック電極２９とが融着層４０を介して接合されている。
【００４５】
また、ｎ型コンタクト層２１の下面上には、ｎ型コンタクト層２１側から近い順に、約６ｎｍの厚みを有するＡｌ層と約１０ｎｍの厚みを有するＰｄ層と約３００ｎｍの厚みを有するＡｕ層とからなるカソード３１が形成されている。そして、ｎ型コンタクト層２１の下面上のうち、カソード３１が形成されている領域以外の部分には、ＳｉＯ２からなる絶縁膜２７が形成されている。
【００４６】
また、第１実施形態では、半導体レーザ素子部２０は、図１に示す共振器端面（光出射面２０ａおよび光反射面２０ｂ）において、共振器方向の内部における断面形状（図２参照）とは異なる断面形状を有する。具体的には、図３に示すように、光出射面２０ａおよび光反射面２０ｂにおいて、ｎ型クラッド層２２は、Ａ方向に約３４０μｍの幅を有する領域２２ａと、Ａ方向に約６０μｍの幅を有する領域２２ｂとを有するように形成されている。また、活性層２３およびｐ型クラッド層２４は、ｎ型クラッド層２２の領域２２ｂと実質的に同じ幅（約６０μｍ）を有するようにｎ型クラッド層２２の領域２２ｂ上に形成されている。すなわち、半導体レーザ素子部２０は、共振器端面における領域２２ｂの幅が、共振器方向の内部における領域２２ｂの幅よりも小さくなるように形成されている。これにより、製造プロセスにおける半導体レーザ素子部２０のバー状劈開をより容易に行うことが可能となる。
【００４７】
また、第１実施形態では、図２および図３に示すように、半導体レーザ素子部２０は、半導体レーザ素子部２０のＡ方向の幅（約３４０μｍ）が、ｐ型Ｇｅ基板１０のＡ方向の幅よりも小さくなるように形成されている。
【００４８】
また、図１および図３に示すように、共振器端面（光出射面２０ａおよび光反射面２０ｂ）近傍には、融着層４０が形成されていない空隙が設けられている。これにより、製造プロセスにおいて、支持基板の劈開性の影響を受けることなく半導体レーザ素子部２０を劈開することが可能となる。
【００４９】
次に、図１、図２および図４〜図１３を参照して、第１実施形態の半導体レーザ素子１００の製造プロセスについて説明する。
【００５０】
まず、図４に示すように、ＭＯＣＶＤ法により、ｎ型ＧａＮ基板５０の上面上に、バッファ層５１を厚さ約２０ｎｍにて形成するとともに、ＩｎＧａＮ剥離層５２を厚さ約３００ｎｍにて形成する。そして、ＩｎＧａＮ剥離層５２上に、約５×１０１８ｃｍ−３のＳｉがドープされた約５×１０１８ｃｍ−３のキャリア濃度を有するｎ型コンタクト層２１を厚さ約５μｍにて形成するとともに、約５×１０１８ｃｍ−３のＳｉがドープされた約５×１０１８ｃｍ−３のキャリア濃度を有するＡｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層２２を厚さ約４００ｎｍにて順次形成する。
【００５１】
また、ｎ型クラッド層２２上に、約５ｎｍの厚みを有するとともに約５×１０１８ｃｍ−３のＳｉがドープされた約５×１０１８ｃｍ−３のキャリア濃度を有するＡｌ０．１６Ｇａ０．８４Ｎからなるｎ型キャリアブロック層と、約１００ｎｍの厚みを有するとともにＳｉがドープされたＧａＮからなるｎ型光ガイド層と、約２０ｎｍの厚みを有するとともにＩｎ０．０２Ｇａ０．９８Ｎからなる４つの障壁層と約３ｎｍの厚みを有するとともにＩｎ０．１５Ｇａ０．８５Ｎからなる３つの量子井戸層とが交互に積層された多重量子井戸（ＭＱＷ）活性層と、約１００ｎｍの厚みを有するとともに約４×１０１９ｃｍ−３のＭｇがドープされたＧａＮからなるｐ型光ガイド層と、約２０ｎｍの厚みを有するとともに約４×１０１９ｃｍ−３のＭｇがドープされたＡｌ０．１６Ｇａ０．８４Ｎからなるｐ型キャップ層とを順次積層することによって、約３１０ｎｍの合計厚みを有する活性層２３を形成する。そして、活性層２３の障壁層上に、約４００ｎｍの厚み（リッジ２０ｃでの厚み）を有するとともに約４×１０１９ｃｍ−３のＭｇがドープされた約５×１０１７ｃｍ−３のキャリア濃度を有するＡｌ０．０７Ｇａ０．９３Ｎからなるｐ型クラッド層２４を形成するとともに、約１０ｎｍの厚みを有するとともに約４×１０１９ｃｍ−３のＭｇがドープされた約５×１０１７ｃｍ−３のキャリア濃度を有するＩｎ０．０２Ｇａ０．９８Ｎからなるｐ側コンタクト層２５を順次形成する。
【００５２】
ここで、第１実施形態では、成長用基板として、矢印Ｂ方向（図１参照）に延びるとともに、矢印Ａ方向（図４参照）に約４００μｍの間隔でストライプ状に配置される結晶欠陥の多い欠陥集中領域５０ａが複数設けられたｎ型ＧａＮ基板５０を用いる。なお、ｎ型ＧａＮ基板５０は、所定の領域（欠陥集中領域５０ａ）に結晶欠陥を集中して形成することにより、欠陥集中領域５０ａ以外の広い領域の結晶欠陥を低減させた基板である。これにより、図４に示すように、半導体層には、ｎ型ＧａＮ基板５０の欠陥集中領域５０ａが設けられた領域の両側の上面上に盛り上がるように結晶成長する領域４０ａと、欠陥集中領域５０ａ以外の領域の上面上に結晶成長する平坦な領域４０ｂ（リッジ２０ｃ（図２参照）の近傍領域を含む）とが形成される。なお、領域４０ａは、本発明の「欠陥集中領域」の一例である。
【００５３】
また、第１実施形態では、図５に示すように、半導体層（ｐ側コンタクト層２５上）の領域４０ｂに対応する領域に、所定の厚みを有するようにＳｉＯ２などからなるマスク４１を形成する。そして、Ｃｌ２などによる反応性イオンエッチングなどのドライエッチングを用いて、Ｂ方向（図２参照）に延びるマスク４１をマスクとして、ｐ側コンタクト層２５からｎ型ＧａＮ基板５０の方向（Ｃ１方向）に向かって所定の領域をエッチングする。これにより、半導体層から結晶欠陥の多い領域４０ａが除去されて、Ｂ方向（図１参照）にストライプ状に延びる溝部４２が形成される。なお、上記工程を備えることによって、リッジ２０ｃ（図２参照）が形成される領域の半導体層に一定の平坦性が得られる。したがって、後述する支持基板の接合工程の際、半導体層の厚みの差に起因した反り変形や内部応力などを発生させることなく接合させることができるので、半導体層の厚みの差に起因して半導体層にクラックが発生するのを抑制することができる。
【００５４】
なお、図５に示す状態で、ｎ型クラッド層２２を含む半導体層は、Ａ方向に約３４０μｍの幅を有するように形成される。その後、フッ化水素酸などによるウェットエッチングにより、マスク４１を除去する。
【００５５】
また、第１実施形態では、図６に示すように、半導体層（ｐ側コンタクト層２５上）の領域４０ｂに対応する領域と、溝部４２上とに、ＳｉＯ２などからなるマスク４３を所定の厚さだけ形成する。そして、Ｃｌ２などによる反応性イオンエッチングなどのドライエッチングを用いて、Ｂ方向（図２参照）に延びるマスク４３をマスクとして、ｐ側コンタクト層２５からｎ型ＧａＮ基板５０に向かって所定の領域をエッチングする。これにより、図６に示すように、ｎ型クラッド層２２に約３４０μｍの幅を有する領域２２ａよりも小さな約２００μｍの幅を有する領域２２ｂが形成される。なお、図６では、領域２２ａと領域２２ｂとを区別するために、領域２２ａと領域２２ｂとの間に破線を付して示している。また、領域２２ｂ上には、領域２２ｂと同じ幅（約２００μｍ）を有するように活性層２３およびｐ型クラッド層２４が形成される。
【００５６】
また、第１実施形態では、図７に示すように、共振器方向の内部におけるｎ型クラッド層２２の領域２２ｂの幅（約２００μｍ）よりも、共振器端部近傍におけるｎ型クラッド層２２の領域２２ｂの幅（約６０μｍ）が小さくなるように上述のエッチングが行われる。これにより、共振器端面（光出射面２０ａおよび光反射面２０ｂ）が形成される領域２２ｂのＡ方向の幅が、半導体レーザ素子部２０のＢ方向の中央部の幅（約３４０μｍ）よりも小さく形成される。その後、フッ化水素酸などによるウェットエッチングにより、マスク４３（図６参照）を除去する。
【００５７】
そして、図８に示すように、ｐ側コンタクト層２５の上面上に、リソグラフィによるレジストパターン（図示せず）を形成した後、そのレジストパターンをマスクとしてｐ側コンタクト層２５上面からＣ１方向に向かって所定の領域をエッチングする。これにより、ｐ側コンタクト層２５およびｐ型クラッド層２４の凸部２４ｂによって構成される約２μｍの幅を有するリッジ２０ｃが形成される。また、リッジ２０ｃは、半導体レーザ素子部２０のＡ方向の両側端部からそれぞれ等しい距離（約１７０μｍ）である半導体レーザ素子部２０の略中央部に形成されるとともに、Ｂ方向（図７参照）に延びるように形成される。
【００５８】
その後、図８に示すように、ｐ型クラッド層２４の凸部２４ｂ以外の上面上（平坦部２４ａ上）およびリッジ２０ｃ（凸部２４ｂを含む）の両側面上に、約０．５μｍの厚みを有するＳｉＯ２からなる絶縁膜２７を形成する。この際、第１実施形態では、絶縁膜２７を、活性層２３およびｎ型クラッド層２２の段差部２２ｃを含む側面からＣ１方向に向かって溝部４２の表面を全て覆うように形成する。
【００５９】
その後、リッジ２０ｃ上に対応する領域の絶縁膜２７の部分をエッチング加工により除去してｐ側コンタクト層２５の上面を露出させるとともに、露出されたリッジ２０ｃ上のｐ側コンタクト層２５の上面に、ｐ側オーミック電極２６（図８参照）を真空蒸着法により形成する。そして、ｐ側オーミック電極２６の上面および絶縁膜２７の上面に沿って、ｐ側パッド電極２８を形成する。そして、ｐ側パッド電極２８上に、後述するｐ型Ｇｅ基板１０を接合するための接着層として、約１μｍの厚みを有するＡｕ−Ｇｅ１２％合金、約３μｍの厚みを有するＡｕ−Ｓｎ９０％合金および約１μｍの厚みを有するＡｕ−Ｇｅ１２％合金の３層からなる融着層４０を予め形成する。その際、第１実施形態では、図１に示すように、融着層４０をｐ側パッド電極２８上に形成する領域を、共振器端面近傍から所定の距離だけ内側に隔てた領域に形成する。このようにして、ｎ型ＧａＮ基板５０の上面上に半導体レーザ素子部２０が形成される。
【００６０】
次に、図９に示すように、支持基板として用いるｐ型Ｇｅ基板１０の上面上に、電子ビーム蒸着（ＥＢ）法により、オーミック電極２９を形成する。そして、オーミック電極２９上に、約１μｍの厚みを有するＡｕ−Ｇｅ１２％合金からなる融着層４０を蒸着により予め形成する。その際、第１実施形態では、融着層４０をオーミック電極２９上に形成する領域を、図８に示した成長用基板（ｎ型ＧａＮ基板５０）側の融着層４０と対向する領域を覆うように形成する。
【００６１】
そして、図１０に示すように、ｎ型ＧａＮ基板５０側に形成された半導体レーザ素子部２０のｐ側パッド電極２８側と、ｐ型Ｇｅ基板１０側に形成されたオーミック電極２９とを対向させながら、温度約２９５℃、荷重約１００Ｎの条件下で融着層４０を介して接合する。
【００６２】
次に、図１１に示すように、Ｎｄ：ＹＡＧレーザ光の第２高調波（波長：約５３２ｎｍ）を、約５００ｍＪ／ｃｍ２〜約２０００ｍＪ／ｃｍ２のエネルギ密度に調整した上で、ｎ型ＧａＮ基板５０の下面側からｎ型ＧａＮ基板５０に向けて断続的（パルス状）に照射する。なお、レーザ光は、ｎ型ＧａＮ基板５０の下面側の全域にわたり照射される。
【００６３】
ここで、第１実施形態では、周波数が約１５ｋＨｚに調整されるとともに約１０ｎｓｅｃのパルス幅を有するパルス状のレーザ光を用いる。また、図１２に示すように、レーザスポット径は約５０μｍであり、スキャンピッチ（１往復ごとのシフト量）は約４０μｍである。その際、レーザ光はｎ型ＧａＮ基板５０の下面側のウェハ全域にわたって照射されるが、断続的にスポット状に照射されるために、照射領域の一部が重なるような軌跡を描きながら照射される。したがって、第１実施形態のように、通常のレーザ光照射条件では、リッジ２０ｃを構成する半導体層の領域２２ｂが、レーザスポット径よりも大きい（領域２２ｂの幅は約２００μｍ）ために、照射領域の一部が重なりながらリッジ２０ｃに照射される。この場合、照射領域の一部が重なる部分（互いに約１０μｍずつ重なる）とそうでない部分（重ならない部分）とでは、レーザ光の照射量が異なるため、活性層２３へのレーザ透過光の影響が大きくなる。したがって、後述する本発明の第２実施形態の製造プロセスに示すように、領域２２ｂの幅よりも大きくなるように調整されたレーザスポット径によるレーザ光照射がより好ましい。
【００６４】
そして、レーザ光の照射により、内部に積層されたＩｎＧａＮ剥離層５２の結晶結合が全面的にまたは局所的に破壊される。これにより、図１１に示すように、半導体レーザ素子部２０を、ＩｎＧａＮ剥離層５２の破壊領域に沿って、ｎ型ＧａＮ基板５０側からＣ２方向に容易に剥離することができる。なお、レーザ光は、ＧａＮを透過し、ＩｎＧａＮ剥離層５２で吸収される波長であれば、ＹＡＧレーザ光以外の他のレーザ光源を用いてもよい。また、Ｃ１方向に分離されたｎ型ＧａＮ基板５０は、表面処理を行うことにより、再び成長用基板としての利用が可能となる。
【００６５】
その後、図１３に示すように、半導体レーザ素子部２０の下面側に露出された厚さ約５μｍのｎ型コンタクト層２１を、表面の清浄化を目的としてエッチング加工により厚さ約３μｍに形成する。その後、ｎ型コンタクト層２１の下面上に、カソード３１を形成する。また、ｎ型コンタクト層２１の下面上のうち、カソード３１が形成されていない領域には、約０．５μｍの厚みを有するＳｉＯ２からなる絶縁膜２７を形成する。このようにして、ウェハ状態の半導体レーザ素子部２０が形成される。
【００６６】
その後、ウェハ状態の半導体レーザ素子部２０に対して、ｐ型Ｇｅ基板１０で劈開することにより、光出射面２０ａおよび光反射面２０ｂ（図１参照）を有するバー状態の半導体レーザ素子部２０が形成される。また、バー状態の半導体レーザ素子部２０に対して、端面コート処理を行う。これにより、半導体レーザ素子部２０の光出射面２０ａおよび光反射面２０ｂ（図１参照）には、ＡｌＮ膜やＡｌ２Ｏ３膜などからなる誘電体多層膜（図示せず）がそれぞれ形成される。
【００６７】
さらに、図７に示したバー状態の半導体レーザ素子部２０に対して、共振器の延びる方向（Ｂ方向）に沿って順次チップに分割する。これにより、図２に示すように、半導体レーザ素子１００の個々のチップが形成される。このようにして、第１実施形態の半導体レーザ素子１００が多数製造される。
【００６８】
第１実施形態では、上記のように、半導体レーザ素子部２０が、Ａ方向に約３４０μｍの幅を有する領域２２ａと領域２２ａ上に形成されＡ方向に約２００μｍの幅を有する領域２２ｂとを有するｎ型クラッド層２２と、ｎ型クラッド層２２の領域２２ｂ上に形成される活性層２３およびｐ型クラッド層２４とを備えることによって、欠陥集中領域５０ａを有するｎ型ＧａＮ基板５０を用いて半導体レーザ素子部２０を形成した場合、ｎ型クラッド層２２には、領域２２ａ上に、共振器方向（Ｂ方向）に延びるリッジ２０ｃ（光導波路）を構成するｐ型クラッド層２４および活性層２３の幅と実質的に同じ幅（約２００μｍ）を有する領域２２ｂが形成されている。また、この場合、領域２２ｂにおけるｎ型クラッド層２２の厚みは、領域２２ａにおけるｎ型クラッド層２２の厚みよりも大きい。したがって、ｐ型Ｇｅ基板１０への貼り替え時に半導体レーザ素子部２０の幅方向（Ａ方向）の側端部が有する結晶欠陥の多い領域４０ａ近傍を起点として半導体レーザ素子部２０の内部に向かってクラックが発生した場合でも、ｎ型クラッド層２２の領域２２ａから領域２２ｂに向かってクラックが伝播するためには大きな力が必要となるため、ｎ型クラッド層２２の領域２２ａよりも小さい幅を有する領域２２ｂにまでクラックが伝播するのが抑制される。これにより、活性層２３近傍のｎ型クラッド層２２（領域２２ｂ）にクラックが発生するのを抑制することができる。
【００６９】
また、第１実施形態では、ｐ型クラッド層２４が、平坦部２４ａと、平坦部２４ａの略中央に形成されｎ型クラッド層２２の領域２２ｂの幅（約２００μｍ）よりも小さい幅（約２μｍ）を有する凸部２４ｂとを有することによって、凸部２４ｂにより形成されたリッジ２０ｃによって、共振器方向（Ｂ方向）に延びる光導波路を容易に形成することができる。
【００７０】
また、第１実施形態では、ｎ型クラッド層２２の領域２２ａと領域２２ｂとによって段差部２２ｃが形成されるとともに、段差部２２ｃを、リッジ２０ｃの延びる方向に沿って延びるように形成することによって、リッジ２０ｃの延びる方向に延びる段差部２２ｃによって、活性層２３近傍に位置するｎ型クラッド層２２の領域２２ｂにクラックが発生するのを、共振器方向（リッジ２０ｃの延びる方向）の全ての領域にわたって抑制することができる。また、特に、劈開面（光出射面２０ａおよび光反射面２０ｂ）近傍では、領域２２ａの幅が大きい（領域２２ｂの幅が領域２２ａの幅よりも小さい）ことにより、半導体レーザ素子部２０の幅方向（Ａ方向）に発生する歪みを低減することができる。
【００７１】
また、第１実施形態では、領域２２ｂを、領域２２ａのＡ方向の両側端部を除く領域上に形成することによって、製造プロセスにおいて、半導体レーザ素子部２０の幅方向の両側端部においてクラックが発生した場合でも、両側端部を除く領域上に形成された領域２２ｂにまでクラックを伝播させにくくすることができる。
【００７２】
また、第１実施形態では、共振器端面（光出射面２０ａおよび光反射面２０ｂ）近傍において、ｎ型クラッド層２２の領域２２ｂの幅（約６０μｍ）を、共振器の内部における領域２２ｂの幅（約２００μｍ）よりも小さくなるように構成することによって、共振器端面（光出射面２０ａおよび光反射面２０ｂ）近傍における半導体レーザ素子部２０のＡ方向の断面積が、共振器の内部における半導体レーザ素子部２０のＡ方向の断面積よりも小さくなるので、製造プロセスの際に、半導体レーザ素子部２０のバー状劈開を容易に行うことができる。
【００７３】
また、第１実施形態では、半導体レーザ素子部２０の幅方向における活性層２３およびｐ型クラッド層２４の幅を、ｎ型クラッド層２２の領域２２ｂの幅と略同じに構成することによって、活性層２３の幅と等しい幅までｎ型クラッド層２２の領域２２ｂの幅を小さくすることができるので、クラックの発生しやすい領域２２ａのＡ方向の両側端部と領域２２ｂとの距離を大きくできる分、領域２２ｂにクラックが伝播することをより抑制することができると共に、半導体レーザ素子部２０の幅方向の側端部において発生したクラックが、領域２２ｂのみならず、活性層２３やｐ型クラッド層２４へ伝播するのを容易に抑制することができる。
【００７４】
また、第１実施形態では、半導体レーザ素子部２０の領域２２ａの幅（約３４０μｍ）を、ｐ型Ｇｅ基板１０のＡ方向の幅よりも小さく構成することによって、製造プロセスの際に、半導体レーザ素子部２０に干渉することなく半導体レーザ素子部２０のＡ方向の幅よりも大きな幅を有するｐ型Ｇｅ基板１０のみをダイシングすることによって、半導体レーザ素子１００のチップ化を容易に行うことができる。
【００７５】
また、第１実施形態では、絶縁膜２７を、ｎ型クラッド層２２、活性層２３およびｐ型クラッド層２４の表面を覆うように形成することによって、製造プロセス上、半導体層上に電極層（ｐ側パッド電極２８およびカソード３１）を形成する際や、レーザ光照射によりｎ型ＧａＮ基板５０を半導体レーザ素子部２０から剥離する際などに発生する付着物が、絶縁膜２７により半導体レーザ素子部２０の表面に付着するのを容易に抑制することができる。
【００７６】
また、第１実施形態では、半導体レーザ素子部２０のｐ型クラッド層２４が形成されている側を融着層４０を介してｐ型Ｇｅ基板１０に接合する（ジャンクションダウン方式）ことによって、活性層２３にクラックが発生しにくい状態で、貼り替え型の半導体レーザ素子１００を容易に形成することができる。
【００７７】
（第１実施形態の変形例）
図１４は、本発明の第１実施形態の変形例による半導体レーザ素子の構造を説明するための共振器端面における断面図である。図１５および図１６は、それぞれ、図１４に示した第１実施形態の変形例による半導体レーザ素子の構造および製造プロセスを説明するための平面図である。この第１実施形態の変形例では、上記第１実施形態と異なり、光出射面２０ａ（光反射面２０ｂ）のＡ方向の幅が、半導体層の厚み方向（Ｃ１方向）に均一となるように半導体レーザ素子部２０を形成しており、以下、これについて図２および図１４を参照して説明する。
【００７８】
ここで、第１実施形態の変形例では、図１４に示すように、半導体レーザ素子部２０の光出射面２０ａ（光反射面２０ｂ）において、ｎ型コンタクト層２１およびｎ型クラッド層２２は、Ａ方向に約６０μｍの幅を有するように形成されている。また、活性層２３およびｐ型クラッド層２４は、ｎ型クラッド層２２と実質的に同じ幅（約６０μｍ）を有するようにｎ型クラッド層２２上に形成されている。したがって、半導体レーザ素子部２０は、図１４に示すように、共振器端面においてＣ１方向に均一な幅（約６０μｍ）を有する一方、共振器方向の内部では、図２に示した断面形状（領域２２ａが約３４０μｍであり領域２２ｂが約２００μｍの幅である）を有するように形成されている。
【００７９】
なお、第１実施形態の変形例の半導体レーザ素子１００のその他の構造は、上記第１実施形態と同様である。
【００８０】
次に、図４〜図６、図８および図１４〜図１６を参照して、第１実施形態の変形例の半導体レーザ素子１００の製造プロセスについて説明する。
【００８１】
まず、第１実施形態と同様の製造プロセスにより、図４に示すように、ｎ型ＧａＮ基板５０の上面上に半導体層を成長させる。その後、図５に示すように、ｐ側コンタクト層２５上に形成したマスク４１をマスクとして、ｐ側コンタクト層２５からｎ型ＧａＮ基板５０の方向（Ｃ１方向）に向かって所定の領域をエッチングする。
【００８２】
ここで、第１実施形態の変形例の製造プロセスでは、図１５に示すように、マスク４１（図５参照）のマスクパターンを変更することにより、エッチング後の溝部４２（ハッチング領域）がＢ方向にストライプ状に延びるとともに、共振器端面が形成される領域近傍においてＡ方向にも所定の距離（約１７０μｍずつ）だけ延びる溝部４２ａを形成するようにエッチングを行う。これにより、共振器端面が形成される領域２２ａ近傍では、半導体層は、溝部４２ａによって、ｎ型ＧａＮ基板５０（図５参照）からｐ側コンタクト層２５（図５参照）までが全てＡ方向に約６０μｍの幅を有するように形成される。
【００８３】
その後、マスク４１の一部をエッチング除去することにより、ｐ側コンタクト層２５上に図６に示すような幅の狭いマスク４３を形成する。続いて、マスク４３をマスクとして、ｐ側コンタクト層２５からｎ型ＧａＮ基板５０の方向に向かって所定の領域をエッチングする。その際、第１実施形態の変形例の製造プロセスでは、図１６に示すように、共振器端面が形成される領域以外の部分（ハッチング領域）の半導体層のみがエッチングされる。これにより、共振器方向の内部では、図６に示すような約２００μｍの幅を有する領域２２ｂが形成される。また、領域２２ｂ上には、領域２２ｂと同じ幅（約２００μｍ）を有するように活性層２３およびｐ型クラッド層２４が形成される。その後、フッ化水素酸などによるウェットエッチングにより、マスク４３（図６参照）を除去する。
【００８４】
その後、第１実施形態と同様の製造プロセスにより、リッジ２０ｃ（図８参照）や絶縁膜２７（図８参照）などを順次形成して半導体レーザ素子部２０を形成する。なお、第１実施形態の変形例におけるその他の製造プロセスは、上記第１実施形態の製造プロセスと同様である。このようにして、図１４に示した第１実施形態の変形例の半導体レーザ素子１００が製造される。
【００８５】
第１実施形態の変形例では、上記のように、半導体レーザ素子部２０の光出射面２０ａ（光反射面２０ｂ）におけるＡ方向の幅（Ｃ１方向に均一に約６０μｍ）が、共振器方向の内部におけるＡ方向の幅（領域２２ａが約３４０μｍであり領域２２ｂが約２００μｍ）よりも小さく形成されることによって、製造プロセスの際に、半導体レーザ素子部２０の劈開をより一層容易に行うことができる。なお、第１実施形態の変形例のその他の効果は、上記第１実施形態と同様である。
【００８６】
（第２実施形態）
図１７は、本発明の第２実施形態による半導体レーザ素子の構造を説明するための断面図である。図１８および図１９は、それぞれ、図１７に示した第２実施形態による半導体レーザ素子の構造および製造プロセスを説明するための断面図および平面図である。この第２実施形態では、上記第１実施形態と異なり、約８００μｍの共振器長を有する１つの半導体レーザ素子部１２０が、略平行な２本のリッジ２０ｃを有するように形成されており、以下、これについて図１７〜図１９を参照して説明する。なお、半導体レーザ素子部１２０は、本発明の「第１半導体素子部」の一例である。
【００８７】
ここで、第２実施形態では、図１７に示すように、ｎ型クラッド層２２は、Ａ方向に約３４０μｍの幅を有する領域２２ａと、領域２２ａ上に形成されるとともに領域２２ａよりも狭く、Ａ方向に約８０μｍの幅を有する２つの領域２２ｂとを有するように形成されている。これにより、ｎ型クラッド層２２には、領域２２ａの上面と２つの領域２２ｂの側面とによって３つの段差部２２ｃが形成されている。なお、図１７では、領域２２ａと２つの領域２２ｂとを区別するために、領域２２ａと領域２２ｂとの間に破線を付して示している。また、活性層２３およびｐ型クラッド層２４は、ｎ型クラッド層２２の領域２２ｂと実質的に同じ幅（約８０μｍ）を有するようにｎ型クラッド層２２の２つの領域２２ｂ上にそれぞれ形成されている。
【００８８】
また、第２実施形態では、半導体レーザ素子部１２０には、ｐ型クラッド層２４の２つの凸部２４ｂ、ｐ側コンタクト層２５およびｐ側オーミック電極２６とによって、半導体レーザ素子部１２０の共振器方向（図１９のＢ方向）にストライプ状に延びる２本のリッジ２０ｃが形成されている。
【００８９】
また、第２実施形態では、図１９に示すように、バー状劈開後の光出射面１２０ａおよび光反射面１２０ｂ近傍において、ｎ型クラッド層２２は、Ａ方向に約３４０μｍの幅を有する領域２２ａ（図１８参照）と、Ａ方向に約４０μｍの幅を有する領域２２ｂとを有するように形成されている。また、活性層２３およびｐ型クラッド層２４は、ｎ型クラッド層２２の領域２２ｂと実質的に同じ幅（約４０μｍ）を有するようにｎ型クラッド層２２の領域２２ｂ上に形成されている。すなわち、半導体レーザ素子部１２０は、共振器端面における領域２２ｂの幅が、共振器方向の内部における領域２２ｂの幅（約８０μｍ）よりも小さくなるように形成されている。これにより、製造プロセスにおける半導体レーザ素子部１２０の劈開をより容易に行うことが可能とされている。なお、第２実施形態の半導体レーザ素子１５０のその他の構造は、上記第１実施形態と同様である。
【００９０】
次に、図４および図１７〜図１９を参照して、第２実施形態の半導体レーザ素子１５０の製造プロセスについて説明する。
【００９１】
ここで、第２実施形態の製造プロセスでは、図１８および図１９に示すように、半導体層から結晶欠陥の多い領域４０ａ（図４参照）を除去する工程の後に、Ｃｌ２などによる反応性イオンエッチングなどのドライエッチングを用いて、ｎ型クラッド層２２に、約３４０μｍの幅を有する領域２２ａよりも小さな約８０μｍの幅を有する２つの領域２２ｂを形成する。また、図１８に示すように、２つの領域２２ｂ上には、領域２２ｂと同じ幅（約８０μｍ）を有するように活性層２３およびｐ型クラッド層２４をそれぞれ形成する。これにより、ｎ型クラッド層２２の２つの領域２２ｂ上にそれぞれ形成されるリッジ２０ｃには、上記第１実施形態の製造プロセスと同様にクラックの発生が抑制される。その後、バー状に劈開した後、図１９の素子分割位置Ｐでチップに分割する。
【００９２】
また、第２実施形態の製造プロセスでは、成長用基板（ｎ型ＧａＮ基板５０）を半導体レーザ素子部１２０から剥離する工程の際に、レーザスポット径を約９０μｍに調整するとともに、スキャンピッチを約８０μｍに設定する。このように構成すれば、レーザスポット径が１つの領域２２ｂの幅（約８０μｍ）よりも大きくなるので、２つの領域２２ｂをレーザ照射光が通過する際に、領域２２ｂを透過するレーザ光が重なりながら各領域２２ｂに照射される状態が回避される。これにより、領域２２ｂおよび活性層２３へのレーザ透過光の影響を軽減することができる。
【００９３】
なお、第２実施形態におけるその他の製造プロセスは、上記第１実施形態の製造プロセスと同様である。このようにして、図１７に示した第２実施形態の半導体レーザ素子１５０が製造される。
【００９４】
第２実施形態では、上記のように、ｎ型クラッド層２２に２つの領域２２ｂを形成することによって、２つの領域２２ｂには、共に半導体レーザ素子部１２０のＡ方向の側端部に発生するクラックが伝播するのが抑制される。これにより、クラックの発生が抑制された複数のレーザ発光部を有する半導体レーザ素子部１２０を容易に形成することができる。なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
【００９５】
（第２実施形態の変形例）
この第２実施形態の変形例では、上記第２実施形態と異なり、チップ化された各々のレーザ素子が１つのリッジ２０ｃ（光導波路）のみを有する半導体レーザ素子１５５を形成しており、以下、これについて、図１７、図１９および図２０を参照して説明する。
【００９６】
ここで、第２実施形態の変形例では、図２０に示すように、半導体レーザ素子１５５は、１つのリッジ２０ｃを有する半導体レーザ素子部１２０ａがｐ型Ｇｅ基板１０の下面上に接合されている。すなわち、図１９に示すように、上記第２実施形態における製造プロセスの分割工程の際に、半導体レーザ素子部１２０の両側端部に対応するｐ型Ｇｅ基板１０の素子分割位置Ｐでの分割に加えて、半導体レーザ素子部１２０のＡ方向の略中央部の段差部２２ｃに対応する素子分割位置Ｑでｐ型Ｇｅ基板１０および半導体レーザ素子部１２０を分割する。これにより、図１７に示した半導体レーザ素子１５０がさらに２つに分割された半導体レーザ素子１５５として形成される。
【００９７】
（第３実施形態）
この第３実施形態では、上記第２実施形態と異なり、１つの半導体レーザ素子部１３０が略平行な３本のリッジ２０ｃを有しており、以下、これについて図１８、図２１および図２２を参照して説明する。なお、半導体レーザ素子部１３０は、本発明の「第１半導体素子部」の一例である。
【００９８】
ここで、第３実施形態では、図２１に示すように、ｎ型クラッド層２２は、Ａ方向に約３６０μｍの幅を有する領域２２ａと、各々がＡ方向に約６０μｍの幅を有する３つの領域２２ｂとを有している。これにより、ｎ型クラッド層２２には、領域２２ａの上面と３つの領域２２ｂの側面とによって、Ａ方向の両端の段差部２２ｃに加えて隣接する領域２２ｂ間に２つの凹部２２ｄが形成されている。また、活性層２３およびｐ型クラッド層２４は、ｎ型クラッド層２２の領域２２ｂと実質的に同じ幅（約６０μｍ）で３つの領域２２ｂ上にそれぞれ形成されている。
【００９９】
また、第３実施形態では、半導体レーザ素子部１３０には、ｐ型クラッド層２４の３つの凸部２４ｂ、ｐ側コンタクト層２５およびｐ側オーミック電極２６によって、Ｂ方向にストライプ状に延びる３本のリッジ２０ｃが形成されている。なお、Ａ方向に並ぶリッジ２０ｃは、Ａ１側からＡ２側に順に、約１２６μｍおよび約８４μｍの間隔で形成されている。すなわち、両側の２つのリッジ２０ｃは、ｐ型クラッド層２４の略中央部に形成されているのに対し、中央の１つのリッジ２０ｃは、ｐ型クラッド層２４の中央からＡ２側に寄せられた位置に形成されている。これは、製造プロセス上、上記第２実施形態と同様に、欠陥集中領域５０ａ（図１８参照）が設けられた成長用基板（ｎ型ＧａＮ基板５０）を用いて半導体層を結晶成長させる際、半導体層には、欠陥集中領域５０ａ間の中央部に約数十μｍの幅を有する高抵抗領域（周りの部分と比較して半導体層に不純物が少ない領域）が形成される。したがって、この半導体層中の高抵抗領域を避けてリッジ２０ｃを形成する必要があり、リッジ２０ｃは、ｐ型クラッド層２４の中央からＡ２側に寄せられた位置に形成される。
【０１００】
また、第３実施形態では、図２２に示すように、ｎ型クラッド層２２は、バー状劈開により形成される光出射面１３０ａおよび光反射面１３０ｂ近傍において、Ａ方向に約３６０μｍの幅を有する領域２２ａと、Ａ方向に約３０μｍの幅を有する領域２２ｂとを有するように形成されている。また、光出射面１３０ａおよび光反射面１３０ｂ近傍では、活性層２３およびｐ型クラッド層２４は、ｎ型クラッド層２２の領域２２ｂと実質的に同じ幅（約３０μｍ）を有するように形成されている。なお、第３実施形態の半導体レーザ素子３００のその他の構造は、上記第２実施形態と同様である。また、第３実施形態の半導体レーザ素子３００の製造プロセスは、ｎ型クラッド層２２にエッチングを用いて３つの領域２２ｂを形成し、図２２の素子分割位置Ｐで分割する工程以外は、上記第２実施形態と同様である。
【０１０１】
第３実施形態では、上記のように、ｎ型クラッド層２２に３つの領域２２ｂを形成することによって、３つの領域２２ｂには、共に半導体レーザ素子部１３０のＡ方向の側端部に発生するクラックが領域２２ａを介して伝播するのが抑制される。これにより、クラックの発生が抑制された複数のレーザ発光部を有する半導体レーザ素子部１３０を容易に形成することができる。なお、第３実施形態のその他の効果は、上記第２実施形態と同様である。
【０１０２】
（第３実施形態の第１変形例）
この第３実施形態の第１変形例では、上記第３実施形態と異なり、１つの領域２２ｂに互いに平行な３本のリッジ２０ｃが形成されており、以下、これについて図２３を参照して説明する。
【０１０３】
ここで、第３実施形態の第１変形例では、図２３に示すように、半導体レーザ素子部１４０のｎ型クラッド層２２は、Ａ方向に約３６０μｍの幅を有する領域２２ａと、Ａ方向に約２９０μｍの幅を有する１つの領域２２ｂとを有している。なお、半導体レーザ素子部１４０は、本発明の「第１半導体素子部」の一例である。そして、領域２２ｂには、上記第３実施形態と同様に、Ａ方向に約１２６μｍおよび約８６μｍの間隔を隔てて３本のリッジ２０ｃが形成されている。すなわち、第３実施形態の第１変形例では、領域２２ｂのＡ方向の両側に段差部２２ｃを形成する一方、リッジ２０ｃ間には、上記第３実施形態のような凹部２２ｄを形成しない。なお、第３実施形態の第１変形例の半導体レーザ素子３１０のその他の構造は、上記第３実施形態と同様である。また、第３実施形態の第１変形例の半導体レーザ素子３１０の製造プロセスは、ｎ型クラッド層２２にエッチングを用いて３本のリッジ２０ｃを形成する工程以外は、上記第１実施形態と同様である。
【０１０４】
第３実施形態の第１変形例では、上記のように、１つの領域２２ｂに３本のリッジ２０ｃを形成することによって、活性層２３がクラックの伝播から保護された状態で、１つの活性層２３に複数の発光点（光導波路）を有する半導体レーザ素子部１４０を容易に形成することができる。
【０１０５】
（第３実施形態の第２変形例）
この第３実施形態の第２変形例では、上記第３実施形態と異なり、チップ化された各々のレーザ素子が１つのリッジ２０ｃ（光導波路）のみを有する半導体レーザ素子３０５および３０６を形成しており、以下、これについて図２１、図２２および図２４を参照して説明する。
【０１０６】
ここで、第３実施形態の第２変形例では、図２４に示すように、半導体レーザ素子３０５および３０６は、各々が１つのリッジ２０ｃを有する半導体レーザ素子部１３０ａ（１３０ｂ）がｐ型Ｇｅ基板１０の下面上に接合されている。すなわち、図２２に示すように、上記第３実施形態における製造プロセスの素子分割工程の際に、ｐ型Ｇｅ基板１０の素子分割位置Ｐでの分割に加えて、素子分割位置Ｑでｐ型Ｇｅ基板１０および半導体レーザ素子部１３０を分割する。これにより、図２１に示した半導体レーザ素子３００がさらに３つに分割された半導体レーザ素子３０５および３０６（図２４参照）として形成される。
【０１０７】
（第３実施形態の第３変形例）
この第３実施形態の第３変形例では、上記第３実施形態の第２変形例と同様に、チップ化された各々のレーザ素子が１つのリッジ２０ｃ（光導波路）のみを有する半導体レーザ素子３５５および３５６を形成しており、以下、これについて図２３および図２５を参照して説明する。
【０１０８】
ここで、第３実施形態の第３変形例では、図２５に示すように、半導体レーザ素子３５５および３５６は、１つのリッジ２０ｃを有する半導体レーザ素子部１４０ａ（１４０ｂ）がｐ型Ｇｅ基板１０の下面上に接合されている。すなわち、製造プロセスにおいて、上記第３実施形態の第１変形例における製造プロセスの素子分割工程の際に、半導体レーザ素子部１４０（図２３参照）のＡ方向の両側端部に対応するｐ型Ｇｅ基板１０の位置での分割に加えて、半導体レーザ素子部１４０のＡ方向の内側の互いに隣接するリッジ２０ｃに挟まれた領域（２箇所）に対応する位置でｐ型Ｇｅ基板１０および半導体レーザ素子部１４０を分割する。これにより、図２５に示した半導体レーザ素子３５０がさらに３つに分割された半導体レーザ素子３５５および３５６（図２５参照）として形成される。
【０１０９】
（第４実施形態）
この第４実施形態では、２波長半導体レーザ素子が形成された支持基板に、上記第１実施形態と同様の製造プロセスを用いて形成した青色半導体レーザ素子を接合して３波長半導体レーザ素子を形成しており、以下、これについて図２６および図２７を参照して説明する。
【０１１０】
第４実施形態の３波長半導体レーザ素子４００では、図２６に示すように、赤色半導体レーザ素子部４２０および赤外半導体レーザ素子部４３０がｎ型ＧａＡｓ基板４０１上に一体的に形成された２波長半導体レーザ素子４１０の表面上に、青色半導体レーザ素子部４５０がジャンクションダウン方式で接合されている。なお、青色半導体レーザ素子部４５０は、本発明の「第１半導体素子部」の一例であり、赤色半導体レーザ素子部４２０および赤外半導体レーザ素子部４３０は、本発明の「第２半導体素子部」の一例である。また、ｎ型ＧａＡｓ基板４０１は、本発明の「基板」の一例である。
【０１１１】
また、２波長半導体レーザ素子４１０の赤色半導体レーザ素子部４２０は、ｎ型ＧａＡｓ基板４０１の上面上に、ＡｌＧａＩｎＰからなるｎ型クラッド層４２１と、ＡｌＧａＩｎＰからなる障壁層とが交互に積層されたＭＱＷ構造を有する活性層４２２、および、ＡｌＧａＩｎＰからなるｐ型クラッド層４２３とを有している。
【０１１２】
また、赤外半導体レーザ素子部４３０は、ＡｌＧａＡｓからなるｎ型クラッド層４３１と、Ａｌ組成の低いＡｌＧａＡｓからなる量子井戸層とＡｌ組成の高いＡｌＧａＡｓからなる障壁層とが交互に積層されたＭＱＷ構造を有する活性層４３２、および、ＡｌＧａＡｓからなるｐ型クラッド層４３３とを有している。なお、活性層４２２および４３２は、本発明の「第２活性層」の一例である。
【０１１３】
また、ｐ型クラッド層４２３の凸部上に、ｐ側コンタクト層４２４とｐ側オーミック電極４２５とが形成されてリッジ４２０ｃが形成されるとともに、ｐ型クラッド層４３３の凸部上に、ｐ側コンタクト層４３４とｐ側オーミック電極４３５とが形成されてリッジ４３０ｃが形成されている。また、リッジ４２０ｃ（４３０ｃ）の側面および半導体層の表面を覆うように、ＳｉＯ２からなる絶縁膜４１１が形成されている。
【０１１４】
また、赤色半導体レーザ素子部４２０と赤外半導体レーザ素子部４３０とがＡ方向に対向する領域には、ｎ型ＧａＡｓ基板４０１に向かって窪むとともに底部が平坦面からなる凹部４１２が形成されている。また、図２６および図２７に示すように、凹部４１２上の所定領域に、Ｂ方向（図２７参照）に沿って延びるパッド電極４１３が形成されている。
【０１１５】
また、ｐ側オーミック電極４２５および４３５の上面、および、絶縁膜４１１の上面に沿って、ｐ側パッド電極４２６および４３６がそれぞれ形成されている。また、ｎ型ＧａＡｓ基板４０１の下面上に、カソード４１４が形成されている。
【０１１６】
ここで、第４実施形態では、上記第１実施形態で説明した半導体レーザ素子部２０と同様の素子構造を有し、１つのリッジ４５０ｃが形成された青色半導体レーザ素子部４５０が、融着層４０を介して凹部４１２上のパッド電極４１３に接合されている。
【０１１７】
また、３波長半導体レーザ素子４００を平面的に見た場合、図２７に示すように、青色半導体レーザ素子部４５０の光出射面４５０ａと２波長半導体レーザ素子４１０の光出射面４２０ａ（４３０ａ）とが同一面上に揃うように接合されている。
【０１１８】
また、青色半導体レーザ素子部４５０は、光反射面４５０ｂ側において、パッド電極４１３からＡ２方向に突出するワイヤボンド領域４１３ａにワイヤボンディングされた金属線４６１を介してリード端子に接続されるとともに、カソード３１の上面にワイヤボンディングされた金属線４６２を介して台座４１５に接続される。また、赤色半導体レーザ素子部４２０は、ｐ側パッド電極４２６の上面にワイヤボンディングされた金属線４６３を介してリード端子に接続されるとともに、カソード４１４が融着層４０を介して台座４１５に電気的に接続される。また、赤外半導体レーザ素子部４３０は、ｐ側パッド電極４３６の上面にワイヤボンディングされた金属線４６４を介してリード端子に接続される。これにより、３波長半導体レーザ素子４００は、各半導体レーザ素子のｐ側パッド電極が互いに絶縁されたリード端子に接続されるとともに、カソードが共通の負極端子に接続されるように構成されている。
【０１１９】
第４実施形態では、上記のように、青色半導体レーザ素子部４５０を、赤色半導体レーザ素子部４２０および赤外半導体レーザ素子部４３０がｎ型ＧａＡｓ基板４０１上に一体的に形成された２波長半導体レーザ素子４１０に接合することによって、クラックの発生が抑制された青色半導体レーザ素子部４５０（第１半導体素子部）を２波長半導体レーザ素子４１０（支持基板）に接合して、３波長半導体レーザ素子を容易に形成することができる。
【０１２０】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１２１】
たとえば、上記第１〜第４実施形態では、本発明の「第１半導体素子部」を、窒化物系半導体層により構成した例について示したが、本発明はこれに限らず、第１半導体素子部を、窒化物系半導体層以外の半導体層により構成してもよい。
【０１２２】
また、上記第１〜第３実施形態では、融着層４０を、成長用基板側のｐ側パッド電極２８および支持基板側のオーミック電極２９上にそれぞれ形成した上で、基板の接合時に接合するように構成した例について示したが、本発明はこれに限らず、融着層４０を、成長用基板のｐ側パッド電極２８または支持基板のオーミック電極２９のいずれか一方側にのみ形成するようにしてもよい。
【０１２３】
また、上記第１〜第３実施形態では、支持基板としてｐ型Ｇｅ基板１０を用いた例について示したが、本発明はこれに限らず、ＧａＰ基板、Ｓｉ基板およびＧａＡｓ基板などを用いてもよい。
【０１２４】
また、上記第１〜第４実施形態では、成長用基板としてｎ型ＧａＮ基板５０を用いた例について示したが、本発明はこれに限らず、サファイア基板などを用いてもよい。
【０１２５】
また、上記第１実施形態では、リッジ２０ｃを、半導体レーザ素子部２０のＡ方向の略中央部に形成した例について示したが、本発明はこれに限らず、半導体レーザ素子部２０のＡ方向の中央部から所定の距離だけずらした位置に形成するようにしてもよい。
【０１２６】
また、上記第１実施形態では、ｎ型クラッド層２２の領域２２ｂを、領域２２ａのＡ方向の両側端部からそれぞれ等しい距離だけ中央部寄りに形成した例について示したが、本発明はこれに限らず、ｎ型クラッド層２２の領域２２ｂを、領域２２ａのＡ方向の両側端部からそれぞれ異なる距離だけ中央部寄りに形成するようにしてもよい。この変形例のように構成しても、領域２２ａと領域２２ｂとにより段差部２２ｃが形成されるので、活性層２３近傍のｎ型クラッド層２２（領域２２ｂ）にクラックが発生するのを抑制することができる。
【０１２７】
また、上記第２および第３実施形態では、半導体レーザ素子部２０に２つまたは３つのリッジ２０ｃを形成した例について示したが、本発明はこれに限らず、４つ以上の光導波路を形成するようにしてもよい。
【０１２８】
また、上記第２および第３実施形態では、ｎ型クラッド層２２の１つの領域２２ａ上に２つまたは３つの領域２２ｂを形成するとともに、各々の領域２２ｂ上に活性層２３およびｐ型クラッド層２４を形成して１つの半導体レーザ素子部に複数の発光部を設けた例について示したが、本発明はこれに限らず、ｎ型クラッド層２２の１つの領域２２ａ上に４つ以上の領域２２ｂを形成して４つ以上の発光部を有する半導体レーザ素子部を形成してもよい。
【０１２９】
また、上記第４実施形態では、青色半導体レーザ素子部４５０と、赤色半導体レーザ素子部４２０および赤外半導体レーザ素子部４３０からなる２波長半導体レーザ素子４１０とにより３波長半導体レーザ素子４００を形成した例について示したが、本発明はこれに限らず、赤色半導体レーザ素子を緑色半導体レーザ素子および青色半導体レーザ素子からなる２波長半導体レーザ素子に接合して、ＲＢＧ光を出射する３波長半導体レーザ素子を形成してもよい。
【０１３０】
また、上記第１〜第３実施形態において、剥離層として、ＳｉＯ２などの選択成長マスクを用いてもよい。
【符号の説明】
【０１３１】
１０  ｐ型Ｇｅ基板（支持基板）
２０、１２０  半導体レーザ素子部（半導体素子部）
２２  ｎ型クラッド層（第１導電型の第１クラッド層）
２２ａ  領域（第１領域）
２２ｂ  領域（第２領域）
２２ｃ  段差部
２３  活性層
２４  ｐ型クラッド層（第２導電型の第２クラッド層）
２４ａ  平坦部
２４ｂ  凸部
２７  絶縁膜
４０ａ  欠陥集中領域
５０  ｎ型ＧａＮ基板（成長用基板）
５０ａ  欠陥集中領域
【図１】
2009231820.tif 000003
【図２】
2009231820.tif 000004
【図３】
2009231820.tif 000005
【図４】
2009231820.tif 000006
【図５】
2009231820.tif 000007
【図６】
2009231820.tif 000008
【図７】
2009231820.tif 000009
【図８】
2009231820.tif 000010
【図９】
2009231820.tif 000011
【図１０】
2009231820.tif 000012
【図１１】
2009231820.tif 000013
【図１２】
2009231820.tif 000014
【図１３】
2009231820.tif 000015
【図１４】
2009231820.tif 000016
【図１５】
2009231820.tif 000017
【図１６】
2009231820.tif 000018
【図１７】
2009231820.tif 000019
【図１８】
2009231820.tif 000020
【図１９】
2009231820.tif 000021
【図２０】
2009231820.tif 000022
【図２１】
2009231820.tif 000023
【図２２】
2009231820.tif 000024
【図２３】
2009231820.tif 000025
【図２４】
2009231820.tif 000026
【図２５】
2009231820.tif 000027
【図２６】
2009231820.tif 000028
【図２７】
2009231820.tif 000029