(57)【要約】【課題】簡単な工程で薄膜トランジスタを高い歩留まりで製造する薄膜トランジスタの製造方法を提供する。【解決手段】ソース電極とドレイン電極の対向する部分の間のゲート絶縁層が露出している部分と、ソース電極とドレイン電極の対向する部分の一部をそれぞれ覆うようにレジスト層を形成する工程と、基板の最上層に、ソース電極の一部とドレイン電極の一部とをレジスト層を跨ぐように覆い、レジスト層を跨ぐ部分の両側はレジスト層が露出するように構造体を形成する工程と、レジスト層を除去する工程と、レジスト層が除去された構造体とゲート絶縁層の間の隙間に、滴下した液滴が流入可能な位置に半導体材料を溶解または分散した半導体溶液を滴下する工程と、構造体の下に流入した半導体溶液を乾燥させて半導体層を形成する工程と、を有することを特徴とする薄膜トランジスタの製造方法。【選択図】図１
2009054607.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に、ゲート電極、ゲート絶縁層、ソース電極、ドレイン電極及び半導体層を有する薄膜トランジスタの製造方法において、
前記基板の最上層に、前記ソース電極と前記ドレイン電極とを形成する工程と、
前記ソース電極と前記ドレイン電極の対向する領域と該領域の両側は前記最上層が露出するように前記ソース電極と前記ドレイン電極との間を覆う構造体を形成する工程と、
前記構造体と前記最上層との間の隙間に、滴下した液滴が流入可能な位置に半導体材料を溶解または分散した半導体溶液を滴下する工程と、
前記構造体の下に流入した前記半導体溶液を乾燥させて半導体層を形成する工程と、
を有することを特徴とする薄膜トランジスタの製造方法。
【請求項２】
前記構造体を形成する工程は、
前記領域と前記ソース電極と前記ドレイン電極の一部を覆うレジスト層を形成する工程と、
前記ソース電極と前記ドレイン電極とを前記レジスト層を跨ぐように覆い、前記レジスト層を跨ぐ部分の両側は前記レジスト層が露出するように構造体を形成する工程と、
前記レジスト層を除去する工程と、
をこの順に行うことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記構造体を形成する工程は、
前記領域とその両側を除いて前記最上層を覆うレジスト層を形成する工程と、
前記レジスト層に覆われていない部分を隙間を空けて覆うドライフィルム層を形成する工程と、
前記領域の両側の前記最上層が露出するように前記ドライフィルム層に少なくとも２つ開口部を形成する工程と、
をこの順に行うことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項４】
前記構造体は前記半導体溶液に対して親液性を有することを特徴とする請求項１乃至３の何れか１項に記載の薄膜トランジスタの製造方法。
【請求項５】
前記半導体溶液を滴下する位置の周辺領域は前記半導体溶液に対して撥液性を有することを特徴とする請求項１乃至４の何れか１項に記載の薄膜トランジスタの製造方法。
【請求項６】
基板の上にゲート電極と、前記ゲート電極を覆うようにゲート絶縁層を形成する工程と、
前記ゲート絶縁層の前記ゲート電極を覆っている領域の上にレジスト層を形成する工程と、
導電材料を溶解又は分散させた導電材料溶液を滴下し、前記レジスト層の上に互いに離れて配置されるソース電極及びドレイン電極を形成する工程と、
前記レジスト層を除去する工程と、
前記レジスト層が除去された前記ソース電極と前記ゲート絶縁層の間の隙間と前記ドレイン電極と前記ゲート絶縁層の間の隙間に、滴下した液滴が流入可能な位置に半導体材料を溶解または分散した半導体溶液を滴下する工程と、
前記ソース電極と前記ドレイン電極の対向する部分の間と、前記ソース電極と前記ドレイン電極の下に流入した前記半導体溶液を乾燥させて半導体層を形成する工程と、
を有することを特徴とする薄膜トランジスタの製造方法。
【請求項７】
前記半導体溶液を滴下する部分は前記半導体溶液に対して撥液性を有することを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
近年、従来のシリコンを材料とした薄膜トランジスタ（以下ＴＦＴと記す）素子のデメリットを補う技術として、有機半導体材料を用いた有機ＴＦＴ素子の研究開発が盛んに進められている（特許文献１、非特許文献１等参照）。
【０００３】
有機ＴＦＴ素子は低温プロセスで製造可能であるため、軽く、割れにくい樹脂基板を用いることができ、さらに、樹脂フィルムを支持体として用いたフレキシブルなディスプレイが実現できると言われている（非特許文献２等参照）。また、大気圧下で、印刷や塗布などのウェットプロセスで製造できる有機半導体材料を用いることで、生産性に優れ、非常に低コストのディスプレイが実現できる。
【０００４】
近年、大気圧下でインクジェット法やスピンコート法などを用いて有機ＴＦＴを作製する方法が多く提案されている。しかしながら、インクジェット法やスピンコート法などの溶液印刷プロセスに適した溶解性に優れる高分子系有機半導体材料は、外部刺激に対して耐性が低く、長期間の信頼性にも問題がある。そのため半導体層を覆う保護層を設け半導体層の劣化を防ぐ必要がある。
【０００５】
一般にＴＦＴは、互いに対向したソース電極及びドレイン電極と、ソース電極とドレイン電極との間のチャネル部に形成された半導体層と、を備え、このソース電極、ドレイン電極、及び半導体層と絶縁されるゲート電極が備えられている。半導体層が所定のチャネル部からはみ出していたり、ソース電極やドレイン電極と十分接触していない場合は、ＴＦＴの電気的特性が劣化する。
【０００６】
無機ＴＦＴの場合は、チャネル部より大きく形成した無機半導体層をパターニングしているが、有機ＴＦＴの場合は、一般的なフォトリソグラフィー法を用いて有機半導体層をパターニングすることはできない。すなわち、一般的な湿式または乾式エッチング工程が混入された方法を使用すれば、有機半導体層に損傷を与え、使用できなくなるからである。
【０００７】
また、有機半導体層の上に保護層を形成するときは、有機半導体層に損傷を与えないよう保護層の材料やプロセスを工夫する必要がある。
【０００８】
このような課題に対応するため、チャネル部を覆う保護層を兼ねるカンチレバー層を先に形成し、カンチレバー層とチャネル部の間の袋状の空間にスピンコート法などを用いて有機半導体材料の溶液を塗布し、有機半導体層を形成する方法が提案されている（例えば、特許文献２参照）。
【特許文献１】特開平１０−１９０００１号公報
【特許文献２】特開２００６−２７００９３号公報
【非特許文献１】Ａｄｖａｎｃｅｄ  Ｍａｔｅｒｉａｌ誌  ２００２年  第２号  ９９頁（レビュー）
【非特許文献２】ＳＩＤ’０１  Ｄｉｇｅｓｔ  ５７頁
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献２に開示されている方法では、有機半導体材料の溶液がカンチレバー層とチャネル部の間の空間に十分に入らないことがあり、形成された半導体層とソース電極やドレイン電極の間に気泡が残るという問題があった。そのため、作製した有機ＴＦＴの電気的特性が不良になり、歩留まりが悪かった。
【００１０】
本発明は、上記課題に鑑みてなされたものであって、簡単な工程で薄膜トランジスタを高い歩留まりで製造する薄膜トランジスタの製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１１】
１．
基板の上に、ゲート電極、ゲート絶縁層、ソース電極、ドレイン電極及び半導体層を有する薄膜トランジスタの製造方法において、
前記基板の最上層に、前記ソース電極と前記ドレイン電極とを形成する工程と、
前記ソース電極と前記ドレイン電極の対向する領域と該領域の両側は前記最上層が露出するように前記ソース電極と前記ドレイン電極との間を覆う構造体を形成する工程と、
前記構造体と前記最上層との間の隙間に、滴下した液滴が流入可能な位置に半導体材料を溶解または分散した半導体溶液を滴下する工程と、
前記構造体の下に流入した前記半導体溶液を乾燥させて半導体層を形成する工程と、
を有することを特徴とする薄膜トランジスタの製造方法。
【００１２】
２．
前記構造体を形成する工程は、
前記領域と前記ソース電極と前記ドレイン電極の一部を覆うレジスト層を形成する工程と、
前記ソース電極と前記ドレイン電極とを前記レジスト層を跨ぐように覆い、前記レジスト層を跨ぐ部分の両側は前記レジスト層が露出するように構造体を形成する工程と、
前記レジスト層を除去する工程と、
をこの順に行うことを特徴とする１に記載の薄膜トランジスタの製造方法。
【００１３】
３．
前記構造体を形成する工程は、
前記領域とその両側を除いて前記最上層を覆うレジスト層を形成する工程と、
前記レジスト層に覆われていない部分を隙間を空けて覆うドライフィルム層を形成する工程と、
前記領域の両側の前記最上層が露出するように前記ドライフィルム層に少なくとも２つ開口部を形成する工程と、
をこの順に行うことを特徴とする１に記載の薄膜トランジスタの製造方法。
【００１４】
４．
前記構造体は前記半導体溶液に対して親液性を有することを特徴とする１乃至３の何れか１項に記載の薄膜トランジスタの製造方法。
【００１５】
５．
前記半導体溶液を滴下する位置の周辺領域は前記半導体溶液に対して撥液性を有することを特徴とする１乃至４の何れか１項に記載の薄膜トランジスタの製造方法。
【００１６】
６．
基板の上にゲート電極と、前記ゲート電極を覆うようにゲート絶縁層を形成する工程と、
前記ゲート絶縁層の前記ゲート電極を覆っている領域の上にレジスト層を形成する工程と、
導電材料を溶解又は分散させた導電材料溶液を滴下し、前記レジスト層の上に互いに離れて配置されるソース電極及びドレイン電極を形成する工程と、
前記レジスト層を除去する工程と、
前記レジスト層が除去された前記ソース電極と前記ゲート絶縁層の間の隙間と前記ドレイン電極と前記ゲート絶縁層の間の隙間に、滴下した液滴が流入可能な位置に半導体材料を溶解または分散した半導体溶液を滴下する工程と、
前記ソース電極と前記ドレイン電極の対向する部分の間と、前記ソース電極と前記ドレイン電極の下に流入した前記半導体溶液を乾燥させて半導体層を形成する工程と、
を有することを特徴とする薄膜トランジスタの製造方法。
【００１７】
７．
前記半導体溶液を滴下する部分は前記半導体溶液に対して撥液性を有することを特徴とする６に記載の薄膜トランジスタの製造方法。
【発明の効果】
【００１８】
本発明によれば、ソース電極とドレイン電極との間の半導体層を形成する部分に連通する隙間を設けて構造体を形成し、隙間の一方の開口の近くに半導体溶液を滴下して隙間に半導体溶液を流入させ半導体層を形成するので、簡単な工程で薄膜トランジスタを高い歩留まりで製造する薄膜トランジスタの製造方法を提供できる。
【発明を実施するための最良の形態】
【００１９】
以下、実施形態により本発明を詳しく説明するが、本発明はこれに限定されるものではない。
【００２０】
図１は本発明に係わるボトムゲートボトムコンタクト型有機ＴＦＴの製造方法の一例を説明する説明図である。
【００２１】
第１の実施形態のボトムゲートボトムコンタクト型有機ＴＦＴの製造方法として、次の工程Ｓ１〜Ｓ５を説明する。
Ｓ１・・・・・ゲート電極とゲート絶縁層を形成する工程
Ｓ２・・・・・ソース電極とドレイン電極を形成する工程
Ｓ３・・・・・構造体を形成する工程
Ｓ３−１・・・・・レジスト層を形成する工程
Ｓ３−２・・・・・構造体を形成する工程
Ｓ３−３・・・・・レジスト層を除去する工程
Ｓ４・・・・・半導体溶液を滴下する工程
Ｓ５・・・・・半導体溶液を乾燥させて半導体層を形成する工程
最初に図１を用いて、基板１上にゲート電極７を設け、ゲート絶縁層５を形成してソース電極３とドレイン電極４をその上に設け、ソース電極３とドレイン電極４の間を覆うように半導体層２を設けたボトムゲートボトムコンタクト型のＴＦＴを形成する場合の製造方法について順を追って説明する。
【００２２】
図１（１−ｂ）〜図１（７−ｂ）は基板１の平面図、図１（１−ａ）〜図１（７−ａ）は図１（１−ｂ）〜図１（７−ｂ）のＡ−Ａで示す部分の断面図である。
【００２３】
Ｓ１・・・・・ゲート電極とゲート絶縁層を形成する工程
図１（１−ａ）、（１−ｂ）のように基板１の上にゲート電極７とゲート絶縁層５を形成する。
【００２４】
本発明において、基板１は特に材料を限定されない。例えばガラスやポリイミド、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）などを用いることができる。
【００２５】
導電性薄膜が形成された基板１上に感光性レジストを塗布後、ゲート電極７のパターンを有するフォトマスクを介して露光、現像して、ゲート電極７の形状のレジスト層を形成する。エッチング後レジスト層を除去し、ゲート電極７を形成する。次に、テトラエトキシシラン（ＴＥＯＳ）を原料として蒸着やプラズマ法などによりゲート電極７を覆うようにＳｉＯ2からなるゲート絶縁層５を形成する。
【００２６】
Ｓ２・・・・・ソース電極とドレイン電極を形成する工程
図１（２−ａ）、（２−ｂ）のように基板１の上にソース電極３、ドレイン電極４を形成する。
【００２７】
ゲート絶縁層５を形成した基板を洗浄後、最上層にレジスト膜を形成し、ソース電極３とドレイン電極４のパターンを有するフォトマスクを用いて露光する。現像後、ソース電極３とドレイン電極４を形成する部分のレジストを除去し、スパッタ法などにより金属膜を成膜する。成膜後、残っているレジストを除去し、ソース電極３、ドレイン電極４をリフトオフにより形成する。
【００２８】
このように、フォトリソグラフィー法を用いてパターニングする方法の他、インクジェット法などを用いてゲート絶縁膜５の上に直接ソース電極３及びドレイン電極４を形成しても良い。
【００２９】
Ｓ３・・・・・構造体を形成する工程
次に説明する工程Ｓ３−１、Ｓ３−２、Ｓ３−３をこの順に行って構造体を形成する。
【００３０】
Ｓ３−１・・・・・レジスト層を形成する工程
図１（３−ａ）、（３−ｂ）のように、ソース電極３とドレイン電極４の対向する部分の間のゲート絶縁層５が露出している部分と、ソース電極３とドレイン電極４の対向する部分の一部をそれぞれ覆うようにレジスト層３０をインクジェット法を用いて形成する。
【００３１】
Ｓ３−２・・・・・構造体を形成する工程
図１（４−ａ）、（４−ｂ）のように、ソース電極３の一部と、ドレイン電極４の一部と、をレジスト層３０を跨ぐように覆い、レジスト層３０を跨ぐ部分の両側はレジスト層３０が露出するように構造体３１を形成する。
【００３２】
構造体３１の材料として感光性アクリル材料を用いる例を説明する。
【００３３】
工程Ｓ３でレジスト層３０を形成した基板１の最上層に構造体材料を塗布する。構造体の材料として感光性アクリル材料などの感光性材料を用い、スピンコート法などによって基板１の全面に塗布する。
【００３４】
基板１の最上層に形成された感光性アクリル材料の層を、フォトリソグラフィー法を用いてパターニングし所定の形状の構造体３１を形成する。構造体３１の形状は図１（４−ａ）、（４−ｂ）のように、構造体３１がソース電極３の一部と、ドレイン電極４の一部と、をレジスト層３０を跨ぐように覆い、レジスト層３０を跨ぐ構造体３１の両側（紙面上下方向）はレジスト層３０が露出するように感光性アクリル材料の層をパターニングする。
【００３５】
Ｓ３−３・・・・・レジスト層を除去する工程
ＮａＯＨなどのレジスト剥離液を用いて、レジスト層３０を除去する。レジスト剥離液によってレジスト層３０を完全に除去すると、図１（５−ａ）のように構造体３１とソース電極３とドレイン電極４、ゲート絶縁層５の間に隙間３２が形成される。隙間３２は、図１（５−ｂ）に示すように紙面下側に開口３３ａ、紙面上側に開口３３ｂを有している。
【００３６】
Ｓ４・・・・・半導体溶液を滴下する工程
半導体材料を溶解または分散した半導体溶液５０を滴下する。
【００３７】
半導体材料は溶媒に溶解または分散させるものであれば、その材料については問わない。有機高分子材料はもちろんのこと、有機低分子材料に溶解性を上げるために可溶性の側鎖を設けたものについても同様であり、半導体材料は低分子材料でも高分子材料でもオリゴマーでも構わない。また、有機無機ハイブリッド材料でも、無機材料でも溶媒と同時に塗布し、溶媒を乾燥させることで半導体層を形成するものであれば本発明を適用することができる。また、半導体の前駆体の溶液についても同様に適用可能である。
【００３８】
溶媒は特に限定されるものではなく、芳香族炭化水素類、脂肪族炭化水素類、アルコール類、ケトン類、エーテル類、エステル類、ハロゲン化炭化水素類、フェノール類などから半導体材料に適した溶媒を選択することができる。
【００３９】
半導体溶液を滴下する方法として、ディスペンサ法、インクジェット法、ＳＩＪ（ＳｕｐｅｒＩｎｋＪｅｔ）法に加えて、マイクロコンタクトプリント、スクリーン印刷などの微細液滴を所定の位置に塗布することができる塗布方法を用いることができる。
【００４０】
半導体溶液５０を滴下する位置は、図１（６−ｂ）に示すように、滴下した半導体溶液５０が構造体３１とゲート絶縁層５の間の隙間３２に流入可能な位置に滴下する。すなわち、開口３３ａに近い、ゲート絶縁層５の上に滴下する。なお、図１（６−ｂ）では、開口３３ａの近くに半導体溶液５０を滴下した例を示しているが、開口３３ｂの近くに半導体溶液５０を滴下しても良い。
【００４１】
構造体３１とソース電極３、ゲート絶縁層５、ドレイン電極４の間の隙間３２は図１（６−ｂ）の紙面上下方向に貫通しているので、滴下した半導体溶液５０は構造体３１の一方の開口３３ａから毛細管現象により流入して他方の開口３３ｂから流出する。このことにより、気泡が残ることなく半導体溶液５０で隙間３２を満たすことができる。
【００４２】
Ｓ５・・・・・半導体溶液を乾燥させて半導体層を形成する工程
構造体３１とソース電極３、ゲート絶縁層５、ドレイン電極４の間の隙間３２に流入した半導体溶液５０を常温で乾燥させて、図１（７−ａ）、（７−ｂ）のように半導体層２を形成する。
【００４３】
このように、簡単な工程でソース電極３、ドレイン電極４の間の所定の領域を半導体溶液５０で充填し、半導体層２を形成することができる。
【００４４】
また、構造体３１は半導体層２を保護する保護層を兼ねることができる。すなわち、先に形成した構造体３１の下に半導体層２を形成するので、半導体層２の特性を劣化させることなく保護層を形成できる。特に劣化しやすい有機半導体材料を用いた場合は有利である。
【００４５】
第１の実施形態のボトムゲートボトムコンタクト型有機ＴＦＴの製造方法の説明は以上である。
【００４６】
次に、第２の実施形態のボトムゲートボトムコンタクト型有機ＴＦＴの製造方法について説明する。
【００４７】
第１の実施形態ではゲート絶縁層５の材料として一般的に用いられるＳｉＯ2を用い、構造体３１を感光性レジスト材料を用いて形成する方法を説明した。一方、構造体３１とゲート絶縁層５の間の開口３３の近くに滴下した半導体溶液５０をより速やかに隙間３２に流入させるためには、ゲート絶縁層５と構造体３１を構成する材料の選定が重要である。すなわち、ゲート絶縁層５の少なくとも半導体溶液５０が滴下される位置の材料は表面自由エネルギーが小さく、撥液性の高い材料が好ましく、また、構造体３１の少なくとも内面の材料は表面自由エネルギーが高く親液性の高い材料が好ましい。第２の実施形態では撥液性材料を用いてゲート絶縁層５を形成し、親液性材料を用いて構造体３１を形成する例について説明する。
【００４８】
以下に説明する第２の実施形態のボトムゲートボトムコンタクト型有機ＴＦＴの製造工程は、図１で説明した各工程の説明とほとんど同じであり、共通する部分は同符号を付し説明を省略する。
【００４９】
Ｓ１・・・・・ゲート電極とゲート絶縁層を形成する工程
図１（１−ａ）、（１−ｂ）のように基板１の上にゲート電極７とゲート絶縁層５を形成する。
【００５０】
基板１の材料は第１の実施形態と同じものを用いることができる。
【００５１】
導電性薄膜が形成された基板１上に感光性レジストを塗布後、ゲート電極７のパターンを有するフォトマスクを介して露光、現像して、ゲート電極７のパターンのレジスト層を形成する。エッチング後レジスト層を除去し、ゲート電極７を形成する。
【００５２】
ゲート絶縁層５に用いる撥液性の材料として、例えばポリイミド、アクリルなどの有機材料を用いることができる。例えば、スピンコート法などの塗布法を用いてポリイミドを基板１の全面に塗布する。
【００５３】
ポリイミド材料の中には、ＵＶ光を照射することにより、表面自由エネルギーを制御できるものもあり、そのような材料を用いることも可能である。また、バルク部分は親液性材料で表面にのみ撥液処理、例えば、フッ素処理、ＯＴＳ（Ｏｃｔａｄｅｃｙｔｒｉｃｈｌｏｒｏｓｉｌａｎｅ）処理、ＨＭＤＳ（Ｈｅｘａｍｅｔｈｙｄｉｓｉｌａｚａｎｅ）処理などを施しても良い。
【００５４】
Ｓ２・・・・・ソース電極とドレイン電極を形成する工程
図１（２−ａ）、（２−ｂ）のように基板１の上にソース電極３、ドレイン電極４を形成する。
【００５５】
第１の実施形態と同様であり説明を省略する。
【００５６】
Ｓ３・・・・・レジスト層を形成する工程
図１（３−ａ）、（３−ｂ）のように、ソース電極３とドレイン電極４の対向する部分の間のゲート絶縁層５が露出している部分と、ソース電極３とドレイン電極４の対向する部分の一部をそれぞれ覆うようにレジスト層３０をインクジェット法を用いて形成する。
【００５７】
Ｓ４・・・・・構造体を形成する工程
図１（４−ａ）、（４−ｂ）のように、ソース電極３の一部と、ドレイン電極４の一部と、をレジスト層３０を跨ぐように覆い、レジスト層３０を跨ぐ部分の両側はレジスト層３０が露出するように構造体３１を形成する。
【００５８】
構造体３１の材料として親液性の高いＳｉＯ2を用いる例を説明する。
【００５９】
最初にリフトオフ用のレジストをスピンコート法を用いて基板１の全面に塗布する。構造体３１の形状をパターニングしたマスクを用いて、露光、現像を行い構造体３１を形成する部分以外を覆うレジスト膜を形成する。次に、テトラエトキシシラン（ＴＥＯＳ）を原料としてスパッタ法によりＳｉＯ2膜を基板１の上に成膜し、リフトオフを行って図１（４−ａ）、（４−ｂ）に示す形状の構造体３１を形成する。
【００６０】
Ｓ５・・・・・レジスト層を除去する工程
ＮａＯＨなどのレジスト剥離液を用いて、レジスト層３０を除去する。レジスト剥離液によってレジスト層３０を完全に除去すると、図１（５−ａ）のように構造体３１とソース電極３とドレイン電極４、ゲート絶縁層５の間に隙間３２が形成される。
【００６１】
Ｓ６・・・・・半導体溶液を滴下する工程
半導体材料を溶解または分散した半導体溶液５０を滴下する。
【００６２】
半導体材料、溶媒、半導体溶液５０を滴下する方法は第１の実施形態と同様である。
【００６３】
半導体溶液５０を滴下する位置は、図１（６−ｂ）に示すように、滴下した半導体溶液５０が構造体３１とゲート絶縁層５の間の隙間３２に流入可能な位置に滴下する。すなわち、開口３３ａに近い、ゲート絶縁層５の上に滴下する。なお、図１（６−ｂ）では、開口３３ａの近くに半導体溶液５０を滴下した例を示しているが、開口３３ｂの近くに半導体溶液５０を滴下しても良い。
【００６４】
本実施形態ではゲート絶縁層５は撥液性の材料で構成され、構造体３１は親液性の材料で構成されている。着弾した半導体溶液５０は、撥液性の材料で構成されているゲート絶縁層５の上を、ある半径を有する円形にある接触角を持って広がる。この時に、半導体溶液５０の一部が親液性の材料で構成されている構造体３１の内部に触れると、半導体溶液５０は隙間３２により速やかに引き寄せられる。半導体溶液５０は例えば開口３３ａから毛細管現象により流入して他方の開口３３ｂから流出する。このことにより、気泡が残ることなく半導体溶液５０で隙間を満たすことができる。
【００６５】
Ｓ７・・・・・半導体溶液を乾燥させて半導体層を形成する工程
構造体３１とソース電極３、ゲート絶縁層５、ドレイン電極４の間の隙間に流入した半導体溶液を自然乾燥後、加熱して乾燥させ、図１（７−ａ）、（７−ｂ）のように半導体層２を形成する。
【００６６】
第２の実施形態の説明は以上である。
【００６７】
次に、第３の実施形態としてボトムゲートトップコンタクト型有機ＴＦＴの製造方法を説明する。
【００６８】
図２は本発明に係わるボトムゲートトップコンタクト型有機ＴＦＴの製造方法の一例を説明する説明図である。第３の実施形態の製造方法として、次の工程Ｓ１〜Ｓ７を説明する。第１の実施形態との違いは、第３の実施形態ではソース電極、ドレイン電極とゲート絶縁層との間の隙間に半導体溶液を流入させるので、Ｓ４の構造体を形成する工程が不要であり、工程Ｓ２、Ｓ３の順が入れ替わっている点である。第１の実施形態と同じ工程には同番号を付し説明を省略する。
Ｓ１・・・・・ゲート電極とゲート絶縁層を形成する工程
Ｓ３・・・・・レジスト層を形成する工程
Ｓ２・・・・・ソース電極とドレイン電極を形成する工程
Ｓ５・・・・・レジスト層を除去する工程
Ｓ６・・・・・半導体溶液を滴下する工程
Ｓ７・・・・・半導体溶液を乾燥させて半導体層を形成する工程
最初に図２を用いて、基板１上にゲート電極７を設け、ゲート絶縁層５を形成して半導体層２を設け、半導体層２を覆うようにソース電極３とドレイン電極４を設けたボトムゲートトップコンタクト型のＴＦＴを形成する場合の製造方法について順を追って説明する。
【００６９】
図２（１−ｂ）〜図２（７−ｂ）は基板１の平面図、図２（１−ａ）〜図２（７−ａ）は図２（１−ｂ）〜図２（７−ｂ）のＡ−Ａで示す部分の断面図である。
【００７０】
Ｓ１・・・・・ゲート電極とゲート絶縁層を形成する工程
図２（１−ａ）、（１−ｂ）のように基板１の上にゲート電極７とゲート絶縁層５を形成する。
【００７１】
基板１は第１の実施形態と同じ材料を用い、同様の手順でゲート電極７を形成する。
【００７２】
次に、第１の実施形態の手順でＳｉＯ2からなるゲート絶縁層５を形成する。より好ましくは第２の実施形態の手順で撥液性の有機材料を塗布しゲート絶縁層５を形成する。
【００７３】
Ｓ３・・・・・レジスト層を形成する工程
図２（２−ａ）、（２−ｂ）のように、ゲート絶縁層５上の所定の領域に、インクジェット法を用いてレジスト層３０を形成する。所定の領域は、ゲート電極７の直上の領域であり、次の工程で形成するソース電極３とドレイン電極４が覆う領域である。
【００７４】
Ｓ２・・・・・ソース電極とドレイン電極を形成する工程
図２（３−ａ）、（３−ｂ）のように基板１の上にソース電極３、ドレイン電極４を形成する。
【００７５】
金属などの導電材料を溶解または分散した導電材料溶液をインクジェット法などを用いて滴下後、加熱して乾燥させ、ソース電極３、ドレイン電極４を形成する。
【００７６】
Ｓ５・・・・・レジスト層を除去する工程
ＮａＯＨなどのレジスト剥離液を用いて、レジスト層３０を除去する。レジスト剥離液によってレジスト層３０を完全に除去すると、図２（４−ａ）のようにソース電極３とゲート絶縁層５の間の隙間３４ａとドレイン電極４とゲート絶縁層５の間の隙間３４ｂが形成される。隙間３４ａは紙面下側の開口３５ａと紙面上側の開口３５ｂを有し、隙間３４ｂは紙面下側の開口３６ａと紙面上側の開口３６ｂを有している。
【００７７】
Ｓ６・・・・・半導体溶液を滴下する工程
半導体材料を溶解または分散した半導体溶液５０を滴下する。
【００７８】
半導体材料、溶媒、半導体溶液を滴下する方法は第１の実施形態と同様である。
【００７９】
半導体溶液５０を滴下する位置は、図２（５−ｂ）に示すように、滴下した半導体溶液５０が隙間３４ａ、３４ｂに流入可能な位置に滴下する。なお、図２（５−ｂ）では、ソース電極３、ドレイン電極４よりも紙面下側のゲート絶縁層５の上に半導体溶液５０を滴下した例を示しているが、紙面上側のゲート絶縁層５の上に半導体溶液５０を滴下しても良い。
【００８０】
半導体溶液５０はソース電極３、ドレイン電極４とゲート絶縁層５の間の一方の開口３５ａ、３６ａから毛細管現象により流入して他方の開口３５ｂ、３６ｂから流出する。このことにより、気泡が残ることなく半導体溶液５０で隙間を満たすことができる。
【００８１】
Ｓ７・・・・・半導体溶液を乾燥させて半導体層を形成する工程
ソース電極３、ゲート絶縁層５、ドレイン電極４の間の隙間に流入した半導体溶液を自然乾燥後、加熱して乾燥させ、図２（６−ａ）、（６−ｂ）のように半導体層２を形成する。
【００８２】
第３の実施形態のボトムゲートトップコンタクト型有機ＴＦＴの製造方法の説明は以上である。
【００８３】
次に、ボトムゲートボトムコンタクト型有機ＴＦＴの製造方法の第４の実施形態を説明する。図３は本発明に係わるボトムゲートボトムコンタクト型有機ＴＦＴの製造方法の別例を説明する説明図である。
【００８４】
第４の実施形態のボトムゲートボトムコンタクト型有機ＴＦＴの製造方法として、次の工程Ｓ１〜Ｓ５を説明する。
Ｓ１・・・・・ゲート電極とゲート絶縁層を形成する工程
Ｓ２・・・・・ソース電極とドレイン電極を形成する工程
Ｓ３・・・・・構造体を形成する工程
Ｓ３−Ａ・・・・・レジスト層を形成する工程
Ｓ３−Ｂ・・・・・ドライフィルム層を形成する工程
Ｓ３−Ｃ・・・・・開口部を形成する工程
Ｓ４・・・・・半導体溶液を滴下する工程
Ｓ５・・・・・半導体溶液を乾燥させて半導体層を形成する工程
最初に図３を用いて、基板１上にゲート電極７を設け、ゲート絶縁層５を形成してソース電極３とドレイン電極４をその上に設け、ソース電極３とドレイン電極４の間を覆うように半導体層２を設けたボトムゲートボトムコンタクト型のＴＦＴを形成する場合の製造方法について順を追って説明する。
【００８５】
図３（１−ｂ）〜図３（７−ｂ）は基板１の平面図、図３（１−ａ）〜図３（７−ａ）は図３（１−ｂ）〜図３（７−ｂ）のＡ−Ａで示す部分の断面図である。
【００８６】
Ｓ１・・・・・ゲート電極とゲート絶縁層を形成する工程
図３（１−ａ）、（１−ｂ）のように基板１の上にゲート電極７とゲート絶縁層５を形成する。
【００８７】
本発明において、基板１は特に材料を限定されない。例えばガラスやポリイミド、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）などを用いることができる。
【００８８】
導電性薄膜が形成された基板１上に感光性レジストを塗布後、ゲート電極７のパターンを有するフォトマスクを介して露光、現像して、ゲート電極７の形状のレジスト層を形成する。エッチング後レジスト層を除去し、ゲート電極７を形成する。次に、ゲート電極７を覆うゲート絶縁層５を形成する。
【００８９】
ゲート絶縁層５は第２の実施形態で説明した撥液性の材料を用いることが望ましい。例えば、スピンコート法などの塗布法を用いてポリイミド、アクリルなどの有機材料を基板１の全面に塗布する。半導体溶液５０が滴下される部分だけを部分的に撥液処理を施しても良い。
【００９０】
Ｓ２・・・・・ソース電極とドレイン電極を形成する工程
図３（２−ａ）、（２−ｂ）のように基板１の上にソース電極３、ドレイン電極４を形成する。
【００９１】
ゲート絶縁層５を形成した基板を洗浄後、最上層にレジスト膜を形成し、ソース電極３とドレイン電極４のパターンを有するフォトマスクを用いて露光する。現像後、ソース電極３とドレイン電極４を形成する部分のレジストを除去し、スパッタ法などにより金属膜を成膜する。成膜後、残っているレジストを除去し、ソース電極３、ドレイン電極４をリフトオフにより形成する。
【００９２】
このように、フォトリソグラフィー法を用いてパターニングする方法の他、インクジェット法などを用いてゲート絶縁膜５の上に直接ソース電極３及びドレイン電極４を形成しても良い。
【００９３】
Ｓ３・・・・・構造体を形成する工程
次に説明する工程Ｓ３−Ａ、Ｓ３−Ｂ、Ｓ３−Ｃをこの順に行って構造体３１を形成する。
【００９４】
Ｓ３−Ａ・・・・・レジスト層を形成する工程
Ｓ３−Ｂ・・・・・ドライフィルム層を形成する工程
Ｓ３−Ｃ・・・・・開口部を形成する工程
Ｓ３−Ａ・・・・・レジスト層を形成する工程
図３（３−ａ）、（３−ｂ）のように、ソース電極３とドレイン電極４の対向する部分の一部と、ソース電極３とドレイン電極４の対向する部分の間のゲート絶縁層５が露出している部分とその両側のゲート絶縁層５を除いて基板１の最上層を覆うようにレジスト層６０をインクジェット法を用いて形成する。
【００９５】
Ｓ３−Ｂ・・・・・ドライフィルム層を形成する工程
図３（４−ａ）、（４−ｂ）のように、ドライフィルムをレジスト層６０の上に載せた後、加熱、加圧して基板１の最上層を覆うドライフィルム層６１を形成する。ドライフィルムはレジスト層６０の上に載っているので、図３（４−ａ）、（４−ｂ）のようにレジスト層６０に覆われていない部分には隙間６２が空いている。
【００９６】
Ｓ３−Ｃ・・・・・開口部を形成する工程
次に図３（５−ａ）、（５−ｂ）のように、フォトグラフィー法を用いて開口６３ａと開口６３ｂを形成する。開口６３ａ、開口６３ｂからはソース電極３とドレイン電極４の対向する部分の両側のゲート絶縁層５が露出している。
【００９７】
このようにして、ソース電極３とドレイン電極４の対向する領域と該領域の両側は最上層が露出するようにソース電極３とドレイン電極４とを覆う構造体３１が形成できた。
【００９８】
なお、ドライフィルムの材料としては親液性の材料を用いることが望ましい。
【００９９】
Ｓ４・・・・・半導体溶液を滴下する工程
半導体材料を溶解または分散した半導体溶液５０を滴下する。
【０１００】
半導体材料と溶媒は第１の実施形態で説明したものが利用できる。
【０１０１】
半導体溶液を滴下する方法として、ディスペンサ法、インクジェット法、ＳＩＪ（ＳｕｐｅｒＩｎｋＪｅｔ）法に加えて、マイクロコンタクトプリント、スクリーン印刷などの微細液滴を所定の位置に塗布することができる塗布方法を用いることができる。
【０１０２】
半導体溶液５０を滴下する位置は、開口６３ａまたは開口６３ｂに滴下する。なお、図３（６−ｂ）では、開口６３ｂに半導体溶液５０を滴下した例を示しているが、開口６３ａに半導体溶液５０を滴下しても良い。
【０１０３】
ドライフィルム層６１とソース電極３、ゲート絶縁層５、ドレイン電極４の間の隙間６２は図３（６−ｂ）の紙面上下方向に貫通しているので、滴下した半導体溶液５０は構造体３１の一方の開口６３ｂから毛細管現象により流入して他方の開口６３ａから流出する。このことにより、気泡が残ることなく半導体溶液５０で隙間６２を満たすことができる。
【０１０４】
Ｓ５・・・・・半導体溶液を乾燥させて半導体層を形成する工程
構造体３１とソース電極３、ゲート絶縁層５、ドレイン電極４の間の隙間６２に流入した半導体溶液５０を常温で乾燥させて、図３（７−ａ）、（７−ｂ）のように半導体層２を形成する。
【０１０５】
このように、簡単な工程でソース電極３、ドレイン電極４の間の所定の領域を半導体溶液５０で充填し、半導体層２を形成することができる。
【０１０６】
また、構造体３１は半導体層２を保護する保護層を兼ねることができる。すなわち、先に形成した構造体３１１の下に半導体層２を形成するので、半導体層２の特性を劣化させることなく保護層を形成できる。特に劣化しやすい有機半導体材料を用いた場合は有利である。
【０１０７】
第４の実施形態のボトムゲートボトムコンタクト型有機ＴＦＴの製造方法の説明は以上である。
【０１０８】
上記、第１から第４の実施形態においてボトムゲート型の有機ＴＦＴを例に取り説明を行ったが、ゲート電極を最後に設けるトップゲート型でも同様に本発明を適応することができる。
【実施例】
【０１０９】
以下、本発明の効果を確認するために行った実施例について説明するが、本発明はこれらに限定されるものではない。
［実施例１］
本実施例では、基板１にはＣｒ膜を表面に１２５ｎｍ形成した５０ｍｍ×６０ｍｍのガラス基板を用いた。本実施例は、基板１上に１０×１０の計１００のボトムゲートボトムコンタクト型ＴＦＴを形成した実施例である。
【０１１０】
〔ＴＦＴの作製〕
以降の工程は、図１で説明したＳ１〜Ｓ５の工程で作製したので、各工程の番号を付して順に説明し、共通する点は説明を省略する。
【０１１１】
Ｓ１・・・・・ゲート電極とゲート絶縁層を形成する工程
Ｓ２・・・・・ソース電極とドレイン電極を形成する工程
Ｓ３・・・・・構造体を形成する工程
Ｓ３−１・・・・・レジスト層を形成する工程
Ｓ３−２・・・・・構造体を形成する工程
Ｓ３−３・・・・・レジスト層を除去する工程
Ｓ４・・・・・半導体溶液を滴下する工程
Ｓ５・・・・・半導体溶液を乾燥させて半導体層を形成する工程
Ｓ１・・・・・ゲート電極とゲート絶縁層を形成する工程
基板１に通常のフォトリソグラフ工程により、パターニング処理を行い、ゲート電極パターンを形成した。次に、ゲート電極７が形成された基板１上に、大気圧プラズマＣＶＤ法にてテトラエトキシシラン（ＴＥＯＳ）を液体原料として３００ｎｍのＳｉＯ2膜を成膜し、ゲート絶縁層５とした。
【０１１２】
Ｓ２・・・・・ソース電極とドレイン電極を形成する工程
洗浄後、ポジレジスト薄膜を約１μｍ形成し、ソース・ドレイン電極パターンを反転させたフォトマスクを用いて露光し、現像を行い、ソース電極３、ドレイン電極４を設けたい箇所のみレジストを除去し、電極を設けたくない箇所にはレジストを残るようにした。続いて、Ｃｒを３ｎｍ、Ａｕを５０ｎｍ連続でスパッタにより成膜し、レジストを除去し、ソース電極３、ドレイン電極４、ソースバスをリフトオフにより形成した。
【０１１３】
トランジスタを構成するチャネル部分のゲート長は１０μｍ、ゲート幅は１００μｍとした。
【０１１４】
Ｓ３・・・・・構造体を形成する工程
Ｓ３−１・・・・・レジスト層を形成する工程
インクジェット法を用いて、ソース電極３とドレイン電極４の間の所定の位置に厚みが１μｍになるようにレジスト材料を塗布しレジスト層３０を形成した。
【０１１５】
Ｓ３−２・・・・・構造体を形成する工程
感光性アクリル材料を用い、スピンコート法などによって基板１の全面に塗布した。次に、フォトリソグラフィー法を用いてパターニングし、図１（４−ａ）、（４−ｂ）に示す所定の形状の構造体３１を形成した。
【０１１６】
Ｓ３−３・・・・・レジスト層を除去する工程
ＮａＯＨを用いて、レジスト層３０を除去した。
【０１１７】
Ｓ４・・・・・半導体溶液を滴下する工程
半導体材料としてポリ（３−ヘキシルチオフェン）をクロロフォルムに０．６質量％の濃度で溶かした溶液を用いた。塗布にはディスペンサを用い、ゲート絶縁層５上の所定の位置に１ｎｌ滴下した。滴下した位置は、ソース電極３、ドレイン電極４の間の開口３３ａから５００μｍ離れた位置に滴下した。
【０１１８】
滴下後、開口３３ａ付近に滴下された半導体溶液５０は、開口３３ａから流入し、開口３３ｂより溢れ出し、構造体３１の隙間３２を半導体溶液５０により充填した。
【０１１９】
Ｓ５・・・・・半導体溶液を乾燥させて半導体層を形成する工程
自然乾燥後、窒素雰囲気下１００℃にて６０分加熱し乾燥させ半導体層２を形成した。
［実施例２］
本実施例は、工程Ｓ４で構造体３１の材料を親液性を有するＳｉＯ2に変更している以外は実施例１と同じ手順で基板１上に１０×１０の計１００のボトムゲートボトムコンタクト型ＴＦＴを形成した実施例である。基板１にはＣｒ膜を表面に１２５ｎｍ形成した５０ｍｍ×６０ｍｍのガラス基板を用いた。
【０１２０】
Ｓ１・・・・・ゲート電極とゲート絶縁層を形成する工程
基板１に通常のフォトリソグラフ工程により、パターニング処理を行い、ゲート電極パターンを形成した。次に、ゲート電極７が形成された基板１上に、大気圧プラズマＣＶＤ法にてテトラエトキシシラン（ＴＥＯＳ）を液体原料として３００ｎｍのＳｉＯ2膜を成膜し、ゲート絶縁層５とした。
【０１２１】
Ｓ２・・・・・ソース電極とドレイン電極を形成する工程
洗浄後、ポジレジスト薄膜を約１μｍ形成し、ソース・ドレイン電極パターンを反転させたフォトマスクを用いて露光し、現像を行い、ソース電極３、ドレイン電極４を設けたい箇所のみレジストを除去し、電極を設けたくない箇所にはレジストを残るようにした。続いて、Ｃｒを３ｎｍ、Ａｕを５０ｎｍ連続でスパッタにより成膜し、レジストを除去し、ソース電極３、ドレイン電極４、ソースバスをリフトオフにより形成した。
【０１２２】
トランジスタを構成するチャネル部分のゲート長は１０μｍ、ゲート幅は１００μｍとした。
【０１２３】
Ｓ３・・・・・構造体を形成する工程
Ｓ３−１・・・・・レジスト層を形成する工程
インクジェット法を用いて、ソース電極３とドレイン電極４の間の所定の位置に厚みが１μｍになるようにレジスト材料を塗布しレジスト層３０を形成した。
【０１２４】
Ｓ３−２・・・・・構造体を形成する工程
リフトオフ用のレジストをスピンコートにて基板１の全面に塗布し、露光、現像工程を経て、フォトリソグラフィー法によりパターンを形成した。その上に、スパッタ法によりＳｉＯ2薄膜を２５ｎｍ成膜し、リフトオフした。リフトオフ工程によりＳｉＯ2パターンを形成し、図１（４−ａ）、（４−ｂ）に示す所定の形状の構造体３１を形成した。
【０１２５】
Ｓ３−３・・・・・レジスト層を除去する工程
ＮａＯＨを用いて、レジスト層３０を除去した。
【０１２６】
Ｓ４・・・・・半導体溶液を滴下する工程
半導体材料としてポリ（３−ヘキシルチオフェン）をクロロフォルムに０．６質量％の濃度で溶かした溶液を用いた。塗布にはディスペンサを用い、ゲート絶縁層５上の所定の位置に１ｎｌ滴下した。滴下した位置は、ソース電極３、ドレイン電極４の間の開口３３ａから５００μｍ離れた位置に滴下した。
【０１２７】
滴下後、開口３３ａ付近に滴下された半導体溶液５０は、開口３３ａから流入し、開口３３ｂより溢れ出し、構造体３１の内部を半導体溶液５０により充填した。
【０１２８】
Ｓ５・・・・・半導体溶液を乾燥させて半導体層を形成する工程
自然乾燥後、窒素雰囲気下１００℃にて６０分加熱し乾燥させ半導体層２を形成した。
［実施例３］
本実施例は、工程Ｓ１でゲート絶縁層５の材料を撥液性を有するアクリル系の樹脂に変更している以外は実施例２と同じ手順で基板１上に１０×１０の計１００のボトムゲートボトムコンタクト型ＴＦＴを形成した実施例である。基板１にはＣｒ膜を表面に１２５ｎｍ形成した５０ｍｍ×６０ｍｍのガラス基板を用いた。
【０１２９】
Ｓ１・・・・・ゲート電極とゲート絶縁層を形成する工程
基板１に通常のフォトリソグラフ工程により、パターニング処理を行い、ゲート電極パターンを形成した。次に、ゲート電極７が形成された基板１上に、スピンコート法を用いてアクリル系の樹脂材料であるＰＣ４０３を塗布しゲート絶縁層５を形成した。
【０１３０】
Ｓ２・・・・・ソース電極とドレイン電極を形成する工程
洗浄後、ポジレジスト薄膜を約１μｍ形成し、ソース・ドレイン電極パターンを反転させたフォトマスクを用いて露光し、現像を行い、ソース電極３、ドレイン電極４を設けたい箇所のみレジストを除去し、電極を設けたくない箇所にはレジストを残るようにした。続いて、Ｃｒを３ｎｍ、Ａｕを５０ｎｍ連続でスパッタにより成膜し、レジストを除去し、ソース電極３、ドレイン電極４、ソースバスをリフトオフにより形成した。
【０１３１】
トランジスタを構成するチャネル部分のゲート長は１０μｍ、ゲート幅は１００μｍとした。
【０１３２】
Ｓ３・・・・・構造体を形成する工程
Ｓ３−１・・・・レジスト層を形成する工程
インクジェット法を用いて、ソース電極３とドレイン電極４の間の所定の位置に厚みが１μｍになるようにレジスト材料を塗布しレジスト層３０を形成した。
【０１３３】
Ｓ３−２・・・・・構造体を形成する工程
リフトオフ用のレジストをスピンコートにて基板１の全面に塗布し、露光、現像工程を経て、フォトリソグラフィー法によりパターンを形成した。その上に、スパッタ法によりＳｉＯ2薄膜を２５ｎｍ成膜し、リフトオフした。リフトオフ工程によりＳｉＯ2パターンを形成し、図１（４−ａ）、（４−ｂ）に示す所定の形状の構造体３１を形成した。
【０１３４】
Ｓ３−３・・・・・レジスト層を除去する工程
ＮａＯＨを用いて、レジスト層３０を除去した。
【０１３５】
Ｓ４・・・・・半導体溶液を滴下する工程
半導体材料としてポリ（３−ヘキシルチオフェン）をクロロフォルムに０．６質量％の濃度で溶かした溶液を用いた。塗布にはディスペンサを用い、ゲート絶縁層５上の所定の位置に１ｎｌ滴下した。滴下した位置は、ソース電極３、ドレイン電極４の間の開口３３ａから５００μｍ離れた位置に滴下した。
【０１３６】
滴下後、開口３３ａ付近に滴下された半導体溶液５０は、開口３３ａから流入し、開口３３ｂより溢れ出し、構造体３１の内部を半導体溶液５０により充填した。
【０１３７】
Ｓ５・・・・・半導体溶液を乾燥させて半導体層を形成する工程
自然乾燥後、窒素雰囲気下１００℃にて６０分加熱し乾燥させ半導体層２を形成した。
［実施例４］
本実施例は、工程Ｓ６で半導体材料を変更している以外は実施例４と同じ手順で基板１上に１０×１０の計１００のボトムゲートボトムコンタクト型ＴＦＴを形成した実施例である。基板１にはＣｒ膜を表面に１２５ｎｍ形成した５０ｍｍ×６０ｍｍのガラス基板を用いた。
【０１３８】
Ｓ１・・・・・ゲート電極とゲート絶縁層を形成する工程
基板１に通常のフォトリソグラフ工程により、パターニング処理を行い、ゲート電極パターンを形成した。次に、ゲート電極７が形成された基板１上に、スピンコート法を用いてアクリル系の樹脂材料であるＰＣ４０３を塗布しゲート絶縁層５を形成した。
【０１３９】
Ｓ２・・・・・ソース電極とドレイン電極を形成する工程
洗浄後、ポジレジスト薄膜を約１μｍ形成し、ソース・ドレイン電極パターンを反転させたフォトマスクを用いて露光し、現像を行い、ソース電極３、ドレイン電極４を設けたい箇所のみレジストを除去し、電極を設けたくない箇所にはレジストを残るようにした。続いて、Ｃｒを３ｎｍ、Ａｕを５０ｎｍ連続でスパッタにより成膜し、レジストを除去し、ソース電極３、ドレイン電極４、ソースバスをリフトオフにより形成した。
【０１４０】
トランジスタを構成するチャネル部分のゲート長は１０μｍ、ゲート幅は１００μｍとした。
【０１４１】
Ｓ３・・・・・構造体を形成する工程
Ｓ３−１・・・・・レジスト層を形成する工程
インクジェット法を用いて、ソース電極３とドレイン電極４の間の所定の位置に厚みが１μｍになるようにレジスト材料を塗布しレジスト層３０を形成した。
【０１４２】
Ｓ３−２・・・・・構造体を形成する工程
リフトオフ用のレジストをスピンコートにて基板１の全面に塗布し、露光、現像工程を経て、フォトリソグラフィー法によりパターンを形成した。その上に、スパッタ法によりＳｉＯ2薄膜を２５ｎｍ成膜し、リフトオフした。リフトオフ工程によりＳｉＯ2パターンを形成し、図１（４−ａ）、（４−ｂ）に示す所定の形状の構造体３１を形成した。
【０１４３】
Ｓ３−３・・・・・レジスト層を除去する工程
ＮａＯＨを用いて、レジスト層３０を除去した。
【０１４４】
Ｓ４・・・・・半導体溶液を滴下する工程
半導体材料としてＴＩＰＳ−ペンタセンをｍ−ジクロロベンゼンに２．０質量％の濃度で溶かした溶液を用いた。塗布にはインクジェット法を用い、ゲート絶縁層５上の所定の位置に１４ｐｌ滴下した。滴下位置は、チャネル部に形成された構造体の開口３３ａから６０μｍ離れた位置である。滴下後、流入部付近に滴下された半導体溶液は、開口３３ａから流入し、開口３３ｂより溢れ出し、構造体３１の内部を半導体溶液５０により充填した。
【０１４５】
Ｓ５・・・・・半導体溶液を乾燥させて半導体層を形成する工程
自然乾燥後、窒素雰囲気下８０℃にて３分加熱し乾燥させ半導体層２を形成した。
［実施例５］
本実施例では、基板１にはＣｒ膜を表面に１２５ｎｍ形成した５０ｍｍ×６０ｍｍのガラス基板を用いた。本実施例は、第４の実施形態の製造方法を用いて基板１上に１０×１０の計１００のボトムゲートボトムコンタクト型ＴＦＴを形成した実施例である。
【０１４６】
〔ＴＦＴの作製〕
以降の工程は、図３で説明したＳ１〜Ｓ５の工程で作製したので、各工程の番号を付して順に説明し、共通する点は説明を省略する。
【０１４７】
Ｓ１・・・・・ゲート電極とゲート絶縁層を形成する工程
Ｓ２・・・・・ソース電極とドレイン電極を形成する工程
Ｓ３・・・・・構造体を形成する工程
Ｓ３−Ａ・・・・・レジスト層を形成する工程
Ｓ３−Ｂ・・・・・ドライフィルム層を形成する工程
Ｓ３−Ｃ・・・・・開口部を形成する工程
Ｓ４・・・・・半導体溶液を滴下する工程
Ｓ５・・・・・半導体溶液を乾燥させて半導体層を形成する工程
Ｓ１・・・・・ゲート電極とゲート絶縁層を形成する工程
基板１に通常のフォトリソグラフ工程により、パターニング処理を行い、ゲート電極パターンを形成した。次に、ゲート電極７が形成された基板１上に、大気圧プラズマＣＶＤ法にてテトラエトキシシラン（ＴＥＯＳ）を液体原料として３００ｎｍのＳｉＯ2膜を成膜し、ゲート絶縁層５とした。
【０１４８】
Ｓ２・・・・・ソース電極とドレイン電極を形成する工程
洗浄後、ポジレジスト薄膜を約１μｍ形成し、ソース・ドレイン電極パターンを反転させたフォトマスクを用いて露光し、現像を行い、ソース電極３、ドレイン電極４を設けたい箇所のみレジストを除去し、電極を設けたくない箇所にはレジストを残るようにした。続いて、Ｃｒを３ｎｍ、Ａｕを５０ｎｍ連続でスパッタにより成膜し、レジストを除去し、ソース電極３、ドレイン電極４、ソースバスをリフトオフにより形成した。
【０１４９】
トランジスタを構成するチャネル部分のゲート長は１０μｍ、ゲート幅は１００μｍとした。
【０１５０】
Ｓ３・・・・・構造体を形成する工程
Ｓ３−Ａ・・・・・レジスト層を形成する工程
インクジェット法を用いて、ソース電極３とドレイン電極４の対向する部分の一部と、ソース電極３とドレイン電極４の対向する部分の間のゲート絶縁層５が露出している部分とその両側のゲート絶縁層５を除いて基板１の最上層を覆うように約１μｍの厚みでレジスト材料を塗布し、レジスト層６０を形成した。
【０１５１】
Ｓ３−Ｂ・・・・・ドライフィルム層を形成する工程
ドライフィルムを基板１の上に載せた後、加熱、加圧して基板１の最上層を覆うドライフィルム層６１を形成した。
【０１５２】
Ｓ３−Ｃ・・・・・開口部を形成する工程
次にフォトグラフィー法を用いて開口６３ａと開口６３ｂを形成した。
【０１５３】
Ｓ４・・・・・半導体溶液を滴下する工程
半導体材料としてポリ（３−ヘキシルチオフェン）をクロロフォルムに０．６質量％の濃度で溶かした溶液を用いた。塗布にはディスペンサを用い、ゲート絶縁層５上の所定の位置に１ｎｌ滴下した。滴下した位置は、ソース電極３、ドレイン電極４の間の開口３３ａから５００μｍ離れた位置に滴下した。
【０１５４】
滴下後、開口６３ｂ付近に滴下された半導体溶液５０は、開口６３ｂから流入し、開口６３ａより溢れ出し、構造体３１の隙間６２を半導体溶液５０により充填した。
【０１５５】
Ｓ５・・・・・半導体溶液を乾燥させて半導体層を形成する工程
自然乾燥後、窒素雰囲気下１００℃にて６０分加熱し乾燥させ半導体層２を形成した。
［比較例１］
比較例１も、基板１にはＣｒ膜を表面に１２５ｎｍ形成した５０ｍｍ×６０ｍｍのガラス基板を用い、基板１上に１０×１０の計１００のボトムゲートボトムコンタクト型ＴＦＴを形成した。
【０１５６】
比較例１のＴＦＴは、実施例１と同じ工程と材料で作製したが、形成した構造体３１の形状が実施例１とは異っている。実施例１では構造体３１の隙間３２は貫通しており、開口３３ａから流入した半導体溶液５０は開口３３ｂから流出することができる。一方、比較例１の構造体３１の隙間３２は、一つの開口だけを有し、内部は袋状になっており貫通しない形状とした。
［比較例２］
比較例２も、基板１にはＣｒ膜を表面に１２５ｎｍ形成した５０ｍｍ×６０ｍｍのガラス基板を用い、基板１上に１０×１０の計１００のボトムゲートボトムコンタクト型ＴＦＴを形成した。
【０１５７】
図４は比較例２のボトムゲートボトムコンタクト型ＴＦＴの製造工程を説明する説明図である。
【０１５８】
比較例２のＴＦＴは、実施例１と同じ工程と材料で作製したが、形成した構造体３１の形状が実施例１とは異っている。実施例１の構造体３１はソース電極３とドレイン電極４に跨って設けられ、隙間３２はソース電極３とドレイン電極４を跨ぐ構造体３１の両側に向けて貫通している。比較例２のＴＦＴは、図４（５−ａ）、（５−ｂ）のように隙間３２はソース電極３とドレイン電極４を結ぶ方向に貫通し、ソース電極３の上に開口３３ｂが、ドレイン電極４の上に開口３３ａが形成されている。
【０１５９】
Ｓ１・・・・・ゲート電極とゲート絶縁層を形成する工程
実施例１と同じ材料と手順を用いて図４（１−ａ）のようにゲート電極７とゲート絶縁層５を形成した。
【０１６０】
Ｓ２・・・・・ソース電極とドレイン電極を形成する工程
実施例１と同じ材料と手順を用いて図４（２−ａ）、（２−ｂ）のようにソース電極３とドレイン電極４を形成した。
【０１６１】
Ｓ３・・・・・レジスト層を形成する工程
実施例１と同じ材料と手順を用いて図４（３−ａ）、（３−ｂ）のようにレジスト層３０を形成した。
【０１６２】
Ｓ４・・・・・構造体を形成する工程
実施例１と同じ材料と手順を用いて図４（４−ａ）、（４−ｂ）のようにレジスト層３０を跨いでゲート絶縁層５の２つの領域を覆うように構造体３１を形成する。
【０１６３】
Ｓ５・・・・・レジスト層を除去する工程
ＮａＯＨを用いて、レジスト層３０を除去した。
【０１６４】
Ｓ６・・・・・半導体溶液を滴下する工程
半導体材料としてＴＩＰＳ−ペンタセンをｍ−ジクロロベンゼンに２．０質量％の濃度で溶かした溶液を用いた。塗布にはインクジェット法を用い、ゲート絶縁層５上の所定の位置に１４ｐｌ滴下した。滴下位置は、ドレイン電極４上の開口３３ａから６０μｍ離れた位置である。
【０１６５】
Ｓ７・・・・・半導体溶液を乾燥させて半導体層を形成する工程
自然乾燥後、窒素雰囲気下８０℃にて３分加熱し乾燥させ半導体層２を形成した。
【０１６６】
〔実験結果〕
本実験では基板１上のＴＦＴ素子１００個のうち、２４個のＴＦＴ素子をランダムに選び、それぞれについて評価した。実施例１、２、３、４、５で作製したＴＦＴ素子はすべて正常に動作した。一方、比較例１で作製したＴＦＴ素子は半導体溶液を滴下する工程で半導体溶液５０が隙間３２に流入せず動作しない素子があった。また、比較例２で作製したＴＦＴ素子のうち３個は電気的特性が不良であった。これは電極のエッジ部に気泡が入ったためと思われる。
【０１６７】
さらに、半導体溶液を滴下する工程において、滴下した半導体溶液５０が開口３３ａから流入して開口３３ｂより溢れ出すまでの時間は、実施例３、実施例２、実施例１の順に短く、この順に半導体溶液５０が流入しやすいことが確認できた。また、これにより構造体の内部が半導体溶液の滴下位置に比べて、より親液性が高いときに、構造体と基板との間隙に溶液の流れ込みをより促進させることができることが確認できた。
［実施例６］
本実施例では、基板１にはＣｒ膜を表面に１２５ｎｍ形成した５０ｍｍ×６０ｍｍのガラス基板を用いた。本実施例は、基板１上に１０×１０の計１００のボトムゲートトップコンタクト型ＴＦＴを形成した実施例である。
【０１６８】
〔ＴＦＴの作製〕
以降の工程は、図２で説明したＳ１〜Ｓ７の工程で作製したので、各工程の番号を付して順に説明し、共通する点は説明を省略する。
【０１６９】
Ｓ１・・・・・ゲート電極とゲート絶縁層を形成する工程
Ｓ３・・・・・レジスト層を形成する工程
Ｓ２・・・・・ソース電極とドレイン電極を形成する工程
Ｓ５・・・・・レジスト層を除去する工程
Ｓ６・・・・・半導体溶液を滴下する工程
Ｓ７・・・・・半導体溶液を乾燥させて半導体層を形成する工程
Ｓ１・・・・・ゲート電極とゲート絶縁層を形成する工程
図２（１−ａ）、（１−ｂ）のように基板１の上にゲート電極７とゲート絶縁層５を形成する。
【０１７０】
基板１に通常のフォトリソグラフ工程により、パターニング処理を行い、ゲート電極パターンを形成した。次に、ゲート電極７が形成された基板１上に、大気圧プラズマＣＶＤ法にてテトラエトキシシラン（ＴＥＯＳ）を液体原料として３００ｎｍのＳｉＯ2膜を成膜し、ゲート絶縁層５とした。
【０１７１】
Ｓ３・・・・・レジスト層を形成する工程
図２（２−ａ）、（２−ｂ）のように、ゲート絶縁層５上の所定の領域に、スピンコート法を用いてレジスト材料を塗布し、２００ｎｍの厚みのレジスト層３０を形成した。
【０１７２】
Ｓ２・・・・・ソース電極とドレイン電極を形成する工程
図２（３−ａ）、（３−ｂ）のように基板１の上にソース電極３、ドレイン電極４を形成する。
【０１７３】
Ａｇナノ粒子を含むペーストをインクジェット法を用いて滴下し、ソース電極３、ドレイン電極４を形成し、２００℃で加熱して硬化させた。
【０１７４】
Ｓ５・・・・・レジスト層を除去する工程
ＮａＯＨなどのレジスト剥離液を用いて、レジスト層３０を除去した。
【０１７５】
Ｓ６・・・・・半導体溶液を滴下する工程
半導体材料としてポリ（３−ヘキシルチオフェン）をクロロフォルムに０．６質量％の濃度で溶かした溶液を用いた。塗布にはディスペンサを用い、ゲート絶縁層５上の所定の位置に１ｎｌ滴下した。滴下した位置は、ソース電極３、ドレイン電極４の間の開口３３ａから５００μｍ離れた位置に滴下した。
【０１７６】
滴下後、開口３３ａ付近に滴下された半導体溶液５０は、開口３３ａから流入し、開口３３ｂより溢れ出し、構造体３１の内部を半導体溶液５０により充填した。
【０１７７】
Ｓ７・・・・・半導体溶液を乾燥させて半導体層を形成する工程
自然乾燥後、窒素雰囲気下１００℃にて６０分加熱し乾燥させ半導体層２を形成した。
［比較例３］
比較例３も、基板１にはＣｒ膜を表面に１２５ｎｍ形成した５０ｍｍ×６０ｍｍのガラス基板を用い、基板１上に１０×１０の計１００のボトムゲートトップコンタクト型ＴＦＴを形成した。
【０１７８】
図５は比較例３のボトムゲートトップコンタクト型ＴＦＴの製造工程を説明する説明図である。
【０１７９】
比較例３のボトムゲートトップコンタクト型ＴＦＴの製造方法では、レジスト層を形成しないので、下記の工程順序でＴＦＴを作製する。
【０１８０】
Ｓ１・・・・・ゲート電極とゲート絶縁層を形成する工程
Ｓ２・・・・・ソース電極とドレイン電極を形成する工程
Ｓ６・・・・・半導体溶液を滴下する工程
Ｓ７・・・・・半導体溶液を乾燥させて半導体層を形成する工程
以下、各工程について説明する。
【０１８１】
Ｓ１・・・・・ゲート電極とゲート絶縁層を形成する工程
図５（１−ａ）、（１−ｂ）のように基板１の上にゲート電極７とゲート絶縁層５を形成する。
【０１８２】
基板１に通常のフォトリソグラフ工程により、パターニング処理を行い、ゲート電極パターンを形成した。次に、ゲート電極７が形成された基板１上に、大気圧プラズマＣＶＤ法にてテトラエトキシシラン（ＴＥＯＳ）を液体原料として３００ｎｍのＳｉＯ2膜を成膜し、ゲート絶縁層５とした。
【０１８３】
Ｓ２・・・・・ソース電極とドレイン電極を形成する工程
図５（２−ａ）、（２−ｂ）のように基板１の上にソース電極３、ドレイン電極４を形成する。
【０１８４】
Ａｇナノ粒子を含むペーストをインクジェット法を用いて滴下し、ソース電極３、ドレイン電極４を形成し、２００℃で加熱して硬化させた。
【０１８５】
Ｓ６・・・・・半導体溶液を滴下する工程
半導体材料としてポリ（３−ヘキシルチオフェン）をクロロフォルムに０．６質量％の濃度で溶かした溶液を用いた。塗布にはディスペンサを用い、ゲート絶縁層５上の所定の位置に１ｎｌ滴下した。滴下した位置は、図５（４−ａ）、（４−ｂ）のように対向するソース電極３とドレイン電極４の中間の位置である。
【０１８６】
Ｓ７・・・・・半導体溶液を乾燥させて半導体層を形成する工程
自然乾燥後、窒素雰囲気下１００℃にて６０分加熱し乾燥させ半導体層２を形成した。
【０１８７】
〔実験結果〕
本実験では基板１上のＴＦＴ素子１００個のうち、２４個のＴＦＴ素子をランダムに選び、それぞれについて評価した。実施例６で作製したＴＦＴ素子はすべて正常に動作したが、比較例３で作製したＴＦＴ素子のうち３個が動作不良であった。比較例３で作製した動作不良のＴＦＴ素子は、半導体層２とソース電極３またはドレイン電極４との間に気泡が入ったと考えられる特性を示した。
【０１８８】
以上このように、本発明によれば、簡単な工程で薄膜トランジスタを高い歩留まりで製造する薄膜トランジスタの製造方法を提供できる。
【図面の簡単な説明】
【０１８９】
【図１】本発明に係わるボトムゲートボトムコンタクト型有機ＴＦＴの製造方法の一例を説明する説明図である。
【図２】本発明に係わるボトムゲートトップコンタクト型有機ＴＦＴの製造方法の一例を説明する説明図である。
【図３】本発明に係わるボトムゲートボトムコンタクト型有機ＴＦＴの製造方法の別例を説明する説明図である。
【図４】比較例２のボトムゲートボトムコンタクト型ＴＦＴの製造工程を説明する説明図である。
【図５】比較例３のボトムゲートトップコンタクト型ＴＦＴの製造工程を説明する説明図である。
【符号の説明】
【０１９０】
１  基板
２  半導体層
３  ソース電極
４  ドレイン電極
５  ゲート絶縁層
７  ゲート電極
３０  レジスト層
３１  構造体
３２  隙間
３３ａ、３３ｂ  開口
３４ａ、３４ｂ  隙間
３５ａ、３５ｂ、３６ａ、３６ｂ  開口
６０  レジスト層
６１  ドライフィルム層
６２  隙間
６３ａ、６３ｂ  開口
【図１】
2009054607.tif 000003
【図２】
2009054607.tif 000004
【図３】
2009054607.tif 000005
【図４】
2009054607.tif 000006
【図５】
2009054607.tif 000007