(57)【要約】【課題】ラインメモリを備えた固体撮像素子における水平電荷転送路の電荷転送容量の減少、消費電力の増加、転送効率の劣化を解決する。【解決手段】垂直電荷転送部２２の信号電荷転送方向下流端に設けられ、転送される信号電荷を一時的に蓄積するラインメモリ２３を有する固体撮像素子１００において、ラインメモリ２３は、信号電荷転送方向に向かって電位ポテンシャルが徐々に深くなる電位スロープが形成された転送チャネル領域と、転送チャネル領域に対面して配置されたゲート電極と、複数のラインメモリ２３の配列方向に沿って延設され、所定のラインメモリ２３に対するゲート電極と電気的に接続される複数のメモリ制御電極とを有し、メモリ制御電極とゲート電極とのコンタクト部を、転送チャネル領域の電荷転送方向の長さの半分より電荷転送方向上流側に形成した。【選択図】図１
2009054847.tif 000002
【特許請求の範囲】
【請求項１】
行方向とこれに直交する列方向に配列された多数のフォトダイオードと、前記フォトダイオードで発生した信号電荷を前記列方向に転送する複数の垂直電荷転送部と、前記垂直電荷転送部の信号電荷転送方向下流端にそれぞれ設けられ、転送される信号電荷を一時的に蓄積する複数のラインメモリと、前記複数のラインメモリから読み出した信号電荷を前記行方向に転送する水平電荷転送部と、を有する固体撮像素子であって、
前記ラインメモリは、信号電荷転送方向に向かって電位ポテンシャルが徐々に深くなる電位スロープが形成された転送チャネル領域と、
前記転送チャネル領域に対面して配置されたゲート電極と、
前記複数のラインメモリの配列方向に沿って延設され、前記ラインメモリのうち所定のグループに属するラインメモリに対するゲート電極と電気的に接続される複数のメモリ制御電極と、を有し、
前記メモリ制御電極と前記ゲート電極とのコンタクト部が、前記転送チャネル領域の電荷転送方向の長さの半分より電荷転送方向上流側に形成された固体撮像素子。
【請求項２】
請求項１記載の固体撮像素子であって、
前記メモリ制御電極は、それぞれ独立に電圧を印加可能な第１のメモリ制御電極と、第２のメモリ制御電極とを含み、
前記ラインメモリの配列方向に沿って、前記第１のメモリ制御電極と前記第２のメモリ制御電極が、交互に前記ラインメモリのゲート電極に接続された固体撮像素子。
【請求項３】
請求項１または請求項２記載の固体撮像素子であって、
前記複数の垂直電荷転送部により転送されてくる信号電荷が、前記ラインメモリを通じて前記水平電荷転送部の一つの電荷転送段に導入される固体撮像素子。
【請求項４】
請求項１〜請求項３のいずれか１項記載の固体撮像素子と、
前記固体撮像素子に光学像を結像させる光学系と、
を備えた撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子と、前記光電変換素子で発生した電荷を垂直方向に転送する多数の垂直電荷転送路と、前記垂直電荷転送路を転送されてきた電荷を前記垂直方向と直交する水平方向に転送する水平電荷転送路とを有する固体撮像素子に関する。
【背景技術】
【０００２】
図１３は、一般的な固体撮像素子の部分拡大図である。
図１３に示す固体撮像素子は、半導体基板上に二次元状に配列された図示しない光電変換素子と、光電変換素子で発生した電荷を垂直方向Ｙに転送する多数の垂直電荷転送部１と、垂直電荷転送部１を転送されてきた電荷を垂直方向Ｙと直交する水平方向Ｘに転送する水平電荷転送部２と、垂直電荷転送部１と水平電荷転送部２とを結ぶ電荷蓄積領域３および電荷蓄積領域３上方に形成されたメモリ電極４からなるラインメモリＬＭとを備える。垂直電荷転送部１、電荷蓄積領域３、および水平電荷転送部２は、ｎ型の不純物層で構成されている。
【０００３】
水平電荷転送部２上方には、逆Ｌ字型の電極５と長方形の電極６とをこの順番で水平方向Ｘに配列した電極組が水平方向Ｘに複数配列されている。この電極組は、転送パルスφＨ１が印加される第一の電極組と、転送パルスφＨ２が印加される第二の電極組とを含み、これらが水平方向Ｘに交互に配列されている。転送パルスφＨ１がハイレベル、転送パルスφＨ２がローレベルになると、第一の電極組下方の水平電荷転送部２は電荷を蓄積可能な電荷蓄積領域として動作し、第二の電極組下方の水平電荷転送部２は電荷蓄積領域同士のバリア領域として動作する。一方、転送パルスφＨ１がローレベル、転送パルスφＨ２がハイレベルになると、第二の電極組下方の水平電荷転送部２は電荷を蓄積可能な電荷蓄積領域として動作し、第一の電極組下方の水平電荷転送部２は電荷蓄積領域同士のバリア領域として動作する。このように、水平電荷転送部２には、第一の電極組と第二の電極組とにより、印加電圧のレベルに応じてバリア領域または電荷蓄積領域として動作する複数の電荷転送段が形成されている。
【０００４】
特許文献１には、垂直電荷転送路とラインメモリと水平電荷転送路とを有する固体撮像素子が開示されている。
【０００５】
【特許文献１】特開２００７−２７９７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図１３に示した構成の固体撮像素子は、１つの垂直電荷転送部１に対して１つの電荷転送段が対応して設けられている。このため、多画素化に対応して、水平電荷転送部２の水平方向幅を変えずに画素サイズを縮小した場合に、電荷転送段の水平方向幅（図１３中のＰで示した部分）が縮小し、水平電荷転送部２の電荷転送容量が減少してしまう。電荷転送容量を確保するために、各電荷転送段の幅を拡大することも考えられるが、この場合は水平電荷転送部２全体の幅が水平方向に拡大するため、静電容量上昇に伴う消費電力増加が生じてしまう。また、多画素化に対応して電荷転送段の数も増えるため、高速駆動を行おうとした場合の転送効率の悪化も懸念される。
【０００７】
本発明は、上記事情に鑑みてなされたものであり、水平電荷転送路のサイズを拡大することなく多画素化を進めた場合でも、水平電荷転送路の電荷転送容量の減少、消費電力の増加、転送効率の劣化といった問題を解決することが可能な固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る上記目的は、下記構成により達成される。
（１）  行方向とこれに直交する列方向に配列された多数のフォトダイオードと、前記フォトダイオードで発生した信号電荷を前記列方向に転送する複数の垂直電荷転送部と、前記垂直電荷転送部の信号電荷転送方向下流端にそれぞれ設けられ、転送される信号電荷を一時的に蓄積する複数のラインメモリと、前記複数のラインメモリから読み出した信号電荷を前記行方向に転送する水平電荷転送部と、を有する固体撮像素子であって、
前記ラインメモリは、信号電荷転送方向に向かって電位ポテンシャルが徐々に深くなる電位スロープが形成された転送チャネル領域と、
前記転送チャネル領域に対面して配置されたゲート電極と、
前記複数のラインメモリの配列方向に沿って延設され、前記ラインメモリのうち所定のグループに属するラインメモリに対するゲート電極と電気的に接続される複数のメモリ制御電極と、を有し、
前記メモリ制御電極と前記ゲート電極とのコンタクト部が、前記転送チャネル領域の電荷転送方向の長さの半分より電荷転送方向上流側に形成された固体撮像素子。
【０００９】
この固体撮像素子によれば、拡散・反応防止膜の成膜工程を必要とせず、コンタクト部の配設位置を限定するのみで、水平電荷転送路のサイズを拡大することなく多画素化を進めた場合でも、水平電荷転送路の電荷転送容量の減少、消費電力の増加、転送効率の劣化といった問題が解決される。
【００１０】
（２）  （１）記載の固体撮像素子であって、
前記メモリ制御電極は、それぞれ独立に電圧を印加可能な第１のメモリ制御電極と、第２のメモリ制御電極とを含み、
前記ラインメモリの配列方向に沿って、前記第１のメモリ制御電極と前記第２のメモリ制御電極が、交互に前記ラインメモリのゲート電極に接続された固体撮像素子。
【００１１】
この固体撮像素子によれば、第１のメモリ制御電極と第２のメモリ制御電極とに異なるラインメモリパルスが印加でき、ラインメモリパルスがそれぞれハイレベルとローレベルの状態をとることができる。
【００１２】
（３）  （１）または（２）記載の固体撮像素子であって、
前記複数の垂直電荷転送部により転送されてくる信号電荷が、前記ラインメモリを通じて前記水平電荷転送部の一つの電荷転送段に導入される固体撮像素子。
【００１３】
この固体撮像素子によれば、垂直電荷転送部に接続された電荷蓄積領域上方の複数の電極にそれぞれ独立に電圧を印加とすることで、ラインメモリで水平電荷転送路へ転送する電荷を選択することが可能となる。
【００１４】
（４）  （１）〜（３）のいずれか１項記載の固体撮像素子と、
前記固体撮像素子に光学像を結像させる光学系と、
を備えた撮像装置。
【００１５】
この撮像装置によれば、転送効率の劣化が生じず、高速動作が実現し、ノイズの無い良好な画像が高速に取得可能となる。
【発明の効果】
【００１６】
本発明に係る固体撮像素子によれば、水平電荷転送路のサイズを拡大することなく多画素化を進めた場合でも、水平電荷転送路の電荷転送容量の減少、消費電力の増加、転送効率の劣化といった問題を解決することが可能となる。また、メモリ制御電極とゲート電極とのコンタクト部を、転送チャネル領域の電荷転送方向の長さの半分より電荷転送方向上流側に形成したので、転送効率の劣化が生じず、高速動作を実現できるとともに、拡散・反応防止膜の成膜工程を必要としないので、工程を少なくしながら、歩留まりを向上させることができる。
【００１７】
本発明に係る撮像装置によれば、上記の固体撮像素子と、固体撮像素子に光学像を結像させる光学系とを備えたので、安価に、良好な画像を高速に取得することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明に係る固体撮像素子および撮像装置の好適な実施の形態について、図面を参照して詳細に説明する。
図１は本発明に係る固体撮像素子の基本構成を示すブロック図である。
本実施の形態による固体撮像素子１００は、多数の光電変換素子２０が平面上に行方向（矢印Ｘの方向）および列方向（矢印Ｙの方向）に沿って並ぶように二次元配置された撮像部２１を有している。各々の光電変換素子２０は、通常は半導体で構成されるフォトダイオードであり、各々の受光面に入射した光の強さと露光時間の長さとで定まる光量に応じた信号電荷を生成する。つまり、複数の光電変換素子２０のそれぞれが生成する信号電荷の量が、二次元画像を構成するそれぞれの画素の明るさに相当する。
【００１９】
二次元配置された多数の光電変換素子２０のそれぞれが出力する信号電荷を固体撮像素子１００の出力端子ＯＵＴから適切な順番に従って時系列のフレーム毎の信号として取り出すために、複数の垂直電荷転送部（ＶＣＣＤ）２２(1)〜２２(n)と、ラインメモリ（ＬＭ）２３と、水平電荷転送部（ＨＣＣＤ）２４と、出力増幅器２５とが固体撮像素子１００に備わっている。
【００２０】
各々の垂直電荷転送部２２は、光電変換素子２０と隣接する位置に、Ｙ方向に向かって延設されており、１列分の光電変換素子２０のそれぞれから信号電荷を受け取った後、列毎に信号電荷を縦方向（矢印Ｙ方向）に順次に転送する。
【００２１】
垂直電荷転送部２２(1)〜２２(n)の出力側にはラインメモリ２３が配置されており、垂直電荷転送部２２(1)〜２２(n)から出力される１行分の信号電荷がラインメモリ２３上に一時的に蓄積される。
【００２２】
ラインメモリ２３に蓄積された１行分の信号電荷は、ラインメモリ２３から水平電荷転送部２４に転送され、その結果、水平電荷転送部２４に１行分の信号電荷が保持される。水平電荷転送部２４は、それ自身が保持している１行分の信号電荷を１画素単位で水平方向（矢印Ｘ方向）に順次に転送する。水平電荷転送部２４から出力される信号電荷は、出力増幅器２５で増幅され、出力端子ＯＵＴに送られる。
【００２３】
このような読み出し動作を実現するのに必要な制御信号、すなわち、垂直転送制御信号φＶ１〜φＶ８と、ラインメモリ転送制御信号φＬＭ１、φＬＭ２と、水平転送制御信号φＨ１、φＨ２とがそれぞれ所定のタイミング信号発生回路２６によって生成され、固体撮像素子１００の垂直電荷転送部２２、ラインメモリ２３、水平電荷転送部２４にそれぞれ印加される。
【００２４】
ここで、固体撮像素子１００のさらに具体的な構成例について、図２〜図４を参照しながら以下に説明する。
図２は固体撮像素子の概略構成を示す部分平面模式図である。
固体撮像素子１００は、ラインメモリ２３が、多数の垂直電荷転送部２２の各々と水平電荷転送部２４とを結ぶ電荷蓄積領域２７、および電荷蓄積領域２７上方に独立して設けられたメモリ制御電極２８（第１のメモリ制御電極２８ａ，第２のメモリ制御電極２８ｂ）からなる。垂直電荷転送部２２、電荷蓄積領域２７、および水平電荷転送部２４は、例えばｎ型半導体基板上に形成されるｐウェル層内に形成されたｎ型の不純物層で構成されている。
【００２５】
水平電荷転送部２４上方には、逆Ｌ字型の電極２９ａと長方形の電極２９ｂとをこの順番で水平方向Ｘに配列した電極組が水平方向Ｘに複数配列されている。この電極組は、転送パルスφＨ２が印加される電極組Ｄ１と、転送パルスφＨ１が印加される電極組Ｄ２とを含み、これらが水平方向Ｘに交互に配列されている。転送パルスφＨ２がハイレベル、転送パルスφＨ１がローレベルになると、電極組Ｄ１下方の水平電荷転送部２４は電荷を蓄積可能な電荷蓄積領域として動作し、電極組Ｄ２下方の水平電荷転送部２４は該電荷蓄積領域同士のバリア領域として動作する。一方、転送パルスφＨ２がローレベル、転送パルスφＨ１がハイレベルになると、電極組Ｄ２下方の水平電荷転送部２４は電荷を蓄積可能な電荷蓄積領域として動作し、電極組Ｄ１下方の水平電荷転送部２４は該電荷蓄積領域同士のバリア領域として動作する。このように、水平電荷転送部２４には、電極組Ｄ１と電極組Ｄ２との重なる部分により、印加電圧のレベルに応じてバリア領域または電荷蓄積領域として動作する複数の電荷転送段が形成される。
【００２６】
水平電荷転送部２４の各電荷転送段には、隣接する２つの垂直電荷転送部２２の各々が電荷蓄積領域２７を介して接続されている。各電荷転送段に接続される２つの電荷蓄積領域２７のうち、水平電荷転送部２４の電荷転送方向上流側（図中右側）にある電荷蓄積領域２７上方には、ラインメモリパルスφＬＭ１が印加されるメモリ制御電極２８ａが形成され、水平電荷転送部２４の電荷転送方向下流側（図中左側）にある電荷蓄積領域２７上方には、ラインメモリパルスφＬＭ２が印加されるメモリ制御電極２８ｂが形成されている。ラインメモリパルスφＬＭ１，φＬＭ２は、それぞれハイレベルとローレベルの状態をとることができる。
【００２７】
以下、このような構成の固体撮像素子１００の動作について説明する。
図３は図２に示した固体撮像素子のラインメモリから水平電荷転送路への電荷転送動作を説明するための図である。図３においては、左側に転送パルスφＨ１，φＨ２、ラインメモリパルスφＬＭ１，φＬＭ２のタイミングチャートを示し、右側に、左側に示した各タイミングにおける電荷の様子を図示してある。ここでは、固体撮像素子１００に含まれる光電変換素子２０の配列が、特開２００７−２７９７７号公報に開示されたようなハニカム配列となっている場合を例にして説明する。なお、ハニカム配列とは、光電変換素子の配列として、行方向に配列された光電変換素子からなる光電変換素子行を、その奇数行とその偶数行とで、行方向の光電変換素子間ピッチの略１／２互いに行方向にずらした配列である。
【００２８】
図３（ａ）は、多数の電荷蓄積領域２７に、固体撮像素子１００の２ライン分の光電変換素子２０から得られた電荷を蓄積した状態を示している。この状態では、φＨ１，φＨ２はローレベル、φＬＭ１，φＬＭ２はハイレベルとなっており、電荷蓄積領域２７に電位井戸が形成され、水平電荷転送部２４の各電荷転送段がこの電位井戸のバリアを形成している。
【００２９】
次に、図３（ｂ）に示すように、φＬＭ２をローレベル、φＨ２をハイレベルにして、電極組Ｄ１下方の電荷転送段に、この電荷転送段に対応するメモリ制御電極２８ｂ下方の電荷蓄積領域２７にある電荷“Ｒ”を移動させる。その後は、φＨ２をローレベル、φＨ１をハイレベルにして電荷“Ｒ”を隣の電荷転送段に転送し、このような転送動作を繰り返すことで、電荷“Ｒ”に応じた信号が水平電荷転送部２４端部に接続された出力増幅器２５から出力される。
【００３０】
電荷“Ｒ”に応じた信号の出力後は、φＬＭ２，φＬＭ１，φＨ１，φＨ２を一端図３（ａ）の状態にした後、図３（ｃ）に示すように、φＬＭ１をローベル、φＨ２をハイレベルにして、電極組Ｄ１下方の電荷転送段に、この電荷転送段に対応するメモリ制御電極２８ａ下方の電荷蓄積領域２７にある電荷“Ｇ１”を移動させる。その後は、φＨ２をローレベル、φＨ１をハイレベルにして電荷“Ｇ１”を隣の電荷転送段に転送し、このような転送動作を繰り返すことで、電荷“Ｇ１”に応じた信号が水平電荷転送部２４端部に接続された出力増幅器２５から出力される。
【００３１】
電荷“Ｇ１”に応じた信号の出力後は、φＬＭ２，φＬＭ１，φＨ１，φＨ２を一端図３（ａ）の状態にした後、図３（ｄ）に示すように、φＬＭ２をローベル、φＨ１をハイレベルにして、電極組Ｄ２下方の電荷転送段に、この電荷転送段に対応するメモリ制御電極２８ｂ下方の電荷蓄積領域２７にある電荷“Ｂ”を移動させる。その後は、φＨ１をローレベル、φＨ２をハイレベルにして電荷“Ｂ”を隣の電荷転送段に転送し、このような転送動作を繰り返すことで、電荷“Ｂ”に応じた信号が水平電荷転送部２４端部に接続された出力増幅器２５から出力される。
【００３２】
電荷“Ｂ”に応じた信号の出力後は、φＬＭ２，φＬＭ１，φＨ１，φＨ２を一端図３（ａ）の状態にした後、図３（ｅ）に示すように、φＬＭ１をローベル、φＨ１をハイレベルにして、電極組Ｄ２下方の電荷転送段に、この電荷転送段に対応するメモリ制御電極２８ａ下方の電荷蓄積領域２７にある電荷“Ｇ２”を移動させる。その後は、φＨ１をローレベル、φＨ２をハイレベルにして電荷“Ｇ２”を隣の電荷転送段に転送し、このような転送動作を繰り返すことで、電荷“Ｇ２”に応じた信号が水平電荷転送部２４端部に接続された出力増幅器２５から出力される。
【００３３】
このような動作により、２ライン分の電荷の転送が完了する。
【００３４】
上記の固体撮像素子１００では、１つの電荷転送段に２つの垂直電荷転送部２２を接続し、この２つの垂直電荷転送部２２に接続された電荷蓄積領域２７上方のメモリ制御電極２８ａ，２８ｂにそれぞれ独立に電圧を印加可能とすることで、ラインメモリ２３で水平電荷転送部２４へ転送する電荷を選択することができる。このため、図１３と同じ画素ピッチを実現した場合でも、水平電荷転送部２４の水平方向の幅を維持したまま、電荷転送段の水平方向幅（図２中のＷ）を図１３に示したものよりも拡大することができる。この結果、消費電力を増加させることなく、水平電荷転送部２４の電荷転送容量を増加することができる。また、電荷転送段数を減少させることができるため、転送効率の劣化を防ぐこともできる。
【００３５】
また、上記の固体撮像素子１００では、ラインメモリ２３のメモリ電極が、それぞれ独立に電圧を印加可能なメモリ制御電極２８ａとメモリ制御電極２８ｂとに分割されているため、ラインメモリパルスφＬＭ１，φＬＭ２を制御することで、ラインメモリ２３から水平電荷転送部２４への電荷の振り分けを行うことができる。図１３に示した構成で多フィールド読みを行う場合、垂直電荷転送部１の駆動が複雑になってしまうが、図２に示した構成によれば、垂直電荷転送部２２の駆動を複雑にすることなく、ラインメモリパルスφＬＭ１，φＬＭ２の制御のみで多フィールド読みを実現することができる。また、ラインメモリパルスφＬＭ１，φＬＭ２を制御することで、間引き駆動等を容易に実現することもできる。このように、メモリ電極を複数種類設けることで、様々な駆動方法を容易に実現することができる。
【００３６】
このように、本実施の形態による固体撮像素子１００は、ラインメモリ２３の電極を複数電極化したメモリ制御電極２８（２８ａ，２８ｂ）とすることで、水平電荷転送部２４で転送ピッチを得て、水平電荷転送部２４の容量確保、転送の効率化を図るが、メモリ制御電極２８ａ，２８ｂのコンタクト部における仕事関数の変化に起因して新たな課題を包含することが危惧された。すなわち、複数のメモリ制御電極２８ａ，２８ｂを交互に配置し、それらを独立に駆動するには、ゲート電極とメモリ制御電極２８ａ，２８ｂとの接続が必要となるが、そのゲート電極とのコンタクトをラインメモリ電荷転送チャンネル上に設けると、コンタクト部における電極の仕事関数が変化して転送効率が劣化するという問題が発生する。
【００３７】
これに対し、多結晶シリコンからなる転送電極とゲート電極との間に導電性の拡散・反応防止膜からなる膜を形成し、仕事関数が変化しないようにすることで、転送効率の劣化を防ぐ技術（例えば特開平７−２１１８８３）が提案されているが、この方法では、拡散・反応防止膜を形成する工程が追加され、工程追加に伴う歩留まり低下が発生した。
【００３８】
そこで、本実施の形態による固体撮像素子１００では、以下の構成をさらに付加することで、これらの不具合を解消している。
図４は図２に示したラインメモリの要部拡大図、図５は図４のＡ−Ｂ断面図である。
撮像部２１において、複数の垂直電荷転送部２２は、画素分離帯３０によって分離される。それぞれの垂直電荷転送部２２同士の間には、複数の光電変換素子２０が垂直電荷転送部２２の電荷転送方向に沿って設けられている。それぞれの光電変換素子２０には垂直電荷転送部２２に直交する方向の垂直電荷転送上側電極３１ａと垂直電荷転送下側電極３１ｂとが接続されている。垂直電荷転送部２２は、垂直電荷転送上側電極３１ａ、垂直電荷転送下側電極３１ｂに垂直転送信号φＶ１〜φＶ８が入力される８相駆動となる。
【００３９】
それぞれの垂直電荷転送部２２と水平電荷転送部２４との間には、ラインメモリ電荷転送チャンネル３２を有したラインメモリ２３が設けられる。ラインメモリ２３は、ラインメモリ電荷転送チャンネル３２の幅を徐々に拡げることで、電荷転送方向にポテンシャルスロープが形成されるようにしている。ポテンシャルスロープのつけかたは、特開２００２−１８５８７０に示すように、不純物を注入したり、チャンネルストップによってつけることができる。それぞれのラインメモリ２３には電荷転送方向に直交する方向のメモリ制御電極２８ａ，２８ｂが設けられ、メモリ制御電極２８ａ，２８ｂはコンタクト部３３にてゲート電極と接続されている。このメモリ制御電極２８ａ，２８ｂにはラインメモリ制御信号φＬＭ１、φＬＭ２が入力される。なお、図中３４はチャンネルストップを示す。
【００４０】
そして、図５（ａ）に示すコンタクト部３３の配設位置は、図５（ｂ）に示すように、ラインメモリ電荷転送チャンネル３２のうち、電位ポテンシャルの井戸による電荷蓄積領域から外れた部位となっている。
【００４１】
コンタクト部３３は、材料の異種材料を接合して形成するので、双方の材料が拡散した分布となる。材料によって仕事関数は異なるため、拡散した領域では、仕事関数が周囲と比べて高くなったり、低くなったりする。その状態を電位のポテンシャルでたとえると、ディップ（凹；井戸）やバリア（凸；障壁）のような形状となる。すなわち、仕事関数は、電位ポテンシャルの高さを表すパラメータと考えることができる。仕事関数が大きいときは、電位が低い状態と等価となる。このように仕事関数を変化させて、信号電荷を転送するには、物体表面の仕事関数を大きくして井戸を造り、仕事関数を小さくして障壁を作る。実際にはイオン注入濃度を調整して転送路をつくり、電極への電圧印加によりポテンシャルを上下させて、信号電荷を移動させることとなる。
【００４２】
ラインメモリ２３では、図５（ｂ）に示すように、水平電荷転送部２４における電極２９ａのφＨ１がＬｏｗ、φＬＭ１がＬｏｗであるラインメモリ蓄積時に、バリアＢＡが高くなり電荷蓄積領域３５が形成される。また、図５（ｃ）に示すように、電極２９ａのφＨ１がＨｉｇｈ、φＬＭ１がＬｏｗである水平電荷転送部２４への転送時に、バリアＢＡが低くなり蓄積電荷が水平電荷転送部２４へと転送される。
【００４３】
ここで、図６はラインメモリ電荷転送チャンネルのバリア形成による電荷転送過程を（ａ），（ｂ），（ｃ）に示した模式図、図７はラインメモリ電荷転送チャンネルのディップ形成による電荷転送過程を（ａ），（ｂ），（ｃ）に示した模式図である。
図５（ａ）に示すコンタクト部３３においては、結晶欠陥や汚染等によるトラップ準位、不均一な構造による電位のムラ等により仕事関数が変化し、バリアＢａ又はディップＤａが形成される。そして、それぞれ異なる電位ポテンシャル分布となるが、電荷転送の挙動は双方とも略同じようになる。図６，図７に示すように、バリアＢａ又はディップＤａによって堰き止められ、あるいは蓄積された電荷は、ラインメモリ蓄積時から水平電荷転送部２４への転送時までの期間内に、水平電荷転送部２４へと徐々に転送が進み、時間経過と共に完全に転送されて、結果的には残留ノイズとなることがない。すなわち、バリアＢａ又はディップＤａにおいては、熱的拡散、およびフリンジ電界ドリフトにより、ポテンシャル段差が存在しても電荷は転送されることなる。
【００４４】
図８はラインメモリ電荷転送チャンネルの長さと幅の相関を表した模式図である。
コンタクト部３３の配設位置は、チャネル幅Ｗ１，Ｗ２が転送方向に向かって連続的に広がった構成であるとき、チャネル幅の中間幅（Ｗ１＋Ｗ２）／２より狭い幅の領域（図中上側の長さＳの領域）としてもよい。
【００４５】
図９はラインメモリ電荷転送チャンネルの電荷蓄積領域と電荷転送方向の長さとの相関を表した模式図である。
さらに、コンタクト部３３の配設位置は、ラインメモリ電荷転送チャンネル３２の電荷転送方向の長さの半分より電荷転送方向上流側（図中右側の長さＳの領域）に形成してもよい。つまり、いずれの場合も実質的な電荷蓄積領域内にコンタクト部３３を配設しないようにする。電荷蓄積領域は、チャネル内のイオン濃度等によって変動するため正確に規定することは困難であるが、少なくともラインメモリ電荷転送チャネル３２の電荷転送方向長さの半分より下流側に設計的には形成するので、その領域に対してはコンタクト部３３の配設位置としないようにする。
【００４６】
上記の規定位置にコンタクト部３３が配設されることにより、コンタクト部近傍の仕事関数の変化によりバリアＢａ又はディップＤａが発生したとしても、電荷蓄積領域３５よりも上流にコンタクト部３３を配置しているので、ラインメモリ２３に電荷を蓄積している期間から水平電荷転送部２４への転送期間内で、熱的拡散、およびフリンジ電界ドリフトによりバリアＢａ又はディップＤａの電荷が時間の経過に伴い確実に転送されることなる。
【００４７】
図１０は小信号蓄積時のバリア形成による電荷転送過程を（ａ），（ｂ），（ｃ）に示した模式図、図１１は電荷蓄積領域内にコンタクト部を配設した構成における電荷転送過程を（ａ），（ｂ），（ｃ）に示した比較例による模式図である。
なお、コンタクト部３３を電荷蓄積領域３５内の上流側に配置させた場合、コンタクト部近傍の仕事関数の変化によりバリアＢａ又はディップＤａが発生したとしても、そのディップＤａ等による転送効率悪化が顕著に現れる小信号時においては、図１０（ｂ）に示すように、電荷蓄積領域３５よりも上流にコンタクト部３３を配置しているので、ラインメモリ２３に電荷を蓄積している期間から水平電荷転送部２４への転送期間内で、熱的拡散及びフリンジ電界ドリフトにより、ディップＤａ内の電荷は転送される。
【００４８】
これに対し、図１１に示すように、コンタクト部３３を電荷蓄積領域３５の下流側に配置させた場合、ラインメモリ２３に電荷を蓄積している期間では、ディップＤａ内の電荷は転送されず、水平電荷転送部２４への転送期間内のみである短い期間では、ディップＤａ内の電荷が転送できない。このため、ディップＤａ内の電荷を転送させるには水平電荷転送部２４への転送期間を長く取る必要が生じてくる。このことからも、本実施の形態による構成が有効であることが反証できる。
【００４９】
したがって、本実施の形態による固体撮像素子１００によれば、メモリ制御電極２８ａ，２８ｂとゲート電極とのコンタクト部３３を、ラインメモリ電荷転送チャンネル３２領域の電荷転送方向の長さの半分より電荷転送方向上流側に形成したので、複数電極可されたメモリ制御電極２８ａ，２８ｂにおいて、仕事関数が変化するコンタクト部３３の接続をラインメモリ２３に対して行っても、転送効率の劣化が生じず、高速動作を実現できる。また、拡散・反応防止膜の成膜工程を必要としないので、工程を少なくしながら、歩留まりを向上させることができる。
【００５０】
次に、上記した実施の形態による固体撮像素子１００を備えた撮像装置であるデジタルカメラについて説明する。
図１２は本発明に係る固体撮像素子を搭載したデジタルカメラのブロック図である。
図示するデジタルカメラは、撮影レンズ４１と、上記した固体撮像素子１００と、この両者の間に設けられた絞り４３と、赤外線カットフィルタ４５と、光学ローパスフィルタ４７とを備える。デジタルカメラの全体を統括制御するＣＰＵ４９は、フラッシュ発光部５１および受光部５３を制御し、レンズ駆動部５５を制御して撮影レンズ４１の位置をフォーカス位置に調整し、絞り駆動部５７を介し絞り４３の開口量を制御して露光量調整を行う。
【００５１】
また、ＣＰＵ４９は、撮像素子駆動部５９を介して固体撮像素子１００を駆動し、撮影レンズ４１を通して撮像した被写体画像を色信号として出力させる。ＣＰＵ４９には、操作部６１を通してユーザからの指示信号が入力され、ＣＰＵ４９はこの指示にしたがって各種制御を行う。
【００５２】
デジタルカメラの電気制御系は、固体撮像素子１００の出力に接続されたアナログ信号処理部６７と、このアナログ信号処理部６７から出力されたＲＧＢの色信号をデジタル信号に変換するＡ／Ｄ変換回路６９とを備え、これらはＣＰＵ４９によって制御される。
【００５３】
さらに、このデジタルカメラの電気制御系は、メインメモリ（フレームメモリ）７１に接続されたメモリ制御部７３と、ガンマ補正演算，ＲＧＢ／ＹＣ変換処理，画像合成処理等の画像処理を行うデジタル信号処理部７５と、撮像画像をＪＰＥＧ画像に圧縮したり圧縮画像を伸張したりする圧縮伸張処理部７７と、測光データを積算しデジタル信号処理部７５が行うホワイトバランス補正のゲインを求める積算部７９と、着脱自在の記録媒体８１が接続される外部メモリ制御部８３と、カメラ背面等に搭載された液晶表示部８５が接続される表示制御部８７とを備え、これらは、制御バス８９およびデータバス９１によって相互に接続され、ＣＰＵ４９からの指令によって制御される。
【００５４】
本実施の形態によるデジタルカメラで被写体画像を撮像する場合、図１に示す各画素２０が受光量に応じた信号電荷を蓄積し、この信号電荷を先ず垂直電荷転送路２２に読み出し、垂直電荷転送路２５に沿って水平電荷転送部２４の方向に転送する。
【００５５】
各信号電荷を垂直電荷転送路２２に読み出す直前のタイミングでは、各垂直電荷転送路２２や水平電荷転送部２４は掃き出し動作によって空の状態になっている。注入された所定電荷量の上記読出処理後に、各画素の受光量に応じた信号電荷を固体撮像素子１００から読み出し、デジタル信号処理部７５は、被写体画像データを生成する。
【００５６】
このデジタルカメラによれば、固体撮像素子１００と、固体撮像素子１００に光学像を結像させる光学系とを備えたので、転送効率の劣化が生じず、高速動作を実現でき、ノイズの無い良好な画像を高速に取得することができる。また、均一な基準信号を用いて、出力信号差を高精度に補正することができ、良好な画像を得ることができる。
【産業上の利用可能性】
【００５７】
本発明は、ＣＣＤ型の固体撮像素子で、特には、複数電極可されたラインメモリ制御電極を備えた固体撮像素子に対し、仕事関数が変化するコンタクト部の接続を行っても、転送効率の劣化が生じず、高速動作を実現でき、例えば、電子カメラやビデオカメラ、或いは携帯端末などへの利用に有効である。
【図面の簡単な説明】
【００５８】
【図１】本発明に係る固体撮像素子の基本構成を示すブロック図である。
【図２】固体撮像素子の概略構成を示す部分平面模式図
【図３】図２に示した固体撮像素子のラインメモリから水平電荷転送路への電荷転送動作を説明するための図である。
【図４】図２に示したラインメモリの要部拡大図である。
【図５】図４のＡ−Ｂ断面図である。
【図６】ラインメモリ電荷転送チャンネルのバリア形成による電荷転送過程を（ａ），（ｂ），（ｃ）に示した模式図である。
【図７】ラインメモリ電荷転送チャンネルのディップ形成による電荷転送過程を（ａ），（ｂ），（ｃ）に示した模式図である。
【図８】ラインメモリ電荷転送チャンネルの長さと幅の相関を表した模式図ある。
【図９】ラインメモリ電荷転送チャンネルの電荷蓄積領域と電荷転送方向の長さとの相関を表した模式図である。
【図１０】小信号蓄積時のバリア形成による電荷転送過程を（ａ），（ｂ），（ｃ）に示した模式図である。
【図１１】電荷蓄積領域内にコンタクト部を配設した構成における電荷転送過程を（ａ），（ｂ），（ｃ）に示した比較例による模式図である。
【図１２】本発明に係る固体撮像素子を搭載したデジタルカメラのブロック図である。
【図１３】従来の固体撮像素子の部分拡大図である。
【符号の説明】
【００５９】
２０  光電変換素子（フォトダイオード）
２２  垂直電荷転送部
２３  ラインメモリ
２４  水平電荷転送部
２８ａ  第１のメモリ制御電極
２８ｂ  第２のメモリ制御電極
３２  ラインメモリ電荷転送チャンネル（転送チャネル領域）
３３  コンタクト部
１００  固体撮像素子
Ｘ  行方向
Ｙ  列方向
【図１】
2009054847.tif 000003
【図２】
2009054847.tif 000004
【図３】
2009054847.tif 000005
【図４】
2009054847.tif 000006
【図５】
2009054847.tif 000007
【図６】
2009054847.tif 000008
【図７】
2009054847.tif 000009
【図８】
2009054847.tif 000010
【図９】
2009054847.tif 000011
【図１０】
2009054847.tif 000012
【図１１】
2009054847.tif 000013
【図１２】
2009054847.tif 000014
【図１３】
2009054847.tif 000015