(57)【要約】【課題】簡易な回路構成かつ低消費電力でクロックとデータの位相関係を監視し、エラーの解消を自動的に試行させること。【解決手段】パラレルデータの受信装置１は、受信した複数のデータ信号の各々について、データ取り込み回路１１によってデータを取り込むとともに、位相比較回路１２によってデータ信号の立ち上がりがクロック信号のＨ状態で行われているか否かを判定し、クロック信号のＬ状態で立ち上がるデータ信号が存在する場合にデータ信号とクロック信号との位相に異常が発生していると判定する。【選択図】        図１
2009231896.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号と複数のデータ信号とを受信するパラレルデータの受信装置であって、
前記クロック信号と前記データ信号の一つとを受けて、前記クロック信号が示すクロック情報に基づいて当該データ信号を取り込む複数のデータ取り込み部と、
前記クロック信号と前記データ信号の一つとを受けて、当該データ信号の変化をクロックとして用い、前記クロック信号をデータとして取り込むことで当該データ信号と前記クロック信号との位相を比較する複数の位相比較部と、
前記複数の位相比較部の比較結果に基づいて前記クロック信号と前記複数のデータ信号との位相関係を監視する位相監視部と、
を備えたことを特徴とする受信装置。
【請求項２】
前記位相監視部は、前記複数のデータ信号のいずれかが、クロック信号がロー状態である場合にロー状態からハイ状態に立ち上がった場合に、位相異常状態と判定することを特徴とする請求項１に記載の受信装置。
【請求項３】
前記クロック信号は、送信側でデューティ比の調整が行われ、前記位相監視部は、全てのデータ信号の立ち上がりが、前記デューティ比の調整によって前記クロック信号のハイ状態の中に収まる場合には、位相正常状態と判定することを特徴とする請求項２に記載の受信装置。
【請求項４】
アプリケーションソフトウェアが発した警報を受けつける上位警報受付部と、前記上位警報受付部が警報を受け付けた場合、およびまたは前記位相監視部が位相状態の異常を検知した場合に前記クロック信号の位相を調整するクロック位相調整部とをさらに備えたことを特徴とする請求項１〜３のいずれか一つに記載の受信装置。
【請求項５】
アプリケーションソフトウェアが発した警報を受けつける上位警報受付部と、前記上位警報受付部が警報を受け付けた場合、およびまたは前記位相監視部が位相状態の異常を検知した場合に前記データ信号の位相を調整するデータ位相調整部とをさらに備えたことを特徴とする請求項１〜３のいずれか一つに記載の受信装置。
【請求項６】
クロック信号と複数のデータ信号とを受信するパラレルデータの受信方法であって、
前記クロック信号と前記データ信号の一つとを受けて、前記クロック信号が示すクロック情報に基づいて当該データ信号を取り込む複数のデータ取り込みステップと、
前記クロック信号と前記データ信号の一つとを受けて、当該データ信号の変化をクロックとして用い、前記クロック信号をデータとして取り込むことで当該データ信号と前記クロック信号との位相を比較する複数の位相比較ステップと、
前記複数のデータ信号に対してそれぞれ行なった位相比較ステップの比較結果に基づいて前記クロック信号と前記複数のデータ信号との位相関係を監視する位相監視ステップと、
を含んだことを特徴とする受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック信号と複数のデータ信号とを受信するパラレルデータの受信装置および受信方法に関し、クロックとデータの位相関係を監視するパラレルデータの受信装置および受信方法に関する。
【背景技術】
【０００２】
従来、パラレル信号を伝送する場合、例えば特許文献１が開示するようなエラー検出や、図１４および図１５に示す構成によるクロックとデータの位相関係の監視が行われている。
【０００３】
図１４に示した従来のパラレルデータ転送構成では、上位アプリケーションレベルでパラレルデータとクロックが伝送されるのに加え、物理レイヤにおいてパラレルデータ間の垂直パリティを演算して伝送するため、監視信号用にライン数を１ライン増やして受信部で監視していた。
【０００４】
具体的には、図１５に示すように、物理レイヤにおけるエラーチェック（ステップＳ２０１）と上位アプリケーションレベルにおけるエラーチェック（ステップＳ２０２）のいずれかでアラーム情報が確認された場合に異常検出を実行し（ステップＳ２０４）、異常が検出できた場合に警報を発出し（ステップＳ２０４）、異常がなければ警報を終端していた（ステップＳ２０３）。
【０００５】
【特許文献１】特開２００３−１７４４３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の技術では、パリティ演算結果の挿入回路、パリティ演算結果の確認回路が必要なうえに、伝送ラインが別途必要となる。また、常時パリティ関連の回路が動作する為に消費電力も増加する問題がある。
【０００７】
また、従来の技術では、監視のみを行なって警報を発出していたが、エラーの解決が可能である場合には、解決を自動的に実行することが望ましい。
【０００８】
本発明は、上述した従来技術における問題点を解消し、課題を解決するためになされたものであり、簡易な回路構成かつ低消費電力でクロックとデータの位相関係を監視し、さらにはエラーの解消を自動的に試みることのできるパラレルデータの受信装置およびパラレルデータの受信方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、目的を達成するために、本発明は、クロック信号と複数のデータ信号とを受けて、クロック信号が示すクロック情報に基づいてデータ信号を取り込むとともに、データ信号の変化をクロックとして用い、クロック信号をデータとして取り込むことでデータ信号とクロック信号との位相を比較し、位相の比較結果に基づいてクロック信号と複数のデータ信号との位相関係を監視する。
【００１０】
また、位相の異常を検知した場合には、クロック信号やデータ信号の位相をずらすことで、異常の解消を試行する。
【発明の効果】
【００１１】
本発明によれば、簡易な回路構成かつ低消費電力でクロックとデータの位相関係を監視し、さらにはエラーの解消を自動的に試みることのできるパラレルデータの受信装置およびパラレルデータの受信方法を得ることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１２】
以下に、本発明にかかるパラレルデータの受信装置およびパラレルデータの受信方法の実施例を図面に基づいて詳細に説明する。
【実施例】
【００１３】
図１は、本発明にかかるパラレルデータの受信装置の概要構成を説明する概要構成図である。同図に示した受信装置１は、その内部にＮ個のデータ取り込み用回路１１、Ｎ個の位相比較用回路１２、結果集約回路１３を有する。
【００１４】
受信装置１はＮ本のデータ信号線および１本のクロック信号線に接続されており、Ｎ個のデータ取り込み用回路１１とＮ個の位相比較回路１２はそれぞれＮ本のデータ信号線に対応する。
【００１５】
データ取り込み回路１１は、クロック信号とＮ本のデータ信号の一つとを受けて、クロック信号が示すクロック情報に基づいてデータ信号を取り込む。具体的には、データ取り込み回路１１は、データ端子ｄとクロック端子ｃｋを備えており、データ信号線のうち１本をデータ端子ｄに、クロック信号線をクロック端子ｃｋに接続している。
【００１６】
位相比較部１２は、クロック信号とデータ信号の一つとを受けて、当該データ信号の変化をクロックとして用い、クロック信号をデータとして取り込むことで当該データ信号と前記クロック信号との位相を比較する。具体的には、位相比較部１２は、データ端子ｄとクロック端子ｃｋを備えており、クロック信号線をデータ端子ｄに、データ信号線のうち１本をクロック端子ｃｋに接続している。
【００１７】
そして、結果集約回路１３は、Ｎ個の位相比較回路１２の比較結果を集約し、クロック信号とデータ信号との位相関係を監視する位相監視部として機能する。
【００１８】
図２は、受信装置１の具体的な回路構成例について説明する説明図である。同図に示した構成例では受信装置１は、送信装置５と４本のデータ信号線および１本のクロック信号線によって接続されている。
【００１９】
そして、４本のデータ信号線は、バッファＢＦ１〜ＢＦ４によってバッファリングした後、データ取り込み用回路１１と位相比較回路１２に供給される。
【００２０】
データ取り込み部１１は、フリップフロップｉ−ＦＦ１〜ｉ−ＦＦ４によって実現され、位相比較回路１２はフリップフロップｃ−ＦＦ１〜ｃ−ＦＦ４によって実現される。そして、結果集約回路１３としては排他的論理和回路（Ｅ−ＯＲ）を用いている。
【００２１】
フリップフロップｃ−ＦＦ１〜ｃ−ＦＦ４は、受信クロック信号をデータ入力ｄとし、受信データ信号をクロック入力ｃｋとしている。そして、フリップフロップｃ−ＦＦ１〜ｃ−ＦＦ４の出力であるＭＯＮ１〜４は、結果集約回路１３に接続している。
【００２２】
図３は、受信装置１の処理動作を説明するタイムチャートである。同図に示したように、クロックとデータの位相が正常である場合、データ信号の立ち上がり（ロー状態からハイ状態への移行）は、常にクロック信号がハイ状態（“Ｈ”状態）で発生する。
【００２３】
すでに述べたように、位相比較回路１２は、データ信号をクロックとして、クロック信号をデータとしてそれぞれ入力しているので、データ信号の立ち上がったタイミングをクロックとして用いて受信クロック信号を見ると、正常な状態では常にハイ状態であるはずである。
【００２４】
一方で、受信クロックがデータラインの遅延バラツキ以上に遅延した異常状態では、受信データの立ち上がりで受信クロックがローの状態が現れることとなる。図３に示したタイムチャートの異常時では、データＣ１における信号遅延により、データＣ１の立ち上がりがクロック１のロー状態で発生している。
【００２５】
そこで、結果集約回路１３は、いずれかの位相比較回路１２において、データの立ち上がりがクロック信号のロー状態で発生した場合に、位相異常が発生したと判定する。
【００２６】
すなわち、パラレルデータの位相がクロックの“Ｈ”領域にある場合、ＭＯＮ1〜4は“Ｈ”を出力する。その場合、各パラレルデータの位相が同一クロック内にあると簡易判断できる。
【００２７】
このように、送信装置より、規定の遅延で到達する事を前提に設計された通信形態において、送信クロックの“Ｈ”レベルと “Ｌ”レベルの区間を利用して、信号の位相を検出する。図１〜図３では、クロックの“Ｈ”区間中にデータの変化点が受信できる事を前提に位相確認を行う。従って、位相比較回路１２の出力値が“Ｌ”になった場合、位相異常状態と判断できる。また、位相比較回路１２内部のフリップフロップは“Ｈ”と“Ｌ”のいずれかに固定されるので、従来技術のパリティ演算回路よりも消費電力が少なくて済む。
【００２８】
つぎに図４を参照し、本発明の変形例について説明する。図４に示した構成では、送信装置６は、クロック信号のデューティ比（ｄｕｔｙ比）を調整するｄｕｔｙ調整回路２４を有し、受信装置２内部のデータ取り込み回路２１と位相比較回路２２は、送信側でｄｕｔｙ比を調整されたクロック信号を受け取る。
【００２９】
受信装置２では、受信データをデータ取り込み回路２１の“d”端子と位相比較回路２２の“ck”端子に入力、受信クロックをデータ取り込み回路２１の“ck”端子と位相比較回路２２の“d”端子に入力し、データとクロックの位相関係を比較する。そして、受信装置１と同様に、比較結果の出力を結果集約部２３に入力して集約を図り、インターフェース警報とする。
【００３０】
図５は、図４に示したパラレルデータ伝送構成の回路構成例である。同図に示した回路構成では、送信装置６に送信クロックを微分するフリップフロップ回路ｂ−ｆｆ１，ｂ−ｆｆ２,ＡＮＤ回路、微分値をシフトするシフトレジスタｓ−ｆｆ１〜８、シフトされた微分結果を外部制御により多重するｍ−１回路ｍｕｘを有する事により、受信i-ＦＦ１〜４のｓｅｔｕｐ／ｈｏｌｄ  ｔｉｍｅを目安に“Ｌ”、それ以外の時間を“Ｈ”にしてクロックを送信する回路を可能としている。
【００３１】
そして、受信装置２では、Ｃ−ＦＦ１〜４の出力値が“Ｈ”の場合、受信フリップフロップでの位相は正常と判断し、“Ｌ”になった場合は、受信フリップフロップのマージン不足と判断する。
【００３２】
この動作について図６を参照して説明する。同図に示したように、送信側でクロック信号のｄｕｔｙ比調整を行うことにより、クロック信号のハイ状態の幅はロー状態の幅に比して大きくなっている。このクロック信号に基づいて受信装置１と同様に判定を行うと、ハイ状態である時間が長い分、クロックが正常であると判断する範囲（マージン）が大きくなる。そして、それでもなおかつクロックがロー状態となった場合（同図［異常時］のデータＣ−１参照）に位相異常が発生したと判定する。
【００３３】
このように、送信装置６のクロックｄｕｔｙ調整回路２４において、送信クロックのｄｕｔｙを変動させ（データ取り込み回路２１内部フリップフロップのｓｅｔｕｐ／ｈｏｌｄ  ｔｉｍｅを目安に“Ｌ”区間を設定させ）送信する。その上で、データ取り込み回路２１のｓｅｔｕｐ／ｈｏｌｄ  ｔｉｍｅを満足している場合は、位相比較２２からは“Ｈ”が出力され、位相正常状態と判断できる。
【００３４】
図７は、受信装置がクロック信号の位相を制御することにより、異常解消を試みる場合の概要構成を説明する概要構成図である。同図に示した受信装置３は、データ取り込み用回路３１と位相比較用回路３２と結果集約回路３３に加え、上位アプリケーションが発したアラームを受け取るソフト処理部３５と、ソフト処理部３５による制御を受けて受信したクロック信号の位相を変更するクロック位相変更回路３４を有する。
【００３５】
クロック位相変更回路３４は、具体的には図８の回路図に示すように構成する。同図に示した回路構成は、実施例１の回路構成の受信側に、高速クロックで受信クロックをシフトするシフトレジスタＳＦ１と、シフトレジスタＳＦ１からの入力信号を制御信号（上位アラームとＡＬＭ出力情報から選択制御を可能にする、ソフト処理部からの制御信号）に従って選択出力するセレクタＳＥＬを有する。
【００３６】
セレクタＳＥＬは、シフトレジスタＳＦ１から出力される位相の違ったクロックを、制御信号に基づいて選択することで、受信クロック信号に対して位相のずれたクロック信号を生成し、位相比較用回路３２に供給する。
【００３７】
位相比較用回路３２（フリップフロップＣ−ＦＦ１〜４）は、位相のずれたクロック信号を入力され、警報ＡＬＭ無し状態（ＭＯＮ１〜ＭＯＮ４の値が一致する状態）になるクロックの位相ずれ量を見つける。そして、警報ＡＬＭ無し状態時にはソフト処理部での選択制御により、クロック選択を固定し、クロック位相の選択を完了する。位相固定されたクロック信号をデータ取り込み回路用クロックとする事により、位相正常状態でのデータ処理が可能となる。
【００３８】
図９に示したタイムチャートの異常時では、元々の受信クロックに対してデータＣ１が異常状態（データＣ１の立ち上がりにクロックがＬとなる状態）である。ソフト処理部３５は、結果集約回路３３の出力（もしくは上位アラーム）から異常発生を検知し、位相変更回路３４を制御して、受信クロックの位相をずらし、クロック信号ｓ−ｃｋ１〜８を作成させる。このうち、クロックｓ−ｃｋ６を用いると、データＡ１，Ｂ１，Ｃ１，Ｄ１の全ての立ち上がりがクロック信号Ｈの状態に表れるため、以降クロックｓ−ｃｋ６を用いることで、結果集約回路３３からのアラーム出力（位相異常）を解決することができる。
【００３９】
すなわち、受信装置３は、位相異常を検知した場合、クロック位相変更回路３４により、数タイミングのクロック位相を生成する。そして、位相の違ったクロック信号を制御信号の選択により選択し、位相比較用回路３２に入力する。結果集約回路３３の出力が全て“Ｈ”になった場合、クロック位相変更回路３４へのクロック選択制御を停止し、クロック位相を固定する。この位相固定されたクロックをデータ取り込み回路用クロックとする事により、位相正常状態でのデータ処理を可能とする。
【００４０】
図１０は、受信装置がデータ信号の位相を制御することにより、異常解消を試みる場合の概要構成を説明する概要構成図である。同図に示した受信装置４は、データ取り込み用回路４１と位相比較用回路４２と結果集約回路４３に加え、データ位相変更回路４４とソフト処理部４５を有することにより、位相異常を解決する。
【００４１】
データ位相変更回路４４は、具体的には図１１の回路図に示すように構成する。同図に示したように、データ位相変更回路４４は、高速クロックで受信データをシフトするシフトレジスタＳＦＤと、シフトレジスタＳＦＤからの入力信号を制御信号（上位アラームとＡＬＭ出力情報から選択制御を可能にする、ソフト処理部からの制御信号）に従って選択出力するセレクタＳＥＬ−Ｄを有する。
【００４２】
セレクタＳＥＬ−Ｄは、シフトレジスタＳＦＤから出力される位相の違ったデータを、制御信号によって選択して出力する。出力されたデータ信号は、位相比較用回路Ｃ−ＦＦ１〜４に入力され、警報ＡＬＭ無し状態（ＭＯＮ１〜ＭＯＮ４の値が一致する状態）になるデータの位相ずれ量を見つける。そして、警報ＡＬＭ無し状態時にはソフト処理部での選択制御により、データ位相の選択を固定し、データ位相の選択を完了する。位相固定されたデータ信号をデータ取り込み回路用クロックとする事により、位相正常状態でのデータ処理が可能となる。
【００４３】
図１２に示したタイムチャートの異常時では、元々の受信データＡ１，Ｂ１，Ｃ１，Ｄ１のうちにデータＣ１が異常状態（データＣ１の立ち上がりにクロックがＬとなる状態）である。ソフト処理部３５は、結果集約回路３３の出力（もしくは上位アラーム）から異常発生を検知し、位相変更回路４４を制御して、受信データＣ１の位相をずらし、データ信号Ｃ１（ｓ−ｄｔ１〜３）を作成させる。このうち、データ信号Ｃ１（ｓ−ｄｔ２）とデータ信号Ｃ１（ｓ−ｄｔ３）は立ち上がりがクロック信号Ｈの状態に表れるため、以降受信データＣ１についてはデータ信号Ｃ１（ｓ−ｄｔ２）もしくはデータ信号Ｃ１（ｓ−ｄｔ３）を用いることで、結果集約回路３３からのアラーム出力（位相異常）を解決することができる。
【００４４】
すなわち、受信装置４は、位相異常を検知した場合、データ位相変更回路４４により、数タイミングのデータ位相を生成する。そして、位相の違ったデータ信号を制御信号の選択により選択し、位相比較用回路４２に入力する。結果集約回路４３の出力が全て“Ｈ”になった場合、データ位相変更回路４４へのクロック選択制御を停止し、データ位相を固定する。この位相固定されたデータ信号をデータ取り込み回路用データ化信号とする事により、位相正常状態でのデータ処理を可能とする。
【００４５】
つづいて受信装置における位相異常監視処理の処理動作について説明する。図１３は、位相異常監視処理の処理動作を示すフローチャートである。同図に示したように、受信装置はまず、上位アプリケーションがエラーアラームを出力しているかを確認する（ステップＳ１０１）。その結果、上位アプリケーションが異常を検知出しているならば（ステップＳ１０２，Ｙｅｓ）、つぎに物理レイヤである結果集約回路の出力を確認する（ステップＳ１０３）。
【００４６】
その結果、物理レイヤでも異常が検出されたならば（ステップＳ１０４，Ｙｅｓ）、クロック信号やデータ信号の位相制御を行って補正し（ステップＳ１０５）、上位アプリケーションを確認してエラーが解消されたか否かをみる（ステップＳ１０６）。
【００４７】
その結果、補正によってエラーを解消することができなければ（ステップＳ１０７，Ｙｅｓ）、警報出力を実行する。また、エラーを解消することができれば上位アプリケーションの確認に戻る（ステップＳ１０１）。
【００４８】
以上説明してきたように、本実施例にかかるパラレルデータの受信装置は、受信した複数のデータ信号の各々について、データ信号の立ち上がりがクロック信号のＨ状態で行われているか否かを判定し、クロック信号のＬ状態で立ち上がるデータ信号が存在する場合にデータ信号とクロック信号との位相に異常が発生していると判定することで、簡易な回路構成かつ低消費電力でクロックとデータの位相関係を監視する。
【００４９】
さらに、位相の異常を検知した場合には、データ信号やクロック信号の位相をずらすことで、エラーの解消を自動的に試みることができる。
【００５０】
なお、本実施例に示した構成および動作はあくまで一例であり、本発明は適宜変形して実施することができるものである。たとえば、本実施例では、データ信号の立ち上がりがクロック信号のＨ状態で発生する場合を例に説明を行ったが、データ信号の立ち下がりなど任意の変化点を判定に用いることができ、データ信号の変化点がクロック信号のＬ状態で発生するよう組まれた構成であっても本発明を適用することができる。
【００５１】
以上の実施例を含む実施形態に関し、さらに以下の付記を開示する。
【００５２】
（付記１）クロック信号と複数のデータ信号とを受信するパラレルデータの受信装置であって、
前記クロック信号と前記データ信号の一つとを受けて、前記クロック信号が示すクロック情報に基づいて当該データ信号を取り込む複数のデータ取り込み部と、
前記クロック信号と前記データ信号の一つとを受けて、当該データ信号の変化をクロックとして用い、前記クロック信号をデータとして取り込むことで当該データ信号と前記クロック信号との位相を比較する複数の位相比較部と、
前記複数の位相比較部の比較結果に基づいて前記クロック信号と前記複数のデータ信号との位相関係を監視する位相監視部と、
を備えたことを特徴とする受信装置。
【００５３】
（付記２）前記位相監視部は、前記複数のデータ信号のいずれかが、クロック信号がロー状態である場合にロー状態からハイ状態に立ち上がった場合に、位相異常状態と判定することを特徴とする付記１に記載の受信装置。
【００５４】
（付記３）前記クロック信号は、送信側でデューティ比の調整が行われ、前記位相監視部は、全てのデータ信号の立ち上がりが、前記デューティ比の調整によって前記クロック信号のハイ状態の中に収まる場合には、位相正常状態と判定することを特徴とする付記２に記載の受信装置。
【００５５】
（付記４）アプリケーションソフトウェアが発した警報を受けつける上位警報受付部と、前記上位警報受付部が警報を受け付けた場合、およびまたは前記位相監視部が位相状態の異常を検知した場合に前記クロック信号の位相を調整するクロック位相調整部とをさらに備えたことを特徴とする付記１〜３のいずれか一つに記載の受信装置。
【００５６】
（付記５）アプリケーションソフトウェアが発した警報を受けつける上位警報受付部と、前記上位警報受付部が警報を受け付けた場合、およびまたは前記位相監視部が位相状態の異常を検知した場合に前記データ信号の位相を調整するデータ位相調整部とをさらに備えたことを特徴とする付記１〜３のいずれか一つに記載の受信装置。
【００５７】
（付記６）クロック信号と複数のデータ信号とを受信するパラレルデータの受信方法であって、
前記クロック信号と前記データ信号の一つとを受けて、前記クロック信号が示すクロック情報に基づいて当該データ信号を取り込む複数のデータ取り込みステップと、
前記クロック信号と前記データ信号の一つとを受けて、当該データ信号の変化をクロックとして用い、前記クロック信号をデータとして取り込むことで当該データ信号と前記クロック信号との位相を比較する複数の位相比較ステップと、
前記複数のデータ信号に対してそれぞれ行なった位相比較ステップの比較結果に基づいて前記クロック信号と前記複数のデータ信号との位相関係を監視する位相監視ステップと、
を含んだことを特徴とする受信方法。
【００５８】
（付記７）前記位相監視ステップは、前記複数のデータ信号のいずれかが、クロック信号がロー状態である場合にロー状態からハイ状態に立ち上がった場合に、位相異常状態と判定することを特徴とする付記６に記載の受信方法。
【００５９】
（付記８）前記クロック信号は、送信側でデューティ比の調整が行われ、前記位相監視ステップは、全てのデータ信号の立ち上がりが、前記デューティ比の調整によって前記クロック信号のハイ状態の中に収まる場合には、位相正常状態と判定することを特徴とする付記７に記載の受信方法。
【００６０】
（付記９）アプリケーションソフトウェアが発した警報を受けつける上位警報受付ステップと、前記上位警報受付ステップによって警報を受け付けた場合、およびまたは前記位相監視ステップによって位相状態の異常を検知した場合に前記クロック信号の位相を調整するクロック位相調整ステップとをさらに含んだことを特徴とする付記６〜８のいずれか一つに記載の受信方法。
【００６１】
（付記１０）アプリケーションソフトウェアが発した警報を受けつける上位警報受付ステップと、前記上位警報受付ステップによって警報を受け付けた場合、およびまたは前記位相監視ステップによって位相状態の異常を検知した場合に前記データ信号の位相を調整するデータ位相調整ステップとをさらに含んだことを特徴とする付記６〜８のいずれか一つに記載の受信方法。
【産業上の利用可能性】
【００６２】
以上のように、本発明はパラレルデータの受信装置に有用であり、特にクロックとデータの位相関係の監視に適している。
【図面の簡単な説明】
【００６３】
【図１】本発明にかかるパラレルデータの受信装置の概要構成を説明する概要構成図である。
【図２】受信装置１の具体的な回路構成例について説明する説明図である。
【図３】受信装置１の処理動作を説明するタイムチャートである。
【図４】受信クロックのｄｕｔｙ比が変動する受信装置の概要構成を説明する概要構成図である。
【図５】受信装置２の具体的な回路構成例について説明する説明図である。
【図６】受信装置２の処理動作を説明するタイムチャートである。
【図７】クロック信号の位相制御によって異常を解消する受信装置の概要構成を説明する概要構成図である。
【図８】受信装置３の具体的な回路構成例について説明する説明図である。
【図９】受信装置３の処理動作を説明するタイムチャートである。
【図１０】データ信号の位相制御によって異常を解消する受信装置の概要構成を説明する概要構成図である。
【図１１】受信装置４の具体的な回路構成例について説明する説明図である。
【図１２】受信装置４の処理動作を説明するタイムチャートである。
【図１３】位相異常検出の処理動作について説明するフローチャートである。
【図１４】従来のパラレルデータ受信装置による異常検出について説明する説明図である。
【図１５】従来のパラレルデータ受信装置による異常検出処理について説明するフローチャートである。
【符号の説明】
【００６４】
１〜４  受信装置
５，６  送信装置
１１，２１，３１，４１  データ取り込み回路
１２，２２，３２，４２  位相比較回路
１３，２３，３３，４３  結果集約回路
２４  ｄｕｔｙ調整部
３４，４４  位相変更部
３５，４５  ソフト処理部
【図１】
2009231896.tif 000003
【図２】
2009231896.tif 000004
【図３】
2009231896.tif 000005
【図４】
2009231896.tif 000006
【図５】
2009231896.tif 000007
【図６】
2009231896.tif 000008
【図７】
2009231896.tif 000009
【図８】
2009231896.tif 000010
【図９】
2009231896.tif 000011
【図１０】
2009231896.tif 000012
【図１１】
2009231896.tif 000013
【図１２】
2009231896.tif 000014
【図１３】
2009231896.tif 000015
【図１４】
2009231896.tif 000016
【図１５】
2009231896.tif 000017