(57)【要約】      （修正有）【課題】出力端子が短絡しても出力電流のバラツキが少なくなるボルテージレギュレータを提供する。【解決手段】ボルテージレギュレータの出力端子が短絡する場合、ボルテージレギュレータの出力電流が制限されてリミット電流値に固定され、ボルテージレギュレータの出力電圧Ｖｏｕｔが低くなって基準電圧回路３４の検出電圧値Ｖｒｅｆ３でなくて基準電圧回路３１の検出電圧値Ｖｒｅｆ２以下になると、出力電流がより制限されて少なくなる第二制限動作がされる。また、出力端子が短絡してから復帰する場合、出力電圧Ｖｏｕｔが検出電圧値Ｖｒｅｆ２でなくて検出電圧値Ｖｒｅｆ３以上になると、第二制限動作が解除される。【選択図】図１
2009176008.tif 000002
【特許請求の範囲】
【請求項１】
ボルテージレギュレータにおいて、
ボルテージレギュレータの入力電圧及び増幅回路の制御電圧に基づき、ボルテージレギュレータの出力電圧を出力する出力トランジスタと、
前記出力電圧を分圧し、分圧電圧を出力する分圧回路と、
基準電圧を生成する基準電圧回路と、
前記分圧電圧が前記基準電圧未満になると、前記出力電圧が高くなるような前記制御電圧を出力し、前記分圧電圧が前記基準電圧よりも高くなると、前記出力電圧が低くなるような前記制御電圧を出力し、前記出力電圧が一定の所望電圧値になるよう前記出力トランジスタを制御する前記増幅回路と、
を備え、さらに、
ボルテージレギュレータの出力電流がリミット電流値になると、前記出力電流を制限して前記リミット電流値以下にするよう動作する過電流保護回路と、
前記出力電圧に基づいた電圧が第一検出電圧値よりも高い値から前記第一検出電圧値以下になると、前記過電流保護回路が前記出力電流の制限をより行うよう動作し、または、前記出力電圧に基づいた電圧が第二検出電圧値未満の値から前記第二検出電圧値以上になると、前記過電流保護回路が前記出力電流の制限を緩和して前記出力電流を前記リミット電流値以下にするよう動作する電圧検出回路と、
を備えることを特徴とするボルテージレギュレータ。
【請求項２】
前記電圧検出回路は、
前記出力電圧に基づいた電圧が前記第一検出電圧値よりも高い値から前記第一検出電圧値以下になることを検出する第一比較回路と、
前記出力電圧に基づいた電圧が前記第二検出電圧値未満の値から前記第二検出電圧値以上になることを検出する第二比較回路と、
を有することを特徴とする請求項１記載のボルテージレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ボルテージレギュレータに関する。
【背景技術】
【０００２】
まず、従来におけるボルテージレギュレータについて説明する。図３は、従来におけるボルテージレギュレータを示す図である。図４は、従来における出力電流に対する出力電圧を示す図である。
【０００３】
ここで、出力トランジスタ７１は、入力電圧Ｖｉｎ及び増幅回路７４の制御電圧Ｖｃに基づき、出力電圧Ｖｏｕｔを出力している。ボルテージレギュレータの出力電圧Ｖｏｕｔが低くなると、出力電圧Ｖｏｕｔは分圧回路７２によって分圧され、分圧回路７２が出力した分圧電圧Ｖｆｂも低くなる。この分圧電圧Ｖｆｂは増幅回路７４によって基準電圧回路７３が生成した基準電圧Ｖｒｅｆ１と比較されていて、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆ１未満になると、制御電圧Ｖｃも低くなる。すると、出力トランジスタ７１がオンしていき、出力電圧Ｖｏｕｔが高くなる。よって、出力電圧Ｖｏｕｔが低くなると、上記のフィードバック制御により、出力電圧Ｖｏｕｔが高くなるので、出力電圧Ｖｏｕｔが一定の所望電圧値になるよう制御される。
【０００４】
また、出力電圧Ｖｏｕｔが高くなると、上記と同様のフィードバック制御により、出力電圧Ｖｏｕｔが低くなるので、出力電圧Ｖｏｕｔが一定の所望電圧値になるよう制御される。
【０００５】
また、ボルテージレギュレータの出力端子が短絡すると、図４に示すように、ボルテージレギュレータの出力電流Ｉｏｕｔが多くなる。出力電流Ｉｏｕｔがリミット電流値になると、過電流保護回路７５は出力電流Ｉｏｕｔがリミット電流値以下になるよう動作する。具体的には、出力電流Ｉｏｕｔが多くなってリミット電流値になると、出力電流Ｉｏｕｔが制限されてリミット電流値に固定され（第一制限動作）、過電流保護回路７５により、出力電圧Ｖｏｕｔが低くなって検出電圧値になると、出力電流Ｉｏｕｔがさらに制限されて少なくなり（第二制限動作）、出力電流Ｉｏｕｔは短絡電流値になり、出力電圧Ｖｏｕｔは低くなって０ボルトになる。
【０００６】
また、出力端子が短絡してから復帰すると、図４に示すように、出力電圧Ｖｏｕｔが０ボルトから高くなる。出力電圧Ｖｏｕｔが検出電圧値以上になると、第二制限動作が解除され、出力電流Ｉｏｕｔが多くなる。出力電流Ｉｏｕｔがリミット電流値になると、出力電流Ｉｏｕｔが制限されてリミット電流値に固定される（第一制限動作）。その後、出力電圧Ｖｏｕｔが高くなって所望電圧値になり、出力電流Ｉｏｕｔが少なくなってリミット電流値未満になると、第一制限動作が解除される（例えば、特許文献１参照）。
【特許文献１】特開２００３−１８６５５４号公報（図５〜６）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、出力端子が短絡することによって出力電圧Ｖｏｕｔが検出電圧値付近になっている場合、過電流保護回路７５は１個の検出電圧値に基づいて出力電流Ｉｏｕｔに対して第二制限動作をしたり第二制限動作を解除したりするので、出力端子が短絡する時の出力電流Ｉｏｕｔが安定しない。この時、出力電流Ｉｏｕｔが短絡電流値にならないで予期しない電流値になって出力電圧Ｖｏｕｔが０ボルトになってしまう危険性がある。
【０００８】
本発明は、上記課題に鑑みてなされ、出力端子が短絡しても出力電流のばらつきが少なくなるボルテージレギュレータを提供する。
【課題を解決するための手段】
【０００９】
本発明は、上記課題を解決するため、ボルテージレギュレータにおいて、ボルテージレギュレータの入力電圧及び増幅回路の制御電圧に基づき、ボルテージレギュレータの出力電圧を出力する出力トランジスタと、前記出力電圧を分圧し、分圧電圧を出力する分圧回路と、基準電圧を生成する基準電圧回路と、前記分圧電圧が前記基準電圧未満になると、前記出力電圧が高くなるような前記制御電圧を出力し、前記分圧電圧が前記基準電圧よりも高くなると、前記出力電圧が低くなるような前記制御電圧を出力し、前記出力電圧が一定の所望電圧値になるよう前記出力トランジスタを制御する前記増幅回路と、を備え、さらに、ボルテージレギュレータの出力電流がリミット電流値になると、前記出力電流を制限して前記リミット電流値以下にするよう動作する過電流保護回路と、前記出力電圧に基づいた電圧が第一検出電圧値よりも高い値から前記第一検出電圧値以下になると、前記過電流保護回路が前記出力電流の制限をより行うよう動作し、または、前記出力電圧に基づいた電圧が第二検出電圧値未満の値から前記第二検出電圧値以上になると、前記過電流保護回路が前記出力電流の制限を緩和して前記出力電流を前記リミット電流値以下にするよう動作する電圧検出回路と、を備えることを特徴とするボルテージレギュレータを提供する。
【発明の効果】
【００１０】
本発明では、ボルテージレギュレータの出力端子が短絡する場合、ボルテージレギュレータの出力電流が制限されてリミット電流値に固定され、ボルテージレギュレータの出力電圧が低くなって第一検出電圧値以下になると、出力電流がより制限されて少なくなる第二制限動作がされる。また、出力端子が短絡してから復帰する場合、出力電圧が第二検出電圧値以上になると、第二制限動作が解除される。すると、出力端子が短絡する場合の第二制限動作と出力端子が短絡してから復帰する場合の第二制限動作の解除との検出電圧値が同一であり、出力電圧が検出電圧値付近になっていると、１個の検出電圧値に基づいて出力電流に対して第二制限動作がされたり第二制限動作が解除されたりするので、出力端子が短絡する時の出力電流が不安定になるが、本発明では、出力端子が短絡する場合の第二制限動作と出力端子が短絡してから復帰する場合の第二制限動作の解除との検出電圧値が異なるので、出力端子が短絡する時の出力電流が安定する。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態を、図面を参照して説明する。
【００１２】
まず、ボルテージレギュレータの構成について説明する。図１は、ボルテージレギュレータを示す図である。
【００１３】
ボルテージレギュレータは、出力トランジスタ１１、分圧回路１２、基準電圧回路１３、増幅回路１４、過電流保護回路１５及び電圧検出回路１６を備える。過電流保護回路１５は、ＰＭＯＳ２１、抵抗２２〜２３、ＮＭＯＳ２４、抵抗２５及びＰＭＯＳ２６を有する。電圧検出回路１６は、基準電圧回路３１、比較回路３２、スイッチ３３、基準電圧回路３４、比較回路３５、スイッチ３６及びＮＭＯＳ３７を有する。
【００１４】
出力トランジスタ１１は、ゲートが増幅回路１４の出力端子とＰＭＯＳ２１のゲートとＰＭＯＳ２６のドレインとに接続され、ソースがボルテージレギュレータ入力端子に接続され、ドレインがボルテージレギュレータの出力端子に接続される。分圧回路１２は、ボルテージレギュレータの出力端子と接地端子との間に設けられ、出力端子が増幅回路１４の非反転入力端子に接続される。基準電圧回路１３は、増幅回路１４の反転入力端子と接地端子との間に設けられる。ＰＭＯＳ２１は、ソースがボルテージレギュレータ入力端子に接続され、ドレインが抵抗２２の一端及びＮＭＯＳ２４のゲートに接続される。抵抗２２は、他端が抵抗２３の一端及びＮＭＯＳ３７のドレインに接続される。抵抗２３は、他端が接地端子に接続される。ＮＭＯＳ２４は、ソースが接地端子に接続され、ドレインが抵抗２５の一端及びＰＭＯＳ２６のゲートに接続される。抵抗２５は、他端がボルテージレギュレータ入力端子に接続される。ＰＭＯＳ２６は、ソースがボルテージレギュレータ入力端子に接続される。基準電圧回路３１は、比較回路３２の反転入力端子と接地端子との間に設けられる。比較回路３２は、非反転入力端子がボルテージレギュレータの出力端子に接続され、出力端子がスイッチ３３の一端に接続される。スイッチ３３は、他端がＮＭＯＳ３７のゲート及びスイッチ３６の一端に接続される。基準電圧回路３４は、比較回路３５の反転入力端子と接地端子との間に設けられる。比較回路３５は、非反転入力端子がボルテージレギュレータの出力端子に接続され、出力端子がスイッチ３６の他端に接続される。ＮＭＯＳ３７は、ソースが接地端子に接続される。
【００１５】
次に、ボルテージレギュレータの動作について説明する。図２は、出力電流に対する出力電圧を示す図である。
【００１６】
＜ボルテージレギュレータの出力電圧Ｖｏｕｔが低くなる場合＞
ここで、出力トランジスタ１１は、入力電圧Ｖｉｎ及び増幅回路１４の制御電圧Ｖｃに基づき、出力電圧Ｖｏｕｔを出力している。出力電圧Ｖｏｕｔは分圧回路１２によって分圧され、分圧回路１２が出力した分圧電圧Ｖｆｂも低くなる。この分圧電圧Ｖｆｂは増幅回路１４によって基準電圧回路１３が生成した基準電圧Ｖｒｅｆ１と比較されていて、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆ１未満になると、制御電圧Ｖｃも低くなる。すると、出力トランジスタ１１がオンしていき、出力電圧Ｖｏｕｔが高くなる。よって、出力電圧Ｖｏｕｔが低くなると、上記のフィードバック制御により、出力電圧Ｖｏｕｔが高くなるので、出力電圧Ｖｏｕｔが一定の所望電圧値になるよう制御される。
【００１７】
＜ボルテージレギュレータの出力電圧Ｖｏｕｔが高くなる場合＞
上記と同様のフィードバック制御により、出力電圧Ｖｏｕｔが低くなるので、出力電圧Ｖｏｕｔが一定の所望電圧値になるよう制御される。
【００１８】
＜ボルテージレギュレータの出力端子が短絡する場合＞
図２に示すように、ボルテージレギュレータの出力電流Ｉｏｕｔが多くなる。出力電流Ｉｏｕｔがリミット電流値になると、過電流保護回路１５及び電圧検出回路１６は出力電流Ｉｏｕｔがリミット電流値以下になるよう動作する。具体的には、出力電流Ｉｏｕｔが多くなってリミット電流値になると、出力電流Ｉｏｕｔが制限されてリミット電流値に固定され（第一制限動作）、過電流保護回路１５及び電圧検出回路１６により、出力電圧Ｖｏｕｔが低くなって基準電圧回路３４の検出電圧値Ｖｒｅｆ３でなくて基準電圧回路３１の検出電圧値Ｖｒｅｆ２以下になると、出力電流Ｉｏｕｔがさらに制限されて少なくなり（第二制限動作）、出力電流Ｉｏｕｔは短絡電流値になり、出力電圧Ｖｏｕｔは低くなって０ボルトになる。
【００１９】
＜ボルテージレギュレータの出力端子が短絡してから復帰する場合＞
図２に示すように、出力電圧Ｖｏｕｔが０ボルトから高くなる。出力電圧Ｖｏｕｔが検出電圧値Ｖｒｅｆ２でなくて検出電圧値Ｖｒｅｆ３以上になると、第二制限動作が解除され、出力電流Ｉｏｕｔが多くなる。出力電流Ｉｏｕｔがリミット電流値になると、出力電流Ｉｏｕｔが制限されてリミット電流値に固定される（第一制限動作）。その後、出力電圧Ｖｏｕｔが高くなって所望電圧値になり、出力電流Ｉｏｕｔが少なくなってリミット電流値未満になると、第一制限動作が解除される。
【００２０】
次に、過電流保護回路１５及び電圧検出回路１６の動作について説明する。図２は、出力電流に対する出力電圧を示す図である。
【００２１】
＜ボルテージレギュレータの出力端子が短絡する場合＞
ここで、入力電圧Ｖｉｎが印加された直後において、スイッチ３３がオンし、スイッチ３６がオフしている。出力電圧Ｖｏｕｔは検出電圧値Ｖｒｅｆ２以上であるので、比較回路３２の出力端子はハイになっている。よって、ＮＭＯＳ３７はオンし、ＮＭＯＳ２４のゲートと接地端子との間に抵抗２２だけが存在している。
【００２２】
図２に示すように、出力電流Ｉｏｕｔが多くなると、ＰＭＯＳ２１のドレイン電流も多くなり、抵抗２２に発生する電圧が高くなる。
【００２３】
出力電流Ｉｏｕｔがリミット電流値になり、抵抗２２に発生する電圧がＮＭＯＳ２４の閾値電圧になると、ＮＭＯＳ２４がオンし、ＮＭＯＳ２４がドレイン電流を流し、抵抗２５に電圧が発生し、その電圧がＰＭＯＳ２６の閾値電圧になり、ＰＭＯＳ２６もオンする。すると、制御電圧Ｖｃが高くなり、出力トランジスタ１１がオフしていき、出力電流Ｉｏｕｔがリミット電流値に固定される（第一制限動作）。また、出力トランジスタ１１がオフしていき、出力電圧Ｖｏｕｔが低くなる。
【００２４】
その後、出力電圧Ｖｏｕｔが検出電圧値Ｖｒｅｆ２よりも高い値から検出電圧値Ｖｒｅｆ３でなくて検出電圧値Ｖｒｅｆ２以下なると、比較回路３２の出力端子はローになる。つまり、比較回路３２は、出力電圧Ｖｏｕｔが検出電圧値Ｖｒｅｆ２以下になることを検出する。よって、ＮＭＯＳ３７はオフし、ＮＭＯＳ２４のゲートと接地端子との間に抵抗２２〜２３が存在するようになる。よって、出力電流Ｉｏｕｔ及びＰＭＯＳ２１のドレイン電流が少なくても、ＮＭＯＳ２４及びＰＭＯＳ２６がオンしやすくなる。つまり、過電流保護回路１５は出力電流Ｉｏｕｔの制限をより行うよう動作する。また、スイッチ３３がオフし、スイッチ３６がオンする。
【００２５】
上記のＮＭＯＳ３７の動作により、出力電流Ｉｏｕｔが少なくなり（第二制限動作）、出力電流Ｉｏｕｔは短絡電流値になり、出力電圧Ｖｏｕｔが低くなり、出力電圧Ｖｏｕｔは０ボルトになる。
【００２６】
＜ボルテージレギュレータの出力端子が短絡してから復帰する場合＞
ここで、スイッチ３３がオフし、スイッチ３６がオンしている。出力電圧Ｖｏｕｔは検出電圧値Ｖｒｅｆ３以下であるので、比較回路３２の出力端子はローになっている。よって、ＮＭＯＳ３７はオフし、ＮＭＯＳ２４のゲートと接地端子との間に抵抗２２〜２３が存在している。
【００２７】
図２に示すように、出力電圧Ｖｏｕｔが０ボルトから高くなる。
【００２８】
その後、出力電圧Ｖｏｕｔが検出電圧値Ｖｒｅｆ３未満の値から検出電圧値Ｖｒｅｆ２でなくて検出電圧値Ｖｒｅｆ３以上になると、比較回路３５の出力端子はハイになる。つまり、比較回路３５は、出力電圧Ｖｏｕｔが検出電圧値Ｖｒｅｆ３以上になることを検出する。よって、ＮＭＯＳ３７はオンし、ＮＭＯＳ２４のゲートと接地端子との間に抵抗２２だけが存在するようになる。よって、出力電流Ｉｏｕｔ及びＰＭＯＳ２１のドレイン電流が少ないと、ＮＭＯＳ２４及びＰＭＯＳ２６がオンしにくくなる。つまり、過電流保護回路１５は出力電流Ｉｏｕｔの制限を緩和して出力電流Ｉｏｕｔをリミット電流値以下にするよう動作する。また、スイッチ３３がオンし、スイッチ３６がオフする。
【００２９】
上記のＮＭＯＳ３７の動作により、第二制限動作が解除され、出力電流Ｉｏｕｔが多くなり、出力電流Ｉｏｕｔはリミット電流値になると、上記のように、出力電流Ｉｏｕｔが制限されてリミット電流値に固定される（第一制限動作）。また、出力トランジスタ１１がオンしていく。その後、出力電圧Ｖｏｕｔが高くなって所望電圧値になり、出力電流Ｉｏｕｔが少なくなってリミット電流値未満になると、第一制限動作が解除される。
【００３０】
このようにすると、ボルテージレギュレータの出力端子が短絡する場合、ボルテージレギュレータの出力電流Ｉｏｕｔが制限されてリミット電流値に固定され、ボルテージレギュレータの出力電圧Ｖｏｕｔが低くなって基準電圧回路３４の検出電圧値Ｖｒｅｆ３でなくて基準電圧回路３１の検出電圧値Ｖｒｅｆ２以下になると、出力電流Ｉｏｕｔがより制限されて少なくなる第二制限動作がされる。また、出力端子が短絡してから復帰する場合、出力電圧Ｖｏｕｔが検出電圧値Ｖｒｅｆ２でなくて検出電圧値Ｖｒｅｆ３以上になると、第二制限動作が解除される。すると、出力端子が短絡する場合の第二制限動作と出力端子が短絡してから復帰する場合の第二制限動作の解除との検出電圧値が同一であり、出力電圧Ｖｏｕｔが検出電圧値付近になっていると、１個の検出電圧値に基づいて出力電流Ｉｏｕｔに対して第二制限動作がされたり第二制限動作が解除されたりするので、出力端子が短絡する時の出力電流Ｉｏｕｔが不安定になるが、本発明では、出力端子が短絡する場合の第二制限動作と出力端子が短絡してから復帰する場合の第二制限動作の解除との検出電圧値が異なるので、出力端子が短絡する時の出力電流Ｉｏｕｔが安定する。
【００３１】
ここで、様々な製品に搭載されるボルテージレギュレータの出力電圧Ｖｏｕｔは低くなる傾向があり、これに伴い、検出電圧値Ｖｒｅｆ２〜３も低くなる傾向がある。すると、出力端子が短絡する時の出力電流Ｉｏｕｔが不安定になりやすい。しかし、本発明のボルテージレギュレータにより、出力端子が短絡する時の出力電流Ｉｏｕｔが安定するようになる。
【００３２】
なお、抵抗２２及び抵抗２５が可変抵抗として構成されてもよい。すると、抵抗２２及び抵抗２５の抵抗値が大きくなるとリミット電流値が小さくなり、小さくなると大きくなるので、半導体装置製造後にリミット電流値が調整されることができる。
【００３３】
また、出力電圧Ｖｏｕｔが比較回路３２及び比較回路３５に入力しているが、分圧電圧Ｖｆｂが比較回路３２及び比較回路３５に入力しても良い。この時、出力電圧Ｖｏｕｔが分圧電圧Ｖｆｂに分圧された分、検出電圧値Ｖｒｅｆ２〜Ｖｒｅｆ３は低くなる。
【図面の簡単な説明】
【００３４】
【図１】ボルテージレギュレータを示す図である。
【図２】出力電流に対する出力電圧を示す図である。
【図３】従来におけるボルテージレギュレータを示す図である。
【図４】従来における出力電流に対する出力電圧を示す図である。
【符号の説明】
【００３５】
１１……出力トランジスタ      １２……分圧回路      １３、３１、３４……基準電圧回路      １４……増幅回路      １５……過電流保護回路      １６……電圧検出回路      ２１、２６……ＰＭＯＳ      ２２〜２３、２５……抵抗      ３２、３５……比較回路      ３３、３６……スイッチ      ２４、３７……ＮＭＯＳ
【図１】
2009176008.tif 000003
【図２】
2009176008.tif 000004
【図３】
2009176008.tif 000005
【図４】
2009176008.tif 000006