(57)【要約】【課題】半導体装置の信頼性を向上させる。【解決手段】半導体素子１１は、半導体素子１１の主面に形成された電極パッド１０と、半導体素子１１の主面及び電極パッド１０の周辺部を被覆することにより、電極パッド１０表面に露出領域を画定するカバー層１２と、カバー層１２及び電極パッド１０の露出領域を被覆するとともに、電極パッド１０の中心を基準として点対称となる部位に、露出領域に到達し且つカバー層１２を露出させる貫通孔１３ｈを有する絶縁層１３と、を備える。このような構成の半導体装置１によれば、半導体装置の信頼性が向上する。【選択図】図１
2009231402.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
前記半導体素子の主面に形成された電極パッドと、
前記半導体素子の主面及び前記電極パッドの周辺部を被覆することにより、前記電極パッド表面に露出領域を画定する第１の絶縁層と、
前記第１の絶縁層及び前記電極パッドの露出領域を被覆するとともに、前記電極パッドの中心を基準として点対称となる部位に、前記露出領域に到達し且つ前記第１の絶縁層を露出させる第１の貫通孔及び第２の貫通孔を有する第２の絶縁層と、
を備えることを特徴とする半導体装置。
【請求項２】
前記第２の絶縁層上に設けられ、前記第１、第２の貫通孔を通じて前記電極パッドに導通する再配線層をさらに備えることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記電極パッドの前記露出領域には、削り痕または突起物が形成され、
前記第１、第２の貫通孔は、前記削り痕または前記突起物が形成された領域外に形成されていることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記削り痕または前記突起物は、前記第２の絶縁層により被覆されていることを特徴とする請求項３記載の半導体装置。
【請求項５】
半導体素子の主面を被覆する第１の絶縁層から露出した電極パッドの露出領域にプローブピンを接触させる工程と、
前記第１の絶縁層及び前記電極パッドの露出領域に第２の絶縁層を被覆する工程と、
前記電極パッドの中心を基準として点対称となる部位に、前記第２の絶縁層表面から前記電極パッド表面まで到達し且つ前記第１の絶縁層を露出させる第１の貫通孔及び第２の貫通孔を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及び半導体装置の製造方法に関し、特に電極パッド上に再配線層を備えた半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体ウエハプロセスで形成されたＩＣ（Integrated Circuit）チップの電気的特性検査をウエハ状態のまま行う場合、被測定用の半導体装置に検査用の電極パッドを形成させておき、この電極パッドに探針用のプローブピンを接触させ、検査を行うのが一般的である。
【０００３】
特に、最近では、このような電極パッドをプローブピン用の電極パッドと、外部接続用端子に導通させる再配線用の電極パッドとに分割させた構成の半導体装置が開示されている（例えば、特許文献１参照）。
【特許文献１】特開２００７−２４３０１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＩＣチップサイズの縮小の要求から、外部接続用端子の端子ピッチはますます狭くなる傾向にある。従って、プローブピン用の電極パッドと配線用の電極パッドとを分割せずに、それらを同じ電極パッド上で共用する小型形状の半導体装置が要求されている。
【０００５】
然るに、このような半導体装置では、プローブピンの電極パッドへの接触によって電極パッド表面から剥ぎ取られた突起物、或いは削り痕が電極パッド上に形成させた再配線層に悪影響を及ぼす場合がある。この現象を、模式図を用いて説明する。
【０００６】
図１０は再配線層に悪影響を及ぼす例を説明するための要部図である。ここで、図１０（Ａ）は、プローブピンを電極パッド１００に接触させた後の半導体装置の要部上面図を示し、図１０（Ｂ）は、図１０（Ａ）の破線Ｘ−Ｙに沿った位置での要部断面図を示している。
【０００７】
図示する半導体装置は、半導体装置に配設された電極パッド１００の近傍が表示されている。
図示するように、半導体素子１０１の主面に配設された上記電極パッド１００の一部がカバー層１０２により被覆されている。また、電極パッド１００の一部、並びにカバー層１０２は、絶縁層１０３により被覆されている。更に、カバー層１０２が電極パッド１００を開口する領域１０２ｅの内域には、絶縁層１０３が電極パッド１００を開口する領域１０３ｅが設けられ、当該領域１０３ｅから、電極パッド１００が露出している。また、露出した電極パッド１００と導通する再配線層１０４が絶縁層１０３上に形成されている。
【０００８】
そして、この図では、電極パッド１００の一部がテスト用のプローブピンの接触によって削られ、電極パッド１００の表面に削り痕１００ａ、或いは糸くず状の突起物１００ｂが形成した状態が示されている。ここで、電極パッド１００は、例えば、アルミニウム（Ａｌ）のような柔らかい金属が適用される。
【０００９】
このような削り痕１００ａ、或いは突起物１００ｂが電極パッド１００上に形成されると、当該半導体装置においては、例えば、フォトリソグラフィ工程において、突起物１００ｂにより乱反射が生じ、図示する如く、突起物１００ｂ付近の絶縁層１０３に凹部１０３ａが形成する場合がある。
【００１０】
そして、電極パッド１００上に、再配線層１０４を配置しても、当該凹部１０３ａに浸入した薬液が充分に除去されなかった結果、当該薬液により電極パッド１００が腐食してしまうという現象が起きている。これにより、電極パッド１００と再配線層１０４との接触不良が発生するという問題があった。
【００１１】
また、このような腐食が発生する箇所は、上記凹部１０３ａ付近に限らず、別の場所に発生する場合がある。図１１は再配線層に悪影響を及ぼす別の例を説明するための要部図である。
【００１２】
例えば、削り痕１００ａ内にも、同様に上記薬液が浸入し、削り痕１００ａ付近の電極パッド１００が腐食し、電極パッド１００と再配線層１０４との間に、広い剥離１０５が発生する場合がある（図１１（Ａ）参照）。
【００１３】
また、突起物１００ｂ下にも、同様に上記薬液が浸入し、製造工程中に突起物１００ｂ下で水蒸気爆発等が生じると、突起物１００ｂ下にボイド１０６が発生する場合がある（図１１（Ｂ）参照）。
【００１４】
このように、上記半導体装置では、電極パッド１００と再配線層１０４との接触不良が生じるという問題があった。
本発明は、このような点に鑑みてなされたものであり、配線用とプローブピン用の両方に使用する電極パッドを有し、プローブピンによる電気的特性検査を実施しても、高い信頼性を有する半導体装置、並びに高い製造歩留りをもって形成することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、半導体素子と、前記半導体素子の主面に形成された電極パッドと、前記半導体素子の主面及び前記電極パッドの周辺部を被覆することにより、前記電極パッド表面に露出領域を画定する第１の絶縁層と、前記第１の絶縁層及び前記電極パッドの露出領域を被覆するとともに、前記電極パッドの中心を基準として点対称となる部位に、前記露出領域に到達し且つ前記第１の絶縁層を露出させる第１の貫通孔及び第２の貫通孔を有する第２の絶縁層と、を備えることを特徴とする半導体装置が提供される。
【００１６】
また、半導体素子の主面を被覆する第１の絶縁層から露出した電極パッドの露出領域にプローブピンを接触させる工程と、前記第１の絶縁層及び前記電極パッドの露出領域に第２の絶縁層を被覆する工程と、前記電極パッドの中心を基準として点対称となる部位に、前記第２の絶縁層表面から前記電極パッド表面まで到達し且つ前記第１の絶縁層を露出させる第１の貫通孔及び第２の貫通孔を形成する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１７】
上記手段によれば、高い信頼性を有する半導体装置、並びに高い製造歩留りをもって形成することができる半導体装置の製造方法が実現する。
【発明を実施するための最良の形態】
【００１８】
以下、本実施の形態に係る半導体装置を、図面を参照して詳細に説明する。
＜第１の実施の形態＞
第１の実施の形態である、半導体素子の電極パッド上に再配線層が形成されてなる、半導体装置１の要部図を、図１に示す。ここで、図１（ａ）には、半導体装置１の上記電極パッド付近の平面形状が表示され、図１（ｂ）には、図１（ａ）における、線Ｘ−Ｙに沿った断面が示され、図１（ｃ）には、図１（ａ）における、線Ｘ’−Ｙ’に沿った断面が示されている。
【００１９】
当該半導体装置１にあっては、例えば、ＷＬＰ（Wafer Level Package）等の半導体素子１１の主面に電極パッド１０が配設されている。また、半導体装置１にあっては、当該電極パッド１０の周辺部、並びに当該電極パッド１０が配置された、半導体素子１１の領域以外の半導体素子１１の主面がカバー層１２（第１の絶縁層）により被覆されている。
【００２０】
ここで、電極パッド１０の材質は、例えば、アルミニウム（Ａｌ）からなる柔らかい金属が適用される。また、半導体素子１１は、Ｓｉ（シリコン）或いはガリウム砒素（ＧａＡｓ）等の半導体基材の一方の主面に、所謂ウエハプロセスが適用されて、トランジスタ等の能動素子、容量素子等の受動素子、並びにこれらの機能素子を接続する配線層を含んで活性領域（電子回路領域）が形成されている。そして、当該電極パッド１０は、半導体素子１１の活性領域（不図示）に導通している。また、カバー層１２の材質は、例えば、酸化シリコン（ＳｉＯ2）、窒化シリコン（Ｓｉ3Ｎ4）等の絶縁材が適用される。
【００２１】
また、半導体装置１にあっては、カバー層１２から開口された電極パッド１０の表面、並びにカバー層１２が絶縁層１３（第２の絶縁層）により被覆されている。
ここで、当該絶縁層１３の材質は、例えば、ポリイミド（ＰＩ）、ベンゾシクロブタン（ＢＣＢ）、ポリパラフェニレンベンゾビスオキサザール（ＰＢＯ）の何れかが適用される。
【００２２】
特に、第１の実施の形態に係る半導体装置１にあっては、その特徴的な形態として、カバー層１２が電極パッド１０の表面を開口する領域１２ｅの端に、絶縁層１３の表面から電極パッド１０の表面にまで貫通する、矩形状の貫通孔１３ｈが複数個、選択的に設けられている。このような貫通孔１３ｈは、電極パッド１０の中心に対し、点対称に配置されている。例えば、２個の貫通孔１３ｈが領域１２ｅの端に、対角状に形成されている。また、このような貫通孔１３ｈは、後述するプローブ接触領域１０ａｒを避けて形成される（図１（ａ）参照）。
【００２３】
また、半導体装置１にあっては、複数の貫通孔１３ｈ内に、再配線層１４の一部を埋設した構成をなし、再配線層１４と電極パッド１０との電気的接続が確保されている。また、当該再配線層１４は、貫通孔１３ｈ内に限らず、絶縁層１３上にも選択的に形成され、半導体素子１１の主面上に、当該再配線層１４が選択的に引き回された構成をなしている。
【００２４】
また、後述するように、再配線層１４には、ポスト電極、並びに外部接続端子である半田ボール等が形成されている（図１では、不図示）。
尚、当該再配線層１４の材質は、例えば、銅（Ｃｕ）を主たる成分とする金属が適用される。そして、再配線層１４は、上記電極パッド１０と導通し、電極パッド１０を通じて、半導体素子１１の活性領域に電気的に接続されている。
【００２５】
また、当該図１においては、電極パッド１０の表面に、テスト用のプローブピン（不図示）を接触させた後の状態が示されている。
即ち、半導体装置１にあっては、上記プローブピンの接触によって、電極パッド１０の表面の一部が剥ぎ取られ、当該電極パッド１０の表面に削り痕１０ａ等が形成されている。尚、このような削り痕１０ａ等は、プローブ試験において、図中の破線で囲むプローブ接触領域１０ａｒ内に必ず形成される。
【００２６】
また、電極パッド１０の表面が上記プローブピンの接触によって剥ぎ取られ、当該電極パッド１０の表面に削り痕１０ａ、並びに突起物１０ｂが形成されている（図１（ｃ）参照）。
【００２７】
そして、半導体装置１にあっては、当該削り痕１０ａ、並びに突起物１０ｂが完全に絶縁層１３により被覆されている。
尚、絶縁層１３から露出された再配線層１４の表面には、その下層から、チタン（Ｔｉ）層／銅（Ｃｕ）層の順に構成されたシード層が形成されているが、図１では、当該シード層は表示されていない。
【００２８】
次に、上記再配線層１４上に、ポスト電極、或いは外部接続端子である半田ボール等が形成される工程を含む半導体装置１の製造方法を、図２〜図６を用いて説明する。
尚、図２〜図６においては、図１において説明した部材と同一の部材には同一の符号を付している。
【００２９】
先ず、半導体素子１１の電極パッド１０の表面に、プローブ試験用のプローブピンを接触させた後の状態を、図２に示す。ここで、図２（ａ）には、半導体素子１１の電極パッド１０付近の平面形状が表示され、図２（ｂ）には、図２（ａ）における、線Ｘ−Ｙに沿った断面が示され、図２（ｃ）には、図２（ａ）における、線Ｘ’−Ｙ’に沿った断面が示されている。
【００３０】
図示する如く、電極パッド１０の表面がテスト用のプローブピンの接触によって剥ぎ取られ、当該電極パッド１０の表面に削り痕１０ａ、突起物１０ｂが形成される。
ここで、カバー層１２により、電極パッド１０が開口された部分は、上述した領域１２ｅである。
【００３１】
尚、このような削り痕１０ａ等は、プローブ試験において、電極パッド１０の中心部に位置するプローブ接触領域１０ａｒ内に形成されるように、プローブ試験器、並びに半導体素子１１を保持する支持台等の条件が設定されている。
【００３２】
次に、露出した半導体素子１１の電極パッド１０の表面、並びにカバー層１２上に、絶縁層１３を形成させた後の状態を、図３に示す。ここで、図３（ａ）には、半導体素子１１の電極パッド１０付近の平面形状が表示され、図３（ｂ）には、図３（ａ）における、線Ｘ−Ｙに沿った断面が示され、図３（ｃ）には、図３（ａ）における、線Ｘ’−Ｙ’に沿った断面が示されている。
【００３３】
図示する如く、半導体素子１１においては、カバー層１２から開口された電極パッド１０の表面、並びにカバー層１２が絶縁層１３により被覆される。
これにより、削り痕１０ａ、並びに突起物１０ｂが完全に絶縁層１３により被覆される。
【００３４】
次に、絶縁層１３の表面から、半導体素子１１の電極パッド１０の表面にまで貫通する貫通孔１３ｈを形成させた後の状態を、図４に示す。ここで、図４（ａ）には、半導体素子１１の電極パッド１０付近の平面形状が表示され、図４（ｂ）には、図４（ａ）における、線Ｘ−Ｙに沿った断面が示されている。
【００３５】
図示する如く、半導体素子１１においては、カバー層１２が電極パッド１０の表面を開口する領域１２ｅの端に、絶縁層１３の表面から電極パッド１０の表面にまで貫通する、貫通孔１３ｈを複数個、形成する。
【００３６】
例えば、絶縁層１３の材料を構成する、液体状の絶縁材を、カバー層１２上、並びに電極パッド１０上に塗布する。このような液体状の絶縁材の材質は、例えば、ポリイミド（ＰＩ）、ベンゾシクロブタン（ＢＣＢ）、ポリパラフェニレンベンゾビスオキサザール（ＰＢＯ）の何れかが適用される。
【００３７】
そして、露光、現像等によって絶縁材を処理し、領域１２ｅの端に、角状の貫通孔１３ｈを電極パッド１０の中心に対し、点対称に形成する。例えば、上記貫通孔１３ｈを領域１２ｅの端に、対角状に２個形成する。また、このような貫通孔１３ｈは、削り痕１０ａまたは突起物１０ｂが形成された領域外に形成され、より具体的には、プローブ接触領域１０ａｒを避けて形成する。
【００３８】
尚、上記貫通孔１３ｈは、ドライプロセスによるＲＩＥ（Reactive Ion Etching）法にて形成してもよい。
そして、この後においては、絶縁層１３から露出された電極パッド１０の表面、並びに絶縁層１３上に、後述する鍍金層のシード層（図示しない）を、例えば、スパッタ法で形成する。当該シード層の材質は、例えば、その下層から、チタン（Ｔｉ）／銅（Ｃｕ）が適用される。
【００３９】
続いて、レジストを絶縁層１３上に選択的に配置した後、鍍金法により再配線層１４を絶縁層１３から露出された電極パッド１０の表面、並びに絶縁層１３の一部に選択的に形成する。そして、上記レジストを除去する。
【００４０】
このような工程により、図１に示す半導体装置１が形成される。
即ち、本実施の形態においては、半導体素子１１の主面を被覆する第１の絶縁層（カバー層１２）から露出した電極パッド１０の露出領域（領域１２ｅ）にプローブピンを接触させ、前記第１の絶縁層及び電極パッド１０の露出領域に第２の絶縁層（絶縁層１３）を被覆し、電極パッド１０の中心を基準として点対称となる部位に、前記第２の絶縁層表面から電極パッド１０表面まで到達し且つ前記第１の絶縁層を露出させる、複数の貫通孔１３ｈを形成している。更に、電極パッド１０に導通する再配線層１４を配設している。
【００４１】
次に、再配線層１４上に、ポスト電極及び半田ボールを形成させた後の状態を、図５に示す。ここで、図５（ａ）には、上記半導体素子１１の電極パッド１０付近の平面形状が表示され、図５（ｂ）には、図５（ａ）における、線Ｘ−Ｙに沿った断面が示されている。
【００４２】
上述した、再配線層１４上、並びに絶縁層１３上に、レジストを塗布し（図示しない）、露光、現像等によって当該レジストのパターン形成を行った後、再配線層１４に導通するポスト電極２０を鍍金法にて形成する。ここで、ポスト電極２０の材質は、例えば、銅（Ｃｕ）を主たる成分とする金属が適用される。そして、パターン形成した、レジストを除去する（図示しない）。尚、必要に応じて、絶縁層１３上に配置させた、上記シード層を、エッチングにより除去してもよい。
【００４３】
続いて、印刷法、或いはモールド成形を用いて、封止用樹脂２１により、絶縁層１３、再配線層１４、並びにポスト電極２０の側面を封止する。封止用樹脂２１の材質は、例えば、エポキシ樹脂が適用される。
【００４４】
そして、ポスト電極２０上に、外部接続端子を構成する半田ボール２２を、印刷法、或いはリフロー法により形成する。ここで、半田ボール２２の材質は、例えば、スズ（Ｓｎ）、銀（Ａｇ）で構成されるＳｎ−Ａｇ半田、または、スズ（Ｓｎ）、銀（Ａｇ）、銅（Ｃｕ）で構成されるＳｎ３−Ａｇ０．５−Ｃｕ半田、或いは、ニッケル（Ｎｉ）を含有させたＳｎ１．２−Ａｇ０．５−Ｃｕ０．０５−Ｎｉ等が適用される。
【００４５】
次に、複数の貫通孔１３ｈを配設して、当該貫通孔１３ｈから露出された電極パッド１０表面に再配線層１４を導通させた、上記半導体装置１にもたらされる有利な効果について具体的に説明する。
【００４６】
図６は第１の実施の形態に係る半導体装置の効果を説明するための要部図である。ここで、図６（ａ）及び図６（ｂ）には、絶縁層１３の表面から、半導体素子１１の電極パッド１０の表面にまで貫通する、複数の矩形状の貫通孔１３ｈを形成させた後の状態の電極パッド１０付近の平面形状が表示されている。
【００４７】
図６に例示する状態は、既に、図４において示されているが、図６では、図４に示す貫通孔１３ｈに比べ、若干、貫通孔１３ｈの配置位置がずれた構成をなしている。但し、２個の貫通孔１３ｈの中心間の距離、並びに２個の貫通孔１３ｈの面積は、図４、図６（ａ）、並びに図６（ｂ）において、同一のマスクを使用して露光を行っている都合上、全て同じである。
【００４８】
そして、このような２個の貫通孔１３ｈは、電極パッド１０の中心に対し、点対称に配置されていることから、例えば、露光、現像において、２個の貫通孔１３ｈの位置が絶縁層１３の平面内において、毎回ずれた配置をしても、貫通孔１３ｈから露出する電極パッド１０表面の全面積は、常に同じ面積になる。
【００４９】
従って、露光、現像において、２個の貫通孔１３ｈの相対位置が絶縁層１３の平面内においてずれたとしても、各ロットにおいて、電極パッド１０と再配線層１４との接触抵抗が常に同じになる半導体装置が実現する。
【００５０】
また、電極パッド１０と再配線層１４との接触抵抗が常に同じになることから、電極パッド１０表面に再配線層１４を電気的に接続させるプロセスマージンが大きく向上する。
更に、このような貫通孔１３ｈは、上述した如く、プローブ接触領域１０ａｒを避けて形成されることから、再配線層１４においては、削り痕１０ａ、並びに突起物１０ｂによる悪影響が及ぶことがない。即ち、再配線層１４と電極パッド１０との界面に、上述した剥離が生じたり、再配線層１４中にボイドが発生することがない。
【００５１】
また、半導体装置１にあっては、プローブピンを接触させるための電極パッドと再配線層を形成する電極パッドとを分割せずに、それらを同じ電極パッド１０上で共用するので、半導体装置の小型化が実現する。
【００５２】
更に、半導体装置１は、絶縁層１３により、削り痕１０ａ、並びに突起物１０ｂを完全に被覆させた構成をなしているので、上述した薬液をブラシ洗浄したり、高圧水洗したりする無駄な手間を省くことができる。また、プローブピンと電極パッド１０との接触回数に制限を設ける必要がなくなり、必要に応じて、プローブ試験を再試することができる。
【００５３】
このように、半導体装置１にあっては、高い信頼性を有し、高い製造歩留りをもって形成される。
次に、第１の実施の形態である半導体装置１の形態を変形させた例について説明する。尚、以下に例示する図面においては、図１において説明した部材と同一の部材には同一の符号を付している。
【００５４】
＜第２の実施の形態＞
第２の実施の形態である、半導体素子の電極パッド上に再配線層が形成されてなる、半導体装置２の平面要部図を、図７に示す。この実施の形態では、再配線層１４の平面形態を変形させた例が示されている。尚、この図では、ポスト電極２０、半田ボール２２等は、表示されていない。
【００５５】
半導体装置２にあっては、上記領域１２ｅより、広い面積を有する形態の再配線層１４が絶縁層１３上に、選択的に形成されている。そして、当該再配線層１４は、上記電極パッド１０を通じて、上記半導体素子１１の活性領域に電気的に接続されている。
【００５６】
このような再配線層１４を備えた半導体装置２であっても、上記半導体装置１と同様の効果を得る。
＜第３の実施の形態＞
第３の実施の形態である半導体装置３の要部図を、図８に示す。ここで、図８（ａ）には、半導体装置３の平面形状が表示され、図８（ｂ）には、図８（ａ）における、線Ｘ−Ｙに沿った断面が示されている。尚、この図では、再配線層１４、ポスト電極２０、半田ボール２２等は、表示されていない。
【００５７】
半導体装置３にあっては、カバー層１２が電極パッド１０の表面を開口する領域１２ｅの端に、絶縁層１３の表面から電極パッド１０の表面にまで貫通する、長方形状の貫通孔１３ｈが複数個、選択的に設けられている。このような貫通孔１３ｈは、電極パッド１０の中心に対し、点対称に配置されている。例えば、図８では、２個の貫通孔１３ｈが領域１２ｅの端の互いに対向する位置に、対称となって形成されている。また、このような貫通孔１３ｈは、プローブ接触領域１０ａｒを避けて形成される。
【００５８】
このような半導体装置３の形態であっても、２個の貫通孔１３ｈが電極パッド１０の中心に対し、点対称に配置されていることから、例えば、露光、現像において、２個の貫通孔１３ｈの相対位置が絶縁層１３の平面内において、毎回ずれた配置をしても、貫通孔１３ｈから露出する電極パッド１０表面の全面積は、常に同じ面積になる。
【００５９】
従って、露光、現像において、２個の貫通孔１３ｈの位置が絶縁層１３の平面内においてずれたとしても、各ロットにおいて、電極パッド１０と上記再配線層１４との接触抵抗が常に同じになる半導体装置が実現する。
【００６０】
更に、このような貫通孔１３ｈは、上述した如く、プローブ接触領域１０ａｒを避けて形成されることから、上記再配線層１４においては、削り痕１０ａ、並びに突起物１０ｂによる悪影響が及ぶことがない。即ち、上記再配線層１４と電極パッド１０との界面に、上述した剥離が生じたり、上記再配線層１４中にボイドが発生することがない。
【００６１】
また、半導体装置３にあっては、プローブピンを接触させるための電極パッドと再配線層を形成する電極パッドとを分割せずに、それらを同じ電極パッド１０上で共用するので、半導体装置の小型化が実現する。
【００６２】
更に、半導体装置３は、絶縁層１３により、削り痕１０ａ、並びに突起物１０ｂを完全に被覆させた構成をなしているので、上述した薬液をブラシ洗浄したり、高圧水洗したりする無駄な手間を省くことができる。また、プローブピンと電極パッド１０との接触回数に制限を設ける必要がなくなり、必要に応じて、プローブ試験を再試することができる。
【００６３】
このように、半導体装置３にあっては、高い信頼性を有し、高い製造歩留りをもって形成される。
＜第４の実施の形態＞
第４の実施の形態である半導体装置４の要部図を、図９に示す。ここで、図９（ａ）には、半導体装置４の平面形状が表示され、図９（ｂ）には、図９（ａ）における、線Ｘ−Ｙに沿った断面が示され、図９（ｃ）には、図９（ａ）における、線Ｘ’−Ｙ’に沿った断面が示されている。尚、この図では、再配線層１４、ポスト電極２０、半田ボール２２等は、表示されていない。
【００６４】
半導体装置４にあっては、カバー層１２が電極パッド１０の表面を開口する領域１２ｅの端に、絶縁層１３の表面から電極パッド１０の表面にまで貫通する、矩形状の貫通孔１３ｈが複数個、選択的に設けられている。このような貫通孔１３ｈは、電極パッド１０の中心に対し、点対称に配置されている。例えば、図９では、４個の貫通孔１３ｈが領域１２ｅの各端に、点対称となって形成されている。また、このような貫通孔１３ｈは、プローブ接触領域１０ａｒを避けて形成される。
【００６５】
このような半導体装置４の形態であっても、４個の貫通孔１３ｈが電極パッド１０の中心に対し、点対称に配置されていることから、例えば、露光、現像において、４個の貫通孔１３ｈの相対位置が絶縁層１３の平面内において、毎回ずれた配置をしても、貫通孔１３ｈから露出する電極パッド１０表面の全面積は、常に同じ面積になる。
【００６６】
従って、露光、現像において、４個の貫通孔１３ｈの位置が絶縁層１３の平面内においてずれたとしても、各ロットにおいて、電極パッド１０と上記再配線層１４との接触抵抗が常に同じになる半導体装置が実現する。
【００６７】
更に、このような貫通孔１３ｈは、上述した如く、プローブ接触領域１０ａｒを避けて形成されることから、上記再配線層１４においては、削り痕１０ａ、並びに突起物１０ｂによる悪影響が及ぶことがない。即ち、上記再配線層１４と電極パッド１０との界面に、上述した剥離が生じたり、上記再配線層１４中にボイドが発生することがない。
【００６８】
また、半導体装置４にあっては、プローブピンを接触させるための電極パッドと再配線層を形成する電極パッドとを分割せずに、それらを同じ電極パッド１０上で共用するので、半導体装置の小型化が実現する。
【００６９】
更に、半導体装置４は、絶縁層１３により、削り痕１０ａ、並びに突起物１０ｂを完全に被覆させた構成をなしているので、上述した薬液をブラシ洗浄したり、高圧水洗したりする無駄な手間を省くことができる。また、プローブピンと電極パッド１０との接触回数に制限を設ける必要がなくなり、必要に応じて、プローブ試験を再試することができる。
【００７０】
このように、半導体装置４にあっては、高い信頼性を有し、高い製造歩留りをもって形成される。
以上説明したように、半導体装置１，２，３，４にあっては、半導体素子１１と、半導体素子１１の主面に形成された電極パッド１０と、半導体素子１１の主面及び電極パッド１０の周辺部を被覆することにより、電極パッド１０表面に露出領域（領域１２ｅ）を画定する第１の絶縁層（カバー層１２）と、前記第１の絶縁層及び電極パッド１０の露出領域を被覆するとともに、電極パッド１０の中心を基準として点対称となる部位に、前記露出領域に到達し且つ前記第１の絶縁層を露出させる複数の貫通孔１３ｈを有する第２の絶縁層（絶縁層１３）と、が備えられている。このような半導体装置１，２，３，４は、上述した如く、高い信頼性を有し、高い製造歩留りをもって形成される。
【図面の簡単な説明】
【００７１】
【図１】第１の実施の形態に係る半導体装置の要部図である。
【図２】第１の実施の形態の半導体装置の製造方法を説明する要部図である（その１）。
【図３】第１の実施の形態の半導体装置の製造方法を説明する要部図である（その２）。
【図４】第１の実施の形態の半導体装置の製造方法を説明する要部図である（その３）。
【図５】第１の実施の形態の半導体装置の製造方法を説明する要部図である（その４）。
【図６】第１の実施の形態に係る半導体装置の効果を説明するための要部図である。
【図７】第２の実施の形態に係る半導体装置の要部図である。
【図８】第３の実施の形態に係る半導体装置の要部図である。
【図９】第４の実施の形態に係る半導体装置の要部図である。
【図１０】再配線層に悪影響を及ぼす例を説明するための要部図である。
【図１１】再配線層に悪影響を及ぼす別の例を説明するための要部図である。
【符号の説明】
【００７２】
１，２，３，４  半導体装置
１０  電極パッド
１０ａ  削り痕
１０ａｒ  プローブ接触領域
１０ｂ  突起物
１１  半導体素子
１２  カバー層
１２ｅ  領域
１３  絶縁層
１３ｈ  貫通孔
１４  再配線層
２０  ポスト電極
２１  封止用樹脂
２２  半田ボール
【図１】
2009231402.tif 000003
【図２】
2009231402.tif 000004
【図３】
2009231402.tif 000005
【図４】
2009231402.tif 000006
【図５】
2009231402.tif 000007
【図６】
2009231402.tif 000008
【図７】
2009231402.tif 000009
【図８】
2009231402.tif 000010
【図９】
2009231402.tif 000011
【図１０】
2009231402.tif 000012
【図１１】
2009231402.tif 000013