(57)【要約】【課題】半導体素子において、クラッド層を経由する電流リークを低減するとともに、第１の機能を有する領域のコア層と第２の機能を有する領域のコア層との間で、注入されたキャリアが拡散してしまうのを抑制する。【解決手段】半導体素子を、半導体基板１上に、第１の機能を有する第１導波路領域２と、第１導波路領域２に隣接して設けられ、第２の機能を有する第２導波路領域３とを備えるものとし、第１導波路領域２及び第２導波路領域３の少なくとも一方が電流注入によって機能を発揮する領域であり、第１導波路領域２の第１導電型の第１クラッド層７と第２導波路領域３の第１導電型の第２クラッド層１３との間に第２導電型の第３クラッド層１１を有し、第１導波路領域２の第１コア層６と第２導波路領域３の第２コア層１２との間に、バンドギャップエネルギが、第１コア層６及び第２コア層１２よりも大きい半導体層１１を有するものとする。【選択図】図１
2009054721.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、第１の機能を有する第１導波路領域と、光の伝搬方向に沿って前記第１導波路領域に隣接して設けられ、前記第１の機能と異なる第２の機能を有する第２導波路領域とを備え、前記第１導波路領域及び前記第２導波路領域の少なくとも一方が電流注入によって機能を発揮する領域であり、
前記第１導波路領域を構成する第１導電型の第１クラッド層と前記第２導波路領域を構成する第１導電型の第２クラッド層との間に、前記第１導電型と異なる第２導電型の第３クラッド層を有し、
前記第１導波路領域を構成する第１コア層と前記第２導波路領域を構成する第２コア層との間に、バンドギャップエネルギが、前記第１コア層よりも大きく、かつ、前記第２コア層よりも大きい半導体層を有することを特徴とする半導体素子。
【請求項２】
前記第３クラッド層が、前記第１クラッド層と前記第２クラッド層との間の領域から前記第１コア層と前記第２コア層との間の領域及び前記第２コア層の下側の領域に延びるように形成されており、
前記半導体層が、前記第３クラッド層によって構成されることを特徴とする、請求項１記載の半導体素子。
【請求項３】
前記第１クラッド層が、前記第１コア層と前記第２コア層との間の領域に延びるように形成されており、
前記半導体層が、前記第１クラッド層及び前記第３クラッド層によって構成されることを特徴とする、請求項２記載の半導体素子。
【請求項４】
前記第１導波路領域及び前記第２導波路領域の一方が、電流注入によって利得を発生しうる利得導波路領域であり、
前記第１導波路領域及び前記第２導波路領域の他方が、電流注入又は電圧印加によって発振波長を制御しうる波長制御導波路領域であり、
前記利得導波路領域及び前記波長制御導波路領域のそれぞれを複数備え、前記利得導波路領域と前記波長制御導波路領域とが光の伝搬方向に交互に設けられていることを特徴とする、請求項１〜３のいずれか１項に記載の半導体素子。
【請求項５】
半導体基板上に、第１の機能を有する第１導波路領域を構成する第１スペーサ層、第１導波路コア層、第１導電型の第１クラッド層を順に成長させ、
前記第１の機能と異なる第２の機能を有する第２導波路領域を形成するために前記第１クラッド層、前記第１導波路コア層、前記第１スペーサ層をエッチングによって除去し、
前記第２導波路領域を構成する第２スペーサ層、第２導波路コア層、第１導電型の第２クラッド層をバットジョイント成長させる、各工程を含み、
前記第１導波路領域及び前記第２導波路領域の少なくとも一方が電流注入によって機能を発揮する領域であり、
前記第２スペーサ層が、前記第１導電型と異なる第２導電型のクラッド層であり、
前記バットジョイント成長工程において、前記第２導波路コア層の底面位置と前記第１導波路コア層の底面位置とが同じになるように前記第２スペーサ層を成長させることによって、前記第２スペーサ層としてのクラッド層が、前記第１クラッド層の側面及び前記第１導波路コア層の側面にも形成されることを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば光通信などに用いられる半導体素子、半導体集積素子及び半導体素子の製造方法に関する。
【背景技術】
【０００２】
近年の通信需要の飛躍的な増大に伴い、波長の異なる複数の信号光を多重化することで１本の光ファイバで大容量伝送が可能となる波長分割多重通信システム（ＷＤＭ通信システム）の開発が進められている。
このような波長分割多重通信システムにおいて、柔軟かつ高度な通信システムを実現するために、広い波長範囲で高速に所望の波長を選択しうる波長可変レーザが強く求められている。
【０００３】
そこで、広帯域な波長可変レーザを実現する手段として、図６に示すように、例えば数ｎｍ〜十数ｎｍの波長可変範囲を持つ複数の波長可変レーザ（波長可変レーザアレイ）、曲がり導波路、光合流器（光結合器）及び光増幅器を同一基板上に集積したアレイ集積型波長可変レーザが提案されている（例えば特許文献１参照）。
このようなアレイ集積型波長可変レーザにおいて、広帯域かつ高速波長可変動作を実現するためには、集積される個々の波長可変レーザの波長可変範囲が広くし、かつ、波長可変動作を速くすることが要求される。
【０００４】
例えば、このようなアレイ集積型波長可変レーザに用いることができる波長可変レーザとして、特許文献１、特許文献２、特許文献３、非特許文献１に開示されているようなＤＦＢレーザ（分布帰還形レーザ：Distributed Feed Back Laser）や、特許文献４に開示されているようなＤＢＲレーザ（分布反射形レーザ：Distributed Bragg Reflector Laser）がある。
【０００５】
このうち、非特許文献１に開示されているようなＴＤＡ（Tunable Distributed Amplification）−ＤＦＢレーザは、電流注入によって利得を発生する利得導波路部と、電流注入などによって導波路の屈折率を変えて発振波長を変化させる波長制御導波路部とが光軸方向に交互に周期的に並んだ構造になっており、高速で、かつ、連続的に発振波長を変化させることができる。
【特許文献１】特開２００３−１９８０４９号公報
【特許文献２】特許２８０４８３８号
【特許文献３】特開平１１−２３８９４３号公報
【特許文献４】特開平７−２７３４００号公報
【非特許文献１】Hiroyuki Ishii, Yasuhiro Kondo, Fumiyoshi Kano, and Yuzo Yoshikuni 'A Tnanble Distributed Amplification DFB Laser Diode (TDA-DFB-LD)' IEEE Photonics Technology Letters, Vol. 10, No. 1, January 1998, pp. 30-32
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、上述のように構成されるＴＤＡ−ＤＦＢレーザでは、利得導波路部を制御するための電極（利得導波路部制御用電極）及び波長制御導波路部を制御するための電極（波長制御導波路部制御用電極）を設ける必要があり、これらの電極は、利得導波路部の表面と波長制御導波路部の表面のそれぞれに電気的に分離されるように設ける必要がある。
例えば図７に示すように、利得導波路部１００と波長制御導波路部１０１との間のコンタクト層を除去し、利得導波路部１００と波長制御導波路部１０１とで電気的に分離された各コンタクト層１０２，１０３上のそれぞれに電極（ここではｐ側電極）１０４，１０５を形成する方法が考えられる。なお、図７中、符号１０６はｐ型クラッド層、符号１０７は利得導波路コア層、符号１０８は波長制御導波路コア層、符号１０９はｎ型クラッド層、符号１１０はｎ側電極をそれぞれ示している。
【０００７】
しかしながら、このような構造では、ｐ側電極１０４，１０５間に電位差がある場合、図７中、破線の矢印で示すように、ｐ型クラッド層１０６を経由してｐ側電極１０４，１０５間で電流リークが発生してしまう。また、図７中、実線の矢印で示すように、各ｐ側電極１０４，１０５を介して注入されるキャリアが、図７中、破線の矢印で示すように、利得導波路部１００のコア層（利得導波路コア層）１０７と波長制御導波路部１０１のコア層（波長制御導波路コア層）１０８との間で拡散してしまう。
【０００８】
このため、ｐ型クラッド層１０６を経由する電流リークを抑制するために、図８（Ａ）に示すように、利得導波路部１００と波長制御導波路部１０１の境界領域のｐ型クラッド層１０６を高抵抗化して高抵抗層１１１を形成することが考えられる。しかし、このような構造にしたとしても、図８（Ｂ）中、破線の矢印で示すように、注入されたキャリアが利得導波路部１００のコア層１０７と波長制御導波路部１０１のコア層１０８との間で拡散してしまうのを抑制することはできない。
【０００９】
なお、ここでは、ＴＤＡ−ＤＦＢレーザの課題を説明しているが、第１の機能を有する領域と第２の機能を有する領域とが、光の伝搬方向に沿って隣接するように設けられ、少なくとも一方の領域が電流注入によって機能を発揮する領域である、他の半導体素子又は半導体集積素子であれば、上述の課題と同様の課題を有する。
本発明は、このような課題に鑑み創案されたもので、クラッド層を経由する電流リークを低減するとともに、第１の機能を有する領域のコア層と第２の機能を有する領域のコア層との間で、注入されたキャリアが拡散してしまうのを抑制することができるようにした、半導体素子、半導体集積素子及び半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
このため、本発明の半導体素子は、半導体基板上に、第１の機能を有する第１導波路領域と、光の伝搬方向に沿って第１導波路領域に隣接して設けられ、第１の機能と異なる第２の機能を有する第２導波路領域とを備え、第１導波路領域及び第２導波路領域の少なくとも一方が電流注入によって機能を発揮する領域であり、第１導波路領域を構成する第１導電型の第１クラッド層と第２導波路領域を構成する第１導電型の第２クラッド層との間に、第１導電型と異なる第２導電型の第３クラッド層を有し、第１導波路領域を構成する第１コア層と第２導波路領域を構成する第２コア層との間に、バンドギャップエネルギが、第１コア層よりも大きく、かつ、第２コア層よりも大きい半導体層を有することを特徴としている。
【００１１】
本発明の半導体集積素子は、上記の半導体素子が形成されている半導体基板上に設けられ、上記の半導体素子と光学的に結合された光機能素子とを備えることを特徴としている。
本発明の半導体素子の製造方法は、半導体基板上に、第１の機能を有する第１導波路領域を構成する第１スペーサ層、第１導波路コア層、第１導電型の第１クラッド層を順に成長させ、第１の機能と異なる第２の機能を有する第２導波路領域を形成するために第１クラッド層、第１導波路コア層、第１スペーサ層をエッチングによって除去し、第２導波路領域を構成する第２スペーサ層、第２導波路コア層、第１導電型の第２クラッド層をバットジョイント成長させる、各工程を含み、第１導波路領域及び第２導波路領域の少なくとも一方が電流注入によって機能を発揮する領域であり、第２スペーサ層が、第１導電型と異なる第２導電型のクラッド層であり、バットジョイント成長工程において、第２導波路コア層の底面位置と第１導波路コア層の底面位置とが同じになるように第２スペーサ層を成長させることによって、第２スペーサ層としてのクラッド層が、第１クラッド層の側面及び第１導波路コア層の側面にも形成されることを特徴としている。
【発明の効果】
【００１２】
したがって、本発明の半導体素子、半導体集積素子及び半導体素子の製造方法によれば、クラッド層を経由する電流リークを低減するとともに、第１の機能を有する領域のコア層と第２の機能を有する領域のコア層との間で、注入されたキャリアが拡散してしまうのを抑制することができるという利点がある。
【発明を実施するための最良の形態】
【００１３】
以下、図面により、本発明の実施の形態にかかる半導体素子、半導体集積素子及び半導体素子の製造方法について、図１〜図５を参照しながら説明する。
本実施形態にかかる半導体素子（半導体集積素子）は、図１に示すように、ｎ型半導体基板１上に、第１の機能を有する第１導波路領域２と、光の伝搬方向に沿って第１導波路領域２に隣接して設けられ、第１の機能と異なる第２の機能を有する第２導波路領域３とを備える。そして、第１導波路領域２及び第２導波路領域３の少なくとも一方は、電流注入によって機能を発揮する電流注入型の領域になっている。
【００１４】
なお、第１導波路領域２及び第２導波路領域３が、いずれも素子の一部を構成する場合は、全体を半導体素子（光半導体素子）と呼び、第１導波路領域２及び第２導波路領域３が、それぞれ、別の素子を構成する場合は、同一半導体基板上に少なくとも２つの素子が集積されることになるため、全体を半導体集積素子（光半導体集積素子）と呼ぶ。
例えば、半導体素子としては、複数の波長制御導波路領域（電流注入型又は電圧印加型の領域）と複数の利得導波路領域（電流注入型の領域）とを備えるＴＤＡ（Tunable Distributed Amplification）−ＤＦＢ（Distributed Feed Back）レーザなどを挙げることができる。一方、半導体集積素子としては、例えば、同一半導体基板上に半導体レーザ（電流注入型の領域）及び半導体光増幅器（ＳＯＡ；Semiconductor Optical Amplifier；電流注入型の領域）を集積したもの、同一半導体基板上に半導体レーザ（電流注入型の領域）及び光変調器（電圧印加型の領域）を集積したものなどを挙げることができる。
【００１５】
ここで、第１導波路領域２は、図１に示すように、ｎ型半導体基板１上に、ｎ型バッファ層４［その一部がスペーサ層（第１スペーサ層）５として機能する］、第１導波路コア層（第１コア層）６、ｐ型クラッド層（第１クラッド層；上部クラッド層）７、ｐ型コンタクト層８を順に積層した構造になっている。また、第１導波路領域２を制御するために、ｐ型コンタクト層８上にｐ側電極（第１導波路領域制御用電極）９が形成されており、ｎ型半導体基板１の裏面側にｎ側電極（共通電極）１０が形成されている。
【００１６】
一方、第２導波路領域３は、図１に示すように、ｎ型半導体基板１上に、ｎ型バッファ層４、ｎ型クラッド層（第３クラッド層；下部クラッド層；第２スペーサ層）１１、第２導波路コア層（第２コア層）１２、ｐ型クラッド層（第２クラッド層；上部クラッド層）１３、ｐ型コンタクト層１４を順に積層した構造になっている。また、第２導波路領域３を制御するために、ｐ型コンタクト層１４上にｐ側電極（第２導波路領域制御用電極）１５が形成されており、ｎ型半導体基板１の裏面側にｎ側電極（共通電極）１０が形成されている。
【００１７】
ここでは、図１に示すように、第１導波路領域２と第２導波路領域３とに、互いに電気的に分離されたｐ型コンタクト層８，１４が形成されており、これらのｐ型コンタクト層８，１４上のそれぞれにｐ側電極９，１５を形成することで、第１導波路領域２のｐ側電極９と第２導波路領域３のｐ側電極１５とが電気的に分離されるようにしている。
特に、本実施形態では、図１に示すように、第２導波路コア層１２の下側に形成されたｎ型クラッド層（第３クラッド層）１１は、第１導波路コア層６と第２導波路コア層１２との間の領域、さらには、第１導波路領域２を構成するｐ型クラッド層（第１クラッド層）７と第２導波路領域３を構成するｐ型クラッド層（第２クラッド層）１３との間の領域まで延びている。つまり、本実施形態では、ｎ型クラッド層（第３クラッド層）１１は、第１導波路領域２を構成するｐ型クラッド層（第１クラッド層）７と第２導波路領域３を構成するｐ型クラッド層（第２クラッド層）１３との間の領域から第１導波路コア層６と第２導波路コア層１２との間の領域及び第２導波路コア層１２の下側の領域に延びるように形成されている。
【００１８】
このため、本実施形態では、図１に示すように、第１導波路領域２を構成するｐ型クラッド層（第１導電型の第１クラッド層）７と第２導波路領域３を構成するｐ型クラッド層（第１導電型の第２クラッド層）１３との間の領域に、ｎ型クラッド層（第１導電型と異なる第２導電型の第３クラッド層）１１を有する。つまり、本実施形態では、光の伝搬方向に沿って隣接して設けられ、異なる機能を有する領域２，３のクラッド層（ここではｐ型クラッド層７，１３）間の領域に、これらのクラッド層７，１３と異なる導電型のクラッド層（ここではｎ型クラッド層１１）が形成されている。
【００１９】
また、本実施形態では、図１に示すように、第１導波路領域２を構成する第１導波路コア層（第１コア層）６と第２導波路領域３を構成する第２導波路コア層（第２コア層）１２との間の領域に、バンドギャップエネルギが、第１導波路コア層６よりも大きく、かつ、第２導波路コア層１２よりも大きい半導体層（ここではｎ型クラッド層１１）を有する。つまり、光の伝搬方向に沿って隣接して設けられた異なる機能を有するコア層６，１２間の領域に、これらのコア層６，１２よりもバンドギャップエネルギが大きい半導体層（ここではｎ型クラッド層１１）が形成されている。
【００２０】
次に、本実施形態にかかる光半導体集積素子の製造方法について、図２を参照しながら説明する。
まず、図２（Ａ）に示すように、第１導波路領域２の積層構造を形成すべく、ｎ型半導体基板１上に、ｎ型バッファ層４、第１導波路コア層（第１コア層）６、ｐ型クラッド層（第１クラッド層）７を順に成長させる。
【００２１】
次に、図２（Ａ）に示すように、ｐ型クラッド層７上に誘電体膜を成膜し、例えばリソグラフィー技術によってパターニングして、第２導波路領域３を形成するためのマスクパターンを有するマスク（ここでは誘電体マスク；バットジョイントマスク）１６を形成する。
次いで、このマスク１６をエッチングマスクとして、図２（Ｂ）に示すように、第１導波路領域２の積層構造の一部をエッチングして除去する。ここでは、ｐ型クラッド層７からｎ型バッファ層４の途中までの各層を選択的にエッチングして除去する。なお、第１導波路コア層６のエッチングの際には、適度なサイドエッチングが施されるようにするのが好ましい。
【００２２】
本実施形態では、図２（Ｂ）に示すように、第２導波路領域３においてｎ型バッファ層４の一部が除去されるため、第１導波路領域２よりも第２導波路領域３の方がｎ型バッファ層４の厚さが薄くなる。そして、後述するように、第２導波路領域３において、ｎ型バッファ層４上に、上面が第１導波路領域２のｎ型バッファ層４の上面と同じ位置になるようにｎ型クラッド層１１を形成するため、第１導波路領域２のｎ型バッファ層４の一部はスペーサ層（第１スペーサ層）５として機能することになる。
【００２３】
次に、図２（Ｃ）に示すように、エッチングされた領域のｎ型バッファ層４に、バットジョイントマスク１６を用いて、ｎ型クラッド層（第３クラッド層；下部クラッド層；第２スペーサ層）１１、第２導波路コア層（第２コア層）１２、ｐ型クラッド層（第２クラッド層）１３を順に成長（バットジョイント成長）させる。
ここで、バットジョイント成長の第１層目、即ち、ｎ型クラッド層１１は、その上に形成される第２導波路コア層１２の成長開始面（底面位置）が第１導波路コア層６の底面位置と同じになるように、その成長量を調整する。これにより、第２導波路領域３において、ｎ型クラッド層１１は、その上面が第１導波路領域２のｎ型バッファ層４の上面と同じ位置になるように形成される。
【００２４】
特に、本実施形態では、ｎ型クラッド層１１をバットジョイント成長させると、ｎ型クラッド層１１は、第１導波路領域を構成する第１導波路コア層６の側面、さらには、ｐ型クラッド層７の側面まで延びるように形成される。
このように、第２導波路コア層１２の下側に、第１導波路コア層６の上側に形成されるｐ型クラッド層７や第２導波路コア層１２の上側に形成されるｐ型クラッド層１３と導電型の異なるｎ型クラッド層１１を形成するようにして、このｎ型クラッド層１１を成長させる際に、第１導波路領域２を構成する第１導波路コア層（第１コア層）６と第２導波路領域３を構成する第２導波路コア層（第２コア層）１２との間の領域に、バンドギャップエネルギが、第１導波路コア層６よりも大きく、かつ、第２導波路コア層１２よりも大きい半導体層（ここではｎ型クラッド層１１）が形成されるようにし、さらに、第１導波路領域２を構成するｐ型クラッド層７の側面、即ち、第１導波路領域２を構成するｐ型クラッド層（第１導電型の第１クラッド層）７と第２導波路領域３を構成するｐ型クラッド層（第１導電型の第２クラッド層）１３との間の領域に、導電型の異なるｎ型クラッド層（第１導電型と異なる第２導電型の第３クラッド層）１１が形成されるようにしている。これにより、第１導波路コア層６又は第２導波路コア層１２に注入されたキャリアの拡散を抑制し、コア層６，１２間の電流リークを抑制できるとともに、ｐ型クラッド層７，１３を経由する電流リークを低減できることになる。
【００２５】
なお、第１導波路コア層６のエッチングの際に適度なサイドエッチングが施されていると、バットジョイント成長を行なうために基板温度を昇温した際に、サイドエッチングが施された箇所、即ち、サイドエッチングが施された第１導波路コア層６の側面に、ｐ型クラッド層７の突出した部分がマストランスポートして堆積することになる。これにより、第１導波路領域２を構成する第１導波路コア層（第１コア層）６と第２導波路領域３を構成する第２導波路コア層（第２コア層）１２との間の領域に、バンドギャップエネルギが、第１導波路コア層６よりも大きく、かつ、第２導波路コア層１２よりも大きい半導体層（ここではｐ型クラッド層７の一部がマストランスポートしたクラッド層）が挿入されることになる。この結果、第１導波路コア層６又は第２導波路コア層１２に注入されたキャリアの拡散が大幅に抑制され、コア層６，１２間の電流リークを効果的に抑制できることになる。
【００２６】
なお、本実施形態では、第１導波路領域２と第２導波路領域３とで電気的に分離されたｐ型コンタクト層８，１４を形成し、第１導波路領域２及び第２導波路領域３のｐ型コンタクト層８，１４上に、それぞれ、ｐ側電極９，１５を形成する（図１参照）。つまり、第１導波路領域２と第２導波路領域３との間の境界領域にｐ型コンタクト層８，１４及びｐ側電極９，１５が形成されないようにしている。
【００２７】
したがって、本実施形態にかかる光半導体集積素子及びその製造方法によれば、例えば第１の機能を有する領域２と第２の機能を有する領域３との間に高抵抗層等を設ける等の方法を用いることなく、クラッド層７，１３を経由する電流リークを低減するとともに、第１の機能を有する領域２のコア層６と第２の機能を有する領域３のコア層１２との間で、注入されたキャリアが拡散してしまうのを抑制することができるという利点がある。
［実施態様１］
次に、上述の実施形態にかかる光半導体集積素子及びその製造方法の具体的な実施態様１について、図３，図４を参照しながら説明する。
【００２８】
本実施態様１は、本発明を、電流注入によって発振波長を制御しうる複数の波長制御導波路領域（電流注入型の領域；波長制御導波路部）と、電流注入によって利得を発生しうる複数の利得導波路領域（電流注入型の領域；利得導波路部）とを備え、これらが光の伝搬方向（光軸方向）に交互に配置されているＴＤＡ−ＤＦＢレーザ（波長可変レーザ）及びその製造方法に適用したものである。
【００２９】
本ＴＤＡ−ＤＦＢレーザでは、回折格子２２を備える半導体基板２１上に、上述の実施形態における第１導波路領域２として波長制御導波路領域２Ａを備え、第２導波路領域３として利得導波路領域３Ａを備え、利得導波路領域３Ａが光の伝搬方向に沿って波長制御導波路領域２Ａに隣接し、利得導波路領域３Ａと波長制御導波路領域２Ａとが周期的に設けられている［図３（Ｄ）参照］。なお、図３では、説明の便宜上、隣接する一対の波長制御導波路領域２Ａ及び利得導波路領域３Ａのみを示している。
【００３０】
ここで、波長制御導波路領域２Ａでは、ｎ型ＩｎＰ基板２１上に、必要に応じてｎ型ＩｎＰバッファ層（図示せず）、ｎ型ＩｎＧａＡｓＰ回折格子２２、ｎ型ＩｎＰスペーサ層２３、ｎ型ＩｎＧａＡｓＰエッチングストップ層２４、ｎ型ＩｎＰスペーサ層（第１スペーサ層；下部クラッド層）２５、ＩｎＧａＡｓＰ波長制御導波路コア層２６（第１コア層；ここではＩｎＧａＡｓＰ波長制御層とＩｎＧａＡｓＰ−ＳＣＨ層とからなる）、ｐ型ＩｎＰクラッド層（第１クラッド層；上部クラッド層）２７、ｐ型ＩｎＰクラッド層（第４クラッド層；上部クラッド層）３２、ｐ型ＩｎＧａＡｓコンタクト層３３Ａを順に積層した構造になっている［図３（Ｄ），図４（Ｃ）参照］。
【００３１】
また、波長制御導波路領域２Ａを制御するために、ｐ型ＩｎＧａＡｓコンタクト層３３Ａ上にｐ側電極（波長制御導波路領域制御用電極）３４が形成されており、ｎ型ＩｎＰ基板２１の裏面側にｎ側電極（共通電極）３５が形成されている［図４（Ｃ）参照］。
一方、利得導波路領域３Ａは、ｎ型ＩｎＰ基板２１上に、必要に応じてｎ型ＩｎＰバッファ層（図示せず）、ｎ型ＩｎＧａＡｓＰ回折格子２２、ｎ型ＩｎＰスペーサ層２３、ｎ型ＩｎＧａＡｓＰエッチングストップ層２４、ｎ型ＩｎＰクラッド層（第３クラッド層；下部クラッド層；第２スペーサ層）２９、ＩｎＧａＡｓＰ利得導波路コア層３０［第２コア層；ここではＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸（Multiple Quantum Well；以下、ＭＱＷ）活性層とＩｎＧａＡｓＰ−ＳＣＨ層とからなる］、ｐ型ＩｎＰクラッド層（第２クラッド層；上部クラッド層）３１、ｐ型ＩｎＰクラッド層（第４クラッド層；上部クラッド層）３２、ｐ型ＩｎＧａＡｓコンタクト層３３Ｂを順に積層した構造になっている［図３（Ｄ），図４（Ｃ）参照］。
【００３２】
また、利得導波路領域３Ａを制御するために、ｐ型ＩｎＧａＡｓコンタクト３３Ｂ層上にｐ側電極（利得導波路領域制御用電極）３６が形成されており、ｎ型ＩｎＰ基板２１の裏面側にｎ側電極（共通電極）３５が形成されている［図４（Ｃ）参照］。
ここでは、波長制御導波路領域２Ａは、ＩｎＧａＡｓＰ波長制御導波路コア層（第１コア層）２６の下側に、利得導波路領域３Ａを構成するｎ型ＩｎＰクラッド層２９と同一の厚さのｎ型ＩｎＰスペーサ層２５を備える［図３（Ｄ）参照］。
【００３３】
また、利得導波路領域３Ａを構成するｎ型ＩｎＰクラッド層２９及び波長制御導波路領域２Ａを構成するｎ型ＩｎＰスペーサ層２５の下側に、ｎ型ＩｎＧａＡｓＰエッチングストップ層２４を備える［図３（Ｄ）参照］。これにより、素子の作製が容易になる。
さらに、ｎ型ＩｎＰ基板２１と、利得導波路領域３Ａを構成する利得導波路コア層３０及び波長制御導波路領域２Ａを構成する波長制御導波路コア層２６との間にｎ型ＩｎＧａＡｓＰ回折格子２２を備える［図３（Ｄ）参照］。ここでは、ｎ型ＩｎＧａＡｓＰエッチングストップ層２４の下側にｎ型ＩｎＧａＡｓＰ回折格子２２を備える。本ＴＤＡ−ＤＦＢレーザでは、利得導波路領域３Ａ及び波長制御導波路領域２Ａを構成する光導波路の全長にわたって、この光導波路に沿って回折格子２２が設けられている。
【００３４】
なお、ここでは、ｎ型ＩｎＰ基板２１上に形成されたｎ型ＩｎＧａＡｓＰ層に周期的に形成された凹部をｎ型ＩｎＰスペーサ層２３によって埋め込むことによってｎ型ＩｎＧａＡｓＰ回折格子２２を形成しているが、これに限られるものではなく、例えば半導体基板に回折格子を形成しても良い。
また、波長制御導波路領域２Ａを構成するｐ型ＩｎＰクラッド層２７及び利得導波路領域３Ａを構成するｐ型ＩｎＰクラッド層３１の上側に、ｐ型ＩｎＰクラッド層（第１導電型の第４クラッド層）３２を備える［図３（Ｄ）参照］。
【００３５】
さらに、波長制御導波路領域２Ａと利得導波路領域３Ａとに、互いに電気的に分離されたｐ型ＩｎＧａＡｓコンタクト層３３Ａ，３３Ｂが形成されており、これらのｐ型ＩｎＧａＡｓコンタクト層３３Ａ，３３Ｂ上のそれぞれにｐ側電極３４，３６を形成することで、波長制御導波路領域２Ａのｐ側電極３４と利得導波路領域３Ａのｐ側電極３６とが電気的に分離されるようにしている［図４（Ｃ）参照］。
【００３６】
特に、本ＴＤＡ−ＤＦＢレーザでは、利得導波路コア層３０の下側に形成されたｎ型ＩｎＰクラッド層（第３クラッド層）２９は、波長制御導波路コア層（第１コア層）２６と利得導波路コア層（第２コア層）３０との間の領域、さらには、波長制御導波路領域２Ａを構成するｐ型ＩｎＰクラッド層（第１クラッド層）２７と利得導波路領域３Ａを構成するｐ型ＩｎＰクラッド層（第２クラッド層）３１との間の領域まで延びている［図３（Ｄ）参照］。つまり、ｎ型ＩｎＰクラッド層２９は、波長制御導波路領域２Ａを構成するｐ型ＩｎＰクラッド層２７と利得導波路領域３Ａを構成するｐ型ＩｎＰクラッド層３１との間の領域から波長制御導波路コア層２６と利得導波路コア層３０との間の領域及び利得導波路コア層３０の下側の領域に延びるように形成されている。
【００３７】
このため、本ＴＤＡ−ＤＦＢレーザでは、波長制御導波路領域２Ａを構成するｐ型ＩｎＰクラッド層（第１導電型の第１クラッド層）２７と利得導波路領域３Ａを構成するｐ型ＩｎＰクラッド層（第１導電型の第２クラッド層）３１との間の領域に、ｎ型ＩｎＰクラッド層（第１導電型と異なる第２導電型の第３クラッド層）２９を有する［図３（Ｄ）参照］。つまり、本ＴＤＡ−ＤＦＢレーザでは、光の伝搬方向に沿って隣接して設けられ、波長制御導波路領域２Ａと利得導波路領域３Ａのクラッド層（ここではｐ型ＩｎＰクラッド層２７，３１）間の一部に、これらのクラッド層２７，３１と異なる導電型のクラッド層（ここではｎ型ＩｎＰクラッド層２９）が形成されている。
【００３８】
また、本ＴＤＡ−ＤＦＢレーザでは、波長制御導波路領域２Ａを構成するＩｎＧａＡｓＰ波長制御導波路コア層（第１コア層）２６と利得導波路領域３Ａを構成するＩｎＧａＡｓＰ利得導波路コア層（第２コア層）３０との間の領域に、バンドギャップエネルギが、ＩｎＧａＡｓＰ波長制御導波路コア層２６（バンドギャップエネルギ０．８７３ｅＶ）よりも大きく、かつ、ＩｎＧａＡｓＰ利得導波路コア層３０（バンドギャップエネルギ０．８００ｅＶ）よりも大きい半導体層（ここではｎ型ＩｎＰクラッド層２９；バンドギャップエネルギ１．３５０ｅＶ）を有する［図３（Ｄ）参照］。
【００３９】
さらに、本ＴＤＡ−ＤＦＢレーザでは、波長制御導波路領域２Ａを構成するＩｎＧａＡｓＰ波長制御導波路コア層（第１コア層）２６の側面、即ち、ＩｎＧａＡｓＰ波長制御導波路コア層（第１コア層）２６とＩｎＧａＡｓＰ利得導波路コア層（第２コア層）３０との間の領域に延びるように、波長制御導波路領域２Ａを構成するｐ型ＩｎＰクラッド層（第１クラッド層）２７が形成されている［図３（Ｄ）参照］。
【００４０】
つまり、本ＴＤＡ−ＤＦＢレーザでは、波長制御導波路領域２Ａを構成するＩｎＧａＡｓＰ波長制御導波路コア層（第１コア層）２６と利得導波路領域３Ａを構成するＩｎＧａＡｓＰ利得導波路コア層（第２コア層）３０との間に、バンドギャップエネルギが、ＩｎＧａＡｓＰ波長制御導波路コア層２６（バンドギャップエネルギ０．８７３ｅＶ）よりも大きく、かつ、ＩｎＧａＡｓＰ利得導波路コア層３０（バンドギャップエネルギ０．８００ｅＶ）よりも大きい半導体層（ここではｐ型ＩｎＰクラッド層２７の一部がマストランスポートしたＩｎＰ層２７Ａ；バンドギャップエネルギ１．３５０ｅＶ）を有する［図３（Ｄ）参照］。
【００４１】
このように、本ＴＤＡ−ＤＦＢレーザでは、光の伝搬方向に沿って隣接して設けられた波長制御導波路領域２Ａと利得導波路領域３Ａのコア層（ここではＩｎＧａＡｓＰコア層２６，３０）間に、これらのコア層２６，３０よりもバンドギャップエネルギが大きい半導体層（ここではｎ型ＩｎＰクラッド層２９及びｐ型ＩｎＰクラッド層２７の一部がマストランスポートしたＩｎＰ層２７Ａ）が形成されている［図３（Ｄ）参照］。
【００４２】
次に、本ＴＤＡ−ＤＦＢレーザの製造方法について、図３，図４を参照しながら説明する。
まず、図３（Ａ）に示すように、ｎ型ＩｎＰ基板２１上に、必要に応じてｎ型ＩｎＰバッファ層（図示せず）を介して、例えば電子ビーム露光法等によって、所望の格子パターンを有するＤＦＢレーザ用のｎ型ＩｎＧａＡｓＰ回折格子２２を形成する。
【００４３】
次に、ＴＤＡ−ＤＦＢレーザの波長制御導波路領域２Ａの積層構造を形成すべく、図３（Ａ）に示すように、ｎ型ＩｎＧａＡｓＰ回折格子２２上に、例えば有機金属化学気相成長法（以下、ＭＯＣＶＤ法）によって、ｎ型ＩｎＰスペーサ層２３（例えば厚さ５０ｎｍ）、ｎ型ＩｎＧａＡｓＰエッチングストップ層２４（例えば厚さ１０ｎｍ）、ｎ型ＩｎＰスペーサ層２５（第１スペーサ層；下部クラッド層；例えば厚さ２００ｎｍ）、ＩｎＧａＡｓＰ波長制御導波路コア層２６［第１コア層；ここでは、ＩｎＧａＡｓＰ−ＳＣＨ層（例えば厚さ１０ｎｍ）、ＩｎＧａＡｓＰ波長制御層（例えば厚さ２００ｎｍ）、ＩｎＧａＡｓＰ−ＳＣＨ層（例えば厚さ１０ｎｍ）を順に積層してなる］、ｐ型ＩｎＰクラッド層２７（第１クラッド層；上部クラッド層；例えば２００ｎｍ）を順に成長させる。
【００４４】
次いで、ｐ型ＩｎＰクラッド層２７上にＳｉＯ2膜（誘電体膜）を成膜し、例えばリソグラフィー技術によってパターニングして、図３（Ａ）に示すように、ＴＤＡ−ＤＦＢレーザの利得導波路領域３Ａを形成するためのマスクパターンを有する利得導波路領域形成用バットジョイントマスク２８を形成する。
次に、図３（Ｂ）に示すように、バットジョイントマスク２８をエッチングマスクとして、ＴＤＡ−ＤＦＢレーザの波長制御導波路領域２Ａの積層構造の一部をエッチングして除去する。ここでは、ｐ型ＩｎＰクラッド層２７からｎ型ＩｎＰスペーサ層２５まで（即ち、ｐ型ＩｎＰクラッド層２７からｎ型ＩｎＧａＡｓＰエッチングストップ層２４の上面まで）の各層を選択的にウェットエッチングする。
【００４５】
具体的には、まず、ｐ型ＩｎＰクラッド層２７を、例えば臭化水素酸によってエッチングした後、ＩｎＧａＡｓＰ波長制御導波路コア層２６を、例えば硫酸と過酸化水素酸と水の混合液によってエッチングする。ここでは、ＩｎＧａＡｓＰ波長制御導波路コア層２６のエッチングの際に、ｐ型ＩｎＰクラッド層２７の下端（突出した部分の先端）から例えば深さ２５０ｎｍのサイドエッチングが施されるようにしている。
【００４６】
このようにしてエッチングされた後の断面は、図３（Ｂ）に示すように、ｐ型ＩｎＰクラッド層２７の下端が突出した庇状の構造となる。つまり、ｐ型ＩｎＰクラッド層２７の底面がＩｎＧａＡｓＰ波長制御導波路コア層２６の上面よりも突出するように、ＩｎＧａＡｓＰ波長制御導波路コア層２６がサイドエッチングされることになる。
このようにして、ＩｎＧａＡｓＰ波長制御導波路コア層２６をエッチングした後、ｎ型ＩｎＧａＡｓＰエッチングストップ層２４の上側に形成されたｎ型ＩｎＰスペーサ層２５を、例えば塩酸と酢酸と水の混合液によって選択的にエッチングする。
【００４７】
このようにして、ＴＤＡ−ＤＦＢレーザの波長制御導波路領域２Ａが形成される。
次に、エッチングされた領域に、ＴＤＡ−ＤＦＢレーザの利得導波路領域３Ａの積層構造を形成すべく、図３（Ｃ）に示すように、バットジョイントマスク２８を用いて、例えばＭＯＣＶＤ法によって、ｎ型ＩｎＰクラッド層２９（第３クラッド層；下部クラッド層；第２スペーサ層；例えば厚さ２００ｎｍ）、ＩｎＧａＡｓＰ利得導波路コア層３０［第２コア層；ここでは、ＩｎＧａＡｓＰ−ＳＣＨ層（例えば厚さ５０ｎｍ）、ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ−ＭＱＷ活性層（例えば厚さ１７０ｎｍ）、ＩｎＧａＡｓＰ−ＳＣＨ層（例えば厚さ５０ｎｍ）を順に積層してなる］、ｐ型ＩｎＰクラッド層３１（第２クラッド層；上部クラッド層；例えば厚さ１５０ｎｍ）を順に成長（バットジョイント成長）させる。
【００４８】
ここで、バットジョイント成長の第１層目、即ち、ｎ型ＩｎＰクラッド層２９は、その上に形成されるＩｎＧａＡｓＰ利得導波路コア層３０の成長開始面（底面位置）がＩｎＧａＡｓＰ波長制御導波路コア層２６の底面位置と同じになるように、その成長量を調整する。これにより、図３（Ｃ）に示すように、利得導波路領域３Ａにおいて、波長制御導波路領域２Ａを構成するｎ型ＩｎＰスペーサ層２５と同一の厚さ（ここでは２００ｎｍ）のｎ型ＩｎＰクラッド層２９が形成される。
【００４９】
特に、本ＴＤＡ−ＤＦＢレーザでは、バットジョイント成長の前に、バットジョイント成長を行なうために基板温度を昇温すると、サイドエッチングが施された箇所、即ち、サイドエッチングが施されたＩｎＧａＡｓＰ波長制御導波路コア層２６の側面に、ｐ型ＩｎＰクラッド層２７の突出した部分がマストランスポートして堆積することになる。
これにより、図３（Ｃ）に示すように、波長制御導波路領域２Ａを構成するＩｎＧａＡｓＰ波長制御導波路コア層（第１コア層）２６と利得導波路領域３Ａを構成するＩｎＧａＡｓＰ利得導波路コア層（第２コア層）３０との間の領域に、バンドギャップエネルギが、ＩｎＧａＡｓＰ波長制御導波路コア層２６（バンドギャップエネルギ０．８７３ｅＶ）よりも大きく、かつ、ＩｎＧａＡｓＰ利得導波路コア層３０（バンドギャップエネルギ０．８００ｅＶ）よりも大きい半導体層（ここではｐ型ＩｎＰクラッド層２７の一部がマストランスポートしたＩｎＰクラッド層２７Ａ；バンドギャップエネルギ１．３５０ｅＶ）が挿入されることになる。この結果、ＩｎＧａＡｓＰ波長制御導波路コア層２６又はＩｎＧａＡｓＰ利得導波路コア層３０に注入されたキャリアの拡散が大幅に抑制され、ＩｎＧａＡｓＰ波長制御導波路コア層２６とＩｎＧａＡｓＰ利得導波路コア層３０との間の電流リークを効果的に抑制できることになる。
【００５０】
本実施態様１では、ｎ型ＩｎＰクラッド層２９をバットジョイント成長させると、図３（Ｃ）に示すように、ｎ型ＩｎＰクラッド層２９は、ｐ型ＩｎＰクラッド層２７の一部がマストランスポートして堆積したＩｎＰクラッド層２７Ａの側面、さらには、波長制御導波路領域２Ａを構成するｐ型ＩｎＰクラッド層２７の側面まで延びるように形成される。
次に、ＩｎＧａＡｓＰ利得導波路コア層３０をバットジョイント成長させると、図３（Ｃ）に示すように、ＩｎＧａＡｓＰ利得導波路コア層３０は、ｐ型ＩｎＰクラッド層２７の側面まで延びるｎ型ＩｎＰクラッド層２９に沿って延びるように形成される。
【００５１】
そして、図３（Ｃ）に示すように、このようにして形成されたＩｎＧａＡｓＰ利得導波路コア層３０の表面全体が覆われるようにｐ型ＩｎＰクラッド層３１が形成される。
このように、本ＴＤＡ−ＤＦＢレーザでは、ＩｎＧａＡｓＰ利得導波路コア層３０の下側に、ＩｎＧａＡｓＰ利得導波路コア層３０の上側に形成されるｐ型ＩｎＰクラッド層３１と導電型の異なるｎ型ＩｎＰクラッド層２９を形成するようにして、このｎ型ＩｎＰクラッド層２９を成長させる際に、波長制御導波路領域２Ａを構成するＩｎＧａＡｓＰ波長制御導波路コア層（第１コア層）２６と利得導波路領域３Ａを構成するＩｎＧａＡｓＰ利得導波路コア層（第２コア層）３０との間の領域に、バンドギャップエネルギが、ＩｎＧａＡｓＰ波長制御導波路コア層２６（バンドギャップエネルギ０．８７３ｅＶ）よりも大きく、かつ、ＩｎＧａＡｓＰ利得導波路コア層３０（バンドギャップエネルギ０．８００ｅＶ）よりも大きい半導体層（ここではｎ型ＩｎＰクラッド層２９；バンドギャップエネルギ１．３５０ｅＶ）が形成されるようにし、さらに、波長制御導波路領域２Ａを構成するｐ型ＩｎＰクラッド層２７の側面、即ち、波長制御導波路領域２Ａを構成するｐ型ＩｎＰクラッド層（第１導電型の第１クラッド層）２７と利得導波路領域３Ａを構成するｐ型ＩｎＰクラッド層（第１導電型の第２クラッド層）３１との間の領域に、導電型の異なるｎ型ＩｎＰクラッド層（第１導電型と異なる第２導電型の第３クラッド層）２９が形成されるようにしている。これにより、ＩｎＧａＡｓＰ波長制御導波路コア層２６又はＩｎＧａＡｓＰ利得導波路コア層３０に注入されたキャリアの拡散を抑制し、コア層２６，３０間の電流リークを抑制できるとともに、ｐ型ＩｎＰクラッド層２７，３１を経由する電流リークを低減できることになる。
【００５２】
なお、本実施態様１では、上述のように、ＩｎＧａＡｓＰ波長制御導波路コア層２６の下側にもｎ型ＩｎＰスペーサ層２５を設けて、ＩｎＧａＡｓＰ波長制御導波路コア層２６とＩｎＧａＡｓＰ利得導波路コア層３０との高さ位置を合わせるようにしている。
このようにして、ＴＤＡ−ＤＦＢレーザの利得導波路領域３Ａが形成される。
その後、バットジョイントマスク２８を除去し、図３（Ｄ）に示すように、例えばＭＯＣＶＤ法によって、波長制御導波路領域２Ａ及び利得導波路領域３Ａの全域にわたって、即ち、波長制御導波路領域２Ａを構成するｐ型ＩｎＰクラッド層（第１上部クラッド層）２７及び利得導波路領域３Ａを構成するｐ型ＩｎＰクラッド層（第１上部クラッド層）３１の上側に、ｐ型ＩｎＰクラッド層３２（例えば厚さ２０００ｎｍ；第２上部クラッド層）、ｐ型ＩｎＧａＡｓコンタクト層３３（例えば厚さ３００ｎｍ）を順に成長させる。
【００５３】
次に、ＳｉＯ2膜を成膜し、例えばリソグラフィー技術によってパターニングして、図４（Ａ）に示すように、メサストライプを形成するためのマスクパターン（メサストライプ形成用マスクパターン）を有するメサストライプ形成用マスク３７を形成し、例えばドライエッチングによって、例えば幅１〜２μｍのメサストライプ（メサ構造）３８を形成する。
【００５４】
そして、図４（Ｂ）に示すように、例えばＭＯＣＶＤ法によって、メサストライプ３８の両側に、例えばドーパントとしてＦｅを用いた半絶縁性ＩｎＰ層３９を形成してメサストライプ３８を埋め込む。
その後、メサストライプ形成用マスク３７を除去し、図４（Ｃ）に示すように、波長制御導波路領域２Ａと利得導波路領域３Ａとの間の領域（境界領域）に形成されているｐ型ＩｎＧａＡｓコンタクト層３３を除去し、波長制御導波路領域２Ａと利得導波路領域３Ａとで電気的に分離（絶縁）されたｐ型ＩｎＧａＡｓコンタクト層３３Ａ，３３Ｂを形成した後、波長制御導波路領域２Ａ及び利得導波路領域３Ａのｐ型ＩｎＧａＡｓコンタクト層３３Ａ，３３Ｂ上に、それぞれ、ｐ側電極３４，３６を形成する。また、基板裏面側にはｎ側電極３５を形成する。
【００５５】
このようにして、ＴＤＡ−ＤＦＢレーザが製造される。
したがって、本ＴＤＡ−ＤＦＢレーザ及びその製造方法によれば、利得導波路領域３Ａ及び波長制御導波路領域２Ａのｐ型ＩｎＰクラッド層２７，３１間に、導電型の異なるｎ型ＩｎＰクラッド層２９が存在するため、波長制御導波路領域２Ａ及び利得導波路領域３Ａのｐ型ＩｎＰクラッド層２７，３１間の電流リークを低減することができる。
【００５６】
また、ＩｎＧａＡｓＰ利得導波路コア層３０とＩｎＧａＡｓＰ波長制御導波路コア層２６との間に、バンドギャップエネルギの大きい半導体層（ここではｐ型ＩｎＰクラッド層２７の一部がマストランスポートしたＩｎＰクラッド層２７Ａ及びｎ型ＩｎＰクラッド層２９）が存在するため、ＩｎＧａＡｓＰ利得導波路コア層３０とＩｎＧａＡｓＰ波長制御導波路コア層２６との間のキャリアの拡散を大幅に抑制することができる。
【００５７】
これにより、ＴＤＡ−ＤＦＢレーザの閾値電流を低くすることができ、ＴＤＡ−ＤＦＢレーザの波長可変幅を増大させることができる。
［実施態様２］
本実施態様２は、上述の実施態様１と同様に、上述の実施形態にかかる光半導体集積素子及びその製造方法の具体的な実施態様であって、本発明をＴＤＡ−ＤＦＢレーザ及びその製造方法に適用したものであり、上述の実施態様１のＴＤＡ−ＤＦＢレーザ及びその製造方法では、波長制御導波路領域２Ａを構成するｐ型ＩｎＰクラッド層２７と利得導波路領域３Ａを構成するｐ型ＩｎＰクラッド層３１との間の領域の一部に、導電型の異なるｎ型ＩｎＰクラッド層２９が形成される［図３（Ｄ）参照］のに対し、本実施態様２のＴＤＡ−ＤＦＢレーザ及びその製造方法では、波長制御導波路領域２Ａを構成するｐ型ＩｎＰクラッド層２７と利得導波路領域３Ａを構成するｐ型ＩｎＰクラッド層３１との間の領域の全面に、導電型の異なるｎ型ＩｎＰクラッド層２９が形成される［図５（Ｃ）参照］点で異なる。
【００５８】
つまり、上述の実施態様１のＴＤＡ−ＤＦＢレーザ及びその製造方法では、波長制御導波路コア層２６及び利得導波路コア層３０の上側に、２層構造のｐ型ＩｎＰクラッド層２７，３１，３２が設けられており、波長制御導波路領域２Ａのｐ型ＩｎＰクラッド層（第１上部クラッド層）２７、利得導波路領域３Ａのｐ型ＩｎＰクラッド層（第１上部クラッド層）３１を形成した後、これらのｐ型ＩｎＰクラッド層２７，３１上にｐ型ＩｎＰクラッド層（第２上部クラッド層）３２を形成し、このｐ型ＩｎＰクラッド層３２上にｐ型ＩｎＧａＡｓコンタクト層３３を形成するようにしているため［図３（Ｂ）〜（Ｄ）参照］、波長制御導波路領域２Ａを構成するｐ型ＩｎＰクラッド層２７，３２と利得導波路領域３Ａを構成するｐ型ＩｎＰクラッド層３１，３２との間の領域の一部に、導電型の異なるｎ型ＩｎＰクラッド層２９が形成されることになる。
【００５９】
これに対し、本実施態様２のＴＤＡ−ＤＦＢレーザ及びその製造方法では、波長制御導波路コア層２６及び利得導波路コア層３０の上側に、１層構造のｐ型ＩｎＰクラッド層２７，３１が設けられており、波長制御導波路領域２Ａのｐ型ＩｎＰクラッド層２７及びｐ型ＩｎＧａＡｓコンタクト層４０を形成した後、利得導波路領域３Ａのｐ型ＩｎＰクラッド層３１及びｐ型ＩｎＧａＡｓコンタクト層４１を形成するようにしているため、波長制御導波路領域２Ａを構成するｐ型ＩｎＰクラッド層２７と利得導波路領域３Ａを構成するｐ型ＩｎＰクラッド層３１との間の領域の全面に、導電型の異なるｎ型ＩｎＰクラッド層２９が形成されることになる［図５（Ｃ）参照］。なお、図５では、上述の実施態様１（図３参照）と同一のものには同一の符号を付している。
【００６０】
なお、その他の構成は、上述の実施態様１と同様であるため、ここでは説明を省略する。
次に、本ＴＤＡ−ＤＦＢレーザの製造方法について、図５を参照しながら説明する。
まず、図５（Ａ）に示すように、上述の実施態様１と同様に、ｎ型ＩｎＰ基板２１上に、必要に応じてｎ型ＩｎＰバッファ層（図示せず）を介して、ｎ型ＩｎＧａＡｓＰ回折格子２２を形成し、このｎ型ＩｎＧａＡｓＰ回折格子２２上に、例えばＭＯＣＶＤ法によって、ｎ型ＩｎＰスペーサ層２３（例えば厚さ５０ｎｍ）、ｎ型ＩｎＧａＡｓＰエッチングストップ層２４（例えば厚さ１０ｎｍ）、ｎ型ＩｎＰスペーサ層２５（第１スペーサ層；下部クラッド層；例えば厚さ２００ｎｍ）、ＩｎＧａＡｓＰ波長制御導波路コア層２６［第１コア層；ここでは、ＩｎＧａＡｓＰ−ＳＣＨ層（例えば厚さ１０ｎｍ）、ＩｎＧａＡｓＰ波長制御層（例えば厚さ２００ｎｍ）、ＩｎＧａＡｓＰ−ＳＣＨ層（例えば厚さ１０ｎｍ）を順に積層してなる］を順に成長させる。
【００６１】
次に、図５（Ａ）に示すように、ＩｎＧａＡｓＰ波長制御導波路コア層２６上に、ｐ型ＩｎＰクラッド層２７（第１クラッド層；上部クラッド層；例えば２２００ｎｍ）、ｐ型ＩｎＧａＡｓコンタクト層４０（例えば厚さ３００ｎｍ）を順に成長させる。
これにより、ＴＤＡ−ＤＦＢレーザの波長制御導波路領域２Ａの積層構造が形成される。
【００６２】
次いで、ｐ型ＩｎＧａＡｓコンタクト層４０上にＳｉＯ2膜（誘電体膜）を成膜し、例えばリソグラフィー技術によってパターニングして、図５（Ａ）に示すように、ＴＤＡ−ＤＦＢレーザの利得導波路領域３Ａを形成するためのマスクパターンを有する利得導波路領域形成用バットジョイントマスク２８を形成する。
次に、図５（Ｂ）に示すように、バットジョイントマスク２８をエッチングマスクとして、ＴＤＡ−ＤＦＢレーザの波長制御導波路領域２Ａの積層構造の一部をエッチングして除去する。ここでは、ｐ型ＩｎＧａＡｓコンタクト層４０からｎ型ＩｎＰスペーサ層２５まで（即ち、ｐ型ＩｎＧａＡｓコンタクト層４０からｎ型ＩｎＧａＡｓＰエッチングストップ層２４の上面まで）の各層を選択的にウェットエッチングする。
【００６３】
具体的には、まず、ｐ型ＩｎＧａＡｓコンタクト層４０を、例えば硫酸と過酸化水素水と水の混合液によってエッチングする。ここでは、ｐ型ＩｎＧａＡｓコンタクト層４０にはマスク２８の先端から深さ４００ｎｍのサイドエッチングが施されるようにしている。これにより、マスク２８が庇状に残ることになる。
次に、ｐ型ＩｎＰクラッド層２７を、例えば臭化水素酸によってエッチングした後、ＩｎＧａＡｓＰ波長制御導波路コア層２６を、例えば硫酸と過酸化水素酸と水の混合液によってエッチングする。ここでは、ＩｎＧａＡｓＰ波長制御導波路コア層２６のエッチングの際に、ｐ型ＩｎＰクラッド層２７の下端（突出した部分の先端）から例えば深さ２５０ｎｍのサイドエッチングが施されるようにしている。
【００６４】
このようにしてエッチングされた後の断面は、図５（Ｂ）に示すように、ｐ型ＩｎＰクラッド層２７の下端が突出した庇状の構造となる。つまり、ｐ型ＩｎＰクラッド層２７の底面がＩｎＧａＡｓＰ波長制御導波路コア層２６の上面よりも突出するように、ＩｎＧａＡｓＰ波長制御導波路コア層２６がサイドエッチングされることになる。
このようにして、ＩｎＧａＡｓＰ波長制御導波路コア層２６をエッチングした後、ｎ型ＩｎＧａＡｓＰエッチングストップ層２４の上側に形成されたｎ型ＩｎＰスペーサ層２５を、例えば塩酸と酢酸と水の混合液によって選択的にエッチングする。
【００６５】
このようにして、ＴＤＡ−ＤＦＢレーザの波長制御導波路領域２Ａが形成される。
次に、上述の実施態様１と同様に、エッチングされた領域に、図５（Ｃ）に示すように、バットジョイントマスク２８を用いて、例えばＭＯＣＶＤ法によって、ｎ型ＩｎＰクラッド層２９（第３クラッド層；下部クラッド層；第２スペーサ層；例えば厚さ２００ｎｍ）、ＩｎＧａＡｓＰ利得導波路コア層３０［第２コア層；ここでは、ＩｎＧａＡｓＰ−ＳＣＨ層（例えば厚さ５０ｎｍ）、ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ−ＭＱＷ活性層（例えば厚さ１７０ｎｍ）、ＩｎＧａＡｓＰ−ＳＣＨ層（例えば厚さ５０ｎｍ）を順に積層してなる］を順に成長（バットジョイント成長）させる。
【００６６】
次に、図５（Ｃ）に示すように、ＩｎＧａＡｓＰ利得導波路コア層３０上に、ｐ型ＩｎＰクラッド層３１（第２クラッド層；上部クラッド層；例えば２１５０ｎｍ）、ｐ型ＩｎＧａＡｓコンタクト層４１（例えば厚さ３００ｎｍ）を順に成長（バットジョイント成長）させる。
本実施態様２では、ｎ型ＩｎＰクラッド層２９をバットジョイント成長させると、図５（Ｃ）に示すように、ｎ型ＩｎＰクラッド層２９は、ｐ型ＩｎＰクラッド層２７の一部がマストランスポートして堆積したＩｎＰクラッド層２７Ａの側面、さらには、波長制御導波路領域２Ａを構成するｐ型ＩｎＰクラッド層２７及びｐ型ＩｎＧａＡｓコンタクト層４０の側面まで延びるように形成される。
【００６７】
次に、ＩｎＧａＡｓＰ利得導波路コア層３０をバットジョイント成長させると、図５（Ｃ）に示すように、ＩｎＧａＡｓＰ利得導波路コア層３０は、ｐ型ＩｎＰクラッド層２７及びｐ型ＩｎＧａＡｓコンタクト層４０の側面まで延びるｎ型ＩｎＰクラッド層２９に沿って延びるように形成される。
そして、図５（Ｃ）に示すように、このようにして形成されたＩｎＧａＡｓＰ利得導波路コア層３０の表面全体が覆われるようにｐ型ＩｎＰクラッド層３１が形成され、このｐ型ＩｎＰクラッド層３１上にｐ型ＩｎＧａＡｓコンタクト層４１が形成される。
【００６８】
このようにして、ＴＤＡ−ＤＦＢレーザの利得導波路領域３Ａが形成される。
その後、上述の実施態様１と同様に、バットジョイントマスク２８を除去した後、メサストライプ（メサ構造）３８を形成し、メサストライプ３８の両側に、半絶縁性ＩｎＰ層３９を形成してメサストライプ３８を埋め込む。そして、波長制御導波路領域２Ａと利得導波路領域３Ａとで電気的に分離（絶縁）されたｐ型ＩｎＧａＡｓコンタクト層３３Ａ，３３Ｂを形成した後、波長制御導波路領域２Ａ及び利得導波路領域３Ａのｐ型ＩｎＧａＡｓコンタクト層３３Ａ，３３Ｂ上に、それぞれ、ｐ側電極３４，３６を形成するとともに、基板裏面側にｎ側電極３５を形成して、ＴＤＡ−ＤＦＢレーザが製造される［図４参照］。
【００６９】
なお、その他の製造方法の詳細は、上述の実施態様１と同様であるため、ここでは説明を省略する。
したがって、本ＴＤＡ−ＤＦＢレーザ及びその製造方法によれば、上述の実施態様１と同様に、利得導波路領域３Ａ及び波長制御導波路領域２Ａのｐ型ＩｎＰクラッド層２７，３１間に、導電型の異なるｎ型ＩｎＰクラッド層２９が存在するため、波長制御導波路領域２Ａ及び利得導波路領域３Ａのｐ型ＩｎＰクラッド層２７，３１間の電流リークを低減することができる。
【００７０】
特に、本実施態様２では、利得導波路領域３Ａ及び波長制御導波路領域２Ａのｐ型ＩｎＰクラッド層２７，３１間の全面に、導電型の異なるｎ型ＩｎＰクラッド層２９が存在するため、波長制御導波路領域２Ａ及び利得導波路領域３Ａのｐ型ＩｎＰクラッド層２７，３１間の電流リークをより低減することができる。
また、ＩｎＧａＡｓＰ利得導波路コア層３０とＩｎＧａＡｓＰ波長制御導波路コア層２６との間に、バンドギャップエネルギの大きい半導体層（ここではｐ型ＩｎＰクラッド層２７の一部がマストランスポートしたＩｎＰクラッド層２７Ａ及びｎ型ＩｎＰクラッド層２９）が存在するため、ＩｎＧａＡｓＰ利得導波路コア層３０とＩｎＧａＡｓＰ波長制御導波路コア層２６との間のキャリアの拡散を大幅に抑制することができる。
【００７１】
これにより、ＴＤＡ−ＤＦＢレーザの閾値電流を低くすることができ、ＴＤＡ−ＤＦＢレーザの波長可変幅を増大させることができる。
［その他］
なお、上述の各実施態様では、ｎ型ＩｎＰクラッド層２９の下側にｎ型ＩｎＧａＡｓＰエッチングストップ層２４を設け、ｎ型ＩｎＧａＡｓＰエッチングストップ層２４の上面までエッチングし、波長制御導波路領域２Ａのｎ型ＩｎＰスペーサ層２５と同一の厚さのｎ型ＩｎＰクラッド層２９を成長させるようにしているが、これに限られるものではなく、例えば、ｎ型ＩｎＧａＡｓＰエッチングストップ層を設けずに、ｎ型ＩｎＰスペーサ層としてｎ型ＩｎＰクラッド層を形成しておき、このｎ型ＩｎＰクラッド層の途中までエッチングし（即ち、ｎ型ＩｎＰクラッド層の一部をエッチングによって除去し）、波長制御導波路領域のｎ型ＩｎＰクラッド層と同一の厚さになるようにｎ型ＩｎＰクラッド層を再成長させるようにしても良い。
【００７２】
また、上述の各実施態様では、最初に波長制御導波路領域２Ａを形成し、その後に利得導波路領域３Ａを構成する各層をバットジョイント成長させるようにしているが、これに限られるものではなく、例えば、最初に利得導波路領域を形成し、その後に波長制御導波路領域を構成する各層をバットジョイント成長させるようにしても良い。
この場合、ＩｎＧａＡｓＰ利得導波路コア層のエッチングの際にサイドエッチングが施されるようにし、バットジョイント成長を行なうために基板温度を昇温した際に、サイドエッチングが施された箇所、即ち、サイドエッチングが施されたＩｎＧａＡｓＰ利得導波路コア層の側面に、ｐ型ＩｎＰクラッド層の突出した部分がマストランスポートして堆積するようにしても良い。これにより、波長制御導波路領域を構成するＩｎＧａＡｓＰ波長制御導波路コア層（第１コア層）と利得導波路領域を構成するＩｎＧａＡｓＰ利得導波路コア層（第２コア層）との間に、バンドギャップエネルギが、ＩｎＧａＡｓＰ波長制御導波路コア層（バンドギャップエネルギ０．８７３ｅＶ）よりも大きく、かつ、ＩｎＧａＡｓＰ利得導波路コア層（バンドギャップエネルギ０．８００ｅＶ）よりも大きい半導体層（ここではｐ型ＩｎＰクラッド層の一部がマストランスポートしたＩｎＰクラッド層；バンドギャップエネルギ１．３５０ｅＶ）が挿入されることになる。
【００７３】
また、上述の各実施態様では、電流注入型の波長制御導波路領域と、電流注入型の利得導波路領域とを備えるＴＤＡ−ＤＦＢレーザを例に挙げて説明しているが、これに限られるものではなく、例えば、ＴＤＡ−ＤＦＢレーザの波長制御導波路領域に電極を介して電圧印加を行なうことによって発振波長を制御しうるように構成しても良い。つまり、ＴＤＡ−ＤＦＢレーザの利得導波路領域を電流注入型の領域とし、波長制御導波路領域を電圧印加型の領域として構成しても良い。
【００７４】
また、上述の各実施態様では、単体のＴＤＡ−ＤＦＢレーザを例に挙げて説明しているが、これに限られるものではなく、上述の各実施態様のＴＤＡ−ＤＦＢレーザと、他の光機能素子（例えば光変調器や光増幅器）とを集積して半導体集積素子を構成することもでき、この場合も同様の効果が得られる。つまり、半導体集積素子を、上述の各実施態様のＴＤＡ−ＤＦＢレーザが形成されている半導体基板上に（同一の半導体基板上に）、ＴＤＡ−ＤＦＢレーザと光学的に結合された少なくとも１つの光機能素子を備えるものとして構成することもでき、この場合も同様の効果が得られる。
【００７５】
例えば、異なる波長可変幅を持ち（例えば数ｎｍ〜十数ｎｍの波長可変範囲を持ち）、かつ、互いに並列に配置されている複数のＴＤＡ−ＤＦＢレーザ（ＴＤＡ−ＤＦＢレーザアレイ）と、半導体光増幅器（ＳＯＡ）と、ＴＤＡ−ＤＦＢレーザとＳＯＡとの間に設けられた光結合器（光合流器）と、これらを接続するように設けられた光導波路（曲がり導波路）とを、同一半導体基板上に集積したアレイ集積型ＴＤＡ−ＤＦＢレーザ（半導体集積素子）に本発明を適用することができる（例えば図６参照）。また、このアレイ集積型ＴＤＡ−ＤＦＢレーザの半導体光増幅器の端部に電界吸収型光変調器（ＥＡ変調器）を集積した半導体集積素子に本発明を適用することもできる。
【００７６】
また、例えば、一つのＴＤＡ−ＤＦＢレーザ、ＳＯＡ、光導波路を同一基板上に集積した半導体集積素子に本発明を適用することもできる。また、例えば、ＴＤＡ−ＤＦＢレーザ、ＳＯＡ、電界吸収型光変調器（ＥＡ変調器）を同一基板上に集積した半導体集積素子に本発明を適用することもできる。
なお、上述の実施形態及び各実施態様では、半導体基板をｎ型半導体基板又はｎ型ＩｎＰ基板としているが、これに限られるものではなく、例えばｐ型半導体基板又はｐ型ＩｎＰ基板を用いても良い。
【００７７】
また、上述の各実施態様では、利得導波路領域をＩｎＧａＡｓＰからなるＭＱＷ活性層及びＳＣＨ層を備えるものとして構成しているが、これに限られるものではなく、例えば、材料・組成や層厚を変更しても良いし、バルク構造や量子ドット構造を採用しても良いし、ＳＣＨ層を備えないものとして構成しても良く、このような場合も同様の効果を持つ素子を作製することが可能である。
【００７８】
また、上述の各実施態様では、波長制御導波路領域をＩｎＧａＡｓＰからなる波長制御導波路コア層及びＳＣＨ層を備えるものとして構成しているが、これに限られるものではなく、例えば材料・組成や層厚を変更しても良いし、ＭＱＷ構造を採用して様々な機能を付加した構造にしても良く、このような場合も同様の効果を持つ素子を作製することが可能である。
【００７９】
また、上述の各実施態様では、高抵抗埋込構造を備える埋込型光半導体集積素子を例に挙げて説明しているが、これに限られるものではなく、例えば、ストライプ状のメサ構造（ストライプ構造）を有し、ｐｎ埋込構造などの他の埋込構造を備える埋込型光半導体集積素子、ストライプ状のメサ構造（ストライプ構造）を有するリッジ導波路型光半導体集積素子にも本発明を適用することができる。
【００８０】
また、本発明は、上述した実施形態及び各実施態様に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することができる。
以下、上述の実施形態及び各実施態様に関し、更に、付記を開示する。
（付記１）
半導体基板上に、第１の機能を有する第１導波路領域と、光の伝搬方向に沿って前記第１導波路領域に隣接して設けられ、前記第１の機能と異なる第２の機能を有する第２導波路領域とを備え、前記第１導波路領域及び前記第２導波路領域の少なくとも一方が電流注入によって機能を発揮する領域であり、
前記第１導波路領域を構成する第１導電型の第１クラッド層と前記第２導波路領域を構成する第１導電型の第２クラッド層との間に、前記第１導電型と異なる第２導電型の第３クラッド層を有し、
前記第１導波路領域を構成する第１コア層と前記第２導波路領域を構成する第２コア層との間に、バンドギャップエネルギが、前記第１コア層よりも大きく、かつ、前記第２コア層よりも大きい半導体層を有することを特徴とする半導体素子。
【００８１】
（付記２）
前記第３クラッド層が、前記第１クラッド層と前記第２クラッド層との間の領域から前記第１コア層と前記第２コア層との間の領域及び前記第２コア層の下側の領域に延びるように形成されており、
前記半導体層が、前記第３クラッド層によって構成されることを特徴とする、付記１記載の半導体素子。
【００８２】
（付記３）
前記第１クラッド層が、前記第１コア層と前記第２コア層との間の領域に延びるように形成されており、
前記半導体層が、前記第１クラッド層及び前記第３クラッド層によって構成されることを特徴とする、付記２記載の半導体素子。
【００８３】
（付記４）
前記第１コア層の下側に、前記第２コア層の下側に形成された前記第３クラッド層と同一の厚さのスペーサ層を備えることを特徴とする、付記２又は３記載の半導体素子。
（付記５）
前記第３クラッド層及び前記スペーサ層の下側に、エッチングストップ層を備えることを特徴とする、付記４記載の半導体素子。
【００８４】
（付記６）
前記第１クラッド層及び前記第２クラッド層の上側に、第１導電型の第４クラッド層を備えることを特徴とする、付記１〜５のいずれか１項に記載の半導体素子。
（付記７）
前記第１導波路領域及び前記第２導波路領域の一方が、電流注入によって利得を発生しうる利得導波路領域であり、
前記第１導波路領域及び前記第２導波路領域の他方が、電流注入又は電圧印加によって発振波長を制御しうる波長制御導波路領域であり、
前記利得導波路領域及び前記波長制御導波路領域のそれぞれを複数備え、前記利得導波路領域と前記波長制御導波路領域とが光の伝搬方向に交互に設けられていることを特徴とする、付記１〜６のいずれか１項に記載の半導体素子。
【００８５】
（付記８）
前記半導体基板と、前記利得導波路領域を構成する利得導波路コア層及び前記波長制御導波路領域を構成する波長制御導波路コア層との間に回折格子を備えることを特徴とする、付記７記載の半導体素子。
（付記９）
付記１〜８のいずれか１項に記載の半導体素子が形成されている前記半導体基板上に設けられ、前記半導体素子と光学的に結合された光機能素子とを備えることを特徴とする半導体集積素子。
【００８６】
（付記１０）
半導体基板上に、第１の機能を有する第１導波路領域を構成する第１スペーサ層、第１導波路コア層、第１導電型の第１クラッド層を順に成長させ、
前記第１の機能と異なる第２の機能を有する第２導波路領域を形成するために前記第１クラッド層、前記第１導波路コア層、前記第１スペーサ層をエッチングによって除去し、
前記第２導波路領域を構成する第２スペーサ層、第２導波路コア層、第１導電型の第２クラッド層をバットジョイント成長させる、各工程を含み、
前記第１導波路領域及び前記第２導波路領域の少なくとも一方が電流注入によって機能を発揮する領域であり、
前記第２スペーサ層が、前記第１導電型と異なる第２導電型のクラッド層であり、
前記バットジョイント成長工程において、前記第２導波路コア層の底面位置と前記第１導波路コア層の底面位置とが同じになるように前記第２スペーサ層を成長させることによって、前記第２スペーサ層としてのクラッド層が、前記第１クラッド層の側面及び前記第１導波路コア層の側面にも形成されることを特徴とする半導体素子の製造方法。
【００８７】
（付記１１）
前記エッチング工程において、前記第１クラッド層の底面が前記第１導波路コア層の上面よりも突出するように、前記第１導波路コア層がサイドエッチングされ、
前記バットジョイント成長の前に、前記第１クラッド層の突出した部分をマストランスポートさせて前記第１導波路コア層の側面に堆積させることを特徴とする、付記１０記載の半導体素子の製造方法。
【図面の簡単な説明】
【００８８】
【図１】本発明の一実施形態にかかる半導体素子（半導体集積素子）の構成を示す模式的断面図である。
【図２】（Ａ）〜（Ｃ）は、本発明の一実施形態にかかる半導体素子（半導体集積素子）の製造方法を説明するための模式的断面図である。
【図３】（Ａ）〜（Ｄ）は、本発明の一実施形態にかかる半導体素子の実施態様１のＴＤＡ−ＤＦＢレーザの構成及びその製造方法を説明するための模式的断面図である。
【図４】（Ａ）〜（Ｃ）は、本発明の一実施形態にかかる半導体素子の実施態様１のＴＤＡ−ＤＦＢレーザの構成及びその製造方法を説明するための模式的斜視図である。
【図５】（Ａ）〜（Ｃ）は、本発明の一実施形態にかかる半導体素子の実施態様２のＴＤＡ−ＤＦＢレーザの構成及びその製造方法を説明するための模式的断面図である。
【図６】従来のアレイ集積型波長可変レーザの構成を示す模式的斜視図である。
【図７】本発明の課題を説明するための模式的断面図である。
【図８】（Ａ），（Ｂ）は、本発明の課題を説明するための模式的断面図である。
【符号の説明】
【００８９】
１  ｎ型半導体基板
２  第１導波路領域
２Ａ  波長制御導波路領域
３  第２導波路領域
３Ａ  利得導波路領域
４  ｎ型バッファ層
５  ｎ型スペーサ層
６  第１導波路コア層（第１コア層）
７  ｐ型クラッド層（第１クラッド層）
８  ｐ型コンタクト層
９  ｐ側電極
１０  ｎ側電極
１１  ｎ型クラッド層（第３クラッド層；スペーサ層）
１２  第２導波路コア層（第２コア層）
１３  ｐ型クラッド層（第２クラッド層）
１４  ｐ型コンタクト層
１５  ｐ側電極
１６  バットジョイントマスク
２１  ｎ型ＩｎＰ基板
２２  ｎ型ＩｎＧａＡｓＰ回折格子
２３  ｎ型ＩｎＰスペーサ層
２４  ｎ型ＩｎＧａＡｓＰエッチングストップ層
２５  ｎ型ＩｎＰスペーサ層（クラッド層）
２６  ＩｎＧａＡｓＰ波長制御導波路コア層（第１コア層）
２７  ｐ型ＩｎＰクラッド層（第１クラッド層）
２８  バットジョイントマスク
２９  ｎ型ＩｎＰクラッド層（第３クラッド層；スペーサ層）
３０  ＩｎＧａＡｓＰ利得導波路コア層（第２コア層）
３１  ｐ型ＩｎＰクラッド層（第２クラッド層）
３２  ｐ型ＩｎＰクラッド層（第４クラッド層）
３３  ｐ型ＩｎＧａＡｓコンタクト層
３３Ａ  ｐ型ＩｎＧａＡｓコンタクト層
３３Ｂ  ｐ型ＩｎＧａＡｓコンタクト層
３４  ｐ側電極
３５  ｎ側電極
３６  ｐ側電極
３７  メサストライプ形成用マスク
３８  メサストライプ（メサ構造）
３９  半絶縁性ＩｎＰ層
４０  ｐ型ＩｎＧａＡｓコンタクト層
４１  ｐ型ＩｎＧａＡｓコンタクト層
【図１】
2009054721.tif 000003
【図２】
2009054721.tif 000004
【図３】
2009054721.tif 000005
【図４】
2009054721.tif 000006
【図５】
2009054721.tif 000007
【図６】
2009054721.tif 000008
【図７】
2009054721.tif 000009
【図８】
2009054721.tif 000010