(57)【要約】【課題】発光素子の画素ごとの発光輝度のばらつきを補正しつつ、パネルをより簡単な構成とすることができるようにする。【解決手段】サンプリング用トランジスタ３Ａは、映像信号を供給する映像信号線ＤＴＬ１０−１に保持された信号電位をサンプリングし、キャパシタ３Ｃは、サンプリング用トランジスタ３Ａによってサンプリングされた信号電位を保持し、駆動用トランジスタ３Ｂは、キャパシタ３Ｃに保持された信号電位に応じて駆動電流を発光素子３Ｄに供給し、発光素子３Ｄは、駆動用トランジスタ３Ｂから供給された駆動電流に応じて発光する。本発明は、例えば、自発光素子を用いて映像を表示するパネルに適用できる。【選択図】図４
2009186795.tif 000002
【特許請求の範囲】
【請求項１】
映像信号に対応する映像を表示するパネルを構成する画素回路であって、
駆動電流に応じて発光する発光素子と、
映像信号をサンプリングするサンプリング用トランジスタと、
前記駆動電流を前記発光素子に供給する駆動用トランジスタと、
所定の信号電位を保持するキャパシタと
を備え、
前記サンプリング用トランジスタは、前記映像信号を供給する映像信号線に保持された前記信号電位をサンプリングし、
前記キャパシタは、前記サンプリング用トランジスタによってサンプリングされた前記信号電位を保持し、
前記駆動用トランジスタは、前記キャパシタに保持された前記信号電位に応じて前記駆動電流を前記発光素子に供給し、
前記発光素子は、前記駆動用トランジスタから供給された前記駆動電流に応じて発光する
画素回路。
【請求項２】
映像信号に対応する映像を表示するパネルであって、
行列状に複数配列された、発光の制御単位である画素を構成する回路である画素回路と、
走査線を介して水平周期で順次制御信号を供給して、行列状の前記画素回路を行単位で線順次走査するライトスキャナと、
線順次走査に合わせて電源線を介して第１電位または第２電位の電源電圧を供給する電源スキャナと、
線順次走査に合わせ、各水平周期内で映像信号となる信号電位と基準電位とを切換えて列状の映像信号線に供給する水平セレクタと
を備え、
前記画素回路は、
駆動電流に応じて発光する発光素子と、
前記映像信号をサンプリングするサンプリング用トランジスタと、
前記駆動電流を前記発光素子に供給する駆動用トランジスタと、
所定の信号電位を保持するキャパシタと
を備え、
前記水平セレクタは、
Ｑ個（Ｑ≧２）の前記画素回路に対して共通の共通信号線と、Ｑ本の前記画素回路の前記映像信号線それぞれとを接続することで、前記信号電位をＱ本の前記映像信号線それぞれに保持させるＱ個のセレクタスイッチと、
Ｑ本の前記画素回路の前記映像信号線それぞれと、前記基準電位を供給する基準電位信号線とを接続することで、Ｑ本の前記映像信号線それぞれに保持されている前記信号電位を基準電位に遷移させるＱ個のオフセットスイッチと
を備え、
前記サンプリング用トランジスタは、前記映像信号線に保持された前記信号電位をサンプリングし、
前記キャパシタは、前記サンプリング用トランジスタによってサンプリングされた前記信号電位を保持し、
前記駆動用トランジスタは、前記キャパシタに保持された前記信号電位に応じて前記駆動電流を前記発光素子に供給し、
前記発光素子は、前記駆動用トランジスタから供給された前記駆動電流に応じて発光する
パネル。
【請求項３】
ドライバＩＣを備え、映像信号に対応する映像を表示するパネルモジュールであって、
行列状に複数配列された、発光の制御単位である画素を構成する回路である画素回路と、
走査線を介して水平周期で順次制御信号を供給して、行列状の前記画素回路を行単位で線順次走査するライトスキャナと、
線順次走査に合わせて電源線を介して第１電位または第２電位の電源電圧を供給する電源スキャナと、
線順次走査に合わせ、各水平周期内で映像信号となる信号電位と基準電位とを切換えて列状の映像信号線に供給する水平セレクタと
を備え、
前記画素回路は、
駆動電流に応じて発光する発光素子と、
前記映像信号をサンプリングするサンプリング用トランジスタと、
前記駆動電流を前記発光素子に供給する駆動用トランジスタと、
所定の信号電位を保持するキャパシタと
を備え、
前記水平セレクタは、
Ｑ個（Ｑ≧２）の前記画素回路に対して共通の共通信号線と、Ｑ本の前記画素回路の前記映像信号線それぞれとを接続することで、前記信号電位をＱ本の前記映像信号線それぞれに保持させるＱ個のセレクタスイッチと、
Ｑ本の前記画素回路の前記映像信号線それぞれと、前記基準電位を供給する基準電位信号線とを接続することで、Ｑ本の前記映像信号線それぞれに保持されている前記信号電位を基準電位に遷移させるＱ個のオフセットスイッチと
を備え、
前記サンプリング用トランジスタは、前記映像信号線に保持された前記信号電位をサンプリングし、
前記キャパシタは、前記サンプリング用トランジスタによってサンプリングされた前記信号電位を保持し、
前記駆動用トランジスタは、前記キャパシタに保持された前記信号電位に応じて前記駆動電流を前記発光素子に供給し、
前記発光素子は、前記駆動用トランジスタから供給された前記駆動電流に応じて発光する
パネルモジュール。
【請求項４】
駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、所定の信号電位を保持するキャパシタとを備え、前記映像信号に対応する映像を表示するパネルを構成する画素回路の駆動方法であって、
前記サンプリング用トランジスタが、前記映像信号を供給する映像信号線に保持された前記信号電位をサンプリングし、
前記キャパシタが、前記サンプリング用トランジスタによってサンプリングされた前記信号電位を保持し、
前記駆動用トランジスタが、前記キャパシタに保持された前記信号電位に応じて前記駆動電流を前記発光素子に供給し、
前記発光素子が、前記駆動用トランジスタから供給された前記駆動電流に応じて発光する
画素回路の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素回路、パネル、パネルモジュール、および画素回路の駆動方法に関し、特に、自発光素子を用いて映像を表示するパネルに用いて好適な画素回路、パネル、パネルモジュール、および画素回路の駆動方法に関する。
【背景技術】
【０００２】
発光素子として有機ＥＬ(Electro Luminescent)デバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。
【０００３】
有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１乃至５に記載されている。
【０００４】
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【特許文献３】特開２００４−１３３２４０号公報
【特許文献４】特開２００４−０２９７９１号公報
【特許文献５】特開２００４−０９３６８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のアクティブマトリクス型平面自発光表示装置は、プロセス変動により発光素子を駆動するトランジスタの閾電圧や移動度がばらついてしまう。また、有機ＥＬデバイスの特性が経時的に変動する。この様な駆動用トランジスタの特性ばらつきや有機ＥＬデバイスの特性変動は、発光輝度に影響を与えてしまう。表示装置の画面全体にわたって発光輝度を均一に制御するため、各画素回路内で上述したトランジスタや有機ＥＬデバイスの特性変動を補正する必要がある。従来からかかる補正機能を画素毎に備えた表示装置が提案されている。しかしながら、従来の補正機能を備えた画素回路は、補正用の電位を供給する配線と、スイッチング用のトランジスタと、スイッチング用のパルスが必要であり、画素回路の構成が複雑である。近年、有機ＥＬデバイスを用いた表示装置においても、高精細化の要求が高まってきており、より簡単な構成が求められている。
【０００６】
本発明は、このような状況に鑑みてなされたものであり、発光素子の画素ごとの発光輝度のばらつきを補正しつつ、パネルをより簡単な構成とすることができるようにするものである。
【課題を解決するための手段】
【０００７】
本発明の第１の側面の画素回路は、映像信号に対応する映像を表示するパネルを構成する画素回路であって、駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、所定の信号電位を保持するキャパシタとを備え、前記サンプリング用トランジスタは、前記映像信号を供給する映像信号線に保持された前記信号電位をサンプリングし、前記キャパシタは、前記サンプリング用トランジスタによってサンプリングされた前記信号電位を保持し、前記駆動用トランジスタは、前記キャパシタに保持された前記信号電位に応じて前記駆動電流を前記発光素子に供給し、前記発光素子は、前記駆動用トランジスタから供給された前記駆動電流に応じて発光する。
【０００８】
本発明の第２の側面のパネルは、映像信号に対応する映像を表示するパネルであって、行列状に複数配列された、発光の制御単位である画素を構成する回路である画素回路と、走査線を介して水平周期で順次制御信号を供給して、行列状の前記画素回路を行単位で線順次走査するライトスキャナと、線順次走査に合わせて電源線を介して第１電位または第２電位の電源電圧を供給する電源スキャナと、線順次走査に合わせ、各水平周期内で映像信号となる信号電位と基準電位とを切換えて列状の映像信号線に供給する水平セレクタとを備え、前記画素回路は、駆動電流に応じて発光する発光素子と、前記映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、所定の信号電位を保持するキャパシタとを備え、前記水平セレクタは、Ｑ個（Ｑ≧２）の前記画素回路に対して共通の共通信号線と、Ｑ本の前記画素回路の前記映像信号線それぞれとを接続することで、前記信号電位をＱ本の前記映像信号線それぞれに保持させるＱ個のセレクタスイッチと、Ｑ本の前記画素回路の前記映像信号線それぞれと、前記基準電位を供給する基準電位信号線とを接続することで、Ｑ本の前記映像信号線それぞれに保持されている前記信号電位を基準電位に遷移させるＱ個のオフセットスイッチとを備え、前記サンプリング用トランジスタは、前記映像信号線に保持された前記信号電位をサンプリングし、前記キャパシタは、前記サンプリング用トランジスタによってサンプリングされた前記信号電位を保持し、前記駆動用トランジスタは、前記キャパシタに保持された前記信号電位に応じて前記駆動電流を前記発光素子に供給し、前記発光素子は、前記駆動用トランジスタから供給された前記駆動電流に応じて発光する。
【０００９】
本発明の第３の側面のパネルモジュールは、ドライバＩＣを備え、映像信号に対応する映像を表示するパネルモジュールであって、行列状に複数配列された、発光の制御単位である画素を構成する回路である画素回路と、走査線を介して水平周期で順次制御信号を供給して、行列状の前記画素回路を行単位で線順次走査するライトスキャナと、線順次走査に合わせて電源線を介して第１電位または第２電位の電源電圧を供給する電源スキャナと、線順次走査に合わせ、各水平周期内で映像信号となる信号電位と基準電位とを切換えて列状の映像信号線に供給する水平セレクタとを備え、前記画素回路は、駆動電流に応じて発光する発光素子と、前記映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、所定の信号電位を保持するキャパシタとを備え、前記水平セレクタは、Ｑ個（Ｑ≧２）の前記画素回路に対して共通の共通信号線と、Ｑ本の前記画素回路の前記映像信号線それぞれとを接続することで、前記信号電位をＱ本の前記映像信号線それぞれに保持させるＱ個のセレクタスイッチと、Ｑ本の前記画素回路の前記映像信号線それぞれと、前記基準電位を供給する基準電位信号線とを接続することで、Ｑ本の前記映像信号線それぞれに保持されている前記信号電位を基準電位に遷移させるＱ個のオフセットスイッチとを備え、前記サンプリング用トランジスタは、前記映像信号線に保持された前記信号電位をサンプリングし、前記キャパシタは、前記サンプリング用トランジスタによってサンプリングされた前記信号電位を保持し、前記駆動用トランジスタは、前記キャパシタに保持された前記信号電位に応じて前記駆動電流を前記発光素子に供給し、前記発光素子は、前記駆動用トランジスタから供給された前記駆動電流に応じて発光する。
【００１０】
本発明の第４の側面の画素回路の駆動方法は、駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、所定の信号電位を保持するキャパシタとを備え、前記映像信号に対応する映像を表示するパネルを構成する画素回路の駆動方法であって、前記サンプリング用トランジスタが、前記映像信号を供給する映像信号線に保持された前記信号電位をサンプリングし、前記キャパシタが、前記サンプリング用トランジスタによってサンプリングされた前記信号電位を保持し、前記駆動用トランジスタが、前記キャパシタに保持された前記信号電位に応じて前記駆動電流を前記発光素子に供給し、前記発光素子が、前記駆動用トランジスタから供給された前記駆動電流に応じて発光する。
【００１１】
本発明の第１乃至第４の側面においては、映像信号を供給する映像信号線に保持された信号電位がサンプリングされ、サンプリングされた信号電位が保持され、その保持された信号電位に応じて駆動電流が発光素子に供給される。
【発明の効果】
【００１２】
本発明の第１乃至第４の側面によれば、自発光素子を用いたパネルにおいて、高品位な画質を得ることができる。
【００１３】
また、本発明の第１乃至第４の側面によれば、発光素子の画素ごとの発光輝度のばらつきを補正しつつ、パネルをより簡単な構成とすることができる。
【発明を実施するための最良の形態】
【００１４】
以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書又は図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書又は図面に記載されていることを確認するためのものである。従って、明細書又は図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
【００１５】
本発明の第２の側面のパネルは、映像信号に対応する映像を表示するパネルであって、行列状に複数配列された、発光の制御単位である画素を構成する回路である画素回路（例えば、図４の画素回路１０１−（１，１））と、走査線を介して水平周期で順次制御信号を供給して、行列状の前記画素回路を行単位で線順次走査するライトスキャナ（例えば、図４のライトスキャナ１０４）と、線順次走査に合わせて電源線を介して第１電位または第２電位の電源電圧を供給する電源スキャナ（例えば、図４の電源スキャナ１０５）と、線順次走査に合わせ、各水平周期内で映像信号となる信号電位と基準電位とを切換えて列状の映像信号線に供給する水平セレクタ（例えば、図６の水平セレクタ１０３Ａ）とを備え、前記画素回路は、駆動電流に応じて発光する発光素子（例えば、図４の発光素子３Ｄ）と、前記映像信号をサンプリングするサンプリング用トランジスタ（例えば、図４のサンプリング用トランジスタ３Ａ）と、前記駆動電流を前記発光素子に供給する駆動用トランジスタ（例えば、図４の駆動用トランジスタ３Ｂ）と、所定の信号電位を保持するキャパシタ（例えば、図４のキャパシタ３Ｃ）とを備え、前記水平セレクタは、Ｑ個（Ｑ≧２）の前記画素回路に対して共通の共通信号線（例えば、図６の信号線３０−１）と、Ｑ本の前記画素回路の前記映像信号線それぞれ（例えば、図６の映像信号線ＤＴＬ１０−１乃至１０−３）とを接続することで、前記信号電位をＱ本の前記映像信号線それぞれに保持させるＱ個のセレクタスイッチ（例えば、図６のセレクタスイッチ３１−１ａ、３１−２ａ、および３１−３ａ）と、Ｑ本の前記画素回路の前記映像信号線それぞれと、前記基準電位を供給する基準電位信号線（例えば、図６の信号線３３−３）とを接続することで、Ｑ本の前記映像信号線それぞれに保持されている前記信号電位を基準電位に遷移させるＱ個のオフセットスイッチ（例えば、図６のオフセットスイッチ３１−１ｂ、３１−２ｂ、および３１−３ｂ）とを備え、前記サンプリング用トランジスタは、前記映像信号線に保持された前記信号電位をサンプリングし、前記キャパシタは、前記サンプリング用トランジスタによってサンプリングされた前記信号電位を保持し、前記駆動用トランジスタは、前記キャパシタに保持された前記信号電位に応じて前記駆動電流を前記発光素子に供給し、前記発光素子は、前記駆動用トランジスタから供給された前記駆動電流に応じて発光する。
【００１６】
以下、図を参照して、本発明の実施の形態について説明する。
【００１７】
最初に、本発明の理解を容易にし、且つ、背景を明らかにするため、有機ＥＬデバイスを用いたパネル（以下、ＥＬパネルと称する）の一般的な構成について図１を参照して説明する。
【００１８】
図１は、ＥＬパネルの一画素分を示す模式的な回路図である。
【００１９】
図１に示す画素回路では、直交配列した走査線１Ｅと信号線１Ｆの交差部に、サンプリング用トランジスタ１Ａが配置されている。このサンプリング用トランジスタ１ＡはＮ型であり、そのゲートが走査線１Ｅに接続し、ドレインが信号線１Ｆに接続している。このサンプリング用トランジスタ１Ａのソースには、キャパシタ１Ｃの一方の電極と、駆動用トランジスタ１Ｂのゲートとが接続されている。
【００２０】
駆動用トランジスタ１ＢはＮ型で、そのドレインには電源供給線１Ｇが接続し、そのソースには発光素子１Ｄのアノードが接続している。キャパシタ１Ｃのサンプリング用トランジスタ１Ａのソースおよび駆動用トランジスタ１Ｂのゲートと接続されている電極と異なる他方の電極並びに発光素子１Ｄのカソードは、接地配線１Ｈに接続している。
【００２１】
図２は、図１に示した画素回路の動作を説明するタイミングチャートである。
【００２２】
図２のタイミングチャートは、信号線１Ｆから供給される映像信号の電位（映像信号線電位）をサンプリングし、有機ＥＬデバイスなどからなる発光素子１Ｄを発光状態にする動作を表している。
【００２３】
走査線１Ｅの電位（走査線電位）が高レベルに遷移することで、サンプリング用トランジスタ１Ａはオン状態となり、キャパシタ１Ｃは信号線１Ｆを介して供給される電荷を蓄える（充電する）。これにより駆動用トランジスタ１Ｂのゲート電位Ｖｇは上昇を開始し、駆動用トランジスタ１Ｂはドレイン電流を流し始める。その為、発光素子１Ｄのアノード電位が上昇し、発光素子１Dは発光を開始する。この後、走査線電位が低レベルに遷移すると、キャパシタ１Ｃに蓄えられた電荷が保持され、駆動用トランジスタ１Ｂのゲート電位Ｖｇが一定となり、発光輝度が次のフレームまで一定に維持される。
【００２４】
しかしながら、駆動用トランジスタ１Ｂにおいては、製造プロセスのばらつきにより、閾電圧や移動度などの特性変動がある。この特性変動により、発光素子１Ｄの駆動電流となるドレイン電流が画素ごとに変動し、駆動用トランジスタ１Ｂに同一のゲート電位を与えても、発光素子１Ｄの発光輝度がばらついてしまう。
【００２５】
また、有機ＥＬデバイスなどからなる発光素子１Ｄの特性の経時変動により、発光素子１Ｄのアノード電位が変動する。アノード電位の変動は、駆動用トランジスタ１Ｂのゲート‐ソース間電圧の変動となって現れ、ドレイン電流（駆動電流）の変動を引き起こす。この様な種々の原因による駆動電流の変動は、画素ごとの発光輝度のばらつきとなって現れ、画質の劣化が起きる。
【００２６】
従って、有機ＥＬデバイスをパネルに採用し、映像を高画質に表示するためには、以上のような駆動用トランジスタの閾電圧および移動度の特性変動および経時変動を補正することが不可欠である。
【００２７】
図３は、本発明を適用したＥＬパネルの基本となる構成例を示している。
【００２８】
ＥＬパネル１００は、画素アレイ部１０２と、これを駆動する駆動部である水平セレクタ（ＨＳＥＬ）１０３、ライトスキャナ（ＷＳＣＮ）１０４、および電源スキャナ（ＤＳＣＮ）１０５とを有する。画素アレイ部１０２には、行列状にｎ×ｍ個の画素回路（ＰＸＬＣ）１０１−（１，１）乃至１０１−（ｎ，ｍ）が配置されている。
【００２９】
また、ＥＬパネル１００は、行状のｍ本の走査線ＷＳＬ１０−１乃至１０−ｍ、行状のｍ本の電源線ＤＳＬ１０−１乃至１０−ｍ、列状のｎ本の映像信号線ＤＴＬ１０−１乃至１０−ｎも有する。
【００３０】
なお、以下において、走査線ＷＳＬ１０−１乃至１０−ｍ、映像信号線ＤＴＬ１０−１乃至１０−ｎ、画素回路１０１−（１，１）乃至１０１−（ｎ，ｍ）、または電源線ＤＳＬ１０−１乃至１０−ｍのそれぞれを特に区別する必要がない場合、単に、走査線ＷＳＬ１０、映像信号線ＤＴＬ１０、画素回路１０１、または電源線ＤＳＬ１０とも称する。
【００３１】
画素回路１０１−（１，１）乃至１０１−（ｎ，ｍ）のうちの第１行目の画素回路１０１−（１，１）乃至１０１−（ｎ，１）は、走査線ＷＳＬ１０−１でライトスキャナ１０４と、電源線ＤＳＬ１０−１で電源スキャナ１０５とそれぞれ接続されている。また、画素回路１０１−（１，１）乃至１０１−（ｎ，ｍ）のうちの第ｍ行目の画素回路１０１−（１，ｍ）乃至１０１−（ｎ，ｍ）は、走査線ＷＳＬ１０−ｍでライトスキャナ１０４と、電源線ＤＳＬ１０−ｍで電源スキャナ１０５とそれぞれ接続されている。画素回路１０１−（１，１）乃至１０１−（ｎ，ｍ）の行方向に並ぶその他の画素回路１０１についても同様である。
【００３２】
画素回路１０１−（１，１）乃至１０１−（ｎ，ｍ）のうちの第１列目の画素回路１０１−（１，１）乃至１０１−（１，ｍ）は、映像信号線ＤＴＬ１０−１で水平セレクタ１０３と接続されている。画素回路１０１−（１，１）乃至１０１−（ｎ，ｍ）のうちの第ｎ列目の画素回路１０１−（ｎ，１）乃至１０１−（ｎ，ｍ）は、映像信号線ＤＴＬ１０−ｎで水平セレクタ１０３と接続されている。画素回路１０１−（１，１）乃至１０１−（ｎ，ｍ）の列方向に並ぶその他の画素回路１０１についても同様である。
【００３３】
ライトスキャナ１０４は、走査線ＷＳＬ１０−１乃至１０−ｍに水平周期（１Ｈ）で順次制御信号を供給して画素回路１０１を行単位で線順次走査する。電源スキャナ１０５は、線順次走査に合わせて電源線ＤＳＬ１０−１乃至１０−ｍに第１電位または第２電位の電源電圧を供給する。水平セレクタ１０３は、線順次走査に合わせて各水平期間内（１Ｈ）で映像信号となる信号電位と基準電位とを切換えて列状の映像信号線ＤＴＬ１０−１乃至１０−ｍに供給する。
【００３４】
図３のように構成されるＥＬパネル１００に、ソースドライバおよびゲートドライバとからなるドライバＩＣ(Integrated Circuit)が付加されることによりパネルモジュールが構成され、さらに、パネルモジュールに、電源回路、画像ＬＳＩ(Large Scale Integration)などを付加したものが表示装置となる。ＥＬパネル１００を含む表示装置は、例えば、携帯電話機、デジタルスチルカメラ、カムコーダ（登録商標）、テレビジョン受像機、プリンタ等の表示部として使用することができる。
【００３５】
図４は、図３に示したＥＬパネル１００に含まれる画素回路１０１の詳細な構成例を示している。なお、図４は、画素回路１０１−（１，１）の構成例を示しているが、その他の画素回路１０１についても同様である。
【００３６】
画素回路１０１−（１，１）は、サンプリング用トランジスタ３Ａ、駆動用トランジスタ３Ｂ、キャパシタ３Ｃ、および発光素子３Ｄを含む。サンプリング用トランジスタ３Ａのゲートは、走査線ＷＳＬ１０−１に接続し、サンプリング用トランジスタ３Ａのドレインが映像信号線ＤＴＬ１０−１に接続し、ソースが駆動用トランジスタ３Ｂのゲートｇに接続している。
【００３７】
駆動用トランジスタ３Ｂのソースｓ及びドレインｄの一方は発光素子３Ｄに接続し、他方が電源線ＤＳＬ１０−１に接続する。図４では、駆動用トランジスタ３Ｂのドレインｄが電源線ＤＳＬ１０−１に接続し、ソースｓが発光素子３Ｄのアノードに接続している。
【００３８】
発光素子３Ｄのカソードは接地配線３Ｈに接続している。なお、接地配線３Ｈは全ての画素回路１０１に対して共通に配線されている。キャパシタ３Ｃは、駆動用トランジスタ３Ｂのソースｓとゲートｇの間に接続されている。
【００３９】
以上のように構成される画素回路１０１−（１，１）において、サンプリング用トランジスタ３Ａが、走査線ＷＳＬ１０−１から供給された制御信号に応じて導通すると、キャパシタ３Ｃは、映像信号線ＤＴＬ１０−１を介して水平セレクタ１０３から供給された電荷を蓄積して保持する。駆動用トランジスタ３Ｂは、第１電位にある電源線ＤＳＬ１０−１から電流の供給を受け、キャパシタ３Ｃに保持された信号電位に応じて駆動電流を発光素子３Ｄに流す。発光素子３Ｄに所定の駆動電流が流れることにより、画素回路１０１−（１，１）が発光する。
【００４０】
画素回路１０１は、閾電圧補正機能を有する。閾電圧補正機能とは、駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに相当する電圧をキャパシタ３Ｃに保持させる機能であり、これにより、ＥＬパネル１００の画素毎のばらつきの原因となる駆動用トランジスタ３Ｂの閾電圧Ｖｔｈの影響をキャンセルすることができる。
【００４１】
また、画素回路１０１は、上述した閾電圧補正機能に加え、移動度補正機能も有する。移動度補正機能とは、キャパシタ３Ｃに信号電位を保持する際、駆動用トランジスタ３Ｂの移動度μに対する補正を信号電位に加える機能である。
【００４２】
さらに、画素回路１０１は、ブートストラップ機能も備えている。ブートストラップ機能とは、駆動用トランジスタ３Ｂのソース電位Ｖｓの変動にゲート電位Ｖｇを連動させる機能であり、これにより、駆動用トランジスタ３Ｂのゲートｇとソースｓ間の電圧Ｖｇｓを一定に維持することが出来る。
【００４３】
なお、閾電圧補正機能、移動度補正機能、およびブートストラップ機能の詳細な動作については、後述する図５および図８乃至図１６などでも説明する。
【００４４】
図５は、画素回路１０１の動作を説明するタイミングチャートである。
【００４５】
図５は、同一の時間軸（図面横方向）に対する走査線ＷＳＬ１０−１、電源線ＤＳＬ１０−１、および映像信号線ＤＴＬ１０−１の電位変化と、それに対応する駆動用トランジスタ３Ｂのゲート電位Ｖｇ及びソース電位Ｖｓの電位変化を示している。
【００４６】
図５において、時刻ｔ1までの期間は、前の水平期間（１Ｈ）の発光がなされている発光期間Ｔ1である。
【００４７】
発光期間Ｔ1が終了した時刻ｔ1から時刻ｔ3までは、駆動用トランジスタ３Ｂのゲート電位Ｖｇ及びソース電位Ｖｓを初期化することで閾電圧補正動作の準備を行う閾値補正準備期間Ｔ2である。
【００４８】
閾値補正準備期間Ｔ2では、時刻ｔ1において、電源スキャナ１０５は、電源線ＤＳＬ１０−１の電位を高電位であるＶｃｃ＿Ｈから低電位であるＶｃｃ＿Ｌに切換える。次に、時刻ｔ2において、ライトスキャナ１０４は、走査線ＷＳＬ１０−１の電位を高電位に切換える。これにより、駆動用トランジスタ３Ｂのゲート電位Ｖｇが基準電位Ｖｏにリセットされ且つソース電位Ｖｓが映像信号線ＤＴＬ１０−１の低電位Ｖｃｃ＿Ｌにリセットされる。
【００４９】
時刻ｔ3から時刻ｔ4までは、閾電圧補正動作を行う閾値補正期間Ｔ3である。閾値補正期間Ｔ3では、時刻ｔ3において、電源スキャナ１０５により、電源線ＤＳＬ１０−１の電位が高電位Ｖｃｃ＿Ｈに切換えられ、閾電圧Ｖｔｈに相当する電圧が、駆動用トランジスタ３Ｂのゲートｇとソースｓとの間に接続されたキャパシタ３Ｃに書き込まれる。
【００５０】
時刻ｔ4から時刻ｔ6までの画素サンプリング／移動度補正準備期間Ｔ4では、走査線ＷＳＬ１０−１の電位が高電位から低電位一旦切換えられるとともに、時刻ｔ6の前の時刻ｔ5において、水平セレクタ１０３は、映像信号線ＤＴＬ１０−１の電位を基準電位Ｖｏから信号電位Ｖｉｎに切換える。
【００５１】
そして、時刻ｔ6から時刻ｔ7までの画素サンプリング／移動度補正期間Ｔ5において、移動度補正動作が行われる。即ち、時刻ｔ6から時刻ｔ7までの間、走査線ＷＳＬ１０−１の電位が高電位に設定され、これにより、映像信号の信号電位Ｖｉｎが閾電圧Ｖｔｈに足し込まれる形でキャパシタ３Ｃに書き込まれると共に、移動度補正用の電圧ΔＶがキャパシタ３Ｃに保持された電圧から差し引かれる。
【００５２】
画素サンプリング／移動度補正期間Ｔ5終了後の時刻ｔ7において、走査線ＷＳＬ１０−１の電位が低電位に設定され、それ以降、発光期間Ｔ6として、信号電圧Ｖｉｎに応じた発光輝度で発光素子３Ｄが発光する。信号電圧Ｖｉｎは、閾電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光素子３Ｄの発光輝度は駆動用トランジスタ３Ｂの閾電圧Ｖｔｈや移動度μのばらつきの影響を受けることがない。
【００５３】
なお、発光期間Ｔ6の最初でブートストラップ動作が行われ、駆動用トランジスタ３Ｂのゲート‐ソース間電圧Ｖｇｓ＝Ｖｉｎ＋Ｖｔｈ−ΔＶを一定に維持したまま、駆動用トランジスタ３Ｂのゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。
【００５４】
また、時刻ｔ7から所定時間経過後の時刻ｔ8において、映像信号線ＤＴＬ１０−１の電位が、信号電位Ｖｉｎから基準電位Ｖｏに落とされる。
【００５５】
以上のようにして、ＥＬパネル１００では、駆動用トランジスタ３Ｂの閾電圧Ｖｔｈや移動度μのばらつきの影響を受けることがなく、発光素子３Ｄを発光させることができる。
【００５６】
ところで、このＥＬパネル１００の水平セレクタ１０３では、その内部で、列状のｎ本の映像信号線ＤＴＬ１０−１乃至１０−ｎそれぞれに対して、信号電圧Ｖｉｎと基準電位Ｖｏの供給が個別に制御されていた。
【００５７】
そこで、水平セレクタ内でＱ本（Ｑ≧２）の映像信号線ＤＴＬ１０をまとめて制御することにより、内部の回路をより簡素化するようにした水平セレクタの構成例を図６に示す。
【００５８】
即ち、図６は、本発明を適用したＥＬパネルの水平セレクタの一実施の形態の構成例を示す図である。
【００５９】
なお、図６に示される水平セレクタ１０３Ａ以外のＥＬパネルのその他の構成については、図３および図４を参照して説明した画素アレイ部１０２、ライトスキャナ１０４、および電源スキャナ１０５と同様であるので、図示および説明は省略する。図６では、水平セレクタ１０３Ａと画素回路１０１の配置が、図４で示した配置と上下逆となっている。
【００６０】
図６では、例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）を１組とするような場合に相当する、３本（Ｑ＝３）の映像信号線ＤＴＬ１０をまとめて制御する場合の例である。なお、以下のＱ＝３の例は、あくまで一例であり、Ｑ＝２またはＱ≧４であっても適用可能であることは言うまでもない。
【００６１】
ただし、Ｑを増やすことを考慮すると、ＥＬパネル１００のＴＦＴ（Thin Film Transistor）は、アモルファスシリコンではなく低温ポリシリコンを採用した方が好適である。低温ポリシリコンを採用したＴＦＴは、アモルファスシリコンを採用したＴＦＴと比較して、トランジスタのオン抵抗が低いこと、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）構成が可能であることといった様々な特長を有しており、その結果として、高速動作が可能となるからである。即ち、高速動作が可能ということは、セレクタ数、即ちＱを増やすことが容易に可能となるからである。
【００６２】
また、図６においては、画素回路１０１−（１，１）乃至１０１−（３，１）に関係する水平セレクタ１０３内の構成についてのみ示しており、図６に示す部分が水平セレクタ１０３Ａの全部ではない。
【００６３】
さらに、図６においては、映像信号線ＤＴＬ１０−１乃至１０−３それぞれは、各線の配線容量に基づく電位を有している。この配線容量とは対接地（ＧＮＤ）容量である。よって、この配線容量を明示すべく、映像信号線ＤＴＬ１０−１乃至１０−３と各ＧＮＤとの間にはキャパシタ４０−１乃至４０−３が図示されている。即ち、以下、説明の簡略上、キャパシタ４０−１乃至４０−３という呼称を用いる。また、映像信号線ＤＴＬ１０−１乃至１０−３の各配線容量を、キャパシタ４０−１乃至４０−３の各保持容量と称する。ただし、キャパシタ４０−１乃至４０−３とは、必ずしも回路素子を意味するわけではない。
【００６４】
水平セレクタ１０３Ａは、少なくとも、信号線３０−１、セレクタスイッチ３１−１ａ、３１−２ａ、および３１−３ａ、オフセットスイッチ３１−１ｂ、３１−２ｂ、および３１−３ｂ、信号線３２−１乃至３２−６、並びに信号線３３−１乃至３３−３を有している。
【００６５】
信号線３０−１は、セレクタスイッチ３１−１ａ、３１−２ａ、および３１−３ａの信号入力端とそれぞれ接続されており、所定の映像信号を伝送する。より具体的には、信号線３０−１では、画素回路１０１−（１，１）乃至１０１−（３，１）に供給する映像信号が、時分割で伝送され、セレクタスイッチ３１−１ａ、３１−２ａ、または３１−３ａのそれぞれに順次入力される。
【００６６】
セレクタスイッチ３１−１ａ乃至３１−３ａおよびオフセットスイッチ３１−１ｂ乃至３１−３ｂのそれぞれは、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）などで構成され、２つの制御入力端から入力されるセレクトパルス（後述するＳＥＬ１，ｘＳＥＬ１など）に応じて、信号入力端から入力される信号を信号出力端から出力するか否かを切換える。
【００６７】
セレクタスイッチ３１−１ａの信号入力端は、信号線３０−１と接続され、セレクタスイッチ３１−１ａの信号出力端は映像信号線ＤＴＬ１０−１と接続されている。また、セレクタスイッチ３１−１ａの２つの制御入力端のうち、いずれか一方が信号線３２−１と、他方が信号線３２−２と接続されている。セレクタスイッチ３１−１ａは、信号線３２−１および３２−２を介して供給されるセレクトパルスｘＳＥＬ１およびＳＥＬ１によってスイッチがオン状態にあるとき、信号線３０−１と映像信号線ＤＴＬ１０−１を接続する（導通させる）。なお、セレクトパルスＳＥＬ１の電位が高電位であるとき、セレクタスイッチ３１−１ａがオン状態であるとする。
【００６８】
セレクタスイッチ３１−２ａの信号入力端は、信号線３０−１と接続され、セレクタスイッチ３１−２ａの信号出力端は映像信号線ＤＴＬ１０−２と接続されている。また、セレクタスイッチ３１−２ａの２つの制御入力端のうち、いずれか一方が信号線３２−３と、他方が信号線３２−４と接続されている。セレクタスイッチ３１−２ａは、信号線３２−３および３２−４を介して供給されるセレクトパルスｘＳＥＬ２およびＳＥＬ２によってスイッチがオン状態にあるとき、信号線３０−１と映像信号線ＤＴＬ１０−２を接続する（導通させる）。なお、セレクトパルスＳＥＬ２の電位が高電位であるとき、セレクタスイッチ３１−２ａがオン状態であるとする。
【００６９】
セレクタスイッチ３１−３ａの信号入力端は、信号線３０−１と接続され、セレクタスイッチ３１−３ａの信号出力端は映像信号線ＤＴＬ１０−３と接続されている。また、セレクタスイッチ３１−３ａの２つの制御入力端のうち、いずれか一方が信号線３２−５と、他方が信号線３２−６と接続されている。セレクタスイッチ３１−３ａは、信号線３２−５および３２−６を介して供給されるセレクトパルスｘＳＥＬ３およびＳＥＬ３によってスイッチがオン状態にあるとき、信号線３０−１と映像信号線ＤＴＬ１０−３を接続する（導通させる）。なお、セレクトパルスＳＥＬ３の電位が高電位であるとき、セレクタスイッチ３１−３ａがオン状態であるとする。
【００７０】
一方、オフセットスイッチ３１−１ｂの信号入力端は、信号線３３−３と接続され、オフセットスイッチ３１−１ｂの信号出力端は映像信号線ＤＴＬ１０−１と接続されている。また、セレクタスイッチ３１−１ａの２つの制御入力端のうち、いずれか一方が信号線３３−１と、他方が信号線３３−２と接続されている。オフセットスイッチ３１−１ｂは、信号線３３−１および３３−２を介して供給されるセレクトパルスｘＧｏｆｓおよびＧｏｆｓによってスイッチがオン状態にあるとき、信号線３３−３と映像信号線ＤＴＬ１０−１を接続する（導通させる）。なお、セレクトパルスＧｏｆｓの電位が高電位であるとき、オフセットスイッチ３１−１ｂがオン状態であるとする。
【００７１】
オフセットスイッチ３１−２ｂの信号入力端は、信号線３３−３と接続され、オフセットスイッチ３１−２ｂの信号出力端は映像信号線ＤＴＬ１０−２と接続されている。また、セレクタスイッチ３１−２ａの２つの制御入力端のうち、いずれか一方が信号線３３−１と、他方が信号線３３−２と接続されている。オフセットスイッチ３１−２ｂは、信号線３３−１および３３−２を介して供給されるセレクトパルスｘＧｏｆｓおよびＧｏｆｓによってスイッチがオン状態にあるとき、信号線３３−３と映像信号線ＤＴＬ１０−２を接続する（導通させる）。なお、セレクトパルスＧｏｆｓの電位が高電位であるとき、オフセットスイッチ３１−２ｂがオン状態であるとする。
【００７２】
オフセットスイッチ３１−３ｂの信号入力端は、信号線３３−３と接続され、オフセットスイッチ３１−３ｂの信号出力端は映像信号線ＤＴＬ１０−３と接続されている。また、セレクタスイッチ３１−３ａの２つの制御入力端のうち、いずれか一方が信号線３３−１と、他方が信号線３３−２と接続されている。オフセットスイッチ３１−３ｂは、信号線３３−１および３３−２を介して供給されるセレクトパルスｘＧｏｆｓおよびＧｏｆｓによってスイッチがオン状態にあるとき、信号線３３−３と映像信号線ＤＴＬ１０−３を接続する（導通させる）。なお、セレクトパルスＧｏｆｓの電位が高電位であるとき、オフセットスイッチ３１−３ｂがオン状態であるとする。
【００７３】
信号線３２−１，３２−２，３２−３，３２−４，３２−５，３２−６，３３−１、または３３−２は、それぞれ、セレクトパルスｘＳＥＬ１，ＳＥＬ１，ｘＳＥＬ２，ＳＥＬ２，ｘＳＥＬ３，ＳＥＬ３，ｘＧｏｆｓ、およびＧｏｆｓを伝送する。なお、セレクトパルスｘＳＥＬ１，ｘＳＥＬ２，ｘＳＥＬ３，ｘＧｏｆｓは、それぞれ、セレクトパルスＳＥＬ１，ＳＥＬ２，ＳＥＬ３，Ｇｏｆｓの反転パルスである。信号線３３−３の電位は、基準電位Ｖｏに維持されている。
【００７４】
セレクタスイッチ３１−１ａがオン状態とされると、信号線３０−１と映像信号線ＤＴＬ１０−１が導通し、映像信号に対応する電荷がキャパシタ４０−１に蓄積され、キャパシタ４０−１の電位は信号線３０−１の信号電位Ｖｉｎまで上昇し、その後、信号電位Ｖｉｎで保持される。即ち、セレクタスイッチ３１−１ａは、キャパシタ４０−１に信号電位Ｖｉｎを保持させる。セレクタスイッチ３１−２ａまたは３１−３ａも同様に、キャパシタ４０−２または４０−３に信号電位Ｖｉｎを保持させる。
【００７５】
一方、オフセットスイッチ３１−１ｂがオン状態とされると、信号線３３−３と映像信号線ＤＴＬ１０−１が導通し、キャパシタ４０−１の電荷が放電し、その電位が、信号線３３−３の電位である基準電位Ｖｏまで降下する。オフセットスイッチ３１−２ｂおよび３１−３ｂも同様である。
【００７６】
以上のように、水平セレクタ１０３Ａでは、１本の信号線３０−１に対して、３本の映像信号線ＤＴＬ１０−１乃至１０−３が接続される。従って、図示は省略するが、水平セレクタ１０３Ａには、ｎ本の映像信号線ＤＴＬ１０−１乃至１０−ｎに対応して、ｎ本の１／３のｋ本（ｋ＝ｎ／３）の信号線３０−１乃至３０−ｋがあれば良いことになる。換言すれば、水平セレクタ１０３Ａを採用することにより、映像信号を入力する信号線およびその前段の制御回路を簡素化することができる。
【００７７】
図７は、セレクタスイッチ３１−１ａ乃至３１−３ａおよびオフセットスイッチ３１−１ｂ乃至３１−３ｂの動作と、そのときの映像信号線ＤＴＬ１０−１乃至１０−３の電位変化を表すタイミングチャートである。
【００７８】
図７において、図５と対応する部分には同一の符号を付してある。また、図７の映像信号線ＤＴＬ１０−１乃至１０−３の電位とは、即ち、図６において等価回路として図示したキャパシタ４０−１乃至４０−３に保持される電位である。
【００７９】
水平セレクタ１０３Ａ内のセレクタスイッチ３１−１ａ乃至３１−３ａおよびオフセットスイッチ３１−１ｂ乃至３１−３ｂは、閾値補正準備期間Ｔ2および画素サンプリング／移動度補正準備期間Ｔ4において、その状態が変化する。従って、図７では、閾値補正準備期間Ｔ2および画素サンプリング／移動度補正準備期間Ｔ4におけるセレクタスイッチ３１−１ａ乃至３１−３ａおよびオフセットスイッチ３１−１ｂ乃至３１−３ｂの動作と、それに対応する電位変化について説明する。
【００８０】
時刻ｔ1から時刻ｔ3までの閾値補正準備期間Ｔ2中の、時刻ｔ1から所定時間経過後の時刻ｔ12において、セレクトパルスＧｏｆｓの電位が低電位から高電位に遷移する。これにより、オフセットスイッチ３１−１ｂ、３１−２ｂ、および３１−３ｂがオン状態となり、信号線３３−３と映像信号線ＤＴＬ１０−１乃至１０−３とが接続するため、キャパシタ４０−１乃至４０−３に保持される電位（映像信号線ＤＴＬ１０−１乃至１０−３の電位）は、時間の経過とともに低下し、時刻ｔ12から所定時間経過後で時刻ｔ2前には、基準電位Ｖｏとなる。
【００８１】
そして、画素サンプリング／移動度補正準備期間Ｔ4の最初の時刻ｔ4から所定時間経過後の時刻ｔ41において、セレクトパルスＧｏｆｓの電位が低電位に戻され、オフセットスイッチ３１−１ｂ、３１−２ｂ、および３１−３ｂはオフ状態となる。
【００８２】
次に、時刻ｔ41から時刻ｔ6までの間に、セレクタスイッチ３１−１ａ、３１−２ａ、および３１−３ａが所定期間ずつ順次オン状態となり、キャパシタ４０−１乃至４０−３に保持される電位が信号電位Ｖｉｎとされる。
【００８３】
即ち、時刻ｔ41から所定時間経過後の時刻ｔ42から時刻ｔ43までの間、セレクトパルスＳＥＬ１の電位が高電位となり、セレクタスイッチ３１−１ａがオン状態となる。これに応じて、キャパシタ４０−１に保持される電位が、時刻ｔ42から時間の経過とともに上昇し、所定時間経過後に信号電位Ｖｉｎとなる。
【００８４】
続いて、時刻ｔ43から所定時間経過後の時刻ｔ44から時刻ｔ45までの間、セレクトパルスＳＥＬ２の電位が高電位となり、セレクタスイッチ３１−２ａがオン状態となる。これに応じて、キャパシタ４０−２に保持される電位が、時刻ｔ44から時間の経過とともに上昇し、所定時間経過後に信号電位Ｖｉｎとなる。
【００８５】
続いて、時刻ｔ45から所定時間経過後の時刻ｔ46から時刻ｔ47までの間、セレクトパルスＳＥＬ３の電位が高電位となり、セレクタスイッチ３１−３ａがオン状態となる。これに応じて、キャパシタ４０−３に保持される電位が、時刻ｔ46から時間の経過とともに上昇し、所定時間経過後に信号電位Ｖｉｎとなる。
【００８６】
そして、時刻ｔ47から所定時間経過後の時刻ｔ6から画素サンプリング／移動度補正期間Ｔ5において、走査線ＷＳＬ１０−１の電位が高電位に設定されて移動度補正動作が行われ、発光期間Ｔ6において、キャパシタ３Ｃに保持された信号電位に応じた駆動電流が発光素子３Ｄに流れることにより発光素子３Ｄが発光する。
【００８７】
図４の水平セレクタ１０３による画素回路１０１の動作と、図６の水平セレクタ１０３Ａによる画素回路１０１の動作を比較するため、図７のタイミングチャートを、図５に示したタイミングチャートと同様の形態で図示すると、図８に示すようになる。
【００８８】
水平セレクタ１０３では、図５で示したように、画素サンプリング／移動度補正期間Ｔ5を含む所定の時間だけ、映像信号線ＤＴＬ１０−１の電位が信号電位Ｖｉｎとされているのに対し、水平セレクタ１０３Ａによれば、図８に示されるように、映像信号線ＤＴＬ１０−１の電位（キャパシタ４０−１の電位）が、閾値補正準備期間Ｔ2中の所定時刻から画素サンプリング／移動度補正準備期間Ｔ4の所定時刻までの間以外は、信号電位Ｖｉｎとされている。
【００８９】
次に、図９乃至図１６を参照して、画素回路１０１の動作についてさらに詳細に説明する。なお、図９乃至図１６においては、理解を容易にするため、発光素子３Ｄの容量成分を等価的にキャパシタ３Ｉとして図示してある。
【００９０】
図９は、発光期間Ｔ1の画素回路１０１の状態を示している。
【００９１】
発光期間Ｔ1では、電源線ＤＳＬ１０−１の電位が高電位Ｖｃｃ＿Ｈとなっており、駆動用トランジスタ３Ｂが駆動電流Ｉｄｓを発光素子３Ｄに供給している。図示する様に、駆動電流Ｉｄｓは、高電位Ｖｃｃ＿Ｈにある電源線ＤＳＬ１０−１から駆動用トランジスタ３Ｂを介して発光素子３Ｄを通り、接地配線３Ｈに流れ込んでいる。
【００９２】
そして、閾値補正準備期間Ｔ2の最初の時刻ｔ1において、図１０に示すように、電源スキャナ１０５は、電源線ＤＳＬ１０−１の電位を高電位Ｖｃｃ＿Ｈ（第１電位）から低電位Ｖｃｃ＿Ｌ（第２電位）に切換える。これにより電源線ＤＳＬ１０−１の電位はＶｃｃ＿Ｌまで放電され、さらに駆動用トランジスタ３Ｂのソース電位ＶｓはＶｃｃ＿Ｌに近い電位まで遷移する。電源線ＤＳＬ１０−１の配線容量が大きい場合は比較的早いタイミングで電源線ＤＳＬ１０−１を高電位Ｖｃｃ＿Ｈから低電位Ｖｃｃ＿Ｌに切換えると良い。時刻ｔ1から時刻ｔ2までの期間を十分に確保することで、配線容量やその他の画素寄生容量の影響を受けないようにしておく。
【００９３】
次に、時刻ｔ2において、ライトスキャナ１０４は、走査線ＷＳＬ１０−１の電位を高電位に切換える。これにより、図１１に示すように、サンプリング用トランジスタ３Ａがオン状態になる。このとき映像信号線ＤＴＬ１０−１の電位は基準電位Ｖｏである。よって駆動用トランジスタ３Ｂのゲート電位Ｖｇは導通したサンプリング用トランジスタ３Ａを通じて映像信号線ＤＴＬ１０−１の基準電位Ｖｏとなる。これと同時に駆動用トランジスタ３Ｂのソース電位Ｖｓは即座に低電位Ｖｃｃ＿Ｌに固定される。以上により、駆動用トランジスタ３Ｂのソース電位Ｖｓが映像信号線ＤＴＬ１０−１の基準電位Ｖｏより十分低い電位Ｖｃｃ＿Ｌに初期化（リセット）される。具体的には、駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖｇｓ（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動用トランジスタ３Ｂの閾電圧Ｖｔｈより大きくなるように、電源線ＤＳＬ１０−１の低電位Ｖｃｃ＿Ｌが設定される。
【００９４】
続く閾値補正期間Ｔ3の最初の時刻ｔ3において、図１２に示すように、電源スキャナ１０５が、電源線ＤＳＬ１０−１の電位を低電位Ｖｃｃ＿Ｌから高電位Ｖｃｃ＿Ｈに切換えると、駆動用トランジスタ３Ｂのソース電位Ｖｓが上昇を開始する。やがて駆動用トランジスタ３Ｂのゲート‐ソース間電圧Ｖｇｓが閾電圧Ｖｔｈとなったところで電流がカットオフする。このようにして駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに相当する電圧がキャパシタ３Ｃに書き込まれる。これが閾電圧補正動作である。このとき電流が専らキャパシタ３Ｃ側に流れ、発光素子３Ｄ側には流れないようにするため、発光素子３Ｄがカットオフとなるように接地配線３Ｈの電位が予め設定されている。
【００９５】
次の画素サンプリング／移動度補正準備期間Ｔ4では、最初の時刻ｔ4において、ライトスキャナ１０４は、走査線ＷＳＬ１０−１の電位を低電位に切換える。これにより、図１３に示すように、サンプリング用トランジスタ３Ａがオフ状態になる。
【００９６】
そして、画素サンプリング／移動度補正準備期間Ｔ4のサンプリング用トランジスタ３Ａがオフ状態とされた後に、セレクタスイッチ３１−１ａ、３１−２ａ、および３１−３ａが所定期間ずつ順次オン状態とされることで、図１４に示されるように、映像信号線ＤＴＬ１０−１の電位（キャパシタ４０−１）も基準電位Ｖｏから信号電位（サンプリング電位）Ｖｉｎに遷移する。これにより、次の画素サンプリング動作及び移動度補正動作の準備が完了する。
【００９７】
そして、画素サンプリング／移動度補正期間Ｔ5の最初の時刻ｔ6において、ライトスキャナ１０４によって走査線ＷＳＬ１０−１の電位が高電位に切換えられ、サンプリング用トランジスタ３Ａがオン状態になる。したがって駆動用トランジスタ３Ｂのゲート電位Ｖｇは信号電位Ｖｉｎとなる。
【００９８】
ここで発光素子３Ｄは始めカットオフ状態（ハイインピーダンス状態）にあるため、駆動用トランジスタ３Ｂのドレイン／ソース間電流（駆動電流）Ｉｄｓはキャパシタ３Ｉに流れ込み、充電を開始する。したがって駆動用トランジスタ３Ｂのソース電位Ｖｓは上昇を開始し、やがて駆動用トランジスタ３Ｂのゲート−ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶとなる。
【００９９】
以上のようにして、信号電位Ｖｉｎのサンプリングと補正量ΔＶの調整が同時に行われる。信号電位Ｖｉｎが高いほどドレイン／ソース間電流Ｉｄｓは大きくなり、補正量ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行われる。信号電位Ｖｉｎを一定とした場合、駆動用トランジスタ３Ｂの移動度μが大きいほど補正量ΔＶの絶対値が大きくなる。換言すると移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素回路１０１ごとの移動度μのばらつきを取り除くことが出来る。
【０１００】
発光期間Ｔ6になると、図１６に示すように、走査線ＷＳＬ１０−１が低電位側に遷移し、サンプリング用トランジスタ３Ａがオフ状態となる。これにより駆動用トランジスタ３Ｂのゲートｇは映像信号線ＤＴＬ１０−１から切り離される。同時に駆動電流Ｉｄｓが発光素子３Ｄを流れ始める。これにより発光素子３Ｄのアノード電位は駆動電流Ｉｄｓに応じてＶｅｌ上昇する。発光素子３Ｄのアノード電位の上昇は、即ち駆動用トランジスタ３Ｂのソース電位Ｖｓの上昇に他ならない。駆動用トランジスタ３Ｂのソース電位Ｖｓが上昇すると、キャパシタ３Ｃのブートストラップ動作により、駆動用トランジスタ３Ｂのゲート電位Ｖｇも連動して上昇する。ゲート電位Ｖｇの上昇量Ｖｅｌはソース電位Ｖｓの上昇量Ｖｅｌに等しくなる。故に、発光期間Ｔ6中、駆動用トランジスタ３Ｂのゲート‐ソース間電圧Ｖｇｓは（Ｖｉｎ＋Ｖｔｈ−ΔＶ）で一定に保持される。また仮に、発光素子３Ｄの経時劣化によりそのアノード電位が変動しても、駆動用トランジスタ３Ｂのゲート‐ソース間電圧は常に（Ｖｉｎ＋Ｖｔｈ−ΔＶ）で一定に保持される。
【０１０１】
従って、水平セレクタ１０３Ａを備えるＥＬパネル１００においては、閾電圧補正機能および移動度補正機能によって画素回路１０１ごとの閾電圧Ｖｔｈ及び移動度μの相違を補正することができる。また、発光素子３Ｄの経時変動（劣化）も補正することができる。
【０１０２】
これにより、ＥＬパネル１００を用いた表示装置では、高品位な画質を得ることが可能である。
【０１０３】
また、図４を参照して明らかなように、画素回路１０１は少ない素子数で構成することができるため、ＥＬパネル１００はパネルの高精細化に適した構成を有し、さらに、水平セレクタとして水平セレクタ１０３Ａの構成を備えた場合には、セレクタ回路を用いることで、映像信号線ＤＴＬ１０−１乃至１０−ｎに供給する信号を入力する信号配線を簡素化することができ、デジタルインタフェースも可能となる。
【０１０４】
水平セレクタ１０３ＡをＥＬパネル１００の一部として備える表示装置は、図３のＥＬパネル１００と同様に、例えば、携帯電話機、デジタルスチルカメラ、カムコーダ（登録商標）、テレビジョン受像機、プリンタ等の表示部として採用することができる。
【０１０５】
なお、キャパシタ４０−１乃至４０−３は、上述した例では映像信号線ＤＴＬ１０−１乃至１０−３の各配線容量を等価的に表したものとして説明したが、実際の回路素子として構成してもよい。この場合も回路素子としてのキャパシタ４０−１乃至４０−３は図６に示されるように配設すればよい。
【０１０６】
本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【図面の簡単な説明】
【０１０７】
【図１】ＥＬパネルの一画素分を示す模式的な回路図である。
【図２】図１に示した画素回路の動作を説明するタイミングチャートである。
【図３】本発明を適用したＥＬパネルの基本となる構成例を示す図である。
【図４】図３に示したＥＬパネルに含まれる画素の詳細な構成例を示す図である。
【図５】画素回路の動作を説明するタイミングチャートである。
【図６】本発明を適用したＥＬパネルの水平セレクタの一実施の形態の構成例を示す図である。
【図７】セレクタスイッチおよびオフセットスイッチの動作と、そのときの映像信号線の電位変化を表すタイミングチャートである。
【図８】本発明における画素回路の動作例を説明するタイミングチャートである。
【図９】画素回路の動作例を説明する図である。
【図１０】画素回路の動作例を説明する図である。
【図１１】画素回路の動作例を説明する図である。
【図１２】画素回路の動作例を説明する図である。
【図１３】画素回路の動作例を説明する図である。
【図１４】画素回路の動作例を説明する図である。
【図１５】画素回路の動作例を説明する図である。
【図１６】画素回路の動作例を説明する図である。
【符号の説明】
【０１０８】
３Ａ  サンプリング用トランジスタ，  ３Ｂ  駆動用トランジスタ，  ３Ｃ  キャパシタ，  ３Ｄ  発光素子，  ３０−１  信号線，  ３１−１ａ、３１−２ａ、および３１−３ａ  セレクタスイッチ，  ３３−３  信号線，  ３１−１ｂ、３１−２ｂ、および３１−３ｂ  オフセットスイッチ，１００  ＥＬパネル，  １０３Ａ  水平セレクタ，  １０１−（１，１）乃至１０１−（３，１）  画素回路，  １０４  ライトスキャナ，  １０５  電源スキャナ，  ＤＴＬ１０−１乃至１０−ｎ  映像信号線
【図１】
2009186795.tif 000003
【図２】
2009186795.tif 000004
【図３】
2009186795.tif 000005
【図４】
2009186795.tif 000006
【図５】
2009186795.tif 000007
【図６】
2009186795.tif 000008
【図７】
2009186795.tif 000009
【図８】
2009186795.tif 000010
【図９】
2009186795.tif 000011
【図１０】
2009186795.tif 000012
【図１１】
2009186795.tif 000013
【図１２】
2009186795.tif 000014
【図１３】
2009186795.tif 000015
【図１４】
2009186795.tif 000016
【図１５】
2009186795.tif 000017
【図１６】
2009186795.tif 000018