(57)【要約】【課題】利得特性および出力パワーを容易に制御することが可能な利得可変増幅装置を提供する。【解決手段】利得可変増幅装置は、入力信号が入力される第１の入力端子と、増幅信号を出力する出力端子と、ＭＯＳトランジスタで構成されたスイッチ段および増幅段を有する増幅部と、スイッチ段のＭＯＳトランジスタのゲートに制御信号を出力して、該ＭＯＳトランジスタのオン／オフを制御することにより、利得を制御する制御回路と、を備える。【選択図】図１
2009089225.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅して出力する利得可変増幅装置であって、
第１の入力信号が入力される第１の入力端子と、
第２の入力端子と、
電源に一端が接続されたインダクタと、
前記インダクタの他端に接続された出力端子と、
前記インダクタの他端に一端が接続され同じ大きさであるｎ個（ｎ：整数、ｎ≧２）の第１のＭＯＳトランジスタを、有する第１のスイッチ段と、
それぞれの前記第１のＭＯＳトランジスタの他端と接地との間に前記第１のＭＯＳトランジスタと一対一に接続されるとともにゲートが前記第１の入力端子に共通に接続された同じ大きさであるｎ個の第２のＭＯＳトランジスタを、有する第１の増幅段と、
前記インダクタの他端に一端が接続され前記第１のＭＯＳトランジスタと同じ大きさであるｎ個の第３のＭＯＳトランジスタを、有する第２のスイッチ段と、
それぞれの前記第３のＭＯＳトランジスタの他端と接地との間に前記第３のＭＯＳトランジスタと一対一に接続されるとともにゲートが前記第２の入力端子共通に接続され前記第２のＭＯＳトランジスタと同じ大きさであるｎ個の第４のＭＯＳトランジスタを、有する第２の増幅段と、
前記第１のＭＯＳトランジスタおよび前記第３のＭＯＳトランジスタのゲートに制御信号を出力して、前記第１のＭＯＳトランジスタおよび前記第３のＭＯＳトランジスタのオン／オフを制御することにより、利得を制御する制御回路と、を備え、
前記制御回路は、
オンさせる前記第１のＭＯＳトランジスタの総数とオンさせる前記第３のＭＯＳトランジスタの総数との和がｎ個となるように、前記第１のＭＯＳトランジスタおよび前記第３のＭＯＳトランジスタのオン／オフを制御する
ことを特徴とする利得可変増幅装置。
【請求項２】
前記第１の入力信号に対して位相が反転した信号と等価な第２の入力信号が、前記第２の入力端子に入力される
ことを特徴とする請求項１に記載の利得可変増幅装置。
【請求項３】
前記制御回路は、さらに、
前記第２のＭＯＳトランジスタが線形領域で動作するように、前記第１の入力信号にバイアスを加えるとともに、
前記第４のＭＯＳトランジスタが線形領域で動作するように、前記第２の入力信号にバイアスを加える
ことを特徴とする請求項２に記載の利得可変増幅装置。
【請求項４】
前記電源と前記第１のＭＯＳトランジスタの一端との間で、前記インダクタと並列に接続された抵抗を、さらに備える
ることを特徴とする請求項１ないし３の何れかに記載の利得可変増幅装置。
【請求項５】
前記第１の入力端子に入力が接続され、前記第２のＭＯＳトランジスタのゲートに出力が接続されるように、前記第１の入力端子と前記第２のＭＯＳトランジスタのゲートとの間に接続された第１のインバータと、
前記第２の入力端子に入力が接続され、前記第４のＭＯＳトランジスタのゲートに出力が接続されるように、前記第２の入力端子と前記第４のＭＯＳトランジスタのゲートとの間に接続された第２のインバータと、をさらに備え、
前記第１の入力信号および前記第２の入力信号がデジタル信号である
ことを特徴とする請求項２に記載の利得可変増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信に使用される増幅器、特にパワーアンプに使用される利得可変増幅装置に関する。
【背景技術】
【０００２】
従来、無線通信には、信号を増幅するための増幅器が使用される。この増幅器は、用途に応じて、利得特性を制御する必要がある。
【０００３】
ここで、従来の増幅器には、例えば、利得補償回路が多段増幅器の入力側または段間または出力側の信号が通過する主線路と接地との間に設けられている。該利得補償回路は、キャパシタと可変容量素子との直列回路と、この直列回路に並列に接続された誘導性素子と、該キャパシタと該可変容量素子との間に接続されたチョーク回路と、を有する（例えば、特許文献１参照。）。
【０００４】
上記従来の増幅器は、上記構成を有することにより、低温から高温まで平坦な利得特性を得ることができる。
【０００５】
しかし、上記従来の増幅器は、利得特性を可変にするものではない。
【０００６】
また、他の従来の増幅器には、例えば、並列に接続された増幅段の並列数をスイッチにより切り換えることにより、利得特性および出力パワーを可変にするものがある（例えば、特許文献２参照。）。
【０００７】
しかし、上記他の従来の増幅器は、該スイッチを切り換えて増幅段の並列数を増やすことにより、出力インピーダンスが該並列数に反比例して小さくなる。この場合、利得特性ならびに出力パワーは、該増幅段の該並列数に比例しない。
【０００８】
したがって、上記他の従来の増幅器では、利得特性ならびに出力パワーを、該並列数に比例させて制御することができない。すなわち、上記他の従来の増幅器では、利得特性ならびに出力パワーの制御が困難になるという問題がある。
【特許文献１】特開２０００−４０９２２号公報
【特許文献２】米国特許出願公開第２００６／００３８７１０号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、容易に利得特性ならびに出力パワーを制御することが可能な利得可変増幅装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一態様に係る利得可変増幅装置は、入力信号を増幅して出力する利得可変増幅装置であって、
第１の入力信号が入力される第１の入力端子と、
第２の入力端子と、
電源に一端が接続されたインダクタと、
前記インダクタの他端に接続された出力端子と、
前記インダクタの他端に一端が接続され同じ大きさであるｎ個（ｎ：整数、ｎ≧２）の第１のＭＯＳトランジスタを、有する第１のスイッチ段と、
それぞれの前記第１のＭＯＳトランジスタの他端と接地との間に前記第１のＭＯＳトランジスタと一対一に接続されるとともにゲートが前記第１の入力端子に共通に接続された同じ大きさであるｎ個の第２のＭＯＳトランジスタを、有する第１の増幅段と、
前記インダクタの他端に一端が接続され前記第１のＭＯＳトランジスタと同じ大きさであるｎ個の第３のＭＯＳトランジスタを、有する第２のスイッチ段と、
それぞれの前記第３のＭＯＳトランジスタの他端と接地との間に前記第３のＭＯＳトランジスタと一対一に接続されるとともにゲートが前記第２の入力端子共通に接続され前記第２のＭＯＳトランジスタと同じ大きさであるｎ個の第４のＭＯＳトランジスタを、有する第２の増幅段と、
前記第１のＭＯＳトランジスタおよび前記第３のＭＯＳトランジスタのゲートに制御信号を出力して、前記第１のＭＯＳトランジスタおよび前記第３のＭＯＳトランジスタのオン／オフを制御することにより、利得を制御する制御回路と、を備え、
前記制御回路は、
オンさせる前記第１のＭＯＳトランジスタの総数とオンさせる前記第３のＭＯＳトランジスタの総数との和がｎ個となるように、前記第１のＭＯＳトランジスタおよび前記第３のＭＯＳトランジスタのオン／オフを制御する
ことを特徴とする。
【発明の効果】
【００１１】
本発明の一態様に係る利得可変増幅装置によれば、利得特性および出力パワーを容易に制御することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を適用した各実施例について図面を参照しながら説明する。
【実施例１】
【００１３】
図１は、本発明の一態様である実施例１に係る利得可変増幅装置１００の要部構成を示す図である。また、図２は、図１に示す増幅部４の要部構成の一例を示す図である。
【００１４】
図１に示すように、利得可変増幅装置１００は、第１の入力端子１と、第２の入力端子２と、出力端子３と、増幅部４と、制御回路５と、を備える。
【００１５】
第１の入力端子１には、第１の入力信号Ｖｉｎ＋が入力されるようになっている。
【００１６】
第１の入力端子１と増幅部４の第１の入力部４ａとの間には、第１の容量１ａが接続されている。
【００１７】
また、第２の入力端子２には、第１の入力信号Ｖｉｎ＋の位相を反転させた信号と等価な第２の入力信号Ｖｉｎ−が入力されるようになっている。
【００１８】
第２の入力端子２と増幅部４の第２の入力部４ｂとの間には、第２の容量２ａが接続されている。
【００１９】
このように、本実施例では、利得可変増幅装置１００には、相補的な２つの信号が第１、第２の入力端子１、２を介して入力されるようになっている。そして、利得可変増幅装置１００は、入力された信号を増幅部４により増幅して、出力端子３から単層の信号を出力するようになっている。
【００２０】
なお、利得可変増幅装置１００は、後述の実施例のように、相補的な２つの信号に応じて、入力された信号を増幅部により増幅して、出力端子から差動の信号を出力するようにしてもよい。また、利得可変増幅装置１００は、１つの信号に応じて、入力された信号を増幅部により増幅して、出力端子から単層の信号を出力するようにしてもよい。
【００２１】
また、図１に示すように、制御回路５は、ユーザまたは外部回路（図示せず）等から入力された利得制御指令に応じて、制御信号Ｄ０〜Ｄ７、／Ｄ０〜／Ｄ７を出力して、増幅部４における利得を制御するようになっている。なお、制御信号／Ｄ０〜／Ｄ７は、制御信号Ｄ０〜Ｄ７の反転信号と等価な信号である。また、制御信号Ｄ０〜Ｄ７、／Ｄ０〜／Ｄ７には、例えば、デジタル信号が選択される。
【００２２】
また、図２に示すように、増幅部４は、インダクタ６と、第１のスイッチ段７と、第１の増幅段８と、第２のスイッチ段９と、第２の増幅段１０と、を有する。
【００２３】
インダクタ６は、電源Ｖｄｄに一端が接続され、出力端子３に他端が接続されている。このインダクタ６は、ＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）降下を避けるために設けられている。
【００２４】
第１のスイッチ段７は、例えば、同じ大きさである８個の第１のＭＯＳトランジスタ７ａ〜７ｈで構成される。これらの第１のＭＯＳトランジスタ７ａ〜７ｈは、インダクタ６の他端に（すなわち、出力部４ｃを介して出力端子３に）一端（ドレイン）が接続されている。さらに、これらの第１のＭＯＳトランジスタ７ａ〜７ｈは、ゲートにそれぞれ制御信号Ｄ０〜Ｄ７が入力されるようになっている。
【００２５】
なお、本実施例では、上述のように、第１のＭＯＳトランジスタが８個の場合について説明するが、第１のＭＯＳトランジスタがｎ個（ｎ≧２、ｎ：整数）の場合についても同様に説明される。
【００２６】
第１の増幅段８は、同じ大きさである８個の第２のＭＯＳトランジスタ８ａ〜８ｈで構成される。これらの第２のＭＯＳトランジスタ８ａ〜８ｈは、それぞれの第１のＭＯＳトランジスタ７ａ〜７ｈの他端（ソース）と接地との間に第１のＭＯＳトランジスタ７ａ〜７ｈと一対一に接続されている。さらに、これらの第２のＭＯＳトランジスタ８ａ〜８ｈは、ゲートが、第１の容量１ａを介して、第１の入力端子１に共通に接続されている。
【００２７】
なお、第１のＭＯＳトランジスタがｎ個の場合には、第２のＭＯＳトランジスタは同数のｎ個となる。
【００２８】
第２のスイッチ段９は、第１のＭＯＳトランジスタ７ａ〜７ｈと同じ大きさである８個の第３のＭＯＳトランジスタ９ａ〜９ｈで構成される。これらの第３のＭＯＳトランジスタ９ａ〜９ｈは、インダクタ６の他端（出力部４ｃ）に一端（ドレイン）が接続されている。さらに、これらの第３のＭＯＳトランジスタ９ａ〜９ｈは、ゲートにそれぞれ制御信号／Ｄ０〜／Ｄ７が入力されるようになっている。
【００２９】
なお、第１のＭＯＳトランジスタがｎ個の場合には、第３のＭＯＳトランジスタは同数のｎ個となる。
【００３０】
第２の増幅段１０は、第２のＭＯＳトランジスタ８ａ〜８ｈと同じ大きさを有する８個の第４のＭＯＳトランジスタ１０ａ〜１０ｈで構成される。これらの第４のＭＯＳトランジスタ１０ａ〜１０ｈは、それぞれの第３のＭＯＳトランジスタ９ａ〜９ｈの他端（ソース）と接地との間に第３のＭＯＳトランジスタ９ａ〜９ｈと一対一に接続されている。さらに、これらの第４のＭＯＳトランジスタ１０ａ〜１０ｈは、ゲートが、第２の容量２ａを介して、第２の入力端子２に共通に接続されている。
【００３１】
なお、第１のＭＯＳトランジスタがｎ個の場合には、第４のＭＯＳトランジスタは同数のｎ個となる。
【００３２】
制御回路５は、オンさせる第１のＭＯＳトランジスタ７ａ〜７ｈの総数とオンさせる第３のＭＯＳトランジスタ９ａ〜９ｈの総数との和が８個となるように、第１のＭＯＳトランジスタ７ａ〜７ｈおよび第３のＭＯＳトランジスタ９ａ〜９ｈのオン／オフを制御するようになっている。
【００３３】
なお、制御回路５は、第１のＭＯＳトランジスタがｎ個の場合には、オンさせる第１のＭＯＳトランジスタ７ａ〜７ｈの総数とオンさせる第３のＭＯＳトランジスタ９ａ〜９ｈの総数との和がｎ個となるように、第１のＭＯＳトランジスタ７ａ〜７ｈおよび第３のＭＯＳトランジスタ９ａ〜９ｈのオン／オフを制御する。
【００３４】
次に、以上のような構成を有する利得可変増幅装置１００の動作について説明する。
【００３５】
制御回路５は、利得を増加させる旨の利得制御指令を受けると、例えば、オンしている第１のＭＯＳトランジスタ７ａ〜７ｈの数を増加させるとともに、オンしている第３のＭＯＳトランジスタ９ａ〜９ｈの数を減少させるように制御信号Ｄ０〜Ｄ７、／Ｄ０〜／Ｄ７を出力する。
【００３６】
このとき、制御回路５は、オンさせる第１のＭＯＳトランジスタ７ａ〜７ｈの総数とオンさせる第３のＭＯＳトランジスタ９ａ〜９ｈの総数との和が８個となるように、第１のＭＯＳトランジスタ７ａ〜７ｈおよび第３のＭＯＳトランジスタ９ａ〜９ｈのオン／オフを制御する。
【００３７】
したがって、上記動作の間、オンしているＭＯＳトランジスタの数およびオフしているＭＯＳトランジスタの数が同じであり、増幅部４の出力インピーダンスが一定に保たれる。
【００３８】
ここで、既述のように、本実施例においては、第１の入力信号Ｖｉｎ＋と第２の入力信号Ｖｉｎ−とが相補的な信号である。増幅部４は、第１の入力信号Ｖｉｎ＋に基づく信号成分と第２の入力信号Ｖｉｎ−に基づく信号成分との差を、出力信号として出力端子３に出力する。したがって、上記のようにして増幅部４の出力インピーダンスが一定に保たれる場合には、増幅部４から出力される出力信号の振幅（パワー）は、オンしている第１のＭＯＳトランジスタの数とオンしている第２のＭＯＳトランジスタの数との差の絶対値に比例する。
【００３９】
一例として、オンしている第１のＭＯＳトランジスタの数を５個から６個に増加させる場合について検討する。この場合、該差の絶対値は、２個（オンしている第１のＭＯＳトランジスタの数が５個、オンしている第２のＭＯＳトランジスタの数が３個の場合）から、４個（オンしている第１のＭＯＳトランジスタの数が６個、オンしている第２のＭＯＳトランジスタの数が２個の場合）に増加する。すなわち、差の絶対値が２個から４個に増加（２倍に増加）し、出力信号の振幅が２倍になる。
【００４０】
さらに、オンしている第１のＭＯＳトランジスタの数を６個から７個に増加させる場合について検討する。この場合、該差の絶対値は、４個（オンしている第１のＭＯＳトランジスタの数が６個、オンしている第２のＭＯＳトランジスタの数が２個の場合）から、６個（オンしている第１のＭＯＳトランジスタの数が７個、オンしている第２のＭＯＳトランジスタの数が１個の場合）に増加する。すなわち、差の絶対値が４個から６個に増加（１．５倍に増加）し、出力信号の振幅が１．５倍になる。
【００４１】
このようにして、制御回路５は、オンさせる第１のＭＯＳトランジスタの数を制御することにより、増幅部４の利得を増加させる。
【００４２】
一方、制御回路５は、利得を減少させる旨の利得制御指令を受けると、例えば、オンしている第１のＭＯＳトランジスタ７ａ〜７ｈの数を減少させるとともに、オンしている第３のＭＯＳトランジスタ９ａ〜９ｈの数を増加させるように制御信号Ｄ０〜Ｄ７、／Ｄ０〜／Ｄ７を出力する。
【００４３】
このとき、制御回路５は、オンさせる第１のＭＯＳトランジスタ７ａ〜７ｈの総数とオンさせる第３のＭＯＳトランジスタ９ａ〜９ｈの総数との和が８個となるように、第１のＭＯＳトランジスタ７ａ〜７ｈおよび第３のＭＯＳトランジスタ９ａ〜９ｈのオン／オフを制御する。
【００４４】
したがって、既述のように、上記動作の間、オンしているＭＯＳトランジスタの数およびオフしているＭＯＳトランジスタの数が同じであり、増幅部４の出力インピーダンスが一定に保たれる。
【００４５】
これにより、増幅部４から出力される出力信号の振幅（パワー）は、オンしている第１のＭＯＳトランジスタの数とオンしている第２のＭＯＳトランジスタの数との差の絶対値に比例する。
【００４６】
したがって、制御回路５は、既述の利得を増加させる場合と同様に、上記制御条件を満たしつつ、該差の絶対値を減少させるように第１のＭＯＳトランジスタ７ａ〜７ｈ、第３のＭＯＳトランジスタ９ａ〜９ｈを制御する。これにより、該差の絶対値に比例して、増幅部４の利得を減少させることができる。
【００４７】
このように、制御回路５は、オンしている第１、第２の増幅段のＭＯＳトランジスタの数が一定となるように、ＭＯＳトランジスタの動作を制御する。すなわち、利得可変増幅装置１００の増幅部４の出力インピーダンスは一定に制御されることとなる。
【００４８】
これにより、利得可変増幅装置１００は、利得を増加または減少させる旨の利得制御指令に応じて、出力信号を線形に増加または減少させて、利得を線形に制御できる。
【００４９】
以上のように、本実施例に係る利得可変増幅装置によれば、容易に、利得特性および出力パワーを制御することができる。
【００５０】
なお、既述のように、本実施例においては、一例として、第１、第２のスイッチ段、第１、第２の増幅段のＭＯＳトランジスタが８個並列する場合（８ビット）について説明した。必要に応じて、これらのＭＯＳトランジスタの並列数を増加させることにより、より大きな可変利得範囲を得ることができる。
【実施例２】
【００５１】
実施例１では、利得可変増幅装置に適用される増幅部の構成の一例について述べた。
【００５２】
ここで、実施例１に示す増幅部では、出力信号Ｖｏｕｔの振幅が大きくなるに連れて、第１、第２のスイッチ段のＭＯＳトランジスタ、又は第１、第２の増幅段のＭＯＳトランジスタによる歪が発生し得る。
【００５３】
この歪が発生すると、制御回路５から出力された制御信号に応じて、増幅部の利得が線形に増加しなくなり得る。また、この歪みにより、増幅部が、ＡＭ（Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）−ＰＭ（Ｐｈａｓｅ  Ｍｏｄｕｌａｔｉｏｎ）変換を起こし得る。
【００５４】
そこで、本実施例では、上記歪みの影響を低減することが可能な、利得可変増幅装置に適用される増幅部の構成の他の例について述べる。
【００５５】
図３は、本発明の一態様である実施例２に係る増幅部４の要部構成を示す図である。
【００５６】
なお、実施例１と同様の符号を付された構成は、実施例１と同様の構成である。また、本実施例２に係る増幅部は、実施例１の増幅部４と同様に、図１に示す利得可変増幅装置１００に適用される。
【００５７】
図３に示すように、増幅部４は、実施例１と比較して、電源Ｖｄｄと第１のＭＯＳトランジスタ７ａ〜７ｈの一端（ドレイン）との間でインダクタ６と並列に接続された抵抗１１を、さらに有する。すなわち、増幅部４には、終端抵抗として抵抗１１が設けられている。
【００５８】
この終端抵抗として機能する抵抗１１により、出力信号Ｖｏｕｔの増大が制限される。したがって、スイッチ段や増幅段における該歪みが抑制される。これにより、制御回路５は、制御信号により利得を線形に制御することができる。さらに、増幅部４におけるＡＭ−ＰＭ変換を抑制できる。
【００５９】
なお、本実施例２の増幅部４が適用される利得可変増幅装置１００の動作は、実施例１と同様である。
【００６０】
以上のように、本実施例に係る利得可変増幅装置によれば、実施例１と同様に、利得特性および出力パワーを容易に制御することができる。
【実施例３】
【００６１】
実施例２では、利得可変増幅装置に適用される増幅部の構成の他の例について述べた。
【００６２】
本実施例では、利得可変増幅装置に適用される増幅部の構成のさらに他の例について述べる。
【００６３】
図４は、本発明の一態様である実施例３に係る増幅部４の要部構成を示す図である。
【００６４】
なお、実施例２と同様の符号を付された構成は、実施例２と同様の構成である。また、本実施例３に係る増幅部は、実施例２の増幅部４と同様に、図１に示す利得可変増幅装置１００に適用される。
【００６５】
図４に示すように、増幅部４は、実施例２と比較して、第２のＭＯＳトランジスタ８ａ〜８ｈの他端（ソース）と第４のＭＯＳトランジスタ１０ａ〜１０ｈの他端（ソース）の接続点ｘと接地との間に接続された電流源１２を、さらに備える。すなわち、第２のＭＯＳトランジスタ８ａ〜８ｈおよび第４のＭＯＳトランジスタ１０ａ〜１０ｈは、電流源１２を介して、接地に接続されている。
【００６６】
これにより、例えば、電源Ｖｄｄの電圧が外乱等により揺らいだ場合でも、電流源１２により第１、第２のスイッチ段７、９、第１、第２の増幅段８、１０には電流が安定して供給される。したがって、増幅部４は、安定して出力信号Ｖｏｕｔを出力することができる。
【００６７】
なお、本実施例３の増幅部４が適用される利得可変増幅装置１００の動作は、実施例２と同様である。
【００６８】
以上のように、本実施例に係る利得可変増幅装置によれば、実施例１と同様に、利得特性および出力パワーを容易に制御することができる。
【実施例４】
【００６９】
実施例１では、利得可変増幅装置の構成の一例について述べた。
【００７０】
ここで、利得可変増幅装置の増幅部は、増幅段を線形領域で動作（スイッチト（Ｓｗｉｔｃｈｅｄ））させることで、“効率”を高めることができる。ここで言う“効率”とは、出力信号のパワー／増幅部の消費パワーである。
【００７１】
そして、増幅段を線形領域で動作（スイッチト（Ｓｗｉｔｃｈｅｄ））させる条件としては、増幅段のＭＯＳトランジスタのドレイン−ソース間の電圧が、増幅段に入力される信号の電圧の平均値Ｖａと該ＭＯＳトランジスタのしきい値電圧Ｖｔｈとの差よりも、小さいことが必要ある。
【００７２】
例えば、増幅段に入力される信号をバイアスすることにより、該電圧の平均値Ｖａを大きくし、上記条件を満たすことができる。すなわち、増幅部の増幅段を線形領域で動作させ、“効率”を高めることができる。
【００７３】
そこで、本実施例では、増幅段に入力される信号をバイアスする利得可変増幅装置の構成の一例について述べる。
【００７４】
図５は、本発明の一態様である実施例４に係る利得可変増幅装置２００の要部構成を示す図である。
【００７５】
なお、実施例１と同様の符号を付された構成は、実施例１と同様の構成である。また、本実施例１ないし３に示す増幅部４は、実施例１の利得可変増幅装置１００に適用される場合と同様に、本実施例４に係る利得可変増幅装置２００に適用される。
【００７６】
図５に示すように、利得可変増幅装置２００は、実施例１と比較して、第１の入力部４ａと制御回路５との間に接続された第１の抵抗１ｂと、第２の入力部４ｂと制御回路５との間に接続された第２の抵抗２ｂと、をさらに備える。
【００７７】
制御回路５は、第１の抵抗１ｂを介して、第１の増幅段８の第２のＭＯＳトランジスタ８ａ〜８ｈが線形領域で動作するように、第１の入力信号Ｖｉｎ＋にバイアスを加える。同様に、制御回路５は、第２の抵抗２ｂを介して、第２の増幅段１０の第４のＭＯＳトランジスタ１０ａ〜１０ｈが線形領域で動作するように、第２の入力信号Ｖｉｎ−にバイアスを加える。
【００７８】
すなわち、制御回路５は、増幅段に入力される信号の電圧の平均値Ｖａが大きくなるように制御する。これにより、上記条件を満たすことができる。すなわち、増幅部の増幅段を線形領域で動作させ、“効率”を高めることができる。
【００７９】
また、利得可変増幅装置２００の動作は、実施例１に示す利得可変増幅装置１００と同様である。
【００８０】
以上のように、本実施例に係る利得可変増幅装置によれば、実施例１と同様に、利得特性および出力パワーを容易に制御することができる。
【００８１】
なお、本実施例に係る利得可変増幅装置２００では、入力信号を容量で結合し、バイアス電位を抵抗で結合する構成としている。しかし、これらの構成による機能は、伝送線やインダクタを用いても実現可能であり、これらの構成に限定されるものではない。
【実施例５】
【００８２】
実施例４では、増幅部の増幅段を線形領域で動作させるための利得可変増幅装置の構成の一例について述べた。
【００８３】
ここで、増幅段を線形領域で動作させる他の方法は、入力信号をデジタルとすることである。例えば、デジタル信号の“Ｈｉｇｈ”電位は、通常、電源Ｖｄｄであり非常に高い。したがって、通常、増幅段は線形領域で動作する。この場合は、実施例４のような入力信号へのバイアスは不要となる。
【００８４】
そこで、本実施例では、入力信号をデジタル信号にすることにより、増幅部の増幅段を線形領域で動作させるための利得可変増幅装置の構成の一例について述べる。
【００８５】
図６は、本発明の一態様である実施例５に係る利得可変増幅装置３００の要部構成を示す図である。
【００８６】
なお、実施例１と同様の符号を付された構成は、実施例１と同様の構成である。また、本実施例１ないし３に示す増幅部４は、実施例１の利得可変増幅装置１００に適用される場合と同様に、本実施例５に係る利得可変増幅装置３００に適用される。
【００８７】
図６に示すように、利得可変増幅装置３００は、実施例１と比較して、第１のインバータ１４と、第２のインバータ１５と、を備える。また、利得可変増幅装置３００は、実施例１の利得可変増幅装置１００と比較して、第１の容量１ａおよび第２の容量２ａが省略されている。また、第１の入力信号Ｖｉｎ＋および第２の入力信号Ｖｉｎ−は、既述のように、“Ｈｉｇｈ”電位と“Ｌｏｗ”電位の２値の状態を示すデジタル信号である。
【００８８】
第１のインバータ１４は、第１の入力端子１に入力が接続され、第２のＭＯＳトランジスタのゲートに出力が第１の入力部４ａを介して接続されている。
【００８９】
第２のインバータ１５は、第２の入力端子２に入力が接続され、第４のＭＯＳトランジスタのゲートに出力が第２の入力部４ｂを介して接続されている。
【００９０】
ここで、第１のインバータ１４は、第１の入力信号Ｖｉｎ＋の位相を反転させた信号を出力するため、実施例１の構成と比較して、増幅部４の第１の増幅段８に入力される信号の位相が反転している。同様に、第２のインバータ１５も、第２の入力信号Ｖｉｎ−の位相を反転させた信号を出力するため、実施例１の構成と比較して、増幅部４の第２の増幅段１０に入力される信号の位相が反転している。
【００９１】
したがって、上記構成を有する利得可変増幅装置３００の動作は、増幅部４に入力される信号の論理が反転しただけであり、実施例１に示す利得可変増幅装置１００と同様である。
【００９２】
そして、既述のように、利得可変増幅装置３００は、入力信号がデジタル信号であるため、増幅部の増幅段を線形領域で動作させ、“効率”を高めることができる。
【００９３】
また、本実施例に係る利得可変増幅装置によれば、実施例１と同様に、利得特性および出力パワーを容易に制御することができる。
【実施例６】
【００９４】
既述の各実施例では、増幅すべき第１の入力信号の位相を反転させた信号と等価な信号（第２の入力信号）が第２の増幅段に入力される利得可変増幅装置の構成の一例について述べた。
【００９５】
本実施例では、固定電圧が該第２の増幅段に入力される利得可変増幅装置の構成の一例について述べる。
【００９６】
図７は、本発明の一態様である実施例６に係る利得可変増幅装置４００の要部構成を示す図である。
【００９７】
なお、実施例１と同様の符号を付された構成は、実施例１と同様の構成である。また、本実施例１ないし３に示す増幅部４は、実施例１の利得可変増幅装置１００に適用される場合と同様に、本実施例６に係る利得可変増幅装置４００に適用される。
【００９８】
図７に示すように、利得可変増幅装置３００は、実施例１と比較して、第２の入力端子２に固定電圧Ｖｆｉｘが印加されている点で異なる。この固定電圧Ｖｆｉｘは、例えば、電源Ｖｄｄの電圧である。
【００９９】
これにより、固定電圧Ｖｆｉｘが、第２の容量２ａを介して、第４のＭＯＳトランジスタ１０ａ〜１０ｈのゲートに入力される。
【０１００】
次に、以上のような構成を有する利得可変増幅装置４００の動作について説明する。なお、ここでは、一例として、利得可変増幅装置４００に図２に示す増幅部４を適用した場合について説明する。
【０１０１】
実施例１と同様に、制御回路５は、利得を増加させる旨の利得制御指令を受けると、例えば、オンしている第１のＭＯＳトランジスタ７ａ〜７ｈの数を増加させるとともに、オンしている第３のＭＯＳトランジスタ９ａ〜９ｈの数を減少させるように制御信号Ｄ０〜Ｄ７、／Ｄ０〜／Ｄ７を出力する。
【０１０２】
このとき、実施例１と同様に、制御回路５は、オンさせる第１のＭＯＳトランジスタ７ａ〜７ｈの総数とオンさせる第３のＭＯＳトランジスタ９ａ〜９ｈの総数との和が８個となるように、第１のＭＯＳトランジスタ７ａ〜７ｈおよび第３のＭＯＳトランジスタ９ａ〜９ｈのオン／オフを制御する。
【０１０３】
したがって、上記動作の間、オンしているＭＯＳトランジスタの数およびオフしているＭＯＳトランジスタの数が同じであり、増幅部４の出力インピーダンスが一定に保たれる。
【０１０４】
ここで、既述のように、本実施例においては、固定電圧Ｖｆｉｘが、第２の容量２ａを介して、第４のＭＯＳトランジスタ１０ａ〜１０ｈのゲートに入力される。したがって、増幅部４は、第１の入力信号Ｖｉｎ＋に基づく信号成分を、出力信号として出力端子３に出力する。したがって、上記のようにして増幅部４の出力インピーダンスが一定に保たれる場合には、増幅部４から出力される出力信号の振幅（パワー）は、オンしている第１のＭＯＳトランジスタの数に比例する。
【０１０５】
このようにして、制御回路５は、オンさせる第１のＭＯＳトランジスタの数を制御することにより、増幅部４の利得を増加させる。
【０１０６】
一方、実施例１と同様に、制御回路５は、利得を減少させる旨の利得制御指令を受けると、例えば、オンしている第１のＭＯＳトランジスタ７ａ〜７ｈの数を減少させるとともに、オンしている第３のＭＯＳトランジスタ９ａ〜９ｈの数を増加させるように制御信号Ｄ０〜Ｄ７、／Ｄ０〜／Ｄ７を出力する。
【０１０７】
このとき、実施例１と同様に、制御回路５は、オンさせる第１のＭＯＳトランジスタ７ａ〜７ｈの総数とオンさせる第３のＭＯＳトランジスタ９ａ〜９ｈの総数との和が８個となるように、第１のＭＯＳトランジスタ７ａ〜７ｈおよび第３のＭＯＳトランジスタ９ａ〜９ｈのオン／オフを制御する。
【０１０８】
したがって、既述のように、上記動作の間、オンしているＭＯＳトランジスタの数およびオフしているＭＯＳトランジスタの数が同じであり、増幅部４の出力インピーダンスが一定に保たれる。
【０１０９】
これにより、増幅部４から出力される出力信号の振幅（パワー）は、オンしている第１のＭＯＳトランジスタの数に比例する。
【０１１０】
このように、制御回路５は、既述の利得を増加させる場合と同様に、上記制御条件を満たしつつ、オンしている第１のＭＯＳトランジスタの数を減少させるように第１のＭＯＳトランジスタ７ａ〜７ｈ、第３のＭＯＳトランジスタ９ａ〜９ｈを制御する。これにより、オンさせる第１のＭＯＳトランジスタの数に比例して、増幅部４の利得を減少させることができる。
【０１１１】
このように、利得可変増幅装置４００は、利得を増加または減少させる旨の利得制御指令に応じて、出力信号を線形に増加または減少させて、利得を線形に制御できる。
【０１１２】
以上のように、本実施例に係る利得可変増幅装置によれば、実施例１と同様に、利得特性および出力パワーを容易に制御することができる。
【実施例７】
【０１１３】
実施例１では、出力が単層の利得可変増幅装置の構成の一例について述べた。
【０１１４】
本実施例では、出力が差動の利得可変増幅装置の構成の一例について述べる。
【０１１５】
図８は、本発明の一態様である実施例７に係る利得可変増幅装置５００の要部構成を示す図である。また、図９は、図８に示す増幅部４の要部構成の一例を示す図である。
【０１１６】
なお、実施例１、２と同様の符号を付された構成は、実施例１、２と同様の構成である。
【０１１７】
図８に示すように、利得可変増幅装置５００は、実施例１と比較して、第２の出力端子１３をさらに有する。
【０１１８】
第２の出力端子１３は、増幅部４から出力部４ｄを介して出力された出力信号Ｖｏｕｔ−を、出力するようになっている。この出力信号Ｖｏｕｔ−は、第１の出力端子３から出力される出力信号Ｖｏｕｔ＋を反転した信号と等価な信号である。
【０１１９】
また、図９に示すように、増幅部４は、実施例２の増幅部と比較して、インダクタ１６と、抵抗２１と、第３のスイッチ段１７と、第３の増幅段１８と、第４のスイッチ段１９と、第４の増幅段２０と、をさらに有する。
【０１２０】
第３のスイッチ段１７は、例えば、第１のＭＯＳトランジスタと同じ大きさである８個の第５のＭＯＳトランジスタ１７ａ〜１７ｈで構成される。これらの第５のＭＯＳトランジスタ１７ａ〜１７ｈは、インダクタ１６の他端に（すなわち、出力部４ｄを介して、第２の出力端子１３に）一端（ドレイン）が接続されている。さらに、これらの第５のＭＯＳトランジスタ１７ａ〜１７ｈは、ゲートにそれぞれ制御信号Ｄ０〜Ｄ７が入力されるようになっている。
【０１２１】
なお、第１のＭＯＳトランジスタがｎ個の場合には、第５のＭＯＳトランジスタは同数のｎ個となる。
【０１２２】
抵抗２１は、電源Ｖｄｄと第５のＭＯＳトランジスタ１７ａ〜１７ｈの一端（ドレイン）との間で、インダクタ１６と並列に接続されている。
【０１２３】
第３の増幅段１８は、第２のＭＯＳトランジスタと同じ大きさである８個の第６のＭＯＳトランジスタ１８ａ〜１８ｈで構成される。これらの第６のＭＯＳトランジスタ１８ａ〜１８ｈは、それぞれの第５のＭＯＳトランジスタ１７ａ〜１７ｈの他端（ソース）と接地との間に第５のＭＯＳトランジスタ１７ａ〜１７ｈと一対一に接続されている。さらに、これらの第６のＭＯＳトランジスタ１８ａ〜１８ｈは、ゲートが、第２の入力部４ｂおよび第２の容量２ａを介して、第２の入力端子２に共通に接続されている。
【０１２４】
なお、第５のＭＯＳトランジスタがｎ個の場合には、第６のＭＯＳトランジスタは同数のｎ個となる。
【０１２５】
第４のスイッチ段１９は、第５のＭＯＳトランジスタ１７ａ〜１７ｈと同じ大きさである８個の第７のＭＯＳトランジスタ１９ａ〜１９ｈで構成される。これらの第７のＭＯＳトランジスタ１９ａ〜１９ｈは、インダクタ１６の他端に（すなわち、出力部４ｄを介して、第２の出力端子１３に）一端（ドレイン）が接続されている。さらに、これらの第７のＭＯＳトランジスタ１９ａ〜１９ｈは、ゲートにそれぞれ制御信号／Ｄ０〜／Ｄ７が入力されるようになっている。
【０１２６】
なお、第５のＭＯＳトランジスタがｎ個の場合には、第７のＭＯＳトランジスタは同数のｎ個となる。
【０１２７】
第４の増幅段２０は、第６のＭＯＳトランジスタ１８ａ〜１８ｈと同じ大きさを有する８個の第８のＭＯＳトランジスタ２０ａ〜２０ｈで構成される。これらの第８のＭＯＳトランジスタ２０ａ〜２０ｈは、それぞれの第７のＭＯＳトランジスタ１９ａ〜１９ｈの他端（ソース）と接地との間に第７のＭＯＳトランジスタ１９ａ〜１９ｈと一対一に接続されている。さらに、これらの第８のＭＯＳトランジスタ２０ａ〜２０ｈは、ゲートが、第１の入力部４ａおよび第１の容量１ａを介して、第１の入力端子１に共通に接続されている。
【０１２８】
なお、第５のＭＯＳトランジスタがｎ個の場合には、第８のＭＯＳトランジスタは同数のｎ個となる。
【０１２９】
制御回路５は、オンさせる第５のＭＯＳトランジスタ１７ａ〜１７ｈの総数とオンさせる第７のＭＯＳトランジスタ１９ａ〜１９ｈの総数との和が８個となるように、第５のＭＯＳトランジスタ１７ａ〜１７ｈおよび第７のＭＯＳトランジスタ１９ａ〜１９ｈのオン／オフを制御するようになっている。
【０１３０】
なお、制御回路５は、第５のＭＯＳトランジスタがｎ個の場合には、オンさせる第５のＭＯＳトランジスタ１７ａ〜１７ｈの総数とオンさせる第７のＭＯＳトランジスタ１９ａ〜１９ｈの総数との和がｎ個となるように、第５のＭＯＳトランジスタ１７ａ〜１７ｈおよび第７のＭＯＳトランジスタ１９ａ〜１９ｈのオン／オフを制御する。
【０１３１】
すなわち、図９に示す増幅部４は、上記構成を有することにより、差動信号（第１の入力端子１に入力された入力信号Ｖｉｎ＋、第２の入力端子２に入力された入力信号Ｖｉｎ−）を増幅し、出力部４ｃ、４ｄを介して、出力するようになっている。
【０１３２】
そして、利得可変増幅装置５００は、増幅部４により増幅された差動信号（出力信号Ｖｏｕｔ＋、Ｖｏｕｔ−）を、出力端子３、１３を介して出力するようになっている。
【０１３３】
なお、本実施例に係る増幅部４の動作は、上記差動信号を出力する点以外は、実施例１の増幅部４と同様である。
【０１３４】
以上のように、本実施例に係る利得可変増幅装置によれば、実施例１と同様に、利得特性および出力パワーを容易に制御することができる。
【実施例８】
【０１３５】
実施例７では、差動信号を出力するための利得可変増幅装置に適用される増幅部の構成の一例について述べた。
【０１３６】
本実施例では、実施例７の構成に実施例３の電流源を付加した構成例について述べる。
【０１３７】
図１０は、本発明の一態様である実施例８に係る増幅部４の要部構成を示す図である。
【０１３８】
なお、実施例７と同様の符号を付された構成は、実施例７と同様の構成である。また、本実施例８に係る増幅部は、実施例７の増幅部４と同様に、図８に示す利得可変増幅装置５００に適用される。
【０１３９】
図１０に示すように、増幅部４は、実施例７と比較して、第２のＭＯＳトランジスタ８ａ〜８ｈの他端（ソース）と第４のＭＯＳトランジスタ１０ａ〜１０ｈの他端（ソース）の接続点ｘと接地との間に接続された電流源２２を、さらに備える。この接続点ｘは、第６のＭＯＳトランジスタ１８ａ〜１８ｈの他端（ソース）と第８のＭＯＳトランジスタ２０ａ〜２０ｈの他端（ソース）の接続点でもある。
【０１４０】
すなわち、第２、第４、第６、第８のＭＯＳトランジスタは、電流源２２を介して、接地に接続されている。
【０１４１】
これにより、例えば、電源Ｖｄｄの電圧が外乱等により揺らいだ場合でも、電流源２２により第１ないし第４のスイッチ段、第１ないし第４の増幅段には電流が安定して供給される。したがって、増幅部４は、安定して出力信号Ｖｏｕｔを出力することができる。
【０１４２】
なお、本実施例８の増幅部４が適用される利得可変増幅装置５００の動作は、実施例７と同様である。
【０１４３】
以上のように、本実施例に係る利得可変増幅装置によれば、利得特性および出力パワーを容易に制御することができる。
【図面の簡単な説明】
【０１４４】
【図１】本発明の一態様である実施例１に係る利得可変増幅装置１００の要部構成を示す図である。
【図２】図２は、図１に示す増幅部４の要部構成の一例を示す図である。
【図３】本発明の一態様である実施例２に係る増幅部４の要部構成を示す図である。
【図４】本発明の一態様である実施例３に係る増幅部４の要部構成を示す図である。
【図５】本発明の一態様である実施例４に係る利得可変増幅装置２００の要部構成を示す図である。
【図６】本発明の一態様である実施例５に係る利得可変増幅装置３００の要部構成を示す図である。
【図７】本発明の一態様である実施例６に係る利得可変増幅装置４００の要部構成を示す図である。
【図８】本発明の一態様である実施例７に係る利得可変増幅装置５００の要部構成を示す図である。
【図９】図９は、図８に示す増幅部４の要部構成の一例を示す図である。
【図１０】本発明の一態様である実施例８に係る増幅部４の要部構成を示す図である。
【符号の説明】
【０１４５】
１  第１の入力端子
１ａ  第１の容量
１ｂ  第１の抵抗
２  第２の入力端子
２ａ  第２の容量
２ｂ  第２の抵抗
３  出力端子（第１の出力端子）
４  増幅部
４ａ  第１の入力部
４ｂ  第２の入力部
４ｃ  出力部（第１の出力部）
４ｄ  出力部（第２の出力部）
５  制御回路
６  インダクタ
７  第１のスイッチ段
７ａ〜７ｈ  第１のＭＯＳトランジスタ
８  第１の増幅段
８ａ〜８ｈ  第２のＭＯＳトランジスタ
９  第２のスイッチ段
９ａ〜９ｈ  第３のＭＯＳトランジスタ
１０  第２の増幅段
１０ａ〜１０ｈ  第４のＭＯＳトランジスタ
１１  抵抗（終端抵抗）
１２  電流源
１３  第２の出力端子
１４  第１のインバータ
１５  第２のインバータ
１６  インダクタ
１７  第３のスイッチ段
１７ａ〜１７ｈ  第５のＭＯＳトランジスタ
１８  第３の増幅段
１８ａ〜１８ｈ  第６のＭＯＳトランジスタ
１９  第４のスイッチ段
１９ａ〜１９ｈ  第７のＭＯＳトランジスタ
２０  第４の増幅段
２０ａ〜２０ｈ  第８のＭＯＳトランジスタ
２１  抵抗
２２  電流源
１００、２００、３００、４００、５００  利得可変増幅装置
【図１】
2009089225.tif 000003
【図２】
2009089225.tif 000004
【図３】
2009089225.tif 000005
【図４】
2009089225.tif 000006
【図５】
2009089225.tif 000007
【図６】
2009089225.tif 000008
【図７】
2009089225.tif 000009
【図８】
2009089225.tif 000010
【図９】
2009089225.tif 000011
【図１０】
2009089225.tif 000012