(57)【要約】【課題】作業時間の短縮、作業手順の簡素化を図った上で、シャーシ装置の背面ユニット内の情報処理部のプログラム更新を行うことが可能な電子装置を提供する。【解決手段】シャーシ装置１２１において、フロントユニット１２１ａ及び背面ユニット１２１ｃに切替器４１ａ，４１ｂ，４２ａ，４２ｂ、及びＦＰＧＡ１１，１２，１３をバイパスさせるバイパス経路４３ａ，４３ｂを設け、ＦＰＧＡ１４，１５の更新時に、切替器４１ａ，４１ｂによりコネクタ２４に供給される信号をバイパス経路４３ａ，４３ｂへ導出し、切替器４２ａ、４２ｂによりバイパス経路４３ａ，４３ｂを通過した信号をＦＰＧＡ１４，１５へ導出するようにしている。【選択図】      図３
2009165024.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２のユニットに区分されるとともに、第１のユニットに選択的にセットされたプログラムによる信号処理を実行する第１の信号処理部を内蔵し、前記第２のユニットに前記第１の信号処理部とは独立に選択的にセットされたプログラムによる信号処理を実行する第２の信号処理部を内蔵し、表面の一部に前記第１の信号処理部に信号を供給するための第１の接続端子、及び前記第１の接続端子とは異なる面に前記第２の信号処理部に信号を供給するための第２の接続端子を設けたシャーシ装置と、
少なくとも前面に開口を有し、前記シャーシ装置の少なくとも前記第２の接続端子を設けた面を前記開口を介して収容する筐体とを具備し、
前記シャーシ装置は、
前記第１の接続端子に供給される信号を、前記第１の信号処理部をバイパスさせるバイパス経路と、
前記第１の接続端子に供給される信号を、前記第１の信号処理部または前記バイパス経路へ選択的に導出する第１の切替器と、
前記第２の接続端子に供給される信号または前記バイパス経路を通過した信号を前記第２の信号処理部に選択的に導出する第２の切替器とを備えたことを特徴とする電子装置。
【請求項２】
前記第１及び第２の信号処理部は、ＦＰＧＡ（Field Programmable Gate Array）であることを特徴とする請求項１記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば地上デジタル放送等の放送信号を送信する送信局に用いられる電子装置に関する。
【背景技術】
【０００２】
ＴＳセレクタ等の放送用スタジオ機器のような電子装置にあっては、筐体内に電子部品が実装された電子回路ユニットを収容する。この電子装置にあっては、小型化及び小スペース化が強く望まれており、このため、電子部品にＦＰＧＡ（Field Programmable Gate Array）が用いられている（例えば、特許文献１）。
【特許文献１】特開平２００４−２１８６７公報。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、以前からＦＰＧＡに対するプログラムの更新における効率化を図る手法が強く要望されている。なお、上記特許文献１に記載の発明は、ＦＰＧＡにおけるコンフィグレーション処理を問題としており、ＦＰＧＡに対するプログラムの更新における効率化を図るものではない。
【０００４】
そこで、この発明の目的は、作業時間の短縮、作業手順の簡素化を図った上で、シャーシ装置の背面ユニット内の情報処理部のプログラム更新を行うことが可能な電子装置を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、この発明に係る電子装置は、第１及び第２のユニットに区分されるとともに、第１のユニットに選択的にセットされたプログラムによる信号処理を実行する第１の信号処理部を内蔵し、第２のユニットに第１の信号処理部とは独立に選択的にセットされたプログラムによる信号処理を実行する第２の信号処理部を内蔵し、表面の一部に第１の信号処理部に信号を供給するための第１の接続端子、及び第１の接続端子とは異なる面に第２の信号処理部に信号を供給するための第２の接続端子を設けたシャーシ装置と、少なくとも前面に開口を有し、シャーシ装置の少なくとも第２の接続端子を設けた面を開口を介して収容する筐体とを具備し、シャーシ装置は、第１の接続端子に供給される信号を、第１の信号処理部をバイパスさせるバイパス経路と、第１の接続端子に供給される信号を、第１の信号処理部またはバイパス経路へ選択的に導出する第１の切替器と、第２の接続端子に供給される信号またはバイパス経路を通過した信号を第２の信号処理部に選択的に導出する第２の切替器とを備えるようにしたものである。
【０００６】
この構成によれば、第１の信号処理部をバイパスさせるバイパス経路を用いて、第１の切替器により第１の接続端子に供給される信号をバイパス経路へ導出し、第２の切替器によりバイパス経路を通過した信号を第２の信号処理部へ導出するようにしている。
【０００７】
従って、シャーシ装置の背面の接続ケーブル及びシャーシ装置の抜き差しが不要になり、シャーシ装置前面よりシャーシ装置背面ユニットの第２の信号処理部のプログラム更新が可能となり、これにより作業時間短縮、作業手順の簡素化を実現できる。
【発明の効果】
【０００８】
以上詳述したようにこの発明によれば、作業時間の短縮、作業手順の簡素化を図った上で、シャーシ装置の背面ユニット内の情報処理部のプログラム更新を行うことが可能な電子装置を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、この発明の実施形態について図面を参照して詳細に説明する。  
図１は、この発明に係わる電子装置の第１の実施形態を示す斜視図である。
【００１０】
図１において、図中符号１１０は略箱状のラックで、その開口部に電子部品１０を内蔵したシャーシ装置１２１〜１２ｎ（図１中ではシャーシ装置１２１〜１２９のみ図示）がそれぞれ前後方向に着脱自在となるように収容されている。
【００１１】
また、ラック１１０の開口部には、各シャーシ装置１２１〜１２ｎを支持するための支持部３０が設けられている。
【００１２】
まず、ｎ個のシャーシ装置１２１〜１２ｎについて、シャーシ装置１２１を代表して説明する。  
図２（ａ）はシャーシ装置１２１を上面から見た図であり、図２（ｂ）はシャーシ装置１２１を前面から見た図である。
【００１３】
シャーシ装置１２１は、その背面に電子部品１０への電源供給及び信号入出力用のコネクタ２１を設けており、前面の左右側端に引き出し用ハンドル２２，２３を設けている。さらに、前面にも電子部品１０への電源供給及び信号入出力用のコネクタ２４を設けている。
【００１４】
次に、シャーシ装置１２１内部について説明する。  
シャーシ装置１２１は、図３に示すように、フロントユニット１２１ａ、マザーボード１２１ｂ、背面ユニット１２１ｃに区分される。フロントユニット１２１ａは、電子部品１０としてのＦＰＧＡ１１，１２，１３を内蔵している。これらＦＰＧＡ１１，１２，１３は、コネクタ（ＪＴＡＧ１）２４を介してセットされるプログラムに従って、信号処理を実行するものである。
【００１５】
背面ユニット１２１ｃは、電子部品１０としてのＦＰＧＡ１４，１５を内蔵している。これらＦＰＧＡ１４，１５は、コネクタ（ＪＴＡＧ２）２１を介してセットされるプログラムに従って、信号処理を実行するものである。
【００１６】
この実施形態では、コネクタ２４と、ＦＰＧＡ１１，１２，１３との間に、切替器４１ａ，４１ｂを介挿接続し、コネクタ２１と、ＦＰＧＡ１４，１５との間に、切替器４２ａ，４２ｂを介挿接続している。
【００１７】
また、切替器４１ａと切替器４２ａとの間に、バイパス経路４３ａが介挿接続される。さらに、切替器４１ｂと切替器４２ｂとの間に、バイパス経路４３ｂが介挿接続される。
【００１８】
切替器４１ａ，４１ｂは、コネクタ２４を介して入力された信号を、ＦＰＧＡ１１，１２，１３またはバイパス経路４３ａ，４３ｂに選択的に導出する。
【００１９】
切替器４２ａ，４２ｂは、コネクタ２１を介して入力された信号またはバイパス経路４３ａ，４３ｂを通過した信号をＦＰＧＡ１４，１５に導出する。
【００２０】
次に、上記構成における動作について説明する。  
以前に考えられていたシャーシ装置１２１は、図４に示す構造となっていた。なお、図４において、上記図３と同一部分には同一符号を付して詳細な説明を省略する。
【００２１】
ここで、背面ユニット１２１ｃに実装されたＦＰＧＡ１４，１５の更新の手順を以下に示す。
【００２２】
（１）シャーシ装置１２１の電源を切る。  
（２）該当背面ユニット１２１ｃに接続されたケーブルを外し、背面ユニット１２１ｃをシャーシ装置１２１から抜く。  
（３）該当背面ユニット１２１ｃに、ＦＰＧＡ更新用ケーブルを接続し、シャーシ装置１２１に戻す。  
（４）シャーシ装置１２１の電源を入れ、ＦＰＧＡ１４，１５の更新を行う。  
（５）シャーシ装置１２１の電源を切り、背面ユニット１２１ｃを抜き、ＦＰＧＡ更新用ケーブルを外し、背面ユニット１２１ｃをシャーシ装置１２１に戻す。  
（６）背面ユニット１２１ｃに接続されていたケーブルの接続を元に戻す。  
（７）シャーシ装置１２１の電源を入れる。
【００２３】
このようなＦＰＧＡ１４，１５の更新方法では、接続ケーブル及び背面ユニット１２１ｃの抜き差し回数が多くなり、このため、ＦＰＧＡ１４，１５の更新が完了するまでに多くの手間と時間がかかる。
【００２４】
そこで、本実施形態では、フロントユニット１２１ａ及び背面ユニット１２１ｃに切替器４１ａ，４１ｂ，４２ａ，４２ｂと、バイパス経路４３ａ，４３ｂを追加するようにした。
【００２５】
ここで、背面ユニット１２１ｃに実装されたＦＰＧＡ１４，１５の更新の手順を以下に示す。
【００２６】
シャーシ装置１２１の電源を切る。  
フロントユニット１２１ａの切替器４１ａ，４１ｂ及び背面ユニット１２１ｃの切替器４２ａ，４２ｂをバイパス経路４３ａ，４３ｂ側に切り替える。  
フロントユニット１２１ａのコネクタ２４にＦＰＧＡ更新用ケーブルを接続する。  
シャーシ装置１２１の電源を入れ、ＦＰＧＡ１４，１５の更新を行う。  
シャーシ装置１２１の電源を切り、ＦＰＧＡ更新用ケーブルをコネクタ２４から外す。  
シャーシ装置１２１の電源を入れる。
【００２７】
これにより、シャーシ装置１２１の背面の接続ケーブル及び背面ユニット１２１ｃの抜き差しが不要になり、シャーシ装置１２１の前面より背面ユニットのＦＰＧＡ１４，１５の更新が可能で、作業時間短縮、手順の簡素化を実現する。
【００２８】
以上のように上記実施形態では、シャーシ装置１２１において、フロントユニット１２１ａ及び背面ユニット１２１ｃに切替器４１ａ，４１ｂ，４２ａ，４２ｂ、及びＦＰＧＡ１１，１２，１３をバイパスさせるバイパス経路４３ａ，４３ｂを設け、ＦＰＧＡ１４，１５の更新時に、切替器４１ａ，４１ｂによりコネクタ２４に供給される信号をバイパス経路４３ａ，４３ｂへ導出し、切替器４２ａ、４２ｂによりバイパス経路４３ａ，４３ｂを通過した信号をＦＰＧＡ１４，１５へ導出するようにしている。
【００２９】
従って、シャーシ装置１２１の背面の接続ケーブル及び背面ユニット１２１ｃの抜き差しが不要になり、シャーシ装置１２１の前面より背面ユニット１２１ｃのＦＰＧＡ１４，１５の更新が可能となり、これにより作業時間短縮、作業手順の簡素化を実現できる。
【００３０】
尚、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００３１】
【図１】この発明に係わる電子装置の一実施形態を示す斜視図。
【図２】同実施形態におけるシャーシ装置の構成を示す図。
【図３】同実施形態におけるシャーシ装置内部の構成を示す図。
【図４】以前に考えられていたシャーシ装置内部の構成を示す図。
【符号の説明】
【００３２】
１０…電子部品、１１〜１５…ＦＰＧＡ、２１，２４…コネクタ、２２，２３…引き出し用ハンドル、３０…支持部、４１ａ，４１ｂ，４２ａ，４２ｂ…切替器、４３ａ，４３ｂ…バイパス経路、１１０…ラック、１２１〜１２ｎ…シャーシ装置、１２１ａ…フロントユニット、１２１ｂ…マザーボード、１２１ｃ…背面ユニット。
【図１】
2009165024.tif 000003
【図２】
2009165024.tif 000004
【図３】
2009165024.tif 000005
【図４】
2009165024.tif 000006