(57)【要約】【課題】電源供給配線の電気的接続を個別に確認することができる半導体装置及びその制御方法を提供すること。【解決手段】半導体装置１は、機能ブロック２と、機能ブロック２に電源供給するための複数の電源端子４ａ〜４ｄと、機能ブロック２と各電源端子４ａ〜４ｄとの電気的接続を制御する複数のスイッチ３ａ〜３ｄと、を備える。複数の電源端子４ａ〜４ｄは、機能ブロック２を介さなければ、半導体装置１内において互いに電気的に接続されていない。スイッチ３ａ〜３ｄは、それぞれに対応する電源端子４ａ〜４ｄのうちいずれか１つと個別に電気的に接続されていると共に、個別に開閉制御される。機能ブロック２を動作制御する場合には、スイッチ３ａ〜３ｄを同時に開閉させる。また、各電源供給配線の電気的接続試験を実施する場合には、試験対象の電源端子に接続されたスイッチのみを「閉」とし、その他の電源スイッチを「開」とする。【選択図】図１
2009218356.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの機能ブロックと、
前記機能ブロックに電源供給するための複数の電源端子と、
各電源端子と前記機能ブロックとの電気的接続を個別に開閉制御する複数のスイッチと、
を備える半導体装置であって、
前記複数の電源端子は、前記機能ブロックを介しなければ、半導体装置内において互いに電気的に接続されておらず、
各スイッチは、前記複数の電源端子のうち、１つの電源端子のみと電気的に接続されていることを特徴とする半導体装置。
【請求項２】
複数の機能ブロックを備える半導体装置であって、
前記スイッチは、前記機能ブロック毎に開閉制御されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
複数の電源端子と、前記複数の電源端子とスイッチを介して電気的に接続された機能ブロックを備える半導体装置の制御方法であって、
前記機能ブロックの動作を制御するときは、前記複数の電源端子と前記機能ブロックとの電気的接続の開閉を同時に制御し、
前記電源端子毎の電気的接続を確認するときは、電気的接続を確認する所定の電源端子と前記機能ブロックとを電気的に接続させると共に、前記所定の電源端子と他の電源端子との電気的接続及び前記他の電源端子と前記機能ブロックとの電気的接続を遮断することを特徴とする半導体装置の制御方法。
【請求項４】
前記半導体装置が、前記機能ブロックを複数備え、
前記複数の機能ブロックのうち所定の機能ブロックの動作を制御するときは、前記所定の機能ブロックと、前記所定の機能ブロックに電気的に接続された前記複数の電源端子との電気的接続を同時に制御することを特徴とする請求項３に記載の半導体装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその制御方法に関し、特に、電源供給についての電気的接続試験に適した半導体装置及びその制御方法に関する。
【背景技術】
【０００２】
通常、半導体装置には機能ブロックが組み込まれており、機能ブロックは、半導体装置の複数の外部端子と電気的に接続されている。また、機能ブロックによっては、半導体チップからのノイズ等の影響を小さくするために専用電源を用いているものがあり、さらに、電源供給能力強化のために専用電源を複数有する機能ブロックも存在する。
【０００３】
一方で、半導体装置においては、低消費電力化を図るために、機能ブロックに電源スイッチを設けているものがある。すなわち、機能ブロックを動作させる場合には、電源スイッチを閉の状態とし、電源端子から電源供給できる状態とするが、機能ブロックを動作させない場合には、電源スイッチを開の状態し、機能ブロック内への電源供給を遮断することにより、機能ブロック内の消費電力を抑制している。
【０００４】
また、半導体装置においては、その評価試験として、機能ブロックの電源供給配線に対して電気的接続の確認試験が実施されている。この試験は、通常テスタ等の評価装置を用いて行われ、例えばウエハに対して試験する場合には通常プローバが用いられる。この場合、プローブ針を半導体装置の外部電源端子（パッド）に電気的に接続させて、確認試験を実施する。
【０００５】
図９及び図１０に、背景技術に係る半導体装置を模式的に示した概略平面図を示す。半導体装置５１は、マクロ等の機能ブロック５２、機能ブロック５２専用の電源スイッチ５３、機能ブロック５２専用の複数の電源端子５４ａ〜５４ｄ、及び機能ブロック５２と各電源端子５４ａ〜５４ｄとを電気的に接続する内部電源配線５６を有する。図９は、電源スイッチ５３が「開」の状態の半導体装置を示し、図１０は、電源スイッチ５３が「閉」の状態の半導体装置を示す。半導体装置５１において、電源端子５４ａ〜５４ｄは、内部電源配線５６を介して相互に電気的に接続されている。すなわち、電源端子５４ａ〜５４ｄは、半導体装置５１内において短絡した状態となっている。
【０００６】
なお、各図面において、電源と電気的に接続されている配線は太線で示し、電源と電気的に接続されていない配線は細線で示してある。また、電源と電気的に接続されている電源端子にはチェック（格子）状のハッチングを付し、電源と電気的に接続されていない電源端子にはストライプ（斜線）状のハッチングを付してある。本発明の説明に関与しない電源端子及び信号端子にはハッチングは付していない。
【０００７】
ここで、半導体装置５１において、機能ブロック５２を動作させる場合には、図１０に示すように電源スイッチ５３を「閉」として、電源端子５４ａ〜５４ｄから電源供給できる状態とする。一方、機能ブロック５２を動作させない場合には、図９に示すように電源スイッチ５３を「開」として、電源端子５４ａ〜５４ｄから機能ブロック５２への電源供給を遮断し、機能ブロック５２内の消費電力を抑えている。
【０００８】
特許文献１には、半導体チップの電源端子とワイヤボンディングされた半導体パッケージの電源端子の電気的接続テストを個別に実施するためのテスト対応型半導体集積回路が開示されている。このテスト対応型半導体集積回路においては、半導体パッケージの複数の電源端子と、半導体チップとの間に介在し、半導体チップ外の端子により開閉制御が可能な非リレー型テスト用スイッチが組み込まれている。これにより、通常動作時には、半導体チップ内の各機能ブロックは、半導体パッケージの複数の電源端子に電気的に接続され、テスト時には各機能ブロックは、半導体パッケージの所定の電源端子とのみ接続される。また、テスト対応型半導体集積回路の一形態として、電源端子と機能ブロックの個数が相違し、各電源端子を電気的に分離するスイッチ及び機能ブロック毎に各機能ブロックを電気的に分離するスイッチを有する形態も開示されている。
【０００９】
【特許文献１】特開２００１−０６０６５３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
以下の分析は、本発明の観点から与えられる。
【００１１】
図１１は、背景技術に係る半導体装置を模式的に示した概略平面図であって、図９及び図１０に示す背景技術に係る半導体装置５１の電源端子５４ａ〜５４ｄに、機能ブロック５２への電源供給配線の電気的接続を評価するためのテスタ５７を電気的に接続した半導体装置を示す。
【００１２】
図９〜図１１に示すような構造を有する半導体装置５１の場合、各電源端子５４ａ〜５４ｄは、内部電源配線５６によって相互に電気的に接続されているので、複数ある電源端子５４ａ〜５４ｄのうち、１つでもテスタ５７のプローブ針と電気的に接続していれば、電気的接続試験をパスすることになる。例えば、図１１に示すように、テスタ５７のプローブ針が電源端子５４ｃに接続していない場合、あるいは、電源端子５４ｄに内部電源配線５６が電気的に接続されていない場合であっても、電源端子５４ａ，５４ｂには、内部電源配線５６及びテスタ５７のプローブ針が正常に電気的に接続されているので、電気的接続試験をパスすることができる。
【００１３】
このような場合、電気的接続試験をパスした半導体装置間であっても、すべての電源端子５４ａ〜５４ｄから正常に電源供給された半導体装置と、図１１に示すように一部の電源端子において正常に電源供給されなかった半導体装置とでは、電気的接続されている電源端子の数が異なることになるため、過渡的な電力供給能力に差が生じ、結果として評価結果に差が生じることになる。したがって、図９〜図１１に示すような構造を有する半導体装置においては、信頼性の高い評価を実施することができない。
【００１４】
特許文献１に記載のテスト対応型半導体集積回路は、半導体パッケージの電源端子（半導体チップの電源端子とワイヤボンディングされた電源端子）の電気的試験をするものであって、半導体装置の電源端子同士は半導体装置内において短絡している。そのため、特許文献１に記載のテスト対応型半導体集積回路は、半導体チップの電源端子毎の電気的接続試験を実施することができるものではなく、特に、機能ブロックが半導体チップの複数の電源端子に接続されている半導体チップにおける電源端子毎の電気的接続試験を実施することができるものではない。また、特許文献１に開示された、電源端子同士を電気的に分離するスイッチを有する形態であっても、１つの機能ブロックは、該機能ブロックに接続されている複数の電源端子（例えば第１電源端子及び第２電源端子とする）のうち、特定の電源端子（例えば第１電源端子）とは個別に電気的に接続することができるが、他の電源端子（例えば第２電源端子）と接続する場合には該特定の電源端子（例えば第１電源端子）とも電気的に接続せざるを得ない。
【課題を解決するための手段】
【００１５】
本発明の第１視点によれば、少なくとも１つの機能ブロックと、機能ブロックに電源供給するための複数の電源端子と、各電源端子と機能ブロックとの電気的接続を個別に開閉制御する複数のスイッチと、を備える半導体装置を提供する。複数の電源端子は、機能ブロックを介しなければ、半導体装置内において互いに電気的に接続されていない。各スイッチは、複数の電源端子のうち、１つの電源端子のみと電気的に接続されている。
【００１６】
本発明の第２視点によれば、複数の電源端子と、複数の電源端子とスイッチを介して電気的に接続された機能ブロックを備える半導体装置の制御方法を提供する。機能ブロックの動作を制御するときは、複数の電源端子と機能ブロックとの電気的接続の開閉を同時に制御する。電源端子毎の電気的接続を確認するときは、電気的接続を確認する所定の電源端子と機能ブロックとを電気的に接続させると共に、所定の電源端子と他の電源端子との電気的接続及び他の電源端子と機能ブロックとの電気的接続を遮断する。
【発明の効果】
【００１７】
本発明の半導体装置及びその制御方法によれば、機能ブロックの通常動作に影響を与えることなく、電源端子個別の電気的接続試験を実施することができる。これにより、電気的接続試験を合格した半導体装置間において電源供給能力が異なってしまうような状況の発生を抑制することができ、試験の信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１８】
本発明の第１実施形態に係る半導体装置について説明する。図１に、本発明の第１実施形態に係る半導体装置を模式的に示した概略平面図を示す。半導体装置１は、マクロ等の少なくとも１つの機能ブロック２、機能ブロック２専用の複数の電源スイッチ３ａ〜３ｄ、機能ブロック２専用の複数の電源端子（パッド）４ａ〜４ｄ、少なくとも１つの信号端子（パッド）５ａ〜５ｄ、及び機能ブロック２と電源端子４ａ〜４ｄの少なくとも１つとを電気的に接続する内部（回路内）電源配線６ａ〜６ｄを有する。
【００１９】
なお、各図面は、本発明の説明に必要なもののみを図示しており、説明に使用しない要素（例えば、信号線等）の図示は省略してある。また、電気的接続状況の図示については、上記説明の通りである。
【００２０】
半導体装置１は、少なくとも、機能ブロック２と電気的に接続される電源端子４ａ〜４ｄの数に対応する電源スイッチ３ａ〜３ｄを備える。機能ブロック２に電気的に接続された電源スイッチ３ａ〜３ｄは、それぞれに対応する電源端子４ａ〜４ｄと内部電源配線６ａ〜６ｄを介して個別に電気的に接続されている。例えば、電源スイッチ３ａは内部電源配線６ａを介して機能ブロック２と電源端子４ａとの間に電気的に接続され、電源スイッチ３ｂは内部電源配線６ｂを介して機能ブロック２と電源端子４ｂとの間に電気的に接続され、電源スイッチ３ｃは内部電源配線６ｃを介して機能ブロック２と電源端子４ｃとの間に電気的に接続され、そして電源スイッチ３ｄは内部電源配線６ｄを介して機能ブロック２と電源端子４ｄとの間に電気的に接続されている。
【００２１】
また、半導体装置１内において、複数の電源端子４ａ〜４ｄは、機能ブロック２を介さなければ、互いに電気的に接続されていない。同様に、複数の電源スイッチ３ａ〜３ｄ及び内部電源配線６ａ〜６ｄも、それぞれ、半導体装置１内において互いに電気的に接続されていない。すなわち、各電源スイッチ３ａ〜３ｄと各電源端子４ａ〜４ｄとの電気的接続については、半導体装置１内においてそれぞれ電気的に独立しており、電源スイッチ３ａは電源端子４ａのみと電気的に接続され、電源スイッチ３ｂは電源端子４ｂのみと電気的に接続され、電源スイッチ３ｃは電源端子４ｃのみと電気的に接続され、そして電源スイッチ３ｄは電源端子４ｄのみと電気的に接続される。
【００２２】
電源スイッチ３ａ〜３ｄとしては、例えばトランジスタ製スイッチを使用することができる。なお、電源スイッチ、各端子等の数は、図示の数に限定されることなく、適宜設定できることはいうまでもない。
【００２３】
半導体装置１には、各電源スイッチ３ａ〜３ｄの開閉を外部から個別に制御することができるセレクタ９が接続されている。例えば、セレクタ９は、外部配線１０ａ〜１０ｄを介して信号端子５ａ〜５ｄに電気的に接続されている。
【００２４】
各電源スイッチ３ａ〜３ｄは、半導体装置１に接続されたセレクタ等を用いることによって、電源スイッチ３ａ〜３ｄを一括して同時に開閉させることもできれば、電源スイッチ３ａ〜３ｄのうち、少なくとも１つの電源スイッチの開閉を制御することもできる。したがって、電源スイッチ３ａ〜３ｄのすべてを開閉制御することによって機能ブロック２への電源供給を制御することもできれば、各電源スイッチ３ａ〜３ｄを個別に開閉することにより、各電源供給配線の電気的接続状況を確認することもできる。
【００２５】
また、本発明の半導体装置１において、電源スイッチ３ａ〜３ｄとしてトランジスタを使用した場合、電源スイッチの総サイズは、図９〜図１１に示すような電源スイッチが１つの場合と同等でよいので、図９〜図１１に示す形態と比較しても面積的な増加がほとんどない。
【００２６】
次に、本発明の半導体装置１の制御方法について説明する。図２に、本発明の第１実施形態に係る半導体装置を模式的に示した概略平面図を示す。図１は、電源スイッチ３ａ〜３ｄのすべてが「開」の状態を示す図であり、図２は、電源スイッチ３ａ〜３ｄのすべてが「閉」の状態を示す図である。
【００２７】
まず、本発明の半導体装置の機能ブロックの動作制御における制御方法について説明する。半導体装置１において、機能ブロック２を動作させる場合にはセレクタ９によって電源スイッチ３ａ〜３ｄをすべて「閉」とし、機能ブロック２と電源端子４ａ〜４ｄとをすべて電気的に接続させる。一方、機能ブロック２を動作させない場合には、電源スイッチ３ａ〜３ｄをすべて「開」とし、機能ブロック２と電源端子４ａ〜４ｄとの電気的接続をすべて遮断する。これにより、機能ブロック２への電源供給を制御することができると共に、機能ブロック２未使用時の消費電力を抑制することができる。
【００２８】
次に、本発明の半導体装置の電気的接続試験における制御方法について説明する。図３〜図６に、本発明の第１実施形態に係る半導体装置を模式的に示した概略平面図を示す。
【００２９】
半導体装置１の各電源端子４ａ〜４ｄには、半導体装置１内における電気的接続を評価するテスタ７が外部配線８ａ〜８ｄを介して電気的に接続されている。
【００３０】
図３は、電源スイッチ３ａ〜３ｄのうち電源スイッチ３ａのみを「閉」にした状態を示し、図４は、電源スイッチ３ａ〜３ｄのうち電源スイッチ３ｂのみを「閉」にした状態を示し、図５は、電源スイッチ３ａ〜３ｄのうち電源スイッチ３ｃのみを「閉」にした状態を示し、図６は、電源スイッチ３ａ〜３ｄのうち電源スイッチ３ｄのみを「閉」にした状態を示す。このように、半導体装置１内において電気的に独立した電源スイッチ３ａ〜３ｄ及び内部電源配線６ａ〜６ｄを使用し、電気的接続を確認する所定の電源端子について、該所定の電源端子に接続された電源スイッチのみを「閉」とすることによって、該所定の電源端子と機能ブロック２とを電気的に接続させると共に、その他の電源端子と機能ブロック２との電気的接続及び該所定の電源端子とその他の電源端子との電気的接続を遮断することができる。
【００３１】
これにより、各電源供給配線（電源端子４ａ〜４ｄ、電源スイッチ３ａ〜３ｄ及び内部電源配線６ａ〜６ｄ）における電気的接続状況を個別に確認することができる。したがって、いずれかの配線において電気的に接続されていない等の欠陥があっても確実に発見することができる。また、試験に合格した半導体装置間における電源供給能力に差が生じることを抑制し、試験の信頼性を向上させることができる。
【００３２】
次に、本発明の第２実施形態に係る半導体装置について説明する。図７に、本発明の第２実施形態に係る半導体装置を模式的に示した概略平面図を示す。第１実施形態においては、機能ブロックを１つ有する半導体装置について説明したが、本実施形態においては、機能ブロックを複数有する半導体装置について説明する。なお、図７においては、電気的接続試験を実施するためのテスタ３１を半導体装置２１に接続した状況を示す。
【００３３】
半導体装置２１は、第１機能ブロック２２及び第２機能ブロック２３を有する。また、半導体装置２１は、第１機能ブロック２２と電気的に接続される第１電源端子２６ａ〜２６ｄ及び第２機能ブロック２３と電気的に接続される第２電源端子２７ａ〜２７ｅの数に対応する電源スイッチ２４ａ〜２４ｄ，２５ａ〜２５ｅを備える。第１機能ブロック２２に電気的に接続された第１電源スイッチ２４ａ〜２４ｄは、それぞれに対応する第１電源端子２６ａ〜２６ｄと第１内部電源配線２９ａ〜２９ｄを介して個別に電気的に接続され、第２機能ブロック２３に電気的に接続された第２電源スイッチ２５ａ〜２５ｅは、それぞれに対応する第２電源端子２７ａ〜２７ｅと第２内部電源配線３０ａ〜３０ｅを介して個別に電気的に接続されている。また、本実施形態においては、第１実施形態と同様に、各電源供給配線は、半導体装置２１内において電気的に独立している。
【００３４】
半導体装置２１には、各電源スイッチ２４ａ〜２４ｄ，２５ａ〜２５ｅの開閉を外部から個別に制御することができるセレクタ３４が、外部配線３５ａ〜３５ｉを介して信号端子２８ａ〜２８ｉに電気的に接続されている。
【００３５】
各電源スイッチ２４ａ〜２４ｄ，２５ａ〜２５ｅは、セレクタ３４を用いることによって、一括して同時に開閉させることもできれば、電源スイッチ２４ａ〜２４ｄ，２５ａ〜２５ｅのうち、任意の少なくとも１つの電源スイッチの開閉を制御することもできる。したがって、第１電源スイッチ２４ａ〜２４ｄ及び第２電源スイッチ２５ａ〜２５ｅのすべてを開閉制御することによって第１機能ブロック２２及び第２機能ブロック２３への電源供給を制御することができる。また、機能ブロック毎に、電源スイッチ２４ａ〜２４ｄ又は電源スイッチ２５ａ〜２５ｅを開閉制御すれば、機能ブロック２２，２３を個別に動作させることもできる。さらに、各電源スイッチ２４ａ〜２４ｄ，２５ａ〜２５ｅを個別に開閉することにより、各電源供給配線の電気的接続状況を確認することができる。
【００３６】
次に、図７及び図８を用いて、本発明の第２実施形態に係る半導体装置２１の制御方法について説明する。図７は、電源スイッチ２４ａ〜２４ｄ，２５ａ〜２５ｅのすべてが「閉」の状態を示す図である。図８は、第１電源スイッチ２４ａ〜２４ｄが「閉」であり、第２電源スイッチ２５ａ〜２５ｅが「開」の状態を示す図である。第１機能ブロック２２を動作させる場合には、第１実施形態と同様にして、第１機能ブロック２２に接続された第１電源スイッチ２４ａ〜２４ｄをすべて「閉」とし、第１機能ブロック２２を動作させない場合には第１電源スイッチ２４ａ〜２４ｄをすべて「開」とする。同様に、第２機能ブロック２３を動作させる場合には、第２電源スイッチ２５ａ〜２５ｅをすべて「閉」とし、第２機能ブロック２３を動作させない場合には第２電源スイッチ２５ａ〜２５ｅをすべて「開」とする。したがって、第１機能ブロック２２及び第２機能ブロック２３を同時に動作させる場合には、第１電源スイッチ２４ａ〜２４ｄ及び第２電源スイッチ２５ａ〜２５ｅをすべて「閉」とし、第１機能ブロック２２及び第２機能ブロック２３を同時に動作させない場合には第１電源スイッチ２４ａ〜２４ｄ及び第２電源スイッチ２５ａ〜２５ｅをすべて「開」とする。また、複数の機能ブロックのうち少なくとも１つの機能ブロックを動作させる場合、例えば第１機能ブロック２２及び第２機能ブロック２３のうち第１機能ブロック２２のみを動作させる場合には、図８に示すように、第１電源スイッチ２４ａ〜２４ｄを「閉」とし、第２電源スイッチ２５ａ〜２５ｅを「開」とする。
【００３７】
これにより、第１機能ブロック２２及び第２機能ブロック２３への電源供給を制御することができると共に、第１機能ブロック２２及び第２機能ブロック２３未使用時の消費電力を抑制することができる。
【００３８】
次に、本発明の第２実施形態に係る半導体装置の電気的接続試験における制御方法について図７を用いて説明する。半導体装置２１の第１電源端子２６ａ〜２６ｄ及び第２電源端子２７ａ〜２７ｅには、半導体装置２１内における電気的接続を評価するテスタ３１が第１外部配線３２ａ〜３２ｄ及び第２外部配線３３ａ〜３３ｅを介して電気的に接続されている。
【００３９】
電気的接続評価試験を実施する場合には、図３〜図６に示すように第１実施形態と同様にして、試験対象となる所定の電源端子に接続された電源スイッチのみを「閉」とし、それ以外の電源スイッチを「開」とする。これにより、複数の機能ブロック２２，２３を備える半導体装置２１であっても、各電源供給配線の電気的接続状況を個別に確認することができる。
【産業上の利用可能性】
【００４０】
本発明の半導体装置及びその製造方法は、上記実施形態に基づいて説明されているが、上記実施形態に限定されることなく、本発明の範囲内において、かつ本発明の基本的技術思想に基づいて、上記実施形態に対し種々の変形、変更及び改良を含むことができることはいうまでもない。また、本発明の請求の範囲の枠内において、種々の開示要素の多様な組み合わせ・置換ないし選択が可能である。
【００４１】
本発明のさらなる課題、目的及び展開形態は、請求の範囲を含む本発明の全開示事項からも明らかにされる。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１実施形態に係る半導体装置を模式的に示した概略平面図。
【図２】本発明の第１実施形態に係る半導体装置を模式的に示した概略平面図。
【図３】本発明の第１実施形態に係る半導体装置を模式的に示した概略平面図。
【図４】本発明の第１実施形態に係る半導体装置を模式的に示した概略平面図。
【図５】本発明の第１実施形態に係る半導体装置を模式的に示した概略平面図。
【図６】本発明の第１実施形態に係る半導体装置を模式的に示した概略平面図。
【図７】本発明の第２実施形態に係る半導体装置を模式的に示した概略平面図。
【図８】本発明の第２実施形態に係る半導体装置を模式的に示した概略平面図。
【図９】背景技術に係る半導体装置を模式的に示した概略平面図。
【図１０】背景技術に係る半導体装置を模式的に示した概略平面図。
【図１１】背景技術に係る半導体装置を模式的に示した概略平面図。
【符号の説明】
【００４３】
１                半導体装置
２                機能ブロック
３ａ〜３ｄ        電源スイッチ
４ａ〜４ｄ        電源端子
５ａ〜５ｄ        信号端子
６ａ〜６ｄ        内部電源配線
７                テスタ
８ａ〜８ｄ        外部配線
９                セレクタ
１０ａ〜１０ｄ    外部配線
２１              半導体装置
２２              第１機能ブロック
２３              第２機能ブロック
２４ａ〜２４ｄ    第１電源スイッチ
２５ａ〜２５ｅ    第２電源スイッチ
２６ａ〜２６ｄ    第１電源端子
２７ａ〜２７ｅ    第２電源端子
２８ａ〜２８ｉ    信号端子
２９ａ〜２９ｄ    第１内部電源配線
３０ａ〜３０ｅ    第２内部電源配線
３１              テスタ
３２ａ〜３２ｄ    第１外部配線
３３ａ〜３３ｅ    第２外部配線
３４              セレクタ
３５ａ〜３５ｉ    外部配線
５１              半導体装置
５２              機能ブロック
５３              電源スイッチ
５４ａ〜５４ｄ    電源端子
５６              内部電源配線
５７              テスタ
５８ａ〜５８ｄ    外部配線
【図１】
2009218356.tif 000003
【図２】
2009218356.tif 000004
【図３】
2009218356.tif 000005
【図４】
2009218356.tif 000006
【図５】
2009218356.tif 000007
【図６】
2009218356.tif 000008
【図７】
2009218356.tif 000009
【図８】
2009218356.tif 000010
【図９】
2009218356.tif 000011
【図１０】
2009218356.tif 000012
【図１１】
2009218356.tif 000013