(57)【要約】【課題】ＦｉｎＦＥＴデバイスにおいてソース・ドレイン寄生抵抗に起因する特性劣化を防止する。【解決手段】フィン型半導体領域１０２は、ゲート幅方向に第１の幅Ｗ１を持つチャネル形成領域１０６と、ゲート幅方向に第１の幅Ｗよりも広い第２の幅Ｗ２を持つソース・ドレイン形成領域１０７とを有する。チャネル形成領域１０６の全体、及びソース・ドレイン形成領域１０７のうちチャネル形成領域１０６の両側に隣接する部分を覆うようにゲート電極１０４が形成されている。【選択図】図１
2009295820.tif 000002
【特許請求の範囲】
【請求項１】
活性領域としてフィン型半導体領域を有するトランジスタを基板上に備えた半導体装置であって、
前記フィン型半導体領域は、ゲート幅方向に第１の幅を持つチャネル形成領域と、前記ゲート幅方向に前記第１の幅よりも広い第２の幅を持つソース・ドレイン形成領域とを有し、
前記チャネル形成領域の全体、及び前記ソース・ドレイン形成領域のうち前記チャネル形成領域の両側に隣接する部分を覆うようにゲート電極が形成されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記ソース・ドレイン形成領域のうち前記ゲート電極とオーバーラップする部分にエクステンション領域が形成されていることを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記ゲート電極の両側面上には絶縁性サイドウォールスペーサが形成されており、
前記エクステンション領域は、前記絶縁性サイドウォールスペーサの下側まで形成されていることを特徴とする半導体装置。
【請求項４】
請求項２に記載の半導体装置において、
前記ゲート電極の両側面上に絶縁性サイドウォールスペーサが形成されていないことを特徴とする半導体装置。
【請求項５】
請求項１〜４のいずれか１項に記載の半導体装置において、
前記フィン型半導体領域における前記エクステンション領域の下側にポケット領域が形成されていることを特徴とする半導体装置。
【請求項６】
請求項１〜５のいずれか１項に記載の半導体装置において、
前記基板と前記フィン型半導体領域との間に絶縁層が形成されていることを特徴とする半導体装置。
【請求項７】
請求項１〜５のいずれか１項に記載の半導体装置において、
前記基板は、前記フィン型半導体領域となる凸部を有する半導体基板であることを特徴とする半導体装置。
【請求項８】
請求項１〜７のいずれか１項に記載の半導体装置において、
前記ゲート電極と前記ソース・ドレイン形成領域とのオーバーラップ長は１０ｎｍ以上で且つ２０ｎｍ以下であることを特徴とする半導体装置。
【請求項９】
請求項１〜８のいずれか１項に記載の半導体装置において、
前記フィン型半導体領域の高さは、前記チャネル形成領域の前記第１の幅よりも大きいことを特徴とする半導体装置。
【請求項１０】
請求項９に記載の半導体装置において、
前記フィン型半導体領域の高さは３０ｎｍ以上で且つ１００ｎｍ以下であり、
前記チャネル形成領域の前記第１の幅は５ｎｍ以上で且つ２５ｎｍ以下であることを特徴とする半導体装置。
【請求項１１】
ゲート幅方向に第１の幅を持つチャネル形成領域と、前記ゲート幅方向に前記第１の幅よりも広い第２の幅を持つソース・ドレイン形成領域とを有するフィン型半導体領域を基板上に形成する工程（ａ）と、
前記チャネル形成領域の全体、及び前記ソース・ドレイン形成領域のうち前記チャネル形成領域の両側に隣接する部分を覆うようにゲート電極を形成する工程（ｂ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１に記載の半導体装置の製造方法において、
前記工程（ａ）において、ダブルパターニング技術を用いて前記フィン型半導体領域を形成することを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２に記載の半導体装置の製造方法において、
前記工程（ａ）は、前記ソース・ドレイン形成領域と前記チャネル形成領域とを覆い且つ前記第２の幅を持つ第１のレジストパターンを用いて、前記フィン型半導体領域となる半導体層に対して第１のエッチングを行った後、前記第１のレジストパターンに覆われた領域のうち前記ソース・ドレイン形成領域及び前記チャネル形成領域を除いた一対の領域を露出させる２つの開口が前記第１の幅と同じ間隔で設けられた第２のレジストパターンを用いて、前記半導体層に対して第２のエッチングを行う工程を含むことを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１２に記載の半導体装置の製造方法において、
前記工程（ａ）は、前記ソース・ドレイン形成領域の中央部と前記チャネル形成領域とを覆い且つ前記第１の幅を持つハードマスクと、前記ソース・ドレイン形成領域を覆うように前記ハードマスク上に形成され且つ前記第２の幅を持つ一対のレジストパターンとを用いて、前記フィン型半導体領域となる半導体層に対してエッチングを行う工程を含むことを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１１〜１４のいずれか１項に記載の半導体装置の製造方法において、
前記工程（ｂ）の後に、前記ソース・ドレイン形成領域のうち前記ゲート電極とオーバーラップする部分に不純物を注入してエクステンション領域を形成する工程（ｃ）をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１５に記載の半導体装置の製造方法において、
前記工程（ｃ）の後に、前記ゲート電極の両側面上に絶縁性サイドウォールスペーサを形成する工程（ｄ）をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１５に記載の半導体装置の製造方法において、
前記工程（ｃ）において、Ｔｉｌｔ注入を用いて前記エクステンション領域を形成することを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１５〜１７のいずれか１項に記載の半導体装置の製造方法において、
前記工程（ｂ）の後に、前記フィン型半導体領域における前記エクステンション領域の下側に不純物を注入してポケット領域を形成する工程（ｅ）をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１８に記載の半導体装置の製造方法において、
前記工程（ｅ）において、Ｔｉｌｔ注入を用いて前記ポケット領域を形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、Ｆｉｎ（フィン）ＦＥＴ（Field Effect Transistor ）デバイスにおけるソース・ドレイン寄生抵抗に起因する特性劣化を効果的に抑制する技術に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路装置の高集積化、高機能化及び高速化に伴って、短チャネル効果抑制のためにＦｉｎＦＥＴデバイス構造を用いる技術が提案されている。
【０００３】
デバイス構造にＦｉｎＦＥＴを用いると、Double Gate 化（Ｆｉｎ構造の両側面部（２箇所）上にゲート電極が形成されること）によって、Ｆｉｎ構造の両側から電圧制御を行うことができるため、ＤＩＢＬ（drain-induced-barrier lowering）が改善されるので、短チャネル効果を抑制することができる（非特許文献１参照）。
【０００４】
図７（ａ）及び（ｂ）は従来のＦｉｎＦＥＴデバイスの平面図及び断面図であり、図７（ｂ）は図７（ａ）のＡ−Ａ’線の断面図である。図７（ａ）及び（ｂ）に示すように、基板１０上に絶縁層１１を介して形成された半導体層（つまりＳＯＩ基板）をパターニングすることによって、Ｆｉｎ型半導体領域１２が形成されている。Ｆｉｎ型半導体領域１２のチャネル形成領域１５の上には、ゲート絶縁膜１３を介してゲート電極１４が形成されている。すなわち、チャネル形成領域１５においては、Ｆｉｎ型半導体領域１２の上面及び両側面のそれぞれの上にゲート電極１４が形成されている。Ｆｉｎ型半導体領域１２におけるゲート電極１４つまりチャネル形成領域１５の両側はソース・ドレイン形成領域１６となる。
【０００５】
図７（ａ）及び（ｂ）に示すＦｉｎＦＥＴデバイスにおいては、ゲート電極１４によって両側面を挟まれているＦｉｎ型半導体領域１２のチャネル形成領域１５の幅Ｗ１を狭くすると、ゲ―ト電極１４のチャネル領域への支配力が高まり、短チャネル効果をさらに抑制することができる。
【０００６】
しかしながら、図７（ａ）及び（ｂ）に示すＦｉｎＦＥＴデバイスにおいては、チャネル形成領域１５の幅Ｗ１とソース・ドレイン形成領域１６の幅Ｗ２とが同じであるため、チャネル形成領域１５の幅Ｗ１を狭くすると、チャネル形成領域１５の両隣に位置するソース・ドレイン形成領域１６の幅Ｗ２も同時に狭くなる。その結果、ソース・ドレイン形成領域１６の断面積が縮小することに起因してソース・ドレイン寄生抵抗の上昇が顕著となり、デバイスの駆動力が大幅に劣化してしまう。
【０００７】
それに対して、リソグラフィーを用いて、チャネル形成領域の幅を狭くしたまま、ソース・ドレイン形成領域の幅を広くする技術が提案されている（非特許文献２参照）。図８（ａ）〜（ｄ）は、従来のＦｉｎＦＥＴデバイスの製造方法の各工程を示す図であり、図８（ａ）及び図８（ｃ）は平面図であり、図８（ｂ）及び図８（ｄ）は図８（ａ）及び図８（ｃ）のＡ−Ａ’線の断面図である。
【０００８】
まず、図８（ａ）及び（ｂ）に示すように、基板２０上に絶縁層２１を介して形成された半導体層（つまりＳＯＩ基板）をリソグラフィー及びエッチングを用いてパターニングすることによって、Ｆｉｎ型半導体領域２２を形成する。ここで、ソース・ドレイン寄生抵抗を低減するために、Ｆｉｎ型半導体領域２２におけるチャネル形成領域２５の幅Ｗ１と比べて、Ｆｉｎ型半導体領域２２におけるソース・ドレイン形成領域２６の幅Ｗ２を大きくする。
【０００９】
次に、図８（ｃ）及び（ｄ）に示すように、Ｆｉｎ型半導体領域２２に設けられたチャネル形成領域２５に合わせて、当該チャネル形成領域２５の上にゲート絶縁膜２３を介してゲート電極２４を形成した後、ソース・ドレイン形成領域２６つまりゲート電極２４の両側のＦｉｎ型半導体領域２２に不純物を注入してソース・ドレイン領域を形成する。
【非特許文献１】Edward J.Nowak他、TURNING SILICON ON ITS EDGE 、IEEE CIRCUITS & DEVICES MAGAZINE、JANUARY/FEBRUARY 2004 、p.20-31
【非特許文献２】Bin Yu他、FinFET Scaling to 10nm Gate Length、IEDM Tech. Dig. 、2002、p.251-254
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図８（ａ）〜（ｄ）に示す従来のＦｉｎＦＥＴデバイスにおいては、ゲートパターニング時の合わせズレを考慮して、Ｆｉｎ型半導体領域２２におけるソース・ドレイン形成領域２６のうちチャネル形成領域２５の近傍部分については、チャネル形成領域２５と同じ幅に設定しておく必要がある。これにより、合わせズレが生じた場合にも、チャネル形成領域２５の幅が増大することを防止してできるので、短チャネル効果を抑制することができる。
【００１１】
しかしながら、ソース・ドレイン形成領域２６に幅細部分が存在するため、ソース・ドレイン寄生抵抗が増大するので、駆動力劣化が避けられなくなる。また、ソース・ドレイン領域表面をシリサイド化した場合に、幅細部分がフルシリサイド化してしまい、その結果、ソース・ドレイン領域中においてシリサイド・シリコン界面抵抗が増大するので、駆動力がさらに劣化してしまう。
【００１２】
前記に鑑み、本発明は、ＦｉｎＦＥＴデバイスにおいてソース・ドレイン寄生抵抗に起因する特性劣化を防止することを目的とする。
【課題を解決するための手段】
【００１３】
前記の目的を達成するため、本発明に係る半導体装置は、活性領域としてフィン型半導体領域を有するトランジスタを基板上に備えた半導体装置であって、前記フィン型半導体領域は、ゲート幅方向に第１の幅を持つチャネル形成領域と、前記ゲート幅方向に前記第１の幅よりも広い第２の幅を持つソース・ドレイン形成領域とを有し、前記チャネル形成領域の全体、及び前記ソース・ドレイン形成領域のうち前記チャネル形成領域の両側に隣接する部分を覆うようにゲート電極が形成されている。
【００１４】
本発明に係る半導体装置によると、ソース・ドレイン形成領域全体に亘ってその第２の幅をチャネル形成領域の第１の幅よりも大きくしているため、ソース・ドレイン寄生抵抗を低減できるので、駆動力劣化を防止することができる。また、ソース・ドレイン領域の局所的フルシリサイド化を回避できるため、ソース・ドレイン領域中におけるシリサイド・シリコン界面抵抗の増大に起因する駆動力劣化を防止することもできる。
【００１５】
また、本発明に係る半導体装置においては、チャネル形成領域の全体のみならず、ソース・ドレイン形成領域のうちチャネル形成領域の両側に隣接する部分をも覆うようにゲート電極が形成されているため、ゲートパターニングにおいて合わせズレや寸法ズレが生じた場合にも、チャネル領域となるべき幅細部分がソース・ドレイン領域となることがない。すなわち、合わせズレ等に起因するソース・ドレイン抵抗の増大や駆動力等の特性のバラツキを防止することができる。尚、この効果を確実に得るためには、ゲート電極とソース・ドレイン形成領域とのオーバーラップ長をチャネル形成領域の一側方につき１０ｎｍ以上に設定することが好ましい。
【発明の効果】
【００１６】
本発明によると、ＦｉｎＦＥＴデバイスにおいてソース・ドレイン寄生抵抗に起因する特性劣化を防止することができる。
【発明を実施するための最良の形態】
【００１７】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。図１（ａ）〜（ｆ）及び図２は、第１の実施形態に係る半導体装置、具体的にはＦｉｎＦＥＴデバイスの製造方法の各工程を示す図であり、図１（ａ）、図１（ｃ）及び図１（ｅ）は平面図であり、図１（ｂ）、図１（ｄ）及び図１（ｆ）はそれぞれ図１（ａ）、図１（ｃ）及び図１（ｅ）のＡ−Ａ’線の断面図であり、図２は図１（ｅ）のＢ−Ｂ’線の断面図である。尚、本実施形態では、ｎ型ＦｉｎＦＥＴを例として説明を行う。
【００１８】
まず、図１（ａ）及び（ｂ）に示すように、基板１００上に絶縁層１０１を介して形成されたｐ型シリコンからなる半導体層（つまりＳＯＩ基板）をリソグラフィー及びエッチングを用いてパターニングすることによって、複数のＦｉｎ型半導体領域１０２を形成する。ここで、ソース・ドレイン寄生抵抗を低減するために、各Ｆｉｎ型半導体領域１０２におけるチャネル形成領域１０６の幅（以下、第１の幅という）Ｗ１と比べて、各Ｆｉｎ型半導体領域１０２におけるソース・ドレイン形成領域１０７の幅（以下、第２の幅という）Ｗ２を大きくする。例えば、第１の幅Ｗ１を５〜２５ｎｍ程度に、第２の幅Ｗ２を第１の幅よりも１０ｎｍ程度以上大きく（つまり第２の幅Ｗ２を少なくとも２０ｎｍ程度以上に）設定する。
【００１９】
ここで、チャネル形成領域１０６とソース・ドレイン形成領域１０７との間の境界幅（Ｆｉｎ型半導体領域１０２の幅がリソグラフィ限界により連続的に変化する領域の幅）はできるだけ小さい方が良いので、本実施形態では、ダブルパターニング技術を用いて、矩形形状の組合せからなるＦｉｎ型半導体領域１０２を形成することが好ましい。
【００２０】
具体的には、例えば図３（ａ）に示すように、ソース・ドレイン形成領域１０７とチャネル形成領域１０６とを覆い且つ前記第２の幅Ｗ２を持つ第１のレジストパターン１１１を用いて、Ｆｉｎ型半導体領域１０２となるシリコン層に対して第１のエッチングを行った後、第１のレジストパターン１１１に覆われた領域のうちソース・ドレイン形成領域１０７及びチャネル形成領域１０６を除いた一対の領域を露出させる２つの開口１１２が前記第１の幅Ｗ１と同じ間隔で設けられた第２のレジストパターン（開口１１２のみ図示）を用いて、前記半導体層に対して第２のエッチングを行ってもよい。
【００２１】
或いは、例えば図３（ｂ）に示すように、ソース・ドレイン形成領域１０７の中央部とチャネル形成領域１０６とを覆い且つ前記第１の幅Ｗ１を持つハードマスク１２１と、ソース・ドレイン形成領域１０７を覆うようにハードマスク１２１上に形成され且つ前記第２の幅Ｗ２を持つ一対のレジストパターン１２２とを用いて、Ｆｉｎ型半導体領域１０２となる半導体層に対してエッチングを行ってもよい。
【００２２】
次に、図１（ｃ）及び（ｄ）に示すように、Ｆｉｎ型半導体領域１０２に設けられたチャネル形成領域１０６に合わせて、当該チャネル形成領域１０６の上にゲート絶縁膜１０３を介してゲート電極１０４を形成する。このとき、チャネル形成領域１０６の全体のみならず、ソース・ドレイン形成領域１０７のうちチャネル形成領域１０６の両側に隣接する部分を覆うようにゲート電極１０４を形成する。すなわち、ゲート電極１０４のゲート長方向における幅Ｌ１は、チャネル形成領域１０６のゲート長方向における幅Ｌ２（図１（ａ）参照）よりも大きい。具体的には、ゲートパターニングにおけるリソグラフィアライメント精度及び寸法精度等を考慮して、ゲート電極１０４とソース・ドレイン形成領域１０７とのオーバーラップ長をチャネル形成領域１０６の一側方につき１０〜２０ｎｍ程度に（つまりチャネル形成領域１０６の両側合わせて２０〜４０ｎｍ程度に）設定する。尚、前記オーバーラップ長を大きくし過ぎると、所望の駆動力が得られなくなるため、前記オーバーラップ長の上限を２０ｎｍ程度に設定している。具体的には、チャネル形成領域１０６のゲート長方向における幅Ｌ２に対して、ゲート電極１０４のゲート長方向における幅Ｌ１を大きくし過ぎると、次工程で形成されるエクステンション領域が、ソース・ドレイン形成領域１０７とチャネル形成領域１０６との境界まで到達しなくなる。その結果、ゲート電極１０４とオーバーラップするソース・ドレイン形成領域１０７のうちの一部分がチャネル領域として作用してしまい、特性が劣化するので、前記オーバーラップ長の上限を２０ｎｍ程度に設定するのである。
【００２３】
次に、図１（ｅ）、（ｆ）及び図２に示すように、ゲート電極１０４をマスクとして、Ｆｉｎ型半導体領域１０２にｎ型不純物を注入してｎ型のエクステンション領域１０７Ａを形成した後、Ｆｉｎ型半導体領域１０２におけるエクステンション領域１０７Ａの下側にｐ型不純物を注入してｐ型のポケット領域１０８を形成する。ここで、Ｔｉｌｔ注入（斜めイオン注入）の使用や活性化熱処理の制御等によって、ゲート電極１０４の両端部の下側までエクステンション領域１０７Ａ及びポケット領域１０８を形成する。その後、ゲート電極１０４の両側面上に絶縁性サイドウォールスペーサ１０５を形成した後、ゲート電極１０４及び絶縁性サイドウォールスペーサ１０５をマスクとして、Ｆｉｎ型半導体領域１０２にｎ型不純物を注入してｎ型のソース・ドレイン領域１０７Ｂを形成する。ここで、エクステンション領域１０７Ａ及びポケット領域１０８は、ゲート電極１０４の両端部の下側（つまりソース・ドレイン形成領域１０７のうちゲート電極１０４とのオーバーラップ領域）から絶縁性サイドウォールスペーサ１０５の下側まで形成されている。
【００２４】
最後に、図示は省略しているが、ソース・ドレイン領域１０７Ｂの表面部をシリサイド化する。
【００２５】
以上に説明したように、第１の実施形態によると、ソース・ドレイン形成領域１０７の全体に亘ってその第２の幅Ｗ２をチャネル形成領域１０６の第１の幅Ｗ１よりも大きくしているため、ソース・ドレイン寄生抵抗を低減できるので、駆動力劣化を防止することができる。また、ソース・ドレイン領域の局所的フルシリサイド化を回避できるため、ソース・ドレイン領域中におけるシリサイド・シリコン界面抵抗の増大に起因する駆動力劣化を防止することもできる。
【００２６】
また、第１の実施形態においては、チャネル形成領域１０６の全体のみならず、ソース・ドレイン形成領域１０７のうちチャネル形成領域１０６の両側に隣接する部分をも覆うようにゲート電極１０４が形成されている。このため、ゲートパターニングにおいて合わせズレ（アライメントずれ）や寸法ズレ等が生じた場合にも、チャネル領域となるべき幅細部分がゲート電極１０４によって覆われずにソース・ドレイン領域となることがない。従って、合わせズレ等に起因するソース・ドレイン抵抗の増大や駆動力等の特性のバラツキを防止することができる。
【００２７】
尚、第１の実施形態において、Ｆｉｎ型半導体領域１０２の高さＨ（図１（ｂ）参照）が、Ｆｉｎ型半導体領域１０２の幅（チャネル形成領域１０６の第１の幅Ｗ１）よりも大きいと、微細化において有利である。具体的には、Ｆｉｎ型半導体領域１０２の高さＨは３０ｎｍ以上で且つ１００ｎｍ以下であり、Ｆｉｎ型半導体領域１０２の幅（チャネル形成領域１０６の第１の幅Ｗ１）は５ｎｍ以上で且つ２５ｎｍ以下であってもよい。
【００２８】
（第１の実施形態の変形例）
第１の実施形態においては、ＳＯＩ基板にＦｉｎ型半導体領域を形成したが、これに代えて、バルク（Ｂｕｌｋ）半導体（シリコン）基板をパターニングしてＦｉｎ型半導体領域を形成してもよい。図４（ａ）及び図４（ｂ）は、バルク半導体基板を用いた、第１の実施形態の変形例に係るＦｉｎＦＥＴデバイスの製造方法の各工程を示す断面図であり、図４（ａ）及び図４（ｂ）はそれぞれ、前述の図１（ｂ）及び図１（ｄ）に対応する図面である。尚、図４（ａ）及び図４（ｂ）において、第１の実施形態と同一の構成要素には同一の符号を付すことにより、重複する説明を省略する。
【００２９】
まず、図４（ａ）に示すように、バルク半導体基板１５０に、所望の幅を持つ凸部が形成されるようにトレンチを形成した後、トレンチ底部に絶縁膜１５１を埋め込む。ここで、バルク半導体基板１５０の凸部のうち絶縁膜１５１よりも上側の部分がＦｉｎ型半導体領域１０２となる。ここで、チャネル形成領域１０６の第１の幅（Ｗ１）やソース・ドレイン形成領域１０７の第２の幅（Ｗ２）の設定については前述の通りである。
【００３０】
次に、図４（ｂ）に示すように、Ｆｉｎ型半導体領域１０２に設けられるチャネル形成領域に合わせて、当該チャネル形成領域の上にゲート絶縁膜１０３を介してゲート電極１０４を形成する。ここで、ゲート電極１０４の形成領域については前述の通りである。また、その後のエクステンション領域形成工程及びそれ以降の工程についても、前述の通りである。
【００３１】
以上に説明した本変形例によると、第１の実施形態と同様の効果に加えて、次のような効果が得られる。すなわち、バルク半導体基板を用いてＦｉｎＦＥＴデバイスを形成した場合には、通常のＦＥＴデバイス製造プロセスとのコンパチビリティが高くなると共にウェハに要するコストが低くなる。
【００３２】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。図５（ａ）〜（ｄ）及び図６は、第２の実施形態に係る半導体装置、具体的にはＦｉｎＦＥＴデバイスの製造方法の各工程を示す図であり、図５（ａ）及び図５（ｃ）は平面図であり、図５（ｂ）及び図５（ｄ）はそれぞれ図５（ａ）及び図５（ｃ）のＡ−Ａ’線の断面図であり、図６は図５（ｃ）のＢ−Ｂ’線の断面図である。尚、本実施形態では、ｎ型ＦｉｎＦＥＴを例として説明を行う。
【００３３】
まず、図５（ａ）及び（ｂ）に示すように、基板２００上に絶縁層２０１を介して形成されたｐ型シリコンからなる半導体層（つまりＳＯＩ基板）をリソグラフィー及びエッチングを用いてパターニングすることによって、複数のＦｉｎ型半導体領域２０２を形成する。ここで、ソース・ドレイン寄生抵抗を低減するために、各Ｆｉｎ型半導体領域２０２におけるチャネル形成領域２０６の幅（以下、第１の幅という）Ｗ１と比べて、各Ｆｉｎ型半導体領域２０２におけるソース・ドレイン形成領域２０７の幅（以下、第２の幅という）Ｗ２を大きくする。例えば、第１の幅Ｗ１を５〜２５ｎｍ程度に、第２の幅Ｗ２を第１の幅Ｗ１よりも１０ｎｍ程度以上大きく（つまり第２の幅Ｗ２を少なくとも２０ｎｍ程度以上に）設定する。
【００３４】
ここで、チャネル形成領域２０６とソース・ドレイン形成領域２０７との間の境界幅（Ｆｉｎ型半導体領域２０２の幅がリソグラフィ限界により連続的に変化する領域の幅）はできるだけ小さい方が良いので、本実施形態でも、第１の実施形態と同様に、ダブルパターニング技術を用いて、矩形形状の組合せからなるＦｉｎ型半導体領域２０２を形成することが好ましい。
【００３５】
次に、図５（ｃ）及び（ｄ）に示すように、Ｆｉｎ型半導体領域２０２に設けられたチャネル形成領域２０６に合わせて、当該チャネル形成領域２０６の上にゲート絶縁膜２０３を介してゲート電極２０４を形成する。このとき、チャネル形成領域２０６の全体のみならず、ソース・ドレイン形成領域２０７のうちチャネル形成領域２０６の両側に隣接する部分を覆うようにゲート電極２０４を形成する。すなわち、ゲート電極２０４のゲート長方向における幅Ｌ１は、チャネル形成領域２０６のゲート長方向における幅Ｌ２（図５（ａ）参照）よりも大きい。具体的には、ゲートパターニングにおけるリソグラフィアライメント精度及び寸法精度等を考慮して、ゲート電極２０４とソース・ドレイン形成領域２０７とのオーバーラップ長をチャネル形成領域２０６の一側方につき通常のサイドウォールスペーサ幅Ｗ程度（例えば１０〜２０ｎｍ程度）に、つまりチャネル形成領域２０６の両側合わせて２Ｗ程度（例えば２０〜４０ｎｍ程度）にする。尚、前記オーバーラップ長を大きくし過ぎると、所望の駆動力が得られなくなるため、前記オーバーラップ長の上限を２０ｎｍ程度に設定している。具体的には、チャネル形成領域２０６のゲート長方向における幅Ｌ２に対して、ゲート電極２０４のゲート長方向における幅Ｌ１を大きくし過ぎると、次工程で形成されるエクステンション領域が、ソース・ドレイン形成領域２０７とチャネル形成領域２０６との境界まで到達しなくなる。その結果、ゲート電極２０４とオーバーラップするソース・ドレイン形成領域２０７のうちの一部分がチャネル領域として作用してしまい、特性が劣化するので、前記オーバーラップ長の上限を２０ｎｍ程度に設定するのである。
【００３６】
次に、図６に示すように、ゲート電極２０４をマスクとして、Ｆｉｎ型半導体領域２０２にｎ型不純物を注入してｎ型のエクステンション領域２０７Ａを形成した後、Ｆｉｎ型半導体領域２０２におけるエクステンション領域２０７Ａの下側にｐ型不純物を注入してｐ型のポケット領域２０８を形成する。ここで、Ｔｉｌｔ注入（基板面法線方向に対する傾き角が例えば１０〜４５°程度）の使用や活性化熱処理の制御等によって、ゲート電極２０４の両端部の下側までエクステンション領域２０７Ａ及びポケット領域２０８を形成する。その後、本実施形態では、絶縁性サイドウォールスペーサを形成することなく、ゲート電極２０４をマスクとして、Ｆｉｎ型半導体領域２０２にｎ型不純物を注入してｎ型のソース・ドレイン領域２０７Ｂを形成する。これにより、エクステンション領域２０７Ａは、ソース・ドレイン形成領域２０７のうちゲート電極２０４とのオーバーラップ領域のみに形成される。
【００３７】
最後に、図示は省略しているが、ソース・ドレイン領域２０７Ｂの表面部をシリサイド化する。
【００３８】
以上に説明したように、第２の実施形態によると、ソース・ドレイン形成領域２０７の全体に亘ってその第２の幅Ｗ２をチャネル形成領域２０６の第１の幅Ｗ１よりも大きくしているため、ソース・ドレイン寄生抵抗を低減できるので、駆動力劣化を防止することができる。また、ソース・ドレイン領域の局所的フルシリサイド化を回避できるため、ソース・ドレイン領域中におけるシリサイド・シリコン界面抵抗の増大に起因する駆動力劣化を防止することもできる。
【００３９】
また、第２の実施形態においては、チャネル形成領域２０６の全体のみならず、ソース・ドレイン形成領域２０７のうちチャネル形成領域２０６の両側に隣接する部分をも覆うようにゲート電極２０４が形成されている。このため、ゲートパターニングにおいて合わせズレ（アライメントずれ）や寸法ズレ等が生じた場合にも、チャネル領域となるべき幅細部分がゲート電極２０４によって覆われずにソース・ドレイン領域となることがない。従って、合わせズレ等に起因するソース・ドレイン抵抗の増大や駆動力等の特性のバラツキを防止することができる。
【００４０】
さらに、第２の実施形態によると、以上のような第１の実施形態と同様の効果に加えて、サイドウォールスペーサ形成工程を省略することにより工程を簡素化できるという効果が得られる。
【００４１】
尚、第２の実施形態において、Ｆｉｎ型半導体領域２０２の高さＨ（図５（ｂ）参照）が、Ｆｉｎ型半導体領域２０２の幅（チャネル形成領域２０６の第１の幅Ｗ１）よりも大きいと、微細化において有利である。具体的には、Ｆｉｎ型半導体領域２０２の高さＨは３０ｎｍ以上で且つ１００ｎｍ以下であり、Ｆｉｎ型半導体領域２０２の幅（チャネル形成領域２０６の第１の幅Ｗ１）は５ｎｍ以上で且つ２５ｎｍ以下であってもよい。
【００４２】
また、第２の実施形態においては、ＳＯＩ基板にＦｉｎ型半導体領域を形成したが、これに代えて、バルク半導体基板をパターニングしてＦｉｎ型半導体領域を形成してもよい。このようにすると、通常のＦＥＴデバイス製造プロセスとのコンパチビリティが高くなると共にウェハに要するコストが低くなる。
【産業上の利用可能性】
【００４３】
以上に説明したように、本発明は、ＦｉｎＦＥＴの特性劣化抑制に有用である。
【図面の簡単な説明】
【００４４】
【図１】図１（ａ）〜（ｆ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す図であり、図１（ａ）、図１（ｃ）及び図１（ｅ）は平面図であり、図１（ｂ）、図１（ｄ）及び図１（ｆ）はそれぞれ図１（ａ）、図１（ｃ）及び図１（ｅ）のＡ−Ａ’線の断面図である。
【図２】図２は図１（ｅ）のＢ−Ｂ’線の断面図である。
【図３】図３（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置の製造方法におけるＦｉｎ型半導体領域のダブルパターニング工程を説明するための図である。
【図４】図４（ａ）及び（ｂ）は本発明の第１の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】図５（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す図であり、図５（ａ）及び図５（ｃ）は平面図であり、図５（ｂ）及び図５（ｄ）はそれぞれ図５（ａ）及び図５（ｃ）のＡ−Ａ’線の断面図である。
【図６】図６は図５（ｃ）のＢ−Ｂ’線の断面図である。
【図７】図７（ａ）は従来のＦｉｎＦＥＴデバイスの平面図であり、図７（ｂ）は図７（ａ）のＡ−Ａ’線の断面図である。
【図８】図８（ａ）〜（ｄ）は従来のＦｉｎＦＥＴデバイスの製造方法の各工程を示す図であり、図８（ａ）及び図８（ｃ）は平面図であり、図８（ｂ）及び図８（ｄ）は図８（ａ）及び図８（ｃ）のＡ−Ａ’線の断面図である。
【符号の説明】
【００４５】
１００    基板
１０１    絶縁層
１０２    Ｆｉｎ型半導体領域
１０３    ゲート絶縁膜
１０４    ゲート電極
１０５    絶縁性サイドウォールスペーサ
１０６    チャネル形成領域
１０７    ソース・ドレイン形成領域
１０７Ａ  エクステンション領域
１０７Ｂ  ソース・ドレイン領域
１０８    ポケット領域
１１１    第１のレジストパターン
１１２    第２のレジストパターン
１２１    ハードマスク
１２２    レジストパターン
１５０    バルク半導体基板
１５１    絶縁膜
２００    基板
２０１    絶縁層
２０２    Ｆｉｎ型半導体領域
２０３    ゲート絶縁膜
２０４    ゲート電極
２０６    チャネル形成領域
２０７    ソース・ドレイン形成領域
２０７Ａ  エクステンション領域
２０７Ｂ  ソース・ドレイン領域
２０８    ポケット領域
【図１】
2009295820.tif 000003
【図２】
2009295820.tif 000004
【図３】
2009295820.tif 000005
【図４】
2009295820.tif 000006
【図５】
2009295820.tif 000007
【図６】
2009295820.tif 000008
【図７】
2009295820.tif 000009
【図８】
2009295820.tif 000010