(57)【要約】【課題】外部接続用のパッドが形成される表層より一層下の配線層の配線密度を下げることなく、パッド下の層間絶縁膜のクラックを防止できる半導体装置を提供する。【解決手段】表層より一層下の層に形成された配線のうち、パッド１の領域下を通過する配線３ａの厚さを、パッド１の領域下から外れて配置される配線３ｂの厚さよりも薄くする。【選択図】図２
2009124057.tif 000002
【特許請求の範囲】
【請求項１】
表層に形成された外部接続用のパッドと、前記表層より一層下の層に形成された配線と、前記表層およびその一層下の層に形成された層間絶縁膜と、半導体基板とを少なくとも備えた半導体装置であって、前記表層より一層下の層に形成された配線のうち、少なくとも一部が前記パッドの領域下に配置される配線は、その厚さが、前記パッドの領域下から外れて配置される配線の厚さよりも薄いことを特徴とする半導体装置。
【請求項２】
表層に形成された外部接続用のパッドと、前記表層より一層下の層に形成された配線と、前記表層およびその一層下の層に形成された層間絶縁膜と、半導体基板とを少なくとも備えた半導体装置であって、前記表層より一層下の層に形成された配線のうち、少なくとも一部が前記パッドのプローブ領域下あるいはワイヤボンド領域下に配置される配線は、その厚さが、前記プローブ領域下あるいはワイヤボンド領域下から外れて配置される配線の厚さよりも薄いことを特徴とする半導体装置。
【請求項３】
前記層間絶縁膜のヤング率は、少なくとも一部が前記パッドの領域下に配置される配線のヤング率よりも小さいことを特徴とする請求項１記載の半導体装置。
【請求項４】
前記層間絶縁膜のヤング率は、少なくとも一部が前記パッドのプローブ領域下あるいはワイヤボンド領域下に配置される配線のヤング率よりも小さいことを特徴とする請求項２記載の半導体装置。
【請求項５】
外部接続用のパッドが形成される表層より一層下の層に配線を形成するに際し、
第１のマスクを用いて、少なくとも一部が前記パッドの領域下に配置される配線、および前記パッドの領域下から外れて配置される配線の下部か、または、前記パッドの領域下から外れて配置される配線の下部を形成した後、
前記第１のマスクとは異なる第２のマスクを用いて、前記パッドの領域下から外れて配置される配線の上部か、または、少なくとも一部が前記パッドの領域下に配置される配線、および前記パッドの領域下から外れて配置される配線の上部を形成する
ことを特徴とする半導体装置の製造方法。
【請求項６】
外部接続用のパッドが形成される表層より一層下の層に配線を形成するに際し、
第１のマスクを用いて、少なくとも一部が前記パッドのプローブ領域下あるいはワイヤボンド領域下に配置される配線、および前記プローブ領域下あるいはワイヤボンド領域下から外れて配置される配線の下部か、または、前記パッドのプローブ領域下あるいはワイヤボンド領域下から外れて配置される配線の下部を形成した後、
前記第１のマスクとは異なる第２のマスクを用いて、前記プローブ領域下あるいはワイヤボンド領域下から外れて配置される配線の上部か、または、少なくとも一部が前記プローブ領域下あるいはワイヤボンド領域下に配置される配線、および前記プローブ領域下あるいはワイヤボンド領域下から外れて配置される配線の上部を形成する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に多層配線構造の半導体装置の、表層に形成された外部接続用のパッド下の配線構造に関する。
【背景技術】
【０００２】
従来の多層配線構造の半導体装置では、表層に形成された外部接続用のパッドにプローブ針を接触させるプローブ検査時や、表層に形成された外部接続用のパッドにワイヤを接続するワイヤボンド時にパッドに印加される半導体装置の厚さ方向の応力によってパッド下の層間絶縁膜にクラックが発生するのを防止するため、図５に示すように、表層より一層下の配線層の配線１２の幅をパッド１１の径よりも広くして、その配線１２上にパッド１１を配置し、パッド１１の領域下には、表層より一層下の配線層の配線１２の端部や、表層より一層下の配線層の配線１２と他層の配線とを接続するための接続孔を配置しないようにしている。
【特許文献１】特開平６−３０２６０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
近年、半導体装置に集積される素子の密度が増大し、外部接続用のパッドを形成する表層よりも下層の配線層の配線密度を上げる必要性が増してきた。しかし、従来の半導体装置では、表層より一層下の配線層の配線の幅をパッドの径よりも広くすることによって、半導体装置の厚さ方向の応力がパッドに印加されたときにパッド下の層間絶縁膜にクラックが発生するのを防止しているため、配線密度を上げることができないという問題点を有していた。
【０００４】
本発明は、上記問題点に鑑み、外部接続用のパッドが形成される表層より一層下の配線層の配線密度を下げることなく、パッド下の層間絶縁膜のクラックを防止できる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の請求項１記載の半導体装置は、表層に形成された外部接続用のパッドと、前記表層より一層下の層に形成された配線と、前記表層およびその一層下の層に形成された層間絶縁膜と、半導体基板とを少なくとも備えた半導体装置であって、前記表層より一層下の層に形成された配線のうち、少なくとも一部が前記パッドの領域下に配置される配線は、その厚さが、前記パッドの領域下から外れて配置される配線の厚さよりも薄いことを特徴とする。
【０００６】
また、本発明の請求項２記載の半導体装置は、表層に形成された外部接続用のパッドと、前記表層より一層下の層に形成された配線と、前記表層およびその一層下の層に形成された層間絶縁膜と、半導体基板とを少なくとも備えた半導体装置であって、前記表層より一層下の層に形成された配線のうち、少なくとも一部が前記パッドのプローブ領域下あるいはワイヤボンド領域下に配置される配線は、その厚さが、前記プローブ領域下あるいはワイヤボンド領域下から外れて配置される配線の厚さよりも薄いことを特徴とする。
【０００７】
また、本発明の請求項３記載の半導体装置は、請求項１記載の半導体装置であって、前記層間絶縁膜のヤング率は、少なくとも一部が前記パッドの領域下に配置される配線のヤング率よりも小さいことを特徴とする。
【０００８】
また、本発明の請求項４記載の半導体装置は、請求項２記載の半導体装置であって、前記層間絶縁膜のヤング率は、少なくとも一部が前記パッドのプローブ領域下あるいはワイヤボンド領域下に配置される配線のヤング率よりも小さいことを特徴とする。
【０００９】
また、本発明の請求項５記載の半導体装置の製造方法は、外部接続用のパッドが形成される表層より一層下の層に配線を形成するに際し、第１のマスクを用いて、少なくとも一部が前記パッドの領域下に配置される配線、および前記パッドの領域下から外れて配置される配線の下部か、または、前記パッドの領域下から外れて配置される配線の下部を形成した後、前記第１のマスクとは異なる第２のマスクを用いて、前記パッドの領域下から外れて配置される配線の上部か、または、少なくとも一部が前記パッドの領域下に配置される配線、および前記パッドの領域下から外れて配置される配線の上部を形成することを特徴とする。
【００１０】
また、本発明の請求項６記載の半導体装置の製造方法は、外部接続用のパッドが形成される表層より一層下の層に配線を形成するに際し、第１のマスクを用いて、少なくとも一部が前記パッドのプローブ領域下あるいはワイヤボンド領域下に配置される配線、および前記プローブ領域下あるいはワイヤボンド領域下から外れて配置される配線の下部か、または、前記パッドのプローブ領域下あるいはワイヤボンド領域下から外れて配置される配線の下部を形成した後、前記第１のマスクとは異なる第２のマスクを用いて、前記プローブ領域下あるいはワイヤボンド領域下から外れて配置される配線の上部か、または、少なくとも一部が前記プローブ領域下あるいはワイヤボンド領域下に配置される配線、および前記プローブ領域下あるいはワイヤボンド領域下から外れて配置される配線の上部を形成することを特徴とする。
【発明の効果】
【００１１】
本発明の好ましい実施の形態によれば、外部接続用のパッドが形成される表層より一層下の配線層の配線密度を下げることなく、パッド下の層間絶縁膜のクラックの発生を抑制でき、クラックによるパッドと配線のショートを抑制できる。さらに、表層より一層下の層の配線のうち、パッドの領域下、またはパッドのプローブ領域（プローブ針を接触させる領域）下あるいはワイヤボンド領域（ワイヤを接続する領域）下から外れて配置される配線については薄くせず、少なくとも一部がパッドの領域下、またはパッドのプローブ領域下あるいはワイヤボンド領域下に配置される配線のみを薄くするので、配線抵抗の増加による半導体装置の特性の劣化を抑制でき、高信頼の半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００１２】
以下に、本発明の半導体装置およびその製造方法の実施の形態について図面を用いて詳細に説明する。なお、本実施の形態では、多層配線構造の半導体装置について説明するが、本発明は、少なくとも、外部接続用のパッドが形成される表層と、その表層より一層下の配線層とを持つ半導体装置に適用することができる。
【００１３】
本出願人は、表層に形成されている外部接続用のパッドに半導体装置の厚さ方向の応力を印加したときのパッド下の層間絶縁膜のクラック発生率が、表層より一層下の配線層に形成されたパッドの領域下を通過する配線（パッドの領域下に配置された配線）の厚さに依存していることを見出した。
【００１４】
図１に、層間絶縁膜のクラックの発生率とパッドの領域下に配置される配線の厚さとの関係の一例を示す。このグラフは、ＡｌＳｉとＣｕの積層構造からなるパッドと、Ｃｕからなる配線と、ＳｉＯ２からなる層間絶縁膜を使用した場合の関係を示している。
【００１５】
なお、Ｃｕのヤング率は１３０ＧＰａ、ＳｉＯ２のヤング率は７１．３Ｇｐａであり、応力「σ」に対するひずみ「ε」はヤング率「Ｅ」を用いて『ε＝σ／Ｅ』となるので、半導体装置の厚さ方向の応力がパッドに印加されたとき、層間絶縁膜を構成するＳｉＯ２のひずみは、配線を構成するＣｕのひずみよりも大きくなる。
【００１６】
図１に示すように、層間絶縁膜のクラックの発生率は配線の厚さに依存している。これは、同じ配線幅であれば、応力が印加される方向の厚さが厚いほど層間絶縁膜にかかるひずみ量が大きくなるためであると考えられる。
【００１７】
図２は、本発明の実施の形態に係る半導体装置を説明するための断面図である。この半導体装置は多層配線構造であるが、簡単化するために、外部接続用のパッドが形成される表層とその一層下の配線層のみを図示する。
【００１８】
図２において、１は外部接続用のパッド、２はＳｉＯ２からなる層間絶縁膜、３ａ、３ｂはＣｕからなる配線、４は半導体基板である。表層に形成されているパッド１は、Ｃｕからなる下部１ｂと、ＡｌＳｉからなる上部１ａとを積層した構造をしている。また、配線３ａ、３ｂは表層より一層下の配線層に形成されており、配線３ａはその一部がパッド１の領域下に配置され、配線３ｂはパッド１の領域下から外れて配置されている。また、各層に形成された層間絶縁膜２は、各配線間、各配線と各パッドとの間、および各配線と半導体基板との間を電気的に絶縁している。
【００１９】
前述したように、表層より一層下の配線層の配線のうち、パッド１の領域下に配置される配線３ａの厚さが薄いほど、層間絶縁膜２のクラックの発生率が低い。そこで、本実施の形態では、図２に示すように、配線３ａの厚さを配線３ｂの厚さよりも薄くしている。このようにすれば、表層より一層下の配線層の配線密度を下げることなく、プローブ検査時やワイヤボンド時の応力による層間絶縁膜２のクラックの発生を抑制することができ、クラックによるパッドと配線のショートを抑制することができる。また、パッド１の領域下から外れて配置されている配線３ｂについては、薄くしないので、配線抵抗が増加することはない。
【００２０】
図３は、本発明の実施の形態に係る半導体装置の他例を説明するための断面図である。図３において、３ｃ、３ｄはＣｕからなる配線である。配線３ｃ、３ｄは表層より一層下の配線層に形成されており、配線３ｃはその一部がパッド１のプローブ領域下あるいはワイヤボンド領域下に配置され、配線３ｄはパッド１のプローブ領域下あるいはワイヤボンド領域下から外れて配置されている。
【００２１】
図３に示すように、厚さを薄くする配線を、プローブ検査時やワイヤボンド時に応力が印加される領域下に配置される配線に限定することにより、パッド下の層間絶縁膜のクラックの発生を抑制しつつ、配線抵抗の増加による半導体装置の特性の劣化をより抑制でき、より高信頼の半導体装置を得ることができる。
【００２２】
図４（ａ）〜（ｄ）は、図２に示す半導体装置の製造方法を説明するための工程断面図である。なお、ここでは、外部接続用のパッドと、そのパッドが形成される表層より一層下の配線層の配線を形成する工程についてのみ説明して、本工程の前後の工程については特に限定しない。
【００２３】
まず、図４（ａ）に示すように、ＳｉＯ２からなる層間絶縁膜を堆積した後、パッドの領域下にはパターンが存在しない第１のマスク（図示せず）を用いて、層間絶縁膜をパターンニングし、メッキ法にてＣｕからなる配線３ｂの下部を形成する。なお、ここでは、配線抵抗を低くするために、パッドの領域下から外れて配置される配線３ｂの厚さを１５００ｎｍとし、パッド下の層間絶縁膜のクラックを防止するために、パッドの領域下に配置される配線３ａの厚さを４５０ｎｍとするので、配線３ｂの下部の厚さは１０５０ｎｍとする。
【００２４】
次に、図４（ｂ）に示すように、ＳｉＯ２からなる層間絶縁膜を堆積した後、パッドの領域下にもパターンが存在する第２のマスク（図示せず）を用いて、層間絶縁膜をパターンニングし、メッキ法にて、Ｃｕからなる配線３ｂの上部および配線３ａを形成する。配線３ｂの上部と配線３ａの厚さは４５０ｎｍとする。
【００２５】
次に、図４（ｃ）に示すように、ＳｉＯ２からなる層間絶縁膜を堆積した後、パッドの下部となる部分をパターニングし、メッキ法にてＣｕからなるパッドの下部１ｂを形成する。
【００２６】
次に、図４（ｄ）に示すように、ＳｉＯ２からなる層間絶縁膜を堆積した後、パッドの下部１ｂと接続するための開口部を形成し、ＡｌＳｉを堆積してパターニングし、パッドの上部１ａを形成して、積層構造からなるパッド１を形成する。
【００２７】
なお、本実施の形態では、ＡｌＳｉとＣｕの積層構造からなるパッドと、ＳｉＯ２からなる層間絶縁膜と、Ｃｕからなる配線を用いた場合について説明したが、他の材料や多層の材料を用いてもよい。
【００２８】
また、パッドの配置については、特に限定されるものではなく、基板全面あるいは基板の周辺に配置してもよい。さらに、パッドの形状についても限定されるものではない。
【００２９】
また、本実施の形態では、先にパッドの領域下から外れて配置される配線３ｂの下部を形成した後、配線３ｂの上部、およびパッドの領域下に配置される配線３ａを形成する場合について説明したが、順序を入れ替えて、先にパッドの領域下に配置される配線３ａ、およびパッドの領域下から外れて配置される配線３ｂの下部を形成した後、配線３ｂの上部を形成してもよい。このようにすれば、パッドと配線間の距離が長くなるので、クラックの発生をさらに防ぐことができる。
【００３０】
また、図２に示す半導体装置の製造方法について説明したが、図３に示す半導体装置についても、同様の方法で製造することができる。
【産業上の利用可能性】
【００３１】
本発明にかかる半導体装置およびその製造方法は、パッド下の層間絶縁膜のクラックの発生を抑制でき、多層配線構造の半導体装置に有用である。
【図面の簡単な説明】
【００３２】
【図１】層間絶縁膜のクラックの発生率とパッドの領域下に配置される配線の厚さとの関係の一例を示す図
【図２】本発明の実施の形態に係る半導体装置を説明するための断面図
【図３】本発明の実施の形態に係る半導体装置の他例を説明するための断面図
【図４】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程断面図
【図５】従来の半導体装置の平面図
【符号の説明】
【００３３】
１      パッド
１ａ    パッドの上部
１ｂ    パッドの下部
２      層間絶縁膜
３ａ〜３ｄ    配線
４      半導体基板
１１      パッド
１２      配線
【図１】
2009124057.tif 000003
【図２】
2009124057.tif 000004
【図３】
2009124057.tif 000005
【図４】
2009124057.tif 000006
【図５】
2009124057.tif 000007