(57)【要約】【課題】線欠陥のない映像情報を得ることができる撮像装置を実現できる電界放出電子源の駆動方法と電界放出電子源を提供することを目的とする。【解決手段】マトリクス配列されたセルエリア毎に電子源アレイを配置したマトリクス型電界放出電子源を駆動するに際し、エミッタを複数配列したエミッタアレイの前記エミッタに対向して第１のゲート電極（９ａ）と第２のゲート電極（９ａ）を配置し、第１，第２のゲート電極（９ａ，９ｂ）を別々のドライブ回路（１５ａ，１５ｂ）によって同一の期間内に駆動することを特徴し、第１のゲート電極（９ａ）とエミッタの間でリークが発生しても、第２のゲート電極（９ｂ）の間の電位差で正常な電子放出を期待でき、画像の品位を確保でき、線欠陥を解消できる。【選択図】図１
2009231152.tif 000002
【特許請求の範囲】
【請求項１】
エミッタを複数配列したエミッタアレイに対向して第１のゲート電極と第２のゲート電極を配置し、
第１，第２のゲート電極を別々のドライブ回路によって同一の期間内に駆動する
電界放出電子源の駆動方法。
【請求項２】
マトリクス配列されたセルエリア毎に電子源アレイを配置したマトリクス型電界放出電子源を駆動するに際し、
エミッタを複数配列したエミッタアレイの前記エミッタに対向して第１のゲート電極と第２のゲート電極を配置し、
第１，第２のゲート電極を別々のドライブ回路によって同一の期間内に駆動する
電界放出電子源の駆動方法。
【請求項３】
エミッタを複数配列したエミッタアレイと、
前記エミッタアレイの前記エミッタに対向して配置された第１のゲート電極と、
前記エミッタアレイの前記エミッタに対向して配置され前記エミッタアレイとの距離が第１のゲート電極と前記エミッタアレイとの距離よりも遠くに配置された第２のゲート電極と
を設けた電界放出電子源。
【請求項４】
エミッタを複数配列したエミッタアレイと、
前記エミッタアレイの前記エミッタに対向して配置された第１のゲート電極と、
前記エミッタアレイの前記エミッタに対向して配置され前記エミッタアレイとの距離が第１のゲート電極と前記エミッタアレイとの距離と同じか略同じに配置された第２のゲート電極と
を設けた電界放出電子源。
【請求項５】
第１のゲート電極を駆動する第１の駆動部と、
第２のゲート電極を駆動する第２の駆動部と、
第１，第２のゲート電極に同時に電圧が印加されるように第１，第２の駆動部を同期させる同期回路と
を設けた請求項３または請求項４記載の電界放出電子源。
【請求項６】
マトリクス配列されたセルエリア毎に電子源アレイを配置したマトリクス型電界放出電子源であって、
セルエリア毎に設けた単数または複数の電子源アレイを請求項３または請求項４に記載の電界放出電子源で構成した
電界放出電子源。
【請求項７】
請求項３または請求項４記載の電界放出電子源を備えた撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界放出電子源を用いたマトリクス型電界放出電子源に関するものである。
【背景技術】
【０００２】
一般にマトリクス型電界放出電子源は、電界放出型ディスプレイ（Ｆield Ｅmission Ｄisplay）や撮像装置などで使用されている。
図９は電界放出型ディスプレイの動作原理を示している。
【０００３】
電子源アレイ１は、シリコン基板２の上に微小な円錐状のエミッタ３を所定のピッチで形成したエミッタアレイ４と、各エミッタ３を取り囲むように凹部５を形成するようシリコン基板２の上に形成された絶縁層６と、電子７が通過する孔８が形成されたゲート電極９とで構成されている。ゲート電極９は絶縁層６の上に設けられエミッタ３との間にサブミクロンの程度の間隔が形成されている。このゲート電極９とシリコン基板２の間に電圧を印加すると、エミッタ３の先端に電界が集中し、真空中で電子７が放出される。
【０００４】
この電子源アレイ１を図８に示すようにマトリクス状に配列することによって電界放出電子源１００が構成されている。電界放出型ディスプレイでは図７に示すように電界放出電子源１００と対向して配置された前面板１０の内側に蛍光膜１１が形成されており、電界放出電子源１００から放出された電子７が蛍光膜１１に衝突して発光することにより表示動作が行われる。
【０００５】
実際の電子源アレイ１では、エミッタアレイ４におよそ数百から数千のエミッタ３が作り込まれている。図１０では、前記シリコン基板２に接続されるエミッタ配線１２ａ，１２ｂ，１２ｃ，１２ｄ，・・・を横方向に長く配線し、ゲート配線１３ａ，１３ｂ，１３ｃ，１３ｄ，・・・が縦方向に長く配線されている。列方向ドライブ回路１４と行方向ドライブ回路１５は、エミッタ配線１２ａ，１２ｂ，１２ｃ，１２ｄ，・・・と、ゲート配線１３ａ，１３ｂ，１３ｃ，１３ｄ，・・・を選択して順次駆動することにより、表示動作を行っている。
【０００６】
この電界放出電子源は、通常の半導体工程にて作製される。エミッタ３は、一般には、フォト工程を通し円形の熱酸化膜をマスクとして台形状に加工する。このときには、ＳＦ６＋Ｏ２ガスを用いた反応性イオンエッチング、あるいは、ＫＯＨなどによる異方性ウェットエッチングなどの方法を利用する。次に、絶縁層６およびゲート電極（Ｎｂ、シリコン）９の形成を行う。次にＢＨＦによるリフトオフを行い完成する。
【０００７】
ゲート電極９とシリコン基板２の間に電圧を印加すると、エミッタ３に対しゲート電極９の電位が所定の値になったとき、列方向ドライブ回路１４と行方向ドライブ回路１５で選択された交点の電子源アレイ１のエミッタ３の先端に電界が集中し、このエミッタ３の先端から電子が放出される。また、所定の電圧以下の場合には電子の放出が停止するので、エミッタ配線とゲート配線との間の電圧を変化させることにより、エミッタ３からの電子の放出を制御することができる。
【０００８】
エミッション（電子放出）のオン−オフの制御の一例は、つぎのようなものである。
電子が放出されるように選択されたゲート配線に、必要なエミッション（電子放出）量が得られる所要の電圧Ｖｓｔ、選択されていないゲート配線にＶｂを印加し、電子が放出されるように選択されたエミッタ配線にＶｋ、選択されていないエミッタ配線に前記Ｖｓｔの電圧とを印加する。一般に  Ｖｓｔ  ＞  Ｖｂ  ＞  Ｖｋ  である。Ｖｓｔ−Ｖｋの電位差で、所定のエミッション（電子放出）電流が得られるようになっている。
【０００９】
その結果、選択されたエミッタ配線とゲート配線の交点のエミッタとゲートの電圧は所要の電圧となり、所要な量の電子を放出することができる。選択されていないエミッタ配線とゲート配線のエミッタアレイとゲート電極アレイは、ゲート配線の電位がエミッタ配線に対して負電位または同電位となり、電子は放出されない。
【００１０】
時系列にエミッション（電子放出）を行うためには、たとえば、選択ゲート配線をＶｓｔにしたうえで、同時に選択エミッタ配線をＶｋとし順次選択エミッタ配線を変更していくことで、順にエミッション（電子放出）させるセルを切り換えていく。これを順にゲート配線の数だけ繰り返すことにより全ての画素を点順次で操作することができる。
【００１１】
このときゲート配線の選択時間は、たとえば、ＮＴＳＣ規格に準ずるような場合には、６３．５μｓとなる。またそのときの、エミッタ電極の選択時間は、画素数にも依存するが、ＮＴＳＣに準ずるような画素数であるとおよそ９０ｎｓになる。これらの時間幅で所定の電位が選択ラインそれぞれに印加される。
【００１２】
撮像装置の場合には、蛍光膜１１に代わって光電変換膜を設け、エミッタ配線１２ａ，１２ｂ，１２ｃ，１２ｄ，・・・と、ゲート配線１３ａ，１３ｂ，１３ｃ，１３ｄ，・・・を選択して順次駆動することにより、光電子面上の蓄積電荷を読み出す。前面板（フェースプレート）１０とゲート電極９との間には、中間電極（メッシュ電極）が一般に存在し、それぞれ０．５〜１ｍｍ程度の距離が保たれている。つまり、前記光電変換膜が入射光量に応じて信号電荷を発生してこれを蓄積する。蓄積された被写体像の電荷を、電界放出電子源１００から電子を光電変換膜に順次放出することで、出力信号電流が透明電極、負荷抵抗、コンデンサを介し映像信号として出力される。
【特許文献１】特開平６―１７６７０４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
電子源アレイ１のエミッタ３とゲート電極９とが微少な間隔で配置されているため、この間隙に微小な導電性異物などが入り込むなどした場合には、ゲート電極−エミッタ間でショートが発生する場合がある。また、アノード（前面板１０の内側の透明電極）には高電圧を印加するため、アノードからエミッタへ放電が発生し、これによってもゲート−エミッタショートをする場合がある。
【００１４】
ゲート電極とエミッタ間にショートが発生すると、電圧降下によりゲート電極−エミッタ間に所定の電位がかからないといった不具合が生じる。電位差が発生しないと、エミッション（電子放出）電流を確保することができなくなり、エミッション（電子放出）電流を得られないと撮像装置においては、欠陥となる。
【００１５】
この電界放出電子源を上記のパッシブ型の点順次駆動で用いると、その上記の動作原理よりショートが発生したアドレスの素子だけでなく、そのショート発生箇所と同一のゲート電極と同一のエミッタ電極の全ての画素において、ショート箇所を通じての電位降下が起こるために電位差を確保できす電子が放出されない、すなわち、撮像した映像に線欠陥が表示されるという不具合が発生する。
【００１６】
本発明は、前記従来の課題を解決するもので、線欠陥のない映像情報を得ることができる撮像装置を実現できる電界放出電子源の駆動方法と電界放出電子源を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明の請求項１記載の電界放出電子源の駆動方法は、エミッタを複数配列したエミッタアレイに対向して第１のゲート電極と第２のゲート電極を配置し、第１，第２のゲート電極を別々のドライブ回路によって同一の期間内に駆動することを特徴とする。
【００１８】
本発明の請求項２記載の電界放出電子源の駆動方法は、マトリクス配列されたセルエリア毎に電子源アレイを配置したマトリクス型電界放出電子源を駆動するに際し、エミッタを複数配列したエミッタアレイの前記エミッタに対向して第１のゲート電極と第２のゲート電極を配置し、第１，第２のゲート電極を別々のドライブ回路によって同一の期間内に駆動することを特徴とする。
【００１９】
本発明の請求項３記載の電界放出電子源は、エミッタを複数配列したエミッタアレイと、前記エミッタアレイの前記エミッタに対向して配置された第１のゲート電極と、前記エミッタアレイの前記エミッタに対向して配置され前記エミッタアレイとの距離が第１のゲート電極と前記エミッタアレイとの距離よりも遠くに配置された第２のゲート電極とを設けたことを特徴とする。
【００２０】
本発明の請求項４記載の電界放出電子源は、エミッタを複数配列したエミッタアレイと、前記エミッタアレイの前記エミッタに対向して配置された第１のゲート電極と、前記エミッタアレイの前記エミッタに対向して配置され前記エミッタアレイとの距離が第１のゲート電極と前記エミッタアレイとの距離と同じか略同じに配置された第２のゲート電極とを設けたことを特徴とする。
【００２１】
本発明の請求項５記載の電界放出電子源は、請求項３または請求項４において、第１のゲート電極を駆動する第１の駆動部と、第２のゲート電極を駆動する第２の駆動部と、第１，第２のゲート電極に同時に電圧が印加されるように第１，第２の駆動部を同期させる同期回路とを設けたことを特徴とする。
【００２２】
本発明の請求項６記載の電界放出電子源は、マトリクス配列されたセルエリア毎に電子源アレイを配置したマトリクス型電界放出電子源であって、セルエリア毎に設けた単数または複数の電子源アレイを請求項３または請求項４に記載の電界放出電子源で構成したことを特徴とする。
【００２３】
本発明の請求項７記載の撮像装置は、請求項３または請求項４記載の電界放出電子源を備えたことを特徴とする。
【発明の効果】
【００２４】
本発明によれば、第１、第２のゲート電極はそれぞれ単独でもエミッション（電子放出）に必要な電位を持つため、第１のゲートがエミッタとショートし第１のゲートが電圧降下してエミッション（電子放出）ができなくなっても、第２のゲートでエミッションすることができるため、画質劣化をさせることなく高品位な撮像装置を提供できる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の各実施の形態を図１〜図８に基づいて説明する。
（実施の形態１）
図１と図２は本発明の実施の形態１を示す。
【００２６】
図９と図１０に示した電界放出電子源１００の電子源アレイ１では、エミッタアレイ４のエミッタ３に対向して単一のゲート電極９が設けられていたが、この実施の形態の電界放出電子源１００Ａの電子源アレイ１では、図１に示すようにエミッタアレイ４のエミッタ３に対向して配置された第１のゲート電極９ａと、エミッタアレイ４のエミッタ３に対向して配置されエミッタ３との距離が第１のゲート電極９ａよりも遠い第２のゲート電極９ｂが設けられている。第１のゲート電極９ａは各エミッタ３を取り囲む凹部５を形成するようシリコン基板２の上に形成された絶縁層６ａの上に形成されている。第２のゲート電極９ｂは第１のゲート電極９ａの上に絶縁層６ｂを介して形成されている。
【００２７】
第１のゲート電極９ａは第１の駆動部１５ａによって駆動され、第２のゲート電極９ｂは第２の駆動部１５ｂによって駆動されている。第１の駆動部１５ａと第２の駆動部１５ｂは第１，第２のゲート電極９ａ，９ｂに同時に電圧が印加されるように同期回路１５ｃによって運転制御されている。駆動電圧の具体例としては、第２のゲート電極９ｂには第１のゲート電極９ａよりも高電圧が印加される。
【００２８】
このように第１，第２のゲート電極９ａ，９ｂを有した電子源アレイ１を図１０と同じようにマトリクス状に配列して電界放出電子源１００Ａが構成されている。
図２は本発明の電界放出電子源１００Ａを使用した撮像装置を示す。
【００２９】
ベース板１６の上側には、筒状の側壁１７とフェースプレート１８で囲まれた第１の容器１９が形成されている。ベース板１６の下側には、筒状の側壁２０と背面板２１で囲まれた第２の容器２２が形成されている。第１の容器１９の内部と第２の容器２２の内部とは、ベース板１６に形成された孔２３を介して連通している。フェースプレート１８の内側には光電変換膜２４が形成されている。第１の容器１９の内部で光電変換膜２４に対向して電界放出電子源１００Ａが、ベース板１６の上に設けられている。第２の容器２２の内部にはゲッター２５が設けられている。２６はフェースプレート１８と側壁１７の間をシールするインジュームシール、２７は側壁１７とベース板１６の間、ベース板１６と側壁２０の間、側壁２０と背面板２１の間をシールするフリットシールである。加工中の第２の容器２２は、排気管２８を介して真空装置（図示せず）に接続されており、ここを通して真空排気され、ゲッターリード２９を介してゲッター２５に通電してチップオフすることにより第１，第２の容器１９，２２の内部を真空環境にできる。
【００３０】
このように第１，第２のゲート電極９ａ，９ｂを有した電子源アレイ１を採用した電界放出電子源１００Ａでは、第１のゲート電極９ａとエミッタ３との間に異物などが挟まってゲート−エミッタ間リークが発生しても、第２のゲート電極９ｂとエミッタ３との間に電位差が印加されるので、ショートが起こった箇所についても線欠陥となることなくエミッション（電子放出）を確保することができ、高品位な撮像映像を表示することができた。
【００３１】
（実施の形態２）
図３は本発明の実施の形態２を示す。
実施の形態１における第１のゲート電極９ａとエミッタ３の距離Ｌ１と第２のゲート電極９ｂとエミッタ３の距離Ｌ２とは、  Ｌ１  ＜  Ｌ２  であって、第２のゲート電極９ｂには第１のゲート電極９ａよりも高電圧が第２の駆動部１５ｂから印加されていたが、この実施の形態２では、Ｌ１  ＝  Ｌ２  にして、第１の駆動部１５ａから第１のゲート電極９ａに印加する電圧値と、第２の駆動部１５ｂから第２のゲート電極９ｂに印加する電圧値とが同じに設定されている。具体的には、第１のゲート電極９ａと第２のゲート電極９ｂとの間の絶縁層６ｂの厚さと、第２のゲート電極９ｂの開口の大きさを第１のゲート電極９ａの開口の大きさよりも小さく設定して構成されている。δは第２のゲート電極９ｂの孔８ｂの第１のゲート電極９ａの孔８ａからの水平方向のオーバーハング量を表している。その他は実施の形態１と同じである。
【００３２】
（実施の形態３）
図４〜図７は本発明の実施の形態３を示す。
実施の形態１の電界放出電子源１００Ａは、図１０と同じように各セルエリア毎に１つの電子源アレイ１が設けられていたが、図４（ａ）（ｂ）に示す実施の形態３の電界放出電子源１００Ａでは、マトリクス配列された矩形形状のセルエリア３０毎に第１の電子源アレイ３１と第２の電子源アレイ３２が設けられている。第１，第２の電子源アレイ３１，３２は何れも、基本的な構造は図１に示した電子源アレイと同じ構成であって、第１，第２のゲート電極９ａ，９ｂを第１の電子源アレイ３１に設け、また第１，第２のゲート電極９ａ，９ｂを第２の電子源アレイ３１に設けて構成されている。第１，第２の電子源アレイ３１，３２のエミッタアレイ４にはおよそ数百から数千のエミッタが作り込まれている。
【００３３】
第１，第２の電子源アレイ３１，３２を使用した本発明の実施の形態の電界放出電子源１の構成を、図５と図６に示す製造工程に基づいて詳しく説明する。
図５は各エミッタ配線１２ａ，１２ｂ，１２ｃ，１２ｄ，・・・の形状と各セルエリア３０との配置関係を示している。横方向（行方向）に長く配線されたエミッタ配線１２ａは、隣接するセルのエミッタ配線部分３３とが底辺３４の近傍３５で繋がった鋸歯状で、谷部３６に同一形状のエミッタ配線１２ｂの山部３７が隙間３８を空けて配置され、山部３９にエミッタ配線１２ｂの谷部４０が隙間３８を空けて配置されている。エミッタ配線１２ｂに隣接したエミッタ配線１２ｃ，１２ｄも同じであって、エミッタ配線１２ｂの底辺４１に隙間４２を空けて エミッタ配線１２ｃの底辺４３が配置されている。
【００３４】
このように配置された各エミッタ配線１２ａ，１２ｂ，１２ｃ，１２ｄ，・・・の上には、図６に示すように各セルエリア３０毎に、頂点の一部を切断した三角形状の第１，第２の電子源アレイ３１，３２が形成されている。ここでは第１の電子源アレイ３１の底辺４４をエミッタ配線１２ａ，１２ｃ，・・・の垂直の立ち上がり部分４５に揃えて配置されている。第２の電子源アレイ３２の底辺４６はエミッタ配線１２ｂ，１２ｄ，・・・の垂直の立ち上がり部分４７に揃えて配置されている。
【００３５】
次に図６に仮想線で示すように、縦方向（列方向）に並んだ第１の電子源アレイ３１の上にゲート電極９の間を繋ぐようにゲート配線１３ａ１が配線される。また、縦方向（列方向）に並んだ第２の電子源アレイ３２の上にゲート電極９の間を繋ぐようにゲート配線１３ａ２が配線される。
【００３６】
ここで、第１，第２の電子源アレイ３１，３２の平面形状が、前記のように三角形の頂点の一部を切断した形状であるため、第１の電子源アレイ３１の先端とゲート配線１３ａ２の間には隙間４８が形成され、第２の電子源アレイ３２の先端とゲート配線１３ａ１の間には隙間４９が形成されており、第１の電子源アレイ３１はゲート配線１３ａ２に接触しない。第１の電子源アレイ３２もゲート配線１３ａ１に接触しない。
【００３７】
その他のセルエリアについても同様に、ゲート配線１３ｂ１とゲート配線１３ｂ２、ゲート配線１３ｃ１とゲート配線１３ｃ２、ゲート配線１３ｄ１とゲート配線１３ｄ２、・・・が、ゲート配線１３ｂ１，１３ｂ２と並行に配線される。
【００３８】
このような工程で完成した電界放出電子源１を示したものが図４（ａ）（ｂ）である。このように各セルエリア３０に第１，第２の電子源アレイ３１，３２が設けられた電界放出電子源１に対して、図７に示すように第１のドライブ回路としての第１のＸ軸ドライブ回路５１の出力リード５３ａ，５３ｂ，５３ｃ，５３ｄ，・・・が、ゲート配線１３ａ１，１３ｂ１，１３ｃ１，１３ｄ１，・・・に接続され、第２のドライブ回路としての第２のＸ軸ドライブ回路５２の出力リード５４ａ，５４ｂ，５４ｃ，５４ｄ，・・・が、ゲート配線１３ａ２，１３ｂ２，１３ｃ２，１３ｄ２，・・・に接続されている。
【００３９】
第１のＸ軸ドライブ回路５１の出力リード５３ａ，５３ｂ，５３ｃ，５３ｄ，・・・が順に選択されると同時に出力リード５４ａ，５４ｂ，５４ｃ，５４ｄ，・・・も第２のＸ軸ドライブ回路５２によって順に選択されて、各セルエリア３０に設けられている第１，第２の電子源アレイ３１，３２は、セルが選択されたタイミングに第１，第２のＸ軸ドライブ回路５１，５２によって同時に駆動される。
【００４０】
また、エミッタ配線１２ａ，１２ｃ，・・・は、第１のＹ軸ドライブ回路５５の出力リード５７ａ，５７ｂ，・・・に接続され、エミッタ配線１２ｂ，１２ｄ，・・・は、第２のＹ軸ドライブ回路５６の出力リード５８ａ，５８ｂ，・・・に接続されている。
【００４１】
第１，第２のＹ軸ドライブ回路５５，５６による列方向の選択は、第１のＹ軸ドライブ回路５５の出力リード５７ａ，５７ｂ，・・・が順に選択されると同時に出力リード５８ａ，５８ｂ，・・・も第２のＹ軸ドライブ回路５６によって順に選択されるように構成されている。
【００４２】
このように、出力リード５３ａ，５３ｂ，５３ｃ，５３ｄ，・・・が順に選択されると同時に出力リード５４ａ，５４ｂ，５４ｃ，５４ｄ，・・・も第２のＸ軸ドライブ回路５２によって順に選択されて、各セルエリア３０に設けられている第１，第２の電子源アレイ３１，３２は、セルが選択されたタイミングに別々の第１，第２のＸ軸ドライブ回路５１，５２によって同時に駆動される。
【００４３】
エミッタ、ゲートなどの構造物は、シリコン基板に搭載する前に基板表面を定法により加工しておく。エミッタは、およそ２μｍのピッチで配列した。
ゲート電極、およびエミッタ電極は以下のように動作させる。
【００４４】
同期回路からのゲート電極側スタート信号を第１，第２のＸ軸ドライブ回路５１，５２が受けると、ゲート配線には、１行目から順番に最後行まで順に選択的に電圧印加される。また、エミッタ電極側スタート信号を第１，第２のＹ軸ドライブ回路５５，５６が受けると、これも１列目から順番に最後列まで順に選択的に電圧印加される。エミッタ電極側スタート信号は、各ゲート配線が選択されている間に入力される。この実施の形態では、ゲート配線選択開始から１０μｓ後にエミッタ電極側スタート信号を入力した。
【００４５】
ここで、第２の電子源アレイ３２は第１の電子源アレイ３１と同期させて同時に動作させる。印加電圧は、第１，第２の電子源アレイ３１，３２で同じに設定した。印加電圧の設定値は、それぞれの画素のみでの動作で十分なエミッション（電子放出）量を確保できる値とした。同一のセルエリアにおける第１，第２の電子源アレイ３１，３２は互いに絶縁されており、別の駆動回路として第１，第２のＸ軸ドライブ回路５１，５２を用意して独立で駆動できる構成したため、第１，第２の電子源アレイ３１，３２の一方に、異物などでゲート電極−エミッタ間リークが発生しても、他方が補完するため、ショートが起こった箇所についても線欠陥となることなくエミッション（電子放出）を確保することができ、高品位な撮像映像を表示することが出来た。
【００４６】
この実施の形態３では、上記のようにセルエリア毎に設けた第１，第２の電子源アレイ３１，３２の駆動のタイミングは同一の期間内、より具体的には同時に第１，第２の電子源アレイ３１，３２を駆動し、第１，第２の電子源アレイ３１，３２の各第１，第２のゲート電極９ａ，９ｂも同時に第１，第２の駆動部１５ａ，１５ｂによって駆動されている。
【００４７】
このように単一のセルエリアにそれぞれ第１，第２のゲート電極９ａ，９ｂを有した複数の電子源アレイ３１，３２を設けた場合には、一方の電子源アレイが不能になった場合でも他方の電子源アレイが正常に動作する可能性が極めて高く、信頼性が飛躍的に向上する。
【００４８】
なお、実施の形態３では電子源アレイの構成が実施の形態１の場合を例に挙げて説明したが、実施の形態２の電子源アレイでも同様に実施できる。
（実施の形態４）
図８（ｂ）（ｃ）は本発明の実施の形態４を示す。
【００４９】
実施の形態３ではセルエリア毎に第１，第２の電子源アレイ３１，３２の２つの電子源アレイを設けるとともに、単一の前記セルエリアの形状を矩形とした場合に、セルエリアを図８（ａ）に示すように対角線で分割するように第１，第２の電子源アレイ３１，３２の形状を略三角形状に形成したが、これは図８（ｂ）に示すように矩形のセルエリアを上下に二等分するように第１，第２の電子源アレイ３１，３２の形状を矩形に形成することもできる。
【００５０】
また、各セルエリア毎に３つ以上の電子源アレイを設け、格別のドライブ回路で同時に駆動するように構成することもできる。矩形のセルエリアを上下に三等分するように第１，第２，第３の電子源アレイ３１，３２，５９を設けた場合を図８（ｃ）に示す。
【産業上の利用可能性】
【００５１】
本発明は撮像装置などの高性能化に寄与できる。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態１の電界放出電子源の拡大断面図
【図２】同実施の形態の電界放出電子源を使用した撮像装置の断面図
【図３】本発明の実施の形態２の電界放出電子源の拡大断面図
【図４】本発明の実施の形態３の電界放出電子源の一部の拡大平面図と側面図
【図５】同実施の形態のエミッタ配線の拡大平面図
【図６】同実施の形態のエミッタ配線の上の各セルエリア毎に第１，第２の電子源アレイを形成した拡大平面図
【図７】同実施の形態の電界放出電子源とドライブ回路の接続図
【図８】同実施の形態の概略図と本発明の実施の形態４の変形例の概略図
【図９】電界放出電子源を使用した一般的なディスプレイ装置の動作原理を説明する断面図
【図１０】マトリクス配列した電界放出電子源の拡大平面図
【符号の説明】
【００５３】
１    電子源アレイ
２    シリコン基板
３    エミッタ
４    エミッタアレイ
５    凹部
６ａ，６ｂ    絶縁層
８ａ，８ｂ    孔
９ａ，９ｂ    第１，第２のゲート電極
１２ａ，１２ｂ，１２ｃ，１２ｄ，・・・    エミッタ配線
１３ａ１，１３ｂ１，１３ｃ１，１３ｄ１，・・・    ゲート配線
１３ａ２，１３ｂ２，１３ｃ２，１３ｄ２，・・・    ゲート配線
１５ａ，１５ｂ    第１，第２の駆動部
１５ｃ    同期回路
１６    ベース板
１７，２０    側壁
１８    フェースプレート
１９    第１の容器
２１    背面板
２２    第２の容器
２３    孔
２４    光電変換膜
２５    ゲッター
２６    インジュームシール
２７    フリットシール
２８    排気管
２９    ゲッターリード
３０    セルエリア
３１    第１の電子源アレイ
３２    第２の電子源アレイ
３３    隣接するセルのエミッタ配線部分
３４，４１，４３，４４，４６    底辺
３５    底辺の近傍
３６，４０    谷部
３７，３９    山部
３８，４２，４８，４９    隙間
４５，４７    立ち上がり部分
５１    第１のＸ軸ドライブ回路（第１のドライブ回路）
５２    第２のＸ軸ドライブ回路（第２のドライブ回路）
５３ａ，５３ｂ，５３ｃ，５３ｄ，・・・    出力リード
５４ａ，５４ｂ，５４ｃ，５４ｄ，・・・    出力リード
５５    第１のＹ軸ドライブ回路
５６    第２のＹ軸ドライブ回路
５７ａ，５７ｂ，・・・    出力リード
５８ａ，５８ｂ，・・・    出力リード
５９    第３の電子源アレイ
１００，１００Ａ    電界放出電子源
【図１】
2009231152.tif 000003
【図２】
2009231152.tif 000004
【図３】
2009231152.tif 000005
【図４】
2009231152.tif 000006
【図５】
2009231152.tif 000007
【図６】
2009231152.tif 000008
【図７】
2009231152.tif 000009
【図８】
2009231152.tif 000010
【図９】
2009231152.tif 000011
【図１０】
2009231152.tif 000012