(57)【要約】【課題】画素内に発生する画素欠陥を容易に検出可能な表示装置、欠陥検出システム、および欠陥検出方法を提供する。【解決手段】表示装置１は、ソース線２３に直交する複数のゲート線２２および検査用ゲート線２２Ａと、ソース線２３への電流の導通状態を制御するソース導通制御手段１１０と、ソース線２３への電流の導通が許可された状態で、検査対象となる画素に電荷を保持させる充電制御手段と、ソース線２３への電流の導通が遮断された状態で、検査対象となる画素から検査用画素に電荷を移動させる電荷移動制御手段と、を備えた。【選択図】図１
2009230016.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する駆動基板および対向基板間に設けられるとともに、所定量の電荷を保持可能な画素と、前記駆動基板に列方向に平行に設けられる複数のソース線と、前記駆動基板に設けられるとともに、前記ソース線と直交する行方向に平行に設けられる複数のゲート線と、前記ソース線および前記ゲート線の交差点近傍にそれぞれ設けられて前記ソース線に出力される電荷を前記画素に印加する画素電極と、前記ゲート線および前記検査用ゲート線に接続され、前記ソース線から前記画素電極への電荷の印加状態を切り替える画素スイッチング素子と、を備えた表示装置であって、
複数の前記ソース線の少なくとも一端部にそれぞれ設けられるとともに、前記ソース線への電流の導通状態を切り替えるソーススイッチング素子と、
前記ソーススイッチング素子の前記ソース線への電流の導通状態を切り替える制御をするソース制御手段と、
前記ソーススイッチング素子が、前記ソース線への電流の導通を許可するオン状態に切り替えられた状態で、検査対象となる前記画素である検査対象画素に電荷を保持させる制御をする充電制御手段と、
を備え、
前記ソース制御手段は、前記表示装置の画素欠陥を検出する際に、前記充電制御手段により前記検査対象画素に電荷が保持された後、前記ソーススイッチング素子を、前記ソース線への電流の導通を規制するオフ状態に切り替える
ことを特徴とする表示装置。
【請求項２】
互いに対向する駆動基板および対向基板間に設けられるとともに、所定量の電荷を保持可能な画素、前記駆動基板に列方向に平行に設けられる複数のソース線、前記駆動基板に設けられるとともに、前記ソース線と直交する行方向に平行に設けられる複数のゲート線、前記ソース線および前記ゲート線の交差点近傍にそれぞれ設けられて前記ソース線に出力される電荷を前記画素に印加する画素電極、前記ゲート線に接続され、前記ソース線から前記画素電極への電荷の印加状態を切り替える画素スイッチング素子、複数の前記ソース線の少なくとも一端部にそれぞれ設けられるとともに、前記ソース線への電流の導通状態を切り替えるソーススイッチング素子、前記ソーススイッチング素子の前記ソース線への電流の導通状態を切り替える制御をするソース制御手段、前記ソーススイッチング素子が、前記ソース線への電流の導通を許可するオン状態に切り替えられた状態で、検査対象となる前記画素である検査対象画素に電荷を保持させる制御をする充電制御手段、および各画素から光を射出させる画素駆動手段を備える表示装置と、この表示装置の各画素の欠陥を検出する検出装置と、を具備し、前記検出装置により前記表示装置の画素欠陥を検出する欠陥検出システムであって、
前記検出装置は、
少なくとも前記表示装置における所定のゲート線に対応する各画素にて構成される画素ラインを撮像する撮像手段と、
この撮像手段にて撮像された前記画素ライン上の各画素の画素欠陥を検出する検出手段と、を備える
ことを特徴とする欠陥検出システム。
【請求項３】
請求項２に記載の欠陥検出システムであって、
複数の前記ゲート線のうちいずれか１つは、検査用ゲート線であり、
前記表示装置の前記充電制御手段は、検査対象となる画素である検査対象画素に電荷を保持させて充電させ、
前記表示装置は、前記検査対象画素に保持された電荷を前記検査用ゲート線上の画素である検査用画素に移動させる電荷移動制御手段を備え、
前記検出装置の前記撮像手段は、前記電荷移動制御手段により前記検査用画素に前記電荷が移動された後、前記検査用ゲート線に対応する検査用画素ラインを撮像する
ことを特徴とする欠陥検出システム。
【請求項４】
請求項３に記載の欠陥検出システムであって、
前記充電制御手段は、表示装置における全画素に電荷を保持させ、
前記電荷移動制御手段は、前記充電制御手段の制御により全画素に電荷が保持された後、複数のゲート線のうちいずれか一つに接続される画素に保持された電荷を前記検査用画素に移動させるとともに、前記検出装置により、検査用画素の測定が終了した後、検査用画素の電荷を放電させて、次のゲート線に接続される画素に保持された電荷を検査用画素に移動させる
ことを特徴とする欠陥検出システム。
【請求項５】
互いに対向する駆動基板および対向基板間に設けられるとともに、所定量の電荷を保持可能な画素と、前記駆動基板に列方向に平行に設けられる複数のソース線と、前記駆動基板に設けられるとともに、前記ソース線と直交する行方向に平行に設けられる複数のゲート線および検査用ゲート線と、前記ソース線および前記ゲート線の交差点近傍、前記ソース線および前記検査用ゲート線の交差点近傍にそれぞれ設けられて前記ソース線に出力される電荷を前記画素に印加する画素電極と、前記ゲート線および前記検査用ゲート線に接続され、前記ソース線から前記画素電極への電荷の印加状態を切り替える画素スイッチング素子と、複数の前記ソース線の少なくとも一端部にそれぞれ設けられるとともに、前記ソース線への電流の導通状態を切り替えるソーススイッチング素子と、を備えた表示装置の欠陥検出方法であって、
前記ソーススイッチング素子を、前記ソース線への電流の導通を許可するオン状態に切り替え、
検査対象となる前記画素である検査対象画素に電荷を保持させる制御をし、
前記検査対象画素に電荷が保持された後、前記ソーススイッチング素子を、前記ソース線への電流の導通を規制するオフ状態に切り替え、
前記ソーススイッチング素子がオフ状態に切り替えられた後、前記検査対象ゲート線および前記検査用ゲート線を駆動させて前記検査対象画素から前記検査用画素に電荷を移動させ、
前記検査用画素に電荷が移動された後、この検査用画素を駆動させ、検査装置により前記検査用ゲート線に沿う前記検査用画素ラインを撮像して、撮像された画像から画素欠陥を検出する
ことを特徴とする欠陥検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルの画素欠陥に起因する電流を計測して欠陥検出可能な表示装置、欠陥検出システムおよび欠陥検出方法に関する。
【背景技術】
【０００２】
従来、液晶パネルなどの表示パネルにおいて、表示パネルの表示異常を検査する検査装置および検査方法が知られている（例えば、特許文献１および特許文献２参照）。
【０００３】
この特許文献１に記載のものは、ＲＧＢの各色を表示させる画素電極がストライプ配列に配置され、これらの画素電極の間をゲート配線およびソース配線が配置され、さらにこれらのゲート配線およびソース配線の交点にスイッチング素子が配置された液晶パネルの検査装置である。この検査装置では、複数のゲート配線を２相に分け、それぞれのゲート配線の一端側を第１ゲート側検査配線と、第２ゲート側検査配線とに、検査用スイッチング素子を介して接続し、他端側をゲート駆動回路に接続する。また、蓄積容量を形成するための蓄積容量専用配線を設け、奇数行の蓄積容量専用配線を第１蓄積容量専用検査配線に、偶数行の蓄積容量専用配線を第２蓄積容量専用検査配線に接続する。また、対向電極側検査配線と対向電極とを接続する。さらに、全てのソース配線を検査用スイッチング素子を介してソース側検査配線に接続する。そして、各検査用配線に所定の電圧を印加し、検査用スイッチング素子を制御することで、液晶パネルから白、黒、白、黒、…といったフリッカ画面を表示させ、スイッチング素子の開閉に起因する不良、スイッチング素子の特性的不良、画素電位の保持特性のバラツキによる不良、各画素構成および各配線のパターンによる不良を検出する。
【０００４】
また、特許文献２に記載のものは、有機ＥＬパネルの信号線（ソース線）を信号線接続スイッチ回路に接続し、選択線（ゲート線）を選択線接続スイッチ回路に接続する評価装置である。ここで、これらの信号線接続スイッチ回路および選択線接続スイッチ回路は、接続された信号線および選択線から、順次電圧を印加する線を切り替える回路である。そして、この評価装置では、信号接続スイッチ回路および選択線接続スイッチ回路において、電圧を印加する配線を順次切り替えて、有機ＥＬパネルの各画素に対して個別に駆動させ、その駆動電流を測定することで欠陥を判定する。
【０００５】
【特許文献１】特開２００３−１５７０５３号公報
【特許文献２】特開２００２−４００７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、上記特許文献１のような検査装置では、各検査配線間に発生するリーク欠陥には対応するが、画素内で発生するリーク欠陥に対して検出することができないという問題がある。また、特許文献２のような従来の評価装置では、画素内で発生するリーク欠陥を検出することはできるが、信号線および選択線を全パターンに亘って順次切り替えてリーク電流を検出する必要があるため、検査処理が煩雑となり、また評価装置として大規模な装置が必要となるという問題がある。
【０００７】
本発明は、上記のような問題に鑑みて、容易に画素内に発生する欠陥を検出可能な表示装置、欠陥検出システムおよび欠陥検出方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の表示装置は、互いに対向する駆動基板および対向基板間に設けられるとともに、所定量の電荷を保持可能な画素と、前記駆動基板に列方向に平行に設けられる複数のソース線と、前記駆動基板に設けられるとともに、前記ソース線と直交する行方向に平行に設けられる複数のゲート線と、前記ソース線および前記ゲート線の交差点近傍にそれぞれ設けられて前記ソース線に出力される電荷を前記画素に印加する画素電極と、前記ゲート線および前記検査用ゲート線に接続され、前記ソース線から前記画素電極への電荷の印加状態を切り替える画素スイッチング素子と、を備えた表示装置であって、複数の前記ソース線の少なくとも一端部にそれぞれ設けられるとともに、前記ソース線への電流の導通状態を切り替えるソーススイッチング素子と、前記ソーススイッチング素子の前記ソース線への電流の導通状態を切り替える制御をするソース制御手段と、前記ソーススイッチング素子が、前記ソース線への電流の導通を許可するオン状態に切り替えられた状態で、検査対象となる前記画素である検査対象画素に電荷を保持させる制御をする充電制御手段と、を備え、前記ソース制御手段は、前記表示装置の画素欠陥を検出する際に、前記充電制御手段により前記検査対象画素に電荷が保持された後、前記ソーススイッチング素子を、前記ソース線への電流の導通を規制するオフ状態に切り替えることを特徴とする。
【０００９】
この発明によれば、ソース制御手段によりソーススイッチング素子をオン状態にすることで、各ソース線への電流の導通が許容される。この状態で、充電制御手段は、検査対象画素に対応するゲート線およびソース線に駆動電圧を印加し、検査対象画素に電荷を保持させて充電する。また、この後、ソース制御手段によりソーススイッチング素子をオフ状態にすることで、各ソース線が浮いた状態となり、ソース線からの電荷の移動が規制される。
これにより、所望の検査対象画素に電荷を保持させることができ、画素は電荷の保持量に応じた画像光を射出可能となる。例えば液晶パネルの画素を例とすると、液晶パネルの各画素は、電荷の保持量に応じて光の透過率が変化し、例えば電荷量が多い場合には多くの光を透過させ、電荷量が少ない場合には、透過量が減少する。したがって、電荷が保持された状態で、例えば光源から光を射出し、この画素を透過させることで、保持された電荷量を測定することが可能となる。本発明では、ソース導通制御手段および充電制御手段により、任意の画素ラインに対して電荷を保持することができるため、この電荷が保持された画素ラインのみを測定することで、保持された電荷量から画素欠陥の有無を検出することができる。すなわち、検査対象画素にリーク欠陥、ショート欠陥、オープン欠陥などがある場合、保持された電荷が他の画素やソース線に移動してしまうため、検査対象画素の光透過率が変化する。例えば、上記のような液晶画素を用いる場合、検査対象画素に上記のようなリーク・ショート・オープン欠陥があると、電荷が正常に保持されないため、光透過率が低下する。したがって、各検査対象画素における光透過率を測定することで、容易にかつ簡単な構成で画素欠陥を検出することができる。
【００１０】
そして、本発明の表示装置の欠陥検出システムでは、互いに対向する駆動基板および対向基板間に設けられるとともに、所定量の電荷を保持可能な画素、前記駆動基板に列方向に平行に設けられる複数のソース線、前記駆動基板に設けられるとともに、前記ソース線と直交する行方向に平行に設けられる複数のゲート線、前記ソース線および前記ゲート線の交差点近傍にそれぞれ設けられて前記ソース線に出力される電荷を前記画素に印加する画素電極、前記ゲート線に接続され、前記ソース線から前記画素電極への電荷の印加状態を切り替える画素スイッチング素子、複数の前記ソース線の少なくとも一端部にそれぞれ設けられるとともに、前記ソース線への電流の導通状態を切り替えるソーススイッチング素子、前記ソーススイッチング素子の前記ソース線への電流の導通状態を切り替える制御をするソース制御手段、前記ソーススイッチング素子が、前記ソース線への電流の導通を許可するオン状態に切り替えられた状態で、検査対象となる前記画素である検査対象画素に電荷を保持させる制御をする充電制御手段、および各画素から光を射出させる画素駆動手段を備える表示装置と、この表示装置の各画素の欠陥を検出する検出装置と、を具備し、前記検出装置により前記表示装置の画素欠陥を検出する欠陥検出システムであって、前記検出装置は、少なくとも前記表示装置における所定のゲート線に対応する各画素にて構成される画素ラインを撮像する撮像手段と、この撮像手段にて撮像された前記画素ライン上の各画素の画素欠陥を検出する検出手段と、を備えることを特徴とする。
【００１１】
この発明によれば、欠陥検出システムは、上記のような表示装置と、この表示装置における所定画素ラインを撮像可能な撮像手段、この撮像手段により撮像された画像により欠陥を検出する検出手段を有する検出装置と、を備える。
上述のように、検査対象画素に欠陥があり、正常に電荷が保持されない状態では、光透過率が変化するため、検出装置により撮像される撮像画像においても、この欠陥画素の輝度が低くなる。したがって、検出手段により、この輝度が低い点を検出することで、容易に画素欠陥を検出することができる。
また、検出装置の撮像手段として、１画素ラインのみを撮像可能なラインセンサを備えていればよく、例えば表示装置の表示領域全体を撮像する大型の装置が不要となるため、構成を簡単にできる。
【００１２】
また、本発明の欠陥検出システムでは、複数の前記ゲート線のうちいずれか１つは、検査用ゲート線であり、前記表示装置の前記充電制御手段は、検査対象となる画素である検査対象画素に電荷を保持させて充電させ、前記表示装置は、前記検査対象画素に保持された電荷を前記検査用ゲート線上の画素である検査用画素に移動させる電荷移動制御手段を備え、前記検出装置の前記撮像手段は、前記電荷移動制御手段により前記検査用画素に前記電荷が移動された後、前記検査用ゲート線に対応する検査用画素ラインを撮像することが好ましい。
【００１３】
この発明によれば、表示装置における複数のゲート線のうち、いずれか1本を検査用ゲート線とする。そして、電荷移動制御手段は、充電制御手段により充電された検査対象画素の電荷をこの検査用ゲート線に対応した各検査用画素に移動させる。これにより、検出装置の検出手段としてラインセンサを用いた場合でも、このラインセンサを検査用ゲート線に対応する検査用画素ライン上に設置するだけで、全画素における欠陥検出処理を実施することができる。また、ラインセンサを移動させる必要がないため、ラインセンサの移動に伴う誤差などもなく、正確な欠陥検出処理を実施することができる。さらには、検査用ゲート線として、通常時、表示用に用いられるゲート線のうちのいずれか１つを用いている。これにより、専用の検査用ゲート線を設ける必要がなく、構成を簡単にできる。
【００１４】
また、本発明の欠陥検出システムでは、前記充電制御手段は、表示装置における全画素に電荷を保持させ、前記電荷移動制御手段は、前記充電制御手段の制御により全画素に電荷が保持された後、複数のゲート線のうちいずれか一つに接続される画素に保持された電荷を前記検査用画素に移動させるとともに、前記検出装置により、検査用画素の測定が終了した後、検査用画素の電荷を放電させて、次のゲート線に接続される画素に保持された電荷を検査用画素に移動させることが好ましい。
【００１５】
この発明によれば、表示装置の全画素に電荷を保持させた後、検査対象画素ラインの電荷を検査用画素ラインに移動させ、検出装置により欠陥検出を実施する。そして、この欠陥検出処理が終了すると、検査対象画素ラインを換えて、例えば隣接する画素ラインの電荷を検査用画素ラインに移動させ、同様に欠陥の検出を実施する。
このような構成にすることで、検査対象画素ラインを切り替える度に、検査対象画素ラインの各検査対象画素を充電するなどの煩雑な処理が不要となり、処理を短縮でき、より迅速な欠陥検出処理を実施することができる。
【００１６】
そして、本発明の欠陥検出方法は、互いに対向する駆動基板および対向基板間に設けられるとともに、所定量の電荷を保持可能な画素と、前記駆動基板に列方向に平行に設けられる複数のソース線と、前記駆動基板に設けられるとともに、前記ソース線と直交する行方向に平行に設けられる複数のゲート線および検査用ゲート線と、前記ソース線および前記ゲート線の交差点近傍、前記ソース線および前記検査用ゲート線の交差点近傍にそれぞれ設けられて前記ソース線に出力される電荷を前記画素に印加する画素電極と、前記ゲート線および前記検査用ゲート線に接続され、前記ソース線から前記画素電極への電荷の印加状態を切り替える画素スイッチング素子と、複数の前記ソース線の少なくとも一端部にそれぞれ設けられるとともに、前記ソース線への電流の導通状態を切り替えるソーススイッチング素子と、を備えた表示装置の欠陥検出方法であって、前記ソーススイッチング素子を、前記ソース線への電流の導通を許可するオン状態に切り替え、検査対象となる前記画素である検査対象画素に電荷を保持させる制御をし、前記検査対象画素に電荷が保持された後、前記ソーススイッチング素子を、前記ソース線への電流の導通を規制するオフ状態に切り替え、前記ソーススイッチング素子がオフ状態に切り替えられた後、前記検査対象ゲート線および前記検査用ゲート線を駆動させて前記検査対象画素から前記検査用画素に電荷を移動させ、前記検査用画素に電荷が移動された後、この検査用画素を駆動させ、検査装置により前記検査用ゲート線に沿う前記検査用画素ラインを撮像して、撮像された画像から画素欠陥を検出することを特徴とする。
【００１７】
この発明によれば、上記発明と同様に、検査対象画素に電荷を保持させた後、検出用ゲート線に沿う検出用画素に移動させ、この後検査用画素ラインを撮像して画素欠陥を検出する。これにより、検出用ゲート線に沿う検出用画素ラインのみで、表示装置の全画素の画素欠陥を検出することができる。また、大型の検出装置や検出専用の回路などを用いる必要がなく、簡単な構成で容易に画素欠陥を検出することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の一実施の形態に係る表示装置について、図面に基づいて説明する。
図１は、本発明に係る一実施の形態の表示装置の一部を模式的に示す図である。
図２は、前記表示装置の制御部の構成を示すブロック図である。
図３は、前記表示装置の表示画面の一部を示す図である。
【００１９】
〔表示装置の構成〕
図１において、１は、表示装置であり、この表示装置１は、表示パネル２と、この表示パネル２を駆動させるソース駆動制御部３（Source Driver）およびゲート駆動制御部４(Gate Driver)と、表示装置１全体の動作を制御する制御部１００と、を備えている。
【００２０】
〔表示パネルの構成〕
表示パネル２は、液晶ＴＦＴ（Thin Film Transistor）を備えた液晶ＴＦＴパネルである。この表示パネル２は、基本色として例えば赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）を混色してカラー画像を表示させる装置である。なお、本実施の形態では、画素を構成する液晶としてアモルファスシリコンが用いられるアモルファスＴＦＴパネルを例示するが、例えば、ＬＴＰＳ-ＴＦＴパネル（Low-Temperature Poly-Silicon TFT：低温ポリシリコンTFT液晶パネル)、ＨＴＰＳ-ＴＦＴパネル（High Temperature Poly-Sillicon TFT：高温ポリシリコンTFT液晶パネル）など、液晶としてポリシリコンが用いられるＴＦＴであってもよい。また、表示パネル２として、液晶ＴＦＴパネルを例示するが、これに限定されず、例えばジアミンやアントラセンなどの有機物により画素が構成されるＯＬＥＤパネル（Organic Light Emitting Diode：有機ＥＬ）などの表示パネルにも利用できる。
【００２１】
この表示パネル２は、詳細な図面は省略するが、筐体内に対向配置された一対の透明基板（駆動基板および対向基板）と、これらの透明基板間を複数の領域に分割するスペーサと、を備え、これらの一対の透明基板およびスペーサにて囲われる領域に画素２１が形成されている。ここで、表示パネル２では、列方向に沿って単一の基本色（Ｒ、Ｇ、Ｂ）を発色する画素２１が配列され、行方向に沿ってこれらの画素２１がＲ，Ｇ，Ｂの配列順で繰り返し配列されている。
【００２２】
駆動基板には、互いに直交する複数のゲート線２２およびソース線２３が配設されている。
具体的には、ソース線２３は、表示パネル２における列方向に沿って、すなわち単一の基本色を発色する画素２１の配列に沿って、それぞれ平行に配線されている。これらのソース線２３の一端部は、ソース駆動制御部３に接続され、ソース駆動制御部３の制御により映像信号が印加される。ここで、各ソース線２３は、ソーススイッチング素子としてのソースＴＦＴ（Thin Film Transistor）２３１を介してソース駆動制御部３に接続される。このソースＴＦＴ２３１は、ゲート端子が後述するソース制御端子ＳＥに接続され、ソース端子がソースドライバに接続され、ドレイン端子がソース線２３に接続されている。そして、ソース制御端子ＳＥからソース線への電流の導通を許可するオン電圧（例えば＋５Ｖ）が印加されると、オン状態（ソース−ドレイン端子間がローインピーダンスの状態）となり、ソース駆動制御部３からソース線２３への映像信号に応じた電流の導通が許容される。一方、ソース制御端子ＳＥからソース線への電流の導通を規制するオフ電圧（例えば−５Ｖ）が印加されると、オフ状態（ソース−ドレイン端子間がハイインピーダンスの状態）となり、ソース駆動制御部３からソース線２３への映像信号に応じた電流の導通が規制される。
また、ソース線２３の他端部は、ソース駆動制御部３から最も離れた位置に配置される検査用画素ラインＡの画素２１に接続されている。
【００２３】
一方、ゲート線２２は、ソース線２３と直行する行方向に沿って、平行に配線されている。ここで、ゲート線２２のうち、ソース駆動制御部３から最も遠いゲート線２２を検査用ゲート線２２Ａとしても使用される。これらのゲート線２２および検査用ゲート線２２Ａは、一端部がゲート駆動制御部４に接続され、ゲート駆動制御部４の制御により所定のオン電圧、およびオフ電圧が印加される。また、これらゲート線２２および検査用ゲート線２２Ａの他端部は、ゲート駆動制御部４から最も遠くに配置される画素２１の後述するＴＦＴ２４に接続される。
【００２４】
そして、ゲート線２２およびソース線２３の各交差部近傍には、画素２１を構成する液晶セル２１１に電圧を印加する画素電極２５が形成されている。これらの画素電極２５は、例えばＩＴＯ（Idium Tin Oxide）膜などにより形成されている。
また、駆動基板には、それぞれのソース線２３と、それぞれの画素電極２５とを接続し、ゲート線２２に出力された電圧に応じて画素電極２５への電圧の印加状態を切り替える画素スイッチング素子としてのＴＦＴ２４が設けられている。
【００２５】
そして、ＴＦＴ２４は、ゲート端子にゲート線２２を介して、表示パネル２を駆動するゲート駆動制御部４からオン電圧（例えば＋１５Ｖ）が印加されると、オン状態（ソース−ドレイン端子間がローインピーダンスの状態）となり、ソース−ドレイン端子間の電流の導通が許容される。この状態で、ソース線２３を介して、ソース駆動制御部３から映像信号がソース端子に印加されると、この映像信号に係る電荷がソース−ドレイン端子間を導通し、ドレイン端子に接続される画素電極２５に印加される。
一方、ゲート端子にゲート線２２を介してゲート駆動制御部４からオフ電圧（例えば−１０Ｖ）が印加されると、ＴＦＴ２４はオフ状態（ソース−ドレイン間がハイインピーダンスの状態）となり、ソース−ドレイン端子間の電流の導通が規制される。したがって、ソースに接続されたソース線２３に映像信号に係る電荷が印加されたとしても、電流がソース−ドレイン端子間を導通せず、画素電極２５への電荷の印加が規制される。
【００２６】
画素電極２５は、液晶セル２１１に接続されるとともに、保持キャパシタ２１２に接続されている。なお、これらの液晶セル２１１および保持キャパシタ２１２により本発明の画素２１が構成されている。この保持キャパシタ２１２は、表示パネル２の駆動に必要な電圧の振幅を低く抑え、表示パネル２の省電力化およびフリッカ防止を図るためのものである。これら液晶セル２１１および保持キャパシタ２１２は、画素電極２５だけでなく、対向基板の対向電極に接続されている。そして、これらの液晶セル２１１および保持キャパシタ２１２には、ソース線２３からＴＦＴ２４を介して画素電極２５に印加された電圧と、対向電極に印加された電圧との電位差に相当する電荷が書き込まれ、保持される。
【００２７】
ゲート駆動制御部４は、制御部１００から出力されるゲート制御信号に基づいて、各ゲート線に所定の駆動電圧を印加する。ソース駆動制御部３は、ゲート駆動制御部４と略同様に、制御部１００から出力されるソース制御信号に基づいて、各ソース線に所定の映像信号を印加する。
【００２８】
また、表示パネル２は、ソース駆動制御部３の近傍に、ソース制御端子ＳＥが設けられる。このソース制御端子ＳＥは、制御部１００の制御により、ソースＴＦＴ２３１に所定のソース制御信号（オン電圧またはオフ電圧）を印加し、ソースＴＦＴ２３１の導通状態を切り替える。
【００２９】
〔制御部の構成〕
制御部１００は、表示装置１全体の動作を制御する。具体的には、制御部１００は、表示装置１全体を動作制御するＯＳ（Operating System）上に展開される各種プログラムや、各種データが記録されるメモリと、メモリに記録される各種プログラムを展開して各構成に制御信号を出力するＣＰＵなどを備えている。
そして、制御部１００により展開されるプログラムは、図２に示すように、ソース導通制御手段１１０と、充電制御手段１２０と、電荷移動制御手段１３０と、画素駆動手段としての画像表示制御手段１４０と、を備えている。
【００３０】
ソース導通制御手段１１０は、ソース制御端子ＳＥから出力するソース制御信号（オン電圧またはオフ電圧）を制御する。
【００３１】
充電制御手段１２０は、ソース導通制御手段１１０により、ソース制御端子ＳＥからオン電圧が出力される状態で、ゲート駆動制御部４を制御して、検査対象となる画素ラインとなるゲート線２２の１つに駆動電圧を印加させるとともに、ソース駆動制御部３を制御して、全ソース線２３に所定の映像信号を印加する。具体的には、充電制御手段１２０は、画素ラインに対応するゲート線２２への駆動電圧の印加、および全ソース線への映像信号の印加を所定時間実施した後、先ず、ゲート線２２への駆動電圧の印加を停止させる。この後、所定期間、検査対象の画素ライン上の各画素２１に電荷を保持させる（電荷保持期間）。また、この電荷保持期間の初期において、前記ソース線への映像信号の印加を停止させる。すなわち、充電制御手段１２０は、ゲート線２２への駆動電圧の印加が停止された後、ソース線への映像信号の印加を停止し、この後、電荷保持期間を終了させる。そして、充電制御手段１２０は、電荷保持期間終了後、ソース導通制御手段１１０にオフ電圧を出力させる制御をする。
【００３２】
電荷移動制御手段１３０は、充電制御手段１２０による充電処理の後、ソース導通制御手段１１０によりオフ電圧が出力されると、ゲート駆動制御部４を制御して、充電が実施された検査対象の画素ラインに対応するゲート線２２と、検査用ゲート線２２Ａとに駆動電圧を印加する。
これにより、検査対象の画素ラインに配設される各画素に充電された電荷のうちの半分が、ＴＦＴ２４からソース線２３を通り、検査用ゲート線２２Ａに接続される検査用画素２１Ａに移動する。また、この際、ソース制御端子ＳＥからオフ電圧が出力されているため、電荷がソースＴＦＴ２３１を通過して逃げることがない。
【００３３】
画像表示制御手段１４０は、図示しない光源からの光を射出させ、表示パネル２の各画素２１に均一に照射する。これにより、各画素２１に照射された光が、各画素２１に液晶により光変調され、光変調された光が画像光として射出される。
【００３４】
〔表示装置における欠陥検出〕
次に、上記表示装置１の表示パネル２において画素に起因する画素欠陥を検出する欠陥検出について、図面に基づいて説明する。
図４は、前記表示装置の画素欠陥を検出する検出装置の構成を模式的に示すブロック図である。
表示装置１における欠陥検出動作を実施するためには、図３ないし図４に示すような撮像手段としてのラインセンサ３１を備えた検出装置３０を用いる。
【００３５】
〔検出装置の構成〕
検出装置３０は、図４に示すように、ラインセンサ３１と、検出制御装置３２とを備えている。なお、本実施の形態では、ラインセンサ３１および検出制御装置３２は、別体として設けられ、ケーブル線などによりこれらラインセンサ３１および検出制御装置３２が通信可能に接続される例を示すが、これに限定されず、一体的に設けられる構成などとしてもよい。また、検出装置３０は、表示装置１と通信可能に接続されている。なお、前記表示装置１と、この検出装置３０とにより本発明の欠陥検出システムが構成される。
【００３６】
ラインセンサ３１は、図３および図４に示すように、表示パネル２の検査用画素ラインＡに沿って配置される。このラインセンサ３１は、検査用画素ラインＡの各画素に対向する複数の図示しない撮像素子を備え、これらの撮像素子により、検査用画素２１Ａから射出される光を撮像する。
【００３７】
検出制御装置３２は、図４に示すように、表示装置制御手段３２１と、撮像画像取得手段３２２と、検出手段３２３と、出力制御手段３２４とを備えている。
表示装置制御手段３２１は、所定の検査対象ラインＸの各画素を充電させ、この画素の電荷を検査用画素に移動させる旨の制御信号を出力する。これにより、表示装置１の制御部１００における充電制御手段１２０は、検査対象画素２１Ｘに電荷を保持させる制御をし、電荷移動制御手段１３０は、検査用画素２１Ａに電荷を移動させる制御をする。また、表示装置制御手段３２１は、表示装置１から検査対象画素ラインＸのラインアドレス値（ゲート線２２を判別する値）を取得する。これにより、ラインセンサ３１により撮像される撮像画像がどの画素ラインに対応するかを判別することが可能となる。
【００３８】
撮像画像取得手段３２２は、ラインセンサ３１により撮像された撮像画像を取得する。
【００３９】
検出手段３２３は、撮像画像取得手段３２２にて取得された画像を解析し、画素欠陥を検出する。具体的には、撮像画像の各画素における輝度値を計測し、輝度値が所定の閾値以下となる点を欠陥画素として検出する。また、検出手段３２３は、この欠陥画素のソースアドレス値（ソース線２３を判別する値）を認識する。そして、表示装置制御手段３２１において取得された検査対象画素ラインＸのゲートアドレス値と、この欠陥画素のソースアドレス値とに基づいて、表示パネル２における欠陥画素のアドレス値を演算する。
【００４０】
出力制御手段３２４は、検出された欠陥画素のアドレス値を図示しない出力手段に出力する。ここで出力手段としては、例えば、欠陥画素のアドレス値を映像により表示させるモニタや、欠陥画素のアドレス値を印刷するプリンタなどが挙げられる。
【００４１】
〔欠陥検出処理〕
次に、上記検出装置３０を用いた表示パネルの欠陥検出処理について説明する。
図５は、表示装置１の欠陥検出処理を示すフローチャートである。図６は、この欠陥検出処理におけるタイミングチャートである。
【００４２】
上述したような表示装置１の制御部１００は、通常時において、ソース制御端子ＳＥからオン電圧を出力する。これにより、各ソース線２３は、ソース駆動制御部３から所定の映像信号を各画素に出力させることができるとともに、検査用ゲート線２２Ａに沿う画素ラインが通常の画素２１として機能する。
そして、図５において、例えば工場の生産ラインにおける製品の検査工程において、検出装置３０から欠陥検出動作を実施する旨の検査開始信号が出力される（ステップＳ１０１）と、表示装置１は、この検査開始信号を受信し（ステップＳ１０２）、表示パネル２における欠陥の有無を検出する検出動作を実施する。
【００４３】
この検出動作では、図５に示すように、先ず、パネルの初期化動作を実施する（ステップＳ１０３）。このステップＳ１０３では、制御部１００は、ゲート駆動制御部４を制御して、全ゲート線にオン電圧（例えば＋１５Ｖ）を印加させる。また、制御部１００は、全ソース線２３に対して、オフ電圧である０Ｖを印加する。この時、制御部１００は、ソース制御端子ＳＥからオン電圧（例えば＋５Ｖ）を出力させる。これにより、表示パネル２の各画素における液晶セル２１１および保持キャパシタ２１２に保持される電荷が初期化され、保持電荷量が０となる。
【００４４】
この後、制御部１００は、検査対象画素ラインＸを特定する検査用ライン変数Ｎを初期化し、Ｎ＝１を設定する（ステップＳ１０４）。そして、制御部１００の充電制御手段１２０は、例えば表示パネル２におけるソース駆動制御部３に最も近接するゲート線からＮ番目のゲート線２２を検査対象ゲート線２２Ｘとし、この検査対象ゲート線２２Ｘに接続される検査対象画素２１Ｘを充電する充電処理を実施する（ステップＳ１０５）。
具体的には、このステップＳ１０５では、制御部１００の充電制御手段１２０は、図６のタイミングＴ１に示すように、ゲート駆動制御部４を制御して、検査対象画素ラインＸに対応するＮ番目のゲート線２２Ｘのみに、駆動電圧を印加する。また、この時、充電制御手段１２０は、ソース駆動制御部３を制御して、全ソース線に対して、所定の映像信号を印加させる。これにより、検査対象となる画素ラインＸの各検査対象画素２１Ｘに電荷が充電され、すなわち液晶セル２１１および保持キャパシタ２１２に電荷が保持される。
【００４５】
また、充電制御手段１２０は、検査対象画素ラインＸの充電が終了すると、検査対象ゲート線２２Ｘへの駆動電圧の印加を停止させ（図６におけるタイミングＴ２）、所定の電荷保持時間だけ待機する。この待機時間としては、少なくとも検出装置３０が１画素ラインを測定するために要する時間に設定することが好ましい。
＜ラインセンサでの測定に要する時間だけ間隔をあける理由などありましたらご教示ください。＞
この後、制御部１００は、検査用ライン変数Ｎに１を加算し（ステップＳ１０６）、検査用ライン変数Ｎがゲート線２２の本数である最大値Ｎｍａｘに到達したか否かを判断する（ステップＳ１０７）。ここで、制御部１００は、検査用ライン変数ＮがＮｍａｘ未満であると判断した場合、ステップＳ１０５に戻り、検査対象画素ラインＸの各検査対象画素２１Ｘを充電する。
【００４６】
一方、検査用ライン変数ＮがＮｍａｘに到達した場合、すなわち表示パネル２における検査用画素ラインＡ以外の全画素２１に電荷が保持されると、制御部１００のソース導通制御手段１１０は、ソース制御端子からオフ電圧を出力させ、ソースＴＦＴ２３１をオフ状態にする（ステップＳ１０８、図６におけるタイミングＴ４）。これにより、各ソース線２３はソース駆動制御部３を切断される状態となり、ソース線２３から外部への電荷の移動、外部からの電荷の移動が規制される。
また、制御部１００は、再び検査用ライン変数Ｎを初期化し、Ｎ＝１を設定する（ステップＳ１０９）。
【００４７】
この後、制御部１００の電荷移動制御手段１３０は、検査対象の画素ラインＸ上の各検査対象画素２１Ｘに保持された電荷を、検査用ゲート線２２Ａの画素ライン（検査用画素ラインＡ）上の各検査用画素２１Ａに移動させる制御をする（ステップＳ１１０：電荷移動工程）。
このステップＳ１１０では、図４におけるタイミングＴ５に示すように、電荷移動制御手段１３０は、検査用ライン変数Ｎの画素ライン（検査対象画素ラインＸ）に対応するゲート線２２Ｘと、検査用ゲート線２２Ａとの双方に駆動電圧を印加させる。これにより、検査対象画素２１Ｘに保持された電荷が、ＴＦＴ２４、ソース線２３、検査用ゲート線２２Ａに接続されるＴＦＴ２４を通って、検査用画素２１Ａに移動し、検査対象画素２１Ｘの電荷が、検査用画素２１Ａとの間で分割される。すなわち、検査対象画素２１Ｘに保持された電荷の半分が、検査用画素２１Ａに移動する。
【００４８】
また、制御部１００の電荷移動制御手段１３０は、ステップＳ１１０の後、検査対象ゲート線２２Ｘの駆動電圧をオフ電圧にし、検出装置３０に、検査用画素２１Ａに電荷を移動させた旨の検査許可信号を出力する。この時、制御部１００は、検査許可信号とともに、検査用ライン変数Ｎに関するデータも検出装置３０に出力する（ステップＳ１１１）。
【００４９】
一方、検出装置３０は、表示装置１から検査許可信号および検査用ライン変数Ｎに関するデータを受信すると（ステップＳ１１２）、ラインセンサ３１を駆動させて検査用画素ラインＡを撮像する処理をする（ステップＳ１１３、図６におけるタイミングＴ６）。
そして、検出装置３０の撮像画像取得手段３２２は、ラインセンサ３１から撮像画像を取得すると、それぞれの画素における輝度値を認識し、検出手段３２３は、これらの各画素の輝度値が予め設定された閾値以上か否かを判断する。ここで、検出手段３２３は、撮像画像の各画素において、輝度値が所定閾値に達していないと判断すると、その画素に欠陥があると判断し、欠陥画素のソースアドレス値を認識する。また検出手段３２３は、検査許可信号とともに入力される検査用ライン変数Ｎの値と、認識したソースアドレス値とに基づいて、表示パネル２における欠陥画素にアドレスを取得する（ステップＳ１１４）。また、この時、検出装置３０は、表示装置１に画素ラインの欠陥検出が終了した旨の制御信号を出力する（ステップＳ１１５）。
また、検出装置３０の出力制御手段３２４は、ステップＳ１１４にて取得したアドレスを例えば、モニタやプリンタなどの出力手段に出力させる制御をする。
【００５０】
一方、表示装置１は、ステップＳ１１１の後、検出装置３０から欠陥検出が終了した旨の制御信号が入力されると、検査用画素ラインＡの各検査用画素２１Ａを初期化する処理をする（ステップＳ１１６）。
具体的には、制御部１００は、ソース導通制御手段１１０に、ソース制御端子ＳＥからオン電圧を出力させる制御をする（図６におけるタイミングＴ７）。これにより、ソース線２３から外部への導通が許可された状態となる。また、この時、検査用ゲート線２２Ａには、駆動電圧が入力されているため、検査用画素２１Ａに保持された電荷がソース線に逃がされる。また、ソース導通制御手段１１０は、所定時間、ソースＴＦＴ２３１をオン状態にして、検査用画素２１Ａの初期化が完了した後、再び、ソース制御端子ＳＥからオフ電圧を印加し、ソースＴＦＴ２３１をオフ状態にする。
【００５１】
この後、制御部１００は、検査用ライン変数Ｎの値に１加算し（ステップＳ１１７）、検査用ライン変数Ｎがゲート線２２の本数である最大値Ｎｍａｘに到達したか否かを判断する（ステップＳ１１８）。ここで、制御部１００は、検査用ライン変数ＮがＮｍａｘ未満であると判断した場合、ステップＳ１１０に戻り、検査対象画素ラインＸの電荷を検査用画素ラインＡの各検査用画素２１Ａに移動させる処理をする（図６におけるタイミングＴ８）。これにより、各画素ラインの電荷が順次検査用画素ラインＡに移動され、検出装置３０により欠陥検出処理が実施される。
また、ステップＳ１１８の処理において、検査用ライン変数ＮがＮｍａｘに到達したと判断されると、一連の処理を終了させる。
【００５２】
〔実施の形態の作用効果〕
上述したように、上記表示装置１では、欠陥検出動作において、充電制御手段１２０は、ソース導通制御手段１１０によりソース線２３に映像信号を印加可能な状態で、検査対象となる画素ラインに対応するゲート線２２に駆動電圧を印加して検査対象画素ラインの各画素２１を充電する。この後、電荷移動制御手段１３０は、ソース導通制御手段１１０の制御によりソース線２３の端部がハイインピーダンスにされた状態で、検査対象画素ラインＸに対応するゲート線２２Ｘおよび検査用ゲート線２２Ａに駆動電圧を印加して、検査対象画素２１Ｘに保持された電荷を検査用画素２１Ａに移動させる。そして、検出装置３０は、ラインセンサ３１によりこの検査用画素ラインＡを撮像し、各検査用画素２１Ａにおける欠陥検出処理を実施する。
このため、検査対象画素ラインＸの各検査対象画素２１Ｘに保持される電荷を検査用画素ラインＡの検査用画素２１Ａに移動させ、検出装置３０によりこの検査用画素ラインＡを撮像して欠陥検出を実施することで、検査対象画素ラインＸにおける欠陥画素を一度に検出することができる。これにより、より効率よく迅速に欠陥画素を認識することができる。また、各画素に保持される電荷の状態を測定することができるので、リーク欠陥、ショート欠陥、およびオープン欠陥などの各種画素欠陥を良好に検出することができ、画素欠陥の検出精度も向上させることができる。また、検出装置３０は、検査用画素ラインＡ上の各画素２１を撮像して欠陥を検出するだけでよいため、例えば、表示パネル２の全体を撮像するための大型の構成などが不要で、小型化に対応でき、またコストも低減することができる。
【００５３】
そして、検査用ゲート線２２Ａとして、複数あるゲート線２２のうちの一つを用いている。
このため、ゲート線２２以外に専用の検査線を設ける必要がなく、表示パネル２の駆動に使用されるゲート線２２の一本を用いるため、構成をより簡単にできる。
【００５４】
また、充電制御手段１２０は、各画素ラインを順次充電し、全画素の充電が終了した後、順次検査対象画素ラインＸを切り替えて、検査用画素ラインＡに電荷を移動させ、検出装置３０により欠陥検出処理を実施している。
このため、各画素ラインに対して、画素の充電、電荷の移動、検査用画素ラインの測定を毎回実施する場合に比べて、処理を短縮することができ、より迅速な欠陥検出処理を実施することができる。したがって、工場における製造された表示装置１の製品検査工程において、迅速に欠陥検出を実施することができ、表示装置１の製造性を良好にできる。
【００５５】
また、検出装置３０と表示装置１とを通信可能に接続している。このため、検査用ライン変数Ｎを検出装置３０に容易に出力することができ、検出装置３０にて、欠陥画素のアドレスを容易に演算することができる。また、検出装置３０により画素ラインの欠陥検出処理が終了すると、表示装置１に即座に欠陥検出が終了した旨の制御信号を送ることができる。したがって、表示装置１にて、欠陥検出動作の終了と同時に次の画素ラインの電荷を検査用画素ラインに移動させる処理を実施でき、より欠陥検出処理を迅速に実施することができる。
【００５６】
また、表示装置１は、ソース制御端子ＳＥを備え、ソース導通制御手段１１０はこのソース制御端子ＳＥから所定のソース制御信号を出力することで、ソースＴＦＴ２３１の導通状態を切り替える。
これにより、ソース駆動制御部３内にスイッチを設けることなく、ソース駆動制御部３とソース線２３との接続状態を切り替えることができる。したがって、既存のソース駆動制御部３を使用することができ、上記検出処理を実施するための特別なソース駆動制御部３が不要となり、構成を簡単にできる。
【００５７】
〔他の実施の形態〕
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
【００５８】
例えば、上記実施の形態では、充電制御手段１２０により検査用ライン変数Ｎを１からＮｍａｘまで変化させて検査用画素ラインＡを除く全画素２１を充電した後、電荷移動制御手段１３０は、順次検査対象画素ラインＸを切り替えて、検査用画素ラインＡに電荷を送り、検出装置３０により欠陥検出を実施したがこれに限定されない。例えば、充電制御手段１２０により１つの検査対象画素ラインＸが充電されると、電荷移動制御手段１３０は、この充電された画素ラインの電荷を検査用画素ラインＡ上に移動させ、検出装置３０は、１つの画素ラインずつ欠陥検出を実施する構成などとしてもよい。この構成では、電荷を各画素に長時間保持させることによる放電の損失がなく、より正確な欠陥検出を実施することができる。
【００５９】
また、全画素に電荷を保持させる際に、充電制御手段１２０は、検査対象画素ラインＸを順次切り替えて、各画素ライン毎に充電を実施させたが、これに限定されず、例えば、全ゲート線２２および全ソース線２３に所定時間駆動電圧を印加させて、全画素に電荷を保持させる構成などとしてもよい。
【００６０】
さらに、上記実施の形態では、複数のゲート線２２のうちいずれか１つを検査用ゲート線２２Ａとして用いる例を示したが、これに限定されず、例えば、専用の検査用ゲート線２２Ａを別途設けるなどの構成としてもよい。
さらには、検出装置３０のラインセンサ３１を表示パネル２上を移動させて、直接検査対象画素ラインＸの各画素２１に保持された電荷を検出する構成などとしてもよい。
【００６１】
そして、上記実施の形態では、検出装置３０と、表示装置１とを通信可能に接続した欠陥検出システムを例示したが、これに限定されない。例えば、検出装置３０と、表示装置１とがそれぞれ独立した構成としてもよい。この場合でも、表示装置１において、光源を駆動させて表示パネル２から画像光が射出される状態とし、検査用画素ラインＡに順次検査対象画素ラインＸの電荷を移動させる。そして、検出装置３０は、この検査用画素ラインＡをラインセンサ３１により撮像して欠陥検出を実施する。このような構成でも、検出装置３０は、検査対象画素ラインＸから検査用画素ラインＡを移動させる期間、検査用画素ラインＡにて電荷を保持させる期間、検査用画素ラインＡを初期化する期間を容易に認識することができるため、これらの期間と、ラインセンサ３１により取得した撮像画像の欠陥検出処理とにより、容易に欠陥画素のアドレスを演算することができる。
【００６２】
また、検査用ゲート線２２Ａとして、例えば表示パネル２の中央部に配置されるゲート線２２の１つを検査用ゲート線２２Ａとしてもよく、ソース駆動制御部３に近接するゲート線２２を検査用ゲート線２２Ａとしてもよい。さらに、表示パネル２の表示領域以外に配線されるダミーゲート線を設け、このダミーゲート線を検査用ゲート線２２Ａとしてもよい。
【００６３】
その他、本発明の実施の際の具体的な構造および手順は、本発明の目的を達成できる範囲で他の構造などに適宜変更できる。
【図面の簡単な説明】
【００６４】
【図１】本発明に係る一実施の形態の表示装置の一部を模式的に示す図である。
【図２】前記実施の形態の表示装置の制御部の構成を示すブロック図である。
【図３】前記実施の形態の表示装置の表示画面の一部を示す図である。
【図４】前記実施の形態の表示装置の画素欠陥を検出する検出装置の構成を模式的に示すブロック図である。
【図５】前記実施の形態の表示装置の欠陥検出処理を示すフローチャートである。
【図６】前記実施の形態の表示装置の欠陥検出処理におけるタイミングチャートである。
【符号の説明】
【００６５】
１…表示装置、２１…画素、２１Ａ…検査用画素、２１Ｘ…検査対象画素、２２…ゲート線、２２Ａ…検査用ゲート線、２２Ｘ…検査対象ゲート線、２３…ソース線、２４…画素スイッチング素子としてのＴＦＴ、２５…画素電極、１１０…ソース導通制御手段、１２０…充電制御手段、３０…検出装置、３１…撮像手段としてのラインセンサ、３２３…検出手段、１３０…電荷移動制御手段、１４０…画素駆動手段としての画像表示制御手段、２３１…ソーススイッチング素子としてのソースＴＦＴ、ＳＥ…ソース制御端子。
【図１】
2009230016.tif 000003
【図２】
2009230016.tif 000004
【図３】
2009230016.tif 000005
【図４】
2009230016.tif 000006
【図５】
2009230016.tif 000007
【図６】
2009230016.tif 000008