(57)【要約】【課題】  基板上に発生する欠陥を可及的に迅速且つ正確に把握し、インプロセス内における欠陥の発生源や発生原因を確実に特定して、歩留まり良く信頼性の高い製品作製が実現を実現する。【解決手段】  欠陥分布判定部３で特異分布の存在が確認された場合には、欠陥情報作成部２は、有効チップ内領域外、具体的には半導体基板の表面における有効チップ内領域外の第１の領域、半導体基板の端面（いわゆるベベル部分）である第２の領域及び裏面である第３の領域について欠陥検査装置を用いて調べ、当該欠陥に関する第２の欠陥情報（第１、第２及び第３の領域内の夫々における欠陥数及び欠陥の位置座標等）を作成する。【選択図】  図１
2009218570.tif 000002
【特許請求の範囲】
【請求項１】
製品部分を有する基板上の欠陥を検査する欠陥検査装置と、
前記欠陥検査装置により認識された前記欠陥に関する欠陥情報を作成する欠陥情報作成部と、
前記製品部分の領域内における前記欠陥の分布の有無を判定する欠陥分布判定部と
を含み、
前記欠陥情報作成部は、前記欠陥検査装置により認識された前記製品部分の領域における前記欠陥に関する第１の欠陥情報と、前記欠陥分布判定部により前記分布が存在すると判断された場合に、前記製品部分外の領域における前記欠陥に関する第２の欠陥情報とを作成することを特徴とする欠陥管理システム。
【請求項２】
前記欠陥検査装置により検査される前記製品部分外の領域は、前記基板の表面における製品部分外の第１の領域、前記基板の端面である第２の領域及び前記基板の裏面である第３の領域からなり、
前記欠陥情報作成部は、前記第２の欠陥情報として、前記第１の領域、前記第２の領域及び前記第３の領域についてそれぞれ分別して作成することを特徴とする請求項１に記載の欠陥管理システム。
【請求項３】
前記第２の欠陥情報における欠陥数の基準値との多寡を判定する比較部を更に含むことを特徴とする請求項１又は２に記載の欠陥管理システム。
【請求項４】
予め前記欠陥の発生が予測される特定部位が規定された欠陥テンプレートを格納するテンプレート格納部と、
前記欠陥検査装置による、前記欠陥テンプレートに規定された前記特定部位のみの前記欠陥の検査結果に基づいて、前記特定部位における前記欠陥の異常発生の有無を判定する特定部位欠陥判定部と
を更に含むことを特徴とする請求項１〜３のいずれか１項に記載の欠陥管理システム。
【請求項５】
基板上の製品部分の領域における欠陥を検査するステップと、
認識された前記製品部分の領域における前記欠陥に関する第１の欠陥情報を作成するステップと、
前記第１の欠陥情報に基づいて、前記製品部分の領域内における前記欠陥の分布の有無を判断するステップと、
前記分布が存在すると認定された場合に、前記製品部分外の領域における前記欠陥を検査するステップと、
認識された前記製品部分外の領域における前記欠陥に関する第２の欠陥情報を作成するステップと
を含むことを特徴とする欠陥管理方法。
【請求項６】
基板上の製品部分の領域における欠陥を検査する第１のステップと、
認識された前記製品部分の領域における前記欠陥に関する第１の欠陥情報を作成する第２のステップと、
前記第１の欠陥情報に基づいて、前記製品部分の領域内における前記欠陥の分布の有無を判断するステップと、前記分布が存在すると認定された場合に、前記製品部分外の領域における前記欠陥を検査するステップと、認識された前記製品部分外の領域における前記欠陥に関する第２の欠陥情報を作成するステップとを含む第１のステップ群と、
前記第１の欠陥情報に基づいて、予め前記欠陥の発生が予測される特定部位が規定された欠陥テンプレートを用いて、前記特定部位のみについて前記欠陥を検査するステップと、前記特定部位のみの前記欠陥の検査結果に基づいて、前記特定部位における前記欠陥の異常発生の有無を判定するステップとを含む第２のステップ群と
を含み、
前記第２のステップの後、前記第１のステップ群及び前記第２のステップ群のうちの少なくとも一方のステップ群の前記各ステップを実行することを特徴とする欠陥管理方法。
【請求項７】
前記第２の欠陥情報における欠陥数の基準値との多寡を判定するステップを更に含み、
前記第２の欠陥情報における欠陥数が前記基準値より多い場合に、前記基板の処理設備の検査用基板を用いた検査結果に関する第３の欠陥情報を作成するステップを更に含むことを特徴とする請求項５又は６に記載の欠陥管理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、製品部分を有する基板上の欠陥を検査し、欠陥管理を行うシステム及び欠陥管理方法に関し、特に製品部分として表面に複数の半導体チップが形成される半導体基板（半導体ウェーハ）の製造工程に適用して好適である。
【背景技術】
【０００２】
従来より、半導体装置の製造プロセスにおいては、外観検査装置や異物検査装置等の検査装置を用いて、半導体基板上のパターン欠陥や異物付着等の欠陥（以下、単に「欠陥」と言う。）を検査している。また、このような欠陥の発生原因を究明するため、欠陥の半導体基板上の位置座標を求めたり、欠陥の形状やサイズ等を例えば走査型電子顕微鏡（Scanning Electron Microscope：ＳＥＭ）を用いて確認したりするといったことも行われている。
【０００３】
また、特許文献１には、歩留りとの関係を示す歩留まり解析データを用いて欠陥の個所と動作不良個所との突き合せを表示する手段を備え、半導体チップの欠陥検査データやチップレイアウトデータ等を統合するプロセス管理システムが開示されている。
【０００４】
【特許文献１】国際公開番号ＷＯ９７／３５３３７号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の欠陥検査では、半導体基板上の製品部分である半導体チップが形成される領域（以下、「有効チップ内領域」と言う。）の全体について、重点的に検査が行われてきた。
しかしながら、有効チップ内領域には通常、半導体素子や配線のパターンが多数形成されており、検査により有効チップ内領域内にパターンの剥離やパーティクルの付着等の欠陥を発見できたとしても、その情報だけではその発生源を特定したり発生原因を究明したりすることができない場合があった。
ＳＥＭ等を用いて半導体基板の表面上を更に詳細に検査してみると、パターンの剥離やパーティクルの付着等の欠陥の発生源等が、有効チップ領域外の半導体基板の周辺領域で発見される場合も少なくない。
【０００６】
本件は、上記の課題に鑑みてなされたものであり、基板上に発生する欠陥を可及的に迅速且つ正確に把握し、インプロセス内における欠陥の発生源や発生原因を確実に特定して、歩留まり良く信頼性の高い製品作製を可能とする欠陥管理システム及び方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本件の欠陥管理システムは、製品部分を有する基板上の欠陥を検査する欠陥検査装置と、前記欠陥検査装置により認識された前記欠陥に関する欠陥情報を作成する欠陥情報作成部と、前記製品部分の領域内における前記欠陥の分布の有無を判定する欠陥分布判定部とを含み、前記欠陥情報作成部は、前記欠陥検査装置により認識された前記製品部分の領域における前記欠陥に関する第１の欠陥情報と、前記欠陥分布判定部により前記分布が存在すると判断された場合に、前記製品部分外の領域における前記欠陥に関する第２の欠陥情報とを作成する。
【０００８】
本件の欠陥管理方法は、基板上の製品部分の領域における欠陥を検査するステップと、認識された前記製品部分の領域における前記欠陥に関する第１の欠陥情報を作成するステップと、前記第１の欠陥情報に基づいて、前記製品部分の領域内における前記欠陥の分布の有無を判断するステップと、前記分布が存在すると認定された場合に、前記製品部分外の領域における前記欠陥を検査するステップと、認識された前記製品部分外の領域における前記欠陥に関する第２の欠陥情報を作成するステップとを含む。
【０００９】
本件の欠陥管理方法の他態様は、基板上の製品部分の領域における欠陥を検査する第１のステップと、認識された前記製品部分の領域における前記欠陥に関する第１の欠陥情報を作成する第２のステップと、前記第１の欠陥情報に基づいて、前記製品部分の領域内における前記欠陥の分布の有無を判断するステップと、前記分布が存在すると認定された場合に、前記製品部分外の領域における前記欠陥を検査するステップと、認識された前記製品部分外の領域における前記欠陥に関する第２の欠陥情報を作成するステップとを含む第１のステップ群と、前記第１の欠陥情報に基づいて、予め前記欠陥の発生が予測される特定部位が規定された欠陥テンプレートを用いて、前記特定部位のみについて前記欠陥を検査するステップと、前記特定部位のみの前記欠陥の検査結果に基づいて、前記特定部位における前記欠陥の異常発生の有無を判定するステップとを含む第２のステップ群とを含み、前記第２のステップの後、前記第１のステップ群及び前記第２のステップ群のうちの少なくとも一方のステップ群の前記各ステップを実行する。
【発明の効果】
【００１０】
上記した欠陥管理システム及び欠陥管理方法によれば、基板上に発生する欠陥を可及的に迅速且つ正確に把握し、インプロセス内における欠陥の発生源や発生原因を確実に特定して、歩留まり良く信頼性の高い製品作製が実現する。
【発明を実施するための最良の形態】
【００１１】
−本実施形態の基本骨子−
本実施形態では、基板、例えば半導体基板上に発生する欠陥を検査するに際して、先ず基板上の製品部分の領域、半導体基板の場合には有効チップ内領域について欠陥検査装置を用いて調べ、当該欠陥に関する第１の欠陥情報（有効チップ内領域内における欠陥数及び欠陥の位置座標等）を作成する。
【００１２】
有効チップ内領域の欠陥の発生源・発生原因が基板（以下、半導体基板とする。）上の有効チップ内領域外に存する場合、その影響は製品部分の領域（以下、有効チップ内領域とする。）に欠陥の特異分布、具体的には有効チップ内領域に局所的な欠陥分布が発生する。本発明ではこの点に着目し、第１の欠陥情報に基づいて、有効チップ内領域における欠陥の特異分布の有無を判断する。特異分布の存在が確認された場合には、有効チップ内領域外、具体的には半導体基板の表面における有効チップ内領域外の第１の領域、半導体基板の端面（いわゆるベベル部分）である第２の領域及び裏面である第３の領域について欠陥検査装置を用いて調べ、当該欠陥に関する第２の欠陥情報（第１、第２及び第３の領域内の夫々における欠陥数及び欠陥の位置座標等）を作成する。
【００１３】
ここで、第２の欠陥情報における欠陥数の基準値との多寡を判定し、欠陥数が基準値より多い場合には、当該半導体基板の処理設備について検査用基板を用いて欠陥検査を行い、その結果に関する第３の欠陥情報（有効チップ内領域、第１、第２及び第３の領域内の夫々における欠陥数及び欠陥の位置座標等）を作成する。
【００１４】
以上のように、第１及び第２の欠陥情報、更には第３の欠陥情報により、インプロセス内における欠陥の発生源や発生原因を迅速且つ確実に特定し、欠陥管理を行うことができる。
第１、第２及び第３の欠陥情報は分別されてデータベースに例えば半導体基板のロットごとにＩＤが付されて格納される。このデータベースを活用することにより、データベース内のデータと当該半導体基板の第１、第２及び第３の欠陥情報とを比較検討することによって、より迅速且つ確実な欠陥管理が実現する。
【００１５】
第１の欠陥情報の結果次第では、有効チップ内領域の欠陥が、有効チップ内領域、第１の領域、第２の領域及び第３の領域の、予め欠陥発生が予測される特定部位に発生する場合がある。この特定部位としては、基板ステージのリフトピンが当接する部位、基板搬送装置の基板を把持するフォークが当接する部位等がある。基板ステージのリフトピンが当接する部位は、直接的には基板の裏面である第３の領域の部位であるが、第３の領域のリフトピン当接部位に対応した有効チップ内領域の部位も特定部位となる。
【００１６】
本実施形態では、上記の特定部位に着目し、第１の欠陥情報を作成した後（欠陥が多発した場合、ランダムな欠陥レビューでは必ずしも見たい箇所に当たるとは言えない。）、欠陥テンプレートを用いて、特定部位のみについて欠陥検査を行う。欠陥テンプレートは複数用意しておき、各欠陥テンプレートには、基板ステージのリフトピンが当接する位置又は基板を把持するフォークが当接する位置等が特定部位として規定されている。基板処理システムの基板ステージ及び基板搬送装置等に応じて、適切な欠陥テンプレートを選択する。特定部位のみの欠陥検査結果に基づいて、特定部位における欠陥の異常発生の有無を判定する。このように、予め特定部位に絞って欠陥検査することにより、より迅速且つ確実な欠陥管理が実現する。
【００１７】
−具体的な諸実施形態−
以下、半導体基板の欠陥検査に適用した具体的な諸実施形態について、図面を参照しながら詳細に説明する。
【００１８】
［第１の実施形態］
（欠陥管理システムの概略構成）
図１は、第１の実施形態による欠陥管理システムの概略構成を示す模式図である。
この欠陥管理システムにおいて、１は被検査対象である半導体基板の基板面上の欠陥を検査する欠陥検査装置である。２は欠陥検査装置１により認識された欠陥に関する欠陥情報を作成する欠陥情報作成部である。３は半導体基板の有効チップ内領域の領域内における欠陥の特異分布の有無を判断する欠陥分布判定部である。４は欠陥数の基準値との多寡を判定する比較部である。５は欠陥情報作成部２、欠陥分布判定部３及び比較部４からの出力等を適宜画面表示する表示部である。６は欠陥情報作成部２で作成された各欠陥情報を記憶する記憶部である。７は複数の半導体基板に関する欠陥情報を分別して格納するデータベースである。基板検査装置では、これらの構成部材１〜７は、不図示のＣＰＵ等の制御部により各々の動作が統括制御される。
【００１９】
欠陥検査装置１は、明視野（Bright Field:ＢＦ）欠陥検査装置１１と、暗視野（Dark Field:ＤＦ）欠陥検査装置１２と、操作者が視認により半導体基板の基板面上の欠陥を判断するための外観検査部１３とを備えて構成されている。
【００２０】
ＢＦ欠陥検査装置１１は、被検査対象である半導体基板の表面を照明光、例えばレーザ光等のコヒーレント光で照射し、半導体基板からの正反射光を撮像するものである。ＢＦ欠陥検査装置１１の検査モードとしては、ランダムモードとアレイモードとがある。ランダムモードでは、半導体基板上に形成された複数の半導体チップにおいて、着目する半導体チップの両隣の半導体チップ間で欠陥状態を比較し、両者に相違が検出された場合に、着目する半導体チップが異常であると判定する。アレイモードでは、メモリセル部分のように半導体チップ内に繰り返しパターンが存在する場合に、隣接するメモリセル間で比較を行う。本実施形態では、主にランダムモードを行う場合について例示する。
【００２１】
ＤＦ欠陥検査装置１２は、被検査対象である半導体基板を照明光、例えばレーザ光等のコヒーレント光で照射し、半導体基板からの乱反射光（散乱光）を検出器で検出するものである。ＣＣＤカメラで散乱光画像を取り込む。このとき、正常なパターンからの散乱光を除去し、欠陥からの散乱光のみを信号として抽出できるように構成されている。
【００２２】
外観検査部１３は、走査型電子顕微鏡（ＳＥＭ）や光学顕微鏡等を備えており、上記の各検査部における検査で欠陥と認められた部分について、欠陥の位置座標データを用いた自動走査又は操作者の視認等により確認するためのものである。
【００２３】
欠陥情報作成部２は、第１の欠陥情報、第２の欠陥情報及び第３の欠陥情報をそれぞれ適時に作成する。欠陥情報作成部２は、欠陥検査装置による検査結果に基づいて、当該半導体基板において欠陥と認識した数（欠陥数）をカウントする第１の機能と、カウントされた各欠陥の位置座標を当該欠陥の位置データとして取得する第２の機能とを備えている。第２の機能としては、具体的には、図示は省略するが、例えば半導体基板の基板面を複数の領域に細分割し、各領域にそれぞれ位置座標を付与する。そして、領域毎の欠陥数をカウントし、当該欠陥を含む所定の領域の位置座標を、当該欠陥の位置データとして処理する。
【００２４】
より詳細には、欠陥検査装置１により得られた欠陥の信号強度と、予め設定されている閾値とを比較して、当該信号強度が当該閾値を超過しているか否かを判定する。閾値を超過した場合、欠陥（ここでは異物等）が存在すると判断する。そして、第１の機能として、当該欠陥数をカウントする。第２の機能として、基板面を細分化した領域毎の欠陥数をカウントするとともに、当該欠陥の基板面内における位置座標及びサイズを計算し、当該欠陥の付随情報として取得して記録する。
【００２５】
ここで、第１の欠陥情報、第２の欠陥情報及び第３の欠陥情報について以下でそれぞれ説明するに先立って、表面検査対象である半導体基板の基板面の各領域について、図２を用いて説明する。
図２において、（ａ）が半導体基板の表面、（ｂ）が半導体基板の端部（一部拡大図）、（ｃ）が半導体基板の裏面をそれぞれ示す。
【００２６】
半導体基板１０では、図２（ａ）に示すように、その表面に複数の半導体チップ形成領域、即ち有効チップ内領域２１がスクライブ領域２２によって隔てられて配置されている。即ち半導体基板１０の表面は、複数の有効チップ内領域２１と、当該表面で有効チップ内領域２１外の領域（スクライブ領域２２を含む。）である第１の領域２３とからなる。
半導体基板１０の端面（側面を含む）は、図２（ｂ）に示すように、いわゆるベベル部分と称される第２の領域２４とされおり、図中太線で示している。
半導体基板１０の裏面は、図２（ｃ）に示すように、第３の領域２５とされている。
【００２７】
第１の欠陥情報は、欠陥検査装置１のうちＢＦ欠陥検査装置１１及びＤＦ欠陥検査装置１２を用いて認識された、半導体基板１０の有効チップ内領域２１における欠陥に関する情報（欠陥数及び欠陥の位置座標等）である。
【００２８】
第２の欠陥情報は、欠陥分布判定部３により有効チップ内領域に特異分布が存在すると判断された場合に、欠陥検査装置１のうちＤＦ欠陥検査装置１２を用いて認識された半導体基板の基板面の有効チップ内領域外における欠陥に関する情報（欠陥数及び欠陥の位置座標等）である。
本実施形態では、上記のように、基板面の有効チップ内領域外の領域を第１の領域２３、第２の領域２４及び第３の領域２５に峻別する。第２の欠陥情報は、これら第１、第２及び第３の領域２３，２４，２５についてそれぞれＤＦ欠陥検査装置１２を用いて認識された欠陥情報である。第１の領域２３に関する情報を欠陥情報Ａ、第２の領域２４に関する情報を欠陥情報Ｂ、第３の領域２５に関する情報を欠陥情報Ｃとする。
【００２９】
第３の欠陥情報は、比較部４により欠陥数が基準値より多いと判定された場合に、当該半導体基板の処理設備（各種エッチング装置、レジスト等のアッシング装置、ドーピング装置等）について検査用基板を用いて欠陥検査を行った結果に関する情報（欠陥数及び欠陥の位置座標等）である。検査用基板としては、例えば基板面に何も形成されていないベア状態の半導体基板を用いる。第３の欠陥情報は、有効チップ内領域２１及び第１〜第３の領域２３〜２５についてそれぞれ欠陥検査装置１を用いて認識された欠陥情報である。
【００３０】
欠陥分布判定部３は、第１の欠陥情報に基づいて、有効チップ内領域における局所的な欠陥分布である特異分布の発生の有無を判定する。欠陥分布判定部３による判定結果を表す信号は表示部５へ出力される。
具体的には、図示は省略するが、例えば半導体基板の有効チップ内領域を複数の領域に等分に細分割した各領域の欠陥の信号強度を把握し、各領域ごとにその信号強度と、予め設定されている閾値とを比較して、当該信号強度が当該閾値を超過しているか否かを判定する。閾値を超過した場合、その細分割領域に特異分布が存在すると判断する。
【００３１】
比較部４は、欠陥情報作成部２で作成された第２の欠陥情報における欠陥数を所定の基準値と比較し、欠陥数の基準値との多寡を判定する。ここでは、基準値を閾値として、第２の欠陥情報における全欠陥数と比較する構成を採る。この場合、第２の欠陥情報の全欠陥数と基準値とを比較する代わりに、例えば第１、第２及び第３の領域２３，２４，２５に関する欠陥情報Ａ，Ｂ，Ｃの各重要度を考慮して、欠陥情報Ａ，Ｂ，Ｃのうちの２つ以下の欠陥情報の欠陥数を採用したり、欠陥情報Ａ，Ｂ，Ｃの欠陥数について適宜重み付けをして全欠陥数を修正したりすることも考えられる。比較部４による比較結果（欠陥数の基準値との多寡）を表す信号は表示部５へ出力される。
【００３２】
記憶部６は、第１の欠陥情報、第２の欠陥情報及び第３の欠陥情報をそれぞれ分別して記憶する。記憶部６は、第１、第２及び第３の欠陥情報を記憶するＣＤ−ＲＯＭ、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等のような記録媒体６ａと、第１、第２及び第３の欠陥情報を入出力する入出力部６ｂとを備えて構成されている。
【００３３】
データベース７は、第１の欠陥情報、第２の欠陥情報及び第３の欠陥情報をそれぞれ分別し、例えば半導体基板のロットごとに付されたＩＤと共に格納する。このデータベースを活用することにより、データベース内のデータと当該半導体基板の第１、第２及び第３の欠陥情報とを比較検討することによって、より迅速且つ確実な欠陥管理が実現する。
【００３４】
（欠陥管理方法）
以下、上記のように構成された欠陥管理システムを用いた欠陥管理方法について説明する。
図３は、第１の実施形態による欠陥管理方法をステップ順に示すフローチャートである。
【００３５】
先ず、欠陥検査装置１のＢＦ欠陥検査装置１１及びＤＦ欠陥検査装置１２を用いて、被検査対象である半導体基板１０の基板面の有効チップ内領域２１における欠陥を検査する（ステップＳ１）。
続いて、欠陥情報作成部２は、有効チップ内領域２１における欠陥検査の結果に基づいて、第１の欠陥情報（有効チップ内領域２１内における欠陥数及び欠陥の位置座標等）を作成する（ステップＳ２）。第１の欠陥情報は記憶部６に記憶される。
【００３６】
続いて、欠陥分布判定部３は、記憶部６から読み出した第１の欠陥情報に基づいて、有効チップ内領域２１における欠陥の特異分布（局所的な欠陥分布）の有無を判断する（ステップＳ３）。
ステップＳ３において、特異分布が存在しないと判断された場合には、ステップＳ４へ進む。一方、特異分布が存在すると判断された場合には、ステップＳ５へ進む。
【００３７】
ステップＳ４では、欠陥検査装置１の外観検査部１３、例えばＳＥＭを用い、記憶部６から読み出した有効チップ内領域２１の第１の欠陥情報の位置座標データを用いて、有効チップ内領域２１の欠陥の詳細確認を行う。
第１の欠陥情報は、例えば半導体基板のロットごとに付されたＩＤと共にデータベース７に格納される（ステップＳ１３）。半導体基板はロットごとに、データベース７のデータと比較検討され、欠陥管理が行われる（ステップＳ１４）。
半導体基板１０は、その製造プロセスにおける次工程へ払い出される。
【００３８】
ステップＳ５では、欠陥検査装置１のＤＦ欠陥検査装置１２を用いて、被検査対象である半導体基板１０の基板面の第１の領域（表面における有効チップ内領域２１外の領域）２３及び第２の領域（ベベル部分の領域）２４における欠陥を検査する。
【００３９】
続いて、欠陥情報作成部２は、第１及び第２の領域２３，２４における欠陥検査の結果に基づいて、欠陥情報Ａ，Ｂをそれぞれ分別して作成する（ステップＳ６）。欠陥情報Ａ，Ｂは記憶部６に記憶される。
続いて、欠陥検査装置１の外観検査部１３、例えばＳＥＭを用い、記憶部６から読み出した第１及び第２の領域２３，２４の位置座標データを用いて、第１及び第２の領域２３，２４の欠陥の詳細確認を行う（ステップＳ７）。
【００４０】
続いて、欠陥検査装置１のＤＦ欠陥検査装置１２を用いて、被検査対象である半導体基板１０の基板面の第３の領域（裏面の領域）２５における欠陥を検査する（ステップＳ８）。
続いて、欠陥情報作成部２は、第３の領域２５における欠陥検査の結果に基づいて、欠陥情報Ｃを欠陥情報Ａ，Ｂと分別して作成する（ステップＳ９）。欠陥情報Ｃは記憶部６に記憶され、欠陥情報Ａ，Ｂ，Ｃから第２の欠陥情報が構成される。
【００４１】
続いて、比較部４は、欠陥情報作成部２で作成された欠陥情報Ａ，Ｂ，Ｃにおける欠陥数の総計を所定の基準値と比較し、欠陥数の基準値との多寡を判定する（ステップＳ１０）。ここで、欠陥情報Ａ，Ｂ，Ｃにおける欠陥数の総計を採用する代わりに、欠陥情報Ａ，Ｂ，Ｃのうちの２つ以下の欠陥情報の欠陥数を採用したり、欠陥情報Ａ，Ｂ，Ｃの欠陥数について適宜重み付けをして欠陥数の総計を修正したりすることも考えられる。
【００４２】
ステップＳ１０において、欠陥情報Ａ，Ｂ，Ｃ、即ち第２の欠陥情報における欠陥数の総計が基準値と同等又は基準値より少ない場合には、ステップＳ４へ進む。一方、第２の欠陥情報における欠陥数の総計が基準値よりも多い場合には、ステップＳ１１へ進む。
【００４３】
ステップＳ４では、欠陥検査装置１の外観検査部１３、例えばＳＥＭを用い、記憶部６から読み出した第１の欠陥情報及び第２の欠陥情報の位置座標データを用いて、有効チップ内領域２１、及び第１〜第３の領域２３〜２５の欠陥の詳細確認を行う。
第１及び第２の欠陥情報は、例えば半導体基板のロットごとに付されたＩＤと共にデータベース７に格納される（ステップＳ１３）。半導体基板はロットごとに、データベース７のデータと比較検討され、欠陥管理が行われる（ステップＳ１４）。
半導体基板１０は、その製造プロセスにおける次工程へ払い出される。
【００４４】
ステップＳ１１では、当該半導体基板の処理設備（各種エッチング装置、レジスト等のアッシング装置、ドーピング装置等）について検査用基板を用いて欠陥検査（例えば裏面）を行う。ここでは、検査用基板について、例えば、有効チップ内領域２１、第１、第２及び第３の領域２３，２４，２５の全てについて、欠陥検査装置１を用いて欠陥を検査する。
【００４５】
続いて、欠陥情報作成部２は、検査用基板について、有効チップ内領域２１及び第１〜第３の領域２３〜２５における欠陥検査の結果に基づいて、第３の欠陥情報を有効チップ内領域２１及び第１〜第３の領域２３〜２５ごとに分別して作成する（ステップＳ１２）。第３の欠陥情報は記憶部６に記憶される。
【００４６】
続いて、ステップＳ４において、欠陥検査装置１の外観検査部１３、例えばＳＥＭを用い、記憶部６から読み出した第３の欠陥情報の位置座標データを用いて、検査用基板の有効チップ内領域２１、及び第１〜第３の領域２３〜２５の欠陥の詳細確認を行う。
第１、第２及び第３の欠陥情報は、例えば半導体基板のロットごとに付されたＩＤと共にデータベース７に格納される（ステップＳ１３）。半導体基板はロットごとに、データベース７のデータと比較検討され、欠陥管理が行われる（ステップＳ１４）。
半導体基板１０は、その製造プロセスにおける次工程へ払い出される。
【００４７】
以上説明したように、本実施形態によれば、半導体基板１０上に発生する欠陥を可及的に迅速且つ正確に把握し、インプロセス内における欠陥の発生源や発生原因を確実に特定して、歩留まり良く信頼性の高い製品作製が実現する。
【００４８】
［第２の実施形態］
続いて、第２の実施形態について説明する。
図４は、第２の実施形態による欠陥管理システムの概略構成を示す模式図である。
本実施形態の欠陥管理システムは、図１に示した第１の実施形態の欠陥管理システムの構成に加えて、テンプレート格納部３１及び特定部位欠陥判定部３２を備えている。
【００４９】
テンプレート格納部３１は、複数の欠陥テンプレートが格納されている。各欠陥テンプレートには、基板ステージのリフトピンが当接する位置又は基板を把持するフォークが当接する位置等が特定部位として規定されており、基板処理システムの基板ステージ及び基板搬送装置等に応じて、適切な欠陥テンプレートが選択される。テンプレート格納部３１は、各種の欠陥テンプレートの情報を記憶するＣＤ−ＲＯＭ、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等のような記録媒体３１ａと、各種の欠陥テンプレートの情報を入出力する入出力部３１ｂとを備えて構成されている。
【００５０】
欠陥テンプレートの一例を図５及び図６に示す。図５は基板ステージのリフトピンに対応した欠陥テンプレートを、図６は基板搬送装置の基板を把持するフォークに対応した欠陥テンプレートをそれぞれ示している。
基板ステージのリフトピンの設置位置等に応じて、例えば図５（ａ），（ｂ），（ｃ）のように、リフトピンの半導体基板との当接部位を特定部位４０ａとして規定された欠陥テンプレート４１，４２，４３が用意される。
基板を把持するフォークの形状等に応じて、例えば図６（ａ）のように、フォーク３３が半導体基板１０を把持する場合を考える。フォーク３３の半導体基板１０との当接部位のうちの一方に欠陥多発部４５が見られるとする。このとき、例えば図６（ｂ）のように、欠陥多発部４５を含む領域を特定部位４０ｂとして規定された欠陥テンプレート４４が用意される。
【００５１】
特定部位欠陥判定部３２は、欠陥検査装置１による欠陥テンプレートを用いた特定部位のみの欠陥検査結果に基づいて、特定部位における欠陥の異常発生の有無を判定する。特定部位欠陥判定部３２からの出力等は、表示部５に適宜画面表示される。
詳細には、先ず欠陥検査装置１により、欠陥テンプレートが例えば欠陥テンプレート４１，４２，４３のいずれかである場合には、特定部位４０ａ内（リフトピンの直径の円内）の欠陥検査を行う。欠陥テンプレートが例えば欠陥テンプレート４４である場合には、特定部位４０ｂ内（フォーク３３の半導体基板１０との当接部位を含む直径の円内）の欠陥検査を行う。特定部位４０ａ，４０ｂ内では、例えば最大５０個の欠陥を検査対象とする。特定部位欠陥判定部３２は、５０個を最大値として、特定部位４０ａ，４０ｂ内に欠陥が所定数、例えば１個以上検出されたならば、欠陥が異常発生したものと判定する。この場合、欠陥の異常発生は、選択された欠陥テンプレートの特定部位に対応して発生したものと認定される。
【００５２】
（欠陥管理方法）
以下、上記のように構成された欠陥管理システムを用いた欠陥管理方法について説明する。
図７は、第２の実施形態による欠陥管理方法をステップ順に示すフローチャートである。
本実施形態では、第１の実施形態による図３のステップＳ１〜Ｓ１４に加えて、ステップＳ２１〜Ｓ２６を適宜実行する。図３と同様の欠陥管理を行うステップＳ３〜Ｓ１３をステップ群ＳＧ１、欠陥テンプレートを用いた特定領域のみの欠陥を判定して欠陥管理を行うステップＳ２２〜Ｓ２６をステップ群ＳＧ２とする。
【００５３】
先ず、第１の実施形態と同様に、ステップＳ１，Ｓ２を順次実行する。
続いて、ステップＳ２で得られた第１の欠陥情報に基づいて、プロセスＰ１，Ｐ２，Ｐ３のいずれかを選択する（ステップＳ２１）。プロセスＰ１では、図３と同様にステップ群ＳＧ１を実行する。プロセスＰ２では、ステップ群ＳＧ２を実行する。プロセスＰ３では、ステップ群ＳＧ１，ＳＧ２を並行して共に、又は順次に実行する。以下、プロセスＰ２を選択した場合について説明する。
【００５４】
プロセスＰ２を選択した場合には、先ず、テンプレート格納部３１から基板処理システムの基板ステージ及び基板搬送装置等に応じた欠陥テンプレートが選択される（ステップＳ２２）。欠陥テンプレートには、例えば図５（ａ）〜（ｃ）に示したような基板ステージのリフトピンの位置座標に対応した欠陥テンプレート４１〜４３、又は図６に示したような基板を把持するフォークの当接部位の位置座標及びフォークの形状等に対応した欠陥テンプレート４４等がある。
【００５５】
続いて、欠陥検査装置１を用いて、欠陥テンプレートの特定部位のみの欠陥検査を行う（ステップＳ２３）。
ステップＳ２３では、欠陥テンプレートが例えば図５（ａ）〜（ｃ）に示した欠陥テンプレート４１，４２，４３のいずれかである場合には、特定部位４０ａ内の欠陥検査を行う。欠陥テンプレートが例えば図６に示した欠陥テンプレート４４である場合には、特定部位４０ｂ内の欠陥検査を行う。
【００５６】
続いて、特定部位欠陥判定部３２は、欠陥テンプレートを用いた特定部位のみの欠陥検査結果に基づいて、特定部位における欠陥の異常発生の有無を判定する（ステップＳ２４）。特定部位は、欠陥テンプレートに応じた有効チップ内領域、第１の領域、第２の領域及び第３の領域における局所的な所定部位である。
【００５７】
ステップＳ２４では、例えば図５又は図６のように、特定部位４０ａ，４０ｂ内で例えば最大５０個の欠陥を検査対象とし、特定部位４０ａ，４０ｂ内に欠陥が所定数、例えば１個以上検出されたならば、欠陥が異常発生したものと判定する。この場合、欠陥の異常発生は、選択された欠陥テンプレートの特定部位に対応して発生したものと認定される。なお、特定部位４０ａ，４０ｂ内に欠陥が発見されない場合には、特定部位４０ａ，４０ｂの直径を適宜に大きく（例えば２倍、４倍、８倍・・・）設定する。
ステップＳ２４において、欠陥の異常発生があると判定された場合にはステップＳ２５へ進む。欠陥の異常発生がないと判定された場合には、第１の実施形態と同様に、ステップＳ１４の欠陥管理が行われ、半導体基板１０は、その製造プロセスにおける次工程へ払い出される。
【００５８】
ステップＳ２５では、当該半導体基板の処理設備（該当するリフトピンを有する基板ステージ等を備えた各種処理装置等を備えた設備）に対して、欠陥の異常発生を伝達する。ここで、欠陥の異常発生の検出に用いた欠陥テンプレートに対応して、図２に示した有効チップ内領域２１、第１、第２及び第３の領域２３，２４，２５について、欠陥検査装置１を用いて適宜に欠陥を検査するようにしても良い。
【００５９】
そして、ステップＳ１３と同様に、判定された欠陥の異常発生の情報は、例えば半導体基板のロットごとに付されたＩＤと共にデータベース７に格納される（ステップＳ２６）。ステップＳ１４において、半導体基板はロットごとに、データベース７のデータと比較検討され、欠陥管理が行われる。
【００６０】
以上説明したように、本実施形態によれば、ステップ群ＳＧ１，ＳＧ２の双方、或いは一方を選択的に適宜実行することにより、半導体基板１０上に発生する欠陥を可及的に迅速且つ正確に把握することができる。欠陥の迅速且つ正確な把握により、インプロセス内における欠陥の発生源や発生原因を確実に特定することができ、歩留まり良く信頼性の高い製品作製が実現する。
【００６１】
［変形例］
以下、第２の実施形態の変形例について説明する。
図８は、第２の実施形態の変形例による欠陥管理システムの概略構成を示す模式図である。図９は、第２の実施形態の変形例による欠陥管理方法をステップ順に示すフローチャートである。
【００６２】
本例の欠陥管理システムは、図４と同様の欠陥検査装置１、欠陥情報作成部２、表示部５、データベース７、テンプレート格納部３１、及び特定部位欠陥判定部３２を備えている。
本例では、上記のように構成された欠陥管理システムを用いた欠陥管理方法として、主にステップ群ＳＧ２に特化した各ステップを実行する。詳細には、ステップＳ１，Ｓ２を順次実行した後、ステップ群ＳＧ２のステップＳ２２を除くステップＳ２３〜Ｓ２６と、ステップＳ１４を、第２の実施形態で説明したように適宜実行する。
【００６３】
以上説明したように、本例によれば、半導体基板１０上に発生する欠陥について、欠陥テンプレートを用いて予め欠陥発生箇所を絞り込むことにより、可及的に迅速且つ正確に欠陥を把握することができる。欠陥の迅速且つ正確な把握により、インプロセス内における欠陥の発生源や発生原因を確実に特定することができ、歩留まり良く信頼性の高い製品作製が実現する。
【００６４】
（他の実施形態）
上述した第１及び第２の実施形態による欠陥管理システムを構成する各構成要素（ここでは、欠陥情報作成部２、欠陥分布判定部３、比較部４及び特定部位欠陥判定部３２）等の機能は、コンピュータのＲＡＭやＲＯＭなどに記憶されたプログラムが動作することによって実現できる。同様に、基板検査方法の各ステップ（図３のステップＳ１〜Ｓ１４、及び図７のステップＳ１〜Ｓ１４，Ｓ２１〜Ｓ２６、図９のステップＳ１，Ｓ２，Ｓ１４，Ｓ２１〜Ｓ２６等）は、コンピュータのＲＡＭやＲＯＭなどに記憶されたプログラムが動作することによって実現できる。このプログラム及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本件の態様に含まれる。
【００６５】
具体的に、前記プログラムは、例えばＣＤ−ＲＯＭのような記録媒体に記録し、或いは各種伝送媒体を介し、コンピュータに提供される。前記プログラムを記録する記録媒体としては、ＣＤ−ＲＯＭ以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。他方、前記プログラムの伝送媒体としては、プログラム情報を搬送波として伝搬させて供給するためのコンピュータネットワークシステムにおける通信媒体を用いることができる。ここで、コンピュータネットワークとは、ＬＡＮ、インターネットの等のＷＡＮ、無線通信ネットワーク等であり、通信媒体とは、光ファイバ等の有線回線や無線回線等である。
【００６６】
また、本件の態様に含まれるプログラムとしては、供給されたプログラムをコンピュータが実行することにより上述の実施形態の機能が実現されるようなもののみではない。例えば、そのプログラムがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）或いは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合にも、かかるプログラムは本発明に含まれる。また、供給されたプログラムの処理の全て或いは一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて上述の実施形態の機能が実現される場合にも、かかるプログラムは本件の態様に含まれる。
【００６７】
例えば、図１０は、パーソナルユーザ端末装置の内部構成を示す模式図である。この図１０において、１２００はＣＰＵ１２０１を備えたパーソナルコンピュータ（ＰＣ）である。ＰＣ１２００は、ＲＯＭ１２０２またはハードディスク（ＨＤ）１２１１に記憶された、又はフレキシブルディスクドライブ（ＦＤ）１２１２より供給されるデバイス制御ソフトウェアを実行する。このＰＣ１２００は、システムバス１２０４に接続される各デバイスを総括的に制御する。
【００６８】
ＰＣ１２００のＣＰＵ１２０１、ＲＯＭ１２０２またはハードディスク（ＨＤ）１２１１に記憶されたプログラムにより、第１の実施形態の図３のステップＳ１〜Ｓ１４、第２の実施形態の図７のステップＳ１〜Ｓ１４，Ｓ２１〜Ｓ２６、変形例の図９のステップＳ１，Ｓ２，Ｓ１４，Ｓ２１〜Ｓ２６の手順等が実現される。
【００６９】
１２０３はＲＡＭであり、ＣＰＵ１２０１の主メモリ、ワークエリア等として機能する。１２０５はキーボードコントローラ（ＫＢＣ）であり、キーボード（ＫＢ）１２０９や不図示のデバイス等からの指示入力を制御する。
【００７０】
１２０６はＣＲＴコントローラ（ＣＲＴＣ）であり、ＣＲＴディスプレイ（ＣＲＴ）１２１０の表示を制御する。１２０７はディスクコントローラ（ＤＫＣ）である。ＤＫＣ１２０７は、ブートプログラム、複数のアプリケーション、編集ファイル、ユーザファイルそしてネットワーク管理プログラム等を記憶するハードディスク（ＨＤ）１２１１、及びフレキシブルディスク（ＦＤ）１２１２とのアクセスを制御する。ここで、ブートプログラムとは、起動プログラム、即ちパソコンのハードやソフトの実行（動作）を開始するプログラムである。
【００７１】
１２０８はネットワーク・インターフェースカード（ＮＩＣ）で、ＬＡＮ１２２０を介して、ネットワークプリンタ、他のネットワーク機器、或いは他のＰＣと双方向のデータのやり取りを行う。
【実施例】
【００７２】
以下、第１の実施形態の欠陥管理システムを用いた諸実施例について説明する。
（実施例１）
本実施例では、半導体基板の素子分離を行う際、ここではＳＴＩ（Shallow Trench Isolation）法により素子分離構造を形成する際において、ドライエッチングにより半導体基板の素子分離領域に分離溝を形成する場合に発生する欠陥を検査した。
図１１は、実施例１において、本実施形態で説明した欠陥管理方法を実行した際の欠陥検査結果を示す図であり、図１２は図１１に対応した半導体基板の様子を示す模式図である。
【００７３】
図１２において、（１）は、ドライエッチングの後にレジストをアッシング処理で除去した際の半導体基板の表面の様子を示す。（２）は、ウェットエッチングによる基板洗浄（１回目）を施した際の半導体基板の表面の様子を示す。（３）は、２回目のウェットエッチングによる基板洗浄（１回目）を施す前の半導体基板の表面の様子を示す。（４）は、ウェットエッチングによる基板洗浄（２回目）を施した際の半導体基板の表面の様子を示す。
【００７４】
図１２の（４）に示すように、２回目のウェットエッチング後における、本実施形態で説明した欠陥管理方法において、半導体基板の有効チップ内領域に欠陥の特異分布（破線の楕円内に示す。）が確認された（ステップＳ１〜Ｓ３）。この有効チップ内領域の特異分布では、ＳＥＭにより欠陥（異物の付着）が確認された。この特異分布の確認に次いで、半導体基板のベベル部分について、図１２の（５）のような欠陥（針状の固まり：第２の欠陥）が確認された。これらの針針状の固まりをＳＩＭＳ分析したところ、図１２の（６）のようにＳｉからなるものであることが確認された（ステップＳ５〜Ｓ１４）。
【００７５】
この場合、有効チップ内領域の特異分布の欠陥は、２回目のウェットエッチング時において、その前に基板表面に付着していた異物等がマスクとなって基板表面がエッチングされたものが残渣となり、これらが有効チップ内領域に再付着したものと推察される。
【００７６】
（実施例２）
本実施例では、半導体基板上に例えばＭＯＳトランジスタを作製する際において、所定の中間層（層間絶縁膜等）の形成時において発生する欠陥を検査した。
図１３は、実施例２において、本実施形態で説明した欠陥管理方法を実行した際の欠陥検査結果を示す図であり、図１４は図１３に対応した半導体基板の様子を示す模式図である。
【００７７】
図１４において、半導体基板の有効チップ内領域に欠陥の特異分布（図１４の（１）で半導体基板の斜め左下部分）が確認された（ステップＳ１〜Ｓ３）。この特異分布の確認に次いで、基板表面の有効チップ内領域外の領域で欠陥（第２の欠陥）が確認された。この欠陥は、図１４の（２）のように、異常放電に起因して発生した放電痕であることが確認された（ステップＳ５〜Ｓ１４）。
【００７８】
この場合、当該異常放電は、半導体基板を保持する部分の静電チャックの電源を修理・改良することにより改善された。
【００７９】
以下、本件の諸態様について、付記としてまとめて記載する。
【００８０】
（付記１）製品部分を有する基板上の欠陥を検査する欠陥検査装置と、
前記欠陥検査装置により認識された前記欠陥に関する欠陥情報を作成する欠陥情報作成部と、
前記製品部分の領域内における前記欠陥の分布の有無を判定する欠陥分布判定部と
を含み、
前記欠陥情報作成部は、前記欠陥検査装置により認識された前記製品部分の領域における前記欠陥に関する第１の欠陥情報と、前記欠陥分布判定部により前記分布が存在すると判断された場合に、前記製品部分外の領域における前記欠陥に関する第２の欠陥情報とを作成することを特徴とする欠陥管理システム。
【００８１】
（付記２）前記欠陥分布判定部は、前記分布として前記製品部分内における局所的な前記欠陥の分布の有無を判定することを特徴とする付記１に記載の欠陥管理システム。
【００８２】
（付記３）前記欠陥検査装置により検査される前記製品部分外の領域は、前記基板の表面における製品部分外の第１の領域、前記基板の端面である第２の領域及び前記基板の裏面である第３の領域からなり、
前記欠陥情報作成部は、前記第２の欠陥情報として、前記第１の領域、前記第２の領域及び前記第３の領域についてそれぞれ分別して作成することを特徴とする付記１又は２に記載の欠陥管理システム。
【００８３】
（付記４）前記第２の欠陥情報における欠陥数の基準値との多寡を判定する比較部を更に含むことを特徴とする付記１〜３のいずれか１項に記載の欠陥管理システム。
【００８４】
（付記５）前記欠陥情報作成部は、前記第２の欠陥情報における欠陥数が前記基準値より多い場合に、前記基板の処理設備の検査用基板を用いた検査結果に関する第３の欠陥情報を作成することを特徴とする付記４に記載の欠陥管理システム。
【００８５】
（付記６）前記第１の欠陥情報、前記第２の欠陥情報及び前記第３の欠陥情報を分別して格納するデータベースを更に含むことを特徴とする付記５に記載の欠陥管理システム。
【００８６】
（付記７）予め前記欠陥の発生が予測される特定部位が規定された欠陥テンプレートを格納するテンプレート格納部と、
前記欠陥検査装置による、前記欠陥テンプレートに規定された前記特定部位のみの前記欠陥の検査結果に基づいて、前記特定部位における前記欠陥の異常発生の有無を判定する特定部位欠陥判定部と
を更に含むことを特徴とする付記１〜６のいずれか１項に記載の欠陥管理システム。
【００８７】
（付記８）基板上の製品部分の領域における欠陥を検査するステップと、
認識された前記製品部分の領域における前記欠陥に関する第１の欠陥情報を作成するステップと、
前記第１の欠陥情報に基づいて、前記製品部分の領域内における前記欠陥の分布の有無を判断するステップと、
前記分布が存在すると認定された場合に、前記製品部分外の領域における前記欠陥を検査するステップと、
認識された前記製品部分外の領域における前記欠陥に関する第２の欠陥情報を作成するステップと
を含むことを特徴とする欠陥管理方法。
【００８８】
（付記９）基板上の製品部分の領域における欠陥を検査する第１のステップと、
認識された前記製品部分の領域における前記欠陥に関する第１の欠陥情報を作成する第２のステップと、
前記第１の欠陥情報に基づいて、前記製品部分の領域内における前記欠陥の分布の有無を判断するステップと、前記分布が存在すると認定された場合に、前記製品部分外の領域における前記欠陥を検査するステップと、認識された前記製品部分外の領域における前記欠陥に関する第２の欠陥情報を作成するステップとを含む第１のステップ群と、
前記第１の欠陥情報に基づいて、予め前記欠陥の発生が予測される特定部位が規定された欠陥テンプレートを用いて、前記特定部位のみについて前記欠陥を検査するステップと、前記特定部位のみの前記欠陥の検査結果に基づいて、前記特定部位における前記欠陥の異常発生の有無を判定するステップとを含む第２のステップ群と
を含み、
前記第２のステップの後、前記第１のステップ群及び前記第２のステップ群のうちの少なくとも一方のステップ群の前記各ステップを実行することを特徴とする欠陥管理方法。
【００８９】
（付記１０）前記分布として、前記製品部分内における局所的な前記欠陥の分布の有無を判定することを特徴とする付記８又は９に記載の欠陥管理方法。
【００９０】
（付記１１）前記欠陥検査装置により検査される前記製品部分外の領域は、前記基板の表面における製品部分外の第１の領域、前記基板の端面である第２の領域及び前記基板の裏面である第３の領域からなり、
前記第２の欠陥情報として、前記第１の領域、前記第２の領域及び前記第３の領域についてそれぞれ分別して作成することを特徴とする付記８〜１０のいずれか１項に記載の欠陥管理方法。
【００９１】
（付記１２）前記第２の欠陥情報における欠陥数の基準値との多寡を判定するステップを更に含み、
前記第２の欠陥情報における欠陥数が前記基準値より多い場合に、前記基板の処理設備の検査用基板を用いた検査結果に関する第３の欠陥情報を作成するステップを更に含むことを特徴とする請求項８〜１１のいずれかに記載の欠陥管理方法。
【図面の簡単な説明】
【００９２】
【図１】第１の実施形態による欠陥管理システムの概略構成を示す模式図である。
【図２】半導体基板の基板面における各領域の定義を説明するための模式図である。
【図３】第１の実施形態による欠陥管理方法をステップ順に示すフローチャートである。
【図４】第２の実施形態による欠陥管理システムの概略構成を示す模式図である。
【図５】欠陥テンプレートの一例を示す模式図である。
【図６】欠陥テンプレートの一例を示す模式図である。
【図７】第２の実施形態による欠陥管理方法をステップ順に示すフローチャートである。
【図８】第２の実施形態の変形例による欠陥管理システムの概略構成を示す模式図である。
【図９】第２の実施形態の変形例による欠陥管理方法をステップ順に示すフローチャートである。
【図１０】パーソナルユーザ端末装置の内部構成を示す模式図である。
【図１１】実施例１において、本実施形態で説明した欠陥管理方法を実行した際の欠陥検査結果を示す図である。
【図１２】図１１に対応した半導体基板の様子を示す模式図である。
【図１３】実施例２において、本実施形態で説明した欠陥管理方法を実行した際の欠陥検査結果を示す図である。
【図１４】図１３に対応した半導体基板の様子を示す模式図である。
【符号の説明】
【００９３】
１  欠陥検査装置
２  欠陥情報作成部
３  欠陥分布判定部
４  比較部
５  表示部
６  記憶部
６ａ，３１ａ  記録媒体
６ｂ，３１ｂ  入出力部
７  データベース
１０  半導体基板
１１  ＢＦ欠陥検査装置
１２  ＤＦ欠陥検査装置
１３  外観検査部
２１  有効チップ内領域
２２  スクライブ領域
２３  第１の領域
２４  第２の領域
２５  第３の領域
３１  テンプレート格納部
３２  特定部位欠陥判定部
３３  フォーク
４０ａ，４０ｂ  特定部位
４１，４２，４３，４４  欠陥テンプレート
【図１】
2009218570.tif 000003
【図２】
2009218570.tif 000004
【図３】
2009218570.tif 000005
【図４】
2009218570.tif 000006
【図５】
2009218570.tif 000007
【図６】
2009218570.tif 000008
【図７】
2009218570.tif 000009
【図８】
2009218570.tif 000010
【図９】
2009218570.tif 000011
【図１０】
2009218570.tif 000012
【図１１】
2009218570.tif 000013
【図１２】
2009218570.tif 000014
【図１３】
2009218570.tif 000015
【図１４】
2009218570.tif 000016