(57)【要約】【課題】直列接続回路において、磁気結合手段によってスイッチングタイミングが調整されているにもかかわらず、ターンオン時に於て電圧アンバランスが発生する恐れがある。【解決手段】直列接続した各半導体スイッチング素子のゲート信号タイミングのズレは磁気結合手段で抑制し、テイル電流特性などの素子特性の違いに起因する電圧アンバランスはターンオン時の素子電圧に基づいて入力容量の充電時間を調整する手段を付加することにより抑制する。【選択図】図１
2009124781.tif 000002
【特許請求の範囲】
【請求項１】
電力変換装置の各アームに複数個直列接続された電圧駆動型半導体素子のスイッチングタイミングを調整するために、各電圧駆動型半導体素子のゲート線を互いに磁気結合手段で結合したゲート駆動装置において、電圧駆動型半導体素子のオフ時に印加されるコレクタ−エミッタ間電圧を検出する手段と、前記検出手段で検出した電圧値に応じたゲート−エミッタ間の等価的な入力容量（等価入力容量）を予め記録された素子特性データに基づいて算出する手段と、前記算出手段で算出した等価入力容量への充電時間を予め設定した時間に調整する手段とを備えたことを特徴とする電圧駆動型半導体素子のゲート駆動装置。
【請求項２】
算出した等価入力容量への充電時間を予め設定した時間に調整する手段として、電圧駆動型半導体素子のゲート−エミッタ間に接続したインピーダンス可変回路と、前記回路のインピーダンス値を計算及び選定するインピーダンス値選定回路を含む構成を特徴とする請求項１に記載の電圧駆動型半導体素子のゲート駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数個直列接続された電圧駆動型半導体素子用のゲート駆動回路に関する。
【背景技術】
【０００２】
図８に、各アームに電圧駆動型半導体素子を複数個直列接続したモータ駆動用電力変換装置の回路構成図を示す。図８において、２３は三相交流電源、２４は整流回路、２５は平滑用コンデンサ、２６〜３１は複数個直列接続された電圧駆動型半導体素子、ゲート駆動回路などで構成したスイッチングアーム、３２はモータ負荷である。
【０００３】
図８において、複数個直列接続された電圧駆動型半導体素子のスイッチングタイミングがばらついた場合、素子電圧分担が不平衡（電圧アンバランス）となり、最悪の場合には、過電圧が印加された電圧駆動型半導体素子が破壊に至る恐れがある。
【０００４】
この電圧アンバランスを抑制する技術として、特許文献１に開示されているように、各電圧駆動型半導体素子のゲート線を互いに磁気結合手段（コア）により磁気結合することで、スイッチングタイミングを調整する方法がある。図４に、上述の方法を適用した従来回路例（ゲート駆動装置の主要部分）を示す。
【０００５】
図４は、電圧駆動型半導体素子としてＩＧＢＴを適用し、ＩＧＢＴを２直列に接続した場合の例である。図４において、１，２はダイオードが逆並列に接続されたＩＧＢＴ、３はＩＧＢＴ（Ｑ１）のゲート駆動回路、４はＩＧＢＴ（Ｑ２）のゲート駆動回路、５は磁気結合手段（コア）、６，１２はＩＧＢＴをターンオンさせるためのスイッチ素子（ここでは、ＭＯＳＦＥＴ）、７，１３はＩＧＢＴをターンオフさせるためのスイッチ素子（ここでは、ＭＯＳＦＥＴ）、８，１４はゲートオン抵抗、９，１５はゲートオフ抵抗、１０，１１，１６，１７はゲート電源用平滑コンデンサである。
【０００６】
図４に示すように、ＩＧＢＴ１，２には、平滑コンデンサ、ゲートオン抵抗、ゲートオフ抵抗、ＭＯＳＦＥＴで構成されたゲート駆動回路３，４がそれぞれ接続され、互いのゲート線が磁気結合手段５により結合されている。
【０００７】
従来回路のターンオン時の動作について、図４及び図５に基づいて説明する。図４は回路構成図、図５は動作波形である。図４において、ＩＧＢＴ（Ｑ２）のターンオン信号が、ＩＧＢＴ（Ｑ１）よりも早く入力された場合、ＭＯＳＦＥＴ１２がOFF→ONに切り替わり、平滑コンデンサ１６→ゲートオン抵抗１４→ＭＯＳＦＥＴ１２→磁気結合手段５→ＩＧＢＴ（Ｑ２）のゲート→ＩＧＢＴ（Ｑ２）のエミッタ→平滑コンデンサ１６の経路でＩＧＢＴ（Ｑ２）のゲート電流Ig(Q2)が流れる。
【０００８】
磁気結合手段５の一次巻線にゲート電流Ig(Q2)が流れると、磁気結合手段５の二次巻線にもゲート電流Ig(Q1)が、磁気結合手段５→ＩＧＢＴ（Ｑ１）のゲート→ＩＧＢＴ（Ｑ１）のエミッタ→平滑コンデンサ１１→ゲートオフ抵抗９→ＭＯＳＦＥＴ７→磁気結合手段５の経路で流れるため、ＩＧＢＴ（Ｑ１）のゲート電圧VGE(Q1)とＩＧＢＴ（Ｑ２）のゲート電圧VGE(Q2)が同時に上昇し、ターンオン動作を開始する。
【０００９】
この結果、ＩＧＢＴ（Ｑ１）とＩＧＢＴ（Ｑ２）のターンオンタイミングが一致するため、図４に示すように、ターンオン時の素子電圧アンバランスを抑制することができる。また、磁気結合手段がない場合は、ターンオン時の素子電圧VCE(Q1)とVCE(Q2)がばらついているのに対し、磁気結合手段を用いた場合には、ターンオン時の素子電圧VCE(Q1)とVCE(Q2)が一致していることがわかる。
【００１０】
従来回路のターンオフ時の動作について、図４及び図６に基づいて説明する。図４は回路構成図、図６は動作波形である。図４において、ＩＧＢＴ（Ｑ２）のターンオフ信号が、ＩＧＢＴ（Ｑ１）よりも早く入力された場合、ＭＯＳＦＥＴ１３がOFF→ONに切り替わり、平滑コンデンサ１７→ＩＧＢＴ（Ｑ２）のエミッタ→ＩＧＢＴ（Ｑ２）のゲート→磁気結合手段５→ＭＯＳＦＥＴ１３→ゲートオフ抵抗１５→平滑コンデンサ１７の経路でＩＧＢＴ（Ｑ２）のゲート電流Ig(Q2)が流れる。磁気結合手段５の一次巻線にゲート電流Ig(Q2)が流れると、磁気結合手段５の二次巻線にもゲート電流Ig(Q1)が、磁気結合手段５→ＭＯＳＦＥＴ６→ゲートオン抵抗８→平滑コンデンサ１０→ＩＧＢＴ（Ｑ１）のエミッタ→ＩＧＢＴ（Ｑ１）のゲート→磁気結合手段５の経路で流れるため、ＩＧＢＴ（Ｑ１）のゲート電圧VGE(Q1)とＩＧＢＴ（Ｑ２）のゲート電圧VGE(Q2)が同時に下降し、ターンオフ動作を開始する。
【００１１】
この結果、ＩＧＢＴ（Ｑ１）とＩＧＢＴ（Ｑ２）のターンオフタイミングが一致するため、図６に示すように、ターンオフ時の素子電圧アンバランスを抑制することができる。また、磁気結合手段がない場合は、ターンオフ時の素子電圧VCE(Q1)とVCE(Q2)がばらついているのに対し、磁気結合手段を用いた場合には、ターンオフ時の素子電圧VCE(Q1)とVCE(Q2)が一致していることがわかる。
【特許文献１】特開２００２−２０４５７８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述のように、スイッチングタイミングを磁気結合手段で調整して、スイッチング時の電圧アンバランスを抑制することが可能であるが、各電圧駆動型半導体素子のターンオフ時のテイル電流（図９参照）にばらつきがある場合には、磁気結合手段によってスイッチングタイミングが調整されているにもかかわらず、ターンオン時に於て電圧アンバランスが発生する恐れがある。
【００１３】
ターンオフ時のテイル電流にばらつきがある場合のターンオン動作について、図７に基づいて説明する。図７において、ターンオフ時のテイル電流がばらついていると、その影響でターンオフ動作後（定常動作時）にＩＧＢＴ（Ｑ１）とＩＧＢＴ（Ｑ２）のコレクタ−エミッタ間電圧にアンバランスが生じるため、次のターンオンのタイミングによっては、電圧がアンバランスした状態でターンオン動作を開始する可能性がある。
【００１４】
ここで、各電圧駆動型半導体素子のゲート・エミッタ間の等価的な入力容量（等価入力容量：Cies'）は、図１０に示すように、帰還容量(Cres)と出力容量(Coes)の直列回路と、ゲート−エミッタ間入力容量(Cies)との並列回路となる。また、電圧駆動型半導体素子の一般的な容量特性は図１１のようになる。ターンオン動作開始時の電圧が、VCE(Q1)＝Ed-α、VCE(Q2)＝Ed+α（ここで、Edは直流電圧を示す）であったとすると、オフ状態でのコレクタ−エミッタ間電圧（VCE）の低い素子(Q1)の等価入力容量が、電圧の高い素子（Q2）の等価入力容量より大きくなる。
【００１５】
その結果、Cies'(Q1)＞Cies'(Q2)となり、等価入力容量Cies'への充電時間tgは、tg(Q1)＞tg(Q2)となる。このことから、磁気結合手段によってゲート信号タイミングが一致していても、各電圧駆動型半導体素子のゲート充電時間が異なるため、ターンオン時に電圧アンバランスが発生し、場合によっては、過大な跳ね上がり電圧Vp(on)が印加されて、電圧駆動型半導体素子が破壊してしまう恐れがある。
【課題を解決するための手段】
【００１６】
上述の課題を解決するために、第1の発明においては、電力変換装置の各アームに複数個直列接続された電圧駆動型半導体素子のスイッチングタイミングを調整するために、各電圧駆動型半導体素子のゲート線を互いに磁気結合手段で結合したゲート駆動装置において、電圧駆動型半導体素子のオフ時に印加されるコレクタ−エミッタ間電圧を検出する手段と、前記検出手段で検出した電圧値に応じたゲート−エミッタ間の等価的な入力容量（等価入力容量）を予め記録された素子特性データに基づいて算出する手段と、前記算出手段で算出した等価入力容量への充電時間を予め設定した時間に調整する手段とを備える。
【００１７】
第２の発明においては、算出した等価入力容量への充電時間を予め設定した時間に調整する手段として、電圧駆動型半導体素子のゲート−エミッタ間に接続したインピーダンス可変回路と、前記回路のインピーダンス値を計算及び選定するインピーダンス値選定回路を含むことを特徴とする。
【００１８】
第３の発明においては、算出した等価入力容量への充電時間を予め設定した時間に調整する手段として、電圧駆動型半導体素子のゲート−エミッタ間に接続したトランジスタと抵抗の直列回路と、前記回路へのゲート電流補正電圧を出力するゲート電流算出回路を含むことを特徴とする。
【発明の効果】
【００１９】
本発明によれば、複数個直列接続された電圧駆動型半導体素子のスイッチングタイミングを調整するために、各電圧駆動型半導体素子のゲート線を互いに磁気結合回路で接続したゲート駆動装置において、コレクタ−エミッタ間電圧の検出回路と、検出した電圧値に応じたゲート−エミッタ間の等価的な入力容量（等価入力容量）を予め記録された素子特性データに基づいて算出する入力容量算出回路と、算出した等価入力容量への充電時間を設定した時間に調整する回路を備えることによって、電圧駆動型半導体素子のテイル電流特性ばらつきなどの影響で、直列接続された各電圧駆動型半導体素子のターンオン動作開始時のコレクタ−エミッタ間電圧が異なっている場合においても、ターンオン時の電圧アンバランスを抑制することができる。
【発明を実施するための最良の形態】
【００２０】
本発明の要点は、直列接続した各半導体スイッチング素子のゲート信号タイミングのズレは磁気結合手段で抑制し、テイル電流特性などの素子特性の違いに起因する電圧アンバランスはターンオン時の素子電圧に基づいて入力容量の充電時間を調整する手段を付加することにより抑制することである。
【実施例１】
【００２１】
図１に本発明の実施例を示す。図１は、電圧駆動型半導体素子としてＩＧＢＴを適用し、２直列に接続した場合の例である。図４の従来例と同様な機能を有するものには、同様な記号を付けている。図１において、１，２はダイオードが逆並列に接続されたＩＧＢＴ、３はＩＧＢＴ（Ｑ１）のゲート駆動回路、４はＩＧＢＴ（Ｑ２）のゲート駆動回路、５は磁気結合手段（コア）、６はＩＧＢＴをターンオンさせるためのスイッチ素子（ここでは、ＭＯＳＦＥＴ）、７はＩＧＢＴをターンオフさせるためのスイッチ素子（ここでは、ＭＯＳＦＥＴ）、８はゲートオン抵抗、９はゲートオフ抵抗、１０，１１はゲート電源用平滑コンデンサ、１８は電圧検出回路、１９は入力容量算出回路、２０は素子特性データ回路、２１はゲート抵抗値選定回路、２２は抵抗切替回路である。
【００２２】
図１より、ＩＧＢＴ（Ｑ１），ＩＧＢＴ（Ｑ２）には、平滑コンデンサ、ゲートオン抵抗、ゲートオフ抵抗、ＭＯＳＦＥＴで構成されたゲート駆動回路３，４がそれぞれ接続され、互いのゲート線が磁気結合手段５により結合されている。そして、ＩＧＢＴ（Ｑ１）のゲート駆動回路３において、ＩＧＢＴのコレクタ端子に電圧検出回路１８が接続され、電圧検出回路１８の出力に、入力容量算出回路１９、抵抗値選定回路２１、抵抗切替回路２２が順に接続されている。そして、抵抗切替回路２２が電圧駆動型半導体素子のゲート−エミッタ間に接続され、入力容量算出回路１９に素子特性データ（ＩＧＢＴの容量特性データ（図１０参照））回路２０が接続された構成となる。また、ＩＧＢＴ（Ｑ２）のゲート駆動回路４についても同様な構成となる。
【００２３】
本発明によるゲート駆動装置の動作を、図１及び図２に基づいて説明する。図１は回路構成図、図２は動作波形（ターンオフ時のテイル電流特性のばらつきによって、ターンオフ動作後（定常動作時）に電圧アンバランスが生じている場合）である。
【００２４】
図１において、オフ信号がＩＧＢＴ（Ｑ１）のゲート駆動回路３に入力されると、電圧検出回路１８がセット状態となり、設定したサンプリング時間（例えば数μs）ごとに、ＩＧＢＴ（Ｑ１）のコレクタ−エミッタ間電圧を検出する。コレクタ−エミッタ間電圧が検出されると、入力容量算出回路１９が、その検出値に応じたゲート−エミッタ間の等価的な入力容量（等価入力容量：図１０参照）を、素子特性データ回路２０に予め記録しておいたＩＧＢＴの容量特性（図１１参照）に基づいて算出する。
【００２５】
そして、抵抗値選定回路２１が、算出された等価入力容量への充電時間が設定値Tgとなるような抵抗値を計算及び選定する。このとき、充電時間の設定値Tgは、コレクタ−エミッタ間電圧がVCE=Edの時（通常時：ターンオン動作開始時のコレクタ−エミッタ間電圧差がない場合）の等価入力容量Cies'への充電時間とする。
【００２６】
ここで、ゲート−エミッタ間に接続する抵抗値の選定方法について説明する。例えば、図２において、ＩＧＢＴ(Ｑ１)の等価入力容量Cies'(Q1)に、設定した充電時間Tgで充電するためには、Cies'(Q1)＞Cies'であるから、通常時（上述参照）よりも大きな電流（Ig(Q1)+ΔIg）を、等価入力容量Cies'(Q1)に流す必要がある。そのためには、ゲート−エミッタ間に接続した抵抗に流れる電流を、通常時よりもΔIgだけ少ない電流（Ig(Q1)'-ΔIg）を流すように調整すればよい。したがって、ゲート−エミッタ間に接続する抵抗値は、通常時よりも大きい抵抗値を選定（あるいは調整）すれば、設定した充電時間Tgで、等価入力容量Cies'(Q1)に充電できるようになる。
【００２７】
上述のように、抵抗値選定回路２１で抵抗値が選定されると、抵抗切替回路２２がその選定した抵抗値に最も近い抵抗Rge(Q1)に切り替える。また、ＩＧＢＴ（Ｑ２）のゲート駆動回路４においても、同様に、等価入力容量への充電時間が設定した充電時間Tgとなるような抵抗Rge(Q2)に切り替わる。この状態で、ターンオン信号が入力されると、ゲート駆動回路３，４において、それぞれの切り替えた抵抗（選定した抵抗）でターンオン動作を開始するため、ゲート充電時間（ゲート電圧しきい値Vthに達するまでの時間）が一致し、ターンオン時の電圧アンバランス、即ち、跳ね上がり電圧Vp(on)が発生しなくなる。尚、電圧検出回路１８は、ターンオン信号が入力された一定時間後にリセットされる（通常の抵抗値Rgeに戻る）。
【００２８】
以上のことから、本ゲート駆動装置は、ＩＧＢＴ（Ｑ１）とＩＧＢＴ（Ｑ２）のターンオン動作開始時のコレクタ−エミッタ間電圧VCEが異なっている場合でも、ゲート−エミッタ間に接続した抵抗を切り替える（可変させる）ことによって、等価入力容量への充電時間を調整できるため、ターンオン時の電圧アンバランスを抑制することができる。
【実施例２】
【００２９】
図３に、本発明の第２の実施例を示す。実施例１との違いは、実施例１がゲート−エミッタ間に抵抗切替回路を設け、この抵抗値を選択することによりゲート補正電流Ig(Q1)'を調整しているのに対し、実施例２はゲート−エミッタ間にトランジスタ２２ａと抵抗２２ｂの直列回路を接続し、ゲート補正電流Ig(Q1)'をアナログ的に調整している点である。即ち、入力容量算出回路１８の出力にゲート電流算出回路２１ａを設け、ゲート補正電流Ig(Q1)'に相当する電圧Vg(Q1)'を出力する。ここで、抵抗２２ｂの抵抗値をR22bとすると、Ig(Q1)'=Vg(Q1)'／R22bの関係式が成立するので、Vg(Q1)'を調整することにより、ゲート補正電流Ig(Q1)'を調整することができ、結果としてゲート電流Ig(Q1)を調整することができる。その他については、実施例１と同様である。
【産業上の利用可能性】
【００３０】
本発明は、電圧駆動型半導体スイッチング素子を直列接続してアームを構成する変換装置の他、素子を並列接続してアームを構成する変換装置などへの応用が可能である。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１の実施例を示す回路構成例である。
【図２】図１の動作波形例を示す。
【図３】本発明の第２の実施例を示す回路構成例である。
【図４】従来の実施例を染め巣回路構成例である。
【図５】図４のターンオン動作波形例を示す。
【図６】図４のターンオフ動作波形例を示す。
【図７】テイル電流ばらつきがある場合の動作波形例を示す。
【図８】モータ駆動用変換装置の回路構成例を示す。
【図９】ターンオフ時のテイル電流波形例を示す。
【図１０】等価入力容量と等価回路
【図１１】素子電圧と各種素子容量特性
【符号の説明】
【００３２】
１、２・・・ＩＧＢＴ          ３、３ａ、４、４ａ・・・ゲート駆動回路
５・・・磁気結合コア          ６、１２・・・オン用ＭＯＳＦＥＴ
７、１３・・・オフ用ＭＯＳＦＥＴ          ８、１４・・・オン用ゲート抵抗
９、１５・・・オフ用ゲート抵抗
１０、１１、１６、１７、２５・・・コンデンサ
１８・・・電圧検出回路          １９・・・入力容量算出回路
２０・・・素子特性データ回路          ２１・・・抵抗器算定回路
２２・・・抵抗切替回路          ２１ａ・・・ゲート電流算出回路
２２ａ・・・トランジスタ          ２２ｂ・・・抵抗
２３・・・交流電源          ２４・・・整流回路
２６〜３１・・・直列接続されたスイッチングアーム          ３２・・・モータ負荷
【図１】
2009124781.tif 000003
【図２】
2009124781.tif 000004
【図３】
2009124781.tif 000005
【図４】
2009124781.tif 000006
【図５】
2009124781.tif 000007
【図６】
2009124781.tif 000008
【図７】
2009124781.tif 000009
【図８】
2009124781.tif 000010
【図９】
2009124781.tif 000011
【図１０】
2009124781.tif 000012
【図１１】
2009124781.tif 000013