(57)【要約】【課題】１つのＦＥＴにおいて第１のオーミック電極から第２のオーミック電極及び第２のオーミック電極から第１のオーミック電極への電流を制御し、少なくとも１方向に電流を流し且つ双方向の電流を遮断する双方向スイッチを実現できるようにする。【解決手段】双方向スイッチは、第１のオーミック電極１６、第２のオーミック電極１７及びゲート電極１８を有する電界効果トランジスタ１０と、ゲート電極１８にバイアス電圧を印加することにより導通状態と遮断状態とを制御する制御回路２０とを備えている。制御回路２０は、第２のオーミック電極１７の電位が第１のオーミック電極１６の電位よりも高い場合には、第１のオーミック電極１６の電位を基準としてバイアス電圧を印加し、第２のオーミック電極１７の電位が第１のオーミック電極１６の電位よりも低い場合には、第２のオーミック電極１７の電位を基準としてバイアス電圧を印加する。【選択図】図１
2009124667.tif 000002
【特許請求の範囲】
【請求項１】
第１の端子と第２の端子との間に少なくとも一方向に電流が流れる導通状態と、電流が流れない遮断状態とを制御する双方向スイッチであって、
一方がソース電極となり他方がドレイン電極となる第１のオーミック電極及び第２のオーミック電極並びに前記第１のオーミック電極と第２のオーミック電極との間に形成されたゲート電極を有し、前記第１のオーミック電極が前記第１の端子と接続され、前記第２のオーミック電極が前記第２の端子と接続された電界効果トランジスタと、
前記ゲート電極にバイアス電圧を印加することにより前記導通状態と前記遮断状態とを制御する制御回路とを備え、
前記制御回路は、前記第２のオーミック電極の電位が前記第１のオーミック電極の電位よりも高い場合には、前記第１のオーミック電極の電位を基準として前記バイアス電圧を印加し、前記第２のオーミック電極の電位が前記第１のオーミック電極の電位よりも低い場合には、前記第２のオーミック電極の電位を基準として前記バイアス電圧を印加することを特徴とする双方向スイッチ。
【請求項２】
前記制御回路は、
第１の電源を有し、
前記第２のオーミック電極の電位が前記第１のオーミック電極の電位よりも高い場合には、前記第１の電源を前記第１のオーミック電極と前記ゲート電極との間に電気的に接続して、前記ゲート電極に前記バイアス電圧を印加し、
前記第２のオーミック電極の電位が前記第１のオーミック電極の電位よりも低い場合には、前記第１の電源を前記第２のオーミック電極と前記ゲート電極との間に電気的に接続して、前記ゲート電極に前記バイアス電圧を印加することを特徴とする請求項１に記載の双方向スイッチ。
【請求項３】
前記制御回路は、前記第１の電源と前記第１のオーミック電極との間に接続された第１のスイッチと、前記第１の電源と前記第２のオーミック電極との間に接続された第２のスイッチと、前記第１のスイッチ及び第２のスイッチを駆動する駆動回路とを有し、
前記駆動回路は、前記第１のオーミック電極の電位と前記第２のオーミック電極の電位とを比較した結果に基づいて前記第１のスイッチ及び第２のスイッチのオン状態とオフ状態とを切り替えることを特徴とする請求項２に記載の双方向スイッチ。
【請求項４】
前記制御回路は、
第１の電源及び第２の電源を有し、
前記第２のオーミック電極の電位が前記第１のオーミック電極の電位よりも高い場合には、前記第１の電源を前記第１のオーミック電極と前記ゲート電極との間に電気的に接続して、前記ゲート電極に前記バイアス電圧を印加し、
前記第２のオーミック電極の電位が前記第１のオーミック電極の電位よりも低い場合には、前記第２の電源を前記第２のオーミック電極と前記ゲート電極との間に電気的に接続して、前記ゲート電極に前記バイアス電圧を印加することを特徴とする請求項１に記載の双方向スイッチ。
【請求項５】
前記第１の電源及び第２の電源は、前記導通状態の場合には、前記電界効果トランジスタの閾値電圧よりも高い電圧を出力し、前記遮断状態の場合には、前記電界効果トランジスタの閾値電圧よりも低い電圧を出力することを特徴とする請求項４に記載の双方向スイッチ。
【請求項６】
前記第１の電源は前記電界効果トランジスタの閾値電圧よりも高い電圧を出力し、前記第２の電源は前記電界効果トランジスタの閾値電圧未満の電圧を出力し、第１の端子と第２の端子との間に一方向の電流を通電し、その反対方向の電流を遮断することを特徴とする請求項４に記載の双方向スイッチ。
【請求項７】
前記制御回路は、前記第１の電源と前記ゲート電極との間に接続された第１のスイッチと、前記第２の電源と前記ゲート電極との間に接続された第２のスイッチと、前記第１のスイッチ及び第２のスイッチを駆動する駆動回路とを有し、
前記駆動回路は、前記第１のオーミック電極の電位と前記第２のオーミック電極の電位とを比較した結果に基づいて前記第１のスイッチ及び第２のスイッチのオン状態とオフ状態とを切り替えることを特徴とする請求項４又は５に記載の双方向スイッチ。
【請求項８】
前記第１のスイッチ及び第２のスイッチはそれぞれ第１のフォトカプラ及び第２のフォトカプラであり、
前記駆動回路は、前記第１のオーミック電極と前記第２のオーミック電極との間に印加された電圧に対応する電圧が入力端子に入力される差動増幅器を含み、
前記差動増幅器は、前記第１のフォトカプラの発光素子及び第２のフォトカプラの発光素子を駆動することを特徴とする請求項７に記載の双方向スイッチ。
【請求項９】
前記第１のスイッチ及び第２のスイッチはそれぞれ第１のフォトカプラ及び第２のフォトカプラであり、
前記駆動回路は、前記第１のオーミック電極と前記第２のオーミック電極との間に印加された電圧に対応する電圧が非反転入力端子に入力され、反転入力端子が前記第１のオーミック電極と接続された第１の差動増幅器と、前記第１のオーミック電極と前記第２のオーミック電極との間に印加された電圧に対応する電圧が反転入力端子に入力され、非反転入力端子が前記第１のオーミック電極と接続された第２の差動増幅器とを含み、
前記第１の差動増幅器は、前記第１のフォトカプラの発光素子を駆動し、
前記第２の差動増幅器は、前記第２のフォトカプラの発光素子を駆動することを特徴とする請求項７に記載の双方向スイッチ。
【請求項１０】
前記制御回路は、
アノード端子同士が互いに接続され且つ前記第１のオーミック電極と前記第２のオーミック電極との間に電気的に接続された第１のダイオード及び第２のダイオードと、
前記第１のダイオードのアノード端子と前記第２のダイオードのアノード端子とが互いに接続された接続ノードと接続された第１の電源とを有し、
前記第１の電源は、前記導通状態の場合には、前記電界効果トランジスタの閾値電圧よりも高い電圧を出力し、前記遮断状態の場合には、前記電界効果トランジスタの閾値電圧よりも低い電圧を出力することを特徴とする請求項１に記載の双方向スイッチ。
【請求項１１】
前記制御回路は、前記接続ノードと前記ゲート電極との間に電気的に接続された第３のダイオードを有していることを特徴とする請求項１０に記載の双方向スイッチ。
【請求項１２】
前記電界効果トランジスタはノーマリオン型であり、
前記制御回路は、
前記ゲート電極とカソード端子が接続された第１のダイオードと、
前記第１のオーミック電極と前記第１のダイオードのアノード端子との間に、カソード端子が前記第１のオーミック電極側となるように第１のスイッチを介在させて接続された第２のダイオードと、
前記第２のオーミック電極と前記第１のダイオードのアノード端子との間に、カソード端子が前記第２のオーミック電極側となるように第２のスイッチを介在させて接続された第３のダイオードと、
前記第１のダイオードのアノード端子と第１の端子が接続された第３のスイッチと、
前記第３のスイッチの第２の端子と前記第１のオーミック電極との間に第４のスイッチを介在させて接続され、前記電界効果トランジスタの閾値電圧よりも低い電圧を出力する第１の電源と、
前記第３のスイッチの前記第２の端子と前記第２のオーミック電極との間に第５のスイッチを介在させて接続され、前記電界効果トランジスタの閾値電圧よりも低い電圧を出力する第２の電源とを有し、
前記導通状態においては、前記第３のスイッチをオフ状態とし、前記第１のスイッチ及び前記第２のスイッチをオン状態とし、
前記遮断状態においては、前記第２のオーミック電極の電位が前記第１のオーミック電極の電位よりも高い場合には、前記第３のスイッチ及び第４のスイッチをオン状態とし且つ前記第１のスイッチ、第２のスイッチ及び第５のスイッチをオフ状態とすると共に、前記第２のオーミック電極の電位が前記第１のオーミック電極の電位よりも低い場合には、前記第３のスイッチ及び第５のスイッチをオン状態とし且つ前記第１のスイッチ、第２のスイッチ及び第４のスイッチをオフ状態とすることを特徴とする請求項１に記載の双方向スイッチ。
【請求項１３】
前記制御回路は、前記第４のスイッチ及び第５のスイッチを駆動する第１の駆動回路と、
前記第１のスイッチ、第２のスイッチ及び第３のスイッチを駆動する第２の駆動回路とを有し、
前記第１の駆動回路は、前記第１のオーミック電極の電位と前記第２のオーミック電極の電位とを比較して、比較した結果に基づいて前記第４のスイッチ及び第５のスイッチのオン状態とオフ状態とを切り替え、
前記第２の駆動回路は、前記導通状態においては、前記第３のスイッチをオン状態とし且つ前記第１のスイッチ及び第２のスイッチをオフ状態とし、前記遮断状態においては、前記第３のスイッチをオフ状態とし且つ前記第１のスイッチ及び第２のスイッチをオン状態とすることを特徴とする請求項１２に記載の双方向スイッチ。
【請求項１４】
前記電界効果トランジスタは、ノーマリオフ型であり、
前記制御回路は、
前記ゲート電極とカソード端子が接続された第１のダイオードと、
前記第１のオーミック電極と前記第１のダイオードのアノード端子との間に、カソード端子が前記第１のオーミック電極側となるように第１のスイッチを介在させて接続された第２のダイオードと、
前記第２のオーミック電極と前記第１のダイオードのアノード端子との間に、カソード端子が前記第２のオーミック電極側となるように第２のスイッチを介在させて接続された第３のダイオードと、
前記第１のダイオードのアノード端子と第１の端子が接続された第３のスイッチと、
前記第３のスイッチの第２の端子と前記第１のオーミック電極との間に第４のスイッチを介在させて接続され、前記電界効果トランジスタの閾値電圧よりも高い電圧を出力する第１の電源と、
前記第３のスイッチの前記第２の端子と前記第２のオーミック電極との間に第５のスイッチを介在させて接続され、前記電界効果トランジスタの閾値電圧よりも高い電圧を出力する第２の電源とを有し、
前記遮断状態においては、前記第３のスイッチをオフ状態とし、前記第１のスイッチ及び前記第２のスイッチをオン状態とし、
前記導通状態においては、前記第２のオーミック電極の電位が前記第１のオーミック電極の電位よりも高い場合には、前記第３のスイッチ及び第４のスイッチをオン状態とし且つ前記第１のスイッチ、第２のスイッチ及び第５のスイッチをオフ状態とすると共に、前記第２のオーミック電極の電位が前記第１のオーミック電極の電位よりも低い場合には、前記第３のスイッチ及び第５のスイッチをオン状態とし且つ前記第１のスイッチ、第２のスイッチ及び第４のスイッチをオフ状態とすることを特徴とする請求項１に記載の双方向スイッチ。
【請求項１５】
前記制御回路は、前記第４のスイッチ及び第５のスイッチを駆動する第１の駆動回路と、
前記第１のスイッチ、第２のスイッチ及び第３のスイッチを駆動する第２の駆動回路とを有し、
前記第１の駆動回路は、前記第１のオーミック電極の電位と前記第２のオーミック電極の電位とを比較した結果に基づいて前記第４のスイッチ及び第５のスイッチのオン状態とオフ状態とを切り替え、
前記第２の駆動回路は、前記遮断状態においては、前記第１のスイッチをオン状態とし且つ前記第２のスイッチ及び第３のスイッチをオフ状態とし、前記導通状態においては、前記第１のスイッチをオフ状態とし且つ前記第２のスイッチ及び第３のスイッチをオン状態とすることを特徴とする請求項１４に記載の双方向スイッチ。
【請求項１６】
前記電界効果トランジスタは、
基板の上に形成された半導体層を有し、
前記第１のオーミック電極及び第２のオーミック電極は、前記半導体層の上に互いに間隔をおいて形成され、
前記ゲート電極は、前記半導体層の上に、前記第１のオーミック電極と前記ゲート電極との間の距離と、前記第２のオーミック電極と前記ゲート電極との間の距離とが等しくなるように形成されていることを特徴とする請求項１〜１５のいずれか１項に記載の双方向スイッチ。
【請求項１７】
前記電界効果トランジスタは、前記第１のオーミック電極と前記ゲート電極との間に形成された絶縁膜を有し、
前記絶縁膜の耐圧は、前記第１のオーミック電極と前記ゲート電極との間の耐圧よりも高いことを特徴とする請求項１〜１６のいずれか１項に記載の双方向スイッチ。
【請求項１８】
前記絶縁膜は、順次積層された第１の絶縁膜と第２の絶縁膜とを含むことを特徴とする請求項１７に記載の双方向スイッチ。
【請求項１９】
前記第１の絶縁膜は、リンを含む酸化シリコン、ポリイミド又はベンゾシクロブテンからなることを特徴とする請求項１８に記載の双方向スイッチ。
【請求項２０】
前記第２の絶縁膜は、窒化シリコン又は酸化シリコンからなることを特徴とする請求項１８又は１９に記載の双方向スイッチ。
【請求項２１】
前記基板は導電性であり、
前記電界効果トランジスタは、
前記基板の裏面に形成された裏面電極と、
前記半導体層を貫通し、前記導電性基板を介して前記第１のオーミック電極と前記裏面電極とを電気的に接続する配線を有していることを特徴とする請求項１６〜２０のいずれか１項に記載の双方向スイッチ。
【請求項２２】
前記電界効果トランジスタは、
前記第２のオーミック電極と接続された第２のオーミック電極パッド及び前記ゲート電極と接続されたゲート電極パッドを有し、
前記第２のオーミック電極パッド及びゲート電極パッドのうちの少なくとも一方は、前記半導体層における高抵抗化された領域の上に形成されていることを特徴とする請求項２１に記載の双方向スイッチ。
【請求項２３】
前記電界効果トランジスタは、前記ゲート電極と前記半導体層との間に形成されたｐ型の半導体層を有し、
前記半導体層は、下側から順次形成された第１の層と第２の層とを含み、
前記第２の層はｎ型の半導体からなることを特徴とする請求項１６〜２２のいずれか１項に記載の双方向スイッチ。
【請求項２４】
前記半導体層は、窒化物半導体又は炭化珪素からなることを特徴とする請求項１６〜２３のいずれか１項に記載の双方向スイッチ。
【請求項２５】
電界効果トランジスタを第１のオーミック電極と第２のオーミック電極との間に少なくとも一方向に電流が流れる導通状態と電流が流れない遮断状態とを有する双方向スイッチとして駆動する駆動方法であって、
前記第２のオーミック電極の電位と前記第１のオーミック電極の電位とを比較するステップと、
前記第２のオーミック電極の電位が前記第１のオーミック電極の電位よりも高い場合には、前記第１のオーミック電極の電位を基準として前記電界効果トランジスタのゲート電極にバイアス電圧を印加し、前記第２のオーミック電極の電位が前記第１のオーミック電極の電位よりも低い場合には、前記第２のオーミック電極の電位を基準として前記ゲート電極にバイアス電圧を印加するステップとを備え、
前記導通状態とする場合には、前記バイアス電圧を前記電界効果トランジスタの閾値電圧よりも高い電圧とし、前記遮断状態とする場合には、前記バイアス電圧を前記閾値電圧よりも低い電圧とすることを特徴とする双方向スイッチの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、双方向スイッチ及びその駆動方法に関する。
【背景技術】
【０００２】
電力のスイッチングを行う半導体素子として、パワーＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）及びサイリスタ等が知られている。これらの半導体素子を用いて双方向に電流を流すことが可能なスイッチング回路を構成する場合は、半導体素子に双方向の耐圧が必要となる。双方向の耐圧とは、正負いずれの電圧に対しても耐圧を有していることである。
【０００３】
パワーＭＯＳＦＥＴ及びＩＧＢＴは一般的に逆方向耐圧が低いため、例えばＩＧＢＴを用いて双方向スイッチを実現するには、図１３に示すように２個のＩＧＢＴを互いに逆方向に並列に接続すると共に、各ＩＧＢＴにダイオードを直列に接続することが必要となる。図１３においては、ＩＧＢＴ２０１及びダイオード２０２と、ＩＧＢＴ２０３及びダイオード２０４とが互いに逆方向に接続されている。このため、ＩＧＢＴ２０１及びＩＧＢＴ２０２を共にオン状態とすることにより、双方向に電流が流れ、ＩＧＢＴ２０１及びＩＧＢＴ２０２を共にオフ状態とすることにより、双方向の高耐圧を実現できる。
【０００４】
このような双方向スイッチングを行う半導体素子においては、スイッチング時の過渡的な電圧と電流の積によるスイッチング損失及びオン状態時に半導体素子の抵抗（オン抵抗と呼ぶ）で消費される導通損失の低減が重要である。しかし、シリコン（Ｓｉ）を材料とする半導体素子を用いて双方向スイッチング回路を形成する場合には、Ｓｉの材料限界のためにオン抵抗の低減が困難になってきている。
【０００５】
材料限界を打破して導通損失を低減するために、ＧａＮに代表される窒化物系半導体又は炭化珪素（ＳｉＣ）等のワイドギャップ半導体を用いた半導体素子の導入が検討されている。ワイドギャップ半導体は絶縁破壊電界がＳｉに比べて約１桁高く、特に、窒化アルミニウムガリウム（ＡｌＧａＮ）と窒化ガリウム（ＧａＮ）とのヘテロ接合界面には自発分極及びピエゾ分極により電荷が生じる。これにより、アンドープ時においても１×１０13ｃｍ-2以上のシートキャリア濃度と１０００ｃｍ2Ｖ／ｓｅｃ以上の高移動度の２次元
電子ガス（２ＤＥＧ）層が形成される。このため、ＡｌＧａＮ／ＧａＮヘテロ接合電界効果トランジスタ（ＡｌＧａＮ／ＧａＮ−ＨＦＥＴ）は、低オン抵抗及び高耐圧を実現するパワースイッチングトランジスタとして期待されている。
【０００６】
しかし、通常のＦＥＴは、ゲート−ドレイン間の耐圧に比べて、ゲート−ソース間の耐圧が低い。このため、ワイドギャップ半導体を用いたＦＥＴであっても、双方向スイッチを実現するためには、２個のＦＥＴと２個の保護ダイオードが必要となる。
【０００７】
ゲート−ソース間の耐圧をゲート−ドレイン間の耐圧と等しくするには、ゲート電極とソース電極との間の距離と、ゲート電極とドレイン電極との間の距離とを等しくすればよい。このようにして、ゲート−ドレイン間の耐圧とゲート−ソース間の耐圧とを等しくしたＦＥＴを双方向スイッチング回路に用いることが提案されている（例えば、特許文献１を参照。）。
【特許文献１】米国特許出願公開２００５／０１８９５６１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、ゲート−ドレイン間の耐圧とゲート−ソース間の耐圧とを等しくしたとしても、高耐圧の双方向スイッチが実現できるわけではない。一般的なＦＥＴでは、ゲート電極とソース電極との間に電圧を印加することによりドレイン電極からソース電極へ流れる電流を制御する。しかし、ゲート電極とソース電極との間に電圧を印加しても、ソース電極からドレイン電極へ流れる電流を制御できない。このため、１個のＦＥＴだけでは、ソース電極とドレイン電極との間に双方向に流れる電流を制御しなければならない双方向スイッチを実現できないという問題がある。
【０００９】
本発明は、前記従来の問題を解決し、ソース電極又はドレイン電極となる第１のオーミック電極と第２のオーミック電極とを備えたＦＥＴにおいて、第１のオーミック電極から第２のオーミック電極及び第２のオーミック電極から第１のオーミック電極への電流を制御し、少なくとも１方向に電流を流し且つ双方向の電流を遮断する双方向スイッチを実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１０】
前記の目的を達成するため、本発明は双方向スイッチを、第１のオーミック電極及び第２のオーミック電極の電位に応じて、ゲート電極に印加するバイアス電圧を第１のオーミック電極又は第２のオーミック電極の電位を基準として印加する構成とする。
【００１１】
具体的に、本発明に係る双方向スイッチは、第１の端子と第２の端子との間に少なくとも一方向に電流が流れる導通状態と、電流が流れない遮断状態とを制御する双方向スイッチを対象とし、一方がソース電極となり他方がドレイン電極となる第１のオーミック電極及び第２のオーミック電極並びに第１のオーミック電極と第２のオーミック電極との間に形成されたゲート電極を有し、第１のオーミック電極が第１の端子と接続され、第２のオーミック電極が第２の端子と接続された電界効果トランジスタと、ゲート電極にバイアス電圧を印加することにより導通状態と遮断状態とを制御する制御回路とを備え、制御回路は、第２のオーミック電極の電位が第１のオーミック電極の電位よりも高い場合には、第１のオーミック電極の電位を基準としてバイアス電圧を印加し、第２のオーミック電極の電位が第１のオーミック電極の電位よりも低い場合には、第２のオーミック電極の電位を基準としてバイアス電圧を印加することを特徴とする。
【００１２】
本発明の双方向スイッチによれば制御回路は、第２のオーミック電極の電位が第１のオーミック電極の電位よりも高い場合には、第１のオーミック電極の電位を基準としてバイアス電圧を印加し、第２のオーミック電極の電位が第１のオーミック電極の電位よりも低い場合には、第２のオーミック電極の電位を基準としてバイアス電圧を印加する。このため、第２のオーミック電極から第１のオーミック電極への電流も第１のオーミック電極から第２のオーミック電極への電流も制御することができる。従って、１つのＦＥＴにより第１のオーミック電極と第２のオーミック電極との間に少なくとも１方向に電流を流し且つ双方向の電流を遮断する双方向スイッチを実現できる。
【００１３】
本発明の双方向スイッチにおいて制御回路において、制御回路は第１の電源を有し、第２のオーミック電極の電位が第１のオーミック電極の電位よりも高い場合には、第１の電源を第１のオーミック電極とゲート電極との間に電気的に接続して、ゲート電極にバイアス電圧を印加し、第２のオーミック電極の電位が第１のオーミック電極の電位よりも低い場合には、第１の電源を第２のオーミック電極とゲート電極との間に電気的に接続して、ゲート電極にバイアス電圧を印加してもよい。このような構成とすることにより、第１のオーミック電極と第２のオーミック電極との間の双方向の電流を確実に制御することができる。
【００１４】
この場合において制御回路は、第１の電源と第１のオーミック電極との間に接続された第１のスイッチと、第１の電源と第２のオーミック電極との間に接続された第２のスイッチと、第１のスイッチ及び第２のスイッチを駆動する駆動回路とを有し、駆動回路は、第１のオーミック電極の電位と第２のオーミック電極の電位とを比較した結果に基づいて第１のスイッチ及び第２のスイッチのオン状態とオフ状態とを切り替えてもよい。このような構成とすることにより、導通状態と遮断状態とを確実に切り替えることができる。
【００１５】
本発明の双方向スイッチにおいて制御回路は、第１の電源及び第２の電源を有し、第２のオーミック電極の電位が第１のオーミック電極の電位よりも高い場合には、第１の電源を第１のオーミック電極とゲート電極との間に電気的に接続して、ゲート電極にバイアス電圧を印加し、第２のオーミック電極の電位が第１のオーミック電極の電位よりも低い場合には、第２の電源を第２のオーミック電極とゲート電極との間に電気的に接続して、ゲート電極にバイアス電圧を印加してもよい。このような構成とすることにより、ゲート電極を確実に駆動することが可能となる。
【００１６】
この場合において、第１の電源及び第２の電源は、導通状態の場合には、電界効果トランジスタの閾値電圧よりも高い電圧を出力し、遮断状態の場合には、電界効果トランジスタの閾値電圧よりも低い電圧を出力してもよい。また、第１の電源は電界効果トランジスタの閾値電圧よりも高い電圧を出力し、第２の電源は電界効果トランジスタの閾値電圧未満の電圧を出力し、第１の端子と第２の端子との間に一方向の電流を通電し、その反対方向の電流を遮断してもよい。
【００１７】
本発明の双方向スイッチにおいて制御回路は、第１の電源とゲート電極との間に接続された第１のスイッチと、第２の電源とゲート電極との間に接続された第２のスイッチと、第１のスイッチ及び第２のスイッチを駆動する駆動回路とを有し、駆動回路は、第１のオーミック電極の電位と第２のオーミック電極の電位とを比較した結果に基づいて第１のスイッチ及び第２のスイッチのオン状態とオフ状態とを切り替えてもよい。
【００１８】
この場合において、第１のスイッチ及び第２のスイッチはそれぞれ第１のフォトカプラ及び第２のフォトカプラであり、駆動回路は、第１のオーミック電極と第２のオーミック電極との間に印加された電圧に対応する電圧が入力端子に入力される差動増幅器を含み、差動増幅器は、第１のフォトカプラの発光素子及び第２のフォトカプラの発光素子を駆動してもよい。
【００１９】
また、第１のスイッチ及び第２のスイッチはそれぞれ第１のフォトカプラ及び第２のフォトカプラであり、駆動回路は、第１のオーミック電極と第２のオーミック電極との間に印加された電圧に対応する電圧が非反転入力端子に入力され、反転入力端子が第１のオーミック電極と接続された第１の差動増幅器と、第１のオーミック電極と第２のオーミック電極との間に印加された電圧に対応する電圧が反転入力端子に入力され、非反転入力端子が第１のオーミック電極と接続された第２の差動増幅器とを含み、第１の差動増幅器は、第１のフォトカプラの発光素子を駆動し、第２の差動増幅器は、第２のフォトカプラの発光素子を駆動してもよい。
【００２０】
本発明の双方向スイッチにおいて、制御回路は、アノード端子同士が互いに接続され且つ第１のオーミック電極と第２のオーミック電極との間に電気的に接続された第１のダイオード及び第２のダイオードと、第１のダイオードのアノード端子と第２のダイオードのアノード端子とが互いに接続された接続ノードと接続された第１の電源とを有し、第１の電源は、導通状態の場合には、電界効果トランジスタの閾値電圧よりも高い電圧を出力し、遮断状態の場合には、電界効果トランジスタの閾値電圧よりも低い電圧を出力してもよい。このような構成とすることにより、１つの可変電源により双方向スイッチを構成できる。
【００２１】
この場合において、制御回路は接続ノードとゲート電極との間に電気的に接続された第３のダイオードを有していてもよい。
【００２２】
本発明の双方向スイッチにおいて、電界効果トランジスタはノーマリオン型であり、制御回路は、ゲート電極とカソード端子が接続された第１のダイオードと、第１のオーミック電極と第１のダイオードのアノード端子との間に、カソード端子が第１のオーミック電極側となるように第１のスイッチを介在させて接続された第２のダイオードと、第２のオーミック電極と第１のダイオードのアノード端子との間に、カソード端子が第２のオーミック電極側となるように第２のスイッチを介在させて接続された第３のダイオードと、第１のダイオードのアノード端子と第１の端子が接続された第３のスイッチと、第３のスイッチの第２の端子と第１のオーミック電極との間に第４のスイッチを介在させて接続され、電界効果トランジスタの閾値電圧よりも低い電圧を出力する第１の電源と、第３のスイッチの第２の端子と第２のオーミック電極との間に第５のスイッチを介在させて接続され、電界効果トランジスタの閾値電圧よりも低い電圧を出力する第２の電源とを有し、導通状態においては、第３のスイッチをオフ状態とし、第１のスイッチ及び第２のスイッチをオン状態とし、遮断状態においては、第２のオーミック電極の電位が第１のオーミック電極の電位よりも高い場合には、第３のスイッチ及び第４のスイッチをオン状態とし且つ第１のスイッチ、第２のスイッチ及び第５のスイッチをオフ状態とすると共に、第２のオーミック電極の電位が第１のオーミック電極の電位よりも低い場合には、第３のスイッチ及び第５のスイッチをオン状態とし且つ第１のスイッチ、第２のスイッチ及び第４のスイッチをオフ状態としてもよい。このような構成とすることにより、可変電源を用いる必要がなくなる。
【００２３】
この場合において、制御回路は、第４のスイッチ及び第５のスイッチを駆動する第１の駆動回路と、第１のスイッチ、第２のスイッチ及び第３のスイッチを駆動する第２の駆動回路とを有し、第１の駆動回路は、第１のオーミック電極の電位と第２のオーミック電極の電位とを比較して、比較した結果に基づいて第４のスイッチ及び第５のスイッチのオン状態とオフ状態とを切り替え、第２の駆動回路は、導通状態においては、第３のスイッチをオン状態とし且つ第１のスイッチ及び第２のスイッチをオフ状態とし、遮断状態においては、第３のスイッチをオフ状態とし且つ第１のスイッチ及び第２のスイッチをオン状態としてもよい。
【００２４】
また、電界効果トランジスタは、ノーマリオフ型であり、制御回路は、ゲート電極とカソード端子が接続された第１のダイオードと、第１のオーミック電極と第１のダイオードのアノード端子との間に、カソード端子が第１のオーミック電極側となるように第１のスイッチを介在させて接続された第２のダイオードと、第２のオーミック電極と第１のダイオードのアノード端子との間に、カソード端子が第２のオーミック電極側となるように第２のスイッチを介在させて接続された第３のダイオードと、第１のダイオードのアノード端子と第１の端子が接続された第３のスイッチと、第３のスイッチの第２の端子と第１のオーミック電極との間に第４のスイッチを介在させて接続され、電界効果トランジスタの閾値電圧よりも高い電圧を出力する第１の電源と、第３のスイッチの第２の端子と第２のオーミック電極との間に第５のスイッチを介在させて接続され、電界効果トランジスタの閾値電圧よりも高い電圧を出力する第２の電源とを有し、遮断状態においては、第３のスイッチをオフ状態とし、第１のスイッチ及び第２のスイッチをオン状態とし、導通状態においては、第２のオーミック電極の電位が第１のオーミック電極の電位よりも高い場合には、第３のスイッチ及び第４のスイッチをオン状態とし且つ第１のスイッチ、第２のスイッチ及び第５のスイッチをオフ状態とすると共に、第２のオーミック電極の電位が第１のオーミック電極の電位よりも低い場合には、第３のスイッチ及び第５のスイッチをオン状態とし且つ第１のスイッチ、第２のスイッチ及び第４のスイッチをオフ状態としてもよい。
【００２５】
この場合において制御回路は、第４のスイッチ及び第５のスイッチを駆動する第１の駆動回路と、第１のスイッチ、第２のスイッチ及び第３のスイッチを駆動する第２の駆動回路とを有し、第１の駆動回路は、第１のオーミック電極の電位と第２のオーミック電極の電位とを比較した結果に基づいて第４のスイッチ及び第５のスイッチのオン状態とオフ状態とを切り替え、第２の駆動回路は、遮断状態においては、第１のスイッチをオン状態とし且つ第２のスイッチ及び第３のスイッチをオフ状態とし、導通状態においては、第１のスイッチをオフ状態とし且つ第２のスイッチ及び第３のスイッチをオン状態としてもよい。
【００２６】
本発明の双方向スイッチにおいて、電界効果トランジスタは、基板の上に形成された半導体層を有し、第１のオーミック電極及び第２のオーミック電極は、半導体層の上に互いに間隔をおいて形成され、ゲート電極は、半導体層の上に、第１のオーミック電極とゲート電極との間の距離と、第２のオーミック電極とゲート電極との間の距離とが等しくなるように形成されていてもよい。このような構成とすることにより、第１のオーミック電極とゲート電極との間の耐圧及び第２のオーミック電極とゲート電極との間の耐圧が互いに等しい電界効果トランジスタを実現することができる。
【００２７】
この場合において、電界効果トランジスタは第１のオーミック電極とゲート電極との間に形成された絶縁膜を有し、絶縁膜の耐圧は第１のオーミック電極とゲート電極との間の耐圧よりも高いことが好ましい。
【００２８】
この場合において、絶縁膜は順次積層された第１の絶縁膜と第２の絶縁膜とを含んでいてもよい。
【００２９】
また、第１の絶縁膜はリンを含む酸化シリコン、ポリイミド又はベンゾシクロブテンにより構成されていてもよい。
【００３０】
また、第２の絶縁膜は、窒化シリコン又は酸化シリコンにより構成されていてもよい。
【００３１】
本発明の双方向スイッチにおいて、基板は導電性であり、電界効果トランジスタは、基板の裏面形成された裏面電極と、半導体層を貫通し、導電性基板を介して第１のオーミック電極と裏面電極とを電気的に接続する配線を有していてもよい。
【００３２】
この場合において、電界効果トランジスタは、第２のオーミック電極と接続された第２のオーミック電極パッド及びゲート電極と接続されたゲート電極パッドを有し、第２のオーミック電極パッド及びゲート電極パッドのうちの少なくとも一方は、半導体層における高抵抗化された領域の上に形成されていてもよい。
【００３３】
本発明の双方向スイッチにおいて、電界効果トランジスタは、ゲート電極と半導体層との間に形成されたｐ型の半導体層を有し、半導体層は、下側から順次形成された第１の層と第２の層とを含み、第２の層はｎ型の半導体により構成されていてもよい。
【００３４】
本発明の双方向スイッチにおいて、半導体層は、窒化物半導体又は炭化珪素により構成されていてもよい。
【００３５】
本発明に係る双方向スイッチの駆動方法は、電界効果トランジスタを第１のオーミック電極と第２のオーミック電極との間に少なくとも一方向に電流が流れる導通状態と電流が流れない遮断状態とを有する双方向スイッチとして駆動する駆動方法を対象とし、第２のオーミック電極の電位と第１のオーミック電極の電位とを比較するステップと、第２のオーミック電極の電位が第１のオーミック電極の電位よりも高い場合には、第１のオーミック電極の電位を基準として電界効果トランジスタのゲート電極にバイアス電圧を印加し、第２のオーミック電極の電位が第１のオーミック電極の電位よりも低い場合には、第２のオーミック電極を基準としてゲート電極にバイアス電圧を印加するステップとを備え、導通状態とする場合には、バイアス電圧を電界効果トランジスタの閾値電圧よりも高い電圧とし、遮断状態とする場合には、バイアス電圧を閾値電圧よりも低い電圧とすることを特徴とする。
【００３６】
本発明に係る双方向スイッチの駆動方法は、ドレイン電極の電位が第１のオーミック電極の電位よりも高い場合には、第１のオーミック電極の電位を基準として電界効果トランジスタのゲート電極にバイアス電圧を印加し、第２のオーミック電極の電位が第１のオーミック電極の電位よりも低い場合には、第２のオーミック電極を基準としてゲート電極にバイアス電圧を印加するステップを備えている。このため、第２のオーミック電極から第１のオーミック電極への電流も、第１のオーミック電極から第２のオーミック電極への電流も制御することができる。従って、１つのＦＥＴにより第１のオーミック電極と第２のオーミック電極との間に少なくとも１方向に電流を流し且つ双方向の電流を遮断すことができる双方向スイッチを実現できる。
【発明の効果】
【００３７】
本発明に係る双方向スイッチによれば、第１のオーミック電極から第２のオーミック電極及び第２のオーミック電極から第１のオーミック電極への電流を制御し、少なくとも１方向に電流を流し且つ双方向の電流を遮断する双方向スイッチを実現できる。
【発明を実施するための最良の形態】
【００３８】
（第１の実施形態）
本発明の第１の実施形態について図面を参照して説明する。図１は第１の実施形態に係る双方向スイッチの回路構成を示している。図１に示すように本実施形態の双方向スイッチは、電界効果トランジスタ（ＦＥＴ）１０と、ＦＥＴ１０を制御する制御回路２０とを備えており、第１の端子３１と第２の端子３２との間に少なくとも一方向に電流が流れる導通状態と、電流が流れない遮断状態とを制御する。図１においては、第１の端子３１と第２の端子３２との間に、双方向電源４１と負荷４２とが直列に接続された負荷回路４０が接続された例を示している。
【００３９】
制御回路２０は、ＦＥＴ１０の第１のオーミック電極１６、ゲート電極１８及び第２のオーミック電極１７と接続されている。制御回路２０は、第２のオーミック電極１７の電位が第１のオーミック電極１６の電位よりも高い場合に、第１のオーミック電極１６の電位を基準としてゲート電極１８にゲートバイアス電圧を印加し、第２のオーミック電極１７から第１のオーミック電極１６へ流れる電流を制御する。また、第２のオーミック電極１７の電位が第１のオーミック電極１６の電位より低い場合に、第２のオーミック電極１７の電位を基準としてゲート電極１８にゲートバイアス電圧を印加し、第１のオーミック電極１６から第２のオーミック電極１７へ流れる電流を制御する。このような構成と動作とにより、ＦＥＴ１０の第１のオーミック電極１６と第２のオーミック電極１７との間における双方向の電流を制御することが可能となる。
【００４０】
本実施形態におけるＦＥＴ１０は、特に限定されないが以下のようなものを用いればよい。主面の面方位が（１１１）であるシリコン（Ｓｉ）からなる基板１１の上に、厚さが１０ｎｍ窒化アルミニウム（ＡｌＮ）と厚さが１０ｎｍの窒化ガリウム（ＧａＮ）とが交互に積層されてなる厚さが１μｍのバッファ層１２が形成され、バッファ層１２の上に半導体層１３が形成されている。半導体層１３は、厚さが２μｍのアンドープＧａＮ層１４と厚さが２０ｎｍのＳｉがドープされたＡｌＧａＮ層１５とが積層されている。ＧａＮ層１４におけるＡｌＧａＮ層１５との界面領域には２次元電子ガス（２ＤＥＧ）層が生成している。
【００４１】
半導体層１３の上には、チタン（Ｔｉ）とアルミニウム（Ａｌ）とからなる第１のオーミック電極１６及び第２のオーミック電極１７が互いに間隔をおいて形成されている。第１のオーミック電極１６及び第２のオーミック電極１７は、一方がソース電極となり他方がドレイン電極となる。第１のオーミック電極１６及び第２のオーミック電極１７は、２ＤＥＧ層とのコンタクト抵抗を低減するため、ＡｌＧａＮ層１５を除去し且つＧａＮ層１４を４０ｎｍ程度掘り下げた部分に形成されている。半導体層１３の上における第１のオーミック電極１６と第２のオーミック電極１７との間には、パラジウム（Ｐｄ）と金（Ａｕ）とからなるゲート電極１８が形成されている。
【００４２】
このような構成とすることにより、閾値電圧が約−２Ｖのヘテロ接合ＦＥＴ（ＨＦＥＴ）が実現できる。また、ゲート電極１８と第１のオーミック電極１６との間の距離及びゲート電極１８と第２のオーミック電極１７との距離を等しくすることにより、ゲート電極１８と第１のオーミック電極１６との間の耐圧及びゲート電極１８と第２のオーミック電極１７との間の耐圧を等しくできる。
【００４３】
なお、第２のオーミック電極とゲート電極との距離と第１のオーミック電極とゲート電極との距離は、等しいことが望ましいが、所望の双方向の耐圧が得られる限り、等しくなくてもよい。また、第２のオーミック電極とゲート電極との距離と第１のオーミック電極とゲート電極との距離が等しいとは、実際のデバイス作製において、フォトリソグラフィのアライメント精度の範囲で等しいことを意味する。具体的には、アライメント精度は±１μｍ程度であり、第２のオーミック電極とゲート電極との距離と第１のオーミック電極とゲート電極との距離は、±１μｍ程度の誤差を含んでいても問題ない。
【００４４】
ＦＥＴ１０の第１のオーミック電極１６は第１の端子３１と接続されると共に、接地されており、第２のオーミック電極１７は第２の端子３２と接続されている。ゲート電極１８は制御回路２０の出力と接続されている。
【００４５】
制御回路２０は、第１のオーミック電極１６とゲート電極１８との間に第１のスイッチ２１Ａを介して接続された第１の電源２２Ａと、第２のオーミック電極１７とゲート電極１８との間に第２のスイッチ２１Ｂを介して接続された第２の電源２２Ｂとを有している。
【００４６】
第１の電源２２Ａ及び第２の電源２２Ｂは、第１のオーミック電極１６と第２のオーミック電極１７との間に双方向に電流を流す導通状態においては、ＦＥＴ１０の閾値電圧よりも高い電圧を出力し、第１のオーミック電極１６と第２のオーミック電極１７との間に電流を流さない遮断状態においては、閾値電圧よりも低い電圧を出力する可変電源である。
【００４７】
第１のスイッチ２１Ａは、第２のオーミック電極１７の電位が第１のオーミック電極１６の電位よりも高い場合にオン状態となり、第２のオーミック電極１７の電位が第１のオーミック電極１６の電位よりも低い場合にオフ状態となる。一方、第２のスイッチ２１Ｂは、第２のオーミック電極１７の電位が第１のオーミック電極１６の電位よりも高い場合にオフ状態となり、第２のオーミック電極１７の電位が第１のオーミック電極１６の電位よりも低い場合にオン状態となる。従って、第２のオーミック電極１７の電位が第１のオーミック電極１６の電位よりも高い場合にはゲート電極１８は第１の電源２２Ａと接続され、第１のオーミック電極１６とゲート電極１８との間に電圧が印加される。第２のオーミック電極１７の電位が第１のオーミック電極１６の電位よりも低い場合にはゲート電極１８は第２の電源２２Ｂと接続され、第２のオーミック電極１７とゲート電極１８との間に電圧が印加される。
【００４８】
以下に、本実施形態の双方向スイッチの動作について説明する。例えば、第２のオーミック電極１７の電位が第１のオーミック電極１６の電位に対して＋１００Ｖの場合には、第１のスイッチ２１Ａがオン状態で第２のスイッチ２１Ｂがオフ状態となる。このため、第１の電源２２Ａにより第１のオーミック電極１６とゲート電極１８との間に電圧が印加される。従って、第１の電源２２Ａの出力電圧が、ＦＥＴ１０の閾値電圧よりも高い例えば＋１Ｖの場合には第２のオーミック電極１７から第１のオーミック電極１６に電流が流れ、閾値電圧よりも低い例えば−５Ｖの場合には第２のオーミック電極１７から第１のオーミック電極１６に流れる電流を遮断することができる。
【００４９】
一方、第２のオーミック電極１７の電位が第１のオーミック電極１６の電位に対して−１００Ｖの場合には、第１のスイッチ２１Ａがオフ状態で第２のスイッチ２１Ｂがオン状態となる。このため、第２の電源２２Ｂにより第２のオーミック電極１７とゲート電極１８との間に電圧が印加される。従って、第２の電源２２Ｂの出力電圧が、ＦＥＴ１０の閾値電圧よりも高い例えば＋１Ｖの場合には第１のオーミック電極１６から第２のオーミック電極１７に電流が流れ、閾値電圧よりも低い例えば−５Ｖの場合には第１のオーミック電極１６から第２のオーミック電極１７に流れる電流を遮断することができる。
【００５０】
以上のように、本実施形態の双方向スイッチは、第１のオーミック電極１６と第２のオーミック電極１７との間に双方向に電流を流す導通状態と、電流を流さない遮断状態とを制御することができる。つまり、１個のＦＥＴにより双方向スイッチを実現することができる。
【００５１】
第１のスイッチ２１Ａ及び第２のスイッチ２１Ｂは、第１のオーミック電極１６の電位及び第２のオーミック電極１７の電位に応じて切り替えられるスイッチであればよく、メカニカルなスイッチであっても電子的なスイッチであってもよい。
【００５２】
また、第１の電源２２ＡがＦＥＴ１０の閾値電圧よりも高い電圧を出力し、第２の電源２２ＢがＦＥＴ１０の閾値電圧未満の電圧を出力するようにしてもよい。この場合には、第２のオーミック電極１７から第１のオーミック電極１６への電流を通電し、第１のオーミック電極１６から第２のオーミック電極１７への電流を遮断するいわゆるダイオードとしての動作をさせることが可能となる。同様に、第１の電源２２ＡがＦＥＴ１０の閾値電圧未満の電圧を出力し、第２の電源２２ＢがＦＥＴ１０の閾値電圧よりも高い電圧を出力するようにすれば、第１のオーミック電極１６から第２のオーミック電極１７への電流を通電し、第２のオーミック電極１７から第１のオーミック電極１６への電流を遮断する動作が可能となる。
【００５３】
図２及び図３には、制御回路２０の具体例を示している。図２に示す制御回路２０は、第１のスイッチ２１Ａ及び第２のスイッチ２１Ｂとしてフォトカプラを用い、第１のスイッチ２１Ａである第１のフォトカプラ５１Ａ及び第２のスイッチ２１Ｂである第２のフォトカプラ５１Ｂは、駆動回路５０により駆動される。
【００５４】
駆動回路５０は、電源５３Ａと電源５３Ｂとによって正負両方の電圧が供給された差動増幅器（オペアンプ）５２を有している。オペアンプ５２の出力は、第１のフォトカプラ５１Ａの発光ダイオード（ＬＥＤ）のアノード端子と第２のフォトカプラ５１ＢのＬＥＤのカソード端子とに第３の抵抗素子Ｒ３を介して接続されている。第１のフォトカプラ５１ＡのＬＥＤのカソード端子及び第２のフォトカプラ５１ＢのＬＥＤのアノード端子とは、第１のオーミック電極１６と接続されている。オペアンプ５２の正の入力端子（非反転入力端子）には、第１のオーミック電極１６と第２のオーミック電極１７との間の電圧を第１の抵抗素子Ｒ１及び第２の抵抗素子Ｒ２により分圧した電圧が印加され、負の入力端子（反転入力端子）は第１のオーミック電極１６と接続され、接地電位となっている。
【００５５】
以上のような構成により、第２のオーミック電極１７の電位が第１のオーミック電極１６の電位よりも高い場合には、抵抗素子Ｒ１と抵抗素子Ｒ２とにより分圧された正の電圧がオペアンプ５２の正の入力端子に入力される。オペアンプ５２は、正の入力端子の電位と負の入力端子の電位とを比較し、正の入力端子の電位から負の入力端子の電位を引いた電圧に増幅率を乗じた電圧を出力する。第２のオーミック電極１７の電位が第１のオーミック電極１６の電位よりも高い場合には、正の入力端子の電位が正で、負の入力端子の電位が０Ｖとなるため、正の入力端子の電位から負の入力端子の電位を引いた電圧は正となる。従って、オペアンプ５２は正の電圧を出力する。これにより、第１のフォトカプラ５１ＡのＬＥＤに電流が流れ、第１のフォトカプラ５１Ａがオン状態となる。一方、第２のフォトカプラ５１ＢのＬＥＤには電流が流れないため、第２のフォトカプラ５１Ｂはオフ状態となる。このため、第１の電源２２Ａにより第１のオーミック電極１６とゲート電極１８との間に電圧が印加され、第１の電源２２Ａにより第２のオーミック電極１７から第１のオーミック電極１６へ流れる電流の制御が可能となる。
【００５６】
また、第２のオーミック電極１７の電位が第１のオーミック電極１６の電位よりも低い場合には、抵抗素子Ｒ１と抵抗素子Ｒ２とにより分圧された負の電圧がオペアンプ５２に入力されるため、オペアンプ５２が負の電圧を出力する。これにより、第１のフォトカプラ５１Ａがオフ状態となり、第２のフォトカプラ５１Ｂがオン状態となる。このため、第２の電源２２Ｂにより第２のオーミック電極１７とゲート電極１８との間に電圧が印加され、第２の電源２２Ｂにより第１のオーミック電極１６から第２のオーミック電極１７へ流れる電流の制御が可能となる。
【００５７】
第１の抵抗素子Ｒ１の抵抗値及び第２の抵抗素子Ｒ２の抵抗値は、両抵抗素子により分圧されて、オペアンプ５２に入力される最大電圧がオペアンプ５２が動作可能な最大電圧以下となるように設定すればよく、例えば、第１のオーミック電極１６と第２のオーミック電極１７との間の電位差が１００Ｖである場合には、第１の抵抗素子Ｒ１の抵抗値を５０ｋΩとし、第２の抵抗素子Ｒ２の抵抗値を９５０ｋΩとすればよい。ただし、負荷電源の電圧がオペアンプが動作可能な最大電圧以下の場合には、第１の抵抗素子Ｒ１と第２の抵抗素子Ｒ２を設けることなく、オペアンプのプラスの入力端子を第２のオーミック電極と接続する構成としてもよい。また、第３の抵抗素子Ｒ３は、フォトカプラのＬＥＤの保護抵抗であり、例えばオペアンプ５２の出力が５Ｖであり、ＬＥＤの順方向電圧及び電流がそれぞれ１．６Ｖ及び１０ｍＡの場合には３４０Ωとすればよい。
【００５８】
また、制御回路２０を図３に示すような回路としてもよい。図３に示すように、駆動回路５０は、電源５５によって正電圧が供給された第１のオペアンプ５４Ａ及び第２のオペアンプ５４Ｂにより構成されている。第１のオペアンプ５４Ａの正の入力端子及び第２のオペアンプ５４Ｂの負の入力端子には、第１のオーミック電極１６と第２のオーミック電極１７との間の電圧を第１の抵抗素子Ｒ１及び第２の抵抗素子Ｒ２により分圧した電圧が印加される。第１のオペアンプ５４Ａの負の入力端子及び第２のオペアンプ５４Ｂの正の入力端子は、第１のオーミック電極と接続されており、接地されている。第１のオペアンプ５４Ａの出力端子は、第４の抵抗素子Ｒ４を介して第１のフォトカプラ５１ＡのＬＥＤのアノード端子と接続され、第２のオペアンプ５４Ｂの出力端子は、第５の抵抗素子Ｒ５を介して第２のフォトカプラ５１ＢのＬＥＤのアノード端子と接続されている。第１のフォトカプラ５１ＡのＬＥＤのカソード端子及び第２のフォトカプラ５１ＢのＬＥＤのカソード端子は、第１のオーミック電極と接続されており、接地されている。
【００５９】
例えば、第１の抵抗素子Ｒ１の抵抗値が５０ｋΩで、第２の抵抗素子Ｒ２の抵抗値が９５０ｋΩとする。第２のオーミック電極１７の電位が第１のオーミック電極１６の電位に対して＋１００Ｖの場合には、第１の抵抗素子Ｒ１と第２の抵抗素子Ｒ２とにより分圧され、第１のオペアンプ５４Ａに＋５Ｖの差動電圧が入力され、第２のオペアンプ５４Ｂに−５Ｖの差動電圧が入力される。電源５５の電圧が１０Ｖ、オペアンプの増幅率が１０００倍であれば、高い電圧増幅率により回路が飽和し、第１のオペアンプ５４Ａの出力端子には１０Ｖが出力され、第２のオペアンプ５４Ｂの出力端子には０Ｖが出力される。このため、第１のフォトカプラ５１Ａはオン状態となり、第２のフォトカプラ５１Ｂはオフ状態となる。
【００６０】
第２のオーミック電極１７の電位が第１のオーミック電極１６の電位に対して−１００Ｖの場合には、第１のオペアンプ５４Ａには−５Ｖの差動電圧が入力され、第２のオペアンプ５４Ｂには＋５Ｖの差動電圧が入力される。従って、第１のフォトカプラ５１Ａはオフ状態となり、第２のフォトカプラ５１Ｂはオン状態となる。
【００６１】
なお、この場合においても、負荷電源の電圧がオペアンプが動作可能な最大電圧以下の場合には、第１の抵抗素子Ｒ１と第２の抵抗素子Ｒ２とを設けることなく、第１のオペアンプの正の入力端子と第２のオペアンプの負の入力端子とを第２のオーミック電極と接続する構成としてもよい。また、第４の抵抗素子Ｒ４及び第５の抵抗素子Ｒ５の抵抗値は、フォトカプラのＬＥＤを保護できる値とすればよく、例えばオペアンプの出力が１０Ｖであり、ＬＥＤの順方向電圧及び電流がそれぞれ１．６Ｖ及び１０ｍＡの場合には例えば８４０Ωとすればよい。
【００６２】
第１の実施形態は、ＦＥＴ１０が閾値電圧が負電圧であるノーマリオン型である場合について説明したが、閾値電圧が正電圧であるノーマリオフ型のＦＥＴを用いてもよい。ノーマリオフ型のＦＥＴとして、例えば、閾値電圧＋１ＶのＦＥＴを用いる場合には、第１の電源及び第２の電源の出力電圧は、双方向スイッチを通電状態とするために閾値電圧よりも高い例えば＋５Ｖを出力することが望ましく、遮断状態とするためには閾値電圧未満の例えば０Ｖを出力することが望ましい。
【００６３】
また、第１の電源２２Ａの電圧及び第２の電源２２Ｂの電圧の一方を閾値電圧よりも高い電圧とし、他方を閾値電圧未満とすることにより、第１のオーミック電極１６と第２のオーミック電極１７との間の一方向にのみ電流を流し、他方向を遮断するいわゆるダイオード動作をする双方向スイッチとすることができる。
【００６４】
第１の実施形態において、双方向スイッチを制御する第１の電源及び第２の電源として可変電源を用いる例を示したが、可変電源に代えて一般的なゲート駆動回路を用いてもよい。ただし、第２のオーミック電極側に接続するゲート駆動回路と接続する電源には、接地されていない絶縁型の直流電圧変換コンバータ（ＤＣ−ＤＣコンバータ）を用いるのが望ましい。また、接地していない電源としては電圧出力可能なフォトカプラ及びバッテリ等を用いてもよい。
【００６５】
（第１の実施形態の第１変形例）
以下に、本発明の第１の実施形態の第１変形例について図面を参照して説明する。図４は、第１の実施形態の第１変形例に係る双方向スイッチの構成を示している。
【００６６】
本変形例の双方向スイッチは、図４に示すように、ゲート電極１８と接続された第３の電源２２Ｃが、第１のスイッチ２１Ａを介在させて第１のオーミック電極１６と接続され、第２のスイッチ２１Ｂを介在させて第２のオーミック電極１７と接続されている。
【００６７】
第１のスイッチ２１Ａ及び第２のスイッチ２１Ｂを第１の実施形態と同様に駆動することにより、本変形例の双方向スイッチは第１の実施形態の双方向スイッチと同様の動作を行う。第１のスイッチ２１Ａ及び第２のスイッチ２１Ｂを駆動する駆動回路についても、第１の実施形態において示したものを用いることができる。なお、第３の電源２２Ｃは絶縁型電源であり、絶縁型ＤＣ／ＤＣコンバータやバッテリ等により構成される。
【００６８】
このような構成とすることで、１つの電源で双方向の電流を制御することが可能となり、回路の簡素化及び低コストが可能となる。
【００６９】
（第１の実施形態の第２変形例）
以下に、本発明の第１の実施形態の第２変形例について図面を参照して説明する。図５及び図６は本変形例に係る双方向性スイッチに用いるＦＥＴであり、図５は平面構成を示し、図６は図５のVI−VI線における断面構成を示している。
【００７０】
図５及び６に示すように、本変形例のＦＥＴはマルチフィンガ型のＦＥＴであり、第１のオーミック電極１１６、ゲート電極１１８及び第２のオーミック電極１１７からなるユニット１０１が、第２のオーミック電極１１７を中心に交互に反転して複数配置されているとみなすことができる。また、各第１のオーミック電極１１６は、基板１１１の半導体層１１３が形成された面と反対側の面（裏面）に形成された第１のオーミック電極パッド１３１と電気的に接続されている。各第２のオーミック電極１１７は、基板の表面側に形成された第２のオーミック電極パッド１３０と電気的に接続され、各ゲート電極１１８は、基板１１１の表面側に形成されたゲート電極パッド１３２と電気的に接続されている。これにより、ＦＥＴのゲート幅を非常に大きくすることができ、大電流動作可能なＦＥＴを構成することが可能となる。
【００７１】
具体的に主面の面方位が（１１１）である導電性のシリコン（Ｓｉ）からなる基板１１１の上に、厚さが１０ｎｍ窒化アルミニウム（ＡｌＮ）と厚さが１０ｎｍの窒化ガリウム（ＧａＮ）とが交互に積層されてなる厚さが１μｍのバッファ層１１２が形成されている。バッファ層１１２の上には、厚さが２μｍのアンドープＧａＮ層１１４と厚さが２０ｎｍのＳｉがドープされたＡｌＧａＮ層１１５とが積層されてなる半導体層１１３が形成されている。ＧａＮ層１１４におけるＡｌＧａＮ層１１５との界面領域には２次元電子ガス（２ＤＥＧ）層が生成している。
【００７２】
半導体層１１３における活性領域１４０を除く領域には、ボロン等の不純物イオンが注入されている。これにより半導体層１１３の一部が選択的に絶縁膜１４２となり、高抵抗化領域１４１が形成されている。活性領域１４０の上には、第１のオーミック電極１１６及び第２のオーミック電極１１７と、ゲート電極１１８とが互いに間隔をおいて形成されている。２つのユニット１０１に着目すると、２つのユニット１０１が第２のオーミック電極１１７を共有している。共有された第２のオーミック電極１１７の両側に第１のオーミック電極１１６が形成され、第２のオーミック電極１１７と第１のオーミック電極１１６との中間にゲート電極１１８が形成されている。このような配置とすることにより、第２のオーミック電極１１７とゲート電極１１８との距離と、第１のオーミック電極１１６とゲート電極１１８との距離とが等しくなり、ゲート電極１１８と第２のオーミック電極１１７との間の耐圧及び第１のオーミック電極１１６とゲート電極１１８との間の耐圧を高い耐圧で等しくできる。なお、本変形例のＦＥＴにおいては、第２のオーミック電極１１７とゲート電極１１８との距離及び第１のオーミック電極１１６とゲート電極１１８との距離を１０μｍとしている。
【００７３】
第１のオーミック電極１１６及び第２のオーミック電極１１７は、２ＤＥＧ層とのコンタクト抵抗を低減するため、ＡｌＧａＮ層１１５を除去し且つＧａＮ層１１４を４０ｎｍ程度掘り下げた部分に形成されている。また、各第１のオーミック電極１１６は、電極間配線１２５により導電性の基板１１１と電気的に接続されている。電極間配線１２５は、半導体層１１３及びバッファ層１１２と基板１１１の一部とを選択的に除去して形成したコンタクトホールに形成されている。一方、基板１１１の裏面には第１のオーミック電極パッド１３１が形成されている。第１のオーミック電極パッド１３１は例えば金（Ａｕ）とスズ（Ｓｎ）とからなり、導電性の基板１１１とオーミック接合を形成し、電気的に接続されている。従って、第１のオーミック電極１１６は、電極間配線１２５及び基板１１１を介して第１のオーミック電極パッド１３１と電気的に接続されている。
【００７４】
半導体層１１３の上には、ＳｉＮからなる保護膜１２１、第１の絶縁膜１２２及び第２の絶縁膜１２３が順次形成されている。第１の絶縁膜１２２は上面が平坦化されている。また、第２のオーミック電極１１７を露出するテーパ状の開口部が形成されている。第２の絶縁膜１２３は第１の絶縁膜１２２の上面及び開口部の側面を覆うように形成されている。第１の絶縁膜１２２は、例えば厚さ６μｍのリンを含むＳｉＯ2からなる膜とすればよい。また、ポリイミド膜又はベンゾシクロブテン（ＢＣＢ）膜等を用いてもよい。第１の絶縁膜１２２にリンを含むＳｉＯ2膜を用いることにより、第１の絶縁膜１２２の膜応力を緩和し、膜はがれの発生を防止することができる。また、リンのゲッタリング効果により、トランジスタを構成する半導体層１１３へのアルカリ性不純物の侵入を防ぐ効果を得られるため、トランジスタの信頼性を向上させることができる。また、第２の絶縁膜１２３には厚さ０．２μｍのＳｉＮを用いればよい。
【００７５】
なお、化学気相堆積（ＣＶＤ）法により形成したリンを含むシリコン酸化膜並びにポリイミド膜及びＢＣＢ膜の絶縁破壊電界強度は３ＭＶ／ｃｍ程度である。しかし、窒化物半導体装置の凹凸形状及び膜特性のばらつき等を考慮すると、絶縁破壊電界強度が１ＭＶ／ｃｍ程度であるとして窒化物半導体装置を設計する必要がある。従って、耐圧が２００Ｖ以上の窒化物半導体装置を実現するためには、第１の絶縁膜１２２の膜厚を２μｍ以上とすることが好ましい。さらに高耐圧を実現するためには５μｍ以上とすればよく、１０μｍ以上とすれば耐圧を向上させることができる。なお、厚くしすぎると開口のためのウエットエッチでサイドエッチが入りすぎる等の問題があるため２５μｍ以下とすることが好ましく、さらに好ましくは２０μｍ以下とする。
【００７６】
第２の絶縁膜１２３の上には、厚さが４μｍのＡｌからなる第２のオーミック電極パッド１３０が形成されている。第２のオーミック電極パッド１３０は、開口部を埋め、開口部から露出した第２のオーミック電極１１７と電気的に接続されている。第２のオーミック電極パッド１３０は例えば厚さが４μｍのＡｌにより形成すればよい。
【００７７】
各ゲート電極１１８は、活性領域１４０を囲む高抵抗化領域１４１まで延びており、高抵抗化領域１４１の上に形成された部分が互いに接続されている。ゲート電極１１８の高抵抗化領域１４１の上に形成された部分は、ゲート配線として機能する。また、高抵抗化領域１４１の上には、第１の絶縁膜１２２及び第２の絶縁膜１２３を介在させてゲート電極パッド１３２が形成されている。ゲート電極パッド１３２の一部は、第１の絶縁膜１２２に形成され、ゲート電極１１８を露出する開口部を埋めるように形成されており、ゲート電極パッド１３２とゲート電極１１８とは電気的に接続されている。
【００７８】
また、ゲート電極パッド１３２と第２のオーミック電極パッド１３０とは、間隔αを確保するように形成されている。間隔αを保つことにより、ゲート電極パッド１３２と第２のオーミック電極パッド１３０との間で空中放電が生じることを防止できる。本変形例では、間隔αを１００μｍとした。
【００７９】
本変形例のＦＥＴは、第１のオーミック電極パッド１３１が基板１１１の裏面に形成されている。このため、ゲート電極１１８と第１のオーミック電極１１６との交差は生じない。また、第１のオーミック電極パッド１３１とゲート電極１１８との間の距離も十分離すことができる。特に、活性領域１４０の外側の領域は、半導体層１３が高抵抗化されている。このため、基板１１１とゲート電極１１８のゲート配線として機能する部分との間も十分に絶縁することができる。一方、ゲート電極１１８と第２のオーミック電極パッド１３０との間も保護膜１２１、第１の絶縁膜１２２及び第２の絶縁膜１２３により、十分に絶縁されている。従って、本変形例のＦＥＴは、ゲート電極１１８と第１のオーミック電極１１６との間及びゲート電極１１８と第２のオーミック電極１１７との間の耐圧を十分確保でき、制御回路を組み合わせることにより高耐圧の双方向スイッチが実現できる。
【００８０】
なお、制御回路は、第１の実施形態及び第１の実施形態の第１変形例と同一のものを用いることができる。
【００８１】
高抵抗化領域１４１は、半導体層１１３にボロン等のイオンを選択的に注入して絶縁膜１４２を形成方法に代えて、半導体層１１３の上に別の絶縁膜を選択的に形成することにより形成してもよい。
【００８２】
また、図７及び図８に示すように、第２のオーミック電極パッド１３０を活性領域１４０の上ではなく高抵抗化領域１４１の上に形成してもよい。このような構造とすることにより、第２のオーミック電極パッド１３０とゲート電極１１８との間を絶縁する膜厚が厚い絶縁膜に代えて膜厚が薄い絶縁膜１２４を形成すればよく、プロセスを減らすことができる。また、第２のオーミック電極パッド１３０を高抵抗化領域１４１の上に形成することにより、ワイヤーボンディングの際の衝撃が活性領域１４０に加わることを防止できる。これにより、ＦＥＴの信頼性を向上することができるという利点も得られる。
【００８３】
なお、図９に示すようなマルチフィンガ型のＦＥＴを用いることも可能である。この場合には、第２のオーミック電極パッド１６０、第１のオーミック電極パッド１６１及びゲート電極パッド１６２を基板の表面に形成している。このため、ゲート電極１５８と第２のオーミック電極１５７とは交差しないが、ゲート電極１５８と第１のオーミック電極１５６とは交差する。しかし、ゲート電極１５８と第１のオーミック電極１５６とが交差する部分において、ゲート電極１５８と第１のオーミック電極１５６との間に形成する絶縁膜（図示せず）の膜厚を十分に厚くすればよい。このようにして、絶縁膜の耐圧をゲート電極１５８と第１のオーミック電極１５６との間の耐圧以上とし、ゲート電極１５８と第１のオーミック電極１５６との間の耐圧を確保すれば、図９に示すようなＦＥＴも双方向スイッチに用いることが可能である。この場合には、ゲート電極１５８と第１のオーミック電極１５６との間の絶縁膜に、ポリイミド、リンを含む酸化シリコン又はＢＣＢ等を用いることが好ましい。また、積層膜としてもよい。
【００８４】
（第２の実施形態）
以下に、本発明の第２の実施形態について図面を参照して説明する。図１０は第２の実施形態に係る双方向スイッチの回路構成を示している。図１０において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
【００８５】
本実施形態の双方向スイッチは、ＦＥＴ１０にノーマリオフ型のＦＥＴを用いている。ノーマリオフ型のＦＥＴは、第１の実施形態で述べたＦＥＴ１０において、半導体層１３の上における第１のオーミック電極１６と第２のオーミック電極１７との間には、マグネシウム（Ｍｇ）がドープされた厚さが３００ｎｍのｐ型ＧａＮからなるｐ型半導体層１９を介在させてＰｄとＡｕとからなるゲート電極１８が形成されているＦＥＴとすればよい。また、第１の実施形態の第２変形例のようなマルチフィンガ型のＦＥＴとしてもよい。
【００８６】
このような構成とすることにより、ｐ型半導体層１９とその直下のｎ型のＡｌＧａＮ層１５との間においてＰＮ接合が形成さる。このため、ゲート電圧が０Ｖの場合においても、ｐ型半導体層１９からＡｌＧａＮ層１５及びＧａＮ層１４に空乏層が広がり、２ＤＥＧ層を流れる電流が遮断されるので、ノーマリオフ型のＦＥＴとなる。ここで述べた例の場合には閾値電圧が約＋１ＶのＦＥＴとなる。
【００８７】
双方向の耐圧、つまり第１のオーミック電極１６とゲート電極１８との間の耐圧及び第２のオーミック電極１７とゲート電極１８との間の耐圧を確保するためには、第１のオーミック電極１６とｐ型半導体層１９との間の距離及び第２のオーミック電極１７とｐ型半導体層１９との間の距離を等しくすることが好ましい。例えば、１００Ｖのスイッチングを行う双方向スイッチの場合には、第１のオーミック電極１６とｐ型半導体層１９との間の距離及び第２のオーミック電極１７とｐ型半導体層１９との間の距離をそれぞれ１０μｍとすればよい。双方向の耐圧を得るために第１のオーミック電極１６とｐ型半導体層１９との間の距離及び第２のオーミック電極１７とｐ型半導体層１９との間の距離を等しくすることが好ましいが、双方向に耐圧を確保できれば、等しくなくともよく、必要な耐圧が確保できる距離以上とすればよい。
【００８８】
制御回路２０は、第１のオーミック電極１６と第２のオーミック電極１７との間に接続された第１のダイオード６１及び第２のダイオード６２を有している。第１のダイオード６１のカソード端子は第１のオーミック電極１６と接続され、アノード端子は第２のダイオード６２のアノード端子と接続されている。第２のダイオード６２のカソード端子は第２のオーミック電極１７と接続されている。
【００８９】
第１のダイオード６１のアノード端子と第２のダイオード６２のアノード端子とが接続された接続ノードと、ゲート電極１８との間には、互いに直列に接続された可変電源６４及び第３のダイオード６３が接続されている。可変電源６４はゲートバイアスを印加するための電源であり、接地されていない絶縁型の電源である。可変電源６４と第３のダイオード６３とは、第３のダイオード６３のカソード端子とゲート電極１８とが接続され、アノード端子と可変電源６４のプラス端子とが接続され、可変電源６４のマイナス端子と接続ノードとが接続されている。ただし、第３のダイオード６３と可変電源６４との順序を入れ替えて、可変電源６４のプラス端子をゲート電極１８と接続し、可変電源のマイナス端子を第３のダイオード６３のカソード端子と接続し、第３のダイオード６３のアノード端子を接続ノードと接続してもよい。
【００９０】
以下に、第２の実施形態に係る双方向スイッチの動作について説明する。まず、第１の端子３１と第２の端子３２との間に電流が流れない遮断状態とする場合には、可変電源６４の出力を閾値電圧未満の、例えば０Ｖとする。
【００９１】
この状態において、例えば、第２の端子３２の電位が第１の端子３１の電位よりも高い場合、例えば第２の端子３２の電位が第１の端子３１の電位に対して＋１００Ｖの場合には、第１のオーミック電極１６と第２のオーミック電極１７との間の電圧の大部分は第２のダイオード６２に印加され、第１のダイオード６１には、ダイオードの立ち上がり電圧ＶＦに相当する電圧が印加される。この電位は、可変電源６４と第３のダイオード６３とを介してゲート電極１８に印加される。つまり、第３のダイオード６３のＶＦ分だけ電圧降下した電位がゲート電極１８に与えられる。その結果、ゲート電極１８には、可変電源６４と同じ電圧が印加される。ＦＥＴ１０の閾値電圧を＋１Ｖとすると、ゲート電極１８と第１のオーミック電極１６との間には閾値電圧より低い電圧が印加されるため、第２のオーミック電極１７から第１のオーミック電極１６に流れる電流を遮断することができる。
【００９２】
逆に、第２の端子３２の電位が第１の端子３１の電位よりも低いの場合、例えば第２の端子３２の電位が第１の端子３１の電位に対して−１００Ｖの場合には、第１のオーミック電極１６と第２のオーミック電極１７との間の電圧の大部分は第１のダイオード６１に印加される。従って、ゲート電極１８には可変電源６４と第３のダイオード６３とを介して第２のオーミック電極１７の電位と等しい電位が与えられる。このため、可変電源６４の出力電圧がゲート電極１８と第２のオーミック電極１７との間に印加され、可変電源６４の出力電圧は閾値電圧よりも低くなるため、第１のオーミック電極１６から第２のオーミック電極１７に流れる電流を遮断することができる。
【００９３】
次に、第１の端子３１と第２の端子３２との間に双方向に電流が流れる導通状態とする場合には、可変電源６４の出力を閾値電圧よりも高い例えば＋５Ｖとする。
【００９４】
この状態において、例えば、第２の端子３２の電位が第１の端子３１の電位よりも高い場合、例えば第２の端子３２の電位が第１の端子３１の電位に対して＋１００Ｖの場合には、第１のオーミック電極１６と第２のオーミック電極１７との間の電圧の大部分は第２のダイオード６２に印加され、第１のダイオード６１には、ダイオードの立ち上がり電圧ＶＦに相当する電圧が印加される。この電位は、可変電源６４と第３のダイオード６３とを介してゲート電極１８に印加される。つまり、第３のダイオード６３のＶＦ分だけ電圧降下した電位がゲート電極１８に与えられる。その結果、ゲート電極１８には、可変電源６４と同じ電圧が印加される。ＦＥＴ１０の閾値電圧を＋１Ｖとすると、ゲート電極１８と第１のオーミック電極１６との間には閾値電圧より高い電圧が印加されるため、第２のオーミック電極１７から第１のオーミック電極１６に電流を流すことができる。
【００９５】
逆に、第２の端子３２の電位が第１の端子３１の電位よりも低いの場合、例えば第２の端子３２の電位が第１の端子３１の電位に対して−１００Ｖの場合には、第１のオーミック電極１６と第２のオーミック電極１７との間の電圧の大部分は第１のダイオード６１に印加される。従って、ゲート電極１８には可変電源６４と第３のダイオード６３とを介して、可変電源６４の出力電圧が第２のオーミック電極１７とゲート電極１８との間に与えられる。可変電源６４の出力電圧は閾値電圧よりも高いため、第１のオーミック電極１６から第２のオーミック電極１７に電流を流すことができる。
【００９６】
なお、本実施形態ではノーマリーオフ型のＦＥＴを用いた双方向スイッチについて説明したが、第１の実施形態で示したようなノーマリーオン型のＦＥＴを用いてもよい。この場合、双方向の電流を遮断する際には、可変電源６４から閾値電圧以下の電圧を印加するために、例えば−３Ｖの負の電圧を出力する。また、双方向の電流を通電する際は、可変電源６４から閾値電圧よりも高い電圧を印加すればよいので、例えば０Ｖを出力する。
【００９７】
なお、可変電源６４は第３のダイオード６３を介してゲート電極１８に接続したが、双方向の電流を制御できれば、可変電源６４を直接ゲート電極１８に接続してもよい。
【００９８】
第２の実施形態において、双方向スイッチを制御する電源として可変電源を用いる例を示したが、可変電源に代えて一般的なゲート駆動回路を用いてもよい。ただし、このゲート駆動回路と接続する電源には、接地されていない絶縁型の直流電圧変換コンバータ（ＤＣ−ＤＣコンバータ）を用いるのが望ましい。また、接地していない電源としては電圧出力可能なフォトカプラやバッテリ等でもよい。
【００９９】
（第３の実施形態）
以下に、本発明の第３の実施形態について図面を参照して説明する。図１１は第３の実施形態に係る双方向スイッチの回路構成を示している。図１１において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
【０１００】
本実施形態の双方向スイッチは、ＦＥＴ１０にノーマリオフ型のＦＥＴを用いている。ノーマリオフ型のＦＥＴは特に限定されないが、例えば、第２の実施形態において示したものを用いればよい。また、マルチフィンガ型のＦＥＴとしてもよい。
【０１０１】
制御回路２０は、ゲート電極１８とカソード端子が接続された第１のダイオード７３Ａを有している。第１のダイオード７３Ａのアノード端子と第１のオーミック電極１６との間には、第１のスイッチ７１Ａを介在させて第２のダイオード７３Ｂが接続されている。第２のダイオード７３Ｂは、アノード端子が第１のスイッチ７１Ａと接続され、カソード端子が第１のオーミック電極１６と接続されている。第１のダイオード７３Ａのアノード端子と第２のオーミック電極１７との間には、第２のスイッチ７１Ｂを介在させて第３のダイオード７３Ｃが接続されている。第３のダイオード７３Ｃは、アノード端子が第２のスイッチ７１Ｂと接続され、カソード端子が第２のオーミック電極１７と接続されている。
【０１０２】
第１のダイオード７３Ａのアノード端子は、第３のスイッチ７１Ｃの一方の端子と接続され、第３のスイッチ７１Ｃの他方の端子と、第１のオーミック電極１６との間には、第４のスイッチ７１Ｄを介在させて第１の電源７２Ａが接続されている。第３のスイッチ７１Ｃの他方の端子と、第２のオーミック電極１７との間には、第５のスイッチ７１Ｅを介在させて第２の電源７２Ｂが接続されている。第１の電源７２Ａ及び第２の電源７２Ｂの出力電圧は、ＦＥＴ１０の閾値電圧よりも高い電圧とし、例えば５Ｖとすればよい。
【０１０３】
以下に、第３の実施形態に係る双方向スイッチの動作について説明する。まず、第１の端子３１と第２の端子３２との間に電流が流れない遮断状態とする場合には、第３のスイッチ７１Ｃをオフ状態とし、第１のスイッチ７１Ａ及び第２のスイッチ７１Ｂをオン状態とする。第４のスイッチ７１Ｄは、第１の実施形態の第１のスイッチと同様の動作をさせ、第５のスイッチ７１Ｅは、第１の実施形態の第２のスイッチと同様の動作の動作をさせる。
【０１０４】
この状態において、例えば、第２の端子３２の電位が第１の端子３１の電位よりも高い場合、例えば第２の端子３２の電位が第１の端子３１の電位に対して＋１００Ｖの場合には、第１のオーミック電極１６と第２のオーミック電極１７との間の電圧の大部分は第３のダイオード７３Ｃに印加され、第２のダイオード７３Ｂには、ダイオードの立ち上がり電圧ＶＦに相当する電圧が印加される。この電位は、第１のダイオード７３Ａを介してゲート電極１８に印加される。つまり、第１のダイオード７３ＡのＶＦ分だけ電圧降下を生じた電位がゲート電極１８に与えられる。その結果、ゲート電極１８には、第１のオーミック電極１６の電位と等しい電位が与えられる。ＦＥＴ１０の閾値電圧を＋１Ｖとすると、ゲート電極１８と第１のオーミック電極１６との間には閾値電圧より低い電圧が印加されるため、第２のオーミック電極１７から第１のオーミック電極１６に流れる電流を遮断することができる。
【０１０５】
逆に、第２の端子３２の電位が第１の端子３１の電位よりも低い場合、例えば第２の端子３２の電位が第１の端子３１の電位に対して−１００Ｖの場合には、第１のオーミック電極１６と第２のオーミック電極１７との間の電圧の大部分は第２のダイオード７３Ｂに印加される。従って、ゲート電極１８には第１のダイオードを介して第２のオーミック電極１７の電位と等しい電位が与えられる。このため、ゲート電極１８と第２のオーミック電極１７との間の電圧は閾値電圧よりも低くなるため、第１のオーミック電極１６から第２のオーミック電極１７に流れる電流を遮断することができる。
【０１０６】
次に、第１の端子３１と第２の端子３２との間に双方向に電流が流れる導通状態とする場合には、第３のスイッチ７１Ｃをオン状態とし、第１のスイッチ７１Ａ及び第２のスイッチ７１Ｂをオフ状態とする。さらに、第２の端子３２の電位が第１の端子３１の電位よりも高い場合、例えば第２の端子３２の電位が第１の端子３１の電位に対して＋１００Ｖの場
合には、第４のスイッチ７１Ｄをオン状態とし、第５のスイッチ７１Ｅをオフ状態とする。この場合には、第１の電源７２Ａにより第１のオーミック電極１６とゲート電極１８との間にＦＥＴ１０の閾値電圧よりも高い５Ｖの電圧が印加されるため、第２のオーミック電極１７から第１のオーミック電極１６へ電流を流すことができる。
【０１０７】
一方、第２の端子３２の電位が第１の端子３１の電位よりも低い場合、例えば第２の端子３２の電位が第１の端子３１の電位に対して−１００Ｖの場合には、第４のスイッチ７１Ｄをオフ状態とし、第５のスイッチ７１Ｅをオン状態とする。この場合には、第２の電源７２Ｂにより第２のオーミック電極１７とゲート電極１８との間にＦＥＴ１０の閾値電圧よりも高い５Ｖの電圧が印加されるため、第１のオーミック電極１６から第２のオーミック電極１７に電流を流すことができる。また、遮断状態から導通状態となるため、第２のオーミック電極１７の電圧はオン電圧まで低下し、双方向スイッチはオン状態となる。
【０１０８】
図１２には、制御回路２０の具体例を示している。図１２に示す制御回路２０は、第１のスイッチ７１Ａ、第２のスイッチ７１Ｂ、第３のスイッチ７１Ｃ、第４のスイッチ７１Ｄ及び第５のスイッチ７１Ｅとしてそれぞれ、第１のフォトカプラ８１Ａ、第２のフォトカプラ８１Ｂ、第３のフォトカプラ８１Ｃ、第４のフォトカプラ８１Ｄ及び第５のフォトカプラ８１Ｅを用いている。
【０１０９】
第４のフォトカプラ８１Ｄ及び第５のフォトカプラ８１Ｅを駆動する駆動回路５０は図３に示したものと同一のものを用いており、動作の説明は省略する。
【０１１０】
第３のフォトカプラ８１ＣのＬＥＤはゲート駆動信号源９１と接続され、第１のフォトカプラ８１Ａ及び第２のフォトカプラ８１Ｂはインバータ８５を介してゲート駆動信号源９１と接続されている。これにより、ゲート駆動信号源９１が、フォトカプラをオフ状態とする例えば０Ｖの信号を出力した場合には、第３のフォトカプラ８１Ｃがオフ状態となり、第１のフォトカプラ８１Ａ及び第２のフォトカプラ８１Ｂがオン状態となる。これにより、双方向スイッチは、第１の端子３１と第２の端子３２との間に電流が流れない遮断状態となる。
【０１１１】
ゲート駆動信号源９１が、フォトカプラをオン状態とする例えば５Ｖの電圧を出力した場合には、第３のフォトカプラ８１Ｃがオン状態となり、第１のフォトカプラ８１Ａ及び第２のフォトカプラ８１Ｂがオフ状態となる。また、第４のフォトカプラ８１Ｄ及び第５のフォトカプラ８１Ｅは、駆動回路５０により駆動されるため、双方向スイッチは、第１の端子３１と第２の端子３２との間に双方向に電流が流れる導通状態となる。
【０１１２】
このような構成とすれば第１の電源７２Ａ及び第２の電源７２Ｂの可変電源を用いる必要がない。なお、第６の抵抗素子Ｒ６及び第７の抵抗素子Ｒ７は、フォトカプラのＬＥＤの保護抵抗である。ＬＥＤの順方向電圧が３．６Ｖ、順方向電流が２０ｍＡであり、駆動電圧が５Ｖの場合には例えば、第６の抵抗素子Ｒ６の抵抗値を７０Ω、第７の抵抗素子Ｒ７の抵抗値を３５Ωとすればよい。また、駆動回路５０には図２に示したような回路を用いてもよい。
【０１１３】
（第３の実施形態の一変形例）
以下に、本発明の第３の実施形態の一変形例について説明する。本変形例の双方向スイッチの回路構成は、ＦＥＴ１０がノーマリオン型であることを除けば、図１１に示す第３の実施形態の双方向スイッチとほぼ同じである。本変形例においては、例えば閾値電圧−２ＶのＦＥＴを用い、第１の電源７２Ａ及び第２の電源７２Ｂの出力電圧を、双方向スイッチを遮断状態とするために閾値電圧未満の、例えば−５Ｖとする。
【０１１４】
本変形例の双方向スイッチの動作は以下のようになる。まず、双方向スイッチを遮断状態とする場合、第１のスイッチ７１Ａ及び第２のスイッチ７１Ｂをオフ状態とし、第３のスイッチ７１Ｃをオン状態とする。さらに、第２の端子３２の電位が第１の端子３１の電位よりも高い場合、例えば第２の端子３２の電位が第１の端子３１の電位に対して＋１００Ｖの場合には、第４のスイッチ７１Ｄをオン状態とし、第５のスイッチ７１Ｅをオフ状態とする。この場合には、第１の電源７２Ａにより第１のオーミック電極１６とゲート電極１８との間にＦＥＴ１０の閾値電圧より低い−５Ｖの電圧が印加されるため、第２のオーミック電極１７から第１のオーミック電極１６に流れる電流を遮断することができる。
【０１１５】
一方、第２の端子３２の電位が第１の端子３１の電位よりも低い場合、例えば第２の端子３２の電位が第１の端子３１の電位に対して−１００Ｖの場合には、第４のスイッチ７１Ｄをオフ状態とし、第５のスイッチ７１Ｅをオン状態とする。この場合には、第２の電源７２Ｂにより第２のオーミック電極１７とゲート電極１８との間にＦＥＴ１０の閾値電圧より低いの−５Ｖの電圧が印加されるため、第１のオーミック電極１６から第２のオーミック電極１７に流れる電流を遮断することができる。
【０１１６】
次に、双方向スイッチを導通状態とするときには、第１のスイッチ７１Ａ及び第２のスイッチ７１Ｂをオン状態とし、第３のスイッチ７１Ｃをオフ状態とする。第４のスイッチ７１Ｄは、第１の実施形態の第１のスイッチと同様の動作をさせ、第５のスイッチ７１Ｅは、第１の実施形態の第２のスイッチと同様の動作の動作をさせる。
【０１１７】
第１のオーミック電極１６の電位よりも第２のオーミック電極１７の電位が高い場合、第１のオーミック電極１６とゲート電極１８との間に閾値電圧よりも高い０Ｖ印加され、第２のオーミック電極１７から第１のオーミック電極１６へ電流を流すことができる。また、第１のオーミック電極１６の電位が第２のオーミック電極１７の電位より低い場合、第２のオーミック電極１７とゲート電極１８との間に閾値電圧よりも高い０Ｖが印加され、第１のオーミック電極１６から第２のオーミック電極１７へ電流を流すことができる。
【０１１８】
また、ノーマリオン型のＦＥＴを図１２の回路に適用するためには、図１２において、インバータ８５をゲート駆動信号源９１と抵抗素子Ｒ６との間に接続し、ゲート駆動信号源９１と抵抗素子Ｒ７とを直接接続する。また、第１の電源７２Ａ及び第２の電源７２Ｂの出力電圧を閾値電圧未満の例えば−５Ｖとする。
【０１１９】
このような構成とすることにより、双方向スイッチをオフ状態とするために、ゲート駆動信号が例えば０Ｖとなると、第１のフォトカプラ８１Ａ及び第２のフォトカプラ８１ＢがＯＦＦ状態となり、第３のフォトカプラ８１Ｃがオン状態となる。第４のフォトカプラ８１Ｄ及び第５のフォトカプラ８１Ｅは、第３の実施形態の回路と同じ動作をするため、第１のオーミック電極１６の電位よりも第２のオーミック電極１７の電位が高い場合、第１のオーミック電極１６とゲート電極１８との間に閾値電圧未満の−５Ｖ印加され、第２のオーミック電極１７から第１のオーミック電極１６へ流れる電流を遮断することができる。また、第２のオーミック電極１７の電位が第１のオーミック電極１６の電位よりも低い場合、第２のオーミック電極１７とゲート電極１８との間に閾値電圧未満の−５Ｖが印加され、第１のオーミック電極１６から第２のオーミック電極１７へ流れる電流を遮断することができる。
【０１２０】
また、双方向スイッチをオン状態とするために、ゲート駆動信号が例えば５Ｖとなると、第１のフォトカプラ８１Ａ及び第２のフォトカプラ８１Ｂはオン状態となり、第３のフォトカプラ８１Ｃはオフ状態となる。第４のフォトカプラ８１Ｄ及び第５のフォトカプラ８１Ｅについては、第３の実施形態の場合と同じ動作をする。この場合には、第３の実施形態の遮断状態の場合と同様に、第１のオーミック電極１６及び第２のオーミック電極１７の電位と、第１のダイオード７３Ａ、第２のダイオード７３Ｂ及び第３のダイオード７３Ｃとによって、ゲート電極１８には、第１のオーミック電極１６又は第２のオーミック電極１７の電位と等しい電位が与えられる。その結果、双方向の電流を通電することが可能となる。
【０１２１】
なお、第３のスイッチ７１Ｃは第３のダイオード７３Ｃを介してゲート電極１８に接続されているが、双方向の電流を制御が可能であれば、第３のスイッチ７１Ｃを直接ゲート電極１８に接続してもよい。
【０１２２】
各実施形態及びその変形例において、第１のオーミック電極１６を接地した例を示したが、制御部２０における接地しているすべての端子を第１のオーミック電極と接続すれば、第１のオーミック電極を接地しなくてもよい。また、各実施形態における双方向電源４１は、交流電源だけでなく双方向の電流を流すことができる回路構成が含まれる。例えば容量とインダクタンスとを含む回路であってもよい。
【０１２３】
第１のオーミック電極１６の電位と第２のオーミック電極１７の電位とが等しい場合には、第１のオーミック電極１６と第２のオーミック電極１７との間に電流が流れないため、ゲート電極１８にバイアスを印加する必要はない。従って、第１のオーミック電極１６の電位と第２のオーミック電極１７の電位とが等しい場合には、各スイッチの状態はどのような状態としてもよい。
【０１２４】
また、第１〜第３の実施形態及びその変形例に示したＳｉ基板に代えて、ＧａＮ基板、サファイア基板又はＳｉＣ基板等を用いてもよく、この場合には、例えば（０００１）面等の代表面上にＦＥＴを形成することが望ましい。また、ここで示した所望の電界効果トランジスタのトランジスタ特性が実現できる限りは、（０００１）面等の代表面からオフアングルのついた面方位上にトランジスタを形成してもよい。さらに、窒化物半導体の組成及び積層構造等は任意に変更してかまわない。
【産業上の利用可能性】
【０１２５】
本発明に係る双方向スイッチは、１つのＦＥＴにおいて第１のオーミック電極から第２のオーミック電極及び第２のオーミック電極から第１のオーミック電極への電流を制御し、少なくとも１方向に電流を流し且つ双方向の電流を遮断する双方向スイッチを実現でき、プラズマディスプレイに用いられる電力回収回路の双方向スイッチ、マトリックスコンバータ回路を用いたモータドライブ回路に用いる双方向スイッチ及び電力制御用の双方向スイッチ等として有用である。
【図面の簡単な説明】
【０１２６】
【図１】本発明の第１の実施形態に係る双方向スイッチを示す回路図である。
【図２】本発明の第１の実施形態に係る双方向スイッチの構成の一例を示す回路図である。
【図３】本発明の第１の実施形態に係る双方向スイッチの構成の一例を示す回路図である。
【図４】本発明の第１の実施形態の第１変形例に係る双方向スイッチを示す回路図である。
【図５】本発明の第１の実施形態の第２変形例に係る双方向スイッチに用いるＦＥＴを示す平面図である。
【図６】本発明の第１の実施形態の第２変形例に係る双方向スイッチに用いるＦＥＴを示し、図５のVI−VI線における断面図である。
【図７】本発明の第１の実施形態の第２変形例に係る双方向スイッチに用いるＦＥＴの変形例を示す平面図である。
【図８】本発明の第１の実施形態の第２変形例に係る双方向スイッチに用いるＦＥＴの変形例を示し、図７のVIII−VIII線における断面図である。
【図９】本発明の第１の実施形態の第２変形例に係る双方向スイッチに用いるＦＥＴの変形例を示す平面図である。
【図１０】本発明の第２の実施形態に係る双方向スイッチを示す回路図である。
【図１１】本発明の第３の実施形態に係る双方向スイッチを示す回路図である。
【図１２】本発明の第３の実施形態に係る双方向スイッチの構成の一例を示す回路図である。
【図１３】従来例に係る双方向スイッチを示す回路図である。
【符号の説明】
【０１２７】
１０      電界効果トランジスタ
１１      基板
１２      バッファ層
１３      半導体層
１４      ＧａＮ層
１５      ＡｌＧａＮ層
１６      第１のオーミック電極
１７      第２のオーミック電極
１８      ゲート電極
２０      制御回路
２１Ａ    第１のスイッチ
２１Ｂ    第２のスイッチ
２２Ａ    第１の電源
２２Ｂ    第２の電源
２２Ｃ    第３の電源
３１      第１の端子
３２      第２の端子
４０      負荷回路
４１      双方向電源
４２      負荷
５０      駆動回路
５１Ａ    第１のフォトカプラ
５１Ｂ    第２のフォトカプラ
５２      オペアンプ
５３Ａ    電源
５３Ｂ    電源
５４Ａ    第１のオペアンプ
５４Ｂ    第２のオペアンプ
５５      電源
６１      第１のダイオード
６２      第２のダイオード
６３      第３のダイオード
６４      可変電源
７１Ａ    第１のスイッチ
７１Ｂ    第２のスイッチ
７１Ｃ    第３のスイッチ
７１Ｄ    第４のスイッチ
７１Ｅ    第５のスイッチ
７２Ａ    第１の電源
７２Ｂ    第２の電源
７３Ａ    第１のダイオード
７３Ｂ    第２のダイオード
７３Ｃ    第３のダイオード
８１Ａ    第１のフォトカプラ
８１Ｂ    第２のフォトカプラ
８１Ｃ    第３のフォトカプラ
８１Ｄ    第４のフォトカプラ
８１Ｅ    第５のフォトカプラ
８５      インバータ
９１      ゲート駆動信号源
１０１    ユニット
１１１    基板
１１２    バッファ層
１１３    半導体層
１１４    ＧａＮ層
１１５    ＡｌＧａＮ層
１１６    第１のオーミック電極
１１７    第２のオーミック電極
１１８    ゲート電極
１２１    保護膜
１２２    第１の絶縁膜
１２３    第２の絶縁膜
１２４    絶縁膜
１２５    電極間配線
１３０    第２のオーミック電極パッド
１３１    第１のオーミック電極パッド
１３２    ゲート電極パッド
１４０    活性領域
１４１    高抵抗化領域
１４２    絶縁膜
１５６    第１のオーミック電極
１５７    第２のオーミック電極
１５８    ゲート電極
１６０    第２のオーミック電極パッド
１６１    第１のオーミック電極パッド
１６２    ゲート電極パッド
【図１】
2009124667.tif 000003
【図２】
2009124667.tif 000004
【図３】
2009124667.tif 000005
【図４】
2009124667.tif 000006
【図５】
2009124667.tif 000007
【図６】
2009124667.tif 000008
【図７】
2009124667.tif 000009
【図８】
2009124667.tif 000010
【図９】
2009124667.tif 000011
【図１０】
2009124667.tif 000012
【図１１】
2009124667.tif 000013
【図１２】
2009124667.tif 000014
【図１３】
2009124667.tif 000015