(57)【要約】【課題】剥離を容易に行うことができる剥離方法を提供する。また、剥離精度を向上させることにより、装置の製造歩留まりを向上させる。【解決手段】本発明に係る剥離方法は、剥離層(3)とその上部に形成された半導体素子(55)とを有する第１基板(S1)と、前記第１基板の前記半導体素子形成面と接着層(18)を介して接合された第２基板（S2)とを有する積層基板(S)の剥離方法であって、前記積層基板に振動(53)を与えつつ前記剥離層(3)の層内又は界面から前記第２基板(S2)を剥離する。かかる方法によれば、剥離工程において振動を与えることにより、剥離層中の亀裂が拡大し、剥離を容易に行うことができる。【選択図】図５
2009231532.tif 000002
【特許請求の範囲】
【請求項１】
剥離層とその上部に形成された半導体素子とを有する第１基板と、前記第１基板の前記半導体素子形成面と接着層を介して接合された第２基板と、を有する積層基板の剥離方法であって、
前記積層基板に振動を与えつつ前記剥離層の層内又は界面から前記第１基板と前記第２基板とを剥離することを特徴とする剥離方法。
【請求項２】
前記第１基板と前記第２基板との剥離は、
前記積層基板の前記剥離層内に、刃状体を差し込み、
前記刃状体に前記積層基板の厚さ方向の力を加えることにより行われることを特徴とする請求項１記載の剥離方法。
【請求項３】
剥離層とその上部に形成された半導体素子とを有する第１基板と、前記第１基板の前記半導体素子形成面と接着層を介して接合された第２基板と、を有する積層基板の剥離装置であって、
前記積層基板に振動を与える振動印加手段と、
前記第１基板または第２基板の少なくとも一方に、前記積層基板の厚さ方向の力を加える剥離手段と、
を、有することを特徴とする剥離装置。
【請求項４】
前記剥離手段は、
前記積層基板の前記剥離層内に差し込まれる刃状体と、
前記刃状体に前記積層基板の厚さ方向の力を加える応力印加手段とを有することを特徴とする請求項３記載の剥離装置。
【請求項５】
第１基板上に剥離層を形成する工程と、
前記剥離層上に半導体素子を形成する工程と、
前記第１基板の前記半導体素子の形成面と第２基板とを、接着層を介して接合し、積層基板を形成する工程と、
前記積層基板に振動を与えつつ前記剥離層の層内又は界面から前記第１基板と前記第２基板とを剥離する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項６】
前記第１基板と前記第２基板とを剥離する工程は、
前記積層基板の前記剥離層内に、刃状体を差し込み、
前記刃状体に前記積層基板の厚さ方向の力を加えることにより行われることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記剥離層は、シリコン膜であり、
前記第１基板と前記第２基板とを剥離する工程の前に、
前記シリコン膜に、レーザ光を照射することにより、前記シリコン膜をアブレーションさせる工程を有することを特徴とする請求項５又は６記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、剥離方法、剥離装置および半導体装置の製造方法に関し、特に、転写工程で用いられる基板間の剥離技術に関する。
【背景技術】
【０００２】
近年、液晶装置などの電気光学装置の開発において、装置の小型化や軽量化に加え、可撓性や耐衝撃性を図れることからフレキシブル基板の採用が検討されている。
【０００３】
このようなフレキシブル基板は、耐熱性や、耐溶剤性が無機ガラス基板に比べて劣るため、フレキシブル基板上に直接半導体素子を形成することが困難であった。また、可撓性があるため、製造工程中のハンドリングにも工夫が必用であった。
【０００４】
そこで、ガラス基板上に形成された半導体素子をフレキシブル基板に転写する技術が採用されている。
【０００５】
例えば、下記特許文献１〜３には、予め転写元基板上に剥離層を介して薄膜トランジスタなどの被転写層を形成しておき、被転写層を転写先基板に接合した後、剥離層に光照射等を行って分離を生じさせることにより、被転写体を転写先基板に転写する技術が開示されている。
【０００６】
また、下記特許文献４には、転写元基板と転写先基板との剥離技術に関する記載がある。
【特許文献１】特開平１０−２３５９２９号公報
【特許文献２】特開平１０−２３５９３０号公報
【特許文献３】特開平１０−２３５９３１号公報
【特許文献４】特開２００４−２２８３７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記転写技術は、各種電子機器の用途や利便性に応じ薄膜トランジスタ等の半導体素子を任意の基板上に形成し得る技術として注目されているものの、剥離技術については、基板間に単に応力を加えることにより物理的に引き剥がすものが多かった。
【０００８】
しかしながら、過度に応力を加えると、被転写層や転写先基板が破損し、歩留まりが低下してしまう。特に、フレキシブル基板を転写先基板とする場合には、応力が加わり易く、簡易かつ有効な剥離技術の検討が望まれる。
【０００９】
本発明にかかる具体的態様は、剥離を容易に行うことができる剥離方法を提供することを目的とする。また、剥離精度を向上させることにより、装置の製造歩留まりを向上させることを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る剥離方法は、剥離層とその上部に形成された半導体素子とを有する第１基板と、前記第１基板の前記半導体素子形成面と接着層を介して接合された第２基板とを有する積層基板の剥離方法であって、前記積層基板に振動を与えつつ前記剥離層の層内又は界面から前記第２基板を剥離することを特徴とする。
【００１１】
かかる方法によれば、剥離工程において振動を与えることにより、剥離層中の亀裂が拡大し、剥離を容易に行うことができる。
【００１２】
例えば、前記第２基板の剥離は、前記積層基板の前記剥離層内に、刃状体を差し込み、前記刃状体に前記積層基板の厚さ方向の力を加えることにより行われる。このように、積層基板の剥離方法として刃状体を用いてもよい。
【００１３】
本発明に係る剥離装置は、剥離層とその上部に形成された半導体素子とを有する第１基板と、前記第１基板の前記半導体素子形成面と接着層を介して接合された第２基板とを有する積層基板の剥離装置であって、前記積層基板に振動を与える振動印加手段と、前記第１基板または第２基板の少なくとも一方に、前記積層基板の厚さ方向の力を加える剥離手段とを有する。
【００１４】
かかる構成によれば、振動印加手段により積層基板に振動を与えることができ、剥離層中の亀裂を拡大させることで、剥離を容易に行うことができる。
【００１５】
例えば、前記剥離手段は、前記積層基板の前記剥離層内に差し込まれる刃状体と、前記刃状体に前記積層基板の厚さ方向に力を加える手段とを有する。このように、積層基板の剥離手段として刃状体を用いてもよい。
【００１６】
本発明に係る半導体装置の製造方法は、第１基板上に剥離層を形成する工程と、前記剥離層上に半導体素子を形成する工程と、前記第１基板の前記半導体素子形成面と第２基板とを、接着層を介して接合し、積層基板を形成する工程と、前記積層基板に振動を与えつつ前記剥離層の層内又は界面から前記第２基板を剥離する工程と、を有する。
【００１７】
かかる方法によれば、剥離工程において振動を与えることにより、剥離層中の亀裂が拡大し、剥離を容易に行うことができる。また、積層基板に加わる物理的応力が小さくても上記亀裂の拡大により剥離を容易に行うことができるため、第１、第２基板又は半導体素子の損傷を低減でき、装置の製造歩留まりを向上させることができる。
【００１８】
例えば、前記第２基板を剥離する工程は、前記積層基板の前記剥離層内に、刃状体を差し込み、前記刃状体に前記積層基板の厚さ方向に力を加えることにより行われる。このように、積層基板の剥離方法として刃状体を用いてもよい。
【００１９】
例えば、前記剥離層は、シリコン膜であり、前記積層基板を形成する工程の後、前記シリコン膜に、レーザ光を照射することにより、前記シリコン膜をアブレーションさせる工程を有する。このように、アブレーションにより、剥離層中または剥離層界面における接着力を低減させた後、剥離を行なってもよい。
【発明を実施するための最良の形態】
【００２０】
以下、本発明における実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
【００２１】
（１）転写工程（半導体装置の製造工程）
図１〜図３は、本実施の形態の半導体素子の転写工程を示す断面図である。これらの図面を参照しながら転写工程、即ち、第１基板Ｓ１に形成された半導体素子を第２基板Ｓ２に転写し、さらに、第３基板Ｓ３に転写する工程について説明する。ここでは、半導体素子として薄膜トランジスタ（ＴＦＴ： thin film transistor）を例示し、説明する。
【００２２】
（ＴＦＴ形成工程）
図１（Ａ）に示すように、第１基板Ｓ１上に剥離層３を形成する。第１基板Ｓ１の条件としては、以降のＴＦＴ（素子）の形成工程の各処理に耐え得る基板であれば特に制限はないが、例えば、ガラス基板を、第１基板Ｓ１として用いることができる。
【００２３】
次いで、第１基板Ｓ１上に、剥離層（分離層、犠牲層、接着・剥離層）３として、アモルファスシリコン膜をＣＶＤ（chemical vapor deposition、化学気相成長）法により形成する。剥離層３として、シリコン酸化膜、無機薄膜の他、ポリエチレンやポリプロピレンなどの有機高分子材料などを用いてもよい。また、単層のみならず複数層としてもよい。
【００２４】
次いで、剥離層３上にＴＦＴを形成する。ＴＦＴの形成工程に特に限定はないが、以下の工程によりＴＦＴを形成することができる。
【００２５】
図１（Ｂ）に示すように、剥離層３上に下地保護膜５として例えば酸化シリコン膜をＣＶＤ法により形成し、さらに、その上部に半導体層７として例えばアモルファスシリコン膜をＣＶＤ法により形成する。次いで、この膜にレーザー照射することにより結晶化させ多結晶シリコン膜とする。この後、半導体膜７をパターニングし、島状の半導体膜７を形成し、半導体膜７上にゲート絶縁膜９として例えば酸化シリコン膜をＣＶＤ法で形成する。次いで、ゲート絶縁膜９上にゲート電極１１として、例えばアルミニウム（Ａｌ）膜等をスパッタリング法により形成し、パターニングする。次いで、ゲート電極１１をマスクに不純物イオンとして、例えば、ボロン（Ｂ）もしくはリン（Ｐ）等の不純物をイオン打ち込みすることによりソース、ドレイン領域７ａ、７ｂを形成する。以上の工程によりＴＦＴが形成される。
【００２６】
次いで、図１（Ｃ）に示すように、ゲート電極１１上に層間絶縁膜１３として例えば酸化シリコン膜をＣＶＤ法で形成し、ソース、ドレイン領域７ａ、７ｂ上の層間絶縁膜１３をエッチング等することによりコンタクトホールを形成する。次いで、コンタクトホール内を含む層間絶縁膜１３上に導電性膜として例えばＡｌ膜をスパッタリング法により堆積し、パターニングすることにより、ソース、ドレイン引き出し配線１５ａ、１５ｂを形成する。
【００２７】
次いで、ソース、ドレイン引き出し配線１５ａ、１５ｂ上に保護膜１７として例えば酸化シリコン膜を例えばＣＶＤ法で形成する。なお、導電性膜の堆積、パターニングおよび層間絶縁膜の堆積を繰り返すことによってソース、ドレイン引き出し配線１５ａ、１５ｂ上に多層配線を形成してもよい。
【００２８】
（第１転写工程）
１）第１接合工程
以上の工程で形成されたＴＦＴや配線を第２基板Ｓ２に転写する。この転写を第１転写（中間転写、仮転写）という。第２基板Ｓ２の条件としては、以降の工程に耐え得る基板であれば良く、例えば、第１基板Ｓ１と同じ素材の基板（例えばガラス基板）を用いても良い。
【００２９】
図２（Ａ）に示すように、第１基板Ｓ１の保護膜１７上に接着剤（仮接着剤）１８を形成する。この接着剤１８は、例えば、熱硬化型接着剤や光硬化型接着剤よりなる。この接着剤１８上に、剥離層１９として例えばアモルファスシリコン膜がＣＶＤ法により形成された第２基板Ｓ２を接合（接着）する。
【００３０】
２）第１剥離工程
次いで、図２（Ａ）に示すように、第１基板Ｓ１側から剥離層３にレーザー光を照射し、アブレーションを生じさせることにより、剥離層３の内部、もしくは他の膜との界面において亀裂など、接着力の低下した部分を生じさせる。アブレーションとは、照射光を吸収した材料層が、化学的または熱的に励起され、その表面や内部において材料層の溶融や気化が生じる現象をいう。よって、材料層の表面(界面）や内部によって微小な気泡（空間）が多数生じ、これが接着力を弱め、また、亀裂となる。
【００３１】
この際、剥離層１９にレーザー光の影響を与えないように、レーザー光の焦点を調整する。なお、剥離層３と剥離層１９との間にレーザー光を透過させない膜（もしくはレーザー光の強度を低減させる膜）が用いられている場合には、上記調整は必要ない。
【００３２】
次いで、図２（Ｂ）に示すように、第２基板Ｓ２側を下側とし、第１基板Ｓ１を剥離する。次いで、第２基板Ｓ２の表面に残存する剥離層３の残渣をエッチング等により除去する。以上の工程により、第１転写工程が終了する。この際、図２（Ｂ）に示すように、第２基板Ｓ２上には、ＴＦＴ（Ｔ）や配線（１５ａ、１５ｂ）が逆向きに転写されている。
【００３３】
（第２転写工程）
１）第２接合工程
次いで、第２基板Ｓ２上のＴＦＴや配線を第３基板Ｓ３に第２転写（最終転写）する。第３基板Ｓ３は、例えばポリイミドやポリエステル、ポリカーボネイト、ポリエーテルサルフォン、ポリエチレンテレフタレート、ポリエチレンナフタレート等のプラスチック基板または、粘土が主成分であり層状の結晶構造を持った珪酸塩鉱物、有機無機複合基板、金属基板等よりなるフレキシブル基板である。かかる基板は、軽量でかつ安価であり、また、応力にも強いことから多様性がある。
【００３４】
まず、図３（Ａ）に示すように、第２基板Ｓ２の下地保護膜５上に、永久接着剤２１として例えば熱硬化型接着剤、光硬化型接着剤等を形成する。次いで、永久接着剤２１上に第３基板Ｓ３を接合（接着）する。
【００３５】
２）第２剥離工程
次いで、図３（Ｂ）に示すように、第２基板Ｓ２側から剥離層１９にレーザー光を照射し、アブレーションを生じさせることにより、剥離層１９の内部、もしくは他の膜との界面において亀裂を生じさせる。
【００３６】
次いで、第２基板Ｓ２の表面に残存する剥離層１９の残渣や接着剤１８をエッチング等により除去し、第２転写が終了する。
【００３７】
なお、上記ＴＦＴは、半導体素子の一例であり、各種半導体素子を上記転写工程により所望の基板上に形成することができる。
【００３８】
このように、上記転写技術を用いれば、製造条件の異なる複数種類の半導体素子をそれぞれ最適な条件で転写元基板（Ｓ１，Ｓ２）に形成した後、転写先基板（Ｓ３）へ移動させることにより所望の電子デバイスを製造することができる。
【００３９】
（２）剥離方法および剥離装置
次いで、上記第１、第２剥離工程で用いられる剥離方法および剥離装置について詳細に説明する。図４および図５は、本実施の形態の剥離方法および剥離装置を示す断面図である。
【００４０】
例えば、図４に示すように、第１基板Ｓ１および第２基板Ｓ１の積層基板（図２（Ａ）参照）Ｓをステージ（固定板）５１上に搭載する。なお、ここでは、ＴＦＴなどの半導体素子の詳細な構成を省略し、ＴＦＴなどの半導体素子が形成されている層を転写層５５で示す。
【００４１】
例えば、ステージ５１は、吸引機構を有し、積層基板（ここでは、下側の第２基板Ｓ２側）を吸着固定できる構成となっている。なお、吸引機構の他、機械的な固定機構を用いてもよい。
【００４２】
また、ステージ５１には、振動印加手段（バイブレーション機構）５３が内蔵されている。振動印加手段に限定はないが、例えば、振動モータなどを用いて振動を生じさせることができる。例えば、モータの回転軸に対しアンバランスな重りをつけることにより振動を作り出すことができる。
【００４３】
振動の周波数は、例えば、３０Ｈｚ以上２ｋＨｚ以下である。なお、本発明者の検証によれば、積層基板Ｓを振動棒で軽く叩く程度の微振動でも充分効果的であることが確認されている。かかる微振動の周波数は、例えば１ｋＨｚ±５００Ｈｚ程度である。ステージや基板（Ｓ１、Ｓ２、Ｓ３）の材質、厚さや大きさなどにより周波数を調整し、剥離層に振動が伝わり易い周波数を選択することが望ましい。また、振動は、縦波、横波、ねじれ波、表面波のいずれでもよく、これらの複合波を用いてもよい。
【００４４】
次いで、図５（Ａ）に示すように、積層基板Ｓの剥離層３に、刃状体５７を差し込む。刃状体５７は、例えば、その断面が略Ｌ字状の金属部材からなり、水平方向の先端部が尖った形状となっている。図５（Ｂ）に示すように、刃状体５７の幅は、例えば、積層基板の一辺の１／３以上であり、剥離後において上側の基板（ここでは、第１基板Ｓ１）を保持できる構成となっている。
【００４５】
また、この刃状体５７には、積層基板Ｓの厚さ方向（剥離方向、固定基板と逆側の基板方向、図５では、図中上方向）の力（応力）が加わっている。この応力印加機構５９に限定はないが、例えば、図５（Ａ）に示すように、刃状体５７に接続された滑車５９ｂおよび重り５９ａを有するよう構成することができる。
【００４６】
上記ステージ５１を介して積層基板Ｓに直接振動を与えつつ、刃状体５７を差し込み、刃状体５７により第１基板Ｓ１を上側に引き上げることにより、第１基板Ｓ１を剥離する。このように、本実施の形態においては、積層基板Ｓに直接振動を加えつつ、基板の剥離を行ったので、刃状体５７により形成された剥離の起点（大きな亀裂）や、アブレーションにより生じた剥離層３の内部、もしくは他の膜との界面における亀裂が拡大し、より小さな力で剥離を行うことができる。言い換えれば、剥離精度を向上させることができる。よって、剥離工程における基板（Ｓ１、Ｓ２）、半導体素子（ＴＦＴ）や配線などの損傷を低減でき、製品の製造歩留まりを向上させることができる。
【００４７】
なお、図５においては、第２基板Ｓ２側をステージ５１上に固定したが、第１基板Ｓ１側を固定してもよい。
【００４８】
また、図５においては、第１基板Ｓ１と第２基板Ｓ２との積層基板Ｓを剥離したが、第２基板Ｓ２と第３基板Ｓ３との積層基板（図３（Ｂ）参照）の剥離にも上記剥離方法及び剥離装置を適用することができる。
【００４９】
（３）応用例および変形例
図６および図７は、本実施の形態の他の剥離方法および剥離装置を示す断面図である。以下に、図６および図７を参照しながら本実施の形態の応用例および変形例について説明する。
【００５０】
図５においては、ステージ５１の内部に、振動印加手段（バイブレーション機構）５３を内蔵させたが、図６に示すように、振動印加手段５３を、第１基板Ｓ１又は第２基板Ｓ２に接触させ、積層基板Ｓに振動を伝達してもよい。また、複数の部位に振動印加手段５３を接触させてもよい。また、刃状体５７に対する振動を併用してもよい。
【００５１】
なお、図５においては、刃状体５７を積層基板Ｓの両側に差し込んだが、片側のみに差し込み、剥離を行ってもよい。
【００５２】
また、図５においては、幅広の刃状体５７を用いたが、所定の間隔毎に配置した複数の針状部材を用いてもよい。また、針状部材や幅の狭い刃状体５７を積層基板Ｓの外周に沿うよう水平移動させ、剥離を行ってもよい。
【００５３】
また、図５においては、あらかじめアブレーションなどにより剥離層における接着力の低下処理を行った基板を用いて剥離したが、剥離装置内に光照射部など剥離層の接着力を弱めるための処理部を設け、上記処理および剥離工程を連続して行ってもよい。
【００５４】
また、図５においては、刃状体５７を介して上側の基板（図５では、第１基板Ｓ１）に応力を加えたが、図６に示すように、上側の基板（図５では、第１基板Ｓ１）を吸引機構により吸引することにより剥離してもよい。例えば、図６に示すように、固定板５１Ａおよび５１Ｂを介して第２基板Ｓ２および第１基板Ｓ１をそれぞれ下方向および上方向に引っ張ることにより剥離を行ってもよい。また、積層基板Ｓの上側又は下側基板に対し、水平方向の応力（図中右側からの応力、左側からの応力、右回転応力、左回転応力など）を加え剥離を行ってもよい。
【００５５】
また、図６においては、第１基板Ｓ１と第２基板Ｓ２との積層基板Ｓを剥離したが、図７に示すように、第２基板Ｓ２と第３基板Ｓ３との積層基板（図３（Ｂ）参照）の剥離にも上記種々の応用例および変形例を適用することができる。
【００５６】
＜電気光学装置および電子機器の説明＞
上記実施の形態で転写された半導体素子（ＴＦＴ）の具体的な適用箇所について制限はないが、上記ＴＦＴは例えば電気光学装置（表示装置）の画素回路や駆動回路として用いられる。図８は、アクティブマトリクス基板の回路構成を示す図である。例えば、アクティブマトリクス型の液晶装置では、図８に示すように、データ線Ｙとゲート線との交点にＴＦＴおよび画素電極６０が配置され、ＴＦＴの一端がデータ線Ｙと、他端が画素電極６０と、そのゲートがゲート線Ｘと接続されている。また、データ線Ｙはデータ線駆動回路６３と接続され、また、ゲート線Ｘは、ゲート線駆動回路６５と接続されている。このような駆動回路を構成する素子としてもＴＦＴが利用される。
【００５７】
したがって、上記実施の形態で転写された半導体素子（ＴＦＴ）は、例えば上記画素回路や駆動回路を構成し、転写基板（Ｓ３）と対向基板との間に液晶や電気泳動カプセルなどを配置することにより表示部を構成する。
【００５８】
上記表示部は、携帯電話、ビデオカメラ、ロールアップ式テレビジョンの他、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示板、宣伝広告用ディスプレイ、電子ペーパーなどの電子機器（電気光学装置）に組み込むことができる。
【００５９】
図９は、フレキシブル基板上に形成されたマイクロコンピュータを示す斜視図である。上記実施の形態で転写された半導体素子（ＴＦＴ）は、上記電気光学装置のみならず、図９に示す、フレキシブル基板上に形成されたマイクロコンピュータなどにも適用可能である。５７１は、フレキシブル基板であり、例えば、５７３はＲＡＭ（random access memory）、５７５はＣＰＵ（central processing unit）、５７７は、入出力回路、５７９は、太陽電池である。
【００６０】
なお、上記実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施の形態の記載に限定されるものではない。そのような組み合わせ又は変更若しくは改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【００６１】
【図１】本実施の形態の半導体素子の転写工程を示す断面図である。
【図２】本実施の形態の半導体素子の転写工程を示す断面図である。
【図３】本実施の形態の半導体素子の転写工程を示す断面図である。
【図４】本実施の形態の剥離方法および剥離装置を示す断面図である。
【図５】本実施の形態の剥離方法および剥離装置を示す断面図である。
【図６】本実施の形態の他の剥離方法および剥離装置を示す断面図である。
【図７】本実施の形態の他の剥離方法および剥離装置を示す断面図である。
【図８】アクティブマトリクス基板の回路構成を示す図である。
【図９】フレキシブル基板上に形成されたマイクロコンピュータを示す斜視図である。
【符号の説明】
【００６２】
３…剥離層、５…下地保護膜、７…半導体層、７ａ、７ｂ…ソース、ドレイン領域、９…ゲート絶縁膜、１１…ゲート電極、１３…層間絶縁膜、１５ａ、１５ｂ…ソース、ドレイン引き出し配線、１７…保護膜、１８…仮接着層、１９…剥離層、２１…永久接着剤、５１…ステージ、５１Ａ、５１Ｂ…固定板、５３…振動印加手段、５５…転写層、５７…刃状体、５９…応力印加機構、５９ａ…重り、５９ｂ…滑車、６３…データ線駆動回路、６５…ゲート線駆動回路、５７１…フレキシブル基板、５７３…ＲＡＭ、５７５…ＣＰＵ、５７７…入出力回路、５７９…太陽電池、Ｓ…積層基板、Ｓ１…第１基板、Ｓ２…第２基板、Ｓ３…第３基板、Ｔ…ＴＦＴ、Ｘ…ゲート線、Ｙ…データ線
【図１】
2009231532.tif 000003
【図２】
2009231532.tif 000004
【図３】
2009231532.tif 000005
【図４】
2009231532.tif 000006
【図５】
2009231532.tif 000007
【図６】
2009231532.tif 000008
【図７】
2009231532.tif 000009
【図８】
2009231532.tif 000010
【図９】
2009231532.tif 000011