(57)【要約】【課題】比較的簡単な回路構成でプラズマディスプレイパネルの維持電極に第１の電圧および第２の電圧を印加する。【解決手段】電圧発生回路６０は、第１のインダクタＬ６２を有するダウンコンバータで構成され第１の電圧Ｖｅ１を発生する第１電圧発生部６２と、第１のインダクタＬ６２と誘導結合した第２のインダクタＬ６４を有し第１の電圧Ｖｅ１に重畳して第２の電圧Ｖｅ２を発生させる第２電圧発生部６４と、発生させた電圧を維持電極に出力するスイッチング素子Ｑ６９と、ダイオードＤ９１とコンデンサＣ９１とを有するブートストラップ回路を有しかつオン・オフ制御する制御信号をスイッチング素子Ｑ６９に伝達するゲート制御部７９とを備え、所定の期間に、ブートストラップ回路のコンデンサＣ９１に電力をくみ上げることなくスイッチング素子のオン・オフを繰り返すことにより、電圧を維持電極に印加する。【選択図】図１０
2009186719.tif 000002
【特許請求の範囲】
【請求項１】
走査電極と維持電極とデータ電極とを有するプラズマディスプレイパネルと、前記維持電極を駆動する維持電極駆動回路と、前記維持電極駆動回路に電力を供給する維持電源とを備えたプラズマディスプレイ装置であって、
前記維持電極駆動回路は、前記維持電源にもとづき維持パルスを発生する維持パルス発生回路と、前記維持電源にもとづき第１の電圧および第２の電圧を発生させる電圧発生回路とを備え、
前記電圧発生回路は、第１のインダクタを有するダウンコンバータで構成され前記維持電源にもとづき前記維持電源の電圧よりも低い前記第１の電圧を発生する第１電圧発生部と、前記第１電圧発生部の第１のインダクタと誘導結合した第２のインダクタを有しかつ前記第１の電圧に出力電圧を重畳して前記第２の電圧を発生させる第２電圧発生部と、前記第１電圧発生部または前記第２電圧発生部で発生させた電圧を前記維持電極に出力するスイッチング素子と、ダイオードとコンデンサとを有するブートストラップ回路を有しかつ前記スイッチング素子をオン・オフ制御する制御信号を前記スイッチング素子に伝達するゲート制御部とを備え、
所定の期間に、前記ブートストラップ回路のコンデンサに電力をくみ上げることなく、前記スイッチング素子のオン・オフを繰り返すことにより、前記第１の電圧または前記第２の電圧を含む所定の範囲内の電圧を前記維持電極に印加することを特徴とするプラズマディスプレイ装置。
【請求項２】
前記所定の期間は、前記放電セルで放電が発生しない期間であることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルを用いた画像表示装置であるプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面基板と背面基板との間に多数の放電セルが形成されている。前面基板上には、１対の走査電極と維持電極とからなる表示電極対が互いに平行に複数形成され、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面基板上には、複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁とがそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面基板と背面基板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極対とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線で赤色、緑色、青色の蛍光体を励起発光させてカラー表示を行っている。
【０００３】
パネルを駆動する方法としてはサブフィールド法、すなわち、１フィールド期間を複数のサブフィールドに分割したうえで、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。サブフィールドは、初期化期間、書込み期間および維持期間を有する。初期化期間では、各電極に初期化電圧を印加して、それに続く書込み動作に必要な壁電荷を形成する。書込み期間では、走査電極に走査パルスを印加するとともにデータ電極に書込みパルスを印加して、表示を行うべき放電セルにおいて書込み放電を起こす。そして維持期間では、走査電極および維持電極に交互に維持パルスを印加して、書込み放電を起こした放電セルにおいて維持放電を起こし、対応する放電セルの蛍光体層を発光させることにより画像表示を行う。
【０００４】
このようにパネルを駆動する駆動回路は、それぞれの電極に様々な電圧値を持つ駆動電圧波形を印加するために、多くの電圧源が必要となる。例えば特許文献１には、初期化期間において第１の電圧を印加し、書込み期間において維持電極に第１の電圧とは異なる第２の電圧を印加する駆動方法が記載されている。これらの電圧を発生させるために、それぞれの電圧に対応した電源回路を独立に設けた回路構成も可能ではあるが、独立に電源回路を設けると電源回路が煩雑になりコストが高くなる。そこで特許文献１には、他の電源の電圧をコンデンサに蓄積し、それを第１の電圧に重畳して第２の電圧を発生させる非常に簡単な回路が開示されている。
【特許文献１】特開２００６−２１５４９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、近年は、パネルの大画面化、高精細度化が進み、パネルの駆動回路の電力もますます増える傾向にある。このような電力の増加に対しては、許容電力の大きい回路素子を使用する、同一の仕様の回路素子を多数並列に接続して使用する等の方法により対応することができる。しかし、例えば特許文献１に記載の第２の電圧を発生させる回路では、他の電源の電圧を第１の電圧に重畳する際には電源からの電力の供給がないため、他の電源の電圧を蓄積するコンデンサの容量を非常に大きくする必要があった。加えて、大きな電流が流れる経路に多くのスイッチング素子を用いる必要があるため、かえってコストが高くなってしまうという問題があった。さらに駆動回路の電力が増加すると、プラズマディスプレイ装置の電源をオンまたはオフする際に各回路素子を破壊しないように、各電圧をオンまたはオフするシーケンスが重要となるが、そのための電源の制御も煩雑になる。加えて、スイッチング素子等の回路素子が万一停止した場合であっても異常な電圧を発生することがないようにプラズマディスプレイ装置の安全性を確保する必要がある。
【０００６】
本発明はこれらの課題に鑑みなされたものであり、安全性を考慮し、かつ大画面パネルであっても駆動でき、比較的簡単な回路構成で維持電極に第１の電圧および第２の電圧を印加する維持電極駆動回路を備えたプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために本発明は、走査電極と維持電極とデータ電極とを有するパネルと、維持電極を駆動する維持電極駆動回路と、維持電極駆動回路に電力を供給する維持電源とを備えたプラズマディスプレイ装置であって、維持電極駆動回路は、維持電源にもとづき維持パルスを発生する維持パルス発生回路と、維持電源にもとづき第１の電圧および第２の電圧を発生させる電圧発生回路とを備え、電圧発生回路は、第１のインダクタを有するダウンコンバータで構成され維持電源にもとづき維持電源の電圧よりも低い第１の電圧を発生する第１電圧発生部と、第１電圧発生部の第１のインダクタと誘導結合した第２のインダクタを有しかつ第１の電圧に出力電圧を重畳して第２の電圧を発生させる第２電圧発生部と、第１電圧発生部または第２電圧発生部で発生させた電圧を維持電極に出力するスイッチング素子と、ダイオードとコンデンサとを有するブートストラップ回路を有しかつスイッチング素子をオン・オフ制御する制御信号をスイッチング素子に伝達するゲート制御部とを備え、所定の期間に、ブートストラップ回路のコンデンサに電力をくみ上げることなく、スイッチング素子のオン・オフを繰り返すことにより、第１の電圧または第２の電圧を含む所定の範囲内の電圧を維持電極に印加することを特徴とする。この構成により、安全性を考慮し、かつ大画面パネルであっても駆動でき、比較的簡単な回路構成で維持電極に第１の電圧および第２の電圧を印加する維持電極駆動回路を備えたプラズマディスプレイ装置を提供することができる。
【０００８】
また本発明のプラズマディスプレイ装置の上記所定の期間は、放電セルで放電が発生しない期間であることが望ましい。この構成により、維持電極の電圧が急激に低下することがない。
【発明の効果】
【０００９】
本発明によれば、安全性を考慮し、かつ大画面パネルであっても駆動でき、比較的簡単な回路構成で維持電極に第１の電圧および第２の電圧を印加する維持電極駆動回路を備えたプラズマディスプレイ装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
【００１１】
（実施の形態）
図１は、本発明の実施の形態におけるプラズマディスプレイ装置に用いるパネル１０の構造を示す分解斜視図である。ガラス製の前面基板２１上には、走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして表示電極対２４を覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。背面基板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色、緑色および青色の各色に発光する蛍光体層３５が設けられている。
【００１２】
これら前面基板２１と背面基板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばキセノンを含む放電ガスが封入されている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
【００１３】
なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
【００１４】
図２は、本発明の実施の形態におけるプラズマディスプレイ装置に用いるパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。
【００１５】
なお、図１、図２に示したように、走査電極ＳＣｉと維持電極ＳＵｉとは互いに平行に対をなして形成されているために、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に大きな電極間容量Ｃｐが存在する。
【００１６】
次に、本実施の形態におけるプラズマディスプレイ装置の構成およびその動作について説明する。
【００１７】
図３は、本発明の実施の形態におけるプラズマディスプレイ装置４０の回路ブロック図である。プラズマディスプレイ装置４０は、パネル１０、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、タイミング発生回路４５、各回路ブロックに必要な電源を供給する電源回路４６を備えている。その電源回路４６には走査電極駆動回路４３および維持電極駆動回路４４に電力を供給する電圧Ｖｓの維持電源４７が含まれている。
【００１８】
画像信号処理回路４１は、画像信号をパネル１０で表示できる画素数および階調数の画像信号に変換し、さらにサブフィールドのそれぞれにおける発光・非発光をデジタル信号のそれぞれのビットの「１」、「０」に対応させた画像データに変換する。データ電極駆動回路４２は、画像データを各データ電極Ｄ１〜Ｄｍに対応する書込みパルスに変換し、各データ電極Ｄ１〜Ｄｍに印加する。
【００１９】
タイミング発生回路４５は水平同期信号、垂直同期信号をもとにして、各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。走査電極駆動回路４３はタイミング信号にもとづき駆動電圧波形を発生し、走査電極ＳＣ１〜ＳＣｎを駆動する。維持電極駆動回路４４はタイミング信号にもとづき駆動電圧波形を発生し、維持電極ＳＵ１〜ＳＵｎを駆動する。
【００２０】
図４は、本発明の実施の形態におけるプラズマディスプレイ装置４０の維持電極駆動回路４４の詳細を示す回路図である。維持電極駆動回路４４は、維持電源４７の電圧Ｖｓにもとづき維持電極ＳＵ１〜ＳＵｎに印加する維持パルスを発生する維持パルス発生回路５０と、維持電源４７の電圧Ｖｓにもとづき維持電極ＳＵ１〜ＳＵｎに印加する第１の電圧Ｖｅ１および第２の電圧Ｖｅ２を発生する電圧発生回路６０とを備えている。
【００２１】
維持パルス発生回路５０は、電力回収部５１とクランプ部５４とを備えている。クランプ部５４は、維持パルスを発生させる電源の電圧Ｖｓに出力をクランプするスイッチング素子Ｑ５５と、ＧＮＤ電位、すなわち０（Ｖ）に出力をクランプするスイッチング素子Ｑ５６とを備えている。スイッチング素子Ｑ５５、Ｑ５６としてはそれぞれ絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）や電界効果トランジスタ等を用いることができるが、本実施の形態においてはＩＧＢＴを用いている。そしてスイッチング素子Ｑ５５、Ｑ５６のそれぞれに対して、エミッタからコレクタに向かう電流をバイパスさせるためのダイオードＤ５５、ダイオードＤ５６を並列に接続している。
【００２２】
電力回収部５１は、電力回収用のコンデンサＣ５１と、電力回収用のコンデンサＣ５１から維持電極ＳＵ１〜ＳＵｎへ電流を流す電流経路を形成するために直列に接続されたスイッチング素子Ｑ５１およびダイオードＤ５１と、維持電極ＳＵ１〜ＳＵｎから電力回収用のコンデンサＣ５１へ電流を流す電流経路を形成するために直列に接続されたスイッチング素子Ｑ５２およびダイオードＤ５２と、回収インダクタＬ５１とを有している。そして電極間容量Ｃｐと回収インダクタＬ５１とをＬＣ共振させて維持パルスの立ち上がりおよび立ち下がりを行う。なお、電力回収用のコンデンサＣ５１は電極間容量Ｃｐに比べて十分に大きい容量を持ち、電力回収部５１の電源として働くように、電圧Ｖｓの半分の約Ｖｓ／２に充電されている。
【００２３】
図５は、本発明の実施の形態におけるプラズマディスプレイ装置４０の電圧発生回路６０の詳細を示す回路図である。電圧発生回路６０は、電圧Ｖｓを降圧して第１の電圧Ｖｅ１を発生する第１電圧発生部６２と、第１の電圧Ｖｅ１に出力電圧（Ｖｅ２−Ｖｅ１）を重畳して第２の電圧Ｖｅ２を発生させる第２電圧発生部６４と、第１の電圧Ｖｅ１および第２の電圧Ｖｅ２の出力制御を行うスイッチング素子Ｑ６６〜Ｑ６９と、それらスイッチング素子Ｑ６６〜Ｑ６９をオン・オフ制御する出力制御部７０とを備えている。以下、第１の電圧Ｖｅ１および第２の電圧Ｖｅ２をそれぞれ単に「電圧Ｖｅ１」および「電圧Ｖｅ２」と称する。また第１電圧発生部６２および第２電圧発生部６４をそれぞれ「Ｖｅ１電圧発生部６２」および「Ｖｅ２電圧発生部６４」と称する。
【００２４】
Ｖｅ１電圧発生部６２は、スイッチング素子Ｑ６２と、第１のインダクタＬ６２と、第１のダイオードＤ６２と、第１のコンデンサＣ６２と、スイッチ制御部６３とを有する。以下、第１のインダクタＬ６２、第１のダイオードＤ６２、第１のコンデンサＣ６２をそれぞれ単に「インダクタＬ６２」、「ダイオードＤ６２」、「コンデンサＣ６２」と称する。
【００２５】
スイッチング素子Ｑ６２とインダクタＬ６２とは直列に接続され、スイッチング素子Ｑ６２の他方の端子は電圧Ｖｓの電源に接続され、インダクタＬ６２の他方の端子はコンデンサＣ６２の一方の端子に接続されている。コンデンサＣ６２の他方の端子は接地されている。スイッチング素子Ｑ６２とインダクタＬ６２との接続点にはダイオードＤ６２のカソードが接続され、ダイオードＤ６２のアノードは接地されている。スイッチ制御部６３はコンデンサＣ６２の電圧を検出し、検出した電圧が電圧Ｖｅ１に等しくなるようにスイッチング素子Ｑ６２をオン・オフ制御する。
【００２６】
次にＶｅ１電圧発生部６２の動作について簡単に説明する。スイッチング素子Ｑ６２をオンにすると電圧Ｖｓの維持電源からインダクタＬ６２を介してコンデンサＣ６２に電流が流れ始め、コンデンサＣ６２が充電される。次にスイッチング素子Ｑ６２をオフにするとダイオードＤ６２からインダクタＬ６２を介してコンデンサＣ６２に電流が流れ、引き続きコンデンサＣ６２が充電される。ただしこの電流は徐々に減少し、所定の時間の経過後、停止する。以降同様に、スイッチング素子Ｑ６２はオン・オフを繰り返し、コンデンサＣ６２が充電される。スイッチ制御部６３は、例えば１００ｋＨｚの周期でスイッチング素子Ｑ６２のオン・オフ制御を行う。そしてコンデンサＣ６２の電圧が電圧Ｖｅ１に等しくなるようにスイッチング素子Ｑ６２のオン時間を制御している。
【００２７】
このようにＶｅ１電圧発生部６２は、電圧Ｖｓの電源にもとづき電圧Ｖｓより低い電圧Ｖｅ１を発生させるダウンコンバータであり、効率よく電圧Ｖｅ１を発生させている。
【００２８】
Ｖｅ２電圧発生部６４は、インダクタＬ６２に電磁結合された第２のインダクタＬ６４と、第２のダイオードＤ６４と、第２のコンデンサＣ６４と、レギュレータＱ６４と、コンデンサＣ６５とを有する。以下、第２のインダクタＬ６４、第２のダイオードＤ６４、第２のコンデンサＣ６４をそれぞれ単に「インダクタＬ６４」、「ダイオードＤ６４」、「コンデンサＣ６４」と称する。
【００２９】
インダクタＬ６４の一方の端子はＶｅ１電圧発生部６２の出力端子であるコンデンサＣ６２に接続され、他方の端子はダイオードＤ６４のアノードに接続されている。ダイオードＤ６４のカソードは一方の端子がＶｅ１電圧発生部６２の出力端子に接続されたコンデンサＣ６４の他方の端子に接続されている。このようにダイオードＤ６４とコンデンサＣ６４とは整流回路を構成し、コンデンサＣ６４には電圧Ｖｅ１に重畳された正の電圧が発生する。レギュレータＱ６４はコンデンサＣ６４の電圧を降圧して電圧（Ｖｅ２−Ｖｅ１）を出力する。レギュレータＱ６４はＶｅ２電圧発生部６４の出力電圧を安定させるために設けており、コンデンサＣ６５はレギュレータＱ６４を安定して動作させるために設けている。
【００３０】
次にＶｅ２電圧発生部６４の動作について簡単に説明する。インダクタＬ６４はＶｅ１電圧発生部６２のインダクタＬ６２に電磁結合されているので、インダクタＬ６２に流れる電流の変化に応じてインダクタＬ６４に電圧が発生する。言い換えると、Ｖｅ１電圧発生部６２が動作しているときにインダクタＬ６４に電圧が発生する。ダイオードＤ６４はこの電圧を整流しコンデンサＣ６４を充電する。レギュレータＱ６４はコンデンサＣ６４の電圧を降圧して電圧（Ｖｅ２−Ｖｅ１）を出力する。そして電圧Ｖｅ１に出力電圧（Ｖｅ２−Ｖｅ１）を重畳して電圧Ｖｅ２を発生させている。
【００３１】
このようにＶｅ２電圧発生部６４の動作は、Ｖｅ１電圧発生部６２の動作に依存している。すなわち、Ｖｅ１電圧発生部６２が動作しているときは電圧Ｖｅ２を発生し、Ｖｅ１電圧発生部６２が動作していないときは電圧Ｖｅ２を発生しない。
【００３２】
スイッチング素子Ｑ６９は電圧Ｖｅ１または電圧Ｖｅ２を出力するためのスイッチング素子である。スイッチング素子Ｑ６６はスイッチング素子Ｑ６９がオンのとき電圧Ｖｅ２を出力するためのスイッチング素子であり、スイッチング素子Ｑ６７は出力側からＶｅ２電圧発生部６４側に向かって電流を流すためのスイッチング素子である。スイッチング素子Ｑ６６とスイッチング素子Ｑ６７とは直列に、かつ制御する電流の方向が互いに逆になるように、それぞれのソースどうしが接続されている。そしてスイッチング素子Ｑ６６のドレインはＶｅ２電圧発生部６４の出力側に接続され、スイッチング素子Ｑ６７のドレインはスイッチング素子Ｑ６９のドレインに接続されている。
【００３３】
スイッチング素子Ｑ６８は出力側からＶｅ１電圧発生部６２側に向かって電流を流すためのスイッチング素子である。そしてスイッチング素子Ｑ６８のソースはＶｅ１電圧発生部６２の出力側に接続され、スイッチング素子Ｑ６８のドレインはスイッチング素子Ｑ６９のドレインに接続されている。
【００３４】
次に、維持電極駆動回路４４の動作をパネル１０の駆動方法とともに説明する。パネル１０はサブフィールド法、すなわち１フィールド期間を複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行う。それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。
【００３５】
初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する。書込み期間では、書込み電圧として走査電極ＳＣ１〜ＳＣｎに走査パルスを印加するとともにデータ電極Ｄ１〜Ｄｍに選択的に書込みパルスを印加して、発光させるべき放電セルで選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、輝度重みに応じた数の維持パルスを表示電極対に交互に印加して、書込み放電を発生した放電セルで維持放電を発生させて発光させる。
【００３６】
図６は、本発明の実施の形態におけるプラズマディスプレイ装置４０のパネル１０の各電極に印加する駆動電圧波形図であり、２つのサブフィールドの駆動電圧波形を示している。
【００３７】
初期化期間の前半部では、データ電極Ｄ１〜Ｄｍに０（Ｖ）を印加し、スイッチング素子Ｑ５６をオンにして維持電極ＳＵ１〜ＳＵｎに０（Ｖ）を印加する。そして走査電極ＳＣ１〜ＳＣｎには電圧Ｖｉ１から電圧Ｖｉ２まで緩やかに上昇する上り傾斜波形電圧を印加する。
【００３８】
この傾斜波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こりそれぞれの電極上に壁電圧が蓄積される。ここで、電極上の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
【００３９】
初期化期間の後半部では、スイッチング素子Ｑ５６をオフに戻すとともにスイッチング素子Ｑ６８、Ｑ６９をオンにして維持電極ＳＵ１〜ＳＵｎに正の電圧Ｖｅ１を印加する。そして走査電極ＳＣ１〜ＳＣｎには電圧Ｖｉ３から電圧Ｖｉ４まで緩やかに下降する下り傾斜波形電圧を印加する。すると、この傾斜波形電圧が下降する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間で再び微弱な初期化放電が起こり、各電極上の壁電圧は書込み動作に適した値に調整される。なお本実施の形態においては、壁電圧を微調整するために、走査電極ＳＣ１〜ＳＣｎに印加する電圧が電圧Ｖａに達する直前に電圧の降下を停止している。
【００４０】
このようにして初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する。なお、図６の第２サブフィールドの初期化期間に示したように、初期化期間の前半部を省略してもよい。この場合には、直前のサブフィールドの維持期間に維持放電を行った放電セルで選択的に初期化放電が発生する。
【００４１】
続く書込み期間では、まずスイッチング素子Ｑ６８をオフにし、スイッチング素子Ｑ６６、Ｑ６７をオンにして維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ１よりも高い電圧Ｖｅ２を印加する。そして走査電極ＳＣ１〜ＳＣｎに電圧Ｖｃを印加する。その後、走査電極ＳＣ１に負の走査パルス電圧Ｖａを印加するとともに、データ電極Ｄ１〜Ｄｍのうち１行目に発光させるべき放電セルのデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｄを印加する。すると１行目の放電セルのうち書込みパルスを印加した放電セルではデータ電極Ｄｋと走査電極ＳＣ１との間で放電が発生し、この放電が走査電極ＳＣ１と維持電極ＳＵ１との放電に伸展して書込み放電が発生する。こうして走査電極ＳＣ１上に正の壁電圧、維持電極ＳＵ１上に負の壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Ｖｄを印加しなかった放電セルでは書込み放電は発生しない。このようにして選択的に書込み動作を行う。
【００４２】
次に、２行目の走査電極ＳＣ２に走査パルス電圧Ｖａを印加するとともに、データ電極Ｄ１〜Ｄｍのうち２行目に発光させるべき放電セルのデータ電極Ｄｋに書込みパルス電圧Ｖｄを印加する。すると２行目の放電セルで選択的に書込み放電が起こる。以上の書込み動作をｎ行目の放電セルに至るまで行う。そしてスイッチング素子Ｑ６６〜Ｑ６９をオフにする。
【００４３】
ここで維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ１よりも高い電圧Ｖｅ２を印加するのは、データ電極Ｄｋと走査電極ＳＣｉとの間で放電が発生したとき走査電極ＳＣｉと維持電極ＳＵｉとの放電に伸展するのを助けるためであり、書込み放電を促進し、かつ安定して発生させるためである。
【００４４】
続く維持期間では、維持電極ＳＵ１〜ＳＵｎに０（Ｖ）を印加し、走査電極ＳＣ１〜ＳＣｎに維持パルス電圧Ｖｓを印加する。
【００４５】
維持電極ＳＵ１〜ＳＵｎに０（Ｖ）を印加するには、まずスイッチング素子Ｑ５２をオンにする。すると、維持電極ＳＵ１〜ＳＵｎからインダクタＬ５１、ダイオードＤ５２、スイッチング素子Ｑ５２を介して電力回収用のコンデンサＣ５１に電流が流れ始め、維持電極ＳＵ１〜ＳＵｎの電圧が下がり始める。インダクタＬ５１と電極間容量Ｃｐとは共振回路を形成しているので、共振周期の１／２の時間経過後には維持電極ＳＵ１〜ＳＵｎの電圧は０（Ｖ）付近まで低下する。
【００４６】
次にスイッチング素子Ｑ５６をオンにする。すると維持電極ＳＵ１〜ＳＵｎにスイッチング素子Ｑ５６を介して０（Ｖ）が印加される。このようにして維持電極ＳＵ１〜ＳＵｎに０（Ｖ）を印加する。
【００４７】
すると書込み放電を起こした放電セルでは、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電圧差が維持パルス電圧Ｖｓに走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差が加算されたものとなり放電開始電圧を超える。そして、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層３５が発光する。このとき走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。さらにデータ電極Ｄｋ上にも正の壁電圧が蓄積される。その後、スイッチング素子Ｑ５２、スイッチング素子Ｑ５６をオフにする。
【００４８】
続いて走査電極ＳＣ１〜ＳＣｎに０（Ｖ）を印加し、維持電極ＳＵ１〜ＳＵｎに維持パルス電圧Ｖｓを印加する。
【００４９】
維持電極ＳＵ１〜ＳＵｎに維持パルス電圧Ｖｓを印加するには、まずスイッチング素子Ｑ５１をオンにする。すると電力回収用のコンデンサＣ５１からスイッチング素子Ｑ５１、ダイオードＤ５１、インダクタＬ５１を介して電流が流れ始め、維持電極ＳＵ１〜ＳＵｎの電圧が上がり始める。インダクタＬ５１と電極間容量Ｃｐとは共振回路を形成しているので、共振周期の１／２の時間経過後には維持電極ＳＵ１〜ＳＵｎの電圧は電圧Ｖｓ付近まで上昇する。
【００５０】
そしてスイッチング素子Ｑ５５をオンにする。すると維持電極ＳＵ１〜ＳＵｎに電圧Ｖｓが印加される。
【００５１】
このようにして維持電極ＳＵ１〜ＳＵｎの電圧は強制的に電圧Ｖｓまで上昇し、書込み放電を起こした放電セルで再び維持放電が発生する。その後、スイッチング素子Ｑ５１、スイッチング素子Ｑ５５をオフにする。
【００５２】
以下同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに交互に輝度重みに応じた数の維持パルスを印加し、表示電極対の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。なお維持期間の最後には、走査電極ＳＣ１〜ＳＣｎに電圧Ｖｅｒｓまで緩やかに上昇する上り傾斜波形電圧を印加して消去放電を発生させ、走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電荷を消去する。
【００５３】
続くサブフィールドでもほぼ同様の動作を行う。そしてフィールドの最後のサブフィールドの維持期間の後、次のフィールドの最初のサブフィールドの初期化期間までの間にアイドリング期間が設けられている。アイドリング期間の時間を調節することで、入力する画像信号のタイミングとパネル１０の駆動のタイミングとをそろえることができる。例えば、不正規な画像信号を入力して画像信号のフィールド周期が長くまたは短くなったとしても、アイドリング期間をその分だけ長くまたは短くすることにより画像信号とパネル１０の駆動との位相を合わせることができる。また、画像信号の周期が一定であり、維持期間の維持パルス数を変化させる等パネル１０の駆動を変化させる場合には、アイドリング期間を調節することで画像信号のタイミングとパネル１０の駆動のタイミングとをそろえることができる。さらに、ＮＴＳＣ方式の画像信号からＰＡＬ方式の画像信号に切り替える等、規格の異なる画像信号に切り替えるとともにサブフィールド数を切り替える等、パネル１０の駆動方法も同時に切り替える場合であっても、アイドリング期間を調節することで、画像信号のタイミングとパネル１０の駆動のタイミングとをそろえることができる。
【００５４】
図７は、本発明の実施の形態におけるプラズマディスプレイ装置４０のパネル１０の各電極にアイドリング期間に印加する駆動電圧波形図であり、最後のサブフィールド（図７には、第１０サブフィールドと記載）の維持期間とそれに続くアイドリング期間、および次のフィールドの最初のサブフィールド（図７には、第１サブフィールドと記載）の駆動電圧波形を示している。
【００５５】
アイドリング期間の最初には、スイッチング素子Ｑ５６をオフに戻すとともにスイッチング素子Ｑ６８、Ｑ６９をオンにして維持電極ＳＵ１〜ＳＵｎに正の電圧Ｖｅ１を印加する。そして走査電極ＳＣ１〜ＳＣｎには電圧Ｖｉ３’から電圧Ｖｉ４まで緩やかに下降する下り傾斜波形電圧を印加する。すると、この傾斜波形電圧が下降する間に、最後のサブフィールドの維持期間において維持放電を行った放電セルで選択的に初期化放電が発生する。
【００５６】
その後、次のフィールドの最初のサブフィールドの初期化期間が始まるまでの間、維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ１を印加したまま、走査電極ＳＣ１〜ＳＣｎに電圧Ｖｃを印加し続ける。
【００５７】
アイドリング期間の時間は、上述したように入力する画像信号およびパネル１０の駆動の駆動電圧波形に依存して変化するが、本実施の形態においては、おおむね５ｍｓ〜１０ｍｓの間で変化する。
【００５８】
なお、本実施の形態において用いる電源の各電圧値は、例えば、電圧Ｖｉ２＝３３０（Ｖ）、電圧Ｖｓ＝１９０（Ｖ）、電圧Ｖｃ＝１０（Ｖ）、電圧Ｖａ＝−１４０（Ｖ）、電圧Ｖｅ１＝１４０（Ｖ）、電圧Ｖｅ２＝１５５（Ｖ）である。
【００５９】
次に、本実施の形態における電圧発生回路６０を用いる利点について説明する。維持電極駆動回路４４は０（Ｖ）以上、電圧Ｖｓ以下の電圧の範囲で安全に動作するように設計されている。上述したように本実施の形態においては、Ｖｅ１電圧発生部６２は、維持電源にもとづき維持電源の電圧Ｖｓよりも低い電圧Ｖｅ１を発生させるダウンコンバータで構成されている。そのために、Ｖｅ１電圧発生部６２の出力電圧は必ず電圧Ｖｓ以下の正の電圧であり、プラズマディスプレイ装置４０の電源をオンまたはオフする際にもこの条件が満たされる。また万一スイッチング素子Ｑ６２が破壊したと仮定してもＶｅ１電圧発生部６２の出力電圧は必ず電圧Ｖｓ以下の電圧に保たれる。
【００６０】
またＶｅ２電圧発生部６４の発生する電圧（Ｖｅ２−Ｖｅ１）は、Ｖｅ１電圧発生部６２のインダクタＬ６２に電磁結合されたインダクタＬ６４に発生するわずかな電圧を整流した電圧にもとづいている。そのため電圧Ｖｅ２は電圧Ｖｅ１と大きく異なることはなく、またＶｅ１電圧発生部６２に異常が発生し動作停止した場合にはＶｅ２電圧発生部６４の発生する電圧も自動的に０（Ｖ）となる。
【００６１】
電圧Ｖｅ２は上述したように書込み放電を促進する働きがあるが、仮にこの電圧Ｖｅ２が電圧Ｖｅ１よりもはるかに高くなる、またはＶｅ１電圧発生部６２に異常が発生した場合に電圧Ｖｅ２が高いままであると仮定すると、すべての放電セルで書込み放電が発生し、パネル１０の温度が急激に上昇する恐れがある。しかしながら本実施の形態においては、電圧Ｖｅ２が電圧Ｖｅ１と大きく異なることはなく、またＶｅ１電圧発生部６２に異常が発生した場合には電圧Ｖｅ２は自動的に電圧Ｖｅ１と等しくなるため安全性が高い。
【００６２】
また、本実施の形態においてはＶｅ１電圧発生部６２およびＶｅ２電圧発生部６４を用いて電圧Ｖｅ１、電圧Ｖｅ２を発生させている。そして維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ１、電圧Ｖｅ２を印加している間であってもＶｅ１電圧発生部６２およびＶｅ２電圧発生部６４は常に電力を供給し続けている。そのため、たとえ大画面パネルであっても十分な電力を供給することができる。
【００６３】
次に、スイッチング素子Ｑ６６〜Ｑ６９のオン・オフ制御を行う出力制御部７０の詳細について説明する。図８は、本発明の実施の形態におけるプラズマディスプレイ装置４０のスイッチング素子Ｑ６６〜Ｑ６９および出力制御部７０の回路図である。出力制御部７０は、ＮＯＴゲートＧ７１、Ｇ７２、ＯＲゲートＧ７３、スイッチング素子Ｑ７１、Ｑ７２、抵抗Ｒ７１、Ｒ７２、ダイオードＤ７１、Ｄ７２、コンデンサＣ７１、Ｃ７２、フォトカプラ等の信号伝達素子を含むゲート制御部７９を有する。ここで信号ｓｉｇ１はスイッチング素子Ｑ６８のオン・オフ制御を行う制御信号であり、信号ｓｉｇ２はスイッチング素子Ｑ６６、Ｑ６７のオン・オフ制御を行う制御信号である。
【００６４】
次に、出力制御部７０の動作について説明する。信号ｓｉｇ１が「Ｌ」レベルであればＮＯＴゲートＧ７１の出力は「Ｈ」であり、スイッチング素子Ｑ７１はオンであるので、スイッチング素子Ｑ７１のドレインの電圧は０（Ｖ）である。そのためコンデンサＣ７１はダイオードＤ７１を介して充電され、コンデンサＣ７１の両端の電圧はＶｅ１になっている。そしてスイッチング素子Ｑ６８のゲートの電圧もＶｅ１になっており、スイッチング素子Ｑ６８はオフとなっている。
【００６５】
同様に、信号ｓｉｇ２が「Ｌ」レベルであればＮＯＴゲートＧ７２の出力は「Ｈ」であり、スイッチング素子Ｑ７２はオンであるので、スイッチング素子Ｑ７２のドレインの電圧は０（Ｖ）である。そのためコンデンサＣ７２はダイオードＤ７２を介して充電され、コンデンサＣ７２の両端の電圧はＶｅ１になっている。そしてスイッチング素子Ｑ６６、Ｑ６７のゲートの電圧もＶｅ１になっており、スイッチング素子Ｑ６６、Ｑ６７はオフとなっている。
【００６６】
信号ｓｉｇ１が「Ｈ」レベルになるとＮＯＴゲートＧ７１の出力が「Ｌ」になり、スイッチング素子Ｑ７１のドレインの電圧が１５（Ｖ）に上昇する。するとコンデンサＣ７１の両端の電圧はＶｅ１であるので、スイッチング素子Ｑ６８のゲートの電圧はＶｅ１＋１５（Ｖ）に上昇し、スイッチング素子Ｑ６８はオンとなる。
【００６７】
同様に、信号ｓｉｇ２が「Ｈ」レベルになるとＮＯＴゲートＧ７２の出力が「Ｌ」になり、スイッチング素子Ｑ７２のドレインの電圧が３０（Ｖ）に上昇する。するとスイッチング素子Ｑ６６、Ｑ６７のゲートの電圧がＶｅ１＋３０（Ｖ）に上昇し、スイッチング素子Ｑ６６、Ｑ６７がオンとなる。
【００６８】
このように、スイッチング素子Ｑ６８のゲートにはコンデンサＣ７１を介して信号ｓｉｇ１が伝送され、またスイッチング素子Ｑ６６、Ｑ６７のゲートにはコンデンサＣ７２を介して信号ｓｉｇ２が伝送される。そしてそれぞれの対応するスイッチング素子のオン・オフ制御が行われる。本実施の形態においては、スイッチング素子Ｑ６６のドレインをＶｅ２電圧発生部６４の出力側に接続し、スイッチング素子Ｑ６７のソースをスイッチング素子Ｑ６６のソースに接続し、そしてスイッチング素子Ｑ６８のソースをＶｅ１電圧発生部６２の出力側に接続している。そしてこのように接続することで、フォトカプラやそれに付随する複雑な回路を用いることなく、いわゆるコンデンサ結合によりスイッチング素子Ｑ６６〜Ｑ６８に制御信号を伝達し、出力制御部７０の回路構成を簡素化している。
【００６９】
図９は、本発明の実施の形態におけるプラズマディスプレイ装置４０のスイッチング素子Ｑ６６〜Ｑ６８の制御を示すタイミングチャートである。初期化期間の前半部では信号ｓｉｇ１と信号ｓｉｇ２はともに「Ｌ」レベルであり、スイッチング素子Ｑ６６〜Ｑ６９はオフである。初期化期間の後半部では信号ｓｉｇ１は「Ｈ」レベルであり、スイッチング素子Ｑ６８およびスイッチング素子Ｑ６９はオンとなり、維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ１が印加される。書込み期間では、信号ｓｉｇ１は「Ｌ」レベル、信号ｓｉｇ２は「Ｈ」レベルであるのでスイッチング素子Ｑ６８はオフとなり、スイッチング素子Ｑ６６、Ｑ６７がオンとなる。スイッチング素子Ｑ６９はオンのままであるので維持電極ＳＵ１〜ＳＵｎには電圧Ｖｅ２が印加される。そして続く維持期間では、信号ｓｉｇ１と信号ｓｉｇ２はともに「Ｌ」レベルとなり、スイッチング素子Ｑ６６〜Ｑ６９はオフとなる。
【００７０】
このように、電圧Ｖｅ１および電圧Ｖｅ２の出力制御を行うスイッチング素子Ｑ６６〜Ｑ６８を、電圧Ｖｅ１の一定の電圧に重畳した信号で制御できるように接続することで、コンデンサ結合を用いてこれらのスイッチング素子Ｑ６６〜Ｑ６８へ制御信号を伝達できるので、出力制御部７０の回路構成を簡素化することができる。
【００７１】
一方、スイッチング素子Ｑ６９のソースは維持電極ＳＵ１〜ＳＵｎに印加する駆動電圧と等しくなるため、コンデンサ結合を用いて制御信号を伝達することができない。図１０は、本発明の実施の形態におけるプラズマディスプレイ装置４０のスイッチング素子Ｑ６６〜Ｑ６９およびゲート制御部７９の回路図である。ゲート制御部７９は、ゲート駆動回路ＩＣ９１と、ダイオードＤ９１およびコンデンサＣ９１で構成されるブートストラップ回路と、トランジスタＱ９２、Ｑ９３、抵抗Ｒ９２、Ｒ９３で構成される電流バッファとを有する。
【００７２】
ゲート駆動回路ＩＣ９１は、スイッチング素子Ｑ６９のソース電位を基準電位とするフローティング電位に制御信号を伝達し、スイッチング素子Ｑ６９を制御する。ブートストラップ回路は、ゲート駆動回路ＩＣ９１を駆動するための電源として動作する。具体的には、維持電極ＳＵ１〜ＳＵｎに印加する電圧が０（Ｖ）になった期間に、１５（Ｖ）の電源がダイオードＤ９１を介してコンデンサＣ９１を充電する。そしてゲート駆動回路ＩＣ９１は、コンデンサＣ９１に充電されている電力を用いて動作する。仮に、コンデンサＣ９１を充電することなくゲート駆動回路ＩＣ９１を連続して動作させたとすると、コンデンサＣ９１の電圧が徐々に低下する。そしてコンデンサＣ９１の電圧がゲート駆動回路ＩＣ９１の動作電圧以下に低下するとゲート駆動回路ＩＣ９１の動作が不安定となるため、ゲート駆動回路ＩＣ９１を連続して動作させることができる時間には限界がある。もちろんコンデンサＣ９１の容量を大きくすることでこの時間を延ばすことは可能であるが、本実施の形態においては、コンデンサの高周波特性の制限および部品実装上の制限のため、コンデンサＣ９１として４．７μＦの表面実装タイプのセラミックコンデンサを用いており、このときの連続して動作させることができる時間は、約１０ｍｓである。
【００７３】
電流バッファはゲート駆動回路ＩＣ９１の駆動能力を増強するために設けられている。スイッチング素子Ｑ６９には瞬間的に大きな電流が流れるため、本実施の形態においては、同一仕様のＦＥＴ３個を並列接続して用いている。この３個のＦＥＴを駆動するために電流バッファが設けられている。
【００７４】
図１１は、本発明の実施の形態におけるプラズマディスプレイ装置４０のスイッチング素子Ｑ６９の制御を示すタイミングチャートであり、図１１（ａ）は、最後のサブフィールドの維持期間とそれに続くアイドリング期間、および次のフィールドの最初のサブフィールドの駆動電圧波形を示し、図１１（ｂ）は、図１１（ａ）の破線で示した部分の拡大図である。最後のサブフィールドの維持期間において、維持電極ＳＵ１〜ＳＵｎには０（Ｖ）と維持パルス電圧Ｖｓとを交互に印加するので、０（Ｖ）を印加している間に、ブートストラップ回路のコンデンサＣ９１が１５（Ｖ）に充電されている。
【００７５】
アイドリング期間では、まず走査電極ＳＣ１〜ＳＣｎに下り傾斜波形電圧を印加している間は、信号ｓｉｇ１を「Ｈ」レベルとする。するとスイッチング素子Ｑ６９がオンとなり、維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ１が印加される。この間、ゲート駆動回路ＩＣ９１がコンデンサＣ９１に充電されている電力を消費するために、コンデンサＣ９１の電圧がわずかに低下する。
【００７６】
次に所定の期間である走査電極ＳＣ１〜ＳＣｎに電圧Ｖｃを印加している間は、信号ｓｉｇ１を「Ｈ」レベルと「Ｌ」レベルと交互に繰り返すパルス列とする。この所定の期間は放電セルで放電が発生しない期間である。信号ｓｉｇ１を「Ｈ」レベルとすると、上述したようにスイッチング素子Ｑ６９がオンとなり、維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ１が印加される。このときコンデンサＣ９１の電圧がわずかに低下する。次に信号ｓｉｇ１を「Ｌ」レベルとすると、スイッチング素子Ｑ６９がオフとなり、維持電極ＳＵ１〜ＳＵｎには電圧Ｖｅ１が印加されない。しかし、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に存在する大きな電極間容量Ｃｐのために、また放電電流が流れないために、維持電極ＳＵ１〜ＳＵｎの電圧が急激に低下することはなく、所定の範囲内の電圧である許容範囲内の電圧に留まる。またこの間はゲート駆動回路ＩＣ９１の消費電力が減少するために、コンデンサＣ９１の電圧はほとんど低下しない。
【００７７】
そして、維持電極ＳＵ１〜ＳＵｎの電圧が所定の範囲内の電圧である許容範囲内の電圧から逸脱する前に、再び信号ｓｉｇ１を「Ｈ」レベルとする。するとスイッチング素子Ｑ６９がオンとなり、維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ１が印加される。このときコンデンサＣ９１の電圧がわずかに低下する。以降同様に、信号ｓｉｇ１を「Ｈ」レベルと「Ｌ」レベルと交互に繰り返す。このように駆動することにより、所定の期間に、ブートストラップ回路のコンデンサＣ９１に電力をくみ上げることなく、スイッチング素子Ｑ６９のオン・オフを繰り返すことにより、電圧Ｖｅ１を含む所定の範囲内の電圧を維持電極ＳＵ１〜ＳＵｎに印加することができる。そして維持電極ＳＵ１〜ＳＵｎの電圧を所定の範囲内の電圧である許容範囲内の電圧に留めるためには、放電電流の流れない期間、すなわち、所定の期間は放電セルで放電が発生しない期間であることが望ましい。
【００７８】
このようにして、コンデンサＣ９１を充電することなくゲート駆動回路ＩＣ９１を動作させる時間を延ばすことができる。本実施の形態においては、４．７μＦのセラミックコンデンサを用いて、信号ｓｉｇ１を、周期６０μｓ、デューティー５０％のパルス状として駆動することにより、連続してゲート駆動回路ＩＣ９１を動作させる時間を約２０ｍｓに延長している。
【００７９】
なお、本実施の形態において用いた具体的な各数値は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。
【産業上の利用可能性】
【００８０】
本発明は、安全性を考慮し、かつ大画面パネルであっても駆動でき、比較的簡単な回路構成で維持電極に第１の電圧および第２の電圧を印加することができ、プラズマディスプレイ装置として有用である。
【図面の簡単な説明】
【００８１】
【図１】本発明の実施の形態におけるプラズマディスプレイ装置に用いるパネルの構造を示す分解斜視図
【図２】同プラズマディスプレイ装置に用いるパネルの電極配列図
【図３】同プラズマディスプレイ装置の回路ブロック図
【図４】同プラズマディスプレイ装置の維持電極駆動回路の詳細を示す回路図
【図５】同プラズマディスプレイ装置の電圧発生回路の詳細を示す回路図
【図６】同プラズマディスプレイ装置のパネルの各電極に印加する駆動電圧波形図
【図７】同プラズマディスプレイ装置のパネルの各電極にアイドリング期間に印加する駆動電圧波形図
【図８】同プラズマディスプレイ装置のスイッチング素子および出力制御部の回路図
【図９】同プラズマディスプレイ装置のスイッチング素子の制御を示すタイミングチャート
【図１０】同プラズマディスプレイ装置のスイッチング素子およびゲート制御部の回路図
【図１１】同プラズマディスプレイ装置のスイッチング素子の制御を示すタイミングチャート
【符号の説明】
【００８２】
１０    パネル
２２    走査電極
２３    維持電極
２４    表示電極対
３２    データ電極
４０    プラズマディスプレイ装置
４１    画像信号処理回路
４２    データ電極駆動回路
４３    走査電極駆動回路
４４    維持電極駆動回路
４５    タイミング発生回路
４６    電源回路
４７    維持電源
５０    維持パルス発生回路
５１    電力回収部
５４    クランプ部
６０    電圧発生回路
６２    第１電圧発生部（Ｖｅ１電圧発生部）
６３    スイッチ制御部
６４    第２電圧発生部（Ｖｅ２電圧発生部）
７０    出力制御部
７９    ゲート制御部
ＩＣ９１    ゲート駆動回路
Ｄ９１    ダイオード
Ｃ９１    コンデンサ
【図１】
2009186719.tif 000003
【図２】
2009186719.tif 000004
【図３】
2009186719.tif 000005
【図４】
2009186719.tif 000006
【図５】
2009186719.tif 000007
【図６】
2009186719.tif 000008
【図７】
2009186719.tif 000009
【図８】
2009186719.tif 000010
【図９】
2009186719.tif 000011
【図１０】
2009186719.tif 000012
【図１１】
2009186719.tif 000013