(57)【要約】【課題】高解像度撮像および低解像度撮像を高速に行うことができる固体撮像装置を提供する。【解決手段】固体撮像装置１は、受光部１０、第一信号出力回路２１、第二信号出力回路２２、第一制御回路３１および第二制御回路３２を備える。受光部１０は、Ｍ行Ｎ列に２次元配列されフォトダイオードを各々含むＭ×Ｎ個の第一画素部Ｐ１,１〜ＰＭ,Ｎを有するともに、フォトダイオードを各々含むＩ×Ｊ個の第二画素部Ｑ１,１〜ＱＩ,Ｊを有する。各第二画素部Ｑｉ,ｊのフォトダイオードは、２次元配列されたＭ×Ｎ個の第一画素部Ｐ１,１〜ＰＭ,Ｎそれぞれのフォトダイオードが設けられている領域とは異なる領域に、当該２次元配列における複数行分または複数列分の長さに亘って連続して設けられている。【選択図】図１
2009295876.tif 000002
【特許請求の範囲】
【請求項１】
Ｍ行Ｎ列に２次元配列されフォトダイオードを各々含むＭ×Ｎ個の第一画素部Ｐ１,１〜ＰＭ,Ｎを有するともに、フォトダイオードを各々含むＩ×Ｊ個の第二画素部Ｑ１,１〜ＱＩ,Ｊを有する受光部と、
各第一画素部Ｐｍ,ｎのフォトダイオードで発生する電荷の量に応じた値の第一電気信号を出力するとともに、各第二画素部Ｑｉ,ｊのフォトダイオードで発生する電荷の量に応じた値の第二電気信号を出力する信号出力部と、
各第一画素部Ｐｍ,ｎについて前記信号出力部による前記第一電気信号の出力を制御するとともに、各第二画素部Ｑｉ,ｊについて前記信号出力部による前記第二電気信号の出力を制御する制御部と、
を備え、
各第二画素部Ｑｉ,ｊのフォトダイオードが、２次元配列されたＭ×Ｎ個の第一画素部Ｐ１,１〜ＰＭ,Ｎそれぞれのフォトダイオードが設けられている領域とは異なる領域に、当該２次元配列における複数行分または複数列分の長さに亘って連続して設けられている、
ことを特徴とする固体撮像装置（ただし、Ｍ，Ｎは２以上の整数、Ｉは２以上Ｍ未満の整数、Ｊは２以上Ｎ未満の整数、ｍは１以上Ｍ以下の各整数、ｎは１以上Ｎ以下の各整数、ｉは１以上Ｉ以下の各整数、ｊは１以上Ｊ以下の各整数）。
【請求項２】
各第二画素部Ｑｉ,ｊのフォトダイオードの光感応領域の各所にコンタクトホールが設けられて、これらがメタル配線で接続されている、ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
各第一画素部Ｐｍ,ｎおよび各第二画素部Ｑｉ,ｊが、フォトダイオードで発生した電荷をゲート端子に入力する増幅用ＭＯＳトランジスタを含み、この増幅用ＭＯＳトランジスタから入力電荷量に応じた電気信号を前記信号出力部へ出力する、ことを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
前記信号出力部が、各第一画素部Ｐｍ,ｎについて前記第一電気信号を出力する第一信号出力回路と、各第二画素部Ｑｉ,ｊについて前記第二電気信号を出力する第二信号出力回路と、を別個に有する、ことを特徴とする請求項１に記載の固体撮像装置。
【請求項５】
前記制御部が、各第一画素部Ｐｍ,ｎについて前記信号出力部による前記第一電気信号の出力を制御する第一制御回路と、各第二画素部Ｑｉ,ｊについて前記信号出力部による前記第二電気信号の出力を制御する第二制御回路と、を別個に有する、ことを特徴とする請求項１に記載の固体撮像装置。
【請求項６】
各第一画素部Ｐｍ,ｎのフォトダイオードにカラーフィルタが設けられていることを特徴とする請求項１に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関するものである。
【背景技術】
【０００２】
固体撮像装置は、フォトダイオードを各々含む複数の画素部が２次元配列された受光部と、各画素部のフォトダイオードで発生する電荷の量に応じた値の電気信号を出力する信号出力部と、各画素部について信号出力部による電気信号の出力を制御する制御部と、を備える。固体撮像装置は、信号出力部から出力される電気信号に基づいて、受光部に入力される光の強度分布を求め撮像することができる。
【０００３】
特許文献１には、高解像度の撮像を行うとともに低解像度の撮像を行うことができる固体撮像装置が開示されている。特許文献１に開示されている固体撮像装置は、受光部に含まれる複数の画素部それぞれについて個別に電気信号を出力することで高解像度の撮像を行う。また、この固体撮像装置は、受光部に含まれる複数の画素部のうちの一定数の画素部についての電気信号を加算することで低解像度の撮像を行う。このような低解像度撮像の動作はビニング動作と呼ばれる。
【特許文献１】特開２００５−２７７７０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示されている固体撮像装置は、例えば高解像度撮像と低解像度撮像とを切り替えて行う場合に高速な撮像を行うことができない。本発明は、上記問題点を解消する為になされたものであり、高解像度撮像および低解像度撮像を高速に行うことができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明に係る固体撮像装置は、(1) Ｍ行Ｎ列に２次元配列されフォトダイオードを各々含むＭ×Ｎ個の第一画素部Ｐ１,１〜ＰＭ,Ｎを有するともに、フォトダイオードを各々含むＩ×Ｊ個の第二画素部Ｑ１,１〜ＱＩ,Ｊを有する受光部と、(2)各第一画素部Ｐｍ,ｎのフォトダイオードで発生する電荷の量に応じた値の第一電気信号を出力するとともに、各第二画素部Ｑｉ,ｊのフォトダイオードで発生する電荷の量に応じた値の第二電気信号を出力する信号出力部と、(3)各第一画素部Ｐｍ,ｎについて信号出力部による第一電気信号の出力を制御するとともに、各第二画素部Ｑｉ,ｊについて信号出力部による第二電気信号の出力を制御する制御部と、を備えることを特徴とする。さらに、各第二画素部Ｑｉ,ｊのフォトダイオードが、２次元配列されたＭ×Ｎ個の第一画素部Ｐ１,１〜ＰＭ,Ｎそれぞれのフォトダイオードが設けられている領域とは異なる領域に、当該２次元配列における複数行分または複数列分の長さに亘って連続して設けられていることを特徴とする。
【０００６】
ただし、Ｍ，Ｎは２以上の整数であり、Ｉは２以上Ｍ未満の整数であり、Ｊは２以上Ｎ未満の整数であり、ｍは１以上Ｍ以下の各整数であり、ｎは１以上Ｎ以下の各整数であり、ｉは１以上Ｉ以下の各整数であり、ｊは１以上Ｊ以下の各整数である。なお、Ｍ×Ｎ個の第一画素部Ｐ１,１〜ＰＭ,Ｎについての行および列と、Ｉ×Ｊ個の第二画素部Ｑ１,１〜ＱＩ,Ｊについての行および列とは、相違する。
【０００７】
本発明に係る固体撮像装置では、受光部において、Ｉ×Ｊ個の第二画素部Ｑ１,１〜ＱＩ,Ｊそれぞれのフォトダイオードは、２次元配列されたＭ×Ｎ個の第一画素部Ｐ１,１〜ＰＭ,Ｎそれぞれのフォトダイオードが設けられている領域とは異なる領域に、当該２次元配列における複数行分または複数列分の長さに亘って連続して設けられている。信号出力部から、各第一画素部Ｐｍ,ｎのフォトダイオードで発生する電荷の量に応じた値の第一電気信号が出力され、また、各第二画素部Ｑｉ,ｊのフォトダイオードで発生する電荷の量に応じた値の第二電気信号が出力される。制御部により、各第一画素部Ｐｍ,ｎについて信号出力部による第一電気信号の出力が制御され、また、各第二画素部Ｑｉ,ｊについて信号出力部による第二電気信号の出力が制御される。第一画素部Ｐｍ,ｎを用いて高速の高解像度撮像を行うことが可能であり、また、第二画素部Ｑｉ,ｊを用いて高速の低解像度撮像を行うことが可能である。
【０００８】
本発明に係る固体撮像装置では、各第二画素部Ｑｉ,ｊのフォトダイオードの光感応領域の各所にコンタクトホールが設けられて、これらがメタル配線で接続されているのが好適である。この場合には、各第二画素部Ｑｉ,ｊのフォトダイオードの光感応領域が広くても、その抵抗を小さくすることができる。
【０００９】
本発明に係る固体撮像装置では、各第一画素部Ｐｍ,ｎおよび各第二画素部Ｑｉ,ｊは、フォトダイオードで発生した電荷をゲート端子に入力する増幅用ＭＯＳトランジスタを含み、この増幅用ＭＯＳトランジスタから入力電荷量に応じた電気信号を信号出力部へ出力するのが好適である。このように各第一画素部Ｐｍ,ｎおよび各第二画素部Ｑｉ,ｊがＡＰＳ方式のものである場合には、高感度かつ低ノイズで高速撮像を行なうことができる。
【００１０】
本発明に係る固体撮像装置では、信号出力部は、各第一画素部Ｐｍ,ｎについて第一電気信号を出力する第一信号出力回路と、各第二画素部Ｑｉ,ｊについて第二電気信号を出力する第二信号出力回路と、を別個に有するのが好適である。この場合には、第一画素部Ｐｍ,ｎを用いた高解像度撮像と第二画素部Ｑｉ,ｊを用いた低解像度撮像とを並列的に行うことができるので、更に高速撮像が可能である。
【００１１】
本発明に係る固体撮像装置では、制御部は、各第一画素部Ｐｍ,ｎについて信号出力部による第一電気信号の出力を制御する第一制御回路と、各第二画素部Ｑｉ,ｊについて信号出力部による第二電気信号の出力を制御する第二制御回路と、を別個に有するのが好適である。この場合には、第一画素部Ｐｍ,ｎを用いた高解像度撮像と第二画素部Ｑｉ,ｊを用いた低解像度撮像とを互いに独立に行うことが容易となる。
【００１２】
本発明に係る固体撮像装置では、各第一画素部Ｐｍ,ｎのフォトダイオードにカラーフィルタが設けられているのが好適である。この場合には、高解像度のカラー撮像をすることができる。
【発明の効果】
【００１３】
本発明に係る固体撮像装置は、高解像度撮像および低解像度撮像を高速に行うことができる。
【発明を実施するための最良の形態】
【００１４】
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１５】
図１は、本実施形態に係る固体撮像装置１の概略構成を示す図である。この図に示される固体撮像装置１は、受光部１０、第一信号出力回路２１、第二信号出力回路２２、第一制御回路３１および第二制御回路３２を備える。
【００１６】
受光部１０は、Ｍ×Ｎ個の第一画素部Ｐ１,１〜ＰＭ,ＮおよびＩ×Ｊ個の第二画素部Ｑ１,１〜ＱＩ,Ｊを有する。Ｍ×Ｎ個の第一画素部Ｐ１,１〜ＰＭ,Ｎは、共通の構成を有していて、Ｍ行Ｎ列に２次元配列されている。各第一画素部Ｐｍ,ｎは、入射光量に応じた量の電荷を発生するフォトダイオードを含み、第ｍ行第ｎ列に位置している。Ｉ×Ｊ個の第二画素部Ｑ１,１〜ＱＩ,Ｊは、共通の構成を有していて、Ｉ行Ｊ列に２次元配列されている。各第二画素部Ｑｉ,ｊは、入射光量に応じた量の電荷を発生するフォトダイオードを含み、第ｉ行第ｊ列に位置している。受光部１０の詳細については後に説明する。
【００１７】
ここで、Ｍ，Ｎは２以上の整数である。Ｉは２以上Ｍ未満の整数であり、Ｊは２以上Ｎ未満の整数である。ｍは１以上Ｍ以下の各整数であり、ｎは１以上Ｎ以下の各整数である。また、ｉは１以上Ｉ以下の各整数であり、ｊは１以上Ｊ以下の各整数である。ＩはＭの約数であるのが好ましく、ＪはＮの約数であるのが好ましい。例えば、Ｍ，Ｎは１０２４であって、Ｉ，Ｊは１２８である。この例の場合、８×８個の第一画素部Ｐに対して１個の第二画素部Ｑが設けられる。なお、Ｍ×Ｎ個の第一画素部Ｐ１,１〜ＰＭ,Ｎについての行および列と、Ｉ×Ｊ個の第二画素部Ｑ１,１〜ＱＩ,Ｊについての行および列とは、相違する。
【００１８】
各第二画素部Ｑｉ,ｊのフォトダイオードは、２次元配列されたＭ×Ｎ個の第一画素部Ｐ１,１〜ＰＭ,Ｎそれぞれのフォトダイオードが設けられている領域とは異なる領域に、当該２次元配列における複数行分または複数列分の長さに亘って連続して設けられている。
【００１９】
各第一画素部Ｐｍ,ｎおよび各第二画素部Ｑｉ,ｊは、ＰＰＳ（Passive Pixel Sensor）方式のものであってもよいが、ＡＰＳ（ActivePixel Sensor）方式のものであるのが好ましい。すなわち、各第一画素部Ｐｍ,ｎおよび各第二画素部Ｑｉ,ｊは、フォトダイオードで発生した電荷を入力する増幅用ＭＯＳトランジスタを含み、この増幅用ＭＯＳトランジスタから入力電荷量に応じた電気信号を出力するのが好ましい。
【００２０】
受光部１０に含まれる各第一画素部Ｐｍ,ｎは第一信号出力回路２１と接続されている。第一信号出力回路２１は、各第一画素部Ｐｍ,ｎのフォトダイオードで発生する電荷の量に応じた値の第一電気信号を出力する。より具体的には、第ｎ列のＭ個の第一画素部Ｐ１,ｎ〜ＰＭ,ｎそれぞれの出力端は、共通の読出用配線により第一信号出力回路２１と接続されている。第一信号出力回路２１は、第１行〜第Ｍ行について順次に、第ｍ行のＮ個の第一画素部Ｐｍ,１〜Ｐｍ,Ｎそれぞれからのデータをパラレルに入力して、これらＮ個のデータをシリアルに第一電気信号として出力する。
【００２１】
第一制御回路３１は、各第一画素部Ｐｍ,ｎについて第一信号出力回路２１による第一電気信号の出力を制御するものであって、第一タイミング制御回路４１，第一行選択回路５１および第一列選択回路６１を含む。第一タイミング制御回路４１は、第一信号出力回路２１，第一行選択回路５１および第一列選択回路６１それぞれの動作タイミングを制御する。
【００２２】
第一行選択回路５１は、第一タイミング制御回路４１によるタイミング制御の下に、受光部１０のＭ×Ｎ個の第一画素部Ｐ１,１〜ＰＭ,Ｎの２次元配列における各行を順次に指定し、その指定した第ｍ行のＮ個の第一画素部Ｐｍ,１〜Ｐｍ,Ｎそれぞれに所定の制御信号を与えて、第ｍ行のＮ個の第一画素部Ｐｍ,１〜Ｐｍ,Ｎそれぞれからデータを第一信号出力回路２１へ出力させる。第一行選択回路５１は、Ｍ段のシフトレジスタ回路を含み、このシフトレジスタ回路の各段の出力ビットにより各行を順次に指定することができる。
【００２３】
第一列選択回路６１は、第一タイミング制御回路４１によるタイミング制御の下に、受光部１０のＭ×Ｎ個の第一画素部Ｐ１,１〜ＰＭ,Ｎの２次元配列における各列を順次に指定し、その指定した第ｎ列を指示する制御信号を第一信号出力回路２１に与えて、第ｍ行のＮ個の第一画素部Ｐｍ,１〜Ｐｍ,Ｎそれぞれからのデータを順次に第一信号出力回路２１から第一電気信号として出力させる。第一列選択回路６１は、Ｎ段のシフトレジスタ回路を含み、このシフトレジスタ回路の各段の出力ビットにより各列を順次に指定することができる。
【００２４】
受光部１０に含まれる各第二画素部Ｑｉ,ｊは第二信号出力回路２２と接続されている。第二信号出力回路２２は、各第二画素部Ｑｉ,ｊのフォトダイオードで発生する電荷の量に応じた値の第二電気信号を出力する。より具体的には、第ｊ列のＩ個の第二画素部Ｑ１,ｊ〜ＱＩ,ｊそれぞれの出力端は、共通の読出用配線により第二信号出力回路２２と接続されている。第二信号出力回路２２は、第１行〜第Ｉ行について順次に、第ｉ行のＪ個の第二画素部Ｑｉ,１〜Ｑｉ,Ｊそれぞれからのデータをパラレルに入力して、これらＪ個のデータをシリアルに第二電気信号として出力する。
【００２５】
第二制御回路３２は、各第二画素部Ｑｉ,ｊについて第二信号出力回路２２による第二電気信号の出力を制御するものであって、第二タイミング制御回路４２，第二行選択回路５２および第二列選択回路６２を含む。第二タイミング制御回路４２は、第二信号出力回路２２，第二行選択回路５２および第二列選択回路６２それぞれの動作タイミングを制御する。
【００２６】
第二行選択回路５２は、第二タイミング制御回路４２によるタイミング制御の下に、受光部１０のＩ×Ｊ個の第二画素部Ｑ１,１〜ＱＩ,Ｊの２次元配列における各行を順次に指定し、その指定した第ｉ行のＪ個の第二画素部Ｑｉ,１〜Ｑｉ,Ｊそれぞれに所定の制御信号を与えて、第ｉ行のＪ個の第二画素部Ｑｉ,１〜Ｑｉ,Ｊそれぞれからデータを第二信号出力回路２２へ出力させる。第二行選択回路５２は、Ｉ段のシフトレジスタ回路を含み、このシフトレジスタ回路の各段の出力ビットにより各行を順次に指定することができる。
【００２７】
第二列選択回路６２は、第二タイミング制御回路４２によるタイミング制御の下に、受光部１０のＩ×Ｊ個の第二画素部Ｑ１,１〜ＱＩ,Ｊの２次元配列における各列を順次に指定し、その指定した第ｊ列を指示する制御信号を第二信号出力回路２２に与えて、第ｉ行のＪ個の第二画素部Ｑｉ,１〜Ｑｉ,Ｊそれぞれからのデータを順次に第二信号出力回路２２から第二電気信号として出力させる。第二列選択回路６２は、Ｊ段のシフトレジスタ回路を含み、このシフトレジスタ回路の各段の出力ビットにより各列を順次に指定することができる。
【００２８】
第一信号出力回路２１および第二信号出力回路２２は、各第一画素部Ｐｍ,ｎのフォトダイオードＰＤで発生する電荷の量に応じた値の第一電気信号を出力するとともに、各第二画素部Ｑｉ,ｊのフォトダイオードＰＤで発生する電荷の量に応じた値の第二電気信号を出力する信号出力部を構成している。第一制御回路３１および第二制御回路３２は、各第一画素部Ｐｍ,ｎについて信号出力部による第一電気信号の出力を制御するとともに、各第二画素部Ｑｉ,ｊについて信号出力部による第二電気信号の出力を制御する制御部を構成している。
【００２９】
なお、第一信号出力回路２１と第二信号出力回路２２とは、各行につきパラレルに入力してシリアルに出力するデータの個数の相違に関する点を除いて、同様の構成を有していてもよい。第一行選択回路５１と第二行選択回路５２とは、指定する行の個数の相違に関する点を除いて、同様の構成を有していてもよい。また、第一列選択回路６１と第二列選択回路６２とは、指定する列の個数の相違に関する点を除いて、同様の構成を有していてもよい。
【００３０】
図２は、本実施形態に係る固体撮像装置１の構成を示す図である。この図では、受光部１０については、Ｍ×Ｎ個の第一画素部Ｐ１,１〜ＰＭ,Ｎのうちの第ｍ行第ｎ列に位置する第一画素部Ｐｍ,ｎが代表して示されており、また、Ｉ×Ｊ個の第二画素部Ｑ１,１〜ＱＩ,Ｊのうちの第ｉ行第ｊ列に位置する第二画素部Ｑｉ,ｊが代表して示されている。受光部１０と第一信号出力回路２１との間の接続関係、および、受光部１０と第一行選択回路５１との間の接続関係については、第一画素部Ｐｍ,ｎに関連するものが示されている。受光部１０と第二信号出力回路２２との間の接続関係、および、受光部１０と第二行選択回路５２との間の接続関係については、第二画素部Ｑｉ,ｊに関連するものが示されている。第一信号出力回路２１については第一画素部Ｐｍ,ｎに関連する構成要素が示されている。また、第二信号出力回路２２については第二画素部Ｑｉ,ｊに関連する構成要素が示されている。
【００３１】
第一信号出力回路２１は、Ｎ個の保持回路２３１〜２３Ｎ、差演算回路２５およびＡＤ変換回路２７を含む。Ｎ個の保持回路２３１〜２３Ｎは共通の構成を有する。各保持回路２３ｎは、第ｎ列のＭ個の第一画素部Ｐ１,ｎ〜ＰＭ,ｎそれぞれの出力端と共通の読出用配線Ｖline1(n)により接続されていて、これらのうちの何れかの第一画素部Ｐｍ,ｎから出力されて読出用配線Ｖline1(n)を経て入力されたデータを保持し、その保持したデータを配線Ｈline_s1，Ｈline_n1へ出力する。差演算回路２５は、配線Ｈline_s1，Ｈline_n1を経て到達する２つのデータを入力して、これら２つのデータの差に応じたデータをＡＤ変換回路２７へ出力する。ＡＤ変換回路２７は、差演算回路２５から出力されたアナログデータを入力して、このアナログデータに応じたデジタルデータを第一電気信号として出力する。
【００３２】
第二信号出力回路２２は、Ｊ個の保持回路２４１〜２４Ｊ、差演算回路２６およびＡＤ変換回路２８を含む。Ｊ個の保持回路２４１〜２４Ｊは共通の構成を有する。各保持回路２４ｊは、第ｊ列のＩ個の第二画素部Ｑ１,ｊ〜ＱＩ,ｊそれぞれの出力端と共通の読出用配線Ｖline2(j)により接続されていて、これらのうちの何れかの第二画素部Ｑｉ,ｊから出力されて読出用配線Ｖline2(j)を経て入力されたデータを保持し、その保持したデータを配線Ｈline_s2，Ｈline_n2へ出力する。差演算回路２６は、配線Ｈline_s2，Ｈline_n2を経て到達する２つのデータを入力して、これら２つのデータの差に応じたデータをＡＤ変換回路２８へ出力する。ＡＤ変換回路２８は、差演算回路２６から出力されたアナログデータを入力して、このアナログデータに応じたデジタルデータを第二電気信号として出力する。
【００３３】
図３は、本実施形態に係る固体撮像装置１に含まれる第一画素部Ｐｍ,ｎおよび保持回路２３ｎそれぞれの回路構成を示す図である。この図では、Ｍ×Ｎ個の第一画素部Ｐ１,１〜ＰＭ,Ｎのうち代表して第一画素部Ｐｍ,ｎが示され、Ｎ個の保持回路２３１〜２３Ｎのうち代表して保持回路２３ｎが示されている。
【００３４】
各第一画素部Ｐｍ,ｎは、ＡＰＳ方式のものであって、フォトダイオードＰＤおよび５個のＭＯＳトランジスタＴ１〜Ｔ５を含む。この図に示されるように、トランジスタＴ１，トランジスタＴ２およびフォトダイオードＰＤは順に直列的に接続されていて、基準電圧Ｖb1がトランジスタＴ１のドレイン端子に入力され、フォトダイオードＰＤのアノ−ド端子が接地されている。
【００３５】
トランジスタＴ３およびトランジスタＴ４は直列的に接続されていて、基準電圧Ｖb2がトランジスタＴ３のドレイン端子に入力され、トランジスタＴ４のソース端子が配線Ｖline1(n)に接続されている。トランジスタＴ１とトランジスタＴ２との接続点は、トランジスタＴ５を介してトランジスタＴ３のゲート端子に接続されている。また、配線Ｖline1(n)には定電流源が接続されている。増幅用トランジスタＴ３は、ゲート端子に入力される電荷の量に応じた値の電気信号を出力する。
【００３６】
Reset1(m)信号がリセット用のトランジスタＴ１のゲート端子に入力され、Trans1(m)信号が転送用のトランジスタＴ２のゲート端子に入力され、Address1(m)信号が出力選択用のトランジスタＴ４のゲート端子に入力され、また、Hold1(m)信号がトランジスタＴ５のゲート端子に入力される。これらReset1(m)信号，Trans1(m)信号，Address1(m)信号およびHold1(m)信号は、第一タイミング制御回路４１による制御の下に第一行選択回路５１から出力され、第ｍ行のＮ個の第一画素部Ｐｍ,１〜Ｐｍ,Ｎに対して共通に入力される。
【００３７】
Reset1(m)信号およびTrans1(m)信号がハイレベルであるとき、フォトダイオードＰＤの接合容量部（電荷蓄積部）が放電され、さらに、Hold1(m)信号もハイレベルであると、トランジスタＴ３のゲート端子の電位がリセットされる。その後に、Reset1(m)信号，Trans1(m)信号およびHold1(m)信号がローレベルになると、フォトダイオードで発生した電荷は接合容量部に蓄積されていく。Hold1(m)信号がローレベルであって、Address1(m)信号がハイレベルであると、第一画素部Ｐｍ,ｎから配線Ｖline1(n)へノイズ成分が出力される。そして、Trans1(m)信号，Hold1(m)信号およびAddress1(m)信号がハイレベルになると、フォトダイオードＰＤの接合容量部に蓄積されている電荷の量に応じた電圧値が配線Ｖline1(n)へ信号成分として出力される。
【００３８】
各保持回路２３ｎは、２つの容量素子Ｃ１，Ｃ２、および、４つのスイッチＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２を含む。この保持回路２３ｎでは、スイッチＳＷ１１およびスイッチＳＷ１２は、直列的に接続されて配線Ｖline1(n)と配線Ｈline_s1との間に設けられ、容量素子Ｃ１の一端は、スイッチＳＷ１１とスイッチＳＷ１２との間の接続点に接続され、容量素子Ｃ１の他端は接地されている。また、スイッチＳＷ２１およびスイッチＳＷ２２は、直列的に接続されて配線Ｖline1(n)と配線Ｈline_n1との間に設けられ、容量素子Ｃ２の一端は、スイッチＳＷ２１とスイッチＳＷ２２との間の接続点に接続され、容量素子Ｃ２の他端は接地されている。
【００３９】
この保持回路２３ｎでは、スイッチＳＷ１１は、第一列選択回路６１から供給されるset_s1信号のレベルに応じて開閉する。スイッチＳＷ２１は、第一列選択回路６１から供給されるset_n1信号のレベルに応じて開閉する。set_s1信号およびset_n1信号は、Ｎ個の保持回路２３１〜２３Ｎに対して共通に入力される。スイッチＳＷ１２，ＳＷ２２は、第一列選択回路６１から供給されるhshift1(n)信号のレベルに応じて開閉する。
【００４０】
この保持回路２３ｎでは、set_n1信号がハイレベルからローレベルに転じてスイッチＳＷ２１が開くときに第一画素部Ｐｍ,ｎから配線Ｖline1(n)へ出力されていたノイズ成分が、それ以降、容量素子Ｃ２により電圧値out_n1(n)として保持される。set_s1信号がハイレベルからローレベルに転じてスイッチＳＷ１１が開くときに第一画素部Ｐｍ,ｎから配線Ｖline1(n)へ出力されていた信号成分が、それ以降、容量素子Ｃ１により電圧値out_s1(n)として保持される。そして、hshift1(n)信号がハイレベルになると、スイッチＳＷ１２が閉じて、容量素子Ｃ１により保持されていた電圧値out_s1(n)が配線Ｈline_s1へ出力され、また、スイッチＳＷ２２が閉じて、容量素子Ｃ２により保持されていた電圧値out_n1(n)が配線Ｈline_n1へ出力される。これら電圧値out_s1(n)と電圧値out_n1(n)との差が、第一画素部Ｐｍ,ｎのフォトダイオードＰＤで発生した電荷の量に応じた電圧値を表す。
【００４１】
図４は、本実施形態に係る固体撮像装置１に含まれる差演算回路２５の回路構成を示す図である。この図に示されるように、差演算回路２５は、アンプＡ１〜Ａ３、スイッチＳＷ１，ＳＷ２、および、抵抗器Ｒ１〜Ｒ４を含む。アンプＡ３の反転入力端子は、抵抗器Ｒ１を介してバッファアンプＡ１の出力端子と接続され、抵抗器Ｒ３を介して自己の出力端子と接続されている。アンプＡ３の非反転入力端子は、抵抗器Ｒ２を介してバッファアンプＡ２の出力端子と接続され、抵抗器Ｒ４を介して接地電位と接続されている。アンプＡ３の出力端子はＡＤ変換回路２７の入力端子と接続されている。バッファアンプＡ１の入力端子は、配線Ｈline_s1を介してＮ個の保持回路２３１〜２３Ｎと接続され、スイッチＳＷ１を介して接地電位と接続されている。バッファアンプＡ２の入力端子は、配線Ｈline_n1を介してＮ個の保持回路２３１〜２３Ｎと接続され、スイッチＳＷ２を介して接地電位と接続されている。
【００４２】
差演算回路２５のスイッチＳＷ１，ＳＷ２は、第一列選択回路６１から供給されるhreset1信号により制御されて開閉動作する。スイッチＳＷ１が閉じることで、バッファアンプＡ１の入力端子に入力される電圧値がリセットされる。スイッチＳＷ２が閉じることで、バッファアンプＡ２の入力端子に入力される電圧値がリセットされる。スイッチＳＷ１，ＳＷ２が開いているときに、Ｎ個の保持回路２３１〜２３Ｎのうちの何れかの保持回路２３ｎから配線Ｈline_s1，Ｈline_n1へ出力された電圧値out_s1(n)，out_n1(n)が、バッファアンプＡ１，Ａ２の入力端子に入力される。バッファアンプＡ１，Ａ２それぞれの増幅率を１とし、４個の抵抗器Ｒ１〜Ｒ４それぞれの抵抗値が互いに等しいとすると、差演算回路２５の出力端子から出力される電圧値は、配線Ｈline_s1および配線Ｈline_n1それぞれを経て入力される電圧値の差を表し、ノイズ成分が除去されたものとなる。
【００４３】
図５は、本実施形態に係る固体撮像装置１に含まれる第二画素部Ｑｉ,ｊおよび保持回路２４ｊそれぞれの回路構成を示す図である。この図では、Ｉ×Ｊ個の第二画素部Ｑ１,１〜ＱＩ,Ｊのうち代表して第二画素部Ｑｉ,ｊが示され、Ｊ個の保持回路２４１〜２４Ｊのうち代表して保持回路２４ｊが示されている。
【００４４】
各第二画素部Ｑｉ,ｊは、第一画素部Ｐｍ,ｎと同様の構成であり、ＡＰＳ方式のものであって、フォトダイオードＰＤおよび５個のＭＯＳトランジスタＴ１〜Ｔ５を含む。第二画素部Ｑｉ,ｊにおけるこれらの要素の間の接続関係は、第一画素部Ｐｍ,ｎにおける接続関係と同様である。トランジスタＴ４のソース端子が配線Ｖline2(j)に接続されている。また、配線Ｖline2(j)には定電流源が接続されている。増幅用トランジスタＴ３は、ゲート端子に入力される電荷の量に応じた値の電気信号を出力する。
【００４５】
Reset2(i)信号がリセット用のトランジスタＴ１のゲート端子に入力され、Trans2(i)信号が転送用のトランジスタＴ２のゲート端子に入力され、Address2(i)信号が出力選択用のトランジスタＴ４のゲート端子に入力され、また、Hold2(i)信号がトランジスタＴ５のゲート端子に入力される。これらReset2(i)信号，Trans2(i)信号，Address2(i)信号およびHold2(i)信号は、第二タイミング制御回路４２による制御の下に第二行選択回路５２から出力され、第ｉ行のＪ個の第二画素部Ｑｉ,１〜Ｑｉ,Ｊに対して共通に入力される。第二画素部Ｑｉ,ｊの動作は、第一画素部Ｐｍ,ｎの動作と同様である。
【００４６】
各保持回路２４ｊは、保持回路２３ｎと同様の構成であり、２つの容量素子Ｃ１，Ｃ２、および、４つのスイッチＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２を含む。保持回路２４ｊにおけるこれらの要素の間の接続関係は、保持回路２３ｎにおける接続関係と同様である。スイッチＳＷ１１，ＳＷ２１は配線Ｖline2(j)と接続されている。スイッチＳＷ１２は配線Ｈline_s2と接続されている。スイッチＳＷ２２は配線Ｈline_n2と接続されている。
【００４７】
この保持回路２４ｊでは、スイッチＳＷ１１は、第二列選択回路６２から供給されるset_s2信号のレベルに応じて開閉する。スイッチＳＷ２１は、第二列選択回路６２から供給されるset_n2信号のレベルに応じて開閉する。set_s2信号およびset_n2信号は、Ｊ個の保持回路２４１〜２４Ｊに対して共通に入力される。スイッチＳＷ１２，ＳＷ２２は、第二列選択回路６２から供給されるhshift2(j)信号のレベルに応じて開閉する。
【００４８】
保持回路２４ｊの動作は、保持回路２３ｎの動作と同様である。hshift2(j)信号がハイレベルになると、スイッチＳＷ１２が閉じて、容量素子Ｃ１により保持されていた電圧値out_s2(j)が配線Ｈline_s2へ出力され、また、スイッチＳＷ２２が閉じて、容量素子Ｃ２により保持されていた電圧値out_n2(j)が配線Ｈline_n2へ出力される。これら電圧値out_s2(j)と電圧値out_n2(j)との差が、第二画素部Ｑｉ,ｊのフォトダイオードＰＤで発生した電荷の量に応じた電圧値を表す。
【００４９】
図６は、本実施形態に係る固体撮像装置１に含まれる差演算回路２６の回路構成を示す図である。差演算回路２６は、差演算回路２５と同様の構成であり、アンプＡ１〜Ａ３、スイッチＳＷ１，ＳＷ２、および、抵抗器Ｒ１〜Ｒ４を含む。差演算回路２６におけるこれらの要素の間の接続関係は、差演算回路２５における接続関係と同様である。バッファアンプＡ１の入力端子は、配線Ｈline_s2を介してＪ個の保持回路２４１〜２４Ｊと接続され、スイッチＳＷ１を介して接地電位と接続されている。バッファアンプＡ２の入力端子は、配線Ｈline_n2を介してＪ個の保持回路２４１〜２４Ｊと接続され、スイッチＳＷ２を介して接地電位と接続されている。
【００５０】
差演算回路２６のスイッチＳＷ１，ＳＷ２は、第二列選択回路６２から供給されるhreset2信号により制御されて開閉動作する。スイッチＳＷ１が閉じることで、バッファアンプＡ１の入力端子に入力される電圧値がリセットされる。スイッチＳＷ２が閉じることで、バッファアンプＡ２の入力端子に入力される電圧値がリセットされる。スイッチＳＷ１，ＳＷ２が開いているときに、Ｊ個の保持回路２４１〜２４Ｊのうちの何れかの保持回路２４ｊから配線Ｈline_s2，Ｈline_n2へ出力された電圧値out_s2(j)，out_n2(j)が、バッファアンプＡ１，Ａ２の入力端子に入力される。バッファアンプＡ１，Ａ２それぞれの増幅率を１とし、４個の抵抗器Ｒ１〜Ｒ４それぞれの抵抗値が互いに等しいとすると、差演算回路２６の出力端子から出力される電圧値は、配線Ｈline_s2および配線Ｈline_n2それぞれを経て入力される電圧値の差を表し、ノイズ成分が除去されたものとなる。
【００５１】
図７〜図９それぞれは、受光部１０における第一画素部Ｐｍ,ｎおよび第二画素部Ｑｉ,ｊの配置例を示す図である。図７および図８それぞれでは、８×８個の第一画素部Ｐｍ,ｎの範囲を単位領域とし、２×２個の単位領域の範囲を示していて、その範囲における第一画素部Ｐｍ,ｎおよび第二画素部Ｑｉ,ｊそれぞれのフォトダイオードＰＤの配置を示している。また、図９では、８×２４個の第一画素部Ｐｍ,ｎの範囲を単位領域とし、２×２個の単位領域の範囲を示していて、その範囲における第一画素部Ｐｍ,ｎおよび第二画素部Ｑｉ,ｊそれぞれのフォトダイオードＰＤの配置を示している。受光部１０では、このような単位領域が２次元配列されている。また、各図において、第一画素部Ｐｍ,ｎの２次元配列において、下から順に第１行，第２行，第３行，・・・とし、また、左から順に第１列，第２列，第３列，・・・とする。
【００５２】
図７は、本実施形態に係る固体撮像装置１に含まれる受光部１０における第一画素部Ｐｍ,ｎおよび第二画素部Ｑｉ,ｊの第一配置例を示す図である。この図に示される第一配置例では、各第二画素部Ｑｉ,ｊのフォトダイオードＰＤは、８×８個の第一画素部Ｐ８ｉ-７,８ｊ-７〜Ｐ８ｉ,８ｊそれぞれを囲む連続する領域（行間、列間および周囲）に配置されている。
【００５３】
図８は、本実施形態に係る固体撮像装置１に含まれる受光部１０における第一画素部Ｐｍ,ｎおよび第二画素部Ｑｉ,ｊの第二配置例を示す図である。この図に示される第二配置例では、各第二画素部Ｑｉ,ｊのフォトダイオードＰＤは、８×８個の第一画素部Ｐ８ｉ-７,８ｊ-７〜Ｐ８ｉ,８ｊの各行の一方の側に８列分の長さに亘って連続して配置されている８個の光感応領域（ＰＮ接合領域）を有し、これら８個の光感応領域が配線Ｌｉ,ｊにより相互に接続されていて、８個のフォトダイオードが並列接続された形態となっている。なお、この図に示された配置例に替えて、各第二画素部Ｑｉ,ｊのフォトダイオードＰＤは、８×８個の第一画素部Ｐ８ｉ-７,８ｊ-７〜Ｐ８ｉ,８ｊの各列の一方の側に８行分の長さに亘って連続して配置されている８個の光感応領域（ＰＮ接合領域）を有し、これら８個の光感応領域が配線により相互に接続されていて、８個のフォトダイオードが並列接続された形態となっていてもよい。
【００５４】
図９は、本実施形態に係る固体撮像装置１に含まれる受光部１０における第一画素部Ｐｍ,ｎおよび第二画素部Ｑｉ,ｊの第三配置例を示す図である。この図に示される第三配置例では、各第一画素部Ｐｍ,ｎのフォトダイオードＰＤにはカラーフィルタが貼り付けられている。第一画素部Ｐｍ,３ｋ−２，第一画素部Ｐｍ,３ｋ−１および第一画素部Ｐｍ,３ｋそれぞれのフォトダイオードＰＤには、透過帯域の中心波長が互いに異なるカラーフィルタが設けられている。より具体的には、第一画素部Ｐｍ,３ｋ−２のフォトダイオードＰＤには、透過帯域の中心波長が赤色の波長帯域にある赤色フィルタが設けられている。第一画素部Ｐｍ,３ｋ−１のフォトダイオードＰＤには、透過帯域の中心波長が緑色の波長帯域にある緑色フィルタが設けられている。また、第一画素部Ｐｍ,３ｋのフォトダイオードＰＤには、透過帯域の中心波長が青色の波長帯域にある青色フィルタが設けられている。ここで、ｋは自然数である。そして、各第二画素部Ｑｉ,ｊのフォトダイオードＰＤは、８×２４個の第一画素部Ｐ８ｉ-７,２４ｊ-２３〜Ｐ８ｉ,２４ｊの各行の一方の側に２４列分の長さに亘って連続して配置されている８個の光感応領域（ＰＮ接合領域）を有し、これら８個の光感応領域が配線Ｌｉ,ｊにより相互に接続されていて、８個のフォトダイオードが並列接続された形態となっている。このようにすることで、Ｍ×Ｎ個の第一画素部Ｐ１,１〜ＰＭ,Ｎを用いて高解像度のカラー撮像をすることができる。
【００５５】
受光部１０における第一画素部Ｐｍ,ｎおよび第二画素部Ｑｉ,ｊの配置は、これらの設計例に限られるものではない。各第二画素部Ｑｉ,ｊのフォトダイオードは、２次元配列されたＭ×Ｎ個の第一画素部Ｐ１,１〜ＰＭ,Ｎそれぞれのフォトダイオードが設けられている領域とは異なる領域に、当該２次元配列における複数行分または複数列分の長さに亘って連続して設けられていればよい。これにより、本実施形態に係る固体撮像装置１は、Ｍ×Ｎ個の第一画素部Ｐ１,１〜ＰＭ,Ｎを用いて高解像度撮像を高速に行うことができるとともに、Ｉ×Ｊ個の第二画素部Ｑ１,１〜ＱＩ,Ｊを用いて低解像度撮像を高速に行うことができる。
【００５６】
また、各第一画素部Ｐｍ,ｎおよび各第二画素部Ｑｉ,ｊがＡＰＳ方式のものである場合には、高感度かつ低ノイズで高速撮像を行なうことができる。
【００５７】
また、各第一画素部Ｐｍ,ｎについて第一電気信号を出力する第一信号出力回路２１と、各第二画素部Ｑｉ,ｊについて第二電気信号を出力する第二信号出力回路２２と、を別個に設けることにより、第一画素部Ｐｍ,ｎを用いた高解像度撮像と第二画素部Ｑｉ,ｊを用いた低解像度撮像とを並列的に行うことができるので、更に高速撮像が可能である。
【００５８】
また、各第一画素部Ｐｍ,ｎについて第一信号出力回路２１による第一電気信号の出力を制御する第一制御回路３１と、各第二画素部Ｑｉ,ｊについて第二信号出力回路２２による第二電気信号の出力を制御する第二制御回路３２と、を別個に設けることにより、第一画素部Ｐｍ,ｎを用いた高解像度撮像と第二画素部Ｑｉ,ｊを用いた低解像度撮像とを互いに独立に行うことが容易となる。
【００５９】
図１０〜図１２は、本実施形態に係る固体撮像装置１に含まれる受光部１０のレイアウト例を示す図である。本実施形態に係る固体撮像装置１は、半導体基板上に集積化されているのが好適であり、その場合に例えば図１０〜図１２に示されるような構造を有する。図１０は、本実施形態に係る固体撮像装置１に含まれる受光部１０の第一レイアウト例を示す図である。図１１は、図１０に示した第一レイアウト例におけるＡ-Ａ'断面図である。また、図１２は、本実施形態に係る固体撮像装置１に含まれる受光部１０の第二レイアウト例を示す図である。
【００６０】
図１０および図１２それぞれに示されるレイアウト例では、拡散層１は、各第一画素部Ｐｍ,ｎのフォトダイオードＰＤの領域ならびに各第二画素部Ｑｉ,ｊのフォトダイオードＰＤの領域である。拡散層２は、各第一画素部Ｐｍ,ｎのトランジスタＴ１〜Ｔ５のソースおよびドレインの領域ならびに各第二画素部Ｑｉ,ｊのトランジスタＴ１〜Ｔ５のソースおよびドレインの領域である。ポリシリコンは、各第一画素部Ｐｍ,ｎおよび各第二画素部Ｑｉ,ｊそれぞれのトランジスタＴ１〜Ｔ５のゲートである。また、メタル配線は、読出用配線Ｖline1(n)および読出用配線Ｖline2(j)、ならびに、トランジスタＴ３とトランジスタＴ５とを接続する配線である。図１２における上層メタルは、各第二画素部Ｑｉ,ｊにおいて複数の光感応領域を相互に接続する配線Ｌｉ,ｊである。
【００６１】
なお、図１０および図１２では、その他のメタル配線は図示が省略されている。また、図１０に示した第一レイアウト例におけるＡ-Ａ'断面を示す図１１では、絶縁層等の図示が省略されている。
【００６２】
図１２に示されたレイアウト例は各第二画素部Ｑｉ,ｊにおいて複数の光感応領域を配線Ｌｉ,ｊで相互に接続するものであるが、各第二画素部Ｑｉ,ｊが１つのフォトダイオードを有する場合にも、そのフォトダイオードの光感応領域（拡散層１の領域）が広いので、その抵抗を小さくするために、その光感応領域の各所にコンタクトホールを設けてメタル配線で接続するのが好適である。
【００６３】
上記実施形態では、第一信号出力回路２１と第二信号出力回路２２とが別個に設けられ、また、第一列選択回路６１と第二列選択回路６２とが別個に設けられた。しかし、図１３に示される構成のように、第一信号出力回路２１および第二信号出力回路２２に替えて信号出力部２０が設けられてもよいし、第一列選択回路６１および第二列選択回路６２に替えて列選択回路６０が設けられてもよい。
【００６４】
図１３は、他の実施形態に係る固体撮像装置２の構成図である。この図に示される固体撮像装置２は、受光部１０、信号出力部２０および制御部３０を備える。受光部１０は、これまで説明したものと同様のものである。信号出力部２０は、第一信号出力回路２１と同様の構成を有するが、高解像度撮像を行う場合と低解像度撮像を行う場合とで動作が相違する。制御部３０は、タイミング制御回路４０、第一行選択回路５１、第二行選択回路５２および列選択回路６０を含む。タイミング制御回路４０は、信号出力部２０、第一行選択回路５１、第二行選択回路５２および列選択回路６０それぞれの動作タイミングを制御する。
【００６５】
Ｍ×Ｎ個の第一画素部Ｐ１,１〜ＰＭ,Ｎを用いて高解像度撮像を行う場合には、列選択回路６０は第一列選択回路６１と同様の動作をし、信号出力部２０は第一信号出力回路２１と同様の動作をする。一方、Ｉ×Ｊ個の第二画素部Ｑ１,１〜ＱＩ,Ｊを用いて低解像度撮像を行う場合には、信号出力部２０は、Ｎ個の保持回路のうちのＪ個の保持回路を用いて第二電気信号を出力し、列選択回路６０は、信号出力部２０がそのような動作をするよう制御する。
【図面の簡単な説明】
【００６６】
【図１】本実施形態に係る固体撮像装置１の概略構成を示す図である。
【図２】本実施形態に係る固体撮像装置１の構成を示す図である。
【図３】本実施形態に係る固体撮像装置１に含まれる第一画素部Ｐｍ,ｎおよび保持回路２３ｎそれぞれの回路構成を示す図である。
【図４】本実施形態に係る固体撮像装置１に含まれる差演算回路２５の回路構成を示す図である。
【図５】本実施形態に係る固体撮像装置１に含まれる第二画素部Ｑｉ,ｊおよび保持回路２４ｊそれぞれの回路構成を示す図である。
【図６】本実施形態に係る固体撮像装置１に含まれる差演算回路２６の回路構成を示す図である。
【図７】本実施形態に係る固体撮像装置１に含まれる受光部１０における第一画素部Ｐｍ,ｎおよび第二画素部Ｑｉ,ｊの第一配置例を示す図である。
【図８】本実施形態に係る固体撮像装置１に含まれる受光部１０における第一画素部Ｐｍ,ｎおよび第二画素部Ｑｉ,ｊの第二配置例を示す図である。
【図９】本実施形態に係る固体撮像装置１に含まれる受光部１０における第一画素部Ｐｍ,ｎおよび第二画素部Ｑｉ,ｊの第三配置例を示す図である。
【図１０】本実施形態に係る固体撮像装置１に含まれる受光部１０の第一レイアウト例を示す図である。
【図１１】図１０に示した第一レイアウト例におけるＡ-Ａ'断面図である。
【図１２】本実施形態に係る固体撮像装置１に含まれる受光部１０の第二レイアウト例を示す図である。
【図１３】他の実施形態に係る固体撮像装置２の構成図である。
【符号の説明】
【００６７】
１，２…固体撮像装置、１０…受光部、２０…信号出力部、２１…第一信号出力回路、２２…第二信号出力回路、２３ｎ…保持回路、２４ｊ…保持回路、２５，２６…差演算回路、２７，２８…ＡＤ変換回路、３０…制御部、３１…第一制御回路、３２…第二制御回路、４０…タイミング制御回路、４１…第一タイミング制御回路、４２…第二タイミング制御回路、５１…第一行選択回路、５２…第二行選択回路、６０…列選択回路、６１…第一列選択回路、６２…第二列選択回路、Ｐｍ,ｎ…第一画素部、Ｑｉ,ｊ…第二画素部。
【図１】
2009295876.tif 000003
【図２】
2009295876.tif 000004
【図３】
2009295876.tif 000005
【図４】
2009295876.tif 000006
【図５】
2009295876.tif 000007
【図６】
2009295876.tif 000008
【図７】
2009295876.tif 000009
【図８】
2009295876.tif 000010
【図９】
2009295876.tif 000011
【図１０】
2009295876.tif 000012
【図１１】
2009295876.tif 000013
【図１２】
2009295876.tif 000014
【図１３】
2009295876.tif 000015