(57)【要約】【課題】  共通電極層のエッチング後に、バリア層上に錫または錫酸化物が析出しても、バリア層残渣をバリア層のエッチング処理で除去が可能で、かつ突起電極下のバリア層のサイドエッチング量が少ない半導体装置およびその製造方法を提供する。【解決手段】  半導体装置の入出力端子である電極パッド２と、電極パッド２が露出する開口を設ける絶縁膜３と、電極パッド２上に設けるとともにバリア層４と共通電極層５からなるアンダーバンプメタルと、アンダーバンプメタル上に設ける突起電極９を有する半導体装置において、アンダーバンプメタル４、５の側面に保護層１１ａを有する半導体装置であり、半導体装置の製造方法は、アンダーバンプメタル４、５の側面を保護層１１ａで保護した状態で、バリア層４のエッチング残りであるバリア層残渣をエッチングして除去する。【選択図】      図１３
2009231682.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の入出力端子である電極パッドと、前記電極パッドが露出する開口を設けた絶縁膜と、前記電極パッド上に設けるバリア層および共通電極層と、前記共通電極層上に設ける突起電極を有する半導体装置において、
前記バリア層の側面に保護層を有する
ことを特徴とする半導体装置。
【請求項２】
前記共通電極層の側面にも前記保護層を設ける
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記共通電極層と前記突起電極との間にポストを設ける
ことを特徴とする請求項１または２のいずれか１項に記載の半導体装置。
【請求項４】
前記ポストの側面にも前記保護層を設ける
ことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記保護層はポジ型のレジストからなる
ことを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置。
【請求項６】
前記突起電極は少なくとも錫を含む半田からなる
ことを特徴とする請求項１ないし５のいずれか１項に記載の半導体装置。
【請求項７】
半導体装置の入出力端子である電極パッドが露出する開口を有する絶縁膜を形成する工程と、前記電極パッド上にバリア層および共通電極層を形成する工程と、前記共通電極層上に感光性レジストを形成する工程と、前記電極パッド上の前記感光性レジストに感光性レジスト開口部を形成する工程と、前記感光性レジスト開口部に突起電極を形成する工程と、前記感光性レジストを除去する工程と、前記突起電極から露出する前記共通電極層および前記バリア層をエッチングする工程を具備する半導体装置の製造方法において、
前記共通電極層および前記バリア層をエッチングする工程の後に、前記バリア層の側面に保護層を形成して、前記バリア層のエッチング残りであるバリア層残渣をエッチング除去する
ことを特徴とする半導体装置の製造方法。
【請求項８】
前記バリア層をエッチングする工程では、前記バリア層をジャストエッチングする
ことを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記突起電極は少なくとも錫を含む半田からなり、
前記突起電極をリフロー処理した後、前記保護層を形成する
ことを特徴とする請求項７または８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
前記保護層は、ポジ型のレジストからなるとともに前記突起電極をマスクとする自己整合により形成する
ことを特徴とする請求項７ないし９のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は突起電極下にバリア層と共通電極層からなるアンダーバンプメタルを形成する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半田メッキによって形成した突起電極から露出する領域のバリア層をウェットエッチングで除去した後に、突起電極近傍の領域にバリア層残渣が発生する問題がある。このバリア層残渣の発生を抑える製造方法が記載された特許文献として、たとえば特許文献１がある。この特許文献１に記載されている半導体装置の製造方法を、図１６の断面図を用いて説明する。
半導体基板１０１に形成した電極パッド１０２の中央部が露出するように絶縁膜１０３に開口を形成する。この電極パッド１０２が半導体装置の入出力端子である。その後、クロム（Ｃｒ）からなるバリア層１０４と銅（Ｃｕ）からなる共通電極層１０６を、半導体基板１０１の全面に順次形成する。その後、図示しない感光性レジストの開口部内に半田層１１０を電解メッキ処理により形成する。その後、半田層１１０をマスクにして、半田層１１０から露出する共通電極層１０６とバリア層１０４をウェットエッチング処理により除去する。この半田層１１０が突起電極となり、バリア層１０４と共通電極層１０６がアンダーバンプメタル（ｕｎｄｅｒ  ｂｕｍｐ  ｍｅｔａｌ：バンプ下地金属膜）となる。
共通電極層１０６をエッチングするとき、半田表面の組成が共晶組成に比較して錫リッチの半田層１１０を形成した場合、半田層１１０を構成する錫（Ｓｎ）が銅のエッチング液によって溶出して、バリア層１０４の上面に錫または錫酸化物として析出する。そして、バリア層１０４のエッチング液では、錫または錫酸化物をエッチングすることはできない。このことからバリア層１０４のエッチング後、図示するように、絶縁膜１０３表面にバリア層残渣１０４ａが発生する。半田層１１０として、鉛（Ｐｂ）を積極的に含んでいない鉛フリー半田（たとえば錫−銀合金）などの錫成分が多い突起電極を形成した場合、バリア層残渣１０４ａの発生が増加する。錫の溶出が多い場合、突起電極どうしがバリア層残渣１０４ａによって接続されて、隣り合う半田層１１０が短絡する不都合が生じる。
バリア層１０４上面への錫または錫酸化物の析出を防止するためには、錫の溶出を抑制することが肝要である。そこで、特許文献１には、硫酸−過酸化水素溶液に代えて、硫酸で酸性に調整した重クロム酸カリウム溶液を用いて、共通電極層１０６のエッチングを行なうことが記載されている。
【０００３】
また、電解メッキにより形成した突起電極をマスクとして、突起電極から露出する領域の共通電極層とバリア層をウェットエッチングによって除去する処理工程において、バリア層の横方向エッチング（サイドエッチング）量が大きくなる問題点がある。このバリア層のサイドエッチング量を少なくする製造方法が記載された特許文献として、たとえば特許文献２がある。この特許文献２に記載されている半導体装置の製造方法を、図１７と図１８の断面図を用いて説明する。
図１７に示すように、半導体基板２０１に形成した電極パッド２０２の中央部が露出するように絶縁膜２０３に開口を形成する。その後、クロム（Ｃｒ）からなるバリア層２０４と金（Ａｕ）からなる共通電極層２０６を、半導体基板２０１の全面に順次形成する。その後、図示しない感光性レジストの開口部内に金（Ａｕ）からなる突起電極２１１を電解メッキ処理により形成する。さらにその後、突起電極２１１をマスクにして、突起電極２１１から露出する領域の共通電極層２０６とバリア層２０４をウェットエッチング処理により除去する。これらのバリア層２０４と共通電極層２０６が、アンダーバンプメタルとなる。
クロムからなるバリア層２０４のエッチング液として、硫酸セリウムアンモニウムが用いられるが、横方向エッチングが激しく、図示したようにバリア層２０４がサイドエッチングされてしまう。このため、突起電極２１１と電極パッド２０２との接触面積が減少して、突起電極２１１の機械的強度が低下する不都合が生じる。
そこで特許文献２には、図１８を用いて、以下に説明するような製造方法が記載されている。すなわち、共通電極層２０６をエッチングした後、全面にポジ型レジスト２０８を塗布し、全面露光処理と現像処理を行なうことによって、突起電極２１１の横方向に張り出したひさしの下部にポジ型レジスト２０８を形成する。そののち、バリア層２０４の上面に形成したポジ型レジスト２０８をエッチングマスクとして、バリア層２０４をエッチングする。
【０００４】
【特許文献１】特開平４−３１２９２４号公報（第１頁右下欄第８行から第３頁右上欄第２行目および第１、２図）
【特許文献２】特開昭５６−１００４５０号公報（第１頁左下欄第１５行から第２頁左上欄第１０行目および第１、２、３図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載されている半導体装置の製造方法においては、銅エッチング液の酸化剤として、過酸化水素よりも水溶液中での電極電位が低い重クロム酸を使用して共通電極層１０６をエッチングしている。このため、突起電極となる半田層１１０を構成する金属である錫（Ｓｎ）の溶出をある程度抑制することができる。
しかし、バリア層残渣１０４ａの発生を完全に抑制することはできない。これは、以下に記載する理由からである。硫酸で酸性に調整した重クロム酸カリウム溶液においても、半田層１１０からの錫の溶出を完全に無くすことはできない。さらに、突起電極間のピッチ寸法が小さな半導体基板１０１や、突起電極をマトリックス状に高密度に配列した半導体基板１０１では、単位面積あたりの半田層１１０の表面積が大きくなる。すなわち、銅（共通電極層）エッチング液と、錫を含む半田層１１０との接触面積が大きくなる。このため、錫が銅エッチング液に溶出して、共通電極層１０６のエッチング後に、バリア層１０４表面に錫また錫酸化物が付着する。バリア層１０４上面に錫または錫酸化物が付着すると、前述のように、バリア層残渣１０４ａが発生する問題がある。
バリア層残渣１０４ａは、その上面に錫または錫酸化物が析出しているため、バリア層１０４のエッチングを阻害し、エッチングレートが極端に低くなる。この結果、バリア層１０４のエッチング処理の際、半導体基板１０１を長時間エッチング液に浸漬するオーバーエッチング処理を行なわないと、バリア層残渣１０４ａは除去できない。
バリア層残渣１０４ａを除去するために、半田層１１０（突起電極）周辺のバリア層残渣１０４ａをオーバーエッチングすると、半田層１１０下のバリア層１０４の横方向エッチングが進行して、サイドエッチング量が多くなり突起電極の機械的な強度が低下する問題が生じる。
【０００６】
特許文献２に記載されている半導体装置の製造方法においては、図１８に示すように、突起電極２１１の張り出したひさしの下部にポジ型レジスト２０８を形成する。そして、バリア層２０４の上面をエッチング液に触れないようにポジ型レジスト２０８で保護して、バリア層２０４をエッチングしている。このため特許文献２に記載の製造方法では、バリア層２０４を長時間オーバーエッチングしても、サイドエッチングが進行しないように一見みえる。このときの問題点を、図１９の断面図を用いて説明する。図１９は半導体基板２０１をエッチャント２１０に浸漬してバリア層２０４をエッチングする状態を模式的に示し、ポジ型レジスト２０８下のバリア層２０４がジャストエッチングの状態を示す。
バリア層２０４の膜厚方向のエッチングが終了するジャストエッチング状態では、バリア層２０４のエッチングされた側面部がポジ型レジスト２０８から露出する。すなわち、ポジ型レジスト２０８は、図１９に示すように、突起電極２１１の張り出したひさしの下部のバリア層２０４上面にのみ形成されていることから、ポジ型レジスト２０８から露出するバリア層２０４の側面部はエッチャント２１０に接触する。このためオーバーエッチングにおいては、バリア層２０４は横方向にエッチングが進行する。その結果、バリア層２０４は、バリア層残渣を除去するための長時間のオーバーエッチングによってサイドエッチング量が多くなる問題が生じる。
【０００７】
本発明の目的は、上記の問題点を解決して、共通電極層のエッチング後に、バリア層上に錫または錫酸化物が析出しても、バリア層残渣をバリア層のエッチング処理で除去が可能で、かつ突起電極下のバリア層は横方向にエッチングされることがなく突起電極の機械的強度の劣化がない半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明における半導体装置およびその製造方法においては下記記載の手段を採用する。
本発明の半導体装置は、半導体装置の入出力端子である電極パッドと、前記電極パッドが露出する開口を設けた絶縁膜と、前記電極パッド上に設けるバリア層および共通電極層と、前記共通電極層上に設ける突起電極を有する半導体装置において、前記バリア層の側面に保護層を有することを特徴とする。
さらに本発明の半導体装置は、前記共通電極層の側面にも前記保護層を設けることを特徴とする。
本発明の半導体装置は、前記共通電極層と前記突起電極との間にポストを設けることを特徴とする。
本発明の半導体装置は、前記ポストの側面にも前記保護層を設けることを特徴とする。
本発明の半導体装置における前記保護層は、ポジ型のレジストからなることを特徴とする。
本発明の半導体装置における前記突起電極は、少なくとも錫を含む半田からなることを特徴とする。
本発明の半導体装置の製造方法は、半導体装置の入出力端子である電極パッドが露出する開口を有する絶縁膜を形成する工程と、前記電極パッド上にバリア層および共通電極層を形成する工程と、前記共通電極層上に感光性レジストを形成する工程と、前記電極パッド上の前記感光性レジストに感光性レジスト開口部を形成する工程と、前記感光性レジスト開口部に突起電極を形成する工程と、前記感光性レジストを除去する工程と、前記突起電極から露出する前記共通電極層および前記バリア層をエッチングする工程を具備する半導体装置の製造方法において、前記共通電極層および前記バリア層をエッチングする工程の後に、前記バリア層の側面に保護層を形成して、前記バリア層のエッチング残りであるバリア層残渣をエッチング除去することを特徴とする。
本発明の半導体装置の製造方法における前記バリア層をエッチングする工程では、前記バリア層をジャストエッチングすることを特徴とする。
本発明の半導体装置の製造方法における前記突起電極は、少なくとも錫を含む半田からなり、前記突起電極をリフロー処理した後、前記保護層を形成することを特徴とする。
本発明の半導体装置の製造方法における前記保護層は、ポジ型のレジストからなるとともに前記突起電極をマスクとする自己整合により形成することを特徴とする。
【発明の効果】
【０００９】
本発明の製造方法においては、アンダーバンプメタルを構成するバリア層のエッチング処理と、バリア層残渣のエッチング処理を分けて行なう。バリア層のエッチング処理は、突起電極および／またはポストから露出するバリア層のエッチングを行なう。このとき、
バリア層は膜厚方向のエッチングが終了するジャストエッチングとなる時間で行なう。このようにバリア層はジャストエッチングであることから横方向はエッチングされず、サイドエッチングは生じない。そしてバリア層残渣のエッチング処理は、バリア層の側面に保護層（レジスト）を形成した状態で行なう。バリア層残渣は錫層が形成されていない側面からエッチングされる。バリア層残渣上面の錫層はリフトオフ作用により除去される。側面を保護層で被覆していることから、バリア層はエッチング液に接触しない。よって、バリア層残渣のエッチング処理において、長時間エッチングしても、バリア層は横方向にエッチングされない。この結果、本発明の製造方法では、バリア層のサイドエッチング量をほとんど零にすることができ、突起電極の機械的強度の劣化は発生しない。
また本発明の半導体装置においては、耐水性に優れた保護層（レジスト）でバリア層の側面を被覆している。このことから、水分がバリア層の側面に接触することはなく、バリア層および電極パッドの腐食が発生することを防止できる。この結果、本発明では突起電極と電極パッドの接触面積が減少することは発生せず、突起電極の機械的強度の劣化は発生しない。
【発明を実施するための最良の形態】
【００１０】
以下、図面を用いて本発明を実施するための最良の形態における半導体装置およびその製造方法を説明する。図１〜図１３は本発明の半導体装置およびその製造方法を示す断面図である。
実施形態を説明する図面においては、各構成部材の大きさや膜厚は理解しやすい大きさや膜厚に適宜拡大または縮小しており、実際の構成部材の大きさや膜厚と相違する。さらに、本発明の実施形態を説明する図面では、半導体基板１の内部に形成するトランジスタやダイオードなどの能動素子や、抵抗や容量などの受動素子や、コンタクトホールや、複数のメタル層などの図示は省略している。
【００１１】
はじめに図１３を用いて本発明の実施形態における半導体装置の構造を説明する。
半導体装置の入出力端子である電極パッド２を半導体基板１に設ける。さらに、電極パッド２の中央部が開口する絶縁膜３を設ける。電極パッド２の上面に、アンダーバンプメタル（バンプ下地金属膜）を設ける。アンダーバンプメタルは、バリア層４と、共通電極層５からなる。さらに、共通電極層５の上面にポスト７を介して突起電極９を設ける。アンダーバンプメタルを構成するバリア層４と共通電極層５の側面、およびポスト７の側面にレジスト１１ａからなる保護層を設ける。このレジスト１１ａは、好ましくは、ポジ型の感光性樹脂材料からなる。さらに、レジスト１１ａからなる保護層は、少なくともバリア層４の側面部に設ければよいが、好ましくは、突起電極９下で露出するバリア層４と共通電極層５とポスト７の側面部に設ける。あるいは、アンダーバンプメタル（バリア層４と共通電極層５）の側面にレジスト１１ａを設ける。該レジスト１１ａとしては、耐エッチング性、耐水性、および３００℃程度の温度における耐熱性を具備する材料から選択する。具体的には、ポリベンゾオキサゾール（ＰＢＯ）やポリイミドなどの感光性を有する樹脂材料を、レジスト１１ａとして適用することが好ましい。
レジスト１１ａは、絶縁膜３表面に形成されるバリア層残渣をエッチング除去する処理の際、バリア層４の側面をエッチャント（エッチング液）から保護する役割をもつ。すなわち、耐エッチング性を具備する保護層でバリア層４の側面を被覆していることから、バリア層４はエッチング液に接触しない。したがって、バリア層残渣のエッチング処理において、長時間エッチングしても、バリア層４は横方向にエッチングされない。また、耐水性に優れたレジスト１１ａからなる保護層でバリア層４の側面を被覆していることから、半導体装置を基板に実装した状態で、水分がバリア層４の側面に接触することはない。よって、局部電池作用に起因するバリア層４および電極パッド２の腐食が発生することを防止でき、突起電極９と電極パッド２の接触面積が減少することは発生せず、突起電極９の機械的強度の劣化は発生しない。
突起電極９は、軟質材料である半田から構成し、半田は錫（Ｓｎ）・銀（Ａｇ）合金な
どの鉛（Ｐｂ）を含まないものを使用する。半田からなる突起電極９は球形状の断面形状を有する。そして、突起電極９は、半導体装置と基板とを電気的および機械的に接続する役割をもつ。また突起電極９は、基板の反りや突起電極９の高さばらつきを軟質材料である半田で吸収して、実装信頼性を確保する機能を奏する。
ポスト７は、実装した半導体装置と基板との間隙寸法を大きくして、半導体装置と基板との熱膨張係数の違いに起因して発生する応力を低減して、この応力に起因する突起電極９接合部の破壊を防止する役割を具備する。ポスト７は、銅（Ｃｕ）、ニッケル（Ｎｉ）、またはニッケル合金などからなる。
【００１２】
つぎに本発明の実施形態における半導体装置の製造方法を説明する。
図１に示すように、半導体装置の入出力端子となる電極パッド２を半導体基板１に形成する。この電極パッド２には、メタル層によって能動素子や受動素子が接続されている。電極パッド２は、半導体基板１の周縁部で、かつ素子間分離絶縁膜（図示せず）上に形成している。電極パッド２はメタル層と同じ材料であるアルミニウムまたはアルミニウム合金からなる。
この電極パッド２を含む半導体基板１上の全面に絶縁膜３を形成する。その後、フォトリソグラフィー技術とエッチング技術を用いて、電極パッド２の中央領域が開口するように、絶縁膜３をパターニングする。電極パッド２の周辺部から水分の侵入を防ぐために、電極パッド２周辺部は絶縁膜３にて被覆することが望ましい。絶縁膜３はパッシベーション膜とも呼ばれ、窒化シリコン膜や酸化シリコン膜などの無機絶縁膜や、ポリイミド樹脂やポリベンゾオキサゾール樹脂などの有機絶縁膜からなる。そして、半導体基板１に形成した前記の能動素子や受動素子なども、絶縁膜３にて被覆している。絶縁膜３の開口の断面形状は、図示したように、開口底面寸法より開口上面寸法を大きく、かつ開口側壁はテーパ形状にすることが好ましい。絶縁膜３の開口の断面形状をテーパ状にすると、次工程で形成するアンダーバンプメタルの段差被覆性が良好となり、開口側壁にも平坦部と同じ膜厚で形成することができ、段差部における断線や抵抗増の発生を防止できる。
【００１３】
その後、図２に示すように、半導体基板１の全面に、アンダーバンプメタルとなるバリア層４と共通電極層５とをスパッタリング装置を用いて成膜する。このスパッタリング装置を用いてバリア層４と共通電極層５を形成するときは、スパッタリング装置の減圧状態を解除することなく、半導体基板１に連続的に形成する。このように成膜すれば、バリア層４と共通電極層５との間に接着性を阻害する酸化膜や不純物層が形成されない。
さらに、バリア層４を成膜する前に、スパッタリング装置にアルゴン（Ａｒ）ガスを導入して、半導体基板１を陰極として、電極パッド２表面に形成された自然酸化膜をスパッタエッチング（逆スパッタリング）により除去することが好ましい。スパッタエッチングにおいては、イオン化されたアルゴンを電極パッド２に衝突させ、電極パッド２表面から自然酸化膜（Ａｌ２Ｏ３）の原子を弾き飛ばしながらエッチングしている。この結果、電極パッド２とバリア層４との接着性が良好となるとともに、両被膜間の接触抵抗を小さくできる。
バリア層４は、チタン・タングステン（ＴｉＷ）合金で、厚さが２０ｎｍから５０ｎｍである。バリア層４であるチタン・タングステン合金は、チタンを５重量％から２０重量％含み、残りがタングステンの合金膜を使用する。共通電極層５は、厚さが０．２μｍから１．０μｍの銅である。アンダーバンプメタルは、相互拡散を防止するほか、被膜間の接着力向上や接触抵抗の低減の役割を具備し、さらにポストと突起電極を電解メッキ法にて形成するとき、メッキ電極としての役割も具備する。
【００１４】
その後、図３に示すように、共通電極層５上の全面に感光性レジスト６をスピンコート法により、５μｍから２０μｍの厚さで形成する。感光性レジスト６は、剥離性が良好なポジ型レジストを使用することが好ましい。ネガ型レジストも感光性レジスト６として適用可能であるが、剥離性が若干良くないので、剥離処理では剥離液温度を高温にして、長
時間浸漬する必要である。
さらにその後、図４に示すように、フォトリソグラフィー技術である露光処理と現像処理を行ない、電極パッド２上の共通電極層５が露出する感光性レジスト開口部６ａを形成するように、感光性レジスト６をパターニングする。この感光性レジスト６は、電極パッド２の領域上の感光性レジスト開口部６ａに、選択的に、ポストと突起電極を形成する役割をもつメッキマスクとして機能する。
【００１５】
その後、図５に示すように、感光性レジスト開口部６ａの共通電極層５上にポスト７を形成する。このポスト７は、銅からなり、電解メッキ処理により形成する。この電解メッキ処理のとき、バリア層４と共通電極層５をメッキの電極として使用する。ポスト７は、５μｍから２５μｍの厚さで形成する。ポスト７は、感光性レジスト６の膜厚以下に形成して側壁部が半導体基板１表面に対して垂直なストレートウォール形状、あるいは感光性レジスト６の膜厚を超えて形成して基部より頂部が張り出したマッシュルーム形状のどちらの断面形状でもよい。ストレートウォール形状のポスト７とすると、電極パッド２間のピッチ寸法を小さくすることができ、突起電極の微細ピッチ化に対応できる。また、マッシュルーム形状のポスト７とすると、半田との接合面積が大きくなり、突起電極の接合強度を高くできる。
ポスト７は、半導体装置と回路基板との間隙寸法を大きくして、実装した半導体装置と基板との熱膨張係数の違いに起因して発生する応力を低減して、この応力に起因する突起電極接合部の破壊を防止する役割をもつとともに、後述の工程で形成する半田層と共通電極層５との相互拡散を防ぐ障壁層としての役割をもつ。ポスト７材料としては、銅以外に、相互拡散防止機能により優れたニッケルや、ニッケル合金も適用可能である。
【００１６】
その後、図６に示すように、半田層８を形成する。この半田層８は、バリア層４と共通電極層５をメッキ電極とする電解メッキ法により、感光性レジスト開口部６ａ内のポスト７上に形成する。図６において半田層８は、感光性レジスト６の膜厚を超える厚さで形成している。感光性レジスト６の厚さを超えて形成した半田層８は、等方的にメッキ膜が形成されることから、断面形状がマッシュルーム形状となる。半田層８は、鉛フリー半田である、たとえば錫（９６．５重量％）−銀（３．５重量％）合金からなる。環境汚染を発生させる鉛を含まない半田を半田層８として使用する。
この半田層８は、半田をメッキ法で形成する以外に、感光性レジスト開口部６ａ内のポスト７上に半田ボールを搭載する方法や、半田ペーストを感光性レジスト開口部６ａ内のポスト７上にスキージにて充填する方法を用いて形成してもよい。
その後、図７に示すように、半田層８とポスト７の形成時のメッキマスクとして使用した感光性レジスト６を剥離する。
【００１７】
これ以降の処理工程が、本発明の半導体装置の製造方法におけるポイントとなる工程である。
その後、図８に示すように、ポスト７から露出する共通電極層５のエッチングを行ない、ポスト７に整合する領域に共通電極層５をパターニングする。銅からなる共通電極層５のエッチングは、ポスト７をエッチングマスクとして使用し、共通電極層５を選択的にエッチングするエッチング液に半導体基板１を浸漬して行なう。銅のエッチング液としては、硫酸で酸性に調整した重クロム酸カリウム溶液を使用した。ポスト７と共通電極層５とを同じ金属材料とした場合は、共通電極層５と同時にポスト７もエッチングされる。そこで、共通電極層５の厚さを１μｍ程度以下と薄く設定する。このようにすれば、共通電極層５のエッチング時間を短くすることが可能となり、ポスト７のエッチング量を少なくすることができる。
共通電極層５のエッチング処理において、半田層８の構成材料である錫がエッチング液中に溶出する。その結果、溶出した錫がバリア層４上面に析出して、バリア層４上に錫層８ａが付着するように形成される。この錫層８ａの深さ方向の元素分析を、オージェ電子
分光分析にて行なった。その分析の結果、錫層８ａから錫および酸素が検出された。よって、錫層８ａは錫の酸化物からなることが判明した。
【００１８】
その後、図９に示すように、共通電極層５から露出するバリア層４のエッチングを行ない、共通電極層５に整合する領域にバリア層４をパターニングする。
チタン・タングステン合金からなるバリア層４のエッチングは、共通電極層５をエッチングのマスクとして使用し、バリア層４を選択的にエッチングするエッチング液に半導体基板１を浸漬して行なう。チタン・タングステン合金のエッチング液としては、過酸化水素水（Ｈ２Ｏ２）にアンモニア（ＮＨ４ＯＨ）を混合した混合液を使用した。
バリア層４のエッチングは、膜厚方向の被膜をすべてエッチングする時間であるジャストエッチングで行なう。本実施形態におけるジャストエッチングでは、バリア層４の膜厚方向の被膜をすべてエッチングする時間に０．２５倍の時間を付加して行なう。この理由を以下に記す。エッチングの進行は半導体基板１の面内で均一でなく、半導体基板１の周縁部のほうが中央部よりエッチング速度は速い。さらに、エッチング処理は半導体基板１を収容するウェーハカセットに１０枚から３０枚の半導体基板１を収容して一括処理を行なうため、半導体基板１間にエッチング速度のばらつきが生じる。すなわち、ウェーハカセット中央部に収容された半導体基板１より、両側面に収容された半導体基板１のほうがエッチング速度は速くなる。このような半導体基板１内および半導体基板１間のエッチング速度のばらつきを吸収して、共通電極層５から露出する領域で錫層８ａが形成されていない領域のバリア層４を、膜厚方向ですべてエッチングするために、前述のように、ジャストエッチング時間の１．２５倍のエッチング時間に設定して処理している。
バリア層４のエッチングをジャストエッチングで行なっていることから、バリア層４の横方向エッチングであるサイドエッチングは進行しない。よって、バリア層４のサイドエッチング量をほとんど零とすることができる。
チタン・タングステン合金のエッチング液である過酸化水素水にアンモニアを混合した混合液では、錫の酸化膜からなる錫層８ａはエッチングできない。このため錫層８ａはエッチングマスクとして作用する。その結果として、錫層８ａの下のバリア層４は、バリア層４のエッチング処理後にも残存する。この残存したバリア層４を、バリア層残渣４ａと称する。バリア層残渣４ａの厚さを、触針式の膜厚計で測定した結果、スパッタリングで形成したバリア層４の厚さとほぼ同じであった。このことから、上記のエッチング液では錫の酸化物をエッチングできないことが実証されるとともに、錫層８ａは極めて薄い膜厚であることが判明した。
【００１９】
その後、図１０に示すように、半田層８を溶融させるリフロー処理（ウエットバック処理）を行なうことにより、突起電極９を形成する。このリフロー処理では、半導体基板１の半田層８を形成した面にフラックスをスピンコート法により、１０μｍから５０μｍの厚さで形成したのち、半田層８の融点（２２１℃）を超える温度２５０℃から２７０℃で加熱処理を行なう。リフロー処理により半田層８は溶融して、表面張力で丸くなり、球形状の突起電極９が得られる。このリフロー処理により形成される球形状の突起電極９は、高さ１００μｍ程度に形成される。また、球形状の突起電極９の外形寸法は、ポスト７の外形寸法より大きくする。すなわち突起電極９の外周部が、ポスト７上でひさし状に張り出すに充分な体積で、突起電極９を形成する。
その後、洗浄処理を行なうことにより、フラックスを除去する。
このリフロー処理は、フラックスのスピンコートを行なわないで、水素還元雰囲気中で加熱処理して半田層８を溶融させてもよい。
【００２０】
その後、図１１に示すように、半導体基板１の突起電極９を形成した面に、レジスト１１をスピンコート法で塗布する。レジスト１１は液体状であることから、張り出した突起電極９より小さな根元部分のポスト７と共通電極層５とバリア層４の側面の領域にも形成できる。レジスト１１は、ポジ型の感光性樹脂材料、たとえばポリベンゾオキサゾールか
らなる。また、レジスト１１の厚さは、バリア層４よりも厚く１μｍから１０μｍで形成する。
その後、フォトリソグラフィー技術である露光処理をレジスト１１に対して行なう。本発明の製造方法においては、紫外線を遮蔽するマスクパターンを形成したフォトマスクを使用することなく、半導体基板１の全面に紫外線（ＵＶ）１０を照射する。紫外線１０は、半導体基板１表面に対してほぼ垂直に照射する。この露光処理では、突起電極９外周部がポスト７、共通電極層５、およびバリア層４に対してひさし状に張り出していることから突起電極９の根元部分のレジスト１１には紫外線１０が照射されないが、突起電極９の平面視以外の領域のレジスト１１には紫外線が照射される。
【００２１】
その後、半導体基板１を現像液に浸漬して、レジスト１１の現像処理を行なう。前述のように、レジスト１１はポジ型の感光性樹脂で形成していることから、紫外線１０が照射されない部分が現像液に対して不溶となる。よって、図１２に示すように、突起電極９の平面視の内側領域であるポスト７、共通電極層５、およびバリア層４の側面に、レジスト１１ａを自己整合的に形成できる。当然、バリア層残渣４ａ上のレジスト１１も現像液に溶解する。このように、本発明ではバリア層４の側面にフォトマスクを使用することなく自己整合的に、エッチングマスクとして機能するレジスト１１ａ（保護層）を形成することができる。
その後、バリア層４の側面をレジスト１１ａで保護した状態で、絶縁膜３上に形成されたバリア層残渣４ａのエッチングを行なう。バリア層残渣４ａのエッチング処理は、チタン・タングステン合金のエッチング液である過酸化水素水にアンモニアを混合した混合液を用いるウェットエッチングで行なう。このバリア層残渣４ａのエッチング時間は、図９を用いて説明したバリア層４のジャストエッチング時間の６倍程度の時間で行なう。
上記した過酸化水素水とアンモニアの混合液からなるエッチング液では、錫層８ａはエッチングできないが、チタン・タングステン合金からなるバリア層はエッチングできる。このため、極薄膜である錫層８ａ下のバリア層残渣４ａは、露出した側面部からエッチングが進行して除去され、またバリア層残渣４ａ上の錫層８ａはリフトオフ作用で除去される。この結果、図１３に示すように、絶縁膜３に残存するバリア層残渣４ａと錫層８ａとを完全に除去することができる。
このように本発明では、バリア層４の側面には、エッチングマスクとして機能するレジスト１１ａにて保護している。このため、長時間エッチング液に浸漬しても、バリア層４のサイドエッチングは進行しない。過酸化水素水とアンモニアの混合液からなるエッチング液では、銅からなる共通電極層５とポスト７はエッチングされない。このことから、レジスト１１ａは、少なくともバリア層４の側面にのみ形成すればよいが、レジスト１１ａの接着性向上を考慮すると、ある程度の大面積にレジスト１１ａを形成することが好ましい。よって、本発明では、バリア層４、共通電極層５、およびポスト７の側面にレジスト１１ａを形成した。なお、過酸化水素水とアンモニアの混合液では、突起電極９もエッチングされない。
【００２２】
このように、本発明の製造方法では、アンダーバンプメタルのバリア層４と、錫層８ａ下のバリア層残渣４ａのエッチングを、それぞれ分けて行なっている。バリア層４のエッチングは、ジャストエッチングとしているので、バリア層４のサイドエッチング量をほとんど零にできる。
また、共通電極層５をエッチングした後に、錫を含有する半田層８周辺に残るバリア層残渣４ａのエッチングは、バリア層４の側面にレジスト１１ａからなる保護層を形成した状態で、エッチングして除去している。バリア層残渣４ａは、錫層８ａに覆われていない側面からエッチングされる。またバリア層残渣４ａ上面の錫層８ａはリフトオフ作用により除去される。側面をレジスト１１ａで被覆していることから、バリア層４はエッチング液に接触しない。よって、バリア層残渣４ａのエッチング処理において、長時間エッチングしても、バリア層４は横方向にエッチングされない。
この結果、本発明の製造方法では、バリア層４のサイドエッチング量をほとんど零にすることができる。
【００２３】
図１３の半導体装置を基板３０１に実装した状態を図１５の断面図に示す。突起電極９を形成した半導体基板１をダイシング処理により個片化して、半導体チップ１ａを形成する。そして、基板３０１の接続端子であるランド３０２と、半導体チップ１ａの突起電極９とを位置合わせした状態で、リフロー装置を用いて、突起電極９の半田を溶融させる。このとき、ランド３０２、または突起電極９にフラックスを塗布する。溶融した半田はランド３０２に濡れ、半導体チップ１ａと基板３０１を機械的および電気的に接続することができる。さらに、半導体チップ１ａと基板３０１の熱膨張係数の違いによる応力を緩和するために、エポキシ樹脂からなるアンダーフィル３１２を半導体チップ１ａと基板３０１間の隙間に充填して、熱硬化させる。
エポキシ樹脂からなるアンダーフィル３１２は吸水性がある。このため、バリア層４の側面にレジスト１１ａを形成していない半導体チップを基板に実装すると、以下に記載する問題点が発生する。アンダーフィルに吸水された水分がバリア層の側面に到達して接触すると、局部電池作用によって共通電極層の銅よりイオン化傾向の高いバリア層のチタンが腐食される。さらに、バリア層の腐食が進み、電極パッドに水分が到達すると、電極パッドのアルミニウムも銅よりイオン化傾向が高いため腐食される。この結果、電極パッドと突起電極の接触面積が減少して、突起電極の機械的強度が劣化する現象が発生する。
しかしながら、本発明では、エポキシ樹脂より耐水性に優れたレジスト１１ａからなる保護層でバリア層４の側面を被覆している。このことから、バリア層４の側面に形成したレジスト１１ａによって、水分がバリア層４の側面に接触することはなく、局部電池作用に起因するバリア層４および電極パッド２の腐食が発生することを防止できる。この結果、本発明では突起電極９と電極パッド２の接触面積が減少することは発生せず、突起電極９の機械的強度の劣化は発生しない。
【００２４】
このように、バリア層４の側面にレジスト１１ａを形成した半導体装置では、水分進入によるバリア層４や電極パッド２の腐食を防止することができる。
近年、錫を成分とした鉛フリー半田からなる突起電極９では、突起電極９間ピッチ寸法を微細化して高密度配置を行なうために、外形寸法の小さい突起電極９が要求されている。本発明の半導体装置においては、微細化した突起電極９でも接合強度が強く、さらに突起電極９周辺にバリア層残渣４ａが発生しない。よって、基板３０１との接合強度が高く、隣接する突起電極９間の短絡が無い信頼性が高い半導体装置が得られる。
【００２５】
本発明の第２の実施形態における半導体装置を、図１４の断面図を用いて説明する。図１３を用いて説明した実施形態との相違点は、レジスト１１ａからなる保護層の形成領域が異なることである。図１３示す半導体装置においては、レジスト１１ａはバリア層４と共通電極層５からなるアンダーバンプメタルの側面と、ポスト７の側面に設けている。
図１４に示す第２の実施形態では、バリア層４と共通電極層５からなるアンダーバンプメタルの側面にレジスト１１ａからなる保護層を設けている。この第２の実施形態においても、先に説明した第１の実施形態と同じように、アンダーバンプメタルの側面に形成されたレジスト１１ａは、絶縁膜３表面に形成されたバリア層残渣４ａをエッチング除去する際、バリア層４の側面をエッチング液から保護している。このように、バリア層４の側面を保護層で被覆していることから、バリア層４はエッチング液に直接接触しない。したがって、バリア層残渣４ａのエッチング処理において、長時間エッチングしても、バリア層４は横方向にエッチングされることはない。
第２の実施形態では、感光性樹脂からなるレジスト１１ａの形成膜厚を薄くできる。このことから、感光性樹脂材料を少なくでき、コストを低減できるという利点がある。
さらに、レジスト１１ａの形成膜厚としては、バリア層４と共通電極層５からなるアンダーバンプメタル、およびポスト７の一部の側面を保護する膜厚、あるいはバリア層４の
側面を保護する膜厚としても良い。これらの膜厚のレジスト１１ａにおいても、前記したように、バリア層残渣４ａのエッチング除去の際、バリア層４の側面をエッチング液から保護できることから、バリア層４の横方向エッチングは発生しない。
【００２６】
以上の実施形態の説明では、バリア層４としてチタン・タングステン合金を適用したがチタンやクロムなども適用でき、さらに共通電極層５としては銅以外にニッケルやニッケル合金も適用可能である。
また、以上の説明では、共通電極層５と突起電極９との間にポスト７を設ける実施形態で説明したが、ポスト７の形成は省略することができる。ポスト７を形成しないときは、共通電極層５を３μｍから５μｍ程度と厚く形成すればよい。
さらに、以上説明した製造方法では、半田層８のリフロー処理後、レジスト１１ａからなる保護層を形成する実施形態で説明したが、半田層８のリフロー処理の前（アンダーバンプメタルのエッチング後）にレジスト１１ａを形成しても良い。すなわち、図９に示す状態で、レジスト１１ａからなる保護層を形成してもよい。このときはバリア層４、共通電極層５、およびポスト７の側面にレジスト層１１ａを形成した状態でリフロー処理を行なうことになるが、リフロー処理温度は、前記した錫（９６．５重量％）−銀（３．５重量％）合金の場合、２５０℃から２７０℃であるが、リフロー処理時間が短時間（１分以内）であることからレジスト１１ａの耐エッチング性や耐水性が劣化する現象は発生しない。すなわちレジスト１１ａは、耐エッチング性および耐水性が損なわれず、バリア層４の横方向エッチングに対するエッチングマスクとしての機能を充分に果たすとともに、アンダーフィル３１２に吸水された水分がバリア層４側面に接触することを防止している。さらに半田層８は、図６に示すように、感光性レジスト６の膜厚を超えるようにメッキ厚を制御して、半田層８の断面形状が、基部より頂部が張り出したマッシュルーム形状とする。このような形状の半田層８を形成してレジスト１１をスピンコートすれば、半田層８の頂部の張り出し部分で紫外線１０を遮蔽することができ、バリア層４の側壁にレジスト１１ａからなる保護層を制御性よく形成することができる。
さらにまた、以上の実施形態では、ウェットエッチング処理において、半導体基板１をウェーハカセットに収容して一括処理する例で説明したが、ウェットエッチングを枚葉処理によって行なってもよい。枚葉処理によるウェットエッチングでは、半導体基板１間のエッチング速度のばらつきはなく、さらに、回転支持板に保持された半導体基板１にスイング式ノズルから供給するエッチング液のシャワー時間を短くして、面内均一性を向上させることができる。この枚葉式のウェットエッチング処理においては、ジャストエッチング時間に付加するオーバーエッチング時間を、ウェーハカセットに収容して一括処理する場合より少なくできる。すなわち、枚葉式ウェットエッチングでは、ジャストエッチング時間の０．１倍程度のオーバーエッチング時間を付加すれば、たとえば共通電極層５から露出するバリア層４を半導体基板１内で均一にエッチング除去できる。このように、枚葉式のウェットエッチングにおいては、ウェーハカセットによる一括処理より、オーバーエッチング時間を短縮することが可能となり、サイドエッチング量を少なくできる効果を奏する。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施形態における半導体装置の製造方法を示す断面図である。
【図２】本発明の実施形態における半導体装置の製造方法を示す断面図である。
【図３】本発明の実施形態における半導体装置の製造方法を示す断面図である。
【図４】本発明の実施形態における半導体装置の製造方法を示す断面図である。
【図５】本発明の実施形態における半導体装置の製造方法を示す断面図である。
【図６】本発明の実施形態における半導体装置の製造方法を示す断面図である。
【図７】本発明の実施形態における半導体装置の製造方法を示す断面図である。
【図８】本発明の実施形態における半導体装置の製造方法を示す断面図である。
【図９】本発明の実施形態における半導体装置の製造方法を示す断面図である。
【図１０】本発明の実施形態における半導体装置の製造方法を示す断面図である。
【図１１】本発明の実施形態における半導体装置の製造方法を示す断面図である。
【図１２】本発明の実施形態における半導体装置の製造方法を示す断面図である。
【図１３】本発明の実施形態における半導体装置およびその製造方法を示す断面図である。
【図１４】本発明の実施形態における半導体装置およびその製造方法を示す断面図である。
【図１５】本発明の実施形態における半導体装置を示す断面図である。
【図１６】従来技術における半導体装置の製造方法を示す断面図である。
【図１７】従来技術における半導体装置の製造方法を示す断面図である。
【図１８】従来技術における半導体装置の製造方法を示す断面図である。
【図１９】従来技術における半導体装置の製造方法を示す断面図である。
【符号の説明】
【００２８】
１  半導体基板
２  電極パッド
３  絶縁膜
４  バリア層
４ａ  バリア層残渣
５  共通電極層
６  感光性レジスト
７  ポスト
８  半田層
８ａ  錫層
９  突起電極
１０  紫外線
１１  レジスト
１１ａ  レジスト（保護層）
１０１  半導体基板
１０２  電極パッド
１０３  絶縁膜
１０４  バリア層
１０４ａ  バリア層残渣
１０６  共通電極層
１１０  半田層
２０１  半導体基板
２０２  電極パッド
２０３  絶縁膜
２０４  バリア層
２０６  共通電極層
２０８  ポジ型レジスト
２１０  エッチャント
２１１  突起電極
３０１  基板
３０２  ランド
３１２  アンダーフィル
【図１】
2009231682.tif 000003
【図２】
2009231682.tif 000004
【図３】
2009231682.tif 000005
【図４】
2009231682.tif 000006
【図５】
2009231682.tif 000007
【図６】
2009231682.tif 000008
【図７】
2009231682.tif 000009
【図８】
2009231682.tif 000010
【図９】
2009231682.tif 000011
【図１０】
2009231682.tif 000012
【図１１】
2009231682.tif 000013
【図１２】
2009231682.tif 000014
【図１３】
2009231682.tif 000015
【図１４】
2009231682.tif 000016
【図１５】
2009231682.tif 000017
【図１６】
2009231682.tif 000018
【図１７】
2009231682.tif 000019
【図１８】
2009231682.tif 000020
【図１９】
2009231682.tif 000021