(57)【要約】【課題】配線の低抵抗化を図り、電圧ドロップを抑制できる配線構造を備えた半導体集積回路を提供する。【解決手段】半導体集積回路の電源配線構造は、第１の方向に延伸して形成された複数の配線１Ｄ及び１Ｓからなる配線層１と、配線層１の上に、第１の方向に対して垂直な方向である第２の方向に延伸して形成された複数の配線２Ｄ及び２Ｓからなる配線層２と、配線層２の上に、第２の方向と同じ方向に延伸して形成された複数の配線４Ｄ及び４Ｓからな配線層４とを備える。【選択図】図１
2009054702.tif 000002
【特許請求の範囲】
【請求項１】
第１の方向に延伸して形成された複数の第１の配線からなる第１の配線層と、
前記第１の配線層の上に、前記第１の方向に対して垂直な方向である第２の方向に延伸して形成された複数の第２の配線からなる第２の配線層と、
前記第２の配線層の上に、前記第２の方向と同じ方向に延伸して形成された複数の第３の配線からなる第３の配線層とを備えている、半導体集積回路。
【請求項２】
請求項１に記載の半導体集積回路において、
前記第２の配線層と前記第３の配線層とは電気的に接続されている、半導体集積回路。
【請求項３】
請求項１又は２に記載の半導体集積回路において、
前記第１の配線層及び前記第２の配線層は、銅からなり、
前記第３の配線層は、アルミニウムからなる、半導体集積回路。
【請求項４】
請求項１〜３のうちのいずれか１項に記載の半導体集積回路において、
前記第３の配線層は、パッドを構成する材料と同じ材料からなる、半導体集積回路。
【請求項５】
請求項１〜４のうちのいずれか１項に記載の半導体集積回路において、
前記複数の第３の配線の各々は、配線幅が前記複数の第２の配線の各々の配線幅よりも広い、半導体集積回路。
【請求項６】
請求項１〜５のうちのいずれか１項に記載の半導体集積回路において、
前記複数の第３の配線の各々は、前記複数の第２の配線の隣り合う２つずつを覆うように形成されている、半導体集積回路。
【請求項７】
請求項６に記載の半導体集積回路において、
前記複数の第３の配線の各々は、前記複数の第２の配線のうち、前記隣り合う２つの隣りに位置する配線上には形成されていない、半導体集積回路。
【請求項８】
請求項７に記載の半導体集積回路において、
前記第１の配線層は、前記第１の配線としての電源電圧の配線と、前記第１の配線としての接地電圧の配線とが１つずつ交互に配置されてなり、
前記第２の配線層は、前記第２の配線としての電源電圧の配線と、前記第２の配線としての接地電圧の配線とが３つずつ交互に配置されてなり、
前記第３の配線層は、前記第３の配線としての電源電圧の配線と、前記第３の配線としての接地電圧の配線とが１つずつ交互に配置されてなる、半導体集積回路。
【請求項９】
請求項１〜５のうちのいずれか１項に記載の半導体集積回路において、
前記複数の第３の配線の各々は、その延伸方向において、前記複数の第２の配線のうち隣り合う２つを覆うように形成されている部分と、前記隣り合う２つのうちの一方のみを覆うように形成されている部分とを有している、半導体集積回路。
【請求項１０】
請求項９に記載の半導体集積回路において、
前記第１の配線層は、前記第１の配線としての電源電圧の配線と、前記第１の配線としての接地電圧の配線とが１つずつ交互に配置されてなり、
前記第２の配線層は、前記第２の配線としての電源電圧の配線と、前記第２の配線としての接地電圧の配線とが２つずつ交互に配置されてなり、
前記第３の配線層は、前記第３の配線としての電源電圧の配線と、前記第３の配線としての接地電圧の配線とが１つずつ交互に配置されてなる、半導体集積回路。
【請求項１１】
複数の第１の配線からなる第１の配線層と、前記第１の配線層の上に形成され、前記複数の第１の配線が延伸する方向と垂直な方向に延伸する複数の第２の配線からなる第２の配線層とを有するメッシュ電源アレイが、前記複数の第１の配線が延伸する方向及び前記複数の第２の配線が延伸する方向に２つずつ並んで構成される配線ブロックを少なくとも１つ備え、
前記配線ブロックを構成する前記メッシュ電源アレイの各々における前記複数の第１の配線が延伸する方向は、前記各々の隣りに位置する前記メッシュ電源アレイにおける前記複数の第１の配線が延伸する方向に対して９０°ずれており、
前記配線ブロックを構成する前記メッシュ電源アレイの各々における前記複数の第２の配線が延伸する方向は、前記各々の隣りに位置する前記メッシュ電源アレイにおける前記複数の第２の配線が延伸する方向に対して９０°ずれている、半導体集積回路。
【請求項１２】
請求項１１に記載の半導体集積回路において、
前記第２の配線層の上に、複数の第３の配線からなる第３の配線層をさらに備え、
前記複数の第３の配線は、前記メッシュ電源アレイの全ての上において、同一の方向に延伸しており、かつ、その方向は前記メッシュ電源アレイの各々において前記複数の第１の配線が延伸する方向であるか、又は前記複数の第２の配線が延伸する方向である、半導体集積回路。
【請求項１３】
請求項１１に記載の半導体集積回路において、
前記メッシュ電源アレイの各々において、前記第２の配線層の上に、複数の第３の配線からなる第３の配線層をさらに備え、
前記複数の第３の配線は、前記メッシュ電源アレイの各々において、前記複数の第２の配線が延伸する方向と同一の方向に延伸している、半導体集積回路。
【請求項１４】
請求項１１〜１３のうちのいずれか１項に記載の半導体集積回路において、
前記第２の配線層と前記第３の配線層とは電気的に接続されている、半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の配線構造に関し、特に半導体集積回路の電源配線構造に関する。
【背景技術】
【０００２】
半導体集積回路の電源配線が複数の配線層からなる場合、通常、メッシュ状又はそれに準じた配線構造を備えている。
【０００３】
図１９（ａ）及び（ｂ）は、メッシュ状の配線構造を備えた従来の半導体集積回路を示しており、（ａ）は平面図であり、（ｂ）は（ａ）のXIXb-XIXb線に対応する断面図である。
【０００４】
図１９（ａ）及び（ｂ）に示すように、メッシュ状の配線構造を備えた従来の半導体集積回路では、例えばｎ層目と（ｎ＋１）層目においてメッシュ状の配線構造が形成されている。すなわち、図示しないチップ全体に、ｎ層目では、電源電圧の複数の配線１Ｄと、該複数の配線１Ｄの各々と交互に配置された接地電圧の複数の配線１Ｓとからなる配線層１が形成されている。また、（ｎ＋１）層目では、複数の配線１Ｄ及び１Ｓが延伸する方向と垂直な方向に延伸した、電源電圧の複数の配線２Ｄと、該複数の配線２Ｄの各々と交互に配置された接地電圧の複数の配線２Ｓとからなる配線層２が形成されている。さらに、電源電圧の複数の配線１Ｄと複数の配線２Ｄとは平面的に交差する位置においてコンタクト３を介して互いに電気的に接続されていると共に、接地電圧の複数の配線１Ｓと複数の配線２Ｓとは平面的に交差する位置においてコンタクト３を介して電気的に接続されている（例えば特許文献１参照）。
【特許文献１】特開２００５−３３２９０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上述のメッシュ状の電源配線構造を備えた半導体集積回路では、外部から内部に向かってメッシュ状に広がる電源配線網に電流が供給される。半導体集積回路における内部各点において、電源配線網から供給される電流が内部のセルによって受け取られ消費されるため、チップの周辺部から中心部に向かって電源配線網における電圧ドロップが大きくなる。すなわち、メッシュ状の電源配線網上の電圧は、一般に、半導体集積回路の周辺部において高く、周辺部から中心部に近付くにつれて低くなる。
【０００６】
そして、上述のメッシュ状の電源配線構造を備えた半導体集積回路において、ｎ層目の配線層と(ｎ＋１)層目の配線層とが例えばその膜厚又は材料等が異なって、ｎ層目の配線層の配線抵抗と（ｎ＋１）層目の配線層の配線抵抗とが異なる場合には、配線抵抗が高い方の配線層における電圧ドロップが大きくなり、その影響が支配的になる。
【０００７】
図２０は、上述のメッシュ状の配線構造を備えた半導体集積回路において、パッド６及び７から電源電圧を印加したときの電圧ドロップを模式的に示している。なお、ここでは、紙面に向かって縦方向に延伸する複数の配線からなる配線層２の配線抵抗の方が、紙面に向かって横方向に延伸する複数の配線からなる配線層１の配線抵抗よりも高い場合を例として図示しており、領域８、９、１０は、それぞれ電圧ドロップが小さい領域、中程度の領域、大きい領域を示している。
【０００８】
図２０に示すように、電圧ドロップは、チップの中央部においてその周辺部よりも大きくなっており、さらに、配線層１よりも配線抵抗の大きい配線層２が延伸する方向に電圧ドロップの方向性が存在することが分かる。
【０００９】
一方で、電圧ドロップを抑制するために、電源供給パッド数を増加させたり、電源配線を太くするという対策を取ることも可能であるが、チップサイズの制約等から限界が存在する。
【００１０】
前記に鑑み、本発明の目的は、配線の低抵抗化を図り、電圧ドロップを抑制できる配線構造を備えた半導体集積回路を提供することである。
【課題を解決するための手段】
【００１１】
前記の目的を達成するために、本発明の第１の形態に係る半導体集積回路は、第１の方向に延伸して形成された複数の第１の配線からなる第１の配線層と、第１の配線層の上に、第１の方向に対して垂直な方向である第２の方向に延伸して形成された複数の第２の配線からなる第２の配線層と、第２の配線層の上に、第２の方向と同じ方向に延伸して形成された複数の第３の配線からなる第３の配線層とを備えている。
【００１２】
本発明の第１の形態に係る半導体集積回路において、第２の配線層と第３の配線層とは電気的に接続されている。
【００１３】
本発明の第１の形態に係る半導体集積回路において、第１の配線層及び第２の配線層は、銅からなり、第３の配線層は、アルミニウムからなる。
【００１４】
本発明の第１の形態に係る半導体集積回路において、第３の配線層は、パッドを構成する材料と同じ材料からなる。
【００１５】
本発明の第１の形態に係る半導体集積回路において、複数の第３の配線の各々は、配線幅が複数の第２の配線の各々の配線幅よりも広い。
【００１６】
本発明の第１の形態に係る半導体集積回路において、複数の第３の配線の各々は、複数の第２の配線の隣り合う２つずつを覆うように形成されている。
【００１７】
本発明の第１の形態に係る半導体集積回路において、複数の第３の配線の各々は、複数の第２の配線のうち、隣り合う２つの隣りに位置する配線上には形成されていない。
【００１８】
この場合において、第１の配線層は、第１の配線としての電源電圧の配線と、第１の配線としての接地電圧の配線とが１つずつ交互に配置されてなり、第２の配線層は、第２の配線としての電源電圧の配線と、第２の配線としての接地電圧の配線とが３つずつ交互に配置されてなり、第３の配線層は、第３の配線としての電源電圧の配線と、第３の配線としての接地電圧の配線とが１つずつ交互に配置されてなる。
【００１９】
本発明の第１の形態に係る半導体集積回路において、複数の第３の配線の各々は、その延伸方向において、複数の第２の配線のうち隣り合う２つを覆うように形成されている部分と、隣り合う２つのうちの一方のみを覆うように形成されている部分とを有している。
【００２０】
この場合において、第１の配線層は、第１の配線としての電源電圧の配線と、第１の配線としての接地電圧の配線とが１つずつ交互に配置されてなり、第２の配線層は、第２の配線としての電源電圧の配線と、第２の配線としての接地電圧の配線とが２つずつ交互に配置されてなり、第３の配線層は、第３の配線としての電源電圧の配線と、第３の配線としての接地電圧の配線とが１つずつ交互に配置されてなる。
【００２１】
本発明の第２の形態に係る半導体集積回路は、複数の第１の配線からなる第１の配線層と、第１の配線層の上に形成され、複数の第１の配線が延伸する方向と垂直な方向に延伸する複数の第２の配線からなる第２の配線層とを有するメッシュ電源アレイが、複数の第１の配線が延伸する方向及び複数の第２の配線が延伸する方向に２つずつ並んで構成される配線ブロックを少なくとも１つ備え、配線ブロックを構成するメッシュ電源アレイの各々における複数の第１の配線が延伸する方向は、各々の隣りに位置するメッシュ電源アレイにおける複数の第１の配線が延伸する方向に対して９０°ずれており、配線ブロックを構成するメッシュ電源アレイの各々における複数の第２の配線が延伸する方向は、各々の隣りに位置するメッシュ電源アレイにおける複数の第２の配線が延伸する方向に対して９０°ずれている。
【００２２】
本発明の第２の形態に係る半導体集積回路において、第２の配線層の上に、複数の第３の配線からなる第３の配線層をさらに備え、複数の第３の配線は、メッシュ電源アレイの全ての上において、同一の方向に延伸しており、かつ、その方向はメッシュ電源アレイの各々において複数の第１の配線が延伸する方向であるか、又は複数の第２の配線が延伸する方向である。
【００２３】
本発明の第２の形態に係る半導体集積回路において、メッシュ電源アレイの各々において、第２の配線層の上に、複数の第３の配線からなる第３の配線層をさらに備え、複数の第３の配線は、メッシュ電源アレイの各々において、複数の第２の配線が延伸する方向と同一の方向に延伸している。
【００２４】
本発明の第２の形態に係る半導体集積回路において、第２の配線層と第３の配線層とは電気的に接続されている。
【発明の効果】
【００２５】
本発明によると、配線の低抵抗化を図ることにより、電圧ドロップが抑制される配線構造が実現される。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の各実施形態について図面を参照しながら説明する。
【００２７】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体集積回路の電源配線構造を示す平面図である。また、図２（ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体集積回路の電源配線構造を示す断面図であって、（ａ）は図１のIIa-IIa線の断面図であり、（ｂ）は図１のIIb-IIb線の断面図である。
【００２８】
図１並びに図２（ａ）及び（ｂ）に示すように、本発明の第１の実施形態に係る半導体集積回路の電源配線構造では、図示しない半導体基板上には、電源電圧の複数の配線１Ｄ及び該複数の配線１Ｄの各々と交互に配置された接地電圧の複数の配線１Ｓからなる配線層１が形成されている。ここで、複数の配線１Ｄ及び１Ｓは例えば銅からなる。
【００２９】
配線層１の上には、複数の配線１Ｄ及び１Ｓが延伸する方向と垂直な方向に延伸する、電源電圧の複数の配線２Ｄ及び該複数の配線２Ｄの各々と交互に配置された接地電圧の複数の配線２Ｓからなる配線層２が第１の層間絶縁膜(図示せず)を介して形成されている。ここで、配線層１と配線層２には、膜厚又は材料等の相違による抵抗差が存在し、配線層２の配線抵抗は、配線層１の配線抵抗と同等以下であって且つ０．５〜１．０倍の抵抗値である。また、複数の配線２Ｄ及び２Ｓは例えば銅からなる。
【００３０】
電源電圧の複数の配線１Ｄと複数の配線２Ｄとは、平面的に交差する位置において第１の層間絶縁膜（図示せず）を貫通して設けけられたコンタクト３を介して互いに電気的に接続されている（図１及び図２（ａ）参照）と共に、接地電圧の複数の配線１Ｓと複数の配線２Ｓとは平面的に交差する位置において第１の層間絶縁膜（図示せず）を貫通して設けけられたコンタクト３を介して電気的に接続されている（図１参照）。ここで、コンタクト３は例えば銅からなる。
【００３１】
配線層２の上には、複数の配線２Ｄ及び２Ｓの各々と一対一に対応して設けられると共に同じ方向に延伸する、電源電圧の複数の配線４Ｄ及び該複数の配線４Ｄの各々と交互に配置された接地電圧の複数の配線４Ｓからなる配線層４が第２の層間絶縁膜(図示せず)を介して形成されている。ここで、複数の配線４Ｄ及び４Ｓは例えばアルミニウムからなるか、図示しないパッドを構成する配線層と同じ材料によって構成してもよい。
【００３２】
電源電圧の複数の配線２Ｄと複数の配線４Ｄとは第２の層間絶縁膜（図示せず）を貫通して設けけられたコンタクト５を介して互いに電気的に接続されている（図１及び図２（ｂ）参照）と共に、接地電圧の複数の配線２Ｓと複数の配線４Ｓとは第２の層間絶縁膜（図示せず）を貫通して設けけられたコンタクト５を介して電気的に接続されている（図１参照）。ここで、コンタクト５は例えば銅からなる。また、配線層２と配線層４とが電気的に接続されて同電位である場合について説明しているが、必ずしも同電位である構成に限定されるものではない。
【００３３】
上述した本実施形態に係る電源配線構造を有する半導体集積回路では、配線層４を構成する複数の配線４Ｄ及び４Ｓの各々は配線層２を構成する複数の配線２Ｄ及び２Ｓの各々を覆うように設けられており、配線層４を構成する複数の配線４Ｄ及び４Ｓの延伸する方向が、配線層２を構成する複数の配線２Ｄ及び２Ｓの延伸する方向と同じであり、また、配線層４と配線層２とが第２の層間絶縁膜（図示せず）を貫通して設けけられたコンタクト５を介して電気的に接続されて同電位であるため、配線抵抗の低抵抗化を図ることができる。その結果、電圧ドロップを低減することができる。
【００３４】
図３は、本実施形態に係る電源配線構造を有する半導体集積回路における電圧ドロップを模式的に示す図であって、ここでは、端子６、７から電源を印加した場合における半導体集積回路動作時の電圧ドロップを示している。なお、領域８、９、１０は、それぞれ電圧降下が小さい領域、中程度の領域、大きい領域を示している。
【００３５】
図３に示すように、本実施形態における電圧ドロップでは、従来例の電源配線構造を有する半導体集積回路の場合（図２０参照）に比べて、電圧降下が小さい領域８が大きくなると共に電圧降下が大きい領域１０及び中程度の領域９の領域が小さくなっており、配線層４によって電源信号を強化して配線層２が低抵抗化されることで、本実施形態における電圧ドロップが大幅に低減されたことが分かる。
【００３６】
また、配線層４と配線層２とが同電位であるため、配線層４と配線層２との間に介在する第２の層間絶縁膜の絶縁特性を考慮する必要がなく、半導体集積回路の信頼性とって有利な構造である。
【００３７】
なお、本実施形態では、電源電圧の配線（１Ｄ、２Ｄ、４Ｄ）と接地電圧の配線（１Ｓ、２Ｓ、４Ｓ）とが交互に配置された場合について説明したが、本実施形態はこの構成に限定されるものではなく、２本毎に交互に電源電圧の配線（１Ｄ、２Ｄ、４Ｄ）と接地電圧の配線（１Ｓ、２Ｓ、４Ｓ）とを配置する構成であっても、上述と同様の効果を得ることができる。
【００３８】
（第２の実施形態）
図４は、本発明の第２の実施形態に係る半導体集積回路の電源配線構造を示す平面図である。また、図５（ａ）及び（ｂ）は、本発明の第２の実施形態に係る半導体集積回路の電源配線構造を示す断面図であって、（ａ）は図４のVa-Va線の断面図であり、（ｂ）は図４のVb-Vb線の断面図である。
【００３９】
図４並びに図５（ａ）及び（ｂ）に示すように、本発明の第２の実施形態に係る半導体集積回路の電源配線構造では、図示しない半導体基板上には、電源電圧の複数の配線１Ｄ及び該複数の配線１Ｄの各々と交互に配置された接地電圧の複数の配線１Ｓからなる配線層１が形成されている。ここで、複数の配線１Ｄ及び１Ｓは例えば銅からなる。
【００４０】
配線層１の上には、複数の配線１Ｄ及び１Ｓが延伸する方向と垂直な方向に延伸する、電源電圧の複数の配線２Ｄ及び該複数の配線２Ｄの各々と交互に配置された接地電圧の複数の配線２Ｓからなる配線層２が第１の層間絶縁膜(図示せず)を介して形成されている。ここで、配線層１と配線層２には、膜厚又は材料等の相違による抵抗差が存在し、配線層２の配線抵抗は、配線層１の配線抵抗と同等以下であって且つ０．５〜１．０倍の抵抗値である。また、複数の配線２Ｄ及び２Ｓは例えば銅からなる。
【００４１】
電源電圧の複数の配線１Ｄと複数の配線２Ｄとは、平面的に交差する位置において第１の層間絶縁膜（図示せず）を貫通して設けけられたコンタクト３を介して互いに電気的に接続されている（図４及び図５（ａ）参照）と共に、接地電圧の複数の配線１Ｓと複数の配線２Ｓとは平面的に交差する位置において第１の層間絶縁膜（図示せず）を貫通して設けけられたコンタクト３を介して電気的に接続されている（図４参照）。ここで、コンタクト３は例えば銅からなる。
【００４２】
配線層２の上には、複数の配線２Ｄ及び２Ｓの各々の２つに対して１つ設けられると共に同じ方向に延伸する、電源電圧の複数の配線４Ｄ及び該複数の配線４Ｄの各々と交互に配置された接地電圧の複数の配線４Ｓからなる配線層４が第２の層間絶縁膜(図示せず)を介して形成されている。ここで、複数の配線４Ｄ及び４Ｓは例えばアルミニウムからなるか、図示しないパッドを構成する配線層と同じ材料によって構成してもよい。このように、本実施形態における配線層４は、複数の配線２Ｄ及び２Ｓの各々の２つに対して１つ設けられた複数の配線４Ｄ及び４Ｓからなり、その配線幅が隣り合う配線４Ｄ及び４Ｓの互いに向かい合わない側面同士の間距離（つまり、配線４Ｄ及び４Ｓの２つの配線幅と、配線４Ｄと４Ｓ間の距離との和）である点で、上述した第１の実施形態における電源配線構造と相違する。
【００４３】
電源電圧の複数の配線２Ｄと複数の配線４Ｄとは第２の層間絶縁膜（図示せず）を貫通して設けけられたコンタクト５を介して電気的に接続されている（図４及び図５（ｂ）参照）と共に、接地電圧の複数の配線２Ｓと複数の配線４Ｓとは第２の層間絶縁膜（図示せず）を貫通して設けけられたコンタクト５を介して電気的に接続されている（図４参照）。ここで、コンタクト５は例えば銅からなる。また、配線層２と配線層４とが電気的に接続されて同電位である場合について説明しているが、必ずしも同電位である構成に限定されるものではない。
【００４４】
上述した本実施形態に係る電源配線構造を有する半導体集積回路では、上述の第１の実施形態と同様の効果が得られるが、配線層４の複数の配線４Ｄ及び４Ｓが配線層２を構成する複数の配線２Ｄ及び２Ｓの２つずつを覆うように太線化されていることで低抵抗化をより実現でき、電圧ドロップをより抑制できる。
【００４５】
なお、配線層４を構成する複数の配線４Ｄ及び４Ｓの各々の配線幅は上述した配線幅に限定されるものではなく、配線層２を構成する複数の配線２Ｄ及び２Ｓの各々の配線幅よりも大きく、隣り合う２つの配線の隣りに位置する配線上までには到達しない配線幅である構成であっても、上述と同様の効果を得ることができる。
【００４６】
（第３の実施形態）
図６は、本発明の第３の実施形態に係る半導体集積回路の電源配線構造を示す平面図である。また、図７（ａ）及び（ｂ）は、本発明の第３の実施形態に係る半導体集積回路の電源配線構造を示す断面図であって、（ａ）は図６のVIIa-VIIa線の断面図であり、（ｂ）は図６のVIIb-VIIb線の断面図である。
【００４７】
図６並びに図７（ａ）及び（ｂ）に示すように、本発明の第３の実施形態に係る半導体集積回路の電源配線構造では、図示しない半導体基板上には、電源電圧の複数の配線１Ｄ及び該複数の配線１Ｄの各々と交互に配置された接地電圧の複数の配線１Ｓからなる配線層１が形成されている。ここで、複数の配線１Ｄ及び１Ｓは例えば銅からなる。
【００４８】
配線層１の上には、複数の配線１Ｄ及び１Ｓが延伸する方向と垂直な方向に延伸する、電源電圧の複数の配線２Ｄ及び該複数の配線２Ｄの各々と２つずつ交互に配置された接地電圧の複数の配線２Ｓからなる配線層２が第１の層間絶縁膜(図示せず)を介して形成されている。ここで、配線層１と配線層２には、膜厚又は材料等の相違による抵抗差が存在し、配線層２の配線抵抗は、配線層１の配線抵抗と同等以下であって且つ０．５〜１．０倍の抵抗値である。また、複数の配線２Ｄ及び２Ｓは例えば銅からなる。
【００４９】
電源電圧の複数の配線１Ｄと複数の配線２Ｄとは、平面的に交差する位置において第１の層間絶縁膜（図示せず）を貫通して設けけられたコンタクト３を介して互いに電気的に接続されている（図６及び図７（ａ）参照）と共に、接地電圧の複数の配線１Ｓと複数の配線２Ｓとは平面的に交差する位置において第１の層間絶縁膜（図示せず）を貫通して設けけられたコンタクト３を介して電気的に接続されている（図６参照）。ここで、コンタクト３は例えば銅からなる。
【００５０】
配線層２の上には、複数の配線２Ｄ及び２Ｓの各々の２つに対して１つ設けられると共に同じ方向に延伸する、電源電圧の複数の配線４Ｄ及び該複数の配線４Ｄの各々と交互に配置された接地電圧の複数の配線４Ｓからなる配線層４が第２の層間絶縁膜(図示せず)を介して形成されている。具体的には、配線層４を構成する複数の配線４Ｄ及び４Ｓの各々は、複数の配線２Ｄ及び２Ｓの各々の２つを跨いで覆うように形成されている部分と、２つのうちのいずれか１方のみを覆うように形成されている部分とを有している。ここで、複数の配線４Ｄ及び４Ｓは例えばアルミニウムからなるか、図示しないパッドを構成する配線層と同じ材料によって構成してもよい。このように、本実施形態における配線層４は、複数の配線２Ｄ及び２Ｓの各々の２つに対して１つ設けられた複数の配線４Ｄ及び４Ｓからなり、該複数の配線４Ｄ及び４Ｓは、複数の配線２Ｄ及び２Ｓの各々の２つを跨いで覆うように形成されている部分と、２つのうちのいずれか１方のみを覆うように形成されている部分とを有している点で、複数の配線２Ｄ及び２Ｓの各々の２つを全体的に覆うように形成された配線層４を備えた上述の第２の実施形態における電源配線構造と相違する。
【００５１】
電源電圧の複数の配線２Ｄと複数の配線４Ｄとは第２の層間絶縁膜（図示せず）を貫通して設けけられたコンタクト５を介して電気的に接続されている（図６及び図７（ｂ）参照）と共に、接地電圧の複数の配線２Ｓと複数の配線４Ｓとは第２の層間絶縁膜（図示せず）を貫通して設けけられたコンタクト５を介して電気的に接続されている（図６参照）。ここで、コンタクト５は例えば銅からなる。また、配線層２と配線層４とが電気的に接続されて同電位である場合について説明しているが、必ずしも同電位である構成に限定されるものではない。
【００５２】
上述した本実施形態に係る電源配線構造を有する半導体集積回路では、配線層４が配線層２の延伸方向と同じ方向であることによる上述の第１の実施形態と同様の効果、及び配線層４を構成する配線４Ｄ及び４Ｓの一部における太線化による上述の第２の実施形態と同様の効果が得られるが、配線層４の複数の配線４Ｄ及び４Ｓが複数の配線２Ｄ及び２Ｓの各々の２つを跨いで覆うように形成されている部分と、２つのうちのいずれか１方のみを覆うように形成されている部分とを有していることから、配線層４の面積率に制限がある場合などに有効な構成となる。また、配線層４を構成する複数の配線４Ｄ及び４Ｓは、第２の実施形態における電源配線構造とは異なり、複数の配線２Ｄ及び２Ｓの各々の２つを全体的に覆うようには形成されていないため、配線層４の応力を低減して絶縁膜又は他の配線層へダメージを抑制できる。
【００５３】
なお、配線層４を構成する複数の配線４Ｄ及び４Ｓの各々の配線幅は上述した配線幅に限定されるものではなく、第２の実施形態と同様に、配線層２を構成する複数の配線２Ｄ及び２Ｓの各々の配線幅よりも大きく、隣り合う２つの配線の隣りに位置する配線上までには到達しない配線幅の範囲で、本実施形態の配線層４の形状を実現することもできる。
【００５４】
（第４の実施形態）
図８は、本発明の第４の実施形態に係る半導体集積回路の電源配線構造を示す平面図である。また、図９（ａ）及び（ｂ）は、本発明の第４の実施形態に係る半導体集積回路の電源配線構造を示す断面図であって、（ａ）は図８のIXa-IXa線の断面図であり、（ｂ）は図８のIXb-IXb線の断面図である。
【００５５】
図８並びに図９（ａ）及び（ｂ）に示すように、本発明の第４の実施形態に係る半導体集積回路の電源配線構造では、図示しない半導体基板上には、電源電圧の複数の配線１Ｄ及び該複数の配線１Ｄの各々と１つずつ交互に配置された接地電圧の複数の配線１Ｓからなる配線層１が形成されている。ここで、複数の配線１Ｄ及び１Ｓは例えば銅からなる。
【００５６】
配線層１の上には、複数の配線１Ｄ及び１Ｓが延伸する方向と垂直な方向に延伸する、電源電圧の複数の配線２Ｄ及び該複数の配線２Ｄの各々と３つずつ交互に配置された接地電圧の複数の配線２Ｓからなる配線層２が第１の層間絶縁膜(図示せず)を介して形成されている。ここで、配線層１と配線層２には、膜厚又は材料等の相違による抵抗差が存在し、配線層２の配線抵抗は、配線層１の配線抵抗と同等以下であって且つ０．５〜１．０倍の抵抗値である。また、複数の配線２Ｄ及び２Ｓは例えば銅からなる。
【００５７】
電源電圧の複数の配線１Ｄと複数の配線２Ｄとは、平面的に交差する位置において第１の層間絶縁膜（図示せず）を貫通して設けけられたコンタクト３を介して互いに電気的に接続されている（図８及び図９（ａ）参照）と共に、接地電圧の複数の配線１Ｓと複数の配線２Ｓとは平面的に交差する位置において第１の層間絶縁膜（図示せず）を貫通して設けけられたコンタクト３を介して電気的に接続されている（図８参照）。ここで、コンタクト３は例えば銅からなる。
【００５８】
配線層２の上には、複数の配線２Ｄ及び２Ｓの各々の２つに対して１つ設けられると共に同じ方向に延伸する、電源電圧の複数の配線４Ｄ及び該複数の配線４Ｄの各々と１つずつ交互に配置された接地電圧の複数の配線４Ｓからなる配線層４が第２の層間絶縁膜(図示せず)を介して形成されている。また、複数の配線４Ｄの各々は、複数の配線２Ｄの隣り合う３つのうちの隣り合う２つを覆う一方で残りの１つを覆わないように形成されており、複数の配線４Ｓの各々は、複数の配線２Ｓの隣り合う３つのうちの隣り合う２つずつを覆う一方で残りの１つを覆わないように形成されている。つまり、配線４Ｄと配線４Ｓとの間には、１つの配線２Ｄ又は２Ｓが存在している。ここで、複数の配線４Ｄ及び４Ｓは例えばアルミニウムからなるか、図示しないパッドを構成する配線層と同じ材料によって構成してもよい。このように、本実施形態における配線層４は、複数の配線２Ｄの隣り合う３つのうちの隣り合う２つを覆う一方で残りの１つを覆わないように形成された複数の配線４Ｄと、複数の配線２Ｓの隣り合う３つのうちの隣り合う２つを覆う一方で残りの１つを覆わないように形成された複数の配線４Ｓからなる点で、上述した第１の実施形態における電源配線構造と相違する。
【００５９】
電源電圧の複数の配線２Ｄと複数の配線４Ｄとは第２の層間絶縁膜（図示せず）を貫通して設けけられたコンタクト５を介して電気的に接続されている（図８及び図９（ｂ）参照）と共に、接地電圧の複数の配線２Ｓと複数の配線４Ｓとは第２の層間絶縁膜（図示せず）を貫通して設けけられたコンタクト５を介して電気的に接続されている（図８参照）。ここで、コンタクト５は例えば銅からなる。また、配線層２と配線層４とが電気的に接続されて同電位である場合について説明しているが、必ずしも同電位である構成に限定されるものではない。
【００６０】
上述した本実施形態に係る電源配線構造を有する半導体集積回路では、配線層４が配線層２の延伸方向と同じ方向であることによる上述の第１の実施形態と同様の効果、配線層４を構成する配線４Ｄ及び４Ｓの太線化による上述の第２の実施形態と同様の効果、及び、配線４Ｄ及び４Ｓの各々が隣り合う３つの配線２Ｄ及び２Ｓにおける１つの上には形成されていないことにより、上述の第３の実施形態と同様に、面積率に制限がある場合に効果的であり、さらに、絶縁膜又は他の配線層へのダメージを低減できる効果が得られる。
【００６１】
なお、配線層４を構成する複数の配線４Ｄ及び４Ｓの各々の配線幅は上述した配線幅に限定されるものではなく、隣り合う３つの配線のうちの隣り合う２つの配線を覆う配線幅からの隣りに位置する配線上までには到達しない配線幅の範囲で、本実施形態の配線層４の形状を実現することもできる。
【００６２】
なお、配線層４を構成する複数の配線４Ｄ及び４Ｓの各々の配線幅は上述した配線幅に限定されるものではなく、第２の実施形態と同様に、配線層２を構成する複数の配線２Ｄ及び２Ｓの各々の配線幅よりも大きく、隣り合う２つの配線の隣りに位置する配線上までには到達しない配線幅の範囲で、本実施形態の配線層４の形状を実現することもできる。
【００６３】
また、配線層４を構成する配線４Ｄ及び４Ｓの各々のピッチが等間隔である場合について説明しているが、電源電圧の配線４Ｄと接地電圧の配線４Ｓとの分離幅は大きく取るようにして、配線層４内における耐圧による課題の発生を防止することもできる。
【００６４】
（第５の実施形態）
図１０は、本発明の第５の実施形態に係る半導体集積回路の電源配線構造を示す平面図である。また、図１１（ａ）及び（ｂ）は、本発明の第５の実施形態に係る半導体集積回路の電源配線構造を示す断面図であって、（ａ）は図１０のXIa-XIa線の断面図であり、（ｂ）は図１０のXIb-XIb線の断面図である。
【００６５】
図１０並びに図１１（ａ）及び（ｂ）に示すように、本発明の第５の実施形態に係る半導体集積回路の電源配線構造は、４つのメッシュ電源アレイ１１からなる配線ブロック１２によって構成されている。
【００６６】
ここで、１つのメッシュ電源アレイ１１は、上述の図１に示した電源配線構造が４つに分割されたものであって、且つ、配線層１が延伸する方向（複数の配線１Ｄ及び１Ｓの延伸方向）と配線層２が延伸する方向（複数の配線２Ｄ及び２Ｓの延伸方向）とがメッシュ電源アレイ１１毎に９０°ずれるように４つのメッシュ電源アレイ１１が配置されて（つまり、互いに向かい合うメッシュ電源アレイ１１では、一方のメッシュ電源アレイ１１における配線層１が延伸する方向と他方のメッシュ電源アレイ１１における配線層２が延伸する方向とが同方向となり、一方のメッシュ電源アレイ１１における配線層２が延伸する方向と他方のメッシュ電源アレイ１１における配線層１が延伸する方向とが同方向となる）、配線ブロック１２が構成されている。
【００６７】
また、電源電圧の複数の配線１Ｄと複数の配線２Ｄとは、１つのメッシュ電源アレイ１１において、また、隣り合うメッシュ電源アレイ１１間において、図示するように、平面的に交差する位置にて第１の層間絶縁膜（図示せず）を貫通して設けけられたコンタクト３を介して互いに電気的に接続されている。接地電圧の複数の配線１Ｓと複数の配線２Ｓも同様に第１の層間絶縁膜（図示せず）を貫通して設けけられたコンタクト３を介して電気的に接続されている。なお、各メッシュ電源アレイ１１のその他の構造は、上述の第１の実施形態での説明と同様であるため、ここではその説明は省略する。
【００６８】
図１２は、本実施形態に係る電源配線構造を有する半導体集積回路における電圧ドロップを模式的に示す図であって、具体的には、上述した４つのメッシュ電源アレイ１１からなる配線ブロック１２が１つ配置されてなる電源配線構造に対し、端子６、７から電源を印加した場合における半導体集積回路動作時の電圧ドロップを模式的に示している。なお、領域８、９は、第１の実施形態で説明した通りである。
【００６９】
図１２に示すように、本実施形態では、従来例の電源配線構造を有する半導体集積回路の場合（図２０参照）に比べて、電圧降下が大きい領域１０は存在しておらず、電圧降下が小さい領域８がほとんどを占めると共に電圧降下が中程度の領域９が僅かであり、電圧降下が大幅に低減されることが分かる。
【００７０】
また、図１３は、本実施形態において、上述した配線ブロック１２が縦横５個ずつ配置された電源配線構造を有する半導体集積回路を模試的に示している。
【００７１】
ここで、図１３に示す電源配線構造に対し、端子６、７から電源を印加した場合における半導体集積回路動作時の電圧ドロップを模式的に示しているのが図１４である。
【００７２】
図１４に示すように、配線ブロック１２が縦横５個ずつ配置された場合には、従来例の電源配線構造を有する半導体集積回路の場合（図２０参照）に比べて、電圧降下が大きい領域１０及び中程度の領域９は存在しておらず、電圧降下が小さい領域８のみとなり、電圧降下が大幅に低減されることが分かる。
【００７３】
上述のように、本実施形態における電源配線構造は、配線ブロック１２の数を適宜設定して構成することができるが、実際の構成例としては、配線ブロック１２を構成する例えば１００μｍ単位のメッシュ電源アレイ１１を、例えば３ｍｍ角のチップであれば縦横３０個ずつ配置して接続する構成が考えられる。なお、メッシュ電源アレイ１１のサイズとして、ここでは１００μｍ程度で説明したが、電圧降下のレベルに応じて適宜設定すればよく、一般に、例えば電圧降下レベルが５０ｍＶ以下に抑制できるように設計すればよい。
【００７４】
以上のように、本実施形態に係る電源配線構造によると、配線層１が延伸する方向と配線層２が延伸する方向とがメッシュ電源アレイ１１毎に９０°ずれるように配置された４つのメッシュ電源アレイ１１からなる配線ブロック１２により、電源配線構造が構成されているため、配線層２の配線抵抗が配線層１の配線抵抗と同等以下であって且つ０．５〜１．０倍の抵抗値であって従来の構成であれば特定方向に電圧降下が大きくなる場合であっても、配線層１の延伸方向と配線層２の延伸方向の電圧降下の方向性が抑制され、結果的にチップ全体として電圧降下を抑制することができる。
【００７５】
（第６の実施形態）
図１５は、本発明の第６の実施形態に係る半導体集積回路の電源配線構造を示す平面図である。また、図１６（ａ）及び（ｂ）は、本発明の第６の実施形態に係る半導体集積回路の電源配線構造を示す断面図であって、（ａ）は図１５のXVIa-XVIa線の断面図であり、（ｂ）は図１５のXVIb-XVIb線の断面図である。
【００７６】
図１５並びに図１６（ａ）及び（ｂ）に示すように、本発明の第６の実施形態に係る半導体集積回路の電源配線構造は、上述した第５の実施形態に係る半導体集積回路の電源配線構造と比べると、配線層２の上に配線層４をさらに備えた点に特徴を有している。
【００７７】
具体的には、本発明の第６の実施形態に係る半導体集積回路の電源配線構造では、複数の配線２Ｄ及び２Ｓからなる配線層２の上に、複数の配線４Ｄ及び４Ｓからなる配線層４が形成されており、該複数の配線４Ｄ及び４Ｓの各々は、第５の実施形態で説明した４つのメッシュ電源アレイ１１からなる配線ブロック１２（図１０参照）の上に一方向に延伸している。
【００７８】
電源電圧の複数の配線２Ｄと複数の配線４Ｄとは、１つのメッシュ電源アレイ１１において、また、隣り合うメッシュ電源アレイ１１間において、図示するように第２の層間絶縁膜（図示せず）を貫通して設けけられたコンタクト５を介して互いに電気的に接続されている（図１５及び図１６（ｂ）参照）。接地電圧の複数の配線２Ｓと複数の配線４Ｓも同様に第２の層間絶縁膜（図示せず）を貫通して設けけられたコンタクト５を介して電気的に接続されている（図１５参照）。なお、各メッシュ電源アレイ１１のその他の構造は、上述の第５の実施形態での説明と同様である。
【００７９】
以上のように、本実施形態に係る電源配線構造によると、上述した第５の実施形態による効果と同様の効果を得ることに加えて、配線層４が１方向に延伸する構成を有しているため、各メッシュ電源アレイ１１間が同方向に接続されることで低抵抗化が実現され、電圧ドロップをより低減することができる。
【００８０】
（第７の実施形態）
図１７は、本発明の第７の実施形態に係る半導体集積回路の電源配線構造を示す平面図である。また、図１８（ａ）及び（ｂ）は、本発明の第７の実施形態に係る半導体集積回路の電源配線構造を示す断面図であって、（ａ）は図１７のXVIIIa-XVIIIa線の断面図であり、（ｂ）は図１７のXVIIIb-XVIIIb線の断面図である。
【００８１】
図１７並びに図１８（ａ）及び（ｂ）に示すように、本発明の第７の実施形態に係る半導体集積回路の電源配線構造は、上述した第５の実施形態に係る半導体集積回路の電源配線構造に比べると、配線層２の上に、下部のメッシュ電源アレイ１１（図１０参照）毎に応じた構成の配線層４をさらに備えた点に特徴を有している。
【００８２】
具体的には、本発明の第７の実施形態に係る半導体集積回路の電源配線構造では、複数の配線２Ｄ及び２Ｓからなる配線層２の上に、メッシュ電源アレイ１１（図１０参照）毎に複数の配線４Ｄ及び４Ｓからなる配線層４が形成されており、該複数の配線４Ｄ及び４Ｓの各々は、複数の配線２Ｄ及び２Ｓの各々が延伸する方向と同じ方向に延伸している。つまり、複数の配線４Ｄ及び４Ｓの各々が延伸する方向は、隣り合うメッシュ電源アレイ１１（図１０参照）において、一方のメッシュ電源アレイにおける延伸方向に対して他方のメッシュ電源アレイ１１における延伸方向は９０°ずれている。
【００８３】
電源電圧の複数の配線２Ｄと複数の配線４Ｄとは、１つのメッシュ電源アレイ１１において、また、隣り合うメッシュ電源アレイ１１間において、図示するように第２の層間絶縁膜（図示せず）を貫通して設けけられたコンタクト５を介して互いに電気的に接続されている（図１７及び図１８（ｂ）参照）。接地電圧の複数の配線２Ｓと複数の配線４Ｓも同様に第２の層間絶縁膜（図示せず）を貫通して設けけられたコンタクト５を介して電気的に接続されている（図１７参照）。なお、各メッシュ電源アレイ１１のその他の構造は、上述の第５の実施形態での説明と同様である。
【００８４】
以上のように、本実施形態に係る電源配線構造によると、上述した第５の実施形態による効果と同様の効果を得ることに加えて、メッシュ電源アレイ１１（図１０参照）毎に、配線層４が配線層２の延伸方向と同じ方向に延伸する構成を有しているため、また、配線層４と配線層２とがコンタクト５を介して電気的に接続されて同電位であるため、配線抵抗の低抵抗化が実現され、電圧ドロップをより低減することができる。さらに、配線層４と配線層２とが同電位であるため、配線層４と配線層２との間に介在する層間絶縁膜の絶縁特性を考慮する必要がなく、半導体集積回路の信頼性とって有利な構造である。
【００８５】
なお、以上の各実施形態において、複数の配線層間及び配線間には層間絶縁膜が通常形成されているが、以上では電源配線構造の特徴を中心に説明し、層間絶縁膜や配線層１の下側に形成されている別の配線層及びトランジスタなどその他の公知の部分の説明は省略している。また、配線層１の下側には、別の配線層や
【産業上の利用可能性】
【００８６】
本発明は、チップの電源電圧の降下を抑制することにより、半導体集積回路の安定動作にとって有用である。また、電圧降下の抑制が効率的に実現できるため、チップ面積の削減にとっても有用である。
【図面の簡単な説明】
【００８７】
【図１】本発明の第１の実施形態の半導体集積回路の電源配線構造を示す平面図である。
【図２】（ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体集積回路の電源配線構造を示す断面図であって、（ａ）は図１のIIa-IIa線の断面図であり、（ｂ）は図１のIIb-IIb線の断面図である。
【図３】本発明の第１の実施形態に係る電源配線構造を有する半導体集積回路における電圧ドロップを模式的に示す図である。
【図４】本発明の第２の実施形態に係る半導体集積回路の電源配線構造を示す平面図である。
【図５】（ａ）及び（ｂ）は、本発明の第２の実施形態に係る半導体集積回路の電源配線構造を示す断面図であって、（ａ）は図４のVa-Va線の断面図であり、（ｂ）は図４のVb-Vb線の断面図である。
【図６】本発明の第３の実施形態に係る半導体集積回路の電源配線構造を示す平面図である。
【図７】（ａ）及び（ｂ）は、本発明の第３の実施形態に係る半導体集積回路の電源配線構造を示す断面図であって、（ａ）は図６のVIIa-VIIa線の断面図であり、（ｂ）は図６のVIIb-VIIb線の断面図である。
【図８】本発明の第４の実施形態に係る半導体集積回路の電源配線構造を示す平面図である。
【図９】（ａ）及び（ｂ）は、本発明の第４の実施形態に係る半導体集積回路の電源配線構造を示す断面図であって、（ａ）は図８のIXa-IXa線の断面図であり、（ｂ）は図８のIXb-IXb線の断面図である。
【図１０】本発明の第５の実施形態に係る半導体集積回路の電源配線構造を示す平面図である。
【図１１】（ａ）及び（ｂ）は、本発明の第５の実施形態に係る半導体集積回路の電源配線構造を示す断面図であって、（ａ）は図１０のXIa-XIa線の断面図であり、（ｂ）は図１０のXIb-XIb線の断面図である。
【図１２】本発明の第５の実施形態に係る電源配線構造を有する半導体集積回路における電圧ドロップを模式的に示す図である。
【図１３】本発明の第５の実施形態に係る半導体集積回路の電源配線構造を示す平面図である。
【図１４】本発明の第５の実施形態に係る電源配線構造を有する半導体集積回路における電圧ドロップを模式的に示す図である。
【図１５】本発明の第６の実施形態に係る半導体集積回路の電源配線構造を示す平面図である。
【図１６】（ａ）及び（ｂ）は、本発明の第６の実施形態に係る半導体集積回路の電源配線構造を示す断面図であって、（ａ）は図１５のXVIa-XVIa線の断面図であり、（ｂ）は図１５のXVIb-XVIb線の断面図である。
【図１７】本発明の第７の実施形態に係る半導体集積回路の電源配線構造を示す平面図である。
【図１８】（ａ）及び（ｂ）は、本発明の第７の実施形態に係る半導体集積回路の電源配線構造を示す断面図であって、（ａ）は図１７のXVIIIa-XVIIIa線の断面図であり、（ｂ）は図１７のXVIIIb-XVIIIb線の断面図である。
【図１９】従来の半導体集積回路の電源配線構造を示す平面図である。
【図２０】従来に係る電源配線構造を有する半導体集積回路における電圧ドロップを模式的に示す図である。
【符号の説明】
【００８８】
１、２、４  配線層
１Ｄ、２Ｄ、４Ｄ  電源電圧の配線
１Ｓ、２Ｓ、４Ｓ  接地電圧の配線
３、５  コンタクト
６、７  電源パッド
８〜１０  電圧降下領域
１１  メッシュ電源アレイ
１２  配線ブロック
【図１】
2009054702.tif 000003
【図２】
2009054702.tif 000004
【図３】
2009054702.tif 000005
【図４】
2009054702.tif 000006
【図５】
2009054702.tif 000007
【図６】
2009054702.tif 000008
【図７】
2009054702.tif 000009
【図８】
2009054702.tif 000010
【図９】
2009054702.tif 000011
【図１０】
2009054702.tif 000012
【図１１】
2009054702.tif 000013
【図１２】
2009054702.tif 000014
【図１３】
2009054702.tif 000015
【図１４】
2009054702.tif 000016
【図１５】
2009054702.tif 000017
【図１６】
2009054702.tif 000018
【図１７】
2009054702.tif 000019
【図１８】
2009054702.tif 000020
【図１９】
2009054702.tif 000021
【図２０】
2009054702.tif 000022