(57)【要約】【課題】  入力用のＤＣ電力を出力用のＤＣ電力に変換する自動平衡式の方法および装置を提供すること。【解決手段】この装置は複数の並列接続されたフライバック回路を備える。コントローラが複数のフライバック回路の間で正確なタイミングおよび自動電流平衡を行うためにフライバック回路内でスイッチに接続されている。【選択図】図１
2009089593.tif 000002
【特許請求の範囲】
【請求項１】
電力を変換する装置であって、
互いに並列に接続され、ＤＣ−ＤＣ変換を行う複数のフライバック回路と、
前記複数のフライバック回路における各フライバック回路の作動タイミングを自動的に調整して平衡動作を達成するコントローラと
を備える装置。
【請求項２】
前記複数のフライバック回路における各フライバック回路と関連付けられ、前記コントローラに接続されている電流センサおよび電圧センサをさらに備える、請求項１に記載の装置。
【請求項３】
前記コントローラが第１のフライバック回路の作動期間の終了と、その後の第２のフライバック回路の作動期間の開始との間の差を測定し、前記コントローラが前記差を最小限に抑える、請求項１に記載の装置。
【請求項４】
前記コントローラが、前記複数のフライバック回路を切り替えるタイミングを調整して、前記複数のフライバック回路内で所定の電流レベルおよび電圧レベルを達成するものであり、
前記所定の電流レベルおよび電圧レベルが、少なくとも１つの電流制御係数を定めて、前記複数のフライバック回路における各フライバック回路によって生成される電流を平衡させるものである、請求項１に記載の装置。
【請求項５】
前記コントローラが、前記複数のフライバック回路における各フライバック回路の電流制御を調整して平衡タイミングを得る、請求項１に記載の装置。
【請求項６】
前記各フライバック回路が、１次巻線を有している変圧器を備え、前記コントローラが、前記複数のフライバック回路の全体で電流平衡を行うために１次巻線電流を制御する、請求項５に記載の装置。
【請求項７】
前記コントローラが、比例技術、比例積分技術または比例積分微分技術を使用する、請求項１に記載の装置。
【請求項８】
互いに並列に接続された複数のフライバック回路を使用して電力を変換する方法であって、
前記複数のフライバック回路における各フライバック回路をインターリーブ方式に基づいて個別に作動させる作動ステップと、
複数個のフライバックコイルの作動を制御して平衡動作を達成する制御ステップと
を備える方法。
【請求項９】
前記制御ステップが、前記複数のフライバック回路における各フライバック回路に配置されている変圧器の１次巻線内の電流を制御する電流制御ステップをさらに備える、請求項８に記載の方法。
【請求項１０】
前記電流制御ステップが、第１のフライバック回路の第１の作動パルスの終了と第２のフライバック回路の作動パルスの開始との間の時間を最小限に抑えるステップをさらに備える、請求項９に記載の方法。
【請求項１１】
前記制御ステップが、前記平衡動作を達成するために自動的に調整される一組の係数を利用する、請求項７に記載の方法。
【請求項１２】
前記制御ステップが、比例技術、比例積分技術または比例積分微分技術を使用するステップを備える、請求項７に記載の方法。
【発明の詳細な説明】
【関連出願の相互参照】
【０００１】
[0001]本願は、２００７年９月２８日に出願され、参照によって引用される米国仮特許出願第６０／９９５，７８４号の利益を主張する。
【技術分野】
【０００２】
[0002]本発明は、一般に、電力変換に関し、より詳細には、自動平衡式のインターリーブ型フライバックコンバータを使用して電力変換を行う方法および装置に関係する。
【背景技術】
【０００３】
[0003]多数のスイッチモード（パルス幅変調）ＤＣ−ＤＣコンバータトポロジーがＤＣ−ＤＣ変換を実行するパワーエレクトロニクス技術で利用可能である。このようなコンバータは、電気絶縁、電圧ブーストアップ、および、高効率性を必要とする場合に使用されるフライバックコンバータトポロジーを用いている。フライバックコンバータトポロジーは、変圧器、スイッチ（通常はパワーＭＯＳ  ＦＥＴトランジスタ）、および、ダイオードにより構成される。一般に、スイッチは、変圧器の１次巻線と直列であり、変圧器の２次巻線はダイオードを介して負荷に直列に接続されている。１次コイルを通る電流を切り替えることにより、１次コイルとスイッチとの両端間に印加されるＤＣ電圧は負荷でより高い電圧レベルまで「ブースト」される。
【０００４】
[0004]典型的なＤＣ−ＤＣコンバータから利用可能な出力電力を２倍にするために、２つのフライバックコンバータが並列に接続され、インターリーブ方式で動かされることがある。各フライバックコンバータは、全体的なＤＣ−ＤＣ変換プロセスの中の「１区間」を形成する。各区間は、独立かつインターリーブ方式で作動される。電力が入力ＤＣから負荷に印加されるＤＣに正確に変換されるように平衡動作を達成しやすくするため、各区間は「一致」させられる必要がある。区間の間で平衡のとれた状態で負荷を厳密に分割し、一方の区間を作動させ、同時にもう一方の区間が完全に停止していることを可能にするために、２つのコンバータのコンポーネントは互いに厳密に一致しなければならない。実際的な実施では、厳密な一致は如何にしても可能ではなく、誤動作を引き起こし、すなわち、作動時間と停止時間が同期させられず、負荷が平衡状態とならない。このような動作は、非効率的な変換の原因となる可能性があり、ある種の場合に、ＤＣ−ＤＣコンバータ回路を破損する可能性がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
[0005]したがって、自動平衡式のインターリーブ型フライバックコンバータを使用して電力変換を行う方法および装置が技術的に必要とされている。
【課題を解決するための手段】
【０００６】
[0006]本発明の実施形態は、一般に、入力用のＤＣ電力を出力用のＤＣ電力に変換する方法および装置に関する。この装置は複数の並列接続されたフライバック回路を備える。コントローラが複数のフライバック回路のための正確なタイミングおよび自動電流平衡を行うためにフライバック回路内でスイッチに接続されている。
【０００７】
[0007]上述された本発明の特徴事項が詳細に理解され得るように、簡単に要約された発明のより具体的な説明が、添付図面に一部が例示されている実施形態を参照することによって行われる。しかし、添付図面は本発明の典型的な実施形態だけを例示し、発明は他の同様に効果的な実施形態を認めるので、添付図面が本発明の範囲を限定しているものとみなされるべきでないことに留意されたい。
【発明を実施するための最良の形態】
【０００８】
[0011]図１は本発明の一以上の実施形態によるＤＣ−ＤＣコンバータ１００の概略図である。同図は無数の適用可能なＤＣ−ＤＣコンバータ構成のうちの一つの変形を表現しているに過ぎない。本発明は、光電池システム、ＤＣ−ＡＣインバータ、および、ＤＣ−ＤＣ変換を必要とするその他のシステムを含む様々な電力変換環境で機能し得る。
【０００９】
[0012]ＤＣ−ＤＣコンバータ１００（インターリーブ型フライバックコンバータ）は、コントローラ１１２に接続されている第1のフライバック回路１０６および第２のフライバック回路１０８のような複数のフライバック回路１０５を備えている。ＤＣ−ＤＣコンバータは、ＤＣ電源１０２からのＤＣ電圧を負荷１１０のためのＤＣ電圧に変換する。フライバック回路は、負荷および入力ＤＣ電源１０２に対して並列に配置されている。ＤＣ−ＤＣコンバータは、電流発生能力が制限されているＤＣ電源１０２を使用するときに正確なＤＣ−ＤＣ変換プロセスを実現しやすくためにエネルギーを蓄積するのに使用される入力キャパシタ１０４を備える。ＤＣ電源１０２は、光電池（ＰＶ）パネル、またはその他のＤＣ電力源でもよい。負荷１１０は、回路がＤＣ−ＡＣ反転プロセスの第１の段階としてＤＣ−ＤＣコンバータ１００を使用するＤＣ−ＡＣインバータになるようにＤＣ−ＡＣコンバータを含むＤＣ電力を使用する機器でもよい。
【００１０】
[0013]第1のフライバック回路１０６は、変圧器Ｔ１およびスイッチＱ１を備える。変圧器の１次コイルはスイッチＱ１に直列に接続されている。変圧器Ｔ１の２次コイルはダイオードＤ１を介して負荷１１０に接続されている。一実施形態では、フライバック回路１０６はスイッチＱ１として電界効果トランジスタ（ＦＥＴ）を使用する。トランジスタのゲートはコントローラ１１２に接続されている。トランジスタのドレインは接地とＤＣ電源１０２の一方の端子とに接続され、トランジスタＱ１のソースは変圧器Ｔ１の１次コイルに接続されている。キャパシタ１０４は、キャパシタ１０４の一方の端子がトランジスタＴ１の１次巻線の一方の端子に接続され、キャパシタ１０４の第２の端子がトランジスタＱ１のドレイン（すなわち、接地）に接続されるように、フライバック回路１０６の両端間に接続されている。
【００１１】
[0014]同様に、第２のフライバック回路１０８は、変圧器Ｔ２と、たとえば、電界効果トランジスタＱ２であるスイッチＱ２とを備える。トランジスタＱ２のドレインは接地に接続されている。トランジスタＱ２のゲートはコントローラ１１２に接続され、トランジスタＱ２のソースは変圧器Ｔ２の１次巻線に接続されている。変圧器Ｔ２の第２の端子はキャパシタ１０４の第１の端子に接続されている。このようにして、フライバック回路１０８の入力はフライバック回路１０６の入力と並列に接続されている。変圧器Ｔ２の２次巻線によって形成されるフライバック回路１０８の出力はダイオードＤ２を介して負荷１１０に接続されている。このようにして、フライバック回路１０８の出力はフライバック回路１０６の出力と並列に接続されている。
【００１２】
[0015]各フライバック回路１０６、１０８の１次コイルとスイッチとの間には、電流監視要素１１４、１１８と、電圧監視要素１１６、１２０とがある。各フライバック回路１０６、１０８で監視される電圧および電流は、ＤＣ−ＤＣコンバータ１０５の各区間（回路１０６、１０８）の作動タイミングを制御し、自動負荷平衡を達成するためにコントローラ１１２に接続されている。
【００１３】
[0016]コントローラ１１２は、中央演算装置（ＣＰＵ）１２２と、サポート回路１２４と、メモリ１２６とを備える。ＣＰＵ１２２は、特定用途向け集積回路（ＡＳＩＣ）を含むプロセッサ、マイクロプロセッサ、マイクロコントローラの形式でもよい。サポート回路１２４は、電源、クロック回路、バス回路、インターフェース回路といったＣＰＵ１２２の機能をサポートするよく知られている回路を備える。メモリ１２６は、ランダムアクセスメモリ、リードオンリーメモリ、および、ランダムアクセスメモリとリードオンリーメモリとの組み合わせを備える。メモリ１２６は、インターリーブ型フライバック回路１０６および１０８の動作を制御するためにＣＰＵ１２２によって実行される制御ソフトウェア１２８を記憶する。デジタル制御を実現しやすくするために、センサ１１４、１１６、１１８および１２０からの信号が、独立型でもコントローラ１１２の一部分でもよいアナログ−デジタルコンバータ（ＡＤＣ）を使用してアナログ信号からデジタル信号に変換される。
【００１４】
[0017]動作中に、コントローラ１１２は、インターリーブ型フライバック回路１０６および１０８のためのタイミング同期および負荷平衡を達成するためスイッチＱ１およびＱ２のタイミング信号を得るためにセンサ信号を処理する。インターリーブ型フライバック回路の使用は、出力電力中の電流リップルを低減し、リップルを除去すべく簡略化されたフィルタリングを実現しやすくするためリップル周波数を２倍にし、コンバータの出力電力を２倍にする。インターリーブ化は、各フライバック回路の作動サイクルと停止サイクルの位相が正確に１８０°ずれているときに最もうまく機能する。本発明の実施形態が自動平衡およびタイミングの正確さを実現するため、コンバータの変換周波数は変圧器１次コイルを通る電流（ＩＰ）に依存しなければならない。平衡およびタイミングの正確さを実現するために使用される信号処理の性質は以下に図３に関して検討されている。
【００１５】
[0018]図１のＤＣ−ＤＣコンバータ１００は並列に動作する２つのフライバック回路１０６、１０８を表しているが、発明では並列に接続されるフライバック回路の個数はいくらでも拡張され得る。
【００１６】
[0019]図２は発明の一実施形態に従って図１のＤＣ−ＤＣコンバータ１００内で使用される信号の相対的なタイミングを表現している。グラフ２０２および２０４は、ＤＣ−ＤＣコンバータ１００内の各区間（各フライバック回路１０６、１０８）の作動時間および停止時間を表現している。各区間は、もう一方の区間が停止されている間一方の区間が作動され、逆の場合も同様である、インターリーブ方式で動作させられる。グラフ２０６は、１次巻線を通る複合電流を表し、１次巻線電流は関連付けられた区間が作動状態であるときに各変圧器を流れる。したがって、電流はいつでも一方の２次巻線の中を流れている。グラフ２０８に表されている２次巻線電流は、２次巻線から流れる電流の反復的な性質を表現している。単段のフライバック回路では、電流が１次巻線または２次巻線を流れない実質的な期間が必ず存在する。このような停止は、出力ＤＣ電力に実質的なリップルを引き起こす。インターリーブ方式で切り替えられる複数個の区間を使用することにより、負荷に連続的に結合される電流と、出力ＤＣ電圧中のリップルの量とが著しく低減される。その上に、並列接続されたフライバック回路の使用は、出力電力を負荷まで実質的に増加させることを可能にし、たとえば、２つの回路の場合、利用可能な電力は２倍になる。
【００１７】
[0020]２個のインターリーブ型区間のコンポーネントの不一致が原因で、２つの問題、すなわち、（１）信号タイミングが両方の区間で一致せず、２個の区間の動作が同期しなくなる（たとえば、両方の区間が同時に作動状態にあるかもしれない）、および、（２）電流および電圧を監視するために使用される検知回路内のデジタル−アナログコンバータのような回路の他の部分の不一致のために負荷が両方の区間に均一に分布しない、という問題が生じる。特に、２つの変圧器Ｔ１およびＴ２の１次コイル巻線インダクタンス（ＬＰ１およびＬＰ２）が一致しないならば、スイッチングタイミングおよび各変圧器によって供給される電力は各区間において異なるであろう。これらの問題を緩和するために、本発明の実施形態はタイミング同期および負荷平衡を改善するため２つの技術を利用する。
【００１８】
[0021]発明の一実施形態は、各区間内のタイミングが正確であること、かつ、区間動作の作動時間の間に重なり合いが存在しないことを確実にするため、タイミング均等化を使用する。所与の１次電流（ＩＰ）に対し、ＴＯＮ時間およびＴＯＦＦ時間が決定される。したがって、ＬＰ１とＬＰ２との間に不一致が存在するならば、所要のＩＰは区間１と区間２に対し修正され、すなわち、以下の２個の電流値を生じる。
ＩＰ１＝ＩＰ＋α１
ＩＰ２＝ＩＰ＋α２
【００１９】
[0024]式中、パラメータα１およびα２は位相誤差に比例する調整係数である。α１およびα２を所望の電流（ＩＰ）に加算することにより、各区間の作動時間（ＴＯＮ１およびＴＯＮ２）は等しくされる。パラメータは以下の通り推定される。
【００２０】
[0025]一実施形態では、α１＝０であり、かつ、α２は適切なタイミングを得るために調整され、すなわち、一方の（すなわち、マスター区間と呼ばれる）フライバック回路が固定タイミングを有し、もう一方の（すなわち、スレイブ区間と呼ばれる）フライバック回路が調整される。このような補償技術は多数の用途に十分であるが、α２が調整されるので、総出力電力に変動を生じる可能性がある。
【００２１】
[0026]詳細には、起動時に、第１の区間（区間１）は、ＩＰに達するまでＱ１をオンにすることによって作動し、この時点でトランジスタＱ１がオフにされる。
【００２２】
[0027]後に続くサイクルでは、区間１の期間の立ち下がりエッジと、区間２の期間の立ち上がりエッジとの間のインターリービング位相（時間）が、たとえば、２５ＭＨｚクロックのサンプリングクロックを使用して、期間τとして測定される。
【００２３】
[0028]正になることも負になることもあり得る結果は、次に、以下の通りα１およびα２を導出するために使用される。
α１＝０→ＩＰ１＝ＩＰ
α２＝τ→ＩＰ２＝ＩＰ＋τ
【００２４】
[0031]τは正の数でも負の数でもよく、すなわち、係数は、補完的に減少しても増加してもよいことに注意を要する。したがって、タイミングの正確さが実現され、維持される。
【００２５】
[0032]代替的な実施形態では、コントローラは、一方の（すなわち、マスター区間と呼ばれる）フライバック回路に対する前のサイクルの持続期間を測定する。「零誤差点」がマスターサイクルの持続期間の半分として導出される。この零誤差点は、もう一方の（すなわち、スレイブ区間と呼ばれる）フライバック回路の作動点として使用される。
【００２６】
[0033]図３は、第１のサイクル中の「オン」時間が３１０および３１４でＴ１およびＴ２として表されている上述のプロセスを表現している。「オン」時間を開始するパルスは３１２および３１６に表されている。期間Ｔ１とＴ２との間の遅れは、期間τとして表されている。第１のサイクルの期間中に、補正量αが決定される。次に、零に等しいτを得るために、αが回路で開始するフライバックのタイミングを調整すべく使用され、ここで、第１の区間の「オン」時間３１８および第２の区間の「オン」時間３２２の終了は、作動期間が重なり合わないように揃えられる。スイッチングパルスもまた零に等しいτを形成するために３２０および３２４で揃えられる。
【００２７】
[0034]別の実施形態では、α１およびα２の両方は、ＩＰ１とＩＰ２の両方が補完的に調整されるような値を有している。補完的な調整のため、総出力電力は、調整が行われている間に実質的に一定である。本実施形態では以下の通りである。
ＩＰ１＝ＩＰ＋α１
ＩＰ２＝ＩＰ＋α２
【００２８】
[0037]αを決定することにより、タイミング同期が自動的に実現される。したがって、インターリーブ型フライバック回路は効率的なＤＣ−ＤＣコンバータを形成する。
【００２９】
[0038]上述された実施形態では、コントローラは、比例制御技術を使用する位相ロックループ（ＰＬＬ）の一部分を形成し、すなわち、補正量は誤差に比例する。代替的なコントローラは、比例積分技術、または、比例積分微分（ＰＩＤ）技術のような代替的な技術を使用することがある。
【００３０】
[0039]上記の説明は本発明の実施形態を対象にしているが、発明のその他の実施形態およびさらなる実施形態が発明の基本的な範囲から逸脱することなく考え出されることがあり、発明の範囲は請求項に記載された事項によって定められる。
【図面の簡単な説明】
【００３１】
【図１】本発明の一以上の実施形態によるＤＣ−ＤＣコンバータの概略図である。
【図２】図１のＤＣ−ＤＣコンバータ内で使用される信号のタイミングチャートである。
【図３】発明の一実施形態で行われるＤＣ−ＤＣコンバータ内の自動信号平衡を表すタイミングチャートである。
【符号の説明】
【００３２】
１００…ＤＣ−ＤＣコンバータ、１０２…ＤＣ電源、１０４…キャパシタ、１０５…フライバック回路、１０６…第１のフライバック回路、１０８…第２のフライバック回路、１１０…負荷、１１２…コントローラ、１１４，１１８…電流監視要素、１１６，１２０…電圧監視要素、１２２…ＣＰＵ、１２４…サポート回路、１２６…メモリ、１２８…制御ソフトウェア、Ｔ１，Ｔ２…変圧器、Ｑ１，Ｑ２…スイッチ、Ｄ１，Ｄ２…ダイオード
【図１】
2009089593.tif 000003
【図２】
2009089593.tif 000004
【図３】
2009089593.tif 000005
【外国語明細書】
2009089593000001.pdf