(57)【要約】      （修正有）【課題】実装基板と半導体素子との接合ギャップに応じて電極パッド上のはんだバンプの高さを調節することができる回路基板の製造方法、及びその方法を適用した回路基板を提供する。【解決手段】厚みが異なる領域を備える第１基板１１０を準備する工程と、第１基板の厚みに対応してそれぞれ第１電極パッド１３１、１３２，１３３を形成する工程と、絶縁被覆層１２０を形成する工程と、厚みが異なる領域にそれぞれに形成された第１電極パッド上の絶縁被覆層をそれぞれの厚みに応じて除去する工程と、第１電極パッド上をはんだで埋め、溶融させてはんだバンプ１６１、１６２、１６３を形成する工程と、第１電極パッドに対向する第２電極パッド２３１、２３２、２３３、を備えた第２基板２１０を準備する工程と、第１電極パッド上のはんだバンプと、第２電極パッドとを対向させて熱処理する工程とを含む。【選択図】図３
2009295647.tif 000002
【特許請求の範囲】
【請求項１】
厚みが異なる領域を備える第１基板を準備する工程と、
前記第１基板の厚みに対応してそれぞれ第１電極パッドを形成する工程と、
前記第１基板の上に絶縁被覆層を形成する工程と、
前記第１基板の厚みが異なる領域にそれぞれに形成された前記第１電極パッド上の前記絶縁被覆層を前記第１基板のそれぞれの厚みに応じて除去する工程と、
前記第１基板上にレジスト層を形成する工程と、
前記第１電極パッドに接する前記レジスト層を除去する工程と、
前記第１電極パッド上及び前記レジスト層の除去部をはんだで埋める工程と、
前記レジスト層を除去する工程と、
前記はんだを溶融させて前記第１電極パッド上にそれぞれはんだバンプを形成する工程と、
少なくとも１つの前記第１電極パッドに対向する第２電極パッドを備えた第２基板を準備する工程と、
前記第１電極パッド上の前記はんだバンプと、前記第２電極パッドとを対向させて熱処理する工程とを含む回路基板の製造方法。
【請求項２】
前記第１基板の厚みが異なる領域にそれぞれに形成された前記第１電極パッド上の前記絶縁被覆層を前記第１基板のそれぞれの厚みに応じて除去する工程は、前記はんだバンプの高さが前記第１電極パッド及び前記第２電極パッド間における各々の接合ギャップに対応するような面積を有する開口を形成することを特徴とする請求項１に記載の回路基板の製造方法。
【請求項３】
前記第１電極パッドの前記開口は、リング形状を有することを特徴とする請求項１に記載の回路基板の製造方法。
【請求項４】
厚みが異なる領域にそれぞれ形成された第１電極パッドを備える第１基板と、
少なくとも１つの前記第１電極パッドに対向する第２電極パッドを備える第２基板と、
前記第１電極パッド及び前記第２電極パッド毎に各々の異なる接合ギャップを保った状態で前記第１電極パッド及び前記第２電極パッドを接合するはんだバンプと、を含む回路基板であって、
前記はんだバンプの高さは、前記第１電極パッド及び前記第２電極パッド間における各々の前記接合ギャップに対応し、
前記第１電極パッドは各々の前記接合ギャップに対応した開口の面積を有する回路基板。
【請求項５】
前記第１電極パッドの前記開口は、リング形状を有することを特徴とする請求項４に記載の回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板の製造方法、及びその方法を適用した回路基板に関し、実装基板（パッケージ基板及びインターポーザ基板）上にチップ部品が、はんだバンプを介して実装されたパッケージ構造を有する回路基板の製造方法、及びその方法を適用した回路基板に関する。
【背景技術】
【０００２】
実装基板上の電極パッドの形成面は、例えば絶縁膜開口部底面と絶縁膜表面に存在する場合のように、高さ方向の位置が異なる場合がある。同様に、半導体素子の電極パッド形成面は高さ方向の位置が異なる場合がある。そのため、実装基板上と半導体素子との高さ方向が異なる位置に電極パッドが対向するように配置されていれば、実装基板と半導体素子との表面上において、お互いの電極パッドの高さ方向の位置が異なる場合がある。
【０００３】
このように、半導体素子と実装基板との大きさがそれぞれ異なる接合ギャップ間に配置された電極パッド上に、均一な高さのはんだバンプを形成して表面実装を行う場合がある。実装基板と半導体素子との表面上において、お互いの電極パッドの高さ方向の位置が異なる位置に半導体素子と実装基板とを接合しようとすると、電極パッドの配置位置によっては大きさがそれぞれ異なる接合ギャップが発生する。はんだバンプの高さが半導体素子と実装基板との接合ギャップよりも小さい場合、半導体素子と実装基板との電極パッド間では接続不良が発生する。
【０００４】
このような接続不良を防ぐため、はんだバンプの高さを調節するために、実装基板の電極パッドに容積が異なる開孔部を形成する技術が開示されている。容積が異なる開孔部に均一な高さのはんだバンプが入り込むことによって、実装基板の表面からのはんだバンプの高さが異なるように形成することができる。
【０００５】
一方、近年の半導体素子の小型化に伴い、実装基板及び半導体素子における電極パッド間の配置間隔を狭くする要求がある。同様に、実装基板と半導体素子との接合ギャップに対応するためには、はんだバンプの形成高さが調整できる幅を広くする必要がある。上記実装方法において、実装基板の表面からのはんだバンプの高さは、実装基板に形成される開孔部の容積に依存する。
【０００６】
まず、実装基板の表面からのはんだバンプの高さを低く形成するためには、はんだパンプが入り込む容積を大きくするために、実装基板に形成される開孔部の容積を大きく形成する必要がある。開孔部の容積を大きく形成するためには、開孔部を大きく形成する必要がある。開孔部を大きく形成すると、電極パッド間のスペースを確保するために、電極パッド間の配置間隔を大きくする必要がある。従って、実装基板の表面からのはんだバンプの高さを低く形成するためには、電極パッド間の配置間隔が大きくなってしまう。
【０００７】
次に、上記実装方法において、実装基板と半導体素子との大きな接合ギャップに対応するために、十分な高さを有するはんだバンプを形成する場合がある。大きな接合ギャップに対応する高いはんだバンプを形成するためには、開孔部の容積を小さくすることによって、実装基板の表面上に現れるはんだバンプの容積を大きく形成する必要がある。実装基板の表面上に現れる形成容積が大きいはんだバンプを形成すると、はんだバンプの横幅は大きくなる。はんだバンプの横幅が大きくなると、電極パッド間の配置間隔が狭い場合、お互いのはんだバンプ間におけるスペースを確保することが難しいため、実装工程の際にはんだバンプ同士が接触する問題が発生する。
【０００８】
上記より、電極パッド間の配置間隔を狭くし、且つ実装基板と半導体素子との接合ギャップに応じた高さのはんだバンプを形成することは困難であった。
【特許文献１】特開２００７−８１１５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、実装基板及び半導体素子における電極パッド間の配置間隔を狭く形成しても、実装基板と半導体素子との接合ギャップに応じて各電極パッド上のはんだバンプの高さを調節することができる回路基板の製造方法、及びその方法を適用した回路基板を提供することである。
【課題を解決するための手段】
【００１０】
本発明の課題を解決するため、本発明の第１の側面によれば、厚みが異なる領域を備える第１基板を準備する工程と、前記第１基板の厚みに対応してそれぞれ第１電極パッドを形成する工程と、前記第１基板の上に絶縁被覆層を形成する工程と、前記第１基板の厚みが異なる領域にそれぞれに形成された前記第１電極パッド上の前記絶縁被覆層を前記第１基板のそれぞれの厚みに応じて除去する工程と、前記第１基板上にレジスト層を形成する工程と、前記第１電極パッドに接する前記レジスト層を除去する工程と、前記第１電極パッド上及び前記レジストの除去部をはんだで埋める工程と、前記レジスト層を除去する工程と、前記はんだを溶融させて前記第１電極パッド上にそれぞれはんだバンプを形成する工程と、少なくとも１つの前記第１電極パッドに対向する第２電極パッドを備えた第２基板を準備する工程と、前記第１電極パッド上の前記はんだバンプと、前記第２電極パッドとを対向させて熱処理する工程とを含む回路基板の製造方法が提供される。
【００１１】
本発明の課題を解決するため、本発明の第２の側面によれば、厚みが異なる領域にそれぞれ形成された第１電極パッド備える第１基板と、少なくとも１つの前記第１電極パッドに対向する第２電極パッドを備える第２基板と、前記第１電極パッド及び前記第２電極パッド毎に各々の異なる接合ギャップを保った状態で前記第１電極パッド及び前記第２電極パッドを接合するはんだバンプと、を含む回路基板であって、前記はんだバンプの高さは、前記第１電極パッド及び前記第２電極パッド間における各々の前記接合ギャップに対応し、前記第１電極パッドは各々の前記接合ギャップに対応した開口の面積を有する回路基板が提供される。
【発明の効果】
【００１２】
本発明によれば、電極パッド上に形成されるそれぞれのはんだメッキの形成体積は電極パッド上の開口の面積に対応して変化する。そのため、はんだメッキを溶融させてはんだバンプを形成する工程の際に、実装基板と半導体素子との各々の接合ギャップに応じた高さを有するはんだバンプを電極パッド上に形成することができる。そのため、半導体素子と実装基板との接合不良を低減することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の回路基板の製造方法、及びその方法を適用した回路基板にかかる実施例が説明される。ただし、本発明は各実施例に限定されるものではない。
【００１４】
本発明の実施例において、図１〜図４は、回路基板３００の製造方法、及びその方法を適用した回路基板３００を詳細に説明するものである。
【００１５】
本実施例に係る回路基板３００の製造方法、及びその方法を適用した回路基板３００によれば、半導体素子の各々の電極パッド上におけるはんだメッキの形成体積は電極パッド上の第１開口の面積に対応して変化する。そのため、はんだメッキを溶融させてはんだバンプを形成する工程の際に、実装基板と半導体素子との接合ギャップに応じた高さを有するはんだバンプを電極パッド上に形成することができる。そのため、実装基板と半導体素子との接続不良を低減することができる。
【００１６】
図１は、実施例に係る回路基板３００又は回路基板の電極パッド構造及び電極パッドの配置状態を示す。図１Ａは、実装構造１００の平面図である。図１Ｂは、図１ＡのＸ−Ｘ´線に沿った断面図である。
【００１７】
図１Ａに示す電極パッド構造について、半導体素子１１０、絶縁被覆層１２０、はんだバンプ１６１、はんだバンプ１６２、及びはんだバンプ１６３を示す。
【００１８】
半導体素子１１０は、例えばシリコンウエハからチップ形状に切り出したものである。半導体素子１１０は、第１領域１１１及び第２領域１１２からなる複数の厚みが異なる領域、即ち第１領域１１１及び第２領域１１２を有する。図１Ｂに後述するように、第１領域１１１は、第２領域１１２と比較して高く形成されている。
【００１９】
はんだバンプ１６１、はんだバンプ１６２、及びはんだバンプ１６３は、例えばＳｎ（錫）、Ａｇ（銀）及びＣｕ（銅）、又はＳｎ、Ｂｉ（ビスマス）及びＣｕを主材料とした鉛フリーはんだによって構成されている。はんだバンプ１６１、はんだバンプ１６２、及びはんだバンプ１６３の直径は、例えば３０μｍ〜１００μｍである。なお、はんだバンプ１６１は、半導体素子１１０の第１領域１１１上に形成されている。はんだバンプ１６２及びはんだバンプ１６３は、半導体素子１１０の第２領域１１２上に形成されている。
【００２０】
図１Ｂは、実装構造１００のうち、半導体素子１１０、絶縁被覆層１２０、電極パッド１３１ａ、電極パッド１３２ａ、電極パッド１３３ａ、はんだバンプ１６１、はんだバンプ１６２、及びはんだバンプ１６３を示す。
【００２１】
半導体素子１１０は、第１領域１１１及び第２領域１１２からなる複数の厚みが異なる領域、即ち第１領域１１１及び第２領域１１２を有する。半導体素子１１０の厚みは、例えば５００μｍから７５０μｍである。なお、半導体素子１１０は、後述する第１電極パッド１３１ａと、第１電極パッド１３２ａ及び第１電極パッド１３３ａとの間に例えば５０μｍの段差を有する。なお、図１Ｂに示す段差の高い領域は、図１Ａにおける半導体素子１１０の第１領域１１１である。図１Ｂに示す段差の低い領域は、図１Ａにおける半導体素子１１０の第２領域１１２である。即ち、第１電極パッド１３１ａは、第１電極パッド１３２ａ及び第１電極パッド１３３ａよりも例えば５０μｍ高い位置に形成されている。
【００２２】
半導体素子１１０が段差を有する理由としては、複数の絶縁層と導体層が素子内で積層されており、絶縁層の開口および被覆、導体層の金属配線有無によって形成されるものである。
【００２３】
絶縁被覆層１２０は、半導体素子１１０の一面上、第１電極パッド１３１ａ、第１電極パッド１３２ａ及び第１電極パッド１３３ａ上に形成されている。絶縁被覆層１２０の厚みは、例えば５μｍから２０μｍである。
【００２４】
絶縁被覆層１２０は、半導体素子１１０、即ち第１領域１１１及び第２領域１１２の一面上に形成されている。絶縁被覆層１２０は、絶縁性が高く、耐熱性及び耐薬品性があり、機械的強度が強く、難燃性に優れた材料から形成されることが望ましい。絶縁被覆層１２０は、例えばポリイミドから形成されている。
【００２５】
第１電極パッド１３１ａ、第１電極パッド１３２ａ、及び第１電極パッド１３３ａは、半導体素子１１０の一面上に形成されている。第１電極パッド１３１ａ、第１電極パッド１３２ａ、及び第１電極パッド１３３ａは、半導体素子１１０に電圧を印加する電極パッドであり、例えば銅、ニッケル又はアルミニウムの上に金メッキがされたものから構成されている。
【００２６】
なお、第１電極パッド１３１ａ、第１電極パッド１３２ａ、及び第１電極パッド１３３ａは、絶縁被覆層１２０によって各中央部が絶縁被覆されており、例えば幅１０μｍから５０μｍのリング形状の第１開口を有する。なお、第１電極パッド１３１ａ、第１電極パッド１３２ａ、及び第１電極パッド１３３ａの厚みは、例えば５μｍから２０μｍである。第１電極パッド１３１ａ、第１電極パッド１３２ａ、及び第１電極パッド１３３ａの形成間隔は、例えば５０μｍ〜１００μｍであることが望ましい。なお、第１電極パッド１３２ａ及び第１電極パッド１３３ａの第１開口におけるリングの形成幅は、第１電極パッド１３１ａの第１開口におけるリングの形成幅と比較して広く形成されている。
【００２７】
はんだバンプ１６１、はんだバンプ１６２及びはんだバンプ１６３は、第１電極パッド１３１ａ、第１電極パッド１３２ａ、第１電極パッド１３３ａ上及び絶縁被覆層１２０上に形成されている。絶縁被覆層１２０表面からのはんだバンプ１６１、はんだバンプ１６２、及びはんだバンプ１６３の高さは、例えば３０μｍ〜１００μｍである。
【００２８】
なお、はんだバンプ１６２、及びはんだバンプ１６３の高さは、はんだバンプ１６１と比較して高く形成されている。はんだバンプ１６１、はんだバンプ１６２、及びはんだバンプ１６３の高さは、先述した第１電極パッド１３１ａ、第１電極パッド１３２ａ、及び第１電極パッド１３３ａにおけるリングの第１開口の面積が大きいと高くなり、リングの第１開口の面積が小さいと低くなる。即ち、はんだバンプ１６１、はんだバンプ１６２、及びはんだバンプ１６３の高さは、リングの第１開口の面積に対応している。
【００２９】
図２は、本発明の実施例に係る実装構造１００の製造工程を示す図である。なお、製造工程において、図１に係る実装構造１００で説明した構成と同様の構成には同一の符号を付し、説明を省略する。
【００３０】
図２Ａは、半導体素子１１０の電極パッド部分の平面図である。図２Ｂから図２Ｇは、図２ＡのＸ−Ｘ´線に沿った断面図であり、電極パッド部分の製造工程を示す。
【００３１】
図２Ａに示すように、半導体素子１１０の一方の面上に、第１電極パッド１３１、第１電極パッド１３２、及び第１電極パッド１３３が形成されている。なお、第１電極パッド１３１、第１電極パッド１３２、及び第１電極パッド１３３は、直径３０μｍ〜１００μｍの略円形の形状を有する。なお、第１電極パッド１３１、第１電極パッド１３２、及び電極パッド１３３は、不図示のメッキ引き出し線が形成されている。
【００３２】
図２Ｂに示すように、第１電極パッド１３１、第１電極パッド１３２、及び第１電極パッド１３３は、半導体素子１１０の一面上に形成されている。同様に、第１電極パッド１３１、第１電極パッド１３２、及び第１電極パッド１３３は、半導体素子１１０の一面上に形成されている。
【００３３】
第１電極パッド１３１、第１電極パッド１３２、及び第１電極パッド１３３は、パターニング及びエッチング技術を用いて、例えば半導体素子１１０の一方の面上に堆積された例えば銅、ニッケル又はアルミニウムからなる導電膜上にパターニングされたレジスト層を形成し、レジスト層をマスクとして導電膜をエッチングすることによって形成される。なお、半導体素子１１０は、後述する第１電極パッド１３１と、第１電極パッド１３２及び第１電極パッド１３３との間に例えば５０μｍの段差を有する。即ち、第１電極パッド１３１は、第１電極パッド１３２及び第１電極パッド１３３よりも例えば５０μｍ高い位置に形成されている。
【００３４】
図２Ｃは、半導体素子１１０の一面上、および第１電極パッド１３１、第１電極パッド１３２、及び第１電極パッド１３３上に、絶縁被覆層１２０を形成し、次いで、半導体素子１１０の厚みが異なる領域にそれぞれに形成された第１電極パッド１３１、第１電極パッド１３２、及び第１電極パッド１３３上の絶縁被覆層１２０が半導体素子１１０のそれぞれの厚みに応じて除去されるようすを示す図である。絶縁被覆層１２０は、例えばフォトエッチング剤から形成される。
【００３５】
図２Ｃに示すように、絶縁被覆層１２０は、例えばスピンコーティング法によって、半導体素子１１０の一面上に塗布し、第１電極パッド１３１、第１電極パッド１３２、及び第１電極パッド１３３上に塗布されるようにする。次いで、第１電極パッド１３１、第１電極パッド１３２、及び第１電極パッド１３３上の各中央部に、不図示の感光性ドライフィルムが貼り付けられて露光現像される。その結果、第１電極パッド１３１、第１電極パッド１３２、及び第１電極パッド１３３の絶縁被覆層１２０上に第１開口を有する不図示の感光性ドライフィルムが形成される。
【００３６】
次いで、不図示の感光性ドライフィルムをマスクとして絶縁被覆層１２０がエッチングされる。即ち、半導体素子１１０の厚みが異なる領域にそれぞれに形成された第１電極パッド１３１、第１電極パッド１３２、及び第１電極パッド１３３上の絶縁被覆層１２０が、半導体素子１１０のそれぞれの厚みに応じて除去される。その結果、第１電極パッド１３１、第１電極パッド１３２、及び第１電極パッド１３３上に、第１電極パッドの第１開口１３１ａ、第１電極パッドの第１開口１３２ａ、及び第１電極パッドの第１開口１３３ａを有する絶縁被覆層１２０が形成される。なお、エッチング後、不図示の感光性ドライフィルムは絶縁被覆層１２０上から除去される。
【００３７】
なお、半導体素子１１０の第１領域１１１及び第２領域１１２において、第１電極パッドの第１開口１３１ａ、第１電極パッドの第１開口１３２ａ、及び第１電極パッドの第１開口１３３ａの面積が異なる。図２Ｃに示すように、半導体素子１１０の段差上に該当する第１電極パッドの第１開口１３１ａの面積は、半導体素子１１０の段差下に該当する第１電極パッドの第１開口１３２ａ及び第１電極パッドの第１開口１３３ａ上の面積と比較して小さく形成されている。即ち、半導体素子１１０の厚みが異なる領域にそれぞれに形成された第１電極パッド１３１、第１電極パッド１３２、及び第１電極パッド１３３上の絶縁被覆層１２０を半導体素子１１０のそれぞれの厚みに応じて除去する工程は、後述するはんだバンプ１６１、はんだバンプ１６２及びはんだバンプ１６３の高さが、第１電極パッド及び後述する第２電極パッド２３１、第２電極パッド２３２、及び第２電極パッド２３３間における各々の接合ギャップ２５０ａ、接合ギャップ２５０ｂ、及び接合ギャップ２５０ｃに対応するような面積を有する第１開口１３１ａ、第１開口１３２ａ、及び第１開口１３３ａを形成することが望ましい。
【００３８】
図２Ｄは、絶縁被覆層１２０上にはんだレジスト層１７０を形成するようすを示す図である。図２Ｄに示すように、はんだレジスト層１７０は、例えばスピンコート法によって絶縁被覆層１２０上に塗布形成されることが望ましい。はんだレジスト層１７０の厚みは、例えば８０μｍから１００μｍであることが望ましく、スピンコート回転数とレジスト粘度によって簡易に調整可能である。
【００３９】
次いで、絶縁被覆層１２０は、その上に不図示の感光性ドライフィルムを貼り付けて露光現像される。その結果、第１電極パッド１３１、第１電極パッド１３２、及び第１電極パッド１３３の絶縁被膜層１２０上に、円形のはんだレジスト層１７０がパターニング形成される。即ち、第１電極パッド１３１、第１電極パッド１３２、及び第１電極パッド１３３に接するはんだレジスト層１７０が除去される。その結果、第１電極パッドの第１開口１３１ａ、第１電極パッドの第１開口１３２ａ、及び第１電極パッドの第１開口１３３ａ上に、第２開口１７１ａ、第２開口１７２ａ、及び第２開口１７３ａを有するように、はんだレジスト層１７０が絶縁被膜層１２０上に形成される。
【００４０】
図２Ｅは、はんだメッキ１５３によって、第１電極パッドの第１開口１３１ａ、第１電極パッドの第１開口１３２ａ、および第１電極パッドの第１開口１３３ａ、及びはんだレジスト層からなる第２開口１７１ａ、第２開口１７２ａ、および第２開口１７３ａを埋め込むようすを示す図である。
【００４１】
まず、第１電極パッドの第１開口１３１ａ、第１電極パッドの第１開口１３２ａ、および第１電極パッドの第１開口１３３ａ上に、不図示の金メッキが例えば電解メッキ法によってパターニング形成される。次いで、不図示の金メッキに次いで、はんだメッキ１５１、はんだメッキ１５２、及びはんだメッキ１５３によって、第１電極パッドの第１開口１３１ａ、第１電極パッドの第１開口１３２ａ、および第１電極パッドの第１開口１３３ａ、及びはんだレジスト層からなる第２開口１７１ａ、第２開口１７２ａ、および第２開口１７３ａが埋め込まれる。即ち、第１電極パッド１３１、第１電極パッド１３２、及び第１電極パッド１３３上及びはんだレジスト層１７０の除去部は、はんだメッキ１５１、はんだメッキ１５２、及びはんだメッキ１５３によって埋め込まれる。はんだメッキ１５１、はんだメッキ１５２、及びはんだメッキ１５３は、例えば電解メッキ法によって形成される。はんだメッキ１５１、はんだメッキ１５２、及びはんだメッキ１５３は例えばＳｎ、Ａｇ及びＣｕ、又はＳｎ、Ｂｉ及びＣｕを主材料とした鉛フリーはんだによって構成されている。はんだメッキ１５１、はんだメッキ１５２、及びはんだメッキ１５３の形成厚みは、例えば３０μｍから５０μｍであることが望ましい。なお、はんだメッキ１５１、はんだメッキ１５２、及びはんだメッキ１５３の形成材料は上記に限定されず、Ｓｎ及びＰｂ（鉛）を主成分とした共晶はんだであってもよい。
【００４２】
はんだレジスト層１７０が絶縁被覆層１２０上に形成されているため、はんだメッキ１５１、はんだメッキ１５２、及びはんだメッキ１５３は、第１電極パッドの第１開口１３１ａ、第１電極パッドの第１開口１３２ａ、および第１電極パッドの第１開口１３３ａ、及びはんだレジスト層からなる第２開口１７１ａ、第２開口１７２ａ、および第２開口１７３ａに埋め込まれる。そのため、はんだメッキ１５１、はんだメッキ１５２、及びはんだメッキ１５３は、第１電極パッドの第１開口１３１ａ、第１電極パッドの第１開口１３２ａ、及び第１電極パッドの第１開口１３３ａ上に、リング状の断面を有する円筒状に形成される。さらに、はんだメッキ１５１、はんだメッキ１５２、及びはんだメッキ１５３の厚みを精度良く制御して形成することができる。なお、不図示の金メッキ、はんだメッキ１５１、はんだメッキ１５２、及びはんだメッキ１５３は無電解メッキ法によって形成されてもよい。
【００４３】
図２Ｆは、はんだレジスト層１７０が絶縁被覆層１２０上から除去されるようすを示す図である。まず、図示しないエッチング液を半導体素子１１０上及び絶縁被覆層１２０上に吹き付ける。その結果、図２Ｆに示すように、はんだメッキ１５１、はんだメッキ１５２、及びはんだメッキ１５３のみが、第１電極パッドの第１開口１３１ａ、第１電極パッドの第１開口１３２ａ、及び第１電極パッドの第１開口１３３ａ上に残るようになる。
【００４４】
図２Ｇは、例えばリフロー法による加熱工程によって、第１電極パッドの第１開口１３１ａ、第１電極パッドの第１開口１３２ａ、及び第１電極パッドの第１開口１３３ａ上にはんだバンプ１６１、はんだバンプ１６２及びはんだバンプ１６３が形成される様子を示す図である。
【００４５】
図２Ｇに示すように、はんだメッキ１５１、はんだメッキ１５２、及びはんだメッキ１５３が形成された半導体素子１１０は、例えばリフロー炉によって、各はんだメッキの融点以上の温度まで加熱される。加熱温度は、例えば２４０℃程度であることが望ましい。
【００４６】
この加熱工程によって、第１電極パッドの第１開口１３１ａ、第１電極パッドの第１開口１３２ａ、及び第１電極パッドの第１開口１３３ａ上に形成されたはんだメッキ１５１、はんだメッキ１５２、及びはんだメッキ１５３は溶融される。そして、はんだメッキ１５１、はんだメッキ１５２、及びはんだメッキ１５３は、その表面張力によって半導体素子１１０上に凝集し、はんだバンプ１６１、はんだバンプ１６２及びはんだバンプ１６３の形状となる。はんだバンプ１６１、はんだバンプ１６２及びはんだバンプ１６３の形成高さは、３０μｍから８０μｍとなることが望ましい。このようにして、半導体素子１１０上に、はんだバンプ１６１、はんだバンプ１６２及びはんだバンプ１６３が形成された実装構造１００が形成される。
【００４７】
なお、はんだバンプ１６２及びはんだバンプ１６３の大きさは、はんだバンプ１６１と比較して大きく形成されている。はんだバンプ１６１、はんだバンプ１６２及びはんだバンプ１６３の大きさは、先述した第１電極パッドの第１開口１３１ａ、第１電極パッドの第１開口１３２ａ、及び第１電極パッドの第１開口１３３ａにおけるリング形状の開口面積と対応している。第１電極パッドの第１開口１３１ａ、第１電極パッドの第１開口１３２ａ、及び第１電極パッドの第１開口１３３ａにおけるリング形状の開口面積に応じて、はんだメッキ１５１、はんだメッキ１５２及びはんだメッキ１５３の形成体積が変化するからである。そのため、はんだバンプ１６１、はんだバンプ１６２及びはんだバンプ１６３の高さは、第１電極パッドの第１開口１３１ａ、第１電極パッドの第１開口１３２ａ、及び第１電極パッドの第１開口１３３ａにおけるリング形状の開口面積に応じて変化する。
【００４８】
なお、第１電極パッドの第１開口１３１ａ、第１電極パッドの第１開口１３２ａ、及び第１電極パッドの第１開口１３３ａはリング形状を有している。そのため、はんだメッキ１５１、はんだメッキ１５２、及びはんだメッキ１５３が溶融する際に、はんだメッキ１５１、はんだメッキ１５２、及びはんだメッキ１５３は、表面張力の作用により略球状の形状を伴って溶融する。したがって、はんだバンプ１６１、はんだバンプ１６２、及びはんだバンプ１６３は、第１電極パッドの第１開口１３１ａ、第１電極パッドの第１開口１３２ａ、及び第１電極パッドの第１開口１３３ａ上に略球形を有するように形成される。
【００４９】
図３は、本発明の実施例に係る回路基板３００の構造を示す図である。回路基板３００は、図１に図示した実装構造１００の半導体素子１１０、絶縁被覆層１２０、第１電極パッドの第１開口１３１ａ、第１電極パッドの第１開口１３２ａ、第１電極パッドの第１開口１３３ａ、はんだバンプ１６１、はんだバンプ１６２、及びはんだバンプ１６３に加えて、回路基板２１０、絶縁被覆層２２０、第２電極パッド２３１、第２電極パッド２３２及び第２電極パッド２３３から構成されている。なお、図３中、先の図１で記した構成要素と同一の構成要素には、同一の参照番号を付す。
【００５０】
図３に示すように、回路基板２１０は、例えば、ガラスエポキシ基板、又は絶縁層と配線層とを積み上げて形成されるビルトアップ基板であることが望ましい。
【００５１】
絶縁被覆層２２０は、回路基板２１０の一方の面上に形成されている。絶縁被覆層２２０は、絶縁性が高く、耐熱性及び耐薬品性があり、機械的強度が強く、難燃性に優れた材料から形成されることが望ましい。絶縁被覆層２２０は、例えばはんだレジストから形成されていることが望ましい。絶縁被覆層２２０の厚みは、例えば１０μｍから５０μｍであることが望ましい。
【００５２】
第２電極パッド２３１、第２電極パッド２３２及び第２電極パッド２３３は、絶縁被覆層２２０上に形成されている。第２電極パッド２３１、第２電極パッド２３２及び第２電極パッド２３３は、例えば銅、ニッケル又はアルミニウムの上に金メッキが形成されている。第２電極パッド２３１、第２電極パッド２３２、及び第２電極パッド２３３の厚みは、例えば１０μｍから３０μｍであることが望ましい。第２電極パッド２３１、第２電極パッド２３２及び第２電極パッド２３３は、少なくとも１つの第１電極パッド１３１、第１電極パッド１３２、及び第１電極パッド１３３に対向するように第２基板１１０上に備えられている。なお、第２電極パッド２３１、第２電極パッド２３２、及び第２電極パッド２３３は、回路基板２１０における略同一の高さに形成されている。
【００５３】
はんだバンプ１６１は、半導体素子１１０上の第１電極パッド１３１と、回路基板２１０上の第２電極バッド２３１との間を電気的に接続する接着部材である。はんだバンプ１６２は、半導体素子１１０上の第１電極パッド１３２と、回路基板２１０上の第２電極パッド２３２との間を電気的に接続する接着部材である。はんだバンプ１６３は、半導体素子１１０上の第１電極パッド１３３と、回路基板２１０上の第２電極パッド２３３との間を電気的に接続する接着部材である。
【００５４】
なお、第１電極パッド１３１と第２電極バッド２３１との間、第１電極パッド１３２と第２電極バッド２３２との間、及び第１電極パッド１３３ａと第２電極バッド２３３との間は、例えば５０μｍから１００μｍの接合ギャップ２５０ｃを有する。特に、第１電極パッド１３２と第２電極パッド２３２との間に形成される接合ギャップ２５０ｂ、及び第１電極パッド１３３と第２電極パッド２３３との間に形成される接合ギャップ２５０ｃは、第１電極パッド１３１と第２電極パッド２３１との間に形成される接合ギャップ２５０ａと比較して高くなっている。
【００５５】
本実施例では、図１及び図２に示すように、第１電極パッド１３２と第２電極パッド２３２との間に形成されているはんだバンプ１６２、及び第１電極パッド１３３と第２電極パッド２３３との間に形成されているはんだバンプ１６３が高く形成されている。そのため、第１電極パッド１３３と第２電極パッド２３３との間の接合ギャップ２５０ｃが大きい場合でも、両電極パッド間における接続不良を低減することができる。
【００５６】
図４は、本発明の実施例に係る回路基板３００の製造工程を示す図である。なお、製造工程において、図３に係る回路基板３００で説明した構成と同様の構成には同一の符号を付し、説明を省略する。
【００５７】
図４Ａは、実装構造１００を準備する工程を示す図である。
【００５８】
図４Ｂは、第２電極パッド２３１、第２電極パッド２３２、第２電極パッド２３３、及び絶縁被覆層２２０を有する回路基板２１０の準備工程を示す図である。
【００５９】
図４Ｂに示すように、実装構造１００におけるはんだバンプ１６１、はんだバンプ１６２、及びはんだバンプ１６３は、回路基板２１０上の第２電極パッド２３１、第２電極パッド２３２、及び第２電極パッド２３３と対向するように配置される。この際、はんだバンプ１６１、はんだバンプ１６２、及びはんだバンプ１６３と、第２電極パッド２３１、第２電極パッド２３２、及び第２電極パッド２３３との間に形成される間隔が略一定の範囲内となるように配置されることが望ましい。この際、回路基板２１０の一面上に、不図示のフラックスが塗布されることが望ましい。なお、第２電極パッド２３１、第２電極パッド２３２及び第２電極パッド２３３は、少なくとも１つの第１電極パッド１３１、第１電極パッド１３２、及び第１電極パッド１３３に対向するように第２基板１１０上に備えられていることが望ましい。
【００６０】
図４Ｃは、第１電極バッド１３１上のはんだバンプ１６１、第１電極バッド１３２上のはんだバンプ１６２、及び第１電極バッド１３３上のはんだバンプ１６３と、第２電極バッド２３１、第２電極パッド２３２及び第２電極パッド２３３とを対向させて熱処理するようすを示す図である。
【００６１】
図４Ｃに示すように、半導体素子１１０を有する実装構造１００は、回路基板２１０の第２電極バッド２３１、第２電極パッド２３２及び第２電極パッド２３３上に、図示しないリフロー処理によって、第１電極バッド１３１上のはんだバンプ１６１、第１電極バッド１３２上のはんだバンプ１６２、及び第１電極バッド１３３上のはんだバンプ１６３を加熱して溶融させることによって、電気的かつ機械的に接続される。このように、前述した図４Ａから図４Ｃに示した工程を経て、回路基板３００が形成される。
【００６２】
本実施例に係る回路基板３００の製造方法によれば、第１電極バッドの開口１３１ａ、第１電極バッドの開口１３２ａ、及び第１電極バッドの開口１３３ａはリング形状を有している。そのため、はんだメッキ１５１、はんだメッキ１５２、及びはんだメッキ１５３が溶融する際に表面張力が有効に作用する。はんだバンプ１６１、はんだバンプ１６２、及びはんだバンプ１６３は、第１電極パッド１３１、第１電極パッド１３２、及び第１電極パッド１３３上に略球形を有するように形成される。そのため、はんだメッキ１５１、はんだメッキ１５２、及びはんだメッキ１５３を溶融させてはんだバンプ１６１、はんだバンプ１６２、及びはんだバンプ１６３を形成する工程の際に、半導体素子１１０と回路基板２１０との各々の接合ギャップに応じた高さを有するはんだバンプを電極パッド上に形成することができる。
【００６３】
また、実装構造１００におけるはんだバンプ１６１、はんだバンプ１６２、及びはんだバンプ１６３は、回路基板２１０上の第２電極パッド２３１、第２電極パッド２３２、及び第２電極パッド２３３と、良好な濡れ性を確保して接続することができる。そのため、半導体素子１１０と回路基板２１０との接合不良を低減することができる。
【００６４】
また、半導体素子１１０と回路基板２１０とを接合する際の第２電極パッド２３１、第２電極パッド２３２、及び第２電極パッド２３３間の間隔の大小に応じて、第２電極パッド２３１、第２電極パッド２３２、及び第２電極パッド２３３上のはんだバンプ１６１、はんだバンプ１６２、及びはんだバンプ１６３の高さを調整することができる。その結果、半導体素子１１０と回路基板２１０との接合不良を低減することができる。
【００６５】
図５は、変形実施例として、半導体素子１１０上に絶縁被覆層１２０がパターニング形成された第１電極パッドの開口を示す図である。
【００６６】
図５Ａは、図２Ｃと同様に、第１電極パッドの開口１３１ａ、第１電極パッドの開口１３２ａ、及び第１電極パッドの開口１３３ａがリング状に形成されているようすを示す。しかし、第１電極パッドの開口１３１ａ、第１電極パッドの開口１３２ａ、及び第１電極パッドの開口１３３ａは、リング状に限定されない。即ち、はんだメッキ１５１、はんだメッキ１５２、及びはんだメッキ１５３が、前述したリフロー法による加熱工程によって溶融する際に、はんだバンプ１６１、はんだバンプ１６２、及びはんだバンプ１６３が第１電極パッド１３１、第１電極パッド１３２、及び第１電極パッド１３３上に略球形を有するように形成されていればよい。例えば図５Ｂに示すように、第１電極パッドの開口１３１ｂ、第１電極パッドの開口１３２ｂ、及び第１電極パッドの開口１３３ｂは、５μｍ以下の間隔を有する２つの弧形状を線対称に配置した形状であってもよい。また、例えば図５Ｃに示すように、第１電極パッドの開口１３１ｃ、第１電極パッドの開口１３２ｃ、及び第１電極パッドの開口１３３ｃは、３０μｍ以下だけ離間しているＣ型形状であってもよい。
【００６７】
図５Ａ、図５Ｂ、及び図５Ｃに示すような第１開口を有する第１電極パッドの上にはんだバンプを形成しても、第１電極パッドの第１開口がリング状に形成されている場合と同様に、実装基板と半導体素子との接合ギャップに応じた高さを有するはんだバンプを第１電極パッド上に形成することができる。そのため、実装基板と半導体素子との接続不良を低減することができる。
（付記１）
厚みが異なる領域を備える第１基板を準備する工程と、
前記第１基板の厚みに対応してそれぞれ第１電極パッドを形成する工程と、
前記第１基板の上に絶縁被覆層を形成する工程と、
前記第１基板の厚みが異なる領域にそれぞれに形成された前記第１電極パッド上の前記絶縁被覆層を前記第１基板のそれぞれの厚みに応じて除去する工程と、
前記第１基板上にレジスト層を形成する工程と、
前記第１電極パッドに接する前記レジスト層を除去する工程と、
前記第１電極パッド上及び前記レジスト層の除去部をはんだで埋める工程と、
前記レジスト層を除去する工程と、
前記はんだを溶融させて前記第１電極パッド上にそれぞれはんだバンプを形成する工程と、
少なくとも１つの前記第１電極パッドに対向する第２電極パッドを備えた第２基板を準備する工程と、
前記第１電極パッド上の前記はんだバンプと、前記第２電極パッドとを対向させて熱処理する工程とを含む回路基板の製造方法。
（付記２）
前記第１基板の厚みが異なる領域にそれぞれに形成された前記第１電極パッド上の前記絶縁被覆層を前記第１基板のそれぞれの厚みに応じて除去する工程は、前記はんだバンプの高さが前記第１電極パッド及び前記第２電極パッド間における各々の接合ギャップに対応するような面積を有する開口を形成することを特徴とする付記１に記載の回路基板の製造方法。
（付記３）
前記第１電極パッドの前記開口は、リング形状を有することを特徴とする付記１又は付記２に記載の回路基板の製造方法。
（付記４）
前記第１電極パッドの前記開口は、２つの弧形状を線対称に配置した形状を有することを特徴とする付記１又は付記２に記載の回路基板の製造方法。
（付記５）
前記第１電極パッドの前記開口は、Ｃ型形状を有することを特徴とする付記１乃至付記４のいずれか一項に記載の回路基板の製造方法。
（付記６）
厚みが異なる領域にそれぞれ形成された第１電極パッドを備える第１基板と、
少なくとも１つの前記第１電極パッドに対向する第２電極パッドを備える第２基板と、
前記第１電極パッド及び前記第２電極パッド毎に各々の異なる接合ギャップを保った状態で前記第１電極パッド及び前記第２電極パッドを接合するはんだバンプと、を含む回路基板であって、
前記はんだバンプの高さは、前記第１電極パッド及び前記第２電極パッド間における各々の前記接合ギャップに対応し、
前記第１電極パッドは各々の前記接合ギャップに対応した開口の面積を有する回路基板。
（付記７）
前記第１電極パッドの前記開口は、リング形状を有することを特徴とする付記５に記載の回路基板。
（付記８）
前記第１電極パッドの前記開口は、２つのアーチ形状を線対称に配置した形状を有することを特徴とする付記５に記載の回路基板。
（付記９）
前記第１電極パッドの前記開口は、Ｃ型形状を有することを特徴とする付記５に記載の回路基板。
【図面の簡単な説明】
【００６８】
【図１】図１は、本実施例に係る実装構造を示す図である。
【図２】図２は、本実施例に係る実装構造の製造工程を示す図である。
【図３】図３は、本実施例に係る回路基板を示す図である。
【図４】図４は、本実施例に係る回路基板の製造工程を示す図である。
【図５】図５は、絶縁被覆層が形成された電極パッドを示す図である。
【符号の説明】
【００６９】
１００  実装構造
１１０  半導体素子
１１１  半導体素子の第１領域
１１２  半導体素子の第２領域
１２０  絶縁被覆層
１３１  第１電極パッド
１３２  第１電極パッド
１３３  第１電極パッド
１３１ａ  第１電極パッドの第１開口
１３２ａ  第１電極パッドの第１開口
１３３ａ  第１電極パッドの第１開口
１３１ｂ  第１電極パッドの第１開口
１３２ｂ  第１電極パッドの第１開口
１３３ｂ  第１電極パッドの第１開口
１３１ｃ  第１電極パッドの第１開口
１３２ｃ  第１電極パッドの第１開口
１３３ｃ  第１電極パッドの第１開口
１５１  はんだメッキ
１５２  はんだメッキ
１５３  はんだメッキ
１６１  はんだバンプ
１６２  はんだバンプ
１６３  はんだバンプ
１７０  はんだレジスト層
１７１ａ  はんだレジスト層の第２開口
１７１ｂ  はんだレジスト層の第２開口
１７１ｃ  はんだレジスト層の第２開口
２１０  回路基板
２２０  絶縁被覆層
２３１  電極パッド
２３２  電極パッド
２３３  電極パッド
２５０ａ  接合ギャップ
２５０ｂ  接合ギャップ
２５０ｃ  接合ギャップ
３００  回路基板
【図１】
2009295647.tif 000003
【図２】
2009295647.tif 000004
【図３】
2009295647.tif 000005
【図４】
2009295647.tif 000006
【図５】
2009295647.tif 000007