(57)【要約】【課題】磁気抵抗効果素子間のばらつきを低減する。【解決手段】本発明の例に関わる磁気抵抗効果素子は、少なくとも２つの方向に沿ってそれぞれ延びる延在部１Ａ，１Ｂを有し、その延在部の延在方向に沿ったそれぞれ異なる複数の磁化容易軸を有する磁化固定層１と、磁化固定層１上に設けられるトンネルバリア層２と、トンネルバリア層２上に設けられ、磁化方向が可変となる磁化自由層３とを備える。【選択図】図１
2009295642.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも２つの方向に沿ってそれぞれ延びる複数の延在部を有し、その延在部の延在方向に沿ったそれぞれ異なる複数の磁化容易軸を有している磁化固定層と、
前記磁化固定層上に設けられるトンネルバリア層と、
前記トンネルバリア層上に設けられ、磁化方向が可変となる磁化自由層と、
を具備することを特徴とする磁気抵抗効果素子。
【請求項２】
複数の磁気抵抗効果素子を半導体基板上に形成する工程と、
前記複数の磁気抵抗効果素子に対してテストを行い、特性の調整が必要な磁気抵抗効果素子を検出する工程と、
前記テストを行った後、前記半導体基板に対して基板加熱処理を行う工程と、
前記特性の調整が必要な磁気抵抗効果素子に電流を流し、この電流によって生じるジュール熱を、前記電流を流した磁気抵抗効果素子に与える工程と、
前記特性の調整が必要な磁気抵抗効果素子に前記基板加熱処理による熱及び前記ジュール熱を加えた状態で、磁場を印加し、前記特性の調整が必要な磁気抵抗効果素子の磁化方向を変化させて、素子特性を調整する工程と、
を具備することを特徴とする磁気抵抗効果メモリの製造方法。
【請求項３】
前記半導体基板上に形成される磁気抵抗効果素子は、請求項１に記載の磁気抵抗記憶素子であり、
前記磁場によって、前記磁化固定層の磁化方向を、前記磁化固定層の有する複数の磁化容易軸方向のうちいずれか１つに変化させる、ことを特徴とする請求項２に記載の磁気抵抗効果メモリの製造方法。
【請求項４】
前記半導体基板上に形成される磁気抵抗効果素子は、交換バイアス層と、前記交換バイアス層上に形成される磁化固定層と、前記磁化固定層上に形成されるトンネルバリア層と、前記トンネルバリア層上に形成される磁化自由層とを有する磁気抵抗効果素子であって、
前記基板加熱処理の加熱温度は、前記交換バイアス層のブロッキング温度より低く、
前記特性の調整が必要な磁気抵抗素子の前記交換バイアス層には、前記ジュール熱と前記基板加熱処理の熱とによって、ブロッキング温度以上となる熱量が加えられる、
ことを特徴とする請求項２に記載の磁気抵抗効果メモリの製造方法。
【請求項５】
前記磁場は、前記半導体基板上に形成された書き込みワード線によって、発生されることを特徴とする請求項２乃至４のうちいずれか１項に記載の磁気抵抗効果メモリの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗効果素子に係り、特に、磁化固定層の形状に関する。また、本発明は、磁気抵抗効果メモリの製造方法に関する。
【背景技術】
【０００２】
近年、新たな原理により情報を記憶する半導体メモリが、数多く提案されている。そのうちの１つに、磁気抵抗効果を利用した磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ：Magnetoresistive Random Access Memory）がある。
【０００３】
ＭＲＡＭは、磁気トンネル接合（Magnetic Tunnel Junction）を利用した素子（以下、ＭＴＪ素子と呼ぶ）が記憶素子として用いられている。ＭＲＡＭを構成する１つのメモリセルは、例えば、１つのＭＴＪ素子と１つのＭＩＳ（Metal-Insulator-Semiconductor）トランジスタとからなる１Ｔｒ＋１ＭＴＪ型の構成となっている。このメモリセルがメモリセルアレイ内に複数個配置されている。
【０００４】
ＭＴＪ素子は、２つの強磁性層の間に絶縁膜が挟まれ、一方の強磁性層（磁化固定層）の磁化方向を固定し、他方の強磁性層（磁化自由層）の磁化方向を自由に反転可能とさせた構造が、基本的な構造となっている。ＭＴＪ素子は、磁化固定層と磁化自由層の相対的な磁化方向に応じて抵抗値が変化する磁気抵抗効果を利用して、“１”又は“０”データを記憶する（例えば、特許文献１参照）。
【０００５】
スピン注入型ＭＲＡＭにおいて、偏極スピン電流注入による磁化反転を利用したスピン注入法が、ＭＴＪ素子に対するデータの書き込み方式として採用されている。この方式では、スピン注入磁化反転に必要な電流量（反転しきい値電流）は、ＭＴＪ素子を流れる電流密度で規定されている。これは、ＭＴＪ素子のスケーリングに伴って、反転しきい値電流もスケーリングできることを意味し、ＭＲＡＭの記憶容量の増大のために、ＭＴＪ素子の微細化が推進されている要因となっている。
【０００６】
その一方で、ＭＴＪ素子の微細化にともない、製造プロセスにおける近接効果に起因して、露光及び加工のばらつきが顕著になり、ＭＴＪ素子の特性がばらつくことが問題なっている。結晶系磁性材料を強磁性層に用いたＭＴＪ素子においては、微細化が進むにつれて、素子サイズと結晶粒のサイズが同程度になり、１つの素子内に含まれる結晶の配向性、結晶粒の形状や個数に起因する素子特性のばらつきも、問題となっている。
【特許文献１】特表２００５−５３５１２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、磁気抵抗効果素子の特性ばらつきを低減する技術を提案する。
【課題を解決するための手段】
【０００８】
本発明の例に関わる磁気抵抗効果素子は、少なくとも２つの方向に沿ってそれぞれ延びる複数の延在部を有し、その延在部の延在方向に沿ったそれぞれ異なる複数の磁化容易軸を有している磁化固定層と、前記磁化固定層上に設けられるトンネルバリア層と、前記トンネルバリア層上に設けられ、磁化方向が可変となる磁化自由層と、を備える。
【０００９】
本発明の例に関わる磁気抵抗効果メモリの製造方法は、複数の磁気抵抗効果素子を半導体基板上に形成する工程と、前記複数の磁気抵抗効果素子に対してテストを行い、特性の調整が必要な磁気抵抗効果素子を検出する工程と、前記テストを行った後、前記半導体基板に対して基板加熱処理を行う工程と、前記特性の調整が必要な磁気抵抗効果素子に電流を流し、この電流によって生じるジュール熱を、前記電流を流した磁気抵抗効果素子に与える工程と、前記特性の調整が必要な磁気抵抗効果素子に前記基板加熱処理による熱及び前記ジュール熱を加えた状態で、磁場を印加し、前記特性の調整が必要な磁気抵抗効果素子の磁化方向を変化させて、素子特性を調整する工程と、を備える。
【発明の効果】
【００１０】
本発明によれば、磁気抵抗効果素子の特性のばらつきを低減できる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照しながら、本発明の例を実施するためのいくつかの形態について詳細に説明する。
【００１２】
１．  実施形態  
（１）  第１の実施形態  
図１乃至図６を参照して、本発明の第１の実施形態について説明する。
【００１３】
（ａ）  ＭＴＪ素子  
図１乃至図３を用いて、本発明の第１の実施形態に係る磁気抵抗効果素子の構造について、説明する。本実施形態に係る磁気抵抗効果素子は、ＭＴＪ（Magnetic Tunnel Junction）素子である。  
図１は、本実施形態に係るＭＴＪ素子の斜視図を示している。図２は、図１に示すＭＴＪ素子の平面構造を図示し、図３は、図２の第１方向に沿う断面構造を図示している。
【００１４】
図１乃至図３に示すように、本実施形態に係るＭＴＪ素子は、磁化固定層１と、磁化固定層１上に設けられたトンネルバリア層２と、トンネルバリア層２上に設けられた磁化自由層３から構成されている。即ち、磁化自由層３が、トンネルバリア層２を介して、磁化固定層１上に第３の方向に積層された構造となっている。尚、このＭＴＪ素子は、交換バイアス層をさらに具備し、磁化固定層１が交換バイアス層とトンネルバリア層２に挟まれた構造となってもよい。
【００１５】
また、図１乃至図３においては、例えば、下部電極７が磁化固定層１に接続され、上部電極８が磁化自由層３に接続された構造になっている。
【００１６】
磁化固定層１及び磁化自由層３は、例えば、結晶系磁性材料を用いて形成されている。磁化固定層１及び磁化自由層３には、例えば、コバルト（Ｃｏ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ルテニウム（Ｒｕ）などの原子のうち、少なくとも１つを含む強磁性金属が用いられる。また、これらの強磁性金属に、ホウ素（Ｂ）が添加されたものでも良い。
【００１７】
トンネルバリア層２には、酸化マグネシウム（ＭｇＯ）、酸化アルミニウム（ＡｌＯｘ）（ｘは自然数）などの絶縁体や、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）等の常磁性金属が用いられる。
【００１８】
本発明の第１の実施形態に係るＭＴＪ素子は、その磁化固定層１の平面形状が、それぞれ異なる方向に延在する複数の延在部１Ａ，１Ｂを有する形状となっており、その延在部の延在方向に沿っている複数の磁化容易軸方向に磁気異方性を備えていることを特徴としている。尚、図１乃至図３に示す例では、磁化固定層１は２つの延在部を有し、その延在部がそれぞれ異なる２つの方向（第１及び第２方向）にそれぞれ延びている例を示している。これは、説明の簡単化のためであって、磁化固定層１は３つ以上の方向にそれぞれ延びる延在部を有し、その延在方向にそれぞれ磁化容易軸方向を有しても良いのは勿論である。
【００１９】
図１乃至図３に示すような平面形状を有する磁化固定層１は、形状磁気異方性を有し、第１延在部１Ａが延びる第１方向は第１磁化容易軸方向となり、第２延在部１Ｂが延びる第２方向は第２磁化容易軸方向となる。
【００２０】
一方、磁化自由層３は、例えば、楕円形状をなしている。磁化自由層３は、その長軸方向が第１方向に沿い、その短軸方向が第１方向と直行する方向に沿うように、トンネルバリア層２を介して磁化固定層１上に積層されている。このように楕円形状を有する磁性層は、長軸方向が磁化容易軸方向となり、短軸方向が磁化困難軸となるため、磁化自由層３の磁化容易軸方向は第１方向となっている。また、磁化自由層３のサイズは、磁化固定層１のサイズよりも小さくなるように形成されている。
【００２１】
磁化固定層１及び磁化自由層３が、例えば、結晶性磁性材料を用いて形成される場合、素子の微細化に伴い、素子内に含まれる結晶の配向性、結晶粒の形状及び個数の違いによって、各層１，３の磁化方向がばらつく傾向がある。
【００２２】
ＭＴＪ素子の抵抗値は、磁化固定層１と磁化自由層３との相対的な磁化方向によって決まるため、磁化方向のばらつきが、素子毎の特性のばらつきの原因となってしまう。
【００２３】
本実施形態では、ＭＴＪ素子の磁化固定層１が複数の磁化容易軸方向の形状磁気異方性を備えることで、磁化固定層１の磁化方向を、複数の磁化容易軸の中から選択された１つの磁化容易軸に沿った方向とすることができる。
【００２４】
それゆえ、磁化固定層１と磁化自由層３との間の相対的な磁化方向で決まるＭＴＪ素子の抵抗値が所定の範囲内、或いは、ＭＴＪ素子のＭＲ比が所定と値となるように、例えば、外部磁場を印加することよって、磁化固定層１の磁化方向を変更できる。即ち、ＭＴＪ素子の特性を、所定の範囲内に収まる特性となるように、調整できる。
【００２５】
このように、本実施形態では、磁化固定層又は磁化自由層が含む結晶のばらつきに起因した素子特性のばらつきを、磁化固定層に形状磁気異方性を持たせ、磁化方向を変更可能とすることによって、解消することができる。
【００２６】
したがって、本発明の第１の実施形態によれば、ＭＲＡＭに用いられる複数のＭＴＪ素子の素子特性のばらつきを低減できる。
【００２７】
（ｂ）  製造方法  
図４乃至図６を用いて、本発明の第１の実施形態に係るＭＲＡＭ（磁気抵抗効果メモリ）の製造方法として、ＭＴＪ素子の素子特性調整方法について、説明する。
【００２８】
図４は、ＭＲＡＭを構成しているＭＴＪ素子の素子特性の調整方法、具体的には、ＭＴＪ素子の磁化固定層の磁化方向の調整方法の各工程を図示している。また、図５は、本実施形態に係るＭＲＡＭのメモリセルアレイ領域の断面構造を模式的に示し、並びに、図５中には、各ＭＴＪ素子の磁化固定層の平面形状及び磁化方向も図示している。尚、図５では、半導体基板上に形成される層間絶縁膜は、説明の簡略化のため、図示を省略している。また、図５では、図１乃至図３と同一の部材については類似する同じ符号を付し、詳細な説明は必要に応じて行う。
【００２９】
はじめに、図５に示すような構成のＭＲＡＭが、例えば、ＣＶＤ（Chemical Vapor Deposition）法やスパッタ法といった薄膜堆積技術や、フォトリソグラフィー技術及びＲＩＥ（Reactive Ion Etching）法などを用いて、半導体基板上に作製される（ＳＴ１）。
【００３０】
図５に示す例では、ＭＲＡＭ内に含まれる各メモリセルＭＣ１〜ＭＣ４は、例えば、１つのＭＴＪ素子ＭＴＪ１〜ＭＴＪ４と、このＭＴＪ素子に対して選択スイッチ素子として機能する１つのＭＩＳトランジスタＴｒ１〜Ｔｒ４（以下、選択トランジスタと呼ぶ）とから構成される、いわゆる、１Ｔｒ＋１ＭＴＪの構成で形成される。複数のメモリセルＭＣ１〜ＭＣ４にそれぞれ接続されるように、複数のワード線及び複数のビット線が形成される。この構成のＭＲＡＭの具体的な形成順序は、以下ようになっている。
【００３１】
尚、第１乃至第４の選択トランジスタＴｒ１〜Ｔｒ４は、ほぼ同様の構成を有しているため、以下では、第１の選択トランジスタＴｒ１を例に、その構造及び形成方法について説明する。また、第１乃至第４のＭＴＪ素子ＭＴＪ１〜ＭＴＪ４は、ほぼ同様の構成を有しているため、以下では、第１のＭＴＪ素子ＭＴＪ１を例に、その構造及び形成方法について説明する。
【００３２】
まず、半導体基板１０内に、素子分離絶縁膜１５が形成され、この素子分離絶縁膜１５に取り囲まれた１つの島状のアクティブ領域が形成される。１つのアクティブ領域内には、第１のＭＴＪ素子ＭＴＪ１と第１の選択トランジスタＴｒ１からなる第１のメモリセルＭＣ１と、第２のＭＴＪ素子ＭＴＪ２と第２の選択トランジスタＴｒ２からなる第２のメモリセルＭＣ２が、形成される。同様に、第３及び第４のメモリセルＭＣ３，ＭＣ４は、１つの島状のアクティブ領域内に形成される。
【００３３】
第１の選択トランジスタＴｒ１のゲート電極１２１は、半導体基板１０上のゲート絶縁膜１１１上に形成される。選択トランジスタＴｒ１のゲート電極１２１は、例えば、ワード線となる。そして、形成された選択トランジスタＴｒ１のゲート電極１２１をマスクとして、ソース／ドレイン領域となる拡散層（以下、ソース／ドレイン拡散層と呼ぶ）１３１，１３３が、例えば、イオン注入法を用いて、半導体基板１内に形成される。これによって、ＭＴＪ素子に対して、選択スイッチ素子として機能する選択トランジスタが、形成される。
【００３４】
ソース／ドレイン拡散層１３１，１３３上に、ＭＴＪ素子の下部電極７１とコンタクトＣ１とが、それぞれ形成される。コンタクトＣ１が接続されているソース／ドレイン拡散層１３３は、第２の選択トランジスタＴｒ２のソース／ドレイン拡散層と共有され、２つのメモリセルＭＣ１，ＭＣ２の共有ノードとなる。
【００３５】
第１のＭＴＪ素子ＭＴＪ１は、第１の選択トランジスタＴｒ１の一方のソース／ドレイン拡散層１３１上に位置するように形成される。第１のＭＴＪ素子ＭＴＪ１は、その磁化固定層１１が下部電極７１を介して選択トランジスタＴｒ１の一方のソース／ドレイン拡散層１３１に接続されるように、磁化固定層１１、トンネルバリア層２１及び磁化自由層３１が順次積層されて、形成される。
【００３６】
この際、磁化固定層１１は、第１方向及び第２方向にそれぞれ延在する２つの延在部を有するように、パターニングされて形成される。これによって、磁化固定層１１は形状磁気異方性を備え、その延在部の延在方向（第１及び第２方向）に磁化容易軸を有する。  
また、磁化自由層３１は、例えば、楕円形状となるように、パターンニングされて形成される。この楕円形状の磁化自由層３１は、第１方向が長軸となるように形成される。また、磁化自由層３１は、磁化固定層１１よりも小さいサイズで形成される。
【００３７】
磁化固定層１１及び磁化自由層３１には、例えば、Ｃｏ、Ｆｅ、Ｎｉ、Ｒｕなどの結晶性磁性材料が用いられている。尚、図５において、磁化固定層１１〜１４の延在部は２つの方向に延びているが、それぞれ異なった方向に延在する３つ以上の延在部を設けて、３つ以上の磁化容易軸を備えたＭＴＪ素子となってもよい。
【００３８】
メモリセルに接続される１組のビット線対ＢＬ１，ＢＬ２は、第１のビット線ＢＬ１と、第１のビット線ＢＬ１よりも半導体基板１０側に位置する第２のビット線ＢＬ２とからなっている。尚、図５においては、第２のビット線ＢＬ２は、図５中の断面に対して手前方向又は奥行き方向に形成されるため、破線で示している。
【００３９】
第２のビット線ＢＬ２は、ビアＶ１、中間配線層Ｍ１及びコンタクトＣ１を介して、２つの選択トランジスタＴｒ１，Ｔｒ２の共有ノード（ソース／ドレイン拡散層１３３）に接続される。
【００４０】
第１のビット線ＢＬ１は、第２のビット線ＢＬ２よりも上方に形成され、上部電極８１を介して、ＭＴＪ素子ＭＴＪ１の磁化自由層３１と接続されている。
【００４１】
第２乃至第４のＭＴＪ素子ＭＴＪ２〜ＭＴＪ４、第２乃至第４の選択トランジスタＴｒ１〜Ｔｒ４も、第１のＭＴＪ素子ＭＴＪ１及び第１の選択トランジスタＴｒ１１とそれぞれ同時工程で、半導体基板１上に形成される。
【００４２】
また、メモリセルの形成とほぼ同時の工程で、メモリセルアレイ領域に隣接する周辺回路領域内に、メモリセルを制御するための制御回路が形成される。
【００４３】
作製されたＭＲＡＭは、例えば、スピン注入型ＭＲＡＭである。即ち、書き込み動作時には、ＭＴＪ素子ＭＴＪ１〜ＭＴＪ４を流れる書き込み電流の方向を変えることによって、“０”又は“１”データがＭＴＪ素子ＭＴＪ１〜ＭＴＪ４に書き込まれる。読み出し動作時には、ＭＴＪ素子ＭＴＪ１〜ＭＴＪ４の抵抗値によって、“０”又は“１”データの判別が行われる。
【００４４】
次に、作製されたＭＲＡＭに対して、テスト工程が実行され、ＭＴＪ素子ＭＴＪ１〜ＭＴＪ４の特性が調べられる（ＳＴ２）。このテスト工程において、例えば、形成された各ＭＴＪ素子の“０”又は“１”データにそれぞれ対応する抵抗値が検査され、その抵抗値が基準値を中心とした所定の範囲内に収まっているか否かが調べられる。
【００４５】
抵抗値が所定の範囲内に収まっていないＭＴＪ素子は、素子特性の調整が必要なＭＴＪ素子として、検出される。以下では、特性の調整が必要なＭＴＪ素子のことを、調整ＭＴＪ素子と呼ぶ。この調整ＭＴＪ素子に対し、抵抗値が所定の範囲内に収まるように、以下の工程で、素子特性が調整される。本実施形態では、磁化固定層の磁化方向が変更されることで、素子特性が調整される。
【００４６】
まず、ＭＲＡＭが作製された半導体基板に加熱処理が施され、ＭＴＪ素子に熱が与えられる（ＳＴ３）。続いて、電流が、調整ＭＴＪ素子に対して流される（ＳＴ４）。以下、図５中に示される第２のＭＴＪ素子ＭＴＪ２を調整ＭＴＪ素子として、素子特性の調整方法の具体的な説明を行う。図５中において、調整ＭＴＪ素子ＭＴＪ２に流される電流は、白抜きの矢印で示している。
【００４７】
図５に示すように、第２のＭＴＪ素子ＭＴＪ２は、磁化固定層１２が含む結晶の配向性或いは結晶粒の形状に起因して、その素子の抵抗値が所定の抵抗値の範囲内に収まらず、テスト工程（ＳＴ２）によって、第２のＭＴＪ素子ＭＴＪ２は調整ＭＴＪ素子として検出されている。
【００４８】
半導体基板１０に対して加熱処理（ＳＴ３）が実行された後、第２の選択トランジスタＴｒ２が接続されているワード線（ゲート電極１２２）の電位が高電位に設定され、選択トランジスタＴｒ２がオン状態“ＯＮ”になる。  
一方で、他のＭＴＪ素子ＭＴＪ１，ＭＴＪ３，ＭＴＪ４は、素子の抵抗値が所定の範囲内に収まっているため、磁化方向の調整は必要ない。それらのＭＴＪ素子ＭＴＪ１，ＭＴＪ３，ＭＴＪ４と共にメモリセルを構成している各選択トランジスタＴｒ１，Ｔｒ３，Ｔｒ４は、それらが接続されているワード線が低電位に設定され、オフ状態“ＯＦＦ”にされる。
【００４９】
調整ＭＴＪ素子ＭＴＪ２が接続されている選択トランジスタＴｒ２がオン状態とされた後、電流Ｉが調整ＭＴＪ素子ＭＴＪ２に流される。図５では、電流Ｉは、選択トランジスタＴｒ２の電流経路（チャネル）を経由して、ＭＴＪ素子ＭＴＪ２の磁化固定層１２から磁化自由層３２へと流れる。この場合、第２のビット線ＢＬ２が高電位に設定され、第１のビット線ＢＬ１が低電位に設定される。
【００５０】
調整ＭＴＪ素子ＭＴＪ２に電流Ｉが流されることによって、調整ＭＴＪ素子ＭＴＪ２の磁化固定層１２は、電流Ｉによるジュール熱によって加熱される。それゆえ、調整ＭＴＪ素子ＭＴＪ２には、基板加熱による熱量と電流Ｉのジュール熱による熱量が与えられる。これに対し、磁化方向の調整が不要なＭＴＪ素子ＭＴＪ１，ＭＴＪ３，ＭＴＪ４には、基板加熱による熱量のみが与えられている。
【００５１】
通常、磁性体材料の保磁力は、温度上昇とともに低減する傾向にある。本実施形態では、電流Ｉは調整ＭＴＪ素子ＭＴＪ２のみに流されているため、調整ＭＴＪ素子に加わる熱量は、調整が不要なＭＴＪ素子ＭＴＪ１，ＭＴＪ３，ＭＴＪ４に加わる熱量よりも十分大きくなっている。それゆえ、調整ＭＴＪ素子ＭＴＪ２の磁化固定層１２の保磁力は、他のＭＴＪ素子ＭＴＪ１，ＭＴＪ３，ＭＴＪ４の磁化固定層１１，１３，１４の保磁力よりも低減され、磁化固定層１２の磁化方向のみを選択的に変更できる。  
このように、基板加熱と電流の印加により磁化固定層の磁化方向が可変となる熱量を、調整が必要なＭＴＪ素子に選択的に加えることによって、調整ＭＴＪ素子ＭＴＪ２の磁化方向のみを調整できるようになる。
【００５２】
尚、基板加熱による加熱温度は、磁化方向の調整が不要なＭＴＪ素子の磁化固定層の保磁力が、十分維持される温度であることが好ましい。そのような基板加熱温度を鑑みれば、調整ＭＴＪ素子に注入される電流の値及びその通電時間によって、磁化固定層の磁化方向が可変となるように、電流Ｉの電流値及び通電時間が設定されることが好ましい。また、基板加熱温度は、例えば、ＭＴＪ素子を構成している磁性体材料やトンネルバリア材の相互拡散など、素子特性の劣化が生じる温度（例えば、４００℃〜５００℃）より低いことが好ましい。  
尚、図５に示すＭＴＪ素子ＭＴＪ１〜ＭＴＪ４は、磁化固定層１１〜１４が半導体基板側に設けられ、磁化自由層がビット線側に設けられた構成となっている。この場合、電流により発生するジュール熱を磁化固定層１１〜１４に効率よく与えるため、電流Ｉを半導体基板１０側（ビット線ＢＬ２側）からビット線ＢＬ１側へ流すことが好ましい。それとは反対に、磁化固定層１１〜１４がビット線側に設けられた構成となった場合には、ビット線ＢＬ１側から半導体基板１０側（ビット線ＢＬ２側）へ流すことが好ましい。
【００５３】
続いて、基板加熱処理による熱と通電によるジュール熱が調整ＭＴＪ素子ＭＴＪ２に加わっている状態で、外部磁場が半導体基板１０（ＭＲＡＭチップ）に対して印加される（ＳＴ５）。この外部磁場は、例えば、第２方向（第２磁化容易軸方向）に沿うように印加される。
【００５４】
上記のように、調整ＭＴＪ素子ＭＴＪ２には、磁化固定層１２の保磁力が十分弱くなる熱量が加わっているため、磁化固定層の磁化方向は、第１方向と一致した方向に調整される。一方で、他のＭＴＪ素子ＭＴＪ１，ＭＴＪ３，ＭＴＪ４は、外部磁場の影響を受けない。これは、それらＭＴＪ素子ＭＴＪ１，ＭＴＪ３，ＭＴＪ４に与えられる熱量が磁化固定層の磁化方向を変化し得る熱量に達しておらず、外部磁場に対して十分な保磁力を有しているためである。
【００５５】
第２方向に沿う外部磁場の印加によって、調整ＭＴＪ素子ＭＴＪ２の磁化固定層１２の磁化方向は、第１磁化容易軸方向から第２磁化容易軸方向へと変化される。
【００５６】
磁化固定層１２の磁化方向が第２磁化容易軸方向と一致する方向にされた後、ビット線対ＢＬ１，ＢＬ２及びワード線に対する電圧の供給が停止される。調整ＭＴＪ素子ＭＴＪ２への電流の注入が停止されるため、電流によるジュール熱は発生しなくなる。これと同時に、半導体基板１０に対する基板加熱処理も停止される。  
それゆえ、調整ＭＴＪ素子ＭＴＪＭＴＪ２に加えられていた熱量がなくなるので、磁化固定層１２の保磁力は元の状態に戻り、磁化固定層１２の磁化方向は第２方向（第２磁化容易軸方向）となる。この後、外部磁場の印加が停止される。尚、調整ＭＴＪ素子に対する通電の停止、基板加熱処理の停止の順序は上記の順序に限定されるものではなく、その順序は適宜変更可能である。  
以上によって、磁化方向が調整されたＭＴＪ素子は、所定の抵抗値を得ることができる。
【００５７】
この後、ＭＲＡＭが形成された半導体基板（ＭＲＡＭチップ）に、磁気シールドが形成され、ＭＲＡＭに対するパッケージ工程が実行される（ＳＴ６）。これによって、ＭＲＡＭは外部磁場からの影響を受けなくなる。
【００５８】
尚、上述の工程では、調整ＭＴＪ素子の磁化固定層の磁化方向を第１方向から第２方向になるように外部磁場を印加したが、それに限定されず、素子特性が所定の範囲内となるのであれば、第２方向から第１方向になるように、第１方向に沿う外部磁場を印加して素子特性を調整してもよい。  
また、上述のＭＴＪ素子の素子特性の調整方法は、“０”又は“１”に対応した抵抗値が他の素子と比較して小さいなど、特性が劣化した素子に対して、磁化方向の調整を行うことに限定されるものではない。即ち、磁化固定層及び磁化自由層の結晶性に起因して、素子特性が他の素子と比較して高すぎる素子や反転電流密度が低すぎる素子など、特性が良すぎるＭＴＪ素子に対しても、磁化固定層の磁化方向が、例えば、第１磁化容易軸方向（第１方向）から第２磁化容易軸方向（第２方向）になるように、選択的に磁化方向を調整し、他の素子と特性がばらつかないようにすることも可能である。
【００５９】
以上の工程によって、本発明の実施形態に係るＭＲＡＭが完成する。
【００６０】
図６は、図４に示す本実施形態のＭＲＡＭの製造方法によって、磁化固定層の磁化方向の調整前後における、ＭＴＪ素子の抵抗値に対するその頻度を示している。
【００６１】
図６に示すように、磁化方向が調整された後のＭＴＪ素子は、“０”データに対応する抵抗値及び“１”データに対応する抵抗値のそれぞれにおいて、頻度のもっとも高い抵抗値を基準値とした抵抗値の分布範囲が、磁化方向が調整される前のＭＴＪ素子に比べ、狭くなっている。つまり、ＭＲＡＭが含む複数のＭＴＪ素子の特性のばらつきが低減されている。
【００６２】
このように、磁化固定層が複数の磁化容易軸に磁気異方性を有することによって、ＭＴＪ素子の抵抗値が所定の範囲内に収まるように、磁化固定層の磁化方向を段階的に変更することができる。
【００６３】
また、本実施形態で述べたＭＴＪ素子の素子特性調整方法は、１つの調整ＭＴＪ素子に対して、磁化方向を調整する場合について説明したが、同一の磁化方向の外部磁場で調整される複数のＭＴＪ素子に対して、ワード線及びビット線対を適宜選択することで、同時に磁化特性を調整できる。つまり、本実施形態では、ＭＲＡＭの製造期間を短縮できる。
【００６４】
以上のように、本発明の第１の実施形態によれば、ＭＲＡＭに用いられる複数のＭＴＪ素子の素子特性のばらつきを低減できる。
【００６５】
（２）  第２の実施形態  
図７を参照して、本発明の第２の実施形態について、説明する。尚、第１の実施形態と同一部材に関しては、同一符号を付し、詳細な説明は必要に応じて行う。
【００６６】
本発明の第２の実施形態は、第１の実施形態の構成に加え、書き込みワード線ＷＷＬ１〜ＷＷＬ４が、複数のメモリセルＭＣ１〜ＭＣ４内にそれぞれ設けられていることを特徴とする。
【００６７】
以下、第１のメモリセルＭＣ１を例に、説明を行う。第１のＭＴＪ素子ＭＴＪ１の磁化自由層３１上には、上部電極８１が形成され、これによって、ＭＴＪ素子ＭＴＪ１の一端が第１のビット線ＢＬ１に接続されている。
【００６８】
第１のＭＴＪ素子ＭＴＪ１の磁化固定層１１は、中間配線層Ｍ３上に形成されている。また、第１の選択トランジスタＴｒ１のソース／ドレイン拡散層１３１上には、ＭＴＪ素子ＭＴＪ１下部電極として機能するコンタクトＣ２、中間配線層Ｍ２及びビア９１が設けられ、それらを介して、第１のＭＴＪ素子ＭＴＪ１の磁化固定層１１と第１の選択トランジスタＴｒ１のソース／ドレイン拡散層１３１とが、接続されている。
【００６９】
そして、第１の書き込みワード線ＷＷＬ１が、第１のＭＴＪ素子ＭＴＪ１下に設けられている。書き込みワード線ＷＷＬ１は、例えば、ワード線と同じ方向に延在している。紙面の手前側から奥行き側へ、又は、奥行き側から手前側へ、書き込みワード線ＷＷＬ１に電流を流すことによって、その書き込みワード線ＷＷＬ１を備えるメモリセルＭＣ１内に磁場が発生する。
【００７０】
このように、書き込みワード線ＷＷＬ１〜ＷＷＬ４を備えた場合、選択された書き込みワード線ＷＷＬ１〜ＷＷＬ４に電流を流すことによって、磁化固定層１１の磁化方向の調整のための磁場を、各ＭＴＪ素子に対して個別に印加できる。
【００７１】
即ち、本実施形態によれば、書き込みワード線に選択的に電流を流すことで、調整ＭＴＪ素子（例えば、第２のＭＴＪ素子ＭＴＪ２）にのみ磁場を印加することができる。それゆえ、調整が不要なＭＴＪ素子に対して磁場の影響を無くすことができる。  
したがって、本発明の第２の実施形態によれば、ＭＲＡＭに用いられる複数のＭＴＪ素子の素子特性のばらつきを低減できるとともに、メモリセル毎に書き込みワード線ＷＷＬ１〜ＷＷＬ４を備えることによって、ＭＴＪ素子の磁化方向の調整を精度良く行うことができる。
【００７２】
（３）  第３実施形態  
図８を参照して、本発明の第３の実施形態について説明する。尚、第１及び第２の実施形態と同一部材に関しては、同一符号を付し、詳細な説明は省略する。図８は、ビット線の延在方向に沿った断面構造を示すとともに、各ＭＴＪ素子ＭＴＪａ〜ＭＴＪｄの磁化固定層５１〜５４の平面構造を図示している。
【００７３】
第１の実施形態で述べたＭＴＪ素子の素子特性調整方法（製造方法）は、図１乃至３に示すような複数の磁化容易軸方向に形状磁気異方性を有するＭＴＪ素子にのみ適用されるものではなく、他の構造のＭＴＪ素子に対して用いることも可能である。
【００７４】
例えば、図８に示す例のように、磁化固定層５１〜５４下に、交換バイアス層４１〜４４を設けたＭＴＪ素子に対しても、素子特性の調整が可能である。以下、図８に示されるＭＴＪ素子ＭＴＪａ〜ＭＴＪｄの構造について説明する。尚、各ＭＴＪ素子ＭＴＪａ〜ＭＴＪｄは、同一構成を有しているため、以下では、第１のＭＴＪ素子ＭＴＪａを例に、その構造について説明する。
【００７５】
ＭＴＪ素子ＭＴＪａにおいて、磁化固定層５１は、交換バイアス層４１上に設けられている。磁化自由層３１は、トンネルバリア層２１を介して、磁化固定層５１上に設けられている。  
図８に示すように、本実施形態におけるＭＴＪ素子ＭＴＪａ〜ＭＴＪｄの磁化固定層５１の平面形状は、楕円形状となっている。この形状の場合、楕円の長軸方向が磁化容易軸方向となり、楕円の短軸方向が磁化困難軸となる。
【００７６】
磁化自由層３１の平面形状は、例えば、楕円形状となっており、その楕円の長軸が、磁化固定層５１の長軸（磁化容易軸方向）と同じ方向となるように、磁化固定層５１上に積層されている。また、磁化自由層３１の寸法は、例えば、磁化固定層５１の寸法よりも小さくなるように形成されている。
【００７７】
磁化固定層５１及び磁化自由層３１は、例えば、結晶系磁性材料であり、Ｃｏ、Ｆｅ、Ｎｉ、Ｒｕ、のいずれかを含む強磁性金属が用いられている。
【００７８】
交換バイアス層４１は反強磁性材料からなり、例えば、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ、Ｆｅ２Ｏ３などのうち、いずれか１つが用いられる。
【００７９】
トンネルバリア層２１は、例えば、ＭｇＯ、ＡｌＯｘ（ｘは自然数）等の絶縁材料、又は、Ａｕ、Ａｇ、Ｃｕ等の常磁性金属のいずれかが用いられる。
【００８０】
以上のような構成のＭＴＪ素子ＭＴＪａでは、磁化固定層５１の磁化方向は、磁化固定層５１と交換バイアス層４１との間に発生する交換バイアスによって固着されている。  
交換バイアスは、交換バイアス層４１の温度がブロッキング温度Ｔｂ以上になると消失することが知られている。また、交換バイアスの消失状態で、磁化固定層５１に磁場を印加し、その磁化印加中にブロッキング温度Ｔｂ以下に冷却すると、磁化固定層５１の磁化方向が印加した磁場の方向に固着されることも知られている。  
この原理を利用することによって、本実施形態のように交換バイアス層４１を備えるＭＴＪ素子ＭＴＪａにおいても、磁化固定層５１の磁化方向を調整することが可能となる。
【００８１】
即ち、図４に示す工程とほぼ同様の工程によって、ＭＴＪ素子の磁化固定層の磁化方向を調整できる。本実施形態におけるＭＴＪ素子の素子特性の調整方法は、具体的には以下の通りである。
【００８２】
はじめに、図４に示す工程と同様に、ＣＶＤ法やスパッタ法などを用いて、磁性層、導電層及び絶縁層がそれぞれ堆積され、フォトリソグラフィー技術及びＲＩＥ法などを用いて、堆積された層が加工される。この工程（ＳＴ１）によって、図８に示す構造のＭＲＡＭが、半導体基板１０上に作製される。そして、作製されたＭＲＡＭに対してテスト工程が実行され、ＭＴＪ素子の素子特性（抵抗値）が調べられる。これによって、素子特性の調整が必要なＭＴＪ素子（調整ＭＴＪ素子）が検出される（ＳＴ２）。
【００８３】
テスト工程の後、ＭＲＡＭが作製された半導体基板に対して、基板加熱処理が施される（ＳＴ３）。この基板加熱処理は、交換バイアス層４１〜４４のブロッキング温度より低い加熱温度を用いて、行われる。
【００８４】
続いて、基板加熱処理中に、調整ＭＴＪ素子（例えば、第２のＭＴＪ素子ＭＴＪｂ）に電流Ｉを流すため、調整ＭＴＪ素子ＭＴＪｂが含まれるメモリセルＭＣ２に接続されているビット線対及びワード線の電位が制御される。これによって、メモリセルＭＣ２を構成している選択トランジスタＴｒ２はオン状態となり、電流Ｉが調整ＭＴＪ素子ＭＴＪｂに流れる（ＳＴ４）。電流Ｉが調整ＭＴＪ素子ＭＴＪｂに流されることによって、交換バイアス層４２にジュール熱が発生する。電流Ｉの値及びその通電時間は、そのジュール熱と加熱処理による熱量との和によって、交換バイアス層４２の温度がブロッキング温度以上となるように、それぞれ設定される。尚、ブロッキング温度は、交換バイアス層及び磁化固定層（強磁性層）に用いられた材料に依存して決定される。また、本実施形態においても、調整ＭＴＪ素子に加えられる熱量は、素子の劣化温度よりも低い温度である。
【００８５】
調整ＭＴＪ素子ＭＴＪｂは、加熱処理による熱量と電流Ｉに起因したジュール熱による熱量とによって、ブロッキング温度以上の熱量が与えられる。それゆえ、磁化固定層５２と交換バイアス層４２との間に作用していた交換バイアスは消失し、磁化固定層５２の磁化固着力は低減する。その一方で、調整が不要なＭＴＪ素子ＭＴＪａ，ＭＴＪｃ，ＭＴＪｄに対しては、電流が流されていない。そのため、それらのＭＴＪ素子ＭＴＪａ，ＭＴＪｃ，ＭＴＪｄには、基板加熱による熱量が与えられるのみで、電流Ｉによるジュール熱は与えられない。それゆえ、調整が不要なＭＴＪ素子ＭＴＪａ，ＭＴＪｃ，ＭＴＪｄの交換バイアス層４１，４３，４４の温度はブロッキング温度より低いため、磁化固定層５１，５３，５４と交換バイアス層４１，４３，４４との間に作用している交換バイアスは消失しない。したがって、磁化固定層５１，５３，５４の磁化固着力は、調整ＭＴＪ素子ＭＴＪｂの磁化固定層の磁化固着力よりも高くなっている。
【００８６】
続いて、基板加熱処理と調整ＭＴＪ素子に対する通電状態が保持された状態で、作製されたＭＲＡＭに対して、外部磁場が印加される（ＳＴ５）。この外部磁場の磁化方向は、例えば、ＭＴＪ素子の磁化容易軸方向となっている。  
調整ＭＴＪ素子ＭＴＪｂの磁化固定層５２は、交換バイアスによる磁化固着力が低減しているため、磁化困難軸方向に傾いていた磁化固定層５２の磁化方向は、外部磁場の磁化方向と一致した方向、即ち、磁化容易軸方向に変化する。これに対し、調整が不要なＭＴＪ素子ＭＴＪａ，ＭＴＪｃ，ＭＴＪｄの交換バイアスは消失しておらず、磁化固定層５１，５３，５４の磁化固着力は十分大きい。よって、調整が不要なＭＴＪ素子ＭＴＪａ，ＭＴＪｃ，ＭＴＪｄは、外部磁場の影響は受けず、磁化固定層５１，５３，５４の磁化方向は変化しない。
【００８７】
そして、例えば、外部磁場を印加した状態で、半導体基板１０に対する加熱処理及び調整ＭＴＪ素子ＭＴＪｂへの通電が終了され、調整ＭＴＪ素子の交換バイアス層４２は冷却される。すると、交換バイアス層４２と磁化固定層５２との間に交換バイアスが回復するため、調整ＭＴＪ素子ＭＴＪｂの磁化固定層５２の磁化方向は、外部磁場の磁界方向（磁化容易軸方向）に固着される。この後、外部磁場の印加が終了される。
【００８８】
以上の工程によって、調整ＭＴＪ素子ＭＴＪｂの磁化方向が調整され、このＭＴＪ素子ＭＴＪｂの素子特性（例えば、抵抗値）が所定の範囲内に収まる。
【００８９】
尚、本実施形態においては、調整ＭＴＪ素子ＭＴＪｂの磁化固定層５２の磁化方向が、磁化容易軸方向と一致するように、外部磁場を印加した。しかし、それに限定されず、調整ＭＴＪ素子の素子特性を所定の範囲に収めるためであれば、磁化固定層５２の磁化方向が、磁化容易軸方向から磁化困難軸方向へ変化する方向の外部磁場を印加してもよい。
【００９０】
尚、本実施形態において、第２の実施形態と同様に、各メモリセルＭＣ１〜ＭＣ４内に書き込みワード線をさらに具備し、その書き込みワード線に電流を流すことで磁場を発生させ、この磁場によって、磁化固定層５１〜５４の磁化方向を調整しても良い。
【００９１】
また、本実施形態のＭＴＪ素子ＭＴＪａ〜ＭＴＪｄは、楕円形状の平面形状を有する構造を用いたが、それに限定されず正方形状、長方形状、楕円状、円状、六角形状、菱型状、平行四辺形状、十字型状、ビーンズ型（凹型）状などでもよい。このような平面形状を有するＭＴＪ素子でも、同様の効果が得られるのは、もちろんである。
【００９２】
以上のように、本発明の第３の実施形態においても、第１の実施形態と同様に、ＭＲＡＭに用いられる複数のＭＴＪ素子の素子特性がばらつくのを低減できる。
【００９３】
２．  その他  
本発明の各実施形態によれば、磁気抵抗効果素子（ＭＴＪ素子）の素子特性のばらつきを低減できる。
【００９４】
本発明の例は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００９５】
【図１】本発明の第１の実施形態に係る磁気抵抗効果素子の構造を示す斜視図。
【図２】本発明の第１の実施形態に係る磁気抵抗効果素子の構造を示す平面図。
【図３】本発明の第１の実施形態に係る磁気抵抗効果素子の構造を示す断面図。
【図４】本発明の第１の実施形態に係るＭＲＡＭの素子特性調整方法を示すステップ図。
【図５】本発明の第１の実施形態に係るＭＲＡＭの構造を模式的に示す図。
【図６】本発明の第１の実施形態の効果を説明するための図。
【図７】本発明の第２の実施形態を説明するためのＭＲＡＭの構造を示すための模式図。
【図８】本発明の第３の実施形態を説明するためのＭＲＡＭの構造を示すための模式図。
【符号の説明】
【００９６】
１，１１〜１４：磁化固定層、２，２１〜２４：：トンネルバリア層、３，３１〜３４：磁化自由層、４１〜４４：交換バイアス層（反強磁性層）、５１〜５４：磁化固定層、７，７１〜７４：下部電極、８，８１〜８４：上部電極、１０：半導体基板、１１１〜１１４：ゲート絶縁膜、１２１〜１２４：ゲート電極（ワード線）、１３１〜１３６：ソース／ドレイン拡散層、１５：素子分離絶縁膜、ＭＴＪ１〜ＭＴＪ４：ＭＴＪ素子、Ｔｒ１〜Ｔｒ４：選択トランジスタ、ＢＬ１，ＢＬ２：ビット線、ＷＷＬ１〜ＷＷＬ４：書き込みワード線、Ｃ１：コンタクト、Ｖ１：ビア、Ｍ１〜Ｍ３：中間配線層。
【図１】
2009295642.tif 000003
【図２】
2009295642.tif 000004
【図３】
2009295642.tif 000005
【図４】
2009295642.tif 000006
【図５】
2009295642.tif 000007
【図６】
2009295642.tif 000008
【図７】
2009295642.tif 000009
【図８】
2009295642.tif 000010