(57)【要約】【課題】高誘電率膜をゲート絶縁膜に用い、消費電力を低減したＰＭＯＳトランジスタを提供する。【解決手段】半導体基板１と、半導体基板１の表面部にチャネル領域２を挟むように形成されたＰ型不純物拡散層３と、チャネル領域２上に形成されハフニウム又はジルコニウムと希土類元素又は第２族元素とを含む絶縁膜４ａ、４ｂ、及び絶縁膜４ａ、４ｂ上に形成されたシリコン酸化膜４ｃを有するゲート絶縁膜４と、ゲート絶縁膜４上に形成されたゲート電極５と、を備えるＰＭＯＳトランジスタ。【選択図】図１
2009054609.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の表面部にチャネル領域を挟むように形成されたＰ型不純物拡散層と、
前記チャネル領域上に形成されハフニウム又はジルコニウムと希土類元素又は第２族元素とを含む絶縁膜、及び前記絶縁膜上に形成されたシリコン酸化膜を有するゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
を備えるＰチャネルＭＯＳトランジスタ。
【請求項２】
半導体基板と、
前記半導体基板の表面部にチャネル領域を挟むように形成されたＰ型不純物拡散層と、
前記チャネル領域上に形成されハフニウム又はジルコニウムを含む第１の絶縁膜、前記第１の絶縁膜上に形成され希土類元素又は第２族元素を含む第２の絶縁膜、及び前記第２の絶縁膜上に形成されたシリコン酸化膜を有するゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
を備えるＰチャネルＭＯＳトランジスタ。
【請求項３】
半導体基板と、
前記半導体基板の表面部にチャネル領域を挟むように形成されたＮ型不純物拡散層と、
前記チャネル領域上に形成された第１のシリコン酸化膜、前記第１のシリコン酸化膜上に形成されハフニウム又はジルコニウムと希土類元素又は第２族元素とを含む絶縁膜、及び前記絶縁膜上に形成された第２のシリコン酸化膜を有するゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
を備えるＮチャネルＭＯＳトランジスタ。
【請求項４】
半導体基板と、
前記半導体基板の表面部にチャネル領域を挟むように形成されたＮ型不純物拡散層と、
前記チャネル領域上に形成された第１のシリコン酸化膜、前記第１のシリコン酸化膜上に形成され希土類元素又は第２族元素を含む第１の絶縁膜、前記第１の絶縁膜上に形成されハフニウム又はジルコニウムを含む第２の絶縁膜、前記第２の絶縁膜上に形成され希土類元素又は第２族元素を含む第３の絶縁膜、及び前記第３の絶縁膜上に形成された第２のシリコン酸化膜を有するゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
を備えるＮチャネルＭＯＳトランジスタ。
【請求項５】
半導体基板表面部に形成された不純物拡散層と、
前記半導体基板上に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成された電荷蓄積層と、
前記電荷蓄積層上に形成された第１のシリコン酸化膜、前記第１のシリコン酸化膜上に形成されハフニウム又はジルコニウムと希土類元素又は第２族元素とを含む絶縁膜、及び前記絶縁膜上に形成された第２のシリコン酸化膜を有する蓄積層−電極間絶縁膜と、
前記蓄積層−電極間絶縁膜上に形成された制御ゲート電極と、
を備える不揮発性半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰチャネルＭＯＳトランジスタ、ＮチャネルＭＯＳトランジスタ及び不揮発性半導体記憶装置に関するものである。
【背景技術】
【０００２】
例えばシリコン酸化膜やシリコン酸窒化膜により形成されたゲート絶縁膜の半導体装置の微細化に伴う薄膜化は、直接トンネルリーク電流の増加をもたらし、消費電力を増大させるという問題を発生させる。このリーク電流を抑制する方法として、シリコン酸化膜よりも誘電率が大きく、耐熱性及び界面特性が良好なハフニウム珪酸化物（シリケイト）膜や、窒化したハフニウムシリケイト膜などの高誘電率膜をゲート絶縁膜へ適用することが提案されている（例えば特許文献１参照）。
【０００３】
しかし、このような高誘電率膜をゲート絶縁膜に用い、その上にＰ型ポリシリコン膜、又はＰ型ポリシリコン・ゲルマニウム膜、又は金属材料を電極材料とするゲート電極が形成されたＰＭＯＳトランジスタでは、フラットバンド電圧が真空仕事関数から期待される値よりも負方向へシフトされ、閾値電圧が高くなるという現象が生じる。これは消費電力低減の妨げになるという問題を有していた。
【特許文献１】特開２００６−２２２３８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、高誘電率膜をゲート絶縁膜に用い、消費電力を低減したＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタを提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一態様によるＰチャネルＭＯＳトランジスタは、半導体基板と、前記半導体基板の表面部にチャネル領域を挟むように形成されたＰ型不純物拡散層と、前記チャネル領域上に形成されハフニウム又はジルコニウムと希土類元素又は第２族元素とを含む絶縁膜、及び前記絶縁膜上に形成されたシリコン酸化膜を有するゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、を備えるものである。
【０００６】
また、本発明の一態様によるＰチャネルＭＯＳトランジスタは、半導体基板と、前記半導体基板の表面部にチャネル領域を挟むように形成されたＰ型不純物拡散層と、前記チャネル領域上に形成されハフニウム又はジルコニウムを含む第１の絶縁膜、前記第１の絶縁膜上に形成され希土類元素又は第２族元素を含む第２の絶縁膜、及び前記第２の絶縁膜上に形成されたシリコン酸化膜を有するゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、を備えるものである。
【０００７】
本発明の一態様によるＮチャネルＭＯＳトランジスタは、半導体基板と、前記半導体基板の表面部にチャネル領域を挟むように形成されたＮ型不純物拡散層と、前記チャネル領域上に形成された第１のシリコン酸化膜、前記第１のシリコン酸化膜上に形成されハフニウム又はジルコニウムと希土類元素又は第２族元素とを含む絶縁膜、及び前記絶縁膜上に形成された第２のシリコン酸化膜を有するゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、を備えるものである。
【０００８】
また、本発明の一態様によるＮチャネルＭＯＳトランジスタは、半導体基板と、前記半導体基板の表面部にチャネル領域を挟むように形成されたＮ型不純物拡散層と、前記チャネル領域上に形成された第１のシリコン酸化膜、前記第１のシリコン酸化膜上に形成され希土類元素又は第２族元素を含む第１の絶縁膜、前記第１の絶縁膜上に形成されハフニウム又はジルコニウムを含む第２の絶縁膜、前記第２の絶縁膜上に形成され希土類元素又は第２族元素を含む第３の絶縁膜、及び前記第３の絶縁膜上に形成された第２のシリコン酸化膜を有するゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、を備えるものである。
【０００９】
本発明の一態様による不揮発性半導体記憶装置は、半導体基板表面部に形成された不純物拡散層と、前記半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第１のシリコン酸化膜、前記第１のシリコン酸化膜上に形成されハフニウム又はジルコニウムと希土類元素又は第２族元素とを含む絶縁膜、及び前記絶縁膜上に形成された第２のシリコン酸化膜を有する蓄積層−電極間絶縁膜と、前記蓄積層−電極間絶縁膜上に形成された制御ゲート電極と、を備えるものである。
【発明の効果】
【００１０】
本発明によれば、高誘電率膜をゲート絶縁膜に用い、消費電力を低減できる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態による半導体装置を図面に基づいて説明する。
【００１２】
（第１の実施形態）図１に本発明の第１の実施形態に係る半導体装置の概略構成を示す。本実施形態による半導体装置は、半導体基板１、チャネル領域２を挟むように半導体基板１表面部に形成されソース・ドレイン領域となる不純物拡散層３、チャネル領域２上に形成されたゲート絶縁膜４、ゲート絶縁膜４上に形成されたゲート電極５、ゲート絶縁膜４及びゲート電極５の側壁を覆うように形成されたゲート側壁膜６を備える。
【００１３】
不純物拡散層３はＰ型不純物（例えばボロン）をドーパントとして含む。
【００１４】
ゲート絶縁膜４は高誘電率膜である窒化ハフニウムシリケイト（ＨｆＳｉＯＮ）膜４ａ、窒化ハフニウムシリケイト膜４ａ上に形成された酸化ランタン（Ｌａ２Ｏ３）膜４ｂ、及び酸化ランタン膜４ｂ上に形成されたシリコン酸化膜４ｃを有する。
【００１５】
ゲート電極５はタングステン膜５ａ、タングステン膜４ａ上に形成された窒化チタン（ＴｉＮ）膜４ｂ、及び窒化チタン膜４ｂ上に形成されたポリシリコン膜４ｃを有する。この半導体装置はＰ型ＭＯＳＦＥＴとなる。
【００１６】
ゲート側壁膜６はシリコン酸化膜６ａ及びシリコン窒化膜６ｂからなる。
【００１７】
酸化ランタン膜４ｂとシリコン酸化膜４ｃとの界面には、酸化ランタン膜４ｂ側が負電荷、シリコン酸化膜４ｃ側が正電荷となる電気双極子（Electric dipole）が形成される。これにより図２のエネルギーバンド図に示すように、ゲート電極５の実効仕事関数が大きくなり、閾値電圧が低くなる。図２ではランタンを含む膜が無く電気双極子が形成されていない状態を破線、ランタンを含む膜（酸化ランタン膜４ｂ）があることで電気双極子が形成されている状態を実線で表している。
【００１８】
このように、ゲート絶縁膜を、高誘電率膜（窒化ハフニウムシリケイト膜４ａ）上にランタンを含む層（酸化ランタン膜４ｂ）を介してシリコン酸化膜層（シリコン酸化膜４ｃ）を形成する構成にし、ランタンを含む層とシリコン酸化膜層との界面に電気双極子を形成することで、ゲート電極の実効仕事関数が大きくなり、閾値電圧が低く、消費電力を低減した半導体装置となる。
【００１９】
次にこのような半導体装置の製造方法を図３〜図６に示す工程断面図を用いて説明する。
【００２０】
図３に示すように、素子分離領域の形成及び閾値電圧調整用のチャネル不純物イオン注入（共に図示せず）を行ったシリコン基板３１の素子形成領域表面を希釈フッ酸洗浄により露出した後に、シリコン基板３１上にＭＯＣＶＤ（有機金属気相成長）法により膜厚２ｎｍのハフニウムシリケイト膜を堆積する。続いてＡｒ／Ｎ２ガスを用いたプラズマに曝してハフニウムシリケイト膜の上面側から窒素を導入し、１０００℃、酸素分圧５ｍＴｏｒｒの雰囲気で１０秒間の熱処理を行い、導入した窒素を安定化し、窒化ハフニウムシリケイト膜３２を形成する。
【００２１】
図４に示すように、窒化ハフニウムシリケイト膜３２上にＰＶＤ（物理気相成長）法により膜厚０．２ｎｍの酸化ランタン膜４１を堆積し、その後、酸化ランタン膜４１上にＡＬＤ（原子層堆積）法により膜厚０．２ｎｍのシリコン酸化膜４２を堆積する。そして、酸素分圧５ｍＴｏｒｒの雰囲気で１０５０℃のスパイクアニールを行い、堆積膜中欠陥修復を行う。
【００２２】
図５に示すように、シリコン酸化膜４２上へのＰＶＤ法による膜厚５ｎｍのタングステン膜５１の堆積、タングステン膜５１上へのＰＶＤ法による膜厚１０ｎｍの窒化チタン膜５２の堆積、窒化チタン膜５２上へのＬＰＣＶＤ法による膜厚１００ｎｍのポリシリコン膜５３の堆積を行う。
【００２３】
その後、通常の半導体プロセスを用いて、ゲート電極のパターニング、ゲート電極・ソース・ドレイン領域への不純物（例えばボロン）導入、ゲート側壁膜の形成を行い、図１に示すようなＭＯＳ型トランジスタ構造が得られる。さらに、多層配線工程を経て半導体集積回路が形成される（図示せず）。
【００２４】
このような工程により製造されたＰ型ＭＯＳＦＥＴのＣ−Ｖ特性を図６に示す。シリコン酸化膜を用いた場合と同程度のフラットバンド電圧となり、反転閾値電圧が低く（約０．１Ｖ）、電源電圧１．０Ｖにて十分高いオン電流が得られた。
【００２５】
このように、ゲート絶縁膜を高誘電率膜（窒化ハフニウムシリケイト膜３２）上にランタンを含む層（酸化ランタン膜４１）を介してシリコン酸化膜層（シリコン酸化膜４２）を形成する構成にし、ランタンを含む層とシリコン酸化膜層との界面に電気双極子を形成することで、ゲート電極の実効仕事関数が大きくなり、閾値電圧が低く、消費電力を低減した半導体装置を製造することができる。
【００２６】
本実施形態では、ゲート絶縁膜４は窒化ハフニウムシリケイト膜４ａ、酸化ランタン膜４ｂ、及びシリコン酸化膜４ｃの積層構造であったが、図７に示すようなＨｆＬａＯｘ膜４ｄとシリコン酸化膜４ｅの積層構造にしても良い。このような構造としても、ランタンを含む層（ＨｆＬａＯｘ膜４ｄ）とシリコン酸化膜層（シリコン酸化膜４ｅ）との界面に電気双極子が形成され、ゲート電極の実効仕事関数が大きくなり、閾値電圧が低く、消費電力を低減した半導体装置となる。
【００２７】
（第２の実施形態）図８に本発明の第２の実施形態による半導体装置の概略構成を示す。本実施形態による半導体装置は、半導体基板８１と、チャネル領域８２を挟むように半導体基板８１表面部に形成されたソース・ドレイン領域となる不純物拡散層８３と、チャネル領域８２上に形成されたゲート絶縁膜８４、ゲート絶縁膜８４上に形成されたゲート電極８５、ゲート絶縁膜８４及びゲート電極８５の側壁を覆うように形成されたゲート側壁膜８６を備えるＮ型ＭＯＳＦＥＴである。
【００２８】
不純物拡散層８３は例えばヒ素をドーパントとして含む浅い拡散層及びリンをドーパントとして含む深い拡散層を有する。
【００２９】
ゲート絶縁膜８４はシリコン酸化膜８４ａ、シリコン酸化膜８４ａ上に形成された酸化ランタン膜８４ｂ、酸化ランタン膜８４ｂ上に形成された高誘電率膜である窒化ハフニウムシリケイト膜８４ｃ、窒化ハフニウムシリケイト膜８４ｃ上に形成された酸化ランタン膜８４ｄ、及び酸化ランタン膜８４ｄ上に形成されたシリコン酸化膜８４ｅを有する。
【００３０】
ゲート電極８５は炭化タンタル膜８５ａ、炭化タンタル膜８５ａ上に形成された窒化チタン（ＴｉＮ）膜８５ｂ、及び窒化チタン膜８５ｂ上に形成されたポリシリコン膜８５ｃを有する。
【００３１】
ゲート側壁膜８６はシリコン酸化膜８６ａ及びシリコン窒化膜８６ｂからなる。
【００３２】
酸化ランタン膜８４ｂとシリコン酸化膜８４ａとの界面には、酸化ランタン膜８４ｂ側が負電荷、シリコン酸化膜８４ａ側が正電荷となる電気双極子が形成される。また、酸化ランタン膜８４ｄとシリコン酸化膜８４ｅとの界面には、酸化ランタン膜８４ｄ側が負電荷、シリコン酸化膜８４ｅ側が正電荷となる電気双極子が形成される。これにより図９のエネルギーバンド図に示すように、ゲート絶縁膜８４の電子に対する障壁が実効的に高くなり、ゲートリーク電流が低くなる。図９では電気双極子が形成されていない状態を破線、形成されている状態を実線で表している。
【００３３】
このように、ゲート絶縁膜を高誘電率膜（窒化ハフニウムシリケイト膜８４ｃ）上下にランタンを含む層（酸化ランタン膜８４ｂ、８４ｄ）を介してシリコン酸化膜層（シリコン酸化膜８４ａ、８４ｅ）を形成する構成にし、ランタンを含む層とシリコン酸化膜層との界面に電気双極子を形成することで、ゲートリーク電流が低くなり、低消費電力の半導体装置となる。
【００３４】
次にこのような半導体装置の製造方法について工程断面図を用いて説明する。
【００３５】
図１０に示すように、素子分離領域の形成及び閾値電圧調整用のチャネル不純物イオン注入（共に図示せず）を行ったシリコン基板１０１の素子形成領域表面を希釈フッ酸洗浄により露出する。そして、シリコン基板１０１上に熱酸化により膜厚０．６ｎｍのシリコン酸化膜１０２を形成した後に、シリコン酸化膜１０２上にＰＶＤ法により膜厚０．２ｎｍの酸化ランタン膜１０３を堆積する。
【００３６】
図１１に示すように、酸化ランタン膜１０３上にＭＯＣＶＤ法により膜厚２ｎｍのハフニウムシリケイト膜を堆積する。続いてＡｒ／Ｎ２ガスを用いたプラズマに曝してハフニウムシリケイト膜の上面側から窒素を導入し、１０００℃、酸素分圧５ｍＴｏｒｒの雰囲気で１０秒間の熱処理を行い、導入した窒素を安定化し、窒化ハフニウムシリケイト膜１１１を形成する。
【００３７】
図１２に示すように、窒化ハフニウムシリケイト膜１１１上にＰＶＤ法により膜厚０．２ｎｍの酸化ランタン膜１２１を堆積し、その後、酸化ランタン膜１２１上にＡＬＤ法により膜厚０．２ｎｍのシリコン酸化膜１２２を堆積する。
【００３８】
図１３に示すように、シリコン酸化膜１２２上へのＰＶＤ法による膜厚５ｎｍの炭化タンタル膜１３１の堆積、炭化タンタル膜１３１上へのＰＶＤ法による膜厚１０ｎｍの窒化チタン膜１３２の堆積、窒化チタン膜１３２上へのＬＰＣＶＤ法による膜厚１００ｎｍのポリシリコン膜１３３の堆積を行う。
【００３９】
その後、通常の半導体プロセスを用いて、ゲート電極のパターニング、ゲート電極・ソース・ドレイン領域への不純物（例えばリン、ヒ素）導入、ゲート側壁膜の形成を行い、図８に示すようなＭＯＳ型トランジスタ構造が得られる。さらに、多層配線工程を経て半導体集積回路が形成される（図示せず）。
【００４０】
このようにして、ゲート絶縁膜を高誘電率膜（窒化ハフニウムシリケイト膜１１１）上下にランタンを含む層（酸化ランタン膜１０３、１２１）を介してシリコン酸化膜層（シリコン酸化膜１０２、１２２）を形成する構成にし、ランタンを含む層とシリコン酸化膜層との界面に電気双極子を形成することで、ゲートリーク電流が低く、低消費電力の半導体装置を製造することができる。
【００４１】
本実施形態では、ゲート絶縁膜８４はシリコン酸化膜８４ａ、酸化ランタン膜８４ｂ、窒化ハフニウムシリケイト膜８４ｃ、酸化ランタン膜８４ｄ、及びシリコン酸化膜８４ｅの積層構造であったが、図１４に示すようなシリコン酸化膜８４ｆ、ＨｆＬａＯｘ膜８４ｇ、及びシリコン酸化膜８４ｈの積層構造にしても良い。このような構造としても、ランタンを含む層（ＨｆＬａＯｘ膜８４ｇ）とシリコン酸化膜層（シリコン酸化膜８４ｆ、８４ｈ）との界面に電気双極子が形成され、ゲート絶縁膜８４の電子に対する障壁が実効的に高くなり、ゲートリーク電流が低減された低消費電力の半導体装置となる。
【００４２】
但し、ランタンは水分子と吸着し易いという特徴がある。図１４に示すシリコン酸化膜８４ｆ、ＨｆＬａＯｘ膜８４ｇ、及びシリコン酸化膜８４ｈの積層構造はゲート絶縁膜の広範囲にランタンが存在することになるため、ランタンを含む層が局所的に存在する図８に示すようなシリコン酸化膜８４ａ、酸化ランタン膜８４ｂ、窒化ハフニウムシリケイト膜８４ｃ、酸化ランタン膜８４ｄ、及びシリコン酸化膜８４ｅの積層構造の方がゲート絶縁膜の信頼性が高いものとなり得る。
【００４３】
また、図１５（ａ）、（ｂ）に示すように、不揮発性半導体記憶装置の蓄積層−電極間絶縁膜絶縁膜１５０６、１５０８に本実施形態におけるゲート絶縁膜８４（８４ａ〜ｅ、８４ｆ〜ｈ）と同様の構成を適用するようにしても良い。
【００４４】
不揮発性半導体記憶装置は、半導体基板１５０１、半導体基板１５０１表面部の不純物拡散層領域１５０２に挟まれたチャネル領域１５０３上に順に積層されたトンネル絶縁膜１５０４、電荷蓄積層１５０５、蓄積層−電極間絶縁膜１５０６（１５０８）、制御ゲート電極１５０７を有する。
【００４５】
ランタンを含む層８４ｂ、８４ｄ（８４ｇ）とシリコン酸化膜層８４ａ、８４ｅ（８４ｆ、８４ｈ）との界面に電気双極子が形成され、蓄積層−電極間絶縁膜１５０６、１５０８の電子に対する障壁が実効的に高くなり、リーク電流が低減されるため、電荷保持能力が高く、低消費電力の不揮発性半導体記憶装置とすることができる。
【００４６】
ランタンは水分子と吸着し易いという特徴があるため、図１５（ｂ）に示すようにランタンが蓄積層−電極間絶縁膜中に広く存在するより、図１５（ａ）に示すように、シリコン酸化膜８４ａ、８４ｅとの界面部に局所的に存在する方が、信頼性の高い蓄積層−電極間絶縁膜となる。
【００４７】
上述した実施の形態はいずれも一例であって限定的なものではないと考えられるべきである。例えば、上記実施形態ではシリコン基板を用いていたが、ＳＯＩ、ＳｉＧｅ、歪みＳｉ等を用いても同様の効果を得ることができる。
【００４８】
また、上記実施形態では、ＭＯＣＶＤ法で堆積したハフニウムシリケイト膜を用いているが、ＡＬＤ法等で形成した酸化ハフニウム膜、ハフニウムアルミネイト膜等を用いても良い。
【００４９】
また、上記実施形態では高誘電率膜としてハフニウムを含む膜（窒化ハフニウムシリケイト膜）を用いていたが、ハフニウムでなくジルコニウムを含む膜を用いるようにしても良い。
【００５０】
また、上記第１の実施形態ではＰＭＯＳトランジスタのゲート電極にタングステンを含んでいたが、炭化タンタル、窒化チタン等でもよい。また、上記第２の実施形態におけるＮＭＯＳトランジスタのゲート電極は炭化タンタルを含んでいたが、タングステン、窒化チタン等でもよい。
【００５１】
また、上記実施形態では金属層をゲート電極下部に用い、その上部にポリシリコンを用いるポリシリコン／メタル積層電極構造としていたが、ポリシリコン膜又はポリシリコン・ゲルマニウム膜によるゲート電極としても良い。
【００５２】
また、上記実施形態では電気双極子を形成するための元素としてランタンを用いているが、スカンジウム、イットリウム、セリウム、プラセオジウム等の希土類元素や、マグネシウム、カルシウム、ストロンチウム、バリウム等の第２族元素を用いても同様の効果が得られる。
【００５３】
本発明の技術的範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１の実施形態による半導体装置の概略構成図である。
【図２】同第１の実施形態による半導体装置のエネルギーバンド図である。
【図３】同第１の実施形態による半導体装置の製造方法を示す工程断面図である。
【図４】同第１の実施形態による半導体装置の製造方法を示す工程断面図である。
【図５】同第１の実施形態による半導体装置の製造方法を示す工程断面図である。
【図６】同第１の実施形態による半導体装置の製造方法を示す工程断面図である。
【図７】第１の変形例による半導体装置の概略構成図である。
【図８】本発明の第２の実施形態による半導体装置の概略構成図である。
【図９】同第２の実施形態による半導体装置のエネルギーバンド図である。
【図１０】同第２の実施形態による半導体装置の製造方法を示す工程断面図である。
【図１１】同第２の実施形態による半導体装置の製造方法を示す工程断面図である。
【図１２】同第２の実施形態による半導体装置の製造方法を示す工程断面図である。
【図１３】同第２の実施形態による半導体装置の製造方法を示す工程断面図である。
【図１４】第２の変形例による半導体装置の概略構成図である。
【図１５】同第２の実施形態によるゲート絶縁膜構造を蓄積層−電極間絶縁膜に適用した不揮発性半導体記憶装置の概略構成図である。
【符号の説明】
【００５５】
１  半導体基板
２  チャネル領域
３  不純物拡散層
４  ゲート絶縁膜
４ａ  窒化ハフニウムシリケイト膜
４ｂ  酸化ランタン膜
４ｃ  シリコン酸化膜
５  ゲート電極
６  ゲート側壁膜
【図１】
2009054609.tif 000003
【図２】
2009054609.tif 000004
【図３】
2009054609.tif 000005
【図４】
2009054609.tif 000006
【図５】
2009054609.tif 000007
【図６】
2009054609.tif 000008
【図７】
2009054609.tif 000009
【図８】
2009054609.tif 000010
【図９】
2009054609.tif 000011
【図１０】
2009054609.tif 000012
【図１１】
2009054609.tif 000013
【図１２】
2009054609.tif 000014
【図１３】
2009054609.tif 000015
【図１４】
2009054609.tif 000016
【図１５】
2009054609.tif 000017