(57)【要約】【課題】不純物拡散による半導体基板の特性変化を防止し、且つ配線層の電気抵抗を低減することができる半導体装置、固体撮像素子、および半導体装置の製造方法を提供する。【解決手段】半導体基板２４と、半導体基板２４表面に絶縁層４２を介して形成された高濃度不純物層からなる配線層４４と、を接続するコンタクト部を、配線層４４および絶縁層４２を貫通して半導体基板２４に接するシリコン系導電性膜４８で構成した。シリコン系導電性膜４８の不純物濃度は、半導体基板２４のシリコン系導電性膜４８との接続領域における不純物濃度より低い不純物濃度として形成した。【選択図】図４
2009124028.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、該半導体基板表面に少なくとも絶縁層を介して形成され高濃度不純物層からなる配線層と、を電気的に接続するコンタクト部を有する半導体装置であって、
前記コンタクト部が、前記配線層および前記絶縁層を貫通して前記半導体基板表面に接して形成され、前記コンタクト部と接する前記半導体基板の接続領域における不純物濃度より低い不純物濃度で形成された半導体装置。
【請求項２】
光電変換部と、該光電変換部で発生した信号電荷を転送する電荷転送部と、前記電荷転送部で転送される信号電荷に基づいて出力信号を発生する出力部と、を備えた固体撮像素子であって、
前記出力部が、前記電荷転送部で転送されてくる信号電荷を検出するためのフローティングディフュージョン領域と、検出された信号電荷を増幅するアンプ部とを有し、該フローティングディフュージョン領域と、前記アンプ部との接続構造が請求項１記載の半導体装置の構造からなる固体撮像素子。
【請求項３】
半導体基板と、該半導体基板表面に少なくとも絶縁層を介して形成された配線層と、を接続するコンタクト部を有する半導体装置の製造方法であって、
絶縁層の形成された半導体基板上に高濃度不純物層である配線層を形成し、
前記配線層とその下方の前記絶縁層をパターニングして前記半導体基板表面の一部を開口し、
前記配線層の上から低濃度不純物がドーピングされた導電性膜を成膜し、
前記導電性膜と前記配線層とをパターニングする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、固体撮像素子、および半導体装置の製造方法に関し、特に半導体基板と配線層とを接続するコンタクト構造に関する。
【背景技術】
【０００２】
従来より、半導体基板と該半導体基板上に形成される配線部とを、コンタクトホール内に埋設されたシリコン系導電性膜を介して接続した固体撮像素子およびその製造方法が知られている（例えば、特許文献１参照）。
【特許文献１】特開２００６−１０８５７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１に記載の固体撮像素子およびその製造方法は、浮遊拡散層（フローティングディフュージョン領域）が設けられたシリコン基板上にゲート絶縁膜を形成し、その上に配線部となる多結晶シリコン膜を形成した後、フォトリソグラフィ法によってゲート絶縁膜をエッチングしてコンタクトホールを設け、続いてコンタクトホールにコンタクト領域となる多結晶シリコン膜を形成して配線部とフローティングディフュージョン領域２８、すなわち、半導体基板と接続する。しかしながら、配線部およびコンタクト領域は、いずれも低濃度不純物がドーピングされたシリコン系導電膜層であるので、電気抵抗が比較的高い。特に、配線部における電気抵抗の高さは、固体撮像素子の低消費電力化を達成する観点等から問題であった。
【０００４】
電気抵抗を低下させるには、配線部の多結晶シリコン膜を高濃度不純物がドーピングされたシリコン系導電膜層とすることが有効である。しかし、浮遊拡散層と、高濃度不純物がドーピングされたシリコン系導電膜層とを接触させると、シリコン系導電膜層の高濃度の不純物が浮遊拡散層に拡散して不純物分布が変化し、その結果、拡散ポテンシャルプロファイルが変化して電荷蓄積特性に影響を及ぼす虞があった。
【０００５】
本発明は上記状況に鑑みてなされたもので、不純物拡散による半導体基板の特性変化を防止し、且つ配線部の電気抵抗を低減することができる半導体装置、固体撮像素子、および半導体装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明に係る上記目的は、下記構成により達成できる。
（１）  半導体基板と、該半導体基板表面に少なくとも絶縁層を介して形成され高濃度不純物層からなる配線層と、を電気的に接続するコンタクト部を有する半導体装置であって、
前記コンタクト部が、前記配線層および前記絶縁層を貫通して前記半導体基板表面に接して形成され、前記コンタクト部と接する前記半導体基板の接続領域における不純物濃度より低い不純物濃度で形成された半導体装置。
【０００７】
このように構成された半導体装置においては、半導体基板と、高濃度不純物層からなる配線層と、を接続するコンタクト部が、配線層および絶縁層を貫通して半導体基板に接する導通プラグとして形成されている。導通プラグとなるコンタクト部の不純物濃度は、半導体基板の導通プラグとの接続領域における不純物濃度より低い不純物濃度とされているので、不純物が導通プラグから半導体基板側へ拡散することがない。これにより、半導体基板の不純物分布は、導通プラグによって影響を受けることがなく、安定した特性を維持することができる。また、配線層が高濃度不純物層からなるので、電気抵抗の低い半導体装置とすることができ、消費電力の低減が可能となる。
【０００８】
（２）  光電変換部と、該光電変換部で発生した信号電荷を転送する電荷転送部と、前記電荷転送部で転送される信号電荷に基づいて出力信号を発生する出力部と、を備えた固体撮像素子であって、
前記出力部が、前記電荷転送部で転送されてくる信号電荷を検出するためのフローティングディフュージョン領域と、検出された信号電荷を増幅するアンプ部とを有し、該フローティングディフュージョン領域と、前記アンプ部との接続構造が上記（１）記載の半導体装置の構造からなる固体撮像素子。
【０００９】
このように構成された固体撮像素子においては、固体撮像素子のフローティングディフュージョン領域と、アンプ部に接続された高濃度不純物層からなる配線層とが、フローティングディフュージョン領域の不純物濃度より低い不純物濃度の導通プラグによって接続されているので、配線層の電気抵抗を低減すると共に、フローティングディフュージョン領域への不純物拡散を防止することができ、安定した性能の固体撮像素子が得られる。
【００１０】
（３）  半導体基板と、該半導体基板表面に少なくとも絶縁層を介して形成された配線層と、を接続するコンタクト部を有する半導体装置の製造方法であって、
絶縁層の形成された半導体基板上に高濃度不純物層である配線層を形成し、
前記配線層とその下方の前記絶縁層をパターニングして前記半導体基板表面の一部を開口し、
前記配線層の上から低濃度不純物がドーピングされた導電性膜を成膜し、
前記導電性膜と前記配線層とをパターニングする半導体装置の製造方法。
【００１１】
このように構成された製造方法においては、絶縁層の形成された半導体基板上に高濃度不純物層である配線層を形成し、配線層と絶縁層をパターニングして半導体基板表面の一部を開口し、配線層の上から低濃度不純物がドーピングされた導電性膜を成膜して、導電性膜と配線層とをパターニングするようにしたので、不純物が導通プラグから半導体基板へ拡散することがなく、これにより半導体基板の不純物分布を不変として安定した特性を維持することができる。また、配線層が高濃度不純物層からなるので、電気抵抗の低い半導体装置とすることができ、消費電力の低減が可能となる。
【発明の効果】
【００１２】
本発明の半導体装置、および半導体装置の製造方法によれば、不純物拡散による半導体基板の特性変化を防止し、且つ配線層の電気抵抗が低減できる。そして、配線層を固体撮像素子のフローティングディフュージョン領域との接続用配線とした場合には、フローティングディフュージョン領域が不純物拡散の影響を受けずに電荷蓄積特性が良好となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明に係る半導体装置、固体撮像素子、および半導体装置の製造方法の好適な実施の形態について、図面を参照して詳細に説明する。
ここでは、半導体装置の一例として固体撮像素子を用いて説明する。
【００１４】
図１は、本発明に係る固体撮像素子の平面模式図、図２は図１に示される固体撮像素子におけるフローティングディフュージョン領域付近の断面構造を示す図である。
【００１５】
図１に示すように、ＣＣＤ型の固体撮像素子１００の撮像素子形成領域１０には、光電変換部（フォトセンサ）１４、電荷読み出し部１６、垂直電荷転送路１８を備えた画素領域１２と、水平電荷転送路（ＨＣＣＤ）２０と、出力部２２とが設けられている。
【００１６】
図２に示すように、水平電荷転送路２０には、水平転送電極３２，３４，３６が形成され、駆動信号φＨ１，φＨ２が入力される。最終段の水平転送電極３６に隣接して、出力ゲート電極３８が配置され、出力ゲート電極３８には所定の直流電圧ＶＯＧが常時、印加される。水平電荷転送路２０からの信号電荷は、Ｎ＋高濃度不純物層からなるフローティングディフュージョン領域２８に順次転送される。
フローティングディフュージョン領域２８の電荷転送方向下流側にはＮ＋型不純物層からなるリセットゲート電極４０が設けられ、このリセットゲート電極４０には、フローティングディフュージョン領域２８に蓄積された信号電荷を掃き捨てるリセットゲート信号φＲＧが印加される。フローティングディフュージョン領域２８の信号電荷は、ゲート信号φＲＤによってＮ＋不純物層からなるリセットドレイン３０に転送される。このリセットドレイン（ＲＤ）３０は、リセットドレイン電位ＶＲＤに固定されている。なお、図２中、点線で囲まれて示されるＱは電荷であり、矢印は、その電荷の移動（転送）の様子を示している。信号φＨ１，φＨ２，φＲＧ，ＶＦＤの各々の電位は、時間経過と共に変化することで電荷Ｑが順次転送される。
【００１７】
また、フローティングディフュージョン領域２８には、フローティングディフュージョン領域２８の信号電荷を検出して増幅するためのアンプ部２３が接続されている。このアンプ部２３には、通常、ＭＯＳトランジスタを使用したソースフォロワが使用されている。なお、図中、ＶＦＤは、フローティングディフュージョン領域２８の電位を表す。
このフローティングディフュージョン領域２８とアンプ部２３との接続について、以下に詳細に説明する。
【００１８】
図３は図２に示すフローティングディフュージョン領域付近の平面図である。
図３において、図２に相当する部分に対しては同一の符号を付与している。Ｐ１−Ｐ２線の断面を図４に示すように、シリコン基板である半導体基板２４上の酸化シリコン膜４２ａ、窒化シリコン膜４２ｂ、酸化シリコン膜４２ｃからなるゲート絶縁膜４２が形成され、さらにゲート絶縁膜４２上に高濃度不純物層からなる配線層４４が形成されている。そして、フローティングディフュージョン領域２８に対しては、その一部にゲート絶縁膜４２と配線層４４を貫通するコンタクトホール４６を形成して、半導体基板２４を表出させている。このコンタクトホール４６内部には、フローティングディフュージョン領域２８より不純物濃度の低いシリコン系導電性膜４８が、コンタクト部である導通プラグとして形成され、さらにコンタクトホール４６以外のシリコン系導電性膜４８は配線層４４と同様にパターニングされている。
【００１９】
次に、上記構成の固体撮像素子１００の製造方法について図５を参照して説明する。なお、ここでは、フローティングディフュージョン領域２８とアンプ部２３との接続構造について詳述し、その他の部分は省略する。
図５はフローティングディフュージョン領域におけるコンタクト構造を形成する製造工程（ａ）〜（ｅ）を、図３におけるＰ１−Ｐ２線の断面図で示す説明図である。
【００２０】
まず、図５（ａ）に示すように、フローティングディフュージョン領域２８が選択的に形成された半導体基板２４の表面に、酸化シリコン膜４２ａ、窒化シリコン膜４２ｂ，および酸化シリコン膜４２ｃの３層構造膜（ＯＮＯ膜）で構成されるゲート絶縁膜４２を形成する。なお、ゲート絶縁膜４２は３層構造膜に限定されることはなく、部分的にＳｉＯｘ膜としたものなど、適宜変更することができる。フローティングディフュージョン領域２８の不純物濃度は、１．０×１０２０ｃｍ−３程度である。
【００２１】
次に、図５（ｂ）に示すように、ゲート絶縁膜４２上に、減圧ＣＶＤ法によって、不純物濃度１．０×１０２０ｃｍ−３程度の高濃度不純物がドーピングされたシリコン系導電性膜からなる配線層４４を形成した後、図５（ｃ）に示すように、フォトリソグラフィによりレジストパターンを形成してエッチングを行い、配線層４４とその下方のゲート絶縁膜４２をパターニングして半導体基板２４表面の一部にコンタクトホール４６を開口する。
【００２２】
そして、図５（ｄ）に示すように、減圧ＣＶＤ法によって、配線層４４の上から不純物濃度１．０×１０１８〜１．０×１０１９ｃｍ−３程度の低濃度不純物がドーピングされたシリコン系導電性膜４８を成膜してコンタクトホール４６を埋め込む。このシリコン系導電性膜４８は、半導体基板２４と配線層４４とのコンタクト部としての導通プラグとなる。次いで、図５（ｅ）に示すように、該シリコン系導電性膜４８と配線層４４とを、同時にパターニングして半導体装置（固体撮像素子１００）を製造する。
【００２３】
以上説明したように、本発明の半導体装置およびその製造方法によれば、固体撮像素子１００のフローティングディフュージョン領域２８と、アンプ部２３と接続される高濃度不純物層からなる配線層４４とが、フローティングディフュージョン領域２８の不純物濃度より低い不純物濃度のシリコン系導電性膜（導通プラグ）４８によって接続されているので、シリコン系導電性膜４８からフローティングディフュージョン領域２８への不純物拡散が防止され、電位ポテンシャル分布の変化による電荷蓄積特性の変動のない、安定した性能の固体撮像素子１００が得られる。
【００２４】
なお、不純物拡散を防止するには、導通プラグ４８の不純物濃度が、半導体基板２４の導通プラグ４８との接続領域における不純物濃度より低ければよく、特に限定されることはない。また、配線層４４の不純物濃度が高いので、配線層４４の電気抵抗が小さく、アンプ部２３の低消費電力化が可能となる。
【００２５】
なお、本発明に係る半導体装置は、前述した実施形態に限定されるものではなく、適宜、変形や改良等が可能である。例えば、上記実施形態においては、不純物が予めドープされたシリコン系導電性膜を成膜しているが、これに限らず、一旦導電性膜を成膜した後に不純物をイオン注入してもよい。また、半導体装置は固体撮像素子として説明したが、半導体基板と配線層とを接続するプラグ部を備える半導体装置全般に対して本発明を適用することができ、本実施形態と同様の効果が奏される。
【図面の簡単な説明】
【００２６】
【図１】本発明に係る固体撮像素子の全体のレイアウト構成を示す図である。
【図２】図１に示される固体撮像素子におけるフローティングディフュージョン領域付近の断面構造を示す図である。
【図３】本発明に係る固体撮像素子におけるフローティングディフュージョン領域付近の平面図である。
【図４】図３のＰ１−Ｐ２線の断面図である。
【図５】フローティングディフュージョン領域付近におけるコンタクト構造を形成する製造工程（ａ）〜（ｅ）を図３におけるＰ１−Ｐ２線の断面図で示す説明図である。
【符号の説明】
【００２７】
１４  光電変換部
１６  電荷読み出し部
２２  出力部
２３  アンプ部
２４  半導体基板
２８  フローティングディフュージョン領域
４２  絶縁層
４４  配線層（高濃度不純物層）
４８  シリコン系導電性膜
１００  固体撮像素子（半導体装置）
【図１】
2009124028.tif 000003
【図２】
2009124028.tif 000004
【図３】
2009124028.tif 000005
【図４】
2009124028.tif 000006
【図５】
2009124028.tif 000007