(57)【要約】【課題】接地電圧以下に低下する端子を保護する。【解決手段】第１トランジスタＭ１は、伝導チャンネルの第１端子１２、ゲート１４およびバックゲート１６が、保護対象となる端子Ｐ１に接続されたＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。第２トランジスタＭ２は、伝導チャンネルの第１端子２２、ゲート２４およびバックゲート２６が、固定電圧端子Ｐ２に接続され、伝導チャンネルの第２端子２８が、第１トランジスタＭ１の伝導チャンネルの第２端子１８に接続されたＮチャンネルＭＯＳＦＥＴである。第１トランジスタＭ１、第２トランジスタＭ２は、Ｐ型半導体基板に形成された共通のＮ型ウェル内に形成されたフローティングＭＯＳＦＥＴであり、互いに素子分離される。第１トランジスタＭ１、第２トランジスタＭ２の共通接続点Ｎ１は、素子分離用のＮ型ウェルと接続される。【選択図】図１
2009218296.tif 000002
【特許請求の範囲】
【請求項１】
伝導チャンネルの一端、ゲートおよびバックゲートが、保護対象となる端子に接続されたＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である第１トランジスタと、
伝導チャンネルの一端、ゲートおよびバックゲートが、固定電圧端子に接続され、伝導チャンネルの他端が、前記第１トランジスタの伝導チャンネルの他端に接続されたＮチャンネルＭＯＳＦＥＴである第２トランジスタと、
を備え、
前記第１、第２トランジスタは、Ｐ型半導体基板に形成された共通のＮ型ウェル内に形成されたフローティングＭＯＳＦＥＴであり、互いに素子分離され、
前記第１、第２トランジスタの共通接続点は、前記Ｎ型ウェルと接続されることを特徴とする保護回路。
【請求項２】
伝導チャンネルの一端、ゲートおよびバックゲートが、保護対象となる端子に接続されたＰチャンネルＭＯＳＦＥＴである第１トランジスタと、
伝導チャンネルの一端、ゲートおよびバックゲートが、固定電圧端子に接続され、伝導チャンネルの他端が、前記第１トランジスタの伝導チャンネルの他端に接続されたＰチャンネルＭＯＳＦＥＴである第２トランジスタと、
を備え、
前記第１、第２トランジスタは、Ｎ型半導体基板に形成された共通のＰ型ウェル内に形成されたフローティングＭＯＳＦＥＴであり、互いに素子分離され、
前記第１、第２トランジスタの共通接続点は、前記Ｐ型ウェルと接続されることを特徴とする保護回路。
【請求項３】
前記保護対象となる端子には、前記固定電圧端子の電位を中心としてスイングする信号が伝搬することを特徴とする請求項１または２に記載の保護回路。
【請求項４】
前記保護対象となる端子を伝搬する前記信号はオーディオ信号であることを特徴とする請求項３に記載の保護回路。
【請求項５】
前記保護対象となる端子には、電気音響変換素子が接続されることを特徴とする請求項４に記載の保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電破壊防止用の保護回路に関し、特にＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を利用した保護回路に関する。
【背景技術】
【０００２】
半導体集積回路は、信号の入出力のためのパッドを備える。このパッドに静電気やサージノイズが印加されると、半導体集積回路内部の回路素子の信頼性に影響を及ぼすおそれがある。そこでパッドには、ツェナーダイオード等を利用した保護回路が設けられる。
【０００３】
たとえば保護対象となるパッドに正電圧の信号が伝搬する場合、カソードがパッド側、アノードが接地端子側となる向きに保護ダイオードが配置される。
【特許文献１】特開平１１−２８４１３０号公報
【特許文献２】特開２０００−９８３３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、スピーカやヘッドホンなどに供給されるオーディオ信号は、接地電位を中心として、正負両方向にスイングする場合がある。オーディオ信号が伝搬する端子に上述の保護ダイオードを接続すると、オーディオ信号が負方向にスイングする際に、保護ダイオードが順方向にオンして信号がクランプされ、あるいはリーク電流が発生するという問題がある。つまり接地電圧以下に低下する端子には適用できず、適用可能な電圧範囲が限定されていた。
【０００５】
本発明は係る課題に鑑みてなされたものであり、その目的は、使用可能な電圧範囲を拡大した保護回路の提供にある。
【課題を解決するための手段】
【０００６】
本発明のある態様の保護回路は、伝導チャンネルの一端、ゲートおよびバックゲートが、保護対象となる端子に接続されたＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である第１トランジスタと、伝導チャンネルの一端、ゲートおよびバックゲートが、固定電圧端子に接続され、伝導チャンネルの他端が、第１トランジスタの伝導チャンネルの他端に接続されたＮチャンネルＭＯＳＦＥＴである第２トランジスタと、を備える。第１、第２トランジスタは、Ｐ型半導体基板に形成された共通のＮ型ウェル内に形成されたフローティングＭＯＳＦＥＴであり、互いに素子分離されている。第１、第２トランジスタの共通接続点は、Ｎ型ウェルと接続される。
【０００７】
この態様によると、第１トランジスタと第２トランジスタが、カソード端子が向き合って配置された２つのダイオードとして機能する。したがって端子に過電圧が印加されたときは、一方のダイオードが順方向に導通し、他方のダイオードが逆方向に導通して、内部回路を保護することができる。通常の動作時においては、保護対象の端子に固定電圧端子の電位より低い信号が入力されてもクランプされず、広い電圧範囲で使用できる。
【０００８】
本発明の別の態様もまた、保護回路である。この保護回路は、伝導チャンネルの一端、ゲートおよびバックゲートが、保護対象となる端子に接続されたＰチャンネルＭＯＳＦＥＴである第１トランジスタと、伝導チャンネルの一端、ゲートおよびバックゲートが、固定電圧端子に接続され、伝導チャンネルの他端が、第１トランジスタの伝導チャンネルの他端に接続されたＰチャンネルＭＯＳＦＥＴである第２トランジスタと、を備える。第１、第２トランジスタは、Ｎ型半導体基板に形成された共通のＰ型ウェル内に形成されたフローティングＭＯＳＦＥＴであり、互いに素子分離されている。第１、第２トランジスタの共通接続点は、Ｐ型ウェルと接続される。
【０００９】
保護対象となる端子には、固定電圧端子の電位を中心としてスイングする信号が伝搬してもよい。
【００１０】
保護対象となる端子を伝搬する信号はオーディオ信号であってもよい。保護対象となる端子には、電気音響変換素子が接続されてもよい。
【００１１】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１２】
本発明によれば、使用可能な電圧範囲を拡大した保護回路を提供できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１４】
本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００１５】
図１は、実施の形態に係る保護回路１０の構成を示す回路図である。保護回路１０は、保護対象となる内部回路４０と外部接続用の端子（パッドともいう）Ｐ１、Ｐ２の間に設けられる。端子Ｐ２は接地され、固定電圧端子として機能する。内部回路４０からの信号は、端子Ｐ１を介して外部へと出力される。もしくは、外部からの信号が、端子Ｐ１を介して内部回路４０に入力される。
【００１６】
保護回路１０は、端子Ｐ１に静電ノイズ、サージなどの予期せぬ過電圧が印加された場合に、内部回路４０を過電圧から保護するために設けられる。つまり、端子Ｐ１が保護対象となる端子である。
【００１７】
保護回路１０は、第１トランジスタＭ１、第２トランジスタＭ２を備える。第１トランジスタＭ１、第２トランジスタＭ２はＮチャンネルＭＯＳＦＥＴであり、端子Ｐ１と固定電圧端子Ｐ２の間に直列に接続される。
【００１８】
第１トランジスタＭ１は、伝導チャンネルの一端（第１端子という）１２、ゲート１４およびバックゲート１６が、保護対象となるパッドＰ１に接続される。第２トランジスタＭ２は、伝導チャンネルの一端（第１端子という）２２、ゲート２４およびバックゲート２６が、固定電圧端子Ｐ２に接続される。また第２トランジスタＭ２の伝導チャンネルの他端（第２端子）２８が、第１トランジスタＭ１の伝導チャンネルの他端（第２端子）に接続される。
【００１９】
図２は、図１の保護回路１０のデバイス構造を示す断面図である。
第１トランジスタＭ１、第２トランジスタＭ２は、Ｐ型半導体基板（単にＰ型基板という）３６にＭＯＳプロセスによって形成される。Ｐ型基板３６には、埋め込みレイヤ（Buried layer）としてＮ型ウェル３０が形成される。図１の第１トランジスタＭ１、第２トランジスタＭ２は、共通のＮ型ウェル３０内に、素子分離されて形成されたフローティングＭＯＳＦＥＴである。
【００２０】
共通のＮ型ウェル３０内には、第１トランジスタＭ１のＰ型ウェル３２と、第２トランジスタＭ２のＰ型ウェル３４が隣接して形成される。これらのＰ型ウェル３２、Ｐ型ウェル３４は、第１トランジスタＭ１、第２トランジスタＭ２の伝導チャンネルである。Ｐ型ウェル３２側には、第１トランジスタＭ１のドレインおよびソース、つまり図１の第１端子１２、第２端子１８としてＮ型領域が形成される。第１端子（ドレイン）１２と第２端子（ソース）１８の間には、ゲート酸化膜１４が形成される。
【００２１】
同様に、Ｐ型ウェル３４側には、第２トランジスタＭ２のドレインおよびソース、つまり図１の第１端子２２、第２端子２８としてＮ型領域が形成され、第１端子（ドレイン）２２と第２端子（ソース）２８の間には、ゲート酸化膜２４が形成される。
【００２２】
第１トランジスタＭ１の第２端子１８と、第２トランジスタＭ２の第２端子２８は、Ｎ型ウェル（埋め込み層）３０と接続される共通接続点Ｎ１となる。
【００２３】
以上が保護回路１０の構成である。
続いて保護回路１０の動作を説明する。第１トランジスタＭ１に着目すると、バックゲート１６と第２端子１８の間には、カソードが第２端子１８側、アノードがバックゲート１６側となる向きでボディダイオードが形成される。第２トランジスタＭ２に着目すると、バックゲート２６と第２端子２８の間には、カソードが第２端子２８側、アノードがバックゲート２６側となる向きでボディダイオードが形成される。つまり、端子Ｐ１と固定電圧端子Ｐ２の間には、カソードが対向して配置された２つのダイオードが設けられる。
【００２４】
いま、端子Ｐ１に正の過電圧が印加され、その電位Ｖ１がＶｆ＋Ｖｚを超えると、第１トランジスタＭ１が順方向に、第２トランジスタＭ２が逆方向に導通し、端子Ｐ１の電位Ｖ１がＶｆ＋Ｖｚにクランプされる。Ｖｆはダイオードの順方向電圧、Ｖｚは逆方向電圧である。
【００２５】
また、固定電圧端子Ｐ２に負の過電圧が印加された場合も、固定電圧端子Ｐ２と端子Ｐ１の電位差がＶｆ＋Ｖｚを超えると、第２トランジスタＭ２が順方向に、第１トランジスタＭ１が逆方向に導通し、端子Ｐ２の電位Ｖ２が、Ｖ１−（Ｖｆ＋Ｖｚ）にクランプされる。
【００２６】
逆の観点から見れば、端子Ｐ１に負電圧が印加されても、固定電圧端子Ｐ２との電位差がしきい値Ｖｆ＋Ｖｚを超えない限り、ダイオードが導通しない。したがって、端子Ｐ１から負電圧でスイングする信号を出力することができ、あるいは逆に端子Ｐ１に負電圧でスイングする信号を入力することができる。
【００２７】
実施の形態に係る保護回路１０は、負電圧が伝搬する端子を、静電保護することができるため、以下のようなアプリケーションに好適に利用できる。
【００２８】
図３は、図１の保護回路１０を備える半導体装置１００の構成を示す回路図である。半導体装置１００は、少なくともひとつの保護回路１０ａ〜１０ｃと、内部回路４０と、を備える。半導体装置１００の機能は限定されないが、たとえばオーディオ信号Ｓ１をスピーカやヘッドホンなどの電気音響変換素子（以下、スピーカと称す）１０２に出力する機能を有する。ここで、スピーカ１０２を駆動して音響信号を出力する場合、端子Ｐ１の電位は接地電位を中心としてスイングする。
【００２９】
半導体装置１００は、出力端子Ｐ１に加えて、固定電圧端子Ｐ２および複数の電源端子Ｐ３、Ｐ４を備える。内部回路４０は、電源端子Ｐ３、Ｐ３に供給される電源電圧Ｖｄｄ１、Ｖｄｄ２を受け、オーディオ信号Ｓ１を出力する。
【００３０】
端子Ｐ１には、接地電位を中心として正負にスイングするオーディオ信号Ｓ１が伝搬する。したがって、実施の形態に係る保護回路１０を用いることにより、オーディオ信号Ｓ１の伝搬に影響を与えることなく、端子Ｐ１に印加される過電圧から内部回路４０を好適に保護することができる。
【００３１】
たとえば、保護回路１０ａは、端子Ｐ１と固定電圧端子Ｐ２の間に設けられる。また、保護回路１０ｂは端子Ｐ１と電源端子Ｐ３の間に、保護回路１０ｃは端子Ｐ１と電源端子Ｐ４の間に設けられる。
【００３２】
内部回路４０を保護する上で最も重要なのは、あるいは最も有効に機能するのは、端子Ｐ１と固定電圧端子Ｐ２の間に設けられた保護回路１０ａである。したがって、回路面積を優先させる場合、保護回路１０ａのみを設けることが望ましい。
さらにサージノイズ等に対する耐性を高めるためには、端子Ｐ１と電源端子Ｐ３の間、端子Ｐ１と電源端子Ｐ４の間の少なくとも一方、好ましくは両方にも、保護回路１０ｂ、１０ｃを設けることが望ましい。
【００３３】
内部回路４０は、オーディオ信号Ｓ１を増幅するアンプを備えてもよいし、あるいは複数の入力オーディオ信号から一つを選択出力する単なる入力セレクタ（マルチプレクサ）であってもよい。
また内部回路４０は、オーディオ信号Ｓ１を複数の出力端子のいずれかから出力させる出力セレクタ（デマルチプレクサ）であってもよい。この場合、複数の出力端子それぞれに対して保護回路１０を設けることが好ましい。
【００３４】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、変形例を説明する。
【００３５】
実施の形態に係る保護回路１０は、Ｐ型半導体基板上に形成する場合を説明したが、Ｎ型半導体基板上に形成してもよい。この場合、第１トランジスタＭ１、第２トランジスタＭ２をともにＰチャンネルＭＯＳＦＥＴとして形成する。また、図２のデバイス構造のＰ型とＮ型を相互に置換して構成すればよい。つまり、変形例に係る保護回路は、
伝導チャンネルの一端、ゲートおよびバックゲートが、保護対象となる端子に接続されたＰチャンネルＭＯＳＦＥＴである第１トランジスタと、伝導チャンネルの一端、ゲートおよびバックゲートが、固定電圧端子に接続され、伝導チャンネルの他端が、第１トランジスタの伝導チャンネルの他端に接続されたＰチャンネルＭＯＳＦＥＴである第２トランジスタと、を備える。第１、第２トランジスタは、Ｎ型半導体基板に形成された共通のＰ型ウェル内に形成されたフローティングＭＯＳＦＥＴであり、互いに素子分離される。第１、第２トランジスタの共通接続点は、Ｐ型ウェルと接続される。
この変形例によっても、信号の伝搬を阻害することなく、内部回路を好適に保護できる。
【００３６】
以上、実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。
【図面の簡単な説明】
【００３７】
【図１】実施の形態に係る保護回路の構成を示す回路図である。
【図２】図１の保護回路のデバイス構造を示す断面図である。
【図３】図１の保護回路を備える半導体装置の構成を示す回路図である。
【符号の説明】
【００３８】
Ｐ１…端子、Ｐ２…固定電圧端子、Ｍ１…第１トランジスタ、Ｍ２…第２トランジスタ、１０…保護回路、１２…第１端子、１４…ゲート、１６…バックゲート、１８…第２端子、２２…第１端子、２４…ゲート、２６…バックゲート、２８…第２端子、３０…Ｎ型ウェル、３２…Ｐ型ウェル、３４…Ｐ型ウェル、３６…Ｐ型基板、４０…内部回路、１００…半導体装置。
【図１】
2009218296.tif 000003
【図２】
2009218296.tif 000004
【図３】
2009218296.tif 000005