(57)【要約】      （修正有）【課題】高濃度不純物を含有する下地シリコンウェーハからの不純物のオートドープを簡便に抑制し制御してエピタキシャルウェーハを製造する薄膜エピタキシャルウェーハの製造方法を提供する。【解決手段】ヒ素、リンまたはボロンがドーパント濃度にして１×１０１９／ｃｍ３以上に添加された下地シリコンウェーハの主表面上に、成膜温度を１０００〜１１００℃の範囲で、しかもＳｉＨ４ガスを含む成膜用ガスの反応容器内での圧力を１９９９．８３Ｐａ（１５Ｔｏｒｒ）〜２６６６．４４Ｐａ（２０Ｔｏｒｒ）の範囲にしてシリコンエピタキシャル層を減圧気相成長させる。この気相成長では、枚葉式気相成長装置を用い、反応容器内において下地シリコンウェーハが水平回転する状態にし、下地シリコンウェーハの上方から下地シリコンウェーハの主表面上に上記成膜用ガスを流下させると好適である。【選択図】図２
2009176784.tif 000002
【特許請求の範囲】
【請求項１】
１×１０１９／ｃｍ３以上の濃度のドーパントが添加された下地シリコンウェーハの主表面上にシリコンエピタキシャル層を形成する薄膜エピタキシャルウェーハの製造方法であって、
反応容器内に配置された前記下地シリコンウェーハの温度を１０００〜１１００℃の範囲で制御し、
ＳｉＨ４ガスを含む成膜用ガスが供給された前記反応容器内の圧力を１９９９．８３Ｐａ〜２６６６．４４Ｐａの範囲に設定して、
前記下地シリコンウェーハの主表面上に該下地シリコンウェーハと同導電型であり前記下地シリコンウェーハよりも低いドーパント濃度のシリコンエピタキシャル層を気相成長することを特徴とする薄膜エピタキシャルウェーハの製造方法。
【請求項２】
枚葉式気相成長装置を用い、前記反応容器内において前記下地シリコンウェーハが水平回転する状態にして、前記下地シリコンウェーハの上方から前記下地シリコンウェーハの主表面上に前記成膜用ガスを流下させて前記シリコンエピタキシャル層を気相成長することを特徴とする請求項１に記載の薄膜エピタキシャルウェーハの製造方法。
【請求項３】
前記下地シリコンウェーハの温度を１０４０〜１１００℃の範囲で制御することを特徴とする請求項１又は２に記載の薄膜エピタキシャルウェーハの製造方法。
【請求項４】
前記シリコンエピタキシャル層は、その厚さが５μｍ以下となり、ウェーハ面内における前記厚さのバラツキが±１．０％以内になるように気相成長することを特徴とする請求項１，２又は３に記載の薄膜エピタキシャルウェーハの製造方法。
【請求項５】
前記下地シリコンウェーハの抵抗率が０．００６Ω・ｃｍ以下であり、前記シリコンエピタキシャル層の抵抗率が０．５〜１Ω・ｃｍとなるように気相成長することを特徴とする請求項４に記載の薄膜エピタキシャルウェーハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜エピタキシャルウェーハの製造方法に係り、特に高濃度不純物を含有する下地シリコンウェーハからの不純物のオートドープを抑制し制御する薄膜エピタキシャルウェーハの製造方法に関する。
【背景技術】
【０００２】
下地シリコンウェーハをエピタキシャル層の基体としその主表面上にシリコンエピタキシャル層（以下、エピタキシャル層と略称することがある）を気相成長したシコンエピタキシャルウェーハ（以下、エピタキシャルウェーハと略称することがある）は、例えばＢｉｐｏｌａｒトランジスタ、ＢｉＣＭＯＳ素子、パワートランジスタ、ショトキーバリアー素子等が作製される半導体デバイスの製造に使用される。そして、これ等の半導体デバイスによってはエピタキシャル層の厚さが例えば５μｍ以下、ウェーハ面内における厚さのバラツキが±１．０％以内の薄膜エピタキシャル層が必要とされる。
【０００３】
しかし、薄膜エピタキシャル層の気相成長では、一般的にいわゆる結晶に起因するパーティクル（Ｃｒｙｓｔａｌ  Ｏｒｉｇｉｎａｔｅｄ  Ｐａｒｔｉｃｌｅ；ＣＯＰ）が生じ易い。このＣＯＰは結晶の格子空孔に起因しており、高性能化する半導体デバイスの製造歩留まりを低下させる要因となる。そこで、上記薄膜エピタキシャル層のＣＯＰ発生を抑制する技術が提示された（例えば、特許文献１参照）。
【０００４】
一方、例えば低耐圧パワートランジスタ、ショトキーバリアーを用いた半導体素子等の搭載された半導体デバイスでは、高濃度のヒ素（Ａｓ）、リン（Ｐ）あるいはボロン（Ｂ）をドープした領域が埋込み層として下地シリコンウェーハの主表面に局所的に設けられる。あるいは、下地シリコンウェーハ全体が高濃度の不純物（ドーパント）を含有し低抵抗率となっている。そして、これ等の高濃度のドーパントを有する下地シリコンウェーハ上に低濃度ドープで高抵抗率の薄膜エピタキシャル層が形成される。
【０００５】
しかし、上記高濃度ドープの下地シリコンウェーハ上に高抵抗率のシリコンエピタキシャル層を気相成長させる際に、下地シリコンウェーハの裏面や主表面からドーパントが外方拡散し、薄膜エピタキシャル層に再び取り込まれる、いわゆる不純物のオートドープが起き易い。このオートドープは、下地シリコンウェーハ主表面とエピタキシャル層界面の遷移領域における抵抗率プロファイル（以下、不純物プロファイルともいう）の急峻性を損ない、あるいはエピタキシャル層の抵抗率を所要の値よりも低く変動させる。そして、半導体デバイスの電気的特性を劣化させ、その製造歩留まりを低下させる大きな要因となる。
【０００６】
そこで、従来から、エピタキシャル層を気相成長させる際に、下地シリコンウェーハの裏面からのオートドープを抑制するために、下地シリコンウェーハの裏面に例えばシリコン酸化膜のような絶縁膜あるいは多結晶シリコン膜を被膜する手法がとられてきた。また、エピタキシャル層を気相成長させる際の下地シリコンウェーハの主表面からオートドープを抑制するために、気相成長の初期段階においてドーパントガスの供給を止めノンドープのキャップ層を比較的に低温で形成し、その後に所望のエピタキシャル層を気相成長させる手法がとられる（例えば、特許文献２参照）。
【０００７】
更には、下地シリコンウェーハの裏面に上記オートドープ防止用のシリコン酸化膜を被覆する方法と、上記気相成長の初期段階でキャップ層を形成する方法とを組み合わせる方法が提示されている（例えば、特許文献３参照）。この方法によるエピタキシャル層の気相成長では、周知の縦型（パンケーキ型）あるいはバレル型（シリンダー型）の気相成長装置が使用されている。そして、デバイス特性上重要となるエピタキシャル層の上記不純物プロファイルの急峻性が従来に増して向上し薄膜エピタキシャル層が形成されている。しかしながら、この方法では、上記酸化膜の成膜およびそれに伴う種々の洗浄、エッチング等の処理が必要になり、そしてシリコンエピタキシャルウェーハの製造工程が増加し製造コストの増大は避けられない。
【０００８】
また、オートドープを抑制する他の方法として、気相成長を行う反応容器内を減圧状態にする方法が提示されている（例えば、特許文献４参照）。この場合、下地シリコンウェーハの裏面および主表面から外方拡散したドーパントは、上記減圧環境により反応容器内の単位体積当たりの量が低減することから、エピタキシャル層に取り込まれ難くなる。特許文献４に示されたエピタキシャル層の気相成長では、反応容器内において下地シリコンウェーハが回転する枚葉式の気相成長装置が使用されている。そして、ヒ素およびボロン不純物のオートドープを簡便に抑制し、エピタキシャル層の急峻な不純物プロファイルが得られるとしている。
【特許文献１】特許第３７６３６３１号公報
【特許文献２】特開平８−２０３８３１号公報
【特許文献３】特開２００５−１５０３６４号公報
【特許文献４】特開平８−２６４４５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、近年、例えば低耐圧パワートランジスタ、ショトキーバリアーダイオード等を有する半導体デバイスでは、シリコンエピタキシャルウェーハにおいて、そのデバイス特性上重要となるエピタキシャル層の抵抗率プロファイルの急峻性、エピタキシャル層の膜厚の高均一化およびエピタキシャルウェーハの低コスト化が強く求められるようになってきた。ここで、上記低耐圧パワートランジスタおよびショトキーバリアーダイオードのような半導体素子では、例えばｎ導電型のエピタキシャル層は、その実効的な厚さが１〜４μｍ程度の薄膜になり、例えば口径８インチのエピタキシャルウェーハにおける面内バラツキが±０．００数μｍ程度となるように要求される。なお、その下地シリコンウェーハは、その抵抗率が０．００５Ω・ｃｍ程度になり、極めて高濃度のヒ素不純物ドープのｎ＋型シリコンウェーハとなる。
【００１０】
しかし、上述した特許文献を含むこれまでに開示されているシリコンエピタキシャルウェーハの製造方法では、上述したような薄膜エピタキシャル層の抵抗率プロファイルの急峻性、エピタキシャル層の膜厚の高均一性およびエピタキシャルウェーハの低コスト化を共に可能にする方法は見出せない。
【００１１】
本発明は、上述の事情に鑑みてなされたものであり、下地シリコンウェーハ裏面のオートドープ防止用被膜の形成あるいは下地シリコンウェーハ主表面のキャップ層の形成をすることなく、高濃度不純物を含有する下地シリコンウェーハからの不純物のオートドープを簡便に抑制し制御する薄膜エピタキシャルウェーハの製造方法を提供することを目的とする。更に、シリコンエピタキシャル層の膜厚の高均一化およびシリコンエピタキシャルウェーハの低コスト化を容易にすることを目的としている。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明にかかる薄膜エピタキシャルウェーハの製造方法は、１×１０１９／ｃｍ３以上の濃度のドーパントが添加された下地シリコンウェーハの主表面上にシリコンエピタキシャル層を形成する薄膜エピタキシャルウェーハの製造方法であって、反応容器内に配置された前記下地シリコンウェーハの温度を１０００〜１１００℃の範囲で制御し、ＳｉＨ４ガスを含む成膜用ガスが供給された前記反応容器内の圧力を１９９９．８３Ｐａ〜２６６６．４４Ｐａの範囲に設定して、前記下地シリコンウェーハの主表面上に該下地シリコンウェーハと同導電型であり前記下地シリコンウェーハよりも低いドーパント濃度のシリコンエピタキシャル層を気相成長する、構成になっている。
【００１３】
上記発明の好適な態様では、枚葉式気相成長装置を用い、前記反応容器内において前記下地シリコンウェーハが水平回転する状態にして、前記下地シリコンウェーハの上方から前記下地シリコンウェーハの主表面上に前記成膜用ガスを流下させて前記シリコンエピタキシャル層を気相成長する。
【発明の効果】
【００１４】
本発明の構成により、下地シリコンウェーハ裏面のオートドープ防止用被膜の形成あるいは下地シリコンウェーハ主表面のキャップ層の形成をすることなく、高濃度不純物を含有する下地シリコンウェーハからの不純物のオートドープを簡便に抑制し制御して薄膜エピタキシャル層を形成することができる。更に、エピタキシャル層の膜厚の高均一化およびシリコンエピタキシャルウェーハの低コスト化を容易にすることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態について図面を参照して説明する。図１は本発明の実施形態にかかる薄膜エピタキシャルウェーハの製造方法の説明に供するための減圧気相成長装置の模式的な断面図である。図２はエピタキシャル層の減圧気相成長における成膜温度と成膜圧力からなる成膜条件マップを示した表である。
【００１６】
本実施形態にかかる薄膜エピタキシャルウェーハの製造方法では、ヒ素、リンまたはボロンがドーパント濃度にして１×１０１９／ｃｍ３以上に添加された下地シリコンウェーハの主表面上に膜厚の薄いシリコンエピタキシャル層が減圧気相成長により成膜される。この気相成長では、例えば図１に示すような枚葉式の減圧気相成長装置が使用される。この減圧気相成長装置には、反応容器であるチャンバ１１内に下地シリコンウェーハＷが載置される回転体ユニット１２が配置され、この回転体ユニット１２の上方にガス整流板１３が開設されている。ここで、ガス整流板１３は多数のガス吐出口１４を有する。また、回転体ユニット１２は下地シリコンウェーハＷを所要の成膜温度に加熱するヒータ（図示せず）を内蔵する。
【００１７】
減圧気相成長では、成膜用ガス１５は、ガス供給口１６よりチャンバ１１内に供給され、ガス整流板１３のガス吐出口１４を通り整流され、回転体ユニット１２上に載置された下地シリコンウェーハＷに向けて流下する。ここで、成膜用ガス１５は、例えば水素（Ｈ２）キャリアガス、モノシラン（ＳｉＨ４）ソースガス、およびホスフィン（ＰＨ３）、アルシン（ＡｓＨ３）あるいはディボラン（Ｂ２Ｈ６）等のドーパントガスから成る。このとき、回転体ユニット１２は例えば回転方向Ｒとして示す高速回転する。
【００１８】
そして、流下する成膜用ガス１５は、下地シリコンウェーハＷの主面に当たり、その後、この主面に沿い水平方向に層流として整流されその中心部から周縁部に流れる。このとき、下地シリコンウェーハＷの主面では成膜用ガス１５中のソースガスおよびドーパントガスが熱反応し所要の抵抗率のエピタキシャル層が気相成長する。なお、熱分解した成膜用ガス１５は排気ガス１７としてガス排出口１８を通り排気ポンプ（図示せず）によりチャンバ１１外に排出される。
【００１９】
上記減圧気相成長においては、図２に示されるように特に下地シリコンウェーハＷの成膜温度を１０００〜１１００℃の範囲で制御し、チャンバ１１内での成膜用ガス１５の圧力を１９９９．８３Ｐａ（１５Ｔｏｒｒ）〜２６６６．４４Ｐａ（２０Ｔｏｒｒ）の範囲に設定することが重要である。図２では適切な成膜条件のところに○印を付し、不適切となる成膜条件のところに×印を付している。
【００２０】
ここで、成膜温度が１０００℃未満であると、その詳細は後述されるが下地シリコンウェーハＷからのオートドープのためにエピタキシャル層での抵抗率プロファイルの急峻性が低下し不適切になる。一方、成膜温度が１１００℃を超えてくると、減圧下におけるチャンバ１１内の各種部材の劣化速度が大きく、しかも上述したヒータでの放電が生じ易くなり実用的でない。また、成膜圧力が１９９９．８３Ｐａ（１５Ｔｏｒｒ）未満であると、上記ヒータでの放電が起こり易く不適切になる。そして、成膜圧力が２６６６．４４Ｐａ（２０Ｔｏｒｒ）を超えてくると、減圧気相成長においてチャンバ１１内の空間でのＳｉＨ４の熱分解に起因したシリコン析出が生じパーティクル発生となり実用的でない。
【００２１】
更に、上述したエピタキシャル層の減圧気相成長において、図２の○印で示した成膜温度および成膜圧力の範囲では、下地シリコンウェーハＷからのオートドープが簡便に抑制でき、上述したデバイス特性上所要の抵抗率プロファイルが自在に制御できることが判った。これについて図３および図４を参照して説明する。ここで、図３はエピタキシャルウェーハの深さ方向のＳＲ（Ｓｐｒｅａｄｉｎｇ  Ｒｅｓｉｓｔａｎｃｅ：広がり抵抗）値のプロファイルの一例を示し、オートドープの度合いを数値化する方法の説明に供する図である。図４はオートドープによるＳＲ値のプロファイルのダレ率と成膜条件の関係を示すグラフである。
【００２２】
図３は、その横軸にエピタキシャル層の表面からの深さをとり、その縦軸にエピタキシャル層および下地シリコンウェーハのＳＲ値を対数表示で示している。エピタキシャルウェーハではドーパント濃度は下地シリコンウェーハからエピタキシャル層へと大きく減少する。そして、図３に示すように、下地シリコンウェーハとエピタキシャル層の遷移領域には、ドーパント濃度が急激に減少しＳＲ値が急増する領域と、ドーパント濃度が徐々に減少しＳＲ値が緩やかに増加する領域とがある。前者は、下地シリコンウェーハの高濃度不純物がエピタキシャル層に固相拡散している領域であり、後者が上記オートドープにより形成される領域である。
【００２３】
そこで、図３中に記入しているように、下地シリコンウェーハのＳＲ値とエピタキシャル層の表面領域のＳＲ値の差異を長さＡ０とし、ＳＲ値のプロファイル曲線において、エピタキシャル層の表面領域のＳＲ値から長さＡ０／１０だけ低下したところを点Ｐ１とする。また、上記高濃度不純物の固相拡散によるＳＲ値のプロファイルの延長線がエピタキシャル層の表面領域のＳＲ値と交わるところを点Ｐ２とする。そして、点Ｐ１およびＰ２のエピタキシャル層の表面からの深さをそれぞれＬ１、Ｌ２とし、Ｌ１のＬ２に対する比Ｌ１／Ｌ２（％表示）をＳＲ値のダレ率と定義する。このＳＲ値のダレ率はオートドープの度合いを簡便に数値化するものであり、ダレ率が大きいほどＳＲ値のプロファイルが急峻になりオートドープが低減することを示す。
【００２４】
図４は、その縦軸にエピタキシャルウェーハのエピタキシャル層の上記ＳＲ値のダレ率を示し、横軸にエピタキシャル層の成膜温度をとっている。ここで、図中の○印は成膜圧力が１９９９．８３Ｐａ（１５Ｔｏｒｒ）の場合であり、◇印は成膜圧力が２６６６．４４Ｐａ（２０Ｔｏｒｒ）の場合である。上記エピタキシャル層の減圧気相成長では、ヒ素のドーパント濃度にして１×１０１９／ｃｍ３以上に添加した直径８インチの下地シリコンウェーハの主表面上に、５μｍ膜厚の同導電型で抵抗率が１Ω・ｃｍのシリコンエピタキシャル層を成膜した。
【００２５】
図４から成膜温度が１１００℃であれば上記ＳＲ値のダレ率は略１００％となりオートドープが殆ど生じなくなることが判る。このＳＲ値のダレ率は成膜温度が低下すると共に低下する。そして、成膜温度が１１００〜１０４０℃の範囲でではその低下が緩やかであり、１０４０〜１０００℃の範囲でその低下の度合いが増加し、１０００℃の成膜温度でＳＲ値のダレ率は６０％程度になる。また、成膜温度が１０００〜１１００℃の範囲であると、ＳＲ値のダレ率は成膜圧力が１９９９．８３Ｐａ（１５Ｔｏｒｒ）〜２６６６．４４Ｐａ（２０Ｔｏｒｒ）の範囲で略一定となる。
【００２６】
図４に示したＳＲ値のダレ率から、オートドープを低減させＳＲ値のプロファイルを急峻にするためには、成膜温度は１０４０〜１１００℃の範囲が好適になることが判る。特にＳＲ値のダレ率が９０％以上となる１０７０〜１１００℃では、エピタキシャルウェーハは、最も不純物プロファイルの急峻性を要するショトキーバリアーダイオードを有する半導体デバイスにも使用できる。また、成膜温度が１０００〜１０４０℃の範囲で減圧気相成長したエピタキシャル層であっても、ＳＲ値のダレ率が６０％以上になり、しかも、エピタキシャルウェーハ面内でのエピタキシャル層の膜厚と同様にダレ率のバラツキが小さくなることから、低耐圧パワートランジスタをはじめとする種々の半導体デバイスの製造に使用できる。
【００２７】
また、成膜温度が１０００〜１１００℃範囲では、エピタキシャル層はいわゆる供給律速により気相成長することから、成膜温度がこの範囲で変動しても上記成膜圧力を制御していればエピタキシャル層を所要の膜厚になるように成膜時間で容易に調節できる。
【００２８】
本実施形態では、下地シリコンウェーハ裏面のオートドープ防止用被膜の形成あるいは下地シリコンウェーハ主表面のキャップ層の形成をすることなく、高濃度不純物を含有する下地シリコンウェーハからの不純物のオートドープを簡便に抑制して薄膜エピタキシャル層を成膜することができる。また、エピタキシャル層において半導体デバイス特性上所要の抵抗率プロファイルとなるように自在に制御できる。そして、エピタキシャル層の膜厚の高均一化およびシリコンエピタキシャルウェーハの低コスト化が容易になる。なお、下地シリコンウェーハの裏面から外方拡散するドーパントは、上述したような枚葉式の減圧気相成長装置における下地シリコンウェーハの水平回転および成膜用ガスの流下により、このウェーハの外周側に強制的に流されることから、エピタキシャル層に取り込まれにくくなっている。
【実施例】
【００２９】
次に、実施例により本発明の効果について具体的に説明するが、本発明は下記の実施例に限定されるものではない。エピタキシャル層の減圧気相成長では、下地シリコンウェーハは直径８インチでヒ素ドープの抵抗率が０．００６Ω・ｃｍである。そして、図１で説明した減圧気相成長装置により、成膜用ガスとしてモノシランガス流量０．３ＳＬＭ、水素ガス流量５０ＳＬＭにホスフィンガスを添加したものを用い、成膜圧力を１９９９．８３Ｐａ（１５Ｔｏｒｒ）に設定し、膜厚が５μｍ、ウェーハ面内における厚さのバラツキが±１．０％以内のエピタキシャル層を減圧気相成長させた。
【００３０】
ここで、実施例１は成膜温度が１１００℃の気相成長であり、実施例２は成膜温度が１０７０℃である。そして、エピタキシャル層の抵抗率は１Ω・ｃｍになるようにした。また、実施例３は成膜温度が１０４０℃、実施例４は成膜温度が１０１０℃での気相成長であり、エピタキシャル層の抵抗率は０．５Ω・ｃｍになるようにした。なお、それぞれの実施例におけるエピタキシャル層の成長速度は１μｍ／ｍｉｎである。
【００３１】
（実施例１〜４）
これ等の実施例のエピタキシャルウェーハのＳＲ値のプロファイルを図５にまとめて示す。図５に示すように、実施例１および実施例２ではオートドープは殆どなく、薄膜エピタキシャル層での抵抗率プロファイルは高い急峻性を有している。実施例３および実施例４では、図４で説明したようにＳＲ値のダレ率が８０〜７０％に低下しオートドープが少し発生する。しかし、この実施例３，４で成膜したエピタキシャル層であっても、エピタキシャルウェーハ面内のエピタキシャル層膜厚および上記ダレ率の均一性が極めて高く、耐圧等のデバイス特性が均一な低耐圧パワートランジスタが作製できる。
【００３２】
このように、薄膜エピタキシャル層の抵抗率プロファイルの急峻性、およびその膜厚の高均一化が容易であり、低耐圧パワートランジスタ、ショトキーバリアーダイオード等を有する半導体デバイスに好適なシリコンエピタキシャルウェーハが低コストで製造できることが確認された。
【００３３】
以上、本発明の好適な実施形態について説明したが、上述した実施形態は本発明を限定するものでない。当業者にあっては、具体的な実施態様において本発明の技術思想および技術範囲から逸脱せずに種々の変形・変更を加えることが可能である。
【００３４】
上記実施例では下地シリコンウェーハおよびエピタキシャル層は、ｎ導電型の場合について示されているが、これ等がｐ導電型であっても同様に形成され同様の効果を奏する。
【００３５】
また、上記実施形態におけるシリコンエピタキシャル層の成膜に使用される気相成長装置は、上述した枚葉式の減圧気相成長装置に限定されるものでない。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態にかかる薄膜エピタキシャルウェーハの製造方法の説明に供するための減圧気相成長装置の模式的な断面図である。
【図２】本発明の実施形態のエピタキシャル層の減圧気相成長における成膜温度と成膜圧力からなる成膜条件マップを示した表である。
【図３】本発明の実施形態におけるエピタキシャルウェーハの深さ方向のＳＲ値のプロファイルの一例を示し、オートドープの度合いを数値化する方法の説明に供する図である。
【図４】本発明の実施形態におけるオートドープによるＳＲ値のプロファイルのダレ率と成膜条件の関係を示すグラフである。
【図５】本発明の実施例におけるエピタキシャルウェーハのＳＲ値のプロファイルを示す図である。
【符号の説明】
【００３７】
１１  チャンバ
１２  回転体ユニット
１３  ガス整流板
１４  ガス吐出口
１５  成膜用ガス
１６  ガス供給口
１７  排気ガス
１８  ガス排出口
Ｗ  下地シリコンウェーハ
Ｒ  回転方向
【図１】
2009176784.tif 000003
【図２】
2009176784.tif 000004
【図３】
2009176784.tif 000005
【図４】
2009176784.tif 000006
【図５】
2009176784.tif 000007