(57)【要約】      （修正有）【課題】簡単な回路で高電圧直流電流の遮断を実現する。【解決手段】開閉器ＳＷが遮断されて、一端に直流電源の一方の電位が印加される第１抵抗素子Ｒ１の他端の電位が第１制御端に印加され、同時に一端に該直流電源の一方の電位の印加が開始される第１容量素子Ｃ１の他端の電位が第１半導体素子Ｑ１の一端に印加され該第１半導体素子の他端には、一端に該直流電源の他方の電位が印加される負荷の他端の電位が印加されて該外部の負荷を通して該第１半導体素子の電流路に電流が流れ始めるとき開閉器の両端の電位差と該第１半導体素子の一端と他端間の電位差とが該他端と第１制御端間の電位差と略同一である直流電流開閉器の遮断支援回路によりアーク放電発生を阻止する。【選択図】図１
2009218054.tif 000002
【特許請求の範囲】
【請求項１】
第１制御端を有し電流路の一端及び他端を有する第１半導体素子と、
第１容量素子と、第１抵抗素子と、を備え、
外部の負荷の電流路を開閉する外部の開閉器が遮断されて、一端に直流電源の一方の電位が印加される前記第１抵抗素子の他端の電位が前記第１制御端に印加され、同時に一端に該直流電源の一方の電位の印加が開始される前記第１容量素子の他端の電位が該第１半導体素子の一端に印加され該第１半導体素子の他端には、一端に該直流電源の他方の電位が印加される外部の負荷の他端の電位が印加されて該外部の負荷を通して該第１半導体素子の電流路に電流が流れ始めるとき前記外部の開閉器の両端の電位差と該第１半導体素子の一端と他端間の電位差とが該他端と前記第１制御端間の電位差と略同一であることを特徴とする直流電流開閉器の遮断支援回路。
【請求項２】
第４整流素子と、第５整流素子と、
第３制御端を有し該第３制御端に前記第４整流素子を介して前記直流電源の一方の電位が印加され、一端に前記第５整流素子を介して前記直流電源の一方の電位が印加され他端に該直流電源の他方の電位が伝達された第３半導体素子と、
第４制御端を有し該第４制御端に前記第３半導体素子の他端の電位が伝達可能にされ、一端に前記直流電源の一方の電位が印加され他端に該直流電源の他方の電位が印加された第４半導体素子と、をさらに備え、
前記開閉器が遮断されたとき、前記第３制御端の電位と前記第３半導体素子の一端の電位に電位差が発生することにより該第３制御端が順バイアスされ該第３半導体素子が導通し前記第４制御端に電流が流れ前記第４半導体素子が導通することを特徴とする請求項１に記載の直流電流開閉器の遮断支援回路。
【請求項３】
第２制御端を有し電流路の一端及び他端を有する第２半導体素子と、
定電圧素子と、をさらに備え、
前記直流電源により充電され端子間電圧が上昇する前記第１容量素子の一端の電位が印加される前記定電圧素子の一端の電位が該定電圧素子の降伏電圧を超えたとき前記第２制御端に電流が流れ前記第２半導体素子の電流路は導通し前記第１制御端の電位を前記第１半導体素子の他端電位と略同一とし、該第１半導体素子は非導通となることを特徴とする請求項１又は２に記載の直流電流開閉器の遮断支援回路。
【請求項４】
前記直流電源の一方の電位が印加される電流路と前記第１容量素子の一端との電流路間に第１整流素子と第２抵抗素子の並列接続回路が挿入されることを特徴とする請求項１〜３のいずれかに記載の直流電流開閉器の遮断支援回路。
【請求項５】
前記第１半導体素子の他端と前記第１容量素子の他端との電流路間に第２整流素子が挿入されることを特徴とする請求項１〜４のいずれかに記載の直流電流開閉器の遮断支援回路。
【請求項６】
前記負荷の電流路にインダクターが直列接続されていることを特徴とする請求項１〜５のいずれかに記載の直流電流開閉器の遮断支援回路。
【請求項７】
第１制御端を有し電流路の一端及び他端を有する第１半導体素子と、
第１容量素子と、第１抵抗素子と、直流電源の一方の電位が印加される第１接点と該直流電源の他方の電位が印加される第２接点と該第１接点と該第２接点を選択して接続する第３接点を備える開閉器と、を備え、
外部の負荷の電流路を開閉する前記開閉器の前記第３接点が前記第１接点から遮断され前記第２接点に接続されたとき、一端に前記直流電源の一方の電位が印加される前記第１抵抗素子の他端の電位が前記第１制御端に印加され、同時に一端に該直流電源の一方の電位の印加が開始される前記第１容量素子の他端の電位が該第１半導体素子の一端に印加され該第１半導体素子の他端には、一端に該直流電源の他方の電位が印加される前記外部の負荷の他端の電位が印加されて該外部の負荷を通して該第１半導体素子の電流路に電流が流れ始めるとき前記開閉器の第１接点と第３接点間の電位差と該第１半導体素子の一端と他端間の電位差と該他端と前記第１制御端間の電位差が略同一であることを特徴とする直流電流遮断回路。
【請求項８】
第２制御端を有し電流路の一端及び他端を有する第２半導体素子と、
定電圧素子と、をさらに備え、
前記直流電源により充電され端子間電圧が上昇する前記第１容量素子の一端の電位が印加される前記定電圧素子の一端の電位が該定電圧素子の降伏電圧を超えたとき前記第２制御端に電流が流れ前記第２半導体素子の電流路は導通し前記第１制御端の電位を前記第１半導体素子の他端の電位と略同一とし、該第１半導体素子は非導通となることを特徴とする請求項７に記載の直流電流遮断回路。
【請求項９】
前記直流電源の一方の電位が印加される電流路と前記第１容量素子の一端との電流路間に第１整流素子と第２抵抗素子の並列接続回路が挿入されることを特徴とする請求項７又は８に記載の直流電流遮断回路。
【請求項１０】
前記第１半導体素子の他端と前記第１容量素子の他端との電流路間に第２整流素子が挿入されることを特徴とする請求項７〜９のいずれかに記載の直流電流遮断回路。
【請求項１１】
前記負荷の電流路にインダクターが直列接続されていることを特徴とする請求項７〜１０のいずれかに記載の直流電流遮断回路。
【請求項１２】
請求項１〜６のいずれかに記載の直流電流開閉器の遮断支援回路を使用し、
該直流電流開閉器の遮断支援回路の電源出力側に位置し、外部の直流電源と外部の負荷との着脱に供するコネクタと、
前記直流電流開閉器の遮断支援回路に存在する第１抵抗素子の一端と第１半導体素子の他端間に前記コネクタの着脱に連動して開閉する開閉器とを備え、
又は、請求項７〜１１に記載の直流電流遮断回路を使用し、
該直流電流遮断回路の電源出力側に位置し、外部の直流電源と外部の負荷との着脱に供するコネクタ備え、
前記直流電流遮断回路に存在する開閉器は、に前記コネクタの着脱に連動して開閉し、
前記コネクタの操作により前記直流電源と前記負荷を非接続とするとき前記開閉器の負荷電流路の接点が先に開くことを特徴とする直流電流遮断装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高圧直流電流を負荷に供給する電流路を遮断するための支援回路、遮断回路及びこれを含む遮断装置に関する。
【背景技術】
【０００２】
特許文献１では段落００１６〜００１９において、「そして、直流回路に事故電流が流れた場合、図示しない制御回路からの信号により、主遮断器１が開極を始め、主遮断器１の転流動作位置に達すると、図示しない制御回路からの信号により、転流スイッチ５が閉じられ、事故電流に転流回路６からの振動性の転流電流を重畳して主遮断器１で事故電流を遮断し、次いで副遮断器２で直流回路を開路するようになっている。この場合、転流コンデンサ３は、負荷側の端子が正極性に充電されているので、転流電流は、転流コンデンサ３→主遮断器１→転流スイッチ５→リアクトル４→転流コンデンサ３で形成される閉回路を流れる。そして、事故電流の向きと逆方向の転流電流により、零点が形成され、主遮断器１で遮断できるようになっている。
ここで、転流コンデンサ３の充電においては、主遮断器１の対地電位の極性を極性判別器１８で検出し、例えば主遮断器１の対地電位が正極性であれば、第１の充電スイッチ１２を閉路して、転流コンデンサ３の負荷側の端子が正極性に充電されるようになっている。逆に、主遮断器１の対地電位が負極性であれば、第２の充電スイッチ１５が閉路され、転流コンデンサ３の負荷側の端子が負極性に充電されるようになっている。
このような極性で所定の電圧Ｖｃに充電された転流コンデンサ３において、主遮断器１と副遮断器２とを閉極して、直流回路に運転電圧Ｖ０を印加したときの転流回路６の電位差を説明する。
【０００３】
転流回路６を構成する機器のうち、リアクトル４と接続されている転流コンデンサ３の一方の端子から、リアクトル４、およびリアクトル４と接続されている転流スイッチ５の一方の端子までの間のそれぞれの対地間には、主遮断器１の対地電位がＶ０となるため、運転電圧Ｖ０から充電電圧Ｖｃを減算した電圧Ｖｚ（＝Ｖ０−Ｖｃ）が加わることになる。即ち、例えば主遮断器１の対地電位の極性が正極性であれば、リアクトル４と接続されている転流コンデンサ３の一方の端子から、リアクトル４、およびリアクトル４と接続されている転流スイッチ５の一方の端子までの間は、負極性となるので、これらの機器の対地間に加わる電位差は減算されることになる。」という技術が開示されている。
【０００４】
【特許文献１】特開２００６−３２０７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１では、主遮断器１（真空バルブからなる）、副遮断器２（真空バルブからなる）、リアクトル４、転流コンデンサ３、転流コンデンサ３を充電する充電回路、制御回路、等が必要である。そして、スイッチ１（主遮断器１）、スイッチ２（副遮断器２）及びスイッチ５を備えて、直流電流を遮断するためには各スイッチを動作させるシーケンス制御が必要で複雑であり高価なものとる。
【０００６】
直流電流を安全かつ迅速に遮断することは、従来から困難な課題として認識されてきた。すなわち、高電圧であると、直流電流を遮断するときアーク放電が発生し、容易に電流が切れない。高圧直流を遮断するヒューズも交流用と比較し大きなものとなり価格も高価である。
以上の現状に鑑み本発明は、簡単な回路で制御部、シーケンス制御、等を使用せず高圧直流電流の遮断を実現する。
【課題を解決するための手段】
【０００７】
上記の目的を実現するべく本発明は以下の構成を提供する。
（１）請求項１に係る直流電流開閉器の遮断支援回路は、第１制御端を有し電流路の一端及び他端を有する第１半導体素子と、
第１容量素子と、第１抵抗素子と、を備え、
外部の負荷の電流路を開閉する外部の開閉器が遮断されて、一端に直流電源の一方の電位が印加される前記第１抵抗素子の他端の電位が前記第１制御端に印加され、同時に一端に該直流電源の一方の電位の印加が開始される前記第１容量素子の他端の電位が該第１半導体素子の一端に印加され該第１半導体素子の他端には、一端に該直流電源の他方の電位が印加される外部の負荷の他端の電位が印加されて該外部の負荷を通して該第１半導体素子の電流路に電流が流れ始めるとき前記外部の開閉器の両端の電位差と該第１半導体素子の一端と他端間の電位差とが該他端と前記第１制御端間の電位差と略同一であることを特徴とする。
（２）請求項２に係る直流電流開閉器の遮断支援回路は、請求項１において第４整流素子と、第５整流素子と、
第３制御端を有し該第３制御端に前記第４整流素子を介して前記直流電源の一方の電位が印加され、一端に前記第５整流素子を介して前記直流電源の一方の電位が印加され他端に該直流電源の他方の電位が伝達された第３半導体素子と、
第４制御端を有し該第４制御端に前記第３半導体素子の他端の電位が伝達可能にされ、一端に前記直流電源の一方の電位が印加され他端に該直流電源の他方の電位が印加された第４半導体素子と、をさらに備え、
前記開閉器が遮断されたとき、前記第３制御端の電位と前記第３半導体素子の一端の電位に電位差が発生することにより該第３制御端が順バイアスされ該第３半導体素子が導通し前記第４制御端に電流が流れ前記第４半導体素子が導通することを特徴とする。
（３）請求項３に係る直流電流開閉器の遮断支援回路は、請求項１又は２において第２制御端を有し電流路の一端及び他端を有する第２半導体素子と、
定電圧素子と、をさらに備え、
前記直流電源により充電され端子間電圧が上昇する前記第１容量素子の一端の電位が印加される前記定電圧素子の一端の電位が該定電圧素子の降伏電圧を超えたとき前記第２制御端に電流が流れ前記第２半導体素子の電流路は導通し前記第１制御端の電位を前記第１半導体素子の他端電位と略同一とし、該第１半導体素子は非導通となることを特徴とする。
（４）請求項４に係る直流電流開閉器の遮断支援回路は、請求項１〜３のいずれかにおいて前記直流電源の一方の電位が印加される電流路と前記第１容量素子の一端との電流路間に第１整流素子と第２抵抗素子の並列接続回路が挿入されることを特徴とする。
（５）請求項５に係る直流電流開閉器の遮断支援回路は、請求項１〜４のいずれかにおいて前記第１半導体素子の他端と前記第１容量素子の他端との電流路間に第２整流素子が挿入されることを特徴とする。
（６）請求項６に係る直流電流開閉器の遮断支援回路は、請求項１〜５のいずれかにおいて前記負荷の電流路にインダクターが直列接続されていることを特徴とする。
（７）請求項７に係る直流電流遮断回路は、第１制御端を有し電流路の一端及び他端を有する第１半導体素子と、
第１容量素子と、第１抵抗素子と、直流電源の一方の電位が印加される第１接点と該直流電源の他方の電位が印加される第２接点と該第１接点と該第２接点を選択して接続する第３接点を備える開閉器と、を備え、
外部の負荷の電流路を開閉する前記開閉器の前記第３接点が前記第１接点から遮断され前記第２接点に接続されたとき、一端に前記直流電源の一方の電位が印加される前記第１抵抗素子の他端の電位が前記第１制御端に印加され、同時に一端に該直流電源の一方の電位の印加が開始される前記第１容量素子の他端の電位が該第１半導体素子の一端に印加され該第１半導体素子の他端には、一端に該直流電源の他方の電位が印加される前記外部の負荷の他端の電位が印加されて該外部の負荷を通して該第１半導体素子の電流路に電流が流れ始めるとき前記開閉器の第１接点と第３接点間の電位差と該第１半導体素子の一端と他端間の電位差とが該他端と前記第１制御端間の電位差と略同一であることを特徴とする。
（８）請求項８に係る直流電流遮断回路は、請求項７において第２制御端を有し電流路の一端及び他端を有する第２半導体素子と、
定電圧素子と、をさらに備え、
前記直流電源により充電され端子間電圧が上昇する前記第１容量素子の一端の電位が印加される前記定電圧素子の一端の電位が該定電圧素子の降伏電圧を超えたとき前記第２制御端に電流が流れ前記第２半導体素子の電流路は導通し前記第１制御端の電位を前記第１半導体素子の他端の電位と略同一とし、該第１半導体素子は非導通となることを特徴とする。
（９）請求項９に係る直流電流遮断回路は、請求項７又は８において前記直流電源の一方の電位が印加される電流路と前記第１容量素子の一端との電流路間に第１整流素子と第２抵抗素子の並列接続回路が挿入されることを特徴とする。
（１０）請求項１０に係る直流電流遮断回路は、請求項７〜９のいずれかにおいて前記第１半導体素子の他端と前記第１容量素子の他端との電流路間に第２整流素子が挿入されることを特徴とする。
（１１）請求項１１に係る直流電流遮断回路は、請求項７〜１０のいずれかにおいて前記負荷の電流路にインダクターが直列接続されていることを特徴とする。
（１２）請求項１２に係る直流電流遮断回路は、請求項１〜６のいずれかに記載の直流電流開閉器の遮断支援回路を使用し、
該直流電流開閉器の遮断支援回路の電源出力側に位置し、外部の直流電源と外部の負荷との着脱に供するコネクタと、
前記直流電流開閉器の遮断支援回路に存在する第１抵抗素子の一端と第１半導体素子の他端間に前記コネクタの着脱に連動して開閉する開閉器とを備え、
又は、請求項７〜１１に記載の直流電流遮断回路を使用し、
該直流電流遮断回路の電源出力側に位置し、外部の直流電源と外部の負荷との着脱に供するコネクタ備え、
前記直流電流遮断回路に存在する開閉器は、に前記コネクタの着脱に連動して開閉し、
前記コネクタの操作により前記直流電源と前記負荷を非接続とするとき前記開閉器の負荷電流路の接点が先に開くことを特徴とする。
【発明の効果】
【０００８】
本発明の第１の観点の直流電流開閉器の遮断支援回路は、高電圧の直流が供給される負荷の電流路を開閉する開閉器が遮断（開放）されたとき、第１半導体素子の一端と他端間の電位差が、該他端と制御端間の電位差と略同一であり、第１半導体素子の一端と他端間の電位差が開閉器を開く瞬間の開閉器の両端電圧である。第１半導体素子の該他端と制御端間の電圧は数ボルト程度であり極めて低圧であるため開閉器を開くときアーク放電が発生しない。
本発明の第２の観点の直流電流開閉器の遮断支援回路は、負荷の電流路にインダクターが直列接続されているため、負荷電流路が短絡しても直流電源側に並列接続されている別の負荷電流路の電位の低下が緩慢であるため、負荷に与える影響を緩和できる。
本発明の直流電流遮断回路は、上記第１及び第２の観点の直流電流開閉器の遮断支援回路を備えるので上記の効果が得られる。
本発明の直流電流遮断装置は、上記直流電流開閉器の遮断支援回路又は直流電流遮断回路を備え、直流電源と負荷を接続するコネクタと連動する開閉器の接点をさらに備え、コネクタ操作により直流電源と負荷を非接続とするときコネクタと連動して開閉器の接点が先に開くため上記直流電流開閉器の遮断支援回路又は直流電流遮断回路が働きアーク放電発生しない。
したがって、コネクタを不用意に抜くなどしてアーク放電を発生させるようなことがない。
【発明を実施するための最良の形態】
【０００９】
（１）第１の実施の形態
（１−１）回路及び装置構成
図１は、本発明による第１の実施の形態を示す回路及び装置構成図である。
図１において破線で囲まれたＤＣＳは、本発明の直流電流開閉器の遮断支援回路（以下、「直流電流開閉器の遮断支援回路」を「支援回路」と省略する。他の実施の形態でも同様。）、
また、破線で囲まれたＤＣＣ−１は直流電流遮断回路（以下、「直流電流遮断回路」を「遮断回路」と省略する。他の実施の形態でも同様。）、
次に、破線で囲まれたＤＣＡＰ−１は直流電流遮断装置（以下、「直流電流遮断装置」を「遮断装置」と省略する。他の実施の形態でも同様。）である。
支援回路ＤＣＳは、破線で囲まれたコネクタＣＮ、開閉器ＳＷ及びヒューズＦを含まない回路のみである。これは、他の実施の形態でも同様である。
遮断回路ＤＣＣ−１は、コネクタＣＮを含まないが開閉器ＳＷ及びヒューズＦを含む（ただし、ヒューズＦは特許請求の範囲外である。）。これは、他の実施の形態でも同様である。
遮断装置ＤＣＡＰ−１はコネクタＣＮ、開閉器ＳＷ及びヒューズＦを含む（ただし、ヒューズＦは特許請求の範囲外である。）装置の構成である。これは、他の実施の形態でも同様である。
コネクタＣＮ及び開閉器ＳＷは、図５に示されるように遮断回路ＤＣＣ−１側のコネクタＮ１から負荷Ｌ側のコネクタＮ２を引き離すとき、たとえばコネクタＮ２を回転させてアンロック状態としてからコネクタＮ２を引き抜くなどすると、開閉器ＳＷの接点はコネクタＮ２を回転させるとき開放（遮断）され負荷Ｌの電流路を遮断するが、このときはまだコネクタＮ１とＮ２は電気的接続状態にある。また、コネクタを接続するときは、コネクタＮ１とコネクタＮ２が確実に接続されて、電気的接続が完了した後、開閉器の接点が接続されるようにする。
このようなコネクタＣＮと開閉器ＳＷ（第３の実施の形態ではＳＷ２）の構成は、他の実施の形態でも同様である。
【００１０】
次に、支援回路ＤＣＳの接続関係について説明をする。抵抗素子Ｒ１，Ｒ２の一端、第１整流素子（ダイオードＤ１）のアノード、第２容量素子（コンデンサＣ２）の一端及び定電圧素子（ツェナーダイオードＺｅ。以後、ツェナーＺｅと省略）のカソードが接続されている電流路を電流路Ｌｉｎｅ１とする。
【００１１】
また、第１半導体素子（この例ではＮチャネル電界効果トランジスタを使用。以後、ＦＥＴＱ１と省略する。）のソースＳ、第２半導体素子（この例では、ＮＰＮバイポーラトランジスタを使用。以後、トランジスタＱ２省略する。）のエミッタＥ、第２整流素子（ダイオードＤ２）のアノード、第３整流素子（ダイオードＤ３）のカソード、第２定電圧素子（ツェナーダイオードＺｅ２。以後、ツェナーＺｅ２と省略する。）のアノード及び第５抵抗素子Ｒ５の一端が接続されている電流路を電流路Ｌｉｎｅ２とする。
【００１２】
ここで、各素子が接続される電流路Ｌｉｎｅ１、Ｌｉｎｅ２は、線ではなく、上記各素子が１点で接続されてもよく、ただ回路図の便宜上、線で表している。
【００１３】
ＦＥＴＱ１のゲートＧには、トランジスタＱ２のコレクタＣ、抵抗素子Ｒ１の他端、コンデンサＣ２の他端及びツェナーＺｅ２のカソードが接続されている。
ＦＥＴＱ１のドレインＤには、第１容量素子（電解コンデンサＣ１）の負極、ダイオードＤ２のカソード及び抵抗素子Ｒ３の一端（コンデンサＣ１の負極端に接続されている一端）が接続されている。
トランジスタＱ２のベースＢには、ツェナーＺｅのアノードに一端が接続された抵抗素子Ｒ４の他端及び抵抗素子Ｒ５の他端が接続されている。
ダイオードＤ１のカソードと電解コンデンサＣ１の正極が接続されている。
なお、ダイオードＤ１と電解コンデンサＣ１にはそれぞれ抵抗素子２、Ｒ３が並列接続されている。以上が、支援回路ＤＣＳの接続関係を表す。
【００１４】
また、支援回路ＤＣＳから見れば、外部の要素である直流電源、直流電源の電流路、コネクタＣＮ、負荷Ｌ、開閉器ＳＷ及びヒューズＦとの接続関係について説明する。
図１において、直流電源の正極とヒューズＦの一端を接続する電流路の任意の位置に点Ｔ１が存在し、ヒューズＦの他端と開閉器ＳＷの一端が接続され、開閉器ＳＷの他端とコネクタＣＮの接点Ｓ１が接続される電流路の任意の位置に点Ｔ２が存在し、直流電源の負極とコネクタＣＮの接点Ｓ３を接続する電流路の任意の位置に点Ｔ３が存在し、コネクタＣＮの接点Ｓ２、Ｓ４間に負荷Ｌが接続される。
支援回路ＤＣＳは、支援回路ＤＣＳの電流路Ｌｉｎｅ１が点Ｔ１に、電流路Ｌｉｎｅ２が点Ｔ２に、支援回路ＤＣＳのダイオードＤ３のアノードが点Ｔ３に接続される
【００１５】
遮断回路ＤＣＣ−１は、支援回路ＤＣＳの電流路Ｌｉｎｅ１と電流路Ｌｉｎｅ２との間に開閉器ＳＷを備えればよい。すなわち、支援回路ＤＣＳは、この開閉器ＳＷの接点が開くときアーク放電を阻止する。
遮断装置はさらに、コネクタＣＮの操作に開閉器ＳＷの接点の開閉を連動させるコネクタＣＮを備え、負荷Ｌを直流電源から安全、容易にかつ人為的ミスを発生させずに切り離す装置を構成する。
【００１６】
第１半導体素子はＰチャネルＦＥＴでもよく、ＮＰＮ又はＰＮＰバイポーラトランジスタでもよい。第２半導体素子はＮ又はＰチャネルＦＥＴでもよく、ＰＮＰバイポーラトランジスタでもよい。Ｐチャネル及びＰＮＰを使用した場合、電位の極性は逆となり、整流素子、定電圧素子、電解コンデンサＣ１の極性も逆となる。ただし、電解コンデンサＣ１は電解コンデンサでなく、他のものでもよい。
これらの考え方は、他の実施の形態でも同様であり、素子番号、図における素子符号が異なっても同様である。
【００１７】
（１−２）回路及び装置動作
図１及び図６を参照して図１の支援回路ＤＣＳの回路動作を説明する。
（１−２−１）開閉器ＳＷが閉じられているとき
負荷Ｌに電流が供給され、支援回路は非動作状態である。すなわち、開閉器ＳＷの接点が閉じられているため支援回路ＤＣＳには電源が供給されず、ＦＥＴＱ１、トランジスタＱ２は非導通であり、電解コンデンサＣ１（以後、コンデンサＣ１と省略する。）の電荷は放電されている。図６の（Ａ）を参照して説明すると、期間Ｔ11がこの状態を示す。すなわち、コンデンサＣ１の両端電圧Ｖｃ１は０Ｖである。また、ＦＥＴＱ１のドレイン電位を基準としたソース電位Ｖｓｄは０Ｖである。電位測定回路は、測定器の構成上ＦＥＴＱ１のドレインを基準としている。
図１の点Ｔ１、Ｔ２間が開閉器で短絡されているため支援回路の全ては動作していない。
【００１８】
（１−２−２）開閉器ＳＷが開放されたとき
開閉器ＳＷが開放（遮断）されると、電流路Ｌｉｎｅ１、Ｌｉｎｅ２間の短絡が解除され、直流電源の正電位が点Ｔ１から印加されたダイオードＤ１、コンデンサＣ１を通してＦＥＴＱ１のドレインＤ、ソースＳ間に電圧が印加される。なお、直流電源の負電位は、負荷を通して点Ｔ２から印加される。このとき同時にＦＥＴＱ１のゲートにも抵抗素子Ｒ１を通して直流電源の正電位が印加されるため、ＦＥＴＱ１は導通状態となる。なお、コンデンサＣ２はＦＥＴＱ１のゲート容量を充電するためのスピードアップ用であり、ＦＥＴＱ１をより速く導通状態とする。
ＦＥＴＱ１が導通した瞬間すなわち開閉器ＳＷが開放された瞬間は、ソース電位を基準としたゲート電位及びドレイン電位は略同一である。理由は、ＦＥＴＱ１のソース電位を０電位として基準とし、ドレイン電位をＶｄ、ゲート電位をＶｇ、コンデンサＣ１の両端電圧をＶｃ１、点Ｔ１の電位をＶｔ１、点Ｔ２の電位をＶｔ２、点Ｔ１、点Ｔ２間の電位差をＶｔ１２とすると、以下の式が成り立つ。
Ｖｔ１２＝Ｖｔ１−Ｖｔ２。ただし、Ｖｔ２＝０Ｖ（∵ＦＥＴＱ１のソース電位を０電位として基準としているから。）。
Ｖｔ１２＝Ｖｄ＋Ｖｃ１＋Ｖｄ１・・・（１）。Ｖｇ＝Ｖｔ１２・・・（２）。ただしＶｄ１はダイオードＤ１の順方向電圧降下であり以後無視する。
Ｖｇ＝Ｖｔ１２となる理由は、ＦＥＴＱ１のゲート容量をコンデンサＣ２がスピードアップ充電し、以後ゲート電流が流れないため、電位Ｖｔ１を抵抗素子Ｒ１を介してＦＥＴＱ１のゲートＧに印加してもＶｔ１の電圧降下は発生しないためである。
したがって、式（１）、（２）から、Ｖｇ＝Ｖｄ＋Ｖｃ１が成り立つ。ここで、開閉器ＳＷが開かれた瞬間は、コンデンサＣ１に電圧が印加された瞬間であるから、コンデンサＣ１に電流が流れても両端電圧Ｖｃ１は、Ｖｃ１＝０Ｖである。
よって、Ｖｇ＝Ｖｄとなる。
開閉器ＳＷの両端電位差は、ＦＥＴＱ１のドレイン、ソース間電圧であり、又、ゲート、ソース間電圧でもある。
このようにして、開閉器ＳＷを開くときの瞬間の両端電圧は、たかだかＦＥＴＱ１のゲート電圧程度であり、非常に低圧であり、高圧直流電流を遮断してもアーク放電は発生しない。なお、ダイオードＤ１の極性はコンデンサＣ１の電圧極性からみれば逆方向であるが、ダイオードＤ１に電流が流れる限り、コンデンサＣ１の正極の電位を点Ｔ１（＝電流路Ｌｉｎｅ１）に伝達する。
【００１９】
上記開閉器ＳＷが開かれた瞬間と以後の動作の様子を図１及び図６の（Ａ）を参照して説明する。時刻ｔ１に開閉器ＳＷが開放されると、コンデンサＣ１の充電が開始され端子間電圧Ｖｃ１が上昇する。同様に時刻ｔ１にＦＥＴＱ１のソース電位Ｖｓｄ（ドレインを基準とした。）が瞬間的に降下し、この電位の絶対値がゲート電圧（ソースからみれば正電位）である。このときはまだ負荷Ｌの電流ＩＬｏは、ダイオードＤ１、コンデンサＣ１とＦＥＴＱ１を通して流れる。
以後、コンデンサＣ１が充電されＣ１の端子間電圧Ｖｃ１は上昇し（図６（Ａ）の期間Ｔ13）図１の点Ｔ１の電位（点Ｔ２電位（＝ＦＥＴＱ１のソース電位）を基準とした。）も上昇し、したがって、ＦＥＴＱ１のゲート電位ＶｇはＶｃ１に比例して上昇する（Ｖｇは図６に示していない。ドレイン電位を基準としたため、ゲート、ソース間電圧は測定できない。）。
Ｖｇの上昇に伴いＦＥＴＱ１のＯＮ抵抗（導通抵抗値）が減少し、ＦＥＴＱ１のドレイン電位を基準としたソース電位Ｖｓｄの電位は上昇（ドレイン、ソース間電圧は減少し、ソース電位がドレイン電位に近づく。）する（図６（Ａ）の期間Ｔ12）。
なお、図６（Ａ）において、Ｔ13−Ｔ12＝Ｔ32の期間は、ＦＥＴ：Ｑ１のゲート電位はなお上昇するが、ＦＥＴＱ１の導通抵抗が飽和して完全ＯＮ（最小ドレイン、ソース間抵抗値）期間である。
コンデンサＣ１の充電が進むにつれ、点Ｔ２を基準とした点Ｔ１の電位は、直流電源の正極電位まで上昇するが、この過程において点Ｔ１の電位が定電圧素子Ｚｅの降伏電圧を超えると定電圧素子Ｚｅにはカソードからアノードに向けて電流が流れ、トランジスタＱ２のベース電流が流れ、トランジスタＱ２のコレクタ，エミッタ間を導通状態とする。
トランジスタＱ２が導通すると、Ｑ２のコレクタ、エミッタ間がほぼ短絡状態となり、ＦＥＴＱ１のゲート電位（ソース電位を基準とした）を略０Ｖとする。これでＦＥＴＱ１は非導通状態となる。この結果、負荷Ｌの電流が遮断される（図６（Ａ）の時刻ｔ３）。開閉器ＳＷを開放しても負荷Ｌには、ごく短時間（図６の（Ａ）の例ではｔ３−ｔ１＝Ｔ13＝６ｍｓ）電流が流れる。
負荷Ｌの電流が遮断された状態で、コンデンサＣ１の電荷は、抵抗素子Ｒ３により放電され、コンデンサＣ２の電荷も抵抗素子Ｒ１により放電される。そして、支援回路ＤＣＳの動作は停止する。ただし、バイポーラトランジスタＱ２のベース電流、コレクタ電流は微量流れている。
期間Ｔ14が開閉器ＳＷが開放さている期間であり、期間Ｔ16が負荷Ｌの電流が絶たれている期間である。
【００２０】
（１−２−３）開閉器ＳＷが閉じられたとき
図１、図６（Ｂ）を参照し説明する。開閉器ＳＷが閉じられる（導通）と、負荷Ｌに電流が流れる。コンデンサＣ１に電荷が残留している状態であると、コンデンサＣ１の電荷は、ダイオードＤ２、抵抗素子Ｒ２、開閉器ＳＷを通して直ちに放電され、次の開閉器ＳＷの開放に備える。図６（Ｂ）において時刻ｔ４に開閉器ＳＷが閉じられている。Ｖｃ１においてコンデンサＣ１の放電期間が示されている。期間Ｔ16が開閉器ＳＷの開放後、負荷Ｌの電流が絶たれている期間、Ｔ11が開閉器ＳＷ閉じられている期間である。
【００２１】
その他の素子の動作説明。
定電圧素子Ｚｅ２は、ＦＥＴＱ１のゲート電圧保護用であり、ダイオードＤ３は、負荷Ｌが誘導性素子を含む場合、開閉器ＳＷを開放したとき発生する自己誘導による高圧を吸収するものである。抵抗素子Ｒ４はトランジスタＱ２のベース電流制限用、抵抗素子Ｒ５は、トランジスタＱ２のベース接地（ベース、エミッタ間）抵抗である。
【００２２】
前述したように、図１におけるＤＣＡＰ−１は、開閉器ＳＷ、コネクタＣＮを含み、遮断装置を構成する。コネクタには、接点Ｓ１〜Ｓ４が備えられ、直流電源の正極電位が接点Ｓ１及びＳ２を介し、直流電源の負極電位が接点Ｓ３−Ｓ４を介して負荷Ｌに電流を供給する。
図５に示される構成なしで、単にコネクタＮ１とＮ２を備えコネクタＮ１とＮ２を離隔し負荷Ｌを取り替えるときなど、従来技術ではコネクタＮ１とＮ２間にアーク放電が発生し危険である。
しかしながら、図５の構成によりコネクタＣＮと開閉器ＳＷの連携で、アーク放電を発生させないことができる。コネクタＮ１とＮ２を離隔する場合、離隔動作を開始したとき、各接点Ｓ１〜Ｓ４が導通状態にあって負荷Ｌに電流を供給している状態で、開閉器ＳＷの接点が先に開くようにすると、上記支援回路ＤＣＳで説明したとおり、アーク放電が発生しないで負荷Ｌの電流を遮断する。その後、コネクタＮ１とＮ２が離隔する構造とすることで、アーク放電を阻止し負荷Ｌを直流電源から非接続とすることができる。
【００２３】
（２）第２の実施の形態
（２−１）回路及び装置構成
図２は、本発明による第２の実施の形態を示す回路及び装置構成図である。
図２において破線で囲まれたＤＣＣ−２は本発明の第２の実施の形態である直流電流遮断回路であり、同様にＤＣＡＰ−２は本発明の第２の実施の形態である直流電流遮断装置の構成である。
また、図２における支援回路ＤＣＳは第１の実施の形態である図１に示す支援回路ＤＣＳと同一のものであり、同一符号を付し説明を省略する。また、ヒューズＦ、開閉器ＳＷ、コネクタＣＮの構成も第１の実施の形態である図１と同様であり、同一符号を付し説明を省略する。
図２における本発明の第２の実施の形態である支援回路は、破線で囲まれた電圧遮断回路ＣＵＴを図１における支援回路ＤＣＳに付加したもので構成される。
【００２４】
次に、図２における本発明の電圧遮断回路ＣＵＴの回路構成を説明する。
第１の実施の形態である図１においては、開閉器ＳＷ遮断時にコネクタＣＮの接点Ｓ１、Ｓ３間に電圧が発生する（Ｓ１、Ｓ３間を短絡しても１桁のｍＡオーダーの電流しか流れないが。）が本発明の電圧遮断回路ＣＵＴは、この電圧を微少電圧か、ほぼ０Ｖに降下させるものである。
第３半導体素子（ＰＮＰバイポーラトランジスタＱ３。以後、トランジスタＱ３と省略する。）のベースＢは抵抗素子Ｒ７及びＲ８の一端及び第４整流素子（ダイオードＤ４）のカソードに接続される。抵抗素子Ｒ７の他端及び第５整流素子（ダイオードＤ５）のアノードは点Ｔ１に接続され、ダイオードＤ４のアノードは点Ｔ２に、抵抗素子Ｒ８の他端は点Ｔ３に接続される。トランジスタＱ３のエミッタＥにはダイオードＤ５のカソードが接続され、コレクタＣは抵抗素子Ｒ１０の一端に接続される。
【００２５】
第４半導体素子（ＮＰＮバイポーラトランジスタＱ４。以後、トランジスタＱ４と省略する。）のベースＢは抵抗素子Ｒ１０の他端及び抵抗素子Ｒ１１の一端に接続され、Ｒ１１の他端は点Ｔ３に接続される。トランジスタＱ４のエミッタＥは点Ｔ３に接続され、コレクタＣは抵抗素子Ｒ９の一端に接続され、抵抗素子Ｒ９の他端は点Ｔ２に接続される。
【００２６】
その他の接続状態は図１におけるものと同様であるので重複する説明を省略する。
【００２７】
（２−２）回路及び装置動作
図２を参照して本発明の電圧遮断回路ＣＵＴの動作を説明する。
（２−２−１）開閉器ＳＷが閉じられている場合
トランジスタＱ３のコレクタＣには直流電源の負電位が伝達され、Ｑ３のベースＢには点Ｔ２の電位からダイオードＤ４の順方向電圧降下を差し引いた電位が印加され、Ｑ３のエミッタＥには点Ｔ１の電位からダイオードＤ５の順方向電圧降下を差し引いた電位が印加されることになるが、点Ｔ１と点Ｔ２は同電位であるからトランジスタＱ３のベースＢ、エミッタＥ間は同電位でありベースＢが順バイアスされないのでトランジスタＱ３は非導通である。
【００２８】
トランジスタＱ３が非導通であるため、Ｑ３のコレクタ電流が流れずトランジスタＱ４のベース電流が流れないためＱ４のコレクタＣ、エミッタＥ間が非導通であり点Ｔ２、点Ｔ３間をトランジスタＱ４が導通させない。当然、開閉器ＳＷが閉じられているときは、負荷電流を供給しているので、点Ｔ２、点Ｔ３間を導通する意味はない。したがって当然、この電圧遮断回路ＣＵＴは動作しない。すなわち、この回路が存在しないものと同様である。
なお、支援回路ＤＣＳの動作は第１の実施の形態で説明したとおりであるので重複する説明は省略する。
【００２９】
（２−２−２）開閉器ＳＷが開放された場合
開閉器ＳＷが開放（遮断）されると、支援回路ＤＣＳが第１の実施の形態の説明のとおり動作を開始するが、電圧遮断回路ＣＵＴも動作を開始する。
開閉器ＳＷの接点が離れるため、点Ｔ２の電位が点Ｔ１の電位より下がる。したがって、トランジスタＱ３のベース電位はエミッタ電位より下がりＱ３のベース電流がダイオードＤ５及び抵抗素子Ｒ８を介して流れＱ３のエミッタＥ、コレクタＣ間は導通状態となり、点Ｔ１からダイオードＤ５及び抵抗素子Ｒ１０を介して、点Ｔ３に向かう方向でトランジスタＱ４のベース電流が流れる。このため、トランジスタＱ４のコレクタＣ、エミッタＥ間が導通し、点Ｔ２から点Ｔ３へ向かうトランジスタＱ４のコレクタ電流が流れる。これにより、点Ｔ１の電圧が支援回路ＤＣＳ内の抵抗素子Ｒ１とＲ４の並列接続回路の合成抵抗値とバイポーラトランジスタＱ４のコレクタに接続されている抵抗素子Ｒ９の抵抗値との分圧によりコネクタＣＮ内の接点Ｓ１、Ｓ３間に現れるためこの両端電圧は微少電圧となる。よって人体への感電等が防止できる。ただし、この電圧遮断回路ＣＵＴがない第１の実施の形態でも、抵抗素子Ｒ１、Ｒ４、Ｒ９の値を選定することにより人体に被害が及ぶほどの電流量は流れない。
なお、コネクタＣＮ内の接点Ｓ１、Ｓ３間の電圧Ｖｓ13は概略以下の式で表される。
Ｖｓ13＝Ｖｔ13×ｒ９／（ｒ９＋ｒ１４）ただし、Ｖｔ13は点Ｔ１、点Ｔ３間の電圧、ｒ９、ｒ１４は、それぞれ、抵抗素子Ｒ９の抵抗値、ｒ１４は抵抗素子Ｒ１とＲ４の並列合成抵抗値である。なお、定電圧素子Ｚｅの電圧降下、定電圧素子Ｚｅ２の電圧降下、トランジスタＱ２のコレクタ、エミッタ間電圧降下、ベース、エミッタ間電圧降下、トランジスタＱ４のコレクタ、エミッタ間電圧降下は無視している。
なお、抵抗値としては、ｒ１≫ｒ９、ｒ４≫ｒ９であるためこの両端電圧は微少電圧となる。
上記説明において、抵抗素子Ｒ９を備えたが、これを使用しないで短絡状態でもよい。すなわち、トランジスタＱ４のコレクタＣを直接点Ｔ２に接続してもよい。抵抗素子Ｒ９を回路に入れる理由は、負荷Ｌの電源入力段に大容量の入力コンデンサ（電解など）がある場合、急激な放電によりこのコンデンサを痛めるからであり、入力コンデンサがなければ不要である。
【００３０】
その他、遮断装置ＤＣＡＰ−２を構成するコネクタＣＮのコネクタＮ１からＮ２の取り外し及びこれに伴う開閉器ＳＷの連動動作は第１の実施の形態で説明したとおりであるから、重複する説明は省略する。
【００３１】
（３）第３の実施の形態
（３−１）回路及び装置構成
図３は、本発明による第３の実施の形態を示す回路及び装置構成図である。
図３において破線で囲まれたＤＣＣ−３は本発明の第３の実施の形態である直流電流遮断回路であり、同様にＤＣＡＰ−３は本発明の第３の実施の形態である直流電流遮断装置である。
ＤＣＳは第１の実施の形態である図１の支援回路ＤＣＳと同一のものであり、同一符号を付して説明を省略する。
また、ヒューズＦ、開閉器ＳＷ２の接点Ｓａ及びＳｃ、コネクタＣＮ及びコネクタＣＮと連動する開閉器ＳＷ２の接点Ｓａ及びＳｃの開閉は第１の実施の形態と同一であり、接点Ｓａを開閉器ＳＷの一端、接点Ｓｃを開閉器ＳＷの他端と読み替えて説明を省略する。開閉器において相違する点は開閉器ＳＷ２に接点Ｓｂが付加されたことである。
【００３２】
開閉器ＳＷ２の接点Ｓｂには抵抗素子Ｒ６の一端が接続されＲ６の他端は直流電源の負電位側に接続される。
【００３３】
（３−２）回路及び装置動作
図３を参照して本発明の遮断回路ＤＣＣ−３及び遮断装置ＤＣＡＰ−３の動作を説明する。
（３−２−１）開閉器ＳＷ２の接点Ｓｃが接点Ｓａ側に閉じられている場合
このときは第１の実施の形態での支援回路ＤＣＳにおいて開閉器ＳＷの接点が閉じられている状態と同一であるから重複する説明を省略する。
【００３４】
（３−２−２）開閉器ＳＷ２の接続が切り替わり、接点Ｓｃが接点Ｓａから離れ、接点Ｓｃが接点Ｓｂ側に閉じられた場合
このときの支援回路ＤＣＳの回路動作は第１の実施の形態での支援回路ＤＣＳの動作と同一であるから支援回路ＤＣＳの重複する説明を省略する。
相違するところは、点Ｔ２が抵抗素子Ｒ６を通して直流電源の負電位側に接続されるため、点Ｔ２の電位は、点Ｔ１の電位が抵抗素子Ｒ１とＲ４の並列接続回路の合成抵抗値と抵抗素子Ｒ６の抵抗値により分圧されるため、点Ｔ２の電位は微少電位となる。したがって、第２の実施の形態で説明したとおり、接点Ｓ１、Ｓ３間の電位差が微少となり安全である。なお、コネクタＣＮ内の接点Ｓ１、Ｓ３間の電圧Ｖｓ13は概略以下の式で表される。
Ｖｓ13＝Ｖｔ13×ｒ６／（ｒ６＋ｒ１４）ただし、Ｖｔ13は点Ｔ１、点Ｔ３間の電圧、ｒ６、ｒ１４は、それぞれ、抵抗素子Ｒ６の抵抗値、ｒ１４は抵抗素子Ｒ１とＲ４の並列合成抵抗値である。なお、定電圧素子Ｚｅ及びＺｅ２の電圧降下、トランジスタＱ２のベース、エミッタ間電圧降下は無視している。
なお、抵抗値としては、ｒ１≫ｒ６、ｒ４≫ｒ６であるためこの両端電圧は微少電圧となる。
上記説明において、抵抗素子Ｒ６を備えたが、これを使用しないで短絡状態でもよい。すなわち、開閉器ＳＷの接点Ｓｂを直接直流電源の負電位（点Ｔ３）に接続してもよい。この理由は、第２の実施の形態で説明したとおりである。
【００３５】
（４）第４の実施の形態
（４−１）回路及び装置構成
図４は、本発明による第４の実施の形態を示す回路及び装置構成図である。
図４において破線で囲まれたＤＣＣ−４は本発明の第４の実施の形態である直流電流遮断回路であり、同様にＤＣＡＰ−４は本発明の第４の実施の形態である直流電流遮断装置である。
支援回路ＤＣＳは第１の実施の形態である図１の支援回路ＤＣＳと同一のものであり、同一符号を付して説明を省略する。また、ヒューズＦ、開閉器ＳＷ、コネクタＣＮ及びコネクタＣＮと連動する開閉器ＳＷは第１の実施の形態と同一であり、同一符号を付して説明を省略する。
相違する点は支援回路ＤＣＳにインダクターＩｎｄ及び整流素子Ｄ６が付加されたことである。したがって、本発明の第４の実施の形態である支援回路は第１の実施の形態の支援回路ＤＣＳとインダクターＩｎｄ及び整流素子Ｄ６が組み合わされたものである。
【００３６】
インダクターＩｎｄと整流素子Ｄ６は並列接続され、直流電源の正電位側（点Ｔ４）と支援回路ＤＣＳ側（点Ｔ１）との間に直列挿入される。
【００３７】
（４−２）回路及び装置動作
図４を参照して本発明の支援回路ＤＣＳの動作を説明する。
（４−２−１）開閉器ＳＷの接点が閉じられている場合
このときは第１の実施の形態での支援回路ＤＣＳにおいて開閉器ＳＷの接点が閉じられている状態と同一であるから重複する説明を省略する。ただし、負荷Ｌ電流は、インダクターＩｎｄを通して流れる。直流電流がインダクターを流れるのでリアクタンスは発生せずコイルの低抵抗の電圧降下のみが存在する。
【００３８】
ここで、負荷が短絡したり、点Ｔ２、点Ｔ３間が短絡したとき、インダクターＩｎｄが存在しないでスルー接続であると、点Ｔ４の電位は直流電源の負極電位と同一となる。すなわち、点Ｔ４、点Ｔ３間は０Ｖとなる。
すなわち、インダクターＩｎｄがなく、点Ｔ４、点Ｔ１間が短絡されている状態で点Ｔ４、点Ｔ３間に他の負荷群が並列接続されていると、上記のように短絡した場合、この回路の負荷Ｌだけでなく、他の負荷群も電源断となる。
【００３９】
しかしながら、本発明の支援回路のようにインダクターＩｎｄが存在すると、短絡時の急激な電流増加を阻止できるため点Ｔ４、点Ｔ３間の電圧は徐々に降下する。この期間に定格電流を超えたヒューズが溶断されるため、点Ｔ４、点Ｔ３間の電圧はある程度低下するものの、この電圧が負荷入力電圧の許容範囲であったり、昇圧型ＤＣ／ＤＣコンバータなどを介して負荷に一定電圧を供給している場合などでは、他の負荷群への影響を与えない。
直流用ヒューズは、過電流による溶断時アーク放電が発生しないように構成されるため、ヒューズ断の時間が長い。
本発明の支援回路ＤＣＳを使用するとヒューズ断時もアーク放電が発生しないため、大型である直流用ヒューズを使用しないで交流用の小型ヒューズ済む。したがって、ヒューズ断時間が短い。このため、上記のように、インダクターＩｎｄを備えることで、他の負荷群の電圧があまり低下しない短時間に、当該短絡箇所のヒューズを断とすることができるので、支援回路ＤＣＳとインダクターＩｎｄとの相乗効果が容易に発揮できる。
ただし、インダクターＩｎｄは直流電流による磁気飽和を防止しておく必要がある。すなわち、インダクターＩｎｄをトランスの構成にして一次巻線と二次巻線を直列接続し、一次巻線と二次巻線の発生する磁束が相互に相殺する構成例又はトランスの磁気回路にマグネットを挿入し、インダクターＩｎｄの発生する磁束が、一次巻線と二次巻線の発生する磁束を相殺することを援助するなどのトランスの例があげられる。
【００４０】
（４−２−２）開閉器ＳＷの接点が開かれた場合
支援回路ＤＣＳの動作は、第１の実施の形態と同一であり、重複する説明を省略する。本発明の支援回路ＤＣＳにはインダクターＩｎｄ及びダイオードＤ６が存在するので、この点の動作が第１の実施の形態と相違する。
【００４１】
インダクターＩｎｄが存在すると、開閉器ＳＷを開いたとき、インダクターＩｎｄの自己誘導により高圧が発生しアーク放電が発生する可能性がある。このため、ダイオードＤ６をインダクターＩｎｄに並列接続しこれを防止する。開閉器ＳＷを開いたとき及びヒューズが溶断したとき、インダクターＩｎｄの点Ｔ１側に正の高圧が発生するため、ダイオードＤ６のアノードは点Ｔ１側に接続する。
【００４２】
図４では、インダクターＩｎｄを点Ｔ４と点Ｔ１間に挿入した例を示したが１例である。インダクターＩｎｄを挿入できる位置は他に、点Ｔ２とコネクタＣＮの接点Ｓ１との間、点Ｔ３と接点Ｓ３との間、直流電源と点Ｔ３との間が挙げられる。
要するに、電流路に直列に挿入さえすれば、電流路において短絡が発生する位置の前段（直流電源に近い方）に位置すればよいことになる。もちろん、コネクタＣＮの接点Ｓ２又はＳ４と負荷Ｌとの間でも効果がある。ただし、インダクターＩｎｄを挿入する位置が後段になる程、上記のように短絡してもよい箇所が限定されてくる。
【図面の簡単な説明】
【００４３】
【図１】は、本発明による直流電流開閉器の遮断支援回路、直流電流遮断回路及び直流電流遮断装置の第１の実施の形態を示すシステム構成図である。
【図２】は、本発明による直流電流開閉器の遮断支援回路、直流電流遮断回路及び直流電流遮断装置の第２の実施の形態を示すシステム構成図である。
【図３】は、本発明による直流電流開閉器の遮断支援回路、直流電流遮断回路及び直流電流遮断装置の第３の実施の形態を示すシステム構成図である。
【図４】は、本発明による直流電流開閉器の遮断支援回路、直流電流遮断回路及び直流電流遮断装置の第４の実施の形態を示すシステム構成図である。
【図５】は、本発明の図１〜図４におけるコネクタと開閉器の構成を説明する図である。
【図６】は、本発明による直流電流開閉器の遮断支援回路の動作を説明する電圧及び電流測定図である。
【符号の説明】
【００４４】
Ｑ１〜Ｑ４          半導体素子
Ｄ１〜Ｄ６          整流素子
Ｒ１〜Ｒ１１        抵抗素子
Ｚｅ、Ｚｅ２        定電圧素子
Ｌ                  インダクター
Ｃ１、Ｃ２          容量素子
ＣＮ、Ｎ１、Ｎ２    コネクタ
Ｓ１〜Ｓ４          コネクタの接点
ＤＣＳ              直流電流開閉器の遮断支援回路
ＤＣＣ−１〜４      直流電流遮断回路
ＤＣＡＰ−１〜４    直流電流遮断装置
【図１】
2009218054.tif 000003
【図２】
2009218054.tif 000004
【図３】
2009218054.tif 000005
【図４】
2009218054.tif 000006
【図５】
2009218054.tif 000007
【図６】
2009218054.tif 000008