(57)【要約】【課題】  直列抵抗がなくとも突入電流を防止でき、コンデンサの電圧バランスをとった電源装置を提供する。【解決手段】  直流電源と並列に接続され、第１接続点で接続したコンデンサ直列体と、直流電源に並列に接続され、第２接続点で接続したスイッチング素子直列体と、交流入力端子の一端を前記第１接続点を接続し他端を前記第２接続に接続した単相全波ダイオードブリッジと、単相全波ダイオードブリッジの直流出力端子間に接続した第３コンデンサと、第３のコンデンサと並列に接続された抵抗負荷と、スイッチング素子直列体を駆動制御する駆動制御部と、を備えた電源装置において、スイッチング素子にはエミッタ抵抗（１２、１３）を備え、、駆動制御部は、直流電源の中間電圧と第１接続点との電圧差を検出する電圧検出部（２１）と、電圧差と三角波を比較しＰＷＭ信号を生成するＰＷＭ信号生成部（２８）と、スイッチング素子を駆動するゲート駆動部（３２、３３）と、を備えた。  【選択図】図１
2009165322.tif 000002
【特許請求の範囲】
【請求項１】
直流電源と並列に接続され、第１接続点で第１、第２コンデンサを接続したコンデンサ直列体と、前記直流電源に並列に接続され、第２接続点で第１ 、第２スイッチング素子を接続したスイッチング素子直列体と、交流入力端子の一端を前記第１接続点を接続し他端を前記第２接続点に接続した単相全波ダイオードブリッジと、前記単相全波ダイオードブリッジの直流出力端子間に接続した第３コンデンサと、前記第３のコンデンサと並列に接続された抵抗負荷と、前記スイッチング素子直列体を駆動制御する駆動制御部と、を備えた電源装置において、
前記第１スイッチング素子のエミッタと前記第２接続点の間に接続した第１エミッタ抵抗と、
前記第２スイッチング素子のエミッタと前記直流電源の負極の間に接続した第２エミッタ抵抗と、
を備え、
前記駆動制御部は、前記第１、第２スイッチング素子を相補的に駆動するゲート信号を生成するゲート信号生成部と、前記ゲート信号により第１、第２スイッチング素子をドライブするゲートドライブ部を備えることを特徴とする電源装置。
【請求項２】
前記駆動制御部は、前記直流電源の中間電圧と第１接続点との電圧差を検出して誤差電圧とする電圧検出部と、前記誤差電圧と三角波を比較しＰＷＭ信号を生成するＰＷＭ信号生成部と、前記ＰＷＭ信号を絶縁増幅し前記第１、第２スイッチング素子を駆動するゲートドライブ部と、を備えることを特徴とする請求項１記載の電源装置。
【請求項３】
前記ＰＷＭ信号生成部は、前記誤差電圧と零電圧とをヒステリシスコンパレータで比較しＰＷＭ信号を生成することを特徴とする請求項２記載の電源装置。
【請求項４】
直流電源と並列に接続され、第１接続点で第１ 、第２のコンデンサを接続したコンデンサ直列体と、コレクタを前記直流電源の正極と接続し、エミッタを第３ダイオードのカソードと第２接続点で接続した第３スイッチング素子と、カソードを前記第３スイッチング素子のエミッタと接続した第３ダイオードと、カソードを第３接続点で前記第３ダイオードのアノードと接続し、アノードを第４スイッチング素子のコレクタと接続した第４ダイオードと、エミッタを前記直流電源の負極に接続した前記第４スイッチング素子と、一端を前記第３ダイオードのカソードと接続し、他端を前記第４ダイオードのアノードと接続した第４コンデンサと、前記第４コンデンサを並列に接続した負荷抵抗と、前記スイッチング素子を駆動制御する駆動制御部と、を備えた電源装置において、
前記第３スイッチング素子のエミッタと前記第２接続点の間に接続した第３エミッタ抵抗と、
前記第４スイッチング素子のエミッタと前記直流電源の負極の間に接続した第４エミッタ抵抗と、
を備え、
前記駆動制御部は、前記第３、第４スイッチング素子を相補的に駆動するゲート信号を生成するゲート信号生成部と、前記ゲート信号により前記第３、第４スイッチング素子をドライブするゲートドライブ部を備えることを特徴とする電源装置。
【請求項５】
前記駆動制御部は、前記直流電源の中間電圧と第１接続点との電圧差を検出して誤差電圧とする電圧検出部と、前記誤差電圧と三角波を比較しＰＷＭ信号を生成するＰＷＭ信号生成部と、前記ＰＷＭ信号を絶縁増幅し前記第３、第４スイッチング素子を駆動するゲートドライブ部と、を備えることを特徴とする請求項４記載の電源装置。
【請求項６】
前記ＰＷＭ信号生成部は、前記誤差電圧と零電圧とをヒステリシスコンパレータで比較しＰＷＭ信号を生成することを特徴とする請求項５記載の電源装置。
【請求項７】
前記ゲートドライブ部は、前記第１、第２エミッタ抵抗に基づいてゲート信号電圧を所定電圧に制限することを特徴とする請求項１又は４記載の電源装置。
【請求項８】
前記直流電源は、３相全波整流電源であることを特徴とする請求項１又は４記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直列接続したコンデンサを使用した電源装置に関するものである。
【背景技術】
【０００２】
直列接続したコンデンサを使用した電源装置は特許文献１に開示されている。図１６は特許文献１に開示された従来の電源装置の構成を示すブロック図である。図１６ において、１０１ は入力直流電源、１０２、１０３は電解コンデンサ、１０４は電解コンデンサ１０２、１０３を直列に構成したコンデンサ直列体、１０５、１０６はＩＧＢＴなどのスイッチング素子、１０７はスイッチング素子１０５ 、１０６を直列に構成したスイッチング素子直列体、１０８は電解コンデンサ１０２と電解コンデンサ１０３の接続点である中間接続点、１０９はスイッチング素子１０５とスイッチング素子１０６の接続点である中間接続点、１１０は単相全波ダイオードブリッジ、１１０Ａ、１１０Ｂ、１１０Ｃ、１１０Ｄは単相全波ダイオードブリッジ１１０を構成するダイオード、１１１ は単相全波ダイオードブリッジ１１０の直流出力部に設けられた電解コンデンサ、１１６は電解コンデンサ１１１と並列に接続された負荷、Ｖｏｕｔは直流電圧降圧回路の出力電圧である。
【０００３】
また、図１７は、従来の電源装置の補助電源部の構成図である。図１７において、１１３は電源部であり、ＳＷ１ＰＳはスイッチング素子１０５の駆動用の電源、ＳＷ２ＰＳはスイッチング素子１０６の駆動用の電源、ＶＤＤは駆動制御回路用の電源、ＰＢは入力直流電源１０１の正極母線、ＮＢは入力直流電源１０１の負極母線を示している。また、図１８は、スイッチング素子１０５ 、１０６の駆動部の構成図で、１１２は駆動制御回路であり、１１４はスイッチング素子１０５の駆動回路、１１５はスイッチング素子１０６の駆動回路、Ｇ１はスイッチング素子１０５のゲート、Ｇ２はスイッチング素子１０６のゲートである。また、図１７は、駆動回路１１４、１１５の駆動信号の出力波形である。
【０００４】
補助電源部１１３は、直流母線ＰＢ、ＮＢ間電圧を入力し、それぞれ絶縁されたスイッチング素子１０５の駆動回路１１４の電源ＳＷ１ＰＳ、スイッチング素子１０６の駆動回路１１５の電源ＳＷ２ＰＳ、および駆動制御回路１１２の電源ＶＤＤを出力する。駆動制御回路１１２は、駆動回路１１４、１１５を介して相補的にスイッチング素子１０５、１０６を駆動する。スイッチング素子１０５がオンし、スイッチング素子１０６がオフの時の出力側の電解コンデンサ１１１への充電経路は、電解コンデンサ２の陽極→スイッチング素子１０５→単相全波ダイオードブリッジ１１０のダイオード１１０A→電解コンデンサ１１１の陽極→電解コンデンサ１１１の陰極→単相全波ダイオードブリッジ１１０のダイオード１１０Ｂ→コンデンサ直列体１０４の中間接続点１０８を充電経路とし、電解コンデンサ１０２の電圧値まで出力側の電解コンデンサ１１１は充電される。
【０００５】
スイッチング素子１０６がオンし、スイッチング素子１０５がオフの時の出力側の電解コンデンサ１１１ への充電経路は、コンデンサ直列体４の中間接続点８ １０８→単相全波ダイオードブリッジ１１０のダイオード１１０Ｃ→電解コンデンサ１１１の陽極→電解コンデンサ１１１の陰極→ 単相全波ダイオードブリッジ１１０のダイオード１１０Ｄ→スイッチング素子１０６→ 電解コンデンサ１０３の陰極を充電経路とし、電解コンデンサ１０３の電圧値まで出力側の電解コンデンサ１１１は充電される。こうして、電解コンデンサ１１１の両端電圧Ｖ o u tはシリーズ接続された電解コンデンサ１０２、１０３のどちらか電圧の高い方のコンデンサの電圧となる。つまり、直流出力に、電圧バランスを得るためには十分なだけの負荷１１６があれば、電解コンデンサ１０２、１０３の電圧が同一値となる。その結果、電解コンデンサ１１１の電圧は正確に入力直流電圧値の５０％となり従来のバランス抵抗は削除できるというものである。
【特許文献１】特開２００７−１５１３５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の電源装置は、スイッチング素子に突入電流が流れるため、直列に抵抗を入れなければならず、ロスが大きく大電力用の抵抗が必要であった。また、コンデンサの容量が倍近く異なる場合には、バランスが崩れるという問題があった。
本発明はこのような問題点に鑑みてなされたものであり、直列抵抗がなくとも突入電流を防止でき、コンデンサにかかる電圧のバランスがとれた電源装置を提供することを目的とする。また、コンデンサの容量が倍近く異なる場合でもコンデンサにかかる電圧のバランスがとれた電源装置を提供することと目的とする。
【課題を解決するための手段】
【０００７】
請求項１記載の発明は、直流電源と並列に接続され、第１接続点で第１、第２コンデンサを接続したコンデンサ直列体と、前記直流電源に並列に接続され、第２接続点で第１ 、第２スイッチング素子を接続したスイッチング素子直列体と、交流入力端子の一端を前記第１接続点を接続し他端を前記第２接続に接続した単相全波ダイオードブリッジと、前記単相全波ダイオードブリッジの直流出力端子間に接続した第３コンデンサと、前記第３のコンデンサと並列に接続された抵抗負荷と、前記スイッチング素子直列体を駆動制御する駆動制御部と、を備えた電源装置において、前記第１スイッチング素子のエミッタと前記第２接続点の間に接続した第１エミッタ抵抗と、前記第２スイッチング素子のエミッタと前記直流電源の負極の間に接続した第２エミッタ抵抗と、を備え、前記駆動制御部は、前記第１スイッチング素子と前記第２スイッチング素子を相補的に駆動するゲート信号を生成するゲート信号生成部と、前記ゲート信号により前記第１、第２スイッチング素子をドライブするゲートドライブ部を備えることを特徴とするものである。
【０００８】
請求項２記載の発明は、請求項１記載の電源装置において、前記駆動制御部は、前記直流電源の中間電圧と第１接続点との電圧差を検出して誤差電圧とする電圧検出部と、前記誤差電圧と三角波を比較しＰＷＭ信号を生成するＰＷＭ信号生成部と、前記ＰＷＭ信号を絶縁増幅し前記第１、第２スイッチング素子を駆動するゲートドライブ部と、を備えることを特徴とするものである。
請求項３記載の発明は、請求項２記載の電源装置において、前記ＰＷＭ信号生成部は、前記誤差電圧と零電圧とをヒステリシスコンパレータで比較しＰＷＭ信号を生成することを特徴とするものである。
【０００９】
請求項４記載の発明は、直流電源と並列に接続され、第１接続点で第１ 、第２のコンデンサを接続したコンデンサ直列体と、コレクタを前記直流電源の正極と接続し、エミッタを第３ダイオードのカソードと第２接続点で接続した第３スイッチング素子と、カソードを前記第３スイッチング素子のエミッタと接続した第３ダイオードと、カソードを第３接続点で前記第３ダイオードのアノードと接続し、コレクタを第４スイッチング素子のコレクタと接続した第４ダイオードと、エミッタを前記直流電源の負極に接続した前記第４スイッチング素子と、一端を前記第３ダイオードのカソードと接続し、他端を前記第４ダイオードのアノードと接続した第４コンデンサと、前記第４コンデンサを並列に接続した負荷抵抗と、前記スイッチング素子を駆動制御する駆動制御部と、を備えた電源装置において、前記第３スイッチング素子のエミッタと前記第２接続点の間に接続した第３エミッタ抵抗と、前記第４スイッチング素子のエミッタと前記直流電源の負極の間に接続した第４エミッタ抵抗と、を備え、前記駆動制御部は、前記第３スイッチング素子と前記第４スイッチング素子を相補的に駆動するゲート信号を生成するゲート信号生成部と、前記ゲート信号により前記第３、第４スイッチング素子をドライブするゲートドライブ部を備えることを特徴とするものである。
【００１０】
請求項５記載の発明は、請求項４記載の電源装置において、前記駆動制御部は、前記直流電源の中間電圧と第１接続点との電圧差を検出して誤差電圧とする電圧検出部と、前記誤差電圧と三角波を比較しＰＷＭ信号を生成するＰＷＭ信号生成部と、前記ＰＷＭ信号を絶縁増幅し前記第３、第４スイッチング素子を駆動するゲートドライブ部と、を備えることを特徴とするものである。
請求項６記載の発明は、請求項５記載の電源装置において、前記ＰＷＭ信号生成部は、前記誤差電圧と零電圧とをヒステリシスコンパレータで比較しＰＷＭ信号を生成することを特徴とするものである。
請求項７記載の発明は、請求項１又は４記載の電源装置において、前記ゲートドライブ部は、前記第１、第２エミッタ抵抗に基づいてゲート信号電圧を所定電圧に制限することを特徴とするものである。
請求項８記載の発明は、請求項１又は４記載の電源装置において、前記直流電源は、３相全波整流電源であることを特徴とするものである。
【発明の効果】
【００１１】
本発明によると、直列抵抗がなくとも突入電流を防止でき、かつ、コンデンサの電圧バランスをとった電源装置を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について図を参照して説明する。
【実施例１】
【００１３】
図１は本発明の電源装置の構成を示すブロック図である。図１において、１は直流電源、２、３は第１、第２電解コンデンサ、４は第１、第２電解コンデンサを直列に接続したコンデンサ直列体、５、６は第１、第２スイッチング素子、７は第１、第２スイッチング素子を直列に接続したスイッチング直列体、８は第１、第２コンデンサの接続点である第１接続点、９は第１、第２スイッチング素子の接続点である第２接続点である。また、１０は単相ダイオードブリッジ、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄは単相ダイオートブリッジを構成するダイオード、１１は第３電解コンデンサ、１２、１３は第１、第２エミッタ抵抗、１４は負荷抵抗である。また、２０は駆動制御部、３２、３３は第１、第２ゲートドライブ部、３４はゲート信号生成部である。
【００１４】
次に動作について説明する。ゲート信号生成部３４は第１、第２スイッチング素子を相補的にドライブする信号である第１、第２ゲート信号を生成する。第１ゲートドライブ部は第１ゲート信号が有効のとき第１スイッチング素子をオンにし無効のときオフにする。第２ゲートドライブは第２ゲート信号が有効ととき第２スイッチング素子をオンにし、無効のときオフにする。第１スイッチング素子がオンのときは、電源→第１スイッチング素子→ダイオード１０Ａ→第３コンデンサ→ダイオード１０Ｂ→第２コンデンサ→電源のルートで電流が流れ第２コンデンサと第３コンデンサを充電する。これは、第１コンデンサと並列に第３コンデンサと負荷抵抗が接続されたと等価である。また、第２スイッチング素子がオンのときは、電源→第１コンデンサ→ダイオード１０Ｃ→第３コンデンサ→ダイオード１０Ｄ→第２スイッチング素子→電源のルートで第１コンデンサを第３コンデンサを充電する。これは、第２コンデンサと並列に第３コンデンサと負荷抵抗が接続されたと等価である。この動作を繰り返すことで第１コンデンサ、第２コンデンサ、第３コンデンサは電源の１／２の電圧に充電される。
【実施例２】
【００１５】
図２は本発明の電源装置の構成を示すブロック図である。図２において、１は直流電源、２，３は第１、第２コンデンサ、４は第１、第２コンデンサのコンデンサ直列体、５、６は第３、４スイッチング素子、８は第１接続点である。１０はダイオード直列体、１０Ａ，１０Ｂはダイオード直列体を構成するダイオード、１１は第３コンデンサ、１２、１３はエミッタ抵抗、１４は負荷抵抗、１５は第３接続点である。駆動制御部２０は実施例１と同じである。
【００１６】
次に動作について説明する。ゲート信号生成部の動作を実施例１とおなじである。第３スイッチング素子がオンのときは、電源→第３スイッチング素子→第３コンデンサ→ダイオード１０Ｄ→第２コンデンサ→電源のルートで電流が流れ第２コンデンサと第３コンデンサを充電する。これは、第１コンデンサと並列に第３コンデンサと負荷抵抗が接続されたのと等価である。また、第４スイッチング素子がオンのときは、電源→第１コンデンサ→ダイオード１０Ａ→第３コンデンサ→ダイオード１０Ｄ→第４スイッチング素子→電源のルートで第１コンデンサと第３コンデンサを充電する。これは、第２コンデンサと並列に第３コンデンサと負荷抵抗が接続されたのと等価である。この動作を繰り返すことで第１コンデンサ、第２コンデンサ、第３コンデンサは電源の１／２の電圧に充電される。
【実施例３】
【００１７】
図３は、駆動制御部２０が、直流電源の中間電圧と第１接続点との電圧差を検出して誤差電圧とする電圧検出部２１と、誤差電圧と三角波を比較しＰＷＭ信号を生成するＰＷＭ信号生成部２８と、ＰＷＭ信号を絶縁増幅し前記第１、第２スイッチング素子を駆動するゲートドライブ部３２、３３を備えた例である。図３において、２２、２３、２４、２５２６は抵抗、２７は演算増幅器、２９はコンパレータ、３０は三角波発生部、３１は極性反転インバータである。
【００１８】
次に動作について説明する。電圧検出部２１は直流電源の中間電圧を抵抗２２と抵抗２３の分圧で求めて基準電圧とし、基準電圧と第１接続点８の電圧の差を誤差電圧とする。ＰＷＭ信号生成部２８は誤差電圧を三角波と比較しＰＷＭ信号を生成する。誤差電圧が三角波よりも大きいときは第１ゲート信号を無効に、第１ゲート信号を有効にする。また、誤差電圧が三角波以下のときは第１ゲート信号を有効にし第２ゲート信号を無効にする。第１ゲートドライブ部は第１ゲート信号が有効のとき第１スイッチング素子をオンにし無効のときオフにする。第２ゲートドライブは第２ゲート信号が有効ととき第２スイッチング素子をオンに無効のときオフにする。第１スイッチング素子がオンのときは、電源→第１スイッチング素子→ダイオード１０Ａ→第３コンデンサ→ダイオード１０Ｂ→第２コンデンサ→電源のルートで電流が流れ第２コンデンサをと第３コンデンサを充電する。また、第２スイッチング素子がオンのときは、電源→第１コンデンサ→ダイオード１０Ｃ→第３コンデンサ→ダイオード１０Ｄ→第２スイッチング素子→電源のルートで第１コンデンサをと第３コンデンサを充電する。誤差電圧が基準電圧からみてプラスであれば第１スイッチング素子よりも長い時間第２スイッチング素子をオンにする。結果として第１コンデンサの充電時間を第２コンデンサの充電よりも長くなり、第１接続点の電圧が基準電圧に近づくことになる。
【実施例４】
【００１９】
図５は、実施例３の駆動制御部２０のＰＷＭ信号生成部を誤差電圧と零電圧とをヒステリシスコンパレータで比較しＰＷＭ信号を生成するようにしたものである。図５において、２２、２３、４１、４２は抵抗、４３はコンパレータである。
次に動作について説明する。第１接続点の電圧が基準電圧よりも低い場合は第１スイッチング素子をオンにし電源→第１スイッチング素子→ダイオード１０Ａ→第３コンデンサ→ダイオード１０Ｂ→第２コンデンサ→電源のルートで電流が流れ第２コンデンサと第３コンデンサを充電する。第２コンデンサが充電されると第１接続点電圧は上昇する。第１接続点が抵抗４１、４２で定められるヒステリシス電圧よりも上昇するとコンパレータ４３の出力が反転し、第１スイッチング素子をオフ、第２スイッチング素子をオンにする。第２スイッチング素子がオンになると電源→第１コンデンサ→ダイオード１０Ｃ→第３コンデンサ→ダイオード１０Ｄ→第２スイッチング素子→電源のルートで第１コンデンサと第３コンデンサを充電する。第１コンデンサが充電されると第１接続点の電圧は降下する。
【実施例５】
【００２０】
図４は、実施例２の駆動制御部が、直流電源の中間電圧と第１接続点との電圧差を検出して誤差電圧とする電圧検出部２１と、誤差電圧と三角波を比較しＰＷＭ信号を生成するＰＷＭ信号生成部２８と、ＰＷＭ信号を絶縁増幅し前記第３、第４スイッチング素子を駆動するゲートドライブ部３２、３３を備えた例である。動作は、第１接続点電圧が基準電圧になるように第３スイッチング素子と第３スイッチング素子のオン時間を制御する。第３スイッチング素子がオンのときは、電源→第３スイッチング素子→第３コンデンサ→ダイオード１０Ｄ→第２コンデンサ→電源のルートで電流が流れ第２コンデンサと第３コンデンサを充電する。また、第４スイッチング素子がオンのときは、電源→第１コンデンサ→ダイオード１０Ａ→第３コンデンサ→ダイオード１０Ｄ→第４スイッチング素子→電源のルートで第１コンデンサと第３コンデンサを充電する。
【実施例６】
【００２１】
図６は実施例１の駆動制御部２０のＰＷＭ信号生成部を誤差電圧と零電圧とをヒステリシスコンパレータで比較しＰＷＭ信号を生成するようにしたものである。
図７は、Ｎチャンネル電界効果トランジスタ（以下ＦＥＴと称す）を用いた定電流スイッチング回路を示す。ＦＥＴのドレイン−ソース間に一体電圧を印加し、ソース−ゲート間に電圧をかけるとドレイン電流が流れる。このときソース−ゲート間電圧は図９の特性例に示すようにドレイン電流にかかわらずほぼ一定の電圧（この場合３．５Ｖ）になり、印加したゲート電圧からソース−ドレイン間電圧の差を抵抗値で除した電流に制限される。
【００２２】
図８は、ＮＰＮ形バイポーラトランジスタ（以下トランジスタと示す）を用いた定電流スイッチング回路を示す。エミッタ−コレクタ間に一定の電圧を印加し、ベース−エミッタ間に電圧をかけるとコレクタ電流が流れる。このとき、ベース−エミッタ間電圧は図９の特性例に示すようにコレクタ電流にかかわらずほぼ一定の電圧（この場合０．７Ｖ）になり、印加したベース電圧からベースエミッタ電圧の差を抵抗値で除した電流に制限される。
【００２３】
図１１は実施例１の直流電源を３相４００Ｖの交流整流電源としたときのシミュレーション結果である。シミュレーションの条件は、第１、第２エミッタ抵抗０．５Ω、ゲート電圧制限値１０Ｖ、第１コンデンサ８００μＦ、第２コンデンサ１２００μＦ、第３コンデンサ１００μＦ、抵抗負荷５００Ω、電圧検出部の検出ゲイン１００倍、三角波電圧±２．５Ｖ、三角波周波数５ｋＨｚである。コンデンサの容量が異なる場合でも電圧を半分に分担できる。
【００２４】
図１２は実施例３の直流電源を３相４００Ｖの交流整流電源としたときのシミュレーション結果である。シミュレーションの条件は、第１、第２エミッタ抵抗０．５Ω、ゲート電圧制限値１０Ｖ、第１コンデンサ８００μＦ、第２コンデンサ１２００μＦ、第３コンデンサ１００μＦ、抵抗負荷５００Ω、電圧検出部の検出ゲイン１００倍、三角波電圧±２．５Ｖ、三角波周波数５ｋＨｚである。コンデンサの容量が異なる場合でも電圧を半分に分担できる。
【００２５】
図１３は実施例２の直流電源を３相４００Ｖの交流整流電源としたときのシミュレーション結果である。シミュレーションの条件は、第１、第２エミッタ抵抗０．５Ω、ゲート電圧制限値１０Ｖ、第１コンデンサ８００μＦ、第２コンデンサ１２００μＦ、第３コンデンサ１００μＦ、抵抗負荷５００Ω、電圧検出部の検出ゲイン１００倍、コンパレータのヒステリシス電圧２Ｖである。コンデンサの容量が異なる場合でも電圧を半分に分担できる。
【００２６】
図１４は実施例４の直流電源を３相４００Ｖの交流整流電源としたときのシミュレーション結果である。シミュレーションの条件は、第１、第２エミッタ抵抗０．５Ω、ゲート電圧制限値１０Ｖ、第１コンデンサ８００μＦ、第２コンデンサ１２００μＦ、第３コンデンサ１００μＦ、抵抗負荷５００Ω、電圧検出部の検出ゲイン１００倍、コンパレータのヒステリシス電圧２Ｖである。コンデンサの容量が異なる場合でも電圧を半分に分担できる。
【図面の簡単な説明】
【００２７】
【図１】本発明の電源装置の構成を示すブロック図
【図２】本発明の電源装置の構成を示すブロック図
【図３】本発明の電源装置の構成を示すブロック図
【図４】本発明の電源装置の構成を示すブロック図
【図５】本発明の電源装置の構成を示すブロック図
【図６】本発明の電源装置の構成を示すブロック図
【図７】定電流スイッチングを説明する図
【図８】定電流スイッチングを説明する図
【図９】定電流スイッチングを説明する図
【図１０】定電流スイッチングを説明する図
【図１１】従来技術のシミュレーション
【図１２】実施例１のシミュレーション
【図１３】実施例２のシミュレーション
【図１４】実施例３のシミュレーション
【図１５】実施例４のシミュレーション
【図１６】従来の電源装置の構成を示すブロック図
【図１７】従来の電源装置の補助電源部の構成を示すブロック図
【図１８】従来の電源装置の駆動部の構成を示すブロック図
【図１９】従来の電源装置の駆動波形
【符号の説明】
【００２８】
１  直流電源
２、３  第１、第２電解コンデンサ
４、５  コンデンサ直列体
５、６  第１、第２スイッチング素子
７  スイッチング素子直列体
８  第１接続点
９  第２接続点
１０  単相ダイオードブリッジ
１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ  ダイオード
１１  第３電解コンデンサ
１２、１３  第１、第２エミッタ抵抗
１４  負荷抵抗
１５  第３接続点
２０  駆動制御部
２１  電圧検出部
２２〜２６  抵抗
２７  演算増幅器
２８  ＰＷＭ信号生成部
２９  コンパレータ
３０  三角波生成部
３１  インバータ
３２、３３  第１、第２ゲートドライブ部
【図１】
2009165322.tif 000003
【図２】
2009165322.tif 000004
【図３】
2009165322.tif 000005
【図４】
2009165322.tif 000006
【図５】
2009165322.tif 000007
【図６】
2009165322.tif 000008
【図７】
2009165322.tif 000009
【図８】
2009165322.tif 000010
【図９】
2009165322.tif 000011
【図１０】
2009165322.tif 000012
【図１１】
2009165322.tif 000013
【図１２】
2009165322.tif 000014
【図１３】
2009165322.tif 000015
【図１４】
2009165322.tif 000016
【図１５】
2009165322.tif 000017
【図１６】
2009165322.tif 000018
【図１７】
2009165322.tif 000019
【図１８】
2009165322.tif 000020
【図１９】
2009165322.tif 000021