(57)【要約】【課題】入力電圧を任意の電圧に変換するＤＣ／ＤＣコンバータを提供することを課題とする。【解決手段】所定の電圧を蓄積したコンデンサＣ１と、コンデンサＣ１の一方の端子に接続され、蓄積された電圧を入力端子から入力し、入力された電圧の大きさに応じて入力電圧の電圧量を変換した出力電圧を出力端子から出力部に出力し、先のコンデンサを介して出力された出力電圧を再び入力端子から入力して同様の電圧量の変換を繰り返し、入力端子の電圧と出力部の電圧とが同等となる出力電圧を出力端子から出力するインバータＩＮＶ１とを有する。【選択図】図１
2009089539.tif 000002
【特許請求の範囲】
【請求項１】
入力部から入力した入力電圧を変換して出力部から出力するＤＣ／ＤＣコンバータであって、
所定の電圧を蓄積したコンデンサと、
前記コンデンサの一方の端子に接続され、蓄積された前記電圧を入力端子から入力し、当該電圧の大きさに応じて前記入力電圧の電圧量を変換した出力電圧を出力端子から前記出力部に出力し、前記コンデンサを介して当該出力電圧を再び前記入力端子から入力して前記電圧量の変換を繰り返し、当該入力端子の電圧と当該出力部の電圧とが同等となる前記出力電圧を前記出力端子から出力するインバータと、
を有することを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
前記コンデンサに前記所定の電圧を供給する電源と、
前記電源と前記コンデンサの他方の端子との間に接続された第１のスイッチ素子と、
前記インバータの入力端子と当該インバータの出力端子との間に接続された第２のスイッチ素子と、
前記コンデンサの他方の端子と前記出力部との間に接続された第３のスイッチ素子と、
前記第１のスイッチ素子と前記第２のスイッチ素子とをオンに制御すると共に前記第３のスイッチ素子をオフに制御し、前記第１のスイッチ素子と前記第２のスイッチ素子をオフに制御にすると共に前記第３のスイッチ素子をオンに制御することを交互に繰り返す制御手段と、
を更に有することを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
一端が前記入力部に接続された第１の抵抗と、
一端が前記第１の抵抗に接続され、他端が低電圧電源に接続された第２の抵抗と、
前記第１の抵抗の他端と前記コンデンサの他方の端子との間に接続された第１のスイッチ素子と、
前記インバータの入力端子と当該インバータの出力端子との間に接続された第２のスイッチ素子と、
前記コンデンサの他方の端子と前記出力部との間に接続された第３のスイッチ素子と、
前記第１のスイッチ素子と前記第２のスイッチ素子とをオンに制御すると共に前記第３のスイッチ素子をオフに制御し、前記第１のスイッチ素子と前記第２のスイッチ素子をオフに制御にすると共に前記第３のスイッチ素子をオンに制御することを交互に繰り返す制御手段と、
を更に有することを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記インバータの出力端子と前記出力部との間に、
ゲート電極を当該出力端子に接続し、ドレイン電極を前記入力部に接続すると共にソース電極を当該出力部に接続して、当該出力端子から当該ゲート電極に出力された前記出力電圧の電圧値に応じて前記入力電圧の電圧量を変換した出力電圧を当該ソース電極から出力するｎ型チャネルの電界効果トランジスタを更に有することを特徴とする請求項１乃至３のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記インバータの出力端子と前記ｎ型チャネルの電界効果トランジスタのゲート電極との間に、
入力端子から入力された電圧の大きさに応じて前記入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する直列に接続された偶数段のインバータを更に有することを特徴とする請求項４に記載のＤＣ／ＤＣコンバータ。
【請求項６】
前記インバータの出力端子と前記ｎ型チャネルの電界効果トランジスタのゲート電極との間に、
入力端子と出力端子との間を第４のスイッチ素子で接続すると共に、当該入力端子をコンデンサの一方の端子に接続して、当該コンデンサを介して当該入力端子から入力された電圧の大きさに応じて前記入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する偶数個のインバータを、当該コンデンサを介して直列に接続したことを特徴とする請求項４に記載のＤＣ／ＤＣコンバータ。
【請求項７】
前記インバータの出力端子と前記出力部との間に、
ゲート電極を当該出力端子に接続し、ドレイン電極を低電圧電源に接続すると共にソース電極を当該出力部に接続して、当該出力端子から当該ゲート電極に出力された前記出力電圧の電圧値に応じて前記入力電圧の電圧量を変換した出力電圧を当該ソース電極から出力するｐ型チャネルの電界効果トランジスタを更に有することを特徴とする請求項１乃至３のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【請求項８】
前記インバータの出力端子と前記ｐ型チャネルの電界効果トランジスタのゲート電極との間に、
入力端子から入力された電圧の大きさに応じて前記入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する直列に接続された偶数段のインバータを更に有することを特徴とする請求項７に記載のＤＣ／ＤＣコンバータ。
【請求項９】
前記インバータの出力端子と前記ｐ型チャネルの電界効果トランジスタのゲート電極との間に、
入力端子と出力端子との間を第４のスイッチ素子で接続すると共に、当該入力端子をコンデンサの一方の端子に接続して、当該コンデンサを介して当該入力端子から入力された電圧の大きさに応じて前記入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する偶数個のインバータを、当該コンデンサを介して直列に接続したことを特徴とする請求項７に記載のＤＣ／ＤＣコンバータ。
【請求項１０】
前記インバータの出力端子と前記出力部との間に、
入力端子から入力された電圧の大きさに応じて前記入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する直列に接続された奇数段のインバータと、
ゲート電極を最終段の当該インバータの出力端子に接続し、ソース電極を前記入力部に接続すると共にドレイン電極を当該出力部に接続して、当該出力端子から当該ゲート電極に出力された前記出力電圧の電圧値に応じて前記入力電圧の電圧量を変換した出力電圧を当該ドレイン電極から出力するｐ型チャネルの電界効果トランジスタと、
を更に有することを特徴とする請求項１乃至３のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【請求項１１】
前記インバータの出力端子と前記出力部との間に、
入力端子と出力端子との間を第４のスイッチ素子で接続すると共に、当該入力端子をコンデンサの一方の端子に接続して、当該コンデンサを介して当該入力端子から入力された電圧の大きさに応じて前記入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する奇数個のインバータを、当該コンデンサを介して直列に接続し、
ゲート電極を最終段の当該インバータの出力端子に接続し、ソース電極を前記入力部に接続すると共にドレイン電極を当該出力部に接続して、当該出力端子から当該ゲート電極に出力された前記出力電圧の電圧値に応じて前記入力電圧の電圧量を変換した出力電圧を当該ドレイン電極から出力するｐ型チャネルの電界効果トランジスタを更に有することを特徴とする請求項１乃至３のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【請求項１２】
前記入力部と前記ｐ型チャネルの電界効果トランジスタのソース電極との間に、
ソース電極を当該入力部に接続し、ドレイン電極を当該ｐ型チャネルの電界効果トランジスタのソース電極に接続したｐ型チャネルの電界効果トランジスタを更に有することを特徴とする請求項１０又は１１に記載のＤＣ／ＤＣコンバータ。
【請求項１３】
ゲート電極を前記最終段のインバータの出力端子に接続し、ソース電極を前記入力部に入力される入力電圧よりも低い低電圧電源に接続すると共にドレイン電極を前記出力部に接続したｎ型チャネルの電界効果トランジスタを更に有することを特徴とする請求項１乃至３のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【請求項１４】
前記低電圧電源と前記ｎ型チャネルの電界効果トランジスタのソース電極との間に、
ソース電極を当該低電圧電源に接続し、ドレイン電極を当該ｎ型チャネルの電界効果トランジスタのソース電極に接続したｎ型チャネルの電界効果トランジスタを更に有することを特徴とする請求項１３に記載のＤＣ／ＤＣコンバータ。
【請求項１５】
前記出力部と前記低電圧電源との間に、コンデンサを更に接続したことを特徴とする請求項１乃至３のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【請求項１６】
前記インバータは、互いのドレイン電極を接続したｐ型チャネルの電界効果トランジスタとｎ型チャネルの電界効果トランジスタであって、
当該ｐ型チャネルの電界効果トランジスタのソース電極を前記入力部に接続し、互いのゲート電極を入力端子とし、互いのドレイン電極を出力端子としたことを特徴とする請求項１乃至１５のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【請求項１７】
前記電界効果トランジスタは、薄膜トランジスタであることを特徴とする請求項４乃至１６のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【請求項１８】
前記第１のスイッチ素子，前記第２のスイッチ素子，前記第３のスイッチ素子，前記第４のスイッチ素子は、薄膜トランジスタで形成されていることを特徴とする請求項２乃至１７のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【請求項１９】
前記薄膜トランジスタは、ｎＭＯＳトランジスタであることを特徴とする請求項１８に記載のＤＣ／ＤＣコンバータ。
【請求項２０】
前記薄膜トランジスタは、ｐＭＯＳトランジスタであることを特徴とする請求項１８に記載のＤＣ／ＤＣコンバータ。
【請求項２１】
前記薄膜トランジスタは、ｎＭＯＳトランジスタとｐＭＯＳトランジスタとを並列接続したトランスファゲートであることを特徴とする請求項１８に記載のＤＣ／ＤＣコンバータ。
【請求項２２】
前記トランスファゲートに直列に接続され、前記ｐＭＯＳトランジスタのゲート電極がオンからオフに変化した場合に漏洩する電荷を、当該電荷と逆極性の電荷で相殺する第１の突き抜け補償スイッチを更に有することを特徴とする請求項２１に記載のＤＣ／ＤＣコンバータ。
【請求項２３】
前記第１の突き抜け補償スイッチに並列に接続され、前記ｎＭＯＳトランジスタのゲート電極がオンからオフに変化した場合に漏洩する電荷を、当該電荷と逆極性の電荷で相殺する第２の突き抜け補償用のスイッチを更に有することを特徴とする請求項２２に記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧量を変換するＤＣ／ＤＣコンバータの技術に関する。
【背景技術】
【０００２】
図１０は、従来のＤＣ／ＤＣコンバータの回路構成を示す回路構成図である。従来のＤＣ／ＤＣコンバータ１は、一端が入力部に接続された第１のスイッチ素子ＳＷ１と、一方の端子が第１のスイッチ素子の他端に接続されたコンデンサＣ１と、一端がコンデンサＣ１の他方の端子に接続され、他端がグランドに接続された第２のスイッチ素子ＳＷ２と、一端が入力部に接続され、他端がコンデンサＣ１の他方の端子に接続された第３のスイッチ素子ＳＷ３と、一端がコンデンサＣ１の一方の端子に接続され、他端が出力部に接続された第４のスイッチ素子ＳＷ４とを備えた構成である。
【０００３】
同図に示すＤＣ／ＤＣコンバータ１は、図１０（ａ）に示すチャージ期間において、第１のスイッチ素子ＳＷ１と第２のスイッチ素子ＳＷ２とをオンに制御すると共に、第３のスイッチ素子ＳＷ３と第４のスイッチ素子ＳＷ４とをオフに制御して、入力部から入力した４［Ｖ］の入力電圧をコンデンサＣ１に蓄積し、図１０（ｂ）に示すポンプ期間において、第１のスイッチ素子ＳＷ１と第２のスイッチ素子ＳＷ２とをオフに制御すると共に、第３のスイッチ素子ＳＷ３と第４のスイッチ素子ＳＷ４とをオンに制御して、４［Ｖ］の入力電圧と４［Ｖ］の蓄積電圧とを出力部から出力する動作を交互に行う。
【０００４】
即ち、従来のＤＣ／ＤＣコンバータ１は、チャージ期間とポンプ期間とを交互に繰り返すことで、ポンプ期間に、入力部から入力された４［Ｖ］の入力電圧を８［Ｖ］の出力電圧に変換して出力部から出力することを可能とするものであった。なお、このようなチャージポンプ型のＤＣ／ＤＣコンバータを用いる技術は、特許文献１に開示されている。
【特許文献１】特開２００１−３４３９４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、このようなチャージポンプ型のＤＣ／ＤＣコンバータは、入力部から入力した入力電圧を整数倍に変換するため、整数倍以外の所望の電圧に変換できず、電圧変換に係る自由度が小さいという問題があった。
【０００６】
本発明は、上記に鑑みてなされたものであり、入力電圧を任意の電圧に変換するＤＣ／ＤＣコンバータを提供することを課題とする。
【課題を解決するための手段】
【０００７】
請求項１に記載の本発明は、入力部から入力した入力電圧を変換して出力部から出力するＤＣ／ＤＣコンバータであって、所定の電圧を蓄積したコンデンサと、前記コンデンサの一方の端子に接続され、蓄積された前記電圧を入力端子から入力し、当該電圧の大きさに応じて前記入力電圧の電圧量を変換した出力電圧を出力端子から前記出力部に出力し、前記コンデンサを介して当該出力電圧を再び前記入力端子から入力して前記電圧量の変換を繰り返し、当該入力端子の電圧と当該出力部の電圧とが同等となる前記出力電圧を前記出力端子から出力するインバータと、を有することを要旨とする。
【０００８】
本発明にあっては、所定の電圧を蓄積したコンデンサと、コンデンサの一方の端子に接続され、蓄積された電圧を入力端子から入力し、入力された電圧の大きさに応じて入力電圧の電圧量を変換した出力電圧を出力端子から出力部に出力し、先のコンデンサを介して出力された出力電圧を再び入力端子から入力して同様の電圧量の変換を繰り返し、入力端子の電圧と出力部の電圧とが同等となる出力電圧を出力端子から出力するインバータとを有するため、入力電圧を任意の電圧に変換することができる。
【０００９】
請求項２に記載の本発明は、前記コンデンサに前記所定の電圧を供給する電源と、前記電源と前記コンデンサの他方の端子との間に接続された第１のスイッチ素子と、前記インバータの入力端子と当該インバータの出力端子との間に接続された第２のスイッチ素子と、前記コンデンサの他方の端子と前記出力部との間に接続された第３のスイッチ素子と、前記第１のスイッチ素子と前記第２のスイッチ素子とをオンに制御すると共に前記第３のスイッチ素子をオフに制御し、前記第１のスイッチ素子と前記第２のスイッチ素子をオフに制御にすると共に前記第３のスイッチ素子をオンに制御することを交互に繰り返す制御手段と、を更に有することを要旨とする。
【００１０】
本発明にあっては、コンデンサに先の所定の電圧を供給する電源と、電源とコンデンサの他方の端子との間に接続された第１のスイッチ素子と、インバータの入力端子とインバータの出力端子との間に接続された第２のスイッチ素子と、コンデンサの他方の端子と出力部との間に接続された第３のスイッチ素子と、第１のスイッチ素子と第２のスイッチ素子とをオンに制御すると共に第３のスイッチ素子をオフに制御し、第１のスイッチ素子と第２のスイッチ素子をオフに制御にすると共に第３のスイッチ素子をオンに制御することを交互に繰り返す制御手段とを更に有するため、より確実な電圧値を有する任意の電圧に変換することができる。
【００１１】
請求項３に記載の本発明は、一端が前記入力部に接続された第１の抵抗と、一端が前記第１の抵抗に接続され、他端が低電圧電源に接続された第２の抵抗と、前記第１の抵抗の他端と前記コンデンサの他方の端子との間に接続された第１のスイッチ素子と、前記インバータの入力端子と当該インバータの出力端子との間に接続された第２のスイッチ素子と、前記コンデンサの他方の端子と前記出力部との間に接続された第３のスイッチ素子と、前記第１のスイッチ素子と前記第２のスイッチ素子とをオンに制御すると共に前記第３のスイッチ素子をオフに制御し、前記第１のスイッチ素子と前記第２のスイッチ素子をオフに制御にすると共に前記第３のスイッチ素子をオンに制御することを交互に繰り返す制御手段と、を更に有することを特徴とする。
【００１２】
本発明にあっては、一端が入力部に接続された第１の抵抗と、一端が第１の抵抗に接続され、他端が低電圧電源に接続された第２の抵抗と、第１の抵抗の他端とコンデンサの他方の端子との間に接続された第１のスイッチ素子と、インバータの入力端子とインバータの出力端子との間に接続された第２のスイッチ素子と、コンデンサの他方の端子と出力部との間に接続された第３のスイッチ素子と、第１のスイッチ素子と第２のスイッチ素子とをオンに制御すると共に第３のスイッチ素子をオフに制御し、第１のスイッチ素子と第２のスイッチ素子をオフに制御にすると共に第３のスイッチ素子をオンに制御することを交互に繰り返す制御手段とを更に有するため、より確実な電圧値を有する任意の電圧に変換することができる。
【００１３】
請求項４に記載の本発明は、前記インバータの出力端子と前記出力部との間に、ゲート電極を当該出力端子に接続し、ドレイン電極を前記入力部に接続すると共にソース電極を当該出力部に接続して、当該出力端子から当該ゲート電極に出力された前記出力電圧の電圧値に応じて前記入力電圧の電圧量を変換した出力電圧を当該ソース電極から出力するｎ型チャネルの電界効果トランジスタを更に有することを要旨とする。
【００１４】
本発明にあっては、インバータの出力端子と出力部との間に、ゲート電極を出力端子に接続し、ドレイン電極を入力部に接続すると共にソース電極を出力部に接続して、出力端子からゲート電極に出力された出力電圧の電圧値に応じて入力電圧の電圧量を変換した出力電圧をソース電極から出力するｎ型チャネルの電界効果トランジスタを更に有するため、入力電圧を任意の電圧に変換することができる。
【００１５】
請求項５に記載の本発明は、前記インバータの出力端子と前記ｎ型チャネルの電界効果トランジスタのゲート電極との間に、入力端子から入力された電圧の大きさに応じて前記入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する直列に接続された偶数段のインバータを更に有することを要旨とする。
【００１６】
本発明にあっては、インバータの出力端子とｎ型チャネルの電界効果トランジスタのゲート電極との間に、入力端子から入力された電圧の大きさに応じて入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する直列に接続された偶数段のインバータを更に有するため、入力電圧を任意の電圧に変換することができる。
【００１７】
請求項６に記載の本発明は、前記インバータの出力端子と前記ｎ型チャネルの電界効果トランジスタのゲート電極との間に、入力端子と出力端子との間を第４のスイッチ素子で接続すると共に、当該入力端子をコンデンサの一方の端子に接続して、当該コンデンサを介して当該入力端子から入力された電圧の大きさに応じて前記入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する偶数個のインバータを、当該コンデンサを介して直列に接続したことを要旨とする。
【００１８】
本発明にあっては、インバータの出力端子とｎ型チャネルの電界効果トランジスタのゲート電極との間に、入力端子と出力端子との間を第４のスイッチ素子で接続すると共に、入力端子をコンデンサの一方の端子に接続して、コンデンサを介して入力端子から入力された電圧の大きさに応じて入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する偶数個のインバータを、コンデンサを介して直列に接続するため、入力電圧を任意の電圧に変換することができる。
【００１９】
請求項７に記載の本発明は、前記インバータの出力端子と前記出力部との間に、ゲート電極を当該出力端子に接続し、ドレイン電極を低電圧電源に接続すると共にソース電極を当該出力部に接続して、当該出力端子から当該ゲート電極に出力された前記出力電圧の電圧値に応じて前記入力電圧の電圧量を変換した出力電圧を当該ソース電極から出力するｐ型チャネルの電界効果トランジスタを更に有することを要旨とする。
【００２０】
本発明にあっては、インバータの出力端子と出力部との間に、ゲート電極を出力端子に接続し、ドレイン電極を低電圧電源に接続すると共にソース電極を出力部に接続して、出力端子からゲート電極に出力された出力電圧の電圧値に応じて入力電圧の電圧量を変換した出力電圧をソース電極から出力するｐ型チャネルの電界効果トランジスタを更に有するため、入力電圧を任意の電圧に変換することができる。
【００２１】
請求項８に記載の本発明は、前記インバータの出力端子と前記ｐ型チャネルの電界効果トランジスタのゲート電極との間に、入力端子から入力された電圧の大きさに応じて前記入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する直列に接続された偶数段のインバータを更に有することを要旨とする。
【００２２】
本発明にあっては、インバータの出力端子とｐ型チャネルの電界効果トランジスタのゲート電極との間に、入力端子から入力された電圧の大きさに応じて入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する直列に接続された偶数段のインバータを更に有するため、入力電圧を任意の電圧に変換することができる。
【００２３】
請求項９に記載の本発明は、前記インバータの出力端子と前記ｐ型チャネルの電界効果トランジスタのゲート電極との間に、入力端子と出力端子との間を第４のスイッチ素子で接続すると共に、当該入力端子をコンデンサの一方の端子に接続して、当該コンデンサを介して当該入力端子から入力された電圧の大きさに応じて前記入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する偶数個のインバータを、当該コンデンサを介して直列に接続したことを要旨とする。
【００２４】
本発明にあっては、インバータの出力端子とｐ型チャネルの電界効果トランジスタのゲート電極との間に、入力端子と出力端子との間を第４のスイッチ素子で接続すると共に、入力端子をコンデンサの一方の端子に接続して、コンデンサを介して入力端子から入力された電圧の大きさに応じて入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する偶数個のインバータを、コンデンサを介して直列に接続するため、入力電圧を任意の電圧に変換することができる。
【００２５】
請求項１０に記載の本発明は、前記インバータの出力端子と前記出力部との間に、入力端子から入力された電圧の大きさに応じて前記入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する直列に接続された奇数段のインバータと、ゲート電極を最終段の当該インバータの出力端子に接続し、ソース電極を前記入力部に接続すると共にドレイン電極を当該出力部に接続して、当該出力端子から当該ゲート電極に出力された前記出力電圧の電圧値に応じて前記入力電圧の電圧量を変換した出力電圧を当該ドレイン電極から出力するｐ型チャネルの電界効果トランジスタと、を更に有することを要旨とする。
【００２６】
本発明にあっては、インバータの出力端子と出力部との間に、入力端子から入力された電圧の大きさに応じて入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する直列に接続された奇数段のインバータと、ゲート電極を最終段の当該インバータの出力端子に接続し、ソース電極を入力部に接続すると共にドレイン電極を出力部に接続して、出力端子からゲート電極に出力された出力電圧の電圧値に応じて入力電圧の電圧量を変換した出力電圧をドレイン電極から出力するｐ型チャネルの電界効果トランジスタとを更に有するため、入力電圧を任意の電圧に変換することができる。
【００２７】
請求項１１に記載の本発明は、前記インバータの出力端子と前記出力部との間に、入力端子と出力端子との間を第４のスイッチ素子で接続すると共に、当該入力端子をコンデンサの一方の端子に接続して、当該コンデンサを介して当該入力端子から入力された電圧の大きさに応じて前記入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する奇数個のインバータを、当該コンデンサを介して直列に接続し、ゲート電極を最終段の当該インバータの出力端子に接続し、ソース電極を前記入力部に接続すると共にドレイン電極を当該出力部に接続して、当該出力端子から当該ゲート電極に出力された前記出力電圧の電圧値に応じて前記入力電圧の電圧量を変換した出力電圧を当該ドレイン電極から出力するｐ型チャネルの電界効果トランジスタを更に有することを要旨とする。
【００２８】
本発明にあっては、インバータの出力端子と出力部との間に、入力端子と出力端子との間を第４のスイッチ素子で接続すると共に、入力端子をコンデンサの一方の端子に接続して、コンデンサを介して入力端子から入力された電圧の大きさに応じて入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する奇数個のインバータを、コンデンサを介して直列に接続し、ゲート電極を最終段のインバータの出力端子に接続し、ソース電極を入力部に接続すると共にドレイン電極を出力部に接続して、出力端子からゲート電極に出力された出力電圧の電圧値に応じて入力電圧の電圧量を変換した出力電圧をドレイン電極から出力するｐ型チャネルの電界効果トランジスタを更に有するため、入力電圧を任意の電圧に変換することができる。
【００２９】
請求項１２に記載の本発明は、前記入力部と前記ｐ型チャネルの電界効果トランジスタのソース電極との間に、ソース電極を当該入力部に接続し、ドレイン電極を当該ｐ型チャネルの電界効果トランジスタのソース電極に接続したｐ型チャネルの電界効果トランジスタを更に有することを要旨とする。
【００３０】
請求項１３に記載の本発明は、ゲート電極を前記最終段のインバータの出力端子に接続し、ソース電極を前記入力部に入力される入力電圧よりも低い低電圧電源に接続すると共にドレイン電極を前記出力部に接続したｎ型チャネルの電界効果トランジスタを更に有することを要旨とする。
【００３１】
請求項１４に記載の本発明は、前記低電圧電源と前記ｎ型チャネルの電界効果トランジスタのソース電極との間に、ソース電極を当該低電圧電源に接続し、ドレイン電極を当該ｎ型チャネルの電界効果トランジスタのソース電極に接続したｎ型チャネルの電界効果トランジスタを更に有することを要旨とする。
【００３２】
請求項１５に記載の本発明は、前記出力部と前記低電圧電源との間に、コンデンサを更に接続したことを要旨とする。
【００３３】
本発明にあっては、出力部と低電圧電源との間に、コンデンサを更に接続したため、任意の電圧に変換された電圧を常に出力することができる。
【００３４】
請求項１６に記載の本発明は、前記インバータは、互いのドレイン電極を接続したｐ型チャネルの電界効果トランジスタとｎ型チャネルの電界効果トランジスタであって、当該ｐ型チャネルの電界効果トランジスタのソース電極を前記入力部に接続し、互いのゲート電極を入力端子とし、互いのドレイン電極を出力端子としたことを要旨とする。
【００３５】
請求項１７に記載の本発明は、前記電界効果トランジスタは、薄膜トランジスタであることを要旨とする。
【００３６】
請求項１８に記載の本発明は、前記第１のスイッチ素子，前記第２のスイッチ素子，前記第３のスイッチ素子，前記第４のスイッチ素子は、薄膜トランジスタで形成されていることを要旨とする。
【００３７】
請求項１９に記載の本発明は、前記薄膜トランジスタは、ｎＭＯＳトランジスタであることを要旨とする。
【００３８】
請求項２０に記載の本発明は、前記薄膜トランジスタは、ｐＭＯＳトランジスタであることを要旨とする。
【００３９】
請求項２１に記載の本発明は、前記薄膜トランジスタは、ｎＭＯＳトランジスタとｐＭＯＳトランジスタとを並列接続したトランスファゲートであることを要旨とする。
【００４０】
請求項２２に記載の本発明は、前記トランスファゲートに直列に接続され、前記ｐＭＯＳトランジスタのゲート電極がオンからオフに変化した場合に漏洩する電荷を、当該電荷と逆極性の電荷で相殺する第１の突き抜け補償スイッチを更に有することを要旨とする。
【００４１】
請求項２３に記載の本発明は、前記第１の突き抜け補償スイッチに並列に接続され、前記ｎＭＯＳトランジスタのゲート電極がオンからオフに変化した場合に漏洩する電荷を、当該電荷と逆極性の電荷で相殺する第２の突き抜け補償用のスイッチを更に有することを要旨とする。
【発明の効果】
【００４２】
本発明によれば、入力電圧を任意の電圧に変換するＤＣ／ＤＣコンバータを提供することができる。
【発明を実施するための最良の形態】
【００４３】
〔第１の実施の形態〕
図１は、第１の実施の形態に係るＤＣ／ＤＣコンバータの回路構成を示す回路構成図である。本実施の形態に係るＤＣ／ＤＣコンバータ１は、入力部から入力した入力電圧を変換して出力部から出力する機能を備えるものであって、電源１０と、電源１０から供給される電圧を蓄積するコンデンサＣ１と、入力端子をコンデンサＣ１の一方の端子に接続し、出力端子を出力部に接続したインバータＩＮＶ１と、電源１０とコンデンサＣ１の他方の端子との間に接続された第１のスイッチ素子ＳＷ１と、インバータＩＮＶ１の入力端子と出力端子との間に接続された第２のスイッチ素子ＳＷ２と、コンデンサＣ１の他方の端子と出力部との間に接続された第３のスイッチ素子ＳＷ３と、第１のスイッチ素子ＳＷ１〜第３のスイッチ素子ＳＷ３のオンオフを制御する制御部（図示せず）とを備えた構成である。
【００４４】
図２は、図１に示すインバータＩＮＶ１の等価回路を示す回路図である。このインバータＩＮＶ１は、互いのドレイン電極を接続したｐ型チャネルの電界効果トランジスタとｎ型チャネルの電界効果トランジスタで構成されている。また、ｐ型チャネルの電界効果トランジスタのソース電極を入力部に接続すると共に、ｎ型チャネルの電界効果トランジスタのソース電極を入力部に入力される入力電圧よりも低い低電圧電源に接続し、互いのゲート電極を入力端子に接続すると共に、互いのドレイン電極を出力端子に接続している。
【００４５】
図３は、図１及び図２に示すインバータＩＮＶ１のインバータ入出力特性を示すグラフである。入力部から入力される電位を８［Ｖ］とし、低電圧電源を０［Ｖ］とした場合に、インバータＩＮＶ１は、入力端子の電位が４［Ｖ］の中間電位近傍で急峻な傾きを持つ特性を備えている。具体的には、入力端子の電位が０〜２［Ｖ］前後の場合には、約８［Ｖ］の電圧が出力端子から出力される。これは、入力端子の電位が低くなるに従って、ｐ型チャネルの電界効果トランジスタにおけるゲート電極の電圧が低下し、閾値以下になるとソース電極とドレイン電極との間が導通して、出力端子の電位が入力部の電位と同じになるためである。一方、入力端子の電位が６〜８［Ｖ］前後の場合には、約０［Ｖ］の電圧が出力端子から出力される。これは、入力端子の電位が高くなるに従って、ｎ型チャネルの電界効果トランジスタにおけるゲート電極の電圧が増加し、閾値以上になるとソース電極とドレイン電極との間が導通して、出力端子の電位が低電圧電源の電位と同じになるためである。
【００４６】
なお、このような特性を備えたインバータは、一般に、デジタル信号を取り扱う機器において論理演算を行うＮＯＴ論理回路として利用されており、例えば、ｐＭＯＳ（ｐチャネル型のＭｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）とｎＭＯＳ（ｎチャネル型のＭｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）とを直列に接続し、このｐＭＯＳ，ｎＭＯＳのいずれかを相補的にオンに制御するＣＭＯＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ  ＭＯＳ）を挙げることができる。
【００４７】
次に、本実施の形態に係るＤＣ／ＤＣコンバータの動作について説明する。この動作方法は、制御部による第１のスイッチ素子ＳＷ１〜第３のスイッチ素子ＳＷ３を制御するパターンにより、コンデンサＣ１に電荷を蓄積するリセット期間と、入力電圧を変換して出力部から出力する出力期間の２種類に分けられる。
【００４８】
最初に、図１（ａ）を用いてリセット期間の動作について説明する。まず、制御部は、第１のスイッチ素子ＳＷ１と第２のスイッチ素子ＳＷ２とをオンに制御すると共に、第３のスイッチ素子ＳＷ３をオフに制御する。これにより、第１のスイッチ素子ＳＷ１を介して電源１０の電圧がコンデンサＣ１に蓄積されるので、コンデンサＣ１の両端の電荷は一定に保持された状態となる。なお、電源１０の電圧は６［Ｖ］とし、第１のスイッチ素子ＳＷ１をオンに制御した瞬間にコンデンサＣ１に蓄積された電圧を６［Ｖ］として説明を続ける。
【００４９】
その後、インバータＩＮＶ１は、コンデンサＣ１に蓄積された電圧を入力端子から入力し、この電圧の大きさに応じて入力電圧の電圧量を変換した出力電圧を出力端子から出力部に出力する。具体的には、インバータＩＮＶ１は、入力端子に６［Ｖ］の電圧が入力されるので、図３に示すインバータＩＮＶ１のインバータ入出力特性に基づいて、０［Ｖ］に近い電圧を出力端子から出力する。
【００５０】
ここで、第２のスイッチ素子ＳＷ２がオンに制御されているので、インバータＩＮＶ１の出力端子から出力された出力電圧は、第２のスイッチ素子ＳＷ２を介して再び入力端子から入力される。インバータＩＮＶ１は、再び、入力端子から入力した電圧の大きさに応じて入力電圧の電圧量を変換した出力電圧を出力端子から出力部に出力する。具体的には、インバータＩＮＶ１は、入力端子に０［Ｖ］に近い電圧が入力されるので、図３に示すインバータＩＮＶ１のインバータ入出力特性に基づいて、８［Ｖ］に近い電圧を出力端子から出力する。
【００５１】
そして、インバータＩＮＶ１から出力された出力電圧は、第２のスイッチ素子ＳＷ２を介して再び入力端子から入力され、インバータＩＮＶ１は、同様の電圧量の変換を繰り返し行い、最終的には、入力端子の電圧と出力部の電圧とが同等となる出力電圧を出力端子から出力部に出力する。具体的には、インバータＩＮＶ１のインバータ入出力特性を満たし（図３に示す実線）、且つ、入力端子の電圧と出力部の電圧とが同等（図３に示す破線）となる電圧４［Ｖ］が出力部から出力される。
【００５２】
次に、図１（ｂ）を用いて出力期間の動作について説明する。制御部は、第１のスイッチ素子ＳＷ１と第２のスイッチ素子ＳＷ２とをオフに制御すると共に、第３のスイッチ素子ＳＷ３をオンに制御する。リセット期間では、コンデンサＣ１の電源１０に接続された側の電圧は６［Ｖ］、コンデンサＣ１のインバータＩＮＶ１に接続された側の電圧は４［Ｖ］であるが、第１のスイッチ素子ＳＷ１をオフに制御することで、コンデンサＣ１に蓄積された電荷の放電が始まる。即ち、放電される電圧をΔｘ［Ｖ］とした場合に、コンデンサＣ１の電源１０に接続された側の電圧は（６−Δｘ）［Ｖ］、コンデンサＣ１のインバータＩＮＶ１に接続された側の電圧は（４−Δｘ）［Ｖ］に変化する。
【００５３】
その後、インバータＩＮＶ１は、コンデンサＣ１に蓄積されている電圧を入力端子から入力し、この電圧の大きさに応じて入力電圧の電圧量を変換した出力電圧を出力端子から出力部に出力する。具体的には、インバータＩＮＶ１は、入力端子に（４−Δｘ）［Ｖ］の電圧が入力されるので、図３に示すインバータＩＮＶ１のインバータ入出力特性に基づいて、（４＋Δｙ）［Ｖ］の電圧を出力端子から出力する。
【００５４】
ここで、第３のスイッチ素子ＳＷ３がオンに制御されているので、インバータＩＮＶ１の出力端子から出力された出力電圧は、第３のスイッチ素子ＳＷ３とコンデンサＣ１とを介して再び入力端子から入力される。インバータＩＮＶ１は、再び、入力端子から入力した電圧の大きさに応じて入力電圧の電圧量を変換した出力電圧を出力端子から出力部に出力する。以降、同様の電圧量の変換を繰り返し行い、最終的に、入力端子の電圧と出力部の電圧とが同等となる出力電圧を出力端子から出力部に出力する。具体的には、インバータＩＮＶ１のインバータ入出力特性を満たし（図３に示す実線）、且つ、インバータＩＮＶ１の入力端子の電圧と出力部の電圧とが同等となる電圧が出力部から出力される。なお、入力端子の電圧と出力部の電圧とが同等となる電圧とは、コンデンサＣ１の電源１０に接続された側には、前述したように（６−Δｘ）［Ｖ］の電圧が蓄積されているので、出力部の電圧も（６−Δｘ）［Ｖ］となり、入力端子の電圧（４−Δｘ）［Ｖ］と出力部の電圧（６−Δｘ）［Ｖ］とが同等となる電圧である。即ち、図３に示すインバータＩＮＶ１のインバータ入出力特性の曲線上で、入力端子の電圧（４−Δｘ）［Ｖ］と出力端子の電圧（６−Δｘ）［Ｖ］とが同等となる電圧である約６［Ｖ］が出力部から出力される。
【００５５】
以降、制御部は、第１のスイッチ素子ＳＷ１〜第３のスイッチ素子ＳＷ３のオンオフを交互に繰り返すことで、リセット期間と出力期間とを交互に行う。
【００５６】
従って、本実施の形態に係るＤＣ／ＤＣコンバータ１は、出力期間において、入力部から入力した入力電圧８［Ｖ］を、約６［Ｖ］に変換した出力電圧を出力部から出力することができる。また、電源１０がコンデンサＣ１に供給する電圧量を変化させることで、任意の出力電圧を出力できることは言うまでも無い。なお、出力期間では、第２のスイッチ素子ＳＷ２がオフに制御されているので、コンデンサＣ１に蓄積された電荷が第２のスイッチ素子ＳＷ２の一端からリークして、上述した６［Ｖ］の出力電圧が変動する可能性があるが、リセット期間により第１のスイッチ素子ＳＷ１をオンに制御して、コンデンサＣ１に蓄積される電圧を６［Ｖ］に保持する期間を得ることで、より確実に６［Ｖ］の出力電圧を出力することができる。
【００５７】
なお、本実施の形態では、コンデンサＣ１に電圧を供給する方法として電源１０を用いる方法について説明したが、この電源１０に代えて、入力部を第１のスイッチ素子ＳＷ１に直接接続して、８［Ｖ］の電圧をコンデンサＣ１に蓄積する方法でもよいし、この入力部と第１のスイッチ素子ＳＷ１との間に抵抗を更に接続して、入力部における８［Ｖ］の電圧を６［Ｖ］に低減した電圧をコンデンサＣ１に蓄積するようにしても同様の効果が得られることは言うまでも無い。
【００５８】
本実施の形態によれば、所定の電圧を蓄積したコンデンサＣ１と、コンデンサＣ１の一方の端子に接続され、蓄積された電圧を入力端子から入力し、入力された電圧の大きさに応じて入力電圧の電圧量を変換した出力電圧を出力端子から出力部に出力し、先のコンデンサを介して出力された出力電圧を再び入力端子から入力して同様の電圧量の変換を繰り返し、入力端子の電圧と出力部の電圧とが同等となる出力電圧を出力端子から出力するインバータＩＮＶ１とを有するので、入力電圧を任意の電圧に変換することができる。
【００５９】
本実施の形態によれば、コンデンサＣ１に先の所定の電圧を供給する電源１０と、電源１０とコンデンサＣ１の他方の端子との間に接続された第１のスイッチ素子ＳＷ１と、インバータＩＮＶ１の入力端子とインバータＩＮＶ１の出力端子との間に接続された第２のスイッチ素子ＳＷ２と、コンデンサＣ１の他方の端子と出力部との間に接続された第３のスイッチ素子ＳＷ３と、第１のスイッチ素子ＳＷ１と第２のスイッチ素子ＳＷ２とをオンに制御すると共に第３のスイッチ素子ＳＷ３をオフに制御し、第１のスイッチ素子ＳＷ１と第２のスイッチ素子ＳＷ２をオフに制御にすると共に第３のスイッチ素子ＳＷ３をオンに制御することを交互に繰り返す制御部とを有するので、より確実な電圧値を有する任意の電圧に変換することができる。
【００６０】
〔第２の実施の形態〕
図４は、第２の実施の形態に係るＤＣ／ＤＣコンバータの回路構成を示す回路構成図である。本実施の形態に係るＤＣ／ＤＣコンバータ１は、入力部から入力した入力電圧を変換して出力部から出力する機能を備えるものであって、一端が入力部に接続された第１の抵抗Ｒ１と、一端が第１の抵抗の他端に接続され、他端が入力部に入力される入力電圧よりも低い低電圧電源に接続された第２の抵抗Ｒ２と、第１の抵抗Ｒ１を介して入力部から供給される電圧を蓄積するコンデンサＣ１と、入力端子をコンデンサＣ１の一方の端子に接続し、出力端子を出力部に接続したインバータＩＮＶ１と、第１の抵抗Ｒ１の他端とコンデンサＣ１の他方の端子との間に接続された第１のスイッチ素子ＳＷ１と、インバータＩＮＶ１の入力端子と出力端子との間に接続された第２のスイッチ素子ＳＷ２と、コンデンサＣ１の他方の端子と出力部との間に接続された第３のスイッチ素子ＳＷ３と、第１のスイッチ素子ＳＷ１〜第３のスイッチ素子ＳＷ３のオンオフを制御する制御部（図示せず）と、出力部と低電圧電源との間に接続されたコンデンサＣ１０とを備えた構成である。
【００６１】
そして、インバータＩＮＶ１の出力端子と出力部との間に、ゲート電極を出力端子に接続し、ドレイン電極を入力部に接続すると共にソース電極を出力部に接続したｎ型チャネルの電界効果トランジスタＮＣＨ１を更に有する構成である。
【００６２】
ｎ型チャネルの電界効果トランジスタＮＣＨ１は、第１の実施の形態で説明したインバータＩＮＶ１を構成するｎ型チャネルの電界効果トランジスタの機能と同じ機能を備えており、具体的には、ゲート電極の電圧が増加するに伴い、ソース電極とドレイン電極との間に流れる電流が増加する特性を有している。このようなｎ型チャネルの電界効果トランジスタは、例えば、ｎ型のＭＯＳトランジスタを用いることができる。
【００６３】
なお、インバータＩＮＶ１の構成及び特性については、第１の実施の形態で説明した構成及び特性と同様なので、ここでは重複した説明は省略する。
【００６４】
次に、本実施の形態に係るＤＣ／ＤＣコンバータの動作について説明する。この動作方法は、制御部による第１のスイッチ素子ＳＷ１〜第３のスイッチ素子ＳＷ３を制御するパターンにより、コンデンサＣ１に電荷を蓄積するリセット期間と、入力電圧を変換して出力部から出力する出力期間の２種類に分けられる。
【００６５】
最初に、図４（ａ）を用いてリセット期間の動作について説明する。まず、制御部は、第１のスイッチ素子ＳＷ１と第２のスイッチ素子ＳＷ２とをオンに制御すると共に、第３のスイッチ素子ＳＷ３をオフに制御する。これにより、第１のスイッチ素子ＳＷ１を介して入力部から入力された入力電圧がコンデンサＣ１に蓄積されるので、コンデンサＣ１の両端の電荷は一定に保持された状態となる。なお、入力電圧は８［Ｖ］とし、第１のスイッチ素子ＳＷ１をオンに制御した瞬間にコンデンサＣ１に蓄積された電圧を６［Ｖ］として説明を続ける。本実施の形態では、入力部と低電圧電源との間に、第１の抵抗Ｒ１と第２の抵抗Ｒ２とを接続することで入力電圧を分圧し、これら抵抗の有する抵抗値を変更することで、コンデンサＣ１に蓄積される電圧値を変更可能としている。
【００６６】
その後、インバータＩＮＶ１は、コンデンサＣ１に蓄積された電圧を入力端子から入力し、この電圧の大きさに応じて入力電圧の電圧量を変換した出力電圧を出力端子から出力部に出力する。具体的には、インバータＩＮＶ１は、入力端子に６［Ｖ］の電圧が入力されるので、図３に示すインバータＩＮＶ１のインバータ入出力特性に基づいて、０［Ｖ］に近い電圧を出力端子から出力する。
【００６７】
ここで、第２のスイッチ素子ＳＷ２がオンに制御されているので、インバータＩＮＶ１の出力端子から出力された出力電圧は、第２のスイッチ素子ＳＷ２を介して再び入力端子から入力される。インバータＩＮＶ１は、再び、入力端子から入力した電圧の大きさに応じて入力電圧の電圧量を変換した出力電圧を出力端子から出力部に出力する。具体的には、インバータＩＮＶ１は、入力端子に０［Ｖ］に近い電圧が入力されるので、図３に示すインバータＩＮＶ１のインバータ入出力特性に基づいて、８［Ｖ］に近い電圧を出力端子から出力する。
【００６８】
そして、インバータＩＮＶ１から出力された出力電圧は、第２のスイッチ素子ＳＷ２を介して再び入力端子から入力され、インバータＩＮＶ１は、同様の電圧量の変換を繰り返し行い、最終的には、入力端子の電圧と出力端子の電圧とが同等となる出力電圧を出力端子から出力する。具体的には、第１の実施の形態で説明したように、インバータＩＮＶ１のインバータ入出力特性を満たし（図３に示す実線）、且つ、入力端子の電圧と出力部の電圧とが同等（図３に示す破線）となる電圧４［Ｖ］が出力端子から出力される。
【００６９】
そして、インバータＩＮＶ１から出力された出力電圧は、ｎ型チャネルの電界効果トランジスタＮＣＨ１のゲート電極に入力されて、ｎ型チャネルの電界効果トランジスタＮＣＨ１は、この出力電圧の電圧値に応じてドレイン電極に流れる入力電圧の電圧量を変換した出力電圧をソース電極から出力する。例えば、ｎ型チャネルの電界効果トランジスタＮＣＨ１は、ゲート電圧の電位が４［Ｖ］の場合に、ドレイン電極に流れる８［Ｖ］の電圧のうち４［Ｖ］をソース電極から出力する。
【００７０】
次に、図４（ｂ）を用いて出力期間の動作について説明する。制御部は、第１のスイッチ素子ＳＷ１と第２のスイッチ素子ＳＷ２とをオフに制御すると共に、第３のスイッチ素子ＳＷ３をオンに制御する。リセット期間では、コンデンサＣ１の第１の抵抗Ｒ１に接続された側の電圧は６［Ｖ］、コンデンサＣ１のインバータＩＮＶ１に接続された側の電圧は４［Ｖ］であるが、第１のスイッチ素子ＳＷ１をオフに制御することで、コンデンサＣ１に蓄積された電荷の放電が始まる。即ち、放電される電圧をΔｘ［Ｖ］とした場合に、コンデンサＣ１の第１の抵抗Ｒ１に接続された側の電圧は（６−Δｘ）［Ｖ］、コンデンサＣ１のインバータＩＮＶ１に接続された側の電圧は（４−Δｘ）［Ｖ］に変化する。
【００７１】
その後、インバータＩＮＶ１は、コンデンサＣ１に蓄積されている電圧を入力端子から入力し、この電圧の大きさに応じて入力電圧の電圧量を変換した出力電圧を出力端子から出力する。具体的には、インバータＩＮＶ１は、入力端子に（４−Δｘ）［Ｖ］の電圧が入力されるので、図３に示すインバータＩＮＶ１のインバータ入出力特性に基づいて、（４＋Δｙ）［Ｖ］の電圧を出力端子から出力する。
【００７２】
そして、インバータＩＮＶ１から出力された出力電圧は、ｎ型チャネルの電界効果トランジスタＮＣＨ１のゲート電極に入力されて、ｎ型チャネルの電界効果トランジスタＮＣＨ１は、この出力電圧の電圧値に応じてドレイン電極に流れる入力電圧の電圧量を変換した出力電圧をソース電極から出力する。例えば、ｎ型チャネルの電界効果トランジスタＮＣＨ１は、ゲート電圧の電位が（４＋Δｙ）［Ｖ］の場合に、ドレイン電極に流れる８［Ｖ］の電圧のうち７［Ｖ］をソース電極から出力する。
【００７３】
ここで、第３のスイッチ素子ＳＷ３がオンに制御されているので、ｎ型チャネルの電界効果トランジスタＮＣＨ１のソース電極から出力された出力電圧は、第３のスイッチ素子ＳＷ３とコンデンサＣ１とを介して再び入力端子から入力される。インバータＩＮＶ１は、再び、入力端子から入力した電圧の大きさに応じて入力電圧の電圧量を変換した出力電圧を出力端子から出力部に出力する。以降、同様の電圧量の変換を繰り返し行い、最終的に、入力端子の電圧と出力部の電圧とが同等となる出力電圧を出力端子から出力部に出力する。具体的には、インバータＩＮＶ１のインバータ入出力特性を満たし（図３に示す実線）、且つ、入力端子の電圧と出力部の電圧とが同等となる電圧が出力部から出力される。なお、入力端子の電圧と出力部の電圧とが同等となる電圧とは、コンデンサＣ１の第１の抵抗Ｒ１に接続された側には、前述したように（６−Δｘ）［Ｖ］の電圧が蓄積されているので、出力部の電圧も（６−Δｘ）［Ｖ］となり、入力端子の電圧（４−Δｘ）［Ｖ］と出力部の電圧（６−Δｘ）［Ｖ］とが同等となる電圧である。即ち、図３に示すインバータＩＮＶ１のインバータ入出力特性の曲線上で、入力端子の電圧（４−Δｘ）［Ｖ］と出力端子の電圧（６−Δｘ）［Ｖ］とが同等となる電圧である約６［Ｖ］が出力部から出力される。
【００７４】
以降、制御部は、第１のスイッチ素子ＳＷ１〜第３のスイッチ素子ＳＷ３のオンオフを交互に繰り返すことで、リセット期間と出力期間とを交互に行う。
【００７５】
従って、本実施の形態に係るＤＣ／ＤＣコンバータ１は、出力期間において、入力部から入力した入力電圧８［Ｖ］を、約６［Ｖ］に変換した出力電圧を出力部から出力することができる。また、第１の抵抗Ｒ１と第２の抵抗Ｒ２との抵抗比率を変化させることで、任意の出力電圧を出力できることは言うまでも無い。なお、出力期間では、第２のスイッチ素子ＳＷ２がオフに制御されているので、コンデンサＣ１に蓄積された電荷が第２のスイッチ素子ＳＷ２の一端からリークして、上述した６［Ｖ］の出力電圧が変動する可能性があるが、リセット期間により第１のスイッチ素子ＳＷ１をオンに制御して、コンデンサＣ１に蓄積される電圧を６［Ｖ］に保持する期間を得ることで、より確実に６［Ｖ］の出力電圧を出力することができる。更に、一度出力期間を経ると、出力期間で出力された電圧がコンデンサＣ１０に蓄積されるので、リセット期間であっても、出力期間と同じ電位を出力することができる。
【００７６】
本実施の形態では、ｎ型チャネル型の電界効果トランジスタを用いた場合について説明したが、ｎ型チャネル型の電界効果トランジスタに代えて、ゲート電極を出力端子に接続し、ドレイン電極を入力部に接続すると共にソース電極を出力部に接続して、出力端子からゲート電極に出力された力電圧の電圧値に応じてドレイン電極に流れる入力電圧の電圧量を変換した出力電圧をソース電極から出力するｐ型チャネルの電界効果トランジスタを用いた場合であっても同様の効果が得られることは言うまでも無い。
【００７７】
本実施の形態によれば、インバータＩＮＶ１の出力端子と出力部との間に、ゲート電極を出力端子に接続し、ドレイン電極を入力部に接続すると共にソース電極を出力部に接続して、出力端子からゲート電極に出力された出力電圧の電圧値に応じて入力電圧の電圧量を変換した出力電圧をソース電極から出力するｎ型チャネルの電界効果トランジスタＮＣＨ１を更に有するので、入力電圧を任意の電圧に変換することができる。
【００７８】
〔第３の実施の形態〕
図５は、第３の実施の形態に係るＤＣ／ＤＣコンバータの回路構成を示す回路構成図である。本実施の形態に係るＤＣ／ＤＣコンバータ１は、第２の実施の形態に係るＤＣ／ＤＣコンバータ１におけるインバータＩＮＶ１の出力端子とｎ型チャネルの電界効果トランジスタＮＣＨ１のゲート電極との間に、インバータＩＮＶ２及びインバータＩＮＶ３を直列に接続した構成である。
【００７９】
なお、追加されたこれら２つのインバータは、インバータＩＮＶ１と同様の機能を備えるものであって、具体的には、図２及び図３を用いて第１の実施の形態で説明したものと同様なので、ここでは重複説明は省略する。
【００８０】
次に、本実施の形態に係るＤＣ／ＤＣコンバータの動作について説明する。この動作方法は、制御部による第１のスイッチ素子ＳＷ１〜第３のスイッチ素子ＳＷ３を制御するパターンにより、コンデンサＣ１に電荷を蓄積するリセット期間と、入力電圧を変換して出力部から出力する出力期間の２種類に分けられる。
【００８１】
最初に、図５（ａ）を用いてリセット期間の動作について説明する。まず、制御部は、第１のスイッチ素子ＳＷ１と第２のスイッチ素子ＳＷ２とをオンに制御すると共に、第３のスイッチ素子ＳＷ３をオフに制御する。これにより、第１のスイッチ素子ＳＷ１を介して入力部から入力された入力電圧がコンデンサＣ１に蓄積されるので、コンデンサＣ１の両端の電荷は一定に保持された状態となる。なお、入力電圧は８［Ｖ］とし、第１のスイッチ素子ＳＷ１をオンに制御した瞬間にコンデンサＣ１に蓄積された電圧を６［Ｖ］として説明を続ける。本実施の形態では、第２の実施の形態と同様に、入力部と低電圧電源との間に、第１の抵抗Ｒ１と第２の抵抗Ｒ２とを接続することで入力電圧を分圧し、これら抵抗の有する抵抗値を変更することで、コンデンサＣ１に蓄積される電圧値を変更可能としている。
【００８２】
その後、インバータＩＮＶ１は、コンデンサＣ１に蓄積された電圧を入力端子から入力し、この電圧の大きさに応じて入力電圧の電圧量を変換した出力電圧を出力端子から出力部に出力する。具体的には、インバータＩＮＶ１は、入力端子に６［Ｖ］の電圧が入力されるので、図３に示すインバータＩＮＶ１のインバータ入出力特性に基づいて、０［Ｖ］に近い電圧を出力端子から出力する。
【００８３】
ここで、第２のスイッチ素子ＳＷ２がオンに制御されているので、インバータＩＮＶ１の出力端子から出力された出力電圧は、第２のスイッチ素子ＳＷ２を介して再び入力端子から入力される。インバータＩＮＶ１は、再び、入力端子から入力した電圧の大きさに応じて入力電圧の電圧量を変換した出力電圧を出力端子から出力部に出力する。具体的には、インバータＩＮＶ１は、入力端子に０［Ｖ］に近い電圧が入力されるので、図３に示すインバータＩＮＶ１のインバータ入出力特性に基づいて、８［Ｖ］に近い電圧を出力端子から出力する。
【００８４】
そして、インバータＩＮＶ１から出力された出力電圧は、第２のスイッチ素子ＳＷ２を介して再び入力端子から入力され、インバータＩＮＶ１は、同様の電圧量の変換を繰り返し行い、最終的には、入力端子の電圧と出力端子の電圧とが同等となる出力電圧を出力端子から出力する。具体的には、第１の実施の形態で説明したように、インバータＩＮＶ１のインバータ入出力特性を満たし（図３に示す実線）、且つ、入力端子の電圧と出力部の電圧とが同等（図３に示す破線）となる電圧４［Ｖ］が出力端子から出力される。
【００８５】
その後、インバータＩＮＶ１から出力された出力電圧は、インバータＩＮＶ２の入力端子に入力されて、インバータＩＮＶ２は、入力端子から入力された電圧の大きさに応じて入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する。具体的には、インバータＩＮＶ２は、入力端子に４［Ｖ］の電圧が入力されるので、図３に示すインバータ入出力特性に基づいて、４［Ｖ］の電圧を出力端子から出力する。
【００８６】
そして、インバータＩＮＶ２から出力された出力電圧は、インバータＩＮＶ３の入力端子に入力されて、インバータＩＮＶ３は、入力端子から入力された電圧の大きさに応じて入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する。具体的には、インバータＩＮＶ３は、入力端子に４［Ｖ］の電圧が入力されるので、図３に示すインバータ入出力特性に基づいて、４［Ｖ］の電圧を出力端子から出力する。
【００８７】
そして、インバータＩＮＶ３から出力された出力電圧は、ｎ型チャネルの電界効果トランジスタＮＣＨ１のゲート電極に入力されて、ｎ型チャネルの電界効果トランジスタＮＣＨ１は、この出力電圧の電圧値に応じてドレイン電極に流れる入力電圧の電圧量を変換した出力電圧をソース電極から出力する。例えば、ｎ型チャネルの電界効果トランジスタＮＣＨ１は、ゲート電圧の電位が４［Ｖ］の場合に、ドレイン電極に流れる８［Ｖ］の電圧のうち４［Ｖ］をソース電極から出力する。
【００８８】
次に、図５（ｂ）を用いて出力期間の動作について説明する。制御部は、第１のスイッチ素子ＳＷ１と第２のスイッチ素子ＳＷ２とをオフに制御すると共に、第３のスイッチ素子ＳＷ３をオンに制御する。リセット期間では、コンデンサＣ１の第１の抵抗Ｒ１に接続された側の電圧は６［Ｖ］、コンデンサＣ１のインバータＩＮＶ１に接続された側の電圧は４［Ｖ］であるが、第１のスイッチ素子ＳＷ１をオフに制御することで、コンデンサＣ１に蓄積された電荷の放電が始まる。即ち、放電される電圧をΔｘ［Ｖ］とした場合に、コンデンサＣ１の第１の抵抗Ｒ１に接続された側の電圧は（６−Δｘ）［Ｖ］、コンデンサＣ１のインバータＩＮＶ１に接続された側の電圧は（４−Δｘ）［Ｖ］に変化する。
【００８９】
その後、インバータＩＮＶ１は、コンデンサＣ１に蓄積されている電圧を入力端子から入力し、この電圧の大きさに応じて入力電圧の電圧量を変換した出力電圧を出力端子から出力する。具体的には、インバータＩＮＶ１は、入力端子に（４−Δｘ）［Ｖ］の電圧が入力されるので、図３に示すインバータＩＮＶ１のインバータ入出力特性に基づいて、（４＋Δｙ）［Ｖ］の電圧を出力端子から出力する。
【００９０】
そして、インバータＩＮＶ１から出力された出力電圧は、インバータＩＮＶ２の入力端子に入力されて、インバータＩＮＶ２は、入力端子から入力された電圧の大きさに応じて入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する。具体的には、インバータＩＮＶ２は、入力端子に（４＋Δｙ）［Ｖ］の電圧が入力されるので、図３に示すインバータ入出力特性に基づいて、（４−Δｚ）［Ｖ］の電圧を出力端子から出力する。
【００９１】
その後、インバータＩＮＶ２から出力された出力電圧は、インバータＩＮＶ３の入力端子に入力されて、インバータＩＮＶ３は、入力端子から入力された電圧の大きさに応じて入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する。具体的には、インバータＩＮＶ３は、入力端子に（４−Δｚ）［Ｖ］の電圧が入力されるので、図３に示すインバータ入出力特性に基づいて、（４＋Δｗ）［Ｖ］の電圧を出力端子から出力する。
【００９２】
そして、インバータＩＮＶ１から出力された出力電圧は、ｎ型チャネルの電界効果トランジスタＮＣＨ１のゲート電極に入力されて、ｎ型チャネルの電界効果トランジスタＮＣＨ１は、この出力電圧の電圧値に応じてドレイン電極に流れる入力電圧の電圧量を変換した出力電圧をソース電極から出力する。例えば、ｎ型チャネルの電界効果トランジスタＮＣＨ１は、ゲート電圧の電位が（４＋Δｗ）［Ｖ］の場合に、ドレイン電極に流れる８［Ｖ］の電圧のうち７［Ｖ］をソース電極から出力する。
【００９３】
ここで、第３のスイッチ素子ＳＷ３がオンに制御されているので、ｎ型チャネルの電界効果トランジスタＮＣＨ１のソース電極から出力された出力電圧は、第３のスイッチ素子ＳＷ３とコンデンサＣ１とを介して再び入力端子から入力される。インバータＩＮＶ１は、再び、入力端子から入力した電圧の大きさに応じて入力電圧の電圧量を変換した出力電圧を出力端子から出力部に出力する。以降、同様の電圧量の変換を繰り返し行い、最終的に、インバータＩＮＶ１の入力端子の電圧と出力部の電圧とが同等となる出力電圧を出力端子から出力部に出力する。具体的には、インバータＩＮＶ１のインバータ入出力特性を満たし（図３に示す実線）、且つ、インバータＩＮＶ１の入力端子の電圧と出力部の電圧とが同等となる電圧が出力部から出力される。なお、入力端子の電圧と出力部の電圧とが同等となる電圧とは、コンデンサＣ１の第１の抵抗Ｒ１に接続された側には、前述したように（６−Δｘ）［Ｖ］の電圧が蓄積されているので、出力部の電圧も（６−Δｘ）［Ｖ］となり、インバータＩＮＶ１の入力端子の電圧（４−Δｘ）［Ｖ］と出力部の電圧（６−Δｘ）［Ｖ］とが同等となる電圧である。即ち、図３に示すインバータＩＮＶ１のインバータ入出力特性の曲線上で、入力端子の電圧（４−Δｘ）［Ｖ］と出力端子の電圧（６−Δｘ）［Ｖ］とが同等となる電圧である約６［Ｖ］が出力部から出力される。
【００９４】
以降、制御部は、第１のスイッチ素子ＳＷ１〜第３のスイッチ素子ＳＷ３のオンオフを交互に繰り返すことで、リセット期間と出力期間とを交互に行う。
【００９５】
従って、本実施の形態に係るＤＣ／ＤＣコンバータ１は、出力期間において、入力部から入力した入力電圧８［Ｖ］を、約６［Ｖ］に変換した出力電圧を出力部から出力することができる。また、第１の抵抗Ｒ１と第２の抵抗Ｒ２との抵抗比率を変化させることで、任意の出力電圧を出力できることは言うまでも無い。なお、出力期間では、第２のスイッチ素子ＳＷ２がオフに制御されているので、コンデンサＣ１に蓄積された電荷が第２のスイッチ素子ＳＷ２の一端からリークして、上述した６［Ｖ］の出力電圧が変動する可能性があるが、リセット期間により第１のスイッチ素子ＳＷ１をオンに制御して、コンデンサＣ１に蓄積される電圧を６［Ｖ］に保持する期間を得ることで、より確実に６［Ｖ］の出力電圧を出力することができる。更に、一度出力期間を経ると、出力期間で出力された電圧がコンデンサＣ１０に蓄積されるので、リセット期間であっても、出力期間と同じ電位を出力することができる。
【００９６】
本実施の形態では、ｎ型チャネル型の電界効果トランジスタを用いた場合について説明したが、ｎ型チャネル型の電界効果トランジスタに代えて、ゲート電極を出力端子に接続し、ドレイン電極を入力部に接続すると共にソース電極を出力部に接続して、出力端子からゲート電極に出力された力電圧の電圧値に応じてドレイン電極に流れる入力電圧の電圧量を変換した出力電圧をソース電極から出力するｐ型チャネルの電界効果トランジスタを用いた場合であっても同様の効果が得られることは言うまでも無い。
【００９７】
また、本実施の形態では、２段のインバータＩＮＶ２及びインバータＩＮＶ３を追加した構成について説明したが、２段に限られるものではなく、偶数段であれば同様の効果が得られることは言うまでも無い。
【００９８】
本実施の形態によれば、インバータＩＮＶ１の出力端子とｎ型チャネルの電界効果トランジスタＮＣＨ１のゲート電極との間に、入力端子から入力された電圧の大きさに応じて入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する直列に接続されたインバータＩＮＶ２及びインバータＩＮＶ２を更に有するので、入力電圧を任意の電圧に変換することができる。
【００９９】
〔第４の実施の形態〕
図６は、第４の実施の形態に係るＤＣ／ＤＣコンバータの回路構成を示す回路構成図である。本実施の形態に係るＤＣ／ＤＣコンバータ１は、第２の実施の形態に係るＤＣ／ＤＣコンバータ１におけるインバータＩＮＶ１の出力端子とｎ型チャネルの電界効果トランジスタＮＣＨ１のゲート電極との間に、入力端子と出力端子との間を第４のスイッチ素子で接続すると共に、この入力端子をコンデンサＣ２の一方の端子に接続したインバータＩＮＶ２と、入力端子と出力端子との間を第５のスイッチ素子で接続すると共に、この入力端子をコンデンサＣ３の一方の端子に接続したインバータＩＮＶ３とを、コンデンサＣ２及びコンデンサＣ３を介して直列に接続した構成である。
【０１００】
なお、追加されたこれら２つのインバータは、インバータＩＮＶ１と同様の機能を備えるものであって、具体的には、図２及び図３を用いて第１の実施の形態で説明したものと同様なので、ここでは重複説明は省略する。
【０１０１】
次に、本実施の形態に係るＤＣ／ＤＣコンバータの動作について説明する。この動作方法は、制御部による第１のスイッチ素子ＳＷ１〜第５のスイッチ素子ＳＷ５を制御するパターンにより、コンデンサＣ１に電荷を蓄積するリセット期間と、入力電圧を変換して出力部から出力する出力期間の２種類に分けられる。
【０１０２】
最初に、図６（ａ）を用いてリセット期間の動作について説明する。まず、制御部は、第１のスイッチ素子ＳＷ１と第２のスイッチ素子ＳＷ２と第４のスイッチ素子ＳＷ４と第５のスイッチ素子ＳＷ５とをオンに制御すると共に、第３のスイッチ素子ＳＷ３をオフに制御する。これにより、第１のスイッチ素子ＳＷ１を介して入力部から入力された入力電圧がコンデンサＣ１に蓄積されるので、コンデンサＣ１の両端の電荷は一定に保持された状態となる。なお、入力電圧は８［Ｖ］とし、第１のスイッチ素子ＳＷ１をオンに制御した瞬間にコンデンサＣ１に蓄積された電圧を６［Ｖ］として説明を続ける。本実施の形態では、第２の実施の形態と同様に、入力部と低電圧電源との間に、第１の抵抗Ｒ１と第２の抵抗Ｒ２とを接続することで入力電圧を分圧し、これら抵抗の有する抵抗値を変更することで、コンデンサＣ１に蓄積される電圧値を変更可能としている。
【０１０３】
その後、インバータＩＮＶ１は、コンデンサＣ１に蓄積された電圧を入力端子から入力し、この電圧の大きさに応じて入力電圧の電圧量を変換した出力電圧を出力端子から出力部に出力する。具体的には、インバータＩＮＶ１は、入力端子に６［Ｖ］の電圧が入力されるので、図３に示すインバータＩＮＶ１のインバータ入出力特性に基づいて、０［Ｖ］に近い電圧を出力端子から出力する。
【０１０４】
ここで、第２のスイッチ素子ＳＷ２がオンに制御されているので、インバータＩＮＶ１の出力端子から出力された出力電圧は、第２のスイッチ素子ＳＷ２を介して再び入力端子から入力される。インバータＩＮＶ１は、再び、入力端子から入力した電圧の大きさに応じて入力電圧の電圧量を変換した出力電圧を出力端子から出力部に出力する。具体的には、インバータＩＮＶ１は、入力端子に０［Ｖ］に近い電圧が入力されるので、図３に示すインバータＩＮＶ１のインバータ入出力特性に基づいて、８［Ｖ］に近い電圧を出力端子から出力する。
【０１０５】
そして、インバータＩＮＶ１から出力された出力電圧は、第２のスイッチ素子ＳＷ２を介して再び入力端子から入力され、インバータＩＮＶ１は、同様の電圧量の変換を繰り返し行い、最終的には、入力端子の電圧と出力端子の電圧とが同等となる出力電圧を出力端子から出力する。具体的には、第１の実施の形態で説明したように、インバータＩＮＶ１のインバータ入出力特性を満たし（図３に示す実線）、且つ、入力端子の電圧と出力部の電圧とが同等（図３に示す破線）となる電圧４［Ｖ］が出力端子から出力される。
【０１０６】
その後、インバータＩＮＶ１から出力された出力電圧は、インバータＩＮＶ２の入力端子に入力されて、インバータＩＮＶ２は、入力端子から入力された電圧の大きさに応じて入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する。具体的には、インバータＩＮＶ２は、入力端子に４［Ｖ］の電圧が入力されるので、図３に示すインバータ入出力特性に基づいて、４［Ｖ］の電圧を出力端子から出力する。
【０１０７】
ここで、第４のスイッチ素子ＳＷ４がオンに制御されているので、インバータＩＮＶ２の出力端子から出力された出力電圧は、第４のスイッチ素子ＳＷ４を介して再び入力端子から入力され、インバータＩＮＶ２は、同様の電圧量の変換を繰り返し行い、最終的には、入力端子の電圧と出力端子の電圧とが同等となる出力電圧を出力端子から出力する。具体的には、第１の実施の形態で説明したように、インバータＩＮＶ２のインバータ入出力特性を満たし（図３に示す実線）、且つ、入力端子の電圧と出力部の電圧とが同等（図３に示す破線）となる電圧４［Ｖ］が出力端子から出力される。
【０１０８】
その後、インバータＩＮＶ２から出力された出力電圧は、インバータＩＮＶ３の入力端子に入力されて、インバータＩＮＶ３は、入力端子から入力された電圧の大きさに応じて入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する。具体的には、インバータＩＮＶ３は、入力端子に４［Ｖ］の電圧が入力されるので、図３に示すインバータ入出力特性に基づいて、４［Ｖ］の電圧を出力端子から出力する。
【０１０９】
ここで、第５のスイッチ素子ＳＷ５がオンに制御されているので、インバータＩＮＶ３の出力端子から出力された出力電圧は、第５のスイッチ素子ＳＷ５を介して再び入力端子から入力され、インバータＩＮＶ３は、同様の電圧量の変換を繰り返し行い、最終的には、入力端子の電圧と出力端子の電圧とが同等となる出力電圧を出力端子から出力する。具体的には、第１の実施の形態で説明したように、インバータＩＮＶ３のインバータ入出力特性を満たし（図３に示す実線）、且つ、入力端子の電圧と出力部の電圧とが同等（図３に示す破線）となる電圧４［Ｖ］が出力端子から出力される。
【０１１０】
そして、インバータＩＮＶ３から出力された出力電圧は、ｎ型チャネルの電界効果トランジスタＮＣＨ１のゲート電極に入力されて、ｎ型チャネルの電界効果トランジスタＮＣＨ１は、この出力電圧の電圧値に応じてドレイン電極に流れる入力電圧の電圧量を変換した出力電圧をソース電極から出力する。例えば、ｎ型チャネルの電界効果トランジスタＮＣＨ１は、ゲート電圧の電位が４［Ｖ］の場合に、ドレイン電極に流れる８［Ｖ］の電圧のうち４［Ｖ］をソース電極から出力する。
【０１１１】
次に、図６（ｂ）を用いて出力期間の動作について説明する。制御部は、第１のスイッチ素子ＳＷ１と第２のスイッチ素子ＳＷ２と第４のスイッチ素子ＳＷ４と第５のスイッチ素子ＳＷ５とをオフに制御すると共に、第３のスイッチ素子ＳＷ３をオンに制御する。リセット期間では、コンデンサＣ１の第１の抵抗Ｒ１に接続された側の電圧は６［Ｖ］、コンデンサＣ１のインバータＩＮＶ１に接続された側の電圧は４［Ｖ］であるが、第１のスイッチ素子ＳＷ１をオフに制御することで、コンデンサＣ１に蓄積された電荷の放電が始まる。即ち、放電される電圧をΔｘ［Ｖ］とした場合に、コンデンサＣ１の第１の抵抗Ｒ１に接続された側の電圧は（６−Δｘ）［Ｖ］、コンデンサＣ１のインバータＩＮＶ１に接続された側の電圧は（４−Δｘ）［Ｖ］に変化する。
【０１１２】
その後、インバータＩＮＶ１は、コンデンサＣ１に蓄積されている電圧を入力端子から入力し、この電圧の大きさに応じて入力電圧の電圧量を変換した出力電圧を出力端子から出力する。具体的には、インバータＩＮＶ１は、入力端子に（４−Δｘ）［Ｖ］の電圧が入力されるので、図３に示すインバータＩＮＶ１のインバータ入出力特性に基づいて、（４＋Δｙ）［Ｖ］の電圧を出力端子から出力する。
【０１１３】
そして、インバータＩＮＶ１から出力された出力電圧は、インバータＩＮＶ２の入力端子に入力されて、インバータＩＮＶ２は、入力端子から入力された電圧の大きさに応じて入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する。具体的には、インバータＩＮＶ２は、入力端子に（４＋Δｙ）［Ｖ］の電圧が入力されるので、図３に示すインバータ入出力特性に基づいて、（４−Δｚ）［Ｖ］の電圧を出力端子から出力する。
【０１１４】
その後、インバータＩＮＶ２から出力された出力電圧は、インバータＩＮＶ３の入力端子に入力されて、インバータＩＮＶ３は、入力端子から入力された電圧の大きさに応じて入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する。具体的には、インバータＩＮＶ３は、入力端子に（４−Δｚ）［Ｖ］の電圧が入力されるので、図３に示すインバータ入出力特性に基づいて、（４＋Δｗ）［Ｖ］の電圧を出力端子から出力する。
【０１１５】
そして、インバータＩＮＶ３から出力された出力電圧は、ｎ型チャネルの電界効果トランジスタＮＣＨ１のゲート電極に入力されて、ｎ型チャネルの電界効果トランジスタＮＣＨ１は、この出力電圧の電圧値に応じてドレイン電極に流れる入力電圧の電圧量を変換した出力電圧をソース電極から出力する。例えば、ｎ型チャネルの電界効果トランジスタＮＣＨ１は、ゲート電圧の電位が（４＋Δｗ）［Ｖ］の場合に、ドレイン電極に流れる８［Ｖ］の電圧のうち７［Ｖ］をソース電極から出力する。
【０１１６】
ここで、第３のスイッチ素子ＳＷ３がオンに制御されているので、ｎ型チャネルの電界効果トランジスタＮＣＨ１のソース電極から出力された出力電圧は、第３のスイッチ素子ＳＷ３とコンデンサＣ１とを介して再び入力端子から入力される。インバータＩＮＶ１は、再び、入力端子から入力した電圧の大きさに応じて入力電圧の電圧量を変換した出力電圧を出力端子から出力部に出力する。以降、同様の電圧量の変換を繰り返し行い、最終的に、インバータＩＮＶ１の入力端子の電圧と出力部の電圧とが同等となる出力電圧を出力端子から出力部に出力する。具体的には、インバータＩＮＶ１のインバータ入出力特性を満たし（図３に示す実線）、且つ、入力端子の電圧と出力部の電圧とが同等となる電圧が出力部から出力される。なお、インバータＩＮＶ１の入力端子の電圧と出力部の電圧とが同等となる電圧とは、コンデンサＣ１の第１の抵抗Ｒ１に接続された側には、前述したように（６−Δｘ）［Ｖ］の電圧が蓄積されているので、出力部の電圧も（６−Δｘ）［Ｖ］となり、入力端子の電圧（４−Δｘ）［Ｖ］と出力部の電圧（６−Δｘ）［Ｖ］とが同等となる電圧である。即ち、図３に示すインバータＩＮＶ１のインバータ入出力特性の曲線上で、入力端子の電圧（４−Δｘ）［Ｖ］と出力端子の電圧（６−Δｘ）［Ｖ］とが同等となる電圧である約６［Ｖ］が出力部から出力される。
【０１１７】
以降、制御部は、第１のスイッチ素子ＳＷ１〜第５のスイッチ素子ＳＷ５のオンオフを交互に繰り返すことで、リセット期間と出力期間とを交互に行う。
【０１１８】
従って、本実施の形態に係るＤＣ／ＤＣコンバータ１は、出力期間において、入力部から入力した入力電圧８［Ｖ］を、約６［Ｖ］に変換した出力電圧を出力部から出力することができる。また、第１の抵抗Ｒ１と第２の抵抗Ｒ２との抵抗比率を変化させることで、任意の出力電圧を出力できることは言うまでも無い。なお、出力期間では、第２のスイッチ素子ＳＷ２と第４のスイッチ素子ＳＷ４と第５のスイッチ素子ＳＷ５とがオフに制御されているので、コンデンサＣ１〜コンデンサＣ３に蓄積された電荷が、第２のスイッチ素子ＳＷ２と第４のスイッチ素子ＳＷ４と第５のスイッチ素子のそれぞれの一端からリークして、上述した６［Ｖ］の出力電圧が変動する可能性があるが、リセット期間により第１のスイッチ素子ＳＷ１をオンに制御して、コンデンサＣ１に蓄積される電圧を６［Ｖ］に保持する期間を得ることで、より確実に６［Ｖ］の出力電圧を出力することができる。更に、一度出力期間を経ると、出力期間で出力された電圧がコンデンサＣ１０に蓄積されるので、リセット期間であっても、出力期間と同じ電位を出力することができる。
【０１１９】
本実施の形態では、ｎ型チャネル型の電界効果トランジスタを用いた場合について説明したが、ｎ型チャネル型の電界効果トランジスタに代えて、ゲート電極を出力端子に接続し、ドレイン電極を入力部に接続すると共にソース電極を出力部に接続して、出力端子からゲート電極に出力された力電圧の電圧値に応じてドレイン電極に流れる入力電圧の電圧量を変換した出力電圧をソース電極から出力するｐ型チャネルの電界効果トランジスタを用いた場合であっても同様の効果が得られることは言うまでも無い。
【０１２０】
また、本実施の形態では、２つのコンデンサＣ２に接続されたインバータＩＮＶ２とコンデンサＣ３に接続されたインバータＩＮＶ３を追加した構成について説明したが、２つに限られるものではなく、偶数個であれば同様の効果が得られることは言うまでも無い。
【０１２１】
本実施の形態によれば、インバータＩＮＶ１の出力端子とｎ型チャネルの電界効果トランジスタＮＣＨ１のゲート電極との間に、入力端子と出力端子との間を第４のスイッチ素子ＳＷ４で接続すると共に、入力端子をコンデンサＣ２の一方の端子に接続して、コンデンサＣ２を介して入力端子から入力された電圧の大きさに応じて入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力するインバータＩＮＶ２と、入力端子と出力端子との間を第５のスイッチ素子ＳＷ５で接続すると共に、入力端子をコンデンサＣ３の一方の端子に接続して、コンデンサＣ３を介して入力端子から入力された電圧の大きさに応じて入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力するインバータＩＮＶ３とを、コンデンサＣ２及びコンデンサＣ３を介して直列に接続するので、入力電圧を任意の電圧に変換することができる。
【０１２２】
〔第５の実施の形態〕
図７は、第５の実施の形態に係るＤＣ／ＤＣコンバータの回路構成を示す回路構成図である。本実施の形態に係るＤＣ／ＤＣコンバータ１は、入力部から入力した入力電圧を変換して出力部から出力する機能を備えるものであって、一端が入力部に接続された第１の抵抗Ｒ１と、一端が第１の抵抗の他端に接続され、他端が入力部に入力される入力電圧よりも低い低電圧電源に接続された第２の抵抗Ｒ２と、第１の抵抗Ｒ１を介して入力部から供給される電圧を蓄積するコンデンサＣ１と、入力端子をコンデンサＣ１の一方の端子に接続し、出力端子を出力部に接続したインバータＩＮＶ１と、第１の抵抗Ｒ１の他端とコンデンサＣ１の他方の端子との間に接続された第１のスイッチ素子ＳＷ１と、インバータＩＮＶ１の入力端子と出力端子との間に接続された第２のスイッチ素子ＳＷ２と、コンデンサＣ１の他方の端子と出力部との間に接続された第３のスイッチ素子ＳＷ３と、出力部と低電圧電源との間に接続されたコンデンサＣ１０とを備えた構成である。
【０１２３】
そして、インバータＩＮＶ１の出力端子と出力部との間に、入力端子と出力端子との間を第４のスイッチ素子ＳＷ４で接続すると共に、この入力端子をコンデンサＣ２の一方の端子に接続したインバータＩＮＶ２と、ゲート電極をインバータＩＮＶ２の出力端子に接続し、ソース電極を入力部に接続すると共にドレイン電極を出力部に接続したｐ型チャネルの電界効果トランジスタＰＣＨ１と、ゲート電極をインバータＩＮＶ２の出力端子に接続し、ソース電極を低電圧電源に接続すると共にドレイン電極を出力部に接続したｎ型チャネルの電界効果トランジスタＮＣＨ１とを更に備え、そして、入力部とｐ型チャネルの電界効果トランジスタＰＣＨ１のソース電極との間に、ソース電極を入力部に接続し、ドレイン電極をｐ型チャネルの電界効果トランジスタＰＣＨ１のソース電極に接続したｐ型チャネルの電界効果トランジスタＰＣＨ２を備え、低電圧電源とｎ型チャネルの電界効果トランジスタＮＣＨ１のソース電極との間に、ソース電極を低電圧電源に接続し、ドレイン電極をｎ型チャネルの電界効果トランジスタＮＣＨ１のソース電極に接続したｎ型チャネルの電界効果トランジスタＮＣＨ２を更に有する構成である。
【０１２４】
また、第１のスイッチ素子ＳＷ１〜第４のスイッチ素子ＳＷ４と、ｐ型チャネルの電界効果トランジスタＰＣＨ２と、ｎ型チャネルの電界効果トランジスタＮＣＨ２とのオンオフを制御する制御部（図示せず）を更に備えている。
【０１２５】
ｐ型チャネルの電界効果トランジスタＰＣＨ１は、第１の実施の形態で説明したインバータＩＮＶ１を構成するｐ型チャネルの電界効果トランジスタの機能と同じ機能を備えており、具体的には、ゲート電極の電圧が低下するに伴い、ソース電極とドレイン電極との間に流れる電流が増加する特性を有している。このようなｐ型チャネルの電界効果トランジスタは、例えば、ｐ型のＭＯＳトランジスタを用いることができる。
【０１２６】
また、ｎ型チャネルの電界効果トランジスタＮＣＨ１は、第１の実施の形態で説明したインバータＩＮＶ１を構成するｎ型チャネルの電界効果トランジスタの機能と同じ機能を備えており、具体的には、ゲート電極の電圧が増加するに伴い、ソース電極とドレイン電極との間に流れる電流が増加する特性を有している。このようなｎ型チャネルの電界効果トランジスタは、例えば、ｎ型のＭＯＳトランジスタを用いることができる。
【０１２７】
なお、インバータＩＮＶ２は、インバータＩＮＶ１と同様の機能を備えるものであって、具体的には、図２及び図３を用いて第１の実施の形態で説明したものと同様なので、ここでは重複説明は省略する。
【０１２８】
次に、本実施の形態に係るＤＣ／ＤＣコンバータの動作について説明する。この動作方法は、制御部による第１のスイッチ素子ＳＷ１〜第４のスイッチ素子ＳＷ４とｐ型チャネルの電界効果トランジスタＰＣＨ２とｎ型チャネルの電界効果トランジスタＮＣＨ２とを制御するパターンにより、コンデンサＣ１に電荷を蓄積するリセット期間と、入力電圧を変換して出力部から出力する出力期間の２種類に分けられる。
【０１２９】
最初に、図７（ａ）を用いてリセット期間の動作について説明する。まず、制御部は、第１のスイッチ素子ＳＷ１と第２のスイッチ素子ＳＷ２と第４のスイッチ素子ＳＷ４とをオンに制御すると共に、第３のスイッチ素子ＳＷ３とｐ型チャネルの電界効果トランジスタＰＣＨ２とｎ型チャネルの電界効果トランジスタＮＣＨ２とをオフに制御する。これにより、第１のスイッチ素子ＳＷ１を介して入力部から入力された入力電圧がコンデンサＣ１に蓄積されるので、コンデンサＣ１の両端の電荷は一定に保持された状態となる。なお、入力電圧は８［Ｖ］とし、第１のスイッチ素子ＳＷ１をオンに制御した瞬間にコンデンサＣ１に蓄積された電圧を６［Ｖ］として説明を続ける。本実施の形態では、入力部と低電圧電源との間に、第１の抵抗Ｒ１と第２の抵抗Ｒ２とを接続することで入力電圧を分圧し、これら抵抗の有する抵抗値を変更することで、コンデンサＣ１に蓄積される電圧値を変更可能としている。
【０１３０】
その後、インバータＩＮＶ１は、コンデンサＣ１に蓄積された電圧を入力端子から入力し、この電圧の大きさに応じて入力電圧の電圧量を変換した出力電圧を出力端子から出力部に出力する。具体的には、インバータＩＮＶ１は、入力端子に６［Ｖ］の電圧が入力されるので、図３に示すインバータＩＮＶ１のインバータ入出力特性に基づいて、０［Ｖ］に近い電圧を出力端子から出力する。
【０１３１】
ここで、第２のスイッチ素子ＳＷ２がオンに制御されているので、インバータＩＮＶ１の出力端子から出力された出力電圧は、第２のスイッチ素子ＳＷ２を介して再び入力端子から入力される。インバータＩＮＶ１は、再び、入力端子から入力した電圧の大きさに応じて入力電圧の電圧量を変換した出力電圧を出力端子から出力部に出力する。具体的には、インバータＩＮＶ１は、入力端子に０［Ｖ］に近い電圧が入力されるので、図３に示すインバータＩＮＶ１のインバータ入出力特性に基づいて、８［Ｖ］に近い電圧を出力端子から出力する。
【０１３２】
そして、インバータＩＮＶ１から出力された出力電圧は、第２のスイッチ素子ＳＷ２を介して再び入力端子から入力され、インバータＩＮＶ１は、同様の電圧量の変換を繰り返し行い、最終的には、入力端子の電圧と出力端子の電圧とが同等となる出力電圧を出力端子から出力する。具体的には、第１の実施の形態で説明したように、インバータＩＮＶ１のインバータ入出力特性を満たし（図３に示す実線）、且つ、入力端子の電圧と出力部の電圧とが同等（図３に示す破線）となる電圧４［Ｖ］が出力端子から出力される。
【０１３３】
その後、インバータＩＮＶ１から出力された出力電圧は、インバータＩＮＶ２の入力端子に入力されて、インバータＩＮＶ２は、入力端子から入力された電圧の大きさに応じて入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する。具体的には、インバータＩＮＶ２は、入力端子に４［Ｖ］の電圧が入力されるので、図３に示すインバータ入出力特性に基づいて、４［Ｖ］の電圧を出力端子から出力する。
【０１３４】
ここで、第４のスイッチ素子ＳＷ４がオンに制御されているので、インバータＩＮＶ２の出力端子から出力された出力電圧は、第４のスイッチ素子ＳＷ４を介して再び入力端子から入力され、インバータＩＮＶ２は、同様の電圧量の変換を繰り返し行い、最終的には、入力端子の電圧と出力端子の電圧とが同等となる出力電圧を出力端子から出力する。具体的には、第１の実施の形態で説明したように、インバータＩＮＶ２のインバータ入出力特性を満たし（図３に示す実線）、且つ、入力端子の電圧と出力部の電圧とが同等（図３に示す破線）となる電圧４［Ｖ］が出力端子から出力される。
【０１３５】
そして、インバータＩＮＶ２から出力された出力電圧は、ｐ型チャネルの電界効果トランジスタＰＣＨ１とｎ型チャネルの電界効果トランジスタＮＣＨ２とのゲート電極に入力される。しかしながら、最初のリセット期間では、ｐ型チャネルの電界効果トランジスタＰＣＨ２とｎ型チャネルの電界効果トランジスタＮＣＨ２とがオフに制御されているので、出力部に出力される出力電圧と、コンデンサＣ１０に蓄積される電圧とは、共に、０［Ｖ］となる。
【０１３６】
次に、図７（ｂ）を用いて出力期間の動作について説明する。制御部は、第１のスイッチ素子ＳＷ１と第２のスイッチ素子ＳＷ２と第４のスイッチ素子ＳＷ４とをオフに制御すると共に、第３のスイッチ素子ＳＷ３とｐ型チャネルの電界効果トランジスタＰＣＨ２とｎ型チャネルの電界効果トランジスタＮＣＨ２とをオンに制御する。リセット期間では、コンデンサＣ１の第１の抵抗Ｒ１に接続された側の電圧は６［Ｖ］、コンデンサＣ１のインバータＩＮＶ１に接続された側の電圧は４［Ｖ］であるが、第１のスイッチ素子ＳＷ１をオフに制御することで、コンデンサＣ１に蓄積された電荷の放電が始まる。即ち、放電される電圧をΔｘ［Ｖ］とした場合に、コンデンサＣ１の第１の抵抗Ｒ１に接続された側の電圧は（６−Δｘ）［Ｖ］、コンデンサＣ１のインバータＩＮＶ１に接続された側の電圧は（４−Δｘ）［Ｖ］に変化する。
【０１３７】
その後、インバータＩＮＶ１は、コンデンサＣ１に蓄積されている電圧を入力端子から入力し、この電圧の大きさに応じて入力電圧の電圧量を変換した出力電圧を出力端子から出力する。具体的には、インバータＩＮＶ１は、入力端子に（４−Δｘ）［Ｖ］の電圧が入力されるので、図３に示すインバータＩＮＶ１のインバータ入出力特性に基づいて、（４＋Δｙ）［Ｖ］の電圧を出力端子から出力する。
【０１３８】
そして、インバータＩＮＶ１から出力された出力電圧は、インバータＩＮＶ２の入力端子に入力されて、インバータＩＮＶ２は、入力端子から入力された電圧の大きさに応じて入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力する。具体的には、インバータＩＮＶ２は、入力端子に（４＋Δｙ）［Ｖ］の電圧が入力されるので、図３に示すインバータ入出力特性に基づいて、（４−Δｚ）［Ｖ］の電圧を出力端子から出力する。
【０１３９】
そして、インバータＩＮＶ２から出力された出力電圧は、ｐ型チャネルの電界効果トランジスタＰＣＨ１とｎ型チャネルの電界効果トランジスタＮＣＨ１とのゲート電極に入力されて、ｐ型チャネルの電界効果トランジスタＰＣＨ１は、この出力電圧の電圧値に応じて、ｐ型チャネルの電界効果トランジスタＰＣＨ２を介してドレイン電極に流れる入力電圧の電圧量を変換した出力電圧をソース電極から出力する。例えば、ｐ型チャネルの電界効果トランジスタＰＣＨ１は、ゲート電圧の電位が（４−Δｚ）［Ｖ］の場合に、ドレイン電極に流れる８［Ｖ］の電圧のうち７［Ｖ］をソース電極から出力する。
【０１４０】
ここで、第３のスイッチ素子ＳＷ３がオンに制御されているので、ｐ型チャネルの電界効果トランジスタＰＣＨ１のソース電極から出力された出力電圧は、第３のスイッチ素子ＳＷ３とコンデンサＣ１とを介して再びインバータＩＮＶ１の入力端子から入力される。インバータＩＮＶ１は、再び、入力端子から入力した電圧の大きさに応じて入力電圧の電圧量を変換した出力電圧を出力端子から出力部に出力する。以降、同様の電圧量の変換を繰り返し行い、最終的に、インバータＩＮＶ１の入力端子の電圧と出力部の電圧とが同等となる出力電圧を出力端子から出力部に出力する。具体的には、インバータＩＮＶ１のインバータ入出力特性を満たし（図３に示す実線）、且つ、インバータＩＮＶ１の入力端子の電圧と出力部の電圧とが同等となる電圧が出力部から出力される。なお、入力端子の電圧と出力部の電圧とが同等となる電圧とは、コンデンサＣ１の第１の抵抗Ｒ１に接続された側には、前述したように（６−Δｘ）［Ｖ］の電圧が蓄積されているので、出力部の電圧も（６−Δｘ）［Ｖ］となり、入力端子の電圧（４−Δｘ）［Ｖ］と出力部の電圧（６−Δｘ）［Ｖ］とが同等となる電圧である。即ち、図３に示すインバータＩＮＶ１のインバータ入出力特性の曲線上で、入力端子の電圧（４−Δｘ）［Ｖ］と出力端子の電圧（６−Δｘ）［Ｖ］とが同等となる電圧である約６［Ｖ］が出力部から出力される。
【０１４１】
以降、制御部は、第１のスイッチ素子ＳＷ１〜第４のスイッチ素子ＳＷ４とｐ型チャネルの電界効果トランジスタＰＣＨ２とｎ型チャネルの電界効果トランジスタＮＣＨ２とのオンオフを交互に繰り返すことで、リセット期間と出力期間とを交互に行う。
【０１４２】
従って、本実施の形態に係るＤＣ／ＤＣコンバータ１は、出力期間において、入力部から入力した入力電圧８［Ｖ］を、約６［Ｖ］に変換した出力電圧を出力部から出力することができる。また、第１の抵抗Ｒ１と第２の抵抗Ｒ２との抵抗比率を変化させることで、任意の出力電圧を出力できることは言うまでも無い。なお、出力期間では、第２のスイッチ素子ＳＷ２と第４のスイッチ素子ＳＷ４とがオフに制御されているので、コンデンサＣ１およびコンデンサＣ２に蓄積された電荷が、第２のスイッチ素子ＳＷ２と第４のスイッチ素子ＳＷ４のそれぞれの一端からリークして、上述した６［Ｖ］の出力電圧が変動する可能性があるが、リセット期間により第１のスイッチ素子ＳＷ１をオンに制御して、コンデンサＣ１に蓄積される電圧を６［Ｖ］に保持する期間を得ることで、より確実に６［Ｖ］の出力電圧を出力することができる。更に、一度出力期間を経ると、出力期間で出力された電圧がコンデンサＣ１０に蓄積されるので、リセット期間であっても、出力期間と同じ電位を出力することができる。
【０１４３】
本実施の形態では、インバータＩＮＶ１の出力端子と出力部との間に、１つのインバータＩＮＶ２を追加した構成について説明したが、１つに限られるものではなく、奇数個のインバータを直列に接続した場合であれば同様の効果が得られることは言うまでも無い。
【０１４４】
また、コンデンサＣ２と第４のスイッチ素子ＳＷ４とを有するインバータＩＮＶ４に代えて、第３の実施の形態で説明したのと同様に、インバータＩＮＶ４のみであっても同様の効果が得られることは言うまでも無い。
【０１４５】
本実施の形態によれば、インバータＩＮＶ１の出力端子と出力部との間に、入力端子と出力端子との間を第４のスイッチ素子ＳＷ４で接続すると共に、入力端子をコンデンサＣ２の一方の端子に接続して、コンデンサＣ２を介して入力端子から入力された電圧の大きさに応じて入力部から入力した入力電圧の電圧量を変換した出力電圧を出力端子から出力するインバータＩＮＶ２を有し、ゲート電極を最終段のインバータの出力端子に接続し、ソース電極を入力部に接続すると共にドレイン電極を出力部に接続して、出力端子からゲート電極に出力された出力電圧の電圧値に応じて入力電圧の電圧量を変換した出力電圧をドレイン電極から出力するｐ型チャネルの電界効果トランジスタＰＣＨ１を更に有するので、入力電圧を任意の電圧に変換することができる。
【０１４６】
最後に、第１の実施の形態〜第５の実施の形態で説明したＤＣ／ＤＣコンバータは、例えば、レギュレータ回路に用いることが可能である。その場合には、このレギュレータ回路の出力部に、ＤＣ／ＤＣコンバータの出力部を接続する構成となる。
【０１４７】
また、第１の実施の形態〜第５の実施の形態で説明した各インバータを構成するｐ型チャネルの電界効果トランジスタやｎ型の電界効果トランジスタ、若しくは、インバータの出力端子と出力部との間に接続されたｐ型チャネルの電界効果トランジスタＰＣＨ１やｎ型チャネルの電界効果トランジスタＮＣＨ１は、薄膜トランジスタで形成することが可能である。
【０１４８】
更に、第１のスイッチ素子ＳＷ１〜第５のスイッチ素子ＳＷ５や、ｐ型チャネルの電界効果トランジスタＰＣＨ２や、ｎ型チャネルの電界効果トランジスタＮＣＨ２についても、ｎＭＯＳトランジスタやｐＭＯＳトランジスタなどの薄膜トランジスタで形成することが可能である。なお、各スイッチ素子が薄膜トランジスタで形成されている場合には、図８に示すような、ｎＭＯＳトランジスタとｐＭＯＳトランジスタとを並列接続したトランスファゲートであってもよい。更に、図９に示すように、ｐＭＯＳトランジスタのゲート電極がオンからオフに変化した場合に漏洩する電荷を、この漏洩電荷と逆極性の電荷で相殺する第１の突き抜け補償スイッチ（ｎＭＯＳトランジスタ）をトランスファゲートに直列に接続してもよいし、ｎＭＯＳトランジスタのゲート電極がオンからオフに変化した場合に漏洩する電荷を、この漏洩電荷と逆極性の電荷で相殺する第２の突き抜け補償用のスイッチ（ｐＭＯＳトランジスタ）を第１の突き抜け補償スイッチに並列に接続してもよい。
【０１４９】
各スイッチ素子がオンに制御されている場合には、図９に示すｎＭＯＳトランジスタのソース−ドレイン間には、負電荷（マイナスの電子）によるｎ型チャネルが形成され、同図に示すｐＭＯＳトランジスタのソース−ドレイン間には、正電荷（プラスの電子）によるｐ型チャネルが形成されている。
【０１５０】
そして、各スイッチ素子をオンからオフに制御した場合には、ｎ型チャネルに帯電した負電荷が、ｎＭＯＳトランジスタのソース電極又はドレイン電極へ放出される（漏洩する：（以降、「突き抜け電圧」と称する））ことになり、ｐ型チャネルに帯電した正電荷が、ｐＭＯＳトランジスタのソース電極又はドレイン電極へ放出される（漏洩する：（以降、「突き抜け電圧」と称する））ことになる。
【０１５１】
これにより、各スイッチ素子のソース電極又はドレイン電極に接続された各コンデンサに蓄積された電荷量が低減若しくは増加して、上述した６［Ｖ］の出力電圧を確実に出力することが困難となる可能性がある。
【０１５２】
しかしながら、第１の突き抜け補償スイッチとしてのｎＭＯＳトランジスタを設けることにより、各スイッチ素子がオンからオフに制御され、即ち、ｐＭＯＳトランジスタのゲート電極がオンからオフに制御された場合に漏洩する正電荷を、このｎＭＯＳトランジスタのゲート電極がオフからオンに制御されることで形成されるｎ型チャネルに帯電した負電荷で相殺することで、その突き抜け電圧の発生を防止することができる。また、第２の突き抜け補償スイッチとしてのｐＭＯＳトランジスタを設けることにより、ｎＭＯＳトランジスタのゲート電極がオンからオフに制御された場合に漏洩する突き抜け電圧の発生を防止できる。
【図面の簡単な説明】
【０１５３】
【図１】第１の実施の形態に係るＤＣ／ＤＣコンバータの回路構成を示す回路構成図である。
【図２】図１に示すインバータＩＮＶの等価回路を示す回路図である。
【図３】図１及び図２に示すインバータＩＮＶのインバータ入出力特性を示すグラフである。
【図４】第２の実施の形態に係るＤＣ／ＤＣコンバータの回路構成を示す回路構成図である。
【図５】第３の実施の形態に係るＤＣ／ＤＣコンバータの回路構成を示す回路構成図である。
【図６】第４の実施の形態に係るＤＣ／ＤＣコンバータの回路構成を示す回路構成図である。
【図７】第５の実施の形態に係るＤＣ／ＤＣコンバータの回路構成を示す回路構成図である。
【図８】トランスファゲートの構成を示す構成図である。
【図９】トランスファゲートに突き抜け補償スイッチを接続した場合の構成図である。
【図１０】従来のＤＣ／ＤＣコンバータの回路構成を示す回路構成図である。
【符号の説明】
【０１５４】
１…ＤＣ／ＤＣコンバータ
１０…電源
Ｃ１〜Ｃ３，Ｃ１０…コンデンサ
ＩＮＶ１〜ＩＮＶ３…インバータ
ＮＣＨ１，ＮＣＨ２…ｎ型チャネルの電界効果トランジスタ
ＰＣＨ１，ＰＣＨ２…ｐ型チャネルの電界効果トランジスタ
Ｒ１，Ｒ２…第１の抵抗，第２の抵抗
ＳＷ１〜ＳＷ５…第１のスイッチ素子〜第５のスイッチ素子
【図１】
2009089539.tif 000003
【図２】
2009089539.tif 000004
【図３】
2009089539.tif 000005
【図４】
2009089539.tif 000006
【図５】
2009089539.tif 000007
【図６】
2009089539.tif 000008
【図７】
2009089539.tif 000009
【図８】
2009089539.tif 000010
【図９】
2009089539.tif 000011
【図１０】
2009089539.tif 000012