(57)【要約】【課題】  製造過程で生じた結晶欠陥を迅速に評価すること。【解決手段】  縦型IGBT１０は、半導体基板３０と、その半導体基板３０の裏面３０Bを被覆しているコレクタ電極４０と、その半導体基板３０の表面３０Uを被覆しているエミッタ電極２０を備えている。エミッタ電極２０は、電子線又はレーザ光が透過可能な窓部５０を有している。窓部５０は、半導体基板３０の主面の垂直方向において、コレクタ領域３１が存在する範囲の一部に配置されている。【選択図】  図２
2009218328.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子構造を構成する半導体領域が形成されている半導体基板と、
その半導体基板の一方の主面を被覆している第１主電極と、
その半導体基板の他方の主面を被覆している第２主電極と、を備えており、
少なくとも前記第１主電極は、電子線又はレーザ光が透過可能な窓部を有しており、
前記窓部は、前記半導体基板の主面の垂直方向において、前記半導体領域が存在する範囲の一部に配置されている縦型半導体装置。
【請求項２】
前記窓部が、開口部であることを特徴とする請求項１に記載の縦型半導体装置。
【請求項３】
前記半導体領域がコレクタ領域であり、
前記第１主電極がコレクタ電極であることを特徴とする請求項１又は２に記載の縦型半導体装置。
【請求項４】
請求項２に記載の縦型半導体装置を製造する方法であって、
半導体基板の一方の主面に第１主電極を被覆するのに先立って、半導体基板の一方の主面の一部に犠牲膜を形成する工程と、
前記犠牲膜よりも薄い第１主電極を半導体基板の一方の主面に被覆する工程と、
前記犠牲膜を除去する工程と、を備えている縦型半導体装置を製造する方法。
【請求項５】
請求項１〜３のいずれか一項に記載の縦型半導体装置の結晶欠陥を評価する方法であって、
前記窓部に向けて電子線又はレーザ光を照射し、照射によって半導体基板内で生じる光学的な事象変化を検出する工程を備えていることを特徴とする結晶欠陥評価方法。
【請求項６】
前記電子線及びレーザ光は、前記半導体基板の半導体材料に固有のバンドギャップ以上のエネルギーを有することを特徴とする請求項５に記載の結晶欠陥評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、縦型半導体装置とその製造方法に関する。本発明はまた、縦型半導体装置の結晶欠陥を評価する方法にも関する。
【背景技術】
【０００２】
以下、縦型半導体装置の一例として、縦型IGBT（Insulated Gate Bipolar Transistor）を例に説明する。しかし、以下の説明は、本願明細書で開示される技術の適用範囲が縦型IGBTに限定することを意図するものではない。本願明細書で開示される技術は、縦型IGBT以外の縦型半導体装置にも適用可能である。例えば、本願明細書で開示される技術は、縦型MOSFET（Metal Oxide Semiconductor Field Effect Transistor）、縦型ダイオード、縦型サイリスタにも適用可能である。
【０００３】
縦型IGBTは、半導体基板と、半導体基板の一方の主面を被覆しているコレクタ電極と、半導体基板の他方の主面を被覆しているエミッタ電極を備えている。半導体基板には、縦型IGBT構造を構成する複数の半導体領域が形成されている。半導体領域には、ｐ型のコレクタ領域、ｎ型の電界ストップ領域、ｎ型のベース領域、ｐ型のベース領域、ｎ型のエミッタ領域などが含まれる。縦型IGBTはまた、ｐ型のベース領域を貫通するトレンチゲート部を備えている。
【０００４】
新たに開発された縦型IGBTを製造する場合、例えば、トレンチゲート部のトレンチ形状やゲート酸化膜の厚み、コレクタ領域やベース領域のキャリア（電子・正孔）濃度の深さ方向のプロファイル、コレクタ領域やベース領域のキャリアを供給する不純物濃度の深さ方向のプロファイル、コレクタ領域やベース領域の結晶欠陥などから製造条件を決定する。その製造条件に基づいて製造された縦型IGBTは、チップ又はウェハ単位でスクリーニングされ、電気的特性が検査される。
【０００５】
例えば、特許文献１に示されるように、半導体装置を製造する際の各製造工程では、製造装置の製造パラメータに関するデータの蓄積が行われる。スクリーニングで異常（規格外）が検出されると、異常を発生させた工程を特定し、蓄積されている製造パラメータに関するデータを検討する。そして、異常の原因が究明されたならば、その異常が発生しないように製造条件を修正する。
【０００６】
異常原因の多くは、製造過程で半導体基板内に生じる結晶欠陥であることが多い。このため、スクリーニングで異常が検出された場合、どの工程で結晶欠陥が発生したのかを迅速に把握することが望まれている。
【０００７】
従来技術では、製造過程で生じた結晶欠陥を評価するために、特許文献２に示すように、半導体基板を被覆している電極の一部をエッチングによって除去し、半導体基板を露出させ、その露出させた半導体基板から結晶欠陥を評価している。
【０００８】
【特許文献１】特開２００５−２５１９５号公報
【特許文献２】特開２００４−１７９６３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献２のように、エッチングによって電極の一部を除去すると、そのエッチングのダメージによって半導体基板の表層部に結晶欠陥が誘起される。このため、特許文献２の技術を用いると、電気的特性で異常の原因となった結晶欠陥とエッチングダメージによって誘起された結晶欠陥が半導体基板内に共存することになる。このため、電気的特性で異常の原因となった結晶欠陥を正確に評価することができない虞がある。
特に縦型半導体装置では、電気的特性に異常があっても、その電気的特性の結果からだけでは、その異常原因が半導体基板の表面側に存在しているのか、あるいは半導体基板の裏面側に存在しているのかを特定することができない。このため、従来技術では、半導体基板の表面側と裏面側のそれぞれを詳細に検討する必要があり、甚大な労力とコストを要していた。
本発明は、異常原因の究明をより迅速に行うことが可能な技術を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本明細書で開示される技術は、半導体基板を被覆する電極を形成する段階で、予め微小な窓部を設けておくことを特徴としている。窓部は、電子線又はレーザ光が透過可能な部分である。また、窓部は、エッチングによって形成されるものではない。窓部は、電極を形成する前後において、窓部に対応した半導体基板の表層部の結晶状態が維持される手法を用いて形成される。例えばリフトオフ法等によって形成することができる。このため、窓部に対応した半導体基板の表層部には、エッチングダメージによる結晶欠陥が誘起されていない。また、窓部は、電極の面積に比して極めて微小に形成されており、半導体装置の特性に悪影響をもたらすものではない。
【００１１】
本明細書で開示される技術では、この窓部に向けて電子線又はレーザ光を照射する。結晶欠陥は一般的に、深いエネルギー準位を有しているので、電子と正孔が再結合する場を提供する。このため、結晶欠陥が存在する領域に電子線又はレーザ光を照射して電子と正孔を発生させると、発生した電子と正孔が結晶欠陥において再結合して発光する。その発光は、結晶欠陥の状態によって特有な波長域を有していることが多い。一般的に、半導体装置を製造する際に形成される結晶欠陥は、その製造工程に固有の状態になることがある。このため、電子線又はレーザ光を用いて発光スペクトルを取得したときに、製造工程に固有の発光スペクトルが現れれば、結晶欠陥がその製造工程で生じたことを特定することができる。
【００１２】
即ち、本明細書で開示される縦型半導体装置は、半導体素子構造を構成する半導体領域が形成されている半導体基板と、その半導体基板の一方の主面を被覆している第１主電極と、その半導体基板の他方の主面を被覆している第２主電極を備えており、少なくとも第１主電極は、電子線又はレーザ光が透過可能な窓部を有している。その窓部は、半導体基板の主面の垂直方向において、半導体素子構造を構成する半導体領域が存在する範囲の一部に配置されている。
ここで「半導体素子構造を構成する半導体領域」とは、縦型半導体装置の電気的機能を実現するために半導体基板内に形成される半導体領域のことであり、ｎ型又はｐ型の不純物が導入された半導体領域や、特定の形態を有する半導体領域のことをいう。
また、上記縦型半導体装置の窓部は、開口部であってもよく、あるいは電子線又はレーザ光が透過可能な材料で形成されていてもよい。
【００１３】
上記の縦型半導体装置の結晶欠陥を評価する場合、窓部に向けて電子線又はレーザ光を照射する。電子線又はレーザ光が照射されると、その照射された主面側にのみ電子と正孔が発生する。仮に、電子線又はレーザ光が照射された主面側に製造過程で生じた結晶欠陥が存在していたならば、その結晶欠陥に特有の波長域を持って発光する。また、この発光には、エッチングダメージによる結晶欠陥の光が重畳することがない。このため、発生した光の波長域から、どの製造過程で結晶欠陥が生じたのかを正確に特定することができる。また、電子線又はレーザ光が照射された主面側に製造過程で生じた結晶欠陥が存在していないならば、結晶欠陥に特有の波長域の光が検出されない。このため、別の主面側の製造過程で結晶欠陥が生じたことが特定できる。上記の縦型半導体装置であれば、わざわざ半導体基板の一方の主面と他方の主面をそれぞれ詳細に検討しなくても、どちらに結晶欠陥が発生したのかを迅速に特定できる。
【００１４】
上記の縦型半導体装置では、半導体素子構造を構成する半導体領域がコレクタ領域であり、第１主電極がコレクタ電極であってもよい。この縦型半導体装置は、縦型IGBTである。縦型IGBTのコレクタ領域は、製造工程中に結晶欠陥が発生し易い場所であり、この結晶欠陥を迅速に特定することができれば、労力やコストを大幅に削減することができる。本明細書で開示される技術は、縦型IGBTに適用すると、極めて有益である。
【００１５】
本明細書で開示される技術は、上記の縦型半導体装置を製造する方法を提供することができる。この製造方法は、半導体基板の一方の主面に第１主電極を被覆するのに先立って、半導体基板の一方の主面の一部に犠牲膜を形成する工程と、犠牲膜よりも薄い第１主電極を半導体基板の一方の主面に被覆する工程と、犠牲膜を除去する工程を備えている。この製造方法では、犠牲膜を除去することによって、第１主電極の一部が除去された窓部を形成することができる。この製造方法で形成される窓部は、エッチングによって形成されるものではない。このため、第１主電極を形成する前後において、窓部に対応した半導体基板の表層部の結晶状態が維持される。
【００１６】
上記の縦型半導体装置の結晶を評価する方法は、窓部に向けて電子線又はレーザ光を照射し、照射によって生じる光学的な事象変化を検出する工程を備えていることを特徴としている。また、上記の結晶欠陥評価方法では、電子線及びレーザ光が、半導体基板の半導体材料に固有のバンドギャップ以上のエネルギーを有することが好ましい。
【発明の効果】
【００１７】
本発明によると、結晶欠陥が半導体基板のどちらの主面に存在しているのか、及びどの製造工程でその結晶欠陥が発生したかを迅速に特定することができる。この結果、製造工程の改善を迅速に行うことができ、製造コストを大幅に削減することが可能になる。
【発明を実施するための最良の形態】
【００１８】
本明細書で開示される技術の特徴を整理する。
（第１特徴）  縦型IGBTの半導体基板の厚みは、２００μｍ以下である。さらに、縦型IGBTのコレクタ領域３１の活性化は、レーザーアニール又は光アニールが用いられる。レーザーアニール又は光アニールは、局所的に熱処理を実施するので、結晶欠陥が生じ易い。本明細書で開示される結晶欠陥評価方法は、このような結晶欠陥を迅速に特定できる点で有用である。
（第２特徴）  電子線又はレーザ光を照射して半導体基板内で生じる光学的な事象変化を検出する工程では、発光スペクトル、反射、及び／又は吸収を観測する。
【実施例】
【００１９】
図１に、本実施例の縦型IGBT１０の斜視図を模式的に示す。縦型IGBT１０は、半導体基板３０と、半導体基板３０の一方の主面（以下、裏面３０Ｂという）を被覆しているコレクタ電極４０と、半導体基板３０の他方の主面（以下、表面３０Ｕという）を被覆しているエミッタ電極２０を備えている。半導体基板３０の材料には、シリコン単結晶が用いられている。コレクタ電極４０の材料には、アルミニウム（Al）／チタン（Ti）／ニッケル（Ni）／金（Au）の積層が用いられている。エミッタ電極２０の材料には、アルミニウム（Al）が用いられている。
【００２０】
図１に示すように、縦型IGBT１０のコレクタ電極４０は、窓部５０を有している。窓部５０は開口部であり、コレクタ電極４０の一部が除去されて形成されている。半導体基板３０の裏面３０Ｂは、その窓部５０において外部に露出している。コレクタ電極４０は、平面視したときに正方形の形態を有しており、その一辺の長さ４０Ｓは約１０mmである。窓部５０も、平面視したときに正方形の形態を有しており、その一辺の長さ５０Ｓは約１μm以下である。このため、窓部５０の面積は、コレクタ電極４０の面積に対して約１０の８乗分の１の大きさである。したがって、窓部５０は、縦型IGBT１０の電気的特性に悪影響を及ぼすことがない。なお、この例では、コレクタ電極４０が１つの窓部５０を備えている例であるが、複数の窓部５０を備えていてもよい。また、窓部５０の形態は、正方形以外の多角形又は円形であってもよい。
【００２１】
窓部５０は、リフトオフ法を利用して、コレクタ電極４０を形成するときに同時に形成することができる。具体的には、半導体基板３０の裏面３０Ｂにコレクタ電極４０を被覆するのに先立って、窓部５０に対応する領域にレジスト層（犠牲層）を形成する。次に、半導体基板３０の裏面３０Ｂの全体にコレクタ電極４０を被覆する。コレクタ電極４０の厚みは、レジスト層の厚みよりも薄い。この段階で、レジスト層がコレクタ電極４０から突出した状態になる。また、レジスト層上にも、コレクタ電極４０が被覆している。次に、有機溶媒を用いてレジスト層を除去する。これにより、レジスト層が除去されるのと同時に、レジスト層上を被覆していたコレクタ電極４０も除去される。この結果、コレクタ電極４０の一部が除去された窓部５０が形成される。なお、このリフトオフ法によってコレクタ電極４０を形成すると、窓部５０において露出する半導体基板３０の裏面３０Ｂには、エッチングのダメージによる結晶欠陥が誘起されることがない。なお、リフトオフ法に代えて、メタルマスクを用いてもよい。
【００２２】
図２に、図１のII-II線に対応した要部拡大斜視図を模式的に示す。図２に示すように、半導体基板３０は、縦型IGBT構造を構成する複数の半導体領域を有している。具体的には、半導体基板３０は、ｐ型のコレクタ領域３１とｎ型の電界ストップ領域３２とｎ型のベース領域３３とｐ型のベース領域３４とｎ型のエミッタ領域３５を備えている。
【００２３】
ｐ型コレクタ領域３１は、半導体基板３０の裏面３０Ｂ側に設けられている。ｐ型コレクタ領域３１は、コレクタ電極４０に電気的に接続している。ｎ型電界ストップ領域３２は、ｐ型コレクタ領域３１とｎ型ベース領域３３の間に設けられている。ｎ型電界ストップ領域３２の不純物濃度は、ｎ型ベース領域３３の不純物濃度よりも高い。ｎ型ベース領域３３は、ｎ型電界ストップ領域３２とｐ型ベース領域３４の間に設けられている。ｐ型ベース領域３４は、半導体基板３０の表面側３０Ｕに設けられている。ｐ型ベース領域３４は、エミッタ電極２０に電気的に接続している。ｎ型エミッタ領域３５は、半導体基板３０の表面３０Ｕ側に選択的に設けられている。ｎ型エミッタ領域３５は、ｐ型ベース領域３４内に設けられており、ｎ型ベース領域３３からｐ型ベース領域３４によって隔てられている。ｎ型エミッタ領域３５は、エミッタ電極２０に電気的に接続している。
【００２４】
縦型IGBT１０はさらに、ｐ型ベース領域３４を貫通するトレンチゲート部６０を備えている。トレンチゲート部６０は、ゲート電極６２と、そのゲート電極６２を被覆するゲート絶縁膜６４を有している。
図２に示すように、窓部５０は、半導体基板３０の主面の垂直方向において、縦型IGBT構造を構成する半導体領域が存在する範囲に配置されている。後述するように、窓部５０は、ｐ型コレクタ領域３１及びｎ型電界ストップ領域３２の結晶欠陥を評価するために利用されるので、ｐ型コレクタ領域３１及びｎ型電界ストップ領域３２が存在する範囲に対応して設けられている。
【００２５】
図３に、縦型IGBT１０の製造工程を示す。図３に示すように、縦型IGBT１０の製造工程は、大別すると表面プロセスと裏面プロセスを備えている。
表面プロセスではまず、ｎ型の半導体基板３０を準備する。次に、イオン注入技術を利用して、半導体基板３０の表面３０Ｕにｐ型の不純物とｎ型の不純物を導入する。ｐ型の不純物は、ｐ型ベース領域３４に対応する範囲に導入される。ｎ型の不純物は、ｎ型エミッタ領域３５に対応する範囲に導入される。次に、導入した不純物を活性化させるために、アニール炉で半導体基板３０全体を熱処理する。
【００２６】
表面プロセスでは次に、トレンチ部６０の形成工程を実施する。トレンチ部６０の形成工程ではまず、エッチング技術を利用して、半導体基板３０の表面３０Ｕにトレンチを形成する。次に、熱処理を実施して、トレンチの側壁に熱酸化膜のゲート絶縁膜６４を形成する。次に、不純物を高濃度に含むポリシリコンでトレンチ内を充填し、ゲート電極６２を形成する。なお、トレンチ部６０の形成工程は、前記した不純物導入工程及び熱処理工程よりも先に実施してもよい。
【００２７】
表面プロセスでは次に、半導体基板３０の表面３０Ｕの全体にエミッタ電極２０を被覆する。これらの工程を経て表面プロセスが終了し、次に裏面プロセスが実施される。
【００２８】
裏面プロセスではまず、半導体基板３０の裏面３０Ｂ側を研磨する。研磨工程では、半導体基板３０の厚みが２００μｍ以下になるまで薄板化する。次に、ウェットエッチング技術を利用して、半導体基板３０の裏面３０Ｂを処理する。これにより、半導体基板３０の裏面３０Ｂにおいて研磨工程で生じたダメージを除去する。次に、イオン注入技術を利用して、半導体基板３０の裏面３０Ｂにｐ型の不純物とｎ型の不純物を導入する。ｐ型の不純物は、ｐ型コレクタ領域３１に対応する範囲に導入される。ｎ型の不純物は、ｎ型電界ストップ領域３２に対応する範囲に導入される。次に、導入した不純物を活性化させるために、半導体基板３０の裏面３０Ｂにレーザーアニールを実施する。レーザーアニールに代えて、光アニールを実施してもよい。前記したように、研磨工程によって半導体基板３０が２００μｍ以下にまで薄板化されている。また、半導体基板３０の表面３０Ｕにはエミッタ電極２０が既に形成されている。このため、半導体基板３０の裏面３０Ｂのアニールは、表面３０Ｕのエミッタ電極２０に影響を与えないために、局所的に熱処理可能なレーザーアニール又は光アニールを利用するのが好ましい。もしくは、半導体基板３０の裏面３０Ｂのアニールは、表面３０Ｕのエミッタ電極２０の材料の融点以下の電気炉アニールでもよい。
【００２９】
裏面プロセスでは次に、半導体基板３０の裏面３０Ｂの全体にコレクタ電極４０を被覆する。前記したように、この段階で窓部５０を同時に形成する。これらの工程を経て裏面プロセスが終了し、縦型IGBT１０が完成する。
【００３０】
図４に、縦型IGBT１０の開発段階から実素子完成段階までの概略を示す。
まず、プロセス条件を決定する。プロセス条件とは、上記した各製造工程の製造条件のことである。後述するように、本実施例の技術は、裏面プロセスに対して適用される。したがって、以下に、裏面プロセスのプロセス条件の代表的なものを列記する。
（１）研磨工程
研磨時間（研磨量）、仕上がり厚さ
（２）ウェットエッチング工程
エッチング時間量（エッチング量）、仕上がり厚さ
（３）不純物導入工程
イオン種質量、エネルギー、注入量（ビーム電流×注入時間）、注入時の半導体基板３０の温度管理
（４）レーザーアニール工程
照射面積、重ね合わせ率、周波数、エネルギー密度
（５）コレクタ電極４０の形成工程
電極材料、厚み
【００３１】
プロセス条件を決定したならば、そのプロセス条件に基づいて、縦型IGBT１０を製造する。前記したように、表面プロセス及び裏面プロセスを経て縦型IGBT１０がウェハ単位で製造される。この表面プロセス及び裏面プロセスでは、製造装置の製造パラメータに関するデータの蓄積が行われる。次に、ウェハをダイシングし、チップ化する。
【００３２】
チップ化された段階で、電気的特性が検査される。電気的特性に不具合がなければ、そのチップはモジュール化され、実素子として完成する。電気的特性に不具合が発生すると、不具合を発生させた製造工程を特定してその製造工程を改善するために、不具合を発生させた原因究明を行う。
【００３３】
本実施例では、電気的特性に異常が検出された縦型IGBT１０に対し、電子線を利用した結晶欠陥評価を実施する。図１及び図２に示すように、縦型IGBT１０は、コレクタ電極４０に窓部５０が既に設けられている。この窓部５０に向けて電子線を照射する。結晶欠陥は一般的に、深いエネルギー準位を有しているので、電子と正孔が再結合する場を提供する。このため、結晶欠陥が存在する領域に電子線を照射して電子と正孔を発生させると、発生した電子と正孔が結晶欠陥において再結合して発光する。その発光は、結晶欠陥の状態によって特有な波長域を有している。
【００３４】
図５に、裏面プロセスの各製造工程後に電子線を照射した場合に得られる発光スペクトルを示す。図５の（Ａ）は、裏面プロセスを実施する前の段階の発光スペクトルを示す。図５の（Ａ）に現れる波長域が約１１００nm付近のピークは、結晶欠陥が存在しない場合に特有のピークである。即ち、無欠陥の場合に現れるピークである。図５の（Ｂ）は、研磨工程を実施した後の発光スペクトルを示す。図５の（Ｃ）は、ウェットエッチングを実施した後の発光スペクトルを示す。図５の（Ｄ）は、イオン注入を実施した後の発光スペクトルを示す。図５の（Ｄ）に現れる波長域が約１２００nm付近のピークは、クラスター欠陥に基づくピークである。図５の（Ｄ）に現れる波長域が約１６００nm付近のピークは、炭素に係る欠陥に基づくピークである。図５の（Ｅ）は、レーザーアニールを実施した後の発光スペクトルを示す。図５の（Ｅ）に現れる波長域が約１３００nm付近のピークは、レーザーアニールで生じた結晶欠陥によるものである。図５の（Ｆ）は、電気的特性で異常が検出されない場合（規格内）の発光スペクトルを示す。図５に示すように、各製造工程で生じる結晶欠陥は、それぞれ特有の波長域でピークを有していることが分かる。
【００３５】
例えば、電気的特性で異常が検出された縦型IGBTの窓部５０に電子線を照射したときに、波長域が約１３００nm付近のピークが検出されたならば、レーザーアニールに係る工程に原因があることが迅速に把握することができる。また、電気的特性で異常が検出された縦型IGBTの窓部５０に電子線を照射したときに、図５の（Ｆ）に示す発光スペクトルが得られたならば、裏面プロセスにおいて結晶欠陥が生じたのではなく、表面プロセスにおいて結晶欠陥が生じた可能性があることを迅速に把握することができる。
【００３６】
このように、コレクタ電極４０に窓部５０を予め設けておくことによって、結晶欠陥が半導体基板３０のどちらの主面に存在しているのか、さらに、どの製造工程でその結晶欠陥が発生したかを迅速に特定することができる。また、窓部５０は、エッチングによって形成されたものではない。このため、窓部５０にはエッチングのダメージによって誘起される結晶欠陥も存在していない。したがって、製造工程で生じた結晶欠陥を正確に評価することができる。
【００３７】
このように、結晶欠陥が生じた製造工程が迅速に特定されたならば、製造工程で使用した製造装置の製造パラメータを詳細に検討することによって、結晶欠陥が生じた原因の究明も迅速に行うことができる。本実施例の結晶欠陥評価方法によれば、製造工程の改善を迅速に行うことができ、製造コストを大幅に削減することが可能になる。
【００３８】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００３９】
【図１】実施例の縦型IGBTの斜視図を模式的に示す。
【図２】図１のII-II線に対応した要部拡大斜視図を示す。
【図３】実施例の縦型IGBTの製造工程を示す。
【図４】実施例の縦型IGBTの開発段階から実素子完成段階までのプロセスを示す。
【図５】各製造工程後の発光スペクトルを示す。
【符号の説明】
【００４０】
２０：エミッタ電極
３０：半導体基板
３１：ｐ型コレクタ領域
３２：ｎ型電界ストップ領域
３３：ｎ型ベース領域
３４：ｐ型ベース領域
３５：ｎ型エミッタ領域
４０：コレクタ電極
５０：窓部
６０：トレンチゲート部
６２：ゲート電極
６４：ゲート絶縁膜
【図１】
2009218328.tif 000003
【図２】
2009218328.tif 000004
【図３】
2009218328.tif 000005
【図４】
2009218328.tif 000006
【図５】
2009218328.tif 000007