(57)【要約】    【課題】  各画素が十分なる輝度で発光することができる線順次発光駆動方式のプラズマディスプレイパネルの駆動方法を提供する。    【解決手段】  放電空間を介して互いに対向する前面基板及び背面基板と、前面基板の内面に並設されかつ隣接した対毎に走査線を構成する複数の行電極と、背面基板の内面にて行電極に交差する方向に並設されかつ走査線との交差位置にセルを各々構成する複数の列電極と、を備えたプラズマディスプレイパネルにおいて、走査線毎に複数のサスティンパルスを印加してサスティン放電を行う行放電ステップを線順次に切り換えて行うと共に、行放電ステップ毎に表示データに基づいてアドレス電位を列電極へ印加して階調駆動する第１駆動工程と、走査線毎に第１駆動工程終了後、アドレス期間とサスティン期間とで構成される複数のサブフィールドを用いて階調駆動する第２駆動工程と、を順次実行する。【選択図】  図４
2009157155.tif 000002
【特許請求の範囲】
【請求項１】
放電空間を介して互いに対向する前面基板及び背面基板と、前記前面基板の内面に並設されかつ隣接した対毎に走査線を構成する複数の行電極と、前記背面基板の内面にて前記行電極に交差する方向に並設されかつ前記走査線との交差位置にセルを各々構成する複数の列電極と、を備えたプラズマディスプレイパネルの駆動方法であって、
前記走査線毎に複数のサスティンパルスを印加してサスティン放電を行う行放電ステップを線順次に切り換えて行うと共に、前記行放電ステップ毎に表示データに基づいてアドレス電位を前記列電極へ印加して階調駆動する第１駆動工程と、
前記走査線毎に第１駆動工程終了後、アドレス期間とサスティン期間とで構成される複数のサブフィールドを用いて階調駆動する第２駆動工程と、を順次実行することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記第１駆動工程を用いて映像信号の低輝度領域を階調駆動することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記第２駆動工程のサスティン期間で印加されるサスティンパルスの電圧値が、前記第１駆動工程で印加されるサスティンパルスの電圧値よりも大であることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記第２駆動工程において印加されるサスティンパルスの電圧値をサブフィールド毎に異ならせることを特徴とする請求項３記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
１の走査線において前記第１駆動工程が実行される期間が、前記他の走査線における第２駆動工程における１のサブフィールドのサスティン期間と重なっていることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
１の走査線における前記第２駆動工程の１のサブフィールドにおけるアドレス期間は、他の走査線における前記第２駆動工程の他のサブフィールドにおけるアドレス期間と重なっていることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
図１は従来のプラズマディスプレイパネルのパネル構造を表わしている（特許文献１参照）。図１はパネルの構成を説明するために前面基板と背面基板に分解した分解斜視図である。図１のプラズマディスプレイパネルは、背面基板４とこれに放電空間を介して互いに対向する前面基板とが平行に貼り合わされて、形成される。背面基板４の前面側には、各々が列方向に延びかつ行方向に並設された複数の列電極Ｄが設けられ、その上に列電極保護層５が形成される。そして、前面基板の背面側には、各々が行方向に延びかつ列方向に並設された複数の行電極対が設けられる。複数の行電極対各々が表示ライン（走査線）を構成する。
【０００３】
図１に示すように、背面基板４の列電極保護層５上には、行方向に並設された各列電極Ｄの間の位置において列方向に延びる縦隔壁と行方向に延びる横隔壁との結合によって略格子状（井形）に成形された隔壁６が形成されている。
【０００４】
そして、この略格子形状の隔壁６によって、列電極及び行電極対の交差位置に単位発光領域を構成するように、方形室としてセルＣが区画されている。
【０００５】
このようなプラズマディスプレイパネルの駆動方法として、図２に示すように、映像信号の１フィールド毎に全てのセル内に放電を生じさせるための壁電荷状態を形成するリセット期間の後に、表示ラインを順番に走査し、各表示ラインの走査期間内で映像信号が示す１ライン分の各画素の輝度に応じた強度で放電を制御する線順次発光駆動方式の駆動方法が本出願人によって提案されている。
【０００６】
この線順次発光駆動方式の駆動方法においては、リセット期間後の線順次発光期間の各走査期間にてプラズマディスプレイパネルの１表示ラインを構成する上記の行電極対の各行電極にサスティンパルスが交互に複数回印加されると共に、複数の列電極各々に輝度に応じた電位が印加される。これにより各セルにおいて列電極の電位に応じた強度で行電極間において放電が生じるので、輝度階調を制御することができる。
【特許文献１】特願２００６−３４５８６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、かかる線順次発光駆動方式の駆動方法においては、プラズマディスプレイパネルの表示ライン数が多くなると、１表示ライン当たりの発光期間、すなわち走査期間が短くなってしまうので、各画素において十分の輝度が得られなくなるという欠点がある。
【０００８】
本発明が解決しようとする課題には、上記の問題点が一例として挙げられ、各画素が十分なる輝度で発光することができる線順次発光駆動方式のプラズマディスプレイパネルの駆動方法を提供することが本発明の目的である。
【課題を解決するための手段】
【０００９】
請求項１に係る発明のプラズマディスプレイパネルの駆動方法は、放電空間を介して互いに対向する前面基板及び背面基板と、前記前面基板の内面に並設されかつ隣接した対毎に走査線を構成する複数の行電極と、前記背面基板の内面にて前記行電極に交差する方向に並設されかつ前記走査線との交差位置にセルを各々構成する複数の列電極と、を備えたプラズマディスプレイパネルの駆動方法であって、前記走査線毎に複数のサスティンパルスを印加してサスティン放電を行う行放電ステップを線順次に切り換えて行うと共に、前記行放電ステップ毎に表示データに基づいてアドレス電位を前記列電極へ印加して階調駆動する第１駆動工程と、前記走査線毎に第１駆動工程終了後、アドレス期間とサスティン期間とで構成される複数のサブフィールドを用いて階調駆動する第２駆動工程と、を順次実行することを特徴としている。
【発明を実施するための最良の形態】
【００１０】
請求項１に係る発明のプラズマディスプレイパネルの駆動方法においては、走査線毎に複数のサスティンパルスを印加してサスティン放電を行う行放電ステップを線順次に切り換えて行うと共に、行放電ステップ毎に表示データに基づいてアドレス電位を列電極へ印加して階調駆動する第１駆動工程と、走査線毎に第１駆動工程終了後、アドレス期間とサスティン期間とで構成される複数のサブフィールドを用いて階調駆動する第２駆動工程とを順次実行するので、１表示ライン当たりの発光期間を第１駆動工程だけの駆動方法に比して長くすることができる。よって、各画素が十分なる輝度で発光することができ、線順次発光駆動方式で多階調の駆動方法を提供することができる。
【実施例】
【００１１】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
【００１２】
図３は本発明の駆動方法が適用されたプラズマディスプレイ装置の概略的な構成を示している。プラズマディスプレイ装置は、プラズマディスプレイパネル１２０、同期分離回路２０１、タイミングパルス発生回路２０２、Ａ／Ｄ変換器２０３、フレームメモリ２０４、メモリ制御回路２０５、出力処理回路２０６、読出しタイミング信号発生回路２０７、行電極駆動回路２１０、及び列電極駆動回路２１２を備えている。
【００１３】
プラズマディスプレイパネル１２０においては、図１に示したように、表示面であるガラスからなる前面基板１の背面（平行に離間配置された背面基板４に対向する内面）に、複数の行電極Ｘ，Ｙが、ガラスからなる前面基板１の行方向（図１の左右方向）に延びるように平行に配列されている。
【００１４】
行電極Ｘは、前面基板１の行方向に延びる金属膜からなる帯状の共通バス電極部Ｋｂと、この共通バス電極部Ｋｂに沿って等間隔に並設されてその幅狭の基端部が共通バス電極部Ｋｂに接続されたＩＴＯ（インジウム錫酸化物）などの透明導電膜からなるＴ字形状の透明電極部Ｋａ（バス電極部から列方向に突出する突出部である放電電極）とによって構成されている。
【００１５】
行電極Ｙも同様に、前面基板１の行方向に延びる金属膜からなる帯状の共通バス電極部Ｋｂと、この共通バス電極部Ｋｂに沿って等間隔に並設されてその幅狭の基端部が共通バス電極部Ｋｂに接続されたＩＴＯなどの透明導電膜からなるＴ字形状の透明電極部Ｋａ（放電電極）とによって構成されている。
【００１６】
行電極Ｘ，Ｙは、前面基板１の列方向（図１の上下方向）に交互に配列されて、２本の共通バス電極部Ｋｂに沿って並設された透明電極部Ｋａが、互いに対となる相手の行電極側に延びて、互いの透明電極部Ｋａのそれぞれの幅広の頂辺が、それぞれ所要の幅の放電ギャップを介して互いに対向されている。行電極Ｙにおいて行電極Ｘの反対側に隣接する行電極にも行電極対を構成するように、透明電極部Ｋａが高密度で並列されている。すなわち、行電極の列方向両側に透明電極部Ｋａが設けられている。
【００１７】
図１に示すように、前面基板１の背面側の行電極対Ｘ，Ｙの上には、これらを被覆する誘電体層２が形成されている。
【００１８】
誘電体層２の背面側には、誘電体層２から背面側に放電空間へ突出する帯状の嵩上げ誘電体層２Ａが、バス電極部Ｋｂ上に平行に形成されている。そして、この誘電体層２と嵩上げ誘電体層２Ａの背面側には、ＭｇＯからなる保護層３が形成されている。行電極対の対向する透明電極部Ｋａ頂辺の間の保護層３上に放電開始電圧を超えた時点で放電が生じる。
【００１９】
一方、前面基板１と放電空間を介して平行に配置される背面基板４の前面基板１と対向する面（内面）の下側には、列電極Ｃ（アドレス電極）が、それぞれ各行電極対Ｘ，Ｙの互いに対になっている透明電極部Ｋａに対向する位置において列方向に延びるように、等間隔に平行に並設されている。
【００２０】
背面基板４の表示側の内面上には、さらに、列電極保護層５（誘電体層）が形成されて、列電極Ｃを被覆している。そして、保護層５上に格子状（井形）に成形された隔壁６が形成されている。すなわち、隔壁６により放電空間が仕切られ各々が行及び列方向に並ぶ複数のセルＤが画定される。
【００２１】
各セルＤに面する隔壁６の各内側面と列電極保護層５の表面には、これらの面を覆うように、放電に励起されて発光する蛍光体層７が形成される。たとえば、フルカラーディスプレイパネルでは背面基板上の各セルＤ毎に赤（Ｒ），緑（Ｇ），青（Ｂ）の三原色の蛍光体層に色分けされ、色毎のセルの放電領域が区分される。
【００２２】
そして、前面基板１及び背面基板４間の各セルＤの放電空間内には、キセノンガスＸｅを含む放電ガスが封入されている。
【００２３】
プラズマディスプレイパネル１２０は、マトリクス状に配置された行電極Ｘ１〜Ｘｎ及び行電極Ｙ１〜Ｙｎと列電極Ｃ１〜Ｃｍとを備える。列電極Ｃ１〜Ｃｍは列電極駆動回路２１２に接続され、行電極Ｘ１〜Ｘｎ及びＹ１〜Ｙｎは行電極駆動回路２１０に接続されている。列電極Ｃ１〜Ｃｍの１つと行電極の１対との交差部に、セルＤｉｊ（単位発光部）が形成される。セル毎に行電極対はそれぞれ図示しないが前述の対向する放電電極を備えている。すなわち、行電極対Ｘ，Ｙのそれぞれが走査線（表示ライン）を構成する。
【００２４】
行電極駆動回路２１０がサスティンパルスなどの駆動パルスを行電極対Ｘ，Ｙへ印加し、行電極対Ｘ，Ｙを線表示で順次切換え走査するとともに、この線順次走査に同期して、列電極駆動回路２１２は、出力処理回路２０６から供給される各画素データ（表示データ）に応じた画素データパルス（アドレス電位を有するパルス）を発生してプラズマディスプレイパネル１２０の列電極Ｃ１〜Ｃｍに印加する。
【００２５】
また、列電極駆動回路２１２は、列電極の電位を、基準電位例えばグランド電位（０Ｖ）から、負極性方向に大きい電位（放電抑制電位）や、正極性方向に大きい電位（放電促進電位）とするようなアドレス電位を生成する。
【００２６】
このように、プラズマディスプレイパネル１２０では、前面基板側の行電極対Ｘ，Ｙの線順次走査に同期して背面基板側の列電極Ｃ１〜Ｃｍにアドレス電位を供給することにより、表示駆動が行われ、行電極対１行のセルの群毎に発光部の放電電流の調節が行われる。行電極のサスティンパルス印加状態で各列電極に画像信号に応じたアドレス電位が印加されると、サンプリングが行われ発光部の階調（明暗の輝度レベル）が制御できるのである。たとえば、フルカラーディスプレイパネルでは、ＲＧＢ画像信号をそれぞれ対応セルへ順次供給し、表示していない色の列電極に放電抑制電位を印加することにより、映像信号に応じて画像表示を行う。
【００２７】
図３のプラズマディスプレイパネル装置において、同期分離回路２０１は、供給された入力映像信号中から水平及び垂直同期信号を抽出してこれらをタイミングパルス発生回路２０２に供給する。タイミングパルス発生回路２０２は、これら抽出された水平及び垂直同期信号に基づいた抽出同期信号タイミングパルスを発生してこれをＡ／Ｄ変換器２０３、メモリ制御回路２０５及び読出タイミング信号発生回路２０７の各々に供給する。Ａ／Ｄ変換器２０３は、上記抽出同期信号タイミングパルスに同期して入力映像信号を１画素毎に対応したディジタル画素データに変換し、これをフレームメモリ２０４に供給する。メモリ制御回路２０５は、上記抽出同期信号タイミングパルスに同期した書込信号及び読出信号をフレームメモリ２０４に供給する。フレームメモリ２０４は、書込信号に応じて、Ａ／Ｄ変換器２０３から供給された各画素データを順次取り込む。また、フレームメモリ２０４は、読出信号に応じて、このフレームメモリ２０４内に記憶されている画素データを順次読み出して次段の出力処理回路２０６へ供給する。読出タイミング信号発生回路２０７は、放電発光動作を制御するための各種タイミング信号を発生してこれらを行電極駆動回路２１０及び出力処理回路２０６の各々に供給する。出力処理回路２０６は、読出しタイミング信号発生回路２０７からのタイミング信号に同期させて、フレームメモリ２０４から供給された画素データを列電極駆動回路２１２に供給する。
【００２８】
かかる本発明の駆動方法においては、１フィールド（又はフレーム）は、リセット期間（リセットステップ）、サスティン放電期間（サスティンステップ）、消去放電期間（消去放電ステップ）から構成されている。サスティン放電期間には更に、Ｓ期間とＣＳ期間とが交互に繰り返し設けられている。
【００２９】
行電極駆動回路２１０は、駆動パルスとして、プラズマディスプレイパネル１２０の全ての行電極対間で、リセット期間にデータ書き込み時の放電を安定させるリセットパルスを生成し、サスティン放電期間には線順次走査と共に放電を維持するためのサスティンパルスを生成し、更に消去放電期間に維持発光放電を停止するための消去パルス（図示せず）を生成する。
【００３０】
行電極駆動回路２１０は、これらの駆動パルスを上記読出タイミング信号発生回路２０７から供給される各種のタイミング信号に応じたタイミングにてプラズマディスプレイパネル１２０の行電極Ｘ１〜Ｘｎ，Ｙ１〜Ｙｎに印加する。
【００３１】
このように、行電極駆動回路２１０は表示ライン毎に行電極間にサスティンパルスを印加して放電を線順次走査にて生じせしめる機能を有する。行電極駆動回路２１０は、行電極Ｘ１〜Ｘｎへのサスティンパルスを生成するＸドライバを、行電極Ｙ１〜Ｙｎへのサスティンパルスとは逆位相のサスティンパルスを生成するＹドライバを含んでいる。
【００３２】
図４はかかるプラズマディスプレイ装置の行電極Ｘ１〜Ｘｎ，Ｙ１〜Ｙｎ及び列電極Ｃ１〜Ｃｍに印加される駆動パルスの波形及びそのタイミングを示している。
【００３３】
先ず、リセット期間（リセットステップ）中では行電極駆動回路２１０は全ての行で同時に行電極対の行電極間に矩形及び漸次変化する逆極性のリセットパルスを印加する。すなわち、行電極Ｘ１〜Ｘｎには正極性の矩形リセットパルスが印加され、行電極Ｙ１〜Ｙｎには、負極性の漸次変化するリセットパルスが印加される。これによりリセット放電が生じて全てのセルＤ１，１〜Ｄｎ，ｍの初期化が行われ、よって、全てのセルＤ１，１〜Ｄｎ，ｍ内の壁電荷状態が一様となる。この壁電荷状態は後述のサスティンパルスの印加によって放電を生じさせ得る点灯モード状態である。
【００３４】
次に、サスティン放電期間（サスティンステップ）においては、上記したようにＳ期間とＣＳ期間とが交互に配置されている。Ｓ期間は１走査でサスティン放電を実際に行うサスティン期間であり、ＣＳ期間は各表示ラインにおいてＳ期間に挟まれた期間であり、それ以降のＳ期間の発光／非発光を設定するアドレス期間である。各表示ラインにおいて有効なＳ期間としてはＳ１〜Ｓ４が存在する。すなわち、第１表示ラインからのライン順にＳ１，ＣＳ，Ｓ２，ＣＳ，Ｓ３，ＣＳ，Ｓ４の動作が順次実行される。また、第１表示ラインではＳ１，ＣＳの動作が終了すると、次にＳ２，ＣＳの動作が実行され、それと同時に第２表示ラインではＳ１，ＣＳの動作が実行され、それが第ｎ表示ラインまで繰り返される。図５に示すように期間Ｓ１〜Ｓ４の各々は５０μｓの長さであり、ＣＳ期間のは３０[μｓ]の長さである。期間Ｓ１が第１駆動工程である。期間ＣＳ，Ｓ２，ＣＳ，Ｓ３，ＣＳ，Ｓ４が第２駆動工程である。（ＣＳ，Ｓ２）、（ＣＳ，Ｓ３）及び（ＣＳ，Ｓ４）各々がサブフィールドである。
【００３５】
期間Ｓ１〜Ｓ４各々において、行電極駆動回路２１０は行電極対（Ｘ１，Ｙ１）、（Ｘ２，Ｙ２）、……、（Ｘｎ，Ｙｎ）にサスティンパルスを印加してサスティン放電を線順次走査にて生じせしめる。その行電極対をなす行電極間に印加されるサスティンパルスの波形は、互いに位相が１８０度ずれている。行電極対の双方の行電極に同時にサスティンパルスが逆位相で印加されるとその期間だけ放電が発生する。
【００３６】
期間Ｓ１において、第１表示ラインの行電極対のＸ１、Ｙ１に着目すると、先ず、列電極Ｃ１〜Ｃｍの各々にアドレス電位が印加されて負電位のＶminに達すると、行電極Ｘ１に正極性のサスティンパルスが印加され、ほぼ同時に行電極Ｙ１に負極性のサスティンパルスが印加される。次に、行電極Ｘ１に負極性のサスティンパルスが印加され、ほぼ同時に行電極Ｙ１に正極性のサスティンパルスが印加される。そのように正極性及び負極性のサスティンパルスが交互に印加され続ける。サスティンパルス幅は例えば、０．８［μｓ］で、パルス数は４０個である。
【００３７】
期間Ｓ１に列電極Ｃ１〜Ｃｍに印加されるアドレス電位は、図６に示すように、最初の５[μｓ]で立ち下がりでグランド電位０[Ｖ]からＶminに達する。ＶminはＴmin(B)[μｓ]だけ継続され、その継続後、Ｖminから正電位のＶmaxまで上昇する。ＶminからＶmaxに変化する時間は５[μｓ]である。Ｖmaxに達すると、Ｖmaxが４０−Ｔmin(B)[μｓ]だけ継続される。そして、最後の５[μｓ]でＶmaxからグランド電位０[Ｖ]に達する。
【００３８】
列電極Ｃ１〜Ｃｍに印加されるアドレス電位がＶmaxを継続している期間において行電極Ｘ１、Ｙ１間に正極性及び負極性のサスティンパルスが印加されることにより、行電極Ｘ１、Ｙ１間に放電電圧Ｖ１（例えば、１６０Ｖ）が得られるので、行電極Ｘ１、Ｙ１間に放電電流が流れる。正極性及び負極性のサスティンパルスの印加が交互に繰り返されることにより、行電極Ｘ１、Ｙ１間に放電が断続的に生じてセルＤ１，１〜Ｄ１，ｍは発光状態となる。
【００３９】
期間Ｓ２，Ｓ３，Ｓ４においても第１表示ラインの行電極対のＸ１、Ｙ１には同様に正極性及び負極性のサスティンパルスが交互に印加される。ただし、サスティンパルス幅は例えば、１．８［μｓ］で、パルス数は２０個である。
【００４０】
列電極Ｃ１〜Ｃｍに印加されるアドレス電位の負電位Ｖminの継続時間Ｔmin(B)[μｓ]の長さに応じて発光輝度、すなわち階調が制御される。
【００４１】
図７に示すように、継続時間Ｔmin(B)は期間Ｓ１で８階調を得るためにＴmin0〜Ｔmin7のうちのいずれか１となり、期間Ｓ１〜Ｓ４全部で３２階調となる。期間Ｓ１では階調０〜７、階調８〜１５、階調１６〜２３、階調２４〜３２の各々は同じＴmin0〜Ｔmin7である。後述の図１０に示されるように、期間Ｓ２〜Ｓ４における発光／非発光によって３２階調が得られる。
【００４２】
各ＣＳ期間は、第１表示ライン、第４表示ライン、……、第３ｉ＋１表示ラインの期間Ｓ２，Ｓ３，Ｓ４の発光／非発光を設定するための期間ＣＳ１と、第２表示ライン、第５表示ライン、……、第３ｉ＋２表示ラインの期間Ｓ２，Ｓ３，Ｓ４の発光／非発光を設定するための期間ＣＳ２と、第３表示ライン、第６表示ライン、……、第３ｉ＋３表示ラインの期間Ｓ２，Ｓ３，Ｓ４の発光／非発光を設定するための期間ＣＳ３とからなる。各期間ＣＳ１，ＣＳ２，ＣＳ３は１０[μｓ]の長さである。各ＣＳ期間において期間ＣＳ１，ＣＳ２，ＣＳ３の順に位置する。なお、ｉは０以上でｎ／３−１以下である。
【００４３】
更に、期間ＣＳ１は第３ｉ＋１表示ラインでは期間Ｓ２の発光を制御する期間ＣＳ１２と、期間Ｓ３の発光を制御する期間ＣＳ１３と、期間Ｓ４の発光を制御する期間ＣＳ１４とからなる。期間ＣＳ２は第３ｉ＋２表示ラインでは期間Ｓ２の発光を制御する期間ＣＳ２２と、期間Ｓ３の発光を制御する期間ＣＳ２３と、期間Ｓ４の発光を制御する期間ＣＳ２４とからなる。期間ＣＳ３は第３ｉ＋３表示ラインでは期間Ｓ２の発光を制御する期間ＣＳ３２と、期間Ｓ３の発光を制御する期間ＣＳ３３と、期間Ｓ４の発光を制御する期間ＣＳ３４とからなる。
【００４４】
図４、図５及び図８に示すように、期間Ｓ１が終了した第３ｉ＋１表示ラインではＣＳ期間のうちの期間ＣＳ１２となる。第１表示ラインの場合には期間ＣＳ１２において行電極Ｘ１には行電極駆動回路２１０から正極性の選択消去パルスが印加され、それに同時に行電極Ｙ１に行電極駆動回路２１０から負極性の選択消去パルスが印加される。その正極性及び負極性の選択消去パルスの印加時に列電極Ｃ１〜Ｃｍにはアドレス電位ＣＳ(B,t)が印加される。アドレス電位ＣＳ(B,t)は発光継続ならば、グランド電位０[Ｖ]であり、０[Ｖ]の列電極と行電極Ｘ１，Ｙ１からなるセルでは選択消去放電は起きないため、上記の点灯モードが維持される。一方、アドレス電位ＣＳ(B,t)は非発光ならば、正電位ＣＳ(t)である。正電位ＣＳ(t)の列電極と行電極Ｘ１，Ｙ１からなるセルでは選択消去放電が生じるため、セル内の壁電荷状態が変化して消灯モードとなる。
【００４５】
期間ＣＳ１２を含むＣＳ期間が終了して期間Ｓ２になると、第１表示ラインの行電極のＸ１、Ｙ１には正極性及び負極性のサスティンパルスが交互に印加される。期間ＣＳ１２で点灯モードが継続されたセルでは正極性及び負極性のサスティンパルスの印加により、行電極Ｘ１、Ｙ１間に放電電圧Ｖ２（例えば、１８０Ｖ，Ｖ２＞Ｖ１）が得られると、行電極Ｘ１、Ｙ１間に放電電流が流れる。このとき列電極Ｃ１〜ＣｍにＶminが印加されていても正極性及び負極性のサスティンパルスによる放電電圧Ｖ２は上記のＶ１より大であるので、期間Ｓ２の第１表示ラインの点灯モードにあるセルの行電極のＸ１、Ｙ１間では放電が生じる。
【００４６】
第１表示ラインが期間Ｓ２であるとき第３ｉ＋２表示ラインに属する第２表示ラインでは期間Ｓ１となる。列電極Ｃ１〜Ｃｍに印加されるアドレス電位がＶmaxを継続している第２表示ラインの期間Ｓ１において行電極Ｘ２、Ｙ２間に正極性及び負極性のサスティンパルスが印加されることにより、行電極Ｘ２、Ｙ２間に放電電圧Ｖ１が得られるので、行電極Ｘ２、Ｙ２間に放電電流が流れる。正極性及び負極性のサスティンパルスの印加が交互に繰り返されることにより、行電極Ｘ２、Ｙ２間に放電が断続的に生じてセルＤ２，１〜Ｄ２，ｍは発光状態となる。
【００４７】
図４、図５及び図８に示すように、期間Ｓ２が終了した第３ｉ＋１表示ラインではＣＳ期間のうちの期間ＣＳ１３となる。第１表示ラインの場合には期間ＣＳ１３において行電極Ｘ１には行電極駆動回路２１０から正極性の選択消去パルスが印加され、それに同時に行電極Ｙ１に行電極駆動回路２１０から負極性の選択消去パルスが印加される。その正極性及び負極性の選択消去パルスの印加時に列電極Ｃ１〜Ｃｍにはアドレス電位ＣＳ(B,t)が印加される。アドレス電位ＣＳ(B,t)は発光継続ならば、グランド電位０[Ｖ]であり、０[Ｖ]の列電極と行電極Ｘ１，Ｙ１からなるセルでは選択消去放電は起きないため、上記の点灯モードが維持される。一方、アドレス電位ＣＳ(B,t)は非発光ならば、正電位ＣＳ(t)である。正電位ＣＳ(t)の列電極と行電極Ｘ１，Ｙ１からなるセルでは選択消去放電が生じるため、セル内の壁電荷状態が変化して消灯モードとなる。
【００４８】
ＣＳ期間のうちの期間ＣＳ１３が終了すると期間ＣＳ２２となる。第２表示ラインの場合には期間ＣＳ２２において行電極Ｘ２には行電極駆動回路２１０から正極性の選択消去パルスが印加され、それに同時に行電極Ｙ２に行電極駆動回路２１０から負極性の選択消去パルスが印加される。その正極性及び負極性の選択消去パルスの印加時に列電極Ｃ１〜Ｃｍにはアドレス電位ＣＳ(B,t)が印加される。アドレス電位ＣＳ(B,t)は発光継続ならば、グランド電位０[Ｖ]であり、０[Ｖ]の列電極と行電極Ｘ２，Ｙ２からなるセルでは選択消去放電は起きないため、上記の点灯モードが維持される。一方、アドレス電位ＣＳ(B,t)は非発光ならば、正電位ＣＳ(t)である。正電位ＣＳ(t)の列電極と行電極Ｘ２，Ｙ２からなるセルでは選択消去放電が生じるため、セル内の壁電荷状態が変化して消灯モードとなる。
【００４９】
期間ＣＳ１３，ＣＳ２２を含むＣＳ期間が終了すると、第３ｉ＋１表示ラインでは期間Ｓ３になり、第３ｉ＋２表示ラインでは期間Ｓ２になり、第３ｉ＋３表示ラインでは期間Ｓ１になる。第１表示ラインの行電極のＸ１、Ｙ１には正極性及び負極性のサスティンパルスが交互に印加される。期間ＣＳ１３で点灯モードが継続されたセルでは正極性及び負極性のサスティンパルスの印加により、行電極Ｘ１、Ｙ１間に放電電圧Ｖ３（例えば、２００Ｖ，Ｖ３＞Ｖ２）が得られると、行電極Ｘ１、Ｙ１間に放電電流が流れる。このとき列電極Ｃ１〜ＣｍにＶminが印加されていても正極性及び負極性のサスティンパルスによる放電電圧Ｖ３は上記のＶ１より大であるので、期間Ｓ３の第１表示ラインで点灯モードにあるセルの行電極のＸ１、Ｙ１間では放電が生じる。
【００５０】
第１表示ラインが期間Ｓ３であるとき期間Ｓ２の第３ｉ＋２表示ラインに属する第２表示ラインでは、行電極のＸ２、Ｙ２には正極性及び負極性のサスティンパルスが交互に印加される。期間ＣＳ２２で点灯モードが継続されたセルでは正極性及び負極性のサスティンパルスの印加により、行電極Ｘ２、Ｙ２間に放電電圧Ｖ２が得られると、行電極Ｘ２、Ｙ２間に放電電流が流れる。このとき列電極Ｃ１〜ＣｍにＶminが印加されていても正極性及び負極性のサスティンパルスによる放電電圧Ｖ２は上記のＶ１より大であるので、期間Ｓ２の第２表示ラインで点灯モードにあるセルの行電極のＸ２、Ｙ２間では放電が生じる。
【００５１】
第３ｉ＋３表示ラインに属する第３表示ラインでは期間Ｓ１となる。列電極Ｃ１〜Ｃｍに印加されるアドレス電位がＶmaxを継続している第３表示ラインの期間Ｓ１において行電極Ｘ３、Ｙ３間に正極性及び負極性のサスティンパルスが印加されることにより、行電極Ｘ３、Ｙ３間に放電電圧Ｖ１が得られるので、行電極Ｘ３、Ｙ３間に放電電流が流れる。正極性及び負極性のサスティンパルスの印加が交互に繰り返されることにより、行電極Ｘ３、Ｙ３間に放電が断続的に生じてセルＤ３，１〜Ｄ３，ｍは発光状態となる。
【００５２】
図４、図５及び図８に示すように、期間Ｓ３が終了した第３ｉ＋１表示ラインではＣＳ期間のうちの期間ＣＳ１４となる。第１表示ラインの場合には期間ＣＳ１４において行電極Ｘ１には行電極駆動回路２１０から正極性の選択消去パルスが印加され、それに同時に行電極Ｙ１に行電極駆動回路２１０から負極性の選択消去パルスが印加される。その正極性及び負極性の選択消去パルスの印加時に列電極Ｃ１〜Ｃｍにはアドレス電位ＣＳ(B,t)が印加される。アドレス電位ＣＳ(B,t)は発光継続ならば、グランド電位０[Ｖ]であり、０[Ｖ]の列電極と行電極Ｘ１，Ｙ１からなるセルでは選択消去放電は起きないため、上記の点灯モードが維持される。一方、アドレス電位ＣＳ(B,t)は非発光ならば、正電位ＣＳ(t)である。正電位ＣＳ(t)の列電極と行電極Ｘ１，Ｙ１からなるセルでは選択消去放電が生じるため、セル内の壁電荷状態が変化して消灯モードとなる。
【００５３】
ＣＳ期間のうちの期間ＣＳ１４が終了すると期間ＣＳ２３となる。第２表示ラインの場合には期間ＣＳ２３において行電極Ｘ２には行電極駆動回路２１０から正極性の選択消去パルスが印加され、それに同時に行電極Ｙ２に行電極駆動回路２１０から負極性の選択消去パルスが印加される。その正極性及び負極性の選択消去パルスの印加時に列電極Ｃ１〜Ｃｍにはアドレス電位ＣＳ(B,t)が印加される。アドレス電位ＣＳ(B,t)は発光継続ならば、グランド電位０[Ｖ]であり、０[Ｖ]の列電極と行電極Ｘ２，Ｙ２からなるセルでは選択消去放電は起きないため、上記の点灯モードが維持される。一方、アドレス電位ＣＳ(B,t)は非発光ならば、正電位ＣＳ(t)である。正電位ＣＳ(t)の列電極と行電極Ｘ２，Ｙ２からなるセルでは選択消去放電が生じるため、セル内の壁電荷状態が変化して消灯モードとなる。
【００５４】
ＣＳ期間のうちの期間ＣＳ２３が終了すると期間ＣＳ３２となる。第３表示ラインの場合には期間ＣＳ３２において行電極Ｘ３には行電極駆動回路２１０から正極性の選択消去パルスが印加され、それに同時に行電極Ｙ３に行電極駆動回路２１０から負極性の選択消去パルスが印加される。その正極性及び負極性の選択消去パルスの印加時に列電極Ｃ１〜Ｃｍにはアドレス電位ＣＳ(B,t)が印加される。アドレス電位ＣＳ(B,t)は発光継続ならば、グランド電位０[Ｖ]であり、０[Ｖ]の列電極と行電極Ｘ３，Ｙ３からなるセルでは選択消去放電は起きないため、上記の点灯モードが維持される。一方、アドレス電位ＣＳ(B,t)は非発光ならば、正電位ＣＳ(t)である。正電位ＣＳ(t)の列電極と行電極Ｘ２，Ｙ２からなるセルでは選択消去放電が生じるため、セル内の壁電荷状態が変化して消灯モードとなる。
【００５５】
期間ＣＳ１４，ＣＳ２３，ＣＳ３２を含むＣＳ期間が終了すると、第３ｉ＋１表示ラインでは期間Ｓ４になり、第３ｉ＋２表示ラインでは期間Ｓ３になり、第３ｉ＋３表示ラインでは期間Ｓ２になる。第３ｉ＋４表示ラインでは期間Ｓ１となる。第１表示ラインの行電極のＸ１、Ｙ１には正極性及び負極性のサスティンパルスが交互に印加される。期間ＣＳ１４で点灯モードが継続されたセルでは正極性及び負極性のサスティンパルスの印加により、行電極Ｘ１、Ｙ１間に放電電圧Ｖ４（例えば、２２０Ｖ，Ｖ４＞Ｖ３）が得られると、行電極Ｘ１、Ｙ１間に放電電流が流れる。このとき列電極Ｃ１〜ＣｍにＶminが印加されていても正極性及び負極性のサスティンパルスによる放電電圧Ｖ４は上記のＶ１より大であるので、期間Ｓ４の第１表示ラインで点灯モードにあるセルの行電極のＸ１、Ｙ１間では放電が生じる。
【００５６】
第１表示ラインが期間Ｓ４であるとき期間Ｓ３の第３ｉ＋２表示ラインに属する第２表示ラインでは、行電極のＸ２、Ｙ２には正極性及び負極性のサスティンパルスが交互に印加される。期間ＣＳ２３で点灯モードが継続されたセルでは正極性及び負極性のサスティンパルスの印加により、行電極Ｘ２、Ｙ２間に放電電圧Ｖ３が得られると、行電極Ｘ２、Ｙ２間に放電電流が流れる。このとき列電極Ｃ１〜ＣｍにＶminが印加されていても正極性及び負極性のサスティンパルスによる放電電圧Ｖ３は上記のＶ１より大であるので、期間Ｓ３の第２表示ラインで点灯モードにあるセルの行電極のＸ２、Ｙ２間では放電が生じる。
【００５７】
第３ｉ＋３表示ラインに属する第３表示ラインでは期間Ｓ２となる。列電極Ｃ１〜Ｃｍに印加されるアドレス電位がＶmaxを継続している第３表示ラインの期間Ｓ２において行電極Ｘ３、Ｙ３間に正極性及び負極性のサスティンパルスが印加されることにより、行電極Ｘ３、Ｙ３間に放電電圧Ｖ２が得られるので、行電極Ｘ３、Ｙ３間に放電電流が流れる。正極性及び負極性のサスティンパルスの印加が交互に繰り返されることにより、行電極Ｘ３、Ｙ３間に放電が断続的に生じてセルＤ３，１〜Ｄ３，ｍは発光状態となる。
【００５８】
第３ｉ＋４表示ラインに属する第４表示ラインでは期間Ｓ１となる。列電極Ｃ１〜Ｃｍに印加されるアドレス電位がＶmaxを継続している第４表示ラインの期間Ｓ１において行電極Ｘ４、Ｙ４間に正極性及び負極性のサスティンパルスが印加されることにより、行電極Ｘ４、Ｙ４間に放電電圧Ｖ１が得られるので、行電極Ｘ４、Ｙ４間に放電電流が流れる。正極性及び負極性のサスティンパルスの印加が交互に繰り返されることにより、行電極Ｘ４、Ｙ４間に放電が断続的に生じてセルＤ４，１〜Ｄ４，ｍは発光状態となる。
【００５９】
このように、各表示ラインにおいてＳ１，ＣＳ，Ｓ２，ＣＳ，Ｓ３，ＣＳ，Ｓ４の動作が表示ライン順に実行される。図８に示すように、サスティンパルスによる行電極間の放電電圧が期間Ｓ１ではＶ１、期間Ｓ２ではＶ２、期間Ｓ３ではＶ３、期間Ｓ４ではＶ４であり、その大小関係はＶ１＜Ｖ２≦Ｖ３≦Ｖ４である。すなわち、Ｖ２＝Ｖ３＝Ｖ４であっても良い。これにより、期間Ｓ２〜Ｓ４にある表示ラインの行電極間では、列電極Ｃ１〜Ｃｍに印加されるアドレス電位の負電位Ｖminによる影響を受けることなく放電が生ずる。
【００６０】
図９は表示ラインを第１表示ライン〜第５０表示ラインとした場合の各ＣＳ期間におけるアドレス電位ＣＳ(B,t)の変化を示している。この図９において、第１表示ラインの期間Ｓ１後の期間ＣＳ１２に印加されるアドレス電位がＣＳ12(B,t)で表され、第２表示ラインの期間Ｓ１後の期間ＣＳ１３に印加されるアドレス電位がＣＳ13(B,t)で表され、それに続く期間ＣＳ２２に印加されるアドレス電位がＣＳ22(B,t)で表され、第３表示ラインの期間Ｓ１後の期間ＣＳ１４に印加されるアドレス電位がＣＳ14(B,t)で表され、それに続く期間ＣＳ２３に印加されるアドレス電位がＣＳ23(B,t)で表され、それに続く期間ＣＳ３２に印加されるアドレス電位がＣＳ32(B,t)で表される。以降、同様に繰り返される。
【００６１】
図１０は第３ｉ＋１表示ラインの３２階調表示（０〜３１）についてアドレス電位ＣＳ12(B,t)，ＣＳ13(B,t)，ＣＳ14(B,t)の設定を示している。図１０において、ＣＳ12(t)，ＣＳ13(t)，ＣＳ14(t)は対応する期間Ｓ２，Ｓ３，Ｓ４での非発光の場合の正電位を示している。０は対応する期間Ｓ２，Ｓ３，Ｓ４で発光する場合のグランド電位を示している。
【００６２】
図１１は時刻ｔ毎のＣＳ12(t)，ＣＳ13(t)，ＣＳ14(t)各々の電位を示している。ここで時刻は期間ＣＳ１２の開始時点をｔ＝０としている。
【００６３】
第３ｉ＋２表示ラインの３２階調表示についてのアドレス電位ＣＳ22(B,t)，ＣＳ23(B,t)，ＣＳ24(B,t)の設定及び第３ｉ＋３表示ラインの３２階調表示についてのアドレス電位ＣＳ32(B,t)，ＣＳ33(B,t)，ＣＳ34(B,t)の設定についても図１０のＣＳ12(B,t)，ＣＳ13(B,t)，ＣＳ14(B,t)がＣＳ22(t)，ＣＳ23(t)，ＣＳ24(t)及びＣＳ32(t)，ＣＳ33(t)，ＣＳ34(t)に代わるだけで同様である。ＣＳ22(t)，ＣＳ23(t)，ＣＳ24(t)及びＣＳ32(t)，ＣＳ33(t)，ＣＳ34(t)各々の時刻毎の電位変化も図１１のＣＳ12(t)，ＣＳ13(t)，ＣＳ14(t)各々と同様である。
【００６４】
なお、上記した実施例においては、第２駆動行程のサブフィールドとして期間（ＣＳ，Ｓ２）、（ＣＳ，Ｓ３）及び（ＣＳ，Ｓ４）の３サブフィールドであるが、これに限定されず、期間（ＣＳ，Ｓ２）、（ＣＳ，Ｓ３）、（ＣＳ，Ｓ４）及び（ＣＳ，Ｓ５）のように４サブフィールド以上であっても良い。
【図面の簡単な説明】
【００６５】
【図１】プラズマディスプレイパネルの構造を示す図である。
【図２】線順次発光駆動方式を説明するための図である。
【図３】本発明が適用されたプラズマディスプレイ装置の構成を示すブロック図である。
【図４】図３の装置のリセット期間及びサスティン放電期間の行電極及び列電極各の電位状態を示す図である。
【図５】図３の装置の特にサスティン放電期間の行電極及び列電極各の電位状態を示す図である。
【図６】Ｓ期間の列電極のアドレス電位の変化を示す図である。
【図７】階調毎の期間Ｓ１におけるアドレス電位Ｖminの継続時間Ｔmin(B)を示す図である。
【図８】第１表示ラインの行電極の電位の変化を示す図である。
【図９】第１表示ライン〜第５０表示ラインの場合におけるアドレス電位の変化を示す図である。
【図１０】階調毎の期間Ｓ２〜Ｓ４のアドレス電位及び発光／非発光を示す図である。
【図１１】アドレス電位ＣＳ１２(t)〜ＣＳ１４(t)の時刻毎のレベルを示す図である。
【主要部分の符号の説明】
【００６６】
１２０  プラズマディスプレイパネル
２０２  タイミングパルス発生回路
２０４  フレームメモリ
２０５  メモリ制御回路
２０６  出力処理回路
２０７  読出タイミング信号発生回路
２１０  行電極駆動回路
２１２  列電極駆動回路
【図１】
2009157155.tif 000003
【図２】
2009157155.tif 000004
【図３】
2009157155.tif 000005
【図４】
2009157155.tif 000006
【図５】
2009157155.tif 000007
【図６】
2009157155.tif 000008
【図７】
2009157155.tif 000009
【図８】
2009157155.tif 000010
【図９】
2009157155.tif 000011
【図１０】
2009157155.tif 000012
【図１１】
2009157155.tif 000013