(57)【要約】【課題】絶縁膜に設けたホールパターンに形成された導電体膜の断線を防止できる構造を備えた半導体装置を提供する。【解決手段】半導体装置の製造方法は、第１の導電体膜上に絶縁膜を形成し、絶縁膜を露出する開口部を有するマスク膜を用いた異方性エッチングにより、開口部に露出した絶縁膜の上部に凹部を形成すると共に、マスク膜の側壁部下部に反応生成物を付着させる。次に、等方性エッチングにより、マスク膜の側壁部を水平方向に後退させると共に、異方性エッチングにより、凹部の底部に露出した絶縁膜を垂直方向に掘り下げながら、マスク膜の側壁部下部に付着した反応生成物を除去する。次に、異方性エッチングにより、凹部の周囲に存在する絶縁膜を鉛直方向に掘り下げて段差部を形成すると共に、凹部の底部を貫通させて第１の導電体膜を露出させる。その後、第１の導電体膜の上に第２の導電体膜を形成する。【選択図】図１
2009218364.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、第１の導電体膜を形成する工程（ａ）と、
前記第１の導電体膜上に、絶縁膜を形成する工程（ｂ）と、
前記絶縁膜上に、前記絶縁膜を露出する開口部を有するマスク膜を形成する工程（ｃ）と、
前記開口部に露出した前記絶縁膜を異方性エッチングすることにより、前記開口部に露出した前記絶縁膜の上部に凹部を形成すると共に、前記マスク膜の前記開口部の側壁部の下部に、前記絶縁膜を構成する材料と前記異方性エッチングに用いたエッチングガスを構成する材料との反応生成物を付着させる工程（ｄ）と、
前記反応生成物をマスクに用いた等方性エッチングにより、前記マスク膜の前記開口部の側壁部を前記基板の主面に対して水平方向に後退させると共に、異方性エッチングにより、前記凹部の底部に露出した前記絶縁膜を前記基板の主面に対して鉛直方向に掘り下げながら、前記マスク膜の開口部の側壁部の下部に付着した前記反応生成物を除去する工程（ｅ）と、
前記工程（ｅ）の後に、残存している前記マスク膜をマスクに用いた異方性エッチングにより、前記凹部の周囲に存在する前記絶縁膜を前記基板の主面に対して鉛直方向に掘り下げて前記絶縁膜に段差部を形成すると共に、前記凹部の底部に露出した前記絶縁膜を貫通させて前記第１の導電体膜を露出させる工程（ｆ）と、
残存する前記マスク膜を除去した後に、前記凹部に露出した前記第１の導電体膜及び前記絶縁膜の上に第２の導電体膜を形成する工程（ｇ）とを備える、半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記絶縁膜の上面から前記段差部を構成する前記絶縁膜の下面までの距離は、前記第２の導電体膜の膜厚と等しい、請求項１に記載の半導体装置の製造方法。
【請求項３】
請求項１又は２に記載の半導体装置の製造方法において、
前記工程（ｄ）、（ｅ）及び（ｆ）は、同一のエッチング条件で連続して行われる、半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法において、
前記エッチング条件は、エッチングガスが、ＡｒとＣＦ４又はＣｌ２ガスの混合ガスであり、チャンバー内のエッチング圧力が、１．０Ｐａ以上で且つ２．０Ｐａ以下に制御され、印加するエッチングパワーのバイアスが、１５０Ｗ以上で且つ３００Ｗ以下に制御された条件である、半導体装置の製造方法。
【請求項５】
請求項１〜４のうちのいずれか１項に記載の半導体装置の製造方法において、
前記第１の導電体膜及び前記第２の導電体膜は、白金、イリジウム、及びルテニウムよりなる金属群より選択される１つの金属、又は前記金属群から選択される１つの金属の化合物である、半導体装置の製造方法。
【請求項６】
請求項１〜５のうちのいずれか１項に記載の半導体装置の製造方法において、
前記絶縁膜は強誘電体材料を含む、半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法において、
前記強誘電体材料はＳＢＴ又はＰＺＴからなる、半導体装置の製造方法。
【請求項８】
基板上に形成された第１の導電体膜と、
前記第１の導電体膜上に形成され、前記第１の導電体膜を露出する開口部を有する絶縁膜と、
前記開口部に露出する前記第１の導電体膜及び前記絶縁膜の上に形成された第２の導電体膜とを備え、
前記絶縁膜は、前記開口部が、前記第１の導電体膜を露出する第１の凹部と、前記第１の凹部と連通し、開口径が前記第１の凹部の開口径よりも大きい第２の凹部とからなるように、段差部を有している、半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
前記第１の導電体膜及び前記第２の導電体膜は、白金、イリジウム、及びルテニウムよりなる金属群より選択される１つの金属、又は前記金属群から選択される１つの金属の化合物である、半導体装置。
【請求項１０】
請求項８又は９に記載の半導体装置において、
前記絶縁膜は強誘電体材料を含む、半導体装置。
【請求項１１】
請求項１０に記載の半導体装置において、
前記強誘電体材料はＳＢＴ又はＰＺＴからなる、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法、特に、導電体膜のコンタクトホールの上部における断線を防止できる構造を備えた半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
一般に、メモリモリには、ＤＲＡＭ(Dynamic Randam Access Memory)、ＳＲＡＭ(Static Randam Access Memory)、フラッシュメモリ、及びＦｅＲＡＭ(Ferroelectric Random Access Memory)などがある。ＤＲＡＭやＳＲＡＭは、電源を切ってしまうとメモリの記憶を失ってしまうのに対し、ＦｅＲＡＭやフラッシュメモリは、電源を切っても記憶を失わないことが特徴である。
【０００３】
このＦｅＲＡＭは、強誘電体材料の特性を応用した不揮発性メモリであって、白金（Ｐｔ）若しくはイリジウム（Ｉｒ）などの貴金属、又はＰＺＴ（Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３）若しくはＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）と言われる強誘電体材料が用いられている。これらの材料は加工技術が難しいため、ＦｅＲＡＭの製造工程は通常のＬＳＩやＤＲＡＭ、ＳＲＡＭ、フラッシュメモリなどに比べると複雑である。
【０００４】
例えば、強誘電体材料の形成に関し、その形成方法としては、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition)やＭＯＤ（Metal Organic Decomposition)が用いられるが、強誘電性を発現させるためには、後処理として７００〜８００℃程度の酸素雰囲気による焼結が必要である。そのため、強誘電体キャパシタの電極材料としては、酸化しても導電性を保持できる材料である白金などが用いられているが、白金は熱処理によって収縮するため、断線しやすい材料でもある。したがって、白金膜の下地形状は、白金膜が断線しにくいような形状にすることが重要であって、特に、ホールパターンを有する強誘電体材料上に白金を形成する際には断線が生じやすい。
【０００５】
ところで、ホールパターンに形成される導電体膜の断線を防止する構造として、例えば特許文献１に記載の従来の半導体装置が提案されている。
【０００６】
図６（ａ）〜（ｅ）は、上記従来の半導体装置の製造方法を工程順に示す要部工程断面図である。
【０００７】
図６（ａ）に示すように、半導体基板１０１上に層間絶縁膜１０２を形成した後、該層間絶縁膜１０２の上に、所定領域を開口するレジストパターン１０３を形成する。
【０００８】
次に、図６（ｂ）に示すように、レジストパターン１０３を用いた異方性エッチングにより、層間絶縁膜１０２に所定の深さまで開口されたホール１０４を形成する。
【０００９】
次に、図６（ｃ）に示すように、ホール１０４内を含む半導体基板１０１上の全面に、デポジション膜（重合膜）１０５を形成する。
【００１０】
次に、図６（ｄ）に示すように、異方性エッチングにより、デポジション膜（重合膜）１０５をエッチングすると、ホール１０４の側壁部のみにデポジション膜（重合膜）１０５が残存する。さらに、ホール１０４の側壁部のみに残存したデポジション膜（重合膜）１０５をマスクとして異方性エッチングを続けると、ホール１０４の底部の層間絶縁膜１０２を貫通して半導体基板１０１を露出するホール１０６を形成する。
【００１１】
次に、図６（ｅ）に示すように、ホール１０４内に残存するデポジション膜（重合膜）１０４と層間絶縁膜１０２の上面上に残存するレジストパターン１０３をエッチングにより除去する。これにより、層間絶縁膜１０２には、その上部に位置する開口径の広いホール１０７と、該ホール１０７と連通し、ホール１０７の開口径よりも小さい開口径を有するホール１０６が形成されて、層間絶縁膜１０２におけるホール１０６及び１０７に露出する部分に階段形状が形成される。
【００１２】
以上のように、上記従来の半導体装置の製造方法によると、ホールパターンに露出する部分に段差形状を設けることで、ホールパターンに対する導電体膜のカバレッジを向上させて、断線の発生を抑制している。
【特許文献１】特開平４−１２５９２５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、強誘電体材料にホールパターンを形成する場合には、強誘電体材料がドライエッチングによるパターン加工の難しい材料であるため、フェンス、ラビットイヤー、又はクラウンと呼ばれる加工不良が発生しやすい。すなわち、ドライエッチング技術では、プラズマにより真空中において、メタル又はＳｉＯ２をＣｌ、Ｆ、又はＢｒなどのハロゲン元素と反応させることにより、融点の低い（蒸気圧の低い）化合物にして揮発させることで、所望の形状にパターン加工することができるが、強誘電体材料を構成している元素の多くは、ハロゲン元素と反応させても揮発しにくい化合物が形成される。例えば、アルミニウム（Ａｌ）の塩化物であるＡｌＣｌ３の融点は１９３℃であるのに対し、ＳＢＴを構成している元素であるストロンチウム（Ｓｒ）の塩化物ＳｒＣｌ２の融点は８７４℃と高いため、パターンを形成させるためのマスクであるレジストパターンの側壁に反応生成物が付着する。
【００１４】
この点、反応生成物の組成は被エッチング膜を構成する材料とエッチングガスを構成する材料とによって変わるところ、例えば、ＳＢＴを塩素系ガスでエッチングした場合には、ＳＢＴを構成している元素であるＳｒ、Ｂｉ、及びＴａのそれぞれの塩化物並びにその元素そのものが反応生成物としてレジストパターンの側壁にフェンスとなって付着する。一方で、例えば、ＳＢＴをフッ素系ガスでエッチングした場合は、Ｓｒ、Ｂｉ、及びＴａのそれぞれのフッ化物並びにその元素そのものが反応生成物としてレジストパターンの側壁にフェンスとなって付着する。
【００１５】
さらに、物理的なスパッタエッチングの要素が支配的である場合には、被エッチング膜がスパッタされて、反応生成物としてレジストパターンの側壁に付着する。レジストパターンの側壁に付着した不揮発性の反応生成物は、レジストパターン除去後にも残留し、フェンス、ラビットイヤー、又はクラウンと呼ばれるパターン異常となる。特に、コンタクトホールのドライエッチングでは、フォトレジストによるマスクパターンの開口が小さいためにフェンスが発生しやすい。
【００１６】
このように、強誘電体材料にホールパターンを形成する場合には、レジストパターンの側壁に反応生成物が付着してフェンスが形成され易い結果、ホールパターンを有する強誘電体材料上に形成される導電体膜がより断線しやすい、という問題がある。
【００１７】
一方で、強誘電体材料に限らず、シリコン酸化膜等の種々の絶縁膜に対してホールパターンを形成する場合であっても、Ａｒスパッタリングのような物理的エッチングを用いる場合には、レジストパターンの側壁にフェンスが形成され易く、同様に、導電体膜の断線が生じやすいという問題がある。
【００１８】
この点、上記従来の半導体装置の製造方法では、強誘電体材料にホールパターンを形成する場合はもちろん、レジストパターンの側壁にフェンスが形成される場合を考慮した断線の抑制については何ら開示がなされていない。
【００１９】
前記に鑑み、本発明の目的は、絶縁膜に設けたホールパターンに形成された導電体膜の断線を防止できる構造を備えた半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００２０】
本発明の一形態の半導体装置の製造方法は、基板上に、第１の導電体膜を形成する工程（ａ）と、第１の導電体膜上に、絶縁膜を形成する工程（ｂ）と、絶縁膜上に、絶縁膜を露出する開口部を有するマスク膜を形成する工程（ｃ）と、開口部に露出した絶縁膜を異方性エッチングすることにより、開口部に露出した絶縁膜の上部に凹部を形成すると共に、マスク膜の開口部の側壁部の下部に、絶縁膜を構成する材料と異方性エッチングに用いたエッチングガスを構成する材料との反応生成物を付着させる工程（ｄ）と、反応生成物をマスクに用いた等方性エッチングにより、マスク膜の開口部の側壁部を基板の主面に対して水平方向に後退させると共に、異方性エッチングにより、凹部の底部に露出した絶縁膜を基板の主面に対して鉛直方向に掘り下げながら、マスク膜の開口部の側壁部の下部に付着した反応生成物を除去する工程（ｅ）と、工程（ｅ）の後に、残存しているマスク膜をマスクに用いた異方性エッチングにより、凹部の周囲に存在する絶縁膜を基板の主面に対して鉛直方向に掘り下げて絶縁膜に段差部を形成すると共に、凹部の底部に露出した絶縁膜を貫通させて第１の導電体膜を露出させる工程（ｆ）と、残存するマスク膜を除去した後に、凹部に露出した第１の導電体膜及び絶縁膜の上に第２の導電体膜を形成する工程（ｇ）とを備える。
【００２１】
本発明の一形態の半導体装置の製造方法において、絶縁膜の上面から段差部を構成する絶縁膜の下面までの距離は、第２の導電体膜の膜厚と等しい。
【００２２】
本発明の一形態の半導体装置の製造方法において、工程（ｄ）、（ｅ）及び（ｆ）は、同一のエッチング条件で連続して行われる。
【００２３】
本発明の一形態の半導体装置の製造方法において、エッチング条件は、エッチングガスが、ＡｒとＣＦ４又はＣｌ２ガスの混合ガスであり、チャンバー内のエッチング圧力が、１．０Ｐａ以上で且つ２．０Ｐａ以下に制御され、印加するエッチングパワーのバイアスが、１５０Ｗ以上で且つ３００Ｗ以下に制御された条件である。
【００２４】
本発明の一形態の半導体装置の製造方法において、第１の導電体膜及び第２の導電体膜は、白金、イリジウム、及びルテニウムよりなる金属群より選択される１つの金属、又は前記金属群から選択される１つの金属の化合物である。
【００２５】
本発明の一形態の半導体装置の製造方法において、絶縁膜は強誘電体材料を含む。
【００２６】
本発明の一形態の半導体装置の製造方法において、強誘電体材料はＳＢＴ又はＰＺＴからなる。
【００２７】
本発明の一形態の半導体装置は、基板上に形成された第１の導電体膜と、第１の導電体膜上に形成され、第１の導電体膜を露出する開口部を有する絶縁膜と、開口部に露出する第１の導電体膜及び絶縁膜の上に形成された第２の導電体膜とを備え、絶縁膜は、開口部が、第１の導電体膜を露出する第１の凹部と、第１の凹部と連通し、開口径が第１の凹部の開口径よりも大きい第２の凹部とからなるように、段差部を有している。
【００２８】
本発明の一形態の半導体装置において、第１の導電体膜及び第２の導電体膜は、白金、イリジウム、及びルテニウムよりなる金属群より選択される１つの金属、又は前記金属群から選択される１つの金属の化合物である。
【００２９】
本発明の一形態の半導体装置において、絶縁膜は強誘電体材料を含む。
【００３０】
本発明の一形態の半導体装置において、強誘電体材料はＳＢＴ又はＰＺＴからなる。
【発明の効果】
【００３１】
本発明の半導体装置及びその製造方法によれば、半導体製造工程においてコンタクトホールに形成した導電体膜が断線することを防止できる。さらには、加工寸法ばらつきを抑えることができ、高歩留を得ることができる。
【発明を実施するための最良の形態】
【００３２】
以下に、本発明の各実施形態について図面を参照しながら説明する。なお、本発明は、絶縁膜に設けたホールパターンに形成された導電体膜の断線を防止できる構造を備えた半導体装置及びその製造方法を提供するものであって、各実施形態では、以下で説明するように、強誘電体材料に設けたホールパターンに導電体膜を形成する場合、及びシリコン酸化膜等の絶縁膜に設けたホールパターンに導電体膜を形成する場合を例として説明するが、本発明はこれらの実施形態に限定されるものではなく、本発明の技術的思想を具現化する態様であれば種々の形態に適用可能である。
【００３３】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について説明する。
【００３４】
図１（ａ）〜（ｇ）は、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す工程断面図である。
【００３５】
まず、図１（ａ）に示すように、半導体基板１１上に、例えば白金（Ｐｔ）からなる膜厚１００ｎｍの導電体膜１２を形成した後、該導電体膜１２上に、例えばＳＢＴからなる膜厚２００ｎｍの強誘電体膜１３を形成する。続いて、強誘電体膜１３上に、フォトリソグラフィによって所定領域が開口されたレジストマスクパターン１４を形成する。
【００３６】
次に、図１（ｂ）に示すように、レジストマスクパターン１４をマスクに用いた異方性エッチングを行う。具体的には、レジストマスクパターン１４をマスクとし、Ａｒ／ＣＦ４の混合ガスを用いて、チャンバー内のエッチング圧力として１．０Ｐａ以上で且つ２．０Ｐａ以下の範囲程度で制御された雰囲気において、印加するエッチングパワーのバイアスを２００Ｗ以上で且つ３００Ｗ以下の条件で、強誘電体膜１３に対してドライエッチングを行うことにより、強誘電体膜１０３が所定の深さまでエッチング除去されてなる凹部１６を形成する。このエッチングの最中に、レジストマスクパターン１４の下部の側壁部上には、エッチング加工が困難な材料である強誘電体材料からなる強誘電体膜１３をエッチングする際に発生するエッチングガスの材料と強誘電体材料との反応生成物からなるレジスト側壁保護膜１５が堆積される。このレジスト側壁保護膜１５の高さは、１００ｎｍ以上で且つ２００ｎｍ以下である。
【００３７】
次に、図１（ｃ）に示すように、等方性エッチング及び異方性エッチングを行う。具体的には、等方性エッチングにより、レジストパターン１４の側壁を半導体基板１１の主面に対して水平方向（以下、単に水平方向と称する）に後退させながら、異方性エッチングにより、強誘電体膜１３の開口部１６の底部に露出する部分を除去して、半導体基板１１の主面に対して垂直方向（以下、単に垂直方向と称する）にその底部を掘り下げる。ここでのドライエッチング条件としては、レジストマスクパターン１４が水平方向に後退する条件に設定する必要があり、具体的なエッチング条件として、例えば微量の酸素を添加し、高圧力でエッチングすればよい。
【００３８】
このとき、レジストマスクパターン１４の下部の側壁部上には、レジスト側壁保護膜１５が形成されているため、レジストマスクパターン１４の下部の側壁部は水平方向に後退しない。これは、水平方向へのエッチング２ｂは化学的な反応によるものであり、レジスト側壁保護膜１５は化学的に反応しても除去できない反応生成物で形成されているためである。ただし、レジストマスクパターン１４内における垂直方向のエッチング２ｃも同時進行するため、レジスト側壁保護膜１５の高さはエッチングが進行するに連れて減少する。これは、レジストマスクパターン内における垂直方向のエッチング２ｃは、イオン衝突による物理的なエッチング作用で進行するためである。また、垂直方向へのエッチング２ａ及びレジストマスクパターン１４内における垂直方向へのエッチング２ｃにより、レジストマスクパターン１４が全体的に垂直方向に後退する。
【００３９】
ここで、レジストマスクパターン１４が単位時間当りに後退する量（レジストエッチングレート）と被エッチング膜である強誘電体膜１３が単位時間当りにエッチングされる量（強誘電体膜エッチングレート）とは、エッチング条件によって制御することができ、レジストマスクパターン１４に対する強誘電体膜１３のエッチングレート比（以後、エッチング選択比と称する）を変化させることができる。特に、プラズマ源にＩＣＰ（Inductively Coupled Plasma）を用い、下部電極にバイアスを独立で印加できるエッチング装置においては、レジストエッチングレートの制御はＩＣＰ出力により、強誘電体膜エッチングレートの制御はバイアス出力により行うことができる。例えば、ＩＣＰ出力を高くすることにより、化学的な反応によるエッチングが促進されるため、被エッチング膜が強誘電体材料のようなエッチング加工が困難な材料である場合には、レジストマスクパターン１４のレジストエッチングレートが強誘電体膜エッチングレートよりも高くなるため、エッチング選択比は低くなる。一方で、バイアス出力を高くすることにより、エッチングにおけるスパッタ成分を増加させることができるため、強誘電体膜エッチングレートがレジストマスクパターン１４のレジストエッチングレートよりも高くなるため、エッチング選択比は高くなる。
【００４０】
次に、図１（ｄ）に示すように、図１（ｃ）を用いて説明したエッチング条件で、等方性エッチング及び異方性エッチングをさらに進めると、レジストマスクパターン１４内における垂直方向のエッチング２ｃにより、凹部１６の外周部３ａにおいて、強誘電体膜１３の表面が露出する。このとき、レジスト側壁保護膜１５もまた、レジストマスクパターン１４内における垂直方向のエッチング２ｃによって除去される。さらにこのとき、強誘電体膜１３の凹部１６の底部に露出する部分が除去されて凹部１６の底部が垂直方向にさらに掘り下げられる。
【００４１】
次に、図１（ｅ）に示すように、上記のエッチング条件で等方性エッチング及び異方性エッチングを進めると、強誘電体膜１３の凹部１６の深さがさらに深くなり、最終的に強誘電体膜１３を貫通して、導電体膜１２が露出する。一方で、凹部１６の外周部３ａにおいて露出した強誘電体膜１３の部分がエッチングされることにより、凹部１６の外周部に段差部１７が形成される。このように、開口径が凹部１６よりも大きい凹部が凹部１６と連通するようにして段差部１７が形成され、強誘電体膜１３にホールパターンが形成される。
【００４２】
ここで、膜厚２００ｎｍの強誘電体膜１３に対して、段差部１７における上部の深さ３ｂが最終的に１００ｎｍ程度（膜厚の約半分）なるようにエッチングすることが、後の工程で形成する導電体膜１８のカバレッジを良好にする上で好ましい。このようにするためには、凹部１６の外周部３ａにおいて、強誘電体膜１３の表面が露出する時点で（図１（ｃ）に示す工程）、凹部１６の中央部における底部に対する強誘電体膜１３のその露出した表面高さが１００ｎｍ以上になっている必要がある。なぜならば、凹部１６の外周部３ａにおいて強誘電体膜１３の表面が露出する時点で、凹部１６の中央部における底部に対する強誘電体膜１３のその表面高さが１００ｎｍよりも小さい場合、凹部１６の中央部において強誘電体膜１３が完全にエッチング除去されたとき（膜厚２００ｎｍ分が最終的にエッチング除去されたとき）、つまり、凹部１６の中央部で強誘電体膜１３が貫通して導電体膜１２の上面が露出したとき、凹部１６の外周部３ａにおける段差部１７における上部の深さ３ｂが１００ｎｍを超えることになり、強誘電体膜１３における凹部１６の中央部と外周部３ａでの膜厚差が１００ｎｍよりも小さくなるためである。
【００４３】
一方で、凹部１６の外周部３ａにおいて強誘電体膜１３の表面が露出した時点で、凹部１６の中央部における底部に対する強誘電体膜１３のその表面高さが１００ｎｍを超えていても、凹部１６の中央部において下地の導電体膜１２が露出した後のオーバーエッチング時間を調整することによって、凹部１６の外周部３ａの段差部１７における上部の深さが１００ｎｍになるように調整することができる。
【００４４】
次に、図１（ｆ）に示すように、レジストマスクパターン１４を除去することにより、凹部１６の外周部３ａに段差部１７を有する強誘電体膜１３を得ることができる。
【００４５】
次に、図１（ｇ）に示すように、凹部１６内を含む段差部１７を有する強誘電体膜１３上に導電体膜１８を形成する。このとき、凹部１６の外周部３ａが段差形状となっているため、この部分における導電体膜１８は薄膜化することなくカバレッジは非常に良好であり、導電体膜１２と導電体膜１８とが安定して電気的に接続される。なお、導電体膜１８の材料としては、白金、イリジウム、及びルテニウムよりなる金属群より選択される１つの金属、又は金属群から選択される１つの金属の化合物を用いるとよい。なお、導電膜１２も導電膜１８と同様である。
【００４６】
また、凹部１６の底部に露出する部分の面積は、エッチング初期段階に形成されたレジスト側壁保護膜１５によって決定されるため、導電体膜１２との接触面積バラツキが抑制され、その結果、コンタクト抵抗バラツキを抑えることができる。
【００４７】
また、導電体膜１８の膜厚３ｃと段差部１７における上部の深さ３ｂとが同一であることが望ましい。つまり、段差部１７における上部の深さ３ｂが１００ｎｍである場合、導電体膜１８の膜厚も１００ｎｍであることが望ましい。以下に、その理由について、図２（ａ）及び（ｂ）を参照しながら説明する。
【００４８】
図２（ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体装置における段差部１７の上部深さについて説明するための要部工程断面図である。
【００４９】
図２（ａ）は、導電体膜１８の凹部１６の上部の平坦部における膜厚３ｃが、段差部１７の深さ３ｂよりも小さい場合を示しており、 導電体膜１８の凹部１６の上部の平坦部における膜厚３ｃが、段差部１７の深さ３ｂとほぼ同じ場合を示している。
【００５０】
一般的に、導電体膜１８における凹部１６の側壁部に形成される膜厚３ｇは、導電体膜１８における上部の膜厚３ｃよりも薄くなる。この現象は、特にスパッタによる成膜では顕著であり、一般的なスパッタ装置では、スパッタ粒子の指向性が低いために、導電体膜１８における凹部１６の底部の膜厚もまた、導電体膜１８における上部の膜厚３ｃよりも薄くなる。よって、凹部１６に形成される導電体膜１８の形状は、オーバーハング形状となる。反対に、スパッタ粒子の指向性がランダムに近いほど、凹部１６を構成する強誘電体膜１３の上部角部における導電体膜１８の膜厚３ｆは、導電体膜１８における上部の膜厚３ｃと同じになる。
【００５１】
このため、図２（ａ）に示す場合では、凹部１６を構成する強誘電体膜１３の下部角部付近が、凹部１６を構成する強誘電体膜１３の上部角部に形成された導電体膜１８の影になるため、凹部１６を構成する強誘電体膜１３の下部角部付近の膜厚３ｅは、凹部１６を構成する強誘電体膜１３の上部角部に形成された導電体膜１８の膜厚３ｄよりも薄くなる結果、断線が発生しやすくなる。
【００５２】
一方、図２（ｂ）に示す場合では、導電体膜１８における上部の膜厚３ｃと、凹部１６を構成する強誘電体膜１３の下部角部に形成された導電体膜１８の膜厚３ｅとが同程度になる。このため、図２（ａ）で示したようなオーバーハング形状は形成されにくい。すなわち、図２（ｂ）では、オーバーハング形状は、凹部１６を構成する強誘電体膜１３の下部角付近に形成されることになるが、強誘電体膜１３の下部角部における膜厚による影となる領域が、図２（ａ）の場合に比べて凹部１６の底部において減少するため、導電体膜１８は段差部１７を含む領域においてカバレッジが滑らかになり、断線が発生しにくい。
【００５３】
次に、上記図１（ｂ）〜（ｅ）におけるドライエッチングの条件について、具体的に説明する。
【００５４】
上記図１（ｂ）〜（ｅ）に示した工程では、それぞれ独立した異なるエッチング条件を用いて実施することも可能であるが、エッチング条件を最適化することにより、主たるエッチング条件を同一としながら、エッチングパラメータを調整する程度の条件変更を行って実施することができる。以下に、この最適化されたエッチング条件について説明する。
【００５５】
ドライエッチングは、等方性エッチング及び異方性エッチングの２つに大きく分類することができる。等方性エッチングでは、露出した表面が化学反応的にエッチングされるのに対し、異方性エッチングでは、電界によりイオン化されたエッチング種が一定方向に進行し、イオン化されたエッチング種の進行方向に対して垂直方向の面がエッチングされる。つまり、異方性エッチングの場合、図１（ｃ）に示した工程において、レジストマスクパターン１４の上部では垂直方向へのエッチング２ａが支配的になると共に、レジストマスクパターン１４の内側では垂直方向へのエッチング２ｃが支配的となる。
【００５６】
ここで、本発明でのエッチングでは、図１（ｃ）に示した工程において、レジストマスクパターン１４に対して、水平方向へのエッチング２ｂが必要となる。つまり、レジストマスクパターン１４に対しては、等方性エッチングの条件が必要となる。さらに、強誘電体膜１３に形成する凹部１６は寸法のバラツキを抑えるために、異方性エッチングを行う必要がある。つまり、レジストマスクパターン１０４に対しては等方性エッチングとなると共に、強誘電体膜１３に対しては異方性エッチングとなる条件が必要である。
【００５７】
この点、レジストマスクパターン１４は有機系材料であるため、酸素雰囲気にすることにより、酸素と化学的に反応し、等方的にエッチングをすることができる。また、エッチングする際の圧力を高圧側にすることより、エッチングの化学的反応成分が増大し、レジストマスクパターン１４の単位時間当りの後退量（レジストエッチングレート）が増加することが一般的に知られている。また、プラズマ源にＩＣＰを用いたドライエッチング設備の場合、ＩＰのパワーを高くすることでエッチングの科学的反応成分が増大し、レジストマスクパターン１４の単位時間当りの後退量（レジストエッチングレート）が増加する。
【００５８】
一方、強誘電体膜１３のエッチングは、フッ素系又は塩素系のガスを用いる場合が多いが、強誘電体材料を構成する主な元素は、フッ素や塩素などのエッチング種と化学的に反応しても、融点が高いために揮発しにくく、反応生成物が基板表面に残る。そのため、スパッタ成分を加えることにより、基板表面から離脱するエネルギーを加えることでエッチングするのが一般的である。スパッタ成分はバイアスを印加することでエッチング種に指向性を持たせるため、エッチング作用としては異方性となる。反対に、強誘電体膜１３のエッチングは化学的にエッチングすることが難しいため、等方性エッチングは困難である。また、エッチングガスにＡｒを添加することにより、エッチングにおけるスパッタ成分をより増加させることができる。
【００５９】
また、強誘電体膜１３のエッチングに使用するガスとしては、フッ素系ではＣＦ４、Ｃｌ系ではＣｌ２が望ましい。フッ素系では、他に、ＣＨＦ３又はＣ４Ｆ８といったガスが主にドライエッチングに使用されるが、これらのガスはエッチング時にポリマーを形成し、レジストマスクパターン１４の側壁に堆積してエッチング保護膜を形成する。そのため、レジストマスクパターン１４の単位時間当りの後退量が減少する。一方で、ＣＦ４はポリマーを形成しにくいため、レジストマスクパターン１４が後退しやすい。また、ＣＦ４及びＣｌ２共に添加するガスの量が多い方が、レジスト後退量が大きくなる傾向がある。
【００６０】
以上から、本実施形態におけるドライエッチングの条件としては、ＡｒとＣＦ４又はＣｌ２との混合ガスに、Ｏ２が添加されてなるガスを用いることで、レジストマスクパターン１４に対しては、Ｏ２との化学的反応による等方性エッチング、強誘電体膜１３に対してはスパッタ性による異方性エッチングとすることができ、レジストマスクパターン１４を水平方向に後退させると同時に、強誘電体膜１３に対しては垂直方向にエッチングすることができる。このため、上記図１（ｂ）〜（ｅ）の一連の工程におけるドライエッチング条件として同一の条件で行うことが可能である。
【００６１】
以上に鑑み、本発明では、エッチングガスとしてＡｒとＣＦ４又はＣｌ２との混合ガスに微量の酸素を添加して実施した。酸素を添加することにより、水平方向へのレジスト後退量が増大すると共に、ＣＦ系のガスを使用する場合、酸素の添加によりエッチング時に発生するカーボンと酸素が結合し、ポリマー形成を阻害するため、レジストマスクパターン１４の側壁に保護膜が形成されにくくすることができる。
【００６２】
また、プラズマ源にＩＣＰを用いたエッチング装置を用いた場合の具体的なエッチング条件としては、Ａｒ／ＣＦ４又はＡｒ／Ｃｌ２比が１／１以下（例えばＡｒ：３０×１０−３ｍｌ／ｍｉｎ、ＣＦ４：２０×１０−３ｍｌ／ｍｉｎ）であり、圧力が１．０Ｐａ以上で且つ２．０Ｐａ以下の範囲程度であることが望ましい。また、添加する酸素の量は総流量の１０％程度が望ましい（例えばＡｒ：３０×１０−３ｍｌ／ｍｉｎ、ＣＦ４：２０×１０−３ｍｌ／ｍｉｎ、Ｏ２：５×１０−３ｍｌ／ｍｉｎ）。酸素の添加量が余りに多くなると、単位時間当りの水平方向へのレジスト後退量が増大し、エッチング中にレジストマスクパターン１４が消失してしまう懸念があるからである。
【００６３】
また、エッチング条件においてバイアス出力を調整することにより、図１（ｂ）に示した工程において、レジストマスクパターン１４の下部側壁に付着させる反応生成物を制御することができる。バイアス出力により、エッチングにおけるスパッタ成分を増大させ、その結果、揮発しにくい反応生成物がレジストマスクパターン１４の下部側壁に付着する。なお、上記したように、図１（ｂ）に示した工程で形成されるレジストマスクパターン１４の下部側壁に堆積した反応生成物の組成は、例えば、ＳＢＴを塩素系ガスでエッチングした場合には、Ｓｒ、Ｂｉ、Ｔａのそれぞれの塩化物及びその元素そのものであり、ＳＢＴをフッ素系ガスでエッチングした場合には、Ｓｒ、Ｂｉ、Ｔａのそれぞれのフッ化物及びその元素そのものである。
【００６４】
また、本発明でのエッチング条件では、エッチング中にレジストマスクパターン１４の側壁が水平方向に後退するため、揮発しにくい反応生成物がレジストマスクパターン１４の側壁に付着するのは、レジストマスクパターン１４の側壁における後退量が少ないエッチング初期段階でのみ発生する。これは、レジストマスクパターン１４の側壁が後退することで、レジストマスクパターン１４の側壁がテーパー形状になり、テーパー部分に付着した反応生成物は、エッチングのスパッタ成分によって常に除去されるためである。
【００６５】
また、以上では、強誘電体膜１３にエッチングにより凹部１６を形成する強誘電体メモリを製造する方法である場合について説明したが、被エッチング膜は強誘電体膜に限定されるものではなく、ドライエッチングによる反応生成物の揮発性が低いエッチング加工が困難な材料に対して凹部を形成する場合であっても、本発明は上記と同様に実施可能である。また、シリコン酸化膜等の絶縁膜に対して凹部を形成する場合に適用することも可能である。
【００６６】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について説明する。
【００６７】
本発明の第２の実施形態では、上記第１の実施形態に係る半導体装置の製造方法を例えば強誘電体メモリの製造方法に適用した場合について説明する。
【００６８】
図３（ａ）〜（ｄ）は、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す工程断面図である。
【００６９】
まず、図３（ａ）に示すように、半導体基板３１に、素子形成領域を区画する素子分離領域３２を形成した後に、該素子分離領域３２によって区画された半導体基板３１の領域に、活性化領域３３ａ及び活性化領域３３ｂを形成する。続いて、半導体基板３１上の全面に、層間絶縁膜３４を形成した後、該層間絶縁膜３４の上に水素バリア膜３５を形成する。続いて、水素バリア膜３５及び層間絶縁膜３４を貫通して、活性領域３３ａ及び３３ｂにそれぞれ接続する下部プラグ３６を形成する。続いて、水素バリア膜３５の上に、下部プラグ３６に接続する下部電極３７と、下部プラグ３６に接続して後述の上部電極の電位を下方に引き出す上部プラグ３８とを層間絶縁膜３９によって囲まれるように形成する。なお、上部プラグ３８の構造と下部電極３７の構造は、Ｔｉ系材料の積層膜からなる導電性水素バリア膜３８ａとＰｔ又はＩｒ系材料からなる酸素バリア膜３８ｂの積層膜からなる同一の膜構造を有している。続いて、層間絶縁膜３９、下部電極３７、及び上部プラグ３８の上面を平坦化した後に、強誘電体膜４０を形成する。続いて、強誘電体膜４０の上に、上部プラグ３８の直上に開口部４１ａが形成されたレジストパターン４１を形成する。
【００７０】
次に、図３（ｂ）に示すように、レジストマスクパターン４１を用いたエッチングにより、上部プラグ３８上の強誘電体膜４０に、上部プラグ３８を露出する開口部４３を形成する。このときのエッチングは、上記第１の実施形態で説明した条件で行う。このようにすると、上記図１（ｆ）と同様に、段差部４２が形成される。
【００７１】
次に、図３（ｃ）に示すように、段差部４２を有する開口部４３内を含む強誘電体膜４０上に、導電体膜（上部電極）４４を形成する。このとき、導電体膜４４における開口部４３内における部分は、段差部４２によってステップカバレッジが緩和されているため、良好なカバレッジが実現される。これにより、後工程における熱収縮による導電体膜（上部電極）４４の断線を防止することができる。なお、導電体膜４４の材料としては、白金、イリジウム、及びルテニウムよりなる金属群より選択される１つの金属、又は金属群から選択される１つの金属の化合物を用いるとよい。
【００７２】
次に、図３（ｄ）に示すように、強誘電体膜４０及び導電体膜４４の端部をエッチング除去して層間絶縁膜３９の一部を露出させた後に、半導体基板３１上の全面に層間絶縁膜４５を形成する。続いて、層間絶縁膜４５、層間絶縁膜３９及び水素バリア膜３５の端部をエッチング除去した後に、半導体基板３１上の全面に水素バリア膜４６を形成する。このようにすると、水素バリア膜４６は、下部電極３７、強誘電体膜４０、及び導電体膜（上部電極）４４からなる複数の強誘電体キャパシタのキャパシタアレイを一括して覆うと共に、その周縁部において水素バリア膜３５と接続している。これにより、キャパシタアレイ全体が水素バリア膜で完全に覆われた構造が実現される。
【００７３】
また、導電体膜（上部電極）４４は、上部プラグ３８を介して、活性化領域３３ｂに電気的に接続されている。上部プラグ３８は、上記のように導電性水素バリア膜３８ａと酸素バリア膜３８ｂとがこの順に形成された積層構造となっており、キャパシタアレイが水素バリア膜４６で完全に囲まれた状態で、導電体膜（上部電極）４４は、活性化領域３３ｂに接続されている。活性化領域３３ｂはさらに上部配線層に電気的に接続されており、導電体膜（上部電極）４４への電位を外部に伝達することが可能になっている。
【００７４】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置及びその製造方法について説明する。
【００７５】
本発明の第３の実施形態では、上記第１の実施形態に係る半導体装置の製造方法を例えば強誘電体メモリの製造方法におけるシリコン酸化膜等の絶縁膜に設けたホールパターンに導電体膜を形成する場合に適用した場合について説明する。
【００７６】
図４（ａ）〜（ｃ）並びに図５（ａ）及び（ｂ）は、本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す工程断面図である。
【００７７】
まず、図４（ａ）に示すように、半導体基板３１に、素子形成領域を区画する素子分離領域３２を形成した後に、該素子分離領域３２によって区画された半導体基板３１の領域に、活性化領域３３ａ及び活性化領域３３ｂを形成する。続いて、半導体基板３１上の全面に、層間絶縁膜３４を形成した後、該層間絶縁膜３４の上に水素バリア膜３５を形成する。続いて、水素バリア膜３５及び層間絶縁膜３４を貫通して、活性領域３３ａ及び３３ｂにそれぞれ接続する下部プラグ３６を形成する。続いて、水素バリア膜３５の上に、下部プラグ３６に接続する下部電極３７と、下部プラグ３６に接続して後述の上部電極の電位を下方に引き出す上部プラグ３８とをシリコン酸化膜からなる層間絶縁膜３９によって囲まれるように形成する。なお、上部プラグ３８の構造と下部電極３７の構造は、Ｔｉ系材料の積層膜からなる導電性水素バリア膜３８ａとＰｔ又はＩｒ系材料からなる酸素バリア膜３８ｂの積層膜からなる同一の膜構造を有している。続いて、層間絶縁膜３９、下部電極３７、及び上部プラグ３８の上面を平坦化した後に、シリコン酸化膜からなる層間絶縁膜３９ａを形成し、該層間絶縁膜３９ａに、下部電極３７に到達する開口部３９ｂをフォトリソグラフィー及びエッチング技術により形成する。続いて、開口部（キャパシタ形成用ホール）３９ｂの側壁に立体電極４７を形成した後、層間絶縁膜３９ａの上部、開口部３９ｂの底面及び立体電極４７の上に強誘電体膜４０を形成する。なお、強誘電体膜４０は、上部プラグ３８の上では取り除かれており、また、立体電極４７は、下部電極３７、上部プラグ３８及び後述の上部電極４４と同じ材料からなる。続いて、開口部３９ａ内を含む強誘電体膜４０及び層間絶縁膜３９ａの上に、上部プラグ３８上に開口部４１ａを有するレジストパターン４１を形成する。
【００７８】
次に、図４（ｂ）に示すように、レジストマスクパターン４１を用いて、層間絶縁膜３９ａをエッチングする。ここでは、例えばＡｒガスからなる不活性ガスのみを使用したスパッタエッチングを行うことにより、レジストマスクパターン４１の側壁（開口部４１ａの側壁）に、層間絶縁膜３９ａを構成するシリコン酸化膜が付着してなるレジスト側壁保護膜４８を形成することができる。
【００７９】
次に、図４（ｃ）に示すように、レジスト側壁保護膜４８をマスクに用いて、層間絶縁膜３９ａに対してさらにエッチングを行って、層間絶縁膜３９ａに開口部４３を形成する。ここでは、ＣＦ系のガスを使用してエッチングを行う。エッチング時に添加する酸素流量によって、レジストマスクパターン４１の側壁の後退量を調整することができる。また、層間絶縁膜３９ａに形成する開口部４３の深さがレジストマスクパターン４１の膜厚よりも深い場合には、レジスト耐性の強いシリコン酸化膜のエッチング条件により、所望の深さまでエッチングしてから、レジストマスクパターン４１の側壁が後退する条件に変更することが望ましい。このようにして、層間絶縁膜３９ａのエッチングを進行することで、層間絶縁膜３９ａに開口部４３を形成すると共に該開口部４３の外周部における層間絶縁膜３９ａの上面３９ｃを露出させる。
【００８０】
次に、図５（ａ）に示すように、層間絶縁膜３９ａに対してさらにエッチングを行うことにより、層間絶縁膜３９ａに設けた開口部４３を上部プラグ３８の上面まで貫通させる。この際、開口部４３の外周部に露出した層間絶縁膜３９ａの上面部分がさらに掘り下げられて、段差部４２が形成される。
【００８１】
次に、図５（ｂ）に示すように、段差部４２を有する開口部４３内を含む強誘電体膜４０及び層間絶縁膜３９ａ上に、導電体膜（上部電極）４４を形成する。このとき、導電体膜４４における開口部４３内における部分は、段差部４２によってステップカバレッジが緩和されているため、良好なカバレッジが実現される。これにより、後工程における熱収縮による導電体膜（上部電極）４４の断線を防止することができる。なお、導電体膜４４の材料としては、白金、イリジウム、及びルテニウムよりなる金属群より選択される１つの金属、又は金属群から選択される１つの金属の化合物を用いるとよい。この工程により、導電体膜（上部電極）４４と上部プラグ３８及び下部プラグ３６が接続される。
【産業上の利用可能性】
【００８２】
以上説明したように、本発明の半導体装置及びその製造方法は、絶縁膜に設けたホールパターンに形成される導電体膜の断線を防止できるものであって、特に、強誘電体材料にコンタクトホールを形成する際に有用である。
【図面の簡単な説明】
【００８３】
【図１】（ａ）〜（ｇ）は、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す要部断面図である。
【図２】（ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体装置の段差部の形状を説明するための要部断面図である。
【図３】（ａ）〜（ｄ）は、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す要部断面図である。
【図４】（ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す要部断面図である。
【図５】（ａ）及び（ｂ）は、本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す要部断面図である。
【図６】（ａ）〜（ｅ）は、従来に係る半導体装置の製造方法を工程順に示す要部断面図である。
【符号の説明】
【００８４】
１１  半導体基板
１２  導電体膜
１３  強誘電体膜
１４  レジストマスクパターン
１５  レジスト側壁保護膜
１６  凹部
１７  段差部
１８  導電体膜
２ａ、２ｃ  垂直方向のエッチング
２ｂ  水平方向のエッチング
３ａ  開口部の外周部
３ｂ  段差部の深さ
３ｃ  導電体膜の強誘電体膜の上部上の膜厚
３ｄ  開口部の上端部における導電体膜の膜厚
３ｅ  開口部の下端部における導電体膜の膜厚
３ｆ  開口部の上端部における導電体膜の水平方向の膜厚（オーバーハング部）
３ｇ  開口部の段差部の側壁部における導電体膜の膜厚
３１  半導体基板
３２  素子分離領域
３３ａ、３３ｂ  活性化領域
３４  層間絶縁膜
３５  水素バリア膜
３６  下部プラグ
３７  下部電極
３８  上部プラグ
３８ａ、３８ｂ  積層膜
３９  層間絶縁膜
３９ａ  層間絶縁膜
３９ｂ  開口部（キャパシタ用ホール）
３９ｃ  開口部外周部に露出する層間絶縁膜の上面部分
４０  強誘電体膜
４１  レジストマスクパターン
４１ａ  開口部
４２  段差部
４３  開口部
４４  導電体膜（上部電極）
４５  層間絶縁膜
４６  水素バリア膜
４７  立体電極
４８  レジスト側壁保護膜
【図１】
2009218364.tif 000003
【図２】
2009218364.tif 000004
【図３】
2009218364.tif 000005
【図４】
2009218364.tif 000006
【図５】
2009218364.tif 000007
【図６】
2009218364.tif 000008