(57)【要約】【課題】画素電極分割部からの光リークを抑制するとともに開口率の大きい液晶表示素子及び液晶表示素子の製造方法を提供することを目的とする。【解決手段】本発明に係る液晶表示素子の製造方法によれば、画素電極分割部２０７の幅を絶縁層１０６ｃの底面側から上面側に向かって徐々に狭めることが可能なため、表示領域に対する画素電極分割部２０７の占める割合を減少させ、開口率の大きい高輝度な液晶表示素子６００を作製することができる。また、液晶表示素子６００は画素電極分割部２０７の上面の幅が細いため、画素電極分割部２０７からの光リークを大幅に低減することが可能となり、光リークに起因する悪影響をより抑制することができる。【選択図】図１
2009058874.tif 000002
【特許請求の範囲】
【請求項１】
駆動回路部と光反射性を有する画素電極とが一面側に順次設けられた駆動基板と、
前記画素電極と所定の間隙を有して対向配置された光透過性電極を有する光透過性基板と、
前記所定の間隙に封入され、前記駆動回路部により前記画素電極毎に駆動される液晶と、
を備え、
前記画素電極は、前記一面に直交する方向に所定の厚さを有すると共に、前記一面に沿って互いに他の間隙を有してマトリクス状に配置され、
前記他の間隙は、前記画素電極の厚さ方向に沿って、前記駆動回路部側から前記液晶側に向かって徐々に狭くなるように構成されてなることを特徴とする液晶表示素子。
【請求項２】
液晶表示素子の製造方法において、
液晶を駆動させる駆動回路部が一面側に形成された基板における前記駆動回路部上に、絶縁層を形成する絶縁層形成工程と、
前記絶縁層形成工程後に、前記絶縁層上に所定形状のレジストパターンを形成して、前記絶縁層に、前記レジストパターンで覆われた被覆領域と、前記絶縁層が露出した露出領域とを形成するレジストパターン形成工程と、
前記レジストパターン形成工程後に、前記露出領域の前記絶縁層を、前記被覆領域における前記レジストパターンの外周及びその近傍の領域の前記絶縁層を含んで、所定の深さまでエッチングすることにより、前記被覆領域に、エッチングされた後の前記露出領域における前記絶縁層の表面を底面とし、該底面に沿う方向の幅が前記底面から前記レジストパターンに向かって徐々に小さくなる凸状部を形成する凸状部形成工程と、
前記凸状部形成工程後に、前記レジストパターンを除去するレジストパターン除去工程と、
前記レジストパターン除去工程後に、前記凸状部の表面及びその近傍をエッチングして、前記凸状部の前記幅を小さくするエッチング工程と、
前記エッチング工程後に、前記凸状部及び前記絶縁層の各表面に導電層を形成する導電層形成工程と、
前記導電層形成工程後に、前記導電層上に、前記凸状部の段差を埋める反射金属層を形成する反射金属層形成工程と、
前記反射金属層形成工程後に、前記凸状部上の前記導電層を除去して、前記凸状部を露出させる凸状部露出工程と、
を有する液晶表示素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置を構成する液晶表示素子及び液晶表示素子の製造方法に関し、特に表示領域に対する画素電極分割部の占める割合が低く開口率が大きい液晶表示素子及び液晶表示素子の製造方法に関するものである。
【背景技術】
【０００２】
従来より、分子配列が一定の秩序を保ちながらその一方で流動性を有し、さらに電界の印加によってその配向が変化する液晶は、表示装置用の材料として各分野の電気電子機器に広く利用されている。
【０００３】
近年、これら液晶表示装置に関する技術の進歩によって、応答速度等の表示性能の向上、高解像度化、及び大型化が達成され、携帯電話、ノート型パソコン、携帯型オーディオプレーヤ、ＰＤＡ、デジタルビデオカメラ、デジタルカメラ等の携帯型電気電子機器はもとより、カーステレオ、カーナビゲーションシステム、車載型のテレビモニタ等の車載型電気電子機器、更には、テレビモニタ、パーソナルコンピュータのディスプレイ等の比較的大型な表示装置としても液晶表示装置が利用可能となった。特にテレビモニタの分野に関しては、高画質な映像表示に対応した高解像度、大画面の液晶表示装置が多く商品化されている。また、投射プロジェクタ等のように映像を外部スクリーンなどに表示するための投射型表示装置に関してもこの液晶表示装置を利用したものが商品化されている。
【０００４】
これら液晶表示装置には液晶表示素子を構成する画素の制御方式として、アクティブマトリクス方式とパッシブマトリクス方式とに大別される。アクティブマトリクス方式は画素毎にスイッチング素子を有しており複雑な駆動回路の形成が必要となるが、パッシブマトリクス方式に比べ応答時間が短く、また、画素毎に表示、非表示を高精度に制御可能なため、走査線数の多い高解像度のテレビモニタ等に適している。
【０００５】
また、液晶表示装置は、画面表示に必要な光の供給方法から透過型の液晶表示装置と反射型の液晶表示装置とに大別することができる。透過型の液晶表示装置はその裏面側もしくは側面側に設置されたバックライトからの光を透過させて画面表示を行うため、駆動回路等によって遮られる部分の光を画面表示に用いることができず開口率（表示領域全面に対する画素領域の占める割合）が小さいという問題点を有している。
【０００６】
これに対して、反射型の液晶表示装置は表示面方向からの光を画素電極により反射して画面表示を行うため、駆動回路等が光を遮ることがなく、開口率を大きくとることができる。よって、反射型の液晶表示装置は、より高輝度な画面表示を行うことができる。
【０００７】
ここで、図６に一般的なアクティブマトリクス方式の反射型液晶表示素子における一つの画素（画素部）の模式的断面図を示す。反射型の液晶表示素子を構成する一つの画素としての画素部４００は、液晶表示素子の裏面側に位置する第１の基板としての回路基板部Ａと、液晶表示素子の表示側に位置する全ての画素部４００に共通の第２の基板としての光透過性基板部Ｂと、回路基板部Ａと光透過性基板部Ｂとの間隙に封入された液晶層３０６とを有している。
【０００８】
また、回路基板部Ａはスイッチング素子部Ｔｒ及び保持容量部Ｃ等の回路素子が形成された回路素子部Ａ１と、導電層２０２と反射金属層２０４とが画素電極分割部２０６で区切られた画素電極２００を有する画素電極部Ａ３と、回路素子部Ａ１と画素電極部Ａ３とを接続するとともに所定の信号等を回路基板部Ａに供給する所定の配線電極等を備えた回路配線部Ａ２と、を有している。
【０００９】
また、光透過性基板部Ｂは、全ての画素部４００に共通の光透過性電極３０２と、光透過性電極３０２を支持する光透過性基板３００と、を有している。
【００１０】
そして、上記の画素部４００が半導体基板１００上にマトリクス状に形成されるとともに、個々の画素部４００に信号等を供給する信号ラインが形成されることで液晶表示素子が構成される。
【００１１】
上記のような液晶表示素子は、前述のように光透過性基板部Ｂの側から入射した光を画素電極２００で反射して画面表示を行うため、駆動回路を構成する回路素子部Ａ１と回路配線部Ａ２が光を遮ることがなく、開口率を大きくとることができる。しかしながら、反射型の液晶表示素子においても、その表示領域には隣接する画素電極２００同士を絶縁するための画素電極分割部２０６が存在しているため、開口率は１００％とはならない。例えば、実際の液晶表示素子における画素電極分割部２０６の幅は０．５μｍ〜１μｍあり、仮に画素電極２００のピッチを１０μｍとすると、単純に計算しただけでも開口率は約８１％〜９０％程度となる。そして、高解像度化のために画素電極２００のピッチを更に小さくすれば、それだけ表示領域に対して画素電極分割部２０６の占める割合が増加して開口率は更に減少する。
【００１２】
表示領域に対する画素電極分割部２０６の占める割合を低減し、開口率の向上を図るためには画素電極分割部２０６の幅を狭めることが効果的である。しかしながら、従来のフォトリソグラフィ法とエッチング処理とによる形成手法では、形成される画素電極分割部２０６の最小幅は０．２μｍが限界であり、これ以上のファインライン化は技術面及びコストの面から難く、更なる改善が望まれる。
【００１３】
また、この画素電極分割部２０６では、光源からの光が画素電極分割部２０６を通して回路基板部Ａ側に侵入する光リークが生じる。この回路基板部Ａ側に侵入した光がスイッチング素子部Ｔｒに到達すると光電変換されて光キャリアを生じさせ、スイッチング素子部Ｔｒと接続している保持容量部Ｃ及び画素電極２００へ印加している電圧を低下させる場合がある。一般的な液晶表示素子では液晶層３０６の劣化を防止するために、液晶層３０６に対し対称の電圧が印加されるようバイアス電圧をかけて駆動しているが、光キャリアが生じて保持容量部Ｃ等の電圧が低下すると、バイアス電圧のバランスが崩れて液晶層３０６に対して非対称な電圧がかかり、表示画面上におけるフリッカの増大や、焼き付きの発生、更には直流ダメージによる信頼性の低下を引き起こす要因となり好ましいものではない。
【００１４】
このため、通常、回路配線部Ａ２にはリークした光がスイッチング素子部Ｔｒに到達することを防止するための遮光電極１５８が設けられる。しかしながら、リークした一部の光は、図６中の破線矢印で示すように、遮光電極１５８及びその他の配線電極（図６中では主に中継電極１５４ｂ、１５４ｃ）等を繰り返し反射しながら回路配線部Ａ２の絶縁層１０６ａ、１０６ｂ、１０６ｃを進行してスイッチング素子部Ｔｒに到達する場合があり、この場合でも上記のような悪影響が生じることとなる。そして、このような光リークによる悪影響は液晶表示装置に入射する光量（光密度）にほぼ比例し、特に高輝度の投射型表示装置等では大きな問題となる。
【００１５】
この問題に対して、下記［特許文献１］に開示された液晶表示装置及びその製造方法に関する発明では、画素電極分割部２０６の底面に反射膜を形成して、画素電極分割部２０６からの光リークを防止するとともに、画素電極分割部２０６に照射される光も画面表示に利用可能としている。
【００１６】
【特許文献１】特開２００４−３２６０５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、［特許文献１］に開示された発明では、画素電極分割部２０６からの光リークを防止することは可能であるが、表示領域に対する画素電極分割部２０６の占める割合は変化せず、開口率が小さいといった問題を解決するものではない。
【００１８】
本発明は、上記事情に鑑みてなされたものであり、画素電極分割部からの光リークを抑制するとともに開口率の大きい液晶表示素子及び液晶表示素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明は、
（１）駆動回路部と光反射性を有する画素電極２００とが一面側に順次設けられた駆動基板と、
前記画素電極２００と所定の間隙を有して対向配置された光透過性電極３０２を有する光透過性基板（光透過性基板部Ｂ）と、
前記所定の間隙に封入され、前記駆動回路部により前記画素電極２００毎に駆動される液晶（液晶層３０６）と、
を備え、
前記画素電極２００は、前記一面に直交する方向に所定の厚さを有すると共に、前記一面に沿って互いに他の間隙（画素電極分割部２０７）を有してマトリクス状に配置され、
前記他の間隙は、前記画素電極２００の厚さ方向に沿って、前記駆動回路部側から前記液晶側に向かって徐々に狭くなるように構成されてなることを特徴とする液晶表示素子６００を提供することにより、上記課題を解決する。
（２）液晶表示素子の製造方法において、
液晶を駆動させる駆動回路部が一面側に形成された基板における前記駆動回路部上に、絶縁層１０６ｃを形成する絶縁層形成工程と、
前記絶縁層形成工程後に、前記絶縁層１０６ｃ上に所定形状のレジストパターン（レジスト層１０）を形成して、前記絶縁層１０６ｃに、前記レジストパターンで覆われた被覆領域と、前記絶縁層１０６ｃが露出した露出領域とを形成するレジストパターン形成工程と、
前記レジストパターン形成工程後に、前記露出領域の前記絶縁層１０６ｃを、前記被覆領域における前記レジストパターンの外周及びその近傍の領域の前記絶縁層１０６ｃを含んで、所定の深さまでエッチングすることにより、前記被覆領域に、エッチングされた後の前記露出領域における前記絶縁層１０６ｃの表面を底面とし、該底面に沿う方向の幅が前記底面から前記レジストパターンに向かって徐々に小さくなる凸状部２０７ａを形成する凸状部形成工程と、
前記凸状部形成工程後に、前記レジストパターンを除去するレジストパターン除去工程と、
前記レジストパターン除去工程後に、前記凸状部２０７ａの表面及びその近傍をエッチングして、前記凸状部２０７ａの前記幅を小さくするエッチング工程と、
前記エッチング工程後に、前記凸状部（画素電極分割部２０７）及び前記絶縁層１０６ｃの各表面に導電層２０２を形成する導電層形成工程と、
前記導電層形成工程後に、前記導電層２０２上に、前記凸状部の段差を埋める反射金属層２０４を形成する反射金属層形成工程と、
前記反射金属層形成工程後に、前記凸状部上の前記導電層２０２を除去して、前記凸状部を露出させる凸状部露出工程と、
を有する液晶表示素子の製造方法を提供することにより、上記課題を解決する。
【発明の効果】
【００２０】
本発明に係る液晶表示素子及び液晶表示素子の製造方法によれば、
画素電極分割部のファインライン化が可能となり、画素電極分割部からの光リークを抑制するとともに開口率の大きい液晶表示素子を得ることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係る液晶表示素子及び液晶表示素子の製造方法の実施の形態について図面に基づいて説明する。図１は本発明に係る液晶表示素子を構成する画素部の実施の一形態を説明するための模式的断面図である。図２は本発明に係る液晶表示素子の動作の実施例を説明するための図である。図３は本発明に係る液晶表示素子の製造方法において、特にその回路素子部及び回路配線部の製造方法の実施の一形態を説明するための模式的断面図である。図４、図５は本発明に係る液晶表示素子の製造方法において、特にその画素電極及び画素電極分割部の製造方法の実施の一形態を説明するための模式的断面図である。尚、従来技術と同様の部材及び部位に関しては同符号にて示す。
【００２２】
図１に示す画素部５００は、後述する反射型の液晶表示素子６００にマトリクス状に配置された複数の画素部５００のうちの一つを拡大したものである。尚、本実施の形態で示す画素部５００は、特に画素電極２００及び画素電極分割部２０７の形状及びその形成方法に特徴を有するものであり、それ以外の後述するスイッチング素子部Ｔｒ、保持容量部Ｃなどの回路素子部Ａ１の構成、各配線電極、コンタクトホール等の回路配線部Ａ２の構成、及び光透過性基板部Ｂ等の構成に関しては、前述した図６に示す従来の反射型液晶表示素子と同じである。また、これら各構成部については、特に図１に限定されるものではない。
【００２３】
図１に示す画素部５００は図６と同様に、主として、液晶表示素子６００の裏面側（光が入射する側とは反対側）に位置する駆動基板を構成する回路基板部Ａと、液晶表示素子６００の表示側に位置するとともに全ての画素部５００に共通の光透過性基板部Ｂと、回路基板部Ａと光透過性基板部Ｂとの間隙に封入された液晶層３０６とで構成される。
【００２４】
画素部５００の回路基板部Ａは、主として、半導体基板部１００ａと、半導体基板部１００ａ上の回路素子領域に形成された回路素子としてのスイッチング素子部Ｔｒ及び保持容量部Ｃを有する回路素子部Ａ１と、導電層２０２と反射金属層２０４とが画素電極分割部２０７で区切られた画素電極２００を有する画素電極部Ａ３と、回路素子部Ａ１に対し所定の信号及び電力等を供給するとともに回路素子部Ａ１からの出力を画素電極部Ａ３側に伝達する配線電極等を備えた回路配線部Ａ２と、を有している。そして、回路配線部Ａ２により所定の配線がなされた回路素子部Ａ１が画素部５００の駆動回路部を構成する。
【００２５】
回路基板部Ａの半導体基板部１００ａは、ウェル１０２が回路素子部Ａ１側に形成された全ての画素部５００に共通の半導体基板１００が、絶縁性を有するフィールド酸化膜１０４ａにより電気的に分離されることで形成される。尚、半導体基板１００としてはＳｉ（シリコン）基板が好適である。
【００２６】
回路素子部Ａ１のスイッチング素子部Ｔｒは、例えばｐ型のＭＯＳＦＥＴ等のスイッチングトランジスタであり、半導体基板部１００ａ上にフィールド酸化膜１０４ｂによって保持容量部Ｃと電気的に絶縁された状態で設けられる。また、スイッチング素子部Ｔｒはソース部１１０、ゲート絶縁膜１１２、ドレイン部１１４を有しており、ソース部１１０は回路配線部Ａ２を構成する絶縁層１０６ａに設けられたコンタクトホールＣ１を介して絶縁層１０６ａ上の配線電極の一つであるソース電極１５０ａに接続される。また、スイッチング素子部Ｔｒのゲート絶縁膜１１２には、後述する走査信号Ｘｊをゲート絶縁膜１１２に対して出力する配線電極の一つであるゲート電極１５２が接続される。尚、コンタクトホールＣ１及び後述するコンタクトホールＣ２〜Ｃ６は、その内部にＡｌ（アルミニウム）等の導電性を有する金属が成膜、充填されており、コンタクトホールＣ１〜Ｃ６を介して上下配線電極等の電気的接続が可能となる。
【００２７】
保持容量部Ｃは、ウェル１０２上に例えばイオン注入によって形成された拡散容量電極１２０と、拡散容量電極１２０と対向するように設けられた容量電極１２２と、これら拡散容量電極１２０と容量電極１２２との間に介在する絶縁膜１０６ｄと、を有している。そして、保持容量部Ｃの拡散容量電極１２０は絶縁層１０６ａに設けられたコンタクトホールＣ２を介して絶縁層１０６ａ上の配線電極の一つである中継電極１５４ａに接続される。さらに、中継電極１５４ａは絶縁層１０６ｂに設けられたコンタクトホールＣ６を介して絶縁層１０６ｂ上に設けられた遮光電極１５８に接続される。そして、拡散容量電極１２０には遮光電極１５８から、後述するウェル基準電圧Ｖｗが供給される。尚、拡散容量電極１２０に対してウェル基準電圧Ｖｗ等を印加するための配線電極を、遮光電極１５８とは別に設けても良い。
【００２８】
また、スイッチング素子部Ｔｒのドレイン部１１４は、絶縁層１０６ａに設けられたコンタクトホールＣ３を介して絶縁層１０６ａ上の配線電極の一つである中継電極１５４ｂに接続される。また、保持容量部Ｃの容量電極１２２はコンタクトホールＣ４を介して同じく中継電極１５４ｂに接続される。これにより、スイッチング素子部Ｔｒのドレイン部１１４と保持容量部Ｃの容量電極１２２とが中継電極１５４ｂを介して電気的に接続される。更に、中継電極１５４ｂは絶縁層１０６ｂに設けられたコンタクトホールＣ５を介して絶縁層１０６ｂ上の配線電極の一つである中継電極１５４ｃに接続される。そして、中継電極１５４ｃは絶縁層１０６ｃに設けられたコンタクトホールＣ７を介して絶縁層１０６ｃ上の画素電極２００に電気的に接続される。これにより、画素電極２００は中継電極１５４ｃ等を介して回路素子部Ａ１を構成するスイッチング素子部Ｔｒのドレイン部１１４及び保持容量部Ｃの容量電極１２２とに電気的に接続される。
【００２９】
また、絶縁層１０６ｂ上の絶縁層１０６ｃは、隣接する画素電極２００同士を電気的に絶縁するための凸状の画素電極分割部２０７を有している。画素電極分割部２０７は、画素電極２００を区切るように絶縁層１０６ｃの表面に略格子状に形成され、その幅は画素電極分割部２０７によって囲まれた絶縁層１０６ｃの表面（底面）側から画素電極分割部２０７の液晶層３０６側の面である上面に向かって徐々に狭くなっている。また、画素電極分割部２０７の側面は絶縁層１０６ｃの表面と連続した曲面をなしており、よって、画素電極分割部２０７の断面形状は、画素電極分割部２０７の上面と絶縁層１０６ｃの表面とを結ぶ側面が画素電極分割部２０７の内側に向かって略扇状に湾曲した略台形形状を呈している。
【００３０】
画素電極２００は、絶縁層１０６ｃの表面、コンタクトホールＣ７となる後述するスルーホールＣ７ａの内面、及び画素電極分割部２０７の側面に成膜された導電層２０２と、導電層２０２の表面に画素電極分割部２０７の上面と略同等な位置まで形成された反射金属層２０４とで主に構成される。そして、導電層２０２により導電性を付与されたスルーホールＣ７ａはコンタクトホールＣ７となり、画素電極２００と中継電極１５４ｃとを電気的に接続する。尚、コンタクトホールＣ７による導電性を維持しながら、コンタクトホールＣ７の内面等にタングステンや絶縁部材などを充填して画素電極２００の表面を平滑化し、画素部５００の反射率の向上を図るようにしても良い。
【００３１】
更に、画素電極２００の反射面（表面）には下部配向膜２０８が成膜され、これらが回路基板部Ａの画素電極部Ａ３となる。
【００３２】
尚、回路配線部Ａ２の構成には、必要に応じて第２の遮光電極や光吸収層などを適宜設けても良い。また、画素電極分割部２０７の上面の幅が十分に細く、光リークを問題無いレベルにまで減少させることが可能であれば、遮光電極１５８は設けずとも良い。
【００３３】
上記の回路基板部Ａの画素電極２００側には、図示しないスペーサが配置され、このスペーサによって画素電極２００から所定の間隔を隔てて光透過性基板部Ｂが配置される。光透過性基板部Ｂは、主として全ての画素部５００に共通の光透過性電極３０２と、光透過性電極３０２を支持する例えば透明なガラス板からなる光透過性基板３００と、光透過性電極３０２の画素電極２００側の面に形成され回路基板部Ａの下部配向膜２０８と９０°異なった配向方向を有する上部配向膜３０１と、を備えている。
【００３４】
更に、光透過性基板部Ｂの上部配向膜３０１と回路基板部Ａの下部配向膜２０８との間には液晶層３０６が封入される。そして、画素電極分割部２０７及びフィールド酸化膜１０４ａによって区切られた部位が、液晶表示素子６００の１画素として機能する画素部５００となる。
【００３５】
次に、液晶表示素子６００の動作を図２を用いて簡単に説明する。図２に示す液晶表示素子６００は、主として複数の画素部５００がマトリクス状に配置されて構成される。尚、図２中において、画素部５００は主要部分の等価回路図として示す。画素部５００のスイッチング素子部Ｔｒのソース部１１０は、ソース電極１５０ａを介して各列毎に共通の映像信号用配線１６に接続される。また、それぞれの映像信号用配線１６は水平シフトレジスタ回路部７１によってスイッチング制御されるスイッチング回路部７２に接続される。
【００３６】
スイッチング素子部Ｔｒのゲート絶縁膜１１２は、ゲート電極１５２を介して各行毎に共通の走査信号用配線１３に接続され、それぞれの走査信号用配線１３は垂直シフトレジスタ回路部７５に接続される。また、画素部５００の保持容量部Ｃを構成する拡散容量電極１２０には、遮光電極１５８を介してウェル基準電圧Ｖｗが供給される。また、図示しないが、スイッチング素子部Ｔｒには画素電極２００に所定の電位を供給するための固定電位が印加されている。尚、スイッチング素子部Ｔｒに印加する固定電位は、ウェル基準電圧Ｖｗとしても良いし、別配線によってウェル基準電圧Ｖｗとは異なったものとしても良い。
【００３７】
垂直シフトレジスタ回路部７５は映像信号に含まれる水平同期信号に同期して、所定の走査信号Ｘｊを各行の走査信号用配線１３に対して順次走査するように繰り返し出力する。また、水平シフトレジスタ回路部７１には映像信号ラインＶから映像信号が供給され、この映像信号に含まれる画素信号Ｙｊは、スイッチング回路部７２のスイッチングによって映像信号の時系列的な出力タイミングに同期するように、所定の映像信号用配線１６に出力される。そして、垂直シフトレジスタ回路部７５からの走査信号Ｘｊと水平シフトレジスタ回路部７１からの画素信号Ｙｊとが同時に供給される画素部５００では、スイッチング素子部ＴｒがＯＮ動作しドレイン部１１４から画素信号Ｙｊに応じた電圧が画素電極２００に対して印加される。
【００３８】
ここで、画素部５００のスイッチング素子部ＴｒがＯＦＦの状態では、液晶層３０６の液晶分子は上部配向膜３０１と下部配向膜２０８とにより、９０°ねじれた状態に配向している。このような状態では、光透過性基板部Ｂを透過した外光及び画素電極２００からの反射光は液晶層３０６を透過することが可能で、その結果画素部５００は表示状態となる。
【００３９】
また、画素部５００のスイッチング素子部ＴｒがＯＮ動作すると、画素電極２００にはドレイン部１１４を介して水平シフトレジスタ回路部７１から供給される画素信号Ｙｊに応じた電位が生じる。これにより、画素電極２００の電位と光透過性電極３０２に印加されている電位Ｖｃｏｍと間に電位差が発生し、その電位差に応じて液晶層３０６の配向状態が変化する。この配向状態の変化によってその領域の光が変調され、画素部５００は画素信号Ｙｊに応じた半表示状態もしくは非表示状態となる。そして、これらの動作を画素部５００毎に行うことで、液晶表示素子６００全体として所定の画像を表示する。
【００４０】
尚、画素電極２００に生じた電位は保持容量部Ｃに電荷のかたちで記憶され、スイッチング素子部ＴｒがＯＦＦ状態となっても、次の画素信号Ｙｊが入力するまで画素部５００の表示状態は維持される。
【００４１】
次に、画素部５００の製造方法を説明する。初めに、図３を用いて画素部５００の回路素子部Ａ１及び回路配線部Ａ２の形成方法を簡単に説明する。
【００４２】
先ず、図３（ａ）に示すように、半導体基板１００上に回路素子部Ａ１等を形成する。これらの部位の形成手順としては、先ず、ウェル１０２が形成された半導体基板１００の所定の位置にフィールド酸化膜１０４ａ、１０４ｂを形成し、これにより画素部５００の半導体基板部１００ａを形成する。次に、半導体基板部１００ａ上の所定の位置に、回路素子としてのソース部１１０、ゲート絶縁膜１１２、ドレイン部１１４を有するスイッチング素子部Ｔｒと、保持容量部Ｃの拡散容量電極１２０とを、フィールド酸化膜１０４ａ、１０４ｂによって電気的に絶縁した状態で形成する。その後、スイッチング素子部Ｔｒのゲート絶縁膜１１２にゲート電極１５２と、拡散容量電極１２０と対向する位置に絶縁膜１０６ｄを介して保持容量部Ｃの容量電極１２２とを形成する。これにより、半導体基板部１００ａ上にスイッチング素子部Ｔｒと保持容量部Ｃとを有する回路素子部Ａ１が形成される。尚、回路素子部Ａ１の形成は、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ法）法、スパッタリング法、フォトリソグラフィ法、及びエッチング処理などの周知の半導体プロセス技術を用いて順次行う。以上が、回路素子領域形成工程に相当する。
【００４３】
次に、これら回路素子部Ａ１上に、回路配線部Ａ２を構成するＳｉＯ２（二酸化珪素）等の絶縁層１０６ａをＣＶＤ法等により成膜する。次に、絶縁層１０６ａにコンタクトホールＣ１〜Ｃ４となるスルーホールＣ１ａ〜Ｃ４ａを形成する。スルーホールＣ１ａ〜Ｃ４ａの形成は、先ず、絶縁層１０６ａ表面にフォトリソグラフィ法等を用いてスルーホールＣ１ａ〜Ｃ４ａに相当する部位に開口部を有するレジスト膜を形成する。次に、エッチングによって開口部から露出した領域の絶縁層１０６ａを除去し、次に絶縁層１０６ａ表面のレジスト膜を除去する。これにより、絶縁層１０６ａにスルーホールＣ１ａ〜Ｃ４ａが形成される。
【００４４】
次に、図３（ｂ）に示すように、絶縁層１０６ａ上に絶縁層１０６ｂ、１０６ｃ及び各配線電極等を形成する。これらの形成手順としては、先ず、絶縁層１０６ａの表面及びスルーホールＣ１ａ〜Ｃ４ａに、スパッタリング法などを用いてＡｌなどの導電性を有する金属層を形成する。これにより、スルーホールＣ１ａ〜Ｃ４ａは金属層で充填され、導電性を有するコンタクトホールＣ１〜Ｃ４となる。次に、フォトリソグラフィ法及びエッチング処理等を用いて金属層の所定の部位を除去し、絶縁層１０６ａ上に配線電極としての、ソース電極１５０ａ、中継電極１５４ａ、１５４ｂを形成する。次に、絶縁層１０６ａ上にＳｉＯ２等からなる絶縁層１０６ｂをＣＶＤ法等により成膜した後、上記の方法と同様にして、コンタクトホールＣ５、Ｃ６、中継電極１５４ｃ、遮光電極１５８を順次形成する。以上が、回路配線部形成工程に相当する。次に、絶縁層形成工程として、中継電極１５４ｃ等が形成された絶縁層１０６ｂ上に、ＳｉＯ２等からなる絶縁層１０６ｃをＣＶＤ法等により成膜する。
【００４５】
次に、絶縁層１０６ｃ上の所定の位置に開口部を有するレジスト膜をフォトリソグラフィ法等を用いて形成する。次に、エッチング処理によって開口部から露出した部分の絶縁層１０６ｃを除去し、最後にレジスト膜を除去することにより絶縁層１０６ｃにスルーホールＣ７ａを形成する。これにより、回路素子部Ａ１上に回路配線部Ａ２の主要部分が形成される。
【００４６】
次に、画素部５００の画素電極２００及び画素電極分割部２０７の形成方法を図４、図５を用いて説明する。尚、図４、図５においては、画素部５００の画素電極２００及び画素電極分割部２０７の形成部及びその周辺のみを拡大して示す。
【００４７】
先ず、図４（ａ）に示すように、絶縁層１０６ｃの表面の所定の位置に所定寸法の略格子状のレジスト層１０をフォトリソグラフィ法を用いて形成する。尚、レジスト層１０の幅は最終的に形成する画素電極分割部２０７の上面の幅よりも十分に広くて良い。仮に、画素電極分割部２０７の最終的な上面の幅を０．１μｍ以下としたい場合でも、レジスト層１０の幅は０．４μｍ〜０．６μｍ程度で構わない。以上が、レジストパターン形成工程に相当する。
【００４８】
次に、図４（ｂ）に示すように、反応性イオンエッチングなどの等方性のドライエッチング処理により絶縁層１０６ｃの所定の部位を除去する。これにより、レジスト層１０から露出した領域の絶縁層１０６ｃはレジスト層１０の形成面から所定の厚みだけ除去されて凹状となるとともに、レジスト層１０に覆われた領域の絶縁層１０６ｃは残留して凸状部２０７ａを形成する。このとき、レジスト層１０に覆われた領域の絶縁層１０６ｃもレジスト層１０の辺縁部から除去されるため、凸状部２０７ａの幅は絶縁層１０６ｃの凹部底面側からレジスト層１０の形成面側に向かって徐々に狭まるとともに、凸状部２０７ａの側面（除去面）は絶縁層１０６ｃの表面と連続した曲面となる。即ち、凸状部２０７ａの断面形状はその両側がレジスト層１０の辺縁部から略扇形に除去された、略台形形状を呈する。尚、凸状部２０７ａの上面の幅は、レジスト層１０が剥離しない０．１μｍ〜０．２μｍの範囲とすることが好ましい。以上が凸状部形成工程に相当する。
【００４９】
次に、レジストパターン除去工程として、レジスト層１０をアッシングなどにより除去する。
【００５０】
次に、図４（ｃ）に示すように、凸状部２０７ａを含む絶縁層１０６ｃの表面に対して、垂直方向にアスペクト比の大きな異方性ドライエッチング処理を施す。これにより、凸状部２０７ａは絶縁層１０６ｃの底面とともに更に除去されてその上面の幅が更に狭まり、目的とする上面の幅を有する画素電極分割部２０７となる。以上が、エッチング工程に相当する。この手法によれば、上面の幅が従来手法で形成可能な下限の約０．２μｍよりも細い、０．１μｍ以下の画素電極分割部２０７を形成することができる。尚、画素電極分割部２０７の上面の幅は細いほうが液晶表示素子６００の開口率を大きくすることができるが、隣接する画素電極２００同士の絶縁性の観点から、０．０３μｍ以上が好ましく、特に０．０５μｍ前後が好ましい。
【００５１】
次に、図５（ａ）に示すように、画素電極分割部２０７を含む絶縁層１０６ｃの表面に、ＴｉＮ（窒化チタン）層、もしくはＴｉ層、あるいはこれらの層を順次積層した層を、導電層２０２としてスパッタリング法や蒸着法などの周知の成膜手法を用いて形成する。尚、導電層２０２は中継電極１５４ｃと後述する反射金属層２０４とを電気的に接続するとともに、中継電極１５４ｃと反射金属層２０４との間のマイグレーションを防止するためのものであり、この機能を有する材料であれば特に上記の材料に限定する必要はない。また、絶縁層１０６ｃに形成されたスルーホールＣ７ａは、その内面に導電層２０２が成膜されることで導電性を有するコンタクトホールＣ７となる。以上が、導電層形成工程に相当する。
【００５２】
次に、図５（ｂ）に示すように、導電層２０２上に反射金属層２０４を成膜する。このときの反射金属層２０４の成膜手法としては、半導体基板１００の少なくとも絶縁層１０６ｃ及び導電層２０２を所定の温度に加熱しながらスパッタリングを行う高温スパッタリング法を用いる。この成膜手法によれば、スパッタリングにより生じた金属粒子は、導電層２０２表面に到達した際に加熱され、その運動エネルギーが増大することにより流動性が向上する。その結果、金属粒子は画素電極分割部２０７の突端である上面を避けるようにして、導電層２０２の形成された絶縁層１０６ｃの凹部に、自己整合的かつ選択的に堆積する。即ち、反射金属層２０４は、画素電極分割部２０７によって囲まれた絶縁層１０６ｃの凹部を充填するように、絶縁層１０６ｃの表面から画素電極分割部２０７の側面に沿って、画素電極分割部２０７の上面と略同等な位置まで形成される。このとき、導電層２０２は金属粒子の流動性を更に向上させる効果を有する。
【００５３】
反射金属層２０４の材料としてはＡｌもしくはＡｌを主成分とした合金が好ましく、この場合には、スパッタリング時の加熱温度は３５０℃〜４６０℃とすることが好ましい。尚、加熱温度がこの範囲よりも低いとＡｌ等の金属粒子の流動性が十分でなく画素電極分割部２０７の上面にも反射金属層２０４が成膜される可能性があり、また加熱温度がこの範囲よりも高いと回路配線部Ａ２内のＡｌ製の配線電極等が軟化する可能性がある。また、反射金属層２０４の材料をＡｌ以外とする場合には、加熱によって回路基板部Ａの他の構成、特に回路配線部Ａ２の各配線電極に軟化などの悪影響が生じないように加熱温度の設定及び材料の選択を行う必要がある。以上が、反射金属層形成工程に相当する。
【００５４】
次に、図５（ｃ）に示すように、導電層２０２の材料に対して選択比が高くなるような条件でドライエッチング処理を施し、反射金属層２０４から露出した導電層２０２、即ち画素電極分割部２０７の上面に位置する導電層２０２を除去する。以上が、凸状部露出工程に相当する。これにより、反射金属層２０４及び導電層２０２は画素電極分割部２０７によって電気的に分割され、この画素電極分割部２０７によって分割された反射金属層２０４と導電層２０２とが、画素部５００の画素電極２００となる。
【００５５】
上記の画素電極２００上には、下部配向膜２０８が蒸着法等により成膜される。これにより画素電極部Ａ３が形成され、画素部５００の回路基板部Ａが形成される。
【００５６】
また、回路基板部Ａには、これとは別に作製された全素子共通の光透過性基板部Ｂが、回路基板部Ａの画素電極２００と光透過性基板部Ｂの光透過性電極３０２とが対向しかつ所定の間隔を取るように配置される。そして、回路基板部Ａ側の下部配向膜２０８と光透過性基板部Ｂ側の上部配向膜３０１との間隙に液晶層３０６が封入されることで、液晶表示素子６００を構成する１つの画素部５００が作製される。
【００５７】
上記の液晶表示素子の製造方法によれば、画素部５００の画素電極分割部２０７の表示面側に位置する上面の幅を極めて細く形成することができるため、表示領域に対する画素電極分割部２０７の占める割合を減少させ、開口率の大きい高輝度な液晶表示素子６００を作製することができる。
【００５８】
また、液晶表示素子６００は高輝度な画面表示を行うことができることに加え、画素ピッチの微細化に際しても開口率が従来のものに比べさほど低下しないため、高解像度でかつ高輝度な画面表示を行うことができる。
【００５９】
更に、液晶表示素子６００は画素電極分割部２０７の上面の幅が細いため、画素電極分割部２０７からの光リークを大幅に低減することが可能となり、表示画面上におけるフリッカの増大や、焼き付きの発生、更には直流ダメージによる信頼性の低下などの悪影響をより抑制することができる。
【図面の簡単な説明】
【００６０】
【図１】本発明に係る液晶表示素子を構成する画素部の実施の一形態を説明するための模式的断面図である。
【図２】本発明に係る液晶表示素子の動作の実施例を説明するための図である。
【図３】本発明に係る液晶表示素子の製造方法において、特にその回路素子部及び回路配線部の製造方法の実施の一形態を説明するための模式的断面図である。
【図４】本発明に係る液晶表示素子の製造方法において、特にその画素電極及び画素電極分割部の製造方法の実施の一形態を説明するための模式的断面図である。
【図５】本発明に係る液晶表示素子の製造方法において、特にその画素電極及び画素電極分割部の製造方法の実施の一形態を説明するための模式的断面図である。
【図６】従来の液晶表示素子を構成する画素部を説明するための模式的断面図である。
【符号の説明】
【００６１】
１０        レジスト層（レジストパターン）
１００      半導体基板
１０６ｃ    絶縁層
２００      画素電極
２０２      導電層
２０４      反射金属層
２０７      画素電極分割部
２０７ａ    凸状部
３００      光透過性基板
３０２      光透過性電極
３０６      液晶層（液晶）
５００      画素部
６００      液晶表示素子
Ａ          回路基板部
Ａ１        回路素子部
Ａ２        回路配線部
Ａ３        画素電極部
Ｂ          光透過性基板部
【図１】
2009058874.tif 000003
【図２】
2009058874.tif 000004
【図３】
2009058874.tif 000005
【図４】
2009058874.tif 000006
【図５】
2009058874.tif 000007
【図６】
2009058874.tif 000008