(57)【要約】【課題】表示データに基づいて点灯させるべきセルを確実に点灯させることができるプラズマディスプレイ装置の駆動方法を提供する。【解決手段】オンセルリセット時に、サステインパルスの最大電圧より大きく、かつ全セルリセット時にＹ電極に印加される正極性の鈍波の到達電圧より小さい到達電圧の正極性の鈍波をＹ電極に印加するようにして、前のサブフィールドにおいて非点灯であり、隣接セルからの影響により壁電荷が減少したセルにて微弱放電を発生させ壁電荷状態を正常な状態に戻すことができるようにする。【選択図】図４Ａ
2009186932.tif 000002
【特許請求の範囲】
【請求項１】
１フィールドが複数のサブフィールドからなり、前記サブフィールドが、表示データに基づいて点灯させようとするセルを選択するアドレス期間と、前記アドレス期間により選択されたセルを放電発光させるサステイン期間とを有するプラズマディスプレイ装置の駆動方法であって、
前記サブフィールドは、電極上の壁電荷状態を初期化するリセット放電が行われる期間であって、前記リセット放電がすべてのセルで行われる第１リセット、又は前記リセット放電が前のサブフィールドでの点灯セルを含む一部のセルで行われる第２リセットを行うリセット期間をさらに含み、
前記第２リセットを行う場合に、前記サステイン期間にて表示電極に印加されるサステインパルスの最大電圧より大きく、かつ前記第１リセットで表示電極に印加される正極性の第１鈍波の到達電圧より小さい到達電圧の正極性の第２鈍波を当該表示電極に印加することを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項２】
前記第２鈍波の到達電圧が（Ｖｓ＋Ｖｕ）、前記サステインパルスの最大電圧がＶｓ、前記第１鈍波の到達電圧が（Ｖｓ＋Ｖｗ）であって、０＜Ｖｕ＜（Ｖｗ／２）であることを特徴とする請求項１記載のプラズマディスプレイ装置の駆動方法。
【請求項３】
１フィールドが複数のサブフィールドからなり、前記サブフィールドが、表示データに基づいて点灯させようとするセルを選択するアドレス期間と、前記アドレス期間により選択されたセルを放電発光させるサステイン期間とを有するプラズマディスプレイ装置の駆動方法であって、
前記サブフィールドは、電極上の壁電荷状態を初期化するリセット放電が行われる期間であって、前記リセット放電がすべてのセルで行われる第１リセット、又は前記リセット放電が前のサブフィールドでの点灯セルを含む一部のセルで行われる第２リセットを行うリセット期間をさらに含み、
前記第２リセットを行う場合に、前記サステイン期間にて表示電極に印加されるサステインパルスの最大電圧より大きく、かつ蓄積されている壁電荷を第２鈍波の電圧に加えた電圧が表示電極間の放電開始電圧を越えない到達電圧の正極性の第２鈍波を表示電極に印加することを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項４】
前記第２鈍波の到達電圧が可変であることを特徴とする請求項１〜３の何れか１項に記載のプラズマディスプレイ装置の駆動方法。
【請求項５】
前のサブフィールドで印加されたサステインパルス数、アドレス期間にて印加されるスキャンパルスの幅、環境温度、及び累積動作時間の少なくとも１つの情報に応じて、前記第２鈍波の到達電圧を変化させることを特徴とする請求項４記載のプラズマディスプレイ装置の駆動方法。
【請求項６】
１フィールドが複数のサブフィールドからなり、前記サブフィールドが、表示データに基づいて点灯させようとするセルを選択するアドレス期間と、前記アドレス期間により選択されたセルを放電発光させるサステイン期間とを有するプラズマディスプレイ装置であって、
前記サブフィールドは電極上の壁電荷状態を初期化するリセット放電が行われるリセット期間をさらに含み、当該リセット期間に、前記リセット放電がすべてのセルで行われる第１リセット、又は前記リセット放電が前のサブフィールドでの点灯セルを含む一部のセルで行われる第２リセットを選択して実行するリセット手段を備え、
前記リセット手段は、前記第２リセットを行う場合に、前記サステイン期間にて表示電極に印加されるサステインパルスの最大電圧より大きく、かつ前記第１リセットで表示電極に印加される正極性の第１鈍波の到達電圧より小さい到達電圧の正極性の第２鈍波を当該表示電極に印加することを特徴とするプラズマディスプレイ装置。
【請求項７】
前記リセット手段は、一端が前記第１リセットで印加される第１鈍波の電圧に対して接続され、他端が表示電極に対して接続されたスイッチを有し、
当該スイッチをオン状態にする時間を制御することにより、前記第１鈍波及び前記第２鈍波を表示電極に印加することを特徴とする請求項６記載のプラズマディスプレイ装置。
【請求項８】
前記リセット手段は、一端が前記第１電圧に対して接続され、他端が表示電極に対して接続された第１スイッチと、
一端が前記第１電圧とは異なる第２電圧に対して接続され、他端が表示電極に対して接続された第２スイッチとを有し、
前記第１スイッチをオン状態にすることにより前記第１鈍波を表示電極に印加し、前記第２スイッチをオン状態にすることにより前記第２鈍波を表示電極に印加することを特徴とする請求項６記載のプラズマディスプレイ装置。
【請求項９】
前のサブフィールドで印加されたサステインパルス数、アドレス期間にて印加されるスキャンパルスの幅、環境温度、及び累積動作時間の少なくとも１つの情報に応じて、前記第２鈍波の到達電圧を設定するリセット設定手段をさらに備えることを特徴とする請求項６〜８の何れか１項に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置の駆動方法及びプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（ＰＤＰ：Plasma Display Panel）の駆動において、１つのフィールドは、複数のサブフィールドから構成され、どのサブフィールドでセルを点灯させるかを選択することによって階調表現が実現されている。また、各サブフィールドは、電極上の壁電荷状態を初期化するリセット期間、表示データに基づいて壁電荷状態を調整し点灯させようとするセルの選択を行うアドレス期間、及び表示データに対応したセルを点灯させる（表示データに応じて選択されたセルを放電発光させる）サステイン期間で構成される。
【０００３】
さらに、リセット期間に行うリセット放電には、全セルリセット（全セル同時リセット）とオンセルリセットとがある。全セルリセットは、直前のサブフィールドのサステイン期間において点灯させたセル及び非点灯のセルの両方のセル、すなわちサステイン放電の有無によらずすべてのセルでリセット放電が行われる。オンセルリセットは、直前のサブフィールドのサステイン期間において点灯させたセル、すなわちサステイン放電があったセルのみでリセット放電が行われる。
【０００４】
【特許文献１】特開２００６−２５８９２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来のプラズマディスプレイパネルの駆動において、オンセルリセットは、直前のサブフィールドでのサステイン放電によって蓄積された壁電荷を、アドレス放電が発生しやすい状態に減らす（削る）リセット方式である。従来のオンセルリセットは、直前のサブフィールドのサステイン期間において非点灯のセルでの壁電荷消失時のことは考慮されていなかった。
【０００６】
例えば、あるサブフィールドにおいて、第１セルが非点灯セルでその両隣の第２セル及び第３セルが点灯セルである場合、アドレス期間において第２セル及び第３セルに係る電気力線により第１セルも半分電圧がかかり、点灯したような状態になる。そのため、第１セルではアドレス放電を発生させるための壁電荷が減少してしまい、次のサブフィールドで第１セルを点灯させようとしても、アドレス放電を発生できず点灯させることができなくなってしまう。
【０００７】
本発明は、表示データに基づいて点灯させるべきセルを確実に点灯させることができるプラズマディスプレイ装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明のプラズマディスプレイ装置の駆動方法は、１フィールドが複数のサブフィールドからなり、前記サブフィールドが、表示データに基づいて点灯させようとするセルを選択するアドレス期間と、前記アドレス期間により選択されたセルを放電発光させるサステイン期間とを有するプラズマディスプレイ装置の駆動方法であって、前記サブフィールドは、電極上の壁電荷状態を初期化するリセット放電が行われる期間であって、前記リセット放電がすべてのセルで行われる第１リセット、又は前記リセット放電が前のサブフィールドでの点灯セルを含む一部のセルで行われる第２リセットを行うリセット期間をさらに含み、前記第２リセットを行う場合に、前記サステイン期間にて表示電極に印加されるサステインパルスの最大電圧より大きく、かつ前記第１リセットで表示電極に印加される正極性の第１鈍波の到達電圧より小さい到達電圧の正極性の第２鈍波を当該表示電極に印加することを特徴とする。
本発明のプラズマディスプレイ装置の駆動方法は、１フィールドが複数のサブフィールドからなり、前記サブフィールドが、表示データに基づいて点灯させようとするセルを選択するアドレス期間と、前記アドレス期間により選択されたセルを放電発光させるサステイン期間とを有するプラズマディスプレイ装置の駆動方法であって、前記サブフィールドは、電極上の壁電荷状態を初期化するリセット放電が行われる期間であって、前記リセット放電がすべてのセルで行われる第１リセット、又は前記リセット放電が前のサブフィールドでの点灯セルを含む一部のセルで行われる第２リセットを行うリセット期間をさらに含み、前記第２リセットを行う場合に、前記サステイン期間にて表示電極に印加されるサステインパルスの最大電圧より大きく、かつ蓄積されている壁電荷を第２鈍波の電圧に加えた電圧が表示電極間の放電開始電圧を越えない到達電圧の正極性の第２鈍波を表示電極に印加することを特徴とする。
本発明のプラズマディスプレイ装置は、１フィールドが複数のサブフィールドからなり、前記サブフィールドが、表示データに基づいて点灯させようとするセルを選択するアドレス期間と、前記アドレス期間により選択されたセルを放電発光させるサステイン期間とを有するプラズマディスプレイ装置であって、前記サブフィールドは電極上の壁電荷状態を初期化するリセット放電が行われるリセット期間をさらに含み、当該リセット期間に、前記リセット放電がすべてのセルで行われる第１リセット、又は前記リセット放電が前のサブフィールドでの点灯セルを含む一部のセルで行われる第２リセットを選択して実行するリセット手段を備え、前記リセット手段は、前記第２リセットを行う場合に、前記サステイン期間にて表示電極に印加されるサステインパルスの最大電圧より大きく、かつ前記第１リセットで表示電極に印加される正極性の第１鈍波の到達電圧より小さい到達電圧の正極性の第２鈍波を当該表示電極に印加することを特徴とする。
【発明の効果】
【０００９】
電極上の壁電荷状態を初期化するリセット放電が、前のサブフィールドでの点灯セルを含む一部のセルで行われる第２リセットを行う場合には、サステインパルスの最大電圧より大きく、かつリセット放電がすべてのセルで行われる第１リセットにおける第１鈍波の到達電圧より小さい到達電圧の正極性の第２鈍波を印加することで、前のサブフィールドにおいて非点灯であり、隣接セルからの影響により壁電荷が減少したセルの壁電荷状態を正常な状態に戻すことができる。したがって、前のサブフィールドでの表示状態にかかわらず、次のサブフィールドにおいて、表示データに基づいて点灯させるべきセルでアドレス放電を確実に発生させ、点灯させることができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態を図面に基づいて説明する。
【００１１】
図１は、本発明の一実施形態に係るプラズマディスプレイ装置の構成例を示すブロック図である。本実施形態におけるプラズマディスプレイ装置は、プラズマディスプレイパネル１０、Ｙ電極ドライバ２０、Ｘ電極ドライバ３０、アドレスドライバ４０、中間調生成回路５１、サブフィールド変換回路５２、表示負荷率検出回路５３、リセット設定回路５４、サステインパルス数設定回路５５、及び駆動信号生成回路５６を有する。
【００１２】
Ｙ電極ドライバ２０は、表示電極のうちＹ電極（スキャン電極、走査電極）Ｙ１、Ｙ２、…を駆動する回路であり、スキャン回路２１、サステイン回路２２、及びリセット回路２３を有する。以下、Ｙ電極Ｙ１、Ｙ２、…の各々を又はそれらの総称をＹ電極Ｙｉともいい、ｉは添え字を意味する。
【００１３】
スキャン回路２１は、線順次走査して表示すべき行を選択する回路からなり、サステイン回路２２は、サステイン放電（維持放電）を繰り返す回路からなり、リセット回路２３は、壁電荷状態を初期化する回路からなる。スキャン回路２１、サステイン回路２２、及びリセット回路２３により、複数のＹ電極Ｙｉに所定の電圧が供給される。
【００１４】
スキャン回路２１は、Ｙ電極Ｙ１、Ｙ２、…にそれぞれ対応する複数のスイッチが設けられている。スキャン回路２１は、リセット期間においてリセット回路２３からのリセット電圧が全Ｙ電極Ｙ１、Ｙ２、…に同時に印加され、アドレス期間においてＹ電極Ｙ１、Ｙ２、…にスキャンパルスが順に印加され、サステイン期間においてサステイン回路２２からのサステインパルス（維持放電パルス）が全Ｙ電極Ｙ１、Ｙ２、…に同時に印加されるよう動作する。
【００１５】
Ｘ電極ドライバ３０は、表示電極のうちＸ電極（維持電極）Ｘ１、Ｘ２、…を駆動する回路であり、サステイン回路３１を有する。以下、Ｘ電極Ｘ１、Ｘ２、…の各々を又はそれらの総称を、Ｘ電極Ｘｉともいい、ｉは添え字を意味する。サステイン回路３１は、サステイン放電（維持放電）を繰り返す回路からなり、Ｘ電極Ｘｉに所定の電圧を供給する。Ｘ電極Ｘｉは、一端がＸ電極ドライバ３０に共通接続されている。
【００１６】
アドレスドライバ４０は、表示すべき列を選択する回路からなり、複数のアドレス電極Ａ１、Ａ２、…に所定の電圧を供給する。以下、アドレス電極Ａ１、Ａ２、…の各々を又はそれらの総称を、アドレス電極Ａｊともいい、ｊは添え字を意味する。
【００１７】
中間調生成回路５１は、デジタル形式の映像信号Ｓ１が入力され、映像信号Ｓ１を限られた点灯パターンで表示させるために、誤差拡散処理やディザ処理等を行い中間調を生成する。サブフィールド変換回路５２は、中間調生成回路５１から出力された映像信号に基づいてサブフィールドの点灯パターンを選択し、映像信号をそれに応じた点灯パターンに変換する。サブフィールド変換回路５２から出力された点灯パターンに応じて、アドレスドライバ４０は、各画素について点灯させるサブフィールドを選択するためのアドレス電極Ａｊに印加する電圧を生成する。
【００１８】
表示負荷率検出回路５３は、サブフィールド変換回路５２から出力された点灯パターンを基に、フィールド毎の表示負荷率を演算する。表示負荷率は、発光する画素数及びその発光する画素の階調値に基づいて検出される。例えば、画像の全画素が最大階調値で表示されている場合には表示負荷率が１００％である。また、画像の全画素が最大階調値の１／２で表示されている場合には表示負荷率が５０％である。また、画像の半分（５０％）の画素のみが最大階調値で表示されているような場合にも表示負荷率が５０％である。
【００１９】
リセット設定回路５４は、他の回路等から供給されるリセット電圧制御情報に基づいて、リセット期間においてオンセルリセットの実行時に印加される低電圧リセットパルス（低電圧鈍波）の到達電位を設定する。リセット電圧制御情報としては、例えば直前のサブフィールドのサステイン期間において印加されたサステインパルス数、アドレス期間におけるアドレス幅（印加されるスキャンパルスの幅）、環境温度、累積動作時間等がある。
【００２０】
サステインパルス数設定回路５５は、表示負荷率検出回路５３にて検出された表示負荷率に応じて電力一定制御による１フィールドの総サステインパルス数を演算する。また、サステインパルス数設定回路５５は、その総サステインパルス数を各サブフィールドの重みの比になるように分割し、フィールド内の各サブフィールドにおいて各表示ラインに対して印加するサステインパルス数を設定する。
【００２１】
ここで、電力一定制御は、１フィールドの表示負荷率に応じて１フィールドの総サステインパルス数が制御される。表示負荷率にかかわらず、１フィールドの総サステインパルス数を一定にすると、表示負荷率が大きいほど電力が大きくなってしまい、熱量が増加してしまう。そのため、１フィールドの表示負荷率が大きいときには、１フィールドの総サステインパルス数を少なくするように演算し、電力一定制御を行う。
【００２２】
駆動信号生成回路５６は、リセット設定回路５４及びサステインパルス数設定回路５５の出力に応じて、Ｙ電極ドライバ２０及びＸ電極ドライバ３０に係る駆動信号を生成する。
【００２３】
プラズマディスプレイパネル１０では、表示電極対を構成するＹ電極Ｙｉ及びＸ電極Ｘｉが水平方向に並列に延びる行を形成し、アドレス電極Ａｊが垂直方向に延びる列を形成する。Ｙ電極Ｙｉ及びＸ電極Ｘｉは、垂直方向に交互に配置される。すなわち、Ｙ電極Ｙｉ及びＸ電極Ｘｉは互いに平行に配置され、アドレス電極ＡｊはＹ電極Ｙｉ及びＸ電極Ｘｉに略垂直な方向に配置される。Ｙ電極Ｙｉ及びアドレス電極Ａｊは、ｉ行ｊ列の２次元行列を形成する。
【００２４】
セルＣｉｊは、Ｙ電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接するＸ電極Ｘｉにより形成される。なお、Ｙ電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接するＸ電極Ｘｉによりセルが形成されるとともに、Ｙ電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接するＸ電極Ｘ（ｉ＋１）によりセルが形成される場合もある。
【００２５】
このセルＣｉｊが、例えば赤色、緑色、青色のサブピクセルに対応し、これら３色のサブピクセルで１画素が構成される。パネル１０は２次元配列された複数の画素の点灯により画像を表示する。Ｙ電極ドライバ２０内のスキャン回路２１とアドレスドライバ４０によってどこのセルを点灯させるかを決め、Ｙ電極ドライバ２０内のサステイン回路２２とＸ電極ドライバ３０内のサステイン回路３１によって繰り返し放電を行うことにより表示動作が行われる。
【００２６】
図２は、本実施形態におけるプラズマディスプレイパネル１０の構成例を示す分解斜視図である。
【００２７】
前面ガラス基板１１上に、バス電極（金属電極）１２と透明電極１３からなる表示電極（サステイン電極ともいう。）が形成されている。表示電極（１２、１３）は、図１に示したＹ電極Ｙｉ及びＸ電極Ｘｉに対応する。表示電極（１２、１３）の上には、誘電体層１４が設けられ、さらにその上には、ＭｇＯ（酸化マグネシウム）保護膜１５が設けられている。すなわち、前面ガラス基板１１に配置された表示電極（１２、１３）は、誘電体層１４に覆われており、さらにその表面がＭｇＯ保護膜１５に覆われている。
【００２８】
前面ガラス基板１１と対向して配置された背面ガラス基板１６上に、表示電極（１２、１３）と直交する方向に（交差するように）アドレス電極１７Ｒ、１７Ｇ、１７Ｂが形成されている。アドレス電極１７Ｒ、１７Ｇ、１７Ｂは、図１に示したアドレス電極Ａｊに対応する。アドレス電極１７Ｒ、１７Ｇ、１７Ｂの上には、誘電体層１８が設けられる。
【００２９】
さらに誘電体層１８上には、格子状に配置された、すなわち放電空間をセル毎に区画する閉鎖型の隔壁（リブ）１９、及びカラー表示のための赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の可視光を発光する蛍光体層ＰＲ、ＰＧ、ＰＢが形成されている。対をなす表示電極（１２、１３）間の面放電で生じる紫外線によって蛍光体層ＰＲ、ＰＧ、ＰＢを励起して各色が発光する。
【００３０】
隔壁１９は、アドレス電極１７Ｒ、１７Ｇ、１７Ｂが延びる方向に形成された縦隔壁（縦リブ）と、表示電極（１２、１３）が延びる方向に形成された横隔壁（横リブ）とからなる。すなわち、本実施形態によるプラズマディスプレイパネル１０は、閉鎖型隔壁構造を有する。
【００３１】
蛍光体層ＰＲ、ＰＧ、ＰＢは、アドレス電極１７Ｒの上方に赤色に発光する蛍光体層ＰＲが形成され、アドレス電極１７Ｇの上方に緑色に発光する蛍光体層ＰＧが形成され、アドレス電極１７Ｂの上方に青色に発光する蛍光体層ＰＢが形成されている。言い換えれば、セル対応の隔壁１９内面に塗布されている赤色、緑色、青色の蛍光体層ＰＲ、ＰＧ、ＰＢに対応するようにしてアドレス電極１７Ｒ、１７Ｇ、１７Ｂが配置されている。
【００３２】
プラズマディスプレイパネル１０は、前面ガラス基板１１と背面ガラス基板１６を、保護膜１５と隔壁１９が接するように封着し、その内部（前面ガラス基板１１と背面ガラス基板１６との間の放電空間）にＮｅ−Ｘｅ等の放電ガスを封入して構成される。
【００３３】
図３は、本実施形態におけるプラズマディスプレイ装置の駆動方法の一例を説明するための図である。１つのフィールドは、複数のサブフィールド（ＳＦ）から構成される。図３では作画の都合上、１つのフィールドが６個のサブフィールドＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、ＳＦ６からなる構成を図示しているが、通常は１０個〜１２個のサブフィールドからなる構成が一般的である。
【００３４】
各サブフィールドＳＦ１〜ＳＦ６は、リセット期間、アドレス期間、及びサステイン期間で構成される。リセット期間において電極上の壁電荷状態を初期化し、アドレス期間において表示データに基づいて壁電荷状態を調整して点灯させようとするセルを選択し、サステイン期間で表示データに対応したセルを点灯させる（表示データに応じて選択されたセルを放電発光させる）。サブフィールドＳＦ１〜ＳＦ６は、輝度の相対比率に応じた重み付けがなされ、どのサブフィールドＳＦ１〜ＳＦ６で点灯させるかを選択することにより、階調表現が実現される。
【００３５】
また、リセット期間では、表示ラインのすべてのセルでリセット放電が行われる全セルリセットＲALL、又は前のサブフィールドのサステイン期間において点灯させたセル、すなわちサステイン放電があったセルのみでリセット放電が行われるようにするオンセルリセットＲONを行う。図３には、先頭のサブフィールドにて全セルリセットＲALLを行い、先頭のサブフィールド以外のサブフィールドにてオンセルリセットＲONを行う場合を一例として示している。
【００３６】
なお、図３に示した駆動方法は一例であって、これに限定されるものではなく、様々な変形が可能である。例えば、本実施形態では、全セルリセットＲALLを１フィールドに１回行うようにしているが、これに限定されるものではない。
【００３７】
図４Ａ及び図４Ｂは、本実施形態におけるプラズマディスプレイ装置の駆動波形の一例を示す図である。図４Ａには、１フィールドのうちの１番目のサブフィールド（先頭のサブフィールド）ＳＦ１及び２番目のサブフィールドＳＦ２における駆動波形を示し、図４Ｂには、図４Ａに続く、３番目のサブフィールドＳＦ３以降における駆動波形を示している。なお、図４Ａ及び図４Ｂにおいて、ＡＤＤはアドレス電極Ａｊに係る電圧波形、ＹはＹ電極Ｙｉに係る電圧波形、ＸはＸ電極Ｘｉに係る電圧波形を示している。
【００３８】
リセット期間では、セルＣｉｊの初期化を行う。リセット期間においては、表示ラインのＹ電極Ｙｉに正極性の鈍波を一斉に印加して形成し、続いて負極性の鈍波を一斉に印加してセルＣｉｊの壁電荷量を調整する。詳細には、リセット期間において印加する正極性の鈍波として、先頭のサブフィールドＳＦ１のリセット期間では、表示ラインのＹ電極Ｙｉに到達電圧（Ｖｓ＋Ｖｗ）のリセットパルスが印加されることで、各表示ラインに対して全セルリセットＲALLが行われる。また、２番目のサブフィールドＳＦ２以降の各リセット期間では、表示ラインのＹ電極Ｙｉに到達電圧（Ｖｓ＋Ｖｕ）のリセットパルス（Ｖｗ＞Ｖｕとする）が印加されることで、各表示ラインに対してオンセルリセットＲONが行われる。
【００３９】
なお、正極性の鈍波とは、正の傾斜を持つ波形であり、印加電圧が時間経過と共に正方向に連続的に変化するものである。また、負極性の鈍波とは、負の傾斜を持つ波形であり、印加電圧が時間経過と共に負方向に連続的に変化するものである。鈍波における印加電圧の変化率は、一定であっても良いし、経過時間に応じて変化しても良い。
【００４０】
アドレス期間では、表示データに基づくアドレス指定により表示ラインの各セルＣｉｊの発光（点灯）又は非発光（非点灯）を選択するスキャン動作を行う。アドレス期間においては、表示ラインのＹ電極Ｙｉに順次スキャンパルスを印加し、そのスキャンパルスに対応してアドレス電極Ａｊにアドレスパルスを印加する。これにより、アドレス電極Ａｊ及びＹ電極Ｙｉ間に放電が生じ、この放電によってＸ電極Ｘｉ及びＹ電極Ｙｉに壁電荷が形成され、セルＣｉｊの発光又は非発光を選択する。
【００４１】
Ｙ電極Ｙｉのスキャンパルスに対応してアドレス電極Ａｊのアドレスパルスが生成されれば、そのＹ電極Ｙｉ及びＸ電極Ｘｉとアドレス電極Ａｊとにより形成されるセルＣｉｊの発光が選択される。Ｙ電極Ｙｉのスキャンパルスに対応してアドレス電極Ａｊのアドレスパルスが生成されなければ、そのＹ電極Ｙｉ及びＸ電極Ｘｉとアドレス電極Ａｊとにより形成されるセルＣｉｊの発光が選択されず、非発光が選択される。
【００４２】
サステイン期間では、Ｘ電極Ｘｉ及びＹ電極Ｙｉに交互にサステインパルスが印加され、アドレス期間において選択されたセルのＸ電極Ｘｉ及びＹ電極Ｙｉ間でサステイン放電を行い、発光を行う。
【００４３】
ここで、オンセルリセットＲONで印加される正極性の鈍波（リセットパルス）の到達電圧（Ｖｓ＋Ｖｕ）は、上述したように全セルリセットＲALLで印加される正極性の鈍波（リセットパルス）の到達電圧（Ｖｓ＋Ｖｗ）より小さく、かつサステインパルスの最大電圧Ｖｓよりも大きい電圧とする。例えば、本実施形態ではＶｗを１８０Ｖとし、Ｖｕはその半分以下の４０Ｖとする。
【００４４】
より詳細には、電圧（Ｖｓ＋Ｖｕ）は、直前のサブフィールドのサステイン期間において非点灯のセルのうち、隣接するセルが点灯セルであったために壁電荷が減少し、従来であればアドレス放電が発生できない（エラーを起こす）セルで微弱放電を発生させ、壁電荷が減少していない非点灯のセル（正常な非点灯セル）では放電を発生させない電圧とする。言い換えれば、電圧（Ｖｓ＋Ｖｕ）は、Ｘ電極ＸｉとＹ電極Ｙｉ間の電位差（蓄積されている壁電荷を考慮したうえでの絶対的な電位差）が、サステインパルスの最大電圧Ｖｓより大きく、放電開始電圧（全セルが黒表示の場合の放電開始電圧）を越えない電圧とする。
【００４５】
このように本実施形態では、オンセルリセットＲON時に到達電圧（Ｖｓ＋Ｖｕ）の正極性の鈍波（リセットパルス）を印加する。これにより、直前のサブフィールドのサステイン期間において非点灯であり、隣接するセルからの影響により壁電荷が減少したセルでは、微弱放電を発生させて壁電荷を蓄積し正常な状態に戻すことができる。また、直前のサブフィールドのサステイン期間において点灯させたセルにおいても、微弱放電を発生させ、アドレス期間で反転した壁電荷を再度蓄積しアドレス放電が発生しやすい状態にすることができる。
【００４６】
具体的には、直前のサブフィールドのサステイン期間において非点灯のセルは、正常な場合（例えば黒表示）ではＹ電極Ｙｉ上にマイナスの壁電荷を有する。このため、Ｙ電極Ｙｉに正極性の鈍波（リセットパルス）を印加しても、その印加電圧にマイナスの壁電荷を加えた壁電圧でＸ電極ＸｉとＹ電極Ｙｉ間の放電開始電圧を越えないと放電しない。直前のサブフィールドのサステイン期間において、非点灯であってかつ隣接セルが点灯したセルでは、アドレス電極Ａｊ上のプラス電荷とＹ電極Ｙｉ上のマイナス電荷とが中和消去するため、正極性の鈍波で放電を開始する印加電圧が下がる。したがって、正常な場合には放電しない到達電圧（Ｖｓ＋Ｖｕ）の正極性の鈍波を印加すると、直前のサブフィールドのサステイン期間において非点灯のセルのうち、隣接するセルの影響等により電荷が減少したセルでのみ微弱放電が発生し、壁電荷を正常な状態に戻すことができる。
【００４７】
したがって、次のサブフィールドにおいて、表示データに基づいて点灯させるべきセルでアドレス放電を確実に発生させ、点灯させることができ、誤表示を防止することができる。なお、オンセルリセットＲON時に印加される到達電圧（Ｖｓ＋Ｖｕ）の鈍波では、直前のサブフィールドのサステイン期間において非点灯のセルのうち、正常な非点灯セルでは放電が発生しないため、背景輝度が上昇することはなく表示品質が低下することもない。
【００４８】
また、オンセルリセットＲON時に印加される正極性の鈍波（リセットパルス）の到達電圧（Ｖｓ＋Ｖｕ）を、リセット電圧制御情報（例えば、直前のサブフィールドのサステイン期間において印加されたサステインパルス数、アドレス期間におけるアドレス幅（スキャンパルスの幅）、環境温度、累積動作時間等）によって変化させることで表示品質をより改善することができる。
【００４９】
例えば、直前のサブフィールドでのサステインパルス数に応じて到達電圧（Ｖｓ＋Ｖｕ）を変化させる場合には、サステインパルスにより壁電荷（壁電位）が減少したとき、正極性鈍波の到達電圧（Ｖｓ＋Ｖｕ）を上げ、壁電荷を多く蓄積することで、放電を発生しやすくさせ、誤消灯の発生を防止することができる。一例としては、印加されるサステインパルス数が少ないサブフィールドの次のサブフィールドにおけるリセット期間においては、直前のサブフィールドのサステイン期間に蓄積された壁電荷が少なく放電が発生しにくくなることが考えられるため、到達電圧（Ｖｓ＋Ｖｕ）を上げるようにすれば良い。
【００５０】
また、アドレス期間におけるアドレス幅に応じて到達電圧（Ｖｓ＋Ｖｕ）を変化させる場合には、アドレス幅が狭いとアドレス放電が発生しにくくなるため、正極性鈍波の到達電圧（Ｖｓ＋Ｖｕ）を上げ、壁電荷を多く蓄積することで、放電を発生しやすくさせ、誤消灯の発生を防止することができる。
【００５１】
また、環境温度に応じて到達電圧（Ｖｓ＋Ｖｕ）を変化させる場合には、プラズマディスプレイモジュールの温度（パネル管面温度）に応じて、ロジック基板などで温度検出を行い到達電圧（Ｖｓ＋Ｖｕ）を変更する。例えば、モジュール温度が低い場合には、壁電荷の減少が少なくなるため、正極性鈍波の到達電圧（Ｖｓ＋Ｖｕ）を下げる。一方、モジュール温度が高い場合には、壁電荷の減少が多くなるため、正極性鈍波の到達電圧（Ｖｓ＋Ｖｕ）を上げる。
【００５２】
また、プラズマディスプレイ装置の累積動作時間に応じて到達電圧（Ｖｓ＋Ｖｕ）を変化させる場合には、累積動作時間をロジック基板により計測し、一定時間が経過したら正極性鈍波の到達電圧（Ｖｓ＋Ｖｕ）を上げる。これは、パネルを発光させ続けることにより、パネルに使用しているＭｇＯ保護膜が劣化し、放電が発生しにくくなる（壁電荷の減少が懸念される）ためである。
【００５３】
以下、オンセルリセットＲON時に印加される正極性鈍波（リセットパルス）の制御方法について説明する。
【００５４】
図５（Ａ）は、リセット回路２３の構成例を示す図である。図５（Ａ）において、スイッチＳＷＡの一端は、全セルリセットＲALL時に印加される正極性鈍波のリセット電圧Ｖｗ’に対して接続され、他端はスキャン回路２１を介してプラズマディスプレイパネル１０に接続される。
【００５５】
図５（Ａ）に示すようにリセット回路３１を構成することで、図５（Ｂ）に示すように正極性鈍波の傾きを変えずに、スイッチＳＷＡをオン状態（導通状態）にする時間を制御することで、到達電圧（Ｖｓ＋Ｖｕ）を変えることができる。例えば、図５（Ｂ）に示すように、スイッチＳＷＡをオン状態とする時間をｔ１からｔ２に延長することで、到達電圧（Ｖｓ＋Ｖｕ）をＶｕ１からＶｕ２のように上げることができる。また、回路やコストを増大させることなく、全セルリセットＲALL時に正極性鈍波を印加させるための回路と同一の回路で、オンセルリセットＲON時の正極性鈍波を印加させることができる。
【００５６】
また、図６に示すように、正極性鈍波によって印加する各リセット電圧に接続するようにしてリセット回路２３を構成しても良い。図６において、スイッチＳＷＢ１の一端は、全セルリセットＲALL時に印加される正極性鈍波のリセット電圧Ｖｗ’に対して接続され、スイッチＳＷＢ２の一端は、オンセルリセットＲON時に印加される正極性鈍波のリセット電圧Ｖｕ１に対して接続され、スイッチＳＷＢ３の一端は、オンセルリセットＲON時に印加される正極性鈍波のリセット電圧Ｖｕ２（Ｖｕ２≠Ｖｕ１）に対して接続される。また、スイッチＳＷＢ１、ＳＷＢ２、ＳＷＢ３の他端は、スキャン回路２１を介してプラズマディスプレイパネル１０に接続される。リセット期間において、オン状態にするスイッチを変えることで、正極性鈍波により印加される電圧を変えることができる。
【００５７】
なお、上述した説明では、リセット回路のスイッチをオン状態とする時間を制御することにより正極性鈍波（リセットパルス）の到達電圧を制御するようにしているが、正極性鈍波によって印加される電圧を検出し、検出された電圧に応じてリセット回路のスイッチをオン／オフ制御するようにしても良い。電圧を検出してリセット回路のスイッチをオン／オフ制御するようにした場合には、プラズマディスプレイパネルのパネル容量のばらつきなどの影響を受けることなく、正極性鈍波（リセットパルス）の到達電圧の確実な制御を実現することができる。
【００５８】
また、オンセルリセットＲONでは、表示ラインのＹ電極Ｙｉに到達電圧（Ｖｓ＋Ｖｕ）の正極性の鈍波を一斉に印加した後、到達電圧（−Ｖｙ＋Ｖα）の負極性の鈍波を一斉に印加するようにしているが、図７に示すように、到達電圧（Ｖｓ＋Ｖｕ）の正極性の鈍波を印加した後、到達電圧（−Ｖｙ＋Ｖα）の負極性の鈍波を印加する前に、オプションパルスＰopを追加して印加するようにしても良い。このようにした場合には、到達電圧（Ｖｓ＋Ｖｕ）の正極性の鈍波を印加することで壁電荷の蓄積具合により微弱放電ではなく強放電が発生しても、オプションパルスＰopによる放電により壁電荷を正常な状態にして、誤点灯などの誤表示が発生することを防止することができる。
【００５９】
また、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施形態に係るプラズマディスプレイ装置の構成例を示す図である。
【図２】本実施形態におけるプラズマディスプレイパネルの構成例を示す図である。
【図３】本実施形態におけるプラズマディスプレイ装置の駆動方法の一例を説明するための図である。
【図４Ａ】本実施形態におけるプラズマディスプレイ装置の駆動波形の一例を示す図である。
【図４Ｂ】本実施形態におけるプラズマディスプレイ装置の駆動波形の一例を示す図である。
【図５】本実施形態におけるリセット回路の構成例を示す図である。
【図６】本実施形態におけるリセット回路の他の構成例を示す図である。
【図７】本実施形態におけるリセット期間の駆動波形の他の例を示す図である。
【符号の説明】
【００６１】
１０  プラズマディスプレイパネル
２０  Ｙ電極ドライバ
２１  スキャン回路
２２  サステイン回路
２３  リセット回路
３０  Ｘ電極ドライバ
３１  サステイン回路
４０  アドレスドライバ
５１  中間調生成回路
５２  サブフィールド変換回路
５３  表示負荷率検出回路
５４  リセット設定回路
５５  サステインパルス数設定回路
５６  駆動信号生成回路
【図１】
2009186932.tif 000003
【図２】
2009186932.tif 000004
【図３】
2009186932.tif 000005
【図４Ａ】
2009186932.tif 000006
【図４Ｂ】
2009186932.tif 000007
【図５】
2009186932.tif 000008
【図６】
2009186932.tif 000009
【図７】
2009186932.tif 000010