(57)【要約】【課題】一次元状に配置された水平電荷転送部が端部で分岐する構造を有する固体撮像素子において、周辺回路部の面積の増大やＰＡＤ等の配線の増加を抑制することができる固体撮像素子を提供する。【解決手段】半導体基板上に一次元状に配列された複数の電極を有する第１水平電荷転送部２５と、第１水平電荷転送部２５の端部に連接された電極を有する分岐部２４と、分岐部２４から二系統に分岐された第２水平電荷転送部２６と、第２水平電荷転送部２６のそれぞれにより転送される信号電荷を検出する検出部２８と、検出部２８で検出された信号を出力する信号出力部２９とを備え、第２水平電荷転送部２６の各々の転送方向端部に出力ゲート部ＯＧが形成され、出力ゲート部ＯＧと分岐部２４とに定電圧が供給され、出力ゲート部ＯＧと分岐部２４とが共通の配線に接続されている。【選択図】図４
2009124495.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に一次元状に配列された複数の電極を有する第１水平電荷転送部と、
前記第１水平電荷転送部の端部に連接された電極を有する分岐部と、
前記分岐部から二系統に分岐された第２水平電荷転送部と、
前記第２水平電荷転送部のそれぞれにより転送される信号電荷を検出する検出部と、
前記検出部で検出された信号を出力する信号出力部とを備えた固体撮像素子であって、
前記第２水平電荷転送部の各々の転送方向端部に出力ゲート部が形成され、前記出力ゲート部と前記分岐部とに定電圧が供給され、前記出力ゲート部と前記分岐部とが共通の配線を有する回路に接続されていることを特徴とする固体撮像素子。
【請求項２】
前記出力ゲート部の電圧に基づいて前記分岐部の電圧を生成することを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記出力ゲート部に接続され、該出力ゲート部の電圧を抵抗分割し、前記分岐部に印加する電圧を生成することを特徴とする請求項２に記載の固体撮像素子。
【請求項４】
前記分岐部の電圧に基づいて前記出力ゲート部の電圧を生成することを特徴とする請求項１に記載の固体撮像素子。
【請求項５】
前記分岐部に接続され、該分岐部の電圧を抵抗分割し、前記出力ゲート部に印加する電圧を生成することを特徴とする請求項４に記載の固体撮像素子。
【請求項６】
前記第１水平電荷転送部の直下に形成された第１転送チャネルと、
前記第２水平電荷転送部の直下に形成された第２転送チャネルと、
前記出力ゲート部と前記分岐部とに共通に接続され、前記第２転送チャネルに注入された不純物と同じ不純物によってチャネル領域が形成されたＭＯＳトランジスタとを有することを特徴とする請求項１から５のいずれか１つに記載の固体撮像素子。
【請求項７】
前記分岐部及び前記第２水平電荷転送部の直下に、同じ不純物を注入することで形成された転送チャネルが形成されていることを特徴とする請求項１に記載の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子に関し、特に、水平電荷転送部が複数に分岐された信号出力側の端部が複数に分岐された水平電荷転送部を備えた固体撮像素子に関する。
【背景技術】
【０００２】
一般に、固体撮像素子は、半導体基板の撮像領域にマトリクス状に配置されたフォトダイオード等からなる光電変換部を備え、駆動時に、光電変換部で生成された信号電荷を垂直電荷転送部に読み出し、該垂直電荷転送部から水平電荷転送部に転送する。そして、水平電荷転送部に水平転送パルスを入力することで水平転送し、転送された信号電荷をフローティングディフュージョン部で検出する。フローティングディフュージョン部には電位変動を検出する出力回路が接続され、出力回路から検出信号が出力される。
【０００３】
固体撮像素子では、下記特許文献に示すように、転送効率を向上させるため、水平電荷転送部が１次元状に配列され、転送方向の端部近傍で２系統にチャネルが分岐される構成のものがある。
【０００４】
【特許文献１】特開昭６３−３１８８９０号公報
【特許文献２】特開平７−５０４０９号公報
【特許文献３】特開２００７−２０１１６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年、画素の微細化やチップの小型化に伴い、固体撮像素子の周辺回路部の面積をより狭くしたいという要望が強まっている。上記特許文献１及び２は、水平電荷転送部の分岐部の前後において水平電荷転送部の幅寸法が等しく、実情に合わない。そこで、上記特許文献３に示すように、分岐後のチャネル幅を分岐前のチャネル幅よりも狭くする必要がある。しかし、この場合、分岐前後における水平電荷転送部の信号電荷の飽和量を確保しつつ、分岐部における転送効率を確保するためには、分岐後のｎ層を分岐前のｎ層に比べて濃度が高くなるように設計する必要がある。すると、分岐部の電極にかける電圧と、出力部にかける電圧が異なってしまい、周辺回路部において出力部ごとに余分なＰＡＤや配線を設けなければならず、周辺回路部の面積の縮小化ができないうえ、コストがかかる。
【０００６】
本発明は、上記事情に鑑みてなされたもので、その目的は、一次元状に配置された水平電荷転送部が端部で分岐する構造を有する固体撮像素子において、周辺回路部の面積の増大やＰＡＤ等の配線の増加を抑制することができる固体撮像素子を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の上記目的は、下記構成によって達成される。
（１）半導体基板上に一次元状に配列された複数の電極を有する第１水平電荷転送部と、
前記第１水平電荷転送部の端部に連接された電極を有する分岐部と、
前記分岐部から二系統に分岐された第２水平電荷転送部と、
前記第２水平電荷転送部のそれぞれにより転送される信号電荷を検出する検出部と、
前記検出部で検出された信号を出力する信号出力部とを備えた固体撮像素子であって、
前記第２水平電荷転送部の各々の転送方向端部に出力ゲート部が形成され、前記出力ゲート部と前記分岐部とに定電圧が供給され、前記出力ゲート部と前記分岐部とが共通の配線を有する回路に接続されていることを特徴とする固体撮像素子。
（２）前記出力ゲート部の電圧に基づいて前記分岐部の電圧を生成することを特徴とする上記（１）に記載の固体撮像素子。
（３）前記出力ゲート部に接続され、該出力ゲート部の電圧を抵抗分割し、前記分岐部に印加する電圧を生成することを特徴とする上記（２）に記載の固体撮像素子。
（４）前記分岐部の電圧に基づいて前記出力ゲート部の電圧を生成することを特徴とする上記（１）に記載の固体撮像素子。
（５）前記分岐部に接続され、該分岐部の電圧を抵抗分割し、前記出力ゲート部に印加する電圧を生成することを特徴とする上記（４）に記載の固体撮像素子。
（６）前記第１水平電荷転送部に形成された第１転送チャネルと、
前記第２水平電荷転送部に形成された第２転送チャネルと、
前記出力ゲート部と前記分岐部とに共通に接続され、前記第２転送チャネルに注入された不純物と同じ不純物によってチャネル領域が形成されたＭＯＳトランジスタとを有することを特徴とする上記（１）から（５）のいずれか１つに記載の固体撮像素子。
（７）前記分岐部及び前記第２水平電荷転送部の直下に、同じ不純物を注入することで形成された転送チャネルが形成されていることを特徴とする上記（１）に記載の固体撮像素子。
【０００８】
本発明にかかる固体撮像素子は、第１水平電荷転送部と第２水平電荷転送部とを備え、第２水平電荷転送部の各々の転送方向端部に出力ゲート部が形成され、出力ゲート部と分岐部とに定電圧が供給され、出力ゲート部と第２水平電荷転送部とが共通の配線に接続されている。このため、第２水平電荷転送部ごとにＰＡＤ等に接続するための配線を設ける必要がないため、周辺回路部の面積が増大することを抑えることができる。
【発明の効果】
【０００９】
本発明によれば、一次元状に配置された水平電荷転送部が端部で分岐する構造を有する固体撮像素子において、周辺回路部の面積の増大やＰＡＤ等の配線の増加を抑制することができる固体撮像素子を提供できる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態を図面に基づいて詳しく説明する。
図１は、本発明にかかる固体撮像素子の構成を概略的に示す図である。固体撮像素子１０は、シリコン等からなる半導体基板にマトリクス状に配置されたフォトダイオード等の光電変換部ＰＤと、光電変換部ＰＤで生成された信号電荷を読み出し、垂直方向（図１の縦方向）に転送する複数の垂直電荷転送部１１と、垂直電荷転送部１１の各々から転送された信号電荷を水平方向（図２の横方向）に転送する水平電荷転送部２１とを備えている。また、垂直電荷転送部１１の転送方向の端部には水平電荷転送部２１へ転送する信号電荷を一時的に蓄積するラインメモリ１３が形成されている。なお、本実施形態の固体撮像素子１０をラインメモリ１３を設けずに、省略した構成とすることもできる。
【００１１】
なお、図示しないが、半導体基板上には、光電変換部ＰＤとともに画素を構成するＲＧＢのカラーフィルタが設けられている。図１では、光電変換部ＰＤに「Ｒ」，「Ｇ」，「Ｂ」で示すように、画素配列の一例を示したが、特に限定されない。
【００１２】
垂直電荷転送部１１は、半導体基板上に垂直方向に延在する転送チャネル上にポリシリコンなどからなる複数の電極を一次元状に連接させた構成である。電極の各々には垂直電荷転送信号Ｖ１〜８を印加することができる。固体撮像素子の駆動時には、例えば８相駆動の場合、所定のタイミングで垂直電荷転送信号Ｖ１〜８を印加することで光電変換部ＰＤから読み出した信号電荷を、各垂直電荷転送部によって垂直方向に転送する。
【００１３】
水平電荷転送部２１は、一次元状に配列された複数の電極を有する第１水平電荷転送部２５と、該第１水平電荷転送部２５の端部に形成された分岐部２４と、該分岐部２４から二系統に分岐された第２水平電荷転送部２６とを有している。固体撮像素子の駆動時には、例えば８相駆動の場合、所定のタイミングで水平電荷転送信号ＨＳ１〜８を印加することで光電変換部ＰＤから読み出した信号電荷を、各水平電荷転送部によって水平方向に転送する。第１水平電荷転送部２５及び第２水平電荷転送部２６の下の半導体基板には転送チャネルとして機能するＮ型の不純物拡散領域が形成されている。
【００１４】
図２は、水平電荷転送部の出力側の端部の概略的な構成を示す図である。図３は、図２のＡ−Ａ’線断面を模式的に示す図である。
第１水平電荷転送部２５は、ポリシリコンなどからなるバリア電極２２とストレージ電極２３とからなる転送段を、水平方向に一次元状に並列させた構成である。第１の転送段に駆動電圧ＨＳ１が印加され、第２の転送段に駆動電圧ＨＳ２が印加される。ここで、駆動電圧ＨＳ１，ＨＳ２は、ともに３．３Ｖとする。
【００１５】
分岐部２４は、バリア電極２４ａとストレージ電極２４ｂとを有し、分岐部のゲート部ＨＳＬには定電圧が印加される。分岐部２４を構成する電極２４ａ，２４ｂは、第１水平電荷転送部２５から独立し、所定の駆動電圧が印加されるため、分岐部２４の直下の転送チャネルの電位ポテンシャルは変化しない。
【００１６】
第２水平電荷転送部２６はそれぞれ、ポリシリコンなどからなるバリア電極２６ａとストレージ電極２６ｂとからなる転送段を、水平方向に一次元状に並列させた構成である。第１の転送段に駆動電圧ＨＰ１が印加され、第２の転送段に駆動電圧ＨＰ２が印加される。ここで、駆動電圧ＨＰ１，ＨＰ２は、ともに３．３Ｖとする。第２水平電荷転送部２６の各々の転送方向端部には、出力ゲート部ＯＧが形成されている。本実施形態では、出力ゲート部ＯＧと分岐部２４のゲート部ＨＳＬとには、ほぼ同電圧とすることができ、出力ゲート部ＯＧと分岐部２４のゲート部ＨＳＬとは後述するように共通の配線によって接続されている。ここで、出力ゲート部ＯＧの電圧に基づいて分岐部２４の電圧を生成する構成としてもよく、または、分岐部２４の電圧に基づいて出力ゲート部ＯＧの電圧を生成する構成としてもよい。
【００１７】
第２水平電荷転送部２６のそれぞれの転送方向における端部には、転送された信号電荷を検出するフローティングディフュージョン部を有する検出部２８が形成されている。また、検出部２８の電位変動を検出して出力する出力アンプを有する信号出力部２９が、検出部２８に接続されている。検出部２８は、検出された信号電荷を所望のタイミングで排出するリセットトランジスタＲＳ１，ＲＳ２と、リセットドレインＲＤとを有している。
【００１８】
一次元状の第１水平転送部２５を転送された信号電荷は、分岐された第２水平電荷転送部２６の各電極の駆動によって二系統に交互に分配され、信号出力部２９の信号出力端ＯＳ１，ＯＳ２からそれぞれの検出信号が出力される。
【００１９】
第１水平電荷転送部２５は、ストレージ電極２３の直下の転送チャネルが、バリア電極２２の直下の転送チャネルよりも深い電位に形成され、信号電荷転送時にはストレージ電極２３の直下の転送チャネルに信号電荷が一時的に蓄積される。同様に、第２水平電荷転送部２６は、ストレージ電極２６ｂの直下の転送チャネルが、バリア電極２６ａの直下の転送チャネルよりも深い電位に形成され、信号電荷転送時にはストレージ電極２６ｂの直下の転送チャネルに信号電荷が一時的に蓄積される。
【００２０】
本実施形態の構成によれば、分岐部２４を構成する電極において分岐部２４の上流側の電極の下のチャンネル領域から送り出されう信号電荷が蓄積されることなく分岐部２４の下を通過し、下流側に接続された各第２水平電荷転送部２６の電極下のチャネル領域に移動する。分岐部２４の電位は一定に固定されているため、第１水平電荷転送部２５の駆動電圧ＨＳ１，ＨＳ２のクロックによる転送時時間の規制が、分岐部２４の下流側の各第２水平電荷転送部に影響を与えることなく断ち切られる。すると、各第２水平電荷転送部の電極の駆動周期の略１／２を有効使うことができ、転送時間が長くなり、転送効率が改善されるため、画質低下を抑制できる。
【００２１】
図３では、実線は、各電極の駆動信号がローレベルであるときの電位ポテンシャル分布を示しており、点線は、各電極の駆動信号がハイレベルであるときの電位ポテンシャル分布を示している。分岐部２４の電位ポテンシャルは、所定の電圧に固定されているため、時間的に変化しない。第１水平電荷転送部２５と第２水平電荷転送部２６は、時間的に連続した階段状の電位ポテンシャルが形成され、水平転送時における駆動電圧及び駆動タイミングを設定する。駆動時には、第１水平電荷転送部２５の電極の駆動信号がローレベルのとき、分岐部２４の電極に信号電荷が押し出される。また、分岐部２４に蓄積している信号電荷が、第２水平電荷転送部２６の電極の駆動信号がハイレベルのときに該第２水平電荷転送部２６の電極によって受け取られる。
【００２２】
第１水平電荷転送部２５の直下にＮ型の不純物拡散層４１が形成され、第２水平電荷転送部２６の直下にＮ型の不純物拡散層４２が形成されている。なお、不純物拡散層４２は、予め半導体基板に不純物拡散層４１が同じ不純物濃度で形成された後、分岐部２４の下流側の第２水平電荷転送部２６にさらにＮ型不純物イオンを注入することで形成される。このため、第２水平電荷転送部２６の直下の不純物拡散層４２が、第１水平電荷転送部２５の直下の不純物拡散層４１よりも不純物濃度が高い。本実施形態では、不純物拡散層４１が第１転送チャネルとして機能し、不純物拡散層４２が第２転送チャネルとして機能する。  図３に示すように、分岐部２４の上流側及び下流側は、駆動信号の電圧がともにハイレベル、または、ともにローレベルである場合に、上流側のポテンシャルよりも下流側のポテンシャルが深くなる。
【００２３】
図４は、本実施形態の分岐部と出力ゲート部とを共通に接続する回路構成を示す図である。図５は、図４に示す回路のトランジスタの概略的な構成を示す図である。分岐部２４の定電圧と各第２水平電荷転送部２６の出力ゲート部ＯＧの定電圧との間でばらつきが生じる場合がある。このとき、本実施形態では、分岐部と出力ゲート部とを共通に接続する回路に、定電圧のばらつきを吸収するＭＯＳトランジスタＴを設けている。
【００２４】
図４（ａ）は、出力ゲート部ＯＧの定電圧が分岐部２４の定電圧より小さい場合の回路構成を示す。この回路は、抵抗を用いた分圧回路であり、分岐部２４がＭＯＳトランジスタＴのゲートに接続され、出力ゲート部ＯＧがＭＯＳトランジスタのドレイン側に接続されている。ＭＯＳトランジスタＴのソースには、電源電圧ＶＤＤが接続されている。
【００２５】
図５に示すように、図４（ａ）に示すトランジスタのゲートの直下には、Ｎ型の不純物イオンを注入することで形成されたチャネル領域５１が形成されている。チャネル領域５１のＮ型は、不純物拡散層４１（第１転送チャネル）又は不純物拡散層４２（第２転送チャネル）の不純物と同じ不純物によって形成されている。こうすれば、分岐部２４の定電圧と第２水平電荷転送部の出力ゲート部ＯＧの定電圧との間でばらつきが生じても、ＭＯＳトランジスタＴのチャネル領域５１のＮ型不純物拡散層によってそのばらつきを吸収することができる。
【００２６】
図４（ｂ）は、出力ゲート部ＯＧの定電圧が分岐部２４の定電圧より大きい場合の回路構成を示す。この回路は、抵抗を用いた分圧回路であり、分岐部２４がＭＯＳトランジスタＴのゲートに接続され、ＭＯＳトランジスタＴのソースには、電源電圧ＶＤＤが接続され、ＶＤＤとＭＯＳトランジスタＴとの間に出力ゲート部ＯＧが接続されている。ＭＯＳトランジスタＴは、図４（ａ）と同じ構成である。したがって、分岐部２４の定電圧と第２水平電荷転送部の出力ゲート部ＯＧの定電圧との間でばらつきが生じても、ＭＯＳトランジスタＴのチャネル領域５１のＮ型不純物拡散層によってそのばらつきを吸収することができる。
【００２７】
本実施形態の水平電荷転送部２１は、各第２水平電荷転送部の出力ゲート部ＯＧに接続され、該出力ゲートＯＧの電圧を抵抗分割し、分岐部２４に印加する電圧を生成する構成としてもよく、分岐部２４に接続され、該分岐部２４の電圧を抵抗分割し、出力ゲート部ＯＧに印加する電圧を生成する構成としてもよい。
【００２８】
次に、本発明にかかる固体撮像素子の第２実施形態を説明する。なお、以下に説明する実施形態において、すでに説明した部材などと同等な構成・作用を有する部材等については、図中に同一符号又は相当符号を付すことにより、説明を簡略化或いは省略する。
【００２９】
図６は、水平電荷転送部の出力側の端部の概略的な断面構成を示す図である。本実施形態では、図６に示すように、第１水平電荷転送部２５の直下の半導体基板に不純物拡散層４１（第１転送チャネル）が形成され、分岐部２４及び第２水平電荷転送部２６の直下の半導体基板に不純物拡散層４２（第２転送チャネル）が形成されている。なお、不純物拡散層４２は、予め半導体基板に不純物拡散層４１が同じ不純物濃度で形成された後、分岐部２４を含む下流側の第２水平電荷転送部の直下の領域にＮ型不純物イオンを注入することで形成される。こうすれば、分岐部２４と第２水平電荷転送部の直下の領域が同じ不純物濃度となるため、上記第１実施形態のようにＮ層の濃度差による電圧のばらつきを考慮する必要がない。また、不純物拡散層４１と不純物拡散層４２とのＮ層同士の境界をセルフアラインによって形成することができるため、Ｎ層を形成するマスクの位置合わせのずれが生じにくいという効果もある。
【００３０】
図７は、図６に示す水平電荷転送部の出力ゲート部と分岐部とを共通に接続する回路構成を示す図である。出力ゲート部ＯＧと分岐部２４とを共通に接続する回路において、出力ゲート部ＯＧの電圧に基づいて分岐部２４の電圧を生成する構成としてもよく、または、分岐部２４の電圧に基づいて出力ゲート部ＯＧの電圧を生成する構成としてもよい。
【００３１】
図７（ａ）は、出力ゲート部ＯＧに加える電圧が分岐部２４に加える電圧より小さい場合の回路構成を示している。この回路構成では、出力ゲート部ＯＧの電圧を抵抗分割し、分岐部２４に印加する電圧を生成している。図７（ｂ）は、出力ゲート部ＯＧに加える電圧が分岐部２４に加える電圧より大きい場合の回路構成を示している。この回路構成では、分岐部２４の電圧を抵抗分割し、出力ゲート部ＯＧに印加する電圧を生成している。
【００３２】
第１水平電荷転送部２５と第２水平電荷転送部２６とを備え、第２水平電荷転送部２６の各々の転送方向端部に出力ゲート部ＯＧが形成され、出力ゲート部ＯＧと分岐部２４とに定電圧が供給され、出力ゲート部ＯＧと第２水平電荷転送部２６とが共通の配線に接続されている。このため、第２水平電荷転送部２６ごとにＰＡＤ等に接続するための配線を設ける必要がないため、周辺回路部の面積が増大することを抑えることができる。
【図面の簡単な説明】
【００３３】
【図１】本発明にかかる固体撮像素子の構成を概略的に示す図である。
【図２】水平電荷転送部の出力側の端部の概略的な構成を示す図である。
【図３】図２のＡ−Ａ’線断面を模式的に示す図である。
【図４】分岐部と出力ゲート部とを共通に接続する回路構成を示す図である。
【図５】図４に示す回路のトランジスタの概略的な構成を示す図である。
【図６】水平電荷転送部の出力側の端部の概略的な断面構成を示す図である。
【図７】図６に示す水平電荷転送部の出力ゲート部と分岐部とを共通に接続する回路構成を示す図である。
【符号の説明】
【００３４】
１０    固体撮像素子
１１    垂直電荷転送部
２１    水平電荷転送部
２４    分岐部
２５    第１水平電荷転送部
２６    第２水平電荷転送部
２８    検出部
２９    信号出力部
ＯＧ    出力ゲート部
ＰＤ    光電変換部
【図１】
2009124495.tif 000003
【図２】
2009124495.tif 000004
【図３】
2009124495.tif 000005
【図４】
2009124495.tif 000006
【図５】
2009124495.tif 000007
【図６】
2009124495.tif 000008
【図７】
2009124495.tif 000009