(57)【要約】【課題】背景輝度を低減することができるプラズマディスプレイ装置の駆動方法を提供する。【解決手段】複数の表示電極対が配列された基板と、それに対向して配置された基板とが放電空間を介して封着され、かつ基板間の放電空間に露出するように配置されたプライミング粒子放出層を有するプラズマディスプレイパネルを備えたプラズマディスプレイ装置にて、リセット放電がすべてのセルで行われる全セルリセットを、複数のフィールド毎に１回行うようにして、単位時間当たりの全セルリセットの回数を削減し背景輝度を低減できるようにする。【選択図】図７
2009186915.tif 000002
【特許請求の範囲】
【請求項１】
複数の表示電極対が配列された第１基板と、前記第１基板に対向して配置された第２基板とが放電空間を介して封着され、かつ基板間の前記放電空間に露出するように配置されたプライミング粒子放出層を有するプラズマディスプレイパネルを備え、表示データに基づいてプログレッシブ駆動されるプラズマディスプレイ装置の駆動方法であって、
電極上の壁電荷状態を初期化するリセット放電がすべてのセルで行われる全セルリセットを、複数のフィールド毎に１回行うことを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項２】
前記プライミング粒子放出層は、ハロゲン元素を１〜１００００ｐｐｍ添加された酸化マグネシウム結晶体を含むことを特徴とする請求項１記載のプラズマディスプレイ装置の駆動方法。
【請求項３】
前記全セルリセットを、２フィールド毎又は３フィールド毎に１回行うことを特徴とする請求項１又は２記載のプラズマディスプレイ装置の駆動方法。
【請求項４】
前記複数の表示電極対を、奇数表示ラインの表示電極対群と偶数表示ラインの表示電極対群とに分け、前記奇数表示ラインに対して同時に前記全セルリセットを行い、かつ前記奇数表示ラインに対して前記全セルリセットを行うフィールドとは異なるフィールドにて前記偶数表示ラインに対して同時に前記全セルリセットを行うことを特徴とする請求項１〜３の何れか１項に記載のプラズマディスプレイ装置の駆動方法。
【請求項５】
前記全セルリセットを、前記奇数表示ライン及び前記偶数表示ラインに対して交互に行うことを特徴とする請求項４記載のプラズマディスプレイ装置の駆動方法。
【請求項６】
複数の表示電極対が配列された第１基板と、前記第１基板に対向して配置された第２基板とが放電空間を介して封着され、かつ基板間の前記放電空間に露出するように配置されたプライミング粒子放出層を有するプラズマディスプレイパネルと、
前記プラズマディスプレイパネルを、表示データに基づいてプログレッシブ駆動する駆動部とを備え、
電極上の壁電荷状態を初期化するリセット放電がすべてのセルで行われる全セルリセットを、複数のフィールド毎に１回行うことを特徴とするプラズマディスプレイ装置。
【請求項７】
前記プライミング粒子放出層は、ハロゲン元素を１〜１００００ｐｐｍ添加された酸化マグネシウム結晶体を含むことを特徴とする請求項６記載のプラズマディスプレイ装置。
【請求項８】
前記複数の表示電極対を、奇数表示ラインの表示電極対群と偶数表示ラインの表示電極対群とに分け、前記奇数表示ラインに対して同時に前記全セルリセットを行い、かつ前記奇数表示ラインに対して前記全セルリセットを行うフィールドとは異なるフィールドにて前記偶数表示ラインに対して同時に前記全セルリセットを行うことを特徴とする請求項６又は７記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置の駆動方法及びプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（ＰＤＰ：Plasma Display Panel）の駆動において、１つのフィールドは、複数のサブフィールドから構成され、どのサブフィールドでセルを点灯させるかを選択することによって階調表現が実現されている。また、各サブフィールドは、電極上の壁電荷状態を初期化するリセット期間、表示データに基づいて壁電荷状態を調整し点灯させようとするセルの選択を行うアドレス期間、及び表示データに対応したセルを点灯させる（表示データに応じて選択されたセルを放電発光させる）サステイン期間で構成される。
【０００３】
さらに、リセット期間に行うリセット放電には、全セルリセット（全セル同時リセット）とオンセルリセットとがある。全セルリセットは、直前のサブフィールドのサステイン期間において点灯させたセル及び非点灯のセルの両方のセル、すなわちサステイン放電の有無によらずすべてのセルでリセット放電が行われる。オンセルリセットは、直前のサブフィールドのサステイン期間において点灯させたセル、すなわちサステイン放電があったセルのみでリセット放電が行われる。
【０００４】
一般的にプラズマディスプレイパネルでは、全セルリセットを１フィールド毎に少なくとも１回行い、アドレス放電の際に放電遅れを緩和するプライミング粒子を生成している。さらに、放電空間に面する前面板の表面に電子線により励起されることによってカソードルミネッセンス発光を行う酸化マグネシウム結晶体を配置してアドレス放電の遅れを低減する技術も提案されている（特許文献１参照）。
【０００５】
【特許文献１】特開２００６−５９７８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来のプラズマディスプレイパネルでは、フィールドを構成する複数のサブフィールドのうち先頭のサブフィールドにて、当該フィールドでサステイン放電が行われる表示ラインに対して全セルリセットを必ず行っていた。全セルリセットは、すべてのセルで表示に関係なくリセット放電が行われるため、黒表示部の輝度上昇の主要因である。黒表示部の輝度は、映像のコントラスト感に直接影響を与えるため、できるだけ低減することが大きな課題となっている。
【０００７】
本発明は、背景輝度を低減することができるプラズマディスプレイ装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明のプラズマディスプレイ装置の駆動方法は、複数の表示電極対が配列された第１基板と、前記第１基板に対向して配置された第２基板とが放電空間を介して封着され、かつ基板間の前記放電空間に露出するように配置されたプライミング粒子放出層を有するプラズマディスプレイパネルを備え、表示データに基づいてプログレッシブ駆動されるプラズマディスプレイ装置の駆動方法であって、電極上の壁電荷状態を初期化するリセット放電がすべてのセルで行われる全セルリセットを、複数のフィールド毎に１回行うことを特徴とする。
本発明のプラズマディスプレイ装置は、複数の表示電極対が配列された第１基板と、前記第１基板に対向して配置された第２基板とが放電空間を介して封着され、かつ基板間の前記放電空間に露出するように配置されたプライミング粒子放出層を有するプラズマディスプレイパネルと、前記プラズマディスプレイパネルを、表示データに基づいてプログレッシブ駆動する駆動部とを備え、電極上の壁電荷状態を初期化するリセット放電がすべてのセルで行われる全セルリセットを、複数のフィールド毎に１回行うことを特徴とする。
【発明の効果】
【０００９】
プラズマディスプレイパネルにプライミング粒子放出層を配置し、複数のフィールド毎に１回の全セルリセットを行うので、アドレス放電の放電遅れの悪化を引き起こすことなく、誤消灯等の不具合が生じるのを防止し、かつ単位時間当たりの全セルリセットの回数を削減して背景輝度を低減することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態を図面に基づいて説明する。
【００１１】
（第１の実施形態）
本発明の第１の実施形態について説明する。
【００１２】
図１は、第１の実施形態に係るプラズマディスプレイ装置の構成例を示すブロック図である。第１の実施形態におけるプラズマディスプレイ装置は、プラズマディスプレイパネル１０、Ｙ電極ドライバ２０、Ｘ電極ドライバ３０、アドレスドライバ４０、中間調生成回路５１、サブフィールド変換回路５２、表示負荷率検出回路５３、リセット設定回路５４、サステインパルス数設定回路５５、及び駆動信号生成回路５６を有する。また、第１の実施形態におけるプラズマディスプレイ装置はプログレッシブ駆動される。
【００１３】
Ｙ電極ドライバ２０は、表示電極のうちＹ電極（スキャン電極、走査電極）Ｙ１、Ｙ２、…を駆動する回路であり、スキャン回路２１、サステイン回路２２、及びリセット回路２３を有する。以下、Ｙ電極Ｙ１、Ｙ２、…の各々を又はそれらの総称をＹ電極Ｙｉともいい、ｉは添え字を意味する。
【００１４】
スキャン回路２１は、線順次走査して表示すべき行を選択する回路からなり、サステイン回路２２は、サステイン放電（維持放電）を繰り返す回路からなり、リセット回路２３は、壁電荷状態を初期化する回路からなる。スキャン回路２１、サステイン回路２２、及びリセット回路２３により、複数のＹ電極Ｙｉに所定の電圧が供給される。
【００１５】
スキャン回路２１は、Ｙ電極Ｙ１、Ｙ２、…にそれぞれ対応する複数のスイッチが設けられている。スキャン回路２１は、リセット期間においてリセット回路２３からのリセット電圧が全Ｙ電極Ｙ１、Ｙ２、…に同時に印加され、アドレス期間においてＹ電極Ｙ１、Ｙ２、…にスキャンパルスが順に印加され、サステイン期間においてサステイン回路２２からのサステインパルス（維持放電パルス）が全Ｙ電極Ｙ１、Ｙ２、…に同時に印加されるように動作する。
【００１６】
Ｘ電極ドライバ３０は、表示電極のうちＸ電極（維持電極）Ｘ１、Ｘ２、…を駆動する回路であり、サステイン回路３１を有する。以下、Ｘ電極Ｘ１、Ｘ２、…の各々を又はそれらの総称を、Ｘ電極Ｘｉともいい、ｉは添え字を意味する。サステイン回路３１は、サステイン放電（維持放電）を繰り返す回路からなり、Ｘ電極Ｘｉに所定の電圧を供給する。Ｘ電極Ｘｉは、一端がＸ電極ドライバ３０に共通接続されている。
【００１７】
アドレスドライバ４０は、表示すべき列を選択する回路からなり、複数のアドレス電極Ａ１、Ａ２、…に所定の電圧を供給する。以下、アドレス電極Ａ１、Ａ２、…の各々を又はそれらの総称を、アドレス電極Ａｊともいい、ｊは添え字を意味する。
【００１８】
中間調生成回路５１は、デジタル形式の映像信号Ｓ１が入力され、映像信号Ｓ１を限られた点灯パターンで表示させるために、誤差拡散処理やディザ処理等を行い中間調を生成する。サブフィールド変換回路５２は、中間調生成回路５１から出力された映像信号に基づいてサブフィールドの点灯パターンを選択し、映像信号をそれに応じた点灯パターンに変換する。サブフィールド変換回路５２から出力された点灯パターンに応じて、アドレスドライバ４０は、各画素について点灯させるサブフィールドを選択するためのアドレス電極Ａｊに印加する電圧を生成する。
【００１９】
表示負荷率検出回路５３は、サブフィールド変換回路５２から出力された点灯パターンを基に、フィールド毎の表示負荷率を演算する。表示負荷率は、発光する画素数及びその発光する画素の階調値に基づいて検出される。例えば、画像の全画素が最大階調値で表示されている場合には表示負荷率が１００％である。また、画像の全画素が最大階調値の１／２で表示されている場合には表示負荷率が５０％である。また、画像の半分（５０％）の画素のみが最大階調値で表示されているような場合にも表示負荷率が５０％である。
【００２０】
サステインパルス数設定回路５５は、表示負荷率検出回路５３にて検出された表示負荷率に応じて電力一定制御による１フィールドの総サステインパルス数を演算する。また、サステインパルス数設定回路５５は、その総サステインパルス数を各サブフィールドの重みの比になるように分割し、フィールド内の各サブフィールドにおいて各表示ラインに対して印加するサステインパルス数を設定する。
【００２１】
ここで、電力一定制御では、１フィールドの表示負荷率に応じて１フィールドの総サステインパルス数が制御される。表示負荷率にかかわらず、１フィールドの総サステインパルス数を一定にすると、表示負荷率が大きいほど電力が大きくなってしまい、熱量が増加してしまう。そのため、１フィールドの表示負荷率が大きいときには、１フィールドの総サステインパルス数を少なくするように演算し、電力一定制御を行う。
【００２２】
リセット設定回路５４は、サステインパルス数設定回路５５からの出力に基づいて、全セルリセットを行うフィールドを設定する。すなわち、リセット設定回路５４は、サステインパルス数設定回路５５からの出力に基づいて、各フィールドについて、全セルリセットの実施、又はオンセルリセットのみの実施を決定する。
駆動信号生成回路５６は、リセット設定回路５４及びサステインパルス数設定回路５５の出力に応じて、Ｙ電極ドライバ２０及びＸ電極ドライバ３０に係る駆動信号を生成する。
【００２３】
プラズマディスプレイパネル１０では、表示電極対を構成するＹ電極Ｙｉ及びＸ電極Ｘｉが水平方向に並列に延びる行を形成し、アドレス電極Ａｊが垂直方向に延びる列を形成する。Ｙ電極Ｙｉ及びＸ電極Ｘｉは、垂直方向にかつ互いに平行に所定の配置パターン（表示電極の配置パターンについては、図５を参照し後述する。）で配置される。アドレス電極Ａｊは、Ｙ電極Ｙｉ及びＸ電極Ｘｉに略垂直な方向に配置される。Ｙ電極Ｙｉ及びアドレス電極Ａｊは、ｉ行ｊ列の２次元行列を形成する。
【００２４】
ここで、本実施形態におけるプラズマディスプレイパネル１０では、１つの表示ラインに対して２本の電極（１対のＹ電極ＹｉとＸ電極Ｘｉ）からなる表示電極対を配置し、隣接する表示ラインで表示電極が共有されない。すなわち、ｉの値が同じであるＹ電極ＹｉとＸ電極Ｘｉとの組で１つの表示ラインが構成される。例えば、Ｙ電極Ｙ１とＸ電極Ｘ１との組で１番目の表示ラインが構成され、Ｙ電極Ｙ２とＸ電極Ｘ２との組で２番目の表示ラインが構成される。
【００２５】
セルＣｉｊは、Ｙ電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接するＸ電極Ｘｉにより形成される。このセルＣｉｊが、例えば赤色、緑色、青色のサブピクセルに対応し、これら３色のサブピクセルで１画素が構成される。パネル１０は２次元配列された複数の画素の点灯により画像を表示する。Ｙ電極ドライバ２０内のスキャン回路２１とアドレスドライバ４０によってどこのセルを点灯させるかを決め、Ｙ電極ドライバ２０内のサステイン回路２２とＸ電極ドライバ３０内のサステイン回路３１によって繰り返し放電を行うことにより表示動作が行われる。
【００２６】
図２は、本実施形態におけるプラズマディスプレイパネル１０の構成例を示す分解斜視図である。
【００２７】
前面ガラス基板１１上に、バス電極（金属電極）１２と透明電極１３からなる表示電極（サステイン電極ともいう。）が形成されている。表示電極（１２、１３）は、図１に示したＹ電極Ｙｉ及びＸ電極Ｘｉに対応する。表示電極（１２、１３）の上には、誘電体層１４が設けられ、さらにその上には、ＭｇＯ（酸化マグネシウム）保護層１５Ａが設けられている。さらに、ＭｇＯ保護層１５Ａの上には、プライミング粒子放出層１５Ｂが設けられている。すなわち、前面ガラス基板１１に配置された表示電極（１２、１３）は、誘電体層１４に覆われており、さらにその表面がＭｇＯ保護層１５Ａに覆われ、その表面がプライミング粒子放出層１５Ｂに覆われている。
【００２８】
前面ガラス基板１１と対向して配置された背面ガラス基板１６上に、表示電極（１２、１３）と直交する方向に（交差するように）アドレス電極１７Ｒ、１７Ｇ、１７Ｂが形成されている。アドレス電極１７Ｒ、１７Ｇ、１７Ｂは、図１に示したアドレス電極Ａｊに対応する。アドレス電極１７Ｒ、１７Ｇ、１７Ｂの上には、誘電体層１８が設けられる。
【００２９】
さらに誘電体層１８上には、格子状に配置された、すなわち放電空間をセル毎に区画する閉鎖型の隔壁（リブ）１９、及びカラー表示のための赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の可視光を発光する蛍光体層ＰＲ、ＰＧ、ＰＢが形成されている。対をなす表示電極（１２、１３）間の面放電で生じる紫外線によって蛍光体層ＰＲ、ＰＧ、ＰＢを励起して各色が発光する。
【００３０】
隔壁１９は、アドレス電極１７Ｒ、１７Ｇ、１７Ｂが延びる方向に形成された縦隔壁（縦リブ）と、表示電極（１２、１３）が延びる方向に形成された横隔壁（横リブ）とからなる。すなわち、本実施形態におけるプラズマディスプレイパネル１０は、閉鎖型隔壁構造を有する。
【００３１】
蛍光体層ＰＲ、ＰＧ、ＰＢは、アドレス電極１７Ｒの上方に赤色に発光する蛍光体層ＰＲが形成され、アドレス電極１７Ｇの上方に緑色に発光する蛍光体層ＰＧが形成され、アドレス電極１７Ｂの上方に青色に発光する蛍光体層ＰＢが形成されている。言い換えれば、セル対応の隔壁１９内面に塗布されている赤色、緑色、青色の蛍光体層ＰＲ、ＰＧ、ＰＢに対応するようにしてアドレス電極１７Ｒ、１７Ｇ、１７Ｂが配置されている。
【００３２】
プラズマディスプレイパネル１０は、前面ガラス基板１１と背面ガラス基板１６を、保護膜１５と隔壁１９が接するように封着し、その内部（前面ガラス基板１１と背面ガラス基板１６との間の放電空間）にＮｅ−Ｘｅ等の放電ガスを封入して構成される。
【００３３】
ここで、プライミング粒子放出層１５Ｂは、プライミング粒子を供給し、アドレス期間に行われるアドレス放電を高速化させるための機能膜であり、例えばハロゲン元素が１〜１００００ｐｐｍ添加されたＭｇＯ結晶体を含むプライミング粒子放出材料を用いて構成される。なお、プライミング粒子放出層１５Ｂは、ＭｇＯ保護層１５Ａ上に限らず、放電空間に露出するように放電空間のどこかに配置されていれば良い。このプライミング粒子放出層１５Ｂを設けることにより、前回の放電からアドレス放電までの休止期間が長い場合であっても、アドレス放電の放電遅れを抑制することができる。
【００３４】
一例として、フッ素が添加されたＭｇＯ結晶体を用いてプライミング粒子放出層１５Ｂを形成したプラズマディスプレイにおけるアドレス放電の放電遅れ抑制効果について、以下に説明する。
【００３５】
まず、プライミング粒子放出層１５Ｂについては、以下のようにして形成した。
ＭｇＯ結晶体（宇部マテリアルズ株式会社製、商品名：気相法高純度超微粉マグネシア（２０００Ａ））とＭｇＦ2（フッ化マグネシウム）（フルウチ化学株式会社製、純度：９９．９９％）をそれぞれ乳鉢と乳棒を用いて凝集解砕して粉体状にした。そして、ＭｇＦ2の混合量（モル％）が０．０１になるように、凝集解砕したＭｇＯ結晶体とＭｇＦ2を秤量してタンブラー混合機で混合した。
次に、混合したものを大気中１４５０℃で１時間焼成した後、焼成した粉を凝集解砕して粉体状にし、フッ素が添加されたＭｇＯ結晶体を得た。なお、燃焼イオンクロマトグラフ分析によって測定した結果、フッ素の添加量は８０ｐｐｍであった。
【００３６】
上述のようにして作製したフッ素が添加されたＭｇＯ結晶体をＩＰＡ（関東化学株式会社製、電子工業用）１Ｌに対して２ｇの割合で混合し、超音波分散機で分散させて凝集解砕させ、スラリーを作製した。このスラリーをＭｇＯ保護層１５Ａ上に塗装用スプレーガンを用いてスプレー塗布し、その後にドライエアを吹き付けて乾燥させる工程を数回繰り返すことによってプライミング粒子放出層１５Ｂを形成した。プライミング粒子放出層１５Ｂは、フッ素が添加されたＭｇＯ結晶体の重量が１ｍ2当たり２ｇとなるように形成した。
【００３７】
なお、プラズマディスプレイパネルにおけるその他の構成については、以下の通りにした。
表示電極１２の幅：９５μｍ
表示電極１３の幅：２７０μｍ
放電ギャップの幅：１００μｍ
誘電体層１４：低融点ガラスペーストの塗布焼成により形成、厚さ：３０μｍ
ＭｇＯ保護層１５Ａ：電子ビーム蒸着法により形成、厚さ：７５００Å
アドレス電極１７の幅：７０μｍ
誘電体層１８：低融点ガラスペーストの塗布焼成により形成、厚さ：１０μｍ
アドレス電極１７の真上での蛍光体層の厚さ：２０μｍ
蛍光体層の材料：Ｚｎ2ＳｉＯ4：Ｍｎ（緑蛍光体）
隔壁１９の高さ：１４０μｍ  頂部での幅：５０μｍ
隔壁１９のピッチ：３６０μｍ
放電ガス：Ｎｅ９６％−Ｘｅ４％、５００Ｔｏｒｒ
【００３８】
次に、製造したプラズマディスプレイパネルについて放電遅れ試験を行った。
放電遅れ試験は、図３に示す測定用の電圧波形によって行った。リセット放電期間ではＸ電極ＸｉとＹ電極Ｙｉの間でリセット放電を起こさせて誘電体層の電荷状態を初期化し、以前の放電の影響を除去した。予備放電期間では特定のセルを選択した後にＸ電極ＸｉとＹ電極Ｙｉの間で放電を起こさせてプライミング粒子放出材料を励起した。その後、休止期間を経過した後、アドレス放電期間にアドレス電極Ａｊに電圧を印加し、この電圧印加時から実際に放電が開始されるまでの時間を測定した。放電開始までの時間は１０００回測定し、累積放電確率が９０％となる時間を放電遅れと定義した。
【００３９】
このようにして得られた結果を図４に示す。図４は、フッ素が添加されたＭｇＯ結晶体を用いて製造したプラズマディスプレイパネルについての休止期間と放電遅れとの関係を示すグラフである。なお、図４には、比較参照するために、フッ素を添加していない（無添加の）ＭｇＯ結晶体を用いて製造したプラズマディスプレイパネルについての休止期間と放電遅れとの関係も示している。また、図４において、横軸に示す休止期間は、いわゆるログスケールで示している。
【００４０】
図４から明らかなように、フッ素が添加されたＭｇＯ結晶体（フッ素添加量８０ｐｐｍ）を用いて製造したプラズマディスプレイパネルでは、フッ素を添加していないＭｇＯ結晶体を用いて製造したプラズマディスプレイパネルに比べて、休止期間が長いところでも放電遅れが短いことが分かる。フッ素添加量８０ｐｐｍのＭｇＯ結晶体を用いて製造したプラズマディスプレイパネルにおいて、放電遅れは、休止期間が１００ｍｓ程度までは著しく劣化しないことがわかる。
【００４１】
図５は、本実施形態におけるプラズマディスプレイパネル１０での表示電極の配置を説明するための図である。
縦隔壁１９Ａが、図示しないアドレス電極Ａｊの両側に形成されており、この縦隔壁１９Ａと交差するように横隔壁１９Ｂが形成されている。縦隔壁１９Ａ及び横隔壁１９Ｂにより放電空間が区画されてセルが形成され、水平方向（横隔壁１９Ｂが延びる方向）に並ぶ複数のセルで表示ラインが形成される。
【００４２】
横隔壁１９Ｂが延びる方向に、バス電極１２と透明電極１３からなる表示電極が形成され、隣接する表示ラインと表示電極を共有することなく、各表示ラインに１対（２本）の表示電極（１２、１３）が配置されている。表示電極（１２、１３）は、隣接する表示ラインに対してＸ電極とＹ電極との配置位置が逆となるように配置される。例えば図５に示すように、（ｎ＋１）番目の表示ラインにてＸ電極Ｘ（ｎ＋１）、Ｙ電極Ｙ（ｎ＋１）の順で配置されていれば、それに隣接する（ｎ＋２）番目の表示ラインでは、Ｙ電極Ｙ（ｎ＋２）、Ｘ電極Ｘ（ｎ＋２）の順で配置される。すなわち、隣接する表示ラインにおけるＸ電極同士又はＹ電極同士が、横隔壁１９Ｂを挟んで隣り合うように配置されている。
【００４３】
図６は、一般的なプラズマディスプレイパネルの駆動方法の一例を説明するための図である。１つのフィールドは、複数のサブフィールド（ＳＦ）から構成される。図６では作画の都合上、１つのフィールドが６個のサブフィールドＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、ＳＦ６からなる構成を図示しているが、通常は１０個〜１２個のサブフィールドからなる構成が一般的である。
【００４４】
各サブフィールドＳＦ１〜ＳＦ６は、リセット期間、アドレス期間、及びサステイン期間で構成される。リセット期間において電極上の壁電荷状態を初期化し、アドレス期間において表示データに基づいて壁電荷状態を調整して点灯させようとするセルを選択し、サステイン期間で表示データに対応したセルを点灯させる（表示データに応じて選択されたセルを放電発光させる）。サブフィールドＳＦ１〜ＳＦ６は、輝度の相対比率に応じた重み付けがなされ、どのサブフィールドＳＦ１〜ＳＦ６で点灯させるかを選択することにより、階調表現が実現される。
【００４５】
図７は、第１の実施形態におけるプラズマディスプレイ装置の駆動方法の一例を説明するための図である。
図７（Ａ）は、第１の実施形態におけるプラズマディスプレイ装置の駆動構成の一例を示す図である。図７（Ａ）では作図の都合上、各フィールドは４個のサブフィールドからなる構成としている。
【００４６】
第１の実施形態において、Ｎ番目のフィールドである第Ｎフィールドでは、先頭のサブフィールドにて表示データに関係なく表示ラインのすべてのセルでリセット放電が行われる全セルリセットＲALLを行う。第Ｎフィールドにおいて、先頭のサブフィールド以外のサブフィールドでは、前のサブフィールドのサステイン期間において点灯させたセル、すなわちサステイン放電があったセルのみでリセット放電が行われるオンセルリセットＲONを行う。また、（Ｎ＋１）番目のフィールドである第（Ｎ＋１）フィールドでは、すべてのサブフィールドにてオンセルリセットＲONを行う。
【００４７】
すなわち、第１の実施形態においては、図７（Ｂ）に示すように、全セルリセットＲALLを複数のフィールド毎に１回行う。図７（Ｂ）には、３フィールド毎に１回の全セルリセットＲALLを行う場合を一例として示している。このように、全セルリセットＲALLを、各フィールド毎に行わずに複数のフィールド毎に１回行うことで、単位時間当たりの全セルリセットの回数を削減して背景輝度を低減することができる。
【００４８】
従来においては、このように複数のフィールド毎に１回の全セルリセットを行うようにすると、アドレス放電の放電遅れが悪化してしまい誤消灯を生じさせてしまうことがあった。それに対して、本実施形態におけるプラズマディスプレイパネル１０は、ハロゲン元素が１〜１００００ｐｐｍ添加されたＭｇＯ結晶体を含むプライミング粒子放出材料を用いて構成され、図４に示したような特性を持つプライミング粒子放出層１５Ｂを有するため、アドレス放電の放電遅れの悪化を引き起こすことなく、複数のフィールド毎に１回の全セルリセットを行うことができる。
【００４９】
したがって、本実施形態によれば、複数のフィールド毎に１回だけ全セルリセットを行うことで、誤消灯等の不具合が生じることなく背景輝度を低減することができ、表示品質の改善を図ることができる。
【００５０】
なお、図７に示した駆動方法は一例であって、本発明はこれに限定されるものではない。図７に示した例では、Ｎ番目のフィールドである第Ｎフィールド、（Ｎ＋３）番目のフィールドである第（Ｎ＋３）フィールド、…というように３フィールド毎に１回の全セルリセットを行うようにしているが、全セルリセットを複数のフィールド毎に１回行うようにすれば良い。例えば、第Ｎフィールド、第（Ｎ＋２）フィールド、第（Ｎ＋４）フィールド、…というように２フィールド毎に１回の全セルリセットを行うようにしても良い。また、全セルリセットを行うフィールド間隔が異なっていても良い。
【００５１】
図４に示したように前回の放電からアドレス放電までの休止期間が１００ｍｓ程度までは放電遅れが大きく劣化しないプラズマディスプレイパネルにおいては、６フィールド（１フィールドの期間は、（１／６０）ｓ）までは、全セルリセットを行わず、かつ黒表示（セルの非点灯）が連続してオンセルリセットが動作しなくても正常に駆動できる。すなわち、例えば６フィールド分の時間当たりに１回の全セルリセットを行うようにしても正常に駆動することができる。
【００５２】
図８Ａ及び図８Ｂは、第１の実施形態におけるプラズマディスプレイ装置の駆動波形の一例を示す図である。図８Ａには、全セルリセットを行うサブフィールドにおける駆動波形例を示し、図８Ｂには、オンセルリセットを行うサブフィールドにおける駆動波形例を示している。なお、図８Ａ及び図８Ｂにおいて、ＡＤＤはアドレス電極Ａｊに係る電圧波形、ＹはＹ電極Ｙｉに係る電圧波形、ＸはＸ電極Ｘｉに係る電圧波形を示している。
【００５３】
リセット期間では、表示ラインのＹ電極Ｙｉに正極性の鈍波（正の傾斜を持つ波形）を一斉に印加して壁電荷を形成し、続いて負極性の鈍波（負の傾斜を持つ波形）を一斉に印加してセルＣｉｊの壁電荷量を調整することで、セルＣｉｊの初期化を行う。詳細には、図８Ａに示すように、リセット期間において、正極性の鈍波として到達電圧（２Ｖｓ＋Ｖｗ）のリセットパルスがＹ電極Ｙｉに印加されることで、各表示ラインに対して全セルリセットＲALLが行われる。また、図８Ｂに示すように、リセット期間において、正極性の鈍波として到達電圧（２Ｖｓ＋低Ｖｗ）のリセットパルス（Ｖｗ＞低Ｖｗとする）がＹ電極Ｙｉに印加されることで、各表示ラインに対してオンセルリセットＲONが行われる。
【００５４】
アドレス期間では、表示データに基づくアドレス指定により表示ラインの各セルＣｉｊの発光（点灯）又は非発光（非点灯）を選択するスキャン動作を行う。図８Ａ及び図８Ｂに示すように、アドレス期間においては、表示ラインのＹ電極Ｙｉに順次スキャンパルスを印加し、そのスキャンパルスに対応してアドレス電極Ａｊにアドレスパルスを印加する。これにより、アドレス電極Ａｊ及びＹ電極Ｙｉ間に放電が生じ、この放電によってＸ電極Ｘｉ及びＹ電極Ｙｉに壁電荷が形成され、セルＣｉｊの発光又は非発光を選択する。
【００５５】
Ｙ電極Ｙｉのスキャンパルスに対応してアドレス電極Ａｊのアドレスパルスが生成されれば、そのＹ電極Ｙｉ及びＸ電極Ｘｉとアドレス電極Ａｊとにより形成されるセルＣｉｊの発光が選択される。Ｙ電極Ｙｉのスキャンパルスに対応してアドレス電極Ａｊのアドレスパルスが生成されなければ、そのＹ電極Ｙｉ及びＸ電極Ｘｉとアドレス電極Ａｊとにより形成されるセルＣｉｊの発光が選択されず、非発光が選択される。
【００５６】
サステイン期間では、図８Ａ及び図８Ｂに示すようにＸ電極Ｘｉ及びＹ電極Ｙｉに交互にサステインパルスが印加され、アドレス期間において選択されたセルのＸ電極Ｘｉ及びＹ電極Ｙｉ間でサステイン放電を行い、発光を行う。
【００５７】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
【００５８】
図９は、第２の実施形態に係るプラズマディスプレイ装置の構成例を示すブロック図である。図９において、図１に示したブロック等と同一の機能を有するブロック等には同一の符号を付し、重複する説明は省略する。第２の実施形態におけるプラズマディスプレイ装置は、プラズマディスプレイパネル１０、Ｙ電極ドライバ２０、Ｘ電極ドライバ３０、アドレスドライバ４０、中間調生成回路５１、サブフィールド変換回路５２、表示負荷率検出回路５３、リセット設定回路５４、サステインパルス数設定回路５５、及び駆動信号生成回路５６を有する。また、第２の実施形態におけるプラズマディスプレイ装置はプログレッシブ駆動される。
【００５９】
第２の実施形態におけるプラズマディスプレイ装置の構成は、第１の実施形態とはＹ電極ドライバ２０内の構成が異なるだけで、他の構成は第１の実施形態と同じであるので、以下ではＹ電極ドライバ２０について説明する。
【００６０】
Ｙ電極ドライバ２０は、Ｙ電極Ｙｉを駆動する回路であり、スキャン回路（ｅｖｅｎ）２１Ａ、スキャン回路（ｏｄｄ）２１Ｂ、サステイン回路２２、及びリセット回路２３を有する。スキャン回路２１Ａ、２１Ｂは、線順次走査して表示すべき行を選択する回路からなり、サステイン回路２２は、サステイン放電を繰り返す回路からなり、リセット回路２３は、壁電荷状態を初期化する回路からなる。スキャン回路２１Ａ、２１Ｂ、サステイン回路２２、及びリセット回路２３により、複数のＹ電極Ｙｉに所定の電圧が供給される。
【００６１】
スキャン回路（ｅｖｅｎ）２１Ａは、表示ラインのうち偶数表示ラインに係る偶数番目のＹ電極Ｙ２、Ｙ４、…に対応して設けられ、Ｙ電極Ｙ２、Ｙ４、…に駆動電圧を供給する。スキャン回路（ｅｖｅｎ）２１Ａは、リセット期間においてリセット回路２３からのリセット電圧がＹ電極Ｙ２、Ｙ４、…に同時に印加され、アドレス期間においてＹ電極Ｙ２、Ｙ４、…にスキャンパルスが順に印加され、サステイン期間においてサステイン回路２２からのサステインパルスがＹ電極Ｙ２、Ｙ４、…に同時に印加されるように動作する。
【００６２】
同様に、スキャン回路（ｏｄｄ）２１Ｂは、表示ラインのうち奇数表示ラインに係る奇数番目のＹ電極Ｙ１、Ｙ３、…に対応して設けられ、Ｙ電極Ｙ１、Ｙ３、…に駆動電圧を供給する。スキャン回路（ｏｄｄ）２１Ｂは、リセット期間においてリセット回路２３からのリセット電圧がＹ電極Ｙ１、Ｙ３、…に同時に印加され、アドレス期間においてＹ電極Ｙ１、Ｙ３、…にスキャンパルスが順に印加され、サステイン期間においてサステイン回路２２からのサステインパルスがＹ電極Ｙ１、Ｙ３、…に同時に印加されるように動作する。
【００６３】
なお、スキャン回路２１Ａ、２１Ｂにより印加されるスキャンパルスは、各Ｙ電極Ｙｉにタイミングを互いに異ならせて印加される。
【００６４】
図１０は、第２の実施形態におけるプラズマディスプレイ装置の駆動方法の一例を説明するための図である。
図１０（Ａ）は、第２の実施形態におけるプラズマディスプレイ装置の駆動構成の一例を示す図である。図１０（Ａ）では作図の都合上、各フィールドは４個のサブフィールドからなる構成としている。
【００６５】
第２の実施形態において、Ｎ番目のフィールドである第Ｎフィールド及び（Ｎ＋４）番目のフィールドである第（Ｎ＋４）フィールドでは、奇数表示ラインに対して、先頭のサブフィールドにて全セルリセットＲALLを行い、先頭のサブフィールド以外のサブフィールドではオンセルリセットＲONを行う。偶数表示ラインに対しては、すべてのサブフィールドにてオンセルリセットＲONを行う。
【００６６】
また、（Ｎ＋２）番目のフィールドである第（Ｎ＋２）フィールドでは、偶数表示ラインに対して、先頭のサブフィールドにて全セルリセットＲALLを行い、先頭のサブフィールド以外のサブフィールドではオンセルリセットＲONを行う。奇数表示ラインに対しては、すべてのサブフィールドにてオンセルリセットＲONを行う。
【００６７】
また、（Ｎ＋１）番目のフィールドである第（Ｎ＋１）フィールド、（Ｎ＋３）番目のフィールドである第（Ｎ＋３）フィールド、及び（Ｎ＋５）番目のフィールドである第（Ｎ＋５）フィールドでは、奇数表示ライン及び偶数表示ラインに対して、すべてのサブフィールドにてオンセルリセットＲONを行う。
【００６８】
すなわち、図１０（Ｂ）に示すように、第２の実施形態においては、第１の実施形態と同様に、全セルリセットＲALLを複数のフィールド毎（図１０に示す例では、４フィールド毎）に１回行う。さらに、第２の実施形態では、表示ラインを奇数表示ラインと偶数表示ラインとに分け、奇数表示ラインに対して全セルリセットＲALLを行うフィールドと偶数表示ラインに対して全セルリセットＲALLを行うフィールドとを異ならせる。すなわち、第２の実施形態では、奇数表示ラインと偶数表示ラインでは、異なるフィールドで全セルリセットＲALLを行う。
【００６９】
本実施形態におけるプラズマディスプレイパネル１０は、第１の実施形態と同様にハロゲン元素が所定量添加されたプライミング粒子放出層１５Ｂを有するので、アドレス放電の放電遅れの悪化を引き起こすことなく、複数のフィールド毎に１回の全セルリセットを行うことができる。したがって、誤消灯等の不具合が生じることなく、単位時間当たりの全セルリセットの回数を削減して背景輝度を低減することができ、表示品質の改善を図ることができる。
【００７０】
また、本実施形態では、表示ラインを奇数表示ラインと偶数表示ラインとに分け、奇数表示ラインと偶数表示ラインでは、異なるフィールドで全セルリセットを行う。これにより、すべての表示ラインに対して同時に全セルリセットを行う場合よりも、各表示ラインについて単位時間当たりの全セルリセットの回数をさらに削減して、背景輝度をさらに低減することができる。例えば、すべての表示ラインに対して３フィールド毎に同時に行っていた全セルリセットと同じ効果が、本実施形態のように奇数表示ラインと偶数表示ラインとに分けて４フィールド毎に全セルリセットに行っても得ることができ、背景輝度を３／４に低下させることが可能となる。これは、隔壁における交差部と直線部とでは隔壁の形成工程での収縮の程度が異なるため、図１２に示すように、隔壁１９（横隔壁１９Ｂ）における直線部の頂部に隙間（数μｍ程度）が生じ、全セルリセットのリセット放電ＲＡで発生した紫外線が、その隙間を通って隣接セルのプライミング粒子放出層１５Ｂまで到達してプライミング粒子放出層１５Ｂを励起し、プライミング粒子が供給されるためであると考えられる。図１２において、１１は前面ガラス基板、１４は誘電体層、１５ＡはＭｇＯ保護層、１５Ｂはプライミング粒子放出層、Ｘｅは偶数表示ラインのＸ電極、Ｙｅは偶数表示ラインのＹ電極、Ｘｏは奇数表示ラインのＸ電極、Ｙｏは奇数表示ラインのＹ電極である。また、１６は背面ガラス基板、１８は誘電体層、１９（１９Ｂ）は隔壁（横隔壁）、Ａｊはアドレス電極、ＰＬは蛍光体層である。
【００７１】
なお、図１０に示した駆動方法は一例であって、本発明はこれに限定されるものではなく、様々な変形が可能である。本実施形態では、各表示ラインに対して複数のフィールド毎に１回の全セルリセットを行い、かつ奇数表示ラインと偶数表示ラインで全セルリセットを行うフィールドを異ならせれば良い。例えば、２フィールド毎あるいは３フィールド毎に１回の全セルリセットを行うようにしても良いし、全セルリセットを行うフィールド間隔をランダムに異ならせても良い。
【００７２】
図１１Ａ及び図１１Ｂは、第２の実施形態におけるプラズマディスプレイ装置の駆動波形の一例を示す図である。図１１Ａには、奇数表示ライン又は偶数表示ラインの一方で全セルリセットを行うサブフィールドにおける駆動波形を示し、図１１Ｂには、奇数表示ライン及び偶数表示ラインともにオンセルリセットを行うサブフィールドにおける駆動波形例を示している。なお、図１１Ａ及び図１１Ｂにおいて、ＡＤＤはアドレス電極Ａｊに係る電圧波形、Ｙａ、ＹｂはＹ電極Ｙｉに係る電圧波形、ＸはＸ電極Ｘｉに係る電圧波形を示している。
【００７３】
リセット期間では、表示ラインのＹ電極Ｙｉに正極性の鈍波を一斉に印加して壁電荷を形成し、続いて負極性の鈍波を一斉に印加してセルＣｉｊの壁電荷量を調整することで、セルＣｉｊの初期化を行う。
【００７４】
奇数表示ライン又は偶数表示ラインの一方で全セルリセットを行うサブフィールドでは、図１１Ａに示すように、リセット期間において、全セルリセットを行う表示ラインのＹ電極Ｙａに、到達電圧（２Ｖｓ＋Ｖｗ）のリセットパルス（正極性の鈍波）が印加されることで全セルリセットＲALLが行われる。一方、全セルリセットを行わない表示ラインのＹ電極Ｙｂには、到達電圧（２Ｖｓ＋低Ｖｗ）のリセットパルス（正極性の鈍波）が印加されることでオンセルリセットＲONが行われる。
【００７５】
また、奇数表示ライン及び偶数表示ラインともにオンセルリセットを行うサブフィールドでは、図１１Ｂに示すように、各表示ラインのＹ電極Ｙａ、Ｙｂに、到達電圧（２Ｖｓ＋低Ｖｗ）のリセットパルス（正極性の鈍波）が印加されることでオンセルリセットＲONが行われる。
【００７６】
なお、アドレス期間及びサステイン期間については、図８Ａ及び図８Ｂに示した第１の実施形態における駆動波形と同様であるので、説明は省略する。
【００７７】
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【００７８】
【図１】本発明の第１の実施形態に係るプラズマディスプレイ装置の構成例を示す図である。
【図２】第１の実施形態におけるプラズマディスプレイパネルの構成例を示す図である。
【図３】放電遅れ試験に用いた電圧波形を示す図である。
【図４】フッ素が添加されたＭｇＯ結晶体を用いて製造したプラズマディスプレイパネルについての休止期間と放電遅れとの関係を示す図である。
【図５】第１の実施形態におけるプラズマディスプレイパネルでの表示電極の配置を説明するための図である。
【図６】プラズマディスプレイ装置の駆動方法について説明するための図である。
【図７】第１の実施形態におけるプラズマディスプレイ装置の駆動方法の一例を説明するための図である。
【図８Ａ】第１の実施形態におけるプラズマディスプレイ装置の駆動波形（全セルリセット時）の一例を示す図である。
【図８Ｂ】第１の実施形態におけるプラズマディスプレイ装置の駆動波形（オンセルリセット時）の一例を示す図である。
【図９】本発明の第２の実施形態に係るプラズマディスプレイ装置の構成例を示す図である。
【図１０】第２の実施形態におけるプラズマディスプレイ装置の駆動方法の一例を説明するための図である。
【図１１Ａ】第２の実施形態におけるプラズマディスプレイ装置の駆動波形（全セルリセット時）の一例を示す図である。
【図１１Ｂ】第２の実施形態におけるプラズマディスプレイ装置の駆動波形（オンセルリセット時）の一例を示す図である。
【図１２】第２の実施形態における駆動の仕組みを説明するための図である。
【符号の説明】
【００７９】
１０  プラズマディスプレイパネル
２０  Ｙ電極ドライバ
２１、２１Ａ、２１Ｂ  スキャン回路
２２  サステイン回路
２３  リセット回路
３０  Ｘ電極ドライバ
３１  サステイン回路
４０  アドレスドライバ
５１  中間調生成回路
５２  サブフィールド変換回路
５３  表示負荷率検出回路
５４  リセット設定回路
５５  サステインパルス数設定回路
５６  駆動信号生成回路
【図１】
2009186915.tif 000003
【図２】
2009186915.tif 000004
【図３】
2009186915.tif 000005
【図４】
2009186915.tif 000006
【図５】
2009186915.tif 000007
【図６】
2009186915.tif 000008
【図７】
2009186915.tif 000009
【図８Ａ】
2009186915.tif 000010
【図８Ｂ】
2009186915.tif 000011
【図９】
2009186915.tif 000012
【図１０】
2009186915.tif 000013
【図１１Ａ】
2009186915.tif 000014
【図１１Ｂ】
2009186915.tif 000015
【図１２】
2009186915.tif 000016