(57)【要約】【課題】ＦＭチューナのステレオ復調部における、パイロット信号をキャプチャするＰＬＬを構成するＶＣＯを、ＣＲ発振回路を用いて構成すると、温度に応じた発振周波数の変動に対応してキャプチャレンジが大きく設定される。そのため、パイロット信号の近傍周波数のノイズ等にＰＬＬが誤って同期しやすくなる。【解決手段】ステレオ復調部７６を含むチューナ半導体チップ内に温度センサ回路９４を設け、ＶＣＯ部位の温度を検知する。温度センサ回路９４の出力信号ＳＴＰに基づいて、ＶＣＯの発振周波数ｆＶＣＯを調整し、温度によるｆＶＣＯの変動を補償する。これによりキャプチャレンジの幅を、セラミックレゾネータ等を用いた場合のように狭く設定できる。【選択図】図１
2009124293.tif 000002
【特許請求の範囲】
【請求項１】
受信信号に含まれる受信目的ＦＭ信号を検波して、検波信号を生成する検波回路と、
ステレオコンポジット信号が有する所定周波数のパイロット信号に基づき、前記検波信号が前記ステレオコンポジット信号であることを検知して、当該検波信号からステレオ音声信号を復調するステレオ復調部と、
を有し、
前記ステレオ復調部は、
発振周波数の制御範囲を所定幅に設定された電圧制御発振回路を備え、前記制御範囲に応じたキャプチャレンジ内にて前記パイロット信号にロックすることができるフェーズロックループと、
前記電圧制御発振回路での温度を感知する温度センサ回路と、
前記温度センサ回路の出力信号に基づいて、前記温度に依存した前記電圧制御発振回路の発振周波数の変動を補償する温度補償部と、
を有することを特徴とするＦＭチューナ。
【請求項２】
請求項１に記載のＦＭチューナにおいて、
前記電圧制御発振回路は、ＣＲ発振回路を用いて構成されること、を特徴とするＦＭチューナ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数変調（Frequency Modulation：ＦＭ）された信号を受信するＦＭチューナに関し、特に、ステレオコンポジット信号からステレオ音声を復調する部分に関する。
【背景技術】
【０００２】
図４は、従来のＦＭチューナの構成を示すブロック図である。アンテナ２にて受信されたＲＦ（Radio Frequency）信号は、第１混合回路４にて第１の局部発振信号と混合され、目的受信信号が所定の中間周波数ｆＩＦ１の第１中間信号ＳＩＦ１へ周波数変換される。
【０００３】
ＳＩＦ１は第２混合回路６にて第２の局部発振信号と混合され、所定の中間周波数ｆＩＦ２を有する第２中間信号ＳＩＦ２へ周波数変換される。ＳＩＦ２はｆＩＦ２を中心周波数とするバンドパスフィルタ（Band Pass Filter：ＢＰＦ）であるＩＦＢＰＦ８を通過後、検波回路１０にてＦＭ検波され、ステレオコンポジット信号である検波信号ＳＤＥＴが抽出される。ちなみに、このコンポジット信号であるＳＤＥＴは、左チャネル信号（Ｌ）と右チャネル信号（Ｒ）との和信号（Ｌ＋Ｒ）と差信号（Ｌ−Ｒ）、及び１９ｋＨｚのステレオパイロット信号ＳＰＬが重畳されたものである。なお、差信号（Ｌ−Ｒ）は３８ｋＨｚの副搬送波信号を振幅変調した形で他の信号に重畳されている。
【０００４】
この検波信号ＳＤＥＴは、ステレオ復調部１４に入力される。ステレオ復調部１４は、コンポジット信号中に含まれているパイロット信号ＳＰＬをキャプチャするフェーズロックループ（Phase Locked Loop：ＰＬＬ）回路を備える。当該ＰＬＬ回路は、１９ｋＨｚの倍数、例えば、３０４ｋＨｚを中心周波数とする電圧制御発振回路（Voltage Controlled Oscillator：ＶＣＯ）を用いて構成され、当該ＶＣＯはその出力の発振信号がＳＰＬに同期するように制御される。このＶＣＯの出力を分周して、副搬送波信号Ｓ３８Ｋが再生され、また、周波数が基本的に１９ｋＨｚの発振信号Ｓ１９Ｋが生成される。Ｓ３８Ｋはコンポジット信号から差信号（Ｌ−Ｒ）を復調するために用いられる。Ｓ１９ＫはＳＤＥＴからＳＰＬを検波するために用いられ、ＳＤＥＴにおけるＳＰＬの有無に応じて、ステレオ音声を再生するかモノラル音声を再生するかが切り換えられる。
【０００５】
ＶＣＯはセラミックレゾネータを用いて構成することもできるが、ＦＭチューナを集積回路（ＩＣ）として構成する場合に、セラミックレゾネータは外付け部品となる。そのため、部品点数削減や一層の小型化を図る観点から、セラミックレゾネータを用いずに、ＶＣＯをＣＲ発振回路など、ＩＣに内蔵可能な発振回路を用いて構成することが従来より行われている。
【特許文献１】特開平１０−１６３８９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＣＲ発振回路等は温度に応じて発振周波数が変動するという問題があった。これに対応して、ＰＬＬのキャプチャレンジを広げると、ＰＬＬは例えば、マルチパス受信信号やノイズに起因する１９ｋＨｚ近傍の信号に誤って同期しやすくなる。その結果、実際にはモノラル受信時であるのに、ステレオ復調部１４が誤ってステレオ再生したり、ステレオとモノラルとの切り替わりが頻繁に起こるという問題がある。その為に、雑音が発生するという問題がある。更に、再生される副搬送波信号も、誤った同期状態では、３８ｋＨｚからずれた周波数となり、差信号（Ｌ−Ｒ）の復調が正確に行われず、ステレオ分離度の変化が発生し、音の品質が低下するという問題があった。
【０００７】
本発明は上記問題点を解決するためになされたものであり、ステレオ復調部のＶＣＯをＣＲ発振回路等を用いて構成しつつ、温度変化の影響を受けにくいＦＭチューナを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るＦＭチューナは、受信信号に含まれる受信目的ＦＭ信号を検波して、検波信号を生成する検波回路と、ステレオコンポジット信号が有する所定周波数のパイロット信号に基づき、前記検波信号が前記ステレオコンポジット信号であることを検知して、当該検波信号からステレオ音声信号を復調するステレオ復調部と、を有し、前記ステレオ復調部が、発振周波数の制御範囲を所定幅に設定された電圧制御発振回路を備え、前記制御範囲に応じたキャプチャレンジ内にて前記パイロット信号にロックすることができるフェーズロックループと、前記電圧制御発振回路での温度を感知する温度センサ回路と、前記温度センサ回路の出力信号に基づいて、前記温度に依存した前記電圧制御発振回路の発振周波数の変動を補償する温度補償部と、を有する。
【発明の効果】
【０００９】
本発明によれば、温度センサ回路を備え、ステレオ復調部の電圧制御発振回路（ＶＣＯ）の温度を検出し、当該ＶＣＯの発振周波数の温度変動を補償する。これにより、ＶＣＯの発振周波数の制御可能な範囲を狭め、ＰＬＬのキャプチャレンジを狭めることが可能となる。その結果、パイロット信号の周波数の近傍に存在し得る他の信号をキャプチャしにくくなり、パイロット信号のキャプチャ動作の精度が向上し、上述の問題の発生が抑制される。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００１１】
図１は、実施形態に係るＦＭチューナの概略のブロック構成図である。本ＦＭチューナ５０は、その主要部のＩＣ化を図りつつ共通の回路基板上に形成され、基本的に一体のチューナモジュールとして構成される。
【００１２】
当該モジュールは例えば、自動車の車載オーディオ機器にその一部として組み込まれる。アンテナ５２で受信されたＲＦ信号ＳＲＦはＦＭチューナ５０において、ＲＦアンプ５４、第１局部発振回路５６、第１混合回路５８、ＢＰＦ６０，６４、アンプ６２，７２、第２局部発振回路６６、第２混合回路６８、ＩＦＢＰＦ７０、検波回路７４、及びステレオ復調部７６を含んで構成される信号処理系で処理され、希望局の音声信号に対応した出力信号ＳＯＵＴが生成される。
【００１３】
ステレオ復調部７６は、ＬＰＦ８０、差分回路８２、キャパシタ８４、ＦＭマルチプレクサ（ＭＰＸ）８６、ＰＬＬ回路９０、パイロット信号検波回路９２、温度センサ回路９４、Ａ／Ｄ変換回路（Analog-to-Digital Converter：ＡＤＣ）９６、及びＶＣＯ周波数調整部９８を含んで構成される。
【００１４】
アンテナ５２で受信されたＲＦ信号ＳＲＦはＲＦアンプ５４で増幅された後、第１混合回路５８に入力される。第１混合回路５８は、入力されたＲＦ信号ＳＲＦを、第１局部発振回路５６から入力される第１局部発振信号ＳＬＯ１と混合して、第１中間信号ＳＩＦ１を生成する。ＳＬＯ１の周波数ｆＬＯ１は、ＳＲＦに含まれる周波数ｆＲの目的受信局の信号が第１混合回路５８によるＳＩＦ１への周波数変換にて所定の第１中間周波数ｆＩＦ１に変換されるように調整される。第１中間周波数ｆＩＦ１は、例えば、１０．７ＭＨｚに設定される。
【００１５】
ＳＩＦ１は、ＢＰＦ６０、アンプ６２及びＢＰＦ６４を経て、第２混合回路６８に入力される。第２混合回路６８は、入力された第１中間信号ＳＩＦ１を、第２局部発振回路６６から入力される第２局部発振信号ＳＬＯ２と混合して、第２中間周波数ｆＩＦ２の第２中間信号ＳＩＦ２を生成する。ＳＬＯ２の周波数ｆＬＯ２は、（ｆＩＦ１−ｆＩＦ２）に設定され、ＳＩＦ１に含まれる周波数ｆＩＦ１の目的受信信号は第２混合回路６８において周波数ｆＩＦ２に変換される。第２中間周波数ｆＩＦ２は、例えば、４５０ｋＨｚに設定される。
【００１６】
ＳＩＦ２は、ＩＦＢＰＦ７０及びアンプ７２を経て、検波回路７４に入力される。検波回路７４はＦＭ検波回路であり、例えば、クオドラチュア検波回路で構成される。検波回路７４は、アンプ７２から入力されたＳＩＦ２をＦＭ検波して、コンポジット信号である検波信号ＳＤＥＴを抽出する。
【００１７】
この検波信号ＳＤＥＴは、ステレオ復調部７６のＬＰＦ８０に入力される。ＬＰＦ８０は、コンポジット信号帯域を通過するように構成される。このＬＰＦ８０により、コンポジット信号帯域より高い周波数帯域に現れるノイズ成分が除去される。ＬＰＦ８０にて抽出されたコンポジット信号は、差分回路８２の（＋）端子、及びＰＬＬ回路９０に入力される。ＰＬＬ回路９０はコンポジット信号中に含まれるパイロット信号ＳＰＬをキャプチャする。パイロット信号をキャプチャしている状態では、ロック周波数は基本的に１９ｋＨｚとなり、ＰＬＬ回路９０はロック周波数を有する発振信号Ｓ１９Ｋ、及びロック周波数の２倍の周波数を有する副搬送波信号Ｓ３８Ｋを生成し出力する。
【００１８】
差分回路８２の（−）端子には、ＰＬＬ回路９０からＳ１９Ｋが入力される。Ｓ１９Ｋは基本的にコンポジット信号中のパイロット信号ＳＰＬであり、ＳＰＬと同一の周波数及び位相を有するので、差分回路８２の出力には、コンポジット信号からパイロット信号ＳＰＬを除いたもの、すなわち和信号（Ｌ＋Ｒ）と差信号（Ｌ−Ｒ）のみを得ることができる。
【００１９】
ＦＭマルチプレクサ８６は、差分回路８２の出力信号を入力されると共に、ＰＬＬ回路９０から副搬送波信号Ｓ３８Ｋを入力される。ＦＭマルチプレクサ８６は、Ｓ３８Ｋを用いて、差分回路８２の出力信号から差信号（Ｌ−Ｒ）を復調する。さらにＦＭマルチプレクサ８６は、この差信号（Ｌ−Ｒ）と、差分回路８２の出力信号から抽出した和信号（Ｌ＋Ｒ）とから、マトリクス方式によりＬ信号とＲ信号とを分離し、Ｌ信号及びＲ信号からなるステレオ信号をスピーカ等からなる出力回路（図示せず）へ出力する。
【００２０】
パイロット信号検波回路９２は、ＳＤＥＴからパイロット信号ＳＰＬを検波し、その有無を表す信号ＳＳＩを出力する。信号ＳＳＩは、受信信号がステレオ放送かモノラル放送かを示すステレオインジケータとなる。
【００２１】
温度センサ回路９４は、ＦＭチューナ５０が形成されるＩＣチップ上にて、ＰＬＬ回路９０を構成するＶＣＯの近傍に配置され、当該ＶＣＯでの温度を感知する。図２は、温度センサ回路９４の一例を示す概略の回路図である。トランジスタＱ６，Ｑ７はカレントミラー回路を構成し、Ｑ６を含む入力側の電流経路には、ベースがコレクタに短絡されたトランジスタＱ４で構成されるダイオードが順方向に接続されると共に、Ｑ４に直列に抵抗Ｒ２が接続される。Ｑ４のエミッタ-ベース間の電圧の温度特性と、Ｒ２の抵抗値の温度特性とに応じて、入力側経路に流れる電流は温度に依存して変化する。この電流変化は、カレントミラー回路のＱ７を含む出力側経路に直列に接続された抵抗Ｒ３で電圧変化に変換され、温度検知信号ＳＴＰとして温度センサ回路９４から出力される。ちなみに、ダイオードは負の温度係数を有し、一方、抵抗は正の温度係数を有するように形成することができ、また抵抗Ｒ２，Ｒ３の抵抗値を異ならせることもでき、これらにより入力側経路と出力側経路とで温度特性に差を設けることができる。
【００２２】
温度センサ回路９４から出力されるＳＴＰは、図１に示すようにＡＤＣ９６に入力される。ＡＤＣ９６は、アナログ電圧信号であるＳＴＰをデジタル値ＤＴＰに変換し、ＶＣＯ周波数調整部９８へ出力する。
【００２３】
ＶＣＯ周波数調整部９８は、例えば、レジスタ等を含むロジック回路で構成され、ユーザが当該レジスタに設定するビット値に基づいて、ステレオ復調部７６のＰＬＬ回路９０を構成するＶＣＯのフリーラン発振周波数ｆＶＣＯを調整する電圧信号又は電流信号を生成する。本ＦＭチューナ５０では、ＶＣＯ周波数調整部９８は、ユーザ設定による場合だけでなく、さらに温度センサ回路９４の出力に基づくデータＤＴＰに応じてレジスタのビット値を切り換え、ｆＶＣＯを調整するように構成される。ここで、使用条件下での温度に対するＤＴＰと、温度に対するｆＶＣＯの変動を補償するビット値との関係が予め測定等により求められ、その関係に基づいて、ＶＣＯ周波数調整部９８は、温度変化に依存したｆＶＣＯの変動を補償するように構成される。
【００２４】
図３は、ＰＬＬ回路９０の構成を示すブロック図である。ＰＬＬ回路９０は、ＶＣＯ１００、分周回路１０２，１０４、及び位相検波回路１０６を含んで構成される。ＶＣＯ１００はＣＲ発振回路を用いて構成され、ｆＶＣＯの中心値が３０４ｋＨｚとなるように構成されると共に、上述のＶＣＯ周波数調整部９８のレジスタの設定ビットに応じて、ｆＶＣＯが調整されるように構成されている。ＶＣＯ１００を構成するＣＲ発振回路は、ＦＭチューナＩＣに内蔵し、ＦＭチューナの小型化を図ることができる。
【００２５】
分周回路１０２は、ＶＣＯ１００から出力される発振信号を１６分周し、Ｓ３８Ｋを生成する。ちなみに、ｆＶＣＯが３０４ｋＨｚである場合には、Ｓ３８Ｋの周波数は３８ｋＨｚとなる。
【００２６】
分周回路１０４は、分周回路１０２から出力されるＳ３８Ｋを２分周し、互いに位相が９０度相違するＳ１９Ｋ(0)，Ｓ１９Ｋ(π/2)を生成する。例えば、分周回路１０４は、Ｓ３８Ｋのクロック波形の立ち上がりに同期して状態を切り換えるフリップフロップと、立ち下がりに同期して状態を切り換えるフリップフロップとで構成することができ、それら各フリップフロップの出力がＳ１９Ｋ(0)，Ｓ１９Ｋ(π/2)として取り出される。ここでＳ１９Ｋ(0)は、ＳＤＥＴ中のパイロット信号ＳＰＬとの位相差が基本的に０である信号であり、パイロット信号検波回路９２へ出力される。一方、Ｓ１９Ｋ(π/2)は、パイロット信号ＳＰＬに対して位相差９０度を有する。Ｓ１９Ｋ(π/2)は、位相検波回路１０６での位相検波に用いるために生成される。
【００２７】
位相検波回路１０６は、ＳＤＥＴとＳ１９Ｋ(π/2)とを入力され、ＳＤＥＴに含まれるＳＰＬと、Ｓ１９Ｋ(π/2)との位相差に応じた電圧信号を生成する。位相検波回路１０６は、例えば、位相差に応じた幅のパルスに基づいて動作するチャージポンプを内蔵し、位相差を電圧信号に変換する。当該電圧信号は、ＶＣＯ１００の制御電圧信号ＶtとしてＶＣＯ１００に供給される。ちなみに、位相検波回路１０６にＳＰＬ及びこれと９０度の位相差を有するＳ１９Ｋ(π/2)を入力することで、Ｓ１９Ｋ(0)とＳＰＬとが同位相となるようにＰＬＬ制御が行われる。
【００２８】
ステレオ復調部７６では、上述のように、温度センサ回路９４を備え、その出力に基づいてＶＣＯ周波数調整部９８が、ＣＲ発振回路を用いて構成されるＶＣＯ１００の温度に依存したｆＶＣＯの変動を補償するので、ＶＣＯ１００のキャプチャレンジは、温度に依存した変動分を除いた分だけ狭い幅に設定することができる。
【００２９】
パイロット信号検波回路９２は、ＳＤＥＴと、ＳＰＬに位相が一致したＳ１９Ｋ(0)とを入力される。Ｓ１９Ｋ(0)を用いてＳＤＥＴを検波することで、ＳＤＥＴ中にＳＰＬが存在するか否かを示す信号ＳＳＩが得られる。
【００３０】
ＶＣＯ周波数調整部９８によるｆＶＣＯの調整は、例えば、ＶＣＯ１００の電流源の電流値を制御することにより実現することができる。また、位相検波回路１０６のチャージポンプの出力電圧を補正してｆＶＣＯを調整する構成とすることも可能である。
【００３１】
上述の実施形態では、ＡＤＣ９６を用いて温度センサ回路９４の出力電圧信号ＳＴＰを複数ビットのデータＤＴＰに変換する構成とした。しかし、簡易な構成として、ＡＤＣ９６の代わりに、ウインドウコンパレータを用いて、２つの閾値に基づきＳＴＰを大中小の３つの場合に分け、その結果に応じてＶＣＯ周波数調整部９８がｆＶＣＯ調整のレジスタのビット値を設定する構成とすることもできる。ここで、ウインドウコンパレータの閾値は、固定とすることも、例えば、閾値を格納するレジスタを設け、その内容を書き換えることで変更可能とすることもできる。
【００３２】
また、上述の実施形態では、ＶＣＯ周波数調整部９８はロジック回路で構成されるものとした。しかし、マイクロコンピュータを用いてプログラムに基づいてｆＶＣＯ調整を行う構成とすることもできる。この場合には、例えば、温度センサ回路９４の出力電圧ＳＴＰをＦＭチューナ５０を構成するＩＣの外部のマイクロコンピュータへ入力する。マイクロコンピュータは、内蔵のＡＤＣで定期的にＳＴＰの電圧値を測定し、当該ＡＤＣの出力値ＤＴＰに応じて、ＦＭチューナ５０のＩＣに設けられたｆＶＣＯ調整用のレジスタのビット値をシステムバス等を介して設定する。ＤＴＰに対応して設定されるｆＶＣＯ調整用レジスタのビット値として、予め測定等によりｆＶＣＯに対して好適な温度補償がなされる値が求められ、得られた好適なビット値はシステムバスに接続された不揮発性のメモリに格納しておく。マイクロコンピュータは、ＡＤＣから得られたＤＴＰに対応するビット値を、メモリから読み出したり、メモリに格納されたビット値に基づいて補間計算により決定して、レジスタに設定する。
【００３３】
一方、アナログ信号であるＳＴＰをデジタル化せずにｆＶＣＯ調整に利用する構成も可能である。この場合には、ＳＴＰに基づいて電流値を調整されるＶＣＯ１００の電流源や、ＳＴＰに基づいて出力電圧を調整される位相検波回路１０６のチャージポンプが、温度センサ回路９４の出力ＳＴＰに基づいてｆＶＣＯの変動を補償する温度補償部となる。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施形態であるＦＭチューナの概略の構成を示すブロック図である。
【図２】温度センサ回路の一例を示す概略の回路図である。
【図３】ＰＬＬ回路の構成を示すブロック図である。
【図４】従来のＦＭチューナの構成を示すブロック図である。
【符号の説明】
【００３５】
５０  ＦＭチューナ、５２  アンテナ、５４  ＲＦアンプ、５６  第１局部発振回路、５８  第１混合回路、６０，６４  ＢＰＦ、６２，７２  アンプ、６６  第２局部発振回路、６８  第２混合回路、７０  ＩＦＢＰＦ、７４  検波回路、７６  ステレオ復調部、８０  ＬＰＦ、８２  差分回路、８４  キャパシタ、８６  ＦＭマルチプレクサ、９０  ＰＬＬ回路、９２  パイロット信号検波回路、９４  温度センサ回路、９６  Ａ／Ｄ変換回路、９８  ＶＣＯ周波数調整部、１００  ＶＣＯ、１０２，１０４  分周回路、１０６  位相検波回路。
【図１】
2009124293.tif 000003
【図２】
2009124293.tif 000004
【図３】
2009124293.tif 000005
【図４】
2009124293.tif 000006