(57)【要約】【課題】生産コストの増大を抑えつつ、配線の側壁に沿ってスリットが形成されることを防止できるようにした半導体装置の製造方法、及び半導体装置を提供する。【解決手段】配線１０と、配線１０間に設けられた絶縁膜１６と、配線１０の真上にのみ設けられたＳｉＮ膜１５と、ＳｉＮ膜１５上から絶縁膜１６上にかけて設けられたＳｉＮ膜２１と、ＳｉＮ膜２１上に設けられた層間絶縁膜２２と、を備え、絶縁膜１６及び層間絶縁膜２２と、ＳｉＮ膜１５及びＳｉＮ膜２１との間にはエッチングの選択性があることを特徴とする。このような構成であれば、ビアホールｈの形成位置が配線１０の真上から多少ずれた場合でも、絶縁膜１６の削れを小さくすることができ、配線１０の側壁に沿ってスリットが形成されることを防ぐことができる。【選択図】図１
2009049187.tif 000002
【特許請求の範囲】
【請求項１】
第１金属膜を形成する工程と、
前記第１金属膜上に絶縁性のハードマスクを形成し、当該ハードマスク下から露出している前記第１金属膜をエッチングして配線を形成する工程と、
前記配線を覆い且つ前記配線間のスペースを埋め込むように第１絶縁膜を形成する工程と、
前記第１絶縁膜にＣＭＰ処理を施して前記第１絶縁膜下から前記ハードマスクを露出させる工程と、
露出した前記ハードマスク上から前記第１絶縁膜上にかけて絶縁性のエッチングストッパー膜を形成する工程と、
前記エッチングストッパー膜上に第２絶縁膜を形成する工程と、
前記第２絶縁膜、前記エッチングストッパー膜及び前記ハードマスクを順次エッチングして、前記配線上にホールを形成する工程と、を含み、
前記ホールを形成する工程は、
前記エッチングストッパー膜よりも前記第２絶縁膜の方がエッチングされ易い条件で前記第２絶縁膜をエッチングする第１の工程と、
前記第１絶縁膜よりも前記エッチングストッパー膜の方がエッチングされ易い条件で前記エッチングストッパー膜をエッチングする第２の工程と、
前記第１絶縁膜よりも前記ハードマスクの方がエッチングされ易い条件で前記ハードマスクをエッチングする第３の工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記ホール内を埋め込むように第２絶縁膜上に第２金属膜を形成する工程と、
前記第２金属膜にＣＭＰ処理を施してプラグ電極を形成する工程と、を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１金属膜を形成する工程では、前記第１金属膜の少なくとも一部としてアルミ二ウム（Ａｌ）膜又はチタン（Ｔｉ）膜を形成し、
前記第２金属膜を形成する工程では、前記第２金属膜の少なくとも一部としてタングステン（Ｗ）膜をＣＶＤ法で形成する、ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第１絶縁膜及び前記第２絶縁膜はそれぞれシリコン酸化膜であり、
前記ハードマスク及び前記エッチングストッパー膜はそれぞれシリコン窒化膜であることを特徴とする請求項１から請求項３の何れか一項に記載の半導体装置の製造方法。
【請求項５】
配線と、前記配線間に設けられた第１絶縁膜と、
前記配線の真上にのみ設けられたハードマスクと、
前記ハードマスク上から前記第１絶縁膜上にかけて設けられたエッチングストッパー膜と、
前記エッチングストッパー膜上に設けられた第２絶縁膜と、を備え、
前記第１絶縁膜及び前記第２絶縁膜と、前記ハードマスク及び前記エッチングストッパー膜との間にはエッチングの選択性があることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び、半導体装置に関する。
【背景技術】
【０００２】
図４（ａ）〜図５（ｃ）は、従来例に係る半導体装置の製造方法を示す断面図である。図４（ａ）に示すように、まず始めに、図示しない層間絶縁膜を介して基板の上方に配線９０を形成する。ここでは、基板上に第１のバリアメタル層９１と、アルミニウム（Ａｌ）層９２と、第２のバリアメタル層９３とを順次積層する。次に、この積層構造からなる金属膜上に、シリコン酸化（ＳｉＯ）膜９５を形成する。そして、このＳｉＯ膜９５を配線形状にパターニングしてハードマスクを形成する。次に、このＳｉＯ膜（即ち、ハードマスク）９５下から露出した金属膜をドライエッチングすることにより、バリアメタル層９１と、Ａｌ層９２と、バリアメタル層９３とからなる配線９０を形成する。
【０００３】
次に、図４（ｂ）に示すように、基板の上方に層間絶縁膜９６を形成して配線を覆う。この層間絶縁膜９６はノンドープのシリコン酸化膜、即ち、ＮＳＧ膜（ｎｏｎ  ｄｏｐｅ  ｓｉｌｉｃａｔｅ  ｇｌａｓｓ）である。そして、この層間絶縁膜９６上にさらに層間絶縁膜９７を形成する。この層間絶縁膜はＳｉＯ膜である。次に、図４（ｃ）に示すように、ＣＭＰにより、層間絶縁膜９７の表面を平坦化する。このＣＭＰによる平坦化処理では、層間絶縁膜９７をその厚さの半分程度まで削る。
【０００４】
次に、図５（ａ）に示すように、配線９０に繋がるビアホール（ｖｉａ  ｈｏｌｅ）を形成するために、配線９０の上方を開口し、それ以外の領域を覆うレジストパターンＲ´を層間絶縁膜９７上に形成する。そして、図５（ｂ）に示すように、このレジストパターンＲ´をマスクに層間絶縁膜９７、９６と、ＳｉＯ膜９５とをエッチングしてバリアメタル層９３の表面を露出させる。このようにして、ビアホールｈ´を形成した後、層間絶縁膜９７上からレジストパターンＲ´を除去する。
【０００５】
レジストパターンＲ´の除去後、層間絶縁膜９７上に第３のバリアメタルと、タングステン（Ｗ）膜とを形成する。第３のバリアメタルの形成はＰＶＤ（スパッタリング）法で、Ｗ膜の形成はＣＶＤ法でそれぞれ行う。そして、ＣＭＰによりＷ膜等を削って層間絶縁膜の表面を露出させる。このようにして、図５（ｃ）に示すようにビアホール内にＷプラグ９８を形成する。
【特許文献１】特開２００６−７３９０７号公報
【特許文献２】特開２００２−１９０５２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、配線の細線化はますます進みつつあり、配線の線幅はホールの直径に近づきつつある。このため、図５（ａ）においても配線９０に対するレジストパターンＲ´の開口位置のズレ、又は、寸法ズレ（即ち、配線９０の線幅＜ビアホールｈ´の直径）が生じ易く、図５（ｂ）において配線９０の側壁に沿ってスリットＳが入り易いという問題があった。ここで、Ｗプラグを形成する工程では、始めに第３のバリアメタルをＰＶＤ法で形成し、次にＷ膜をＣＶＤ形成するが、ＰＶＤ法は被覆性が乏しい。それゆえ、図５（ｂ）に示したようにスリットＳが形成された場合は、このスリットＳを第３のバリアメタルで埋め込むことは困難であり、剥き出しとなった配線９０の側壁にＷ膜を形成するための成膜ガスが触れることがあった。配線（Ｔｉ、Ａｌ）に成膜ガス（ＷＦ6）が触れると、Ｔｉ、ＡｌとＷＦ6とが反応して高抵抗部（ＡｌＦ、ＴｉＦ）が形成されてしまうおそれがあった。
【０００７】
また、このような問題を回避するために、第３のバリアメタルをＰＶＤ法ではなく、ＣＶＤ法で形成することが考えられる。ＰＶＤ法と比べてＣＶＤ法は被覆性に富むため、ＣＶＤ法で第３のバリアメタルを形成することにより、スリットＳを無く埋め込むことが可能である。しかしながら、この方法を採用する場合、第３のバリアメタルの形成に関して技術の置き換え（ＰＶＤ→ＣＶＤ）が必要であり、新たな設備投資、材料の調達、生産能力の変動など、生産コストが著しく増大してしまうおそれがあった。
そこで、この発明はこのような問題に鑑みてなされたものであって、生産コストの増大を抑えつつ、スリットの形成を防止できるようにした半導体装置の製造方法、及び半導体装置の提供を目的とする。
【課題を解決するための手段】
【０００８】
〔発明１、２〕  上記課題を解決するために、発明１の半導体装置の製造方法は、第１金属膜を形成する工程と、前記第１金属膜上に絶縁性のハードマスクを形成し、当該ハードマスク下から露出している前記第１金属膜をエッチングして配線を形成する工程と、前記配線を覆い且つ前記配線間のスペースを埋め込むように第１絶縁膜を形成する工程と、前記第１絶縁膜にＣＭＰ処理を施して前記第１絶縁膜下から前記ハードマスクを露出させる工程と、露出した前記ハードマスク上から前記第１絶縁膜上にかけて絶縁性のエッチングストッパー膜を形成する工程と、前記エッチングストッパー膜上に第２絶縁膜を形成する工程と、前記第２絶縁膜、前記エッチングストッパー膜及び前記ハードマスクを順次エッチングして、前記配線上にホールを形成する工程と、を含み、前記ホールを形成する工程は、前記エッチングストッパー膜よりも前記第２絶縁膜の方がエッチングされ易い条件で前記第２絶縁膜をエッチングする第１の工程と、前記第１絶縁膜よりも前記エッチングストッパー膜の方がエッチングされ易い条件で前記エッチングストッパー膜をエッチングする第２の工程と、前記第１絶縁膜よりも前記ハードマスクの方がエッチングされ易い条件で前記ハードマスクをエッチングする第３の工程と、を有することを特徴とするものである。ここで、「ＣＭＰ処理」とは、Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈ（化学的機械的研磨）のことである。
【０００９】
発明２の半導体装置の製造方法は、発明１の半導体装置の製造方法において、前記ホール内を埋め込むように第２絶縁膜上に第２金属膜を形成する工程と、前記第２金属膜にＣＭＰ処理を施してプラグ電極を形成する工程と、を含むことを特徴とするものである。
発明１、２の方法によれば、第２絶縁膜、エッチングストッパー膜及びハードマスクを順次エッチングしてホールを形成する際に、ハードマスクもエッチングストッパーとして機能する。そして、ホールの形成位置が配線の真上から多少ずれた場合でも、第１絶縁膜の削れを小さくすることができ、配線の側壁に沿ってスリットが形成されることを防ぐことができる。従って、例えば、第２金属膜を形成する際にその成膜ガスが配線の側壁に触れることを防ぐことができ、高抵抗部の形成を防ぐことができる。また、スリットを埋め込むためにバリアメタルをＣＶＤ法で形成する必要もないので、生産コストの上昇を抑制することができる。
【００１０】
〔発明３〕  発明３の半導体装置の製造方法は、発明２の半導体装置の製造方法において、前記第１金属膜を形成する工程では、前記第１金属膜の少なくとも一部としてアルミ二ウム（Ａｌ）膜又はチタン（Ｔｉ）膜を形成し、前記第２金属膜を形成する工程では、前記第２金属膜の少なくとも一部としてタングステン（Ｗ）膜をＣＶＤ法で形成する、ことを特徴とするものである。このような方法によれば、配線の側壁にＡＬＦ、ＴｉＦ等の高抵抗部が形成されることを防ぐことができる。
【００１１】
〔発明４〕  発明４の半導体装置の製造方法は、発明１から発明３の何れか一の半導体装置の製造方法において、前記第１絶縁膜及び前記第２絶縁膜はそれぞれシリコン酸化膜であり、前記ハードマスク及び前記エッチングストッパー膜はそれぞれシリコン窒化膜であることを特徴とするものである。このような方法によれば、第１絶縁膜及び第２絶縁膜と、ハードマスク及びエッチングストッパー膜との間で、エッチングの選択性を確保することができる。
【００１２】
〔発明５〕  発明５の半導体装置は、配線と、前記配線間に設けられた第１絶縁膜と、前記配線の真上にのみ設けられたハードマスクと、前記ハードマスク上から前記第１絶縁膜上にかけて設けられたエッチングストッパー膜と、前記エッチングストッパー膜上に設けられた第２絶縁膜と、を備え、前記第１絶縁膜及び前記第２絶縁膜と、前記ハードマスク及び前記エッチングストッパー膜との間にはエッチングの選択性があることを特徴とするものである。
【００１３】
ここで、「第１絶縁膜及び前記第２絶縁膜と、ハードマスク及びエッチングストッパー膜との間にはエッチングの選択性がある」とは、即ち、エッチング条件の設定により、第１絶縁膜及び前記第２絶縁膜をエッチングするときはハードマスク及びエッチングストッパー膜の削れを小さくすることができ、また、ハードマスク及びエッチングストッパー膜をエッチングするときは第１絶縁膜及び前記第２絶縁膜の削れを小さくすることができる、ということである。
【００１４】
このような構成であれば、第２絶縁膜、エッチングストッパー膜及びハードマスクを順次エッチングしてホールを形成する際に、ハードマスクもエッチングストッパーとして機能する。そして、ホールの形成位置が配線の真上から多少ずれた場合でも、第１絶縁膜の削れを小さくすることができ、配線の側壁に沿ってスリットが形成されることを防ぐことができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照しながら、本発明の実施の形態について説明する。
図１（ａ）〜図２（ｃ）は、本発明の実施の形態に係る半導体装置の製造方法を示す断面図である。
図１（ａ）に示すように、まず始めに、図示しない層間絶縁膜を介して基板の上方に配線１０を形成する。ここでは、第１のバリアメタル層１と、アルミニウム（Ａｌ）層２と、第２のバリアメタル層３とを順次積層する。バリアメタル層１は例えばチタン（Ｔｉ）又は窒化チタン（ＴｉＮ）である。また、バリアメタル層３は例えばＴｉ（上層）／ＴｉＮ（下層）である。次に、この積層構造からなる金属膜上に例えばシリコン窒化（ＳｉＮ）膜５を形成する。そして、このＳｉＮ膜５を配線形状にパターニングしてハードマスクを形成する。このＳｉＮ膜（即ち、ハードマスク）５の厚さは例えば１００〜２００ｎｍ程度である。次に、このＳｉＮ膜５下から露出した金属膜をドライエッチングすることにより、バリアメタル層１と、Ａｌ層２と、バリアメタル層３とからなる配線１０を形成する。
【００１６】
次に、図１（ｂ）に示すように、基板の上方全面に絶縁膜１６を形成して、配線１０を覆うと共に配線１０間のスペースを埋め込む。この絶縁膜１６はノンドープのシリコン酸化膜（即ち、ＮＳＧ膜）である。そして、図１（ｃ）に示すように、ＣＭＰにより絶縁膜１６の表面を平坦化して、ＳｉＮ膜１５の表面を露出させる。この平坦化処理では、ＳｉＮ膜１５がＣＭＰ処理のストッパーとして機能する。
【００１７】
次に、図１（ｄ）に示すように、基板の上方全面に例えばＳｉＮ膜２１を形成する。ＳｉＮ膜２１の厚さは例えば４０〜６０ｎｍ程度である。そして、図１（ｅ）に示すように、ＳｉＮ膜２１上に層間絶縁膜２２を形成する。層間絶縁膜２２は例えばＳｉＯである。
次に、図２（ａ）に示すように、ビアホールを形成する領域を開口し、それ以外の領域を覆うレジストパターンＲを層間絶縁膜２２上に形成する。ここでは、本発明の効果を理解し易くするために、配線１０に対してレジストパターンＲが位置ズレしている場合を図示するが、本発明を実際に実施する場合はもちろん、配線１０に対してレジストパターンＲが位置ズレしていないことが望ましい。
【００１８】
次に、このレジストパターンＲ下から露出した層間絶縁膜２２をエッチングしてビアホールｈの一部を形成する。ここでは、例えば、Ｃ4Ｆ8、ＣＯ、Ａｒからなる混合ガスを用いて層間絶縁膜２２をドライエッチングする。上記混合ガスを用いたドライエッチングでは、エッチングの選択比はＳｉＯ：ＳｉＮ＝１５〜２０：１である。それゆえ、ＳｉＮ膜２１、１５はエッチングストッパーとして機能し、レジストパターンＲが位置ズレしている場合でもその下の絶縁膜１６が削られることを防ぐことができる。
【００１９】
次に、図２（ｂ）に示すように、レジストパターンＲをマスクに、ＳｉＮ膜２１、１５をエッチングしてビアホールｈを完成させる。ここでは、例えば、ＣＨ2Ｆ2、Ｏ2、Ａｒからなる混合ガスを用いてＳｉＮ膜２１、１５をドライエッチングする。上記混合ガスを用いたドライエッチングでは、エッチングの選択比はＳｉＯ：ＳｉＮ＝１：３〜５である。それゆえ、レジストパターンＲが位置ズレしている場合でも、絶縁膜１６の削れを小さくすることができ、配線１０の側壁に沿ってスリットが形成されることを防ぐことができる。
【００２０】
このようにして、ビアホールｈを形成した後、層間絶縁膜２２上からレジストパターンＲを取り除く。レジストパターンＲの除去後、層間絶縁膜上に図示しないバリアメタルをＰＶＤ法で形成し、さらに、タングステン（Ｗ）膜をＣＶＤ法で形成する。ここでは、配線１０の側壁に沿ってスリットが形成されていないので、バリアメタルを（被覆性に乏しい）ＰＶＤ法で形成して良い。また、スリットが形成されていないため、Ｗ膜をＣＶＤ法で形成する際に、その成膜ガス（ＷＦ6）が配線１０の側壁に触れることが無く、また、配線１０の側壁に沿って高抵抗部（ＡｌＦ、ＴｉＦ）が形成されることも無い。その後、ＣＭＰによりＷ膜等を削って層間絶縁膜２２の表面を露出させる。このようにして、図２（ｃ）に示すようにビアホール内にＷプラグ２３を形成する。
【００２１】
このように、本発明の実施の形態によれば、ビアホールｈを形成する際に、ハードマスクとして使用したＳｉＮ膜１５もエッチングストッパーとして機能する。つまり、ビアホールを形成する際に、ＳｉＮ膜２１、１５からなる２層構造のエッチングストッパー膜が存在する。そして、この２層構造のエッチングストッパー膜の存在により、レジストパターンＲの開口位置が配線１０の真上から多少ずれた場合でも、絶縁膜１６の削れを小さくすることができ、図３（ａ）に示すように、スリットの形成を防ぐことができる。従って、Ｗプラグ２３を形成する際にその成膜ガス（ＷＦ6）が配線１０の側壁に触れることを防ぐことができ、高抵抗部（ＡｌＦ、ＴｉＦ）の形成を防ぐことができる。また、スリットを埋め込むためにバリアメタルをＣＶＤ法で形成する必要もないので、生産コストの上昇を抑制することができる。
【００２２】
さらに、本発明の実施の形態によれば、ＳｉＮ膜１５、２１を積層して２層構造としているため、配線１０の真上のエッチングストッパーに厚みを持たせることでき、ビアホールｈのテーパ角度のコントロールが容易である。即ち、図３（ｂ）に示すように、層間絶縁膜２２とＳｉＮ膜１５、２１との間で上記テーパ角度を容易に変えることができ、層間絶縁膜（ＳｉＯ）２２では上記テーパ角度を例えば（基板表面に対して）８８°に形成し、ＳｉＮ膜１５、２１では上記テーパ角度を例えば（基板表面に対して）７５°に形成することが可能である。テーパ角度は例えばエッチングガスの種類や、その混合比を変えることにより調整する。これにより、デザインルールに与える影響を抑えつつ、ビアホールｈの底面におけるバリアメタルの被覆性を高めることができる。上記テーパ角度が小さいほどバリアメタルの被覆性を高めることができる。
【００２３】
この実施の形態では、バリアメタル層１と、Ａｌ層２と、バリアメタル層３とからなる積層構造の金属膜が本発明の「第１金属膜」に対応し、ＳｉＮ膜１５が本発明の「ハードマスク」に対応している。また、絶縁膜１６が本発明の「第１絶縁膜」に対応し、ＳｉＮ膜２１が本発明の「エッチングストッパー膜」に対応している。さらに、層間絶縁膜２２が本発明の「第２絶縁膜」に対応し、Ｗ膜が本発明の「第２金属膜」に対応している。そして、ビアホールｈが本発明の「ホール」に対応し、Ｗプラグ２３が本発明の「プラグ電極」に対応している。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の形態に係る半導体装置の製造方法を示す図（その１）。
【図２】本発明の実施の形態に係る半導体装置の製造方法を示す図（その２）。
【図３】本発明の効果を示す図。
【図４】従来例に係る半導体装置の製造方法を示す図（その１）。
【図５】従来例に係る半導体装置の製造方法を示す図（その２）。
【符号の説明】
【００２５】
１、３  バリアメタル層、２  Ａｌ層、１０  配線、１５  ＳｉＮ膜（ハードマスク）、１６  絶縁膜、２１  ＳｉＮ膜（エッチングストッパー膜）、２２  層間絶縁膜、２３  Ｗプラグ、ｈ  ビアホール、Ｒ  レジストパターン
【図１】
2009049187.tif 000003
【図２】
2009049187.tif 000004
【図３】
2009049187.tif 000005
【図４】
2009049187.tif 000006
【図５】
2009049187.tif 000007