(57)【要約】【課題】一つの回路でより効率的にノイズ低減を行う。【解決手段】サンプルホールド時におけるサンプリング用のＭＯＳトランジスタＭＳＨ１、ＭＳＨ２のオン抵抗をサンプリングの速度に応じて２段階以上に切り替え可能とするように構成される。ここで、ＭＯＳトランジスタＭＳＨ１、ＭＳＨ２のオン抵抗を切り替え可能とするように電圧を可変としたサンプルホールドパルス信号φＳＨ１Ｓ、φＳＨ２Ｓを発生してＭＯＳトランジスタＭＳＨ１、ＭＳＨ２のゲートに与えるレベル調整回路２０を備える。【選択図】図１
2009231941.tif 000002
【特許請求の範囲】
【請求項１】
サンプルホールド時におけるサンプリング用のスイッチ素子のオン抵抗をサンプリングの速度に応じて２段階以上に切り替え可能とするように構成されることを特徴とするサンプルホールド回路。
【請求項２】
前記スイッチ素子は、ＭＯＳトランジスタであって、
前記ＭＯＳトランジスタのオン抵抗を切り替え可能とするように電圧を可変としたサンプルホールドパルス信号を発生して前記ＭＯＳトランジスタのゲートに与えるレベル調整回路を備えることを特徴とする請求項１記載のサンプルホールド回路。
【請求項３】
前記ＭＯＳトランジスタを少なくとも２個備え、
前記レベル調整回路は、それぞれの前記ＭＯＳトランジスタのゲート電圧を個別に制御することを特徴とする請求項２記載のサンプルホールド回路。
【請求項４】
前記レベル調整回路は、サンプリングの速度区分にそれぞれ対応するレベルと振幅を有する前記サンプルホールドパルス信号を発生することを特徴とする請求項２または３記載のサンプルホールド回路。
【請求項５】
前記レベル調整回路は、第１及び第２のタイミングパルス信号のそれぞれをレベルシフトすると共に、振幅を減衰またはそのままとして前記サンプルホールドパルス信号とし、前記サンプリングの速度区分に応じて前記サンプルホールドパルス信号のレベルシフト量および／または振幅減衰量を変更可能とすることを特徴とする請求項４記載のサンプルホールド回路。
【請求項６】
前記レベル調整回路は、前記第１及び第２のタイミングパルス信号を同一の信号であるように設定することを特徴とする請求項５記載のサンプルホールド回路。
【請求項７】
前記レベル調整回路は、前記第１及び第２のタイミングパルス信号を、同じタイミングでアクティブとされるパルス幅の異なる信号であるように設定することを特徴とする請求項５記載のサンプルホールド回路。
【請求項８】
ＣＣＤとＣＣＤの出力信号をサンプルホールドする請求項１乃至７のいずれか一記載のサンプルホールド回路とを備えるＣＣＤイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サンプルホールド回路およびこのサンプルホールド回路を用いたＣＣＤイメージセンサに係る。
【背景技術】
【０００２】
サンプルホールド回路は、入力信号をＭＯＳトランジスタなどのスイッチ素子でサンプリングし、ホールド用の容量素子にホールドする回路であり、広く使用されている。このような単純な構成のサンプルホールド回路では、サンプル時に拾う雑音が大きくなり、Ｓ／Ｎ比が悪いという欠点がある。また、サンプリングパスル信号とホールド信号がクロストークするという欠点もある。
【０００３】
そこで、サンプリング用のスイッチ素子を２組並列接続し、それぞれのスイッチ素子をオンとするタイミングを異ならせたサンプルホールド回路が開示されている。例えば、特許文献１には、タイミング制御回路の制御により信号抽出期間中に時定数切換手段の時定数を切換えるサンプルホールド回路が記載されている。より具体的には、第１のサンプリング期間とそれに続く第２のサンプリング期間において、スイッチ素子に直列接続される抵抗の値を変えてサンプリングを行い、ノイズを少なくしている。
【０００４】
また、特許文献２では、サンプリングに係る第１および第２のトランスミッションゲートと、第１のトランスミッションゲートの制御入力端子に印加された信号を遅延して第２のトランスミッションゲートの制御入力端子に入力する遅延回路を備え、第２のトランスミッションゲートスイッチ用ＭＯＳトランジスタのゲート幅を第２のトランスミッションゲートスイッチ用ＭＯＳトランジスタのゲート幅より小さく構成したサンプルホールド回路が記載されている。このようなサンプルホールド回路によれば、ゲート幅の小さいＭＯＳトランジスタで構成されたトランスミッションゲートは、ゲート幅の大きいＭＯＳトランジスタで構成されたトランスミッションゲートがオフする瞬間はオンしており、ホールドコンデンサ端子のインピーダンスを下げ、サンプリングパルス信号のクロストークを小さくすることができる。
【０００５】
【特許文献１】特開昭６１−８７９９号公報
【特許文献２】特開平２−３０２９９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
以下の分析は本発明において与えられる。
【０００７】
近年、ＣＣＤイメージセンサにおいては、受光画素の小画素化や読み取り速度の高速化に伴い画素信号の小信号出力化に対応する必要が生じている。そこでＣＣＤチップ上に電圧増幅回路を内蔵し、小信号出力に対応する方法がとられている。またＣＣＤイメージセンサを用いる一部の画像読み取り装置（コピー機等）では、読み取り速度の高速化が進んでおり、電圧増幅回路の高速化への対応が急務となっている。その方法の一つとしてサンプルホールドによって信号の出力期間を長くし、高速化に対応する方法がある。但し高速のサンプルホールド回路を用いると信号出力に加わっている熱ノイズ等の高周波ノイズ成分も取り込んでしまい、画質の劣化が生じることがある。そこで、このノイズ成分の低減が求められている。
【０００８】
ところで、ＣＣＤイメージセンサを用いる画像読み取り装置は、種類によって高速の物から比較的低速の物まで存在する。したがって、高速対応のＣＣＤイメージセンサを低速の画像読み取り装置に用いると不必要な高周波ノイズも取り込むことになる。そこで、低速機での画質向上のためにはＣＣＤチップ上の電圧増幅回路の低速化（低速用の別製品を開発）もしくはフィルタ回路の追加等によって高周波成分をのぞく必要があった。
【０００９】
このようなＣＣＤイメージセンサ用のサンプルホールド回路に関し、従来例では特定の駆動周波数に応じた時定数切換しかできない。したがって、高速用に対応して設計された回路を中速もしくは低速において駆動する場合、高速時と同じ高周波帯域制限しかなされず、ノイズ低減に限界が生じてしまい充分なノイズ低減が行われない。
【課題を解決するための手段】
【００１０】
本発明の１つのアスペクト（側面）に係るサンプルホールド回路は、サンプルホールド時におけるサンプリング用のスイッチ素子のオン抵抗をサンプリングの速度に応じて２段階以上に切り替え可能とするように構成される。
【発明の効果】
【００１１】
本発明によれば、サンプリング用のスイッチ素子のオン抵抗をサンプリングの速度に応じて２段階以上に切り替え可能であるため、サンプリングの速度に応じた帯域制限がなされ、一つの回路でより効率的にノイズ低減を行うことができる。
【発明を実施するための最良の形態】
【００１２】
本発明の実施形態に係るサンプルホールド回路は、サンプルホールド時におけるサンプリング用のＭＯＳトランジスタ等のスイッチ素子のオン抵抗をサンプリングの速度に応じて２段階以上に切り替え可能とするように構成される。ここで、ＭＯＳトランジスタのオン抵抗を切り替え可能とするように電圧を可変としたサンプルホールドパルス信号を発生してＭＯＳトランジスタのゲートに与えるレベル調整回路を備えるようにしてもよい。
【００１３】
本発明のサンプルホールド回路において、ＭＯＳトランジスタを少なくとも２個備え、レベル調整回路は、それぞれのＭＯＳトランジスタのゲート電圧を個別に制御するようにしてもよい。
【００１４】
本発明のサンプルホールド回路において、レベル調整回路は、サンプリングの速度区分にそれぞれ対応するレベルと振幅を有するサンプルホールドパルス信号を発生するようにしてもよい。
【００１５】
本発明のサンプルホールド回路において、レベル調整回路は、第１及び第２のタイミングパルス信号のそれぞれをレベルシフトすると共に、振幅を減衰またはそのままとしてサンプルホールドパルス信号とし、サンプリングの速度区分に応じてサンプルホールドパルス信号のレベルシフト量および／または振幅減衰量を変更可能としてもよい。
【００１６】
本発明のサンプルホールド回路において、レベル調整回路は、第１及び第２のタイミングパルス信号を同一の信号であるように設定してもよい。
【００１７】
本発明のサンプルホールド回路において、レベル調整回路は、第１及び第２のタイミングパルス信号を、同じタイミングでアクティブとされるパルス幅の異なる信号であるように設定してもよい。
【００１８】
本発明のＣＣＤイメージセンサにおいて、ＣＣＤとＣＣＤの出力信号をサンプルホールドする上記のサンプルホールド回路とを備えようにしてもよい。
【００１９】
以上のようなサンプルホールド回路によれば、サンプリング用のスイッチ素子のオン抵抗を変更可能となるように構成され、ＣＣＤイメージセンサの駆動周波数に応じたサンプリング時定数を選択することができる。また、スイッチ素子のオン抵抗の変更がレベル調整回路における外部電圧の設定のみで可能である。これにより、さまざまな駆動周波数に対し信号出力が減衰しない範囲で高周波帯域制限をかけることができ、駆動周波数と同じ周波数を持つ信号に影響を与えずにノイズレベルを各駆動周波数に応じて可能な範囲で最小に調整することができる。したがって、ＣＣＤイメージセンサの駆動速度に応じた汎用性を確保することができる。
【００２０】
以下、実施例に即し、図面を参照して詳しく説明する。
【実施例１】
【００２１】
図１は、本発明の実施例に係るＣＣＤイメージセンサの回路図である。図１において、ＣＣＤイメージセンサは、ＣＣＤ１１から転送された出力信号を増幅するＣＣＤ出力アンプ１０と、ＣＣＤ出力アンプ１０にサンプルホールドパルス信号を供給するレベル調整回路２０とで構成される。
【００２２】
ＣＣＤ出力アンプ１０は、ＣＣＤ１１、バッファ１２、サンプルホールド回路１３、インバータアンプ１４、１５、バッファ１６を備え、ＣＣＤ１１から出力される信号を、バッファ１２、サンプルホールド回路１３、インバータアンプ１４、１５、バッファ１６を順に介して、出力Ｖｏｕｔから出力する。サンプルホールド回路１３は、サンプリング用のＭＯＳトランジスタＭＳＨ１、ＭＳＨ２とホールド用の容量素子ＣＳＨを備える。ＭＯＳトランジスタＭＳＨ１、ＭＳＨ２のそれぞれのゲートには、サンプルホールドパルスレベル調整回路２０から出力されるサンプルホールドパルス信号φＳＨ１Ｓ、φＳＨ２Ｓが与えられる。サンプルホールド回路１３は、ＣＣＤ１１から出力されバッファ１２によってバッファリングされた信号Ｖｓｉｇ１をＭＯＳトランジスタＭＳＨ１、ＭＳＨ２によってサンプリングし、容量素子ＣＳＨにサンプルホールドし、ホールドした信号Ｖｓｉｇ２をインバータアンプ１４に出力する。
【００２３】
サンプルホールドパルスレベル調整回路２０は、タイミングパルス制御回路２１、タイミング切換回路２２、パルスレベルシフト回路２３、パルス振幅可変回路２４、外部電圧源２５を備える。タイミングパルス制御回路２１から出力される２つのパルス信号φＳＨ１、φＳＨ２の一方または双方は、タイミング切換回路２２、パルスレベルシフト回路２３、パルス振幅可変回路２４を介して信号のタイミングとレベルが変換され、サンプルホールドパルス信号φＳＨ１Ｓ、φＳＨ２ＳとしてＭＯＳトランジスタＭＳＨ１、ＭＳＨ２のそれぞれのゲートに与えられる。
【００２４】
タイミングパルス制御回路２１は、ＣＣＤ１１中のフォトダイオードからレジスタへ電荷を読み出すためのシフトパルス信号φＳと、ＣＣＤ転送用のクロック信号φ１、φ２と、転送された電荷のリセット用のクロック信号φＲとを、ＣＣＤ１１に出力する。また、サンプルホールドパルス信号φＳＨ１、φＳＨ２をタイミング切換回路２２に出力する。さらに、シフトパルス信号φＳをパルスレベルシフト回路２３に出力する。
【００２５】
タイミング切換回路２２は、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３を備える。ＭＯＳトランジスタＭ１は、一端にサンプルホールドパルス信号φＳＨ１が与えられ、他端をＭＯＳトランジスタＭ３の一端およびパルスレベルシフト回路２３中のコンデンサＣ１の一端に接続し、ゲートを外部電圧源２５の端子ＶＳＷ１に接続する。ＭＯＳトランジスタＭ２は、一端にサンプルホールドパルス信号φＳＨ２が与えられ、他端をＭＯＳトランジスタＭ３の他端およびパルスレベルシフト回路２３中のコンデンサＣ２の一端に接続し、ゲートを外部電圧源２５の端子ＶＳＷ２に接続する。ＭＯＳトランジスタＭ３は、ゲートを外部電圧源２５の端子ＶＳＷ３に接続する。タイミング切換回路２２は、端子ＶＳＷ１、ＶＳＷ２、ＶＳＷ３の電圧によって、サンプルホールドトランジスタＭＳＨ１、ＭＳＨ２のゲートに供給するパルスを、信号φＳＨ１もしくはφＳＨ２に起因するパルス信号にするか、又は与えないかを切り換える。
【００２６】
パルスレベルシフト回路２３は、容量素子Ｃ１、Ｃ２、ＭＯＳトランジスタＭ４、Ｍ５を備える。パルスレベルシフト回路２３は、タイミング切換回路２２から出力される２つの信号φＳＨ１Ａ、φＳＨ２Ａをそれぞれ容量素子Ｃ１、Ｃ２を介して、レベルシフト用のＭＯＳトランジスタＭ４、Ｍ５のそれぞれの一端に与える。ＭＯＳトランジスタＭ４、Ｍ５は、それぞれの他端を外部電圧源２５の端子ＶＳＨ１Ｌ、ＶＳＨ２Ｌに接続し、それぞれのゲートに信号φＳを供給する。パルスレベルシフト回路２３において、信号φＳでＭＯＳトランジスタＭ４、Ｍ５をオンすることで、端子ＶＳＨ１Ｌ、ＶＳＨ２Ｌのそれぞれの電圧が容量素子Ｃ１、Ｃ２のそれぞれの他端に与えられる。
【００２７】
パルス振幅可変回路２４は、ＭＯＳ容量Ｍ６、Ｍ７、ＭＯＳトランジスタＭ８、Ｍ９を備える。パルスレベルシフト回路２３でレベルシフトされたパルス信号φＳＨ１Ｓ、φＳＨ２Ｓが、それぞれ容量Ｃ３、Ｃ４を有するＭＯＳ容量Ｍ６、Ｍ７にそれぞれトランジスタＭ８、Ｍ９を介して供給される。ＭＯＳトランジスタＭ８、Ｍ９のゲートは、外部電圧源２５の端子ＶＳＷ４、ＶＳＷ５に接続される。また、ＭＯＳ容量Ｍ６、Ｍ７は、デプレション型ＭＯＳトランジスタのゲート−基板間容量を利用したもの（もしくは拡散層容量等の容量のバイアス依存性があるもの）であり、ゲート端子を、外部電圧源２５の端子ＶＣ１、ＶＣ２にそれぞれ接続する。信号φＳＨ１Ａは、ＭＯＳトランジスタＭ８がオンである場合、容量素子Ｃ１とＭＯＳ容量Ｍ６とで分割され、信号φＳＨ１ＳとしてサンプルホールドトランジスタＭＳＨ１のゲートに与えられ、ＭＯＳトランジスタＭ８がオフである場合、そのまま信号φＳＨ１ＳとしてサンプルホールドトランジスタＭＳＨ１のゲートに与えられる。信号φＳＨ２Ａは、ＭＯＳトランジスタＭ９がオンである場合、容量素子Ｃ２とＭＯＳ容量Ｍ７とで分割され、信号φＳＨ２ＳとしてサンプルホールドトランジスタＭＳＨ２のゲートに与えられ、ＭＯＳトランジスタＭ９がオフである場合、そのまま信号φＳＨ２ＳとしてサンプルホールドトランジスタＭＳＨ２のゲートに与えられる。
【００２８】
外部電圧源２５の各端子は、ＣＣＤイメージセンサの速度に係る動作モードに応じて図２に示すような電圧レベルが設定される。
【００２９】
次に、ＣＣＤイメージセンサの動作について説明するが、始めに前提となるＣＣＤ１１に係る信号について説明する。バッファ１２から出力される信号Ｖｓｉｇ１と信号φＳ、φ１、φ２、φＲの位相関係が、図３、図５、図７に示されている。信号Ｖｓｉｇ１は、この例では信号φ２がＬＯＷレベルになる時点でＣＣＤ１１からの電荷信号が出力される構成としており、信号φ２の立ち下がりに伴い信号が出力され、信号φＲがＨＩＧＨレベルになった時点で信号電荷がリセットされ、信号φＲがＬＯＷレベルになった時点でリセットノイズ成分が出力される波形となる。また、信号φＳは、ＣＣＤ１１のフォトダイオードからＣＣＤ転送レジスタへ各画素の電荷を転送するシフトパルス信号であって、ＣＣＤ１１の画素数すべて転送されるごとに発生する周期を有し、図３、図５、図７のように信号φＳがオンして画素信号電荷をＣＣＤ転送レジスタへ移す際は、信号φ１、φ２、φＲの各クロック信号は停止している。
【００３０】
次に、５つの動作モードを例とし、ＣＣＤイメージセンサの動作についてより具体的に説明する。５つの動作モードは、図２に示すように（１）最高速、（２）高速、（３）中速、（４）低速、（５）超低速の各モードであり、それぞれのモードの意味は、ＣＣＤ１１の駆動速度を相対的に表現したものである。これはタイミングパルス制御回路２１の駆動速度についても同様である。なお、従来例と同等の使い方は、高速モードにほぼ相当する。
【００３１】
（１）最高速モード
最高速モードについて説明する。最高速モードでは、図２の最高速モードで示されるように外部電圧源およびスイッチトランジスタの動作を設定する。これにより、信号φＳＨ１のパルスのみがそれぞれ容量素子Ｃ１、Ｃ２を介して、直流分カット（Ｃカット）後の信号φＳＨ１Ｓ、φＳＨ２Ｓとなる。図３は、最高速モード時の各部のタイミングチャートである。サンプルホールドトランジスタＭＳＨ１、ＭＳＨ２のゲートに入力されるクロック信号は同一であり、なおかつパルス幅の短い信号φＳＨ１と同等のタイミングである。したがって、従来例よりさらに高速動作に対応することができる。図３においてサンプルホールド前のＣＣＤ出力波形Ｖｓｉｇ１とサンプルホールド後の出力波形Ｖｓｉｇ２とが示される。またパルスの電圧に関し、信号φＳＨ２Ｓも高速モードの信号φＳＨ１Ｓと同じ高い電圧設定としている。
【００３２】
次に設定されるパルスの電圧について説明する。図４に示すように、信号φＳがアクティブとなって信号φＳＨ１Ｓ、φＳＨ２Ｓのローレベル電圧を、ＧＮＤより高くサンプルホールドトランジスタＭＳＨ１、ＭＳＨ２の閾値電圧Ｖｔ１、Ｖｔ２より低い電圧ＶＳＨ１Ｌ、ＶＳＨ２Ｌにそれぞれ設定する。このように信号φＳＨ１と信号φＳＨ２を共に通常のＧＮＤ基準パルスより高い電位に設定することで、ローレベルではオフ状態であるが、ハイレベルではサンプルホールドトランジスタＭＳＨ１Ｓ、ＭＳＨ２Ｓ共に通常より高いオン電圧ＶＯＮ１＝ＶＯＮ２となる。したがって、サンプリング速度がさらに向上し従来例より高速でサンプリングが可能となる。
【００３３】
（２）高速モード
従来例とほぼ同様の動作を行う高速モードについて説明する。高速モードでは、図２の高速モードで示されるように外部電圧源およびスイッチトランジスタの動作を設定する。これにより信号φＳＨ１、φＳＨ２のパルスは、それぞれ容量素子Ｃ１、Ｃ２を介して、直流分カット（Ｃカット）後の信号φＳＨ１Ｓ、φＳＨ２Ｓとなる。図５は、高速モード時の各部のタイミングチャートである。サンプルホールドパルス信号φＳＨ１、φＳＨ２に関し、信号φＳＨ１が高速でサンプルホールドするためのパルスとし、信号φＳＨ２が時定数切換でノイズ抑えるためのパルスとする。ただし従来例では、信号φＳＨ１に相当するパルスがローレベルになった時点で信号φＳＨ２に相当するパルスをハイレベルにしている。これに対し、ここで従来例と同様の駆動をする場合、信号φＳＨ１、φＳＨ２を同時にハイレベルにしてサンプルホールドトランジスタＭＳＨ１、ＭＳＨ２を同時にオンさせ、信号φＳＨ１、φＳＨ２をローレベルにするタイミングに関し、信号φＳＨ２の方を後にずらしている。ここで、信号φＳＨ１のＨＩＧＨレベル期間をサンプリング期間１、信号φＳＨ２のＨＩＧＨレベル期間をサンプリング期間３、信号φＳＨ２のみのＨＩＧＨレベル期間をサンプリング期間２とする。このように図５におけるサンプリング期間１においてのみサンプルホールドトランジスタＭＳＨ１、ＭＳＨ２を同時にオンさせることで、従来例よりサンプリング期間１の時定数を小さくし、より高速の動作が可能である。図５において、サンプルホールド前のＣＣＤ出力波形Ｖｓｉｇ１とサンプルホールド後の出力波形Ｖｓｉｇ２を示す。また本実施例では従来例とは異なり図６に示すようにパルスの電圧をφＳＨ１＞φＳＨ２としている。
【００３４】
次に設定されるパルスの電圧について説明する。図６に示すように、まず信号φＳがアクティブとなって信号φＳＨ１Ｓのローレベル電圧を、ＧＮＤより高くサンプルホールドトランジスタＭＳＨ１、ＭＳＨ２の閾値電圧Ｖｔ１、Ｖｔ２より低い電圧ＶＳＨ１Ｌに設定する。同時に信号φＳＨ２Ｓのローレベル電圧を、ＧＮＤと同電位のＶＳＨ２Ｌに設定する。これにより信号φＳＨ２Ｓは、元の信号φＳＨ２と同じ電位になる。このようにφＳＨ１＞φＳＨ２とすることで、サンプルホールドトランジスタＭＳＨ１は、ローレベルではオフ状態であるが、ハイレベルではサンプルホールドトランジスタＭＳＨ２Ｓのオン電圧ＶＯＮ２より高いオン電圧ＶＯＮ１となる。すなわちサンプリング期間１においてオン抵抗が低く、サンプリング期間２ではオン抵抗が高い状態となる。したがって、サンプルホールドトランジスタＭＳＨ１、ＭＳＨ２のトランジスタサイズが同じであってもオン電圧の差で従来例と同様の時定数切換が可能であり、ノイズ低減が可能になる。これは従来例と同様のタイミングであっても同じことがいえる。
【００３５】
（３）中速モード
次に高速モードより駆動速度の遅い中速モードについて説明する。中速モードでは、図２の中速モードで示されるように外部電圧源およびスイッチトランジスタの動作を設定する。これにより、信号φＳＨ２のパルスのみがそれぞれ容量素子Ｃ１、Ｃ２を介して、直流分カット（Ｃカット）後の信号φＳＨ１Ｓ、φＳＨ２Ｓとなる。図７は、中速モード時の各部のタイミングチャートである。サンプルホールドトランジスタＭＳＨ１、ＭＳＨ２のゲートに入力されるクロック信号は同じであり、なおかつパルス幅の長い信号φＳＨ２と同等のタイミングである。図７において、サンプルホールド前のＣＣＤ出力波形Ｖｓｉｇ１とサンプルホールド後の出力波形Ｖｓｉｇ２を示す。またパルスの電圧に関し、信号φＳＨ１Ｓ、φＳＨ２Ｓ共に元のパルス信号φＳＨ２と同じとなる。ただし中速モードでは、パルス振幅可変回路２４のスイッチトランジスタＭ８、Ｍ９がオンとなって、容量素子Ｃ１、Ｃ２は、ＭＯＳ容量Ｍ６、Ｍ７とそれぞれ接続される。したがって、信号φＳＨ１Ｓ、φＳＨ２Ｓのそれぞれのクロック振幅は、容量素子Ｃ１の容量値とＭＯＳ容量Ｍ６の容量値Ｃ３、容量素子Ｃ２の容量値とＭＯＳ容量Ｍ７の容量値Ｃ４でそれぞれ容量分圧される。この分圧により、図８に示すように、信号φＳＨ１Ｓ、φＳＨ２Ｓのハイレベル電圧は、Ｖｔ１、Ｖｔ２より高いが元のパルス信号φＳＨ２のハイレベル電圧より低くなり、通常のＧＮＤ基準クロックを入力する場合に、オン抵抗がより増大することで時定数が大きくなる。ただし、端子ＶＣ１、ＶＣ２の電圧は、ローレベル電圧となっており、図１０に示すようにＭＯＳ容量が端子ＶＣ１、ＶＣ２の電圧がハイレベルの場合よりも比較的低い値となっている。したがって、分圧によるハイレベル時の電圧低下は比較的小さいものである。このように中速モードでは、サンプルホールドトランジスタＭＳＨ１、ＭＳＨ２のオン抵抗をあげることで時定数を高速モード時より増大させ、図９に示すように高周波帯域制限によるノイズ混入を高速モードより低減することができる。なお中速モードでは、サンプリング時定数が増大することでサンプリング速度が低下するため、高速駆動には適さず、高速モードより低速時に有効である。
【００３６】
（４）低速モード
次に中速モードより駆動速度の遅い低速モードについて説明する。低速モードでは、図２の低速モードで示されるように外部電圧源およびスイッチトランジスタの動作を設定する。これにより、動作タイミングとパルス振幅可変回路のスイッチ切換は、中速モードと同じになる。しかしながら、低速モードでは、パルス振幅可変回路２４のＭＯＳ容量Ｍ６、Ｍ７のゲート電圧（端子ＶＣ１、ＶＣ２の電圧）が図１０に示すハイレベル電圧となっており、中速モード時に比べてＭＯＳ容量Ｍ６、Ｍ７の容量がより増大する。したがって、中速モード時に対し容量分圧がより大きくなり、図８に示すように、信号φＳＨ１Ｓ、φＳＨ２Ｓのハイレベル電圧の低下も中速モード時より大きくなる。このように低速モードでは、サンプルホールドトランジスタＭＳＨ１、ＭＳＨ２のオン抵抗を中速モード時よりさらに上げることで時定数を中速モード時より増大させ、図９に示すように高周波帯域制限によるノイズ混入を中速モードよりさらに低減することができる。なお低速モードでは、サンプリング時定数が中速モードより増大することでサンプリング速度が低下するため、中速モードより低速時に有効である。
【００３７】
（５）超低速モード
次に低速モードより駆動速度の遅い超低速モードについて説明する。超低速モードでは、図２の超低速モードで示されるように外部電圧源およびスイッチトランジスタの動作を設定する。これにより、動作タイミングとパルス振幅可変回路２４の設定は、低速モードと同じになる。しかし、タイミング切換回路２２のＭＯＳトランジスタＭ１、Ｍ３がオフになることで信号φＳＨ１Ｓはローレベル固定となる。したがって信号φＳＨ２Ｓが入力されるサンプルホールドトランジスタＭＳＨ２のみがサンプリング時にオンするため、低速モード時より時定数が増大し、図９に示すように高周波帯域制限によるノイズ混入を低速モードよりさらに低減することができる。なお超低速モードでは、サンプリング時定数が低速モードより増大することでサンプリング速度が低下するため、低速モードより低速時に有効である。
【００３８】
以上、５つのモード分けて説明したが、タイミング切換回路２２、パルスレベルシフト回路２３によるパルスローレベル電圧の電圧調整、パルス振幅可変回路２４のＭＯＳ容量ゲート電圧調整との組み合わせにより、上記５つのモード以外に種々に時定数を可変することが可能である。
【００３９】
なお、前述の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施例に係るサンプルホールド回路の回路図である。
【図２】サンプリングスピードに応じたモード設定例を示す図である。
【図３】最高速モード時の各部のタイミングチャートである。
【図４】最高速モード時のサンプルホールド用のトランジスタのゲート電圧の波形を示す図である。
【図５】高速モード時の各部のタイミングチャートである。
【図６】高速モード時のサンプルホールド用のトランジスタのゲート電圧の波形を示す図である。
【図７】中速モード、低速モード、超低速モード時の各部のタイミングチャートである。
【図８】中速モード、低速モード、超低速モード時のサンプルホールド用のトランジスタのゲート電圧の波形を示す図である。
【図９】時定数切り替えによる各モード時の周波数特性を示す図である。
【図１０】ＭＯＳ容量のバイアス依存性を示す図である。
【符号の説明】
【００４１】
１０  ＣＣＤ出力アンプ
１１  ＣＣＤ
１２、１６  バッファ
１３  サンプルホールド回路
１４、１５  インバータアンプ
２０  サンプルホールドパルスレベル調整回路
２１  タイミングパルス制御回路
２２  タイミング切換回路
２３  パルスレベルシフト回路
２４  パルス振幅可変回路
２５  外部電圧源
Ｃ１、Ｃ２、ＣＳＨ  容量素子
Ｍ１〜Ｍ５、Ｍ８、Ｍ９  ＭＯＳトランジスタ
Ｍ６、Ｍ７  ＭＯＳ容量
ＭＳＨ１、ＭＳＨ２  サンプルホールドトランジスタ
ＶＣ１、ＶＣ２、ＶＳＨ１Ｌ、ＶＳＨ２Ｌ、ＶＳＷ１〜ＶＳＷ５  端子
【図１】
2009231941.tif 000003
【図２】
2009231941.tif 000004
【図３】
2009231941.tif 000005
【図４】
2009231941.tif 000006
【図５】
2009231941.tif 000007
【図６】
2009231941.tif 000008
【図７】
2009231941.tif 000009
【図８】
2009231941.tif 000010
【図９】
2009231941.tif 000011
【図１０】
2009231941.tif 000012