(57)【要約】      （修正有）【課題】半導体素子から発生する熱に対して良好な放熱効果を有し、発熱密度が高く、発熱部位が集中している半導体素子のフリップチップ接続に対応可能な半導体素子の放熱構造を提供する。【解決手段】放熱用基板が半導体素子に接続された半導体素子の放熱構造であって、前記半導体素子が、放熱用の第１の放熱用バンプ２を備え、前記放熱用基板が、複数のセラミック基板６ａ、６ｂ、６ｃ、６ｄが積層されてなる多層セラミック基板６であって、前記セラミック基板６ａ、６ｂ、６ｃ、６ｄの表層に設けられた表層放熱部と、隣接する前記セラミック基板６ａ、６ｂ、６ｃ、６ｄ間に設けられた内層放熱部と、前記表層放熱部と内層放熱部とを接続するサーマルビア８と、を備え、前記多層セラミック基板６と前記半導体素子とが、前記第１の放熱用バンプ２と前記表層放熱部とを介してフリップチップ接続されている。【選択図】図１
2009176839.tif 000002
【特許請求の範囲】
【請求項１】
放熱用基板が半導体素子に接続された半導体素子の放熱構造であって、
前記半導体素子が、放熱用の第１の放熱用バンプを備え、
前記放熱用基板が、複数のセラミック基板が積層されてなる多層セラミック基板であって、前記セラミック基板の表層に設けられた表層放熱部と、隣接する前記セラミック基板間に設けられた内層放熱部と、前記表層放熱部と内層放熱部とを接続するサーマルビアと、を備え、
前記多層セラミック基板と前記半導体素子とが、前記第１の放熱用バンプと前記表層放熱部とを介してフリップチップ接続されていること、
を特徴とする半導体素子の放熱構造。
【請求項２】
前記半導体素子が、第２の放熱用バンプを備える放熱用部材に、前記第１の放熱用バンプの形成面を露出させて収納され、
前記放熱用部材と前記多層セラミック基板とが、前記第２の放熱用バンプと前記表層放熱部とを介してフリップチップ接続されていること、
を特徴とする請求項１に記載の半導体素子の放熱構造。
【請求項３】
前記放熱用部材における前記第２の放熱用バンプの形成面が、前記半導体素子の前記第１の放熱用バンプの形成面と略面一とされていること、
を特徴とする請求項２に記載の半導体素子の放熱構造。
【請求項４】
前記放熱用部材が銅タングステンからなること、
を特徴とする請求項２に記載の半導体素子の放熱構造。
【請求項５】
前記半導体素子が、炭化シリコン基材の表裏面に窒化ガリウム層を有してなる窒化ガリウム半導体素子であること、
を特徴とする請求項１または２に記載の半導体素子の放熱構造。
【請求項６】
前記半導体素子は、該半導体素子の前記第１の放熱用バンプの形成面に信号用バンプを有し、
前記多層セラミック基板は、該多層セラミック基板の前記表層放熱部の形成面に、信号用バンプを有し、
前記信号用バンプと信号用バンプとを介してフリップチップ接続されていること、
を特徴とする請求項１または２に記載の半導体素子の放熱構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の放熱構造に関するものであり、特に、フリップチップ接続を用いた半導体素子の放熱構造に関するものである。
【背景技術】
【０００２】
発熱密度が高いＭＭＩＣ（Monolithic  Microwave  Integrated  Circuits）やＦＥＴ（Field  Effect  Transistor）のような高周波半導体素子は、従来ガリウム・ヒ素（ＧａＡｓ）半導体で構成され、放熱性の問題から半導体素子裏面全面を基板あるいは銅タングステンなどの熱伝導性の高い金属と接合し、直径２０μｍ程度のボンディングワイヤーによって半導体素子と基板間を電気的に接続していた。このような構成ではボンディングワイヤーそのものが有するインダクタンス成分により、半導体素子単体とパッケージングされた後とでは外部から見た場合の電気特性、特に入出力インピーダンスが異なる。このため、パッケージングにより半導体素子単体の特性を損なうことになる。
【０００３】
このような理由から、半導体素子の特性をできるだけ損なわないパッケージングを行なうためにはボンディングワイヤーのインダクタンス成分ができるだけ少なくなるように、つまりボンディングワイヤー長ができるだけ短くなるように実装を行なう必要がある。そこで、ボンディングワイヤーの代わりに、バンプを半導体素子表面の電極に形成し、半導体素子表面側を下側（基板側）に向けて配置し、半導体素子をこのバンプを介して基板上に実装する実装方法、いわゆるフリップチップ実装方法が接続長の最短化を実現し、半導体素子の電気特性を最大限に生かせる方法として注目されている。
【０００４】
【特許文献１】特開平６−２６０５３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、フリップチップ実装方法の場合にはバンプからの放熱がメインの放熱経路となるため、従来のボンディングワイヤーによる実装方法と比較すると放熱効果が著しく低下する。このため、発熱密度が高く、発熱部位が集中しているＭＭＩＣやＦＥＴのような高周波半導体素子をフリップチップ実装するのは困難であった。
【０００６】
この問題を解決する手段として、例えば熱伝導用バンプ下部の基板に金属が充填された貫通孔を設け基板裏面の放熱用パターンと接続する方法が提案されている（たとえば、特許文献１参照）。しかしながら、下記の数式（１）に示すとおり熱抵抗は放熱面積と放熱長さの比で決定される。このため、上記特許文献１の方法の場合には、基板裏面放熱パターンまでの放熱距離が長く、放熱面積が小さいので熱抵抗が大きくなり、充分な放熱を行なうことができない、という問題があった。
【０００７】
Ｒ＝Ｌ/λＡ                ・・・（１）
（Ｒ＝熱抵抗（Ｋ／Ｗ）、Ｌ＝放熱距離（ｍ）、λ＝熱伝導率（Ｗ／ｍＫ）、Ａ＝放熱面積（ｍ２））
【０００８】
したがって、上記特許文献１の技術に示される方法を用いても、発熱密度が高く、発熱部位が集中しているＭＭＩＣやＦＥＴのような高周波半導体素子をフリップチップ実装することが困難である、という問題を解決することはできない。
【０００９】
本発明は、上記に鑑みてなされたものであって、半導体素子から発生する熱に対して良好な放熱効果を有し、発熱密度が高く、発熱部位が集中している半導体素子のフリップチップ接続に対応可能な半導体素子の放熱構造を得ることを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決し、目的を達成するために、本発明にかかる半導体素子の放熱構造は、放熱用基板が半導体素子に接続された半導体素子の放熱構造であって、半導体素子が、放熱用の第１の放熱用バンプを備え、放熱用基板が、複数のセラミック基板が積層されてなる多層セラミック基板であって、セラミック基板の表層に設けられた表層放熱部と、隣接するセラミック基板間に設けられた内層放熱部と、表層放熱部と内層放熱部とを接続するサーマルビアと、を備え、多層セラミック基板と半導体素子とが、第１の放熱用バンプと表層放熱部とを介してフリップチップ接続されていること、を特徴とする。
【発明の効果】
【００１１】
この発明によれば、放熱用の第１の放熱用バンプを備えた半導体素子と、複数のセラミック基板が積層されてなる多層セラミック基板であってセラミック基板の表層に設けられた表層放熱部と、隣接するセラミック基板間に設けられた内層放熱部と、表層放熱部と内層放熱部とを接続するサーマルビアと、を備える放熱用基板とが、第１の放熱用バンプと表層放熱部とを介してフリップチップ接続するように構成したことで、放熱特性に優れた半導体素子の放熱構造が得られる、という効果を奏する。これにより、高出力で電気特性に優れ、さらに製造コストが安価な高周波半導体素子を実現することが可能である。
【発明を実施するための最良の形態】
【００１２】
以下に、本発明にかかる半導体素子の放熱構造の実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。また、以下の図面においては、理解の容易のため、各部材間の縮尺が実際とは異なる場合がある。
【００１３】
実施の形態１．
図１は、本発明の実施の形態１にかかる半導体素子の放熱構造を説明するための図であり、高周波半導体素子である窒化ガリウム（ＧａＮ）半導体素子３が、放熱用基板としての機能を有する多層セラミック基板６にフリップチップ実装にて接続された状態を示す断面図である。図２は、ＧａＮ半導体素子３を、多層セラミック基板６と接続する側から見た斜視図である。図３は、ＧａＮ半導体素子３が多層セラミック基板６にフリップチップ実装にて接続された状態を示す斜視図である。
【００１４】
図１において、ＧａＮ半導体素子３は、炭化シリコン（ＳｉＣ）基材３ａの表裏にＧａＮ層３ｂ（３ｂ−１、３ｂ−２）を有し、ＧａＮ層３ｂの一面側の表面（３ｂ−１の表面）に信号用バンプ１と放熱用バンプ２を有する。また、ＧａＮ半導体素子３は発熱部９を有し、放熱用バンプ２は発熱部９の近傍に設けられている。
【００１５】
多層セラミック基板６は、セラミック基板６ａ、セラミック基板６ｂ、セラミック基板６ｃおよびセラミック基板６ｄの４層のセラミック基板が積層されてなる多層セラミック基板である。また、多層セラミック基板６は、その一面側の表層（セラミック基板６ａの表層）に表層放熱パターン４および信号用パッド７を備えるとともに、その内層に複数の内層放熱パターン５を有する。
【００１６】
すなわち、多層セラミック基板６においては、セラミック基板６ａとセラミック基板６ｂ間に内層放熱パターン５ａを、セラミック基板６ｂとセラミック基板６ｃ間に内層放熱パターン５ｂを、セラミック基板６ｃとセラミック基板６ｄ間に内層放熱パターン５ｃを、それぞれ備える。さらに、多層セラミック基板６の表層の表層放熱パターン４は、多層セラミック基板６をその厚み方向に貫通して形成された貫通孔に伝熱性の良好な材料としての金属が充填されたサーマルビア８により、内層の各内層放熱パターン５と熱的に接続されている。
【００１７】
そして、信号用バンプ１は多層セラミック基板６の表層の信号用パッド７と接続し、放熱用バンプ２は多層セラミック基板６の表層の表層放熱パターン４と接続するように、ＧａＮ半導体素子３と多層セラミック基板６が配置されている。
【００１８】
このような構造を有することにより、ＧａＮ半導体素子３と多層セラミック基板６とが、ＧａＮ半導体素子３の信号用パッド７と多層セラミック基板６の信号用パッド７とを介して電気的に接続され、ＧａＮ半導体素子３および多層セラミック基板６間での信号通信が可能とされている。
【００１９】
また、このような構造を有することにより、ＧａＮ半導体素子３の放熱用バンプ２と、多層セラミック基板６の表層放熱パターン４、サーマルビア８、内層放熱パターン５とが接続された放熱路が形成されている。
【００２０】
次に、このような半導体素子の放熱構造における放熱動作について図１、図２および図３を参照して説明する。ＧａＮ半導体素子３の表面の発熱部９で発生した熱は、該発熱部９直近に設けられた放熱用バンプ２を経由して多層セラミック基板６の表層に設けられた表層放熱パターン４に拡散され、さらに金属が充填されたサーマルビア８を経由して多層セラミック基板６の内層に設けられた内層放熱パターン５の各層にも拡散される。これにより、ＧａＮ半導体素子３の表面の発熱部９で発生した熱に対して、充分な放熱効果を得ることが可能となる。
【００２１】
下記の数式（１）にからもわかるように、発熱部９の直近で広い面積に熱を拡散させることが最も効率良く放熱できる構造であることから、従来のフリップチップ実装構造（たとえば、上記特許文献１に提案されているフリップチップ実装構造）と比較すると、本実施の形態にかかるフリップチップ実装構造は、格段に放熱効率が向上し、良好な放熱特性を有する。
【００２２】
また、ＧａＮ半導体素子は、ＧａＡｓ半導体素子と比較して耐熱性が高いため高出力化が可能である。すなわち、半導体素子に半導体材料であるＧａＡｓを用いた場合には、熱伝導率が低いため発熱部の直近に放熱用バンプを設けても充分な放熱を行なうことが困難であるが、本実施の形態のように、ＧａＡｓと比較して熱伝導率が比較的高いＳｉＣを基材とするＧａＮ半導体素子３の発熱部９の直近に放熱用バンプ２を設けることで放熱効率を向上させることができる。
【００２３】
Ｒ＝Ｌ/λＡ                ・・・（１）
（Ｒ＝熱抵抗（Ｋ／Ｗ）、Ｌ＝放熱距離（ｍ）、λ＝熱伝導率（Ｗ／ｍＫ）、Ａ＝放熱面積（ｍ２））
【００２４】
このように、本実施の形態によれば、上記のような構成を有することにより、高発熱密度の高周波半導体素子をフリップチップ接続することが可能となり、従来のボンディングワイヤーによる接続よりも電気的な損失の少ない高性能な高周波半導体素子を得ることができる。また、上記のような構成を有することにより、発熱密度が高く、発熱部位が集中しているＭＭＩＣやＦＥＴのような高周波半導体素子を、半導体素子の電気特性を最大限に生かせるフリップチップ実装で使用することが可能となるばかりでなく、高出力化が可能なＧａＮ半導体素子をフリップチップ実装で使用することが可能となる。
【００２５】
したがって、本実施の形態によれば、上述したような構成を有することにより、高出力で電気特性の優れた高周波半導体素子を実現できる、という効果を奏する。また、多層セラミック基板へのＧａＮ半導体素子のフリップチップ実装が可能となることから、小型で高機能な高周波半導体素子が得られる、という効果を奏する。さらに、フリップチップ実装が可能になることで、製造コストが安価な高周波半導体素子を得られる、という効果を奏する。
【００２６】
実施の形態２．
図４は、本発明の実施の形態２にかかる半導体素子の放熱構造の概略構成を示す図であり、高周波半導体素子であるＧａＮ半導体素子３が多層セラミック基板６にフリップチップ実装にて接続された状態を示す断面図である。図５は、実施の形態２にかかる半導体素子の放熱構造において用いられる放熱用部材である放熱用ブロック２０を説明するための斜視図である。
【００２７】
実施の形態２にかかる半導体素子の放熱構造では、基本的に実施の形態１において説明した半導体素子の放熱構造を有し、さらに、実施の形態１において説明したＧａＮ半導体素子３の素子裏面（発熱部９や信号用バンプ１、放熱用バンプ２が配置された面と反対側の面）に、熱伝導性に優れるとともにＧａＮ半導体素子３の熱膨張率（ＳｉＣ基材３ａの熱膨張率およびＧａＮ層３ｂの熱膨張率）と近い材料（例えば銅タングステンなど）で形成された升形状の放熱用ブロック２０を、熱伝導性の高い接着剤や金スズはんだなどの接合材２１で接合している。
【００２８】
ここで、放熱用ブロック２０は、略直方体状のブロックの一面に、ＧａＮ半導体素子３が収納される、ＧａＮ半導体素子３の外形と略同寸法の凹部２２を備えた升形状とされている。そして、この凹部２２の底部に接合材２１が塗布された状態で該凹部２２にＧａＮ半導体素子３を、放熱用バンプ２の形成面を露出させて収納することで、放熱用ブロック２０とＧａＮ半導体素子３とが接合されている。
【００２９】
また、ＧａＮ半導体素子３の表層の放熱用バンプ２と同様に、放熱用ブロック２０の表層にも放熱用バンプ（例えば金バンプ）１２を設けて多層セラミック基板６の表層に設けた表層放熱パターン１４と接続している。さらに、多層セラミック基板６の表層の表層放熱パターン１４は、多層セラミック基板６をその厚み方向に貫通して形成された貫通孔に金属が充填されたサーマルビア１８により、内層の各内層放熱パターン５と熱的に接続されている。放熱用バンプ１２は、放熱用バンプ２と同様に、ＧａＮ半導体素子３において発生した熱を効率良く多層セラミック基板６に放熱することができる。
【００３０】
また、ＧａＮ半導体素子３は放熱用ブロック２０の凹部２２に埋め込まれた状態で配置された際、ＧａＮ半導体素子３のおもて面（発熱部９や信号用バンプ１、放熱用バンプ２が配置されたＧａＮ層３ｂ−１の表面）は放熱用ブロック２０の放熱用バンプ１２が配置された放熱用バンプ形成面２０ａと同一高さとされている。すなわち、放熱用ブロック２０の放熱用バンプ１２が配置された放熱用バンプ形成面２０ａが、ＧａＮ半導体素子３の放熱用バンプ２の形成面と略面一とされている。
【００３１】
次に、このような半導体素子の放熱構造における放熱動作について図４および図５を参照して説明する。
【００３２】
ＧａＮ半導体素子３のＧａＮ層３ｂ−１の表面の発熱部９で発生した熱は、該発熱部９直近に設けられた放熱用バンプ２を経由して多層セラミック基板６の表層に設けられた表層放熱パターン４に拡散され、さらに金属が充填されたサーマルビア８を経由して多層セラミック基板６の内層に設けられた内層放熱パターン５の各層にも拡散される。これにより、ＧａＮ半導体素子３の発熱部９で発生した熱に対して、充分な放熱効果を得ることが可能となる。すなわち、実施の形態１の場合よりもさらに放熱特性が向上するため、ＧａＮ半導体素子３は、更なる高出力化が可能となる。
【００３３】
また、本実施の形態においては、熱伝導性の良いＧａＮ半導体素子３を採用することにより、ＧａＮ半導体素子３において発熱部９で発生した熱は素子裏面にまで拡散する。このため、熱伝導性の高い材料からなる放熱用ブロック２０を素子裏面に接合することで、発熱部９で発生した熱は素子裏面から放熱用ブロック２０、放熱用バンプ１２を経由して多層セラミック基板６の表層に設けられた表層放熱パターン４に拡散され、さらに金属が充填されたサーマルビア８を経由して多層セラミック基板６の内層に設けられた内層放熱パターン５の各層にも拡散される。
【００３４】
従来のＧａＡｓ半導体では熱伝導率が低いため、集中した発熱が半導体素子の裏面まで伝わりにくい。そこで、上記のように熱伝導性の良いＧａＮ半導体素子３を採用することにより、集中した発熱が放熱用ブロック２０に伝わりやすくなり、放熱効果が高まる。また、放熱用ブロック２０もフリップチップ実装することで、部品点数が増えることでの組立て作業時間の増加を最小限に抑えることが可能となる。
【００３５】
また、ＧａＮ半導体素子３の熱膨張率に近い銅タングステンのような材料で放熱用ブロック２０を形成することにより、温度差での収縮率の違いによるＧａＮ半導体素子３の破損を防ぐことができる。さらに、ＧａＮ半導体素子３のおもて面（発熱部９や信号用バンプ１、放熱用バンプ２が配置されたＧａＮ層３ｂ−１の表面）を放熱用ブロック２０の放熱用バンプ１２が配置された放熱用バンプ形成面２０ａと同一高さになるように接合することで、ＧａＮ半導体素子３と放熱用ブロック２０とを接合した後に、まとめてフリップチップ実装することができるため、放熱用ブロック２０を採用しても組立性が悪化することはない。
【００３６】
このように、本実施の形態によれば、上記のような構成を有することにより、発熱密度が高く、発熱部位が集中しているＭＭＩＣやＦＥＴのような高周波半導体素子を、半導体素子の電気特性を最大限に生かせるフリップチップ実装で使用することが可能となるばかりでなく、高出力化が可能なＧａＮ半導体素子をフリップチップ実装で使用することが可能となる。
【００３７】
したがって、本実施の形態によれば、上述したような構成を有することにより、実施の形態１の場合と同様の効果を得ることができる。すなわち、高出力で電気特性の優れた高周波半導体素子を実現できる、という効果を奏する。また、多層セラミック基板へのＧａＮ半導体素子のフリップチップ実装が可能となることから、小型で高機能な高周波半導体素子が得られる、という効果を奏する。さらに、フリップチップ実装が可能になることで、製造コストが安価な高周波半導体素子を得られる、という効果を奏する。
【００３８】
さらに、本実施の形態によれば、上述したような放熱用ブロック２０を採用することにより、さらに高出力な半導体素子をフリップチップ実装で使用することができる、という効果を奏する。
【産業上の利用可能性】
【００３９】
以上のように、本発明にかかる半導体素子の放熱構造は、高発熱密度の高周波半導体素子をフリップチップ接続する場合に有用である。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施の形態１にかかる半導体素子の放熱構造において、高周波半導体素子である窒化ガリウム半導体素子が多層セラミック基板にフリップチップ実装にて接続された状態を示す断面図である。
【図２】本発明の実施の形態１にかかる半導体素子の放熱構造において、ＧａＮ半導体素子を、多層セラミック基板と接続する側から見た斜視図である。
【図３】本発明の実施の形態１にかかる半導体素子の放熱構造において、ＧａＮ半導体素子が多層セラミック基板にフリップチップ実装にて接続された状態を示す斜視図である。
【図４】本発明の実施の形態２にかかる半導体素子の放熱構造の概略構成を示す図である。
【図５】本発明の実施の形態２にかかる半導体素子の放熱構造において用いられる放熱部材である放熱用ブロックを説明するための斜視図である。
【符号の説明】
【００４１】
１  信号用バンプ
２  放熱用バンプ
３  窒化ガリウム（ＧａＮ）半導体素子
３ａ  炭化シリコン（ＳｉＣ）基材
３ｂ、３ｂ−１、３ｂ−２  ＧａＮ層
４  表層放熱パターン
５、５ａ、５ｂ、５ｃ  内層放熱パターン
６  多層セラミック基板
６ａ、６ｂ、６ｃ、６ｄ  セラミック基板
７  信号用パッド
８  サーマルビア
９  発熱部
１２  放熱用バンプ
１４  表層放熱パターン
１８  サーマルビア
２０  放熱用ブロック
２０ａ  放熱用バンプ形成面
２１  接合材
２２  凹部
【図１】
2009176839.tif 000003
【図２】
2009176839.tif 000004
【図３】
2009176839.tif 000005
【図４】
2009176839.tif 000006
【図５】
2009176839.tif 000007