(57)【要約】【課題】リードディスターブを防止する事が可能な磁気型不揮発性半導体記憶装置を提供する。【解決手段】スピン注入型ＭＲＡＭにおいて、データを保持するメモリセルを第１方向及び第２方向に複数配列してなるメモリセルアレイと、ワード線電圧を印加される複数のワード線と、読み出し／書き込み電圧を印加される複数のビット線と、読み出し／書き込み電圧を印加される複数のソース線と、前記ワード線電圧を印加するワード線選択回路と、前記メモリセルに電流を流すドライブ回路と、前記メモリセル内のデータの判定を行う読み出し回路とを備え、前記ドライブ回路は、前記ビット線のうち読み取り時に第１の電流が流れた第１ビット線に近接する第２ビット線に第２の電流を供給し、データが読み出される前記メモリセルに誤書き込みを抑制する向きの磁界を発生させる。【選択図】図５
2009176383.tif 000002
【特許請求の範囲】
【請求項１】
データを保持するメモリセルを第１方向及び第２方向に複数配列してなるメモリセルアレイと、
前記第１方向に延びるように配設され前記メモリセルを選択するためのワード線電圧を印加される複数のワード線と、
前記第２方向に延びるように配設され前記メモリセルに対しデータの読み出し又は書き込みを行うための読み出し／書き込み電圧を印加される複数のビット線と、
前記第２方向に延びるように配設され前記メモリセルに対しデータの読み出し又は書き込みを行うための読み出し／書き込み電圧を印加される複数のソース線と、
前記ワード線を選択し前記ワード線電圧を印加するワード線選択回路と、
前記ビット線と前記ソース線に所定の電圧をかけ前記メモリセルに電流を流すドライブ回路と、
前記メモリセル内に流れた第１の電流を読み取り前記メモリセル内のデータの判定を行う読み出し回路とを備え、
前記ドライブ回路は、前記ビット線のうち読み取り時に第１の電流が流れた第１ビット線に近接する第２ビット線に第２の電流を供給し、データが読み出される前記メモリセルにおける誤書き込みを抑制する向きの磁界を発生させる
ことを特徴とする磁気型不揮発性半導体記憶装置。
【請求項２】
前記メモリセルは、ＭＯＳＦＥＴとトンネル磁気抵抗素子とを直列に接続して構成され、
前記ＭＯＳＦＥＴは、ゲート電極が前記ワード線、第１主電極が前記ソース線に接続され、
前記トンネル磁気抵抗素子は、一方の磁性層が前記ビット線と接続し、もう一方の磁性層が前記ＭＯＳＦＥＴの第２主電極に接続されている
ことを特徴とする請求項１記載の磁気型不揮発性半導体記憶装置。
【請求項３】
読み取り時において、前記ドライブ回路は、
選択する前記メモリセルの前記ビット線及び前記ソース線に電圧をかけ、前記第１ビット線と隣接する両サイドの前記第２ビット線に対し、前記第１の電流が流れる事により前記トンネル磁気抵抗素子内部に発生するスピントルクトランスファーを妨げる方向の磁界を発生させる前記第２の電流を流す
ことを特徴とする請求項２記載の磁気型不揮発性半導体記憶装置。
【請求項４】
読み取り時において、前記ドライブ回路は、
選択する前記メモリセルの前記ビット線及び前記ソース線に電圧をかけ、前記第１ビット線と隣接する片側の前記第２ビット線に対し、前記第１の電流が流れる事によりトンネル磁気抵抗素子内部に発生するスピントルクトランスファーを妨げる方向の磁界を発生させる前記第２の電流を流す
ことを特徴とする請求項２記載の磁気型不揮発性半導体記憶装置。
【請求項５】
前記ドライブ回路は、
前記第２の電流を前記第２ビット線に流す為に第１方向に延びる前記第２ビット線の両端に配置される
ことを特徴とする請求項３、又は４記載の磁気型不揮発性半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気型不揮発性半導体記憶装置に関するものである。
【背景技術】
【０００２】
ＭＲＡＭは磁気抵抗効果を利用して情報を記憶するデバイスであり、不揮発性、高速動作、高集積性、高信頼性を兼ね備えている事から、ＤＲＡＭやＥＥＰＲＯＭなどを置換可能な不揮発性ＲＡＭとして期待されている。中でも、スピン電流注入による磁化反転を利用したスピン注入型ＭＲＡＭは、微細化に対して高いスケーラビリティを有する事から近年注目を集めている。
【０００３】
スピン注入型ＭＲＡＭにおいては、書き込みと読み出しはどちらもメモリセルに電流を流す点で同等な操作であり、違いはメモリセル電流の大きさのみである。そのため、読み出し電流が大きい場合はメモリセルへの誤書き込み（リードディスターブ）を発生させる可能性が高くなる。
【０００４】
リードディスターブを回避するためには、読み出し電流を小さくすればよく、これを実現するような読み出し方法は従来から数多く提案されている。しかし、読み出し電流を小さくする事は、回路内でのバラツキに対しての耐性や読み出し速度を悪化させる事と等しい。これは、大容量かつ高速性が求められるＤＲＡＭの代替を狙うのが困難であるという事に他ならない。従って、リードディスターブを回避できるような読み出し方法により、読み出し電流を大きくする事が求められている。
【０００５】
特許文献１では、選択されたメモリセルへの書き込み時に流す電流により発生する磁界が、選択されていない隣接するメモリセルへ影響を与える事を防止するため、前記磁界を打ち消す為の電流を供給する事を提案している。しかし、読み取り時に関しての特別な工夫はされていない。
【０００６】
以上に説明したように、従来の技術では読み出し電流を多くするとリードディスターブを起こす可能性がある為、読み出し電流を少なくせざるを得ず、それによって、より高速なＭＲＡＭを提供する事ができないという課題があった。
【特許文献１】特開２００４−２４１０１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明は、リードディスターブを防止する事が可能な磁気型不揮発性半導体記憶装置を提供する事を目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様による磁気型不揮発性半導体記憶装置は、データを保持するメモリセルを第１方向及び第２方向に複数配列してなるメモリセルアレイと、前記第１方向に延びるように配設され前記メモリセルを選択するためのワード線電圧を印加される複数のワード線と、前記第２方向に延びるように配設され前記メモリセルに対しデータの読み出し又は書き込みを行うための読み出し／書き込み電圧を印加される複数のビット線と、前記第２方向に延びるように配設され前記メモリセルに対しデータの読み出し又は書き込みを行うための読み出し／書き込み電圧を印加される複数のソース線と、前記ワード線を選択し前記ワード線電圧を印加するワード線選択回路と、前記ビット線と前記ソース線に所定の電圧をかけ前記メモリセルに電流を流すドライブ回路と、前記メモリセル内に流れた第１の電流を読み取り前記メモリセル内のデータの判定を行う読み出し回路とを備え、前記ドライブ回路は、前記ビット線のうち読み取り時に第１の電流が流れた第１ビット線に近接する第２ビット線に第２の電流を供給し、データが読み出される前記メモリセルにおける誤書き込みを抑制する向きの磁界を発生させる事を特徴とする。
【発明の効果】
【０００９】
本発明によれば、リードディスターブを防止する事が可能な磁気型不揮発性半導体記憶装置を提供する事ができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態を図面に基づいて説明する。本発明の第１の実施の形態に係るスピン注入タイプの磁気型不揮発性半導体記憶装置（以下ＭＲＡＭ）の主要部の構成図を図１に示す。
【００１１】
メモリセルアレイ１０は、電気的書き換え可能な不揮発性メモリセルをマトリクス状に配列して構成される。第１方向に延びる複数のワード線ＷＬは、ワード線選択回路１１に接続され、第２方向に延びる複数のビット線ＢＬは、読み出し回路１２、及びドライブ回路１３Ａ、１３Ｂに接続され、複数のソース線ＳＬもドライブ回路１３Ａ、１３Ｂに接続される。読み出し回路１２は、第２方向に延びる複数のビット線ＢＬの片端に配設され、ドライブ回路１３Ａ、１３Ｂは、第２方向に延びる複数のビットＢＬ線、及び複数のソース線ＳＬの両端に配設される。
【００１２】
次に、本発明の第１の実施の形態に係るスピン注入型ＭＲＡＭのメモリセルアレイ１０の内部構成を図２〜５に示す。図２の等価回路に示す通り、メモリセル２０は、１つのＭＯＳトランジスタ２１と１つのトンネル磁気抵抗素子２２とを直列接続することによって構成される。ＭＯＳトランジスタ２１の第２主電極２３とビット線ＢＬ[２ｉ]の間にトンネル磁気抵抗素子２２が配列されている。第２主電極２３は、例えばドレイン電極とする。トンネル磁気抵抗素子２２は、図５に示す通り、電子のスピンの向き（以下磁化の向き）が固定の磁性材料（以下固定層）３０と、磁化の向きが可変の磁性材料（以下自由層）３１との間に、絶縁物の非磁性材料（以下絶縁層）３２が配列されている。絶縁層３２は、例えば、酸化マグネシウム（ＭｇＯ）等の素子から形成され、磁性材料３０、３１は、例えば、鉄（Ｆｅ）、ニッケル（Ｎｉ）等の遷移金属磁性元素や、それらの合金のＮｉＦｅ等から形成される。磁性材料３０、３１は、磁化の向きを持っており、上下の磁性材料の磁化の向きが等しい時は、トンネル磁気抵抗素子２２全体の抵抗値が下がり、上下の磁性材料の磁化の向きが逆の向きの時は、トンネル磁気抵抗素子２２全体の抵抗値が上がる。これをトンネル磁気効果と言い、ＭＲＡＭはその抵抗値の違いをデータの“０”、“１”に用いている。第１の実施の形態では、トンネル磁気抵抗素子２２の自由層３１は共通のビット線ＢＬ[２ｉ]に接続され、固定層３０はＭＯＳトランジスタ２１のドレイン電極２３に接続され、固定層３０の磁化の向き３８は、ドレイン拡散層４２からビット線ＢＬの向きに固定されている。第１方向に沿って並ぶメモリセル２０は共通のワード線ＷＬ[ｊ]に接続され、第２方向に配列される各メモリセルのＭＯＳトランジスタ２１の第１主電極２５は共通のソース線ＳＬ[ｉ]に接続される。第１主電極２５は、例えばソース電極とする。
【００１３】
図３は、図２に示すメモリセルアレイ１０の等価回路図のレイアウトを示す平面図であり、図４は図３のＡ−Ａ断面図の一部である。図３に示す通り、メモリセル２０はワード線ＷＬとビット線ＢＬの交点に形成される。ソース線ＳＬは２本のビット線ＢＬの間に並ぶように配列される。1つのメモリセル２０は、シリコン基板のＰ型ウェル４０に形成されたＮ型ソース拡散層４１とＮ型ドレイン拡散層４２を有する。Ｎ型ソース拡散層４１は、コンタクトプラグ４４によってソース線ＳＬ[ｉ]に接続される。Ｐ型ウェル４０上の拡散層４１、４２が形成されない領域には絶縁層４３が形成される。また、Ｎ型ドレイン拡散層４２とビット線ＢＬ[２ｉ]間には、ビット線ＢＬ[２ｉ]側からトンネル磁気抵抗素子２２、金属配線層４６、コンタクトプラグ４５が形成される。
【００１４】
次に、本発明の第１の実施の形態に係るスピン注入型ＭＲＡＭの読み出し方法を図６を参照して説明する。ビット線ＢＬ[２ｉ]とワード線ＷＬ[ｊ]の交点にあるメモリセル２０のデータを読み出す場合を例とする。ワード線ＷＬ[ｊ]にワード線電圧１４を印加しＭＯＳトランジスタ２１をアクティブにさせる。ビット線ＢＬ[２ｉ]は、読み出し回路１２によって読み出し電圧１５をプリチャージされ、それと同時に、ＭＯＳトランジスタ２１のソース電極２５が接続するソース線ＳＬ[ｉ]は、ドライブ回路１３Ａ、１３Ｂによって接地される。すると、メモリセル２０に第１電流３７（図５参照）が流れるが、トンネル磁気抵抗素子２２の抵抗値は、固定層３０と自由層３１の電子のスピンの向きによって異なるため、ビット線ＢＬ[２ｉ]にプリチャージした読み出し電圧１５もその抵抗値によって変化する。読み出し回路１２は、ビット線ＢＬ[２ｉ]にプリチャージした読み出し電圧１５の変化に基づいてメモリセル２０のデータが“１”であるか、または“０”であるかを判定する。
【００１５】
前記の通り、読み取り動作を行う際もトンネル磁気抵抗素子２２に第１電流３７は流される。図５に示すように、自由層３１から固定層３０に向かって流れる第１電流３７によって、データを読み出されるトンネル磁気抵抗素子２２に対し、本来必要としない書き込み効力のスピントルクトランスファー（以下ＳＴＴ）３３が、固定層３０から自由層３１に向かって発生する。そのため、ＳＴＴ３３を抑制させる向きの、自由層３１から固定層３０への磁界ＨＢＬ３４をトンネル磁気抵抗素子２２に発生させる必要がある。図６に示すように、磁界ＨＢＬ３４を発生させるには、右ねじの法則より、隣接するビット線ＢＬ[２ｉ−１]にドライブ回路１３Ａから１３Ｂへ流れる第２電流３５、ビット線ＢＬ[２ｉ＋１]にドライブ回路１３Ｂから１３Ａへ流れる第２電流３６を流せばよい。第２電流３５もしくは第２電流３６片方でも磁界ＨＢＬ３４は発生するが、両方を流す方がより強い磁界ＨＢＬ３４を発生させる事ができる。
【００１６】
以上より、本実施の形態の読み出し方法によれば、リードディスターブを軽減する事が可能なスピン注入型ＭＲＡＭを実現できる。
【００１７】
次に、本発明の第２の実施の形態に係るスピン注入型ＭＲＡＭのトンネル磁気抵抗素子２２の構成、及び読み出し方法を図７、８に示す。第２の実施の形態は、主要部の構成が第１の実施の形態と同じであるため、図１〜４に示す通りである。第１の実施の形態と異なるのは、図７に示す通り、トンネル磁気抵抗素子２２の固定層５０の磁化の向き５８が、ドレイン拡散層４２からビット線ＢＬ[２ｉ]方向ではなく、反対のビット線ＢＬ[２ｉ]からドレイン拡散層４２方向に固定されている部分である。それによって、ＳＴＴ５３の向きも第１の実施の形態の向きとは反対になり、自由層５１から固定層５０の向きに発生する。そのため、ＳＴＴ５３を抑制させる向きの、固定層５０から自由層５１への磁界ＨＢＬ５４をトンネル磁気抵抗素子２２に発生させる必要がある。図８に示すように、磁界ＨＢＬ５４を発生させるには、右ねじの法則より、隣接するビット線ＢＬ[２ｉ−１]にドライブ回路１３Ｂから１３Ａへ流れる第２電流５５、ビット線ＢＬ[２ｉ＋１]にドライブ回路１３Ａから１３Ｂへ流れる第２電流５６を流せばよい。第２電流５５もしくは第２電流５６片方でも磁界ＨＢＬ５４は発生するが、両方を流す方がより強い磁界ＨＢＬ５４を発生させる事ができる。
【００１８】
以上より、本実施の形態の読み出し方法によれば、リードディスターブを軽減する事が可能なスピン注入型ＭＲＡＭを実現できる。
【００１９】
次に、本発明の第３の実施の形態に係るスピン注入型ＭＲＡＭのトンネル磁気抵抗素子２２の構成、及び読み出し方法を図６、９に示す。第３の実施の形態は、主要部の構成が第１の実施の形態と同じであるため、図１〜３に示す通りである。第１の実施の形態と異なるのは、図９に示す通り、トンネル磁気抵抗素子２２が、ドレイン拡散層４２とビット線ＢＬ[２ｉ]間に、ビット線ＢＬ[２ｉ]側から固定層６０−絶縁層６２−自由層６１の順で並んでいる点において第１の実施の形態とは反対の配列順で接続されている。更に、固定層６０の磁化の向き６８が、ビット線ＢＬ[２ｉ]からドレイン拡散層４２の方向に固定されている。しかし、ＳＴＴ６３の向きは、第１の実施の形態の向きと同じ自由層６１から固定層６０の向きに発生するため、ＳＴＴ６３を抑制させる動作は図６に示す第１の実施の形態と同じでよい。
【００２０】
以上より、本実施の形態の読み出し方法によれば、リードディスターブを軽減する事が可能なスピン注入型ＭＲＡＭを実現できる。
【００２１】
次に、本発明の第４の実施の形態に係るスピン注入型ＭＲＡＭのトンネル磁気抵抗素子２２の構成、及び読み出し方法を図８、１０に示す。第４の実施の形態は、主要部の構成が第１の実施の形態と同じであるため、図１〜３に示す通りである。第１の実施の形態と異なるのは、図１０に示す通り、トンネル磁気抵抗素子２２が、ドレイン拡散層４２とビット線ＢＬ[２ｉ]間に、ビット線ＢＬ[２ｉ]側から固定層７０−絶縁層７２−自由層７１の順で並んでいる点において第１の実施の形態とは反対の配列順で接続されている。更に、固定層７０の磁化の向き７８が、ドレイン拡散層４２からビット線ＢＬ[２ｉ]の方向に固定されている。それによって、ＳＴＴ７３の向きも第１の実施の形態の向きとは反対になり、自由層７１から固定層７０の向きに発生する。そのため、ＳＴＴ７３を抑制させる向きの、固定層７０から自由層７１への磁界ＨＢＬ７４をトンネル磁気抵抗素子２２に発生させる必要がある。図８に示すように、磁界ＨＢＬ７４を発生させるには、右ねじの法則より、隣接するビット線ＢＬ[２ｉ−１]にドライブ回路１３Ｂから１３Ａへ流れる第２電流ＩＢＬ７５、ビット線ＢＬ[２ｉ＋１]にドライブ回路１３Ａから１３Ｂへ流れる第２電流ＩＢＬ７６を流せばよい。第２電流ＩＢＬ７５もしくは第２電流ＩＢＬ７６片方でも磁界ＨＢＬ７４は発生するが、両方を流す方がより強い磁界ＨＢＬ７４を発生させる事ができる。
【００２２】
以上より、本実施の形態の読み出し方法によれば、リードディスターブを軽減する事が可能なスピン注入型ＭＲＡＭを実現できる。
【図面の簡単な説明】
【００２３】
【図１】この発明の一実施の形態によるスピン注入型磁気ランダムアクセスメモリの構成を示す図である。
【図２】同スピン注入型磁気ランダムアクセスメモリ内部のメモリセルアレイの等価回路図である。
【図３】同スピン注入型磁気ランダムアクセスメモリ内部のメモリセルアレイの平面図である。
【図４】第１、第２の実施の形態に係る図３のＡ−Ａ線に沿った一部断面図である。
【図５】同スピン注入型磁気ランダムアクセスメモリの第１の実施の形態に係る、リードディスターブ抑制時のトンネル磁気抵抗素子にかかる力を示す図である。
【図６】同スピン注入型磁気ランダムアクセスメモリの第１、第３の実施の形態に係る、リードディスターブ抑制方法の模式図である。
【図７】同スピン注入型磁気ランダムアクセスメモリの第２の実施の形態に係る、リードディスターブ抑制時のトンネル磁気抵抗素子にかかる力を示す図である。
【図８】同スピン注入型磁気ランダムアクセスメモリの第２、第４の実施の形態に係る、リードディスターブ抑制方法の模式図である。
【図９】同スピン注入型磁気ランダムアクセスメモリの第３の実施の形態に係る、リードディスターブ抑制時のトンネル磁気抵抗素子にかかる力を示す図である。
【図１０】同スピン注入型磁気ランダムアクセスメモリの第４の実施の形態に係る、リードディスターブ抑制時のトンネル磁気抵抗素子にかかる力を示す図である。
【符号の説明】
【００２４】
１０…メモリセルアレイ、１１…ワード選択回路、１２…読み出し回路、１３Ａ、１３Ｂ…ドライブ回路、１４…ワード線電圧、１５…読み出し電圧、２０…メモリセル、２１…ＭＯＳトランジスタ、２２…トンネル磁気抵抗素子、２３…第２主電極（ドレイン電極）、２４…ゲート電極、２５…第１主電極（ソース電極）、３０、５０、６０、７０…固定層、３１、５１、６１、７１…自由層、３２、５２、６２、７２…絶縁層、３３、５３、６３、７３…ＳＴＴ、３４、５４、６４、７４…ＳＴＴ抑制磁界ＨＢＬ、３５、５５、６５、７５…第２電流（ＳＴＴ抑制電流）ＩＢＬ、３６、５６、６６、７６…第２電流（ＳＴＴ抑制電流）ＩＢＬ、３７、５７、６７、７７…第１電流、３８、５８、６８、７８…固定層の磁化の向き、４０…Ｐ型ウェル、４１…Ｎ型ソース拡散層、４２…Ｎ型ドレイン拡散層、４３…絶縁層、４４…ソースコンタクト、４５…ドレインコンタクト、４６…金属配線層。
【図１】
2009176383.tif 000003
【図２】
2009176383.tif 000004
【図３】
2009176383.tif 000005
【図４】
2009176383.tif 000006
【図５】
2009176383.tif 000007
【図６】
2009176383.tif 000008
【図７】
2009176383.tif 000009
【図８】
2009176383.tif 000010
【図９】
2009176383.tif 000011
【図１０】
2009176383.tif 000012