(57)【要約】【課題】メモリ素子の使い勝手の向上を図る。【解決手段】第１電極２２と、第２電極と、第１電極上にマンガン酸カルシウムプラセオジウムにより形成された酸化物半導体層２４とを備えるメモリ素子において、第２電極２８と酸化物半導体層２４との間に金属酸化物層２６を設けた。これにより、フォーミング無しで情報を記憶することができ、メモリ素子２０を使用する際の使い勝手の向上を図ることができる。【選択図】図１
2009295941.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在し酸化物半導体により形成された酸化物半導体層と、を備え、前記第１電極を基準電圧として前記第２電極に正の第１電圧を印加することにより前記第１電極と前記第２電極との間に生じる電気的な抵抗状態としての第１抵抗状態と、前記第１電極を基準電圧として前記第２電極に負の第２電圧を印加することにより前記第１電極と前記第２電極との間に生じる電気的な抵抗の状態であって前記第１抵抗状態と異なる第２抵抗状態と、を用いて情報を記憶する記憶素子であって、
前記第１電極及び前記第２電極のいずれか一方と前記酸化物半導体層との間に介在し、所定の絶縁性能を有する金属酸化物により前記酸化物半導体層より薄く形成された金属酸化物層を備える
ことを特徴とする記憶素子。
【請求項２】
前記金属酸化物層は、電気抵抗率が１×１０10Ω・ｍ以上の金属酸化物により形成されてなる請求項１記載の記憶素子。
【請求項３】
請求項２記載の記憶素子であって、
前記第２電極は、前記酸化物半導体と接触させるとショットキー接触を形成するショットキー金属により形成されてなり、
前記金属酸化物層は、前記第２電極と前記酸化物半導体層との間に介在するよう形成されてなる
記憶素子。
【請求項４】
前記酸化物半導体層は、導電型がｐ型の酸化物半導体により形成されてなる請求項３記載の記憶素子。
【請求項５】
請求項４記載の記憶素子であって、
前記酸化物半導体層は、マンガン酸カルシウムプラセオジウムにより形成されてなり、
前記第２電極は、アルミウム，錫，鉄，マンガンのいずれかにより形成されてなり、
前記金属酸化物層は、前記第２電極の酸化物により形成されてなる
記憶素子。
【請求項６】
請求項４記載の記憶素子であって、
前記酸化物半導体層は、酸化ニッケルにより形成されてなり、
前記第２電極は、アルミウム，チタン，錫のいずれかにより形成されてなり、
前記金属酸化物層は、前記第２電極の酸化物により形成されてなる
記憶素子。
【請求項７】
前記酸化物半導体層は、導電型がｎ型の酸化物半導体により形成されてなる請求項３記載の記憶素子。
【請求項８】
請求項７記載の記憶素子であって、
前記酸化物半導体層は、酸化チタンまたはチタン酸ストロンチウムにより形成されてなり、
前記第２電極は、アルミニウムまたはチタンにより形成されてなり、
前記金属酸化物層は、酸化アルミニウム，酸化チタン，チタン酸ストロンチウム，酸化マンガン，酸化鉄，酸化コバルト，酸化錫のいずれかにより形成されてなる
記憶素子。
【請求項９】
請求項７記載の記憶素子であって、
前記酸化物半導体層は、酸化チタンまたはチタン酸ストロンチウムにより形成されてなり、
前記第２電極は、ニッケル，錫，マンガン，鉄，コバルトのいずれかにより形成されてなり、
前記金属酸化物層は、前記第２電極の酸化物により形成されてなる
記憶素子。
【請求項１０】
請求項２記載の記憶素子であって、
前記第２電極は、前記酸化物半導体と接触させるとオーミック接触を形成する金属により形成されてなり、
前記金属酸化物層は、前記第２電極と前記酸化物半導体層との間に介在するよう形成されてなる
記憶素子。
【請求項１１】
請求項１０記載の記憶素子であって、
前記酸化物半導体層は、マンガン酸カルシウムプラセオジウムにより形成されてなり、
前記第２電極は、金により形成されてなり、
前記金属酸化物層は、酸化アルミウムにより形成されてなる
記憶素子。
【請求項１２】
第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在し酸化物半導体により形成された酸化物半導体層と、を備え、前記第１電極を基準電圧として前記第２電極に正の第１電圧を印加することにより前記第１電極と前記第２電極との間に生じる電気的な抵抗状態としての第１抵抗状態と、前記第１電極を基準電圧として前記第２電極に負の第２電圧を印加することにより前記第１電極と前記第２電極との間に生じる電気的な抵抗の状態であって前記第１抵抗状態と異なる第２抵抗状態と、を用いて情報を記憶する記憶素子の製造方法であって、
基板上に第１の金属を堆積させて前記第１電極を形成する第１電極形成工程と、
前記形成された第１電極上に前記酸化物半導体を堆積させると共に電気抵抗率が１×１０10Ω・ｍ以上の金属酸化物を前記酸化物半導体より薄く堆積させることにより前記酸化物半導体層と前記金属酸化物により形成された金属酸化物層とを形成する酸化物半導体層金属酸化物層形成工程と、
前記形成された金属酸化物層上に前記第１の金属と異なる第２の金属を蒸着させることにより前記第２電極を形成する第２電極形成工程と、
を備える記憶素子の製造方法。
【請求項１３】
第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在し酸化物半導体により形成された酸化物半導体層と、を備え、前記第１電極を基準電圧として前記第２電極に正の第１電圧を印加することにより前記第１電極と前記第２電極との間に生じる電気的な抵抗状態としての第１抵抗状態と、前記第１電極を基準電圧として前記第２電極に負の第２電圧を印加することにより前記第１電極と前記第２電極との間に生じる電気的な抵抗の状態であって前記第１抵抗状態と異なる第２抵抗状態と、を用いて情報を記憶する記憶素子の製造方法であって、
基板上に第１の金属を堆積させて前記第１電極を形成する第１電極形成工程と、
前記形成された第１電極上に前記酸化物半導体を堆積させて酸化物半導体層を形成する酸化物半導体層形成工程と、
前記形成された酸化物半導体層上に前記第１の金属と異なる金属であって該金属の酸化物内での酸素の拡散係数が１×１０-15ｃｍ2／ｓｅｃ以上である第２の金属を蒸着させることにより前記第２の金属により形成された前記第２電極と共に前記酸化物半導体層と前記第２電極との間に電気抵抗率が１×１０10Ω・ｍ以上の金属酸化物より形成された金属酸化物層を形成する第２電極金属酸化物層形成工程と、
を備える記憶素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶素子およびその製造方法に関し、詳しくは、第１電極と、第２電極と、第１電極と第２電極との間に介在し酸化物半導体により形成された酸化物半導体層と、を備え、第１電極を基準電圧として第２電極に正の第１電圧を印加することにより第１電極と第２電極との間に生じる電気的な抵抗状態としての第１抵抗状態と、第１電極を基準電圧として第２電極に負の第２電圧を印加することにより第１電極と第２電極との間に生じる電気的な抵抗の状態であって第１抵抗状態と異なる第２抵抗状態と、を用いて情報を記憶する記憶素子およびその製造方法に関する。
【背景技術】
【０００２】
従来、この種の記憶素子としては、アルミウムにより形成された上部電極と、金により形成された下部電極と、上部電極と下部電極との間に介在しマンガン酸カルシウムプラセオジウム（Ｐｒ0.7Ｃａ0.3ＭｎＯ3）により形成された酸化物層とを備えるものが提案されている（例えば、非特許文献１参照）。この記憶素子では、下部電極を０Ｖとして、上部電極に＋５Ｖを印加すると下部電極と上部電極との間の電気的な抵抗状態が抵抗値の高い高抵抗状態となり、上部電極に−５Ｖを印加すると下部電極と上部電極との間の電気的抵抗状態が抵抗値の低い低抵抗状態となり、こうし抵抗状態の変化を用いて情報を記憶することができる。
【非特許文献１】ケンタ  ツボウチ（Kenta Tsubouti)他，「High-Thoroughput Characterization of Metal Electrode Performance for Electric-Field-Induced Resistance Switching in Metal/Pr0.7Ca0.3MnO3/Metal Structures」，WILEY-VCH Verlag GmbH and Co. KGaA，アドバンスド・マテリアルズ（Advansed Materiarls），２００７年５月３０日，１９号，ｐ．１７１１−１７１３
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上述の記憶素子では、上部電極に０Ｖから増加する電圧を印加すると、上部電極の電圧が＋４Ｖのときに下部電極と上部電極との間の電流が急激に減少する「フォーミング」と呼ばれる現象が起こり、こうしたフォーミングを起こした後に初めて上述した抵抗状態の変化が生じることが知られている。つまり、上述の記憶素子では、工場などで製造された後、使用前に上部電極に＋４Ｖ以上の電圧を印加してフォーミングを起こさないと情報が記憶できず、使い勝手の面で必ずしも満足がいくものとなっていない。したがって、こうしたフォーミングを行なうこと無く抵抗状態が変化する記憶素子が望ましい。
【０００４】
本発明の記憶素子およびその製造方法は、第１電極と第２電極との間に介在し酸化物半導体により形成された酸化物半導体層を備え、第１電極を基準電圧として第２電極に正の第１電圧を印加することにより第１電極と第２電極との間に生じる電気的な抵抗状態としての第１抵抗状態と、第１電極を基準電圧として第２電極に負の第２電圧を印加することにより第１電極と第２電極との間に生じる電気的な抵抗の状態であって第１抵抗状態と異なる第２抵抗状態と、を用いて情報を記憶する記憶素子において、使用する際の使い勝手を向上させることを主目的とする。
【課題を解決するための手段】
【０００５】
本発明の記憶素子およびその製造方法は、上述の主目的を達成するために以下の手段を採った。
【０００６】
本発明の記憶素子は、
第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在し酸化物半導体により形成された酸化物半導体層と、を備え、前記第１電極を基準電圧として前記第２電極に正の第１電圧を印加することにより前記第１電極と前記第２電極との間に生じる電気的な抵抗状態としての第１抵抗状態と、前記第１電極を基準電圧として前記第２電極に負の第２電圧を印加することにより前記第１電極と前記第２電極との間に生じる電気的な抵抗の状態であって前記第１抵抗状態と異なる第２抵抗状態と、を用いて情報を記憶する記憶素子であって、
前記第１電極及び前記第２電極のいずれか一方と前記酸化物半導体層との間に介在し、所定の絶縁性能を有する金属酸化物により前記酸化物半導体層より薄く形成された金属酸化物層を備える
ことを特徴とする。
【０００７】
この本発明の記憶素子では、第１電極及び第２電極のいずれか一方と酸化物半導体層との間に所定の絶縁性能を有する金属酸化物により酸化物半導体層より薄く形成された金属酸化物層を介在させることにより、フォーミング無しに第２電極に印加する電圧を調整することにより第１抵抗状態または第２抵抗状態が生じて情報を記憶できる。これにより、使用する際の使い勝手を向上させることができる。ここで、「所定の絶縁性能を有する金属酸化物」は、電気抵抗率が１×１０10Ω・ｍ以上の金属酸化物とすることもできる。
【０００８】
金属酸化物層が電気抵抗率が１×１０10Ω・ｍ以上の金属酸化物により形成されてなる態様の本発明の記憶素子において、前記第２電極は、前記酸化物半導体と接触させるとショットキー接触を形成するショットキー金属により形成されてなり、前記金属酸化物層は、前記第２電極と前記酸化物半導体層との間に介在するよう形成されてなるものとすることもできる。こうすれば、より適正に情報を記憶することができる。この場合において、前記酸化物半導体層は、導電型がｐ型の酸化物半導体により形成されてなるものとすることもできる。こうした酸化物半導体層が導電型がｐ型の酸化物半導体により形成されてなる態様の本発明の記憶素子において、前記酸化物半導体層は、マンガン酸カルシウムプラセオジウムにより形成されてなり、前記第２電極は、アルミウム，錫，鉄，マンガンのいずれかにより形成されてなり、前記金属酸化物層は、前記第２電極の酸化物により形成されてなるものとしたり、前記酸化物半導体層は、酸化ニッケルにより形成されてなり、前記第２電極は、アルミウム，チタン，錫のいずれかにより形成されてなり、前記金属酸化物層は、前記第２電極の酸化物により形成されてなるものとすることもできる。また、第２電極が前記酸化物半導体と接触させるとショットキー接触を形成するショットキー金属により形成されてなり、金属酸化物層が第２電極と酸化物半導体層との間に介在するよう形成されてなる態様の本発明の記憶素子において、前記酸化物半導体層は、導電型がｎ型の酸化物半導体により形成されてなるものとすることもできる。こうした酸化物半導体層が導電型がｎ型の酸化物半導体により形成されてなる態様の本発明の記憶素子において、前記酸化物半導体層は、酸化チタンまたはチタン酸ストロンチウムにより形成されてなり、前記第２電極は、アルミニウムまたはチタンにより形成されてなり、前記金属酸化物層は、酸化アルミニウム，酸化チタン，チタン酸ストロンチウム，酸化マンガン，酸化鉄，酸化コバルト，酸化錫のいずれかにより形成されてなるものとしたり、前記酸化物半導体層は、酸化チタンまたはチタン酸ストロンチウムにより形成されてなり、前記第２電極は、ニッケル，錫，マンガン，鉄，コバルトのいずれかにより形成されてなり、前記金属酸化物層は、前記第２電極の酸化物により形成されてなるものとすることもできる。
【０００９】
金属酸化物層が電気抵抗率が１×１０10Ω・ｍ以上の金属酸化物により形成されてなる態様の本発明の記憶素子において、前記第２電極は、前記酸化物半導体と接触させるとオーミック接触を形成する金属により形成されてなり、前記金属酸化物層は、前記第２電極と前記酸化物半導体層との間に介在するよう形成されてなるものとすることもできる。この場合において、前記酸化物半導体層は、マンガン酸カルシウムプラセオジウムにより形成されてなり、前記第２電極は、金により形成されてなり、前記金属酸化物層は、酸化アルミウムにより形成されてなるものとすることもできる。
【００１０】
本発明の第１の記憶素子の製造方法は、
第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在し酸化物半導体により形成された酸化物半導体層と、を備え、前記第１電極を基準電圧として前記第２電極に正の第１電圧を印加することにより前記第１電極と前記第２電極との間に生じる電気的な抵抗状態としての第１抵抗状態と、前記第１電極を基準電圧として前記第２電極に負の第２電圧を印加することにより前記第１電極と前記第２電極との間に生じる電気的な抵抗の状態であって前記第１抵抗状態と異なる第２抵抗状態と、を用いて情報を記憶する記憶素子の製造方法であって、
基板上に第１の金属を堆積させて前記第１電極を形成する第１電極形成工程と、
前記形成された第１電極上に前記酸化物半導体を堆積させると共に電気抵抗率が１×１０10Ω・ｍ以上の金属酸化物を前記酸化物半導体より薄く堆積させることにより前記酸化物半導体層と前記金属酸化物により形成された金属酸化物層とを形成する酸化物半導体層金属酸化物層形成工程と、
前記形成された金属酸化物層上に前記第１の金属と異なる第２の金属を蒸着させることにより前記第２電極を形成する第２電極形成工程と、
を備えることを要旨とする。
【００１１】
この本発明の第１の記憶素子の製造方法では、基板上に第１の金属を堆積させて第１電極を形成し、形成された第１電極上に酸化物半導体を堆積させると共に電気抵抗率が１×１０10Ω・ｍ以上の金属酸化物を酸化物半導体より薄く堆積させることにより酸化物半導体層と金属酸化物により形成された金属酸化物層とを形成し、形成された金属酸化物層上に第１の金属と異なる第２の金属を蒸着させることにより第２電極を形成する。これにより、酸化物半導体層と第２電極との間に介在する金属酸化物層を備える記憶素子を形成することができる。
【００１２】
本発明の第２の記憶素子の製造方法は、
第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在し酸化物半導体により形成された酸化物半導体層と、を備え、前記第１電極を基準電圧として前記第２電極に正の第１電圧を印加することにより前記第１電極と前記第２電極との間に生じる電気的な抵抗状態としての第１抵抗状態と、前記第１電極を基準電圧として前記第２電極に負の第２電圧を印加することにより前記第１電極と前記第２電極との間に生じる電気的な抵抗の状態であって前記第１抵抗状態と異なる第２抵抗状態と、を用いて情報を記憶する記憶素子の製造方法であって、
基板上に第１の金属を堆積させて前記第１電極を形成する第１電極形成工程と、
前記形成された第１電極上に前記酸化物半導体を堆積させて酸化物半導体層を形成する酸化物半導体層形成工程と、
前記形成された酸化物半導体層上に前記第１の金属と異なる金属であって該金属の酸化物内での酸素の拡散係数が１×１０-15ｃｍ2／ｓｅｃ以上である第２の金属を蒸着させることにより前記第２の金属により形成された前記第２電極と共に前記酸化物半導体層と前記第２電極との間に電気抵抗率が１×１０10Ω・ｍ以上の金属酸化物より形成された金属酸化物層を形成する第２電極金属酸化物層形成工程と、
を備えることを要旨とする。
【００１３】
この本発明の第２の記憶素子の製造方法では、基板上に第１の金属を堆積させて前記第１電極を形成し、前記形成された第１電極上に前記酸化物半導体を堆積させて酸化物半導体層を形成し、形成された酸化物半導体層上に第１の金属と異なる金属であってこの金属の酸化物内での酸素の拡散係数が１×１０-15ｃｍ2／ｓｅｃ以上である第２の金属を蒸着させることにより第２の金属により形成された第２電極と共に酸化物半導体層と第２電極との間に電気抵抗率が１×１０10Ω・ｍ以上の金属酸化物より形成された金属酸化物層を形成する。第２電極と共に酸化物半導体層と第２電極との間に金属酸化物を形成するから、より少ない工程で酸化物半導体層と第２電極との間に介在する金属酸化物層を備える記憶素子を形成することができる。
【発明を実施するための最良の形態】
【００１４】
次に、本発明を実施するための最良の形態を実施例を用いて説明する。
【実施例１】
【００１５】
図１は、本発明の第１実施例としてメモリ素子２０の構成の概略を示す構成図である。メモリ素子２０は、アルミ酸ランタン（ＬａＡｌＯ3）からなる基板１０上に形成された第１電極２２と、第１電極２２上に形成された酸化物半導体層２４と、酸化物半導体層２４上に高い金属酸化物により形成された金属酸化物層２６と、金属酸化物層２６上に形成された第２電極２８と、を備える。なお、基板１０は、アルミ酸ランタンにより形成されているものとしたが、基板１０内を流れる電流が無視できる程度に電気抵抗率が高い材料により形成されていればよく、電気抵抗率が１０10Ω・ｍより大きい材料により形成されるのが望ましい。
【００１６】
酸化物半導体層２４は、ｐ型の酸化物半導体であるマンガン酸カルシウムプラセオジウム（Ｐｒ1-xＣａxＭｎＯ3、ｘは０．３〜０．５、実施例ではｘは０．３。以下、ＰＣＭＯという）により８０ｎｍの厚さに形成されている。
【００１７】
第１電極２２は、酸化物半導体層２４を形成するＰＣＭＯと格子定数の整合性が良く、且つ、電気的伝導性の良いニッケル酸ランタン（ＬａＮｉＯ，以下、ＬＮＯという）により２０ｎｍの厚さに形成されている。なお、第１電極２２は、電気抵抗率が低い材料で形成されていればよく、電気抵抗率が１０ー4Ω・ｍより小さい材料により形成されるのが望ましい。なお、第１電極２２は、銀（Ａｇ）により形成され第１電極２２と電気的に接続された接続用電極３０を備えており、接続用電極３０を介して電圧が印加される。
【００１８】
第２電極２８は、酸化物半導体層２４を形成するＰＣＭＯと接触させたときに生じる次式（１）により計算されるショットキー障壁の高さφＢＰが値０より大きくなるショットキー接触を生じる金属により形成されており、実施例では、アルミニウム（Ａｌ）により形成されているものとした。式（１）中、ＥｇはＰＣＭＯのバンドギャップ、ｑは電気素量、χはＰＣＭＯの電子親和力，φｍはアルミニウムの仕事関数をそれぞれ示している。
【００１９】
φBP=Eg/q+χ-φm               (1)
【００２０】
金属酸化物層２６は、第２電極２８の材料のアルミニウムの酸化物である酸化アルミニウム（ＡｌＯx，ｘは０より大きい実数）により３ｎｍの厚さに形成されている。金属酸化物層２６は、絶縁性能が高い材料、つまり、電気抵抗率が高い材料で形成されていればよく、電気抵抗率が１０10Ω・ｍより大きい材料により形成されるのが望ましい。
【００２１】
次に、こうして構成されたメモリ素子２０の製造方法について説明する。図２は、メモリ素子２０の製造工程の概略を示すフローチャートである。最初に、強度０．７ｍＪ／ｃｍ2，周波数１ＨｚのＫｒＦエキシマレーザを用いたパルスレーザデポジッション法（以下、ＰＬＤ法という）により成長温度（基板１０の温度）７００℃、酸素分圧３．９９Ｐａで２０ｎｍの厚さのＬＮＯを堆積させて第１電極２２を形成する（ステップＳ１００）。
【００２２】
第１電極２２を形成したら、形成した第１電極２２上に、強度０．７ｍＪ／ｃｍ2，周波数５ＨｚのＫｒＦエキシマレーザを用いたＰＬＤ法により成長温度（基板１０の温度）を７００℃、酸素分圧３．９９Ｐａで８０ｎｍの厚さのＰＣＭＯを堆積させてＰＣＭＯ層を形成するとともに（ステップＳ１１０）、こうして形成したＰＣＭＯ層上に、強度１．５ｍＪ／ｃｍ2、周波数１ＨｚのＫｒＦエキシマレーザを用いたＰＬＤ法により成長温度（基板１０の温度）を室温（約２０°Ｃ）、酸素分圧を１．３３×１０Ｐａで３ｎｍの厚さのＡｌＯx（ｘはＡｌ：Ｏ＝３：１〜１：０．７を満たす実数）を堆積させて酸化アルミニウム層を形成し（ステップＳ１２０）、イオンミリングにより酸化アルミニウム層，ＰＣＭＯ層の一部を順にエッチングして第１電極２２の一部を露出させると共に酸化アルミニウムからなる金属酸化物層２６とＰＣＭＯからなる酸化物半導体層２４とを形成する（ステップＳ１３０）。なお、実施例では、第１電極２２を形成した後に第１電極２２上にＰＣＭＯと酸化アルミニウムとを順に堆積させてＰＣＭＯ層と酸化アルミニウム層とを形成した後、イオンミリングによりＰＣＭＯ層および酸化アルミニウム層の一部を順にエッチングして金属酸化物層２６と酸化物半導体層２４とを形成するものとしたが、第１電極２２を形成した後に第１電極の一部を金属でマスクしてＰＣＭＯと酸化アルミニウムとを順に堆積させた後、マスクに用いた金属を除去することにより金属酸化物層２６と酸化物半導体層２４とを形成するものとしてもよい。
【００２３】
続いて、形成した金属酸化物層２６上に真空蒸着法によりＡｌを堆積させた後に堆積させたＡｌ層をパターニングして第２電極２８を形成し（ステップＳ１４０）、続いて、第１電極２２の露出している部位に真空蒸着法によりＡｇを堆積させた後に堆積させたＡｇ層をパターニングして接続用電極３０を形成する（ステップＳ１５０）。こうして、第１電極２２や酸化物半導体層２４，金属酸化物層２６をＰＬＤ法を用いて形成することにより、第１電極２２や酸化物半導体層２４，金属酸化物層２６の表面を分子層レベルで平坦に形成することができる。なお、実施例では、ＰＬＤ法により第１電極２２，酸化物半導体層２４，金属酸化物層２６を形成するものとしたが、例えば、ＣＶＤ（Chemical Vapor Deposition）法など他の薄膜を形成する方法であれば如何なる方法を用いて形成するものとしてもよい。
【００２４】
こうして構成されたメモリ素子２０の動作について説明する。図３は、メモリ素子の製造後、最初に、接続用電極３０を介して第１電極２２を接地（０Ｖ）して、第２電極２８の電圧Ｖｃを変化させて第１電極２２と第２電極２８との間に流れる電極間電流Ｉｃの絶対値｜Ｉｃ｜を測定した測定結果の一例を示す説明図である。図示するように、電圧Ｖｃを＋６Ｖにすると第１電極２２と第２電極２８との間の抵抗Ｒｃが高くなる高抵抗状態となり、こうして高抵抗状態となると電圧Ｖｃを下げても高抵抗状態が保持され、電圧Ｖｃが−６Ｖになると抵抗Ｒｃが低くなる低抵抗状態となり、こうして低抵抗状態となると電圧Ｖｃが０Ｖになるまで低抵抗状態が保持される。したがって、メモリ素子２０では、電圧Ｖｃを＋６Ｖまたは−６Ｖとしてメモリ素子２０を高抵抗状態または低抵抗状態にすることにより情報を記憶することができ、電圧Ｖｃを−６Ｖから０Ｖの間の電圧（例えば、−４Ｖ）として電極間電流Ｉｃを検出することにより記憶された情報を読み出すことができる。すなわち、メモリ素子２０は、不揮発性のメモリとして機能するのである。図４は、電圧Ｖｃに＋６Ｖの振幅のパルス（パルスの電圧が０Ｖ〜＋６Ｖ）を５回印加した後に−６Ｖの振幅のパルス（パルスの電圧が−６Ｖ〜０Ｖ）を５回印加することを繰り返したときの抵抗Ｒｃの測定結果の一例を示す説明図である。実施例のメモリ素子２０では、図示するように、パルス印加回数に対して抵抗Ｒｃが比較的安定しており、抵抗状態の変化が比較的安定して起きていることがわかる。このように、メモリ素子２０は、抵抗状態の変化を用いて適正に情報を記憶することができる。
【００２５】
図５は、金属酸化物層２６を備えていない点を除いてメモリ素子２０と同様の構成の従来のメモリ素子において電圧Ｖｃを変化させたときの電極間電流Ｉｃの測定結果の一例を示す説明図である。従来のメモリ素子では、図示するように、最初に電極間電圧Ｖｃを０Ｖから徐々に増加させて＋３Ｖ付近で電流Ｉｃが急減する「フォーミング」を起こした後に、電圧Ｖｃを＋５Ｖにすると低抵抗状態となり、電圧Ｖｃを−５Ｖにすると高抵抗状態となる。実施例のメモリ素子２０では、図３に例示するように、最初にフォーミングを起こさせることなく抵抗状態の変化が生じている。これは、第２電極２８と酸化物半導体層２４との間に金属酸化物層２６が介在するためだと考えられる。このように、メモリ素子２０は、工場などで製造された後，使用前にフォーミングが起きるよう第２電極２８に正の電圧を印加する必要がなく、従来のものに比して使い勝手がより向上したものとなっている。
【００２６】
以上説明した第１実施例のメモリ素子２０では、第１電極２２と、第２電極と、第１電極２２上にマンガン酸カルシウムプラセオジウムにより形成された酸化物半導体層２４とを備えるメモリ素子２０において、第２電極２８と酸化物半導体層２４との間に金属酸化物層２６を設けたから、フォーミング無しで情報を記憶することができる。これにより、メモリ素子２０を使用する際の使い勝手の向上を図ることができる。
【００２７】
第１実施例のメモリ素子２０では、金属酸化物層２６を３ｎｍの厚さに形成するものとしたが、金属酸化物層２６の厚さは１ｎｍから５ｎｍ程度の厚さにすることが望ましい。図６は金属酸化物層２６の厚さを１ｎｍとした点を除いてメモリ素子２０と同様の構成のメモリ素子において第２電極２８の電圧Ｖｃを変化させたときの電極間電流Ｉｃの測定結果の一例を示す説明図であり、図７は第２電極２８に＋６Ｖの振幅のパルスを５回印加した後に−６Ｖの振幅のパルスを５回印加することを繰り返したときの第１電極２２と第２電極２８との間の抵抗Ｒｃの測定結果の一例を示す説明図である。図６に例示すように、金属酸化物層２６の厚さが１ｎｍである場合でも抵抗状態の変化が観測されている。なお、図４と図７とを比較するとわかるように、低抵抗状態での抵抗Ｒｌに対する高抵抗状態での抵抗Ｒｈの抵抗比（Ｒｈ／Ｒｌ）が、金属酸化物層２６の厚さが３ｎｍのときは１０3程度であるのに対して厚さが１ｎｍのときには７０程度と低くなっている。したがって、金属酸化物層２６の厚さを薄くすることにより抵抗比が小さくなる傾向になると考えられる。
【００２８】
第１実施例のメモリ素子２０では、酸化アルミニウム層（金属酸化物層２６）を酸素分圧１．３３×１０Ｐａの下で形成するものとしたが、酸化アルミニウム層を形成する際の酸素分圧は１．３３×１０Ｐａに限定されるものではなく、メモリ素子２０に必要とされる特性に応じて適宜設定されるのが望ましく、例えば、１．３３×１０Ｐａ未満としてもよい。図８は酸化アルミニウム層を形成する際に酸素分圧を１．３３×１０-2Ｐａとした場合の電圧Ｖｃを変化させたときの電流Ｉｃの測定結果の一例を示す説明図であり、図９は酸素分圧を１．３３×１０-2Ｐａした場合の第２電極２８に＋７Ｖの振幅のパルスを５回印加した後に−７Ｖの振幅のパルスを５回印加することを繰り返したときの抵抗Ｒｃの測定結果の一例を示す説明図であり、図１０は酸化アルミニウム層を形成する際に酸素分圧を１．３３×１０-4Ｐａとした場合の電圧Ｖｃを変化させたときの電極間電流Ｉｃの測定結果の一例を示す説明図であり、図１１は酸素分圧を１．３３×１０-4Ｐａとした場合の第２電極２８に＋５Ｖの振幅のパルスを５回印加した後に−５Ｖの振幅のパルスを５回印加することを繰り返したときの抵抗Ｒｃの測定結果の一例を示す説明図であり、図１２は、図４，図９，図１１の測定結果を用いた酸素分圧と抵抗Ｒｃとの関係を示す説明図である。図８〜１１に例示するように、メモリ素子は、酸素分圧が１．３３×１０-2Ｐａ，１．３３×１０-4Ｐａのいずれであっても二つの抵抗状態が観測されているので不揮発性メモリとして機能することができるが、図１２に示すように、低抵抗状態の抵抗値Ｒｌは酸素分圧が高くなってもさほど変化しないのに対して高抵抗状態での抵抗Ｒｈは酸素分圧が高くなるほど大きくなる傾向がある。酸素分圧が高いほど酸化アルミニウム層に含まれる酸素の割合が高くなることから、酸化アルミニウム層の抵抗が高抵抗状態での抵抗Ｒｈに何らか寄与していることが考えられる。したがって、酸化アルミニウム層を形成する際の酸素分圧を適宜調整することにより、高抵抗状態のときの抵抗値Ｒｈを適宜調整して、メモリ素子２０の特性を調整できると考えられる。
【実施例２】
【００２９】
次に、本発明の第２実施例としてのメモリ素子１２０について説明する。メモリ素子１２０は、第１実施例のメモリ素子２０における第２電極２８をアルミニウムに代えて錫（Ｓｎ）により形成している点や金属酸化物層２６を酸化アルミニウムに代えて酸化錫（ＳｎＯｘ，ｘは値０より大きい実数）により形成している点，金属酸化物層２６の厚さを０．４ｎｍ〜５００ｎｍ程度としている点を除いて、同一の構成をしている。ここでは、重複した説明を回避するために、メモリ素子１２０の構成については詳細な説明は省略する。なお、錫は、アルミニウム同様、ＰＣＭＯと接触させたときにショットキー接触を形成する金属である。
【００３０】
続いて、こうして構成したメモリ素子１２０の製造方法について説明するが、重複した説明を回避するために、メモリ素子１２０の製造方法のうち、図２に例示したメモリ素子２０の製造方法と同一の工程については同一の符号を付し詳細な説明については省略する。図１３は、メモリ素子１２０の製造工程の概略を示すフローチャートである。メモリ素子１２０の製造は、最初に、ＰＬＤ法により厚さ２０ｎｍのＬＮＯを堆積させて第１電極２２を形成し（ステップＳ１００）、ＰＬＤ法により第１電極２２上に８０ｎｍのＰＣＭＯ層を形成し（ステップＳ１１０）、イオンミリングによりＰＣＭＯ層の一部をエッチングして第１電極２２の一部を露出させると共にＰＣＭＯにより形成された酸化物半導体層２４を形成する（ステップＳ１３０Ｂ）。
【００３１】
こうして酸化物半導体層２４を形成したら、真空蒸着法により錫を堆積させてＳｎ層を形成すると共に酸化物半導体層２４との間に酸化錫により形成された金属酸化物層２６を形成した後堆積したＳｎ層を所定のマスクを用いてパターニングすることにより第２電極２８を形成し（ステップＳ１４０Ｂ）、真空蒸着法により接続用電極３０を形成する（ステップＳ１５０）。ここで、錫を堆積させることによりＳｎ層（第２電極２８）と酸化物半導体層２４との間に金属酸化物層２６を形成できるのは、酸化錫内の酸素の拡散係数が５００℃で２．６×１０-8ｃｍ2／ｓｅｃと比較的大きいためＳｎを堆積させることにより酸化物半導体層２４中の酸素がＳｎ層中に拡散して十分な厚さの金属酸化物層２６を形成することができるからだと考えられる。これに対して、第１実施例のメモリ素子２０では、酸化アルミニウム内の酸素の拡散係数が５００℃で７．７×１０-22ｃｍ2／ｓｅｃと小さくＰＣＭＯ層（酸化物半導体層２４）上にアルミニウムを堆積させても十分な厚さの金属酸化物層２６を形成することができないため、ＰＣＭＯ層上に酸化アルミニウム層（金属酸化物層２６）を形成する工程が別途必要となるのである。このように、第２実施例のメモリ素子１２０では、第２電極２８の堆積と共に金属酸化物層２６を形成することができるから、より少ない工程でメモリ素子１２０を形成することができる。
【００３２】
続いて、こうしたメモリ素子１２０の動作について説明する。図１４はメモリ素子の製造後、最初に、接続用電極３０を介して第１電極２２を接地（０Ｖ）して、第２電極２８の電圧Ｖｃを変化させて第１電極２２と第２電極２８との間に流れる電極間電流Ｉｃを測定した測定結果の一例を示す説明図であり、図１５は電圧Ｖｃに＋６Ｖの振幅のパルスを５回印加した後に−６Ｖの振幅のパルスを５回印加することを繰り返したときの第１電極２２と第２電極２８との間の抵抗Ｒｃの測定結果の一例を示す説明図である。図１４に例示するように、メモリ素子１２０では、フォーミング無しに、電圧Ｖｃを＋５Ｖにすると抵抗Ｒｃが高くなる高抵抗状態となり、こうして高抵抗状態となると電圧Ｖｃを下げても高抵抗状態が保持され、電圧Ｖｃが−５Ｖになると抵抗Ｒｃが低くなる低抵抗状態となり、こうして低抵抗状態となると電圧Ｖｃが０Ｖになるまで低抵抗状態が保持され、不揮発性のメモリとして動作可能なものとなっている。また、図１５に例示するように、書き込み回数も良好な特性を示す。このように、メモリ素子１２０は、工場などで製造された後，使用前にフォーミングが起きるよう第２電極２８に正の電圧を印加する必要がなく、使用する際にフォーミングが必要な従来のものに比して使い勝手がより向上したものとなっている。
【００３３】
以上説明した第２実施例のメモリ素子１２０では、錫により形成された第２電極２８と酸化物半導体層２４との間に酸化錫により形成された金属酸化物層２６を備えているから、フォーミング無しで情報を記憶することができる。これにより、使用する際にフォーミングが必要な従来のメモリ素子に比して、使用する際の使い勝手の向上を図ることができる。また、酸素の拡散係数が比較的高い錫を酸化物半導体層２４上に蒸着させることにより、同一の工程で第２電極と共に金属酸化物層２６を形成することができるから、酸素の拡散係数が比較的低い金属により第２電極２８を形成するものに比してより少ない工程でメモリ素子１２０を形成することができる。
【００３４】
本発明の第２実施例のメモリ素子１２０では、第２電極２８を錫により形成すると共に金属酸化物層２６を錫の酸化物である酸化錫により形成するものとしたが、第２電極２８を形成する金属はＰＣＭＯと接触させるとショットキー接触を形成すると共に金属酸化物中の酸素の拡散係数が１×１０-15ｃｍ2／ｓｅｃ以上となる他の金属、例えば、鉄（Ｆｅ，酸化鉄（ＦｅＯx，ｘは値０以上の実数）内の酸素の拡散係数が５００℃で２．１×１０-15ｃｍ2／ｓｅｃ〜３．５×１０-15ｃｍ2／ｓｅｃ）やマンガン（Ｍｎ，酸化マンガン（ＭｎＯx，ｘは値０以上の実数）内の酸素の拡散係数が９００℃で２．７×１０ー9ｃｍ2／ｓｅｃ）などにより第２電極２８を形成するものとしてもよい。第２電極２８を鉄により形成する場合、図１３に例示した製造方法において、ステップＳ１４０Ｂの処理の後、温度２００℃で高い真空下で２０分間アニール処理を行なうことが望ましい。図１６はアニール処理を行なわない場合において、第１電極２２を接地（０Ｖ）して、第２電極２８の電圧Ｖｃを変化させて第１電極２２と第２電極２８との間に流れる電極間電流Ｉｃを測定した測定結果の一例を示す説明図であり、図１７はアニール処理を行なった場合の接続用電極３０を介して第１電極２２を接地（０Ｖ）して、第２電極２８の電圧Ｖｃを変化させて第１電極２２と第２電極２８との間に流れる電極間電流Ｉｃを測定した測定結果の一例を示す説明図である。図１７に例示するように、アニール処理を行なうことによりメモリ素子２０に不揮発性メモリとして動作可能な抵抗状態の変化が生じる。これは、アニール処理によって酸化物半導体層２４内の酸素の第２電極２８側への拡散が促進されて、金属酸化物層２６の形成が促進されるためだと考えられる。また、第２電極２８をマンガンにより形成する場合、図１３の製造方法のステップＳ１４０Ｂの処理において、１８０℃〜３００℃の比較的低温でマンガンを蒸着させることにより第２電極２８を形成するのが望ましい。
【実施例３】
【００３５】
次に、本発明の第３実施例としてのメモリ素子２２０について説明する。メモリ素子２２０は、第１実施例のメモリ素子２０における第２電極２８をアルミウムに代えてＰＣＭＯと接触させたときにオーミック接触を形成する金属である金（Ａｕ）により形成している点を除いて、メモリ素子２０と同一の構成をしており、製造工程もメモリ素子２０における第２電極２８をアルミウムに代えて金により形成している点を除いて同一である。ここでは、重複した説明を回避するために、メモリ素子２２０の構成については詳細な説明は省略する。
【００３６】
図１８はメモリ素子の製造後、最初に、接続用電極３０を介して第１電極２２を接地（０Ｖ）して、第２電極２８の電圧Ｖｃを変化させて第１電極２２と第２電極２８との間に流れる電極間電流Ｉｃを測定した測定結果の一例を示す説明図であり、図１９は電圧Ｖｃに＋５Ｖの振幅のパルスを５回印加した後に−５Ｖの振幅のパルスを５回印加することを繰り返したときの第１電極２２と第２電極２８との間の抵抗Ｒｃの測定結果の一例を示す説明図である。図１８に例示するように、フォーミング無しに、電圧Ｖｃを＋５Ｖにすると第１電極２２と第２電極２８との間の抵抗Ｒｃが高くなる高抵抗状態となり、こうして高抵抗状態となると電圧Ｖｃを下げても高抵抗状態が保持され、電圧Ｖｃが−５Ｖになると抵抗Ｒｃが低くなる低抵抗状態となり、こうして低抵抗状態となると電圧Ｖｃが０Ｖになるまで低抵抗状態が保持され、不揮発性のメモリとして動作可能なものとなっている。また、図１９に例示するように、書き込み回数も良好な特性を示す。こうした抵抗状態の変化を示すのは、金属酸化物層２６を備えていないメモリ素子では、図２０に示すように抵抗状態は電圧Ｖｃに拘わらずオーミックな特性を示すことから、メモリ素子２２０が酸化物層を備えているためだと考えられる。このように、メモリ素子２２０では、工場などで製造された後，使用前にフォーミングが起きるよう第２電極２８に正の電圧を印加する必要がなく、使用する際にフォーミングが必要な従来のものに比して使い勝手がより向上したものとなっている。
【００３７】
以上説明した第３実施例のメモリ素子２２０では、金により形成された第２電極２８と酸化物半導体層２４との間に酸化アルミニウムにより形成された金属酸化物層２６を備えているから、フォーミング無しで情報を記憶することができる。これにより、使用する際にフォーミングが必要なメモリ素子２０に比して、メモリ素子２０を使用する際の使い勝手のより向上を図ることができる。
【００３８】
第１〜第３実施例のメモリ素子２０，１２０，２２０では、酸化物半導体層２４はＰＣＭＯにより形成するものとしたが、例えば、ニッケル酸化物（ＮｉＯ）などＰＣＭＯと異なる他のｐ型の酸化物半導体により形成するものとしてもよい。この場合、金属酸化物層２６の材料と第２電極２８の材料との組み合わせとしては、アルミニウムと酸化アルミニウムやチタンと酸化チタン（ＴｉＯx，ｘは、値０より大きい実数），錫と酸化錫などが望ましい。
【００３９】
第１〜第３実施例のメモリ素子２０，１２０，２２０では、酸化物半導体層２４をｐ型の酸化物半導体により形成するものとしたが、例えば、酸化チタン（ＴｉＯ2）やチタン酸ストロンチウム（ＳｒＴｉＯ3）など、ｎ型の酸化物半導体により形成するものとしてもよい。この場合には、第２電極２８を酸化物半導体層２４の材料である酸化物半導体と接触させるとショットキー接触を形成するショットキー金属により形成するのが望ましい。この場合において、第２電極２８をアルミニウムまたはチタンにより形成されているものとし、金属酸化物層２６を酸化アルミニウム（ＡｌＯx，ｘは、値０より大きい実数），酸化チタン（ＴｉＯx，ｘは、値０より大きい実数），チタン酸ストロンチウム（ＳｒＴｉＯx，ｘは、値０より大きい実数），酸化マンガン（ＭｎＯx，ｘは、値０より大きい実数），酸化鉄（ＦｅＯx，ｘは、値０より大きい実数），酸化コバルト（ＣｏＯx，ｘは、値０より大きい実数），酸化錫（ＳｎＯx，ｘは、値０より大きい実数）のいずれかにより形成するのが望ましい。また、第２電極２８を酸化物半導体層２４の材料である酸化物半導体と接触させるとショットキー接触を形成するショットキー金属により形成し、金属酸化物層２６はショットキー金属の酸化物により形成することもできる。この場合において、第２電極２８の材料と金属酸化物層２６の材料との組み合わせとしては、ニッケル（Ｎｉ）と酸化ニッケル（ＮｉＯx，ｘは、値０より大きい実数），錫と酸化錫（ＳｎＯx，ｘは、値０より大きい実数），マンガンと酸化マンガン（ＭｎＯx，ｘは、値０より大きい実数），鉄と酸化鉄（ＦｅＯx，ｘは、値０より大きい実数），コバルトと酸化コバルト（ＣｏＯx，ｘは、値０より大きい実数）とするが望ましい。酸化物半導体層２４をｎ型の酸化物半導体により形成した場合には、第２電極２８の電圧Ｖｃを変化させて第１電極２２と第２電極２８との間に流れる電極間電流Ｉｃの絶対値｜Ｉｃ｜を測定すると、図３に例示したものと左右対称な図になると考えられる。つまり、電圧Ｖｃを所定の負の電圧（例えば、−７Ｖ）にすると第１電極２２と第２電極２８との間の抵抗Ｒｃが高くなる高抵抗状態となり、こうして高抵抗状態となると電圧Ｖｃを上げても高抵抗状態が保持され、電圧Ｖｃが所定の正の電圧（例えば、＋７Ｖ）になると抵抗Ｒｃが低くなる低抵抗状態となり、こうして低抵抗状態となると電圧Ｖｃが０Ｖに下がるまで低抵抗状態が保持され、不揮発性のメモリとして動作できる。
【００４０】
第１〜第３実施例のメモリ素子２０，１２０，２２０では、第１電極２２と第２電極２８とを互いに異なる金属により形成するものとしたが、第１電極２２と第２電極２８とを同じ金属により形成するものとしてもよい。この場合、金属酸化物層２６は、第２電極２８と酸化物半導体層２４との間に介在するものとしてもよいし、第１電極２２と酸化物半導体層２４との間に介在するものとしてもよい。
【００４１】
第１〜第３実施例のメモリ素子２０，１２０，２２０では、メモリ素子が基板１０上に形成されているものとしたが、基板１０に代えて、基板１０より薄い薄膜状の絶縁性の高い材料により形成された絶縁層上に形成されているものとしてもよい。
【００４２】
以上、本発明を実施するための最良の形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。
【産業上の利用可能性】
【００４３】
本発明は、記憶素子の製造産業などに利用可能である。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１実施例としてアルミ酸ランタン（ＬａＡｌＯ3）により形成されて基板１０上に形成されたメモリ素子２０の構成の概略を示す構成図である。
【図２】メモリ素子２０の製造工程の概略を示すフローチャートである。
【図３】メモリ素子２０の製造後、最初に、第２電極２８の電圧Ｖｃを変化させて電極間電流Ｉｃの絶対値｜Ｉｃ｜を測定した測定結果の一例を示す説明図である。
【図４】電圧Ｖｃに＋６Ｖの振幅のパルスを５回印加した後に−６Ｖの振幅のパルスを５回印加することを繰り返したときの第１電極２２と第２電極２８との間の抵抗Ｒｃの測定結果の一例を示す説明図である。
【図５】金属酸化物層２６を備えていない点を除いてメモリ素子２０と同様の構成の従来のメモリ素子において電圧Ｖｃを変化させたときの電流Ｉｃの測定結果の一例を示す説明図である。
【図６】酸化物半導体層２４の厚さを１ｎｍとした点を除いてメモリ素子２０と同様の構成のメモリ素子において第２電極２８の電圧Ｖｃを変化させたときの電極間電流Ｉｃの絶対値｜Ｉｃ｜の測定結果の一例を示す説明図である。
【図７】第２電極２８に＋６Ｖの振幅のパルスを５回印加した後に−６Ｖの振幅のパルスを５回印加することを繰り返したときの第１電極２２と第２電極２８との間の抵抗Ｒｃの測定結果の一例を示す説明図である。
【図８】酸化アルミニウム層を形成する際に酸素分圧を１．３３×１０-2Ｐａとした場合の電圧Ｖｃを変化させたときの電流Ｉｃの測定結果の一例を示す説明図である。
【図９】酸素分圧を１．３３×１０-2Ｐａした場合の第２電極２８に＋７Ｖの振幅のパルスを５回印加した後に−７Ｖの振幅のパルスを５回印加することを繰り返したときの第１電極２２と第２電極２８との間の抵抗値の測定結果の一例を示す説明図である。
【図１０】酸化アルミニウム層を形成する際に酸素分圧を１．３３×１０-4Ｐａとした場合の電圧Ｖｃを変化させたときの電流Ｉｃの測定結果の一例を示す説明図である。
【図１１】酸素分圧を１．３３×１０-4Ｐａとした場合の第２電極２８に＋５Ｖの振幅のパルスを５回印加した後に−５Ｖの振幅のパルスを５回印加することを繰り返したときの第１電極２２と第２電極２８との間の抵抗Ｒｃの測定結果の一例を示す説明図である。
【図１２】酸素分圧と抵抗Ｒｃとの関係を示す説明図である。
【図１３】第２実施例のメモリ素子１２０の製造工程の概略を示すフローチャートである。
【図１４】メモリ素子１２０の製造後、最初に、第２電極２８の電圧Ｖｃを変化させて第１電極２２と第２電極２８との間に流れる電極間電流Ｉｃを測定した測定結果の一例を示す説明図である。
【図１５】電圧Ｖｃに＋６Ｖの振幅のパルスを５回印加した後に−６Ｖの振幅のパルスを５回印加することを繰り返したときの第１電極２２と第２電極２８との間の抵抗Ｒｃの測定結果の一例を示す説明図である。
【図１６】アニール処理を行なわない場合における第２電極２８の電圧Ｖｃを変化させて第１電極２２と第２電極２８との間に流れる電極間電流Ｉｃを測定した測定結果の一例を示す説明図である。
【図１７】アニール処理を行なった場合の接続用電極３０を介して第１電極２２を接地（０Ｖ）して、第２電極２８の電圧Ｖｃを変化させて第１電極２２と第２電極２８との間に流れる電極間電流Ｉｃを測定した測定結果の一例を示す説明図である。
【図１８】接続用電極３０を介して第１電極２２を接地（０Ｖ）して、第２電極２８の電圧Ｖｃを変化させて第１電極２２と第２電極２８との間に流れる電極間電流Ｉｃを測定した測定結果の一例を示す説明図である。
【図１９】電圧Ｖｃに＋５Ｖの振幅のパルスを５回印加した後に−５Ｖの振幅のパルスを５回印加することを繰り返したときの第１電極２２と第２電極２８との間の抵抗Ｒｃの測定結果の一例を示す説明図である。
【図２０】金属酸化物層２６を備えていない点を除いてメモリ素子２２０と同様の構成の従来のメモリ素子において電圧Ｖｃを変化させたときの電流Ｉｃの測定結果の一例を示す説明図である。
【符号の説明】
【００４５】
１０  基板、２０，１２０，２２０  メモリ素子、２２  第１電極、２４  酸化物半導体層、２６  金属酸化物層、２８  第２電極、３０  接続用電極。
【図１】
2009295941.tif 000003
【図２】
2009295941.tif 000004
【図３】
2009295941.tif 000005
【図４】
2009295941.tif 000006
【図５】
2009295941.tif 000007
【図６】
2009295941.tif 000008
【図７】
2009295941.tif 000009
【図８】
2009295941.tif 000010
【図９】
2009295941.tif 000011
【図１０】
2009295941.tif 000012
【図１１】
2009295941.tif 000013
【図１２】
2009295941.tif 000014
【図１３】
2009295941.tif 000015
【図１４】
2009295941.tif 000016
【図１５】
2009295941.tif 000017
【図１６】
2009295941.tif 000018
【図１７】
2009295941.tif 000019
【図１８】
2009295941.tif 000020
【図１９】
2009295941.tif 000021
【図２０】
2009295941.tif 000022