(57)【要約】      （修正有）【課題】複数個直列に接続された素子の過電流保護を確実、かつ安全に行ない得るようにする。【解決手段】複数個直列接続される半導体素子１ａ〜１ｃと対応して設けられるゲート駆動回路３ａ，３ｂ，３ｃを、絶縁トランス１４ａ〜１４ｃおよび信号線１３を介して互いに接続し、いずれかの過電流判定回路８において過電流と判断されたら、当該過電流判定回路８から他のゲート駆動回路へその旨の信号を伝送することにより、他のゲート駆動回路でも過電流保護動作が行なわれるようにする。【選択図】図１
2009089557.tif 000002
【特許請求の範囲】
【請求項１】
直列接続された複数の半導体素子に対応して設けられ、これら半導体素子をオン・オフ制御するとともに、半導体素子に過電流が流れたときにオン電圧を低くすることで過電流保護動作を行なうゲート駆動回路において、
前記ゲート駆動回路間に絶縁された信号線を設け、この信号線を介して前記過電流保護動作のための信号を他のゲート駆動回路に伝送することにより、過電流保護動作を複数のゲート駆動回路で同時に行ない得るようにしたことを特徴とするゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、IGBT（絶縁ゲートバイポーラトランジスタ）等の半導体素子を用いた電力変換装置において、半導体素子をオン・オフ制御するために設けられるゲート駆動回路に関する。
【背景技術】
【０００２】
図５に一般的な半導体電力変換装置の構成例を示す。
これは、半導体素子１ａ〜１ｆと、これに逆並列接続されたダイオード２ａ〜２ｆとを組として複数個直列に接続し、半導体素子１ａ〜１ｃと１ｄ〜１ｆを交互にオン，オフさせることで、コンデンサ６の直流電力を交流電力として端子７に出力したり、端子７からの交流電力を直流電力に変換してコンデンサ６に供給するインバータ回路の例である。
【０００３】
半導体素子１ａ〜１ｆにはゲート駆動回路３ａ〜３ｆがそれぞれ接続され、図示されない制御装置によって演算されたオン・オフ信号に基き、半導体素子１ａ〜１ｆをオンまたはオフに制御するゲート信号を出力する。また、抵抗４ａ〜４ｆおよび５ａ〜５ｆにより、半導体素子１ａ〜１ｆに印加される電圧を検出する。
【０００４】
ゲート駆動回路の具体例として、例えば特許文献１に開示されている例を図6に示す。
この回路は、過電流判定回路８、ドライブ回路９、正側電源１０、負側電源１１および制御信号入力端子１２などからなり（過電圧判定回路は省略）、図示されない半導体電力変換装置の制御装置から、オンまたはオフ信号が制御信号入力端子１２に入力され、ドライブ回路９により、半導体素子１ａへ正側電源１０の正電圧または負側電源１１の負電圧を出力することで、正電圧を出力した場合には半導体素子１ａをオン、負電圧を出力した場合には半導体素子１ａをオフさせるように制御する。
【０００５】
半導体素子１ａ〜１ｆに印加される電圧は、抵抗４ａ〜４ｆおよび５ａ〜５ｆにより検出され、その電圧がある一定レベル以上になったことが、過電流判定回路８にて判別されたら、正側電源１０の正電圧を減少させるようにする。この点について、以下に具体的に説明する。
【０００６】
図５の半導体電力変換装置において、例えば半導体素子１ｄ〜１ｆが故障等によりオン状態が継続されているときに、半導体素子１ａ〜１ｃがオンすると、コンデンサ６が短絡されることになり、コンデンサ６に蓄積されていた電荷が放電することで過大な電流が流れるだけでなく、コンデンサ６の電圧が半導体素子１ａ〜１ｃに印加されることになる。この状態で半導体素子１ａ〜１ｃを通常動作と同様に瞬時にオフすると、半導体素子間のインダクタンスとオフ時の電流減少率の関係によって決まる跳ね上り電圧が重畳されるため、半導体素子１ａ〜１ｃにその耐圧以上の電圧が印加されることになり、半導体素子１ａ〜１ｃも故障する可能性がある。
【０００７】
このため、過大な電流が流れた場合には、コンデンサ６の電圧が半導体素子１ａ〜１ｃに印加されるので、オン状態で所定以上の電圧が印加されることを検出し、通常にオフするよりもゆっくりとオフさせることで、過大な電圧が印加されないように、ゲート駆動回路３からの正電圧レベルをゆっくりと減少させて行くようにする。
【０００８】
【特許文献１】特開平２００６−０９４６５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述のように、半導体素子１ｄ〜１ｆが故障等によりオン状態を継続している状態で、半導体素子１ａ〜１ｃがオンすると、コンデンサ６の電圧が半導体素子１ａ〜１ｃに印加されることになるが、半導体素子の特性によっては、均等に電圧分担されない可能性がある。つまり、コンデンサ６の電圧をＥ（Ｖ）とすると、半導体素子１ａ〜１ｃに印加される電圧は、理想的にはＥ（Ｖ）／３であるが、例えば半導体素子１ａに３Ｅ（Ｖ）／４、半導体素子１ｂ，１ｃにＥ（Ｖ）／８、のようになる可能性がある。
【００１０】
ここで、ゲート駆動回路３で検出する所定電圧レベルがＥ（Ｖ）／４で、半導体素子１ａだけが過電流を検出し、半導体素子１ｂ，１ｃでは検知しなかったとすると、半導体素子１ａだけがオフすることになるため、半導体素子１ａにその耐圧以上の電圧が印加されることになり、半導体素子１ａは耐圧以上の電圧が印加されることで故障し、さらには半導体素子１ｂ，１ｃも故障に至ることが考えられる。
【００１１】
したがって、この発明の課題は、ゲート駆動回路における過電流保護動作を確実、かつ安全に行ない得るようにすることにある。
【課題を解決するための手段】
【００１２】
このような課題を解決するため、請求項１の発明では、直列接続された複数の半導体素子に対応して設けられ、これら半導体素子をオン・オフ制御するとともに、半導体素子に過電流が流れたときにオン電圧を低くすることで過電流保護動作を行なうゲート駆動回路において、
前記ゲート駆動回路間に絶縁された信号線を設け、この信号線を介して前記過電流保護動作のための信号を他のゲート駆動回路に伝送することにより、過電流保護動作を複数のゲート駆動回路で同時に行ない得るようにしたことを特徴とする。
【発明の効果】
【００１３】
この発明によれば、複数個直列接続される半導体素子と対応して設けられるゲート駆動回路を、絶縁された信号線で互いに接続し、いずれかのゲート駆動回路で過電流が検出されたら、その旨の信号を他のゲート駆動回路へと伝送するようにしたので、他の全ゲート駆動回路で過電流保護動作を行なうことができ、安全性，確実性が向上する。
【発明を実施するための最良の形態】
【００１４】
図１はこの発明の実施の形態を示す構成図である。
これは、図５に示すゲート駆動回路３ａ〜３ｃ間に、それぞれ絶縁トランス１４ａ〜１４ｃによって絶縁された信号線１３を設ける構成にした点が特徴である。この構成により、過電流判定回路８の判定結果を絶縁トランス１４ａ〜１４ｃを介して他のゲート駆動回路へ伝送することが可能となる。
【００１５】
図２に過電流判定回路の具体例を示す。
過電流判定回路８は、主にコンパレータ１５ａ、基準電圧１６ａ、ＯＲ回路１７ａ、ラッチ回路１８ａ、モノステーブル１９ａ、ダイオード２０ａおよびゲート電圧低減回路２１ａなどから構成される。その動作は、抵抗４ａおよび５ａにより半導体素子に印加される電圧を検出し、これをコンパレータ１５ａにて設定された基準電圧１６ａと比較し、基準電圧１６ａ以上の電圧になるとラッチ回路１８ａに保持し、ゲート電圧低減回路２１ａへ出力して、ゲート駆動回路が出力する正電圧レベルを減少させるとともに、モノステーブル１９ａからワンショットのパルス信号を出力し、ダイオード２０ａを介して絶縁トランス１４ａから、他のゲート駆動回路３ｂ，３ｃへ伝送する。
【００１６】
ゲート駆動回路３ｂ，３ｃでは、絶縁トランス１４ｂ，１４ｃを介して入力され、ラッチ回路１８ｂ，１８ｃにて信号が保持され、ゲート電圧低減回路２１ｂ，２１ｃへ出力することで、ゲート駆動回路３ａと同様に、ゲート駆動回路３ｂ，３ｃが出力する正電圧レベルを減少させる動作を行なう。ここで、信号線１３は双方向であり、モノステーブル１９ａの出力と、他のゲート駆動回路からの絶縁トランス１４ａを経た信号とを突き合わせるために、ダイオード２０ａを設けている。
【００１７】
以上の動作により、過電流が流れた場合、コンデンサ６の電圧が半導体素子１ａ〜１ｃに均等に分担して印加される場合は勿論であるが、いずれか１つの半導体素子に印加される電圧が大きい場合でも、他の全ての半導体素子で保護動作が開始されるため、確実かつ安全に保護動作を行なうことが可能となる。
【００１８】
図３はこの発明の他の実施の形態を示す構成図である。
これは、図５に示すゲート駆動回路３ａ〜３ｃ間に、それぞれ電気／光変換器２２ａ〜２２ｃおよび光／電気変換器２３ａ〜２３ｃによって絶縁された、光ファイバケーブル２４ａ〜２４ｃを信号線とする構成とした点が特徴である。この構成により、過電流判定回路８の判定結果を光ファイバケーブル２４ａ〜２４ｃを介して他のゲート駆動回路に伝送することが可能となる。
【００１９】
図４に過電流判定回路の具体例を示す。
過電流判定回路８は、主にコンパレータ１５ａ、基準電圧１６ａ、ＯＲ回路１７ａ、ラッチ回路１８ａ、モノステーブル１９ａ、ダイオード２０ａおよびゲート電圧低減回路２１ａなどから構成される。その動作は、抵抗４ａおよび５ａにより半導体素子に印加される電圧を検出し、これをコンパレータ１５ａにて設定された基準電圧１６ａと比較し、基準電圧１６ａ以上の電圧になるとラッチ回路１８ａに保持し、ゲート電圧低減回路２１ａへ出力して、ゲート駆動回路３ａが出力する正電圧レベルを減少させるとともに、モノステーブル１９ａから電気／光変換器２２ａを介してワンショットのパルス信号を出力し、光ファイバケーブル２４ａを介して光／電気変換器２３ｂへ伝送する。
【００２０】
ゲート駆動回路３ｂでは、光／電気変換器２３ｂで受信した信号をラッチ回路１８ｂに保持し、ゲート電圧低減回路２１に出力する。そして、ラッチ回路１８ｂに保持された信号は、上記と同様にモノステーブル１９ｂから電気／光変換器２２ｂを介してゲート駆動回路３ｃに伝送される。その結果、ゲート駆動回路３ａ，３ｂでは、ゲート駆動回路３ａと同様に、出力する正電圧レベルを減少させる動作を行なうことができる。
【００２１】
以上のように、過電流が流れた場合、コンデンサ６の電圧が半導体素子１ａ〜１ｃに均等に分担して印加される場合は勿論であるが、いずれか１つの半導体素子に印加される電圧が大きい場合でも、全ての半導体素子の保護動作が行なわれるため、確実かつ安全な保護動作が可能となる。
【図面の簡単な説明】
【００２２】
【図１】この発明の実施の形態を示す回路図
【図２】図１の過電流判定回路の具体例を示す回路図
【図３】この発明の別の実施の形態を示す回路図
【図４】図３の過電流判定回路の具体例を示す回路図
【図５】半導体電力変換装置の一般的な例を示す構成図
【図６】図５のゲート駆動回路の従来例を示す回路図
【符号の説明】
【００２３】
１ａ〜１ｆ…半導体素子、２ａ〜２ｆ，２０ａ〜２０ｃ…ダイオード、３ａ〜３ｆ…ゲート駆動回路、４ａ〜４ｆ，５ａ〜５ｆ…抵抗、６…コンデンサ、７…端子、８…過電流判定回路、９…ドライブ回路、１０…正側電源、１１…負側電源、１２…制御信号入力端子、１３…信号線、１４ａ〜１４ｃ…絶縁トランス、１５ａ〜１５ｃ…コンパレータ、１６ａ〜１６ｃ…基準電圧、１７ａ〜１７ｃ…オア回路、１８ａ〜１８ｃ…ラッチ回路、１９ａ〜１９ｃ…モノステーブル、２１ａ〜２１ｃ…ゲート電圧低減回路、２２ａ〜２２ｃ…電気／光変換器、２３ａ〜２３ｃ…光／電気変換器、２４ａ〜２４ｃ…光ファイバケーブル。
【図１】
2009089557.tif 000003
【図２】
2009089557.tif 000004
【図３】
2009089557.tif 000005
【図４】
2009089557.tif 000006
【図５】
2009089557.tif 000007
【図６】
2009089557.tif 000008