(57)【要約】【課題】１つのデバイスによってノーマリオフ型で、低損失の双方向スイッチ機能を有するデバイスを実現する。【解決手段】本発明の双方向スイッチング素子は、一の導電型を有する動作層と、前記動作層上に形成された第１の電極及び第２の電極と、前記動作層内であって、前記第１の電極に接して形成された反対導電型を有する第１のコンタクト層と、前記動作層内であって、前記第２の電極に接して形成された反対導電型を有する第２のコンタクト層と、前記動作層上で、絶縁膜を介して、第１の電極と第２の電極間の中心線に対して略対称に形成された少なくとも１つのゲート電極と、前記ゲートに対応する部分の動作層に形成されたチャネル部と、前記第１のｎ形半導体層と前記第２のｎ形半導体層の間に少なくとも１つ形成され、前記第１のコンタクト層及び前記第２のコンタクト層よりも低い不純物濃度の反対導電型を有する電界緩和層とを備える。【選択図】    図１
2009231751.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＮ系化合物半導体からなるスイッチング素子であって、
一の導電型を有する動作層と、
前記動作層上に互いに隔離して形成された第１の電極及び第２の電極と、
前記動作層内であって、前記第１の電極に接して形成された反対導電型を有する第１のコンタクト層と、
前記動作層内であって、前記第２の電極に接して形成された反対導電型を有する第２のコンタクト層と、
前記動作層上で、絶縁膜を介して、第１の電極と第２の電極間の中心線に関して略対称に形成された少なくとも１つのゲート電極と、
前記ゲート電極に対応する部分の動作層に形成されたチャネル部と、
前記第１の電極と第２の電極との間で少なくとも１つ形成され、前記第１のコンタクト層及び前記第２のコンタクト層よりも低い不純物濃度の反対導電型を有する電界緩和層とを備えた双方向スイッチング素子。
【請求項２】
前記ゲート電極は、前記第１の電極と前記第２の電極の間に１つ形成され、
前記電界緩和層は、前記第１のコンタクト層と前記チャネル部の間、及び前記第２のコンタクト層と前記チャネル部の間に形成されていることを特徴とする請求項１に記載の双方向スイッチング素子。
【請求項３】
前記ゲート電極は、前記第１の電極と前記第２の電極の間に２つ形成され、
前記電界緩和層は、２つの前記ゲート電極に対応する部分に形成された２つのチャネル部の間に形成されていることを特徴とする請求項１に記載の双方向スイッチング素子。
【請求項４】
前記ＧａＮ系化合物半導体は、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（但し、０≦ｘ＜１、０≦ｙ＜１、０≦ｘ＋ｙ≦１）であることを特徴とする請求項１乃至請求項３のいずれか１項記載の双方向スイッチング素子。
【請求項５】
ｐ型半導体層と、
前記ｐ型半導体層上に積層された動作層と、
前記動作層上に積層され、前記動作層よりも広いバンドギャップを有する半導体材料からなる電子供給層と、
前記電子供給層上に形成された第１のオーミック電極及び第２のオーミック電極と、
前記第１のオーミック電極と前記第２のオーミック電極との間で、前記電子供給層上に形成された第１のゲート電極と、
前記第１のオーミック電極と前記第２のオーミック電極との間で、前記動作層の所定の位置に形成された前記電子走行層に達する開口部に、絶縁膜を介して設けられた第２のゲート電極とを備えた双方向スイッチング素子。
【請求項６】
前記ｐ型半導体層は、ｐ型ＧａＮ層であり、
前記動作層は、アンドープＧａＮまたはｎ型ＧａＮ層であり、
前記電子供給層は、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（但し、０＜ｘ＜１、０≦ｙ＜１、０≦ｘ＋ｙ≦１）層であることを特徴とする請求項５に記載の双方向スイッチング素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＧａＮ系化合物半導体を用いた双方向スイッチング素子に関するものである。
【背景技術】
【０００２】
化学式ＡｌxＩｎyＧａ１-x-yＮ（ただし、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）で表される窒化物系化合物半導体、たとえばＧａＮ系化合物半導体等の化合物系ワイドバンドギャップ半導体は、高い絶縁破壊電圧、飽和キャリア移動度、熱伝導度等、現在半導体材料として主流であるＳｉと比較して優れた物性を持つため、高温環境下、大パワーあるいは高周波用の半導体デバイスの材料として注目されている。
【０００３】
例えば、ＡｌＧａＮ/ＧａＮ系へテロ接合電界効果トランジスタ（ＨＦＥＴ：Heterojunction  Field  Effect  Transistor）は、ピエゾ電界によって発生するヘテロ構造界面の２次元電子ガス（２ＤＥＧ）によって高いキャリア密度と電子移動度を持っている。このＨＦＥＴは、低いオン抵抗や高速スイッチング特性、高温動作可能性といった特徴を持つためハイパワースイッチング素子としての応用に好適である。（非特許文献１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
通常ＡｌＧａＮ／ＧａＮ系ＨＦＥＴは、ゲートに電圧が印加されていなくても電流が流れるノーマリオン型のデバイスであるが、パワースイッチング素子においては、デバイスが破壊されたときの安全性の確保のため、ゲートに電圧が印加されていないときには電流が流れないノーマリオフ型のデバイスが好ましい。
【０００５】
また、半導体デバイスを利用する多くの用途においてデバイスの少数化や損失低減のために、双方向スイッチの機能を持ったデバイスが必要であり、また双方向スイッチング素子は、マトリックスコンバータ等を実現するためには必須のデバイスである。
【０００６】
現状のＳｉ系ＩＧＢＴやＭＯＳＦＥＴでは、構造上逆耐圧を確保することができない。このため、Ｓｉ系デバイスによって双方向スイッチング用デバイスを作成する場合、図６に示すようにＩＧＢＴ、ダイオードをそれぞれ２個ずつ組み合わせた回路によって構成する必要がある。
【０００７】
しかしながら、デバイスによる損失は、電流の通過する素子の数とそれぞれの素子の抵抗によって決まるため、従来の方法ではスイッチング用デバイスによる損失を低減するのが困難であった。
【０００８】
本発明は、上記課題に鑑みてなされたものであって、１つのデバイスによってノーマリオフ型で、低損失の双方向スイッチ機能を有するデバイスを実現することを目的とする。
【０００９】
【非特許文献１】M. Kuraguchi et al.,   Normally-off GaN-MISFET with well-controlled threshold voltage, International Workshop on Nitride Semiconductors  2006 (IWN2006), Oct. 22-27, 2006, Kyoto, Japan, WeED１-4
【課題を解決するための手段】
【００１０】
本発明に係るＧａＮ系化合物半導体からなる双方向スイッチング素子は、一の導電型を有する動作層と、前記動作層上に互いに隔離して形成された第１の電極及び第２の電極と、前記動作層内であって、前記第１の電極に接して形成された反対導電型を有する第１のコンタクト層と、前記動作層内であって、前記第２の電極に接して形成された反対導電型を有する第２のコンタクト層と、前記動作層上で、絶縁膜を介して、第１の電極と第２の電極間の中心線に関して略対称に形成された少なくとも１つのゲート電極と、前記ゲート電極に対応する部分の動作層に形成されたチャネル部と、前記第１の電極と第２の電極との間で少なくとも１つ形成され、前記第１のコンタクト層及び前記第２のコンタクト層よりも低い不純物濃度の反対導電型を有する電界緩和層とを備えた双方向スイッチング素子。
【００１１】
また、本発明に係るＧａＮ系化合物半導体からなる双方向スイッチング素子は、前記ゲート電極が、前記第１の電極と前記第２の電極の間に１つ形成され、前記電界緩和層は、前記第１のコンタクト層と前記チャネル部の間、及び前記第２のコンタクト層と前記チャネル部の間に形成されていることを特徴とする。
【００１２】
また、本発明に係るＧａＮ系化合物半導体からなる双方向スイッチング素子は、前記ゲート電極が、前記第１の電極と前記第２の電極の間に２つ形成され、前記電界緩和層は、２つの前記ゲート電極に対応する部分に形成された２つのチャネル部の間に形成されていることを特徴とする。
【００１３】
また、本発明に係るＧａＮ系化合物半導体からなる双方向スイッチング素子は、前記ＧａＮ系化合物半導体が、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（但し、０≦ｘ＜１、０≦ｙ＜１、０≦ｘ＋ｙ≦１）であることを特徴とする。
【００１４】
また、本発明に係るＧａＮ系化合物半導体からなる双方向スイッチング素子は、ｐ型半導体層と、前記ｐ型半導体層上に積層された動作層と、前記動作層上に積層され、前記動作層よりも広いバンドギャップを有する半導体材料からなる電子供給層と、前記電子供給層上に形成された第１のオーミック電極及び第２のオーミック電極と、前記第１のオーミック電極と前記第２のオーミック電極との間で、前記電子供給層上に形成された第１のゲート電極と、前記第１のオーミック電極と前記第２のオーミック電極との間で、前記電子供給層及び前記動作層の所定の位置に形成された前記ｐ型半導体層に達する開口部に、絶縁膜を介して設けられた第２のゲート電極とを備えることを特徴とする。
【００１５】
また、本発明に係るＧａＮ系化合物半導体からなる双方向スイッチング素子は、前記ｐ型半導体層は、ｐ型ＧａＮであり、前記動作層は、アンドープＧａＮまたはｎ型ＧａＮであり、前記電子供給層は、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（但し、０＜ｘ＜１、０≦ｙ＜１、０≦ｘ＋ｙ≦１）層であることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、ＭＯＳＦＥＴを用いてデバイスを構成しているので、ノーマリオフ型で、損失が小さい双方向スイッチング用デバイスを実現できるという顕著な効果を奏する。
【発明を実施するための最良の形態】
【００１７】
以下に、図面を参照して本発明に係る双方向スイッチング素子の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、各実施の形態において、同様の構成には同一の符号を付して説明を省略する。
【００１８】
（実施の形態１）
図１は、本発明の実施の形態１に係る双方向スイッチング素子の断面模式図である。
この双方向スイッチング素子１０は、基板１００上にバッファ層１０２と、ｐ型ＧａＮからなる動作層１０４が形成されている。動作層１０４には、所定の距離を隔ててｎ＋型ＧａＮからなるコンタクト層１２０、コンタクト層１２２が形成され、動作層１０４上には、コンタクト層１２０、コンタクト層１２２にそれぞれ接するようにオーミック電極１１０、オーミック電極１１２が形成されている。更に、動作層１０４上であって、オーミック電極１１０、オーミック電極１１２の間には、絶縁膜１１６を介してゲート電極１１４が形成されている。絶縁膜１１６と接する動作層１０４には、チャネル部１４０が形成される。チャネル部１４０と、コンタクト層１２０、コンタクト層１２２の間には、ｎ型ＧａＮからなる電界緩和層１３０、電界緩和層１３２がそれぞれ形成される。ここで、ゲート電極１１４、絶縁膜１１６、電界緩和層１３０及び電界緩和層１３２は、オーミック電極１１０、オーミック電極１１２間の中心線に対して略対称に形成されている。
【００１９】
この双方向スイッチング素子１０は、ノーマリオフ型として動作をするとともに、オーミック電極１１０、オーミック電極１１２間の中心線に対して略対称に形成されているので、２つのオーミック電極をそれぞれソース電極またはドレイン電極として利用することができ、双方向に高速のスイッチング動作をすることができる。
【００２０】
また、この双方向スイッチング素子１０では、ゲート電極１１４とコンタクト層１２０、コンタクト層１２２の間に形成された電界緩和層１３０、電界緩和層１３２によって、ゲート電極１１４とオーミック電極１１０、オーミック電極１１２の間の電界集中を緩和しているため、オフ時にも高い逆耐圧特性を持っている。
【００２１】
図２は、本発明の実施の形態１に係る双方向スイッチング素子の製造工程を示す断面模式図である。
上記構成を有する双方向スイッチング素子は以下のようにして作製することが可能である。成長装置はＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置を用い、基板はサファイア（０００１）基板１００を用いた。
【００２２】
（１）エピタキシャル成長工程
サファイア（０００１）基板１００をＭＯＣＶＤ装置内に導入し、ターボポンプ等でＭＯＣＶＤ装置内の真空度を１×１０-6ｈＰａ以下になるまで真空引きした後、不活性ガスを導入して真空度を１００ｈＰａとし、基板１００を６００℃に昇温した。温度が安定したところで、基板１００を９００ｒｐｍで回転させながら、原料となるトリメチルアルミニウム（ＴＭＡ）を１００ｃｍ3／ｍｉｎ、アンモニアを１２リットル／ｍｉｎの流量で基板１００の表面に導入し、ＡｌＮから成るバッファ層１０２を５０ｎｍ程度堆積した。
その後、アンモニアを１２リットル／ｍｉｎの流量を流しながら装置内の温度を１０５０℃まで上昇させ、トリメチルガリウム（ＴＭＧ）を３００ｃｍ3／ｍｉｎ、アンモニアを１２リットル／ｍｉｎの流量でバッファ層１０２の上に導入してｐ型またはアンドープのＧａＮ層から成る動作層１０４を３０００ｎｍ堆積した。（図２（ａ））ここで、ｐ型の不純物としては、例えばマグネシウム等を使用することができる。
【００２３】
（２）電界緩和層及びコンタクト層形成工程
次に、選択再成長、イオン注入等の方法によって、Ｓｉ等のｎ＋型不純物がドーピングされたｎ型ＧａＮからなるコンタクト層１２０、コンタクト層１２２及び電界緩和層１３０、電界緩和層１３２を形成する。（図２（ｂ））
【００２４】
（３）電極形成工程
次に、コンタクト層１２０、コンタクト層１２２に接するようにオーミック電極１１０、オーミック電極１１２を形成する。そして、電界緩和層１３０、電界緩和層１３２の形成されないチャネル部１４０の上に、絶縁膜１１６を介してゲート電極１１４を形成することによって、図１に示すような双方向スイッチング素子１０を作製することができる。
ここで、ゲート電極１１４は、２つのオーミック電極間のほぼ中間に形成することが望ましいが、電界緩和層１３０、電界緩和層１３２の不純物密度や移動度を適宜設定することによって、中心からずらした位置に形成することもできる。
【００２５】
絶縁膜１１６、オーミック電極１１０、オーミック電極１１２およびゲート電極１１４の材料としては、特に制限はなく、例えば絶縁膜１１６としては、ＳｉＯ２、ＳｉＮ等を用いることができる。また、オーミック電極１１０、オーミック電極１１２としては、Ｔｉ／Ａｌ等、ゲート電極１１４としては、Ｐｔ／Ａｕ等を用いることができる。
【００２６】
（実施の形態２）
図３は、本発明の実施の形態２に係る双方向スイッチング素子の断面模式図である。
この双方向スイッチング素子２０は、基板１００上にバッファ層１０２と、ｐ型ＧａＮからなる動作層１０４が形成されている。動作層１０４には、所定の距離を隔ててｎ＋型ＧａＮからなるコンタクト層１２０、コンタクト層１２２が形成され、動作層１０４上には、コンタクト層１２０、コンタクト層１２２にそれぞれ接するようにオーミック電極１１０、オーミック電極１１２が形成されている。また、動作層１０４上であって、オーミック電極１１０、オーミック電極１１２の間には、絶縁膜１１６を介してゲート電極１１４、ゲート電極１１５が形成されている。更に、２つのゲート電極１１４、ゲート電極１１５の下部にそれぞれ形成されたチャネル部１４０、チャネル部１４１の間には、ｎ−型ＧａＮからなる電界緩和層１３０が形成される。ここで、２つのゲート電極１１４、ゲート電極１１５、絶縁膜１１６および電界緩和層１３０は、オーミック電極１１０、オーミック電極１１２間の中心線に関して略対称に形成されている。
【００２７】
この双方向スイッチング２０では、実施の形態１と同様にノーマリオフ動作及び双方向のスイッチングが可能であるとともに、２つのゲート電極１１４、ゲート電極１１５を設けているため、オン抵抗を低減することができる。
【００２８】
更に、２つのゲート電極１１４、ゲート電極１１５は、それぞれ独立して制御することができるため、双方向のスイッチング動作において、適切な電圧に制御することによって高速応答性等のスイッチング特性を更に向上することができる。
また、ゲート電極が１つの場合と比較して、同じ素子面積でゲート電極１１４とオーミック電極１１２、およびゲート電極１１５とオーミック電極１１０の間の距離を大きくすることができるため、逆耐圧を大きくすることができる。
【００２９】
（実施の形態３）
図４は、本発明の実施の形態３に係る双方向スイッチング素子を示す断面模式図である。双方向スイッチング素子２２は、双方向スイッチング素子２０の構成に加え、チャネル部１４０とコンタクト層１２０との間、及びチャネル部１４１とコンタクト層１２２との間にｎ型ＧａＮからなる電界緩和層１３１をそれぞれ備えている。
【００３０】
この双方向スイッチング素子２２では、実施の形態２と同様にノーマリオフ動作及び双方向のスイッチングが可能であるとともに、ゲート電極１１４、ゲート電極１１５と、オーミック電極１１０、オーミック電極１１２との間にそれぞれ電界緩和層１３１を備えているため、電界集中を更に緩和することができ、更に高い耐電圧特性を有する。
【００３１】
（実施の形態４）
図５は、本発明の実施の形態４に係る双方向スイッチング素子の断面模式図である。
この双方向スイッチング素子３０は、基板１００上にバッファ層１０２と、ｐ型ＧａＮからなる下部半導体層２０３、アンドープＧａＮまたはｎ型ＧａＮからなる動作層２０４及びＡｌＧａＮからなる電子供給層２０６が順次積層されている。電子供給層２０６上には、所定の間隔を隔てて２つのオーミック電極１１０、オーミック電極１１２が形成され、該２つのオーミック電極１１０、オーミック電極１１２の間の所定の位置には、電子供給層２０６に対してショットキー接触する第１のゲート電極２１５が形成されている。更に、該２つのオーミック電極１１０、オーミック電極１１２の間の別の位置には、電子供給層２０６を貫通して電子走行層２０４に達する開口部１５０が設けられ、該開口部１５０には、絶縁膜２１６を介して第２のゲート電極２１４が形成されている。
【００３２】
ＧａＮからなる電子走行層２０４と、ＡｌＧａＮからなる電子供給層２０６との間のヘテロ接合部には、ピエゾ効果に起因した２次元電子ガス（２ＤＥＧ）層が発生する。２ＤＥＧ層は、高い導電性とキャリア移動度を有しているため、この双方向スイッチング素子３０では、チャネル移動度の低下を抑制することができ、かつゲート電極２１４が絶縁膜２１６を介して形成されているため、ゲートリークを低減することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態１に係る双方向スイッチング素子の断面模式図である。
【図２】本発明の実施の形態１に係る双方向スイッチング素子の製造工程を示す断面模式図である。
【図３】本発明の実施の形態２に係る双方向スイッチング素子の断面模式図である。
【図４】本発明の実施の形態３に係る双方向スイッチング素子の断面模式図である。
【図５】本発明の実施の形態４に係る双方向スイッチング素子の断面模式図である。
【図６】従来の双方向スイッチング素子を構成する回路図である。
【符号の説明】
【００３４】
１０、２０、２２、３０  双方向スイッチング素子    
１００            基板
１０２            バッファ層
１０４            動作層
１１０、１１２    オーミック電極
１１４、１１５、２１４、２１５    ゲート電極
１１６、２１６    絶縁膜
１２０、１２２    コンタクト層
１３０〜１３２    電界緩和層
１４０〜１４４    チャネル部
１５０            開口部
２０３            下部半導体層
２０４            電子走行層
２０６            電子供給層
【図１】
2009231751.tif 000003
【図２】
2009231751.tif 000004
【図３】
2009231751.tif 000005
【図４】
2009231751.tif 000006
【図５】
2009231751.tif 000007
【図６】
2009231751.tif 000008