(57)【要約】【課題】本発明は、アプリケーション処理の空き時間を利用してデータの書き込みを行い、周期処理を守ることができる情報処理装置を提供することを目的とする。【解決手段】所定周期でアプリケーション処理を実行するＣＰＵ１０と、  データ書き込み処理を行うと、前記ＣＰＵのリソースを占有して前記アプリケーション処理を停止させてしまう不揮発性メモリ２０と、  前記アプリケーション処理を実行後に、前記所定周期内の残りの時間で前記データ書き込み処理が可能か否かを判定する書き込み判定手段３０と、  該書き込み判定手段により、前記データ書き込み処理が可能と判定されたときには、前記データ書き込み処理を実行するデータ書き込み手段４０と、を有することを特徴とする。【選択図】図２
2009230425.tif 000002
【特許請求の範囲】
【請求項１】
所定周期でアプリケーション処理を実行するＣＰＵと、
データ書き込み処理を行うと、前記ＣＰＵのリソースを占有して前記アプリケーション処理を停止させてしまう不揮発性メモリと、
前記アプリケーション処理の実行後に、前記所定周期内の残りの時間で前記データ書き込み処理が可能か否かを判定する書き込み判定手段と、
該書き込み判定手段により、前記データ書き込み処理が可能と判定されたときには、前記データ書き込み処理を実行するデータ書き込み手段と、を有することを特徴とする情報処理装置。
【請求項２】
前記データ書き込み処理を中断させる割り込み処理を行う周期処理用タイマと、
該周期処理用タイマが前記割り込み処理を行うタイミングが、前記所定周期内となるように前記周期処理用タイマを制御する周期時間制御手段と、を有することを特徴とする請求項１に記載の情報処理装置。
【請求項３】
前記周期時間制御手段は、前記周期処理タイマのカウント値を、前記所定周期の全体のカウント値よりも小さい値のカウント値に設定することにより、前記割り込み処理を行うタイミングを制御することを特徴とする請求項１又は２に記載の情報処理装置。
【請求項４】
前記所定周期を計測するメイン周期用タイマを備えることを特徴とする請求項１乃至３のいずれか一項に記載の情報処理装置。
【請求項５】
前記ＣＰＵは、前記データ書き込み手段を含むことを特徴とする請求項１乃至４のいずれか一項に記載の情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置に関し、特に、データ書き込み処理を行うと、ＣＰＵのアプリケーション処理が停止してしまう不揮発性メモリを有する情報処理装置に関する。
【背景技術】
【０００２】
従来から、コンピュータプログラムを実行するコンピュータにおいて、コンピュータプログラムの一部を含む命令中の情報を、コンピュータプログラムの実行に割り込むことなく変更する装置であって、情報を自身の内部のアドレスに記憶するメモリ手段と、メモリ手段に連結されており、コンピュータによる使用のために情報に周期的にアクセスする手段と、メモリ手段に連結されており、コンピュータプログラムの実行に割り込まずにメモリ手段内に記憶された情報を変更するように、アクセス手段によるメモリ手段への周期的なアクセスの合間に情報を変更する手段を備えた装置が知られている（例えば、特許文献１参照）。
【特許文献１】特表平９−５１２１１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述の特許文献１に記載の構成では、コンピュータプログラムの実行が周期処理の大半を占めた場合や、メモリ手段内に記憶された情報の変更量が多い場合には、周期的なアクセスの合間に情報を変更しても、周期内に情報の変更処理が終了せず、次の周期に処理が跨ってしまい、周期が守れなくなってしまうという問題があった。
【０００４】
そこで、本発明は、アプリケーション処理の空き時間を利用してデータの書き込みを行い、周期処理を守ることができる情報処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、第１の発明に係る情報処理装置は、所定周期でアプリケーション処理を実行するＣＰＵと、
データ書き込み処理を行うと、前記ＣＰＵのリソースを占有して前記アプリケーション処理を停止させてしまう不揮発性メモリと、
前記アプリケーション処理を実行後に、前記所定周期内の残りの時間で前記データ書き込み処理が可能か否かを判定する書き込み判定手段と、
該書き込み判定手段により、前記データ書き込み処理が可能と判定されたときには、前記データ書き込み処理を実行するデータ書き込み手段と、を有することを特徴とする。
【０００６】
これにより、データ書き込み処理は、周期の空き時間を利用して行うことができるともに、データ書き込みが間に合わないときはデータ書き込みを行わないので、データ書き込み処理が次の周期に跨ることを防ぐことができ、所定周期を守ってアプリケーション処理を行うことができる。
【０００７】
第２の発明は、第１の発明に係る情報処理装置において、
前記データ書き込み処理を中断させる割り込み処理を行う周期処理用タイマと、
該周期処理用タイマが前記割り込み処理を行うタイミングが、前記所定周期内となるように前記周期処理用タイマを制御する周期時間制御手段と、を有することを特徴とする。
【０００８】
これにより、所定処理周期内でデータ書き込み処理を中断させることができ、次の周期には通常のアプリケーション処理を実行することができる。
【０００９】
第３の発明は、第１又は第２の発明に係る情報処理装置において、
前記周期時間制御手段は、前記周期処理タイマのカウント値を、前記所定周期の全体のカウント値よりも小さい値のカウント値に設定することにより、前記割り込み処理を行うタイミングを制御することを特徴とする。
【００１０】
これにより、周期処理タイマのカウント値設定により、データ書き込み処理が周期内の残り時間で完了しない場合でも、データ書き込み処理を所定周期内で確実に中断し、周期を守る制御を行うことができる。
【００１１】
第４の発明は、第１〜３のいずれかの発明に係る情報処理装置において、
前記所定周期を計測するメイン周期用タイマを備えることを特徴とする。
【００１２】
これにより、通常の所定周期は、別の専用タイマを設けて時間計測を行うことができ、所定周期の計測は、データ書き込み処理の有無に関わらず、常に一定とすることができる。
【００１３】
第５の発明は、第１〜４のいずれかの発明に係る情報処理装置において、
前記ＣＰＵは、前記データ書き込み手段を含むことを特徴とする。
【００１４】
これにより、ＣＰＵにおいて不揮発性メモリの書き込みを行うことができる。
【発明の効果】
【００１５】
本発明によれば、アプリケーション処理の周期処理の空き時間を利用して、周期を確実に守りつつ不揮発性メモリのデータ書き込み処理を行うことができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
【実施例１】
【００１７】
図１は、本発明を適用した実施例１に係る情報処理装置１００の全体構成の一例を示した図である。図１において、実施例１に係る情報処理装置１００は、ＣＰＵ（Central  Processing  Unit、中央処理装置）１０と、不揮発性メモリ２０と、書き込み判定手段３０と、書き込み手段４０と、周期処理用タイマ５０と、周期時間制御手段６０とを備える。また、本実施例に係る情報処理装置１００は、メイン周期用タイマ７０と、ＲＡＭ（Random  Access  Memory）８０と、入出力ポート９０とを備えてもよい。更に、図１には示していないが、本実施例に係る情報処理装置１００は、必要に応じて不揮発性メモリ２０以外のＲＯＭ（Read  Only  Memory）を備えてもよい。
【００１８】
本実施例に係る情報処理装置１００は、例えば、マイクロコンピュータ又はマイクロコントローラとして構成されてよく、種々の電子装置に組み込まれて使用されてもよい。例えば、電子計算機の一部として使用されてもよいし、特定の目的を有する組み込み用途に用いられてもよい。特定装置の組み込み用途としては、例えば車両用のＥＣＵ（Electronic  Control  Unit、電子制御ユニット）等に用いられてもよい。
【００１９】
ＣＰＵ１０は、種々の演算処理、制御処理を行う手段であり、情報処理装置１００の頭脳とも呼べる部分である。本実施例に係る情報処理装置１００においては、ＣＰＵ１０は、特定の目的のため、所定の機能を果たすためのアプリケーション処理を行う。
【００２０】
ＣＰＵ１０は、アプリケーション処理を行うときには、所定周期内でアプリケーション処理を実行する。種々のアプリケーション処理は、所定の周期単位で実行され、ＣＰＵ１０は、所定周期内で区切りよく各アプリケーション処理を実行して動作する。
【００２１】
不揮発性メモリ２０は、電気的に書き換え可能で、かつ電源が切れても記憶内容を保持できる記憶手段である。本実施例に係る不揮発性メモリ２０は、データ書き込み処理を行うと、ＣＰＵ１０のリソースが占有され、ＣＰＵ１０による通常のアプリケーション処理が停止してしまう性質を有する不揮発性メモリ２０を対象としている。不揮発性メモリ２０は、例えば、フラッシュメモリや、ＥＥＰＲＯＭ（Electrically  Erasable  and  Programmable  Read  Only  Memory）等の半導体メモリが適用されてよい。本実施例においては、以下、不揮発性メモリ２０にフラッシュメモリを適用する例を挙げて説明するが、上述のＥＥＰＲＯＭ等を含めて、データ書き換えが可能で、かつデータ書き込み処理の際に、ＣＰＵリソースが占有されてしまうタイプの不揮発性メモリ２０であれば、種々の態様の不揮発性メモリ２０が適用され得る。
【００２２】
不揮発性メモリ２０は、ＣＰＵ１０で実行するアプリケーション処理のプログラムを記憶している。これにより、ＣＰＵ１０は、不揮発性メモリ２０に記憶されたプログラムを読み込んで所定のアプリケーション処理を実行することができる。また、上述のように、不揮発性メモリ２０に記憶されているアプリケーション処理のプログラムは、必要に応じて書き換え可能である。
【００２３】
不揮発性メモリ２０は、必要に応じて、ＯＳ（Operating  System）の基本ソフトウェアも記憶してよい。なお、ＯＳは、書き換えの行わないＲＯＭに記憶しておいた方が好ましい場合には、ＯＳ用にＲＯＭを備えてもよい。
【００２４】
書き込み判定手段３０は、ＣＰＵ１０が所定周期内でアプリケーション処理を終了したときに、１周期の残り時間で不揮発性メモリ２０へのデータ書き込み処理が可能な時間が残っているか否かを判定する手段である。不揮発性メモリ２０へのデータ書き込み処理を行う場合には、データ書き込み処理に最低限必要とされる時間があるので、書き込み判定手段３０は、アプリケーション処理を終了した段階で、データ書き込み処理に要する最低限の時間が残されているか否かを判定する。
【００２５】
具体的には、例えば、書き込み判定手段３０は、ＣＰＵ１０から周期内のアプリケーション処理終了の情報を取得するとともに、周期処理用タイマ５０を監視して、周期の残り時間を算出し、それがデータ書き込み処理に要する所定時間以上であるか否かを判定し、残り時間が所定時間以上あればデータ書き込み処理可能と判定し、所定時間未満であれば、データ書き込み処理不可能と判定するようにしてもよい。なお、データ書き込み処理に要する最低限の所定時間は、不揮発性メモリ２０の態様等に依存するが、例えば、１０〔Ｍバイト／秒〕程度であってもよい。
【００２６】
書き込み判定手段３０は、上述のような判定演算処理を行うので、演算処理機能を有する手段で構成されてよく、例えばＡＳＩＣ（Application  Specific  Integrated  Circuit）で構成されてもよいし、ＣＰＵ１０の一部として組み込まれて構成されてもよい。
【００２７】
書き込み判定手段３０は、書き込み判定の判定結果をＣＰＵ１０に送り、ＣＰＵ１０に次の動作を適切に実行させるための情報を提供してよい。これにより、ＣＰＵ１０は、周期の残り時間で不揮発性メモリ２０へのデータ書き込み処理を実行するか、実行せずに次の周期に入ってアプリケーション処理を実行するかを適切に選択することができる。
【００２８】
書き込み手段４０は、不揮発性メモリ２０にデータの書き込みを行う手段である。書き込み手段４０は、例えば、ＡＳＩＣ等によりライタ等の書き込み機能を有する手段として構成されてもよい。また、ＣＰＵ１０内に組み込まれてＣＰＵ１０の一部として構成されてもよいが、この点については、実施例２において説明する。
【００２９】
周期処理用タイマ５０は、周期処理の時間を計測するとともに、書き込み手段４０によるデータ書き込み処理を、割り込みにより中断し、周期内での処理を終了させる手段である。周期処理用タイマ５０は、周期の開始からカウントを開始し、不揮発性メモリ２０へのデータ書き込み処理を実行することになったときには、データ書き込み処理の中断タイミングを時間計測する。周期処理用タイマ５０は、例えば、ＣＰＵ１０の動作周期よりも短い時間間隔で供給されるクロックをカウントして加算し、クロックが所定回数に達したときに、ＣＰＵ１０に割り込み要求を出して処理の終了を通知する機能を備えていてよい。ＣＰＵ１０は、この割り込み要求により、データ書き込み処理を終了させることができる。
【００３０】
周期時間制御手段６０は、周期処理タイマ５０による割り込み処理を実行するタイミングを制御する手段である。周期時間制御手段６０は、不揮発性メモリ２０へのデータ書き込み処理が行われるときには、周期処理用タイマ５０の割り込みタイミングが、所定周期内に収まり、次の周期に跨ることがないように、時間制御を行う。周期時間制御手段６０は、具体的には、周期処理用タイマ５０のカウント値を設定して、周期処理タイマ５０による割り込み処理が行われるタイミングを設定する。周期処理用タイマ５０のカウント値の設定は、所定周期の全体のカウント値よりも、小さなカウント値が設定されることになる。
【００３１】
メイン周期用タイマ７０は、ＣＰＵ１０がアプリケーション処理を行う所定周期の時間計測を行う手段である。メイン周期タイマ７０は、例えば一定のインターバルとなるようにクロックのカウント値が設定され、クロック数をカウントして設定されたカウント値に達した段階でＣＰＵ１０に割り込み要求を行うようにしてよい。このとき、ＣＰＵ１０は、それに応じて周期を終了し、次の周期を開始する動作を行うようにしてよい。これにより、アプリケーション処理等の処理は、ＣＰＵ１０において一定の所定周期で実行される。
【００３２】
ＲＡＭ８０は、データの電気的な読み書きが可能で、電源が入っているときにのみデータの記憶が可能な一時記憶手段である。ＲＡＭ６０は、ＣＰＵ１０によるデータ加工等に使用されてよい。
【００３３】
入出力ポート９０は、情報処理装置１００の外部に接続する機器との情報の入出力に使用するインターフェース手段である。例えば、情報処理装置１００が、車両用ＥＣＵに適用された場合には、他の車両用ＥＣＵやセンサ等からの信号の入出力を行う。
【００３４】
次に、図２を用いて、本実施例に係る情報処理装置１００の処理フローについて説明する。図２は、本実施例に係る情報処理装置１００の１周期分の処理フローの一例を示した図である。
【００３５】
ステップ１００では、ＣＰＵ１０の所定周期の開始と同時に、周期処理用タイマ５０がカウントをスタートする。このとき、メイン周期用タイマ７０も、同時にカウントをスタートするようにしてよい。
【００３６】
ステップ１１０では、ＣＰＵ１０が、不揮発性メモリ２０に記憶されているアプリケーションプログラムを読み込んでアプリケーション処理が実行される。
【００３７】
ステップ１２０では、書き込み判定手段３０により、所定周期内でのアプリケーション処理の実行後に、所定周期内の残り時間で、不揮発性メモリ２０へのデータ書き込み処理の実行が可能か否かについての判定処理が実行される。ステップ１２０で、データ書き込み処理の実施の可否の判定を開始するタイミングは、ＣＰＵ１０でのアプリケーション処理が終了したタイミングでもよいし、どのアプリケーションを実行するかが分かっており、かつ当該アプリケーションに要する時間が定まっている場合には、アプリケーション処理の実行中に、並行してデータ書き込み処理実施の可否判定を行うようにしてもよい。
【００３８】
ステップ１３０では、書き込み判定手段３０により、所定周期内の残り時間で不揮発性メモリ２０へのデータ書き込み処理の実行が可能か否かの判定結果が出される。判定は、周期処理用タイマ５０又はメイン周期用タイマ７０に示された所定周期内の残り時間と、不揮発性メモリ２０へのデータ書き込み処理に要する時間との関係に基づいて判定してよい。
【００３９】
例えば、通常のアプリケーション処理（メイン処理）を実行するために設定された所定周期が５〔ｍｓ〕であり、データ書き込み処理の実施に最低１〔ｍｓ〕の時間を必要とする場合を考える。ここで、周期内でアプリケーション処理を終了するのに２〔ｍｓ〕要したとすると、残りは３〔ｍｓ〕空き時間があるので、その間にデータ書き込み処理は可能と判定する。一方、アプリケーション処理を終了するのに４．５〔ｍｓ〕要するとすると、残りは０．５〔ｍｓ〕しかないので、データ書き込み処理は不可能と判定する。
【００４０】
ステップ１３０において、データ書き込み処理が不可能であると判定された場合には、その周期の処理を終了する。また、次の周期について、図２で示したのと同様の処理フローが繰り返される。一方、データ書き込み処理が可能と判定された場合には、実行中のメイン周期用タイマ７０のカウント値よりも、周期処理用タイマ５０のカウント値が小さくなるような制御を、周期時間制御手段６０が行い、データ書き込み処理の中断タイミング（所定周期内では、終了タイミング）が、所定周期を越えないように制御され、ステップ１４０に進む。
【００４１】
なお、ステップ１３０の判定結果は、ＣＰＵ１０に出力される。
【００４２】
ステップ１４０では、ＣＰＵ１０からの指示に従い、データ書き込み手段４０により、不揮発性メモリ２０へのデータ書き込み処理が実行される。データ書き込み処理中、ＣＰＵリソースは占有される。なお、割り込み処理は受け付ける状態となっている。また、データ書き込み処理は、複数バイトのデータ書き込みが可能である。
【００４３】
ステップ１５０では、周期処理用タイマ５０により、割り込み要求がＣＰＵ１０に対してなされ、割り込み処理が実行される。これにより、ＣＰＵ１０は、データ書き込み処理を中断する処理を開始する。
【００４４】
ステップ１６０では、ＣＰＵ１０の指示に従い、データ書き込み手段４０がデータ書き込み処理を中断する。所定周期内での処理は、これで終了することになる。そして、次の周期で、図２に示した処理フローが実行され、周期毎に図２の処理フローが繰り返し実行される。
【００４５】
次に、図３及び図４を用いて、ＣＰＵ１０における処理の内容を、より詳細に説明する。図３は、本実施例に係る情報処理装置１００において実行される時分割書き込み処理のタイミングチャートの一例である。図４は、図３のタイミングチャートに対応させた、本実施例に係る情報処理装置１００のより詳細な処理フロー図の一例である。
【００４６】
図３は、メインとなるアプリケーション処理をＣＰＵ１０が所定周期で実行してゆく場合における、アプリケーション処理とデータ書き込み処理の関係の種々の例を示している。
【００４７】
図３（ａ）は、メインとなるアプリケーション処理の後に、データ書き込み処理が可能な場合の一例について示した図である。図３（ａ）において、所定周期の開始と同時に、機能１を有するアプリケーション処理Ａが実行され、次いで機能２を有するアプリケーション処理Ｂが実行されている。それらのアプリケーション処理Ａ、Ｂを実行した後、メイン周期の所定周期内では、まだ残り時間が十分存在するので、その後にデータ書き込み処理Ｄが実行されている。そして、データ書き込み処理Ｄは、メイン周期の最後に到達しないうちに、一旦中断し、図３（ａ）の所定周期内でその処理を終了している。なお、この場合のデータ書き込み処理の終了は、周期処理用タイマ５０による割り込み処理により実行されてよい。この割り込み処理を実行するタイミングは、周期時間制御手段６０により、所定周期の時間をカウントするメイン周期用タイマ７０の所定周期全体のカウント値よりも、周期処理用タイマ５０のカウント値が小さくなるように設定されて制御されてよい。
【００４８】
図３（ｂ）は、図３（ａ）の次の所定周期のタイミングチャートであり、データ書き込み処理の実行が不可能な場合の一例について示した図である。図３（ｂ）において、機能１を有するアプリケーション処理Ａ、機能２を有するアプリケーション処理Ｂ及び機能３を有するアプリケーション処理Ｃが順次実行され、これらのアプリケーション処理Ａ、Ｂ、Ｃが総て終了した段階で、メイン周期の所定周期内では、データ書き込み処理Ｄを行う十分な時間が残っていない。よって、この場合には、通常の所定周期のアプリケーション処理Ａ、Ｂ、Ｃを実行し、所定周期の処理を終了する。この場合には、周期処理用タイマ５０は、メイン周期用タイマ７０のカウント値と同じカウント値をカウントし、処理を終了してよい。所定周期を終了させる割り込み処理は、メイン周期用タイマ７０が行ってもよいし、周期処理用タイマ５０が行ってもよいが、通常の処理であるので、メイン周期用タイマ７０が行うことが好ましい。
【００４９】
図３（ｃ）は、図３（ｂ）の次の所定周期のタイミングチャートであり、データ書き込み処理の実行が可能な場合の一例について示した図である。図３（ｃ）において、所定周期の開始と同時に機能１を有するアプリケーション処理Ａが実行され、これで所定周期内のアプリケーション処理が完了している。そして、アプリケーション処理Ａの終了段階で、メイン周期の所定周期内に十分な時間が残されているので、データ書き込み処理Ｄが実行される。このとき実行されるデータ書き込み処理Ｄは、図３（ａ）で中断されたデータ書き込み処理Ｄの続きであってよい。これにより、データ書き込み処理Ｄの書き込みデータ量が大きく、複数バイトのデータが連続し、総てのデータの書き込み処理を行うと、所定周期の時間を越えてしまうような場合であっても、複数の周期の空き時間を利用して時分割処理を行うことにより、通常のアプリケーション処理Ａ、Ｂ、Ｃに影響を与えることなく、データ書き込み処理を実行することができる。
【００５０】
なお、図３（ｃ）におけるデータ書き込み処理の終了も、メイン周期の所定周期内に収まるように、処理周期用タイマ５０を周期時間制御手段６０が設定して制御してよい。これにより、メイン周期の所定周期は一定に保たれ、所定周期を守りつつ、所定周期よりも長い時間のデータ書き込み処理時間を要する複数バイトのデータを書き込むことができる。
【００５１】
図４は、図３のタイミングチャートに対応させた、本実施例に係る情報処理装置１００のより詳細な１周期分の処理フロー図の一例を示している。なお、図２で示した処理フロー図と同様の処理については、同一のステップ番号を付し、その説明を省略又は簡略化する。
【００５２】
ステップ１００では、周期処理用タイマ５０及びメイン周期用タイマ７０の双方が、カウントをスタートさせる。これは、図２と同様のステップである。
【００５３】
ステップ１１１では、機能１を有するアプリケーション処理Ａが実行される。
【００５４】
ステップ１１２では、機能２を有するアプリケーション処理Ｂが実行される。なお、図３（ｃ）の場合には、アプリケーション処理Ｂは周期内に存在しないので、そのままステップ１１２を通過する。
【００５５】
ステップ１１３では、機能３を有するアプリケーション処理Ｃが実行される。なお、図３（ａ）、（ｃ）の場合には、アプリケーション処理Ｃは周期内に存在しないので、そのままステップ１１３を通過する。
【００５６】
ステップ１２０では、書き込み判定手段３０により、データ書き込み処理Ｄが可能か否かの判定が開始される。このステップは、図２と同様のステップであるので、その説明を省略する。
【００５７】
ステップ１３０では、書き込み判定手段３０により、データ書き込み判定処理Ｄが可能か否かの判定結果がＣＰＵ１０に出力される。本ステップも、図２と同様のステップであるので、その説明を省略する。図３（ｂ）に示すように、データ書き込み処理Ｄが不可能と判定された場合には、周期内の処理を終了し、処理フローを終了する。一方、図３（ａ）、（ｃ）に示すように、データ書き込み処理Ｄが可能と判定された場合には、ステップ１３１に進む。
【００５８】
ステップ１３１では、周期時間制御手段６０により、周期処理用タイマ５０のカウント値が設定される。その際、データ書き込み処理を中断するのに適切であり、かつメイン周期の所定周期内に収まるように周期処理用タイマ５０のカウント値を設定する。具体的には、メイン周期用タイマ７０の周期全体のカウント値よりは小さく、かつデータ書き込み処理のタイミングのよい切れ目となるように、周期処理用タイマ５０のカウント値を設定するようにしてよい。
【００５９】
ステップ１４０では、ＣＰＵ１０の指示に従い、データ書き込み手段４０により、不揮発性メモリ２０へのデータ書き込み処理が実行される。本ステップは、図２と同様であるので、その説明を省略する。
【００６０】
ステップ１５０では、周期処理用タイマ５０により、ＣＰＵ１０にタイマ割り込み処理が実行される。本ステップは、図２と同様であるので、その説明を省略する。
【００６１】
ステップ１６０では、ＣＰＵ１０の指示に従い、データ書き込み手段４０がデータ書き込み処理を中断する。これにて、１周期におけるデータ書き込み処理が終了するとともに、当該１周期における処理自体も終了する。
【００６２】
次の周期において、図４に示す処理フローを繰り返し実行してゆくが、図４の処理フローにより、図３（ａ）、（ｂ）、（ｃ）の総ての場合において対応する処理を行うことができ、また図３に示されない他の処理パターンについても、対応する処理を実行することができる。そして、これにより、例えば、所定周期が５〔ｍｓ〕である場合に、書き込みに５〔ｍｓ〕以上必要とする連続する複数バイトのデータを書き込む必要がある場合でも、書き込み判定手段３０によりデータ書き込み処理可否判定を行い、メインのアプリケーション処理実行後の所定周期内での空き時間を確認し、時分割処理を行うことにより、データ書き込み処理を実行することができる。
【実施例２】
【００６３】
図５は、本発明を適用した実施例２に係る情報処理装置１００ａの全体構成の一例を示した図である。図５において、実施例２に係る情報処理装置１００ａは、ＣＰＵ１０ａと、不揮発性メモリ２０と、書き込み判定手段３０と、周期処理用タイマ５０と、周期時間制御手段６０と、メイン周期用タイマ７０と、ＲＡＭ８０と、入出力ポート９０とを備える点で、実施例１の図１に係る情報処理装置１００と同様である。
【００６４】
図５において、データ書き込み手段４０ａが、ＣＰＵ１０ａに組み込まれ、ＣＰＵ１０ａが不揮発性メモリ２０のデータ書き込み処理を直接行うように構成されている点で、実施例１に係る情報処理装置１００と異なっている。
【００６５】
このように、不揮発性メモリ２０へのデータ書き込み処理は、ＣＰＵ１０ａが直接行うようにしてもよい。これにより、必要な部品点数を減少させることができる。また、図５において、書き込み判定手段３０、周期処理用タイマ５０、周期時間制御手段６０及びメイン周期用タイマ７０をＣＰＵ１０ａの外付けとして示しているが、用途や必要に応じて、ＣＰＵ１０ａ内部に組み込んで、処理を行うようにしてもよい。
【００６６】
このように、実施例２に係る情報処理装置１００ａは、種々の演算処理機能については、同様の機能を有していれば、ＣＰＵ１０ａ内部に組み込んで構成してもよい。これにより、コンパクトで省スペースの情報処理装置１００ａとして構成することができる。
【００６７】
なお、他の構成要素については、実施例１と同様の内容であるので、同一の参照符号を付して、その説明を省略する。また、図２乃至図３において説明した処理フロー及びタイミングチャートについても、実施例２にそのまま適用することができる。
【００６８】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
【図面の簡単な説明】
【００６９】
【図１】実施例１に係る情報処理装置１００の全体構成の一例を示した図である。
【図２】本実施例に係る情報処理装置１００の１周期分の処理フロー図の一例である。
【図３】時分割書き込み処理のタイミングチャートの一例である。図３（ａ）は、データ書き込み処理が可能な場合の一例について示した図である。図３（ｂ）は、データ書き込み処理の実行が不可能な場合の一例について示した図である。図３（ｃ）は、データ書き込み処理の実行が可能な場合の一例について示した図である。
【図４】本実施例に係る情報処理装置１００のより詳細な処理フロー図の一例である。
【図５】実施例２に係る情報処理装置１００ａの全体構成の一例を示した図である。
【符号の説明】
【００７０】
１０、１０ａ    ＣＰＵ
２０    不揮発性メモリ
３０    書き込み判定手段
４０、４０ａ    データ書き込み手段
５０    周期処理用タイマ
６０    周期時間制御手段
７０    メイン周期用タイマ
８０    ＲＡＭ
９０    入出力ポート
１００、１００ａ    情報処理装置
【図１】
2009230425.tif 000003
【図２】
2009230425.tif 000004
【図３】
2009230425.tif 000005
【図４】
2009230425.tif 000006
【図５】
2009230425.tif 000007