(57)【要約】【課題】ノッチ及びオリエンテーションフラット等の結晶方位の指標の精度が十分とはいえない場合であっても、それを補償することができる半導体装置の製造方法を提供する。【解決手段】ノッチ等の指標のずれに対する補正値を決定する。この補正値決定処理では、先ず、処理の対象となっているすべての半導体基板に対し、各半導体基板における角度の誤差を測定する（ステップＳ１０１）。各半導体基板について測定した角度の誤差の統計処理を行う（ステップＳ１０２）。具体的には、角度の誤差の「オフセット値」及び「ばらつきの大きさ」を求める。そして、ばらつきの大きさが所定範囲内にあれば、オフセット値の符号を反転したものを各半導体基板の補正値として決定し（ステップＳ１０３、Ｓ１０４）、外れていれば、半導体基板毎に、測定された角度の誤差の符号を反転したものを補正値として決定する（ステップＳ１０３、ステップＳ１０５）。【選択図】図３
2009049193.tif 000002
【特許請求の範囲】
【請求項１】
結晶方位を示す指標が形成された複数の半導体基板について、各々の前記指標の誤差のオフセット値及びばらつきの大きさを取得する工程と、
前記ばらつきの大きさが所定範囲内にあれば、前記複数の半導体基板に対して、前記オフセット値に関連付けられた共通の補正値を設定し、前記ばらつきの大きさが前記所定範囲から外れていれば、前記複数の半導体基板に対して、個別に前記指標の誤差に関連付けられた補正値を設定する工程と、
前記半導体基板を処理する際、該半導体基板に関連付けられた補正値を参照し、該補正値に基づいて、該半導体基板の位置の補正を行う処理工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記オフセット値に関連付けられた補正値として、前記オフセット値の符号を反転したものを設定することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
個別に前記指標の誤差に関連付けられた補正値として、当該半導体基板の前記指標の誤差の符号を反転したものを設定することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記オフセット値及び前記ばらつきの大きさを取得する工程の前に、前記複数の半導体基板について、前記指標の誤差を測定する工程を有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記処理工程は、
前記半導体基板上にレジスト膜を形成する工程と、
前記半導体基板を露光機内に搬送する工程と、
前記指標に基づく位置の補正を行う工程と、
前記補正値に基づく位置の補正を行う工程と、
前記レジスト膜を対して露光を行う工程と、
を含むことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微細化に伴う精度の低下の抑制に好適な半導体装置の製造方法に関する。
【背景技術】
【０００２】
シリコン基板等の半導体基板では、その結晶方位に応じて電子の移動度等が相違している。このため、半導体装置の製造に当たっては、結晶方位に応じたパターニング等の処理が必要とされている。そこで、半導体基板の製造に当たっては、図５Ａに示すように、結晶方位の基準を示す指標としてノッチ１１を形成している。ノッチ１１は、半導体基板１２の表面のミラー指数が（００１）である場合、例えば［１００］の方向に形成される。また、ノッチの代わりにオリエンテーションフラット（オリフラ）が形成されることもある。このような指標を用いることにより、半導体基板内で原子がどのように配列しているかが容易に把握され、結晶方位に応じた処理が容易となる。
【０００３】
しかしながら、図５Ｂに示すように、ノッチ１１が形成される位置が常に高い精度で制御されているとはいえず、所定の方向からずれて形成されていることもある。つまり、所定の方向が［１００］方向とされている場合に、そこから角度αだけずれた方向にノッチ１１が形成されることがある。これまでの微細化の程度であれば、多少のずれがあっても大きな問題とはならないが、これから微細化が進むにつれて、このようなずれに伴う半導体装置の性能の変化は大きなものとなる。但し、現状では、ノッチ１１の精度の向上には大幅なコストの上昇が考えられる。
【０００４】
【特許文献１】特開平５−１２９１８３号公報
【特許文献２】特開２００３−３０９０５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、ノッチ及びオリエンテーションフラット等の結晶方位の指標の精度が十分とはいえない場合であっても、それを補償することができる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本願発明者は、上記課題を解決すべく、鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
【０００７】
本発明に係る半導体装置の製造方法では、結晶方位を示す指標が形成された複数の半導体基板について、各々の前記指標の誤差のオフセット値及びばらつきの大きさを取得し、その後、前記ばらつきの大きさが所定範囲内にあれば、前記複数の半導体基板に対して、前記オフセット値に関連付けられた共通の補正値を設定し、前記ばらつきの大きさが前記所定範囲から外れていれば、前記複数の半導体基板に対して、個別に前記指標の誤差に関連付けられた補正値を設定する。そして、前記半導体基板を処理する際、該半導体基板に関連付けられた補正値を参照し、該補正値に基づいて、該半導体基板の位置の補正を行う。
【発明の効果】
【０００８】
本発明によれば、ばらつきの大きさに応じて補正値を適切に設定しているので、半導体基板に形成された指標の精度が十分ではない場合であっても、スループットの低下を抑制しながら、容易にその誤差を補償することができる。従って、スループットの維持及び精度の高さの維持を両立させることができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。図１及び図２は、本発明の実施形態に係る半導体装置の製造方法を示すフローチャートである。
【００１０】
本実施形態では、図１に示すように、先ず、ノッチ等の指標のずれに対する補正値を決定する（ステップＳ１）。図３は、補正値を決定する処理の内容を示すフローチャートである。
【００１１】
この補正値決定処理では、図３に示すように、先ず、処理の対象となっているすべての半導体基板に対し、各半導体基板における角度の誤差を測定する（ステップＳ１０１）。即ち、図５Ｂのような誤差が生じている場合には、角度αを誤差として取得する。
【００１２】
次いで、各半導体基板について測定した角度の誤差の統計処理を行う（ステップＳ１０２）。具体的には、角度の誤差の「オフセット値」及び「ばらつきの大きさ」を求める。ここで、オフセット値は、角度の誤差の平均値と読み替えることもできる。
【００１３】
その後、ばらつきの大きさが所定範囲内にあるか判断する（ステップＳ１０３）。この所定値は、予め任意に設定することができる。
【００１４】
そして、ばらつきの大きさが所定範囲内にあれば、オフセット値の符号を反転したものを各半導体基板の補正値として決定する（ステップＳ１０４）。例えば、ばらつきの大きさが所定値以下である場合、その大きさに拘わらず、オフセット値が「＋０．６°」であれば、補正値を「−０．６°」とする。
【００１５】
一方、ばらつきの大きさが所定範囲から外れていれば、半導体基板毎に、測定された角度の誤差の符号を反転したものを補正値として決定する（ステップＳ１０５）。例えば、ばらつきの大きさが所定値を超えている場合には、ある半導体基板のオフセット値が「＋０．７°」、他の半導体基板のオフセット値が「−０．６°」、更に他の半導体基板のオフセット値が「−０．９°」であれば、オフセット値に拘わらず、つまり、オフセット値が例え「０°」であっても、これらの補正値を、夫々「−０．７°」、「＋０．６°」、「＋０．９°」とする。
【００１６】
このようにして、全ての半導体基板について補正値を決定する。
【００１７】
なお、処理の対象となっている半導体基板を複数の群に仕分けして、群ごとに、ステップＳ１０１〜Ｓ１０５の処理を行ってもよい。この場合には、ある群では、ステップＳ１０４の処理によって共通の補正値が各半導体基板について決定され、他の群では、ステップＳ１０５の処理によって種々の補正値が各半導体基板について決定されるという状況が生じ得る。例えば、処理の対象となっている半導体基板が１００枚あり、これらが２５枚ずつ４個の群に仕分けされたとする。この場合には、第１の群に属する２５枚の半導体基板については、ステップＳ１０４の処理によって「−０．３°」という共通の補正値が決定され、第２の群に属する２５枚の半導体基板については、ステップＳ１０４の処理によって「−０．６°」という共通の補正値が決定され、第３の群に属する２５枚の半導体基板については、ステップＳ１０４の処理によって「−０．３°」という共通の補正値が決定される一方で、第４の群に属する２５枚の半導体基板については、ステップＳ１０５の処理によって種々の補正値が決定されるという状況等が生じ得る。
【００１８】
補正値の決定後には、図１に示すように、オフセット値に基づく補正を行う予定の半導体基板があるか判断する（ステップＳ２）。つまり、ステップＳ１０４の処理を経た半導体基板があるか否かの判断を行う。
【００１９】
そして、オフセット値に基づく補正を行う予定の半導体基板があれば、そのうちから１枚を選択する（ステップＳ３）。
【００２０】
次いで、選択した半導体基板上にフォトレジスト膜を形成する（ステップＳ４）。
【００２１】
その後、フォトレジスト膜が形成された半導体基板を露光機のステージまで搬送し、先ずノッチに基づく位置補正を行い、その後、ステップＳ１０４において決定された補正値に基づく角度の補正を行う（ステップＳ５）。なお、補正値が「０°」の場合には、実質的には補正を行わないこととなるが、ここでは、「０°」の補正を行うこととして説明する。
【００２２】
続いて、レジスト膜に対する露光を行い（ステップＳ６）、更に現像を行う（ステップＳ７）。
【００２３】
次いで、オフセット値に基づく補正を行う予定の半導体基板が他に残っているか判断する（ステップＳ８）。他に残っていれば、ステップＳ３からステップＳ７までの処理を行い、他に残っていなければ、ステップＳ９に進む。ステップＳ２において、オフセット値に基づく補正を行う予定の半導体基板がない場合にもステップＳ９に進む。
【００２４】
ステップＳ９では、個別の補正値に基づく補正を行う予定の半導体基板があるか判断する。つまり、ステップＳ１０５の処理を経た半導体基板があるか否かの判断を行う。
【００２５】
そして、個別の補正値に基づく補正を行う予定の半導体基板があれば、そのうちから１枚を選択する（ステップＳ１０）。
【００２６】
次いで、選択した半導体基板上にフォトレジスト膜を形成する（ステップＳ１１）。
【００２７】
その後、フォトレジスト膜が形成された半導体基板を露光機のステージまで搬送し、先ずノッチに基づく位置補正を行い、その後、ステップＳ１０５において決定された補正値に基づく角度の補正を行う（ステップＳ１２）。なお、補正値が「０°」の場合には、実質的には補正を行わないこととなるが、ここでは、「０°」の補正を行うこととして説明する。
【００２８】
続いて、レジスト膜に対する露光を行い（ステップＳ１３）、更に現像を行う（ステップＳ１４）。
【００２９】
次いで、個別の補正値に基づく補正を行う予定の半導体基板が他に残っているか判断する（ステップＳ１５）。他に残っていれば、ステップＳ１０からステップＳ１４までの処理を行い、他に残っていなければ、レジストパターン形成の処理を終了する。ステップＳ９において、個別の補正値に基づく補正を行う予定の半導体基板がない場合にもレジストパターン形成の処理を終了する。
【００３０】
このようなレジストパターンは、例えば、素子分離用の溝を半導体基板に形成する際のマスクとして用いることができる。また、このようなレジストパターンを、ゲート電極又は配線等を形成する際に用いるマスクとして形成してもよい。つまり、レジスト膜及びレジストパターンが形成される部分は、半導体基板そのものの上に限定されず、半導体基板の上に形成された膜等の上であってもよい。
【００３１】
このような本実施形態によれば、半導体基板に形成されたノッチの位置にずれがあったとしても、容易にその誤差を補償することができる。従って、精度の高い半導体装置を容易に製造することができる。つまり、ステップＳ１０４を経て補正値が求められた半導体基板の群については、その群の中で補正値を修正する必要がないため、その修正に要する時間を省略することができる。また、ステップＳ１０５を経て補正値が求められた半導体基板の群については、例え時間の短縮という目的があったとしても補正値を修正しない場合には、精度の高いものが得られないが、個別の補正がなされるため、精度が高いレジストパターンを形成することができる。このように、本実施形態によれば、時間の短縮及び精度の高さ維持を両立させることができる。
【００３２】
例えば、図４Ａに示すように、チャネルに引張歪があるＮチャネルＭＯＳトランジスタを高い精度で製造することができ、また、図４Ｂに示すように、チャネルに圧縮歪があるＰチャネルＭＯＳトランジスタを高い精度で製造することができる。
【００３３】
なお、半導体装置の一連の製造過程において、ステップＳ５及びＳ１２の角度の誤差の補正は、最初のレジストパターンを用いた加工においてアライメントマーク等を形成する場合には、当該最初のレジストパターンの形成の際のみに行えばよい。例えば、ＳＴＩ法により素子分離絶縁膜を形成する場合には、溝の形成の際にアライメントマークを形成すれば、その後のゲート電極の形成の際には、ステップＳ５及びＳ１２のような角度の補正を行う必要はない。これは、アライメントマークを用いた位置合わせを行えば十分だからである。
【００３４】
また、上述の実施形態では、補正値がどのような値であっても補正を行うこととしているが、補正値が予め定められた所定値以下（許容範囲内）である場合には補正を行わないこととしてもよい。この場合には、より時間を短縮することが可能となる。
【００３５】
なお、ステップＳ１０３の判断の基準として用いる所定値の値は任意であり、求められる精度の高さ及びスループット等を考慮して決定すればよい。
【００３６】
また、ステップＳ１〜Ｓ１５の処理に関し、ステップＳ１の処理と、ステップＳ２〜Ｓ１５の処理とを互いに異なる者が行ってもよい。例えば、ステップＳ１の処理を半導体基板（ウェハ）の製造メーカが行い、ステップＳ２〜Ｓ１５の処理を半導体装置の製造メーカが行ってもよい。
【００３７】
なお、特許文献１及び２には、露光機に搬送した後にオリエンテーションフラットのずれのＸ線測定を行い、この結果に応じて位置補正を行うことが記載されているが、このように露光の度に測定を行ったのでは、時間がかかり過ぎてしまい、スループットが大幅に低下してしまう。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施形態に係る半導体装置の製造方法を示すフローチャートである。
【図２】図１に引き続き、半導体装置の製造方法を示すフローチャートである。
【図３】補正値を決定する処理の内容を示すフローチャートである。
【図４Ａ】本発明の実施形態により製造されるＮチャネルＭＯＳトランジスタの例を示す断面図である。
【図４Ｂ】本発明の実施形態により製造されるＰチャネルＭＯＳトランジスタの例を示す断面図である。
【図５Ａ】ノッチ１１が所定の位置に形成された半導体基板１２を示す模式図である。
【図５Ｂ】ノッチ１１が所定の位置からずれた位置に形成された半導体基板１２を示す模式図である。
【符号の説明】
【００３９】
１１：ノッチ
１２：半導体基板
【図１】
2009049193.tif 000003
【図２】
2009049193.tif 000004
【図３】
2009049193.tif 000005
【図４Ａ】
2009049193.tif 000006
【図４Ｂ】
2009049193.tif 000007
【図５Ａ】
2009049193.tif 000008
【図５Ｂ】
2009049193.tif 000009