(57)【要約】【課題】疎密に配置された複数のパターンを正確に形成できるパターン形成方法を提供する。【解決手段】基板１４上に第１絶縁膜１５を形成し、第１絶縁膜１５上に疎密に配置された第１開口パターン３１ａ〜３１ｄを有する第１マスク材３１を形成し、第１マスク材３１を用いて第１絶縁膜１５をエッチングして第１開口パターン３１ａ〜３１ｄを転写する工程と、第１マスク材３１を除去し、第１開口パターン１５ａ〜１５ｄの上面を塞いで第１絶縁膜１５上に、第１絶縁膜１５と異なる材質の第２絶縁膜３２を形成する工程と、第２絶縁膜３２上に、第１開口パターン１５ａ〜１５ｄと対向する第２開口パターン３６ａ〜３６ｄを有する第２マスク材３６を形成し、第２マスク材３６を用いて第２絶縁膜３２をエッチングし、第２マスク材３６を用いて第１絶縁膜１５を予め定められた深さまでエッチングする工程と、を具備する。【選択図】図３
2009231372.tif 000002
【特許請求の範囲】
【請求項１】
基板上に第１絶縁膜を形成し、前記第１絶縁膜上に疎密に配置された複数の第１開口パターンを有する第１マスク材を形成し、前記第１マスク材を用いて前記第１絶縁膜をエッチングして前記複数の第１開口パターンを転写する工程と、
前記第１マスク材を除去し、前記複数の第１開口パターンの上面を塞いで前記第１絶縁膜上に、前記第１絶縁膜と異なる材質の第２絶縁膜を形成する工程と、
前記第２絶縁膜上に、前記複数の第１開口パターンと対向する複数の第２開口パターンを有する第２マスク材を形成し、前記第２マスク材を用いて前記第２絶縁膜をエッチングし、前記第２マスク材を用いて前記第１絶縁膜を予め定められた深さまでエッチングする工程と、
を具備することを特徴とするパターン形成方法。
【請求項２】
前記疎密に配置された複数の第１開口パターンは、第１ピッチで配置された前記第１開口パターンと、前記第１ピッチより大きい第２ピッチで配置された前記第１開口パターンとを具備することを特徴とする請求項１に記載のパターン形成方法。
【請求項３】
前記第１開口パターンはホールパターンであり、前記第２開口パターンはトレンチパターンであることを特徴とする請求項１に記載のパターン形成方法。
【請求項４】
前記第２絶縁膜の形成は、ＣＨ２Ｆ２、Ｃ４Ｆ８を含むガスを用いたプラズマ処理により行うことを特徴とする請求項１に記載のパターン形成方法。
【請求項５】
前記第１絶縁膜のエッチングと、前記第１マスク材の除去と、前記第２絶縁膜の形成とを、プロセスガスを調整して、同一反応容器内でプラズマ処理により行うことを特徴とする請求項１に記載のパターン形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パターン形成方法に関する。
【背景技術】
【０００２】
半導体装置の微細化、高集積化に対応して、下層配線と上層配線とをビアコンタクトにより接続する多層配線のパターンを正確かつ容易に形成できるパターン形成方法が求められている。
【０００３】
従来、下層配線上に形成された層間絶縁膜にビアコンタクト用のホールを形成し、ホールが形成された層間絶縁膜上に、上層配線を埋め込むための配線溝を形成するためのレジスト膜を塗布したときに、ホールが密に配置されたところのレジスト膜厚が薄くなり、ホールが疎に配置されたところのレジスト膜厚が厚くなるという問題がある。
【０００４】
そのため、レジスト膜厚が薄いところでは下層配線にダメージを与え、レジスト膜厚が厚いところではホールの周囲にフェンス状の堆積物（クラウンフェンス）が生じることがあり、上層配線とビアコンタクトとの間の抵抗が増加し、多層配線の信頼性が低下するという問題がある。
【０００５】
これに対して、ホールの周囲にクラウンフェンスが生じないように配線溝を形成し、且つホールおよび配線溝を形成する工程のエッチングによるダメージから下層配線を保護する方法が知られている（例えば、特許文献１参照。）。
【０００６】
特許文献１に開示された多層配線の形成方法は、半導体基板上の第１の層間絶縁膜に下層配線をパターニングした後、エッチング停止層、第２の層間絶縁膜及び反射防止膜を順次堆積する。  
次に、第２の層間絶縁膜に孔部及び配線溝を順次パターニングする。このとき、下層配線が露出しないようにエッチング条件を設定してエッチング停止層に凹部を形成する。次に、孔部の下側に位置するエッチング停止層を除去し、続いて下層配線を露出した後にビアコンタクト及び上層配線を形成している。
【０００７】
然しながら、特許文献１に開示された多層配線の形成方法は、複数の多層配線が疎密に配置されている場合については、何ら開示していない。
【特許文献１】特開２００４−６３７３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
疎密に配置された複数のパターンを正確に形成できるパターン形成方法を提供する。
【課題を解決するための手段】
【０００９】
本発明の一態様のパターン形成方法は、基板上に第１絶縁膜を形成し、前記第１絶縁膜上に疎密に配置された複数の第１開口パターンを有する第１マスク材を形成し、前記第１マスク材を用いて前記第１絶縁膜をエッチングして前記複数の第１開口パターンを転写する工程と、前記第１マスク材を除去し、前記複数の第１開口パターンの上面を塞いで前記第１絶縁膜上に、前記第１絶縁膜と異なる材質の第２絶縁膜を形成する工程と、前記第２絶縁膜上に、前記複数の第１開口パターンと対向する複数の第２開口パターンを有する第２マスク材を形成し、前記第２マスク材を用いて前記第２絶縁膜をエッチングし、前記第２マスク材を用いて前記第１絶縁膜を予め定められた深さまでエッチングする工程と、を具備することを特徴としている。
【発明の効果】
【００１０】
疎密に配置された複数のパターンを正確に形成できるパターン形成方法が得られる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１２】
本発明の実施例１に係るパターン形成方法について、図１乃至図４を用いて説明する。図１はパターン形成方法を用いた半導体装置の多層配線を示す図で、図１（ａ）はその断面図、図１（ｂ）はその要部を示す斜視図、図２乃至図４はパターン形成工程を順に示す断面図である。
【００１３】
図１に示すように、本実施例のパターン形成方法を用いた半導体装置の多層配線１０は、半導体基板（図示せず）と、半導体基板上に形成された絶縁膜１１と、絶縁膜１１に形成された配線溝（図示せず）に埋め込まれた第１配線１２と、絶縁膜１１および第１配線１２の上面に形成された絶縁膜１３とを有する基板１４を具備している。  
更に、基板１４上に形成された第１絶縁膜１５と、第１絶縁膜１５の下側の第１配線１２と対向する位置に形成されたビアコンタクト１６と、第１絶縁膜１５の上側のビアコンタクト１６と対向する位置に形成された配線溝（図示せず）に埋め込まれ、ビアコンタクト１６を介して第１配線１２に接続された第２配線１７と、第１絶縁膜１５および第２配線１７上に形成された保護膜１８とを具備している。
【００１４】
ビアコンタクト１６の内、ビアコンタクト１６ａ、１６ｂ、１６ｃは、第１ピッチＬ１で配置されており、ビアコンタクト１６ｄはビアコンタクト１６ｃから第１ピッチＬ１より大きい第２ピッチＬ２で配置されている。  
同様に、第２配線１７の内、第２配線１７ａ、１７ｂ、１７ｃは、第１ピッチＬ１で配置されており、第２配線１７ｄは第２配線１７ｃから第１ピッチＬ１より大きい第２ピッチＬ２で配置されている。
【００１５】
即ち、ビアコンタクト１６ａ、１６ｂ、１６ｃ、および第２配線１７ａ、１７ｂ、１７ｃは密に配置されている。ビアコンタクト１６ｄ、および第２配線１７ｄは疎に配置されている。  
第１ピッチＬ１はサブミクロンオーダ、第２ピッチＬ２はミクロンオーダであり、第１ピッチＬ１と第２ピッチＬ２の比は、例えば１：３程度である。
【００１６】
図２乃至図４は多層配線１０のビアコンタクト１６となるホールパターンと、第２配線１７となるトレンチ(配線溝)パターンを形成するパターン形成工程を順に示す断面図である。
【００１７】
始めに、図２（ａ）に示すように、半導体基板（図示せず）と、半導体基板上に形成された絶縁膜１１と、絶縁膜１１に形成され、疎密に配置されたトレンチ（図示せず）に埋め込まれた第１配線１２と、絶縁膜１１および第１配線１２の上面に形成された絶縁膜１３とを有する基板１４を形成する。
【００１８】
具体的には、半導体基板（図示せず）に絶縁膜１１として、例えばＣＶＤ（Chemical Vapor Deposition）法によりシリコン酸化膜を形成し、例えばＲＩＥ（Reactive Ion Etching）法により絶縁膜１１に疎密に配置されたトレンチ（図示せず）を形成し、例えば電解メッキ法により絶縁膜１１上に導電材（銅）を堆積し、ＣＭＰ（Chemical Mechanical Polishing）法により絶縁膜１１表面が露出するまで導電材を除去し、トレンチに導電材が埋め込まれた第１配線１２を形成し、絶縁膜１１および第１配線１２の上面に絶縁膜１３として、例えばプラズマＣＶＤ法によりシリコン窒化膜を形成する。
【００１９】
次に、基板１４上に、例えばＣＶＤ法により第１絶縁膜１５となる厚さ１μｍ程度のシリコン酸化膜を形成する。  
次に、シリコン酸化膜上に、スピンコート法によりレジスト膜を塗布し、フォトリソグラフィ法によりパターニングして、疎密に配置された第１配線１２と対向する位置に複数の第１開口パターン３１ａ、３１ｂ、３１ｃ、３１ｄを有する第１マスク材３１を形成する。
【００２０】
次に、図２（ｂ）に示すように、基板１４を反応容器（図示せず）内に収納し、第１マスク材３１を用いて、プロセスガスとしてＣＨ２Ｆ２、Ｃ４Ｆ８、Ａｒ、Ｏ２を含む混合ガスを用いたプラズマ処理を施し、シリコン酸化膜をエッチングする。  
これにより、疎密に配置された複数の第１開口パターン１５ａ、１５ｂ、１５ｃ、１５ｄが転写された第１絶縁膜１５が得られる。
【００２１】
次に、図２（ｃ）に示すように、基板１４を反応容器（図示せず）内に収納したまま、プロセスガスをＯ２ガスに切替えてプラズマ処理（アッシング）を施し、第１マスク材３１を除去する。
【００２２】
次に、図３（ａ）に示すように、基板１４を反応容器（図示せず）内に収納したまま、プロセスガスをＣＨ２Ｆ２、Ｃ４Ｆ８を含む混合ガスに切替えてプラズマ処理を施し、厚さ５０〜１００ｎｍ程度のＣＦ系堆積物を形成する。  
尚、プロセスガスとして、Ａｒはエッチングのアシスト作用をもたらすので、基本的には不要であるが、少量であればＡｒを含んでいても構わない。  
これにより、疎密に配置された第１開口パターン１５ａ、１５ｂ、１５ｃ、１５ｄの上面を塞いで第１絶縁膜１５上に、第１絶縁膜１５と異なる材質の第２絶縁膜３２が形成される。
【００２３】
ＣＦ系堆積物は、第１開口パターン１５ａ、１５ｂ、１５ｃ、１５ｄの上面を塞いでいればよいので、第１開口パターン１５ａ、１５ｂ、１５ｃ、１５ｄの内側に付着したＣＦ系堆積物に空洞３２ａがあっても構わない。
【００２４】
次に、図３（ｂ）に示すように、第２絶縁膜３２上にスピンコート法によりレジストを塗布し、ベーキングして厚さ３００ｎｍ程度のレジスト膜３３を形成する。  
このとき、疎密に配置された第１開口パターン１５ａ、１５ｂ、１５ｃ、１５ｄの上面が第２絶縁膜３２で塞がれているので、下地のパターンの疎密の情報がマスクされ、下地のパターンの疎密に影響されずに、均一な厚さのレジスト膜３３を形成することが可能である。
【００２５】
次に、均一な厚さに形成されたレジスト膜３３上にスピンコート法により有機シリコンを塗布し、ベーキングしてシリコン酸化膜３４を形成する。  
次に、シリコン酸化膜３４上にスピンコート法によりレジストを塗布し、ベーキングしてレジスト膜３５を形成する。
【００２６】
次に、レジスト膜３５を、フォトリソグラフィ法によりパターニングして、第１開口パターン１５ａ、１５ｂ、１５ｃ、１５ｄと対向する位置に複数の第２開口パターン３５ａ、３５ｂ、３５ｃ、３５ｄを形成する。
【００２７】
次に、図３（ｃ）に示すように、第２開口パターン３５ａ、３５ｂ、３５ｃ、３５ｄを有するレジスト膜３５をマスクとして、例えばプロセスガスとしてＣＨＦ３、Ｃ４Ｆ８、Ａｒ、Ｏ２を含む混合ガスを用いたプラズマ処理を施し、シリコン酸化膜３４およびレジスト膜３３をエッチングし、第２絶縁膜３２を露出させる。  
これにより、疎密に配置された第２開口パターン３６ａ、３６ｂ、３６ｃ、３６ｄを有する第２マスク材３６が形成される。
【００２８】
次に、図４（ａ）に示すように、第２マスク材３６を用いて、例えばプロセスガスとしてＣ４Ｆ８、Ａｒ、Ｏ２を含む混合ガスを用いたプラズマ処理を施し、第１開口パターン１５ａ、１５ｂ、１５ｃ、１５ｄの上面を塞ぐ第２絶縁膜３２をエッチングする。
【００２９】
次に、図４（ｂ）に示すように、第２マスク材３６を用いて、例えばプロセスガスとしてＣＨ２Ｆ２、Ｃ４Ｆ８、Ａｒ、Ｏ２を含む混合ガスによるプラズマ処理を施し、第１絶縁膜１５を予め定められた深さＬ３（第２配線１７の厚さに相当）までエッチングし、第２開口パターン１５ｅ、１５ｆ、１５ｇ、１５ｈを形成する。  
同時に、第１開口パターン１５ａ、１５ｂ、１５ｃ、１５ｄの内側に付着した第２絶縁膜３２も深さＬ３までエッチングされる。
【００３０】
次に、図４（ｃ）に示すように、例えばプロセスガスとしてＯ２ガスによりプラズマ処理（アッシング）を施し、第１開口パターン１５ａ、１５ｂ、１５ｃ、１５ｄの内側に付着している第２絶縁膜３２をエッチングして、絶縁膜１３を露出させる。  
同時に、例えばプロセスガスとしてＯ２ガスによりプラズマ処理（アッシング）を施し、レジスト膜３３の残部およびレジスト膜３３の下に残置されている第２絶縁膜３２をエッチングする。  
絶縁膜１３は、エッチングのストッパーとして、エッチングによるダメージが第１配線１２に及ばないようにしている。
【００３１】
これにより、下側にホールパターンである第１開口パターン１５ａ、１５ｂ、１５ｃ、１５ｄと、上側にトレンチパターンである第２開口パターン１５ｅ、１５ｆ、１５ｇ、１５ｈを有する第１絶縁膜１５が形成される。
【００３２】
次に、ＲＩＥ法により、絶縁膜１３をエッチングし、第１配線１２を露出させた後、第１開口パターン１５ａ、１５ｂ、１５ｃ、１５ｄ、および第２開口パターン１５ｅ、１５ｆ、１５ｇ、１５ｈ内に導電材、例えば銅を埋め込む。これにより、ビアコンタクト１６および第２配線１７が形成される。
【００３３】
図５は本実施例のパターン形状を比較例と対比して示す図で、図５（ａ）が本実施例のパターン形状を示す図、図５（ｂ）が比較例のパターン形状を示す図である。図６は比較例の製造工程の要部を順に示す断面図である。
【００３４】
ここで、比較例は、疎密に配置された第１開口パターン１５ａ、１５ｂ、１５ｃ、１５ｄの上面を塞いで第１絶縁膜１５上に第２絶縁膜３２を形成する工程を有しない場合を示している。始めに、比較例の製造工程について説明する。
【００３５】
図６（ａ）に示すように、比較例では、疎密に配置された複数の第１開口パターン１５ａ、１５ｂ、１５ｃ、１５ｄを有する第１絶縁膜１５上に、スピンコート法によりレジストを塗布したときに、疎密に配置された第１開口パターン１５ａ、１５ｂ、１５ｃ、１５ｄの上面を塞いで第１絶縁膜１５上に形成された第２絶縁膜３２を有していない。
【００３６】
このため、下地のパターンの疎密の情報がマスクされず、密に配置された第１開口パターン１５ａ、１５ｂ、１５ｃ上のレジスト膜厚が薄くなり、疎に配置された第１開口パターン１５ｄ上のレジスト膜厚が厚くなる。その結果、膜厚の不均一なレジスト膜６１が形成されてしまう。  
レジスト膜厚の不均一性は、塗布するレジストの粘性、スピンコート回転数に依存するが、供給されたレジストが第１開口パターン１５ａ、１５ｂ、１５ｃ、１５ｄの内側に吸収されることにより生じるものである。
【００３７】
次に、不均一な厚さに形成されたレジスト膜６１上に、シリコン酸化膜６２を形成し、シリコン酸化膜６２上にレジスト膜６３を形成する。  
次に、レジスト膜６３を、フォトリソグラフィ法によりパターニングして、第１開口パターン１５ａ、１５ｂ、１５ｃ、１５ｄと対向する位置に複数の第２開口パターン６３ａ、６３ｂ、６３ｃ、６３ｄを形成する。
【００３８】
次に、図６（ｂ）に示すように、第２開口パターン６３ａ、６３ｂ、６３ｃ、６３ｄを有するレジスト膜６３をマスクとして、例えばプロセスガスとしてＣＨＦ３、Ｃ４Ｆ８、Ａｒ、Ｏ２を含む混合ガスを用いたプラズマ処理を施し、シリコン酸化膜６２およびレジスト膜６１をエッチングする。  
これにより、疎密に配置された第２開口パターン６３ａ、６３ｂ、６３ｃ、６３ｄを有する第２マスク材６４が形成される。
【００３９】
このとき、エッチングのストッパーとなる第２絶縁膜３２が存在しないので、レジスト膜６３が消失し、レジスト膜６１の膜厚不均一性を反映して第１絶縁膜１５の第１開口パターン１５ａ、１５ｂ、１５ｃ、１５ｄ内に充填されたレジスト６１の上部もエッチングされてしまう。  
これにより、密に配置された第１開口パターン１５ａ、１５ｂ、１５ｃのレジスト膜６１ａが薄く、疎に配置された第１開口パターン１５ｄのレジスト膜６１ｂが厚く、不均一になる。
【００４０】
次に、図６（ｃ）に示すように、第２マスク材６４を用いて、例えばプロセスガスとしてCＨ２Ｆ２、Ｃ４Ｆ８、Ａｒ、ＣＯ、Ｏ２を含む混合ガスによるプラズマ処理を施し、第１絶縁膜１５を深さＬ３までエッチングし、第２開口パターン１５ｅ、１５ｆ、１５ｇ、１５ｈを形成する。  
同時に、第１開口パターン１５ａ、１５ｂ、１５ｃ、１５ｄに充填されたレジスト６１ａ、６１ｂもエッチングされる。
【００４１】
このとき、第１絶縁膜１５のエッチング速度は、その選択性の違いによりレジスト膜６１のエッチング速度より大きくなるので、第１絶縁膜１５のエッチング量はレジスト膜６１のエッチング量より大きくなる。  
その結果、疎に配置された第２開口パターン１５ｈでは、エッチング開始時の第１絶縁膜１５とレジスト膜６１ｂとの膜厚差Ｌ４が少ないので、レジスト膜６１ｂの厚さが第１絶縁膜１５の厚さより大きくなる。  
レジスト膜６１の厚さが第１絶縁膜１５の厚さより大きくなると、エッチング生成物が第１開口パターン１５ｈの内部に堆積し、フェンス状の堆積物６５が生成される。
【００４２】
また、密に配置された第２開口パターン１５ｅ、１５ｆ、１５ｇでは、エッチング開始時の第１絶縁膜１５とレジスト膜６１との膜厚差Ｌ５が大きいので、レジスト膜６１ａが消失し、絶縁膜１３がエッチングされ、第１配線１２にダメージを及ぼす恐れがある。
【００４３】
従って、図５（ｂ）に示すように、比較例では、疎に配置された第１開口パターン１５ｄの周りに、不要なフェンス状の堆積物６５が発生したパターン形状が得られる。
【００４４】
一方、図５（ａ）に示すように、本実施例では、第１開口パターン１５ａ、１５ｂ、１５ｃ、１５ｄ内に付着した第２絶縁膜３２の厚さが揃っているので、フェンス状の堆積物６５のない正確なパターン形状が得られる。
【００４５】
更に、絶縁膜１３がエッチングされて、第１配線１２にダメージを及ぼさないように、第１開口パターン１５ａ、１５ｂ、１５ｃ、１５ｄの底部に残置したい第２絶縁膜３２を確保することができる。
【００４６】
以上説明したように、本実施例のパターン形成方法は、疎密に配置された第１開口パターン１５ａ、１５ｂ、１５ｃ、１５ｄの上面を塞いで第１絶縁膜１５上に第２絶縁膜３２を形成する工程を具備している。
【００４７】
その結果、下地のパターンの情報が、第２絶縁膜３２でマスクされるので、下地のパターンの疎密に影響されることなく、第２絶縁膜３２上に均一な厚さのレジスト膜３３を形成することができる。  
従って、疎密に配置された複数のパターンを正確に形成できるパターン形成方法が得られる。
【００４８】
ここでは、疎密に配置された第１開口パターンがホールパターン、第２開口パターンがトレンチパターンである場合について説明したが、その他のパターンであっても構わない。
【００４９】
第１絶縁膜１５のエッチングと、第１マスク材３１の除去と、第２絶縁膜３２の形成とを、プロセスガス調整して、同一反応容器内でプラズマ処理により行う場合について説明したが、それぞれ個別に行っても構わない。
【００５０】
第１配線１２と第２配線１７とが、第１開口パターンに銅を埋め込んだビアコンタクト１６を介して接続されている場合について説明したが、第１開口パターンの内面に銅膜が形成されたスルーホールを介して接続することも可能である。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施例１に係るパターン形成方法を用いた半導体装置の多層配線を示す図で、図１（ａ）はその断面図、図１（ｂ）はその要部を示す斜視図。
【図２】本発明の実施例１に係るパターン形成工程を順に示す断面図。
【図３】本発明の実施例１に係るパターン形成工程を順に示す断面図。
【図４】本発明の実施例１に係るパターン形成工程を順に示す断面図。
【図５】本発明の実施例１に係るパターン形状を比較例と対比して示す図で、図５（ａ）が本実施例のパターン形状を示す図、図５（ｂ）が比較例のパターン形状を示す図。
【図６】本発明の比較例のパターン形成工程の要部を順に示す断面図。
【符号の説明】
【００５２】
１０  多層配線
１１  絶縁膜
１２  第１配線
１３  絶縁膜
１４  基板
１５  第１絶縁膜
１５ａ〜１５ｄ、３１ａ〜３１ｄ  第１開口パターン
１５ｅ〜１５ｈ、３５ａ〜３５ｄ、３６ａ〜３６ｄ、６３ａ〜６３ｄ  第２開口パターン
１６  ビアコンタクト
１７  第２配線
１８  保護膜
３１  第１マスク材
３２  第２絶縁膜
３２ａ  空洞
３３、３５、６１、６３  レジスト膜
３４、６２  シリコン酸化膜
３６、６４  第２マスク材
６５  フェンス状堆積物
【図１】
2009231372.tif 000003
【図２】
2009231372.tif 000004
【図３】
2009231372.tif 000005
【図４】
2009231372.tif 000006
【図５】
2009231372.tif 000007
【図６】
2009231372.tif 000008