(57)【要約】【課題】高密度化、高精細化の要求に迅速に対応できるとともに、安定した動作で画像表示を行うことが可能なプラズマディスプレイ装置を提供する。【解決手段】画像信号処理部４０は、画像信号処理を行うためのパラメータデータを格納した不揮発性メモリ５４と、不揮発性メモリ５４からパラメータデータを取り込み、パラメータデータを用いて画像信号処理を並行して行うマスタＬＳＩ５０、スレーブＬＳＩ５１とを備え、マスタＬＳＩ５０、スレーブＬＳＩ５１のそれぞれは、取り込んだパラメータデータのチェックサム値の算出を行い、制御部４５は、あらかじめ記憶したチェックサム値と、マスタＬＳＩ５０、スレーブＬＳＩ５１のそれぞれにおいて算出されたチェックサム値とを比較し、この比較結果に基づいてデータ取り込みにおけるエラー判定を行う。【選択図】図４
2009192652.tif 000002
【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルと、供給された画像信号に対して画像信号処理を施し、前記プラズマディスプレイパネルを駆動するための信号を生成する画像信号処理部と、前記画像信号処理部を制御する制御部とを含むプラズマディスプレイ装置であって、
前記画像信号処理部は、
前記画像信号処理を行うためのパラメータデータを格納した不揮発性メモリと、
前記不揮発性メモリから前記パラメータデータを取り込み、前記パラメータデータを用いて前記画像信号処理を並行して行う複数個の集積回路とを備え、
前記集積回路のそれぞれは、取り込んだ前記パラメータデータのチェックサム値の算出を行い、
前記制御部は、あらかじめ記憶したチェックサム値と、前記集積回路のそれぞれにおいて算出されたチェックサム値とを比較し、この比較結果に基づいてデータ取り込みにおけるエラー判定を行うことを特徴とするプラズマディスプレイ装置。
【請求項２】
前記集積回路ごとに設けられたバッファメモリをさらに備え、
前記集積回路のそれぞれは、それぞれ同期して前記不揮発性メモリから前記パラメータデータを取り込み、取り込んだ前記パラメータデータを前記バッファメモリに格納することを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項３】
前記制御部は、前記エラー判定を所定の期間間隔で定期的に行うことを特徴とする請求項１に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルを用いたプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
画像を表示する画像表示装置の分野においては、例えばプラズマディスプレイ装置や液晶表示装置のように薄型化を図った平面型表示装置が一般的となっている。
【０００３】
例えば、プラズマディスプレイパネル（以下、「パネル」と略記する）は、平面状に多数配列された画素を有しており、対向配置された前面板と背面板との間に画素として多数の放電セルが形成されている。前面板は、１対の走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁とがそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極対とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線でＲＧＢ各色の蛍光体を励起発光させてカラー表示を行っている。
【０００４】
また、近年、このようなパネルを利用した平面型表示装置において、画素の高密度化、高精細化の要求が高まっている。このような高密度化、高精細化を進めるには、上述した放電セルを小さくするとともに、この放電セル数、すなわち画素数の増加を図ることが要求される。そして、パネルを駆動するための信号を生成する信号処理部においても、画素数の増加に伴なった信号処理が要求されることになる。一般に、このような信号処理部は、ＬＳＩと呼ばれる大規模な集積回路により実現されている。このため、画素数の増加に伴ない、それに対応させて新たなＬＳＩを開発することが考えられる。
【０００５】
一方、このようなパネル仕様が変更されるたびに新たなＬＳＩを開発するには、開発期間が必要であるとともに莫大なコストも必要となる。このため、従来、要求される表示システムの仕様に応じて、表示制御ＬＳＩおよびそれに対応するメモリの搭載量を変更し、最適化した表示制御装置が提案されている（例えば、特許文献１参照）。
【０００６】
このような従来の表示制御装置は、複数個のＬＳＩを備え、１つのＬＳＩをマスタチップとし、その他のＬＳＩをスレーブチップとして、マスタＬＳＩの動作タイミングにスレーブＬＳＩのタイミングを同期化させ、表示仕様に応じた信号処理回路を実現している。すなわち、従来の表示制御装置は、要求仕様が通常画質でよい場合、１チップＬＳＩで処理回路を構成でき、また、要求仕様が高画質の場合には、このＬＳＩを複数個組み合わせることで、高画質に対応した処理回路を構成できる。このように、従来の表示制御装置は、１種類のＬＳＩのみで、要求仕様に合わせた信号処理が可能となるため、ＬＳＩの開発コスト削減とともに、そのＬＳＩの組み合わせで要求仕様に合わせることができ、パネル仕様に合わせた迅速な対応が可能となる。
【０００７】
また、上述したようなＬＳＩは、ＬＳＩの外部に設けた外部メモリと組み合わせて使用される場合が多い。このとき、例えばＬＳＩとメモリとの間のデータ転送において、転送エラーが発生する可能性があった。このため、従来、転送エラーを防止するための１つの手法として、転送されるデータのチェックサム値の演算を行い、これによってデータ転送におけるエラーを検出する方法が提案されている（例えば、特許文献２参照）。
【特許文献１】特開平９−２４４５８７号公報
【特許文献２】特表２００５−５０５８２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述したように、ＬＳＩは、外部メモリと組み合わせて使用される場合が多い。このとき、一般的に、信号処理のためのパラメータなど固定したデータは、フラッシュメモリなどの不揮発性メモリに記憶される。また、画像信号のような変化するデータなどは、ＲＡＭのような揮発性メモリにバッファメモリなどとして一時記憶される。
【０００９】
また、特許文献１のように、複数のＬＳＩを並行して信号処理を行う場合、処理中のデータを一時的に格納する外部メモリとして１つの共通する外部メモリとすると、各ＬＳＩ間の調停機能などが必要となり、要求仕様に迅速に対応できないなどの不都合が生じる可能性がある。このため、データを一時的に格納する外部メモリとしては、ＬＳＩごとに設けるほうが好ましい。一方、パラメータなど固定したデータを記憶した外部メモリとしては、ＬＳＩのそれぞれが、データを読み込むのみでよいため、１つの共通した共通メモリとすることが、部品数の削減などの観点において効果的である。
【００１０】
すなわち、ＬＳＩごとにバッファメモリを設けるとともに、各ＬＳＩに共通するパラメータなどを記憶するメモリとしては、１つの外部メモリとするような構成とすることにより、表示装置における高密度化、高精細化の要求に迅速に応えるとともに、部品数の削減なども図ることができる。
【００１１】
ところが、このような構成とした場合、各ＬＳＩが共通メモリからデータを読み込むとき、少なくとも１つのＬＳＩにおいて読み込み時のエラーが発生すると、ＬＳＩ間の処理における同期が乱れ、信号処理部全体の処理において不具合が生じるなどの課題があった。すなわち、例えば、各ＬＳＩが個々にエラーに対する処理を行うような構成とした場合、ＬＳＩ間において処理における時間差などが生じ、表示領域によって画像がずれるなどの画像劣化を引き起こす可能性があった。
【００１２】
本発明のプラズマディスプレイ装置は、これらの課題に鑑みなされたものであり、高密度化、高精細化の要求に迅速に対応できるとともに、安定した動作で画像表示を行うことが可能なプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明のプラズマディスプレイ装置は、プラズマディスプレイパネルと、供給された画像信号に対して画像信号処理を施し、プラズマディスプレイパネルを駆動するための信号を生成する画像信号処理部と、画像信号処理部を制御する制御部とを含むプラズマディスプレイ装置であって、画像信号処理部は、信号処理を行うためのパラメータデータを格納した不揮発性メモリと、不揮発性メモリからパラメータデータを取り込み、パラメータデータを用いて画像信号処理を並行して行う複数個の集積回路とを備え、集積回路のそれぞれは、取り込んだパラメータデータのチェックサム値の算出を行い、制御部は、あらかじめ記憶したチェックサム値と、集積回路のそれぞれにおいて算出されたチェックサム値とを比較し、この比較結果に基づいてデータ取り込みにおけるエラー判定を行う構成である。
【００１４】
この構成により、複数個の集積回路を並行して信号処理を行うため、高密度化、高精細化の要求に迅速に対応できる。また、各集積回路が共通に利用するパラメータデータを記憶させるメモリとして、１つの不揮発性メモリを備えた構成でよいためメモリ数の削減を図ることができる。また、それぞれの集積回路において、パラメータデータ転送でのチェックサム値の算出を行い、制御部が、各集積回路で算出されたチェックサム値を用いてエラー判定を行う構成であるため、ある１つのＬＳＩにおいて転送エラーが生じたとしても、例えば、全集積回路に対するパラメータ再転送のような制御ができ、これによって、安定した動作で画像表示を行うことが可能となる。
【００１５】
また、本発明のプラズマディスプレイ装置は、集積回路ごとに設けられたバッファメモリをさらに備え、集積回路のそれぞれは、それぞれ同期して不揮発性メモリからパラメータデータを取り込み、取り込んだパラメータデータをバッファメモリに格納する構成である。
【００１６】
この構成により、高速なバッファメモリにパラメータデータを格納しておくことができ、信号処理の高速化を図ることができる。
【００１７】
また、本発明のプラズマディスプレイ装置は、制御部が、エラー判定を所定の期間間隔で定期的に行う構成である。
【００１８】
この構成により、集積回路がリセットされていないかどうかの確認なども可能となり、並列処理により生じる不具合の抑制効果を高めることができる。
【発明の効果】
【００１９】
本発明によれば、高密度化、高精細化の要求に迅速に対応できるとともに、安定した動作で画像表示を行うことが可能なプラズマディスプレイ装置を提供できる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
【００２１】
（実施の形態）
図１は、本発明の実施の形態におけるパネルの要部を示す分解斜視図である。パネル１０は、ガラス製の前面基板２１と背面基板３１とを対向配置して、その間に放電空間を形成するように構成されている。前面基板２１上には表示電極対２８を構成する走査電極２２と維持電極２３とが互いに平行に対をなして複数形成されている。そして、走査電極２２および維持電極２３を覆うように誘電体層２４が形成され、誘電体層２４上には保護層２５が形成されている。また、背面基板３１上には複数のデータ電極３２が平行に形成されている。そしてデータ電極３２を覆うように絶縁体層３３が形成され、絶縁体層３３上に井桁状の隔壁３４が設けられている。また、絶縁体層３３の表面および隔壁３４の側面に蛍光体層３５が設けられている。そして、走査電極２２および維持電極２３とデータ電極３２とが交差するように前面基板２１と背面基板３１とが対向配置されており、その間に形成される放電空間には、放電ガスとして、例えばネオンとキセノンの混合ガスが封入されている。なお、パネルの構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
【００２２】
図２は、本発明の実施の形態に用いるパネル１０の電極配列図である。行方向にｎ本の走査電極２２およびｎ本の維持電極２３が配列され、列方向にｍ本のデータ電極３２が配列されている。そして、１対の走査電極および維持電極と１つのデータ電極とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。このｍ×ｎ個の放電セルが形成された領域は、画像が表示される画面領域となる。
【００２３】
このように構成されたパネル１０は、サブフィールド法に基づき駆動される。サブフィールド法は、１フィールド期間を複数のサブフィールドに分割し、それぞれのサブフィールドで各放電セルを発光または非発光とすることにより画像表示を行う方法である。そして、サブフィールドのそれぞれは、初期化期間、書き込み期間および維持期間を有する。初期化期間では、放電セルで初期化放電を行い、続く書き込み動作のために必要な壁電荷を形成する。書き込み期間では、走査電極２２に順次走査パルス電圧を印加するとともに、データ電極３２には表示すべき画像信号に対応した書き込みパルス電圧を印加し、走査電極２２とデータ電極３２との間で選択的に書き込み放電を起こし、選択的な壁電荷形成を行う。続く維持期間では、発光させるべき表示輝度に応じた所定の回数の維持パルス電圧を走査電極２２と維持電極２３との間に印加し、書き込み放電による壁電荷形成を行った放電セルを選択的に放電させ発光させる。なお、入力した画像信号に対してどのサブフィールドで放電セルを発光させるかを示す関係を以下「コーディング」と略記する。
【００２４】
図３は、本発明の実施の形態におけるプラズマディスプレイ装置の回路ブロック図である。本実施の形態のプラズマディスプレイ装置は、パネル１０、画像信号処理部４０、データ電極駆動回路４１、走査電極駆動回路４２、維持電極駆動回路４３、タイミング発生回路４４、制御部４５および各回路ブロックに必要な電力を供給する電源回路（図示せず）を備えている。
【００２５】
タイミング発生回路４４は、水平同期信号、垂直同期信号をもとにして各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。走査電極駆動回路４２は、タイミング信号に基づいて各走査電極２２に駆動電圧波形を供給し、維持電極駆動回路４３は、タイミング信号に基づいて各維持電極２３に駆動電圧波形を供給する。
【００２６】
画像信号処理部４０は、入力された画像信号をサブフィールドごとの発光・非発光を示す駆動データに変換する。入力される画像信号は、赤、緑、青のＲＧＢ信号であり、ＲＧＢ信号のそれぞれは、８ビットのデジタル信号である。そして、データ電極駆動回路４１は、サブフィールドごとの駆動データを各データ電極Ｄ１〜Ｄｍに対応する信号に変換し、各データ電極Ｄ１〜Ｄｍを駆動する。また、制御部４５は、例えば、マイコンなどを備えており、本プラズマディスプレイ装置における制御や装置全体に関する処理などを行う。
【００２７】
図４は、本発明の実施の形態におけるプラズマディスプレイ装置の画像信号処理部４０および制御部４５の回路ブロック図である。画像信号処理部４０は、画像信号処理をそれぞれ並行して行うマスタＬＳＩ５０およびスレーブＬＳＩ５１と、マスタＬＳＩ５０の処理用データを一時的に格納するバッファメモリ５２と、スレーブＬＳＩ５１の処理用データを一時的に格納するバッファメモリ５３と、パラメータデータを格納した不揮発性メモリ５４とを備えている。また、制御部４５は、マイコン５５を備えている。本プラズマディスプレイ装置は、マイコン５５とマスタＬＳＩ５０およびスレーブＬＳＩ５１との間でデータの送受信が可能なように構成されている。
【００２８】
マスタＬＳＩ５０とスレーブＬＳＩ５１とは、集積回路の１つであるＬＳＩであり、それぞれは同一のＬＳＩである。本実施の形態では、このような２チップ構成とすることにより、高画素数のパネル１０にも対応可能としている。マスタＬＳＩ５０は、パネル１０の左画面領域（画面領域の左半分の領域）に対する信号処理を行い、スレーブＬＳＩ５１は、右画面領域（画面領域の右半分の領域）に対する信号処理を行う。
【００２９】
不揮発性メモリ５４は、例えば書き込み可能な不揮発性のメモリであるフラッシュメモリである。不揮発性メモリ５４には、画像信号処理に必要なパラメータデータがあらかじめ書き込まれている。また、パラメータデータとしては、コーディングに基づき画像信号を駆動データに変換する変換テーブル用の駆動パラメータなどである。また、バッファメモリ５２とバッファメモリ５３とは、ランダムに書き込み読み出し可能のＲＡＭのような揮発性メモリである。
【００３０】
マスタＬＳＩ５０は、不揮発性メモリ５４から必要なパラメータデータを取り込み、処理中のデータを一時的にバッファメモリ５２に格納したりしながら左画面領域に対する画像信号処理を行う。また、マスタＬＳＩ５０の処理に並行して、スレーブＬＳＩ５１は、不揮発性メモリ５４から必要なパラメータデータを取り込み、処理中のデータを一時的にバッファメモリ５３に格納したりしながら右画面領域に対する画像信号処理を行う。
【００３１】
図５は、本実施の形態におけるプラズマディスプレイ装置のマスタＬＳＩ５０の内部構成の一例を示した回路ブロック図である。また、図５では、マスタＬＳＩ５０と不揮発性メモリ５４およびバッファメモリ５２とが接続された一例も示している。なお、スレーブＬＳＩ５１もマスタＬＳＩ５０と同一の内部構成である。
【００３２】
マスタＬＳＩ５０において、入力された画像信号は、まずデータ選択部６０に供給される。データ選択部６０は、複数のチップ構成としたときにデータを振り分けるために設けている。すなわち、マスタＬＳＩ５０は、データ選択部６０によって左画面領域に対応した画像信号のみが選択される。選択された画像信号は、ガンマ処理部６１に供給され、ガンマ処理部６１によって逆ガンマ補正される。逆ガンマ補正された画像信号は、誤差拡散部６２に供給される。誤差拡散部６２は、各画素における階調を所定の階調数に制限するとともに、この制限により生じた誤差を周辺画素に拡散する処理を行う。誤差拡散部６２は、このような処理により、擬似的に階調数を保持させている。誤差拡散部６２から出力された信号はＭＰＤ処理部６３に供給される。ＭＰＤ処理部６３は、ディザ処理などにより動画像を表示中に現れる動画擬似輪郭を抑制する処理を行う。ＭＰＤ処理部６３から出力された信号は、サブフィールド変換処理部６４に供給される。サブフィールド変換処理部６４は、所定のコーディングに基づき、供給された信号を駆動データに変換する。マスタＬＳＩ５０は、このようにして生成した駆動データをデータ電極駆動回路４１に供給する。
【００３３】
さらに、マスタＬＳＩ５０は、外部に設けた不揮発性メモリ５４と接続されるパラメータ読込部６５と、不揮発性メモリ５４から読み込んだデータのチェックサム値を算出するチェックサム算出部６６と、外部に設けたバッファメモリ５２とのインタフェースを行うバッファＩ／Ｆ部６７と、マイコン５５とのインタフェースを行うマイコンＩ／Ｆ部６８と、マスタＬＳＩ５０内部の制御を行うＬＳＩ制御部６９とを備える。
【００３４】
パラメータ読込部６５は、ＬＳＩ制御部６９からパラメータの読み込み指示を受け取ると、読み込むパラメータが格納されたアドレス信号を不揮発性メモリ５４に対して出力する。これにより、不揮発性メモリ５４からパラメータ読込部６５に対して、例えばブロック単位とするような所定のデータ量のパラメータデータが順次供給される。さらに、供給されたパラメータデータは、ＬＳＩ制御部６９の制御により、バッファＩ／Ｆ部６７を介してバッファメモリ５２に格納される。
【００３５】
例えば、図５において、ＬＳＩ制御部６９から駆動パラメータＡを読み込むよう指示されると、パラメータ読込部６５は、不揮発性メモリ５４に駆動パラメータＡとして設定されたブロック領域から、全パラメータデータを読み込む。そして、この各パラメータデータは、バッファメモリ５２の駆動パラメータデータ領域に一時的に記憶される。このように、本プラズマディスプレイ装置は、パラメータデータを不揮発性メモリ５４からブロック単位で読み込み、一旦バッファメモリ５２に格納する。この理由として、一般的に、ＲＡＭであるバッファメモリ５２は、フラッシュメモリのような不揮発性メモリ５４よりも高速アクセスが可能であるため、このような構成としている。すなわち、高速なバッファメモリ５２にパラメータデータを格納しておくことにより、信号処理の高速化を図ることができる。
【００３６】
また、バッファメモリ５２には駆動パラメータデータに加えて、画像信号のフレーム分のデータである画像フレームデータやサブフィールド処理中のデータであるサブフィールドデータなどが一時記憶される。
【００３７】
また、不揮発性メモリ５４からのパラメータデータ供給が開始されると、チェックサム算出部６６は、供給されるデータ量分のパラメータデータについて、そのチェックサム値を算出する。チェックサム値は、データを除算したときの剰余の値である。より具体的には、チェックサム算出部６６は、順次供給されるパラメータデータを累積加算し、その累積加算結果となるデータの下位ビットを例えば８ビット分取り込み、取り込んだデータをチェックサム値とする。このチェックサム値は、マイコンＩ／Ｆ部６８を介してマイコン５５に通知される。
【００３８】
一方、図４に示すように、スレーブＬＳＩ５１と不揮発性メモリ５４との間にはデータバスのみが接続されている。すなわち、不揮発性メモリ５４からの読み込み制御に関しては、マスタＬＳＩ５０が行っており、スレーブＬＳＩ５１は、マスタＬＳＩ５０に同期して供給されるパラメータデータの取り込みのみを行う。スレーブＬＳＩ５１も、マスタＬＳＩ５０と同様に、取り込んだパラメータデータをバッファメモリ５３に格納する。また、このとき、スレーブＬＳＩ５１も、チェックサム値を算出し、マイコン５５に通知する。このように、本プラズマディスプレイ装置は、駆動パラメータのようにマスタＬＳＩ５０とスレーブＬＳＩ５１とが共有するデータに関しては１つの不揮発性メモリ５４に格納する構成としている。このため、複数チップのＬＳＩで画像信号処理部を実現するような構成において、メモリ数の削減を図ることができる。
【００３９】
以上のようにして、マスタＬＳＩ５０の制御により不揮発性メモリ５４の読み込み処理が実行されると、マスタＬＳＩ５０およびスレーブＬＳＩ５１にパラメータデータが順次供給される。すると、マスタＬＳＩ５０およびスレーブＬＳＩ５１は、それぞれチェックサム値を算出し、マイコン５５に通知する。マイコン５５は、通知されたそれぞれのチェックサム値を参照して、不揮発性メモリ５４の読み込み処理におけるエラー判定処理を行う。
【００４０】
図６は、本発明の実施の形態におけるプラズマディスプレイ装置の不揮発性メモリ５４の読み込み処理におけるエラー判定処理の手順を示したフローチャートである。マイコン５５は、図６に示すような手順に従って、このようなエラー判定処理を実行する。すなわち、マイコン５５は、マスタＬＳＩ５０からのチェックサム値を取り込む（ステップＳ８０）。次に、マイコン５５は、スレーブＬＳＩ５１からのチェックサム値を取り込む（ステップＳ８２）。そして、マイコン５５は、あらかじめ設定された正しいチェックサム値である正常チェックサム値とマスタＬＳＩ５０から通知されたチェックサム値とを比較する。さらに、マイコン５５は、正常チェックサム値とスレーブＬＳＩ５１から通知されたチェックサム値とを比較する。マイコン５５は、それぞれの比較において、どちらも一致する場合、正常と判定する。また、マイコン５５は、それぞれの比較において、少なくともいずれか一方が一致しない場合には、異常と判定する（ステップＳ８４）。マイコン５５は、正常と判定した場合、ステップＳ８０に戻り、上述した処理を繰り返す。このように正常である場合、マイコン５５は、エラー判定処理を所定の期間間隔で定期的に行う。また、マイコン５５は、異常と判定した場合、マスタＬＳＩ５０に対して不揮発性メモリ５４の読み込み処理を再度実行するように通知する（ステップＳ８６）。すなわち、マイコン５５が異常と判定すると、マスタＬＳＩ５０およびスレーブＬＳＩ５１に再度パラメータデータが供給される（ステップＳ８８）。このように、本プラズマディスプレイ装置は、マイコン５５が異常と判定すると、マスタＬＳＩ５０およびスレーブＬＳＩ５１にパラメータを再ロードする構成としている。これにより、ＬＳＩ間の処理における同期のずれによるデータ読み込み異常などを防止している。なお、正常チェックサム値を外部不揮発メモリにあらかじめ設定しておき、それをマイコン５５が読み込みチェックサム値を判定するような構成であってもよい。
【００４１】
以上説明したように、本実施の形態のプラズマディスプレイ装置は、画像信号処理部４０が、パラメータデータを格納した不揮発性メモリ５４と、不揮発性メモリ５４からパラメータデータを取り込み、パラメータデータを用いて画像信号処理を並行して行うマスタＬＳＩ５０およびスレーブＬＳＩ５１とを備えており、マスタＬＳＩ５０およびスレーブＬＳＩ５１は、取り込んだパラメータデータのチェックサム値の算出を行い、制御部４５のマイコン５５は、あらかじめ記憶したチェックサム値と、マスタＬＳＩ５０およびスレーブＬＳＩ５１のそれぞれにおいて算出されたチェックサム値とを比較し、この比較結果に基づいてデータ取り込みにおけるエラー判定を行う構成である。
【００４２】
このように、画像信号処理を並行して行うマスタＬＳＩ５０およびスレーブＬＳＩ５１とを備えるような構成としているため、高密度化、高精細化の要求に迅速に対応できる。また、共通に利用するパラメータデータは、１つの不揮発性メモリ５４としているためメモリ数の削減を図ることができる。そして、マスタＬＳＩ５０およびスレーブＬＳＩ５１のそれぞれが、パラメータデータ転送でのチェックサム値の算出を行い、マイコン５５が、それぞれのチェックサム値を用いてエラー判定を行う構成であるため、いずれかのＬＳＩにおいて転送エラーが生じたとしても、マスタＬＳＩ５０およびスレーブＬＳＩ５１のそれぞれに対するパラメータ再転送のような制御ができる。したがって、本発明のプラズマディスプレイ装置によれば、高密度化、高精細化の要求に迅速に対応できるとともに、安定した動作で画像表示を行うことが可能なプラズマディスプレイ装置を提供できる。
【００４３】
なお、本実施の形態では、マスタＬＳＩ５０およびスレーブＬＳＩ５１の２チップ構成の例を挙げて説明したが、本発明は複数チップ構成に適用することができる。また、画面を左右に分割して画像信号処理を行う例を挙げて説明したが、上下分割や、ラインあるいは画素ごとに分割して処理するような構成であってもよい。
【産業上の利用可能性】
【００４４】
本発明のプラズマディスプレイ装置は、安定した動作で画像表示を行うことができるので、壁掛けテレビや大型モニターに用いられるディスプレイ装置などとして有用である。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施の形態におけるパネルの要部を示す分解斜視図
【図２】同パネルの電極配列図
【図３】本発明の実施の形態におけるプラズマディスプレイ装置の回路ブロック図
【図４】同プラズマディスプレイ装置の画像信号処理部および制御部の回路ブロック図
【図５】同プラズマディスプレイ装置のマスタＬＳＩの内部構成の一例を示した回路ブロック図
【図６】同プラズマディスプレイ装置の不揮発性メモリの読み込み処理におけるエラー判定処理の手順を示したフローチャート
【符号の説明】
【００４６】
１０    パネル
２１    前面基板
２２    走査電極
２３    維持電極
２４    誘電体層
２５    保護層
２８    表示電極対
３１    背面基板
３２    データ電極
３３    絶縁体層
３４    隔壁
３５    蛍光体層
４０    画像信号処理部
４１    データ電極駆動回路
４２    走査電極駆動回路
４３    維持電極駆動回路
４４    タイミング発生回路
４５    制御部
５０    マスタＬＳＩ
５１    スレーブＬＳＩ
５２，５３    バッファメモリ
５４    不揮発性メモリ
５５    マイコン
６０    データ選択部
６１    ガンマ処理部
６２    誤差拡散部
６３    ＭＰＤ処理部
６４    サブフィールド変換処理部
６５    パラメータ読込部
６６    チェックサム算出部
６７    バッファＩ／Ｆ部
６８    マイコンＩ／Ｆ部
６９    ＬＳＩ制御部
【図１】
2009192652.tif 000003
【図２】
2009192652.tif 000004
【図３】
2009192652.tif 000005
【図４】
2009192652.tif 000006
【図５】
2009192652.tif 000007
【図６】
2009192652.tif 000008