(57)【要約】【課題】ダイシング時に半導体チップの側壁からのクラックが侵入するのを抑制することで信頼性向上を図る。【解決手段】半導体チップ領域１０の表面の端部上に、前記集積回路領域３１を取り囲んで平坦化絶縁膜領域３０が形成されている。平坦化絶縁膜領域３０は、従来のダミー金属層を形成していた部分をダミー絶縁膜で置き換えたものである。集積回路領域３１から延びた第１層間絶縁膜１２上に、３つのダミー絶縁膜パターン２０が一定間隔で形成されている。また、集積回路領域３１から延びた第２層間絶縁膜１４が３つのダミー絶縁膜パターン２０を覆っており、第２層間絶縁膜１４にも、３つのダミー絶縁膜パターン２１が一定間隔で形成されている。さらに、集積回路領域３１から延びた第３層間絶縁膜１６が３つのダミー絶縁膜パターン２１を覆っており、第３層間絶縁膜１６にも、３つのダミー絶縁膜パターン２２が一定間隔で形成されている。【選択図】図４
2009218503.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成され、複数の金属層と、各金属層の間に挟まれた複数の層間絶縁膜とを備える集積回路領域と、
前記集積回路領域を取り囲んで前記半導体基板の端部上に形成された平坦化絶縁膜領域と、を備えることを特徴とする半導体装置。
【請求項２】
前記平坦化絶縁膜領域は、前記集積回路領域と実質的に同じ高さに形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記平坦化絶縁膜領域は、前記集積回路領域から延びた前記複数の層間絶縁膜と、各層間絶縁膜上に形成されたダミー絶縁膜パターンと、を備えることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記平坦化絶縁膜領域は、前記半導体基板上のダイシング領域上まで延びていることを特徴とする請求項１、２、３のいずれかに記載の半導体装置。
【請求項５】
前記集積回路領域を覆う保護膜を備え、前記保護膜は少なくともスクライブ領域の前記平坦化絶縁膜領域上については除去されていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記集積回路領域の前記半導体基板の垂直方向に隣接する２つの金属層の間に、ダミー絶縁膜パターンが配置されていることを特徴とする請求項１、２、３のいずれかに記載の半導体装置。
【請求項７】
集積回路領域を含む半導体基板上に、第１層間絶縁膜を形成する工程と、
前記集積回路領域に形成された前記第１層間絶縁膜上に金属層を形成する工程と、
前記集積回路領域の外側に形成された前記第１層間絶縁膜上に前記金属層と同じ厚さを有するダミー絶縁膜パターンを形成する工程と、
前記金属層及び前記ダミー絶縁膜パターンを覆う第２層間絶縁膜を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項８】
集積回路領域を含む半導体基板上に、層間絶縁膜を形成する工程と、
前記集積回路領域に形成された前記層間絶縁膜上に金属層を形成する工程と、
前記金属層及び前記層間絶縁膜を覆う第１のＴＥＯＳ膜をプラズマＣＶＤ法により形成する工程と、
前記集積回路領域の外側に形成された前記第１のＴＥＯＳ膜上にレジストパターンを形成し、前記第１のＴＥＯＳ膜をエッチングすることにより、前記レジストパターンに対応したダミー絶縁膜パターンを形成する工程と、
前記ダミー絶縁膜パターンを覆うＳＯＧ膜を形成する工程と、
前記ＳＯＧ膜を覆う第２のＴＥＯＳ膜をプラズマＣＶＤ法により形成する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項９】
前記ダミー絶縁膜パターンは前記レジストパターンに対応した凹部及び凸部を有し、前記ＳＯＧ膜は前記ダミー絶縁膜パターンの凹部を埋めるように形成されることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
半導体基板と、
前記半導体基板上に形成され、複数の金属層と、前記半導体基板の垂直方向に隣接する各金属層の間に挟まれた複数の層間絶縁膜とを備える集積回路領域と、
前記集積回路領域を取り囲んで前記半導体基板の端部上に形成された平坦化絶縁膜領域と、を備え、前記平坦化絶縁膜領域は、凹部及び凸部を有するダミー絶縁膜パターンを含むことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来より、多層配線を有する半導体装置においては、半導体チップ表面の平坦性確保を目的として、ＬＳＩ領域の配線層間のスペースにダミー金属層が設けられていた。ダミー金属層は、多層配線プロセスを利用した積層構造を有しており、上下に隣接する２つのダミー金属層の間には層間絶縁膜が形成されている。
【０００３】
更に、前記ＬＳＩ領域の外の半導体チップの端にも、同様のダミー金属層が設けられていた。これは、半導体ウエハを切削して複数のチップに分割するダイシングを高精度に行うために、半導体チップの有効領域であるＬＳＩ領域から、その外にあるダイシング領域に渡って平坦性を確保するためである。半導体チップ表面の平坦化については、非特許文献１に記載されている。
【非特許文献１】「ＬＥＤプリンタヘッドの最新動向」ＯＫＩテクニカルレビュー  ２００６年  ２０８号  Ｖｏｌ．７３  ＮＯ．４  ２８−３１頁
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ダイシング時に、ダイシングブレードが半導体チップの端のダミー金属層に接触することにより、ダミー金属層が層間絶縁膜から剥がれたり、ダイシングにより露出された半導体チップの側壁から前記層間絶縁膜にクラックが入り、平坦性の悪化や信頼性の低下等の問題を起こすおそれがあった。
【課題を解決するための手段】
【０００５】
本発明の半導体装置は、半導体基板と、前記半導体基板上に形成され、複数の金属層と、各金属層の間に挟まれた複数の層間絶縁膜とを備える集積回路領域と、前記集積回路領域を取り囲んで前記半導体基板の端部上に形成された平坦化絶縁膜領域と、を備えることを特徴とする。
【０００６】
本発明の半導体装置の製造方法は、集積回路領域を含む半導体基板上に、第１層間絶縁膜を形成する工程と、前記集積回路領域に形成された前記第１層間絶縁膜上に金属層を形成する工程と、前記集積回路領域の外側に形成された前記第１層間絶縁膜上に前記金属層と同じ厚さを有するダミー絶縁膜パターンを形成する工程と、前記金属層及び前記ダミー絶縁膜パターンを覆う第２層間絶縁膜を形成する工程と、を備えることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、ダミー金属層の部分を絶縁膜で置き換えたので、半導体チップの平坦性を確保できるとともに、ダミー金属層と層間絶縁膜との界面も存在しなくなることから、ダミー金属層の剥がれの問題も解消する。また、前記絶縁膜は層間絶縁膜と一体化して平坦化絶縁膜となることから、ダイシング時に半導体チップの側壁からのクラックが侵入することも抑制され、半導体装置の信頼性向上を図ることができる。
【発明を実施するための最良の形態】
【０００８】
［第１の実施形態］
以下、本発明の第１の実施形態による半導体装置について図面を参照して説明する。図１に示すように、半導体ウエハ１００の表面には、複数の半導体チップ領域１０が上下左右にライン状に延びたダイシング領域ＤＬによって区画されている。複数の半導体チップ領域１０は、前記ダイシング領域ＤＬに沿って半導体ウエハ１００をダイシングすることにより、複数の半導体チップに分割される領域である。
【０００９】
図２（図１の部分拡大図）に示すように、半導体チップ領域１０の中に、集積回路領域３１（半導体素子、配線等により集積回路）が形成されている。そして、半導体チップ領域１０の表面の端部上に、前記集積回路領域３１を取り囲んで平坦化絶縁膜領域３０が形成されている。平坦化絶縁膜領域３０はダイシング領域ＤＬまで延びている。また、ダイシング領域ＤＬを間に挟んだ２つの平坦化絶縁膜領域３０は、ダイシング領域ＤＬの中心線に対して、左右対称に形成されている。
【００１０】
以下、平坦化絶縁膜領域３０、集積回路領域３１の構造について、図３及び図４を参照しながら説明する。図３は図２の破線で囲まれた領域Ｒの拡大図であり、図４は図３のＸ-Ｘ線に沿った断面図である。平坦化絶縁膜領域３０は、集積回路領域３１における多層配線構造を利用して形成しているので、まず、集積回路領域３１について説明する。
【００１１】
半導体基板１１の表面を覆って第１層間絶縁膜１２が形成され、この第１層間絶縁膜１２上に第１金属層１３が形成されている。また、第１金属層１３を覆って第２層間絶縁膜１４が形成され、この第２層間絶縁膜１４上に第２金属層１５が形成されている。更に、第２金属層１５を覆って第３層間絶縁膜１６が形成され、この第３層間絶縁膜１６上に第３金属層１７が形成されている。最上層の第３金属層１７上には、パッシベーション用の保護膜１８が形成されている。尚、保護膜１８表面の平坦化のために最上層の第３金属層１７の上に、第４層間絶縁膜（不図示）を形成し、その第４層間絶縁膜上に保護膜１８を形成してもよい。
【００１２】
ここで、第１層間絶縁膜１２はＢＰＳＧ膜、第２層間絶縁膜１４、第３層間絶縁膜１６、第４層間絶縁膜は平坦化のために、プラズマＴＥＯＳ膜／ＳＯＧ膜／プラズマＴＥＯＳ膜の３層膜構造とすることが好ましく、保護膜１８は、パッシベーションのためにシリコン窒化膜やシリコン窒化膜とシリコン酸化膜の積層膜であることが好ましい。
【００１３】
また、第１金属層１３は、第１層間絶縁膜１２に形成されたビアホールＣ１（これはコンタクトホールと言っても良い）を通して半導体基板１１の表面に形成された半導体素子１９に接続されている。半導体素子１９には、ＭＯＳトランジスタ、バイポーラトランジスタ、拡散抵抗素子などが含まれる。
【００１４】
ビアホールＣ１には、金属部材が埋められている。また、第１金属層１３と第２金属層１５を接続する場合には、第２層間絶縁膜１４に形成されたビアホールＳＣ１を通して両者は接続される。ビアホールＳＣ１には、金属部材が埋められている。同様に、第２金属層１５と第３金属層１７を接続する場合には、第３層間絶縁膜１６に形成されたビアホールＴＣ１を通して両者は接続される。ビアホールＴＣ１には、金属部材が埋められている。尚、上記集積回路領域３１に関して、図３の平面図における図示を省略してある。
【００１５】
次に、平坦化絶縁膜領域３０の構造について説明する。平坦化絶縁膜領域３０は、前記集積回路領域３１の外側の半導体基板１１上に形成された絶縁膜領域であって、集積回路領域３１の高さ（半導体基板１１の表面を基準として、最上層の第３金属層１７までの高さｈ１、あるいは、保護膜１８の表面までの高さｈ２）と実質的に同等になるように形成されている。これにより、集積回路領域３１からダイシング領域ＤＬに至る領域の平坦性を確保し、ダイシングの精度を向上させることができる。
【００１６】
平坦化絶縁膜領域３０は、従来のダミー金属層を形成していた部分をダミー絶縁膜で置き換えたものである。即ち、図４のように、集積回路領域３１から延びた第１層間絶縁膜１２上に、絶縁膜からなる３つのダミー絶縁膜パターン２０が一定間隔で形成されている。
【００１７】
また、集積回路領域３１から延びた第２層間絶縁膜１４が３つのダミー絶縁膜パターン２０を覆っており、第２層間絶縁膜１４上にも、３つのダミー絶縁膜パターン２１が一定間隔で形成されている。３つのダミー絶縁膜パターン２１と下層の３つのダミー絶縁膜パターン２０とは重畳している。さらに、集積回路領域３１から延びた第３層間絶縁膜１６が３つのダミー絶縁膜パターン２１を覆っており、第３層間絶縁膜１６上にも、３つのダミー絶縁膜パターン２２が一定間隔で形成されている。３つのダミー絶縁膜パターン２２と下層の３つのダミー絶縁膜パターン２１とは重畳している。尚、ダミー絶縁膜パターン２０，２１，２２はそれぞれ３つ形成されているが、平坦化絶縁膜領域３０の必要な幅に応じて適宜増減することができる。
【００１８】
前記３つのダミー絶縁膜パターン２０を形成するには、第１層間絶縁膜１２上に絶縁膜をプラズマＣＶＤ法等により堆積し、その後、堆積した絶縁膜上にレジストパターンを形成し、そのレジストパターンをマスクにして絶縁膜を形成すればよい。ダミー絶縁膜パターン２１，２２についても同様である。
【００１９】
また、集積回路領域３１の保護膜１８が延びて最上層の３つのダミー絶縁膜パターン２２を覆っている。前記第４層間絶縁膜を形成する場合には、集積回路領域３１から延びた第４層間絶縁膜が最上層の３つのダミー絶縁膜パターン２２を覆い、その上に保護膜１８が配置されることになる。ダミー絶縁膜パターン２０、２１、２２はそれぞれプラズマＴＥＯＳ膜のように第１乃至第３層間絶縁膜１２，１４，１６と同質の絶縁膜であることが密着性を高める上で好ましい。
【００２０】
図３の平面図で見ると、上下方向に重なったダミー絶縁膜パターン２０，２１，２２からなるダミー絶縁膜パターン積層体２３は、集積回路領域３１に沿って上下方向に３列に配列されている。また、図３の左側のダミー絶縁膜パターン積層体２３はダイシング領域ＤＬの端を跨いでいる。
【００２１】
上述のように、平坦化絶縁膜領域３０を設けたことにより、集積回路領域３１からダイシング領域ＤＬに至るまで半導体チップ領域１０の平坦性を確保できるとともに、ダミー金属層と層間絶縁膜との界面も存在しなくなることから、ダミー金属層の剥がれの問題も解消する。また、ダミー絶縁膜パターンは層間絶縁膜とは絶縁膜同士であることから密着性が良く、一体化して平坦化絶縁膜となることから、ダイシング時に半導体チップの側壁からのクラックが侵入することも抑制され、半導体装置の信頼性向上を図ることができる。
【００２２】
尚、保護膜１８とダミー絶縁膜パターン２２との密着性が弱い場合にはダイシング時の機械的衝撃により保護膜１８が剥がれるおそれもある。そこで、そのようなことが懸念される場合には、図５に示すように、ダイシングブレード５０が保護膜１８と接触しないように、ダイシング領域ＤＬ上の保護膜１８を除去しておくことが好ましい。図５の構造では、ダイシングブレードの位置ずれを考慮して、保護膜１８は平坦化絶縁膜領域３０の途中まで除去してある。
【００２３】
そして、上述のように構成された半導体ウエハ１００をダイシングブレード５０でダイシング領域ＤＬに沿ってダイシングすることにより、半導体ウエハ１００は複数の半導体チップに分割される。すなわち、上述の複数の半導体チップ領域１０が互いに切り離されて、複数の半導体チップとなる。図６にダイシング後の１つの半導体チップを示してある。この場合は、ダミー絶縁膜パターン積層体２３がダイシング領域ＤＬの端を跨いで形成されているので、ダイシングブレード５０により、ダミー絶縁膜パターン積層体２３が切断されることになる。
【００２４】
ダミー絶縁膜パターンは、集積回路領域３１にも利用することができる。即ち、集積回路領域３１の平坦化のために用いられていたダミー金属層をダミー絶縁膜パターンで置き換えることで、平坦化確保に加え、ダミー金属層を用いる場合と比べて金属層間の寄生容量を低減する効果を得ることができる。
【００２５】
図７は、そのようなダミー絶縁膜パターン構造を示す集積回路領域３１の断面図である。図示のように、第２層間絶縁膜１４上で、第２層目の金属層２４と金属層２５の間にダミー絶縁膜パターン２６を形成する。また、第３層間絶縁膜１６上で、金属層２７と金属層２８の間にダミー絶縁膜パターン２９を形成する。こうすることで、金属層の間は絶縁物で満たされることになり、上下又は左右に隣接する金属層の間の寄生容量が低減される。例えば、左右の隣接する金属層２７と金属層２８の間の寄生容量Ｃｓ１、金属層２７と下層の金属層３３との間の寄生容量Ｃｓ２が低減される。
【００２６】
［第２の実施形態］
以下、本発明の第２の実施形態による半導体装置について図面を参照して説明する。第１の実施形態ではダミー絶縁膜パターンは、層間絶縁膜と別個のプロセスで形成するが、本実施形態では、ＴＥＯＳ膜／ＳＯＧ膜／ＴＥＯＳ膜の３層構造の層間絶縁膜の形成プロセスを利用して、ダミー絶縁膜を含む平坦化絶縁膜領域３０Ａの形成工程を合理化したものである。
【００２７】
以下、平坦化絶縁膜領域３０Ａの形成方法について図８、図９を参照して説明する。
まず、図８（ａ）に示すように、集積回路領域３１の第１金属層１３がその上に形成された第１層間絶縁膜１２上にプラズマＣＶＤ法により、第１のＴＥＯＳ膜４０を形成する。この第１のＴＥＯＳ膜４０は通常のＴＥＯＳ膜よりも厚く形成する。
【００２８】
次に、図８（ｂ）に示すように、平坦化絶縁膜領域３０Ａの第１のＴＥＯＳ膜４０上にレジストパターン４１を形成する。ここで、比較のために第１の実施形態のダミー絶縁膜パターン２０を破線で示してある。ダミー絶縁膜パターン２０は第１金属層１３とほぼ同じ高さに形成されているが、第１のＴＥＯＳ膜４０はダミー絶縁膜パターン２０より厚く形成している。
【００２９】
次に、図８（ｃ）に示すように、レジストパターン４１をマスクとして第１のＴＥＯＳ膜４０をエッチングする。エッチング後にレジストパターン４１は除去される。若しくは、レジストパターン４１と第１のＴＥＯＳ膜４０とを同時にエッチングする、いわゆるエッチバックを行ってもよい。これにより、平坦化絶縁膜領域３０Ａにおいては、凹凸のあるダミー絶縁膜パターン２０Ａが形成される。第１金属層１３上にはエッチングにより薄くなった第１のＴＥＯＳ膜４０が残される。その膜厚は、通常の３層構造の層間絶縁膜形成プロセスによるものと同じである。
【００３０】
次に、図８（ｄ）に示すように、ダミー絶縁膜パターン２０Ａが形成された半導体基板１１（半導体ウエハ１００）上にＳＯＧを回転塗布（スピンコート）する。すると、
ダミー絶縁膜パターン２０Ａの凹部にＳＯＧ膜４２が埋め込まれ、ダミー絶縁膜パターン２０Ａの表面が平坦になる。更に、ＳＯＧ膜４２上にプラズマＣＶＤ法により、第２のＴＥＯＳ膜４３を形成する。このように、ダミー絶縁膜パターン２０Ａ（第１ＴＥＯＳ膜）、ＳＯＧ膜４２、第２のＴＥＯＳ膜４３により第２層間絶縁膜１４Ａが形成される。
【００３１】
つまり、層間絶縁膜プロセスを利用して、ダミー絶縁膜パターン２０Ａを含んだ第２層間絶縁膜１４Ａを形成することができる。図９に示すように、第３層間絶縁膜１６Ａ、第４層間絶縁膜４４についても上記と同じ方法により形成することができる。
【００３２】
そして、上述のように構成された半導体ウエハ１００をダイシングブレード５０でダイシング領域ＤＬに沿ってダイシングすることにより、半導体ウエハ１００は複数の半導体チップに分割される。すなわち、上述の複数の半導体チップ領域１０が互いに切り離されて、複数の半導体チップとなる。図１０にダイシング後の１つの半導体チップを示してある。
【００３３】
また、ダミー絶縁膜パターン２０Ａはレジストパターン４１を用いて形成しているので、レジストパターン４１を変更することで、任意のダミー絶縁膜パターン２０Ａを形成することができる。例えば、図１１に示すように、平坦化絶縁膜領域３０Ｂの略全体に渡って平坦な、べた状のダミー絶縁膜パターン２０Ｂを形成してもよい。ダミー絶縁膜パターン２０Ｂは、集積回路領域３１に隣接する領域に凹部を有しており、凹部にはＳＯＧ膜４２が埋められ平坦化されている。それ以外の領域は平坦な凸部を形成している。このようなべた状のダミー絶縁膜パターン２０Ｂが、第２乃至第４層間絶縁膜１４Ａ，１６Ａ，４４の一部として形成される。
【００３４】
なお、本発明は上記実施形態に限定されることはなく、その要旨を逸脱しない範囲で変更が可能なことは言うまでもない。例えば第１及び第２の実施形態では、３層配線構造の半導体装置を例として説明したが、本発明は一般の多層配線構造を有する半導体装置に適用することができる。
【図面の簡単な説明】
【００３５】
【図１】半導体ウエハを示す平面図である。
【図２】図１の部分拡大図である。
【図３】本発明の第１の実施形態による半導体装置（ダイシング前）を示す平面図である。
【図４】図３のＸ−Ｘ線における断面図である。
【図５】本発明の第１の実施形態による半導体装置（ダイシング後）を示す断面図である。
【図６】本発明の第１の実施形態による半導体装置（ダイシング前）を示す断面図である。
【図７】集積回路領域を示す断面図である。
【図８】本発明の第２の実施形態による半導体装置の製造方法を示す断面図である。
【図９】本発明の第２の実施形態による半導体装置（ダイシング前）を示す断面図である。
【図１０】本発明の第２の実施形態による半導体装置（ダイシング後）を示す断面図である。
【図１１】本発明の第２の実施形態による半導体装置（ダイシング前）を示す断面図である。
【符号の説明】
【００３６】
１０  半導体チップ領域    １１  半導体基板    １２  第１層間絶縁膜
１３  第１金属層    １４  第２層間絶縁膜    １５  第２金属層
１６  第３層間絶縁膜    １７  第３金属層    １８  保護膜
１９  半導体素子    ２０、２１，２２  ダミー絶縁膜パターン
２０Ａ，２０Ｂ  ダミー絶縁膜パターン    ２３  ダミー絶縁膜パターン積層体
２４，２５  金属層    ２６  ダミー絶縁膜パターン    ２７，２８  金属層
２９  ダミー絶縁膜パターン      ３０，３０Ａ，３０Ｂ  平坦化絶縁膜領域
４０  第１のＴＥＯＳ膜    ４１  レジストパターン    ４２  ＳＯＧ膜
４３  第２のＴＥＯＳ膜    ４４  第４層間絶縁膜
５０  ダイシングブレード    １００  半導体ウエハ
【図１】
2009218503.tif 000003
【図２】
2009218503.tif 000004
【図３】
2009218503.tif 000005
【図４】
2009218503.tif 000006
【図５】
2009218503.tif 000007
【図６】
2009218503.tif 000008
【図７】
2009218503.tif 000009
【図８】
2009218503.tif 000010
【図９】
2009218503.tif 000011
【図１０】
2009218503.tif 000012
【図１１】
2009218503.tif 000013