(57)【要約】【課題】積層方向に対向配置される導体パターンを用いて十分な誘導結合を確保でき、通過帯域の高域側で大きな減衰量を得られる積層型バンドパスフィルタを提供する。【解決手段】本発明の積層型バンドパスフィルタは、複数の誘電体層を積層した積層体１０と、誘電体層を積層方向に貫くビアホール導体６０、６２と誘電体層上に配置された導体パターン４８を含んで形成され第１の共振器を構成する第１のインダクタ導体と、誘電体層を積層方向に貫くビアホール導体６１、６３と誘電体層上に配置された導体パターン４９を含んで形成され第２の共振器を構成する第２のインダクタ導体とを備える。第１のインダクタ導体の導体パターン４８と、第２のインダクタ導体の導体パターン４９は、互いに誘導結合する所定の間隔を隔てて積層方向に対向配置される。【選択図】図６
2009218756.tif 000002
【特許請求の範囲】
【請求項１】
電磁的に結合した複数の共振器を備える積層型バンドパスフィルタであって、
複数の誘電体層を積層した積層体と、
前記誘電体層を積層方向に貫くビアホール導体と前記誘電体層上に配置された導体パターンを含んで形成され、第１の共振器を構成する第１のインダクタ導体と、
前記誘電体層を積層方向に貫くビアホール導体と前記誘電体層上に配置された導体パターンを含んで形成され、第２の共振器を構成する第２のインダクタ導体と、
を備え、前記第１のインダクタ導体の前記導体パターンと、前記第２のインダクタ導体の前記導体パターンとが、互いに誘導結合する所定の間隔を隔てて積層方向に対向配置されることを特徴とする積層型バンドパスフィルタ。
【請求項２】
前記第１のインダクタ導体は、第１の短絡端側インダクタ導体と第１の開放端側インダクタ導体とを接続して構成され、前記第２のインダクタ導体は、第２の短絡端側のインダクタ導体と第２の開放端側インダクタ導体とを接続して構成されることを特徴とする請求項１に記載の積層型バンドパスフィルタ。
【請求項３】
前記第１の短絡端側インダクタ導体及び前記第１の開放端側インダクタ導体の間の第１のノードと、前記第２の短絡端側のインダクタ導体及び前記第２の開放端側インダクタ導体の間の第２のノードとの間に、第１のコンデンサが接続されることを特徴とする請求項２に記載の積層型バンドパスフィルタ。
【請求項４】
入力端子と前記第１のノードの間に第２のコンデンサが接続され、出力端子と前記第２のノードの間に第３のコンデンサが接続されることを特徴とする請求項３に記載の積層型バンドパスフィルタ。
【請求項５】
入力端子と前記第１のノードの間に第１のトラップ回路が挿入され、出力端子と前記第２のノードの間に第２のトラップ回路が挿入され、前記第１のトラップ回路及び前記第２のトラップ回路の各々の共振周波数が通過帯域の低域側に設定されていることを特徴とする請求項３に記載の積層型バンドパスフィルタ。
【請求項６】
前記第１の短絡端側インダクタ導体の前記導体パターンと、前記第２の短絡端側インダクタ導体の前記導体パターンとが、積層方向に対向配置されることを特徴とする請求項２に記載の積層型バンドパスフィルタ。
【請求項７】
前記第１のインダクタ導体と前記第２のインダクタ導体において、対向配置されるそれぞれの前記導体パターンが螺旋状パターンに形成されることを特徴とする請求項１に記載の積層型バンドパスフィルタ。
【請求項８】
各々の前記螺旋状パターンは、２以上の前記誘電体層に跨って形成され、各々の前記誘電体層において前記導体パターンが積層方向に対向配置されることを特徴とする請求項７に記載の積層型バンドパスフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯機器等の高周波回路に搭載される積層型バンドパスフィルタに関し、特に、多層の積層基板に形成された導体パターンを用いて共振器を構成した積層型バンドパスフィルタに関するものである。
【背景技術】
【０００２】
携帯機器の高周波回路においては、不要な周波数成分を除去するバンドパスフィルタが用いられる。例えば、特許文献１、２に示すように、多層の積層基板に構成した共振器を備える積層型バンドパスフィルタが提案されている。特許文献１には、複数の誘電体層の導体パターンを電磁的に結合し、インダクタ導体となる複数の螺旋状電極を形成し、積層型バンドパスフィルタの共振器を構成する手法が示されている。この手法によれば、導体パターンを形成した誘電体層の数の調整により、螺旋状電極の長さを共振周波数に適合するように調整できる。そのため、１つの誘電体層に導体パターンを形成する場合に比べ、積層型バンドパスフィルタの全体のサイズを小さくすることができる。また、特許文献２には、複数の誘電体層を貫通するビアホールにより形成されたインダクタ導体を用いて共振器を構成する手法が示されている。
【特許文献１】特許第２９８８５００号公報
【特許文献２】特許第３１２７７９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
一般的な積層型バンドパスフィルタは、通過帯域に適合する２つの共振器を備え、各々の共振器はインダクタ導体を用いて構成することができる。積層型バンドパスフィルタを設計する場合、それぞれのインダクタ導体を所望のインダクタンスに調整するとともに、両者の相互インダクタンスを適切に調整して十分な電磁的結合を持たせることが重要になる。しかしながら、特許文献１の手法により積層型バンドパスフィルタを構成する場合、２つのインダクタ導体となる２つの螺旋状電極のそれぞれのインダクタンスは容易に大きくできるが、両者の間の電磁的結合を適切に調整することは難しい。これは、２つの螺旋状電極を平面方向に並べる配置を採用しているため、必然的にパターン間の誘導結合が小さくなるためである。また、特許文献２の手法により積層型バンドパスフィルタを構成する場合も、２つのインダクタ導体をそれぞれビアホールで形成することから、それぞれのインダクタンスと両者の相互インダクタンスを大きくするのは限界があり、両者の間の電磁的結合を適切に調整することは難しい。
【０００４】
共振器を構成する２つのインダクタ導体の電磁的結合が不十分である場合、例えば、両者に近接する容量素子を設ける構成が考えられる。しかし、この場合は２つのインダクタ導体の間の容量結合が強くなり、積層型バンドパスフィルタが低域有極型のフィルタ特性を持つようになる。よって、積層型バンドパスフィルタにおいて高域の不要周波数成分を十分に減衰させるフィルタ特性を実現させる場合には、不利な構成となる。
【０００５】
そこで、本発明はこれらの問題を解決するためになされたものであり、それぞれ共振器を構成する一対のインダクタ導体を積層基板に形成する場合、積層方向に対向配置される導体パターンを用いて十分な誘導結合を確保でき、通過帯域の高域側の減衰量が大きいフィルタ特性を実現可能な積層型バンドパスフィルタを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の積層型バンドパスフィルタは、電磁的に結合した複数の共振器を備える積層型バンドパスフィルタであって、複数の誘電体層を積層した積層体と、前記誘電体層を積層方向に貫くビアホール導体と前記誘電体層上に配置された導体パターンを含んで形成され、第１の共振器を構成する第１のインダクタ導体と、前記誘電体層を積層方向に貫くビアホール導体と前記誘電体層上に配置された導体パターンを含んで形成され、第２の共振器を構成する第２のインダクタ導体とを備え、前記第１のインダクタ導体の前記導体パターンと、前記第２のインダクタ導体の前記導体パターンとが、互いに誘導結合する所定の間隔を隔てて積層方向に対向配置される。
【０００７】
本発明の積層型バンドパスフィルタによれば、１対の共振器を構成する１対のインダクタ導体は、それぞれ積層方向のビアホール導体と平面方向の導体パターンにより形成され、互いの導体パターンが積層方向に対向配置されて大きな誘導結合が発生する。よって、１対のインダクタ導体の間の電磁的結合は、容量結合に比べ、導体パターン間の誘導結合が支配的になるので、通過帯域の高域側に減衰極を有するフィルタ特性を実現することができる。また、１対のインダクタ導体は、それぞれ誘電体層の平面を広く用いて形成できるので、所定のインダクタンスを得るために必要な面積が小さくて済む。
【０００８】
本発明において、前記第１のインダクタ導体を、第１の短絡端側インダクタ導体と第１の開放端側インダクタ導体とを接続して構成し、前記第２のインダクタ導体を、第２の短絡端側のインダクタ導体と第２の開放端側インダクタ導体とを接続して構成してもよい。
【０００９】
本発明において、前記第１の短絡端側インダクタ導体及び前記第１の開放端側インダクタ導体の間の第１のノードと、前記第２の短絡端側のインダクタ導体及び前記第２の開放端側インダクタ導体の間の第２のノードとの間に、第１のコンデンサを接続してもよい。
【００１０】
本発明において、入力端子と前記第１のノードの間に第２のコンデンサを接続し、出力端子と前記第２のノードの間に第３のコンデンサを接続してもよい。
【００１１】
本発明において、入力端子と前記第１のノードの間に第１のトラップ回路を挿入し、出力端子と前記第２のノードの間に第２のトラップ回路を挿入し、前記第１のトラップ回路及び前記第２のトラップ回路の各々の共振周波数を通過帯域の低域側に設定してもよい。
【００１２】
本発明において、前記第１の短絡端側インダクタ導体の前記導体パターンと、前記第２の短絡端側インダクタ導体の前記導体パターンとを、積層方向に対向配置してもよい。
【００１３】
本発明において、前記第１のインダクタ導体と前記第２のインダクタ導体に、対向配置されるそれぞれの前記導体パターンを螺旋状パターンに形成してもよい。この場合、各々の前記螺旋状パターンを、２以上の前記誘電体層に跨って形成し、各々の前記誘電体層において前記導体パターンを積層方向に対向配置してもよい。
【発明の効果】
【００１４】
本発明によれば、積層型バンドパスフィルタは、積層方向のビアホール導体と平面方向の導体パターンにより形成される１対のインダクタ導体を含み、それぞれの導体パターンの誘導結合が大きくなるように対向配置されるので、容量結合に基づく低域有極型ではなく誘導結合に基づく高域有極型のフィルタ特性を実現することができる。よって、本発明の積層型バンドパスフィルタを用いる場合、一般に問題となりやすい通過帯域の高域側における減衰量を十分に確保することができる。また、１対のインダクタ導体は、ともに誘電体層を広く用いて導体パターンを構成できるので、小さい面積で所定のインダクタンス値を得ることができ、積層型バンドパスフィルタの小型化を実現することができる。
【発明を実施するための最良の形態】
【００１５】
本発明の実施形態について図面を参照しながら説明する。以下では、携帯機器の高周波回路に搭載される積層型バンドパスフィルタに関して３つの実施形態を説明する。
【００１６】
［第１実施形態］
図１は、第１実施形態の積層型バンドパスフィルタの等価回路を示す図である。図１に示す積層型バンドドパスフィルタは、５つのコンデンサＣ１０、Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１４と、４つのインダクタ導体Ｌ１０、Ｌ１１、Ｌ１２、Ｌ１３を含んで構成される。入力端子Ｔｉｎから入力された入力信号は、所定の周波数帯域を通過させ、低周波側及び高周波側の不要な周波数成分を遮断するように動作する。
【００１７】
図１の構成において、入力端子Ｔｉｎと出力端子Ｔｏｕｔの間には、３つのコンデンサＣ１０、Ｃ１２、Ｃ１４が直列接続されている。コンデンサＣ１０、Ｃ１２の間のノードＮ１０は、１対のインダクタ導体Ｌ１０、Ｌ１１から構成される第１の共振器に接続され、コンデンサＣ１２、Ｃ１４の間のノードＮ１１は、１対のインダクタ導体Ｌ１２、Ｌ１３から構成される第２の共振器に接続される。第１の共振器において、開放端側のインダクタ導体Ｌ１０がノードＮ１０とコンデンサＣ１１の間に接続され、コンデンサＣ１１の一端がグランドに接続され、短絡端側のインダクタ導体Ｌ１１がノードＮ１０とグランドの間に接続される。また、第２の共振器において、開放端側のインダクタ導体Ｌ１２がノードＮ１１とコンデンサＣ１３の間に接続され、コンデンサＣ１３の一端がグランドに接続され、短絡端側のインダクタ導体Ｌ１３がノードＮ１１とグランドの間に接続される。
【００１８】
それぞれのインダクタ導体Ｌ１０、Ｌ１１、Ｌ１２、Ｌ１３は、後述するように積層基板に構成された導体パターンに依存してそれぞれのインダクタンス値が定まる。また、第１の共振器と第２の共振器の間では、開放端側のインダクタ導体Ｌ１０、Ｌ１２の間で電磁的結合が生じ、かつ、短絡端側のインダクタ導体Ｌ１１、Ｌ１３の間で電磁的結合が生じる。これらの電磁的結合は、主にインダクタ導体Ｌ１０〜Ｌ１３を形成する一部の導体パターンが、積層基板の積層方向で対向配置されることに基づいて生じる。インダクタ導体Ｌ１０〜Ｌ１３について、それぞれインダクタンス値と電磁的結合を適切に調整することにより、積層型バンドパスフィルタに所望のフィルタ特性を付与することができるが、詳細は後述する。
【００１９】
ここで、第１実施形態の積層型バンドパスフィルタに関し、フィルタ特性と共振器間の結合の関係を説明する。図２には、図１の等価回路の主要部をモデル化して示している。図２（Ａ）には、１対のインダクタ導体ＬＡ、ＬＢを含む回路モデルが示される。例えば、図１のインダクタ導体Ｌ１１、Ｌ１３の関係が図２（Ａ）に対応する。インダクタ導体ＬＡ、ＬＢの間の結合は、容量Ｃと相互インダクタンスＭ（誘導結合）により表すことができる。図２（Ａ）のインダクタ導体ＬＡ、ＬＢは、それぞれインダクタンスと容量の並列回路で置き換えることができる。よって、図２（Ｂ）に示すように、インダクタ導体ＬＡは、インダクタンスＬ１と容量Ｃ１からなる並列回路で置き換えられ、インダクタ導体ＬＢは、インダクタンスＬ２と容量Ｃ２からなる並列回路で置き換えられる。
【００２０】
このとき、２つのインダクタンスＬ１、Ｌ２と相互インダクタンスＭの関係は、図２（Ｃ）に示すように、インダクタンスＬ１−Ｍと、インダクタンスＬ２−Ｍと、相互インダクタンスＭからなる回路と等価である。なお、図２（Ｃ）の回路に対しＹ−Δ変換を施すと、図２（Ｄ）に示すように、３つのインダクタンスＬａ、Ｌｂ、Ｌｃを含む回路に変換することができる。
【００２１】
図２（Ｂ）の容量Ｃ、Ｃ１、Ｃ２、インダクタンスＬ１、Ｌ２、相互インダクタンスＭとフィルタ特性のパラメータの関係を説明する。まず、通過帯域の凸極に対応する２つの周波数Ｆ１、Ｆ２は、それぞれ以下のように表すことができる。
【００２２】
【数１】
2009218756.tif 000003
【００２３】
【数２】
2009218756.tif 000004
【００２４】
また、フィルタ特性における減衰極位置Ｆは、次式により求められる。
【００２５】
【数３】
2009218756.tif 000005
【００２６】
なお、図２（Ｄ）のインダクタンスＬａ、Ｌｂ、Ｌｃは、それぞれ以下のように表すことができる。
【００２７】
【数４】
2009218756.tif 000006
【００２８】
バンドパスフィルタを設計する際、インダクタンスＬ１、Ｌ２と容量Ｃ１、Ｃ２として望ましい値は、予め設定された通過帯域に概ね依存して決定される。一方、付与されたインダクタンスＬ１、Ｌ２の値に対し、減衰極位置Ｆは、相互インダクタンスＭと容量Ｃの影響により変化する。数３に示すように、相互インダクタンスＭが減少し、かつ、容量Ｃが増加すると、減衰極位置Ｆは低下することがわかる。従って、通過帯域の高周波側で減衰量が大きくなるフィルタ特性を実現する場合は、相互インダクタンスＭを増加させ、かつ容量Ｃを減少させることが望ましい。
【００２９】
次に、第１実施形態の積層型バンドパスフィルタの具体的な構造について、図３〜図６を参照して説明する。図３は、第１実施形態の積層型バンドパスフィルタが構成される積層体１０の外観斜視図を示している。図３に示す積層体１０は、導体パターンを形成した多数の誘電体層（８層）を積層して形成される。積層体１０の側面には、入力端子Ｔｉｎと、出力端子Ｔｏｕｔと、６つのグランド端子Ｔｇが形成され、それぞれ外部接続が可能となっている。これらの各端子は、いずれも積層体１０の内部の導体パターンと接続されている。
【００３０】
図４及び図５は、積層体１０の各層の構造を示す平面図である。積層体１０の内部には、下層から順にセラミックグリーンシートを用いた誘電体層Ｍ１〜Ｍ８が積層されている。誘電体層Ｍ１〜Ｍ８には、それぞれ多数の導体パターンが形成されるとともに、各層の導体パターン同士を接続するために積層方向に貫通する多数のビアホール導体が形成されている。各誘電体層Ｍ１〜Ｍ８の厚さと誘電率については、必要な電気的特性に応じて適宜に設定される。なお、各々のビアホール導体は部分的に曲線で示されるが（図５参照）、実際には積層方向で直線状に形成される。
【００３１】
まず、図４に示すように、最下層の誘電体層Ｍ１には、広いグランドパターン４０が形成され、その外縁部が図３の６つのグランド端子Ｔｇに接続されている。なお、誘電体層Ｍ１の裏面（不図示）には、図３の各端子の位置に導体パターンが形成されている。
【００３２】
誘電体層Ｍ２には、コンデンサＣ１１のコンデンサ電極４１と、コンデンサＣ１３のコンデンサ電極４２が形成されている。これらのコンデンサ電極４１、４２は下層のグランドパターン４０と対向配置されている。コンデンサ電極４１の一端には、上方に延伸されるビアホール導体６０が接続され、コンデンサ電極４２の一端には、上方に延伸されるビアホール導体６１が接続される。ビアホール導体６０は、一方の共振器の開放端側のインダクタ導体Ｌ１０の一部となり、ビアホール導体６１は、他方の共振器の開放端側のインダクタ導体Ｌ１２の一部となる。
【００３３】
誘電体層Ｍ３には、コンデンサＣ１２のコンデンサ電極４３が形成されている。誘電体層Ｍ４には、コンデンサＣ１０、Ｃ１２のノードＮ１０側のコンデンサ電極４４と、コンデンサＣ１２、Ｃ１４のノードＮ１１側のコンデンサ電極４５が形成されている。これらのコンデンサ電極４４、４５は、下層のコンデンサ電極４３と対向配置されている。なお、ビアホール導体６０、６１は、コンデンサ電極４４、４５を貫いて上方に延伸される。
【００３４】
次に図５に示すように、誘電体層Ｍ５には、コンデンサＣ１０の入力端子Ｔｉｎ側のコンデンサ電極４６と、コンデンサＣ１４の出力端子Ｔｏｕｔ側のコンデンサ電極４７が形成されている。コンデンサ電極４６、４７は、下層のコンデンサ電極４４、４５と対向配置されている。
【００３５】
誘電体層Ｍ６には、短絡端側のインダクタ導体Ｌ１１の一部となる導体パターン４８が形成されている。導体パターン４８の一端には、下方に延伸される上述のビアホール導体６０が接続され、導体パターン４８の他端には、上方に延伸されるビアホール導体６２が接続される。
【００３６】
誘電体層Ｍ７には、短絡端側のインダクタ導体Ｌ１３の一部となる導体パターン４９が形成されている。導体パターン４９の一端には、下方に延伸される上述のビアホール導体６１が接続され、導体パターン４９の他端には、上方に延伸されるビアホール導体６３が接続される。
【００３７】
誘電体層Ｍ８には、広いグランドパターン５０が形成され、その外延部が図３の６つのグランド端子Ｔｇに接続されている。グランドパターン５０には、下方に延伸される２つのビアホール導体６２、６３が接続される。なお、誘電体層Ｍ８の上部には、積層体１０のカバーとして、素子が形成されない誘電体層（不図示）が設けられている。
【００３８】
ここで、図６には、図４及び図５の構造に対応する積層体１０の断面構造を示している。図６においては、誘電体層Ｍ１〜Ｍ５、Ｍ８のそれぞれに形成される各導体パターンと、誘電体層Ｍ６に形成される導体パターン４８と、誘電体層Ｍ７に形成される導体パターン４９と、ビアホール導体６０〜６３が示されている。積層体１０の各誘電体層Ｍ１〜Ｍ８の厚さは、それぞれに必要な電気的特性が異なることから、大きく異なっている。図４及び図５では、便宜上ビアホール導体６０〜６３を細い径で表しているが、実際には図６に示すように、比較的太い径でビアホール導体６０〜６３が形成される。なお、図６においては、積層体１０の高さＨに対し、その半分の高さＨ／２の位置を点線にて示している。
【００３９】
第１実施形態の積層型バンドパスフィルタにおいて、短絡端側の２つのインダクタ導体Ｌ１１、Ｌ１３に着目すると、両者の間の電磁的結合は誘電体層Ｍ６、Ｍ７に対向配置される導体パターン４８、４９により強く影響される。図６に示すように、１対の導体パターン４８、４９が積層方向に近接して対向配置されるので、インダクタ導体Ｌ１１、Ｌ１３の間の誘導結合を強くすることができる。その結果、バンドパスフィルタに高域有極型のフィルタ特性を持たせることができる。
【００４０】
図７は、第１実施形態の積層体１０に構成された積層型バンドパスフィルタのフィルタ特性を示す図である。図７では、比較のため、対向配置される導体パターン４８、４９を用いない場合の基準となる特性Ｓ０を示すとともに、第１実施形態の積層型バンドパスフィルタが有する特性Ｓ１を示している。特性Ｓ０、Ｓ１は、それぞれＳパラメータＳ２１の周波数特性に対応し、３〜４ＧＨｚの付近が通過帯域として設定される。まず、特性Ｓ０においては、通過帯域の低域側に減衰極Ｐ０が現れている。これは、共振器の２つのインダクタ導体の電磁的結合が、主に容量結合であることを反映したものである。
【００４１】
これに対し、第１実施形態の場合の特性Ｓ１においては、通過帯域の高域側に減衰極Ｐ１が現れている。これは、上述したように、積層方向に対向配置される導体パターン４８、４９により、インダクタ導体Ｌ１１、Ｌ１３の間の誘導結合が強くなったことの効果である。従って、図７において、特に５〜６ＧＨｚ近辺の減衰量を比較したとき、特性Ｓ０に比べ特性Ｓ１が顕著に大きくなっており、これにより、第１実施形態の積層型バンドパスフィルタを用いる場合、高域側で減衰量が大きくなる望ましいフィルタ特性を実現することができる。
【００４２】
［第２実施形態］
第２実施形態の積層型バンドパスフィルタは、第１実施形態の積層型バンドパスフィルタのインダクタ導体Ｌ１０〜Ｌ１３を異なる形態で形成したものである。第２実施形態の積層型バンドパスフィルタに関し、等価回路及び積層体１０の外観は第１実施形態の図１及び図３と同様であるので説明を省略する。
【００４３】
第２実施形態の積層型バンドパスフィルタの具体的な構造について、図８及び図９を参照して説明する。第２実施形態の積層体１０には、１０層の誘電体層Ｍ１〜Ｍ１０が積層されるが、このうち誘電体層Ｍ１〜Ｍ５については、第１実施形態の誘電体層Ｍ１〜Ｍ５（図４及び図５）と共通するので説明を省略する。一方、図８は、第２実施形態の積層体１０において、誘電体層Ｍ６〜Ｍ１０の構造を示す平面図である。
【００４４】
図８に示すように、誘電体層Ｍ６には、一方の共振器の短絡端側のインダクタ導体Ｌ１１の一部となる導体パターン７０が形成されている。導体パターン７０の一端には、下方に延伸されるビアホール導体６０（図４）が接続され、導体パターン７０の他端には、上方に延伸されるビアホール導体６４が接続される。
【００４５】
誘電体層Ｍ７には、他方の共振器の短絡端側のインダクタ導体Ｌ１３の一部となる導体パターン７１が形成されている。導体パターン７１の一端には、下方に延伸されるビアホール導体６１（図４）が接続され、導体パターン７１の他端には、上方に延伸されるビアホール導体６５が接続される。
【００４６】
誘電体層Ｍ８には、上述の短絡端側のインダクタ導体Ｌ１１の一部となる導体パターン７２が形成されている。導体パターン７２の一端には、下方に延伸されるビアホール導体６４が接続され、導体パターン７２の他端には、上方に延伸されるビアホール導体６６が接続される。
【００４７】
誘電体層Ｍ９には、上述の短絡端側のインダクタ導体Ｌ１３の一部となる導体パターン７３が形成されている。導体パターン７３の一端には、下方に延伸されるビアホール導体６５が接続され、導体パターン７３の他端には、上方に延伸されるビアホール導体６７が接続される。
【００４８】
誘電体層Ｍ１０には、広いグランドパターン７４が形成され、その外延部が図３の６つのグランド端子Ｔｇに接続されている。グランドパターン７４には、下方に延伸される２つのビアホール導体６６、６７が接続される。なお、誘電体層Ｍ１０の上部には、積層体１０のカバーとして、素子が形成されない誘電体層（不図示）が設けられている。
【００４９】
第２実施形態において、一方の短絡端側のインダクタ導体Ｌ１１には、誘電体層Ｍ６の導体パターン７０と誘電体層Ｍ８の導体パターン７２からなる螺旋状パターンが含まれる。また、他方の短絡端側のインダクタ導体Ｌ１３には、誘電体層Ｍ７の導体パターン７１と誘電体層Ｍ９の導体パターン７３からなる螺旋状パターンが含まれる。すなわち、２つのインダクタ導体Ｌ１１、Ｌ１３は、互いの螺旋状パターンが交互に積層されて各層が対向配置される構造となっている。このように螺旋状パターンを用いてインダクタ導体Ｌ１１、Ｌ１３を形成すれば長いパターン長を容易に確保でき、比較的小さい面積で十分なインダクタンス値を設定することができる。
【００５０】
ここで、図９には、上述の積層体１０の断面構造を示している。図９においては、第１実施形態の図６と同様の誘電体層Ｍ１〜Ｍ５の各導体パターン及びビアホール導体６０、６１と、誘電体層Ｍ６〜Ｍ１０に形成される導体パターン７０〜７４と、ビアホール導体６４〜６７が示されている。図９においては、上述したようなインダクタ導体Ｌ１１、Ｌ１３の螺旋状パターンの構造に基づき、積層基板１０の下側では導体パターン７０、７１が対向配置され、積層基板１０の上側では導体パターン７２、７３が対向配置される。この場合も、インダクタ導体Ｌ１１、Ｌ１３の間では誘導結合が強くなり、バンドパスフィルタに高域有極型のフィルタ特性を持たせることができる。
【００５１】
図１０は、第２実施形態の積層体１０に構成された積層型バンドパスフィルタのフィルタ特性を示す図である。図１０においては、図７と同様の基準となる特性Ｓ０を比較のために示すとともに、第２実施形態の積層型バンドパスフィルタが有する特性Ｓ２を示している。特性Ｓ０、Ｓ２は、それぞれＳパラメータＳ２１の周波数特性に対応し、３〜４ＧＨｚの付近が通過帯域として設定される。特性Ｓ０においては、図７に基づき説明した低域側の減衰極Ｐ０が現れるのに対し、特性Ｓ２においては、図７の特性Ｓ１の減衰極Ｐ１と同様、高域側の減衰極Ｐ２が現れている。従って、第２実施形態の積層型バンドパスフィルタを用いる場合であっても、第１実施形態と同様、高域側で減衰量が大きくなる望ましいフィルタ特性を実現することができる。
【００５２】
ここで、図９の積層体１０の構造に基づいて、図１０に示す特性Ｓ２を調整する方法を説明する。図９には、導体パターン７２、７３の間の距離ｄａと、導体パターン７１、７２の間の距離ｄｂと、導体パターン７０、７１の間の距離ｄｃをそれぞれ示している。図１１は、上述の３つの距離ｄａ、ｄｂ、ｄｃを調整したときの図１０の特性Ｓ２の変化を示す図である。特性Ｓ２を基準として、特性Ｓ２ａは距離ｄａを短縮した場合、特性Ｓ２ｂは距離ｄｂを短縮した場合、特性Ｓ２ｃは距離ｄｃを短縮した場合をそれぞれ示している。各距離ｄａ、ｄｂ、ｄｃの短縮の度合は、図９を基準としたとき概ね１／２〜１／３であり、他の特性が維持されるように他の設計条件も若干調整されている。
【００５３】
図１１に示すように、特性Ｓ２ａは特性Ｓ２よりも減衰極Ｐ２が高周波側にシフトし、特性Ｓ２ｂは特性Ｓ２と減衰極Ｐ２の位置が変わらず、特性Ｓ２ｃは特性Ｓ２よりも減衰極Ｐ２が低周波側にシフトする。すなわち、積層体１０の上部から距離ｄａ、ｄｂ、ｄｃの順で、それぞれを短縮したときに減衰極Ｐ２が低周波側にシフトしていく。このことは、積層体１０の短絡端側に近い位置で、導体パターンの結合を強くするほど、高周波側で減衰極Ｐ２が現れるフィルタ特性を調整できることを意味する。積層型バンドパスフィルタを実際に設計する上では、要求されるフィルタ特性に応じて、対向配置させる導体パターンの位置と間隔を適切に設定する必要がある。
【００５４】
［第３実施形態］
第３実施形態の積層型バンドパスフィルタは、第１実施形態の積層型バンドパスフィルタの回路構成を変更したものである。図１２は、第３実施形態の積層型バンドパスフィルタの等価回路を示す図である。図１２に示す積層型バンドパスフィルタは、第１実施形態の図１と同様の３つのコンデンサＣ１１、Ｃ１２、Ｃ１３及び４つのインダクタ導体Ｌ１０、Ｌ１１、Ｌ１２、Ｌ１３を備えるとともに、第１実施形態の図１のコンデンサＣ１０、Ｃ１４に代わって、入力端子ＴｉｎとノードＮ１０の間に挿入されたトラップ回路ＴＣ０と、出力端子ＴｏｕｔとノードＮ１１の間に挿入されたトラップ回路ＴＣ１を備えている。なお、第１実施形態の積層型バンドパスフィルタと共通の構成要素については、説明を省略する。
【００５５】
入力側のトラップ回路ＴＣ０は、インダクタＬ２０とコンデンサＣ２０が並列接続されて構成される。同様に、出力側のトラップ回路ＴＣ１は、インダクタＬ２１とコンデンサＣ２１が並列接続されて構成される。トラップ回路ＴＣ０は、インダクタＬ２０とコンデンサＣ２０で定まる共振周波数の成分を減衰させ、トラップ回路ＴＣ１は、インダクタＬ２１とコンデンサＣ２１で定まる共振周波数の成分を減衰させる。第３実施形態では、第１又は第２実施形態の各積層型バンドパスフィルタに対し、トラップ回路ＴＣ０、ＴＣ１の作用に基づき、高周波領域に加えて低周波領域についても減衰量の増大を図っている。
【００５６】
第３実施形態の積層型バンドパスフィルタの具体的な構造について、図１３及び図１４を参照して説明する。第３実施形態の積層体１０には、１４層の誘電体層Ｍ１〜Ｍ１４が積層されるが、このうち誘電体層Ｍ１〜Ｍ５については、第１実施形態の誘電体層Ｍ１〜Ｍ５（図４及び図５）と共通するので説明を省略する。一方、第３実施形態の積層体１０において、図１３は、誘電体層Ｍ６〜Ｍ１０の構造を示す平面図であり、図１４は、誘電体層Ｍ１１〜Ｍ１４の構造を示す平面図である。
【００５７】
図１３に示すように、誘電体層Ｍ６には、トラップ回路ＴＣ０のコンデンサＣ２０のノードＮ１０側のコンデンサ電極８０と、トラップ回路ＴＣ１のコンデンサＣ２１のノードＮ１１側のコンデンサ電極８１が形成されている。コンデンサ電極８０には、上下に貫通するビアホール導体６０（図４）と、上方に延伸されるビアホール導体１００が接続される。また、コンデンサ電極８１には、上下に貫通するビアホール導体６１（図４）と、上方に延伸されるビアホール導体１０１が接続される。なお、図５の誘電体層Ｍ５において、コンデンサ電極４６は、コンデンサＣ２０の入力端子Ｔｉｎ側のコンデンサ電極に対応し、コンデンサ電極４７は、コンデンサＣ２１の出力端子Ｔｏｕｔ側のコンデンサ電極に対応する。
【００５８】
誘電体層Ｍ７には、短絡端側のインダクタ導体Ｌ１１の一部となる導体パターン８２と、トラップ回路ＴＣ１のインダクタＬ２１の一部となる導体パターン８３が形成されている。導体パターン８２の一端には、下方に延伸されるビアホール導体６０が接続され、導体パターン８２の他端には、上方に延伸されるビアホール導体１０２が接続される。また、導体パターン８３の一端には、下方に延伸されるビアホール導体１０１が接続され、導体パターン８３の他端には、上方に延伸されるビアホール導体１０３が接続される。
【００５９】
誘電体層Ｍ８には、トラップ回路ＴＣ０のインダクタＬ２０の一部となる導体パターン８４と、上述のインダクタＬ２１の一部となる導体パターン８５が形成されている。導体パターン８４の一端には、下方に延伸されるビアホール導体１００が接続され、導体パターン８４の他端には、上方に延伸されるビアホール導体１０４が接続される。また、導体パターン８５の一端には、下方に延伸されるビアホール導体１０３が接続され、導体パターン８５の他端には、上方に延伸されるビアホール導体１０５が接続される。
【００６０】
誘電体層Ｍ９には、短絡端側のインダクタ導体Ｌ１３の一部となる導体パターン８６と上述のインダクタＬ２０の一部となる導体パターン８７と、上述のインダクタＬ２１の一部となる導体パターン８８が形成されている。導体パターン８６の一端には、下方に延伸されるビアホール導体６１が接続され、導体パターン８６の他端には、上方に延伸されるビアホール導体１０６が接続される。また、導体パターン８７の一端には、下方に延伸されるビアホール導体１０４が接続され、導体パターン８７の他端には、上方に延伸されるビアホール導体１０７が接続される。また、導体パターン８８の一端には、下方に延伸されるビアホール導体１０５が接続され、導体パターン８８の他端には、上方に延伸されるビアホール導体１０８が接続される。
【００６１】
誘電体層Ｍ１０には、上述のインダクタＬ２０の一部となる導体パターン８９と、上述のインダクタＬ２１の一部となる導体パターン９０が形成されている。導体パターン８９の一端には、下方に延伸されるビアホール導体１０７が接続され、導体パターン８９の他端は入力端子Ｔｉｎに接続される。また、導体パターン９０の一端には、下方に延伸されるビアホール導体１０８が接続され、導体パターン９０の他端には、上方に延伸されるビアホール導体１０９が接続される。
【００６２】
次に図１４に示すように、誘電体層Ｍ１１には、短絡端側のインダクタ導体Ｌ１１の一部となる導体パターン９１と、上述のインダクタＬ２１の一部となる導体パターン９２とが形成されている。導体パターン９１の一端には、下方に延伸されるビアホール導体１０２が接続され、導体パターン９１の他端には、上方に延伸されるビアホール導体１１０が接続される。また、導体パターン９２の一端には、下方に延伸されるビアホール導体１０９が接続され、導体パターン９２の他端には、上方に延伸されるビアホール導体１１１が接続される。
【００６３】
誘電体層Ｍ１２には、上述のインダクタＬ２１の一部となる導体パターン９３が形成されている。導体パターン９３の一端には、下方に延伸されるビアホール導体１１１が接続され、導体パターン９３の他端には、上方に延伸されるビアホール導体１１２が接続される。
【００６４】
誘電体層Ｍ１３には、短絡端側のインダクタ導体Ｌ１３の一部となる導体パターン９４と、上述のインダクタＬ２１の一部となる導体パターン９５とが形成されている。導体パターン９４の一端には、下方に延伸されるビアホール導体１０６が接続され、導体パターン９４の他端には、上方に延伸されるビアホール導体１１３が接続される。また、導体パターン９５の一端には、下方に延伸されるビアホール導体１１２が接続され、導体パターン９５の他端は出力端子Ｔｏｕｔに接続される。
【００６５】
誘電体層Ｍ１４には、広いグランドパターン９６が形成され、その外延部が図３の６つのグランド端子Ｔｇに接続されている。グランドパターン９６には、下方に延伸される２つのビアホール導体１１０、１１３が接続される。なお、誘電体層Ｍ１４の上部には、積層体１０のカバーとして、素子が形成されない誘電体層（不図示）が設けられている。
【００６６】
図１５は、第３実施形態の積層体１０に構成された積層型バンドパスフィルタのフィルタ特性を示す図である。図１５においては、比較のために第２実施形態の特性Ｓ２（図１０）を示すとともに、第３実施形態の積層型バンドパスフィルタが有する特性Ｓ３を示している。特性Ｓ２、Ｓ３は、それぞれＳパラメータＳ２１の周波数特性に対応し、３〜４ＧＨｚの付近が通過帯域として設定される。特性Ｓ２に比べると、特性Ｓ３の低域側においては、２つの減衰極ｐａ、ｐｂが現れている。これらの減衰極ｐａ、ｐｂは、それぞれ図１２のトラップ回路ＴＣ０、ＴＣ１の各共振周波数に応じて発生する。このように第３実施形態の積層型バンドパスフィルタにより、通過帯域の高域側はインダクタ導体Ｌ１１、Ｌ１３の作用により十分な減衰量を確保しつつ、併せて低域側においてもトラップ回路ＴＣ０、ＴＣ１に基づき十分な減衰量を確保することができる。
【００６７】
以上、３つの実施形態に基づき本発明の内容を具体的に説明したが、本発明は上述の各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができる。例えば、上記各実施形態では、１対の共振器のインダクタ導体Ｌ１０〜Ｌ１３のうち短絡端側のインダクタ導体Ｌ１１、Ｌ１３の各導体パターンを積層方向に対向配置させる構成を説明したが、開放端側のインダクタ導体Ｌ１０、Ｌ１２の各導体パターンを積層方向に対向配置させる構成を採用してもよい。また、短絡端側のみあるいは開放端側のみのインダクタ導体を含む積層型バンドパスフィルタに対しても本発明を適用することができる。さらに、積層数が多い積層体１０を用いる場合、積層方向で対向配置される導体パターンの数についても制約はない。
【図面の簡単な説明】
【００６８】
【図１】第１実施形態の積層型バンドパスフィルタの等価回路を示す図である。
【図２】図１の等価回路の主要部をモデル化して示す図である。
【図３】第１実施形態の積層型バンドパスフィルタが構成される積層体の外観斜視図を示す図である。
【図４】第１実施形態の積層体の各層の構造を示す第１の平面図である。
【図５】第１実施形態の積層体の各層の構造を示す第２の平面図である。
【図６】図４及び図５の構造に対応する積層体の断面構造を示している。
【図７】第１実施形態の積層体に構成された積層型バンドパスフィルタのフィルタ特性を示す図である。
【図８】第２実施形態の積層体の各層の構造を示す第２の平面図である。
【図９】図８の構造に対応する積層体の断面構造を示している。
【図１０】第２実施形態の積層体に構成された積層型バンドパスフィルタのフィルタ特性を示す図である。
【図１１】図９の３つの距離ｄａ、ｄｂ、ｄｃを調整したときの図１０の特性Ｓ２の変化を示す図である。
【図１２】第３実施形態の積層型バンドパスフィルタの等価回路を示す図である。
【図１３】第３実施形態の積層体の各層の構造を示す第２の平面図である。
【図１４】第３実施形態の積層体の各層の構造を示す第３の平面図である。
【図１５】第３実施形態の積層体に構成された積層型バンドパスフィルタのフィルタ特性を示す図である。
【符号の説明】
【００６９】
１０…積層体
４０、５０、９６…グランドパターン
４１〜４７、８０、８１…コンデンサ電極
４８、４９、７０〜７３、８２〜９５…導体パターン
６０〜６７、１００〜１１３…ビアホール導体
Ｌ１０、Ｌ１１、Ｌ１２、Ｌ１３…インダクタ導体
Ｃ１０、Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ２０、Ｃ２１…コンデンサ
Ｌ２０、Ｌ２１…インダクタ
ＴＣ０、ＴＣ１…トラップ回路
Ｔｉｎ…入力端子
Ｔｏｕｔ…出力端子
Ｔｇ…グランド端子
Ｍ１〜Ｍ１４…誘電体層
【図１】
2009218756.tif 000007
【図２】
2009218756.tif 000008
【図３】
2009218756.tif 000009
【図４】
2009218756.tif 000010
【図５】
2009218756.tif 000011
【図６】
2009218756.tif 000012
【図７】
2009218756.tif 000013
【図８】
2009218756.tif 000014
【図９】
2009218756.tif 000015
【図１０】
2009218756.tif 000016
【図１１】
2009218756.tif 000017
【図１２】
2009218756.tif 000018
【図１３】
2009218756.tif 000019
【図１４】
2009218756.tif 000020
【図１５】
2009218756.tif 000021