(57)【要約】【課題】性質の異なる第１演算処理装置と第２演算処理装置とにより構成された演算処理ユニットにおいて、処理の高速化を図る。【解決手段】演算処理ユニットは、逐次処理に適した演算器で構成された、第１演算処理装置と、大量の単純計算処理に適した演算器で構成された１又は複数の第２演算処理装置と、複数の処理工程に分割された第１特定処理と第２特定処理を実行するにあたり、前記第１特定処理における逐次処理を主とした１つの処理工程を、前記第１演算処理装置で実行している間に、前記第２特定処理における単純計算処理を主とした別の処理工程を、前記第２演算処理装置で実行するように制御する、制御手段と、を備えるとともに、前記第１特定処理及び前記第２特定処理の分割された各処理工程は、それぞれの処理時間が、同程度になるように分割されている。【選択図】図４
2009230348.tif 000002
【特許請求の範囲】
【請求項１】
逐次処理に適した演算器で構成された、第１演算処理装置と、
大量の単純計算処理に適した演算器で構成された１又は複数の第２演算処理装置と、
複数の処理工程に分割された第１特定処理と第２特定処理を実行するにあたり、前記第１特定処理における逐次処理を主とした１つの処理工程を、前記第１演算処理装置で実行している間に、前記第２特定処理における単純計算処理を主とした別の処理工程を、前記第２演算処理装置で実行するように制御する、制御手段と、
を備えるとともに、
前記第１特定処理及び前記第２特定処理の分割された各処理工程は、それぞれの処理時間が、同程度になるように分割されている、ことを特徴とする演算処理ユニット。
【請求項２】
前記第１特定処理及び前記第２特定処理における各処理工程の処理時間がそれぞれ同程度になるようにするために、逐次処理に分類されるべき処理の一部を、前記第２演算処理装置で実行される処理工程に含ませている、ことを特徴とする請求項１に記載の演算処理ユニット。
【請求項３】
前記第１特定処理及び前記第２特定処理における処理工程の処理時間がそれぞれ同程度になるようにするために、単純計算処理に分類されるべき処理の一部を、前記第１演算処理装置で実行される処理工程に含ませている、ことを特徴とする請求項１又は請求項２に記載の演算処理ユニット。
【請求項４】
前記第１特定処理及び前記第２特定処理はともに、第１の画像データから、この第１の画像データとフォーマットの異なる第２の画像データを生成するためのデータ変換処理である、ことを特徴とする、請求項１乃至請求項３のいずれかに記載の演算処理ユニット。
【請求項５】
前記第１の画像データは、撮像素子から得られた画像の電気信号をそのままデジタル化したＲＡＷデータであり、
前記第２の画像データは、前記ＲＡＷデータを縮小して、データ量を削減した画像データである、
ことを特徴とする請求項４に記載の演算処理ユニット。
【請求項６】
前記ＲＡＷデータを、複数のラインを含んでいる複数のブロックに分割し、前記ブロック単位で、前記データ変換処理を実行する、ことを特徴とする請求項５に記載の演算処理ユニット。
【請求項７】
前のブロックに対する前記データ変換処理の最後の処理ステップを含む前記処理工程に、次のブロックに対する前記データ変換処理の最初の処理ステップが含まれている、ことを特徴とする請求項６に記載の演算処理ユニット。
【請求項８】
逐次処理に適した演算器で構成された、第１演算処理装置と、
大量の単純計算処理に適した演算器で構成された１又は複数の第２演算処理装置と、
を備える演算処理ユニットの制御方法であって、
複数の処理工程に分割された第１特定処理と第２特定処理を実行するにあたり、前記第１特定処理における逐次処理を主とした１つの処理工程を、前記第１演算処理装置で実行している間に、前記第２特定処理における単純計算処理を主とした別の処理工程を、前記第２演算処理装置で実行するように制御するとともに、
前記第１特定処理及び前記第２特定処理の分割された各処理工程は、それぞれの処理時間が、同程度になるように分割されている、ことを特徴とする演算処理ユニットの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、演算処理ユニット及びその制御方法に関し、特に、処理時間の短縮を図った演算処理ユニット及びその制御方法に関する。
【背景技術】
【０００２】
情報処理装置に搭載される演算処理ユニットは、処理の高速化が求められている。この点は、情報処理装置が画像データの処理をする場合も、同様である。情報処理装置が処理する画像データのデータフォーマットの中には、ＲＡＷデータと呼ばれる種類のデータがある。これは、デジタルカメラ等で撮像した画像の圧縮等の処理がなされていない状態のデータであり、通常、ＣＣＤなどの撮像素子から得られた電気信号をそのままデジタル化したデータを指している。
【０００３】
このＲＡＷデータを表示画面に表示したり、プリンタで印刷したりする場合には、演算処理ユニットは、ＲＡＷデータを縮小するための画像処理を行い、データ量を削減し、表示用の画像データや、印刷用の画像データを生成する（例えば、特開２００６−４２００４号公報、特開２００５−２５１１６６号公報、特開２００３−３４６１４３号公報参照）。このような処理を、以下では、ＲＡＷ現像処理と言うこととする。このＲＡＷ現像処理では、ＲＡＷデータからＪＰＥＧ形式のフォーマットの画像データに変換するのが、一般的である。
【０００４】
このＲＡＷ現像処理は、これまで、ＲＡＷ画像データにおけるライン単位で行っていた。このため、ＲＡＷデータのデータサイズが大きいことも相まって、このＲＡＷ現像処理に長い時間が必要とされていた。
【０００５】
無論、このＲＡＷ現像処理を、複数の演算処理装置が搭載された演算処理ユニットで並列処理により実行すれば、ある程度の処理速度の高速化を図ることは可能である。しかし、ＲＩＳＣ（Reduced Instruction Set Computer）などにより構成された第１演算処理装置と、ＤＳＰ（Digital Signal Processor）などにより構成された第２演算処理装置などの、性質の異なる演算処理装置が組み合わされて、演算処理ユニットが構成されている場合もあり、このような場合には、第１演算処理装置と第２演算処理装置に、効率的に処理工程を割り振らなければ、十分な並列処理化のメリットを引き出すことは難しい。
【０００６】
このような問題は、ＲＡＷ現像処理に限らず、性質の異なる第１演算処理装置と第２演算処理装置とを有する演算処理ユニットで、様々な処理を実行する場合に同様に生じ得る。
【特許文献１】特開２００６−４２００４号公報
【特許文献２】特開２００５−２５１１６６号公報
【特許文献３】特開２００３−３４６１４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで本発明は、前記課題に鑑みてなされたものであり、性質の異なる第１演算処理装置と第２演算処理装置とにより構成された演算処理ユニットにおいて、処理の高速化を図ることを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明に係る演算処理ユニットは、
逐次処理に適した演算器で構成された、第１演算処理装置と、
大量の単純計算処理に適した演算器で構成された１又は複数の第２演算処理装置と、
複数の処理工程に分割された第１特定処理と第２特定処理を実行するにあたり、前記第１特定処理における逐次処理を主とした１つの処理工程を、前記第１演算処理装置で実行している間に、前記第２特定処理における単純計算処理を主とした別の処理工程を、前記第２演算処理装置で実行するように制御する、制御手段と、
を備えるとともに、
前記第１特定処理及び前記第２特定処理の分割された各処理工程は、それぞれの処理時間が、同程度になるように分割されている、ことを特徴とする。
【０００９】
この場合、前記第１特定処理及び前記第２特定処理における各処理工程の処理時間がそれぞれ同程度になるようにするために、逐次処理に分類されるべき処理の一部を、前記第２演算処理装置で実行される処理工程に含ませているようにしてもよい。
【００１０】
また、前記第１特定処理及び前記第２特定処理における処理工程の処理時間がそれぞれ同程度になるようにするために、単純計算処理に分類されるべき処理の一部を、前記第１演算処理装置で実行される処理工程に含ませているようにしてもよい。
【００１１】
また、前記第１特定処理及び前記第２特定処理はともに、第１の画像データから、この第１の画像データとフォーマットの異なる第２の画像データを生成するためのデータ変換処理であってもよい。
【００１２】
この場合、前記第１の画像データは、撮像素子から得られた画像の電気信号をそのままデジタル化したＲＡＷデータであり、
前記第２の画像データは、前記ＲＡＷデータを縮小して、データ量を削減した画像データであってもよい。
【００１３】
この場合、前記ＲＡＷデータを、複数のラインを含んでいる複数のブロックに分割し、前記ブロック単位で、前記データ変換処理を実行するようにしてもよい。
【００１４】
この場合、前のブロックに対する前記データ変換処理の最後の処理ステップを含む前記処理工程に、次のブロックに対する前記データ変換処理の最初の処理ステップが含まれているようにしてもよい。
【００１５】
本発明に係る演算処理ユニットの制御方法は、
逐次処理に適した演算器で構成された、第１演算処理装置と、
大量の単純計算処理に適した演算器で構成された１又は複数の第２演算処理装置と、
を備える演算処理ユニットの制御方法であって、
複数の処理工程に分割された第１特定処理と第２特定処理を実行するにあたり、前記第１特定処理における逐次処理を主とした１つの処理工程を、前記第１演算処理装置で実行している間に、前記第２特定処理における単純計算処理を主とした別の処理工程を、前記第２演算処理装置で実行するように制御するとともに、
前記第１特定処理及び前記第２特定処理の分割された各処理工程は、それぞれの処理時間が、同程度になるように分割されている、ことを特徴とする。
【発明を実施するための形態】
【００１６】
以下、図面を参照して、本発明の実施形態を説明する。なお、以下に説明する実施形態は、本発明の技術的範囲を限定するものではない。
【００１７】
図１は、本実施形態に係る情報処理装置１０の内部構成の一例を説明するためのブロック図である。この図１に示すように、情報処理装置１０は、制御ユニット２０と、表示画面２２と、ハードディスクドライブ２４と、入出力インターフェース２６と、メモリカードインターフェース２８とを備えて構成されている。
【００１８】
制御ユニット２０は、この情報処理装置１０における様々な制御処理を実行する。そして、制御ユニット２０は、例えば、表示画面２２にメニュー画面を表示したり、ハードディスクドライブ２４に格納されているＲＡＷデータに基づいて表示用の画像データを生成し、表示画面２２に画像を表示したりする。また、制御ユニット２０は、ハードディスクドライブ２４に格納されているＲＡＷデータに基づいて、印刷用の画像データを生成し、入出力インターフェース２６を介して接続されたプリンタに、この印刷用の画像データを送信し、画像の印刷を行わせる。
【００１９】
ハードディスクドライブ２４に格納されているＲＡＷデータは、例えば、メモリカードインターフェース２８を介して、この情報処理装置１０に挿入されたメモリカードからデータ転送されて、格納されたものである。また、本実施形態では、表示用の画像データや印刷用の画像データは、例えば、ＪＰＥＧ形式のフォーマットで生成される。
【００２０】
さらに、本実施形態においては、制御ユニット２０は、演算処理ユニット３０と、ＲＡＭ（Random Access Memory）３２と、ＲＯＭ（Read Only Memory）３４と、ＥＥＰＲＯＭ（Electrically Erasable Programmable ROM）３６とを備えて、構成されている。
【００２１】
詳しくは後述するが、演算処理ユニット３０は、複数の演算処理装置により構成されている。演算処理ユニット３０は、ＲＯＭ３４やハードディスクドライブ２４に格納された各種のプログラムを読み込んで実行することにより、この情報処理装置１０における様々な制御や処理を行う。また、演算処理ユニット３０は、これら各種のプログラムを実行する際に、一時的なデータを揮発的にＲＡＭ３２に格納したり、電源をオフにしてもデータが保持されるようにＥＥＰＲＯＭ３６やハードディスクドライブ２４に格納したりする。
【００２２】
したがって、ＲＡＭ３２は本実施形態における揮発性記憶装置を構成しており、ＲＯＭ３４は本実施形態における不揮発性記憶装置を構成しており、ＥＥＰＲＯＭ３６は本実施形態における書き換え可能な不揮発性記憶装置を構成しており、ハードディスクドライブ２４は本実施形態における補助記憶装置を構成している。
【００２３】
図２は、本実施形態に係る演算処理ユニット３０の内部構成の一例を説明するためのブロック図である。この図２に示すように、本実施形態に係る演算処理ユニット３０は、１つの第１演算処理装置４０と、１又は複数の第２演算処理装置４２とを備えて構成されている。第２演算処理装置４２の個数は任意である。また、これら第２演算処理装置４２が実行する演算は、第１演算処理装置４０により最終的に制御される。換言すれば、第１演算処理装置４０がマスターとなり、第２演算処理装置４２がスレーブとなる主従関係が成立している。
【００２４】
第１演算処理装置４０は、例えば、ＲＩＳＣプロセッサなどの演算器により構成されている。このため、第１演算処理装置４０は、条件分岐を伴う逐次的な処理に適した演算処理装置である。一方、第２演算処理装置４２は、例えば、ＤＳＰなどの演算器により構成されている。このため、第２演算処理装置４２は、単純な計算の大量処理に適した演算処理装置である。
【００２５】
特に、本実施形態では、第１演算処理装置４０と第２演算処理装置４２とが協働して、ハードディスクドライブ２４に格納されているＲＡＷデータに対して、ＲＡＷ現像処理を行い、表示用又は印刷用の画像データを生成する処理を実行する。
【００２６】
図３は、本実施形態におけるＲＡＷデータのブロック化の処理を説明する図である。この図３に示すＲＡＷデータは、例えば、ハードディスクドライブ２４に格納されている画像データである。
【００２７】
本実施形態においては、ＲＡＷデータは、ＣＣＤなどの撮像素子から得られた電気信号をそのままデジタル化した画像データであり、横方向に並ぶ画素のデータにより複数のラインが構成されており、これら複数のラインにより１枚の画像データが構成されている。
【００２８】
本実施形態においては、ＲＡＷデータは、複数のブロックに分割される。この図３の例では、ブロックＢ１〜Ｂ６の６個のブロックに分割されている。各ブロックＢ１〜Ｂ６には、それぞれ、複数のラインが含まれており、例えば、１Ｍピクセル程度の大きさを有している。そして、本実施形態では、ＲＡＷ現像処理を処理する際には、このブロック単位で処理を行う。すなわち、ＲＡＷデータに関して、ライン単位でＲＡＷ現像処理を行うのではなく、分割されたブロック単位でＲＡＷ現像処理を行う。
【００２９】
図４は、本実施形態に係る第１演算処理装置４０と第２演算処理装置４２とを用いたＲＡＷ現像処理の並列化の概念を説明するための図である。この図４に示すように、本実施形態においては、ＲＡＷ現像処理を４つの処理工程１乃至処理工程４に分割している。そして、処理工程１と処理工程３とを第１演算処理装置４０で実行し、処理工程２と処理工程４とを第２演算処理装置４２で実行する。
【００３０】
例えば、ＲＡＷデータのブロックＢ１に対してＲＡＷ現像処理を行う場合、第１演算処理装置４０で処理工程１の後半を行い、第２演算処理装置４２で処理工程２を行い、第１演算処理装置４０で処理工程３を行い、第２演算処理装置４２で処理工程４を行い、第１演算処理装置４０で処理工程１の前半を行う。これにより、ブロックＢ１に対して、ＲＡＷ現像処理が行われたことになる。詳しくは、後述するが、第１演算処理装置４０で実行される処理工程１を、前半部分と後半部分に分けたのは、処理工程１から処理工程４で、それぞれの処理時間がおよそ等しくなるようにするためである。このため、処理工程１の前半で、ブロックＢ１の最後の処理ステップまでの処理を行い、このブロックＢ１の処理が終了した後に、次のブロックＢ３の最初の処理ステップから処理を開始するのである。
【００３１】
さらに、本実施形態においては、例えば、第２演算処理装置４２でブロックＢ１に対して処理工程２を行っている間に、第１演算処理装置４０でブロックＢ２に対して処理工程１を行う。このようにすることにより、第１演算処理装置４０と第２演算処理装置４２の効率的な資源利用を実現し、処理の高速化を図っている。このような処理を実現するための制御は、マスターである第１演算処理装置４０が行い、スレーブである第２演算処理装置はこれに追従する。
【００３２】
図５は、本実施形態において、ＲＡＷ現像処理を如何に分割したかを説明するための図である。本実施形態においては、ＲＡＷ現像処理を大きく２１個のステップに分割している。ステップ１は、主として、画像データ特性に補正を施す処理である。本実施形態では、このステップ１を処理工程１として、第１演算処理装置４０で実行することとしている。
【００３３】
ステップ２〜８は、主として、各色成分を点順次から面順次に並べ替える処理と、画素間の差分情報を抽出する処理と、モアレ箇所の判定処理である。本実施形態では、このステップ２〜８を処理工程２として、第２演算処理装置４２で実行することとしている。
【００３４】
ステップ９〜１４は、主として、エッジ情報の抽出と誤判定の修正の一部の処理（１）、並びに、ＣＦＡグループ１の適用的画素補間処理である。本実施形態では、このステップ９〜１４を処理工程３として、第１演算処理装置４０で実行することとしている。
【００３５】
ステップ１５〜１８は、主として、ＣＦＡグループ２の適用的画素補間処理、並びに、エッジ情報の抽出と誤判定の修正の残りの部分の処理（２）である。本実施形態では、このステップ１５〜１８を処理工程４として、第２演算処理装置４２で実行することとしている。
【００３６】
ステップ１９〜２１は、主として、エッジ情報の抽出と誤判定の修正の残りの部分の処理（２）についての再誤判定と修正精度を向上させるための処理と、画素補間処理結果の微調整処理と、面順次から点順次並べ替え処理である。本実施形態では、このステップ１９〜２１を処理工程１として、第１演算処理装置４０で実行することとしている。
【００３７】
上述したステップ１が、処理工程１の後半部分に相当し、ステップ１９〜２１が、処理工程１の前半部分に相当する。したがって、図４からも分かるように、処理工程１において、ブロックＢ１に対するステップ１９〜２１が終了した場合には、第１演算処理装置４０は、ブロックＢ３に対するステップ１の処理を開始する。
【００３８】
第１演算処理装置４０で実行すべきステップであるか、それとも、第２演算処理装置４２で実行すべきステップであるのかは、基本的には、その処理内容に基づいて、判別することができる。例えば、単純な計算を大量に行うような処理は、第２演算処理装置４２で実行した方が効率的であるし、条件分岐を伴う逐次的な処理は、第１演算処理装置４０で実行した方が効率的である。
【００３９】
但し、本実施形態では、図４からも分かるように、処理工程１〜処理工程４の処理時間が、できるだけ同じになるようにすることにより、第１演算処理装置４０と第２演算処理装置４２との間のお互いの処理完了待ち時間が少なくなり、効率的である。このため、本実施形態においては、第１演算処理装置４０と第２演算処理装置４２の処理時間が同程度になるように、処理の入れ替えを行っている。例えば、処理の順番を入れ替えても処理結果に影響を及ぼさない処理については、処理順序を入れ替えることにより、第１演算処理装置４０で処理するステップとしてまとめたり、第２演算処理装置４２で処理するステップとしてまとめたりしている。また、本来であれば第１演算処理装置４０で実行した方が処理が速いであろう内容の処理でも、あえて第２演算処理装置４２で実行させる処理工程に組み込むことにより処理時間が等しくなるようにしたり、逆に、本来であれば第２演算処理装置４２で実行した方が処理が速いであろう内容の処理でも、あえて第１演算処理装置４０で実行させる処理工程に組み込むことにより処理時間が等しくなるようにしたりしている。
【００４０】
一般的に、ＤＳＰなどにより構成された第２演算処理装置４２は、条件分岐が伴う逐次的な処理が苦手である。図６は、ＲＡＷ現像処理の中で、条件分岐がある処理の一例を説明する図である。この図６に示すフィルタ処理では、処理対象となっている注目画素の評価を行い（ステップＳ１０）、その評価結果の値がしきい値以上であったかどうかを判断する（ステップＳ１２）。評価結果の値がしきい値以上であった場合（ステップＳ１２：ＹＥＳ）には、処理対象である注目画素にフィルタＡを適用する（ステップＳ１４）。一方、評価結果の値がしきい値以上ではなかった場合（ステップＳ１２：ＮＯ）には、処理対象である注目画素にフィルタＢを適用する（ステップＳ１６）。
【００４１】
そして、この処理対象の注目画素が画像の最後であるかどうかを判断し（ステップＳ１８）、画像の最後でない場合（ステップＳ１８：ＮＯ）には、処理対象の注目画素を次の画素に移動して、上述したステップＳ１０からを繰り返す。一方、注目画素が画像の最後であった場合（ステップＳ１８：ＹＥＳ）には、このフィルタ処理を終了する。
【００４２】
また、図７に示すような隣の画素の処理結果を次の画素の処理にフィードバックしながらフィルタを適用するフィルタ処理も、ＤＳＰなどにより構成された第２演算処理装置４２が苦手とする処理である。すなわち、図７（Ａ）に示すようなフィルタを、画像を構成する各画素に適用していくのであるが、フィルタの適用に際しては、フィルタ適用後の画素の値を用いて、その隣の画素にフィルタを適用する。
【００４３】
例えば、図７（Ｂ）に示す注目画素Ｂは、図７（Ａ）のフィルタを適用すると（２００＋２０２＋２０３＋２０３）／４＝２０２により算出され、図７（Ｃ）に示すように２０２なる。そして、注目画素Ｃは、この画素Ｂの値を利用して、図７（Ａ）のフィルタが適用される。すなわち、注目画素Ｃは、（２００＋２０２＋２０４＋１９８）／４により算出され、図７（Ｄ）に示すように２０１となる。
【００４４】
この処理内容から分かるように、注目画素にフィルタを適用する際には、その前にある画素の処理結果が反映される。このため、注目画素の前にある画素の処理結果がメモリに格納されている必要がある。このような処理を、複数のＭＡＣ演算器（Multiplier and Accumulator：積和演算器）で並列に実行する場合、演算結果がメモリに反映されるまでに相応の時間（例えば、数サイクルから十数サイクルの時間）が必要となる。このため、複数の演算器を同時に使用することができず、且つ、メモリに演算結果が反映されるまで待たなければならない。
【００４５】
この図７に示した処理は、一般的に、ＤＳＰなどにより構成された第２演算処理装置４２で実行するのは適切ではない。しかし、本実施形態では、各処理工程の処理時間をできるだけ均等にするために、あえて、第２演算処理装置４２で実行するようにしている。
【００４６】
以上のように、本実施形態に係る情報処理装置１０の演算処理ユニット３０によれば、ＲＡＷ現像処理の際に第１演算処理装置４０と第２演算処理装置４２とで処理工程を並列化して処理することとしたので、処理の高速化を図ることができる。
【００４７】
また、ＲＡＷ現像処理をライン単位ではなくブロック単位で処理をすることとしたので、第１演算処理装置４０と第２演算処理装置４２との間の処理制御に伴うオーバーヘッドの発生を抑制することができ、並列処理による高速化を効果的に実現できる。このオーバーヘッドは、例えば、第２演算処理装置４２においては、各ステップ毎に処理コードを入れ替えた後に処理を実行する必要があるが、この処理コードの入れ替えには所要の時間が必要となるために発生するものである。しかし、上述した実施形態によれば、ブロック単位で処理することにより、処理コードの入れ替え回数は、ライン単位で処理するよりも大幅に削減することができる。
【００４８】
また、本実施形態に係る情報処理装置１０の演算処理ユニット３０では、ＲＡＷ現像処理の処理工程１のステップ１の処理は、短時間で処理が可能であることから、前のブロックのステップ１９〜２１の処理に結合し、前のブロックのステップ１９〜２１と、次のブロックのステップ１とで、処理工程１を構成することとした。これにより、処理工程１から処理工程４のそれぞれの処理時間をおよそ均等にすることができ、処理時間の短縮を図ることができる。
【００４９】
なお、本発明は上記実施形態に限定されず種々に変形可能である。例えば、上述した実施形態では、第１の画像データがＲＡＷデータのフォーマットであり、この第１の画像データを、ＪＰＥＧ形式のフォーマットである第２の画像データに変換する場合を例に、本発明を説明したが、第１の画像データのフォーマット及び第２の画像データのフォーマットは任意であり、様々なフォーマットの画像データに本発明は適用することができる。
【００５０】
また、上述した実施形態では、演算処理ユニット３０で実行する処理がＲＡＷ現像処理の場合を例に、本発明を説明したが、この演算処理ユニット３０で実行する処理がＲＡＷ現像処理以外の処理であっても、本発明を適用することができる。
【図面の簡単な説明】
【００５１】
【図１】図１は、本実施形態に係る情報処理装置の内部構成の一例を説明するためのブロック図である。
【図２】図２は、図１の情報処理装置における演算処理ユニット内部の構成の一例を説明するためのブロック図である。
【図３】図３は、図１の情報処理装置でＲＡＷ現像処理されるＲＡＷデータを複数のブロックに分割した状態を示す図である。
【図４】図４は、図２の演算処理ユニットにおける並列処理の内容を説明する概念図である。
【図５】図５は、図２の演算処理ユニットにおける第１演算処理装置と第２演算処理装置で実行されるＲＡＷ現像処理の内容を分類して説明するための図である。
【図６】図６は、図２の演算処理ユニットにおける第１演算処理装置で実行されるフィルタ処理の内容を説明する図である。
【図７】図７は、図２の演算処理ユニットにおける第２演算処理装置で実行されるフィルタ処理の内容を説明する図である。
【符号の説明】
【００５２】
１０  情報処理装置
２０  制御ユニット
２２  表示画面
２４  ハードディスクドライブ
２６  入出力インターフェース
２８  メモリカードインターフェース
３０  演算処理ユニット
３２  ＲＡＭ
３４  ＲＯＭ
３６  ＥＥＰＲＯＭ
４０  第１演算処理装置
４２  第２演算処理装置
【図１】
2009230348.tif 000003
【図２】
2009230348.tif 000004
【図３】
2009230348.tif 000005
【図４】
2009230348.tif 000006
【図５】
2009230348.tif 000007
【図６】
2009230348.tif 000008
【図７】
2009230348.tif 000009