(57)【要約】【課題】マルチプレクサスキャン方式のフリップフロップにおけるディレイオーバヘッドを低減し、レイアウト面積を小さくする。【解決手段】通常動作では、セレクタ４ａがデータ信号Ｄを選択し、データ退避用フリップフロップ３が保持状態となる。スキャンパステスト時には、スタンバイ信号ＳｔａｎｄｂｙＥＮをＬｏレベルの状態、スタンバイ信号ＳｔａｎｄｂｙＥＮをＨｉレベルの状態にそれぞれ設定することにより、スキャン動作が行われ、データ退避用フリップフロップ３からマルチプレクサスキャンフリップフロップ４へデータを転送するため、該データ退避用フリップフロップ３には、常に１サイクル前のデータが保持される。これにより、ホールド対策として、一般的にスキャンパスに挿入されるバッファを不要とすることができる。【選択図】図１
2009192461.tif 000002
【特許請求の範囲】
【請求項１】
複数の内部論理回路ブロックにより構成された複数の論理モジュールを有した半導体集積回路装置であって、
任意の前記論理モジュールに設けられる機能付きフリップフロップを有し、
前記機能付きフリップフロップは、
マルチプレクサスキャン機能を有し、一方の入力部に入力信号が入力されるように接続された第１のフリップフロップと、
データ退避用として用いられ、前記第１のフリップフロップの他方の入力部に出力部が接続される第２のフリップフロップと、
前記第２のフリップフロップの入力部に、出力部が接続され、選択信号に基づいて、前記第１のフリップフロップから出力されるデータ、またはスキャンパステスト用のスキャン信号のいずれか一方を選択し、前記第２のフリップフロップに出力するセレクタとよりなり、
前記セレクタは、
通常動作時に前記第１のフリップフロップの出力信号を選択し、スキャンパステスト時にスキャン信号を選択して出力し、
前記第２のフリップフロップは、
通常動作時に退避用フリップフロップとして動作し、スキャンパステスト時に前記セレクタから出力されたスキャン信号を半サイクル遅らせて前記第１のフリップフロップに出力し、前記第１のフリップフロップのホールド違反対策用のフリップフロップとして動作することを特徴とする半導体集積回路装置。
【請求項２】
請求項１記載の半導体集積回路装置において、
前記第１のフリップフロップは、
データ退避時に、前記第２のフリップフロップが保持するデータを選択して出力することを特徴とする半導体集積回路装置。
【請求項３】
請求項１または２記載の半導体集積回路装置において、
前記論理モジュールを低消費電力制御する低電力制御部を備え、
前記機能付きフリップフロップが設けられた論理モジュールは、
前記低電力制御部による低電力制御の対象であることを特徴とする半導体集積回路装置。
【請求項４】
請求項３記載の半導体集積回路装置において、
前記第２のフリップフロップは、
常時電源電圧が供給され、前記低電力制御部の低電力制御によって前記論理モジュールの電源が遮断された際でもデータを保持することを特徴とする半導体集積回路装置。
【請求項５】
複数の内部論理回路ブロックにより構成された複数の論理モジュールを有した半導体集積回路装置であって、
任意の前記論理モジュールに設けられる機能付きフリップフロップを有し、
前記機能付きフリップフロップは、
マルチプレクサスキャン機能を有し、一方の入力部に入力信号が入力されるように接続された第１のフリップフロップと、
データ退避用として用いられ、前記第１のフリップフロップの出力部に、入力部が接続される第２のフリップフロップと、
前記第１のフリップフロップの他方の入力部に、出力部が接続され、選択信号に基づいて、前記第２のフリップフロップから出力されるデータ、またはスキャンパステスト用のスキャン信号のいずれか一方を選択し、前記第１のフリップフロップの一方の入力部に出力するセレクタとよりなり、
前記セレクタは、
通常動作時に前記第２のフリップフロップの出力信号を選択して出力し、スキャンパステスト時にスキャン信号を選択して出力し、
前記第２のフリップフロップは、
通常動作時に退避用フリップフロップとして動作し、スキャンパステスト時に前記第１のフリップフロップから出力された信号をスキャン信号として出力することを特徴とする半導体集積回路装置。
【請求項６】
請求項５記載の半導体集積回路装置において、
前記第１のフリップフロップは、
データ退避時に、前記第２のフリップフロップが保持するデータを選択して出力することを特徴とする半導体集積回路装置。
【請求項７】
請求項５または６記載の半導体集積回路装置において、
前記論理モジュールを低消費電力制御する低電力制御部を備え、
前記機能付きフリップフロップが設けられた論理モジュールは、
前記低電力制御部による低電力制御の対象であることを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置に設けられるフリップフロップに関し、特に、スキャン機能付きのフリップフロップにおけるディレイオーバヘッドの低減に有効な技術に関する。
【背景技術】
【０００２】
半導体集積回路装置においては、データ保持用フリップフロップが広く用いられている。このデータ保持用フリップフロップは、たとえば、データ入力部にＭＵＸ（マルチプレクサ）スキャン用の２ｔｏ１セレクタが接続されたスキャンフリップフロップを備え、該スキャンフリップフロップのゲートを介してデータ退避用のフリップフロップが直接接続されたものが知られている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところが、上記のようなデータ保持用のフリップフロップでは、次のような問題点があることが本発明者により見い出された。
【０００４】
一般に、ＭＵＸスキャン方式のフリップフロップは、フリップフロップのデータを外部から書き込んだり、読み出したりするスキャン動作時に、システムクロックで同期転送しているため、フリップフロップとフリップフロップとの間にホールド違反を防止するディレイが設けられている。
【０００５】
このディレイは、製造ばらつきなどを考慮してディレイマージンが大きく設計されており、それに伴い、該ディレイのレイアウト面積が大きくなり、半導体集積回路装置の小型化が妨げられる恐れがある。
【０００６】
また、データ退避用のフリップフロップは、スキャンフリップフロップに直接接続されるために、容量負荷が増大してしまい、その結果、高速化動作の妨げになってしまうという問題がある。
【０００７】
本発明の目的は、スキャン機能を有したマルチプレクサスキャン方式のフリップフロップにおけるディレイオーバヘッドを低減し、レイアウト面積を小さくすることのできる技術を提供することにある。
【０００８】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】
本発明は、複数の内部論理回路ブロックにより構成された複数の論理モジュールを有した半導体集積回路装置であって、任意の論理モジュールに設けられる機能付きフリップフロップを有し、該機能付きフリップフロップは、マルチプレクサスキャン機能を有し、一方の入力部に入力信号が入力されるように接続された第１のフリップフロップと、データ退避用として用いられ、該第１のフリップフロップの他方の入力部に出力部が接続される第２のフリップフロップと、該第２のフリップフロップの入力部に、出力部が接続され、選択信号に基づいて、第１のフリップフロップから出力されるデータ、またはスキャンパステスト用のスキャン信号のいずれか一方を選択し、第２のフリップフロップに出力するセレクタとよりなり、該セレクタは、通常動作時に第１のフリップフロップの出力信号を選択し、スキャンパステスト時にスキャン信号を選択して出力し、第２のフリップフロップは、  通常動作時に退避用フリップフロップとして動作し、スキャンパステスト時にセレクタから出力されたスキャン信号を半サイクル遅らせて第１のフリップフロップに出力し、第１のフリップフロップのホールド違反対策用のフリップフロップとして動作するものである。
【００１１】
また、本発明は、前記第１のフリップフロップが、データ退避時に、第２のフリップフロップが保持するデータを選択して出力するものである。
【００１２】
さらに、本発明は、前記論理モジュールを低消費電力制御する低電力制御部を備え、機能付きフリップフロップが設けられた論理モジュールは、該低電力制御部による低電力制御の対象よりなるものである。
【００１３】
また、本発明は、前記第２のフリップフロップが、常時電源電圧が供給され、低電力制御部の低電力制御によって論理モジュールの電源が遮断された際でもデータを保持するものである。
【００１４】
さらに、本願のその他の発明の概要を簡単に示す。
【００１５】
本発明は、複数の内部論理回路ブロックにより構成された複数の論理モジュールを有した半導体集積回路装置であって、任意の論理モジュールに設けられる機能付きフリップフロップを有し、該機能付きフリップフロップは、マルチプレクサスキャン機能を有し、一方の入力部に入力信号が入力されるように接続された第１のフリップフロップと、データ退避用として用いられ、該第１のフリップフロップの出力部に、入力部が接続される第２のフリップフロップと、第１のフリップフロップの他方の入力部に、出力部が接続され、選択信号に基づいて、第２のフリップフロップから出力されるデータ、またはスキャンパステスト用のスキャン信号のいずれか一方を選択し、第１のフリップフロップの一方の入力部に出力するセレクタとよりなり、該セレクタは、通常動作時に第２のフリップフロップの出力信号を選択して出力し、スキャンパステスト時にスキャン信号を選択して出力し、第２のフリップフロップは、通常動作時に退避用フリップフロップとして動作し、スキャンパステスト時に第１のフリップフロップから出力された信号をスキャン信号として出力するものである。
【発明の効果】
【００１６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１７】
（１）第１のフリップフロップのディレイオーバヘッドを大幅に低減することができる。
【００１８】
（２）また、上記（１）により、スキャンパステスト時にホールド対策用のディレイ素子などを不要とすることができるので、半導体集積回路装置のレイアウト面積を小さくすることができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２０】
（実施の形態１）
図１は、本発明の実施の形態１による機能付きフリップフロップの構成例を示すブロック図、図２は、図１の機能付きフリップフロップに設けられたフリップフロップの動作例を示す説明図、図３は、図１の機能付きフリップフロップに設けられたラッチの動作例を示す説明図、図４は、図１の機能付きフリップフロップに設けられたデータ退避用フリップフロップの動作機能例を示した説明図、図５は、図１の機能付きフリップフロップをゲートレベルにより記述した回路図、図６は、本発明の実施の形態１による半導体集積回路装置の内部論理回路ブロックと機能付きフリップフロップとの接続構成を示す説明図、図７は、本発明の実施の形態１による機能付きフリップフロップを適用した半導体集積回路装置の構成例を示すブロック図、図８は、図７の半導体集積回路装置における機能付きフリップフロップの一例を示す制御真理値の説明図、図９は、図１の機能付きフリップフロップの動作例を示すタイムチャート、図１０は、図１の機能付きフリップフロップにスキャンパステストが適用されている際の動作例を示すタイムチャート、図１１は、本発明の実施の形態１による機能付きフリップフロップにおける動作の他の例を示すタイムチャート、図１２は、本発明の実施の形態１によるＤＡツールを用いた機能付きフリップフロップの設計例を示すフローチャートである。
【００２１】
本実施の形態１において、機能付きフリップフロップ１は、半導体集積回路装置の内部論理回路ブロックに設けられ、ラッチなどとして用いられるフリップフロップであり、たとえば、マルチプレクサなどによってテスト信号が切り換えられる、いわゆるマルチプレクサスキャン（Ｍｕｘ  Ｓｃａｎ）によるスキャンパステストが可能となっている。
【００２２】
機能付きフリップフロップ１は、図１に示すように、セレクタ２、データ退避用フリップフロップ３、マルチプレクサスキャンフリップフロップ４、およびバッファ５，６から構成されている。
【００２３】
機能付きフリップフロップ１では、第２のフリップフロップとなるデータ退避用フリップフロップ３が、第１のフリップフロップであるマルチプレクサスキャンフリップフロップ４の入力端子に接続されており、該データ退避用フリップフロップ３の前段に設けられたセレクタ２によって、スキャン入力（スキャン入力信号ＳＩＮ）とマルチプレクサスキャンフリップフロップ４からの出力信号とを選択することができる構成となっている。
【００２４】
また、データ退避用フリップフロップ３、ならびにマルチプレクサスキャンフリップフロップ４は、スキャンパスホールド対策になるよう近接配置されている。
【００２５】
セレクタ２の制御端子には、データ退避制御信号である選択信号Ｓｃａｎ／Ｈｏｌｄが入力されるように接続されており、該セレクタ２の一方の入力部には、スキャン入力信号ＳＩＮが入力されるように接続されている。
【００２６】
また、セレクタ２の他方の入力部には、マルチプレクサスキャンフリップフロップ４から出力される出力信号が入力されるように接続されている。セレクタ２の出力部には、データ退避用フリップフロップ３の入力部が接続されている。
【００２７】
このセレクタ２は、制御端子に入力される選択信号Ｓｃａｎ／Ｈｏｌｄに基づいて、スキャン入力信号ＳＩＮ、またはマルチプレクサスキャンフリップフロップ４から出力される出力信号のいずれかを選択して出力する。
【００２８】
データ退避用フリップフロップ３は、ラッチ３ａ、論理積回路３ｂ、およびインバータ３ｃから構成されている。ラッチ３ａのデータ端子ｄには、セレクタ２の出力部が接続されており、該ラッチ３ａのクロック端子ｃｋには、論理積回路３ｂの出力部が接続されている。また、ラッチ３ａのデータ出力端子ｑには、マルチプレクサスキャンフリップフロップ４の他方の入力部が接続されている。
【００２９】
インバータ３ｃの入力部には、データ退避制御信号であるスタンバイ信号ＳｔａｎｄｂｙＥＮが入力されるように接続されており、該インバータ３ｃの出力部には、論理積回路３ｂの一方の入力部が接続されている。
【００３０】
この論理積回路３ｂの他方の入力部には、クロック信号ＣＬＫが入力されるように接続されている。スタンバイ信号ＳｔａｎｄｂｙＥＮがアクティブとなると、ラッチ３ａに供給されるクロック信号ＣＬＫを停止状態にする。
【００３１】
マルチプレクサスキャンフリップフロップ４は、セレクタ４ａとエッジトリガタイプのフリップフロップ４ｂとから構成されている。セレクタ４ａの制御端子には、スキャン入力信号ＳＩＮと通常のデータ信号Ｄとを選択する選択信号ＳＥＮが入力されるように接続されている。
【００３２】
セレクタ４ａの出力部には、フリップフロップ４ｂの入力端子が接続されている。このフリップフロップ４ｂの出力端子には、前述したセレクタ２の他方の入力部、ならびにバッファ５，６の入力部がそれぞれ接続されている。フリップフロップ４ｂの出力端子は、マルチプレクサスキャンフリップフロップ４の出力部となる。
【００３３】
そして、バッファ５の出力部から出力される信号が、機能付きフリップフロップ１の出力信号Ｑとなり、バッファ６の出力部から出力される信号が、機能付きフリップフロップ１のスキャン出力信号ＳＯＵＴとなる。
【００３４】
図２は、フリップフロップ４ｂの動作例を示す説明図である。
【００３５】
フリップフロップ４ｂは、図示するように、ラッチパルスとなるクロック信号ＣＬＫの立ち上がり、または立ち下がりの変化点でデータ信号Ｄが取り込まれる。
【００３６】
図３は、ラッチ３ａの動作例を示す説明図である。
【００３７】
この場合、ラッチ３ａは、図示するように、クロック信号ＣＬＫのＨｉレベル期間中のデータ信号Ｄが取り込まれることになる。
【００３８】
図４は、データ退避用フリップフロップ３の動作機能例を示した説明図である。
【００３９】
データ退避用フリップフロップ３には、常時ＯＮの電源電圧ＶＤＤが供給される構成となっている。これにより、機能付きフリップフロップ１におけるデータ退避用フリップフロップ３以外の電源が遮断されても、データ退避用フリップフロップ３以外の電源が遮断する直前にスタンバイ信号ＳｔａｎｄｂｙＥＮをＨｉ信号とすることで、データを保持することができる。
【００４０】
図５は、機能付きフリップフロップ１をゲートレベルにより記述した回路図である。
【００４１】
セレクタ２は、トライステートバッファＢ１，Ｂ２から構成されており、データ退避用フリップフロップ３は、インバータＩｖ１，Ｉｖ２、トライステートバッファＢ３、トランスファゲートＴＧ１、およびクロックゲート用の２入力の否定論理和回路ＮＯＲから構成されている。
【００４２】
また、マルチプレクサスキャンフリップフロップ４において、セレクタ４ａは、セレクタ２と同様に、トライステートバッファＢ４，Ｂ５から構成されている。フリップフロップ４ｂは、トランスファゲートＴＧ２，ＴＧ３、インバータＩｖ３〜Ｉｖ７、ならびにトライステートバッファＢ６，Ｂ７から構成されている。
【００４３】
フリップフロップ４ｂは、トランスファゲートＴＧ２、インバータＩｖ３、およびトライステートバッファＢ６によって構成されるラッチと、トランスファゲートＴＧ３、インバータＩｖ４、ならびにトライステートバッファＢ７によって構成されるラッチとが２段接続された構成となっており、初段のラッチは、クロック信号ＣＬＫがＬｏレベルでアクティブ、２段目のラッチは、クロック信号ＣＬＫがＨｉレベルでアクティブとなるようにクロック極性を合わせている。
【００４４】
データ退避用フリップフロップ３の入力は、セレクタ２によって、前段のスキャン入力とマルチプレクサスキャンフリップフロップ４の出力信号とが選択される。
【００４５】
図６は、半導体集積回路装置の内部論理回路ブロックＢと機能付きフリップフロップ１との接続構成を示す説明図である。
【００４６】
内部論理回路ブロックＢの前段に設けられた機能付きフリップフロップ１において、該機能付きフリップフロップ１の出力信号Ｑは、内部論理回路ブロックＢの入力部に入力されるように接続されている。
【００４７】
また、内部論理回路ブロックＢの前段に設けられた機能付きフリップフロップ１のスキャン出力信号ＳＯＵＴは、スキャン入力信号ＳＩＮとして内部論理回路ブロックＢの前段に設けられた機能付きフリップフロップ１に入力されるように接続される。
【００４８】
データ退避用フリップフロップ３は、実動作時においてはデータ退避用フリップフロップとして動作し、半導体集積回路装置のスキャンパステスト時には、スキャンデータを半サイクル遅らせて出力することでホールド違反対策用のフリップフロップとして動作する。
【００４９】
また、マルチプレクサスキャンフリップフロップ４とデータ退避用フリップフロップ３とは、ホールド対策のため、たとえば、１セルのスタンダードセルで構成するか、レイアウト時に近接配置することが望ましい。
【００５０】
これによって、機能付きフリップフロップ間に設けられていたスキャンパステスト時におけるホールド違反対策用のディレイ素子が不要となり、半導体チップのレイアウト面積のオーバヘッドを低減することが可能となる。
【００５１】
図７は、機能付きフリップフロップ１を適用した半導体集積回路装置７の構成例を示すブロック図である。
【００５２】
半導体集積回路装置７は、個別に低消費電力制御などの電源制御(遮断)が可能な論理モジュール８，９、半導体集積回路装置７の電源制御を行う電源制御モジュール１０、および半導体集積回路装置７のスキャンパステストの制御を行うテスト制御モジュール１１を備えている。
【００５３】
論理モジュール８，９には、複数の機能付きフリップフロップ１、ならびに論理モジュールモジュール８，９の電源を電源制御モジュール１０の制御に基づいて、それぞれ制御する電源スイッチ回路８ａ，９ａがそれぞれ設けられている。
【００５４】
低電力制御部である電源制御モジュール１０からは、選択信号Ｓｃａｎ／Ｈｏｌｄ１，Ｓｃａｎ／Ｈｏｌｄ２、スタンバイ信号ＳｔａｎｄｂｙＥＮ１，ＳｔａｎｄｂｙＥＮ２、電源制御信号Ｐｏｗｅｒ１，Ｐｏｗｅｒ２、および選択信号ＰＳＥＮ１，ＰＳＥＮ２がそれぞれ出力される。また、テスト制御モジュール１１からは、選択信号ＴＳＥＮ１，ＴＳＥＮ２がそれぞれ出力される。
【００５５】
選択信号Ｓｃａｎ／Ｈｏｌｄ１、およびスタンバイ信号ＳｔａｎｄｂｙＥＮ１は、論理モジュール８に設けられている機能付きフリップフロップ１のデータ退避制御信号となり、選択信号Ｓｃａｎ／Ｈｏｌｄ２、ならびにタンバイ信号ＳｔａｎｄｂｙＥＮ２は、論理モジュール９に設けられている機能付きフリップフロップ１のデータ退避制御信号となる。
【００５６】
電源制御信号Ｐｏｗｅｒ１は、低消費電力モードを設定する際に電源スイッチ回路８ａを制御する制御信号であり、電源制御信号Ｐｏｗｅｒ２は、低消費電力モードを設定する際に電源スイッチ回路９ａを制御する制御信号である。
【００５７】
選択信号ＰＳＥＮ１，ＴＳＥＮ１は、スキャンパステスト時における論理モジュール８に設けられたマルチプレクサスキャンフリップフロップ４の制御信号であり、選択信号ＰＳＥＮ２，ＴＳＥＮ２は、スキャンパステスト時における論理モジュール９に設けられたマルチプレクサスキャンフリップフロップ４の制御信号である。
【００５８】
選択信号ＰＳＥＮ１，ＰＳＥＮ２，ＴＳＥＮ１，ＴＳＥＮ２は、本来スキャンパステストのための制御信号であるが、選択信号ＰＳＥＮ１，ＰＳＥＮ２は、データ退避時に制御することが必要であるため、たとえば、論理和回路ＯＲ１，ＯＲ２などのゲート論理を介して論理モジュール８，９に接続され、選択信号ＳＥＮとしてそれぞれ入力される。
【００５９】
このゲート論理は制御方法に応じて任意の論理を組むため、論理和ゲートには限定されない。また、高速なクロックで駆動される場合、このゲート論理は、パスディレイを合わせ込み易くするため、テスト制御モジュール直後に配置するか、機能付きフリップフロップ１に接続される直前に配置することが望ましい。
【００６０】
図８は、図７の半導体集積回路装置７における機能付きフリップフロップ１の一例を示す制御真理値の説明図である。
【００６１】
半導体集積回路装置７が通常動作をしている場合には、図示するように、スタンバイ信号ＳｔａｎｄｂｙＥＮがＨｉ（’１’）レベルとなり、その他の信号（選択信号Ｓｃａｎ／Ｈｏｌｄ，ＳＥＮ）はＬｏ（’０’）レベルとなる。
【００６２】
また、データ退避時には、スタンバイ信号ＳｔａｎｄｂｙＥＮ、および選択信号Ｓｃａｎ／Ｈｏｌｄ，ＳＥＮがすべてＬｏレベルとなり、論理モジュール８（，９）の電源ＯＦＦ時には、スタンバイ信号ＳｔａｎｄｂｙＥＮがＨｉレベルとなる。
【００６３】
さらに、スキャンパステストのデータスキャン時には、スタンバイ信号ＳｔａｎｄｂｙＥＮが、Ｌｏレベルとなり、選択信号Ｓｃａｎ／Ｈｏｌｄ，ＳＥＮがＨｉレベルとなる。スキャンパステストのデータキャプチャ時には、スタンバイ信号ＳｔａｎｄｂｙＥＮと選択信号ＳＥＮが、Ｌｏレベルとなり、選択信号Ｓｃａｎ／ＨｏｌｄがＨｉレベルとなる。
【００６４】
次に、本実施の形態による機能付きフリップフロップ１の動作について説明する。
【００６５】
図９は、機能付きフリップフロップ１の動作例を示すタイムチャートである。図９において、上方から下方にかけては、クロック信号ＣＬＫ、選択信号ＳＥＮ、スタンバイ信号ＳｔａｎｄｂｙＥＮ、論理モジュールに供給される電源電圧、選択信号Ｓｃａｎ／Ｈｏｌｄ、マルチプレクサスキャンフリップフロップ４の保持値、およびデータ退避用フリップフロップ３の保持値における信号タイミングをそれぞれ示している。
【００６６】
通常の使用状態では、選択信号ＳＥＮがＬｏレベルで、セレクタ４ａがデータ信号Ｄを選択する状態となる。また、スタンバイ信号ＳｔａｎｄｂｙＥＮがＨｉレベルの状態で、ラッチ３ａのクロック端子ｃｋに供給されるクロック信号ＣＬＫの抑制状態となり、退避用フリップフロップ３が保持状態となる。
【００６７】
クロック信号ＣＬＫを抑制状態とすることによって、通常の使用状態で、データ退避用フリップフロップ３を停止させて、無駄な電力を消費しないという効果もある。
【００６８】
データを退避させる際は、選択信号ＳＥＮをＨｉレベルの状態にし、スタンバイ信号ＳｔａｎｄｂｙＥＮをＬｏレベルの状態にして、クロック信号ＣＬＫを印加することによってデータ退避用フリップフロップ３へのデータコピーが完了する。
【００６９】
また、再度、スタンバイ信号ＳｔａｎｄｂｙＥＮをＨｉレベルにして、機能モジュールに供給される電源電圧を遮断すると、データ退避用フリップフロップ３のみにデータを保持することができる。
【００７０】
電源投入後復帰するためには、選択信号ＳＥＮをＨｉレベルにし、スタンバイ信号ＳｔａｎｄｂｙＥＮをＬｏレベルにして、クロック信号ＣＬＫを１回印加することにより、データ退避用フリップフロップ３への復帰が完了する。
【００７１】
その後、通常使用状態に戻すため、選択信号ＳＥＮをＬｏレベルとしてセレクタ４ａがデータ信号Ｄを選択する状態とし、スタンバイ信号ＳｔａｎｄｂｙＥＮをＨｉレベルにしてクロック信号ＣＬＫの抑制状態を解除する。
【００７２】
この場合、選択信号Ｓｃａｎ／Ｈｏｌｄは、常時Ｌｏレベルであるが、これはマルチプレクサスキャンフリップフロップ４のスキャンアウトをセレクタ２が選択しているためであり、スキャンパステスト時には、選択信号Ｓｃａｎ／ＨｏｌｄをＨｉレベルにしてスキャン入力を選択する。
【００７３】
図１０は、機能付きフリップフロップ１にスキャンパステストが適用されている際の動作例を示すタイムチャートである。図１０において、上方から下方にかけては、クロック信号ＣＬＫ、選択信号ＳＥＮ、スタンバイ信号ＳｔａｎｄｂｙＥＮ、論理モジュールに供給される電源電圧、選択信号Ｓｃａｎ／Ｈｏｌｄ、マルチプレクサスキャンフリップフロップ４の保持値、およびデータ退避用フリップフロップ３の保持値における信号タイミングをそれぞれ示している。
【００７４】
スキャンパステスト時には、スタンバイ信号ＳｔａｎｄｂｙＥＮをＬｏレベルの状態、スタンバイ信号ＳｔａｎｄｂｙＥＮをＨｉレベルの状態にそれぞれ設定することにより、スキャン動作が行われる。
【００７５】
スキャン動作を行なうと、データ退避用フリップフロップ３からマルチプレクサスキャンフリップフロップ４へデータを転送するため、該データ退避用フリップフロップ３には、常に１サイクル前のデータが保持される。
【００７６】
たとえば、マルチプレクサスキャンフリップフロップ４の保持値Ｓ１に対して、データ退避用フリップフロップ３の保持値は保持値Ｓ２となるが、クロック信号ＣＬＫがＨｉレベルの状態では、データ退避用フリップフロップ３が書込み状態であるために、この期間で前段の機能付きフリップフロップ１のスキャン出力からのディレイを合わせることが必要となる。
【００７７】
クロック信号ＣＬＫがＬｏレベルの期間では、データ退避用フリップフロップ３が保持状態になるために前段の機能付きフリップフロップ１のスキャン出力を受け付けないが、マルチプレクサスキャンフリップフロップ４への転送は、次のクロック信号ＣＬＫの立ち上がりで転送するため、データ退避用フリップフロップ３で保持したデータを確実に転送することができる。
【００７８】
要するに、マルチプレクサスキャンフリップフロップ４から見ると、セットアップは１／２サイクル分厳しくなるが、ホールド側はケアする必要がなくなるため、ホールド対策として、一般的にスキャンパスに挿入されるバッファを不要とすることができる。
【００７９】
スキャンでテストデータを転送した後、テストするときは、選択信号ＳＥＮをＬｏレベルにして、後述する図１１と同様に、通常パスからデータを取り込み、続いて、選択信号ＳＥＮをＨｉレベルに戻してスキャンデータを出力する。
【００８０】
図１１は、機能付きフリップフロップ１における動作の他の例を示すタイムチャートである。この図１１においても、上方から下方にかけては、クロック信号ＣＬＫ、選択信号ＳＥＮ、スタンバイ信号ＳｔａｎｄｂｙＥＮ、論理モジュールに供給される電源電圧、選択信号Ｓｃａｎ／Ｈｏｌｄ、マルチプレクサスキャンフリップフロップ４の保持値、およびデータ退避用フリップフロップ３の保持値における信号タイミングをそれぞれ示している。
【００８１】
図１１では、機能付きフリップフロップ１の通常の使用状態において、選択信号ＳＥＮがＬｏレベルに設定されているケースであり、データ退避用フリップフロップ３にスキャンからのデータが毎サイクル入ってくる。このデータは、スキャンパスからのデータであり、通常動作では関係のないデータである。
【００８２】
この場合、機能上の問題はないが、データ退避用フリップフロップ３が常に動作してしまうことになるので、消費電力が増加することになる。
【００８３】
図１２は、ＤＡ（Ｄｅｓｉｇｎ  Ａｕｔｏｍａｔｉｏｎ）ツールを用いた機能付きフリップフロップ１の設計例を示すフローチャートである。
【００８４】
まず、論理合成により出力されたネットリストを（ステップＳ１０１）、ＤＦＴ（Ｄｅｓｉｇｎ  Ｆｏｒ  Ｔｅｓｔ）ツールでスキャンパステスト回路を挿入し（ステップＳ１０２）、同時に機能付きフリップフロップ１に置き換える。
【００８５】
機能付きフリップフロップ１には、データ退避用の制御信号があるため、該当信号が浮いた状態(あるいはＨｉレベル／Ｌｏレベルに固定された状態)となる。また、ＤＦＴツールによっては、テスト用途以外の信号は扱えないこともあるため、これらの信号を正しく電源制御モジュール１０（図７）に接続する処理が必要になる（ステップＳ１０３）。
【００８６】
以下に、電源制御モジュール１０の生成方法を述べる。
【００８７】
まず、ＤＦＴツールがテスト用途以外の信号を扱えないときは、通常の機能付きフリップフロップを生成するようにして、本発明の機能付きフリップフロップ１に差し替える。その後、半導体集積回路装置のネットリスト内に電源制御モジュール１０のネットリストを生成し、制御信号を接続する。
【００８８】
このとき、スキャンパステストとデータ退避の両方で使用する選択信号ＳＥＮは、任意の場所にゲート論理を挿入するか、もしくは予めゲート論理を挿入しておいて、制御信号を付加して、電源制御モジュール１０の生成は完了する。そして、電源制御モジュール１０の生成が終了すると、半導体チップ上へのレイアウト行うレイアウト設計を行う（ステップＳ１０４）。
【００８９】
機能付きフリップフロップ１は、クロックと制御信号で退避、および復帰制御ができる単純な構成のため、ＤＡツールによる設計の際、ツールライブラリへの反映を容易とすることができる。
【００９０】
それにより、本実施の形態１によれば、負荷となる退避用フリップフロップをスキャンパスに配置することにより、マルチプレクサスキャンフリップフロップ４のディレイオーバヘッドを低減することができる。
【００９１】
また、スキャンパステスト時において、データ退避用フリップフロップ３によってスキャンデータの転送サイクルが半サイクル遅れるため、ホールド対策用のディレイ素子が不必要となり、半導体集積回路装置７のレイアウト面積を小さくすることができる。
【００９２】
（実施の形態２）
図１３は、本発明の実施の形態２による機能付きフリップフロップの構成例を示すブロック図、図１４は、図１３の機能付きフリップフロップをゲートレベルにより記述した回路図である。
【００９３】
本実施の形態２において、機能付きフリップフロップ１は、半導体集積回路装置の内部論理回路ブロックに設けられるフリップフロップであり、図１３に示すように、セレクタ２、データ退避用フリップフロップ３、マルチプレクサスキャンフリップフロップ４、およびバッファ５，６から構成されている。
【００９４】
また、前記実施の形態１と同様に、データ退避用フリップフロップ３は、ラッチ３ａ、論理積回路３ｂ、およびインバータ３ｃから構成されており、マルチプレクサスキャンフリップフロップ４は、セレクタ４ａとエッジトリガタイプのフリップフロップ４ｂとから構成されている。
【００９５】
図１３に示す機能付きフリップフロップ１では、マルチプレクサスキャンフリップフロップ４の出力部にデータ退避用フリップフロップ３を接続した点が、前記実施の形態１の機能付きフリップフロップ１と異なるところである。
【００９６】
また、図１４は、図１３の機能付きフリップフロップ１をゲートレベルにより記述した回路図である。
【００９７】
セレクタ２は、トライステートバッファＢ１，Ｂ２からなる図５と同様の構成に、インバータＩｖ８が新たに追加されている。インバータＩｖ８は、トライステートバッファＢ１の前段に接続されている。
【００９８】
また、データ退避用フリップフロップ３は、インバータＩｖ１，Ｉｖ２、トライステートバッファＢ３、トランスファゲートＴＧ１、およびクロックゲート用の２入力の否定論理和回路ＮＯＲからなる図５と同様の構成に、インバータＩｖ９，Ｉｖ１０が新たに追加された構成となっている。インバータＩｖ９は、否定論理和回路ＮＯＲの一方の入力部に接続されており、インバータＩｖ１０は、バッファ６の前段に接続されている。
【００９９】
さらに、マルチプレクサスキャンフリップフロップ４は、セレクタ４ａとフリップフロップ４ｂとから構成されている。セレクタ４ａは、図５と同様に、トライステートバッファＢ４，Ｂ５からなり、フリップフロップ４ｂも、図５と同様に、トランスファゲートＴＧ２，ＴＧ３、インバータＩｖ３〜Ｉｖ７、およびトライステートバッファＢ６，Ｂ７から構成されている。
【０１００】
図５との相違点は、前述したように、マルチプレクサスキャンフリップフロップ４の出力部にデータ退避用フリップフロップ３が直接接続された構成となっており、該データ退避用フリップフロップ３の出力がそのままスキャン出力になることである。
【０１０１】
それにより、本実施の形態２おいても、負荷となるデータ退避用フリップフロップをスキャンパスに配置することにより、マルチプレクサスキャンフリップフロップ４のディレイオーバヘッドを低減することができる。
【０１０２】
また、スキャンパステスト時において、データ退避用フリップフロップ３によってスキャンデータの転送サイクルが半サイクル遅れるため、ホールド対策用のディレイ素子が不必要となり、半導体集積回路装置７のレイアウト面積を小さくすることができる。
【０１０３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１０４】
たとえば、機能付きフリップフロップ１は、図１５に示すように、スキャンアウトのバッファ６（ＳＯＵＴ）から信号を、データ退避用フリップフロップ３のセレクタ２に引き込むようにしてもよい。
【０１０５】
この場合、機能的には、図１と同じであるが、フリップフロップ４ｂから配線を直接引き出すよりも配線遅延を軽減することが可能となる。
【０１０６】
また、前記実施の形態１では、他の領域を電源遮断してもデータ退避用フリップフロップ３に常時源電圧ＶＤＤが供給される構成としたが、データ退避用フリップフロップ３は、図１６に示すように、常時源電圧ＶＤＤが供給されない構成としてもよい。
【０１０７】
この場合も、データ退避用フリップフロップ３は、ラッチ３ａ、論理積回路３ｂ、およびインバータ３ｃから構成されており、スタンバイ信号ＳｔａｎｄｂｙＥＮがＨｉ信号となるスタンバイ状態となり、クロック端子ｃｋからの入力を抑制する。
【産業上の利用可能性】
【０１０８】
本発明は、ラッチとして用いられるスキャン機能を有した機能付きフリップフロップのレイアウト面積、およびディレイオーバヘッドの低減技術に適している。
【図面の簡単な説明】
【０１０９】
【図１】本発明の実施の形態１による機能付きフリップフロップの構成例を示すブロック図である。
【図２】図１の機能付きフリップフロップに設けられたフリップフロップの動作例を示す説明図である。
【図３】図１の機能付きフリップフロップに設けられたラッチの動作例を示す説明図である。
【図４】図１の機能付きフリップフロップに設けられたデータ退避用フリップフロップの動作機能例を示した説明図である。
【図５】図１の機能付きフリップフロップをゲートレベルにより記述した回路図である。
【図６】本発明の実施の形態１による半導体集積回路装置の内部論理回路ブロックと機能付きフリップフロップとの接続構成を示す説明図である。
【図７】本発明の実施の形態１による機能付きフリップフロップを適用した半導体集積回路装置の構成例を示すブロック図である。
【図８】図７の半導体集積回路装置における機能付きフリップフロップの一例を示す制御真理値の説明図である。
【図９】図１の機能付きフリップフロップの動作例を示すタイムチャートである。
【図１０】図１０は、図１の機能付きフリップフロップにスキャンパステストが適用されている際の動作例を示すタイムチャートである。
【図１１】本発明の実施の形態１による機能付きフリップフロップにおける動作の他の例を示すタイムチャートである。
【図１２】本発明の実施の形態１によるＤＡツールを用いた機能付きフリップフロップの設計例を示すフローチャートである。
【図１３】本発明の実施の形態２による機能付きフリップフロップの構成例を示すブロック図である。
【図１４】図１３の機能付きフリップフロップをゲートレベルにより記述した回路図である。
【図１５】本発明の他の実施の形態による機能付きフリップフロップの構成例を示すブロック図である。
【図１６】本発明の他の実施の形態による機能付きフリップフロップに設けられたデータ退避用フリップフロップの動作機能の他の例を示した説明図である。
【符号の説明】
【０１１０】
１  機能付きフリップフロップ
２  セレクタ
３  データ退避用フリップフロップ
３ａ  ラッチ
３ｂ  論理積回路
３ｃ  インバータ
４  マルチプレクサスキャンフリップフロップ
４ａ  セレクタ
４ｂ  フリップフロップ
５，６  バッファ
７  半導体集積回路装置
８  論理モジュール
８ａ  電源スイッチ回路
９  論理モジュール
９ａ  電源スイッチ回路
１０  電源制御モジュール
１１  テスト制御モジュール
Ｂ  内部論理回路ブロック
Ｂ１〜Ｂ７  トライステートバッファ
Ｉｖ１〜Ｉｖ１０  インバータ
ＴＧ１〜ＴＧ３  トランスファゲート
ＮＯＲ  否定論理和回路
【図１】
2009192461.tif 000003
【図２】
2009192461.tif 000004
【図３】
2009192461.tif 000005
【図４】
2009192461.tif 000006
【図５】
2009192461.tif 000007
【図６】
2009192461.tif 000008
【図７】
2009192461.tif 000009
【図８】
2009192461.tif 000010
【図９】
2009192461.tif 000011
【図１０】
2009192461.tif 000012
【図１１】
2009192461.tif 000013
【図１２】
2009192461.tif 000014
【図１３】
2009192461.tif 000015
【図１４】
2009192461.tif 000016
【図１５】
2009192461.tif 000017
【図１６】
2009192461.tif 000018