(57)【要約】【課題】本発明は、低温共焼結セラミック(Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅ Ｃｅｒａｍｉｃ，ＬＴＣＣ)の静電放電保護装置及びその製造方法に関する。【解決手段】上記静電放電保護装置は、第１のパターン化された導体電極材料層と、第２のパターン化された導体電極材料層と、上記第１のパターン化された導体電極材料層の一部及び上記第２のパターン化された導体電極材料層の一部をともに露出させる少なくとも一つのビアホールとを有する低温共焼結セラミックフィルムを備えている。【選択図】図５Ｂ
2009295570.tif 000002
【特許請求の範囲】
【請求項１】
第１のパターン化された導体電極材料層と、第２のパターン化された導体電極材料層と、前記第１のパターン化された導体電極材料層と前記第２のパターン化された導体電極材料層を連通させ、前記第１のパターン化された導体電極材料層の一部及び前記第２のパターン化された導体電極材料層の一部を露出させる少なくとも一つのビアホールとを有する低温共焼結セラミックフィルムを備える静電放電保護装置。
【請求項２】
さらに、前記第１のパターン化された導体電極材料層に接続されている少なくとも一つの第１の端部電極を備える請求項１に記載の装置。
【請求項３】
さらに、前記第２のパターン化された導体電極材料層に接続されている少なくとも一つの第２の端部電極を備える請求項１に記載の装置。
【請求項４】
前記第１のパターン化された導体電極材料層が第１の方向に配置され、前記第２のパターン化された導体電極材料層が第２の方向に配置される請求項１に記載の装置。
【請求項５】
前記第１の方向が前記第２の方向と同じである請求項４に記載の装置。
【請求項６】
前記第１の方向が前記第２の方向と異なっている請求項４に記載の装置。
【請求項７】
前記少なくとも一つのビアホールは、前記第１のパターン化された導体電極材料層の電極の一部及び前記第２のパターン化された導体電極材料層の電極の一部を露出させる請求項１に記載の装置。
【請求項８】
前記少なくとも一つのビアホールは、前記第１のパターン化された導体電極材料層の電極の一部の長さよりも、そして前記第２のパターン化された導体電極材料層の電極の一部の長さよりも大きい長さを有するとともに、前記第１のパターン化された導体電極材料層の電極の一部の幅よりも、そして前記第２のパターン化された導体電極材料層の電極の一部の幅よりも大きい幅を有する請求項７に記載の装置。
【請求項９】
第１のパターン化された導体電極材料層を有する第１の低温共焼結セラミックフィルムを用意する工程と、
少なくとも一つのビアホールを有する第２の低温共焼結セラミックフィルムを用意する工程と、
前記第２の低温共焼結セラミックフィルムを前記第１の低温共焼結セラミックフィルムに被覆する工程と、
前記少なくとも一つのビアホールの中に揮発性材料を充填する工程と、
第２のパターン化された導体電極材料層を有する第３の低温共焼結セラミックフィルムを用意する工程と、
前記第３の低温共焼結セラミックフィルムを前記第２の低温共焼結セラミックフィルムに被覆する工程と、
前記揮発性材料を揮発させて、前記第１のパターン化導体電極材料層の一部及び前記第２のパターン化導体電極材料層の一部を露出させる少なくとも一つのガスギャップが形成されるように、前記第１の低温共焼結セラミックフィルム、前記第２の低温共焼結セラミックフィルム、及び前記第３の低温共焼結セラミックフィルムを共焼結する工程と、
を含む静電放電保護装置の製造方法。
【請求項１０】
さらに、前記第１のパターン化導体電極材料層に接続されている少なくとも一つの第１の端部電極を形成する工程を含む請求項９に記載の方法。
【請求項１１】
さらに、前記第２のパターン化導体電極材料層に接続されている少なくとも一つの第２の端部電極を形成する工程を含む請求項９に記載の方法。
【請求項１２】
前記第１のパターン化導体電極材料層が第１の方向に配置され、前記第２のパターン化導体電極材料層が第２の方向に配置される請求項９に記載の方法。
【請求項１３】
前記第１の方向が前記第２の方向と同じである請求項１２に記載の方法。
【請求項１４】
前記第１の方向が前記第２の方向と異なっている請求項１２に記載の方法。
【請求項１５】
前記第１のパターン化導体電極材料層の一部に電極の一部が含まれ、前記第２のパターン化導体電極材料層の一部に電極の一部が含まれる請求項９に記載の方法。
【請求項１６】
前記少なくとも一つのガスギャップは、前記第１のパターン化された導体電極材料層の前記電極の一部の長さよりも、そして前記第２のパターン化された導体電極材料層の前記電極の一部の長さよりも大きい長さを有するとともに、前記第１のパターン化された導体電極材料層の前記電極の一部の幅よりも、そして前記第２のパターン化された導体電極材料層の前記電極の一部の幅よりも大きい幅を有する請求項１５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電放電保護装置及びその製造方法に関し、特に、低温共焼結セラミックの静電放電保護装置及びその製造方法に関するものである。
【背景技術】
【０００２】
過電圧保護や放電保護の素子は、電子製品を保護するために、又は電圧異常や静電放電(Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ，ＥＳＤ)による電子製品における素子の破壊により電子製品が故障して寿命が短縮することを回避するために、様々な電子製品の電気回路に広く適用されている。特に、ＥＳＤに対する保護設計は、電子製品の基本的な共通要求となっている。
【０００３】
電子製品において耐ＥＳＤ性を備えるために、電気回路の保護設計としては、例えば、過渡電圧抑制ダイオード(Ｔｒａｎｓｉｅｎｔ Ｖｏｌｔａｇｅ Ｓｕｐｐｒｅｓｓ Ｄｉｏｄｅ，ＴＶＳＤ)素子や、積層バリスタ(Ｍｕｌｔｉ−Ｌａｙｅｒ Ｖａｒｉｓｔｏｒ，ＭＬＶ)素子等の種々のＥＳＤ保護素子が開発されている。さらに、ＥＳＤに対する保護設計上の各種各様の課題を解決するために、電気回路の設計としては、例えば、シールド(Ｓｈｉｅｌｄｉｎｇ)保護、ギャップ放電(Ｇａｐ Ｄｉｓｃｈａｒｇｅ)や、キャパシタ(Ｃａｐａｃｉｔｏｒ)充放電などの様々な手段が開発されている。特開ＪＰ１９９５−２４５８７８号公報においても、電子製品を保護するためのマイクロギャップを有する過電圧保護装置が開示されている。
【発明の開示】
【０００４】
本発明は、第１のパターン化された導体電極材料層と、第２のパターン化された導体電極材料層と、上記第１のパターン化された導体電極材料層の一部及び上記第２のパターン化された導体電極材料層の一部をともに露出させる少なくとも一つのビアホールとを有する低温共焼結セラミックフィルムを備える静電放電保護装置を提供することを目的の一つとする。
【０００５】
また、本発明は、第１のパターン化された導体電極材料層を有する第１の低温共焼結セラミックフィルムを用意する工程と、少なくとも一つのビアホールを有する第２の低温共焼結セラミックフィルムを用意する工程と、上記第２の低温共焼結セラミックフィルムを上記第１の低温共焼結セラミックフィルムに被覆する工程と、上記少なくとも一つのビアホールの中に揮発性材料を充填する工程と、第２のパターン化された導体電極材料層を有する第３の低温共焼結セラミックフィルムを用意する工程と、上記第３の低温共焼結セラミックフィルムを上記第２の低温共焼結セラミックフィルムに被覆する工程と、上記揮発性材料を揮発させて、上記第１のパターン化導体電極材料層の一部及び上記第２のパターン化導体電極材料層の一部を露出させる少なくとも一つのガスギャップが形成されるように、上記第１の低温共焼結セラミックフィルム、上記第２の低温共焼結セラミックフィルム、及び上記第３の低温共焼結セラミックフィルムを共焼結する工程とを含む静電放電保護装置の製造方法を提供する。
【０００６】
本発明の一つの特徴によれば、本発明に係る静電放電保護装置は、電極間のピッチを５〜３０μｍという寸法範囲に容易に制御することができる。
【０００７】
本発明の他の特徴によれば、本発明に係る静電放電保護装置のガスギャップは、第１のパターン化された導体電極の一端及び第２のパターン化された導体電極の一端を露出させるもので、上記第１のパターン化された導体電極の一端の長さ(Ｌ２)よりも、そして上記第２のパターン化された導体電極の一端の長さ(図示せず)よりも大きい長さ(Ｌ１)を有するとともに、上記第１のパターン化された導体電極の一端の幅(Ｗ２)よりも、そして上記第２のパターン化された導体電極の一端の幅(図示せず)よりも大きい幅(Ｗ１)を有する。これにより、それらの電極が上記ガスギャップにおいて放電することができ、電子製品が保護される。
【０００８】
本発明の他の特徴によれば、本発明に係る静電放電保護装置は、上記第１のパターン化された導体電極材料層のパターン及び上記第２のパターン化された導体電極材料層のパターンを、様々な寸法の要求に対応できるように変化させてもよい。
【０００９】
本発明の他の特徴によれば、本発明に係る静電放電保護装置は、ガスギャップの寸法が非常に微小であるので、ブレークダウン電圧が有効に低減でき、このような簡単な構造により、ＥＳＤの低圧保護の設計要求が達成される。
【００１０】
本発明の更なる特徴及び機能は、以下の実施形態及び図面の説明によりさらに明らかになるであろう。
【図面の簡単な説明】
【００１１】
【図１】Ａ及びＢはそれぞれ、本発明に係る第１の実施形態における第１の低温セラミック共焼結フィルムを示す平面図及び断面図である。
【図２】Ａ及びＢはそれぞれ、本発明に係る第１の実施形態における第２の低温セラミック共焼結フィルムを示す平面図及び側断面図である。
【図３】Ａ及びＢはそれぞれ、本発明に係る第１の実施形態により、揮発性材料が充填された後、上記第２の低温セラミック共焼結フィルムが上記第１の低温セラミック共焼結フィルムに被覆していることを示す平面図及び側断面図である。
【図４】Ａ及びＢはそれぞれ、本発明に係る第１の実施形態により、第３の低温セラミック共焼結フィルムが上記第２の低温セラミック共焼結フィルムに被覆していることを示す平面図及び側断面図である。
【図５】Ａ及びＢはそれぞれ、本発明に係る第１の実施形態における静電放電保護装置のチップを示す平面図及び側断面図である。
【図６】Ａ及びＢはそれぞれ、本発明に係る第１の実施形態における少なくとも一つの第１の端部電極及び少なくとも一つの第２の端部電極を示す平面図及び正面図である。
【図７】Ａ及びＢはそれぞれ、本発明に係る第２の実施形態における第１の低温セラミック共焼結フィルムを示す平面図及び側断面図である。
【図８】Ａ及びＢはそれぞれ、本発明に係る第２の実施形態における第２の低温セラミック共焼結フィルムを示す平面図及び側断面図である。
【図９】Ａ及びＢはそれぞれ、本発明に係る第２の実施形態により、揮発性材料が充填された後、上記第２の低温セラミック共焼結フィルムが上記第１の低温セラミック共焼結フィルムに被覆していることを示す平面図及び側断面図である。
【図１０】Ａ及びＢはそれぞれ、本発明に係る第２の実施形態により、第３の低温セラミック共焼結フィルムが上記第２の低温セラミック共焼結フィルムに被覆していることを示す平面図及び側断面図である。
【図１１】Ａ及びＢはそれぞれ、本発明に係る第２の実施形態における静電放電保護装置のチップを示す平面図及び側断面図である。
【図１２】Ａ及びＢはそれぞれ、本発明に係る上記第２の実施形態における少なくとも一つの第１の端部電極及び少なくとも一つの第２の端部電極を示す平面図及び正面図である。
【図１３】Ａ及びＢはそれぞれ、本発明による静電放電保護装置のガスギャップを示す拡大図である。
【符号の説明】
【００１２】
１００…第１の低温共焼結セラミックフィルム、１０１…第１のパターン化された導体電極材料層、１０２…第２の低温共焼結セラミックフィルム、１０３…ビアホール、１０４…揮発性材料、１０５…第３の低温共焼結セラミックフィルム、１０６…第２のパターン化された導体電極材料層、１０７ａ，１０７ｂ…端部電極、１０８…ガスギャップ、２００…第１の低温共焼結セラミックフィルム、２０１…第１のパターン化された導体電極材料層、２０２…第２の低温共焼結セラミックフィルム、２０３…ビアホール、２０４…揮発性材料、２０５…第３の低温共焼結セラミックフィルム、２０６…第２のパターン化された導体電極材料層、２０７ａ，２０７ｂ…端部電極、２０８…ガスギャップ、３０８…ガスギャップ
【発明を実施するための最良の形態】
【００１３】
図１Ａ〜６Ｂは本発明の第１の実施形態における静電放電保護装置の構成を模式的に示す図である。
【００１４】
図１Ａ及び１Ｂに示すように、上記静電放電保護装置は、第１のパターン化された導体電極材料層１０１を有する第１の低温セラミック共焼結フィルム１００を備えている。上記第１のパターン化された導体電極材料層１０１は、印刷により上記第１の低温セラミック共焼結フィルム１００に形成されており、第１の方向に配置されている。
【００１５】
さらに、上記静電放電保護装置は、図２Ａ及び２Ｂに示すように、少なくとも一つのビアホール１０３を有する第２の低温共焼結セラミックフィルム１０２を備えている。上記少なくとも一つのビアホール１０３は予めパンチャーでフィルムを打ち抜くことにより形成されている。また、上記第２の低温共焼結セラミックフィルム１０２は上記第１の低温共焼結セラミックフィルム１００に被覆する。上記第１の低温共焼結セラミックフィルム１００と上記第２の低温共焼結セラミックフィルム１０２は、位置を合わせて積層されている。
【００１６】
図３Ａ及び３Ｂに示すように、上記少なくとも一つのビアホール１０３の中に揮発性材料１０４が充填されている。
【００１７】
上記静電放電保護装置は、図４Ａ及び４Ｂに示すように、第２のパターン化された導体電極材料層１０６を有する第３の低温共焼結セラミックフィルム１０５を備えている。上記第２のパターン化された導体電極材料層１０６は、印刷により上記第３の低温セラミック共焼結フィルム１０５に形成されており、上記第１の方向と同様な第２の方向に配置されている。また、上記第３の低温共焼結セラミックフィルム１０５は上記第２の低温共焼結セラミックフィルム１０２に被覆しており、上記第２の低温共焼結セラミックフィルム１０２と上記第３の低温共焼結セラミックフィルム１０５とが、位置を合わせて積層されている。圧力（例えば、水圧）により、上記第１の低温共焼結セラミックフィルム１００、上記第２の低温共焼結セラミックフィルム１０２、及び上記第３の低温共焼結セラミックフィルム１０５を緊密に結合させる。
【００１８】
図５Ａ及び５Ｂに示すように、形成されたフィルム構造を複数のチップの形態に分割し、分割成型後に上記チップを共焼結し、この燒結中に、上記揮発性材料１０４が揮発して、ガスギャップ１０８が形成される。上記ガスギャップ１０８は上記フィルム構造に完全に包囲され、上記第１のパターン化された導体電極材料層１０１の一部と上記第２のパターン化された導体電極材料層１０６の一部を露出させる。
【００１９】
図６Ａ及び６Ｂに示すように、上記チップの両側において、電気メッキにより、上記第１のパターン化された導体電極材料層１０１に接続されている少なくとも一つの第１の端部電極１０７ａが形成され、また、上記第２のパターン化された導体電極材料層に接続されている少なくとも一つの第２の端部電極１０７ｂが形成されている。上記少なくとも一つの第１の端部電極１０７ａ及び上記少なくとも一つの第２の端部電極１０７ｂに、それぞれ少なくとも一つの半田界面層(図示せず)を形成することにより、上記静電放電保護装置を完成させる。
【００２０】
図７Ａ〜１２Ｂは、本発明の第２の実施形態における静電放電保護装置の構成を模式的に示す図である。
【００２１】
図７Ａ及び７Ｂに示すように、上記静電放電保護装置は、第１のパターン化された導体電極材料層２０１を有する第１の低温セラミック共焼結フィルム２００を備えている。上記第１のパターン化された導体電極材料層２０１は、印刷により上記第１の低温セラミック共焼結フィルム２００に形成されており、第１の方向に配置されている。
【００２２】
上記静電放電保護装置は、さらに、図８Ａ及び８Ｂに示すように、少なくとも一つのビアホール２０３を有する第２の低温共焼結セラミックフィルム２０２を備えている。上記少なくとも一つのビアホール２０３は、予めパンチャーによりフィルムを打ち抜くことにより形成されている。また、上記第２の低温共焼結セラミックフィルム２０２は上記第１の低温共焼結セラミックフィルム２００に被覆する。上記第１の低温共焼結セラミックフィルム２００と上記第２の低温共焼結セラミックフィルム２０２は、位置を合わせて積層される。
【００２３】
図９Ａ及び９Ｂに示すように、上記少なくとも一つのビアホール２０３の中に揮発性材料２０４が充填されている。
【００２４】
図１０Ａ及び１０Ｂに示すように、上記静電放電保護装置は、第２のパターン化された導体電極材料層２０６を有する第３の低温共焼結セラミックフィルム２０５も備えている。上記第２のパターン化された導体電極材料層２０６は印刷により上記第３の低温セラミック共焼結フィルム２０５に形成されており、上記第１の方向と異なっている第２の方向に配置されている。また、上記第３の低温共焼結セラミックフィルム２０５は上記第２の低温共焼結セラミックフィルム２０２に被覆する。上記第２の低温共焼結セラミックフィルム２０２と上記第３の低温共焼結セラミックフィルム２０５は、位置を合わせて積層されている。水圧により、上記第１の低温共焼結セラミックフィルム２００、上記第２の低温共焼結セラミックフィルム２０２、及び上記第３の低温共焼結セラミックフィルム２０５を緊密に結合させる。
【００２５】
図１１Ａ及び１１Ｂに示すように、形成されたフィルム結構を複数のチップの形態に分割し、分割成型後に上記チップを共焼結し、この燒結中に、上記揮発性材料２０４が揮発して、ガスギャップ２０８が形成される。上記ガスギャップ２０８は上記フィルム結構に完全に包囲され、上記第１のパターン化された導体電極材料層２０１の一部と上記第２のパターン化された導体電極材料層２０６の一部を露出させる。
【００２６】
図１２Ａ及び１２Ｂに示すように、上記チップの両側において、電気メッキにより、上記第１のパターン化された導体電極材料層２０１に接続されている少なくとも一つの第１の端部電極２０７ａが形成され、また、上記第２のパターン化された導体電極材料層２０６に接続されている少なくとも一つの第２の端部電極２０７ｂが形成されている。上記少なくとも一つの第１の端部電極２０７ａと上記少なくとも一つの第２の端部電極２０７ｂに、それぞれ少なくとも一つの半田界面層(図示せず)を形成することにより、上記静電放電保護装置を完成させる。
【００２７】
本発明による静電放電保護装置は、電極間のピッチを５〜３０μｍという寸法範囲に容易に制御することができる。
【００２８】
図１３Ａ及び１３Ｂは、本発明による静電放電保護装置のガスギャップの拡大図である。上記ガスギャップ(３０８)は、図１３Ａに示すように、第１のパターン化された導体電極の一端及び第２のパターン化された導体電極の一端を露出させるものであり、上記第１のパターン化された導体電極の一端の長さ(Ｌ２)よりも、そして上記第２のパターン化された導体電極の一端の長さ(図示せず)よりも大きい長さ(Ｌ１)を有するとともに、図１３Ｂに示すように、上記該第１のパターン化された導体電極の一端の幅(Ｗ２)よりも、そして上記第２のパターン化された導体電極の一端の幅(図示せず)よりも大きい幅(Ｗ１)を有する。
【００２９】
本発明による静電放電保護装置は、必要に応じて、上記第１のパターン化された導体電極材料層のパターン及び上記第２のパターン化された導体電極材料層のパターンを、様々な寸法の要求に対応できるように変化させてもよい。
【００３０】
また、本発明による静電放電保護装置は、ガスギャップの寸法が非常に微小であるので、ブレークダウン電圧が有効に低減でき、このような簡単な構造により、ＥＳＤの低圧保護の設計要求が達成される。
【００３１】
以上に説明したのは、本発明に係る好適な実施形態に過ぎず、本発明の請求の範囲を限定するものではない。本発明に記載の要旨から逸脱しない範囲で達成された他の等価な変更や修飾は、すべて後述する請求の範囲内に含まれるべきである。
【図１Ａ】
2009295570.tif 000003
【図１Ｂ】
2009295570.tif 000004
【図２Ａ】
2009295570.tif 000005
【図２Ｂ】
2009295570.tif 000006
【図３Ａ】
2009295570.tif 000007
【図３Ｂ】
2009295570.tif 000008
【図４Ａ】
2009295570.tif 000009
【図４Ｂ】
2009295570.tif 000010
【図５Ａ】
2009295570.tif 000011
【図５Ｂ】
2009295570.tif 000012
【図６Ａ】
2009295570.tif 000013
【図６Ｂ】
2009295570.tif 000014
【図７Ａ】
2009295570.tif 000015
【図７Ｂ】
2009295570.tif 000016
【図８Ａ】
2009295570.tif 000017
【図８Ｂ】
2009295570.tif 000018
【図９Ａ】
2009295570.tif 000019
【図９Ｂ】
2009295570.tif 000020
【図１０Ａ】
2009295570.tif 000021
【図１０Ｂ】
2009295570.tif 000022
【図１１Ａ】
2009295570.tif 000023
【図１１Ｂ】
2009295570.tif 000024
【図１２Ａ】
2009295570.tif 000025
【図１２Ｂ】
2009295570.tif 000026
【図１３Ａ】
2009295570.tif 000027
【図１３Ｂ】
2009295570.tif 000028