(57)【要約】【課題】画素加算時におけるブルーミングを、ＯＦＤ電圧調整を行うことなく抑制する。【解決手段】半導体基板に二次元アレイ状に配列形成された複数の画素２と、複数の画素２によって構成される画素列の各々に沿う複数の垂直電荷転送路３と、複数の垂直電荷転送路３の転送方向端部に沿って形成される水平電荷転送路４とを備えるＣＣＤ型固体撮像素子において、水平電荷転送路４の物理的構造が、垂直電荷転送路３が転送する信号電荷の最大値より大容量の信号電荷を転送する構造になっている。【選択図】図１
2009089029.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に二次元アレイ状に配列形成された複数の画素と、複数の前記画素によって構成される画素列の各々に沿う複数の垂直電荷転送路と、複数の前記垂直電荷転送路の転送方向端部に沿って形成される水平電荷転送路とを備えるＣＣＤ型固体撮像素子において、前記水平電荷転送路の物理的構造が、前記垂直電荷転送路が転送する信号電荷の最大値より大容量の信号電荷を転送できる大容量構造になっていることを特徴とするＣＣＤ型固体撮像素子。
【請求項２】
前記物理的構造とは、前記水平電荷転送路、前記垂直電荷転送路の各転送容量を決める構造であることを特徴とする請求項１に記載のＣＣＤ型固体撮像素子。
【請求項３】
前記垂直電荷転送路の転送方向端部と前記水平電荷転送路との間に、各垂直電荷転送路対応のバッファ領域を有し各垂直電荷転送路によって転送されてきた信号電荷を該バッファ領域で一時保存し前記水平電荷転送路に転送する電荷一時蓄積部を備えると共に、該バッファ領域の容量が、前記水平電荷転送路の前記転送容量と前記垂直電荷転送路の前記転送容量の中間の容量となっていることを特徴とする請求項２に記載のＣＣＤ型固体撮像素子。
【請求項４】
前記大容量とは、前記最大値に対して整数倍の容量であることを特徴とする請求項１乃至請求項３のいずれかに記載のＣＣＤ型固体撮像素子。
【請求項５】
前記垂直電荷転送路の前記転送容量を“１”としたとき、前記バッファ領域の容量を“２”、前記水平電荷転送路の前記転送容量を“４”とする物理的構造を備えることを特徴とする請求項３に記載のＣＣＤ型固体撮像素子。
【請求項６】
前記水平電荷転送路に沿って形成された水平ドレインと、該水平ドレインと前記水平電荷転送路との間に設けられ該水平電荷転送路の転送段全段に設けられたポテンシャル障壁とを備え、該ポテンシャル障壁が、製造バラツキ分だけ高く製造されていることを特徴とする請求項１乃至請求項５のいずれかに記載のＣＣＤ型固体撮像素子。
【請求項７】
前記ポテンシャル障壁のうち、オプティカルブラック部の検出電荷を転送する部分の初段のポテンシャル障壁を、該初段のポテンシャル障壁より水平電荷転送路の転送方向上流側の後段のポテンシャル障壁より低く設計し製造したことを特徴とする請求項６に記載のＣＣＤ型固体撮像素子。
【請求項８】
半導体基板に二次元アレイ状に配列形成された複数の画素と、複数の前記画素によって構成される画素列の各々に沿う複数の垂直電荷転送路と、複数の前記垂直電荷転送路の転送方向端部に沿って形成される水平電荷転送路と、前記画素を有効画素領域の画素と前記水平電荷転送路の転送方向上流側に設けられたオプティカルブラック部の画素とに分ける遮光手段とを備えるＣＣＤ型固体撮像素子において、前記水平電荷転送路に沿って形成された水平ドレインと、該水平ドレインと前記水平電荷転送路との間に設けられ該水平電荷転送路の転送段全段に設けられたポテンシャル障壁とを備え、該ポテンシャル障壁のうち、前記オプティカルブラック部の検出電荷を転送する部分の初段のポテンシャル障壁を、該初段のポテンシャル障壁より水平電荷転送路の転送方向上流側の後段のポテンシャル障壁より低く設計し製造したことを特徴とするＣＣＤ型固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素加算して信号電荷の読み出しを行うＣＣＤ型固体撮像素子に係り、特に、ブルーミングを起こすことのない構造を持つＣＣＤ型固体撮像素子に関する。
【背景技術】
【０００２】
ＣＣＤ（Charge Coupled Device：電荷結合素子）型固体撮像素子では、例えば暗いシーンのＡＥ（自動露出）／ＡＦ（自動焦点）処理を行う場合等に、各画素の検出電荷量が微弱なため、画素加算による信号読出を行っている。例えば４画素分の信号電荷を加算して検出し、この加算信号を用いることで、高感度なＡＥ処理や高速なＡＦ処理が可能となる。
【０００３】
この加算読出時には、下記特許文献１記載の様に、固体撮像素子の半導体基板に印加するＯＦＤ（オーバーフロードレイン）電圧を調整することが従来から行われている。例えば、加算読出を行うときには、ＯＦＤ電圧を調整して各フォトダイオード（画素）の飽和電荷量を通常の撮像時の飽和電荷量と比較して１／４程度に絞り、各画素から読み出した信号電荷の加算を電荷転送路上で行う様にしている。これは、加算読出時には元々の信号電荷量が小さいため１／４程度に絞っても問題が生じないということを前提としている。
【０００４】
【特許文献１】特開２００１―２５７９４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、加算読出時にＯＦＤ電圧調整を行うことを前提としている固体撮像素子では、暗いシーンの中に高輝度被写体が混入すると、画素加算時に信号電荷が電荷転送路上で溢れてしまい、ブルーミングを起こしてしまうという問題がある。
【０００６】
本発明の目的は、多画素化の進展を図るために微細化しても画素加算時にブルーミングの発生を防止することができる構造を持ったＣＣＤ型固体撮像素子を提供することにある。
【課題を解決するための手段】
【０００７】
本発明のＣＣＤ型固体撮像素子は、半導体基板に二次元アレイ状に配列形成された複数の画素と、複数の前記画素によって構成される画素列の各々に沿う複数の垂直電荷転送路と、複数の前記垂直電荷転送路の転送方向端部に沿って形成される水平電荷転送路とを備えるＣＣＤ型固体撮像素子において、前記水平電荷転送路の物理的構造が、前記垂直電荷転送路が転送する信号電荷の最大値より大容量の信号電荷を転送できる大容量構造になっていることを特徴とする。
【０００８】
本発明のＣＣＤ型固体撮像素子の前記物理的構造とは、前記水平電荷転送路、前記垂直電荷転送路の各転送容量を決める構造であることを特徴とする。
【０００９】
本発明のＣＣＤ型固体撮像素子は、前記垂直電荷転送路の転送方向端部と前記水平電荷転送路との間に、各垂直電荷転送路対応のバッファ領域を有し各垂直電荷転送路によって転送されてきた信号電荷を該バッファ領域で一時保存し前記水平電荷転送路に転送する電荷一時蓄積部を備えると共に、該バッファ領域の容量が、前記水平電荷転送路の前記転送容量と前記垂直電荷転送路の前記転送容量の中間の容量となっていることを特徴とする。
【００１０】
本発明のＣＣＤ型固体撮像素子の前記大容量とは、前記最大値に対して整数倍の容量であることを特徴とする。
【００１１】
本発明のＣＣＤ型固体撮像素子は、前記垂直電荷転送路の前記転送容量を“１”としたとき、前記バッファ領域の容量を“２”、前記水平電荷転送路の前記転送容量を“４”とする物理的構造を備えることを特徴とする。
【００１２】
本発明のＣＣＤ型固体撮像素子は、前記水平電荷転送路に沿って形成された水平ドレインと、該水平ドレインと前記水平電荷転送路との間に設けられ該水平電荷転送路の転送段全段に設けられたポテンシャル障壁とを備え、該ポテンシャル障壁が、製造バラツキ分だけ高く製造されていることを特徴とする。
【００１３】
本発明のＣＣＤ型固体撮像素子は、前記ポテンシャル障壁のうち、オプティカルブラック部の検出電荷を転送する部分の初段のポテンシャル障壁を、該初段のポテンシャル障壁より水平電荷転送路の転送方向上流側の後段のポテンシャル障壁より低く設計し製造したことを特徴とする。
【００１４】
本発明のＣＣＤ型固体撮像素子は、半導体基板に二次元アレイ状に配列形成された複数の画素と、複数の前記画素によって構成される画素列の各々に沿う複数の垂直電荷転送路と、複数の前記垂直電荷転送路の転送方向端部に沿って形成される水平電荷転送路と、前記画素を有効画素領域の画素と前記水平電荷転送路の転送方向上流側に設けられたオプティカルブラック部の画素とに分ける遮光手段とを備えるＣＣＤ型固体撮像素子において、前記水平電荷転送路に沿って形成された水平ドレインと、該水平ドレインと前記水平電荷転送路との間に設けられ該水平電荷転送路の転送段全段に設けられたポテンシャル障壁とを備え、該ポテンシャル障壁のうち、前記オプティカルブラック部の検出電荷を転送する部分の初段のポテンシャル障壁を、該初段のポテンシャル障壁より水平電荷転送路の転送方向上流側の後段のポテンシャル障壁より低く設計し製造したことを特徴とする。
【発明の効果】
【００１５】
本発明によれば、素子自体の物理的構造により、画素加算時のブルーミングが抑制され、また、得られる信号量の絶対値が大きくなり、検出信号の一層の高感度化を図ることができ、ＡＦ動作の高速化を図ることも可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の一実施形態について、図面を参照して説明する。
【００１７】
図１は、本発明の第１実施形態に係るＣＣＤ型固体撮像素子の表面模式図である。本実施形態に係るＣＣＤ型固体撮像素子１は、半導体基板表面部に二次元アレイ状に配列形成された複数のフォトダイオード（画素）２を備える。図示する例では、複数の画素２が正方格子状に配列形成され、その上に、カラーフィルタＲ（赤），Ｇ（緑），Ｂ（青）がベイヤー配列されている。
【００１８】
各画素列には夫々画素列に沿う垂直電荷転送路（ＶＣＣＤ）３が形成される。垂直電荷転送路３は、半導体基板に形成された埋め込みチャネルと、その上にゲート絶縁層を介して積層された垂直転送電極膜とで構成され、図示する例では、一つの画素２に対して２枚の転送電極が設けられている。
【００１９】
各垂直電荷転送路３の転送方向端部に沿って、水平電荷転送路（ＨＣＣＤ）４が設けられ、その出力端部には、転送されてきた信号電荷の電荷量に応じた電圧値信号を出力するアンプ５が設けられている。
【００２０】
水平電荷転送路４は、垂直電荷転送路３と同様に、埋め込みチャネルと、その上にゲート絶縁膜を介して積層された水平転送電極とで構成され、水平転送電極に転送パルスが印加されることで形成される電位パケット４ａによって信号電荷をアンプ６まで転送する構成になっている。
【００２１】
以上の構成は、通常のＣＣＤ型固体撮像素子の構成と同様であるが、本実施形態のＣＣＤ型固体撮像素子１では、水平電荷転送路４と各垂直電荷転送路３との間に、水平電荷転送路４に沿うラインメモリ（電荷一時蓄積部）６が設けられている。
【００２２】
このラインメモリ６は、例えば特開２００２―１１２１１９号公報に記載されているように、垂直電荷転送路３に対応するバッファ領域６ａを備え、各垂直電荷転送路３によって転送されてきた信号電荷をバッファ領域６ａで一時受け取り、この信号電荷を水平電荷転送路４に転送させるタイミングと水平電荷転送路４の転送のタイミングとを制御することで、水平方向の画素加算を容易に行うために設けたものである。このラインメモリ６が無いＣＣＤ型固体撮像素子も存在し、そのＣＣＤ型固体撮像素子にも本発明を適用することは可能である。
【００２３】
尚、「垂直」「水平」という用語を用いて説明しているが、これは、半導体基板の表面に沿う「１方向」「この１方向に略垂直な方向」という意味に過ぎない。
【００２４】
図１に示す垂直電荷転送路３上に書いた楕円、ラインメモリ６上に書いた楕円、水平電荷転送路４上に書いた楕円は、夫々、信号電荷を模式的に示したものである。各画素２の飽和電荷量を１つの楕円で示している。例えば、水平電荷転送路４の１つの転送パケット４ａ内に４つの楕円を書いているが、これは、４つの画素から夫々読み出された最大電荷量（飽和電荷量）の信号電荷をパケット４ａ内に収納したことを示している。信号電荷は、同一パケット４ａ内で混ざり合い４つに分離される訳ではないが、４つの信号電荷を収納していることを示すために模式的に４つの楕円を分離して図示している。
【００２５】
本実施形態のＣＣＤ型固体撮像素子１では、画素加算を行うときに、ＯＦＤ電圧調整を行って画素２の飽和電荷量減少調整を基本的に行わずに済む構成としている。そのために、画素加算を行う場所の電荷飽和容量を計算し、当該画素加算を行う場所で信号電荷が溢れてしまうことが無い容量確保を行った設計構造としている。
【００２６】
ＣＣＤ型固体撮像素子１では、画素（フォトダイオードＰＤ）２が存在する領域（画素領域）での飽和容量の増大を行うことは非常に困難である。これは、画素２の面積を増大させて感度向上を図ると、その分だけ垂直電荷転送路３が占める面積サイズを小さくしなければならなくなり、垂直電荷転送路３の容量増大を図ることが困難なためである。
【００２７】
そこで、本実施形態のＣＣＤ型固体撮像素子１では、従来通り、各画素２の飽和電荷量を転送できるだけの転送パケットが形成される大きさ（容量）に垂直電荷転送路３を形成する。
【００２８】
しかし、垂直電荷転送路３の下流側で画素加算を行う場所の容量は、垂直電荷転送路３で転送される最大電荷容量（即ち、画素２の飽和電荷量）より大きく設計する。図示する例では、ラインメモリ６の各バッファ領域６ａで２画素加算するため、各バッファ領域６ａの容量を、図示する例では２画素分の飽和電荷量が収納できる大きさ（容量）に設計する。
【００２９】
更に、ラインメモリ６の下流側の画素加算を行う場所の容量を、バッファ領域６ａの容量より大きく設計する。図示する例では、水平電荷転送路４の各転送パケット４ａで４画素分の画素加算を行うため、この転送パケット４ａが形成される場所の容量を、４画素分の飽和電荷量が収納できる大きさとしている。
【００３０】
即ち、
ａ：フォトダイオードＰＤの飽和電荷容量
ｂ：垂直電荷転送路３の転送容量
ｃ：ラインメモリ６の各バッファ領域６ａの容量
ｄ：水平電荷転送路４の転送容量
としたとき、ａ≦ｂ＜ｃ＜ｄと設計する。図示する例では、
ｃ＝２ｂ
ｄ＝２ｃ＝４ｂ
としている。尚、各画素２の飽和容量等を全く同一に製造するのは困難なため、例えばｄ＝４ｂと設計する場合であっても「ｄ＝４ｂ＋マージン分」として設計するのは勿論である。
【００３１】
ＯＦＤ電圧調整を行い、画素加算を行うときに各画素の飽和電荷量の縮小を図る従来のＣＣＤ型固体撮像素子では、ラインメモリ６のバッファ領域６ａや水平電荷転送路４の各パケット４ａの容量を増大させた構造にする必要はなかった。
【００３２】
しかし、本実施形態では、各画素で撮像するときに設定される飽和電荷量を基に、垂直電荷転送路３の下流側における画素加算部における容量を加算数分とマージン分だけ大きく設計するため、それだけ信号電荷量が増え、高感度出力を得ることが可能となる。しかも、高輝度被写体像が映った場合でも信号電荷が溢れてしまうことがないため、ブルーミングが抑制される。
【００３３】
画素領域における垂直電荷転送路における容量増大を図るのは画素の微細化に伴い非常に困難であるのに対し、ラインメモリや水平電荷転送路の容量増大を図るのはスペース的に余裕があるため容易であり、製造コストの増大を抑えて実現することが可能である。
【００３４】
図２は、本発明の第２実施形態に係るＣＣＤ型固体撮像素子１０の表面模式図である。図１に示す実施形態と同一部材には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。
【００３５】
本実施形態のＣＣＤ型固体撮像素子１０では、水平電荷転送路（ＨＣＣＤ）４に沿って水平ドレイン７を設け、水平ドレイン７と水平電荷転送路４との間に、水平電荷転送路４の全転送段に夫々ポテンシャル障壁部８ａ，８ｂ，…を設けている。
【００３６】
図１に示す実施形態でも、容量設計を精度良く行い素子製造も精度良く行うことで、各電位パケットから信号電荷が溢れることはなくなる。しかし、製造バラツキを考慮した場合、本実施形態の様に、水平ドレイン７とポテンシャル障壁８ａ，８ｂ，…を設けるのが良い。各ポテンシャル障壁の高さが、過剰電荷の水平ドレイン７への掃き出しレベルとなる。
【００３７】
図示する実施形態では、製造バラツキにより、ポテンシャル障壁８ｂが他のポテンシャル障壁８ａ，８ｃ，８ｄより低くなっている。これらのポテンシャル障壁８ａ〜８ｄに沿って、水平電荷転送路４が各電位パケット内に信号電荷を満杯してアンプ５まで転送したとき、ポテンシャル障壁８ｂの箇所を通過する信号電荷は、ポテンシャル障壁８ｂによって規定されてしまい、ポテンシャル障壁８ｂより多い電荷分はポテンシャル障壁８ｂの箇所で水平ドレイン７に廃棄されてしまう。
【００３８】
また、ポテンシャル障壁８ａしか通過せずポテンシャル障壁８ｂを通過しない信号電荷は、ポテンシャル障壁８ｂにより電荷が廃棄されることがないため、それ以後の信号電荷（アンプ５に転送されてきた信号電荷）より多いことになる。
【００３９】
つまり、ポテンシャル障壁８ｂより上流段の真の信号電荷（４画素分の飽和電荷の加算値）に撮像画像信号に基づく増減があっても、それはポテンシャル障壁８ｂにより規定されてしまってその信号の増減は分からなくなってしまう。また、ポテンシャル障壁８ｂより下流段の信号電荷がポテンシャル障壁８ｂで規定される電荷量より多いときは、その信号電荷はアンプ５まで転送されるため、その部分の信号が過大となる。
【００４０】
この現象を無視して撮像画像データに基づき絵作りを行うと、水平輝度シェーディングが発生し、画質を劣化させてしまう。そこで、このＣＣＤ型固体撮像素子の出力信号（撮像画像データ）を処理する信号処理回路に、飽和信号量（ポテンシャル障壁８ｂで規定される信号量）を越えたバラツキ分の信号は全て無視し、飽和画素として処理する機能を持たせておけば、水平輝度シェーディングを発生させない絵作りが可能となる。
【００４１】
しかるに、この様な処理を行うとポテンシャル障壁８ｂで飽和信号量が規定されてしまう。そこで、本実施形態のＣＣＤ型固体撮像素子１０では、ポテンシャル障壁８ａ，８ｂ，…を形成する場合に、その製造バラツキ分だけ高めに各ポテンシャル障壁高さを設定し製造する。これにより、上記の信号処理に頼らずに、水平輝度シェーディングが回避可能となる。
【００４２】
このＣＣＤ型固体撮像素子１０で低輝度の被写体画像を撮像する場合には、原理上、水平電荷転送路上での画素加算回数に制限がなくなる。それは、撮像画像中に高輝度被写体が存在して水平電荷転送路上で溢れる信号電荷が存在しても、それはポテンシャル障壁を越えて水平ドレイン７に廃棄されるためである。
【００４３】
図３は、本発明の第３実施形態に係るＣＣＤ型固体撮像素子２０の表面模式図である。図２に示す実施形態と同一部材には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。
【００４４】
ＣＣＤ型固体撮像素子では、受光領域（画素２と垂直電荷転送路３とが設けられた領域）の周辺部、図示の例では、水平電荷転送路の転送方向上流側となる右側に、遮光膜によって遮光されたオプティカルブラック（ＯＢ）部が設けられる。このＯＢ部への入射光は遮光され、ＯＢ部の画素が検出する信号レベルが「黒レベル」を示すものとして、後段の信号処理部が撮像画像信号の処理を行う。
【００４５】
本実施形態のＣＣＤ型固体撮像素子２０では、このＯＢ部２１の画素の検出電荷を転送する水平電荷転送路４の上流段部分に沿っても、ポテンシャル障壁９ａ，９ｂを設ける。
【００４６】
ＯＢ部分のポテンシャル障壁９ａ，９ｂ，…は、受光領域の画素が検出した信号電荷を転送する部分のポテンシャル障壁８ａ，８ｂ，…より低くしても問題ないが、本実施形態では、特に、ＯＢ部分の初段のポテンシャル障壁９ａを、他のポテンシャル障壁９ｂ，…より低く形成する。
【００４７】
つまり、本実施形態では、受光画素部とＯＢ部との境界部分のＯＢ部側のポテンシャル障壁９ａの高さを、ＯＢ部側の他のポテンシャル障壁９ｂ，…より低くする。
【００４８】
ＯＢ部２１の画素が検出した信号は、遮光された画素の検出信号であるため、暗電流など微弱なノイズ成分の検出信号となる。このため、この部分の転送容量は大きくする必要がなく、ポテンシャル障壁９ａ，９ｂ，…は低くて問題ない。
【００４９】
一方、受光領域の画素が検出した信号電荷は、高輝度被写体の場合には大きくなり、画素加算を行うと更に大きくなり、溢れる虞が生じる。溢れた信号電荷がＨＣＣＤブルーミングを起こして、ＯＢ部の検出信号を転送する水平電荷転送路４の電位パケット４ｂ内に流れ込むと、黒レベルの高精度の検出に支障が生じる。
【００５０】
そこで、本実施形態のＣＣＤ型固体撮像素子２０では、ＨＣＣＤブルーミングが発生した場合でも、黒レベルの高精度の検出を可能とするために、ポテンシャル障壁９ａの高さを特に低くした。
【００５１】
これにより、水平電荷転送路のＯＢ部の検出信号を転送する初段の電位パケット４ｂ内に前段で溢れた信号電荷が流れ込んでも、この信号電荷はポテンシャル障壁９ａを簡単に乗り越えて水平ドレイン７に廃棄され、ＯＢ部の検出信号を転送する次段の電位パケット４ｃ，４ｄ，…内に流れ込むことが阻止される。
【００５２】
これにより、ＯＢ部の検出信号は、ブルーミングの影響を受けることなく水平電荷転送路によってアンプ５まで転送され、ＯＢクランプのエラーによって画像破綻を起こすことが無くなる。
【００５３】
尚この場合、図３に示すパケット４ｂの信号を用いると、この部分を過剰な電荷が通って水平ドレイン７に廃棄されるため、黒レベルの検出精度は悪くなる。このため、その後段のパケット４ｃ，４ｄ，…の信号を用いて黒レベルを判定することになる。
【００５４】
以上述べた様に、上述した各実施形態によるＣＣＤ型固体撮像素子では、ＯＦＤ電圧調整により画素加算時の信号電荷がブルーミング等を起こさない様に画素の飽和電荷量低減を図るのではなく、ラインメモリや水平電荷転送路を大容量に設計してその物理的構造を大構造とすることで対処するため、得られる信号量の絶対値が大きくなる。このため、ブルーミングを好適に抑制できる他、ＡＥ／ＡＦ動作の更なる高感度化，高速化を図ることが可能となる。
【００５５】
尚、ラインメモリや水平電荷転送路の物理的構造を大容量に設計しても、ＯＦＤ電圧調整を併用できることはいうまでもない。
【００５６】
また、図３の構造つまりＯＢ部に設ける初段のポテンシャル障壁９ａだけ後段のポテンシャル障壁９ｂ，…より低く設計し製造することで、受光画素部の信号電荷がＯＢ部の検出信号に流れ込まない様にする構造は、ラインメモリ，水平電荷転送路の転送容量を、垂直電荷転送路の転送容量より大容量とした本実施形態のＣＣＤ型固体撮像素子に限らず、大容量にしていない従来のＣＣＤ型固体撮像素子にもそのまま適用でき、黒レベル信号へのＨＣＣＤブルーミングを回避することが可能である。
【００５７】
以上、画素加算を行うＣＣＤ型固体撮像素子において、ブルーミングを回避する構造について説明したが、この構造は、図１で説明した画素が正方格子配列されたＣＣＤ型固体撮像素子に限らず、奇数行の画素が偶数行の画素に対して１／２画素ピッチずらして設けられた所謂ハニカム画素配列のＣＣＤ型固体撮像素子（例えば特開平１０―１３６３９１号公報に記載される固体撮像素子）にも同様に適用可能である。
【産業上の利用可能性】
【００５８】
本発明に係るＣＣＤ型固体撮像素子は、ブルーミングが好適に抑制され、また、ＡＥ／ＡＦ動作の高感度化，高速化を図ることができるため、デジタルカメラ等に搭載するＣＣＤ型固体撮像素子として有用である。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１実施形態に係るＣＣＤ型固体撮像素子の表面模式図である。
【図２】本発明の第２実施形態に係るＣＣＤ型固体撮像素子の表面模式図である。
【図３】本発明の第３実施形態に係るＣＣＤ型固体撮像素子の表面模式図である。
【符号の説明】
【００６０】
１，１０，２０  ＣＣＤ型固体撮像素子
２  画素（フォトダイオード：光電変換素子）
３  垂直電荷転送路（ＶＣＣＤ）
４  水平電荷転送路（ＨＣＣＤ）
４ａ，４ｂ，４ｃ，４ｄ，…  水平電荷転送路の転送パケット
５  出力アンプ
６  ラインメモリ（電荷一時蓄積部）
６ａ  垂直電荷転送路毎のバッファ領域
７  水平ドレイン
８ａ，８ｂ，…，９ａ，９ｂ  ポテンシャル障壁
【図１】
2009089029.tif 000003
【図２】
2009089029.tif 000004
【図３】
2009089029.tif 000005