(57)【要約】【課題】同一導電型のトランジスタで構成されブートストラップ効果を利用したレベルシフタを構成する場合に、Ｌｏｗレベル浮きやＨｉレベル落ちによる振幅不足を防ぎ、十分なレベルの出力を得られるようにすること。【解決手段】トランジスタＴｒ３１２とトランジスタＴｒ３１５は、バックゲートＢＧを備える。レベルシフタ３０１は、トランジスタＴｒ３１２，３１５のバックゲートＢＧに印加する電位を入力信号ＶBG，／ＶBGを用いて制御し、オフの状態にあるトランジスタＴｒ３１２，３１５の閾値電圧ＶｔｈＯＦＦを、入力信号０１，／０１のＬｏｗレベル−低電位電源ＶＥＥよりも大きくする。【選択図】図２
2009089292.tif 000002
【特許請求の範囲】
【請求項１】
基準電位と第１電位との振幅レベルを有する入力信号に対して、前記第１電位側の振幅レベルの電位を、前記基準電位との差分が前記第１電位より大きくなる第２電位とする出力信号を生成するレベルシフタであって、
ゲートに前記入力信号が供給され、ドレインに前記基準電位が供給される第１トランジスタと、
前記第１トランジスタのソースと前記第１トランジスタのゲートとの間に設けられた容量素子と、
前記出力信号の論理レベルを反転した反転出力信号が供給されるゲートと、前記第１トランジスタのソースと電気的に接続されるドレインと、前記第２電位が供給されるソースとを備えた第２トランジスタとを備え、
前記第１トランジスタのソースから前記出力信号を取り出し、
前記第１及び前記第２トランジスタの導電型は同一であり、
前記第１トランジスタは、前記ゲートの他にバックゲートを備え、
前記バックゲートには、前記入力信号の振幅レベルが前記第１電位である期間において、前記第１トランジスタの閾値電圧を前記第１電位から前記第２電位を減じた電圧値からずらすため、前記電圧値が正の場合は前記閾値電圧をより大きく、前記電圧値が負の場合は前記閾値電圧をより小さくする電位が供給される、
ことを特徴とするレベルシフタ。
【請求項２】
前記第１トランジスタのバックゲートと前記第１トランジスタのゲートとを電気的に接続する、
ことを特徴とする請求項１に記載のレベルシフタ。
【請求項３】
基準電位と第１電位との振幅レベルを有する入力信号が入力端子に供給され、前記入力信号の論理レベルを反転した反転入力信号が反転入力端子に供給され、前記第１電位側の振幅レベルの電位を、前記基準電位との差分が前記第１電位より大きくなる第２電位とする出力信号が出力端子から出力され、前記出力信号の論理レベルを反転した反転出力信号が反転出力端子から出力されるレベルシフタであって、
前記入力信号と前記反転出力信号とに基づいて前記出力信号を生成する第１信号生成手段と、
前記反転入力信号と前記出力信号とに基づいて前記反転出力信号を生成する第２信号生成手段とを備え、
前記第１信号生成手段は、
ゲートに前記基準電位が供給され、ドレイン及びソースの一方が前記入力端子と電気的に接続される第１トランジスタと、
ゲートに前記第１トランジスタのドレイン及びソースの他方が電気的に接続され、ドレインに前記基準電位が供給され、ソースに前記出力端子が電気的に接続される第２トランジスタと、
前記第２トランジスタのソースと前記第２トランジスタのゲートとの間に設けられた第１容量素子と、
前記第２トランジスタのソースと電気的に接続されるドレインと、前記第２電位が供給されるソースと、前記反転出力信号が供給されるゲートとを備えた第３トランジスタとを備え、
前記第２信号生成手段は、
ゲートに前記基準電位が供給され、ドレイン及びソースの一方が前記反転入力端子と電気的に接続される第４トランジスタと、
ゲートに前記第４トランジスタのドレイン及びソースの他方が電気的に接続され、ドレインに前記基準電位が供給され、ソースに前記反転出力端子が電気的に接続される第５トランジスタと、
前記第５トランジスタのソースと前記第５トランジスタのゲートとの間に設けられた第２容量素子と、
前記第５トランジスタのソースと電気的に接続されるドレインと、前記第２電位が供給されるソースと、前記出力信号が供給されるゲートとを備えた第６トランジスタとを備え、
前記第１乃至第６トランジスタの導電型は同一であり、
前記第２トランジスタ及び前記第５トランジスタは、前記ゲートの他にバックゲートを備え、
前記第２トランジスタのバックゲートには、前記入力信号の振幅レベルが前記第１電位である期間において、前記第２トランジスタの閾値電圧を前記第１電位から前記第２電位を減じた電圧値からずらすため、前記電圧値が正の場合は前記第２トランジスタの閾値電圧をより大きく、前記電圧値が負の場合は前記第２トランジスタの閾値電圧をより小さくする電位が供給され、
前記第５トランジスタのバックゲートには、前記反転入力信号の振幅レベルが前記第１電位である期間において、前記第５トランジスタの閾値電圧を前記第１電位から前記第２電位を減じた電圧値からずらすため、前記電圧値が正の場合は前記第５トランジスタの閾値電圧をより大きく、前記電圧値が負の場合は前記第５トランジスタの閾値電圧をより小さくする電位が供給される、
ことを特徴とするレベルシフタ。
【請求項４】
前記第２トランジスタのバックゲートと前記第２トランジスタのゲートとを電気的に接続し、前記第５トランジスタのバックゲートと前記第５トランジスタのゲートとを電気的に接続する、
ことを特徴とする請求項３に記載のレベルシフタ。
【請求項５】
基準電位と第１電位との振幅レベルを有する入力信号が入力端子に供給され、前記入力信号の論理レベルを反転した反転入力信号が反転入力端子に供給され、前記第１電位側の振幅レベルの電位を、前記基準電位との差分が前記第１電位より大きくなる第２電位とする出力信号が出力端子から出力されるレベルシフタであって、
ゲートに前記基準電位が供給され、ドレイン及びソースの一方が前記入力端子と電気的に接続される第１トランジスタと、
ゲートに前記第１トランジスタのドレイン及びソースの他方が電気的に接続され、ドレインに前記基準電位が供給され、ソースに前記出力端子が電気的に接続される第２トランジスタと、
前記第２トランジスタのソースと前記第２トランジスタのゲートとの間に設けられた容量素子と、
前記第２トランジスタのソースと電気的に接続されるドレインと、前記第２電位が供給されるソースと、前記反転入力端子と電気的に接続されるゲートとを備えた第３トランジスタとを備え、
前記第１乃至第３トランジスタの導電型は同一であり、
前記第３トランジスタは、前記ゲートの他にバックゲートを備え、
前記バックゲートには、前記反転入力信号の振幅レベルが前記第１電位である期間において、前記第３トランジスタの閾値電圧を前記第１電位から前記第２電位を減じた電圧値からずらすため、前記電圧値が正の場合は前記閾値電圧をより大きく、前記電圧値が負の場合は前記閾値電圧をより小さくする電位が供給される、
ことを特徴とするレベルシフタ。
【請求項６】
前記第３トランジスタのバックゲートと前記第３トランジスタのゲートとを電気的に接続する、
ことを特徴とする請求項５に記載のレベルシフタ。
【請求項７】
前記第２トランジスタは、前記ゲートの他にバックゲートを備え、
前記第２トランジスタのバックゲートには、前記入力信号の振幅レベルが前記第１電位である期間において、前記第２トランジスタの閾値電圧を前記第１電位から前記第２電位を減じた電圧値からずらすため、前記電圧値が正の場合は前記閾値電圧をより大きく、前記電圧値が負の場合は前記閾値電圧をより小さくする電位が供給される、
ことを特徴とする請求項５に記載のレベルシフタ。
【請求項８】
前記第２トランジスタのバックゲートと前記第２トランジスタのゲートとを電気的に接続する、
ことを特徴とする請求項７に記載のレベルシフタ。
【請求項９】
前記レベルシフタを構成する全てのトランジスタは薄膜トランジスタである、
ことを特徴とする請求項１乃至８のうちいずれか１項に記載のレベルシフタ。
【請求項１０】
複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素回路とを備えた表示装置であって、
前記複数の走査線の各々に走査信号を供給する走査線駆動回路と、
前記複数のデータ線の各々にデータ信号を供給するデータ線駆動回路とを備え、
前記走査線駆動回路の出力段に請求項１乃至９に記載のレベルシフタのうちいずれか１つを用いる、
ことを特徴とする表示装置。
【請求項１１】
前記画素回路は、前記データ線を介して供給される前記データ信号を取り込むためのスイッチングトランジスタを備え、
当該スイッチングトランジスタは、前記走査線を介して供給される前記走査信号に基づいてオン状態とオフ状態とが制御される、
ことを特徴とする請求項１０に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、片チャネル構成、すなわち同一導電型のトランジスタで構成され、ブートストラップ効果を利用したレベルシフタ及びこれを用いた表示装置に関する。
【背景技術】
【０００２】
例えば、特許文献１に記載されているように、ブートストラップ効果を利用した片チャネル構成のインバータを２段接続してレベルシフタを構成することが知られている。このようなレベルシフタは、入力信号のＨｉ側の振幅レベルより高い電圧を電源として用いるインバータを複数用いることで、入力信号よりＨｉ側の振幅レベルが高い電圧となる出力信号を生成する。このとき、ブートストラップ効果により、出力信号のＨｉ側の振幅落ちを防ぐことができる。
【特許文献１】特開２００２−３２８６４３号公報（図６等参照）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１には、入力信号の振幅を負方向にシフトする負方向レベルシフタについては言及されていないが、仮に、Ｎチャネルのトランジスタで構成されたブートストラップ方式のインバータを用いて負方向のレベルシフト回路を構成すると、例えば、図１４（ａ）に示すような回路４００が考えられる。すなわち、２入力の片チャネルブートストラップ方式のレベルシフタ３００と、２入力の片チャネルブートストラップ方式のバッファ２４０ａ、２４０ｂとを組み合わせた構成である。図１４（ｂ）にレベルシフタ３００の回路構成を示し、図１４（ｃ）にバッファ２４０ａの回路構成を示す。なお、バッファ２４０ａとバッファ２４０ｂの回路構成は同じであるため、図１４（ｃ）にはバッファ２４０ａの回路構成のみを示している。
【０００４】
図１４（ｂ）及び図１４（ｃ）において、ＶＤＤは正電源（８Ｖ程度）であり、ＶＥＥは負電源（−０．５ＶＤＤ＝−４Ｖ程度）である。また、レベルシフタ３００に供給される入力信号０１は、ＶＤＤ−ＧＮＤ（０Ｖ）間の振幅を有している。すなわち、入力信号０１は、ＨｉレベルがＶＤＤで、ＬｏｗレベルがＧＮＤとなる。また、この入力信号０１を反転したものが入力信号／０１となる。同様に、レベルシフタ３００からの出力についても、出力信号０２を反転したものが出力信号／０２となる。また、レベルシフタ３００とバッファ２４０ａ、２４０ｂを構成する全てのトランジスタＴｒ１０１〜１０６，Ｔｒ２０１〜２０４は、Ｎチャネルの薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）である。
【０００５】
図１４（ｂ）に示すレベルシフタ３００において、入力端子ｉｎに供給される入力信号０１がＨｉレベルになると、トランジスタＴｒ１０２のゲートには、ＶＤＤからトランジスタＴｒ１０１の閾値電圧Ｖｔｈ分だけ降下したＶＤＤ−Ｖｔｈが供給される。その結果、トランジスタＴｒ１０２はオンする。この時、トランジスタＴｒ１０２のゲート・ソース間電圧は、入力信号０１がＨｉレベルに切り替わる前の段階、すなわち入力信号０１がＬｏｗレベルの場合において容量Ｃ１０７に保持されているＧＮＤ−ＶＥＥから、（ＶＤＤ−Ｖｔｈ）−ＶＥＥへと変化する。また、トランジスタＴｒ１０３は、出力端子ｏｕｔからの出力信号０２がＶＤＤ−２Ｖｔｈとなり、トランジスタＴｒ１０６がオンすることで、ゲートの電位がＶＥＥとなりオフする。
【０００６】
なお、トランジスタＴｒ１０２がオンしても容量１０７の電荷は保持されるため、トランジスタＴｒ１０２は、ゲートの電位が（ＶＤＤ−Ｖｔｈ）＋ＶＤＤに高まり、充分にオンする状態となる。すなわち、トランジスタＴｒ１０２は、容量１０７によるブートストラップ効果によってゲートの電位が２ＶＤＤ−Ｖｔｈとなり、出力端子ｏｕｔからの出力信号０２はＶＤＤになる。なお、トランジスタＴｒ１０１は、トランジスタＴｒ１０２のゲートの電位がＶＤＤよりも高くなることでオフする。
【０００７】
一方、出力信号０２がＶＤＤになったことを受けてトランジスタＴｒ１０６がオンするが、この時点において入力端子／ｉｎには、入力信号／０１のＬｏｗレベル（ＧＮＤ）が供給されているため、トランジスタＴｒ１０５は、ゲート・ソース間電圧がＧＮＤ−ＶＥＥ（４Ｖ程度）となり、これが閾値電圧付近の値となるため、弱くオンしてしまう。この場合、出力端子／ｏｕｔからの出力信号／０２は、トランジスタＴｒ１０５とトランジスタＴｒ１０６のオン抵抗の比率できまる電位となり、出力信号／０２のＬｏｗレベルがＶＥＥよりも若干高いＶＥＥ’になってしまう。つまり、出力信号／０２にＬｏｗレベルの浮きが発生する。
【０００８】
これは、出力端子ｏｕｔからの出力信号０２についても共通する問題である。すなわち、逆に、出力信号／０２がＶＤＤになるとトランジスタＴｒ１０３がオンするが、この時点において入力端子ｉｎには、入力信号０１のＬｏｗレベル（ＧＮＤ）が供給されている。したがって、トランジスタＴｒ１０２は、ゲート・ソース間電圧がＧＮＤ−ＶＥＥ（４Ｖ程度）となり、これが閾値電圧付近の値となるため、弱くオンしてしまう。よって、出力端子ｏｕｔからの出力信号０２は、トランジスタＴｒ１０２とトランジスタＴｒ１０３のオン抵抗の比率できまる電位となり、出力信号０２のＬｏｗレベルについてもＶＥＥより若干高いＶＥＥ’になってしまう。
【０００９】
このようにレベルシフタ３００の出力信号０２，／０２にＬｏｗレベルの浮きが発生すると、バッファ２４０ａ，２４０ｂの出力信号ＯＡ，ＯＢにＨｉレベルの落ちが発生してしまう場合がある。すなわち、図１４（ｃ）に示す回路において、トランジスタＴｒ２０４のゲートには、出力信号０２のＬｏｗレベルとしてＶＥＥよりも若干高いＶＥＥ’が供給される。したがって、トランジスタＴｒ２０４として駆動能力が高く閾値電圧が低いＴＦＴを用いている場合、出力信号０２のＬｏｗレベル（ＶＥＥ’）が供給されると、トランジスタＴｒ２０４では、ゲート・ソース間電圧がＶＥＥ’−ＶＥＥとなり、これが閾値電圧付近の値をとる場合があり、このような場合、トランジスタＴｒ２０４は完全にオフしきれず、リーク電流が流れてしまう。その結果、出力端子ｏｕｔからの出力信号ＯＡは、トランジスタＴｒ２０３とトランジスタＴｒ２０４のオン抵抗の比率できまる電位となり、ＨｉレベルがＶＤＤよりも若干低いＶＤＤ’になってしまう。
【００１０】
図１５は、負方向レベルシフト回路４００における入出力信号の波形図である。同図からも、レベルシフタ３００の出力信号０２，／０２にＬｏｗレベルの浮きが発生していることと、バッファ２４０ａ、２４０ｂの出力信号ＯＡ，ＯＢにＨｉレベルの落ちが発生していることが確認できる。
【００１１】
このような負方向レベルシフト回路４００を、ＴＦＴを用いた表示装置の駆動回路に適用した場合、制御信号がフルスイングしないため、例えば、画素回路におけるＴＦＴのＯＦＦリークが発生する等の問題が生じる。
【００１２】
本発明は、このような事情に鑑みてなされたものであり、その目的は、片チャネル構成でブートストラップ効果を利用したレベルシフタを構成する場合に、Ｌｏｗレベル浮きやＨｉレベル落ちによる振幅不足を防ぎ、十分なレベルの出力を得られるようにすることである。
【課題を解決するための手段】
【００１３】
上述した課題を解決するため、本発明に係るレベルシフタは、基準電位と第１電位との振幅レベルを有する入力信号に対して、前記第１電位側の振幅レベルの電位を、前記基準電位との差分が前記第１電位より大きくなる第２電位とする出力信号を生成するレベルシフタであって、ゲートに前記入力信号が供給され、ドレインに前記基準電位が供給される第１トランジスタと、前記第１トランジスタのソースと前記第１トランジスタのゲートとの間に設けられた容量素子と、前記出力信号の論理レベルを反転した反転出力信号が供給されるゲートと、前記第１トランジスタのソースと電気的に接続されるドレインと、前記第２電位が供給されるソースとを備えた第２トランジスタとを備え、前記第１トランジスタのソースから前記出力信号を取り出し、前記第１及び前記第２トランジスタの導電型は同一であり、前記第１トランジスタは、前記ゲートの他にバックゲートを備え、前記バックゲートには、前記入力信号の振幅レベルが前記第１電位である期間において、前記第１トランジスタの閾値電圧を前記第１電位から前記第２電位を減じた電圧値からずらすため、前記電圧値が正の場合は前記閾値電圧をより大きく、前記電圧値が負の場合は前記閾値電圧をより小さくする電位が供給される、ことを特徴とする。
【００１４】
この発明によれば、第１トランジスタのバックゲートに供給する電位を制御し、オフの状態にある第１トランジスタの閾値電圧を、第１電位から第２電位を減じた電圧値からずらすことができる。なお、上述した電圧値が正の場合、すなわちＮチャネルのトランジスタで構成された負方向のレベルシフタである場合は、第１トランジスタの閾値電圧をより大きくする一方、上述した電圧値が負の場合、すなわちＰチャネルのトランジスタで構成された正方向のレベルシフタである場合は、第１トランジスタの閾値電圧をより小さくする。したがって、第１トランジスタのゲートに入力信号の第１電位が供給される一方で、第２トランジスタのゲートに反転出力信号の基準電位が供給される場合に、第１トランジスタは、ゲート・ソース間電圧が第１電位−第２電位となっても、これが閾値電圧付近の値とはならないため、オフの状態を保つことができ、弱くオンしてしまうことがない。よって、レベルシフタの出力からＬｏｗレベルの浮きまたはＨｉレベルの落ちをなくし、十分なレベルの出力を得ることが可能となる。また、このようにＬｏｗレベルの浮きまたはＨｉレベルの落ちをなくすことで、次段以降の回路に備わるトランジスタについて、リークの発生や、ホットキャリアによる劣化や誤動作を防ぐことができる。
【００１５】
なお、上述したレベルシフタにおいて、前記第１トランジスタのバックゲートと前記第１トランジスタのゲートとを電気的に接続する構成であってもよい。この構成であれば、第１トランジスタのバックゲートとゲートを接続するだけで、オフの状態にある第１トランジスタの閾値電圧を第１電位から第２電位を減じた電圧値からずらすことができるので、レベルシフタの回路構成を簡素化できる。
【００１６】
また、本発明に係るレベルシフタは、基準電位と第１電位との振幅レベルを有する入力信号が入力端子に供給され、前記入力信号の論理レベルを反転した反転入力信号が反転入力端子に供給され、前記第１電位側の振幅レベルの電位を、前記基準電位との差分が前記第１電位より大きくなる第２電位とする出力信号が出力端子から出力され、前記出力信号の論理レベルを反転した反転出力信号が反転出力端子から出力されるレベルシフタであって、前記入力信号と前記反転出力信号とに基づいて前記出力信号を生成する第１信号生成手段と、前記反転入力信号と前記出力信号とに基づいて前記反転出力信号を生成する第２信号生成手段とを備え、前記第１信号生成手段は、ゲートに前記基準電位が供給され、ドレイン及びソースの一方が前記入力端子と電気的に接続される第１トランジスタと、ゲートに前記第１トランジスタのドレイン及びソースの他方が電気的に接続され、ドレインに前記基準電位が供給され、ソースに前記出力端子が電気的に接続される第２トランジスタと、前記第２トランジスタのソースと前記第２トランジスタのゲートとの間に設けられた第１容量素子と、前記第２トランジスタのソースと電気的に接続されるドレインと、前記第２電位が供給されるソースと、前記反転出力信号が供給されるゲートとを備えた第３トランジスタとを備え、前記第２信号生成手段は、ゲートに前記基準電位が供給され、ドレイン及びソースの一方が前記反転入力端子と電気的に接続される第４トランジスタと、ゲートに前記第４トランジスタのドレイン及びソースの他方が電気的に接続され、ドレインに前記基準電位が供給され、ソースに前記反転出力端子が電気的に接続される第５トランジスタと、前記第５トランジスタのソースと前記第５トランジスタのゲートとの間に設けられた第２容量素子と、前記第５トランジスタのソースと電気的に接続されるドレインと、前記第２電位が供給されるソースと、前記出力信号が供給されるゲートとを備えた第６トランジスタとを備え、前記第１乃至第６トランジスタの導電型は同一であり、前記第２トランジスタ及び前記第５トランジスタは、前記ゲートの他にバックゲートを備え、前記第２トランジスタのバックゲートには、前記入力信号の振幅レベルが前記第１電位である期間において、前記第２トランジスタの閾値電圧を前記第１電位から前記第２電位を減じた電圧値からずらすため、前記電圧値が正の場合は前記第２トランジスタの閾値電圧をより大きく、前記電圧値が負の場合は前記第２トランジスタの閾値電圧をより小さくする電位が供給され、前記第５トランジスタのバックゲートには、前記反転入力信号の振幅レベルが前記第１電位である期間において、前記第５トランジスタの閾値電圧を前記第１電位から前記第２電位を減じた電圧値からずらすため、前記電圧値が正の場合は前記第５トランジスタの閾値電圧をより大きく、前記電圧値が負の場合は前記第５トランジスタの閾値電圧をより小さくする電位が供給される、ことを特徴とする。
【００１７】
この発明によれば、第２，５トランジスタのバックゲートに供給する電位を制御し、オフの状態にある第２，５トランジスタの閾値電圧を、第１電位から第２電位を減じた電圧値からずらすことができる。なお、上述した電圧値が正の場合、すなわちＮチャネルのトランジスタで構成された負方向のレベルシフタである場合は、第２，５トランジスタの閾値電圧をより大きくする一方、上述した電圧値が負の場合、すなわちＰチャネルのトランジスタで構成された正方向のレベルシフタである場合は、第２，５トランジスタの閾値電圧をより小さくする。したがって、入力端子に入力信号の第１電位が供給される一方で、反転出力端子から反転出力信号の基準電位が出力される場合に、第２トランジスタは、ゲート・ソース間電圧が第１電位−第２電位となっても、これが閾値電圧付近の値とはならないため、オフの状態を保つことができ、弱くオンしてしまうことがない。また、反転入力端子に反転入力信号の第１電位が供給される一方で、出力端子から出力信号の基準電位が出力される場合に、第５トランジスタは、ゲート・ソース間電圧が第１電位−第２電位となっても、これが閾値電圧付近の値とはならないため、オフの状態を保つことができ、弱くオンしてしまうことがない。よって、レベルシフタの出力（出力信号及び反転出力信号）からＬｏｗレベルの浮きまたはＨｉレベルの落ちをなくし、十分なレベルの出力を得ることが可能となる。また、このようにＬｏｗレベルの浮きまたはＨｉレベルの落ちをなくすことで、次段以降の回路に備わるトランジスタについて、リークの発生や、ホットキャリアによる劣化や誤動作を防ぐことができる。
【００１８】
なお、上述したレベルシフタにおいて、前記第２トランジスタのバックゲートと前記第２トランジスタのゲートとを電気的に接続し、前記第５トランジスタのバックゲートと前記第５トランジスタのゲートとを電気的に接続する構成であってもよい。この構成であれば、レベルシフタの回路構成を簡素化できる。
【００１９】
また、本発明に係るレベルシフタは、基準電位と第１電位との振幅レベルを有する入力信号が入力端子に供給され、前記入力信号の論理レベルを反転した反転入力信号が反転入力端子に供給され、前記第１電位側の振幅レベルの電位を、前記基準電位との差分が前記第１電位より大きくなる第２電位とする出力信号が出力端子から出力されるレベルシフタであって、ゲートに前記基準電位が供給され、ドレイン及びソースの一方が前記入力端子と電気的に接続される第１トランジスタと、ゲートに前記第１トランジスタのドレイン及びソースの他方が電気的に接続され、ドレインに前記基準電位が供給され、ソースに前記出力端子が電気的に接続される第２トランジスタと、前記第２トランジスタのソースと前記第２トランジスタのゲートとの間に設けられた容量素子と、前記第２トランジスタのソースと電気的に接続されるドレインと、前記第２電位が供給されるソースと、前記反転入力端子と電気的に接続されるゲートとを備えた第３トランジスタとを備え、前記第１乃至第３トランジスタの導電型は同一であり、前記第３トランジスタは、前記ゲートの他にバックゲートを備え、前記バックゲートには、前記反転入力信号の振幅レベルが前記第１電位である期間において、前記第３トランジスタの閾値電圧を前記第１電位から前記第２電位を減じた電圧値からずらすため、前記電圧値が正の場合は前記閾値電圧をより大きく、前記電圧値が負の場合は前記閾値電圧をより小さくする電位が供給される、ことを特徴とする。
【００２０】
この発明によれば、第３トランジスタのバックゲートに供給する電位を制御し、オフの状態にある第３トランジスタの閾値電圧を、第１電位から第２電位を減じた電圧値からずらすことができる。なお、上述した電圧値が正の場合、すなわちＮチャネルのトランジスタで構成された負方向のレベルシフタである場合は、第３トランジスタの閾値電圧をより大きくする一方、上述した電圧値が負の場合、すなわちＰチャネルのトランジスタで構成された正方向のレベルシフタである場合は、第３トランジスタの閾値電圧をより小さくする。したがって、入力端子に入力信号の基準電位が供給される一方で、反転入力端子に反転入力信号の第１電位が供給される場合に、第３トランジスタは、ゲート・ソース間電圧が第１電位−第２電位となっても、これが閾値電圧付近の値とはならないため、オフの状態を保つことができ、弱くオンしてしまうことがない。よって、レベルシフタの出力からＨｉレベルの落ちまたはＬｏｗレベルの浮きをなくし、十分なレベルの出力を得ることが可能となる。
【００２１】
なお、上述したレベルシフタにおいて、前記第３トランジスタのバックゲートと前記第３トランジスタのゲートとを電気的に接続する構成であってもよい。この構成であれば、レベルシフタの回路構成を簡素化できる。
【００２２】
また、上述したレベルシフタにおいて、前記第２トランジスタは、前記ゲートの他にバックゲートを備え、前記第２トランジスタのバックゲートには、前記入力信号の振幅レベルが前記第１電位である期間において、前記第２トランジスタの閾値電圧を前記第１電位から前記第２電位を減じた電圧値からずらすため、前記電圧値が正の場合は前記閾値電圧をより大きく、前記電圧値が負の場合は前記閾値電圧をより小さくする電位が供給される構成であってもよい。
【００２３】
この構成であれば、第２トランジスタのバックゲートに供給する電位を制御し、オフの状態にある第２トランジスタの閾値電圧を、第１電位から第２電位を減じた電圧値からずらすことができる。なお、上述した電圧値が正の場合、すなわちＮチャネルのトランジスタで構成された負方向のレベルシフタである場合は、第２トランジスタの閾値電圧をより大きくする一方、上述した電圧値が負の場合、すなわちＰチャネルのトランジスタで構成された正方向のレベルシフタである場合は、第２トランジスタの閾値電圧をより小さくする。したがって、入力端子に入力信号の第１電位が供給される一方で、反転入力端子に反転入力信号の基準電位が供給される場合に、第２トランジスタは、ゲート・ソース間電圧が第１電位−第２電位となっても、これが閾値電圧付近の値とはならないため、オフの状態を保つことができ、弱くオンしてしまうことがない。よって、レベルシフタの出力からＨｉレベルの落ちとＬｏｗレベルの浮きの両方を同時に解消することができ、十分なレベルの出力を得ることが可能となる。また、このようにＨｉレベルの落ちとＬｏｗレベルの浮きをなくすことで、次段以降の回路に備わるトランジスタについて、リークの発生や、ホットキャリアによる劣化や誤動作を防ぐことができる。
【００２４】
なお、上述したレベルシフタにおいて、前記第２トランジスタのバックゲートと前記第２トランジスタのゲートとを電気的に接続する構成であってもよい。この構成であれば、レベルシフタの回路構成を簡素化できる。
【００２５】
また、上述したレベルシフタにおいて、これを構成する全てのトランジスタは薄膜トランジスタであってもよい。
【００２６】
次に、本発明に係る表示装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素回路とを備えた表示装置であって、前記複数の走査線の各々に走査信号を供給する走査線駆動回路と、前記複数のデータ線の各々にデータ信号を供給するデータ線駆動回路とを備え、前記走査線駆動回路の出力段に上述したいずれかのレベルシフタを用いる、ことを特徴とする。この発明によれば、走査線に付随する寄生容量に対して大きな振幅の走査信号を容易に供給することが可能となる。
【００２７】
また、上述した表示装置において、前記画素回路は、前記データ線を介して供給される前記データ信号を取り込むためのスイッチングトランジスタを備え、当該スイッチングトランジスタは、前記走査線を介して供給される前記走査信号に基づいてオン状態とオフ状態とが制御される構成であってもよい。この場合には、走査信号の振幅をレベルシフタに供給される電源電圧までフルスイングさせることができるので、画素回路から、データ線に流れ出るリーク電流を低減することができる。
【発明を実施するための最良の形態】
【００２８】
＜第１実施形態＞
図１は、第１実施形態に係る負方向レベルシフト回路４０１の全体構成を示すブロック図である。同図に示すように負方向レベルシフト回路４０１は、レベルシフタ３０１にバッファ２４０ａ、２４０ｂを接続して構成される。この負方向レベルシフト回路４０１は、振幅がＶＤＤ−ＧＮＤとなる入力信号０１，／０１の信号レベルを負方向にシフトし、振幅がＶＤＤ−ＶＥＥとなる出力信号ＯＡ，ＯＢを生成する。各電圧の大小関係は、ＶＤＤ（８Ｖ程度）＞ＧＮＤ（０Ｖ）＞ＶＥＥ（−４Ｖ程度）である。また、レベルシフタ３０１とバッファ２４０ａ、２４０ｂを構成する全てのトランジスタは、ＮチャネルのＴＦＴである。
【００２９】
なお、同図において、図１４（ａ）に示した負方向レベルシフト回路４００と共通する回路には同一の符号を付している。すなわち、本実施形態に係る負方向レベルシフト回路４０１のうち、図１４（ａ）に示した負方向レベルシフト回路４００と異なるのは、レベルシフタ３０１のみである。バッファ２４０ａ、２４０ｂについては、負方向レベルシフト回路４００と同じであり、その回路構成は図１４（ｃ）に示したとおりである。
【００３０】
また、図１に示すように、レベルシフタ３０１は、入力信号０１が供給される第１入力端子ｉｎと、入力信号０１を反転した入力信号／０１（反転入力信号）が供給される第２入力端子／ｉｎ（反転入力端子）と、入力信号０１と同相の出力信号０２を出力する第１出力端子ｏｕｔと、入力信号／０１と同相の出力信号／０２を出力する第２出力端子／ｏｕｔ（反転出力端子）に加え、入力信号ＶBGが供給される第３入力端子／ｉｎ２と、この入力信号ＶBGを反転した入力信号／ＶBGが供給される第４入力端子ｉｎ２とを備える。また、バッファ２４０ａは、レベルシフタ３０１の第２出力端子／ｏｕｔと接続される負入力端子／ｉｎと、レベルシフタ３０１の第１出力端子ｏｕｔと接続される正入力端子ｉｎと、出力信号ＯＡを出力する出力端子ｏｕｔとを備える。また、バッファ２４０ｂは、レベルシフタ３０１の第１出力端子ｏｕｔと接続される負入力端子／ｉｎと、レベルシフタ３０１の第２出力端子／ｏｕｔと接続される正入力端子ｉｎと、出力信号ＯＢを出力する出力端子ｏｕｔとを備える。
【００３１】
図２は、第１実施形態に係るレベルシフタ３０１の構成を示す回路図である。
本実施形態に係るレベルシフタ３０１は、図１４（ｂ）に示したレベルシフタ３００に対し、（１）トランジスタＴｒ１０２，１０５を、バックゲート構造を有するＮチャネルのトランジスタＴｒ３１２，３１５に置き換えるとともに、（２）トランジスタＴｒ３１２のバックゲートＢＧに入力信号ＶBGを供給する一方、トランジスタＴｒ３１５のバックゲートＢＧに入力信号／ＶBGを供給しており、以上の２点で図１４（ｂ）に示したレベルシフタ３００と異なる。
【００３２】
図３は、トランジスタＴｒ３１２，３１５の構造を示す断面図である。
トランジスタＴｒ３１２，３１５は、絶縁性の基板２０の表面に形成される。基板２０を被覆する下地層２１の表面にバックゲートＢＧが形成される。バックゲートＢＧは、ゲート絶縁膜２３で覆われ、ゲート絶縁膜２３の表面に半導体層２５（例えばポリシリコンの膜体）が形成される。半導体層２５の表面上のゲート絶縁膜２７を挟んで半導体層２５のチャネル領域と対向するようにゲートＧが形成される。半導体層２５のソース領域には層間絶縁層２９の貫通孔を介してソースＳが接続され、半導体層２５のドレイン領域には層間絶縁層２９の貫通孔を介してドレインＤが接続される。
【００３３】
図４は、Ｎチャネル型のトランジスタにおいて、ゲートＧに印加される電圧ＶG（横軸）とソースＳ・ドレインＤ間に流れるドレイン電流ＩD（縦軸）との関係をバックゲートＢＧに印加される電圧ＶBG毎に示したグラフである。このグラフから明らかとなるように、バックゲートＢＧに正電圧を印加すると閾値電圧Ｖｔｈは左（マイナス）方向にシフトする一方、バックゲートＢＧに負電圧を印加すると閾値電圧Ｖｔｈは右（プラス）方向にシフトする。このようにバックゲート構造を有するＮチャネル型のトランジスタでは、バックゲートＢＧに印加する電圧ＶBGが低いほど閾値電圧Ｖｔｈが高くなり、オン状態に遷移しにくくなる。
【００３４】
図５は、レベルシフタ３０１に供給される入力信号０１，／０１，ＶBG，／ＶBGのタイミングチャートである。同図に示すように、入力信号ＶBG は、入力信号０１と同相の波形を有しており、ＬｏｗレベルとＨｉレベルの値のみが異なる。同様に、入力信号／ＶBG は、入力信号／０１と同相の波形を有しており、ＬｏｗレベルとＨｉレベルの値のみが異なる。同図に示すタイミングチャートと図２に示す回路図から明らかとなるように、本実施形態に係るレベルシフタ３０１では、第１入力端子ｉｎに入力信号０１のＨｉレベル（ＶＤＤ）が供給されている場合には、トランジスタＴｒ３１２のバックゲートＢＧに入力信号ＶBGのＨｉレベル（ＶＥＥ＝−４Ｖ程度）が供給される。一方、第１入力端子ｉｎに入力信号０１のＬｏｗレベル（ＧＮＤ）が供給されている場合には、トランジスタＴｒ３１２のバックゲートＢＧに入力信号ＶBGのＬｏｗレベル（ＶＥＥ−ＶＤＤ＝−１２Ｖ程度）が供給される。
【００３５】
このようにレベルシフタ３０１では、トランジスタＴｒ３１２のバックゲートＢＧに印加する電位を入力信号ＶBGを用いて制御し、トランジスタＴｒ３１２について、オンしている場合の閾値電圧ＶｔｈＯＮと、オフしている場合の閾値電圧ＶｔｈＯＦＦとを異ならせ、かつ閾値電圧ＶｔｈＯＦＦ＞閾値電圧ＶｔｈＯＮとすることで、オフの状態にあるトランジスタＴｒ３１２をオンしにくくしている。
【００３６】
これは、トランジスタＴｒ３１５についても同様である。すなわち、第２入力端子／ｉｎに入力信号／０１のＨｉレベル（ＶＤＤ）が供給されている場合には、トランジスタＴｒ３１５のバックゲートＢＧに入力信号／ＶBGのＨｉレベル（ＶＥＥ＝−４Ｖ程度）が供給される。一方、第２入力端子／ｉｎに入力信号／０１のＬｏｗレベル（ＧＮＤ）が供給されている場合には、トランジスタＴｒ３１５のバックゲートＢＧに入力信号／ＶBGのＬｏｗレベル（ＶＥＥ−ＶＤＤ＝−１２Ｖ程度）が供給される。これにより、トランジスタＴｒ３１５についても、オンしている場合の閾値電圧ＶｔｈＯＮと、オフしている場合の閾値電圧ＶｔｈＯＦＦとを異ならせ、かつ閾値電圧ＶｔｈＯＦＦ＞閾値電圧ＶｔｈＯＮとすることで、オフの状態にあるトランジスタＴｒ３１５をオンしにくくしている。
【００３７】
また、本実施形態に係るレベルシフタ３０１では、入力信号ＶBG，／ＶBGのＬｏｗレベル、すなわち、オフの状態にあるトランジスタＴｒ３１２，３１５のバックゲートＢＧに印加する電位を、ＶＥＥ−ＶＤＤ（−１２Ｖ程度）とすることで、閾値電圧ＶｔｈＯＦＦをＧＮＤ−ＶＥＥ（入力信号０１，／０１のＬｏｗレベル−ＶＥＥ）よりも大きな値に変更する。
【００３８】
なお、閾値電圧ＶｔｈＯＦＦをＧＮＤ−ＶＥＥよりも大きな値に変更するためにバックゲートＢＧに印加しなければならない電位は、トランジスタＴｒ３１２，３１５として使用するトランジスタの特性（閾値電圧Ｖｔｈと、バックゲートＢＧに印加されるバックゲート電圧ＶBGとの関係）によって異なる。上述したＶＥＥ−ＶＤＤは例示に過ぎず、使用するトランジスタの特性に従って、閾値電圧ＶｔｈＯＦＦをＧＮＤ−ＶＥＥよりも大きくすることのできるバックゲート電圧ＶBGを適宜選択し、これを、トランジスタＴｒ３１２については入力信号０１がＬｏｗレベルの期間において、また、トランジスタＴｒ３１５については入力信号／０１がＬｏｗレベルの期間において、各々、バックゲートＢＧに印加してやればよい。
【００３９】
このようにオフの状態にあるトランジスタＴｒ３１２，３１５の閾値電圧ＶｔｈＯＦＦをＧＮＤ−ＶＥＥよりも大きくすると、トランジスタＴｒ３１２，３１５は、ゲート・ソース間電圧がＧＮＤ−ＶＥＥになっても、これが閾値電圧ＶｔｈＯＦＦ付近の値にはならないため、オフの状態を保つことができ、弱くオンしてしまうことがない。
【００４０】
つまり、図１４（ｂ）に示したレベルシフタ３００の場合とは異なり、図２において、（１）第１入力端子ｉｎに入力信号０１のＬｏｗレベルが供給される一方で、第２出力端子／ｏｕｔから出力信号／０２のＨｉレベルが出力される場合に、トランジスタＴｒ３１２は、ゲート・ソース間電圧がＧＮＤ−ＶＥＥ（４Ｖ程度）となっても、オフの状態を保ち、弱くオンしてしまうことがない。したがって、出力信号０２のＬｏｗレベルは、その値がＶＥＥとなり、トランジスタＴｒ３１２とトランジスタＴｒ１０３のオン抵抗の比率できまる電位になることが一切ない。また、（２）第２入力端子／ｉｎに入力信号／０１のＬｏｗレベルが供給される一方で、第１出力端子ｏｕｔから出力信号０２のＨｉレベルが出力される場合に、トランジスタＴｒ３１５は、ゲート・ソース間電圧がＧＮＤ−ＶＥＥ（４Ｖ程度）となっても、オフの状態を保ち、弱くオンしてしまうことがない。したがって、出力信号／０２のＬｏｗレベルについてもその値はＶＥＥとなり、トランジスタＴｒ３１５とトランジスタＴｒ１０６のオン抵抗の比率できまる電位になることが一切ない。よって、出力信号０２，／０２からＬｏｗレベルの浮きをなくすことができる。
【００４１】
このように本実施形態によれば、トランジスタＴｒ３１２，３１５のバックゲートＢＧに印加する電位を入力信号ＶBG，／ＶBGを用いて制御し、オフの状態にあるトランジスタＴｒ３１２，３１５の閾値電圧ＶｔｈＯＦＦを、入力信号０１，／０１のＬｏｗレベル−低電位電源ＶＥＥよりも大きくすることができるので、レベルシフタ３０１の出力信号０２，／０２からＬｏｗレベルの浮きをなくすことができる。また、このようにレベルシフタ３０１の出力からＬｏｗレベルの浮きをなくすことができると、後段のバッファ２４０ａ，２４０ｂ（図１４（ｃ）参照）に備わるトランジスタＴｒ２０４でのリークの発生を防ぐことができる。したがって、バッファ２４０ａ，２４０ｂの出力信号ＯＡ，ＯＢからＨｉレベルの落ちをなくすこともできる。よって、レベルシフタ３０１や負方向レベルシフト回路４０１において、Ｌｏｗレベル浮きやＨｉレベル落ちによる振幅不足を防ぎ、十分なレベルの出力を得ることが可能となる。
【００４２】
また、レベルシフタ３０１からの出力信号０２，／０２にＬｏｗレベルの浮きが発生すると、バッファ２４０ａ、２４０ｂ（図１４（ｃ）参照）に備わるトランジスタＴｒ２０１〜２０４のうち、出力信号０２，／０２の供給を受けるトランジスタＴｒ２０１，２０２，２０４には、ホットキャリアによる性能の劣化や誤動作が生じてしまう場合がある。すなわち、トランジスタＴｒ２０１，２０２，２０４のゲートには、出力信号０２，／０２のＬｏｗレベルとしてＶＥＥよりも若干高いＶＥＥ’が供給される。したがって、トランジスタＴｒ２０１，２０２，２０４として駆動能力が高く閾値電圧が低いＴＦＴを用いている場合、出力信号／０２のＬｏｗレベル（ＶＥＥ’）が供給されると、トランジスタＴｒ２０１，２０２，２０４では、ゲート・ソース間電圧がＶＥＥ’−ＶＥＥとなり、これが閾値電圧付近の値をとる場合がある。このような場合、トランジスタＴｒ２０１，２０２，２０４には、出力信号０２，／０２のＬｏｗレベルが供給されている間、閾値電圧付近のゲート電圧が絶えず印加されることになるため、ホットキャリアによる性能の劣化や誤動作が生じてしまう。これに対し、本実施形態によれば、レベルシフタ３０１の出力信号０２，／０２からＬｏｗレベルの浮きをなくすことができるので、上述したようなホットキャリアによる劣化や誤動作の問題についてもこれを解消することができる。
【００４３】
＜第２実施形態＞
次に第２実施形態について説明するが、本実施形態に係る負方向レベルシフト回路は、第１実施形態において説明した負方向レベルシフト回路４０１のうち、レベルシフタ３０１の回路構成のみが異なる。このため、負方向レベルシフト回路の全体構成やバッファ２４０ａ、２４０ｂについての説明は省略する。
【００４４】
図６は、第２実施形態に係るレベルシフタ３０２の構成を示す回路図である。
なお、同図において、第１実施形態におけるレベルシフタ３０１と共通する構成要素には同一の符号を付している。本実施形態に係るレベルシフタ３０２は、バックゲート構造を有する２つのトランジスタＴｒ３１２，３１５の各々について、バックゲートＢＧをゲートＧに接続した点で、第１実施形態におけるレベルシフタ３０１と異なる。また、バックゲートＢＧをゲートＧに接続することで、トランジスタＴｒ３１２のバックゲートＢＧには入力信号０１を供給する一方、トランジスタＴｒ３１５のバックゲートＢＧには入力信号／０１を供給しているので、第１実施形態の場合とは異なり、入力信号ＶBG，／ＶBGが不要となる。このため、レベルシフタ３０２には、第３入力端子／ｉｎ２と第４入力端子ｉｎ２がない。レベルシフタ３０２に供給される入力信号０１，／０１のタイミングチャートを図７に示す。
【００４５】
本実施形態に係るレベルシフタ３０２では、第１入力端子ｉｎに入力信号０１のＨｉレベルが供給されている場合には、トランジスタＴｒ３１２のバックゲートＢＧにも入力信号０１のＨｉレベル（ＶＤＤ＝８Ｖ程度）が供給される。一方、第１入力端子ｉｎに入力信号０１のＬｏｗレベルが供給されている場合には、トランジスタＴｒ３１２のバックゲートＢＧにも入力信号０１のＬｏｗレベル（ＧＮＤ＝０Ｖ）が供給される。
【００４６】
このように本実施形態に係るレベルシフタ３０２では、トランジスタＴｒ３１２，３１５がオンしている場合には、バックゲートＢＧにＶＤＤ（８Ｖ程度）を印加することで閾値電圧ＶｔｈＯＮの値を設定する。一方、トランジスタＴｒ３１２，３１５がオフしている場合には、バックゲートＢＧにＧＮＤ（０Ｖ）を印加することで、閾値電圧ＶｔｈＯＦＦをＧＮＤ−ＶＥＥ（入力信号０１，／０１のＬｏｗレベル−ＶＥＥ）よりも大きな値に変更する。このようにオフの状態にあるトランジスタＴｒ３１２，３１５の閾値電圧ＶｔｈＯＦＦをＧＮＤ−ＶＥＥよりも大きくすると、トランジスタＴｒ３１２，３１５は、ゲート・ソース間電圧がＧＮＤ−ＶＥＥになっても、これが閾値電圧ＶｔｈＯＦＦ付近の値にはならないため、オフの状態を保つことができ、弱くオンしてしまうことがない。したがって、第１実施形態の場合と同様に、出力信号０２，／０２のＬｏｗレベルをＶＥＥとすることができ、Ｌｏｗレベルの浮きをなくすことができる。
【００４７】
以上説明したように本実施形態に係るレベルシフタ３０２においても、オフの状態にあるトランジスタＴｒ３１２，３１５の閾値電圧ＶｔｈＯＦＦを、入力信号０１，／０１のＬｏｗレベル−低電位電源ＶＥＥよりも大きくすることができるので、上述した第１実施形態の場合と同様の効果を奏する。また、トランジスタＴｒ３１２，３１５の各々についてバックゲートＢＧをゲートＧに接続するだけでよいので、第１実施形態の場合よりも回路構成を簡素化できる。
【００４８】
なお、トランジスタＴｒ３１２，３１５として使用するトランジスタの特性（閾値電圧Ｖｔｈと、バックゲートＢＧに印加されるバックゲート電圧ＶBGとの関係）によっては、トランジスタＴｒ３１２，３１５のバックゲートＢＧに入力信号０１，／０１をそのまま供給しても、閾値電圧ＶｔｈＯＦＦをＧＮＤ−ＶＥＥより大きな値に変更できない場合がある。すなわち、バックゲート電圧ＶBGを入力信号０１，／０１のＬｏｗレベルとしても、トランジスタＴｒ３１２，３１５の閾値電圧ＶｔｈＯＦＦをＧＮＤ−ＶＥＥより大きくすることができない場合がある。
【００４９】
＜第３実施形態＞
図８は、第３実施形態に係るレベルシフタ３０３の構成を示す回路図である。
本実施形態に係るレベルシフタ３０３は、出力端子が１つしかない１出力タイプのレベルシフタである。このレベルシフタ３０３には、振幅がＶＤＤ−ＧＮＤとなる入力信号０１と、その反転信号である入力信号／０１が供給される。また、レベルシフタ３０３は、入力信号０１の信号レベルを負方向にシフトし、振幅がＶＤＤ−ＶＥＥとなる出力信号０２を生成する。各電圧の大小関係は、第１実施形態の場合と同じであり、ＶＤＤ（８Ｖ程度）＞ＧＮＤ（０Ｖ）＞ＶＥＥ（−４Ｖ程度）である。
【００５０】
また、このレベルシフタ３０３に備わる３つのトランジスタＴｒ１０１，１０２，３１３は、全てＮチャネルのＴＦＴであるが、トランジスタＴｒ３１３のみがバックゲート構造を有している。このトランジスタＴｒ３１３のバックゲートＢＧには、図９に示す入力信号／ＶBGが供給される。
【００５１】
ところで、図８に示すレベルシフタ３０３において、トランジスタＴｒ３１３の代わりにバックゲートＢＧがないＮチャネルのＴＦＴ１を用いた場合、入力端子ｉｎに入力信号０１のＨｉレベル（ＶＤＤ）が供給され、これに応じて入力端子／ｉｎに入力信号／０１のＬｏｗレベル（ＧＮＤ）が供給されると、ＴＦＴ１は、ゲート・ソース間電圧がＧＮＤ−ＶＥＥ（４Ｖ程度）となり、これが閾値電圧付近の値となるため、弱くオンしてしまう。このため、出力端子ｏｕｔからの出力信号０２は、トランジスタＴｒ１０２とＴＦＴ１のオン抵抗の比率できまる電位となり、出力信号０２のＨｉレベルがＶＤＤよりも若干低いＶＤＤ’になってしまう。つまり、出力信号０２にＨｉレベルの落ちが発生する。
【００５２】
このような出力信号０２のＨｉレベル落ちを防ぐため、本実施形態に係るレベルシフタ３０３では、バックゲート構造を有するトランジスタＴｒ３１３を用いるとともに、そのバックゲートＢＧに入力信号／ＶBGを供給する。これにより、入力端子／ｉｎに入力信号／０１のＨｉレベルが供給されている場合には、トランジスタＴｒ３１３のバックゲートＢＧに入力信号／ＶBGのＨｉレベル（ＶＥＥ＝−４Ｖ程度）が供給される一方、入力端子ｉｎに入力信号／０１のＬｏｗレベルが供給されている場合には、トランジスタＴｒ３１３のバックゲートＢＧに入力信号／ＶBGのＬｏｗレベル（ＶＥＥ−ＶＤＤ＝−１２Ｖ程度）が供給される。
【００５３】
このように本実施形態に係るレベルシフタ３０３では、トランジスタＴｒ３１３がオンしている場合には、バックゲートＢＧにＶＥＥ（−４Ｖ程度）を印加することで閾値電圧ＶｔｈＯＮの値を設定する。一方、トランジスタＴｒ３１３がオフしている場合には、バックゲートＢＧにＶＥＥ−ＶＤＤ（−１２Ｖ程度）を印加することで、閾値電圧ＶｔｈＯＦＦをＧＮＤ−ＶＥＥ（入力信号／０１のＬｏｗレベル−ＶＥＥ）よりも大きな値に変更する。
【００５４】
なお、第１実施形態でも説明したように、閾値電圧ＶｔｈＯＦＦをＧＮＤ−ＶＥＥよりも大きな値に変更するためにバックゲートＢＧに印加しなければならない電位は、トランジスタＴｒ３１３として使用するトランジスタの特性（閾値電圧Ｖｔｈと、バックゲートＢＧに印加されるバックゲート電圧ＶBGとの関係）によって異なる。上述したＶＥＥ−ＶＤＤは例示に過ぎず、使用するトランジスタの特性に従って、閾値電圧ＶｔｈＯＦＦをＧＮＤ−ＶＥＥよりも大きくすることのできるバックゲート電圧ＶBGを適宜選択し、これを、入力信号／０１がＬｏｗレベルの期間において、トランジスタＴｒ３１３のバックゲートＢＧに印加してやればよい。
【００５５】
このようにオフの状態にあるトランジスタＴｒ３１３の閾値電圧ＶｔｈＯＦＦをＧＮＤ−ＶＥＥよりも大きくすると、トランジスタＴｒ３１３は、ゲート・ソース間電圧がＧＮＤ−ＶＥＥになっても、これが閾値電圧ＶｔｈＯＦＦ付近の値にはならないため、オフの状態を保つことができ、弱くオンしてしまうことがない。つまり、図８において、入力端子ｉｎに入力信号０１のＨｉレベルが供給され、これに応じて入力端子／ｉｎに入力信号／０１のＬｏｗレベルが供給される場合に、トランジスタＴｒ３１３は、ゲート・ソース間電圧がＧＮＤ−ＶＥＥ（４Ｖ程度）となっても、オフの状態を保ち、弱くオンしてしまうことがない。したがって、出力信号０２のＨｉレベルは、その値がＶＤＤとなり、トランジスタＴｒ１０２とトランジスタＴｒ３１３のオン抵抗の比率できまる電位になることが一切ない。よって、出力信号０２からＨｉレベルの落ちをなくすことができる。
【００５６】
このように本実施形態によれば、トランジスタＴｒ３１３のバックゲートＢＧに印加する電位を入力信号／ＶBGを用いて制御し、オフの状態にあるトランジスタＴｒ３１３の閾値電圧ＶｔｈＯＦＦを、入力信号／０１のＬｏｗレベル−低電位電源ＶＥＥよりも大きくすることができるので、レベルシフタ３０３の出力信号０２からＨｉレベルの落ちをなくすことができ、十分なレベルの出力を得ることが可能となる。
【００５７】
なお、図８に示すレベルシフタ３０３において、トランジスタＴｒ１０２を、バックゲート構造を有するトランジスタに置き換え、このトランジスタについて、第１実施形態で説明したトランジスタＴｒ３１２と同じように、バックゲートＢＧに印加する電位を入力信号ＶBGを用いて制御することで、出力信号０２からＨｉレベルの落ちだけでなく、Ｌｏｗレベルの浮きをなくすことができる。また、本実施形態に係るレベルシフタ３０３は１出力タイプであるので、その後段にバッファを接続する場合には、例えば、１入力１出力タイプのバッファを用いればよい。
【００５８】
＜第４実施形態＞
図１０は、第４実施形態に係るレベルシフタ３０４の構成を示す回路図である。
なお、同図において、第３実施形態におけるレベルシフタ３０３と共通する構成要素には同一の符号を付している。本実施形態に係るレベルシフタ３０４は、トランジスタＴｒ３１３のバックゲートＢＧをゲートＧに接続した点で、第３実施形態におけるレベルシフタ３０３と異なる。また、バックゲートＢＧをゲートＧに接続することで、トランジスタＴｒ３１３のバックゲートＢＧに入力信号／０１を供給しているので、第３実施形態の場合とは異なり、入力信号／ＶBGが不要となる。このため、レベルシフタ３０４には入力端子／ｉｎ２がない。レベルシフタ３０４に供給される入力信号０１，／０１のタイミングチャートを図１１に示す。
【００５９】
本実施形態に係るレベルシフタ３０４では、入力端子／ｉｎに入力信号／０１のＨｉレベルが供給されている場合には、トランジスタＴｒ３１３のバックゲートＢＧにも入力信号／０１のＨｉレベル（ＶＤＤ＝８Ｖ程度）が供給される。一方、入力端子／ｉｎに入力信号／０１のＬｏｗレベルが供給されている場合には、トランジスタＴｒ３１３のバックゲートＢＧにも入力信号／０１のＬｏｗレベル（ＧＮＤ＝０Ｖ）が供給される。
【００６０】
このように本実施形態に係るレベルシフタ３０４では、トランジスタＴｒ３１３がオンしている場合には、バックゲートＢＧにＶＤＤ（８Ｖ程度）を印加することで閾値電圧ＶｔｈＯＮの値を設定する。一方、トランジスタＴｒ３１３がオフしている場合には、バックゲートＢＧにＧＮＤ（０Ｖ）を印加することで、閾値電圧ＶｔｈＯＦＦをＧＮＤ−ＶＥＥ（入力信号／０１のＬｏｗレベル−ＶＥＥ）よりも大きな値に変更する。このようにオフの状態にあるトランジスタＴｒ３１３の閾値電圧ＶｔｈＯＦＦをＧＮＤ−ＶＥＥよりも大きくすると、トランジスタＴｒ３１３は、ゲート・ソース間電圧がＧＮＤ−ＶＥＥになっても、これが閾値電圧ＶｔｈＯＦＦ付近の値にはならないため、オフの状態を保つことができ、弱くオンしてしまうことがない。したがって、第３実施形態の場合と同様に、出力信号０２のＨｉレベルをＶＤＤとすることができ、Ｈｉレベルの落ちをなくすことができる。
【００６１】
以上説明したように本実施形態に係るレベルシフタ３０４においても、オフの状態にあるトランジスタＴｒ３１３の閾値電圧ＶｔｈＯＦＦを、入力信号／０１のＬｏｗレベル−低電位電源ＶＥＥよりも大きくすることができるので、上述した第３実施形態の場合と同様の効果を奏する。また、トランジスタＴｒ３１３のバックゲートＢＧをゲートＧに接続するだけでよいので、第３実施形態の場合よりも回路構成を簡素化できる。
【００６２】
なお、トランジスタＴｒ３１３として使用するトランジスタの特性（閾値電圧Ｖｔｈと、バックゲートＢＧに印加されるバックゲート電圧ＶBGとの関係）によっては、トランジスタＴｒ３１３のバックゲートＢＧに入力信号／０１をそのまま供給しても、閾値電圧ＶｔｈＯＦＦをＧＮＤ−ＶＥＥより大きな値に変更できない場合がある。すなわち、バックゲート電圧ＶBGを入力信号／０１のＬｏｗレベルとしても、トランジスタＴｒ３１３の閾値電圧ＶｔｈＯＦＦをＧＮＤ−ＶＥＥより大きくすることができない場合がある。
【００６３】
また、図１０に示すレベルシフタ３０４において、トランジスタＴｒ１０２をバックゲート構造を有するトランジスタに置き換えるとともに、そのバックゲートＢＧをゲートＧに接続することで、出力信号０２からＨｉレベルの落ちだけでなく、Ｌｏｗレベルの浮きをなくすことができる。また、本実施形態に係るレベルシフタ３０４は１出力タイプであるので、その後段にバッファを接続する場合には、例えば、１入力１出力タイプのバッファを用いればよい。
【００６４】
＜第５実施形態＞
次に、第１〜第４実施形態において説明したレベルシフタ３０１〜３０４のいずれかと、その後段に設けられた１以上のバッファによって構成される負方向レベルシフト回路Ｘを用いた電子機器について説明する。この例では、負方向レベルシフト回路Ｘを、液晶や有機発光ダイオード素子を用いた表示装置に適用する。表示装置は、複数の走査線と、複数のデータ線と、これら交差に対応してマトリクス状に配置された複数の画素回路を備える。画素回路は、データ線を介して供給されるデータ信号を、走査線を介して供給される走査信号に従って取り込むスイッチングトランジスタを備える。また、表示装置は、複数の走査線を駆動する走査線駆動回路と、複数のデータ線を駆動するデータ線駆動回路とを備える。上述した負方向レベルシフト回路Ｘは、走査線駆動回路やデータ線駆動回路に適用することができる。以下、液晶表示装置の走査線駆動回路に負方向レベルシフト回路Ｘを用いる場合について説明する。なお、表示装置の全体が同一導電型のＴＦＴで構成されている。
【００６５】
図１２に走査線駆動回路１００の構成の一部を示す。
走査線駆動回路１００は、開始パルスＳＰをＹクロック信号ＹＣＫに従って順次転送して、転送信号ｙ１、ｙ２…ｙｍを出力するシフトレジスタ１１０と、ｍ個のドライバＵ１〜Ｕｍを備える。また、画素回路Ｐは、スイッチングトランジスタ４０と液晶素子４１とを備える。液晶素子４１は、スイッチングトランジスタ４０と接続される画素電極と対向電極とを備え、画素電極と対向電極との間に液晶を挟持して構成される。データ線３０を介して供給されるデータ信号Ｖdataは、走査信号ＹがＨｉレベルのときに画素回路Ｐに取り込まれ、液晶素子に印加される。そして、走査信号ＹがＬｏｗレベルに遷移しても液晶容量によって、印加電圧が保持される。なお、液晶素子４１と並列に保持容量を設けてもよい。
【００６６】
ここで、データ信号ＶdataはＧＮＤとＶＤＤとの間で変化する。この場合、スイッチングトランジスタ４０を充分オン状態にして、充分オフ状態にするためには、走査信号Ｙの振幅をＶＥＥ（＜ＧＮＤ）からＶＤＨ（＞ＶＤＤ）とすることが好ましい。シフトレジスタ１１０において、振幅がＶＥＥ〜ＶＤＨとなる転送信号ｙを生成し、これを走査信号Ｙとすることも可能である。しかしながら、そのような場合には、シフトレジスタ１１０の消費電力が増大してしまう。このため、シフトレジスタ１１０には高電位電源ＶＤＤと低電位電源ＧＮＤを供給し、振幅がＧＮＤ〜ＶＤＤとなる転送信号ｙを生成する。
【００６７】
ドライバＵ１〜Ｕｍは、シフトレジスタ１１０から供給される転送信号ｙ１〜ｙｍに基づいて、走査信号Ｙ１〜Ｙｍを生成する。このドライバＵ１〜Ｕｍは、上述した負方向レベルシフト回路Ｘによって構成されており、負方向レベルシフト回路Ｘを構成するレベルシフタとバッファの各々には、高電位電源としてＶＤＨ（＞ＶＤＤ）が供給され、低電位電源としてＶＥＥ（＜ＧＮＤ）が供給される。したがって、ドライバＵ１〜Ｕｍから出力される走査信号Ｙ１〜Ｙｍの振幅は、ＬｏｗレベルがＶＥＥで、ＨｉレベルがＶＤＨとなる。
【００６８】
走査線には寄生容量が付随するため、負方向レベルシフト回路Ｘを構成するレベルシフタとバッファのうち、バッファに備わる出力段のプルダウントランジスタ（例えば、図１４（ｃ）に示すトランジスタＴｒ２０４）には、駆動能力が高く閾値電圧が低いものを用いる必要がある。この場合、走査信号Ｙ１〜ＹｍのＨｉレベルをＶＤＨから落ちがないようにするためには、トランジスタＴｒ２０４のゲートに供給される電位をＶＥＥにする必要がある。上述したように負方向レベルシフト回路Ｘでは、レベルシフタの出力からＬｏｗレベル（ＶＥＥ）の浮きをなくすことができるので、走査信号Ｙ１〜Ｙｍの振幅をＶＥＥ−ＶＤＨ間でフルスイングさせることができる。
【００６９】
仮に、走査信号Ｙ１〜Ｙｍの振幅が低下すると、スイッチングトランジスタ４０が充分にオン・オフしなくなる。このため、スイッチングトランジスタ４０からデータ線３０にリーク電流が流れ出てしまう。これにより、液晶素子４１の印加電圧が変動し、輝度が変動してしまう。本実施形態では、走査信号Ｙ１〜Ｙｍをフルスイングさせることができるので、データ線３０に流れ出るリーク電流を低減することができ、これにより正確に輝度を表示させることが可能となり、表示品質を向上させることができる。
【００７０】
また、上述した負方向レベルシフト回路Ｘをデータ線駆動回路に適用することも可能である。例えば、データ線駆動回路の出力段にデマルチプレクサを備え、複数のデータ線を選択してデータ信号を供給する場合がある。この場合、デマルチプレクサは複数のトランジスタを備えることになるが、これらのトランジスタを確実にオン・オフさせるためには、大振幅の制御信号が必要となる。この制御信号は、低振幅で動作する制御信号生成回路の出力を、上述した負方向レベルシフト回路Ｘを介してレベルシフトすることによって、ＶＥＥ〜ＶＤＨといった大振幅でフルスイングさせる。これにより、近接するデータ線の間でクロストークを防止し、輝度むらを改善すると共に充分な書き込みマージンを確保することが可能となる。また、上述した負方向レベルシフト回路Ｘをシフトレジスタに組み込んでもよい。これらは、表示装置、特に、アモルファスＴＦＴを用いた液晶表示装置や、低温ポリシリコンＴＦＴを用いた液晶表示装置に適用することができる。
【００７１】
＜変形例＞
上述した各実施形態では、Ｎチャネルのトランジスタで構成された負方向のレベルシフタについて説明したが、本発明は 、Ｐチャネルのトランジスタで構成された正方向のレベルシフタにも適用可能である。以下に、Ｐチャネルのトランジスタで構成された正方向のレベルシフタに対して本発明を適用した場合について説明する。
【００７２】
正方向のレベルシフタにおいては、例えば、図１３（ａ）に示すように、振幅がＶＥＥ−ＧＮＤとなる入力信号に対し、振幅がＶＥＥ−ＶＤＤとなる出力信号を生成する。つまり、負方向のレベルシフタでは、ＶＤＤを基準電位として負方向に入力信号をシフトするのに対し、正方向のレベルシフタでは、ＶＥＥを基準電位として正方向に入力信号をシフトする。このため、正方向のレベルシフタでは、基準電位がＶＤＤではなくＶＥＥとなる一方、第２電位がＶＥＥではなくＶＤＤとなる。また、図１３（ｂ）に示すように、バックゲート構造を有するＰチャネル型のトランジスタでは、バックゲートＢＧに印加する電圧ＶBGが高いほど閾値電圧Ｖｔｈが低くなり、オン状態に遷移しにくくなる。
【００７３】
図１３（ｃ）は、Ｐチャネルのトランジスタで構成された正方向のレベルシフタについて、その回路構成の一部を示す図である。なお、同図において、第１トランジスタと第２トランジスタはともにＰチャネルのＴＦＴであるが、第１トランジスタのみがバックゲート構造を有している。この図１３（ｃ）において、第１トランジスタとしてバックゲート構造を有さないＰチャネルのＴＦＴを使用した場合、第１トランジスタのゲートに入力信号のＨｉレベル（ＧＮＤ）が供給され、これに応じて第２トランジスタのゲートに反転出力信号のＬｏｗレベル（ＶＤＤ）が供給されると、第２トランジスタがオンし、これに伴い第１トランジスタのソースにはＶＤＤが供給される。したがって、第１トランジスタでは、ゲート・ソース間電圧がＧＮＤ−ＶＤＤ（−４Ｖ程度）となり、これが閾値電圧付近の値となるため、弱くオンしてしまう。このため、出力信号は、第１トランジスタと第２トランジスタのオン抵抗の比率できまる電位となり、出力信号のＨｉレベルがＶＤＤよりも若干低いＶＤＤ’になってしまう。つまり、出力信号にＨｉレベルの落ちが発生する。
【００７４】
このような出力信号のＨｉレベル落ちを防ぐため、本変形例に係る正方向のレベルシフタでは、第１トランジスタとしてバックゲート構造を有するＴＦＴを使用し、そのバックゲートＢＧに印加する電位を制御している。つまり、入力信号の振幅レベルがＨｉレベル（第１電位）の期間において、第１トランジスタのバックゲートＢＧに、第１トランジスタの閾値電圧をＧＮＤ−ＶＤＤ［入力信号のＨｉレベル（第１電位）−高電位電源ＶＤＤ（第２電位）］よりも小さくすることのできる電位を供給する。これにより、入力信号がＨｉレベル（第１電位）の期間において、第１トランジスタの閾値電圧はＧＮＤ−ＶＤＤよりも小さな電圧値にずれる。
【００７５】
したがって、第１トランジスタのゲートに入力信号のＨｉレベル（ＧＮＤ）が供給され、これに応じて第２トランジスタのゲートに反転出力信号のＬｏｗレベル（ＶＤＤ）が供給される場合に、第１トランジスタは、ゲート・ソース間電圧がＧＮＤ−ＶＤＤ（−４Ｖ程度）となっても、これが閾値電圧付近の値にはならないため、オフの状態を保つことができ、弱くオンしてしまうことがない。このため、出力信号のＨｉレベルは、その値がＶＤＤとなり、第１トランジスタと第２トランジスタのオン抵抗の比率できまる電位になることが一切ない。よって、出力信号からＨｉレベルの落ちをなくすことができる。
【００７６】
以上説明したように、本発明は、Ｐチャネルのトランジスタで構成された正方向のレベルシフタにも適用可能である。つまり、上述した各実施形態において、Ｎチャネルのトランジスタで構成された負方向のレベルシフタを、Ｐチャネルのトランジスタで構成された正方向のレベルシフタに置き換えた場合にも本発明が適用可能である。但し、Ｎチャネルのトランジスタで構成された負方向のレベルシフタにおいては、第１，第２実施形態の場合に出力信号からＬｏｗレベルの浮きを解消する一方、第３，第４実施形態の場合に出力信号からＨｉレベルの落ちを解消するが、Ｐチャネルのトランジスタで構成された正方向のレベルシフタの場合は、第１，第２実施形態の場合に出力信号からＨｉレベルの落ちを解消する一方、第３，第４実施形態の場合に出力信号からＬｏｗレベルの浮きを解消する。
【図面の簡単な説明】
【００７７】
【図１】第１実施形態に係る負方向レベルシフト回路４０１の全体構成を示すブロック図である。
【図２】同実施形態に係るレベルシフタ３０１の構成を示す回路図である。
【図３】トランジスタＴｒ３１２，３１５の構造を示す断面図である。
【図４】バックゲート構造を有するＮチャネル型のトランジスタにおいて、バックゲートＢＧに印加される電圧ＶBGに応じて閾値電圧Ｖｔｈが変化することを示すグラフである。
【図５】レベルシフタ３０１に供給される入力信号０１，／０１，ＶBG，／ＶBGのタイミングチャートである。
【図６】第２実施形態に係るレベルシフタ３０２の構成を示す回路図である。
【図７】レベルシフタ３０２に供給される入力信号０１，／０１のタイミングチャートである。
【図８】第３実施形態に係るレベルシフタ３０３の構成を示す回路図である。
【図９】レベルシフタ３０３に供給される入力信号０１，／０１，／ＶBGのタイミングチャートである。
【図１０】第４実施形態に係るレベルシフタ３０４の構成を示す回路図である。
【図１１】レベルシフタ３０４に供給される入力信号０１，／０１のタイミングチャートである。
【図１２】第５実施形態に係る走査線駆動回路１００の構成を示すブロック図である。
【図１３】変形例に係る説明図である。
【図１４】負方向レベルシフト回路の一例を示す図である。
【図１５】図１４に示した負方向レベルシフト回路における入出力信号の波形図である。
【符号の説明】
【００７８】
４００，４０１…負方向レベルシフト回路、３００〜３０４…レベルシフタ、２４０ａ，２４０ｂ…バッファ、Ｔｒ１０１〜１０６，Ｔｒ２０１〜２０４…トランジスタ、３１２，３１３，３１５…トランジスタ（バックゲート有）、Ｇ…ゲート，Ｓ…ソース，Ｄ…ドレイン，ＢＧ…バックゲート、Ｃ１０７，１０８，２０５…容量、１００…走査線駆動回路、１１０…シフトレジスタ、Ｕ１〜Ｕｍ…ドライバ（負方向レベルシフト回路）、３０…データ線、Ｐ…画素回路、４０…スイッチングトランジスタ、４１…液晶素子。
【図１】
2009089292.tif 000003
【図２】
2009089292.tif 000004
【図３】
2009089292.tif 000005
【図４】
2009089292.tif 000006
【図５】
2009089292.tif 000007
【図６】
2009089292.tif 000008
【図７】
2009089292.tif 000009
【図８】
2009089292.tif 000010
【図９】
2009089292.tif 000011
【図１０】
2009089292.tif 000012
【図１１】
2009089292.tif 000013
【図１２】
2009089292.tif 000014
【図１３】
2009089292.tif 000015
【図１４】
2009089292.tif 000016
【図１５】
2009089292.tif 000017