(57)【要約】【課題】III 族窒化物半導体からなる半導体素子の製造方法において、素子分離工程を容易とすること。【解決手段】ＨＦＥＴ１は、ＳＩ−ＳｉＣからなる基板１０上に、ノンドープのＧａＮ層１１、ノンドープのＡｌＧａＮ層１２が積層され、ＡｌＧａＮ層１２上にソース電極１３、ゲート電極１４、ドレイン電極１５が形成され、素子分離領域１６によって他の素子と分離されている構造である。素子分離領域１６は、ＣＦ4 ガスプラズマに晒して絶縁化させることで形成した。このようにプラズマ曝露によって素子分離領域を形成したとしても素子の動作に影響を与えることはなく、良好な絶縁特性が得られる。【選択図】図１
2009188129.tif 000002
【特許請求の範囲】
【請求項１】
III 族窒化物半導体からなり、素子分離領域を有する半導体素子の製造方法において、
前記III 族窒化物半導体の所定の領域をプラズマ雰囲気に晒して絶縁化することにより前記素子分離領域を形成する工程を有する、
ことを特徴とする半導体素子の製造方法。
【請求項２】
前記プラズマは、ＣＦ4 ガスプラズマであることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記半導体素子は、電界効果トランジスタであることを特徴とする請求項１または請求項２に記載の半導体素子の製造方法。
【請求項４】
前記半導体素子は、ＨＦＥＴであることを特徴とする請求項３に記載の半導体素子の製造方法。
【請求項５】
III 族窒化物半導体からなり、素子分離領域を有する半導体素子において、
前記素子分離領域は、プラズマ雰囲気に晒されたことによって絶縁化された領域であることを特徴とする半導体素子。
【請求項６】
前記半導体素子は、電界効果トランジスタであることを特徴とする請求項５に記載の半導体素子。
【請求項７】
前記半導体素子は、ＨＦＥＴであることを特徴とする請求項６に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III 族窒化物半導体からなる半導体素子の製造方法に関するもので、素子分離工程に特徴を有するものである。また本発明は素子分離領域を有したIII 族窒化物半導体からなる半導体素子に関する。
【背景技術】
【０００２】
III 族窒化物半導体からなる半導体素子の製造方法における素子分離方法として、イオン注入による方法が従来より知られている（たとえば特許文献１）。これは、III 族窒化物半導体に不純物を打ち込み、結晶性を破壊して絶縁化することで素子分離領域を形成する方法である。
【０００３】
一方、プラズマ雰囲気に晒すことによってIII 族窒化物半導体にダメージを与え、絶縁化させることができることが特許文献２に示されている。
【特許文献１】特開２００１−０８５６７０
【特許文献２】特開２００４−１７２１８９
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、イオン注入による方法は、時間やコストが非常にかかる点が問題である。また、マスクとして用いるレジストがイオン注入によって変質してしまい、その除去が困難になるという問題もある。
【０００５】
また、プラズマ雰囲気に晒すことによる絶縁化を素子分離に利用した例は知られていないし、検討した例も知られていない。
【０００６】
そこで本発明の目的は、容易に素子分離できる工程を有した半導体素子の製造方法、および、素子分離領域を有した半導体素子である。
【課題を解決するための手段】
【０００７】
第１の発明は、III 族窒化物半導体からなり、素子分離領域を有する半導体素子の製造方法において、III 族窒化物半導体の所定の領域をプラズマ雰囲気に晒して絶縁化することにより素子分離領域を形成する工程を有することを特徴とする半導体素子の製造方法である。
【０００８】
ここでIII 族窒化物半導体とは、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮなど、一般式Ａｌx Ｇａy Ｉｎ1-x-y Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表されるものである。
【０００９】
用いるプラズマガスは、III 族窒化物半導体に対して不活性なガスであればよい。たとえば、アルゴンや、ＣＦ4 などのフッ素系ガスなどを用いることができる。
【００１０】
第２の発明は、第１の発明において、プラズマは、ＣＦ4 ガスプラズマであることを特徴とする半導体素子の製造方法である。
【００１１】
第３の発明は、第１の発明または第２の発明において、半導体素子は、電界効果トランジスタであることを特徴とする半導体素子の製造方法である。
【００１２】
第４の発明は、第３の発明において、半導体素子は、ＨＦＥＴであることを特徴とする請求項３に記載の半導体素子の製造方法である。
【００１３】
第５の発明は、III 族窒化物半導体からなり、素子分離領域を有する半導体素子において、素子分離領域は、プラズマ雰囲気に晒されたことによって絶縁化された領域であることを特徴とする半導体素子である。
【００１４】
第６の発明は、第５の発明にいて、半導体素子は、電界効果トランジスタであることを特徴とする半導体素子である。
【００１５】
第７の発明は、第６の発明において、半導体素子は、ＨＦＥＴであることを特徴とする半導体素子である。
【発明の効果】
【００１６】
本発明では、III 族窒化物半導体をプラズマ雰囲気に晒してダメージを与え、絶縁化させることで素子分離領域を形成している。このプラズマ曝露による素子分離領域の形成は、III 族窒化物半導体のドライエッチングに使用するＩＣＰ装置やＲＩＥ装置などを流用することができる。また、このプラズマ曝露による方法では、マスクとして用いるレジストがほとんど変質しないため、素子分離領域の形成後に容易にレジストを除去することができる。したがって本発明によると、容易に、かつ低コストで素子分離を行うことができる。また、プラズマ曝露によって素子分離領域を形成しても、イオン注入によって形成した素子分離領域と同様の絶縁特性が得られ、他のトランジスタ特性に影響を与えることはない。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の具体的な実施例について図を参照に説明するが、本発明はそれらの実施例に限定されるものではない。
【実施例１】
【００１８】
図１は、実施例１のＨＦＥＴ１の構造を示す図である。まず、ＨＦＥＴ１の構造について説明する。
【００１９】
ＨＦＥＴ１は、ＳＩ−ＳｉＣ（半絶縁性ＳｉＣ）からなる基板１０上に、ノンドープのＧａＮ層１１、ノンドープのＡｌＧａＮ層１２が積層され、ＡｌＧａＮ層１２上にソース電極１３、ゲート電極１４、ドレイン電極１５が形成され、素子分離領域１６によって他の素子と分離されている構造である。ＧａＮ層１１の膜厚は１μｍ、ＡｌＧａＮ層１２の膜厚は４５０Åで、Ａｌの組成比は２０％である。ソース電極１３とドレイン電極１５はＴｉ／Ａｌからなり、ゲート電極１４はＮｉ／Ａｕからなる。素子分離領域１６は、ＧａＮ層１１およびＡｌＧａＮ層１２の一部領域がプラズマ雰囲気に晒されたことによるダメージによって絶縁化された領域である。
【００２０】
次に、ＨＦＥＴ１の製造工程について図２を参照に説明する。
【００２１】
まず、ＳＩ−ＳｉＣからなる基板１０上に、ＭＯＣＶＤ法によってＧａＮ層１１を形成し、その後ＧａＮ層１１上にＡｌＧａＮ層１２を形成した（図２（ａ））。用いた原料ガスは、窒素源として、アンモニア（ＮＨ3 ）、Ｇａ源として、トリメチルガリウム（Ｇａ（ＣＨ3 ）3 ）、Ａｌ源として、トリメチルアルミニウム（Ａｌ（ＣＨ3 ）3 ）であり、キャリアガスにはＨ2 またはＮ2 を用いた。
【００２２】
次に、フォトリソグラフィによりＡｌＧａＮ層１２上の所定の位置にレジスト膜を形成した後、蒸着法によりＴｉ膜、Ａｌ膜を形成し、レジスト膜を除去することで、Ｔｉ／Ａｌ構造のソース電極１３とドレイン電極１５を形成した。その後、低コンタクト抵抗化のため窒素雰囲気中で熱処理を行った（図２（ｂ））。
【００２３】
次に、フォトリソグラフィにより、ＡｌＧａＮ層１２上に素子分離領域を形成したい領域を開口部とするレジスト膜を形成する。次にＲＩＥ（反応性イオンエッチング）装置によってＣＦ4 ガスプラズマを発生させ、開口部に露出したＡｌＧａＮ層１２をプラズマ雰囲気に晒す。ＣＦ4 ガスプラズマは１５０Ｗの強度で照射し、曝露時間は１２００秒である。これにより、開口部に露出したＡｌＧａＮ層１２表面から、ＡｌＧａＮ層１２とＧａＮ層１１の接合界面１９よりも深い位置までにわたって結晶構造にダメージを与え、絶縁化されて、素子分離領域１６が形成される。その後、レジスト膜を除去する（図２（ｃ））。ここで、イオン注入による素子分離領域の形成では、レジスト膜が変質してしまい、除去が困難であったが、上記のプラズマ雰囲気に晒すことによる素子分離領域１６の形成では、レジスト膜はほとんど変質しない。そのため、レジスト膜は剥離液によって容易に除去することができる。
【００２４】
用いるプラズマは、ＣＦ4 以外にもIII 族窒化物半導体に対して不活性なガス、たとえばアルゴンなどを用いることができる。プラズマの照射強度および曝露時間は、絶縁化する領域が素子分離に必要な深さに達する程度の照射強度、曝露時間であればよい。ＨＦＥＴの場合は、絶縁化する領域が接合界面１９よりも十分に深い位置に達する程度の照射強度、曝露時間であればよい。ただし、照射強度が弱すぎると、絶縁化する領域が素子分離に必要な深さに達しない、もしくは必要な深さに達するまでに多大な曝露時間が必要となり望ましくない。
【００２５】
次に、ＡｌＧａＮ層１２上のソース電極１３とドレイン電極１５との間の位置に、蒸着法とリフトオフ法によりＮｉ／Ａｕ構造のゲート電極１４を形成した（図２（ｄ））。
【００２６】
以上の製造工程によって、ＨＦＥＴ１が製造される。
【００２７】
なお、上記ＨＦＥＴ１の製造工程では、素子分離領域１６の形成はソース電極１３とドレイン電極１５の形成後でゲート電極１４の形成前に行っているが、ソース電極１３とドレイン電極１５の形成前に行ってもよいし、ゲート電極１４の形成後に行ってもよい。
【００２８】
このＨＦＥＴ１は、ＧａＮ層１１とＡｌＧａＮ層１２との接合界面１９をチャネルとして動作する。図３は、ＨＦＥＴ１のＩ−Ｖ特性について示したグラフである。ゲート電圧によってドレイン電流を制御することができる通常のノーマリオン型のＨＦＥＴと同様の特性が得られていることがわかる。このように、素子分離領域１６をプラズマ雰囲気に晒すことで形成したとしても、素子の動作に影響を与えることはないことがわかる。
【００２９】
また、プラズマ曝露によって形成した素子分離領域の絶縁特性を評価するため、図４に示す試料を作製した。この試料は、ＳＩ−ＳｉＣからなる基板１０上に、ノンドープのＧａＮ層１１、ノンドープのＡｌＧａＮ層１２を積層し、ＡｌＧａＮ層１２上にＨＦＥＴ１のソース電極１３、ドレイン電極１５と同一の構造、同一のパターンの電極２３ａ、２３ｂを形成し、電極２３ａ、２３ｂ間にＣＦ4 ガスプラズマ曝露による素子分離領域２６を形成したものである。素子分離領域２６形成時のプラズマ照射強度は、素子分離領域１６形成時と同じ１５０Ｗである。また、素子分離領域２６形成時のプラズマ曝露時間は、６００秒、９００秒、１２００秒、１５００秒の４段階とし、素子分離領域２６形成時のプラズマ曝露時間が異なる４つの試料を作製した。ＧａＮ層１１、ＡｌＧａＮ層１２の膜厚、およびＡｌＧａＮ層１２のＡｌ組成比はＨＦＥＴ１と同様である。また比較のため、図４に示す試料において、素子分離領域２６を窒素イオン注入による素子分離領域に替えた試料と、電極２３ａ、２３ｂ間に素子分離領域を形成しない試料も作製した。なお、窒素イオンの注入は、加速電圧１２０ｋｅＶ、ドーズ量１×１０14ｃｍ-2で行った。
【００３０】
図５は、上記試料の電極２３ａ、２３ｂ間におけるＩ−Ｖ特性について示したグラフであり、縦軸は電極２３ａ、２３ｂ間の漏れ電流を示している。図５から、プラズマ曝露時間が長くなるほど漏れ電流が小さくなっていることがわかり、プラズマ照射強度が１５０Ｗ、プラズマ曝露時間が１２００秒以上であれば、イオン注入によって素子分離領域を形成した場合と同等の絶縁特性を得られることがわかる。また、プラズマ曝露時間が６００秒、９００秒の場合と、プラズマ曝露時間が１２００秒、１５００秒の場合とでは漏れ電流の値に大きな差があり、プラズマ曝露時間が１２００秒、１５００秒の場合の漏れ電流は、６００秒、９００秒の場合の漏れ電流と比較して１００分の１以下となっている。このようにプラズマ曝露時間が９００秒と１２００秒の間を境にして漏れ電流の値が大きく異なるのは、曝露時間が９００秒を超えると、素子分離領域２６がチャネルである接合界面１９（ＡｌＧａＮ層１２表面から４５０Åの深さ）に達し、チャネル領域の一部が絶縁されるためであると考えられる。
【００３１】
以上のように、プラズマ曝露による素子分離領域の形成によって、良好な絶縁特性が得られ、容易に素子分離をすることができる。また、プラズマ曝露には、ＲＩＥ装置やＩＣＰ装置などのIII 族窒化物半導体のドライエッチングに用いる装置を流用することができるので、低コストで素子分離を行うことができる。
【００３２】
なお、実施例はＨＦＥＴであるが、本発明は、素子分離工程を必要とするあらゆるIII 族窒化物半導体素子の製造方法に適用することができる。たとえば、ＭＯＳ構造の電界効果トランジスタや、発光ダイオード、半導体レーザなどの半導体素子である。
【産業上の利用可能性】
【００３３】
本発明は、素子分離領域を必要とするIII 族窒化物半導体からなるＨＦＥＴなどの半導体素子、およびその製造方法に適用することができる。
【図面の簡単な説明】
【００３４】
【図１】実施例１のＨＦＥＴ１の構造を示す図。
【図２】実施例１のＨＦＥＴ１の製造工程を示す図。
【図３】実施例１のＨＦＥＴ１のＩ−Ｖ特性について示したグラフ。
【図４】絶縁特性の評価に用いた試料の構造を示す図。
【図５】試料のＩ−Ｖ特性について示したグラフ。
【符号の説明】
【００３５】
１０：基板
１１：ＧａＮ層
１２：ＡｌＧａＮ層
１３：ソース電極
１４：ゲート電極
１５：ドレイン電極
１６：素子分離領域
【図１】
2009188129.tif 000003
【図２】
2009188129.tif 000004
【図３】
2009188129.tif 000005
【図４】
2009188129.tif 000006
【図５】
2009188129.tif 000007