(57)【要約】【課題】  バイアス回路が不要で、マッチングおよび利得制御のとりやすい低雑音増幅器を提供する。【解決手段】  入力端子となるゲート電極と出力端子となるドレイン電極が共通で、ソース電極がそれぞれ交流的に短絡されたＮＭＯＳトランジスタおよびＰＭＯＳトランジスタと、出力端子の直流電位を調整する制御回路とを備え、入力端子と出力端子が抵抗を介して接続する。抵抗を可変抵抗とすることも可能である。【選択図】  図１
2009224966.tif 000002
【特許請求の範囲】
【請求項１】
入力端子となるゲート電極と出力端子となるドレイン電極が共通で、ソース電極がそれぞれ交流的に短絡されたＮＭＯＳトランジスタおよびＰＭＯＳトランジスタと、
前記出力端子の直流電位を調整する制御回路とを備え、前記入力端子と前記出力端子が抵抗を介して接続されていることを特徴とする低雑音増幅器。
【請求項２】
請求項１記載の低雑音増幅器において、前記抵抗が可変抵抗であることを特徴とする低雑音増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信システムに使用される増幅回路、特に高周波信号を初段で増幅する低雑音増幅回路（ＬＮＡ）の構成に関する。
【背景技術】
【０００２】
近年ＣＭＯＳによる高周波回路の技術開発が進み、無線通信システムを構成する際、ＬＮＡを含むＲＦフロントエンド部がＣＭＯＳ回路で構成されることが一般的になってきている（例えば、非特許文献１）。
【０００３】
無線通信において、受信機に入力される信号の振幅は送信機からの距離などに応じて大きく変化する。入力信号が小さいとき、ＬＮＡには低い雑音指数と高い利得が求められる。しかし、利得を高くしすぎると、大きな信号が入力したときにクリッピングや歪みを引き起こし、ビットエラーレート等の特性が劣化する。そのためＬＮＡには電圧利得を制御する機構をもっていることが多く、大きな信号が入力したときには、電圧利得を小さくして特性の劣化を緩和する。
【０００４】
図４は、ＣＭＯＳのＲＦフロントエンドに使用されている従来のＬＮＡの一例である。電流を再利用するタイプのＬＮＡで、ドレイン電極が共有されたＰＭＯＳトランジスタとＮＭＯＳトランジスタからなる一対のトランジスタＭ1およびＭ2で構成されている。制御回路１により、電流源Ｉbの電流が所定の値に制御され、出力端子Ｖoutとなっている共有されたドレイン電極は、所定の直流電位に維持される。ゲート電極も共有されており入力端子Ｖinになっている。このゲート電極には、バイアス回路２から大きな抵抗Ｒbを介してバイアス電圧が供給される。またＰＭＯＳトランジスタＭ1のソース電極は直流電源Ｖddに、ＮＭＯＳトランジスタＭ2のソース電極Ｖ1は大きな容量Ｃ1にそれぞれ接続しており、ともに交流的に短絡されている。
【０００５】
この回路を用いることにより９００ＭＨｚ帯で２．２ｄＢの雑音指数、１５．６ｄＢの利得が得られている。
【非特許文献１】Andrew N.Karanicolas、「A 2.7-V 900MHz CMOS LNA and Mixer」、IEEE Journal of Solid-State Circuits、Vol.31、No．12、December 1996
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、この回路には次のような問題点がある。まず第一に、入力インピーダンスが大きいという問題点がある。この回路の入力インピーダンスは、トランジスタＭ1およびＭ2のゲート・ソース間容量を介したソース電極のインピーダンスで決まるので、特に周波数の低いところでは入力インピーダンスが大きくなる。外部との接続には整合回路が必要になるが、入力インピーダンスが大きいため整合が取りにくく、素子ばらつきによるミスマッチも大きくなる。
【０００７】
第二に、入力端子にバイアス回路が必要となるという問題点がある。このために、占有面積および消費電力が大きくなる。
【０００８】
第三に、電圧利得の制御ができないという問題点がある。上述したように、ＬＮＡは入力信号の大きさによって電圧利得を制御できることが望ましい。通常は電流源Ｉbの電流値を制御することによって利得が制御できるが、この回路では電流値が変わると出力端子の直流電位が大きく変化するので望ましくない。
【０００９】
本発明は、上記問題点を解消し、バイアス回路が不要で、マッチングおよび利得制御のとりやすい低雑音増幅器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本願請求項１に係る発明は、入力端子となるゲート電極と出力端子となるドレイン電極が共通で、ソース電極がそれぞれ交流的に短絡されたＮＭＯＳトランジスタおよびＰＭＯＳトランジスタと、前記出力端子の直流電位を調整する制御回路とを備え、前記入力端子と前記出力端子が抵抗を介して接続されていることを特徴とする。
【００１１】
また本願請求項２に係る発明は、請求項１記載の低雑音増幅器において、前記抵抗が可変抵抗であることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、入力端子と出力端子間を抵抗で接続することにより、入力インピーダンスを小さくし、マッチングを取りやすくすることができる。また、入力端子と出力端子間を可変抵抗で接続することにより、回路全体の実質的な雑音特性を劣化させることなく、電圧利得を大きく制御することができる。さらに、バイアス回路が不要で占有面積および消費電力が小さくなり、集積回路を形成する際の利点も大きい。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施例について詳細に説明する。
【実施例】
【００１４】
図1は本発明の実施例に係る低雑音増幅器の構成を示す回路図である。図４で説明した従来例との相違点は、入力端子Ｖinと出力端子Ｖout間を可変抵抗で接続し、バイアス回路を除去した構成になっている点である。このような構成にすることにより、入力端子の直流電位は、出力端子の直流電位と同じになるのでバイアス回路は不要となる。
【００１５】
次に、この回路の入力インピーダンスと電圧利得を計算するため、図２に示す小信号等価回路を用いて説明する。ＰＭＯＳトランジスタＭ１およびＮＭＯＳトランジスタＭ２は、それぞれゲート・ソース間電圧に比例する電流源Ｉ1およびＩ2のみで表現し、出力抵抗、寄生容量等は省略してある。また、入力インピーダンスを計算するため、交流電源３を入力端子Ｖinに接続し、そのときの入力電流をＩinとした。ＰＭＯＳトランジスタＭ1およびＮＭＯＳトランジスタＭ2の比例定数（相互コンダクタンス、ゲート電圧を微小変動させたときのドレイン電流の変化量）をそれぞれｇm1、ｇm2とすると、Ｖin、Ｖout、Ｖ1の各端子における電流の流入と流出は等しいから、次の式（１）から式（３）が成り立つことになる。
【００１６】
【数１】
2009224966.tif 000003
【００１７】
【数２】
2009224966.tif 000004
【００１８】
【数３】
2009224966.tif 000005
【００１９】
前記式（１）から式（３）より、電圧利得Ｇout＝Ｖout／Ｖinと入力インピーダンスＺin＝Ｖin／Ｉinを求めると、次の式（４）および式（５）となる。
【００２０】
【数４】
2009224966.tif 000006
【００２１】
【数５】
2009224966.tif 000007
【００２２】
ここで、Ｃ1が十分に大きいとき、式（４）式（５）は、次の式（６）式（７）で近似することできる。
【００２３】
【数６】
2009224966.tif 000008
【数７】
2009224966.tif 000009
【００２４】
式（６）式（７）からわかるように、電圧利得ＧoutはＲ1を可変にすることにより制御することができる。Ｒ1を可変にする方法としては、線形領域のトランジスタのゲート電圧を変化させる方法や、抵抗を数種類並べてスイッチで切り換える方法などがある。入力インピーダンスはトランジスタＭ1、Ｍ2の相互コンダクタンスの和の逆数である。相互コンダクタンスを大きくすることにより、周波数によらず入力インピーダンスを小さくすることができ、マッチングがとりやすくなる。また、入力インピーダンスは抵抗Ｒ1の値によらないので、電圧利得を変化させても整合条件が変化することはない。
【００２５】
次に、Ｒ1から発生する熱雑音が回路全体の雑音特性に与える影響を考えるために、入力換算雑音電圧を求める。Ｒ1からの雑音源を並列に接続された電流源Ｉrで表現し、入力端子を短絡すると図３に示す等価回路になる。Ｉr＝４ｋＴ／Ｒ1（ｋはボルツマン定数、Ｔは絶対温度）として入力換算雑音電圧Ｖninを計算すると、次の式（８）となる。
【００２６】
【数８】
2009224966.tif 000010
【００２７】
Ｒ1が十分大きければ、次の式（９）と近似することができる。
【００２８】
【数９】
2009224966.tif 000011
【００２９】
この式（９）からわかるように、Ｒ1が十分大きければ、抵抗から発生する雑音が回路全体の雑音特性に与える影響は小さい。入力する信号が大きいとき電圧利得を小さくするためにＲ1が小さくなり雑音特性が劣化する。しかし、入力信号が大きいときはもともとのＳ／Ｎ比が良好なため、低い雑音特性は必要としないので、何ら問題はない。
【００３０】
なお、電圧利得を制御する必要がない場合には、入力端子と出力端子を接続する抵抗Ｒ1は、可変抵抗とする必要はない。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施例に係る低雑音増幅器を説明する回路図である。
【図２】本発明の実施例に係る低雑音増幅器の入力インピーダンスと電圧利得を計算するための小信号等価回路図である。
【図３】本発明の実施例に係る低雑音増幅器の入力換算雑音電圧を計算するための小信号等価回路図である。
【図４】従来の低雑音増幅器の構成を示す回路図である。
【符号の説明】
【００３２】
１；制御回路、２；バイアス回路、３；交流電源、Ｍ1；ＰＭＯＳトランジスタ、
Ｍ2；ＮＭＯＳトランジスタ、Ｃ1；容量 、Ｉb；電流源、Ｉr；雑音電流源、
Ｉ1；トランジスタＭ1の小信号電流源、Ｉ2；トランジスタＭ2の小信号電流源、
Ｖ1；中間ノード、Ｖin；入力端子、Ｖout；出力端子、Ｖdd；電源電圧端子
【図１】
2009224966.tif 000012
【図２】
2009224966.tif 000013
【図３】
2009224966.tif 000014
【図４】
2009224966.tif 000015