(57)【要約】【課題】プローブ針を各々の電極に余裕をもって接触させることができるようにした半導体装置及びその検査方法を提供する。【解決手段】半導体チップ１０内にソース電極群とゲート電極群とを備え、ソース電極群とゲート電極群とが同一の列内に配置され、ソース電極群に含まれる複数のソース電極３の配置間隔が、ゲート電極群に含まれる複数のゲート電極４の配置間隔よりも大きい半導体装置であって、ソース電極３は、第１ソース電極３ａと第２ソース電極３ｂとを含んで構成され、第１ソース電極３ａと第２ソース電極３ｂとを含む組み合わせによってその外形が平面視で略矩形を成し、第１ソース電極３ａはソース電極群の列の方向に沿った中心線を挟んで平面視で上側よりも下側の方が列の方向に沿った幅が大きく、第２ソース電極３ｂは上記の中心線を挟んで平面視で下側よりも上側の方が列の方向に沿った幅が大きい。【選択図】図１
2009092589.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップ内に第１電極群と第２電極群とを備え、前記第１電極群と前記第２電極群とが同一の列内に配置され、前記第１電極群に含まれる複数の第１電極の配置間隔が、前記第２電極群に含まれる複数の第２電極の配置間隔よりも大きい半導体装置であって、
前記第１電極は、電極ａと当該電極ａと隣り合う電極ｂとを含んで構成され、前記電極ａと前記電極ｂとを含む組み合わせによってその外形が平面視で略矩形を成し、
前記電極ａは前記第１電極群の前記列の方向に沿った中心線を挟んで平面視で一方の側よりも他方の側の方が前記列の方向に沿った幅が大きい形状を有し、前記電極ｂは前記中心線を挟んで平面視で他方の側よりも一方の側の方が前記列の方向に沿った幅が大きい形状を有する、ことを特徴とする半導体装置。
【請求項２】
前記第２電極は、電極ｃと当該電極ｃと隣り合う電極ｄとを含んで構成され、前記電極ｃと前記電極ｄとを含む組み合わせによってその外形が平面視で略矩形を成し、
前記電極ｃは前記第２電極群の前記列の方向に沿った中心線を挟んで平面視で一方の側よりも他方の側の方が前記列の方向に沿った幅が大きい形状を有し、前記電極ｄは前記中心線を挟んで平面視で他方の側よりも一方の側の方が前記列の方向に沿った幅が大きい形状を有する、ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記電極ａ及び前記電極ｂは平面視で多角形であり、その形状及び寸法が同一であることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記電極ｃ及び前記電極ｄは平面視で多角形であり、その形状及び寸法が同一であることを特徴とする請求項２又は請求項３に記載の半導体装置。
【請求項５】
前記半導体チップ内に第３電極群を備え、
前記第１電極群と前記第２電極群は前記半導体チップの一方の縁部に形成され、
前記第３電極群は前記半導体チップのうちの、前記一方の縁部と向かい合う他方に縁部に形成されていることを特徴とする請求項１から請求項４の何れか一項に記載の半導体装置。
【請求項６】
請求項１から請求項５の何れか一項に記載の半導体装置の電気的特性を検査する方法であって、プローブカードが有する複数本のプローブ針を前記第１電極及び前記第２電極にそれぞれ接触させて検査を行う際に当該検査を少なくとも２回以上に分けて行い、
１回目の検査では、前記電極ａ及び前記電極ｃにそれぞれ前記プローブ針を接触させて検査を行い、
１回目の検査を終了した後で前記プローブカードを前記半導体チップに対して平面視で斜め方向に相対移動させ、
２回目の検査では、前記電極ｂ及び前記電極ｄにそれぞれ前記プローブ針を接触させて検査を行うことを特徴とする半導体装置の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその検査方法に関する。
【背景技術】
【０００２】
液晶表示パネルを駆動するドライバ用半導体装置（以下、液晶ドライバという。）にあっては、その出力数が近年著しく増加しつつあり、チップ面積の縮小化と相俟って、出力用電極の配置間隔（即ち、ピッチ）が狭くなりつつある。その一方で、液晶ドライバの電気的特性を検査する（即ち、プローブテストを行う）ためのプローブカードにあっては、その求められる機能性及び耐久性などの面からプローブ針の狭ピッチ化には限界がある。また、液晶ドライバの出力数の増加に合わせてＬＳＩテスタを多チャンネル化するとその設備投資コストが急激に上昇してしまう。このため、プローブテスト工程では、液晶ドライバの出力用電極の狭ピッチ化に対応することが年々難しくなってきている。
このような問題に対処可能な従来技術として、例えば特許文献１に開示されたものがある。即ち、特許文献１には、１つの半導体チップに形成された出力電極数よりも少ない本数のプローブ針で、１つの半導体チップに対してプローブテストを複数回に分けて行うことが記載されている。
【０００３】
具体的には、図６（ａ）に示すように、信号を入力するための入力用電極１０１と、信号を出力するための出力用電極１０２ａ、１０２ｂとを備えたダイシング前の液晶ドライバに対して、プローブテストを複数回に分けて行う。ここで、入力用電極１０１の形状は平面視で半導体チップの長手方向に細長い矩形であり、出力用電極１０２ａ、１０２ｂは入力用電極１０１よりも長手方向に短い矩形である。また、入力用電極１０１の配置間隔、及び、出力用電極１０２ａ、１０２ｂの配置間隔はそれぞれ等間隔である。１回目のプローブテストでは、図６（ａ）に示すように、信号入力用のプローブ針１１１を入力用電極１０１に接触させると共に、信号出力用のプローブ針１１２を奇数番目の出力用電極１０２ａに接触させてテストを行う。また、２回目のプローブテストでは、図６（ｂ）に示すように、プローブ針１１１、１１２を半導体チップに対して長手方向に一定距離だけ相対的に移動（以下、相対移動）させて、信号入力用のプローブ針１１１を１回目のプローブテストと同一の入力用電極１０１に接触させると共に、信号出力用のプローブ針１１２を偶数番目の出力用電極１０２ｂに接触させてテストを行う。このように、計２回のプローブテストを行うことにより、全ての出力用電極１０２ａ、１０２ｂにプローブ針１１２を当てることができる。
【特許文献１】特開平１０−１６０８０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図６（ａ）及び（ｂ）に示したように、出力用電極０１２ａ、１０２ｂの配置間隔が一定の場合は、１回目のプローブテストでプローブ針１１２を出力用電極１０２ａに精度良く接触させることができると共に、２回目のプローブテストでプローブ針１１２を出力用電極１０２ｂに精度良く接触させることができる。
しかしながら、液晶ドライバの出力用電極には、液晶パネルのビットラインに接続されるソース電極と、液晶パネルのワードラインに接続されるゲート電極とが含まれ、液晶ドライバはソース電極群とゲート電極群とで電極の配置間隔が異なるように設計されている場合がある。例えば、図７（ａ）に示すように、同じ出力用電極であっても、ソース（Ｓ）電極１０３ａ、１０３ｂの配置間隔がゲート（Ｇ）電極１０４ａ、１０４ｂの配置間隔よりも大きく設計されている場合がある。このような場合は、図７（ｂ）に示すように、１回目のプローブテストから２回目のプローブテストに移行する際に、実線で示す１回目の位置から破線で示す２回目の位置へプローブ針を相対移動させると、ソース電極１０３ｂとプローブ針１１２との接触が行われなかったり、ソース電極１０３ｂの端部にプローブ針１１２が接触してダメージ（例えば、電極端部の欠損）を与えたりしてしまうおそれがあった。
【０００５】
また、図８示すように、プローブカードにオフセットをもたせた（即ち、１回目のプローブテストで、ソース電極１０３ａに対するプローブ針１１２の接触位置をソース電極１０３ａの中心からずれるように補正した）場合でも、前述した通り、ソース電極１０３ａ又は１０３ｂの端部にダメージを与えてしまうおそれがあった。ソース電極１０３ａ又は１０３ｂの端部にダメージを与えてしまうと電極材料が削られ、削られた電極材料を介して、隣り合うソース電極１０３ａ、１０３ｂ間がショートしてしまうおそれがあった。
そこで、この発明はこのような問題に鑑みてなされたものであって、プローブ針を各々の電極に余裕をもって接触させることができるようにした半導体装置及びその検査方法の提供を目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、発明１の半導体装置は、半導体チップ内に第１電極群と第２電極群とを備え、前記第１電極群と前記第２電極群とが同一の列内に配置され、前記第１電極群に含まれる複数の第１電極の配置間隔が、前記第２電極群に含まれる複数の第２電極の配置間隔よりも大きい半導体装置であって、前記第１電極は、電極ａと当該電極ａと隣り合う電極ｂとを含んで構成され、前記電極ａと前記電極ｂとを含む組み合わせによってその外形が平面視で略矩形を成し、前記電極ａは前記第１電極群の前記列の方向に沿った中心線を挟んで平面視で一方の側よりも他方の側の方が前記列の方向に沿った幅が大きい形状を有し、前記電極ｂは前記中心線を挟んで平面視で他方の側よりも一方の側の方が前記列の方向に沿った幅が大きい形状を有する、ことを特徴とするものである。
【０００７】
発明２の半導体装置は、発明１の半導体装置において、前記第２電極は、電極ｃと当該電極ｃと隣り合う電極ｄとを含んで構成され、前記電極ｃと前記電極ｄとを含む組み合わせによってその外形が平面視で略矩形を成し、前記電極ｃは前記第２電極群の前記列の方向に沿った中心線を挟んで平面視で一方の側よりも他方の側の方が前記列の方向に沿った幅が大きい形状を有し、前記電極ｄは前記中心線を挟んで平面視で他方の側よりも一方の側の方が前記列の方向に沿った幅が大きい形状を有する、ことを特徴とするものである。
【０００８】
発明３の半導体装置は、発明１又は発明２の半導体装置において、前記電極ａ及び前記電極ｂは平面視で多角形であり、その形状及び寸法が同一であることを特徴とするものである。ここで、多角形とは平面視で三つ以上の線分で囲まれた図形のことである。多角形にはもちろん三角形も含まれる。
発明４の半導体装置は、発明２又は発明３の半導体装置において、前記電極ｃ及び前記電極ｄは平面視で多角形であり、その形状及び寸法が同一であることを特徴とするものである。
【０００９】
発明５の半導体装置は、発明１から発明４の何れか一の半導体装置において、前記半導体チップ内に第３電極群を備え、前記第１電極群と前記第２電極群は前記半導体チップの一方の縁部に形成され、前記第３電極群は前記半導体チップのうちの、前記一方の縁部と向かい合う他方に縁部に形成されていることを特徴とするものである。
発明１〜５の半導体装置によれば、従来例で示した単なる矩形の電極形状と異なり、第１電極群を構成する電極ａ及び電極ｂは平面視で横方向及び縦方向の両方に広がりをもつ。従って、第１電極群に含まれる第１電極の配置間隔と、第２電極群に含まれる第２電極の配置間隔とが異なる場合でも、プローブカードを半導体チップに対して平面視で斜め方向に相対移動させることにより、プローブ針を各々の電極に余裕をもって接触させることができ、１枚のプローブカードで半導体装置の電気的特性を正しく検査することができる。
【００１０】
発明６の半導体装置の検査方法は、発明１から発明５の何れか一の半導体装置の電気的特性を検査する方法であって、プローブカードが有する複数本のプローブ針を前記第１電極及び前記第２電極にそれぞれ接触させて検査を行う際に当該検査を少なくとも２回以上に分けて行い、１回目の検査では、前記電極ａ及び前記電極ｃにそれぞれ前記プローブ針を接触させて検査を行い、１回目の検査を終了した後で前記プローブカードを前記半導体チップに対して平面視で斜め方向に相対移動させ、２回目の検査では、前記電極ｂ及び前記電極ｄにそれぞれ前記プローブ針を接触させて検査を行うことを特徴とするものである。このような方法によれば、プローブ針を各々の電極に余裕をもって接触させることができ、１枚のプローブカードで半導体装置の電気的特性を正しく検査することができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照しながら、本発明の実施の形態について説明する。なお、以下で参照する各図において同一の構成を有する部分には同一の符号を付し、重複する説明は省略する。
（１）第１実施形態
図１（ａ）は本発明の第１実施形態に係る半導体装置を示す模式的に示す平面図であり、図１（ｂ）は半導体装置の入力用電極及び出力用電極にプローブカードのプローブ針をコンタクトさせた様子を模式的に示す平面図である。
【００１２】
図１（ａ）及び（ｂ）に示す半導体装置は、液晶表示パネルを駆動するドライバ用半導体装置（即ち、液晶ドライバ）である。この半導体装置は、その全体形状（即ち、半導体チップ１０の形状）が平面視で略矩形に形成され、その表面には公知のプロセスを経て回路素子（図示せず）と、配線（図示せず）と、入力用電極１及び出力用電極３、４とが形成されている。
【００１３】
図１（ａ）に示すように、入力用電極１は半導体チップ１０の長手方向に沿う一方（例えば、平面視で上側）の縁部に形成されており、出力用電極３、４は半導体チップ１０の長手方向に沿う他方（例えば、平面視で下側）の縁部に形成されている。入力用電極１及び出力用電極３、４は例えばアルミニウム等からなり、半導体チップ１０に形成された回路素子に配線を介してそれぞれ接続されている。
【００１４】
ここで、図１（ａ）に記載の「ＩＮ」は入力用を意味し、「Ｓ」はソース用を意味し、「Ｇ」はゲート用を意味する。ソース用の電極は液晶パネルのビットラインに接続される電極であり、ゲート用の電極は液晶パネルのワードラインに接続される電極である。以下、ソース用の電極をソース電極３、ゲート用の電極をゲート電極４と呼ぶ。ソース電極３とゲート電極４は出力用電極に含まれる。また、図１（ａ）及びこれ以降の各図において、ＩＮ、Ｓ、Ｇの後にそれぞれ続く整数は、Ｉｎ、Ｓ、Ｇの各々の電極群の中で個々の電極を識別するための符号である。
【００１５】
図１（ａ）に示すように、この半導体装置では、複数個のソース電極３からなるソース電極群と、複数個のゲート電極４からなるゲート電極群とが、半導体チップ１０の下側の縁部において同一の列内に配置されている。また、この半導体装置では、ソース電極群におけるソース電極３間の配置間隔（即ち、ピッチ）は、ゲート電極群におけるゲート電極４間の配置間隔よりも大きくなっている。なお、図１（ａ）では、半導体チップ１０の右側にソース（Ｓ）電極群のみが配置され、半導体チップ１０の左側にゲート（Ｇ）電極群のみが形成されているが、これは紙面の都合から半導体チップ１０の一部のみを図示したからであり、電極群の配置はこれに限られることはない。本発明の半導体装置では、例えば、複数の電極群がＳ、Ｇ、Ｓ、Ｇというように同一の列内で交互に配置されている。
【００１６】
また、図１（ａ）に示すように、ソース電極３は第１ソース電極３ａと第２ソース電極３ｂとからなる。第１ソース電極３ａと第２ソース電極３ｂは平面視で例えば直角三角形であり、その形状及び寸法が同一となっている。第１ソース電極３ａはソース電極群の列の方向に沿った中心線を挟んで平面視で上側よりも下側の方が列の方向に沿った幅が大きくなっており、第２ソース電極３ｂは上記の中心線を挟んで平面視で下側よりも上側の方が列の方向に沿った幅が大きくなっている。ソース電極３は、このような第１ソース電極３ａと第２ソース電極３ｂとの組み合わせにより、その外形が平面視で略矩形となっている。
【００１７】
同様に、ゲート電極４も第１ゲート電極４ａと第２ゲート電極４ｂとからなる。第１ゲート電極４ａと第２ゲート電極４ｂは平面視で例えば直角三角形であり、その形状及び寸法が同一となっている。第１ゲート電極４ａはゲート電極群の列の方向に沿った中心線を挟んで平面視で上側よりも下側の方が列の方向に沿った幅が大きくなっており、第２ゲート電極４ｂは上記の中心線を挟んで平面視で下側よりも上側の方が列の方向に沿った幅が大きくなっている。ゲート電極４は、このような第１ゲート電極４ａと第２ゲート電極４ｂとの組み合わせにより、その外形が平面視で略矩形となっている。
【００１８】
そして、第１ソース電極３ａ及び第２ソース電極３ｂは、ゲート電極４ａ及び第２ゲート電極４ｂよりも半導体チップ１０の長手方向に沿って長く形成されており、その面積が大きい。なお、入力用電極１の形状は平面視で矩形であり、同一の列内で一定の間隔で配置されている。
このような半導体装置の電気的特性を検査する（即ち、プローブテストを行う）場合には、図１（ｂ）に示すように、その検査を例えば２回に分けて行う。実線で描かれたプローブ針１１、１２は１回目の検査における針位置を示し、破線で描かれたプローブ針１１、１２は２回目の検査における針位置を示している。
【００１９】
即ち、１回目のプローブテストでは、図１（ｂ）の実線で示すように、信号入力用のプローブ針１１を入力用電極１に接触させると共に、信号出力用のプローブ針１２を第１ソース電極３ａ及び第１ゲート電極４ａにそれぞれ接触させてテストを行う。１回目のプローブテストが終了した後、半導体チップ１０に対してプローブカードを上方に相対的に移動（即ち、相対移動）させて、プローブ針１１、１２を入力用電極１、第１ソース電極３ａ及び第１ゲート電極４ａから離す。次に、半導体チップ１０に対してプローブカードを平面視で斜め方向に相対移動させる。
【００２０】
ここで、プローブ針１１、１２はプローブカードに固定されているので、プローブカードを半導体チップ１０に対して相対移動させると、信号入力用のプローブ針１１と、信号出力用のプローブ針１２は同一の方向に同一の距離だけ移動することとなる。次に、図１（ｂ）の破線で示すように、半導体チップ１０に対してプローブカードを下方に相対移動させて、信号入力用のプローブ針１１を入力用電極１に接触させると共に、信号出力用のプローブ針１２を第２ソース電極３ｂ及び第２ゲート電極４ｂにそれぞれ接触させる。そして、この状態で２回目のプローブテストを行う。
【００２１】
図２は、本発明と従来例との間で、出力用電極の形状及びサイズを比較した図である。図２の上側が従来例に係る出力用電極１０３ａ、１０３ｂ、１０４ａ、１０４ｂであり、図２の下側が第１実施形態に係る出力用電極３、４である。また、図２において実線で描かれたプローブ針１１、１２、１１１、１１２は１回目の検査における針位置を示し、破線で描かれたプローブ針１１、１２、１１１、１１２は２回目の検査における針位置を示している。
【００２２】
図２において、平面視で横方向をＸ方向、縦方向をＹ方向とする。図２に示すように、ソース電極３のＸ方向への寸法（即ち、電極幅）をＡとし、ゲート電極４のＸ方向への寸法をＢとしたとき、Ａ及びＢはＡ＞Ｂの関係にある。また、隣り合うソース電極３間のＸ方向に沿ったスペース幅をＣとし、隣り合うゲート電極間４のＸ方向に沿ったスペース幅をＤとしたとき、Ｃ及びＤはＣ＞Ｄの関係にある。
【００２３】
ここでは、本発明と従来例とを正しく比較するために、図２において、第１ソース電極３ａと第２ソース電極３ｂとからなるソース電極３の電極幅Ａを、ソース電極１０３ａ、１０３ｂの各電極幅Ａ´と、これらソース電極１０３ａ、１０３ｂ間のスペース幅Ｃ´とを足し合わせた寸法幅と同じ大きさとした（即ち、Ａ＝Ａ´×２＋Ｃ´）。また、第１ゲート電極４ａと第２ゲート電極４ｂとからなるゲート電極４の電極幅Ｂを、ゲート電極１０４ａ、１０４ｂの各電極幅Ｂ´と、これらソース電極１０３ａ、１０３ｂ間のスペース幅Ｄ´とを足し合わせた寸法幅と同じ大きさとした（即ち、Ｂ＝Ｂ´×２＋Ｄ´）。さらに、本発明のプローブ針１２のＸ方向に沿った間隔と、従来例のプローブ針１１２のＸ方向に沿った間隔とを同一とした（即ち、プローブカードの仕様を共通化した）。
【００２４】
図２に示すように、本発明では、１回目のプローブテストでプローブ針１２を第１ソース電極３ａ及び第１ゲート電極４ａにそれぞれ接触させる。そして、２回目のプローブテストでは、プローブ針１２を第２ソース電極３ｂ及び第２ゲート電極４ｂにそれぞれ接触させる。このとき、プローブ針１２を１回目に針当てした位置から、Ｘ方向にＬ、Ｙ方向にＭだけ移動することにより、プローブ針１２の針先を第２ソース電極３ｂ及び第２ゲート電極４ｂにそれぞれ余裕をもって接触させることができる。また、配置間隔の大きな第２ソース電極３ｂにおいて、針圧による針先端のスライドを考慮しても、プローブ針と第２ソース電極３ｂとの接触不良や、欠損等のダメージ（例えば、バンプ端のバンプひげ）の発生を防止することができる。なお、図２において、Ｌは例えば最小電極間ピッチ、Ｌ１はソース電極１０３ａ、１０３ｂの電極間ピッチ（Ｌ１＝Ｌ＋Ｌ´×２）である。
【００２５】
このように、本発明の第１実施形態によれば、従来例で示した単なる矩形の電極形状と異なり、ソース電極３を構成する第１ソース電極３ａ及び第２ソース電極３ｂは、Ｘ方向及びＹ方向の両方に広がりをもつ。また、ゲート電極４を構成する第１ゲート電極４ａ及び第２ゲート電極４ｂも、Ｘ方向及びＹ方向の両方に広がりをもつ。従って、ソース電極３の配置間隔とゲート電極４の配置間隔が異なる場合でも、プローブカードを半導体チップに対して平面視で斜め方向に相対移動させる（例えば、Ｘ方向にＬ、Ｙ方向にＭだけ移動させる）ことにより、プローブ針１２を各々の電極に余裕をもって接触させることができる。これにより、１枚のプローブカードで半導体装置の電気的特性を正しく検査することができる。
【００２６】
即ち、液晶ドライバの出力用電極が増えてくると、テスタのチャネルが不足するなどの理由から複数枚のプローブカードを作成しなくてはならない。このような問題は、特許文献１に開示された従来技術により解決可能であり、１枚のプローブカードで対応することができる。しかしながら、製品内で出力用電極の配置間隔が違う場合は、特許文献１に開示された従来技術をそのまま用いると、プローブ針との接触が一部の出力用電極で上手く取れない、又は、出力用電極の端部に欠損等のダメージを与えてしまう、などの不具合が生じる可能性があった。これに対して、本発明では、出力用電極の形状を変更することで、出力用電極の配置間隔が異なる場合においても、１枚のプローブカードで全ての出力用電極に、プローブ針をそれぞれ余裕をもって接触させることができる。
【００２７】
（２）その他の実施形態
上記の第１実施形態では、第１ソース電極３ａ及び第２ソース電極３ｂの形状はそれぞれ平面視で直角三角形であり、これら第１ソース電極３ａと第２ソース電極３ｂとの組み合わせにより、ソース電極３はその外形が平面視で略矩形となっている場合について説明した。同様に、第１ゲート電極４ａ及び第２ゲート電極４ｂの形状はそれぞれ平面視で直角三角形であり、これら第１ゲート電極４ａと第２ゲート電極４ｂとの組み合わせにより、ゲート電極４はその外形が平面視で略矩形となっている場合について説明した。
【００２８】
しかしながら、これら電極の平面視での形状は三角形に限られることはなく、四角以上の多角形であっても良い。例えば、図３に示すように、ソース電極３は、平面視での形状が五角形である第１ソース電極１３ａ及び第２ソース電極１３ｂとにより構成されていても良い。また、ゲート電極４も、平面視での形状が五角形である第１ゲート電極１４ａ及び第２ゲート電極１４ｂとにより構成されていても良い。
或いは、図４に示すように、ソース電極３は、平面視での形状が六角形である第１ソース電極２３ａ及び第２ソース電極２３ｂとにより構成されていても良い。また、ゲート電極４も、平面視での形状が六角形である第１ゲート電極２４ａ及び第２ゲート電極２４ｂとにより構成されていても良い。
【００２９】
このように、本発明においては、ソース電極３は第１ソース電極と第２ソース電極との組み合わせによって平面視で矩形を成し、第１ソース電極は列の方向に沿ってソース電極群の中心を通る中心線を挟んで一方の側よりも他方の側の方が列の方向に沿った幅が大きい形状であり、第２ソース電極は当該中心線を挟んで他方の側よりも一方の側の方が列の方向に沿った幅が大きい形状であれば良い。同様に、ゲート電極４は、第１ゲート電極と第２ゲート電極との組み合わせによって平面視で矩形を成し、第１ゲート電極は列の方向に沿ってゲート電極群の中心を通る中心線を挟んで一方の側よりも他方の側の方が列の方向に沿った幅が大きい形状であり、第２ゲート電極は当該中心線を挟んで他方の側よりも一方の側の方が列の方向に沿った幅が大きい形状であれば良い。このような構成であれば、第１実施形態と同様の効果を得ることができる。
【００３０】
さらに、上記の実施形態では、２つの電極によって１つのソース電極３、１つのゲート電極４をそれぞれ構成する場合について説明したが、本発明では３つ以上の電極によって１つのソース電極３、１つのゲート電極４をそれぞれ構成しても良い。例えば、図５に示すように、第１ソース電極３３ａと、第２ソース電極３３ｂ及び第３ソース電極３３ｃによりソース電極３を構成すると共に、第１ゲート電極３４ａと、第２ゲート電極３４ｂ及び第３ゲート電極３４ｃによりゲート電極４を構成しても良い。このような構成であっても、第１実施形態と同様の効果を得ることができる。
【００３１】
本発明の実施形態では、ソース電極群が本発明の「第１電極群」に対応し、ゲート電極群が本発明の「第２電極群」に対応し、同一の列内で一定の間隔で配置されている複数個の入力用電極１が本発明の「第３電極群」に対応している。また、ソース電極３が本発明の「第１電極」に対応し、ゲート電極４が本発明の「第２電極」に対応している。さらに、第１ソース電極３ａ、１３ａ、２３ａ又は３３ａが本発明の「電極ａ」に対応し、第２ソース電極３ｂ、１３ｂ、２３ｂ又は３３ｂが本発明の「電極ｂ」に対応している。そして、第１ゲート電極４ａ、１４ａ、２４ａ又は３４ａが本発明の「電極ｃ」に対応し、第２ゲート電極４ｂ、１４ｂ、２４ｂ又は３４ｂが本発明の「電極ｄ」に対応している。
【図面の簡単な説明】
【００３２】
【図１】第１実施形態に係る半導体装置の構成例を示す図。
【図２】本発明（第１実施形態）と従来例とを比較した図。
【図３】本発明（第２実施形態）と従来例とを比較した図。
【図４】電極形状の一例（第３実施形態）を示す図。
【図５】電極形状の一例（第４実施形態）を示す図。
【図６】第１の従来例を示す図。
【図７】第２の従来例を示す図。
【図８】第３の従来例を示す図。
【符号の説明】
【００３３】
１  入力用電極、３  ソース電極、３ａ、１３ａ、２３ａ、３３ａ  第１ソース電極、
３ｂ、１３ｂ、２３ｂ、３３ｂ  第２ソース電極、４  ゲート電極、４ａ、１４ａ、２４ａ、３４ａ  第１ゲート電極、４ｂ、１４ｂ、２４ｂ、３４ｂ  第２ゲート電極、１０  半導体チップ、１１  （信号入力用の）プローブ針、１２  （信号出力用の）プローブ針
【図１】
2009092589.tif 000003
【図２】
2009092589.tif 000004
【図３】
2009092589.tif 000005
【図４】
2009092589.tif 000006
【図５】
2009092589.tif 000007
【図６】
2009092589.tif 000008
【図７】
2009092589.tif 000009
【図８】
2009092589.tif 000010