(57)【要約】【課題】抵抗値が大きく、また、磁力線が回路に悪影響を及ぼすおそれがあった。【解決手段】（１）（１ａ）渦巻状の巻線本体と、（１ｂ）前記巻線本体の両端部のうち中心側の端部の近傍を起点として外側に向けて延在する配線と、（１ｃ）前記巻線本体の前記中心側の端部と前記配線の中心側の端部とを斜めに接続するビアと、を有するインダクタと、（２）前記巻線本体により規定される仮想平面と平行に、かつ、前記巻線本体の下方に設けられている、複数の遮蔽板片からなる遮蔽板と、を含む。【選択図】図１
2009224438.tif 000002
【特許請求の範囲】
【請求項１】
（１）（１ａ）渦巻状の巻線本体と、
（１ｂ）前記巻線本体の両端部のうち中心側の端部の近傍を起点として外側に向けて延在する配線と、
（１ｃ）前記巻線本体の前記中心側の端部と前記配線の中心側の端部とを斜めに接続するビアと、を有するインダクタと、
（２）前記巻線本体により規定される仮想平面と平行に、かつ、前記巻線本体の下方に設けられている、複数の遮蔽板片からなる遮蔽板と、を含むことを特徴とする半導体装置。
【請求項２】
前記遮蔽板と平行に設けられ、第２の複数の遮蔽板片からなる第２の遮蔽板を更に含み、
前記複数の遮蔽板片が、前記第２の複数の遮蔽板片間の空隙を塞ぐ位置に配置されており、
前記第２の複数の遮蔽板片が、前記複数の遮蔽板片間の空隙を塞ぐ位置に配置されていることを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタを有する半導体装置に関する。
【背景技術】
【０００２】
図４は、従来のインダクタを有する半導体装置の構成を示す平面図及び断面図である。図４に図示された従来の半導体装置ＳＤ１０は、下記の特許文献１〜特許文献３に記載された、インダクタを備える半導体装置と同様に、シリコン基板のような基板ＳＢ上に形成されている回路ＣＫＴの上方にパシベーション層ＰＶを隔てて、層ＬＹ１０、ＬＹ２０に亘りインダクタＣＬ１０を有する。当該インダクタＣＬ１０は、巻線本体Ｗ１０と配線Ｌ１０とを備える。巻線本体Ｗ１０は、中心側の端部ＥＤ１０ａと外側の端部ＥＤ１０ｂとを有し、また、配線Ｌ１０は、前記巻線本体Ｗ１０の端部ＥＤ１０ａに近い一方の端部ＥＤ２０ａと、例えば回路ＣＫＴへの接続個所であるパッドＰＤに接続されている他方の端部ＥＤ２０ｂとを有する。
【０００３】
【特許文献１】特開２００２−１６４４６８号公報
【特許文献２】特開２００３−３４７４１０号公報
【特許文献３】特開２００２−５７２９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の半導体装置ＳＤ１０では、図４（Ｂ）に示されるように、巻線本体Ｗ１０と配線Ｌ１０とを接続するためのビアＶ１０が、当該巻線本体Ｗ１０及び配線Ｌ１０に直交するように（柱状に）設けられていることから、長さＬＧ１０、ＬＧ２０、ＬＧ３０の合計長が長くなり、その結果として抵抗値が大きくなるという問題があった。
【０００５】
従来の半導体装置ＳＤ１０では、また、巻線本体Ｗ１０により生じた磁力線が、回路ＣＫＴと交差することにより、当該回路ＣＫＴの動作に悪影響を及ぼすおそれがあるという問題もあった。
【課題を解決するための手段】
【０００６】
本発明は、上記した課題を解決すべく、以下の適用例により実現される。
【０００７】
［適用例１］
（１）（１ａ）渦巻状の巻線本体と、
（１ｂ）前記巻線本体の両端部のうち中心側の端部の近傍を起点として外側に向けて延在する配線と、
（１ｃ）前記巻線本体の前記中心側の端部と前記配線の中心側の端部とを斜めに接続するビアと、を有するインダクタと、
（２）前記巻線本体により規定される仮想平面と平行に、かつ、前記巻線本体の下方に設けられている、複数の遮蔽板片からなる遮蔽板と、を含むことを特徴とする半導体装置。
【０００８】
適用例１の半導体装置によれば、前記ビアが前記本体と前記配線とを斜めに接続することにより、前記巻線本体及び前記配線に亘る長さ（図１（Ｂ）の長さＬＧ１、ＬＧ２、ＬＧ３の合計長）が従来の長さ（長さＬＧ１０、ＬＧ２０、ＬＧ３０の合計長）より短くなることから、抵抗値を従来に比して低減させることが可能となる。
【０００９】
適用例１の半導体装置によれば、また、前記遮蔽板が、前記巻線本体の下方に設けられていることから、前記巻線本体で生起された磁力線が回路に悪影響を及ぼすおそれを低減することができる。さらに、前記遮蔽板が、前記複数の遮蔽板片からなることにより、各遮蔽板片の面積が、前記遮蔽板全体の面積より小さくなり、その結果、各遮蔽板片における、前記磁力線に起因する渦電流の発生を、複数の遮蔽板片から構成されていない遮蔽板における、渦電流の発生に比して低減することができる。
【００１０】
［適用例２］
前記遮蔽板と平行に設けられ、第２の複数の遮蔽板片からなる第２の遮蔽板を更に含み、
前記複数の遮蔽板片が、前記第２の複数の遮蔽板片間の空隙を塞ぐ位置に配置されており、
前記第２の複数の遮蔽板片が、前記複数の遮蔽板片間の空隙を塞ぐ位置に配置されていることを特徴とする適用例１の半導体装置。
【００１１】
適用例２の半導体装置によれば、前記複数の遮蔽板片及び第２の複数の遮蔽板片が、相互に他方の遮蔽板片間の空隙を塞ぐ位置に配置されていることから、適用例１に比して、前記磁力線が前記回路に悪影響を及ぼすことをより一層低減することができる。
【発明を実施するための最良の形態】
【００１２】
実施例のインダクタについて図面を参照して説明する。
【００１３】
図１は、実施例の半導体装置の構成を示す平面図及び断面図である。実施例の半導体装置ＳＤ１は、図１に示されるように、基板ＳＢ上に形成されている回路ＣＫＴの上方にパシベーション層ＰＶを隔てて、層ＬＹ１及び当該層ＬＹ１の上層であるＬＹ２に亘り、不平衡型（シングルエンド）のインダクタＣＬ１を有する。
【００１４】
インダクタＣＬ１は、巻線本体Ｗ１と配線Ｌ１とを備える。巻線本体Ｗ１は、層ＬＹ２中に形成されており、渦巻状であり、中心側の端部ＥＤ１ａと外側の端部ＥＤ１ｂとを有する。
【００１５】
配線Ｌ１は、層ＬＹ１中に形成されており、巻線本体Ｗ１の端部ＥＤ１ａの近傍から巻線本体Ｗ１の外側に向けて、より正確には、巻線本体Ｗ１の端部ＥＤ１ｂに向けて直線状に延在している。配線Ｌ１は、中心側の端部ＥＤ２ａと、例えば回路ＣＫＴへの接続個所であるパッドＰＤに接続されている外側の端部ＥＤ２ｂとを有する。
【００１６】
巻線本体Ｗ１と配線Ｌ１とは、図１（Ａ）、（Ｂ）に示されるように、巻線本体Ｗ１の端部ＥＤ１ａと配線Ｌ１の端部ＥＤ２ａとがビアＶ１により接続されている。ビアＶ１は、より正確には、図１（Ｂ）に示されるように、端部ＥＤ１ａと端部ＥＤ２ａとを、斜めに、即ち、ＸＹ平面に垂直でない姿勢で（Ｚ軸方向に平行でない姿勢で）、換言すれば、巻線本体Ｗ１と直交せずかつ配線Ｌ１とも直交しない姿勢で接続している。
【００１７】
図２は、実施例の遮蔽板の構成を示す。半導体装置ＳＤ１は、上記に加えて、図２に示されるように、導体からなる遮蔽板Ｓを有する。遮蔽板Ｓは、図１（Ｂ）に示されるように、層ＬＹ１中に、換言すれば、巻線本体Ｗ１の下方にかつ回路ＣＫＴの上方に、巻線本体Ｗ１により規定される仮想平面であるＸＹ平面と平行に、即ち、対向して設けられている。
【００１８】
遮蔽板Ｓは、図２に示されるように、配線Ｌ１が設けられている層ＬＹ１（図１（Ｂ）に図示。）中で、複数の遮蔽板片Ｓａ〜Ｓｇからなり、言い換えれば、遮蔽板Ｓは、複数の遮蔽板片Ｓａ〜Ｓｇに分割されている。
【００１９】
上記したように、実施例の半導体装置ＳＤ１では、ビアＶ１が、巻線本体Ｗ１と配線Ｌ１とを斜めの姿勢で接続することにより、図１（Ｂ）に示されるように、長さＬＧ１、ＬＧ２、ＬＧ３の合計の長さが、従来における、長さＬＧ１０、ＬＧ２０、ＬＧ３０（図４（Ｂ）に図示。）の合計の長さより短くなることから、従来に比して抵抗値を低減させることが可能となる。
【００２０】
実施例の半導体装置ＳＤ１では、さらに、遮蔽板Ｓが、回路ＣＫＴの上方で、巻線本体Ｗ１と対向していることから、巻線本体Ｗ１で発生する磁力線が回路ＣＫＴに悪影響を及ぼすことを回避することができ、しかも、複数の遮蔽板片Ｓａ〜Ｓｇから構成されていることから、前記磁力線に起因する渦電流の発生を、複数の遮蔽板片Ｓａ〜Ｓｇから構成されない場合に比して低減することが可能となる。
【００２１】
図３は、変形例の遮蔽板の構成を示す断面図及び平面図である。変形例の半導体装置は、基本的に、実施例の半導体装置ＳＤ１と同様な構成を有し、他方で、実施例の半導体装置ＳＤ１と異なり、図３（Ａ）に示されるように、第１の遮蔽板Ｓ（実施例の遮蔽板Ｓに相当。）の下方にかつ当該第１の遮蔽板Ｓと平行に、第２の遮蔽板ＳＳとを有する。図３（Ｂ）に示されるように、第１の遮蔽板Ｓは、実施例の遮蔽板Ｓと同様に、複数の遮蔽板片Ｓａ〜Ｓｈからなり、第２の遮蔽板ＳＳもまた、実施例の遮蔽板Ｓと同様に、複数の遮蔽板片ＳＳａ〜ＳＳｈからなる。前者の遮蔽板片Ｓａ〜Ｓｈと、後者の遮蔽板片ＳＳａ〜ＳＳｈとは、遮蔽板片間の間隙を塞ぎ合うように配置されており、例えば、遮蔽板片ＳＳａは、遮蔽板片Ｓａと遮蔽板片Ｓｂとの間の間隙を塞ぐ位置に配置されており、同様に、遮蔽板片Ｓｂは、遮蔽板片ＳＳａと遮蔽板片ＳＳｂとの間の間隙を塞ぐ位置に配置されている。
【００２２】
変形例の半導体装置では、遮蔽板Ｓを構成する遮蔽板片Ｓａ〜Ｓｈと、遮蔽板ＳＳを構成する遮蔽板片ＳＳａ〜ＳＳｈとが、互いに他方の遮蔽板片間の間隙を塞ぐように配置されていることから、巻線本体Ｗ１で生起される磁力線が、第１の遮蔽板Ｓの遮蔽板片Ｓａ〜Ｓｈ間の間隙を、及び、第２の遮蔽板ＳＳの遮蔽板片ＳＳａ〜ＳＳｈ間の間隙を突き抜けることを、複数の遮蔽板片Ｓａ〜Ｓｇからなる遮蔽板Ｓのみを有する実施例に比してより低減することが可能となる。
【図面の簡単な説明】
【００２３】
【図１】実施例の半導体装置の構成を示す図。
【図２】実施例の遮蔽板の構成を示す図。
【図３】変形例の遮蔽板の構成を示す図。
【図４】従来の半導体装置の構成を示す図。
【符号の説明】
【００２４】
ＳＤ１…半導体装置、ＣＬ１…インダクタ、Ｗ１…巻線本体、Ｌ１…配線、Ｖ１…ビア、Ｓ…遮蔽板。
【図１】
2009224438.tif 000003
【図２】
2009224438.tif 000004
【図３】
2009224438.tif 000005
【図４】
2009224438.tif 000006