(57)【要約】 【課題】  供給される電源の電圧が低電圧の状態から上昇し、スイッチング動作を開始するときの移行時間を短縮することができるスイッチングレギュレータおよび電子機器を提供する。【解決手段】  スイッチングレギュレータ１は、電源電圧ＶＢが基準電圧源１０２の電圧以下になったとき、電流源２５が誤差増幅器２２に供給する動作電流を増加する。電源電圧ＶＢが上昇し、基準電圧源１０２の電圧になったとき、低電圧時ＭＯＳオン回路１０によるＭＯＳＦＥＴ１５の強制的オンは停止される。ＭＯＳＦＥＴ９１５がオフになると、出力端子１９の電圧Ｖｏｕｔは低下する。出力端子１９の電圧Ｖｏｕｔが低下し、抵抗素子２０，２１によって分圧された電圧が、基準電圧入力端子２４に入力される電圧になると、動作電流が増加されている誤差増幅器２２の出力電圧Ｖｅｒｒは、動作電流が増加されていないときよりも速く上昇する。【選択図】      図３
2009290947.tif 000002
【特許請求の範囲】
【請求項１】
コンデンサと、
電源に接続され、制御信号に応じて導通状態および非導通状態を切り替えることによって前記コンデンサに充電する充電電流を出力するスイッチング手段と、
前記コンデンサの出力電圧と予め定める基準出力電圧との差に基づいて誤差信号を生成し、生成した誤差信号を、供給される動作電流に応じた遅延時間で出力する誤差信号生成手段と、
前記誤差信号生成手段に前記動作電流を供給する電流源と、
前記誤差信号生成手段によって生成された誤差信号に基づいて、前記スイッチング手段への制御信号を生成する制御信号生成手段と、
前記電源の電圧が予め定める基準電源電圧以下のとき、前記制御信号生成手段によって生成された制御信号に係わらず、前記スイッチング手段を導通状態とする強制出力手段と、
前記電源の電圧が予め定める基準電源電圧以下から予め定める基準電源電圧を超える電圧に変化した後、前記遅延時間を短縮するための予め定める条件が成立したとき、前記電流源が前記誤差信号出力段に供給する動作電流を増加させる電流制御手段とを含むことを特徴とするスイッチングレギュレータ。
【請求項２】
前記予め定める条件は、前記電源の電圧が前記予め定める基準電源電圧以下に変化したという条件、前記制御信号生成手段によって生成された制御信号が予め定める時間以上前記スイッチング手段を導通状態とする状態を継続したという条件、または前記誤差信号生成手段によって生成された誤差信号の値が予め定める基準誤差値を超えたという条件であることを特徴とする請求項１に記載のスイッチングレギュレータ。
【請求項３】
予め定める周期で発振する三角波信号を生成する三角波生成手段をさらに含み、
前記制御信号生成手段は、前記誤差信号生成手段によって生成された誤差信号と、前記三角波生成手段によって生成された三角波信号との差に基づいて、前記制御信号を生成し、
前記予め定める条件は、前記誤差信号生成手段によって出力された誤差信号の値が、前記三角波生成手段によって生成された三角波信号の谷側の波高値の電圧を超えたという条件であることを特徴とする請求項１に記載のスイッチングレギュレータ。
【請求項４】
前記電流制御手段は、前記動作電流を増加した後、前記遅延時間を短縮するための予め定める第２の条件が成立すると、前記増加した動作電流を、増加する前の動作電流の値に戻すことを特徴とする請求項１〜３のいずれか１つに記載のスイッチングレギュレータ。
【請求項５】
前記予め定める第２の条件は、前記制御信号生成手段によって生成された制御信号が、少なくとも２回前記スイッチング手段を非導通状態とする状態から前記スイッチング手段を導通状態とする状態に反転したという条件、前記制御信号生成手段によって生成された制御信号が、前記スイッチング手段を導通状態とする状態に反転した後予め定める第２の時間内に前記スイッチング手段を非導通状態とする状態に反転したという条件、前記誤差信号生成手段によって生成された誤差信号の値が予め定める基準誤差値以下になったという条件、または前記電源の電圧が前記予め定める基準電源電圧よりも大きい予め定める第２の基準電源電圧以上になったという条件であることを特徴とする請求項４に記載のスイッチングレギュレータ。
【請求項６】
予め定める周期で発振する三角波信号を生成する三角波生成手段をさらに含み、
前記タイミング制御手段は、前記誤差信号生成手段によって生成された誤差信号と、前記三角波生成手段によって生成された三角波信号との差に基づいて、前記スイッチング手段が電流を出力するタイミングを制御し、
前記予め定める第２の条件は、記誤差信号生成手段によって出力される誤差信号の値が、前記三角波生成手段によって生成された三角波信号の谷側の波高値の電圧以下になったという条件であることを特徴とする請求項４に記載のスイッチングレギュレータ。
【請求項７】
請求項１〜６のいずれか１つに記載のスイッチングレギュレータを備えていることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電圧源として用いられるスイッチングレギュレータおよび電子機器に関する。
【背景技術】
【０００２】
図１は、従来の技術によるスイッチングレギュレータ９の回路構成を示す図である。スイッチングレギュレータ９は、スイッチングレギュレータ９に供給される電源の電圧が低下したときに、出力電圧を確保するために、スイッチング動作を停止し、出力段のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を常時オンにすることができるスイッチングレギュレータである。
【０００３】
スイッチングレギュレータ９は、一般的に用いられるスイッチングレギュレータに低電圧時ＭＯＳオン回路９０を設けたものであり、低電圧時ＭＯＳオン回路９０の他に、三角波生成回路９１１、比較器９１２、インバータ９１３、オア回路９１４、ＭＯＳＦＥＴ９１５、ダイオード９１６、コイル９１７、コンデンサ９１８、出力端子９１９、抵抗素子９２０，９２１、誤差増幅器９２２、抵抗素子９２３、基準電圧入力端子９２４および電流源９２５を備えている。
【０００４】
比較器９０２は、三角波生成回路９１１の出力と誤差増幅器９２２の出力とを比較して、タイミング制御信号を出力する。タイミング制御信号は、コンデンサ９１９のオンオフを制御する信号であり、インバータ９１３によって反転され、低電圧時ＭＯＳオン回路９０の出力がＬＯＷレベルであるときに、オア回路９１４を介してＭＯＳＦＥＴ９１５のゲートに入力される。誤差増幅器９２２は、出力端子９１９の電圧Ｖｏｕｔを抵抗素子９２０，９２１によって分圧した電圧と、基準電圧入力端子９２４に入力される電圧との差に基づいて誤差信号を生成し、生成した誤差信号を比較器９１２の反転入力端子に入力する。
【０００５】
低電圧時ＭＯＳオン回路９０は、比較器９０１および基準電圧源９０２を備えており、電源電圧ＶＢが比較器９０１の反転入力端子に入力され、基準電圧源９０２の電圧が非反転入力端子に入力されている。電源電圧ＶＢが基準電圧源９０２の電圧以上の場合は、比較器９０１の出力は、ＬＯＷレベルであり、比較器９１２から出力され、インバータ９１３によって反転されたタイミング制御信号は、オア回路９１４を介してＭＯＳＦＥＴ９１５のゲートに入力される。電源電圧ＶＢが基準電圧源９０２の電圧未満の場合は、比較器９０１の出力は、ＨＩＧＨレベルであり、オア回路９１４の出力もＨＩＧＨレベルとなるので、ＭＯＳＦＥＴ９１５は常時オンの状態となる。
【０００６】
図２は、スイッチングレギュレータ９の出力電圧の変化を示すタイムチャートである。電源電圧ＶＢが、基準電圧源９０２の電圧、たとえば７．９Ｖ（ボルト）未満であるとき、比較器９０１の出力はＨＩＧＨレベル、つまりＭＯＳＦＥＴ９１５のゲート電圧Ｖｍｏｓは３Ｖであり、ＭＯＳＦＥＴ９１５はオンである。このとき、誤差増幅器９２２の出力電圧Ｖｅｒｒは、三角波生成回路９１１の出力電圧Ｖｓよりも低い電圧であり、比較器９１２の出力であるタイミング制御信号は、ＨＩＧＨレベルである。
【０００７】
電源電圧ＶＢが上昇し、基準電圧源９０２の電圧、たとえば７．９Ｖ（ボルト）になると、比較器９０１の出力はＬＯＷレベルとなり、低電圧時ＭＯＳオン回路９０によってＭＯＳＦＥＴ９１５を強制的にオンにすることが停止されるが、スイッチング動作を開始するまでに少し時間がかかる。
【０００８】
比較器９０１の出力がＬＯＷレベルになると、オア回路９１４は、タイミング制御信号を出力するが、このときは、タイミング制御信号はＨＩＧＨレベルでる。すなわち、インバータ９１３の出力はＬＯＷレベルであるので、ＭＯＳＦＥＴ９１５のゲート電圧Ｖｍｏｓは０Ｖとなり、ＭＯＳＦＥＴ９１５はオフになる。ＭＯＳＦＥＴ９１５がオフになると、出力端子９１９の電圧Ｖｏｕｔは低下する。
【０００９】
出力端子９１９の電圧Ｖｏｕｔが低下し、抵抗素子９２０，９２１によって分圧された電圧が、基準電圧入力端子９２４に入力される電圧以下になると、たとえば電圧Ｖｏｕｔが５．３Ｖ以下になると、誤差増幅器９２２の出力電圧Ｖｅｒｒが上昇を開始する。出力電圧Ｖｅｒｒが徐々に上昇し、三角波生成回路９１１の出力電圧Ｖｓ以上になると、比較器９１２の出力であるタイミング制御信号は、ＬＯＷレベルなり、すなわち、ＭＯＳＦＥＴ９１５のゲート電圧Ｖｍｏｓは３Ｖとなり、ＭＯＳＦＥＴ９１５はオンになる。このとき、電流源９１５から誤差増幅器９２２に供給される動作電流が少ないために、誤差増幅器９２２の出力電圧Ｖｅｒｒは徐々にしか上昇することができず、出力電圧Ｖｅｒｒが三角波生成回路９１１の出力電圧Ｖｓ以上になるまで、出力端子９１９の電圧Ｖｏｕｔは、４．６Ｖまで低下している。
【００１０】
ＭＯＳＦＥＴ９１５はオンになると、出力端子９１９の電圧Ｖｏｕｔは上昇を開始し、以後、スイッチングレギュレータ９は、スイッチング動作を行い、出力端子９１９の電圧Ｖｏｕｔは、予め定める基準出力電圧である所定の出力電圧まで上昇する。図２では、ＭＯＳＦＥＴ９１５のゲート電圧Ｖｍｏｓは、誤差増幅器２１２の出力電圧Ｖｅｒｒが、三角波生成回路９１１の出力電圧Ｖｓ以上であっても、常に３Ｖになるのではなく、所定の時間だけ０Ｖになるように制御されている。
【００１１】
このように、出力電圧Ｖｅｒｒが上昇し、三角波生成回路９１１の出力電圧Ｖｓ以上になった後は、ＭＯＳＦＥＴ９１５はオンに変化し、スイッチング動作を行いながら、出力端子９１９の電圧Ｖｏｕｔは、上昇する。しかしながら、電流源９１５から誤差増幅器９２２に供給される動作電流が少ないために、低電圧時ＭＯＳオン回路９０によってＭＯＳＦＥＴ９１５を強制的にオンにすることが停止されてから、誤差増幅器２１２の出力電圧Ｖｅｒｒが三角波生成回路９１１の出力電圧Ｖｓ以上になってスイッチング動作を開始すするまでの移行時間が長く、出力端子９１９の電圧Ｖｏｕｔが４．６Ｖまで低下してしまう。
【００１２】
誤差増幅器に供給される動作電流を増やすことができる第１の従来の技術として、低消費電流リニアレギュレータがある。この低消費電流リニアレギュレータは、負荷電流検出用トランジスタを用いて、負荷電流に比例した電流を生成し、生成した電流を誤差増幅器に相当するエラーアンプの動作電流に加算するものである（たとえば特許文献１参照）。
【００１３】
第２の従来の技術として、ボルテージレギュレータがある。このボルテージレギュレータは、電源電圧の変動を検出し、低下した電圧に応じて、誤差増幅器に相当する電圧増幅回路の動作電流を増加することによって、電源増幅回路の過渡応答を改善するものである
（たとえば特許文献２参照）。
【００１４】
【特許文献１】特開２００１−７５６６３号公報
【特許文献２】特開２００６−１８７７４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、上述したいずれの従来の技術も、誤差増幅器の動作電流を増加させることはできるが、スイッチングレギュレータに供給される電源の電圧が低電圧の状態から上昇し、スイッチング動作を開始するときの移行時間を改善することはできないという問題がある。
【００１６】
本発明の目的は、供給される電源の電圧が低電圧の状態から上昇し、スイッチング動作を開始するときの移行時間を短縮することができるスイッチングレギュレータおよび電子機器を提供することである。
【課題を解決するための手段】
【００１７】
本発明（１）は、コンデンサと、
電源に接続され、制御信号に応じて導通状態および非導通状態を切り替えることによって前記コンデンサに充電する充電電流を出力するスイッチング手段と、
前記コンデンサの出力電圧と予め定める基準出力電圧との差に基づいて誤差信号を生成し、生成した誤差信号を、供給される動作電流に応じた遅延時間で出力する誤差信号生成手段と、
前記誤差信号生成手段に前記動作電流を供給する電流源と、
前記誤差信号生成手段によって生成された誤差信号に基づいて、前記スイッチング手段への制御信号を生成する制御信号生成手段と、
前記電源の電圧が予め定める基準電源電圧以下のとき、前記制御信号生成手段によって生成された制御信号に係わらず、前記スイッチング手段を導通状態とする強制出力手段と、
前記電源の電圧が予め定める基準電源電圧以下から予め定める基準電源電圧を超える電圧に変化した後、前記遅延時間を短縮するための予め定める条件が成立したとき、前記電流源が前記誤差信号出力段に供給する動作電流を増加させる電流制御手段とを含むことを特徴とするスイッチングレギュレータである。
【００１８】
また本発明（７）は、前記スイッチングレギュレータを備えていることを特徴とする電子機器である。
【発明の効果】
【００１９】
本発明（１）によれば、電源に接続されたスイッチング手段によって、制御信号に応じて導通状態および非導通状態を切り替えることによって前記コンデンサに充電する充電電流が出力され、誤差信号生成手段によって、前記コンデンサの出力電圧と予め定める基準出力電圧との差に基づいて誤差信号が生成され、生成された誤差信号が、供給される動作電流に応じた遅延時間で出力され、電流源によって、前記誤差信号生成手段に前記動作電流が供給される。
【００２０】
制御信号生成手段によって、前記誤差信号生成手段によって生成された誤差信号に基づいて、前記スイッチング手段への制御信号が生成され、強制出力手段によって、前記電源の電圧が予め定める基準電源電圧以下のとき、前記制御信号生成手段によって生成された制御信号に係わらず、前記スイッチング手段が導通状態とされる。そして、電流制御手段によって、前記電源の電圧が予め定める基準電源電圧以下から予め定める基準電源電圧を超える電圧に変化した後、前記遅延時間を短縮するための予め定める条件が成立したとき、前記電流源が前記誤差信号出力段に供給する動作電流が増加される。
【００２１】
したがって、供給される電源の電圧が低電圧の状態から上昇し、強制出力手段によるスイッチング手段の強制的オンを停止した後、スイッチング動作を開始するとき、前記誤差信号出力段に供給する動作電流が増加されているので、スイッチング動作を開始するまでの移行時間を短縮することができる。
【００２２】
また本発明（７）によれば、前記スイッチングレギュレータを備えているので、動作電流の増加が少なく、かつ移行時間の短いスイッチングレギュレータを用いることができる。
【発明を実施するための最良の形態】
【００２３】
図３は、本発明の実施の第１の形態であるスイッチングレギュレータ１の回路構成の一例を示す図である。スイッチングレギュレータ１は、スイッチングレギュレータ１に供給される電源電圧ＶＢが所定の電圧値以下に低下したときに、出力電圧を確保するために、スイッチング動作を停止し、出力段のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field
Effect Transistor）を常時導通状態（以下「オン」という）にすることができるスイッチングレギュレータである。
【００２４】
スイッチングレギュレータ１は、低電圧時ＭＯＳオン回路１０、三角波生成回路１１、比較器１２、インバータ１３、オア回路１４、ＭＯＳＦＥＴ１５、ダイオード１６、コイル１７、コンデンサ１８、出力端子１９、抵抗素子２０，２１、誤差増幅器２２、抵抗素子２３、基準電圧入力端子２４、電流源２５、Ｄタイプフリップフロップ２６，２７およびＳＲタイプフリップフロップ２８を備えている。
【００２５】
低電圧時ＭＯＳオン回路１０は、比較器１０１および基準電圧源１０２を備えており、電源電圧ＶＢが比較器１０１の反転入力端子に入力され、予め定める基準出力電圧である基準電圧源１０２の電圧が非反転入力端子に入力されている。比較器１０１は、電源電圧ＶＢが基準電圧源１０２の電圧以下になると、ＨＩＧＨレベルの信号を出力し、電源電圧ＶＢが基準電圧源１０２の電圧を超えると、ＬＯＷレベルの信号を出力する。比較器１０１の出力端子は、オア回路１４の入力端子およびＳＲタイプフリップフロップ２８のＳ入力端子に接続されている。低電圧時ＭＯＳオン回路１０およびオア回路１４は、強制出力手段である。
【００２６】
三角波生成手段である三角波生成回路１１は、予め定める周期で発振する三角波信号を生成する回路であり、三角波生成回路１１の出力端子は、比較器１２の非反転入力端子に接続されている。制御信号生成手段である比較器１２は、三角波生成回路１１から出力される三角波信号と、誤差増幅器２２から出力される誤差信号とを比較して、タイミング制御信号を出力する。制御信号であるタイミング制御信号は、三角波信号の値が誤差信号の値以上であると、ＨＩＧＨレベルであり、三角波信号の値が誤差信号の値未満であると、ＬＯＷレベルである。比較器１２の出力端子は、インバータ１３の入力端子およびＤタイプフリップフロップ２６のＣＬＫ入力端子に接続されている。インバータ１３は、比較器１２から出力されるタイミング制御信号のＨＩＧＨレベルとＬＯＷレベルとを反転して出力する。インバータ１３の出力端子は、オア回路１４の入力端子に接続されている。
【００２７】
オア回路１４は、論理和をとる論理回路であり、いずれかの入力がＨＩＧＨレベルであるときに、ＨＩＧＨレベルの信号を出力する。オア回路１４は、出力がＨＩＧＨレベルのとき、たとえば３Ｖの電圧をＭＯＳＦＥＴ１５のゲートに印加し、ＭＯＳＦＥＴ１５をオンにする。オア回路１４は、出力がＬＯＷレベルのとき、たとえば０Ｖの電圧をＭＯＳＦＥＴ１５のゲートに印加し、ＭＯＳＦＥＴ１５を非導通状態（以下「オフ」という）にする。
【００２８】
したがって、低電圧時ＭＯＳオン回路１０の比較器１０１がＨＩＧＨレベルを出力するとき、換言すると、電源電圧ＶＢが基準電圧源１０２の電圧以下のとき、比較器１２からのタイミング制御信号がＨＩＧＨレベルであるかＬＯＷレベルであるかに係わらず、ＭＯＳＦＥＴ１５はオンとなる。そして、低電圧時ＭＯＳオン回路１０の比較器１０１がＬＯＷレベルを出力するとき、換言すると、電源電圧ＶＢが基準電圧源１０２の電圧を超えるとき、ＭＯＳＦＥＴ１５は、タイミング制御信号がＬＯＷレベルのときにオンとなり、タイミング制御信号がＨＩＧＨレベルのときにオフとなる。
【００２９】
スイッチング手段であるＭＯＳＦＥＴ１５は、たとえば金属酸化膜半導体によって形成されるＮチャンネルの電界効果トランジスタであり、ソースが電源電圧ＶＢに接続され、ゲートがオア回路１４の出力端子に接続され、ドレインが、アノードがグランドに接続されているダイオードのカソードおよびコイル１７の一端に接続されている。コンデンサ１８は、一端がグランドに接続され、他端がコイル１７の他端、出力端子１９および抵抗素子２０の一端に接続されている。ＭＯＳＦＥＴ１５がオンのときに、ＭＯＳＦＥＴ１５から出力される充電電流は、コイル１７を介してコンデンサ１８に充電される。
【００３０】
抵抗素子２０は、一端がグランドに接続されている抵抗素子２１と直列に接続され、抵抗素子２０と抵抗素子２１との接続点が、誤差増幅器２２の反転入力端子および抵抗素子２３の一端に接続されている。
【００３１】
誤差信号生成手段である誤差増幅器２２は、出力電圧Ｖｏｕｔと予め定める基準出力電圧との差に基づいて、具体的には、抵抗素子２０，２１，２３の接続点の電圧と基準電圧入力端子２４に入力される電圧とに基づいて誤差信号を生成し、生成した誤差信号を電流源２５から供給される動作電流に応じた遅延時間で出力する。遅延時間は、動作電流が大きいほど短縮される。抵抗素子２０，２１，２３の接続点の電圧は、抵抗素子２０および抵抗素子２１によって分圧された出力電圧の電圧と、抵抗素子２３を介してフィードバックされる誤差増幅器２２の出力電圧とによって決まる電圧である。誤差増幅器２２の出力端子は、増幅器１２の反転入力端子に接続されるとともに、抵抗素子２３を介して、誤差増幅器２２の反転入力端子にフィードバックされる。電流源２５は、ＳＲタイプフリップフロップ２８のＱ出力端子の出力に応じた値の動作電流を誤差増幅器２２に供給する。
【００３２】
Ｄタイプフリップフロップ２６，２７は、Ｄ入力端子を有するフリップフロップであり、ＣＬＫ入力端子の信号がＬＯＷレベルからＨＩＧＨレベルに変化するときのＤ入力端子の信号レベルがＱ出力端子から出力される。Ｄタイプフリップフロップ２６は、ＨＩＧＨレベルの信号、たとえば電源電圧ＶＢがＤ入力端子に接続され、比較器１２の出力端子がＣＬＫ入力端子に接続されている。Ｄタイプフリップフロップ２７は、Ｄタイプフリップフロップ２６のＱ出力端子がＤ入力端子に接続され、比較器１２の出力端子がＣＬＫ入力端子に接続されている。Ｄタイプフリップフロップ２６，２７は、たとえばスイッチング動作が開始されたときにリセットされる。
【００３３】
ＳＲタイプフリップフロップ２８は、セットリセット型のフリップフロップであり、Ｓ入力端子がＨＩＧＨレベルになると、Ｑ出力端子をＨＩＧＨレベルとし、Ｒ入力端子がＨＩＧＨレベルになると、Ｑ出力端子をＬＯＷレベルにする。ＳＲタイプフリップフロップ２８は、比較器１０１の出力端子がＳ入力端子に接続され、Ｄタイプフリップフロップ２７のＱ出力端子がＲ入力端子に接続されている。したがって、ＳＲタイプフリップフロップ２８は、比較器１０１の出力がＨＩＧＨレベルになると、Ｑ出力端子をＨＩＧＨレベルとし、Ｄタイプフリップフロップ２７のＱ出力端子がＨＩＧＨレベルになると、Ｑ出力端子をＬＯＷレベルとする。Ｄタイプフリップフロップ２６，２７およびＳＲタイプフリップフロップ２８は、電流制御手段である。
【００３４】
図４は、電流源２５の回路構成の一例を示す図である。電流源２５は、ＮＰＮ型のトランジスタ（以下「ＮＰＮトランジスタ」という）２５１、抵抗素子２５２、ＰＮＰ型のトランジスタ（以下「ＰＮＰトランジスタ」という）２５３〜２５６および抵抗素子２５７を備えている。ＮＰＮトランジスタ２５１は、ベースがＳＲタイプフリップフロップ２８のＱ出力端子に接続され、エミッタがグランドに接続され、コレクタが抵抗素子２５２を介してＰＮＰトランジスタ２５３のコレクタおよびベース、ならびにＰＮＰトランジスタ２５４のベースに接続されている。
【００３５】
ＰＮＰトランジスタ２５３，２５４は、いずれもエミッタが電源電圧ＶＢに接続され、ベース同士およびトランジスタ２５３のコレクタが接続されており、カレントミラー回路を構成している。ＰＮＰトランジスタ２５４のコレクタは、ＰＮＰトランジスタ２５６のコレクタおよび誤差増幅器２２に接続されている。同様に、ＰＮＰトランジスタ２５５，２５６は、いずれもエミッタが電源電圧ＶＢに接続され、ベース同士およびトランジスタ２５５のコレクタが接続されており、カレントミラー回路を構成している。ＰＮＰトランジスタ２５５のコレクタおよびベースならびにＰＮＰトランジスタ２５６のベースは、抵抗素子２５７を介してグランドに接続されている。ＰＮＰトランジスタ２５６のコレクタは、ＰＮＰトランジスタ２５４のコレクタおよび誤差増幅器２２に接続されている。
【００３６】
したがって、ＰＮＰトランジスタ２５３，２５４のカレントミラー回路による電流と、ＰＮＰトランジスタ２５５，２５６のカレントミラー回路による電流とは、動作電流として、誤差増幅器２２に供給される。ＰＮＰトランジスタ２５５，２５６のカレントミラー回路による電流は、常時誤差増幅器２２に供給されるが、ＰＮＰトランジスタ２５３，２５４のカレントミラー回路による電流は、ＳＲタイプフリップフロップ２８のＱ出力端子がＨＩＧＨレベルのときに、誤差増幅器２２に供給される動作電流である。ＰＮＰトランジスタ２５５，２５６のカレントミラー回路による電流に加算されるＰＮＰトランジスタ２５３，２５４のカレントミラー回路による電流の値は、誤差増幅器２２が誤差信号を出力する遅延時間をほぼ「０」にすることができる値に設定される。
【００３７】
図５は、スイッチングレギュレータ１の出力電圧の変化を示すタイムチャートである。電源電圧ＶＢが、基準電圧源１０２の電圧、たとえば７．９Ｖ（ボルト）未満になると、比較器１０１の出力はＬＯＷレベルからＨＩＧＨレベルに変化する。比較器１０１の出力がＨＩＧＨレベルに変化すると、ＭＯＳＦＥＴ１５のゲート電圧Ｖｍｏｓは３Ｖとなり、ＭＯＳＦＥＴ１５はオンになるとともに、ＳＲタイプフリップフロップ２８のＱ出力端子がＨＩＧＨレベルになり、電流源２５から誤差増幅器２５に供給される動作電流が増加する。電源電圧ＶＢが、基準電圧源１０２の電圧未満であるとき、誤差増幅器２２の出力電圧Ｖｅｒｒは、三角波生成回路１１の出力電圧Ｖｓよりも低い電圧になり、比較器１２の出力であるタイミング制御信号は、ＨＩＧＨレベルである。
【００３８】
電源電圧ＶＢが上昇し、基準電圧源１０２の電圧、たとえば７．９Ｖ（ボルト）になったとき、比較器１０１の出力はＨＩＧＨレベルからＬＯＷレベルに変化し、低電圧時ＭＯＳオン回路１０によるＭＯＳＦＥＴ１５の強制的オンが停止され、スイッチング動作への移行が開始される。
【００３９】
比較器１０１の出力がＬＯＷレベルとなると、オア回路１４は、インバータ１３を経由したタイミング制御信号を出力するが、このとき、比較器１２から出力されるタイミング制御信号はＨＩＧＨレベルであるので、ＭＯＳＦＥＴ１５のゲート電圧Ｖｍｏｓは０Ｖとなり、ＭＯＳＦＥＴ１５はオフになる。ＭＯＳＦＥＴ９１５がオフになると、出力端子１９の電圧Ｖｏｕｔは低下する。
【００４０】
出力端子１９の電圧Ｖｏｕｔが低下し、抵抗素子２０，２１によって分圧された電圧が、基準電圧入力端子２４に入力される電圧になると、たとえば電圧Ｖｏｕｔが５．３Ｖになると、誤差増幅器２２の出力電圧Ｖｅｒｒが上昇する。このとき、ＳＲタイプフリップフロップ２８のＱ出力端子がＨＩＧＨレベルであるので、電流源２５が誤差増幅器２２に供給する動作電流は、増加している。したがって、出力電圧Ｖｅｒｒは、動作電流が増加されていないときよりも速い速度で上昇する。
【００４１】
出力電圧Ｖｅｒｒが三角波生成回路１１の出力電圧Ｖｓ以上になると、比較器１２の出力であるタイミング制御信号は、ＬＯＷレベルなり、すなわち、ＭＯＳＦＥＴ１５のゲート電圧Ｖｍｏｓは３Ｖとなり、ＭＯＳＦＥＴ１５はオンになる。電流源２５の動作電流が増加しているので、出力端子１９の出力電圧Ｖｏｕｔは、図２に示した従来の技術では４．６Ｖまで低下したが、４．６Ｖまで低下することなく、５．３Ｖから上昇を開始している。
【００４２】
以後、スイッチングレギュレータ１は、スイッチング動作を行い、出力端子１９の電圧Ｖｏｕｔは、所定の出力電圧まで上昇する。図５では、図２の場合と同様に、ＭＯＳＦＥＴ１５のゲート電圧Ｖｍｏｓは、誤差増幅器１２の出力電圧Ｖｅｒｒが、三角波生成回路１１の出力電圧Ｖｓ以上であっても、常に３Ｖになるのではなく、所定の時間だけ０Ｖになるように制御されている。
【００４３】
スイッチングレギュレータ１は、電源電圧ＶＢが基準電圧源１０２の電圧未満になった後、電流源１５から誤差増幅器２２に供給する動作電流を増加しているので、低電圧時ＭＯＳオン回路１０によるＭＯＳＦＥＴ９１５の強制的オンを停止した後、スイッチング動作を開始するまでの移行時間を短くすることができる。
【００４４】
このように、電源電圧ＶＢに接続されたＭＯＳＦＥＴ１５によって、タイミング制御信号に応じて導通状態および非導通状態を切り替えることによってコンデンサ１８に充電する充電電流が出力され、誤差増幅器２２によって、コンデンサ１８の出力電圧Ｖｏｕｔと基準電圧源１０２の電圧との差に基づいて誤差信号が生成され、生成された誤差信号が、供給される動作電流に応じた遅延時間で出力され、電流源２５によって、誤差増幅器２２に前記動作電流が供給される。
【００４５】
比較器１２によって、誤差増幅器２２によって生成された誤差信号に基づいて、ＭＯＳＦＥＴ１５へのタイミング制御信号が生成され、低電圧時ＭＯＳオン回路１０およびオア回路１４によって、電源電圧ＶＢの電圧が基準電圧源１０２の電圧以下のとき、比較器１２によって生成されたタイミング制御信号に係わらず、ＭＯＳＦＥＴ１５が導通状態とされる。そして、Ｄタイプフリップフロップ２６，２７およびＳＲタイプフリップフロップ２８によって、前記電源の電圧が基準電圧源１０２の電圧以下から基準電圧源１０２の電圧を超える電圧に変化した後、前記遅延時間を短縮するための予め定める条件が成立したとき、電流源２５が誤差増幅器２２に供給する動作電流が増加される。
【００４６】
したがって、電源電圧ＶＢが低電圧の状態から上昇し、低電圧時ＭＯＳオン回路１０およびオア回路１４によるＭＯＳＦＥＴ１５の強制的オンを停止した後、スイッチング動作を開始するとき、誤差増幅器２２に供給する動作電流が増加されているので、スイッチング動作を開始するまでの移行時間を短縮することができる。
【００４７】
さらに、前記予め定める条件は、電源電圧ＶＢが基準電圧源１０２の電圧以下に変化したという条件である。したがって、ＭＯＳＦＥＴ１５が常時導通状態に変化したときに、動作電流を増加するので、すぐに復帰する場合にも確実に動作電流が増加した状態で復帰させることができ、移行時間を短縮することができる。
【００４８】
さらに、Ｄタイプフリップフロップ２６，２７およびＳＲタイプフリップフロップ２８によって、前記動作電流が増加された後、前記遅延時間を短縮するための予め定める第２の条件が成立すると、前記増加された動作電流が、増加される前の動作電流の値に戻されるので、スイッチング動作を開始した後は動作電流の増加を回避することができる。
【００４９】
さらに、前記予め定める第２の条件は、比較器１２によって生成されたタイミング制御信号が、少なくとも２回ＭＯＳＦＥＴ１５を非導通状態とする状態からＭＯＳＦＥＴ１５を導通状態とする状態に反転したという条件である。したがって、ＭＯＳＦＥＴ１５が少なくとも２回オンされたとき、すなわち出力電圧Ｖｏｕｔが予め定める基準出力電圧に近づいたときに、動作電流を、増加する前の動作電流の値に戻すことができるので、動作電流を増やしている時間を短縮することができ、消費電流を低減することができる。
【００５０】
図６は、本発明の実施の第２の形態であるスイッチングレギュレータ２の回路構成の一例を示す図である。スイッチングレギュレータ２は、図３に示したスイッチングレギュレータ１と、ＳＲタイプフリップフロップ２８のセット条件およびリセット条件が異なり、図３に示したＤタイプフリップフロップ２６，２７に代えて、ワンショット回路３０，３５、充放電回路３１，３６、比較器３２，３７、基準電圧源３３，３８、インバータ３４およびアンド回路３９を備えている。他の構成要素については、同じ参照符号を付して、重複を避けるために説明は省略する。
【００５１】
ワンショット回路３０は、入力信号がＨＩＧＨレベルからＬＯＷレベルに変化したときに、ワンショットパルスを生成する回路であり、比較器１２の出力端子がワンショット回路３０の入力端子に接続されている。充放電回路３１は、たとえばコンデンサおよび抵抗などによって構成される充放電回路であり、ワンショット回路３０からのワンショットパルスが入力されると、出力電圧が０Ｖになり、以後出力電圧が徐々に上昇する。比較器３２は、充放電回路３１の出力電圧が、基準電圧源３３の電圧以上になると、ＨＩＧＨレベルの信号を出力する。
【００５２】
比較器３２の出力端子は、ＳＲタイプフリップフロップ２８のＳ入力端子に接続されており、比較器３２の出力がＨＩＧＨレベルになると、ＳＲタイプフリップフロップ２８のＱ出力端子もＨＩＧＨレベルに変化し、電流源２５が誤差増幅器２２に供給する動作電流が増加する。すなわち、ワンショット回路３０、充放電回路３１、比較器３２および基準電圧源３３は、比較器１２が出力するタイミング制御信号が、所定の時間以上ＬＯＷレベル、つまりＭＯＳＦＥＴ１５をオンにする状態を継続したとき、動作電流を増加するための回路である。ＭＯＳＦＥＴ１５をオンにする状態が予め定める時間である所定の時間以上継続することは、電源電圧ＶＢが低下しているときに発生する。
【００５３】
インバータ３４は、比較器１２の出力であるタイミング制御信号のＨＩＧＨレベルとＬＯＷレベルとを反転し、反転したタイミング制御信号を、ワンショット回路３０およびアンド回路３９に入力する。ワンショット回路３５は、インバータ３４からの反転したタイミング制御信号がＨＩＧＨレベルからＬＯＷレベルに変化したときに、ワンショットパルスを生成する回路である。充放電回路３６は、たとえばコンデンサおよび抵抗などによって構成される充放電回路であり、ワンショット回路３０からのワンショットパルスが入力されると、出力電圧が０Ｖになり、以後出力電圧が徐々に上昇する。
【００５４】
比較器３７は、充放電回路３６の出力電圧が、基準電圧源３３の電圧以上になるまで、ＨＩＧＨレベルの信号を出力する。アンド回路３９は、比較器３７の出力がＨＩＧＨレベルであるときに、インバータ３４からの反転したタイミング制御信号がＨＩＧＨレベルになると、ＨＩＧＨレベルの信号を出力する。アンド回路３９の出力端子は、ＳＲタイプフリップフロップ２８のＲ入力端子に接続されており、アンド回路３９の出力がＨＩＧＨレベルになると、ＳＲタイプフリップフロップ２８のＱ出力端子はＬＯＷレベルに変化し、電流源２５が誤差増幅器２２に供給する動作電流は、増加する前の動作電流の値に戻る。
【００５５】
すなわち、インバータ３４、ワンショット回路３５、充放電回路３６、比較器３７、基準電圧源３８およびアンド回路３９は、比較器１２が出力するタイミング制御信号が、ＨＩＧＨレベルになった後、予め定める第２の時間である第２の所定の時間内にＬＯＷレベルに変化したとき、つまりＭＯＳＦＥＴ１５がオンになった後短時間でオフになったとき、動作電流を、増加する前の動作電流の値に戻すための回路である。ＭＯＳＦＥＴ１５がオンになった後短時間でオフになることは、出力電圧Ｖｏｕｔが所定の出力電圧に近い値のときに発生する。
【００５６】
このように、前記予め定める条件は、比較器１２によって生成されたタイミング制御信号が所定の時間以上ＭＯＳＦＥＴ１５を導通状態とする状態を継続したという条件である。したがって、ＭＯＳＦＥＴ１５のオフ時間が所定の時間以上継続したとき、すなわち、出力電圧が大きく低下したときにのみ動作電流を増加するので、出力電圧の低下が少なく、動作電流を増やさなくても、移行時間が遅くならない場合には、電流を増加させないで移行することができる。
【００５７】
さらに、前記予め定める第２の条件は、比較器１２によって生成されたタイミング制御信号が、ＭＯＳＦＥＴ１５を導通状態とする状態に反転した後第２の所定の時間内にＭＯＳＦＥＴ１５を非導通状態とする状態に反転したという条件である。したがって、ＭＯＳＦＥＴ１５がオンとなっている時間が短くなったとき、すなわち、出力電圧Ｖｏｕｔが所定の出力電圧に近づいたときに、動作電流を増加する前の値に戻すので、動作電流を増やしている時間を短縮することができ、消費電流を低減することができる。
【００５８】
図７は、本発明の実施の第３の形態であるスイッチングレギュレータ３の回路構成の一例を示す図である。スイッチングレギュレータ３は、図３に示したスイッチングレギュレータ１と、ＳＲタイプフリップフロップ２８のセット条件およびリセット条件が異なり、図３に示したＤタイプフリップフロップ２６，２７に代えて、比較器４１、基準電圧源４２およびインバータ４３を備えている。他の構成要素については、同じ参照符号を付して、重複を避けるために説明は省略する。
【００５９】
比較器４１は、誤差増幅器２２の出力端子が非反転入力端子に接続され、基準電圧源４２が反転入力端子に接続されている。比較器４１は、誤差増幅器２２の出力である誤差信号の電圧が、基準電圧源４２の電圧以上になると、ＨＩＧＨレベルの信号を出力する。比較器４１の出力端子は、ＳＲタイプフリップフロップ２８のＳ入力端子に接続されており、比較器４１の出力がＨＩＧＨレベルになると、ＳＲタイプフリップフロップ２８のＱ出力端子もＨＩＧＨレベルに変化し、電流源２５が誤差増幅器２２に供給する動作電流が増加する。
【００６０】
比較器４１の出力端子は、インバータ４３を介して、ＳＲタイプフリップフロップ２８のＲ入力端子にも接続されており、比較器４１の出力がＬＯＷレベルになると、つまり誤差増幅器２２の出力である誤差信号の電圧が予め定める基準誤差値である基準電圧源４２の電圧未満になると、ＳＲタイプフリップフロップ２８のＱ出力端子はＬＯＷレベルに変化し、電流源２５が誤差増幅器２２に供給する動作電流は、増加する前の動作電流の値に戻る。
【００６１】
このように、前記予め定める条件は、誤差増幅器２２によって生成された誤差信号の値が基準電圧源４２の電圧を超えたという条件である。したがって、出力電圧Ｖｏｕｔと所定の出力電圧との差が、大きい場合のみ動作電流を増加するので、出力電圧Ｖｏｕｔの低下が少なく、動作電流を増やさなくても、移行時間が遅くならない場合には、動作電流を増加させないで移行することができる。
【００６２】
さらに、前記予め定める第２の条件は、誤差増幅器２２によって生成された誤差信号の値が予め定める基準誤差値以下になったという条件である。したがって、出力電圧Ｖｏｕｔと所定の出力電圧との差が大きくなくなったときに、動作電流を増加する前の値に戻すので、動作電流を増やしている時間を短縮することができ、消費電流を低減することができる。
【００６３】
図８は、本発明の実施の第４の形態であるスイッチングレギュレータ４の回路構成の一例を示す図である。スイッチングレギュレータ４は、図３に示したスイッチングレギュレータ１と、ＳＲタイプフリップフロップ２８のセット条件およびリセット条件が異なり、図３に示したＤタイプフリップフロップ２６，２７に代えて、比較器５１およびインバータ５２を備えている。他の構成要素については、同じ参照符号を付して、重複を避けるために説明は省略する。
【００６４】
三角回路生成回路１１は、抵抗素子１１１〜１１３、比較器１１４，１１５、ＳＲタイプフリップフロップ１１６および充放電回路１１７を備えている。抵抗素子１１１〜１１３は、予め定める周期で発振する三角波信号の山側の波高値と谷側の波高値とを決めるための抵抗素子である。抵抗素子１１１、抵抗素子１１２および抵抗素子１１３は、この順序で直列に接続され、抵抗素子１１１の一端は電源電圧ＶＢに接続され、抵抗素子１１３の一端は、グランドに接続されている。
【００６５】
比較器１１４は、非反転入力端子に充放電回路１１７の出力端子が接続され、抵抗素子１１１と抵抗素子１１２との接続点が反転入力端子に接続されている。抵抗素子１１１と抵抗素子１１２との接続点の電圧は、三角波信号の山側の波高値を決める電圧である。比較器１１４は、充放電回路１１７の出力電圧、つまり三角波信号の電圧が抵抗素子１１１と抵抗素子１１２との接続点の電圧以上になると、ＨＩＧＨレベルの信号を出力する。
【００６６】
比較器１１５は、反転入力端子に充放電回路１１７の出力端子が接続され、抵抗素子１１２と抵抗素子１１３との接続点が非反転入力端子に接続されている。抵抗素子１１２と抵抗素子１１３との接続点の電圧は、三角波信号の谷側の波高値を決める電圧である。比較器１１５は、充放電回路１１７の出力電圧、つまり三角波信号の電圧が抵抗素子１１２と抵抗素子１１３との接続点の電圧以下になると、ＨＩＧＨレベルの信号を出力する。
【００６７】
ＳＲタイプフリップフロップ１１６は、セットリセット型のフリップフロップであり、比較器１１４の出力端子がＳ入力端子に接続され、比較器１１５の出力端子がＲ入力端子に接続されている。ＳＲタイプフリップフロップ１１６は、比較器１１４の出力がＨＩＧＨレベルになると、反転Ｑ出力端子は、ＬＯＷレベルの信号を出力し、比較器１１５の出力がＨＩＧＨレベルになると、反転Ｑ出力端子は、ＨＩＧＨレベルの信号を出力する。
【００６８】
充放電回路１１７は、三角波信号を出力する回路であり、たとえばコンデンサおよび抵抗などによって構成される。充放電回路１１７は、ＳＲタイプフリップフロップ１１６の反転Ｑ出力端子の出力がＨＩＧＨレベルであると、出力電圧が上昇し、ＬＯＷレベルであると、出力電圧が下降する。
【００６９】
比較器５１は、誤差増幅器２２の出力端子が非反転入力端子に接続され、抵抗素子１１２と抵抗素子１１３との接続点が反転入力端子に接続されている。比較器５１は、誤差増幅器２２の出力である誤差信号の電圧が、抵抗素子１１２と抵抗素子１１３との接続点の電圧、つまり三角波信号の谷側の波高値の電圧以上になると、ＨＩＧＨレベルの信号を出力する。比較器５１の出力端子は、ＳＲタイプフリップフロップ２８のＳ入力端子に接続されており、比較器５１の出力がＨＩＧＨレベルになると、ＳＲタイプフリップフロップ２８のＱ出力端子もＨＩＧＨレベルに変化し、電流源２５が誤差増幅器２２に供給する動作電流が増加する。
【００７０】
比較器５１の出力端子は、インバータ５２を介して、ＳＲタイプフリップフロップ２８のＲ入力端子にも接続されており、比較器５１の出力がＬＯＷレベルになると、つまり誤差増幅器２２の出力である誤差信号の電圧が、抵抗素子１１２と抵抗素子１１３との接続点の電圧、三角波信号の谷側の波高値の電圧未満になると、ＳＲタイプフリップフロップ２８のＱ出力端子はＬＯＷレベルに変化し、電流源２５が誤差増幅器２２に供給する動作電流は、増加する前の動作電流の値に戻る。
【００７１】
このように、三角波生成回路１１によって、予め定める周期で発振する三角波信号が生成され、比較器１２によって、誤差増幅器２２によって生成された誤差信号と、三角波生成回路１１によって生成された三角波信号との差に基づいて、タイミング制御信号が生成される。そして、前記予め定める条件は、誤差増幅器２２によって出力された誤差信号の値が、三角波生成回路１１によって生成された三角波信号の谷側の波高値の電圧を超えたという条件である。したがって、三角波生成回路１１で用いる三角波信号の谷側の波高値の電圧を、スイッチングレギュレータ３の基準電圧源４２の電圧として用いることができ、スイッチングレギュレータ３の基準電圧源４２を設ける必要がない。
【００７２】
さらに、三角波生成回路１１によって、予め定める周期で発振する三角波信号が生成され、比較器１２によって、誤差増幅器２２によって生成された誤差信号と、三角波生成回路１１によって生成された三角波信号との差に基づいて、タイミング制御信号が生成される。そして、前記予め定める第２の条件は、誤差増幅器２２によって出力される誤差信号の値が、三角波生成回路１１によって生成された三角波信号の谷側の波高値の電圧以下になったという条件である。したがって、三角波生成回路１１で用いる三角波信号の谷側の波高値の電圧を、スイッチングレギュレータ３の基準電圧源４２の電圧として用いることができ、スイッチングレギュレータ３の基準電圧源４２を設ける必要がない。
【００７３】
図９は、本発明の実施の第５の形態であるスイッチングレギュレータ５の回路構成の一例を示す図である。スイッチングレギュレータ５は、図３に示したスイッチングレギュレータ１と、ＳＲタイプフリップフロップ２８のリセット条件が異なり、図３に示したＤタイプフリップフロップ２６，２７に代えて、比較器６１および基準電圧源６２を備えている。他の構成要素については、同じ参照符号を付して、重複を避けるために説明は省略する。
【００７４】
比較器６１は、電源電圧ＶＢが非反転入力端子に接続され、基準電圧源６２が反転入力端子に接続されている。基準電圧源６２の電圧は、予め定める第２の基準電源電圧である正常時の電圧であり、基準電圧源１０２の電圧よりも高い所定の電源電圧である。
【００７５】
比較器６１は、電源電圧ＶＢが基準電圧源６２の電圧以上になると、ＨＩＧＨレベルの信号を出力する。比較器６１の出力端子は、ＳＲタイプフリップフロップ２８のＲ入力端子に接続されており、比較器６１の出力がＨＩＧＨレベルになると、つまり電源電圧ＶＢが基準電圧源６２の電圧以上になると、ＳＲタイプフリップフロップ２８のＱ出力端子はＬＯＷレベルに変化し、電流源２５が誤差増幅器２２に供給する動作電流は、増加する前の動作電流の値に戻る。
【００７６】
このように、前記予め定める第２の条件は、電源電圧ＶＢが基準電圧源１０２の電圧よりも大きい正常時の電圧以上になったという条件である。すなわち、電源電圧ＶＢが安定したときに、動作電流を、増加する前の動作電流の値に戻すので、過渡的な状態での動作電流の増減の繰り返しを防止することができる。
【００７７】
上述した第１〜第５の実施の形態では、それぞれにＳＲタイプフリップフロップ２８のセット条件およびリセット条件を示したが、第１〜第５の実施の形態のいずれかに示したセット条件の１つと、第１〜第５の実施の形態のいずれかに示したリセット条件の１つとを自由に組み合わせてもよい。
【００７８】
上述したスイッチングレギュレータ１〜５は、車両に搭載される制御用の電子機器、たとえばエンジン制御用の電子制御ユニット（ＥＣＵ）などに用いられる電源として適用することができる。
【００７９】
このように、電子機器は、スイッチングレギュレータ１〜５のいずれかを備えているので、動作電流の増加が少なく、かつ移行時間の短いスイッチングレギュレータを用いることができる。
【図面の簡単な説明】
【００８０】
【図１】従来の技術によるスイッチングレギュレータ９の回路構成を示す図である。
【図２】スイッチングレギュレータ９の出力電圧の変化を示すタイムチャートである。
【図３】本発明の実施の第１の形態であるスイッチングレギュレータ１の回路構成の一例を示す図である。
【図４】電流源２５の回路構成の一例を示す図である。
【図５】スイッチングレギュレータ１の出力電圧の変化を示すタイムチャートである。
【図６】本発明の実施の第２の形態であるスイッチングレギュレータ２の回路構成の一例を示す図である。
【図７】本発明の実施の第３の形態であるスイッチングレギュレータ３の回路構成の一例を示す図である。
【図８】本発明の実施の第４の形態であるスイッチングレギュレータ４の回路構成の一例を示す図である。
【図９】本発明の実施の第５の形態であるスイッチングレギュレータ５の回路構成の一例を示す図である。
【符号の説明】
【００８１】
１〜５，９  スイッチングレギュレータ
１０，９１０  低電圧時ＭＯＳオン回路
１１，９１１  三角波生成回路
１２，３２，３７，４１，５１，６１，１０１，１１４，１１５，９０１，９１２  比較器
１３，３４，４３，５２，９１３  インバータ
１４，９１４  オア回路
１５，９１５  ＭＯＳＦＥＴ
１６，９１６  ダイオード
１７，９１７  コイル
１８，９１８  コンデンサ
１９，９１９  出力端子
２０，２１，２３，１１１〜１１３，９２０，９２１，９２３  抵抗素子
２２，９２２  誤差増幅器
２４，９２４  基準電圧入力端子
２５，９２５  電流源
２６，２７  Ｄタイプフリップフロップ
２８，１１６  ＳＲタイプフリップフロップ
３０，３５  ワンショット回路
３１，３６，１１７  充放電回路
３９  アンド回路
３３，３８，４２，６２，１０２，９０２  基準電圧源
【図１】
2009290947.tif 000003
【図２】
2009290947.tif 000004
【図３】
2009290947.tif 000005
【図４】
2009290947.tif 000006
【図５】
2009290947.tif 000007
【図６】
2009290947.tif 000008
【図７】
2009290947.tif 000009
【図８】
2009290947.tif 000010
【図９】
2009290947.tif 000011