(57)【要約】【課題】加熱工程において不純物がドープされた炭化珪素基板の反りを発生させることなく、炭化珪素半導体素子を製造する方法を提供する。【解決手段】炭化珪素基板１の主面上に形成された炭化珪素層２の少なくとも一部に不純物イオンを注入し、不純物注入領域４を形成する工程（Ａ）と、炭化珪素層の表面にキャップ層５を形成する工程（Ｂ）と、炭化珪素基板を第一の設定温度まで第一の昇温レートで加熱する工程（Ｃ）と、加熱工程（Ｃ）の後に、前記第一の昇温レートよりも小さい第二の昇温レートで第二の設定温度まで炭化珪素基板１を加熱する工程（Ｄ）と、を包含することにより、炭化珪素基板１が熱処理によって反ることを少なくすることできる。【選択図】図１
2009049219.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素基板の主面上に形成された炭化珪素層の少なくとも一部に不純物イオンを注入し、不純物イオン注入領域を形成する工程（Ａ）と、
前記炭化珪素層の表面にキャップ層を形成する工程（Ｂ）と、
前記炭化珪素基板を第一の設定温度まで第一の昇温レートで加熱する工程（Ｃ）と、
前記加熱工程（Ｃ）の後に、前記第一の昇温レートよりも小さい第二の昇温レートで第二の設定温度まで前記炭化珪素基板を加熱する工程（Ｄ）と、
を包含することを特徴とする炭化珪素半導体素子の製造方法。
【請求項２】
前記加熱工程（Ｃ）は、前記炭化珪素基板を前記第一の設定温度で保持することを特徴とする請求項１に記載の炭化珪素半導体素子の製造方法。
【請求項３】
前記加熱工程（Ｃ）における前記第一の昇温レートが、２００℃／分以上１０００℃／分以下であることを特徴とする請求項１または２に記載の炭化珪素半導体素子の製造方法。
【請求項４】
前記加熱工程（Ｄ）における前記第二の昇温レートが、１０℃／分以上５０℃／分以下であることを特徴とする請求項１または２に記載の炭化珪素半導体素子の製造方法。
【請求項５】
前記加熱工程（Ｃ）において前記第一の設定温度が、１４００℃より高く１７００℃以下である請求項１から４のいずれか一つに記載の炭化珪素半導体素子の製造方法。
【請求項６】
前記炭化珪素基板は、少なくとも５０ｍｍ以上の直径を有することを特徴とする炭化珪素ウエハである請求項１から５のいずれか一つに記載の炭化珪素半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素を用いた半導体素子の製造方法に関する。
【背景技術】
【０００２】
炭化珪素（シリコンカーバイド、ＳｉＣ）は、珪素（Ｓｉ）に比べてバンドギャップが大きく、絶縁破壊電界強度が高いことなどから、次世代の低損失パワーデバイス等へ応用されることが期待される半導体材料である。炭化珪素は、立方晶系の３Ｃ−ＳｉＣや六方晶系の６Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ等、多くのポリタイプを有する。この中で、実用的な炭化珪素半導体素子を作製するために一般的に使用されているのが４Ｈ−ＳｉＣである。そして、ｃ軸の結晶軸に対し垂直な（０００１）面にほぼ一致する面を主面とする基板が広く用いられる。
【０００３】
炭化珪素半導体素子（ＳｉＣ半導体素子）を形成するためには、炭化珪素基板（ＳｉＣ基板）上に半導体素子の活性領域となるエピタキシャル成長層を形成し、この層の選択された領域で導電型やキャリア濃度を制御することが必要となる。選択された局所的な領域に不純物ドープ層を形成するためには、不純物ドーパントをエピタキシャル成長層中にイオン注入することが必要不可欠である。
【０００４】
以下、図６（ａ）〜（ｄ）を参照しながら、従来の不純物ドープ層の形成方法について、ＭＯＳＦＥＴにおけるｐ型ウェル領域を形成する方法を例に説明する。
【０００５】
まず、図６（ａ）に示すように、ＳｉＣ基板４０にｎ型ドリフト層として機能する炭化珪素層４１を形成する。ＳｉＣ基板４０として、（０００１）面より数度（オフ角）傾けてステップ密度を増大させた表面（ステップ構造表面）を有する直径が５０ｍｍ以上の基板が用いられ、炭化珪素層４１はステップの横方向成長によるステップフローを利用してエピタキシャル成長させる。続いて、炭化珪素層４１の表面にイオン注入マスク４２を形成する。注入マスク４２は、炭化珪素層４１のうち、ｐ型ウェル領域４３が形成される領域以外の領域上に設けられる。
【０００６】
次に、図６（ｂ）に示すように、注入マスク４２の上方から炭化珪素層４１に不純物イオン（Ａｌイオン）４４を注入する。
【０００７】
その後、図６（ｃ）に示すように、注入マスク４２を除去した後、不純物イオン注入層４３が形成された炭化珪素層４１の表面のみにキャップ層４５（例えばカーボン膜）を形成する。
【０００８】
その後、図６（ｄ）に示すように、イオン注入による損傷の回復と不純物イオンの活性化のために活性化アニール処理を行う。活性化アニール処理は炭化珪素基板４０を１７００℃以上の温度まで加熱することにより行う。活性化アニール処理によって、炭化珪素層４１の一部に不純物ドープ層としてｐ型ウェル領域４６が形成される。炭化珪素層４１のうちｐ型ウェル領域４６が形成されていない領域はｎ型ドリフト領域４７となる。
【特許文献１】特許第３７６０６８８号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従来、炭化珪素半導体素子は、数センチ角程度のカット基板を用いて作製されていた。これは、大きな炭化珪素単結晶を得るのが難しかったこと、および、炭化珪素半導体素子が研究開発段階にあったことによる。
【００１０】
しかし、近年、大きな炭化珪素単結晶を製造する技術も確立され、２インチ以上の炭化珪素ウエハが利用できるようになってきた。また、炭化珪素半導体素子の開発も進み、商業的製品を試作、あるいは製造する段階にある。このため、２インチあるいはそれ以上の大きさの炭化珪素基板を用いて炭化珪素半導体素子を製造する技術を開発することが課題となっている。
【００１１】
本願発明者が、従来の製造技術を用いて、２インチ以上の炭化珪素ウエハに炭化珪素半導体素子を作製したところ、上述した不純物ドープ領域を形成した後に炭化珪素ウエハが大きく反ってしまうという問題が生じることが分かった。炭化珪素ウエハが反ってしまうと、リソグラフィ工程において正確なパターンの形成が困難になるだけでなく、炭化珪素ウエハを種々の半導体製造装置において正しく取り扱うことが困難となり、炭化珪素半導体素子を作製するための種々の製造工程を全く行うことができなくなる。
【００１２】
本発明は、このような従来技術の課題を解決し、基板の反りを発生させることなく、炭化珪素半導体素子を製造する方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の炭化珪素半導体素子の製造方法は、炭化珪素基板の主面上に形成された炭化珪素層の少なくとも一部に不純物イオンを注入し、不純物イオン注入領域を形成する工程（Ａ）と、前記炭化珪素層の表面にキャップ層を形成する工程（Ｂ）と、前記炭化珪素基板を第一の設定温度まで第一の昇温レートで加熱する工程（Ｃ）と、前記加熱工程（Ｃ）の後に、前記第一の昇温レートよりも小さい第二の昇温レートで第二の設定温度まで前記炭化珪素基板を加熱する工程（Ｄ）と、を包含する。
【００１４】
好適な実施形態として、前記加熱工程（Ｃ）は、前記炭化珪素基板を前記第一の設定温度で保持する。
【００１５】
好適な実施形態として、前記加熱工程（Ｃ）における前記第一の昇温レートが、２００℃／分以上１０００℃／分以下である。
【００１６】
好適な実施形態として、前記加熱工程（Ｄ）における前記第二の昇温レートが、１０℃／分以上５０℃／分以下である。
【００１７】
好適な実施形態として、前記加熱工程（Ｃ）において前記第一の設定温度が、１４００℃より高く１７００℃以下である。
【００１８】
好適な実施形態として、前記炭化珪素基板は、少なくとも５０ｍｍ以上の直径を有する。
【発明の効果】
【００１９】
本発明の炭化珪素半導体素子の製造方法によると、不純物ドープ領域が形成された主面を有する炭化珪素基板の表面にキャップ層を形成し、キャップ層が形成された後に第一の昇温レートよりも小さい第二の昇温レートで第二の設定温度まで炭化珪素基板を加熱する工程を含むことにより、炭化珪素基板が熱処理によって反ることを少なくすることできる。
【発明を実施するための最良の形態】
【００２０】
本願発明者は従来の活性化アニール処理後に炭化珪素基板が反る原因について詳細に検討を行った。その結果、炭化珪素基板が反る原因は、活性化アニール処理の際の昇温レートが関係していることが分かった。
【００２１】
具体的には、直径７５ｍｍ（３インチ）のウエハ状の４Ｈ−ＳｉＣ基板を用い、不純物を注入後にカーボンのキャップ層（カーボン膜）を表面に形成し、種々のアニール温度で基板をアニール後、キャップ層を除去して基板の反りを調べた。平均的な昇温速度は約４００℃／分とした。図２にアニール温度が１８００℃の場合の活性化アニール処理の温度プロファイルを示す。
【００２２】
図３は、アニール温度と基板の反りの大きさとの関係を示している。図３の横軸はアニール処理温度（℃）であり、縦軸は曲率（１／ｍ）である。ここで、曲率は、図４（ａ）に示すように、キャップ層が存在する面が凸状に反っている場合をマイナスにとり、図４（ｂ）に示すようにキャップ層が存在する面が凹状に反っている場合をプラスにとっている。
【００２３】
図３の白丸のポイントが示すように、アニール温度が１７００℃以下では曲率が０．０１（１／ｍ）以下である。しかしながら、１７５０℃の場合（曲率０．０３２）では、白丸のポイントの曲率は０．３０（１／ｍ）よりも大きくなる。このように、アニール温度が１７００℃よりも高くなると、炭化珪素基板の反りが顕著になる。本願発明者の検討によれは、直径が５０ｍｍ以上のウエハ、あるいは長辺の長さが５０ｍｍ以上の矩形の基板を用い、アニール温度が１７００℃より高くなる場合に炭化珪素基板の反りが顕著になることが分かった。キャップ層を除去した後でも炭化珪素基板が反っていることから、この炭化珪素基板の反りは、キャップ層と炭化珪素基板との熱膨張率の差によって生じているのではないことが分かる。
【００２４】
このように基板が反ってしまうと、たとえばフォトリソ工程において、ステッパやレジストコーター等の装置の基板ホルダーへ基板を吸着させることが不可能となり、事実上、それ以降の半導体製造工程を炭化珪素基板に施すことができず、デバイス作製が不可能となってしまう。
【００２５】
基板の反りを回避するためには、上述のサイズの炭化珪素基板に活性化アニール処理を施す場合には、アニール処理温度を１７００℃以下に設定することが考えられる。しかし、イオン注入種の活性化はアニール処理温度に大きく依存し、処理温度が高ければ高いほど活性化率は向上する。これは、処理温度が低い場合には注入の際に発生した欠陥の回復が不十分となり、高密度の欠陥が存在することにより、注入された元素がＳｉＣ結晶の最適なサイト（Ａｌの場合はＳｉサイト）に入らずに、格子間元素となり、キャリアとして機能しなくなる。したがって、活性化アニールの処理温度を低くすれば、注入種の活性化が不十分になり、炭化珪素本来の優れた物性値から期待されるような電気的特性を有する炭化珪素半導体素子を得ることが困難となる。
【００２６】
さらに詳細に実験を行ったところ、昇温速度が比較的遅い場合（約２００℃／分より低い場合）には、注入により生じた結晶欠陥が回復する際、最初の結晶系とは異なるポリタイプの結晶が部分的に再成長し、半導体特性が変化してしまうことがわかった。たとえば、４Ｈ−ＳｉＣは３Ｃ−ＳｉＣに変化してしまう。
【００２７】
本願発明者は、活性化アニール処理において第一の昇温レートで加熱した後、第一の昇温レートよりも小さい第二の昇温レートで加熱する昇温過程にすることによって、このような課題を解決し、基板の反りを解消するとともに、優れた特性を有する半導体素子を作製することが可能であることを見出した。
【００２８】
以下、本発明による炭化珪素半導体素子の製造方法を具体的に説明する。
【００２９】
図１（ａ）に示すように炭化珪素半導体基板１を用意する。炭化珪素半導体基板１には、直径が５０ｍｍ以上のウエハ、あるいは、長辺の長さが５０ｍｍ以上の矩形の基板を用いる。炭化珪素半導体基板１は、第１の主面１１ａと第２の主面１２ａとを有している。本実施形態では、［１１−２０］（１１２バー０）方向に８度のオフ角度を有する直径７５ｍｍの炭化珪素基板（４Ｈ−ＳｉＣ基板）を用いる。また、本実施形態では、第１の主面１１ａはＳｉ面であり第２の主面１２ａはＣ面であるが、第１の主面１１ａおよび第２の主面１２ａがＣ面およびＳｉ面であってもよい。
【００３０】
次に、図１（ｂ）に示すように、炭化珪素半導体基板１の第１の主面１１ａ上にたとえば厚さ１０μｍの炭化珪素層２をＣＶＤ法によってエピタキシャル成長させる。その後、図１（ｃ）に示すように、イオン注入装置を用いて炭化珪素層２に不純物イオン３を注入することにより、不純物イオン注入領域（厚さ：たとえば４００ｎｍ）４を炭化珪素層２中に形成する。本実施形態では、ｐ型不純物ドープ領域を形成するため、不純物イオン３としてアルミニウムイオンを選択する。
【００３１】
不純物イオンの注入は、異なる加速エネルギーで複数回行ってもよい。また、炭化珪素層２の上面２ａの所定の領域を覆う注入マスクを形成後に不純物イオンを注入することにより、炭化珪素層２の所定の領域にのみ選択的に不純物イオンを注入してもよい。この際、異なる注入マスクを複数用いて、それぞれ異なる不純物イオンを注入してもよい。
【００３２】
次に、図１（ｄ）に示すように、炭化珪素層２の上面２ａを覆うようにキャップ層５を形成する。キャップ層５は、炭化珪素よりも高い熱伝導率を有し、高温において炭化珪素と反応しない性質を備えていることが好ましい。また、その後に行われる活性化アニール処理のアニール温度においても、熱によって容易に分解したり、蒸発しないことが好ましい。活性化アニール処理後、除去が容易な物質であることも好ましい。活性化アニール処理は１７００℃よりも高い温度で行うため、１７００℃よりも高い温度においてキャップ層５はこうした性質を備えていることが好ましい。
【００３３】
このような特徴を備えたキャップ層５に適した物質として、炭素を主として含む物質が挙げられる。炭素は高い熱伝導性および高い融点を備え、また、炭化珪素基板の構成元素でもあるため、炭化珪素との反応性は低い。また、酸素プラズマなどに曝すことにより、炭素は比較的容易に除去が可能である。たとえば、アモルファスカーボン、ダイヤモンドライクカーボン（ＤＬＣ）、などの結晶性カーボン、耐熱性を有するレジストなどの有機膜からなるキャップ層５を用いることができる。キャップ層５の形成方法に制限はなく、半導体製造技術で用いられるスパッタリング法、ＣＶＤ法などを用いることができる。
【００３４】
キャップ層５は、活性化アニール処理の間、炭化珪素層２の上面２ａおよび炭化珪素基板１の第２の主面１２ａから珪素の蒸発を抑制するのに十分な厚さを有していることが好ましい。このために必要なキャップ層５の厚さは、キャップ層５を構成する物質および形成方法、活性化アニール処理の時間および温度などに依存する。
【００３５】
キャップ層５を構成する物質、形成方法、および膜厚は、活性化アニール処理の温度における上述した条件に加えて、コストおよび生産性を考慮して決定される。
【００３６】
本実施形態では、スパッタリング法により厚さ１５０ｎｍのアモルファスカーボン膜をキャップ層５として、炭化珪素層２の上面２ａおよび炭化珪素基板１の第２の主面１２ａに形成した。この厚さは、活性化アニール処理を１８００℃で行う場合に適した値である。活性化アニール処理を１８５０℃で行う場合には、アモルファスカーボン膜の昇華が生じるため、キャップ層５は、１μｍ程度の厚さを有していることが好ましい。
【００３７】
続いて、図１（ｄ）に示すように、炭化珪素層２に熱を加え、炭化珪素層２の不純物注入領域４中の不純物イオンを活性化し、不純物ドープ領域６を炭化珪素層２中に形成する。アニール処理温度を１８００℃とし、アニール時間を５分間と設定した。
【００３８】
活性化アニールの昇温過程として次の２種類を検討した。図５に活性化アニール処理の温度プロファイルを示す。図５（ａ）に示した昇温過程Ａは、１５５０℃まで昇温速度約４００℃／分で加熱する第一昇温過程の後に、アニール処理温度の１８００℃まで平均１５℃／分で加熱する第二昇温過程を含む。図５（ｂ）に示した昇温過程Ｂは、１５５０℃まで昇温速度約４００℃／分で加熱する第一昇温過程の後に、１５５０℃で５分間温度を保持した後に、アニール処理温度の１８００℃まで平均１５℃／分で加熱する第二昇温過程を含む。
【００３９】
注入により生じた結晶欠陥の回復および不純物の活性化が十分に行うことができるように、アニール温度は１７００℃よりも高い温度で行うことが好ましい。より好ましくは、アニール温度は１８００℃以上である。アニール温度が高いほど、注入した不純物イオンの活性化率は向上するからである。
【００４０】
第一の昇温過程における昇温レートは２００℃／分以上、１０００℃／分以下であることが好ましい。１４００℃以下の温度領域では、昇温レートが２００℃／分よりも小さい場合、不純物イオンの注入によって破壊された結晶が再結晶化する際、元とは異なるポリタイプの結晶になる領域が多くなってしまう。特に、４Ｈ−ＳｉＣの炭化珪素基を用いる場合、昇温レートが遅いと、再結晶により、３Ｃ−ＳｉＣの結晶となる領域が多くなる可能性がある。また、１０００℃／分よりも昇温レートが大きいと、基板への熱衝撃により基板が割れる可能性があるからである。
【００４１】
第二の昇温過程における昇温レートは１０℃／分以上、５０℃／分以下であることが好ましい。昇温レートが１０℃／分よりも小さい場合、昇温に時間がかかりアニールプロセスのスループットが低下するからである。また、５０℃／分よりも昇温レートが大きいと、基板の反りが発生するからである。
【００４２】
本実施の形態では、１５５０℃で昇温レートを第一昇温過程における４００℃／分から第二昇温過程の１５℃／分に変化させたが、昇温レートを変化させる温度は１４００℃より高く、１７００℃以下であることが好ましい。１４００℃より低いと、基板中に３Ｃ−ＳｉＣの結晶となる領域が多くなる可能性があり、１７００℃より高いと基板が反る可能性がある。
【００４３】
活性化アニール処理の際、キャップ層５が保護膜として働き、ステップバンチングが炭化珪素層２の上面２ａに形成されるのを抑制する。
【００４４】
図１（ｅ）に示すように活性化アニール処理後、キャップ層５をそれぞれ炭化珪素層２の上面２ａおよび炭化珪素基板１の第２の主面１２ａから除去する。キャップ層５の除去方法は特に限定されないが、キャップ層５がカーボン膜である場合は、酸素プラズマアッシングによって除去することが好ましい。このようにして、表面に不純物ドープ領域６が形成された炭化珪素層２を有する炭化珪素基板（以下、「注入エピ基板」と呼ぶ）７が得られる。
【００４５】
上述したようにキャップ層を除去後、得られた注入エピ基板７に対して公知の半導体製造工程を施すことにより、ＭＯＳＦＥＴ、ＭＥＳＦＥＴ、ショットキーダイオードなど種々の炭化珪素半導体素子を得ることができる。
【００４６】
特に、活性化アニール処理の際、ステップバンチングが炭化珪素層２の上面２ａに形成されるのを抑制することができるため、炭化珪素層２の上に酸化膜を形成し、さらに電極を形成することにより、良好な酸化膜−半導体界面を備え、ゲート耐圧が高く、良好な電流電圧特性を示すＭＩＳ構造の炭化珪素半導体素子が実現する。
【００４７】
また、注入した不純物イオンの活性化率が高いため、高濃度の不純物ドープ領域を得ることができる。したがって、炭化珪素層２（あるいは不純物ドープ領域６）の表面と接触するオーミック電極を形成することによって、低抵抗なオーミック接合を備え、良好な電流電圧特性を有する炭化珪素半導体素子が実現する。
【００４８】
このようにして、作製された注入エピ基板７の反りを測定した。注入エピ基板７の反りの測定はストレス検査機を用いて行い、曲率の値で評価した。
【００４９】
比較のために、アニール処理温度の１８００℃まで４００℃／分で昇温したことを除いて同じ条件で比較例の注入エピ基板を作製した。比較例における活性化アニールは、アルゴンガス雰囲気中で、基板温度を１８００℃に設定して５分間行う。比較例の注入エピ基板についても、注入エピ基板７と同様に、基板の反りを測定した。
【００５０】
本実施形態の昇温過程Ａと昇温過程Ｂ（第一昇温過程と第二昇温過程との間に第一の設定温度で保持する過程を含むもの）により作製された注入エピ基板の曲率はそれぞれ０．２と０．１５（１／ｍ）であるのに対し、比較例の注入エピ基板の曲率は０．３（１／ｍ）であり、本実施形態に比べて約２倍大きい。また、昇温工程Ａよりも第一の設定温度で保持する過程を含む昇温工程Ｂの方が、曲率が小さい。これは、温度を保持する間に温度の基板面内分布が一定になり、温度の分布に起因する基板の反りが抑制される理由によるものと推測する。
【００５１】
実際の半導体製造装置に本実施形態および比較例の注入エピ基板をセットしたところ、本実施形態の注入エピ基板はステッパを含めすべてのプロセス装置において、吸着エラーは発生しなかった。これに対し、比較例の注入エピ基板は、ステッパの基板ホルダーへの吸着エラーが生じ、フォトリソプロセスが不可能であった。
【００５２】
これらの結果から明らかなように、本実施形態によれば、昇温プロファイルである設定温度まで高い昇温レートで加熱した後に、低い昇温レートで加熱することによって、炭化珪素基板が反ることを防止できる。また、アニール温度を高くすることができるため、注入により生じた結晶欠陥を十分に回復させ、活性化率を高めることができる。これにより、不純物濃度が高く、キャリア移動度の高い半導体領域を備えた半導体素子を製造することが可能となる。
【００５３】
また、炭化珪素基板１の結晶系も４Ｈ−ＳｉＣに限られず、４Ｈ−ＳｉＣ以外のポリタイプからなる基板を用いてもよい。
【産業上の利用可能性】
【００５４】
本発明によると、製造プロセスを複雑にすることなく、電気的特性に優れた信頼性の高い炭化珪素素子を提供できる。
【００５５】
本発明は、ＭＯＳＦＥＴ、ＭＥＳＦＥＴ、ショットキーダイオードなどを含む種々の炭化珪素素子に広く適用できる。本発明の炭化珪素素子は、家電製品や自動車、電力輸送・変換装置、産業用機器などの各種電力・電気機器に使用可能な低損失パワーデバイスに用いられ得る。
【図面の簡単な説明】
【００５６】
【図１】（ａ）〜（ｅ）は、本発明による半導体素子の製造方法の一実施形態を説明するための工程断面図
【図２】従来の活性化アニール処理における温度プロファイル図
【図３】活性化アニール後のＳｉＣ基板の曲率とアニール温度との関係を示すグラフ
【図４】（ａ）、（ｂ）は、ＳｉＣ基板の曲率の極性の説明図
【図５】（ａ）、（ｂ）は、本発明の実施形態での活性化アニール処理の温度プロファイル図
【図６】（ａ）〜（ｄ）は、従来の炭化珪素素子の製造方法を説明するための工程断面図
【符号の説明】
【００５７】
１    炭化珪素基板
２    炭化珪素層
３    不純物イオン
４    不純物イオン注入領域
５    キャップ層
６    不純物ドープ領域
７    注入エピ基板
１１ａ    第１の主面
１２ａ    第２の主面
４０    ＳｉＣ基板
４１    炭化珪素層
４２    注入マスク
４３    不純物イオン注入領域
４４    不純物イオン
４５    キャップ層
４６    ｐ型ウェル領域
４７    ｎ型ドリフト領域
【図１】
2009049219.tif 000003
【図２】
2009049219.tif 000004
【図３】
2009049219.tif 000005
【図４】
2009049219.tif 000006
【図５】
2009049219.tif 000007
【図６】
2009049219.tif 000008