(57)【要約】【課題】銅めっき膜を化学的に変化させるスラリーを用いてＣＭＰすると、銅が腐食して、銅配線に電流が流れなくなる。【解決手段】半導体基板上の絶縁膜に配線溝を形成する工程（ａ）と、この工程（ａ）の後に、前記配線溝を含む絶縁膜上の全面に、酸化されても導電性を失わない金属、または導電性を有する金属酸化物からなるバリアメタル膜を堆積する工程（ｂ）とを有する。また、この工程（ｂ）の後に、前記配線溝を除く絶縁膜上のバリアメタル膜のみを除去する工程（ｃ）と、この工程（ｃ）の後に、前記配線用溝内に銅を形成する工程（ｄ）とを有することを特徴とする。このように工程(ｂ)で形成されるバリアメタル膜が導電性を有するので、これをシード層として、工程(ｄ)で配線溝内に銅をめっき成長させることができる。【選択図】図１
2009117633.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の絶縁膜に配線溝を形成する工程（ａ）と、
前記工程（ａ）の後に、前記配線溝を含む前記絶縁膜上の全面に、酸化されても導電性を失わない金属、又は導電性を有する金属酸化物からなるバリアメタル膜を堆積する工程（ｂ）と、
前記工程（ｂ）の後に、前記配線溝を除く前記絶縁膜上のバリアメタル膜のみを除去する工程（ｃ）と、
前記工程（ｃ）の後に、前記配線用溝内に銅を形成する工程（ｄ）と
を有することを特徴とする、半導体装置の製造方法。
【請求項２】
前記工程（ｂ）と前記工程（ｃ）との間に、前記バリアメタル膜上に酸化膜を堆積し、前記配線溝を除く前記絶縁膜上の前記酸化膜を除去する工程（ｅ）を有する、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記工程（ｄ）の後に、前記配線溝外に形成された余剰の銅を除去する工程（ｆ）を有する、請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記工程（ｆ）において、余剰の銅を除去する工程は、銅を化学変化させないスラリーを用いて除去する工程である、請求項３記載の半導体装置の製造方法。
【請求項５】
前記工程（ｄ）において、銅を形成する工程は、無電解めっき法により銅を形成する工程である、請求項１乃至４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記酸化されても導電性を失わない金属は、Ｒｕ、Ｐｄ、Ｓｎ、Ｉｒ又はそれらの金属を含む合金である、請求項１乃至５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記金属酸化物は、ＲｕＯ2、ＰｄＯ2、ＳｎＯ2、ＩｒＯ2又はそれらの金属酸化物を含む合金である、請求項１乃至５のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、銅を腐食することなく配線を形成できる半導体装置の製造方法に関する。
【背景技術】
【０００２】
シリコン半導体集積回路において、０．１８μｍ世代以前には配線に使用する材料としてアルミニウムが広く使用されてきた。しかしながら、０．１８μｍ世代以降のアルミ配線を用いたシリコン半導体集積回路において、配線の信号遅延による回路性能への影響や、配線のエレクトロマイグレーションによる信頼性の低下が深刻化してきた。
【０００３】
配線の信号遅延の原因の一つに配線抵抗が高いことが挙げられる。配線抵抗の問題を解決するためには、配線に使用する材料として電気抵抗の低い材料を使用すればよい。また、配線の信号遅延の別原因として、配線容量が大きいことが挙げられる。配線容量を低減するためには、配線の横幅および高さ方向のさらなる微細化が必要となる。しかし、微細化が進むと、配線に流れる電流密度が増大し、結果としてエレクトロマイグレーションが発生する。
【０００４】
以上の問題点を解消するために、アルミニウム(比抵抗３μΩ・ｃｍ)に代わる配線材料として、電気抵抗が低く、かつエレクトロマイグレーション耐性を有する銅(比抵抗１．７μΩ・ｃｍ)が有望視されている（例えば特許文献１参照）。しかし、銅はシリコン酸化物などの絶縁膜中を拡散しやすく、絶縁膜との密着性が弱いということが問題となっている。そのため、銅の下地にタンタル（Ｔａ、比抵抗２００〜２３０μΩ・ｃｍ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）を形成することで、銅の拡散を防止し、配線と絶縁膜との密着性を向上させている。
【０００５】
ここで、従来の銅配線の製造方法を、図４を参照しながら説明する。
【０００６】
まず、図４（ａ）に示すように、半導体基板４０１上に絶縁膜４０２を形成した後、ドライエッチング技術により配線溝４０３を形成する。
【０００７】
次に、図４（ｂ）に示すように、配線溝４０３の底部および側壁部に、Ｔａ膜からなるバリアメタル膜４０４、銅シード層４０５をスパッタ法により順次堆積する。その後、半導体基板４０１をスパッタ装置から取り出して、めっき装置に搬入する。このとき、半導体基板４０１の表面、つまり銅シード層４０５の表面が大気にさらされる。
【０００８】
次に、図４（ｃ）に示すように、電解めっき法を使用して、銅シード層４０５上に銅めっき膜４０６を配線溝４０３内が完全に埋め込まれるように成長させる。
【０００９】
次に、図４（ｄ）に示すように、銅めっき膜４０６の結晶粒を成長させるために銅めっき膜４０６を熱処理(例えば１００℃の温度下で２時間)する。この結果、銅シード層４０５と銅めっき膜４０６とが一体化して配線用銅膜４０７が形成される。
【００１０】
次に、図４（ｅ）に示すように、配線溝４０３の外側の余分な銅膜４０７をＣＭＰ(Chemical and Mechanical Polishing：化学機械研磨)により除去する。この工程のＣＭＰを以後、Ｃｕ−ＣＭＰと呼ぶ。
【００１１】
次に、図４（ｆ）に示すように、絶縁膜４０２上のバリアメタル膜４０４をＣＭＰにより除去する。この工程のＣＭＰを以後、バリア−ＣＭＰと呼ぶ。以上の工程を繰り返すことにより、銅配線からなる多層配線構造が形成される。
【００１２】
ここで、Ｃｕ−ＣＭＰとはスラリー（研磨液）に含まれる電解質により、銅を機械的強度の低い脆弱な酸化銅に変化させ、機械的圧力で酸化銅を研磨する研磨手法を指す。また、バリア−ＣＭＰとは、スラリーに含まれる電解質により、バリアメタル膜を機械的強度の低い脆弱なバリアメタル膜の酸化物に変化させ、機械的圧力でバリアメタル膜の酸化物を研磨する研磨手法を指す。バリア−ＣＭＰの工程ではＣｕが腐食されることはない。それはバリア−ＣＭＰではＣｕを積極的に研磨する必要はなく、むしろＣｕが腐食しないように防食剤、例えばベンゾトリアゾールが含有されているためである。
【００１３】
しかし、３２ｎｍ世代以細の配線構造では、従来の製造方法を使用して、配線溝に銅を埋め込め込むことは困難である。実験データを示しながらその理由を説明する。
【００１４】
図５（ａ）は銅の埋め込み特性を説明する図である。横軸は、配線溝形成後にバリアメタル膜と銅シード層を順次堆積した後の配線溝の開口幅を示している。縦軸は、配線溝内のボイド密度、つまり、配線溝に対して銅膜が完全に埋め込まれていない空間の割合を取った実験データである。図５（ａ）から、銅シード層堆積後の開口幅が２５ｎｍ(＝Ｆとおく)以下であると、ボイド密度が急激に上昇することが理解できる。一方、３２ｎｍおよび４５ｎｍ世代の各配線幅に対する銅シード層堆積後の開口幅はそれぞれ１０ｎｍ、３０ｎｍである。以上二つを考慮すると、現状の溝配線技術による埋め込み技術では、３２ｎｍ世代に対応した配線の形成が困難であることが理解できる。
【００１５】
図５（ｂ）は、銅配線溝にバリアメタル膜及び銅シード膜を形成した後の様子を示している。溝幅Ａの配線溝にバリアメタル膜及び銅シード膜を形成すると、開口幅Ｅの配線溝が形成される。ここで、３２ｎｍ世代においては、溝幅Ａ＝４５ｎｍ、銅シード層膜厚Ｂ＝２０ｎｍ、バリアメタル膜厚Ｃ＝１５ｎｍ、とすると、銅シード層堆積後の開口幅はＥ＝１０ｎｍとなる。一方、４５ｎｍ世代においては、溝幅Ａ＝６５ｎｍ、銅シード層膜厚Ｂ＝２０ｎｍ、バリアメタル膜厚Ｃ＝１５ｎｍ、とすると、銅シード層堆積後の開口幅はＥ＝３０ｎｍとなる。
【００１６】
ここで、従来の配線技術を用いてボイドが発生しないように銅を埋め込むことができる配線幅がＦ＝２５ｎｍであることを考えると、４５ｎｍ世代では、Ｅ＞Ｆとなり、銅の埋め込みが可能となるが、３２ｎｍ世代では、Ｅ＜Ｆとなり、銅の埋め込みが不可能であることがわかる。以上の考察から、４５ｎｍの配線幅を持つ配線溝に銅を埋め込む従来技術を、３２ｎｍ世代にそのまま適用しただけでは、配線の埋め込みが不可能であることが分かる。
【００１７】
そこで上記の解決手段として、バリアメタルおよび銅シード層を薄く堆積することが考えられる。しかし、バリアメタル膜を薄くすると、バリアメタル膜の本来の目的である銅拡散防止効果やエレクトロマイグレーション耐性が劣化してしまうので、バリアメタル膜を薄くすることは困難である。そのため、銅シード層を薄くすることを考えざるをえない。
【００１８】
ここで、銅シード層を薄くしたときの問題点について詳しく説明する。
【００１９】
図６（ａ）は、配線溝内にＴａバリアメタル膜６０１を形成後、銅シード層６０２を従来よりも薄く堆積し、その後、銅めっき６０３を形成した様子を示している。ここで、銅シード層はスパッタリングにより形成されている。しかし、銅シード層を薄く堆積させようとすると、溝の側壁部に成膜材料が到達せずに、側壁の銅膜が不連続になる。その結果、銅シード層６０２がＴａバリアメタル膜６０１上に成膜されない箇所ができる。そのため、銅シード層が成膜されない箇所が大気にさらされると、Ｔａ酸化物６０４が形成される。また、Ｔａ酸化物は絶縁体であるため電流が流れない。そのため、Ｔａ酸化物６０４が形成されている箇所からは、矢印６０６方向へは銅めっきが成長せずに、銅めっきが形成されることはない。そのため、配線溝内には、銅めっき６０３されない空洞状のボイド６０５ができてしまう。ここでボイド６０５は、電気特性や信頼性に悪影響を及ぼす。またＴａ酸化物６０４は絶縁体であるために配線抵抗が高くなるという悪影響もある。
【００２０】
上記課題を解決するために、バリアメタル膜にＴａを使用するのではなく、ルテニウム（Ｒｕ）を使用することが考えられる。Ｒｕの比抵抗（７．６μΩ・ｃｍ）はＴａの比抵抗（１２．３μΩ・ｃｍ）に比べて小さい。また、Ｒｕの酸化物生成自由エネルギー値（−２８０．３ＫＪ）は、Ｔａの酸化物生成自由エネルギー値（−１９７０．６ＫＪ）に比べて高いためにＲｕはＴａに比べて酸化されにくい。また、Ｔａ酸化物が絶縁体である一方、Ｒｕ酸化物は導電体であるので、たとえ酸化物が形成されたとしても、Ｒｕ酸化物には電流が流れる。
【００２１】
以上のことから、バリアメタル膜としてＲｕを使用した方が、有利であることが分かる。
【００２２】
図６（ｂ）は、配線溝内にＲｕバリアメタル膜６０７を形成後、銅シード層６０２を従来よりも薄く堆積し、その後、銅めっき６０３を形成した様子を示している。図６（ａ）の断面図と比較すれば分かるように、Ｒｕをバリアメタル膜として使用すれば、配線溝内にボイドは形成されない。また、Ｒｕ酸化物はＴａ酸化物と異なり、導電性を保つために電流パス６０８が維持される。以上のことから、３２ｎｍ世代以降の配線構造ではバリアメタル材料として、Ｒｕが有望である(例えば、特許文献２，特許文献３参照)ことが分かる。
【００２３】
しかし、Ｒｕは、埋め込み特性を考えると有望であるが、腐食には弱いという欠点がある。バリアメタル膜は異種金属である銅と直接接触しているため、研磨中の電気化学的作用によって腐食が起きないことがバリアメタル膜には求められる。一般的に、銅を研磨する場合には、スラリーに含まれる電解質によって銅を機械的強度の低い酸化銅に変化させてからパッドの圧力によって酸化銅を除去する（Ｃｕ−ＣＭＰ）からである。
【００２４】
ここで、各種金属のイオン化エネルギーから、金属の腐食度合いを考えてみる。Ｒｕのイオン化エネルギー（７１０．２ＫＪ／ｍｏｌ）は、Ｃｕのイオン化エネルギー（７４５．５ＫＪ／ｍｏｌ）よりも低い。電解質を含む溶液に異種金属が接液した場合、イオン化エネルギー値の小さい金属から電子が奪われる。そのため、イオン化エネルギーの低い金属は腐食する。具体的には、ＣｕとＲｕとが接触している状況で電解質がそれぞれに接触すると、イオン化傾向の低い、Ｒｕが腐食する。以上の問題は特許文献４でも提起されている。
【特許文献１】特開平２−２５６２３８号公報
【特許文献２】特開平１０−２２９０８４号公報
【特許文献３】特開２００２−７５９９４号公報
【特許文献４】特開２００３−２０３９１１号公報
【発明の開示】
【発明が解決しようとする課題】
【００２５】
そこで、本発明者はスラリーの研磨溶液中における金属の電気化学的状態を検証した。
【００２６】
図７（ａ）は、検証装置を表している。Ｃｕ-ＣＭＰ用スラリー７０１を満たした容器内に備えられた研磨パッド７０２、荷重動作が行える簡易型研磨装置７０３、荷重計７０４、測定サンプル７０５及び電位測定装置を使用して、実際にＣＭＰを行った時の研磨対象物の電気化学的状態を検証する。また、この電位測定装置は、測定サンプル７０５に電流を流す作用電極７０６、Ｐｔ電極７０７、参照電極であるＡｇ／ＡｇＣｌ電極７０８、セル７０９から構成されている。
【００２７】
サンプリング手法は研磨時間２００秒に対して、３０秒毎に３０秒間のＣＭＰを実施し、その際の電位測定を行うという手法である。上記サンプリング手法により得られた測定サンプルの電位を図７（ｂ）に示す。横軸は研磨時間を表し、縦軸は電位を表している。図７（ｂ）から、Ｒｕの電位はＣｕの電位よりも高く、Ｔａの電位はＣｕの電位よりも低いことが分かる。電位が小さい方が電子を奪われ、腐食されるためにＣｕとＲｕを比較すると、Ｃｕが腐食されることになる。この結果は、イオン化エネルギーの傾向と逆の結論である。実験ではこのように逆の結論が得られた。このように、Ｃｕ−ＣＭＰ用スラリーに含まれる酸化剤の作用によっては、電位関係が逆になる場合もある。
【００２８】
ここで、本発明者はＲｕをバリアメタル膜として使用した配線構造を形成する際に、Ｃｕ−ＣＭＰ及びバリア−ＣＭＰを行い、腐食度合いを検証した。図８（ａ）〜図８（ｃ）は、Ｒｕをバリアメタル膜として使用して配線構造を形成する様子を示している。ここで、形成方法は、図４（ａ）〜図４（ｆ）とＣｕシード層の形成を除いて同様なので説明を省略する。図８（ａ）の断面図は図４（ｄ）の断面図に、図８（ｂ）の断面図は図４（ｅ）の断面図に、図８（ｃ）の断面図は図４（ｆ）の断面図にそれぞれ対応している。即ち、半導体基板８０１上の絶縁膜８０２に形成された配線溝に、バリアメタル膜及び銅めっき膜が形成されている。
【００２９】
図８（ｂ）に示すように、Ｃｕ−ＣＭＰを行うことによりＲｕ膜８０５が露出すると、矢印８０６方向へ配線溝内の銅膜８０４の腐食が進行した。そして、図８（ｃ）に示すように、バリア−ＣＭＰを行った後に完成した最終的な配線には電流が流れなくなってしまう。
【００３０】
次に、従来の半導体装置の製造方法における配線パターン依存性について説明する。
【００３１】
図９（ａ）は、配線が密集した部分と配線が孤立した部分のそれぞれに、従来の半導体装置の製造方法を用いて、Ｒｕ膜９０３をバリアメタル膜兼シード層として配線溝及び絶縁膜９０２上に銅めっきを行った様子を示している。即ち、半導体基板９０１上の絶縁膜９０２に形成された配線溝に、Ｒｕバリアメタル膜９０３及び銅めっき膜９０４が形成されている。
【００３２】
図９（ａ）から分かるように、配線密集部上に形成される銅めっき膜にはオーバーフィル９０５が発生し、配線孤立部上に形成される銅めっき膜にはへこみ部９０８が発生する。この状態でＣｕ−ＣＭＰをすると、図９（ｂ）に示すように配線孤立部上にはディッシング９０６が、配線密集部上にはＣｕ残り９０７が発生する。これはオーバーフィル９０５を除去しようと過剰研磨すると、その弊害として孤立部のディッシングが進行するためである。
【００３３】
そこで本発明は、３２ｎｍ世代以細対応用にＲｕバリアメタルを用いた配線構造で、銅の腐食を引き起こさない製造方法を提供することを目的とする。
【課題を解決するための手段】
【００３４】
以上の目的を達成するために、本発明では次のような手段を採用している。
【００３５】
本発明の半導体装置の製造方法は、半導体基板上の絶縁膜に配線溝を形成する工程（ａ）と、この工程（ａ）の後に、前記配線溝を含む絶縁膜上の全面に、酸化されても導電性を失わない金属、または導電性を有する金属酸化物からなるバリアメタル膜を堆積する工程（ｂ）とを有する。また、この工程（ｂ）の後に、前記配線溝を除く絶縁膜上のバリアメタル膜のみを除去する工程（ｃ）と、この工程（ｃ）の後に、前記配線用溝内に銅を形成する工程（ｄ）とを有することを特徴とする。このように工程(ｂ)で形成されるバリアメタル膜が導電性を有するので、これをシード層として、工程(ｄ)で配線溝内に銅をめっき成長させることができるのである。
【００３６】
また、前記工程（ｂ）と前記工程（ｃ）との間に、前記バリアメタル膜上に酸化膜を堆積し、前記配線溝を除く絶縁膜上の前記酸化膜を除去する工程（ｅ）を有する。これにより、スラリー（研磨液）中の研磨粒子配線溝に残った場合に、この酸化膜後と除去することが可能となる。
【００３７】
さらに、前記工程（ｄ）の後に、前記配線溝外に形成された余剰の銅を除去する工程（ｆ）を有する。特に、この工程（ｆ）において、余剰の銅を除去する工程は、銅を化学変化させないスラリーを用いて除去する工程とする。
【００３８】
また、前記工程（ｄ）において、銅を形成する工程は、無電解めっき法により銅を形成する工程とする。
【００３９】
なお、前記酸化されても導電性を失わない金属は、Ｒｕ、Ｐｄ、Ｓｎ、Ｉｒ又はそれらの金属を含む合金とし、前記金属酸化物は、ＲｕＯ2、ＰｄＯ2、ＳｎＯ2、ＩｒＯ2又はそれらの金属酸化物を含む合金とするのが好ましい。
【発明の効果】
【００４０】
本発明では、Ｃｕ−ＣＭＰを使用しないで研磨を行うため、銅を腐食することなく配線を形成することができる。なお、バリア−ＣＭＰにより、配線溝からわずかにはみ出た銅膜を除去するプロセスは、機械的研磨が主体である。つまり、バリアメタル膜は、バリア−ＣＭＰで使用されるスラリーにより機械的強度の低いバリアメタル膜の酸化物と変化することで除去される。一方、配線溝からわずかにはみ出た銅膜は、上記のような化学変化が起きず、パッドの圧力による機械的研磨により除去される。つまり、銅の化学変化に寄与しないスラリーを用いたバリア−ＣＭＰを使用しているので、銅の腐食は発生しない。
【発明を実施するための最良の形態】
【００４１】
以下、本発明の実施形態について図面を参照しながら説明する。
【００４２】
（第１の実施形態）
以下本発明の第１の実施形態に係る半導体装置の製造方法について、図１（ａ）〜図１（ｅ）および図２（ａ）、（ｂ）を参照しながら説明する。
【００４３】
まず、図１（ａ）に示すように、半導体基板１０１上に絶縁膜１０２を形成した後、ドライエッチング技術により配線溝１０３を形成する。
【００４４】
次に、図１（ｂ）に示すように、配線溝１０３の底部および側壁部に、Ｒｕ(ルテニウム)バリアメタル膜１０４をスパッタ法により堆積する。
【００４５】
次に、図１（ｃ）に示すように、前記背景技術で説明したバリア−ＣＭＰを実施して、絶縁膜１０２表面上に形成されているＲｕ膜を除去して、配線溝内にのみＲｕ膜が堆積された配線溝を形成する。
【００４６】
次に、図１（ｄ）に示すように、半導体基板１０１をスパッタ装置から取り出して、めっき装置に搬入する。その後、Ｒｕバリアメタル膜１０４をシード層として無電解めっき法により銅めっき１０５を行う。このとき、Ｒｕバリアメタル膜１０４には、酸化される箇所が部分的に発生するが、Ｒｕ膜は酸化されても導電性を失わないため、ボイドを発生させることなく、直接銅をめっきできる。ここで、配線溝からわずかにはみ出た銅が存在する。
【００４７】
次に、図１（ｅ）に示すように、バリア−ＣＭＰにより、Ｃｕを腐食することなく機械的に上記の余剰な銅膜をＣＭＰで除去する。以上のプロセスにより、銅が腐食しない配線を形成することができる。
【００４８】
第１の実施形態によると、銅の化学変化に寄与しないスラリー（研磨液）を用いたバリア−ＣＭＰにより配線溝からはみ出た銅膜を除去しており、前記背景技術で説明した銅の化学変化に寄与するスラリーを用いるＣｕ−ＣＭＰプロセスを使用していない。そのため、銅を腐食させずに配線を形成することができる。
【００４９】
また、第１に係る半導体装置の製造方法によると、厚く形成された銅めっきをＣｕ−ＣＭＰする工程を削減することができるという効果がある。
【００５０】
ここで、第１の実施形態に係る半導体装置の製造方法を使用した場合の、Ｒｕ膜の高さの配線パターン密度への依存性について説明する。
【００５１】
図２（ａ）は、配線が密集した部分と配線が孤立した部分のそれぞれに、本実施形態に係る製造方法を用いて、Ｒｕ膜をシード層として配線溝内のみに銅めっきを行った様子を示している。半導体基板２０１上の絶縁膜２０２に形成された配線溝に、Ｒｕバリアメタル膜２０３及び銅めっき膜２０４が形成されている。図２（ａ）から分かるように、Ｒｕ膜が堆積されている配線溝内のみでめっき成長が起こるため、配線密集部分からはみ出たＲｕ膜の高さと配線孤立部分からはみ出たＲｕ膜の高さを比べてほとんど差は発生しない。そのため、図２（ｂ）に示すように、はみ出たＲｕ膜をバリア−ＣＭＰすることにより平坦な配線パターンが形成できる。
【００５２】
そのため、第１に係る半導体装置の製造方法によると、オーバーフィルの発生がないため、Ｃｕ残りやディッシングといった不良が起こらないという効果がある。
【００５３】
（第２の実施形態）
次に、本発明の第２の実施形態に係る半導体装置の製造方法について、図３を用いて説明する。
【００５４】
まず、図３（ａ）に示すように、半導体基板３０１上に絶縁膜３０２を形成した後、ドライエッチング技術により配線溝３０３を形成する。
【００５５】
次に、図３（ｂ）に示すように、配線溝３０３の底部および側壁部に、Ｒｕバリアメタル膜３０４をスパッタ法により堆積する。その後、ＣＶＤ(Chemical Vapor Deposition：化学気相成長)法により、Ｒｕバリアメタル膜上に酸化膜３０５を例えば２０ｎｍ堆積する。この酸化膜３０５は次工程のバリア−ＣＭＰにて使用するスラリー中の研磨粒子３０６がバリア−ＣＭＰ後の洗浄薬液で除去しきれずに残ってしまった場合の回避手段として作用する。即ち、研磨粒子３０６が残ったままであると、例えば研磨粒子が阻害原因となって、配線溝内でＣｕめっきが均一化せず、ボイドが発生するといったような不具合が起こる。酸化膜３０５はこれを回避するための犠牲膜の役割を担っている。
【００５６】
次に、図３（ｃ）に示すように、バリア−ＣＭＰにより絶縁膜３０２表面上の酸化膜３０５及びＲｕバリアメタル膜３０４を除去する。このとき、絶縁膜３０２上及び配線溝３０３内の酸化膜３０５上に研磨粒子３０６が残存している。その後、クエン酸やシュウ酸といった有機酸からなる洗浄薬液を使用して、絶縁膜３０２上及び配線溝３０３内の酸化膜３０５上の研磨粒子を除去する。これは通常の洗浄であるが、これだけでは研磨粒子３０６を除去しきれない場合がある。なぜなら、ウエハ表面は洗浄ブラシによる直接接触で粒子を除去できるが、配線溝内の粒子は物理的な除去ができないためである。そこで、研磨粒子が付着した犠牲酸化膜ごと、ＨＦ溶液を使ってエッチングして除去する工夫が必要になる。
【００５７】
次に、図３（ｄ）に示すように、１００倍希釈のＨＦ溶液を使い、酸化膜３０５を前記通常の洗浄では除去しきれずに残留した研磨粒子ごと除去する。この希釈ＨＦ溶液は、酸化膜に対するエッチングレートが高いが、Ｒｕバリアメタル膜に対するエッチングレートは低い。そのため、希釈ＨＦ溶液によって酸化膜は除去されるが、Ｒｕバリアメタル膜はエッチングされない。
【００５８】
以下の工程、図３（ｅ）及び（ｆ）を形成する工程は、図１（ｄ）及び（ｅ）を形成する工程と同じなので説明を省略する。
【００５９】
第２の実施形態に係る半導体装置の製造方法は、第１の実施形態と比較して、バリア−ＣＭＰ時の研磨粒子が配線溝内に残存することがないという効果をさらに有する。
【００６０】
第１及び第２の実施形態において、バリアメタル膜としてＲｕ金属を使用して説明したが、Ｒｕ金属以外にも、酸化されても導電性を失わない材料であればよい。例えば、パラジウム(Ｐｄ)やスズ(Ｓｎ)イリジウム（Ｉｒ）などを用いても良い。
また、以上の実施形態でＣｕ−ＣＭＰとして銅を酸化銅に変化させる物質を含んだスラリーを使用して銅を研磨する方法を説明してきたが、銅を研磨する手段としてスラリーによる研磨方法（Ｃｕ−ＣＭＰ）以外に、電解液を利用した電解研磨の場合にも同じ事が言えることを付け加えておく。
【産業上の利用可能性】
【００６１】
本発明に係る半導体装置の製造方法は、Ｃｕ−ＣＭＰを使用しないで研磨を行うため、銅を腐食することなく配線を形成することができる。このため、特に３２ｎｍ世代以細対応用に、Ｒｕなどをバリアメタルに用いた半導体装置の製造方法等として有用である。
【図面の簡単な説明】
【００６２】
【図１】本発明の第１の実施形態の各工程を示す断面図。
【図２】本発明の第１の実施形態における配列パターン依存性。
【図３】本発明の第２の実施形態の各工程を示す断面図。
【図４】従来の半導体装置の製造方法を示す各工程の断面図。
【図５】銅の埋め込み特性を説明する図
【図６】バリアメタルの材料としてＲｕ又はＴａを使用した場合の断面図
【図７】スラリー中におけるバリアメタル膜の電位測定を示した図。
【図８】Ｒｕを使用した際の銅が腐食する様子を説明する図。
【図９】オーバーフィルおよび、ディッシングとＣｕ残りを説明する図。
【符号の説明】
【００６３】
１０１  半導体基板
１０２  絶縁膜
１０３  配線溝
１０４  Ｒｕバリアメタル膜
１０５  銅めっき膜
２０１  半導体基板
２０２  絶縁膜
２０３  Ｒｕバリアメタル膜
２０４  銅めっき膜
３０１  半導体基板
３０２  絶縁膜
３０３  配線溝
３０４  Ｒｕバリアメタル膜
３０５  酸化膜
３０６  銅めっき膜
４０１  半導体基板
４０２  絶縁膜
４０３  配線溝
４０４  バリアメタル膜
４０５  銅シード層
４０６  銅めっき膜
４０７  配線用銅膜
６０１  Ｔａバリアメタル膜
６０２  銅シード層
６０３  Ｔａ酸化物
６０４  銅めっき膜
６０５  ボイド
６０６  銅めっき成長の方向
６０７  Ｒｕバリアメタル膜
６０８  電流パスの方向
７０１  Ｃｕ−ＣＭＰ用スラリー
７０２  研磨パッド
７０３  簡易型研磨装置
７０４  荷重計
７０５  測定サンプル
７０６  作用電極
７０７  Ｐｔ電極
７０８  Ａｇ／ＡｇＣｌ参照電極
７０９  セル
８０１  半導体基板
８０２  絶縁膜
８０４  配線用銅膜
８０５  Ｒｕバリアメタル膜
８０６  腐食の進行
９０１  半導体基板
９０２  絶縁膜
９０３  Ｒｕバリアメタル膜
９０４  銅めっき膜
９０５  オーバーフィル
９０６  ディッシング
９０７  Ｃｕ残り
９０８  へこみ部
【図１】
2009117633.tif 000003
【図２】
2009117633.tif 000004
【図３】
2009117633.tif 000005
【図４】
2009117633.tif 000006
【図５】
2009117633.tif 000007
【図６】
2009117633.tif 000008
【図７】
2009117633.tif 000009
【図８】
2009117633.tif 000010
【図９】
2009117633.tif 000011