(57)【要約】【課題】複数のスレーブデバイスのステータス情報を同時にマスターデバイスへ読み出すことができるステータス監視装置を実現すること。【解決手段】バスを介してマスターデバイスと複数のスレーブデバイスが接続され、前記マスターデバイスが前記各スレーブデバイスのステータスを監視するステータス監視装置であって、前記バスの異なるビットを前記各スレーブデバイスにステータス情報伝送用ビットとして割り当てたことを特徴とするもの。【選択図】                    図１
2009223484.tif 000002
【特許請求の範囲】
【請求項１】
バスを介してマスターデバイスと複数のスレーブデバイスが接続され、前記マスターデバイスが前記各スレーブデバイスのステータスを監視するステータス監視装置であって、
前記バスの異なるビットを前記各スレーブデバイスにステータス情報伝送用ビットとして割り当てたことを特徴とするステータス監視装置。
【請求項２】
前記マスターデバイスおよびスレーブデバイスはＦＰＧＡで構成されていることを特徴とする請求項１記載のステータス監視装置。
【請求項３】
前記マスターデバイスは、前記スレーブデバイスから選択的にステータス情報を読み取ることを特徴とする請求項１または請求項２記載のステータス監視装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ステータス監視装置に関し、詳しくは、バスを介してマスターデバイスと接続されている複数のスレーブデバイスのステータス監視におけるパフォーマンスの改善に関するものである。
【０００２】
従来から、電子機器のデータ伝送系統として、たとえば図４に示すように、データバスＤＢおよび制御バスＣＢを介して、マスターデバイスＭＤと複数のスレーブデバイスＳＤ１〜ＳＤ４が接続されたものが用いられている。
【０００３】
図４において、データバスＤＢは３２ビットであり、マスターデバイスＭＤと４個のスレーブデバイスＳＤ１〜ＳＤ４はそれぞれ３２ビット全幅で接続されている。また、制御バスＣＢは４ビットであり、マスターデバイスＭＤと４個のスレーブデバイスＳＤ１〜ＳＤ４はそれぞれ４ビット全幅で接続されている。なお、これらマスターデバイスＭＤと４個のスレーブデバイスＳＤ１〜ＳＤ４は、たとえば同一のＦＰＧＡ(Filed Programmable Gatearray)で構成されている。
【０００４】
マスターデバイスＭＤには、図示しないシステムブロックから、システムクロックＳＣＬＫが入力されている。
【０００５】
また、マスターデバイスＭＤには、下位のスレーブデバイスＳＤ４から上位のスレーブデバイスＳＤ１に向かう方向に下位スレーブの割り込み要求と自身の割り込み要求との論理和を取るバケツリレー形式で、割り込みＩＮＴＲが入力されている。
【０００６】
マスターデバイスＭＤから、各スレーブデバイスＳＤ１〜ＳＤ４に、書き込みクロックＷＣＬＫが共通に入力されている。
【０００７】
スレーブデバイスＳＤ４から、マスターデバイスＭＤおよび他のスレーブデバイスＳＤ１〜ＳＤ３に、読み出しクロックＲＣＬＫが共通に入力されている。
【０００８】
このような構成において、同一構成を有する各スレーブデバイスＳＤ１〜ＳＤ４にマスターデバイスＭＤから共通の値を書き込んだり、各スレーブデバイスＳＤ１〜ＳＤ４のステータスをマスターデバイスＭＤに読み出したいことがある。
【０００９】
各スレーブデバイスＳＤ１〜ＳＤ４への共通データの書き込みは、たとえば共通空間を設けてブロードキャストにより１回書き込み命令を発行することにより、容易に実現できる。具体的には、アクセス設定レジスタでスレーブデバイスＳＤを指定して共通空間に書き込みを行うことにより、アクセス設定レジスタで指定したすべてのスレーブデバイスＳＤに同時書き込みが行える。
【００１０】
ところが、図５に示すように３２ビット幅のデータバスＤＢで表現されている各スレーブデバイスＳＤ１〜ＳＤ４からのステータス情報の読み出しにあたっては、制御バスＣＢからそれぞれのスレーブデバイスＳＤ１〜ＳＤ４に対して個別に読み出し命令を複数回発行することにより、時分割でシーケンシャルに行わなければならない。
【００１１】
特許文献１には、データ処理装置におけるマルチキャスト転送とバス制御方法の構成例が記載されている。
【特許文献１】特開２００１−６７３０９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、たとえばスレーブデバイスＳＤ１〜ＳＤ４側に電源異常などのアラートが発生した場合、各スレーブデバイスＳＤ１〜ＳＤ４からのステータス情報の読み出しを時分割でシーケンシャルに行っていると、アラートが発生したスレーブデバイスＳＤを特定するまでに相当の時間を要することになり、図示しない他の周辺回路や素子に致命的な悪影響を与えてしまう恐れがある。
【００１３】
本発明は、このような課題を解決するものであり、その目的は、複数のスレーブデバイスのステータス情報を同時にマスターデバイスへ読み出すことができるステータス監視装置を実現することにある。
【課題を解決するための手段】
【００１４】
このような課題を達成するために、本発明のうち請求項１記載の発明は、バスを介してマスターデバイスと複数のスレーブデバイスが接続され、前記マスターデバイスが前記各スレーブデバイスのステータスを監視するステータス監視装置であって、前記バスの異なるビットを前記各スレーブデバイスにステータス情報伝送用ビットとして割り当てたことを特徴とする。
【００１５】
請求項２記載の発明は、請求項１記載のステータス監視装置において、前記マスターデバイスおよびスレーブデバイスはＦＰＧＡで構成されていることを特徴とする。
【００１６】
請求項３記載の発明は、請求項１または請求項２記載のステータス監視装置において、前記マスターデバイスは、前記スレーブデバイスから選択的にステータス情報を読み取ることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、マスターデバイスは、バスを介して接続されている複数のスレーブデバイスのステータス情報を、同時に読み取ることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明について、図面を用いて詳細に説明する。図１は本発明の一実施例を示すブロック図であり、図４と共通する部分には同一の符合を付けている。図１が図４と異なる点は、３２ビットのデータバスＤＢとマスターデバイスＭＤおよび４個のスレーブデバイスＳＤ１〜ＳＤ４との接続関係である。マスターデバイスＭＤは、３２ビット全幅でデータバスＤＢに接続されているが、４個のスレーブデバイスＳＤ１〜ＳＤ４はそれぞれに割り当てられたデータバスＤＢの異なる８ビットでデータバスＤＢに接続されている。
【００１９】
すなわち、スレーブデバイスＳＤ１はビット３１から２４の８ビット（Ｄ［３１：２４］）を介してデータバスＤＢに接続され、スレーブデバイスＳＤ２はビット２３から１６の８ビット（Ｄ［２３：１６］）を介してデータバスＤＢに接続され、スレーブデバイスＳＤ３はビット１５から８の８ビット（Ｄ［１５：０８］）を介してデータバスＤＢに接続され、スレーブデバイスＳＤ４はビット７から０の８ビット（Ｄ［０７：００］）を介してデータバスＤＢに接続されている。
【００２０】
図１の構成において、たとえばアクセス設定レジスタでステータス情報を読み取りたいスレーブデバイスＳＤを指定して共通空間の読み出しを行うことにより、アクセス設定レジスタで指定されたすべてのスレーブデバイスＳＤのステータス情報を、有効データ量は８ビットではあるものの同時に読み取ることができる。
【００２１】
これにより、たとえばスレーブデバイスＳＤ１〜ＳＤ４側に電源異常などのアラートが発生した場合であっても、マスターデバイスＭＤは各スレーブデバイスＳＤ１〜ＳＤ４からのステータス情報の読み出しを１回で同時に行って状況を的確に把握することができ、図示しない他の周辺回路や素子に致命的な悪影響を与えることなく、アラート原因を解決するために必要な処置を迅速に施すことができる。
【００２２】
なお、スレーブデバイスＳＤ１〜ＳＤ４側に電源異常などのアラートが発生した場合には、たとえばマスターデバイスＭＤからのアラート有無の問い合わせによることなく各スレーブデバイスＳＤ１〜ＳＤ４から自律的にアラートを出力するものとする。
【００２３】
図２は、図１の４個のスレーブデバイスＳＤ１〜ＳＤ４に対するデータバスＤＢのビット割り当て説明図である。図２のように４個のスレーブデバイスＳＤ１〜ＳＤ４にデータバスＤＢの異なる８ビットを割り当てた場合、１回の読み出し命令でＤ［３１：００］を読み出すことにより、４個のスレーブデバイスＳＤ１〜ＳＤ４のステータス情報を同時に向把握できる。
【００２４】
ステータス情報を１ビットとすると、３２ビットのデータバスＤＢの場合には最大３２個のスレーブデバイスＳＤのステータス情報を同時に１回で把握できる。図３は、ステータス情報を４ビットとして８個のスレーブデバイスＳＤ１〜ＳＤ８に割り当てた場合を示している。
【００２５】
なお、データバスＤＢのビット幅は３２ビットに限るものではなく、必要に応じて増減すればよい。
【００２６】
また、各スレーブデバイスＳＤに割り当てるビット数も実施例に限るものではなく、システムに応じて任意に設定することができる。
【００２７】
さらに、データバスＤＢと４個のスレーブデバイスＳＤ１〜ＳＤ４との接続は、上記実施例のようにデータバスＤＢの対応ビットのみを選択的に接続することに限るものではなく、データバスＤＢの全ビットを４個のスレーブデバイスＳＤ１〜ＳＤ４それぞれに接続しておき、各スレーブデバイスＳＤ１〜ＳＤ４はそれぞれにあらかじめ割り当てられているビットのステータス情報を読み出すようにして他のビットについてはオープン(ハイインピーダンス)状態にするようにしてもよい。
【００２８】
以上説明したように、本発明によれば、複数のスレーブデバイスのステータス情報を同時にマスターデバイスへ読み出すことができるステータス監視装置が実現できる。
【図面の簡単な説明】
【００２９】
【図１】本発明の一実施例を示すブロック図である。
【図２】４個のスレーブデバイスＳＤ１〜ＳＤ４に対するデータバスＤＢのビット割り当て説明図である。
【図３】８個のスレーブデバイスＳＤ１〜ＳＤ８に対するデータバスＤＢのビット割り当て説明図である。
【図４】従来の接続例を示すブロック図である。
【図５】従来の４個のスレーブデバイスＳＤ１〜ＳＤ４に対するデータバスＤＢのビット割り当て説明図である。
【符号の説明】
【００３０】
ＤＢ  データバス
ＭＤ  マスターデバイス
ＳＤ  スレーブデバイス
【図１】
2009223484.tif 000003
【図２】
2009223484.tif 000004
【図３】
2009223484.tif 000005
【図４】
2009223484.tif 000006
【図５】
2009223484.tif 000007