(57)【要約】【課題】配線の膜厚の増加によって配線の低インピーダンス化を実現すると共に、微細配線の形成をも同時に実現する。【解決手段】電源配線やＧＮＤ配線等の低インピーダンス化を要求される金属配線１０５上の保護膜１に開口部２を形成し、該開口部２を介して金属配線１０５上に膜厚の大きいメッキ配線３を形成する。【選択図】図１
2009117705.tif 000002
【特許請求の範囲】
【請求項１】
金属配線と、
前記金属配線を覆い、かつ、少なくとも一部の金属配線のほぼ全長に渡って該金属配線を露出させるように開口部が形成された保護膜と、
前記開口部によって露出された金属配線上に、メッキ工程を使用して形成されるメッキ配線とを備えることを特徴とする集積回路。
【請求項２】
前記メッキ配線が形成される金属配線は、電源配線およびＧＮＤ配線であることを特徴とする請求項１に記載の集積回路。
【請求項３】
前記メッキ配線が金配線であることを特徴とする請求項１に記載の集積回路。
【請求項４】
前記電源配線およびＧＮＤ配線に対して設けられる外部接続用の電極パッドは、電源配線およびＧＮＤ配線のそれぞれに対して一つずつ設けられていることを特徴とする請求項３に記載の集積回路。
【請求項５】
金属配線と前記金属配線を覆う保護膜とを有する集積回路に対して、
少なくとも一部の金属配線のほぼ全域を露出させるように、前記保護膜に開口部を形成する第１の工程と、
前記開口部によって露出された金属配線上に、メッキ工程を使用してメッキ配線を形成する第２の工程とを備えることを特徴とする集積回路の製造方法。
【請求項６】
前記集積回路は、外部接続用の電極パッド上にバンプ電極が形成されているものであり、
前記第１の工程および第２の工程は、前記バンプ電極の形成と同一工程にて実施されることを特徴とする請求項５に記載の集積回路の製造方法。
【請求項７】
前記メッキ配線が金配線であることを特徴とする請求項５に記載の集積回路の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線構造を用いて配線を行う半導体集積回路に関するものである。
【背景技術】
【０００２】
近年、電子部品は集積回路化が進み、集積回路には機能が多く作りこまれる傾向にある。特に液晶パネル等表示装置は大型化・高精細化が進み、それに伴い、表示駆動用半導体集積回路では、表示駆動用出力端子の端子数増加や、出力バッファの駆動能力の拡大が進められている。
【０００３】
まず、従来の液晶駆動用半導体集積回路の構成について図１１を参照して説明する。図１１に示す液晶駆動用半導体集積回路３０１は、ｎ本の液晶駆動用信号出力端子から、それぞれｍ階調の出力電圧を出力可能としている。液晶駆動用半導体集積回路３０１は、外部入力端子として、クロック入力端子３０２、複数の信号入力端子からなる階調データ入力端子３０３、ＬＯＡＤ信号入力端子３０４、基準電源端子であるＶ０〜Ｖ４端子３０５〜３０９を備えている。
【０００４】
また、液晶駆動用半導体集積回路３０１は、ｎ個の液晶駆動用信号出力端子３１１−１〜３１１−ｎを備えている。以下、液晶駆動用信号出力端子を信号出力端子と称する。さらに、液晶駆動用信号出力端子３１１−１〜３１１−ｎを総称する場合は、信号出力端子３１１と称する。
【０００５】
さらに、液晶駆動用半導体集積回路３０１は、基準電源補正回路３２１、ポインタ用シフトレジスタ回路３２３、ラッチ回路３２４、ホールド回路３２５、Ｄ／Ａコンバータ（Digital Analog Converter：以下、ＤＡＣと称する）回路３２６、および出力バッファ３２７を備えている。
【０００６】
ポインタ用シフトレジスタ回路３２３は、ｎ段のシフトレジスタ３２３−１〜３２３−ｎにより構成される。さらに、ラッチ回路部３２４はｎ個のラッチ回路３２４−１〜３２４−ｎにより構成され、ホールド回路３２５はｎ個のホールド回路３２５−１〜３２５−ｎにより構成される。ＤＡＣ回路３２６は、ＤＡＣ３２６−１〜３２６−ｎにより構成される。加えて、出力バッファ３２７はオペアンプにより構成される出力バッファ３２７−１から３２７−ｎにより構成される。すなわち、液晶駆動用半導体集積回路３０１では、シフトレジスタ３２３−ｉ（ｉは１〜ｎの整数）、ラッチ回路３２４−ｉ、ホールド回路３２５−ｉ、ＤＡＣ３２６−ｉ、出力バッファ３２７−ｉを１列として、ｎ列の出力回路ブロック３３０を有している。
【０００７】
ポインタ用シフトレジスタ回路３２３は、クロック入力端子３０２から入力されたクロック入力信号に応じて、ラッチ回路３２４−１〜３２４−ｎのうち１つのラッチ回路を選択する。そして、階調データ入力端子３０３から入力された階調出力データが、選択されラッチ回路３２４に格納される。
【０００８】
また、ポインタ用シフトレジスタ回路３２３から出力されるラッチ回路選択信号は、クロック入力端子３０２から入力されるクロック入力信号により１個目のラッチ回路３２４−１からｎ個目のラッチ回路３２４−ｎまでを順次選択する。よって、ｎ個のクロックが入力された場合、全てのラッチ回路３２４−１〜３２４−ｎにデータを記憶させることができる。また、ラッチ回路３２４−１〜３２４−ｎは、それぞれ異なる値のデータを記憶することが可能である。ラッチ回路３２４−１〜３２４−ｎに記憶されたデータは、データＬＯＡＤ信号により、それぞれ対応するｎ個のホールド回路３２５−１〜３２５−ｎへ転送され、ＤＡＣ３２６−１〜３２６−ｎへのデジタル入力データとなる。
【０００９】
ＤＡＣ回路３２６−１〜３２６−ｎは、上記デジタルデータにより、ｍ種類の階調電圧値から選択出力する。ｍ種類の階調電圧値は、基準電源端子Ｖ０端子３０５〜Ｖ４端子３０９から入力された電圧に基づき、基準電源補正回路３２１によって作成される。
【００１０】
さらに、ＤＡＣ３２６−１〜３２６−ｎで選択出力された階調電圧は、出力バッファ３４７でインピーダンス変換されて、信号出力端子３１１−１〜３１１−ｎから液晶パネル駆動用信号として出力される。
【００１１】
上記のように、液晶駆動用半導体集積回路３０１では、ＬＯＡＤ信号により一括データ転送が行われるため、駆動用信号は同時に変化する。このため、表示駆動用集積回路には、瞬間的に大電流が発生する。この電流は、出力端子の増加と出力バッファの駆動能力の増大のため、非常に大きな電流となってきており、集積回路の消費電流が増大する事はもちろん、ピーク電流の増大をも招くことになる。このため、表示駆動用集積回路では、ピーク電流を考慮して電源の配線幅を太くし、電源ライン等の低インピーダンス化を図る必要がある。
【００１２】
液晶パネル等の表示用駆動素子は、表示パネルの額縁に実装されるため、その形状は極端に細長い長方形となっている。このため電源等の電極パッド付近と集積回路内部とで電位差が発生しないようにするためにも、電源ライン等の低インピーダンス化は重要となる。
【００１３】
このため、表示駆動用集積回路では、図１２に示すように、電源配線１０１やＧＮＤ配線１０２等の重要な配線は、最上層メタルによって形成されると共に、出力回路ブロックにおける各セル（すなわち、シフトレジスタ、ラッチ回路、ホールド回路、ＤＡＣ、バッファ回路）の配列方向に直交する方向に沿って幅広の配線にて形成されることを優先して配置されている。また、各出力回路ブロックでは、下層メタルラインを使用して電源等を配置している。
【００１４】
さらに、電源配線と回路とのレイアウトの具体例を図１３に示す。図１３では、メタル配線を３層使用し、回路ブロックへの電源、ＧＮＤ配線を行うレイアウトの一例を示している。
【００１５】
電源配線１０１およびＧＮＤ配線１０２は、上層メタル配線として交互に配置されており、幅広の配線幅を有する。電源配線１０１およびＧＮＤ配線１０２は、図示されていない電源およびＧＮＤパッドに接続されている。
【００１６】
図１３に例示されている回路部は、Ｐ拡散層１１５ａおよびゲート１１４ａで構成されるＰ型トランジスタと、Ｎ拡散層１１５ｂおよびゲート１１４ｂで構成されるＮ型トランジスタとで作成されるインバータ回路である。尚、図１３では、上記インバータ回路を紙面の上下方向に２段に図示しているが、説明の都合上上段の回路のみを説明する。
【００１７】
Ｐ型トランジスタの電源は、中層電源配線１０３から供給される。すなわち、Ｐ型トランジスタのＰ拡散層１１５ａは、コンタクトホール１１２ａによって下層メタル配線１０８ａと接続され、さらに下層メタル配線１０８ａはコンタクトホール１１０ａによって中層電源配線１０３と接続される。中層電源配線１０３は、コンタクトホール１１１ａにより、電源配線１０１と接続される。
【００１８】
また、Ｎ型トランジスタは、中層ＧＮＤ配線１０５に接続されることによって接地される。すなわち、Ｎ型トランジスタのＮ拡散層１１５ｂは、コンタクトホール１１２ｂによって下層メタル配線１０８ｂと接続され、さらに下層メタル配線１０８ｂはコンタクトホール１１０ｂによって中層ＧＮＤ配線１０５と接続される。中層ＧＮＤ配線１０５は、コンタクトホール１１１ｂにより、ＧＮＤ配線１０２と接続される。
【００１９】
Ｐ型トランジスタおよびＮ型トランジスタの出力は、コンタクトホール１１２ｃを介して下層メタル配線１０７ａにより接続され、下層メタル配線１０７ａはコンタクトホール１１０ｃを介して中層信号配線１０６ｃに接続される。こうして、Ｐ型トランジスタおよびＮ型トランジスタが、中層信号配線１０６ｃによって他の回路へと接続される。
【００２０】
Ｐ型トランジスタのゲート１１４ａとＮ型トランジスタのゲート１１４ｂとは、コンタクトホール１１３を介して下層メタル配線１０７ｂに接続され、下層メタル配線１０７ｂはコンタクトホール１１０ｄを介して中層信号配線１０６ｂに接続される。中層信号配線１０６ｂには、インバータを動作させる信号が他の回路から供給されている。
【００２１】
類似なレイアウト手法は、特許文献１や特許文献２において開示されている。特許文献１や特許文献２では、セル内に補助電源線を設け電源配線を格子状にすることにより、電源配線のインピーダンスを下げる方法が開示されている。
【００２２】
また、特許文献３には、金属配線を覆う保護膜上に配線を設け必要な配線のみバイパス配線を設け、低インピーダンス化を行う技術が開示されている。
【００２３】
集積回路素子では、外部回路に対する信号の入力や出力のための電極パッドを設けている。電極パッドは、通常最上層のメタル配線層を使用して、一辺の長さが１００μｍ程度の正方形や長方形の形状で作成される。この電極パッドの形状、大きさは外部回路との接続方法によって異なる。
【００２４】
また、液晶表示用半導体集積回路は、表示パネルへ直接接続することもあるが、テープ状の基板（実装基板）をもつパッケージを介して表示パネルに実装する形態をとることが多い。この場合、パッケージ上に形成された配線と液晶表示用半導体集積回路の電極パッドとを接続した後、パッケージに作成された電極を表示パネルに接続する。この実装方法では、電極パッドとパッケージ上に形成された配線とを電気的かつ物理的に安定した状態に接続する必要があるが、このような接続を行う方法の一つとして、電極パッド部に形成した金（Ａｕ）のバンプ電極を利用する方法が知られている。
【００２５】
通常、半導体デバイス上のバンプ電極はメッキ法によって形成される。このメッキ法には大きく分けて、「無電解メッキ法」と「電解メッキ法」の２つの方法がある。
【００２６】
まず、無電解メッキ法は、還元剤の働きで、メッキ液中の金属イオンに電流を流すことなく、被メッキ物である下地金属にメッキ金属を堆積させる方法である。この方法では、電流を用いないため、電源（メッキ電源）などの設備は不要という利点がある。しかし、下地金属とメッキ液との組み合わせに制限があり、またメッキの成長速度が遅い。そのため、半導体デバイスのバンプ電極形成に求められるような１０数μｍから数１０μｍといった厚さのメッキ層の形成には不向きである。
【００２７】
一方、電解メッキ法は、下地金属を電極としてメッキ液に浸し、電流を流すことで電気化学的に（電気化学反応領域である電気化学２重層（遷移領域）でのイオンの輸送によって）メッキを行う方法である。この方法だと、上述の無電解メッキ法ではメッキができない下地金属に対してもメッキができる。また、メッキの成長速度が、無電解メッキ法に比べると非常に速く、かつ、容易に数１０μｍの厚みのメッキ層を形成することができる。従って、電解メッキ法は半導体デバイスへのバンプ電極形成に適している。
【００２８】
上記電解メッキ法によるバンプ電極の形成法の概要を説明する。まず、前処理として、半導体デバイスが組み込まれた半導体基板（以下、ウエハと記載）に設けられた保護膜（絶縁膜）に対し、フォトリソグラフィー法により不要な部分を取り除く。その後、前記絶縁膜上に、電流を印加するためのカレントフィルム（電流の流れるフィルム）となる役割を果たす下地金属膜を被着させる。
【００２９】
次に、上記の下地金属膜上にレジストの塗布を行い、さらに、フォトリソグラフィー法によって所定の位置、つまりバンプ電極を形成させるべき位置のフォトレジスト膜を開口して下地金属膜を露出させる。そして、ウエハ表面をメッキ液に浸たし、下地金属膜と別途設けてある陽極（アノード電極）との間に電圧を印加して電流（メッキ電流）を流し、フォトレジスト膜の開口部にメッキ金属を析出させてバンプ電極を形成する。上記工程により、パッド電極上に金バンプ電極を形成することができる。
【特許文献１】特開２００７−２０７９９８号公報（公開日２００７年８月１６日）
【特許文献２】特開２００７−２０８１２０号公報（公開日２００７年８月１６日）
【特許文献３】特開平３−２０１５４４号公報（公開日１９９１年９月３日）
【発明の開示】
【発明が解決しようとする課題】
【００３０】
しかしながら、液晶表示用半導体集積回路における上記従来の構成では、最上層のメタルラインを幅広の電源およびＧＮＤラインとした場合、電源およびＧＮＤライン以外、例えば信号線の配線には当該最上層を使うことが困難となる。
【００３１】
また、必要なメタル配線層を少なくし、プロセスコストを削減したい場合には、信号線で使用する配線層と同じ層で電源ラインを作成する必要がある。この場合、図１４に示すように、各回路ブロックの間に電源およびＧＮＤ配線を配置する必要があり、チップサイズの増大を招く。この状態をわかりやすくするために、図１３における上層メタル配線を無くし、代わりに中層メタル配線による電源配線１０３およびＧＮＤ配線１０５をパッドで外部と接続する場合の構成例を図１５に示す。図１５では、電源配線１０３およびＧＮＤ配線１０５のインピーダンスを下げるために、これらの配線を幅広に形成する必要がある。このようなレイアウトをした場合、チップサイズが大きくなることは、図１３と図１５との比較から充分に想像できる。
【００３２】
このような不都合が発生するのは、集積回路における配線層の膜厚が０．５μｍ程度と薄いためである。例えば、同じ抵抗値を実現するのに、配線の膜厚を１０倍にできれば、配線の幅は１／１０にすることが可能になる。
【００３３】
現在、メタル配線の形成方法は、スパッタやＣＶＤを使用した蒸着が主流であるが、微細な配線を行うために膜厚を厚く設定されていない。このような蒸着によるメタル配線の形成方法において、膜厚が厚くて微細な配線を作成した場合、配線形成後に配線が傾く等の形状不良による配線間ショートなどの不良が続出するためである。
【００３４】
すなわち、蒸着によるメタル配線の形成方法では、同一層に形成される全ての配線の厚さが等しくなるため、配線幅の太い箇所のみ膜厚を厚くして、配線幅の細い箇所では膜厚を薄くするといったことができない。このため、電源配線やＧＮＤ配線のように低インピーダンスが強く要求され比較的幅広に形成できる配線の厚みを増加させるように形成すると、これと同一層に形成される信号配線等の微細配線では、上述したように、配線形成後に配線が傾く等の形状不良が発生する。
【００３５】
特許文献３では、保護膜上に配線を設け必要な配線のみバイパス配線を設け、低インピーダンス化を行うことが考えられるが、保護膜は非導電性物質であるため上記バイパス配線の形成にはプリント配線技術が使用され、工程の増加が発生する。
【００３６】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、配線の膜厚の増加によって配線の低インピーダンス化を実現すると共に、微細配線の形成をも同時に実現することにある。
【課題を解決するための手段】
【００３７】
本発明に係る集積回路は、上記課題を解決するために、金属配線と、前記金属配線を覆い、かつ、少なくとも一部の金属配線（例えば電源配線やＧＮＤ配線）のほぼ全長に渡って該金属配線を露出させるように開口部が形成された保護膜と、前記開口部によって露出された金属配線上に、メッキ工程を使用して形成されるメッキ配線とを備えることを特徴としている。
【００３８】
上記の構成によれば、上記メッキ配線によって金属配線の膜厚を厚くすることにより、配線幅を太くすること無しに低インピーダンスが図られ、少ない配線層でチップサイズの小さい集積回路が作成できる。また、メッキ配線部において、集積回路の放熱が期待でき、放熱効果が高まる。
【００３９】
また、上記メッキ配線は、保護膜に開口を設けて金属配線上に直接形成されるため、導電性物質上へのメッキとなるため、従来のメッキ技術が応用でき、簡単に膜厚の厚い配線を実現できる。
【００４０】
さらに、上記メッキ配線は、開口部が形成された箇所にのみ選択的に形成することが可能となるため、低インピーダンス化が要求される例えば電源配線やＧＮＤ配線のみの膜厚を増加させることができ、微細配線については膜厚の薄い配線のままとすることができる。
【００４１】
また、上記集積回路では、前記メッキ配線が形成される金属配線は、電源配線およびＧＮＤ配線であることが好ましい。
【００４２】
上記の構成によれば、電源およびＧＮＤ配線のインピーダンスを低くすることが可能となり、ＥＭＩ（Electromagnetic Interference）対策を行いやすくなる。
【００４３】
また、上記集積回路では、メッキ配線が金配線であることが好ましい。
【００４４】
上記の構成によれば、上記メッキ配線を、通常、金メッキにて行なわれる電極パッド上のバンプ電極形成工程と同時に形成することが可能となり、ウエハ製造工程を大幅に変更することなく、最上層の配線膜厚を選択的に厚くでき、低インピーダンス化が図れる。
【００４５】
また、上記集積回路では、前記電源配線およびＧＮＤ配線に対して設けられる外部接続用の電極パッドは、電源配線およびＧＮＤ配線のそれぞれに対して一つずつ設けられている構成とすることができる。
【００４６】
上記の構成によれば、集積回路チップの両端に同じ電位の電極パッドを配置しなくてもよい。このため電源、ＧＮＤの配線の配置が簡単になる。
【００４７】
さらに、本発明に係る集積回路の製造方法は、上記課題を解決するために、金属配線と前記金属配線を覆う保護膜とを有する集積回路に対して、前記金属配線の少なくとも一部を露出させるように、前記保護膜に開口部を形成する第１の工程と、前記開口部によって露出された金属配線上に、メッキ工程を使用してメッキ配線を形成する第２の工程とを備えることを特徴としている。
【００４８】
また、上記集積回路の製造方法では、前記集積回路は外部接続用の電極パッド上にバンプ電極が形成されているものであり、前記第１の工程および第２の工程は、前記バンプ電極の形成と同一工程にて実施される構成とすることができる。
【００４９】
また、上記集積回路の製造方法では、前記メッキ配線が金配線であることが好ましい。
【発明の効果】
【００５０】
本発明に係る集積回路は、以上のように、金属配線と、前記金属配線を覆い、かつ、少なくとも一部の金属配線（例えば電源配線やＧＮＤ配線）のほぼ全長に渡って該金属配線を露出させるように開口部が形成された保護膜と、前記開口部によって露出された金属配線上に、メッキ工程を使用して形成されるメッキ配線とを備える構成である。
【００５１】
それゆえ、上記メッキ配線によって金属配線の膜厚を厚くすることにより、配線幅を太くすること無しに低インピーダンスが図られ、少ない配線層でチップサイズの小さい集積回路が作成できる。また、メッキ配線部において、集積回路の放熱が期待でき、放熱効果が高まる。
【００５２】
また、上記メッキ配線は、保護膜に開口を設けて金属配線上に直接形成されるため、導電性物質上へのメッキとなるため、従来のメッキ技術が応用でき、簡単に膜厚の厚い配線を実現できる。
【００５３】
さらに、上記メッキ配線は、開口部が形成された箇所にのみ形成することが可能となるため、低インピーダンス化が要求される例えば電源配線やＧＮＤ配線のみの膜厚を選択的に増加させることができる。
【発明を実施するための最良の形態】
【００５４】
本発明の一実施形態について図１ないし図１０に基づいて説明すると以下の通りである。
【００５５】
図２は、本発明に係る集積回路の一例を示すものであり、電源およびＧＮＤ配線と回路とのレイアウトの具体例を示すものである。ここで、図２は、従来回路図である図１３の回路構成から上層メタル配線を取り除いた図である。このため、図２の集積回路では、図１３の回路と同一の部分については、図１３と同じ部材番号を付し、詳細な説明を省略する。
【００５６】
このように、図２に示す集積回路は、電源およびＧＮＤ配線に上層メタル配線を使用しない構成であるため、図１５に示す回路と同様に、中層メタル配線による電源配線１０３およびＧＮＤ配線（接地配線）１０５がパッドで外部と接続される。この場合は、電源配線１０３およびＧＮＤ配線１０５において、配線のインピーダンスを下げる必要がある。本発明では、電源配線１０３およびＧＮＤ配線１０５のインピーダンスを下げるために、これらの配線を幅広に形成するのではなく、図２に示すように、電源配線１０３およびＧＮＤ配線１０５上にメッキ配線３を形成することにより、配線インピーダンスを下げることを特徴としている。
【００５７】
図１は、図２のＡ−Ａ’間の断面図を示すものである。図１において示されているメタル配線、すなわち、ＧＮＤ配線１０５および信号配線１０６上には保護膜１が形成されている。この保護膜１では、電源およびＧＮＤ配線等、低インピーダンスの必要な配線上の箇所が開口されている（図１では、ＧＮＤ配線に対応する開口部を図示）。そして、この開口部２のメタル配線上にメッキ配線３（例えば、金メッキによる配線）が形成されている。
【００５８】
メッキ配線３を形成する上では、図２に示すように、保護膜１における開口部２をメッキ配線３上のほぼ全長に渡って取るようにする。このことによりメッキ配線３とメッキ配線３の下の配線１０３や１０５との接続強度が増すことになる。メッキ配線３は、保護膜１上に作成されるため、メッキ配線３を保護する層はない。このためパッケージの樹脂等の応力に対抗できる接続強度を得ることは重要である。
【００５９】
メッキ配線３は、電極パッドにおけるバンプ電極形成工程において同時に形成することが好ましい。すなわち、前処理として、電極パッド上の開口部形成と同じ工程にて電源配線１０３およびＧＮＤ配線１０５の保護膜１に開口部２を形成する。その後、保護膜１上に、電流を印加するためのカレントフィルム（電流の流れるフィルム）となる役割を果たす下地金属膜４を被着させる。
【００６０】
次に、下地金属膜４上にレジストの塗布を行い、さらに、フォトリソグラフィー法によって所定の位置、つまりメッキ配線３を形成させるべき位置のフォトレジスト膜を開口して下地金属膜４を露出させる。そして、ウエハ表面をメッキ液に浸たし、下地金属膜４と別途設けてある陽極（アノード電極）との間に電圧を印加して電流（メッキ電流）を流し、フォトレジスト膜の開口部にメッキ金属を析出させてメッキ配線３を形成する。このようにメッキ配線を電極パッドのバンプ電極形成工程において同時に形成する場合には、メッキ配線は金メッキによって形成することが好適である。
【００６１】
ここで、メタル配線に通常使用されるアルミニウムの電気抵抗率は２．５×１０−８（Ωｍ）であり、メッキ配線に好適に使用される金の電気抵抗率は２．０５×１０−８（Ωｍ）である。つまり、アルミニウムと金との電気抵抗率をほぼ同等と考えると、メッキ配線の膜厚をメタル配線の膜厚の１０倍で形成すれば、メタル配線の線幅を１０倍にする場合と同じ効果が発生する。例えば、図１でのメタル配線は膜厚０．５μｍ、配線幅１０μｍである。一方、図１３の上層メタル配線の幅は例えば５０μｍである。
【００６２】
また、図１の構成において、メッキ配線３の膜厚は例えば１５μｍ程度とすることができ、この場合は図１３における上層メタルの配線幅３００μｍに相当する。つまり、メッキ配線３により、電源およびＧＮＤ配線のインピーダンスは、図１３の状態に比べ１／６程度に下げることも可能である。
【００６３】
上記結果から、メッキ配線３によるメタル配線の低インピーダンス化は、上層メタル配線１層分より効果が上であるので、充分上層メタル配線層の代わりとなりえる。すなわち、必要なメタル配線層を少なくし、プロセスコストを削減できるといった効果が得られる。
【００６４】
また、メッキ配線３が形成されるメタル配線の幅を細くしても、図１３の状態のインピーダンスと同等以上の配線が作成できるため、メッキ配線３によりチップサイズの縮小を図ることも可能となる。
【００６５】
尚、上記のように、本発明の集積回路では、電源およびＧＮＤの配線インピーダンスを著しく減少可能であるので、ＥＭＩ（Electromagnetic Interference）対策の有用手段となる。なぜならば、不要輻射は主に電源およびＧＮＤに発生するノイズから発生しており、電源およびＧＮＤの配線インピーダンスを下げることにより、ノイズが低減されるからである。
【００６６】
図３に、メッキ配線を使用した場合の電源およびＧＮＤの配線レイアウト例を示す。図３は、チップ２０１の両端に電源パッドとＧＮＤパッドとを設けて、内部へ配線を行う場合を示している。チップ２０１の左側には電源パッド１０ＬとＧＮＤパッド１１Ｌとを配置し、右側には電源パッド１０ＲとＧＮＤパッド１１Ｒとを配置している。電源パッド１０ＬとＧＮＤパッド１１Ｒは、パッドから１０μｍ幅の上層アルミ配線を形成し、その上層アルミ配線上にメッキ配線３を配置して、インピーダンスを下げている。一方、電源パッド１０ＲとＧＮＤパッド１１Ｌとは、パッドから５０μｍ幅の上層アルミ配線１２を配線し、上層アルミ配線１２の必要な箇所横方向のアルミ配線を行っている。上層アルミ配線１２がメッキ配線３と交差する箇所では、一旦下層アルミ配線１３として、メッキ配線３とショートしないようにしている。
【００６７】
図３の構成において両側にパッドを設けているのは、チップ内部での電位勾配を少なくするためである。ただし、本発明を適応した場合、メッキ配線３の膜厚を厚くし電源等のインピーダンスを充分下げることができるので、図４のように、電源およびＧＮＤパッド１０および１１のそれぞれをチップの片側のみに配置することも可能である。片側のみにパッドを配置することにより、図４のように、電源のメッキ配線とＧＮＤのメッキ配線とを交差させることなく、チップ全体に配線を行うことが可能となる。
【００６８】
その他、図５や図６に示すように、電源およびＧＮＤパッド１０および１１をチップの中央に配置することも可能である。
【００６９】
図４に示されるように、パッドからチップ内部へ形成されている上層配線の全長において、保護膜の開口部を形成してメッキ配線３が行われることが望ましい。
【００７０】
しかしながら、図３のように、上層配線が交差することを避けるため、下層に配線を使用する場合等で、レイアウト的に上層配線を細くする利点がないことがある。このような所は、必ずしも開口部やメッキ配線３を必要としない。
【００７１】
その他、配線の末端部や、パッドから形成される主配線から引き出すような配線等、主配線が低インピーダンスであれば、細い上層配線のみで形成しても回路の動作速度に問題のない部分もある。このような場所では必ずしも開口部やメッキ配線３を形成する必要はない。
【００７２】
また、パッド上の開口部と配線の開口部とがつながることにより、パッド開口部上の金バンプの形成に問題が発生したり、メッキ配線の有無による金バンプの強度に違いにより、アセンブリ工程で問題が発生することが考えられる。このような、パッド上の金バンプの形成の都合や、アセンブリ工程での都合等で、図４のようにパッドに接続するような開口部やメッキ配線を形成できない場合がある。このような場合、パッドからチップサイズに影響しない範囲で太い上層配線を引き出し、その後開口部とメッキ配線を伴った細い上層配線にすることで問題を回避することもできる。
【００７３】
次に、図７から図１０に示すパッケージに実装を行った場合を検討する。
【００７４】
図７および図８に示す形態は；ＴＣＰ（Tape Carrier Package）と呼ばれる。図９および図１０に示す形態は、ＳＯＦ（System On Film）と呼ばれている（ＳＯＦはＣＯＦ（Chip On Film)とも呼ばれる）。
【００７５】
このようなパッケージに実装を行った場合、集積回路で発生する熱は、通常、パッドの金バンプからパッケージの配線を通じてパッケージへ放熱される。これに対し、図１に示すようなメッキ配線３をもつ本発明の集積回路の場合、図８および図１０に示すように、メッキ配線３はパッケージの封止樹脂２０９もしくはアンダーフィル剤２１７を通じ、直接もしくはパッケージの基材から外気へと放熱することが可能となる。このため、メッキ配線３を形成することにより、集積回路の放熱効果を高めることができる。
【００７６】
尚、本実施の形態においては、メッキ配線の形成によって低インピーダンス化を図る配線を電源配線およびＧＮＤ配線としているが、これら以外にも低インピーダンス化を図ることが好ましい配線があれば、電源配線およびＧＮＤ配線以外の配線にも本発明を適用することが可能である。
【産業上の利用可能性】
【００７７】
本発明は、多層配線を行う集積回路において、メッキ配線による電源配線およびＧＮＤ配線の低インピーダンス化を図るものであり、集積回路の微細配線化および低コスト化に寄与することができ、特に、大型の表示装置を駆動する表示駆動用集積回路に好適に利用することが可能である。
【図面の簡単な説明】
【００７８】
【図１】本発明の実施形態を示すものであり、図２におけるＡ−Ａ断面図である。
【図２】本発明の実施形態を示すものであり、集積回路の配線レイアウトを示す平面図である。
【図３】上記集積回路における電源配線およびＧＮＤ配線とその電極パッドとのレイアウト例を示す平面図である。
【図４】上記集積回路における電源配線およびＧＮＤ配線とその電極パッドとのレイアウト例を示す平面図である。
【図５】上記集積回路における電源配線およびＧＮＤ配線とその電極パッドとのレイアウト例を示す平面図である。
【図６】上記集積回路における電源配線およびＧＮＤ配線とその電極パッドとのレイアウト例を示す平面図である。
【図７】上記集積回路が形成されたチップのパッケージ実装例を示す平面図である。
【図８】上記集積回路が形成されたチップのパッケージ実装例を示す断面図である。
【図９】上記集積回路が形成されたチップのパッケージ実装例を示す平面図である。
【図１０】上記集積回路が形成されたチップのパッケージ実装例を示す断面図である。
【図１１】従来の液晶駆動用半導体集積回路の構成を示すブロック図である。
【図１２】上記従来の液晶駆動用半導体集積回路における電源配線およびＧＮＤ配線のレイアウト例を示す平面図である。
【図１３】図１２の液晶駆動用半導体集積回路における配線レイアウトを示す平面図である。
【図１４】液晶駆動用半導体集積回路において、電源配線およびＧＮＤ配線を上層メタル配線を用いずにレイアウトした場合の例を示す平面図である。
【図１５】図１４の液晶駆動用半導体集積回路における配線レイアウトを示す平面図である。
【符号の説明】
【００７９】
１    保護膜
２    開口部
３    メッキ配線
１０    電源用電極パッド
１１    ＧＮＤ用電極パッド
１０３    電源配線（金属配線）
１０５    ＧＮＤ配線（金属配線）
【図１】
2009117705.tif 000003
【図２】
2009117705.tif 000004
【図３】
2009117705.tif 000005
【図４】
2009117705.tif 000006
【図５】
2009117705.tif 000007
【図６】
2009117705.tif 000008
【図７】
2009117705.tif 000009
【図８】
2009117705.tif 000010
【図９】
2009117705.tif 000011
【図１０】
2009117705.tif 000012
【図１１】
2009117705.tif 000013
【図１２】
2009117705.tif 000014
【図１３】
2009117705.tif 000015
【図１４】
2009117705.tif 000016
【図１５】
2009117705.tif 000017
【手続補正書】
【提出日】平成21年1月20日(2009.1.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
多層配線構造を用いた集積回路において、
最上層にある配線層では、電源配線およびＧＮＤ配線と他の信号配線とが混在して形成されており、
前記最上層にある配線層は、前記電源配線およびＧＮＤ配線のパッドから形成される主配線部の全長に渡って該電源配線およびＧＮＤ配線を露出させるように開口部が形成された保護膜によって覆われており、
前記開口部によって露出された前記電源配線およびＧＮＤ配線上に、メッキ工程を使用して形成されるメッキ配線が形成されていることを特徴とする集積回路。
【請求項２】
前記メッキ配線が金配線であることを特徴とする請求項１に記載の集積回路。
【請求項３】
前記電源配線およびＧＮＤ配線に対して設けられる外部接続用の電極パッドは、電源配線およびＧＮＤ配線のそれぞれに対して一つずつ設けられていることを特徴とする請求項１に記載の集積回路。