(57)【要約】【課題】  処理を高速に行うことが可能な欠陥検査装置を提供することを目的とする。【解決手段】  基準画像の画像データを１画素分ずつアドレス順に抽出する基準画像対象画素抽出部１３を備える。検査画像の画像データの中から、基準画像画素抽出部１３により抽出される画像データと対応するアドレスの画像データ、並びに、その周囲の画像データを抽出する検査画像対象画素群抽出部１４を備える。検査画像対象画素群抽出部１４により一度に抽出される各画像データと１対１で対応する画素比較部２１〜２９と、画素比較部２１〜２９と１対１で対応する二値化データメモリ群３１〜３９を備える。各二値化データメモリ群３１〜３９に記憶された二値化データを集計する二値値集計部８５と、二値値集計部８５による集計結果に応じて、二値化データメモリ群３１〜３９のうちの何れか１つを選択する選択部８６を備える。検査画像における欠陥を検出する良否判定部１０を備える。【選択図】    図１
2009244059.tif 000002
【特許請求の範囲】
【請求項１】
検査対象物を撮像することにより得られる検査画像を基準画像と比較することによって検査対象物の欠陥を検査する欠陥検査装置において、
前記基準画像の画像データを１画素分ずつアドレス順に抽出する基準画像対象画素抽出部と、
前記検査画像の画像データの中から、前記基準画像画素抽出部により抽出される画像データと対応するアドレスの画像データ、並びに、その周囲の画像データを一度に抽出する検査画像対象画素群抽出部と、
前記検査画像対象画素群抽出部により一度に抽出される各画像データと１対１で対応する画素比較部と、
前記画素比較部と同数備えられ、各画素比較部と１対１で対応する二値化データメモリ群と、
各二値化データメモリ群に記憶された二値化データを集計する二値値集計部と、
前記二値値集計部による集計結果に応じて、前記二値化データメモリ群のうちの何れか１つを選択する選択部と、
前記検査画像における欠陥を検出する良否判定部と、
を備え、
各二値化データメモリ群は、前記検査画像の画素数と同数の二値化データメモリを備え、
各画素比較部は、前記基準画像画素抽出部により抽出される画像データと、前記検査画像対象画素群抽出部により抽出される画素のうち当該画素比較部と対応する画像データと、が一致するか否かを示す二値化データを、対応する二値化データメモリ群に出力し、
各二値化データメモリ群は、対応する画素比較部から出力される二値化データを二値化データメモリにアドレス順に記憶し、
前記二値値集計部は、各二値化データメモリ群毎に、一致しない旨を示す二値化データの数を集計し、
前記選択部は、一致しない旨を示す二値化データの数が最も少ない二値化データメモリ群を選択し、
前記良否判定部は、前記選択部により選択された二値化データメモリ群に記憶された二値化データのうち、一致しない旨を示す二値化データをチェックすることにより、前記検査画像における欠陥を検出することを特徴とする欠陥検査装置。
【請求項２】
各画素比較部は、前記基準画像画素抽出部により抽出される画像データと、前記検査画像対象画素群抽出部により抽出される画素のうち当該画素比較部と対応する画像データと、の値の差の絶対値が、所定の閾値を超える場合には、これら２つの画像データが一致しない旨を示す二値化データを対応する二値化データメモリ群に出力する一方で、超えない場合には、これら２つの画像データが一致する旨を示す二値化データを対応する二値化データメモリ群に出力することを特徴とする請求項１に記載の欠陥検査装置。
【請求項３】
前記基準画像の画像データを記憶する基準画像記憶メモリと、
前記検査画像の画像データを記憶する検査画像記憶メモリと、
を更に備え、
前記基準画像記憶メモリと前記検査画像記憶メモリとは、アドレスを互いに同期させて、画像データを１画素分ずつ出力し、
前記基準画像対象画素抽出部は、
前記基準画像記憶メモリから出力される画像データをｍ（ｍは正の整数）ライン分遅延させて出力するｍライン遅延部と、
前記ｍライン遅延部から出力される画像データを順次に１画素分ずつ記憶するｎ（ｎは正の整数）個のシフトレジスタと、
を備え、
当該基準画像対象画素抽出部における最終段のシフトレジスタに記憶された画像データを各画素比較部に出力し、
前記検査画像対象画素群抽出部は、
前記検査画像記憶メモリから出力される画像データを１ライン分遅延させて出力する１ライン遅延部を直列にｐ（ｐは正の整数）個と、
前記検査画像記憶メモリから出力される画像データを順次に１画素分ずつ記憶する複数のシフトレジスタと、
各１ライン遅延部から出力される画像データを順次に１画素分ずつ記憶するシフトレジスタを各１ライン遅延部毎に複数個と、
を備え、
当該検査画像対象画素群抽出部が備える各シフトレジスタに記憶された画像データを、各シフトレジスタと１対１で対応する前記画素比較部にそれぞれ出力することを特徴とする請求項１又は２に記載の欠陥検査装置。
【請求項４】
前記基準画像記憶メモリは、前記基準画像の全ての画像データを記憶可能なフレームバッファからなり、
前記検査画像記憶メモリは、一の検査画像における１ライン分の画像データを記憶可能なＦＩＦＯバッファからなることを特徴とする請求項３に記載の欠陥検査装置。
【請求項５】
２つの画素データが一致しない旨を示す二値化データが「１」であり、
前記良否判定部は、
各二値化データメモリ群のうち前記選択部により選択された二値化データメモリ群から出力される二値化データを選択して出力するセレクタと、
前記セレクタから出力される二値化データを順次に記憶するｑ（ｑは正の整数）個のシフトレジスタと、
前記セレクタから出力される二値化データを１ライン分だけ遅延させて出力する二値化データ１ライン遅延部を直列にｒ（ｒは正の整数）個と、
各二値化データ１ライン遅延部から出力される二値化データを順次に記憶するシフトレジスタを各二値化データ１ライン遅延部毎にｑ個と、
各シフトレジスタに記憶された二値化データの論理積をとるＡＮＤ回路と、
を備え、
前記ＡＮＤ回路の出力が「１」となった場合に前記検査画像に欠陥が存在することを検出することを特徴とする請求項１乃至４の何れか一項に記載の欠陥検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像を比較することにより検査対象物の欠陥を検査する欠陥検査装置に関する。
【背景技術】
【０００２】
従来、検査対象物を撮像することにより得られる検査画像を基準画像と比較することによって、検査対象物における印刷ミスや汚れなどの欠陥を検査する欠陥検査装置が知られている。
【０００３】
このような欠陥検査装置においては、画像における所定の領域のみをパターンマッチングすることにより、欠陥の有無を判別する。
【０００４】
具体的には、検査画像における所定の領域の画像を基準画像における対応する領域の画像に対して上下左右にずらした画像並びにずらす前の画像を、基準画像における対応する領域の画像とそれぞれ比較することにより、検査画像における所定の領域の画像並びにずらす前の画像のうち、基準画像における対応する領域の画像と最も良く一致するものを判別する。
【０００５】
この判別により、基準画像に対する検査画像の座標のずれを求める。すなわち、検査画像における所定の領域の画像並びにずらす前の画像のうち、基準画像における対応する領域の画像と最も良く一致するもののずらし量が、基準画像に対する検査画像の座標のずれ量である。
【０００６】
そして、求めたずれ量だけ、検査画像の全体をずらした上で、この検査画像を基準画像の全体と比較し、検査画像における欠陥の有無を検出する。
【０００７】
なお、このような従来の欠陥検査装置に関する先行技術文献については、調査をしたが見つけることができなかった。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、従来の欠陥検査装置は、ＣＰＵなどのプロセッサとその動作用プログラムとを用いたソフトウェア処理により行うため、処理速度が遅いという問題があった。
【０００９】
基準画像に対する検査画像のずれ量を求めるには、正規化相関などの複雑な計算を行う必要があるため、画像の全体についての検査を行うには多くの処理時間が必要となってしまうため、上述のように、画像の一部（所定の領域）のみをパターンマッチングするようにしていた。
【００１０】
所定の領域だけパターンマッチングする場合の短所は、その領域に印刷ミスがあった場合、計算結果の信用度がなくなってしまう点にある。複数の領域についてパターンマッチングする場合も同様に、それぞれの領域に印刷ミスがあれば計算結果の信用度がなくなってしまう。
【００１１】
本発明は、上記のような問題点を解決するためになされたもので、処理を高速に行うことが可能な欠陥検査装置を提供することを目的とし、好ましくは、処理が高速であるという特徴を生かして画像の全体について検査を行うことにより、検査結果の信用度を高めることが可能な欠陥検査装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明の欠陥検査装置は、検査対象物を撮像することにより得られる検査画像を基準画像と比較することによって検査対象物の欠陥を検査する欠陥検査装置において、前記基準画像の画像データを１画素分ずつアドレス順に抽出する基準画像対象画素抽出部と、前記検査画像の画像データの中から、前記基準画像画素抽出部により抽出される画像データと対応するアドレスの画像データ、並びに、その周囲の画像データを一度に抽出する検査画像対象画素群抽出部と、前記検査画像対象画素群抽出部により一度に抽出される各画像データと１対１で対応する画素比較部と、前記画素比較部と同数備えられ、各画素比較部と１対１で対応する二値化データメモリ群と、各二値化データメモリ群に記憶された二値化データを集計する二値値集計部と、前記二値値集計部による集計結果に応じて、前記二値化データメモリ群のうちの何れか１つを選択する選択部と、前記検査画像における欠陥を検出する良否判定部と、を備え、各二値化データメモリ群は、前記検査画像の画素数と同数の二値化データメモリを備え、各画素比較部は、前記基準画像画素抽出部により抽出される画像データと、前記検査画像対象画素群抽出部により抽出される画素のうち当該画素比較部と対応する画像データと、が一致するか否かを示す二値化データを、対応する二値化データメモリ群に出力し、各二値化データメモリ群は、対応する画素比較部から出力される二値化データを二値化データメモリにアドレス順に記憶し、前記二値値集計部は、各二値化データメモリ群毎に、一致しない旨を示す二値化データの数を集計し、前記選択部は、一致しない旨を示す二値化データの数が最も少ない二値化データメモリ群を選択し、前記良否判定部は、前記選択部により選択された二値化データメモリ群に記憶された二値化データのうち、一致しない旨を示す二値化データをチェックすることにより、前記検査画像における欠陥を検出することを特徴としている。
【００１３】
本発明の欠陥検査装置においては、各画素比較部は、前記基準画像画素抽出部により抽出される画像データと、前記検査画像対象画素群抽出部により抽出される画素のうち当該画素比較部と対応する画像データと、の値の差の絶対値が、所定の閾値を超える場合には、これら２つの画像データが一致しない旨を示す二値化データを対応する二値化データメモリ群に出力する一方で、超えない場合には、これら２つの画像データが一致する旨を示す二値化データを対応する二値化データメモリ群に出力することが好ましい。
【００１４】
本発明の欠陥検査装置においては、前記基準画像の画像データを記憶する基準画像記憶メモリと、前記検査画像の画像データを記憶する検査画像記憶メモリと、を更に備え、前記基準画像記憶メモリと前記検査画像記憶メモリとは、アドレスを互いに同期させて、画像データを１画素分ずつ出力し、前記基準画像対象画素抽出部は、前記基準画像記憶メモリから出力される画像データをｍ（ｍは正の整数）ライン分遅延させて出力するｍライン遅延部と、前記ｍライン遅延部から出力される画像データを順次に１画素分ずつ記憶するｎ（ｎは正の整数）個のシフトレジスタと、を備え、当該基準画像対象画素抽出部における最終段のシフトレジスタに記憶された画像データを各画素比較部に出力し、前記検査画像対象画素群抽出部は、前記検査画像記憶メモリから出力される画像データを１ライン分遅延させて出力する１ライン遅延部を直列にｐ（ｐは正の整数）個と、前記検査画像記憶メモリから出力される画像データを順次に１画素分ずつ記憶する複数のシフトレジスタと、各１ライン遅延部から出力される画像データを順次に１画素分ずつ記憶するシフトレジスタを各１ライン遅延部毎に複数個と、を備え、当該検査画像対象画素群抽出部が備える各シフトレジスタに記憶された画像データを、各シフトレジスタと１対１で対応する前記画素比較部にそれぞれ出力することが好ましい。
【００１５】
本発明の欠陥検査装置においては、前記基準画像記憶メモリは、前記基準画像の全ての画像データを記憶可能なフレームバッファからなり、前記検査画像記憶メモリは、一の検査画像における１ライン分の画像データを記憶可能なＦＩＦＯバッファからなることが好ましい。
【００１６】
本発明の欠陥検査装置においては、２つの画素データが一致しない旨を示す二値化データが「１」であり、前記良否判定部は、各二値化データメモリ群のうち前記選択部により選択された二値化データメモリ群から出力される二値化データを選択して出力するセレクタと、前記セレクタから出力される二値化データを順次に記憶するｑ（ｑは正の整数）個のシフトレジスタと、前記セレクタから出力される二値化データを１ライン分だけ遅延させて出力する二値化データ１ライン遅延部を直列にｒ（ｒは正の整数）個と、各二値化データ１ライン遅延部から出力される二値化データを順次に記憶するシフトレジスタを各二値化データ１ライン遅延部毎にｑ個と、各シフトレジスタに記憶された二値化データの論理積をとるＡＮＤ回路と、を備え、前記ＡＮＤ回路の出力が「１」となった場合に前記検査画像に欠陥が存在することを検出することが好ましい。
【発明の効果】
【００１７】
本発明によれば、前記基準画像の画像データを１画素分ずつアドレス順に抽出する基準画像対象画素抽出部と、前記検査画像の画像データの中から、前記基準画像画素抽出部により抽出される画像データと対応するアドレスの画像データ、並びに、その周囲の画像データを一度に抽出する検査画像対象画素群抽出部と、前記検査画像対象画素群抽出部により一度に抽出される各画像データと１対１で対応する画素比較部と、前記画素比較部と同数備えられ、各画素比較部と１対１で対応する二値化データメモリ群と、各二値化データメモリ群に記憶された二値化データを集計する二値値集計部と、前記二値値集計部による集計結果に応じて、前記二値化データメモリ群のうちの何れか１つを選択する選択部と、前記検査画像における欠陥を検出する良否判定部と、を備え、各二値化データメモリ群は、前記検査画像の画素数と同数の二値化データメモリを備え、各画素比較部は、前記基準画像画素抽出部により抽出される画像データと、前記検査画像対象画素群抽出部により抽出される画素のうち当該画素比較部と対応する画像データと、が一致するか否かを示す二値化データを、対応する二値化データメモリ群に出力し、各二値化データメモリ群は、対応する画素比較部から出力される二値化データを二値化データメモリにアドレス順に記憶し、前記二値値集計部は、各二値化データメモリ群毎に、一致しない旨を示す二値化データの数を集計し、前記選択部は、一致しない旨を示す二値化データの数が最も少ない二値化データメモリ群を選択し、前記良否判定部は、前記選択部により選択された二値化データメモリ群に記憶された二値化データのうち、一致しない旨を示す二値化データをチェックすることにより、前記検査画像における欠陥を検出することができる。
【００１８】
また、欠陥検査装置の全ての構成をハードウェア構成により実現することができ、ＣＰＵなどのプロセッサとその動作用プログラムを用いたソフトウェア処理をほとんど必要としない。このため、１枚の画像における画素数が大きくても、全ての処理を非常に高速に行うことができる。よって、画像の一部のみではなく全体についての検査を容易に実現でき、検査結果の信頼度を高めることができる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して、本発明に係る実施形態について説明する。
【００２０】
図１は実施形態に係る欠陥検査装置１００の構成を示すブロック図である。
【００２１】
本実施形態に係る欠陥検査装置１００は、基準となる画像（以下、基準画像）と検査対象の画像（以下、検査画像）とを比較することにより、検査対象物の欠陥を検査する装置である。
【００２２】
図１に示すように、欠陥検査装置１００は、検査対象物を撮像することにより基準画像及び検査画像の画像データを生成するカメラ１と、基準画像の画像データを格納する基準画像格納フレームバッファ２と、検査画像の画像データを格納する検査画像格納ＦＩＦＯバッファ３と、カメラ１から出力される画像データを基準画像格納フレームバッファ２又は検査画像格納ＦＩＦＯ３に対して選択的に入力させるための切替スイッチ４と、切替スイッチ４の切替動作を制御するスイッチ切替制御部５と、検査画像の座標を基準画像に対してずらすことにより得られる１以上のズラシ画像並びに検査画像を基準画像とそれぞれ比較するズラシ検査を行うズラシ検査部８と、基準画像格納フレームバッファ２からズラシ検査部８への画像データの読み出しなどに用いられるアドレスを生成するアドレス生成部６と、検査画像格納ＦＩＦＯバッファ３からズラシ検査部８への画像データの読み出し動作などを制御する読出制御部７と、ズラシ画像並びに検査画像のうち何れの画像を最終的に基準画像と比較する最終検査画像とするかをズラシ検査部８による検査結果に応じて決定する最終検査画像決定部９と、最終検査画像を検査することにより検査対象物における欠陥の有無を判別する良否判定部１０と、良否判定部１０による検査により欠陥が見つかった場合にその旨を報知する報知部１１と、を備えている。
【００２３】
図２は撮像対象物の一例としてのウェブ４０を示す平面図である。
【００２４】
図２に示すように、例えば、ウェブ４０の片面には、該ウェブ４０の長手方向（図２の矢印Ａ方向）において所定間隔で絵柄４１が印刷されている。
【００２５】
本実施形態では、欠陥検査の一例として、ウェブ４０における絵柄４１及びその周辺の領域を含む撮像範囲４２を撮像することにより得られる画像を検査する例を説明する。
【００２６】
また、本実施形態では、カメラ１がエリアセンサ式カメラであるものとして、以下の説明を行う。
【００２７】
カメラ１は、ウェブ４０に向けて配置されている。
【００２８】
ウェブ４０は、図示しない搬送機構により、図２の矢印Ａ方向へ一定速度で搬送される。
【００２９】
このようにウェブ４０を矢印Ａ方向に搬送しながら、カメラ１によりウェブ４０を所定の時間間隔で順次に撮像することにより、撮像範囲４２の画像が順次に撮像される。
【００３０】
図３はカメラ１が１回の撮像動作により生成する画像データを模式的に示す図である。
【００３１】
カメラ１は、複数の撮像素子をマトリクス状の配置で備えている。具体的には、例えば、横方向（図２では矢印Ｂ方向：Ｂ方向は、ウェブ４０に対して平行で、且つ、Ａ方向に対して直交する方向）に２０４８画素分、縦方向（図２では矢印Ａ方向）に２０４８画素分の、合計で２０４８×２０４８個の撮像素子をマトリクス状の配置で備えている。そして、１回の撮像動作により、カメラ１の全撮像素子が画像を取り込む。すなわち、カメラ１は、１回の撮像動作により、例えば、２０４８×２０４８画素分の画像データを生成する。
【００３２】
ここで、図３に示すように、「Ｈ１」は横アドレスが１番地であることを意味し、同様に、「Ｈ２」〜「Ｈ２０４８」は、それぞれ横アドレスが２〜２０４８番地であることを意味する。
【００３３】
また、「Ｖ１」は縦アドレスが１番地であることを意味し、同様に、「Ｖ２」〜「Ｖ２０４８」は、それぞれ縦アドレスが２〜２０４８番地であることを意味する。
【００３４】
また、図３に示すように、１ライン目の画像データを便宜的にＡ１〜Ａ２０４８と表し、同様に、２ライン目の画像データをＢ１〜Ｂ２０４８、３ライン目の画像データをＣ１〜Ｃ２０４８、４ライン目の画像データをＤ１〜Ｄ２０４８、５ライン目の画像データをＥ１〜Ｅ２０４８、２０４６ライン目の画像データをＸ１〜Ｘ２０４８、２０４７ライン目の画像データをＹ１〜Ｙ２０４８、２０４８ライン目の画像データをＺ１〜Ｚ２０４８と表す。
【００３５】
図４はカメラ１が発生する信号を示す図である。また、図５は、検査画像格納ＦＩＦＯバッファ３が発生する１ライン格納信号及び読出制御部７が発生する読出許可信号を説明するための図である。
【００３６】
カメラ１は、一定周期のカメラクロック信号（図示略）と、一定周期の撮像タイミングを示すＶｓｙｎｃ信号（図４）と、一定周期のデータ出力開始タイミングを示すＨｓｙｎｃ信号（図４）と、ＤＶＡＬ信号（図４：データ有効範囲信号）と、を発生する。
【００３７】
一のＶｓｙｎｃ信号を発生してから、ライン数（本実施形態の場合、２０４８）のＨｓｙｎｃ信号を発生した後に、次のＶｓｙｎｃ信号を発生するようになっている。
【００３８】
また、一のＨｓｙｎｃ信号を発生した後で、所定値Ｘ（Ｘは０又は正の整数）＋横方向画素数（本実施形態の場合は２０４８）のカメラクロック信号を発生した後で、次のＨｓｙｎｃ信号を発生するようになっている。なお、Ｘは、カメラ１の形式によって異なる値である。
【００３９】
本実施形態の場合、横方向の画素数が２０４８であるため、Ｈｓｙｎｃ信号の発生タイミングからカメラクロック信号をＸクロックだけ発生した後、２０４８個のカメラクロック信号を発生する期間の間だけ、ＤＶＡＬ信号がアクティブとなる。
【００４０】
ＤＶＡＬ信号は、検査画像格納ＦＩＦＯバッファ３などへの画像データの書き込みを許可する書込許可信号となる。
【００４１】
なお、ＤＶＡＬ信号を発生する回路を有するエリアセンサカメラは、近年開発されたものである。ＤＶＡＬ信号の発生回路を有していないような旧式のエリアセンサカメラの場合、Ｈｓｙｎｃ信号、Ｘ値及びカメラクロック信号を用いて、ＤＶＡＬ信号に相当する信号を生成する回路を備えている。
【００４２】
検査画像格納ＦＩＦＯバッファ３は、１ライン分の画像データ（例えば、２０４８画素分の画像データ）を格納可能な記憶容量を有している。
【００４３】
検査画像格納ＦＩＦＯバッファ３が格納する画像は、順次に撮像される撮像範囲４２の画像のうち、カメラ１により２番目以降に撮像される撮像範囲４２の画像（の一部）である。
【００４４】
すなわち、スイッチ切替制御部５は、カメラ１により最初に撮像した撮像範囲４２の画像データを基準画像格納フレームバッファ２へ入力し終えたら、カメラ１から出力される画像データが検査画像格納ＦＩＦＯバッファ３側に入力されるように切替スイッチ４を切り替える制御を行う。
【００４５】
検査画像格納ＦＩＦＯバッファ３には、ＤＶＡＬ信号と、カメラクロック信号と、が入力される。
【００４６】
検査画像格納ＦＩＦＯバッファ３は、その書込許可信号としてのＤＶＡＬ信号がアクティブとなっている期間中に、カメラクロック信号が１つ入力される毎に、カメラ１からの画像データを１画素分ずつ格納（記憶）する。
【００４７】
そして、検査画像格納ＦＩＦＯバッファ３は、１ライン分（本実施形態の場合、２０４８画素分）の画像データを格納する毎に、１ライン格納信号を発生する（図５）。すなわち、ＤＶＡＬ信号の終了タイミングに１ライン格納信号を発生する。
【００４８】
読出制御部７には、検査画像格納ＦＩＦＯバッファ３からの１ライン格納信号と、カメラクロック信号と、が入力される。
【００４９】
図５に示すように、読出制御部７は、検査画像格納ＦＩＦＯバッファ３から１ライン格納信号が入力してから２０４８個のカメラクロック信号が発生する期間の間だけアクティブとなるような読出許可信号を発生する。
【００５０】
図１に示すように、検査画像格納ＦＩＦＯバッファ３には、読出制御部７からの読出許可信号が入力される。
【００５１】
検査画像格納ＦＩＦＯバッファ３は、読出許可信号がアクティブとなっている期間中に、カメラ１からカメラクロック信号が１つ入力される毎に、先に記憶した検査画像データから順に、１画素分ずつズラシ検査部８へと出力する。
【００５２】
次に、基準画像格納フレームバッファ２は、カメラ１による１回の撮像により生成される画像データ（上記のように、例えば、２０４８×２０４８画素分の画像データ）を格納可能な記憶容量を有している。
【００５３】
基準画像格納フレームバッファ２が格納する基準画像は、例えば、順次に撮像される撮像範囲４２の画像のうち、カメラ１により最初に撮像される撮像範囲４２の画像である。
【００５４】
このため、スイッチ切替制御部５は、当初、カメラ１から出力される画像データが基準画像格納フレームバッファ２側に入力されるように切替スイッチ４を制御しておき、最初に撮像した撮像範囲４２の画像データがカメラ１から基準画像格納フレームバッファ２に入力されるようにする。
【００５５】
アドレス生成部６は、基準画像格納フレームバッファ２からの画像データの読出などに用いられるアドレスを生成するものである。
【００５６】
図６は、アドレス生成部６及び基準画像格納フレームバッファ２の動作を説明するための図である。
【００５７】
アドレス生成部６には、カメラ１からのＶｓｙｎｃ信号及びカメラクロック信号と、読出制御部７からの読出許可信号と、が入力される。
【００５８】
図６に示すように、アドレス生成部６は、一のＶｓｙｎｃ信号の発生後、１番目の読出許可信号が発生している（最初に読出許可信号がアクティブとなっている）期間中は、カメラクロック信号が１つ発生する毎に、基準画像格納フレームバッファ２が１ライン目の基準画像データ（図３におけるＡ１〜Ａ２０４８）をＡ１から１画素分ずつ順次に出力するように、基準画像格納フレームバッファ２から読み出す画像データのアドレスを生成し、該生成したアドレスを基準画像格納フレームバッファ２に出力する。
【００５９】
同様に、アドレス生成部６は、Ｖｓｙｎｃ信号の発生後、２番目の読出許可信号が発生している期間中は、カメラクロック信号が１つ発生する毎に、基準画像格納フレームバッファ２が２ライン目の基準画像データ（図３におけるＢ１〜Ｂ２０４８）をＡ１から１つずつ順次に出力するように、基準画像格納フレームバッファ２から読み出す画像データのアドレスを生成及び出力する。
【００６０】
以下、同様に、アドレス生成部６は、Ｖｓｙｎｃ信号の発生後、３番目〜２０４８番目の読出許可信号が発生している期間中は、カメラクロック信号が１つ発生する毎に、基準画像格納フレームバッファ２が３ライン目〜２０４８ライン目の基準画像データをアドレス順に１つずつ出力するように、基準画像格納フレームバッファ２から読み出す画像データのアドレスを生成及び出力する。
【００６１】
基準画像格納フレームバッファ２は、アドレス生成部６から入力されるアドレスの基準画像データを、順次にズラシ検査部８へと出力する。
【００６２】
すなわち、図６に示すように、基準画像格納フレームバッファ２は、読出許可信号がアクティブとなっている一連の期間中に、１ライン分の基準画像データを、１カメラクロック毎に１画素分ずつ順次に出力する。
【００６３】
なお、このような動作を実現するために、アドレス生成部６は、１ライン分（例えば、２０４８個）のアドレスを生成する毎に、縦アドレスを１つ繰り上げるように構成されている。
【００６４】
こうして、検査画像データが検査画像格納ＦＩＦＯバッファ３からズラシ検査部８へと読み出される（出力される）タイミングに同期して、基準画像データもズラシ検査部８へと読み出される。
【００６５】
なお、一連のウェブ４０について、１枚の基準画像を複数枚の検査画像と順次に比較するために、一連の検査が終了するまでは、カメラ１により最初に撮像した撮像範囲４２の画像データを基準画像データとして基準画像格納フレームバッファ２に格納しておき、この基準画像データを、新たに撮像される検査画像のデータと繰り返し比較する。
【００６６】
図８はズラシ検査部８の構成を示すブロック図である。
【００６７】
図８に示すように、ズラシ検査部８は、基準画像対象画素抽出部１３と、検査画像対象画素群抽出部１４と、複数（例えば、９つ）の画素比較部２１〜２９と、各画素比較部２１〜２９と１対１で対応する二値化データメモリ群３１〜３９と、二値化データメモリ群３１〜３９への二値化データの書込アドレスを生成する書込アドレス生成部２１０と、を備えている。
【００６８】
基準画像対象画素抽出部１３は、基準画像格納フレームバッファ２から出力される画像データである基準画像データから、検査画像格納ＦＩＦＯバッファ３から出力される画像データである検査画像データと比較される１画素分の画像データ（以下、基準画像対象画素データ）を順次に抽出する動作を行うものである。すなわち、基準画像対象画素抽出部１３は、基準画像の画像データを１画素分ずつアドレス順に抽出する。
【００６９】
また、検査画像対象画素群抽出部１４は、検査画像格納ＦＩＦＯバッファ３より出力される検査画像データから、基準画像対象画素データと比較される複数画素分（例えば、９画素分）の画像データ（以下、検査画像対象画素データ）を順次に抽出する動作を行うものである。すなわち、検査画像対象画素群抽出部１４は、検査画像の画像データの中から、基準画像画素抽出部１３により抽出される画像データと対応するアドレスの画像データ並びにその周囲の画像データを一度に抽出することを、順次に行う。
【００７０】
各画素比較部２１〜２９には、検査画像対象画素群抽出部１４により一度に抽出される画像データのうち、１つずつが入力される。つまり、各画素比較部２１〜２９は、検査画像対象画素群抽出部１４により一度に抽出される各画像データと１対１で対応する。
【００７１】
また、基準画像対象画素抽出部１３により抽出された１つの画像データは、各画素比較部２１〜２９に対してそれぞれ入力される。
【００７２】
各画素比較部２１〜２９は、基準画像対象画素抽出部１３から入力される基準画像対象画素データと、検査画像対象画素群抽出部１４から入力される検査画像対象画素データとの値を比較し、この比較結果を「０」又は「１」に二値化し、この二値化したデータ（以下、二値化データ）を対応する二値化データメモリ群３１〜３９に出力する。
【００７３】
ここで、図９は、ズラシ検査部８が基準画像の各画像データを検査画像の何れの画像データと比較するのかを説明するための模式図である。
【００７４】
ズラシ検査部８は、基準画像の各画素の画像データを、検査画像における対応する座標（アドレス）の画素の画像データ及びその周囲の画素の画像データとそれぞれ比較する。
【００７５】
すなわち、本実施形態の場合、ズラシ検査部８は、具体的には、例えば、図９に示すように、基準画像におけるＢ２の画素の画像データ（図９（ａ））については、検査画像における対応するアドレスであるＢ２の画素、検査画像における１画素分左上のアドレスであるＡ１の画素、検査画像における１画素分上のアドレスであるＡ２の画素、検査画像における１画素分右上のアドレスであるＡ３の画素、検査画像における１画素分左のアドレスであるＢ１の画素、検査画像における１画素分右のアドレスであるＢ３の画素、検査画像における１画素分左下のアドレスであるＣ１の画素、検査画像における１画素分下のアドレスであるＣ２の画素、及び、検査画像における１画素分右下のアドレスであるＣ３の画素の各画像データ（図９（ｂ））とそれぞれ比較する。
【００７６】
同様に、基準画像におけるＢ３〜Ｂ２０４７、Ｃ２〜Ｃ２０４７、Ｄ２〜Ｄ２０４７、Ｅ３〜Ｅ２０４７、・・・、Ｘ２〜Ｘ２０４７、Ｙ２〜Ｙ２０４７の画素の画像データについても、検査画像における対応するアドレスの画素の画像データ及びその周囲（１画素分左上、１画素分上、１画素分右上、１画素分左、１画素分右、１画素分左下、１画素分下、及び、１画素分右下）の画素の画像データとそれぞれ比較する。
【００７７】
このような比較動作は、画素比較部２１〜２９が行う。
【００７８】
また、このような比較動作を行うために、検査画像対象画素群抽出部１４は、検査画像格納ＦＩＦＯバッファ３から入力される検査画像データから、基準画像対象画素に対して１画素分左上、基準画像対象画素に対して１画素分上、基準画像対象画素に対して１画素分右上、基準画像対象画素に対して１画素分左、基準画像対象画素と対応するアドレス、基準画像対象画素に対して１画素分右、基準画像対象画素に対して１画素分左下、基準画像対象画素に対して１画素分下、及び、基準画像対象画素に対して１画素分右下の各画像データを、一度に抽出する動作を行う。
【００７９】
そして、検査画像対象画素群抽出部１４は、基準画像対象画素に対して１画素分左上の検査画像データ（図９の例では、図９（ｂ）に示すＡ１の検査画像データ）は画素比較部２１に対して出力し、基準画像対象画素に対して１画素分上の検査画像データ（図９の例では、図９（ｂ）に示すＡ２の検査画像データ）は画素比較部２２に対して出力し、基準画像対象画素に対して１画素分右上の検査画像データ（図９の例では、図９（ｂ）に示すＡ３の検査画像データ）は画素比較部２３に対して出力し、基準画像対象画素に対して１画素分左の検査画像データ（図９の例では、図９（ｂ）に示すＢ１の検査画像データ）は画素比較部２４に対して出力し、基準画像対象画素と対応するアドレスの検査画像データ（図９の例では、図９（ｂ）に示すＢ２の検査画像データ）は画素比較部２５に対して出力し、基準画像対象画素に対して１画素分右の検査画像データ（図９の例では、図９（ｂ）に示すＢ３の検査画像データ）は画素比較部２６に対して出力し、基準画像対象画素に対して１画素分左下の検査画像データ（図９の例では、図９（ｂ）に示すＣ１の検査画像データ）は画素比較部２７に対して出力し、基準画像対象画素に対して１画素分下の検査画像データ（図９の例では、図９（ｂ）に示すＣ２の検査画像データ）は画素比較部２８に対して出力し、基準画像対象画素に対して１画素分右下の検査画像データ（図９の例では、図９（ｂ）に示すＣ３の検査画像データ）は画素比較部２９に対して出力する。
【００８０】
図１０は検査画像対象画素群抽出部１４及びその後段の回路の構成を示す図である。
【００８１】
図１０に示すように、検査画像対象画素群抽出部１４は、検査画像格納ＦＩＦＯバッファ３から出力される検査画像データを入力し、該検査画像データを１ライン分（２０４８画素分）遅延させて出力する１ライン遅延部７０と、この１ライン遅延部７０から出力される画像データを更に１ライン分（２０４８画素分）遅延させて出力する１ライン遅延部７１と、検査画像格納ＦＩＦＯバッファ３から出力される検査画像データを順次に記憶するシフトレジスタ６１、６２、６３と、１ライン遅延部７０から出力される画像データを順次に記憶するシフトレジスタ６４、６５、６６と、１ライン遅延部７１から出力される画像データを順次に記憶するシフトレジスタ６７、６８、６９と、を備えている。
【００８２】
各シフトレジスタ６１〜６９は、１画素分の画像データを記憶可能である。
【００８３】
１ライン遅延部７０は、検査画像格納ＦＩＦＯバッファ３から出力される画像データを記憶するＦＩＦＯメモリからなる。
【００８４】
１ライン遅延部７０は、１ライン分（例えば、２０４８画素分）までの画像データを記憶可能である。
【００８５】
１ライン遅延部７０には、カメラ１からのカメラクロック信号及びＤＶＡＬ信号と、読出制御部７からの読出許可信号と、が入力される。
【００８６】
１ライン遅延部７０は、その書込許可信号としてのＤＶＡＬ信号がアクティブとなっている期間中に、カメラクロック信号が１つ入力される毎に、検査画像格納ＦＩＦＯバッファ３からの画像データを１画素分ずつ格納（記憶）する。
【００８７】
また、１ライン遅延部７０は、読出許可信号がアクティブとなっている期間中に、カメラ１からカメラクロック信号が１つ入力される毎に、先に記憶した検査画像データから順に、後段の１ライン遅延部７１及びシフトレジスタ６４へと出力する。
【００８８】
１ライン遅延部７１も、１ライン遅延部７０と同様に構成されている。すなわち、１ライン遅延部７１は、検査画像格納ＦＩＦＯバッファ３から出力される画像データを記憶するＦＩＦＯメモリからなり、１ライン分（例えば、２０４８画素分）までの画像データを記憶可能である。
【００８９】
１ライン遅延部７１にも、カメラ１からのカメラクロック信号及びＤＶＡＬ信号と、読出制御部７からの読出許可信号と、が入力される。
【００９０】
１ライン遅延部７１は、その書込許可信号としてのＤＶＡＬ信号がアクティブとなっている期間中に、カメラクロック信号が１つ入力される毎に、１ライン遅延部７０からの画像データを１画素分ずつ格納（記憶）する。
【００９１】
また、１ライン遅延部７１は、読出許可信号がアクティブとなっている期間中に、カメラ１からカメラクロック信号が１つ入力される毎に、先に記憶した検査画像データから順に、シフトレジスタ６７へと出力する。
【００９２】
また、各シフトレジスタ６１〜６９には、カメラ１からのカメラクロック信号が入力される。
【００９３】
シフトレジスタ６１は、カメラ１からカメラクロック信号が１つ入力される毎に、検査画像格納ＦＩＦＯバッファ３から出力される検査画像データを新たに記憶する一方で、それまで記憶していた画像データを後段のシフトレジスタ６２へと出力する。
【００９４】
シフトレジスタ６２は、カメラ１からカメラクロック信号が１つ入力される毎に、シフトレジスタ６２から出力される画像データを新たに記憶する一方で、それまで記憶していた画像データを後段のシフトレジスタ６３へと出力する。
【００９５】
シフトレジスタ６３は、カメラ１からカメラクロック信号が１つ入力される毎に、シフトレジスタ６２から出力される画像データを新たに記憶する。
【００９６】
シフトレジスタ６４は、カメラ１からカメラクロック信号が１つ入力される毎に、１ライン遅延部７０から出力される画像データを新たに記憶する一方で、それまで記憶していた画像データを後段のシフトレジスタ６５へと出力する。
【００９７】
シフトレジスタ６５は、カメラ１からカメラクロック信号が１つ入力される毎に、シフトレジスタ６４から出力される画像データを新たに記憶する一方で、それまで記憶していた画像データを後段のシフトレジスタ６６へと出力する。
【００９８】
シフトレジスタ６６は、カメラ１からカメラクロック信号が１つ入力される毎に、シフトレジスタ６５から出力される画像データを新たに記憶する。
【００９９】
シフトレジスタ６７は、カメラ１からカメラクロックが１つ入力される毎に、１ライン遅延部７１から出力される画像データを新たに記憶する一方で、それまで記憶していた画像データを後段のシフトレジスタ６８へと出力する。
【０１００】
シフトレジスタ６８は、カメラ１からカメラクロックが１つ入力される毎に、シフトレジスタ６７から出力される画像データを新たに記憶する一方で、それまで記憶していた画像データを後段のシフトレジスタ６９へと出力する。
【０１０１】
シフトレジスタ６９は、カメラ１からカメラクロックが１つ入力される毎に、シフトレジスタ６８から出力される画像データを新たに記憶する。
【０１０２】
そして、シフトレジスタ６９に記憶されている画像データが検査画像対象画素データとして画素比較部２１に入力され、シフトレジスタ６８に記憶されている画像データが検査画像対象画素データとして画素比較部２２に入力され、シフトレジスタ６７に記憶されている画像データが検査画像対象画素データとして画素比較部２３に入力され、シフトレジスタ６６に記憶されている画像データが検査画像対象画素データとして画素比較部２４に入力され、シフトレジスタ６５に記憶されている画像データが検査画像対象画素データとして画素比較部２５に入力され、シフトレジスタ６４に記憶されている画像データが検査画像対象画素データとして画素比較部２６に入力され、シフトレジスタ６３に記憶されている画像データが検査画像対象画素データとして画素比較部２７に入力され、シフトレジスタ６２に記憶されている画像データが検査画像対象画素データとして画素比較部２８に入力され、シフトレジスタ６１に記憶されている画像データが検査画像対象画素データとして画素比較部２９に入力されるようになっている。
【０１０３】
図１１は基準画像対象画素抽出部１３の構成を示す図である。
【０１０４】
図１１に示すように、基準画像対象画素抽出部１３は、基準画像格納フレームバッファ２から入力される基準画像データを１ライン分（２０４８画素分）遅延させて出力する１ライン遅延部５０と、この１ライン遅延部５０から出力される基準画像データを順次に記憶するシフトレジスタ５１、５２と、を備えている。
【０１０５】
各シフトレジスタ５１、５２は、１画素分の画像データを記憶可能である。
【０１０６】
１ライン遅延部５０は、１ライン遅延部７０、７１と同様に構成されている。すなわち、１ライン遅延部５０は、基準画像格納フレームバッファ２から出力される画像データを記憶するＦＩＦＯメモリからなり、１ライン分（例えば、２０４８画素分）までの画像データを記憶可能である。
【０１０７】
１ライン遅延部５０にも、カメラ１からのカメラクロック信号及びＤＶＡＬ信号と、読出制御部７からの読出許可信号と、が入力される。
【０１０８】
１ライン遅延部５０は、その書込許可信号としてのＤＶＡＬ信号がアクティブとなっている期間中に、カメラクロック信号が１つ入力される毎に、基準画像格納フレームバッファ２からの画像データを１画素分ずつ格納（記憶）する。
【０１０９】
また、１ライン遅延部５０は、読出許可信号がアクティブとなっている期間中に、カメラ１からカメラクロック信号が１つ入力される毎に、先に記憶した基準画像データから順に、後段のシフトレジスタ５１へと出力する。
【０１１０】
各シフトレジスタ５１，５２には、カメラ１からのカメラクロック信号が入力される。
【０１１１】
シフトレジスタ５１は、カメラ１からカメラクロックが１つ入力される毎に、１ライン遅延部５０から出力される画像データを新たに記憶する一方で、それまで記憶していた画像データを後段のシフトレジスタ５２へと出力する。
【０１１２】
シフトレジスタ５２は、カメラ１からカメラクロックが１つ入力される毎に、シフトレジスタ５１から出力される画像データを新たに記憶する。
【０１１３】
そして、基準画像対象画素抽出部１３における後段のシフトレジスタ５２に記憶されている画像データが、基準画像対象画素データとして各画素比較部２１〜２９に入力されるようになっている。
【０１１４】
こうして、検査画像対象画素群抽出部１４から各画素比較部２１〜２９に対してそれぞれ検査画像対象画素データが入力されるのに同期して、基準画像対象画素抽出部１３は基準画像対象画素データを各画素比較部２１〜２９に対して出力する。
【０１１５】
よって、画素比較部２１は、入力される各基準画像対象画素データの値を、１画素分左上の検査画像データの値と比較する。すなわち、図９の例では、基準画像におけるＢ２の画素と検査画像におけるＡ１の画素とを比較する。
【０１１６】
同様に、画素比較部２２は、入力される各基準画像対象画素データの値を、１画素分上の検査画像データの値と比較する。すなわち、図９の例では、基準画像におけるＢ２の画素と検査画像におけるＡ２の画素とを比較する。
【０１１７】
同様に、画素比較部２３は、入力される各基準画像対象画素データの値を、１画素分右上の検査画像データの値と比較する。すなわち、図９の例では、基準画像におけるＢ２の画素と検査画像におけるＡ３の画素とを比較する。
【０１１８】
同様に、画素比較部２４は、入力される各基準画像対象画素データの値を、１画素分左の検査画像データの値と比較する。すなわち、図９の例では、基準画像におけるＢ２と検査画像におけるＢ１の画素とを比較する。
【０１１９】
同様に、画素比較部２５は、入力される各基準画像対象画素データの値を、対応するアドレス（座標）の検査画像データの値と比較する。すなわち、図９の例では、基準画像におけるＢ２の画素と検査画像におけるＢ２の画素とを比較する。
【０１２０】
同様に、画素比較部２６は、入力される各基準画像対象画素データの値を、１画素分右の検査画像データの値と比較する。すなわち、図９の例では、基準画像におけるＢ２の画素と検査画像におけるＢ３の画素とを比較する。
【０１２１】
同様に、画素比較部２７は、入力される各基準画像対象画素データの値を、１画素分左下の検査画像データの値と比較する。すなわち、図９の例では、基準画像におけるＢ２の画素と検査画像におけるＣ１の画素とを比較する。
【０１２２】
同様に、画素比較部２８は、入力される各基準画像対象画素データの値を、１画素分下の検査画像データの値と比較する。すなわち、図９の例では、基準画像におけるＢ２の画素と検査画像におけるＣ２の画素とを比較する。
【０１２３】
同様に、画素比較部２９は、入力される各基準画像対象画素データの値を、１画素分右下の検査画像データの値と比較する。すなわち、図９の例では、基準画像におけるＢ２の画素と検査画像におけるＣ３の画素とを比較する。
【０１２４】
図１２は各画素比較部２１〜２９の構成を示すブロック図である。
【０１２５】
各画素比較部２１〜２９は、所定の基準に従った比較により、入力される２つの画素が一致するか否かを判定し、その結果を二値化データで表す。
【０１２６】
ここで、「一致」とは、例えば、２つの画素の濃度差が所定の閾値以下であることを意味する。
【０１２７】
カメラ１により生成される画像データは多階調の画像データであり、各画素比較部２１〜２９は、基準画像対象画素データの値と検査画像対象画素データの値との差の絶対値を演算し、該演算により求めた値を所定の閾値と比較する。
【０１２８】
そして、各画素比較部２１〜２９は、例えば、演算により求めた値が、しきい値以下であれば、比較した２つの画素が一致するとみなし、比較結果を示す二値化データを「０」とする一方で、閾値を上回っていれば比較した２つの画素が一致しないとみなし、比較結果を示す二値化データを「１」とする。
【０１２９】
このような動作を実現するために、各画素比較部２１〜２９は、図１２に示すように、入力される基準画像対象画素データの値から入力される検査画像対象画素データの値を引き算する引算計算回路２０６と、この引算計算回路２０６による算出結果の絶対値を計算する絶対値計算回路２０７と、この絶対値計算回路２０７による算出結果を所定の閾値と比較する比較器２０８と、予め記憶した所定の閾値を比較器２０８に出力する閾値レジスタ２０１と、を備えて構成されている。
【０１３０】
具体的には、例えば、画像データが「０」〜「２５５」までの何れかの値をとる２５６階調のデータであり、閾値レジスタ２０１に記憶された所定の閾値が「２０」であるとする。
【０１３１】
この場合に、画素比較部２１〜２９に入力される一方の画像データの値が「１００」だとすると、他方の画像データの値が「８０」〜「１２０」の範囲であれば、画素比較部２１〜２９は２つの画素が一致するとみなして二値化データを「０」とするが、他方の画像データの値が「０」〜「７９」或いは「８１」〜「２５５」の範囲であれば、画素比較部２１〜２９は２つの画素が一致しないとみなして二値化データを「１」とする。
【０１３２】
すなわち、例えば、引算計算回路２０６に、値が「１００」の基準画像対象画素データが入力されるとともに、値が「１１０」の検査画像対象画素データが入力される場合、引算計算回路２０６は「１００−１１０」の計算結果である「−１０」を絶対値計算回路２０７へ出力する。また、絶対値計算回路２０７は、「−１０」の絶対値である「１０」を比較器２０８へ出力する。また、比較器２０８は、絶対値計算回路２０７から入力される値である「１０」を閾値である「２０」と比較する結果、２つの画素が一致することを意味する二値化データである「０」を出力する。
【０１３３】
また、例えば、引算計算回路２０６に、値が「１００」の基準画像対象画素データが入力されるとともに、値が「１３０」の検査画像対象画素データが入力される場合、引算計算回路２０６は「１００−１３０」の計算結果である「−３０」を絶対値計算回路２０７へ出力する。また、絶対値計算回路２０７は、「−３０」の絶対値である「３０」を比較器２０８へ出力する。また、比較器２０８は、絶対値計算回路２０７から入力される値である「３０」を閾値である「２０」と比較する結果、２つの画素が一致しないことを意味する二値化データである「１」を出力する。
【０１３４】
このように各画素比較部２１〜２９が出力する二値化データは、各ズラシ画像並びに検査画像と、基準画像と、の比較結果であり、各ズラシ画像並びに検査画像におけるどの座標の画素が基準画像と一致し、どの座標の画素が基準画像と一致しないのかを示す。
【０１３５】
また、各画素比較部２１〜２９は、比較の結果として順次に生成する二値化データを、対応する二値化データメモリ群（二値化データメモリ群３１〜３９のうちの対応する１つのメモリ群）に対して出力する。
【０１３６】
各二値化データメモリ群３１〜３９は、対応する画素比較部２１〜２９から順次に入力される二値化データをアドレス順に記憶（格納）する。
【０１３７】
二値化データメモリ群３１〜３９のうち、二値化データメモリ群３１は、検査画像を１画素分左上にずらしたズラシ画像と基準画像との各画素の比較結果を示す二値化データを格納するものである。また、二値化データメモリ群３２は、検査画像を１画素分上にずらしたズラシ画像と基準画像との各画素の比較結果を示す二値化データを格納するものであり、二値化データメモリ群３３は、検査画像を１画素分右上にずらしたズラシ画像と基準画像の各画素の比較結果を示す二値化データを格納するものであり、二値化データメモリ群３４は、検査画像を１画素分左にずらしたズラシ画像と基準画像との各画素の比較結果を示す二値化データを格納するものであり、二値化データメモリ群３５は、検査画像と基準画像との各画素の比較結果を示す二値化データを格納するものであり、二値化データメモリ群３６は、検査画像を１画素分右にずらしたズラシ画像と基準画像との各画素の比較結果を示す二値化データを格納するものであり、二値化データメモリ群３７は、検査画像を１画素分左下にずらしたズラシ画像と基準画像との各画素の比較結果を示す二値化データを格納するものであり、二値化データメモリ群３８は、検査画像を１画素分下にずらしたズラシ画像と基準画像との各画素の比較結果を示す二値化データを格納するものであり、二値化データメモリ群３９は、検査画像を１画素分右下にずらしたズラシ画像と基準画像との各画素の比較結果を示す二値化データを格納するものである。
【０１３８】
図１３は、各二値化データメモリ群３１〜３９の構成を模式的に示す図である。
【０１３９】
図１３に示すように、各二値化データメモリ群３１〜３９は、二値化データ（「１」か「０」の値のデータ）を格納する二値化データメモリ８１を、カメラ１の撮像素子と同じ数だけ備えている。
【０１４０】
すなわち、各二値化データメモリ群３１〜３９は、例えば、図１３に示すように、１ライン分につき２０４８個の二値化データメモリ８１を、２０４８ライン分だけ備えている。
【０１４１】
各二値化データメモリ群３１〜３９は、各二値化データメモリ８１毎に、データの書き込みと読み出しを同時に行うことが可能なフレームバッファからなる。
【０１４２】
例えば、図９に示すように、基準画像対象画素データがＢ２のときには、各二値化データメモリ群３１〜３９は、対応する画素比較部２１〜２９から入力される二値化データを、アドレスＢ２の二値化データメモリ８１に記憶する。
【０１４３】
同様に、基準画像対象画素データがＢ３〜Ｂ２０４７、Ｃ２〜Ｃ２０４７、Ｄ２〜Ｄ２０４７、・・・、Ｙ２〜Ｙ２０４７のときには、各二値化データメモリ群３１〜３９は、対応する画素比較部２１〜２９から入力される二値化データを、それぞれアドレスＢ３〜Ｂ２０４７、Ｃ２〜Ｃ２０４７、Ｄ２〜Ｄ２０４７、・・・、Ｙ２〜Ｙ２０４７の二値化データメモリ８１に記憶する。
【０１４４】
すなわち、各二値化データメモリ群３１〜３９は、対応する画素比較部２１〜２９から出力される二値化データを二値化データメモリ８１にアドレス順に記憶する。
【０１４５】
つまり、各二値化データメモリ群３１〜３９は、書込アドレス生成部２１０から入力されるアドレスに従って、対応する画素比較部２１〜２９から出力される二値化データを記憶する。
【０１４６】
書込アドレス生成部２１０には、カメラ１からのＶｓｙｎｃ信号及びカメラクロック信号と、読出制御部７からの読出許可信号と、が入力される。
【０１４７】
書込アドレス生成部２１０は、Ｖｓｙｎｃ後３つ目以降の読出許可信号と同期してアクティブとなるメモリ書込信号を生成する。
【０１４８】
そして、書込アドレス生成部２１０は、以下に説明するように、アドレスを生成する。
【０１４９】
先ず、１つ目のメモリ書込信号がアクティブの期間中には、該期間中における３つ目のカメラクロック信号のタイミングにおいて各二値化データメモリ群３１〜３９のアドレスＢ２の二値化データメモリ８１へ二値化データが書き込まれるように、アドレスを生成する。その後は、１カメラクロック毎に、各二値化データメモリ群３１〜３９の１ライン目のアドレスＢ３以降の二値化データメモリ８１へ二値化データが書き込まれるように、アドレスを生成する。
【０１５０】
同様に、２つ目のメモリ書込信号がアクティブの期間中には、該期間中における３つ目のカメラクロック信号のタイミングにおいて各二値化データメモリ群３１〜３９のアドレスＣ２の二値化データメモリ８１へ二値化データが書き込まれるように、アドレスを生成する。その後は、１カメラクロック毎に、各二値化データメモリ群３１〜３９の２ライン目のアドレスＣ３以降の二値化データメモリ８１へ二値化データが書き込まれるように、アドレスを生成する。
【０１５１】
以後は同様に、３つ目以降のメモリ書込信号がアクティブの期間中においても、各期間中における３つ目のカメラクロック信号のタイミングにおいて各二値化データメモリ群３１〜３９の３ライン目以降における横アドレスＨ２の二値化データメモリ８１へ二値化データが書き込まれ、以後は１カメラクロック毎に、各二値化データメモリ群３１〜３９の３ライン目以降における横アドレスＨ３以降の二値化データメモリ８１へ二値化データが書き込まれるように、アドレスを生成する。
【０１５２】
また、各二値化データメモリ群３１〜３９は、読出許可信号がアクティブとなっている期間には、アドレス生成部６により生成されるアドレスに従って、記憶している二値化データを１カメラクロック毎に１つずつ良否判定部１０（の後述するセレクタ９０）へと出力する。
【０１５３】
図１４は最終検査画像決定部９の構成を示すブロック図である。
【０１５４】
図１４に示すように、最終検査画像決定部９は、各二値化データメモリ群３１〜３９の二値化データを集計する二値化データ集計部８５と、二値化データ集計部８５による集計結果に応じて、各ズラシ画像並びに検査画像のうち、何れの画像を最終検査画像とするかを決定する決定部８６と、を備えている。
【０１５５】
二値化データ集計部８５は、各二値化データメモリ群３１〜３９毎に、「１」のデータの数を集計し、集計結果を決定部８６に出力する。
【０１５６】
決定部８６は、「１」のデータが最も少ない二値化データメモリ群３１〜３９が何れであるかを判定し、最も「１」のデータが少ない二値化データメモリ群（二値化データメモリ群３１〜３９の何れか）と対応する画像（各ズラシ画像並びに検査画像のうちの何れか）を最終検査画像に決定する。
【０１５７】
更に、決定部８６は、最終検査画像がどの画像であるかを示すデータを良否判定部１０へ出力する。
【０１５８】
なお、最終検査画像決定部９の処理は、ハードウェア処理ではなく、ソフトウェア処理により実現することができる。
【０１５９】
図１５は良否判定部１０の構成を示す図である。
【０１６０】
図１５に示すように、良否判定部１０は、各二値化データメモリ群３１〜３９から入力される二値化データのうち、何れか１つの二値化データメモリ群からの二値化データを選択的に出力するセレクタ９０と、セレクタ９０から出力される二値化データを１ライン分（２０４８画素分）遅延させて出力する１ライン遅延部９５と、セレクタ９０から出力される二値化データを順次に記憶するシフトレジスタ９１、９２と、１ライン遅延部９５から出力される二値化データを順次に記憶するシフトレジスタ９３、９４と、シフトレジスタ９１，９２，９３，９４に記憶された二値化データの論理積をとるＡＮＤ回路９６と、ＡＮＤ回路９６の出力値に応じて最終検査画像における欠陥を検出する欠陥検出部９７と、を備えている。
【０１６１】
セレクタ９０には、アドレス生成部６が生成するアドレスに従って各二値化データメモリ群３１〜３９から出力される二値化データが入力される。
【０１６２】
また、セレクタ９０には、最終検査画像決定部９の決定部８６から、最終検査画像がどの画像であるかを示すデータが入力され、このデータに従い、最終検査画像と対応する二値化データメモリ群（二値化データメモリ群３１〜３９のうちの何れか１つのメモリ群）から入力される二値化データを選択して後段（１ライン遅延部９５及びシフトレジスタ９１）に出力する。
【０１６３】
１ライン遅延部９５は、１ライン遅延部５０，７０，７１と同様のものである。すなわち、１ライン遅延部９５は、セレクタ９０から出力される二値化データを記憶するＦＩＦＯメモリからなり、１ライン分（例えば、２０４８個）までの二値化データを記憶可能である。
【０１６４】
１ライン遅延部９５には、カメラ１からのカメラクロック信号及びＤＶＡＬ信号と、読出制御部７からの読出許可信号と、が入力される。
【０１６５】
１ライン遅延部９５は、その書込許可信号としてのＤＶＡＬ信号がアクティブとなっている期間中に、カメラクロック信号が１つ入力される毎に、セレクタ９０からの二値化データを１個ずつ格納（記憶）する。
【０１６６】
また、１ライン遅延部９５は、読出許可信号がアクティブとなっている期間中に、カメラ１からカメラクロック信号が１つ入力される毎に、先に記憶した二値化データから順に、シフトレジスタ９３へと出力する。
【０１６７】
各シフトレジスタ９１〜９４には、カメラクロック信号が入力される。
【０１６８】
各シフトレジスタ９１〜９４は、二値化データを１個ずつ記憶可能である。
【０１６９】
すなわち、シフトレジスタ９１は、１カメラクロック毎に、セレクタ９０から順次に出力される二値化データを記憶する一方で、それまで記憶していた二値化データを後段のシフトレジスタ９２に出力する。
【０１７０】
シフトレジスタ９２は、１カメラクロック毎に、シフトレジスタ９１から順次に出力される二値化データを記憶する。
【０１７１】
また、シフトレジスタ９３は、１カメラクロック毎に、１ライン遅延部９５から順次に出力される二値化データを記憶する一方で、それまで記憶していた二値化データを後段のシフトレジスタ９４に出力する。
【０１７２】
シフトレジスタ９４は、１カメラクロック毎に、シフトレジスタ９３から順次に出力される二値化データを記憶する。
【０１７３】
各シフトレジスタ９１〜９４に記憶された二値化データはＡＮＤ回路９６に入力される。
【０１７４】
ＡＮＤ回路９６は、シフトレジスタ９１〜９４の出力の論理積を欠陥検出部９７へ出力する。
【０１７５】
ＡＮＤ回路９６の出力が「１」となると、すなわち、シフトレジスタ９１〜９４から出力される各二値化データが全て「１」となると、欠陥検出部９７は最終検査画像に欠陥があることを検出する。
【０１７６】
欠陥検出部９７は、最終検査画像に欠陥があることを検出すると、その旨を示す欠陥検出信号を報知部１１（図１）に出力する。
【０１７７】
報知部１１は、例えば、スピーカやランプなどからなり、良否判定部１０の欠陥検出部９７から欠陥検出信号を受けると、発音や発光などにより報知を行う。
【０１７８】
次に、動作を説明する。
【０１７９】
図示しない搬送装置により、ウェブ４０をその長手方向（図２に示す走行方向Ａ）に一定速度で搬送しながら、カメラ１によりウェブ４０を一定時間間隔毎に撮像する。これにより、カメラ１は、順次に撮像範囲４２を撮像する。
【０１８０】
カメラ１は、１回の撮像動作により、１つの撮像範囲４２を撮像し、該撮像範囲４２の画像データを生成する。すなわち、例えば、図３に示すように、２０４８×２０４８画素分の画像データを生成する。
【０１８１】
上述のように、カメラ１は、一定周期のカメラクロック信号と、一定周期の撮像タイミングを示すＶｓｙｎｃ信号と、一定周期のデータ出力開始タイミングを示すＨｓｙｎｃ信号と、ＤＶＡＬ信号と、を発生する。
【０１８２】
カメラ１による画像データの出力は、Ｈｓｙｎｃ信号の発生をトリガとして、１ラインずつ行われる。
【０１８３】
すなわち、Ｖｓｙｎｃ信号の発生後、１個目のＨｓｙｎｃ信号を発生した後、Ｘ個のカメラクロック信号を発生してから、１ライン目の画像データを、Ａ１から順に、１カメラクロック毎に、Ａ２０４８まで、１画素分ずつ出力する。
【０１８４】
同様に、Ｖｓｙｎｃ信号の発生後、２個目のＨｓｙｎｃ信号を発生した後、Ｘ個のカメラクロック信号を発生してから、２ライン目の画像データを、Ｂ１から順に、１カメラクロック毎に、Ｂ２０４８まで、１画素分ずつ出力する。
【０１８５】
以下、同様に、３個目〜２０４８個目のＨｓｙｎｃ信号の発生した後、それぞれＸ個のカメラクロック信号を発生してから、３ライン目〜２０４８ライン目の画像データを、順次に出力する。
【０１８６】
こうして、カメラ１は、１回の撮像動作により生成した全ての画像データを出力することを、撮像動作の回数だけ繰り返し行う。
【０１８７】
ここで、スイッチ切替制御部５には、カメラ１からのＶｓｙｎｃ信号と、図示しない書き込みトリガ信号発生部からの書込トリガ信号と、が入力される。
【０１８８】
書込トリガ信号は、例えば、１つのウェブ４０に対する一連の検査動作の開始時に、図示しないトリガ発生装置からスイッチ切替制御部５に対して入力される。
【０１８９】
上述のように、スイッチ切替制御部５は、当初、カメラ１から出力される画像データが基準画像格納フレームバッファ２に入力されるように、切替スイッチ４を制御しておき、カメラ１から２つめのＶｓｙｎｃ信号が入力されたタイミングからは、カメラ１の出力が検査画像格納ＦＩＦＯバッファ３に入力されるように、切替スイッチ４を制御する。
【０１９０】
これにより、１つのウェブ４０について、カメラ１による１回目の撮像動作により得られる画像データは、基準画像格納バッファ２に入力される一方で、カメラ１による２回目以降の撮像動作により得られる画像データは、検査画像格納ＦＩＦＯバッファ３に入力される。
【０１９１】
基準画像格納フレームバッファ２は、１つのウェブ４０について、カメラ１による１回目の撮像動作により得られる画像データ、すなわち、基準画像の画像データを記憶する。
【０１９２】
そして、基準画像格納フレームバッファ２は、１つのウェブ４０に対する一連の検査動作が終了するまで、基準画像の画像データを記憶しておく。
【０１９３】
これは、基準画像の画像データを、後から順次に撮像される各検査画像の画像データとの比較動作に繰り返し供することができるようにするためである。
【０１９４】
検査画像格納ＦＩＦＯバッファ３は、その書込許可信号としてのＤＶＡＬ信号がアクティブとなっている期間中に、カメラクロック信号が１つ入力される毎に、カメラ１から出力される検査画像データを１画素分ずつ格納（記憶）する。
【０１９５】
また、検査画像格納ＦＩＦＯバッファ３は、読出許可信号がアクティブとなっている期間中に、カメラ１からカメラクロック信号が１つ入力される毎に、先に記憶した検査画像データから順に、１画素分ずつズラシ検査部８へと出力する。
【０１９６】
図１６はズラシ検査部８が備える検査画像対象画素群抽出部１４の動作を説明するための図である。
【０１９７】
検査画像格納ＦＩＦＯバッファ３から出力される画像データは、ズラシ検査部８の検査画像対象画素群抽出部１４の１ライン遅延部７０及びシフトレジスタ６１に入力される。
【０１９８】
１ライン遅延部７０は、検査画像格納ＦＩＦＯバッファ３から入力される画像データを、１ライン分（例えば、２０４８画素分）遅延させて、１ライン遅延部７１及びシフトレジスタ６４に出力する。
【０１９９】
１ライン遅延部７１は、１ライン遅延部７０から入力される画像データを、１ライン分遅延させて、シフトレジスタ６７に出力する。
【０２００】
シフトレジスタ６１は、新たに画像データが検査画像格納ＦＩＦＯバッファ３から入力されると、該入力された新たな画像データを記憶するとともに、それまで記憶していた画像データをシフトレジスタ６２に出力する。
【０２０１】
また、シフトレジスタ６２は、新たに画像データがシフトレジスタ６１から入力されると、該入力された新たな画像データを記憶するとともに、それまで記憶していた画像データをシフトレジスタ６３に出力する。
【０２０２】
また、シフトレジスタ６３は、新たに画像データがシフトレジスタ６２から入力されると、該入力された新たな画像データを記憶する。
【０２０３】
同様に、シフトレジスタ６４は、新たに画像データが１ライン遅延部７０から入力されると、該入力された新たな画像データを記憶するとともに、それまで記憶していた画像データをシフトレジスタ６５に出力する。
【０２０４】
また、シフトレジスタ６５は、新たに画像データがシフトレジスタ６４から入力されると、該入力された新たな画像データを記憶するとともに、それまで記憶していた画像データをシフトレジスタ６６に出力する。
【０２０５】
また、シフトレジスタ６６は、新たに画像データがシフトレジスタ６５から入力されると、該入力された新たな画像データを記憶する。
【０２０６】
同様に、シフトレジスタ６７は、新たに画像データが１ライン遅延部７１から入力されると、該入力された新たな画像データを記憶するとともに、それまで記憶していた画像データをシフトレジスタ６８に出力する。
【０２０７】
また、シフトレジスタ６８は、新たに画像データがシフトレジスタ６７から入力されると、該入力された新たな画像データを記憶するとともに、それまで記憶していた画像データをシフトレジスタ６９に出力する。
【０２０８】
また、シフトレジスタ６９は、新たに画像データがシフトレジスタ６８から入力されると、該入力された新たな画像データを記憶する。
【０２０９】
シフトレジスタ６１〜６９には、カメラ１からのカメラクロックが入力されるようになっており、カメラクロックが１つ入力されるたびに、画像データを１つずつ後段へとシフトする。
【０２１０】
図１６（ａ）に模式的に示すのは、検査画像の画像データのうち、図３に示すＶ１のラインにおける先頭の３画素分の画像データ、すなわちＡ１、Ａ２、Ａ３の画像データが検査画像対象画素群抽出部１４に入力された状態である。
【０２１１】
図１６（ａ）の状態では、１ライン遅延部７０には、Ａ１〜Ａ３の画像データが記憶され、シフトレジスタ６３にはＡ１の画像データが、シフトレジスタ６２にはＡ２の画像データが、シフトレジスタ６１にはＡ３の画像データが、それぞれ記憶されている。
【０２１２】
従って、図１６（ａ）の状態では、Ａ１の画像データが画素比較部２７に入力され、Ａ２の画像データが画素比較部２８に入力され、Ａ３の画像データが画素比較部２９に入力される。
【０２１３】
図１６（ｂ）に模式的に示すのは、図１６（ａ）に示す状態から、更に１ライン分の画像データが検査画像対象画素群抽出部１４に入力された状態である。すなわち、図１６（ｂ）に示すのは、検査画像の画像データのうち、Ｖ１のラインの全ての画像データと、Ｖ２のラインにおける先頭の３画素分の画像データ（Ｂ１〜Ｂ３）が、検査画像対象画素群抽出部１４に入力された状態である。
【０２１４】
図１６（ｂ）の状態では、１ライン遅延部７０には、Ａ４〜Ａ２０４８、及び、Ｂ１〜Ｂ３の画像データが記憶されている。また、シフトレジスタ６６にはＡ１の画像データが、シフトレジスタ６５にはＡ２の画像データが、シフトレジスタ６４にはＡ３の画像データが、シフトレジスタ６３にはＢ１の画像データが、シフトレジスタ６２にはＢ２の画像データが、シフトレジスタ６１にはＢ３の画像データが、それぞれ記憶されている。
【０２１５】
従って、図１６（ｂ）の状態では、Ａ１の画像データが画素比較部２４に入力され、Ａ２の画像データが画素比較部２５に入力され、Ａ３の画像データが画素比較部２６に入力され、Ｂ１の画像データが画素比較部２７に入力され、Ｂ２の画像データが画素比較部２８に入力され、Ｂ３の画像データが画素比較部２９に入力される。
【０２１６】
図１６（ｃ）に模式的に示すのは、図１６（ｂ）に示す状態から、更に１ライン分の画像データが検査画像対象画素群抽出部１４に入力された状態である。すなわち、図１６（ｃ）に示すのは、検査画像の画像データのうち、Ｖ１及びＶ２のラインの全ての画像データと、Ｖ３のラインにおける先頭の３画素分の画像データ（Ｃ１〜Ｃ３）が、検査画像対象画素群抽出部１４に入力された状態である。
【０２１７】
図１６（ｃ）の状態では、１ライン遅延部７０には、Ｂ４〜Ｂ２０４８、及び、Ｃ１〜Ｃ３の画像データが記憶され、１ライン遅延部７１には、Ａ４〜Ａ２０４８、及び、Ｂ１〜Ｂ３の画像データが記憶されている。また、シフトレジスタ６９にはＡ１の画像データが、シフトレジスタ６８にはＡ２の画像データが、シフトレジスタ６７にはＡ３の画像データが、シフトレジスタ６６にはＢ１の画像データが、シフトレジスタ６５にはＢ２の画像データが、シフトレジスタ６４にはＢ３の画像データが、シフトレジスタ６３にはＣ１の画像データが、シフトレジスタ６２にはＣ２の画像データが、シフトレジスタ６１にはＣ３の画像データが、それぞれ記憶されている。
【０２１８】
従って、図１６（ｃ）の状態では、図１０に示すように、Ａ１の画像データが画素比較部２１に入力され、Ａ２の画像データが画素比較部２２に入力され、Ａ３の画像データが画素比較部２３に入力され、Ｂ１の画像データが画素比較部２４に入力され、Ｂ２の画像データが画素比較部２５に入力され、Ｂ３の画像データが画素比較部２６に入力され、Ｃ１の画像データが画素比較部２７に入力され、Ｃ２の画像データが画素比較部２８に入力され、Ｃ３の画像データが画素比較部２９に入力される。
【０２１９】
図１７はズラシ検査部８が備える基準画像対象画素抽出部１３の動作を説明するための図である。
【０２２０】
基準画像格納フレームバッファ２から出力される画像データは、ズラシ検査部８の基準画像対象画素抽出部１３の１ライン遅延部５０に入力される。
【０２２１】
１ライン遅延部５０は、基準画像格納フレームバッファ２から入力される画像データを、１ライン分（例えば、２０４８画素分）遅延させて、シフトレジスタ５１に出力する。
【０２２２】
シフトレジスタ５１は、新たに画像データが１ライン遅延部５０から出力されると、該出力された画像データを記憶するとともに、それまで記憶していた画像データをシフトレジスタ５２に出力する。
【０２２３】
また、シフトレジスタ５２は、新たに画像データがシフトレジスタ５１から出力されると、該出力された新たな画像データを記憶する。
【０２２４】
シフトレジスタ５１、５２には、カメラ１からのカメラクロックが入力されるようになっており、カメラクロックが１つ入力されるたびに、画像データを１つずつ後段へとシフトする。
【０２２５】
また、シフトレジスタ５２に記憶されている画像データは各画素比較部２１〜２９に入力される。
【０２２６】
図１７（ａ）に模式的に示すのは、基準画像の画像データのうち、図３に示すＶ１のラインにおける先頭の３画素分の画像データ、すなわちＡ１、Ａ２、Ａ３の画像データが基準画像対象画素抽出部１３に入力された状態である。
【０２２７】
図１７（ａ）の状態では、１ライン遅延部５０には、Ａ１〜Ａ３の画像データが記憶されている。
【０２２８】
図１７（ｂ）に模式的に示すのは、図１７（ａ）に示す状態から、更に１ライン分の画像データが基準画像対象画素抽出部１３に入力された状態である。すなわち、図１７（ｂ）に示すのは、基準画像の画像データのうち、Ｖ１のラインの全ての画像データと、Ｖ２のラインにおける先頭の３画素分の画像データ（Ｂ１〜Ｂ３）が、基準画像対象画素抽出部１３に入力された状態である。
【０２２９】
図１７（ｂ）の状態では、１ライン遅延部５０には、Ａ４〜Ａ２０４８、及び、Ｂ１〜Ｂ３の画像データが記憶されている。また、シフトレジスタ５２にはＡ２の画像データが、シフトレジスタ５１にはＡ３の画像データが、それぞれ記憶されている。
【０２３０】
従って、図１７（ｂ）の状態では、Ａ２の画像データが各画素比較部２１〜２９に入力される。
【０２３１】
図１７（ｃ）に模式的に示すのは、図１７（ｂ）に示す状態から、更に１ライン分の画像データが基準画像対象画素抽出部１３に入力された状態である。すなわち、図１７（ｃ）に示すのは、基準画像の画像データのうち、Ｖ１及びＶ２のラインの全ての画像データと、Ｖ３のラインにおける先頭の３画素分の画像データ（Ｃ１〜Ｃ３）が、基準画像対象画素抽出部１３に入力された状態である。
【０２３２】
図１７（ｃ）の状態では、１ライン遅延部５０には、Ｂ４〜Ｂ２０４８、及び、Ｃ１〜Ｃ３の画像データが記憶されている。また、シフトレジスタ５２にはＢ２の画像データが、シフトレジスタ５１にはＢ３の画像データが、それぞれ記憶されている。
【０２３３】
従って、図１７（ｃ）の状態では、Ｂ２の画像データが各画素比較部２１〜２９に入力される。
【０２３４】
アドレス生成部６は、図１６に示す要領で検査画像対象画素抽出部１４へと検査画像データが１画素ずつ入力されるのに同期して、基準画像対象画素抽出部１３に対して基準画像データが１画素ずつ入力されるように、基準画像格納フレームバッファ２から基準画像対象画素抽出部１３への画像データの読出用（入力用）のアドレスを生成する。
【０２３５】
具体的には、図１６（ａ）の状態のタイミングで図１７（ａ）の状態となり、図１６（ｂ）の状態のタイミングで図１７（ｂ）の状態となり、図１６（ｃ）の状態のタイミングで図１７（ｃ）の状態となるように、アドレス生成部６はアドレスを生成する。
【０２３６】
検査画像対象画素群抽出部１４が図１６（ｃ）の状態である一方で、基準画像対象画素抽出部１３が図１７（ｃ）の状態のときには、画素比較部２１〜２９は、基準画像におけるＢ２の画素を、検査画像におけるＡ１、Ａ２、Ａ３、Ｂ１、Ｂ２、Ｂ３、Ｃ１、Ｃ２、Ｃ３の画素とそれぞれ比較する。
【０２３７】
各画素比較部２１〜２９による画素の比較は、上述のように、２つの画素の濃度差が所定の閾値を超えるか否かを判定することによって、２つの画素が一致するか否かを判定することにより行う。そして、各画素比較部２１〜２９は、この判定の結果として、上述のように、二値化データを生成する。
【０２３８】
各二値化データメモリ群３１〜３９は、対応する画素比較部２１〜２９から入力される二値化データを、アドレスの順番に記憶していく。
【０２３９】
すなわち、各二値化データメモリ群３１〜３９は、各画素比較部２１〜２９により比較される基準画像対象画素データがＢ２のときには、対応する画素比較部２１〜２９から入力される二値化データを、アドレスＢ２の二値化データメモリ８１に記憶し、同様に、基準画像対象画素データがＢ３〜Ｂ２０４７、Ｃ２〜Ｃ２０４７、Ｄ２〜Ｄ２０４７、・・・、Ｙ２〜Ｙ２０４７のときには、対応する画素比較部２１〜２９から入力される二値化データを、それぞれアドレスＢ３〜Ｂ２０４７、Ｃ２〜Ｃ２０４７、Ｄ２〜Ｄ２０４７、・・・、Ｙ２〜Ｙ２０４７の二値化データメモリ８１に記憶する。
【０２４０】
図１８は最終検査画像決定部９の動作を示すフローチャートである。
【０２４１】
先ず、最終検査画像決定部９の二値値集計部８５は、一の検査画像について生成された全ての二値化データが、二値化データメモリ群３１〜３９に記憶されたか否かを判定する（ステップＳ１１）。
【０２４２】
一の検査画像について生成された全ての二値化データが、二値化データメモリ群３１〜３９に記憶されたら（ステップＳ１１のＹｅｓ）、二値値集計部８５は、各二値化データメモリ群３１〜３９毎に、値が「１」の二値化データの数を集計し、その集計結果を最終検査画像決定部９の決定部８６に出力する（ステップＳ１２）。
【０２４３】
決定部８６は、値が「１」の二値化データの数が最も少ない二値化データメモリ群と対応する画像を最終検査画像に決定する（ステップＳ１３）。
【０２４４】
これにより、ズラシ画像並びに検査画像のうち、基準画像と最も良く一致する画像が、最終検査画像に決定される。
【０２４５】
次に、決定部８６は、決定した結果、すなわち、最終検査画像がどの画像であるかを示すデータを良否判定部１０に出力する（ステップＳ１４）。
【０２４６】
良否判定部１０のセレクタ９０は、決定部８６から出力されるデータ（最終検査画像がどの画像であるかを示すデータ）に従い、最終検査画像と対応する二値化データメモリ群（二値化データメモリ群３１〜３９のうちの何れか１つのメモリ群）から入力される二値化データを選択して１ライン遅延部９５及びシフトレジスタ９１に出力する。
【０２４７】
すなわち、各二値化データメモリ群３１〜３９は、記憶した二値化データをアドレス順に良否判定部１０のセレクタ９０に出力するが、セレクタ９０は、決定部８６から出力されるデータにより指定される何れか１つの二値化データメモリ群から出力される二値化データのみを、１ライン遅延部９５及びシフトレジスタ９１へ順次に出力する。
【０２４８】
１ライン遅延部９５は、セレクタ９０から出力される二値化データを１ライン分（２０４８画素分）遅延させてシフトレジスタ９３に出力する。
【０２４９】
シフトレジスタ９１は、セレクタ９０から二値化データが出力される度に、この二値化データを記憶すると共に、それまで記憶していた二値化データをシフトレジスタ９２に出力する。
【０２５０】
シフトレジスタ９２は、シフトレジスタ９１から二値化データが出力される度に、この二値化データを記憶する。
【０２５１】
シフトレジスタ９３は、１ライン遅延部９５から二値化データが出力される度に、この二値化データを記憶すると共に、それまで記憶していた二値化データをシフトレジスタ９４に出力する。
【０２５２】
シフトレジスタ９４は、シフトレジスタ９３から二値化データが出力される度に、この二値化データを記憶する。
【０２５３】
このため、シフトレジスタ９１〜９４は、最終検査画像における２×２＝４画素分のまとまった画像データと対応する二値化データを記憶する。すなわち、例えば、図１５に示すように、シフトレジスタ９４にはＢ２の画像データと対応する二値化データ、シフトレジスタ９３にはＢ３の画像データと対応する二値化データ、シフトレジスタ９２にはＣ２の画像データと対応する二値化データ、シフトレジスタ９１にはＣ３の画像データと対応する二値化データが、それぞれ記憶されるといった状態をとる。
【０２５４】
また、各シフトレジスタ９１〜９４に記憶されている二値化データは、それぞれＡＮＤ回路９６に出力され、ＡＮＤ回路９６は、これら４つの二値化データの論理積をとる。
【０２５５】
すなわち、ＡＮＤ回路９６は、各シフトレジスタ９１〜９４に記憶されている二値化データの全てが「１」であれば、「１」のデータを欠陥検出部９７に出力し、その他の場合は、「０」のデータを欠陥検出部９７に出力する。
【０２５６】
つまり、最終検査画像と基準画像との各画素の比較の結果、２×２のまとまった範囲の画素が不一致となった場合に限り、ＡＮＤ回路９６の出力値が「１」となる。
【０２５７】
欠陥検出部９７は、ＡＮＤ回路９６の出力値を監視し、この出力値が「１」となった場合に、その旨を示す欠陥検出信号を報知部１１に出力する。
【０２５８】
報知部１１は、欠陥検出信号を受けると、発音や発光などにより報知を行う。
【０２５９】
この報知により、オペレータは、検査対象物に欠陥が見つかったことを認識することができる。
【０２６０】
また、１枚の検査画像についての検査の終了後は、上記と同様の処理を順次に繰り返すことにより、他の検査画像についての検査を行う。これにより、一連のウェブ４０上の各絵柄４１の欠陥検査を行うことができる。
【０２６１】
図７は、カメラ１、検査画像格納ＦＩＦＯバッファ３、読出制御部７、基準画像格納フレームバッファ２、アドレス生成部６、１ライン遅延部７０，７１，５０、書込アドレス生成部２１０及び二値化データメモリ群３１〜３９の全体の動作タイミングを示す図である。
【０２６２】
図７に示すように、１つ目の検査画像の撮像タイミングを示すＶｓｙｎｃ信号の発生後、１回目のＤＶＡＬ信号がアクティブの期間中には、検査画像格納ＦＩＦＯバッファ３は、１ライン目の検査画像データを１カメラクロック毎に１画素分ずつアドレス順に格納する。
【０２６３】
検査画像格納ＦＩＦＯバッファ３は、１ライン目の検査画像データを格納し終えると、１回目の１ライン格納信号を発生する。よって、読出制御部７は、１回目の読出許可信号をアクティブにする。
【０２６４】
１回目の読出許可信号がアクティブの期間中には、検査画像格納ＦＩＦＯバッファ３が１ライン目の検査画像データを１カメラクロック毎に１画素分ずつ１ライン遅延部７０及びシフトレジスタ６１へとアドレス順に出力するのに同期して、基準画像格納フレームバッファ２は１ライン目の基準画像データを１カメラクロック毎に１画素分ずつ１ライン遅延部５０へとアドレス順に出力する。
【０２６５】
ここで、１回目の読出許可信号がアクティブとなってから、３つめのカメラクロック信号が発生した時点では、検査画像対象画素群抽出部１４は図１６（ａ）の状態となり、基準画像対象画素抽出部１３は図１７（ａ）の状態となる。
【０２６６】
なお、１回目の読出許可信号がアクティブの期間中には、１ライン遅延部７０，７１，５０も、それぞれ１カメラクロック毎にデータを後段へと出力するが、未だ画像データを記憶していないため、不定値を出力する。
【０２６７】
また、１回目の読出許可信号が非アクティブとなる前に、２回目のＤＶＡＬ信号がアクティブとなり、検査画像格納ＦＩＦＯバッファ３は、２ライン目の検査画像データを１カメラクロック毎に１画素分ずつアドレス順に格納し始める。
【０２６８】
検査画像格納ＦＩＦＯバッファ３は、２ライン目の検査画像データを格納し終えると、２回目の１ライン格納信号を発生するので、読出制御部７は、２回目の読出許可信号をアクティブにする。
【０２６９】
２回目の読出許可信号がアクティブの期間中には、検査画像格納ＦＩＦＯバッファ３が２ライン目の検査画像データを１カメラクロック毎に１画素分ずつ１ライン遅延部７０及びシフトレジスタ６１へとアドレス順に出力するのに同期して、基準画像格納フレームバッファ２は２ライン目の基準画像データを１カメラクロック毎に１画素分ずつ１ライン遅延部５０へとアドレス順に出力する。
【０２７０】
また、１ライン遅延部７０は、２回目の読出許可信号がアクティブの期間中には、１ライン目の検査画像データを１カメラクロック毎に１画素分ずつ１ライン遅延部７１及びシフトレジスタ６４へとアドレス順に出力する。
【０２７１】
同様に、１ライン遅延部５０は、２回目の読出許可信号がアクティブの期間中には、１ライン目の基準画像データを１カメラクロック毎に１画素分ずつシフトレジスタ５１へとアドレス順に出力する。
【０２７２】
２回目の読出許可信号がアクティブとなってから、３つめのカメラクロック信号が発生した時点では、検査画像対象画素群抽出部１４は図１６（ｂ）の状態となり、基準画像対象画素抽出部１３は図１７（ｂ）の状態となる。
【０２７３】
なお、２回目の読出許可信号がアクティブの期間中には、１ライン遅延部７１も、１カメラクロック毎にデータを後段へと出力するが、未だ画像データを記憶していないため、不定値を出力する。
【０２７４】
また、２回目の読出許可信号が非アクティブとなる前に、３回目のＤＶＡＬ信号がアクティブとなり、検査画像格納ＦＩＦＯバッファ３は、３ライン目の検査画像データを１カメラクロック毎に１画素分ずつアドレス順に格納し始める。
【０２７５】
検査画像格納ＦＩＦＯバッファ３は、３ライン目の検査画像データを格納し終えると、３回目の１ライン格納信号を発生するので、読出制御部７は、３回目の読出許可信号をアクティブにする。
【０２７６】
３回目の読出許可信号がアクティブの期間中には、検査画像格納ＦＩＦＯバッファ３が３ライン目の検査画像データを１カメラクロック毎に１画素分ずつ１ライン遅延部７０及びシフトレジスタ６１へとアドレス順に出力するのに同期して、基準画像格納フレームバッファ２は３ライン目の基準画像データを１カメラクロック毎に１画素分ずつ１ライン遅延部５０へとアドレス順に出力する。
【０２７７】
また、１ライン遅延部７０は、３回目の読出許可信号がアクティブの期間中には、２ライン目の検査画像データを１カメラクロック毎に１画素分ずつ１ライン遅延部７１及びシフトレジスタ６４へとアドレス順に出力する。
【０２７８】
また、１ライン遅延部７１は、３回目の読出許可信号がアクティブの期間中には、１ライン目の検査画像データを１カメラクロック毎に１画素分ずつシフトレジスタ６７へとアドレス順に出力する。
【０２７９】
また、１ライン遅延部５０は、３回目の読出許可信号がアクティブの期間中には、２ライン目の基準画像データを１カメラクロック毎に１画素分ずつシフトレジスタ５１へとアドレス順に出力する。
【０２８０】
３回目の読出許可信号がアクティブとなってから、３つめのカメラクロック信号が発生した時点では、検査画像対象画素群抽出部１４は図１６（ｃ）の状態となり、基準画像対象画素抽出部１３は図１７（ｃ）の状態となる。
【０２８１】
二値化データメモリ群３１〜３９は、３回目の読出許可信号がアクティブとなってから、３つめのカメラクロック信号が発生した時点で、対応する画素比較部２１〜２９から入力される二値化データを、それぞれ２ライン目のアドレスＢ２の二値化データメモリ８１に記憶する。二値化データメモリ群３１〜３９は、以後、１カメラクロック毎に、対応する画素比較部２１〜２９から入力される二値化データを、図１３に示すように２ライン目の二値化データメモリ８１にアドレス順に記憶する。
【０２８２】
以下、同様に、４回目〜２０４８回目のＤＶＡＬ信号からの動作も繰り返し行う。２０４８回目の読出許可信号がアクティブとなってから、３つ目のカメラクロック信号が発生した時点では、二値化データメモリ群３１〜３９は、対応する画素比較部２１〜２９から入力される二値化データを、それぞれ２０４７ライン目のアドレスＹ２の二値化データメモリ８１に記憶する。二値化データメモリ群３１〜３９は、以後、１カメラクロック毎に、対応する画素比較部２１〜２９から入力される二値化データを、図１３に示すように２０４７ライン目の二値化データメモリ８１にアドレス順に記憶する。
【０２８３】
こうして、基準画像と１つ目の検査画像との比較結果を示す二値化データが、二値化データメモリ群３１〜３９に記憶される。
【０２８４】
なお、図１８のステップＳ１１の判定がＹｅｓとなるタイミングは、図７におけるタイミングＴ１である。
【０２８５】
次に、２つ目の検査画像の撮像タイミングを示すＶｓｙｎｃ信号の発生後、１回目のＤＶＡＬ信号がアクティブの期間中には、検査画像格納ＦＩＦＯバッファ３は、２つ目の検査画像における１ライン目の検査画像データを１カメラクロック毎に１画素分ずつアドレス順に格納する。
【０２８６】
検査画像格納ＦＩＦＯバッファ３は、２つ目の検査画像における１ライン目の検査画像データを格納し終えると、１回目の１ライン格納信号を発生する。よって、読出制御部７は、１回目の読出許可信号をアクティブにする。
【０２８７】
１回目の読出許可信号がアクティブの期間中には、検査画像格納ＦＩＦＯバッファ３が１ライン目の検査画像データを１カメラクロック毎に１画素分ずつ１ライン遅延部７０及びシフトレジスタ６１へとアドレス順に出力するのに同期して、基準画像格納フレームバッファ２は１ライン目の基準画像データを１カメラクロック毎に１画素分ずつ１ライン遅延部５０へとアドレス順に出力する。
【０２８８】
１回目の読出許可信号がアクティブとなってから、３つめのカメラクロック信号が発生した時点では、検査画像対象画素群抽出部１４は図１６（ａ）の状態となり、基準画像対象画素抽出部１３は図１７（ａ）の状態となる。
【０２８９】
なお、１回目の読出許可信号がアクティブの期間中には、１ライン遅延部７０は、前回（１つ目）の検査画像における２０４８ライン目の検査画像データを１カメラクロック毎に１画素分ずつ１ライン遅延部７１及びシフトレジスタ６４へとアドレス順に出力する。
【０２９０】
また、１ライン遅延部７１は、１回目の読出許可信号がアクティブの期間中には、前回（１つ目）の検査画像における２０４７ライン目の検査画像データを１カメラクロック毎に１画素分ずつシフトレジスタ６７へとアドレス順に出力する。
【０２９１】
また、１ライン遅延部５０は、１回目の読出許可信号がアクティブの期間中には、前回（１つ目）の検査画像における２０４８ライン目の基準画像データを１カメラクロック毎に１画素分ずつシフトレジスタ５１へとアドレス順に出力する。
【０２９２】
以下、同様に、２回目〜２０４８回目のＤＶＡＬ信号からの動作についても、１つ目の検査画像に対する処理と同様に行う。
【０２９３】
更に、３つ目以降の検査画像に対する処理についても、１つ目及び２つ目の検査画像に対する処理と同様に行う。
【０２９４】
なお、図１８の処理は、上述のように、例えば、ソフトウェア処理により行うが、１つ目の検査画像に対するステップＳ１２〜Ｓ１４までの処理は、図７におけるタイミングＴ１以後に開始し、２つ目の検査画像に対して生成した二値化データを二値化データメモリ群３１〜３９に記憶するまでの間に行う。
【０２９５】
また、上述のように、二値化データメモリ群３１〜３９に記憶されている二値化データを良否判定部１０のセレクタ９０に出力する動作は、読出許可信号がアクティブとなっている期間中において、アドレス生成部６により生成されるアドレスに従って行われる。ただし、１つ目の検査画像に対する二値化データを二値化データメモリ群３１〜３９からセレクタ９０に出力し始めるタイミングは、２つ目の検査画像に対する検査画像データを検査画像格納ＦＩＦＯバッファ３から出力し始めるタイミングである。つまり、検査画像に対する二値化データを二値化データメモリ群３１〜３９からセレクタ９０に出力するタイミングは、検査画像データを検査画像格納ＦＩＦＯバッファ３から出力するタイミングよりも、Ｖｓｙｎｃ信号１つ分だけ遅れている。
【０２９６】
図１９は、欠陥検査装置１００の動作が結果的に何を目的としているのかを、概念的に説明するための図である。
【０２９７】
例えば、基準画像が図１９（ａ）に示すように、中心に円形の絵柄４１を有する画像であるとする。
【０２９８】
従って、検査画像も、例えば、図１９（ｆ）に示すように、円形の絵柄４１を有する画像である。
【０２９９】
ただし、図１９（ｆ）に示すように、検査画像においては、絵柄４１の座標が、図１９（ａ）に示す基準画像における絵柄４１に対してずれているものとする。更に、検査画像には、図１９（ｆ）に示すように、汚れなどの欠陥９９が存在するものとする。
【０３００】
また、図１９（ｂ）は検査画像を左上にずらしたズラシ画像を示し、図１９（ｃ）は検査画像を上にずらしたズラシ画像を示し、図１９（ｄ）は検査画像を右上にずらしたズラシ画像を示し、図１９（ｅ）は検査画像を左にずらしたズラシ画像を示し、図１９（ｇ）は検査画像を右にずらしたズラシ画像を示し、図１９（ｈ）は検査画像を左下にずらしたズラシ画像を示し、図１９（ｉ）は検査画像を下にずらしたズラシ画像を示し、図１９（ｊ）は検査画像を右下にずらしたズラシ画像を示す。
【０３０１】
なお、上記においては、検査画像を１画素分だけずらした画像をズラシ画像とする旨の説明をしているが、図１９（ｂ）〜（ｅ）、（ｇ）〜（ｊ）においては、図面を用いた説明を分かり易くするため、画像のずらし量を誇張している。
【０３０２】
画素比較部２１は、図１９（ａ）の基準画像と図１９（ｂ）のズラシ画像との比較結果を各座標の画素毎に二値化データにするものであると言える。同様に、画素比較部２２は、図１９（ａ）の基準画像と図１９（ｃ）のズラシ画像との比較結果を二値化データにするものであり、画素比較部２２は、図１９（ａ）の基準画像と図１９（ｃ）のズラシ画像との比較結果を二値化データにするものであり、画素比較部２３は、図１９（ａ）の基準画像と図１９（ｄ）のズラシ画像との比較結果を二値化データにするものであり、画素比較部２４は、図１９（ａ）の基準画像と図１９（ｅ）のズラシ画像との比較結果を二値化データにするものであり、画素比較部２５は、図１９（ａ）の基準画像と図１９（ｆ）の検査画像との比較結果を二値化データにするものであり、画素比較部２６は、図１９（ａ）の基準画像と図１９（ｇ）のズラシ画像との比較結果を二値化データにするものであり、画素比較部２７は、図１９（ａ）の基準画像と図１９（ｈ）のズラシ画像との比較結果を二値化データにするものであり、画素比較部２８は、図１９（ａ）の基準画像と図１９（ｉ）のズラシ画像との比較結果を二値化データにするものであり、画素比較部２９は、図１９（ａ）の基準画像と図１９（ｊ）のズラシ画像との比較結果を二値化データにするものであると言える。
【０３０３】
図１９（ｋ）は、図１９（ａ）の基準画像と図１９（ｂ）のズラシ画像との比較の結果、一致しない部分を示す。言い換えると、図１９（ｋ）は、二値化データメモリ群３１の二値化データメモリ８１のうち、値が「１」となるものの位置を示す。
【０３０４】
同様に、図１９（ｌ）は、図１９（ａ）の基準画像と図１９（ｃ）のズラシ画像との比較の結果、一致しない部分を示すとともに、二値化データメモリ群３２の二値化データメモリ８１のうち、値が「１」となるものの位置を示す。
【０３０５】
同様に、図１９（ｍ）は、図１９（ａ）の基準画像と図１９（ｄ）のズラシ画像との比較の結果、一致しない部分を示すとともに、二値化データメモリ群３３の二値化データメモリ８１のうち、値が「１」となるものの位置を示す。
【０３０６】
同様に、図１９（ｎ）は、図１９（ａ）の基準画像と図１９（ｅ）のズラシ画像との比較の結果、一致しない部分を示すとともに、二値化データメモリ群３４の二値化データメモリ８１のうち、値が「１」となるものの位置を示す。
【０３０７】
同様に、図１９（ｏ）は、図１９（ａ）の基準画像と図１９（ｆ）の検査画像との比較の結果、一致しない部分を示すとともに、二値化データメモリ群３５の二値化データメモリ８１のうち、値が「１」となるものの位置を示す。
【０３０８】
同様に、図１９（ｐ）は、図１９（ａ）の基準画像と図１９（ｇ）のズラシ画像との比較の結果、一致しない部分を示すとともに、二値化データメモリ群３６の二値化データメモリ８１のうち、値が「１」となるものの位置を示す。
【０３０９】
同様に、図１９（ｑ）は、図１９（ａ）の基準画像と図１９（ｈ）のズラシ画像との比較の結果、一致しない部分を示すとともに、二値化データメモリ群３７の二値化データメモリ８１のうち、値が「１」となるものの位置を示す。
【０３１０】
同様に、図１９（ｒ）は、図１９（ａ）の基準画像と図１９（ｉ）のズラシ画像との比較の結果、一致しない部分を示すとともに、二値化データメモリ群３８の二値化データメモリ８１のうち、値が「１」となるものの位置を示す。
【０３１１】
同様に、図１９（ｓ）は、図１９（ａ）の基準画像と図１９（ｊ）のズラシ画像との比較の結果、一致しない部分を示すとともに、二値化データメモリ群３９の二値化データメモリ８１のうち、値が「１」となるものの位置を示す。
【０３１２】
ここで、図１９の例では、最終検査画像決定部９は、各二値化データメモリ群３１〜３９において値が「１」の二値化データメモリの数を集計することにより、その集計値が最も少ない二値化データメモリ群は、二値化データメモリ群３９であると判定することができる。すなわち、図１９（ｓ）に示すように、図１９（ａ）の基準画像は、図１９（ｊ）のズラシ画像と最も良く一致することが分かる。
【０３１３】
よって、図１９の例では、最終検査画像決定部９の決定部８６は、検査画像を右下にずらしたズラシ画像（図１９（ｊ））を最終検査画像に決定する。
【０３１４】
検査画像に欠陥（汚れ、印刷ミスなど）が存在しない場合、最終検査画像と基準画像とは一致することが期待できるので、これら２つの画像を比較して一致しない部分が所定以上の大きさ（例えば、２×２画素の大きさ）でまとまって存在していれば、検査画像に欠陥があるものとみなす。
【０３１５】
図１９に示す欠陥９９の大きさが、２×２画素以上の大きさであるとすると、図１９の例では、この欠陥９９に含まれる２×２画素分の画像データと対応する二値化データが良否判定部１０の各シフトレジスタ９１〜９４に入力されたタイミングで、良否判定部１０のＡＮＤ回路９６の出力が「０」から「１」に切り替わり、欠陥検出部９７は欠陥検出信号を報知部１１へ出力する。
【０３１６】
その結果、報知部１１が報知を行う。
【０３１７】
なお、欠陥９９が２×２画素よりも小さければ、報知部１１は報知を行わない。
【０３１８】
以上のような実施形態によれば、ズラシ検査部８が各ズラシ画像並びに検査画像と基準画像との比較結果を二値化データにし、この二値化データに基づき、各ズラシ画像並びに検査画像のうちの何れの画像を最終検査画像にするのかを最終検査画像決定部９が決定し、最終検査画像における欠陥の有無を良否判定部１０が判定することにより、検査画像における欠陥の有無を検出することができる。
【０３１９】
また、欠陥検査装置１００の全ての構成を、シフトレジスタ、フレームバッファ、ＦＩＦＯバッファ、メモリなどのハードウェア構成により実現することができ、ＣＰＵなどのプロセッサとその動作用プログラムを用いたソフトウェア処理ほとんどを必要としない。このため、１枚の画像における画素数が大きくても、全ての処理を非常に高速に行うことができる。
【０３２０】
なお、従来技術のように画像における所定の領域についてのみ検査をする場合、その領域に印刷ミスがあった場合、検査結果の信用度が無くなってしまう。本実施形態のような欠陥検査における信用度を数値化するには、撮像画像の中に占める検査対象物の画像情報量を分母にし、印刷ミスをしていない画像情報量を分子とすれば良いため、本実施形態のように画像の全体について検査をすることにより、従来技術よりも検査結果の信用度を高めることができる。
【０３２１】
具体的には、例えば、本実施形態のような２０４８×２０４８画素のカメラ１を用いて欠陥検査をする場合に、検査対象物の画像の大きさが、例えば１０２４×１０２４画素分であり、印刷ミスが３０画素分発生すると仮定して、信用度を計算してみると、以下のようになる。
【０３２２】
（１）従来技術の場合
例えば、６４×６４画素分の２つの領域について検査を行う場合、最悪値を想定すると、２箇所のどちらかに印刷ミスがあることになるため、
信用度＝（６４×６４×２−３０）／（６４×６４×２）＝約９９．６３％
（２）本実施形態の場合
信用度＝（１０２４×１０２４−３０）／（１０２４×１０２４）＝約９９．９９％
なお、上記の実施形態では、説明を簡単にするため、各ズラシ画像が、検査画像を１画素分だけ左上、上、右上、左、右、左下、下、右下にずらしたものである例（ズラシ量が１画素である例）を示したが、ズラシ量は任意であり、必要に応じて増やすと良い。
【０３２３】
ただし、ズラシ量の増加に応じて、ズラシ検査部８の構成を変更する必要がある。具体的には、検査画像対象画素群抽出部１４により一度に抽出できる画素数を増やしたり、基準画像対象画素抽出部１３により遅延させる画素数を増やす必要がある。
【０３２４】
すなわち、左右方向のズラシ量を増やすには、検査画像格納ＦＩＦＯバッファ３から出力される画像データを順次に記憶するシフトレジスタの段数と、１ライン遅延部７０、７１から出力される画像データを順次に記憶するシフトレジスタの段数をそれぞれ増やす必要がある。更に、必要に応じて、基準画像対象画素抽出部１３の１ライン遅延部５０の後段に設けられたシフトレジスタの段数ｎ（ｎは正の整数）を増やす必要がある。更に、画素比較部並びに二値化データメモリ群の数を検査画像対象画素群抽出部１４のシフトレジスタと同じ数に増やす必要がある。
【０３２５】
また、上下方向のズラシ量を増やすには、検査画像対象画素群抽出部１４における１ライン遅延部の段数ｐ（ｐは正の整数）を増やすとともに、増加した１ライン遅延部の後段にも、これら１ライン遅延部から出力される画像データを順次に記憶するシフトレジスタ群を設ける必要がある。更に、必要に応じて、基準画像対象画素抽出部１３の１ライン遅延部の段数ｍ（ｍは正の整数）を増やし、このうち最終段の１ライン遅延部の後段に、該１ライン遅延部から出力される画像データを順次に記憶するシフトレジスタ群を設ける必要がある。
【０３２６】
また、上記の実施形態では、良否判定部１０は、欠陥が２×２画素分以上の大きさでまとまって存在した場合に、欠陥があると判定する例を説明したが、良否判定部１０における１ライン遅延部の段数ｒ（ｒは正の整数）やシフトレジスタの段数ｑ（ｑは正の整数）を適宜に変更することにより、検出すべき欠陥の大きさも任意に設定することができる。
【０３２７】
また、撮像対象物が連続ウェブである例を説明したが、撮像対象物は何でも良く、例えば、枚葉式のものであっても良く、
上記の実施形態では、カメラがエリアセンサ式カメラである例を説明したが、カメラはラインセンサ式カメラであっても良い。
【図面の簡単な説明】
【０３２８】
【図１】実施形態に係る欠陥検査装置のブロック図である。
【図２】撮像対象物の一例としてのウェブを示す平面図である。
【図３】カメラが１回の撮像動作により生成する画像データを模式的に示す図である。
【図４】カメラが発生する信号のタイミングを示す図である。
【図５】読出制御部が発生する読出許可信号のタイミングを説明するための図である。
【図６】アドレス生成部及び基準画像格納フレームバッファの動作のタイミングを説明するための図である。
【図７】カメラ、検査画像格納ＦＩＦＯバッファ、読出制御部、基準画像格納フレームバッファ、アドレス生成部、１ライン遅延部、書込アドレス生成部及び二値化データメモリ群の動作のタイミングを示す図である。
【図８】ズラシ検査部の構成を示すブロック図である。
【図９】ズラシ検査部が基準画像の各画像データを検査画像の何れの画像データと比較するのかを説明するための模式図である。
【図１０】ズラシ検査部が備える検査画像対象画素群抽出部及びその後段の回路の構成を示す図である。
【図１１】基準画像対象画素抽出部の構成を示す図である。
【図１２】画素比較部の構成を示すブロック図である。
【図１３】二値化データメモリ群の構成を模式的に示す図である。
【図１４】最終検査画像決定部の構成を示すブロック図である。
【図１５】良否判定部の構成を示す図である。
【図１６】検査画像対象画素群抽出部の動作を説明するための図である。
【図１７】基準画像対象画素抽出部の動作を説明するための図である。
【図１８】最終検査画像決定部の動作を示すフローチャートである。
【図１９】欠陥検査装置の動作の目的を概念的に説明するための図である。
【符号の説明】
【０３２９】
１  カメラ
２  基準画像格納フレームバッファ（基準画像記憶メモリ、フレームバッファ）
３  検査画像格納ＦＩＦＯバッファ（検査画像記憶メモリ、ＦＩＦＯバッファ）
８  ズラシ検査部
９  最終検査画像決定部
１０  良否判定部
１３  基準画像対象画素抽出部
１４  検査画像対象画素群抽出部
２１、２２、２３、２４、２５、２６、２７、２８、２９  画素比較部
３１、３２、３３、３４、３５、３６、３７、３８、３９  二値化データメモリ群
５０  １ライン遅延部（ｍライン遅延部）
５１、５２  シフトレジスタ
６１、６２、６３、６４、６５、６６、６７、６８、６９  シフトレジスタ
７０、７１  １ライン遅延部
８１  二値化データメモリ
８５  二値値集計部
８６  決定部（選択部）
９０  セレクタ
９１、９２、９３、９４  シフトレジスタ
９５  １ライン遅延部
９６  ＡＮＤ回路
９７  欠陥検出部
４０  ウェブ（検査対象物）
１００  欠陥検査装置
【図１】
2009244059.tif 000003
【図２】
2009244059.tif 000004
【図３】
2009244059.tif 000005
【図４】
2009244059.tif 000006
【図５】
2009244059.tif 000007
【図６】
2009244059.tif 000008
【図７】
2009244059.tif 000009
【図８】
2009244059.tif 000010
【図９】
2009244059.tif 000011
【図１０】
2009244059.tif 000012
【図１１】
2009244059.tif 000013
【図１２】
2009244059.tif 000014
【図１３】
2009244059.tif 000015
【図１４】
2009244059.tif 000016
【図１５】
2009244059.tif 000017
【図１６】
2009244059.tif 000018
【図１７】
2009244059.tif 000019
【図１８】
2009244059.tif 000020
【図１９】
2009244059.tif 000021