(57)【要約】【課題】電気特性測定時とピッキング時のチップ座標の対応を正確に取り、簡便にランク分けをして半導体装置の品質を向上させる半導体装置の製造装置および方法を提供する。【解決手段】プローブ基準チップとピッキング基準チップを設け、プローブ基準座標とプローブ基準チップの電気特性と、ピッキング基準座標と、ピッキング基準チップのパターンと、複数のチップの電気特性とチップの座標を対応付けて記憶するメモリと、プローブ基準チップの電気特性と一致するチップを特定する第１チップ特定部と、特定された第１座標とプローブ基準座標とが異なる場合、第１座標をプローブ基準座標に座標変換し、第１座標以外の座標を座標変換に基づいて座標変換する座標補正部と、ピッキング基準チップのパターンと一致するチップを特定する第２チップ特定部と、特定したチップの座標をピッキング基準座標とするピッキング基準設定部と、を有する半導体装置の製造装置である。【選択図】      図１
2009135130.tif 000002
【特許請求の範囲】
【請求項１】
ウェハに形成された複数のチップの電気特性測定を行ったのち、前記ウェハをダイシングして、前記チップをピッキングする半導体装置の製造装置であって、
前記ウェハに前記複数のチップのうち他のチップと異なる電気特性を有するプローブ基準チップと前記複数のチップのうち他のチップと異なるパターンを有するピッキング基準チップとが設けられ、
前記複数のチップの電気特性を測定するプロ−バ部と、
前記ウェハ内における前記プローブ基準チップの位置を示すプローブ基準座標と対応づけて記憶される前記プローブ基準チップの電気特性と、前記ウェハ内における前記ピッキング基準チップの位置を示すピッキング基準座標と対応づけて記憶される前記ピッキング基準チップのパターンとが記憶される第１のメモリと、
前記プロ−バ部により測定された前記複数のチップの電気特性と、前記ウェハ内における前記複数のチップの位置を示す座標とが対応付けられて記憶される第２のメモリと、
前記第２のメモリに記憶された前記複数のチップの電気特性のうち、前記プローブ基準チップの電気特性と一致する電気特性を特定する第１チップ特定部と、
前記第１チップ特定部によって特定された電気特性と対応づけられて前記第２のメモリに記憶された座標である第１座標と前記プローブ基準座標とが異なる場合、前記第１座標を前記プローブ基準座標に座標変換するとともに、前記第２のメモリに記憶された座標のうち前記第１座標以外の座標を前記座標変換に基づいて座標変換する座標補正部と、
前記複数のチップのうち、前記ピッキング基準チップのパターンと一致するパターンを有するチップを特定する第２チップ特定部と、
前記第２チップ特定部で特定されたチップの位置を示す座標を前記第１のメモリに記憶された前記ピッキング基準座標とするピッキング基準設定部と、
を有する半導体装置の製造装置。
【請求項２】
ウェハに形成された複数のチップの電気特性測定を行ったのち、前記ウェハをダイシングして、前記チップをピッキングする半導体装置の製造装置であって、
前記ウェハに前記複数のチップのうち他のチップと異なる電気特性を有するプローブ基準チップと前記複数のチップのうち他のチップと異なるパターンを有するピッキング基準チップとが設けられ、
前記複数のチップの電気特性を測定するプロ−バ部と、
前記複数のチップのパターンを測定する画像認識部と、
前記ウェハ内における前記プローブ基準チップの位置を示すプローブ基準座標と対応づけて記憶される前記プローブ基準チップの電気特性と、前記ウェハ内における前記ピッキング基準チップの位置を示すピッキング基準座標と対応づけて記憶される前記ピッキング基準チップのパターンとが記憶される第１のメモリと、
前記プロ−バ部により測定された前記複数のチップの電気特性と、前記画像認識部により測定された前記複数のチップのパターンとが、前記ウェハ内における前記複数のチップの位置を示す座標と対応付けられて記憶される第２のメモリと、
前記第２のメモリに記憶された前記複数のチップの電気特性のうち、前記プローブ基準チップの電気特性と一致する電気特性を特定する第１チップ特定部と、
前記複数のチップのうち、前記ピッキング基準チップのパターンと一致するパターンを有するチップを特定する第２チップ特定部と、
前記第１チップ特定部によって特定された電気特性と対応づけられて前記第２のメモリに記憶された座標である第１座標と前記プローブ基準座標とが異なる場合、前記第１座標を前記プローブ基準座標に座標変換するとともに、前記第２のメモリに記憶された座標のうち前記第１座標以外の座標を前記座標変換に基づいて座標変換し、かつ、
前記第２チップ特定部によって特定されたパターンと対応付けられて前記第２のメモリに記憶された座標である第２座標と前記ピッキング基準座標とが異なる場合、前記第２座標を前記ピッキング基準座標に座標変換するとともに、前記第２のメモリに記憶された座標のうち前記第２座標以外の座標を前記座標変換に基づいて座標変換する座標補正装置と、
を有する半導体装置の製造装置。
【請求項３】
前記プローブ基準チップとピッキング基準チップとは同じチップであることを特徴とする請求項１または２に記載の半導体装置の製造装置。
【請求項４】
ウェハに形成された複数のチップの電気特性測定を行ったのち、前記ウェハをダイシングして、前記チップをピッキングする半導体装置の製造方法であって、
前記ウェハに前記複数のチップのうち他のチップと異なる電気特性を有するプローブ基準チップおよび前記複数のチップのうち他のチップと異なるパターンを有するピッキング基準チップを設ける工程と、
前記ウェハ内における前記プローブ基準チップの位置を示すプローブ基準座標と対応づけて記憶される前記プローブ基準チップの電気特性と、前記ウェハ内における前記ピッキング基準チップの位置を示すピッキング基準座標と対応づけて記憶される前記ピッキング基準チップのパターンとを第１のメモリに記憶する工程と、
前記複数のチップの電気特性を測定し、前記複数のチップの電気特性と、前記複数のチップのそれぞれの位置を示す座標とを対応付けて第２のメモリに記憶する工程と、
前記第２のメモリに記憶された前記複数のチップの電気特性のうち、前記プローブ基準チップの電気特性と一致する電気特性を特定する工程と、
前記特定された電気特性と対応づけられて前記第２のメモリに記憶された座標である第１座標と前記プローブ基準座標とが異なる場合、前記第１座標を前記プローブ基準座標に座標変換するとともに、前記第２のメモリに記憶された座標のうち前記第１座標以外の座標を前記座標変換に基づいて座標変換する工程と、
前記ウェハをダイシングする工程と、
所望のチップを指定する工程と、
前記複数のチップのうち、前記ピッキング基準チップのパターンと一致するパターンを有するチップを特定する工程と、
前記特定されたチップの位置を示す座標を前記第１のメモリに記憶された前記ピッキング基準座標とする工程と、
前記特定されたチップの位置を示す座標に基づき所望のチップをピッキングする工程と、
からなる半導体装置の製造装置。
【請求項５】
ウェハに形成された複数のチップの電気特性測定を行ったのち、前記ウェハをダイシングして、前記チップをピッキングする半導体装置の製造方法であって、
前記ウェハに前記複数のチップのうち他のチップと異なる電気特性を有するプローブ基準チップおよび前記複数のチップのうち他のチップと異なるパターンを有するピッキング基準チップを設ける工程と、
前記ウェハ内における前記プローブ基準チップの位置を示すプローブ基準座標と対応づけて記憶される前記プローブ基準チップの電気特性と、前記ウェハ内における前記ピッキング基準チップの位置を示すピッキング基準座標と対応づけて記憶される前記ピッキング基準チップのパターンとを第１のメモリに記憶する工程と、
前記複数のチップの電気特性を測定し、前記複数のチップの電気特性と、前記複数のチップのそれぞれの位置を示す座標とを対応付けて第２のメモリに記憶する工程と、
前記第２のメモリに記憶された前記複数のチップの電気特性のうち、前記プローブ基準チップの電気特性と一致する電気特性を特定する工程と、
前記特定された電気特性と対応づけられて前記第２のメモリに記憶された座標である第１座標と前記プローブ基準座標とが異なる場合、前記第１座標を前記プローブ基準座標に座標変換するとともに、前記第２のメモリに記憶された座標のうち前記第１座標以外の座標を前記座標変換に基づいて座標変換する工程と、
前記ウェハをダイシングする工程と、
所望のチップを指定する工程と、
前記複数のチップのパターンを測定し、前記複数のチップのパターンと、前記複数のチップの電気特性と、前記複数のチップのそれぞれの位置を示す座標とを対応付けて第２のメモリに記憶する工程と、
前記第２のメモリに記憶された前記複数のチップのパターンのうち、前記ピッキング基準チップのパターンと一致するパターンを特定する工程と、
前記特定されたパターンと対応付けられて前記第２のメモリに記憶された座標である第２座標と前記ピッキング基準座標とが異なる場合、前記第２座標を前記ピッキング基準座標に座標変換するとともに、前記第２のメモリに記憶された座標のうち前記第２座標以外の座標を前記座標変換に基づいて座標変換する工程と、
前記第２のメモリに記憶された座標に基づき前記所望のチップをピッキングする工程と、
を行う半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造工程におけるウェハ上に形成されたチップの位置を認識する技術に関する。
【背景技術】
【０００２】
従来、半導体装置の製造工程においてダイシングされたチップは、良品と判定されたチップのみを順次ピッキングして直接パッケージに組み込むか、ランクごとに分類してトレイなどに再配列している。不良品と判断されたチップはマーキングし、画像認識によりマーキングされていない良品のみをピッキングして用いている。
【０００３】
特許文献１では、ウェハの全てのチップをテストしたウェハテスト装置からウェハの識別子データと全てのチップの特性データをデータ圧縮により読み込む制御部を備えている。また制御部は指定された特性データを有する各チップの位置データを圧縮データから解読して出力する。この制御部からの位置データに基づきピッキング部がチップをピッキングしてダイボンディングすることにより指示されたランクのチップのみをダイボンディングする提案がされている。
【０００４】
特許文献２では、ウェハにプローブカードの針先のパッド合わせ用パッドと、マーキングの位置合わせ用マークを持つ位置合わせ用チップと、を設けている。プローバでは、パッドとプローブカードの針合わせと、マーキングの最初の位置合わせを、位置合わせ用チップで行うことにより、測定時とマーキング時のチップアドレスの位置ずれを防止する提案がされている。
【０００５】
特許文献３では、ウェハの周辺部に配置されて良品となり得ないチップに認識可能な識別マークを設ける。チップ個々の情報を認識した際、個々のチップの、識別マークを設けたチップに対する位置関係の情報も認識してこれを情報媒体に記憶させ、その後このウェハをダイシングし、ピッキングする。このようにチップごとの情報を正確に認識して後工程に送ることができるようにすることで、不良品が後工程に送られたり、異なるランクのものが同一のランクとして分類されたりすることを防止する提案がされている。
【０００６】
しかしながら、特許文献１では、ウェハプローブ時のチップ座標と、ピッキング時のチップ座標が同じでなければならないが、その座標認識の方法は記載されていない。一般的にこれらの装置には、有効チップエリアを判断する処理ルーチンが組み込まれているが、チップが小さい場合、ウェハへのパターン焼付けのずれなどにより、座標を誤認する可能性がある。また、作業者がウェハ上の基準チップを指定して座標を決める方法もあるが、作業者のミスにより基準を誤認することがある。
【０００７】
特許文献２では、マーキングの最初の位置合わせをするために位置合わせ用チップを用いているため位置合わせ用チップを探さなくてはならない。
特許文献３においても最初に基準となるチップを探さなくてはならない。マークによる識別は画像認識によりしなければならず、特にマークしたチップがチップエリアの外周付近にあると識別を誤りやすい。
【０００８】
また、プローバ装置により電気特性測定をしたときの座標と、ダイシング後のピッキング装置のピッキング時の座標の対応が正確に取ることができないという問題がある。そのためランク分けを間違えることがある。
【特許文献１】特開平４−２６２５４３号公報
【特許文献２】特開平５−１０９８４２号公報
【特許文献３】特開平９−５０９４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は上記のような実情に鑑みてなされたものであり、電気特性測定時とピッキング時のチップ座標の対応を正確に取ることができるとともに、簡便にランク分けをして半導体装置の品質を向上させる半導体装置の製造装置および製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の態様のひとつは、ウェハに形成された複数のチップの電気特性測定を行ったのち、前記ウェハをダイシングして、前記チップをピッキングする半導体装置の製造装置に関する。前記ウェハに前記複数のチップのうち他のチップと異なる電気特性を有するプローブ基準チップと前記複数のチップのうち他のチップと異なるパターンを有するピッキング基準チップとが設けられる。また、前記複数のチップの電気特性を測定するプロ−バ部と、前記ウェハ内における前記プローブ基準チップの位置を示すプローブ基準座標と対応づけて記憶される前記プローブ基準チップの電気特性と、前記ウェハ内における前記ピッキング基準チップの位置を示すピッキング基準座標と対応づけて記憶される前記ピッキング基準チップのパターンとが記憶される第１のメモリと、前記プロ−バ部により測定された前記複数のチップの電気特性と、前記ウェハ内における前記複数のチップの位置を示す座標とが対応付けられて記憶される第２のメモリと、前記第２のメモリに記憶された前記複数のチップの電気特性のうち、前記プローブ基準チップの電気特性と一致する電気特性を特定する第１チップ特定部と、前記第１チップ特定部によって特定された電気特性と対応づけられて前記第２のメモリに記憶された座標である第１座標と前記プローブ基準座標とが異なる場合、前記第１座標を前記プローブ基準座標に座標変換するとともに、前記第２のメモリに記憶された座標のうち前記第１座標以外の座標を前記座標変換に基づいて座標変換する座標補正部と、前記複数のチップのうち、前記ピッキング基準チップのパターンと一致するパターンを有するチップを特定する第２チップ特定部と、前記第２チップ特定部で特定されたチップの位置を示す座標を前記第１のメモリに記憶された前記ピッキング基準座標とするピッキング基準設定部から構成される。
【００１１】
また、ウェハに形成された複数のチップの電気特性測定を行ったのち、前記ウェハをダイシングして、前記チップをピッキングする半導体装置の製造装置は、前記ウェハに前記複数のチップのうち他のチップと異なる電気特性を有するプローブ基準チップと前記複数のチップのうち他のチップと異なるパターンを有するピッキング基準チップとが設けられ、前記複数のチップの電気特性を測定するプロ−バ部と、前記複数のチップのパターンを測定する画像認識部と、前記ウェハ内における前記プローブ基準チップの位置を示すプローブ基準座標と対応づけて記憶される前記プローブ基準チップの電気特性と、前記ウェハ内における前記ピッキング基準チップの位置を示すピッキング基準座標と対応づけて記憶される前記ピッキング基準チップのパターンとが記憶される第１のメモリと、前記プロ−バ部により測定された前記複数のチップの電気特性と、前記画像認識部により測定された前記複数のチップのパターンとが、前記ウェハ内における前記複数のチップの位置を示す座標と対応付けられて記憶される第２のメモリと、前記第２のメモリに記憶された前記複数のチップの電気特性のうち、前記プローブ基準チップの電気特性と一致する電気特性を特定する第１チップ特定部と、前記複数のチップのうち、前記ピッキング基準チップのパターンと一致するパターンを有するチップを特定する第２チップ特定部と、前記第１チップ特定部によって特定された電気特性と対応づけられて前記第２のメモリに記憶された座標である第１座標と前記プローブ基準座標とが異なる場合、前記第１座標を前記プローブ基準座標に座標変換するとともに、前記第２のメモリに記憶された座標のうち前記第１座標以外の座標を前記座標変換に基づいて座標変換し、かつ、前記第２チップ特定部によって特定されたパターンと対応付けられて前記第２のメモリに記憶された座標である第２座標と前記ピッキング基準座標とが異なる場合、前記第２座標を前記ピッキング基準座標に座標変換するとともに、前記第２のメモリに記憶された座標のうち前記第２座標以外の座標を前記座標変換に基づいて座標変換する座標補正装置から構成される。
【００１２】
上記のようにすることにより、電気特性測定時とピッキング時のチップ座標の対応を正確に取ることができる。さらに、簡便にランク分けをして半導体装置の品質を向上させることができる。
【００１３】
また、前記プローブ基準チップとピッキング基準チップとは同じチップであってもよい。
【発明の効果】
【００１４】
本発明によれば、電気特性測定時とピッキング時のチップ座標の対応を正確に取ることができるとともに、簡便にランク分けをして半導体装置の品質を向上させることができる。
【発明を実施するための最良の形態】
【００１５】
（実施例１）
以下図面に基づいて、本発明の実施形態について詳細を説明する。
（構成）
図１は本発明で用いられるウェハの構成を示す図である。ウェハ１には、通常チップ２、プローブ基準チップ３、ピッキング基準チップ４が形成されている。プローブ基準チップ３とピッキング基準チップ４は、ウェハ面内のチップが形成されている範囲の少なくとも１箇所に形成する。
【００１６】
通常チップ２には回路配線がされている。例えば、図１に示す拡大図ではＭＯＳＦＥＴ５を用い、そのＭＯＳＦＥＴ５の各端子からパッド６（ドレインパッド）、パッド７（ソースパッド）、パッド８（ゲートパッド）へ配線がされている。
【００１７】
プローブ基準チップ３は、図１に示すようにパッドを通常チップ２と同じ位置に形成しておく。これは、電気特性を測定したときに通常チップ２と同じように測定をするためである。
【００１８】
また、プローブ基準チップ３は、チップに形成する回路は通常チップ２と異なる構成にしておく。つまり、プローブ基準チップ３は、通常チップ２と異なる電気特性を有する。例えば、図１の場合にはプローブ基準チップ３は、パッド１１、パッド１２には抵抗素子９の両端子が配線され、パッド１２には抵抗素子９と配線しない。
【００１９】
ピッキング基準チップ４には特殊なパターンが形成されている。例えば、回路ではなく図形などを形成してもよい。
図２に示す図は本発明である半導体装置の製造装置の構成を示す図である。製造装置は、プローバ部２１、ピッキング部２２、座標補正部２３などを用いて半導体装置の製造を実施する。
【００２０】
プローバ部２１は、ウェハ上に形成されたチップの特性検査を行うものであり、電気信号を作り出す装置であるテスタ部と、検査するチップを特定する位置特定装置を有する。プローバ部の測定電極（プローブカード）はテスタ部から測定用ケーブルなどにより接続されている。
【００２１】
位置特定装置は、各チップのウェハ上における位置を特定するための位置決めをする。例えば、位置決めは、高さセンサとプローバステージ（Ｘ−Ｙ機構を有する）により行われ、プローバステージを、Ｘ軸およびＹ軸方向に移動させることによりプローバステージのエッジ部分を検出する。検出したエッジ部分のＸＹ座標を認識し、認識した座標に基づきプローバステージの中心を算出する。
【００２２】
そして、プローバステージにウェハをのせて、Ｘ軸およびＹ軸方向に移動させて、プローバステージの表面の高さと、ウェハ表面の高さを求め、その差からウェハのエッジ部分を検出する。このウェハのエッジ部分を用いてウェハ中心と直径の座標を算出する。
【００２３】
また、ウェハ上のチップ位置の座標を規定するには、プローブカードとプローバステージの中心などを合わせる。
プローバステージとウェハの中心座標を算出したのち、プローバステージの中心とウェハの中心との距離（補正距離）を同一座標面で計算する。
【００２４】
算出したプローバステージ中心、ウェハ中心、補正距離、ウェハ直径、予め入力されているチップサイズに基づいて、Ｘ軸およびＹ軸方向に配列される各チップの中心座標を決定する。
【００２５】
なお、上記に示した方法以外でも各チップの座標を決定できれば限定するものではない。
次に、プローバ部２１を用いたファイナルテスト（電気特性測定）は、ダイサでチップを小片化する前に、プローブカードの電極とチップに設けられた端子（パッド）とを一致させ、チップの電気的特性の測定を行う。このとき、上記各チップの座標に基づいて順次各チップの電気特性を測定する。測定結果である電気特性のデータ（電気特性情報）は、対応するチップの座標とともに座標補正部２３に転送され、各チップの測定座標を後述するプローブ基準座標に基づいて座標変換する処理や、電気特性測定に基づいてランクごとに分類する処理をし、その処理結果を記録する。なお、ダイサにより小片化を行なう前なので、チップの電気的特性測定を行なう時点では、各チップ相互の座標位置関係は設計値どおりに保たれている。
【００２６】
測定後、ウェハ１をチップごとに切断する前に、ウェハシート（粘着性のあるプラスチックテープなど）にウェハを載せてウェハリングに張付けるマウンティングをし、ウェハ１を各チップに小片化するためにダイサによりダイシング（小片化加工）する。
【００２７】
次に、ウェハシートに貼られるとともにウェハリングに保持された状態のウェハ１をピッキング部２２にセットする。
ピッキング部２２は、プローバ部２１のようにダイシングされたウェハ１のピッキング部のウェハ基準座標を決定する。
【００２８】
ウェハ１のピッキング基準チップ４を画像認識部２４により画像認識により検出する。
画像認識部２４は、最初に予め入力されたピッキング基準チップ４のピッキング基準座標にある特有のパターンであるピッキング基準データをパターンマッチングなどの方法により探す。そのピッキング基準座標にない場合は、その座標周辺を探し、周辺で見つかったときは後述するパターンマッチングにより検出した座標をピッキング基準座標に座標変換する。
【００２９】
次に、ウェハリングに保持された各チップから、所望のランクのチップをピッキングする。ピッキングしたチップは、直接パッケージに組み込むか、ランクごとに分類してトレイなどに再配列するか、あるいは異なるウェハ形状に再配列して、別のウェハリング上にピッキングして位置決め固定する。
【００３０】
座標補正部２３は、入力部２５、出力部２６、制御部２７、記憶部２８から構成されている。
入力部２５はプローバ部２１からチップ情報を取得する。チップ情報は、上記プローバ部２１で計測したウェハ１上に形成されたチップの座標情報と、チップごとに測定して取得した電気特性情報を有している。
【００３１】
出力部２６は制御部２７の演算結果を取得してピッキング部２２に転送する。
制御部２７は入力部２５から取得したチップ情報に基づいて処理を行う。また、プローバ部２１で測定した各チップの測定座標を後述するプローブ基準座標に基づいて座標変換する座標変換処理や、電気特性測定に基づいてランクごとに分類する分類処理をし、記憶部２８に記録する。
【００３２】
記憶部２８は、第１のメモリと第２のメモリとからなる。
第１のメモリは、ウェハ内におけるプローブ基準チップの位置を示すプローブ基準座標と対応づけて記憶されるプローブ基準チップの電気特性と、ウェハ内におけるピッキングチップの位置を示すピッキング基準座標と対応づけて記憶されるピッキング基準チップのパターンとが記憶される。
【００３３】
第２のメモリは、プロ−バ部により測定された複数のチップの電気特性と、ウェハ内における複数のチップの位置を示す座標とが対応付けられて記憶される。
また、制御部２７は、第２のメモリに記憶された複数のチップの電気特性のうち、プローブ基準チップの電気特性と一致する電気特性を特定する第１チップ特定部と、複数のチップのうち、ピッキング基準チップのパターンと一致するパターンを有するチップを特定する第２チップ特定部を備えている。
【００３４】
また、制御部２７は、第１チップ特定部によって特定された電気特性と対応づけられて第２のメモリに記憶された座標である第１座標とプローブ基準座標とが異なる場合、第１座標をプローブ基準座標に座標変換するとともに、第２のメモリに記憶された座標のうち第１座標以外の座標を座標変換に基づいて座標変換する座標補正部を備える。また、第２チップ特定部で特定されたチップの位置を示す座標を第１のメモリに記憶されたピッキング基準座標とするピッキング基準設定部を備える。
【００３５】
なお、図示しないが制御線によりプローバ部２１と座標補正部２３を接続してプローバ部２１を制御できる。例えば、チップ情報の取り込みタイミングをプローバ部２１に通知する。
【００３６】
（工程説明）
図３は半導体装置の製造工程を示す図である。
ステップＳ１では、前工程によりウェハ１上に通常チップ２、プローブ基準チップ３、ピッキング基準チップ４が形成される。
【００３７】
ステップＳ２では、プローバ部２１により測定した各チップの測定座標に基づいて各チップの電気特性測定を行い、チップ情報を座標補正部２３に転送する。
ここで、ピッキング基準チップの測定は行わなくても行ってもかまわない。ただし、パッドがない位置にプローブカードの計測ピンを接触させることは、プローブカードが痛む原因となるため測定する場合はダミーパッドを設ける。
【００３８】
座標補正部２３により次のステップＳ３〜Ｓ５を実行して座標修正を行う。
ステップＳ３では、プローバ部２１で測定したプローブ基準チップ３の測定座標の電気特性データが、記憶部２８の第１のメモリに予め設定したプローブ基準データ（電気特性）の示す範囲内にあるかを判定する。判定した結果、プローブ基準チップ３の測定座標の電気特性データがプローブ基準データの示す範囲内にあればステップＳ６に移行する。範囲内になければステップＳ４に移行して座標変換を実行する。第１チップ特定部によって特定された電気特性と対応づけられて第２のメモリに記憶された座標である第１座標とプローブ基準座標とが異なる場合、第１座標をプローブ基準座標に座標変換する。また、第２のメモリに記憶された座標のうち第１座標以外の座標を座標変換に基づいて座標変換する。
【００３９】
ここで、プローバ部２１から取得したチップ情報は、プローバ部２１の測定した測定座標に電気特性測定結果が対応付けされている。
図４（Ａ）にチップ情報のデータ構造を示す。図４（Ａ）の場合、プローバ部２１によりウェハ１上に形成された各チップに測定座標として（１，３）（１，４）・・・（１０，８）が割り付けられている。また、各測定座標にプローバ部２１が測定したチップの電気特性測定結果（電気特性データ：測定項目１〜）が対応付けされている。
【００４０】
図４（Ｂ）に示す図はウェハ１の各チップの測定座標を示した図である。
測定座標（２，８）に対応する電気特性データが、プローブ基準データの示す範囲内にあればステップＳ６に移行する。つまり、実際のウェハ１上のプローブ基準チップ３の位置と測定したプローブチップの測定座標の示す位置が一致していれば座標変換を実行しない。
【００４１】
測定座標（２，８）に対応する電気特性データが、プローブ基準データの示す範囲内にないときはステップＳ４に移行する。つまり、実際のウェハ１上のプローブ基準チップ３の位置と測定したプローブチップの測定座標の示す位置が一致しなければ座標変換を実行する。
【００４２】
ステップＳ４では、チップ情報の電気特性データの中からプローブ基準データの範囲内にあるものを探す。
ステップＳ５は、ウェハ基準座標と測定座標のずれを修正する。
【００４３】
測定座標の中からプローブ基準データの範囲内にある測定座標を探す。図５は、プローバ部２１の測定座標の測定範囲が、測定範囲５１（破線）、測定範囲５２（実線太）であった場合を示している。また、（２，９）は測定範囲５２のプローブ基準データがあるはずの座標であり、（３，７）は測定範囲５１のプローブ基準データがあるはずの座標であることを示している。
【００４４】
図６（Ａ）（Ｂ）は、測定範囲５１、５２の測定座標とウェハ基準座標を比較した表である。
測定範囲５１の場合、予め記録されている実際のウェハの座標（ウェハ基準座標）の開始座標（１，３）からずれて、ウェハ基準座標（２，２）に開始座標がなるため、順次測定していくとウェハ基準座標ではプローブ基準チップの座標が（３，７）になる。ところが、その座標（３，７）にはプローブ基準データがなく、さらに、プローブ基準チップがあるウェハ基準座標（２，８）が測定されないため再度測定を実行する。
【００４５】
測定範囲５２の場合、予め記録されている実際のウェハの座標（ウェハ基準座標）の開始座標（１，３）からずれ、ウェハ基準座標（１，４）に開始座標がなるため、順次測定していくとウェハ基準座標ではプローブ基準チップの座標が（２，９）になる。ところが、測定座標（２，８）に対応するその座標（２，９）にはプローブ基準データがない。プローブ基準チップがあるウェハ基準座標（２，８）は測定座標では（２，７）になるため座標がずれていることが判別され、座標修正を行う。
【００４６】
座標修正は、測定座標のプローブ基準データの範囲内のデータを有する座標を、ウェハ基準座標のプローブ基準チップの座標に移す。このとき、他の測定座標も同じ方向に座標を移す。
【００４７】
また、測定座標において、測定時にウェハ基準座標の（ｍｘ−２，ｍｙ＋１）をプローブ基準チップとして認識した場合、（ｍｘ−２，ｍｙ＋１）をウェハ基準座標のプローブ基準チップの座標（ｍｘ，ｍｙ）に変換することになる。
【００４８】
このとき、有効チップ範囲として（１≦ｘ≦ｎｘ，１≦ｙ≦ｎｙ）すると、測定座標（１，１）は（３，０）に変換される。ｙ座標が０であるため有効チップ範囲外であるので測定結果を無効にする。一方、（０，ｎｙ＋１）のときは（２，ｎｙ）となり有効チップ範囲内にあるので測定結果を有効になる。
【００４９】
なお、ウェハ基準座標のプローブ基準座標と測定座標のプローブ基準座標のずれが大きいときは再度電気特性測定を実行する。
ステップＳ６ではダイサによりウェハ１のダイシングを行う。例えば、数千個のチップを有するウェハを小片に切断する。その後ピッキング部２２にダイシングされたウェハ１をセットする。
【００５０】
ステップＳ７では、プローバ部２１のように、ダイシングされたウェハ１のピッキング部２２のウェハ基準座標を決定後、ウェハ１のピッキング基準チップ４を画像認識部２４により画像認識により検出する。
【００５１】
画像認識部２４により特殊なパターンが形成されている座標を探す。画像認識部２４は、最初に、第１のメモリに記憶されたピッキング基準座標に対応する座標と予め入力されたピッキング基準チップ４のピッキング基準座標に対応した第１のメモリのパターンをパターンマッチングなどの方法により探す。そのピッキング基準座標にない場合は、その座標周辺を探し、周辺で見つかったときはピッキング基準座標に検出した座標を座標変換する。
【００５２】
図４のウェハ１の場合、ウェハ座標（５，６）に形成されているので座標（５，６）周辺を探す。
ピッキング基準チップが見つかった段階で座標変換を実行する。例えば、図８に示すようにウェハ基準座標の（４，５）にピッキング基準座標があることが認識されたときは、座標変換をして（４，５）から（５，６）の座標に変換するとともに、その他の座標を（４，５）から（５，６）に変換と同じようにｘ軸方向に１加算し、ｙ軸方向に１を加算する座標変換を行う。基準に対してステップＳ５に示した座標変換と同じように座標変換を行う。
【００５３】
ステップＳ８では、データベース上でランク判定を行う。なお、ランク判定はＳ８より前工程で行ってもよい。
図７（Ａ）に示す図は、変換された測定座標または変換を必要としなかった測定座標である変換座標に対して、対応する電気測定データが対応付けられている。図７（Ｂ）にはランクを決定するためのテーブルが用意されており、このテーブルに基づいて各変換座標にランクの割り付けをする。図７（Ｂ）では測定項目ごとに電気特性範囲が記憶部２８に設定されている。ランクＡの測定項目１では電気特性範囲としてＨ１〜Ｈ２、測定項目２ではＨ３〜Ｈ４、測定項目３ではＨ５〜Ｈ６が設定されている。同様にランクＢ、Ｃ〜についても設定されている。
【００５４】
なお、プローブ基準チップの電気特性には専用のランクを与えている。
また、基準チップを探す場合、予めランクを割り付けていればこの専用のランクを探してもよい。
【００５５】
ステップＳ９では、変換座標に対応したランクごとにピッキングして次の工程に移行する（ワイヤボンディング、パッケージング、目視検査、パッケージング、製品の特性検査など）。
【００５６】
このように、新機構を加えることなく、簡便にランク分け品質を上げることができる。
また、プローブ基準チップは、通常チップに対し、特性不良では起こりえない特性を出力するのであれば、どんな回路を入れても構わない。
【００５７】
なお、プローブ基準チップとピッキング基準チップを共用で用いてもよい。その場合、面付けロスが少なくなる。
また、上記２種類の基準チップは、プロセス確認用ダミーチップと共用で用いてもよい。その場合、面付けロスがなくなる。
【００５８】
また、上記２種類の基準チップは、複数配置してもよい。その場合、ウェハ欠損に対し、認識チップが残る確率が高く信頼度が増す。
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
【図面の簡単な説明】
【００５９】
【図１】本発明のウェハの構造を示す図である。
【図２】本発明の構成を示す構成図である。
【図３】本発明の工程を示すフロー図である。
【図４】（Ａ）プローバ部の測定したチップ情報の構造を示す図である。（Ｂ）ウェハ座標を示す図である。
【図５】ウェハ座標と測定座標の関係を示す図である。
【図６】（Ａ）測定座標５１の測定座標と電気特性を示す表である。（Ｂ）測定座標５２の測定座標と電気特性を示す表である。
【図７】（Ａ）変換座標とランクの関係を示す表である。（Ｂ）ランクと電気特性の測定項目の条件を示すテーブルである。
【図８】測定座標をウェハ基準座標に変換時の関係を示した図である。
【符号の説明】
【００６０】
１  ウェハ、２  通常チップ、３  プローブ基準チップ、４  ピッキング基準チップ、
５  ＭＯＳＦＥＴ、
６、７、８  パッド、
９  抵抗素子、
１０、１１、１２  パッド、
２１  プローバ部、２２  ピッキング部、２３  座標補正部、
２４  画像認識部、
２５  入力部、２６  出力部、２７  制御部、２８  記憶部、２９  記録媒体、
【図２】
2009135130.tif 000003
【図３】
2009135130.tif 000004
【図８】
2009135130.tif 000005
【図１】
2009135130.tif 000006
【図４】
2009135130.tif 000007
【図５】
2009135130.tif 000008
【図６】
2009135130.tif 000009
【図７】
2009135130.tif 000010