(57)【要約】【課題】強誘電体膜を薄膜し、これによって低電圧動作を可能にした強誘電体キャパシタの製造方法を提供する。【解決手段】基板上方に第１電極層１２ａを形成する工程と、第１電極層１２ａ上に、鉛を有する強誘電体層１３ａを形成する工程と、強誘電体層１３ａ上に、金属層１６を形成する工程と、強誘電体層１３ａと金属層１６とを加熱し、強誘電体層１３ａ中の鉛と金属層１６とからなる合金層１７を形成する工程と、合金層１７を加熱することにより、合金層１７を溶融させる工程と、溶融状態の合金層１７を強誘電体層１３ａ上から除去する工程と、合金層１７が除去された強誘電体層１３ａ上に、第２電極層１４ａを形成する工程と、第２電極層１４ａ、強誘電体層１３ａ、第１電極層１２ａをパターニングして強誘電体キャパシタを形成する工程と、を含む強誘電体メモリ装置の製造方法。【選択図】図３
2009188242.tif 000002
【特許請求の範囲】
【請求項１】
基板上方に第１電極層を形成する工程と、
前記第１電極層上に、鉛を有する強誘電体層を形成する工程と、
前記強誘電体層上に、金属層を形成する工程と、
前記強誘電体層と前記金属層とを加熱し、該強誘電体層中の前記鉛と前記金属層とからなる合金層を形成する工程と、
前記合金層を加熱することにより、該合金層を溶融させる工程と、
溶融状態の前記合金層を前記強誘電体層上から除去する工程と、
前記合金層が除去された強誘電体層上に、第２電極層を形成する工程と、
前記第２電極層、前記強誘電体層、前記第１電極層をパターニングして、第２電極と強誘電体膜と第１電極とからなる強誘電体キャパシタを形成する工程と、を含むことを特徴とする強誘電体メモリ装置の製造方法。
【請求項２】
前記合金層を除去する工程では、加熱ガスを溶融状態の該合金層に吹き付けることにより、該合金層を強誘電体層上から除去することを特徴とする請求項１記載の強誘電体メモリ装置の製造方法。
【請求項３】
前記金属層は、スズ又は白金から選択された少なくとも一種であることを特徴とする請求項１又は２に記載の強誘電体メモリ装置の製造方法。
【請求項４】
前記金属層を、厚さ２ｎｍ以上１０ｎｍ未満に形成することを特徴とする請求項１〜３のいずれか一項に記載の強誘電体メモリ装置の製造方法。
【請求項５】
前記金属層を溶融させる工程の前に、前記強誘電体層を結晶化する工程を有することを特徴とする請求項１〜４のいずれか一項に記載の強誘電体メモリ装置の製造方法。
【請求項６】
前記強誘電体層がチタン酸ジルコン酸鉛であることを特徴とする請求項１〜５のいずれか一項に記載の強誘電体メモリ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体メモリ装置の製造方法に関する。
【背景技術】
【０００２】
強誘電体メモリ装置（ＦｅＲＡＭ）は、強誘電体材料の自発分極を利用した低電圧及び高速動作が可能な不揮発性メモリであり、メモリセルが１トランジスタ／１キャパシタ（１Ｔ／１Ｃ）で構成できる。そのため、ＤＲＡＭ並の集積化が可能であることから、大容量の不揮発性メモリとして期待されている。
【０００３】
強誘電体キャパシタを構成する強誘電体膜の形成材料、すなわち強誘電体材料としては、従来より種々のものが提供されているが、中でも、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｉ，Ｔｉ）Ｏ３：ＰＺＴ）をはじめてとするペロブスカイト型酸化物や、タンタル酸ビスマスストロンチウム（ＳｒＢｉ２Ｔａ２Ｏ９：ＳＢＴ）等のビスマス層状化合物が、極めて優れた強電体特性を有するため有望視されている。このような強誘電体材料からなる強誘電体膜に、分極特性などの強誘電体特性を十分に発揮させるためには、その結晶配向を所定の配向に形成する必要がある。例えばＰＺＴを用いた場合では、その結晶配向を（１１１）配向にする必要がある。
【０００４】
ところで、強誘電体メモリをより高速動作、低電圧駆動させるためには、キャパシタに用いる強誘電体材料（強誘電体膜）の分極をより低電圧側で飽和させる必要がある。そのための手法の一つとして、強誘電体膜を薄膜化する手法がある。しかし、現状においては、単に薄膜化させただけでは低電圧側で飽和する分極特性が十分に得られない。その原因の一つとして、例えば強誘電体材料としてＰＺＴを用いた場合、強誘電体膜の表層部、すなわち上部電極側に、不要界面層が形成されてしまうことが考えられる。
【０００５】
この不要界面層は、強誘電体材料を結晶化アニールして（１１１）配向の結晶構造を有する強誘電体膜を形成した際、強誘電体材料中の過剰な鉛分が昇華してその表層部に拡散し、ここに金属鉛層（Ｐｂ層）や鉛酸化物層（ＰｂＯｘ層）等を形成することによるものと考えられる。すなわち、ペロブスカイト型結晶構造のＰＺＴを形成する際、通常はその製造方法に関係なく、ＺｒやＴｉに対してＰｂを化学量論比より多く配合している。このようにＰｂを多く配合しないと、良好なペロブスカイト型結晶構造のＰＺＴが得られないからである。ところが、このようにＰｂを多く配合すると、Ｐｂは昇華し易いことから、化学量論比より多い分のＰｂが昇華し、前述したように強誘電体膜の表層部に拡散し、金属鉛（Ｐｂ）等からなる不要界面層を形成してしまうのである。そして、このような不要界面層は、（１１１）配向した強誘電体層と上部電極との間に直列に挿入されることで強誘電体膜の分極反転性を損ない、これによって強誘電体膜は、所望の強誘電体特性が得られなくなっている。
【０００６】
なお、従来では、強誘電体膜を薄膜化するとともに、その表面の二次相を除去するため、強誘電体膜を形成し結晶化させた後、その表面をウエットエッチングで除去する方法が提案されている（例えば、特許文献１参照）。
【特許文献１】特開２００１−１４４０６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前記のウエットエッチングで除去する方法では、薬液としてフッ酸（ＨＦ）などの劇薬を用いることにより、工程上の安全管理が大変であり、これによって生産性が損なわれるといった課題がある。
また、低電圧動作のためには強誘電体膜のさらなる薄膜化が必要であるが、前記したようにウエットエッチングやドライエエッチング、さらにはＣＭＰ法等の機械的手法によって薄膜化され、得られる強誘電体膜では、その表面モフォロジー荒れが危惧される。
【０００８】
本発明は前記事情に鑑みてなされたもので、その目的とするところは、ウエットエッチング等を用いることなく、したがって工程上の安全管理や表面モフォロジー荒れについての問題が無く、強誘電体膜を薄膜化し、これによって低電圧動作を可能にした強誘電体キャパシタの製造方法を提供することある。
【課題を解決するための手段】
【０００９】
本発明の強誘電体メモリ装置の製造方法は、基板上方に第１電極層を形成する工程と、
前記第１電極層上に、鉛を有する強誘電体層を形成する工程と、
前記強誘電体層上に、金属層を形成する工程と、
前記強誘電体層と前記金属層とを加熱し、該強誘電体層中の前記鉛と前記金属層とからなる合金層を形成する工程と、
前記合金層を加熱することにより、該合金層を溶融させる工程と、
溶融状態の前記合金層を前記強誘電体層上から除去する工程と、
前記合金層が除去された強誘電体層上に、第２電極層を形成する工程と、
前記第２電極層、前記強誘電体層、前記第１電極層をパターニングして、第２電極と強誘電体膜と第１電極とからなる強誘電体キャパシタを形成する工程と、を含むことを特徴としている。
【００１０】
この強誘電体メモリ装置の製造方法によれば、強誘電体層を形成した際にその表層にＰｂまたはＰｂ化合物からなるＰｂ層が形成され、これが不要界面層となってしまう。そこで、この強誘電体層上に金属層を配し、続いて強誘電体層と金属層とを加熱して合金層を形成する。すると、合金化することで、その合金層の融点を鉛の融点より低くすることが可能になる。したがって、この合金層を溶融し液状化することで、前記のＰｂ層を含む不要界面層を強誘電体層上から除去することが容易になる。
よって、従来のようにウエットエッチング等を用いることなく、Ｐｂ層を含む不要界面層を除去することで、不要界面層の無い良好な強誘電体層を形成することができ、したがって、その分強誘電体膜の薄膜化が可能になる。
【００１１】
また、前記強誘電体メモリ装置の製造方法においては、前記合金層を除去する工程では、加熱ガスを溶融状態の該合金層に吹き付けることにより、該合金層を強誘電体層上から除去することが好ましい。
合金層を溶融し液状化することで、この合金層が流動し易くなるので、単に加熱ガスを吹き付けるだけで液状化した合金層を容易に除去することが可能になる。
【００１２】
また、前記強誘電体メモリ装置の製造方法においては、前記金属層が、スズ又は白金から選択された少なくとも一種であるのが好ましい。
鉛の融点が３２７．４℃であるのに対し、鉛とスズの合金の融点は１８０〜２００℃程度であり、また、鉛と白金の合金の融点は、その組成比によっては３００℃程度となる。したがって、これら金属を用いることで、形成する合金の融点を鉛の融点より低くすることができる。
【００１３】
また、前記強誘電体メモリ装置の製造方法においては、前記金属層を、厚さ２ｎｍ以上１０ｎｍ未満に形成するのが好ましい。
強誘電体層の厚さを例えば５０ｎｍ〜１００ｎｍ程度に形成しようとした場合、Ｐｂ層からなる不要界面層は、２ｎｍ〜５ｎｍ程度になると考えられる。したがって、この不要界面層を全て合金化し、除去するためには、金属層の厚さを２ｎｍ以上にするのが好ましい。また、金属層の厚さが１０ｎｍ以上になると、不要界面層に対する金属層の厚さが過剰になり、その除去に対する負担が多くなってしまう。
【００１４】
また、前記強誘電体メモリ装置の製造方法においては、前記金属層を溶融させる工程の前に、前記強誘電体層を結晶化する工程を有するのが好ましい。
このようにすれば、合金層を除去する工程において、合金層を溶融するために比較的高温で加熱しても、強誘電体層は結晶化していることから、加熱による悪影響を受けることがない。
【００１５】
また、前記強誘電体メモリ装置の製造方法においては、前記強誘電体層がチタン酸ジルコン酸鉛であるのが好ましい。
このようにすれば、チタン酸ジルコン酸鉛は優れた強電体特性を有するので、形成する強誘電体キャパシタの強誘電体特性をより良好にすることができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を詳しく説明する。
まず、本発明の強誘電体メモリ装置の製造方法によって得られる強誘電体メモリ装置の一例について、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。
【００１７】
図１は、強誘電体キャパシタを備えたスタック構造の強誘電体メモリ装置の一例を模式的に示す拡大断面図であり、図１において符号１は強誘電体メモリ装置、３は強誘電体キャパシタである。
強誘電体メモリ装置１は、図１に示すように、半導体基板（基板）２と、半導体基板２上に形成された強誘電体キャパシタ３と、この強誘電体キャパシタ３の駆動素子となるスイッチングトランジスタ（以下、トランジスタと記す）４とを備えて構成されたものである。
【００１８】
半導体基板２は、例えばシリコン（Ｓｉ）からなるもので、その上面側には二酸化ケイ素（ＳｉＯ２）等からなる層間絶縁膜５が形成されている。そして、層間絶縁膜５のうち後述する第２不純物領域層２４と対応する領域には、層間絶縁膜５を貫通するコンタクトホール５Ａが形成されており、このコンタクトホール５Ａ内には、プラグ６が埋設されている。
プラグ６は、コンタクトホール５Ａ内に充填された導電材料によって形成されたもので、例えばタングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）等からなり、本例ではＷによって形成されている。
【００１９】
強誘電体キャパシタ３は、層間絶縁膜５及びプラグ６上に形成されたバリア膜１１と、バリア膜１１上に積層された下部電極１２と、下部電極１２上に積層された強誘電体膜１３と、強誘電体膜１３上に積層された上部電極１４とを備えて構成されたものである。
バリア膜１１は、結晶質を含んで導電性を有するとともに、酸素バリア性を有する材料からなっている。例えば、ＴｉＡｌＮ、ＴｉＡｌ、ＴｉＳｉＮ、ＴｉＮ、ＴａＮ、ＴａＳｉＮなどからなっており、本例ではＴｉＡｌＮによって形成されている。
【００２０】
下部電極１２は、例えばＩｒ（イリジウム）、Ｐｔ（白金）、Ｒｕ（ルテニウム）、Ｒｈ（ロジウム）、Ｐｄ（パラジウム）、Ｏｓ（オスミウム）のうちから少なくとも１つまたはこれらの合金あるいはこれらの酸化物からなっている。ここで、下部電極１２は、ＩｒまたはＰｔからなっているのが好ましく、Ｐｔからなっているのがより好ましい。また、この下部電極１２は、単層膜であっても、積層した多層膜であってもよく、多層膜で形成する場合には、例えばＩｒ、ＩｒＯｘ、Ｐｔをこの順に積層したものが好適とされる。
【００２１】
そして、下部電極１２が結晶質である場合には、下部電極の結晶配向とバリア膜１１の結晶配向が互いに接触する界面においてエピタキシャルの方位関係となることが好ましい。このとき、下部電極１２の結晶配向と強誘電体膜１３の結晶配向とも、互いに接触する界面においてエピタキシャルの方位関係となっているのが好ましい。
例えば、バリア膜１１が立法晶系に属してその結晶配向が（１１１）配向である場合、またはバリア膜１１が六方方晶系に属してその結晶配向が（００１）配向である場合、下部電極１２の結晶配向が（１１１）配向であるのが好ましい。このようにすれば、下部電極１２上に強誘電体膜１３を形成する際、強誘電体膜１３の結晶配向を（１１１）配向にするのが容易になる。
【００２２】
強誘電体膜１３は、ＡＢＯ３の一般式で示されるペロブスカイト型の結晶構造を有する強誘電体材料からなるもので、後述するようにスパッタ法やＭＯＣＶＤ法（有機金属化学気相堆積法）、ゾルゲル法等の化学溶液堆積法（ＣＳＤ法）などによって成膜され、形成されたものである。具体的には、この強誘電体膜１３を構成する強誘電体材料としては、前記一般式中のＡがＰｂからなり、ＢがＺｒ及びＴｉからなるＰＺＴ（チタン酸ジルコン酸鉛）によって形成されているのが好ましく、したがって本例において強誘電体膜１３は、ＰＺＴからなっているものとする。ただし、前記一般式中のＡは、Ｐｂの一部がＢｉ、Ｌａ、Ｓｒ、Ｃａ、Ｂａ、Ｓｉ、Ｇｅの元素のうちの少なくとも一種に置換されていてもよい。また、Ｂは、Ｚｒ又はＴｉの一部が、Ｎｂに置換されていてもよい。このように、前記一般式中のＡやＢが一部他の元素に置換されているものも、本発明においてはＰＺＴとしている。
【００２３】
ここで、このようなＰＺＴにおいては、より大きな自発分極量を獲得するため、Ｔｉの含有量をＺｒの含有量より多くするのが好ましい。このようにＴｉの含有量をＺｒの含有量より多くすることにより、ヒステリシス特性を良好にすることができる。
また、このように強誘電体膜１３をＰＺＴとする場合、前記下部電極１２としては、（１１１）配向の結晶構造を有しているのが好ましい。下部電極１２がこのような配向を有していることにより、強誘電体膜１３はこの下部電極１２の（１１１）配向を反映し、良好に（１１１）配向するようになる。
【００２４】
また、このような強誘電体膜１３は、本発明では低電圧駆動（低電圧動作）を可能にするべく、その薄膜化が図られており、本例では厚さが５０ｎｍ〜１００ｎｍ程度の薄膜に形成されている。
【００２５】
上部電極１４は、前記下部電極１２と同様の導電材料からなるもので、特にＩｒまたはＰｔからなっているのが好ましく、Ｐｔからなっているのがより好ましい。また、この下部電極１２は、単層膜であっても、積層した多層膜であってもよく、多層膜で形成する場合には、例えばＰｔ、ＩｒＯｘ、Ｉｒをこの順に積層したものが好適とされる。
【００２６】
トランジスタ４は、半導体基板２の表面に部分的に形成されたゲート絶縁層２１と、ゲート絶縁層２１上に形成されたゲート導電層２２と、半導体基板２の表層に形成されたソース／ドレイン領域である第１及び第２不純物領域層２３、２４とを備えて形成されたものである。そして、このトランジスタ４は、第２不純物領域層２４上に形成されたプラグ６を介して前記強誘電体キャパシタ３の下部電極１２側に導通している。
また、トランジスタ４は、半導体基板２に間隔をおいて複数形成されており、隣接する他のトランジスタ４との間に素子分離領域２５が設けられたことにより、互いに絶縁され分離されている。
【００２７】
次に、前記した強誘電体メモリ装置１の製造方法に基づき、本発明の強誘電体メモリ装置の製造方法の一実施形態について、図２、図３を参照して説明する。ここで、図２、図４は、強誘電体メモリ装置の製造工程を説明するための要部側断面図であり、図３は模式図である。なお、図２、図３においては、トランジスタ４等の下部構造を省略し、要部のみを示している。
【００２８】
まず、従来と同様にして、半導体基板２の表層に第１及び第２不純物領域層２３、２４を形成するとともに半導体基板２上にトランジスタ４や層間絶縁膜５を形成する（図１参照）。そして、図２（ａ）に示すように層間絶縁膜５にコンタクトホール５Ａを形成し、このコンタクトホール５Ａ内に導電材料として例えばＷを充填することにより、プラグ６を形成する。
次に、層間絶縁膜５及びプラグ６上に、スパッタ法等によってＴｉＡｌＮを成膜し、バリア層１１ａを形成する。その際、結晶質を有するＴｉＡｌＮによってバリア層１１ａを形成することで、このバリア層１１ａを（１１１）配向させる。
【００２９】
次に、図２（ｂ）に示すようにバリア層１１ａ上に下部電極層１２ａを形成する。本実施形態では、この下部電極１２をＰｔからなる単層膜とし、したがってスパッタ法等でＰｔを成膜し、下部電極１２を形成する。このようにＰｔによって下部電極層１２ａを形成すると、Ｐｔ（白金）は優れた自己配向性を有するので、前記バリア層１１ａ上でより良好に自己配向し、（１１１）配向の結晶構造となる。なお、下部電極１２を多層膜で形成した場合にも、例えばＩｒ、ＩｒＯｘ、Ｐｔの順に積層することで、最表層のＰｔをその自己配向性によって（１１１）配向の結晶構造にすることができる。
【００３０】
次いで、図２（ｃ）に示すように下部電極層１２ａ上に強誘電体層１３ａを形成する。具体的には、スパッタ法やＭＯＣＶＤ法（有機金属化学気相堆積法）、ゾルゲル法等の化学溶液堆積法（ＣＳＤ法）などによって強誘電体材料を成膜し、その後、ランプ照射加熱などによって結晶化アニール（加熱処理）を行うことにより、所定配向、すなわち（１１１）配向の結晶構造を有するＰＺＴからなる強誘電体層１３ａを形成する。
なお、この強誘電体層１３ａの厚さについては、本発明では低電圧駆動を可能にするべく強誘電体膜１３を薄膜化するため、この強誘電体層１３ａについても、厚さを５０ｎｍ〜１００ｎｍ程度に形成する。
【００３１】
ここで、強誘電体層１３ａを形成するための強誘電体材料については、良好なペロブスカイト型結晶構造のＰＺＴを形成するべく、前述したようにＺｒやＴｉに対してＰｂを化学量論比より多く配合している。したがって、特に結晶化アニール（加熱処理）を行うことにより、この化学量論比より多い分のＰｂが昇華して強誘電体膜１３ａの表層部に拡散する。その結果、強誘電体膜１３ａの表層部には、金属鉛（Ｐｂ）、鉛酸化物（ＰｂＯｘ層）、鉛・チタン酸化物（ＰｂＴｉＯｘ層）等からなるＰｂ層が形成され、これが不要界面層１５となる。なお、このような不要界面層１５は、前記したように強誘電体層１３ａの厚さを５０ｎｍ〜１００ｎｍ程度に形成した場合、２ｎｍ〜５ｎｍ程度となる。
【００３２】
次に、前記強誘電体層１３ａ上、すなわち前記不要界面層１５上に、該不要界面層１５中、つまり強誘電体層１３ａ中の鉛（Ｐｂ）と合金を形成する金属を配して、図３（ａ）に示すように金属層１６を形成する。金属としては、スズ（Ｓｎ）や白金（Ｐｔ）が好適に用いられ、さらにパラジウム（Ｐｄ）やアンチモン（Ｓｂ）も使用可能である。中でも、スズが特に好ましく、したがって本実施形態ではスズを用いる。スズの成膜法については、スパッタ法や蒸着法等が採用される。
【００３３】
また、このようにして形成する金属層１６については、前記したように不要界面層１５の厚さが２ｎｍ〜５ｎｍ程度となっていることから、この金属層１６の厚さを２ｎｍ以上１０ｎｍ未満にする。これは、不要界面層１５を全て合金化し、除去するためには、金属層１６の厚さを２ｎｍ以上にする必要があるからである。また、金属層１６の厚さが１０ｎｍ以上になると、不要界面層１５に対する金属層１６の厚さが過剰になり、後述する除去工程での負担が多くなってしまうからである。
【００３４】
次いで、前記強誘電体層１３ａの少なくとも表層部、すなわち不要界面層１５と前記金属層１６とを加熱する。これにより、前記不要界面層１５中の鉛と前記金属層１６のスズ（金属）とを合金化し、図３（ｂ）に示すように合金層１７を形成する。合金化のための加熱については、例えばエキシマレーザによる加熱やランプ照射加熱などの光照射加熱や、加熱炉による加熱などが採用可能である。なお、半導体基板２上に形成したトランジスタ４に熱ダメージが与えられるのを避けるため、不要界面層１５及び金属層１６を選択的に加熱するのが好ましく、その場合には、エキシマレーザ等のレーザ加熱が好適とされる。ただし、５００℃程度までであれば、トランジスタ４への悪影響はほとんどなく、したがって５００程度までの加熱であれば、加熱炉による加熱を採用することができる。本実施形態では、特に金属としてスズを用いていることから、５００℃以下、例えば４００℃以下でも容易に合金化できるため、加熱炉を用いて大気雰囲気又は窒素雰囲気（不活性雰囲気）で加熱し合金化する。
【００３５】
このようにして加熱し、不要界面層１５の全量を合金化したら、この合金層１７を再度加熱し、あるいは合金化のための加熱を引き続き行い、該合金層１７を溶融させる（溶融させた状態を維持する）。そして、その状態で、この溶融状態の合金を強誘電体層１３ａ上から除去する。具体的には、加熱ガスを溶融状態の合金（合金層１７）に吹き付ける。すると、合金層１７は溶融し液状化しているので、流動し易くなっており、したがって、単に加熱ガスが吹き付けられただけで、容易に流動し加熱ガスに伴われて吹き飛ばされる。これにより、図３（ｃ）に示すように強誘電体層１３ａ上から合金層１７が除去される。したがって、強誘電体層１３ａは、その表層部に不要界面層１５が無く、また金属層１６も除去されたことにより、その結晶面、すなわち（１１１）配向した良好な結晶面が露出するようになる。
【００３６】
ここで、前記の加熱ガスとしては、予め前記合金の融点より高い温度、本実施形態では前記合金が鉛スズ合金となることから、２００℃程度以上に加熱したガスが用いられる。また、この加熱ガスとしては、加熱空気や加熱窒素が用いられる。加熱ガスの吹付方法としては、例えば加熱炉内にファンなどを設けておき、これを動作させることで、加熱炉内の加熱ガスをそのまま溶融状態の合金（合金層１７）に吹き付けることができる。もちろん、加熱炉とは別に用意したガス噴射器を用い、加熱炉内、あるいは加熱炉外の加熱ガスを吹き付けるようにしてもよい。
【００３７】
なお、溶融状態の合金を強誘電体層１３ａ上から除去する方法としては、前記のガス吹付法に限定されることなく、これ以外の方法を用いることもできる。例えば、半導体基板２を斜めに傾け、あるいは、半導体基板２の底面を上に向けるとともに強誘電体１３ａ側を下方に向け、このような状態で、超音波振動などの振動を半導体基板２に加えることにより、液状化している合金を強誘電体層１３ａ上から流れ落とすようにしてもよい。
【００３８】
次いで、図３（ｄ）に示すように、強誘電体層１３ａ上に上部電極層１４ａを形成する。本実施形態では、スパッタ法により、自己配向性に優れたＰｔ（白金）を成膜する。このようにして上部電極層１４ａを形成すると、強誘電体層１３ａの（１１１）配向した良好な結晶面上に、その自己配向性によって（１１１）配向したＰｔからなる上部電極層１４ａが形成される。したがって、これら強誘電体層１３ａと上部電極層１４ａとの間には不要界面層が無く、しかもこれらは共に（１１１）配向していることにより、強誘電体層１３ａはより良好な強誘電体特性を発揮するようになる。
【００３９】
その後、上部電極層１４ａ上にレジスト層（図示せず）を形成し、さらにこれを露光・現像して所定形状にパターニングし、得られたレジストパターンをマスクにして前記上部電極層１４ａ、強誘電体層１３ａ、下部電極層１２ａ、バリア層１１ａをエッチングすることにより、図１に示したようにバリア膜１１、下部電極１２、強誘電体膜１３、上部電極１４をこの順に積層してなる強誘電体キャパシタ３を得る。そして、この強誘電体キャパシタ３を覆って層間絶縁膜（図示せず）を形成し、さらにコンタクトや配線等（図示せず）を形成することにより、強誘電体メモリ装置１を得る。
【００４０】
このような強誘電体メモリ装置１の製造方法にあっては、強誘電体層１３ａ上にスズ（金属）を配し、続いて強誘電体層１３ａと金属層１６とを加熱して合金層１７を形成するので、得られた鉛スズ合金はその融点が鉛の融点より低くなる。したがって、この合金層１７を溶融し液状化することで、Ｐｂ層からなる不要界面層１５を強誘電体層１３ａ上から容易に除去することができる。
よって、従来のようにウエットエッチング等を用いることなく、Ｐｂ層からなる不要界面層１５を除去することで、不要界面層１５の無い良好な強誘電体層１３ａを形成することができる。したがって、その分、強誘電体膜１３を薄膜化することができ、これによって強誘電体キャパシ３の低電圧動作を可能にすることができる。
【００４１】
なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない範囲において種々の変更を加えることができる。
例えば、前記実施形態では、強誘電体材料の成膜と、その結晶化アニールとを連続して行うことで、強誘電体層１３ａを形成するようにし、その後、金属を用いて不要界面層１５を除去するようにしたが、強誘電体材料の成膜後に不要界面層を除去し、その後、結晶化アニールを行って（１１１）配向した結晶構造の強誘電体層１３ａを形成するようにしてもよい。
【００４２】
また、前記の強誘電体キャパシタ３については、その側面や上面を覆ってアルミナ（Ａｌ２Ｏ３）等の絶縁性水素バリアを設けるのが好ましい。
【図面の簡単な説明】
【００４３】
【図１】本発明に係る強誘電体メモリ装置の概略構成図である。
【図２】（ａ）〜（ｃ）は図１の強誘電体メモリ装置の製造工程説明図である。
【図３】（ａ）〜（ｄ）は図１の強誘電体メモリ装置の製造工程説明図である。
【符号の説明】
【００４４】
１…強誘電体メモリ装置、２…半導体基板（基板）、３…強誘電体キャパシタ、４…スイッチングトランジスタ（駆動素子）、１２…下部電極（第１電極）、１２ａ…下部電極層（第１電極層）、１３…強誘電体膜、１３ａ…強誘電体層、１４…上部電極（第２電極）、１４ａ…上部電極層（第２電極層）、１５…不要界面層、１６…金属層、１７…合金層
【図１】
2009188242.tif 000003
【図２】
2009188242.tif 000004
【図３】
2009188242.tif 000005