(57)【要約】【課題】画面をブロック分割された並列高解像度ビデオ信号に対して最小のハードウェア構成で高速処理を実現すること。【解決手段】本発明は、垂直方向および水平方向に各々複数の領域から成る各ブロックの信号を入力し、所定の信号処理を行う画像処理装置において、各ブロックのうち、水平方向に隣接する複数のブロックで構成されるブロック群について、このブロック群の各ブロックの水平方向スキャン信号を水平方向に連続させた水平連続信号列として、垂直方向の複数のブロック群ごと並列に出力する変換を行う入力スキャンコンバート回路（第１のスキャンコンバータ）１１を備えるものである。【選択図】図４
2009229480.tif 000002
【特許請求の範囲】
【請求項１】
垂直方向および水平方向に各々複数の領域から成る各ブロックの信号を入力し、所定の信号処理を行う画像処理装置において、
前記各ブロックのうち、水平方向に隣接する複数のブロックで構成されるブロック群について、当該ブロック群の各ブロックの水平方向スキャン信号を水平方向に連続させた水平連続信号列として、複数列並列に出力する変換を行う第１のスキャンコンバータを備える
ことを特徴とする画像処理装置。
【請求項２】
前記第１のスキャンコンバータから出力され所定の信号処理が施された並列の前記水平連続信号列の信号を入力し、垂直方向に連続する垂直連続信号列として、水平方向に前記水平連続信号列の並列数と同じ並列数で出力する変換を行う第２のスキャンコンバータを備える
ことを特徴とする請求項１記載の画像処理装置。
【請求項３】
前記第２のスキャンコンバータから出力され所定の信号処理が施された並列の前記垂直連続信号列の信号を入力し、水平方向に連続する水平連続信号列として、垂直方向に前記垂直連続信号列の並列数と同じ並列数の出力する変換を行う第３のスキャンコンバータを備える
ことを特徴とする請求項２記載の画像処理装置。
【請求項４】
前記第３のスキャンコンバータから出力され所定の信号処理が施された並列の前記水平連続信号列の信号について、当該水平連続信号列と対応する前記ブロックごとの水平方向スキャン信号に変換する第４のスキャンコンバータを備える
ことを特徴とする請求項３記載の画像処理装置。
【請求項５】
前記第１のスキャンコンバータは、
前記複数のブロックの個数に対応したメモリ領域を備えており、各メモリ領域について前記水平方向スキャン信号を順次格納できる領域を構成し、同一のブロックでの複数の前記水平方向スキャン信号を異なるメモリ領域に格納する機能を備える
ことを特徴とする請求項１記載の画像処理装置。
【請求項６】
前記第２のスキャンコンバータは、
前記水平連続信号列の並列数に対応したメモリ領域を備えており、各メモリ領域について前記水平連続信号列を構成する水平方向スキャン信号を順次格納できる領域を構成し、同一のブロックでの複数の前記水平方向スキャン信号を異なるメモリ領域に格納する機能を備える
ことを特徴とする請求項２記載の画像処理装置。
【請求項７】
前記第３のスキャンコンバータは、
前記垂直連続信号列の並列数に対応したメモリ領域を備えており、各メモリ領域について前記垂直連続信号列を構成する水平方向スキャン信号を順次格納できる領域を構成し、同一のブロックでの複数の前記水平方向スキャン信号を異なるメモリ領域に格納する機能を備える
ことを特徴とする請求項３記載の画像処理装置。
【請求項８】
前記第４のスキャンコンバータは、
前記水平連続信号列の並列数に対応したメモリ領域を備えており、各メモリ領域について前記水平連続信号列を構成する水平方向スキャン信号を順次格納できる領域を構成し、同一のブロックでの複数の前記水平方向スキャン信号を異なるメモリ領域に格納する機能を備える
ことを特徴とする請求項４記載の画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、垂直方向および水平方向に各々複数の領域から成る各ブロックの信号を入力し、所定の信号処理を行う画像処理装置に関する。
【背景技術】
【０００２】
近年、４ｋや８ｋといったスーパーハイビジョン方式による高解像度信号を用いた映像技術が開発されている。スーパーハイビジョン方式では、走査線が４０００本クラスの映像システムとなることから、画像信号を垂直方向および水平方向に各々複数分割したブロック毎に並列で信号を取り扱うようにしている（非特許文献１）。
【０００３】
【非特許文献１】Ｒｅｃｏｍｍｅｎｄａｔｉｏｎ  ＩＴＵ−Ｒ  ＢＴ．１７６９、"Parameter values for an expanded hierarchy of LSDI image formats for production and international programme exchange"
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、このようなブロック毎に並列で信号が送られてくる高解像度信号について画像のリサイズやデフォーカス等の信号処理をリアルタイムで行おうとした場合、不連続のまま先ず大きなメモリにそのまま信号を書き込み、その後、主にソフトウェア処理で、直接必要なデータを読み込み、画像処理を行ったり、再度別のアドレスに連続な画像になるように並べ替えて処理を行う必要があり、ハードウェア構成が複雑となるとともに十分なリアルタイム性を確保できないという問題が生じている。
【課題を解決するための手段】
【０００５】
本発明はこのような課題を解決するために成されたものである。すなわち、本発明は、垂直方向および水平方向に各々複数の領域から成る各ブロックの信号を入力し、所定の信号処理を行う画像処理装置において、各ブロックのうち、水平方向に隣接する複数のブロックで構成されるブロック群について、このブロック群の各ブロックの水平方向スキャン信号を水平方向に連続させた水平連続信号列として、垂直方向の複数のブロック群ごと並列に出力する変換を行う第１のスキャンコンバータを備えるものである。
【０００６】
また、本発明は、上記構成に加え、第１のスキャンコンバータから出力され所定の信号処理が施された並列の水平連続信号列の信号を入力し、垂直方向に連続する垂直連続信号列として、水平方向に水平連続信号列の並列数と同じ並列数で出力する変換を行う第２のスキャンコンバータを備える画像処理装置でもある。
【０００７】
また、本発明は、上記構成に加え、第２のスキャンコンバータから出力され所定の信号処理が施された並列の垂直連続信号列の信号を入力し、水平方向に連続する水平連続信号列として、垂直方向に垂直連続信号列の並列数と同じ並列数の出力する変換を行う第３のスキャンコンバータを備える画像処理装置でもある。
【０００８】
また、本発明は、上記構成に加え、第３のスキャンコンバータから出力され所定の信号処理が施された並列の水平連続信号列の信号について、水平連続信号列と対応するブロックごとの水平方向スキャン信号に変換する第４のスキャンコンバータを備える画像処理装置でもある。
【０００９】
このような本発明では、垂直方向および水平方向に各々複数の領域から成る各ブロックの信号について、水平方向に隣接する複数のブロックごと水平方向に連続する水平連続信号列を生成することから、複数のブロックの信号であっても水平方向に連続する信号列として取り扱うことができるようになる。
【００１０】
また、第２のスキャンコンバータでは、水平連続信号列の信号を垂直連続信号列の信号に変換するため、複数のブロックの信号であっても垂直方向に連続する信号列として取り扱うことができるようになる。
【００１１】
また、第３のスキャンコンバータでは、垂直連続信号列の信号を水平連続信号列の信号に変換するため、複数のブロックの信号であっても水平方向に連続する信号列として取り扱うことができるようになる。
【００１２】
また、第４のスキャンコンバータでは、水平連続信号列の信号を各ブロックごとの水平方向スキャン信号に変換するため、処理後の画像について各ブロックごとに入力時と同じ形式の水平方向スキャン信号を出力できるようになる。
【発明の効果】
【００１３】
本発明によれば、画面をブロック分割された並列高解像度ビデオ信号をスキャンコンバータにより、スキャン方向に連続な並列信号に変換し、画像処理を行うことから、任意の分割数の入力信号に対応でき、またハードウェアのスピードに応じて最適な並列化ができる画像処理装置を最小のハードウェア構成で実現することが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を図に基づき説明する。
【００１５】
＜画像処理装置の概要＞
図１は、本実施形態に係る画像処理装置の概要を説明するブロック図である。すなわち、本実施形態の画像処理装置は、例えば４ｋや８ｋといったスーパーハイビジョン等の高解像度画像信号に対する所定の信号処理を行うもので、コントロールパネル１、システムＣＰＵ２、アドレス発生器３、プリビデオモディファイ４、トランスフォーメーション５、ポストビデオモディファイ６を備えている。
【００１６】
コントロールパネル１は、画像信号に対して行う処理の設定を受け付ける部分であり、図示しない出力手段（モニタ等）によって画像処理の設定内容を表示し、入力手段によってユーザからの指示を受け付ける処理を行う。画像処理としては、例えば、画像の拡大／縮小処理、移動処理、モザイク処理、デフォーカス処理、その他の特殊効果処理が挙げられる。コントロールパネルでは、このような画像処理の種類のほか、画像処理に関わる各種条件の設定を受け付ける。
【００１７】
システムＣＰＵ２は、コントロールパネル１で受け付けた情報に基づき、各画像処理機能ブロックに対する制御を司る部分である。システムＣＰＵ２はコントローラやキーフレーム作成等を行うプログラムの実行によって制御を実現している。
【００１８】
アドレス発生器３は、処理を行う画像信号について所定の座標を適用したアドレスによる取り扱いを行う部分である。例えば、拡大／縮小処理や画像の移動、ページターン等を行う際、処理前の座標と処理後の座標とを演算して出力する処理を行う。
【００１９】
プリビデオモディファイ４は、入力された画像信号についてポスタリゼーション、ソラリゼーション、モザイク、デフォーカス等の前処理を施す部分である。
【００２０】
トランスフォーメーション５は、前処理が施された画像信号についてアンチエイリアスフィルタ、スキャンコンバート、マッピングを施す部分である。
【００２１】
ポストビデオモディファイ６は、トランスフォーメーション５によって処理された画像信号についてトレール、ダスト、バックグランド付加等の処理を施し、画像出力する部分である。
【００２２】
本実施形態の画像処理装置では、主としてトランスフォーメーションにおけるスキャンコンバートに特徴があり、複数のブロックの信号が並列で送られる場合のメモリ割当によって最小限のハードウェア構成による高速処理を実現している。
【００２３】
＜ブロック分割の定義＞
図２は、本実施形態の画像処理装置が取り扱う画像信号のフォーマットについて説明する図で、複数ブロックの分割の定義について示すものである。本実施形態の画像処理装置では、高解像度の画像信号に対する処理を施す観点から、一つの画像が垂直方向および水平方向に各々複数の領域（ブロック）に分割されたものを取り扱う。本実施形態では、説明の便宜上、垂直方向にＭ個（Ｍは１以上の整数）、水平方向にＮ個（Ｎは１以上の整数）のブロックによって構成されている画像信号を取り扱うものとする。
【００２４】
また、各ブロックの呼び名を「Ｂｍｎ」とし、このｍが垂直方向の番号、ｎが水平方向の番号を示すものとする。例えば、図中左上のブロックは、垂直方向１番目、水平方向１番目であることから、呼び名をＢ１１、このブロックＢ１１の水平方向右隣りのブロックをＢ１２、ブロックＢ１１の垂直方向下隣りのブロックをＢ２１というように呼ぶ。
【００２５】
ここで、４ｋのスーパーハイビジョン画像では、垂直方向２個、水平方向２個のブロックによって構成されるため、４つのブロックＢ１１、Ｂ１２、Ｂ２１、Ｂ２２が適用される。なお、本実施形態では汎用性を持たせるため、Ｍ×Ｎのブロックとして説明する。
【００２６】
このような複数のブロックによって構成される画像信号は、本実施形態の画像処理装置に各ブロックごと水平方向に沿った信号の列（水平方向スキャン信号）によって並列に伝送される。図３は、伝送される信号の状態を説明する模式図である。
【００２７】
すなわち、Ｍ×Ｎ個のブロックがある場合、各ブロックごとに左から右、すなわち水平方向の１列ごと、水平方向スキャン信号が並列に伝送されるため、ブロックＢ１１…Ｂ１ｎ…Ｂｍｎの合計Ｍ×Ｎ個の水平方向スキャン信号が並列に伝送される。４ｋのスーパーハイビジョン画像では、４個のブロックがあることから、ブロックＢ１１、Ｂ１２、Ｂ２１、Ｂ２２の各々の水平方向スキャン信号４本が並列に伝送されることになる。
【００２８】
＜画像処理装置の構成例＞
図４は、本実施形態に係る画像処理装置の構成例を説明するブロック図である。本実施形態に係る画像処理装置は、入力スキャンコンバート回路（第１のスキャンコンバータ）１１、第１の水平方向画像処理回路２１、水平垂直スキャンコンバート回路（第２のスキャンコンバータ）１２、垂直方向画像処理回路２２、垂直水平スキャンコンバート回路（第３のスキャンコンバータ１３）、第２の水平方向画像処理回路２３、出力スキャンコンバート回路（第４のスキャンコンバータ）１４を備えている。
【００２９】
入力スキャンコンバート回路１１は、Ｍ×Ｎの各ブロックから水平方向スキャン信号を並列で入力し、このＭ×Ｎの各ブロックのうち、水平方向に隣接する複数のブロックで構成されるブロック群（Ｍが同じものの群）について、このブロック群の各ブロックの水平方向スキャン信号を水平方向に連続させた水平連続信号列として、複数列並列に出力する変換を行う。入力スキャンコンバート回路で変換された信号は、Ｍ×Ｐ個（Ｐは２以上の整数）の並列信号となる。
【００３０】
第１の水平方向画像処理回路２１は、入力スキャンコンバート回路１１から出力されるＭ×Ｐ個の水平連続信号列から成る並列信号を入力し、水平方向に沿った信号処理を施す。例えば、ローパスフィルタによってアンチエイリアス処理、デフォーカス処理、モザイク処理である。
【００３１】
水平垂直スキャンコンバート回路１２は、第１の水平方向画像処理回路２１で処理されたＭ×Ｐ個の水平連続信号列の信号を入力し、垂直方向に連続する垂直連続信号列として、水平方向に水平連続信号列の並列数と同じ並列数（Ｍ×Ｐ個）で出力する変換を行う。
【００３２】
垂直方向画像処理回路２２は、水平垂直スキャンコンバート回路１２から出力されるＭ×Ｐ個の垂直連続信号列から成る並列信号を入力し、垂直方向に沿った信号処理を施す。例えば、ローパスフィルタによってアンチエイリアス処理、デフォーカス処理、モザイク処理である。また、垂直方向画像処理回路２２は、垂直方向に沿った移動、拡大、縮小処理も行う。
【００３３】
垂直水平スキャンコンバート回路１３は、垂直方向画像処理回路２２によって信号処理が施された並列の垂直連続信号列の信号を入力し、水平方向に連続する水平連続信号列として、垂直方向に垂直連続信号列の並列数と同じ並列数（Ｍ×Ｐ個）で出力する変換を行う。
【００３４】
第２の水平方向画像処理回路２３は、垂直水平スキャンコンバート回路１３によって変換されたＭ×１個の水平連続信号列から成る並列信号を入力し、水平方向に沿った信号処理を施す。例えば、水平方向に沿った移動、拡大、縮小処理である。
【００３５】
出力スキャンコンバート回路１４は、第２の水平方向画像処理回路２３によって信号処理が施された並列の水平連続信号列の信号について、水平連続信号列と対応するブロックごとの水平方向スキャン信号に変換する。出力スキャンコンバート回路で変換された信号は、Ｍ×Ｎ個のブロック毎の水平方向スキャン信号による並列信号となる。
【００３６】
＜入力スキャンコンバート回路＞
図５は、入力スキャンコンバート回路の信号変換の概念を説明する模式図である。入力スキャンコンバート回路は、先ず、Ｍ×Ｎの各ブロックから水平方向スキャン信号を並列で入力する。図５（ａ）に示す例では、Ｂ１１、Ｂ１２…、Ｂ２１、Ｂ２２…の各ブロックにおける１列分の水平方向スキャン信号を並列に入力する。
【００３７】
その後、このＭ×Ｎの各ブロックのうち、水平方向に隣接する複数のブロックで構成されるブロック群について、このブロック群の各ブロックの水平方向スキャン信号を水平方向に連続させた水平連続信号列に変換する。
【００３８】
図５（ｂ）に示す例では、水平方向に隣接する複数のブロック（Ｂ１１〜Ｂ１ｎ、Ｂ２１からＢ２ｎ、…）でブロック群を構成し、各ブロック群のブロックについて入力した水平方向スキャン信号を水平方向に連続させ、水平連続信号列として出力する。
【００３９】
これにより、変換前後の周波数が同一のときはＭ×Ｎ個分の水平連続信号列が並列に出力されることになる。なお、変換後のスピードが２倍であればＭ×（Ｎ／２）個分の水平連続信号列が並列に出力されることになる。これを図５（ｃ）で示す。
【００４０】
図６は、入力スキャンコンバート回路の構成例を説明するブロック図である。入力スキャンコンバート回路は、Ｍ×Ｎ個のメモリを備えており、各メモリに水平方向スキャン信号を順次格納できる領域を有している。なお、Ｐは水平方向に隣接するブロック群の水平連続信号変換後のブロック（Ｈ連続信号ブロック）数を示し、変換前後の周波数が同一のときはＮである。
【００４１】
各ブロックから送られる水平方向スキャン信号は、切り替え回路ＸＰＴ１を介して所定のメモリ領域に格納される。なお、メモリは複数個（例えば、２個）を並列に配置して、スイッチにより切り替えて使用してもよい。
【００４２】
具体的には、同一のブロックにおける水平方向スキャン信号は、Ｈ連続信号ブロックのライン数ごと異なるメモリに格納される。これにより、メモリから各ブロックの水平方向スキャン信号を読み出す際、同じブロックに属していた水平方向スキャン信号について異なるメモリにアクセスでき、同時にＰ個出力できるようになる。
【００４３】
本実施形態の入力スキャンコンバート回路では、各メモリに格納された水平方向スキャン信号について、切り替え回路ＸＰＴ２の切り替えおよび各メモリのアドレス指定により、Ｍ×Ｐ本分の水平連続信号列（Ｈ連続信号ブロック）を出力する。
【００４４】
図７は、入力スキャンコンバート回路におけるメモリの使用方法を説明する模式図である。ここでは、Ｍ×Ｎ個のメモリのうちＭ＝１のＮ個分のメモリについて示している。各ブロックの水平方向スキャン信号を順次格納するにあたり、Ｈ連続信号ブロックのライン数分書き込むごとに図示する右側のメモリのライン数分下のアドレスへシフトさせて書き込んでいく。これにより、各Ｈ連続信号ブロックの水平方向の同一距離（例えば左端）の画像は異なるメモリに格納される。
【００４５】
したがって、メモリからＨ連続信号ブロックを読み出す際、第１のＨ連続信号ブロックではメモリ１１からメモリ１２…の順に読み出し、第２のＨ連続信号ブロックではメモリ１２からメモリ１３…の順に読み出すというように、各Ｐ個のＨ連続信号ブロックについて異なるメモリから同時に読み出していくことができる。
【００４６】
図８は、入力スキャンコンバート回路によるメモリ使用の具体例（その１）を説明する模式図である。この具体例は、Ｍ×Ｎ＝４×４で、水平連続信号列の並列本数Ｐ＝４の場合を示している。メモリは、メモリ１１〜メモリ１４、メモリ２１〜メモリ２４（図示せず）、メモリ３１〜メモリ３４（図示せず）、メモリ４１〜メモリ４４の合計１６個用意されている。
【００４７】
入力スキャンコンバート回路では、各ブロックから入力される水平方向スキャン信号をＨ連続信号ブロックのライン数分書き込むごとに順次右側のメモリの１ブロック下の領域へ格納していく。
【００４８】
例えば、ブロックＢ１１については、Ｈ連続信号ブロック１に相当する部分の水平方向スキャン信号をメモリ１１のＢ１１＿１領域に、Ｈ連続信号ブロック２に相当する部分の水平方向スキャン信号をメモリ１２のＢ１１＿２領域に、Ｈ連続信号ブロック３に相当する部分の水平方向スキャン信号をメモリ１３のＢ１１＿３領域に、Ｈ連続信号ブロック４に相当する部分の水平方向スキャン信号をメモリ１４のＢ１１＿４領域に、格納する。
【００４９】
また、ブロック１２については、Ｈ連続信号ブロック１に相当する部分の水平方向スキャン信号をメモリ１２のＢ１２＿１領域に、Ｈ連続信号ブロック２に相当する部分の水平方向スキャン信号をメモリ１３のＢ１２＿２領域に、Ｈ連続信号ブロック３に相当する部分の水平方向スキャン信号をメモリ１４のＢ１２＿３領域に、Ｈ連続信号ブロック４に相当する部分の水平方向スキャン信号をメモリ１１のＢ１２＿４領域に、格納する。他のブロックについても同様である。
【００５０】
格納されたメモリから信号を読み出す場合には、各メモリについて各々異なる行から読み出しを開始し、１つのメモリの１行分の読み出しが完了した後、続けて隣りのメモリの同じ行の１行分の読み出しを行う。これを順次繰り返していく。この時同一Ｈ連続信号ブロックの画素は異なるメモリから読みだされていることになる。このため図６のＸＰＴ２を切り替え同一Ｈ連続信号ブロック内に出力されるようにする。
【００５１】
例えば、ｍ＝１のＨ連続信号ブロック１の１行目については、メモリ１１のＢ１１＿１領域の１行目を読み出した後、メモリ１２のＢ１２＿１領域の１行目の読み出し、次にメモリ１３のＢ１３＿１領域の１行目の読み出し、次にメモリ１４のＢ１４＿１領域の１行目の読み出しを行う。
【００５２】
また、ｍ＝１のＨ連続信号ブロック２の１行目については、メモリ１２のＢ１１＿２領域の１行目を読み出した後、メモリ１３のＢ１２＿２領域の１行目の読み出し、次にメモリ１４のＢ１３＿２領域の１行目の読み出し、次にメモリ１１のＢ１４＿２領域の１行目の読み出しを行う。
【００５３】
また、ｍ＝１のＨ連続信号ブロック３の１行目については、メモリ１３のＢ１１＿３領域の１行目を読み出した後、メモリ１４のＢ１２＿３領域の１行目の読み出し、次にメモリ１１のＢ１３＿３領域の１行目の読み出し、次にメモリ１２のＢ１４＿３領域の１行目の読み出しを行う。
【００５４】
また、ｍ＝１のＨ連続信号ブロック４の１行目については、メモリ１４のＢ１１＿４領域の１行目を読み出した後、メモリ１１のＢ１２＿４領域の１行目の読み出し、次にメモリ１２のＢ１３＿４領域の１行目の読み出し、次にメモリ１３のＢ１４＿４領域の１行目の読み出しを行う。ｍ＝２〜４のブロックについても同様である。
【００５５】
このように、異なるＨ連続信号ブロックで異なるメモリから読み出しを介して、順次隣りのメモリの読み出しを行うようにすれば、Ｐ個（ここでは４個）分のＨ連続信号ブロックを同時に出力できるようになる。
【００５６】
ここで、比較のため、ブロックの水平方向スキャン信号の位置と対応するメモリの領域にその位置のまま水平方向スキャン信号を格納した場合を図８（ｂ）に示す。この場合、メモリ１１にはブロックＢ１１のＨ連続信号ブロック４個分の水平方向スキャン信号（Ｂ１１＿１からＢ１１＿４）が格納され、メモリ１２にはブロックＢ１２のＨ連続信号ブロック４個分の水平方向スキャン信号（Ｂ１２＿１からＢ１２＿４）が格納され、メモリ１３にはブロックＢ１３のＨ連続信号ブロック４個分の水平方向スキャン信号（Ｂ１３＿１からＢ１３＿４）が格納され、メモリ１４にはブロックＢ１４のＨ連続信号ブロック４個分の水平方向スキャン信号（Ｂ１４＿１からＢ１４＿４）が格納されることになる。
【００５７】
このように水平方向スキャン信号を格納すると、同時に必要なＨ連続信号ブロック１〜４の信号が同じメモリにあることから、４個分を同時に読み出すことができない。したがって、上記説明した本実施形態のようなメモリの使用方法を行えば、４個分同時に読み出すことが可能となる。
【００５８】
図９は、入力スキャンコンバート回路によるメモリ使用の具体例（その２）を説明する模式図である。この具体例は、Ｍ×Ｎ＝４×４で、水平連続信号列の並列本数Ｐ＝３の場合を示している。メモリは、メモリ１１〜メモリ１４、メモリ２１〜メモリ２４（図示せず）、メモリ３１〜メモリ３４（図示せず）、メモリ４１〜メモリ４４の合計１６個用意されている。図８との違いは、１つのメモリについてＨ連続信号ブロック３個分を格納する点である。
【００５９】
各メモリへの水平方向スキャン信号の格納は、図８に示す例と同様に、各ブロックから入力される各行ごとの水平方向スキャン信号を順次Ｈ連続信号ブロックのライン数分書き込むごとに図示する右側のメモリのライン数分下のアドレスへシフトさせて書き込んでいく。
【００６０】
例えば、ブロックＢ１１については、Ｈ連続信号ブロック１に相当する部分の水平方向スキャン信号をメモリ１１のＢ１１＿１領域に、Ｈ連続信号ブロック２に相当する部分の水平方向スキャン信号をメモリ１２のＢ１１＿２領域に、Ｈ連続信号ブロック３に相当する部分の水平方向スキャン信号をメモリ１３のＢ１１＿３領域に、格納する。
【００６１】
また、ブロック１２については、Ｈ連続信号ブロック１に相当する部分の水平方向スキャン信号をメモリ１２のＢ１２＿１領域に、Ｈ連続信号ブロック２に相当する部分の水平方向スキャン信号をメモリ１３のＢ１２＿２領域に、Ｈ連続信号ブロック３に相当する部分の水平方向スキャン信号をメモリ１４のＢ１２＿３領域に、格納する。他のブロックについても同様である。
【００６２】
格納されたメモリから信号を読み出す場合には、各メモリについて各々異なる行から読み出しを開始し、１つのメモリの１行分の読み出しが完了した後、続けて隣りのメモリの同じ行の１行分の読み出しを行う。これを順次繰り返していく。
【００６３】
例えば、ｍ＝１のＨ連続信号ブロック１の１行目については、メモリ１１のＢ１１＿１領域の１行目を読み出した後、メモリ１２のＢ１２＿１領域の１行目の読み出し、次にメモリ１３のＢ１３＿１領域の１行目の読み出し、次にメモリ１４のＢ１４＿１領域の１行目の読み出しを行う。
【００６４】
また、ｍ＝１のＨ連続信号ブロック２の１行目については、メモリ１２のＢ１１＿２領域の１行目を読み出した後、メモリ１３のＢ１２＿２領域の１行目の読み出し、次にメモリ１４のＢ１３＿２領域の１行目の読み出し、次にメモリ１１のＢ１４＿２領域の１行目の読み出しを行う。
【００６５】
また、ｍ＝１のＨ連続信号ブロック３の１行目については、メモリ１３のＢ１１＿３領域の１行目を読み出した後、メモリ１４のＢ１２＿３領域の１行目の読み出し、次にメモリ１１のＢ１３＿３領域の１行目の読み出し、次にメモリ１２のＢ１４＿３領域の１行目の読み出しを行う。ｍ＝２〜４のブロックについても同様である。
【００６６】
このように、異なるＨ連続信号ブロックで異なるメモリから読み出しを介して、順次隣りのメモリの読み出しを行うようにすれば、Ｐ個（ここでは３個）分のＨ連続信号ブロックを同時に出力できるようになる。
【００６７】
ただし４×４の並列信号が３×４の並列信号になっており、入出力の１画面周期が同じためメモリ読み出し周波数は４／３倍になる。
【００６８】
図１０は、入力スキャンコンバート回路によるメモリ使用の具体例（その３）を説明する模式図である。この具体例は、Ｍ×Ｎ＝４×４で、水平連続信号列の並列本数Ｐ＝２の場合を示している。メモリは、メモリ１１〜メモリ１４、メモリ２１〜メモリ２４（図示せず）、メモリ３１〜メモリ３４（図示せず）、メモリ４１〜メモリ４４の合計１６個用意されている。図８、図９との違いは、１つのメモリについてＨ連続信号ブロック２個分を格納する点である。
【００６９】
各メモリへの水平方向スキャン信号の格納は、図８、図９に示す例と同様に、各ブロックから入力される各行ごとの水平方向スキャン信号を順次Ｈ連続信号ブロックのライン数分書き込むごとに図示する右側のメモリのライン数分下のアドレスへシフトさせて書き込んでいく。
【００７０】
例えば、ブロックＢ１１については、Ｈ連続信号ブロック１に相当する部分の水平方向スキャン信号をメモリ１１のＢ１１＿１領域に、Ｈ連続信号ブロック２に相当する部分の水平方向スキャン信号をメモリ１２のＢ１１＿２領域に、格納する。
【００７１】
また、ブロック１２については、Ｈ連続信号ブロック１に相当する部分の水平方向スキャン信号をメモリ１２のＢ１２＿１領域に、Ｈ連続信号ブロック２に相当する部分の水平方向スキャン信号をメモリ１３のＢ１２＿２領域に、格納する。他のブロックについても同様である。
【００７２】
格納されたメモリから信号を読み出す場合には、各メモリについて各々異なる行から読み出しを開始し、１つのメモリの１行分の読み出しが完了した後、続けて隣りのメモリの同じ行の１行分の読み出しを行う。これを順次繰り返していく。
【００７３】
例えば、ｍ＝１のＨ連続信号ブロック１の１行目については、メモリ１１のＢ１１＿１領域の１行目を読み出した後、メモリ１２のＢ１２＿１領域の１行目の読み出し、次にメモリ１３のＢ１３＿１領域の１行目の読み出し、次にメモリ１４のＢ１４＿１領域の１行目の読み出しを行う。
【００７４】
また、ｍ＝１のＨ連続信号ブロック２の１行目については、メモリ１２のＢ１１＿２領域の１行目を読み出した後、メモリ１３のＢ１２＿２領域の１行目の読み出し、次にメモリ１４のＢ１３＿２領域の１行目の読み出し、次にメモリ１１のＢ１４＿２領域の１行目の読み出しを行う。ｍ＝２〜４のブロックについても同様である。
【００７５】
このように、異なるＨ連続信号ブロックで異なるメモリから読み出しを介して、順次隣りのメモリの読み出しを行うようにすれば、Ｐ個（ここでは２個）分のＨ連続信号ブロックを同時に出力できるようになる。
【００７６】
ただし４×４の並列信号が２×４の並列信号になっており、入出力の１画面周期が同じためメモリ読み出し周波数は４／２倍になる。
【００７７】
＜水平／垂直スキャンコンバート回路＞
図１１は、水平／垂直スキャンコンバート回路の信号変換の概念を説明する模式図である。水平／垂直スキャンコンバート回路は、Ｍ×Ｐ本の水平連続信号列を入力し、これをメモリに蓄積した状態で、垂直方向の各列に沿って読み出し、垂直連続信号列として並列出力する。
【００７８】
図１２は、水平／垂直スキャンコンバート回路の構成例を説明するブロック図である。水平／垂直スキャンコンバート回路は、Ｍ×Ｐ個のメモリを備えており、各メモリに水平連続信号列の信号を順次格納できる領域を有している。各水平連続信号列の信号は、ブロックの水平方向スキャン信号毎に異なるメモリ領域に格納される。このため、水平連続信号列の信号は、切り替え回路ＸＰＴ１を介して所定のメモリ領域に振り分けられる。なお、メモリは、複数個（例えば、２個）を並列に配置してスイッチにより切り替えて使用してもよい。
【００７９】
具体的には、同一のブロックにおける水平方向スキャン信号は、１列分ごと異なるメモリに格納される。これにより、メモリから各ブロックの水平方向スキャン信号を垂直方向に読み出す際、同じブロックに属する水平方向スキャン信号について水平方向１ライン単位で異なるメモリにアクセスでき、同時に出力できるようになる。
【００８０】
本実施形態の水平／垂直スキャンコンバート回路では、各メモリに格納された水平方向スキャン信号について、切り替え回路ＸＰＴ２の切り替えによって各メモリおよび各メモリの異なるアドレスを指定して、Ｍ×Ｐ本分の水平連続信号列を出力する。
【００８１】
図１３は、水平／垂直スキャンコンバート回路におけるメモリの使用方法を説明する模式図である。ここでは、Ｍ×Ｐ個のメモリについて示しており、各メモリは全画素/(Ｍ×Ｐ)個の水平方向スキャン信号を格納できる容量をもっている。図１３上図は、各メモリについて横方向を時間軸として水平連続信号列の各水平方向スキャン信号が入力される状態を示している。
【００８２】
一方、図１３下図は、各メモリへの格納状態を示している。各水平連続信号列の各ブロックに対応した水平方向スキャン信号を順次格納するにあたり、ＨＳ１１＿１〜ＨＳ１１＿ｍｐの各ブロックを別メモリに格納する。水平方向のあるラインに着目すると、ＨＳ１１＿１内の画素をメモリＭ１１に格納し、次にＨＳ１１_２のブロックになるとメモリＭ１２に格納する。ＨＳ１２以下の各水平ブロックも同様に、ある画素数格納すると別のメモリにシフトして格納する。
【００８３】
これにより、各メモリには垂直方向に同時に読み出す必要のある画素が格納されている。すなわちＨＳ１１＿１の左端の列とＨＳ１１＿２の左端の列をメモリが別で有るため同時に読みだすことが可能となる。
【００８４】
メモリから水平方向スキャン信号を垂直方向に読み出す際は、メモリＭ１１〜Ｍｍｐにおいて同時に図１３下図のＨＳ１１＿１，ＨＳ１１＿２，…，ＨＳ１１＿ｍｐの左上端の画素から下に読み始める。下まで読むと次にＨＳ１２＿１，ＨＳ１２＿２，…，ＨＳ１２＿ｍｐを同様に左上端の画素から下に読み始める。この時ＶＳｃａｎ＿１１にはメモリＭ１２からの出力を通すことになる。これを図１２のＸＰＴ２（信号切り替えスイッチ）を使用し行う。他のＶＳｃａｎ出力信号も同様である。
【００８５】
その後ＶＳｃａｎ＿１１には順次メモリＭ１３，メモリＭ１４，…，最後にメモリＭｍｐの信号を通し垂直方向の１ライン分の信号が出力されることになる。ＶＳｃａｎ＿１２〜ＶＳｃａｎ＿ｍｐの他のＶＳｃａｎ出力信号も同様である。
【００８６】
その後、再びＶＳｃａｎ＿１１にはメモリＭ１１のＨＳ１１＿１内の画素の左端から２番目の画素を上から読み始め、これを出力する。その後は上記ＨＳ１１＿１の左端を読んだ動作と同じことを行う。
【００８７】
これを順次繰り返しＨＳ１１＿１の右端まで読むことにより水平方向の信号を垂直方向の信号に変換されたＶＳｃａｎ＿１１信号を得る。この動作はＶＳｃａｎ＿１１〜ＶＳｃａｎ＿ｍｐで同時にパラレルに行われ、これにより水平方向にスキャンされている画面全体が垂直方向にスキャンされるｍｐ個のブロックに変換される。
【００８８】
＜出力スキャンコンバート回路＞
図１４は、出力スキャンコンバート回路の信号変換の概念を説明する模式図である。出力スキャンコンバート回路は、Ｍ×Ｐ本のＨ連続信号ブロックを入力し、これをメモリに蓄積した状態で、各ブロック毎の水平方向スキャン信号に変換して出力する。
【００８９】
図１５は、出力スキャンコンバート回路の構成例を説明するブロック図である。出力スキャンコンバート回路は、Ｍ×Ｎ個のメモリを備えており、各メモリにＨ連続信号ブロックの信号を順次格納できる領域を有している。Ｈ連続信号ブロックの信号は、ブロックの水平方向スキャン信号毎に異なるメモリ領域に格納される。このため、Ｈ連続信号ブロックの信号は、切り替え回路ＸＰＴ１を介して所定のメモリ領域に振り分けられる。なお、メモリは、複数個（例えば、２個）を並列に配置してスイッチにより切り替えて使用してもよい。
【００９０】
具体的には、同一のブロックにおける水平方向スキャン信号は、１列分ごと異なるメモリに格納される。これにより、メモリから各ブロックの水平方向スキャン信号を読み出す際、各ブロックに属する水平方向スキャン信号について同時に出力できるようになる。
【００９１】
本実施形態の出力スキャンコンバート回路では、各メモリに格納された水平方向スキャン信号について、切り替え回路ＸＰＴ２の切り替えによって各メモリおよび各メモリの異なるアドレスを指定して、各ブロックに対応したＭ×Ｎ本分の水平方向スキャン信号を出力する。
【００９２】
図１６は、出力スキャンコンバート回路におけるメモリの使用方法を説明する模式図である。各メモリはＭ×Ｎ個の水平方向スキャン信号を格納できる容量をもっている。図１６上図は、各メモリについて横方向を時間軸としてＨ連続信号ブロックの各水平方向スキャン信号が入力される状態を示している。
【００９３】
一方、図１６下図は、各メモリへの格納状態を示している。各Ｈ連続信号ブロックは同じ並びとなるブロック群の同じ行ごと各ブロックに対応した水平方向スキャン信号が連続で送られることから、各ブロックの水平方向スキャン信号を異なるメモリに書き込んでいく。
【００９４】
ここで、各Ｈ連続信号ブロックは、水平方向スキャン信号１ライン分書き込むごとに１つ下のメモリに書き込むようにする。
【００９５】
したがって、メモリから各ブロックの水平方向スキャン信号を読み出す際、ブロックごとの水平方向スキャン信号をＭ×Ｎ個を同時に並列で読み出すことができるようになる。
【００９６】
図１７は、出力スキャンコンバート回路によるメモリ使用の具体例を説明する模式図である。この具体例は、Ｍ×Ｎ＝４×４で、（ａ）が入力スキャンコンバータでＰ＝４の例を示す。この時Ｈ連続信号ブロックはＭ×Ｐ＝１６個ある。（ｂ）が入力スキャンコンバータでＰ＝３の例を示す。この時Ｈ連続信号ブロックはＭ×Ｐ＝１２個ある。（ｃ）が入力スキャンコンバータでＰ＝２の例を示す。この時Ｈ連続信号ブロックはＭ×Ｐ＝８個ある。
【００９７】
すなわち、図１７（ａ）に示すＰ＝４の場合には、ｍ＝１の行に対しＨ連続信号ブロックが４本同時に入力されることから、メモリには４本のＨ連続信号ブロック単位の水平方向スキャン信号を順次書き込んでいく。
【００９８】
この際、１個のＨ連続信号ブロック（ＨＳ１１）において、１ライン目については一番上のメモリＭ１から順にメモリＭ４までブロック毎の水平方向スキャン信号を格納していく。また、２行目以降についても同様である。
【００９９】
Ｈ連続信号ブロック（ＨＳ１２）においては、１ライン目についてはメモリＭ２から順にメモリＭ３、Ｍ４、Ｍ１までブロック毎の水平方向スキャン信号を格納していく。また、２行目以降についても同様である。Ｈ連続信号ブロック（ＨＳ１３）、Ｈ連続信号ブロック（ＨＳ１４）も同様である。
【０１００】
これにより、読み出しを行う際には、ブロックの水平方向スキャン信号（Ｂ１１）についてはメモリＭ１のＨＳ１１＿１から順にメモリＭ２のＨＳ１２＿１，…，メモリＭ４のＨＳ１４＿１、ブロックの水平方向スキャン信号（Ｂ１２）についてはメモリＭ２のＨＳ１１＿２から順にメモリＭ３のＨＳ１２＿２，…，メモリＭ１のＨＳ１４＿２、ブロックの水平方向スキャン信号（Ｂ１３）についてはメモリＭ３のＨＳ１１＿３から順にメモリＭ４のＨＳ１２＿３，…，メモリＭ２のＨＳ１４＿３、ブロックの水平方向スキャン信号（Ｂ１４）についてはメモリＭ４のＨＳ１１＿４から順にメモリＭ１のＨＳ１２＿４，…，メモリＭ３のＨＳ１４＿４という順に、４個分の水平方向スキャン信号を並列に読み出すことが可能となる。ｍ＝２〜４の行についても同様である。
【０１０１】
図１７（ｂ）に示すＰ＝３の場合には、ｍ＝１の行に対しＨ連続信号ブロックが３本同時に入力されることから、メモリには３本のＨ連続信号ブロック単位の水平方向スキャン信号を順次書き込んでいく。
【０１０２】
この際、１個のＨ連続信号ブロック（ＨＳ１１）において、１ライン目については一番上のメモリＭ１から順にメモリＭ４までブロック毎の水平方向スキャン信号を格納していく。また、２行目以降についても同様である。
【０１０３】
Ｈ連続信号ブロック（ＨＳ１２）においては、１ライン目についてはメモリＭ２から順にメモリＭ３、Ｍ４、Ｍ１までブロック毎の水平方向スキャン信号を格納していく。また、２行目以降についても同様である。Ｈ連続信号ブロック（ＨＳ１３）も同様である。
【０１０４】
これにより、読み出しを行う際には、ブロックの水平方向スキャン信号（Ｂ１１）についてはメモリＭ１のＨＳ１１＿１から順にメモリＭ２のＨＳ１２＿１、メモリＭ３のＨＳ１３＿１、ブロックの水平方向スキャン信号（Ｂ１２）についてはメモリＭ２のＨＳ１１＿２から順にメモリＭ３のＨＳ１２＿２、メモリＭ４のＨＳ１３＿２、ブロックの水平方向スキャン信号（Ｂ１３）についてはメモリＭ３のＨＳ１１＿３から順にメモリＭ４のＨＳ１２＿３、メモリＭ１のＨＳ１３＿３、ブロックの水平方向スキャン信号（Ｂ１４）についてはメモリＭ４のＨＳ１１＿４から順にメモリＭ１のＨＳ１２＿４、メモリＭ２のＨＳ１３＿４という順に、４個分の水平方向スキャン信号を並列に読み出すことが可能となる。ｍ＝２〜４の行についても同様である。
【０１０５】
図１７（ｃ）に示すＰ＝２の場合には、ｍ＝１の行に対しＨ連続信号ブロックが２本同時に入力されることから、メモリには２本のＨ連続信号ブロック単位の水平方向スキャン信号を順次書き込んでいく。
【０１０６】
この際、１個のＨ連続信号ブロック（ＨＳ１１）において、１ライン目については一番上のメモリＭ１から順にメモリＭ４までブロック毎の水平方向スキャン信号を格納していく。また、２行目以降についても同様である。
【０１０７】
Ｈ連続信号ブロック（ＨＳ１２）においては、１ライン目についてはメモリＭ２から順にメモリＭ３、Ｍ４、Ｍ１までブロック毎の水平方向スキャン信号を格納していく。また、２行目以降についても同様である。
【０１０８】
これにより、読み出しを行う際には、ブロックの水平方向スキャン信号（Ｂ１１）についてはメモリＭ１のＨＳ１１＿１、メモリＭ２のＨＳ１２＿１の順に、ブロックの水平方向スキャン信号（Ｂ１２）についてはメモリＭ２のＨＳ１１＿２、メモリＭ３のＨＳ１２＿２の順に、ブロックの水平方向スキャン信号（Ｂ１３）についてはメモリＭ３のＨＳ１１＿３、メモリＭ４のＨＳ１２＿３の順に、ブロックの水平方向スキャン信号（Ｂ１４）についてはメモリＭ４のＨＳ１１＿４、メモリＭ１のＨＳ１２＿４の順に、４個分の水平方向スキャン信号を並列に読み出すことが可能となる。ｍ＝２〜４の行についても同様である。
【図面の簡単な説明】
【０１０９】
【図１】本実施形態に係る画像処理装置の概要を説明するブロック図である。
【図２】本実施形態の画像処理装置が取り扱う画像信号のフォーマットについて説明する図である。
【図３】伝送される信号の状態を説明する模式図である。
【図４】本実施形態に係る画像処理装置の構成例を説明するブロック図である。
【図５】入力スキャンコンバート回路の信号変換の概念を説明する模式図である。
【図６】入力スキャンコンバート回路の構成例を説明するブロック図である。
【図７】入力スキャンコンバート回路におけるメモリの使用方法を説明する模式図である。
【図８】入力スキャンコンバート回路によるメモリ使用の具体例（その１）を説明する模式図である。
【図９】入力スキャンコンバート回路によるメモリ使用の具体例（その２）を説明する模式図である。
【図１０】入力スキャンコンバート回路によるメモリ使用の具体例（その３）を説明する模式図である。
【図１１】水平／垂直スキャンコンバート回路の信号変換の概念を説明する模式図である。
【図１２】水平／垂直スキャンコンバート回路の構成例を説明するブロック図である。
【図１３】水平／垂直スキャンコンバート回路におけるメモリの使用方法を説明する模式図である。
【図１４】出力スキャンコンバート回路の信号変換の概念を説明する模式図である。
【図１５】出力スキャンコンバート回路の構成例を説明するブロック図である。
【図１６】出力スキャンコンバート回路におけるメモリの使用方法を説明する模式図である。
【図１７】出力スキャンコンバート回路によるメモリ使用の具体例を説明する模式図である。
【符号の説明】
【０１１０】
１…コントロールパネル、２…システムＣＰＵ、３…アドレス発生器、４…プリビデオモディファイ、５…トランスフォーメーション、６…ポストビデオモディファイ、１１…入力スキャンコンバート回路、１２…水平／垂直スキャンコンバート回路、１３…垂直／水平スキャンコンバート回路、１４…出力スキャンコンバート回路
【図１】
2009229480.tif 000003
【図２】
2009229480.tif 000004
【図３】
2009229480.tif 000005
【図４】
2009229480.tif 000006
【図５】
2009229480.tif 000007
【図６】
2009229480.tif 000008
【図７】
2009229480.tif 000009
【図８】
2009229480.tif 000010
【図９】
2009229480.tif 000011
【図１０】
2009229480.tif 000012
【図１１】
2009229480.tif 000013
【図１２】
2009229480.tif 000014
【図１３】
2009229480.tif 000015
【図１４】
2009229480.tif 000016
【図１５】
2009229480.tif 000017
【図１６】
2009229480.tif 000018
【図１７】
2009229480.tif 000019