(57)【要約】【課題】消去飽和について改善したイミュニティを備えた不揮発性メモリデバイスおよびその製造方法を提供する。【解決手段】不揮発性メモリデバイスは、第２絶縁膜（ポリシリコン間あるいはブロック絶縁膜）の上部にある制御ゲートを備え、第２絶縁膜と接触している制御ゲートの少なくとも下部層は、所定の高い仕事関数を有し、完全なデバイス製造後に、ある高誘電率材料のグループと接触した場合、その仕事関数を低減する傾向を示す材料で構築される。第２絶縁膜の少なくとも上部層は、制御ゲートの下部層を第２絶縁膜の残りから隔離するものであって、制御ゲートの下部層の材料の仕事関数の低減を回避するために、該グループ外で選ばれた所定の高誘電率材料で構築される。製造方法において、上部層は、制御ゲートを設ける前に、第２絶縁膜の中に作成される。【選択図】図３
2009135494.tif 000002
【特許請求の範囲】
【請求項１】
２つのドープ領域の間にチャネルを備えた基板と、
チャネルの上部にあり、トンネル絶縁膜である第１絶縁膜と、
トンネル絶縁膜の上部にある電荷蓄積媒体と、
電荷蓄積媒体の上部にある第２絶縁膜と、
第２絶縁膜の上部にある制御ゲートとを備え、
第２絶縁膜と接触している制御ゲートの少なくとも下部層は、所定の高い仕事関数を有し、完全なデバイス製造後に、ある高誘電率材料のグループと接触した場合、その仕事関数を低減する傾向を示す材料で構築され、
第２絶縁膜の少なくとも上部層は、制御ゲートの下部層を第２絶縁膜の残りから隔離するものであって、制御ゲートの下部層の材料の仕事関数の低減を回避するために、該グループ外で選ばれた所定の高誘電率材料で構築されることを特徴とする不揮発性メモリデバイス。
【請求項２】
第２絶縁膜の少なくとも上部層は、該グループの高誘電率材料で構築され、
該上部層は、高誘電率材料の窒化部分によって形成されることを特徴とする請求項１記載の不揮発性メモリデバイス。
【請求項３】
第２絶縁膜は、実質的に全て窒化高誘電率材料で構築されることを特徴とする請求項２記載の不揮発性メモリデバイス。
【請求項４】
該上部層は、該グループの高誘電率材料で構築された第２絶縁膜の高誘電率層の上部にあるキャップ層で形成されることを特徴とする請求項１記載の不揮発性メモリデバイス。
【請求項５】
キャップ層は、ＡｌＮまたはＡｌＯＮからなることを特徴とする請求項４記載の不揮発性メモリデバイス。
【請求項６】
高誘電率材料の該グループは、Ａｌ２Ｏ３，ＨｆＳｉＯ，ＨｆＡｌＯおよびＨｆＬａＯを含むことを特徴とする請求項１〜５のいずれかに記載の不揮発性メモリデバイス。
【請求項７】
制御ゲートの少なくとも下部層の材料は、その仕事関数がチャネル材料の仕事関数より大きいように選ばれることを特徴とする請求項１〜６のいずれかに記載の不揮発性メモリデバイス。
【請求項８】
制御ゲートの少なくとも下部層の材料は、金属特性を持つ材料、例えば、金属または金属化合物であることを特徴とする請求項７記載の不揮発性メモリデバイス。
【請求項９】
制御ゲートは、下部層として薄いスクリーン層と、その上にある厚いポリシリコンとを備え、金属挿入ポリシリコン構造を形成していることを特徴とする請求項８記載の不揮発性メモリデバイス。
【請求項１０】
制御ゲートは、実質的に全てｐ型半導体材料で構築されることを特徴とする請求項７記載の不揮発性メモリデバイス。
【請求項１１】
電荷蓄積媒体は、導電性の浮遊ゲートで形成されることを特徴とする請求項１〜１０のいずれかに記載の不揮発性メモリデバイス。
【請求項１２】
電荷蓄積媒体は、電荷トラップ層で形成されることを特徴とする請求項１〜１０のいずれかに記載の不揮発性メモリデバイス。
【請求項１３】
不揮発性メモリデバイスの製造方法であって、
ａ）２つのドープ領域の間にチャネルを備えた基板を用意するステップと、
ｂ）チャネルの上部に、トンネル絶縁膜である第１絶縁膜を設けるステップと、
ｃ）トンネル絶縁膜の上部に、電荷蓄積媒体を設けるステップと、
ｄ）電荷蓄積媒体の上部に、第２絶縁膜を設けるステップと、
ｅ）第２絶縁膜の上部に、制御ゲートを設けるステップとを含み、
第２絶縁膜と接触している制御ゲートの少なくとも下部層は、所定の高い仕事関数を有し、完全なデバイス製造後に、ある高誘電率材料のグループと接触した場合、その仕事関数を低減する傾向を示す材料で構築され、
制御ゲートを設ける前に、制御ゲートの下部層を第２絶縁膜の残りから隔離するために、第２絶縁膜の中に少なくとも上部層が構築され、該上部層は、制御ゲートの下部層の材料の仕事関数の低減を回避するために、該グループ外で選ばれた所定の材料で構築されることを特徴とする方法。
【請求項１４】
第２絶縁膜の少なくとも上部層は、該グループの高誘電率材料で構築され、
該上部層は、高誘電率材料の窒化物形成によって形成されることを特徴とする請求項１３記載の方法。
【請求項１５】
第２絶縁膜は、実質的に全て、ほぼ完全に窒化した高誘電率材料で構築されることを特徴とする請求項１４記載の方法。
【請求項１６】
窒化物形成は、ＤＰＮ(Decoupled Plasma Nitridation)ステップを含むことを特徴とする請求項１３または１４記載の方法。
【請求項１７】
窒化物形成は、アンモニアアニールステップを含むことを特徴とする請求項１３または１４記載の方法。
【請求項１８】
第２絶縁膜は、該グループの高誘電率材料で構築された高誘電率層を含み、
該上部層は、高誘電率層の上部にキャップ層を設けることによって構築されることを特徴とする請求項１３記載の方法。
【請求項１９】
キャップ層は、ＡｌＮまたはＡｌＯＮからなることを特徴とする請求項１８記載の方法。
【請求項２０】
高誘電率材料の該グループは、Ａｌ２Ｏ３，ＨｆＳｉＯ，ＨｆＡｌＯおよびＨｆＬａＯを含むことを特徴とする請求項１３〜１９のいずれかに記載の方法。
【請求項２１】
制御ゲートの少なくとも下部層の材料は、その仕事関数がチャネル材料の仕事関数より大きいように選ばれることを特徴とする請求項１３〜２０のいずれかに記載の方法。
【請求項２２】
制御ゲートの少なくとも下部層の材料は、金属特性を持つ材料、例えば、金属または金属化合物であることを特徴とする請求項２１記載の方法。
【請求項２３】
制御ゲートは、下部層として薄いスクリーン層と、その上にある厚いポリシリコンとを備え、金属挿入ポリシリコン構造を形成していることを特徴とする請求項２２記載の方法。
【請求項２４】
制御ゲートは、実質的に全てｐ型半導体材料で構築されることを特徴とする請求項２１記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、独立請求項の前文に係る不揮発性メモリデバイスおよび不揮発性メモリデバイスの製造方法に関する。
【背景技術】
【０００２】
消去飽和(erase saturation)は、制御ゲートからポリシリコン間絶縁膜(interpoly dielectric)を通って浮遊ゲートに向けて注入される寄生電流に起因して、電荷を浮遊ゲートからトンネル酸化物を通ってＳｉチャネルへ除去することによって浮遊ゲートメモリセルを消去することができないことで知られている。同じ問題は、電荷が電荷トラップゲートに保存され、上側絶縁膜はブロック絶縁膜と呼ばれる電荷トラップ不揮発性メモリセルにおいて生ずる。
【０００３】
消去飽和を回避する先行技術の手法は、高い仕事関数の金属ゲートとともに高誘電率(high-k)絶縁膜を使用することである。しかしながら、金属ゲートは、従来のプロセスフローに組み込むことが難しい。さらに、これらは、幾つかの絶縁膜材料の上に堆積した場合、おそらくはこれらの堆積に続く固有の熱ステップの結果として、有効仕事関数を中間ギャップ(midgap)へ変化させる傾向を示す。ｐ型ポリシリコン制御ゲートの使用は、最近のトレンドのように、いわゆるフェルミレベルピンニング（ＦＬＰ）効果によって妥協できる。さらに、ｐ型ポリＳｉの使用は、より高い消去電圧の印加が必要になり、可能性のあるポリシリコン空乏効果を補償している。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、消去飽和について改善したイミュニティを備えた不揮発性メモリデバイスおよび、こうした不揮発性メモリデバイスの製造方法を提供することである。
【０００５】
この目的は、第１の独立請求項の技術的特徴を記すデバイスおよび第２の独立請求項の技術ステップを示す方法を備えた本発明に従って達成される。
【課題を解決するための手段】
【０００６】
本発明の不揮発性メモリデバイスは、２つのドープ領域の間にチャネルを備えた基板と、チャネルの上部にある第１絶縁膜と、第１絶縁膜の上部にある電荷蓄積媒体と、電荷蓄積媒体の上部にある第２絶縁膜と、第２絶縁膜の上部にある制御ゲートとを備えたスタック構造を有する。第１絶縁膜は、いわゆるトンネル絶縁膜であり、電荷蓄積媒体へ向けてまたはそこからの電子またはホールのトンネル現象を可能にするために設けられる。電荷蓄積媒体は、導電性の浮遊ゲート、または電荷トラップ層、即ち、離散した電荷トラップサイトを有する層にできる。電荷蓄積媒体の上部にある第２絶縁膜は、ポリシリコン間絶縁膜（浮遊ゲートの場合）あるいはブロック絶縁膜（電荷トラップ層の場合）にできる。
【０００７】
本発明によれば、制御ゲートまたは、少なくとも第２絶縁膜と接触しているその下部層は、所定の高い仕事関数を有し、完全なデバイス製造後に、ある高誘電率(high-k)（即ち、ｋ＞ｋＳｉＯ２）材料のグループと接触した場合、その仕事関数を低減する傾向を示す材料で構築される。
【０００８】
さらに、第２絶縁膜または、制御ゲートの少なくとも下部層を第２絶縁膜の残りから隔離するその上部層は、制御ゲートの下部層の材料の仕事関数の低減を回避するために、該グループ外で選ばれた所定の高誘電率(high-k)材料で構築される。
【０００９】
その結果、制御ゲートの少なくとも下部層の材料と、上部層の下方にある第２絶縁膜の中に存在し得る該グループの高誘電率(high-k)材料との間の分離が確保される。従って、完全なデバイス製造後、制御ゲートの少なくとも下部層の材料の仕事関数の低減は回避でき、そして、制御ゲートと第２絶縁膜との間の界面における仕事関数は、消去飽和を回避または少なくとも低減するのに充分に高いものと容易に推測できる。
【００１０】
本発明によれば、上部層は、制御ゲートを設ける前に、追加のステップで第２絶縁膜の中に構築される。一実施形態では、第２絶縁膜またはその上側部分は、特定グループの高誘電率(high-k)材料で構築され、上述した仕事関数の低減は、制御ゲートを付加する前に、この高誘電率(high-k)材料の窒化物形成によって打ち消される。この窒化物形成は、好ましくは、ＤＰＮ(Decoupled Plasma Nitridation)ステップまたはアンモニアアニールステップを用いて実施される。窒化物形成の結果、少なくとも制御ゲートとの界面での高誘電率(high-k)材料の材料特性が変化して、界面での制御ゲート材料の仕事関数の低減が生じないか、または少なくとも部分的に抑制される。
【００１１】
窒化物形成ステップは、少なくとも上部層が、窒化された高誘電率(high-k)材料からなる第２絶縁膜の中に作成され、即ち、高誘電率(high-k)材料の特定グループの中には作成されないという効果を有する。
【００１２】
高誘電率(high-k)材料の層厚および窒化物形成ステップは、高誘電率(high-k)材料のほぼ全体の層が窒化されるか、あるいは第２絶縁膜の全体が窒化された高誘電率(high-k)材料で形成されるように選択してもよい。窒化物形成ステップの追加の利点は、高誘電率(high-k)層の中のトラップ密度を減少できる点であり、これは不揮発性メモリデバイスの保持能力を改善できる。
【００１３】
他の実施形態では、第２絶縁膜はまた、高誘電率(high-k)層を備えてもよく、これは特定グループの高誘電率(high-k)材料であってもよく、特定グループに属しない高誘電率(high-k)材料からなるキャップ層を上部に有する。キャップ層は、好ましくはＡｌＮまたはＡｌＯＮである。このキャップ層は、制御ゲートを第２絶縁膜の残りから隔離して、上述した仕事関数の低減を回避する追加の薄い層である。
【００１４】
本発明に係る特定グループに含まれる高誘電率(high-k)材料の例は、Ａｌ２Ｏ３，ＨｆＳｉＯ，ＨｆＡｌＯ，ＨｆＬａＯである。第２絶縁膜は、制御ゲートとの界面における上部層を除いて、これらの材料の１つでもよく、あるいは好ましくは、これらの材料の１つで部分的に構築してもよい。
【００１５】
本発明によれば、制御ゲートまたは少なくともその下部層の材料は、好ましくは、その仕事関数がチャネル材料の仕事関数より上（即ち、高い）であるように選ばれる。適切な構成は、例えば、次のようになる。
【００１６】
・金属特性を持つ材料、例えば、金属または金属化合物で全て構築された制御ゲート。
・ｐ型半導体材料で全て構築された制御ゲート。
・上部に半導体層を有する金属下部層を含む制御ゲート、例えば、薄い金属スクリーン(screening)層および厚いポリシリコンを備えた金属挿入ポリシリコン（ＭＩＰＳ:metal inserted polysilicon）構造。
【図面の簡単な説明】
【００１７】
本発明について、下記の説明および添付図面を用いてさらに説明する。
【図１】本発明に係る不揮発性メモリデバイスの第１実施形態を示す。
【図２】本発明に係る不揮発性メモリデバイスの第２実施形態を示す。
【図３】本発明に係る不揮発性メモリデバイスの第３実施形態を示す。
【図４】第２実施形態の不揮発性メモリデバイスの電極材料が堆積される、高誘電率(high-k)材料の上側部分の窒化物形成に起因した、電極材料の仕事関数でのシフトを示す電流−電圧特性を示す。
【図５】本発明の第１および第２実施形態に係る不揮発性メモリデバイスのゲート電極の仕事関数を増加させることによって、欠陥支援のトンネル現象での減少を示す。
【発明を実施するための形態】
【００１８】
本発明は、特定の実施形態に関して一定の図面を参照して説明するが、本発明はこれに限定されず、請求項によってのみ限定される。記載した図面は、概略的かつ非限定的なものである。図面において、幾つかの要素のサイズは、説明目的のために誇張したり、縮尺どおり描写していないことがある。寸法および相対寸法は、本発明の実際の具体化に対応していない。
【００１９】
さらに、説明および請求項での用語、「第１」、「第２」、「第３」などは、類似の要素を区別するための使用しており、必ずしも連続した順または時間順を記述するためではない。この用語は、適切な状況下で交換可能であり、本発明の実施形態は、ここで説明したり図示したものとは別の順番で動作可能である。
【００２０】
さらに、説明および請求項の中の用語「上(above)」、「底(bottom)」、「の上に(over)」、「の下に(under)」等は、説明目的で使用しており、必ずしも相対的な位置を記述するためのものでない。こうして用いた用語は、適切な状況下で交換可能であって、ここで説明した本発明の実施形態がここで説明または図示した以外の他の向きで動作可能であると理解すべきである。
【００２１】
請求項で使用した用語「備える、含む(comprising)」は、それ以降に列挙された手段に限定されるものと解釈すべきでなく、他の要素またはステップを除外していない。記述した特徴、整数、ステップまたは構成要素の存在を、参照したように特定するものとして解釈するものであり、１つ又はそれ以上の他の特徴、整数、ステップまたは構成要素あるいはこれらのグループを排除していない。そして「手段Ａ，Ｂを備えるデバイス」という表現の範囲は、構成要素Ａ，Ｂだけからなる素子に限定すべきでない。本発明に関して、デバイスの関連した構成要素だけがＡ，Ｂであることを意味する。
【００２２】
図１〜図３は、本発明に係る不揮発性メモリセル１０，２０，３０の３つの実施形態を示し、それぞれ２つのドープ領域１１（ソースおよびドレイン）の間にチャネル１を備えた基板と、チャネル１の上部にある第１絶縁膜２と、第１絶縁膜２の上部にあるシリコン浮遊ゲート３と、シリコン浮遊ゲート３の上部にある第２絶縁膜４，４１，４２〜４３と、第２絶縁膜の上部にある制御ゲート５とを備える。
【００２３】
第１絶縁膜は、いわゆるトンネル絶縁膜であり、第２絶縁膜は、いわゆるポリシリコン間絶縁膜(interpoly dielectric)である。層２〜５の各々は、それ自体、単層、あるいは、スタックと置換される個々の単層とほぼ同じ機能性を有する別々の層のスタックでもよい。コンタクト１２が、ドープ領域１１、基板の底面、および制御ゲート５の上部に設けられる。
【００２４】
本発明は、電荷が、例えば、窒化物層などの電荷トラップゲートに保存され、上側絶縁膜４，４１，４２〜４３はブロック絶縁膜と呼ばれる電荷トラップ不揮発性メモリセルにも適用できる。
【００２５】
本発明によれば、興味のあるエリアは、第２絶縁膜４，４１，４２〜４３と制御ゲート５との間の界面６である。特に、高誘電率(high-k)材料のグループは、高い誘電率(k-value)の点で絶縁膜での使用に好適であると考えられるが、制御ゲート５は、所定の高い仕事関数を有し、完全なデバイス製造後に、これらの想定された高誘電率(high-k)材料の１つと接触した場合、その仕事関数を低減する傾向を示す材料で構築されるという観点から、この界面６の直下、即ち、第２絶縁膜の上部では回避することになる。この傾向はまた、ｐ型半導体ゲート５の場合、フェルミレベルピンニング（ＦＬＰ）として先行技術で知られている。
【００２６】
本発明の結果、上部ゲート５から蓄積領域３へ注入される寄生電流が減少し、これにより、より深い消去が可能になり（即ち、浮遊または電荷トラップゲート３に保存されたより多くの電荷を除去する）、プログラム／消去ウインドウを拡大できる。
【００２７】
図１の第１実施形態において、想定されるグループの高誘電率(high-k)材料外で、第２絶縁膜４のために所定の高誘電率(high-k)材料を選択することによって、仕事関数の低減は回避される。
【００２８】
本実施形態では、第２絶縁膜４の全体がこの所定の高誘電率(high-k)材料で構築される。
【００２９】
図２の第２実施形態において、第２絶縁膜４は、例えば、Ａｌ２Ｏ３，ＨｆＳｉＯ，ＨｆＡｌＯのグループの高誘電率(high-k)材料の１つで構築されるが、界面６での仕事関数の低減は、後堆積(post-deposition)の窒化物形成ステップを導入して、高誘電率(high-k)材料の材料性質を変える（最後に、材料が実際に特定グループに帰属しないように）ことによって回避される。そのため本実施形態は、想定されるグループの高誘電率(high-k)材料が第２絶縁膜での使用から除外されず、界面６での上部層が充分に窒化している限り、これらは使用可能であるという利点を有する。窒化物形成ステップの更なる利点は、高誘電率(high-k)層４のトラップ密度が低減できる点であり、不揮発性メモリセル２０の保持能力を改善すると考えられる。窒化物形成は、例えば、ＤＰＮ(Decoupled Plasma Nitridation)またはアンモニアアニールを用いて実施できる。
【００３０】
この方法が使用できる特定のケースは、Ａｌ２Ｏ３を含有する、ポリシリコン間またはブロック絶縁膜スタック４１についてである。この状況においてｐ＋ポリゲート５の場合、フェルミレベルピンニングがＳｉ価電子帯エッジに向かって良好に安定化する。代替として、金属制御ゲート５のｐ型に似た特性は、絶縁膜／ゲート界面において良好に維持できる。
【００３１】
金属制御ゲート５は、例えば、ＴａＮ，ＴｉＮ，ＴｉＣＮ，ＴａＣＮなどの材料を用いて実現できる。この方法は、ＨｆＡｌＯｘベースのポリシリコン間またはブロック絶縁膜４１または、中間ギャップ(midgap)またはＳｉ伝導帯エッジ（ｎ型に似ている）に向かうフェルミレベルピンニングを示す他の絶縁膜材料と併せて使用した場合でも、より有効である。これらの材料は、例えば、ＨｆＳｉＯｘ，ＨｆＯ２などを含んでもよい。
【００３２】
さらに、制御ゲート５のｐ型仕事関数を得るためにホウ素ドープのポリゲート５を用いた場合、窒化物形成は、ポリゲートからのＢの侵入を防止できるとともに、金属ゲート５の場合は、ポリシリコン間／ゲートスタックの熱的安定性を改善する可能性がある。
【００３３】
図３の第３実施形態において、第２絶縁膜は、高誘電率(high-k)層４２を含み、これは該グループの材料の１つでもよく、薄い絶縁膜キャップ層４３を上部に設けて、界面６での仕事関数の低減を回避している。
【００３４】
キャップ層は、高誘電率(high-k)材料、例えば、ＡｌＮまたはＡｌＯＮまたは他のものである。フェルミレベルピンニングの有効な制御のため、キャップ層は、好ましくは２ｎｍまでの範囲である。このキャップ層は、第２実施形態に関して上述したように、ゲート５と併せて、Ａｌ２Ｏ３ベースのポリシリコン間／ブロック絶縁膜、ＨｆＡｌＯｘベースの絶縁膜、またはＳｉ伝導帯エッジ（ｎ型）に向かってピンニングを行う傾向を示す他の高誘電率(high-k)絶縁膜材料、例えば、ＨｆＳｉＯｘ，ＨｆＯ２などと併せて使用できる。
【００３５】
ＡｌＮ材料は、約８の誘電率を有するため、キャップ層４３のための好ましい材料である。例えば、ＨｆＡｌＯｘ−（あるいは同様な誘電率を有する他の高誘電率(high-k)材料）などの高誘電率(high-k)材料と併せて使用した場合、実効酸化膜厚（ＥＯＴ）の点でわずかな不利益をもたらし、Ａｌ２Ｏ３の場合（ｋ≒９．５）には殆ど不利益をもたらさない。従って、スタック４２〜４３は、ＥＯＴ仕様と合致するように再設計が可能である。
【００３６】
さらに、ＡｌＮは、Ｓｉ（基準レベルとして）に対して大きなバンドオフセットを有すること、例えば、伝導帯オフセットに関して３ｅＶより大きいことが報告されており、これは良好な絶縁特性を本質的に有することを意味する。従って、ＡｌＮキャップ層の追加は、フェルミレベルピンニングを制御することが可能になるとともに、その導入は厳しい保持要求と適合できる。
【００３７】
図４は、下記の場合について、ポリシリコン電極およびこれらの対応する相互コンダクタンスを有するｐＭＯＳデバイスについて測定したＩｄ−Ｖｇ曲線を示す。
【００３８】
（ｉ）基準スプリット（Ｄ２）。ＨｆＳｉＯｘゲート絶縁膜堆積と窒化物形成を採用している。
（ｉｉ）Ａｌ２Ｏ３ゲート絶縁膜堆積の後、窒化物形成を用いないスプリット（Ｄ５）。
（ｉｉｉ）Ａｌ２Ｏ３ゲート絶縁膜堆積の後、窒化物形成（アプライドマテリアルズ(Applied Materials)社のＣｅｎｔｕｒａ  ＤＰＮでのＤＰＮ(Decoupled Plasma Nitridation)による）を用いたスプリット（Ｄ２２）。
【００３９】
観測したように、窒化物形成の１つの効果は、閾値電圧をシフトさせることである。このシフトは、ＤＰＮによって誘導される仕事関数の変更に帰着する。ＤＰＮは、絶縁膜中において、絶縁膜／電極の界面では高い窒素含有量を、絶縁膜／基板の界面では低い窒素を導入することを可能にする。ＲＦ発生器をパルス駆動することによって、プラズマ種の電子エネルギーは著しく減少して、これにより窒素が絶縁膜の上面に導入されるのを確保する。
【００４０】
図５は、消去動作の際、浮遊ゲート３（ｎ＋−Ｓｉ）からポリシリコン間絶縁膜４を超えて金属ゲート（ＭＧ）５までのエネルギーバンド図で本発明の効果を示す。ΔＷは、窒化物形成ステップまたはキャップ層の導入なしで、ポリシリコン間絶縁膜４が、想定されるグループの高誘電率(high-k)材料の１つで構築された場合に発生するであろう仕事関数の低減である。このΔＷを回避することによって、制御ゲートから浮遊ゲートへのトンネル電流が抑圧されることは明らかである。
【００４１】
もし一定のトラップエネルギーレベルＥｔを有する欠陥がポリシリコン間絶縁膜４の中に存在する場合、トンネル−トラップ距離、即ち、キャリアが、このエネルギーレベルＥｔで電荷トラップに到達する前に、金属ゲート５からポリシリコン間絶縁膜４へ走行しなければならない距離は、金属ゲート５の仕事関数の低減とともに減少する。
【００４２】
もし制御ゲート５のより高い仕事関数が得られたり、維持される場合、浅い電荷トラップ、即ち、絶縁膜４の伝導帯の近くでエネルギーレベルＥｔを有する電荷トラップはアクセスできなくなり、これにより金属ゲート５から絶縁膜４を通って浮遊または電荷蓄積ゲート３に向かう電流を減少させる。
【図４】
2009135494.tif 000003
【図５】
2009135494.tif 000004
【図１】
2009135494.tif 000005
【図２】
2009135494.tif 000006
【図３】
2009135494.tif 000007
【外国語明細書】
2009135494.tif 000008
2009135494.tif 000009
2009135494.tif 000010
2009135494.tif 000011
2009135494.tif 000012
2009135494.tif 000013
2009135494.tif 000014
2009135494.tif 000015
2009135494.tif 000016
2009135494.tif 000017
2009135494.tif 000018
2009135494.tif 000019
2009135494.tif 000020
2009135494.tif 000021
2009135494.tif 000022
2009135494.tif 000023
2009135494.tif 000024
2009135494.tif 000025
2009135494.tif 000026