(57)【要約】      （修正有）【課題】フリップチップや裏面実装型半導体チップが、高機能化に伴い、バンプや電極の数が多く、サイズが小さくなってきても、実装基板に実装する際に、実装基板側の電極との位置合わせを容易に行うことができる半導体装置および実装基板を提供する。【解決手段】実装基板１０に実装される半導体チップ１２の側面に相当する部分に、第２の電極２２Ａである半田ボールを設ける。半田ボールは、チップの内側に向かって下降しているので、半導体チップの位置規制が可能となる。【選択図】図１
2009188260.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも表面が絶縁処理された実装基板と、前記実装基板に実装されたフェイスダウン型の半導体チップ、貫通電極を採用した裏面実装型半導体チップまたはＢＧＡ型の半導体パッケージとを少なくとも有する半導体装置に於いて、
前記実装基板には、前記半導体チップまたは前記半導体パッケージに設けられた複数のバンプに対応して設けられた複数の第１電極と、前記半導体チップまたは前記半導体パッケージのコーナーを構成する少なくとも２つの側辺に設けられた支持部材と、前記支持部材に設けられ、前記半導体チップまたは前記半導体パッケージの側辺を位置規制するガイドと成る手段からなる事を特徴とした半導体装置。
【請求項２】
前記ガイドと成る手段は、前記半導体チップまたは前記半導体パッケージの搭載領域に向かい傾斜またはカーブを有する請求項１に記載の半導体装置。
【請求項３】
前記ガイドと成る手段は、表面張力により盛り上がった半田または導電ペーストである請求項２に記載の半導体装置。
【請求項４】
前記実装基板に設けられた支持部材には、金属から成るボールが機械的に接合されている請求項２に記載の半導体装置。
【請求項５】
前記支持部材は、導電被膜から成り、前記導電被膜の上に設けられ、前記導電被膜が円、四角またはＬ字型で露出するフィルムが設けられる請求項３に記載の半導体装置。
【請求項６】
前記実装基板は、金属基板、プリント基板、セラミック基板、フレキシブルシート、Ｓｉデバイス、Ｓｉ基板である請求項１〜請求項５のいずれかに記載の半導体装置。
【請求項７】
フェイスダウン型の半導体チップまたはＢＧＡ型の半導体パッケージの実装用の実装基板であり、
前記実装基板には、前記半導体チップまたは前記半導体パッケージに設けられた複数のバンプに対応して設けられた複数の第１電極と、前記半導体チップまたは前記半導体パッケージのコーナーを構成する少なくとも２つの側辺に設けられた支持部材と、前記支持部材に設けられ、前記半導体チップまたは前記半導体パッケージのバンプと前記実装基板の第１電極のガイドと成る手段からなる事を特徴とした実装基板。
【請求項８】
前記ガイドと成る手段は、前記半導体チップまたは前記半導体パッケージの搭載領域に向かい傾斜またはカーブを有する請求項７に記載の実装基板。
【請求項９】
前記支持部材には、表面張力により盛り上がった半田または導電ペーストである請求項８に記載の実装基板。
【請求項１０】
前記支持部材には、金属から成るボールが機械的に接合されている請求項８に記載の実装基板。
【請求項１１】
前記支持部材は、導電性被膜から成り、前記導電被膜の上に設けられ、前記導電被膜が円、四角またはＬ字型で露出するフィルムが設けられる請求項９に記載の実装基板。
【請求項１２】
前記実装基板は、金属基板、プリント基板、セラミック基板、フレキシブルシート、Ｓｉデバイス、Ｓｉ基板である請求項７〜請求項１１のいずれかに記載の半導体装置。
【請求項１３】
前記実装基板の少なくとも一方の面には、配線層と絶縁層が繰り返し積層された多層基板であり、前記第１電極、前記支持部材および前記半導体チップは、前記多層基板に埋め込まれる請求項１２に記載の実装基板。
【請求項１４】
少なくとも表面が絶縁処理された実装基板と、前記実装基板にフリップ実装されたフェイスダウン型の半導体チップまたはＢＧＡ型の半導体パッケージとを少なくとも有する半導体装置に於いて、
前記実装基板には、前記半導体チップまたは前記半導体パッケージに設けられた複数のバンプに対応して設けられた複数の第１電極と、前記半導体チップまたは前記半導体パッケージのコーナーに実質そのセンターが設けられた導電パターンが設けられる事を特徴とした半導体装置。
【請求項１５】
フリップチップ型半導体チップまたはＢＧＡ型の半導体パッケージのフリップ実装用の実装基板であり、
前記実装基板には、前記半導体チップまたは前記半導体パッケージに設けられた複数のバンプに対応して設けられた複数の第１電極と、前記半導体チップまたは前記半導体パッケージのコーナーに実質そのセンターが設けられた導電パターンが設けられる事を特徴とした実装基板。
【請求項１６】
少なくとも表面が絶縁処理された実装基板と、前記実装基板にフリップ実装されたフェイスダウン型の半導体チップまたはＢＧＡ型の半導体パッケージとを少なくとも有する半導体装置に於いて、
前記実装基板には、前記半導体チップまたは前記半導体パッケージに設けられた複数のバンプに対応して設けられた複数の第１電極と、前記半導体チップまたは前記半導体パッケージのコーナーに曲折部が設けられたＬ字型の導電パターンが設けられる事を特徴とした半導体装置。
【請求項１７】
フリップチップ型半導体チップまたはＢＧＡ型の半導体パッケージのフリップ実装用の実装基板であり、
前記実装基板には、前記半導体チップまたは前記半導体パッケージに設けられた複数のバンプに対応して設けられた複数の第１電極と、前記半導体チップまたは前記半導体パッケージのコーナーに曲折部が設けられたＬ字型の導電パターンが設けられる事を特徴とした実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリップ実装された半導体装置およびフリップ実装用の実装基板に関するものである。
【背景技術】
【０００２】
一般に半導体装置は、リードフレームに搭載されて樹脂封止されている。つまりアイランドにチップが固着され、リードとチップがワイヤで接続され、全体が樹脂封止されている。この半導体装置は、パッケージからリードが飛び出し、更にワイヤが上に凸でカーブを描くため、樹脂の厚みが厚くなり、全体として大型になってしまった。またこの半導体装置をプリント基板の如き実装基板に設けると、占有面積が大きく、小型化が難しかった。
【０００３】
しかしながら軽薄短小の流れにより、半導体装置も色々な構造のパッケージまたはモジュールが誕生して来た。図４に示すものは、前述したリードフレームを省略したもので、実装基板１にベアチップ２を実装したものである。これは、パッケージから外部リードが延在しないので、その分、チップの実装エリアが削減でき、モジュール３全体の厚みを削減できるものである。
【０００４】
一方、図５は、フェイスダウン型の半導体チップ４がフェイスダウンで実装されたものである。この場合、図４と異なり、金属細線５の上部への湾曲部が無い分、更にモジュール６の厚みが薄くなるものである。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、図５に示すように、半導体チップ４のバンプ６は、ＬＳＩの高機能化に伴い、５００ピン、１０００ピンと増大している。よってこのバンプのサイズも年々小さくなってきている。よってこのバンプ６のサイズの微細化に伴い、実装基板７のパッド８のサイズも小さくなっている。
【０００６】
よって図５に示すように、バンプ６とパッド８の位置合わせが困難になり、ずれる場合があった。
【０００７】
当然ながら、最近は、チップマウンターで実装されるが、それでもずれる場合があった。よってバンプやパッドのサイズが小さくなるに連れて、その精度の高いチップマウンターが要求されるが、そのマウンターは、当然高価なものになってしまう。
【０００８】
本発明は、これらの問題を解決するために開発されたものである。
【課題を解決するための手段】
【０００９】
本発明は、前述した課題に鑑みて成され、
第１に、前記実装基板には、前記半導体チップまたは前記半導体パッケージに設けられた複数のバンプに対応して設けられた複数の第１電極と、前記半導体チップまたは前記半導体パッケージのコーナーを構成する少なくとも２つの側辺に設けられた支持部材と、前記支持部材に設けられ、前記半導体チップまたは前記半導体パッケージの側辺を位置規制するガイドと成る手段からなる事で解決するものである。
【００１０】
また請求項３に於いては、前記ガイドと成る手段は、表面張力により盛り上がった半田または導電ペーストで解決するものである。
【００１１】
請求項３で説明すれば、一例として半田は実質半球を形成するため、半田の頭部より傾斜する部分にチップの側辺が当たれば、チップの自重によりセルフアライメントされる。
【発明の効果】
【００１２】
図１Ｂに示すように、少なくともコーナーを構成する半導体チップの二つの側面に半田ボールを当てれば、半導体チップは、位置決めで切る。または機械的に半導体チップの動きを静止できる。よって人の手でも、簡単な精位置精度の低いマウンターによっても簡単にアライメントが可能となる。
【００１３】
よって設備投資のできない製造会社でもこの様な少なくとも表面が絶縁処理された実装基板と、前記実装基板にフリップ実装されたフリップチップ型半導体チップまたはＢＧＡ型の半導体パッケージとを少なくとも有する半導体装置に於いて、
また半導体チップまたは半導体パッケージのコーナーに実質そのセンターが設けられた導電パターンを設けることにより、チップの位置決めができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を説明する前に、本発明の概要を説明する。
【００１５】
近年の軽薄短小に伴い、半導体チップは、薄型、小型となり、そして半導体ＩＣの高機能化によりパッド数は、非常に多くなっている。そのため、パッドのサイズは、従来から比べ小さくなってきた。そしてモールドされたパッケージとして、またモールドされていないモジュールとして薄型にするため、半導体チップは、ワイヤボンディングを採用しないフリップチップ、すなわちフェイスダウン（以下ＦＤと呼ぶ）で実装する傾向になってきた。ここでは、フェイスダウン型半導体チップは、半導体チップの電極の上層にバンプが設けられたタイプ、更には半導体チップの電極に再配線が設けられ、その再配線の先に電極が設けられ、この電極の上にバンプが設けられたものである。例えばＷＬＰ、Ｗ−ＣＳＰと呼ばれる半導体チップも該当する。
【００１６】
このＦＤでは、半導体チップのバンプと実装基板の電極の位置合わせが必要に成る。当然高価なチップマウンターで実装すれば、精度の高い位置合わせができるが、これは装置があれば良いが、一般の工場では、設備投資費用も考えると採用が難しく、何らかの別の方法を考える必要がある。
【００１７】
本発明は、チップが直方体であること、つまり実装面（チップのバンプが取り付けられた面）、この実装面と対向する裏面、そしてこの実装面と裏面の周囲をつなぐ４つの側面があり、平面的に見ると、矩形である。すれば、この矩形に於いて、少なくとも一つの角部（コーナー）を構成する２つの側辺、またはこの２つの側辺に対応する２つの側面に位置規制の手段が設けられれば、チップは、この位置規制手段により、精度の高い実装が可能となる。本発明は、この位置規制手段を半田等のロウ材、Ａｇペースト等の導電ペーストまたは接着剤等で実現するもので、その表面が、実装基板の上で表面張力により湾曲になる自己形成手段と、ボールバンプ電極の如く機械的接触による手段で実現されるものである。
【００１８】
例えば、半田は、円形のＣｕパッドに溶融すると、湾曲面が形成できる。また導電ペーストや接着剤は、硬化前の樹脂は流動性があり、リング状の樹脂の流れ止め等を採用して固化すれば、やはり表面が湾曲を呈する。パッドの形状は、円形に限定されず、三角、四角等の多角形であっても良い。これは、半田を溶かしてみることで容易に視認できる。更にボールバンプは、例えばワイヤボンディング装置を採用することにより実現できる。金属細線の先端を、スパークやトーチで溶かすと、金属細線の先端にボールが形成できる。これを実装基板にボンディングして引きちぎることにより、ほぼ半円の湾曲面が形成できる。
【００１９】
例えば湾曲部のどこかで前記半導体チップの側面またはチップ下の角部が当接されれば、半導体チップの位置規制が可能である。また半球体を半導体チップの４側辺に配置し、半球体の下面部が本来の位置規制部分とすれば、作業者がピンセットでその間に置く事で、この湾曲部の上部にチップの側面や角部が当たり、そして自重によりチップがすべり、チップのバンプが精度良く実装基板側の電極に位置規制できる。
【００２０】
また実装基板側に、絶縁樹脂や導電材料を被覆し、リソグラフィ技術によりパターニングして、立体的にパターニングしても良い。具体的には、底面が三角、四角・五角、六角・・・円等で凸部を形成する柱体、または錐体でも良い。例えば錐体の一つである円錐の側面に半導体チップを当接すれば、位置規制が可能である。錐体は、側面が滑り台のように下に下がっているため、チップの側面、または下の角部を当接することで、チップの自重で下落し、位置規制ができる。
【００２１】
では、図１を参照して第１の実施の形態を説明していく。符号１０は、実装基板であり、例えばプリント基板（エポキシ材料等の樹脂材料から成るリジット基板、ポリイミド等から成るフレキシブルシートも含む。また樹脂材料はこれに限定されない。）、セラミック基板、表面が絶縁処理されたＣｕやＡｌを主材料とする金属基板、ＰＮ接合により形成された半導体チップ、少なくとも表面が絶縁処理されたＳｉから成る基板、例えばＳｉインターポーザである。
【００２２】
プリント基板、セラミック基板は、基板自体が絶縁材料で構成され、少なくとも表面に形成された導電パターンに素子が実装されるモジュールタイプ、更には前記基板をベースにして素子も含めモールドするパッケージタイプが有る。よってこの両者に於いて、この位置決め手段を採用できる。またこのタイプの基板は、表と裏に少なくとも導電パターンが形成され、２層、４層、６層・・・と多層基板、クラッドによる多層基板であっても良い。
【００２３】
また金属基板は、基板自体が導電材料で構成され、表面に形成される導電パターンとの絶縁処理のため、少なくとも表面が絶縁処理される。陽極酸化されたり、または絶縁樹脂が被覆されるものもある。更には、陽極酸化膜が形成された上に絶縁樹脂が形成される場合もある。また導電パターンは、多層でも良い。
【００２４】
前記半導体チップは、現在、第１の半導体チップの上に、この半導体チップよりも平面的にサイズの小さい第２のチップをフリップチップで実装する場合が有る。この場合も、トランスファーモールドされないタイプとトランスファーモールドされるタイプがある。第１の半導体チップがこの場合は、実装基板に相当し、ＭＣＰ等と呼ばれる。このケースの場合も、本発明は適用可能である。
【００２５】
更にＳｉのインターポーザも同様である。一般Ｓｉインターポーザは、プリント基板と同様に実装基板として活用され、Ｓｉチップであることから熱膨張係数αが一致して、薄型のフリップチップを実装する際に有効である。
【００２６】
図１に示す実装基板１０は、これら全てのタイプを示している。最表面には、最上層の導電パターン１１が形成される。この導電パターン１１は、電極、この電極と一体で成り、電気的接続に寄与する配線があり、必要に寄っては、リード取り付け電極がある。前記電極は、フェイスダウン型のチップ１２が実装されるため、このチップ１２のバンプ電極ＢＰに対応して、第１の電極１３が設けられる。また必要によっては、受動素子であるチップ部品１４実装用の電極も設けられる。
【００２７】
更に実装基板１０の裏面は、大板のプリント基板に載置されることがあれば、バンプ接続のための電極が形成される場合もある。
【００２８】
チップ１２は、直方体であり、バンプ１４が設けられる面を実装面とし、それと対向する面を裏面１５とする。またその実装面と裏面１５の周囲には、４つの側面がある。図１（Ｃ）がその図であり、当然ＰＮ接合により半導体素子１６がＳｉ基板１７の中に作りこまれている。そして表面に形成された絶縁層、そして絶縁層に形成されたコンタクトを介して電極１８が設けられている。ここでは、一層メタルであるが、多層メタルでも良い。実装面側の最上層のメタルには、バンプＢＰが設けられている。ここでは半田バンプであるが、それ以外にＡｕ、Ｃｕ等の導電材料からなるバンプでも良い。また前記最上層のメタルの上に例えばメッキで再配線が形成され、その再配線の先にバンプ用電極が形成される場合も有る。
【００２９】
本発明は、このチップ１２の側面２０Ａ〜２０Ｄ、またはこの側面の下の角部２１Ａ〜２１Ｄと当接し、チップ１２の位置規制を行う支持部材Ｓに特徴が有る。
【００３０】
具体的には、実装基板１０の最表面には、例えばＣｕから成る矩形、円等の第２の電極２２Ａ〜２２Ｃがあり、その上にロウ材２３Ａ〜２３Ｄが設けられている。例えば第２の電極が円であれば、ロウ材は、一端溶融してから固化されるため半球の形状を呈する。また四角であっても表面張力により、半球とは言えないまでも、その表面は半球に近い立体構造を呈する。更には、第２の電極２２が矩形であっても、その上に、図２に示すような、ソルダーレジスト２４（ＳｉチップやＳｉインターポーザでは、パシベーション膜）を形成し、この第２の電極２２の中央が開口するように形成しても良い。この開口部は、円が好ましいが、四角、五画、六角・・・円としても良い。半田であれば、その流動性と表面張力により、図１に示す、実質半球の形状ができる。ここで実質半球としたのは、ベースとなる半田の濡れる部分の形状がどうであれ、表面張力により湾曲面を描くからである。
【００３１】
この支持部材Ｓであるロウ材２３は、本来チップ１２の４側辺に少なくとも１つ形成されると、簡単に位置規制ができる。例えばピンセットで半球の支持部材Ｓの間にそっとフリップチップを入れるだけで、その自重で位置規制される。実際は、湾曲面にチップの角部２１が当たり、その湾曲面がチップの内側に向かって下にカーブしているので、滑り台の様に滑りながら位置規制される。
【００３２】
更に平面的に見て、角部を構成する側面２０Ａ（２１Ａ）、２０Ｂ（２１Ｂ）対応する位置に、それぞれ少なくとも１つの支持部材Ｓを設けても良い。また、図３のように３辺に渡りそれぞれ少なくとも一つ設けても良い。この２つのケースの場合は、４側辺に配置されないため、例えば図３に於いては、斜め左上側にずれる可能性が有る。しかし機械的手段で右側に規制をかければ、フリップチップの位置規制が可能となる。
【００３３】
またバンプＢＰが実装基板１０の第１の電極１３と当接されなければならない。ただしほんの少し浮く程度であれば、加圧により接続できる。半田が溶けた際に体積が膨張したり、下に垂れ下がることで第１の電極１３と濡れて接続ができる。しかし大きく隙間が有ると接続は難しいが、通常は、バンプ当たり１００−２００ｇを加圧し、当接させることができる。これは、実装基板の厚み、チップ外形精度、バンプの位置精度とそのサイズ、そして支持部材のサイズとその位置精度により決定される。例えば第２の電極の位置精度が悪くても、ソルダーレジスト２４の開口部の位置精度と半田の量がある程度精度良く形成されれば、バンプＢＰと実装基板側の電極は、お互いに電気的に接続できる。
【００３４】
簡単な実験では、バンプの数が１００個、チップサイズ５ｍｍ×５ｍｍのフリップチップを、発明者がピンセットで実装しても簡単に接続できた。これは、精度の高い高価なチップマウンタを使わなくても接続が可能であり、製造コストの面で大幅にメリットがある事が判る。
【００３５】
またガイドＳによりバンプＢＰと第１の電極１３は、位置合わせができ、半田を溶融すれば、半田の表面張力により、チップ自体が軽量であることからセルフアライメントされる。またこのセルフアライメントを期待しなくても、アンダーフィルを介して固定された状態で、過熱すれば半田が溶融されて電気的接続が可能となる。
【００３６】
図１では、フリップチップ１２で説明したが、図１Ｄで示すような、面実装タイプのパッケージ１２Ａでも同様にセルフアライメントが可能である。これはプリント基板やフレキシブルシートを採用したＢＧＡ型パッケージである。パッケージ基板３０にチップが実装され、トランスファーモールドされたもので、パッケージ基板の裏面にバンプがマトリックス状に、またはリング状に外側から内側に何列も形成されたものである。
現在の主流のパッケージは、以下のようである。プリント基板にマトリックス状に素子配置領域である導電パターンが繰り返し形成されたものを用意し、夫々の素子配置領域に少なくとも１つの半導体チップを実装し、全体を一括してトランスファーモールドし、素子配置領域毎にダイシングで分離するＭＡＰ（マトリックス、アレイ、パッケージ）型がある。
【００３７】
一般にフェイスダウン型の半導体チップは、以下の２つの方法で実現される。一つは、チップ側のバンプと第１の電極を圧接し、その後にチップと実装基板の隙間にアンダーフィル材を流し込み、硬化するものである。更に二つ目は、実装基板側に予めアンダーフィル材を滴下し、チップを押し付けて、そして硬化するものである。
【００３８】
ガイドＳと半田バンプの融点が近似していると、ガイド側の半田が溶けてガイドにならない場合が有る。この場合は、後者の方法が好ましく、位置規制したら圧接し、半導体チップを固定し、アンダーフィルを入れて１２０−１３０度で固化し、更にチップを固定した後に２７０度程度の温度で半田を溶かすと良い。
【００３９】
仮にガイドＳの半田が高融点で融点の違いが大きければ、この様な問題もない。
【００４０】
続いて、図２を採用して説明する。図２は、フリップチップ実装されたチップ１２の実装面と実装基板１０との間には、アンダーフィル材３０が設けられている。お互いの熱膨張係数の違いにより、ここではフィラーが混入されている。また図２（Ａ）は、ロウ材を使ったタイプであり、図２（Ｂ）は、金属ボールを採用したものである。
【００４１】
この金属ボールは、前述した方法で、金属細線が通過しているボンディングツールの先に形成できる。そして実装基板１０の第２の電極２２にボールボンディングすれば、半球とは言えないが湾曲面を呈する位置規制手段で設けられる。このボンディングは、電気的接続を必要としないため、ボンディング圧を弱められ、更に球に近いものが可能である。また金属細線の切断は、ボンディングツールに装備されているクランパーで金属細線を保持し、上方に引っ張ることで実現できる。
【００４２】
図２に於いて、半田と金属ボールで説明したが、これらの代わりに前半で説明した材料、導電ペースト、流動性の樹脂を塗布し、固化させても良い。また第２の電極２２は、図１（Ａ）に示すように、アイランド状に配置されても良いし、右側辺にある様に、配線と一体でも良い。前者は、電気的にフローティングであるが、後者は電気的に接続されている。例えばチップがＧＮＤに落ち、この配線もＧＮＤであれば問題は発生しない。
【００４３】
またチップの裏面１５にフィルムが貼りあわされていれば、絶縁処理されているので信号が加わった第２の電極でもＯＫである。
【００４４】
図３は、ＳｉインターポーザやＳｉチップ４０を示し、それにフリップチップ１２が実装されたものを示す。符号４１は、Ｓｉチップであれば、ボンディングパッドであり、インターポーザであれば、リードの取り付けパッドであり、または裏面電極が設けられていれば、裏面電極との接続に必要なスルーホール（貫通電極）の形成される部分である。
【００４５】
また全実施例に言えることであるが、フリップチップの代わりに、貫通電極が形成されたデバイスであっても良い。ここでは、裏面実装型の半導体チップと呼ぶ。スルー・シリコン・ビアとも言われる貫通電極が半導体チップの任意に形成され、チップ表面の電極に発生する電気的信号をチップ裏面の電極に発生させることができる。つまり一部、または全ての電極をチップ裏面に配置でき、金属細線の省略、または全廃が可能で、本装置の厚みを薄くできる。
【００４６】
図面で示すように、第２の電極には、支持手段Ｓが、今まで述べた方法で形成されれば、上に載せられるチップの位置規制が可能となる。
【００４７】
続いて、図６を説明する。これは、エンベデッド基板５０であり、基板５０の中に半導体チップ５１が内蔵されたものを説明している。当然基板であるため、最表面の電極５２には、別の半導体チップが実装される。当然図１の実施例の様に表面に位置規制手段を設けても良い。ここでは、基板５０の中にその位置規制手段Ｓが設けられたものである。基板は、コア層５３の両側に少なくとも１層の導電パターン５４、５５が形成されたもの、つまり２層配線基板に更に両側に絶縁層５６を形成し、更に最表面に電極52を形成した6層基板である。しかし４層でも良いし、８層、１０層基板でも良い。またコア層を用いずにクラッドで下から順に絶縁層と導電パターンを積層していく基板でも良い。
【００４８】
具体的には、多層基板の絶縁層をくり貫いて、フェイスダウン型のチップ５１のハ゛ンフ゜に対応する電極、そして支持規制手段Ｓを形成するための第２の電極６０を露出し、予め形成されるか、刳り貫いた後に形成される規制手段Ｓによりフリップチップの位置あわせを行って実装されている。
【００４９】
図７は、図１のガイドＳの代わりに、Ｌ字型の第２の電極または導電材料（例えばＣｕ）を実装基板に設けたもので、チップの位置認識とガイドＳの両方を兼ね備えたものである。Ｌを構成する２つの矩形のどちらかが露出するようにソルダーレジストを設け、半田を塗っている。すれば半田は湾曲を呈する。よってチップの位置規制ができる。そしてＬ字型の内側のコーナーにチップのコーナーが一致すれば、ずれもなく配置されていることがわかる。
【００５０】
図１に戻り、チップの位置認識をさせるものが、実装基板に設けられたパターンＭである。このパターンは、中心が認識できれば良く、円以外、四角等の多角形でも良い。例えば円で説明すれば、その円の中点に相当する部分に、チップのコーナーが位置すれば、ずれていないと判断できる。
【００５１】
図８は、ＰＯＰ（パケッジ・オン・パッケージ）である。メイン基板７０の上にＢＧＡタイプのパッケージ、あるいはフェイスダウン型チップが実装され、実装基板７０の裏面には、外部電極として大きな半田ボールが設けられ、基板裏面のスペースに小型のフェイスダウン型チップ、またはＢＧＡ型パッケージが実装されたものである。
【００５２】
よってガイドＳは、夫々のチップの側辺に相当する部分に設けられる。これも今まで説明した形状・方法で実現できる。
【００５３】
以上支持規制手段を簡単に設けられ、フリップチップ、裏面実装型のパッケージを簡単な方法で位置あわせすることができる。尚全部の実施例に言えることであるが、実装基板の裏面に半田ボールが形成される場合、その半田ボールの溶融の際に、位置規制手段である半田ボールが溶融するため、できる限り裏面の半田ボールよりも溶融温度の高いものを採用することが好ましい。
【図面の簡単な説明】
【００５４】
【図１】本発明の回路モジュールを示す図である。
【図２】本発明の回路モジュールを示す図である。
【図３】本発明の回路モジュールの斜視図である。
【図４】従来の回路モジュールを示す図である。
【図５】従来の回路モジュールを示す図である。
【図６】本発明の回路基板を示す図である。
【図７】本発明の回路モジュールを示す図である。
【図８】本発明をＰＯＰに応用した図である。
【符号の説明】
【００５５】
１０：実装基板
１１：導電パターン
１２：フリップチップ（または裏面実装型半導体チップ）
１３：第１の電極
１５：裏面
２０：側面
２１：角部
２２：第２の電極
Ｓ  ：支持部材
ＢＰ：バンプ
【図１】
2009188260.tif 000003
【図２】
2009188260.tif 000004
【図３】
2009188260.tif 000005
【図４】
2009188260.tif 000006
【図５】
2009188260.tif 000007
【図６】
2009188260.tif 000008
【図７】
2009188260.tif 000009
【図８】
2009188260.tif 000010