(57)【要約】【課題】ＣＰＵの不良、ヒューマンインターフェイス制御部に実装される不揮発性メモリの不良、システム制御部の不良が検出された場合、保護制御装置をロックするようにしていたために、ロック期間中は、電力系統の保護制御を全く行えない事態となった。【解決手段】電力系統から系統電気量を取込みディジタル変換する手段１、２と、ディジタル変換された電気量データを用いて保護演算または制御演算を行うＣＰＵ３１，３２を備えた演算処理手段（ＭＲＵ）２１，２２と、ＣＰＵ３１，３２による保護演算または制御演算の結果に基づいて外部機器に制御指令を出力する手段３と、を備えた電力系統を保護制御する装置１０Ａにおいて、演算処理手段（ＭＲＵ）２１，２２を複数個実装し、かつ、各ＣＰＵ３１、３２が相互間で情報受渡しをせずに独立して保護演算または制御演算を行うようにした。【選択図】図１
2009201252.tif 000002
【特許請求の範囲】
【請求項１】
電力系統から系統電気量を取込みディジタル値に変換する入力手段と、
前記入力手段から出力されたディジタル値を用いて保護制御演算を行うＣＰＵを搭載した演算処理手段と、
前記ＣＰＵによる保護制御演算の結果に基づいて外部機器に制御指令を出力する出力手段と、
保護制御演算に用いる整定値の入力および表示を行うヒューマンインターフェイスと、
前記ヒューマンインターフェイスを介して入力された整定値の表示や書き換えの制御を行うヒューマンインターフェイス制御部と、
を備えたディジタル形保護制御装置において、
前記演算処理手段は、前記ＣＰＵに加えて、整定値保存用の不揮発性メモリを備えたものを複数個用意し、これら複数個の演算処理手段をそれぞれ前記入力手段および出力手段に接続するように構成し、
前記ヒューマンインターフェイス制御部は、前記ヒューマンインターフェイスを介して各演算処理手段に備えられている不揮発性メモリの整定値の表示や書き換えの制御を行う機能に加えて、各演算処理手段を監視し、正常な演算処理手段の演算結果を出力する機能を備えていることを特徴とするディジタル形保護制御装置。
【請求項２】
前記複数個の演算処理手段は、それぞれに備えたＣＰＵが相互間で情報受渡しをせずに独立して保護制御演算を行うことを特徴とする請求項１記載のディジタル形保護制御装置。
【請求項３】
前記複数個の演算処理手段は、主保護リレー機能の演算およびシーケンス処理を行うものと、後備保護リレー機能の演算およびシーケンス処理を行うものとに分けられていることを特徴とする請求項１記載のディジタル形保護制御装置。
【請求項４】
前記複数個の演算処理手段は、保護制御演算の結果に加えて、制御指令を出力した時の電流、電圧データを保存する保存メモリをそれぞれに備えたことを特徴とする請求項１記載のディジタル形保護制御装置。
【請求項５】
前記複数個の演算処理手段は、伝送処理部を備えたことを特徴とする請求項１記載のディジタル形保護制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力系統を保護または制御するディジタル形保護制御装置に係り、特に、一部の構成部品の故障時にも継続して使用することを可能にしたディジタル形保護制御装置に関する。
【背景技術】
【０００２】
電力系統には、電力系統の保護または制御を行うための装置としてディジタル形保護制御装置が設置されている。このディジタル形保護制御装置は、電力系統から抽出された電圧、電流等のアナログ電気量および機器状態情報を入力し、アナログ電気量をディジタル量に変換した後、所定の保護制御演算を行って電力系統に事故が発生しているか否かを判定し、事故の発生を検出した場合遮断器に制御指令を出力して電力系統の保護および制御を行うように構成されている（例えば、非特許文献１の第２９頁参照）。
【０００３】
図２は、非特許文献１に記載されているディジタル形保護制御装置を、特に内部構成部品の処理分担に注目して描いた構成図である。  
図２において、従来のディジタル形保護制御装置１０は、電力系統に設置された電圧変成器ＶＴ、変流器ＣＴから出力されたアナログ量の電圧データ、電流データを入力する入力変換器１と、この入力変換器１から入力されたアナログ量をディジタル量に変換して出力するアナログ入力部２と、遮断器や断路器等の開閉器の状態情報の入力および当該開閉器に対する制御指令を出力する入出力処理部３と、ディジタル形保護制御装置１０が処理する保護制御演算のうち、系統電気量から所定のリレー演算を行うＣＰＵ１１と、保護制御演算のうち、入出力処理やリレー演算処理の結果からトリップ指令や投入指令の制御指令出力要否を判定するシーケンス処理を行うＣＰＵ１２と、外部に設置されている通信装置１３との伝送データを送受信する伝送処理部４と、表示パネルやテンキー等を備えたＨＩ（ヒューマンインターフェイス）８を介して整定値の表示や書き換えの制御を行うヒューマンインターフェイス制御部５と、システムバスＢＵＳを介してアナログ入力部２、伝送処理部４、ヒューマンインターフェイス制御部５のデータ受け渡しを制御するシステム制御部６とから構成されている。
【０００４】
そして、この図２のディジタル形保護制御装置１０は、保護制御演算に使用する各種の保護リレーの整定値、装置動作時の情報、あるいは判定方法などの表示や書き換えを行う運用設定を保存する不揮発性メモリ７はヒューマンインターフェイス制御部５に実装されている。
【０００５】
なお、上記の説明において、ＣＰＵとは中央処理装置であり、マイクロプロセッサ（ＭＰＵ）と同義である。また、１−２は入力部であり、入力変換器１とアナログ入力部２とを総称したものである。
【０００６】
ディジタル形保護制御装置は、装置の電源立上げ時などの初期化時に不揮発性メモリ７から値を読み出してＲＡＭに保存し、このＲＡＭに保存された値を使用して上記各種の保護リレーの保護制御演算を実行している（例えば、非特許文献２参照）。
【０００７】
上記のように、従来のディジタル形保護制御装置１０は、保護制御機能を実現するためのリレー演算およびシーケンス処理を複数のＣＰＵ１１および１２で分担して実行する構成になっており、保護制御装置は全てのＣＰＵが正常な状態のときに使用される。
【０００８】
近年、ディジタル形保護制御装置の高機能化により、複数の保護制御機能を１装置に収納することができるようになってきている。例えば、系統事故発生時に遮断範囲の局所化と高速事故除去とを目的とした主保護リレー機能と、これらのバックアップの役割をはたす後備保護リレー機能とを１装置に実装するディジタル形保護制御装置や、主保護リレー機能と、遮断器や断路器などの開閉操作を制御する制御機能とを１装置に実装するディジタル形保護制御装置あるいは保護リレー機能と、事故点の評定の情報を収集する事故点標定機能（ＦＬ機能）を１装置に実装するディジタル形保護制御装置などがある（例えば、非特許文献１の第１７頁参照）。
【０００９】
この様に１装置に複数の機能を実装する場合でも、実装する保護制御機能をリレー演算処理、シーケンス処理、データ保存処理などに分けて処理毎にＣＰＵを割付けて実行している。
【００１０】
このため、一部のＣＰＵやメモリに故障が発生すると保護制御演算全てに故障の影響が及んでしまい、保護制御装置に実装している全ての制御機能をロックせざるを得なかった。
【非特許文献１】社団法人電気協同研究会、「電気協同研究」、第４１巻第４号、第２９頁（演算形デジタルリレーの構成）および第１７頁（第１−３−１表；保護リレーに対するディジタル技術の適用形態）、昭和６１年１月発行
【非特許文献２】社団法人電気協同研究会、「電気協同研究」、第５０巻第１号、第１２３〜１３６頁（マンマシンインターフェースの機能向上策）、平成６年４月発行
【発明の開示】
【発明が解決しようとする課題】
【００１１】
このように従来のディジタル保護制御装置の場合、保護制御演算を行う一部のＣＰＵ（ＣＰＵ１１または１２）の不良、ヒューマンインターフェイス制御部に実装される不揮発性メモリ７の不良、システム制御部６の不良が検出された場合、保護制御装置１０の出力をロックするようにしていたために、ロック期間中は、その保護制御装置１０では電力系統の保護制御を全く行えない事態となり、電力系統の保護制御装置として課題があった。
【００１２】
そこで本発明は、上記課題を解決するためになされたもので、一部のＣＰＵやメモリ等の内部構成要素に故障が発生した場合、保護制御装置全ての機能をロックさせずに、内部構成要素の故障による影響がない機能については継続して使用できるようにしたディジタル形保護制御装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１３】
上記の目的を達成するために、請求項１に係る発明は、
電力系統から系統電気量を取込みディジタル値に変換する入力手段と、
前記入力手段から出力されたディジタル値を用いて保護制御演算を行うＣＰＵを搭載した演算処理手段と、
前記ＣＰＵによる保護制御演算の結果に基づいて外部機器に制御指令を出力する出力手段と、
保護制御演算に用いる整定値の入力および表示を行うヒューマンインターフェイスと、
前記ヒューマンインターフェイスを介して入力された整定値の表示や書き換えの制御を行うヒューマンインターフェイス制御部と、
を備えたディジタル形保護制御装置において、
前記演算処理手段は、前記ＣＰＵに加えて、整定値保存用の不揮発性メモリを備えたものを複数個用意し、これら複数個の演算処理手段をそれぞれ前記入力手段および出力手段に接続するように構成し、
前記ヒューマンインターフェイス制御部は、前記ヒューマンインターフェイスを介して各演算処理手段に備えられている不揮発性メモリの整定値の表示や書き換えの制御を行う機能に加えて、各演算処理手段を監視し、正常な演算処理手段の演算結果を出力する機能を備えていることを特徴とする。
【発明の効果】
【００１４】
本実施の形態によれば、一部のＣＰＵあるいは、メモリ等の構成部品に故障が発生したとしても、故障していない側のＣＰＵで実行している保護制御演算の制御は継続して使用することが可能になるので、保護制御装置全体がロックに至る事態を防ぐことができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明に係る実施形態について説明する。なお、図２中の部品と同一部品には同一符号を、また、対応する部分には添字（Ａ、ａ、ｂ等）を付けて説明する。
【００１６】
［構成］
図１は本発明の実施形態におけるディジタル形保護制御装置の一例を、特に内部構成部品の処理分担に注目して描いた構成図である。
【００１７】
図１において、本実施形態のディジタル形保護制御装置１０Ａは、電力系統に設置された電圧変成器ＶＴ、変流器ＣＴによってそれぞれ抽出された系統電圧および系統電流を取込む入力変換器１と、この入力変換器１から出力された入力情報をディジタル変換するアナログ入力部２と、遮断器や断路器等の開閉器の状態情報の入力および当該開閉器に対する制御指令を出力する入出力処理部３と、アナログ入力部２から出力された系統電気量のディジタル値を保護演算プログラムに基づいて保護制御機能（例えば、主保護リレー機能）を演算するリレー演算処理１１ａと、リレー演算処理１１ａの結果から電力系統に設置されている開閉機器への制御指令を出力するか否かの判断を行うシーケンス処理１２ａを実行するＣＰＵ３１と、このＣＰＵ３１で使用する整定値を保存する不揮発性メモリ７ａと、ＣＰＵ３１から開閉機器へ制御指令を出力したときに電圧、電流データおよびリレー演算処理の結果を保存するデータ保存メモリ９ａとを実装する演算処理部（ＭＲＵ）２１と、前記アナログ入力部２から出力された系統電気量のディジタル値を別の保護演算プログラムに基づいて別の保護制御機能（例えば、後備保護リレー機能）を演算するリレー演算処理１１ｂと、このリレー演算処理１１ｂの結果から電力系統に設置されている開閉機器への制御指令を出力するか否かの判断を行うシーケンス処理１２ｂを実行するＣＰＵ３２と、このＣＰＵ３２で使用する整定値と保存する不揮発性メモリ７ｂと、ＣＰＵ３２から開閉機器へ制御指令を出力したときに電力系統から取込んでいる電圧、電流データおよびリレー演算処理の結果を保存するデータ保存メモリ９ｂとを実装する演算処理部（ＭＲＵ）２２と、表示パネルやテンキー等を備え、保護制御演算に用いる整定値の入力および表示を行うヒューマンインターフェイス（ＨＩ）８と、このヒューマンインターフェイス（ＨＩ）８から入力された整定値の表示や書き換え等の制御を行うヒューマンインターフェイス制御部５Ａを備えている。このヒューマンインターフェイス制御部５Ａは、図２のヒューマンインターフェイス制御部５とは異なる構成および機能を備えている。
【００１８】
すなわち、本発明のヒューマンインターフェイス制御部５Ａは、不揮発性メモリ７を実装しておらず、しかも、演算処理部（ＭＲＵ）２１および２２の常時監視を行って、当該演算処理部（ＭＲＵ）２１あるいは２２の不良または、演算処理部（ＭＲＵ）２１、２２のメモリにアクセス出来ない場合でも、不良検出箇所を除く演算処理部（ＭＲＵ）２１、２２とは正常にデータの受渡しができるようにした切替処理を実装している。このため、一方の演算処理部（ＭＲＵ）に実装されているＣＰＵあるいは不揮発性メモリに不良があった場合、他方の正常な演算処理部（ＭＲＵ）に切替えることによって、正常な演算処理部（ＭＲＵ）で電力系統の保護制御を行うことが可能になっている。
【００１９】
なお、演算処理部（ＭＲＵ）２１側と、演算処理部（ＭＲＵ）２２側とは一方の不具合が他方に波及することの無いように、基板が独立して構成され、また、電源も独立している。また、通信装置１３とデータ送受信を行なう場合は、伝送処理部４が演算処理部（ＭＲＵ）２２に実装されることもある。
【００２０】
［作用］
以下、演算処理部（ＭＲＵ）２１または２２に搭載した構成部品の故障ケース毎に作用を説明する。
【００２１】
（ｉ）ＣＰＵ３２の故障
ディジタル形保護継電装置１０Ａの運用中に、例えば、演算処理部（ＭＲＵ）２２側のＣＰＵ３２で故障が発生すると、ヒューマンインターフェイス制御部５Ａによってこの故障が検出され、ヒューマンインターフェイス制御部５ＡはＣＰＵ３２からの制御指令をロックする。これによりＣＰＵ３２で処理している保護制御機能は使用できなくなるが、演算処理部（ＭＲＵ）２１側では、ＣＰＵ３１が正常であるためＣＰＵ３１からの制御指令をロックすることはない。この結果、演算処理部（ＭＲＵ）２１側で電力系統の保護制御を行うことになる。
【００２２】
なお、演算処理部（ＭＲＵ）２１側と、演算処理部（ＭＲＵ）２２側とは前述したように、一方の不具合が他方に波及することの無いように独立して構成されているため、故障しているＣＰＵ３２を交換する際は、正常なＣＰＵ３１の演算を損なうことなく交換が可能になる。
【００２３】
また、一般にディジタル形保護継電装置の場合、ＣＰＵをリスタートさせる機能を実装しているため、ＣＰＵが一過性の不良時の場合には、リスタートが実行されることによって再び正常なＣＰＵとしての演算を行うことができる。
【００２４】
（ii）不揮発性メモリ７ｂの故障、
次に、ディジタル形保護継電装置１０Ａの運用中に、例えば、演算処理部（ＭＲＵ）２２側のＣＰＵ３２で使用する整定値を保存している不揮発性メモリ７ｂが故障した場合、ヒューマンインターフェイス制御部５Ａは、この故障を検出してＣＰＵ３２からの制御指令をロックする。これによりＣＰＵ３２で処理している保護制御機能は使用できなくなるが、正常な演算処理部（ＭＲＵ）２１側は、不揮発性メモリ７ｂの故障による影響を受けないため、保護制御機能はロックされず、演算処理部（ＭＲＵ）２１側で電力系統の保護制御を行うことになる。
【００２５】
（iii）メモリ９ｂの故障、
演算処理部（ＭＲＵ）２２側のＣＰＵ３２の保護制御演算結果を保存するメモリ９ｂが故障した場合、ＣＰＵ３２の演算結果は保存できなくなる。しかし、演算処理部（ＭＲＵ）２１はメモリ９ｂの故障の影響を受けないため、ＣＰＵ３１の保護制御演算結果は正常にメモリ９ａに保存することが可能になる。
【００２６】
なお、以上の作用では、演算処理部（ＭＲＵ）２２側に故障が発生した場合を説明したが、演算処理部（ＭＲＵ）２１側に故障が発生した場合も、ヒューマンインターフェイス制御部５Ａは同様に機能し、正常なＣＰＵ３２からの制御指令をロックせずに演算処理部（ＭＲＵ）２２側で電力系統の保護制御を行うことは言うまでもない。
【００２７】
［効果］
以上述べたように、本実施形態によれば、複数の演算処理部にそれぞれ搭載したＣＰＵのうち、任意の演算処理部のＣＰＵで故障が発生したとしても、他の正常な演算処理部のＣＰＵで実行している保護制御演算の制御は継続して使用することが可能なディジタル形保護継電装置を提供することができる。
【００２８】
また、ＣＰＵを交換する際は、正常なＣＰＵの演算を損なうことなく交換が可能になる。さらに、ＣＰＵの一過性不良時の場合には、一般にＣＰＵをリスタートさせる機能が実装されることが多い。本実施形態ではこのリスタートが実行された場合でも正常なＣＰＵの演算を損なうことがない。
【００２９】
また、本実施形態によれば、複数の演算処理部（ＭＲＵ）にそれぞれ搭載した不揮発性メモリが故障した場合、故障した側の演算処理部（ＭＲＵ）のＣＰＵでは正常な処理ができないため、当該ＣＰＵからの制御指令はロックするため、その保護制御機能は使用できなくなるが、正常な演算処理部側は故障した不揮発性メモリの故障による影響を受けないため、保護制御演算の制御は継続して使用することが可能になり、保護制御機能がロックされることはない。また、不揮発性メモリを交換する際は、正常な不揮発性メモリの内容を損なうことなく交換することができ、整定値の再入力作業や再入力による保護制御演算の試験省力化が図れる。
【００３０】
さらに、本実施形態によれば、ＣＰＵの保護制御演算結果を保存する一方のメモリが故障したしても、正常なメモリを実装している演算処理部側の保護制御演算の結果は正常に保存することが可能になるので、一部の保護制御演算がロックされていても、正常に使用している機能で装置動作があった場合の動作解析が可能になる。また、動作結果だけでなく不良発生時のデータ保存も分けることで、不良発生時の解析が可能となる。
【００３１】
さらにまた、本実施形態によれば、一部のＣＰＵで故障が発生していても故障していないＣＰＵの整定値に対して入力及び表示を継続して行うことができる。また、不揮発性メモリの実装位置や使用している演算処理部を意識することなく一つのＨＩから整定値の操作をすることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施形態に係るディジタル形保護制御装置の内部構成部品の処理分担を示す構成図。
【図２】従来のディジタル形保護制御装置の内部構成部品の処理分担を示す構成図。
【符号の説明】
【００３３】
１…入力変換器、２…アナログ入力部、１−２…入力手段、３…入出力処理部、４…伝送処理部、５Ａ…ヒューマンインターフェイス制御部、６…システム制御部、７ａ、７ｂ…不揮発性メモリ、８…ヒューマンインターフェイス（ＨＩ）、９ａ、９ｂ…メモリ、１０Ａ…ディジタル形保護制御装置、２１、２２…演算処理部（ＭＲＵ）、３１、３２…ＣＰＵ。
【図１】
2009201252.tif 000003
【図２】
2009201252.tif 000004