(57)【要約】【課題】窒化シリコンからなる電荷蓄積部を備えたメモリー素子で、より長時間安定に電子を保持できるようにする。【解決手段】基板１０１の上に形成された層間絶縁層１０２と、層間絶縁層１０２の上に形成されたゲート電極１０３と、ゲート電極１０３を覆うように形成された下部絶縁層１０４と、下部絶縁層１０４の上に形成された窒化シリコンからなる電荷蓄積部１０５と、電荷蓄積部１０５の上にこれを覆うように形成された上部絶縁層１０６と、上部絶縁層１０６の上に形成されたチャネル層１０７と、チャネル層１０７のチャネルが形成される領域を挟むように配置されたソース１０８およびドレイン１０９とを備え、電荷蓄積部１０５を構成している窒化シリコンに、窒化シリコンを構成している原子とは未結合状態で導入された水素原子を含むようにした。【選択図】  図１
2009188092.tif 000002
【特許請求の範囲】
【請求項１】
窒化シリコンから構成された電荷蓄積部を少なくとも備えるメモリー素子であって、
前記窒化シリコンに導入された酸素および水素からなる原子団、および前記窒化シリコンを構成している原子とは未結合状態で前記窒化シリコンに導入された水素原子のいずれかを含み、
前記電荷蓄積部は、前記原子団および前記水素原子のいずれかが電子を捕獲することで電荷を蓄積する
ことを特徴とするメモリー素子。
【請求項２】
請求項１記載のメモリー素子において、
前記水素原子は、電子を捕獲することで前記窒化シリコンを構成しているシリコンと結合した状態となる
ことを特徴とするメモリー素子。
【請求項３】
請求項１記載のメモリー素子において、
前記原子団は、電子を捕獲することで前記窒化シリコンを構成している２つのシリコンと前記原子団の酸素とが結合した状態となる
ことを特徴とするメモリー素子。
【請求項４】
請求項１〜３のいずれか１項に記載のメモリー素子において、
前記窒化シリコンは、シリコンのダングリングボンドが水素で終端されている
ことを特徴とするメモリー素子。
【請求項５】
請求項１〜４のいずれか１項に記載のメモリー素子において、
前記電荷蓄積部と、
この電荷蓄積部を挟むように形成された第１絶縁層および第２絶縁層と、
前記電荷蓄積部に前記第１絶縁層を介して設けられたゲート電極と、
前記第２絶縁層を介して設けられたチャネル層と、
このチャネル層に接して設けられたソースおよびドレインと
を少なくとも備えることを特徴とするメモリー素子。
【請求項６】
窒化シリコンから構成された電荷蓄積部を少なくとも備えるメモリー素子の製造方法であって、
窒化シリコンからなる電荷蓄積部に水素原子を導入し、窒化シリコンを構成している原子とは未結合状態の水素原子が導入された状態とする第１工程と、
前記電荷蓄積部の電位を負の状態として前記未結合状態の水素原子が電子を捕獲して前記電荷蓄積部を構成するシリコン原子に結合した状態とする第２工程と、
前記電荷蓄積部を所定温度に加熱して前記電荷蓄積部に過酸化水素の気体を作用させ、電子を捕獲して前記電荷蓄積部を構成するシリコン原子に結合した水素原子を、酸素および水素からなる原子団に置換する第３工程と
を少なくとも備えることを特徴とするメモリー素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化シリコンからなる電荷蓄積部を備えたメモリー素子およびその製造方法に関するものである。
【背景技術】
【０００２】
近年の技術の発展に伴い、マイコン制御により利便性を増した家庭用品および車両の開発が進んでいる。これらの用途に用いられるマイコンは、電源をオフにしていてもプログラムが消去されることなく、電源をＯＮにすれば直ちにマイコンが起動して動作することが要求される。このために、電源を必要とせずに記憶を長時間保持するメモリー素子（装置）が、不可欠な存在となっている。特に、安全性が最優先される車両制御用マイコンのメモリー素子においては、過酷な条件においても何年もプログラムを失うことなく正常動作することが要求される。
【０００３】
これらの用途に現在使用されているフラッシュメモリーには、バンドギャップの大きな半導体、窒化シリコンに電荷を保持させることを原理とした浮遊ゲート型構造やＭＯＮＯＳ（Metal Oxide Nitride Oxide Semiconductor）型のものがある。浮遊ゲート型構造のメモリー素子では、トンネル絶縁膜に一部でも絶縁不良が発生すると、浮遊ゲートに蓄積した電荷が抜けてしまうため、トンネル絶縁膜の薄膜化が容易ではなく、メモリーセルの微細化が容易ではない。
【０００４】
一方、ＮＲＯＭ（Nitride ＲＯＭ）とも呼ばれるＭＯＮＯＳ型のメモリー素子は、絶縁材料である窒化シリコンから電荷蓄積部が構成され、蓄積される電子は、窒化シリコンの捕獲準位に捕獲される。ここで、窒化シリコンが完全結晶である場合には、ギャップ中に電子を捕獲する準位は存在しない。このため、ＮＲＯＭ型のメモリー素子では、電荷を捕獲させるための窒化シリコンのギャップ中に準位を持たせることが必要になる。ところが、現在のところ、この電子を捕獲させる準位の起源は解明されないままメモリー素子の開発が進められている。
【０００５】
このような現状の中で、ＮＲＯＭ型のメモリー素子では、例えば、窒化シリコンに存在する窒素抜けによる原子空孔の存在を水素で終端することにより、窒化シリコンの結晶性劣化を抑えて電荷保持性能を上げている（特許文献１参照）。また、窒素抜け部位に生じるシリコンダングリングボンド（dangling bond）を水素で終端した構造は、電子の捕獲準位（トラップ）になることが、理論計算により予測されている（非特許文献１参照）。
【０００６】
【特許文献１】特開２００６−３１９１８６号公報
【非特許文献１】M. Petersen, et al.,"Density functional theory study of traps in silicon nitride memorise", Appl. Phys. Lett., Vol.89, pp.053511-1-053511-3 (2006).
【非特許文献２】Y.Kamigaki, et al., "A new portrayal of electron and hole traps in amorphous silicon nitride", J.Appl.Phys., vol.66, No.5, pp.2211-2215, 1990.
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に開示された窒化シリコンにはいくつかの問題がある。非特許文献１にも指摘されているように、窒素抜けにより発生したシリコンダングリングボンドを水素で終端した構造は、ここに印加する電位を制御することで、電子に限らず正孔も捕獲することが可能となる。このことは、窒化シリコンからなる電荷蓄積部を用いたＮＲＯＭ型のメモリー素子では、メモリーを読み書きする動作を繰り返すうちに、所定の確率で意図せぬ正孔注入が発生し、捕獲した電子が少しずつ減少することを示している。これでは、メモリー保持性能に絶対的信頼性がおけないことになる。
【０００８】
本発明は、以上のような問題点を解消するためになされたものであり、窒化シリコンからなる電荷蓄積部を備えたメモリー素子で、より長時間安定に電子を保持できるようにすることを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係るメモリー素子は、窒化シリコンから構成された電荷蓄積部を少なくとも備えるメモリー素子であって、窒化シリコンに導入された酸素および水素からなる原子団、および窒化シリコンを構成している原子とは未結合状態で窒化シリコンに導入された水素原子のいずれかを含み、電荷蓄積部は、原子団および水素原子のいずれかが電子を捕獲することで電荷を蓄積するものである。
【００１０】
また、本発明に係るメモリー素子の製造方法は、窒化シリコンから構成された電荷蓄積部を少なくとも備えるメモリー素子の製造方法であって、窒化シリコンからなる電荷蓄積部に水素原子を導入し、窒化シリコンを構成している原子とは未結合状態の水素原子が導入された状態とする第１工程と、電荷蓄積部の電位を負の状態として未結合状態の水素原子が電子を捕獲して電荷蓄積部を構成するシリコン原子に結合した状態とする第２工程と、電荷蓄積部を所定温度に加熱して電荷蓄積部に過酸化水素の気体を作用させ、電子を捕獲して電荷蓄積部を構成するシリコン原子に結合した水素原子を、酸素および水素からなる原子団に置換する第３工程とを少なくとも備える。
【発明の効果】
【００１１】
以上説明したように、本発明によれば、電荷蓄積部を構成する窒化シリコンに、酸素および水素からなる原子団、もしくは、窒化シリコンを構成している原子とは未結合状態の水素原子が導入されているようにしたので、より長時間安定に電子を保持できるようなるという優れた効果が得られる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について図を参照して説明する。
【００１３】
［実施の形態１］
始めに、実施の形態１について説明する。図１は、本発明の実施の形態１におけるメモリー素子の構成例を示す構成図である。このメモリー素子は、例えば、単結晶シリコンからなる基板１０１と、基板１０１の上に形成された層間絶縁層１０２と、層間絶縁層１０２の上に形成されたゲート電極１０３と、ゲート電極１０３を覆うように形成された下部絶縁層（第１絶縁層）１０４と、下部絶縁層１０４の上に形成された窒化シリコンからなる電荷蓄積部１０５と、電荷蓄積部１０５の上にこれを覆うように形成された上部絶縁層（第２絶縁層）１０６と、上部絶縁層１０６の上に形成されたチャネル層１０７と、チャネル層１０７のチャネルが形成される領域を挟むように配置されたソース１０８およびドレイン１０９とを備える。これらの構成は、よく知られたＭＯＮＯＳ型のメモリー素子と同様である。
【００１４】
本実施の形態のメモリー素子は、電荷蓄積部１０５を構成している窒化シリコンに、窒化シリコンを構成している原子とは未結合状態で導入された水素原子を含むようにした。この水素原子は、電荷蓄積部１０５を構成している窒化シリコンのシリコンのダングリングボンドを終端している水素ではない。いわゆる窒素抜けのない窒化シリコン膜を形成することは簡単ではなく、一般には、よく知られた技術により形成される窒化シリコン膜には窒素抜けなどが存在し、結果として、シリコンダングリングボンドが存在する。このような状態は、窒化シリコンの結晶性の劣化を招くため、水素で終端している。
【００１５】
本実施の形態のメモリー素子においても、電荷蓄積部１０５を構成している窒化シリコンは、シリコンダングリングボンドが水素で終端されている。本実施の形態のメモリー素子では、上述したようにシリコンダングリングボンドを終端している水素に加え、電荷蓄積部１０５を構成している窒化シリコンに、電子を捕獲していない状態ではシリコンなど他の原子とは未結合の状態の水素原子が、導入されているようにしたものである。この水素原子について、以降では、シリコンダングリングボンドを終端している水素原子と区別するために、余剰水素原子と呼ぶことにする。このように、本実施の形態のメモリー素子では、上述したように、電荷蓄積部１０５を構成している窒化シリコンに余剰水素原子が導入されているとことに特徴がある。
【００１６】
次に、本実施の形態のメモリー素子の電荷蓄積部１０５における、余剰水素原子による電子の捕獲について、図２を用いて説明する。図２は、電荷蓄積部１０５を構成する窒化シリコンにおける化学構造を立体的に示す斜視図である。なお、図２では、シリコンダングリングボンドを終端している水素は省略している。窒化シリコンに導入した余剰水素原子は、電荷蓄積部１０５に電荷が注入（印加）されることで電子を捕獲すると、図２中の領域（ａ）に示すように、窒化シリコンを構成しているシリコン原子１５１に結合する余剰水素原子１５３となる。
【００１７】
通常では、電子を捕獲した水素原子は、原子周りのクーロンエネルギーが上昇して不安定になるものと考えられる。ここで、図２の領域（ｂ）に示す状態に比較して領域（ａ）に示すように、原子を捕獲した余剰水素原子１５３がシリコン原子１５１に結合し、シリコン原子１５１と窒素原子１５２との結合による格子の構造が変形（構造緩和）して格子のエネルギーを下げ、クーロンエネルギーの上昇分を補って安定化するものと考えられる。
【００１８】
このような、シリコン原子１５１との結合を伴う余剰水素原子１５３による電子の捕獲は、窒化シリコンの周囲の電位（電荷蓄積部１０５に印加された電位）が、窒化シリコン膜の価電子帯の上端（禁制帯側端）から計って２ｅＶの状態に対応する状態に達した場合に安定となる。なお、これは、電子にとっての電位であり、電荷蓄積部１０５に対する印加電圧としては、「−２ｅＶ」に相当するものとなる。この状態を図３に示す。図３は、電荷蓄積部１０５の周囲の電位に対する様々な荷電状態のエネルギーを示したものであり、横軸のフェルミエネルギーは、電荷蓄積部１０５に印加される電圧の絶対値の推移に対応している。また、縦軸の全エネルギーは、窒化シリコンにおける内部エネルギー（エンタルピー）に対応している。
【００１９】
図３において、「０」の直線は、印加される電位の変化に対する余剰水素原子が導入された状態の窒化シリコンの内部エネルギーの変化を示している。また、図３において「−１．０」の直線は、導入された余剰水素原子が電子を捕獲した状態における、印加される電位の変化に対する窒化シリコンの内部エネルギーの変化を示している。なお、図３において、「＋１．０」の直線は、導入された余剰水素原子における電子が足りない状態（正孔を捕獲した状態）における、印加される電位の変化に対する窒化シリコンの内部エネルギーの変化を示している。図３よりわかるように、印加される電圧が、「−２ｅＶ」に相当する絶対値より大きい状態であれば、余剰水素原子は電子を捕獲している状態の方が安定していることがわかる。
【００２０】
例えば、電荷蓄積部１０５を挟む下部絶縁層１０４および上部絶縁層１０６は、例えば、酸化シリコンから構成されていればよい。なお、下部絶縁層１０４および上部絶縁層１０６は、酸化シリコンに限らず、窒化シリコンよりバンドギャップエネルギーの大きい絶縁体から構成されていればよい。また、ゲート電極１０３はポリシリコンから構成されていればよい。このような構成において、ポリシリコンのバンドオフセットを考慮すると、本実施の形態におけるメモリー素子の動作においては、電荷蓄積部１０５に対して印加される電圧（絶対値）が、窒化シリコンの伝導体端から計って３ｅＶより低くなるような状態はほとんど発生しない。従って、本実施の形態におけるメモリー素子によれば、余剰水素原子により電子を捕獲する状態が、より安定して長期にわたって得られるようになる。
【００２１】
なお、図３からわかるように、余剰水素原子における電子捕獲状態は、電荷蓄積部１０５に対して印加される電位の状態により解消可能であり、余剰水素原子を中性の状態とすることができる。このように、本実施の形態におけるメモリー素子では、余剰水素原子の電子捕獲状態を安定した状態に保持できるとともに、余剰水素原子を中性の状態にすることが可能であり、いわゆる書き換え可能なメモリー装置に適用することができる。例えば、ゲート電極１０３に所定の電圧を印加することで下部絶縁層１０４を通して電荷蓄積部１０５に電子を注入すること、電荷蓄積部１０５に電荷を蓄積（メモリー書き込み）することができる。また、電荷蓄積部１０５に電荷が蓄積されている場合と蓄積されていない場合とで、ソース１０８およびドレイン１０９の間のチャネル層１０７を流れる電流が変化する。これらの差により、メモリーの読み出しができる。
【００２２】
次に、本実施の形態におけるメモリー素子の製造方法について、図４（ａ）〜図４（ｄ）を用いて簡単に説明する。まず、図４（ａ）に示すように、基板１０１の上に層間絶縁層１０２が形成された状態とし、この上に膜厚５００ｎｍ程度のゲート電極１０３が形成された状態とする。例えば、よく知られたＣＶＤ（Chemical Vapor Deposition）法により、基板１０１の上に酸化シリコンを堆積してこの膜を形成することで、層間絶縁層１０２が形成できる。また、単結晶シリコンからなる基板１０１の表面を、熱酸化法により酸化することで、層間絶縁層１０２が形成された状態としてもよい。
【００２３】
また、例えば、層間絶縁層１０２の上に、ＣＶＤ法でシリコンを堆積することで、所定の不純物が高濃度に導入されたポリシリコン膜が形成された状態とし、これを公知のフォトリソグラフィー技術およびエッチング技術によりパターニングすることで、ゲート電極１０３が形成された状態とすることができる。
【００２４】
次に、図４（ｂ）に示すように、層間絶縁層１０２の上に、ゲート電極１０３を埋めるように下部絶縁層１０４が形成された状態とし、この上に、電荷蓄積部１０５となる窒化シリコンパターン１０５ａが形成された状態とする。例えば、よく知られたＣＶＤ法により酸化シリコンを堆積することで、下部絶縁層１０４が形成できる（特許文献１参照）。下部絶縁層１０４は、ゲート電極１０３上の膜厚が５０〜１００ｎｍ程度であればよい。また、下部絶縁層１０４の上に、よく知られたＣＶＤ法により窒化シリコンを堆積して窒化シリコン膜が形成された状態とし、これを公知のフォトリソグラフィー技術とエッチング技術とによりパターニングすることで、窒化シリコンパターン１０５ａが形成できる。窒化シリコンパターン１０５ａは、膜厚１０〜３０ｎｍ程度であればよい。
【００２５】
次に、窒化シリコンパターン１０５ａに原子状水素を導入し、窒化シリコンを構成している原子とは未結合状態で導入された水素原子（余剰水素原子）が含まれた状態とする。例えばよく知られた水素シンター処理により、水素原子を導入すればよい。所定の処理装置を用い、基板１０１を加熱した状態で水素を導入して所定時間作用させるなどのことにより、図４（ｃ）に示すように、電荷蓄積部１０５が形成された状態とすればよい。また、よく知られているように、水素を導入する入口にタングステンフィラメントを配置し、タングステンフィラメントを通電加熱してここを通過する水素分子を原子状に分解することで、水素原子を導入することができる。
【００２６】
このとき、形成した窒化シリコンパターン１０５ａ（電荷蓄積部１０５）以外の領域をマスクパターンで覆い隠しておくことで、選択的に窒化シリコンパターン１０５ａに原子状水素が導入されるようにすればよい。なお、窒化シリコンの膜を形成した後に、この窒化シリコン膜に原子状水素を導入し、この後、原子状水素を導入した窒化シリコン膜をパターニングして電荷蓄積部１０５を形成するようにしてもよい。例えば、導入した余剰水素原子に電子を捕獲させた状態としておけば、より容易にパターニングをすることが可能となるものと考えられる。
【００２７】
ここで、一般には、窒化シリコンパターン１０５ａは、窒素抜けなどにより発生しているシリコンダングリングボンドを備えている。上述した原子状水素の導入により、まず、シリコンダングリングボンドを水素原子で終端する。ダングリングボンドが水素で終端されている状態は、例えば、よく知られた電子スピン共鳴吸収（ＥＳＲ）測定により確認できる（非特許文献２参照）。非特許文献２に示されているように、ＥＳＲ測定は、ダングリングボンドに存在する電子スピン密度を測定する手法である。水素を導入している状態でＥＳＲ測定を行うことで、全てのシリコンダングリングボンドが水素で終端されたことを確認することができる。例えば、全てのシリコンダングリングボンドが水素で終端された状態より、さらに原子状水素を導入することで、ダングリングボンドのない完全な部位に、余剰水素原子が導入（供給）された状態が出現する。
【００２８】
以上のようにして余剰水素原子を導入した電荷蓄積部１０５を形成した後、図４（ｄ）に示すように、上述した下部絶縁層１０４と同様にすることで、電荷蓄積部１０５を埋め込むように上部絶縁層１０６が形成された状態とする。また、公知のイオン注入法などによりソースドレインを形成したシリコン基板を他に用意し、これを上部絶縁層１０６の上に貼り合わせることで、チャネル層１０７およびソース１０８，ドレイン１０９が形成された状態とすればよい。
【００２９】
［実施の形態２］
次に、本発明の実施の形態２について説明する。本実施の形態のメモリー素子は、電荷蓄積部１０５を構成している窒化シリコンに、酸素および水素からなる原子団である水酸基（ＯＨ）が導入されているようにしたものである。水酸基は、電子を捕獲した状態で窒化シリコンに導入されている。従って、本実施の形態のメモリー素子は、ＲＯＭに適用できる。なお、他の構成は、前述した実施の形態１のメモリー素子と同様であり、説明は省略する。
【００３０】
前述したように、実施の形態１におけるメモリー素子では、電荷蓄積部１０５におけるエネルギーの絶対値が２ｅＶより大きい状態であれば、余剰水素原子は電子を捕獲している状態の方が安定している。しかしながら、図３の「＋１．０」の直線に示すように、エネルギーの絶対値が２ｅＶより小さくなると、余剰水素原子は、正孔を捕獲した方が安定となる。この状態を図５に示す。上述したように正孔を捕獲した余剰水素原子１５３は、窒化シリコンを構成している窒素原子１５２に結合する。なお、図５では、シリコンダングリングボンドを終端している水素は省略している。
【００３１】
このように、実施の形態１においては、電荷蓄積部１０５を備えるメモリー素子の周辺に、低い電位を印加した場合には、電荷蓄積部１０５に導入されている余剰水素原子は正孔を捕獲する状態になり、電子の捕獲量を減少させることになる。これは、メモリー素子における記憶保持を阻害する方向である。
【００３２】
上述したことに対し、本実施の形態２におけるメモリー素子では、電荷蓄積部１０５における電子捕獲中心を水酸基としたので、非常に安定した状態で電子を捕獲するとができるようになる。窒化シリコンに導入された水酸基１５５は、図６の領域（ａ）に示すように、構造緩和し、酸素原子１５４が２つのシリコン原子１５１と結合する。水酸基１５５が結合するため、領域（ａ）の窒素原子１５２は、領域（ｂ）の窒素原子１５２に比較して配置が変化している。電子を捕獲した水酸基１５５が、上述したように、酸素原子１５４と２つのシリコン原子１５１とが結合した状態となり、非常に安定した状態となる。なお、図６では、シリコンダングリングボンドを終端している水素は省略している。
【００３３】
図７に、水酸基を導入した状態の窒化シリコンにおける様々な荷電状態のエネルギーを示す。図７から明らかなように、水酸基が電子を捕獲した状態は、窒化シリコンの周囲の電位が、窒化シリコン膜の価電子帯の上端から１ｅＶの状態で、既に安定しており、非常に低い電位にまで下がらない限り、水酸基は電子を捕獲し続けることになる。水酸基が電子を捕獲している状態のエネルギーは、電子を放出して中性の状態のエネルギーよりも、１．５ｅＶ以上安定である。熱力学的な考察をすると、本実施の形態２のメモリー素子は、１５０℃において電子放出がおきるまでの時定数が１０年を上回る安定性を有している。
【００３４】
次に、本実施の形態におけるメモリー素子の製造方法について、図８（ｃ）および図８（ｄ）を用いて簡単に説明する。なお、電荷蓄積部１０５となる窒化シリコンのパターンの形成までは、前述した実施の形態１の場合と同様（図４（ａ），図４（ｂ）参照）であり、以下では説明を省略する。
【００３５】
まず、前述同様に下部絶縁層１０４の上に窒化シリコンのパターンを形成した後、やはり、前述同様にすることで、窒化シリコンのシリコンダングリングボンドを水素で終端するとともに、窒化シリコン中に余剰水素原子が導入された状態とする。また、このようにして導入された余剰水素原子を負に帯電させた状態（余剰水素原子が電子を捕獲した状態）に固定するために、窒化シリコンのパターンの周辺の電位を負にする。例えば、図８（ｃ’）に示すように、ゲート電極１０３を負の電位とする。このことにより、導入された余剰水素原子は、窒化シリコンを構成しているシリコン原子に結合した状態となる。
【００３６】
加えて、余剰水素原子が導入された電荷蓄積部１０５が、過酸化水素（Ｈ2Ｏ2）の蒸気（気体）８０１に曝された状態とし、基板１０１が６００℃程度に加熱された状態とし、これらの状態を２〜３時間保持する。この処理により、シリコン原子に結合した電子捕獲水素原子が、酸素および水素からなる原子団である水酸基（ＯＨ）に置換される。また、置換された水酸基は、電子を捕獲した状態となる。この置換は、「Ｈ2Ｏ2＋−Ｈ-→Ｈ2Ｏ＋−ＯＨ-」の化学反応で示されるものと考えられる。なお、「−Ｈ-」および「−ＯＨ-」は、窒化シリコン（電荷蓄積部１０５）のシリコン原子に結合しているものである。
【００３７】
以上のようにして、負に帯電させ（電子を捕獲させ）て固定された余剰水素原子を水酸基に置換した後、図８（ｄ）に示すように、電荷蓄積部１０５を埋め込むように上部絶縁層１０６が形成された状態とする。また、公知のイオン注入法などによりソースドレインを形成したシリコン基板を他に用意し、これを上部絶縁層１０６の上に貼り合わせることで、チャネル層１０７およびソース１０８，ドレイン１０９が形成された状態とすればよい。これらは、図４（ｄ）を用いて説明した実施の形態１におけるメモリー素子の場合と同様である。
【産業上の利用可能性】
【００３８】
本発明におけるメモリー素子は、宇宙や海底などの過酷な環境や、車両などの安全性が要求される場合に使用される半導体装置におけるメモリー素子に適用可能である。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態１におけるメモリー素子の構成例を示す構成図である。
【図２】電荷蓄積部１０５を構成する窒化シリコンにおける化学構造を立体的に示す斜視図である。
【図３】電荷蓄積部１０５の周囲の電位に対する様々な荷電状態のエネルギーを示した特性図である。
【図４】実施の形態１におけるメモリー素子の製造方法例を説明する工程図である。
【図５】構成する窒化シリコンにおける化学構造を立体的に示す斜視図である。
【図６】電荷蓄積部１０５を構成する窒化シリコンにおける化学構造を立体的に示す斜視図である。
【図７】水酸基を導入した状態の窒化シリコンにおける様々な荷電状態のエネルギーを示す特性図である。
【図８】実施の形態２におけるメモリー素子の製造方法例を説明する工程図である。
【符号の説明】
【００４０】
１０１…基板、１０２…層間絶縁層、１０３…ゲート電極、１０４…下部絶縁層（第１絶縁層）、１０５…電荷蓄積部、１０６…上部絶縁層（第２絶縁層）、１０７…チャネル層、１０８…ソース、１０９…ドレイン。
【図１】
2009188092.tif 000003
【図２】
2009188092.tif 000004
【図３】
2009188092.tif 000005
【図４】
2009188092.tif 000006
【図５】
2009188092.tif 000007
【図６】
2009188092.tif 000008
【図７】
2009188092.tif 000009
【図８】
2009188092.tif 000010