(57)【要約】【課題】出力電流が遮断された状態を解除する際に出力電圧のオーバーシュートを抑制できる電源回路を提供する。【解決手段】電源入力端子２８と電源出力端子３０との間の通電経路に介在するトランジスタＴ２１、Ｔ２２への駆動電流の供給を制御するトランジスタＴ２３のベースとグランド端子２９との間に互いに並列に接続されたトランジスタＴ２４〜Ｔ２６を設ける。過熱、過電流、過電圧などの異常が生じた場合に出力される異常検出信号Ｓａ〜Ｓｃに基づいて、トランジスタＴ２４〜Ｔ２６をオン駆動する。【選択図】図１
2009223635.tif 000002
【特許請求の範囲】
【請求項１】
電源入力端子と電源出力端子との間に介在するＮＰＮ形またはＮチャネル型の主トランジスタと、
前記主トランジスタの制御端子に駆動信号を供給する駆動信号供給回路と、
前記主トランジスタの制御端子とグランド端子との間に介在するＰＮＰ形またはＰチャネル型の出力制御用トランジスタと、
前記グランド端子の電位を基準として前記電源出力端子における出力電圧に応じた検出電圧と前記出力電圧の目標値に対応した参照電圧とを入力し、前記検出電圧が前記参照電圧よりも高い期間にあっては前記出力制御用トランジスタの制御端子電位をグランド電位に向けて変化させ、前記検出電圧が前記参照電圧よりも低い期間にあっては前記出力制御用トランジスタの制御端子電位をグランド電位から離間させるように変化させるオペアンプと、
前記出力制御用トランジスタの制御端子と前記グランド端子との間に介在し、外部から出力遮断信号が入力されている期間にオン駆動される出力遮断用トランジスタとを備えていることを特徴とする電源回路。
【請求項２】
前記出力遮断信号は複数存在し、
複数の前記出力遮断信号にそれぞれ対応する複数の前記出力遮断用トランジスタを備えていることを特徴とする請求項１記載の電源回路。
【請求項３】
前記オペアンプは、出力トランジスタと、外部から前記出力遮断信号が入力されている期間に前記出力トランジスタをオン駆動する遮断制御回路とを備えており、
前記出力トランジスタを前記出力遮断用トランジスタとして動作させることを特徴とする請求項１記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源入力端子と電源出力端子との間に介在する主トランジスタの駆動を制御することにより出力電圧を目標値に制御する電源回路に関する。
【背景技術】
【０００２】
電源回路、例えば特許文献１に示すようなシリーズレギュレータ形式の電源回路においては、回路を構成する素子等の温度、出力電流、入力電圧、出力電圧などを監視し、これらが所定の上限を超えて上昇したことを検出すると異常と判断し、その出力電流を遮断するフェールセーフ機能を有するものがある。
【０００３】
図６は、このような電源回路の構成の一例を示している。図６に示す電源回路１は、駆動電流供給回路２、オペアンプ３、基準電圧回路４、電源入力端子５、グランド端子６、電源出力端子７、トランジスタＴ１〜Ｔ６および抵抗Ｒ１〜Ｒ５を備えている。駆動電流供給回路２は、電流源８、トランジスタＴ７〜Ｔ１１および抵抗Ｒ６、Ｒ７から構成されている。オペアンプ３は、電流源９、トランジスタＴ１２、Ｔ１３、抵抗Ｒ８およびコンデンサＣ１を含んで構成されている。電流源８とグランド端子６との間には、トランジスタＴ４〜Ｔ６が互いに並列に設けられており、それらのベースにはそれぞれ異常検出信号Ｓａ〜Ｓｃが与えられている。
【０００４】
電源回路１は、電源入力端子５と電源出力端子７との間の通電経路に介在するトランジスタＴ１およびＴ２の駆動をフィードバック制御することにより所定の出力電圧Ｖoutを出力する。異常検出信号Ｓａ、Ｓｂ、Ｓｃは、それぞれ温度、出力電流、入力電圧が上限を超えて上昇する異常（過熱、過電流、過電圧）が検出されるとＨレベル（トランジスタＴ４〜Ｔ６をそれぞれオン可能な電圧レベル）となる。従って、電源回路１では、過熱、過電流、過電圧のいずれかの異常が発生すると、トランジスタＴ４〜Ｔ６のいずれかがオンする。これにより、電流源８から出力される電流がトランジスタＴ４〜Ｔ６のうちオンしたものを介してグランド端子６に流れる。このため、駆動電流供給回路２によるトランジスタＴ２への駆動電流の供給動作が停止され、トランジスタＴ１、Ｔ２がオフして出力電流が遮断される。
【特許文献１】特開２００３−２０８２３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記従来技術の電源回路１では、異常の原因などが除去されて出力電流が遮断された状態を解除する際に以下のような問題が生じる。すなわち、出力電流が遮断されると出力電圧Ｖoutが低下する。その後、異常の原因などを取り除くと、トランジスタＴ４〜Ｔ６が全てオフするため駆動電流供給回路２の動作が再開する。これにより、トランジスタＴ１、Ｔ２がオン駆動され、出力電流の遮断状態が解除されるが、このとき、出力電圧Ｖoutが目標値を超えて上昇するオーバーシュートが発生してしまう。出力電圧Ｖoutにオーバーシュートが発生すると、出力電圧供給先のデバイスに対し、過大な電圧が印加されてしまうおそれがある。
【０００６】
本発明は上記事情に鑑みてなされたものであり、その目的は、出力電流が遮断された状態を解除する際に出力電圧のオーバーシュートを抑制できる電源回路を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１記載の手段によれば、オペアンプは、グランド端子の電位を基準として、電源出力端子における出力電圧に応じた検出電圧が出力電圧の目標値に対応した参照電圧よりも高い期間（出力電圧がその目標値よりも高い期間）にあっては出力制御用トランジスタの制御端子電位をグランド電位に向けて変化させ、検出電圧が参照電圧よりも低い期間（出力電圧がその目標値よりも低い期間）にあっては出力制御用トランジスタの制御端子電位をグランド電位から離間させるように変化させる。
【０００８】
このような構成のオペアンプを用いて、従来技術で述べたフェールセーフ機能を実現させる場合には、次のような問題が生じる。すなわち、例えば回路を構成する素子の温度が所定の上限を超えて上昇したことに応じて外部から出力遮断信号が与えられると、駆動信号供給回路の動作を停止させて電源回路の出力電流を遮断する。これに応じて、出力電圧は次第に低下し、出力電圧が目標値よりも低くなる。すると、オペアンプは、出力制御用トランジスタの制御端子電位をグランド電位から離間させるように変化させる。出力遮断信号が与えられている間は、この状態が維持される。
【０００９】
その後、異常の原因が取り除かれて素子の温度が上限未満まで低下し、出力遮断信号の出力が停止されると、駆動信号供給回路はその動作を再開する。これにより、主トランジスタの制御端子に駆動信号が供給され、出力電圧が次第に上昇して出力電圧が目標値よりも高くなる。すると、オペアンプは、出力制御用トランジスタの制御端子電位をグランド電位に向けて変化させるように動作する。
【００１０】
しかし、出力制御用トランジスタの制御端子電位は、オペアンプのスルーレートに応じた速度でしか変化しない。加えて、出力電流を遮断していた間、上記制御端子の電位をグランド電位から離間するように変化させる状態を維持していたため、この制御端子の電位は例えばオペアンプの最大出力電圧付近まで上昇している。従って、この制御端子電位を、グランド電位に向けて変化させて出力制御用トランジスタをオン駆動するためには、オペアンプが、その出力端子の電位を上記最大出力電圧付近からグランド電位付近まで低下させるのに必要なだけの時間を要する。この間、出力電圧が上昇し続け、オーバーシュートが発生してしまう。さらに、オペアンプには、位相補償用のコンデンサが設けられていることが多く、その場合には一層スルーレートが低下する。オペアンプのスルーレートが低下すれば、上記制御端子の電位をグランド電位付近まで低下させるために必要な時間がさらに長くなり、ひいては、オーバーシュートのレベルも高くなってしまう。
【００１１】
これに対し、請求項１記載の手段によれば、外部から出力遮断信号が入力されている期間には、出力制御用トランジスタの制御端子とグランド端子との間に介在する出力遮断用トランジスタがオン駆動される。これにより、上記制御端子の電位がグランド電位に固定され、出力制御用トランジスタは十分なオン状態となる。従って、駆動信号供給回路から出力される駆動信号が主トランジスタの制御端子に供給されず、主トランジスタがオフする。
【００１２】
その後、異常の原因が取り除かれて出力遮断信号の出力が停止されると、出力遮断用トランジスタはオフ駆動される。これにより、出力制御用トランジスタは、オペアンプの出力状態に応じて主トランジスタを駆動可能な状態となる。このとき、出力電圧は目標値よりも低下しているため、オペアンプは、上記制御端子の電位をグランド電位から離間させるように変化させる。これにより、主トランジスタがオン駆動されて出力電圧が次第に上昇し、やがて出力電圧が目標値よりも高くなる。この場合、上記制御端子の電位は、グランド電位に対し、出力制御用トランジスタをオンさせるのに必要となる電位だけ上昇すればよい。この電位変化幅は従来構成における電位変化幅よりも小さいので、オペアンプが、この電位変化に要する時間は、従来構成の場合と比べて短い時間となる。従って、この間、出力電圧がむやみに上昇することがなくなり、出力電圧のオーバーシュートを抑制できる。
【００１３】
請求項２記載の手段によれば、回路素子の温度、出力電流、入力電圧、出力電圧など複数の異常を検出するための複数の出力遮断信号が存在する場合であっても、これら出力遮断信号により、それぞれ対応する出力遮断用トランジスタを駆動するように構成したので、各異常状態を検出すると出力電流を遮断するフェールセーフ機能を実現しつつ、出力電圧のオーバーシュートを抑制できる。また、出力遮断用トランジスタは、出力制御用トランジスタの制御端子電位をグランド電位に固定させるためのものであり、駆動能力が小さくてもよい。従って、出力遮断用トランジスタが複数存在しても、回路面積の増加を抑制できる。
【００１４】
請求項３記載の手段によれば、オペアンプが備えている出力トランジスタを上記した出力遮断用トランジスタとして動作させる。このような構成によっても、上記フェールセーフ機能を実現しつつ、出力電圧のオーバーシュートを防止することができる。
【発明を実施するための最良の形態】
【００１５】
（第１の実施形態）
以下、本発明の第１の実施形態について図１〜図３を参照しながら説明する。
図１に示す電源回路２１は、駆動電流供給回路２２、オペアンプ２３、基準電圧回路２４、過熱検出回路２５、過電流検出回路２６、過電圧検出回路２７、電源入力端子２８、グランド端子２９、電源出力端子３０、トランジスタＴ２１〜Ｔ２６および抵抗Ｒ２１〜Ｒ２５を備えている。
【００１６】
電源入力端子２８と電源出力端子３０との間には、抵抗Ｒ２１とＮＰＮ形のトランジスタＴ２１が直列に接続されている。トランジスタＴ２１のベース・エミッタ間には、抵抗Ｒ２２が接続されている。トランジスタＴ２２は、トランジスタＴ２１とダーリントン接続されており、そのベースは抵抗Ｒ２３を介してノードＮ２１に接続されている。これらトランジスタＴ２１およびＴ２２が、本発明の主トランジスタに相当する。
【００１７】
電源回路２１には、図示しない直流電源（例えばバッテリ）から電源入力端子２８およびグランド端子２９を介して電圧ＶBが供給されている。電源回路２１は、電源入力端子２８と電源出力端子３０との間の通電経路に介在するトランジスタＴ２１およびＴ２２の駆動をフィードバック制御することにより、電圧ＶBを所定の出力電圧Ｖoutに降圧して出力するシリーズレギュレータ形式の電源回路である。
【００１８】
駆動電流供給回路２２（駆動信号供給回路に相当）は、電源入力端子２８およびグランド端子２９を介して電圧ＶBの供給を受けて動作し、ノードＮ２１を介してトランジスタＴ２２のベース（制御端子）に駆動電流（駆動信号）を供給する。駆動電流供給回路２２は、電流源３１、トランジスタＴ２７〜Ｔ３１および抵抗Ｒ２６、Ｒ２７から構成されている。
【００１９】
電源入力端子２８とグランド端子２９との間には、所定の電流を電源入力端子２８からグランド端子２９へと流す電流源３１とダイオード接続の形態をなすトランジスタＴ２７とが直列に接続されている。トランジスタＴ２７とベースが共通に接続されたトランジスタＴ２８のエミッタはグランド端子２９に接続され、そのコレクタはトランジスタＴ２９を介して電源入力端子２８に接続されている。トランジスタＴ２９のエミッタ・ベース間には抵抗Ｒ２６が接続されている。トランジスタＴ２９のベースは抵抗Ｒ２７およびトランジスタＴ３０を介してグランド端子２９に接続されている。トランジスタＴ３０のベースはトランジスタＴ２９のコレクタに接続されている。トランジスタＴ２９とベースが共通に接続されたトランジスタＴ３１のエミッタは電源入力端子２８に接続され、コレクタはノードＮ２１に接続されている。
【００２０】
ノードＮ２１とグランド端子２９との間には、ＰＮＰ形のトランジスタＴ２３が接続されている。トランジスタＴ２３は、本発明の出力制御用トランジスタに相当するものであり、その駆動状態に応じて、駆動電流供給回路２２からトランジスタＴ２２のベース（制御端子）に対する駆動電流の供給が制御される。
【００２１】
電源出力端子３０とグランド端子２９との間には抵抗Ｒ２４およびＲ２５が直列に接続されている。電源出力端子３０の出力電圧Ｖoutをこれら抵抗Ｒ２４、Ｒ２５により分圧して得られる検出電圧Ｖdetは、オペアンプ２３の非反転入力端子に与えられる。基準電圧回路２４は、出力電圧Ｖoutの目標値（本実施形態では、例えば１．５Ｖ）を指令するための参照電圧Ｖrefを生成するものであり、例えば温度による出力変動の少ないバンドギャップ基準電圧回路により構成されている。基準電圧回路２４により生成された参照電圧Ｖrefはオペアンプ２３の反転入力端子に与えられる。
【００２２】
オペアンプ２３は、電源入力端子２８とグランド端子２９との間に接続された電流源３２およびトランジスタＴ３２の直列回路と、トランジスタＴ３２とダーリントン接続されたトランジスタＴ３３と、トランジスタＴ３３のエミッタとグランド端子２９との間に接続された抵抗Ｒ２８と、位相補償用のコンデンサＣ２１とを含んで構成されている。なお、図１では、オペアンプ２３における上記構成要素以外の部分を誤差増幅器のシンボルで省略して示している。
【００２３】
図示しないが、オペアンプ２３は、電源入力端子２８およびグランド端子２９を介して電圧ＶBの供給を受けて動作する。トランジスタＴ３２およびＴ３３の共通のコレクタはノードＮ２２に接続されており、このノードＮ２２がオペアンプ２３の出力端子となっている。また、オペアンプ２３の出力端子（ノードＮ２２）は、トランジスタＴ２３のベースに接続されている。従って、オペアンプ２３は、グランド端子２９の電位（グランド電位＝０Ｖ）を基準として、各入力端子に入力する検出電圧Ｖdetおよび参照電圧Ｖrefに基づいてトランジスタＴ２３のベース電位を変化させることで、トランジスタＴ２３の駆動を制御する。また、オペアンプ２３の出力端子であるノードＮ２２とオペアンプ２３の差動入力部（図示せず）との間には、位相補償用のコンデンサＣ２１が接続されている。コンデンサＣ２１は、オペアンプ２３の出力の発振を防止する。
【００２４】
トランジスタＴ２３のベース（ノードＮ２２）とグランド端子２９との間には、トランジスタＴ２４〜Ｔ２６が互いに並列に接続されている。これらトランジスタＴ２４〜Ｔ２６が、本発明の出力遮断用トランジスタに相当する。トランジスタＴ２４〜Ｔ２６の各ベースには、異常検出信号Ｓａ〜Ｓｃが与えられている。異常検出信号Ｓａ〜Ｓｃは、それぞれ過熱検出回路２５、過電流検出回路２６および過電圧検出回路２７から出力される。トランジスタＴ２４〜Ｔ２６は、それぞれ異常検出信号Ｓａ〜ＳｃがＨレベル（例えば５Ｖ）になる期間にオン駆動される。従って、本実施形態では、Ｈレベルの異常検出信号Ｓａ〜Ｓｃが出力遮断信号に相当する。
【００２５】
過熱検出回路２５は、電源入力端子２８とグランド端子２９との間に設けられた電流源３３、抵抗Ｒ２９およびダイオードＤ２１の直列回路と、コンパレータ３４と、電圧生成回路３５とから構成されている。過熱検出回路２５は、温度によるダイオードＤ２１の順方向電圧ＶFの変動を利用し、電源回路２１の温度が上限を超えて上昇する異常（過熱）を検出する。
【００２６】
コンパレータ３４は、ダイオードＤ２１の順方向電圧ＶFと、電圧生成回路３５により生成されるしきい値電圧Ｖth1とを比較する。このしきい値電圧Ｖth1は、電源回路２１の温度が上限に達したときの順方向電圧ＶFに相当する電圧値に設定する。コンパレータ３４は、順方向電圧ＶFが温度上昇に伴い低下し、やがてしきい値電圧Ｖth1未満になると、その出力である異常検出信号ＳａをＬレベル（例えばグランド電位）からＨレベル（例えば５Ｖ）に変化させる。つまり、過熱検出回路２５は、電源回路２１の過熱を検出すると異常検出信号ＳａをＨレベルにする。なお、電流源３３の電源として、電源入力端子２８からの電圧ＶB以外の電圧を供給する構成としてもよい。
【００２７】
過電流検出回路２６は、電源入力端子２８とグランド端子２９との間に設けられた抵抗Ｒ３０および電流源３６の直列回路と、コンパレータ３７とから構成されている。過電流検出回路２６は、電源入力端子２８と電源出力端子３０との間の通電経路に介在する抵抗Ｒ２１の端子電圧ＶR21に基づいて、電源回路２１の出力電流が上限を超えて増加する異常（過電流）を検出する。
【００２８】
端子電圧ＶR21は、ＶB−（Ｒ２１に流れる出力電流×Ｒ２１の抵抗値）であり、抵抗Ｒ３０の端子電圧ＶR30は、ＶB−（電流源３６が流す電流×Ｒ３０の抵抗値）である。端子電圧ＶR30は、抵抗Ｒ３０の抵抗値と電流源３６が流す電流を決定することにより、出力電流が上限値に達したときの電圧ＶR21と同じ値に設定されている。コンパレータ３７は、抵抗Ｒ２１の端子電圧ＶR21と抵抗Ｒ３０の端子電圧ＶR30とを比較する。コンパレータ３７は、出力電流が増加して端子電圧ＶR21が端子電圧ＶR30未満になると、その出力である異常検出信号ＳｂをＬレベルからＨレベルに変化させる。つまり、過電流検出回路２６は、出力電流の過電流を検出すると異常検出信号ＳｂをＨレベルにする。
【００２９】
過電圧検出回路２７は、電源入力端子２８とグランド端子２９との間に設けられた抵抗Ｒ３１および抵抗Ｒ３２の直列回路と、コンパレータ３８と、電圧生成回路３９とから構成されている。過電圧検出回路２７は、電源回路２１の入力電圧ＶBが上限を超えて上昇する異常（過電圧）を検出する。
【００３０】
コンパレータ３８は、入力電圧ＶBを抵抗Ｒ３１およびＲ３２により分圧して得られる検出電圧Ｖdet2と、電圧生成回路３９により生成されるしきい値電圧Ｖth2とを比較する。このしきい値電圧Ｖth2は、入力電圧ＶBが上限に達したときの検出電圧Ｖdet2に相当する電圧値に設定する。コンパレータ３８は、検出電圧Ｖdet2がしきい値電圧Ｖth2を超えると、その出力である異常検出信号ＳｃをＬレベルからＨレベルに変化させる。つまり、過電圧検出回路２７は、入力電圧ＶBの過電圧を検出すると異常検出信号ＳｃをＨレベルにする。
【００３１】
なお、過電圧検出回路２７は、入力電圧ＶＢの過電圧を検出する構成に限らず、例えば出力電圧Ｖoutの過電圧を検出する構成であってもよい。その場合には、出力電圧Ｖoutを抵抗Ｒ３１およびＲ３２により分圧して得られる電圧を検出電圧Ｖdet2とすればよい。また、過熱検出回路２５、過電流検出回路２６および過電圧検出回路２７は、コンパレータ３４、３７および３８に代えてオペアンプを用いて構成してもよい。
【００３２】
次に、上記構成の作用および効果について図２および図３も参照して説明する。
電源回路２１において、オペアンプ２３は、グランド電位（０Ｖ）を基準として各入力端子に入力する検出電圧Ｖdetおよび参照電圧Ｖrefに基づいてトランジスタＴ２３のベース電位を変化させる。すなわち、オペアンプ２３は、検出電圧Ｖdetが参照電圧Ｖrefよりも高い期間（出力電圧Ｖoutが目標値よりも高い期間）にあってはノードＮ２２の電位を０Ｖに向けて変化させる。これにより、トランジスタＴ２３がオンしてトランジスタＴ２２のベース電流が引き抜かれるため、トランジスタＴ２２、Ｔ２１がオフして出力電圧Ｖoutが低下する。
【００３３】
また、オペアンプ２３は、検出電圧Ｖdetが参照電圧Ｖrefよりも低い期間（出力電圧Ｖoutが目標値よりも低い期間）にあってはノードＮ２２の電位を電源入力端子２８の電位（ＶB）に向けて変化させる、つまり０Ｖから離間するように変化させる。これにより、トランジスタＴ２３がオフして駆動電流供給回路２２からトランジスタＴ２２のベースに駆動電流が供給されるため、トランジスタＴ２１がオンして出力電圧Ｖoutが上昇する。このように、オペアンプ２３によりトランジスタＴ２２への駆動電流の供給が制御される結果、出力電圧Ｖoutが目標値の１．５Ｖに制御される。
【００３４】
このような定電圧制御が行われている際、過熱、過電流、過電圧などの異常が生じていない場合には、過熱検出回路２５、過電流検出回路２６および過電圧検出回路２７から出力される異常検出信号Ｓａ〜ＳｃはいずれもＬレベルとなっている。従って、トランジスタＴ２４〜Ｔ２６は全てオフ駆動されており、オペアンプ２３による出力電圧Ｖoutの制御動作に影響を及ぼさない。
【００３５】
これに対し、過熱、過電流、過電圧などの異常が生じた場合、例えば電源回路２１の温度が上限を超えて上昇した場合、過熱検出回路２５は、この温度上昇を検出して異常検出信号ＳａをＨレベルにする。これにより、トランジスタＴ２４がオン駆動され、トランジスタＴ２３のベース電位がグランド電位に固定される。このため、トランジスタＴ２３は、オペアンプ２３の動作に関係なく十分なオン状態となる。
【００３６】
トランジスタＴ２３がオン駆動すると、トランジスタＴ２２のベース電流が引き抜かれるため、トランジスタＴ２１、Ｔ２２がオフして出力電流が遮断される。このように異常（過熱）が検出されると、電源回路２１は、出力電流を遮断するように動作するため、出力電圧Ｖoutがグランド電位まで低下する。
【００３７】
続いて、出力電流を遮断した状態を解除する際の電源回路２１の動作について、従来技術において説明した電源回路１の動作と比較して説明する。図２および図３は、出力電流が遮断された状態から復帰する際の回路動作をシミュレーションした結果である。このうち、図２は、本実施形態の電源回路２１の各部電圧波形図であり、（ａ）はノードＮ２１およびＮ２２の電圧、（ｂ）は出力電圧Ｖoutを示している。また、図３は、従来技術の電源回路１の各部電圧波形図であり、（ａ）はノードＮ１およびＮ２の電圧、（ｂ）は出力電圧Ｖoutを示している。
【００３８】
前述したように、従来技術の電源回路１においては、出力電流を遮断した状態から復帰する際、出力電圧Ｖoutにオーバーシュートが発生する。以下では、この原因について図３および電源回路１の構成を示す図６を参照しながら説明する。異常検出信号ＳａがＨレベルの期間（図３の時刻ｔ１までの期間）には、トランジスタＴ４がオンするため、電流源８から出力される電流がトランジスタＴ４を介してグランド端子６に流れる。このため、駆動電流供給回路２のトランジスタＴ７〜Ｔ１１が全てオフし、トランジスタＴ２のベースへの駆動電流の供給動作が停止される。これにより、トランジスタＴ１がオフして出力電流が遮断されるため、出力電圧Ｖoutが０Ｖまで低下する。
【００３９】
このように電源回路１が出力電流を遮断している状態では、出力電圧Ｖoutがその目標値よりも低い０Ｖであるため、オペアンプ３は、ノードＮ２の電位を電源入力端子５の電位（ＶB＝約１３Ｖ）まで上昇させる。また、これにより、位相補償用のコンデンサＣ１は電圧ＶBに充電された状態となる。
【００４０】
その後、異常の原因が取り除かれて異常検出信号ＳａがＬレベルに転じると（図３の時刻ｔ１）、トランジスタＴ４がオフするため、駆動電流供給回路２によるトランジスタＴ２のベースへの駆動電流の供給動作が再開される。これにより、トランジスタＴ１がオンして出力電流の遮断状態が解除され、出力電圧Ｖoutが上昇する。やがて、出力電圧Ｖoutが目標値に達すると（図３の時刻ｔ２）、オペアンプ３は、ノードＮ２の電位をグランド電位（０Ｖ）に向けて変化させるように動作する。このとき、トランジスタＴ３をオンさせて出力電圧Ｖoutを低下させるためには、ノードＮ２の電位（ＶN2）をノードＮ１の電位（ＶN1）よりも順方向電圧ＶFだけ低くする必要がある。つまり、下記（１）式を満たす値まで低下させる必要がある。ただし、電圧ＶFは、トランジスタＴ１〜Ｔ３の順方向電圧を示す。
ＶN2＝ＶN1−ＶF＝（Ｖout＋２・ＶF）−ＶF＝Ｖout＋ＶF          …（１）
【００４１】
しかし、オペアンプ３は、所定のスルーレートを有しており、その出力状態は直ちには変化しない。つまり、ノードＮ２の電位は、スルーレートに応じた速度で変化する。加えて、出力電流の遮断期間中、ノードＮ２の電位は電源入力端子５の電位である約１３Ｖとほぼ等しくなっている。従って、オペアンプ３が、このノードＮ２の電位をトランジスタＴ３をオン可能な電位（Ｖout＋ＶF）まで低下させるためには、これら電位の差（１３Ｖ−（Ｖout＋ＶF））および上記スルーレートに応じた時間を要することになる。
【００４２】
さらに、出力電流の遮断期間中には位相補償用のコンデンサＣ１（本シミュレーションでは、静電容量を３３ｐＦとしている）が電圧ＶBに充電されているため、その分だけオペアンプ２の出力状態の変化速度が低下する。このため、本シミュレーション結果によれば、ノードＮ２の電位がＶout＋ＶFまで低下するために約７２μｓという長い時間（時刻ｔ２〜ｔ３の期間）を要してしまう。この時刻ｔ２〜ｔ３の期間、トランジスタＴ３がオフであり、トランジスタＴ２のベースに駆動電流が供給され続けるため、出力電圧Ｖoutが上昇し続け、その結果、出力電圧Ｖoutがオーバーシュート（最大で約２．６Ｖ）してしまう。
【００４３】
これに対し、本実施形態の電源回路２１においては、出力電流を遮断した状態から復帰する際、出力電圧Ｖoutにはほとんどオーバーシュートが発生しない。以下では、その理由について図１および図２を参照しながら説明する。異常検出信号ＳａがＨレベルの期間（図２の時刻ｔ１までの期間）には、トランジスタＴ２４がオンするため、トランジスタＴ２３がオンする。このため、トランジスタＴ２２のベース電流が引き抜かれ、トランジスタＴ２１がオフして出力電流が遮断されるため、出力電圧Ｖoutが０Ｖまで低下する。
【００４４】
このように電源回路２１が出力電流を遮断している状態では、出力電圧Ｖoutがその目標値よりも低い０Ｖであるため、オペアンプ２３は、ノードＮ２２の電位をグランド電位から離間させようと動作するが、上記したとおり、トランジスタＴ２４がオンしているため、ノードＮ２２の電位は０Ｖに固定されたままとなる。また、このとき、ノードＮ２１の電位は約０．７Ｖとなる。
【００４５】
その後、異常の原因が取り除かれて異常検出信号ＳａがＬレベルに転じると（図２の時刻ｔ１）、トランジスタＴ２４がオフするため、トランジスタＴ２３は、オペアンプ２３の動作に応じて駆動される状態となる。これにより、ノードＮ２２の電位がオペアンプ２３の出力により上昇する。
【００４６】
このため、トランジスタＴ２１がオンして出力電流の遮断状態が解除され、出力電圧Ｖoutが上昇する。やがて、出力電圧Ｖoutが目標値に達すると（図２の時刻ｔ２）、オペアンプ２３は、ノードＮ２２の電位をグランド電位（０Ｖ）に向けて変化させるように動作する。このとき、トランジスタＴ２３を十分にオンさせて出力電圧Ｖoutを低下させるためには、ノードＮ２２の電位を上記（１）式にて示した電圧値（Ｖout＋ＶF）まで低下させる必要がある。
【００４７】
しかし、電源回路２１では、出力電流の遮断期間中、ノードＮ２２の電位はグランド電位である０Ｖに固定されていたため、コンデンサＣ２１は充電されていない。また、出力電圧Ｖoutが上昇する期間（図２の時刻ｔ１〜ｔ２の期間）においても、ノードＮ２２の電位は約３Ｖまでしか上昇しない。従って、オペアンプ２３が、オペアンプ３と同程度のスルーレートを有している場合には、このノードＮ２２の電位をトランジスタＴ２３をオン可能な電位（Ｖout＋ＶF）まで低下させるためには、上記電位の差（３Ｖ−（Ｖout＋ＶF）および上記スルーレートに応じた時間を要することになる。本シミュレーション結果によれば、この時間は、約９μｓという短いもの（図２の時刻ｔ２〜ｔ３の期間）となる。この時刻ｔ２〜ｔ３の期間、トランジスタＴ２３がオフしているため、出力電圧Ｖoutは上昇するが、出力電圧Ｖoutは約１．７Ｖまでしか上昇しない。つまり、出力電圧Ｖoutのオーバーシュートが抑制される。
【００４８】
以上説明したように、本実施形態の電源回路２１は、過熱、過電流、過電圧などの異常が生じた場合に異常検出信号Ｓａ〜Ｓｃに基づいてトランジスタＴ２４〜Ｔ２６がオン駆動されることでノードＮ２２の電位が０Ｖに固定されるようになっている。これにより、トランジスタＴ２３が十分にオンしてトランジスタＴ２２のベース電流を引き抜くため、トランジスタＴ２１がオフして出力電流が遮断される。また、出力電流が遮断された状態において、ノードＮ２２の電位が０Ｖに固定されていることにより、出力電流の遮断状態が解除された後、最初に出力電圧Ｖoutを低下させる際、ノードＮ２２の電位が従来技術の構成に比べて短時間で低下する。従って、出力電圧Ｖoutが目標値を超えて上昇する時間が短くなり、以って出力電圧Ｖoutのオーバーシュートを抑制できる。
【００４９】
ノードＮ２２とグランド端子２９との間に、互いに並列に接続されたトランジスタＴ２４〜Ｔ２６を設けた。そして、これらトランジスタＴ２４〜Ｔ２６を、それぞれ電源回路２１の温度、出力電流、入力電圧の異常（過熱、過電流、過電圧）を検出するとＨレベルになる異常検出信号Ｓａ〜Ｓｃによりオン駆動するように構成した。このような構成によれば、上記した複数の異常のうち、いずれかを検出すると出力電流を遮断するフェールセーフ機能を実現しつつ、出力電圧Ｖoutのオーバーシュートを抑制できる。また、トランジスタＴ２４〜Ｔ２６は、出力電流の遮断時にノードＮ２２の電位をグランド電位に固定するためのものであるため、駆動能力の小さいものを使用できる。従って、複数の異常検出に対応してフェールセーフ機能を実現するようにした上記構成であっても、回路面積の増加を極力抑えることができる。
【００５０】
なお、電源入力端子２８およびグランド端子２９を介して入力される電圧ＶBの電圧値を例えば約１３Ｖとしたが、オペアンプ２３の出力状態の変化速度が立ち上がり時と立ち下がり時とで同程度であれば（スルーレートが対称であれば）、電圧ＶBの電圧値は、出力電圧Ｖoutを目標値に制御している期間（定電圧制御期間）におけるノードＮ２２の電圧ＶN22の２倍を超える値であればよい。すなわち、下記（２）式の条件を満たす電圧値であればよい。
ＶB＞ＶN22×２＝（目標値＋ＶF）×２            …（２）
従って、目標値が１．５Ｖである場合、電圧ＶBは約４．４Ｖを超えていればよい。
【００５１】
（第２の実施形態）
以下、本発明の第２の実施形態について図４を参照しながら説明する。
本実施形態では、第１の実施形態に対してオペアンプ、出力遮断用トランジスタの構成等を変更した場合について説明する。図４は、第１の実施形態における図１相当図であり、第１の実施形態と同一部分には同一符号を付して説明を省略する。
【００５２】
図４に示すように、電源回路４１においては、第１の実施形態の電源回路２１におけるトランジスタＴ２４〜Ｔ２６が省略されている。オペアンプ４２は、ＰＮＰ形のトランジスタＴ４１〜Ｔ４３および抵抗Ｒ４１〜Ｒ４３からなる遮断制御回路４３を含んで構成されている。トランジスタＴ４１〜Ｔ４３の各コレクタは、トランジスタＴ３３のベースに接続されており、各エミッタは、それぞれ抵抗Ｒ４１〜Ｒ４３を介して電源入力端子２８に接続されている。
【００５３】
過熱検出回路４４、過電流検出回路４５および過電圧検出回路４６は、異常（過熱、過電流、過電圧）を検出するとＬレベルになる異常検出信号Ｓａ’〜Ｓｃ’を出力する。すなわち、第１の実施形態における過熱検出回路２５、過電流検出回路２６および過電圧検出回路２７に対し、コンパレータ３４、３７および３８の各入力端子に入力する信号を入れ替えた構成となっている。従って、本実施形態では、Ｌレベルの異常検出信号Ｓａ’〜Ｓｃ’が出力遮断信号に相当する。
【００５４】
過熱検出回路４４、過電流検出回路４５および過電圧検出回路４６からそれぞれ出力される異常検出信号Ｓａ’、Ｓｂ’およびＳｃ’は、トランジスタＴ４１、Ｔ４２およびＴ４３のベースに与えられている。このような構成により、異常が検出されると、トランジスタＴ４１〜Ｔ４３がオン駆動される。これにより、トランジスタＴ３３にベース電流が供給されるため、ノードＮ２２とグランド端子２９との間に介在するトランジスタＴ３３がオン駆動される。従って、本実施形態では、オペアンプ４２の出力トランジスタであるトランジスタＴ３２およびＴ３３が出力遮断用トランジスタに相当する。
【００５５】
上記構成の電源回路４１によれば、過熱、過電流、過電圧などの異常が生じた場合、例えば電源回路４１の温度が上限を超えて上昇した場合、過熱検出回路４４は、この温度上昇を検出して異常検出信号Ｓａ’をＬレベルにする。これにより、トランジスタＴ４１がオンするため、トランジスタＴ３２がオン駆動される。このため、トランジスタＴ２３のベース電位がグランド電位となり、トランジスタＴ２１がオフして出力電流が遮断される。このように、本実施形態の電源回路４１についても、出力電流が遮断された状態においてトランジスタＴ２３のベース電位が０Ｖに固定されるため、第１の実施形態と同様の作用および効果が得られる。
【００５６】
（第３の実施形態）
以下、本発明の第３の実施形態について図５を参照しながら説明する。
本実施形態では、第１の実施形態に対して、出力遮断用トランジスタの構成等を変更した場合について説明する。図５は、第１の実施形態における図１相当図であり、第１の実施形態と同一部分には同一符号を付して説明を省略する。
【００５７】
図５に示すように、電源回路５１は、第１の実施形態の電源回路２１に対し、トランジスタＴ２４〜Ｔ２６に代えて、ＮＰＮ形のトランジスタＴ５１〜Ｔ５３およびアナログスイッチ５２を備えている点が異なっている。本実施形態では、これらトランジスタＴ５１〜Ｔ５３およびアナログスイッチ５２から遮断制御回路５３が構成されている。オペアンプ２３の反転入力端子とグランド端子２９との間には、トランジスタＴ５１〜Ｔ５３が互いに並列に接続されている。トランジスタＴ５１〜Ｔ５３の各ベースには、それぞれ異常検出信号Ｓａ〜Ｓｃが与えられている。
【００５８】
また、オペアンプ２３の反転入力端子には、アナログスイッチ５２を介して参照電圧Ｖrefが与えられるようになっている。アナログスイッチ５２は、異常検出信号Ｓａ〜ＳｃがいずれもＬレベルのときにオンするように構成されている。このような構成により、オペアンプ２３の反転入力端子には、異常検出信号Ｓａ〜Ｓｃが全てＬレベルであれば参照電圧Ｖrefが入力され、異常検出信号Ｓａ〜Ｓｃのうち１つでもＨレベルであればグランド電位（０Ｖ）が入力される。なお、本実施形態では、オペアンプ２３の出力トランジスタであるトランジスタＴ３２およびＴ３３が出力遮断用トランジスタに相当する。
【００５９】
上記構成の電源回路５１によれば、過熱、過電流、過電圧などの異常が生じた場合、例えば電源回路５１の温度が上限を超えて上昇した場合、過熱検出回路２５は、この温度上昇を検出して異常検出信号ＳａをＨレベルにする。これにより、オペアンプ２３の反転入力端子にグランド電位が入力されるため、オペアンプ２３は、トランジスタＴ３３およびＴ３２をオン駆動させる。このため、トランジスタＴ２３のベース電位がグランド電位となり、トランジスタＴ２１がオフして出力電流が遮断される。このように、本実施形態の電源回路５１についても、出力電流の遮断状態にはトランジスタＴ２３のベース電位が０Ｖに固定されるため、第１の実施形態と同様の作用および効果が得られる。
【００６０】
（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
主トランジスタは、ダーリントン接続でなくてもよい。その場合には、トランジスタＴ２１および抵抗Ｒ２２を省くとともに、トランジスタＴ２２のエミッタを電源出力端子３０に接続すればよい。
主トランジスタに電流を供給する電源と、駆動電流供給回路２２およびオペアンプ２３に電流を供給する電源とは、同一電源でなくてもよい。また、主トランジスタに電流を供給する電源と抵抗Ｒ３０に電流を供給する電源とは、互いに同一電源であればよく、電源入力端子２８を介して供給される電源以外でもよい。
出力遮断用トランジスタの数は、２つ以下でもよいし、４つ以上でもよい。すなわち、電源回路に関する異常（過熱、過電流、過電圧など）を検出する回路から与えられる出力遮断信号の数に応じて適宜変更すればよい。
【００６１】
上記各実施形態では、主トランジスタ、出力制御用トランジスタおよび出力遮断用トランジスタは、全てバイポーラトランジスタにより構成したが、ＦＥＴにより構成することも可能である。すなわち、電源入力端子２８と電源出力端子３０との間に介在するＮチャネル型の主トランジスタと、主トランジスタのゲートに駆動電圧（駆動信号）を供給する駆動電圧供給回路（駆動信号供給回路に相当）と、主トランジスタのゲートとグランド端子２９との間に介在するＰチャネル型の出力制御用トランジスタを備えた構成としてもよい。この場合、オペアンプは、グランド端子２９の電位を基準として電源出力端子３０における出力電圧Ｖoutに応じた検出電圧Ｖdetと出力電圧Ｖoutの目標値に対応した参照電圧Ｖrefとを入力し、検出電圧Ｖdetが参照電圧Ｖrefよりも高い期間にあっては出力制御用トランジスタのゲート電位をグランド電位に向けて変化させ、検出電圧Ｖdetが参照電圧Ｖrefよりも低い期間にあっては出力制御用トランジスタのゲート電位をグランド電位から離間させるように変化させる構成であればよい。また、出力遮断用トランジスタは、出力制御用トランジスタのゲートとグランド端子２９との間に介在するように設ければよい。
【図面の簡単な説明】
【００６２】
【図１】本発明の第１の実施形態を示す電源回路の構成図
【図２】出力電流遮断状態から復帰する際の各部電圧波形図であり、（ａ）は各ノードの電圧、（ｂ）は出力電圧を示す
【図３】従来技術を示す図２相当図
【図４】本発明の第２の実施形態を示す図１相当図
【図５】本発明の第３の実施形態を示す図１相当図
【図６】従来技術を示す図１相当図
【符号の説明】
【００６３】
図面中、２１、４１、５１は電源回路、２２は駆動電流供給回路（駆動信号供給回路）、２３、４２はオペアンプ、２８は電源入力端子、２９はグランド端子、３０は電源出力端子、４３は遮断制御回路、５３は遮断制御回路、Ｔ２１、Ｔ２２は主トランジスタ、Ｔ２３は出力制御用トランジスタ、Ｔ２４〜Ｔ２６は出力遮断用トランジスタ、Ｔ３２、Ｔ３３は出力遮断用トランジスタを示す。
【図１】
2009223635.tif 000003
【図２】
2009223635.tif 000004
【図３】
2009223635.tif 000005
【図４】
2009223635.tif 000006
【図５】
2009223635.tif 000007
【図６】
2009223635.tif 000008