(57)【要約】【課題】半導体パッケージの反りによる電気接続不良を防いで信頼性に優れる半導体パッケージ及びその実装構造を提供することにある。【解決手段】この半導体パッケージの実装構造は、第１の半導体パッケージ２０と第２の半導体パッケージ３０とを第１の接続部材としての融点変化型はんだ４１で電気的に接続して積層化した半導体パッケージとしており、この積層化した半導体パッケージをプリント配線基板１０と第２の接続部材としてのはんだ４０で電気的に接続することにより形成されている。【選択図】図１
2009135234.tif 000002
【特許請求の範囲】
【請求項１】
半導体パッケージを外部回路に電気的に接続する第１の接続端子と、前記半導体パッケージを他の半導体パッケージと電気的に接続する第２の接続端子とを有する第１の半導体パッケージと、
前記第１の半導体パッケージと電気的に接続される第３の接続端子を有する第２の半導体パッケージと、
前記第１の半導体パッケージの前記第２の接続端子と前記第２の半導体パッケージの前記第３の接続端子とを電気的に接続する融点変化型の第１の接続部材と、
前記第１の半導体パッケージの前記第１の接続端子を前記外部回路に電気的に接続する第２の接続部材とを含む半導体パッケージ。
【請求項２】
前記第１の接続部材は、第１の加熱に基づく第１の融点に対して第２の加熱に基づく第２の融点が前記第１の融点よりも高い融点変化型はんだである請求項１に記載の半導体パッケージ。
【請求項３】
前記第１の接続部材は、前記第２の半導体パッケージの前記第３の接続端子に設けられる請求項２に記載の半導体パッケージ。
【請求項４】
前記第１の接続部材及び前記第２の接続部材は、前記接続端子に対して一定の厚さを有するように設けられる請求項１に記載の半導体パッケージ。
【請求項５】
半導体パッケージを外部回路に電気的に接続する第１の接続端子と、前記半導体パッケージを他の半導体パッケージと電気的に接続する第２の接続端子を有する第１の半導体パッケージと、前記第１の半導体パッケージと電気的に接続される第３の接続端子を有する第２の半導体パッケージと、前記第１の半導体パッケージの前記第２の接続端子と前記第２の半導体パッケージの前記第３の接続端子とを電気的に接続する融点変化型の第１の接続部材と、前記第１の半導体パッケージの前記第１の接続端子を前記外部回路に電気的に接続する第２の接続部材とを含む半導体パッケージと、
前記第１の半導体パッケージの前記第１の接続端子と電気的に接続される第４の接続端子を有し、前記第２の接続部材を介して前記第１の接続端子と電気的に接続される配線基板とを有する半導体パッケージの実装構造。
【請求項６】
前記配線基板は、前記第１の半導体パッケージ及び前記第２の半導体パッケージを予め積層化した積層型の半導体パッケージを実装される請求項５に記載の半導体パッケージの実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ及びその実装構造に関する。
【背景技術】
【０００２】
近年、電子機器の小型高密度化に伴い、複数の半導体チップでシステムを構成する半導体パッケージを積層化したＰｏＰ（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ）が提案されている。このようなＰｏＰとして、２個以上の半導体パッケージ同士を重ね合わせ、はんだボールによって上下の半導体パッケージを電気的に接続したものがある。
【０００３】
半導体パッケージの接合は、はんだリフロー工程ではんだボールを溶融させることにより行われるが、加熱により半導体パッケージの線膨張係数の違いによる反りを生じることがあり、そのことによるはんだ接続部分の剥がれ等の接続不良が生じると電気接続性が失われる。
【特許文献１】特開２００４−２８９００２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、半導体パッケージの反りによる電気接続不良を防いで信頼性に優れる半導体パッケージ及びその実装構造を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の一態様は、上記目的を達成するため、以下の半導体パッケージを提供する。
【０００６】
（１）半導体パッケージを外部回路に電気的に接続する第１の接続端子と、前記半導体パッケージを他の半導体パッケージと電気的に接続する第２の接続端子とを有する第１の半導体パッケージと、
前記第１の半導体パッケージと電気的に接続される第３の接続端子を有する第２の半導体パッケージと、
前記第１の半導体パッケージの前記第２の接続端子と前記第２の半導体パッケージの前記第３の接続端子とを電気的に接続する融点変化型の第１の接続部材と、
前記第１の半導体パッケージの前記第１の接続端子を前記外部回路に電気的に接続する第２の接続部材とを含む半導体パッケージ。
【０００７】
（２）前記第１の接続部材は、第１の加熱に基づく第１の融点に対して第２の加熱に基づく第２の融点が前記第１の融点よりも高い融点変化型はんだである前記（１）に記載の半導体パッケージ。
【０００８】
（３）前記第１の接続部材は、前記第２の半導体パッケージの前記第３の接続端子に設けられる前記（２）に記載の半導体パッケージ。
【０００９】
（４）前記第１の接続部材及び前記第２の接続部材は、前記接続端子に対して一定の厚さを有するように設けられる前記（１）に記載の半導体パッケージ。
【００１０】
また、本発明の一態様は、上記目的を達成するため、以下の半導体パッケージの実装構造を提供する。
【００１１】
（５）半導体パッケージを外部回路に電気的に接続する第１の接続端子と、前記半導体パッケージを他の半導体パッケージと電気的に接続する第２の接続端子を有する第１の半導体パッケージと、前記第１の半導体パッケージと電気的に接続される第３の接続端子を有する第２の半導体パッケージと、前記第１の半導体パッケージの前記第２の接続端子と前記第２の半導体パッケージの前記第３の接続端子とを電気的に接続する融点変化型の第１の接続部材と、前記第１の半導体パッケージの前記第１の接続端子を前記外部回路に電気的に接続する第２の接続部材とを含む半導体パッケージと、
前記第１の半導体パッケージの前記第１の接続端子と電気的に接続される第４の接続端子を有し、前記第２の接続部材を介して前記第１の接続端子と電気的に接続される配線基板とを有する半導体パッケージの実装構造。
【００１２】
（６）前記配線基板は、前記第１の半導体パッケージ及び前記第２の半導体パッケージを予め積層化した積層型の半導体パッケージを実装される前記（５）に記載の半導体パッケージの実装構造。
【発明の効果】
【００１３】
請求項１に記載の半導体パッケージによれば、半導体パッケージの反りによる電気接続不良を防いで信頼性に優れるものとできる。
【００１４】
請求項２に記載の半導体パッケージによれば、複数回のはんだリフローが行われる場合でも先のリフロー接合部分が溶融せず、電気接続不良及び反り量の変化を防ぐことができる。
【００１５】
請求項３に記載の半導体パッケージによれば、複数の半導体パッケージを積層化するための作業性を高めることができる。
【００１６】
請求項４に記載の半導体パッケージによれば、複数の接続端子に対して接続部材を高精度で効率良く設けることができるとともに、安定した電気接続性が得られる。
【００１７】
請求項５に記載の半導体パッケージの実装構造によれば、半導体パッケージの反りによる電気接続不良を防いで信頼性に優れるものとできる。
【００１８】
請求項６に記載の半導体パッケージの実装構造によれば、積層型の半導体パッケージにおける電気接続不良を生じることなく配線基板への実装を行うことができる。
【発明を実施するための最良の形態】
【００１９】
[本発明の実施の形態]
図１は、本発明の実施の形態に係る半導体パッケージの実装構造を示す断面図である。
【００２０】
この半導体パッケージの実装構造は、プリント配線基板１０上に実装される第１の半導体パッケージ２０と、第１の半導体パッケージ２０上に積層された第２の半導体パッケージ３０によって形成されている。なお、本実施の形態では、プリント配線基板１０上に２つの半導体パッケージが積層される構成としているが、積層される半導体パッケージは２つに限定されない。
【００２１】
この半導体パッケージの実装構造では、第１の半導体パッケージ２０と第２の半導体パッケージ３０とを第１の接続部材としての融点変化型はんだ４１で電気的に接続して積層化した半導体パッケージとしており、この積層化した半導体パッケージをプリント配線基板１０と第２の接続部材としてのはんだ４０で電気的に接続している。
【００２２】
プリント配線基板１０は、ガラスエポキシ樹脂等の絶縁性材料から形成されており、図示しない配線パターンと、配線パターン表面を保護するレジスト層を有する。また、表面に銅等の導電性材料から形成されて配線パターンと接続される第４の接続端子としての複数のランド１１を有する。複数のランド１１は、はんだ４０を介して対向する基板２１の複数のランド２５と電気的に接続されている。
【００２３】
図２は、本発明の実施の形態に係る第１の半導体パッケージを示し、（ａ）は上面側の斜視図、（ｂ）は下面側の斜視図である。
【００２４】
第１の半導体パッケージ２０は、図２（ａ）に示すように、基板２１と、基板２１の一方の面に実装される半導体素子２２及び回路部品２３と、第２の接続端子としての複数のランド２４、及び第１の接続端子としての複数のランド２５とを有する。複数のランド２４は半導体素子２２及び回路部品２３の搭載側に設けられている。なお、半導体素子２２及び回路部品２３は、基板２１の両方の面に実装されていても良い。両面に実装される場合は、図２（ｂ）示すランド２５は、下面側に実装される部品を避けて配置される。
【００２５】
基板２１は、ガラスエポキシ樹脂等の絶縁性材料からなる。
【００２６】
半導体素子２２は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）等のデバイスであり、基板２１上に表面実装されている。なお、半導体素子２２の実装は表面実装に限定されず、基板２１上に接着剤によって固定された半導体素子の接続端子をワイヤで基板２１上に設けられる配線パターンと電気的に接続するものであっても良い。
【００２７】
回路部品２３は、例えば、コンデンサ、抵抗器等のチップ状回路部品であり、基板２１上の図示しない配線パターンにはんだリフローによって電気的に接続されている。
【００２８】
ランド２４、２５は、基板２１の表面に形成された銅等の導電性材料で形成されている。
【００２９】
また、図示しないが、半導体素子２２及びランド２４、２５は、銅等の導電性材料によって基板２１に設けられる図示しない配線パターンに電気的に接続されている。
【００３０】
図３は、本発明の実施の形態に係る第２の半導体パッケージを示し、（ａ）は上面側の斜視図、（ｂ）は下面側の斜視図である。
【００３１】
第２の半導体パッケージ３０は、図３（ａ）に示すように、基板３１と、基板３１の一方の面に実装される半導体素子３２と、半導体素子３２を封止する封止樹脂３３と、基板３１の素子搭載側とは反対側の下面側に第３の接続端子として設けられる複数のランド３４とを有する。ランド３４は、第１の半導体パッケージ２０の基板２１に設けられる複数のランド２４の配置に応じて設けられ、第１の半導体パッケージ２０上に積層したときに半導体素子２２及び回路部品２３と干渉しないようになっている。
【００３２】
基板３１は、ガラスエポキシ樹脂等の絶縁性材料から形成されている。
【００３３】
半導体素子３２は、例えば、不揮発性の半導体メモリであり、第１の半導体パッケージ２０に搭載されるＣＰＵとの間でデータ伝送を行う。
【００３４】
封止樹脂３３は、エポキシ樹脂等の熱硬化性成形材料から形成され、半導体素子３２を光・熱や湿度などの環境から保護する。なお、封止樹脂３３は、主成分をエポキシ樹脂にしてシリカ等の充填材を加えて形成しても良い。また、半導体素子３２が封止樹脂３３で封止されていない構成であっても良い。
【００３５】
ランド３４は、基板３１の表面に形成された銅等の導電性材料で形成されている。
【００３６】
融点変化型はんだペースト４１Ａは、第１の融点（例えば、約２３５℃）で溶融した後、再び溶融するときの融点が第１の融点よりも高い第２の融点（例えば、約３５０℃）となる特性を有する。このような融点変化型はんだとして、例えば旭化成エレクトロニクス株式会社製「Ａ−ＦＡＰペースト」を用いることができる。
【００３７】
また、図示しないが、半導体素子３２及びランド３４は、銅等の導電性材料によって基板３１に設けられる図示しない配線パターンに電気的に接続されている。
【００３８】
図４は、本発明の実施の形態に係るプリント配線基板の上面図である。
【００３９】
プリント配線基板１０は、第１の半導体パッケージ２０に設けられるはんだペーストの位置に応じた複数のランド１１を実装面１０ａに有する。
【００４０】
図５（ａ）〜（ｃ）は、第１の半導体パッケージと第２の半導体パッケージとを予め積層する工程を示す図である。以下、図１から図４の図面と合わせて半導体パッケージの積層工程について説明する。
【００４１】
まず、図５（ａ）に示すように、第１の半導体パッケージ２０上のプリント配線基板接合側に設けられているランド２５上にスクリーン印刷によってはんだペースト４０Ａを塗布する。また、第２の半導体パッケージ３０上の第１の半導体パッケージ接合側に設けられているランド３４上にスクリーン印刷によって融点変化型はんだペースト４１Ａを塗布する。
【００４２】
次に、図５（ｂ）に示すように、第１の半導体パッケージ２０の半導体素子搭載側に設けられるランド２４上に融点変化型はんだペースト４１Ａが配置されるように、第２の半導体パッケージ３０を位置決めし、リフロー炉にて約２４０℃で２０〜４０秒加熱する。なお、リフローの時間についてはこの時間に限定されない。このはんだリフローの進行に伴って融点変化型はんだペースト４１Ａが溶融し、第１の半導体パッケージ２０の基板２１に設けられるランド２４と第２の半導体パッケージ３０の基板３１に設けられるランド３４とが接合される。なお、第１の半導体パッケージ２０及び第２の半導体パッケージ３０は、このはんだリフロー時に反りを生じることがある。
【００４３】
次に、図５（ｃ）に示すように、上記製造工程にて形成された積層型の半導体パッケージをプリント配線基板１０上に実装する。第１の半導体パッケージ２０のランド２５に設けられたはんだペースト４０Ａは、先のはんだリフローで溶融して半球状のはんだ４０になっている。この半球状のはんだ４０がプリント配線基板１０のランド１１上に配置されるように位置決めし、リフロー炉にて約２４０℃で２０〜４０秒加熱する。
【００４４】
このとき、第１の半導体パッケージ２０と第２の半導体パッケージ３０とを接合している融点変化型はんだ４１は、１回目のはんだリフローで溶融した際に融点が初期の融点から高温側（約３５０℃）に変化している。そのため、２回目のはんだリフローの際には溶融せず、ランド３４とランド２４とが接合された状態で維持される。
【００４５】
このように、２回目のはんだリフローの際にはんだ４０のみが溶融してプリント配線基板１０のランド１１と第１の半導体パッケージ２０の基板２１に設けられるランド２５とが接合されるので、１回目のはんだリフローで接合された第１の半導体パッケージ２０と第２の半導体パッケージ３０との電気接続性が損なわれることがない。また、２つの半導体パッケージのはんだ接合性が維持されることで、積層化された半導体パッケージをプリント配線基板１０上に実装する際に、熱膨張に伴う反りによって２つの半導体パッケージの電気接続性が損なわれることを防ぐことができる。
【００４６】
[他の実施の形態]
なお、本発明は、上記した実施の形態に限定されず、その発明の趣旨を逸脱しない範囲内で種々変形実施が可能である。
【００４７】
例えば、ランドの配列については上記した実施の形態で説明した配列に限定されない。また、はんだペースト４０Ａ及び融点変化型はんだペースト４１Ａについても、スクリーン印刷で設けるものに限定されず、例えば、ディスペンサによる塗布、あるいははんだボール実装機によって実装されるはんだボールであっても良い。
【００４８】
また、第１及び第２の半導体パッケージについては、ガラスエポキシ樹脂等の基板を有する構成について説明したが、例えば、テープキャリアパッケージ等の他の半導体パッケージであってもよく、ランドの配列についても、上記した実施の形態で説明した配列に限定されない。
【図面の簡単な説明】
【００４９】
【図１】図１は、本発明の実施の形態に係る半導体パッケージの実装構造を示す断面図である。
【図２】図２は、本発明の実施の形態に係る第１の半導体パッケージを示し、（ａ）は上面側の斜視図、（ｂ）は下面側の斜視図である。
【図３】図３は、本発明の実施の形態に係る第２の半導体パッケージを示し、（ａ）は上面側の斜視図、（ｂ）は下面側の斜視図である。
【図４】図４は、本発明の実施の形態に係るプリント配線基板の上面図である。
【図５】図５（ａ）〜（ｃ）は、第１の半導体パッケージと第２の半導体パッケージとを予め積層する工程を示す図である。
【符号の説明】
【００５０】
１０…プリント配線基板
１１…ランド
２０…第１の半導体パッケージ
２１…基板
２２…半導体素子
２３…回路部品
２４…ランド
２５…ランド
３０…第２の半導体パッケージ
３１…基板
３２…半導体素子
３３…封止樹脂
３４…ランド
４０…はんだ
４０Ａ…はんだペースト
４１Ａ…融点変化型はんだペースト
【図１】
2009135234.tif 000003
【図２】
2009135234.tif 000004
【図３】
2009135234.tif 000005
【図４】
2009135234.tif 000006
【図５】
2009135234.tif 000007