(57)【要約】【課題】半絶縁性クラッド層を有する光変調器において、作製工程数を増やさない。【解決手段】本発明の光変調器は、光を入射する入射端面５１１と、入射された光を伝搬するｉ−ＩｎＧａＡｓＰ光導波路層５０３と、ｉ−ＩｎＧａＡｓＰ光導波路層５０３に電界を印加する一対の電極と、印加された電界によって変調された光を出射する出射端面５１２と、ｉ−ＩｎＧａＡｓＰ光導波路層５０３の下面を覆うｎ−ＩｎＰバッファー層５０２と、ｉ−ＩｎＧａＡｓＰ光導波路層５０３上に設けられるｎ−ＩｎＰ層５０７と、を備える。ｉ−ＩｎＧａＡｓＰ光導波路層５０３の上面とｉ−ＩｎＧａＡｓＰ光導波路層５０３の側面とを覆うＳＩ−ＩｎＰ層５０６が設けられている。【選択図】図５
2009244648.tif 000002
【特許請求の範囲】
【請求項１】
光を入射する入射端面と、
入射された前記光を伝搬する第一光導波路層と、
前記第一光導波路層に電界を印加する一対の電極と、
印加された前記電界によって変調された前記光を出射する出射端面と、
前記第一光導波路層の下面を覆う第一導電性の下部クラッド層と、
前記第一光導波路層の上に設けられる前記第一導電性の上部クラッド層と、
を備え、
前記第一光導波路層の上面と前記第一光導波路層の側面とを覆う半絶縁性半導体層が設けられている光変調器。
【請求項２】
半導体基板をさらに備え、
前記下部クラッド層と前記第一光導波路層とが順に積層された第一積層体が前記半導体基板上に設けられており、
前記第一積層体が、メサ状に加工されている請求項１に記載の光変調器。
【請求項３】
半導体基板をさらに備え、
前記下部クラッド層と前記第一光導波路層とが順に積層された第一積層体が前記半導体基板上に設けられており、
前記第一積層体の表面が前記半絶縁性半導体層によって覆われている請求項１または２に記載の光変調器。
【請求項４】
請求項１乃至３いずれかに記載の光変調器と、
前記光変調器に接続している光半導体素子と、
を含み、
前記光半導体素子に順バイアスが印加される光集積素子。
【請求項５】
前記光変調器と、前記光変調器に接続している前記光半導体素子と、が設けられた半導体基板を備え、
前記光半導体素子は、
前記半導体基板上に順次積層された、第一導電性の第一クラッド層と、第二光導波路層と、第二導電性の第二クラッド層と、を含む第二積層体を備え、
前記光変調器に設けられた前記半絶縁性半導体層が前記第二積層体を埋設している請求項４に記載の光集積素子。
【請求項６】
前記第一光導波路層の上面と前記上部クラッド層の下面との間に形成された前記半絶縁性半導体層の層厚が、前記第二積層体を埋め込む前記半絶縁性半導体層の層厚より薄い請求項４または５に記載の光集積素子。
【請求項７】
前記光半導体素子がレーザ光を増幅する光増幅器であることを特徴とする請求項４乃至６いずれかに記載の光集積素子。
【請求項８】
前記光半導体素子は、入力電気信号に応じてレーザ光の位相を調整する位相調整領域とレーザ光を増幅する光増幅領域とを有する請求項４乃至７いずれかに記載の光集積素子。
【請求項９】
前記光半導体素子は、波長可変レーザであって、入力電気信号に応じてレーザ光の位相を調整する位相調整領域とレーザ光を増幅する光増幅領域とを有し、
前記位相調整領域は、波長可変フィルタを含む請求項４乃至８いずれかに記載の光集積素子。
【請求項１０】
半導体基板を用意する工程と、
前記半導体基板上に第一導電性のクラッド層と第一光導波路層とを順に積層して第一積層構造を形成する工程と、
前記第一積層構造をエッチングして第一メサを形成する工程と、
形成された前記第一メサの表面を半絶縁性半導体層で覆う工程と、
を含む光変調器の製造方法。
【請求項１１】
半導体基板を用意する工程と、
前記半導体基板上に第一導電性のクラッド層と第二光導波路層と第二導電性のクラッド層とを順に積層して第二積層構造を形成する工程と、
前記第一導電性のクラッド層上に第一光導波路層を積層して第一積層構造を形成する工程と、
前記第一光導波路層と前記第二光導波路層とを接続する工程と、
前記第一積層構造をエッチングして第一メサを形成するとともに、前記第二積層構造をエッチングして第二メサを形成する工程と、
前記第二メサを半絶縁性半導体層で埋め込むとともに、前記第一メサの表面を前記半絶縁型半導体層で覆う工程と、
を含む光集積素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光導波路を有する光変調器、特に光伝送装置などに用いられる光変調器およびその製造方法、並びに、この光変調器と波長可変レーザを始めとする半導体レーザ、光増幅器、位相制御装置、光導波路などの順バイアスが印加される光半導体素子とを備える半導体光集積素子およびその製造方法に関するものである。
【背景技術】
【０００２】
近年、光通信システムで使用される波長可変レーザには、波長可変機能だけでなく、光変調機能の集積化が求められてきている。特に、低電圧駆動下での超高速光変調特性や、多値変調等の高度変調フォーマットへの対応が重要である。更に、集積化する場合、最も素子サイズの小型化が可能なモノリシック集積が望ましい。また、モノリシック集積はアセンブリーコストを低減できるため低価格化も期待される。
【０００３】
ｐ−ｉ−ｎ構造とは、導波路層構造にｐ型クラッド層−ノンドープ（以後'ｉ'と表示）光導波路コア層−ｎ型バッファー層からなる構造をいうが、波長可変レーザとモノリシック集積する光変調器において、このｐ−ｉ−ｎ構造を適用すると、波長可変レーザのような順バイアス領域とｐ型クラッド層を共有できる。そのため、モノリシック集積化が容易になる。これは、順バイアス領域は、活性層上部がｐ型クラッド層、活性層下部がｎ型バッファー層を有する構造で形成される場合が一般的であるため、順バイアス領域と光変調器側が共にｐ型クラッド層を有する。この場合、順バイアス領域と光変調器等の異機能領域のモノリシック集積には、特許文献１で示すようなバットジョイント接合技術を用いることができる。
【０００４】
図１にバットジョイント接合による光導波路層の接合方法を示す。この方法では、ｎ−ＩｎＰ基板１０１上に光導波路層Ａ１０２とｐ−ＩｎＰクラッド層Ａ１０３とを形成し、ｐ−ＩｎＰクラッド層Ａ１０３の一部にＳｉＯ２マスク１０４を形成する（図１（ａ））。ＳｉＯ２マスク１０４で覆われていないｐ−ＩｎＰクラッド層Ａ１０３の部分のみをエッチング液を用いてエッチングする（図１（ｂ））。エッチングされて露出したｎ−ＩｎＰ基板１０１上に光導波路層Ｂ１０５とｐ−ＩｎＰクラッド層Ｂ１０６を形成し（図１（ｃ））し、ｐ−ＩｎＰクラッド層Ａ１０３およびｐ−ＩｎＰクラッド層Ｂ１０６の上にｐ−ＩｎＰクラッド層１０７を形成する（図１（ｄ））。
【０００５】
このバットジョイント接合技術では、第一の領域（例えば順バイアス領域）のｐ−ＩｎＰクラッド層Ａ１０３がサブマイクロメートル程度と十分薄い層厚において光導波路層Ａ１０２の接合を行わなければ、第二の領域（例えば光変調器側）の光導波路層Ｂ１０５が接合面において第一の領域の上部クラッド層側にせり上がり、接合点での異常成長や結合損失が大きくなるという問題が発生する。そのため、特許文献１に記載の技術を用いた場合、クラッド層厚が厚い場合の接合が困難なため、光集積素子のクラッド層は共通（同一のドーピング、上記構造の場合はｐ型層）であれば、光導波路層Ａ１０２と光導波路層Ｂ１０５との接合後に２領域全体に共有のクラッド層（ｐ−ＩｎＰクラッド層１０７）を形成することで実現できる。
【０００６】
図２は、光変調器の例を示す。図２（ａ）は、ｐ−ｉ−ｎ構造光変調器の一例を示す。このｐ−ｉ−ｎ構造光変調器には、ｎ−ＩｎＰ基板２０１上に光導波路層２０２とｐ−ＩｎＰクラッド層２０３とが積層されたメサ構造が形成されている。ｐ−ＩｎＰクラッド層２０３上にはシグナル電極２０４が形成され、ｎ−ＩｎＰ基板２０１の下面にはグランド電極２０５が形成されている。図２（ａ）に示すようなｐ−ｉ−ｎ構造光変調器の特長は、薄いｉ層である光導波路層２０２に印加電界が集中するため屈折率の変調効率が高く、短い導波路長で高い消光比が得られることがある。反面、短所として、この薄いｉ層が大きなキャパシタンスをもつため変調ＲＦ信号と光信号の位相速度整合やインピーダンス整合をとることが難しい。また、ｐ−ＩｎＰクラッド層２０３での光吸収損失や電気信号の吸収損が大きいことも問題となる。
【０００７】
図２（ａ）で示すｐ−ｉ−ｎ構造光変調器の短所を改善する構造として図２（ｂ）に示すようなｎ−ＳＩ（半絶縁層）−ｉ−ｎ構造光変調器が提案されている（特許文献２）。このｎ−ＳＩ−ｉ−ｎ構造光変調器には、ＳＩ−ＩｎＰ基板２０６上にｎ−ＩｎＰバッファー層２０７とｉ−光導波路層２０８とＳＩ−ＩｎＰクラッド層２０９とｎ−ＩｎＰクラッド層２１０とが積層されたメサ構造が形成されている。ｎ−ＩｎＰクラッド層２１０上にシグナル電極２１１が形成され、ｎ−ＩｎＰバッファー層２０７上にグランド電極２１２が形成されている。
【０００８】
このｎ−ＳＩ−ｉ−ｎ構造によれば、ｐ型半導体層に起因する光信号や電気信号の損失を小さくでき、位相速度整合やインピーダンス整合が容易で広帯域化に有利である。また、ｎ−ＩｎＰクラッド層２１０とｉ−光導波路層２０８の間にＳＩ−ＩｎＰクラッド層２０９を挿入することで高い耐電圧特性を確保している。印加される電界はＳＩ−ＩｎＰクラッド層２０９とｉ−光導波路層２０８内の限られた領域に印加されるため、電気光学効果による屈折率の変調効率を大きくとることができ、低電圧駆動、短い電極長での光変調が可能になる。しかし、ｎ−ＳＩ−ｉ−ｎ構造光変調器と波長可変レーザのような順バイアス領域のクラッド層は異なるため、両者のモノリシック集積は非常に困難であるという問題があった。
【特許文献１】特開平９−１０２６４９号公報
【特許文献２】国際公開第２００４／０８１６３８号パンフレット
【特許文献３】特開２００３−１７７３６８号公報
【特許文献４】特開平１１−８７８４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、ｎ−ＳＩ−ｉ−ｎ構造のような光変調器において、特許文献３のように導波路側面にＳＩ層を形成することで光導波層に効果的に電界を印加できるという効果を求めた構造もある。しかしながら、そのためには光変調器においてもハイメサ導波路形成後にＳＩ層を形成する工程が必要となり、作製工程が増えるという課題があった。また、導波路とＳＩ層再成長界面におけるターンオンの抑制や、ＳＩ層再成長による導波路メサ上部への段差の発生とそれに伴うその後の電極工程における電極の段切れが発生するという懸念があった。
【００１０】
これら異なるクラッド層を有する複数の領域をモノリシック集積するには次のような方法が考えられてきた。
【００１１】
（ｉ）通常の光導波路層のみのバットジョイントではなく、光導波路層とクラッド層を含んだ形でのバットジョイントの形成（ＯＳＣＡＲ−ＢＪ）。（図３）
（ｉｉ）通常バットジョイント後に、一方の領域のクラッド層を全面成長にて形成。その後、もう一方の領域のクラッド層を除去し、その領域に所望のクラッド層を形成する。（図４）
【００１２】
図３は、（ｉ）を説明する図である。この方法では、まず、ＩｎＰ基板３０１上に第一の領域の光導波路層３０２と第一の領域のＩｎＰクラッド層３０３を形成し、第一の領域のＩｎＰクラッド層３０３の一部にＳｉＯ２マスク３０４を形成する（図３（ａ））。ＳｉＯ２マスク３０４で覆われていない部分のみをエッチング液を用いてエッチングする（図３（ｂ））。エッチングされて露出したＩｎＰ基板３０１上に第二の領域の光導波路層３０５と第二の領域のＩｎＰクラッド層３０６とを形成する（図３（ｃ））。
【００１３】
（ｉ）は、上部クラッド層（ＩｎＰクラッド層３０３、３０６）の層厚が１μｍ程度の厚い状態でも結合可能なＯＳＣＡＲ−ＢＪ（Ｏｎｅ−ｓｔｅｐ  ｃｌａｄｄｉｎｇ  ｌａｙｅｒ  ｂｕｔｔ  ｊｏｉｎｔ）技術を用いることができる（特許文献４）。これにより、異なる光導波路層（光導波路層３０２，３０５）と異なるドーピングを有する上部クラッド層を同時に同じ接合点で集積する構造が可能となり、異なる領域の上部クラッド層を共通にしなければならないという制約は解消される。また、最後に共有クラッド層の追加成長を行う必要がなく、成長回数の削減が可能となる。
【００１４】
しかし、（ｉ）を実施する上では、多くの制約や困難性がある。例えば、ａ）光導波路層を接合面のＩｎＰクラッド層３０３にせり上げないように制御するために、接合される側のＩｎＰクラッド層３０３の層厚を１μｍ程度に抑える、ｂ）接合面角度を適切に選定する、ｃ）光導波路層３０２やＩｎＰクラッド層３０３の形状をサイドエッチングにより制御する等の必要性があり、更にバットジョイント成長条件が制約される可能性もある。
【００１５】
図４は、（ｉｉ）を説明する図である。この方法では、まず、ＩｎＰ基板４０１上に第一の領域の光導波路層４０２と第一の領域のＩｎＰクラッド層４０３を形成し、第一の領域のＩｎＰクラッド層４０３の一部にＳｉＯ２マスク４０４を形成する（図４（ａ））。ＳｉＯ２マスク４０４で覆われていない部分のみをエッチング液を用いてエッチングする（図４（ｂ））。エッチングされて露出したＩｎＰ基板４０１上に第二の領域の光導波路層４０５と第二の領域のＩｎＰクラッド層４０６を形成する（図４（ｃ））。ＳｉＯ２マスク４０４を除去した後第一の領域のＩｎＰクラッド層４０７を成長して（図４（ｄ））、続いてＳｉＯ２マスク４０８を形成した後エッチングを行い（図４（ｅ））、第二の領域のＩｎＰクラッド層４０９を成長する（図４（ｆ））。
【００１６】
一方、（ｉｉ）は、ａ）成長回数が増えるうえに、ｂ）第一の領域の光導波路層４０２の接合面において結晶成長面での段差が生じるため、この段差付近において、その後の第二の領域の光導波路層４０５形成の際の露光、ドライエッチング、および光導波路層４０２、４０５の側面の埋め込み（ＢＨ）成長のスループロセスにおいて不具合が起こるという問題がある。
【００１７】
また、近年、レーザ、光増幅器、位相制御装置、光変調器等を集積するなど３つ以上の異機能領域をモノリシック集積することも求められており、（ｉ）および（ｉｉ）ともに、バットジョイント接合を繰り返し行う困難さも加味される。
【００１８】
このように、異なるクラッド層を有する異機能領域のバットジョイント接合は、形成条件の制約、スループロセスの不具合発生の懸念、成長等の作製工数の増加等の課題を抱えている。
【００１９】
一方、上記導波路および上部クラッド層のバットジョイント接合以外にも、波長可変レーザとモノリシック集積する光変調器を実現するために、同一素子内で全て同一の組成・構造でＢＨ構造が構成されることがプロセス簡易化のために重要である。つまり、順バイアス領域に高電流ブロック特性のＢＨ構造、光変調器領域に超低容量のＢＨ構造が求められ、これらを満たす構造として高抵抗層ＢＨ構造がある。高抵抗ＢＨ構造ならば、ハイメサ導波路を形成し、高抵抗層単層を成長すればよく、２回埋め込み（ブロック成長＋クラッド成長）構造やｐ−ｎ−ｐ−ＢＨ構造に比べ、作製が容易でもある。
【００２０】
本発明の目的は、半絶縁性クラッド層を有する光変調器において、作製工程を増やさず、光導波路と半絶縁層再成長界面におけるターンオンを抑制し、半絶縁層再成長による光導波路上部への段差の発生を抑制するとともに、それに伴うその後の電極工程における電極の段切れを発生させずに光導波路側面の半絶縁層を形成することが可能な構造を提供することにある。
【００２１】
また、本発明の別の目的は、半絶縁性クラッド層を有する光変調器とこの光変調器に接続している光半導体素子とを備える光集積素子において、工程を増やさずに、容易に作製することが可能な構造を提供することにある。
【課題を解決するための手段】
【００２２】
本発明によれば、光を入射する入射端面と、
入射された前記光を伝搬する第一光導波路層と、
前記第一光導波路層に電界を印加する一対の電極と、
印加された前記電界によって変調された前記光を出射する出射端面と、
前記第一光導波路層の下面を覆う第一導電性の下部クラッド層と、
前記第一光導波路層の上に設けられる前記第一導電性の上部クラッド層と、
を備え、
前記第一光導波路層の上面と前記第一光導波路層の側面とを覆う半絶縁性半導体層が設けられている光変調器
が提供される。
【００２３】
また、本発明によれば、上記の光変調器と、
前記光変調器に接続している光半導体素子と、
を含み、
前記光半導体素子に順バイアスが印加される光集積素子
が提供される。
【００２４】
また、本発明によれば、上記の光変調器に適した製造方法が提供される。すなわち、本発明によれば、半導体基板を用意する工程と、
前記半導体基板上に第一導電性のクラッド層と第一光導波路層とを順に積層して第一積層構造を形成する工程と、
前記第一積層構造をエッチングして第一メサを形成する工程と、
形成された前記第一メサの表面を半絶縁性半導体層で覆う工程と、
を含む光変調器の製造方法
が提供される。
【００２５】
さらに、本発明によれば、上記の光集積素子に適した製造方法が提供される。すなわち、本発明によれば、半導体基板を用意する工程と、
前記半導体基板上に第一導電性のクラッド層と第二光導波路層と第二導電性のクラッド層とを順に積層して第二積層構造を形成する工程と、
前記第一導電性のクラッド層上に第一光導波路層を積層して第一積層構造を形成する工程と、
前記第一光導波路層と前記第二光導波路層とを接続する工程と、
前記第一積層構造をエッチングして第一メサを形成するとともに、前記第二積層構造をエッチングして第二メサを形成する工程と、
前記第二メサを半絶縁性半導体層で埋め込むとともに、前記第一メサの表面を前記半絶縁性半導体層で覆う工程と、
を含む光集積素子の製造方法
が提供される。
【発明の効果】
【００２６】
本発明によれば、半絶縁性クラッド層を有する光変調器において、光導波路と半絶縁層再成長界面におけるターンオンを抑制できる構造を有している。また、半絶縁層再成長による導波路メサ上部への段差の発生とそれに伴うその後の電極工程における電極の段切れを発生させずに光導波路側面の半絶縁性半導体層を形成する構造を有している。したがって、光変調器の歩留まりを向上し、高性能の光変調器を実現可能とする。
【００２７】
また、本発明の第二の効果は、半絶縁性クラッド層を有する光変調器とこの光変調器に接続している光半導体素子とを、作製工程を増やさずに、容易に作製できる構造を有し、光変調器を備える光集積素子の歩留まりを向上し、高性能の光集積素子を実現可能とする。
【発明を実施するための最良の形態】
【００２８】
以下、本発明を図面を用いつつ、詳細に説明する。
【００２９】
（第１の実施形態）
図５は、本実施形態の光変調器を示す図である。図５（ａ）は、本実施形態の光変調器を示す平面図である。また、図５（ｅ）は、本実施の形態の光変調器の図５（ａ）のＢ−Ｂ'断面図である。
【００３０】
本実施形態の光変調器は、光を入射する入射端面５１１と、入射された光を伝搬するｉ−ＩｎＧａＡｓＰ光導波路層５０３（第一光導波路層）と、ｉ−ＩｎＧａＡｓＰ光導波路層５０３に電界を印加する一対の電極（シグナル電極５０９、グランド電極５１０）と、印加された電界によって変調された光を出射する出射端面５１２と、ｉ−ＩｎＧａＡｓＰ光導波路層５０３の下面を覆うｎ−ＩｎＰバッファー層５０２（第一導電性の下部クラッド層）と、ｉ−ＩｎＧａＡｓＰ光導波路層５０３上に設けられるｎ−ＩｎＰ層５０７（第一導電性の上部クラッド層）と、を備える。ｉ−ＩｎＧａＡｓＰ光導波路層５０３の上面とｉ−ＩｎＧａＡｓＰ光導波路層５０３の側面とを覆うＳＩ−ＩｎＰ層５０６（半絶縁性半導体層）が設けられている。
【００３１】
また、本実施の形態の光変調器は、Ｆｅ（鉄）ドープ高抵抗型ＩｎＰ基板５０１を備えている。ｎ−ＩｎＰバッファー層５０２とｉ−ＩｎＧａＡｓＰ光導波路層５０３とが順に積層された積層体５１３がＩｎＰ基板５０１上に設けられている。図５（ｅ）で示すように、積層体５１３は、メサ状に加工されている。そして、積層体５１３の表面はＳＩ−ＩｎＰ層５０６によって覆われている。なお、この光変調器は、いわゆるマッハツェンダ型光変調器である。
【００３２】
本実施形態において、半絶縁性半導体層とは、不純物として鉄がドーピングされた半導体層をいう。これにより、半絶縁性半導体層の内部では、ドーピングされた鉄が半導体層中で深いアクセプタとして機能し、近傍に存在する電子を捕獲してイオン化するため、自由電子が存在しない。このため、この半絶縁層中では電流が流れることが阻止され、層全体が略絶縁体として機能する。ＳＩ−ＩｎＰ層５０６はＩｎＰ結晶に鉄がドーピングされるため、半絶縁性半導体層として機能することができる。鉄以外にも、Ｒｕ、Ｃｒ、Ｃｏ、Ｔｉ等をドーピングしてもよい。
【００３３】
つづいて本実施形態の光変調器の製造方法について説明する。図５（ｂ）〜図５（ｄ）は各工程における図５（ａ）のＢ−Ｂ'断面図を示す。
【００３４】
本実施形態の光変調器の製造方法は、ＳＩ−ＩｎＰ基板５０１を用意する工程と、ＳＩ−ＩｎＰ基板５０１上にｎ−ＩｎＰバッファー層５０２（第一導電性のクラッド層）とｉ−ＩｎＧａＡｓＰ光導波路層５０３とを順に積層して積層構造（第一積層構造）を形成する工程（図５（ｂ））と、積層構造をエッチングしてメサ構造を形成する工程（図５（ｃ））と、形成されたメサ構造の表面をＳＩ−ＩｎＰ層５０６で覆う工程（図５（ｄ））と、を含む。
【００３５】
具体的には、図５（ｂ）に示すように、Ｆｅ（鉄）ドープ高抵抗型ＩｎＰ基板５０１の（１００）面上に、ｎ−ＩｎＰバッファー層５０２（厚さ２μｍ、キャリア濃度１×１０１８ｃｍ−３）、ｉ−ＩｎＧａＡｓＰ光導波路層５０３であるＩｎＧａＡｓＰの量子井戸構造を有する活性層（厚さ０．３μｍ、発光波長１．４μｍ）、ＳＩ−ＩｎＰクラッド層５０４（厚さ２０ｎｍ）をＭＯＶＰＥ法により順次積層する。次に、図５（ａ）に示すような光導波路パターンになるように、ＣＶＤ法とフォトリソグラフィにより光導波路形成用ＳｉＯ２マスク５０５を形成する（図５（ｃ））。
【００３６】
次に、図５（ｃ）に示すように、メタン系ドライエッチングにより光導波路層を突き抜ける深さ１μｍの導波路メサを形成し、ＳｉＯ２マスク５０５を除去する。
【００３７】
その後、図５（ｄ）に示すように、全体をＳＩ−ＩｎＰ層５０６（厚さ１μｍ）、ｎ−ＩｎＰ層５０７（厚さ０．５μｍ、キャリア濃度１×１０１８ｃｍ−３）を順次成長する。
【００３８】
この際、深く細い導波路メサ全体を埋め込む場合、メサ上部に形成される層厚は平坦部に比べ薄くなる。これはメサ上部での成長形状が三角形になり成長速度の遅い面（（１１１）Ｂ面）が形成されやすく、成長の進行とともにこの成長速度の遅い面が崩れないとメサ上部全体に厚く成長されないためである。
【００３９】
しかし、光変調器単体で考えれば、ｉ−ＩｎＧａＡｓＰ光導波路層５０３上部のＳＩ−ＩｎＰ層５０６が所望の層厚になるまで成長を続ければよく、ｉ−ＩｎＧａＡｓＰ光導波路層５０３上部の成長層厚に比べ、ｉ−ＩｎＧａＡｓＰ光導波路層５０３の側面の成長層厚が厚いため平坦化することが可能である。
【００４０】
また、平坦成長の段階でＳＩ−ＩｎＰ層５０６、ｎ−ＩｎＰ層５０７を所望の層厚を成長し、その後、導波路メサを形成し、導波路メサ側面に再度ＳＩ−ＩｎＰ層５０６を形成しても同様の構造が実現できる。この場合、成長時間が長くなる、導波路メサ上部に段差ができ、電極の段切れの恐れがある、導波路メサの再成長界面を流れるターンオン電流発生の可能性があるといった懸念が生じるが、本構造ではそれら懸念が解消される。
【００４１】
その後、マッハツェンダ型光変調器の位相変調領域のみフォトレジストで覆い、それ以外の領域のｎ−ＩｎＰ層５０７をウェットエッチングにより除去する。これにより、マッハツェンダ型光変調器の２本の位相変調領域それぞれを電気的に分離する。ｎ−ＩｎＰ層５０７とその下のＳＩ−ＩｎＰ層５０６は選択的にエッチングを止められないが、マッハツェンダ型光変調器の位相調整領域以外、つまりＭＭＩ部、Ｓ字導波路部は光の導波としての役割を果たせばよいため、ＳＩ−ＩｎＰ層５０６がある程度の厚さがあればよい。
【００４２】
その後、図５（ｅ）に示すように、グランド電極５１０の形成領域においてｎ−ＩｎＰバッファー層５０２に到達する溝を形成し、ＳｉＯ２マスク５０８を付け、ｉ−ＩｎＧａＡｓＰ光導波路層５０３の上部と先程形成した溝の部分に電極コンタクト用に窓開けをする。その後、シグナル電極５０９を位相変調領域のｉ−ＩｎＧａＡｓＰ光導波路層５０３上に、グランド電極５１０を先に形成した溝のｎ−ＩｎＰバッファー層５０２上に形成する。
【００４３】
なお、電極構造は導波路メサの両側から一定の距離を保った位置のＳＩ−ＩｎＰ層５０６をドライエッチングにより除去し、メサ形状を形成し、そのメサの側面まで電極を形成する遮断平行平板電極構造でも構わない。遮断平行平板電極構造にすることにより、速度整合やインピーダンス整合が容易になり広帯域特性に有利である。
【００４４】
以上の工程により、導波路側面にＳＩ層を有するｎ−ＳＩ−ｉ−ｎ構造光変調器においても、成長時間を短く、導波路とＳＩ層再成長界面におけるターンオンの抑制や、ＳＩ層再成長による導波路メサ上部への段差の発生とそれに伴うその後の電極工程における電極の段切れの発生の恐れを解消する。また、メサ側面に形成したＳＩ層により光導波層に効率よく電界を印加できるとともに横モード制御層や光導波路層の側面保護層として信頼性向上への寄与等の役割も併せて果たす効果がある。
【００４５】
つづいて、本実施形態の効果について説明する。本実施形態の光変調器は、ｉ−ＩｎＧａＡｓＰ光導波路層５０３の上面と側面とを同時に覆うことができるため、製造工程を増加させるという問題が生じない。また、ｉ−ＩｎＧａＡｓＰ光導波路層５０３の上面と側面とを界面を形成させることなく覆うため、光導波路層とＳＩ層再成長界面におけるターンオンを抑制することができる。また、ＳＩ層再成長による導波路メサ上部への段差の発生とそれに伴うその後の電極工程における電極の段切れの発生の恐れを解消することもできる。したがって、歩留まりを向上することも可能となる。さらに、メサ側面に形成したＳＩ層により光導波路層に効率よく電界を印加できるとともに横モード制御層や光導波路層の側面保護層として信頼性向上への寄与等の役割も併せて果たすことができる。
【００４６】
（第２の実施形態）
図６、７は、本実施形態の光集積素子を示す図である。図６（ａ）は、本実施形態の光集積素子を示す平面図である。また、図６（ｈ）、図７（ｉ）は、本実施形態の光集積素子を示す斜視図である。
【００４７】
本実施形態は、第１の実施形態で説明したマッハツェンダ型光変調器を備える光変調器領域と、この光変調器と接続している光半導体素子を備えるＤＦＢレーザ領域と、からなる。光半導体素子に順バイアスが印加されることにより、光半導体素子は、分布帰還型（ＤＦＢ；Ｄｉｓｔｒｉｂｕｔｅｄ  Ｆｅｅｄｂａｃｋ）ＤＦＢレーザとして機能することとなる。
【００４８】
図７（ｊ）は図６（ａ）のＣ−Ｃ'断面図である。本実施形態の光集積素子が備える光変調器の構成は第１の実施形態で説明したとおりであるが、図６（ａ）および図７（ｊ）で示すように、光を入射する入射端面６２４と、入射された光を伝搬するｉ−ＩｎＧａＡｓＰ光導波路層６０７（第一光導波路層）と、ｉ−ＩｎＧａＡｓＰ光導波路層６０７に電界を印加する一対の電極（シグナル電極６１７、グランド電極６１８）と、印加された電界によって変調された光を出射する出射端面６２５と、ｉ−ＩｎＧａＡｓＰ光導波路層６０７の下面を覆うｎ−ＩｎＰバッファー層６０２（下部クラッド層）と、ｉ−ＩｎＧａＡｓＰ光導波路層６０７上に設けられるｎ−ＩｎＰ層６１５（第一導電性のクラッド層）と、を備える。ｉ−ＩｎＧａＡｓＰ光導波路層６０７の上面とｉ−ＩｎＧａＡｓＰ光導波路層６０７の側面とを覆うＳＩ−ＩｎＰ層６１４（半絶縁性半導体層）が設けられている。なお、積層体６２２は、積層体５１３に対応する。
【００４９】
本実施形態の光集積素子は、光変調器領域と、ＤＦＢレーザ領域と、が設けられたＳＩ−ＩｎＰ基板６０１を備えている。図７（ｋ）はＤＦＢレーザ領域を示す図６（ａ）のＢ−Ｂ'断面図であるが、図７（ｋ）で示すように、ＤＦＢレーザ領域は、ＳＩ−ＩｎＰ基板６０１上に順次積層された、ｎ−ＩｎＰバッファー層６０２（第一導電性の第一クラッド層）と、ｉ−ＩｎＧａＡｓＰ光導波路層６０４（第二光導波路）と、ｐ−ＩｎＰクラッド層６０９（第二導電性の第二クラッド層）と、を含む積層体６２１（第二積層体）を備える。さらに、この光集積素子は、積層体６２１を埋設しているＳＩ−ＩｎＰ層６１４（半絶縁性半導体層）を有する。
【００５０】
つまり、本実施形態の光集積素子は、波長可変レーザのような順バイアス領域とモノリシック集積する光変調器において、順バイアス領域がｐ型クラッド構造、光変調器側がｎ−ＳＩ型クラッド構造を成し、且つ、順バイアス領域、光変調器共にｉ−ＩｎＧａＡｓＰ光導波路６０４、６０７の側面がＳＩ型電流ブロック層（ＳＩ−ＩｎＰ層６１４）からなる構造となっている。また、ＳＩ−ＩｎＰ層６１４はＩｎＰ結晶に鉄がドーピングされている。これにより、ＳＩ−ＩｎＰ層６１４の内部では、ドーピングされた鉄がＩｎＰ結晶中で深いアクセプタとして機能し、近傍に存在する電子を捕獲してイオン化するため、自由電子が存在しない。このため、このＳＩ−ＩｎＰ層６１４中では電流が流れることが阻止され、層全体が略絶縁体として機能する。したがって、ＳＩ−ＩｎＰ層６１４は半絶縁型半導体層として機能することができる。
【００５１】
また、本実施形態の光集積素子は、ｉ−ＩｎＧａＡｓＰ光導波路６０４の上面とｎ−ＩｎＰ層６１５の下面との間に形成されたＳＩ−ＩｎＰ層６１４の層厚（図７（ｊ）のＡ）が、積層体６２１を埋め込むＳＩ−ＩｎＰ層６１４の層厚（図７（ｋ）のＢ）より薄くなっている。詳細に説明すると、一体となっている順バイアス領域のＳＩ型電流ブロック層（３μｍ程度）は光変調器領域のｉ−ＩｎＧａＡｓＰ光導波路層６０７上のＳＩ型クラッド層（１μｍ程度）および光変調器領域のｉ−ＩｎＧａＡｓＰ光導波層６０７の側面側のＳＩ型層（２μｍ程度）とそれぞれ層厚が異なり、「順バイアス領域の電流ブロック層厚が変調器領域のクラッド層厚より厚い」、また「順バイアス領域の電流ブロック層厚が変調器領域の光導波層側面層厚より厚い」という関係になっている。
【００５２】
このとき、光変調器のｉ−ＩｎＧａＡｓＰ光導波路層６０７とＤＦＢレーザ領域のメサは同一のＳＩ−ＩｎＰ層６１４で覆う。したがって、成長回数を増やさず、再成長界面も存在しないことからターンオンの抑制や、再成長により発生する段差部での電極段切れが回避されるという利点がある。
【００５３】
つづいて本実施形態の光集積素子の製造方法について説明する。図６（ｂ）〜（ｆ）は各工程における図６（ａ）のＡ−Ａ'断面図を示す。図６（ｇ）、（ｈ）は各工程における斜視図を示す。
【００５４】
本実施形態の光集積素子の製造方法は、ＳＩ−ＩｎＰ基板６０１（半導体基板）を用意する工程と、ＳＩ−ＩｎＰ基板６０１上にｎ−ＩｎＰバッファー層６０２（第一導電性のクラッド層）とｉ−ＩｎＧａＡｓＰ光導波路層６０４（第二光導波路）とｐ−ＩｎＰクラッド層６０９（第二導電性のクラッド層）とを順に積層してＤＦＢレーザ領域に第二積層構造を形成する工程（図６（ｃ）、（ｄ））と、ｎ−ＩｎＰバッファー層６０２上にｉ−ＩｎＧａＡｓＰ光導波路層６０７を積層して光変調器領域に第一積層構造を形成する工程（図６（ｄ））と、ｉ−ＩｎＧａＡｓＰ光導波路層６０７とｉ−ＩｎＧａＡｓＰ光導波路層６０４とを接続する工程（図６（ｄ））と、第一積層構造をエッチングして光変調器領域に第一メサを形成するとともに、第二積層構造をエッチングしてＤＦＢレーザ領域に第二メサを形成する工程（図６（ｇ））と、第二メサをＳＩ−ＩｎＰ層６１４（半絶縁性半導体層）で埋め込むとともに、第一メサの表面をＳＩ−ＩｎＰ層６１４で覆う工程（図６（ｈ））と、を含む。
【００５５】
より具体的に説明すると、図６（ｄ）では、順バイアス領域の活性層（ｉ−ＩｎＧａＡｓＰ光導波路層６０４）と光変調器のｉ−ＩｎＧａＡｓＰ光導波路層６０７をバットジョイント接合後に、順バイアス領域のｐ−ＩｎＰクラッド層６０９を全面成長し、光変調器領域のｐ−ＩｎＰクラッド層６０９のみをウェットエッチングにより境界面が順メサ形状になるように除去する（図６（ｅ））。ｉ−ＩｎＧａＡｓＰ光導波路層６０４がＳＩ−ＩｎＰ基板６０１に対して順メサ方向に配置すれば、ＨＣｌ系エッチャントを用いれば、接合方向のエッチング面は順メサ形状が得られる。その後、全領域の光導波路をドライエッチングで形成し、光変調領域のＳｉＯ２マスク６１３を除去し（図６（ｆ）、（ｇ））、ＳＩ−ＩｎＰ層６１４、ｎ−ＩｎＰ層６１５を順次成長する（図６（ｈ））。このとき、順バイアス領域はｉ−ＩｎＧａＡｓＰ光導波路６０４側面に電流ブロック層が形成され、光変調器領域はｉ−ＩｎＧａＡｓＰ光導波路層６０７全体を覆うクラッド層、且つ横モード制御層およびコア側面保護層が同時に形成されるが、埋め込む形状の違いから、順バイアス領域の電流ブロック層厚が変調器領域のクラッド層厚および光導波層側面層厚より厚く形成され、それぞれの領域で所望の層厚が得られる。
【００５６】
さらに具体的に本実施形態の光集積素子およびその製造方法について説明する。図６（ａ）のＡ−Ａ´で示す光導波路は曲線導波路やマルチモード干渉型導波路（ＭＭＩ：Ｍｕｌｔｉｍｏｄｅ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）構造で接続されており直線状にはなっていないが、斜め上から見た図６（ｇ）、（ｈ）、図７（ｉ）では各領域の接合部を簡略化のために直線導波路で接続した形で示しており、曲線導波路や１×２マルチモード干渉型導波路（ＭＭＩ：Ｍｕｌｔｉｍｏｄｅ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）構造で接続されても素子の構成自体は変わらない。
【００５７】
図６（ｂ）に示すように、Ｆｅ（鉄）ドープ高抵抗型ＳＩ−ＩｎＰ基板６０１の（１００）面上に、ｎ−ＩｎＰバッファー層６０２（厚さ２μｍ、キャリア濃度１×１０１８ｃｍ−３）をＭＯＶＰＥ法により成長し、ＤＦＢレーザ領域のｎ−ＩｎＰバッファー層６０２上に電子ビーム（ＥＢ）描画法により、回折格子を形成する。
【００５８】
次に図６（ｃ）に示すように、ＭＯＶＰＥ法により、ｎ−ＩｎＧａＡｓＰガイド層６０３（１．３μｍ組成、厚さ０．１μｍ、１×１０１８ｃｍ−３）、ＤＦＢレーザ領域のｉ−ＩｎＧａＡｓＰ光導波路層６０４となるＩｎＧａＡｓＰの量子井戸構造を有する活性層（厚さ０．３μｍ、発光波長１．５５μｍ）、ｐ−ＩｎＰクラッド層６０５（厚さ２０ｎｍ）をＭＯＶＰＥ法により順次積層し、ＳｉＯ２マスク６０６をＣＶＤ法とフォトリソグラフィによりＤＦＢレーザ領域にのみ形成する。その後、メタン系ドライエッチングによりにＩｎＧａＡｓＰ活性層（ｉ−ＩｎＧａＡｓＰ光導波路層６０４）の中間部程度までエッチングし、引き続き、硫酸と過酸化水素水と水の混合液のウェットエッチングにより残りのＩｎＧａＡｓＰ活性層、ｎ−ＩｎＧａＡｓＰガイド層６０３を選択的に除去する。
【００５９】
次に、図６（ｄ）に示すように、マッハツェンダ型光変調器領域のｉ−ＩｎＧａＡｓＰ光導波路層６０７であるＩｎＧａＡｓＰ層（厚さ０．３μｍ、発光波長１．４０μｍ）、ｐ−ＩｎＰクラッド層６０８（厚さ２０ｎｍ）をマッハツェンダ型光変調器領域に選択的にバットジョイント接合技術を用いて形成する。先の工程でウェットエッチングにより選択的にＩｎＧａＡｓＰ活性層を選択的に除去したことにより、ｐ−ＩｎＰクラッド層６０５、ＳｉＯ２マスク６０６に対してサイドエッチングが進行しており、この庇部がバットジョイントで接合するＩｎＧａＡｓＰ光導波路層６０７の接合面でのせり上がり成長を抑制する。また、ＤＦＢレーザ領域の活性層とマッハツェンダ型光変調器領域の光導波路層の高さが一致するため接合面での結合損失の小さいバットジョイント接合が実現できる。
【００６０】
その後、ＳｉＯ２マスク６０６を除去後、全体にＤＦＢレーザ領域の上部クラッド層であるｐ−ＩｎＰクラッド層６０９（厚さ２μｍ、キャリア濃度１×１０１８ｃｍ−３）、ｐ−ＩｎＧａＡｓコンタクト層６１０（厚さ０．２μｍ、キャリア濃度１×１０１９ｃｍ−３）、ｐ−ＩｎＰキャップ層６１１（厚さ０．０５μｍ、キャリア濃度１×１０１８ｃｍ−３）を順次積層する。
【００６１】
次に、図６（ｅ）に示すように、ｐ−ＩｎＰキャップ層６１１を除去後、ＣＶＤ法とフォトリソグラフィにより、ＳｉＯ２マスク６１２をＤＦＢレーザ領域にのみ形成し、ウェットエッチングによりマッハツェンダ型光変調器領域の光導波路層上のｐ−ＩｎＧａＡｓコンタクト層６１０、ｐ−ＩｎＰクラッド層６０８、６０９を除去する。まず、硫酸と過酸化水素水と水の混合液を用いてｐ−ＩｎＧａＡｓコンタクト層６１０をエッチングする。その後、塩酸と燐酸の混合液を用いたウェットエッチングによりｉ−ＩｎＧａＡｓＰ光導波路層６０７を少しもエッチングすることなくｐ−ＩｎＰクラッド層６０８、６０９を選択的に除去する。このとき、導波路を順メサ方向に形成することで、このエッチングにより形成されるｐ−ＩｎＰクラッド層６０８、６０９のエッチング断面は順メサ形状が形成される。
【００６２】
その後、図６（ｆ）に示すように、ＳｉＯ２マスク６１２を除去後、再度、ＣＶＤ法とフォトリソグラフィにより図６（ａ）の導波路パターンになるように全領域の光導波路形成用ＳｉＯ２マスク６１３を形成する。この際、ＤＦＢレーザ領域とマッハツェンダ型光変調器領域の界面はｐ−ＩｎＰクラッド層６０８、６０９を除去したことによる２μｍの段差が生じているが、前述したようにこの界面は滑らかな順メサ形状であるために、従来のクラッド層を含むバットジョイント接合（前述の（ｉｉ））面での成長面の凹凸でフォトリソグラフィ時に発生するマスク形状のがたつきが起こりづらい。
【００６３】
従来のクラッド層を含むバットジョイント接合のように、光変調器領域側の上部クラッド層を選択成長により形成した後に導波路形成を行うと、ＤＦＢレーザ領域と光変調器領域の界面において、ＳｉＯ２マスク脇で成長面の凹凸が発生する。この凹凸は選択成長する上部クラッド層厚が厚いほど大きくなるため、本構造のように上部クラッドが１．５μｍ程度ある場合、その段差を無視できない。このような凹凸では前述したフォトリソグラフィ時に発生する不具合のみならず、ＳｉＯ２マスクを用いたドライエッチングによる導波路形成においても、この凹凸面近傍では平滑な面が形成しづらいことが懸念される。
【００６４】
次に、図６（ｇ）に示すように、メタン系ドライエッチングによりｉ−ＩｎＧａＡｓＰ光導波路層６０４、６０７を突き抜ける深さ３μｍの導波路メサを集積素子全領域一括で形成する。その後、フォトリソグラフィにより光変調器領域のＳｉＯ２マスク６１３のみを除去する。
【００６５】
その後、図６（ｈ）に示すように、ＳｉＯ２マスク６１３を用いて、ＤＦＢレーザ領域においては導波路メサ側面に、マッハツェンダ型光変調器領域においては導波路メサ全体に、ＳＩ−ＩｎＰ層６１４（厚さ１μｍ）、ｎ−ＩｎＰ層６１５（厚さ０．５μｍ、キャリア濃度１×１０１８ｃｍ−３）を順次成長する。
【００６６】
このとき、注意すべき点は、同時成長するマッハツェンダ型光変調器領域のクラッド層とＤＦＢレーザ領域の電流ブロック層に求められる厚さが異なることである。つまり、ＤＦＢレーザ領域のＳＩ電流ブロック層は導波路メサ深さと同等の層厚を形成する必要があるため３μｍ程度の層厚が望ましい。一方で、マッハツェンダ型光変調器側のＳＩクラッド層は１μｍ程度が妥当な層厚であることから、図７（ｊ）、（ｋ）の各領域の断面構造から分かるようにマッハツェンダ型光変調器領域の光導波路上部のＳＩ層厚（Ａ）とＤＦＢレーザ領域のＳＩ層厚（Ｂ）とでは所望の層厚が異なる。
【００６７】
この要求に対しても、本実施形態で示す方法を用いれば、マッハツェンダ型光変調器領域のＳＩクラッド層を１μｍ程度の適当な厚さに保ちつつ、ＤＦＢレーザ領域のＳＩ電流ブロック層を所望の厚さである３μｍ程度の厚さに設定することができる。
【００６８】
つまり、本実施形態の光集積素子のように、マッハツェンダ型光変調器領域のような深く細い導波路メサ全体を埋め込む場合、メサ上部に形成される層厚は平坦部に比べ薄くなる。これはメサ上部での成長形状が三角形になり成長速度の遅い面（（１１１）Ｂ面）が形成されやすく、成長の進行とともにこの成長速度の遅い面が崩れないとメサ上部全体に厚く成長されない。
【００６９】
よって、マッハツェンダ型光変調器領域の光導波路層上ＳＩクラッド層を目標の１μｍ程成長しようとすると、必然的に、平坦領域において２μｍ以上の成長層厚が必要となる。この平坦領域で２μｍ以上という成長層厚は、ＤＦＢレーザ領域の導波路側面の電流ブロック層厚に換算すると３μｍ程度に相当するのである。これは、導波路側面への成長では、平坦部よりも厚さが増大するメカニズムが存在するからであり、それは上部にＳｉＯ２マスクを設けたメサ側面の寄与による。
【００７０】
なお、このときの注意点として、成長条件によっては、メサ側面の成長層厚が２．５μｍ〜４μｍ程度までぶれることが考えられ、メサ側面よりも厚くなることで導波路脇では電流ブロック層が導波路よりせり上がった形状になるが、このせり上がりの増減によるレーザ特性への影響は小さい。
【００７１】
このように、レーザ側の電流ブロック層厚の自由度は大きいためＳＩ層の調整はマッハツェンダ型光変調器側で行えばよく、ＤＦＢレーザ領域とマッハツェンダ型光変調器領域で所望の層厚が異なっても同時形成が可能となるのである。
【００７２】
また、マッハツェンダ型光変調器領域において導波路メサ全体を埋め込むように成長することによる利点は、第１の実施形態で述べた通りである。
【００７３】
その後、図７（ｉ）に示すように、マッハツェンダ型光変調器の位相変調領域のみフォトレジストで覆い、それ以外の領域のｎ−ＩｎＰ層６１５をウェットエッチングにより除去する。これにより、ＤＦＢレーザ領域とマッハツェンダ型光変調器、また、マッハツェンダ型光変調器の２本の位相変調領域はそれぞれ電気的に分離される。ｎ−ＩｎＰ層６１５とその下のＳＩ−ＩｎＰ層６１４は選択的にエッチングを止められないが、前述の通りＤＦＢレーザ領域のＳＩ−ＩｎＰ層６１４は所望の層厚より厚めに形成されるので僅かにＳＩ−ＩｎＰ層６１４がエッチングされてもレーザ特性に影響を与えない。同様にマッハツェンダ型光変調器の位相調整領域以外、つまりＭＭＩ部、Ｓ字導波路部は光の導波としての役割を果たせばよいため、ＳＩ−ＩｎＰ層６１４がある程度の厚さがあればよい。また、ＤＦＢレーザ領域の光導波路６０４の上部はＢＨ成長に用いたＳｉＯ２マスク６１３が保護しているのでエッチングによる影響を受けない。
【００７４】
その後、ＳｉＯ２マスク６１３を除去後、図７（ｊ）に示すように、各電極形成領域においてｎ−ＩｎＰバッファー層６０２に到達する溝を形成し、ＳｉＯ２マスク６１６を付け、ｉ−ＩｎＧａＡｓＰ光導波路層６０７の上部と先程形成した溝の部分に電極コンタクト用に窓開けをする。その後、マッハツェンダ型光変調器のシグナル電極６１７、ＤＦＢレーザ領域のｐ側電極６１９を各導波路上に、マッハツェンダ型光変調器領域のグランド電極６１８、ＤＦＢレーザ領域のｎ側電極６２０を溝のｎ−ＩｎＰバッファー層６０２上に形成する。
【００７５】
以上の工程により、導波路側面に高抵抗ブロック層を形成したｐ−ｉ−ｎ構造のＤＦＢレーザとｎ−ＳＩ−ｉ−ｎ構造マッハツェンダ型光変調器のように異なる上部クラッド層を有する領域をモノリシック集積する素子を、成長回数を増やさず、異領域の接合面で起こるプロセス不具合を抑制して実現することができる。
【００７６】
つづいて、本実施の形態の効果について説明する。本実施形態の光集積素子によれば、光変調器のｉ−ＩｎＧａＡｓＰ光導波路層６０７の上面とｉ−ＩｎＧａＡｓＰ光導波路層６０７の側面とを覆うＳＩ−ＩｎＰ層６１４が設けられている。また、ＳＩ−ＩｎＰ層６１４によりＤＦＢレーザの光導波路を埋め込むことも可能となる。したがって、成長回数を少なくすることができ、工程数の少ない容易な製造が実現可能となる。また、全領域の導波路を形成後にＢＨ成長することから接合面での段差において生じるプロセス不具合を解消することもできる。さらに、光変調器においては、光導波路層の周囲を連続界面をもつ（再成長界面をもたない）ＳＩ層で覆うため、再成長界面を流れるターンオン電流の発生を抑制することが可能となる。したがって、歩留まりを向上し、高性能の光集積素子を実現可能とする。
【００７７】
また、本実施形態の光集積素子の製造方法によれば、ＳＩ−ＩｎＰ層６１４により共通層である順バイアス領域高抵抗電流ブロック層と光変調器領域半絶縁性クラッド層および光導波路側面層を同時に成長する。この手法により図３および図４で示すクラッド層接合手法に対して次のような利点が得られる。前述の（ｉ）（図３）のように接合される側のクラッド層厚や成長条件に特別な制約がない。前述の（ｉｉ）（図４）に比べ、成長回数が少なく、全領域の導波路を形成後にＢＨ成長することから接合面での段差において生じるプロセス不具合を解消できる。また、光変調器においても光導波層の周囲に連続界面をもつ（再成長界面をもたない）ＳＩ層で覆われるために、再成長界面を流れるターンオン電流の発生を抑制が期待できる。
【００７８】
このように、本実施形態の光集積素子の構造および製造方法により、光導波路側面がＳＩ―ＩｎＰ層６１４で形成されるｐ−ＩｎＰ−クラッド層を有する順バイアス領域とｎ−ＳＩ−ｉ−ｎ構造のようなＳＩクラッド層を有する光変調器のような異なるクラッド層を有する領域のモリシック集積素子を、プロセス工数を増やさず、導波路形成時のクラッド層接合面での不具合を解消しつつ作製できる。
【００７９】
また、本実施形態によれば、異機能領域において異なる光導波路層上部クラッド層を有する光変調器と波長可変レーザ等の順バイアス領域とのモノリシック半導体光集積素子において、成長回数の増加やプロセス不具合を解消しつつ高性能な光集積素子ができる素子構造およびその製造方法を提供することができる。
【００８０】
本実施形態の光集積素子は、順バイアス領域がｐ型クラッド構造、光変調器領域がｎ−ＳＩ型クラッド構造を成し、且つ、順バイアス領域、光変調器領域共に導波路側面がＳＩ電流ブロック層からなる構造を有している。したがって、所望層厚が異なる順バイアス領域のＳＩ電流ブロック層と光変調器領域のＳＩクラッド層を同時形成しつつ、それぞれ順バイアス領域の電流ブロック層厚と変調器領域のクラッド層の所望層厚を実現することができる。よって、高い電流ブロック特性を有するｐ−ｉ−ｎ構造順バイアス領域と、光信号や電気信号の損失を小さくでき、位相速度整合やインピーダンス整合が容易で広帯域化に有利であるｎ−ＳＩ−ｉ−ｎ構造光変調器のような上部クラッド層が異なる領域のモノリシック集積素子を、プロセス工数を減らし、導波路形成時のクラッド層接合面での不具合を解消しつつ容易に実現することが可能となる。
【００８１】
（第３の実施形態）
次に図８、９を用いて、第３の実施形態である位相調整領域を集積した光増幅器と、マッハツェンダ型光変調器を集積した光集積素子の素子構造およびその製造方法について説明する。図８（ａ）は本実施形態の光集積素子を説明する平面図である。また、図８（ｂ）〜（ｆ）は本実施形態の光集積素子を説明する図８（ａ）のＡ−Ａ'断面図である。また、図８（ｇ）、（ｈ）、図９（ｉ）は本実施形態の光集積素子を説明する斜視図である。また、図９（ｊ）は、本実施形態の光集積素子の光変調器領域を説明する図８（ａ）のＣ−Ｃ'断面図である。また、図９（ｋ）は、本実施形態の光集積素子の光増幅器領域を説明する図８（ａ）のＢ−Ｂ'断面図である。
【００８２】
すなわち、本実施形態の光集積素子は、第２の実施形態のＤＦＢレーザが波長可変レーザとして機能するものである。本実施形態において、光増幅器領域は、レーザ光を増幅する。また、位相調整領域は、入力電気信号に応じてレーザ光の位相を調整する。位相調整領域は、波長可変フィルタを含んでいる。
【００８３】
なお、図８（ａ）のＡ−Ａ´で示す光導波路は曲線導波路やマルチモード干渉型導波路（ＭＭＩ：Ｍｕｌｔｉｍｏｄｅ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）構造で接続されており直線状にはなっていないが、斜め上から見た図８（ｇ）、（ｈ）、図９（ｉ）では各領域の接合部を簡略化のために直線導波路で接続した形で示しているが、曲線導波路や１×２マルチモード干渉型導波路（ＭＭＩ：Ｍｕｌｔｉｍｏｄｅ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）構造で接続されても素子の構成は変わらない。
【００８４】
図８（ｂ）に示すように、Ｆｅ（鉄）ドープ高抵抗型ＳＩ−ＩｎＰ基板７０１の（１００）面上に、ｎ−ＩｎＰバッファー層７０２（厚さ２μｍ、キャリア濃度１×１０１８ｃｍ−３）、光増幅器領域光導波路層であるＩｎＧａＡｓＰの量子井戸構造を有する活性層（ｉ−ＩｎＧａＡｓＰ導波路層７０３、厚さ０．３μｍ、発光波長１．５５μｍ）、ｐ−ＩｎＰクラッド層７０４（厚さ２０ｎｍ）をＭＯＶＰＥ法により順次積層し、ＳｉＯ２マスク７０５をＣＶＤ法とフォトリソグラフィにより光増幅器領域にのみ形成する。その後、メタン系ドライエッチングによりにＩｎＧａＡｓＰ活性層の中間部程度までエッチングし、引き続き、硫酸と過酸化水素水と水の混合液のウェットエッチングにより残りのＩｎＧａＡｓＰ活性層を選択的に除去する。
【００８５】
次に、図８（ｃ）に示すように、位相調整領域とマッハツェンダ型光変調器領域の共有光導波路であるＩｎＧａＡｓＰ光導波路層７０６（厚さ０．３μｍ、発光波長１．４０μｍ）、ｐ−ＩｎＰクラッド層７０７（厚さ２０ｎｍ）を位相変調領域およびマッハツェンダ型光変調領域に選択的にバットジョイント接合技術を用いて形成する。その後、ＳｉＯ２マスク７０５を除去後、全体に光増幅器領域および位相調整領域の上部クラッド層であるｐ−ＩｎＰクラッド層７０８（厚さ２μｍ、キャリア濃度１×１０１８ｃｍ−３）、ｐ−ＩｎＧａＡｓコンタクト層７０９（厚さ０．２μｍ、キャリア濃度１×１０１９ｃｍ−３）、ｐ−ＩｎＰキャップ層７１０（厚さ０．０５μｍ、キャリア濃度１×１０１８ｃｍ−３）を順次積層する。
【００８６】
次に、図８（ｄ）に示すように、ｐ−ＩｎＰキャップ層７１０を除去後、ＣＶＤ法とフォトリソグラフィにより、ＳｉＯ２マスク７１１を光増幅器領域および位相調整領域にのみ形成し、ウェットエッチングによりマッハツェンダ型光変調器領域の光導波路層上のｐ−ＩｎＰクラッド層７０８、ｐ−ＩｎＧａＡｓコンタクト層７０９を除去する。このエッチングは第２の実施形態に示した通りである。
【００８７】
次に、図８（ｅ）に示すように、ＳｉＯ２マスク７１１を除去後、再度、ＣＶＤ法とフォトリソグラフィにより図７（ａ）の導波路パターンになるように全領域の光導波路形成用ＳｉＯ２マスク７１２を形成する。
【００８８】
次に、図８（ｆ）に示すように、メタン系ドライエッチングによりｉ−ＩｎＧａＡｓＰ光導波路層（７０３、７０６）を突き抜ける深さ３μｍの導波路メサを集積素子全領域一括で形成する。その後、フォトリソグラフィにより光変調器領域のＳｉＯ２マスク７１２のみを除去する。
【００８９】
その後、図８（ｈ）に示すように、ＳｉＯ２マスク７１２を用いて、光増幅器領域および位相調整領域においては導波路メサ側面に、マッハツェンダ型光変調器領域においては導波路メサ全体を、ＳＩ−ＩｎＰ層７１３（厚さ１μｍ）、ｎ−ＩｎＰ層７１４（厚さ０．５μｍ、キャリア濃度１×１０１８ｃｍ−３）を順次成長する。
【００９０】
このとき、第二の実施形態でも述べたように、同時成長するマッハツェンダ型光変調器領域のＳＩ−クラッド層と光増幅器領域および位相調整領域の電流ブロック層に求められる厚さが異なるが、光増幅器領域および位相調整領域の電流ブロック層厚の自由度は大きいためＳＩ層の調整はマッハツェンダ型光変調器側で行えばよく、光増幅器領域および位相調整領域とマッハツェンダ型光変調器領域で所望の層厚が異なっても同時形成が可能となる。
【００９１】
その後、図９（ｉ）に示すように、マッハツェンダ型光変調器の位相変調領域のみフォトレジストで覆い、それ以外の領域のｎ−ＩｎＰ層７１４をウェットエッチングにより除去する。これにより、光増幅器領域および位相調整領域とマッハツェンダ型光変調器、また、マッハツェンダ型光変調器の２本の位相変調領域はそれぞれを電気的に分離される。
【００９２】
その後、ギャップ反射鏡として溝をドライエッチングで形成する。深さは約８μｍ、ギャップ反射鏡の溝間隔は約０．８μｍである。ギャップ反射鏡は波長可変レーザの反射端面との役割をはたしつつ、異機能領域との集積を可能にする。
【００９３】
最後に、図９（ｊ）に示すように、ＳｉＯ２マスク７１５を除去後、各電極形成領域においてｎ−ＩｎＰバッファー層７０２に到達する溝を形成し、ＳｉＯ２マスク７１５を付け、ｉ−ＩｎＧａＡｓＰ光導波路層７０６の上部と先程形成した溝の部分に電極コンタクト用に窓開けをする。その後、マッハツェンダ型光変調器のシグナル電極７１７、光増幅領域のｐ側電極７１８を各導波路上に、マッハツェンダ型光変調器領域のグランド電極７１７、光増幅領域のｎ側電極７１９を溝のｎ−ＩｎＰバッファー層７０２上に形成する。
【００９４】
以上の工程により、ｉ−ＩｎＧａＡｓＰ光導波路層７０３の側面に高抵抗ブロック層を形成したｐ−ｉ−ｎ構造の位相調整領域を集積した光増幅器とｎ−ＳＩ−ｉ−ｎ構造マッハツェンダ型光変調器のように異なる上部クラッド層を有する領域をモノリシック集積する素子を、成長回数を増やさず、異領域の接合面で起こるプロセス不具合を抑制して実現することができる。
【００９５】
なお、半導体素子の外側に、レーザの外部共振器としてコリメート用レンズ、フリースペクトラルレンジ５０ＧＨｚのエタロン、そして液晶から構成される波長可変フィルタを用いることで外部共振器型波長可変レーザが形成され、フィルタに印加する電圧を変えることでチューニングでき１．５３μｍ〜１．５７μｍまで波長可変が可能である。
【００９６】
（第４の実施形態）
次に図１０、１１を用いて、本発明の第４の実施形態である位相調整領域を集積した光増幅器と、マッハツェンダ型光変調器を集積した素子の素子構造とその製造方法について説明する。第４の実施形態は第３の実施形態の光集積素子の製造工程において、光変調器領域のｐ型クラッド層のエッチングを、光導波路形成後に行うものである。本実施形態の光集積素子の平面図は、図８（ａ）と同様であり、図１０（ａ）（ｂ）は図８（ａ）のＡ−Ａ'断面図である。また、図１０（ｃ）（ｄ）は本実施形態の光集積素子の工程を説明する斜視図である。また、図１１（ｅ）は本実施形態の光集積素子の斜視図である。また、図１１（ｆ）は、本実施形態の光集積素子の光変調器領域を説明する図８（ａ）のＣ−Ｃ'断面図である。また、図１１（ｇ）は、本実施形態の光集積素子の光増幅領域を説明する図８（ａ）のＢ−Ｂ'断面図である。
【００９７】
図１０（ａ）、（ｂ）で示す光増幅器領域および位相調整領域のｐ−ＩｎＰクラッド層８０８を形成する工程までは第３の実施形態で説明した方法と同様である。すなわち、Ｆｅ（鉄）ドープ高抵抗型ＳＩ−ＩｎＰ基板８０１の（１００）面上に、ｎ−ＩｎＰバッファー層８０２（厚さ２μｍ、キャリア濃度１×１０１８ｃｍ−３）、光増幅器領域光導波路層であるＩｎＧａＡｓＰの量子井戸構造を有する活性層（ｉ−ＩｎＧａＡｓＰ導波路層８０３、厚さ０．３μｍ、発光波長１．５５μｍ）、ｐ−ＩｎＰクラッド層８０４（厚さ２０ｎｍ）をＭＯＶＰＥ法により順次積層し、ＳｉＯ２マスク８０５をＣＶＤ法とフォトリソグラフィにより光増幅器領域にのみ形成する。その後、メタン系ドライエッチングによりにＩｎＧａＡｓＰ活性層の中間部程度までエッチングし、引き続き、硫酸と過酸化水素水と水の混合液のウェットエッチングにより残りのＩｎＧａＡｓＰ活性層を選択的に除去する。次に、位相調整領域とマッハツェンダ型光変調器領域の共有光導波路であるｉ−ＩｎＧａＡｓＰ光導波路層８０６（厚さ０．３μｍ、発光波長１．４０μｍ）、ｐ−ＩｎＰクラッド層８０７（厚さ２０ｎｍ）を位相調整領域およびマッハツェンダ型光変調領域に選択的にバットジョイント接合技術を用いて形成する。その後、全体に光増幅器領域および位相調整領域の上部クラッド層であるｐ−ＩｎＰクラッド層８０８（厚さ２μｍ、キャリア濃度１×１０１８ｃｍ−３）、ｐ−ＩｎＧａＡｓコンタクト層８０９（厚さ０．２μｍ、キャリア濃度１×１０１９ｃｍ−３）、ｐ−ＩｎＰキャップ層８１０（厚さ０．０５μｍ、キャリア濃度１×１０１８ｃｍ−３）を順次積層する。
【００９８】
次に図１０（ｃ）に示すように、導波路形成用のＳｉＯ２マスク８１１を形成し、メタン系ドライエッチングにより光導波路層を突き抜ける深さ３μｍの導波路メサを集積素子全領域一括で形成する。第３の実施形態で説明した方法と異なり、マッハツェンダ型光変調器領域のクラッド層をエッチングする前に導波路メサ形成を実施するため、メサ形成後の底面が揃っておりＢＨ成長後に生じる領域境界での段差が小さくなり、その後の図１１（ｆ）に示す電極工程でのプロセス不具合が更に生じづらい。また、導波路メサの底面がｉ−ＩｎＧａＡｓＰ光導波路層８０３、８０６より深く、且つｎ−ＩｎＰバッファー層８０２内に位置するようにエッチングを制御する必要があるが、第３の実施形態で説明した方法に比べ、エッチング制御の許容範囲が広がるという利点もある。
【００９９】
その後、図１０（ｄ）に示すように、マッハツェンダ型光変調器領域のＳｉＯ２マスク８１１のみを除去する。その後、マッハツェンダ型光変調器領域の導波路メサ上部のｐ−ＩｎＰクラッド層８０８、ｐ−ＩｎＧａＡｓコンタクト層８０９のみを除去する。ここで、図示はしないが、メサ上部のｐ−ＩｎＰクラッド層８０８のみを除去するため次のような工程を実施する。メサ形成後にレジストを塗布し、光増幅器領域および位相調整領域全体を覆うマスクを用いて露光を行うが、この際、露光量を調整し露光用マスクで覆われていないマッハツェンダ型光変調領域の導波路メサ上部のみが露出するように、レジストの後退を調整する。この時、レジストが光導波路層の高さまで後退しないように調整する。
【０１００】
以上の工程により、マッハツェンダ型光変調器領域の導波路メサ上部のみがレジストに覆われていない状態になる。その後、硫酸と過酸化水素水と水の混合液を用いてｐ−ＩｎＧａＡｓコンタクト層８０９をエッチングし、続いて塩酸と燐酸の混合液を用いたウェットエッチングによりｉ−ＩｎＧａＡｓＰ光導波路層８０６を少しもエッチングすることなくｐ−ＩｎＰクラッド層８０８を選択的に除去する。このとき、導波路を順メサ方向に形成することで、第３の実施例同様に、エッチングにより形成されるｐ−ＩｎＰクラッド層のエッチング断面は順メサ形状が形成される。その後、レジストを除去すれば、光増幅器領域および位相調整領域の導波路メサ上部にのみＳｉＯ２マスク８１１が形成された状態になる。
【０１０１】
その後の工程は第３の実施形態と同様に、ＳｉＯ２マスク８１１を用いて、図１１（ｅ）に示すように、光増幅器領域および位相調整領域においては導波路メサ側面に、マッハツェンダ型光変調器領域においては導波路メサ全体を、ＳＩ−ＩｎＰ層８１２（厚さ１μｍ）、ｎ−ＩｎＰ層８１３（厚さ０．５μｍ、キャリア濃度１×１０１８ｃｍ−３）を順次成長する。これ以降の電極形成工程も、第３の実施例と同様に行うことで素子が完成する。すなわち、図１１（ｅ）に示すように、ＳｉＯ２マスク８１１を除去後、各電極形成領域においてｎ−ＩｎＰバッファー層８０２に到達する溝を形成し、ＳｉＯ２マスク８１４を付け、ｉ−ＩｎＧａＡｓＰ光導波路８０６の上部と先程形成した溝の部分に電極コンタクト用に窓開けをする。その後、マッハツェンダ型光変調器のシグナル電極８１５、光増幅器領域のｐ側電極８１７を各導波路上に、マッハツェンダ型光変調器領域のグランド電極８１６、光増幅器領域のｎ側電極８１８を溝のｎ−ＩｎＰバッファー層８０２上に形成する。
【０１０２】
以上の工程により、導波路側面に高抵抗ブロック層を形成したｐ−ｉ−ｎ構造の位相調整領域を集積した光増幅器とｎ−ＳＩ−ｉ−ｎ構造マッハツェンダ型光変調器のような異なる上部クラッド層を有する領域をモノリシック集積する素子を、第３の実施形態に比べ、プロセスの制御性を向上させて作製することができる。なお、第４の実施形態は、第２の実施形態においても同様の作製工程を通すことで実現できる。
【０１０３】
（第５の実施形態）
第５の実施形態は、図示はしないが第１の実施形態に記載の光変調器において、光変調器のｎ−ＳＩ−ｉ−ｎ構造をｎ−ＳＩ−ｐ−ｉ−ｎ構造に置き換えた構造である。
【０１０４】
本実施形態は、第１の実施形態において、図５（ｂ）のＳＩ−ＩｎＰ層５０４をｐ−ＩｎＰ層に置き換えることで、同様の製造方法で実現できる。本実施形態の構造にすることで、第１の実施形態の利点以外に、以下の効果が期待できる。
【０１０５】
ＳＩ層とｉ層の間に薄いｐ型層を挿入することにより、ｎ−ＳＩ−ｉ−ｎ構造の利点である損失の低減や光信号ならびに変調ＲＦ信号の位相速度整合およびインピーダンス整合がとることが容易であるとともにｎ−ＳＩ−ｉ−ｎ構造より強い電場を光導波層に印加でき、マッハツェンダ型光変調器の低電圧駆動が期待できる。
【０１０６】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、本発明は以下の態様を採用することも可能である。
（１）半絶縁型半導体層を光導波層の上部クラッド層に含む光変調器において、光導波層の側面に半絶縁型半導体層を有し、該光導波路層側面の半絶縁型半導体層と該半絶縁型上部クラッド半導体層が連続界面を有することを特徴とする光変調器。
（２）（１）に記載の光変調器と半絶縁型電流狭窄半導体層を有する順バイアス領域を集積する素子において、光変調器の該半絶縁型上部クラッド半導体層と順バイアス領域の該半絶縁型電流狭窄半導体層が一体であり、且つ、該半絶縁型上部クラッド半導体層厚が該半絶縁型電流狭窄半導体層厚より薄いことを特徴とする光集積素子。
（３）光変調器の光導波層側面の該半絶縁型半導体層厚が、順バイアス領域の該半絶縁型電流狭窄半導体層厚より薄いことを特徴とする（２）に記載の光集積素子。
（４）順バイアス領域がレーザ光を増幅する光増幅器であることを特徴とする（２）〜（３）に記載の光集積素子。
（５）順バイアス領域が入力電気信号に応じてレーザ光の位相を調製する位相調整領域と前記光増幅器からなる（２）〜（３）に記載の光集積素子。
（６）順バイアス領域が波長可変フィルタを含む前記位相調整領域および前記光増幅器からなり、順バイアス領域が波長可変レーザであることを特徴とする（２）〜（３）に記載の光集積素子。
（７）（１）に記載の光変調器において、該導波路側面の半絶縁型半導体層と該半絶縁型上部クラッド半導体層を同時形成することを特徴とする光変調器の製造方法。
（８）（２）〜（３）に記載の光集積素子において、光変調器の半絶縁型半導体層と順バイアス領域の半絶縁型半導体層を同時に形成することを特徴とする光集積素子の製造方法。
【０１０７】
また、上記の実施形態において寸法例、濃度例も示したが、結晶成長条件、レーザ構造などで大幅に変化するので、それと共に適切な寸法、濃度を採用すべきことは言うまでもない。誘電体膜、絶縁体膜の種類に関して制限はない。基板は高抵抗基板に制限されるものではなくｎ型導電性基板でも構わない。活性層に関しては、ＩｎＧａＡｓＰ、ＩｎＧａＡｓ、ＡｌＧａＩｎＡｓ等が挙げられるが適用可能な活性層であれば制限はなく、バルク構造でも量子井戸構造でも良い。高抵抗層のドーパントとしてＦｅを挙げたが、Ｒｕ（ルテニウム）、Ｃｒ、Ｃｏ、Ｔｉのように高抵抗層ドーパントとして機能するならば制限はない。また、光変調器領域のｎ−ＩｎＰ上部クラッド層は、ＳＩ層と共に形成せずに、成長回数は増えるが、最後に変調器の導波路上部にのみ選択的に形成しても構わない。こうすると、１回成長が増えるので工数は増えるが、その分、半導体素子部のエッチング工程が減らすことができる。
【０１０８】
また、本実施形態では２〜３領域の集積素子の例を挙げて説明したが、３領域以上の集積素子においても本発明は適用可能であり、領域数に制限はないことは言うまでもない。 
【図面の簡単な説明】
【０１０９】
【図１】バットジョイント接合の一例を示す工程図である。
【図２】光変調器の一例を示す図である。（ａ）ｐ−ｉ−ｎ構造光変調器の断面図である。（ｂ）ｎ−ＳＩ−ｉ−ｎ構造光変調器の断面図である。
【図３】クラッド層を含むバットジョイント接合の一例を示す工程図である。
【図４】クラッド層を含むバットジョイント接合の一例を示す工程図である。
【図５】本発明の第１の実施形態の光変調器を説明する図である。（ａ）本発明の第１の実施形態の光変調器を説明する平面図である。（ｂ）〜（ｄ）本発明の第１の実施形態の光変調器の作製工程を示す断面図である。（ｅ）本発明の第１の実施形態の光変調器を説明する断面図である。
【図６】本発明の第２の実施形態の光集積素子を説明する図である。（ａ）本発明の第２の実施形態の光集積素子を説明する平面図である。（ｂ）〜（ｆ）本発明の第２の実施形態の光集積素子の作製工程を示す断面図である。（ｇ）、（ｈ）本発明の第２の実施形態の光集積素子の作製工程を説明する斜視図である。
【図７】本発明の第２の実施形態の光集積素子を説明する図である。（ｉ）本発明の第２の実施形態の光集積素子を説明する斜視図である。（ｊ）本発明の第２の実施形態の光集積素子の光変調器領域を説明する断面図である。（ｋ）本発明の第２の実施形態の光集積素子のＤＦＢレーザ領域を説明する断面図である。
【図８】本発明の第３の実施形態の光集積素子を説明する図である。（ａ）本発明の第３の実施形態の光集積素子を説明する平面図である。（ｂ）〜（ｆ）本発明の第３の実施形態の光集積素子の作製工程を示す断面図である。（ｇ）、（ｈ）本発明の第３の実施形態の光集積素子の作製工程を説明する斜視図である。
【図９】本発明の第３の実施形態の光集積素子を説明する図である。（ｉ）本発明の第３の実施形態の光集積素子を説明する斜視図である。（ｊ）本発明の第３の実施形態の光集積素子の光変調器領域を説明する断面図である。（ｋ）本発明の第３の実施形態の光集積素子の光増幅器領域を説明する断面図である。
【図１０】本発明の第４の実施形態を説明する図である。（ａ）、（ｂ）本発明の第４の実施形態の光集積素子の作製工程を示す断面図である。（ｃ）、（ｄ）本発明の第４の実施形態の光集積素子の作製工程を説明する斜視図である。
【図１１】本発明の第４の実施形態の光集積素子を説明する図である。（ｅ）本発明の第４の実施形態の光集積素子を説明する斜視図である。（ｆ）本発明の第４の実施形態の光集積素子の光変調器領域を説明する断面図である。（ｇ）本発明の第４の実施形態の光集積素子の光増幅領域を説明する断面図である。
【符号の説明】
【０１１０】
１０１    ｎ−ＩｎＰ基板
１０２    光導波路層Ａ
１０３    ｐ−ＩｎＰクラッド層Ａ
１０４    ＳｉＯ２マスク
１０５    光導波路層Ｂ
１０６    ｐ−ＩｎＰクラッド層Ｂ
１０７    ｐ−ＩｎＰクラッド層
２０１    ｎ−ＩｎＰ基板
２０２    光導波路層
２０３    ｐ−ＩｎＰクラッド層
２０４    シグナル電極
２０５    グランド電極
２０６    ＳＩ−ＩｎＰ基板
２０７    ｎ−ＩｎＰバッファー層
２０８    ｉ−光導波路層
２０９    ＳＩ−ＩｎＰクラッド層
２１０    ｎ−ＩｎＰクラッド層
２１１    シグナル電極
２１２    グランド電極
３０１    ＩｎＰ基板
３０２    第一の領域の光導波路層
３０３    第一の領域のＩｎＰクラッド層
３０４    ＳｉＯ２マスク
３０５    第二の領域の光導波路層
３０６    第二の領域のＩｎＰクラッド層
４０１    ＩｎＰ基板
４０２    第一の領域の光導波路層
４０３    第一の領域のＩｎＰクラッド層
４０４    ＳｉＯ２マスク
４０５    第二の領域の光導波路層
４０６    第二の領域のＩｎＰクラッド層
４０７    第一の領域のＩｎＰクラッド層
４０８    ＳｉＯ２マスク
４０９    第二の領域のＩｎＰクラッド層
５０１    ＳＩ−ＩｎＰ基板
５０２    ｎ−ＩｎＰバッファー層
５０３    ｉ−ＩｎＧａＡｓＰ光導波路層
５０４    ＳＩ−ＩｎＰクラッド層
５０５    ＳｉＯ２マスク
５０６    ＳＩ−ＩｎＰ層
５０７    ｎ−ＩｎＰ層
５０８    ＳｉＯ２マスク
５０９    シグナル電極
５１０    グランド電極
５１１    入射端面
５１２    出射端面
５１３    積層体
６０１    ＳＩ−ＩｎＰ基板
６０２    ｎ−ＩｎＰバッファー層
６０３    ｎ−ＩｎＧａＡｓＰガイド層
６０４    ｉ−ＩｎＧａＡｓＰ光導波路層
６０５    ｐ−ＩｎＰクラッド層
６０６    ＳｉＯ２マスク
６０７    ｉ−ＩｎＧａＡｓＰ光導波路層
６０８    ｐ−ＩｎＰクラッド層
６０９    ｐ−ＩｎＰクラッド層
６１０    ｐ−ＩｎＧａＡｓコンタクト層
６１１    ｐ−ＩｎＰキャップ層
６１２    ＳｉＯ２マスク
６１３    ＳｉＯ２マスク
６１４    ＳＩ−ＩｎＰ層
６１５    ｎ−ＩｎＰ層
６１６    ＳｉＯ２マスク
６１７    シグナル電極
６１８    グランド電極
６１９    ｐ側電極
６２０    ｎ側電極
６２１    積層体
６２２    積層体
６２４    入射端面
６２５    出射端面
７０１    ＳＩ−ＩｎＰ基板
７０２    ｎ−ＩｎＰバッファー層
７０３    ｉ−ＩｎＧａＡｓＰ光導波路層
７０４    ｐ−ＩｎＰクラッド層
７０５    ＳｉＯ２マスク
７０６    ｉ−ＩｎＧａＡｓＰ光導波路層
７０７    ｐ−ＩｎＰクラッド層
７０８    ｐ−ＩｎＰクラッド層
７０９    ｐ−ＩｎＧａＡｓコンタクト層
７１０    ｐ−ＩｎＰキャップ層
７１１    ＳｉＯ２マスク
７１２    ＳｉＯ２マスク
７１３    ＳＩ−ＩｎＰ層
７１４    ｎ−ＩｎＰ層
７１５    ＳｉＯ２マスク
７１６    シグナル電極
７１７    グランド電極
７１８    ｐ側電極
７１９    ｎ側電極
８０１    ＳＩ−ＩｎＰ基板
８０２    ｎ−ＩｎＰバッファー層
８０３    ｉ−ＩｎＧａＡｓＰ光導波路層
８０４    ｐ−ＩｎＰクラッド層
８０５    ＳｉＯ２マスク
８０６    ｉ−ＩｎＧａＡｓＰ光導波路層
８０７    ｐ−ＩｎＰクラッド層
８０８    ｐ−ＩｎＰクラッド層
８０９    ｐ−ＩｎＧａＡｓコンタクト層
８１０    ｐ−ＩｎＰキャップ層
８１１    ＳｉＯ２マスク
８１２    ＳＩ−ＩｎＰ層
８１３    ｎ−ＩｎＰ層
８１４    ＳｉＯ２マスク
８１５    シグナル電極
８１６    グランド電極
８１７    ｐ側電極
８１８    ｎ側電極
【図１】
2009244648.tif 000003
【図２】
2009244648.tif 000004
【図３】
2009244648.tif 000005
【図４】
2009244648.tif 000006
【図５】
2009244648.tif 000007
【図６】
2009244648.tif 000008
【図７】
2009244648.tif 000009
【図８】
2009244648.tif 000010
【図９】
2009244648.tif 000011
【図１０】
2009244648.tif 000012
【図１１】
2009244648.tif 000013