(57)【要約】【課題】通信周期が一定であるか否かに関わらずノイズ除去が行え、かつ、通信データ信号の切り替えによって発生するノイズ除去も行えるようにする。【解決手段】ＣＬＫを遅延させた遅延信号を生成すると共に、その間にＣＬＫに含まれるノイズを除去するための第１マスク信号を生成し、第１マスク信号を用いて遅延信号からノイズを除去する。これにより、ノイズの無い内部ＣＬＫを生成することが可能となり、通信周期が一定であるか否かに関わらずノイズ除去が行え、かつ、通信データ信号の切り替えによって発生するノイズ除去も行えるクロック同期通信装置とすることが可能となる。【選択図】図１
2009290539.tif 000002
【特許請求の範囲】
【請求項１】
同期信号としてのクロック信号の立上りおよび立下りを予め決められた遅延時間だけ遅延させた遅延信号を生成するクロック信号遅延装置（１）と、
前記クロック信号および前記クロック信号の立上りおよび立下りに基づき、前記遅延時間中に前記遅延信号に含まれるノイズをマスクするための第１マスク信号を生成する第１ノイズ除去信号発生装置（２）と、
前記第１マスク信号にて前記遅延信号に含まれるノイズをマスクして除去することにより、前記クロック信号からノイズを除去した内部同期信号を生成するノイズ信号除去装置（６）と、を備えていることを特徴とするクロック同期通信装置。
【請求項２】
前記クロック信号遅延装置（１）は、前記クロック信号の立上りを検出してパルス信号を出力する立上り検出部（１ａ）および立下りを検出してパルス信号を出力する立下り検出部（１ｂ）と、前記立上りを検出したときに出力されたパルス信号を前記遅延時間だけ遅延させる第１遅延回路（１ｃ）および前記立下りを検出したときに出力されたパルス信号を前記遅延時間だけ遅延させる第２遅延回路（１ｄ）と、を備えていることを特徴とする請求項１に記載のクロック同期通信装置。
【請求項３】
前記第１ノイズ除去信号発生装置（２）は、前記クロック信号の電圧レベルを検出し、検出した電圧レベルに対応する信号を出力するレベル検出部（２ａ）と、前記クロック信号の立上りおよび立下りに基づいてカウントを行い、前記立上り時にはカウントをクリアすると共に前記立下り時にカウントをスタートして所定時間経過したことを数える第１タイマ（２ｂ）と、前記第１タイマ（２ｂ）にて所定時間経過したことが数えられたときにパルス信号を発生させるパルス発生部（２ｃ）と、前記パルス発生部（２ｃ）が発生させるパルス信号をクロックとして前記レベル検出部（２ａ）の出力信号とこの出力信号を反転させた信号がそれぞれ入力されることで前記第１マスク信号を出力するＪＫフリップフロップ（２ｄ）と、を備えていることを特徴とする請求項１または２に記載のクロック同期通信装置。
【請求項４】
通信データ信号の立上りおよび立下りを検出することで、前記通信データ信号の電圧レベル変化を検知してパルス信号を出力するデータ信号レベル変化検知装置（３）と、
前記データ信号レベル変化検知装置（３）が出力するパルス信号に基づいて前記遅延信号に含まれるノイズをマスクするための第２マスク信号を生成する第２ノイズ除去信号発生装置（４）と、を備え、
前記ノイズ信号除去装置（６）は、前記第１マスク信号および前記第２マスク信号にて前記遅延信号に含まれるノイズをマスクして除去することにより、前記クロック信号からノイズを除去した内部同期信号を生成することを特徴とする請求項１ないし３のいずれか１つに記載のクロック同期通信装置。
【請求項５】
前記第２ノイズ除去信号発生装置（４）は、前記データ信号レベル変化検知装置（３）が出力するパルス信号の立上り時にカウントをスタートし、所定時間が経過するまでの期間中、前記遅延信号に含まれるノイズをマスクする信号を前記第２マスク信号として出力する第２タイマ（４ｂ）を備えていることを特徴とする請求項４に記載のクロック同期通信装置。
【請求項６】
前記遅延時間を調整する設定切替回路（５）が備えられていることを特徴とする請求項１ないし５のいずれか１つに記載のクロック同期通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同期信号つまりクロック信号（以下、ＣＬＫという）のノイズ除去を行うことができるクロック同期通信装置に関するものである。
【背景技術】
【０００２】
従来より、電子デバイスでは、通信機能にて各種電子機器と通信を実施している。この通信が同期通信により行われる場合、電子デバイスや装置間の通信配線にノイズが発生し、通信異常が発生する場合がある。
【０００３】
このため、特許文献１において、基準クロックを用いて送信クロックのＬｏｗレベル期間およびＨｉレベル期間を測定すると共に、これらの期間から得られる各タイミングで転送クロックの立上りおよび立下りを検出し、これらの検出信号によりレベル状態が転位する信号をシフトクロックとすることにより、転送クロックにノイズが重畳された際にも、転送クロックを元にして生成されたシフトクロックからその重畳ノイズを除去するという手法が提案されている。
【特許文献１】特開２０００−２０１１４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１に示される手法は、通信周期が一定の場合におけるＣＬＫのノイズ除去には有効な手段と言えるが、通信周期が一定でない場合にはノイズを除去できない可能性がある。
【０００５】
また、ＣＬＫに発生するノイズはリンギング以外に通信データ信号の切り替えでも発生する場合があり、このようなノイズを除去することができない。
【０００６】
本発明は上記点に鑑みて、通信周期が一定であるか否かに関わらずノイズ除去が行え、かつ、通信データ信号の切り替えによって発生するノイズ除去も行えるクロック同期通信装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、請求項１に記載の発明では、ＣＬＫ遅延装置（１）にて、同期信号としてのＣＬＫの立上りおよび立下りを予め決められた遅延時間だけ遅延させた遅延信号を生成すると共に、第１ノイズ除去信号発生装置（２）にて、ＣＬＫおよびＣＬＫの立上りおよび立下りに基づき、遅延時間中に遅延信号に含まれるノイズをマスクするための第１マスク信号を生成したのち、ノイズ信号除去装置（６）により、第１マスク信号にて遅延信号に含まれるノイズをマスクして除去することにより、ＣＬＫからノイズを除去した内部ＣＬＫを生成することを特徴としている。
【０００８】
このように、ＣＬＫを遅延させた遅延信号を生成すると共に、遅延させている間にＣＬＫに含まれるノイズを除去するための第１マスク信号を生成し、第１マスク信号を用いて遅延信号からノイズを除去するようにしている。これにより、ノイズの無い内部ＣＬＫを生成することが可能となり、通信周期が一定であるか否かに関わらずノイズ除去が行え、かつ、通信データ信号の切り替えによって発生するノイズ除去も行えるクロック同期通信装置とすることが可能となる。
【０００９】
請求項２に記載したように、例えば、クロック信号遅延装置（１）は、クロック信号の立上りを検出してパルス信号を出力する立上り検出部（１ａ）および立下りを検出してパルス信号を出力する立下り検出部（１ｂ）と、立上りを検出したときに出力されたパルス信号を遅延時間だけ遅延させる第１遅延回路（１ｃ）および立下りを検出したときに出力されたパルス信号を遅延時間だけ遅延させる第２遅延回路（１ｄ）と、を備えた構成とされる。
【００１０】
また、請求項３に記載したように、例えば、第１ノイズ除去信号発生装置（２）は、クロック信号の電圧レベルを検出し、検出した電圧レベルに対応する信号を出力するレベル検出部（２ａ）と、クロック信号の立上りおよび立下りに基づいてカウントを行い、立上り時にはカウントをクリアすると共に立下り時にカウントをスタートして所定時間経過したことを数える第１タイマ（２ｂ）と、第１タイマ（２ｂ）にて所定時間経過したことが数えられたときにパルス信号を発生させるパルス発生部（２ｃ）と、パルス発生部（２ｃ）が発生させるパルス信号をクロックとしてレベル検出部（２ａ）の出力信号とこの出力信号を反転させた信号がそれぞれ入力されることで第１マスク信号を出力するＪＫフリップフロップ（２ｄ）と、を備えた構成とされる。
【００１１】
請求項４に記載の発明では、通信データ信号の立上りおよび立下りを検出することで、通信データ信号の電圧レベル変化を検知してパルス信号を出力するデータ信号レベル変化検知装置（３）と、データ信号レベル変化検知装置（３）が出力するパルス信号に基づいて遅延信号に含まれるノイズをマスクするための第２マスク信号を生成する第２ノイズ除去信号発生装置（４）と、を備え、ノイズ信号除去装置（６）は、第１マスク信号および第２マスク信号にて遅延信号に含まれるノイズをマスクして除去することにより、クロック信号からノイズを除去した内部同期信号を生成することを特徴としている。
【００１２】
このように、通信データ信号のレベル変化を検知し、レベル変化が生じてから所定期間中をマスクする第２マスク信号を生成し、第２マスク信号を用いて遅延信号からノイズを除去するようにしている。これにより、通信データ信号のレベル変化の影響によるノイズを更に無くした内部ＣＬＫを生成することが可能となる。
【００１３】
請求項５に記載したように、例えば、第２ノイズ除去信号発生装置（４）は、データ信号レベル変化検知装置（３）が出力するパルス信号の立上り時にカウントをスタートし、所定時間が経過するまでの期間中、遅延信号に含まれるノイズをマスクする信号を第２マスク信号として出力する第２タイマ（４ｂ）を備えた構成とされる。
【００１４】
請求項６に記載の発明では、遅延時間を調整する設定切替回路（５）が備えられていることを特徴としている。
【００１５】
このように、設定切替回路（５）を備えることにより、遅延時間を設定できるようにしている。このため、ノイズの無い内部ＣＬＫを生成することを優先するか、それとも通信速度を速くすることを優先するかを適宜選択することができ、相手側装置の要求仕様に合わせることができる。
【００１６】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態について図に基づいて説明する。
【００１８】
（第１実施形態）
本発明の一実施形態を適用したクロック同期通信装置について説明する。図１は、本実施形態にかかるクロック通信装置の概略ブロック図であり、図２は、図１に示すクロック通信装置の詳細なブロック図である。
【００１９】
図１に示すように、クロック同期通信装置は、ＣＬＫ遅延装置１、第１ノイズ除去信号発生装置２、データ信号レベル変化検知装置３、第２ノイズ除去信号発生装置４、設定切替回路５およびＣＬＫノイズ信号除去装置６を備えている。これら各構成要素により、クロック同期通信装置は、入力されるＣＬＫを遅延させておき、この遅延させたＣＬＫからＣＬＫの立上りおよび立下り時に発生するノイズやデータ信号の影響（例えば立上りや立下りによる影響）によって発生するノイズ部分をマスクすることにより、ノイズのないＣＬＫである内部同期信号（以下、内部ＣＬＫ（ＩＮＴ  ＣＬＫ）という）を生成する。具体的には、上記各構成要素は以下の機能を行う。
【００２０】
ＣＬＫ遅延装置１は、後述するように設定切替回路５にて設定された遅延時間だけＣＬＫの立上りおよび立下りを遅延させて表した遅延信号を生成する。例えば、遅延信号として、ＣＬＫの立上りを示すパルスおよび立下りを示すパルスを遅延時だけ遅延させた信号を用いることができる。具体的には、このＣＬＫ遅延装置１は、図２に示すように、立上り検出部１ａ、立下り検出部１ｂ、第１、第２遅延回路１ｃ、１ｄを備えた構成とされる。
【００２１】
立上り検出部１ａは、ＣＬＫの立上りエッジを検出するものであり、予め決めておいた閾値ＶｔｈとＣＬＫとを比較し、ＣＬＫが閾値Ｖｔｈ未満の状態から閾値Ｖｔｈ以上になったときに所定幅（例えばＨ〔ｓｅｃ〕）のパルス信号を出力する。立下り検出部１ｂは、ＣＬＫの立下りエッジを検出するものであり、予め決めておいた閾値ＶｔｈとＣＬＫとを比較し、ＣＬＫが閾値Ｖｔｈを超えている状態から閾値Ｖｔｈ以下になったときに所定幅（例えばＨ〔ｓｅｃ〕）のパルス信号を出力する。以下、これら立上り検出部１ａや立下り検出部１ｂの出力信号を検出パルス信号という。
【００２２】
第１遅延回路１ｃは、立上り検出部１ａの出力信号を遅延時間（ｃ〔ｓｅｃ〕）だけ遅延させる。第２遅延回路１ｄは、立下り検出部１ｂの出力信号を遅延時間（ｃ〔ｓｅｃ〕）だけ遅延させる。
【００２３】
第１ノイズ除去信号発生装置２は、ＣＬＫ遅延装置１にて生成した遅延信号に含まれるノイズをマスクするための第１マスク信号を生成する。すなわち、遅延信号に基づいて再びＣＬＫを生成し直すことにより、内部ＣＬＫを生成することになるが、遅延信号にはノイズによって発生したパルスが含まれているため、遅延信号のうちノイズの影響している部分をマスクすることでノイズの影響を無くした遅延信号を得て、それに基づいて内部ＣＬＫを生成することでノイズの無い内部ＣＬＫを生成することを可能にする。具体的には、この第１ノイズ除去信号発生装置２は、図２に示すように、レベル検出部２ａ、第１タイマ２ｂ、パルス発生部２ｃ、ＪＫフリップフロップ２ｄおよびＮＯＴ回路２ｅを備えた構成とされる。
【００２４】
レベル検出部２ａは、ＣＬＫの電圧レベルを検出し、検出した電圧レベルに対応する信号を出力する。具体的には、ＣＬＫの立上りもしくは立下りエッジ検出後のＣＬＫの電圧レベルを検出する。例えば、レベル検出部２ａは、ＣＬＫが閾値Ｖｔｈよりも大きいか小さいかにより電圧レベルを検出し、大きければＨｉレベル信号、小さければＬｏｗレベル信号を出力する。
【００２５】
第１タイマ２ｂは、立上り検出部１ａおよび立下り検出部１ｂにて立上りエッジや立下りエッジが検出されたとき、つまりこれらからＨｉレベル信号が出力されたときにカウントをクリアすると共にＬｏｗレベル信号を出力すると共に、検出パルス信号の立下りをトリガとしてカウントをスタートし、所定時間（ｅ〔ｓｅｃ〕）経過後にＨｉレベル信号を出力する。
【００２６】
パルス発生部２ｃは、第１タイマ２ｂの出力信号の立上りエッジを検出し、立上りエッジを検出したときに所定幅のパルス信号を発生する。
【００２７】
ＪＫフリップフロップ２ｄは、レベル検出部２ａの出力信号をＪ端子に入力すると共に、レベル検出部２ａの出力信号をＮＯＴ回路２ｅにて反転させた反転信号をＫ端子に入力し、かつ、パルス発生部２ｃの出力するパルス信号をクロックとしてフリップフロップ動作を行う。つまり、レベル検出部２ａの出力信号は、ＣＬＫが閾値Ｖｔｈよりも大きいか否かによってレベルが切り替わるため、ＣＬＫがノイズによって閾値Ｖｔｈよりも低くなった場合にも本来のＣＬＫのレベルと異なるレベルに切り替わることがある。このため、ＣＬＫの立上りもしくは立下りを検出してから第１タイマ２ｂにて所定時間カウントされたときに、レベル検出部２ａの出力信号が安定したと想定し、ＪＫフリップフロップ２ｄでは、第１タイマ２ｂの出力信号に基づいて出力を発生するパルス発生部２ｃのパルス信号をクロックとして、レベル検出部２ａの出力信号を読み取っている。
【００２８】
データ信号レベル変化検知装置３は、通信データ信号のレベル変化が生じたことを検知する。また、第２ノイズ除去信号発生装置４は、通信データ信号の影響により発生するノイズをマスクするための第２マスク信号を生成する。通信データ信号のレベル変化が生じた場合、その影響によってＣＬＫにノイズが発生する可能性がある。このため、データ信号レベル変化検知装置３にて通信データ信号のレベル変化を検知し、通信データ信号のレベル変化が検知されたときに、第２ノイズ除去信号発生装置４にてノイズをマスクするための第２マスク信号を生成する。具体的には、データ信号レベル変化検知装置３は、図２に示すように、入力される通信データ信号の数に対応する立上り検出部３ａおよび立下り検出部３ｂを備えた構成とされ、第２ノイズ除去信号発生装置４は、ＯＲ回路４ａおよび第２タイマ４ｂを備えた構成とされる。
【００２９】
立上り検出部３ａは、通信データ信号の立上りエッジを検出するものであり、予め決めておいた閾値Ｖｔｈと通信データ信号とを比較し、通信データ信号が閾値Ｖｔｈ未満の状態から閾値Ｖｔｈ以上になったときに所定幅（例えばＨ〔ｓｅｃ〕）のパルス信号を出力する。立下り検出部３ｂは、通信データ信号の立下りエッジを検出するものであり、予め決めておいた閾値Ｖｔｈと通信データ信号とを比較し、通信データ信号が閾値Ｖｔｈを超えている状態から閾値Ｖｔｈ以下になったときに所定幅（例えばＨ〔ｓｅｃ〕）のパルス信号を出力する。以下、これら立上り検出部３ａや立下り検出部３ｂの出力信号をレベル変化検出信号という。なお、図２中には、入力される通信データ信号がデータ信号１、データ信号２である例を示したが、その数が多ければ、それに対応した数だけ立上り検出部３ａおよび立下り検出部３ｂが備えられる。
【００３０】
ＯＲ回路４ａは、レベル変化信号をＯＲ入力で合成した出力を発生させる。すなわち、立上り検出部３ａおよび立下り検出部３ｂのうちの１つでもＨｉレベル信号を出力していれば、ＯＲ回路４ａからＨｉレベル信号が出力され、これらすべてでＬｏｗレベル信号を出力していればＯＲ回路４ａからＬｏｗレベル信号が出力される。
【００３１】
第２タイマ４ｂは、ＯＲ回路４ａの出力、つまり各種レベル変化検出信号の合成信号の立上りでカウントをスタートして、所定時間（ｄ〔ｓｅｃ〕）が経過するまでの期間中Ｈｉレベル信号を保持したのち、カウントをクリアする。つまり、この信号は、レベル変化検出信号が立ち上がった時、つまりレベル変化があったときにＨｉレベル信号となる。レベル変化があったとき、変化してから所定時間が経過するまでの期間中はノイズが発生する可能性がある。このため、この信号が通信データ信号のレベル変化に対応する第２マスク信号として用いられる。
【００３２】
設定切替回路５は、第１、第２遅延回路１ｃ、１ｄで設定される遅延時間や、第１タイマ２ｂにおけるＨｉレベル信号を出力するまでの時間（ｅ〔ｓｅｃ〕）や、第２タイマ４ｂがＨｉレベル信号を保持する時間（ｄ〔ｓｅｃ〕）を設定する。この設定は、内部ＣＬＫが伝えられる相手側装置から設定切替回路５に対して入力されるＣＬＫ選択信号（ＳＥＬ）に基づいて行われ、例えば、電源投入後に以下に示す時間設定処理に従って行われる。
【００３３】
図３は、時間設定処理の一例を示したフローチャートである。この図に示されるように、電源がＯＮされると同時に処理がスタートされ、ステップ１００でＣＬＫ選択信号のパルス数をカウントしたのち、ステップ１１０〜ステップ１３０においてカウントしたパルス数が１か２か、それともパルスが無いかを判定する。そして、パルス数１であればステップ１４０に進んで設定１（例えば中速通信設定）、パルス数２であればステップ１５０に進んで設定２（例えば低速通信設定）、パルス数無しであればステップ１６０に進んで設定３（例えば高速通信設定）というように、ＣＬＫ選択信号のパルス数に応じて通信速度を選択する。これにより、通信速度に応じた時間設定が行われ、例えば通信速度を速めたいほど上記した遅延時間等を短い設定とすることができる。
【００３４】
すなわち、遅延時間等が長くなるほど通信速度が遅くなるが、内部ＣＬＫが伝えられる相手側装置により、通信速度が遅くてもよりノイズの無い内部ＣＬＫを必要としているか、それとも通信速度を速くする方がノイズ除去よりも優先するか異なっている。このため、相手側装置から設定切替回路５にＣＬＫ選択信号を伝え、このＣＬＫ選択信号に基づいて各種時間設定が行われるようにしている。
【００３５】
ＣＬＫノイズ信号除去装置６は、遅延信号と第１ノイズ除去信号発生装置２で生成された第１マスク信号および第２ノイズ除去信号発生装置４で生成された第２マスク信号に基づいて、内部ＣＬＫを生成する。具体的には、ＣＬＫノイズ信号除去装置６は、第１、第２ＡＮＤ回路６ａ、６ｂおよびＲＳフリップフロップ６ｃとを備えた構成とされる。
【００３６】
第１ＡＮＤ回路６ａは、第１遅延回路１ｃの作成した遅延信号を第１ノイズ除去信号発生装置２で生成された第１マスク信号（つまりＪＫフリップフロップ２ｄの出力信号）と第２ノイズ除去信号発生装置４で生成された第２マスク信号（つまり第２タイマ４ｂの出力信号）によってマスクする。具体的には、第１ＡＮＤ回路６ａは、遅延信号と第１マスク信号に加えて第２マスク信号を反転した信号がすべてＨｉレベル信号になったときにＨｉレベル信号を出力する。
【００３７】
第２ＡＮＤ回路６ｂは、第２遅延回路１ｄの作成した遅延信号を第１ノイズ除去信号発生装置２で生成された第１マスク信号（つまりＪＫフリップフロップ２ｄの出力信号）と第２ノイズ除去信号発生装置４で生成された第２マスク信号（つまり第２タイマ４ｂの出力信号）によってマスクする。具体的には、第２ＡＮＤ回路６ｂは、遅延信号と第１マスク信号を反転した信号および第２マスク信号を反転した信号がすべてＨｉレベル信号になったときにＨｉレベル信号を出力する。
【００３８】
ＲＳフリップフロップ６ｃは、リセット端子にＨｉレベル信号が入力されると出力が無条件にＬｏｗレベル信号となり、逆にセット端子にＨｉレベル信号が入力されると出力が無条件にＨｉレベル信号となり、両端子に共にＬｏｗレベル信号が入力されるとその前の状態を維持する。
【００３９】
次に、本実施形態にかかるクロック同期通信装置を図２に示すブロック構成のように構成した場合の動作について、図４に示すタイミングチャートを参照して説明する。なお、図４のタイミングチャートに示す各種信号Ｓ１〜Ｓ１５、Ｓ２１は、図２中に示した各部の信号Ｓ１〜Ｓ１５、Ｓ２１に相当する。
【００４０】
図４では、ＣＬＫ（信号Ｓ１）および通信データ信号（信号Ｓ２１）として一定周期ごとにＨｉレベル信号とＬｏｗレベル信号が切り替わる信号を想定している。そして、ここでは通信データ信号の方がＣＬＫよりもレベルの切り替わりの周期が長い場合を想定している。
【００４１】
このようなＣＬＫや通信データ信号には、自分自身やお互いの立上りや立下りの影響を受け、ノイズが含まれた信号となる。このため、ＣＬＫに含まれた自分自身の立上りおよび立下りの影響によるノイズおよび通信データ信号の立上りや立下りの影響によるノイズを除去する。
【００４２】
まず、ＣＬＫが立上り検出部１ａおよび立下り検出部１ｂに入力されると、立上り検出部１ａにてＣＬＫが閾値Ｖｔｈ未満の状態から閾値Ｖｔｈ以上になるたびにパルス信号（信号Ｓ２）が出力されると共に、立下り検出部１ｂにてＣＬＫが閾値Ｖｔｈを超えている状態から閾値Ｖｔｈ以下になるたびにパルス信号（信号Ｓ３）が出力される。そして、これら信号Ｓ２および信号Ｓ３が第１遅延回路１ｃおよび第２遅延回路１ｄにて遅延時間分遅らされることにより、信号Ｓ４および信号Ｓ５が生成される。
【００４３】
一方、ＣＬＫはレベル検出部２ａにも入力され、ＣＬＫの立上りおよび立下りのたびにレベル検出部２ａの出力信号（信号Ｓ６）のレベルが切り替わる。この出力信号は、ＣＬＫがノイズによって閾値Ｖｔｈよりも低くなった場合にも本来のＣＬＫのレベルと異なるレベルに切り替わることがあるため、この出力信号が安定すると想定される時間が第１タイマ２ｂにてカウントされる。すなわち、第１タイマ２ｂにて、ＣＬＫの立下りが検出されたときからカウントがスタートされ、所定時間（ｅ〔ｓｅｃ〕）経過後にＨｉレベル信号が出力される（信号Ｓ７）。そして、パルス発生部２ｃから、第１タイマ２ｂの出力信号に対応したパルス信号（信号Ｓ８）が出力される。このパルス信号をクロックとしてＪＫフリップフロップ２ｄが動作し、レベル検出部２ａの出力信号の安定した部分、つまりノイズを除去した部分を抽出した信号が第１マスク信号（信号Ｓ９）として生成される。
【００４４】
また、通信データ信号が立上り検出部３ａおよび立下り検出部３ｂに入力されると、立上り検出部３ａにてＣＬＫが閾値Ｖｔｈ未満の状態から閾値Ｖｔｈ以上になるたびにパルス信号が出力されると共に、立下り検出部３ｂにてＣＬＫが閾値Ｖｔｈを超えている状態から閾値Ｖｔｈ以下になるたびにパルス信号（信号Ｓ１０）が出力される。そして、立上り検出部３ａおよび立下り検出部３ｂの出力信号がＯＲ回路４ａに入力され、パルス信号が出力されることでこれらいずれかの出力信号がＨｉレベル信号になると、ＯＲ回路４ａの出力信号がＨｉレベル信号となる（信号Ｓ１１）。このＯＲ回路４ａの出力信号に基づいて第２タイマ４ｂのカウントがスタートされ、第２タイマ４ｂから所定時間（ｄ〔ｓｅｃ〕）が経過するまでの期間中、Ｈｉレベル信号とされる第２マスク信号（信号Ｓ１２）が生成される。
【００４５】
このようにして、第１遅延回路１ｃおよび第２遅延回路１ｄにて遅延された遅延信号（信号Ｓ４および信号Ｓ５）と第１マスク信号（信号Ｓ９）および第２マスク信号（信号Ｓ１２）が生成される。そして、第１ＡＮＤ回路６ａにより第１遅延回路１ｃで生成された遅延信号に含まれるノイズを第１マスク信号でマスクすることで除去した信号（信号Ｓ１３）を取得すると共に、第２ＡＮＤ回路６ｂにより第２遅延回路１ｄで生成された遅延信号に含まれるノイズを第１マスク信号でマスクすることで除去した信号（信号Ｓ１４）を取得する。さらに、第２タイマ４ｂが出力する第２マスク信号にて通信データ信号（信号Ｓ２１）が立上りもしくは立下りしてから所定期間中、具体的には第２タイマ４ｂの出力信号がＨｉレベル信号のときには第１、第２アンド回路６ａ、６ｂの出力が代わらないようにすることで、ノイズが発生し得る期間中に不要に内部ＣＬＫのレベルが切り替わることを防止できる。
【００４６】
そして、第１、第２ＡＮＤ回路６ａ、６ｂの出力信号に基づいてＲＳフリップフロップ６ｃが動作し、ＣＬＫに対して所定時間遅延した信号として、ＣＬＫと同じ周期かつノイズが除去された信号（信号Ｓ１５）で表される内部ＣＬＫが得られる。
【００４７】
以上説明した本実施形態にかかるクロック同期通信装置によれば、ＣＬＫを遅延させた遅延信号を生成すると共に、その間にＣＬＫに含まれるノイズを除去するための第１マスク信号を生成し、第１マスク信号を用いて遅延信号からノイズを除去するようにしている。これにより、ノイズの無い内部ＣＬＫを生成することが可能となり、通信周期が一定であるか否かに関わらずノイズ除去が行え、かつ、通信データ信号の切り替えによって発生するノイズ除去も行えるクロック同期通信装置とすることが可能となる。
【００４８】
また、通信データ信号のレベル変化を検知すると共に、レベル変化が生じてから所定期間中をマスクする第２マスク信号を生成し、第２マスク信号を用いて遅延信号からノイズを除去するようにしている。これにより、通信データ信号のレベル変化の影響によるノイズを更に無くした内部ＣＬＫを生成することが可能となる。
【００４９】
さらに、設定切替回路５を備えることにより、第１、第２遅延回路１ｃ、１ｄで設定される遅延時間や、第１タイマ２ｂにおけるＨｉレベル信号を出力するまでの時間（ｅ〔ｓｅｃ〕）や、第２タイマ４ｂがＨｉレベル信号を保持する時間（ｄ〔ｓｅｃ〕）を設定できるようにしている。このため、ノイズの無い内部ＣＬＫを生成することを優先するか、それとも通信速度を速くすることを優先するかを適宜選択することができ、相手側装置の要求仕様に合わせることができる。
【００５０】
（他の実施形態）
上記実施形態では、クロック同期通信装置として、第２マスク信号を生成するためにデータ信号レベル変化検知装置３、第２ノイズ除去信号発生装置４および設定切替回路５を備えた構成を例に挙げた。しかしながら、これら各構成は通信データ信号のレベル変化の影響によるノイズを更に無くした内部ＣＬＫを生成するために備えたものであり、少なくともＣＬＫ遅延装置１、第１ノイズ除去信号発生装置２およびＣＬＫノイズ信号除去装置６があれば、クロック同期通信装置として成立する。
【００５１】
また、クロック同期通信装置を構成する各種構成要素を図２に示したブロック構成とする場合について説明したが、図２に示す構成以外であっても、クロック同期通信装置を構成する各種構成要素の機能を実現する構成であれば適用することができる。
【図面の簡単な説明】
【００５２】
【図１】本発明の第１実施形態にかかるクロック通信装置の概略ブロック図である。
【図２】図１に示すクロック通信装置の詳細なブロック図である。
【図３】時間設定処理の一例を示したフローチャートである。
【図４】クロック同期通信装置を図２に示すブロック構成のように構成した場合の動作を示すタイミングチャートである。
【符号の説明】
【００５３】
１…遅延装置、１ａ…立上り検出部、１ｂ…立下り検出部、１ｃ…第１遅延回路、１ｄ…第２遅延回路、２…第１ノイズ除去信号発生装置、２ａ…レベル検出部、２ｂ…第１タイマ、２ｃ…パルス発生部、２ｄ…ＪＫフリップフロップ、２ｅ…ＮＯＴ回路、３…データ信号レベル変化検知装置、３ａ…立上り検出部、３ｂ…立下り検出部、４…第２ノイズ除去信号発生装置、４ａ…ＯＲ回路、４ｂ…第２タイマ、５…設定切替回路、６…ノイズ信号除去装置、６ａ…アンド回路、６ａ…第１ＡＮＤ回路、６ｂ…第２ＡＮＤ回路、６ｃ…ＲＳフリップフロップ
【図１】
2009290539.tif 000003
【図２】
2009290539.tif 000004
【図３】
2009290539.tif 000005
【図４】
2009290539.tif 000006