(57)【要約】【課題】１フレーム期間に発光期間を複数回設定する構成を採る表示装置において、走査回路を含む画素アレイ部の周辺回路の回路規模の縮小化を図る。【解決手段】画素アレイ部３０の各画素２０を行単位で順番に走査する書き込み走査回路４０において、シフトレジスタ４１の段数を画素アレイ部３０の行数（本例では、２４０）の半分に設定し、シフトレジスタ４１の各単位回路４１−１〜４１−１２０からロジック回路４２−１〜４２−１２０を経由して出力される書き込みパルスＷＳ１〜ＷＳ１２０の各々を、１／２フレーム周期で極性が反転する選択クロックＳＣＫによって２つの書き込みパルスＷＳｉａ，ＷＳｉｂに分離して奇数行と偶数行の各画素２０に与えるようにして、シフトレジスタ４１および第１ロジック回路群４２の各段数を半減する。【選択図】図１０
2009047818.tif 000002
【特許請求の範囲】
【請求項１】
電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の画素行の数の１／Ｎ（Ｎは２以上の整数）の段数の第１シフトレジスタを有し、前記書き込みトランジスタを駆動する書き込み走査信号を前記第１シフトレジスタの１段につきＮ行分１フレーム期間に順次出力する書き込み走査回路と、
前記画素アレイ部の画素行の数の１／Ｎの段数の第２シフトレジスタを有し、前記電気光学素子の発光／非発光を制御する発光制御走査信号を前記第２シフトレジスタの各段ごとに１フレーム期間にＮ回出力し、Ｎ行単位で前記画素に共通に与える発光制御走査回路と
を備えたことを特徴とする表示装置。
【請求項２】
前記書き込み走査回路は、前記第１シフトレジスタの各段から１フレーム期間にＮ回出力される前記書き込み走査信号を１／Ｎフレーム周期で順次分離して出力する
ことを特徴とする請求項１記載の表示装置。
【請求項３】
電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の画素行の数の１／Ｎ（Ｎは２以上の整数）の段数の第１シフトレジスタを有し、前記書き込みトランジスタを駆動する書き込み走査信号を前記第１シフトレジスタの１段につきＮ行分１フレーム期間に順次出力する書き込み走査回路と、
前記画素アレイ部の画素行の数の１／Ｎの段数の第２シフトレジスタを有し、前記電気光学素子の発光／非発光を制御する発光制御走査信号を前記第２シフトレジスタの各段ごとに１フレーム期間にＮ回出力し、Ｎ行単位で前記画素に共通に与える発光制御走査回路と
を備えた表示装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に配置されてなる平面型（フラットパネル型）の表示装置および当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子を含む画素（画素回路）が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子を用いた有機ＥＬ表示装置が開発され、商品化が進められている。
【０００３】
有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子が１０Ｖ以下の印加電圧で駆動できるために低消費電力であり、また自発光素子であることから、液晶セルを含む画素ごとに当該液晶セルにて光源（バックライト）からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかも液晶表示装置には必須なバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式を採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
【０００５】
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
【０００６】
ところで、有機ＥＬ表示装置においては、より高品位な画像表示を実現するために、１フレーム期間における発光期間（発光時間）の割合（デューティ）を制御可能（以下、この制御を「デューティ制御」と記述する）とし、当該デューティ制御によって時間平均の表示輝度を調整できるようにしている（例えば、特許文献１参照）。
【０００７】
このデューティ制御の概念を利用し、１フレーム期間に発光期間を複数回、例えば２回設定することにより、発光周期を例えば１／６０Ｈｚから１／１２０Ｈｚに短縮することができるために、特に静止画のちらつき（フリッカー）を防止でき、より高品位な画像表示を実現できる。
【０００８】
図１７に、１フレーム期間に発光期間を例えば２回設定する場合の書き込み走査信号ＷＳと発光制御走査信号ＤＳのタイミング関係を示す。このタイミング関係から明らかなように、１フレーム期間に発光期間を２回設定する場合は、画素行ごとに書き込み走査信号ＷＳ（ＷＳ１，ＷＳ２，……）による映像信号の書き込みが１フレーム期間に１回行なわれ、発光制御走査信号ＤＳ（ＤＳ１，ＤＳ２，……）による発光駆動が１フレーム期間に２回行なわれることになる。
【０００９】
【特許文献１】特開２００１−６００７６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、近年、あらゆるフラットパネル型表示装置において、より高精細な表示パネルの需要が高まっている。そして、高精細化に伴って多画素化が進むと、垂直方向の画素数の増加に対応して走査回路の段数も増え、それに応じて走査回路個々の回路規模も大きくなるために、表示パネル上の画素アレイ部の周辺部、即ち表示パネルの額縁（周縁）の面積を大きく取らざるを得なくなる。
【００１１】
何故ならば、画素の縦方向（垂直方向）のサイズがそのまま走査回路の各段の単位回路のレイアウトスペースを決めるために、単純に垂直方向の画素数が２倍になれば、走査回路の回路構成を変えない限り表示パネルの額縁の面積（サイズ）が２倍になってしまうからである。
【００１２】
そして、特許文献１を含む従来の技術では、図１８に示すように、画素アレイ部１００の各画素１０１に対して書き込み走査回路２００および発光制御走査回路３００の各段の単位回路２０１，３０１が対応して設けられた関係となっているために、画素アレイ部１００が例えば２４０行の画素構成の場合には、走査回路２００，３００として２４０段の単位回路２０１，３０１が必要とされていた。しかし、これでは先に述べたように、高精細化に伴って多画素化が進むと、表示パネルの額縁が大きくなってしまう。
【００１３】
そこで、本発明は、１フレーム期間に発光期間を複数回設定する構成を採る場合において、走査回路を含む画素アレイ部の周辺回路の回路規模の縮小化を図ることにより、表示パネルの狭額縁化に寄与できるようにした表示装置および電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明による表示装置は、電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置された画素アレイ部と、前記画素アレイ部の画素行の数の１／Ｎ（Ｎは２以上の整数）の段数の第１シフトレジスタを有し、前記書き込みトランジスタを駆動する書き込み走査信号を前記第１シフトレジスタの１段につきＮ行分１フレーム期間に順次出力する書き込み走査回路と、前記画素アレイ部の画素行の数の１／Ｎの段数の第２シフトレジスタを有し、前記電気光学素子の発光／非発光を制御する発光制御走査信号を前記第２シフトレジスタの各段ごとに１フレーム期間にＮ回出力し、Ｎ行単位で前記画素に共通に与える発光制御走査回路とを備えた構成となっている。
【００１５】
上記構成の表示装置および当該表示装置を有する電子機器において、書き込み走査回路が書き込み走査信号を第１シフトレジスタの１段につきＮ行分順次出力することで、第１シフトレジスタの段数が画素行の数の１／Ｎでも、各画素行ごとに１フレーム期間に１回書き込みトランジスタによる映像信号の書き込み駆動を行うことができる。また、発光制御走査回路が発光制御走査信号を第２シフトレジスタの各段ごとに１フレーム期間にＮ回出力し、Ｎ行単位で各画素に共通に与えることで、第１シフトレジスタの段数が画素行の数の１／Ｎでも、各画素行ごとに１フレーム期間にＮ回発光駆動を行うことができる。
【発明の効果】
【００１６】
本発明によれば、書き込み走査回路および発光制御走査回路について、これら走査回路の段数が画素アレイ部の行数の１／Ｎで済み、走査回路を含む画素アレイ部の周辺回路の回路規模を縮小できるために、表示パネルの狭額縁化に寄与できる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１８】
［システム構成］
図１は、本発明の一実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。
【００１９】
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子（有機電界発光素子）を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。
【００２０】
図１に示すように、本実施形態に係る有機ＥＬ表示装置１０は、画素（ＰＸＬＣ）２０が行列状（マトリクス状）に２次元配置されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置され、各画素２０を駆動する駆動部とを有する構成となっている。画素２０を駆動する駆動部としては、例えば、書き込み走査回路４０、発光制御走査回路５０および水平駆動回路６０が設けられている。
【００２１】
画素アレイ部３０には、ｍ行ｎ列の画素配列に対して、画素行ごとに走査線３１−１〜３１−ｍと発光制御線（電源供給線）３２−１〜３２−ｍとが配線され、画素列ごとに信号線３３−１〜３３−ｎが配線されている。
【００２２】
画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成され、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０は、アモルファスシリコンＴＦＴ(Thin Film Transistor;薄膜トランジスタ)または低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、書き込み走査回路４０、発光制御走査回路５０および水平駆動回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。
【００２３】
書き込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成され、画素アレイ部３０の各画素２０への映像信号の書き込みに際して、走査線３１−１〜３１−ｍに順次書き込みパルス（書き込み走査信号）ＷＳ１〜ＷＳｍを供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。
【００２４】
発光制御走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成され、書き込み走査回路４０による線順次走査に同期して、第１電位Ｖｃｃｐと当該第１電位Ｖｃｃｐよりも低い第２電位Ｖｉｎｉで切り替わる発光制御線電位（発光制御走査信号）ＤＳ１〜ＤＳｍを発光制御線３２−１〜３２−ｍに供給することにより、画素２０の発光／非発光の制御を行なう。
【００２５】
水平駆動回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇとオフセット電圧Ｖｏｆｓのいずれか一方を適宜選択し、信号線３３−１〜３３−ｎを介して画素アレイ部３０の各画素２０に対して例えば行単位で書き込む。すなわち、水平駆動回路６０は、映像信号の信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書き込みの駆動形態を採っている。
【００２６】
ここで、オフセット電圧Ｖｏｆｓは、映像信号の信号電圧Ｖｓｉｇの基準となる基準電圧（例えば、黒レベルに相当する電圧）である。また、第２電位Ｖｉｎｉは、オフセット電圧Ｖｏｆｓよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶｔｈとするときＶｏｆｓ−Ｖｔｈよりも低い電位、好ましくはＶｏｆｓ−Ｖｔｈよりも十分に低い電位に設定される。
【００２７】
上述したシステム構成において、書き込み走査回路４０および発光制御走査回路５０の具体的な回路構成および回路動作が本実施形態の特徴とする部分であり、その詳細については後述する。
【００２８】
［画素回路］
図２は、画素（画素回路）２０の具体的な構成例を示す回路図である。
【００２９】
図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１を発光素子として有し、当該有機ＥＬ素子２１に加えて、駆動トランジスタ２２、書き込みトランジスタ２３および保持容量２４を有する画素構成、即ち２つのトランジスタ（Ｔｒ）と１つの容量素子（Ｃ）からなる２Ｔｒ／１Ｃの画素構成となっている。
【００３０】
かかる構成の画素２０においては、駆動トランジスタ２２および書き込みトランジスタ２３としてＮチャネル型のＴＦＴを用いている。ただし、ここでの駆動トランジスタ２２および書き込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００３１】
有機ＥＬ素子２１は、例えば全ての画素２０に対して共通に配線された共通電源供給線３４にカソード電極が接続されている。駆動トランジスタ２２は、ソース電極が有機ＥＬ素子２１のアノード電極に接続され、ドレイン電極が発光制御線３２（３２−１〜３２−ｍ）に接続されている。
【００３２】
書き込みトランジスタ２３は、ゲート電極が走査線３１（３１−１〜３１−ｍ）に接続され、一方の電極（ソース電極／ドレイン電極）が信号線３３（３３−１〜３３−ｎ）に接続され、他方の電極（ドレイン電極／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。
【００３３】
保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２のソース電極（有機ＥＬ素子２１のアノード電極）に接続されている。なお、有機ＥＬ素子２１のアノード電極に補助容量を接続して有機ＥＬ素子２１の容量不足分を補う構成を採ることも可能である。この場合は、２Ｔｒ／２Ｃの画素構成となる。
【００３４】
２Ｔｒ／１Ｃの画素構成の画素２０において、書き込みトランジスタ２３は、書き込み走査回路４０から走査線３１を通してゲート電極に印加される書き込みパルスＷＳに応答して導通状態となることにより、信号線３３を通して水平駆動回路６０から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇまたはオフセット電圧Ｖｏｆｓをサンプリングして画素２０内に書き込む。
【００３５】
この書き込まれた信号電圧Ｖｓｉｇまたはオフセット電圧Ｖｏｆｓは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。駆動トランジスタ２２は、発光制御線３２（３２−１〜３２−ｍ）の電位ＤＳが第１電位Ｖｃｃｐにあるときに、発光制御線３２から電流の供給を受けて、保持容量２４に保持された信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００３６】
［画素構造］
図３は、画素２０の断面構造の一例を示す断面図である。図３に示すように、画素２０は、駆動トランジスタ２２、書き込みトランジスタ２３等の画素回路が形成されたガラス基板２０１上に絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４が順に形成され、当該ウインド絶縁膜２０４の凹部２０４Ａに有機ＥＬ素子２１が設けられた構成となっている。
【００３７】
有機ＥＬ素子２１は、上記ウインド絶縁膜２０４の凹部２０４Ａの底部に形成された金属等からなるアノード電極２０５と、当該アノード電極２０５上に形成された有機層（電子輸送層、発光層、ホール輸送層/ホール注入層）２０６と、当該有機層２０６上に全画素共通に形成された透明導電膜等からなるカソード電極２０７とから構成されている。
【００３８】
この有機ＥＬ素子２１において、有機層２０６は、アノード電極２０５上にホール輸送層/ホール注入層２０６１、発光層２０６２、電子輸送層２０６３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０５を通して有機層２０６に電流が流れることで、当該有機層２０６内の発光層２０６２において電子と正孔が再結合する際に発光するようになっている。
【００３９】
図３に示すように、画素回路が形成されたガラス基板２０１上に、絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４を介して有機ＥＬ素子２１が画素単位で形成された後は、パッシベーション膜２０８を介して封止基板２０９が接着剤２１０によって接合され、当該封止基板２０９によって有機ＥＬ素子２１が封止されることにより、表示パネル７０が形成される。
【００４０】
［有機ＥＬ表示装置の基本的な回路動作］
次に、上記構成の有機ＥＬ表示装置１０の基本的な回路動作について、図４のタイミング波形図を基に、図５および図６の動作説明図を用いて説明する。なお、図５および図６の動作説明図では、図面の簡略化のために、書き込みトランジスタ２３をスイッチのシンボルで図示している。また、有機ＥＬ素子２１は寄生容量Ｃｅｌを持っていることから、当該寄生容量Ｃｅｌについても図示している。
【００４１】
図４のタイミング波形図においては、時間軸を共通にして、１Ｈ（Ｈは水平走査時間）における走査線３１（３１−１〜３１−ｍ）の電位（書き込みパルス）ＷＳの変化、発光制御線３２（３２−１〜３２−ｍ）の電位ＤＳの変化、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を表している。
【００４２】
＜発光期間＞
図４のタイミングチャートにおいて、時刻ｔ１以前は有機ＥＬ素子２１が発光状態にある（発光期間）。この発光期間では、発光制御線３２の電位ＤＳが第１電位Ｖｃｃｐにあり、また、書き込みトランジスタ２３が非導通状態にある。このとき、駆動トランジスタ２２は飽和領域で動作するように設定されているために、図５（Ａ）に示すように、発光制御線３２から駆動トランジスタ２２を通して当該駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン−ソース間電流）Ｉｄｓが有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。
【００４３】
＜閾値補正準備期間＞
そして、時刻ｔ１になると、線順次走査の新しいフィールドに入り、図５（Ｂ）に示すように、発光制御線３２の電位ＤＳが第１電位（以下、「高電位」と記述する）Ｖｃｃｐから、信号線３３のオフセット電圧Ｖｏｆｓ−Ｖｔｈよりも十分に低い第２電位（以下、低電位」と記述する）Ｖｉｎｉに切り替わる。
【００４４】
ここで、有機ＥＬ素子２１の閾値電圧をＶｅｌ、共通電源供給線３４の電位をＶｃａｔｈとするとき、低電位ＶｉｎｉをＶｉｎｉ＜Ｖｅｌ＋Ｖｃａｔｈとすると、駆動トランジスタ２２のソース電位Ｖｓが低電位Ｖｉｎｉにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。
【００４５】
次に、時刻ｔ２で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図５（Ｃ）に示すように、書き込みトランジスタ２３が導通状態となる。このとき、水平駆動回路６０から信号線３３に対してオフセット電圧Ｖｏｆｓが供給されているために、駆動トランジスタ２２のゲート電位Ｖｇがオフセット電圧Ｖｏｆｓになる。また、駆動トランジスタ２２のソース電位Ｖｓは、オフセット電圧Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉにある。
【００４６】
このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｉｎｉとなる。ここで、Ｖｏｆｓ−Ｖｉｎｉが駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくないと、後述する閾値補正動作を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈなる電位関係に設定する必要がある。このように、駆動トランジスタ２２のゲート電位Ｖｇをオフセット電圧Ｖｏｆｓに、ソース電位Ｖｓを低電位Ｖｉｎｉにそれぞれ固定して（確定させて）初期化する動作が閾値補正準備の動作である。
【００４７】
＜閾値補正期間＞
次に、時刻ｔ３で、図５（Ｄ）に示すように、発光制御線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わると、駆動トランジスタ２２のソース電位Ｖｓが上昇を開始する。やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈに収束し、当該閾値電圧Ｖｔｈに相当する電圧が保持容量２４に保持される。
【００４８】
ここでは、便宜上、閾値電圧Ｖｔｈを検出して当該閾値電圧Ｖｔｈに相当する電圧を保持容量２４に保持する期間を閾値補正期間と呼んでいる。なお、この閾値補正期間において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖｃａｔｈを設定しておくこととする。
【００４９】
次に、時刻ｔ４で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ａ）に示すように、書き込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極がフローティング状態になるが、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、駆動トランジスタ２２にドレイン−ソース間電流Ｉｄｓは流れない。
【００５０】
＜書き込み期間／移動度補正期間＞
次に、時刻ｔ５で、図６（Ｂ）に示すように、信号線３３の電位がオフセット電圧Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。続いて、時刻ｔ６で、走査線３１の電位ＷＳが高電位側に遷移することで、図６（Ｃ）に示すように、書き込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖｓｉｇをサンプリングして画素２０内に書き込む。
【００５１】
この書き込みトランジスタ２３による信号電圧Ｖｓｉｇの書き込みにより、駆動トランジスタ２２のゲート電位Ｖｇが信号電圧Ｖｓｉｇとなる。そして、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持された閾値電圧Ｖｔｈに相当する電圧と相殺されることによって閾値補正が行われる。閾値補正の原理については後述する。
【００５２】
このとき、有機ＥＬ素子２１は始めカットオフ状態（ハイインピーダンス状態）にあるために、映像信号の信号電圧Ｖｓｉｇに応じて発光制御線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）は有機ＥＬ素子２１の寄生容量Ｃｅｌに流れ込み、よって当該寄生容量Ｃｅｌの充電が開始される。
【００５３】
この寄生容量Ｃｅｌの充電により、駆動トランジスタ２２のソース電位Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖｔｈのばらつきは補正されており、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ２２の移動度μに依存したものとなる。
【００５４】
やがて、駆動トランジスタ２２のソース電位ＶｓがＶｏｆｓ−Ｖｔｈ＋ΔＶの電位まで上昇すると、駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。すなわち、ソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。
【００５５】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓを当該駆動トランジスタ２２のゲート入力に、即ちゲート‐ソース間電圧Ｖｇｓに負帰還することにより、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。
【００５６】
より具体的には、映像信号の信号電圧Ｖｓｉｇが高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量（補正量）ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。また、映像信号の信号電圧Ｖｓｉｇを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。移動度補正の原理については後述する。
【００５７】
＜発光期間＞
次に、時刻ｔ７で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ｄ）に示すように、書き込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は信号線３３から切り離されてフローティング状態になる。
【００５８】
ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖｓが変動すると、当該ソース電位Ｖｓの変動に連動して(追従して）駆動トランジスタ２２のゲート電位Ｖｇも変動する。これが保持容量２４によるブートストラップ動作である。
【００５９】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、有機ＥＬ素子２１のアノード電位は、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じて上昇する。
【００６０】
有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電位Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電位Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖｇも連動して上昇する。
【００６１】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ８で信号線３３の電位が映像信号の信号電圧Ｖｓｉｇからオフセット電圧Ｖｏｆｓに切り替わる。
【００６２】
（閾値補正の原理）
ここで、駆動トランジスタ２２の閾値補正の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）2     ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。
【００６３】
図７に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの特性を示す。
【００６４】
この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきに対する補正を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になる。
【００６５】
これに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、ゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。
【００６６】
一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓがＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶであるために、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−Ｖｏｆｓ−ΔＶ）2 
……（２）
で表される。
【００６７】
すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、駆動トランジスタ２２の閾値電圧Ｖｔｈが画素ごとに変動しても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【００６８】
（移動度補正の原理）
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図８に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。
【００６９】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、例えば両画素Ａ，Ｂに同レベルの映像信号の信号電圧Ｖｓｉｇを書き込んだ場合に、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティが損なわれることになる。
【００７０】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図８に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｖの帰還量ΔＶ２に比べて大きい。
【００７１】
そこで、移動度補正動作によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを映像信号の信号電圧Ｖｓｉｇ側に負帰還させることにより、移動度μが大きいほど負帰還が大きくかかることになるために、移動度μの画素ごとのばらつきを抑制することができる。
【００７２】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。
【００７３】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。
【００７４】
したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを映像信号の信号電圧Ｖｓｉｇ側に負帰還させることにより、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。
【００７５】
ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電位（サンプリング電位）Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図９を用いて説明する。
【００７６】
図９において、（Ａ）は閾値補正および移動度補正を共に行わない場合、（Ｂ）は移動度補正を行わず、閾値補正のみを行った場合、（Ｃ）は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図９（Ａ）に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン・ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。
【００７７】
これに対して、閾値補正のみを行った場合は、図９（Ｂ）に示すように、当該閾値補正によってドレイン−ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差は残る。
【００７８】
そして、閾値補正および移動度補正を共に行うことにより、図９（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差をほぼ無くすことができるために、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
【００７９】
また、図２に示した画素２０は、閾値補正および移動度補正の各補正機能に加えて、先述したブートストラップ機能を備えていることで、次のような作用効果を得ることができる。
【００８０】
すなわち、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタ２２のソース電位Ｖｓが変化したとしても、保持容量２４によるブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電位Ｖｇｓが一定に維持されるため、有機ＥＬ素子２１に流れる電流は変化しない。したがって、有機ＥＬ素子２１の発光輝度も一定に保たれるために、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化しても、それに伴う輝度劣化のない画像表示を実現できる。
【００８１】
［本実施形態の特徴部分］
続いて、本実施形態の特徴部分である書き込み走査回路４０および発光制御走査回路５０について説明する。
【００８２】
図１０は、書き込み走査回路４０および発光制御走査回路５０の具体的な回路構成の一例を示すブロック図である。
【００８３】
ここでは、画素アレイ部３０が例えば２４０行の画素構成の場合を例に挙げて示している。また、画素アレイ部３０については、図面の簡略化のため、ある１画素列の各画素２０−１〜２０−２４０のみを示している。
【００８４】
（書き込み走査回路）
図１０に示すように、書き込み走査回路４０は、シフトレジスタ４１と第１，第２ロジック回路群４２，４３によって構成されている。
【００８５】
シフトレジスタ４１は、２４０行の画素構成に対して２４０行の１／Ｎ（Ｎは２以上の整数）、例えば１／２の１２０段の単位回路（Ｓ／Ｒ）４１−１〜４１−１２０が縦続接続された構成となっており、初段の単位回路４１−１にスタートパルス（スタート信号）ＷＳＳＴが入力されると、当該スタートパルスＷＳＳＴを１／２フレーム周期のクロック（図示せず）に同期して順にシフトすることにより、各単位回路４１−１〜４１−１２０からシフトパルスを順次出力する。スタートパルスＷＳＳＴは、１フレーム期間に２回、１／２フレーム周期で入力される。
【００８６】
第１ロジック回路群４２は、シフトレジスタ４１の各単位回路４１−１〜４１−１２０に対応して設けられた１２０段のロジック回路４２−１〜４２−１２０によって構成されており、シフトレジスタ４１の各単位回路４１−１〜４１−１２０から出力されるシフトパルスと書き込みイネーブルパルスＷＳＥＮの論理積をとり、その論理積結果を１／２フレーム周期の書き込みパルス（書き込み走査信号）ＷＳ１〜ＷＳ１２０として出力する。
【００８７】
第２ロジック回路群４３は、シフトレジスタ４１の各単位回路４１−１〜４１−１２０に対応して設けられた１２０段のロジック回路４３−１〜４３−１２０によって構成されている。ロジック回路４３−１〜４３−１２０は同じ回路構成となっていることから、ここでは、ロジック回路４３−１の回路構成について代表して説明する。
【００８８】
ロジック回路４３−１は、２つの２入力ＡＮＤ回路４３１，４３２とインバータ４３３によって構成されている。ＡＮＤ回路４３１は、１段目の書き込みパルスＷＳ１と選択クロックＳＣＫを２入力とし、両者の論理積をとってその論理積結果を１行目の書き込みパルスＷＳ１ａとして出力する。
【００８９】
ＡＮＤ回路４３２は、１段目の書き込みパルスＷＳ１とインバータ４３３を経た選択クロックＳＣＫの反転クロックを２入力とし、両者の論理積をとってその論理積結果を２行目の書き込みパルスＷＳ１ｂとして出力する。ここで、選択クロックＳＣＫは、後述するように、１／２フレーム周期で極性が反転する信号である（図１１参照）。
【００９０】
これにより、第２ロジック回路群４３の各ロジック回路４３−１〜４３−１２０は、第１ロジック回路群４２の各ロジック回路４２−１〜４２−１２０から順に出力される１／２フレーム周期の書き込みパルスＷＳ１〜ＷＳ１２０の各々を奇数行の書き込みパルスＷＳｉａと偶数行の書き込みパルスＷＳｉｂとして出力する。
【００９１】
（発光制御走査回路）
図１０に示すように、発光制御走査回路５０は、シフトレジスタ５１とロジック回路群５２によって構成されている。
【００９２】
シフトレジスタ５１は、２４０行の画素構成に対して２４０行の半分の１２０段の単位回路（Ｓ／Ｒ）５１−１〜５１−１２０が縦続接続された構成となっており、初段の単位回路５１−１にスタートパルス（スタート信号）ＤＳＳＴが入力されると、当該スタートパルスＤＳＳＴを１／２フレーム周期のクロック（図示せず）に同期して順にシフトすることにより、各単位回路５１−１〜５１−１２０からシフトパルスを順次出力する。スタートパルスＤＳＳＴは、１フレーム期間に２回、１／２フレーム周期で入力される。
【００９３】
ロジック回路群５２は、シフトレジスタ５１の各単位回路５１−１〜５１−１２０に対応して設けられた１２０段のロジック回路５２−１〜５２−１２０によって構成されており、シフトレジスタ５１の各単位回路５１−１〜５１−１２０から出力されるシフトパルスと発光制御イネーブルパルスＤＳＥＮの論理積をとり、その論理積結果を１／２フレーム周期の発光制御線電位（発光制御走査信号）ＤＳ１〜ＤＳ１２０として出力する。
【００９４】
発光制御線電位ＤＳ１は、１行目および２行目の画素行の各画素２０に対して与えられる。発光制御線電位ＤＳ２は、３行目および４行目の画素行の各画素２０に対して与えられる。以降同様に、発光制御線電位ＤＳｉ（ｉ＝３〜２３８）は２行単位で各画素に対して与えられ、発光制御線電位ＤＳ１２０は、２３９行目および２４０行目の画素行の各画素２０に対して与えられる。
【００９５】
図１１に、選択クロックＳＣＫ、書き込みパルスＷＳ１，ＷＳ１ａ，ＷＳ１ｂ、書き込みパルスＷＳ２，ＷＳ２ａ，ＷＳ２ｂおよび発光制御線電位ＤＳ１，ＤＳ２のタイミング関係を示す。同図から明らかなように、選択クロックＳＣＫは１／２フレーム周期で極性が反転する。
【００９６】
先述した有機ＥＬ表示装置１０の回路動作の説明から明らかなように、書き込みパルスＷＳによって閾値補正と信号書き込みおよび移動度補正が行われる訳であるが、図１１の例では、信号書き込みおよび移動度補正が行われる１Ｈに先行する例えば２Ｈを含む３Ｈの各期間に分けて閾値補正を３回実行するようにした場合を示している。
【００９７】
このように、信号書き込みおよび移動度補正が行われる水平期間に先行する複数Ｈの各期間に分けて閾値補正を複数回実行して、トータルの閾値補正期間を長く確保することにより、駆動トランジスタ２２の閾値電圧Ｖｔｈを検出して保持容量２４に保持する動作を行う際に、駆動トランジスタ２２の閾値電圧Ｖｔｈを検出する時間を十分に確保することができるために、駆動トランジスタ２２のゲート-ソース間電圧Ｖｇｓを閾値電圧Ｖｔｈに確実に収束させることができる（閾値電圧Ｖｔｈを確実に検出することができる）。
【００９８】
（本実施形態の作用効果）
上述したように、画素アレイ部３０の各画素２０を行単位で順番に走査する書き込み走査回路４０において、シフトレジスタ４１の段数を画素アレイ部３０の行数（本例では、２４０）の例えば１／２に設定し、シフトレジスタ４１の各単位回路４１−１〜４１−１２０からロジック回路４２−１〜４２−１２０を経由して出力される書き込みパルスＷＳ１〜ＷＳ１２０の各々を、１／２フレーム周期で極性が反転する選択クロックＳＣＫによって２つの書き込みパルスＷＳｉａ，ＷＳｉｂに分離して奇数行と偶数行の各画素２０に書き込み走査信号として与える構成を採ることにより、シフトレジスタ４１および第１ロジック回路群４２の各段数を半減できるために、従来の回路構成（図１８参照）に比べて書き込み走査回路４０の回路規模を縮小し、そのレイアウト面積をほぼ半分にすることができる。
【００９９】
本例においては、第２ロジック回路群４３の各ロジック回路４３−１〜４３−１２０について、１つの書き込みパルスＷＳｉを２つの書き込みパルスＷＳｉａ，ＷＳｉｂに分離する２出力構成としたが、これは一例に過ぎず、これに限られるものではない。例えば、１つの書き込みパルスＷＳｉを４つの書き込みパルスＷＳｉａ，ＷＳｉｂ，ＷＳｉｃ，ＷＳｉｄに分離する４出力構成とすることにより、従来２４０段必要とされていた書き込み走査回路４０が１／４の６０段で済むことになるために、書き込み走査回路４０のレイアウト面積をほぼ１／４にすることができる。
【０１００】
この４出力構成を採る場合は、第２ロジック回路群４３の各ロジック回路４３−１〜４３−１２０について、例えば、ＡＮＤ回路４３１，４３２およびインバータ４３３をもう一組用意するとともに、選択クロックＳＣＫとして、１フレーム期間の前半で１／４フレーム周期で極性が反転する選択クロックＳＣＫ１と、１フレーム期間の後半で１／４フレーム周期で極性が反転する選択クロックＣＳＫ２を用意することで、１つの書き込みパルスＷＳｉを１／４フレーム周期で４つの書き込みパルスＷＳｉａ，ＷＳｉｂ，ＷＳｉｃ，ＷＳｉｄに分離することができる。
【０１０１】
なお、１つの書き込みパルスＷＳｉを２つの書き込みパルスＷＳｉａ，ＷＳｉｂに分離する２出力構成とする例の場合には、図１１のタイミングチャートから明らかなように、奇数行の各画素については、書き込みパルスＷＳｉａによって１フレーム期間の前半で１回信号書き込みが行われ、偶数行の各画素については、書き込みパルスＷＳｉｂによって１フレーム期間の後半で１回信号書き込みが行われることになるが、発光制御線電位ＤＳｉについては、フレームの前後半で２回アクティブ（第１電位Ｖｃｃｐ）になるため、１フレーム期間に２回発光が行われることになる。
【０１０２】
このように、１フレーム期間に発光期間を複数回（本例では、２回）設定することにより、１フレーム期間に発光期間を１回設定する場合に比べて、画素２０の発光周期を例えば１／６０Ｈｚから１／１２０Ｈｚに短縮することができる。これにより、表示画面のちらつき（フリッカー）、特に静止画のちらつきを防止することができるために、より高品位な画像表示を実現できる。
【０１０３】
書き込み走査回路４０の場合と同様に、画素２０の発光／非発光の制御を行なう発光制御走査回路５０において、シフトレジスタ５１の段数を画素アレイ部３０の行数（本例では、２４０）の１／２に設定し、シフトレジスタ５１の各単位回路５１−１〜５１−１２０からロジック回路５２−１〜５２−１２０を経由して１／２フレーム周期で出力される発光制御線電位ＤＳ１〜ＤＳ１２０の各々を２行単位で各画素２０に共通に与える構成を採ることにより、シフトレジスタ５１およびロジック回路群５２の各段数を半分に削減できるために、従来の回路構成（図１８参照）に比べて発光制御走査回路５０の回路規模を縮小し、そのレイアウト面積をほぼ半分にすることができる。
【０１０４】
また、発光制御線電位ＤＳ１〜ＤＳ１２０の各々を１／２フレーム周期で出力し、２行単位で各画素２０に共通に与える構成を採ることにより、発光制御線電位ＤＳ１〜ＤＳ１２０をそのまま用いて１フレーム期間に２回の発光期間を設定して表示画面のちらつきわ防止する制御を実現できる。
【０１０５】
この発光制御走査回路５０においても、書き込み走査回路４０の場合と同様にして、発光制御線電位ＤＳ１〜ＤＳ１２０の各々を１／４フレーム周期で出力し、４行単位で各画素２０に共通に与える構成を採ることにより、従来２４０段必要とされていた発光制御走査回路５０が１／４の６０段で済むことになるため、発光制御走査回路５０のレイアウト面積をほぼ１／４にすることができる。
【０１０６】
以上のようにして、書き込み走査回路４０および発光制御走査回路５０を含む画素アレイ部３０の周辺回路の回路規模の回路規模を縮小し、そのレイアウト面積の縮小化を図ることにより、表示パネル７０の額縁サイズを縮小し、表示パネル７０の狭額縁化を図ることができる。
【０１０７】
［変形例］
上記実施形態では、２Ｔｒ／１Ｃの画素構成の画素２０を用い、発光制御線３２−１〜３２−ｍの電位（発光制御信号）ＤＳ１〜ＤＳｍを第１電位Ｖｃｃｐと第２電位Ｖｉｎｉで切り替えることによって有機ＥＬ素子２１の発光／非発光を制御する構成の有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、２Ｔｒ／１Ｃの画素構成の画素２０以外にも、有機ＥＬ素子２１の容量不足を補う補助容量を有したり、有機ＥＬ素子２１の発光／非発光を制御するトランジスタを有したり、さらに他のトランジスタを有したりする画素を有する構成の有機ＥＬ表示装置にも同様に適用可能である。
【０１０８】
また、上記実施形態では、画素２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【０１０９】
［適用例］
以上説明した本発明による表示装置は、一例として、図１２〜図１６に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【０１１０】
このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、先述した実施形態の説明から明らかなように、本発明による表示装置は、画素アレイ部の周辺回路の回路規模の回路規模を縮小し、そのレイアウト面積の縮小化を図ることにより、表示パネルの狭額縁化を図ることができるために、各種の電子機器において、機器本体の小型化に寄与できる利点がある。
【０１１１】
なお、本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０１１２】
以下に、本発明が適用される電子機器の具体例について説明する。
【０１１３】
図１２は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作成される。
【０１１４】
図１３は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。
【０１１５】
図１４は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。
【０１１６】
図１５は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。
【０１１７】
図１６は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより作製される。
【図面の簡単な説明】
【０１１８】
【図１】本発明の一実施形態に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図２】画素（画素回路）の具体的な構成例を示す回路図である。
【図３】画素の断面構造の一例を示す断面図である。
【図４】有機ＥＬ表示装置の基本的な動作説明に供するタイミング波形図である。
【図５】有機ＥＬ表示装置の基本的な回路動作の説明図（その１）である。
【図６】有機ＥＬ表示装置の基本的な回路動作の説明図（その２）である。
【図７】駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。
【図８】駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。
【図９】閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。
【図１０】書き込み走査回路および発光制御走査回路の具体的な回路構成の一例を示すブロック図である。
【図１１】選択クロックＳＣＫ、書き込みパルスＷＳ１，ＷＳ１ａ，ＷＳ１ｂ、書き込みパルスＷＳ２，ＷＳ２ａ，ＷＳ２ｂおよび発光制御線電位ＤＳ１，ＤＳ２のタイミング関係を示すタイミングチャートである。
【図１２】本発明が適用されるテレビジョンセットの外観を示す斜視図である。
【図１３】本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図１４】本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。
【図１５】本発明が適用されるビデオカメラの外観を示す斜視図である。
【図１６】本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【図１７】従来例に係る書き込み走査回路および発光制御走査回路の回路構成を示すブロック図である。
【図１８】従来例に係る書き込みパルスＷＳ１，ＷＳ２および発光制御線電位ＤＳ１，ＤＳ２のタイミング関係を示すタイミングチャートである。
【符号の説明】
【０１１９】
１０…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書き込みトランジスタ、２４…保持容量、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…発光制御線、３３（３３−１〜３３−ｎ）…信号線、３４…共通電源供給線、４０…書き込み走査回路、４１…シフトレジスタ、４２…第１ロジック回路群、４３…第２ロジック回路群、５０…発光制御走査回路、５１…シフトレジスタ、５２…ロジック回路群、６０…水平駆動回路、７０…表示パネル
【図１】
2009047818.tif 000003
【図２】
2009047818.tif 000004
【図３】
2009047818.tif 000005
【図４】
2009047818.tif 000006
【図５】
2009047818.tif 000007
【図６】
2009047818.tif 000008
【図７】
2009047818.tif 000009
【図８】
2009047818.tif 000010
【図９】
2009047818.tif 000011
【図１０】
2009047818.tif 000012
【図１１】
2009047818.tif 000013
【図１２】
2009047818.tif 000014
【図１３】
2009047818.tif 000015
【図１４】
2009047818.tif 000016
【図１５】
2009047818.tif 000017
【図１６】
2009047818.tif 000018
【図１７】
2009047818.tif 000019
【図１８】
2009047818.tif 000020