(57)【要約】      （修正有）【課題】半導体装置の組立工程でポストを形成することが可能な半導体装置、及びその製造方法を提供する。【解決手段】接続端子１４に対応する位置に突起を持つモールド金型３０をリードフレーム材２０に重ね合わせ、封止樹脂１２を流し込むことによって樹脂封止を行い、モールド金型３０を取り外した際に形成される孔２３にハンダ等の金属ペースト２４を注入した後、金属ペースト２４の溶融温度でキュアすることによって、接続端子１４上にポスト１７を形成する。【選択図】図１
2009049173.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
前記半導体素子と電気的に接続するボンディングパッドと、
少なくとも前記半導体素子及び前記ボンディングパッドを封止する封止樹脂と、
前記封止樹脂上に積層される半導体装置と接続する接続端子と、
前記接続端子上の前記封止樹脂に形成された孔に導電性ペーストを充填して形成されたポストと
を具備することを特徴とする半導体装置。
【請求項２】
板状のリードフレーム材の表面側に選択的にハーフエッチングを施し、素子搭載部を形成すると共に、少なくともボンディング端子及び接続端子を突出させる第１のエッチング工程と、
前記素子搭載部に半導体素子を載置し、該半導体素子と前記ボンディング端子を電気的に接続すると共に、突出部を備えたモールド金型の該突出部を前記接続端子上に位置させて樹脂封止を行う封止工程と、
前記リードフレーム材の裏面側から選択的にエッチングを施して前記ボンディング端子及び接続端子を形成する第２のエッチング工程と、
前記突出部によって前記接続端子上に形成された孔に導電性ペーストを充填するポスト形成工程と
を具備することを特徴とする半導体装置製造方法。
【請求項３】
前記ポスト形成工程は、前記孔に対応する位置を抜いた印刷マスクを設置して前記導電性ペーストを充填し、前記印刷マスクを除去した後、前記導電性ペーストを硬化させることを特徴とする請求項２記載の半導体装置製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、半導体装置を積層したＰｏＰパッケージの下層となる半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置の実装形態の一つとして、３次元方向に積層したＰｏＰ(Package on Package)パッケージが知られており、複数の半導体装置を平面方向に配置する場合に比べて、小さな面積で高密度実装を図ることが可能なことから、例えば、携帯電話機などの小型電子機器において非常に有効な実装方法となっている（例えば、特許文献１参照）。
【０００３】
ＰｏＰパッケージでは、上方の半導体装置（上層パッケージ）と下方の半導体装置（下層パッケージ）との立体的な配線手段が大きな課題であり、例えば、図４に示すように、半導体素子１０及びワイヤ１１の部分のみを封止樹脂１２で樹脂封止することにより、下層パッケージ２の基板（リードフレーム）１３上に接続端子１４を露出させ、下層パッケージと上層パッケージを接続する半田ボール１５で、封止樹脂の高さを避けるようにスタンドオフを稼ぐことによって、立体配線を成立させる方法がある。
【０００４】
また、下層パッケージとして、ＱＦＮ(Quad Flat Non-leaded package)やＳＯＮ(Small Outline Non-leaded Package)など、基板上が全体的に封止樹脂で覆われたリードフレームベースの半導体装置を用いる場合は、基板表面の接続端子を封止樹脂表面まで伸張させるポストが必要となる。
【０００５】
ポストを形成する方法としては、例えば、端子形状のリードフレーム１００、１０１を接続端子１４上に複数枚積層し（図５(ａ)参照）、接着・接合することによってポスト１７を形成する方法（図５(ｂ)参照）や、基板（リードフレーム）１３の接続端子１４上に複数層のスタッドバンプ１０２を形成し（図６(ａ)参照）、レベリング装置１０３で研磨などの処理を施してポストを形成する方法（図６(ｂ)参照）などがある。
【特許文献１】特開2002-76175号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、端子形状のリードフレームを積層する方法では、複数枚のリードフレームが必要となるため、コストの上昇に繋がっていた。また、スタッドバンプを形成する方法では、製造タクトが非常に長くなり、レベリングのための後処理も必要になっていた。
【０００７】
さらに、これらの方法では、リードフレームの製作工程でポストを形成するため、ＰｏＰパッケージ専用のリードフレームを用いて半導体装置を組み立てることとなり、一般的な半導体パッケージで利用される汎用型のリードフレームを用いて、ＰｏＰパッケージを製造することができなかった。
【０００８】
加えて、接続端子上に積層したリードフレームを加熱・接着してポストを形成する際の加熱処理によるリードフレーム（基板）の変色や、レベリング処理時の荷重によるリードフレーム（基板）の変形など、基板となるリードフレームが損傷する恐れがあった。
【０００９】
そこで、本発明では、半導体装置の組立工程でポストを形成することが可能な半導体装置、及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明における半導体装置は、半導体素子と、前記半導体素子と電気的に接続するボンディングパッドと、少なくとも前記半導体素子及び前記ボンディングパッドを封止する封止樹脂と、前記封止樹脂上に積層される半導体装置と接続する接続端子と、前記接続端子上の前記封止樹脂に形成された孔に導電性ペーストを充填して形成されたポストとを具備することを特徴とする。
【００１１】
次に、本発明における半導体装置製造方法は、板状のリードフレーム材の表面側に選択的にハーフエッチングを施し、素子搭載部を形成すると共に、少なくともボンディング端子及び接続端子を突出させる第１のエッチング工程と、前記素子搭載部に半導体素子を載置し、該半導体素子と前記ボンディング端子を電気的に接続すると共に、突出部を備えたモールド金型の該突出部を前記接続端子上に位置させて樹脂封止を行う封止工程と、前記リードフレーム材の裏面側から選択的にエッチングを施して前記ボンディング端子及び接続端子を形成する第２のエッチング工程と、前記突出部によって前記接続端子上に形成された孔に導電性ペーストを充填するポスト形成工程とを具備することを特徴とする。
【００１２】
また、前記ポスト形成工程は、前記孔に対応する位置を抜いた印刷マスクを設置して前記導電性ペーストを充填し、前記印刷マスクを除去した後、前記導電性ペーストを硬化させることが望ましい。
【発明の効果】
【００１３】
本発明では、ＰｏＰパッケージのコストを抑えることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を実施するための最良の形態について、添付図面を参照して詳細に説明する。なお、以下に示す本発明を実施するための形態は、本発明の具体的態様の一例であり、当該形態に限定されるものではない。
【実施例１】
【００１５】
図１は、本実施例におけるポストを備えた半導体装置（下層パッケージ）の一例を示す図である。同図に示すように下層パッケージ２は、素子搭載部１８に搭載された半導体素子１０と、ボンディング端子１９を具備し、ワイヤ１１を介して電気的に接続され、封止樹脂１２で封止されている。また、上層パッケージと接続するための接続端子１４上には、封止樹脂１２の表面に一部が露出したポスト１７が設けられている。
【００１６】
次に図２を用いて、本実施例における半導体装置（下層パッケージ）の製造方法の一例について説明する。
【００１７】
まず、銅あるいは銅合金などの導電性材料からなる板状のリードフレーム材２０を用意し、接続端子１４、ボンディング端子１９、及び素子搭載部１８の裏面２２に下地ニッケルめっき、及び金めっきを施す。
【００１８】
次に、金めっきをレジスト膜としてハーフエッチング（ファーストエッチング）を行って、接続端子１４、及びボンディング端子１９を表面側に突出させると共に、素子搭載部１８を形成する。そして、素子搭載部１８に半導体素子１０を固着し、ワイヤ１１を介して半導体素子１０の電極パッドとボンディング端子１９を接続する（図２(ａ)参照）。
【００１９】
ここで、接続端子１４に対応する位置に突起を持つモールド金型３０をリードフレーム材２０に重ね合わせ、封止樹脂１２を流し込んで樹脂封止を行い（図２(ｂ)参照）、モールド金型３０を取り外すことによって、接続端子１４上に孔２３を形成する（図２(ｃ)参照）。この結果、封止樹脂１２の上面には、接続端子１４と同数の孔２３が形成され、孔２３を覗くと、接続端子１４である金めっきが確認できる。
【００２０】
そして、リードフレーム材３０を裏面からエッチング（セカンドエッチング）し、隣接する接続端子１４やボンディング端子１９の間を絶縁するとともに、接続端子１４の位置を抜いた印刷マスク３１を封止樹脂１２上に設置して、ハンダ等の金属ペースト２４を印刷することによって、孔２３に金属ペースト２４を注入し（図２(ｄ)）、印刷マスク３１を除去した後、金属ペースト２４の溶融温度でキュアすることにより、接続端子１４上にポスト１７を形成する（図２(e)）。
【００２１】
なお、印刷マスク３１の厚さを調節することにより、封止樹脂１２から突出するポスト１７の高さ(スタンドオフ)を制御することができる。
【００２２】
図３は、下層パッケージ２上に上層パッケージ１を積層（実装）する積層方法の一例を示す図である。
【００２３】
まず、上層パッケージ１の接続端子１５と下層パッケージ２のポスト１７が接触するように、上層パッケージ１と下層パッケージ２を重ね合わせ（図３(ａ)参照）、ポスト１７の溶融温度に加熱することにより、下層パッケージ２上に上層パッケージ１を実装する（図３(ｂ)参照）。
【００２４】
なお、下層パッケージ２上に上層パッケージ１を実装する方法は、両パッケージを重ね合わせ、ポストの融点温度まで加熱する方法に限られるものではなく、例えば、接続端子１５とポスト１７の間に、融点低い導電性のペーストなどを設置し、当該ペーストをキュアすることによって、下層パッケージ２上に上層パッケージ１を実装するなど、任意の方法を用いることが可能であり、図２(ｄ)で印刷マスク３１を除去した後、上層パッケージ１と下層パッケージ２を積層してキュアを実行することにより、下層パッケージ２上に上層パッケージ１を実装してもよい。
【００２５】
このように本発明では、リードフレームによるＰｏＰパッケージを実現することができるため、高放熱性、高電気特性を確保することができる。
【００２６】
また、下層パッケージを１枚のリードフレームで構成し、さらにハンダ等の低コスト材料を使用することができるため、通常のパッケージと同等にコストを抑えることができる。
【００２７】
さらに、リードフレーム製造工程ではなく、半導体装置（下層パッケージ）の組立工程の途中でポストを形成するため、リードフレームに対するダメージ(高温による変色、荷重による変形）が無く、パッケージ品質・信頼性の向上を図ることができる。
【００２８】
加えて、上層パッケージの積層と、両パッケージ間のスタンドオフの形成を同時に実行することができるため、実装作業性を向上させることができる。
【００２９】
なお、本発明の実施例では、エッチングのレジスト膜として金めっきを使用したが、これに替えてスズめっき、パラジウムめっきを使用してもよい。
【図面の簡単な説明】
【００３０】
【図１】本実施例における半導体装置を下層パッケージとして用いたＰｏＰパッケージの一例を示す図である。
【図２】本実施例における下層パッケージの製造方法の一例を示す図である。
【図３】本実施例における下層パッケージ上に上層パッケージを実装する積層方法の一例を示す図である。
【図４】従来のＰｏＰパッケージの一例を示す図である。
【図５】リードフレームを積層してポストを形成する方法の一例を示す図である。
【図６】スタッドバンプを形成してポストとする方法の一例を示す図である。
【符号の説明】
【００３１】
１…上層パッケージ
２…下層パッケージ
１０…半導体素子
１１…ワイヤ
１２…封止樹脂
１３…基板
１４、１５…接続端子
１７…ポスト
１８…素子搭載部
１９…ボンディング端子
２０…リードフレーム材
２２…素子搭載部裏面
２３…孔
２４…金属ペースト
３０…モールド金型
３１…印刷マスク
１００、１０１…リードフレーム
１０２…スタッドバンプ
１０３…レベリング装置
【図１】
2009049173.tif 000003
【図２】
2009049173.tif 000004
【図３】
2009049173.tif 000005
【図４】
2009049173.tif 000006
【図５】
2009049173.tif 000007
【図６】
2009049173.tif 000008