(57)【要約】【課題】容易に製造でき、エレクトロマイグレーションの発生を抑制できるバンプ構造を備えた半導体装置を提供する。【解決手段】半導体装置は、半導体チップ表面に形成された、パッド領域を含む配線層と、前記半導体チップ上に、前記パッド領域において前記配線層とコンタクトして形成されるバンプとを備え、前記パッド領域には、前記バンプと接合される接合面に、絶縁物よりなるパターンが形成されている。【選択図】図３
2009188107.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップ表面に形成された、パッド領域を含む配線層と、
前記半導体チップ上に、前記パッド領域において前記配線層とコンタクトして形成されるバンプと、
を備えた半導体装置であって、
前記パッド領域には、前記バンプと接合される接合面に、絶縁物よりなるパターンが形成されていることを特徴とする半導体装置。
【請求項２】
前記パターンは、前記接合面の中央部において、周辺部よりも密度が低いことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記パターンは、複数の孤立パターンよりなることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記パターンは、格子状パターンであり、前記格子状パターンの間隔が、前記接合面の中央部において、周辺部よりも大きいことを特徴とする請求項１または２記載の半導体装置。
【請求項５】
前記パターンは、前記接合面の中央部に向かって周辺部から、幅を狭めながら延在する、複数のくさび形パターンよりなることを特徴とする請求項１または２記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に半導体装置に係り、特に半導体装置の外部接続用電極端子部の接続構造に関する。
【背景技術】
【０００２】
電子機器の小型化、性能の向上ならびに価格の低減を実現するため、電子機器に搭載される半導体装置にあっても小型化、性能向上ならびに価格低減が求められている。このような事情で、半導体装置の外部接続用電極端子構造に、はんだバンプが適用されている。半導体装置の小型化の要求に伴い、このような外部接続用電極端子として使われるはんだバンプも、より小形化・小径化されつつある。
【０００３】
一方、半導体装置の高速動作の為、扱う電流量は増大する傾向にある。このため、一つのはんだバンプに流れる電流密度が高まっているが、その結果、かかるはんだバンプを構成するはんだ材及び／或いは前記はんだバンプの下地金属層にエレクトロマイグレーションが生じ、はんだバンプの内部にボイド（空洞）を生じてしまう恐れが生じている。このようなボイドが形成されると、はんだバンプ中における電流路の断面積が減じ、電気抵抗が増加し、当該半導体装置の動作速度に悪影響が及ぶ。また、当該半導体装置の信頼性も低下してしまう。
【０００４】
はんだバンプ用はんだ材として、環境問題への配慮から、いわゆる鉛フリーはんだ材が適用されつつある。しかし、鉛フリーはんだは、従来の鉛含有はんだに比して、エレクトロマイグレーション耐性が低いとされている。
【０００５】
図１に、はんだバンプからなる外部接続用電極端子を有する半導体装置の、特にはんだバンプ近傍における構成の例を示す。
【０００６】
図１を参照するに、半導体基板１０の主面に配設されたアルミニウム（Ａｌ）配線層１には端子パッド部２が設定され、前記端子パッド部２上にはチタン（Ｔｉ）層３、銅（Ｃｕ）層４、ニッケル（Ｎｉ）層５からなる下地金属層６を介して、錫（Ｓｎ）−銀（Ａｇ）はんだからなるはんだバンプ７が接合されている。前記端子パッド部２のうち、前記下地金属層６と接触する接合領域は、窒化シリコンからなるパッシベーション層８、及び当該パッシベーション層８を覆うポリイミド層９からなる表面保護膜中に形成された開口部により画成されている。
【０００７】
このような外部接続用電極端子構造にあっては、図１中に模式的に示すように、外部接続用電極端子の下地金属層６と当該下地金属層６に接続されたＡｌ配線層１との接続領域のうち、特に当該Ａｌ配線層１が導出される側の端部近傍において電流、即ち電子(エレクトロンｅ−)流の集中が発生し、はんだバンプ７及び／或いは下地金属層６にエレクトロマイグレーションが生じやすい。このようなエレクトロマイグレーションの結果、前記バンプ７の内部にはボイド（空洞）が形成されてしまうことがある。
【０００８】
なお、前記図1の半導体基板１内部には、通常の半導体プロセスにより、図示は省略するが、能動素子及び／或いは受動素子が形成されており、また当該半導体基板１の主面上には、いわゆる多層配線構造が配設されて、前記能動素子及び／或いは受動素子は相互に電気的に接続されている。
【特許文献１】特開２００７−１３０６３号公報
【特許文献２】特開平９−６８５４７公報
【特許文献３】特開平１０−１８９６７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
これに対し従来、特許文献１において、図２に示すように、前記半導体チップ１０上に前記Ａｌ配線層１により端子パッド部２を形成し、前記Ａｌ配線層１の下にさらに、前記能動素子及び／又は受動素子に接続された別の配線層１１を形成し、前記別の配線層１１と前記Ａｌ配線層１とをビアプラグ１２で接続する構成が提案されている。ただし図２中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００１０】
かかる構成によれば、電流は前記別の配線層１１から前記Ａｌ配線層１、すなわちパッドへと、前記ビアプラグ１２を介して供給されるため、電流路が分散し、エレクトロマイグレーション効果が抑制される。
【００１１】
しかし、このようなビアプラグ１２により電流路を分散させる構成では、前記パッド電極を構成するＡｌ配線層１の下に別の配線層１１を設ける必要があり、このため配線層の構成が複雑になる問題がある。
【００１２】
また前記図２の構成では、ビアプラグ１２の総面積、すなわち電流路の総断面積を十分に確保する必要があるが、このためには、前記ビアプラグ１２を電流分散に十分な数で、かつ抵抗値が増大しないように可能な限り高い密度で形成する必要がある。例えば前記ビアプラグ１２を、前記ビアプラグ１２の総面積が前記端子パッド部２の面積の少なくとも１／２以上となるように形成する必要がある。またその際、ビアプラグ１２の径を、前記端子パッド領域２中において、場所により変化させるのが好ましい場合がある。しかし、このような前記パッド１と配線層１１の間の接続をビアプラグ１２により形成する構成は、以下に説明するように、実現が困難である。
【００１３】
すなわち、図２に示すように、このようなビアプラグ１２を使った構成においても電流の偏りはある程度発生することが避けられないため、前記端子パッド部２のうち、電流集中が生じる一方の側ではビアプラグ１２の径を、電流集中が生じない他方の側におけるよりも大きく設定することが望ましい。またビアプラグ密度も、このような電流集中が生じる領域では増大させるのが好ましい。しかし、このように多数のビアプラグ１２を可能な限り高密度で形成する場合、ビアプラグの径を端子パッド部２中の場所により変化させるのは困難である。例えば、前記端子パッド部２に形成される多数のビアプアラグ１２について出来上がりの高さを等しくしようとすると、同一の径のビアプラグ１２を一様に配置する方が、ビアプラグ径を変化させる場合よりも、はるかに容易である。
【００１４】
仮に、図２の技術においてビアプラグ１２の径あるいは密度を前記端子パッド部２中において変化させようとすると、ビアプラグ１２の形成に高い精度のマスクを使う必要があり、またエッチング工程を精密に制御する必要が生じるが、このようなプロセスでは、製造費用が増大してしまう。
【００１５】
他に特許文献２、３にも、バンプと導電体の間に開口部を設けて導電材料を充填し、接続する構成が記載されているが、これらの提案においても、上記の問題を回避しようとすると、同一径の開口部を均一に配置する必要があり、提案の構成を、図２で説明した電流集中の課題の解決に使うことはできない。
【課題を解決するための手段】
【００１６】
一の側面によれば本発明は、半導体チップ表面に形成された、パッド領域を含む配線層と、前記半導体チップ上に、前記パッド領域において前記配線層とコンタクトして形成されるバンプと、を備えた半導体装置であって、前記パッド領域には、前記バンプと接合される接合面に、絶縁物よりなるパターンが形成されていることを特徴とする半導体装置を提供する。
【発明の効果】
【００１７】
本発明によれば、配線層とバンプとの間の接合面において電流路が絶縁パターンにより分散され、エレクトロマイグレーションの発生が抑制される。その際、本発明によれば、前記電流路の分散を絶縁パターンにより実現する構成であるため、絶縁膜中に形成したビアプラグを使った場合よりも電流路の総断面積を、単にパターン密度を低減することにより、はるかに容易に増大させることができ、接合面の抵抗値を低減することができる。また本発明では前記電流路の分散を絶縁パターンにより実現する構成であるため、パターンの形状や配置を自在に設定でき、効果的な電流集中の回避が可能となる。
【発明を実施するための最良の形態】
【００１８】
［第１の実施形態］
図３（Ａ），（Ｂ）は、本発明の第１の実施形態による半導体装置２０の構成を示す。ただし図３（Ａ）は前記半導体装置２０の側断面図を、図３（Ｂ）は一部切除平面図を示す。
【００１９】
図３（Ａ），（Ｂ）を参照するに、前記半導体装置２０は、図示しないトランジスタなどの能動素子および抵抗などの受動素子を形成された半導体チップ３０の一主面上に形成された幅が例えば１０μｍで厚さが例えば１．１７μｍのＡｌ配線層２１を含み、前記Ａｌ配線層２１の一部には、一辺が例えば１００μｍの領域中に幅広のパッド領域２２が、例えば差し渡しが１００μｍの八角形状に形成されている。
【００２０】
前記Ａｌ配線層２１は、シリコン窒化膜２８とポリイミド膜２９を積層した保護膜により覆われており、前記保護膜には、前記パッド領域２２において前記Ａｌ配線層２１の表面部分２１Ａを露出する開口部２１Ｂが形成されている。
【００２１】
さらに前記露出表面部分２１Ａには、厚さが１００ｎｍのＴｉ（チタン）密着層２３と厚さが２００ｎｍのＣｕ（銅）導電層２４と厚さが３０００ｎｍのＮｉ（ニッケル）バリア層を積層した構造の下地金属層２６を介して、例えばＳｎ（錫）−Ａｇ（銀）系、あるいはＳｎ−Ｂｉ（ビスマス）系、あるいはＳｎ−Ｂｉ−Ａｇ系の無鉛はんだよりなるはんだボール２７が、例えば１００μｍの径で形成されている。ここで前記下地金属層２６とはんだボール２７とは、はんだバンプ構造３１を形成する。
【００２２】
さて、上記構成では、前記Ａｌ配線層２１の前記パッド領域２１Ａ中における露出表面部分２１Ａが前記下地金属層２６との接合面をなしている。その際本実施形態では、前記接合面２１Ａ上に多数の孤立した絶縁パターン２８Ｉが、行列状に形成されている。このような絶縁パターン２８Ｉは、前記シリコン窒化膜２２をパターニングすることにより、前記開口部２１Ｂと同時に形成することができる。
【００２３】
前記絶縁パターン２８Ｉとしては、例えば一辺が１０μｍ以下の矩形パターンを使うことが可能である。前記絶縁パターン２８Ｉを前記シリコン窒化膜２２のパターニングにより形成した場合には、前記絶縁パターン２８Ｉの各々は前記シリコン窒化膜２２と同一の組成と厚さを有する。図示の例では、かかる絶縁パターン２８Ｉが等間隔に４×５の配列で形成されているが、本発明は勿論、このような特定の構成に限定されるものではない。
【００２４】
なお前記絶縁パターン２８Ｉの一辺の長さの下限値は特に特定されないが、絶縁パターンが存在しさえすればよく、マスク精度にもよるが、５μｍ程度とすることができる。
【００２５】
このような絶縁パターン２８Ｉを前記Ａｌ配線層２１とバンプ構造３１の接合面２１Ａに形成することにより、図３（Ａ），（Ｂ）に示すように前記Ａｌ配線層２１とバンプ構造３１との間の電流路が前記接合面２１Ａにおいて分散され、個々の電流路における電流密度が低減し、エレクトロマイグレーションの発生が効果的に抑制される。前記絶縁パターン２８Ｉは、このように電流路を分散させるためのものであるため、前記下地金属層２６の上面まで延在する必要はなく、図示の例では前記Ｔｉ密着層２３の厚さ方向に、前記Ｔｉ密着層２３の厚さよりも小さい高さで形成されているが、前記密着層２３の上面に達するような高さに形成してもよい。
【００２６】
本実施形態では、図が複雑になるのを避けるため図３（Ａ）の断面図には示されていないが、前記Ｔｉ密着層２３が前記絶縁パターン２８Ｉを覆って形成されるため、前記Ｔｉ密着層２３の表面には、前記絶縁パターン２８Ｉに対応した凹凸パターンが形成される。またこのような凹凸パターンは、その上のＣｕ導電層２４およびＮｉバリア層２５に引き継がれ、前記下地金属層２６の上面に、かかる凹凸パターンに対応した凹凸パターンが形成される。その結果、前記はんだボール２７と前記下地金属層２６の接触面積が増大し、前記はんだボール２７と下地金属層２６との間の接触抵抗が低減され、接合強度が向上する効果も得られる。
【００２７】
以下、このような接合面２１Ａに設けられた絶縁パターン２８Ｉの作用・効果について、シミュレーションをもとに説明する。
【００２８】
図４（Ａ），（Ｂ）は、シミュレーションで使ったモデル構造のそれぞれ側面図および平面図を示す。
【００２９】
図４（Ａ），（Ｂ）を参照するに、前記シミュレーションでは前記はんだボール２７の径として１００μｍの値を設定し、前記Ａｌ配線層２１の幅として３０μｍ、厚さ１．１７μｍの値を設定し、前記パッド領域２２として差し渡しが１００μｍの八角形パターンを設定し、さらに前記下地金属層２６として、差し渡しが５０μｍで厚さが３０００ｎｍの八角形パターンを設定した。
【００３０】
またシミュレーションに当たり、前記Ａｌ配線層２１の抵抗率の値として２．６５μΩｃｍを設定し、前記はんだボール２７の抵抗率の値として、Ｓｎの抵抗率の値である１３．３μΩｃｍを設定し、さらに前記下地金属層２６の抵抗率の値として、Ｎｉの抵抗率の値である６．９９μΩｃｍを設定し、前記シミュレーションは、前記はんだボール２７に５０ｍＡの電流を供給する条件で行った。
【００３１】
図５（Ａ）〜（Ｃ）は、このようにしてシミュレーションを行った３種類のモデル構造を示す図である。ただし図５（Ａ）〜（Ｃ）は、前記はんだボール２７の底面に形成される下地金属層２６を示しているが、図５（Ａ）は前記接合面２１Ａ、従って前記下地金属層２６中に前記絶縁パターン２８Ｉが形成されない対照標準ＲＥＦを、図５（Ｂ）は、前記接合面２１Ａ、従って前記下地金属層２６中に、一辺が１０μｍの正方形ＳｉＮパターンを前記絶縁パターン２８Ｉとして、５μｍの間隔で４×４の行列状パターンに配列した場合（モデル１）を示す。ただし図５（Ｂ）のモデル１では、このような行列状配列において対角線方向の最外端に位置する四つのパターンは削除している。さらに図５（Ｃ）は、前記図５（Ｂ）のモデル１において、電流が流れる側に位置する二つのパターンを削除した場合（モデル２）を示す。
【００３２】
いずれの場合でも、シミュレーションは、先に説明したように前記はんだボール２７に５０ｍＡの電流を流した条件で行っている。
【００３３】
図６（Ａ）〜（Ｃ）は、それぞれ前記図５（Ａ）〜（Ｃ）に対応する図で、前記はんだボール２７と前記下地金属層２６との接合面における電流密度を示している。図示の電流密度は、前記接合面２１Ａにおける電流密度に略対応している。
【００３４】
図６（Ａ）〜（Ｃ）を参照するに、図６（Ａ）の対照標準ＲＥＦでは破線で囲んだ部分において許容できない電流集中が生じているのに対し、図６（Ｂ）のモデル１では、このような許容できない電流集中は回避されており、さらに図６（Ｃ）のモデル２では、全体に電流集中が前記モデル１よりも低減されていることがわかる。
【００３５】
図７（Ａ）は、このようにして求められた、前記はんだボール２７と下地金属層２６との界面における電流密度の最大値を示し、図７（Ｂ）は、前記下地金属層２６中における電流密度の最大値を示す。
【００３６】
図７（Ａ），（Ｂ）を参照するに、いずれの部位においても、モデル１の構造の方が対照標準の構造よりも最大電流密度の値が小さく、さらにモデル２の構造の方が前記モデル１の構造よりも最大電流密度の値が小さいことがわかる。
【００３７】
図７（Ａ），（Ｂ）の結果は、図８（Ｂ）に示すように、前記パッド領域２２中の前記接合面２１Ａに絶縁パターン２８Ｉを形成することにより、前記接合面２１Ａにおいて電流路が分散され、図８（Ａ）に示すような、特に前記接合面２１Ａのうち電流が流出する側に生じる電流の集中が効果的に抑制されることを示している。
【００３８】
特に本実施形態では、前記絶縁パターン２８Ｉとして、パッシベーション層の設計基準として定められた最小幅基準である１０μｍ以下の径を有するパターン、例えば径が数μｍのパターンを、前記シリコン窒化膜２８をフォトリソグラフィによりパターニングすることで容易に形成できるため、前記接合面２１Ａにおける前記下地金属層２６と前記パッド領域２２との接合面積を、例えば前記接合面２１Ａの面積の１／２以上に容易に増大させることができ、前記パッド領域２２とバンプ構造３１よりなるコンタクト構造の抵抗値を低減することが可能である。例えば本実施形態では、前記接合面２１Ａにおいて一つの絶縁パターン２８Ｉと隣接する絶縁パターン２８Ｉの間隔を、前記絶縁パターン２８Ｉの径よりも大きく設定することにより、前記接合面積を効果的に増大させることができる。本実施形態では、前記絶縁パターン２８Ｉを、前記Ａｌ配線層２１を保護しているＳｉＮ膜２８をパターニングして前記開口部２１Ｂを形成する際に、前記ＳｉＮ膜２８などのパッシベーション層に課せられる設計基準に制約されることはない。かかる設計基準は、パッシベーション層に対して、最小幅が１０μｍ以上であることを要求する。
【００３９】
また本実施形態では、前記パッド領域２２がＡｌ配線層２１の先端部に形成され、かつ前記パッド領域２２が前記接合面２１Ａにおいて直接に前記下地金属層２６とコンタクトするため、特許文献１の構成のようにパッド領域２２をＡｌ配線層２１と別のレベルに形成する必要がなく、配線層の数を減らし、工程数を減らすことが可能となる。
【００４０】
図９は、本実施形態の一変形例による半導体装置２０Ａの構成を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。なお、図９は前記図３（Ａ）の断面図に対応する断面図である。なお本変形例の平面図は、前記図３（Ｂ）の平面図と同一であり、省略する。
【００４１】
図９を参照するに、本実施形態では前記下地金属層２６が省略され、前記はんだボール２７が直接に配線層２１に前記接合面２１Ａにおいて接合されている。
【００４２】
このような構成においても、前記接合面２１Ａに前記絶縁パターン２８Ｉを配設することにより、電流集中およびエレクトロマイグレーションの発生の問題を回避することができる。
【００４３】
本実施形態において、前記絶縁パターン２８Ｉは正方形形状に限定されるものではなく、矩形形状、円形形状、三角形上など、他の形状に形成できることは明らかである。
［第２の実施形態］
図１０（Ａ），（Ｂ）は、本発明の第２の実施形態による半導体装置４０の構成を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００４４】
図１０（Ａ），（Ｂ）を参照するに、本実施形態の半導体装置４０では、前記バンプ構造３１近傍の断面図は先の図３（Ａ）のものと同一であるが、図１０（Ｂ）の平面図に示すように、本実施形態では前記接合面２１Ａ上における絶縁パターン２８Ｉの配置が一様ではなく、例えば２０μｍ×２０μｍのサイズの中央部２１ａを避けて、前記中央部２１ａの周辺部２１ｂに等間隔で形成されている。
【００４５】
かかる構成により、本実施形態では、前記接合面２１Ａのうち、電流集中の生じやすい周辺部にのみ前記絶縁パターン２８Ｉを配置することにより、エレクトロマイグレーションを効果的に抑制することができる。また前記接合面２１Ａの中央部２１ａにおいて前記パッド領域２２と前記バンプ構造３１との間に大きな接触面積を確保することができ、前記パッド領域２２とバンプ構造３１よりなるコンタクト構造の抵抗値を低減することが可能となる。
【００４６】
本実施形態においても、前記絶縁パターン２８Ｉとして、一辺が１０μｍ以下の微少な絶縁パターンを使うことができる。
【００４７】
本実施形態でも、前記絶縁パターン２８Ｉは、前記Ａｌ配線層２１を保護しているＳｉＮ膜のパターニングにより形成することができる。このようなパターニングは、前記開口部２１Ｂの形成と同時に実行することができるが、その際、パッシベーション層に課せられる設計基準に制約されることがなく、前記絶縁パターニング２８Ｉを自在な配置で形成することができる。
【００４８】
本実施形態においても前記絶縁パターン２８Ｉは正方形形状に限定されるものではなく、矩形形状、円形形状、三角形上など、他の形状に形成できることは明らかである。
［第３の実施形態］
図１１（Ａ），（Ｂ）は、本発明の第３の実施形態による半導体装置６０の構成を示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００４９】
図１１（Ａ），（Ｂ）を参照するに、本実施形態では前記パッド領域２２中の接合面２１Ａ上に、前記ＳｉＮ膜２８のパターニングにより、格子状パターン２８Ｊが前記接合面２１Ａを露出するように形成されており、かつ前記格子状パターンの繰り返し間隔を、前記接合面２１Ａの中央部（図示せず、図１０（Ｂ）の領域２１ａに相当）において、大きく、周辺部（図示せず、図１０（Ｂ）の領域２１ｂに相当）において小さく設定している。例えば前記格子状パターン２８Ｊ一本の幅を、縦方向パターンおよび横方向パターンとも、例えば５μｍとし、その間隔を、縦方向および横方向とも、前記接合面２１Ａの中央部では１０μｍに設定し、周辺部では５μｍに設定することができる。
【００５０】
かかる構成によっても、電流集中が生じやすい接合面２１Ａの周辺部２１ｂにおいて電流路を分散し、エレクトロマイグレーションの発生を抑制すると同時に、前記接合面２１Ａの中央部２１ａにおいて、前記バンプ構造３１および配線層２１よりなるコンタクト構造の抵抗値を低減させることが可能となる。
【００５１】
このような格子状パターン２８Ｊは、前記ＳｉＮ膜２９のパターニングにより容易に、かつパッシベーション膜の設計基準に拘束されることなく容易に形成することができる。
［第４の実施形態］
図１２（Ａ），（Ｂ）は、本発明の第４の実施形態による半導体装置８０の構成を示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００５２】
図１２（Ａ），（Ｂ）を参照するに、前記半導体装置８０では前記パッド領域２２中の接合面２１Ａ上に、前記ＳｉＮ膜２８のパターニングにより、前記接合面２１Ａの中央部２１ａに向かって幅を狭めながら延在するくさび型パターン２８Ｋが、前記中央部（図１０（Ｂ）の領域２１ａに相当）を囲む周辺部（図１０（Ｂ）の領域２１ｂに相当）に、互いに隣接して多数形成されている。
【００５３】
図１２（Ａ），（Ｂ）の構成によれば、前記接合面２１Ａの中央部２１ａにおいて絶縁パターン２８Ｉが形成されないことから、大きなコンタクト面積が確保でき、前記バンプ構造３１および配線層２１よりなるコンタクト構造の抵抗を低減させることができる。また図１２（Ａ），（Ｂ）の構成によれば、前記絶縁パターン２８Ｉがくさび形をしていることのため、前記中央部２１ａを囲む周辺部においても、前記接合面２２Ａの外周端に向かって絶縁パターン２８Ｉの密度を増大させることができ、かかる接合面２２Ａの特に外周端における電流集中およびエレクトロマイグレーションの増大を、効果的に抑制することが可能となる。
【００５４】
例えば前記くさび型パターン２８Ｋの各々は、その根本部分での底辺の長さを５μｍに、先端部での上辺の長さを１μｍで、長さ、すなわち高さが１０μｍの台形形状に形成することができる。また前記中央部２１ａは、一辺の長さが５μｍになるように形成することができる。
［第５の実施形態］
図１３（Ａ），（Ｂ）は、本発明の第５の実施形態による半導体装置１００の構成を示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００５５】
図１３（Ａ），（Ｂ）を参照するに、前記半導体装置１００では前記パッド領域２２中の接合面２１Ａ上には、ＳｉＮよりなる八角形帯状の絶縁パターン２９Ｌが多重同心状に形成されている。その際、図１３（Ａ），（Ｂ）の実施形態では、前記絶縁パターン２９Ｌを、前記接合面２１Ａの外周端近傍では幅が太く、中央部（図１０（Ｂ）の領域２１ａ）に相当）に向かって細くなるように形成することにより、前記接合面２１Ａの特に外周端における電流集中およびエレクトロマイグレーションの増大を、効果的に抑制することが可能となる。
【００５６】
例えば前記八角形帯状パターン２８Ｌの各々は、前記接合面２２Ａの外周端近傍においては３μｍの幅を有するように、また前記中央部２８ａの近傍では１μｍの幅を有するように形成することができる。また前記八角形帯状パターン２８Ｌは、前記接合面２２Ａ上に、例えば３μｍ間隔で配置することができる。
【００５７】
なお本実施形態において前記絶縁パターン２８Ｌの形状は八角形帯状形状に限定されるものではなく、同心円状であっても、四角形帯状形状などであってもよい。
［第６の実施形態］
図１４（Ａ），（Ｂ）は、本発明の第６の実施形態による半導体装置１２０の構成を示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００５８】
図１４（Ａ），（Ｂ）を参照するに、前記半導体装置１２０では前記パッド領域２２を構成するＡｌ配線層２１中、前記接合面２１Ａの直下に対応する位置に、前記図３（Ａ），（Ｂ）の実施形態における絶縁パターン２８Ｉと同様な孤立絶縁パターン２８Ｍが行列状に配列されている。
【００５９】
かかる構成によっても、前記接合面２１Ａにおける電流の集中、およびエレクトロマイグレーションの発生を回避することができる。
【００６０】
このような孤立絶縁パターン２８Ｍは、前記Ａｌ配線層２１中に多数のビアホールを形成し、これをＳｉＮ膜やＳｉＯ2膜などの絶縁膜で充填し、余分な絶縁膜を化学機械研磨法により除去することで形成することができる。また、孤立絶縁パターン２８は、まずＳｉＮ膜やＳｉＯ2膜などの絶縁膜でパターンを作成し、パターンの間へＡｌ配線層を充填することで形成することができる。
【００６１】
本実施形態において、前記孤立絶縁パターン２８Ｍの代わりに、先に第２〜第５の実施形態で説明した絶縁パターン，２８Ｉ，２８Ｊ，２８Ｋ，２８Ｌなどを使うことも可能である。
【００６２】
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
（付記１）
半導体チップ表面に形成された、パッド領域を含む配線層と、
前記半導体チップ上に、前記パッド領域において前記配線層とコンタクトして形成されるバンプと、
を備えた半導体装置であって、
前記パッド領域には、前記バンプと接合される接合面に、絶縁物よりなるパターンが形成されていることを特徴とする半導体装置。
（付記２）
前記パターンは、前記接合面の中央部において、周辺部よりも密度が低いことを特徴とする付記１記載の半導体装置。
（付記３）
前記パターンは、複数の孤立パターンよりなることを特徴とする付記１または２記載の半導体装置。
（付記４）
前記複数の孤立パターンは、前記接合面に一様に配設されていることを特徴とする付記３記載の半導体装置。
（付記５）
前記複数の孤立パターンは、前記接合面のうち、中央部を避けて形成されていることを特徴とする付記３記載の半導体装置。
（付記６）
前記パターンは、格子状パターンであり、前記格子状パターンの間隔が、前記接合面の中央部において、周辺部よりも大きいことを特徴とする付記１または２記載の半導体装置。
（付記７）
前記パターンは、前記接合面の中央部に向かって周辺部から、幅を狭めながら延在する、複数のくさび形パターンよりなることを特徴とする付記１または２記載の半導体装置。
（付記８）
前記パターンは、前記接合面の中心部を多重に囲む複数の環状パターンよりなり、前記接合面の中心部に近い環状パターンは、周辺部に近い環状パターンよりも幅が小さいことを特徴とする付記１または２記載の半導体装置。
（付記９）
前記配線層は、前記接合面を除き、前記半導体チップ表面に形成された絶縁膜で覆われており、前記パターンは、前記絶縁膜と同一の組成を有することを特徴とする付記１〜８のうち、いずれか一項記載の半導体装置。
（付記１０）
前記バンプは、前記接合面において前記配線層のパッド領域に、下地金属層を介して接合されることを特徴とする付記１〜９のうち、いずれか一項記載の半導体装置。
（付記１１）
前記バンプは、前記接合面において前記配線層のパッド領域に、直接に接合されることを特徴とする付記１〜９のうち、いずれか一項記載の半導体装置。
（付記１２）
半導体チップ表面に形成された、パッド領域を含む配線層と、
前記半導体チップ上に、前記パッド領域において前記配線層とコンタクトして形成されるバンプと、
を備えた半導体装置であって、
前記配線層には、前記バンプと接合される部分に、絶縁物よりなるパターンが形成されていることを特徴とする半導体装置。
【図面の簡単な説明】
【００６３】
【図１】従来の半導体装置の構成を示す図である。
【図２】従来の別の半導体装置の構成を示す図である。
【図３】本発明の第１の実施形態による半導体装置の構成を示す図である。
【図４】図３の半導体装置の原理を説明する図である。
【図５】図３の半導体装置の原理を説明する別の図である。
【図６】図３の半導体装置の原理を説明するさらに別の図である。
【図７】本発明の効果を示す図である。
【図８】本発明の作用を示す図である。
【図９】図３の版の付いた装置の一変形例を示す図である。
【図１０】本発明の第２の実施形態による半導体装置の構成を示す図である。
【図１１】本発明の第３の実施形態による半導体装置の構成を示す図である。
【図１２】本発明の第４の実施形態による半導体装置の構成を示す図である。
【図１３】本発明の第５の実施形態による半導体装置の構成を示す図である。
【図１４】本発明の第６の実施形態による半導体装置の構成を示す図である。
【符号の説明】
【００６４】
１０，３０  半導体チップ
１，２１  配線層
２１Ａ  接合面
２１Ｂ  開口部
２，２２  パッド領域
３，２３  Ｔｉ密着層
４，２４  Ｃｕ導電層
５，２５  Ｎｉバリア層
６，２６  下地金属層
７，２７  はんだボール
８，２８  絶縁膜
９，２９  ポリイミド膜
２０，４０，６０，８０，１００，１２０  半導体装置
２８Ｉ，２８Ｊ，２８Ｋ，２８Ｌ，２８Ｍ  絶縁パターン
３1  バンプ構造
【図１】
2009188107.tif 000003
【図２】
2009188107.tif 000004
【図３】
2009188107.tif 000005
【図４】
2009188107.tif 000006
【図５】
2009188107.tif 000007
【図６】
2009188107.tif 000008
【図７】
2009188107.tif 000009
【図８】
2009188107.tif 000010
【図９】
2009188107.tif 000011
【図１０】
2009188107.tif 000012
【図１１】
2009188107.tif 000013
【図１２】
2009188107.tif 000014
【図１３】
2009188107.tif 000015
【図１４】
2009188107.tif 000016