(57)【要約】【課題】周辺のデジタル回路を高速化するとともに、画素部は反射光を抑制することにより感度特性を向上できることを目的とする。【解決手段】デジタル部のサイドウォール膜１２１を少なくともオフセットサイドウォール膜１０７ｂを内側に含む多層構造とし、オフセットサイドウォール膜１０７ｂとゲート電極１０２をマスクとしてソース・ドレイン拡散領域１１１に隣接してエクステンション拡散層１１０を形成することにより、プロセス工程を抑制しながらデジタル部の高速化を図ることができ、かつ画素部に関しては、サイドウォール膜１２１の形成と同時に積層構造の反射防止膜１２２を一括形成することにより、プロセス工程を抑制しながら反射防止膜厚を最適化させて、高感度化を有するＭＯＳ型固体撮像装置を実現することができる。【選択図】図１
2009135349.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に周辺回路が形成されるデジタル部および画素部を素子分離部で分離して複数混載するＭＯＳ型固体撮像装置の製造方法であって、
前記半導体基板の前記デジタル部および前記画素部の間に素子分離部を形成する工程と、
前記画素部の所定の領域に受光部を形成する工程と、
前記半導体基板上の前記画素部の前記受光部に隣接する領域および前記デジタル部にそれぞれゲート絶縁膜を介してゲート電極を形成する工程と、
前記画素部の前記受光部が形成された領域と反対側の前記ゲート電極に隣接する領域に検出部を形成する工程と、
全面にシリコン酸化膜を成膜する工程と、
前記ゲート電極の側面、前記画素部の受光部上全面および前記受光部に隣接する前記素子分離部上の一部ならびに前記画素部の前記ゲート電極上の一部以外の前記シリコン酸化膜を選択除去して前記受光部上の反射防止膜下層部と前記デジタル部のオフセットサイドウォール内層部を一括して形成する工程と、
前記デジタル部に前記ゲート電極および前記オフセットサイドウォールを注入マスクとしてエクステンション拡散層とポケット層を形成する工程と、
全面にＣＶＤ法によりサイドウォール膜を形成する工程と、
前記サイドウォール膜上に前記シリコン酸化膜の屈折率より大きくかつ前記半導体基板の屈折率より小さい屈折率を有するキャップ膜を形成する工程と、
前記オフセットサイドウォールの側面、前記画素部の受光部上部全面および前記受光部に隣接する前記素子分離部上の一部ならびに前記画素部の前記ゲート電極上の一部以外の前記サイドウォール膜および前記キャップ膜を選択除去して前記受光部上の反射防止膜上層部と前記デジタル部のオフセットサイドウォール外層部を一括して形成する工程と
を有することを特徴とするＭＯＳ型固体撮像装置の製造方法。
【請求項２】
前記オフセットサイドウォール膜が、ＨＴＯ膜であることを特徴とする請求項１記載のＭＯＳ型固体撮像装置の製造方法。
【請求項３】
前記ＨＴＯ膜の成膜温度が、７００℃〜８００℃であることを特徴とする請求項２記載のＭＯＳ型固体撮像装置の製造方法。
【請求項４】
前記キャップ膜が少なくともシリコン窒化膜を含み、前記シリコン窒化膜の成膜温度が５００〜６００℃であることを特徴とする請求項１〜請求項３のいずれかに記載のＭＯＳ型固体撮像装置の製造方法。
【請求項５】
半導体基板上に周辺回路が形成されるデジタル部および画素部を素子分離部で分離して複数混載するＭＯＳ型固体撮像装置であって、
前記デジタル部の前記トランジスタ部分には、前記半導体基板上にゲート絶縁膜を介して形成されるゲート電極と、前記ゲート電極の側面上に形成される板状のオフセットサイドウォールと、前記オフセットサイドウォールの側面上に形成されるサイドウォールとを備え、
前記画素部には、前記半導体基板内に形成された受光部と、前記受光部で生成した信号電位を検出する検出部と、前記半導体基板表面の前記受光部と前記検出部との間にゲート絶縁膜を介して形成されるゲート電極と、前記受光部を被覆する反射防止膜と、前記検出部と電気的に接続された読み出し回路とを備え、
前記反射防止膜は、前記ディジタル部にて成膜される前記オフセットサイドウォールおよび前記サイドウォールの構成材料に、前記オフセットサイドウォールの構成材料の屈折率より大きく、かつ前記半導体基板の屈折率より小さい屈折率を有するキャップ膜を積層して形成されることを特徴とするＭＯＳ型固体撮像装置。
【請求項６】
前記オフセットサイドウォールの構成材料がシリコン酸化膜であることを特徴とする請求項５記載のＭＯＳ型固体撮像装置。
【請求項７】
前記半導体基板表層部に前記デジタル部に形成されるゲート電極およびオフセットサイドウォールを注入マスクとして形成されるエクステンション拡散層とポケット層を有することを特徴とする請求項５または請求項６のいずれかに記載のＭＯＳ型固体撮像装置。
【請求項８】
前記サイドウォールに使用されるキャップ膜は少なくともシリコン窒化膜を含むことを特徴とする請求項５〜請求項７のいずれかに記載のＭＯＳ型固体撮像装置。
【請求項９】
前記反射防止膜の被覆領域は、前記ゲート電極側面およびゲート電極上部の少なくとも前記ゲート電極側面を被覆することを特徴とする請求項５〜請求項８のいずれかに記載のＭＯＳ型固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル部（周辺回路）と画素部が混載されてシステム・オン・チップされたＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型固体撮像装置およびその製造方法に関する。
【背景技術】
【０００２】
従来から、固体撮像装置として、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）型固体撮像装置が知られている。ＣＣＤ型固体撮像装置は、フォトダイオードで生成された信号電荷を、隣接する画素を介して順次転送し、画像信号を出力する構造の固体撮像装置である。本構造は、高速化には不向きであるが、ＣＣＤ型固体撮像装置の製造に最適化された専用プロセスが使用されるため、高感度かつ低暗出力（低暗電流）のフォトダイオードを形成することができる。このため、Ｓ／Ｎ比の高い画素を実現することができ、この特徴を生かしてカメラ等に広く用いられてきた。
【０００３】
しかしながら、近年、カメラの動画の解像度に対する要望から撮像能力の高速化が求められており、固体撮像装置においても高速化が要求されている。これに対応するのがＭＯＳ型固体撮像装置に代表される増幅型固体撮像装置である。増幅型固体撮像装置は、ＣＣＤ型固体撮像装置のように信号電荷を順次転送する必要がなく、個々の画素から直接に画像信号を取り出す構造であるため高速化に対応可能である。
【０００４】
また、ＭＯＳ型固体撮像装置は、周辺回路（Ａ／Ｄコンバータ、シフトレジスタ、画像処理、カメラ処理、入出力部などのロジック部）と画素部のシステム・オン・チップ化が可能であり、ビデオカメラ、デジタル、カメラ付き携帯電話器など周辺トランジスタの高速化が必要な電子情報機器には利点がある。
【０００５】
しかしながら、近年システム・オン・チップ化されたＭＯＳ型固体撮像装置を製造する際に、デジタル回路部分の高速動作の要求にともないゲート電極のゲート長の縮小化が加速してきている。従来のＣＭＯＳロジックプロセスをそのまま使用すると、ゲート長縮小化にともない従来のＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）注入とＳＷ（Ｓｉｄｅ  Ｗａｌｌ）形成後のソースドレイン注入だけでは、チャンネル方向に拡散層が広がり短チャンネル特性が非常に悪化する。また、画素部においては、上述のＣＣＤプロセスのようにフォトダイオードの感度・暗出力（暗電流）に対する施策が施されていないため、画素のＳ／Ｎ比が低くなるという問題があった。このため、ＭＯＳ型固体撮像装置では、フォトダイオードの高感度化および低暗出力化が最も重要な課題となっている。
【０００６】
図３は従来のＭＯＳ型固体撮像装置の構造を示す概略断面図であり、従来のデジタル部のＣＭＯＳロジック部のＬＤＤとＳＷ形成を用いたトランジスタ構造について示す。ここでは、ｎチャンネル型ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の構造を例に説明する。
【０００７】
図３において、基板２００上にゲート絶縁膜２０１及びゲート電極２０２が下から順に形成されている。ゲート電極側壁には、シリコン酸化膜からなるサイドウォール膜２２１が形成されるが、最初にゲート電極２０２をマスクとして燐や砒素注入を行い、ＬＤＤ拡散領域２０４ｃを形成する。その後、ゲート電極２０２とサイドウォール膜２２１をマスクとしてソース・ドレイン拡散層２１１を形成する。その他は公知技術であるため割愛する。
【０００８】
以下、従来の画素部のＭＯＳ型固体撮像装置の構造について図３を参照しながら説明する。
図３に示す画素は、フォトダイオード２０３（以下、受光部２０３という。）と、転送用トランジスタ２３１、増幅用トランジスタ２３２、およびリセット用トランジスタ２３３の３個のトランジスタを備えている（以下、適宜、これらを能動素子という。）。ここで、転送用トランジスタ２３１は、受光部２０３から検出部２０４ａに信号電荷の転送を行うトランジスタであり、増幅トランジスタ２３２は検出部２０４ａの電位に応じた信号を出力するトランジスタである。また、リセット用トランジスタ２３３は、信号電荷により変動した検出部２０４ａの電位を初期電位にリセットするトランジスタである。
【０００９】
図３に示すように、転送用トランジスタ２３１は、シリコン基板２００内に形成されたＮ型の不純物拡散領域である受光部２０３と、該受光部２０３と所定の間隔をおいて形成されたＮ型の不純物拡散領域である検出部２０４ａと、両不純物拡散領域の間のシリコン基板２００の表面にゲート絶縁膜であるシリコン酸化膜２０１を介して形成されたゲート電極（以下、転送ゲート電極２０２ａという。）とで構成される。ここで、受光部２０３は転送トランジスタ２３１のソースを構成し、検出部２０４ａは転送トランジスタ２３１のドレインを構成している。
【００１０】
なお、図３の例では、転送トランジスタ２３１は、高不純物濃度を有する検出部２０４ａ端部での電界集中を緩和するためのＬＤＤ構造を有している。すなわち、検出部２０４ａの受光部２０３側に当該検出部２０４ａに比べて低い不純物濃度を有するＬＤＤ拡散領域２０４ｂが設けられている。
【００１１】
公知のように、このようなＬＤＤ構造は、転送ゲート電極２０２ａおよび素子分離部２０６をマスクとした第１のイオン注入と、サイドウォール膜２２１、転送ゲート電極２０２ａおよび素子分離部２０６をマスクとした第２のイオン注入とを行うことで形成される。ここで、第１のイオン注入は、ＬＤＤ拡散領域２０４ｂの不純物濃度に応じたドーズ量で行われるものであり、第２のイオン注入は、検出部２０４ａの不純物濃度に応じたドーズ量で行われるものである。
【００１２】
なお、素子分離部２０６は、各画素および各能動素子を電気的に分離するために、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）等により設けられたフィールド酸化膜である。また、図３の例では、受光部２０３は、シリコン基板２００の表面近傍に、高不純物濃度のＰ型不純物領域である表面Ｐ型層２０５が設けられた埋め込みダイオード構造になっている。
【００１３】
さらに、図面において、便宜上、端子として２４１、２４２、２４３を示しているが、これらの端子は、実際のＭＯＳ型固体撮像装置では、各画素を連結する配線に接続されている。ここで、２４１は、増幅用トランジスタ２３２から信号が出力される出力端子である。また、２４２は、増幅用トランジスタ２３２およびリセット用トランジスタ２３３に電源電位を供給する電源端子であり、２４３は、検出部２０４ａに蓄積された信号電荷を一定期間ごとに電源端子２４２側に排出させる制御信号が入力される制御端子である。
【００１４】
従来のＭＯＳ型固体撮像装置では、転送用トランジスタ２３１のゲート絶縁膜２０１であるシリコン酸化膜が、通常、シリコン基板２００の全面を酸化する熱酸化法により形成される。このため、シリコン酸化膜は、転送ゲート電極２０２ａの直下のシリコン基板表面だけでなく受光部２０３のシリコン基板表面にも形成される。
【００１５】
このような構造を有する受光部２０３では、シリコン基板２００の屈折率（ｎＳｉ＝約  ３．５）とシリコン酸化膜の屈折率（ｎＳｉＯ２＝約１．４５）とが異なるため、受光部２０３に入射しようとする光の一部は、シリコン基板２００とシリコン酸化膜との界面（シリコン基板２００の表面）でシリコン酸化膜側に反射され、固体撮像装置の外部に放出されてしまう。このため、受光部２０３に到達する光量が減少し、画素の感度が低下するという問題があった。
【００１６】
この対策として、受光部２０３上に反射防止膜を備える構造が提案されている。図４は従来の反射防止膜を備えるＭＯＳ型固体撮像装置の構造を示す概略断面図である。
図４に示すように、反射防止膜２２２は、上記ゲート絶縁膜２０１上に形成される。ここで、反射防止膜２２２の端部は、受光部２０３を確実に被覆するために、ゲート電極２０２ａの上部と、受光部２０３の外周に形成された素子分離部２０６上に設けられている。なお、反射防止膜２２２除く他の構造は、図３に示したＭＯＳ型固体撮像装置と同一である。
【００１７】
一般に、反射防止膜２２２には、シリコン基板２００の屈折率より小さく、かつゲート絶縁膜２０１、例えばシリコン酸化膜の屈折率より大きい屈折率を有する材料が使用される。これらの材料としては、例えば、シリコン窒化膜、シリコン酸窒化膜、チタン酸化膜、タンタル酸化膜等がある。ここでは、反射防止膜２２２として、ＣＶＤ法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）により形成されたシリコン窒化膜（ｎＳｉＮｘ＝２．０）が形成されているものとする。
【００１８】
このように、シリコン窒化膜からなる反射防止膜２２２を絶縁膜２０１上に設けることにより、シリコン基板２００の表面で反射された光は、シリコン酸化膜２０１とシリコン窒化膜２２２との界面でシリコン基板２００側に反射される。このため、シリコン基板２００の表面で反射された光が外部に放出される割合を減少させることができる（例えば、特許文献１参照）。
【００１９】
なお、図３、図４のいずれの固体撮像装置においても、その上面にはシリコン酸化膜等からなる層間絶縁膜が形成され、当該層間絶縁膜上には、受光部２０３以外の領域に光が入射することを防止する遮光膜や、水分等の進入を防止するシリコン窒化膜等からなるパッシベーション膜等が形成される。
【特許文献１】特許第３１０３０６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
システム・オン・チップ化されたＭＯＳ型固体撮像素子は、高速化と高画質化に伴いデジタル部はゲート長が縮小化され、画素部はＣＣＤ型固体撮像装置の製造に最適化された専用プロセスを盛り込みながら素子分離部や配線部などデザインルールが微細化の方向に進んでいる。
【００２１】
特に、デジタル部の周辺回路特性はトランジスタの高速性が求められるために、飽和電流（Ｉｄｓ）を上げる必要がある。通常Ｉｄｓ＝（１／２）×（Ｗ／Ｌ）×μｅｆｆ×εｏｘ×（Ｓｏｘ／ｔｏｘ）×（Ｖｇ−Ｖｔｈ）のような式で与えられ、各パラメータはＷ：ゲート幅、Ｌ：ゲート長、μｅｆｆ  ：実効移動度、εｏｘ  ：ゲート絶縁膜比誘電率、Ｓｏｘ：ゲート面積、ｔｏｘ：ゲート膜厚、Ｖｇ：ゲート電圧、Ｖｔｈ：しきい値電圧で与えられる。飽和電流を大きくするには、ゲート長（Ｌ）を縮小することやゲート膜厚を薄膜化することにより高速化につながる。
【００２２】
そこで、従来の手法のように０．１３ｕｍのデザインルール以下でゲート電極形成をＬＤＤ注入とＳＷ形成後のソースドレイン注入だけで行うと、チャンネル方向に拡散層が広がり短チャンネル特性が非常に悪化する。
【００２３】
また、微細化に伴うＭＯＳトランジスタの信頼性を悪化させる要因の１つにゲート絶縁膜のホットキャリアの注入がある。ゲート長が小さくなると、ソース・ドレイン間のチャンネル領域に沿った方向の電界が強くなり、チャンネル領域に存在するキャリアがこの電界によって加速され高いエネルギーを持つようになる。このようなキャリアはホットキャリアと呼ばれ、半導体基板とゲート絶縁膜界面のエネルギー障壁を越えて、ゲート絶縁膜に注入される。この結果、ホットキャリアは界面順位を発生させて半導体の閾値電圧を変更させたりして、ＭＯＳトランジスタの電流駆動能力を低下させる問題もある。
【００２４】
次に画素部に関しては、高画質化のために感度特性の向上が必須であるが、そのためにはフォトダイオード上に最適な膜厚にて反射防止膜を形成する必要がある。ところで、この反射防止膜の効果を最大限に発揮するには、反射を防止する波長に応じて適宜設計することが必要となる。
【００２５】
例えば、可視光領域（３８０〜７８０ｎｍ）内で比較的平坦な分光特性の反射防止膜を得るには、中心波長の５５０ｎｍの光を最も反射抑制することが重要である。この場合、反射率低減条件  ｍ＋λ／４（ｍ：自然数）を満足する光学距離は、ｍ＋１３７．５ｎｍになる。ここで、シリコン酸化膜の屈折率はｎＳｉＯ２＝１．４５であり、シリコン窒化膜の屈折率はｎＳｉＮｘ＝２．０であるので、シリコン酸化膜の膜厚×１．４５＋シリコン窒化膜の膜厚×２．０＝ｍ＋１３７．５ｎｍの条件を満たす膜厚の組み合せを選択すれば、５５０ｎｍの光を反射抑制することができる。
【００２６】
その時、反射防止膜になる構造にするためには、シリコン酸化膜とシリコン窒化膜の膜厚の組み合せの自由度があった場合の方が感度特性やコスト的にも有利である。従来の構造の場合には、サイドウォール膜にてシリコン酸化膜とシリコン窒化膜の組み合せにて反射防止膜効果を作成する必要があるために、感度特性を所望の値に得るには、シリコン酸化膜の成膜プロセス追加やマスク工程追加することになるために工程数が増加することになりプロセスコスト的に不利になる。
【００２７】
また、従来のサイドウォール膜のみの構造にてシリコン酸化膜とシリコン窒化膜の積層構造にて所望の反射防止膜構造を形成することが可能であるが、シリコン酸化膜の比率を増やすとシリコン窒化膜の比率が減る。そのために、ソース・ドレインの不純物注入時には、シリコン窒化膜ほど緻密ではないシリコン酸化膜が増えるとチャンネル部への分布が広がり、短チャンネル特性が悪化する。
【００２８】
本発明は、上記従来の事情を鑑みて提案されたものであって、周辺のデジタル回路を高速化するとともに、画素部は反射光を抑制することにより感度特性を向上できることを目的とする。
【課題を解決するための手段】
【００２９】
上記目的を達成するために本発明のＭＯＳ型固体撮像装置の製造方法は、半導体基板上に周辺回路が形成されるデジタル部および画素部を素子分離部で分離して複数混載するＭＯＳ型固体撮像装置の製造方法であって、前記半導体基板の前記デジタル部および前記画素部の間に素子分離部を形成する工程と、前記画素部の所定の領域に受光部を形成する工程と、前記半導体基板上の前記画素部の前記受光部に隣接する領域および前記デジタル部にそれぞれゲート絶縁膜を介してゲート電極を形成する工程と、前記画素部の前記受光部が形成された領域と反対側の前記ゲート電極に隣接する領域に検出部を形成する工程と、全面にシリコン酸化膜を成膜する工程と、前記ゲート電極の側面、前記画素部の受光部上全面および前記受光部に隣接する前記素子分離部上の一部ならびに前記画素部の前記ゲート電極上の一部以外の前記シリコン酸化膜を選択除去して前記受光部上の反射防止膜下層部と前記デジタル部のオフセットサイドウォール内層部を一括して形成する工程と、前記デジタル部に前記ゲート電極および前記オフセットサイドウォールを注入マスクとしてエクステンション拡散層とポケット層を形成する工程と、全面にＣＶＤ法によりサイドウォール膜を形成する工程と、前記サイドウォール膜上に前記シリコン酸化膜の屈折率より大きくかつ前記半導体基板の屈折率より小さい屈折率を有するキャップ膜を形成する工程と、前記オフセットサイドウォールの側面、前記画素部の受光部上部全面および前記受光部に隣接する前記素子分離部上の一部ならびに前記画素部の前記ゲート電極上の一部以外の前記サイドウォール膜および前記キャップ膜を選択除去して前記受光部上の反射防止膜上層部と前記デジタル部のオフセットサイドウォール外層部を一括して形成する工程とを有することを特徴とする。
【００３０】
また、前記オフセットサイドウォール膜が、ＨＴＯ膜であることを特徴とする。
また、前記ＨＴＯ膜の成膜温度が、７００℃〜８００℃であることを特徴とする。
また、前記キャップ膜が少なくともシリコン窒化膜を含み、前記シリコン窒化膜の成膜温度が５００〜６００℃であることを特徴とする。
【００３１】
さらに、本発明のＭＯＳ型固体撮像装置は、半導体基板上に周辺回路が形成されるデジタル部および画素部を素子分離部で分離して複数混載するＭＯＳ型固体撮像装置であって、前記デジタル部の前記トランジスタ部分には、前記半導体基板上にゲート絶縁膜を介して形成されるゲート電極と、前記ゲート電極の側面上に形成される板状のオフセットサイドウォールと、前記オフセットサイドウォールの側面上に形成されるサイドウォールとを備え、前記画素部には、前記半導体基板内に形成された受光部と、前記受光部で生成した信号電位を検出する検出部と、前記半導体基板表面の前記受光部と前記検出部との間にゲート絶縁膜を介して形成されるゲート電極と、前記受光部を被覆する反射防止膜と、前記検出部と電気的に接続された読み出し回路とを備え、前記反射防止膜は、前記ディジタル部にて成膜される前記オフセットサイドウォールおよび前記サイドウォールの構成材料に、前記オフセットサイドウォールの構成材料の屈折率より大きく、かつ前記半導体基板の屈折率より小さい屈折率を有するキャップ膜を積層して形成されることを特徴とする。
【００３２】
また、前記オフセットサイドウォールの構成材料がシリコン酸化膜であることを特徴とする。
また、前記半導体基板表層部に前記デジタル部に形成されるゲート電極およびオフセットサイドウォールを注入マスクとして形成されるエクステンション拡散層を有することを特徴とする。
【００３３】
また、前記サイドウォールに使用されるキャップ膜は少なくともシリコン窒化膜を含むことを特徴とする。
また、前記反射防止膜の被覆領域は、前記ゲート電極側面およびゲート電極上部の少なくとも前記ゲート電極側面を被覆することを特徴とする。
【００３４】
以上により、周辺のデジタル回路を高速化するとともに、画素部は反射光を抑制することにより感度特性を向上できる。
【発明の効果】
【００３５】
本発明によれば、システム・オン・チップ化されたＭＯＳ型固体撮像装置において、デジタル部のサイドウォールの構造を少なくともオフセットサイドウォールを内側に含む多層構造とし、オフセットサイドウォールとゲート電極をマスクとしてソース・ドレイン拡散領域に隣接してエクステンション拡散層とポケット層を形成することにより、ドレイン近傍での高電界によるホットキャリアを抑制しつつ、チャネル不純物と同じ導電型の不純物を注入することによりソース／ドレイン部のまわりを高濃度にドーピングでき、ドレインからの空乏層の張り出しが抑制されて短チャンネル効果抑制に効果があるために、ゲート長の微細化が実現でき、デジタル部の高速化を図ることができる。また、画素部に関しては、サイドウォールの形成と同時に積層構造の反射防止膜を一括形成することにより、プロセス工程を抑制しながら反射防止膜厚を最適化させて、高感度化を有するＭＯＳ型固体撮像装置を実現することができる。
【発明を実施するための最良の形態】
【００３６】
以下、本発明に係るＭＯＳ型固体撮像装置を、図面を参照しながら詳細に説明する。図１は本発明に係るＭＯＳ型固体撮像装置の構造を示す概略断面図であり、本発明のＭＯＳ型固体撮像装置のデジタル部と画素部の構造を示す概略断面図である。ここでは、上述の従来のＭＯＳ型固体撮像装置と同様に、画素部には拡散領域にアクティブ型の読み出し回路を接続した構造を有するＭＯＳ型固体撮像装置に適用した事例に基づいて本発明を説明する。
【００３７】
また、デジタル部のポリシリコンゲート構造を有するｎチャンネル型ＭＯＳＦＥＴを例に構造について概略を示す。
デジタル部のＭＯＳＦＥＴ構造は、シリコンよりなる基板１００の上には、シリコン酸化膜からなるゲート絶縁膜１０１及びポリシリコンよりなるゲート電極１０２が下から順に形成されている。また、ゲート電極１０２の側面には板状のオフセットサイドウォール膜１０７ｂが形成され、オフセットサイドウォール膜１０７ｂ上にはデジタル部ゲート電極のシリコン酸化膜からなるサイドウォール膜１０８ｂとデジタル部ゲート電極のシリコン窒化膜からなるサイドウォール膜１０９ｂが積層されて、オフセットサイドウォール膜１０７ｂ、サイドウォール膜１０８ｂおよびサイドウォール膜１０９ｂからなるサイドウォール膜１２１が形成されている。
【００３８】
また、基板１００内における表層部には、ゲート電極１０２及びオフセットサイドウォール膜１０７ｂをマスクに用いた燐または砒素のイオン注入によって、ｎ型エクステンション拡散層１１０が形成されており、該ｎ型エクステンション拡散層１１０の下側にはｐ型ポケット層１１２が形成されている。
【００３９】
そして、基板１００内における表層部には、ゲート電極１０２、オフセットサイドウォール膜１０７ｂ、サイドウォール膜１２１をマスクに用いた燐または砒素のイオン注入によって、エクステンション拡散層１１０の外側に、該エクステンション拡散層１１０よりも高い濃度を有するソース・ドレイン拡散層１１１が形成されている。
【００４０】
次に、画素部の構造の概略について示す。この構造方式は、光電変換により受光部１０３で生成された信号電荷を、受光部１０３から拡散領域１０４ａに転送し、該拡散領域１０４ａで生じる電位変化を出力する方式である。
【００４１】
転送用トランジスタ１３１は、ソースである受光部１０３と、ドレインである拡散領域１０４ａと、受光部１０３と拡散領域１０４ａとの間の半導体基板１００の表面に絶縁膜１０１を介して設けられたゲート電極１０２ａ（以下、転送ゲート電極という。）とから構成されている。
【００４２】
拡散領域１０４ａは、増幅用トランジスタ１３２のゲートおよび、リセット用トランジスタ１３３のソースと電気的に接続されており、フローティングディフュージョンを構成している。以下、拡散領域１０４ａを検出部１０４ａという。また、増幅用トランジスタ１３２のドレイン、およびリセット用トランジスタ１３３のドレインは共通化され、電源電位が供給される電源端子１４２に電気的に接続されている。なお、各トランジスタは、上記従来のＭＯＳ型固体撮像装置と同様の動作を行うものである。
【００４３】
また、図示していないが、増幅トランジスタ１３２のソースは、負荷トランジスタおよび負荷抵抗を介して接地電位に選択的に接続される構成になっており、接地電位に接続された場合に、ソースフォロアが構成され、出力信号が出力端子１４１から出力されるようになっている。
【００４４】
受光部１０３および検出部１０４ａは、シリコン基板１００内にイオン注入等により形成されたＮ型不純物領域として構成される。受光部１０３の不純物濃度は、光電変換が可能な濃度であればよいが、１．０Ｅ１２ｃｍ−２〜１．０Ｅ１３ｃｍ−２程度に調整されることが好ましい。また、受光部１０３は、基板表面から０．５〜２．０μｍ程度の深さにわたって形成されていることが適当である。なお、図１では、従来のＭＯＳ型固体撮像装置と同様に、表面Ｐ型層１０５を設けた埋め込み構造を採用しても良いが、本発明は、表面Ｐ型層１０５を備えないＭＯＳ型固体撮像装置にも適用可能である。
【００４５】
一方、検出部１０４ａの不純物濃度は、金属配線によるオーミック接続が可能な濃度であればよいが、１．０Ｅ１５ｃｍ−２以上であることが好ましい。また、検出部１０４ａは、基板表面から０．２〜０．４μｍ程度の深さにわたって形成されていることが適当である。
【００４６】
さらに、検出部１０４ａのゲート電極側端部にはシリコン酸化膜からなるオフセットサイドウォール１０７ａを設けるとともに、オフセットサイドウォール１０７ａの直下のシリコン基板１００に検出部１０４ａよりも低不純物濃度のＮ型不純物拡散領域１０４ｂ（以下、ＬＤＤ拡散領域１０４ｂという。）が形成されていることが望ましい。当該ＬＤＤ拡散領域１０４ｂの不純物濃度は１．０Ｅ１２ｃｍ−２〜１．０Ｅ１３ｃｍ−２程度とすればよい。但し、ＬＤＤ拡散領域１０４ｂの形成はオフセットサイドウォール１０７ａと転送ゲート電極１０２ａをマスクとして注入するのではなく、転送ゲート電極１０２ａのみにて注入された構造である。
【００４７】
本発明に係るＭＯＳ型固体撮像装置では、反射防止膜１２２が、受光部１０３を介して形成される。ここで、反射防止膜１２２は、少なくとも受光部１０３を被覆するシリコン窒化膜１０９からなるキャップ膜と、当該キャップ膜の下層に、ＣＶＤ法により形成されたシリコン酸化膜１０７とシリコン酸化膜１０８とが積層された構造を有する。また、反射防止膜１２２は、少なくとも受光部１０３を被覆して形成され、転送ゲート電極１０２ａの側面、さらには、転送ゲート電極１０２ａ上の一部や受光部１０３に隣接する素子分離部１０６上の一部まで被覆していても良い。
【００４８】
以上のように、デジタル部のサイドウォールの構造を少なくともオフセットサイドウォールを内側に含む多層構造とし、オフセットサイドウォールとゲート電極をマスクとしてソース・ドレイン拡散領域に隣接してエクステンション拡散層とポケット層を形成することにより、ドレイン近傍での高電界によるホットキャリアを抑制しつつ、チャネル不純物と同じ導電型の不純物を注入することによりソース／ドレイン部のまわりを高濃度にドーピングでき、ドレインからの空乏層の張り出しが抑制されて短チャンネル効果抑制に効果があるために、ゲート長の微細化が実現でき、デジタル部の高速化を図ることができる。また、画素部に関しては、サイドウォールの形成と一括して、最上層のキャップ膜をシリコン窒化膜とする積層構造の反射防止膜を一括形成することにより、プロセス工程を抑制しながら反射防止膜厚を最適化させて、高感度化を有するＭＯＳ型固体撮像装置を実現することができる。そのため、高速かつ高Ｓ／Ｎ比が要求される、高級一眼レフタイプディジタルスチルカメラを始め、民生用、プロ用ディジタルスチルカメラ用固体撮像装置、ハイビジョン動画撮像を主体とする民生・放送用機器の固体撮像装置等として特に有用である。
【００４９】
ここで、エクステンション拡散層と積層型の反射防止膜の両方を形成する構成について説明したが、いずれか一方の構成を備えることにより、いずれか一方の効果を奏する構成とすることも可能である。
【００５０】
次に、本発明のシステム・オン・チップ化されたＭＯＳ型固体撮像素子の製造方法について説明する。
図２の（ａ）〜（ｄ）は本発明のＭＯＳ型固体撮像素子の製造工程を示す工程断面図ある。特にデジタル部に関してはｎチャンネル型ＭＯＳＦＥＴを例にあげて説明する。
【００５１】
まず、図２（ａ）に示すように、シリコン基板１００に公知のトレンチ分離法により素子分離部１０６を形成する。その後、ホトレジストを用いてパターニング（図示せず）を行い、１．０Ｅ１２ｃｍ−２〜１．０Ｅ１３ｃｍ−２程度の砒素注入をして受光部１０３を形成する。
【００５２】
次に、熱酸化法によりシリコン基板１００上にゲート絶縁膜１０１を形成後、厚さ１８０ｎｍのポリシリコン膜を６００〜６５０℃の温度成膜を行う。ポリシリコン膜上のホトレジストにてパターニング（図示せず）を行った後、ドライエッチングを実施してゲート電極１０２と転送ゲート電極１０２ａ、ゲート絶縁膜１０１を形成する。
【００５３】
次に、図２（ｂ）に示すように、受光部１０３を囲むようにホトレジストにてパターニング（図示）を行い、１．０Ｅ１２ｃｍ−２〜１．０Ｅ１３ｃｍ−２程度のボロン注入をして受光部１０３上に表面Ｐ型層１０５を形成する。その後、ホトレジストにてパターニング（図示せず）を行い、１．０Ｅ１２ｃｍ−２〜１．０Ｅ１３ｃｍ−２程度の砒素注入を行い検出部のＬＤＤ拡散領域１０４ｂを形成する。
【００５４】
次に、図２（Ｃ）に示すように、ＣＶＤ法にオフセットサイドウォール膜１０７を成膜する。このときの膜厚は１０〜１５ｎｍ程度で、成膜温度は７００〜８００℃のＨＴＯ膜を全面に成膜する。その後、画素部の受光部１０３全面、素子分離部１０６と転送ゲート１０２ａの一部分さらにゲート電極１０２の側壁にのみホトレジストにてパターニング（図示せず）を行い、レジストを残す。そして、異方性ドライエッチにてエッチングを行い、レジストが被覆している領域の転送ゲート１０２ａやゲート電極１０２の側壁にはＨＴＯ膜からなるオフセットサイドウォール膜（１０７ａと１０７ｂ）が形成される。
【００５５】
デジタル部においては、形成されたオフセットサイドウォール膜１０７ｂとゲート電極１０２をマスクとしてホットキャリア対策のために１０ＫｅＶ以下の加速電圧にて１．０Ｅ１４ｃｍ−２〜１．０Ｅ１５ｃｍ−２程度の砒素注入を行い、エクステンション拡散層１１０を形成する。そのとき、画素部は、ホトレジストにて被覆されているため（図示せず）に注入はされない。続いて、ｎチャンネル型ＭＯＳＦＥＴにおいてチャンネルの両端付近でｐ型ドーピングの濃度が高くなっていると、ソース・ドレインによる高電界成分がこれによって打ち消されるため、これを抑制し、短チャンネル効果を維持するためにポケット層１１２を形成する。ポケット層１１２は、エクステンション拡散層１１０を注入する時に同時に注入され、１０〜２０ＫｅＶの加速電圧にて１．０Ｅ１２ｃｍ−２〜１．０Ｅ１３ｃｍ−２程度のボロン注入を実施することにより形成する。このエクステンション拡散層１１０によりホットキャリアが抑制され、さらに、ポケット層１１２により短チャンネル効果が維持されるため、デジタル部の高速化を図ることができる。
【００５６】
次に、図２（ｄ）に示すように、全面にＣＶＤ法により６００〜７００℃の成膜温度にて３０ｎｍ以下のシリコン酸化膜１０８の成膜を行う。更に、そのシリコン酸化膜上に５００〜６００℃の成膜温度にて４０〜７０ｎｍのシリコン窒化膜１０９の成膜を行う。通常、ＣＶＤ法によりシリコン窒化膜の成膜温度は７００〜８００℃の高温で行われるが、低温成膜を行っているのは、ＰチャンネルＭＯＳ部におけるボロンがゲート下への熱拡散することを抑制し、短チャンネル特性を改善するためである。このとき、受光部１０３において反射防止膜の効果を最大限に発揮するには、ＨＴＯ膜からなるオフセットサイドウォール膜１０７、シリコン酸化膜１０８、シリコン窒化膜１０９の膜厚を適宜、組み合わせればよい。
【００５７】
次に、画素部の受光部１０３全面、素子分離部１０６と転送ゲート１０２ａの一部分さらにゲート電極１０２の側壁にのみホトレジストにてパターニング（図示せず）を行い、レジストを残す。その後、異方性ドライエッチにてエッチングを行い、レジストが被覆している領域の転送ゲート１０２ａやゲート電極１０２の側壁にはＨＴＯ膜からなるオフセットサイドウォール膜（１０７ａと１０７ｂ）、シリコン酸化膜（１０８ａと１０８ｂ）、シリコン窒化膜（１０９ａ、１０９ｂ）が三層構造にて形成される。これと同時に、受光部１０３の上には、オフセットサイドウォール膜１０７、シリコン酸化膜１０８、シリコン窒化膜１０９から形成される反射防止膜１２２が形成される。
【００５８】
次に、デジタル部は、ゲート電極１０２側面上にオフセットサイドウォール膜１０７ｂ、シリコン酸化膜からなるサイドウォール膜１０８ｂ、シリコン窒化膜からなるサイドウォール膜１０９ｂが形成されている状態で、ｎチャンネルＭＯＳＦＥＴの場合には加速電圧４０〜６０ＫｅＶにて１．０Ｅ１５ｃｍ−２〜１．０Ｅ１６ｃｍ−２程度の砒素注入を実施してソース・ドレイン拡散層１１１を形成する。同様に画素部においては、転送ゲート１０２ａの検出部側の側面上にオフセットサイドウォール膜１０７ａ、シリコン酸化膜からなるサイドウォール膜１０８ａ、シリコン窒化膜からなるサイドウォール膜１０９ａが形成されている状態で、４０〜６０ＫｅＶにて１．０Ｅ１５ｃｍ−２以上の砒素注入を実施して検出部１０４ａの拡散層を形成する。このとき、画素部に注入されているときにはデジタル部はホトレジストにて被覆されていて注入されない。
【００５９】
最後に、シリコン基板１００やゲート電極１０２、転送ゲート１０２ａや素子分離部１０６を覆うように、常圧ＣＶＤ法によりＢＰＳＧ膜（Ｂｏｒｏｎ  −Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ）を堆積した後、例えば９００℃、３０秒のアニールによりＢＰＳＧ表面を平坦化して層間絶縁膜を形成して配線を形成する。以後の工程は、公知技術であるため詳細は割愛する。
【００６０】
以上説明したように、本発明によると高速化と高画質化を両立した０．１３ｕｍ以下のデザインルールからなるシステム・オン・チップ化されたＭＯＳ型固体撮像素子が作成される。デジタル部は、ポケット層１０２を形成することにより、チャネル不純物と同じ導電型の不純物を注入し、ソース／ドレイン部のまわりが高濃度にドーピングされるためドレインからの空乏層の張り出しを抑制できるため、ゲート長が縮小化されても短チャンネル特性が良好なトランジスタの形成が可能である。また、微細化に伴うＭＯＳトランジスタの信頼性を悪化させる要因の１つにゲート絶縁膜のホットキャリアの問題があるが、オフセットサイドウォール膜１０７ｂを形成し、さらにオフセットサイドウォール膜１０７ｂをマスクとしてエクステンション拡散１１０が形成されるため、ドレイン近傍のＮ型層の不純物濃度分布をなだらかな傾斜分布にしてチャンネルに平行方向の電界が緩和されるため、この問題もクリアされる。
【００６１】
また、画素部はＣＣＤ型固体撮像装置の製造に最適化された専用プロセスを盛り込みながら作成することも可能である。例えば、高画質化のために感度特性の向上が必須であるが、そのためには受光部１０３上に最適な膜厚にて反射防止膜１２２を形成する必要がある。ところで、この反射防止膜１２２の効果を最大限に発揮するには、反射防止膜１２２を形成する膜厚を最適化する必要がある。例えば、シリコン酸化膜５〜２０ｎｍとシリコン窒化膜４０〜６０ｎｍが反射防止膜効果を出すには最適である。反射防止膜は、シリコン酸化膜１０７と１０８、シリコン窒化膜１０９から構成されるがサイドウォールとして形成されるシリコン酸化膜１０８と１０９は、膜構成比率を自由に調整できるために、設計自由度が高い。よってシリコン酸化膜の成膜プロセス追加やマスク工程追加により対応する必要がないために工程数が削減できることになりプロセスコスト的に有利になる。
【００６２】
なお、上記説明では、デジタル部と画素部からなるシステム・オン・チップ化されたＭＯＳ型固体撮像素子にて、画素部に検出部を備え、当該検出部に接続された読み出し回路が増幅器を備えたアンプ回路であるアクティブ型であるＭＯＳ型固体撮像装置を例示して説明したが、上記構成も本発明の技術的範囲を限定するものではない。
【００６３】
本発明は、画素部の各画素が、受光部および拡散領域と、当該受光部と拡散領域との間の半導体基板表面上に形成されたゲート電極と、受光部または拡散領域と接続した読み出し回路とを備えたＭＯＳ型固体撮像装置であれば、各画素の回路形式については任意の構成を採用することができる。例えば、画素内の読み出し回路に増幅器を備えていないパッシブ型のＭＯＳ型固体撮像装置であっても適用可能であり、受光部に読み出し回路が直接接続されたＭＯＳ型固体撮像装置であっても適用可能である。なお、受光部に読み出し回路が直接接続されたＭＯＳ型固体撮像装置では、上記ゲート電極はリセットトランジスタのゲート電極として機能し、上記拡散領域が、リセットトランジスタのドレインとして機能する。
【産業上の利用可能性】
【００６４】
本発明は、周辺のデジタル回路を高速化するとともに、画素部は反射光を抑制することにより感度特性を向上できることができ、デジタル部と画素部が混載されてシステム・オン・チップされたＭＯＳ型固体撮像装置およびその製造方法等に有用である。
【図面の簡単な説明】
【００６５】
【図１】本発明に係るＭＯＳ型固体撮像装置の構造を示す概略断面図
【図２】本発明のＭＯＳ型固体撮像素子の製造工程を示す工程断面図
【図３】従来のＭＯＳ型固体撮像装置の構造を示す概略断面図
【図４】従来の反射防止膜を備えるＭＯＳ型固体撮像装置の構造を示す概略断面図
【符号の説明】
【００６６】
１００、２００  基板
１０１、２０１  ゲート絶縁膜
１０２、２０２  ゲート電極
１０２ａ、２０２ａ  転送ゲート電極
１０３、２０３  受光部
１０４ａ、２０４ａ  検出部
１０４ｂ、２０４ｂ、２０４ｃ  ＬＤＤ拡散領域
１０５、２０５  表面Ｐ型層
１０６、２０６  素子分離部
１０７  シリコン酸化膜
１０７ａ  オフセットサイドウォール膜
１０７ｂ  オフセットサイドウォール膜
１０８  シリコン酸化膜
１０８ａ  サイドウォール膜
１０８ｂ  サイドウォール膜
１０９  シリコン窒化膜
１０９ａ  サイドウォール膜
１０９ｂ  サイドウォール膜
１１０  エクステンション拡散層
１１１、２１１  ソース・ドレイン拡散層
１１２  ポケット層
１２１、２２１  サイドウォール膜
１２２、２２２  反射防止膜
１３１、２３１  転送用トランジスタ
１３２、２３２  増幅用トランジスタ
１３３、２３３  リセット用トランジスタ
１４１、２４１  出力端子
１４２、２４２  電源端子
１４３、２４３  制御端子
【図１】
2009135349.tif 000003
【図２】
2009135349.tif 000004
【図３】
2009135349.tif 000005
【図４】
2009135349.tif 000006