(57)【要約】      （修正有）【課題】有機ＥＬ表示装置において、有機ＥＬ素子のショート滅点を目立たなくする。【解決手段】１画素内に同一の駆動トランジスタからの駆動電流Ｉdsを分流した電流が供給される複数の有機ＥＬ素子を配置する。各有機ＥＬ素子は、上部電極５０８が個別にパターン形成され、引出しパターン５０９で補助配線５１５上に引き出され、接続孔５０８ａで接続される。引出しパターン５０９は薄膜で細くヒューズ抵抗素子として機能する。何れか１つの有機ＥＬ素子がショートしたとき、それに駆動電流Ｉdsのほぼ全て流れるが、引出しパターン５０９を流れ発熱し焼き切れて、損傷のある有機ＥＬ素子がショートからオープンに自動的に変化する。同一画素内にある他の正常な有機ＥＬ素子に駆動電流Ｉdsが流れ、総合電流は損傷していない場合と同様となり、１画素から得られる輝度は滅点の存在に関わらず同等の輝度となる。【選択図】図５
2009244528.tif 000002
【特許請求の範囲】
【請求項１】
信号振幅に応じた表示を行なう電流駆動型の電気光学素子および当該電気光学素子を駆動する駆動トランジスタを含む画素回路を備え、
１つの前記画素回路内には、当該画素回路内の共通の前記駆動トランジスタからの駆動電流を分流した電流が供給される複数の前記電気光学素子を有し、
前記複数の電気光学素子のそれぞれは、カソード側の電極が個別にパターン形成されており、各カソード側の電極は、ヒューズ素子として機能する電極材にて所定の基準電位に接続されている
ことを特徴とする表示装置。
【請求項２】
前記ヒューズ素子として機能する電極材は、前記カソード側の電極から引き出された引出しパターンである
ことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記電気光学素子のアノード側の電極が形成される配線層には、前記基準電位に接続されている補助配線が形成されており、
前記複数の電気光学素子の各カソード側の電極が、前記ヒューズ素子として機能する前記引出しパターンにて前記補助配線と接続されている
ことを特徴とする請求項２に記載の表示装置。
【請求項４】
前記ヒューズ素子として機能する前記引出しパターンは、前記複数の電気光学素子の各カソード側の電極と同一の材料により形成されている
ことを特徴とする請求項２に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学素子（表示素子や発光素子とも称される）を具備する画素回路（画素とも称される）を有する表示装置に関する。より詳細には、駆動信号の大小によって輝度が変化する電流駆動型の電気光学素子を表示素子として有し、画素回路ごとに能動素子を有して当該能動素子によって画素単位で表示駆動が行なわれる表示装置に関する。
【背景技術】
【０００２】
画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。たとえば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス（Organic Electro Luminescence, 有機ＥＬ, Organic Light Emitting Diode, OLED；以下、有機ＥＬと記す） 素子が代表例である。後者の有機ＥＬ素子を用いた有機ＥＬ表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。
【０００３】
有機ＥＬ素子は下部電極と上部電極との間に有機正孔輸送層や有機発光層を積層させてなる有機薄膜（有機層）を設けてなり、有機薄膜に電界をかけると発光する現象を利用した電気光学素子であり、有機ＥＬ素子を流れる電流値を制御することで発色の階調を得ている。
【０００４】
有機ＥＬ素子は比較的低い印加電圧（たとえば１０Ｖ以下）で駆動できるため低消費電力である。また有機ＥＬ素子は自ら光を発する自発光素子であるため、液晶表示装置では必要とされるバックライトなどの補助照明部材を必要とせず、軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度は非常に高速である（たとえば数μｓ程度）ので、動画表示時の残像が発生しない。これらの利点があることから、電気光学素子として有機ＥＬ素子を用いた平面自発光型の表示装置の開発が近年盛んになっている。
【０００５】
ところで、液晶表示素子を用いた液晶表示装置や有機ＥＬ素子を用いた有機ＥＬ表示装置を始めとする電気光学素子を用いた表示装置においては、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるもの、大型でかつ高精細の表示装置の実現が難しいなどの問題がある。
【０００６】
このため、近年、画素内部の発光素子に供給する画素信号を、同様に画素内部に設けた能動素子、たとえば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ(Thin Film Transistor ;ＴＦＴ)をスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。
【０００７】
ここで、画素回路内の電気光学素子を発光させる際には、映像信号線を介して供給される入力画像信号をスイッチングトランジスタ（サンプリングトランジスタと称する）で駆動トランジスタのゲート端（制御入力端子）に設けられた保持容量（画素容量とも称する）に取り込み、取り込んだ入力画像信号に応じた駆動信号を電気光学素子に供給する。
【０００８】
電気光学素子として液晶表示素子を用いる液晶表示装置では、液晶表示素子が電圧駆動型の素子であることから、保持容量に取り込んだ入力画像信号に応じた電圧信号そのもので液晶表示素子を駆動する。これに対して、電気光学素子として有機ＥＬ素子などの電流駆動型の素子を用いる有機ＥＬ表示装置では、保持容量に取り込んだ入力画像信号に応じた駆動信号（電圧信号）を駆動トランジスタで電流信号に変換して、その駆動電流を有機ＥＬ素子などに供給する。
【０００９】
有機ＥＬ素子を代表例とする電流駆動型の電気光学素子では、駆動電流値が異なると発光輝度も異なる。よって、安定した輝度で発光させるためには、安定した駆動電流を電気光学素子に供給することが肝要となる。たとえば、有機ＥＬ素子に駆動電流を供給する駆動方式としては、定電流駆動方式と定電圧駆動方式とに大別できる（周知の技術であるので、ここでは公知文献の提示はしない）。
【００１０】
有機ＥＬ素子の電圧−電流特性は傾きの大きい特性を有するので、定電圧駆動を行なうと、僅かな電圧のばらつきや素子特性のばらつきが大きな電流のばらつきを生じ大きな輝度ばらつきをもたらす。よって、一般的には、駆動トランジスタを飽和領域で使用する定電流駆動が用いられる。もちろん、定電流駆動でも、電流変動があれば輝度ばらつきを招くが、小さな電流ばらつきであれば小さな輝度ばらつきしか生じない。
【００１１】
逆に言えば、定電流駆動方式であっても、電気光学素子の発光輝度が不変であるためには、入力画像信号に応じて保持容量に書き込まれ保持される駆動信号が一定であることが重要となる。たとえば、有機ＥＬ素子の発光輝度が不変であるためには、入力画像信号に応じた駆動電流が一定であることが重要となる。
【００１２】
ところが、プロセス変動により電気光学素子を駆動する能動素子（駆動トランジスタ）の閾値電圧や移動度がばらついてしまう。また、有機ＥＬ素子などの電気光学素子の特性が経時的に変動する。このような駆動用の能動素子の特性ばらつきや電気光学素子の特性変動があると、定電流駆動方式であっても、発光輝度に影響を与えてしまう。
【００１３】
このため、表示装置の画面全体に亘って発光輝度を均一に制御するため、各画素回路内で上述した駆動用の能動素子や電気光学素子の特性変動に起因する輝度変動を補正するための仕組みが種々検討されている。
【００１４】
【特許文献１】特開２００６−２１５２１３号公報
【００１５】
たとえば、特許文献１に記載の仕組みでは、有機ＥＬ素子用の画素回路として、駆動トランジスタの閾値電圧にばらつきや経時変化があった場合でも駆動電流を一定にするための閾値補正機能や、駆動トランジスタの移動度にばらつきや経時変化があった場合でも駆動電流を一定にするための移動度補正機能や、有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にするためのブートストラップ機能が提案されている。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、有機ＥＬ素子を始めとする電気光学素子は一般的に薄膜で形成されている素子であるため、たとえば、パネル製造時に埃（ダスト）などの異物が付着することで素子が損傷した場合、発光が正常になされない滅点（光らない点）となり、パネルに画素欠陥が生じてしまい歩留まり低下の原因となる（たとえば特表２００３−５２１０９４号公報を参照）。このような表示上の欠陥は、表示装置の良品率を高める上で阻害要因となっており、表示装置の低コスト化を阻む。また、使用時に、何らかの原因で滅点となると、表示品質を損ねる。
【００１７】
本発明は、上記事情に鑑みてなされたもので、発光が正常になされない滅点を目立たなくすることのできる仕組みを提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明に係る表示装置の一形態は、信号振幅に応じた表示を行なう電流駆動型の電気光学素子および当該電気光学素子を駆動する駆動トランジスタを含む画素回路を備える。そして、１つの画素回路内には、画素回路内の共通の駆動トランジスタからの駆動電流を分流した電流が供給される複数の電気光学素子を設ける。各電気光学素子を有する部分を分割画素と称する。加えて、複数の電気光学素子のそれぞれは、カソード側の電極を個別にパターン形成し、各カソード側の電極は、ヒューズ素子として機能する電極材にて所定の基準電位に接続する。
【００１９】
このヒューズ素子として機能する電極材としては、カソード側の電極から引き出された引出しパターンとするのが簡単な形成方法である。
【００２０】
同一画素回路内の複数の電気光学素子の内の何れかがショート現象を起しているとき、駆動トランジスタからの駆動電流は、残りの正常な電気光学素子には分流されず、専らこのショート現象を起している電気光学素子に流れる。このとき、複数の電気光学素子のそれぞれのカソード電極側は個別にパターン化されており、さらにヒューズ素子として機能する電極材（たとえば引出しパターン）にて所定の基準電位に接続されているので、ショート時の電流によってそのヒューズ素子として機能する配線パターンを溶断させることができる。ヒューズ素子として機能する配線パターンが溶断されると、それまでのショート状態が、事実上オープン状態に自動的に変化する。オープン状態になれば、駆動トランジスタからの駆動電流は、オープン状態に変化した側の異常な電気光学素子には分流されず、正常な残りの電気光学素子に分流され、それらによって発光が行なわれる。
【発明の効果】
【００２１】
本発明の一形態によれば、１画素回路内の複数の電気光学素子の内、ショート状態の異常を持つ電気光学素子側をヒューズ素子として機能する電極材（配線パターン）を利用して事実上のオープン状態に自動的に変化させることができ、滅点素子と正常素子とが特段の対処をしなくとも電気的に分離されるような画素レイアウト構造となる。このため、何れかの分割画素の電気光学素子がショート現象で滅点となる場合であっても、特段の対処をしなくとも、滅点素子が正常な残りの分割画素の電気光学素子と電気的に切り離される。他の正常な分割画素の電気光学素子で表示すれば、見かけ上、点欠陥として視認されないという効果を享受でき、１画素が完全に滅点化することを防ぐことができる。
【発明を実施するための最良の形態】
【００２２】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【００２３】
＜表示装置の全体概要＞
図１は、本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。ここで示す構成例では、たとえば画素の表示素子（電気光学素子、発光素子）として電流駆動型の素子である有機ＥＬ素子を、また能動素子としてポリシリコン薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機ＥＬ素子を形成してなるアクティブマトリクス型有機ＥＬディスプレイ（以下「有機ＥＬ表示装置」と称する）に適用した場合を例に採って説明する。
【００２４】
表示装置１は、様々な電子機器、たとえば半導体メモリやミニディスク（ＭＤ）やカセットテープなどの記録媒体を利用した携帯型の音楽プレイヤー、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話などの携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号や電子機器内で生成した映像信号を、静止画像や動画像（映像）として表示するあらゆる分野の電子機器の表示部に利用できる。
【００２５】
なお、以下の全体構成の説明においては、画素の表示素子として有機ＥＬ素子を例に具体的に説明するが、これは一例であって、対象となる表示素子は有機ＥＬ素子に限らない。一般的に電流駆動で発光する電気光学素子の全てに、後述する全ての実施形態（特に滅点対策）が同様に適用できる。
【００２６】
図１に示すように、表示装置１は、複数の表示素子としての有機ＥＬ素子（図示せず）を持った画素回路（画素とも称される）Ｐが表示アスペクト比である縦横比がＸ：Ｙ（たとえば９：１６）の有効映像領域を構成するように配置された画素アレイ部１０２を主要部に備える表示パネル部１００と、この表示パネル部１００を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部（いわゆるタイミングジェネレータ）２００と、映像信号処理部２２０を備えている。駆動信号生成部２００と映像信号処理部２２０とは、１チップのＩＣ（Integrated Circuit；半導体集積回路）に内蔵され、本例では、表示パネル部１００の外部に配置されている。
【００２７】
図１に示す構成の場合、表示パネル部１００は、基板１０１の上に、画素回路Ｐがｎ行×ｍ列のマトリクス状に配列された画素アレイ部１０２が配置され、さらに画素回路Ｐを垂直方向に走査する垂直駆動部１０３、画素回路Ｐを水平方向に走査する水平駆動部（水平セレクタあるいはデータ線駆動部とも称される）１０６が搭載され、さらに、外部接続用の端子部（パッド部）１０８が表示パネル部１００の一辺の端部に配置されている。なお、必要に応じて、各駆動部１０３，１０６と外部回路とのインタフェースをとるインタフェース（ＩＦ）部が搭載されることもある。
【００２８】
垂直駆動部１０３としては、たとえば、書込走査部（ライトスキャナＷＳ；Write Scan）１０４や電源供給能力を有する電源スキャナとして機能する駆動走査部（ドライブスキャナＤＳ；Drive Scan）１０５を有する。画素アレイ部１０２は、一例として、図示する左右方向の一方側もしくは両側から書込走査部１０４および駆動走査部１０５で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部１０６で駆動されるようになっている。
【００２９】
垂直駆動部１０３（書込走査部１０４および駆動走査部１０５）と水平駆動部１０６とで、信号電位の保持容量への書込みや、閾値補正動作や、移動度補正動作や、ブートストラップ動作を制御する制御部１０９が構成され、画素アレイ部１０２の画素回路Ｐを駆動する駆動回路として機能するようになっている。
【００３０】
このように、実装状態では、垂直駆動部１０３や水平駆動部１０６などの周辺駆動回路が、画素アレイ部１０２と同一の基板１０１上に搭載された構成となっている。
【００３１】
なお図１に示す例では、パルス信号を表示パネル部１００の外部から端子部１０８を介して入力する構成としているが、これらの各種のタイミングパルスを生成する駆動信号生成部２００を半導体チップで構成し表示パネル部１００上に搭載することも可能である。
【００３２】
端子部１０８には、表示装置１の外部に配された駆動信号生成部２００から、種々のパルス信号が供給されるようになっている。また同様に、映像信号処理部２２０から映像信号Ｖsig が供給されるようになっている。カラー表示対応の場合には、色別（本例ではＲ（赤），Ｇ（緑），Ｂ（青）の３原色）の映像信号Ｖsig_Ｒ，Ｇ，Ｂが供給される。
【００３３】
一例としては、垂直駆動用のパルス信号として、垂直方向の書込み開始パルスの一例であるシフトスタートパルスSPDS，SPWSや垂直走査クロックCKDS，CKWS（必要に応じて位相反転した垂直走査クロックxCKDS ，xCKWS も）など必要なパルス信号が供給される。また、水平駆動用のパルス信号として、水平方向の書込み開始パルスの一例である水平スタートパルスSPH や水平走査クロックCKH （必要に応じて位相反転した水平走査クロックxCKHも）など必要なパルス信号が供給される。
【００３４】
端子部１０８の各端子は、信号線１９９を介して、垂直駆動部１０３や水平駆動部１０６に接続されるようになっている。たとえば、端子部１０８に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部１０３の各部や水平駆動部１０６に供給される。
【００３５】
画素アレイ部１０２は、図示を割愛するが（詳細は後述する）、表示素子としての有機ＥＬ素子に対して画素トランジスタが設けられた画素回路Ｐが行列状に２次元配置され、この画素配列に対して行ごとに走査線が配線されるともに、列ごとに信号線が配線された構成となっている。
【００３６】
たとえば、画素アレイ部１０２には、垂直走査側の各走査線１０４WS，１０５DSL と水平走査側の走査線である映像信号線（データ線）１０６HSが形成されている。垂直走査と水平走査の各走査線の交差部分には図示を割愛した有機ＥＬ素子とこれを駆動する薄膜トランジスタが形成される。有機ＥＬ素子と薄膜トランジスタの組み合わせで画素回路Ｐを構成する。
【００３７】
具体的には、マトリクス状に配列された各画素回路Ｐに対しては、書込走査部１０４によって書込駆動パルスWSで駆動されるｎ行分の書込走査線１０４WS_1〜１０４WS_nおよび駆動走査部１０５によって電源駆動パルスDSL で駆動されるｎ行分の電源供給線１０５DSL_1 〜１０５DSL_n が画素行ごとに配線される。
【００３８】
書込走査部１０４および駆動走査部１０５は、論理ゲートの組合せ（ラッチやシフトレジスタなども含む）によって構成され、画素アレイ部１０２の各画素回路Ｐを行単位で選択する、すなわち、駆動信号生成部２００から供給される垂直駆動系のパルス信号に基づき、書込走査線１０４WSおよび電源供給線１０５DSL を介して各画素回路Ｐを順次選択する。
【００３９】
水平駆動部１０６は、論理ゲートの組合せ（ラッチやシフトレジスタなども含む）によって構成され、画素アレイ部１０２の各画素回路Ｐを列単位で選択する、すなわち、駆動信号生成部２００から供給される水平駆動系のパルス信号に基づき、選択された画素回路Ｐに対し映像信号線１０６HSを介して映像信号Ｖsig の内の所定電位をサンプリングして保持容量に書き込ませる。
【００４０】
本実施形態の表示装置１は、線順次駆動や点順次駆動が可能になっており、垂直駆動部１０３の書込走査部１０４および駆動走査部１０５は線順次で（つまり行単位で）で画素アレイ部１０２を走査するとともに、これに同期して水平駆動部１０６が、画像信号を、１水平ライン分を同時に（線順次の場合）、あるいは画素単位で（点順次の場合）、画素アレイ部１０２に書き込む。
【００４１】
なお、製品形態としては、図示のように、表示パネル部１００、駆動信号生成部２００、および映像信号処理部２２０の全てを備えたモジュール（複合部品）形態の表示装置１として提供されることに限らず、たとえば、表示パネル部１００のみで表示装置として提供することも可能であるし、画素アレイ部１０２のみで表示装置として提供することも可能である。
【００４２】
たとえば、表示装置１は、封止された構成のモジュール形状のものをも含む。たとえば、画素アレイ部１０２に透明なガラスなどの対向部に貼り付けられて形成された表示パネル部１００のみでなる表示モジュールとして構成される。透明な対向部には、表示層（本例であれば有機層やその両側の電極層）、カラーフィルタ、保護膜、遮光膜などが設けられる。この場合、画素アレイ部１０２の他にも、外部から画素アレイ部１０２への映像信号Ｖsig や各種の駆動パルスを入出力するための回路部（垂直駆動部１０３や水平駆動部１０６に相当するもの）を搭載したＦＰＣ（フレキシブルプリントサーキット）との外部接続端子となる電気的接続端子が、表示パネル部１００の辺縁に設けられる。その他の点は、基本的には、図１に示す構成の場合と同様である。
【００４３】
なお図１では、画素アレイ部１０２の一方側にのみ垂直駆動部１０３の各要素（書込走査部１０４や駆動走査部１０５）を配置する構成を示しているが、これらを画素アレイ部１０２を挟んで左右両側に配置する構成を採ることも可能である。同様に、図１では、画素アレイ部１０２の一方側にのみ水平駆動部１０６を配置する構成を示しているが、これを画素アレイ部１０２を挟んで上下両側に配置する構成を採ることも可能である。
【００４４】
＜画素回路＞
図２は、本実施形態の画素回路Ｐに対する第１比較例を示す図である。なお、表示パネル部１００の基板１０１上において画素アレイ部１０２の周辺部に配置される垂直駆動部１０３および水平駆動部１０６も合わせて示している。詳細は後述するが、本実施形態の画素回路Ｐの一例として、この図２に示す構成を基本とするものを採用する。ただし、本実施形態に適用可能な画素回路Ｐは、図２に示す構成を基本とするものに限定されない。
【００４５】
駆動トランジスタを始めとする各トランジスタとしてはＭＯＳトランジスタを使用する。この場合、駆動トランジスタについては、ゲート端を制御入力端として取り扱い、ソース端およびドレイン端の何れか一方を入力端として取り扱い、他方を出力端として取り扱う。また、特に有機ＥＬ素子１２７に駆動電流を供給する駆動トランジスタに関してはソース端およびドレイン端の何れか一方（ここではソース端とする）を出力端として取り扱い、他方を電源供給端（ここではドレイン端とする）として取り扱う。
【００４６】
以下、２ＴＲ構成での画素回路Ｐの一例について具体的に説明する。図２に示す第１比較例の画素回路Ｐは、基本的にｎチャネル型の薄膜電界効果トランジスタで駆動トランジスタが構成されている点に特徴を有する。また、有機ＥＬ素子の経時劣化による当該有機ＥＬ素子への駆動電流Ｉdsの変動を抑制するための回路、すなわち電気光学素子の一例である有機ＥＬ素子の電流−電圧特性の変化を補正して駆動電流Ｉdsを一定に維持する駆動信号一定化回路（その１）を備える。
【００４７】
また駆動トランジスタの特性変動（閾値電圧ばらつきや移動度ばらつき）による駆動電流変動を防ぐ閾値補正機能や移動度補正機能を実現して駆動電流Ｉdsを一定に維持する駆動方式を採用した点に特徴を有する。駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を抑制する方法として、２ＴＲ構成の駆動回路をそのまま駆動信号一定化回路（その１）として採用しつつ、各トランジスタ１２１，１２５の駆動タイミングを工夫することで対処するのである。２ＴＲ駆動の構成であり、素子数や配線数が少ないため、高精細化が可能であることに加えて、映像信号Ｖsig の劣化なくサンプリングできるため、良好な画質を得ることができる。
【００４８】
また第１比較例の画素回路Ｐは、保持容量１２０の接続態様に特徴を有し、有機ＥＬ素子１２７の経時劣化による駆動電流変動を防ぐ回路として、駆動信号一定化回路（その２）の一例であるブートストラップ回路を構成している。有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にする（駆動電流変動を防ぐ）ブートストラップ機能を実現する駆動信号一定化回路（その２）を備えた点に特徴を有するのである。
【００４９】
具体的には図２に示すように、第１比較例の画素回路Ｐは、それぞれｎチャネル型の駆動トランジスタ１２１およびサンプリングトランジスタ１２５と、電流が流れることで発光する電気光学素子の一例である有機ＥＬ素子１２７を有する。一般に、有機ＥＬ素子１２７は整流性があるためダイオードの記号で表している。なお、有機ＥＬ素子１２７には、寄生容量Ｃelが存在する。図では、この寄生容量Ｃelを有機ＥＬ素子１２７（ダイオード状のもの）と並列に示す。
【００５０】
駆動トランジスタ１２１のソース端（ノードＮＤ１２１）とゲート端（ノードＮＤ１２２）の間に保持容量１２０が接続され、駆動トランジスタ１２１のソース端が直接に有機ＥＬ素子１２７のアノード端に接続されている。保持容量１２０は、ブートストラップ容量としても機能するようになっている。有機ＥＬ素子１２７のカソード端Ｋは基準電位としてのカソード電位Ｖcathとされる。このカソード電位Ｖcathは、基準電位を供給する全画素共通の接地配線cath（GND ）に接続されている。
【００５１】
サンプリングトランジスタ１２５は、ゲート端が書込走査部１０４からの書込走査線１０４WSに接続され、ドレイン端が映像信号線１０６HSに接続され、ソース端が駆動トランジスタ１２１のゲート端（ノードＮＤ１２２）に接続されている。そのゲート端には、書込走査部１０４からアクティブＨの書込駆動パルスWSが供給される。サンプリングトランジスタ１２５は、ソース端とドレイン端とを逆転させた接続態様とすることもできる。また、サンプリングトランジスタ１２５としては、ディプレション型およびエンハンスメント型の何れをも使用できる。
【００５２】
駆動トランジスタ１２１のドレイン端は、電源スキャナとして機能する駆動走査部１０５からの電源供給線１０５DSL に接続されている。電源供給線１０５DSL は、この電源供給線１０５DSL そのものが、駆動トランジスタ１２１に対しての電源供給能力を備える点に特徴を有する。具体的には、駆動走査部１０５は、駆動トランジスタ１２１のドレイン端に対して、それぞれ電源電圧に相当する高電圧側の第１電位Ｖccと低電圧側の第２電位Ｖssとを切り替えて供給する電源電圧切替回路を具備している。駆動トランジスタ１２１のドレイン端側を第１電位Ｖccと第２電位Ｖssの２値をとる電源駆動パルスDSL で駆動することで、閾値補正に先立つ準備動作を行なうことを可能にしている。
【００５３】
第２電位Ｖssとしては、映像信号線１０６HSにおける映像信号Ｖsig のオフセット電位Ｖofs より十分低い電位とする。具体的には、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動トランジスタ１２１の閾値電圧Ｖthより大きくなるように、電源供給線１０５DSL の低電位側の第２電位Ｖssを設定する。なお、オフセット電位Ｖofs は、閾値補正動作に先立つ初期化動作に利用するとともに映像信号線１０６HSを予めプリチャージにしておくためにも利用する。
【００５４】
このような画素回路Ｐでは、有機ＥＬ素子１２７を駆動するときには、駆動トランジスタ１２１のドレイン端に第１電位Ｖccが供給され、ソース端が有機ＥＬ素子１２７のアノード端側に接続されることで、全体としてソースフォロワ回路を形成するようになっている。
【００５５】
このような画素回路Ｐを採用する場合、駆動トランジスタ１２１の他に走査用に１つのスイッチングトランジスタ（サンプリングトランジスタ１２５）を使用する２ＴＲ駆動の構成を採るとともに、各スイッチングトランジスタを制御する電源駆動パルスDSL および書込駆動パルスWSのオン／オフタイミングの設定により、有機ＥＬ素子１２７の経時劣化や駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐ。
【００５６】
画素回路Ｐを駆動するため、画素アレイ部１０２の周辺部には、書込走査部１０４、駆動走査部１０５および、水平駆動部１０６を配置する。制御部１０９は、駆動タイミングを適正化することで、駆動トランジスタ１２１に流れる駆動電流Ｉdsを一定に維持する駆動信号一定化回路として機能するようにする。このため、先ず駆動走査部１０５は、好ましくは、保持容量１２０に信号振幅Ｖinに対応する情報が書き込まれた時点でサンプリングトランジスタ１２５を非導通状態にして駆動トランジスタ１２１の制御入力端への映像信号Ｖsig の供給を停止させ、駆動トランジスタ１２１の出力端の電位変動に制御入力端の電位が連動するブートストラップ動作を行なうように制御するのがよい。
【００５７】
制御部１０９は、好ましくは、ブートストラップ動作を、サンプリング動作の終了後の発光開始の初期でも実行するようにする。すなわち、信号電位がサンプリングトランジスタ１２５に供給されている状態でサンプリングトランジスタ１２５を導通状態にした後にサンプリングトランジスタ１２５を非導通状態にすることで、駆動トランジスタ１２１の制御入力端と出力端の電位差が一定に維持されるようにする。
【００５８】
また、制御部１０９は、好ましくはブートストラップ動作を、発光期間において電気光学素子（有機ＥＬ素子１２７）の経時変動補正動作を実現するように制御する。このため、制御部１０９は、保持容量１２０に保持された情報に基づく駆動電流Ｉdsが電気光学素子（有機ＥＬ素子１２７）に流れている期間は継続的にサンプリングトランジスタ１２５を非導通状態にしておくことで、制御入力端と出力端の電圧を一定に維持可能にして電気光学素子の経時変動補正動作を実現するとよい。発光時における保持容量１２０のブートストラップ動作により有機ＥＬ素子１２７の電流−電圧特性が経時変動しても駆動トランジスタ１２１の制御入力端と出力端の電位差をブートストラップした保持容量１２０により一定に保つことで、常に一定の発光輝度を保つようにするのである。
【００５９】
また、好ましくは、制御部１０９は、オフセット電位Ｖofs がサンプリングトランジスタ１２５の入力端（ソース端が典型例）に供給されている時間帯でサンプリングトランジスタ１２５を導通させることで駆動トランジスタ１２１の閾値電圧Ｖthに対応する電圧を保持容量１２０に保持するための閾値補正動作を行なうように制御する。この閾値補正動作は、必要に応じて、信号振幅Ｖinに対応する情報の保持容量１２０への書込みに先行する複数の水平周期で繰り返し実行して、確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持させるのがよい。
【００６０】
また、さらに好ましくは、制御部１０９は、閾値補正動作に先立って、サンプリングトランジスタ１２５の入力端にオフセット電位Ｖofs が供給されている時間帯でサンプリングトランジスタ１２５を導通させて閾値補正用の準備動作（放電動作や初期化動作）を実行するように制御する。閾値補正動作前に駆動トランジスタ１２１の制御入力端と出力端の電位を初期化しておくのである。より詳しくは、制御入力端と出力端と間に保持容量１２０を接続しておくことで、保持容量１２０の両端の電位差が閾値電圧Ｖth以上になるように設定するのである。
【００６１】
＜特性変動とその影響＞
図３は画素構成素子（有機ＥＬ素子や駆動トランジスタ）の特性変動とその影響を説明する図である。ここで、図３（１）は有機ＥＬ素子や駆動トランジスタの動作点を説明する図である。図３（２）は、有機ＥＬ素子や駆動トランジスタの特性ばらつきが駆動電流Ｉdsに与える影響を説明する図である。
【００６２】
＜発光素子のＩel−Ｖel特性＞
一般的に、図３（１）に示すように、駆動トランジスタ１２１はドレイン・ソース間電圧に関わらず駆動電流Ｉdsが一定となる飽和領域で駆動される。よって、飽和領域で動作するトランジスタのドレイン端−ソース間に流れる電流をＩds、移動度をμ、チャネル幅（ゲート幅）をＷ、チャネル長（ゲート長）をＬ、ゲート容量（単位面積当たりのゲート酸化膜容量）をＣox、トランジスタの閾値電圧をＶthとすると、駆動トランジスタ１２１は下記の式（１）に示した値を持つ定電流源となっている。なお、“＾”はべき乗を示す。式（１）から明らかなように、飽和領域ではトランジスタのドレイン電流Ｉdsはゲート・ソース間電圧Ｖgsによって制御され定電流源として動作する。
【００６３】
【数１】
2009244528.tif 000003
【００６４】
ところが、一般的に有機ＥＬ素子を始めとする電流駆動型の発光素子のＩ−Ｖ特性は、図３（２）に示すように時間が経過すると劣化する。図３（２）に示す有機ＥＬ素子で代表される電流駆動型の発光素子の電流−電圧（Ｉel−Ｖel）特性において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。
【００６５】
たとえば、発光素子の一例である有機ＥＬ素子１２７に発光電流Ｉelが流れるとき、そのアノード・カソード間電圧Ｖelは一意的に決定される。ところが、図３（２）に示すように、発光期間中では、有機ＥＬ素子１２７のアノード端は駆動トランジスタ１２１のドレイン・ソース間電流Ｉds（＝駆動電流Ｉds）で決定される発光電流Ｉelが流れ、それによって有機ＥＬ素子１２７のアノード・カソード間電圧Ｖel分だけ上昇する。
【００６６】
図２に示す画素回路Ｐにおいて、仮に保持容量１２０が駆動トランジスタ１２１のゲート接地配線cathとの間に接続されていると仮定する（このような回路を第２比較例の画素回路Ｐと称する）と、ソース端が有機ＥＬ素子１２７側に接続されており、前述の図３（２）に示したように経時劣化する有機ＥＬ素子１２７のＩel−Ｖel特性により、同じ発光電流Ｉelに対するアノード・カソード間電圧ＶelがＶel1 からＶel2 へと変化することで、駆動トランジスタ１２１の動作点が変化してしまい、同じゲート電位Ｖｇを印加しても駆動トランジスタ１２１のソース電位Ｖｓは変化してしまう。これにより、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは変化してしまう。
【００６７】
特性式（１）から明らかなように、ゲート・ソース間電圧Ｖgsが変動すると、たとえゲート電位Ｖｇが一定であっても駆動電流Ｉdsが変動し、同時に有機ＥＬ素子１２７に流れる電流値（発光電流Ｉel）が変化し、発光輝度は変化してしまうことになる。
【００６８】
このように第２比較例の画素回路Ｐでは、発光素子の一例である有機ＥＬ素子１２７のＩel−Ｖel特性の経時変動による有機ＥＬ素子１２７のアノード電位変動が、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsの変動となって現れ、ドレイン電流（駆動電流Ｉds）の変動を引き起こす。この原因による駆動電流Ｉdsの変動は画素回路Ｐごとの発光輝度のばらつきや経時変動となって現れ、画質の劣化が起きる。
【００６９】
＜駆動トランジスタのＶgs−Ｉds特性＞
また、画素ごとに駆動トランジスタ１２１の特性が異なると、その影響が駆動トランジスタ１２１に流れる駆動電流Ｉdsに影響を及ぼす。一例としては、式（１）から分かるように、移動度μや閾値電圧Ｖthが画素によってばらついた場合や経時的に変化した場合、ゲート・ソース間電圧Ｖgsが同じであっても、駆動トランジスタ１２１に流れる駆動電流Ｉdsにばらつきや経時変化が生じ、有機ＥＬ素子１２７の発光輝度も画素ごとに変化してしまうことになる。
【００７０】
たとえば、駆動トランジスタ１２１の製造プロセスのばらつきにより、画素回路Ｐごとに閾値電圧Ｖthや移動度μなどの特性変動がある。駆動トランジスタ１２１を飽和領域で駆動する場合においても、この特性変動により、駆動トランジスタ１２１に同一のゲート電位を与えても、画素回路Ｐごとにドレイン電流（駆動電流Ｉds）が変動し、発光輝度のばらつきになって現れる。
【００７１】
前述のように、駆動トランジスタ１２１が飽和領域で動作しているときのドレイン電流Ｉdsは、特性式（１）で表される。駆動トランジスタ１２１の閾値電圧ばらつきに着目した場合、特性式（１）から明らかなように、閾値電圧Ｖthが変動すると、ゲート・ソース間電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。つまり、閾値電圧Ｖthのばらつきに対して何ら対策を施さないと、閾値電圧がＶth１のときＶgsに対応する駆動電流がＩds１となるのに対して、閾値電圧がＶth２のときの同じゲート電圧Ｖgsに対応する駆動電流Ｉds２はＩds１と異なってしまう。
【００７２】
また、駆動トランジスタ１２１の移動度ばらつきに着目した場合、特性式（１）から明らかなように、移動度μが変動すると、ゲート・ソース間電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。つまり、移動度μのばらつきに対して何ら対策を施さないと、移動度がμ１のときゲート・ソース間電圧Ｖgsに対応する駆動電流がＩds１となるのに対して、移動度がμ２のときの同じゲート・ソース間電圧Ｖgsに対応する駆動電流Ｉds２はＩds１と異なってしまう。
【００７３】
閾値電圧Ｖthや移動度μの違いでＶin−Ｉds特性に大きな違いが出てしまうと、同じ信号振幅Ｖinを与えても、駆動電流Ｉdsすなわち発光輝度が異なってしまい、画面輝度の均一性（ユニフォーミティ）が得られない。
【００７４】
＜閾値補正および移動度補正の概念＞
これに対して、閾値補正機能および移動度補正機能を実現する駆動タイミング（詳細は後述する）とすることで、それらの変動の影響を抑制でき、画面輝度の均一性（ユニフォーミティ）を確保できる。
【００７５】
本実施形態で採用する閾値補正動作および移動度補正動作では、書込みゲインが１（理想値）であると仮定した場合、発光時のゲート・ソース間電圧Ｖgsが“Ｖin＋Ｖth−ΔＶ”で表されるようにすることで、ドレイン・ソース間電流Ｉdsが、閾値電圧Ｖthのばらつきや変動に依存しないようにするとともに、移動度μのばらつきや変動に依存しないようにする。結果として、閾値電圧Ｖthや移動度μが製造プロセスや経時により変動しても、駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。移動度補正時には、大きな移動度μ１に対しては移動度補正パラメータΔＶ１が大きくなるようにする一方、小さい移動度μ２に対しては移動度補正パラメータΔＶ２も小さくなるように負帰還をかけることになる。こう言った意味で、移動度補正パラメータΔＶを負帰還量ΔＶとも称する。
【００７６】
閾値補正動作や移動度補正動作の詳細例を示すタイミングチャートは図示を割愛するが、信号振幅Ｖinに応じた情報を保持容量１２０に保持させる前に、電源供給線１０５DSL を第１電位Ｖccにし、映像信号線１０６HSをオフセット電位Ｖofs に設定してサンプリングトランジスタ１２５をオンさせて、予め駆動トランジスタ１２１の閾値電圧Ｖthの情報を保持容量１２０に書き込んでおく。その後に、たとえば、駆動トランジスタ１２１のゲート電位Ｖｇが信号電位（Ｖofs ＋Ｖin）にある状態でサンプリングトランジスタ１２５を導通（オン）状態とする。したがって、書込み＆移動度補正期間Ｈでは、駆動トランジスタ１２１のゲート端が信号電位（Ｖofs ＋Ｖin）に固定された状態で、駆動トランジスタ１２１に駆動電流Ｉdsが流れる。信号振幅Ｖinの情報は駆動トランジスタ１２１の閾値電圧Ｖthに足し込む形で保持容量１２０に保持される。この結果、駆動トランジスタ１２１の閾値電圧Ｖthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正によって、保持容量１２０に保持されるゲート・ソース間電圧Ｖgsは“Ｖin＋Ｖth”となる。
【００７７】
また、閾値補正完了後においては、駆動トランジスタ１２１のゲート電位Ｖｇが信号電位（Ｖofs ＋Ｖin）にある状態でサンプリングトランジスタ１２５を導通（オン）状態とする。したがって、駆動トランジスタ１２１のゲート端が信号電位（Ｖofs ＋Ｖin）に固定された状態で、駆動トランジスタ１２１に駆動電流Ｉdsが流れる。駆動トランジスタ１２１のゲート電位Ｖｇはサンプリングトランジスタ１２５をオンしているために信号電位（Ｖofs ＋Ｖin）となるが、電源供給線１０５DSL から電流が流れるためソース電位Ｖｓは時間とともに上昇してゆく。
【００７８】
有機ＥＬ素子１２７の閾値電圧をＶthELとしたとき、書込みゲインが理想的な“１”であるとしたときは“Ｖofs −Ｖth＋ΔＶ＜ＶthEL＋Ｖcath”と設定しておくことで、有機ＥＬ素子１２７は、逆バイアス状態におかれ、カットオフ状態（ハイインピーダンス状態）にあるため、発光することはなく、また、ダイオード特性ではなく単純な容量特性を示すようになる。このときのソース電位Ｖｓが有機ＥＬ素子１２７の閾値電圧ＶthELとカソード電位Ｖcathの和を越えなければ、駆動トランジスタ１２１に流れるドレイン電流（駆動電流Ｉds）は保持容量１２０の容量値Ｃｓと有機ＥＬ素子１２７の寄生容量（等価容量）Ｃelの容量値Ｃelの両者を結合した容量“Ｃ＝Ｃｓ＋Ｃel”に流れ込み充電を開始する。これにより、駆動トランジスタ１２１のソース電位Ｖｓは上昇していく。このとき、駆動トランジスタ１２１の閾値補正動作は完了しているため、駆動トランジスタ１２１が流す駆動電流Ｉdsは移動度μを反映したものとなる。
【００７９】
この上昇分ΔＶ、すなわち移動度補正パラメータである負帰還量ΔＶは、閾値補正によって保持容量１２０に保持されるゲート・ソース間電圧“Ｖgs＝Ｖin＋Ｖth”から差し引かれることになり、“Ｖgs＝Ｖin＋Ｖth−ΔＶ”となるので、負帰還をかけたことになる。このとき、駆動トランジスタ１２１のソース電位Ｖｓは、ゲート電位Ｖｇ（＝Ｖofs ＋Ｖin）から保持容量に保持される電圧“Ｖgs＝Ｖin＋Ｖth−ΔＶ”を差し引いた値“Ｖofs −Ｖth＋ΔＶ”となる。因みに書込みゲインを考慮したときには、駆動トランジスタ１２１のソース電位Ｖｓは、ゲート電位Ｖｇ（＝Ｖofs ＋Ｖin）から保持容量に保持される電圧“Ｖgs＝（１−ｇ）Ｖin＋Ｖth−ΔＶ”を差し引いた値“（１−ｇ）Ｖofs ＋ｇ（Ｖofs ＋Ｖin）−Ｖth＋ΔＶ”＝“Ｖofs ＋ｇＶin−Ｖth＋ΔＶ”となる。このようにして、信号振幅Ｖinのサンプリングと移動度μのばらつきを補正する負帰還量（移動度補正パラメータ）ΔＶの調整が行なわれる。書込駆動パルスWSのアクティブ期間と信号電位（Ｖofs ＋Ｖin）の期間の位相調整により負帰還量を最適化することができる。
【００８０】
ここで「負帰還量を最適化する」とは、映像信号電位の黒レベルから白レベルまでの範囲で、どのレベルにおいても適切に移動度補正を行なうことができるようにすることを意味する。ゲート・ソース間電圧Ｖgsにかける負帰還量は、ドレイン電流Ｉdsの取り出し時間に依存しており、この期間を長くとる程、負帰還量が大きくなる。負帰還量ΔＶはΔＶ＝Ｉds・Ｃel／ｔである。
【００８１】
この式から明らかなように、駆動トランジスタ１２１のドレイン・ソース間電流である駆動電流Ｉdsが大きい程、負帰還量ΔＶは大きくなる。逆に、駆動トランジスタ１２１の駆動電流Ｉdsが小さいとき、負帰還量ΔＶは小さくなる。このように、負帰還量ΔＶは駆動電流Ｉdsに応じて決まる。
【００８２】
また、信号振幅Ｖinが大きいほど駆動電流Ｉdsは大きくなり、負帰還量ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正を実現できる。その際、書込み＆移動度補正期間Ｈは必ずしも一定である必要はなく、逆に駆動電流Ｉdsに応じて調整することが好ましい場合がある。たとえば、駆動電流Ｉdsが大きい場合、移動度補正期間ｔは短めにし、逆に駆動電流Ｉdsが小さくなると、書込み＆移動度補正期間Ｈは長めに設定するのがよい。
【００８３】
また、負帰還量ΔＶは、Ｉds・Ｃel／ｔであり、画素回路Ｐごとに移動度μのばらつきに起因して駆動電流Ｉdsがばらつく場合でも、それぞれに応じた負帰還量ΔＶとなるので、画素回路Ｐごとの移動度μのばらつきを補正することができる。つまり、信号振幅Ｖinを一定とした場合、駆動トランジスタ１２１の移動度μが大きいほど負帰還量ΔＶの絶対値が大きくなる。換言すると、移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素回路Ｐごとの移動度μのばらつきを取り除くことができる。
【００８４】
また、制御部１０９は、ブートストラップ機能も備えている。すなわち、発光期間にはいるときには、書込走査部１０４は、保持容量１２０に信号振幅Ｖinの情報が保持された段階で書込走査線１０４WSに対する書込駆動パルスWSの印加を解除し（すなわちインアクティブＬ（ロー）にして）、サンプリングトランジスタ１２５を非導通状態にして駆動トランジスタ１２１のゲート端を映像信号線１０６HSから電気的に切り離す。発光期間に進むと、水平駆動部１０６は、その後の適当な時点で映像信号線１０６HSの電位をオフセット電位Ｖofs に戻す。この後、次のフレーム（もしくはフィールド）に移って、再び、閾値補正準備動作、閾値補正動作、移動度補正動作、および発光動作が繰り返される。
【００８５】
発光期間では、駆動トランジスタ１２１のゲート端は映像信号線１０６HSから切り離される。駆動トランジスタ１２１のゲート端への信号電位（Ｖofs ＋Ｖin）の印加が解除されるので、駆動トランジスタ１２１のゲート電位Ｖｇは上昇可能となる。駆動トランジスタ１２１のゲート端とソース端と間には保持容量１２０が接続されており、その保持容量１２０による効果によって、ブートストラップ動作が行なわれる。ブートストラップゲインが１（理想値）であると仮定した場合、駆動トランジスタ１２１のソース電位Ｖｓの変動にゲート電位Ｖｇが連動するようになり、ゲート・ソース間電圧Ｖgsを一定に維持することができる。
【００８６】
このとき、駆動トランジスタ１２１に流れる駆動電流Ｉdsは有機ＥＬ素子１２７に流れ、有機ＥＬ素子１２７のアノード電位は駆動電流Ｉdsに応じて上昇する。この上昇分をＶelとする。やがて、ソース電位Ｖｓの上昇に伴い、有機ＥＬ素子１２７の逆バイアス状態は解消されるので、駆動電流Ｉdsの流入により有機ＥＬ素子１２７は実際に発光を開始する。このときの有機ＥＬ素子１２７のアノード電位の上昇（Ｖel）は、駆動トランジスタ１２１のソース電位Ｖｓの上昇に他ならず、駆動トランジスタ１２１のソース電位Ｖｓは、Ｖel分上昇する。
【００８７】
駆動電流Ｉds対ゲート電圧Ｖgsの関係は、先のトランジスタ特性を表した式（１）のＶgsに“Ｖin−ΔＶ＋Ｖth”を代入することで、式（２−１）のように表すことができる。因みに、書込みゲインを考慮したときには、式（１）のＶgsに“（１−ｇ）Ｖin−ΔＶ＋Ｖth”を代入することで、式（２−２）のように表すことができる。式（２−１）や式（２−２）（纏めて式（２）と称する）において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃoxである。
【００８８】
【数２】
2009244528.tif 000004
【００８９】
この式（２）から、閾値電圧Ｖthの項がキャンセルされており、有機ＥＬ素子１２７に供給される駆動電流Ｉdsは駆動トランジスタ１２１の閾値電圧Ｖthに依存しないことが分かる。基本的に駆動電流Ｉdsは信号振幅Ｖin（詳しくは信号振幅Ｖinに対応して保持容量１２０に保持されるサンプリング電圧＝Ｖgs）によって決まる。換言すると、有機ＥＬ素子１２７は信号振幅Ｖinに応じた輝度で発光することになる。
【００９０】
その際、保持容量１２０に保持される情報は帰還量ΔＶで補正されている。補正量ΔＶはちょうど式（２）の係数部に位置する移動度μの効果を打ち消すように働く。したがって、駆動電流Ｉdsは実質的に信号振幅Ｖinのみに依存することになる。駆動電流Ｉdsは閾値電圧Ｖthに依存しないので、閾値電圧Ｖthが製造プロセスにより変動しても、ドレイン・ソース間の駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。
【００９１】
また、ｎチャネル型の駆動トランジスタ１２１を使用する場合においても、駆動トランジスタ１２１のソース端の電位Ｖｓの変動にゲート端の電位Ｖｇが連動するようにするブートストラップ機能を実現する図２に示した回路構成および駆動タイミングとすることで、有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動（つまり駆動トランジスタ１２１のソース電位変動）があっても、その変動を相殺するようにゲート電位Ｖｇを変動させる。これにより、画面輝度の均一性（ユニフォーミティ）を確保できる。ブートストラップ機能により、有機ＥＬ素子を代表とする電流駆動型の発光素子の経時変動補正能力を向上させることができる。もちろん、このブートストラップ機能は、発光開始時点で、有機ＥＬ素子１２７に発光電流Ｉelが流れ始め、それによってアノード・カソード間電圧Ｖelが安定となるまで上昇していく過程で、そのアノード・カソード間電圧Ｖelの変動に伴って駆動トランジスタ１２１のソース電位Ｖｓが変動する際にも機能する。
【００９２】
たとえば、駆動トランジスタ１２１のゲート端とソース端との間には保持容量１２０が接続されており、その保持容量１２０による効果により、発光期間の最初でブートストラップ動作が行なわれ、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsを一定に維持したまま、駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓが上昇し、ゲート電位Ｖｇは“Ｖofs ＋Ｖin＋Ｖel”となる。このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは一定であるので、駆動トランジスタ１２１は、一定電流（駆動電流Ｉds）を有機ＥＬ素子１２７に流す。その結果、有機ＥＬ素子１２７のアノード端Ａの電位（＝ノードＮＤ１２１の電位）は、有機ＥＬ素子１２７に飽和状態での駆動電流Ｉdsという電流が流れ得る電圧まで上昇する。
【００９３】
ここで、有機ＥＬ素子１２７は、発光時間が長くなるとそのＩ−Ｖ特性が変化してしまう。そのため、時間の経過ともに、ノードＮＤ１２１の電位も変化する。しかしながら、このような有機ＥＬ素子１２７の経時劣化によりそのアノード電位が変動しても、保持容量１２０に保持されたゲート・ソース間電圧Ｖgsは常に一定に維持される。
【００９４】
駆動トランジスタ１２１が定電流源として動作することから、有機ＥＬ素子１２７のＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタ１２１のソース電位Ｖｓが変化したとしても、保持容量１２０によって駆動トランジスタ１２１のゲート・ソース間電位Ｖgsが一定（≒Ｖin−ΔＶ＋Ｖthもしくは≒（１−ｇ）Ｖin−ΔＶ＋Ｖth）に保たれているため、有機ＥＬ素子１２７に流れる電流は変わらず、したがって有機ＥＬ素子１２７の発光輝度も一定に保たれる。
【００９５】
このような、有機ＥＬ素子１２７の特性変動に拘らず、駆動トランジスタ１２１のゲート・ソース間電圧を一定に維持し輝度を一定に維持する補正のための動作（保持容量１２０の効果による動作）をブートストラップ動作と呼ぶ。このブートストラップ動作により、有機ＥＬ素子１２７のＩ−Ｖ特性が経時的に変化しても、それに伴う輝度劣化のない画像表示が可能になる。
【００９６】
このように、図２に示した第１比較例の画素回路Ｐ（事実上、後述する本実施形態の画素回路Ｐも同様）およびそれを駆動する制御部１０９による駆動タイミングによれば、駆動トランジスタ１２１や有機ＥＬ素子１２７の特性変動（ばらつきや経時変動）があった場合でも、それらの変動分を補正することで、表示画面上にはその影響が現われず、輝度劣化のない高品質な画像表示が可能になる。
【００９７】
しかしながら、画素アレイ部１０２における各有機ＥＬ素子１２７に欠陥があると、その部分が発光しない点欠陥として視認され、表示品質を損ねることになり、問題となる難点がある。以下、この問題点とその改善手法について、具体的に説明する。
【００９８】
＜＜画素欠陥について＞＞
図４〜図４Ｅは、画素アレイ部１０２の画素回路Ｐにおける点欠陥を説明する図である。ここで、図４は、滅点発生時の有機ＥＬ素子１２７の等価回路を説明する図である。図４Ａは、半導体基板上における有機ＥＬ素子１２７の配置関係を説明する図である。詳しくは、図４Ａは、一般的な有機ＥＬ表示装置における１画素分の層構造の概略を示した図であって、図４Ａ（１）は１画素分の平面状の模式図（電極に着目した平面透視図）であり、図４Ａ（２）は断面の模式図である。図４Ｂは、有機ＥＬ素子１２７の下部電極と補助配線のレイアウト例を示した図である。
【００９９】
図４Ｃは、滅点素子対策機能を備えた第３比較例の画素回路Ｐを示す図である。図４Ｄは、第３比較例の１画素分の層構造の概略を示した図であって、図４Ｄ（１）は１画素分の平面状の模式図（電極に着目した平面透視図）であり、図４Ｄ（２）は断面の模式図である。図４Ｅは、図４Ｃに示す第３比較例における問題点を説明する図である。
【０１００】
図２に示した第１比較例の画素回路Ｐにおいて、有機ＥＬ素子１２７がダストなどの欠陥によって滅点（発光しない画素）となってしまった場合を考える。有機ＥＬ素子１２７のアノードとカソードが開放（オープン）となって滅点となる場合には、有機ＥＬ素子１２７の等価回路は図示を割愛するが、正常な有機ＥＬ素子１２７と直列に超高抵抗値の抵抗素子が存在する状態と考えてよく、事実上、駆動トランジスタ１２１からの駆動電流Ｉdsが有機ＥＬ素子１２７に流れず有機ＥＬ素子１２７の発光が無い状態と考えてよい。
【０１０１】
一方、有機ＥＬ素子１２７のアノードとカソードが短絡（ショート）となって滅点となる場合には、有機ＥＬ素子１２７の等価回路は、図４に示すように、正常な有機ＥＬ素子１２７に並列に抵抗素子１２７Ｒが存在する状態と考えてよい。抵抗素子１２７Ｒは、低抵抗値と考えてよく、駆動トランジスタ１２１からの駆動電流Ｉdsが有機ＥＬ素子１２７よりも抵抗素子１２７Ｒ側により多く流れることで有機ＥＬ素子１２７の発光が無い状態となると考えてよい。
【０１０２】
図４Ａ（１）に示す１画素分の平面状の模式図のように、基板１０１上に下部電極（たとえばアノード電極）５０４が配置され、その下部電極５０４上に有機ＥＬ素子１２７の開口部（以下ＥＬ開口部と称する）１２７ａが形成されている。下部電極５０４には接続孔（たとえばＴＦＴ−アノードコンタクト）５０４ａが設けられ、この接続孔５０４ａを介して下部電極５０４下に配された駆動トランジスタ１２１の入出力端（本例ではソース電極）に下部電極５０４が接続されるようになっている。
【０１０３】
下部電極５０４の周囲は絶縁膜パターンである開口規定絶縁膜５０５で覆われて、その上に図示しない上部電極５０８が画素アレイ部１０２のほぼ全面を覆うように設けられる。また、有機ＥＬ素子１２７を構成する下部電極５０４や図示しない有機層５０６および上部電極５０８が積層されている部分のみが発光有効領域１２７ｂとなるように広く露出したＥＬ開口部１２７ａとされている。
【０１０４】
図４Ａ（２）には、断面の模式図が示されている。図４Ａ（２）に示すように、基板１０１上の各画素回路Ｐに対応する位置に、図示を割愛するが、画素回路を構成する駆動トランジスタ１２１やサンプリングトランジスタ１２５などの薄膜トランジスタＱや保持容量１２０（容量値Ｃｓ）などの回路素子が内部配線によって配置され、その層（第１配線層）の上部に層間絶縁膜（酸化膜）が設けられる。層間絶縁膜のさらに上部には、薄膜トランジスタＱに接続されたソース電極線およびドレイン電極線が設けられる。また、各素子（薄膜トランジスタＱ，保持容量１２０）を構成する導電層、およびソース電極線およびドレイン電極線を構成する導電層（第２配線層）により、画素回路Ｐを構成する他の配線が形成される。第１配線層や第２配線層を纏めてＴＦＴ層Ｌ_TFTと称する。
【０１０５】
そして、ソース電極線およびドレイン電極線などの層（第２配線層）を覆う状態で、さらに上層の平坦化膜として機能する層間絶縁膜が絶縁平坦膜５０３として設けられ、この絶縁平坦膜５０３上に有機ＥＬ素子１２７が形成されている。有機ＥＬ素子１２７は、下層側から順に積層された下部電極（たとえばアノード電極）５０４、有機層５０６、および上部電極（たとえばカソード電極）５０８で構成されている。有機ＥＬ素子１２７は、下部電極５０４と上部電極５０８と間に誘電体である有機層５０６が挟まれた構造であるので、有機ＥＬ素子１２７は容量成分（寄生容量Ｃel）を持つことになる。
【０１０６】
有機層５０６は、詳細には、たとえば、低分子系の材料で多層構造を採用しており、下部電極５０４側から上部電極５０８側に向かって順に、たとえば、ホール注入層、ホール輸送層、発光層、電子輸送層（電子注入層を兼ねる）を持つ。そして、カラー表示対応の場合は、発光層の有機材料として、表示色に適合したものを使用する。
【０１０７】
下部電極５０４は、画素電極としてパターン形成されており、層間絶縁膜に形成された接続孔５０４ａ（アノード金属と駆動トランジスタ１２１との接続コンタクト）を介して駆動トランジスタ１２１のソース電極に接続される。また、下部電極５０４と対向する上部電極５０８は全ての画素回路Ｐを覆うベタ膜として形成されている。図示を割愛するが、基板１０１において、トランジスタＱや有機ＥＬ素子１２７が配置される側と反対側の面には、光リークや温度拡散のために遮光メタル層が設けられる。
【０１０８】
このような層構造を持つ有機ＥＬ表示装置１においては、有機ＥＬ素子１２７が配列形成された基板１０１と反対側から発光光Ｌ１を取り出すいわゆるトップエミッション方式として構成することが、有機ＥＬ素子１０１の開口率を確保する上で有効になる。また、このようなトップエミッション方式であれば、有機ＥＬ素子１２７の開口率が、画素回路Ｐを構成する薄膜トランジスタＱのレイアウトには依存しない。このため、さらに複数の薄膜トランジスタＱや保持容量１２０を用いた画素回路Ｐを各画素に対応させて配置することもできる。
【０１０９】
この表示装置１は、基板１０１と反対側から発光光を取り出すトプエミッション型であるため、下部電極５０４は遮光性が高く、かつ反射率の高い材料で構成される。一方、上部電極５０８は、光透過性の高い材料を用いて構成される。したがって、上部電極５０８の配線抵抗が大きくなる。上部電極５０８をベタ配線としても抵抗値の低減には限界がある。補助配線５１５は、この高抵抗の上部電極５０８と電気回路的に並列に配線することで、カソード配線全体としての抵抗値を低減するのに寄与する。つまり、補助配線５１５は、上部電極５０８（カソード金属）では抵抗が高くパネルとしてのカソードとして不十分であるため、下部電極５０４（アノード金属）と同一の金属材料を用いてカソード電位にすることで、カソード配線の低抵抗化を図るものである。
【０１１０】
たとえば、有機ＥＬ素子１２７の下部電極と補助配線のレイアウト例が図４Ｂに示されている。この図に示すように、下部電極５０４は、マトリクス状に配置された画素回路Ｐの配列に対応して、２次元マトリクス状に配置されている。そして、この下部電極５０４間に、下部電極５０４と同一層で構成された補助配線５１５が、下部電極５０４（つまり画素回路Ｐ）を取り囲むように格子状に配置され、さらに外周にも画素アレイ部１０２の全体を取り囲むように配線された構成となっている。前述のように、下部電極５０４が形成されるアノード層Ｌ３の補助配線５１５は、適当な箇所にて（図の例では各画素間の中心および外周の画素と対応する中心に）、カソードコンタクトKCにより、その上層の上部電極５０８と接続される。
【０１１１】
このような画素回路ＰにおけるＥＬ開口部１２７ａは、１画素に１つであるため、有機ＥＬ素子１２７がダストなどにより滅点となってしまうと、その画素は点欠陥となってしまい歩留まり低下の原因となる。その対策として、有機ＥＬ素子１２７そのものがダストなどにより滅点となってしまうことで、その画素が点欠陥となってしまう問題を緩和する仕組みを採ることが考えられる。その仕組みの基本としては、たとえば、従来の１画素を、複数の分割画素の領域に分け、分割画素ごとに有機ＥＬ素子１２７を設けることが考えられる。なお、カラー表示対応の場合には、色別の副画素ごとに複数の分割画素の領域に分ける。
【０１１２】
たとえば、１画素に複数の有機ＥＬ素子１２７を設け、それらを１つの駆動トランジスタ１２１で共通に駆動することが考えられる。図４Ｃに示す第３比較例の画素回路Ｐのように、従来の１画素を、分割画素Ｐ_1と分割画素Ｐ_2の２つの領域に分け、各分割画素Ｐ_1，Ｐ_2には、先ずそれぞれ１つの有機ＥＬ素子１２７を設ける。各有機ＥＬ素子１２７_1，１２７_2を駆動する２ＴＲ構成の駆動回路は、たとえば前述の第２比較例の画素回路Ｐと同様の構成を、各分割画素Ｐ_1，Ｐ_2に共通に１つ設ける構成を採用する。これにより、分割画素Ｐ_1の有機ＥＬ素子１２７_1と分割画素Ｐ_2の有機ＥＬ素子１２７_2とが、共通の駆動回路（具体的には駆動トランジスタ１２１）で駆動される構成となる。
【０１１３】
２つの有機ＥＬ素子１２７_1，１２７_2は特性が同じであるとすると、滅点の生じていない通常時は、駆動トランジスタ１２１からの駆動電流Ｉdsが２つの有機ＥＬ素子１２７_1，１２７_2に均等に分配され、１つの駆動トランジスタ１２１から流れ込んだ駆動電流Ｉdsを分割して光らせる。つまり、２つの有機ＥＬ素子１２７_1，１２７_2により駆動電流Ｉdsに対応する輝度で１画素が発光することになる。
【０１１４】
平面構成としては、図４Ｄ（１）に示すように、複数の有機ＥＬ素子１２７_1，１２７_2のそれぞれについてアノード電極となる下部電極５０４を個別にパターニングして下部電極５０４_1，５０４_2を形成することで、カソード電極となる上部電極５０８を共通にしても、１画素内に複数の有機ＥＬ素子１２７が配置されるようになる。各有機ＥＬ素子１２７_1，１２７_2の各下部電極５０４_1，５０４_2（つまり各アノード電極）は、それぞれコンタクト機能をなす接続孔５０４ａ_1，５０４ａ_2で駆動トランジスタ１２１のソースと接続する。こうすることで、１画素内において、２つの領域に分けた分割画素Ｐ_1と分割画素Ｐ_2のそれぞれに対応する２つのＥＬ開口部１２７ａ_1，１２７ａ_2を有する。２つの有機ＥＬ素子１２７_1，１２７_2が滅点でなければ、双方のＥＬ開口部１２７ａ_1，１２７ａ_2が発光部となるので、ＥＬ開口部１２７ａ_1，１２７ａ_2の総面積を、分割前のＥＬ開口部１２７ａの面積とほぼ等しくなるようにしておくことで、実質的には、表示装置の開口率を減少させない。
【０１１５】
これにより、図４Ｅ（１）に示すように、複数の有機ＥＬ素子１２７_1，１２７_2のうちの１つ（図の例では有機ＥＬ素子１２７_1）が異物などにより損傷してオープンの滅点となった場合、同一画素内にある他の有機ＥＬ素子（図の例では有機ＥＬ素子１２７_2）に駆動トランジスタ１２１からの駆動電流Ｉdsが流れるため、１画素全体としてみたときには、総合電流は有機ＥＬ素子が損傷していない場合と同様の駆動電流Ｉdsが流れることになる。
【０１１６】
有機ＥＬ素子は電流発光型素子であるため、電流に比例して輝度が得られる。そのため、１つの有機ＥＬ素子が損傷し滅点となった場合においても、その滅点を分離して同一画素に存在する他の正常な有機ＥＬ素子だけで発光させるようにしても、その正常な有機ＥＬ素子に流れる総合電流が等しいため、１画素から得られる輝度は、滅点の存在に関わらず、同等の輝度を得ることが可能となる。
【０１１７】
従来の１画素を複数の領域に分割し、それぞれに有機ＥＬ素子を設けて、それらを共通の駆動トランジスタ１２１で駆動するようにすることで、分割画素の何れかがオープンの滅点となる場合であっても、他の正常な分割画素の有機ＥＬ素子で表示すれば、見かけ上、点欠陥として視認されないという効果を享受できる。
【０１１８】
しかしながら、図４Ｅ（２）に示すように、複数の有機ＥＬ素子１２７_1，１２７_2のうちの１つ（図の例では有機ＥＬ素子１２７_1）が異物などにより損傷しあるいは使用中に何らかの原因でアノードとカソードのショート（短絡）となっている滅点の場合には、駆動トランジスタ１２１からの駆動電流Ｉdsのほぼ全てがショートしている有機ＥＬ素子（図の例では有機ＥＬ素子１２７_1）を流れてしまい、同一画素内にある他の有機ＥＬ素子（図の例では有機ＥＬ素子１２７_2）には電流が殆ど流れ込まなくなる。よって、アノードとカソードがショートするような有機ＥＬ素子の損傷の場合、１画素内に有機ＥＬ素子を複数作製しても、その画素から輝度を得ることは殆どできず、滅点となってしまうという問題がある。
【０１１９】
そこで、本実施形態では、１画素内に複数の有機ＥＬ素子１２７を配置して滅点対策を採る場合に、有機ＥＬ素子１２７がショートによって滅点となる場合でも、その対策効果を享受できる仕組みにする。その基本的な考え方は、複数の有機ＥＬ素子１２７のそれぞれについてカソード電極を個別にパターニングし、各有機ＥＬ素子１２７を経由する電流経路上の一部に、有機ＥＬ素子１２７が損傷してアノードとカソードがショートしたときにその損傷（ショート）している有機ＥＬ素子１２７に流れる駆動トランジスタ１２１からの駆動電流Ｉdsによって断線（溶断）するフューズ（ヒューズ）抵抗素子として機能する電極材（配線部）を配置（形成）することにある。ヒューズ素子として機能する電極材としては、カソード側の電極から引き出された引出しパターンとするのが簡単である。
【０１２０】
従前の構成では、有機ＥＬ素子１２７の上部電極５０８を画素アレイ部１０２の全面を覆うようにベタ膜としていたのに対して、先ず、複数の有機ＥＬ素子１２７のそれぞれについてカソード電極を個別にパターニングすることで、アノード電極となる下部電極５０４を共通にして駆動トランジスタ１２１のソースに接続しても、１画素内に複数の有機ＥＬ素子１２７が配置されるようになる。
【０１２１】
一方、如何様にして、有機ＥＬ素子１２７を経由する電流経路上の一部にフューズ抵抗素子として機能する電極材を配置（形成）するかに関しては、様々な手法が考えられるが、本実施形態では、特に、１画素内の複数の有機ＥＬ素子１２７の各カソード側を、膜厚が薄く細いパターンで、基準電位としてのカソード電位Ｖcathと電気的に接続する手法を採用する。基準電位となるカソード電位Ｖcathを与える部分としては、たとえば補助配線５１５を利用することにする。つまり、１画素内の複数の有機ＥＬ素子１２７の有機層５０６を挟んで設けられるアノード電極となる下部電極５０４およびカソード電極となる上部電極５０８の内の上部電極５０８に着目して、それぞれの上部電極５０８と補助配線５１５との間を膜厚が薄く細いパターンで接続するのである。
【０１２２】
上部電極５０８と補助配線５１５との間を細いパターンで接続することで、そのパターンは、高抵抗となり、しかも薄膜で細いので、つまり断面積が小さいので、ヒューズ抵抗素子として機能させることができる。薄膜で細いパターンに有機ＥＬ素子１２７のショート欠陥時に大電流が流れると、そのパターンは溶断する。有機ＥＬ素子１２７のカソード側の配線が溶断することで開放され、そのショートしている有機ＥＬ素子１２７には電流が流れず、１画素内の残りの正常な有機ＥＬ素子１２７で発光が行なわれるようになる。以下、具体的に説明する。
【０１２３】
＜＜滅点素子対策対応の画素回路＞＞
図５は、本実施形態の滅点素子対策の一例を説明する図である。ここで、図５（１）は１画素分の平面状の模式図（電極に着目した平面透視図）であり、図５（２）は断面の模式図である。
【０１２４】
本実施形態の画素回路Ｐは、図５に示すように、従来の１画素を、分割画素Ｐ_1と分割画素Ｐ_2の２つの領域に分け、各分割画素Ｐ_1，Ｐ_2には、先ずそれぞれ１つの有機ＥＬ素子１２７を設ける点で、図４Ｃに示した第３比較例と似通っている。相違点は、２つの領域に分けた分割画素Ｐ_1，Ｐ_2において、各有機ＥＬ素子１２７_1，１２７_2のアノード側だけでなくカソード側も個別にパターニングして下部電極５０４_1，５０４_2および上部電極５０８_1，５０８_2を形成する。なお、アノード側は、必ずしも個別にパターニングする必要はない。
【０１２５】
さらに、各有機ＥＬ素子１２７_1，１２７_2の各上部電極５０８_1，５０８_2（つまり各カソード電極）は、その一部の辺縁から薄膜で細い引出しパターン５０９_1，５０９_2を上部電極５０８と同一の配線材（カソード金属配線）で形成して補助配線５１５側まで延在させ、それぞれコンタクト機能をなす接続孔５０８ａ_1，５０８ａ_2で補助配線５１５と接続する。補助配線５１５は、接地配線cathとして機能する。ヒューズ素子として機能する引出しパターン５０９_1，５０９_2を、上部電極５０８と同一の材料により形成することで、上部電極５０８の一部を引き出してパターニングするだけでよく、パターニングにより簡単に引出しパターン５０９_1，５０９_2を形成することができる。
【０１２６】
如何様にして、有機ＥＬ素子１２７を経由する電流経路上の一部にフューズ抵抗素子として機能する電極材を配置（形成）するかに関しては、様々な手法が考えられるが、本実施形態では、特に、１画素内の複数の有機ＥＬ素子１２７の各カソード側に関して、開口規定絶縁膜５０５のテーパー角が順方向の部分（順方向テーパー部と称する）にて、薄膜で細い引出しパターン５０９_1，５０９_2を形成している。その順方向テーパー部の細い引出しパターン５０９_1，５０９_2をヒューズ抵抗素子として機能する電極材の部分とするのである。大まかには上部電極５０８が画素アレイ部１０２のほぼ全面を覆うように見えるが、微細には、引出しパターン５０９_1，５０９_2の存在により、順方向テーパー部の大部分は開放され、引出しパターン５０９_1，５０９_2による一部分だけで繋がった状態となる。
【０１２７】
各上部電極５０８_1，５０８_2と補助配線５１５との間を薄膜で細い引出しパターン５０９_1，５０９_2で接続することで、その引出しパターン５０９_1，５０９_2は、高抵抗となり、しかも薄膜で細いので、ヒューズ抵抗素子として機能する。順テーパー部の引出しパターン５０９を薄膜でかつ細く形成すれば、異常時には順テーパー部（引出しパターン５０９）が過電流で焼き切れてショートからオープンに変化し、自動的に切断されることとなる。
【０１２８】
これにより、１画素内に複数存在する有機ＥＬ素子１２７_1，１２７_2の内、パネル作製時に混入した異物などによる損傷で１つがショートしてしまった場合、そのショートしている有機ＥＬ素子に従来と同様に駆動トランジスタ１２１から駆動電流Ｉdsがほぼ全て流れるが、この駆動電流Ｉdsが、図５（１）に示した細い引出しパターン５０９（膜厚が薄く、高抵抗）を流れるため、この部分に多量の負荷がかかる。そのため、この引出しパターン５０９の部分が発熱し、これにより焼き切れて断線する。よって、このショートしていた有機ＥＬ素子のアノードとカソードが開放する。
【０１２９】
このため、事実上、損傷のある有機ＥＬ素子１２７が、ショートの滅点状態からオープンの滅点状態に自動的に変化する。この結果、図４Ｅ（１）と同様に、同一画素内にある他の正常な有機ＥＬ素子に駆動トランジスタ１２１からの駆動電流Ｉdsが流れるため、１画素全体としてみたときには、総合電流は有機ＥＬ素子が損傷していない場合と同様の駆動電流Ｉdsが流れ、１画素から得られる輝度は滅点の存在に関わらず同等の輝度を得ることが可能となる。
【０１３０】
分割画素の何れかがショートの滅点となる場合であっても、引出しパターン５０９にショート時の駆動電流Ｉdsを流しその引出しパターン５０９を溶断させてオープンの滅点に変化させて、他の正常な分割画素の有機ＥＬ素子で表示すれば、見かけ上、点欠陥として視認されないという効果を享受できる。これにより、１画素が完全に滅点になるのを防ぐことができ、点欠陥による歩留まり低下を避けることができる。
【０１３１】
電流駆動型の電気光学素子のショートによる滅点欠陥が存在しても、完全な滅点欠陥となることを防ぎ、これにより滅点による輝度の減少を削減することが可能となる。加えて、滅点を削減し高歩留まりを実現でき、良好な画質の表示装置を得ることができる。しかも、ショート滅点の削減により、ショート滅点によって消費していた電流を削減でき、低消費電力化が可能となる。
【０１３２】
＜類似の構成例との対比＞
なお、上述した本実施形態の構成と似通った仕組みとして、たとえば特表２００３−５２１０９４号公報には、１つのエレクトロルミネセント素子について、電気的に並列に配置された分枝に複数のサブ画素を配置し、各分枝において、接続部の１つとエレクトロルミネセント材料の層の一部との間にヒューズ素子を設ける仕組みが提案されている。その実施形態（段落１２〜１５を参照）では、サブ画素のアノード側にヒューズ素子をパターン形成で作り込む仕組みが具体的に示され、また、サブ画素のカソード側に着目して、カソードとサブ素子との間に（たとえばカソード材料により）ヒューズ素子をパターン形成で作り込む仕組みが示唆されている。さらに、段落１６には、アノード側に限らず、同様の仕組みをカソード側に適用可能であることが示唆されている。
【０１３３】
一方、本実施形態の仕組みでは、開口規定絶縁膜５０５の順方向テーパー部に、薄膜で細い引出しパターン５０９_1，５０９_2を形成することで、順方向テーパー部の大部分は開放され、引出しパターン５０９_1，５０９_2による一部分だけで繋がった状態とすることで、その順方向テーパー部の細い引出しパターン５０９_1，５０９_2をヒューズ抵抗素子として機能させる簡単な構造である。異常時には順テーパー部（引出しパターン５０９）が過電流で焼き切れてショートからオープンに変化し、自動的に切断されることとなるので、極めて簡単で、しかもパターニングも容易である利点がある。このような本実施形態の仕組みについては、特表２００３−５２１０９４号公報には示されていない。
【０１３４】
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は前記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【０１３５】
また、前記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【０１３６】
＜画素回路の変形例＞
画素回路の側面では、駆動電流を一定に維持する駆動信号一定化回路の一例であるブートストラップ回路や閾値＆移動度補正回路の構成例として、駆動トランジスタ１２１としてｎチャネル型を用いた２ＴＲ構成としつつ駆動タイミングを工夫する例を示したが、これは有機ＥＬ素子１２７を駆動するための駆動信号を一定に維持する駆動信号一定化回路および駆動タイミングの一例に過ぎず、有機ＥＬ素子１２７の経時劣化やｎチャネル型の駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐための駆動信号一定化回路としては、その他の様々な回路を適用することができる。
【０１３７】
たとえば、回路理論上は「双対の理」が成立するので、画素回路Ｐに対しては、この観点からの変形を加えることができる。この場合、図示を割愛するが、先ず、図２に示した２ＴＲ構成の画素回路Ｐがｎチャネル型の駆動トランジスタ１２１を用いて構成しているのに対し、ｐチャネル型の駆動トランジスタ（以下ｐ型駆動トランジスタ１２１ｐと称する）を用いて画素回路Ｐを構成する。これに合わせて、映像信号Ｖsig の信号振幅Ｖinの極性や電源電圧の大小関係を逆転させるなど、双対の理に従った変更を加える。
【０１３８】
なお、ここで説明した変形例は、図２に示した２ＴＲ構成に対して「双対の理」に従った変更を加えたものであるが、回路変更の手法はこれに限定されるものではなく、たとえば、図６に示すように、ｎチャネル型のサンプリングトランジスタ１２５とｐチャネル型の駆動トランジスタ１２１というように、その極性を異なるものとした構成を採ることもできる。なお、図６では、保持容量１２０を駆動トランジスタ１２１のゲートとソース間に接続するとともに、そのソースを第１電位Ｖccで固定にし、そのドレイン側に複数の有機ＥＬ素子１２７_1，１２７_2を接続している。
【０１３９】
このような方式では、有機ＥＬ素子１２７のアノード・カソード間電圧Ｖel分の上昇の影響は駆動トランジスタ１２１のドレイン端側に現れるが、駆動トランジスタ１２１が飽和領域で動作する定電流駆動であるため、有機ＥＬ素子１２７には定電流Ｉdsが流れ続け、有機ＥＬ素子１２７のＩel−Ｖel特性が劣化してもその発光輝度が経時劣化することはない。駆動トランジスタ１２１と発光制御トランジスタ１２２と保持容量１２０とサンプリングトランジスタ１２５とを備え、電気光学素子の一例である有機ＥＬ素子１２７の電流−電圧特性の変化を補正して駆動電流を一定に維持する駆動信号一定化回路が構成されるようになっているのである。つまり、画素回路Ｐを画素信号Ｖsig で駆動するとき、ｐチャネル型の駆動トランジスタ１２１のソース端は第１電位Ｖccに接続されており、常に飽和領域で動作するように設計されているので、式（１）に示した値を持つ定電流源となる。
【０１４０】
また、有機ＥＬ素子１２７のＩel−Ｖel特性の経時変化（図３（２））とともに、駆動トランジスタ１２１のドレイン端の電圧が変化してゆくが、駆動トランジスタ１２１は、駆動トランジスタ１２１のゲート・ソース間に接続された保持容量１２０のブートストラップ機能によってゲート・ソース間電圧Ｖgsが原理的には一定に保持されるため、駆動トランジスタ１２１は定電流源として動作し、その結果、有機ＥＬ素子１２７には一定量の電流が流れ、有機ＥＬ素子１２７を一定の輝度で発光させることができ、発光輝度は変化しない。駆動トランジスタ１２１のソース端の電位（ソース電位Ｖｓ）は、駆動トランジスタ１２１と有機ＥＬ素子１２７との動作点で決まるし、駆動トランジスタ１２１は飽和領域で駆動されるので、動作点のソース電圧に対応したゲート・ソース間電圧Ｖgsに関し、前述の式（１）に規定された電流値の駆動電流Ｉdsを流し続け、発光輝度が変化することはない。
【０１４１】
また、図示しないが、サンプリングトランジスタ（スイッチングトランジスタの一例）および駆動トランジスタ以外に、駆動電流を一定に維持する制御を行なうための他のスイッチングトランジスタが設けられた、２ＴＲ構成以外であってもよい。ただし、高精細の表示が求められる小型の表示装置を実現する点では、２ＴＲ構成にて駆動信号一定化機能を実現するのが最適である。
【０１４２】
ここで、各種の変形例においても、従来の１画素を複数の領域に分割し、それぞれが有機ＥＬ素子を有するようにするとともに、１画素内の各有機ＥＬ素子のカソード電極を個別にパターニングし、各カソード電極をヒューズ抵抗素子として機能する細線パターンにて接地配線cathと接続する仕組みを採ることができる。分割画素の何れかがショート滅点となる場合であっても、ショート電流でヒューズ抵抗素子として機能する細線パターンを溶断させて滅点箇所を電気的に切り離し、他の分割画素で発光させることで、その分割画素の滅点箇所を目立たなくして、点欠陥による歩留まり低下を避けることができる。
【図面の簡単な説明】
【０１４３】
【図１】本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。
【図２】本実施形態の画素回路Ｐに対する第１比較例を示す図である。
【図３】画素構成素子の特性変動とその影響を説明する図である。
【図４】滅点発生時の有機ＥＬ素子の等価回路を説明する図である。
【図４Ａ】一般的な有機ＥＬ表示装置における１画素分の層構造の概略を示した図である。
【図４Ｂ】有機ＥＬ素子の下部電極と補助配線のレイアウト例を示した図である。
【図４Ｃ】滅点素子対策機能を備えた第３比較例の画素回路を示す図である。
【図４Ｄ】第３比較例の１画素分の層構造の概略を示した図である。
【図４Ｅ】図４Ｃに示す第３比較例における問題点を説明する図である。
【図５】本実施形態の滅点素子対策を説明する図である。
【図６】滅点素子対策機能を備えた画素回路の変形例を示す図である。
【符号の説明】
【０１４４】
１…表示装置、１００…表示パネル部、１０１…基板、１０２…画素アレイ部、１０３…垂直駆動部、１０４…書込走査部、１０４WS…書込走査線、１０５…駆動走査部、１０５DSL …電源供給線、１０６…水平駆動部、１０６HS…映像信号線、１０９…制御部、１２０…保持容量、１２１…駆動トランジスタ、１２５…サンプリングトランジスタ、１２７…有機ＥＬ素子、１２７ａ…ＥＬ開口部、２００…駆動信号生成部、２２０…映像信号処理部、５０４…下部電極（アノード電極）、５０４ａ…接続孔、５０５…開口規定絶縁膜、５０６…有機層、５０８…上部電極（カソード電極）、５１５…補助配線、Ｃel…寄生容量、Ｐ…画素回路、KC…カソードコンタクト
【図１】
2009244528.tif 000005
【図２】
2009244528.tif 000006
【図３】
2009244528.tif 000007
【図４】
2009244528.tif 000008
【図４Ａ】
2009244528.tif 000009
【図４Ｂ】
2009244528.tif 000010
【図４Ｃ】
2009244528.tif 000011
【図４Ｄ】
2009244528.tif 000012
【図４Ｅ】
2009244528.tif 000013
【図５】
2009244528.tif 000014
【図６】
2009244528.tif 000015