(57)【要約】【課題】撮像信号を高速にかつ安定してシリアル伝送する。【解決手段】固体撮像素子４４を備えた撮像チップ４２は、プロセッサ装置１１に信号線４９ａ〜４９ｅを介して接続されている。固体撮像素子４４により生成された撮像信号は、信号線４９ａを介してプロセッサ装置１１にシリアル伝送される。プロセッサ装置１１は、クロックデータリカバリ（ＣＤＲ）回路７９を備える。ＣＤＲ回路７９は、信号線４９ａを介して入力される撮像信号ＳＤＴからクロック信号ＲＣＬＫを抽出するとともに、抽出したクロック信号ＲＣＬＫに位相同期したデータ信号ＲＳＤＴを生成する。これにより、伝送されるデータ信号とクロック信号との間にタイミングスキューが生じるといった問題は生じず、伝送の高速化及び安定化が図られる。【選択図】図５
2009201540.tif 000002
【特許請求の範囲】
【請求項１】
固体撮像素子を備えた撮像装置と、前記固体撮像素子を制御する外部制御装置とが信号線を介して接続され、前記固体撮像素子により生成された撮像信号を、前記撮像装置から前記外部制御装置に前記信号線を介してシリアル伝送する撮像システムにおいて、
前記外部制御装置は、前記信号線を介して入力される撮像信号からクロック信号を抽出するとともに、抽出したクロック信号に位相同期したデータ信号を生成するクロックデータリカバリ回路と、前記クロックデータリカバリ回路により生成されたデータ信号及びクロック信号に基づいて信号処理を行う信号処理回路と、を備えることを特徴とする撮像システム。
【請求項２】
前記固体撮像素子は、ＣＭＯＳ型の固体撮像素子であることを特徴とする請求項１に記載の撮像システム。
【請求項３】
前記撮像装置は、前記固体撮像素子から出力される撮像信号をデジタル化し、所定のビット数のパラレル信号に変換するＡ／Ｄ変換器を備えることを特徴とする請求項１または２に記載の撮像システム。
【請求項４】
前記撮像装置は、前記Ａ／Ｄ変換器から出力されるパラレル信号形式の撮像信号をシリアル信号に変換し、前記信号線を介して伝送させるパラレル／シリアル変換器を備えることを特徴とする請求項３に記載の撮像システム。
【請求項５】
前記撮像装置は、撮像信号のビット数を増やし、前記シリアル信号中に同じ信号レベルが所定期間以上連続しないように撮像信号をエンコードするエンコーダを備えることを特徴とする請求項４に記載の撮像システム。
【請求項６】
固体撮像素子を有する撮像装置を内蔵した電子内視鏡と、前記固体撮像素子を制御する外部制御装置とが信号線を介して接続され、前記固体撮像素子により生成された撮像信号を、前記撮像装置から前記外部制御装置に前記信号線を介してシリアル伝送する内視鏡システムにおいて、
前記外部制御装置は、前記信号線を介して入力される撮像信号からクロック信号を抽出するとともに、抽出したクロック信号に位相同期したデータ信号を生成するクロックデータリカバリ回路と、前記クロックデータリカバリ回路により生成されたデータ信号及びクロック信号に基づいて信号処理を行う信号処理回路と、を備えることを特徴とする内視鏡システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置と外部制御装置とが信号線を介して電気的に接続され、この信号線を介して撮像信号をシリアル伝送する撮像システム及び内視鏡システムに関するものである。
【背景技術】
【０００２】
ＣＣＤ（Charge Coupled Device）型やＣＭＯＳ（Complementary Metal Oxide Semiconductor）型の固体撮像素子の小型化が進められており、医療分野における内視鏡システムに適用されている。内視鏡システムは、被検体内に挿入され、固体撮像素子により被検体内を撮像する撮像装置を備えた電子内視鏡と、撮像装置の動作を制御するとともに、撮像装置で得られた撮像信号から画像を生成する外部制御装置（プロセッサ装置）とを備えた一種の撮像システムである。この撮像装置と外部制御装置とは、信号線によって電気的に接続されており、この信号線を介して撮像信号の伝送が行われる。
【０００３】
一般に、従来の内視鏡システムでは、固体撮像素子によって得られた撮像信号をアナログ信号のまま外部制御装置に伝送し、外部制御装置内で撮像信号をデジタル化する構成が採られている。しかし、信号線が長くなると、アナログ信号はノイズの影響を受けるため、外部制御装置で生成される画像に劣化が生じるという問題がある。そこで、撮像装置内で撮像信号をデジタル化し、デジタル化された撮像信号を、信号線を介して外部制御装置に伝送するといった技術が提案されている（特許文献１参照）。
【０００４】
特許文献１記載の内視鏡システムでは、撮像信号をデジタル化することにより、多ビットのパラレル信号が生成されるため、このパラレル信号を撮像装置内でシリアル信号に変換しビット単位で時系列的に伝送（シリアル伝送）することにより、信号線の本数の削減及び伝送特性の向上を図っている。
【特許文献１】特開２００２−０６５６０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の内視鏡システムのように、撮像信号がシリアル伝送される撮像システムでは、受信側の外部制御装置は、撮像信号をビット単位で時系列的に検出するために、送信側の撮像装置から出力される撮像信号の伝送周波数（タイミング）を認識している必要がある。この伝送周波数が低い場合には、外部制御装置は、外部制御装置内で発生した内部クロック信号を用いて認識することが可能であるが、撮像信号の伝送周波数が高い場合（例えば、１ＧＨｚを超える場合）には、撮像信号の伝送周波数と外部制御装置内の内部クロック信号の周波数とにずれが生じ、誤認識が生じることが問題となる。
【０００６】
かかる問題を解決するために、送信側の撮像装置と受信側の外部制御装置との間に、データ信号伝送用の信号線（データ線）に加えてクロック信号伝送用の信号線（クロック線）を配し、送信側からデータ信号とともにそれに同期したクロック信号を伝送し、受信側では伝送されたクロック信号を用いてデータ検出を行う高速シリアル伝送技術を用いることが考えられる。
【０００７】
しかしながら、この高速シリアル伝送技術を用いたとしても、内視鏡システムのように送信側の撮像装置と受信側の外部制御装置との間に距離があり、長い信号線を有する撮像システムでは、各信号線に付随する寄生容量や配線抵抗の差により、データ線とクロック線との間でタイミングスキュー（データ信号とクロック信号との位相差）が生じて撮像信号の伝送が不安定化し、その結果、受信側では、データの誤検出が生じるといった問題がある。データの誤検出が生じると、画像の劣化や表示エラーといった不具合が発生することになる。
【０００８】
本発明は、上記課題を鑑みてなされたものであり、撮像信号を高速にかつ安定してシリアル伝送することができる撮像システム及び内視鏡システムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の撮像システムは、固体撮像素子を備えた撮像装置と、前記固体撮像素子を制御する外部制御装置とが信号線を介して接続され、前記固体撮像素子により生成された撮像信号を、前記撮像装置から前記外部制御装置に前記信号線を介してシリアル伝送する撮像システムにおいて、前記外部制御装置は、前記信号線を介して入力される撮像信号からクロック信号を抽出するとともに、抽出したクロック信号に位相同期したデータ信号を生成するクロックデータリカバリ回路と、前記クロックデータリカバリ回路により生成されたデータ信号及びクロック信号に基づいて信号処理を行う信号処理回路と、を備えることを特徴とする。
【００１０】
なお、前記固体撮像素子は、ＣＭＯＳ型の固体撮像素子であることが好ましい。
【００１１】
また、前記撮像装置は、前記固体撮像素子から出力される撮像信号をデジタル化し、所定のビット数のパラレル信号に変換するＡ／Ｄ変換器を備えることを特徴とする。
【００１２】
この場合には、前記撮像装置は、前記Ａ／Ｄ変換器から出力されるパラレル信号形式の撮像信号をシリアル信号に変換し、前記信号線を介して伝送させるパラレル／シリアル変換器を備えることが好ましい。
【００１３】
また、この場合には、前記撮像装置は、撮像信号のビット数を増やし、前記シリアル信号中に同じ信号レベルが所定期間以上連続しないように撮像信号をエンコードするエンコーダを備えることが好ましい。
【００１４】
また、本発明の内視鏡システムは、固体撮像素子を有する撮像装置を内蔵した電子内視鏡と、前記固体撮像素子を制御する外部制御装置とが信号線を介して接続され、前記固体撮像素子により生成された撮像信号を、前記撮像装置から前記外部制御装置に前記信号線を介してシリアル伝送する内視鏡システムにおいて、前記外部制御装置は、前記信号線を介して入力される撮像信号からクロック信号を抽出するとともに、抽出したクロック信号に位相同期したデータ信号を生成するクロックデータリカバリ回路と、前記クロックデータリカバリ回路により生成されたデータ信号及びクロック信号に基づいて信号処理を行う信号処理回路と、を備えることを特徴とする。
【発明の効果】
【００１５】
本発明の撮像システムによれば、シリアル伝送された撮像信号から、クロックデータリカバリ回路により、クロック信号を抽出するとともに、これに位相同期したデータ信号を生成するので、伝送によりデータ信号とクロック信号との間にタイミングスキューが生じるといった問題は生じず、伝送の高速化及び安定化を図ることができる。これにより、外部制御装置は、撮像信号を正確に検出することができ、画像の劣化や表示エラーといった不具合が防止される。
【００１６】
また、本発明の内視鏡システムでは、１本の信号線を用いて撮像信号をシリアル伝送することができるので、信号線が挿通されるケーブルを細線化し、電子内視鏡を細径化するすることができる。これにより、電子内視鏡が挿入される患者の負担が軽減される。
【発明を実施するための最良の形態】
【００１７】
図１において、内視鏡システム２は、電子内視鏡１０、プロセッサ装置１１、光源装置１２などから構成される。電子内視鏡１０は、体腔内に挿入される可撓性の挿入部１４と、挿入部１４の基端部分に連設された操作部１５と、プロセッサ装置１１及び光源装置１２に接続されるユニバーサルコード１６とを備えている。
【００１８】
挿入部１４の先端には、体腔内撮影用の撮像チップ（撮像装置）４２（図３参照）などが内蔵された先端部１７が連設されている。先端部１７の後方には、複数の湾曲駒を連結した湾曲部１８が設けられている。湾曲部１８は、操作部１５に設けられたアングルノブ１９が操作されて、挿入部１４内に挿設されたワイヤが押し引きされることにより、上下左右方向に湾曲動作する。これにより、先端部１７が体腔内の所望の方向に向けられる。
【００１９】
ユニバーサルコード１６の基端は、コネクタ２０に連結されている。コネクタ２０は、複合タイプのものであり、コネクタ２０にはプロセッサ装置１１が接続される他、光源装置１２が接続される。
【００２０】
プロセッサ装置１１は、ユニバーサルコード１６内に挿通されたケーブル５０（図３参照）を介して電子内視鏡１０に給電を行い、撮像チップ４２の駆動を制御するとともに、撮像チップ４２からケーブル５０を介して伝送された撮像信号を受信し、受信した撮像信号に各種信号処理を施して画像データに変換する。プロセッサ装置１１で変換された画像データは、プロセッサ装置１１にケーブル接続されたモニタ２１に内視鏡画像として表示される。また、プロセッサ装置１１は、コネクタ２０を介して光源装置１２と電気的に接続され、内視鏡システム２の動作を統括的に制御する。
【００２１】
図２において、先端部１７の前面１７ａには、観察窓３０、照明窓３１、鉗子出口３２、及び送気・送水用ノズル３３が設けられている。観察窓３０は、先端部１７の片側中央に配置されている。照明窓３１は、観察窓３０に関して対称な位置に２個配され、体腔内の被観察部位に光源装置１２からの照明光を照射する。鉗子出口３２は、挿入部１４内に配設された鉗子チャンネル５１（図３参照）に接続され、操作部１５に設けられた鉗子口２２（図１参照）に連通している。鉗子口２２には、注射針や高周波メスなどが先端に配された各種処置具が挿通され、各種処置具の先端が鉗子出口３２から露呈される。送気・送水用ノズル３３は、操作部１５に設けられた送気・送水ボタン２３（図１参照）の操作に応じて、光源装置１２に内蔵された送気・送水装置から供給される洗浄水や空気を、観察窓３０や体腔内に向けて噴射する。
【００２２】
図３において、観察窓３０の奥には、体腔内の被観察部位の像光を取り込むための対物光学系４０を保持する鏡筒４１が配設されている。鏡筒４１は、挿入部１４の中心軸に対物光学系４０の光軸が平行となるように取り付けられている。鏡筒４１の後端には、対物光学系４０を経由した被観察部位の像光を、略直角に曲げて撮像チップ４２に向けて導光するプリズム４３が接続されている。
【００２３】
撮像チップ４２は、ＣＭＯＳ型の固体撮像素子４４と、固体撮像素子４４の駆動及び信号の入出力を行う周辺回路４５とが一体形成されたモノリシック半導体（いわゆるＣＭＯＳセンサチップ）であり、支持基板４６上に実装されている。固体撮像素子４４の撮像面４４ａは、プリズム４３の出射面と対向するように配置されている。撮像面４４ａ上には、矩形枠状のスペーサ４７を介して矩形板状のカバーガラス４８が取り付けられている。撮像チップ４２、スペーサ４７、及びカバーガラス４８は、接着剤を介して組み付けられている。これにより、塵埃などの侵入から撮像面４４ａが保護されている。
【００２４】
挿入部１４の後端に向けて延設された支持基板４６の後端部には、複数の入出力端子４６ａが支持基板４６の幅方向に並べて設けられている。入出力端子４６ａには、ユニバーサルコード１６を介してプロセッサ装置１１との各種信号の遣り取りを媒介するための信号線４９（図５の信号線４９ａ〜４９ｅ）が接合されており、入出力端子４６ａは、支持基板４６に形成された配線やボンディングパッド等（図示せず）を介して撮像チップ４２内の周辺回路４５と電気的に接続されている。信号線４９は、可撓性の管状のケーブル５０内にまとめて挿通されている。ケーブル５０は、挿入部１４、操作部１５、及びユニバーサルコード１６の各内部を挿通し、コネクタ２０に接続されている。
【００２５】
また、図示は省略したが、照明窓３１の奥には、照明部が設けられている。照明部には、光源装置１２からの照明光を導くライトガイドの出射端が配されている。ライトガイドは、ケーブル５０と同様に、挿入部１４、操作部１５、及びユニバーサルコード１６の各内部を挿通し、コネクタ２０に入射端が接続されている。
【００２６】
図４において、固体撮像素子４４は、単位画素６０がマトリクス状に配置された画素部６１と、画素部６１からの出力信号（画素データ）の処理（ノイズ抑制処理）を行なう相関二重サンプリング（ＣＤＳ）回路６２と、画素部６１の垂直方向の走査を制御するとともに画素部６１のリセット動作を制御する垂直走査回路６３と、水平方向の走査を制御する水平走査回路６４と、画素データの出力を行う出力回路６５と、各回路６２〜６４に制御信号を与え、垂直・水平走査及びサンプリングのためのタイミング等を制御する制御回路６６とから構成されている。
【００２７】
単位画素６０は、１個のフォトダイオードＤ１、リセット用トランジスタＭ１、ドライブ用（増幅用）トランジスタＭ２、及び画素選択用トランジスタＭ３とからなる。各単位画素６０は、垂直走査線（行選択線）Ｌ１及び水平走査線（列信号線）Ｌ２に接続されており、垂直走査回路６３と水平走査回路６４によって順次に走査される。
【００２８】
制御回路６６は、画素部６１の行及び列を走査するために垂直走査回路６３及び水平走査回路６４に入力する制御信号、フォトダイオードＤ１に蓄積された信号電荷をリセットするために垂直走査回路６３に入力する制御信号、及び画素部６１とＣＤＳ回路６２との接続を制御するためにＣＤＳ回路６２に入力する制御信号をそれぞれ生成する。
【００２９】
ＣＤＳ回路６２は、列信号線Ｌ２ごとに区分して設けられており、垂直走査回路６３によって選択された行選択線Ｌ１に接続された各単位画素６０の画素データを、水平走査回路６４が出力する水平走査信号に従って順次に出力する。水平走査回路６４は、ＣＤＳ回路６２と、出力回路６５に接続された出力バスラインＬ３との間に設けられた列選択用トランジスタＭ４のオン／オフを水平走査信号により制御する。出力回路６５は、ＣＤＳ回路６２から出力バスラインＬ３に順次に転送される画素データを増幅して出力する。以下では、出力回路６５から出力される一連の画素データをまとめて撮像信号と称する。
【００３０】
なお、図示は省略するが、固体撮像素子４４は、複数の色セグメントからなるカラーフィルタ（例えば、ベイヤー配列の原色カラーフィルタ）を備えた単板カラー撮像方式の固体撮像素子である。
【００３１】
図５において、撮像チップ４２内の周辺回路４５は、内部クロック信号を生成するＰＬＬ（Phase-Locked Loop）回路７０と、固体撮像素子４４に制御データを設定するレジスタ７１と、固体撮像素子４４から出力された撮像信号をデジタル化するアナログ／デジタル（Ａ／Ｄ）変換器７２と、デジタル化された撮像信号に対して８Ｂ１０Ｂ方式のエンコードを行う８Ｂ１０Ｂエンコーダ７３と、内部クロック信号の周波数を逓倍し、シリアル伝送用のクロック信号を生成するＰＬＬ回路７４と、エンコードされた撮像信号をシリアル信号に変換して出力するパラレル／シリアル（Ｐ／Ｓ）変換器７５とから構成されている。
【００３２】
ＰＬＬ回路７０は、位相比較器、ループフィルタ、電圧制御発信器、及び分周器を備える位相同期回路であり、プロセッサ装置１１から入力される安定した基準クロック信号ＢＣＬＫと同期し、かつ基準クロック信号ＢＣＬＫの周波数と所定の比例関係にある周波数（逓倍された周波数）を持つ内部クロック信号ＩＣＬＫを生成する。この内部クロック信号ＩＣＬＫは、周辺回路４５内の各部、及び固体撮像素子４４の制御回路６６（図４参照）に供給される。
【００３３】
レジスタ７１は、プロセッサ装置１１から入力される、固体撮像素子４４を駆動するための制御データＣＴＬＤを保持し、固体撮像素子４４の制御回路６６（図４参照）に入力する。レジスタ７１は、シリアル／パラレル変換を行うシフトレジスタであり、シリアル信号形式で入力される制御データＣＴＬＤを、パラレル信号に変換して制御回路６６に入力する。この制御データＣＴＬＤとしては、画素の走査方式（全画素走査／インターレース走査）、走査する画素領域（走査開始・終了する単位画素６０の位置）、シャッタ速度（露光時間）などが入力される。制御回路６６は、制御データＣＴＬＤ及び内部クロック信号ＩＣＬＫに基づいて、固体撮像素子４４内の上記各回路６２〜６４を制御する。
【００３４】
Ａ／Ｄ変換器７２は、固体撮像素子４４から出力される撮像信号について、アナログ信号である各画素データを量子化して８ビット（２５６階調）のデジタル信号に変換し、変換した８ビットのデジタル信号を、８本の配線を用いて、８Ｂ１０Ｂエンコーダ７３にパラレルに入力する。
【００３５】
８Ｂ１０Ｂエンコーダ７３は、Ａ／Ｄ変換器７２から入力された８ビットの画素データに対し、冗長な２ビットのデータを付加して１０ビットの画素データに変換する８Ｂ１０Ｂ方式のエンコーダであり、８ビットから１０ビットへの変換は、規格で定められた変換表を用いて行う。この変換は、後述するシリアル伝送の際に同じ信号レベル（“０”または“１”）が所定期間以上連続しないようにするためのものであり、例えば、元の８ビットの画素データが“００００００００”のときは“１００１１１０１００”の１０ビットデータに変換を行い、元の８ビットの画素データが“００００１１１１”のときは“０１０１１１０１００”の１０ビットデータに変換を行う。
【００３６】
ＰＬＬ回路７４は、前述のＰＬＬ回路７０と同様な構成であり、内部クロック信号ＩＣＬＫの周波数を例えば１０倍に逓倍したシリアル伝送用クロック信号ＴＣＬＫを生成し、Ｐ／Ｓ変換器７５に供給する。
【００３７】
Ｐ／Ｓ変換器７５は、ＰＬＬ回路７４が生成したシリアル伝送用クロック信号ＴＣＬＫに応じて、図６に示すように、８Ｂ１０Ｂエンコーダ７３から入力される画素データ（１０ビットのパラレルデータ）を１０ビットのシリアルデータに変換する。このとき、ＰＬＬ回路７４の作用により、変換後のシリアルデータの周波数は、変換前のパラレルデータの周波数の１０倍となる。Ｐ／Ｓ変換器７５により生成されたシリアルデータは、撮像信号ＳＤＴとしてケーブル５０内の信号線４９ａを介してプロセッサ装置１１に伝送される。
【００３８】
プロセッサ装置１１は、装置全体の制御を行う主制御回路（ＣＰＵ）７６と、電源電圧ＶＤＤ及び接地電圧ＶＳＳを生成する電源回路７７と、基準クロック信号ＢＣＬＫを生成する基準クロック発生器７８と、撮像チップ４２から撮像信号ＳＤＴを受信し、撮像信号ＳＤＴからクロック信号及びデータ信号を再生するクロックデータリカバリ（Clock & Data Recovery：ＣＤＲ）回路７９と、ＣＤＲ回路７９により生成されたクロック信号の周波数を逓倍し、撮像チップ４２内の内部クロック信号ＩＣＬＫと同一の周波数を有する信号処理用のクロック信号を生成するＰＬＬ回路８０と、ＣＤＲ回路７９により生成されたデータ信号をパラレル信号に変換するシリアル／パラレル（Ｓ／Ｐ）変換器８１と、パラレル化された撮像信号に対して８Ｂ１０Ｂ方式のデコードを行いエンコードされる前の撮像信号を生成する８Ｂ１０Ｂデコーダ８２と、デコードされた撮像信号に対して画像処理を施し、モニタ２１に表示するための画像データを生成する画像処理回路８３とから構成されている。なお、本実施形態では、ＰＬＬ回路８０、Ｓ／Ｐ変換器８１、８Ｂ１０Ｂデコーダ８２、及び画像処理回路８３が特許請求の範囲に記載の信号処理回路に含まれる。
【００３９】
電源回路７７は、電源電圧ＶＤＤ及び接地電圧ＶＳＳを、プロセッサ装置１１内の各部に供給するとともに、信号線４９ｂ，４９ｃを介して撮像チップ４２内の各部に供給する。基準クロック発生器７８は、周波数が安定した基準クロック信号ＢＣＬＫを生成し、信号線４９ｄを介して、撮像チップ４２内のＰＬＬ回路７０に入力する。
【００４０】
ＣＰＵ７６は、プロセッサ装置１１内の各部を制御するとともに、前述の制御データＣＴＬＤを生成し、信号線４９ｅを介して、撮像チップ４２内のレジスタ７１に入力する。
【００４１】
ＣＤＲ回路７９は、撮像チップ４２からシリアル伝送される撮像信号ＳＤＴの位相を検出して、この撮像信号ＳＤＴの周波数に同期した抽出クロック信号ＲＣＬＫを発生し、この抽出クロック信号ＲＣＬＫにより撮像信号ＳＤＴをサンプリングすることで、撮像信号ＳＤＴを抽出クロック信号ＲＣＬＫによりリタイミングしたデータ（リタイミングデータ：撮像信号ＲＳＤＴ）を生成する。
【００４２】
具体的には、ＣＤＲ回路７９は、図７に示すように、位相比較器（ＰＤ）９０と、ループフィルタ（ＬＰＦ）９１と、電圧制御発信器（ＶＣＯ）９２と、Ｄ型フリップフロップ９３とから構成されている。ＰＤ９０には、撮像信号ＳＤＴと、ＶＣＯ９２により発生される抽出クロック信号ＲＣＬＫとが入力され、ＰＤ９０の出力は、ＬＰＦ９１を介してＶＣＯ９２に入力される。Ｄ型フリップフロップ９３は、データ入力端子Ｄに撮像信号ＳＤＴが入力され、クロック入力端子に抽出クロック信号ＲＣＬＫが入力される。
【００４３】
ＰＤ９０は、撮像信号ＳＤＴと抽出クロック信号ＲＣＬＫとの各立ち上がりエッジを比較することで位相差を検出し、その検出信号を、ＬＰＦ９１を介してＶＣＯ９２に入力する。ＶＣＯ９２は、入力された検出信号に応じて抽出クロック信号ＲＣＬＫの周波数を変更する。その結果、ＶＣＯ９２からは、図８に示すように、撮像信号ＳＤＴの周波数に同期した抽出クロック信号ＲＣＬＫが出力される。
【００４４】
Ｄ型フリップフロップ９３は、撮像信号ＳＤＴを、抽出クロック信号ＲＣＬＫの立ち上がりエッジでサンプリングしてデータ保持を行うものであり、抽出クロック信号ＲＣＬＫに位相同期したリタイミングデータとして撮像信号ＲＳＤＴを再生し、データ出力端子Ｑから出力する。ＣＤＲ回路７９により生成された抽出クロック信号ＲＣＬＫは、ＰＬＬ回路８０に入力され、再生された撮像信号ＲＳＤＴは、Ｓ／Ｐ変換器８１に入力される。
【００４５】
図５に戻り、ＰＬＬ回路８０は、前述のＰＬＬ回路７０と同様な構成であり、抽出クロック信号ＲＣＬＫの周波数を１／１０倍に逓倍し、内部クロック信号ＩＣＬＫと同一の周波数を有する信号処理用のクロック信号ＳＣＬＫを生成し、Ｓ／Ｐ変換器８１、８Ｂ１０Ｂデコーダ８２、及び画像処理回路８３に供給する。
【００４６】
Ｓ／Ｐ変換器８１は、ＰＬＬ回路８０が生成したクロック信号ＳＣＬＫに応じて、ＣＤＲ回路７９から入力される撮像信号ＲＳＤＴに対し、図６に示すパラレル／シリアル変換の逆変換に相当するシリアル／パラレル変換を行い、１０ビットのパラレルデータ（画素データ）からなる撮像信号を生成し、８Ｂ１０Ｂデコーダ８２に入力する。
【００４７】
８Ｂ１０Ｂデコーダ８２は、８Ｂ１０Ｂ方式の規格で定められた変換表を用い、前述の８Ｂ１０Ｂエンコーダ７３とは逆の変換を行い、入力された撮像信号を１０ビットから元の８ビットに復元する。８Ｂ１０Ｂデコーダ８２により復元された８ビットの画素データからなる撮像信号は、画像処理回路８３に入力される。
【００４８】
画像処理回路８３は、クロック信号ＳＣＬＫに基づいて、撮像信号に含まれる各画素データを検出し、内蔵メモリへ記録を行うとともに、ホワイトバランス調整、ゲイン補正、色補間、輪郭強調、ガンマ補正、カラーマトリックス演算等の画像処理を行い画像データを生成する。また、画像処理回路８３は、画像データをモニタ２１に表示するための信号形式に変換し、モニタ２１に画像表示を行う。
【００４９】
上記のように構成された内視鏡システム２で体腔内を観察する際には、電子内視鏡１０、プロセッサ装置１１、光源装置１２、及びモニタ２１の電源をオンにして、電子内視鏡１０の挿入部１４を体腔内に挿入し、光源装置１２からの照明光で体腔内を照明しながら、固体撮像素子４４により撮像される体腔内の画像をモニタ２１で観察する。
【００５０】
固体撮像素子４４により生成された撮像信号は、Ａ／Ｄ変換器７２により８ビットのパラレル信号に変換され、８Ｂ１０Ｂエンコーダ７３で１０ビットのパラレル信号に変換される。この１０ビットのパラレル信号からなる撮像信号は、Ｐ／Ｓ変換器７５によりシリアル信号に変換された後、信号線４９ａを介してプロセッサ装置１１に伝送される。
【００５１】
プロセッサ装置１１は、シリアル伝送された撮像信号をＣＤＲ回路７９で受け、ＣＤＲ回路７９により、クロック信号（抽出クロック信号ＲＣＬＫ）と、このクロック信号に位相同期したデータ信号（リタイミングデータＲＳＤＴ）とを生成する。ＣＤＲ回路７９によりリタイミングデータとして生成された撮像信号ＲＳＤＴは、抽出クロック信号ＲＣＬＫに基づき、Ｓ／Ｐ変換器８１及び８Ｂ１０Ｂデコーダ８２により変換が行われ、元の８ビットのパラレル信号に復元される。この８ビットのパラレル信号からなる撮像信号は、画像処理回路８３により画像データに変換され、モニタ２１に画像表示が行われる。
【００５２】
以上説明したように、内視鏡システム２では、送信側の撮像チップ４２から１本の信号線４９ａを用いて撮像信号をシリアル伝送し、受信側のプロセッサ装置１１では、ＣＤＲ回路７９により、シリアル伝送された撮像信号からクロック信号を抽出するとともに、これに位相同期したデータ信号を生成するので、伝送によりデータ信号とクロック信号との間にタイミングスキューが生じるといった問題は生じず、伝送の高速化及び安定化が図られる。これにより、プロセッサ装置１１では、撮像信号から各画素データを正確に検出することができ、画像の劣化や表示エラーといった不具合が防止される。
【００５３】
また、内視鏡システム２では、１本の信号線４９ａを用いて撮像信号をシリアル伝送することから、ケーブル５０を細線化し、電子内視鏡１０を細径化することができる。これにより、電子内視鏡１０が挿入される患者の負担が軽減される。
【００５４】
また、内視鏡システム２では、８Ｂ１０Ｂエンコーダ７３により撮像信号を、同じデータが所定期間以上連続しないように変換してからシリアル伝送を行っているため、伝送されるシリアル信号中においてデータの遷移回数が多くなり、立ち上がりエッジの出現頻度が増すため、ＣＤＲ回路７９では、ＰＤ９０により常に正確にクロック信号を抽出することができる。
【００５５】
なお、上記実施形態では、固体撮像素子４４をＣＭＯＳ型の固体撮像素子としているが、本発明はこれに限定されず、固体撮像素子４４をＣＣＤ型の固体撮像素子としても良い。
【００５６】
また、上記実施形態では、Ａ／Ｄ変換器７２により生成された８ビットの画素データを８Ｂ１０Ｂエンコーダ７３により１０ビットの画素データに変換するとしているが、本発明はこれに限定されず、変換前後のビット数は適宜変更しても良い。
【００５７】
また、上記実施形態では、１本の信号線を用いて撮像信号をシリアル伝送しているが、本発明はこれに限定されず、図９に示すように送信側のＰ／Ｓ変換器７５の後段に差動信号送信回路１００、受信側のＣＤＲ回路７９の前段に差動信号受信回路１０１をそれぞれ設け、差動信号送信回路１００と差動信号受信回路１０１の間を２本の信号線４９ｆ，４９ｇで接続することによりシリアルデータを差動信号として伝送するＬＶＤＳ（Low Voltage Differential Signaling）伝送方式により撮像信号のシリアル伝送を行っても良い。ＬＶＤＳ伝送方式を採用することにより、外来ノイズの影響を防止することができる。
【００５８】
また、上記実施形態では、撮像システムとして内視鏡システムを例示して説明したが、本発明はこれに限定されず、撮像装置と外部制御装置とが信号線を介して接続され、該信号線を介して撮像信号をシリアル伝送するものであれば、超音波振動子を用いて撮像を行う超音波内視鏡システムや、撮像機能を備える鏡筒が本体に着脱可能なデジタルカメラ、カメラとパソコンとからなるＷｅｂカメラシステム等、いかなる撮像システムにも適用可能である。
【図面の簡単な説明】
【００５９】
【図１】内視鏡システムの概略構成を示す図である。
【図２】電子内視鏡の先端部の前面を示す図である。
【図３】電子内視鏡の先端部の構成を示す拡大部分断面図である。
【図４】固体撮像素子の構成を示す回路図である。
【図５】撮像チップ及びプロセッサ装置の構成を示すブロック図である。
【図６】画素データのパラレル／シリアル変換を説明する説明図である。
【図７】ＣＤＲ回路の構成を示すブロック図である。
【図８】ＣＤＲ回路の動作を説明するタイミングチャートである。
【図９】ＬＶＤＳ伝送方式を採用した例を示すブロック図である。
【符号の説明】
【００６０】
２  内視鏡システム
１０  電子内視鏡
１１  プロセッサ装置（外部制御装置）
４２  撮像チップ（撮像装置）
４４  固体撮像素子
４５  周辺回路
４９  信号線
４９ａ〜４９ｆ  信号線
５０  ケーブル
７０  ＰＬＬ回路
７１  レジスタ
７２  Ａ／Ｄ変換器
７３  ８Ｂ１０Ｂエンコーダ
７４  ＰＬＬ回路
７５  パラレル／シリアル変換器
７６  主制御回路
７８  基準クロック発生器
７９  クロックデータリカバリ回路
８０  ＰＬＬ回路
８１  シリアル／パラレル変換器
８２  ８Ｂ１０Ｂデコーダ
８３  画像処理回路
１００  差動信号送信回路
１０１  差動信号受信回路
【図１】
2009201540.tif 000003
【図２】
2009201540.tif 000004
【図３】
2009201540.tif 000005
【図４】
2009201540.tif 000006
【図５】
2009201540.tif 000007
【図６】
2009201540.tif 000008
【図７】
2009201540.tif 000009
【図８】
2009201540.tif 000010
【図９】
2009201540.tif 000011