(57)【要約】【課題】複数製品に対応できるよう設計されるプリント回路板において、バイパスコンデンサの実装位置を変えることで、電源供給系インピーダンスを簡単に調整する。【解決手段】半導体集積回路１０１の電源端子１０２に接続された電源配線１０３には部品実装用のランドを１つ設け、バイパスコンデンサ１０６の電源側を実装する。バイパスコンデンサ１０６のグラウンド側は、半導体集積回路１０１のグラウンド端子１０４に接続されたグラウンド配線１０５上に設けた円弧状のランドからなる接続部１０７に実装する。プリント回路板の電源供給系インピーダンスに応じて、バイパスコンデンサ１０６の実装角度を接続部１０７上で任意に変更することができる。【選択図】図１
2009224631.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路と、
前記半導体集積回路の電源端子に電源電位を供給する電源配線と、
前記半導体集積回路のグラウンド端子にグラウンド電位を供給するグラウンド配線と、
前記電源配線と前記グラウンド配線の間に配置されたバイパスコンデンサと、
前記バイパスコンデンサの電源端子を前記電源配線に接続する第１の接続部と、
前記バイパスコンデンサのグラウンド端子を前記グラウンド配線に接続する第２の接続部と、を備えており、
前記第２の接続部は、前記グラウンド配線に沿って間隔をおいて配設された複数のランドを有し、前記第１の接続部を中心として前記バイパスコンデンサの実装角度を変えることで、前記複数のランドのそれぞれに前記バイパスコンデンサのグラウンド端子を接続可能であることを特徴とするプリント回路板。
【請求項２】
半導体集積回路と、
前記半導体集積回路の電源端子に電源電位を供給する電源配線と、
前記半導体集積回路のグラウンド端子にグラウンド電位を供給するグラウンド配線と、
前記電源配線と前記グラウンド配線の間に配置されたバイパスコンデンサと、
前記バイパスコンデンサの電源端子を前記電源配線に接続する第１の接続部と、
前記バイパスコンデンサのグラウンド端子を前記グラウンド配線に接続する第２の接続部と、を備えており、
前記第２の接続部は、前記グラウンド配線に沿って延在するランドを有し、前記第１の接続部を中心として前記バイパスコンデンサの実装角度を変えることで、前記ランドの異なる部位に前記バイパスコンデンサのグラウンド端子を接続可能であることを特徴とするプリント回路板。
【請求項３】
前記グラウンド配線は、前記第１の接続部を中心とする円弧状又は略円弧状の配線部を有し、前記配線部に前記第２の接続部が配置されていることを特徴とする請求項１又は２記載のプリント回路板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源・グラウンド配線間にバイパスコンデンサを実装したプリント回路板に関するものである。
【背景技術】
【０００２】
半導体集積回路の高速化、低電圧化により、電源供給系設計の重要性が増してきている。例えば、出力バッファが複数ビット同時動作することで電源電位変動やタイミングが問題となる同時動作ノイズ（ＳＳＮ）がある。その他に、内部回路動作起因の電源電位変動がプリント回路板の電源・グラウンドプレーンを共振させたり、出力バッファに重畳してプリント回路板全面に広がるようなノイズが問題となる放射ノイズ（ＥＭＩ）もある。
【０００３】
従来、上記のような問題が発生しないように半導体集積回路近傍の電源供給系である電源・グラウンド配線間にはバイパスコンデンサを配置する。そのバイパスコンデンサから電荷供給をスムーズに行うために、半導体集積回路からバイパスコンデンサまでのインピーダンスをできる限り低く設計するのが一般的である。その経路におけるインピーダンス（Ｚ）の周波数特性は、パッケージやプリント回路板及びバイパスコンデンサなどの部品により決定され、電気素子としてはインダクタンス（Ｌ）、キャパシタンス（Ｃ）、レジスタンス（Ｒ）で表現できる。各電気素子Ｌ、Ｃ、ＲとインピーダンスＺの関係は、以下の式で表される。
【０００４】
【数１】
2009224631.tif 000003
ここで、ｆ；周波数［Ｈｚ］、Ｌ；インダクタンス［Ｈ］、Ｃ；キャパシタンス［Ｆ］、Ｒ；レジスタンス［Ω］
【０００５】
上式からも分かるように、インピーダンスはインダクタンスには比例し、キャパシタンスには反比例する関係である。また、特定の周波数ではインピーダンスがゼロになる（実際には、レジスタンス値になる）共振を起こす。この共振が電源供給系設計を困難にする場合がある。
【０００６】
バイパスコンデンサの定数は、半導体集積回路の内部容量から必要とされる電荷を供給するために、０．１μＦ程度の容量を持ったコンデンサが選択されることが多い。この場合、概ね数十ＭＨｚ帯に共振点が表れるため、高周波領域ではインダクタンス成分が支配的となる。従って、インダクタンスを低減させるためにパッケージ及びプリント回路板の新規構造や、その構造を活かした端子配置とバイパスコンデンサ実装方法などを工夫した提案がなされてきている。
【０００７】
また、バイパスコンデンサが持つ等価直列インダクタンスに着目し、バイパスコンデンサを複数並べ、相互インダクタンスを低下させる手法もある。さらには、バイパスコンデンサに流れる電流方向を考慮した実装をすることで、よりインダクタンスを低下させる構造も提案されている（特許文献１参照）。
【０００８】
複数のコンデンサを実装する場合、高周波成分の電荷供給を補うために１０００ｐＦ程度、もしくは１００ｐＦ程度の容量を持ったコンデンサが選定される。容量値の異なる２つのコンデンサを用いた場合のインピーダンスは、前述した共振の他に、並列回路としたことで反共振が発生する。この反共振は、特定の周波数ではインピーダンスが無限大となる（実際には、レジスタンス値で有限となる）。すなわち、インピーダンスが高い周波数が存在してしまうことになる。これもまた電源供給系設計を困難にする場合がある。
【０００９】
その対策として、電源電位変動の大きな周波数に対して、共振点となる低いインピーダンスを合わせることで、ノイズ抑制を狙う提案がされている（特許文献２参照）。また、共振及び反共振点でのインピーダンス値が極端な値とならないようにレジスタンス成分を挿入する提案もされている（特許文献３参照）。
【００１０】
以上のように、電源供給系インピーダンスをできる限り低減させる構成や、共振及び反共振を調整する方法は数多く提案されている。
【００１１】
【特許文献１】特開２００５−５０９６２号公報
【特許文献２】特開２００２−８３９２０号公報
【特許文献３】特開２０００−１２３８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ＬＳＩ上流設計ではＳＳＮなどの動作タイミングに影響を与えるような要因を排除する電源供給系設計を行うことから、電源供給系インピーダンスをできる限り低くする、すなわちインダクタンス値を低減させるのが一般的である。一方で、製品形態、構造によって決まるＥＭＩは、インダクタンス値を低減させることでＬＳＩからのノイズがプリント回路板に漏れ出してしまう問題が発生する。そのために、バイパスコンデンサの電源端子から電源供給源（例えば、ＤＣ／ＤＣコンバータなど）までのインダクタンス値を大きくするパターンや部品などを配置し、高周波ノイズがプリント回路板全体に拡がりを抑制する手段を取る。
【００１３】
上記の問題をバランス良くコントロールして設計することは、以下の観点から非常に困難である。第１に、設計段階で取り扱える情報にも限界があるため、設計段階の見積もり状態と実機との状態に差分がある。第２に、低コスト化の流れから特定用途用半導体集積回路（ＡＳＩＣ）等は、複数製品に対応できるよう設計されるため、製品によって構造、形状の違うプリント回路板に実装されると電源供給系インピーダンスが異なる。また、製品によっては動作周波数も異なるため、設計時に設定した電源供給系インピーダンス特性とはある程度誤差がある。第３に、製造上、プリント回路板の電源供給系インピーダンスにバラツキが発生するなどの問題がある。
【００１４】
上記従来例は電源供給系インピーダンスをできる限り低減したり、ノイズのプリント回路板への拡がりを抑制するための手法や構造である。また、設計情報を基に共振及び反共振を調節した構造の提案である。そのため、試作後に電源供給系インピーダンスに違いが生じた場合、インピーダンスを調整するためにプリント回路板を再設計、製造するか、その他の対処で問題解決しなければならなかった。また、バイパスコンデンサの容量及びインダクタンス成分を変更することで共振及び反共振をコントロールしているが、２つのパラメータを同時に変更して共振及び反共振を微調整することは非常に難しい。
【００１５】
本発明は、設計情報と実機、製造間に発生するインピーダンスのバラツキを容易かつ安価に調整することで、誤動作リスクを高めることなく、電源ノイズを効果的に低減することのできるプリント回路板を提供することを目的とするものである。
【課題を解決するための手段】
【００１６】
上記目的を達成するため、本発明のプリント回路板は、半導体集積回路と、前記半導体集積回路の電源端子に電源電位を供給する電源配線と、前記半導体集積回路のグラウンド端子にグラウンド電位を供給するグラウンド配線と、前記電源配線と前記グラウンド配線の間に配置されたバイパスコンデンサと、前記バイパスコンデンサの電源端子を前記電源配線に接続する第１の接続部と、前記バイパスコンデンサのグラウンド端子を前記グラウンド配線に接続する第２の接続部と、を備えており、前記第２の接続部は、前記グラウンド配線に沿って間隔をおいて配設された複数のランドを有し、前記第１の接続部を中心として前記バイパスコンデンサの実装角度を変えることで、前記複数のランドのそれぞれに前記バイパスコンデンサのグラウンド端子を接続可能であることを特徴とする。
【発明の効果】
【００１７】
バイパスコンデンサのグラウンド端子側を、半導体集積回路のグラウンド端子までの配線距離が異なる位置に接続することで、バイパスコンデンサまでのグラウンド配線の長さを変えることができる。すなわち、配線長をプリント回路板の実状に応じて自由に選択することで、インピーダンスを上げたり、下げたり、微調整することが可能となる。このとき、グラウンド端子の位置を変えるため、高周波ノイズがプリント回路板全体に拡がることを抑制するために設ける、バイパスコンデンサの電源端子から電源供給源までのインダクタンス値は変化しない。グラウンド端子の位置を変更することで、プリント回路板の電源供給系へのノイズが増大することはない。一般的に、ノイズ対策は費用と時間が膨大にかかるが、本発明によれば、基板を再設計することなく、インピーダンスを容易に微調整可能なため、誤動作リスクを高めることなく、電源ノイズを効果的に低減させることができる。
【００１８】
バイパスコンデンサの実装角度を変えるだけで、同じバイパスコンデンサを用いてバイパスコンデンサまでのグラウンド配線の長さを変えてインピーダンスを調整する。同一のバイパスコンデンサを用いることでキャパシタンス値は同一のため、インピーダンスの共振及び反共振特性に複雑な影響を与えず、配線長によって決まる特性のみで自由にインピーダンスを上げたり、下げたり、微調整することが可能となる。また、部品コストが別途かかることはない。
【発明を実施するための最良の形態】
【００１９】
本発明を実施するための最良の形態を図面に基づいて説明する。
【００２０】
図１に示すように、半導体集積回路１０１の電源端子１０２と接続された電源配線１０３上の１箇所に、部品実装用のランド（第１の接続部）を設ける。グラウンド端子１０４に基準電位を供給するグラウンド配線１０５には、円弧状又は略円弧状の配線部を設ける。電源配線１０３上のランドにバイパスコンデンサ１０６の電源端子側を接続し、グラウンド側は、グラウンド配線１０５の円弧状又は略円弧状の配線部に沿って延在するランドからなる接続部（第２の接続部）７に接続する。
【００２１】
グラウンド配線上に長手方向に間隔をおいて配設された複数のランドからなる接続部を設けて、複数あるランドのうちの１つに実装する構成でもよい。
【実施例１】
【００２２】
図１〜６は実施例１を説明する。
【００２３】
図１では、ＱＦＰパッケージタイプの半導体集積回路１０１とバイパスコンデンサ１０６の実装形態を示す。このプリント回路板は、ＱＦＰパッケージタイプの半導体集積回路１０１と、半導体集積回路１０１の電源端子１０２に電源を供給する電源配線１０３と、半導体集積回路１０１のグラウンド端子１０４に基準電位を供給するグラウンド配線１０５を備える。電源配線１０３とグラウンド配線１０５間にバイパスコンデンサ１０６を実装し、グラウンド配線１０５にバイパスコンデンサ１０６のグラウンド側を接続する接続部１０７は、円弧状に延在するランドを有する。この構成により、バイパスコンデンサ１０６を電源配線１０３上のランドを中心に回転させ、実装角度を変えることで、グラウンド配線１０５上のランドの異なる部位に接続可能となる。
【００２４】
バイパスコンデンサ１０６の接続後は、電源は基幹電源電位供給配線１０９へ接続し、グラウンドは基幹基準電位供給配線１１０へ接続する。このとき、バイパスコンデンサ１０６のグラウンド端子側は、グラウンド配線１０５の接続部１０７に、自由な角度で実装可能である。このため、ＱＦＰパッケージタイプの半導体集積回路１０１の電源端子１０２までのインダクタンス値を連続的に変更することができ、電源系インピーダンスの微調整が可能となる。
【００２５】
図２は、ＢＧＡパッケージタイプの半導体集積回路とバイパスコンデンサの実装形態を示す。このプリント回路板では、ＢＧＡパッケージタイプの半導体集積回路２０１と、半導体集積回路２０１の電源端子ボール２０２に電源を供給する電源配線２０３は、ビア２０４を介して電源配線１０３に接続される。また、半導体集積回路２０１のグラウンド端子ボール２０５に基準電位を供給するグラウンド配線２０６は、ビア２０７を介してグラウンド配線１０５に接続される。図１の装置と同様に、グラウンド配線１０５にバイパスコンデンサ１０６のグラウンド側を実装する接続部１０７を円弧状のランドによって構成することで、バイパスコンデンサ１０６を接続部１０７の異なる部位に接続可能となる。バイパスコンデンサ１０６の接続後は、電源は基幹電源電位供給配線へビア２０８を介して接続し、グラウンドは基幹グラウンド電位供給配線へビア２０９を介して接続する。
【００２６】
バイパスコンデンサ１０６のグラウンド端子側は、接続部１０７上に自由な角度で実装可能である。このため、ＢＧＡパッケージタイプの半導体集積回路２０１のグラウンド端子ボール２０５までのインダクタンス値を連続的に変更することができ、電源系インピーダンスの微調整が可能となる。
【００２７】
図３〜５は、図２の装置において、バイパスコンデンサ１０６の実装例を実装角度ごとに説明するものである。
【００２８】
図３は、バイパスコンデンサ１０６を電源端子１０３に対して、９０°の実装角度で直交して実装する場合を示す。この場合のインダクタンス値は調整幅のちょうど真中であることを示している。
【００２９】
図４は、バイパスコンデンサ１０６を電源端子１０３に対して、４５°の実装角度で実装する場合を示す。この場合のインダクタンス値は調整幅の最大値である。
【００３０】
図５は、バイパスコンデンサ１０６を電源端子１０３に対して、１３５°の実装角度で実装する場合を示す。この場合のインダクタンス値は調整幅の最小値である。
【００３１】
図６は一変形例を示すもので、バイパスコンデンサ１０６を電源端子１０３に対して実装角度２１０°で実装する場合を示す。この場合のインダクタンス値は調整幅の７／９であることを示している。
【００３２】
図７は別の変形例を示すもので、バイパスコンデンサ１０６のグラウンド端子が接続される接続部１０７が、複数の直線状に延在するランド１０７ａ、１０７ｂ、１０７ｃによって略円弧状に構成される。
【００３３】
〔具体例〕
図３〜６の実装形態について、具体的な調整インダクタンス値を算出した結果を、表１に示す。算出条件は、グラウンド配線幅を０．３ｍｍと３ｍｍの２通りとした場合で、層間は０．２ｍｍ、比誘電率は４．３として、バイパスコンデンサは１６０８サイズを選定した場合である。このように、インダクタンス値で定義すれば、調整幅を予測できるため、効果的にノイズを低減できる。
【００３４】
【表１】
2009224631.tif 000004
【実施例２】
【００３５】
図８は実施例２を説明するものである。電源配線１０３上の１箇所にバイパスコンデンサ１０６を接続するランド（第１の接続部）を設け、グラウンド配線１０５の、円弧状の配線部に、間隔をおいて配設された複数のランド１１７ａ、１１７ｂ、１１７ｃからなる接続部１１７を設ける。バイパスコンデンサ１０６は、電極配線１０３上のランドを中心として実装角度を変えることで、グラウンド端子側をランド１１７ａ、１１７ｂ、１１７ｃのうちのどれにでも実装可能であるため、インダクタンス値を段階的に調整することができる。この場合、インダクタンス値は３つ選択可能である。
【００３６】
グラウンド配線１０５上のランドの数を増やせば、その数だけ調整の段階を持たせることが可能である。また、グラウンド配線１０５はレジストされているため、実装時の半田流れが防止でき、実装信頼性を高めることができる。
【００３７】
図９〜１１は、それぞれ実施例２の変形例を示す。
【００３８】
図９は、複数のランド１１７ａ、１１７ｂ、１１７ｃ間を、これらのランド幅よりも細い配線１１５によって接続し、インダクタを形成する第１の変形例を示す。この場合、インダクタンス成分が大きくなるのでインピーダンス調整幅が広がることになる。また、調整の段階の幅も広がることになる。
【００３９】
逆に、太い配線にてインダクタを形成した場合は、インダクタンス成分が小さくなるのでインピーダンス調整幅が狭まることになる。また、調整の段階の幅も狭まることになる。
【００４０】
図１０は、複数のランド１１７ａ、１１７ｂ、１１７ｃ間をミアンダ配線１２５で接続し、インダクタを形成する第２の変形例を示す。
【００４１】
図１１では、複数のランド１１７ａ、１１７ｂ、１１７ｃ間をビア１３５ａで別の層、例えば２層もしくは３層に配置した配線１３５ｂと接続して、さらにビア１３５ｃで再度表層グラウンド配線上のランドに接続することでインダクタを形成する構造としている。
【００４２】
上記の変形例は、いずれも、実装面積を増大させることなく、インダクタンスの調整幅を広げることが可能である。
【図面の簡単な説明】
【００４３】
【図１】実施例１に係るＱＦＰパッケージタイプの半導体集積回路とバイパスコンデンサの実装形態を示す図である。
【図２】実施例１に係るＢＧＡパッケージタイプの半導体集積回路とバイパスコンデンサの実装形態を示す図である。
【図３】実施例１において、バイパスコンデンサの実装角度を９０°とした時を説明する図である。
【図４】実施例１において、バイパスコンデンサの実装角度を４５°とした時を説明する図である。
【図５】実施例１において、バイパスコンデンサの実装角度を１３５°とした時を説明する図である。
【図６】実施例１において、バイパスコンデンサの実装角度を２１０°とした時を説明する図である。
【図７】実施例１の一変形例を示す図である。
【図８】実施例２の主要部を説明する図である。
【図９】実施例２の一変形例の主要部を説明する図である。
【図１０】実施例２の別の変形例の主要部を説明する図である。
【図１１】実施例２のさらに別の変形例の主要部を説明する図である。
【符号の説明】
【００４４】
１０１    ＱＦＰパッケージタイプの半導体集積回路
１０２    電源端子
１０３、２０３    電源配線
１０４    グラウンド端子
１０５、２０６    グラウンド配線
１０６    バイパスコンデンサ
１０７    接続部
１１５    細い配線
１２５    ミアンダ配線
１３５ａ、１３５ｃ、２０４、２０７、２０８    ビア
２０１    ＢＧＡパッケージタイプの半導体集積回路
２０２    電源端子ボール
２０５    グラウンド端子ボール
【図１】
2009224631.tif 000005
【図２】
2009224631.tif 000006
【図３】
2009224631.tif 000007
【図４】
2009224631.tif 000008
【図５】
2009224631.tif 000009
【図６】
2009224631.tif 000010
【図７】
2009224631.tif 000011
【図８】
2009224631.tif 000012
【図９】
2009224631.tif 000013
【図１０】
2009224631.tif 000014
【図１１】
2009224631.tif 000015