(57)【要約】【課題】半導体集積回路上に形成され、チップ面積が小さく、低電圧から動作し、温度特性の小さな1V以下の基準電圧を供給する基準電圧回路を提供する。【解決手段】ダイオード（Q1）と抵抗（R4）の並列回路からなる第1の電流−電圧変換回路と、並列接続されたダイオード群（Q2）とダイオード群（Q2）の端子間に直列接続された抵抗（R1、R2）と、ダイオード群（Q2）とグランド間に接続された抵抗（R3）よりなる第２の電流−電圧変換回路と、前記第1、及び第2の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路（M1、M2）と、記第1の電流−電圧変換回路の所定の出力電圧と前記第2の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段（AP1）と、有し、第1、又は第2の電流−電圧変換回路の中間端子電圧を基準電圧Vrefとする。【選択図】図８
2009251877.tif 000002
【特許請求の範囲】
【請求項１】
第１の電流−電圧変換回路及び第２の電流−電圧変換回路と、
前記第１の電流−電圧変換回路及び前記第２の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第１の電流−電圧変換回路及び／又は前記第２の電流−電圧変換回路の中間端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
【請求項２】
前記第１の電流−電圧変換回路は、
ダイオードと、
前記ダイオードに並列接続される抵抗と、
を備え、
前記第２の電流−電圧変換回路は、
並列接続された複数のダイオードと、
前記複数のダイオードに並列接続された第１の抵抗と、
前記複数のダイオードと前記第１の抵抗の並列回路に直列接続される第２の抵抗と、
を備え、
前記第２の電流−電圧変換回路の並列接続された前記第１の抵抗の中間端子電圧を基準電圧とする、ことを特徴とする請求項１に記載の基準電圧回路。
【請求項３】
前記第１の電流−電圧変換回路は、
ダイオードを備え、
前記第２の電流−電圧変換回路は、
並列接続された複数のダイオードと、
前記複数のダイオードに並列接続された第１の抵抗と、
前記複数のダイオードと前記第１の抵抗の並列回路に直列接続される第２の抵抗と、
を備え、
前記第２の電流−電圧変換回路の並列接続された前記第１の抵抗の中間端子電圧を基準電圧とする、ことを特徴とする請求項１に記載の基準電圧回路。
【請求項４】
前記第１の電流−電圧変換回路は、
ダイオードを備え、
前記第２の電流−電圧変換回路は、
並列接続された複数のダイオードと、
前記複数のダイオードに並列接続された第１の抵抗と、
前記複数のダイオードと前記第１の抵抗の並列回路に直列接続される第２の抵抗と、
前記並列回路と前記第２の抵抗の直列回路に並列接続される第３の抵抗と、
を備え、
前記第２の電流−電圧変換回路の並列接続された前記第１の抵抗の中間端子電圧を基準電圧とする、ことを特徴とする請求項１に記載の基準電圧回路。
【請求項５】
前記第１の電流−電圧変換回路は、
ダイオードと、
前記ダイオードと並列接続された抵抗と、
を備え、
前記第２の電流−電圧変換回路は、
並列接続された複数のダイオードと、
前記複数のダイオードに並列接続された第１の抵抗と、
前記複数のダイオードと前記第１の抵抗の並列回路に直列接続される第２の抵抗と、
前記並列回路と前記第２の抵抗の直列回路に並列接続される第３の抵抗と、
を備え、
前記第２の電流−電圧変換回路の並列接続された前記第１の抵抗の中間端子電圧を基準電圧とする、ことを特徴とする請求項１に記載の基準電圧回路。
【請求項６】
前記第１の電流−電圧変換回路は、
ダイオードと、
前記ダイオードに並列接続された第１の抵抗と、
前記ダイオードと前記第１の抵抗の並列回路に直列接続される第２の抵抗と、
を備え、
前記第２の電流−電圧変換回路は、
並列接続された複数のダイオードと、
前記複数のダイオードに並列接続された第３の抵抗と、
前記複数のダイオードと前記第３の抵抗の並列回路に直列接続される第４の抵抗と、
前記並列回路と前記第４の抵抗の直列回路に並列接続される第５の抵抗と、
を備え、
前記第２の電流−電圧変換回路の並列接続された前記第３の抵抗の中間端子電圧を基準電圧とする、ことを特徴とする請求項１に記載の基準電圧回路。
【請求項７】
前記第１の電流−電圧変換回路は、
ダイオードと、
前記ダイオードに並列接続された第１の抵抗と、
前記ダイオードと前記第１の抵抗の並列回路に直列接続される第２の抵抗と、
前記並列回路と前記第２の抵抗の直列回路に並列接続される第３の抵抗と、
を備え、
前記第２の電流−電圧変換回路は、
並列接続された複数のダイオードと、
前記複数のダイオードに並列接続された第４の抵抗と、
前記複数のダイオードと前記第４の抵抗の並列回路に直列接続される第５の抵抗と、
前記並列回路と前記第５の抵抗の直列回路に並列接続される第６の抵抗と、
を備え、
前記第１の電流−電圧変換回路の並列接続された前記第１の抵抗、及び／又は、前記第２の電流−電圧変換回路の並列接続された前記第４の抵抗の中間端子電圧を基準電圧とする、ことを特徴とする請求項１に記載の基準電圧回路。
【請求項８】
第１の電流−電圧変換回路及び第２の電流−電圧変換回路と、
前記第１の電流−電圧変換回路及び前記第２の電流−電圧変換回路に接続される共通の抵抗と、
前記第１の電流−電圧変換回路及び前記第２の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第１の電流−電圧変換回路及び／又は第２の電流−電圧変換回路の中間端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
【請求項９】
第１の電流−電圧変換回路及び第２の電流−電圧変換回路と、
前記第１の電流−電圧変換回路及び前記第２の電流−電圧変換回路に接続される共通の抵抗と、
前記第１の電流−電圧変換回路及び前記第２の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第１の電流−電圧変換回路及び／又は前記第２の電流−電圧変換回路の中間端子電圧を基準電圧とし、
前記第１及び第２の電流−電圧変換回路がそれぞれ請求項２乃至７のいずれか１項に記載の第１及び第２の電流−電圧変換回路である、ことを特徴とする基準電圧回路。
【請求項１０】
前記制御手段は、２つの端子電圧を正相入力端子と逆相入力端子よりそれぞれ入力し、出力端子が、前記カレントミラー回路の共通ゲートに接続された演算増幅器を備えている、ことを特徴とする請求項１乃至９のいずれか１項に記載の基準電圧回路。
【請求項１１】
前記制御手段は、
第１のカレントミラー回路及び第２のカレントミラー回路を含み、
前記第１のカレントミラー回路を構成するトランジスタは前記第２のカレントミラー回路を構成するトランジスタと極性が異なり、
前記第１のカレントミラー回路を構成する第１及び第２のトランジスタのソースが前記第１及び第２の電流−電圧変換回路にそれぞれ接続され、
前記第１のトランジスタのゲートとドレインは共通接続され、前記第２のカレントミラー回路を構成する第３のトランジスタのドレインに接続され、
前記第２のカレントミラー回路を構成する第４のトランジスタのゲートとドレインは共通接続され、前記第２のトランジスタのドレインと接続される、ことを特徴とする請求項１乃至１０のいずれか１項に記載の基準電圧回路。
【請求項１２】
前記制御手段は、
第１乃至第４のカレントミラー回路を含み、
前記第１及び第２のカレントミラー回路を構成するトランジスタは同一極性とされ、
前記第３及び第４のカレントミラー回路を構成するトランジスタは同一極性とされ、且つ、前記第１及び第２のカレントミラー回路を構成するトランジスタと極性が異なり、
前記第１のカレントミラー回路を構成する第１及び第２のトランジスタのソースが、前記第１及び第２の電流−電圧変換回路にそれぞれ接続され、
前記第１及び第２のトランジスタの共通ゲートは前記第２のカレントミラー回路を構成する第３及び第４のトランジスタのうち前記第３のトランジスタのドレインに接続され、第４のトランジスタのゲートとドレインは共通接続され、
前記第１のトランジスタのドレインと前記第２のトランジスタのドレインは、前記第３及び第４のカレントミラー回路を構成する第５及び第６のトランジスタ、及び第７及び第８のトンジスタのうち、ゲートとドレインが共通接続された前記第５のトランジスタと前記第７のトランジスタにそれぞれ接続され、前記第６のトランジスタと前記第８のトランジスタを介してそれぞれ、前記第３のトランジスタと前記第４のトランジスタに接続され、
前記第３のトランジスタと前記第４のトランジスタのソースは、前記第１又は第２の電流−電圧変換回路に相当する、第３及び第４の電流−電圧変換回路にそれぞれ接続される、ことを特徴とする請求項１乃至１０のいずれか１項に記載の基準電圧回路。
【請求項１３】
前記制御手段は、
第１のカレントミラー回路及び第２のカレントミラー回路を含み、
前記第１のカレントミラー回路を構成する第１乃至第３のトランジスタは、前記第２のカレントミラー回路を構成する第４乃至第６のトランジスタと極性が異なり、
前記第１のカレントミラー回路において、前記第１及び第２のトランジスタのソースは前記第１及び第２の電流−電圧変換回路にそれぞれ接続され、
前記第１及び第２のトランジスタの共通ゲートは、前記第３のトランジスタの共通接続されたゲートとドレインに接続され、前記第３のトランジスタのソースは、前記第１又は第２の電流−電圧変換回路に相当する第３の電流−電圧変換回路に接続され、
前記第２のカレントミラー回路において、前記第４のトランジスタのゲートとドレインが共通接続されて前記第１のトランジスタのドレインに接続され、ソースは抵抗を介して電源に接続され、
前記第４及び第５のトランジスタのゲートが共通接続されて、逆ワイドラーカレントミラー回路を構成し、
前記第５のトランジスタのドレインは、前記第２のトランジスタのドレインと前記第６のトランジスタのゲートに接続され、前記第６のトランジスタのドレインは前記第３のトランジスタのドレインに接続され、ソースは電源に接続される、ことを特徴とする請求項１乃至１０のいずれか１項に記載の基準電圧回路。
【請求項１４】
前記ダイオードは、ダイオード接続されたバイポ−ラトランジスタよりなる、ことを特徴とする請求項１乃至１３のいずれか１項に記載の基準電圧回路。
【請求項１５】
請求項１乃至１４のいずれか１項に記載の基準電圧回路を備えた半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、CMOS基準電圧回路に関し、特に半導体集積回路上に形成され、チップ面積が小さく、低電圧から動作し、温度特性の小さな1V以下の基準電圧を供給するCMOS基準電圧回路に関する。
【背景技術】
【０００２】
基準電圧回路といえば、これまでは、温度補償された1.2V前後の基準電圧を出力するものが一般的であった。例えば、US Patent（R. C. Dobkin and R. J. Widlar ,“Electrical Regulator Apparatus Including a Zero Temperature Coefficient Voltage Reference Circuit,” US Patent No. 3,617,859(Nov. 2, 1971).）には良く知られた基準電圧回路が記述されており（図１参照）、後に共同発明者(co-inventor)、あるいは第二発明者(second inventor)であるワイドラー(Widlar)の単独筆者により著わされたIEEEの論文により、共同発明者(co-inventor)、あるいは第二発明者(second inventor)の名(Widlar)を冠して呼ばれるという不可思議な事態になっている。
【０００３】
US PatentでDobkin et. al.と言えばUS. 3,617,859（米国特許第3,617,859号）のことであり、Widlarは表立っては出てこない。しかし、Widlar voltage referenceと言えば、ISSCC'78に記載された回路（図２参照）を指す。
【０００４】
図２の回路は、温度補償された0.2V前後の基準電圧を出力するとされるが、回路解析が成されていないために、あるいは、回路解析を困難にする抵抗が2本(R1とR4)挿入されているために、この筆者であるワイドラー(Widlar)を除くと、以降四半世紀に亘り無視されてきた。
【０００５】
唯一例外は、Widlar voltage referenceと同一の動作原理（、但し、Widlar voltage referenceの動作原理が明らかにされたのはESSCIRC'2006においてであるが、）で動作するNagano(特許文献１：US 4,319,180) (図3参照）があることである。この案件は、特願昭54-80099号として1979年6月に出願されている（特開昭56-4818号公報）。特開昭56-4818号公報の明細書の中では、この回路の動作原理を詳しく、しかも分かり易く展開しているのであるが、国内、海外ともに無視されて忘れ去られていた。
【０００６】
1970年代と言えば、ISSCCは小さなカンファレンスであり、IEEEの論文誌Journal of Solid-State Circuitsも隔月の発行であり、ICデザイナーの数も限られていた。それ以上に重要なことは、当時においては、電源電圧は、カーバッテリーの24Vや12Vに代表されるように高電圧が一般的であり、せいぜい8V程度であり、1980年代になり、5V電源が一般的になり、1990年代には3.3Vと急激に低下していき、現在では1.2Vやそれ以下の場合が多く見受けられるようになってしまった。
【０００７】
こうした電源電圧の低下は半導体集積回路のプロセスの微細化に伴う現象であることは良く知られていよう。この時代には、低電圧(Low voltage)はマイナーなように思われようが、1970年代後半には、電池1本で動作する機器も現れ始める。ポケットベル/ページャーがあり、RC-13（ポケベル）は、1977年に発売された。ウォークマンの発売は、1979年である。1978年のISSCC'78で“Low Voltage Techniques”が講演された理由はあるのである。
【０００８】
その後、こうしたワイドラー(Widlar)やNagano（長野）のやり方は、四半世紀の間無視されていたが、ISCAS'2005になってまた現れ始めた。
【０００９】
電源電圧が1V以下になれば、こうした電源電圧でも動作する基準電圧回路が求められるのは当然であるし、基準電圧が1.2Vとなる従来の基準電圧では用をなさず、基準電圧が0.2V以下であっても利用が可能であるからであろう。
【００１０】
あるいは、この種の回路には、2004年8月に出願されたOzawa (特許文献２：US 7,053,694)が見受けられるのであるが、この明細書に記載されている回路動作は、この分野において長きに亘り、最も多くの特許を登録して来ている本願発明者にははなはだ疑わしいものである。
【００１１】
本願は、特願2007-121032 (特願2006-281619）、特願2007-233003（本願出願時未公開）に引き続いて、この種の0.25V以下の基準電圧を出力する基準電圧回路を提供するものであり、基本となる回路は上述したOzawa（小澤)の回路（図４）を正常動作するように改善したものである。
【００１２】
以下に本発明による関連技術の分析を与える。
【００１３】
関連技術の回路として図５、図３、図４に示した基準電圧について詳細に説明する。
【００１４】
図５は、1.2Vの基準電圧を出力する従来の基準電圧回路の典型的な回路である。この回路の出展は不明であるが、回路そのものは広く知られている。1.2Vの基準電圧を出力する従来の基準電圧回路として、本願でも、図１を掲載しているが、図１の回路解析からは有効な結果は得られない。ここでは、理解し易い図５について回路解析する。
【００１５】
図５において、
ダイオードD1からなる第1の電流−電圧変換回路と、  N個並列接続されたダイオードD2と該並列接続されたダイオードD2に直列接続された抵抗R1からなる第2の電流−電圧変換回路(I-V2)と、
抵抗R2とダイオードD3の直列回路からなる第3の電流−電圧変換回路と、
ソースが電源VDDに接続されゲートが共通接続され、カレントミラーを構成するpチャネルMOSトランジスタM1、M2、M3と、
トランジスタM1のドレインとダイオードD1のアノードの接続点に反転端子（−）が接続され、トランジスタM2のドレインと抵抗R1の接続点に非反転端子（＋）が接続され、MOSトランジスタM1、M2、M3の共通ゲートに出力が接続された演算増幅器（OP amp）(AP1)とを備え、トランジスタM3のドレインと抵抗R2の接続点から基準電圧Vrefが取り出される。
【００１６】
カレントミラー比は等しく、トランジスタM1、M2、M3の出力電流I1、I2、I3はいずれも等しいものとする。ここで、電流I1は第1の電流−電圧変換回路(I-V1)を構成するダイオードD1に直接流れて電圧変換されるが、第2の電流−電圧変換回路(I-V2)については、電流I2は抵抗R2を介して並列ダイオードD2に流れる。
【００１７】
図５において、OP ampによりVA＝VBに制御されているから、
VA＝VF1＝VB                                            (1)
となる。  
【００１８】
I2はダイオードD1の順方向電圧VF1とダイオードD2の順方向電圧VF2の差電圧を抵抗R1で除した値で与えられる。
I1＝I2＝I3
＝(VF1−VF2)/R1
＝ΔVF/R1                                            (2)
【００１９】
また、D1を単位ダイオードとすると、
VF1＝VTln(I1/IS)、VF2＝VTln{I1/(NIS)}（ただし、ISは飽和電流、VTは熱温度であり、VT＝kT/qで与えられる（Tは絶対温度[K]、ｋはボルツマン定数、qは単位電子電荷））
から、
ΔVF＝VF1−VF2＝VTln(N)                                    (3)
と表わされる。
【００２０】
したがって、
Vref＝VF3＋R2I3＝VF3＋(R2/R1) VT ln(N)                          (4)
と表わされる。
【００２１】
したがって、基準電圧Vrefが、温度特性が相殺された電圧であるためには、
2009251877.tif 000003
が成り立つ必要がある。
【００２２】
ここで、VF3はおよそ−1.9mV/℃の温度特性を持つ。熱電圧VTの温度特性は0.0853 mV/℃である。すなわち、負の温度特性を持つVF3と正の温度特性を持つVTを(R2/R1) ln(N)で重み付け加算することで、Vrefの温度特性をほぼ相殺することができる。
【００２３】
したがって、VF3を常温で600mVとすれば、(R2/R1)ln(N)の値はおよそ23に設定すれば{}内の温度特性は相殺できることになる。
【００２４】
その場合に、Vrefの値はおよそ1.2Vとなる。すなわち、1.2V≒600mV＋23×26mVとなっている。あるいは、(4)式の両辺を((R2/R1) ln(N)＝23)で割ると、
2009251877.tif 000004
となっていることが分かる。
【００２５】
何も基準電圧回路はシリコンSiの０K（絶対零度）におけるバンドギャップ(bandgap)電圧1.205Vを引き出す回路ではなく、単に負の温度特性と正の温度特性を相殺する回路であり、図１や図５に示した回路では、たまたま、このSiの０Kにおけるバンドギャップ(bandgap)電圧1.205Vに近い電圧が得られるだけである。
【００２６】
次に、図３は、この種の250mV以下の基準電圧を出力する基準回路において、その動作を明確に説明した最初の例である。このNagano（長野）の基準電圧回路においては200mVの基準電圧を出力するように設定されている。
【００２７】
図３において、エミッタ接地されたトランジスタQ7のベースは直列抵抗R5とR6の中間端子に接続され、トランジスタQ7と直列抵抗R5とR6は定電流源I0により駆動されている。
定電流源I0は100μAの電流をトランジスタQ7に50μA流し、直列抵抗R5とR6に50μA流している。
【００２８】
トランジスタQ8はエミッタ抵抗R10を介して接地され、トランジスタQ7とトランジスタQ8はワイドラーカレントミラー回路を構成している。また、トランジスタQ9とトランジスタQ8はカスコード接続され、共通の電流が流れる。
【００２９】
したがって、トランジスタQ8とトランジスタQ9にはトランジスタQ7に流れる電流のおよそ1/29の1.71μAの電流が流れている。
【００３０】
また、トランジスタQ9のコレクタは直接電源＋VCCに接続され、エミッタ電圧から基準電圧Vref(＝200mV)を出力する。
【００３１】
図３においては、バイポーラトランジスタQ7、Q8、Q9はいずれも単位トランジスタであるとすると、
Vref＝(1＋α)VBE7−VBE9＝αVBE7＋ΔVBE                        (7)
【００３２】
ただし、
α＝R5/R6  (α＜1)                                    (8)
である。
【００３３】
ここで、
2009251877.tif 000005
である。ただし、VTは熱電圧である。
【００３４】
したがって、基準電圧Vrefが、温度特性が相殺された電圧であるためには、
2009251877.tif 000006
が成り立つ必要がある。
【００３５】
図３においては、バイポーラトランジスタQ7とQ8はワイドラーカレントミラー回路を構成しているから、IC7に対してIC8(＝IC9)は正の温度特性を持ち、
2009251877.tif 000007
であり、ΔVBEの温度に対する傾きは温度が高くなるにつれて次第に大きくなっていく。
【００３６】
逆に、VBEの温度に対する傾き
2009251877.tif 000008
は温度が高くなるにつれて次第に大きくなっていく。
【００３７】
ここで、ΔVBEの温度に対する傾きとVBEの温度に対する傾きは符号が互いに逆である。したがって、(9)式のΔVBEは、最高温度での接線を漸近線とすれば、低温では漸近線よりかなり上にあり次第に漸近線に近づいていく。すなわち、バイポーラトランジスタのVBEの温度非直線性を改善する機能があるものと考えられる。
【００３８】
したがって、図２に示した基準電圧回路をワイドラー(Widlar)はcurvature-corrected referenceと名打っているが、むしろ図３に示した長野の基準電圧回路の方がそれに相応しいように思われる。
【００３９】
また、(7)式〜(10)式より、
2009251877.tif 000009
と表され、(6)式と等価であることが理解される。
【００４０】
すなわち、長野の200mVを出力する基準電圧回路も図５に示した従来の1.2Vを出力する基準電圧回路も同一の理論に基づいており、差異は見られない。
【００４１】
したがって、基準電圧回路にバンドギャップ(bandgap)電圧を装飾した呼び名は当を得てはいないことに気が付かれたことであろう。
【００４２】
あるいは、最近の（この分野の素人の手による）論文には、この種の基準電圧回路から出力される基準電圧は、α＝1/6に設定することで、常に無条件で（1.2Vの1/6の）200mVになるとしているものが見受けられるが、それは大きな間違いである。
【００４３】
当然ではあるが、(11)式にあるln（IC7/IC9）の値により出力される基準電圧の値が決定されるのである。
【００４４】
また、これまでに見受けられるこの種の基準電圧回路の出力電圧が押並べて200mVとなっていることが上記の論文が妥当なものであるかのように見せているが、この間違いには気が付くべきである。
【００４５】
更に、図４の疑問点について説明する。この回路が明細書にあるように動作するかは疑わしい。この回路の基となる基準電圧回路の概念図は、番場の回路（特許第3586073号）に電圧加算回路を追加した図６であろう。
【００４６】
図６において、N1、N2ポイントの電圧が等しくなるように制御される。ここで、I1=I2であり、2本の並列抵抗(R1＋R2＋Rp)は等しいから、トランジスタ（ダイオード）Q1とQ2に流れる電流が等しくなる。
【００４７】
したがって、トランジスタ（ダイオード）Q2の接地抵抗Rpで電圧変換される電圧ΔVBEは、トランジスタ（ダイオード）Q1とQ2のエミッタ面積が１：Nであるから、
ΔVBE＝VTln(N)                                        (12)
と表され、抵抗R2で電圧変換される電圧VDは
2009251877.tif 000010
となる。
【００４８】
したがって、
2009251877.tif 000011
と表され、(7)式と等価である。
【００４９】
また、基準電圧Vrefが、温度特性が相殺された電圧であるためには、
2009251877.tif 000012
が成り立つ必要がある。
【００５０】
番場の基準電圧回路においては、駆動電流I1、I2は温度特性が相殺された電流(temperature-compensated current)であるから、第1の電流−電圧変換回路においてはダイオードD1に並列接続された直列抵抗(R1＋R2＋Rp)に流れる電流はダイオードD1の温度特性に比例した電流となり、負の温度特性を持ち、一方、ダイオードD1に流れる電流は熱電圧VTに比例した電流(PTAT current；Proportional To Absolute Temperature)となり、逆に正の温度特性を持つ。
【００５１】
しかし、図４においては、トランジスタ（ダイオード）Q2の接地抵抗Rpと並列抵抗(R1＋R2＋Rp)のRpを共有化しているから、動作上おかしなことになる。
【００５２】
抵抗(R1＋R2)にトランジスタQ2のベース・エミッタ間電圧VBE2に応じた電流が流れるから負の温度特性を持ち、この電流は抵抗Rpを介してグランドに流れる。
【００５３】
しかし、抵抗Rpには、電圧ΔVBEに応じた正の温度特性を持った電流が流れてほしい。  
【００５４】
このように、相反した要求を実現すべく方策はなく、この回路は明細書にあるような動作は期待できない。
【００５５】
【特許文献１】米国特許明細書第4,319,180号公報（US Patent No. 4,319,180 (Mar. 9, 1982)
【特許文献２】米国特許明細書第7,053,694号公報（  US Patent No. 7,053,694 B2 (May 30, 2006) または、特開2006-59315号公報(2006.3.2)。
【００５６】
【非特許文献１】R. J. Widlar, “Low Voltage Techniques,” 1978 IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers, Feb. 15-17 1978, pp. 238-239.
【非特許文献２】H. Lin and C.-J. Liang, “A Sub-1V Bandgap Reference Circuit Using Subthreshold Current,” IEEE Int. Sympo. Circuits and Systems (ISCAS), pp. 4253-4256, May 2005.
【発明の開示】
【発明が解決しようとする課題】
【００５７】
上述した従来の小澤の基準電圧回路では、抵抗Rpの両端に発生する電圧は正の温度特性を持つべきであるのだが、現実には負の温度特性を持つ電圧が発生するために所望の回路動作を実現することが困難であった。
【００５８】
第１の問題点は、所望の回路動作を実現することが困難であるということである。
【００５９】
その理由は、同一抵抗に発生する電圧の温度特性が相反しているからである。
【００６０】
第２の問題点は、バイポーラトランジスタが必須であるということである。
【００６１】
その理由は、ベース−コレクタ間に抵抗を挿入しているからである。
【００６２】
第３の問題点は、回路が冗長であるということである。
【００６３】
その理由は、バイポーラトランジスタを用いているのにも係わらずに、制御手段としてOP ampが必要になっているからである。
【００６４】
本発明は、上記問題点に鑑みて創案されたものであって，半導体集積回路上に形成され、チップ面積が小さく、低電圧から動作し、温度特性の小さな1V以下の基準電圧を供給する基準電圧回路を提供することを目的とするものである。
【課題を解決するための手段】
【００６５】
本願で開示される発明は、概略以下の構成とされる。
【００６６】
本発明の１つの側面によれば、第１の電流−電圧変換回路及び第２の電流−電圧変換回路と、前記第１の電流−電圧変換回路及び前記第２の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、を有し、前記第１の電流−電圧変換回路及び／又は前記第２の電流−電圧変換回路の中間端子電圧を基準電圧とする基準電圧回路が提供される。
【００６７】
あるいは、本発明においては、前記第1の電流−電圧変換回路は、ダイオードと並列接続される抵抗を備え、記第2の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続される抵抗とを備え、前記第2の電流−電圧変換回路の並列接続された抵抗の中間端子電圧を基準電圧とする。
【００６８】
あるいは、本発明においては、前記第1の電流−電圧変換回路はダイオードを備え、前記第2の電流−電圧変換回路は並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続される抵抗とを備え、前記第2の電流−電圧変換回路の並列接続された抵抗の中間端子電圧を基準電圧とする。
【００６９】
あるいは、本発明においては、前記第1の電流−電圧変換回路はダイオードを備え、前記第2の電流−電圧変換回路は並列接続された複数のダイオードと、複数のダイオードに並列接続された抵抗と、複数のダイオードと抵抗の並列回路に直列接続される抵抗と、さらに、該並列回路と抵抗の直列回路に並列接続される抵抗を備え、記第2の電流−電圧変換回路の並列接続された抵抗の中間端子電圧を基準電圧とする。
【００７０】
あるいは、本発明においては、前記第1の電流−電圧変換回路は、ダイオードと並列接続され抵抗を備え、記第2の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続される抵抗と、さらに、該並列回路と抵抗の直列回路に並列接続される抵抗を備え、記第2の電流−電圧変換回路の並列接続された抵抗の中間端子電圧を基準電圧とする。
【００７１】
あるいは、本発明においては、前記第1の電流−電圧変換回路はダイオードと抵抗が並列接続され、該ダイオードと抵抗の並列回路に直列接続される抵抗を備え、前記第2の電流−電圧変換回路は並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続される抵抗と、さらに、該並列回路と抵抗の直列回路に並列接続される抵抗を備え、前記第2の電流−電圧変換回路の並列接続された抵抗の中間端子電圧を基準電圧とする。
【００７２】
あるいは、本発明においては、前記第1の電流−電圧変換回路はダイオードと抵抗が並列接続され、該ダイオードと抵抗の並列回路に直列接続される抵抗と、さらに、該並列回路と抵抗の直列回路に並列接続される抵抗を備え、前記第2の電流−電圧変換回路は並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続される抵抗と、さらに、該並列回路と抵抗の直列回路に並列接続される抵抗を備え、記、第1又は第2の電流−電圧変換回路の並列接続された抵抗の中間端子電圧を基準電圧とする。
【００７３】
あるいは、本発明においては、第1、及び第2の電流−電圧変換回路と、前記第1、及び第2の電流−電圧変換回路に接続される共通の抵抗と、記第1、及び第2の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、記第1の電流−電圧変換回路の所定の出力電圧と前記第2の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、有し、記第1、又は第2の電流−電圧変換回路の中間端子電圧を基準電圧とする。あるいは、前記制御手段は、２つの端子電圧を正相入力端子と逆相入力端子より入力し、出力端子が、前記カレントミラー回路の共通ゲートに接続された演算増幅器（OP amp）よりなる。
【００７４】
あるいは、本発明においては、前記制御手段は、第１及び第２のカレントミラー回路を備え、前記第１のカレントミラー回路を構成するトランジスタは、前記第２のカレントミラー回路を構成するトランジスタと極性が異なる。前記第１のカレントミラー回路を構成する第１及び第２のトランジスタのソースが前記第１及び第２の電流−電圧変換回路にそれぞれ接続され、前記第１のトランジスタのゲートとドレインは共通接続され、前記第２のカレントミラー回路を構成する第３のトランジスタのドレインに接続される。前記第２のカレントミラー回路を構成する第４のトランジスタのゲートとドレインは共通接続され、前記第２のトランジスタのドレインと接続される。
【００７５】
あるいは、本発明においては、前記制御手段は、第１乃至第４のカレントミラー回路を含み、前記第１及び第２のカレントミラー回路を構成するトランジスタは同一極性とされ、前記第３及び第４のカレントミラー回路を構成するトランジスタは同一極性とされ、且つ、前記第１及び第２のカレントミラー回路を構成するトランジスタと極性が異なる。前記第１のカレントミラー回路を構成する第１及び第２のトランジスタのソースが、前記第１及び第２の電流−電圧変換回路にそれぞれ接続され、前記第１及び第２のトランジスタの共通ゲートは前記第２のカレントミラー回路を構成する第３及び第４のトランジスタのうち前記第３のトランジスタのドレインに接続され、第４のトランジスタのゲートとドレインは共通接続される。前記第１のトランジスタのドレインと前記第２のトランジスタのドレインは、前記第３及び第４のカレントミラー回路を構成する第５及び第６のトランジスタ、及び第７及び第８のトンジスタのうち、ゲートとドレインが共通接続された前記第５のトランジスタと前記第７のトランジスタにそれぞれ接続され、前記第６のトランジスタと前記第８のトランジスタを介してそれぞれ、前記第３のトランジスタと前記第４のトランジスタに接続され、前記第３のトランジスタと前記第４のトランジスタのソースは、前記第１又は第２の電流−電圧変換回路に相当する、第３及び第４の電流−電圧変換回路にそれぞれ接続される。
【００７６】
あるいは、本発明においては、第１のカレントミラー回路及び第２のカレントミラー回路を含み、前記第１のカレントミラー回路を構成する第１乃至第３のトランジスタは、前記第２のカレントミラー回路を構成する第４乃至第６のトランジスタと極性が異なる。第１のカレントミラー回路において、前記第１及び第２のトランジスタのソースは前記第１及び第２の電流−電圧変換回路にそれぞれ接続され、前記第１及び第２のトランジスタの共通ゲートは、前記第３のトランジスタの共通接続されたゲートとドレインに接続され、前記第３のトランジスタのソースは、前記第１又は第２の電流−電圧変換回路に相当する第３の電流−電圧変換回路に接続される。第２のカレントミラー回路において、前記第４のトランジスタのゲートとドレインが共通接続されて前記第１のトランジスタのドレインに接続され、ソースは抵抗を介して電源に接続され、前記第４及び第５のトランジスタのゲートが共通接続されて、逆ワイドラーカレントミラー回路を構成し、前記第５のトランジスタのドレインは、前記第２のトランジスタのドレインと前記第６のトランジスタのゲートに接続され、前記第６のトランジスタのドレインは前記第３のトランジスタのドレインに接続され、ソースは電源に接続される。本発明において、前記ダイオードは、ダイオード接続されたバイポ−ラトランジスタで構成してもよい。
【発明の効果】
【００７７】
本発明によれば、温度特性の相殺を容易化している。その理由は、動作が単純な回路に変更したからである。
【００７８】
本発明によれば、バイポーラトランジスタを必要としない。その理由は、ダイオードで回路を実現できるようにしたからである。
【００７９】
本発明によれば、出力電圧の変動を抑えることができる。その理由は、カレントミラー回路を介して出力を得ることを止めたからである。
【発明を実施するための最良の形態】
【００８０】
図７は、本願請求項１に記載された基準電圧回路の構成を、一部をブロック化し、一般化して示した図である。図７を参照すると、この基準電圧回路においては、  第1の電流−電圧変換回路(I-V1)と第2の電流−電圧変換回路(I-V2)のそれぞれに、抵抗とダイオードからなるネットワークを組み込むことで、上述した回路が導き出せる。この種の無駄を省いて回路規模や消費電流に留意した多くの回路に適用できる汎用性がある回路トポロジを有している。
【００８１】
図７の回路の動作を説明する。 第1の電流−電圧変換回路(I-V1)には電流I1が流し込まれて端子電圧VAを発生し、第2の電流−電圧変換回路(I-V2)には電流I2が流し込まれて端子電圧VBを発生する。また、第2の電流−電圧変換回路(I-V2)の中間端子電圧が基準電圧Vrefとして出力される。あるいは、第2の電流−電圧変換回路(I-V2)の中間端子電圧が基準電圧Vref1として出力され、第1の電流−電圧変換回路(I-V2)の中間端子電圧が基準電圧Vref2として出力される。
【００８２】
また、図７においては、カレントミラー回路にｐチャネルトランジスタM1、Ｍ２を用いているが、これは電源電圧を低くする目的があるからである。例えば、カレントミラー回路にnチャネルトランジスタを用い、OP ampの正相入力端子（＋）と逆相入力端子（−）を入れ替えることでも実現できるが、スレッショルド電圧を超える程度の電源電圧の上昇は必須である。
【００８３】
＜実施例１＞
図８は、本願請求項２に記載された基準電圧回路の一実施例を示す回路図である。図８において、ダイオードQ1は単位ダイオードであり、ダイオードQ2は、N個の単位ダイオードが並列接続されてなる。ここで、ダイオードをQ1、Q2と置いているのは、図４に示した小澤の回路との対比のためである。ここで、第1の電流−電圧変換回路(I-V1)は、ダイオードQ1と抵抗R4が並列接続されて接地され、第2の電流−電圧変換回路(I-V2)はダイオードQ2と直列抵抗R1とR2が並列接続され、さらに、この並列回路に抵抗R3が直列接続されて接地されている。直列抵抗R1とR2の中間端子は基準電圧出力となっており、基準電圧Vrefを出力する出力回路を併せて構成している。ダイオードQ1、Q2（D1、D2）は、ダイオード接続されたバイポ−ラトランジスタで構成してもよい。以下の各実施例でも同様である。
【００８４】
第1の電流−電圧変換回路(I-V1)および第2の電流−電圧変換回路(I-V2)の端子電圧はOP ampのそれぞれ反転入力端子（−）と非反転入力端子（＋）に接続されている。
【００８５】
第1の電流−電圧変換回路(I-V1)および第2の電流−電圧変換回路(I-V2)には、カレントミラー回路を構成するトランジスタM1とM2によりそれぞれ電流I1とI2で駆動されており、このカレントミラー回路を構成するトランジスタM1とM2の共通ゲートは前記OP ampの出力端子に接続されており、それぞれの端子（N1、N2）電圧が等しくなるように制御されている。
【００８６】
図８の回路の動作を以下に説明する。図８において、
VBE1＝VBE2＋R3I2                                        (16)
となっている。
【００８７】
ここで、
ΔVBE＝VBE1−VBE2＝R3I2                                    (17)
とおくと、基準電圧VrefはΔVBEとダイオードQ2の分圧電圧の和で表され、
2009251877.tif 000013
と求められる。
【００８８】
ここで、(18)式は(7)式と等価であり、(14)式とも等価である。
【００８９】
すなわち、図８の回路は図６に示した回路概念図に相当するものであり、250mV以下の基準電圧を出力する回路の一実現例となっている。
【００９０】
厳密には両者には明らかな差異があり、図６の回路では、カレントミラー回路から供給される駆動電流は温度特性がおよそ相殺された(temperature-compensated)電流かそれに近い電流であるのに対し、図８の回路では、およそ温度に比例する(PTAT: proportional to absolute temperature)電流であることである。
【００９１】
実際に、ΔVBEは、(10)式のように表記すると、
2009251877.tif 000014
と表される。だだし、I1＝I2としている。
【００９２】
したがって、基準電圧Vrefが、温度特性が相殺された電圧であるためには、
2009251877.tif 000015
が成り立つ必要がある。
【００９３】
ここで、
2009251877.tif 000016
に設定すれば、
2009251877.tif 000017
と表され、
2009251877.tif 000018
となる。
【００９４】
一方、
2009251877.tif 000019
に設定すれば、(19)式のｌｎ内の分母の値の温度での変化幅が大きくでき、ｌｎの真数を低温時に大きく、高温時に小さくできる。
【００９５】
すなわち、この対数値とVTの積ΔVBEを曲線化し、図３に示した長野の基準電圧回路よりもダイオードの温度非直線性を補償し易くなる。
【００９６】
このようにして、250mV以下の基準電圧を出力する基準電圧回路が得られた。
【００９７】
また、電源電圧については、ダイオードの順方向電圧VFは-50℃から125℃程度の温度範囲においては、およそ1Vから0.5V程度まで変動するから、カレントミラー回路を構成するトランジスタM1、M2の飽和領域での動作可能となるVDS≧0.2Vを確保するならば、最小電源電圧は1.2Vとなる。
【００９８】
以上説明したように、基準電圧回路において、バイポーラトランジスタ、あるいはダイオードの温度非直線性を補償(curvature-compensation)するやり方は、古くは、上述した長野のやり方があるが、これまでの本願発明者の他の出願案件（特願2007-121032 (特願2006-281619）)、特願2007-233003や、本願案件から容易に演繹できるのであるが、２つのバイポーラトランジスタあるいはダイオードからなる２つのVBEあるいはVFの差電圧を出力するΔVBE回路あるいはΔVF回路において、エミッタ面積が大きいバイポーラトランジスタのベース−エミッタ間にあるいは並列接続されたダイオードに抵抗を並列接続するやり方がある。
【００９９】
＜実施例２＞
図９は。本願請求項３に記載された基準電圧回路の一実例を示す回路である。図９において、ダイオードD1は単位ダイオードであり、ダイオードD2はN個の単位ダイオードが並列接続されてなる。ここで、第1の電流−電圧変換回路(I-V１)は、ダイオードD1が接地され、第2の電流−電圧変換回路(I-V2)は、ダイオードD2と直列抵抗R1とR2が並列接続され、さらにこの並列回路に抵抗R3が直列接続されて接地されている。直列抵抗R1とR2の中間端子は基準電圧出力となっており、基準電圧Vrefを出力する出力回路を併せて構成している。
【０１００】
第1の電流−電圧変換回路(I-V１)および第2の電流−電圧変換回路(I-V2)の端子電圧はOP ampのそれぞれ反転入力端子（−）と非反転入力端子（＋）に接続されている。
【０１０１】
第1の電流−電圧変換回路(I-V１)および第2の電流−電圧変換回路(I-V2)にはカレントミラー回路を構成するトランジスタM1とM2によりそれぞれ電流I1とI2で駆動されている。このカレントミラー回路を構成するトランジスタM1とM2の共通ゲートは、OP ampの出力端子に接続されており、それぞれの端子電圧VA、VBが等しくなるように制御されている。
【０１０２】
図９の回路の動作を説明する。図９において、
VF1＝VF2＋R3I2                                        (25)
となっている。
【０１０３】
ここで、
ΔVF＝VF1−VF2＝R3I2                                    (26)
とおくと、基準電圧VrefはΔVFとダイオードD2の分圧電圧の和で表され、
2009251877.tif 000020
と求められる。
【０１０４】
ここで、(27)式は(7)式と等価であり、(14)式とも等価である。
【０１０５】
すなわち、図９の回路は、図６に示した回路概念図に相当するものであり、250mV以下の基準電圧を出力する回路の一実現例となっている。厳密には、両者には明らかな差異がある。図６の回路では、カレントミラー回路から供給される駆動電流は温度特性がおよそ相殺された(temperature-compensated)電流かそれに近い電流であるのに対し、図９の回路では、およそ温度に比例する(PTAT: proportional to absolute temperature)電流であることである。
【０１０６】
実際にΔVFは(10)式のように表記すると、
2009251877.tif 000021
と表される。だだし、I1＝I2としている。
【０１０７】
したがって、基準電圧Vrefが、温度特性が相殺された電圧であるためには、
2009251877.tif 000022
が成り立つ必要がある。
【０１０８】
ここで、(28)式のｌｎ内の分母の値の温度での変化幅が大きくでき、ｌｎの真数を低温時に大きく、高温時に小さくできる。
【０１０９】
すなわち、この対数値とVTの積ΔVBEを曲線化し、図３に示した長野の基準電圧回路よりもダイオードの温度非直線性を補償し易くなる。
【０１１０】
実際に、シミュレーション値を示す。VDD＝1.3V時に、N＝8に設定し、R1＝100kΩ、R2＝5.703kΩ、R3＝5kΩとした場合に、Vrefの値は、−53℃で101.71mV、−20℃で101.797mV、27℃で101.88mV、40℃で101.882mV、107℃で101.702mVと、山型の特性が得られた。温度変動幅は0.18%である。このようにして、250mV以下の基準電圧を出力する基準電圧回路が得られた。
【０１１１】
また、電源電圧については、ダイオードの順方向電圧VFは-50℃から125℃程度の温度範囲においては、およそ1Vから0.5V程度まで変動するから、カレントミラー回路を構成するトランジスタM1、M2の飽和領域での動作可能となるVDS≧0.2Vを確保するならば、最小電源電圧は1.2Vとなる。
【０１１２】
＜実施例３＞
図１０は、本願請求項４に記載された基準電圧回路の一実例を示す回路である。図１０において、ダイオードD1は単位ダイオードであり、ダイオードD2はN個の単位ダイオードが並列接続されてなる。ここで、第1の電流−電圧変換回路はダイオードD1からなり、第2の電流−電圧変換回路(I-V2)はダイオードD2と直列抵抗R1とR2が並列接続され、さらにこの並列回路に抵抗R3が直列接続されて接地され、この直列回路に抵抗R4が並列接続されている。直列抵抗R1とR2の中間端子は基準電圧出力となっており、基準電圧Vrefを出力する出力回路を併せて構成している。
【０１１３】
第1の電流−電圧変換回路(I-V１)および第2の電流−電圧変換回路(I-V2)の端子電圧はOP amp（ＡＰ１）のそれぞれ反転入力端子（−）と非反転入力端子（＋）に接続されている。
【０１１４】
第1の電流−電圧変換回路(I-V1)および第2の電流−電圧変換回路(I-V2)は、カレントミラー回路を構成するトランジスタM1とM2によりそれぞれ電流I1とI2で駆動されており、このカレントミラー回路を構成するトランジスタM1とM2の共通ゲートはOP amp（AP1)の出力端子に接続されており、それぞれの端子電圧VA、VBが等しくなるように制御されている。
【０１１５】
図１０の動作を説明する。図１０において、
VF1＝VF2＋R3(I2−VF1/R4)                                  (30)
となっている。
【０１１６】
ここで、
ΔVF＝VF1−VF2＝R3(I2−VF1/R4)                              (31)
とおくと、基準電圧VrefはΔVFとダイオードD2の分圧電圧の和で表され、
2009251877.tif 000023
と求められる。
【０１１７】
ここで、(32)式は(7)式と等価であり、(14)式とも等価である。すなわち、図１０の回路は、図６に示した回路概念図に相当するものであり、250mV以下の基準電圧を出力する回路の一実現例となっている。
【０１１８】
図６の回路も図１０の回路でもカレントミラー回路から供給される駆動電流は温度特性が相殺された(temperature-compensated)電流かそれに近い電流である。あるいは、図１０の回路では、およそ温度に比例する(PTAT: proportional to absolute temperature)電流であっても良い。
【０１１９】
また、駆動電流が多少の負の温度特性を有していても、抵抗R4（および抵抗R5）には負の温度特性を有する電流が流れるために、ダイオードD1（およびダイオードD2）に流れる電流は正の温度特性を持てば、抵抗R3に発生する電圧は正の温度特性を持ち、抵抗R1、R2の分圧電圧は負の温度特性を持ち、これらを重み付け加算することで基準電圧Vrefの温度特性を相殺できることになる。
【０１２０】
実際にΔVFは(10)式のように表記すると、
2009251877.tif 000024
と表される。だだし、I1＝I2としている。
【０１２１】
したがって、基準電圧Vrefが、温度特性が相殺された電圧であるためには、
2009251877.tif 000025
が成り立つ必要がある。
【０１２２】
ここで、(33)式のｌｎ内の分母の値の温度での変化幅が大きくでき、ｌｎの真数を低温時に大きく、高温時に小さくできる。すなわち、この対数値とVTの積ΔVBEを曲線化し、図３に示した長野の基準電圧回路よりもダイオードの温度非直線性を補償し易くなる。このようにして250mV以下の基準電圧を出力する基準電圧回路が得られた。
【０１２３】
また、電源電圧については、ダイオードの順方向電圧VFは-50℃から125℃程度の温度範囲においては、およそ1Vから0.5V程度まで変動するから、カレントミラー回路を構成するトランジスタM1、M2の飽和領域での動作可能となるVDS≧0.2Vを確保するならば最小電源電圧は1.2Vとなる。
【０１２４】
＜実施例４＞
図１１は、本願請求項５に記載された基準電圧回路の一実例を示す回路である。図１１において、ダイオードD1は単位ダイオードであり、ダイオードD2はN個の単位ダイオードが並列接続されてなる。ここで、第1の電流−電圧変換回路(I-V1)はダイオードD1と抵抗R5が並列接続されて接地され、第2の電流−電圧変換回路(I-V2)はダイオードD2と直列抵抗R1とR2が並列接続され、さらにこの並列回路に抵抗R3が直列接続されて接地され、この直列回路に抵抗R4が並列接続されている。直列抵抗R1とR2の中間端子は基準電圧出力となっており、基準電圧Vrefを出力する出力回路を併せて構成している。
【０１２５】
第1の電流−電圧変換回路(I-V1)および第2の電流−電圧変換回路(I-V2)の端子電圧はOP amp（AP1)のそれぞれ反転入力端子（−）と非反転入力端子（＋）に接続されている。
【０１２６】
第1の電流−電圧変換回路(I-V1)および第2の電流−電圧変換回路(I-V2)にはカレントミラー回路を構成するトランジスタM1とM2によりそれぞれ電流I1とI2で駆動されており、このカレントミラー回路を構成するトランジスタM1とM2の共通ゲートは、OP amp（AP1)の出力端子に接続されており、それぞれの端子電圧VA、VBが等しくなるように制御されている。
【０１２７】
図１１の回路の動作を説明する。図１１において、
VF1＝VF2＋R3(I2−VF1/R4)                                  (35)
となっている。
【０１２８】
ここで、
ΔVF＝VF1−VF2＝R3(I2−VF1/R4)                              (36)
とおくと、基準電圧VrefはΔVFとダイオードD2の分圧電圧の和で表され、
2009251877.tif 000026
と求められる。
【０１２９】
ここで、(37)式は(7)式と等価であり、(14)式とも等価である。すなわち、図１１の回路は図６に示した回路概念図に相当するものであり、250mV以下の基準電圧を出力する回路の一実現例となっている。
【０１３０】
図６の回路も図１１の回路でもカレントミラー回路から供給される駆動電流は温度特性が相殺された(temperature-compensated)電流かそれに近い電流である。あるいは、図１１の回路ではおよそ温度に比例する(PTAT: proportional to absolute temperature)電流であっても良い。
【０１３１】
また、駆動電流が多少の負の温度特性を有していても、抵抗R4（および抵抗R5）には負の温度特性を有する電流が流れるために、ダイオードD1（およびダイオードD2）に流れる電流は正の温度特性を持てば、抵抗R3に発生する電圧は正の温度特性を持ち、抵抗R1、R2の分圧電圧は負の温度特性を持ち、これらを重み付け加算することで基準電圧Vrefの温度特性を相殺できることになる。
【０１３２】
実際にΔVFは(10)式のように表記すると、
2009251877.tif 000027
と表される。だだし、I1＝I2としている。
【０１３３】
したがって、基準電圧Vrefが、温度特性が相殺された電圧であるためには、
2009251877.tif 000028
が成り立つ必要がある。
【０１３４】
ここで、(38)式のｌｎ内の分母の値の温度での変化幅が大きくでき、ｌｎの真数を低温時に大きく、高温時に小さくできる。すなわち、この対数値とVTの積ΔVBEを曲線化し、図３に示した長野の基準電圧回路よりもダイオードの温度非直線性を補償し易くなる。
【０１３５】
このようにして250mV以下の基準電圧を出力する基準電圧回路が得られた。また、電源電圧については、ダイオードの順方向電圧VFは-50℃から125℃程度の温度範囲においては、およそ1Vから0.5V程度まで変動するから、カレントミラー回路を構成するトランジスタM1、M2の飽和領域での動作可能となるVDS≧0.2Vを確保するならば最小電源電圧は1.2Vとなる。
【０１３６】
＜実施例５＞
図１２は本願請求項６に記載された基準電圧回路の一実例を示す回路である。図１２において、ダイオードD1は単位ダイオードであり、ダイオードD2はN個の単位ダイオードが並列接続されてなる。
【０１３７】
ここで、第1の電流−電圧変換回路(I-V1)はダイオードD1と抵抗R5が並列接続されて接地され、さらにこの並列回路に抵抗R6が直列接続されている。第2の電流−電圧変換回路(I-V2)はダイオードD2と直列抵抗R1とR2が並列接続され、さらにこの並列回路に抵抗R3が直列接続されて接地され、この直列回路に抵抗R4が並列接続されている。直列抵抗R1とR2の中間端子は基準電圧出力となっており、基準電圧Vrefを出力する出力回路を併せて構成している。
【０１３８】
第1の電流−電圧変換回路(I-V1)および第2の電流−電圧変換回路(I-V2)の端子電圧はOP amp（AP1)のそれぞれ反転入力端子（−）と非反転入力端子（＋）に接続されている。
【０１３９】
第1の電流−電圧変換回路(I-V1)および第2の電流−電圧変換回路(I-V2)にはカレントミラー回路を構成するトランジスタM1とM2によりそれぞれ電流I1とI2で駆動されており、このカレントミラー回路を構成するトランジスタM1とM2の共通ゲートは前記OP amp（AP1)の出力端子に接続されており、それぞれの端子電圧VA、VBが等しくなるように制御されている。
【０１４０】
図１２の回路の動作を説明する。図１２において、
VF1＋R6I1＝VF2＋R3{I2−(VF1＋R6I1)/R4}                        (40)
となっている。
【０１４１】
ここで、
ΔVF＝VF1−VF2＝R3{I2−(VF1＋R6I1)/R4}−R6I1                    (41)
とおくと、基準電圧VrefはΔVFとダイオードD2の分圧電圧の和で表され、
2009251877.tif 000029
と求められる。
【０１４２】
実際にΔVFは(10)式のように表記すると、
2009251877.tif 000030
と表される。だだし、I1＝I2としている。
【０１４３】
ここで、(43)式は(7)式や(14)式とも多少異なる。すなわち、R6I1の項が追加されている点が異なる。しかし、図６の回路も図１２の回路でもカレントミラー回路から供給される駆動電流は温度特性が相殺された(temperature-compensated)電流かそれに近い電流である。
【０１４４】
あるいは、図１２の回路では、およそ温度に比例する(PTAT: proportional to absolute temperature)電流であっても良い。また、駆動電流が多少の負の温度特性を有していても、抵抗R4には負の温度特性を有する電流が流れるために、ダイオードD2に流れる電流は正の温度特性を持てば、抵抗R3に発生する電圧は正の温度特性を持ち、抵抗R1、R2の分圧電圧は負の温度特性を持ち、これらを重み付け加算することで、基準電圧Vrefの温度特性を相殺できることになる。
【０１４５】
したがって、図１２の回路は、図６に示した回路概念図に相当近いものであり、250mV以下の基準電圧を出力する回路の一実現例となっている。
【０１４６】
式は(7)式、および(14)式と等価な電圧モード型基準電圧の式（αVF2+ΔVF）に抵抗R6での電圧降下分(R6I1)を加算した式になっていることが分かる。したがって、基準電圧Vrefが、温度特性が相殺された電圧であるためには、原理的には、この２つのエリメント、（αVF2+ΔVF）と(R6I1)がいずれも温度特性が相殺された電圧になるように設定すれば良いことが理解できる。
【０１４７】
あるいは、(43)式は、(36)式を用いて電流I1を消去すると、
2009251877.tif 000031
と表される。
【０１４８】
したがって、基準電圧Vrefが、温度特性が相殺された電圧であるためには、
2009251877.tif 000032
が成り立つ必要がある。
【０１４９】
ここで、(43)式のｌｎ内の分母の値の温度での変化幅が大きくでき、ｌｎの真数を低温時に大きく、高温時に小さくできる。
【０１５０】
すなわち、この対数値とVTの積ΔVBEを曲線化し、図３に示した長野の基準電圧回路よりもダイオードの温度非直線性を補償し易くなる。このようにして250mV以下の基準電圧を出力する基準電圧回路が得られた。
【０１５１】
また、電源電圧については、ダイオードの順方向電圧VFは-50℃から125℃程度の温度範囲においては、およそ1Vから0.5V程度まで変動するから、カレントミラー回路を構成するトランジスタM1、M2の飽和領域での動作可能となるVDS≧0.2Vを確保するならば最小電源電圧は1.2Vとなる。
【０１５２】
＜実施例６＞
図１３は、本願請求項７に記載された基準電圧回路の一実例を示す回路である。図１３において、ダイオードD1は単位ダイオードであり、ダイオードD2はN個の単位ダイオードが並列接続されてなる。ここで、第1の電流−電圧変換回路(I-V1)は、ダイオードD1と直列抵抗R1、R2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる。第2の電流−電圧変換回路(I-V2)は、複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R7が直列接続される回路に並列接続される抵抗R8からなる。直列抵抗R5とR6の中間端子、直列抵抗R1とR2の中間端子はそれぞれ基準電圧出力となっており、基準電圧Vref1、Vref2を出力する出力回路を併せて構成している。
【０１５３】
ダイオードD1と直列抵抗R1、R2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる第1の電流−電圧変換回路(I-V1)および複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R7が直列接続される回路に並列接続される抵抗R8からなる第2の電流−電圧変換回路(I-V2)の端子電圧はOP amp（AP1)のそれぞれ反転入力端子（−）と非反転入力端子（＋）に接続されている。
【０１５４】
第1の電流−電圧変換回路(I-V1)および第2の電流−電圧変換回路(I-V2)にはカレントミラー回路を構成するトランジスタM1とM2によりそれぞれ電流I1とI2で駆動されている。
【０１５５】
このカレントミラー回路を構成するトランジスタM1とM2の共通ゲートは、OP amp（AP1)の出力端子に接続されており、それぞれの端子電圧VA、VBが等しくなるように制御されている。
【０１５６】
図１３の回路の動作を説明する。図１３において、
VF1＋R3(I1−VA/R4)＝VF2＋R7(I2−VB/R8)                      (46)
2009251877.tif 000033
となっている。
【０１５７】
ここで、I1＝I2、VA＝VBとし、VAを求めると、
2009251877.tif 000034
となる。
【０１５８】
また、(46)式より、ΔVFは、
2009251877.tif 000035
と表され、電流I1は
2009251877.tif 000036
と表される。
【０１５９】
したがって、基準電圧VrefはΔVFとダイオードD1、D2の分圧電圧の和で表され、
2009251877.tif 000037
(52)
2009251877.tif 000038
(53)
と求められる。
【０１６０】
ここで、(52)、(53)式は(7)式とおよそ等価であり、(14)式ともおよそ等価である。すなわち、図１３の回路は図６に示した回路概念図に相当するものであり、250mV以下の基準電圧を出力する回路の一実現例となっている。
【０１６１】
厳密には両者には明らかな差異があり、図６の回路ではカレントミラー回路から供給される駆動電流は温度特性がおよそ相殺された(temperature-compensated)電流であるのに対し、図１３の回路でもカレントミラー回路から供給される駆動電流は温度特性がおよそ相殺された(temperature-compensated)電流かそれに近い電流である。
【０１６２】
あるいは、図１３の回路では、およそ温度に比例する(PTAT: proportional to absolute temperature)電流であっても良い。
【０１６３】
また、駆動電流が多少の負の温度特性を有していても、抵抗R8（および抵抗R4）には負の温度特性を有する電流が流れるために、ダイオードD2（およびダイオードD1）に流れる電流は正の温度特性を持てば、抵抗R7（および抵抗R3）に発生する電圧は正の温度特性を持ち、抵抗R5、R6の分圧電圧（および抵抗R1、R2の分圧電圧）は負の温度特性を持ち、これらを重み付け加算することで、基準電圧Vref1（およびVref2）の温度特性を相殺できることになる。
【０１６４】
実際にΔVFは(10)式のように表記すると、
2009251877.tif 000039
と表される。
【０１６５】
したがって、基準電圧Vref1、Vref2が、温度特性が相殺された電圧であるためには、
2009251877.tif 000040
が成り立つ必要がある。
【０１６６】
ここで、(54)式のｌｎ内の分母の値の温度での変化幅が大きくでき、ｌｎの真数を低温時に大きく、高温時に小さくできる。すなわち、この対数値とVTの積ΔVBEを曲線化し、図３に示した長野の基準電圧回路よりもダイオードの温度非直線性を補償し易くなる。このようにして250mV以下の基準電圧を出力する基準電圧回路が得られた。
【０１６７】
また、電源電圧については、ダイオードの順方向電圧VFは-50℃から125℃程度の温度範囲においては、およそ1Vから0.5V程度まで変動するから、カレントミラー回路を構成するトランジスタM1、M2の飽和領域での動作可能となるVDS≧0.2Vを確保するならば最小電源電圧は1.2Vとなる。
【０１６８】
＜実施例７＞
図１４は、本願請求項１から6に記載された基準電圧回路の構成を、一部をブロック化し、一般化して示した回路図である。これまでに詳細に説明した本願請求項１の実施例（図７）においては、所定の電圧が等しくなるように制御する制御手段として、OP amp（AP1)の場合を例にして説明してきた。しかし、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いることができる。具体的には、元となるOP ampを制御手段に用いた基準電圧の回路ブロックである図７は、図１４のように展開される。
【０１６９】
第2の電流−電圧変換回路(I-V2)の中間端子電圧から基準電圧Vrefが得られる。あるいは、回路によっては、第1の電流−電圧変換回路(I-V1)の中間端子電圧からも基準電圧Vref2が得られる場合がある。
【０１７０】
図１４において、第1のカレントミラー回路はトランジスタM1、M2から構成され、第2のカレントミラー回路はトランジスタM3、M4から構成されている。トランジスタM1とM4はいずれもゲートとドレインが共通接続されており、トランジスタM1とM3が縦積みされ、トランジスタM2とM4が縦積みされている。
【０１７１】
トランジスタM1、M2のそれぞれのソースにはそれぞれ第1の電流−電圧変換回路（I-V1）、及び第2の電流−電圧変換回路(I-V2)が接続されている。第2の電流−電圧変換回路(I-V2)の中間端子電圧から基準電圧Vrefが得られる。
【０１７２】
あるいは、回路によっては、第1の電流−電圧変換回路(I-V1)の中間端子電圧からも基準電圧Vref2が得られる場合がある。
【０１７３】
図１４の回路の動作を説明する。図１４において、第1のカレントミラー回路はトランジスタM1、M2から構成され、第2のカレントミラー回路はトランジスタM3、M4から構成されている。
【０１７４】
トランジスタM1とM4はいずれもゲートとドレインが共通接続されており、２つのカレントミラー回路は流れる電流を共有している。すなわち、トランジスタM1とM3には電流I1が流れ、トランジスタM2とM4には電流I2が流れる。
【０１７５】
トランジスタM1、M2のそれぞれのソースにはそれぞれ第1の電流−電圧変換回路（I-V1）、及び第2の電流−電圧変換回路(I-V2)が接続され、電流I1と電流I2が等しくなるように動作し、その場合に、それぞれの端子電圧VAとVBが等しくなる。
【０１７６】
第2の電流−電圧変換回路(I-V2)の中間端子電圧から基準電圧Vrefが得られる。あるいは、回路によっては、第1の電流−電圧変換回路(I-V1)の中間端子電圧からも基準電圧Vref2が得られる場合がある。
【０１７７】
＜実施例７−１＞
図１４を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図８の第1の電流−電圧変換回路(I-V1)（ダイオードD1と並列接続される抵抗R4からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図１５に具体的な実現回路を示す。図１５の回路は、図８のOP ampを、図１４のカレントミラー回路（M1、M2、M3、M4）で置き換えたものである。
【０１７８】
図１５を参照すると、電源VDDにソースが接続されゲートが共通接続されたｐチャネルMOSトランジスタM3、M4を備え、ｐチャネルMOSトランジスタM4のゲートとドレインが接続され、ｐチャネルMOSトランジスタM3のドレインにはゲートとドレインが接続されたｎチャネルMOSトランジスタM1と、ｐチャネルMOSトランジスタM4のドレインには、ゲートとドレインが接続されたｎチャネルMOSトランジスタM2とを備えている。
【０１７９】
ｎチャネルMOSトランジスタM1のソースとグランド間にはダイオードD1と並列接続される抵抗R4からなる第1の電流−電圧変換回路(I-V1)が挿入されている。
【０１８０】
ｎチャネルMOSトランジスタM2のソースとグランド間には複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)が挿入され、直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０１８１】
図１５の回路の動作を説明する。図１５において、ｐチャネルMOSトランジスタM3とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、ｐチャネルMOSトランジスタM4とｎチャネルMOSトランジスタM2には共通の電流I2が流れる。
【０１８２】
ここで、電流I1と電流I2が等しく設定されている。したがって、ダイオードD1と並列接続される抵抗R4からなる第1の電流−電圧変換回路(I-V1)は、電流I1で駆動され、複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)は、電流I2で駆動される。
【０１８３】
電流I1と電流I2が等しい場合に、ダイオードD1と並列接続される抵抗R4からなる第1の電流−電圧変換回路(I-V1)の端子電圧VAと複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。
【０１８４】
この場合に第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
【０１８５】
＜実施例７−２＞
図１４を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図９の第1の電流−電圧変換回路(I-V1)（ダイオードD1）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図１６に具体的な実現回路を示す。
【０１８６】
図１６の回路は、図９のOP ampを、図１４のカレントミラー回路（M1、M2、M3、M4）で置き換えたものである。図１６を参照すると、電源VDDにソースが接続されゲートが共通接続されたｐチャネルMOSトランジスタM3、M4を備え、ｐチャネルMOSトランジスタM4のゲートとドレインは接続され、ｐチャネルMOSトランジスタM3のドレインにはゲートとドレインが接続されたｎチャネルMOSトランジスタM1と、ｐチャネルMOSトランジスタM4のドレインには、ゲートとドレインが接続されたｎチャネルMOSトランジスタM2とを備えている。
【０１８７】
ｎチャネルMOSトランジスタM1のソースとグランド間にはダイオードD1からなる第1の電流−電圧変換回路(I-V1)が挿入されている。
【０１８８】
ｎチャネルMOSトランジスタM2のソースとグランド間には複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)が挿入され、直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０１８９】
図１６の回路の動作を説明する。図１６において、ｐチャネルMOSトランジスタM3とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、ｐチャネルMOSトランジスタM4とｎチャネルMOSトランジスタM2には共通の電流I2が流れる。ここで、電流I1と電流I2が等しく設定されている。したがって、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)は電流I1で駆動され、複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)は電流I2で駆動される。電流I1と電流I2が等しい場合に、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)の端子電圧VAと複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。
【０１９０】
この場合に、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
【０１９１】
＜実施例７−３＞
図１４を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図１０の第1の電流−電圧変換回路(I-V1)（ダイオードD1からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に抵抗R4が並列接続される）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図１７に具体的な実現回路を示す。
【０１９２】
図１７の回路は、図１０のOP ampを、図１４のカレントミラー回路（M1、M2、M3、M4）で置き換えたものである。図１７を参照すると、電源VDDにソースが接続されゲートが共通接続されたｐチャネルMOSトランジスタM3、M4を備え、ｐチャネルMOSトランジスタM4のゲートとドレインは接続され、ｐチャネルMOSトランジスタM3のドレインにはゲートとドレインが接続されたｎチャネルMOSトランジスタM1と、ｐチャネルMOSトランジスタM4のドレインには、ゲートとドレインが接続されたｎチャネルMOSトランジスタM2とを備えている。
【０１９３】
ｎチャネルMOSトランジスタM1のソースとグランド間にはダイオードD1からなる第1の電流−電圧変換回路(I-V1)が挿入されている。
【０１９４】
ｎチャネルMOSトランジスタM2のソースとグランド間には複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)が挿入されている。直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０１９５】
図１７の回路の動作を説明する。 図１７において、ｐチャネルMOSトランジスタM3とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、ｐチャネルMOSトランジスタM4とｎチャネルMOSトランジスタM2には共通の電流I2が流れる。ここで、電流I1と電流I2が等しく設定されている。
【０１９６】
したがって、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)は電流I1で駆動され、複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)は電流I2で駆動される。
【０１９７】
電流I1と電流I2が等しい場合に、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)の端子電圧VAと複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。
【０１９８】
この場合に第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
【０１９９】
＜実施例７−４＞
図１４を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図１１の第1の電流−電圧変換回路(I-V1)（ダイオードD1と並列接続される抵抗R5からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に抵抗R4が並列接続される）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図１８に具体的な実現回路を示す。
【０２００】
図１８の回路は、図１１のOP ampを、図１４のカレントミラー回路（M1、M2、M3、M4）で置き換えたものである。図１８を参照すると、電源VDDにソースが接続されゲートが共通接続されたｐチャネルMOSトランジスタM3、M4を備え、ｐチャネルMOSトランジスタM4のゲートとドレインは接続され、ｐチャネルMOSトランジスタM3のドレインにはゲートとドレインが接続されたｎチャネルMOSトランジスタM1と、ｐチャネルMOSトランジスタM4のドレインには、ゲートとドレインが接続されたｎチャネルMOSトランジスタM2とを備えている。
【０２０１】
ｎチャネルMOSトランジスタM1のソースとグランド間にはダイオードD1と並列接続される抵抗R5からなる第1の電流−電圧変換回路(I-V1)が挿入されている。
【０２０２】
ｎチャネルMOSトランジスタM2のソースとグランド間には複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)が挿入されている。直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０２０３】
図１８の回路の動作を説明する。 図１８において、ｐチャネルMOSトランジスタM3とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、ｐチャネルMOSトランジスタM4とｎチャネルMOSトランジスタM2には共通の電流I2が流れる。ここで、電流I1と電流I2が等しく設定されている。したがって、ダイオードD1と並列接続される抵抗R5からなる第1の電流−電圧変換回路(I-V1)は電流I1で駆動され、複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)は電流I2で駆動される。
【０２０４】
電流I1と電流I2が等しい場合に、ダイオードD1と並列接続される抵抗R5からなる第1の電流−電圧変換回路(I-V1)の端子電圧VAと複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。
【０２０５】
この場合に第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
【０２０６】
＜実施例７−５＞
図１４を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図１２の第1の電流−電圧変換回路(I-V1)（ダイオードD1と抵抗R5の並列回路に直列接続される抵抗R6からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図１９に具体的な実現回路を示す。
【０２０７】
図１９の回路は、図１２のOP ampを、図１４のカレントミラー回路（M1、M2、M3、M4）で置き換えたものである。
【０２０８】
図１９を参照すると、電源VDDにソースが接続されゲートが共通接続されたｐチャネルMOSトランジスタM3、M4を備え、ｐチャネルMOSトランジスタM4のゲートとドレインは接続され、ｐチャネルMOSトランジスタM3のドレインにはゲートとドレインが接続されたｎチャネルMOSトランジスタM1と、ｐチャネルMOSトランジスタM4のドレインには、ゲートとドレインが接続されたｎチャネルMOSトランジスタM2とを備えている。
【０２０９】
ｎチャネルMOSトランジスタM1のソースとグランド間にはダイオードD1と抵抗R5の並列回路に直列接続される抵抗R6からなる第1の電流−電圧変換回路(I-V1)が挿入されている。
【０２１０】
ｎチャネルMOSトランジスタM2のソースとグランド間には複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)が挿入されている。直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０２１１】
図１９の回路の動作を説明する。図１９において、ｐチャネルMOSトランジスタM3とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、ｐチャネルMOSトランジスタM4とｎチャネルMOSトランジスタM2には共通の電流I2が流れる。
【０２１２】
ここで、電流I1と電流I2が等しく設定されている。したがって、ダイオードD1と抵抗R4の並列回路に直列接続される抵抗R6からなる第1の電流−電圧変換回路(I-V1)は電流I1で駆動され、複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)は電流I2で駆動される。
【０２１３】
電流I1と電流I2が等しい場合に、ダイオードD1と抵抗R4の並列回路に直列接続される抵抗R6からなる第1の電流−電圧変換回路(I-V1)の端子電圧VAと複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。
【０２１４】
この場合に第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
【０２１５】
＜実施例７−６＞
図１４を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図１３の第1の電流−電圧変換回路(I-V1)（ダイオードD1と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R5とR6の並列回路に直列接続される抵抗R7からなる回路に抵抗R8が並列接続される）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図２０に具体的な実現回路を示す。
【０２１６】
図２０の回路は、図１３のOP ampを、図１４のカレントミラー回路（M1、M2、M3、M4）で置き換えたものである。図２０を参照すると、電源VDDにソースが接続されゲートが共通接続されたｐチャネルMOSトランジスタM3、M4を備え、ｐチャネルMOSトランジスタM4のゲートとドレインは接続され、ｐチャネルMOSトランジスタM3のドレインにはゲートとドレインが接続されたｎチャネルMOSトランジスタM1と、ｐチャネルMOSトランジスタM4のドレインには、ゲートとドレインが接続されたｎチャネルMOSトランジスタM2とを備えている。
【０２１７】
ｎチャネルMOSトランジスタM1のソースとグランド間にはダイオードD1と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4からなる第1の電流−電圧変換回路(I-V1)が挿入されている。
【０２１８】
ｎチャネルMOSトランジスタM2のソースとグランド間には複数のダイオードD2と直列抵抗R5とR6の並列回路に直列接続される抵抗R7からなる回路に並列接続される抵抗R8からなる第2の電流−電圧変換回路(I-V2)が挿入されている。
【０２１９】
第1の電流−電圧変換回路(I-V1)の直列抵抗R1とR2の中間端子、及び第2の電流−電圧変換回路(I-V2) の直列抵抗R5とR6の中間端子がそれぞれ基準電圧Vref2、Vref1の出力端子となっている。
【０２２０】
図２０の回路の動作を説明する。 図２０において、ｐチャネルMOSトランジスタM3とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、ｐチャネルMOSトランジスタM4とｎチャネルMOSトランジスタM2には共通の電流I2が流れる。
【０２２１】
ここで、電流I1と電流I2が等しく設定されている。したがって、ダイオードD1と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4とからなる第1の電流−電圧変換回路(I-V1)は電流I1で駆動され、複数のダイオードD2と直列抵抗R5とR6の並列回路に直列接続される抵抗R7からなる回路に並列接続される抵抗R8からなる第2の電流−電圧変換回路(I-V2)は電流I2で駆動される。
【０２２２】
電流I1と電流I2が等しい場合に、ダイオードD1と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4とからなる第1の電流−電圧変換回路(I-V1)の端子電圧VAと複数のダイオードD2と直列抵抗R5とR6の並列回路に直列接続される抵抗R7からなる回路に並列接続される抵抗R8からなる第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。
【０２２３】
この場合に、第1の電流−電圧変換回路(I-V1)の直列抵抗R1とR2の中間端子電圧、及び第2の電流−電圧変換回路(I-V2)の直列抵抗R5とR6の中間端子電圧がそれぞれ所望の基準電圧Vref2、Vref1として出力される。
【０２２４】
＜実施例８＞
図２１は、本願請求項１から６に記載された基準電圧回路の構成を、一部をブロック化し、一般化して示した回路図である。これまでに詳細に説明した本願請求項１の実施例（図７）においては、所定の電圧が等しくなるように制御する制御手段として、OP amp（AP1)の場合を例にして説明してきた。
【０２２５】
しかし、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いることができる。具体的には、元となるOP ampを制御手段に用いた基準電圧の回路ブロックである図７は図２１のようにも展開される。ただし、図２１のように、制御回路内の２つの電流−電圧変換回路(I-V３、I-V4)はダイオード数が少ない第1の電流−電圧変換回路(I-V1)を選択するのがチップ面積を小さくする目的にかなうが、ダイオードの数が多くなる第2の電流−電圧変換回路(I-V2)を選択しても、回路動作上は同一の効果が得られる。
【０２２６】
第2の電流−電圧変換回路(I-V2)の中間端子電圧から基準電圧Vrefが得られる。あるいは、回路によっては、第1の電流−電圧変換回路(I-V1)の中間端子電圧からも基準電圧Vref2が得られる場合がある。
【０２２７】
図２１において、第1のカレントミラー回路はｎチャネルMOSトランジスタM1、M2から構成されている。第2のカレントミラー回路はｎチャネルMOSトランジスタM3、M4から構成されている。第3のカレントミラー回路はpチャネルMOSトランジスタM5、M6から構成されている。第4のカレントミラー回路はｐチャネルMOSトランジスタM7、M8から構成されている。
【０２２８】
トランジスタM5とM7はいずれもゲートとドレインが共通接続されており、トランジスタM1とM5が縦積みされ、トランジスタM2とM7が縦積みされている。
【０２２９】
トランジスタM1、M2のそれぞれのソースにはそれぞれ第1の電流−電圧変換回路(I-V1)、及び第2の電流−電圧変換回路(I-V2)が接続されている。
【０２３０】
第2の電流−電圧変換回路(I-V2)の中間端子電圧から基準電圧Vrefが得られる。あるいは、回路によっては、第1の電流−電圧変換回路(I-V1)の中間端子電圧からも基準電圧Vref2が得られる場合がある。
【０２３１】
また、トランジスタM4のゲートとソースが接続され、トランジスタM8のドレインと接続されている。
【０２３２】
トランジスタM3のドレインはトランジスタM1、M2の共通ゲートに接続され、かつ、トランジスタM6のドレインとも接続されている。
【０２３３】
トランジスタM 3、M4のそれぞれのソースには第3の電流−電圧変換回路(I-V3)、第4の電流−電圧変換回路(I-V4)が挿入されているが、いずれも第1の電流−電圧変換回路(I-V1)、あるいは、第1の電流−電圧変換回路(I-V1)相当を用いるのが妥当である。
【０２３４】
図２１の回路の動作を説明する。 図２１において、トランジスタM1とトランジスタM5には共通の電流I1が流れ、第3のカレントミラー回路を介してトランジスタM3に等しい電流I1を流し込んでいる。また、トランジスタM2とトランジスタM6には共通の電流I2が流れ、第4のカレントミラー回路を介してトランジスタM4に等しい電流I2を流し込んでいる。ここで、第2のカレントミラー回路は電流減算回路として、I2−I1の大小で第1のカレントミラー回路を制御し、２つの電流が等しくI2＝I1になるように働く。
【０２３５】
この場合に、第1の電流−電圧変換回路(I-V1)の端子電圧VAと第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。この時に第2の電流−電圧変換回路(I-V2)の中間端子電圧から基準電圧Vrefが得られる。あるいは、回路によっては、第1の電流−電圧変換回路(I-V1)の中間端子電圧からも基準電圧Vref2が得られる場合がある。
【０２３６】
＜実施例８−１＞
図２１を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図８の第1の電流−電圧変換回路(I-V1)（ダイオードD1と並列接続される抵抗R4からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図２２に具体的な実現回路を示す。
【０２３７】
図２２の回路は、図８のOP ampを、図２１の４つのカレントミラー回路（M1、M2；M3、M4；M5、M6；M7、M8）で置き換えたものである。図２２を参照すると、電源VDDにソースが接続されゲートが共通接続されたｐチャネルMOSトランジスタM5、M6；M7、M8を備え、ｐチャネルMOSトランジスタM5のゲートとドレインは接続され、ｐチャネルMOSトランジスタM7のゲートとドレインは接続され、ｐチャネルMOSトランジスタM6のドレインにはｎチャネルMOSトランジスタM3のドレインが接続され、ｐチャネルMOSトランジスタM8のドレインには、ゲートとドレインが接続されたｎチャネルMOSトランジスタM4が接続され、ｎチャネルMOSトランジスタM3のドレインはｎチャネルMOSトランジスタM1、M2の共通ゲートと接続されている。
【０２３８】
また、ｎチャネルMOSトランジスタM1のソースとグランド間にはダイオードD1と並列接続される抵抗R4からなる第1の電流−電圧変換回路(I-V1)が挿入されている。
【０２３９】
ｎチャネルMOSトランジスタM2のソースとグランド間には複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)が挿入されている。
【０２４０】
ｎチャネルMOSトランジスタM3のソースとグランド間にはダイオードD3と並列接続される抵抗R5からなる第3の電流−電圧変換回路(I-V3)が挿入されている。
【０２４１】
ｎチャネルMOSトランジスタM4のソースとグランド間にはダイオードD3と並列接続される抵抗R6からなる第4の電流−電圧変換回路(I-V1)が挿入されている。
【０２４２】
ここで、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０２４３】
図２２の回路の動作を説明する。図２２において、ｐチャネルMOSトランジスタM5とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、第3のカレントミラー回路を構成するｐチャネルMOSトランジスタM6を介してｎチャネルMOSトランジスタM3に等しい電流I1を流し込んでいる。
【０２４４】
また、ｐチャネルMOSトランジスタM7とｎチャネルMOSトランジスタM2には共通の電流I2が流れ、第4のカレントミラー回路を構成するｐチャネルMOSトランジスタM8を介してｎチャネルMOSトランジスタM4に等しい電流I1を流し込んでいる。
【０２４５】
ここで、第2のカレントミラー回路は電流減算回路として機能し、I2−I1の大小で第1のカレントミラー回路を構成するｎチャネルMOSトランジスタM1、M2の共通ゲートを制御し、２つの電流が等しくI2＝I1になるように働く。したがって、電流I1と電流I2が等しく設定される。
【０２４６】
この場合に、ダイオードD1と並列接続される抵抗R4からなる第1の電流−電圧変換回路(I-V1)は電流I1で駆動され、複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)は電流I2で駆動される。
【０２４７】
電流I1と電流I2が等しい場合に、ダイオードD1と並列接続される抵抗R4からなる第1の電流−電圧変換回路(I-V1)の端子電圧VAと複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。この場合に第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
【０２４８】
＜実施例８−２＞
図２１を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図９の第1の電流−電圧変換回路(I-V1)（ダイオードD1）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図２３に具体的な実現回路を示す。
【０２４９】
図２３の回路は、図９のOP ampを、図２１の４つのカレントミラー回路（M1、M2；M3、M4；M5、M6；M7、M8）で置き換えたものである。図２３を参照すると、電源VDDにソースが接続されゲートが共通接続されたｐチャネルMOSトランジスタM5、M6；M7、M8を備え、ｐチャネルMOSトランジスタM5のゲートとドレインは接続され、ｐチャネルMOSトランジスタM7のゲートとドレインは接続され、ｐチャネルMOSトランジスタM6のドレインにはｎチャネルMOSトランジスタM3のドレインが接続され、ｐチャネルMOSトランジスタM8のドレインには、ゲートとドレインが接続されたｎチャネルMOSトランジスタM4が接続され、ｎチャネルMOSトランジスタM3のドレインはｎチャネルMOSトランジスタM1、M2の共通ゲートと接続されている。
【０２５０】
また、ｎチャネルMOSトランジスタM1のソースとグランド間にはダイオードD1からなる第1の電流−電圧変換回路(I-V1)が挿入されている。
【０２５１】
ｎチャネルMOSトランジスタM2のソースとグランド間には複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)が挿入されている。
【０２５２】
ｎチャネルMOSトランジスタM3のソースとグランド間にはダイオードD3からなる第3の電流−電圧変換回路(I-V3)が挿入されている。
【０２５３】
ｎチャネルMOSトランジスタM4のソースとグランド間にはダイオードD4からなる第4の電流−電圧変換回路(I-V1)が挿入されている。
【０２５４】
ここで、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０２５５】
図２３の回路の動作を説明する。図２３において、ｐチャネルMOSトランジスタM5とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、第3のカレントミラー回路を構成するｐチャネルMOSトランジスタM6を介してｎチャネルMOSトランジスタM3に等しい電流I1を流し込んでいる。
【０２５６】
また、ｐチャネルMOSトランジスタM7とｎチャネルMOSトランジスタM2には共通の電流I2が流れ、第4のカレントミラー回路を構成するｐチャネルMOSトランジスタM8を介してｎチャネルMOSトランジスタM4に等しい電流I1を流し込んでいる。
【０２５７】
ここで、第2のカレントミラー回路（M3、M4）は電流減算回路として機能し、I2−I1の大小で第1のカレントミラー回路を構成するｎチャネルMOSトランジスタM1、M2の共通ゲートを制御し、２つの電流が等しくI2＝I1になるように働く。
【０２５８】
したがって、電流I1と電流I2が等しく設定される。この場合に、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)は電流I1で駆動され、複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)は電流I2で駆動される。電流I1と電流I2が等しい場合に、第1の電流−電圧変換回路(I-V1)の端子電圧VAと第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。
【０２５９】
この場合に、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
【０２６０】
＜実施例８−３＞
図２１を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図１０の第1の電流−電圧変換回路(I-V1)（ダイオードD1からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図２４に具体的な実現回路を示す。
【０２６１】
図２４の回路は、図１０のOP ampを、図２１の４つのカレントミラー回路（M1、M2；M3、M4；M5、M6；M7、M8）で置き換えたものである。図２４を参照すると、電源VDDにソースが接続されゲートが共通接続されたｐチャネルMOSトランジスタM5、M6；M7、M8を備え、ｐチャネルMOSトランジスタM5のゲートとドレインは接続され、ｐチャネルMOSトランジスタM7のゲートとドレインは接続され、ｐチャネルMOSトランジスタM6のドレインにはｎチャネルMOSトランジスタM3のドレインが接続され、ｐチャネルMOSトランジスタM8のドレインには、ゲートとドレインが接続されたｎチャネルMOSトランジスタM4が接続され、ｎチャネルMOSトランジスタM3のドレインはｎチャネルMOSトランジスタM1、M2の共通ゲートと接続されている。
【０２６２】
また、ｎチャネルMOSトランジスタM1のソースとグランド間にはダイオードD1からなる第1の電流−電圧変換回路(I-V1)が挿入されている。
【０２６３】
ｎチャネルMOSトランジスタM2のソースとグランド間には複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)が挿入されている。
【０２６４】
ｎチャネルMOSトランジスタM3のソースとグランド間にはダイオードDからなる第3の電流−電圧変換回路(I-V3)が挿入されている。
【０２６５】
ｎチャネルMOSトランジスタM4のソースとグランド間にはダイオードD3からなる第4の電流−電圧変換回路(I-V1)が挿入されている。
【０２６６】
ここで、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０２６７】
図２４の回路の動作を説明する。図２４において、ｐチャネルMOSトランジスタM5とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、第3のカレントミラー回路を構成するｐチャネルMOSトランジスタM6を介してｎチャネルMOSトランジスタM3に等しい電流I1を流し込んでいる。
【０２６８】
また、ｐチャネルMOSトランジスタM7とｎチャネルMOSトランジスタM2には共通の電流I2が流れ、第4のカレントミラー回路を構成するｐチャネルMOSトランジスタM8を介してｎチャネルMOSトランジスタM4に等しい電流I1を流し込んでいる。
【０２６９】
ここで、第2のカレントミラー回路（M3、M4）は電流減算回路として機能し、I2−I1の大小で第1のカレントミラー回路を構成するｎチャネルMOSトランジスタM1、M2の共通ゲートを制御し、２つの電流が等しくI2＝I1になるように働く。
【０２７０】
したがって、電流I1と電流I2が等しく設定される。この場合に、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)は電流I1で駆動され、複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)は電流I2で駆動される。電流I1と電流I2が等しい場合に、第1の電流−電圧変換回路(I-V1)の端子電圧VAと第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。この場合に第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
【０２７１】
＜実施例８−４＞
図２１を参照して説明した実施例において、具体的には、第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図１１の第1の電流−電圧変換回路(I-V1)（ダイオードD1と並列接続される抵抗R5からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図２５に具体的な実現回路を示す。
【０２７２】
図２５の回路は、図１１のOP ampを、図２１の４つのカレントミラー回路（M1、M2；M3、M4；M5、M6；M7、M8）で置き換えたものである。
【０２７３】
図２５を参照すると、電源VDDにソースが接続されゲートが共通接続されたｐチャネルMOSトランジスタM5、M6；M7、M8を備え、ｐチャネルMOSトランジスタM5のゲートとドレインは接続され、ｐチャネルMOSトランジスタM7のゲートとドレインは接続され、ｐチャネルMOSトランジスタM6のドレインにはｎチャネルMOSトランジスタM3のドレインが接続され、ｐチャネルMOSトランジスタM8のドレインには、ゲートとドレインが接続されたｎチャネルMOSトランジスタM4が接続され、ｎチャネルMOSトランジスタM3のドレインはｎチャネルMOSトランジスタM1、M2の共通ゲートと接続されている。
【０２７４】
また、ｎチャネルMOSトランジスタM1のソースとグランド間にはダイオードD1と並列接続される抵抗R5からなる第1の電流−電圧変換回路(I-V1)が挿入されている。
ｎチャネルMOSトランジスタM2のソースとグランド間には複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)が挿入されている。
【０２７５】
ｎチャネルMOSトランジスタM3のソースとグランド間にはダイオードD3と並列接続される抵抗R6からなる第3の電流−電圧変換回路(I-V3)が挿入されている。
【０２７６】
ｎチャネルMOSトランジスタM4のソースとグランド間にはダイオードD3と並列接続される抵抗R7からなる第4の電流−電圧変換回路(I-V1)が挿入されている。
【０２７７】
ここで、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０２７８】
図２５の回路の動作を説明する。 図２５において、ｐチャネルMOSトランジスタM5とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、第3のカレントミラー回路を構成するｐチャネルMOSトランジスタM6を介してｎチャネルMOSトランジスタM3に等しい電流I1を流し込んでいる。
【０２７９】
また、ｐチャネルMOSトランジスタM7とｎチャネルMOSトランジスタM2には共通の電流I2が流れ、第4のカレントミラー回路を構成するｐチャネルMOSトランジスタM8を介してｎチャネルMOSトランジスタM4に等しい電流I1を流し込んでいる。
【０２８０】
ここで、第2のカレントミラー回路（M3、M4）は電流減算回路として機能し、I2−I1の大小で第1のカレントミラー回路を構成するｎチャネルMOSトランジスタM1、M2の共通ゲートを制御し、２つの電流が等しくI2＝I1になるように働く。
【０２８１】
したがって、電流I1と電流I2が等しく設定される。この場合に、ダイオードD1と並列接続される抵抗R5からなる第1の電流−電圧変換回路(I-V1)は電流I1で駆動される。
【０２８２】
複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)は電流I2で駆動される。
【０２８３】
電流I1と電流I2が等しい場合に、第1の電流−電圧変換回路(I-V1)の端子電圧VAと第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。
【０２８４】
この場合に、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
【０２８５】
＜実施例８−５＞
図２１を参照して説明した実施例において、具体的には、第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図１１の第1の電流−電圧変換回路(I-V1) （ダイオードD1と抵抗R5の並列回路に直列接続される抵抗R6からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図２６に具体的な実現回路を示す。
【０２８６】
図２６の回路は、図１１のOP ampを、図２１の４つのカレントミラー回路（M1、M2；M3、M4；M5、M6；M7、M8）で置き換えたものである。図２６を参照すると、電源VDDにソースが接続されゲートが共通接続されたｐチャネルMOSトランジスタM5、M6；M7、M8を備えている。ｐチャネルMOSトランジスタM5のゲートとドレインは接続され、ｐチャネルMOSトランジスタM7のゲートとドレインは接続され、ｐチャネルMOSトランジスタM6のドレインにはｎチャネルMOSトランジスタM3のドレインが接続され、ｐチャネルMOSトランジスタM8のドレインには、ゲートとドレインが接続されたｎチャネルMOSトランジスタM4が接続され、ｎチャネルMOSトランジスタM3のドレインはｎチャネルMOSトランジスタM1、M2の共通ゲートと接続されている。
【０２８７】
また、ｎチャネルMOSトランジスタM1のソースとグランド間にはダイオードD1と抵抗R5の並列回路に直列接続される抵抗R6からなる第1の電流−電圧変換回路(I-V1)が挿入されている。
【０２８８】
ｎチャネルMOSトランジスタM2のソースとグランド間には複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)が挿入されている。
【０２８９】
ｎチャネルMOSトランジスタM3のソースとグランド間にはダイオードD3と抵抗R7の並列回路に直列接続される抵抗R8からなる第3の電流−電圧変換回路(I-V3)が挿入されている。
【０２９０】
ｎチャネルMOSトランジスタM4のソースとグランド間にはダイオードD3と抵抗R9の並列回路に直列接続される抵抗R10からなる第4の電流−電圧変換回路(I-V1)が挿入されている。
【０２９１】
ここで、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０２９２】
図２６の回路の動作を説明する。図２６において、ｐチャネルMOSトランジスタM5とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、第3のカレントミラー回路を構成するｐチャネルMOSトランジスタM6を介してｎチャネルMOSトランジスタM3に等しい電流I1を流し込んでいる。また、ｐチャネルMOSトランジスタM7とｎチャネルMOSトランジスタM2には共通の電流I2が流れ、第4のカレントミラー回路を構成するｐチャネルMOSトランジスタM8を介してｎチャネルMOSトランジスタM4に等しい電流I1を流し込んでいる。
【０２９３】
ここで、第2のカレントミラー回路（M3、M4）は電流減算回路として機能し、I2−I1の大小で第1のカレントミラー回路を構成するｎチャネルMOSトランジスタM1、M2の共通ゲートを制御し、２つの電流が等しくI2＝I1になるように働く。
【０２９４】
したがって、電流I1と電流I2が等しく設定される。この場合に、ダイオードD1と抵抗R5の並列回路に直列接続される抵抗R6からなる第1の電流−電圧変換回路(I-V1)は電流I1で駆動され、複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)は電流I2で駆動される。
【０２９５】
電流I1と電流I2が等しい場合に、第1の電流−電圧変換回路(I-V1)の端子電圧VAと第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。この場合に第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
【０２９６】
＜実施例８−６＞
図２１を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図１３の第1の電流−電圧変換回路(I-V1)（ダイオードD1と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R5とR6の並列回路に直列接続される抵抗R7からなる回路に並列接続される抵抗R8からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図２４に具体的な実現回路を示す。
【０２９７】
図２７の回路は、図１３のOP ampを、図２１の４つのカレントミラー回路（M1、M2；M3、M4；M5、M6；M7、M8）で置き換えたものである。図２７を参照すると、電源VDDにソースが接続されゲートが共通接続されたｐチャネルMOSトランジスタM5、M6；M7、M8を備え、ｐチャネルMOSトランジスタM5のゲートとドレインは接続され、ｐチャネルMOSトランジスタM7のゲートとドレインは接続され、ｐチャネルMOSトランジスタM6のドレインにはｎチャネルMOSトランジスタM3のドレインが接続され、ｐチャネルMOSトランジスタM8のドレインには、ゲートとドレインが接続されたｎチャネルMOSトランジスタM4が接続され、ｎチャネルMOSトランジスタM3のドレインはｎチャネルMOSトランジスタM1、M2の共通ゲートと接続されている。
【０２９８】
また、ｎチャネルMOSトランジスタM1のソースとグランド間にはダイオードD1と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる第1の電流−電圧変換回路(I-V1)が挿入されている。
【０２９９】
ｎチャネルMOSトランジスタM2のソースとグランド間には複数のダイオードD2と直列抵抗R5とR6の並列回路に抵抗R7が直列接続されてなる回路に並列接続される抵抗R8からなる第2の電流−電圧変換回路(I-V2)が挿入されている。
【０３００】
ｎチャネルMOSトランジスタM3のソースとグランド間にはダイオードD3と抵抗R9の並列回路に抵抗R12が直列接続されてなる回路に並列接続される抵抗R11からなる第3の電流−電圧変換回路(I-V3)が挿入されている。
【０３０１】
ｎチャネルMOSトランジスタM4のソースとグランド間にはダイオードD4と抵抗R11の並列回路に抵抗R12が直列接続されてなる回路に並列接続される抵抗R13からなる第4の電流−電圧変換回路(I-V4)が挿入されている。
【０３０２】
第1の電流−電圧変換回路(I-V1)の直列抵抗R1とR2の中間端子、及び第2の電流−電圧変換回路(I-V2) の直列抵抗R5とR6の中間端子が基準電圧Vrefの出力端子となっている。
【０３０３】
図２７の回路の動作を説明する。図２７において、ｐチャネルMOSトランジスタM5とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、第3のカレントミラー回路を構成するｐチャネルMOSトランジスタM6を介してｎチャネルMOSトランジスタM3に等しい電流I1を流し込んでいる。また、ｐチャネルMOSトランジスタM7とｎチャネルMOSトランジスタM2には共通の電流I2が流れ、第4のカレントミラー回路を構成するｐチャネルMOSトランジスタM8を介してｎチャネルMOSトランジスタM4に等しい電流I1を流し込んでいる。ここで、第2のカレントミラー回路は電流減算回路（M3,M4）として機能し、I2−I1の大小で第1のカレントミラー回路を構成するｎチャネルMOSトランジスタM1、M2の共通ゲートを制御し、２つの電流が等しくI2＝I1になるように働く。
【０３０４】
したがって、電流I1と電流I2が等しく設定される。この場合に、ダイオードD1と抵抗R5の並列回路からなる第1の電流−電圧変換回路(I-V1)は電流I1で駆動され、複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)は電流I2で駆動される。
電流I1と電流I2が等しい場合に、第1の電流−電圧変換回路(I-V1)の端子電圧VAと第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。この場合に第1の電流−電圧変換回路(I-V1)の直列抵抗R1とR2の中間端子電圧、及び第2の電流−電圧変換回路(I-V2)の直列抵抗R5とR6の中間端子電圧がそれぞれ所望の基準電圧Vref2、Vref1として出力される。
【０３０５】
＜実施例９＞
図２８は、本願請求項１から6に記載された基準電圧回路の構成を、一部をブロック化し、一般化して示した回路図である。これまでに詳細に説明した本願請求項１の実施例（図７）においては、所定の電圧が等しくなるように制御する制御手段として、OP amp（AP1)の場合を例にして説明してきた。しかし、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いることができる。具体的には、元となるOP ampを制御手段に用いた基準電圧の回路ブロックである図７は、図２８のようにも展開される。
【０３０６】
ただし、図２８のように、制御回路内の電流−電圧変換回路(I-V3)はダイオード数が少ない第1の電流−電圧変換回路(I-V1)を選択するのがチップ面積を小さくする目的にかなうが、ダイオードの数が多くなる第2の電流−電圧変換回路(I-V2)を選択しても、回路動作上は同一の効果が得られる。
【０３０７】
第2の電流−電圧変換回路(I-V2)の中間端子電圧から基準電圧Vrefが得られる。
【０３０８】
あるいは、回路によっては、第1の電流−電圧変換回路(I-V1)の中間端子電圧からも基準電圧Vref2が得られる場合がある。図２８において、ｎチャネルMOSトランジスタM3はゲートとドレインが共通接続されており、ｎチャネルMOSトランジスタM１とM2とで第1のカレントミラー回路を構成している。
【０３０９】
pチャネルMOSトランジスタM4はゲートとドレインが共通接続されており、ソースはソース抵抗R0を介して電源に接続され、pチャネルMOSトランジスタM5とで第2のカレントミラー回路を構成している。
【０３１０】
第2のカレントミラー回路（M4、M5）はワイドラーカレントミラー回路であり、非線形カレントミラー回路である。
【０３１１】
また、pチャネルMOSトランジスタM6のゲートはpチャネルMOSトランジスタM5のドレインに接続されている。
【０３１２】
トランジスタM1とM4が縦積みされ、トランジスタM2とM5が縦積みされ、トランジスタM3とM6が縦積みされている。
【０３１３】
トランジスタM1、M2、M3のそれぞれのソースにはそれぞれ第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)、及び第3の電流−電圧変換回路(I-V3)が接続されている。
【０３１４】
また、第1の電流−電圧変換回路(I-V1)の中間電圧が基準電圧Vrefとして出力される。あるいは、回路によっては、第1の電流−電圧変換回路(I-V1)の中間電圧が基準電圧Vref2として出力される場合がある。
【０３１５】
図２８の回路の動作を説明する。図２８において、トランジスタM1とトランジスタM4には共通の電流I1が流れる。トランジスタM2とトランジスタM5には共通の電流I2が流れる。トランジスタM3とトランジスタM6には共通の電流I3が流れる。
【０３１６】
第2のカレントミラー回路（M4、M5）はワイドラーカレントミラー回路であるから、トランジスタM4に流れる電流I1が多少増加するとトランジスタM5に流れる電流I2が急激に増加する。
【０３１７】
するとトランジスタM6に流れる電流I3が急減に減少し、トランジスタM3に流れる電流I3とミラー関係にある電流I1とI2も同時に減少することになり、トランジスタM4に流れる電流I1とトランジスタM5に流れる電流I2とトランジスタM6に流れる電流I3が平衡する電流値で回路が落ち着くことになる。
【０３１８】
このような制御により、２つの電流I1、I2が等しくなった場合に、第1の電流−電圧変換回路(I-V1)の端子電圧VAと第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。
この時に、第2の電流−電圧変換回路(I-V2)の中間端子電圧から基準電圧Vrefが得られる。
【０３１９】
あるいは、回路によっては、第1の電流−電圧変換回路(I-V1)の中間端子電圧からも基準電圧Vref2が得られる場合がある。
【０３２０】
＜実施例９−１＞
図２８を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図８の第1の電流−電圧変換回路(I-V1)（ダイオードD1と抵抗R4の並列回路）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図２９に具体的な実現回路を示す。
【０３２１】
図２９の回路は、図８のOP ampを、図２８の２つのカレントミラー回路（M1、M2、M3；M4、M5（、M6））で置き換えたものである。図２９を参照すると、ゲートとドレインが接続されたｎチャネルMOSトランジスタM3はｎチャネルMOSトランジスタM1とM2とで第1のカレントミラー回路を構成している。また、ゲートとドレインが接続されたｐチャネルMOSトランジスタM4のソースはソース抵抗R0を介して電源VDDに接続され、ｐチャネルMOSトランジスタM4とM5はゲートが共通接続されてワイドラーカレントミラー回路を構成している。
【０３２２】
ｐチャネルMOSトランジスタM6のゲートはｐチャネルMOSトランジスタM5のドレインと接続され、ドレインはｎチャネルMOSトランジスタM1、M2、M3の共通ゲートに接続されている。
【０３２３】
また、ｎチャネルMOSトランジスタM1のドレインはゲートとドレインが接続されたpチャネルMOSトランジスタM6のドレインと接続されている。
【０３２４】
また、ｎチャネルMOSトランジスタM1のソースとグランド間にはダイオードD1と抵抗R4の並列回路からなる第1の電流−電圧変換回路(I-V1)が挿入されている。
【０３２５】
ｎチャネルMOSトランジスタM2のソースとグランド間には複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)が挿入されている。
【０３２６】
ｎチャネルMOSトランジスタM3のソースとグランド間にはダイオードD3と抵抗R5の並列回路からなる第3の電流−電圧変換回路(I-V3)が挿入されている。ｎチャネルMOSトランジスタM4のソースとグランド間にはダイオードD3と抵抗R6の並列回路からなる第4の電流−電圧変換回路(I-V1)が挿入されている。
【０３２７】
ここで、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０３２８】
図２９の回路の動作を説明する。図２９において、ｐチャネルMOSトランジスタM4とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、ｐチャネルMOSトランジスタM5とｎチャネルMOSトランジスタM2には共通の電流I2が流れ、ｐチャネルMOSトランジスタM6とｎチャネルMOSトランジスタM3には共通の電流I3が流れる。
【０３２９】
ここで、第2のカレントミラー回路はワイドラーカレントミラー回路であるから、トランジスタM4に流れる電流I1が多少増加するとトランジスタM5に流れる電流I2が急激に増加する。するとトランジスタM6に流れる電流I3が急減に減少し、トランジスタM3に流れる電流I3とミラー関係にある電流I1とI2も同時に減少することになり、トランジスタM4に流れる電流I1とトランジスタM5に流れる電流I2とトランジスタM6に流れる電流I3が平衡する電流値で回路が落ち着くことになる。
【０３３０】
このような制御により、２つの電流I1、I2が等しくなった場合に、ダイオードD1と抵抗R4の並列回路からなる第1の電流−電圧変換回路(I-V1)の端子電圧VAと複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。
【０３３１】
この場合に第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
【０３３２】
＜実施例９−２＞
図２８を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図９の第1の電流−電圧変換回路(I-V1) （ダイオードD1）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図３０に具体的な実現回路を示す。
【０３３３】
図３０の回路は、図９のOP ampを、図２８の２つのカレントミラー回路（M1、M2、M3；M4、M5（、M6））で置き換えたものである。図３０を参照すると、ゲートとドレインが接続されたｎチャネルMOSトランジスタM3はｎチャネルMOSトランジスタM1とM2とで第1のカレントミラー回路を構成している。また、ゲートとドレインが接続されたｐチャネルMOSトランジスタM4のソースはソース抵抗R0を介して電源VDDに接続され、ｐチャネルMOSトランジスタM4とM5はゲートが共通接続されてワイドラーカレントミラー回路を構成している。
【０３３４】
ｐチャネルMOSトランジスタM6のゲートはｐチャネルMOSトランジスタM5のドレインと接続され、ドレインはｎチャネルMOSトランジスタM1、M2、M3の共通ゲートに接続されている。
【０３３５】
また、ｎチャネルMOSトランジスタM1のドレインはゲートとドレインが接続されたpチャネルMOSトランジスタM6のドレインと接続されている。
【０３３６】
また、ｎチャネルMOSトランジスタM1のソースとグランド間にはダイオードD1からなる第1の電流−電圧変換回路(I-V1)が挿入されている。ｎチャネルMOSトランジスタM2のソースとグランド間には複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)が挿入されている。ｎチャネルMOSトランジスタM3のソースとグランド間にはダイオードD3からなる第3の電流−電圧変換回路(I-V3)が挿入されている。ｎチャネルMOSトランジスタM4のソースとグランド間にはダイオードD4からなる第4の電流−電圧変換回路(I-V1)が挿入されている。
【０３３７】
ここで、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０３３８】
図３０の回路の動作を説明する。図３０において、ｐチャネルMOSトランジスタM4とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、ｐチャネルMOSトランジスタM5とｎチャネルMOSトランジスタM2には共通の電流I2が流れ、ｐチャネルMOSトランジスタM6とｎチャネルMOSトランジスタM3には共通の電流I3が流れる。
【０３３９】
ここで、第2のカレントミラー回路はワイドラーカレントミラー回路であるから、トランジスタM4に流れる電流I1が多少増加するとトランジスタM5に流れる電流I2が急激に増加する。するとトランジスタM6に流れる電流I3が急減に減少し、トランジスタM3に流れる電流I3とミラー関係にある電流I1とI2も同時に減少することになり、トランジスタM4に流れる電流I1とトランジスタM5に流れる電流I2とトランジスタM6に流れる電流I3が平衡する電流値で回路が落ち着くことになる。
【０３４０】
このような制御により、２つの電流I1、I2が等しくなった場合に、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)の端子電圧VAと複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。
【０３４１】
この場合に、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
＜実施例９−３＞
【０３４２】
図２８を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図１０の第1の電流−電圧変換回路(I-V1)（ダイオードD1と抵抗R5の並列回路）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。
【０３４３】
図３１に具体的な実現回路を示す。図３１の回路は、図１０のOP ampを、図２８の２つのカレントミラー回路（M1、M2、M3；M4、M5（、M6））で置き換えたものである。図３１を参照すると、ゲートとドレインが接続されたｎチャネルMOSトランジスタM3はｎチャネルMOSトランジスタM1とM2とで第1のカレントミラー回路を構成している。また、ゲートとドレインが接続されたｐチャネルMOSトランジスタM4のソースはソース抵抗R0を介して電源VDDに接続され、ｐチャネルMOSトランジスタM4とM5はゲートが共通接続されてワイドラーカレントミラー回路を構成している。
【０３４４】
ｐチャネルMOSトランジスタM6のゲートはｐチャネルMOSトランジスタM5のドレインと接続され、ドレインはｎチャネルMOSトランジスタM1、M2、M3の共通ゲートに接続されている。
【０３４５】
また、ｎチャネルMOSトランジスタM1のドレインはゲートとドレインが接続されたpチャネルMOSトランジスタM6のドレインと接続されている。
【０３４６】
また、ｎチャネルMOSトランジスタM1のソースとグランド間にはダイオードD1からなる第1の電流−電圧変換回路(I-V1)が挿入されている。
【０３４７】
ｎチャネルMOSトランジスタM2のソースとグランド間には複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)が挿入されている。
【０３４８】
ｎチャネルMOSトランジスタM3のソースとグランド間にはダイオードD3からなる第3の電流−電圧変換回路(I-V3)が挿入されている。ここで、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０３４９】
図３１の回路の動作を説明する。 図３１において、ｐチャネルMOSトランジスタM4とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、ｐチャネルMOSトランジスタM5とｎチャネルMOSトランジスタM2には共通の電流I2が流れ、ｐチャネルMOSトランジスタM6とｎチャネルMOSトランジスタM3には共通の電流I3が流れる。
【０３５０】
ここで、第2のカレントミラー回路はワイドラーカレントミラー回路であるから、トランジスタM4に流れる電流I1が多少増加すると、トランジスタM5に流れる電流I2が急激に増加する。
【０３５１】
するとトランジスタM6に流れる電流I3が急減に減少し、トランジスタM3に流れる電流I3とミラー関係にある電流I1とI2も同時に減少することになり、トランジスタM4に流れる電流I1とトランジスタM5に流れる電流I2とトランジスタM6に流れる電流I3が平衡する電流値で回路が落ち着くことになる。
【０３５２】
このような制御により、２つの電流I1、I2が等しくなった場合に、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)の端子電圧VAと複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。
【０３５３】
この場合に第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
【０３５４】
＜実施例９−４＞
図２８を参照して説明した実施例において、具体的には、第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図１１の第1の電流−電圧変換回路(I-V1)（ダイオードD1と並列接続される抵抗R5からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図３２に、具体的な実現回路を示す。
【０３５５】
図３２の回路は、図１１のOP ampを、図２８の２つのカレントミラー回路（M1、M2、M3；M4、M5（、M6））で置き換えたものである。図３２を参照すると、ゲートとドレインが接続されたｎチャネルMOSトランジスタM3はｎチャネルMOSトランジスタM1とM2とで第1のカレントミラー回路を構成している。また、ゲートとドレインが接続されたｐチャネルMOSトランジスタM4のソースはソース抵抗R0を介して電源VDDに接続され、ｐチャネルMOSトランジスタM4とM5はゲートが共通接続されてワイドラーカレントミラー回路を構成している。
【０３５６】
ｐチャネルMOSトランジスタM6のゲートはｐチャネルMOSトランジスタM5のドレインと接続され、ドレインはｎチャネルMOSトランジスタM1、M2、M3の共通ゲートに接続されている。
【０３５７】
また、ｎチャネルMOSトランジスタM1のドレインはゲートとドレインが接続されたpチャネルMOSトランジスタM6のドレインと接続されている。
【０３５８】
また、ｎチャネルMOSトランジスタM1のソースとグランド間にはダイオードD1と抵抗R5の並列回路からなる第1の電流−電圧変換回路(I-V1)が挿入されている。ｎチャネルMOSトランジスタM2のソースとグランド間には複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)が挿入されている。
【０３５９】
ｎチャネルMOSトランジスタM3のソースとグランド間にはダイオードD3と抵抗R6の並列回路からなる第3の電流−電圧変換回路(I-V3)が挿入されている。
【０３６０】
ここで、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０３６１】
図３２の回路の動作を説明する。図３２において、ｐチャネルMOSトランジスタM4とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、ｐチャネルMOSトランジスタM5とｎチャネルMOSトランジスタM2には共通の電流I2が流れ、ｐチャネルMOSトランジスタM6とｎチャネルMOSトランジスタM3には共通の電流I3が流れる。
【０３６２】
ここで、第2のカレントミラー回路はワイドラーカレントミラー回路であるから、トランジスタM4に流れる電流I1が多少増加するとトランジスタM5に流れる電流I2が急激に増加する。
【０３６３】
するとトランジスタM6に流れる電流I3が急減に減少し、トランジスタM3に流れる電流I3とミラー関係にある電流I1とI2も同時に減少することになり、トランジスタM4に流れる電流I1とトランジスタM5に流れる電流I2とトランジスタM6に流れる電流I3が平衡する電流値で回路が落ち着くことになる。
【０３６４】
このような制御により、２つの電流I1、I2が等しくなった場合に、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)の端子電圧VAと複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。
【０３６５】
この場合に第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
【０３６６】
＜実施例９−５＞
図２８を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図１２の第1の電流−電圧変換回路(I-V1)（ダイオードD1と抵抗R5の並列回路に直列接続される抵抗R6からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図３３に具体的な実現回路を示す。
【０３６７】
図３３の回路は、図１２のOP ampを、図２８の２つのカレントミラー回路（M1、M2、M3；M4、M5（、M6））で置き換えたものである。図３３を参照すると、ゲートとドレインが接続されたｎチャネルMOSトランジスタM3はｎチャネルMOSトランジスタM1とM2とで第1のカレントミラー回路を構成している。
【０３６８】
また、ゲートとドレインが接続されたｐチャネルMOSトランジスタM4のソースはソース抵抗R0を介して電源VDDに接続され、ｐチャネルMOSトランジスタM4とM5はゲートが共通接続されてワイドラーカレントミラー回路を構成している。
【０３６９】
ｐチャネルMOSトランジスタM6のゲートはｐチャネルMOSトランジスタM5のドレインと接続され、ドレインはｎチャネルMOSトランジスタM1、M2、M3の共通ゲートに接続されている。
【０３７０】
また、ｎチャネルMOSトランジスタM1のドレインはゲートとドレインが接続されたpチャネルMOSトランジスタM6のドレインと接続されている。
【０３７１】
また、ｎチャネルMOSトランジスタM1のソースとグランド間にはダイオードD1と抵抗R5の並列回路に直列接続される抵抗R6からなる第1の電流−電圧変換回路(I-V1)が挿入されている。
【０３７２】
ｎチャネルMOSトランジスタM2のソースとグランド間には複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)が挿入されている。
【０３７３】
ｎチャネルMOSトランジスタM3のソースとグランド間にはダイオードD3と抵抗R7の並列回路に直列接続される抵抗R8からなる第3の電流−電圧変換回路(I-V3)が挿入されている。
【０３７４】
ここで、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０３７５】
図３３の回路の動作を説明する。図３３において、ｐチャネルMOSトランジスタM4とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、ｐチャネルMOSトランジスタM5とｎチャネルMOSトランジスタM2には共通の電流I2が流れ、ｐチャネルMOSトランジスタM6とｎチャネルMOSトランジスタM3には共通の電流I3が流れる。
【０３７６】
ここで、第2のカレントミラー回路はワイドラーカレントミラー回路であるから、トランジスタM4に流れる電流I1が多少増加するとトランジスタM5に流れる電流I2が急激に増加する。
【０３７７】
するとトランジスタM6に流れる電流I3が急減に減少し、トランジスタM3に流れる電流I3とミラー関係にある電流I1とI2も同時に減少することになり、トランジスタM4に流れる電流I1とトランジスタM5に流れる電流I2とトランジスタM6に流れる電流I3が平衡する電流値で回路が落ち着くことになる。
【０３７８】
このような制御により、２つの電流I1、I2が等しくなった場合に、ダイオードD1と抵抗R5の並列回路に直列接続される抵抗R6からなる第1の電流−電圧変換回路(I-V1)の端子電圧VAと複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。この場合に第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
【０３７９】
＜実施例９−６＞
図２８を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図１３の第1の電流−電圧変換回路(I-V1) （ダイオードD1と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R5とR6の並列回路に直列接続される抵抗R7からなる回路に並列接続される抵抗R8からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図３４に具体的な実現回路を示す。
【０３８０】
図３４の回路は、図１３のOP ampを、図２８の２つのカレントミラー回路（M1、M2、M3；M4、M5（、M6））で置き換えたものである。図３４を参照すると、ゲートとドレインが接続されたｎチャネルMOSトランジスタM3はｎチャネルMOSトランジスタM1とM2とで第1のカレントミラー回路を構成している。また、ゲートとドレインが接続されたｐチャネルMOSトランジスタM4のソースはソース抵抗R0を介して電源VDDに接続され、ｐチャネルMOSトランジスタM4とM5はゲートが共通接続されてワイドラーカレントミラー回路を構成している。
【０３８１】
ｐチャネルMOSトランジスタM6のゲートはｐチャネルMOSトランジスタM5のドレインと接続され、ドレインはｎチャネルMOSトランジスタM1、M2、M3の共通ゲートに接続されている。
【０３８２】
また、ｎチャネルMOSトランジスタM1のドレインはゲートとドレインが接続されたpチャネルMOSトランジスタM6のドレインと接続されている。
【０３８３】
また、ｎチャネルMOSトランジスタM1のソースとグランド間にはダイオードD1と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる第1の電流−電圧変換回路(I-V1)が挿入されている。
【０３８４】
ｎチャネルMOSトランジスタM2のソースとグランド間には複数のダイオードD2と直列抵抗R5とR6の並列回路に直列接続される抵抗R7からなる回路に並列接続される抵抗R8からなる第2の電流−電圧変換回路(I-V2)が挿入されている。
【０３８５】
ｎチャネルMOSトランジスタM3のソースとグランド間にはダイオードD3と抵抗R10の並列回路に直列接続される抵抗R11からなる第3の電流−電圧変換回路(I-V3)が挿入されている。
【０３８６】
ここで、第1の電流−電圧変換回路(I-V1)の直列抵抗R1とR2の中間端子、及び第2の電流−電圧変換回路(I-V2) の直列抵抗R5とR6の中間端子がそれぞれ基準電圧Vref2、Vref1の出力端子となっている。
【０３８７】
図３４の回路の動作を説明する。 図３４において、ｐチャネルMOSトランジスタM4とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、ｐチャネルMOSトランジスタM5とｎチャネルMOSトランジスタM2には共通の電流I2が流れ、ｐチャネルMOSトランジスタM6とｎチャネルMOSトランジスタM3には共通の電流I3が流れる。
【０３８８】
ここで、第2のカレントミラー回路はワイドラーカレントミラー回路であるから、トランジスタM4に流れる電流I1が多少増加するとトランジスタM5に流れる電流I2が急激に増加する。するとトランジスタM6に流れる電流I3が急減に減少し、トランジスタM3に流れる電流I3とミラー関係にある電流I1とI2も同時に減少することになり、トランジスタM4に流れる電流I1とトランジスタM5に流れる電流I2とトランジスタM6に流れる電流I3が平衡する電流値で回路が落ち着くことになる。
【０３８９】
このような制御により、２つの電流I1、I2が等しくなった場合に、ダイオードD1と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる第1の電流−電圧変換回路(I-V1)の端子電圧VAと複数のダイオードD2と直列抵抗R5とR6の並列回路に直列接続される抵抗R7からなる回路に並列接続される抵抗R8からなる第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。
【０３９０】
この場合に第1の電流−電圧変換回路(I-V1)の直列抵抗R1とR2の中間端子電圧、及び第2の電流−電圧変換回路(I-V2)の直列抵抗R5とR6の中間端子電圧がそれぞれ所望の基準電圧Vref2、Vref1として出力される。
【０３９１】
＜実施例１０＞
図３５は、本願請求項８に記載された基準電圧回路の構成を、一部をブロック化し、一般化して示した回路図である。これまでに詳しく説明してきたように、この種の基準電圧回路では出力電圧は高々250mVにしかならない。しかし、電源電圧が300mV高くなっても500mVの基準電圧を得たい等々のニーズは少なからずにあろう。そうしたアプリケーションに適合した基準電圧回路にアレンジできる回路の一手法を示す。
【０３９２】
図３５において、第1の電流−電圧変換回路(I-V1)と 第2の電流−電圧変換回路(I-V2)の一方の端子は接続され、共通の抵抗Rを介して接地されており、他方の端子はそれぞれカレントミラー回路を構成するトランジスタM1、M2のドレインに接続され、それぞれOP amp(AP1)の逆相入力端子と正相入力端子にも接続されている。
【０３９３】
OP amp(AP1)の出力端子はカレントミラー回路を構成するトランジスタM1、M2の共通ゲートに接続されている。
【０３９４】
第1の電流−電圧変換回路(I-V1)の中間端子電圧が基準電圧Vref2として出力され、 第2の電流−電圧変換回路(I-V2)の中間端子電圧が基準電圧Vref1として出力される。ただし、回路によっては基準電圧Vref2を出力できない場合もある。
【０３９５】
図３５の回路の動作を説明する。 これまで詳細に説明した図７に代表される基準電圧回路においては、第1の電流−電圧変換回路(I-V1)と 第2の電流−電圧変換回路(I-V2)を駆動する電流I1とI2は等しいものとしていた。温度特性が相殺された基準電圧が得られる場合には、この駆動電流I1とI2の温度特性は(1)正の温度特性を持つ、(2)温度特性が相殺されている、のいずれかに設定されていた。
【０３９６】
したがって、図３１に示すように、第1の電流−電圧変換回路(I-V1)と 第2の電流−電圧変換回路(I-V2)の一方の端子を共通接続して抵抗Rを介して接地すると、この抵抗Rでの電圧降下分が基準電圧に加算されることになる。
【０３９７】
（１）正の温度特性を持つ場合には、この抵抗Rでの電圧降下分だけ、正の温度特性を持つ電圧が大きくなるから、その分だけ、負の温度特性を持つダイオードの順方向電圧の分圧電圧を大きくすれば、温度特性が相殺されたより大きな基準電圧Vrefを得ることができる。あるいは、
（２）温度特性が相殺されている場合には、この抵抗Rでの電圧降下分だけ大きな基準電圧Vrefを得ることができる。
【０３９８】
＜実施例１０−１＞
図３６は、本願請求項９に記載された基準電圧回路の一実例を示す回路である。図３５を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)と 第2の電流−電圧変換回路(I-V2)をそれぞれ第1の電流−電圧変換回路(I-V1（ダイオードD1と並列接続される直列抵抗R4、R5からなる）と第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる）に置き換え、共通の抵抗R6を介して接地するとOP ampを制御手段に用いた基準電圧回路が得られる。図３６に具体的な実現回路を示す。
【０３９９】
図３６において、ダイオードD1と並列接続される直列抵抗R4、R5からなる第1の電流−電圧変換回路(I-V1)と、複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)の一方の端子は接続され、共通の抵抗R6を介して接地されており、他方の端子は、それぞれカレントミラー回路を構成するトランジスタM1、M2のドレインに接続され、それぞれOP amp(AP1)の逆相入力端子と正相入力端子にも接続されている。OP amp(AP1)の出力端子はカレントミラー回路を構成するトランジスタM1、M2の共通ゲートに接続されている。
【０４００】
第1の電流−電圧変換回路(I-V1)の直列抵抗R4とR5の中間端子電圧が基準電圧Vref2として出力され、 第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2中間端子電圧が基準電圧Vref1として出力される。
【０４０１】
図３６の回路の動作を説明する。 図３６において、ダイオードD1と並列接続される直列抵抗R4、R5からなる第1の電流−電圧変換回路(I-V1)と複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)を駆動する電流I1とI2は等しいものとする。
【０４０２】
図３２に示すように、ダイオードD1と並列接続される直列抵抗R4、R5からなる第1の電流−電圧変換回路(I-V1)と複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)の一方の端子を共通接続して抵抗R6を介して接地すると、この抵抗R6での電圧降下分が基準電圧に加算されることになる。
【０４０３】
図３６において、VA＝VBに制御されているから、
VF1＝VF2＋R3I2                                      (57)
となっている。
【０４０４】
ここで、
ΔVF＝VF1−VF2＝R3I2                                  (58)
とおくと、基準電圧Vref1、Vref2は
2009251877.tif 000041
2009251877.tif 000042
と求められる。
【０４０５】
ただし、実際には(58)式は(10)式のように表記すると、
2009251877.tif 000043
と表される。
【０４０６】
したがって、基準電圧Vref1、Vref2が、温度特性が相殺された電圧であるためには、
2009251877.tif 000044
2009251877.tif 000045
が成り立つ必要がある。
ここで、
2009251877.tif 000046
に設定すれば、
2009251877.tif 000047
2009251877.tif 000048
と表され、
2009251877.tif 000049
2009251877.tif 000050
となる。
【０４０７】
一方、
2009251877.tif 000051
に設定すれば、(56)式のln内の分母の温度での変化幅が大きくでき、lnの真数を低温時に大きく、高温時に小さくできる。
【０４０８】
すなわち、この対数値とVTの積ΔVFを曲線化し、図３に示した長野の基準電圧回路よりもダイオードの温度非直線性を補償し易くなる。
【０４０９】
このように、温度特性が相殺された基準電圧Vref1、Vref2を得るためには、この駆動電流I1とI2の温度特性は正の温度特性を持つように設定される。したがって、この抵抗R6での電圧降下分だけ正の温度特性を持つ電圧VPTATが大きくなるからその分だけ負の温度特性を持つダイオードの順方向電圧の分圧電圧VCTATを大きくすれば温度特性が相殺されたより大きな基準電圧を得ることができる。
【０４１０】
すなわち、基準電圧Vref1、Vref2は
Vref1＝α1VF2＋(1＋β)ΔVF＝VCTAT1+ VPTAT1                  (70)
Vref2＝α2VF1＋βΔVF＝VCTAT2+ VPTAT2                      (71)
と表される。
【０４１１】
＜実施例１０−２＞
図３７は、本願請求項９に記載された基準電圧回路の一実例を示す回路である。図３５を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)と 第2の電流−電圧変換回路(I-V2)をそれぞれ第1の電流−電圧変換回路(I-V1（ダイオードD1からなる）と第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる）に置き換え、共通の抵抗R4を介して接地するとOP ampを制御手段に用いた基準電圧回路が得られる。図３７に具体的な実現回路を示す。
【０４１２】
図３７において、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)と複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)の一方の端子は接続され、共通の抵抗R4を介して接地されており、他方の端子はそれぞれカレントミラー回路を構成するトランジスタM1、M2のドレインに接続され、それぞれOP amp(AP1)の逆相入力端子と正相入力端子にも接続されている。OP amp(AP1)の出力端子はカレントミラー回路を構成するトランジスタM1、M2の共通ゲートに接続されている。
【０４１３】
第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2中間端子電圧が基準電圧Vref1として出力される。
【０４１４】
図３７の回路の動作を説明する。図３７において、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)と複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)を駆動する電流I1とI2は等しいものとする。図３７に示すように、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)と複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)の一方の端子を共通接続して抵抗R4を介して接地すると、この抵抗R4での電圧降下分が基準電圧に加算されることになる。
【０４１５】
図３７において、VA＝VBに制御されているから、
VF1＝VF2＋R3I2                                      (72)
となっている。
【０４１６】
ここで、
ΔVF＝VF1−VF2＝R3I2                                  (73)
とおくと、基準電圧Vrefは
2009251877.tif 000052
と求められる。
【０４１７】
ただし、実際には(73)式は(10)式のように表記すると、
2009251877.tif 000053
と表される。
【０４１８】
したがって、基準電圧Vrefが、温度特性が相殺された電圧であるためには、
2009251877.tif 000054
が成り立つ必要がある。
【０４１９】
ここで、(75)式のln内の分母の温度での変化幅が大きくでき、lnの真数を低温時に大きく、高温時に小さくできる。すなわち、この対数値とVTの積ΔVFを曲線化し、図３に示した長野の基準電圧回路よりもダイオードの温度非直線性を補償し易くなる。
【０４２０】
このように、温度特性が相殺された基準電圧Vrefを得るためには、この駆動電流I1とI2の温度特性は正の温度特性を持つように設定される。
【０４２１】
したがって、この抵抗R4での電圧降下分だけ正の温度特性を持つ電圧VPTATが大きくなるからその分だけ負の温度特性を持つダイオードの順方向電圧の分圧電圧VCTATを大きくすれば温度特性が相殺されたより大きな基準電圧を得ることができる。
【０４２２】
すなわち、基準電圧Vrefは
Vref＝αVF2＋(1＋β)ΔVF＝VCTAT+ VPTAT                      (77)
と表される。
＜実施例１０−３＞
【０４２３】
図３８は、本願請求項９に記載された基準電圧回路の一実例を示す回路である。図３５を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)と 第2の電流−電圧変換回路(I-V2)をそれぞれ第1の電流−電圧変換回路(I-V1（ダイオードD1からなる）と第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続される抵抗R4からなる）に置き換え、共通の抵抗R5を介して接地するとOP ampを制御手段に用いた基準電圧回路が得られる。図３８に具体的な実現回路を示す。
【０４２４】
図３８において、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)と複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)の一方の端子は接続され、共通の抵抗R5を介して接地されており、他方の端子はそれぞれカレントミラー回路を構成するトランジスタM1、M2のドレインに接続され、それぞれOP amp(AP1)の逆相入力端子と正相入力端子にも接続されている。OP amp(AP1)の出力端子はカレントミラー回路を構成するトランジスタM1、M2の共通ゲートに接続されている。第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2中間端子電圧が基準電圧Vrefとして出力される。
【０４２５】
図３８の回路の動作を説明する。図３８において、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)と複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)を駆動する電流I1とI2は等しいものとする。
【０４２６】
図３８に示すように、ダイオードD1と並列接続される抵抗R5からなる第1の電流−電圧変換回路(I-V1)と複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)の一方の端子を共通接続して抵抗R6を介して接地すると、この抵抗R6での電圧降下分が基準電圧に加算されることになる。
【０４２７】
図３８において、VA＝VBに制御されているから、
VF1＝VF2＋R3(I2−VF1/R4)                                (78)
となっている。
【０４２８】
ここで、
ΔVF＝VF1−VF2＝R3(I2−VF1/R4)                            (79)
とおくと、基準電圧Vrefは
2009251877.tif 000055
と求められる。
【０４２９】
ただし、実際には(79)式は(10)式のように表記すると、
2009251877.tif 000056
と表される。
【０４３０】
(73)式は(7)式、および(14)式と等価な電圧モード型基準電圧の式
2009251877.tif 000057
に番場の基準電圧回路から得られる電流モード型基準電圧の式
2009251877.tif 000058
を加算した式になっていることが分かる。
【０４３１】
したがって、基準電圧Vrefが、温度特性が相殺された電圧であるためには、原理的には、この２つのエリメント、
2009251877.tif 000059
と
2009251877.tif 000060
がいずれも温度特性が相殺された電圧になるように設定すれば良いことが理解できる。ここで、上記に設定可能とする係数α、γ、Kが存在する。
【０４３２】
したがって、
2009251877.tif 000061
が成り立つ必要がある。
【０４３３】
ここで、(81)式のln内の分母の温度での変化幅が大きくでき、lnの真数を低温時に大きく、高温時に小さくできる。すなわち、この対数値とVTの積ΔVFを曲線化し、図３に示した長野の基準電圧回路よりもダイオードの温度非直線性を補償し易くなる。
【０４３４】
このように、温度特性が相殺された基準電圧Vrefを得るためには、この駆動電流I1とI2は温度特性が相殺されるように設定される。したがって、負の温度特性を持つダイオードの順方向電圧の分圧電圧VCTAT2と正の温度特性を持つVPTATとの加算で温度特性が相殺された電圧が得られ、さらに、この抵抗R6での電圧降下分に当たる温度特性が相殺された電圧{γ(VCTAT1+KVPTAT)}が加算され、より大きな基準電圧を得ることができる。
【０４３５】
すなわち、基準電圧Vrefは
Vref＝αVF2＋ΔVF＋γ(VF1＋KΔVF)＝VCTAT2+ VPTAT+γ(VCTAT1+KVPTAT)    (83)
と表される。
【０４３６】
＜実施例１０−４＞
図３９は、本願請求項９に記載された基準電圧回路の一実例を示す回路である。図３５を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)と 第2の電流−電圧変換回路(I-V2)をそれぞれ第1の電流−電圧変換回路(I-V1（ダイオードD1と並列接続される抵抗R5からなる）と第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続される抵抗R4からなる）に置き換え、共通の抵抗R6を介して接地するとOP ampを制御手段に用いた基準電圧回路が得られる。図３９に具体的な実現回路を示す。
【０４３７】
図３９において、ダイオードD1と並列接続される抵抗R5からなる第1の電流−電圧変換回路(I-V1)と複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)の一方の端子は接続され、共通の抵抗R6を介して接地されており、他方の端子はそれぞれカレントミラー回路を構成するトランジスタM1、M2のドレインに接続され、それぞれOP amp(AP1)の逆相入力端子と正相入力端子にも接続されている。OP amp(AP1)の出力端子はカレントミラー回路を構成するトランジスタM1、M2の共通ゲートに接続されている。
【０４３８】
第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2中間端子電圧が基準電圧Vrefとして出力される。
【０４３９】
図３９の回路の動作を説明する。図３９において、ダイオードD1と並列接続される抵抗R5からなる第1の電流−電圧変換回路(I-V1)と複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)を駆動する電流I1とI2は等しいものとする。
【０４４０】
図３９に示すように、ダイオードD1と並列接続される抵抗R5からなる第1の電流−電圧変換回路(I-V1)と複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)の一方の端子を共通接続して抵抗R6を介して接地すると、この抵抗R6での電圧降下分が基準電圧に加算されることになる。
【０４４１】
図３９において、VA＝VBに制御されているから、
VF1＝VF2＋R3(I2−VF1/R4)                                (84)
となっている。
【０４４２】
ここで、
ΔVF＝VF1−VF2＝R3(I2−VF1/R4)                            (85)
とおくと、基準電圧Vrefは
2009251877.tif 000062
と求められる。
【０４４３】
ただし、実際には(79)式は(10)式のように表記すると、
2009251877.tif 000063
と表される。
【０４４４】
(86)式は(7)式、および(14)式と等価な電圧モード型基準電圧の式
2009251877.tif 000064
に番場の基準電圧回路から得られる電流モード型基準電圧の式
2009251877.tif 000065
を加算した式になっていることが分かる。したがって、基準電圧Vrefが、温度特性が相殺された電圧であるためには、原理的には、この２つのエリメント、
2009251877.tif 000066
と
2009251877.tif 000067
がいずれも温度特性が相殺された電圧になるように設定すれば良いことが理解できる。ここで、上記に設定可能とする係数α、γ、Kが存在する。
【０４４５】
したがって、
2009251877.tif 000068
が成り立つ必要がある。
【０４４６】
ここで、(87)式のln内の分母の温度での変化幅が大きくでき、lnの真数を低温時に大きく、高温時に小さくできる。すなわち、この対数値とVTの積ΔVFを曲線化し、図３に示した長野の基準電圧回路よりもダイオードの温度非直線性を補償し易くなる。
【０４４７】
このように、温度特性が相殺された基準電圧Vrefを得るためには、この駆動電流I1とI2は温度特性が相殺されるように設定される。
【０４４８】
したがって、負の温度特性を持つダイオードの順方向電圧の分圧電圧VCTAT2と正の温度特性を持つVPTATとの加算で温度特性が相殺された電圧が得られ、さらに、この抵抗R6での電圧降下分に当たる温度特性が相殺された電圧{γ(VCTAT1+KVPTAT)}が加算され、より大きな基準電圧を得ることができる。
【０４４９】
すなわち、基準電圧Vrefは
Vref＝αVF2＋ΔVF＋γ(VF1＋KΔVF)＝VCTAT2+ VPTAT+γ(VCTAT1+KVPTAT)    (89)
と表される。
【０４５０】
＜実施例１０−５＞
図４０は、本願請求項９に記載された基準電圧回路の一実例を示す回路である。図３５を参照して説明した実施例において、具体的には、第1の電流−電圧変換回路(I-V1)と 第2の電流−電圧変換回路(I-V2)をそれぞれ第1の電流−電圧変換回路(I-V1（ダイオードD1と抵抗R5が並列接続される並列回路に直列接続される抵抗R6からなる）と第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続される抵抗R4からなる）に置き換え、共通の抵抗R7を介して接地するとOP ampを制御手段に用いた基準電圧回路が得られる。図４０に具体的な実現回路を示す。
【０４５１】
図４０において、ダイオードD1と抵抗R5が並列接続される並列回路に直列接続される抵抗R6からなる第1の電流−電圧変換回路(I-V1)と複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)の一方の端子は共通接続されており、抵抗R7を介して接地され、他方の端子はそれぞれカレントミラー回路を構成するトランジスタM1、M2のドレインに接続され、それぞれOP amp(AP1)の逆相入力端子と正相入力端子にも接続されている。OP amp(AP1)の出力端子はカレントミラー回路を構成するトランジスタM1、M2の共通ゲートに接続されている。
【０４５２】
第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2中間端子電圧が基準電圧Vrefとして出力される。
【０４５３】
図４０の回路の動作を説明する。図４０において、ダイオードD1と抵抗R5が並列接続される並列回路に直列接続される抵抗R6からなる第1の電流−電圧変換回路(I-V1)と複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)を駆動する電流I1とI2は等しいものとする。
【０４５４】
図４０に示すように、ダイオードD1と抵抗R5が並列接続される並列回路に直列接続される抵抗R6からなる第1の電流−電圧変換回路(I-V1)と複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)の一方の端子を共通接続して抵抗R6を介して接地すると、この抵抗R6での電圧降下分が基準電圧に加算されることになる。
【０４５５】
図４０において、VA＝VBに制御されているから、
VF1＋R6I1＝VF2＋R3{I2−(VF1＋R6I1)/R4}                        (90)
【０４５６】
ここで、
ΔVF＝VF1−VF2＝R3{I2−(VF1＋R6I1)/R4}−R6I1                  (91)
とおくと、基準電圧Vrefは
2009251877.tif 000069
と求められる。
【０４５７】
ただし、実際には(91)式は(10)式のように表記すると、
2009251877.tif 000070
と表される。
【０４５８】
(74)式は(7)式、および(14)式と等価な電圧モード型基準電圧の式
2009251877.tif 000071
に抵抗での電圧降下分{(2R7＋R6)I1}を加算した式になっていることが分かる。したがって、基準電圧Vrefが、温度特性が相殺された電圧であるためには、原理的には、この２つのエリメント、
2009251877.tif 000072
と
{(2R7＋R6)I1}がいずれも温度特性が相殺された電圧になるように設定すれば良いことが理解できる。
【０４５９】
あるいは、(92)式は(91)式を用いて電流I1を消去すると、
2009251877.tif 000073
と表される。
【０４６０】
したがって、基準電圧Vrefが、温度特性が相殺された電圧であるためには、
2009251877.tif 000074
が成り立つ必要がある。
【０４６１】
ここで、(93)式のln内の分母の温度での変化幅が大きくでき、lnの真数を低温時に大きく、高温時に小さくできる。すなわち、この対数値とVTの積ΔVFを曲線化し、図３に示した長野の基準電圧回路よりもダイオードの温度非直線性を補償し易くなる。
【０４６２】
このように、温度特性が相殺された基準電圧Vrefを得るためには、この駆動電流I1とI2は温度特性が相殺されるように設定される。
【０４６３】
したがって、負の温度特性を持つダイオードの順方向電圧の分圧電圧VCTATと正の温度特性を持つVPTATとの加算で温度特性が相殺された電圧が得られ、さらに、この抵抗R6での電圧降下分に当たる温度特性が相殺された電圧VADDが加算され、より大きな基準電圧を得ることができる。
【０４６４】
すなわち、基準電圧Vrefは
Vref＝αVF2＋ΔVF＋VADD＝VCTAT+ VPTAT+ VADD                    (96)
と表される。
【０４６５】
＜実施例１０−６＞
図４１は、本願請求項９に記載された基準電圧回路の一実例を示す回路である。図３５を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)と 第2の電流−電圧変換回路(I-V2)をそれぞれ第1の電流−電圧変換回路(I-V1)（ダイオードD1と直列抵抗R1、R2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる）と第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R5とR6の並列回路に抵抗R7が直列接続される回路に並列接続される抵抗R8からなる）に置き換え、共通の抵抗R9を介して接地するとOP ampを制御手段に用いた基準電圧回路が得られる。図４１に具体的な実現回路を示す。
【０４６６】
図４１において、ダイオードD1と直列抵抗R1、R2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる第1の電流−電圧変換回路(I-V1)と複数のダイオードD2と直列抵抗R5とR6の並列回路に抵抗R7が直列接続される回路に並列接続される抵抗R8からなる第2の電流−電圧変換回路(I-V2)の一方の端子は接続され、共通の抵抗R6を介して接地されており、他方の端子はそれぞれカレントミラー回路を構成するトランジスタM1、M2のドレインに接続され、それぞれOP amp(AP1)の逆相入力端子と正相入力端子にも接続されている。OP amp(AP1)の出力端子はカレントミラー回路を構成するトランジスタM1、M2の共通ゲートに接続されている。
【０４６７】
第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2中間端子電圧が基準電圧Vrefとして出力される。
【０４６８】
図４１の回路の動作を説明する。 図４１において、ダイオードD1と直列抵抗R1、R2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる第1の電流−電圧変換回路(I-V1)と複数のダイオードD2と直列抵抗R5とR6の並列回路に抵抗R7が直列接続される回路に並列接続される抵抗R8からなる第2の電流−電圧変換回路(I-V2)を駆動する電流I1とI2は等しいものとする。
【０４６９】
図４１に示すように、ダイオードD1と直列抵抗R1、R2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる第1の電流−電圧変換回路(I-V1)と、複数のダイオードD2と直列抵抗R5とR6の並列回路に抵抗R7が直列接続される回路に並列接続される抵抗R8からなる第2の電流−電圧変換回路(I-V2)の一方の端子を共通接続して抵抗R9を介して接地すると、この抵抗R9での電圧降下分が基準電圧に加算されることになる。
【０４７０】
図４１において、VA＝VBに制御されているから、
VF1＋R6I1＝VF2＋R3{I2−(VF1＋R6I1)/R4                        (97)
2009251877.tif 000075
2009251877.tif 000076
となっている。
【０４７１】
ここで、I1＝I2、VA＝VBとし、VAを求めると、
2009251877.tif 000077
となる。
【０４７２】
また、(97)式より、ΔVFは、
2009251877.tif 000078
と表され、電流I1は
2009251877.tif 000079
と表される。
【０４７３】
したがって、基準電圧Vref1、Vref2はそれぞれΔVFとダイオードD1、D2の分圧電圧の和で表され、
2009251877.tif 000080
2009251877.tif 000081
と求められる。
【０４７４】
ここで、(103)、(104)式は(7)式とおよそ等価であり、(14)式ともおよそ等価である。
【０４７５】
すなわち、図４１の回路でもカレントミラー回路から供給される駆動電流は温度特性がおよそ相殺された(temperature-compensated)電流かそれに近い電流である。
【０４７６】
あるいは、図４１の回路ではおよそ温度に比例する(PTAT: proportional to absolute temperature)電流であっても良い。また、駆動電流が多少の負の温度特性を有していても、抵抗R8（および抵抗R4）には負の温度特性を有する電流が流れるために、ダイオードD2（およびダイオードD1）に流れる電流は正の温度特性を持てば、抵抗R7（および抵抗R3）に発生する電圧は正の温度特性を持ち、抵抗R5、R6の分圧電圧（および抵抗R1、R2の分圧電圧）は負の温度特性を持ち、これらを重み付け加算することで温度特性を相殺できることになる。
【０４７７】
したがって、抵抗R9での電圧降下分が加算された基準電圧Vref1およびVref2も、この抵抗R9での電圧降下分の温度特性がほぼ相殺されているならば、基準電圧Vref1およびVref2の温度特性も相殺することができることになる。
【０４７８】
また、実際にΔVFは(10)式のように表記すると、
2009251877.tif 000082
と表される。
【０４７９】
したがって、基準電圧Vref1、Vref2が、温度特性が相殺された電圧であるためには、
2009251877.tif 000083
2009251877.tif 000084
が成り立つ必要がある。
【０４８０】
ここで、(105)式のｌｎ内の分母の値の温度での変化幅が大きくでき、ｌｎの真数を低温時に大きく、高温時に小さくできる。すなわち、この対数値とVTの積ΔVBEを曲線化し、図３に示した長野の基準電圧回路よりもダイオードの温度非直線性を補償し易くなる。
【０４８１】
このように、温度特性が相殺された基準電圧Vref1、Vref2を得るためには、この駆動電流I1とI2は温度特性が相殺されるように設定される。
【０４８２】
したがって、負の温度特性を持つダイオードの順方向電圧の分圧電圧VCTAT1、VCTAT2と正の温度特性を持つVPTAT1、VPTAT2との加算で温度特性が相殺された２つの電圧が得られ、さらに、この２つの電圧に抵抗R9での電圧降下分に相当する電圧で、温度特性が相殺された電圧VADDが加算され、より大きな基準電圧を得ることができる。
【０４８３】
すなわち、基準電圧Vref1、Vref2は
Vref1＝α1VF2＋β1ΔVF＋VADD＝VCTAT1+VPTAT1+VADD                  (108)
Vref2＝α2VF1＋β2ΔVF＋VADD＝VCTAT2+VPTAT2+VADD                  (109)
と表される。
【０４８４】
＜実施例１１＞
図４２は本願請求項７に記載された基準電圧回路の構成を、一部をブロック化し、一般化して示した回路図である。これまでに詳細に説明した本願請求項８の実施例（図３５）においては、所定の電圧が等しくなるように制御する制御手段として、OP amp（AP1)の場合を例にして説明してきた。しかし、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いることができる。具体的には、元となるOP ampを制御手段に用いた基準電圧の回路ブロックである図３５は図４２のように展開される。
【０４８５】
第2の電流−電圧変換回路(I-V2)の中間端子電圧から基準電圧Vref１が得られる。あるいは、回路によっては、第1の電流−電圧変換回路(I-V1)の中間端子電圧からも基準電圧Vref2が得られる場合がある。
【０４８６】
図４２において、第1のカレントミラー回路はトランジスタM1、M2から構成され、第2のカレントミラー回路はトランジスタM3、M4から構成されている。トランジスタM1とM4はいずれもゲートとドレインが共通接続されており、トランジスタM1とM3が縦積みされ、トランジスタM2とM4が縦積みされている。
【０４８７】
トランジスタM1、M2のそれぞれのソースにはそれぞれ第1の電流−電圧変換回路(I-V1)、及び第2の電流−電圧変換回路(I-V2)が接続され、共通の抵抗Rを介して接地されている。
【０４８８】
第2の電流−電圧変換回路(I-V2)の中間端子電圧から基準電圧Vref1が得られる。あるいは、回路によっては、第1の電流−電圧変換回路(I-V1)の中間端子電圧からも基準電圧Vref2が得られる場合がある。
【０４８９】
なお、図４２においては、第1の電流−電圧変換回路(I-V1)と第2の電流−電圧変換回路(I-V2)が共通の抵抗Rを介して接地されているが、それぞれ独立の抵抗を介して接地されていても良い。
【０４９０】
図４２の回路の動作を説明する。図４２において、第1のカレントミラー回路はトランジスタM1、M2から構成され、第2のカレントミラー回路はトランジスタM3、M4から構成されている。トランジスタM1とM4はいずれもゲートとドレインが共通接続されており、２つのカレントミラー回路は流れる電流を共有している。すなわち、トランジスタM1とM3には電流I1が流れ、トランジスタM2とM4には電流I2が流れる。
【０４９１】
トランジスタM1、M2のそれぞれのソースにはそれぞれ第1の電流−電圧変換回路(I-V1)、及び第2の電流−電圧変換回路(I-V2)が接続され、共通の抵抗Rを介して接地されている。この２つのカレントミラー回路により電流I1と電流I2が等しくなるように動作し、その場合に、それぞれの端子電圧VAとVBが等しくなる。
【０４９２】
第2の電流−電圧変換回路(I-V2)の中間端子電圧から基準電圧Vref1が得られる。あるいは、回路によっては、第1の電流−電圧変換回路(I-V1)の中間端子電圧からも基準電圧Vref2が得られる場合がある。
【０４９３】
＜実施例１１−１＞
図４２を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図３６の第1の電流−電圧変換回路(I-V1)（ダイオードD1と並列接続される抵抗R4からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図４３に具体的な実現回路を示す。
【０４９４】
図４３の回路は、図３６のOP ampを、図４２のカレントミラー回路（M1、M2、M3、M4）で置き換えたものである。図４３を参照すると、電源VDDにソースが接続されゲートが共通接続されたｐチャネルMOSトランジスタM3、M4を備え、ｐチャネルMOSトランジスタM4のゲートとドレインは接続され、ｐチャネルMOSトランジスタM3のドレインにはゲートとドレインが接続されたｎチャネルMOSトランジスタM1と、ｐチャネルMOSトランジスタM4のドレインには、ゲートとドレインが接続されたｎチャネルMOSトランジスタM2とを備えている。
【０４９５】
ｎチャネルMOSトランジスタM1のソースにはダイオードD1と並列接続される抵抗R4からなる第1の電流−電圧変換回路(I-V1)が接続され、ｎチャネルMOSトランジスタM2のソースには複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)が接続され、共通の抵抗R6を介して接地されている。
【０４９６】
また、第1の電流−電圧変換回路(I-V1)の直列抵抗R4とR5の中間端子、及び第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子がそれぞれ基準電圧Vref2、Vref1の出力端子となっている。
【０４９７】
図４３の回路の動作を説明する。図４３において、ｐチャネルMOSトランジスタM3とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、ｐチャネルMOSトランジスタM4とｎチャネルMOSトランジスタM2には共通の電流I2が流れる。ここで、電流I1と電流I2が等しく設定されている。
【０４９８】
したがって、ダイオードD1と並列接続される抵抗R4からなる第1の電流−電圧変換回路(I-V1)は電流I1で駆動され、複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)は電流I2で駆動され、共通の抵抗R6を介して電流I1、I2がグランドに流れている。
【０４９９】
電流I1と電流I2が等しい場合に、並列接続される抵抗R4からなる第1の電流−電圧変換回路(I-V1)の端子電圧VAと複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。
【０５００】
この場合に第1の電流−電圧変換回路(I-V1)の直列抵抗R4とR5の中間端子電圧、及び第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧がそれぞれ所望の基準電圧Vref2、Vref1として出力される。
【０５０１】
＜実施例１１−２＞
図４２を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図３７の第1の電流−電圧変換回路(I-V1)（ダイオードD1）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図４４に具体的な実現回路を示す。
【０５０２】
図４４の回路構成は、図３７のOP ampを、図４２のカレントミラー回路（M1、M2、M3、M4）で置き換えたものである。図４４を参照すると、電源VDDにソースが接続されゲートが共通接続されたｐチャネルMOSトランジスタM3、M4を備え、ｐチャネルMOSトランジスタM4のゲートとドレインは接続され、ｐチャネルMOSトランジスタM3のドレインにはゲートとドレインが接続されたｎチャネルMOSトランジスタM1と、ｐチャネルMOSトランジスタM4のドレインには、ゲートとドレインが接続されたｎチャネルMOSトランジスタM2とを備えている。
【０５０３】
ｎチャネルMOSトランジスタM1のソースにはダイオードD1からなる第1の電流−電圧変換回路(I-V1)が接続され、ｎチャネルMOSトランジスタM2のソースには複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)が接続され、共通の抵抗R4を介して接地されている。
【０５０４】
また、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０５０５】
図４４の回路の動作を説明する。図４４において、ｐチャネルMOSトランジスタM3とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、ｐチャネルMOSトランジスタM4とｎチャネルMOSトランジスタM2には共通の電流I2が流れる。ここで、電流I1と電流I2が等しく設定されている。したがって、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)は電流I1で駆動され、複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)は電流I2で駆動され、共通の抵抗R4を介して電流I1、I2がグランドに流れている。
【０５０６】
電流I1と電流I2が等しい場合に、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)の端子電圧VAと複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。
【０５０７】
この場合に第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
【０５０８】
＜実施例１１−３＞
図４２を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図３８の第1の電流−電圧変換回路(I-V1)（ダイオードD1からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に抵抗R4が並列接続される）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図４５に具体的な実現回路を示す。
【０５０９】
図４５の回路は、図３８のOP amp（AP1）を、図４２のカレントミラー回路（M1、M2、M3、M4）で置き換えたものである。図４５を参照すると、電源VDDにソースが接続されゲートが共通接続されたｐチャネルMOSトランジスタM3、M4を備え、ｐチャネルMOSトランジスタM4のゲートとドレインは接続され、ｐチャネルMOSトランジスタM3のドレインにはゲートとドレインが接続されたｎチャネルMOSトランジスタM1と、ｐチャネルMOSトランジスタM4のドレインには、ゲートとドレインが接続されたｎチャネルMOSトランジスタM2とを備えている。
【０５１０】
ｎチャネルMOSトランジスタM1のソースにはダイオードD1からなる第1の電流−電圧変換回路(I-V1)が接続され、ｎチャネルMOSトランジスタM2のソースには複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)が接続され、共通の抵抗R6を介して接地されている。
【０５１１】
また、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０５１２】
図４５の回路の動作を説明する。図４５において、ｐチャネルMOSトランジスタM3とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、ｐチャネルMOSトランジスタM4とｎチャネルMOSトランジスタM2には共通の電流I2が流れる。ここで、電流I1と電流I2が等しく設定されている。したがって、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)は電流I1で駆動され、複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)は電流I2で駆動され、共通の抵抗R6を介して電流I1、I2がグランドに流れている。
【０５１３】
電流I1と電流I2が等しい場合に、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)の端子電圧VAと複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。
【０５１４】
この場合に第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
【０５１５】
＜実施例１１−４＞
図４２を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図３９の第1の電流−電圧変換回路(I-V1)（ダイオードD1と並列接続される抵抗R5からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に抵抗R4が並列接続される）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図４６に具体的な実現回路を示す。
【０５１６】
図４６の回路は、図３９のOP ampを、図４２のカレントミラー回路（M1、M2、M3、M4）で置き換えたものである。図４６を参照すると、電源VDDにソースが接続されゲートが共通接続されたｐチャネルMOSトランジスタM3、M4を備え、ｐチャネルMOSトランジスタM4のゲートとドレインは接続され、ｐチャネルMOSトランジスタM3のドレインにはゲートとドレインが接続されたｎチャネルMOSトランジスタM1と、ｐチャネルMOSトランジスタM4のドレインには、ゲートとドレインが接続されたｎチャネルMOSトランジスタM2とを備えている。
【０５１７】
ｎチャネルMOSトランジスタM1のソースにはダイオードD1と並列接続される抵抗R5からなる第1の電流−電圧変換回路(I-V1)が接続されている。
【０５１８】
ｎチャネルMOSトランジスタM2のソースには複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)が接続されている。
【０５１９】
第1の電流−電圧変換回路(I-V1)と第2の電流−電圧変換回路(I-V2)は共通の抵抗R6を介して接地されている。
【０５２０】
また、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０５２１】
図４６の回路の動作を説明する。図４６において、ｐチャネルMOSトランジスタM3とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、ｐチャネルMOSトランジスタM4とｎチャネルMOSトランジスタM2には共通の電流I2が流れる。ここで、電流I1と電流I2が等しく設定されている。
【０５２２】
したがって、ダイオードD1と並列接続される抵抗R5からなる第1の電流−電圧変換回路(I-V1)は電流I1で駆動され、複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)は電流I2で駆動され、共通の抵抗R6を介して電流I1、I2がグランドに流れている。
【０５２３】
電流I1と電流I2が等しい場合に、ダイオードD1と並列接続される抵抗R5からなる第1の電流−電圧変換回路(I-V1)の端子電圧VAと複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。
【０５２４】
この場合に第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
【０５２５】
＜実施例１１−５＞
図４２を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図４０の第1の電流−電圧変換回路(I-V1)（ダイオードD1と抵抗R5の並列回路に直列接続される抵抗R6からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図４７に具体的な実現回路を示す。
【０５２６】
図４７の回路は、図４０のOP amp（AP1）を、図４２のカレントミラー回路（M1、M2、M3、M4）で置き換えたものである。図４７を参照すると、電源VDDにソースが接続されゲートが共通接続されたｐチャネルMOSトランジスタM3、M4を備え、ｐチャネルMOSトランジスタM4のゲートとドレインは接続され、ｐチャネルMOSトランジスタM3のドレインにはゲートとドレインが接続されたｎチャネルMOSトランジスタM1と、ｐチャネルMOSトランジスタM4のドレインには、ゲートとドレインが接続されたｎチャネルMOSトランジスタM2とを備えている。
【０５２７】
ｎチャネルMOSトランジスタM1のソースにはダイオードD1と抵抗R5の並列回路に直列接続される抵抗R6からなる第1の電流−電圧変換回路(I-V1)が接続され、ｎチャネルMOSトランジスタM2のソースには複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)が接続され、共通の抵抗R7を介して接地されている。
【０５２８】
また、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０５２９】
図４７の回路の動作を説明する。 図４７において、ｐチャネルMOSトランジスタM3とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、ｐチャネルMOSトランジスタM4とｎチャネルMOSトランジスタM2には共通の電流I2が流れる。ここで、電流I1と電流I2が等しく設定されている。したがって、ダイオードD1と抵抗R4の並列回路に直列接続される抵抗R6からなる第1の電流−電圧変換回路(I-V1)は電流I1で駆動され、複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)は電流I2で駆動され、共通の抵抗R7を介して電流I1、I2がグランドに流れている。
【０５３０】
電流I1と電流I2が等しい場合に、ダイオードD1と抵抗R4の並列回路に直列接続される抵抗R6からなる第1の電流−電圧変換回路(I-V1)の端子電圧VAと複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。この場合に第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
【０５３１】
＜実施例１１−６＞
図４２を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図４１の第1の電流−電圧変換回路(I-V1)（ダイオードD1と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R5とR6の並列回路に直列接続される抵抗R7からなる回路に抵抗R8が並列接続される）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図４８に具体的な実現回路を示す。
【０５３２】
図４８の回路は、図４１のOP amp（AP1)を、図４２のカレントミラー回路（M1、M2、M3、M4）で置き換えたものである。図４８を参照すると、電源VDDにソースが接続されゲートが共通接続されたｐチャネルMOSトランジスタM3、M4を備え、ｐチャネルMOSトランジスタM4のゲートとドレインは接続され、ｐチャネルMOSトランジスタM3のドレインにはゲートとドレインが接続されたｎチャネルMOSトランジスタM1と、ｐチャネルMOSトランジスタM4のドレインには、ゲートとドレインが接続されたｎチャネルMOSトランジスタM2とを備えている。
【０５３３】
ｎチャネルMOSトランジスタM1のソースとグランド間にはダイオードD1と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4からなる第1の電流−電圧変換回路(I-V1)が接続され、ｎチャネルMOSトランジスタM2のソースには複数のダイオードD2と直列抵抗R5とR6の並列回路に直列接続される抵抗R7からなる回路に並列接続される抵抗R8からなる第2の電流−電圧変換回路(I-V2)が接続され、共通の抵抗R9を介して接地されている。
【０５３４】
また、第1の電流−電圧変換回路(I-V1)の直列抵抗R1とR2の中間端子、及び第2の電流−電圧変換回路(I-V2) の直列抵抗R5とR6の中間端子がそれぞれ基準電圧Vref2、Vref1の出力端子となっている。
【０５３５】
図４８の回路の動作を説明する。図４８において、ｐチャネルMOSトランジスタM3とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、ｐチャネルMOSトランジスタM4とｎチャネルMOSトランジスタM2には共通の電流I2が流れる。ここで、電流I1と電流I2が等しく設定されている。したがって、ダイオードD1と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4とからなる第1の電流−電圧変換回路(I-V1)は電流I1で駆動され、複数のダイオードD2と直列抵抗R5とR6の並列回路に直列接続される抵抗R7からなる回路に並列接続される抵抗R8からなる第2の電流−電圧変換回路(I-V2)は電流I2で駆動され、共通の抵抗R9を介して電流I1、I2がグランドに流れている。
【０５３６】
電流I1と電流I2が等しい場合に、ダイオードD1と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる回路に並列接続される抵抗R4とからなる第1の電流−電圧変換回路(I-V1)の端子電圧VAと、複数のダイオードD2と直列抵抗R5とR6の並列回路に直列接続される抵抗R7からなる回路に並列接続される抵抗R8からなる第2の電流−電圧変換回路(I-V2)の端子電圧VBが互いに等しくなる。
【０５３７】
この場合に、第1の電流−電圧変換回路(I-V1)の直列抵抗R1とR2の中間端子電圧、及び第2の電流−電圧変換回路(I-V2)の直列抵抗R5とR6の中間端子電圧がそれぞれ所望の基準電圧Vref2、Vref1として出力される。
【０５３８】
＜実施例１２＞
図４９は、本願請求項９に記載された基準電圧回路の構成を、一部をブロック化し、一般化して示した回路図である。これまでに詳細に説明した本願請求項８の実施例（図３５）においては、所定の電圧が等しくなるように制御する制御手段として、OP amp（AP1)の場合を例にして説明してきた。しかし、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いることができる。具体的には、元となるOP ampを制御手段に用いた基準電圧の回路ブロックである図３５は図４９のようにも展開される。
【０５３９】
ただし、図４９のように、制御回路内の電流−電圧変換回路(I-V)はダイオード数が少ない第1の電流−電圧変換回路(I-V1)を選択するのがチップ面積を小さくする目的にかなうが、ダイオードの数が多くなる第2の電流−電圧変換回路(I-V2)を選択しても、回路動作上は同一の効果が得られる。
【０５４０】
第2の電流−電圧変換回路(I-V2)の中間端子電圧からも基準電圧Vref1が得られる。あるいは、回路によっては、第1の電流−電圧変換回路(I-V1)の中間端子電圧からも基準電圧Vref2が得られる場合がある。
【０５４１】
なお、図４９においては、第1の電流−電圧変換回路(I-V1)と第2の電流−電圧変換回路(I-V2)が共通の抵抗R1を介して接地され、第3の電流−電圧変換回路(I-V3)と第4の電流−電圧変換回路(I-V4)が共通の抵抗R2を介して接地されているが、それぞれ独立の抵抗を介して接地されていても良い。あるいは、第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)、第3の電流−電圧変換回路(I-V3)、第4の電流−電圧変換回路(I-V4)全てを、共通の抵抗Rを介して接地しても良い。
【０５４２】
図４９において、第1のカレントミラー回路はｎチャネルMOSトランジスタM1、M2から構成され、第2のカレントミラー回路はｎチャネルMOSトランジスタM3、M4から構成され、第3のカレントミラー回路はpチャネルMOSトランジスタM5、M6から構成され、第4のカレントミラー回路はｐチャネルMOSトランジスタM7、M8から構成されている。
【０５４３】
トランジスタM5とM7はいずれもゲートとドレインが共通接続されており、トランジスタM1とM5が縦積みされ、トランジスタM2とM7が縦積みされている。
【０５４４】
トランジスタM1、M2のそれぞれのソースにはそれぞれ第1の電流−電圧変換回路(I-V1)、及び第2の電流−電圧変換回路(I-V2)が接続されており、共通の抵抗R1を介して接地されている。
【０５４５】
また、トランジスタM4のゲートとソースが接続され、トランジスタM8のドレインと接続されている。トランジスタM3のドレインはトランジスタM1、M2の共通ゲートに接続され、かつ、トランジスタM6のドレインとも接続されている。
【０５４６】
トランジスタM 3、M4のそれぞれのソースには第3の電流−電圧変換回路(I-V3)、第4の電流−電圧変換回路(I-V4)が接続されており、共通の抵抗R2を介して接地されているているが、いずれも第1の電流−電圧変換回路(I-V1)、あるいは、第1の電流−電圧変換回路(I-V1)相当を用いるのが妥当である。
【０５４７】
また、第1の電流−電圧変換回路(I-V1)の中間電圧、及び第2の電流−電圧変換回路(I-V2)の中間電圧をそれぞれ基準電圧Vref2、Vref1として出力している。
【０５４８】
図４９の回路の動作を説明する。図４９において、トランジスタM1とトランジスタM5には共通の電流I1が流れ、第3のカレントミラー回路を介してトランジスタM3に等しい電流I1を流し込んでいる。
【０５４９】
また、トランジスタM2とトランジスタM6には共通の電流I2が流れ、第4のカレントミラー回路を介してトランジスタM4に等しい電流I2を流し込んでいる。
【０５５０】
ここで、第2のカレントミラー回路は電流減算回路として、I2−I1の大小で第1のカレントミラー回路を制御し、２つの電流が等しくI2＝I1になるように働く。
【０５５１】
この場合に、第1の電流−電圧変換回路(I-V1)の端子電圧VAと第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。この時に第2の電流−電圧変換回路(I-V2)の中間端子電圧から基準電圧Vref1が得られる。あるいは、回路によっては、第1の電流−電圧変換回路(I-V1)の中間端子電圧からも基準電圧Vref2が得られる場合がある。
【０５５２】
＜実施例１２−１＞
図４９を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図３６の第1の電流−電圧変換回路(I-V1)（ダイオードD1と並列接続される抵抗R4からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図５０に具体的な実現回路を示す。
【０５５３】
図５０の回路は、図３６のOP amp（AP1)を、図４９の４つのカレントミラー回路（M1、M2；M3、M4；M5、M6；M7、M8）で置き換えたものである。図５０を参照すると、電源VDDにソースが接続されゲートが共通接続されたｐチャネルMOSトランジスタM5、M6；M7、M8を備え、ｐチャネルMOSトランジスタM5のゲートとドレインは接続され、ｐチャネルMOSトランジスタM7のゲートとドレインは接続され、ｐチャネルMOSトランジスタM6のドレインにはｎチャネルMOSトランジスタM3のドレインが接続され、ｐチャネルMOSトランジスタM8のドレインには、ゲートとドレインが接続されたｎチャネルMOSトランジスタM4が接続され、ｎチャネルMOSトランジスタM3のドレインはｎチャネルMOSトランジスタM1、M2の共通ゲートと接続されている。
【０５５４】
また、ｎチャネルMOSトランジスタM1のソースにはダイオードD1と並列接続される直列抵抗R4、R5からなる第1の電流−電圧変換回路(I-V1)が接続され、ｎチャネルMOSトランジスタM2のソースには複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)が接続されており、共通の抵抗R6を介して接地されている。
【０５５５】
ｎチャネルMOSトランジスタM3のソースにはダイオードD3と並列接続される抵抗R7からなる第3の電流−電圧変換回路(I-V3)が接続され、ｎチャネルMOSトランジスタM4のソースにはダイオードD3と並列接続される抵抗R8からなる第4の電流−電圧変換回路(I-V4)が接続されており、共通の抵抗R9を介して接地されている。
【０５５６】
ここで、第1の電流−電圧変換回路(I-V1)の直列抵抗R1とR2の中間端子が基準電圧Vref1の出力端子となっており、第2の電流−電圧変換回路(I-V2)の直列抵抗R4とR5の中間端子が基準電圧Vref2の出力端子となっている。
【０５５７】
図５０の回路の動作を説明する。図５０において、ｐチャネルMOSトランジスタM5とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、第3のカレントミラー回路を構成するｐチャネルMOSトランジスタM6を介してｎチャネルMOSトランジスタM3に等しい電流I1を流し込んでいる。
【０５５８】
また、ｐチャネルMOSトランジスタM7とｎチャネルMOSトランジスタM2には共通の電流I2が流れ、第4のカレントミラー回路を構成するｐチャネルMOSトランジスタM8を介してｎチャネルMOSトランジスタM4に等しい電流I1を流し込んでいる。
【０５５９】
ここで、第2のカレントミラー回路（M3、M4）は電流減算回路として機能し、I2−I1の大小で第1のカレントミラー回路を構成するｎチャネルMOSトランジスタM1、M2の共通ゲートを制御し、２つの電流が等しくI2＝I1になるように働く。したがって、電流I1と電流I2が等しく設定される。この場合に、ダイオードD1と並列接続される抵抗R4からなる第1の電流−電圧変換回路(I-V1)は電流I1で駆動され、複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)は電流I2で駆動される。
【０５６０】
電流I1と電流I2が等しい場合に、ダイオードD1と並列接続される抵抗R4からなる第1の電流−電圧変換回路(I-V1)の端子電圧VAと複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。
【０５６１】
この場合に第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vref1として出力され、第1の電流−電圧変換回路(I-V1)の直列抵抗R4とR5の中間端子電圧が所望の基準電圧Vref2として出力される。
＜実施例１２−２＞
【０５６２】
図４９を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図３７の第1の電流−電圧変換回路(I-V1)（ダイオードD1）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図５１に具体的な実現回路を示す。
【０５６３】
図５１の回路は、図３７のOP amp（AP1)を、図４９の４つのカレントミラー回路（M1、M2；M3、M4；M5、M6；M7、M8）で置き換えたものである。図５１を参照すると、電源VDDにソースが接続されゲートが共通接続されたｐチャネルMOSトランジスタM5、M6；M7、M8を備え、ｐチャネルMOSトランジスタM5のゲートとドレインは接続され、ｐチャネルMOSトランジスタM7のゲートとドレインは接続され、ｐチャネルMOSトランジスタM6のドレインにはｎチャネルMOSトランジスタM3のドレインが接続され、ｐチャネルMOSトランジスタM8のドレインには、ゲートとドレインが接続されたｎチャネルMOSトランジスタM4が接続され、ｎチャネルMOSトランジスタM3のドレインはｎチャネルMOSトランジスタM1、M2の共通ゲートと接続されている。
【０５６４】
また、ｎチャネルMOSトランジスタM1のソースにはダイオードD1からなる第1の電流−電圧変換回路(I-V1)が接続され、ｎチャネルMOSトランジスタM2のソースには複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)が接続され、共通の抵抗R1を介して接地されている。
【０５６５】
ｎチャネルMOSトランジスタM3のソースにはダイオードD3からなる第3の電流−電圧変換回路(I-V3)が接続されており、ｎチャネルMOSトランジスタM4のソースにはダイオードD4からなる第4の電流−電圧変換回路(I-V1)が接続されており、共通の抵抗R2を介して接地されている。
【０５６６】
ここで、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０５６７】
図５１の回路の動作を説明する。図５１において、ｐチャネルMOSトランジスタM5とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、第3のカレントミラー回路を構成するｐチャネルMOSトランジスタM6を介してｎチャネルMOSトランジスタM3に等しい電流I1を流し込んでいる。また、ｐチャネルMOSトランジスタM7とｎチャネルMOSトランジスタM2には共通の電流I2が流れ、第4のカレントミラー回路を構成するｐチャネルMOSトランジスタM8を介してｎチャネルMOSトランジスタM4に等しい電流I1を流し込んでいる。ここで、第2のカレントミラー回路は電流減算回路として機能し、I2−I1の大小で第1のカレントミラー回路を構成するｎチャネルMOSトランジスタM1、M2の共通ゲートを制御し、２つの電流が等しくI2＝I1になるように働く。
【０５６８】
したがって、電流I1と電流I2が等しく設定される。この場合に、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)は電流I1で駆動され、複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)は電流I2で駆動される。
【０５６９】
電流I1と電流I2が等しい場合に、第1の電流−電圧変換回路(I-V1)の端子電圧VAと第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。この場合に第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
【０５７０】
＜実施例１２−３＞
図４９を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図３８の第1の電流−電圧変換回路(I-V1)（ダイオードD1からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図５２に具体的な実現回路を示す。
【０５７１】
図５２の回路は、図３８のOP amp（AP1)を、図４９の４つのカレントミラー回路（M1、M2；M3、M4；M5、M6；M7、M8）で置き換えたものである。図５２を参照すると、電源VDDにソースが接続されゲートが共通接続されたｐチャネルMOSトランジスタM5、M6；M7、M8を備え、ｐチャネルMOSトランジスタM5のゲートとドレインは接続され、ｐチャネルMOSトランジスタM7のゲートとドレインは接続され、ｐチャネルMOSトランジスタM6のドレインにはｎチャネルMOSトランジスタM3のドレインが接続され、ｐチャネルMOSトランジスタM8のドレインには、ゲートとドレインが接続されたｎチャネルMOSトランジスタM4が接続され、ｎチャネルMOSトランジスタM3のドレインはｎチャネルMOSトランジスタM1、M2の共通ゲートと接続されている。
【０５７２】
また、ｎチャネルMOSトランジスタM1のソースにはダイオードD1からなる第1の電流−電圧変換回路(I-V1)が接続されており、ｎチャネルMOSトランジスタM2のソースには複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)が接続されており、共通の抵抗R6を介して接地されている。
【０５７３】
ｎチャネルMOSトランジスタM3のソースにはダイオードD3からなる第3の電流−電圧変換回路(I-V3)が接続されており、ｎチャネルMOSトランジスタM4のソースとグランド間にはダイオードD3からなる第4の電流−電圧変換回路(I-V4)が接続されており、共通の抵抗R6を介して接地されている。ここで、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０５７４】
図５２の回路の動作を説明する。図５２において、ｐチャネルMOSトランジスタM5とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、第3のカレントミラー回路を構成するｐチャネルMOSトランジスタM6を介してｎチャネルMOSトランジスタM3に等しい電流I1を流し込んでいる。
【０５７５】
また、ｐチャネルMOSトランジスタM7とｎチャネルMOSトランジスタM2には共通の電流I2が流れ、第4のカレントミラー回路を構成するｐチャネルMOSトランジスタM8を介してｎチャネルMOSトランジスタM4に等しい電流I1を流し込んでいる。
【０５７６】
ここで、第2のカレントミラー回路（M3、M4）は電流減算回路として機能し、I2−I1の大小で第1のカレントミラー回路を構成するｎチャネルMOSトランジスタM1、M2の共通ゲートを制御し、２つの電流が等しくI2＝I1になるように働く。
【０５７７】
したがって、電流I1と電流I2が等しく設定される。この場合に、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)は電流I1で駆動され、複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)は電流I2で駆動される。
【０５７８】
電流I1と電流I2が等しい場合に、第1の電流−電圧変換回路(I-V1)の端子電圧VAと第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。この場合に第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
【０５７９】
＜実施例１２−４＞
図４９を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図３９の第1の電流−電圧変換回路(I-V1)（ダイオードD1と並列接続される抵抗R5からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図５３に具体的な実現回路を示す。
【０５８０】
図５３の回路は、図３９のOP amp（AP1)を、図４９の４つのカレントミラー回路（M1、M2；M3、M4；M5、M6；M7、M8）で置き換えたものである。図５３を参照すると、電源VDDにソースが接続されゲートが共通接続されたｐチャネルMOSトランジスタM5、M6；M7、M8を備え、ｐチャネルMOSトランジスタM5のゲートとドレインは接続され、ｐチャネルMOSトランジスタM7のゲートとドレインは接続され、ｐチャネルMOSトランジスタM6のドレインにはｎチャネルMOSトランジスタM3のドレインが接続され、ｐチャネルMOSトランジスタM8のドレインには、ゲートとドレインが接続されたｎチャネルMOSトランジスタM4が接続され、ｎチャネルMOSトランジスタM3のドレインはｎチャネルMOSトランジスタM1、M2の共通ゲートと接続されている。
【０５８１】
また、ｎチャネルMOSトランジスタM1のソースにはダイオードD1と並列接続される抵抗R5からなる第1の電流−電圧変換回路(I-V1)が接続されており、ｎチャネルMOSトランジスタM2のソースには複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)が接続されており、共通の抵抗R6を介して接地され、ｎチャネルMOSトランジスタM3のソースにはダイオードD3と並列接続される抵抗R7からなる第3の電流−電圧変換回路(I-V3)が接続されており、ｎチャネルMOSトランジスタM4のソースとグランド間にはダイオードD3と並列接続される抵抗R8からなる第4の電流−電圧変換回路(I-V4)が接続されており、共通の抵抗R9を介して接地されている。
【０５８２】
ここで、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０５８３】
図５３の回路の動作を説明する。 図５３において、ｐチャネルMOSトランジスタM5とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、第3のカレントミラー回路を構成するｐチャネルMOSトランジスタM6を介してｎチャネルMOSトランジスタM3に等しい電流I1を流し込んでいる。
【０５８４】
また、ｐチャネルMOSトランジスタM7とｎチャネルMOSトランジスタM2には共通の電流I2が流れ、第4のカレントミラー回路を構成するｐチャネルMOSトランジスタM8を介してｎチャネルMOSトランジスタM4に等しい電流I1を流し込んでいる。ここで、第2のカレントミラー回路は電流減算回路として機能し、I2−I1の大小で第1のカレントミラー回路を構成するｎチャネルMOSトランジスタM1、M2の共通ゲートを制御し、２つの電流が等しくI2＝I1になるように働く。
【０５８５】
したがって、電流I1と電流I2が等しく設定される。この場合に、ダイオードD1と並列接続される抵抗R5からなる第1の電流−電圧変換回路(I-V1)は電流I1で駆動され、複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)は電流I2で駆動される。
【０５８６】
電流I1と電流I2が等しい場合に、第1の電流−電圧変換回路(I-V1)の端子電圧VAと第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。この場合に第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
【０５８７】
＜実施例１２−５＞
図４９を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図４０の第1の電流−電圧変換回路(I-V1) （ダイオードD1と抵抗R5の並列回路に直列接続される抵抗R6からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる）に置き換えると、OP amp（AP1)の代わりに、カレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図５４に具体的な実現回路を示す。
【０５８８】
図５４の回路は、図４０のOP amp（AP1)を、図４９の４つのカレントミラー回路（M1、M2；M3、M4；M5、M6；M7、M8）で置き換えたものである。図５４を参照すると、電源VDDにソースが接続されゲートが共通接続されたｐチャネルMOSトランジスタM5、M6；M7、M8を備え、ｐチャネルMOSトランジスタM5のゲートとドレインは接続され、ｐチャネルMOSトランジスタM7のゲートとドレインは接続され、ｐチャネルMOSトランジスタM6のドレインにはｎチャネルMOSトランジスタM3のドレインが接続され、ｐチャネルMOSトランジスタM8のドレインには、ゲートとドレインが接続されたｎチャネルMOSトランジスタM4が接続され、ｎチャネルMOSトランジスタM3のドレインはｎチャネルMOSトランジスタM1、M2の共通ゲートと接続されている。
【０５８９】
また、ｎチャネルMOSトランジスタM1のソースにはダイオードD1と抵抗R5の並列回路に直列接続される抵抗R6からなる第1の電流−電圧変換回路(I-V1)が接続されており、ｎチャネルMOSトランジスタM2のソースには複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)が接続されており、共通の抵抗R1を介して接地されている。
【０５９０】
ｎチャネルMOSトランジスタM3のソースにはダイオードD3と抵抗R8の並列回路に直列接続される抵抗R9からなる第3の電流−電圧変換回路(I-V3)が接続されており、ｎチャネルMOSトランジスタM4のソースとグランド間にはダイオードD3と抵抗R10の並列回路に直列接続される抵抗R11からなる第4の電流−電圧変換回路(I-V4)が接続されており、共通の抵抗R12を介して接地されている。
【０５９１】
ここで、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０５９２】
図５４の回路の動作を説明する。図５４において、ｐチャネルMOSトランジスタM5とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、第3のカレントミラー回路を構成するｐチャネルMOSトランジスタM6を介してｎチャネルMOSトランジスタM3に等しい電流I1を流し込んでいる。また、ｐチャネルMOSトランジスタM7とｎチャネルMOSトランジスタM2には共通の電流I2が流れ、第4のカレントミラー回路を構成するｐチャネルMOSトランジスタM8を介してｎチャネルMOSトランジスタM4に等しい電流I1を流し込んでいる。ここで、第2のカレントミラー回路（M3、M4）は電流減算回路として機能し、I2−I1の大小で第1のカレントミラー回路を構成するｎチャネルMOSトランジスタM1、M2の共通ゲートを制御し、２つの電流が等しくI2＝I1になるように働く。
【０５９３】
したがって、電流I1と電流I2が等しく設定される。この場合に、ダイオードD1と抵抗R5の並列回路に直列接続される抵抗R6からなる第1の電流−電圧変換回路(I-V1)は電流I1で駆動され、複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)は電流I2で駆動される。電流I1と電流I2が等しい場合に、第1の電流−電圧変換回路(I-V1)の端子電圧VAと第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。この場合に第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
【０５９４】
＜実施例１２−６＞
図４９を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図４１の第1の電流−電圧変換回路(I-V1)（ダイオードD1と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R5とR6の並列回路に直列接続される抵抗R7からなる回路に並列接続される抵抗R8からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図５５に具体的な実現回路を示す。
【０５９５】
図５５の回路は、図４１のOP amp（AP1)を、図４９の４つのカレントミラー回路（M1、M2；M3、M4；M5、M6；M7、M8）で置き換えたものである。図５５を参照すると、電源VDDにソースが接続されゲートが共通接続されたｐチャネルMOSトランジスタM5、M6；M7、M8を備え、ｐチャネルMOSトランジスタM5のゲートとドレインは接続され、ｐチャネルMOSトランジスタM7のゲートとドレインは接続され、ｐチャネルMOSトランジスタM6のドレインにはｎチャネルMOSトランジスタM3のドレインが接続され、ｐチャネルMOSトランジスタM8のドレインには、ゲートとドレインが接続されたｎチャネルMOSトランジスタM4が接続され、ｎチャネルMOSトランジスタM3のドレインはｎチャネルMOSトランジスタM1、M2の共通ゲートと接続されている。
【０５９６】
また、ｎチャネルMOSトランジスタM1のソースにはダイオードD1と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる第1の電流−電圧変換回路(I-V1)が接続されており、ｎチャネルMOSトランジスタM2のソースには複数のダイオードD2と直列抵抗R5とR6の並列回路に抵抗R7が直列接続されてなる回路に並列接続される抵抗R8からなる第2の電流−電圧変換回路(I-V2)が接続されており、共通の抵抗R9を介して接地されている。
【０５９７】
ｎチャネルMOSトランジスタM3のソースにはダイオードD3と抵抗R10の並列回路に抵抗R11が直列接続されてなる回路に並列接続される抵抗R12からなる第3の電流−電圧変換回路(I-V3)が接続されており、ｎチャネルMOSトランジスタM4のソースとグランド間にはダイオードD4と抵抗R13の並列回路に抵抗R14が直列接続されてなる回路に並列接続される抵抗R15からなる第4の電流−電圧変換回路(I-V4)が接続されており、共通の抵抗R16を介して接地されている。
【０５９８】
第2の電流−電圧変換回路(I-V2)の直列抵抗R5とR6の中間端子、及び第1の電流−電圧変換回路(I-V1) の直列抵抗R1とR2の中間端子がそれぞれ基準電圧Vref1、Vref2の出力端子となっている。
【０５９９】
図５５の回路の動作を説明する。 図５５において、ｐチャネルMOSトランジスタM5とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、第3のカレントミラー回路を構成するｐチャネルMOSトランジスタM6を介してｎチャネルMOSトランジスタM3に等しい電流I1を流し込んでいる。また、ｐチャネルMOSトランジスタM7とｎチャネルMOSトランジスタM2には共通の電流I2が流れ、第4のカレントミラー回路を構成するｐチャネルMOSトランジスタM8を介してｎチャネルMOSトランジスタM4に等しい電流I1を流し込んでいる。ここで、第2のカレントミラー回路（M3、M4）は電流減算回路として機能し、I2−I1の大小で第1のカレントミラー回路を構成するｎチャネルMOSトランジスタM1、M2の共通ゲートを制御し、２つの電流が等しくI2＝I1になるように働く。
【０６００】
したがって、電流I1と電流I2が等しく設定される。この場合に、ダイオードD1と抵抗R5の並列回路からなる第1の電流−電圧変換回路(I-V1)は電流I1で駆動され、複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)は電流I2で駆動される。
【０６０１】
電流I1と電流I2が等しい場合に、第1の電流−電圧変換回路(I-V1)の端子電圧VAと第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。この場合に第1の電流−電圧変換回路(I-V1)の直列抵抗R1とR2の中間端子電圧、及び第2の電流−電圧変換回路(I-V2)の直列抵抗R5とR6の中間端子電圧が所望の基準電圧Vref2、Vref1として出力される。
【０６０２】
＜実施例１３＞
図５６は本願請求項９に記載された基準電圧回路の構成を、一部をブロック化し、一般化して示した回路図である。これまでに詳細に説明した本願請求項８の実施例（図３５）においては、所定の電圧が等しくなるように制御する制御手段として、OP amp（AP1)の場合を例にして説明してきた。しかし、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いることができる。具体的には、元となるOP ampを制御手段に用いた基準電圧の回路ブロックである図３５は、図５６のようにも展開される。ただし、図５６のように、制御回路内の第3の電流−電圧変換回路(I-V3)はダイオード数が少ない第1の電流−電圧変換回路(I-V1)を選択するのがチップ面積を小さくする目的にかなうが、ダイオードの数が多くなる第2の電流−電圧変換回路(I-V2)を選択しても、回路動作上は同一の効果が得られる。
【０６０３】
第2の電流−電圧変換回路(I-V2)の中間端子電圧からも基準電圧Vref1が得られる。あるいは、回路によっては、第1の電流−電圧変換回路(I-V1)の中間端子電圧からも基準電圧Vref2が得られる場合がある。
【０６０４】
図５６において、ｎチャネルMOSトランジスタM3はゲートとドレインが共通接続されており、ｎチャネルMOSトランジスタM１とM2とで第1のカレントミラー回路を構成している。
【０６０５】
pチャネルMOSトランジスタM4はゲートとドレインが共通接続されており、ソースはソース抵抗R0を介して電源に接続され、pチャネルMOSトランジスタM5とで第2のカレントミラー回路を構成している。
【０６０６】
第2のカレントミラー回路（M4、M5）はワイドラーカレントミラー回路であり、非線形カレントミラー回路である。
【０６０７】
また、pチャネルMOSトランジスタM6のゲートはpチャネルMOSトランジスタM5のドレインに接続されている。
【０６０８】
トランジスタM1とM4が縦積みされ、トランジスタM2とM5が縦積みされ、トランジスタM3とM6が縦積みされている。
【０６０９】
トランジスタM1、M2、M3のそれぞれのソースにはそれぞれ第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2) が接続されており、共通の抵抗R1を介して接地され、第3の電流−電圧変換回路(I-V3)には抵抗R2が直列接続されて接地されている。
【０６１０】
また、第2の電流−電圧変換回路(I-V2)の中間電圧が基準電圧Vref1として出力される。あるいは、第1の電流−電圧変換回路(I-V1)の中間電圧が基準電圧Vref2として出力される。
【０６１１】
図５６の回路の動作を説明する。図５６において、トランジスタM1とトランジスタM4には共通の電流I1が流れ、トランジスタM2とトランジスタM5には共通の電流I2が流れ、トランジスタM3とトランジスタM6には共通の電流I3が流れる。
【０６１２】
第2のカレントミラー回路（M4、M5）はワイドラーカレントミラー回路であるから、トランジスタM4に流れる電流I1が多少増加すると、トランジスタM5に流れる電流I2が急激に増加する。
【０６１３】
すると、トランジスタM6に流れる電流I3が急減に減少し、トランジスタM3に流れる電流I3とミラー関係にある電流I1とI2も同時に減少することになり、トランジスタM4に流れる電流I1とトランジスタM5に流れる電流I2とトランジスタM6に流れる電流I3が平衡する電流値で回路が落ち着くことになる。
【０６１４】
このような制御により、２つの電流I1、I2が等しくなった場合に、第1の電流−電圧変換回路(I-V1)の端子電圧VAと第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。
【０６１５】
この時に第2の電流−電圧変換回路(I-V2)の中間端子電圧から基準電圧Vref1が得られる。あるいは、回路によっては、第1の電流−電圧変換回路(I-V1)の中間端子電圧からも基準電圧Vref2が得られる場合がある。
【０６１６】
＜実施例１３−１＞
図５６を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図３６の第1の電流−電圧変換回路(I-V1)（ダイオードD1と並列接続される抵抗R4からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図５７に具体的な実現回路を示す。
【０６１７】
図５７の回路は、図３６のOP amp（AP1)を、図５６の２つのカレントミラー回路（M1、M2、M3；M4、M5（、M6））で置き換えたものである。図５７を参照すると、ゲートとドレインが接続されたｎチャネルMOSトランジスタM3はｎチャネルMOSトランジスタM1とM2とで第1のカレントミラー回路を構成している。また、ゲートとドレインが接続されたｐチャネルMOSトランジスタM4のソースはソース抵抗R0を介して電源VDDに接続され、ｐチャネルMOSトランジスタM4とM5はゲートが共通接続されてワイドラーカレントミラー回路を構成している。
【０６１８】
ｐチャネルMOSトランジスタM6のゲートはｐチャネルMOSトランジスタM5のドレインと接続され、ドレインはｎチャネルMOSトランジスタM1、M2、M3の共通ゲートに接続されている。
【０６１９】
また、ｎチャネルMOSトランジスタM1のドレインはゲートとドレインが接続されたpチャネルMOSトランジスタM6のドレインと接続されている。
【０６２０】
また、ｎチャネルMOSトランジスタM1のソースには、ダイオードD1と直列抵抗R4、R5の並列回路からなる第1の電流−電圧変換回路(I-V1)が接続され、ｎチャネルMOSトランジスタM2のソースには、複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)が接続されており、共通の抵抗R6を介して接地されている。
【０６２１】
ｎチャネルMOSトランジスタM3のソースにはダイオードD3と抵抗R7の並列回路からなる第3の電流−電圧変換回路(I-V3)が接続されており、直列抵抗R8を介して接地されている。
【０６２２】
ここで、第1の電流−電圧変換回路(I-V1)の直列抵抗R4とR5の中間端子が基準電圧Vref2の出力端子、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子が基準電圧Vref1の出力端子となっている。
【０６２３】
図５７の回路の動作を説明する。図５７において、ｐチャネルMOSトランジスタM4とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、ｐチャネルMOSトランジスタM5とｎチャネルMOSトランジスタM2には共通の電流I2が流れ、ｐチャネルMOSトランジスタM6とｎチャネルMOSトランジスタM3には共通の電流I3が流れる。
【０６２４】
ここで、第2のカレントミラー回路（M4、M5）はワイドラーカレントミラー回路であるから、トランジスタM4に流れる電流I1が多少増加するとトランジスタM5に流れる電流I2が急激に増加する。すると、トランジスタM6に流れる電流I3が急減に減少し、トランジスタM3に流れる電流I3とミラー関係にある電流I1とI2も同時に減少することになり、トランジスタM4に流れる電流I1とトランジスタM5に流れる電流I2とトランジスタM6に流れる電流I3が平衡する電流値で回路が落ち着くことになる。
【０６２５】
このような制御により、２つの電流I1、I2が等しくなった場合に、ダイオードD1と直列抵抗R4、R5の並列回路からなる第1の電流−電圧変換回路(I-V1)の端子電圧VAと複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。
【０６２６】
この場合に、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vref1として出力され、第1の電流−電圧変換回路(I-V1)の直列抵抗R4とR5の中間端子電圧が所望の基準電圧Vref2として出力される。
【０６２７】
＜実施例１３−２＞
図５６を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図３７の第1の電流−電圧変換回路(I-V1) （ダイオードD1からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図５８に具体的な実現回路を示す。
【０６２８】
図５８の回路は、図３７のOP amp（AP1)を、図５６の２つのカレントミラー回路（M1、M2、M3；M4、M5（、M6））で置き換えたものである。図５８を参照すると、ゲートとドレインが接続されたｎチャネルMOSトランジスタM3はｎチャネルMOSトランジスタM1とM2とで第1のカレントミラー回路を構成している。また、ゲートとドレインが接続されたｐチャネルMOSトランジスタM4のソースはソース抵抗R0を介して電源VDDに接続され、ｐチャネルMOSトランジスタM4とM5はゲートが共通接続されてワイドラーカレントミラー回路を構成している。
【０６２９】
ｐチャネルMOSトランジスタM6のゲートはｐチャネルMOSトランジスタM5のドレインと接続され、ドレインはｎチャネルMOSトランジスタM1、M2、M3の共通ゲートに接続されている。
【０６３０】
また、ｎチャネルMOSトランジスタM1のドレインはゲートとドレインが接続されたpチャネルMOSトランジスタM6のドレインと接続されている。
【０６３１】
また、ｎチャネルMOSトランジスタM1のソースにはダイオードD1からなる第1の電流−電圧変換回路(I-V1)が接続されており、ｎチャネルMOSトランジスタM2のソースとグランド間には複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)が接続されており、共通の抵抗R4を介して接地されている。
【０６３２】
ｎチャネルMOSトランジスタM3のソースにはダイオードD3からなる第3の電流−電圧変換回路(I-V3)が接続され、直列抵抗R5を介して接地されている。
【０６３３】
ここで、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０６３４】
図５８の回路の動作を説明する。図５８において、ｐチャネルMOSトランジスタM4とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、ｐチャネルMOSトランジスタM5とｎチャネルMOSトランジスタM2には共通の電流I2が流れ、ｐチャネルMOSトランジスタM6とｎチャネルMOSトランジスタM3には共通の電流I3が流れる。
【０６３５】
ここで、第2のカレントミラー回路（M4、M5）はワイドラーカレントミラー回路であるから、トランジスタM4に流れる電流I1が多少増加するとトランジスタM5に流れる電流I2が急激に増加する。すると、トランジスタM6に流れる電流I3が急減に減少し、トランジスタM3に流れる電流I3とミラー関係にある電流I1とI2も同時に減少することになり、トランジスタM4に流れる電流I1とトランジスタM5に流れる電流I2とトランジスタM6に流れる電流I3が平衡する電流値で回路が落ち着くことになる。
【０６３６】
このような制御により、２つの電流I1、I2が等しくなった場合に、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)の端子電圧VAと複数のダイオードD2と直列抵抗R1とR2の並列回路に直列接続される抵抗R3からなる第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。
【０６３７】
この場合に第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
【０６３８】
＜実施例１３−３＞
図５６を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図３８の第1の電流−電圧変換回路(I-V1)（ダイオードD1からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図５９に具体的な実現回路を示す。
【０６３９】
図５９の回路は、図３８のOP amp（AP1)を、図５６の２つのカレントミラー回路（M1、M2、M3；M4、M5（、M6））で置き換えたものである。図５９を参照すると、ゲートとドレインが接続されたｎチャネルMOSトランジスタM3はｎチャネルMOSトランジスタM1とM2とで第1のカレントミラー回路を構成している。また、ゲートとドレインが接続されたｐチャネルMOSトランジスタM4のソースはソース抵抗R0を介して電源VDDに接続され、ｐチャネルMOSトランジスタM4とM5はゲートが共通接続されてワイドラーカレントミラー回路を構成している。
【０６４０】
ｐチャネルMOSトランジスタM6のゲートはｐチャネルMOSトランジスタM5のドレインと接続され、ドレインはｎチャネルMOSトランジスタM1、M2、M3の共通ゲートに接続されている。
【０６４１】
また、ｎチャネルMOSトランジスタM1のドレインはゲートとドレインが接続されたpチャネルMOSトランジスタM6のドレインと接続されている。
【０６４２】
また、ｎチャネルMOSトランジスタM1のソースにはダイオードD1からなる第1の電流−電圧変換回路(I-V1)が接続されており、ｎチャネルMOSトランジスタM2のソースには複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)が接続されており、共通の抵抗R6を介して接地され、ｎチャネルMOSトランジスタM3のソースにはダイオードD3からなる第3の電流−電圧変換回路(I-V3)が接続されており、直列抵抗R7を介して接地されている。
【０６４３】
ここで、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０６４４】
図５９の回路の動作を説明する。図５９において、ｐチャネルMOSトランジスタM4とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、ｐチャネルMOSトランジスタM5とｎチャネルMOSトランジスタM2には共通の電流I2が流れ、ｐチャネルMOSトランジスタM6とｎチャネルMOSトランジスタM3には共通の電流I3が流れる。
【０６４５】
ここで、第2のカレントミラー回路（M4、M5）はワイドラーカレントミラー回路であるから、トランジスタM4に流れる電流I1が多少増加するとトランジスタM5に流れる電流I2が急激に増加する。すると、トランジスタM6に流れる電流I3が急減に減少し、トランジスタM3に流れる電流I3とミラー関係にある電流I1とI2も同時に減少することになり、トランジスタM4に流れる電流I1とトランジスタM5に流れる電流I2とトランジスタM6に流れる電流I3が平衡する電流値で回路が落ち着くことになる。
【０６４６】
このような制御により、２つの電流I1、I2が等しくなった場合に、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)の端子電圧VAと複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。
【０６４７】
この場合に、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
【０６４８】
＜実施例１３−４＞
図５６を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図３９の第1の電流−電圧変換回路(I-V1)（ダイオードD1と並列接続される抵抗R5からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図６０に具体的な実現回路を示す。
【０６４９】
図６０の回路は、図３９のOP amp（AP1)を、図５６の２つのカレントミラー回路（M1、M2、M3；M4、M5（、M6））で置き換えたものである。図６０を参照すると、ゲートとドレインが接続されたｎチャネルMOSトランジスタM3はｎチャネルMOSトランジスタM1とM2とで第1のカレントミラー回路を構成している。また、ゲートとドレインが接続されたｐチャネルMOSトランジスタM4のソースはソース抵抗R0を介して電源VDDに接続され、ｐチャネルMOSトランジスタM4とM5はゲートが共通接続されてワイドラーカレントミラー回路を構成している。
【０６５０】
ｐチャネルMOSトランジスタM6のゲートはｐチャネルMOSトランジスタM5のドレインと接続され、ドレインはｎチャネルMOSトランジスタM1、M2、M3の共通ゲートに接続されている。
【０６５１】
また、ｎチャネルMOSトランジスタM1のドレインはゲートとドレインが接続されたpチャネルMOSトランジスタM6のドレインと接続されている。
【０６５２】
また、ｎチャネルMOSトランジスタM1のソースにはダイオードD1と並列接続される抵抗R5からなる第1の電流−電圧変換回路(I-V1)が接続されており、ｎチャネルMOSトランジスタM2のソースには複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)が接続されており、共通の抵抗R6を介して接地され、ｎチャネルMOSトランジスタM3のソースにはダイオードD3と抵抗R7の並列回路からなる第3の電流−電圧変換回路(I-V3)が接続されており、直列抵抗R8を介して接地されている。
【０６５３】
ここで、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０６５４】
図６０の回路の動作を説明する。図６０において、ｐチャネルMOSトランジスタM4とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、ｐチャネルMOSトランジスタM5とｎチャネルMOSトランジスタM2には共通の電流I2が流れ、ｐチャネルMOSトランジスタM6とｎチャネルMOSトランジスタM3には共通の電流I3が流れる。
【０６５５】
ここで、第2のカレントミラー回路（M4、M5）はワイドラーカレントミラー回路であるから、トランジスタM4に流れる電流I1が多少増加すると、トランジスタM5に流れる電流I2が急激に増加する。すると、トランジスタM6に流れる電流I3が急減に減少し、トランジスタM3に流れる電流I3とミラー関係にある電流I1とI2も同時に減少することになり、トランジスタM4に流れる電流I1とトランジスタM5に流れる電流I2とトランジスタM6に流れる電流I3が平衡する電流値で回路が落ち着くことになる。このような制御により、２つの電流I1、I2が等しくなった場合に、ダイオードD1と並列接続される抵抗R5からなる第1の電流−電圧変換回路(I-V1)の端子電圧VAと複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続される回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。
【０６５６】
この場合に、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
【０６５７】
＜実施例１３−５＞
図５６を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図４０の第1の電流−電圧変換回路(I-V1)（ダイオードD1と抵抗R5の並列回路に直列接続される抵抗R6からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図６１に具体的な実現回路を示す。
【０６５８】
図６１の回路は、図４０のOP amp（AP1)を、図５６の２つのカレントミラー回路（M1、M2、M3；M4、M5（、M6））で置き換えたものである。図６１を参照すると、ゲートとドレインが接続されたｎチャネルMOSトランジスタM3はｎチャネルMOSトランジスタM1とM2とで第1のカレントミラー回路を構成している。また、ゲートとドレインが接続されたｐチャネルMOSトランジスタM4のソースはソース抵抗R0を介して電源VDDに接続され、ｐチャネルMOSトランジスタM4とM5はゲートが共通接続されてワイドラーカレントミラー回路を構成している。
【０６５９】
ｐチャネルMOSトランジスタM6のゲートはｐチャネルMOSトランジスタM5のドレインと接続され、ドレインはｎチャネルMOSトランジスタM1、M2、M3の共通ゲートに接続されている。
【０６６０】
また、ｎチャネルMOSトランジスタM1のドレインはゲートとドレインが接続されたpチャネルMOSトランジスタM6のドレインと接続されている。
【０６６１】
また、ｎチャネルMOSトランジスタM1のソースとグランド間にはダイオードD1と抵抗R5の並列回路に直列接続される抵抗R6からなる第1の電流−電圧変換回路(I-V1)が接続されており、ｎチャネルMOSトランジスタM2のソースには複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)が接続されており、共通の抵抗R7を介して接地されている。
【０６６２】
ｎチャネルMOSトランジスタM3のソースにはダイオードD3と抵抗R8の並列回路に直列接続される抵抗（R9の一部）からなる第3の電流−電圧変換回路(I-V3)が接続されており、直列抵抗（R9の一部）を介して接地されている。
【０６６３】
ここで、第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子が基準電圧Vrefの出力端子となっている。
【０６６４】
図６１の回路の動作を以下に説明する。図６１において、ｐチャネルMOSトランジスタM4とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、ｐチャネルMOSトランジスタM5とｎチャネルMOSトランジスタM2には共通の電流I2が流れ、ｐチャネルMOSトランジスタM6とｎチャネルMOSトランジスタM3には共通の電流I3が流れる。
【０６６５】
ここで、第2のカレントミラー回路はワイドラーカレントミラー回路であるから、トランジスタM4に流れる電流I1が多少増加すると、トランジスタM5に流れる電流I2が急激に増加する。すると、トランジスタM6に流れる電流I3が急減に減少し、トランジスタM3に流れる電流I3とミラー関係にある電流I1とI2も同時に減少することになり、トランジスタM4に流れる電流I1とトランジスタM5に流れる電流I2とトランジスタM6に流れる電流I3が平衡する電流値で回路が落ち着くことになる。
【０６６６】
このような制御により、２つの電流I1、I2が等しくなった場合に、ダイオードD1と抵抗R5の並列回路に直列接続される抵抗R6からなる第1の電流−電圧変換回路(I-V1)の端子電圧VAと複数のダイオードD2と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。この場合に第2の電流−電圧変換回路(I-V2)の直列抵抗R1とR2の中間端子電圧が所望の基準電圧Vrefとして出力される。
【０６６７】
＜実施例１３−６＞
図５６を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)を、元となるOP ampを制御手段に用いた図４１の第1の電流−電圧変換回路(I-V1) （ダイオードD1と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる）、第2の電流−電圧変換回路(I-V2)（複数のダイオードD2と直列抵抗R5とR6の並列回路に直列接続される抵抗R7からなる回路に並列接続される抵抗R8からなる）に置き換えると、OP amp（AP1)の代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図６２に具体的な実現回路を示す。
【０６６８】
図６２の回路は、図４１のOP amp（AP1)を、図５６の２つのカレントミラー回路（M1、M2、M3；M4、M5（、M6））で置き換えたものである。図６２を参照すると、ゲートとドレインが接続されたｎチャネルMOSトランジスタM3はｎチャネルMOSトランジスタM1とM2とで第1のカレントミラー回路を構成している。また、ゲートとドレインが接続されたｐチャネルMOSトランジスタM4のソースはソース抵抗R0を介して電源VDDに接続され、ｐチャネルMOSトランジスタM4とM5はゲートが共通接続されてワイドラーカレントミラー回路を構成している。
【０６６９】
ｐチャネルMOSトランジスタM6のゲートはｐチャネルMOSトランジスタM5のドレインと接続され、ドレインはｎチャネルMOSトランジスタM1、M2、M3の共通ゲートに接続されている。
【０６７０】
また、ｎチャネルMOSトランジスタM1のドレインはゲートとドレインが接続されたpチャネルMOSトランジスタM6のドレインと接続されている。
【０６７１】
また、ｎチャネルMOSトランジスタM1のソースには、ダイオードD1と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる第1の電流−電圧変換回路(I-V1)が接続されており、ｎチャネルMOSトランジスタM2のソースには複数のダイオードD2と直列抵抗R5とR6の並列回路に直列接続される抵抗R7からなる回路に並列接続される抵抗R8からなる第2の電流−電圧変換回路(I-V2)が接続されており、共通の抵抗R9を介して接地されている。
【０６７２】
ｎチャネルMOSトランジスタM3のソースにはダイオードD3と抵抗R10の並列回路に抵抗R11が直列接続される回路に並列接続される抵抗R12からなる第3の電流−電圧変換回路(I-V3)が接続されており、直列抵抗R13を介して接地されている。
【０６７３】
ここで、第1の電流−電圧変換回路(I-V1)の直列抵抗R1とR2の中間端子、及び第2の電流−電圧変換回路(I-V2) の直列抵抗R5とR6の中間端子がそれぞれ基準電圧Vref2、Vref1の出力端子となっている。
【０６７４】
図６２の回路の動作を説明する。図６２において、ｐチャネルMOSトランジスタM4とｎチャネルMOSトランジスタM1には共通の電流I1が流れ、ｐチャネルMOSトランジスタM5とｎチャネルMOSトランジスタM2には共通の電流I2が流れ、ｐチャネルMOSトランジスタM6とｎチャネルMOSトランジスタM3には共通の電流I3が流れる。
【０６７５】
ここで、第2のカレントミラー回路（M4、M5）はワイドラーカレントミラー回路であるから、トランジスタM4に流れる電流I1が多少増加するとトランジスタM5に流れる電流I2が急激に増加する。するとトランジスタM6に流れる電流I3が急減に減少し、トランジスタM3に流れる電流I3とミラー関係にある電流I1とI2も同時に減少することになり、トランジスタM4に流れる電流I1とトランジスタM5に流れる電流I2とトランジスタM6に流れる電流I3が平衡する電流値で回路が落ち着くことになる。
【０６７６】
このような制御により、２つの電流I1、I2が等しくなった場合に、ダイオードD1と直列抵抗R1とR2の並列回路に抵抗R3が直列接続されてなる回路に並列接続される抵抗R4からなる第1の電流−電圧変換回路(I-V1)の端子電圧VAと複数のダイオードD2と直列抵抗R5とR6の並列回路に直列接続される抵抗R7からなる回路に並列接続される抵抗R8からなる第2の電流−電圧変換回路(I-V2)の端子電圧VBが等しくなる。
【０６７７】
この場合に第1の電流−電圧変換回路(I-V1)の直列抵抗R1とR2の中間端子電圧、及び第2の電流−電圧変換回路(I-V2)の直列抵抗R5とR6の中間端子電圧がそれぞれ所望の基準電圧Vref1、Vref2として出力される。
【産業上の利用可能性】
【０６７８】
本発明の活用例として、LSI上に集積される各種基準電圧発生回路が挙げられる。特に、最近の集積回路プロセスの超々微細化の進展に伴い、LSIへの供給電源電圧が低下してきており、電源電圧が1V前後でも動作する温度変動が少ない安定した基準電圧発生回路が必要になってきている。本発明は、そうした要望に答えることができる。
【０６７９】
なお、上記の特許文献、非特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【０６８０】
【図１】従来のドブキン等の基準電圧回路（関連技術）の構成を示す図である。
【図２】従来のワイドラーの基準電圧回路（関連技術）の構成を示す図である。
【図３】従来の長野の基準電圧回路（関連技術）の構成を示す図である。
【図４】従来の小澤の基準電圧回路（関連技術）の構成を示す図である。
【図５】従来の1.2Vを出力する基準電圧回路（関連技術）の構成を示す図である。
【図６】番場の基準電圧回路をモデルとした0.25V以下の電圧を出力する従来の基準電圧回路（関連技術）の構成を示す図である。
【図７】本発明請求項１に係る基準電圧回路の一部をブロック化して示す回路図である。
【図８】本発明明請求項２に係る基準電圧回路の第1の実施例を示す回路図。
【図９】本発明明請求項３に係る基準電圧回路の第1の実施例を示す回路図である。
【図１０】本発明明請求項４に係る基準電圧回路の第1の実施例を示す回路図である。
【図１１】本発明明請求項５に係る基準電圧回路の第1の実施例を示す回路図である。
【図１２】本発明明請求項６に係る基準電圧回路の第1の実施例を示す回路図である。
【図１３】本発明明請求項７に係る基準電圧回路の第1の実施例を示す回路図である。
【図１４】本発明請求項１に係る基準電圧回路の一部をブロック化して示す第2の回路図である。
【図１５】本発明明請求項２に係る基準電圧回路の第2の実施例を示す回路図である。
【図１６】本発明明請求項３に係る基準電圧回路の第2の実施例を示す回路図である。
【図１７】本発明明請求項４に係る基準電圧回路の第2の実施例を示す回路図である。
【図１８】本発明明請求項５に係る基準電圧回路の第2の実施例を示す回路図である。
【図１９】本発明明請求項６に係る基準電圧回路の第2の実施例を示す回路図である。
【図２０】本発明明請求項７に係る基準電圧回路の第2の実施例を示す回路図である。
【図２１】本発明請求項１に係る基準電圧回路の一部をブロック化して示す第3の回路図である。
【図２２】本発明明請求項２に係る基準電圧回路の第3の実施例を示す回路図である。
【図２３】本発明明請求項３に係る基準電圧回路の第3の実施例を示す回路図である。
【図２４】本発明明請求項４に係る基準電圧回路の第3の実施例を示す回路図である。
【図２５】本発明明請求項５に係る基準電圧回路の第3の実施例を示す回路図である。
【図２６】本発明明請求項６に係る基準電圧回路の第3の実施例を示す回路図である。
【図２７】本発明明請求項７に係る基準電圧回路の第3の実施例を示す回路図である。
【図２８】本発明請求項１に係る基準電圧回路の一部をブロック化して示す第3の回路図である。
【図２９】本発明明請求項２に係る基準電圧回路の第3の実施例を示す回路図である。
【図３０】本発明明請求項３に係る基準電圧回路の第3の実施例を示す回路図である。
【図３１】本発明明請求項４に係る基準電圧回路の第3の実施例を示す回路図である。
【図３２】本発明明請求項５に係る基準電圧回路の第3の実施例を示す回路図である。
【図３３】本発明明請求項６に係る基準電圧回路の第3の実施例を示す回路図である。
【図３４】本発明明請求項７に係る基準電圧回路の第3の実施例を示す回路図である。
【図３５】本発明請求項８に係る基準電圧回路の一部をブロック化して示す第１の回路図である。
【図３６】本発明明請求項８に係る基準電圧回路の第1の実施例を示す回路図である。
【図３７】本発明明請求項８に係る基準電圧回路の第２の実施例を示す回路図である。
【図３８】本発明明請求項８に係る基準電圧回路の第３の実施例を示す回路図である。
【図３９】本発明明請求項８に係る基準電圧回路の第４の実施例を示す回路図である。
【図４０】本発明明請求項８に係る基準電圧回路の第５の実施例を示す回路図である。
【図４１】本発明明請求項８に係る基準電圧回路の第６の実施例を示す回路図である。
【図４２】本発明請求項８に係る基準電圧回路の一部をブロック化して示す第2の回路図である。
【図４３】本発明明請求項８に係る基準電圧回路の第７の実施例を示す回路図である。
【図４４】本発明明請求項８に係る基準電圧回路の第８の実施例を示す回路図である。
【図４５】本発明明請求項８に係る基準電圧回路の第９の実施例を示す回路図である。
【図４６】本発明明請求項８に係る基準電圧回路の第１０の実施例を示す回路図である。
【図４７】本発明明請求項８に係る基準電圧回路の第１１の実施例を示す回路図である。
【図４８】本発明明請求項８に係る基準電圧回路の第１２の実施例を示す回路図である。
【図４９】本発明請求項８に係る基準電圧回路の一部をブロック化して示す第3の回路図である。
【図５０】本発明明請求項８に係る基準電圧回路の第１３の実施例を示す回路図である。
【図５１】本発明明請求項８に係る基準電圧回路の第１４の実施例を示す回路図である。
【図５２】本発明明請求項８に係る基準電圧回路の第１５の実施例を示す回路図である。
【図５３】本発明明請求項８に係る基準電圧回路の第１６の実施例を示す回路図である。
【図５４】本発明明請求項８に係る基準電圧回路の第１７の実施例を示す回路図である。
【図５５】本発明明請求項８に係る基準電圧回路の第１８の実施例を示す回路図である。
【図５６】本発明請求項８に係る基準電圧回路の一部をブロック化して示す第3の回路図である。
【図５７】本発明明請求項８に係る基準電圧回路の第１９の実施例を示す回路図である。
【図５８】本発明明請求項８に係る基準電圧回路の第２０の実施例を示す回路図である。
【図５９】本発明明請求項８に係る基準電圧回路の第２１の実施例を示す回路図である。
【図６０】本発明明請求項８に係る基準電圧回路の第２２の実施例を示す回路図である。
【図６１】本発明明請求項７に係る基準電圧回路の第２３の実施例を示す回路図である。
【図６２】本発明明請求項７に係る基準電圧回路の第２４の実施例を示す回路図である。
【符号の説明】
【０６８１】
AP1  OPアンプ
Q1、Q2、Q3  バイポーラトランジスタ、
D1（Q1）、D2(Q2)  ダイオード
R0、R1、R2、・・・抵抗
M1、M2、・・・MOSトランジスタ
VDD  電源電圧
I-V1、I-V2  電流−電圧変換回路。
【図１】
2009251877.tif 000085
【図２】
2009251877.tif 000086
【図３】
2009251877.tif 000087
【図４】
2009251877.tif 000088
【図５】
2009251877.tif 000089
【図６】
2009251877.tif 000090
【図７】
2009251877.tif 000091
【図８】
2009251877.tif 000092
【図９】
2009251877.tif 000093
【図１０】
2009251877.tif 000094
【図１１】
2009251877.tif 000095
【図１２】
2009251877.tif 000096
【図１３】
2009251877.tif 000097
【図１４】
2009251877.tif 000098
【図１５】
2009251877.tif 000099
【図１６】
2009251877.tif 000100
【図１７】
2009251877.tif 000101
【図１８】
2009251877.tif 000102
【図１９】
2009251877.tif 000103
【図２０】
2009251877.tif 000104
【図２１】
2009251877.tif 000105
【図２２】
2009251877.tif 000106
【図２３】
2009251877.tif 000107
【図２４】
2009251877.tif 000108
【図２５】
2009251877.tif 000109
【図２６】
2009251877.tif 000110
【図２７】
2009251877.tif 000111
【図２８】
2009251877.tif 000112
【図２９】
2009251877.tif 000113
【図３０】
2009251877.tif 000114
【図３１】
2009251877.tif 000115
【図３２】
2009251877.tif 000116
【図３３】
2009251877.tif 000117
【図３４】
2009251877.tif 000118
【図３５】
2009251877.tif 000119
【図３６】
2009251877.tif 000120
【図３７】
2009251877.tif 000121
【図３８】
2009251877.tif 000122
【図３９】
2009251877.tif 000123
【図４０】
2009251877.tif 000124
【図４１】
2009251877.tif 000125
【図４２】
2009251877.tif 000126
【図４３】
2009251877.tif 000127
【図４４】
2009251877.tif 000128
【図４５】
2009251877.tif 000129
【図４６】
2009251877.tif 000130
【図４７】
2009251877.tif 000131
【図４８】
2009251877.tif 000132
【図４９】
2009251877.tif 000133
【図５０】
2009251877.tif 000134
【図５１】
2009251877.tif 000135
【図５２】
2009251877.tif 000136
【図５３】
2009251877.tif 000137
【図５４】
2009251877.tif 000138
【図５５】
2009251877.tif 000139
【図５６】
2009251877.tif 000140
【図５７】
2009251877.tif 000141
【図５８】
2009251877.tif 000142
【図５９】
2009251877.tif 000143
【図６０】
2009251877.tif 000144
【図６１】
2009251877.tif 000145
【図６２】
2009251877.tif 000146