(57)【要約】【課題】半導体集積回路において高精度な電源ノイズモデルを生成する電源ノイズモデル生成方法、電源ノイズモデル生成プログラム、及び電源ノイズモデル生成装置を提供することにある。【解決手段】本発明による電源ノイズモデル生成装置１００は、設計回路のレイアウト情報３１が格納された記憶装置１３と、レイアウト情報３１を用いて解析対象回路を複数のエリアに分割する領域分割部１０１と、複数のエリアの各々におけるノイズパラメータに基づいて、各エリアに対する分配係数Ｋｎを算出する分配係数算出部１０４と、解析対象回路の全体から発生するノイズ６０を、分配係数Ｋｎに基づいて複数のエリアに分配し、分配されたノイズＩｎに対応するノイズ源を複数のエリアに接続して、解析対象回路の電源ノイズモデル７０を生成するノイズ量分配部１０５とを具備する。【選択図】図２
2009251755.tif 000002
【特許請求の範囲】
【請求項１】
コンピュータを用いて電源ノイズモデルを生成する方法であって、
解析対象回路を複数のエリアに分割するステップと、
前記複数のエリアの各々におけるノイズパラメータに基づいて、前記各エリアに対する分配係数を算出するステップと、
前記解析対象回路の全体から発生するノイズを、前記分配係数に基づいて前記複数のエリアに分配するステップと、
前記分配されたノイズに対応するノイズ源を前記複数のエリアのそれぞれに接続し、前記解析対象回路の電源ノイズモデルを生成するステップと、
を具備する電源ノイズモデル生成方法。
【請求項２】
請求項１に記載の電源ノイズモデル生成方法において、
前記各エリアにおけるゲート幅の合計によって、前記複数のエリアに対する前記各エリアの重み付けを行うステップを更に具備し、
前記分配係数を算出するステップは、前記重み付けに基づいて前記各エリアに対する分配係数を算出するステップを備える
電源ノイズモデル生成方法。
【請求項３】
請求項２に記載の電源ノイズモデル生成方法において、
動作クロックの所定の周期におけるセルの動作率を算出するステップを更に具備し、
前記重み付けを行うステップは、前記動作率に基づいて前記各エリアに対する重み付けを行うステップを備える
電源ノイズモデル生成方法。
【請求項４】
請求項１から３のいずれか１項に記載の電源ノイズモデル生成方法において、
前記分割するステップは、前記解析対象回路における機能マクロ毎に前記解析対象回路を分割するステップを備える
電源ノイズモデル生成方法。
【請求項５】
請求項１から４のいずれか１項に記載の電源ノイズモデル生成方法において、
前記分配係数を算出するステップは、複数の動作クロックの各々に対する分配係数を算出するステップを備え、
前記ノイズを分配するステップは、
前記各動作クロックで動作したときに前記解析対象回路の全体から発生するノイズを取得するステップと、
前記各動作クロックに対する分配係数に基づいて、前記取得したノイズを前記複数のエリアのそれぞれに分配するステップと、
を備える電源ノイズモデル生成方法。
【請求項６】
請求項１から５のいずれか１項に記載の電源ノイズモデル生成方法をコンピュータに実行させる電源ノイズモデル生成プログラム。
【請求項７】
設計回路のレイアウト情報が格納された記憶装置と、
前記レイアウト情報を用いて解析対象回路を複数のエリアに分割する領域分割部と、
前記複数のエリアの各々におけるノイズパラメータに基づいて、前記各エリアに対する分配係数を算出する分配係数算出部と、
前記解析対象回路の全体から発生するノイズを、前記分配係数に基づいて前記複数のエリアに分配し、前記分配されたノイズに対応するノイズ源を前記複数のエリアのそれぞれに接続して、前記解析対象回路の電源ノイズモデルを生成するノイズ量分配部と、
を具備する電源ノイズモデル生成装置。
【請求項８】
請求項７に記載の電源ノイズモデル生成装置において、
前記各エリアにおけるゲート幅の合計によって、前記各エリアに対する重み付けを行う重み付け設定部を更に具備し、
前記分配係数算出部は、前記重み付けに基づいて前記各エリアの分配係数を算出する
電源ノイズモデル生成装置。
【請求項９】
請求項８に記載の電源ノイズモデル生成装置において、
動作クロックの所定の周期における前記各エリアの動作率を算出する動作率算出部を更に具備し、
前記重み付け設定部は、前記動作率に基づいて前記複数のエリアに対する前記各エリアの重み付けを行う
電源ノイズモデル生成装置。
【請求項１０】
請求項７から９のいずれか１項に記載の電源ノイズモデル生成装置において、
前記領域分割部は、前記解析対象回路における機能マクロ毎のエリアに分割する
電源ノイズモデル生成装置。
【請求項１１】
請求項７から１０のいずれか１項に記載の電源ノイズモデル生成装置において、
前記分配係数算出部は、複数の動作クロックの各々に対する分配係数を算出し、
前記ノイズ量分配部は、前記各動作クロックで動作したときに前記解析対象回路の全体から発生するノイズを取得し、前記各動作クロックに対する分配係数に基づいて、前記取得したノイズを前記複数のエリアのそれぞれに分配する
電源ノイズモデル生成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源ノイズモデルを生成する方法、電源ノイズモデル生成プログラム、及び電源ノイズモデル生成装置に関する。
【背景技術】
【０００２】
ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）から発生する電磁放射ノイズは、他の機器への電磁妨害（ＥＭＩ：Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）の原因となるばかりではなく、自身の回路動作へも悪影響を与える。従って、電源放射ノイズを可能な限り抑制することが望まれている。特に、ＬＳＩの高速化、高集積化に伴って、トランジスタの数や入出力ピンの数、及び動作周波数が増加しており、ＬＳＩからのノイズ量も必然的に増加してきている。また、プロセスの微細化に伴って、半導体素子は、同じレベルのノイズを受けてもより誤動作しやすくなってきている。従って、ＥＭＩの低減は、ＬＳＩ設計において最重要の課題となってきている。
【０００３】
ＥＭＩ対策のため、多くの設計者がＥＭＩシミュレータを取り入れている。ＥＭＩシミュレータは、信号レベルやＬＳＩの動作速度、プリント回路基板上の配線経路などを考慮し、ＬＳＩから発生する電磁放射ノイズを計算する。電磁放射ノイズの計算には、基板配線の伝送線路モデルと、プリント回路基板に実装されるＬＳＩのモデルが必要である。
【０００４】
プリント回路基板から放射されるＥＭＩの主な原因のひとつは、多くの高周波成分を含んでいる電源電流である。従って、ＬＳＩの電源系を流れる高周波電源電流により発生する放射電磁界を正確にシミュレートすることが特に重要である。正確なシミュレーションを行うためには、できる限り正確なＬＳＩ電源系モデル（以下、電源ノイズモデルと称す）を提供することが必要である。
【０００５】
このような電源ノイズモデルを生成する技術が、例えば特開２００４−３６２０７４に記載されている（特許文献１参照）。特許文献１に記載の電源ノイズモデルの生成方法では、ＬＳＩの配線モデルを複数のエリアに分割し、分割したエリア毎の電流量（ノイズ量）を算出して、ＬＳＩ電源をモデル化している。詳細には、解析対象のＬＳＩの電源配線を電源種別に複数のレイヤに分け、それぞれのレイヤを格子状の複数のエリアに分割する。そして、エリア毎に抵抗及びインダクタンスによってモデル化された電源配線モデルが生成される。次に、格子状に分割されたエリア内に含まれている論理ゲートのスイッチングのタイミングを考慮して、エリア毎の消費電流が算出される。エリア毎の消費電流やエリア毎の内部容量を電源配線モデルに組み込むことで電源ノイズモデルが生成される。
【特許文献１】特開２００４−３６２０７４
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１では、分割したエリア毎の消費電流から、各エリアのノイズ量を計算により算出するため、実際に発生するノイズ量とは絶対値がずれる可能性がある。このため、実測によって得られるノイズ量や精度の高いシミュレーションから得られたノイズ量の値と、従来の電源ノイズモデルを利用したシミュレーションによって得られたノイズ量の値とは異なる可能性がある。すなわち、従来の電源ノイズモデルでは、各エリアで発生するノイズ量の絶対値を正確に見積もることができなかった。
【課題を解決するための手段】
【０００７】
以下に、［発明を実施するための最良の形態］で使用される番号・符号を括弧付きで用いて、［課題を解決するための手段］を説明する。この番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために付加されたものであるが、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００８】
本発明による電源ノイズモデル生成方法は、解析対象回路を複数のエリアに分割するステップと、複数のエリアの各々におけるノイズパラメータに基づいて、各エリアに対する分配係数（Ｋｎ）を算出するステップと、解析対象回路の全体から発生するノイズ（６０）を、分配係数（Ｋｎ）に基づいて前記複数のエリアに分配するステップと、分配されたノイズ（Ｉｎ）に対応する電流源を複数のエリアに接続し、解析対象回路の電源ノイズモデル（７０）を生成するステップとを具備する。このように、解析対象回路の全体から発生するノイズ（６０）を複数の領域に分配することで、領域毎に流れる電流を考慮した電源ノイズモデルを生成することができる。
【０００９】
本発明による電源ノイズモデル生成方法は、コンピュータによって実行される電源ノイズモデル生成プログラム（３５）によって実現されることが好ましい。
【００１０】
本発明による電源ノイズモデル生成装置（１００）は、設計回路のレイアウト情報（３１）が格納された記憶装置（１３）と、レイアウト情報（３１）を用いて解析対象回路を複数のエリアに分割する領域分割部（１０１）と、複数のエリアの各々におけるノイズパラメータに基づいて、各エリアに対する分配係数（Ｋｎ）を算出する分配係数算出部（１０４）と、解析対象回路の全体から発生するノイズ（６０）を、分配係数（Ｋｎ）に基づいて複数のエリアに分配し、分配されたノイズ（Ｉｎ）に対応する電流源を複数のエリアに接続して、解析対象回路の電源ノイズモデル（７０）を生成するノイズ量分配部（１０５）とを具備する。このように、解析対象回路の全体から発生するノイズ（６０）を複数の領域に分配することで、領域毎に流れる電流を考慮した電源ノイズモデルを生成することができる。
【発明の効果】
【００１１】
本発明による電源ノイズモデル生成方法、電源ノイズモデル生成プログラム、及び電源ノイズモデル生成装置によれば、半導体集積回路において、高精度な電源ノイズモデルを生成することができる。
【発明を実施するための最良の形態】
【００１２】
本発明による電源ノイズモデル生成装置１００は、ＬＳＩを複数のエリアに分割し、それぞれのエリアに電流源を付与した電源ノイズモデル７０を生成する。この際、エリア内を流れる電流に対応する電流源がエリア毎に付与される。以下、添付図面を参照して、本発明による電源ノイズモデル生成方法、電源ノイズモデル生成プログラム、及び電源ノイズモデル生成装置の実施の形態を説明する。
【００１３】
（電源ノイズモデル生成装置１００の構成）
図１及び図２を参照して本発明による電源ノイズモデル生成装置１００の実施の形態における構成を説明する。図１は、電源ノイズモデル生成装置１００の構成を示す図である。図１を参照して、本発明による電源ノイズモデル生成装置１００は、バス１６を介して相互に接続されるＣＰＵ１１と、ＲＡＭ１２と、記憶装置１３と、入力装置１４と、出力装置１５とを具備する。記憶装置１３はハードディスクやメモリ等の外部記憶装置である。又、入力装置１４は、キーボードやマウス等のユーザによって操作されることで、各種データをＣＰＵ１１や記憶装置１３に出力する。出力装置１５は、モニタやプリンタに例示され、ＣＰＵ１１から出力される半導体集積回路のレイアウト結果をユーザに対し視認可能に出力する。
【００１４】
記憶装置１３は、ＬＳＩレイアウト情報３１、ＬＳＩ接続情報３２、タイミング情報３３、セルライブラリ３４、電源ノイズモデル生成プログラム３５を格納している。
【００１５】
ＬＳＩレイアウト情報３１は、解析対象となるＬＳＩ内における電源配線やスタンダードセル及びマクロセル（以下、スタンダードセル又はマクロセルを総称してセルと称す）の配置情報を含む。ＬＳＩ接続情報３２は、セルの接続情報を示す論理回路設計結果である。ＬＳＩ接続情報３２は、例えば、解析対象となるＬＳＩ内の論理ゲートや回路要素（抵抗、容量、インダクタンス）の接続情報を含む。タイミング情報３３は、ＬＳＩ内のセル毎の動作周波数やＬＳＩの動作条件を規定する情報である。
【００１６】
セルライブラリ３４は、解析対象ＬＳＩに設けられたセルに関する情報を含む。セルライブラリ３４には、ＮＡＮＤやフリップフロップなどの基本的回路を含むスタンダードセルから、ＲＡＭやＲＯＭ、ＣＰＵコア等の大規模回路を含むマクロセルに関する情報が登録される。ここで、セルライブラリ３４は、セル内を流れる電流に影響を与えるパラメータ（ノイズパラメータ）を含む。ノイズパラメータは、例えばセル内における論理ゲートのゲート幅や、トランジスタ数等がある。又、セルのノイズパラメータと当該セルとは対応付けられて記憶装置１３に登録される。
【００１７】
ＣＰＵ１１は、入力装置１４からの入力に応答して、記憶装置１３内の電源ノイズモデル生成プログラム３５を実行し、電源ノイズモデル生成処理や電源ノイズ解析を行う。この際、記憶装置１３からの各種データやプログラムはＲＡＭ１２に一時格納され、ＣＰＵ１１は、ＲＡＭ１２内のデータを用いて各種処理を実行する。図２を参照して、電源ノイズモデル生成プログラム３５は、ＣＰＵ１１によって実行されることで、領域分割部１０１、動作率算出部１０２、重み付け設定部１０３、分配係数算出部１０４、ノイズ量分配部１０５の各機能を実現する。
【００１８】
領域分割部１０１は、ＬＳＩ情報３１を用いて、解析対象ＬＳＩを複数の領域に分割した分割回路モデル５０を生成する。分割回路モデル５０は、電源配線モデルを含む。例えば、分割回路モデル５０は、図５に示すように電源電圧ＶＤＤの電源配線モデル１と電源電圧ＶＳＳの電源配線モデル２を含む。分割される領域の大きさや形状は、任意に設定され得る。例えば、領域分割部１０１は、機能マクロの形状に応じた領域に分割した分割回路モデル５０を生成する。あるいは、領域分割部１０１は、解析対象ＬＳＩを均一な大きさ及び形状（例えば格子状）に分割した分割回路モデル５０を生成する。図５に示す一例では、分割回路モデル５０は、４つの領域Ａ１〜Ａ４に分割されている。
【００１９】
動作率算出部１０２は、ＬＳＩ接続情報３２と、タイミング情報３３を用いて、解析対象ＬＳＩ内の全てのセルの動作率４０を算出する。動作率算出部１０２は、動作クロック毎にセルの動作率４０を算出する。
【００２０】
重み付け設定部１０３は、分割された領域内を流れる電流に影響を与えるノイズパラメータに応じて、領域に対する重み付けを行う。詳細には、先ず、重み付け設定部１０３は、分割回路モデル５０を参照して分割された領域を特定する。次に、重み付け設定部１０３は、セルライブラリ３４を参照して、特定した領域内におけるゲート幅の合計を算出する。この際、セル毎の動作率４０による重み付けがゲート幅の合計に付与される。このように動作率４０を考慮したゲート幅の合計が領域に対する重み付け係数Ｗｎとして算出される。例えば、各セル内のゲート幅をＷｉ、各セルの動作率４０をＲｉとし、当該領域に設定される重み付け係数Ｗｎは、（１）式によって算出される。
【数１】
2009251755.tif 000003
このように、全ての領域について、動作率４０によって重み付けされたゲート幅の合計（重み付け係数Ｗｎ）が算出される。
【００２１】
重み付け係数Ｗｎを算出するためのノイズパラメータは、ゲート幅の合計に限らず、トランジスタ数や電流値、あるいはこれらの組み合せでも構わない。例えば、重み付け設定部１０３は、セルライブラリ３４を参照して、特定した領域内におけるトランジスタ数の合計を算出する。この際、セル毎の動作率４０による重み付けがトランジスタ数の合計に付与される。領域毎のトランジスタ数の合計による重み付け係数Ｗｎは（１）式と同様に行われる。このように他のノイズパラメータによって領域毎の重み付け係数Ｗｎが設定されても良い。
【００２２】
分配係数算出部１０４は、動作率４０によって重み付けされた領域毎のゲート幅の合計（重み付け係数Ｗｎ）を用いて領域毎の分配係数Ｋｎを算出する。ここで、分割回路モデル５０における領域の数（分割数）をＮとすると、領域毎の分配係数Ｋｎは（２）式によって算出される。
【数２】
2009251755.tif 000004
このように、分配係数算出部１０４は、ＬＳＩにおける全てのゲート幅の合計のうち、動作率４０を考慮した領域内におけるゲート幅の合計（重み付け係数Ｗｎ）が占める割合を、当該領域に対応する分配係数Ｋｎとして算出する。
【００２３】
ノイズ量分配部１０５は、分配係数Ｋｎを用いて領域毎に分配するノイズ量Ｉｎを算出する。又、ノイズ量分配部１０５は、ノイズ量Ｉｎに対応する電流源モデルを分割回路モデル５０における各領域に挿入する。この際、電流源は、ＶＤＤの電源配線モデル１及びＶＳＳの電源配線モデル２との間に接続される。又、各領域に挿入される電流源モデルは、その電流がノイズ量Ｉｎとなるようなインピーダンス、容量、抵抗、又はインダクタンスを備えるように生成される。ノイズ量分配部１０５は、解析対象ＬＳＩの全体ノイズ量６０（Ｉ）を用いて（３）式によって領域毎のノイズ量Ｉｎを算出する。
【数３】
2009251755.tif 000005
このように、分割回路モデル５０において分割された全ての領域に対するノイズ量Ｉｎが算出され、電流源として各領域に分配される。ここで、全体ノイズ量６０は、所定の動作周波数で解析対象ＬＳＩが動作したときのＬＳＩ全体に流れる電流（ノイズ量）である。詳細には、全体ノイズ量６０は、解析対象ＬＳＩにおける全電流値の実測値であることが好ましい。あるいは、全体ノイズ量６０は高精度なシミュレーションによって求められたノイズ量でも良い。精度の高いノイズ量を算出するシミュレーション方法としては、例えば、ＬＳＩ全体のＳＰＩＣＥシミュレーションによって、ＬＳＩ内の各配線に流れる電流の時系列的変化量を算出し、算出した電流変化量から全体ノイズ量６０を算出する。あるいは、ＳＰＩＣＥシミュレーションで得られた電流変化量を用いて、電磁界シミュレーションによって輻射ノイズのシミュレーションを行い全体ノイズ量６０を算出する。このように、実測値、あるいは、高精度なシミュレーションによって、電源ノイズモデル７０に用いる全体ノイズ量６０を得ることができる。
【００２４】
次に、図３から図７を参照して、本発明による電源ノイズモデル生成方法について説明する。
【００２５】
図３は、本発明による動作率算出部１０２の実施の形態における動作を示すフロー図である。先ず、動作率算出部１０２は、タイミング情報３３に規定された動作クロック（動作周波数）の１つを指定する（ステップＳ１）。続いて、動作率算出部１０２は、指定した動作周波数に基づいて、解析対象ＬＳＩ内のセルの動作率４０を算出する（ステップＳ２）。詳細には、動作率算出部１０２は、タイミング情報３３から指定した動作周波数とＬＳＩ情報３２とを参照して、指定した動作クロックに同期して動作するセルを特定する。次に、セルにおいて、動作クロックの１周期分の時間内に動作する論理ゲートの割合を、当該セルの動作率４０として算出する。算出された動作率４０は、動作クロック（動作周波数）及びセルに対応付けられて記憶装置１３に格納される。以上のように、動作率算出部１０２は、ステップＳ２において指定された動作クロックに同期して動作する全てのセルの動作率４０を算出する。
【００２６】
ここで、動作率４０が算出されていない他の動作周波数（動作クロック）がタイミング情報３３に存在する場合、動作率算出部１０２は、他の動作周波数を指定する（ステップＳ３Ｙｅｓ、ステップＳ１）。そして、上述と同様に新たに指定した動作周波数のクロック信号（動作クロック）に同期して動作する全てのセルの動作率４０を算出する（ステップＳ２）。同様にして、タイミング情報３３に記録されている全ての動作クロック（動作周波数）に対応する動作率４０が算出されるまで、ステップＳ１及びステップＳ２の処理が繰り返される。ステップＳ２の処理が終了し、タイミング情報３３内の全ての動作クロックに対する動作率４０が算出されると、動作率４０の算出処理を終了する（ステップＳ３Ｎｏ）。
【００２７】
図４は、本発明による電源ノイズモデル生成処理の実施の形態における動作を示すフロー図である。領域分割部１０１は、解析対象ＬＳＩを複数の領域に分割する（ステップＳ１１）。例えば、図５に示すように、領域分割部１０１は、解析対象ＬＳＩを４つのエリアＡ１〜Ａ４に分割した分割回路モデル５０を生成する。
【００２８】
重み付け設定部１０３は、動作周波数を指定し、指定した動作周波数の動作クロックによって動作するセルの動作率４０を抽出する（ステップＳ１２、Ｓ１３）。ＬＳＩは、通常、複数の周波数の動作クロックに同期して動作している。ここで、解析対象ＬＳＩは、２つの動作周波数ｆａ、ｆｂに同期して動作するものとする。この場合、先ず、動作周波数ｆａが指定され、動作周波数ｆａの動作クロックに応じて動作するセルの動作率４０が抽出される。
【００２９】
次に、分割回路モデル５０及び抽出された動作率４０を用いて領域Ａ１〜Ａ４のそれぞれに付与する分配係数が算出される（ステップＳ１４）。詳細には、先ず、重み付け設定部１０３は、領域Ａ１〜Ａ４のそれぞれにおけるゲート幅の合計を算出し、抽出された動作率４０に基づいた重み付けをそれぞれの合計値に設定する。例えば、領域Ａ１に、動作周波数ｆａで動作するセルが３つ設けられている場合、３つのセルのそれぞれにおけるゲート幅をＷ１、Ｗ２、Ｗ３とし、それぞれの動作率４０をＲ１、Ｒ２、Ｒ３とすると、重み付けされた領域Ａ１におけるゲート幅の合計ＷＡ１は、Ｗ１×Ｒ１＋Ｗ２×Ｒ２＋Ｗ３×Ｒ３となる。同様に、領域Ａ２〜Ａ４に対する重み付けされたゲート幅の合計ＷＡ２〜ＷＡ４が算出される。
【００３０】
続いて分配係数算出部１０４は、重み付けされた領域毎のゲート幅の合計値ＷＡ１〜ＷＡ４に基づいて、領域Ａ１〜Ａ４のそれぞれに対する分配係数Ｋ１〜Ｋ４を算出する。詳細には、分配係数算出部１０４は、動作率４０を考慮した解析対象ＬＳＩの全領域におけるゲート幅の合計値に対する領域毎におけるゲート幅の合計値ＷＡ１〜ＷＡ４の割合を分配係数Ｋ１〜Ｋ４として算出する。例えば、領域Ａ１に対する分配係数Ｋ１は、ＷＡ１／（ＷＡ１＋ＷＡ２＋ＷＡ３＋ＷＡ４）で求められる。他の領域Ａ２〜Ａ４に対する分配係数Ｋ２〜Ｋ４も同様に求められる。
【００３１】
分配係数Ｋ１〜Ｋ４が求められると、ノイズ量分配部１０５は、ステップＳ１２で指定された動作周波数における解析対象ＬＳＩの全体ノイズ量６０（Ｉ）と分配係数Ｋ１〜Ｋ４とを用いて領域Ａ１〜Ａ４のそれぞれに割り当てる電流量Ｉ１〜Ｉ４を決定する（ステップＳ１５）。例えば、領域Ａ１に割り当てられる電流量Ｉ１は、Ｋ１×Ｉで求められる。領域Ａ２〜Ａ４に割り当てられる電流量Ｉ２〜Ｉ４も同様に求められる。
【００３２】
ノイズ量分配部１０５は、算出した電流量Ｉ１〜Ｉ４に対応する電流源モデルを分散回路モデル５０における領域Ａ１〜Ａ４に挿入して動作周波数ｆａにおける電源ノイズモデル７０を生成する（ステップＳ１６）。この際、電流量Ｉ１〜Ｉ４に対応する電流源モデルは、図７に示すように、電源配線モデル１及び電源配線モデル２との間に挿入される。
【００３３】
以上のような処理によって、全ノイズ量６０（Ｉ）が、領域内におけるゲート幅や動作率に応じて各領域に分配された電源ノイズモデル７０が生成される。このとき生成される電源ノイズモデル７０は、ステップＳ１２で指定された動作周波数ｆａで解析対象ＬＳＩが動作するときの電源ノイズモデル７０となる。
【００３４】
タイミング情報３３内に、未だ指定されていない動作周波数がある場合、ステップＳ１２に移行して、指定した動作周波数に対応する電源ノイズモデル７０を生成する（ステップＳ１７Ｙｅｓ）。この場合、動作周波数ｆｂが未指定であるため、動作周波数ｆｂが指定され、ステップＳ１２からＳ１６の処理を経て、動作周波数ｆｂに対応する電源ノイズモデル７０が生成される。一方、電源ノイズモデル生成装置１００は、タイミング情報３３内の全ての動作周波数に対して電源ノイズモデル７０を生成すると、電源ノイズモデル生成処理を終了する（ステップＳ１７Ｎｏ）。
【００３５】
以上のように、本発明による電源ノイズモデル生成装置１００は、解析対象ＬＳＩの動作周波数毎の電源ノイズモデル７０を生成する。尚、本実施の形態では、分割された領域数は４つとしたが、これに限らないのは言うまでもない。又、分割数が多いほど、精度の高い電源ノイズモデル７０を得ることができる。
【００３６】
電源ノイズモデル生成装置１００は、解析対象ＬＳＩの全ノイズ量６０を複数の領域に分配して、解析対象ＬＳＩをモデル化している。本発明では、解析対象ＬＳＩの全ノイズ量に対する領域毎のノイズ量の割合に応じて、領域毎に分配されるノイズ量が決められる。これにより、領域毎に流れる電流値の違いが電源ノイズモデル７０に反映される。このため、ＬＳＩを基板上に搭載して行われるノイズ解析に、本発明による電源ノイズモデル７０を利用することで、領域毎のノイズ量を考慮した高精度なシミュレーションが可能となる。
【００３７】
又、電源ノイズモデル７０の各領域に分配される全体ノイズ量６０は、実測、あるいは高精度なシミュレーションによって得られたノイズ量である。このため、各領域で実際に発生するノイズ量の絶対値を正確に反映した電源ノイズモデル７０を得ることができる。
【００３８】
本発明では、領域毎の動作率４０やノイズパラメータ（例えばゲート幅）を考慮したノイズ量を各領域に分配しているため、各領域のノイズ量を精度良く反映した電源ノイズモデルを生成できる。更に、ノイズ量は、機能マクロ毎に大きく異なる場合があるため、分割する領域を機能マクロ単位とすることで、精度の高いノイズ解析が可能となる電源ノイズモデル７０を生成できる。
【００３９】
又、本発明による電源ノイズモデル生成装置１００は、動作周波数別の電源ノイズモデル７０を生成できるため、動作周波数に応じたノイズ解析が可能となる。図６を参照して、ＬＳＩのノイズ特性は、動作周波数ｆａ、ｆｂのそれぞれにおいてノイズ量がピーク値ＮのＡ．ＮＢを示す。このため、ノイズ解析において、動作周波数毎の電源ノイズモデル７０を用いることは有効である。
【００４０】
以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。実施の形態では、電源ノイズモデル７０の各領域に挿入されるノイズ源としてノイズ量Ｉｎに応じた電流源が挿入されたが、ノイズ源に対応する回路要素であればこれに限定されない。例えば、電流源に替えて、電圧源やトランジスタ等が挿入されても構わない。この場合、測定あるいは何らかの方法で算出された設計対象ＬＳＩ全体の電圧と、上述の方法で算出された分配係数Ｋｎとを用いて、各領域に挿入される電圧源の電圧や、トランジスタサイズが決められる。
【図面の簡単な説明】
【００４１】
【図１】図１は、本発明による電源ノイズモデル生成装置の構成を示す構成図である。
【図２】図２は、本発明による電源ノイズモデル生成装置の実施の形態における構成を示すブロック図である。
【図３】図３は、本発明による動作率算出部の実施の形態における動作を示すフロー図である。
【図４】図４は、本発明による電源ノイズモデル生成処理の実施の形態を示すフロー図である。
【図５】図５は、本発明による分割回路モデルの一例を示す概念図である。
【図６】図６は、本発明に係る解析対象ＬＳＩの動作周波数の一例を示す図である。
【図７】図７は、本発明による電源ノイズモデルの一例を示す概念図である。
【符号の説明】
【００４２】
１００：電源ノイズモデル生成装置
１１：ＣＰＵ
１２：メモリ
１３：記憶装置
１４：入力装置
１５：出力装置
１６：バス
３１：ＬＳＩレイアウト情報
３２：ＬＳＩ接続情報
３３：タイミング情報
３４：セルライブラリ
３５：電源ノイズモデル生成プログラム
４０：動作率
５０：分割回路モデル
６０：全体ノイズ量
７０：電源ノイズモデル
１０１：領域分割部
１０２：動作率算出部
１０３：重み付け設定部
１０４：分配係数算出部
１０５：ノイズ量分配部
【図１】
2009251755.tif 000006
【図２】
2009251755.tif 000007
【図３】
2009251755.tif 000008
【図４】
2009251755.tif 000009
【図５】
2009251755.tif 000010
【図６】
2009251755.tif 000011
【図７】
2009251755.tif 000012