(57)【要約】【課題】電流値の測定を中断することなく、オフセット量を動的に調整でき、かつ、応答性が高い電流センサを提供すること。【解決手段】電流センサ１は、シャント抵抗センサ２０とホール素子センサ１０とを備える。この電流センサ１は、差動アンプ３１と、サンプルアンドホールド回路３２と、デジタル記憶回路４０と、スイッチ３３と、減算器３４と、これらを制御する制御部３５と、を備える。制御部３５は、シャント抵抗センサ２０から出力されるセンサ信号が所定値以下になると、スイッチ３３によりサンプルアンドホールド回路３２の出力信号をオフセット量として選択するとともに、デジタル記憶回路４０の駆動を開始し、その後、デジタル記憶回路４０の記憶が完了すると、スイッチ３３によりデジタル記憶回路４０の出力信号をオフセット量として選択する。【選択図】図１
2009281773.tif 000002
【特許請求の範囲】
【請求項１】
測定対象となる電流が流れる出力導線に直列で接続されたシャント抵抗を用いて前記出力導線に流れる電流を検出するシャント抵抗センサと、ホール素子を用いて前記出力導線に流れる電流を非接触で検出するホール素子センサと、を備える電流センサであって、
前記ホール素子センサから出力されるセンサ信号と基準電圧との差分をアナログ信号として出力する差動アンプと、
当該差動アンプの出力信号を保持するサンプルアンドホールド回路と、
当該サンプルアンドホールド回路から出力されるアナログ信号をデジタル信号に変換するＡ／Ｄ変換を実行し、このデジタル信号を記憶し、この記憶したデジタル信号をアナログ信号に変換するＤ／Ａ変換を実行するデジタル記憶手段と、
前記サンプルアンドホールド回路の出力信号および前記デジタル記憶手段の出力信号のうち一方をオフセット量として選択して出力する切換手段と、
当該切換手段から出力されるオフセット量に基づいて、前記ホール素子センサのセンサ信号からオフセットを除去するオフセット除去手段と、
これらを制御する制御手段と、を備え、
前記制御手段は、前記シャント抵抗センサから出力されるセンサ信号が所定値以下になると、前記切換手段により前記サンプルアンドホールド回路の出力信号をオフセット量として選択するとともに、前記デジタル記憶手段の駆動を開始し、その後、前記デジタル記憶手段の記憶が完了すると、前記切換手段により前記デジタル記憶手段の出力信号をオフセット量として選択することを特徴とする電流センサ。
【請求項２】
請求項１に記載の電流センサにおいて、
前記制御手段は、前記デジタル記憶手段のＤ／Ａ変換の出力が確定すると、前記切換手段により、前記デジタル記憶手段の出力信号をオフセット量として選択することを特徴とする電流センサ。
【請求項３】
請求項１に記載の電流センサにおいて、
前記デジタル記憶手段は、デジタル信号を出力するカウンタ回路と、
当該カウンタ回路から出力されたデジタル信号を記憶する記憶部と、
前記記憶部で記憶したデジタル信号をアナログ信号に変換するＤ／Ａ変換部と、
前記サンプルアンドホールド回路の出力信号と、前記Ｄ／Ａ変換部の出力信号と、を比較するコンパレータと、を備え、
前記カウンタ回路は、前記Ｄ／Ａ変換部の出力信号の信号レベルが前記サンプルアンドホールド回路の出力信号の信号レベルに一致するまで、デジタル信号の信号レベルを増減することを特徴とする電流センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホール素子を用いたホールセンサを備える電流センサに関する。
【背景技術】
【０００２】
従来より、ホール素子を利用した電流センサを用いて、各種電気機器のライン電流の電流値を検出することが行われている。
この電流センサは、具体的には、ギャップを有するコアを用意し、このコアの中心軸上を測定対象となるライン電流が通過するように、このコアを配置する。そして、このギャップの間にホール素子を配置し、このホール素子に制御電流を流す。
この電流センサによれば、電流に比例して発生する磁力は、コアで収束されて、ホール素子を通過する。すると、このホール素子は、磁力を電圧に変換して、検出信号として出力する。
【０００３】
ところで、以上の電流センサを構成するホール素子には、部品較差、固体差等に伴う固有のオフセット電圧が存在する。
そこで、ホール素子のオフセット電圧を測定して、この測定結果に基づいて、オフセット電圧を除去する手法がある（例えば、特許文献１参照）。具体的には、この補正回路は、プロセッサ、Ｄ／Ａコンバータを含んで構成され、プロセッサから出力したデジタルデータをＤ／Ａコンバータでアナログ信号に変換し、このアナログ信号を基準として、オフセット電圧のレベルを調整する。これにより、オフセット電圧を自動的に補正する。
【特許文献１】特開平８−４３５１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、このオフセット電圧は、周囲温度の変化や時間の経過に伴って変化するという特性があるため、一度設定したオフセット電圧のレベルが変化する場合があった。
また、Ｄ／Ａコンバータを用いる手法は、オフセット電圧のレベルを確定するまでに時間がかかる。よって、このオフセット電圧のレベルを確定するまでの期間、電流値の測定を一時的に中断する必要があった。
【０００５】
本発明は、電流値の測定を中断することなく、オフセットを動的に調整でき、かつ、応答性が高い電流センサを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の電流センサ（例えば、後述の電流センサ１）は、測定対象となる電流が流れる出力導線（例えば、後述の出力導線２）に直列で接続されたシャント抵抗（例えば、後述のシャント抵抗２１）を用いて前記出力導線に流れる電流を検出するシャント抵抗センサ（例えば、後述のシャント抵抗センサ２０）と、ホール素子（例えば、後述のホール素子１２）を用いて前記出力導線に流れる電流を非接触で検出するホール素子センサ（例えば、後述のホール素子センサ１０）と、を備える電流センサであって、前記ホール素子センサから出力されるセンサ信号と基準電圧との差分をアナログ信号として出力する差動アンプ（例えば、後述の差動アンプ３１）と、当該差動アンプの出力信号を保持するサンプルアンドホールド回路（例えば、後述のサンプルアンドホールド回路３２）と、当該サンプルアンドホールド回路から出力されるアナログ信号をデジタル信号に変換するＡ／Ｄ変換を実行し、このデジタル信号を記憶し、この記憶したデジタル信号をアナログ信号に変換するＤ／Ａ変換を実行するデジタル記憶手段（例えば、後述のデジタル記憶回路４０）と、前記サンプルアンドホールド回路の出力信号および前記デジタル記憶手段の出力信号のうち一方をオフセット量として選択して出力する切換手段（例えば、後述のスイッチ３３）と、当該切換手段から出力されるオフセット量に基づいて、前記ホール素子センサのセンサ信号からオフセットを除去するオフセット除去手段（例えば、後述の減算器３４）と、これらを制御する制御手段（例えば、後述の制御部３５）と、を備え、前記制御手段は、前記シャント抵抗センサから出力されるセンサ信号が所定値以下になると、前記切換手段により前記サンプルアンドホールド回路の出力信号をオフセット量として選択するとともに、前記デジタル記憶手段の駆動を開始し、その後、前記デジタル記憶手段の記憶が完了すると、前記切換手段により前記デジタル記憶手段の出力信号をオフセット量として選択することを特徴とする。
【０００７】
この発明によれば、シャント抵抗センサから出力されるセンサ信号が所定値以下になると、切換手段によりサンプルアンドホールド回路の出力信号をオフセット電圧として選択するとともに、デジタル記憶手段の駆動を開始する。その後、デジタル記憶手段の記憶が完了すると、切換手段によりデジタル記憶手段の出力信号をオフセット量として選択する。
【０００８】
よって、シャント抵抗センサにより、出力導線に電流が流れていない状態を確実に検出し、デジタル記憶手段によりオフセット量を記憶する期間は、サンプルアンドホールド回路から出力されるオフセット量を用いて、オフセットを除去する。その後、デジタル記憶手段によりオフセット量の記憶が完了したら、この記憶したオフセット量を用いてオフセットを除去する。このため、電流値の測定を中断することなく、オフセット量を動的に調整できる。
【０００９】
また、サンプルアンドホールド回路は、放電などの要因により、オフセット量を長期間に亘って保持できないが、デジタル記憶手段は、オフセット量を長期間に亘って保持できる。よって、サンプルアンドホールド回路からのオフセット量を用いることで、応答性が高くなり、デジタル記憶手段からのオフセット量を用いることで、オフセット量を長期間に亘って確保できる。
【００１０】
この場合、前記制御手段は、前記デジタル記憶手段のＤ／Ａ変換の出力が確定すると、前記切換手段により、前記デジタル記憶手段の出力信号をオフセット量として選択することが好ましい。
【００１１】
この場合、前記デジタル記憶手段は、デジタル信号を出力するカウンタ回路（例えば、後述のカウンタ回路４４）と、当該カウンタ回路から出力されたデジタル信号を記憶する記憶部（例えば、後述のデジタルメモリ４２）と、前記記憶部で記憶したデジタル信号をアナログ信号に変換するＤ／Ａ変換部（例えば、後述のＤ／Ａコンバータ４３）と、
前記サンプルアンドホールド回路の出力信号と、前記Ｄ／Ａ変換部の出力信号と、を比較するコンパレータ（例えば、後述のコンパレータ４５）と、を備え、前記カウンタ回路は、前記Ｄ／Ａ変換部の出力信号の信号レベルが前記サンプルアンドホールド回路の出力信号の信号レベルに一致するまで、デジタル信号の信号レベルを増減することが好ましい。
【００１２】
この発明によれば、カウンタ回路およびコンパレータを含んで構成したので、回路を安価に構成できる。
【発明の効果】
【００１３】
本発明によれば、シャント抵抗センサにより、出力導線に電流が流れていない状態を確実に検出し、デジタル記憶手段によりオフセット量を記憶する期間は、サンプルアンドホールド回路から出力されるオフセット量を用いてオフセットを除去する。その後、デジタル記憶手段によりオフセット量の記憶が完了したら、この記憶したオフセット量を用いてオフセットを除去する。このため、電流値の測定を中断することなく、オフセット量を動的に調整できる。また、サンプルアンドホールド回路からのオフセット量を用いることで、応答性が高くなり、デジタル記憶手段からのオフセット量を用いることで、オフセット量を長期間に亘って確保できる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態を図面に基づいて説明する。なお、以下の実施形態の説明にあたって、同一構成要件については同一符号を付し、その説明を省略もしくは簡略化する。
〔第１実施形態〕
図１は、本発明の第１実施形態に係る電流センサ１の信号処理回路の構成を示す図である。
電流センサ１は、ホール素子センサ１０、シャント抵抗センサ２０、差動アンプ３１、サンプルアンドホールド回路３２、デジタル記憶手段としてのデジタル記憶回路４０、切換手段としてのスイッチ３３、オフセット除去手段としての減算器３４、および、これらを制御する制御手段としての制御部３５を備える。
【００１５】
ホール素子センサ１０は、出力導線２に流れるライン電流を非接触で検出するものであり、ギャップ１１１を有する円環状のコア１１と、ホール素子１２と、を備える。
コア１１は、出力導線２が中心軸を通るように配置される。
ホール素子１２は、コア１１のギャップ１１１に配置される、制御電流が印加される。
このホール素子センサ１０では、出力導線２を流れるライン電流に比例して磁力が発生すると、この発生した磁力は、コア１１で収束されて、ホール素子１２を通過する。すると、このホール素子１２は、磁力を電圧に変換して、センサ信号として出力する。
【００１６】
差動アンプ３１は、ホール素子センサ１０からのセンサ信号と基準電圧ｒｅｆとの差分を、アナログ信号として出力する。
サンプルアンドホールド回路３２は、差動アンプ３１の出力信号を一定期間保持する。
【００１７】
デジタル記憶回路４０は、Ａ／Ｄコンバータ４１、デジタルメモリ４２、および、Ｄ／Ａコンバータ４３を備える。
このデジタル記憶回路４０は、Ａ／Ｄコンバータ４１により、サンプルアンドホールド回路３２から出力されるアナログ信号をデジタル信号に変換するＡ／Ｄ変換を実行し、デジタルメモリ４２により、このデジタル信号を記憶し、その後、Ｄ／Ａコンバータ４３により、この記憶したデジタル信号をアナログ信号に変換するＤ／Ａ変換を実行する。
【００１８】
スイッチ３３は、サンプルアンドホールド回路３２の出力信号およびデジタル記憶回路４０の出力信号のうち一方を、オフセットとして選択して出力する。
減算器３４は、スイッチ３３から出力されるオフセット量に基づいて、ホール素子センサ１０のセンサ信号からオフセットを除去する。
【００１９】
シャント抵抗センサ２０は、出力導線２に流れるライン電流を検出するものであり、出力導線２に直列で接続されたシャント抵抗２１と、このシャント抵抗２１の両端の電位差を測定するコンパレータ２２と、このコンパレータ２２と制御部３５とを絶縁するアイソレータ２３と、を備える。
【００２０】
シャント抵抗２１の抵抗値は、抵抗損失を少なくするために小さくなっている。しかしながら、抵抗値を小さくすると、アンプゲインを向上する必要があったり、ＳＮ比（信号対雑音比）が小さくなったりする。そこで、本実施形態では、シャント抵抗２１の抵抗値は小さくし、シャント抵抗２１の両端の電位差を測定することで、電流の有無のみを判定することする。
【００２１】
アイソレータ２３は、高圧電流が流れる出力導線２と、低圧電流が流れる制御部３５と、を絶縁するためのものである。このアイソレータ２３は、フォトカップラ、コイル、コンデンサなどを利用して構成される。
【００２２】
以上のシャント抵抗センサ２０によれば、コンパレータ２２により、シャント抵抗２１の両端の電位差を測定して、センサ信号として出力する。
【００２３】
制御部３５は、出力導線２に電流が流れて、シャント抵抗２１で検出された電流が所定値以下になると、スイッチ３３によりサンプルアンドホールド回路３２の出力信号をオフセット量として選択するとともに、デジタル記憶回路４０の駆動を開始し、その後、デジタル記憶回路４０の記憶が完了すると、スイッチ３３によりデジタル記憶回路４０の出力信号をオフセット量として選択する。
【００２４】
以上の電流センサ１の動作を、図２のフローチャートを参照しながら説明する。
ステップＳ１では、制御部３５により、シャント抵抗センサ２０からのセンサ信号を検出する。
ステップＳ２では、シャント抵抗センサ２０からのセンサ信号に基づいて、出力導線２にライン電流が流れているか否かを判定する。具体的には、シャント抵抗センサ２０からのセンサ信号が所定値以上であるか否かを判定する。
この判定がＹＥＳの場合には、ライン電流が流れていると判断できるから、ホール素子センサ１０のセンサ信号をオフセット量として採用できないため、ステップＳ６に移る。一方、この判定がＮＯの場合には、ライン電流が流れていないと判断できるので、ホール素子センサ１０のセンサ信号をオフセット量として採用できるから、ステップＳ３に移る。
【００２５】
ステップＳ３では、ホール素子センサ１０のセンサ信号を検出して、サンプルアンドホールド回路３２で保持する。
【００２６】
ステップＳ４では、スイッチ３３により、サンプルアンドホールド回路３２からのセンサ信号をオフセット量として選択する。そして、減算器３４により、ホール素子センサ１０のセンサ信号から、このオフセット量を除去する。
【００２７】
ステップＳ５では、デジタル記憶回路４０を駆動して、オフセット量をデジタル信号で記憶する。
【００２８】
ステップＳ６では、デジタル記憶回路４０のＤ／Ａコンバータ４３の出力が確定すると、デジタル記憶回路４０の記憶が完了したと判断し、スイッチ３３により、再び、デジタル記憶回路４０からの出力信号をオフセット量として選択して、ホール素子センサ１０からのセンサ信号から、このオフセット量を除去する。
以上より、デジタル記憶回路４０により記憶処理を実行している期間は、サンプルアンドホールド回路３２からの出力信号をオフセット量として選択することになる。
【００２９】
本実施形態によれば、以下のような効果がある。
（１）デジタル記憶回路４０によりオフセット量を記憶している期間は、サンプルアンドホールド回路から出力されるオフセット量を用いてオフセットを除去する。その後、デジタル記憶手段によりオフセット量の記憶が完了したら、この記憶したオフセット量を用いてオフセットを除去する。このため、デジタル記憶手段の駆動中でもオフセット量を確保できるから、電流値の測定を中断することなく、オフセットを動的に調整できる。
【００３０】
（２）サンプルアンドホールド回路３２は、放電などの要因により、オフセット量を長期間に亘って保持できないが、デジタルメモリ４２は、オフセット量を長期間に亘って保持できる。よって、サンプルアンドホールド回路３２からのオフセット量を用いることで、応答性が高くなり、デジタル記憶回路４０からのオフセット量を用いることで、オフセット量を長期間に亘って確保できる。
【００３１】
〔第２実施形態〕
本実施形態では、デジタル記憶回路４０の構成が、第１実施形態と異なる。
図３は、本発明の第２実施形態に係るデジタル記憶回路４０Ａの構成を示す図である。
【００３２】
すなわち、本実施形態では、Ａ／Ｄコンバータ４１の代わりに、カウンタ回路４４およびコンパレータ４５を設ける点が、第１実施形態と異なる。
すなわち、デジタル記憶回路４０は、カウンタ回路４４、記憶部としてのデジタルメモリ４２、Ｄ／Ａ変換部としてのＤ／Ａコンバータ４３、および、コンパレータ４５を備える。
【００３３】
コンパレータ４５は、サンプルアンドホールド回路３２の出力信号と、Ｄ／Ａコンバータ４３の出力信号と、を比較する。
カウンタ回路４４は、コンパレータ４５の比較結果に基づいて、Ｄ／Ａコンバータ４３の出力信号の信号レベルがサンプルアンドホールド回路３２の出力信号の信号レベルに一致するまで、デジタル信号の信号レベルを増減する。
【００３４】
本実施形態によれば、上述の（１）、（２）と同様の効果に加えて、以下の効果がある。
（３）Ａ／Ｄコンバータ４１の代わりに、カウンタ回路４４およびコンパレータ４５を設けたので、回路を安価に構成できる。
【００３５】
なお、本発明は前記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、デジタルメモリ４２としては、ＥＥＰＲＯＭ、Ｆｌａｓｈなどを用いれば、電流センサ１の電源をオフしても、オフセット量を保持できる。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１実施形態に係る電流センサの信号処理回路の構成を示す図である。
【図２】前記実施形態に係る電流センサの動作を示すフローチャートである。
【図３】本発明の第２実施形態に係る電流センサの信号処理回路の構成を示す図である。
【符号の説明】
【００３７】
１        電流センサ
２        出力導線
１０      ホール素子センサ
１２      ホール素子
２１      シャント抵抗
２０      シャント抵抗センサ
３１      差動アンプ
３２      サンプルアンドホールド回路
３３      スイッチ（切換手段）
３４      減算器（オフセット除去手段）
３５      制御部（制御手段）
４０、４０Ａ      デジタル記憶回路（デジタル記憶手段）
４２      デジタルメモリ（記憶部）
４３      Ｄ／Ａコンバータ（Ｄ／Ａ変換部）
４４      カウンタ回路
４５      コンパレータ
【図１】
2009281773.tif 000003
【図２】
2009281773.tif 000004
【図３】
2009281773.tif 000005