(57)【要約】【課題】インダクタの占有面積を確保することが可能な半導体装置を提供する。【解決手段】電極２１ａ，２１ｂが設けられた半導体基板２０と、前記電極を露出させる第１の開口部２２ａ，２２ｂを有する第１の絶縁樹脂層２２と、第１の絶縁樹脂層２２上に設けられた第１の配線層２３ａ，２３ｂと、前記第１の開口部と異なる位置に第２の開口部２４ａおよび第３の開口部２４ｂをそれぞれ１つ以上有する第２の絶縁樹脂層２４と、第２の絶縁樹脂層２４上に設けられた樹脂製突部２７と、第２の開口部２４ａを介して第１の配線層２３ａと導通する第２の配線層２５と、樹脂製突部２７の頂面から側面を経由し、第３の開口部２４ｂを介して第１の配線層２３ｂと導通する第３の配線層２６を備える半導体装置において、樹脂製突部２７の頂面上に設けられた第３の配線層２６上に、ＡｕやＡｌやＣｕなどのメタルからなるフリップチップ実装用端子２９を形成する。【選択図】図３
2009188248.tif 000002
【特許請求の範囲】
【請求項１】
一方の面に１つ以上の電極が設けられた半導体基板と、
前記半導体基板の前記一方の面を覆うように設けられ、前記電極の一部または全部を露出させる第１の開口部を有する第１の絶縁樹脂層と、
前記第１の開口部を介して前記電極と導通し、前記第１の絶縁樹脂層上に設けられた第１の配線層と、
前記第１の絶縁樹脂層および第１の配線層を覆い、前記第１の開口部と異なる位置に第２の開口部および第３の開口部をそれぞれ１つ以上有する第２の絶縁樹脂層と、
前記第２の絶縁樹脂層上に設けられた１つ以上の樹脂製突部と、
前記第２の開口部を介して前記第１の配線層と導通し、前記第２の絶縁樹脂層上に設けられた第２の配線層と、
前記樹脂製突部の頂面から側面を経由し、前記第３の開口部を介して前記第１の配線層と導通する第３の配線層とを、少なくとも備える半導体装置であって、
前記樹脂製突部の頂面上に設けられた前記第３の配線層上に、フリップチップ実装のためのＡｕ、ＡｌまたはＣｕのメタルからなる実装用端子が形成されていることを特徴とする半導体装置。
【請求項２】
前記第２の配線層は、螺旋形状のインダクタを含むことを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウエハレベルパッケージ（ＷＬＰ）技術を応用し、誘導素子としてオンチップインダクタを内蔵した半導体装置に関する。
【背景技術】
【０００２】
近年、高周波半導体素子（ＲＦＩＣ）を作製する際、回路のインピーダンスマッチング等の目的で、シリコン（Ｓｉ）基板上に螺旋形状のインダクタ（以下スパイラルインダクタ）が集積化されている。しかしＳｉのような抵抗値の低い半導体基板上に、アルミ（Ａｌ）配線等によってスパイラルインダクタを形成すると、Ｓｉ基板からの距離が近いため、回路配線とＳｉ基板との間の寄生キャパシタンスや、インダクタの磁束がＳｉ基板を通過することにより生じる渦電流によって、高いＱ値（品質係数）を得ることができない（例えば、特許文献１参照）。そこで、ウエハレベルパッケージ（ＷＬＰ）の厚膜銅めっき再配線プロセスと、厚膜樹脂の絶縁層を利用することで、配線抵抗を小さくし、かつインダクタと基板との間の距離を大きく取ることによって、高いＱ値を実現したインダクタが開発されている（例えば、特許文献２参照）。
【０００３】
図１は、スパイラルインダクタ１５ｃを内蔵するＷＬＰの部分切欠斜視図（封止樹脂層１８および絶縁樹脂層１４の一部を除去して、その下部の構造が見えるように現されている）、図２（ａ）〜（ｇ）は、このＷＬＰの製造工程の一例を順に示す断面工程図である。以下、これらの図面を参照して従来のＷＬＰの製造工程の概略を説明する。
【０００４】
まず図２（ａ）に示すように、集積回路（図示せず）及びその電極１１ａ，１１ｂ（例えばＡｌパッド）が設けられた半導体基板１０（例えばＳｉウエハ）にパッシベーション膜１０ａ（例えばＳｉＮやＳｉＯ２などの絶縁膜）を形成したものを準備し、このパッシベーション膜１０ａの電極１１ａ，１１ｂに整合する位置に開口部（符号省略）を形成し、電極１１ａ，１１ｂを露出させる。
次に図２（ｂ）に示すように、電極１１ａ，１１ｂが露出された部分に開口部１２ａ，１２ｂを有する第１の絶縁樹脂層１２を形成する。
【０００５】
次に図２（ｃ）に示すように、スパイラルインダクタ１５ｃの下部配線層（アンダーパス）１３ａと、ＷＬＰの実装端子としてのはんだバンプ１７に最終的につながる再配線層１３ｂとして、第１の配線層１３ａ，１３ｂを形成する。
次に図２（ｄ）に示すように、第１の配線層１３ａ，１３ｂの一部が露出される位置に開口部１４ａ，１４ｂを有する第２の絶縁樹脂層１４を形成する。
次に図２（ｅ）に示すように、スパイラルインダクタ１５ｃを含み、両端１５ａ，１５ｂが開口部１４ａを介して下部配線層１３ａと導通される第２の配線層１５と、はんだバンプ１７の下地層（ランド）となる第３の配線層１６を形成する。
次に図２（ｆ）に示すように、第３の配線層１６の上部に、はんだバンプ１７搭載用の開口部１８ａを有する第３の絶縁樹脂層（封止樹脂層）１８を形成する。封止樹脂層１８の厚さは例えば１０〜２０μｍである。
【０００６】
最後に図２（ｇ）に示すように、基板実装用のはんだバンプ１７を形成する。はんだは、共晶タイプや鉛フリータイプが好適に利用できる。はんだバンプの形成方法としては、印刷法、めっき法、メタルジェット法、ボール搭載法等が挙げられ、例えば印刷法では、はんだペーストを印刷し、リフロー処理にて溶融させてはんだバンプとする。
以上の工程を実施することで、スパイラルインダクタ１５ｃが内蔵された半導体パッケージを製造することができる。
【特許文献１】特開２００３−８６６９０号公報
【特許文献２】特開２００２−２４６５４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来のインダクタを内蔵したＷＬＰでは、インダクタ配線とバンプのランドが同一面上にあり、バンプのランドはインダクタの占有面積と比較して大きいため、バンプランドとの兼ね合いにより、必要とするサイズのインダクタが配置できない可能性が生じる。
【０００８】
本発明は、上記事情に鑑みてなされたものであり、インダクタの占有面積を確保することが可能な基板実装構造を備えた半導体装置を提供することを課題とする。
【課題を解決するための手段】
【０００９】
前記課題を解決するため、本発明は、一方の面に１つ以上の電極が設けられた半導体基板と、前記半導体基板の前記一方の面を覆うように設けられ、前記電極の一部または全部を露出させる第１の開口部を有する第１の絶縁樹脂層と、前記第１の開口部を介して前記電極と導通し、前記第１の絶縁樹脂層上に設けられた第１の配線層と、前記第１の絶縁樹脂層および第１の配線層を覆い、前記第１の開口部と異なる位置に第２の開口部および第３の開口部をそれぞれ１つ以上有する第２の絶縁樹脂層と、前記第２の絶縁樹脂層上に設けられた１つ以上の樹脂製突部と、前記第２の開口部を介して前記第１の配線層と導通し、前記第２の絶縁樹脂層上に設けられた第２の配線層と、前記樹脂製突部の頂面から側面を経由し、前記第３の開口部を介して前記第１の配線層と導通する第３の配線層とを、少なくとも備える半導体装置であって、前記樹脂製突部の頂面上に設けられた前記第３の配線層上に、フリップチップ実装のためのＡｕ、ＡｌまたはＣｕのメタルからなる実装用端子が形成されていることを特徴とする半導体装置を提供する。
前記第２の配線層は、螺旋形状のインダクタを含むことが好ましい。
【発明の効果】
【００１０】
本発明によれば、フリップチップ実装のための実装用端子として樹脂製突部の頂面上にはんだバンプと比較し、小サイズの実装用端子が設けられているため、実装用端子の省面積化が図れる。必要とするサイズのインダクタを第２の配線層に配置したときに、設計の自由度を向上することができる。また、実装用端子がインダクタの特性に悪影響を与えるおそれもない。また、実装用端子がＡｕなどから構成されているので、超音波振動などによる接合が可能である。
【発明を実施するための最良の形態】
【００１１】
以下、最良の形態に基づき、図面を参照して本発明を説明する。
図３（ａ）〜（ｈ）は、本発明に係る半導体装置の製造工程の一例を順に示す断面工程図であり、このうち（ｈ）は本形態例の半導体装置を示す断面図である。
【００１２】
図３（ｈ）に示すように、本形態例の半導体装置は、一方の面に１つ以上の電極２１ａ，２１ｂが設けられた半導体基板２０と、半導体基板２０の前記一方の面を覆うように設けられ、電極２１ａ，２１ｂの一部または全部を露出させる第１の開口部２２ａ，２２ｂを有する第１の絶縁樹脂層２２と、第１の開口部２２ａ，２２ｂを介して電極２１ａ，２１ｂと導通し、第１の絶縁樹脂層２２上に設けられた第１の配線層２３ａ，２３ｂと、第１の絶縁樹脂層２２および第１の配線層２３ａ，２３ｂを覆い、第１の開口部２２ａ，２２ｂと異なる位置に第２の開口部２４ａおよび第３の開口部２４ｂをそれぞれ１つ以上有する第２の絶縁樹脂層２４と、第２の絶縁樹脂層２４上に設けられた１つ以上の樹脂製突部２７と、第２の開口部２４ａを介して第１の配線層２３ａと導通し、第２の絶縁樹脂層２４上に設けられた第２の配線層２５と、樹脂製突部２７の頂面２７ａから側面を経由し、第３の開口部２４ｂを介して第１の配線層２３ｂと導通する第３の配線層２６とを少なくとも備え、樹脂製突部２７の頂面２７ａ上に設けられた第３の配線層２６上には、フリップチップ実装のためのＡｕやＡｌやＣｕなどのメタルからなる実装用端子２９が形成されている。
【００１３】
半導体基板２０の一方の面（図面における上面）には、集積回路（図示せず）およびその電極２１ａ，２１ｂが設けられ、さらにその上には、パッシベーション膜２０ａが設けられている。本形態例の半導体装置における半導体基板２０は、例えばＳｉウエハ等の半導体ウエハまたは該ウエハをダイシングして得られる半導体チップから構成される。電極２１ａ，２１ｂは、例えばＡｌパッドからなる。パッシベーション膜２０ａは、例えばＳｉＮやＳｉＯ２などの絶縁膜から構成することができる。パッシベーション膜２０ａは例えばＬＰ−ＣＶＤ等によって形成され、その膜厚は例えば０．１〜０．５μｍである。
【００１４】
第１の絶縁樹脂層２２は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等の絶縁樹脂からなり、その厚さは例えば１〜３０μｍである。第１の絶縁樹脂層２２の形成方法としては、例えば回転塗布法（スピンコート法）、印刷法、ラミネート法等が挙げられる。第１の開口部２２ａ，２２ｂは、例えば第１の絶縁樹脂層２２を構成する樹脂の膜を全面に成膜した後にフォトリソグラフィ技術によってパターニングする等の手法で形成することができる。
【００１５】
第１の配線層２３ａ，２３ｂは、例えばＡｌやＣｕ等の導体からなり、その厚さは例えば０．１〜２０μｍである。第１の配線層２３ａ，２３ｂは、例えばスパッタリング法、蒸着法、めっき法等、または２つ以上の方法の組み合わせによって形成することができる。第１の配線層２３ａ，２３ｂの形成方法としては、例えば該配線層に相当する部分に対してフォトリソグラフィ技術によってレジストを形成した後、めっき法によって形成する方法などが挙げられる。また、第１の配線層２３ａ，２３ｂは、単層の導体層でも、多層の導体層を積層したものでも良い。
【００１６】
第２の絶縁樹脂層２４は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等の絶縁樹脂からなり、その厚さは例えば０．１〜１０μｍである。第２の絶縁樹脂層２４の形成方法としては、例えば回転塗布法（スピンコート法）、印刷法、ラミネート法等によって形成することができる。第２の開口部２４ａおよび第３の開口部２４ｂは、例えば第２の絶縁樹脂層２４を構成する樹脂の膜を全面に成膜した後にフォトリソグラフィ技術によってパターニングする等の手法で形成することができる。
【００１７】
第２の配線層２５と第３の配線層２６は、いずれも第２の絶縁樹脂層２４上に設けられているが、第２の配線層２５は第２の開口部２４ａを介して第１の配線層２３ａと導通しているのに対して、第３の配線層２６は第３の開口部２４ｂを介して第１の配線層２３ｂと導通しており、第２の配線層２５と第３の配線層２６とは互いに重なることなく、異なる位置に配される。また、第３の配線層２６上には、実装用端子２９が形成されているのに対して、第２の配線層２５はスパイラルインダクタ２５ｃを含むことができる。したがって、実装用端子２９がスパイラルインダクタ２５ｃの直上に配されることがなく、インダクタの特性に悪影響を与えるおそれがない。
【００１８】
第２の配線層２５および第３の配線層２６は、例えばＡｌやＣｕ等の導体からなり、その厚さは例えば１〜３０μｍである。第２および第３の配線層２５，２６は、第１の配線層２３ａ，２３ｂと同様の手法によって形成することができるが、Ｃｕの電解めっき法によって形成することが好ましい。
【００１９】
樹脂製突部２７は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等の絶縁樹脂からなり、その厚さ（頂面２７ａまでの高さ）は例えば２０〜１００μｍである。樹脂製突部２７の形成方法としては、例えば回転塗布法（スピンコート法）、印刷法、ラミネート法等が挙げられる。印刷法などで部分的に樹脂を形成するのでもよく、あるいは、樹脂製突部２７を構成する樹脂の膜を全面に成膜した後にフォトリソグラフィ技術によってパターニングする等の手法で突起状に形成することもできる。
【００２０】
第３の絶縁樹脂層２８は、第２の配線層２５および第３の配線層２６を保護する封止樹脂層として設けることができる。第３の絶縁樹脂層２８は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等の絶縁樹脂からなり、その厚さは例えば５〜１０μｍである。第３の絶縁樹脂層２８の形成方法としては、例えば回転塗布法（スピンコート法）、印刷法、ラミネート法等が挙げられる。
【００２１】
本形態例の半導体装置においては、ＡｕやＡｌやＣｕなどのメタルからなる実装用端子２９が樹脂製突部２７の頂面上に配されるので、図３（ｈ）に示すように封止樹脂層２８を設けた場合でも、実装用端子２９が封止樹脂層２８の上に露出される。この半導体装置を他の実装用基板に実装する際は、ＡｕやＡｌやＣｕなどのメタルからなる実装用端子２９を他の実装用基板上の端子と接触させた状態で超音波振動を印加することで、ＡｕやＡｌやＣｕなどのメタルが他の実装用基板上の端子と接合し、半導体装置をフリップチップ実装することができる。
【００２２】
図３（ａ）〜（ｈ）は、本形態例の半導体装置の製造工程の一例を順に示す断面工程図である。以下、これらの図面を参照して本形態例の半導体装置の製造工程の概略を説明する。
【００２３】
まず図３（ａ）に示すように、集積回路（図示せず）及びその電極２１ａ，２１ｂが設けられた半導体基板２０にパッシベーション膜２０ａを形成したものを準備し、このパッシベーション膜２０ａの電極２１ａ，２１ｂに整合する位置に開口部（符号省略）を形成し、電極２１ａ，２１ｂを露出させる。
次に図３（ｂ）に示すように、電極２１ａ，２１ｂが露出された部分に第１の開口部２２ａ，２２ｂを有する第１の絶縁樹脂層２２を形成する。
【００２４】
次に図３（ｃ）に示すように、スパイラルインダクタ２５ｃの下部配線層（アンダーパス）２３ａと、実装用端子２９に最終的につながる再配線層２３ｂとして、第１の配線層２３ａ，２３ｂを形成する。本形態例の場合、第１の配線層２３ａは、スパイラルインダクタ２５ｃとなるコイルの内周側の端２５ａに導通されるものと、該コイルの外周側の端２５ｂに導通されるものとが設けられ、コイルの両端が第１の配線層２３ａを介して半導体基板２０側の回路に接続されるようになっている。
【００２５】
次に図３（ｄ）に示すように、第１の配線層２３ａ，２３ｂの一部が露出される位置に開口部２４ａ，２４ｂを有する第２の絶縁樹脂層２４を形成する。第２の開口部２４ａおよび第３の開口部２４ｂは、第１の開口部２２ａ，２２ｂと異なる位置にそれぞれ設けられる。
次に図３（ｅ）に示すように、実装用端子２９が設けられる位置に樹脂製突部２７を形成する。樹脂製突部２７は、第２の絶縁樹脂層２４上において、第２および第３の開口部２４ａ，２４ｂと異なる位置に設けられる。
【００２６】
次に図３（ｆ）に示すように、スパイラルインダクタ２５ｃを含み、両端２５ａ，２５ｂが第２の開口部２４ａを介して下部配線層２３ａと導通される第２の配線層２５と、第３の開口部２４ｂの下の第１の配線層２３ｂから実装用端子２９まで導通させるための第３の配線層２６を形成する。第２の配線層２５と第３の配線層２６とは、通常、同時に形成して工程数を少なくすることができるが、別々の工程で形成しても構わない。
【００２７】
次に図３（ｇ）に示すように、第２の配線層２５および第３の配線層２６を覆うように、第３の絶縁樹脂層（封止樹脂層）２８を形成する。封止樹脂層２８は、樹脂製突部２７が形成された部分に開口部を有し、第３の配線層２６のうち樹脂製突部２７の頂面２７ａ上にある部分が封止樹脂層２８の上に露出される。封止樹脂層２８の厚みは樹脂製突部２７の厚みより小さくても良く、この場合は樹脂製突部２７の頂面２７ａも封止樹脂層２８の上に露出される。
【００２８】
最後に図３（ｈ）に示すように、樹脂製突部２７の頂面２７ａ上にある第３の配線層２６上に、ＡｕやＡｌやＣｕなどのメタルからなる実装用端子２９を形成する。実装用端子２９の形成方法は、特に限定されるものではなく、めっき法、スパッタリング法、蒸着法等が挙げられる。
以上の工程を実施することで、スパイラルインダクタ２５ｃが内蔵された半導体パッケージを製造することができる。このような半導体パッケージによれば、ＡｕやＡｌやＣｕなどのメタルからなる実装用端子２９を介して超音波フリップチップ実装にて実装することができるので、実装用端子の省面積化が可能であり、インダクタの設計自由度を向上することができる。
【００２９】
以上、本発明を好適な実施の形態に基づいて説明してきたが、本発明は上述の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の改変が可能である。
図４は、本発明の第２形態例に係る半導体装置の一例を示す断面図である。図４に示す半導体装置の場合、ＡｕやＡｌやＣｕなどのメタルからなる実装用端子２９ａが樹脂製突部２７の頂面２７ａ上のみならず、樹脂製突部２７の頂面２７ａ上の部分から第３の開口部２４ｂ上の部分まで設けられているものである。このように、ＡｕやＡｌやＣｕなどのメタル２９ａと第３の配線層２６を同じパターンにて形成した場合も、ＡｕやＡｌやＣｕなどのメタル２９ａのうち、樹脂製突部２７の頂面２７ａ上の部分を実装用端子として用いることができる。図４に示す形態例の場合、封止樹脂層を設ける場合は、第３の配線層２６上にＡｕやＡｌやＣｕなどのメタル２９ａを形成した後に、ＡｕやＡｌやＣｕなどのメタル２９ａのうち、少なくとも、実装用端子として用いられる樹脂製突部２７の頂面２７ａ上の部分が封止樹脂層の上に露出されるようにすれば良い。
【００３０】
図５は、本発明の第３形態例に係る半導体装置の一例を示す断面図である。図５に示す半導体装置の場合、第１の配線層２３ａは、スパイラルインダクタ２５ｃとなるコイルの内周側の端２５ａに導通しているが、コイルの外周側の端２５ｂには導通していない。その代わりに、第２の絶縁樹脂層２４上には、第３の配線層２６が設けられる樹脂製突部２７（図５の右側）とは別に第２の樹脂製突部２７ｂ（図５の左側）と、この樹脂製突部２７ｂの頂面から側面を経由してコイルの外周側の端２５ｂと導通する配線層２６ｂが設けられ、かつ第２の樹脂製突部２７ｂの頂面の配線層２６ｂ上には、フリップチップ実装のためのＡｕやＡｌやＣｕなどのメタルからなる第２の実装用端子２９ｂが形成されている。
この構成によれば、コイルの外周側の端２５ｂを、第２の樹脂製突部２７ｂ上の実装用端子２９ｂを介して直接（半導体基板２０側の回路を経由することなく）、他の実装用基板側の端子に接続することができる。２種類の実装用端子２９，２９ｂはいずれもＡｕやＡｌやＣｕなどのメタルからなるので、超音波振動などによる接合が可能である。半導体基板２０上において、２種類の樹脂製突部２７，２７ｂの基板面からの高さを同程度とすることにより、実装用端子２９，２９ｂ間の段差をなくすことができ、他の実装用基板側で段差の調整を要することなく、同一面内での接合が可能になる。
【００３１】
図６は、本発明の第４形態例に係る半導体装置の一例を示す断面図である。図６に示す半導体装置の場合、第１の配線層２３ａは、スパイラルインダクタ２５ｃとなるコイルの外周側の端２５ｂに導通しているが、コイルの内周側の端２５ａには導通していない。その代わりに、スパイラルインダクタ２５ｃの上には、コイルの内周側の端２５ａの位置に開口部３０ａを有する第３の絶縁樹脂層３０が設けられ、さらに第３の絶縁樹脂層３０上には、コイルの内周側から外周側へと渡るオーバーパスとなる配線層３２と、第３の配線層２６が設けられる樹脂製突部２７（図６の右側）とは別に第２の樹脂製突部２７ｂ（図６の左側）と、この樹脂製突部２７ｂの頂面から側面を経由して配線層３１ａと導通する配線層２６ｂが設けられ、かつ第２の樹脂製突部２７ｂの頂面の配線層２６ｂ上には、フリップチップ実装のためのＡｕやＡｌやＣｕなどのメタルからなる第２の実装用端子２９ｂが形成されている。
【００３２】
また、オーバーパスとなる配線層３２の一端は、第３の絶縁樹脂層３０の開口部３０ａを介してコイルの内周側の端２５ａに導通し、配線層３２の他端は、第３の絶縁樹脂層３０の別の開口部３０ｂを介して接続された第２の絶縁樹脂層２４上の配線層３１ａに導通され、配線層３１ａは、第３の絶縁樹脂層３０の別の開口部３０ｃを介して配線層２６ｂと導通している。
また、第３の配線層２６は、第３の絶縁樹脂層３０の上に設けられており、第３の配線層２６と第１の配線層２３ｂとの間は、第２の絶縁樹脂層２４上に配された配線層３１ｂを介して接続されている。第３の配線層２６の一端は、第３の絶縁樹脂層３０の開口部３０ｄを介して配線層３１ｂと導通し、第３の配線層２６の他端は樹脂製突部２７の頂面上に配されている。
【００３３】
この構成によれば、コイルの外周側の端２５ｂを、第２の樹脂製突部２７上の実装用端子２９ｂを介して直接（半導体基板２０側の回路を経由することなく）、他の実装用基板側の端子に接続することができる。２種類の実装用端子２９，２９ｂはいずれもＡｕやＡｌやＣｕなどのメタルからなるので、超音波振動などによる接合が可能である。半導体基板２０上において、２種類の樹脂製突部２７，２７ｂの基板面からの高さを同程度とすることにより、実装用端子２９，２９ｂ間の段差をなくすことができ、他の実装用基板側で段差の調整を要することなく、同一面内での接合が可能になる。
なお、図６の構成の改変例として、配線層２６ｂ，３１ａを省略して、オーバーパス配線層３２の他端を第２の樹脂製突部２７の頂面上に配し、そのオーバーパス配線層３２の他端上に第２の実装用端子２９ｂを形成するのでも良い。
【産業上の利用可能性】
【００３４】
本発明は、誘導素子としてオンチップインダクタを内蔵した半導体パッケージに利用することができる。
【図面の簡単な説明】
【００３５】
【図１】従来のスパイラルインダクタを内蔵するＷＬＰの一例を示す部分切欠斜視図である。
【図２】（ａ）〜（ｇ）は、図１に示すＷＬＰの製造工程の一例を順に示す断面工程図である。
【図３】（ａ）〜（ｈ）は、本発明に係る半導体装置の製造工程の一例を順に示す断面工程図である。
【図４】本発明の第２形態例に係る半導体装置の一例を示す断面図である。
【図５】本発明の第３形態例に係る半導体装置の一例を示す断面図である。
【図６】本発明の第４形態例に係る半導体装置の一例を示す断面図である。
【符号の説明】
【００３６】
２０…半導体基板、２１ａ，２１ｂ…電極、２２…第１の絶縁樹脂層、２２ａ，２２ｂ…第１の開口部、２３ａ，２３ｂ…第１の配線層、２４…第２の絶縁樹脂層、２４ａ…第２の開口部、２４ｂ…第３の開口部、２５…第２の配線層、２５ｃ…スパイラルインダクタ、２６…第３の配線層、２７，２７ｂ…樹脂製突部、２７ａ…樹脂製突部の頂面、２９，２９ａ，２９ｂ…ＡｕやＡｌやＣｕなどのメタルからなる実装用端子。
【図１】
2009188248.tif 000003
【図２】
2009188248.tif 000004
【図３】
2009188248.tif 000005
【図４】
2009188248.tif 000006
【図５】
2009188248.tif 000007
【図６】
2009188248.tif 000008