(57)【要約】【課題】リーク電流の測定を精度良く、短時間で行う。【解決手段】出力段がプッシュプル動作するように接続される互いに相補型であるＮＭＯＳトランジスタＭＮ４、ＰＭＯＳトランジスタＭＰ４で構成される出力回路１０と、出力端子ＯＵＴと、出力段の出力端Ｐ１と出力端子ＯＵＴとの間に設けたスイッチ素子ＳＷと、を備える。スイッチ素子ＳＷをオフとし、ＮＭＯＳトランジスタＭＮ４、ＰＭＯＳトランジスタＭＰ４の一方をオンとし、他方をオフとし、ＮＭＯＳトランジスタＭＮ４、ＰＭＯＳトランジスタＭＰ４の一方がオンとなることで出力段の出力端Ｐ１に電源電圧または接地電圧が発生する場合、電圧供給源２２は出力端子ＯＵＴに接地電圧または電源電圧を供給し、電流計２１は、出力端子ＯＵＴに流れる電流を検出する。【選択図】図２
2009229737.tif 000002
【特許請求の範囲】
【請求項１】
出力段がプッシュプル動作するように接続される互いに相補型である第１及び第２のＭＯＳトランジスタで構成される増幅回路と、
出力端子と、
前記出力段の出力端と前記出力端子との間に設けたスイッチ素子と、
前記第１及び第２のＭＯＳトランジスタを排他的にオンオフ可能とする設定手段と、
を備えることを特徴とする表示装置の駆動回路。
【請求項２】
前記設定手段は、駆動回路のテスト時においてそれぞれ活性化可能とされる第３〜第６のＭＯＳトランジスタを備え、
前記第３のＭＯＳトランジスタは、前記第１のＭＯＳトランジスタをオフとするように前記第１のＭＯＳトランジスタを駆動可能であり、
前記第４のＭＯＳトランジスタは、前記第２のＭＯＳトランジスタをオンとするように前記第２のＭＯＳトランジスタを駆動可能であり、
前記第５のＭＯＳトランジスタは、前記第１のＭＯＳトランジスタをオンとするように前記第１のＭＯＳトランジスタを駆動可能であり、
前記第６のＭＯＳトランジスタは、前記第２のＭＯＳトランジスタをオフとするように前記第２のＭＯＳトランジスタを駆動可能であることを特徴とする請求項１記載の表示装置の駆動回路。
【請求項３】
前記出力段の出力端と内部回路との間にプッシュプル動作のそれぞれに対応した位相補償用の第１及び第２の容量素子と、
前記第１の容量素子の内部回路接続側を第１の電源に対して接続可能とする第１の接続手段と、
前記第２の容量素子の内部回路接続側を第２の電源に対して接続可能とする第２の接続手段と、
をさらに備えることを特徴とする請求項１記載の表示装置の駆動回路。
【請求項４】
前記第１の接続手段は、前記第１の容量素子の内部回路接続側と前記第１の電源との間に接続される第７のＭＯＳトランジスタであって、
前記第２の接続手段は、前記第２の容量素子の内部回路接続側と前記第２の電源との間に接続される第８のＭＯＳトランジスタであって、
前記第７および第８のＭＯＳトランジスタは、駆動回路のテスト時においてそれぞれ活性化可能とされることを特徴とする請求項３記載の表示装置の駆動回路。
【請求項５】
出力段がプッシュプル動作するように接続される互いに相補型である第１及び第２のＭＯＳトランジスタで構成される増幅回路と、出力端子と、前記出力段の出力端と前記出力端子との間に設けたスイッチ素子と、を備える表示装置の駆動回路におけるテスト方法であって、
前記スイッチ素子をオフとするステップと、
前記第１及び第２のＭＯＳトランジスタの一方をオンとし、他方をオフとするステップと、
前記第１及び第２のＭＯＳトランジスタの一方がオンとなることで前記出力段の出力端に第１の電源電圧が発生する場合、前記出力端子に第２の電源電圧を供給するステップと、
前記出力端子に流れる第１の電流を検出するステップと、
を含むことを特徴とする駆動回路のテスト方法。
【請求項６】
前記第１及び第２のＭＯＳトランジスタの他方をオンとし、一方をオフとするステップと、
前記第１及び第２のＭＯＳトランジスタの他方がオンとなることで前記出力段の出力端に前記第２の電源電圧が発生する場合、前記出力端子に前記第１の電源電圧を供給するステップと、
前記出力端子に流れる第２の電流を検出するステップと、
をさらに含むことを特徴とする請求項５記載の駆動回路のテスト方法。
【請求項７】
前記駆動回路は、前記出力段の出力端と内部回路との間にプッシュプル動作のそれぞれ対応した位相補償用の第１及び第２の容量素子を備え、
前記第１の容量素子の内部回路接続側を前記第１の電源に対して接続するステップと、
前記第１の電源から駆動回路に流れる電流を検出するステップと、
をさらに含むことを特徴とする請求項５記載の駆動回路のテスト方法。
【請求項８】
前記第１の容量素子の内部回路接続側における前記第１の電源に対する接続を開放するステップと、
前記第２の容量素子の内部回路接続側を前記第２の電源に対して接続するステップと、
前記第１の電源から駆動回路に流れる電流を検出するステップと、
をさらに含むことを特徴とする請求項７記載の駆動回路のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の駆動回路及びそのテスト方法に関し、特に出力部のテストを行う回路を備える駆動回路及びそのテスト方法に関する。
【背景技術】
【０００２】
近年、ＬＣＤなど表示用ディスプレイパネルの高精細化、大型化に伴い、表示パネル駆動装置においても多階調化、多出力化、微細化、狭ピッチ化が進んでいる。このような状況においてコスト競争も激しく、表示パネル駆動装置の検査に伴う測定時間の短縮は重要な技術的課題となっている。表示装置の駆動回路では、特に、駆動回路の出力段におけるテストが重要であって、出力側電極間や出力側リード間のリーク電流を高精度に測定可能な液晶駆動用集積回路素子が特許文献１に開示されている。この素子は、出力回路となる演算増幅器と出力側電極間にアナログスイッチを設け、出力側電極間又は／及び出力側電極に接続した出力側リード間のリーク電流を測定するときにアナログスイッチをハイインピーダンスに制御可能としている。これより、演算増幅器から独立させて高精度にリーク電流の測定が可能となり、リーク電流不良の低減のためのデータ解析が容易となる。
【０００３】
なお、上記の演算増幅器としては、低電圧で動作し、高利得を得られるように、入力段をレイル・トゥ・レイル構造とした折り返しカスコード型の差動増幅回路等が用いられる。このような差動増幅回路は、例えば特許文献２、３などに記載されている。
【０００４】
【特許文献１】特開２０００−０６６６４１号公報
【特許文献２】特開平０６−３２６５２９号公報
【特許文献３】特開２００６−９４５３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
以下の分析は本発明において与えられる。
【０００６】
出力側電極間や出力側リード間のリーク電流の測定のみならず、出力スイッチ（アナログスイッチ）のリーク、増幅回路部における位相補償用の容量素子のリーク等の測定も重要となっている。この場合、リーク測定の技術的要求事項として、許容されうる最大電圧範囲でのより厳しい測定条件が求められている。これは、リーク電流の検出精度の向上につながるからである。
【０００７】
ここで、アナログスイッチ（出力スイッチ）のリーク測定では、アナログスイッチの電圧設定がＤＡ変換器による演算増幅器の電圧設定のみで決まってしまい、アナログスイッチのリーク測定としてより厳しい電圧条件で測定を行うことができない。また、ＤＡ変換器の出力電圧を最大値又は最小値にして測定を実施する必要があり、ＤＡ変換器にデータを与えるために状態設定に時間がかかり、多出力化に伴うアナログスイッチの増大に対し測定時間が長くなってしまう。
【０００８】
さらに、位相補償用の容量素子のリークを測定するために、容量素子の片端の電位を固定する設定が必要である。この場合、出力端子ごとに測定する必要があり、測定に時間がかかる。
【課題を解決するための手段】
【０００９】
本発明の１つのアスペクト（側面）に係る表示装置の駆動回路は、出力段がプッシュプル動作するように接続される互いに相補型である第１及び第２のＭＯＳトランジスタで構成される増幅回路と、出力端子と、出力段の出力端と出力端子との間に設けたスイッチ素子と、第１及び第２のＭＯＳトランジスタを排他的にオンオフ可能とする設定手段と、を備える。
【００１０】
本発明の他のアスペクト（側面）に係る駆動回路のテスト方法は、出力段がプッシュプル動作するように接続される互いに相補型である第１及び第２のＭＯＳトランジスタで構成される増幅回路と、出力端子と、出力段の出力端と出力端子との間に設けたスイッチ素子と、を備える表示装置の駆動回路におけるテスト方法であって、スイッチ素子をオフとするステップと、第１及び第２のＭＯＳトランジスタの一方をオンとし、他方をオフとするステップと、第１及び第２のＭＯＳトランジスタの一方がオンとなることで出力段の出力端に第１の電源電圧が発生する場合、出力端子に第２の電源電圧を供給するステップと、出力端子に流れる第１の電流を検出するステップと、を含む。
【発明の効果】
【００１１】
本発明によれば、駆動回路の出力部に係るリーク電流の測定を精度良く、短時間で行うことができる。
【発明を実施するための最良の形態】
【００１２】
本発明の実施形態に係る表示装置の駆動回路は、増幅回路と出力端子とスイッチ素子と設定手段とを備える。増幅回路は、出力段がプッシュプル動作するように接続される互いに相補型である第１及び第２のＭＯＳトランジスタで構成され、スイッチ素子は、出力段の出力端と出力端子との間に設けられる。設定手段は、駆動回路の出力段をテストするためにテスト時において第１及び第２のＭＯＳトランジスタを排他的にオンオフ可能とする。
【００１３】
本発明の駆動回路において、設定手段は、駆動回路のテスト時においてそれぞれ活性化可能とされる第３〜第６のＭＯＳトランジスタを備え、第３のＭＯＳトランジスタは、第１のＭＯＳトランジスタをオフとするように第１のＭＯＳトランジスタを駆動可能であり、第４のＭＯＳトランジスタは、第２のＭＯＳトランジスタをオンとするように第２のＭＯＳトランジスタを駆動可能であり、第５のＭＯＳトランジスタは、第１のＭＯＳトランジスタをオンとするように第１のＭＯＳトランジスタを駆動可能であり、第６のＭＯＳトランジスタは、第２のＭＯＳトランジスタをオフとするように第２のＭＯＳトランジスタを駆動可能である。
【００１４】
本発明の駆動回路において、出力段の出力端と内部回路との間にプッシュプル動作のそれぞれに対応した位相補償用の第１及び第２の容量素子と、第１の容量素子の内部回路接続側を第１の電源に対して接続可能とする第１の接続手段と、第２の容量素子の内部回路接続側を第２の電源に対して接続可能とする第２の接続手段と、をさらに備えることが好ましい。
【００１５】
本発明の駆動回路において、第１の接続手段は、第１の容量素子の内部回路接続側と第１の電源との間に接続される第７のＭＯＳトランジスタであって、第２の接続手段は、第２の容量素子の内部回路接続側と第２の電源との間に接続される第８のＭＯＳトランジスタであって、第７および第８のＭＯＳトランジスタは、駆動回路のテスト時においてそれぞれ活性化可能とされることが好ましい。
【００１６】
以上のように構成される駆動回路におけるテスト方法は、スイッチ素子をオフとするステップと、第１及び第２のＭＯＳトランジスタの一方をオンとし、他方をオフとするステップと、第１及び第２のＭＯＳトランジスタの一方がオンとなることで出力段の出力端に第１の電源電圧が発生する場合、出力端子に第２の電源電圧を供給するステップと、出力端子に流れる第１の電流を検出するステップと、を含む。
【００１７】
また、第１及び第２のＭＯＳトランジスタの他方をオンとし、一方をオフとするステップと、第１及び第２のＭＯＳトランジスタの他方がオンとなることで出力段の出力端に第２の電源電圧が発生する場合、出力端子に第１の電源電圧を供給するステップと、出力端子に流れる第２の電流を検出するステップと、を含んでもよい。
【００１８】
さらに、第１の容量素子の内部回路接続側を第１の電源に対して接続するステップと、第１の電源から駆動回路に流れる電流を検出するステップと、を含んでもよい。
【００１９】
またさらに、第１の容量素子の内部回路接続側における第１の電源に対する接続を開放するステップと、第２の容量素子の内部回路接続側を第２の電源に対して接続するステップと、第１の電源から駆動回路に流れる電流を検出するステップと、を含んでもよい。
【００２０】
以上のような表示装置の駆動回路のテストによれば、出力スイッチの両端で、電源電圧やＧＮＤ電圧を与えることが可能となり、電位差を大きく設定でき、リーク電流の測定精度が向上する。また、出力段の切り替えスイッチ手段を有し、外部入力信号を利用しテストの状態の切り替えが短時間で可能である。さらに、静消費電流の測定と出力段の容量素子のリーク測定を同時に実施することができ、測定時間の短縮が可能である。
【００２１】
以下、実施例に即し、図面を参照して詳しく説明する。
【実施例１】
【００２２】
図１は、本発明の実施例に係る駆動回路の主要部の回路図である。図１において、駆動回路は、液晶パネルのＴＦＴへデータを供給するためにデータ線を駆動する回路であって、主要部においてＤＡ変換器１５、出力回路１０、出力端ＯＵＴ、テスト回路１６を備える。ＤＡ変換器１５は、データ信号をＤＡ変換し、出力回路１０に出力する。出力回路１０は、増幅回路１１、１２、１３、１４、ＮＭＯＳトランジスタＭＮ１〜ＭＮ４、ＰＭＯＳトランジスタＭＰ１〜ＭＰ４、容量素子Ｃ１、Ｃ２、トランスファゲート等で構成される出力スイッチＳＷを備える。増幅回路１１は、レイル・トゥ・レイル構造とした折り返しカスコード型の差動増幅における入力段に相当し、ＤＡ変換器１５の出力信号を増幅回路１２、１３に与える。増幅回路１２は、ＤＡ変換器１５の出力信号を増幅し、ＰＭＯＳトランジスタＭＰ４のゲートを駆動する。増幅回路１３は、ＤＡ変換器１５の出力信号を増幅し、ＮＭＯＳトランジスタＭＮ４のゲートを駆動する。増幅回路１４は、内部のバイアス回路から入力される電圧によって増幅回路１２、１３のアイドリング電流を制御する。
【００２３】
ソースが接地されたＮＭＯＳトランジスタＭＮ４のドレインと、ソースが電源Ｖｄｄに接続されたＰＭＯＳトランジスタＭＰ４のドレインとは、共通に、増幅回路１１の反転入力端子、出力スイッチＳＷの一端、容量素子Ｃ１の一端、および容量素子Ｃ２の一端に接続される。容量素子Ｃ１は、他端を増幅回路１２、１４の接続点に接続し、発振防止のための位相補償として機能する。また、容量素子Ｃ２は、他端を増幅回路１３、１４の接続点に接続し、発振防止のための位相補償として機能する。ＮＭＯＳトランジスタＭＮ４とＰＭＯＳトランジスタＭＰ４とは、相補型プシュプル構造を有する出力段を構成する。出力スイッチＳＷの他端は、出力端ＯＵＴに接続される。
【００２４】
ＰＭＯＳトランジスタＭＰ１は、ソースを電源Ｖｄｄに接続し、ドレインをＰＭＯＳトランジスタＭＰ４のゲートに接続し、ゲートにテスト回路１６から信号Ｓ１が与えられる。ＰＭＯＳトランジスタＭＰ２は、ソースを電源Ｖｄｄに接続し、ドレインをＮＭＯＳトランジスタＭＮ４のゲートに接続し、ゲートにテスト回路１６から信号Ｓ１が与えられる。ＰＭＯＳトランジスタＭＰ３は、ソースを電源Ｖｄｄに接続し、ドレインを容量素子Ｃ１の他端に接続し、ゲートにテスト回路１６から信号Ｓ３が与えられる。
【００２５】
ＮＭＯＳトランジスタＭＮ１は、ソースを接地し、ドレインをＰＭＯＳトランジスタＭＰ４のゲートに接続し、ゲートにテスト回路１６から信号Ｓ２が与えられる。ＮＭＯＳトランジスタＭＮ２は、ソースを接地し、ドレインをＮＭＯＳトランジスタＭＮ４のゲートに接続し、ゲートにテスト回路１６から信号Ｓ２が与えられる。ＮＭＯＳトランジスタＭＮ３は、ソースを接地し、ドレインを容量素子Ｃ２の他端に接続し、ゲートにテスト回路１６から信号Ｓ４が与えられる。
【００２６】
次に、上記のように構成される駆動回路のテスト方法について説明する。図２は、駆動回路のテスト時における外部装置の接続状態を表す図である。図２において、図１と同一の符号は、同一物を表し、その説明を省略する。駆動回路の電源Ｖｄｄには、電流計３１を介して電源３２から電源が供給される。また、出力端子ＯＵＴには、電流計２１を介して電圧供給源２２が接続される。また、図３は、駆動回路のテスト方法を表すフローチャートである。
【００２７】
まず、出力スイッチＳＷの第１のリーク測定を行う。テスト回路１６は、信号Ｓ１、Ｓ２をハイレベルとする。ＰＭＯＳトランジスタＭＰ１、ＭＰ２はＯＦＦとなり、ＮＭＯＳトランジスタＭＮ１、ＭＮ２は、ＯＮとなる。したがって、出力段のＰＭＯＳトランジスタＭＰ４がＯＮとなり、ＮＭＯＳトランジスタＭＮ４がＯＦＦとなる。この時、出力段の出力端Ｐ１の電圧は、電源Ｖｄｄの電圧となる。また、出力スイッチＳＷをＯＦＦ状態（開放）とする（ステップＳ１１）。
【００２８】
この状態で、電圧供給源２２によって出力端ＯＵＴにＧＮＤ（接地）側電圧を印加する（ステップＳ１２）。この結果、ＯＦＦ状態である出力スイッチＳＷの両端には、電源Ｖｄｄの電圧が印加され、電流計２１で電流を測定することで、出力スイッチＳＷにおけるリークの検出が可能である（ステップＳ１３）。
【００２９】
次に、容量素子Ｃ２のリーク測定を行う。上記の各スイッチの設定状態で、テスト回路１６は、信号Ｓ３、Ｓ４をハイレベルとする（ステップＳ１４）。ＰＭＯＳトランジスタＭＰ３は、ＯＦＦとなり、ＮＭＯＳトランジスタＭＮ３は、ＯＮとなる。この状態において、リーク発生時には電源Ｖｄｄ−ＧＮＤ間にＰＭＯＳトランジスタＭＰ４、容量素子Ｃ２、ＮＭＯＳトランジスタＭＮ３を経由した電流が流れる（図２のＩ１）。電流計３１で電源電流（より正確にはＮＭＯＳトランジスタＭＮ３がオフである時からの増分）を測定することで、容量素子Ｃ２のリークの検出が可能である（ステップＳ１５）。
【００３０】
さらに、出力スイッチＳＷの第２のリーク測定を行う。テスト回路１６は、信号Ｓ１、Ｓ２をローレベルとする（ステップＳ１６）。ＰＭＯＳトランジスタＭＰ１、ＭＰ２はＯＮとなり、ＮＭＯＳトランジスタＭＮ１、ＭＮ２は、ＯＦＦとなる。したがって、出力段のＰＭＯＳトランジスタＭＰ４がＯＦＦとなり、ＮＭＯＳトランジスタＭＮ４がＯＮとなる。この時、出力段の出力端Ｐ１の電圧は、接地電圧となる。また、出力スイッチＳＷをＯＦＦ状態とする。
【００３１】
この状態で、電圧供給源２２によって出力端ＯＵＴに電源側電圧を印加する（ステップＳ１７）。この結果、ＯＦＦ状態である出力スイッチＳＷの両端には、電源Ｖｄｄの電圧が印加され、電流計２１で電流を測定することで出力スイッチＳＷにおけるリークの検出が可能である（ステップＳ１８）。
【００３２】
次に、容量素子Ｃ１のリーク測定を行う。上記の各スイッチの設定状態で、テスト回路１６は、信号Ｓ３、Ｓ４をローレベルとする（ステップＳ１９）。ＰＭＯＳトランジスタＭＰ３は、ＯＮとなり、ＮＭＯＳトランジスタＭＮ３は、ＯＦＦとなる。この状態において、リーク発生時には電源Ｖｄｄ−ＧＮＤ間にＰＭＯＳトランジスタＭＰ３、容量素子Ｃ１、ＮＭＯＳトランジスタＭＮ４を経由した電流が流れる（図２のＩ２）。電流計３１で電源電流（より正確にはＰＭＯＳトランジスタＭＰ３がオフである時からの増分）を測定することで、容量素子Ｃ１のリークの検出が可能である（ステップＳ２０）。
【００３３】
以上のように駆動回路は、出力回路１０の出力段の切り替えスイッチ用として機能するＰＭＯＳトランジスタＭＰ１、ＭＰ２、ＮＭＯＳトランジスタＭＮ１、ＭＮ２を設ける。そして、ＰＭＯＳトランジスタＭＰ４、ＮＭＯＳトランジスタＭＮ４をＯＮ、ＯＦＦすることで出力スイッチＳＷの一端（Ｐ１）に電源ＶｄｄあるいはＧＮＤ電圧を与え、出力スイッチＳＷの他端（出力端ＯＵＴ側）の外部からは出力スイッチＳＷの一端と逆の電圧を印加する。このような電圧の供給によって出力スイッチＳＷの両端での電位差を大きくすることができ、出力スイッチＳＷのリーク測定の精度を向上させることができる。
【００３４】
また、出力回路１０の出力段の切り替えをテスト回路１６によって行うようにしているため、ＤＡ変換器１５の出力電圧を最大値又は最小値にして測定する場合に比べて測定状態の設定時間が短縮される。
【００３５】
さらに、上記の状態時において、ＰＭＯＳトランジスタＭＰ４、ＮＭＯＳトランジスタＭＮ４、および容量素子Ｃ１、Ｃ２に係るＰＭＯＳトランジスタＭＰ３、ＮＭＯＳトランジスタＭＮ３をテスト回路１６によってＯＮ、ＯＦＦすることで、静消費電流の測定と同時に容量素子のリークも検出可能となり、テストに係る測定時間が短縮される。すなわち、容量素子Ｃ１、Ｃ２にリークがある場合は、静消費電流に容量リークが加算されて検出できるため、静消費電流の測定時に、容量素子のリーク測定をすばやく行うことができる。
【００３６】
なお、前述の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施例に係る駆動回路の主要部の回路図である。
【図２】駆動回路のテスト方法時における外部装置の接続状態を表す図である。
【図３】駆動回路のテスト方法を表すフローチャートである。
【符号の説明】
【００３８】
１０  出力回路
１１、１２、１３、１４  増幅回路
１５  ＤＡ変換器
１６  テスト回路
２１、３１  電流計
２２  電圧供給源
３２、Ｖｄｄ  電源
Ｃ１、Ｃ２  容量素子
Ｉ１、Ｉ２  電流
ＭＮ１〜ＭＮ４  ＮＭＯＳトランジスタ
ＭＰ１〜ＭＰ４  ＰＭＯＳトランジスタ
ＯＵＴ  出力端
Ｐ１  出力端
Ｓ１〜Ｓ４  信号
ＳＷ  出力スイッチ
【図１】
2009229737.tif 000003
【図２】
2009229737.tif 000004
【図３】
2009229737.tif 000005