(57)【要約】【課題】イメージセンサ及びその製造方法を提供する。【解決手段】実施の形態に係るイメージセンサは、第１基板１００に形成された読み出し回路１２０と、読み出し回路１２０と電気的に連結されて第１基板１００に形成された電気接合領域１４０と、電気接合領域１４０と電気的に連結されて形成された配線１５０と、配線１５０上に形成されたイメージ感知部２１０と、を含むことを特徴とする。【選択図】図１
2009188380.tif 000002
【特許請求の範囲】
【請求項１】
第１基板に形成された読み出し回路と、
前記読み出し回路と電気的に連結されて前記第１基板に形成された電気接合領域と、
前記電気接合領域と電気的に連結されて形成された配線と、
前記配線上に形成されたイメージ感知部と、を含むことを特徴とするイメージセンサ。
【請求項２】
前記電気接合領域と前記配線との間に形成された第１導電型連結領域をさらに含むことを特徴とする請求項１に記載のイメージセンサ。
【請求項３】
前記電気接合領域は、
前記第１基板に形成された第１導電型イオン注入領域と、
前記第１導電型イオン注入領域上に形成された第２導電型イオン注入領域と、を含むことを特徴とする請求項１に記載のイメージセンサ。
【請求項４】
前記第１導電型連結領域は、前記電気接合領域の上部に前記配線と電気的に連結されて形成されたことを特徴とする請求項２に記載のイメージセンサ。
【請求項５】
前記第１導電型連結領域は、前記電気接合領域の一側に前記配線と電気的に連結されて形成されたことを特徴とする請求項２に記載のイメージセンサ。
【請求項６】
前記読み出し回路は、トランジスタの両端のソース及びドレインに電位差（Ｐｏｔｅｎｔｉａｌ  Ｄｉｆｆｅｒｅｎｃｅ）があることを特徴とする請求項１に記載のイメージセンサ。
【請求項７】
前記トランジスタはトランスファトランジスタであり、前記トランジスタソースのイオン注入濃度がフローティングディフュージョン領域のイオン注入濃度より低いことを特徴とする請求項６に記載のイメージセンサ。
【請求項８】
前記第１基板の読み出し回路は、前記第１基板に形成された第１トランジスタと第２トランジスタを含み、
前記電気接合領域は、前記第１トランジスタと前記第２トランジスタの間に形成されたことを特徴とする請求項１に記載のイメージセンサ。
【請求項９】
前記第２トランジスタの一側に前記配線と連結されるように形成された第１導電型の第２連結領域をさらに含むことを特徴とする請求項８に記載のイメージセンサ。
【請求項１０】
前記電気接合領域はＰＮ接合（ｊｕｎｃｔｉｏｎ）であることを特徴とする請求項１に記載のイメージセンサ。
【請求項１１】
第１基板に読み出し回路を形成するステップと、
前記読み出し回路と電気的に連結されるように前記第１基板に電気接合領域を形成するステップと、
前記電気接合領域と電気的に連結されるように第１基板上に配線を形成するステップと、
前記配線上にイメージ感知部を形成するステップと、を含むことを特徴とするイメージセンサの製造方法。
【請求項１２】
前記電気接合領域と前記配線の間に第１導電型連結領域を形成するステップをさらに含むことを特徴とする請求項１１に記載のイメージセンサの製造方法。
【請求項１３】
前記電気接合領域を形成するステップは、
前記第１基板に第１導電型イオン注入領域を形成するステップと、
前記第１導電型イオン注入領域上に第２導電型イオン注入領域を形成するステップと、を含むことを特徴とする請求項１１に記載のイメージセンサの製造方法。
【請求項１４】
前記第１導電型連結領域は、前記電気接合領域の上部に前記配線と電気的に連結されて形成されることを特徴とする請求項１２に記載のイメージセンサの製造方法。
【請求項１５】
前記第１導電型連結領域を形成するステップは、前記配線に対するコンタクトエッチングの後に行われることを特徴とする請求項１４に記載のイメージセンサの製造方法。
【請求項１６】
前記第１導電型連結領域は、前記電気接合領域の一側に前記配線と電気的に連結されて形成されることを特徴とする請求項１２に記載のイメージセンサの製造方法。
【請求項１７】
前記電気接合領域のイオン注入濃度がフローティングディフュージョン領域のイオン注入濃度より低いことを特徴とする請求項１１に記載のイメージセンサの製造方法。
【請求項１８】
前記第１基板の読み出し回路は、前記第１基板に形成された第１トランジスタと第２トランジスタを含み、
前記電気接合領域は、前記第１トランジスタと前記第２トランジスタの間に形成されたことを特徴とする請求項１１に記載のイメージセンサの製造方法。
【請求項１９】
前記第２トランジスタの一側に前記配線と連結されるように第１導電型の第２連結領域を形成するステップをさらに含むことを特徴とする請求項１８に記載のイメージセンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサ及びその製造方法に関する。
【背景技術】
【０００２】
イメージセンサ（ｉｍａｇｅ  ｓｅｎｓｏｒ）は、光学映像（ｏｐｔｉｃａｌ  ｉｍａｇｅ）を電気信号に変換する半導体素子であって、電荷結合素子（ＣＣＤ：Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）とＣＭＯＳイメージセンサ（ＣＩＳ：Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｉｌｉｃｏｎ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ）とに区分される。
【０００３】
従来技術では、基板にフォトダイオード（Ｐｈｏｔｏｄｉｏｄｅ）をイオン注入法により形成する。しかしながら、チップサイズ（Ｃｈｉｐ  Ｓｉｚｅ）を増加させずピクセル（Ｐｉｘｅｌ）数を増加させるためにフォトダイオードのサイズが次第に減少するにつれ、受光部の面積が縮小して画像特性（Ｉｍａｇｅ  Ｑｕａｌｉｔｙ）が低下する傾向にある。
【０００４】
また、受光部面積の縮小に応じて積層高さ（Ｓｔａｃｋ  Ｈｅｉｇｈｔ）が減少しないことから、エアリーディスク（Ａｉｒｙ  Ｄｉｓｋ）と呼ばれる光の回折現象により受光部に入射する光子（Ｐｈｏｔｏｎ）の数も減少する傾向にある。
【０００５】
これを解決するための代案の一つとして、フォトダイオードを非晶質シリコン（ａｍｏｒｐｈｏｕｓ  Ｓｉ）で蒸着するか、ウェハ対ウェハボンディング（Ｗａｆｅｒ−ｔｏ−Ｗａｆｅｒ  Ｂｏｎｄｉｎｇ）などの方法により読み出し回路（Ｒｅａｄｏｕｔ  Ｃｉｒｃｕｉｔｒｙ）はシリコン基板（Ｓｉ  Ｓｕｂｓｔｒａｔｅ）に形成し、フォトダイオードは読み出し回路の上部に形成する試み（以下、「３次元イメージセンサ」と称する）がなされている。フォトダイオードと読み出し回路は配線（Ｍｅｔａｌ  Ｌｉｎｅ）を介して互いに連結される。
【０００６】
一方、従来技術では、トランスファトランジスタの両端のソース及びドレインの両方が高濃度Ｎ型にドーピング（Ｄｏｐｉｎｇ）されているため、電荷共有（Ｃｈａｒｇｅ  Ｓｈａｒｉｎｇ）現象が発生する問題がある。電荷共有現象が発生すれば出力画像の感度が低下し、画像エラーを引き起こす可能性もある。
【０００７】
また、従来技術では、フォトダイオードと読み出し回路との間に光電荷（Ｐｈｏｔｏ  Ｃｈａｒｇｅ）が円滑に移動できなくなって暗電流が発生したり、サチュレーション（Ｓａｔｕｒａｔｉｏｎ）及び感度の低下が発生する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、フィルファクタを高めつつ、電荷共有現象を発生させないイメージセンサ及びその製造方法を提供する。
【０００９】
また、本発明は、フォトダイオードと読み出し回路の間に光電荷の円滑な移動経路を形成することで暗電流を最小化し、サチュレーション及び感度の低下を防止することができるイメージセンサ及びその製造方法を提供する。
【課題を解決するための手段】
【００１０】
本発明によるイメージセンサは、第１基板に形成された読み出し回路と、前記読み出し回路と電気的に連結されて前記第１基板に形成された電気接合領域と、前記電気接合領域と電気的に連結されて形成された配線と、前記配線上に形成されたイメージ感知部と、を含むことを特徴とする。
【００１１】
また、本発明によるイメージセンサの製造方法は、第１基板に読み出し回路を形成するステップと、前記読み出し回路と電気的に連結されるように前記第１基板に電気接合領域を形成するステップと、前記電気接合領域と電気的に連結されるように第１基板上に配線を形成するステップと、前記配線上にイメージ感知部を形成するステップと、を含むことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、イメージセンサ及びその製造方法によれば、トランスファトランジスタ（Ｔｘ）の両端のソース／ドレイン間に電位差が生じるように素子を設計して、光電荷の完全なダンプが可能となる。
【００１３】
また、本発明によれば、フォトダイオードと読み出し回路１２０との間に電荷連結領域を形成して光電荷の円滑な移動経路を形成することによって、暗電流ソースを最小化し、サチュレーション及び感度の低下を防止することができる。
【００１４】
また、本発明によれば、ノイズ除去回路を追加して、感度を向上させることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明によるイメージセンサ及びその製造方法を添付図面に基づき詳細に説明する。
【００１６】
（第１の実施の形態）
本発明は、ＣＭＯＳイメージセンサに限定されず、フォトダイオードが必要なイメージセンサに適用可能である。
【００１７】
図１は、第１の実施の形態に係るイメージセンサの断面図である。
【００１８】
第１の実施の形態に係るイメージセンサは、第１基板１００に形成された読み出し回路（Ｒｅａｄｏｕｔ  Ｃｉｒｃｕｉｔｒｙ）１２０と、読み出し回路１２０と電気的に連結され、第１基板１００に形成された電気接合領域１４０と、電気接合領域１４０と電気的に連結されて形成された配線１５０と、配線１５０上に形成されたイメージ感知部（Ｉｍａｇｅ  Ｓｅｎｓｉｎｇ  Ｄｅｖｉｃｅ）２１０とを含む。
【００１９】
イメージ感知部２１０は、フォトダイオード２１０であってもよいが、これに限定されず、フォトゲート、フォトダイオードとフォトゲートとの結合形態などでも良い。一方、本実施の形態は、フォトダイオード２１０が結晶半導体層に形成された例を挙げているが、これに限定されず、非晶質半導体層に形成されたものを含む。
【００２０】
図１の参照符号のうち説明していない参照符号は、以下の製造方法で説明する。
【００２１】
以下、図２乃至図７を参照して本実施の形態に係るイメージセンサの製造方法について説明する。
【００２２】
先ず、図２に示すように、配線１５０と読み出し回路１２０が形成された第１基板を用意する。例えば、第２導電型第１基板１００に素子分離膜１１０を形成して活性領域を定義し、活性領域にトランジスタを含む読み出し回路１２０を形成する。例えば、読み出し回路１２０はトランスファトランジスタ（Ｔｘ）１２１、リセットトランジスタ（Ｒｘ）１２３、ドライブトランジスタ（Ｄｘ）１２５及びセレクトトランジスタ（Ｓｘ）１２７を含んで形成される。その後、フローティングディフュージョン（ＦＤ）領域１３１及び各トランジスタに対するソース／ドレイン領域１３３、１３５、１３７を含むイオン注入領域１３０が形成される。また、本実施の形態によれば、ノイズ除去回路（図示せず）を追加して感度を向上させることができる。
【００２３】
第１基板１００に読み出し回路１２０を形成するステップは、第１基板１００に電気接合領域１４０を形成するステップ、及び電気接合領域１４０の上部に配線１５０と連結される第１導電型連結領域１４７を形成するステップを含んでもよい。
【００２４】
例えば、電気接合領域１４０はＰＮ接合１４０であってもよいが、これに限定されるものではない。例えば、電気接合領域１４０は第２導電型ウェル１４１又は第２導電型エピ層上に形成された第１導電型イオン注入層１４３、及び第１導電型イオン注入層１４３上に形成された第２導電型イオン注入層１４５を含んでもよい。例えば、ＰＮ接合１４０は、図２に示すように、Ｐ０１４５／Ｎ−１４３／Ｐ−１４１接合であってもよいが、これに限定されない。第１基板１００は第２導電型に形成されるが、これに限定されない。
【００２５】
本実施の形態によれば、トランスファトランジスタの両端のソース／ドレイン間に電位差があるように素子を設計して、光電荷の完全なダンプ（Ｆｕｌｌｙ  Ｄｕｍｐｉｎｇ）を可能とすることができる。それにより、フォトダイオードで発生した光電荷がフローティングディフュージョン領域にダンプされることで、出力画像の感度を向上させることができる。
【００２６】
即ち、本実施の形態によれば、図２のように、読み出し回路１２０が形成された第１基板１００に電気接合領域１４０を形成して、トランスファトランジスタ１２１の両端のソース／ドレイン間に電位差を生じさせることにより、光電荷の完全なダンプが可能となる。
【００２７】
以下、本実施の形態の光電荷のダンプ構造について具体的に説明する。
【００２８】
本実施の形態において、Ｎ＋接合であるフローティングディフュージョン（ＦＤ）１３１ノード（Ｎｏｄｅ）と異なり、電気接合領域１４０であるＰＮＰ接合１４０は印加電圧がすべて伝達されず、所定電圧でピンチオフ（Ｐｉｎｃｈ−ｏｆｆ）される。この電圧をピニング電圧（Ｐｉｎｎｉｎｇ  Ｖｏｌｔａｇｅ）と呼び、ピニング電圧はＰ０１４５及びＮ−１４３のドーピング濃度に依存する。
【００２９】
具体的には、フォトダイオード２１０で生成された電子はＰＮＰ接合１４０に移動し、トランスファトランジスタ１２１がターンオンされると、ＦＤ１３１ノードに伝達されて電圧に変換される。
【００３０】
Ｐ０／Ｎ−／Ｐ−接合１４０の最大電圧値はピニング電圧となり、ＦＤ１３１ノードの最大電圧値はＶｄｄ−ＲｘのＶｔｈとなるので、トランスファトランジスタ１２１の両端間の電位差により電荷共有現象が発生せず、チップ（Ｃｈｉｐ）上部のフォトダイオード２１０で発生した電子がＦＤ１３１ノードに完全にダンプされる。
【００３１】
即ち、本実施の形態によれば、第１基板１００であるシリコン基板（Ｓｉ  Ｓｕｂｓｔｒａｔｅ）にＮ＋／Ｐウェル接合でなくＰ０／Ｎ−／Ｐウェル接合を形成した理由は、４−Ｔｒ  ＡＰＳ（Ａｃｔｉｖｅ  Ｐｉｘｅｌ  Ｓｅｎｓｏｒ）リセット動作時、Ｐ０／Ｎ−／Ｐウェル接合のＮ−１４３に＋電圧が印加され、Ｐ０１４５及びＰウェル１４１には接地電圧が印加されるので、所定電圧以上ではバイポーラ接合トランジスタ（ＢＪＴ）構造の場合と同様にＰ０／Ｎ−／Ｐウェル二重接合（ｄｏｕｂｌｅ  ｊｕｎｃｔｉｏｎ）にピンチオフが発生する。これをピニング電圧と称する。従って、トランスファトランジスタ１２１の両端のソース／ドレイン間に電位差が生じ、トランスファトランジスタのオン／オフ動作時における電荷共有現象を防止できる。
【００３２】
従って、従来技術のように単にフォトダイオードがＮ＋接合に連結される場合と異なり、本実施の形態によれば、サチュレーション及び感度の低下などの問題を回避できる。
【００３３】
次に、本実施の形態によれば、フォトダイオードと読み出し回路の間に第１導電型連結領域１４７を形成して光電荷の円滑な移動経路を形成することによって、暗電流ソースを最小化し、サチュレーション及び感度の低下を防止することができる。
【００３４】
そのために、第１の実施の形態では、Ｐ０／Ｎ−／Ｐ−接合１４０の表面にオーミックコンタクト（Ｏｈｍｉｃ  Ｃｏｎｔａｃｔ）のための第１導電型連結領域１４７を形成できる。Ｎ＋領域１４７は、Ｐ０１４５を貫通してＮ−１４３に接触するように形成できる。
【００３５】
一方、このような第１導電型連結領域１４７が漏れソース（Ｌｅａｋａｇｅ  Ｓｏｕｒｃｅ）となることを最小化するために、第１導電型連結領域１４７の幅を最小化することができる。そのために、本実施の形態では、第１メタルコンタクト１５１ａをエッチング（Ｅｔｃｈ）した後、プラグインプラント（Ｐｌｕｇ  Ｉｍｐｌａｎｔ）を行うことができるが、これに限定されるものではない。例えば、イオン注入パターン（図示せず）を形成し、これをイオン注入マスクとして第１導電型連結領域１４７を形成することもできる。
【００３６】
即ち、第１の実施の形態のようにコンタクト（Ｃｏｎｔａｃｔ）形成部のみに局所的にＮ＋ドーピングをした理由は、暗信号（Ｄａｒｋ  Ｓｉｇｎａｌ）を最小化しながらオーミックコンタクトを円滑に形成するためである。従来技術のようにトランスファトランジスタソース（Ｔｘ  Ｓｏｕｒｃｅ）部全体をＮ＋ドーピングする場合、基板表面のダングリングボンド（Ｓｉ  Ｓｕｒｆａｃｅ  Ｄａｎｇｌｉｎｇ  Ｂｏｎｄ）によって暗信号が増加し得る。
【００３７】
次に、第１基板１００上に層間絶縁層１６０を形成し、配線１５０を形成することができる。配線１５０は、第１メタルコンタクト１５１ａ、第１メタル１５１、第２メタル１５２、第３メタル１５３, 第4メタルコンタクト１５4ａ を含んでもよいが、これに限定されるものではない。
【００３８】
次に、図３に示すように、第２基板２００上に結晶半導体層（ｃｒｙｓｔａｌｌｉｎｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｌａｙｅｒ）２１０ａを形成する。第１の実施の形態では、フォトダイオード２１０が結晶半導体層２１０ａに形成された例を挙げている。これにより、第１の実施の形態によれば、イメージ感知部が読み出し回路の上側に位置する３次元イメージセンサを採用してフィルファクタを高めつつ、イメージ感知部を結晶半導体層内に形成することで、イメージ感知部内の欠陥を防止することができる。
【００３９】
例えば、第２基板２００上にエピタキシーにより結晶半導体層２１０ａを形成する。その後、第２基板２００と結晶半導体層２１０ａの境界に水素イオンを注入して水素イオン注入層２０７ａを形成する。水素イオンの注入は、フォトダイオード２１０の形成のためのイオン注入の後に行われても良い。
【００４０】
次に、図４に示すように、結晶半導体層２１０ａにイオン注入によりフォトダイオード２１０を形成する。例えば、結晶半導体層２１０ａ下部に第２導電型伝導層２１６を形成する。例えば、結晶半導体層２１０ａ下部にマスクなしでブランケットで第２基板２００全面にイオン注入して、高濃度Ｐ型伝導層２１６を形成することができる。
【００４１】
その後、第２導電型伝導層２１６上に第１導電型伝導層２１４を形成する。たとえば、第２導電型伝導層２１６上にマスクなしでブランケットで第２基板２００全面にイオン注入して低濃度Ｎ型伝導層２１４を形成することができる。
【００４２】
その後、第１の実施の形態は、第１導電型伝導層２１４上に高濃度第１導電型伝導層２１２を形成するステップをさらに含んでもよい。例えば、第１導電型伝導層２１４の上にマスクなしでブランケットで第２基板全面にイオン注入して高濃度Ｎ＋型伝導層２１２をさらに形成することで、オーミックコンタクトに寄与することができる。
【００４３】
次に、図５に示すように、フォトダイオード２１０と配線１５０が接触するように、第１基板１００と第２基板２００とをボンディング（ｂｏｎｄｉｎｇ）する。この時、第１基板１００と第２基板２０をボンディングする前にプラズマ活性化によってボンディングされる面の表面エネルギーを高めて、ボンディングを行うことができる。一方、ボンディング力を向上させるためにボンディング界面に絶縁層または金属層などを介在させてボンディングを行うことができる。
【００４４】
その後、図６に示すように、第２基板２００に熱処理を行って水素イオン注入層２０７ａを水素気体層（図示せず）に変化させることができる。その後、水素気体層を基準にフォトダイオード２１０を残して第２基板２００の一部をブレードなどで除去してフォトダイオード２１０を露出させることができる。
【００４５】
その後、フォトダイオード２１０をピクセル別に分離するエッチングを行うことができる。そして、ピクセル間絶縁層（図示せず）でエッチングされた部分を満たすことができる。
【００４６】
次に、図７に示すように、上部電極２４０、カラーフィルタ（図示せず）を形成する工程などを行うことができる。
【００４７】
本実施の形態に係るイメージセンサ及びその製造方法によれば、トランスファトランジスタ（Ｔｘ）の両端のソース／ドレイン間に電位差が生じるように素子を設計して、光電荷の完全なダンプが可能となる。
【００４８】
また、本実施の形態によれば、フォトダイオードと読み出し回路１２０との間に電荷連結領域を形成して光電荷の円滑な移動経路を形成することによって、暗電流ソースを最小化し、サチュレーション及び感度の低下を防止することができる。
【００４９】
また、本実施の形態によれば、ノイズ除去回路を追加して、感度を向上させることができる。
【００５０】
（第２の実施の形態）
図８は、第２の実施の形態に係るイメージセンサの断面図であって、配線１５０が形成された第１基板の詳細図である。
【００５１】
第２の実施の形態に係るイメージセンサは、第１基板１００に形成された読み出し回路（Ｒｅａｄｏｕｔ  Ｃｉｒｃｕｉｔｒｙ）１２０と、読み出し回路１２０と電気的に連結され、第１基板１００に形成された電気接合領域１４０と、電気接合領域１４０と電気的に連結されて形成された配線１５０と、配線１５０上に形成されたイメージ感知部（Ｉｍａｇｅ  Ｓｅｎｓｉｎｇ  Ｄｅｖｉｃｅ）２１０とを含む。
【００５２】
第２の実施の形態は、第１の実施の形態の技術的な特徴を採用することができる。
【００５３】
例えば、第２の実施の形態によれば、トランスファトランジスタ（Ｔｘ）の両端のソース／ドレイン間に電位差が生じるように素子を設計して、光電荷の完全なダンプが可能となる。
【００５４】
また、本実施の形態によれば、フォトダイオードと読み出し回路１２０との間に電荷連結領域を形成して光電荷の円滑な移動経路を形成することによって、暗電流ソースを最小化し、サチュレーション及び感度の低下を防止することができる。
【００５５】
一方、第２の実施の形態は、第１の実施の形態と異なり、電気接合領域１４０の一側に第１導電型連結領域１４８が形成された例である。
【００５６】
本実施の形態によれば、Ｐ０／Ｎ−／Ｐ−接合１４０にオーミックコンタクトのためのＮ＋連結領域１４８を形成できるが、この時、Ｎ＋連結領域１４８及び第１メタルコンタクト１５１ａを形成する工程は、漏れソースとなる可能性がある。なぜなら、Ｐ０／Ｎ−／Ｐ−接合１４０に逆方向バイアスが印加されたまま動作するので、基板表面に電界（ＥＦ）が発生する可能性があるからである。このような電界の内部でコンタクト形成工程中に発生する結晶欠陷は漏れソースとなる。
【００５７】
また、Ｎ＋連結領域１４８をＰ０／Ｎ−／Ｐ−接合１４０表面に形成する場合、Ｎ＋／Ｐ０接合１４８／１４５による電界が加えられるので、これも漏れソースとなる可能性がある。
【００５８】
従って、第２の実施の形態では、Ｐ０層にドーピングされず、Ｎ＋連結領域１４８からなる活性領域に第１コンタクトプラグ１５１ａを形成して、これをＮ−接合１４３と連結するレイアウトを提示する。
【００５９】
第２の実施の形態によれば、Ｓｉ表面の電界が発生しなくなり、これは、３次元集積ＣＩＳの暗電流の減少に寄与することができる。
【００６０】
（第３の実施の形態）
図９は、第３の実施の形態に係るイメージセンサの断面図であって、配線１５０が形成された第１基板の詳細図である。
【００６１】
第３の実施の形態に係るイメージセンサは、第１基板１００に形成された読み出し回路（Ｒｅａｄｏｕｔ  Ｃｉｒｃｕｉｔｒｙ）１２０と、読み出し回路１２０と電気的に連結され、第１基板１００に形成された電気接合領域１４０と、電気接合領域１４０と電気的に連結されて形成された配線１５０と、配線１５０上に形成されたイメージ感知部（Ｉｍａｇｅ  Ｓｅｎｓｉｎｇ  Ｄｅｖｉｃｅ）２１０とを含む。
【００６２】
第３の実施の形態は、第１の実施の形態の技術的な特徴を採用することができる。
【００６３】
例えば、第３の実施の形態によれば、トランスファトランジスタ（Ｔｘ）の両端のソース／ドレイン間に電位差が生じるように素子を設計して、光電荷の完全なダンプが可能となる。
【００６４】
また、本実施の形態によれば、フォトダイオードと読み出し回路１２０との間に電荷連結領域を形成して光電荷の円滑な移動経路を形成することによって、暗電流ソースを最小化し、サチュレーション及び感度の低下を防止することができる。
【００６５】
一方、第３の実施の形態では、第１基板１００に読み出し回路１２０を形成するステップをより具体的に説明する。
【００６６】
先ず、第１基板１００に第１トランジスタ１２１ａと第２トランジスタ１２１ｂを形成する。例えば、第１トランジスタ１２１ａと第２トランジスタ１２１ｂはそれぞれ第１トランスファトランジスタ１２１ａ、第２トランスファトランジスタ１２１ｂであってもよいが、これに限定されるものではない。第１トランジスタ１２１ａと第２トランジスタ１２１ｂは同時にまたは順次に形成できる。
【００６７】
その後、第１トランジスタ１２１ａと第２トランジスタ１２１ｂの間に電気接合領域１４０を形成する。例えば、電気接合領域１４０は、ＰＮ接合（ｊｕｎｃｔｉｏｎ）１４０であってもよいが、これに限定されるものではない。
【００６８】
例えば、本実施の形態のＰＮ接合１４０は、第２導電型エピ（またはウェル）１４１上に形成された第１導電型イオン注入層１４３、第１導電型イオン注入層１４３上に形成された第２導電型イオン注入層１４５を含んでもよい。
【００６９】
例えば、ＰＮ接合１４０は、図２のようにＰ０１４５／Ｎ−１４３／Ｐ−１４１接合であってもよいが、これに限定されるものではない。
【００７０】
その後、第２トランジスタ１２１ｂの一側に配線と連結される高濃度第１導電型連結領域１３１ｂを形成する。高濃度第１導電型連結領域１３１ｂは高濃度Ｎ＋イオン注入領域（Ｎ＋  Ｊｕｎｃｔｉｏｎ）であって第２フローティングディフュージョン領域（ＦＤ２）１３１ｂの役割をすることができるが、これに限定されるものではない。
【００７１】
本実施の形態における読み出し回路は、チップ上部のフォトダイオードで生成された電子を回路が形成された基板のＮ＋接合１３１ｂに移動させるための部分と、Ｎ＋接合１３１ｂの電子をまたＮ−接合１４３に移動させるための部分とを含めて４Ｔｒ動作をすることができる。
【００７２】
第３の実施の形態で、図９のようにＰ０／Ｎ−／Ｐ−接合１４０とＮ＋接合１３１ｂを分離して形成した理由は次の通りである。
【００７３】
例えば、Ｐ０／Ｎ−／Ｐ−エピ１４０のＰ／Ｎ／Ｐ接合１４０にＮ＋ドーピング及びコンタクトを形成すれば、Ｎ＋接合１３１ｂ及びコンタクトエッチング（Ｃｏｎｔａｃｔ  Ｅｔｃｈ）損傷（Ｄａｍａｇｅ）により暗電流が発生するので、これを防止するためにコンタクト形成部であるＮ＋接合１３１ｂをＰ／Ｎ／Ｐ接合１４０と分離した。
【００７４】
即ち、Ｐ／Ｎ／Ｐ接合１４０の表面にＮ＋ドーピング及びコンタクトエッチングが行われると、漏れソース（Ｌｅａｋａｇｅ  Ｓｏｕｒｃｅ）となるので、これを防止するためにＮ＋／Ｐ−エピ接合１３１ｂにコンタクトを形成したのである。
【００７５】
信号読み出し（Ｓｉｇｎａｌ  Ｒｅａｄｏｕｔ）時には、第２トランジスタ（Ｔｘ２）１２１ｂのゲートがターンオンされるので、チップ上部のフォトダイオード２１０で生成された電子がＰ０／Ｎ−／Ｐ−エピ接合部１４０を経て第１フローティングディフュージョン領域（ＦＤ１）１３１ａノードに移動するので、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）が可能となる。
【００７６】
上述した本発明の好ましい実施の形態は、例示の目的のために開示されたものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、特許請求の範囲に属するものである。
【図面の簡単な説明】
【００７７】
【図１】第１の実施の形態に係るイメージセンサの断面図である。
【図２】第１実施の形態に係るイメージセンサの製造方法を示す工程断面図である。
【図３】第１実施の形態に係るイメージセンサの製造方法を示す工程断面図である。
【図４】第１実施の形態に係るイメージセンサの製造方法を示す工程断面図である。
【図５】第１実施の形態に係るイメージセンサの製造方法を示す工程断面図である。
【図６】第１実施の形態に係るイメージセンサの製造方法を示す工程断面図である。
【図７】第１実施の形態に係るイメージセンサの製造方法を示す工程断面図である。
【図８】第２の実施の形態に係るイメージセンサの断面図であって、配線が形成された第１基板の詳細図である。
【図９】第３の実施の形態に係るイメージセンサの断面図であって、配線が形成された第１基板の詳細図である。
【符号の説明】
【００７８】
１００  第１基板、  １１０  第１素子分離膜、  １２０  読み出し回路、  １３０  イオン注入領域、  １４０  電気接合領域、  １４７  第１導電型連結領域、  １５０  配線、  １６０  絶縁層、  ２１０  イメージ感知部。  
【図１】
2009188380.tif 000003
【図２】
2009188380.tif 000004
【図３】
2009188380.tif 000005
【図４】
2009188380.tif 000006
【図５】
2009188380.tif 000007
【図６】
2009188380.tif 000008
【図７】
2009188380.tif 000009
【図８】
2009188380.tif 000010
【図９】
2009188380.tif 000011