(57)【要約】【課題】素子特性のばらつきが少なく、量子効率が高い光半導体装置を得る。【解決手段】ｎ型ＩｎＰ基板１０（半導体基板）上に、ｎ型ＤＢＲ層１２（第１導電型の分布ブラッグ反射層）、ｎ型ＩｎＰ歪緩和層１４（第１導電型の歪緩和層）、低キャリア濃度のｉ−ＩｎＧａＡｓ光吸収層１６（光吸収層）、及びｐ型ＩｎＰ窓層１８（第２導電型の半導体層）が順番に形成されている。ｎ型ＩｎＰ歪緩和層１４は、ｎ型ＩｎＰ基板１０と同じ材料で構成されている。ｎ型ＤＢＲ層１２とｉ−ＩｎＧａＡｓ光吸収層１６の間に形成されている層のトータルの光学長は、入射光の波長λの半分の整数倍である。【選択図】図１
2009290161.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、第１導電型の分布ブラッグ反射層、第１導電型の歪緩和層、光吸収層、及び第２導電型の半導体層が順番に形成され、
前記歪緩和層は、前記半導体基板と同じ材料で構成され、
前記分布ブラッグ反射層と前記光吸収層の間に形成されている層のトータルの光学長は、入射光の波長の半分の整数倍であることを特徴とする光半導体装置。
【請求項２】
前記半導体基板及び前記歪緩和層はＩｎＰで構成され、
前記分布ブラッグ反射層はＩｎＧａＡｓ層、ＩｎＧａＡｓＰ層又はＡｌＩｎＡｓ層を含むことを特徴とする請求項１に記載の光半導体装置。
【請求項３】
前記第２導電型の半導体層は、前記半導体基板と同じ材料で構成されていることを特徴とする請求項１に記載の光半導体装置。
【請求項４】
前記光吸収層で発生した光キャリアをアバランシェ増倍するキャリア増倍層が、前記光吸収層と前記第２導電型の半導体層の間に形成されていることを特徴とする請求項１に記載の光半導体装置。
【請求項５】
前記光吸収層で発生した光キャリアをアバランシェ増倍するキャリア増倍層が、前記分布ブラッグ反射層と前記光吸収層の間に形成されていることを特徴とする請求項１に記載の光半導体装置。
【請求項６】
半導体基板上に、第１導電型の分布ブラッグ反射層、第１導電型の歪緩和層、活性層、及び第２導電型の分布ブラッグ反射層が順番に形成され、
前記歪緩和層は、前記半導体基板と同じ材料で構成され、
前記第１導電型の分布ブラッグ反射層と前記活性層の間に形成されている層のトータルの光学長は、出射光の波長の半分の整数倍であることを特徴とする光半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、分布ブラッグ反射層を有する光半導体装置に関し、特に素子特性のばらつきが少なく、量子効率が高い光半導体装置に関するものである。
【背景技術】
【０００２】
光吸収層と半導体基板の間に分布ブラッグ反射（DBR: Distributed Bragg Reflector）層を有するフォトダイオードが提案されている。光吸収層で吸収されずに透過した光は、ＤＢＲ層で反射されて再び光吸収層で吸収される。これにより、ＤＢＲ層を有するフォトダイオードでは高い量子効率が得られる（例えば、特許文献１参照）。
【特許文献１】特開２００３−３１８４８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
フォトダイオードの各半導体層は、成長温度において半導体基板と格子整合するようにエピタキシャル成長される。しかし、ＤＢＲ層の構成材料であるＩｎＧａＡｓやＩｎＧａＡｓＰは、半導体基板の構成材料であるＩｎＰと熱膨張係数が異なるため、実動作温度ではＤＢＲ層に歪みが加わる。
【０００４】
しかも、高い反射率を得るためにはＤＢＲ層の層厚を２ｕｍ以上にする必要があるため、ＤＢＲ層上に成長したエピ層には非常に大きな歪が加わる。従って、ＤＢＲ層上に吸収層を直接に成長させた場合、ＤＢＲ層の歪みが吸収層に直接加わるため、吸収層のバンド構造が曲がり、暗電流の増減や光吸収係数、温度特性、発生したフォトキャリアの有効質量など様々な物性定数に大きな影響を与える。また、結晶に加わる歪量の変化により、ウェハプロセス中やウェハプロセス後のドーパントの拡散速度や拡散分布に変化が見られる。さらに、アバランシェフォトダイオードでは、受光面内の増倍率分布異常、局所増倍が生じる場合や、エッジブレイクダウンが発生する場合もある。このように、チップ間でＤＢＲ層の歪量がばらつくことで、素子特性がばらつくという問題がある。
【０００５】
そこで、発明者は、ＤＢＲ層と光吸収層の間に、半導体基板と同じ材料で構成された歪緩和層を挿入することを考えた。しかし、このようなＤＢＲ層と光吸収層の間に形成されている層によってＤＢＲ層の反射率が低下し、光半導体装置の量子効率が低くなるという問題があった。
【０００６】
本発明は、上述のような課題を解決するためになされたもので、その目的は、素子特性のばらつきが少なく、量子効率が高い光半導体装置を得るものである。
【課題を解決するための手段】
【０００７】
第１の発明は、半導体基板上に、第１導電型の分布ブラッグ反射層、第１導電型の歪緩和層、光吸収層、及び第２導電型の半導体層が順番に形成され、前記歪緩和層は、前記半導体基板と同じ材料で構成され、前記分布ブラッグ反射層と前記光吸収層の間に形成されている層のトータルの光学長は、入射光の波長の半分の整数倍であることを特徴とする光半導体装置である。
【０００８】
第２の発明は、半導体基板上に、第１導電型の分布ブラッグ反射層、第１導電型の歪緩和層、活性層、及び第２導電型の分布ブラッグ反射層が順番に形成され、前記歪緩和層は、前記半導体基板と同じ材料で構成され、前記第１導電型の分布ブラッグ反射層と前記活性層の間に形成されている層のトータルの光学長は、出射光の波長の半分の整数倍であることを特徴とする光半導体装置である。
【発明の効果】
【０００９】
本発明により、素子特性のばらつきが少なく、量子効率が高い光半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
図１は、本発明の実施の形態１に係る光半導体装置を示す断面図である。この光半導体装置は、分布ブラッグ反射層を有するフォトダイオードである。
【００１１】
ｎ型ＩｎＰ基板１０（半導体基板）上に、ｎ型ＤＢＲ層１２（第１導電型の分布ブラッグ反射層）、ｎ型ＩｎＰ歪緩和層１４（第１導電型の歪緩和層）、キャリア濃度５×１０１５ｃｍ−３以下のｉ−ＩｎＧａＡｓ光吸収層１６（光吸収層）、及びｐ型ＩｎＰ窓層１８（第２導電型の半導体層）が順番に形成されている。ｐ型ＩｎＰ窓層１８上には、反射防止膜と表面保護膜を兼ねたＳｉＮなどの絶縁膜２０とアノード（ｐ型）電極２２が形成されている。ｎ型ＩｎＰ基板１０の裏面にはカソード（ｎ型）電極２４が形成されている。
【００１２】
ｎ型ＤＢＲ層１２は、屈折率が低いｎ型ＩｎＰ層１２ａと屈折率が高いｎ型ＩｎＧａＡｓＰ層１２ｂを交互に積層したものである。ｎ型ＩｎＰ層１２ａとｎ型ＩｎＧａＡｓＰ層１２ｂは、それぞれ入射光の波長λに対する光学層厚がλ／４である。例えば、λが１．５５ｕｍである場合、ＩｎＰの屈折率を３．１６９とするとｎ型ＩｎＰ層１００ａの層厚は０．１２３ｕｍ、ＩｎＧａＡｓＰの屈折率を３．４３７とするとｎ型ＩｎＧａＡｓＰ層１００ｂの層厚は０．１１３ｕｍである。なお、ｎ型ＩｎＧａＡｓＰ層１２ｂの代わりにｎ型ＩｎＧａＡｓ層又はＡｌＩｎＡｓ層を用いてもよい。ただし、ｎ型ＩｎＧａＡｓ層は、バンドギャップ波長が入射光の波長λより小さく、入射光を吸収する。
【００１３】
本実施の形態では、ｎ型ＤＢＲ層１２とｉ−ＩｎＧａＡｓ光吸収層１６の間に、ｎ型ＩｎＰ基板１０と同じ材料で構成されたｎ型ＩｎＰ歪緩和層１４を挿入している。また、ｎ型ＤＢＲ層１２とｉ−ＩｎＧａＡｓ光吸収層１６の間に形成されている層のトータルの光学長は、入射光の波長λの半分の整数倍である。
【００１４】
本実施の形態に係る光半導体装置の動作について説明する。アノード電極２２の電位がカソード電極２４の電位に比べて低くなるように０．５〜３Ｖの逆バイアスが印加される。入射光は、図の上側から絶縁膜２０とｐ型ＩｎＰ窓層１８を通ってｉ−ＩｎＧａＡｓ光吸収層１６へ入射される。そして、入射光はｉ−ＩｎＧａＡｓ光吸収層１６で吸収される。
【００１５】
ｉ−ＩｎＧａＡｓ光吸収層１６の層厚をｔ、ｉ−ＩｎＧａＡｓ光吸収層１６の入射光に対する吸収係数をαとすると、ｉ−ＩｎＧａＡｓ光吸収層１６に吸収された入射光の割合（＝量子効率）は以下の式（１）で表される。
１−ｅｘｐ（−α・ｔ）・・・（１）
【００１６】
ｉ−ＩｎＧａＡｓ光吸収層１６で吸収されずに透過した光は、ｎ型ＤＢＲ層１２で反射されて、再びｉ−ＩｎＧａＡｓ光吸収層１６で吸収される。ｎ型ＤＢＲ層１２における光の反射率をＲとすると、ｎ型ＤＢＲ層１２による戻り光を考慮した場合の量子効率は以下の式（２）で表される。
１−ｅｘｐ（−α・ｔ）＋Ｒ・ｅｘｐ（−α・ｔ）・（１−ｅｘｐ（−α・ｔ））・・・（２）
【００１７】
式（１）と式（２）の差がｎ型ＤＢＲ層１２による量子効率の増加分である。ｉ−ＩｎＧａＡｓ光吸収層１６の中は、逆バイアスのために空乏層化している。空乏層中は電界がかかっており、電子と正孔は、それぞれカソード電極２４とアノード電極２２側に流れて電流として取り出される。
【００１８】
本実施の形態に係る光半導体装置の効果について参考例と比較しながら説明する。図２は、光半導体装置の参考例を示す断面図である。ｎ型ＩｎＰ歪緩和層１４が無く、ｎ型ＤＢＲ層１２に隣接するようにｉ−ＩｎＧａＡｓ光吸収層１６を成長している。その他の構成は本実施の形態に係る光半導体装置と同様である。
【００１９】
発明者の調べによると、ＩｎＰの線膨張係数は室温で４．５６×１０−６Ｋ−１であるが、ＩｎＧａＡｓの線膨張係数は５．１７×１０−６Ｋ−１、ＩｎＧａＡｓＰの線膨張係数はＡｓとＰの組成比に応じて４．５６〜５．１７×１０−６Ｋ−１である。なお、熱膨張係数は結晶の原子間結合力係数や結合長などと関係した物理量であるため、混晶における熱膨張係数の組成依存性を理論的に予測することは、その基礎となる知見の不足により現状では非常に難しい。しかし、いくつかの実験結果から、混晶の熱膨張係数を線形補間に基づいて予測することは、第一近似としては妥当なものと考えられる。
【００２０】
このようなＩｎＰとＩｎＧａＡｓ（Ｐ）の線膨張係数の違いにより、ｎ型ＩｎＰ基板１０上に成長したｎ型ＤＢＲ層１２は大きな歪を受ける。そして、参考例ではｎ型ＤＢＲ層１２の歪の影響をｉ−ＩｎＧａＡｓ光吸収層１６が直接受け、素子間の特性ばらつきの原因となる。
【００２１】
これに対し、本実施の形態では、ｎ型ＤＢＲ層１２とｉ−ＩｎＧａＡｓ光吸収層１６の間に、ｎ型ＩｎＰ基板１０と同じ材料で構成されたｎ型ＩｎＰ歪緩和層１４を挿入している。このｎ型ＩｎＰ歪緩和層１４によりｎ型ＤＢＲ層１２の歪が緩和されるため、ｉ−ＩｎＧａＡｓ光吸収層１６に加わる歪量を減らすことができる。よって、素子特性のばらつきが少ない。
【００２２】
また、ｎ型ＤＢＲ層１２とｉ−ＩｎＧａＡｓ光吸収層１６の間に形成されている層のトータルの光学長が入射光の波長λの半分の整数倍である。これにより、ｎ型ＤＢＲ層１２の反射率が低下するのを防ぐことができる。よって、光半導体装置の量子効率が高い。
【００２３】
なお、ｎ型ＩｎＰ歪緩和層１４は、０．１ｕｍまで薄くすることもでき、数ｕｍ又はそれ以上の層厚にすることもできる。ｎ型ＩｎＰ歪緩和層１４の層厚が増すと、ｎ型ＤＢＲ層１２の歪が緩和されて、ｉ−ＩｎＧａＡｓ光吸収層１６はｎ型ＩｎＰ基板１０上に直接エピ成長した状態に近づく。しかし、ｎ型ＩｎＰ歪緩和層１４での光損失や光散乱が多くなり、量子効率が低下する場合がある。従って、ｎ型ＩｎＰ歪緩和層１４の層厚は、用途の詳細な条件によって決めるべきである。
【００２４】
実施の形態２．
図３は、本発明の実施の形態２に係る光半導体装置を示す断面図である。この光半導体装置は、ｐ型領域を選択拡散で形成したプレーナ型ｐｉｎフォトダイオードである。
【００２５】
ｉ−ＩｎＧａＡｓ光吸収層１６上にキャリア濃度１×１０１６ｃｍ−３以下のｎ型ＩｎＰ層２６が形成され、ｎ型ＩｎＰ層２６の一部に選択拡散等によりｐ型ＩｎＰ層２８（第２導電型の半導体層）が形成されている。その他の構成は実施の形態１と同様である。これにより実施の形態１と同様の効果を得ることができる。
【００２６】
実施の形態３．
図４は、本発明の実施の形態３に係る光半導体装置を示す断面図である。この光半導体装置はプレーナ型ＩｎＰアバランシェフォトダイオードである。
【００２７】
ｉ−ＩｎＧａＡｓ光吸収層１６上にｎ型ＩｎＰ増倍層３０（キャリア増倍層）が形成され、ｎ型ＩｎＰ層３０の一部に選択拡散等によりｐ型ＩｎＰ層２８（第２導電型の半導体層）が形成されている。ｐ型ＩｎＰ層２８の外周にＢｅのイオン注入などによりガードリング３２が形成されている。ｎ型ＩｎＰ増倍層３０は、ｉ−ＩｎＧａＡｓ光吸収層１６で発生した光キャリアをアバランシェ増倍する。その他の構成は実施の形態１と同様である。
【００２８】
ｎ型ＩｎＰ増倍層３０に接するようにｐ型ＩｎＰ層２８が形成されている。このｐ型ＩｎＰ層２８はウェハプロセス中に熱拡散法を用いて形成される。そして、ｐ型ドーパントの拡散深さを制御することでｎ型ＩｎＰ増倍層３０の層厚をｎｍオーダーで制御している。従って、格子歪の影響でドーパントの拡散速度や、ドーパントの拡散分布が変化すると増倍特性が大きく変化するため、ｎ型ＩｎＰ歪緩和層１４を挿入することによる素子特性のばらつき低減効果は非常に大きい。
【００２９】
実施の形態４．
図５は、本発明の実施の形態４に係る光半導体装置を示す断面図である。この光半導体装置はプレーナ型ＡｌＩｎＡｓアバランシェフォトダイオードである。
【００３０】
ｎ型ＤＢＲ層１２とｉ−ＩｎＧａＡｓ光吸収層１６の間に、ｎ型ＡｌＩｎＡｓ増倍層３４（キャリア増倍層）と電界緩和層３６が形成されている。ｎ型ＡｌＩｎＡｓ増倍層３４は、ｉ−ＩｎＧａＡｓ光吸収層１６で発生した光キャリアをアバランシェ増倍する。その他の構成は実施の形態２と同様である。これにより、実施の形態１，２と同様の効果を得ることができる。
【００３１】
実施の形態５．
図６は、本発明の実施の形態５に係る光半導体装置を示す断面図である。この光半導体装置は実施の形態４と同様にプレーナ型ＡｌＩｎＡｓアバランシェフォトダイオードである。
【００３２】
ｎ型ＩｎＰ歪緩和層１４とｎ型ＡｌＩｎＡｓ増倍層３４の間にキャリア濃度の高いｎ型ＡｌＩｎＡｓ層３８を挿入している。その他の構成は実施の形態４と同様である。これにより、ｎ型ＡｌＩｎＡｓ増倍層３４の電界がｎ型ＤＢＲ層１２のｎ型ＩｎＰ層１２ａにかからないため、ｎ型ＩｎＰ層１２ａでの正孔の増倍が抑制され、低雑音のアバランシェフォトダイオードを実現することができる。
【００３３】
実施の形態６．
図７は、本発明の実施の形態６に係る光半導体装置を示す断面図である。この光半導体装置は基板側から光を入射する裏面入射共振型フォトダイオードである。
【００３４】
ｎ型ＩｎＰ基板１０の裏面に反射防止膜４０が形成されている。そして、ｎ型ＩｎＰ基板１０の裏面側から光を入射する。その他の構成は実施の形態２と同様である。これにより、実施の形態１，２と同様の効果を得ることができる
【００３５】
実施の形態７．
図８は、本発明の実施の形態７に係る光半導体装置を示す断面図である。この光半導体装置は面発光レーザである。
【００３６】
ｎ型ＩｎＰ基板１０（半導体基板）上に、ｎ型ＤＢＲ層１２（第１導電型の分布ブラッグ反射層）、ｎ型ＩｎＰ歪緩和層１４（第１導電型の歪緩和層）、キャリア濃度５×１０１５ｃｍ−３以下のｉ−ＩｎＧａＡｓ活性層４２（活性層）、及びｐ型ＤＢＲ層４４（第２導電型の分布ブラッグ反射層）が順番に形成されている。ｐ型ＤＢＲ層４４上には、反射防止膜と表面保護膜を兼ねたＳｉＮなどの絶縁膜２０とアノード（ｐ型）電極２２が形成されている。ｎ型ＩｎＰ基板１０の裏面にはカソード（ｎ型）電極２４が形成されている。
【００３７】
ｎ型ＤＢＲ層１２は、ｎ型ＩｎＰ層１２ａとｎ型ＩｎＧａＡｓＰ層１２ｂを交互に積層したものである。ｐ型ＤＢＲ層４４は、ｎ型ＩｎＰ層４４ａとｎ型ＩｎＧａＡｓＰ層４４ｂを交互に積層したものである。
【００３８】
このようにｉ−ＩｎＧａＡｓ活性層４２の上下をＤＢＲ層で挟むと、上下のＤＢＲ層の間で光が往復してレーザ発振が起こる。
【００３９】
本実施の形態では、ｎ型ＤＢＲ層１２とｉ−ＩｎＧａＡｓ活性層４２の間に、ｎ型ＩｎＰ基板１０と同じ材料で構成されたｎ型ＩｎＰ歪緩和層１４を挿入している。このｎ型ＩｎＰ歪緩和層１４によりｎ型ＤＢＲ層１２の歪が緩和されるため、ｉ−ＩｎＧａＡｓ活性層４２に加わる歪量を減らすことができる。よって、素子特性のばらつきが少ない。
【００４０】
また、ｎ型ＤＢＲ層１２とｉ−ＩｎＧａＡｓ活性層４２の間に形成されている層のトータルの光学長が出射光の波長λの半分の整数倍である。これにより、ｎ型ＤＢＲ層１２の反射率が低下するのを防ぐことができる。よって、光半導体装置の量子効率が高い。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施の形態１に係る光半導体装置を示す断面図である。
【図２】光半導体装置の参考例を示す断面図である。
【図３】本発明の実施の形態２に係る光半導体装置を示す断面図である。
【図４】本発明の実施の形態３に係る光半導体装置を示す断面図である。
【図５】本発明の実施の形態４に係る光半導体装置を示す断面図である。
【図６】本発明の実施の形態５に係る光半導体装置を示す断面図である。
【図７】本発明の実施の形態６に係る光半導体装置を示す断面図である。
【図８】本発明の実施の形態７に係る光半導体装置を示す断面図である。
【符号の説明】
【００４２】
１０  ｎ型ＩｎＰ基板（半導体基板）
１２  ｎ型ＤＢＲ層（第１導電型の分布ブラッグ反射層）
１６  ｉ−ＩｎＧａＡｓ光吸収層（光吸収層）
１８  ｐ型ＩｎＰ窓層（第２導電型の半導体層）
２８  ｐ型ＩｎＰ層（第２導電型の半導体層）
３０  ｎ型ＩｎＰ増倍層（キャリア増倍層）
３４  ｎ型ＡｌＩｎＡｓ増倍層（キャリア増倍層）
４４  ｐ型ＤＢＲ層（第２導電型の分布ブラッグ反射層）
４２  ｉ−ＩｎＧａＡｓ活性層（活性層）
【図１】
2009290161.tif 000003
【図２】
2009290161.tif 000004
【図３】
2009290161.tif 000005
【図４】
2009290161.tif 000006
【図５】
2009290161.tif 000007
【図６】
2009290161.tif 000008
【図７】
2009290161.tif 000009
【図８】
2009290161.tif 000010