(57)【要約】【課題】開口率の向上を図った液晶表示装置の提供。【解決手段】いわゆるＩＰＳ方式の液晶表示装置であって、  前記画素電極は、ゲート信号線をも被って形成される第１絶縁膜上に、各画素領域に形成された面状の透明導電膜で構成され、  前記対向電極は、前記画素電極をも被って形成される第２絶縁膜上に、前記画素電極に重畳して配置される複数の並設された線状部とこの線状部の端部を接続する枠部を備える透明導電膜で構成され  ゲート信号線を境にして互いに隣接する第１画素と第２画素にあって、  前記第１画素の画素電極の前記ゲート信号線側の辺は該ゲート信号線の前記第１画素側の辺に重畳して形成され、前記第２画素の画素電極の前記ゲート信号線側の辺は該ゲート信号線の前記第２画素側の辺に重畳して形成され、  前記第１画素の対向電極の前記ゲート信号線側の枠部と前記第２画素の対向電極の前記ゲート信号線側の枠部は該ゲート信号線上において該ゲート信号線を跨いで共通に形成されている。【選択図】図１
2009223245.tif 000002
【特許請求の範囲】
【請求項１】
液晶を挟持して対向配置される第１基板と第２基板のうち前記第１基板の液晶側の面に、隣接された一対のゲート信号線と隣接された一対のドレイン信号線とで囲まれた領域を画素領域とし、
前記画素領域に、ゲート信号線からの信号によってオンする薄膜トランジスタと、このオンされた薄膜トランジスタを介してドレイン信号線からの信号が供給される画素電極と、この画素電極との間に前記液晶を駆動する電界を生じせしめる対向電極を備えた液晶表示装置であって、
前記画素電極は、ゲート信号線をも被って形成される第１絶縁膜上に、各画素領域に形成された面状の透明導電膜で構成され、
前記対向電極は、前記画素電極をも被って形成される第２絶縁膜上に、前記画素電極に重畳して配置される複数の並設された線状部とこの線状部の端部を接続する枠部を備える透明導電膜で構成され、
ゲート信号線を境にして互いに隣接する第１画素と第２画素にあって、
前記第１画素の画素電極の前記ゲート信号線側の辺は該ゲート信号線の前記第１画素側の辺に重畳して形成され、前記第２画素の画素電極の前記ゲート信号線側の辺は該ゲート信号線の前記第２画素側の辺に重畳して形成され、
前記第１画素の対向電極の前記ゲート信号線側の枠部と前記第２画素の対向電極の前記ゲート信号線側の枠部は該ゲート信号線上において該ゲート信号線を跨いで共通に形成されていることを特徴とする液晶表示装置。
【請求項２】
前記第２基板に前記ゲート信号線と重畳して配置される遮光膜を備え、該遮光膜の幅は前記ゲート信号線の幅よりも小さく設定されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
ドレイン信号線を境にして互いに隣接する一方の画素と他方の画素にあって、
前記一方の画素の画素電極の前記ドレイン信号線側の辺は該ドレイン信号線の前記一方の画素側の辺に重畳して形成され、前記他方の画素の画素電極の前記ドレイン信号線側の辺は該ドレイン信号線の前記他方の画素側の辺に重畳して形成され、
前記一方の画素の対向電極の前記ドレイン信号線側の枠部と前記他方の画素の対向電極の前記ドレイン信号線側の枠部は該ドレイン信号線上において該ドレイン信号線を跨いで共通に形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
液晶を挟持して対向配置される第１基板と第２基板のうち前記第１基板の液晶側の面に、隣接された一対のゲート信号線と隣接された一対のドレイン信号線とで囲まれた領域を画素領域とし、
前記画素領域に、ゲート信号線からの信号によってオンする薄膜トランジスタと、このオンされた薄膜トランジスタを介してドレイン信号線からの信号が供給される画素電極と、この画素電極との間に前記液晶を駆動する電界を生じせしめる対向電極を備えた液晶表示装置であって、
前記対向電極は、ゲート信号線をも被って形成される第１絶縁膜上に、少なくともゲート信号線を跨って隣接する画素に及んで形成される面状の透明導電膜で構成され、
前記画素電極は、前記対向電極をも被って形成される第２絶縁膜上の各画素領域に、前記対向電極に重畳して配置される複数の並設された線状部とこの線状部の端部を接続する枠部を備える透明導電膜で構成され、
ゲート信号線を境にして互いに隣接する第１画素と第２画素にあって、
前記第１画素の画素電極の前記ゲート信号線側の枠部は該ゲート信号線の前記第１画素側の辺に重畳して形成され、前記第２画素の画素電極の前記ゲート信号線側の枠部は該ゲート信号線の前記第２画素側の辺に重畳して形成されていることを特徴とする液晶表示装置。
【請求項５】
前記第２基板に前記ゲート信号線と重畳して配置される遮光膜を備え、該遮光膜の幅は前記ゲート信号線の幅よりも小さく設定されていることを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
ドレイン信号線を境にして互いに隣接する一方の画素と他方の画素にあって、
前記一方の画素の画素電極の前記ドレイン信号線側の枠部は該ドレイン信号線の前記一方の画素側の辺に重畳して形成され、前記他方の画素の画素電極の前記ドレイン信号線側の辺は該ドレイン信号線の前記他方の画素側の辺に重畳して形成されていることを特徴とする請求項４に記載の液晶表示装置。
【請求項７】
液晶を挟持して対向配置される第１基板と第２基板のうち前記第１基板の液晶側の面に、隣接された一対のゲート信号線と隣接された一対のドレイン信号線とで囲まれた領域を画素領域とし、
前記画素領域に、ゲート信号線からの信号によってオンする薄膜トランジスタと、このオンされた薄膜トランジスタを介してドレイン信号線からの信号が供給される画素電極と、この画素電極との間に前記液晶を駆動する電界を生じせしめる対向電極を備えた液晶表示装置であって、
前記画素電極は、ドレイン信号線をも被って形成される第１絶縁膜上に、各画素領域に形成された面状の透明導電膜で構成され、
前記対向電極は、前記画素電極をも被って形成される第２絶縁膜上に、前記画素電極に重畳して配置される複数の並設された線状部とこの線状部の端部を接続する枠部を備える透明導電膜で構成され、
ドレイン信号線を境にして互いに隣接する第１画素と第２画素にあって、
前記第１画素の画素電極の前記ドレイン信号線側の辺は該ドレイン信号線の前記第１画素側の辺に重畳して形成され、前記第２画素の画素電極の前記ドレイン信号線側の辺は該ドレイン信号線の前記第２画素側の辺に重畳して形成され、
前記第１画素の対向電極の前記ドレイン信号線側の枠部と前記第２画素の対向電極の前記ドレイン信号線側の枠部は該ドレイン信号線上において該ドレイン信号線を跨いで共通に形成されていることを特徴とする液晶表示装置。
【請求項８】
液晶を挟持して対向配置される第１基板と第２基板のうち前記第１基板の液晶側の面に、隣接された一対のゲート信号線と隣接された一対のドレイン信号線とで囲まれた領域を画素領域とし、
前記画素領域に、ゲート信号線からの信号によってオンする薄膜トランジスタと、このオンされた薄膜トランジスタを介してドレイン信号線からの信号が供給される画素電極と、この画素電極との間に前記液晶を駆動する電界を生じせしめる対向電極を備えた液晶表示装置であって、
前記対向電極は、ドレイン信号線をも被って形成される第１絶縁膜上に、少なくともドレイン信号線を跨って隣接する画素に及んで形成される面状の透明導電膜で構成され、
前記画素電極は、前記対向電極をも被って形成される第２絶縁膜上の各画素領域に、前記対向電極に重畳して配置される複数の並設された線状部とこの線状部の端部を接続する枠部を備える透明導電膜で構成され、
ドレイン信号線を境にして互いに隣接する第１画素と第２画素にあって、
前記第１画素の画素電極の前記ドレイン信号線側の枠部は該ドレイン信号線の前記第１画素側の辺に重畳して形成され、前記第２画素の画素電極の前記ドレイン信号線側の枠部は該ドレイン信号線の前記第２画素側の辺に重畳して形成されていることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に係り、特に、ＩＰＳ（In Plane Switching）方式と称される液晶表示装置に関する。
【背景技術】
【０００２】
このような液晶表示装置として、液晶を挟持して対向配置される一対の基板のうち、一方の基板の液晶側の面の画素領域に、そのほぼ全域に透明導電膜からなる面状の第１電極と、該第１電極をも被って形成された絶縁膜の上面に該第１電極と重畳させて並設された複数の透明導電膜からなる線状の第２電極を具備させたものが知られている。
【０００３】
第１電極と第２電極の間には、基板に平行な成分も含む電界によって液晶の分子を駆動させていることから、いわゆる広視野角に優れ、また、電極がいずれも透明導電膜によって形成されていることから、開口率に優れた効果をも奏する。
【０００４】
なお、このような液晶表示装置は、いわゆるアクティブマトリックス方式によって駆動されるのが通常となっている。すなわち、該液晶表示装置は、隣接された一対のゲート信号線と隣接された一対のドレイン信号線とで囲まれた領域を画素領域とし、該画素領域に、ゲート信号線からの信号によってオンする薄膜トランジスタと、このオンされた薄膜トランジスタを介してドレイン信号線からの信号が供給される画素電極と、この画素電極との間に液晶を駆動する電界を生じせしめる対向電極を備えている。
【０００５】
この場合、前記第１電極を画素電極に第２電極を対向電極として機能させたもの、あるいは、前記第１電極を対向電極に第２電極を画素電極として機能させたものが知られている。
【０００６】
このような液晶表示装置は、たとえば、下記特許文献１に開示がなされている。
【特許文献１】ＷＯ０１／０１８５９７
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、上述した液晶表示装置において、画素電極には画素ごとに独立して映像信号を供給する必要があり、当該画素の画素電極と当該画素に隣接して配置される他の画素の画素電極は、電気的にはもちろんのこと物理的にも分離されたパターンで形成される。
【０００８】
しかし、該画素電極は、当該画素を画するゲート信号線あるいはドレイン信号線との間に隙間を有するようにして（ゲート信号線あるいはドレイン信号線と重畳しないように）配置させていたため、たとえばゲート信号線に信号が供給された場合、該ゲート信号線から該ゲート信号線の両脇の各画素電極に終端する電気力線が発生する。
【０００９】
この電気力線は前記ゲート信号線の周囲においていわゆる光漏れの原因となる電界を発生させることから、液晶を介して対向する基板側に前記ゲート信号線を充分に被ったブラックマトリックス（遮光膜）を形成するようにしている。
【００１０】
この場合、このブラックマトリックスは、その幅が前記ゲート信号線の幅よりも大きくなってしまうことから、画素の開口率の向上の妨げになっており、その解決策が望まれるに至った。
【００１１】
本発明の目的は、開口率の向上を図った液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１３】
（１）液晶を挟持して対向配置される第１基板と第２基板のうち前記第１基板の液晶側の面に、隣接された一対のゲート信号線と隣接された一対のドレイン信号線とで囲まれた領域を画素領域とし、
前記画素領域に、ゲート信号線からの信号によってオンする薄膜トランジスタと、このオンされた薄膜トランジスタを介してドレイン信号線からの信号が供給される画素電極と、この画素電極との間に前記液晶を駆動する電界を生じせしめる対向電極を備えた液晶表示装置であって、
前記画素電極は、ゲート信号線をも被って形成される第１絶縁膜上に、各画素領域に形成された面状の透明導電膜で構成され、
前記対向電極は、前記画素電極をも被って形成される第２絶縁膜上に、前記画素電極に重畳して配置される複数の並設された線状部とこの線状部の端部を接続する枠部を備える透明導電膜で構成され、
ゲート信号線を境にして互いに隣接する第１画素と第２画素にあって、
前記第１画素の画素電極の前記ゲート信号線側の辺は該ゲート信号線の前記第１画素側の辺に重畳して形成され、前記第２画素の画素電極の前記ゲート信号線側の辺は該ゲート信号線の前記第２画素側の辺に重畳して形成され、
前記第１画素の対向電極の前記ゲート信号線側の枠部と前記第２画素の対向電極の前記ゲート信号線側の枠部は該ゲート信号線上において該ゲート信号線を跨いで共通に形成されている。
【００１４】
（２）（１）において、前記第２基板に前記ゲート信号線と重畳して配置される遮光膜を備え、該遮光膜の幅は前記ゲート信号線の幅よりも小さく設定するようにしてもよい。
【００１５】
（３）（１）において、ドレイン信号線を境にして互いに隣接する一方の画素と他方の画素にあって、
前記一方の画素の画素電極の前記ドレイン信号線側の辺は該ドレイン信号線の前記一方の画素側の辺に重畳して形成され、前記他方の画素の画素電極の前記ドレイン信号線側の辺は該ドレイン信号線の前記他方の画素側の辺に重畳して形成され、
前記一方の画素の対向電極の前記ドレイン信号線側の枠部と前記他方の画素の対向電極の前記ドレイン信号線側の枠部は該ドレイン信号線上において該ドレイン信号線を跨いで共通に形成されているようにしてもよい。
【００１６】
（４）液晶を挟持して対向配置される第１基板と第２基板のうち前記第１基板の液晶側の面に、隣接された一対のゲート信号線と隣接された一対のドレイン信号線とで囲まれた領域を画素領域とし、
前記画素領域に、ゲート信号線からの信号によってオンする薄膜トランジスタと、このオンされた薄膜トランジスタを介してドレイン信号線からの信号が供給される画素電極と、この画素電極との間に前記液晶を駆動する電界を生じせしめる対向電極を備えた液晶表示装置であって、
前記対向電極は、ゲート信号線をも被って形成される第１絶縁膜上に、少なくともゲート信号線を跨って隣接する画素に及んで形成される面状の透明導電膜で構成され、
前記画素電極は、前記対向電極をも被って形成される第２絶縁膜上の各画素領域に、前記対向電極に重畳して配置される複数の並設された線状部とこの線状部の端部を接続する枠部を備える透明導電膜で構成され、
ゲート信号線を境にして互いに隣接する第１画素と第２画素にあって、
前記第１画素の画素電極の前記ゲート信号線側の枠部は該ゲート信号線の前記第１画素側の辺に重畳して形成され、前記第２画素の画素電極の前記ゲート信号線側の枠部は該ゲート信号線の前記第２画素側の辺に重畳して形成されている。
【００１７】
（５）（４）において、前記第２基板に前記ゲート信号線と重畳して配置される遮光膜を備え、該遮光膜の幅は前記ゲート信号線の幅よりも小さく設定するようにしてもよい。
【００１８】
（６）（４）において、ドレイン信号線を境にして互いに隣接する一方の画素と他方の画素にあって、
前記一方の画素の画素電極の前記ドレイン信号線側の枠部は該ドレイン信号線の前記一方の画素側の辺に重畳して形成され、前記他方の画素の画素電極の前記ドレイン信号線側の辺は該ドレイン信号線の前記他方の画素側の辺に重畳して形成されるようにしてもよい。
【００１９】
（７）液晶を挟持して対向配置される第１基板と第２基板のうち前記第１基板の液晶側の面に、隣接された一対のゲート信号線と隣接された一対のドレイン信号線とで囲まれた領域を画素領域とし、
前記画素領域に、ゲート信号線からの信号によってオンする薄膜トランジスタと、このオンされた薄膜トランジスタを介してドレイン信号線からの信号が供給される画素電極と、この画素電極との間に前記液晶を駆動する電界を生じせしめる対向電極を備えた液晶表示装置であって、
前記画素電極は、ドレイン信号線をも被って形成される第１絶縁膜上に、各画素領域に形成された面状の透明導電膜で構成され、
前記対向電極は、前記画素電極をも被って形成される第２絶縁膜上に、前記画素電極に重畳して配置される複数の並設された線状部とこの線状部の端部を接続する枠部を備える透明導電膜で構成され、
ドレイン信号線を境にして互いに隣接する第１画素と第２画素にあって、
前記第１画素の画素電極の前記ドレイン信号線側の辺は該ドレイン信号線の前記第１画素側の辺に重畳して形成され、前記第２画素の画素電極の前記ドレイン信号線側の辺は該ドレイン信号線の前記第２画素側の辺に重畳して形成され、
前記第１画素の対向電極の前記ドレイン信号線側の枠部と前記第２画素の対向電極の前記ドレイン信号線側の枠部は該ドレイン信号線上において該ドレイン信号線を跨いで共通に形成されていることを特徴とする。
【００２０】
（８）液晶を挟持して対向配置される第１基板と第２基板のうち前記第１基板の液晶側の面に、隣接された一対のゲート信号線と隣接された一対のドレイン信号線とで囲まれた領域を画素領域とし、
前記画素領域に、ゲート信号線からの信号によってオンする薄膜トランジスタと、このオンされた薄膜トランジスタを介してドレイン信号線からの信号が供給される画素電極と、この画素電極との間に前記液晶を駆動する電界を生じせしめる対向電極を備えた液晶表示装置であって、
前記対向電極は、ドレイン信号線をも被って形成される第１絶縁膜上に、少なくともドレイン信号線を跨って隣接する画素に及んで形成される面状の透明導電膜で構成され、
前記画素電極は、前記対向電極をも被って形成される第２絶縁膜上の各画素領域に、前記対向電極に重畳して配置される複数の並設された線状部とこの線状部の端部を接続する枠部を備える透明導電膜で構成され、
ドレイン信号線を境にして互いに隣接する第１画素と第２画素にあって、
前記第１画素の画素電極の前記ドレイン信号線側の枠部は該ドレイン信号線の前記第１画素側の辺に重畳して形成され、前記第２画素の画素電極の前記ドレイン信号線側の枠部は該ドレイン信号線の前記第２画素側の辺に重畳して形成されている。
【００２１】
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
【発明の効果】
【００２２】
本発明による液晶表示装置によれば、開口率の向上が図れるようになる。
【００２３】
本発明のその他の効果については、明細書全体の記載から明らかにされる。
【発明を実施するための最良の形態】
【００２４】
本発明の実施例を、図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。
【００２５】
〈実施例１〉
（全体の構成）
図２は、本発明による液晶表示装置の一実施例を示した全体構成図である。
【００２６】
図２において、液晶表示装置は、互いに対向して配置される一対のたとえばガラスからなる基板ＳＵＢ１、基板ＳＵＢ２を外囲器とし、該基板ＳＵＢ１、基板ＳＵＢ２の間には液晶（図示せず）が挟持されている。該液晶は、基板ＳＵＢ１に対する基板ＳＵＢ２の固定を兼ねるシール材ＳＬによって封入され、該シール材ＳＬによって囲まれた領域は表示領域ＡＲを構成している。
【００２７】
基板ＳＵＢ１は、基板ＳＵＢ２と比較して、その面積が大きく形成され、たとえば図中左側辺部および上側辺部において、前記基板ＳＵＢ２から露出された領域を有する。基板ＳＵＢ１の左側辺部の前記領域には複数の並設された半導体装置ＳＣＮ（Ｖ）が搭載され、基板ＳＵＢ１の前記上側辺部の領域には複数の並設された半導体装置ＳＣＮ（Ｈｅ）が搭載されている。複数の前記半導体装置ＳＣＮ（Ｖ）は走査信号駆動回路を構成し後述のゲート信号線ＧＬに接続され、複数の前記半導体装置ＳＣＮ（Ｈｅ）は映像信号駆動回路を構成し後述のドレイン信号線ＤＬに接続されるようになっている。
【００２８】
基板ＳＵＢ１の液晶側の面であって前記表示領域ＡＲ内には、図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬが、また、図中ｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬが形成されている。
【００２９】
隣接する一対のゲート信号線ＧＬと隣接する一対のドレイン信号線ＤＬで囲まれる矩形状の領域は画素が形成される領域を構成し、これにより、各画素は表示領域ＡＲにおいてマトリックス状に配置されるようになる。前記各ゲート信号線ＧＬは、その左側端部がシール材ＳＬを超えて表示領域ＡＲの外側にまで延在され、近接する前記半導体装置ＳＣＮ（Ｖ）の出力端子に接続され、該半導体装置ＳＣＮ（Ｖ）によって走査信号（電圧）が供給されるようになっている。前記各ドレイン信号線ＤＬは、その上側端部がシール材ＳＬを超えて表示領域ＡＲの外側にまで延在され、近接する前記半導体装置ＳＣＮ（Ｈｅ）の出力端子に接続され、該半導体装置ＳＣＮ（Ｈｅ）によって映像信号（電圧）が供給されるようになっている。
【００３０】
前記画素は、たとえば図中丸枠Ｐの拡大図である丸枠Ｐ'に示すように、ゲート信号線ＧＬからの走査信号によってオンされる薄膜トランジスタＴＦＴと、このオンされた薄膜トランジスタＴＦＴを介してドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸと、基準信号（電圧）が印加され前記画素電極ＰＸとの間の電位差によって電界を生じせしめる対向電極ＣＴが備えられている。画素電極ＰＸと対向電極ＣＴはともに同じ基板ＳＵＢ１に形成されており、前記電界は基板ＳＵＢ１の表面と平行な電界成分を一部に含むもので、このような電界によって液晶の分子を挙動（駆動）させるものを横電界（In Plane Switching）方式と称されている。なお、前記対向電極ＣＴはゲート信号線ＧＬと平行に配置される対向電圧信号線ＣＬを通して前記基準信号が印加されるようになっており、該対向電圧信号線ＣＬは前記シール材ＳＬを超えて延在され、基板ＳＵＢ１面に形成された対向電圧端子ＣＴＭに接続されている。
【００３１】
上述した実施例では、前記走査信号駆動回路Ｖ、映像信号駆動回路Ｈｅは基板ＳＵＢ１に搭載させて構成したものである。しかし、これに限定されず、いわゆるテープキャリア方式で構成した半導体装置（フレキシブル基板に半導体チップが搭載されている半導体装置）を前記基板ＳＵＢ１と図示しないプリント基板との間に跨って配置させるように構成してもよい。
【００３２】
（画素の構成）
図３は、前記基板ＳＵＢ１に形成された画素の構成の一実施例を示す平面図である。また、図３のI−I線における断面図を図１に、IV（ａ）−IV（ａ）線における断面図を図４（ａ）に、IV（ｂ）−IV（ｂ）線における断面図を図４（ｂ）に示している。なお、図１は、基板ＳＵＢ２とともに断面を示している。
【００３３】
まず、図３において、基板ＳＵＢ１の液晶側の面（表面）には、図中ｘ方向に伸張するゲート信号線ＧＬがｙ方向へ並設されて形成されている。これら各ゲート信号線ＧＬは後述のドレイン信号線ＤＬとで囲まれる領域において画素領域を構成するようになっている。
【００３４】
そして、基板ＳＵＢ１の表面には、前記ゲート信号線ＧＬをも被うようにして絶縁膜ＧＩ（図１、図４参照）が形成されている。この絶縁膜ＧＩは、後述の薄膜トランジスタＴＦＴの形成領域において該薄膜トランジスタＴＦＴのゲート絶縁膜として機能し、それに応じた膜厚で設定されている。
【００３５】
前記絶縁膜ＧＩの上面であって、前記ゲート信号線ＧＬの一部と重畳する個所に、たとえばアモルファスシリコンからなる非晶質の半導体層ＡＳが形成されている。この半導体層ＡＳは前記薄膜トランジスタＴＦＴの半導体層となるものである。
【００３６】
そして、図中ｙ方向に伸張しｘ方向に並設されるドレイン信号線ＤＬが形成されている。このドレイン信号線ＤＬは前記ゲート信号線ＧＬとの交差部において、ゲート信号線ＧＬ上を前記薄膜トランジスタＴＦＴの形成領域側に延在され、この延在部は前記半導体層ＡＳの上面にまで及んで該薄膜トランジスタＴＦＴのドレイン電極ＤＴを構成している。
【００３７】
また、該ドレイン信号線ＤＬおよびドレイン電極ＤＴと同時に形成されるソース電極ＳＴが、前記半導体層ＡＳ上にて前記ドレイン電極ＤＴと対向して形成されている。前記ソース電極ＳＴは、該半導体層ＡＳ上から画素領域側へ延在され、この延在部はパッド部ＰＤを有する。このパッド部ＰＤは後述の画素電極ＰＸと電気的に接続される部分となり、前記ソース電極ＳＴの半導体層ＡＳ上の部分よりも大きな面積で形成されている。
【００３８】
これにより、前記薄膜トランジスタＴＦＴは、ゲート信号線ＧＬの一部をゲート電極としたいわゆる逆スタガ構造のＭＩＳ（Metal Insulator Semiconductor）型のトランジスタが構成されることになる。
【００３９】
基板ＳＵＢ１の表面には、前記薄膜トランジスタＴＦＴをも被ってたとえば無機絶縁膜ＰＡＳｉと有機絶縁膜ＰＡＳｏの順次積層体からなる保護膜ＰＡＳが形成されている。保護膜ＰＡＳの上層を有機絶縁膜ＰＡＳｏとすることによって保護膜ＰＡＳの表面を平坦化させている。
【００４０】
そして、前記保護膜ＰＡＳの上面には、たとえばＩＴＯ（Indium Tin Oxide）等の透明導電膜によって画素電極ＰＸが形成されている。この画素電極ＰＸは、画素ごとに画素領域のほぼ全域を被って形成される面状電極として構成されている。この場合、前記画素電極ＰＸの図中上側の辺は、当該画素の図中上側にあるゲート信号線ＧＬの当該画素側の辺に重畳するよう（図中ｏｖｒで示す）に形成され、図中下側の辺は、当該画素の図中下側にあるゲート信号線ＧＬの当該画素側の辺に重畳するよう（図中ｏｖｒで示す）にして形成されている。これにより、図１に示すように、ゲート信号線ＧＬにおいて、その走行方向に平行な各辺のうち一方の辺には当該画素の画素電極ＰＸが重畳して形成され（図中ｏｖｒで示す）、他方の辺には当該画素と前記ゲート信号線ＧＬを境にして隣接する他の画素の画素電極ＰＸが重畳して形成される（図中ｏｖｒで示す）ことになる。また、図３に戻り、前記画素電極ＰＸの図中左側の辺は、当該画素電極ＰＸの図中左側にあるドレイン信号線ＤＬの当該画素電極ＰＸ側の辺に重畳するよう（図中ｏｖｒ'で示す）に形成され、図中右側の辺は、当該画素の図中右側にあるドレイン信号線ＤＬの当該画素側の辺に重畳するよう（図中ｏｖｒ'で示す）にして形成されている。これにより、図４（ｂ）に示すように、ドレイン信号線ＤＬにおいて、その走行方向に平行な各辺のうち一方の辺には当該画素の画素電極ＰＸが重畳して形成され（図中ｏｖｒ'で示す）、他方の辺には当該画素と前記ドレイン信号線ＤＬを境にして隣接する他の画素の画素電極ＰＸが重畳して形成される（図中ｏｖｒ'で示す）ことになる。
【００４１】
なお、前記画素電極ＰＸは、前記薄膜トランジスタＴＦＴのソース電極ＳＴのパッド部ＰＤを露出するように形成した保護膜ＰＡＳのスルーホールＴＨ（図４（ａ）参照）を通して、前記パッド部ＰＤに電気的に接続されるようになっている。
【００４２】
基板ＳＵＢ１の表面には、前記画素電極ＰＸをも被ってたとえば無機絶縁膜からなる絶縁膜ＩＮ（図１、図４参照）が形成されている。この絶縁膜ＩＮは、前記画素電極ＰＸと前記絶縁膜ＩＮの上面に形成される後述の対向電極ＣＴとの間に保持容量を形成するための誘電体膜として機能するようになっている。
【００４３】
前記対向電極ＣＴは、たとえばＩＴＯ（Indium Tin Oxide）等の透明導電膜からなっている。そして、前記画素電極ＰＸと重畳するようにして並設された複数の線状電極から構成されている。すなわち、前記対向電極ＣＴは、当該画素からゲート信号線ＧＬおよびドレイン信号線ＤＬを跨って隣接画素にまで及んで形成された透明導電膜に、並設された複数のスリットＳＬＴを画素領域ごとに設けることによって形成されている。ここで、画素領域ごとにおける対向電極ＣＴは、並設された複数の線状電極をその周囲において互いに接続させた枠部ＣＴ（ＦＲ）が一体に接続された形状となっている。
【００４４】
そして、図３に戻り、前記対向電極ＣＴの図中上側の前記枠部ＣＴ（ＦＲ）は、図中上側のゲート信号線ＧＬを境として隣接する他の画素の対向電極ＣＴの図中下側の前記枠部ＣＴ（ＦＲ）と共通となっており、この共通の枠部ＣＴ（ＦＲ）は少なくとも前記ゲート信号線ＧＬに重畳して形成されている。また、前記対向電極ＣＴの図中下側の前記枠部ＣＴ（ＦＲ）は、図中下側のゲート信号線ＧＬを境として隣接する他の画素の対向電極ＣＴの図中上側の前記枠部ＣＴ（ＦＲ）と共通となっており、この共通の枠部ＣＴ（ＦＲ）は少なくも前記ゲート信号線ＧＬに重畳して形成されている。これにより、対向電極ＣＴの前記枠部ＣＴ（ＦＲ）は、図１に示すように、ゲート信号線ＧＬの上方において、該ゲート信号線ＧＬを境にして互いに隣接する各画素の画素電極ＰＸの離間部を被い、それぞれの画素電極ＰＸと重畳部ｏｖｒを有して、配置されるようになる。
【００４５】
これにより、図１からも明らかとなるように、前記ゲート信号線ＧＬは、その近傍において、画素電極ＰＸと対向電極ＣＴによって完全に被われる構成となる。このため、ゲート信号線ＧＬを始点として発生する電気力線は、その全てが画素電極ＰＸあるいは対向電極ＣＴに終端されるようになり、液晶ＬＣ側の層に及んでしまうことはなくなる。したがって、ゲート信号線ＧＬの近傍における液晶は、前記ゲート信号線ＧＬからの電気力線による影響を全く受けることはなく、各画素において前記ゲート信号線ＧＬに近接した領域にまで液晶ＬＣの分子を正常に駆動させることができるようになる。また、隣の画素の画素電極ＰＸからの電気力線もこの画素電極ＰＸとの間に重畳部ｏｖｒを有する対向電極ＣＴに終端させることができるため、隣の画素の画素電極からの電気力線による影響も抑制することができる。このため、基板ＳＵＢ２側に前記ゲート信号線ＧＬと重畳して形成するブラックマトリクス（遮光膜）ＢＭの幅ｗを従来よりも狭く形成するように構成でき、画素の開口率を向上させることができる。この場合、上記実施例では、画素電極ＰＸと対向電極ＣＴとの重畳部ｏｖｒをゲート信号線ＧＬ上に位置づけられるように構成していることから、前記ブラックマトリクスＢＭの幅ｗはゲート信号線ＧＬの幅Ｗよりも小さく構成することができる。なお、図１では、基板ＳＵＢ２の液晶側の面に前記ブラックマトリックスＢＭを境として隣接するそれぞれの画素領域にカラーフィルタＦＩＬが形成されていることを示している。
【００４６】
また、ゲート信号線ＧＬの上方において、画素電極ＰＸと対向電極ＣＴとの前記重畳部ｏｖｒを形成することによって、対向電極ＣＴの前記スリットＳＬＴの端部をゲート信号線ＧＬに近づけて形成でき、電極としての領域を拡大できることから、この観点からしても画素の開口率の向上を図ることができるようになる。
【００４７】
また、図３に戻り、前記対向電極ＣＴの図中左側の前記枠部は、図中左側のドレイン信号線ＤＬを境として隣接する他の画素の対向電極ＣＴの図中右側の前記枠部と共通となっており、この共通の枠部ＣＴ（ＦＲ'）は少なくとも前記ドレイン信号線ＤＬに重畳して形成されている。また、前記対向電極ＣＴの図中右側の前記枠部ＣＴ（ＦＲ'）は、図中右側のドレイン信号線ＤＬを境として隣接する他の画素の対向電極ＣＴの図中左側の前記枠部ＣＴ（ＦＲ'）と共通となっており、この共通の枠部ＣＴ（ＦＲ'）は少なくも前記ドレイン信号線ＤＬに重畳して形成されている。これにより、対向電極ＣＴの前記枠部ＣＴ（ＦＲ'）は、図４（ｂ）に示すように、ドレイン信号線ＤＬの上方において、該ドレイン信号線ＤＬを境にして互いに隣接する各画素の画素電極ＰＸの離間部を被い、それぞれの画素電極ＰＸと重畳部ｏｖｒ'を有して、配置されるようになる。
【００４８】
これにより、図４（ｂ）からも明らかとなるように、前記ドレイン信号線ＤＬは、その近傍において、画素電極ＰＸと対向電極ＣＴによって完全に被われる構成となる。このため、ドレイン信号線ＤＬを始点として発生する電気力線は、その全てが画素電極ＰＸあるいは対向電極ＣＴに終端されるようになり、液晶ＬＣ側の層に及ぶようなことはなくなる。また、隣の画素の画素電極ＰＸからの電気力線もこの画素電極ＰＸとの間に重畳部ｏｖｒ'を有する対向電極ＣＴに終端させることができるため、隣の画素の画素電極からの電気力線による影響も抑制することができる。したがって、ドレイン信号線ＤＬの近傍における液晶は、前記ドレイン信号線ＤＬからの電気力線による影響を受けることはなく、各画素において前記ドレイン信号線ＤＬに近接した領域にまで液晶ＬＣの分子を正常に駆動させることができるようになる。このため、図４（ｂ）には図示していないが、基板ＳＵＢ２側に前記ドレイン信号線ＤＬと重畳して形成するブラックマトリクス（遮光膜）ＢＭがある場合、その幅を従来よりも狭く形成するように構成でき、画素の開口率を向上させることができる。この場合、画素電極ＰＸと対向電極ＣＴとの重畳部をドレイン信号線ＤＬ上に位置づけられるように構成していることから、前記ブラックマトリクスＢＭの幅はドレイン信号線ＤＬの幅よりも小さく構成することができる。
【００４９】
図３に示した画素において、その薄膜トランジスタＴＦＴは半導体を非晶質（アモルファス）のものとしたものであるが、いわゆるポリシリコンと称される半導体層からなる薄膜トランジスタＴＦＴを備えるものであってもよい。このことは、後述の実施例においても同様である。
【００５０】
また、図３に示した画素は、基板ＳＵＢ２側にドレイン信号線ＤＬに重畳するようにしてブラックマトリックスＢＭを形成したものを示したが、該ブラックマトリックスＢＭはドレイン信号線ＤＬに重畳して形成されていなくてもよい。このことは、後述の実施例においても同様である。
【００５１】
また、図３に示した画素は、ゲート信号線ＧＬの場合と同様、ドレイン信号線ＤＬ側においても、該ドレイン信号線ＤＬを境にして隣接する画素のそれぞれの画素電極ＰＸを前記ドレイン信号線ＤＬに重畳させ、対向電極ＣＴにおいて前記ドレイン信号線ＤＬを被うようにして形成したものである。しかし、このような構成は、ゲート信号線ＧＬ側において採用し、ドレイン信号線ＤＬ側において採用しないようにしてもよい。ドレイン信号線ＤＬの幅はゲート信号線ＧＬの幅に対して極めて狭いからである。このことは、後述の実施例においても同様である。逆に、本実施例で説明した構造を、ゲート信号線ＧＬ側において採用せず、ドレイン信号線ＤＬ側において採用するようにしてもよい。
【００５２】
なお、実施例１で説明した画素の構成では、説明を簡単にするため、基板ＳＵＢ１、基板ＳＵＢ２のそれぞれの液晶側において最上層となる配向膜を省略して示している。このことは、後述の実施例においても同様である。
【００５３】
〈実施例２〉
図５は、本発明の第２実施例の液晶表示装置の一例を説明する平面図であり、図３と対応した図となっている。また、図５のVI−VI線における断面図を図６に、VII（ａ）−VII（ａ）線における断面図を図７（ａ）に、VII（ｂ）−VII（ｂ）線における断面図を図７（ｂ）に示している。なお、図６は、基板ＳＵＢ２とともに断面を示している。
【００５４】
図３の場合と比較して大きく異なる構成は、画素電極ＰＸと対向電極ＣＴの層構造における配置関係が逆になっていることにある。すなわち、薄膜トランジスタＴＦＴを被って形成される保護膜ＰＡＳの上面に対向電極ＣＴが形成され、さらに、この対向電極ＣＴをも被って形成される絶縁膜ＩＮ上に画素電極ＰＸが形成される構成となっている。この場合、液晶ＬＣ側に電界を発生させるため、下層の対向電極ＣＴは面状の透明導電膜で構成され、上層の画素電極ＰＸは複数の並設された線状部を有する透明導電膜で構成されている。
【００５５】
さらに、詳述すると、前記対向電極ＣＴは、当該画素を画する前記ゲート信号線ＧＬおよびドレイン信号線ＤＬを跨って隣接する他の画素にまで及んで形成されている。このため、前記対向電極ＣＴは、各画素領域において薄膜トランジスタＴＦＴと画素電極ＰＸとの電気的接続を図る後述のスルーホールＴＨの領域を回避し（対向電極ＣＴの輪郭を符号ＣＴ（ＯＬ）で示す）、表示領域ＡＲ（図２参照）の全域に形成されるようになっている。
【００５６】
また、前記画素電極ＰＸは、画素領域ごとに独立して形成され、複数の並設された線状部の周辺の端部を接続する枠部ＰＸ（ＦＲ）、ＰＸ（ＦＲ'）を備えて構成されている。各線状部からなる電極を電気的に接続させるためである。
【００５７】
図６に示すように、当該画素とゲート信号線ＧＬを境にして隣接する他の画素において、当該画素の画素電極ＰＸの前記ゲート信号線ＧＬ側の枠部ＰＸ（ＦＲ）は該ゲート信号線ＧＬの当該画素側の辺に重畳して（図中ｏｖｒで示す）形成され、他の画素の画素電極ＰＸの前記ゲート信号線ＧＬ側の枠部ＰＸ（ＦＲ）は該ゲート信号線ＧＬの前記他の画素側の辺に重畳して（図中ｏｖｒで示す）形成されている。
【００５８】
これにより、ゲート信号線ＧＬを境にして互いに隣接するある画素の画素電極ＰＸと他の画素の画素電極ＰＸとの間の隙間部を小さく構成できるとともに、該隙間部を前記ゲート信号線ＧＬ上に位置づけることができるようになる。このことは、前記ゲート信号線ＧＬを間にして隣接する画素のそれぞれの画素電極ＰＸとの間に発生する電界（すなわち、隣の画素の画素電極ＰＸとの間に発生する電界）の領域の範囲を狭めることになる。また、この隙間部をゲート信号線ＧＬで遮光することができる。このことから、図６に示すように、基板ＳＵＢ２に前記ゲート信号線ＧＬと重畳して配置されるブラックマトリックス（遮光膜）ＢＭは、互いに隣接する画素電極ＰＸの隙間部を被うのみで充分となり、その幅ｗは、少なくともゲート信号線ＧＬの幅Ｗよりも小さな幅で形成することができるようになる。
【００５９】
なお、前記画素電極ＰＸは、絶縁膜ＩＮおよび保護膜ＰＡＳに形成されたスルーホールＴＨを通して薄膜トランジスタＴＦＴのソース電極ＳＴ（パッド部ＰＤ）に接続されている。この場合、前記対向電極ＣＴは該スルーホールＴＨの形成領域を回避して形成されていることは上述した通りである。
【００６０】
また、図７（ｂ）に示すように、当該画素とドレイン信号線ＤＬを境にして隣接する他の画素において、当該画素の画素電極ＰＸの前記ドレイン信号線ＤＬ側の枠部ＰＸ（ＦＲ'）は該ドレイン信号線ＤＬの当該画素側の辺に重畳して（符号ｏｖｒ'で示す）形成され、他の画素の画素電極ＰＸの前記ドレイン信号線ＤＬ側の枠部ＰＸ（ＦＲ'）は該ドレイン信号線ＤＬの前記他の画素側の辺に重畳して（符号ｏｖｒ'で示す）形成されている。
【００６１】
これにより、ドレイン信号線ＤＬを境にして互いに隣接するある画素の画素電極ＰＸと他の画素の画素電極ＰＸとの間の隙間部を小さく構成できるとともに、該隙間部を前記ドレイン信号線ＤＬ上に位置づけることができるようになる。このことは、前記ドレイン信号線ＤＬを間にして隣接する画素のそれぞれの画素電極ＰＸとの間に発生する電界（すなわち、隣の画素の画素電極ＰＸとの間に発生する電界）の領域の範囲を狭めることになる。また、この隙間部をドレイン信号線ＤＬで遮光することができる。このことから、図７（ｂ）では図示省略しているが、基板ＳＵＢ２に前記ドレイン信号線ＤＬと重畳して配置されるブラックマトリックス（遮光膜）ＢＭがあれば、該ブラックマトリックスＢＭは、前記各画素電極ＰＸの隙間部を被うのみで充分となり、その幅は、少なくともドレイン信号線ＤＬの幅よりも小さな幅で形成することができるようになる。
【００６２】
尚、本実施例においても、ゲート信号線ＧＬ側では重畳部ｏｖｒを有する構成とし、ドレイン信号線ＤＬ側では重畳部ｏｖｒ'を有しない構成としてもよい。逆に、ゲート信号線ＧＬ側では重畳部ｏｖｒを有しない構成とし、ドレイン信号線ＤＬ側では重畳部ｏｖｒ'を有する構成としてもよい。
【００６３】
以上、本発明を実施例を用いて説明してきたが、これまでの各実施例で説明した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更可能である。また、それぞれの実施例で説明した構成は、互いに矛盾しない限り、組み合わせて用いてもよい。
【図面の簡単な説明】
【００６４】
【図１】本発明の液晶表示装置の実施例１における要部を示す断面図である。
【図２】本発明の液晶表示装置の概略を示す平面図である。
【図３】本発明の液晶表示装置の実施例１における画素の平面図である。
【図４】図３のIV（ａ）−IV（ａ）線における断面図、IV（ｂ）−IV（ｂ）線における断面図である。
【図５】本発明の液晶表示装置の実施例２における画素の平面図である。
【図６】図５のVI−VI線における断面図である。
【図７】図５のVII（ａ）−VII（ａ）線における断面図、VII（ｂ）−VII（ｂ）線における断面図である。
【符号の説明】
【００６５】
ＳＵＢ１、ＳＵＢ２……基板、ＳＬ……シール材、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＣＬ……対向電圧信号線、ＳＣＮ（Ｈｅ）、ＳＣＮ（Ｖ）……半導体装置、ＴＦＴ……薄膜トランジスタ、ＰＸ……画素電極、ＣＴ……対向電極、ＧＩ、ＩＮ……絶縁膜、ＰＡＳ……保護膜、ＬＣ……液晶、ＢＭ……ブラックマトリックス、ＦＩＬ……カラーフィルタ、ＣＴ（ＦＲ）……枠部（対向電極の）、ＰＸ（ＦＲ）……枠部（画素電極の）、ＡＳ……半導体層、ＤＴ……ドレイン電極、ＳＴ……ソース電極、ＰＤ……パッド部。
【図１】
2009223245.tif 000003
【図２】
2009223245.tif 000004
【図３】
2009223245.tif 000005
【図４】
2009223245.tif 000006
【図５】
2009223245.tif 000007
【図６】
2009223245.tif 000008
【図７】
2009223245.tif 000009