(57)【要約】【課題】導電膜による薄膜層の撓みの影響を抑制するステンシルマスクを製造するのに好適なステンシルマスク製造方法を提供することを目的とする。【解決手段】少なくとも、支持層と、前記支持層上に設けたエッチングストッパ層と、前記エッチングストッパ層上に設けた薄膜層と、を備えた基板を用意する工程と、前記基板の支持層を研磨する工程と、前記基板の薄膜層に貫通孔パターンを形成する工程と、前記支持層に開口部を設け、支持層とする工程と、前記基板の全面に導電膜を形成する工程と、を有することを特徴とするステンシルマスク製造方法である。【選択図】図１
2009224353.tif 000002
【特許請求の範囲】
【請求項１】
支持層と、前記支持層上に設けたエッチングストッパ層と、前記エッチングストッパ層上に設けた薄膜層と、を備えた基板を用意する工程と、
前記基板の支持層を研磨する工程と、
前記支持層に開口部を設ける工程と、
前記基板の薄膜層に貫通孔パターンを形成する工程と、
前記基板に導電膜を形成する工程と、
を有することを特徴とするステンシルマスク製造方法。
【請求項２】
請求項１に記載のステンシルマスク製造方法であって、
基板の支持層を研磨する工程は、支持層の厚みを５２５μｍ以下にまで研磨する工程であること
を特徴とするステンシルマスク製造方法。
【請求項３】
支持層に支持された薄膜部と、
前記薄膜部に形成された貫通孔パターンと、
前記支持層および前記薄膜部の表面に形成された導電膜と、を備え、
前記支持層の厚みは５２５μｍ以下であること
を特徴とするステンシルマスク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はステンシルマスク製造方法及びステンシルマスクに関する。
【背景技術】
【０００２】
微細パターンを形成するための電子線リソグラフィーの研究開発が盛んに行われている。かかるリソグラフィ技術の中でも特にパターンの微細化に好適な方法として、電子線を用いた部分一括露光法と呼ばれる直接描画法が注目されている。
【０００３】
近年、これら直接描画技術は量産技術としての導入も進んでおり、要求される技術の内容も微細化にとどまらず、描画するパターン形状の種類の増加に伴い、転写マスクに予め形成しておくべきパターン数の増加ということにまで及んでいる。これらのリソグラフィーに用いる転写マスクは、加工性や強度の点からシリコン基板及びシリコン薄膜に酸化シリコン膜を挟み込んだ構造を有するＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ）基板を用い、シリコン基板面に開口部を設けることで露出した自立シリコン薄膜（以下、開口部を設けた薄膜部分を薄膜層と記す）に転写貫通パターンを形成したものである（例えば、特許文献１参照）。
【０００４】
このようなステンシルマスクは、シリコン支持層及びシリコン薄膜部が導電性を有しないため、そのままでは電子線を照射した際にマスクが帯電（チャージアップ）する現象が生じ、電子線が偏向したり、帯電の程度によっては転写マスク交換時に薄膜層が破壊されるなどの問題も生じる。
【０００５】
この問題を解決するため、ステンシルマスクの表面に導電膜を形成し、該マスクに導電性を持たせる方法が開示されている（例えば、特許文献２参照）。
【特許文献１】特開平１０−１３５１０３号公報
【特許文献２】特開平０８−２４０９０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、パターンの微細化が進むにつれて、目的のパターン寸法を得るためには薄膜層を薄膜化しなければならず、その結果、導電膜の応力に薄膜層が耐えられなくなり、薄膜層が変形（撓む）し、パターンの寸法精度、位置精度を悪化させるという問題が発生している。
【０００７】
これは、導電膜を薄膜層の裏面の開口部全体に均一な膜厚で成膜できなくなったことが原因である。特に、支持層と裏面薄膜層の開口部との分端部では、支持層の側壁により、導電膜材料の付着障害が起こり、導電膜の厚さを中央部分と同じ膜厚に維持できない。
【０００８】
その結果、裏面薄膜層の導電膜の膜厚が基部付近で薄くなって均一とならず、表裏で応力の均衡が取れないために薄膜層が変形（撓む）するという問題がある。
【０００９】
そこで、本発明は上記問題点に鑑みなされたもので、導電膜による薄膜層の変形の影響を抑制するステンシルマスクを製造するのに好適なステンシルマスク製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
請求項１の発明は、支持層と、前記支持層上に設けたエッチングストッパ層と、前記エ
ッチングストッパ層上に設けた薄膜層と、を備えた基板を用意する工程と、前記基板の支持層を研磨する工程と、前記支持層に開口部を設ける工程と、前記基板の薄膜層に貫通孔パターンを形成する工程と、前記基板に導電膜を形成する工程と、を有することを特徴とするステンシルマスク製造方法である。
【００１１】
請求項２の発明は、請求項１に記載のステンシルマスク製造方法であって、基板の支持層を研磨する工程は、支持層の厚みを５２５μｍ以下にまで研磨する工程であることを特徴とするステンシルマスク製造方法である。
【００１２】
請求項３の発明は、支持層に支持された薄膜部と、前記薄膜部に形成された貫通孔パターンと、前記支持層および前記薄膜部の表面に形成された導電膜と、を備え、前記支持層の厚みは５２５μｍ以下であることを特徴とするステンシルマスクである。
【発明の効果】
【００１３】
本発明のステンシルマスク製造方法によれば、導電膜を形成以前に支持層を研磨し支持層の厚みを小さくすることにより、導電膜形成の際に支持層の側壁による導電膜材料の付着障害が低減される結果、支持層の薄膜部側の基部まで均一に導電膜を形成することができる。したがって、導電膜を裏面全体に均一に形成できるため、ステンシルマスクの変形（撓み）を抑制することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明のステンシルマスクについて、説明する。
【００１５】
図１（ａ）は、本発明の支持層が開口部で垂直形状を有するステンシルマスクの一例の断面模式図である。本発明のステンシルマスク図１（ａ）は、貫通パターンが形成された薄膜層部５を持ち、その表面に導電性を有する導電膜４が成膜されている。本発明では、このステンシルマスクの支持層１の厚みを５２５ｕｍと薄くすることにより、支持層と薄膜層５の段差を低くすることができる。その結果、薄膜層５の裏面に成膜される導電膜４の膜厚分布を支持層の基部まで均一にすることができ、導電膜４が成膜された薄膜層５の変形（撓み）を抑制することができる。
【００１６】
本発明のステンシルマスクは、支持層の厚みが薄く形成されているため、裏面薄膜層の基部にも導電膜が形成され、薄膜層表裏の応力の均衡をとることができ、薄膜層の変形（撓み）を抑えることが可能である。
また、支持層の材料は、研磨可能な材料であれば適用することができる。例えば、ダイヤモンド、シリコン、サファイアなどの材料を用いてもよい。
【００１７】
また、特に、支持層の厚みは５２５μｍ以下にまで研磨することが好ましい。図２に、支持層の厚み（横軸）と薄膜層の最大変形（撓み）量（縦軸）の関係を示す。図２によれば、７２５μｍ以下、より好ましくは５２５μｍ以下、とすることで、顕著に撓み量が改善される。
【００１８】
また、支持層の厚みは、薄膜部を支持する強度の維持、加工時の基板強度の維持などの観点から２００μｍ以上であることが好ましい。
【００１９】
以下、本発明のステンシルマスク製造方法の一例について説明する。
【００２０】
まず、支持層１にエッチングストッパ層を介して接合された薄膜層５を有する基板を用意し（図１（ｃ））、該基板の支持層に開口部を設け、貫通孔を形成する（図１（ｂ））。
【００２１】
支持層の加工にはドライエッチングを用い、支持層と裏面薄膜層の開口部との分端部を垂直形状となるように加工してもよい。支持層と裏面薄膜層の開口部との分端部を垂直形状となるように加工することにより、支持層に傾斜がある場合と比べて、薄膜層の領域を大きくすることが出来、パターン数を増やすことができる。
【００２２】
このとき、支持層と裏面薄膜層の開口部との分端部が垂直形状であると、支持層の側壁による導電膜材料の付着障害の問題はより顕著である。このため、本発明のステンシルマスク製造方法は、支持層と裏面薄膜層の開口部との分端部を垂直形状となるように加工する場合、特に、好適に作用する。
【００２３】
次に、支持層を研磨する。支持層１の厚みは、導電膜４を成膜した際に撓みが発生しないように５２５μｍ以下とするのが望ましい。研磨する方法としては、例えば、メカニカルケミカルポリッシング法（ＣＭＰ法）などを用いてもよい。
【００２４】
また、支持層１を研磨する際には薄膜層５の損傷を防ぐために、薄膜層５の表裏に保護膜を塗布するのが好ましい。例えば、保護膜には、塗布しやすくまた剥離しやすい有機系レジストなどを用いてもよい。
【００２５】
次に、支持層１を研磨した基板に、導電膜４を成膜する。導電膜４の膜厚は導電性が取れる程度の膜厚であればよい。また、導電膜は導通が取れればそれで足るものであり、例えば、金属薄膜などを形成してよい。
【００２６】
導電膜は適宜公知の薄膜形成方法を用いてよい。例えば、成膜方法として、スパッタ法蒸着法、ＣＶＤ法、メッキ法などを用いてもよい。特に、スパッタ法は、薄膜の付着力が強いことが知られており、本発明のステンシルマスク製造方法に用いるのに好ましい。
【００２７】
また、金属薄膜を形成する場合、スパッタする金属種は密着性が高く、導電性の高いＴｉ、Ｐｔ、Ｐｄ、Ｍｏなどが望ましい。
【００２８】
また、導電膜を成膜する以前に、研磨後の基板を洗浄してもよい。例えば、洗浄は、半導体分野で一般的に利用されているＲＣＡ洗浄を用いてもよい。
【実施例】
【００２９】
まず、膜厚１０ｕｍのシリコン薄膜層３と厚み７２５ｕｍの支持層１からなるＳＯＩ基板（図１（ｃ））を用いて、開口部を形成し、薄膜層部５には貫通パターン６を作製した（図１（ｂ））。また、支持層の開口部はドライエッチング法を用いて垂直形状とした。
【００３０】
次に、研磨の衝撃から薄膜層を保護するために基板の表面と裏面に保護膜として厚膜フォトレジストを塗布した。表面は研磨する際に平面性が求められるため、塗布にはスピンコート法を利用した。裏面は研磨を行なう支持層表面への塗布を避けるために、薄膜層部５のみに滴下して塗布した。
【００３１】
次に、ＣＭＰ法を用いて支持層１を２３０ｕｍ研磨し、支持層１の厚みを４９５ｕｍとした。
【００３２】
次に、研磨後、水洗することで研磨カスを除去した。次に、硫酸過水でフォトレジストを剥離した。次に、ＲＣＡ洗浄を用いて微小異物の除去を行った。
【００３３】
次に、スパッタ法を用いて導電膜４を成膜した。導電膜４にはＰｔを使用し、膜厚は表
面、裏面ともに７０ｎｍとした。
【００３４】
上記工程で作製した導電膜４を成膜したステンシルマスク（図１（ａ））の薄膜層の変形（撓み）量を測定したところ、最大部で３．５ｕｍであった。
【００３５】
一方、研磨をせず支持層が７２５ｕｍであり、上記と同一条件で表面／裏面にＰｔ導電膜を７０ｎｍ成膜したところ、薄膜層の変形（撓み）量は、最大部で１４．８ｕｍであった。
【００３６】
また、支持層を２００ｕｍ研磨して支持層を５２５ｕｍとし、上記と同一条件で表面／裏面にＰｔ導電膜を７０ｎｍ成膜したところ、薄膜層の変形（撓み）量は、最大部で５．７ｕｍであった。
【００３７】
以上の結果を図２にまとめて示す。
【００３８】
図２より、支持層が７２５μｍの場合と比して、支持層を４９５ｕｍと薄くすることで、薄膜層の変形（撓み）量は７６％低減されたことが示された。
【００３９】
また、図２より、５２５μｍ以下とすることで、顕著に撓み量が改善されることが示された。
【図面の簡単な説明】
【００４０】
【図１】（ａ）〜（ｃ）本発明になるステンシルマスクの製造工程の概略を説明する断面図である。
【図２】支持層の厚み（横軸）と薄膜層の最大変形（撓み）量（縦軸）の関係を説明する図である。
【符号の説明】
【００４１】
１…支持層、
２…エッチングストッパ層、
３…薄膜層、
４…導電膜、
５…薄膜部（薄膜層）
６…貫通パターン
【図１】
2009224353.tif 000003
【図２】
2009224353.tif 000004