(57)【要約】      （修正有）【課題】対向電極とメモリ層との間のインタフェースの障害に内在する欠点を改善した強誘電記録担体を提供する。【解決手段】記録担体１は、基板２と、前記基板２上に堆積されかつデータ読取り及び／又は書込みデバイスの電極と共に動作するように意図される対向電極３と、これらデータを格納することができかつ前記対向電極３と隣接する第１の面４ａを提示する少なくとも１つの強誘電メモリ層４と、を備える。前記対向電極３は、グラファイトまたは非晶質ダイヤモンド形態の炭素、イオン性炭化物を除く金属または非金属元素の炭化物、及びこれらの混合物より成るグループから選ばれる炭質を含む物質で製造される。【選択図】図４
2009117023.tif 000002
【特許請求の範囲】
【請求項１】
データ記録担体（１）であって、
基板（２）と、
前記基板上に堆積され、炭質を含む物質で製造され、かつデータを読取り及び／又は書き込むためのデバイスの電極と共に動作するように意図される対向電極（３）と、
これらデータを格納することができ、かつ前記対向電極と隣接する第１の面（４ａ）を提示する少なくとも１つの強誘電メモリ層（４）と、
を備え、
前記炭質は、グラファイト形態の炭素、非晶質ダイヤモンド形態の炭素（「ＤＬＣ」）、イオン性炭化物を除く金属または非金属元素の炭化物、及びこれらの混合物より成るグループから選ばれることを特徴とするデータ記録担体（１）。
【請求項２】
前記対向電極（３）は、０．１Ｓ／ｍ〜１００Ｓ／ｍの範囲の導電性を示すことを特徴とする、請求項１記載の記録担体（１）。
【請求項３】
前記対向電極（３）は、前記炭質のみから成ることを特徴とする、請求項１または２記載の記録担体（１）。
【請求項４】
前記炭質は、例えば物理気相蒸着によって堆積されるグラファイト形態の炭素から成ることを特徴とする、請求項１から３の一項に記載の記録担体（１）。
【請求項５】
前記炭質は、例えば化学気相蒸着またはプラズマエンハンスド化学気相蒸着（「ＰＥＣＶＤ」）によって堆積される非晶質ダイヤモンド（「ＤＬＣ」）形態の炭素から成ることを特徴とする、請求項１から３の一項に記載の記録担体（１）。
【請求項６】
前記炭質は、好ましくはチタン、ジルコニウム、タングステン及びハフニウムより成るグループから選ばれる金属元素の少なくとも１つの炭化物から成ることを特徴とする、請求項１から３の一項に記載の記録担体（１）。
【請求項７】
前記炭質は、好ましくはシリコンまたはボロンである非金属元素の少なくとも１つの炭化物から成ることを特徴とする、請求項１から３の一項に記載の記録担体（１）。
【請求項８】
前記対向電極（３）は、１０ｎｍ〜５００ｎｍの範囲、好ましくは実質的に１００ｎｍに等しい厚さを示すことを特徴とする、先の請求項のうち一項に記載の記録担体（１）。
【請求項９】
前記強誘電メモリ層（４）は、化学式Ｐｂ（Ｚｒｘ，Ｔｉ１−ｘ）Ｏ３のＰＺＴセラミック、タンタル酸リチウム（ＬｉＴａＯ３）、タンタル酸カリウム（ＫＴａＯ３）、ルテニウム酸ストロンチウム（ＳｒＲｕＯ３）、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、および、ニオブ酸リチウム（ＬｉＮｂＯ３）とこれらとの混合物より成るグループから選ばれる、少なくとも１つの強誘電化合物をベースとすることを特徴とする、先の請求項のうち一項に記載の記録担体（１）。
【請求項１０】
前記記録担体（１）はさらに、
前記第１の面（４ａ）とは反対側の前記強誘電メモリ層（４）の第２の面（４ｂ）を、具体的には前記読取り及び／又は書込みデバイスに対する外的汚染及び機械的磨耗から保護するように意図される保護層（５）を備え、
前記保護層は、前記メモリ層の漏れ電流に依存する１Ｓ／ｍ未満の導電性を示し、好ましくは１０−４Ｓ／ｍ未満であることを特徴とする、先の請求項のうち一項に記載の記録担体（１）。
【請求項１１】
前記保護層（５）は、例えば化学気相蒸着、物理気相蒸着、またはプラズマエンハンスド化学気相蒸着によって堆積される炭素から成ることを特徴とする、請求項１０記載の記録担体（１）。
【請求項１２】
前記保護層（５）は、非晶質ダイヤモンド形態の炭素から成り、好ましくはプラズマエンハンスド化学気相蒸着によって堆積されることを特徴とする、請求項１１記載の記録担体（１）。
【請求項１３】
前記保護層（５）は、５ｎｍ未満の厚さを示すことを特徴とする、請求項１０から１２の一項に記載の記録担体（１）。
【請求項１４】
記録システムであって、
データ記録担体（１）と、
前記担体の少なくとも１つの強誘電メモリ層（４）の特性を局部的に修正することができるマイクロチップのアレイを有するタイプのデータ読取り及び／又は書込みデバイスと、を備え、
前記記録担体は、先の請求項のうち一項に定義されているようなものであることを特徴とする記録システム。
【請求項１５】
前記強誘電メモリ層（４）は、前記電極及び前記対向電極（３）により伝送される前記デバイスの電気負荷に応答して逆圧電効果を示すように適合され、前記メモリ層の状態が、これらの負荷に対するその機械的応答を検出することによって検出されることを特徴とする、請求項１４記載の記録システム。
【請求項１６】
前記強誘電メモリ層（４）は、前記デバイスの共振回路により発生される励振に応答して電気キャパシタンスの変動を示すように適合され、前記メモリ層の状態が、これらの変動を検出することによって検出されることを特徴とする、請求項１４記載の記録システム。
【請求項１７】
請求項１から１３の一項に記載の記録担体（１）を製造する方法であって、化学気相蒸着、物理気相蒸着、またはプラズマエンハンスド化学気相蒸着によって、前記メモリ層（４）の前記第１の面（４ａ）上へ前記対向電極（３）を形成する材料を堆積する工程を含むことを特徴とする製造方法。
【請求項１８】
化学気相蒸着、物理気相蒸着、またはプラズマエンハンスド化学気相蒸着によって、前記第１の面（４ａ）の反対側の前記メモリ層（４）の前記第２の面（４ｂ）上へ、前記保護層（５）を引き続き堆積する工程をさらに含み、
当該保護層（５）は、具体的には、この第２の面を、前記読取り及び／又は書込みデバイスに対する外的汚染及び機械的磨耗から保護するように意図され、かつ１Ｓ／ｍ未満の導電性を示し、好ましくは１０−４Ｓ／ｍ未満であることを特徴とする、請求項１７記載の製造方法。
【請求項１９】
前記保護層（５）は、高周波プラズマによってエンハンスされる炭素の化学気相蒸着を介して適用され、好ましくは非晶質ダイヤモンド形態であることを特徴とする、請求項１８記載の製造方法。
【請求項２０】
これら２つの堆積の各々に先行して、前記メモリ層（４）の第１の面（４ａ）及び／又は第２の面（４ｂ）を、接着インタフェースの平面性を確実にする機械的研磨により準備し、さらには、化学攻撃またはエッチングにより、有機的に汚染された任意の下位層をそこから抽出することを特徴とする、請求項１８または１９記載の製造方法。
【請求項２１】
前記対向電極（３）を形成する材料を、好ましくはシリコン製である前記基板（２）上へ堆積するステップと、
このようにして前記対向電極で上面を覆った前記基板上へ、前記強誘電メモリ層（４）の外縁部を追加するステップと、
前記外縁部の厚さを、例えば１００ｎｍ未満の厚さに従って低減し、前記メモリ層４を得るステップと、
前記メモリ層上へ前記保護層（５）を堆積するステップとを本質的に含むことを特徴とする、請求項２０記載の製造方法。
【請求項２２】
ａ）前記メモリ層（４）を構成するように意図される強誘電担体層（４’）内に、水素イオン及び／又はヘリウムイオンを埋め込むステップと、
ｂ）前記担体層の表面に前記対向電極（３）を形成する材料を堆積し、前記対向電極を前記メモリ層の前記第１の面（４ａ’）へ接着するステップと、
ｃ）このようにして前記対向電極で上面を覆った前記担体層を、好ましくはシリコン製である前記基板（２）上への圧力により、前記対向電極が前記基板へ接着するように転写するステップと、
ｄ）拡張により前記イオンを止める障壁面に沿って前記担体層（４’）を破壊し、前記第２の面（４ｂ）内で境界を成し、且つ、例えば５０ｎｍ未満の低減された厚さを有する前記メモリ層（４）を得るステップと、
ｅ）前記第２の面上へ前記保護層（５）を堆積し、前記記録担体（１）を得るステップと、を本質的に含むことを特徴とする、請求項２０記載の製造方法。
【請求項２３】
ステップｃ）において、前記対向電極上に予め１０ｎｍ〜１００ｎｍの範囲の厚さのシリカ層を堆積し、前記対向電極（３）と前記基板（２）との向上した接着性を得ることを特徴とする、請求項２２記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電メモリ層を有するタイプのデータ記録担体、その製造方法、及びこれを組み込むマイクロチップ記録システムに関する。本発明は、具体的には、高い記憶容量を要求するコンピュータベースのアプリケーションまたはマルチメディアアプリケーションに適用される。
【背景技術】
【０００２】
様々なデータ記録技術は、「大容量記憶装置」（例えば、ハードディスク、光ディスク）及び「動的メモリ」（例えば、ダイナミックランダムアクセスメモリ「ＤＲＡＭ」、フラッシュメモリ、他）という用語を使用して概ね分類され、動的メモリはまた、機械的な素子が使用されない限りにおいて「固体メモリ」とも呼ばれる。これらの領域の周辺には、所謂マイクロチップ型の別の種類のメモリが存在し、その動作は、集積されたマイクロメカニカル素子に依存する。表面密度及びアクセス手段の並列化は、これらマイクロチップメモリを、「ローミング」デバイス、或いは大容量の固定デバイスにおいても予期されるような、小さい容積に大容量を含むアプリケーションへ傾倒させる。
【０００３】
これらマイクロチップメモリは、先端がナノ寸法のマイクロ寸法チップによる記録担体への情報の書込みに依存し、このことが、担体の表面特性が局部的に修正されることを可能にする。このように、０．１５テラビット／ｃｍ２に等しい、またはこれを上回る記憶密度をも達成しようという期待がある。論文［１］に提示されているように、ＩＢＭグループは特に、加熱されたマイクロチップが密度約０．１５テラビット／ｃｍ２のオーダのナノホールを形成することができるプラスチック媒体を開発している。この熱に関する技術の重大な欠点は、その高いエネルギー消費にある。
【０００４】
既知の電気的な記録技術の中では、エネルギー消費の面で有益なパフォーマンスを示す相変化材料を使用するもの（論文［２］参照）に言及することができると思われるが、その消去プロセスは未だ立証されていない。この事例では、それは、マイクロチップによって指定される記録担体の一領域に及ぶジュール効果（電気的モード）により修正される、メモリ材料の結晶状態である。この材料の表面の結晶状態は、その局部的な導電性を検出することにより読取られる。
【０００５】
また、ナノ寸法領域の形態で、持続的かつ可逆的に情報を格納するための、強誘電材料をベースとするデータ記録媒体の使用も知られている。記憶密度及び「サイクル性（ｃｙｃｌａｂｉｌｉｔｙ）」に関して極めて有望であるこの技術は、印加された電界が消失した後に電気分極状態を保持することができるという、強誘電材料の双安定性の性質を使用する。現在、幾つかの手順を使用して強誘電メモリの状態の（再）読取りが行われている。
【０００６】
論文［３］の冒頭に記述されている第１の手順は、圧電応答によって、即ち、電気的な刺激に対するメモリ領域の機械的な応答を分析することによって、メモリの状態を検出することから成る。メモリの状態は、このメモリの所謂「アップ」または「ダウン」状態に依存して、妨害的な電気負荷と共に、同相または反対位相として出現する。このアプローチは、例えば、化学式Ｐｂ（Ｚｒｘ，Ｔｉ１−ｘ）Ｏ３のＰＺＴセラミック、タンタル酸リチウム（ＬｉＴａＯ３）及びニオブ酸リチウム（ＬｉＮｂＯ３）に見出される強誘電材料の圧電作用を活用する。
【０００７】
第２の手順は、マイクロチップ下方のキャパシタンスの変動を検出することから成り、この変動は、論文［４］に記述されているように、強誘電状態の変化に関連づけられる。このアプローチは、典型的には１．５テラビット／ｃｍ２のオーダの最も高い記憶密度を与えると思われることから有益である。
【０００８】
強誘電担体における情報の記録、（再）読取り及び書込みに関して、圧電的または容量的といったどのような検出モードが予見されるにせよ、強誘電メモリ層の直下に導電性の対向電極を配置することが必要である。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、強誘電メモリ層を使用するこれら既知の記録技術は、次のような重大な欠点を示す。
【００１０】
強誘電メモリ層を使用するこれらの技術の第１の欠点は、強誘電メモリ層の下方に一般に使用される金属製の対向電極が、典型的にはアルミニウムまたはクロムをベースとしていて、これが強誘電材料とのインタフェースにおいて「汚染」プロセスを発生させる場合があり、このインタフェースが可能な限り密接でなければならないという事実にある。具体的には、これらの金属の酸化された状態は、実質的には大きいがしかし、使用する（双極子型及びイオン分極型の）強誘電材料のそれと比べて低い電気感受率を示すインタフェース層（例えばニオブ酸リチウムまたはタンタル酸リチウムをベースとする）を、強誘電層に接触して出現させる。そうなれば、このインタフェース層が、マイクロチップによって印加される電界をスクリーニングすることで、その動作（読取り及び書込み双方について）の効力を制限し、このことが、対向電極とメモリ層との間のインタフェースのこの障害を軽減するために、オペレータに、マイクロチップと対向電極との間により高い電圧を使用することを強要することが分かる。
【００１１】
強誘電メモリ層を使用するこれらの技術の第２の欠点は、メモリ層のフリーな表面（「スマートカット」法によってフリー化されたもの（論文［６］参照）、または他に研磨により得られるもの等）が化学的に、具体的には水の存在によって（同じく論文［４］参照）汚染される場合があり、この汚染が、結果的にマイクロチップと強誘電層との間の静電接触を弱めるという事実にある。そのうえ、これらのメモリ層は、概して、機械的磨耗の比較的早い中心要素である。
【００１２】
本発明の目的は、基板と、前記基板上に堆積され、炭質を含む物質で製造され、かつデータを読取り及び／又は書き込むためのデバイスの電極と共に動作するように意図される対向電極と、これらデータを格納することができ、かつ前記対向電極と隣接する第１の面を提示する少なくとも１つの強誘電メモリ層と、を備え、先に述べた欠点、具体的には、対向電極とメモリ層との間のインタフェースの障害に内在する欠点を改善することを可能にするデータ記録担体を提供することにある。
【課題を解決するための手段】
【００１３】
この目的のために、前記炭質は、グラファイト形態の炭素、非晶質ダイヤモンド形態の炭素（「ＤＬＣ」）、イオン性炭化物を除く金属または非金属元素の炭化物、及びこれらの混合物より成るグループから選ばれる。
【００１４】
本発明に係る記録担体の対向電極に使用されるこの炭質が、この対向電極と強誘電メモリ層との間のインタフェースの前述の障害または「汚染」を回避することを可能にし、かつ結果的に、本発明に係る読取り／書込みデバイスのマイクロチップにより印加される電界の妨げになり得ない点は留意されるであろう。これに伴って、マイクロチップと記録担体との間で、比較的低減された電圧での動作を可能とする。
【００１５】
好ましくは、前記対向電極は主に前記炭質から成り、より好ましくは、この炭質のみから成る。
【００１６】
有利には、この炭質を含む前記対向電極は、０．１Ｓ／ｍ〜１００Ｓ／ｍの範囲の導電性を示すことが可能である。
【００１７】
この対向電極用の導電性のように比較的低減された導電性では、この対向電極のコンダクタンスはさほど高くないが、このことは、本発明に係る記録担体におけるデータの記録、読取り及び書込み機能に対しては、これら機能がそもそも静電的に動作するため、悪影響を及ぼさない点は留意されるであろう。
【００１８】
本発明の第１の例示的な実施形態によれば、前記炭質は、その全ての化学結合形式（即ち、ｓｐ２またはｓｐ３混成）の炭素から成る。
【００１９】
よって、使用される炭素は、例えば物理気相蒸着（「ＰＶＤ」：「Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ」）によって堆積されるグラファイト形態であってもよく、または他の、例えば化学気相蒸着（「ＣＶＤ」：「Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ」）もしくはプラズマエンハンスド化学気相蒸着（「ＰＥＣＶＤ」：「Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ」）によって堆積される非晶質ダイヤモンド（「ＤＬＣ」：「ダイヤモンドライクカーボン」）形態の炭素であってもよい。この炭素は、低減された割合で存在するニッケル、クロム、銀、シリコンまたはボロン等の導電元素を担っていれば、より高い導電性を与えられることが可能である。
【００２０】
本発明の第２の例示的な実施形態によれば、前記炭質は、好ましくはチタン、ジルコニウム、タングステン及びハフニウムより成るグループから選ばれる金属元素の少なくとも１つの炭化物から成り、または他に、非金属元素、好ましくはシリコンまたはボロンの少なくとも１つの炭化物から成る。
【００２１】
本発明の別の特徴によれば、前記対向電極は、有利には１０ｎｍ〜５００ｎｍの範囲、好ましくは実質的に１００ｎｍに等しい厚さを示すことが可能である。
【００２２】
本発明の別の特徴によれば、前記強誘電メモリ層は、有利には、化学式Ｐｂ（Ｚｒｘ，Ｔｉ１−ｘ）Ｏ３のＰＺＴセラミック、タンタル酸リチウム（ＬｉＴａＯ３）、タンタル酸カリウム（ＫＴａＯ３）、ルテニウム酸ストロンチウム（ＳｒＲｕＯ３）、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、および、ニオブ酸リチウム（ＬｉＮｂＯ３）とこれらとの混合物より成るグループから選ぶことができる少なくとも１つの強誘電化合物をベースとする。上記に関わらず、このメモリ層を具現するために、他の任意の既知の強誘電材料を使用することができることは留意されるであろう。
【００２３】
有利には、記録担体はさらに、前記第１の面とは反対側の前記強誘電メモリ層の第２の面を、具体的には前記読取り及び／又は書込みデバイスに対する外的汚染及び機械的磨耗から保護するように意図される保護層を備えることができ、前記保護層は、前記メモリ層の漏れ電流に依存する１Ｓ／ｍ未満の導電性を示し、好ましくは１０−４Ｓ／ｍ未満である。
【００２４】
本発明に係る保護層が、メモリ層のフリーな表面の（具体的には、外部の水分による）化学的な汚染を回避することを可能にし、これにより、読取り／書込みデバイスのマイクロチップと、本発明に係る記録担体との間の静電接触に不利益を与えないことを可能にする点は留意されるであろう。メモリ層を化学攻撃から保護することに加えて、この保護層は、マイクロチップとの電気接触を促進させるのと同時に、強誘電層の機械的磨耗を遅らせるようにも設計される。
【００２５】
本発明の別の特徴によれば、前記保護層は、例えば化学気相蒸着、物理気相蒸着、またはプラズマエンハンスド化学気相蒸着によって堆積される純粋な状態の炭素から成ってもよく、かつ有利には、この保護層は、非晶質ダイヤモンド形態の炭素から成り、好ましくはプラズマエンハンスド化学気相蒸着によって堆積される。
【００２６】
また有利には、前記保護層は、５ｎｍ未満の厚さを示してもよい。留意されるであろうが、この極度に低減される厚さは、対応するデバイスによる記録担体の読取り／書込み動作に不利益を与えないことを可能にする。
【００２７】
本発明に係るデータ記録システムは、データ記録担体と、前記担体の少なくとも１つの強誘電メモリ層の特性を局部的に修正することができるマイクロチップのアレイを有するタイプのデータ読取り及び／又は書込みデバイスと、を備え、この記録担体は先に定義したようなものであることを特徴とする。
【００２８】
また、本発明によると、（強誘電領域のフリッピングを引き起こす）電界が、マイクロチップと対向電極との間に通常的に印加されることは留意されるであろう。従って、これらは、電界が情報項目を書き込むべく強力（即ち、材料の抗電界より強力であり得る）であるように、強誘電材料の何れかの側に存在し、かつ互いに可能な限り近接していなければならない。
【００２９】
本発明の別の特徴によれば、前記強誘電メモリ層は、有利には、前記電極及び前記対向電極により伝送される前記デバイスの電気負荷に応答して逆圧電効果を示す（前述の論文［３］参照）ように適合されてもよく、よって、前記メモリ層の状態が、これらの負荷に対するその機械的応答を検出することによって検出される。
【００３０】
変形例として、本発明に係る前記強誘電メモリ層は、前記デバイスの共振回路により発生される励振に応答して電気キャパシタンスの変動を示すように適合されてもよく、よって、前記メモリ層の状態が、これらの変動を検出することによって検出される（前述の論文［４］参照）。
【００３１】
一般に、本発明に係る記録担体が、マイクロチップ型の読取り及び／又は書込みデバイスによるその使用に限定されないこと、かつ、本発明のこの担体が、例えばダイナミックランダムアクセスメモリ（「ＤＲＡＭ」）またはフラッシュメモリを形成する、固体または動的メモリ型のデータ記録システムへ適用されることが可能であることは留意されるであろう。
【００３２】
先に定義したような記録担体を製造するための本発明に係る方法は、化学気相蒸着、物理気相蒸着、またはプラズマエンハンスド化学気相蒸着によって、前記メモリ層の第１の面上へ前記対向電極を形成する材料を堆積する工程を含む。
【００３３】
本発明の別の特徴によれば、本方法は、化学気相蒸着、物理気相蒸着、またはプラズマエンハンスド化学気相蒸着によって、前記第１の面の反対側の前記メモリ層の第２の面上へ、保護層を引き続き堆積する工程をさらに含み、当該保護層は、具体的には、この第２の面を読取り及び／又は書込みデバイスに対する外的汚染及び機械的磨耗から保護するように意図され、かつ１Ｓ／ｍ未満の導電性を示し、好ましくは１０−４Ｓ／ｍ未満である。
【００３４】
有利には、前記保護層は、好ましくは非晶質ダイヤモンド形態の炭素の化学気相蒸着を介して適用され、この堆積は、高周波プラズマによってエンハンスされる。
【００３５】
本発明の別の特徴によれば、これら２つの堆積の各々に、即ち対向電極及び保護層の各堆積に先行して、有利には、メモリ層の前記第１の面及び／又は第２の面を、接着インタフェースの平面性を確実にする機械的研磨（例えば、「ＣＭＰ」技術：「Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ」、即ち、メカノケミカル平坦化または研磨）によって準備し、次に、化学攻撃またはエッチング（例えば、「ＲＩＥ」技術：「反応性イオンエッチング」、即ち、化学反応性のプラズマエンハンスドエッチングまたは他の「ＲＦエッチ」、即ち高周波を使用するエッチング）によって、有機的に汚染された任意の下位層をそこから抽出する。
【００３６】
本発明の第１の実施形態によれば、本製造方法は、
前記対向電極を形成する材料を、好ましくはシリコン製である前記基板上へ堆積するステップと、
このようにして前記対向電極で上面を覆ったこの基板上へ、前記強誘電メモリ層の外縁部を追加するステップと、
この外縁部の厚さを、例えば１００ｎｍ未満の厚さに従って低減し、前記メモリ層を得るステップと、
前記メモリ層上へ前記保護層を堆積するステップとを本質的に含む。
【００３７】
本発明の第２の実施形態によれば、本製造方法は、
ａ）前記メモリ層を構成するように意図される強誘電担体層内に、水素イオン及び／又はヘリウムイオンを埋め込むステップと、
ｂ）この担体層の表面に対向電極を形成する材料を堆積し、前記対向電極を前記メモリ層の前記第１の面へ接着するステップと、
ｃ）このようにして前記対向電極で上面を覆ったこの担体層を、好ましくはシリコン製である前記基板上への圧力により、前記対向電極が前記基板へ接着するように転写するステップと、
ｄ）拡張により前記イオンを止める障壁面に沿って前記担体層を破壊し、前記第２の面内で境界を成し、且つ、例えば５０ｎｍ未満の低減された厚さを有する前記メモリ層を得るステップと、
ｅ）この第２の面上へ前記保護層を堆積し、本発明に係る記録担体を得るステップとを本質的に含む。
【００３８】
有利には、本発明のこの第２の実施形態による方法は、さらに、ステップｃ）において、前記対向電極と前記基板との向上した接着を得るために、この対向電極上にシリカ層（ＳｉＯ２）の「ＰＥＣＶＤ」または「ＣＶＤ」による先行堆積を含んでもよい。このシリカ層は、好ましくは１０ｎｍ〜１００ｎｍの範囲の厚さを示す。
【００３９】
これまでに述べた本発明の特徴及び他の特徴は共に、添付の図面を参照して、非限定的な例示として提示される本発明の幾つかの例示的な実施形態に関する以下の詳細な説明の記載の解釈により、一層良く理解されるであろう。
【発明を実施するための最良の形態】
【００４０】
図４に示すように、本発明に係るデータ記録担体１は、具体的には、マイクロチップを備えるタイプの読取り及び／又は書込みデバイス（不図示）と共に動作するように意図され、好ましくは次に示す層のスタック、即ち、基板２と、対向電極３と、強誘電メモリ層４と、保護層５とのスタックで形成される。
【００４１】
前記基板２は、例えばシリコン製である。
【００４２】
前記対向電極３は、基板２上へ、好ましくは化学気相蒸着、物理気相蒸着、またはプラズマエンハンスド化学気相蒸着によって堆積され、かつ読取り及び／又は書込みデバイスの電極と共に動作するように意図される。また、この対向電極３は、例えば約１００ｎｍの厚さ及び０．１Ｓ／ｍ〜１００Ｓ／ｍの範囲の導電性を示し、かつ好ましくは炭素（グラファイトまたは非晶質ダイヤモンド形態）またはチタン、ジルコニウム、タングステン、ハフニウム、シリコンまたはボロンの炭化物等の非イオン性炭化物から成る。
【００４３】
前記強誘電メモリ層４は、これらデータを格納することができ、かつ対向電極３と隣接する第１の面４ａを提示する。また、この層４は、例えばＰＺＴセラミック、タンタル酸リチウムまたはタンタル酸カリウム、ルテニウム酸ストロンチウム、チタン酸バリウムまたはチタン酸ストロンチウムまたは他にニオブ酸リチウムで形成される。
【００４４】
前記保護層５は、好ましくは、高周波プラズマによりエンハンスされる、炭素（有利には「ＤＬＣ」炭素、即ち非晶質ダイヤモンド形態の炭素）の化学気相蒸着を介して堆積され、かつ第１の面４ａとは反対側のメモリ層４の第２の面４ｂを、具体的には読取り及び／又は書込みデバイスに対する外的汚染及び機械的磨耗から保護するように意図される。また、この層５は、好ましくは５ｎｍ未満の厚さ及び１０−４Ｓ／ｍ未満の導電性を示し、かつ純粋な炭素、有利には非晶質ダイヤモンド形態の炭素で形成される。
【００４５】
このプラズマエンハンスド化学気相蒸着（「ＰＥＣＶＤ」）方法が、強誘電層４のフリーな表面上へその後堆積する活性炭をフリーにするために、具体的には、メタン等の炭素を含む反応物を、高周波プラズマによってクラッキングする工程を含んでもよい点は留意されるであろう。
【００４６】
また、本願発明を限定しない例示として、物理気相蒸着（「ＰＶＤ」）または化学気相蒸着（「ＣＶＤ」）等の他の炭素堆積方法を実行して、この保護層５を堆積することが可能である点も留意されるであろう。
【００４７】
論文［５］を参照すると、図４に示す記録担体１は、本発明の第１の実施形態に係る次の連続的なステップ、即ち、
対向電極３を形成する材料を、基板２上へ堆積するステップと、
このようにして対向電極３で上面を覆ったこの基板２上へ、強誘電メモリ層４の外縁部を追加するステップと、
この外縁部の厚さを、例えば１００ｎｍ未満の厚さに従って低減し、メモリ層４を得るステップと、
このメモリ層４上へ保護層５を堆積するステップ、とを実行することによって達成され得る。
【００４８】
論文［６］を参照すると、図４に示す記録担体１は、本発明の第２の実施形態に係る次の連続的なステップ、即ち、
メモリ層４を構成するように意図される強誘電担体層４’内に、予め水素イオン及びヘリウムイオンを埋め込むステップ（このイオン注入ステップは図１には示されていない）と、
担体層４’の表面に対向電極３を形成する材料を堆積し、図１に示すように、対向電極３をこの層４’の第１の面４ａ’へ接着するステップと、
このようにして対向電極３で上面を覆ったこの担体層４’を、基板２上への圧力により、対向電極３が前記基板２上へ図２に示すように接着するように転写するステップ（図１の矢印Ａ参照）であり、有利には、対向電極３上に予め１０〜１００ｎｍ厚さのシリカ層を堆積することを条件として指定し、対向電極３と基板２との向上した接着性を得るステップと、
インプラントされたイオンを止める障壁面に沿って担体層４’を破壊し、第２の面４ｂ内で境界を成し、且つ、例えば５０ｎｍ未満の厚さを有するメモリ層４を得るステップ（図３参照）と、
この第２の面４ｂ上へ保護層５を堆積し、図４に示す記録担体１を得るステップと、を実行することによって達成され得る。
【００４９】
本発明に係る記録担体１の製造に使用する製造モードが第１のモードであるか第２のモードであるかに関わらず、メモリ層４の第１の面４ａ及び第２の面４ｂは、有利には、前述の対向電極３及び保護層５の堆積に先行して、接着インタフェースの平面性を確実にする機械的研磨により準備され、さらには、化学攻撃またはエッチングにより、有機的に汚染された任意の下位層がそこから抽出されることは留意されるであろう。
【００５０】
引用論文リスト
[1] The “Millipede” - More than one thousand tips for future AFM data storage, P. Vettiger, M. Despont, U. Drechsler, U. Durig, W. Haberle, M.I. Lutwyche, H.E Rothuizen, R. Stutuz, R. Widmer, G.K. Binnig, IBM J. Res. Develop. Vol. 44 (3) May 2000, pp. 323-340.
[2] Electrical Probe Storage using a Joule effect in Phase Change Media, S. Gidon, O. Lemonnier, B. Rolland, O. Bichet and C. Dressler, Y. Samson, Applied Physics Letters, Vol. 85, (26), December 2004.
[3] Local poling of ferroelectric polymers by scanning force microscopy, P. Guthner and K. Dransfeld, Appl. Phys. Lett. 61 (9), p.1137, 1992.
[4] Observation of Surface Polarization Distribution Using Temperature-Controlled Scanning Nonlinear Dielectric Microscopy, Koya OHARA, Yasuo CHO, Jpn. J. Appl. Phys. p. 4630, vol. 43, No. 7B (2004).
[5] Tbit/inch2ferroelectric data storage based on scanning nonlinear dielectric microscopy, Yasuo Cho, Kenjiro Fujimoto, Yoshiomi Hiranaga, Yasuo Wagatsuma, Applied Physics Letters, Vol. 81, 23 2002.
[6] Integration of Single-Crystal LiNbO3 Thin Film on Silicon by Laser Irradiation and Ion Implantation-Induced Layer Transfer, Young-Bae Park, Bumki Min, Kerry J. Vahala, Harry A. Atwater, Adv. Mater. 2006, 18, pp. 1533-1536.
【図面の簡単な説明】
【００５１】
【図１】図１は、本発明の第２の実施形態に係る記録担体の製造方法の一ステップを示す概略図であり、対向電極が重ねられた強誘電担体層である基板上のアッセンブリを断面で示す。
【図２】図２は、図１の組立てステップにより得られる中間スタックを示す概略断面図である。
【図３】図３は、図２の中間スタック上へ実行される、本発明のこの第２のモードに係る方法の後続ステップの結果を示す概略断面図である。
【図４】図４は、図３のスタック上へ保護層を堆積する後続ステップを実行することにより、本発明のこの第２のモードにより最終的に得られる記録担体を示す概略断面図である。
【図１】
2009117023.tif 000003
【図２】
2009117023.tif 000004
【図３】
2009117023.tif 000005
【図４】
2009117023.tif 000006
【外国語明細書】
2009117023000001.pdf
2009117023000002.pdf
2009117023000003.pdf
2009117023000004.pdf