(57)【要約】【課題】ＥＣＣ訂正不能エラーによりリトライ処理が発生してもスループット低下を抑止しリーダビリティーを確保する情報再生装置を提供する。【解決手段】本発明の情報再生装置によると、メモリにはＡＤＣ出力がそのままバッファリングされている。したがって、訂正不能通知をトリガにしてバッファリングを停止すると、メモリ上には再生不能となったデータが保持されていることになる。通常のリトライでは、ターゲット領域を再度読み出すためにシークと回転待ちといった待ち時間が生じるが、メモリのアドレスを切り替えるだけで瞬時にターゲット領域のＡＤＣデータを取り出すことができるため、ピックアップのシークや回転待ち時間なしでリトライ処理ができるためスループットを向上させることが可能となる。【選択図】図２
2009245489.tif 000002
【特許請求の範囲】
【請求項１】
任意の情報記録媒体からの読み出し信号をデジタル化して出力するＡＤＣ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）と、
前記ＡＤＣからの出力をバッファリングして出力するメモリと、
前記ＡＤＣからの出力と、前記メモリからの出力との、いずれか一方を選択的に出力するセレクタと、
所定の動作パラメータに基づいて、前記セレクタからの出力を２値化して２値化データを出力するリードチャネル回路と、
前記２値化データを復調し、ＥＣＣ（Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｎｇ  Ｃｏｄｅ）誤り訂正を行った上で出力し、さらに前記誤り訂正の状態を出力するデコーダと、
前記誤り訂正の状態を監視し、かつ、前記メモリと、前記セレクタと、前記リードチャネル回路と、前記デコーダとを制御するシステムコントローラと
を具備し、
前記誤り訂正が正常に動作している状態において、前記セレクタは、前記ＡＤＣからの出力を出力し、
前記誤り訂正が訂正不能である状態において、前記システムコントローラは、仮想リトライ処理を行い、
前記仮想リトライ処理において、
前記メモリは、前記バッファリングを中断し、かつ、既にバッファリングされた信号を出力し、
前記セレクタは、前記メモリからの出力を出力し、
前記リードチャネル回路は、前記動作パラメータを変更する
情報再生装置。
【請求項２】
請求項１に記載の情報再生装置において、
前記ＡＤＣは、周波数が前記読み出し信号とは非同期なサンプリングクロック信号を入力し、
前記リードチャネル回路は、
前記読み出し信号に同期したクロック信号を生成出力するデジタルＰＬＬ
を具備し、
前記動作パラメータは、
前記デジタルＰＬＬの特性パラメータ
を含む
情報再生装置。
【請求項３】
請求項２に記載の情報再生装置において、
前記サンプリングクロック信号を生成出力するクロック生成器
をさらに具備し、
前記システムコントローラは、前記クロック生成器を制御することによって、前記サンプリングクロック信号の発振周波数発振周波数を制御可能であり、
前記メモリと、前記リードチャネル回路と、前記デコーダとの動作速度は、前記サンプリングクロック信号に基づいて変化する
情報再生装置。
【請求項４】
請求項１〜３のいずれかに記載の情報再生装置において、
前記リードチャネル回路は、前記仮想リトライ処理において、前記メモリから出力される信号を、前記メモリにバッファリングされた際とは逆順で再生する
情報再生装置。
【請求項５】
請求項１〜４のいずれかに記載の情報再生装置において、
前記メモリのサイズは、１ＥＣＣブロックより長い
情報再生装置。
【請求項６】
請求項１〜５のいずれかに記載の情報再生装置において、
前記情報記録媒体として光ディスクを用いる
光ディスク装置。
【請求項７】
（ａ）ＡＤＣにおいて、任意の情報記録媒体からの読み出し信号をデジタル化して出力するステップと、
（ｂ）メモリにおいて、前記ＡＤＣからの出力をバッファリングして出力するステップと、
（ｃ）セレクタにおいて、前記ＡＤＣからの出力と、前記メモリからの出力との、いずれか一方を選択的に出力するステップと、
（ｄ）リードチャネル回路において、所定の動作パラメータに基づいて、前記セレクタからの出力を２値化して２値化データを出力するステップと、
（ｅ）デコーダにおいて、前記２値化データを復調し、ＥＣＣ誤り訂正を行った上で出力し、さらに前記誤り訂正の状態を出力するステップと、
（ｆ）システムコントローラにおいて、前記誤り訂正の状態を受け、かつ、前記メモリと、前記セレクタと、前記リードチャネルと、前記デコーダとを制御するステップと
を具備し、
前記ステップ（ｃ）は、
（ｃ−１）前記セレクタにおいて、前記誤り訂正が正常に動作している状態においては前記ＡＤＣからの出力を出力するステップ
を具備し、
前記ステップ（ｆ）は、
（ｆ−１）前記システムコントローラにおいて、前記誤り訂正が訂正不能である状態においては仮想リトライ処理を行うステップ
を具備し、
前記ステップ（ｂ）は、
（ｂ−１）前記メモリにおいて、前記仮想リトライ処理においては前記バッファリングを停止し、かつ、既にバッファリングされた信号を出力するステップ
を具備し、
前記ステップ（ｃ）は、
（ｃ−２）前記セレクタにおいて、前記仮想リトライ処理においては前記メモリからの出力を出力するステップ
をさらに具備し、
前記ステップ（ｄ）は、
（ｄ−１）前記リードチャネル回路において、前記仮想リトライ処理においては前記動作パラメータを変更するステップ
を具備する
情報再生方法。
【請求項８】
請求項７に記載の情報再生方法において、
前記ステップ（ａ）は、
（ａ−１）前記ＡＤＣにおいて、周波数が前記読み出し信号とは非同期なサンプリングクロック信号を入力するステップ
をさらに具備し、
前記ステップ（ｄ）は、
（ｄ−２）前記リードチャネル回路が具備するデジタルＰＬＬにおいて、前記読み出し信号に同期したクロック信号を生成出力するステップ
をさらに具備し、
前記動作パラメータは、
前記デジタルＰＬＬの特性パラメータ
を含む
情報再生方法。
【請求項９】
請求項８に記載の情報再生装置において、
（ｇ）クロック生成器において、前記サンプリングクロック信号を生成出力するステップ
をさらに具備し、
前記ステップ（ｆ）は、
（ｆ−２）前記システムコントローラにおいて、前記クロック生成器を制御することによって、前記サンプリングクロック信号の発振周波数を制御するステップ
をさらに具備し、
前記ステップ（ｂ）は、
（ｂ−２）前記メモリにおいて、動作速度を前記サンプリングクロック信号に基づいて変化するステップ
をさらに具備し、
前記ステップ（ｄ）は、
（ｄ−３）前記リードチャネル回路において、動作速度を前記サンプリングクロック信号に基づいて変化するステップ
をさらに具備し、
前記ステップ（ｅ）は、
（ｅ−１）前記デコーダにおいて、動作速度を前記サンプリングクロック信号に基づいて変化するステップ
を具備する
情報再生方法。
【請求項１０】
請求項７〜９のいずれかに記載の情報再生方法において、
前記ステップ（ｄ）は、
（ｄ−４）前記リードチャネル回路において、前記仮想リトライ処理においては前記メモリから出力される信号を、前記メモリにバッファリングされた際とは逆順で再生するステップ
をさらに具備する
情報再生方法。
【請求項１１】
請求項７〜１０のいずれかに記載の情報再生方法において、
前記メモリのサイズは、１ＥＣＣブロックより長い
情報再生方法。
【請求項１２】
請求項７〜１１のいずれかに記載の情報再生方法において、
前記情報記録媒体として光ディスクを用いる
光ディスク再生方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報再生装置および光ディスク装置と、その情報再生方法および光ディスク再生方法とに係り、特に、エラー訂正を行う情報再生装置および光ディスク装置と、その情報再生方法および光ディスク再生方法とに係る。
【背景技術】
【０００２】
近年、デジタルカメラ、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）プレーヤーおよびＤＶＤレコーダーの急速な普及に伴い、音楽データだけではなく映像データを含む大容量のデジタルデータを個人が記録あるいは再生することが一般的になっている。映像情報を保存するために、ＤＶＤ−Ｒ／＋Ｒといった安価なメディアが普及しており、記録後はＤＶＤプレーヤーで再生が可能である。
【０００３】
光ディスク媒体上には同心円状あるいはスパイラル状の案内溝（トラック）が形成されており、微小情報ピットはこのトラックに沿って形成されている。光ディスク装置は、集光したレーザビームをスピンドルモータによって回転するディスク媒体記録面に照射し、集光ビームはディスク面とビーム集光用対物レンズの距離が一定になるようにフォーカシングサーボが、またトラックを追従するようにディスク半径方向に対してトラッキングサーボがかけられる。ディスク上に形成した微小情報ピットにより変化する反射光の明暗や偏光を電気信号として検出し、この再生信号をフィルタリング処理後、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）によって同期クロックを抽出し、この同期タイミングで再生信号をデジタルデータとして識別する。一般にＰＬＬは局所発振器等のアナログ回路を含むシステムである。従ってＬＳＩ（Ｌａｒｇｅ  Ｓｉｚｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）化した場合の歩留まりが悪いが、細かい位相制御が必要なためデジタル化が困難であった。これに対して特許文献２（特開平１０−２７４３５号公報）に示すように、固定周波数でＡ／Ｄ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ）変換後に補間データを生成し、この補間位相を制御することで高い周波数のシステムクロックなしで完全デジタルのＰＬＬを構成することができ、ＬＳＩ化が容易となっている。
【０００４】
一方、光ディスク装置のような可換媒体に情報を記録再生する装置では、ディスク上に付着する埃や傷によって情報が欠落してしまう。このため、ディスク上に記録されている情報は、予め誤り訂正用のパリティ情報が付加されており誤り訂正符号（ＥＣＣ：Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｏｎ  Ｃｏｄｅ）ブロック単位に記録再生を行う。特にＤＶＤの場合では、１８２Ｂｙｔｅ×２０８行で３２ＫＢｙｔｅのＥＣＣブロックを構成する。ここで、各行は１７２Ｂｙｔｅにつき１０Ｂｙｔｅのリードソロモン符号のパリティが、縦方向では１９２Ｂｙｔｅに付き１６Ｂｙｔｅのパリティが、それぞれ付加されている。さらに、ラン長制限符号によって変調されている。再生時には復調処理の後、横方向の誤り訂正（ＰＩ訂正）および縦方向の誤り訂正（ＰＯ訂正）を行う。ＰＩ訂正で全て訂正できた場合にはデータ中に埋め込まれているもう一つのパリティ情報であるＥＣＤ（Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｎｇ  Ｄｅｃｏｄｅｒ）によってチェックを行いエラーなしの場合には次のデータの再生を行う。ＰＩ訂正不能行があるか又はＥＤＣチェックでＮＧとなった場合にはＰＯ訂正を行い、再度ＰＩ訂正をかけて訂正を行う。すなわち、ランダムエラーはＰＩ訂正によって誤り訂正を行い、バーストエラーの場合にはＰＯ訂正を利用することで、リーダビリティーを高めている。
【０００５】
ＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ）に比べるとＤＶＤは記録密度が高いため同じ大きさのディフェクトに対して影響が大きい。そのためＤＶＤの誤り訂正符号の方が強力になっている。それでも、埃、傷の他にドライブ装置への衝撃、記録不良、ピックアップのメカ系の劣化、ピックアップの光学系の劣化などあるいはこれらの複合的な原因により、ＥＣＣ訂正エラー発生を零にすることは不可能である。
【０００６】
図１は、関連技術の固定レートＡＤＣ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）サンプリングによる情報再生装置の構成例を示すブロック図である。この情報再生装置は、ＡＤＣ１と、リードチャネル４と、ＤＥＣ（Ｄｅｃｏｄｅｒ）／ＥＣＣ５と、メモリ６と、システムコントローラ７とを具備する。
【０００７】
ＡＤＣ１の出力は、リードチャネル４の入力に接続されている。リードチャネル４の出力は、ＤＥＣ／ＥＣＣ５の入力に接続されている。ＤＥＣ／ＥＣＣ５の出力は、メモリ６の入力と、システムコントローラ７の入力とに接続されている。メモリ６の出力は、ＤＥＣ／ＥＣＣ５の入力と、システムコントローラ７の入力とに接続されている。システムコントローラの出力は、リードチャネル４の入力と、ＤＥＣ／ＥＣＣ５の入力と、メモリ６の入力とに接続されている。
【０００８】
光ディスクからの再生信号をＡＤＣ１によって固定レートでサンプリングし、デジタルリードチャネル４内の補間型ＰＬＬによって同期タイミングを生成しかつ２値化データを生成する。このデータを受けてデコーダ５は、復調処理と誤り訂正処理を行う。訂正不能となった場合には、システムコントローラ７がリトライ処理を行う。
【０００９】
リトライ処理では、訂正不能エラーを起こしたＥＣＣブロック先頭領域までヘッドを移動させて再度再生動作を行う。その際、サーボ系パラメータやリードチャネル系パラメータの変更を行い、シーク後、回転待ちをしてから再生を行う。最初のリトライで訂正不能となった場合には、一連の処理を繰り返し行うことになる。このため、スループットが低下し、例えば映像再生時などでは画像が乱れたりする場合がある。
【００１０】
これに対して、例えば特許文献１（特開平９−２８２８０９号公報）では、リトライ時の再生速度を低下させると共に、訂正処理能力を通常より強化する設定で再生する方式が開示されている。一般に、低速再生した方が再生信号の信号帯域が狭くなるためＳＮＲを稼ぐことができリーダビリティーが向上する。また、多少処理時間はかかるが誤り訂正能力を上げることで通常再生時に訂正できなかったエラーが訂正可能となる確率が高くなる。必然的にリトライ回数が減り、スループットを上げることができる。
【００１１】
また、特許文献４（特開２００１−２９１３４４号公報）では、ＥＣＣ訂正エラー発生時のリトライ処理で、ＥＣＣブロック全てを再度再生するのではなく、ＰＩエラー訂正不能となった領域のみを再度読み直すことによって、リトライ回数の低減が可能となる。
【００１２】
また、特許文献３（特開２０００−１８２３３０号公報）には、情報再生方法に係る発明が開示されている。
特許文献３発明の情報再生方法は、情報記録媒体から再生ヘッドによってデジタル信号を再生するものである。この情報再生方法は、メモリに再生信号を記憶すると共に、第１の波形等化器によって前記再生信号を波形等化し、適応学習器によって前記第１の波形等化器の等化特性を、適応アルゴリズムを用いて更新する適応学習を行い、前記第１の波形等化器の適応学習動作終了後、前記第１の波形等化器における等化特性の値を第２の波形等化器における等化特性の値として設定し、前記メモリから信号を読み出して前記第２の波形等化器により波形等化を行い、復調器によって前記第２の波形等化器の出力を復調する。
【００１３】
また、特許文献５（再公表ＷＯ２００４／０５３８７３号公報）には、データ記録再生システムに係る発明が開示されている。
特許文献５発明のデータ記録再生システムは、データが畳み込み符号により符号化された記録信号を、パーシャルレスポンスチャネルを通して記録し且つ再生し、再生信号から、尤度情報を用いた反復復号を使用して記データの復号を行うものである。このデータ記録再生システムは、メモリ部と、リトライ判断部とを具備する。ここで、メモリ部は、再生信号を記憶するものである。リトライ判断部は、第１回目の再生による再生信号に基づいて、再度再生が必要か否かを判断するものである。リトライ判断部により、再度再生が必要であると判断された場合には、メモリ部に記憶されている第１回目の再生による再生信号と、再度再生により再生した再生信号の両方又は何れか一方を使用して、データを復号する。
【００１４】
【特許文献１】特開平９−２８２８０９号公報
【特許文献２】特開平１０−２７４３５号公報
【特許文献３】特開２０００−１８２３３０号公報
【特許文献４】特開２００１−２９１３４４号公報
【特許文献５】再公表ＷＯ２００４／０５３８７３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
サーボはずれを伴うＥＣＣエラーに対しては、リトライが必須である。しかし、書き継ぎを行った場合などサーボ動作的には問題ないが、リンキング部分で再生信号にＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）段差や周波数ずれあるいは位相の急激な変動などが発生することが多い。この場合、再生ＰＬＬの同期はずれが主因でＥＣＣエラーが発生することが多い。このため、ＰＬＬ前段のＨＰＦ（Ｈｉｇｈ  Ｐａｓｓ  Ｆｉｌｔｅｒ）のカットオフ周波数あるいはＰＬＬループ帯域を上げて再生性能を犠牲にしてもＰＬＬ同期が維持できるようにパラメータを変更し、リトライ処理を行うことが効果的である。しかしＰＬＬループ帯域を上げると逆に追従不要な変動に引き摺られて同期が外れる場合も存在する。このため、何種類かのパラメータでリトライを行う必要がある。ＨＰＦのカットオフ周波数に関しても同様である。従来、パラメータを何通りか切り換えてリトライ処理を行う場合、シーク、回転待ち、前回再生不能だった領域の再生を繰り返す必要があり、上記関連技術を用いてもリトライ回数を少なくすることはできず、スループットは大幅に低下してしまうという課題があった。
【００１６】
本発明の目的は、ＥＣＣ訂正不能エラーによりリトライ処理が発生してもスループット低下を抑止しリーダビリティーを確保する情報再生装置を提供することである。
【課題を解決するための手段】
【００１７】
本発明による情報再生装置は、ＡＤＣと、メモリと、セレクタと、リードチャネル回路と、デコーダと、システムコントローラとを具備する。ここで、ＡＤＣは、任意の情報記録媒体からの読み出し信号をデジタル化して出力するものである。メモリは、ＡＤＣからの出力をバッファリングして出力するものである。ＡＤＣからの出力と、メモリからの出力との、いずれか一方を選択的に出力するものである。リードチャネル回路は、所定の動作パラメータに基づいて、前記セレクタからの出力を２値化して２値化データを出力するものである。デコーダは、２値化データを復調し、ＥＣＣ誤り訂正を行った上で出力し、さらに誤り訂正の状態を出力するものである。システムコントローラは、誤り訂正の状態を監視し、かつ、メモリと、セレクタと、リードチャネル回路と、デコーダとを制御するものである。また、誤り訂正が正常に動作している状態において、セレクタは、ＡＤＣからの出力を出力する。誤り訂正が訂正不能である状態において、システムコントローラは、仮想リトライ処理を行う。仮想リトライ処理において、メモリは、バッファリングを中断し、かつ、既にバッファリングされた信号を出力し、セレクタは、メモリからの出力を出力し、リードチャネル回路は、動作パラメータを変更する。
【００１８】
本発明による情報再生方法は、（ａ）ＡＤＣにおいて、任意の情報記録媒体からの読み出し信号をデジタル化して出力するステップと、（ｂ）メモリにおいて、ＡＤＣからの出力をバッファリングして出力するステップと、（ｃ）セレクタにおいて、ＡＤＣからの出力と、メモリからの出力との、いずれか一方を選択的に出力するステップと、（ｄ）リードチャネル回路において、所定の動作パラメータに基づいて、セレクタからの出力を２値化して２値化データを出力するステップと、（ｅ）デコーダにおいて、２値化データを復調し、ＥＣＣ誤り訂正を行った上で出力し、さらに誤り訂正の状態を出力するステップと、（ｆ）システムコントローラにおいて、誤り訂正の状態を受け、かつ、メモリと、セレクタと、リードチャネルと、デコーダとを制御するステップとを具備する。ここで、ステップ（ｃ）は、（ｃ−１）セレクタにおいて、誤り訂正が正常に動作している状態においてはＡＤＣからの出力を出力するステップを具備する。ステップ（ｆ）は、（ｆ−１）システムコントローラにおいて、誤り訂正が訂正不能である状態においては仮想リトライ処理を行うステップを具備する。ステップ（ｂ）は、（ｂ−１）メモリにおいて、仮想リトライ処理においてはバッファリングを停止し、かつ、既にバッファリングされた信号を出力するステップを具備する。ステップ（ｃ）は、（ｃ−２）セレクタにおいて、仮想リトライ処理においてはメモリからの出力を出力するステップを具備する。ステップ（ｄ）は、（ｄ−１）リードチャネル回路において、仮想リトライ処理においては動作パラメータを変更するステップを具備する。
【発明の効果】
【００１９】
本発明の情報再生装置によると、メモリにはＡＤＣ出力がそのままバッファリングされている。したがって、訂正不能通知をトリガにしてバッファリングを停止すると、メモリ上には再生不能となったデータが保持されていることになる。通常のリトライでは、ターゲット領域を再度読み出すためにシークと回転待ちといった待ち時間が生じるが、メモリのアドレスを切り替えるだけで瞬時にターゲット領域のＡＤＣデータを取り出すことができるため、ピックアップのシークや回転待ち時間なしでリトライ処理ができるためスループットを向上させることが可能となる。以降、シークおよび回転待ちを伴わないメモリ読み出しのリトライを仮想リトライ、通常のシークを伴うリトライを実リトライと記述し区別する。
【発明を実施するための最良の形態】
【００２０】
添付図面を参照して、本発明による情報再生装置および情報再生方法を実施するための最良の形態を以下に説明する。
【００２１】
図２は、本発明の実施形態である情報再生装置の構成例を示すブロック図である。本実施形態による情報再生装置は、ＡＤＣ１と、第１のメモリ２と、ＳＥＬ（ＳＥＬｅｃｔｏｒ：セレクタ）３と、リードチャネル４と、ＤＥＣ５と、第２のメモリ６と、システムコントローラ７と、ＣＬＫ生成部８とを具備する。
【００２２】
本実施形態による情報再生装置の各構成要素同士の接続関係を説明する。ＡＤＣ１は、外部から再生信号を入力する。ＡＤＣ１の出力は、分岐点ａ＿ｏｕｔを介して、第１のメモリ２の入力と、セレクタ３の入力とに接続されている。第１のメモリ２の出力は、セレクタ３の入力に接続されている。セレクタ３の出力は、リードチャネル４の入力に接続されている。リードチャネル４の２つの出力は、いずれもＤＥＣ５の２つの入力にそれぞれ接続されている。ＤＥＣ５の２つの出力は、第２のメモリ６の入力と、システムコントローラ７の入力とにそれぞれ接続されている。第２のメモリ６における２つの出力は、ＤＥＣ５の入力と、システムコントローラ７の入力とにそれぞれ接続されている。システムコントローラ７の７つの出力は、第１のメモリ２にの入力と、セレクタ３の入力と、リードチャネル４の入力と、ＤＥＣ５の入力と、第２のメモリ６の入力と、ＣＬＫ生成部８の入力と、外部の上位システムへと、それぞれ接続されている。ＣＬＫ生成部８の出力は、クロック信号ｃｌｋとして、ＡＤＣ１と、第１のメモリ２と、リードチャネル４とにそれぞれ接続されている。
【００２３】
本実施形態における情報再生装置の動作例について説明する。例えば、光ディスク上に記録されている微小ピットを光学ヘッドによって読み出した再生信号をＡＤＣ１に入力する。サンプリングクロックは固定発振周波数クロック（ｃｌｋ）とし、ＡＤＣ１入力前段で図示していない帯域制限フィルタによってｃｌｋ周波数の半分の周波数で制限されているものとする。ＡＤＣ１はＰＲＭＬ（Ｐａｒｔｉａｌ  Ｒｅｓｐｏｎｓｅ  Ｍａｘｉｍｕｍ  Ｌｉｋｅｌｉｈｏｏｄ）にて検出することを考えても４〜８ｂｉｔ程度の量子化ビット数で十分である。ＡＤＣ１出力は、セレクタ３に入力されると同時に第１のメモリ２に入力される。通常再生時、セレクタ３からはＡＤＣ１出力がそのまま出力されてリードチャネル４に入力されるが、コントローラ７によって選択信号（ｓｅｌ）によって選択状態を切り替えることができる。
【００２４】
図３は、第１のメモリ２の内部構造を説明するためのブロック図である。第１のメモリ２は、図３に示すようにｃｌｋによってレジスタ２２がシフトするＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ  Ｆａｓｔ−Ｏｕｔ）構造を有し、通常再生時には前段のセレクタ２１は入力ｉｎを選択する。またメモリ長はチャネルクロック相当で１ＥＣＣ以上とし、ＡＤＣ出力がバッファリングされるため、現時刻より前の１ＥＣＣブロック以上のサンプリングデータが保持される。コントローラ７の選択信号（ｒ／ｗ）によってメモリへのデータ書き込みを中断して保持データをリング状に接続して出力することを可能とする。もちろん、ＦＩＦＯ構造ではなく通常メモリとアドレスコントローラによって構成することが可能であるが、ランダムアクセスが不用で高速動作が必要であるためＦＩＦＯ構成の方が扱い易い。また、メモリに保持した情報を順方向に読み出すのではなくＬＩＦＯ（Ｌａｓｔ−Ｉｎ  Ｆｉｒｓｔ−Ｏｕｔ）のような逆順読み出しができる機能を付加していても良い。
【００２５】
リードチャネル４は、入力信号より同期クロック（ｒｃｌｋ）と２値化データ（ｒｄａｔａ）を生成する。ただし、ｒｃｌｋはｃｌｋをゲーティングしたものである。リードチャネル４の再生パラメータ特にリードＰＬＬのループ帯域およびＨＰＦのカットオフ周波数等はコントローラ７によって変更することができる。ｒｄａｔとｒｃｌｋはデコーダ５に入力され、復調処理とＥＣＣ誤り訂正がなされる。誤り訂正を行うためにデータ列は、一旦、第２のメモリ６に展開される。デコーダ５は誤り訂正結果をコントローラ７に通知し、コントローラ７は誤り訂正開始タイミングをデコーダ５に向けて出力する。また、第２のメモリ６上の訂正後データを上位システムに向けて出力することができるものとする。さらに、上述のデジタル回路のマスタクロックを生成するクロックジェネレータ８を設けてコントローラ７によって回路系の動作速度を切り替える機能を設けても良い。アナログＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）を制御するＰＬＬ構成にしてＡＤＣ１におけるサンプリングクロックおよび第１のメモリ２におけるクロックを再生信号に同期したＰＬＬクロックとしても良い。ただしこの場合には、仮想リトライ時にＰＬＬのループ特性を切り替えることはできないため、デジタルＰＬＬ構成の方がリーダビリティーを上げることが可能である。
【００２６】
図４は、図２におけるリードチャネル４の構成例を示すブロック図である。このリードチャネル４は、フィルタ４１と、デジタルＰＬＬ４２と、ＰＲＭＬ４３とを具備する。ここで、デジタルＰＬＬ４２は、リサンプラ４２１と、デコーダ４２２と、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）４２３と、ＮＣＯ（Ｎｕｍｅｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）４２４とを具備する。
【００２７】
このリードチャネル４における各構成要素の接続関係を説明する。フィルタ４１は、外部から信号ｒ＿ｉｎを入力する。フィルタ４１の出力は、リサンプラ４２１の入力に接続されている。リサンプラ４２１の出力は、デコーダ４２２の入力と、ＰＲＭＬ４３の入力とに接続されている。デコーダ４２２の出力は、ＬＰＦ４２３の入力に接続されている。ＬＰＦ４２３の出力は、ＮＣＯ４２４の入力に接続されている。ＮＣＯ４２４の出力は、リサンプラ４２１の入力と、ＰＲＭＬ４３の入力と、外部へとそれぞれ接続されている。ＰＲＭＬ４３の出力は、外部へと接続されいてる。
【００２８】
チャネル非同期の固定レートでサンプルされた再生信号はフィルタ４１によりＤＣレベルの補正、ゲインの補正がなされる。フィルタ４１出力はリサンプラ４２１により入力に同期したクロックによりあたかもサンプリングしたかのような同期化ＲＦ信号が出力される。この同期化ＲＦ信号はＰＲＭＬ３によって最尤検出されて２値データｒｄａｔを出力する。また、リサンプラ４２１出力はデコーダ４２２によって位相誤差に変換されＬＰＦ４２３により平均化されＮＣＯ４２４の発振周波数を制御する。ＮＣＯ４２４からクロック情報と共にリサンプラの補間位置情報が生成されてフィードバック制御を行う。これによってＰＬＬループを構成する。
【００２９】
図５は、本実施形態における情報再生装置の動作を説明するためのタイムチャートである。図中にはＥＣＣブロック単位で記録された情報が読み出されておりシーケンシャルに番号をつけてある。通常再生時において、セレクタ３からはＡＤＣ１出力（ａ＿ｏｕｔ）がそのままｒ＿ｉｎとして出力される一方で、第１のメモリ２にはＡＤＣ１出力がバッファリングされる。第１のメモリ２出力（ｍ＿ｏｕｔ）がａ＿ｏｕｔに比べて遅延しているのは、第１のメモリ２内部が約１．３ＥＣＣブロック長のＦＩＦＯ構成となっているためである。
【００３０】
この図では、ＥＣＣブロック１および２はＥＣＣ訂正ＯＫとなっていて、ブロック３にディフェクトがあり訂正不能となっている場合を想定している。ＥＣＣ訂正処理には時間がかかるため、ブロック４の先頭部分を再生している途中でＥＣＣ訂正ＮＧフラグが立っている。これを受けてコントローラ７は、仮想リトライ処理を行う。
【００３１】
仮想リトライ処理について説明する。まずセレクタ３制御信号ＳＥＬを変化させてメモリ２からの出力をリードチャネル４に入力する。同時にメモリの入出力モード（ｒ／ｗ）を切り換えてメモリ２のデータ更新を中止する。またリードチャネル４の再生パラメータ、例えばＰＬＬのループゲインを変更してメモリデータの再生動作を行う。図では最初の仮想リトライでも訂正ＮＧフラグが立っているが、２回目の仮想リトライではＰＬＬループを再度変更してメモリからの読み出しを行う。この２回目の仮想リトライで訂正ＯＫとなったため、ＳＥＬ、ｒ／ｗおよびＰＬＬループを通常再生値に戻し、仮想リトライを終了する。
【００３２】
仮想リトライ動作中、クロックジェネレータの分周率を切り換えクロック周波数を上げて回路動作速度を高めてもよい。これによって仮想リトライ時のデータ処理時間を短縮させることが可能である。
【００３３】
図６は、本実施形態による情報再生装置における、ピックアップの半径位置の時間経過についてその一例を説明するためのグラフである。図６の時間軸は、図５のそれに対応している。この図の例では、訂正不能エラーが発生した時点でシークバックが発生するが、仮想リトライ処理時間が短いため、転送レートの低下はわずかである。
【００３４】
図７は、仮想リトライの代わりに、関連技術による実リトライを行う場合の、ピックアップの半径位置の時間経過について説明するためのグラフである。実リトライを２回行う図６では、リトライに時間がかかるためにスループットが大幅に低下することを示している。
【００３５】
図８は、書き継ぎなどによるＤＣ段差について説明するための図である。一般に、書き継ぎ部あるいは上書き開始部分では、記録パワー、ストラテジずれ等によって再生信号が変動する場合が多い。図８において、縦軸は、書き継ぎ開始位置におけるＤＣ段差を示している。第２ＥＣＣブロックの先頭にＤＣ段差があるために、順方向仮想リトライ時にＨＰＦのカットオフ周波数を上げてもＥＣＣ先頭の（１）セクタでエラーが発生する可能性が高い。ＨＰＦカットオフ周波数を上げることで別セクタのエラーを増加させる可能性もあり、第２ＥＣＣブロックがＥＣＣ訂正不能となってしまう。これに対してＡＤＣ変換単位でメモリ書き込み方向とは逆順にメモリ情報を再生すると後段で並べ替えは必要となるものの第２ＥＣＣブロックを処理した後でＤＣ段差が現れるためセクタ（１）が良好に再生でき第２ＥＣＣブロックがＥＣＣ訂正可能となる。
【００３６】
ここまで、光ディスク装置にフォーカスして実施例を示してきたが、本発明を光ディスク装置ではなく他の情報再生装置であるＨＤＤや磁気テープ装置に応用することも可能である。特に磁気テープでリトライが発生するとリポジションを繰り返す必要があり、ディスク状記録媒体に比べてテープおよびテープ走行メカ系にストレスがかかるため本発明が有効である。
【００３７】
本発明による第１の効果としては、ＥＣＣ訂正不能エラーによりリトライ処理が発生してもスループット低下を抑えることができる。これは、予めメモリの保持してある再生データを用いてリトライ処理が可能なため、シークおよび回転待ち時間を無視することができるためである。また、リトライ動作時に動作速度を上げることでリトライ処理時間そのものも短縮することが可能である。
【００３８】
本発明による第２の効果としては、リトライ時消費電力を削減することが可能である。これはリトライ時のメカ的なシーク動作が不要となるためである。
【００３９】
本発明は、ディスク等の情報再生装置、特に光ディスクの再生に好適である。
【図面の簡単な説明】
【００４０】
【図１】図１は、関連技術の固定レートＡＤＣサンプリングによる情報再生装置の構成例を示すブロック図である。
【図２】図２は、本発明の実施形態における情報再生装置の構成例を示すブロック図である。
【図３】図３は、本発明の実施形態における第１のメモリの内部構造を説明するためのブロック図である。
【図４】図４は、本発明の実施形態におけるリードチャネル４の構成例を示すブロック図である。
【図５】図５は、本実施形態における情報再生装置の動作を説明するためのタイムチャートである。
【図６】図６は、本実施形態による情報再生装置における、ピックアップの半径位置の時間経過を説明するためのグラフである。
【図７】図７は、仮想リトライの代わりに、関連技術による実リトライを行う場合の、ピックアップの半径位置の時間経過について説明するためのグラフである。
【図８】図８は、書き継ぎなどによるＤＣ段差について説明するための図である。
【符号の説明】
【００４１】
１  Ａ／Ｄ変換器
２  第１のメモリ回路
３  セレクタ
４  デジタルリードチャネル回路
５  復調回路およびＥＣＣ誤り訂正回路
６  （第２の）メモリ回路
７  システムコントローラ
８  クロックジェネレータ
２１  セレクタ
２２  レジスタ
４１  デジタルフィルタ
４２  デジタルＰＬＬ
４３  ＰＲＭＬ
４２１  リサンプラ
４２２  デコーダ
４２３  ＬＰＦ
４２４  ＮＣＯ
【図１】
2009245489.tif 000003
【図２】
2009245489.tif 000004
【図３】
2009245489.tif 000005
【図４】
2009245489.tif 000006
【図５】
2009245489.tif 000007
【図６】
2009245489.tif 000008
【図７】
2009245489.tif 000009
【図８】
2009245489.tif 000010