(57)【要約】      （修正有）【課題】耐熱性の低い基板をベース基板とするＳＯＩ基板で、レーザ光で表面を溶融させることにより、機械的な研磨が不要な半導体装置を提供する。【解決手段】ベース基板１０１、絶縁層１１６、接合層１１４、半導体層１１５を有するＳＯＩ基板に、レーザー光１２２を照射することにより半導体層１１５上面を溶融させ、冷却、固化することで、機械的な研磨を行わなくても、平坦性が優れたＳＯＩ半導体装置を提供できる。また、レーザー光の端部が照射された領域の半導体層は半導体素子として用いずに、レーザー光の端部以外が照射された領域の半導体層を半導体素子として用いることにより、半導体装置の性能を大きく向上することができる。【選択図】図２
2009135453.tif 000002
【特許請求の範囲】
【請求項１】
単結晶半導体基板の主表面にイオンを照射して損傷領域を形成し、
前記単結晶半導体基板の主表面に絶縁層を形成し、
前記絶縁層と、絶縁表面を有する基板とを接合させ、
前記単結晶半導体基板を、前記損傷領域において分離させることにより、前記絶縁表面を有する基板上に単結晶半導体層を形成し、
前記単結晶半導体層の一部の領域にパルスレーザー光を照射することにより、前記単結晶半導体層の欠陥を低減し、且つ、表面の平坦性を向上させ、
前記パルスレーザー光の端部以外が照射された領域の前記単結晶半導体層を用いて半導体素子の活性層を形成することを特徴とする半導体装置の作製方法。
【請求項２】
単結晶半導体基板の主表面にイオンを照射して損傷領域を形成し、
絶縁表面を有する基板上に絶縁層を形成し、
前記単結晶半導体基板と、前記絶縁層とを接合させ、
前記単結晶半導体基板を、前記損傷領域において分離させることにより、前記絶縁表面を有する基板上に単結晶半導体層を形成し、
前記単結晶半導体層の一部の領域にパルスレーザー光を照射することにより、前記単結晶半導体層の欠陥を低減し、且つ、表面の平坦性を向上させ、
前記パルスレーザー光の端部以外が照射された領域の前記単結晶半導体層を用いて半導体素子の活性層を形成することを特徴とする半導体装置の作製方法。
【請求項３】
請求項１又は２において、
前記絶縁層は、有機シランガスを用いて化学気相成長法により形成される絶縁層を含むことを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至３のいずれか一において、
前記絶縁層は、積層構造で形成されることを特徴とする半導体装置の作製方法。
【請求項５】
絶縁表面上に単結晶半導体層を有する半導体基板を用いた半導体装置の作製方法であって、
前記半導体基板は、前記単結晶半導体層の一部の領域にパルスレーザー光が照射されることにより、前記単結晶半導体層の欠陥が低減され、且つ、表面の平坦性が向上されたものであり、
前記パルスレーザー光の端部以外が照射された領域の前記単結晶半導体層を用いて半導体素子の活性層を形成することを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至５のいずれか一において、
前記パルスレーザー光の端部以外における光強度は、前記単結晶半導体層が完全溶融する光強度未満、且つ、完全溶融と部分溶融との境界となる光強度の８５％以上であり、
前記パルスレーザー光の端部における光強度は、前記境界となる光強度の８５％未満であることを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至６のいずれか一において、
前記パルスレーザー光の端部以外が照射された領域の前記単結晶半導体層表面の平均面粗さは１．５ｎｍ未満であり、二乗平方根粗さは２ｎｍ未満であり、
前記パルスレーザー光の端部が照射された領域の前記単結晶半導体層表面の平均面粗さは１．５ｎｍ以上であり、二乗平方根粗さは２ｎｍ以上であることを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至７のいずれか一において、
前記パルスレーザー光の端部以外が照射された領域の前記単結晶半導体層のラマンピークの波数は５２０．４ｃｍ−１以上であり、
前記パルスレーザー光の端部が照射された領域の前記単結晶半導体層のラマンピークの波数は５２０．４ｃｍ−１未満であることを特徴とする半導体装置の作製方法。
【請求項９】
請求項１乃至８のいずれか一において、
前記パルスレーザー光は、エキシマレーザー光であることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項１乃至９のいずれか一において、
前記パルスレーザー光は、線状の形状を有することを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１乃至１０のいずれか一に記載の方法により作製された半導体装置。
【請求項１２】
請求項１１に記載の半導体装置を用いた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置の作製方法、該方法を用いて作製した半導体装置及び電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、半導体回路はもちろんのこと、表示装置等も半導体装置に含まれるものとする。
【背景技術】
【０００３】
近年、バルク状のシリコンウエハに代わり、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。絶縁層上に形成された薄い単結晶シリコン層の特長を生かすことで、集積回路中のトランジスタ同士を完全に分離して形成することができ、また、トランジスタを完全空乏型とすることができるため、高集積、高速駆動、低消費電力など付加価値の高い半導体集積回路が実現できる。
【０００４】
ＳＯＩ基板を製造する方法の１つに、水素イオンの注入と、これによる剥離を組み合わせた、水素イオン注入剥離法が知られている。水素イオン注入剥離法の代表的な工程を以下に示す。
【０００５】
はじめに、シリコンウエハに水素イオンを注入することによって、表面から所定の深さに損傷領域を形成する。次に、ベース基板となる別のシリコンウエハを酸化して酸化シリコン膜を形成する。その後、水素イオンを注入したシリコンウエハと、別のシリコンウエハの酸化シリコン膜とを接合させて、２枚のシリコンウエハを貼り合わせる。そして、加熱処理を行うことにより、損傷領域を劈開面としてウエハを劈開させる。なお、貼り合わせにおける結合力を向上させるため、劈開させる際の加熱処理とは別の加熱処理を行っている。
【０００６】
また、水素イオン注入剥離法を用いて、ガラス基板上に単結晶シリコン層を形成する方法が知られている（例えば、特許文献１参照）。特許文献１では、イオン注入によって形成された欠陥層や、剥離面の数ｎｍ〜数十ｎｍの段差を除去するために、剥離面を機械研磨している。
【特許文献１】特開平１１−０９７３７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ガラス基板はシリコンウエハよりも大面積且つ安価な基板であり、主として、液晶表示装置等の表示装置を製造する際に用いられている。ガラス基板をベース基板として用いることで、大面積で安価なＳＯＩ基板を作製することが可能になる。
【０００８】
しかしながら、ガラス基板には、所定の歪み点が存在し、耐熱性が低い。このため、ガラス基板の耐熱温度を超える温度で加熱することはできず、プロセス温度は歪み点以下に制限されてしまう。つまり、剥離面における結晶欠陥を除去し、表面凹凸を低減する際にも、プロセス温度の制約がある。また、ガラス基板に貼り付けられた単結晶シリコン層からトランジスタを製造するときにも、プロセス温度の制約がある。
【０００９】
また、基板が大型の場合には、使用できる装置や処理方法にも制約が生じる。例えば、特許文献１において示されている剥離面の機械研磨は、加工精度や装置に係るコスト等の観点から、大面積の基板に用いるのは現実的ではない。しかしながら、半導体素子の特性を引き出すためには、剥離面における表面凹凸や半導体層中の欠陥密度を一定以下に抑えておく必要がある。特に、単結晶シリコン層を半導体素子の活性層（例えばトランジスタのチャネル形成領域）として用いる場合には、この点は極めて重要である。
【００１０】
このように、大面積且つ耐熱性の低いガラス基板の如き基板をベース基板として用いる場合には、半導体層の表面凹凸や欠陥密度を抑えることが困難であり、所望の特性を得ることが難しいという問題があった。
【００１１】
上述の問題点に鑑み、耐熱性の低い基板をベース基板とするＳＯＩ基板を用いて高性能な半導体装置を提供することを課題の一とする。または、機械的な研磨を行わずに高性能な半導体装置を提供することを課題の一とする。または、該半導体装置を用いた電子機器を提供することを課題の一とする。
【課題を解決するための手段】
【００１２】
開示する発明では、レーザー光を照射することにより半導体層の平坦性を向上させ、また、半導体層中の欠陥を低減させる。これにより、機械的な研磨を行わずに、高性能な半導体装置を提供することができる。また、レーザー光が照射された領域の中でも、特に優れた特性を有する領域を用いて半導体装置を作製する。具体的には、レーザー光の端部が照射された領域の半導体層は半導体素子として用いずに、レーザー光の端部以外が照射された領域の半導体層を半導体素子として用いる。これにより、半導体装置の性能を大きく向上することができる。また、優れた電子機器を提供することができる。
【００１３】
開示する発明の半導体装置の作製方法の一は、単結晶半導体基板の主表面にイオンを照射して損傷領域を形成し、単結晶半導体基板の主表面に絶縁層を形成し、絶縁層と、絶縁表面を有する基板とを接合させ、単結晶半導体基板を、損傷領域において分離させることにより、絶縁表面を有する基板上に単結晶半導体層を形成し、単結晶半導体層の一部の領域にパルスレーザー光を照射することにより、単結晶半導体層の欠陥を低減し、且つ、表面の平坦性を向上させ、パルスレーザー光の端部以外が照射された領域の単結晶半導体層を用いて半導体素子の活性層を形成することを特徴としている。
【００１４】
また、開示する発明の半導体装置の作製方法の他の一は、単結晶半導体基板の主表面にイオンを照射して損傷領域を形成し、絶縁表面を有する基板上に絶縁層を形成し、単結晶半導体基板と、絶縁層とを接合させ、単結晶半導体基板を、損傷領域において分離させることにより、絶縁表面を有する基板上に単結晶半導体層を形成し、単結晶半導体層の一部の領域にパルスレーザー光を照射することにより、単結晶半導体層の欠陥を低減し、且つ、表面の平坦性を向上させ、パルスレーザー光の端部以外が照射された領域の単結晶半導体層を用いて半導体素子の活性層を形成することを特徴としている。
【００１５】
上記において、絶縁層は、有機シランガスを用いて化学気相成長法により形成される絶縁層を含む構成であっても良い。また、絶縁層は、積層構造で形成されても良い。
【００１６】
開示する発明の半導体装置の作製方法の他の一は、絶縁表面上に単結晶半導体層を有する半導体基板を用いた半導体装置の作製方法であって、半導体基板は、単結晶半導体層の一部の領域にパルスレーザー光が照射されることにより、単結晶半導体層の欠陥が低減され、且つ、表面の平坦性が向上されたものであり、パルスレーザー光の端部以外が照射された領域の単結晶半導体層を用いて半導体素子の活性層を形成することを特徴としている。
【００１７】
上記において、パルスレーザー光の端部以外における光強度は、単結晶半導体層が完全溶融する光強度未満、且つ、完全溶融と部分溶融との境界となる光強度の８５％以上であり、パルスレーザー光の端部における光強度は、境界となる光強度の８５％未満である。また、パルスレーザー光の端部以外が照射された領域の単結晶半導体層表面の平均面粗さは１．５ｎｍ未満であり、二乗平方根粗さは２ｎｍ未満であり、パルスレーザー光の端部が照射された領域の単結晶半導体層表面の平均面粗さは１．５ｎｍ以上であり、二乗平方根粗さは２ｎｍ以上である。また、パルスレーザー光の端部以外が照射された領域の単結晶半導体層のラマンピークの波数（ラマンスペクトルにおけるピーク波数）は５２０．４ｃｍ−１以上であり、パルスレーザー光の端部が照射された領域の単結晶半導体層のラマンピークの波数（ラマンスペクトルにおけるピーク波数）は５２０．４ｃｍ−１未満である。
【００１８】
また、上記において、パルスレーザー光は、エキシマレーザー光であってもよい。また、パルスレーザー光は、線状の形状を有していても良い。また、上記において、パルスレーザー光の照射領域の一部が重なるようにレーザー光を照射しても良い。この場合において、オーバーラップ率は５％以上２０％以下とすることが好ましい。
【００１９】
上述の半導体装置の作製方法を用いて、様々な半導体装置を作製することができる。また、該半導体装置を用いて、様々な電子機器を提供することができる。
【００２０】
なお、上記において、単結晶半導体とは、結晶構造が一定の規則性を持って形成されており、どの部分においても結晶軸が同じ方向を向いている半導体をいうものとする。つまり、欠陥の多少については問わない。
【発明の効果】
【００２１】
開示の発明では、耐熱温度の低い基板を用いつつも、機械的な研磨を行わずに単結晶半導体層の表面凹凸及び欠陥を低減している。これにより、耐熱性の低い基板をベース基板とするＳＯＩ基板を用いて、高性能な半導体装置を提供することができる。また、レーザー光の端部が照射された領域を半導体素子の活性層として用いないことにより、一層の高性能化を図ることができる。また、該半導体装置を用いて様々な電子機器を提供することができる。
【発明を実施するための最良の形態】
【００２２】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下に示す実施の形態の記載内容に限定されず、発明の趣旨から逸脱することなく形態及び詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態や実施例に係る構成は、適宜組み合わせて実施することができる。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
【００２３】
（実施の形態１）
本実施の形態では、半導体装置の作製方法の一例について説明する。
【００２４】
はじめに、半導体装置に用いるＳＯＩ基板の作製方法について、図１乃至３を参照して説明する。
【００２５】
はじめに、ベース基板１０１を用意する（図１（Ａ）参照）。ベース基板１０１には、液晶表示装置など電子工業用に使用されている透光性のガラス基板を用いることができる。ガラス基板としては、歪み点が５８０℃以上（好ましくは、６００℃以上）である基板を用いると良い。また、ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。
【００２６】
なお、ベース基板１０１としては、ガラス基板の他、セラミック基板、石英基板やサファイア基板などの絶縁体でなる絶縁性基板、金属やステンレスなどの導電体でなる導電性基板、シリコンやガリウムヒ素など半導体でなる半導体基板などを用いることもできる。
【００２７】
次に、ベース基板１０１を洗浄し、その上面に１０ｎｍ以上４００ｎｍ以下の厚さの絶縁層１０２を形成する（図１（Ｂ）参照）。絶縁層１０２は単層構造、２層以上の多層構造とすることができる。
【００２８】
絶縁層１０２を構成する膜としては、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化ゲルマニウム、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化酸化ゲルマニウム膜などのシリコンまたはゲルマニウムを組成に含む絶縁膜を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物でなる絶縁膜、窒化アルミニウムなどの金属の窒化物でなる絶縁膜、酸化窒化アルミニウムなどの金属の酸化窒化物でなる絶縁膜、窒化酸化アルミニウムなどの金属の窒化酸化物でなる絶縁膜を用いることもできる。
【００２９】
なお、本明細書において、酸化窒化物とは、その組成において、窒素よりも酸素の含有量が多いものを示し、例えば、酸化窒化シリコンとは、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化物とは、その組成において、酸素よりも窒素の含有量が多いものを示し、例えば、窒化酸化シリコンとは、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、珪素が２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率の合計は１００原子％を超えない。
【００３０】
ベース基板１０１にアルカリ金属やアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むような基板を用いた場合、このような不純物が、ベース基板１０１から、半導体層に拡散することを防止できるような膜を少なくとも１層以上設けることが好ましい。このような膜には、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などがある。このような膜を含ませることで、絶縁層１０２をバリア層として機能させることができる。
【００３１】
例えば、絶縁層１０２を単層構造のバリア層として形成する場合、厚さ１０ｎｍ以上２００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜で形成することができる。
【００３２】
絶縁層１０２をバリア層として機能させ、２層構造とする場合は、例えば、窒化シリコン膜と酸化シリコン膜の積層膜、窒化シリコン膜と酸化窒化シリコン膜の積層膜、窒化酸化シリコン膜と酸化シリコン膜の積層膜、窒化酸化シリコン膜と酸化窒化シリコン膜の積層膜等の構造を採用することができる。なお、前述の２層構造においては、先に記載した膜をベース基板１０１上面に形成される膜（下層の膜）とすることが好ましい。また、上層の膜としては、下層のブロッキング効果の高い膜の内部応力が半導体層に作用しないように、応力を緩和することができるような材料からなる膜を選択することが好ましい。また、上層の厚さは１０ｎｍ以上２００ｎｍ以下、下層の厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。
【００３３】
本実施の形態では、下層を、プロセスガスとしてＳｉＨ４及びＮＨ３を用いてプラズマＣＶＤ法で形成した窒化酸化シリコン膜１０３、上層を、プロセスガスとしてＳｉＨ４及びＮ２Ｏを用いてプラズマＣＶＤ法で形成した酸化窒化シリコン膜１０４とした２層構造を用いる。
【００３４】
図１（Ａ）及び（Ｂ）に示す工程と並行して半導体基板を加工する。まず、半導体基板１１１を用意する（図１（Ｃ）参照）。半導体基板１１１を薄片化した半導体層をベース基板１０１に貼り合わせることで、ＳＯＩ基板が作製される。半導体基板１１１としては単結晶半導体基板を用いることが好ましいが、多結晶半導体基板を用いることもできる。また、シリコン、ゲルマニウム、シリコン−ゲルマニウム、炭化シリコンなどの第４属元素でなる半導体基板を用いることができる。もちろん、ガリウムヒ素、インジウムリンなどの化合物半導体でなる半導体基板を用いてもよい。半導体基板のサイズ等に制限は無いが、例えば、直径５インチ（１２５ｍｍ）、８インチ（２００ｍｍ）、１２インチ（３００ｍｍ）、１８インチ（４５０ｍｍ）等の半導体基板を、適当な大きさ、適当な形状に加工して用いることができる。
【００３５】
次に、半導体基板１１１を洗浄する。そして、その後、半導体基板１１１表面に保護膜１１２を形成する（図１（Ｄ）参照）。保護膜１１２には、イオンを照射する際に半導体基板１１１が不純物により汚染されることを防止する効果や、照射されるイオンの衝撃で半導体基板１１１が損傷することを防止する効果などがある。保護膜１１２は、ＣＶＤ法などを用いて、酸化シリコン、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンなどを堆積させて形成することができる。また、半導体基板１１１を酸化又は窒化することで、保護膜１１２を形成することもできる。
【００３６】
次に、保護膜１１２を介して、電界で加速されたイオンでなるイオンビーム１２１を半導体基板１１１に照射し、半導体基板１１１の表面から所定の深さの領域に損傷領域１１３を形成する（図１（Ｅ）参照）。損傷領域１１３が形成される領域の深さは、イオンビーム１２１の加速エネルギーとイオンビーム１２１の入射角によって制御することができる。イオンの平均侵入深さと同程度の深さ領域に損傷領域１１３が形成される。
【００３７】
上述の損傷領域１１３が形成される深さにより、半導体基板１１１から分離される半導体層の厚さが決定される。損傷領域１１３が形成される深さは５０ｎｍ以上５００ｎｍ以下であり、好ましい厚さの範囲は５０ｎｍ以上２００ｎｍ以下である。
【００３８】
イオンを半導体基板１１１に照射する際には、イオン注入装置やイオンドーピング装置などを用いることができる。イオン注入装置では、ソースガスを励起してイオン種を生成し、生成されたイオン種を質量分離して、所定の質量を有するイオン種を被処理物に注入する。イオンドーピング装置は、プロセスガスを励起してイオン種を生成し、生成されたイオン種を質量分離せずに被処理物に照射する。なお、質量分離装置を備えているイオンドーピング装置では、イオン注入装置と同様に、質量分離を伴うイオンの照射を行うことができる。本明細書において、特に明記しないときは、いずれの装置を用いてイオンの照射を行っても良いこととする。
【００３９】
イオンドーピング装置を用いる場合のイオンの照射工程は、例えば、以下の条件で行うことができる。
・加速電圧  １０ｋＶ以上１００ｋＶ以下（好ましくは３０ｋＶ以上８０ｋＶ以下）
・ドーズ量  １×１０１６／ｃｍ２以上４×１０１６／ｃｍ２以下
・ビーム電流密度  ２μＡ／ｃｍ２以上（好ましくは５μＡ／ｃｍ２以上、より好ましくは１０μＡ／ｃｍ２以上）
【００４０】
イオンドーピング装置を用いる場合、イオン照射工程のソースガスには水素ガスを用いることができる。水素ガス（Ｈ２ガス）を用いることによりイオン種としてＨ＋、Ｈ２＋、Ｈ３＋を生成することができる。水素ガスをソースガスとして用いる場合には、Ｈ３＋を多く照射することが好ましい。Ｈ３＋イオンを多く照射することで、Ｈ＋、Ｈ２＋を照射する場合よりもイオンの照射効率が向上する。つまり、イオン照射に掛かる時間を短縮することができる。また、損傷領域１１３からの分離がより容易になる。また、Ｈ３＋を用いることで、イオンの平均侵入深さを浅くすることができるため、損傷領域１１３をより浅い領域に形成することができる。
【００４１】
イオン注入装置を用いる場合には、質量分離により、Ｈ３＋イオンが注入されるようにすることが好ましい。もちろん、Ｈ２＋を注入してもよい。ただし、イオン注入装置を用いる場合には、イオン種を選択して注入するため、イオンドーピング装置を用いる場合と比較して、イオンの照射効率が低下する場合がある。
【００４２】
イオンドーピング装置を用いる場合は、イオンビーム１２１に、Ｈ＋、Ｈ２＋、Ｈ３＋の総量に対してＨ３＋イオンが７０％以上含まれるようにすることが好ましい。また、Ｈ３＋イオンの割合は８０％以上とすることがより好ましい。このようにＨ３＋の割合を高めておくことで、損傷領域１１３に１×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度で水素を含ませることもが可能である。なお、損傷領域１１３に５×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度で水素を含ませることで、半導体層の分離が容易になる。
【００４３】
イオン照射工程のソースガスには水素ガスの他に、ヘリウムやアルゴンなどの希ガス、フッ素ガスや塩素ガスに代表されるハロゲンガス、フッ素化合物ガス（例えば、ＢＦ３）などのハロゲン化合物ガスから選ばれた一種または複数種類のガスを用いることができる。ソースガスにヘリウムを用いる場合は、質量分離を行わないことで、Ｈｅ＋イオンの割合が高いイオンビーム１２１を作り出すことができる。このようなイオンビーム１２１を用いることで、損傷領域１１３を効率よく形成することができる。
【００４４】
また、複数回のイオン照射工程を行うことで、損傷領域１１３を形成することもできる。この場合、イオン照射工程毎にソースガスを異ならせても良いし、同じソースガスを用いてもよい。例えば、ソースガスとして希ガスを用いてイオン照射を行った後、水素ガスをソースガスとして用いてイオン照射を行うことができる。また、初めにハロゲンガス又はハロゲン化合物ガスを用いてイオン照射を行い、次に、水素ガスを用いてイオン照射を行うこともできる。
【００４５】
以下において、発明の特徴の一とも言えるイオンの照射方法について考察する。
【００４６】
開示の発明では、水素（Ｈ）に由来するイオン（以下「水素イオン種」と呼ぶ）を単結晶半導体基板に対して照射している。より具体的には、水素ガス又は水素を組成に含むガスを原材料として用い、水素プラズマを発生させ、該水素プラズマ中の水素イオン種を単結晶半導体基板に対して照射している。
【００４７】
（水素プラズマ中のイオン）
上記のような水素プラズマ中には、Ｈ＋、Ｈ２＋、Ｈ３＋といった水素イオン種が存在する。ここで、各水素イオン種の反応過程（生成過程、消滅過程）について、以下に反応式を列挙する。
ｅ＋Ｈ→ｅ＋Ｈ＋＋ｅ                         ・・・・・    （１）
ｅ＋Ｈ２→ｅ＋Ｈ２＋＋ｅ                         ・・・・・    （２）
ｅ＋Ｈ２→ｅ＋（Ｈ２）＊→ｅ＋Ｈ＋Ｈ             ・・・・・    （３）
ｅ＋Ｈ２＋→ｅ＋（Ｈ２＋）＊→ｅ＋Ｈ＋＋Ｈ            ・・・・・    （４）
Ｈ２＋＋Ｈ２→Ｈ３＋＋Ｈ                             ・・・・・    （５）
Ｈ２＋＋Ｈ２→Ｈ＋＋Ｈ＋Ｈ２                         ・・・・・    （６）
ｅ＋Ｈ３＋→ｅ＋Ｈ＋＋Ｈ＋Ｈ                     ・・・・・    （７）
ｅ＋Ｈ３＋→Ｈ２＋Ｈ                             ・・・・・    （８）
ｅ＋Ｈ３＋→Ｈ＋Ｈ＋Ｈ                         ・・・・・    （９）
【００４８】
図２７に、上記の反応の一部を模式的に表したエネルギーダイアグラムを示す。なお、図２７に示すエネルギーダイアグラムは模式図に過ぎず、反応に係るエネルギーの関係を厳密に規定するものではない点に留意されたい。
【００４９】
（Ｈ３＋の生成過程）
上記のように、Ｈ３＋は、主として反応式（５）により表される反応過程により生成される。一方で、反応式（５）と競合する反応として、反応式（６）により表される反応過程が存在する。Ｈ３＋が増加するためには、少なくとも、反応式（５）の反応が、反応式（６）の反応より多く起こる必要がある（なお、Ｈ３＋が減少する反応としては他にも（７）、（８）、（９）が存在するため、（５）の反応が（６）の反応より多いからといって、必ずしもＨ３＋が増加するとは限らない。）。反対に、反応式（５）の反応が、反応式（６）の反応より少ない場合には、プラズマ中におけるＨ３＋の割合は減少する。
【００５０】
上記反応式における右辺（最右辺）の生成物の増加量は、反応式の左辺（最左辺）で示す原料の密度や、その反応に係る速度係数などに依存している。ここで、Ｈ２＋の運動エネルギーが約１１ｅＶより小さい場合には（５）の反応が主要となり（すなわち、反応式（５）に係る速度係数が、反応式（６）に係る速度係数と比較して十分に大きくなり）、Ｈ２＋の運動エネルギーが約１１ｅＶより大きい場合には（６）の反応が主要となることが実験的に確認されている。
【００５１】
荷電粒子は電場から力を受けて運動エネルギーを得る。該運動エネルギーは、電場によるポテンシャルエネルギーの減少量に対応している。例えば、ある荷電粒子が他の粒子と衝突するまでの間に得る運動エネルギーは、その間に通過した電位差分のポテンシャルエネルギーに等しい。つまり、電場中において、他の粒子と衝突することなく長い距離を移動できる状況では、そうではない状況と比較して、荷電粒子の運動エネルギー（の平均）は大きくなる傾向にある。このような、荷電粒子に係る運動エネルギーの増大傾向は、粒子の平均自由行程が大きい状況、すなわち、圧力が低い状況で生じ得る。
【００５２】
また、平均自由行程が小さくとも、その間に大きな運動エネルギーを得ることができる状況であれば、荷電粒子の運動エネルギーは大きくなる。すなわち、平均自由行程が小さくとも、電位差が大きい状況であれば、荷電粒子の持つ運動エネルギーは大きくなると言える。
【００５３】
これをＨ２＋に適用してみる。プラズマの生成に係るチャンバー内のように電場の存在を前提とすれば、該チャンバー内の圧力が低い状況ではＨ２＋の運動エネルギーは大きくなり、該チャンバー内の圧力が高い状況ではＨ２＋の運動エネルギーは小さくなる。つまり、チャンバー内の圧力が低い状況では（６）の反応が主要となるため、Ｈ３＋は減少する傾向となり、チャンバー内の圧力が高い状況では（５）の反応が主要となるため、Ｈ３＋は増加する傾向となる。また、プラズマ生成領域における電場（又は電界）が強い状況、すなわち、ある二点間の電位差が大きい状況ではＨ２＋の運動エネルギーは大きくなり、反対の状況では、Ｈ２＋の運動エネルギーは小さくなる。つまり、電場が強い状況では（６）の反応が主要となるためＨ３＋は減少する傾向となり、電場が弱い状況では（５）の反応が主要となるため、Ｈ３＋は増加する傾向となる。
【００５４】
（イオン源による差異）
ここで、イオン種の割合（特にＨ３＋の割合）が異なる例を示す。図２８は、１００％水素ガス（イオン源の圧力：４．７×１０−２Ｐａ）から生成されるイオンの質量分析結果を示すグラフである。なお、上記質量分析は、イオン源から引き出されたイオンを測定することにより行った。横軸はイオンの質量である。スペクトル中、質量１、２、３のピークは、それぞれ、Ｈ＋、Ｈ２＋、Ｈ３＋に対応する。縦軸は、スペクトルの強度であり、イオンの数に対応する。図２８では、質量が異なるイオンの数量を、質量３のイオンを１００とした場合の相対比で表している。図２８から、上記イオン源により生成されるイオンの割合は、Ｈ＋：Ｈ２＋：Ｈ３＋＝１：１：８程度となることが分かる。なお、このような割合のイオンは、プラズマを生成するプラズマソース部（イオン源）と、当該プラズマからイオンビームを引き出すための引出電極などから構成されるイオンドーピング装置によっても得ることが出来る。
【００５５】
図２９は、図２８とは異なるイオン源を用いた場合であって、イオン源の圧力がおおよそ３×１０−３Ｐａの時に、ＰＨ３から生成したイオンの質量分析結果を示すグラフである。上記質量分析結果は、水素イオン種に着目したものである。また、質量分析は、イオン源から引き出されたイオンを測定することにより行った。図２８と同様、横軸はイオンの質量を示し、質量１、２、３のピークは、それぞれＨ＋、Ｈ２＋、Ｈ３＋に対応する。縦軸はイオンの数量に対応するスペクトルの強度である。図２９から、プラズマ中のイオンの割合はＨ＋：Ｈ２＋：Ｈ３＋＝３７：５６：７程度であることが分かる。なお、図２９はソースガスがＰＨ３の場合のデータであるが、ソースガスとして１００％水素ガスを用いたときも、水素イオン種の割合は同程度になる。
【００５６】
図２９のデータを得たイオン源の場合には、Ｈ＋、Ｈ２＋及びＨ３＋のうち、Ｈ３＋が７％程度しか生成されていない。他方、図２８のデータを得たイオン源の場合には、Ｈ３＋の割合を５０％以上（上記の条件では８０％程度）とすることが可能である。これは、上記考察において明らかになったチャンバー内の圧力及び電場に起因するものと考えられる。
【００５７】
（Ｈ３＋の照射メカニズム）
図２８のような複数のイオン種を含むプラズマを生成し、生成されたイオン種を質量分離しないで単結晶半導体基板に照射する場合、単結晶半導体基板の表面には、Ｈ＋、Ｈ２＋、Ｈ３＋の各イオンが照射される。イオンの照射からイオン導入領域形成にかけてのメカニズムを再現するために、以下の５種類のモデルを考える。
１．照射されるイオン種がＨ＋で、照射後もＨ＋（Ｈ）である場合
２．照射されるイオン種がＨ２＋で、照射後もＨ２＋（Ｈ２）のままである場合
３．照射されるイオン種がＨ２＋で、照射後に２個のＨ（Ｈ＋）に分裂する場合
４．照射されるイオン種がＨ３＋で、照射後もＨ３＋（Ｈ３）のままである場合
５．照射されるイオン種がＨ３＋で、照射後に３個のＨ（Ｈ＋）に分裂する場合。
【００５８】
（シミュレーション結果と実測値との比較）
上記のモデルを基にして、水素イオン種をＳｉ基板に照射する場合のシミュレーションを行った。シミュレーション用のソフトウェアとしては、ＳＲＩＭ（ｔｈｅ  Ｓｔｏｐｐｉｎｇ  ａｎｄ  Ｒａｎｇｅ  ｏｆ  Ｉｏｎｓ  ｉｎ  Ｍａｔｔｅｒ：モンテカルロ法によるイオン導入過程のシミュレーションソフトウェア、ＴＲＩＭ（ｔｈｅ  Ｔｒａｎｓｐｏｒｔ  ｏｆ  Ｉｏｎｓ  ｉｎ  Ｍａｔｔｅｒ）の改良版）を用いている。なお、計算の関係上、モデル２ではＨ２＋を質量２倍のＨ＋に置き換えて計算した。また、モデル４ではＨ３＋を質量３倍のＨ＋に置き換えて計算した。さらに、モデル３ではＨ２＋を運動エネルギー１／２のＨ＋に置き換え、モデル５ではＨ３＋を運動エネルギー１／３のＨ＋に置き換えて計算を行った。
【００５９】
なお、ＳＲＩＭは非晶質構造を対象とするソフトウェアではあるが、高エネルギー、高ドーズの条件で水素イオン種を照射する場合には、ＳＲＩＭを適用可能である。水素イオン種とＳｉ原子の衝突により、Ｓｉ基板の結晶構造が非単結晶構造に変化するためである。
【００６０】
図３０に、モデル１乃至モデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図２８の水素イオン種を照射したＳｉ基板中の水素濃度（ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）のデータ）をあわせて示す。モデル１乃至モデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータについては、縦軸を水素原子の密度で表している（左軸）。横軸はＳｉ基板表面からの深さである。実測値であるＳＩＭＳデータと、計算結果とを比較した場合、モデル２及びモデル４は明らかにＳＩＭＳデータのピークから外れており、また、ＳＩＭＳデータ中にはモデル３に対応するピークも見られない。このことから、モデル２乃至モデル４の寄与は、相対的に小さいことが分かる。イオンの運動エネルギーがｋｅＶ程度なのに対して、Ｈ−Ｈの結合エネルギーは数ｅＶ程度に過ぎないことを考えれば、モデル２及びモデル４の寄与が小さいのは、Ｓｉ元素との衝突により、大部分のＨ２＋やＨ３＋が、Ｈ＋やＨに分離しているためと思われる。
【００６１】
以上より、モデル２乃至モデル４については、以下では考慮しない。図３１乃至図３３に、モデル１及びモデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図２８の水素イオン種を照射したＳｉ基板中の水素濃度（ＳＩＭＳデータ）及び、上記シミュレーション結果をＳＩＭＳデータにフィッティングさせたもの（以下フィッティング関数と呼ぶ）を合わせて示す。ここで、図３１は加速電圧を８０ｋＶとした場合を示し、図３２は加速電圧を６０ｋＶとした場合を示し、図３３は加速電圧を４０ｋＶとした場合を示している。なお、モデル１及びモデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータ及びフィッティング関数については、縦軸を水素原子の密度で表している（左軸）。横軸はＳｉ基板表面からの深さである。
【００６２】
フィッティング関数はモデル１及びモデル５を考慮して以下の計算式により求めることとした。なお、計算式中、Ｘ、Ｙはフィッティングに係るパラメータであり、Ｖは体積である。
［フィッティング関数］
＝Ｘ／Ｖ×［モデル１のデータ］＋Ｙ／Ｖ×［モデル５のデータ］
【００６３】
現実に照射されるイオン種の割合（Ｈ＋：Ｈ２＋：Ｈ３＋＝１：１：８程度）を考えればＨ２＋の寄与（すなわち、モデル３）についても考慮すべきであるが、以下に示す理由により、ここでは除外して考えた。
・モデル３に示される照射過程により導入される水素は、モデル５の照射過程と比較して僅かであるため、除外して考えても大きな影響はない（ＳＩＭＳデータにおいても、ピークが現れていない）。
・モデル５とピーク位置の近いモデル３は、モデル５において生じるチャネリング（結晶の格子構造に起因する元素の移動）により隠れてしまう可能性が高い。すなわち、モデル３のフィッティングパラメータを見積もるのは困難である。これは、本シミュレーションが非晶質Ｓｉを前提としており、結晶性に起因する影響を考慮していないことによるものである。
【００６４】
図３４に、上記のフィッティングパラメータをまとめる。いずれの加速電圧においても、導入されるＨの数の比は、［モデル１］：［モデル５］＝１：４２〜１：４５程度（モデル１におけるＨの数を１とした場合、モデル５におけるＨの数は４２以上４５以下程度）であり、照射されるイオン種の数の比は、［Ｈ＋（モデル１）］：［Ｈ３＋（モデル５）］＝１：１４〜１：１５程度（モデル１におけるＨ＋の数を１とした場合、モデル５におけるＨ３＋の数は１４以上１５以下程度）である。モデル３を考慮していないことや非晶質Ｓｉと仮定して計算していることなどを考えれば、実際の照射に係るイオン種の比（Ｈ＋：Ｈ２＋：Ｈ３＋＝１：１：８程度）に近い値が得られていると言える。
【００６５】
（Ｈ３＋を用いる効果）
図２８に示すようなＨ３＋の割合を高めた水素イオン種を基板に照射することで、Ｈ３＋に起因する複数のメリットを享受することができる。例えば、Ｈ３＋はＨ＋やＨなどに分離して基板内に導入されるため、主にＨ＋やＨ２＋を照射する場合と比較して、イオンの導入効率を向上させることができる。これにより、半導体基板の生産性向上を図ることができる。また、同様に、Ｈ３＋が分離した後のＨ＋やＨの運動エネルギーは小さくなる傾向にあるから、薄い半導体層の製造に向いている。
【００６６】
なお、本明細書では、Ｈ３＋を効率的に照射するために、図２８に示すような水素イオン種を照射可能なイオンドーピング装置を用いる方法について説明している。イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてＨ３＋を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができる。一方で、Ｈ３＋の照射を第一に考えるのであれば、イオンドーピング装置を用いることに限定して解釈する必要はない。
【００６７】
損傷領域１１３を形成した後、エッチングにより保護膜１１２を除去する。そして、半導体基板１１１の上面に、接合層１１４を形成する（図１（Ｆ）参照）。保護膜１１２を除去せず、保護膜１１２上に接合層１１４を形成しても良い。
【００６８】
接合層１１４は、平滑な親水性表面を有する層である。このような接合層１１４としては、化学的な反応により形成される絶縁膜が好ましく、中でも酸化シリコン膜が好ましい。接合層１１４の厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。好ましい厚さは１０ｎｍ以上１００ｎｍ以下であり、より好ましくは２０ｎｍ以上５０ｎｍ以下である。なお、接合層１１４を形成する工程において、半導体基板１１１の加熱温度は損傷領域１１３に存在する元素や分子が離脱しない温度とする必要がある。具体的には、加熱温度は４００℃以下とすることが好ましい。
【００６９】
接合層１１４の酸化シリコン膜をプラズマＣＶＤ法で形成する場合には、シリコンのソースガスとして有機シランガスを用いることが好ましい。酸素のソースガスとしては酸素（Ｏ２）ガスを用いることができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などを用いることができる。また、シリコンのソースガスとしては有機シランガス以外にも、シラン（ＳｉＨ４）やジシラン（Ｓｉ２Ｈ６）などを用いることができる。
【００７０】
プラズマＣＶＤ法以外にも、熱ＣＶＤ法を用いることで酸化シリコン膜を形成することができる。この場合、シリコンのソースガスとしてはシラン（ＳｉＨ４）やジシラン（Ｓｉ２Ｈ６）などを、酸素のソースガスとしては酸素（Ｏ２）ガスや一酸化二窒素（Ｎ２Ｏ）ガスなどを用いることができる。加熱温度は２００℃以上５００℃以下とすることが好ましい。なお、接合層１１４は絶縁性材料を用いて形成されることが多く、この意味において接合層１１４を絶縁層に含めることができる。
【００７１】
次に、ベース基板１０１と半導体基板１１１とを貼り合わせる（図１（Ｇ）参照）。まず、絶縁層１０２が形成されたベース基板１０１、及び接合層１１４が形成された半導体基板１１１を超音波洗浄などの方法で洗浄し、その後、絶縁層１０２と接合層１１４を密着させる。これにより、絶縁層１０２と接合層１１４が接合する。なお、接合のメカニズムとしては、ファン・デル・ワールス力が関わるメカニズムや、水素結合が関わるメカニズムなどが考えられる。
【００７２】
このように、接合層１１４として、有機シランを用いてプラズマＣＶＤ法で形成した酸化シリコン膜や、熱ＣＶＤ法で形成した酸化シリコン膜などを用いることで、絶縁層１０２と接合層１１４を常温で接合することができる。従って、ベース基板１０１として、ガラス基板をはじめとする耐熱性の低い基板を用いることが可能である。
【００７３】
なお、本実施の形態においては示さないが、絶縁層１０２の形成を省略することもできる。この場合には、接合層１１４とベース基板１０１とを接合することになる。ベース基板１０１がガラス基板の場合には、接合層１１４として、有機シランを用いてＣＶＤ法で形成した酸化シリコン膜、熱ＣＶＤ法で形成した酸化シリコン膜、シロキサンを原料に形成した酸化シリコン膜等を用いることにより、ガラス基板と接合層１１４を常温で接合させることができる。
【００７４】
結合力をより強固なものにするために、例えば、絶縁層１０２の表面を酸素プラズマ処理若しくはオゾン処理して、その表面を親水性にする方法がある。この処理によって絶縁層１０２の表面に水酸基が付加されるため、接合層１１４との接合界面に水素結合を形成することができる。なお、絶縁層１０２を形成しない場合には、ベース基板１０１の表面を親水性にする処理を行ってもよい。
【００７５】
ベース基板１０１と半導体基板１１１を密着させた後、加熱処理又は加圧処理を行うことが好ましい。加熱処理又は加圧処理を行うことで、絶縁層１０２と接合層１１４の結合力を向上させることができるためである。加熱処理の温度は、ベース基板１０１の耐熱温度以下であることが好ましく、加熱温度は４００℃以上耐熱温度以下とすると良い。例えば、ベース基板１０１としてガラス基板を用いる場合には、歪み点を耐熱温度とみなしてもよい。加圧処理は、接合界面に垂直な方向に力が加わるように行い、加える圧力はベース基板１０１及び半導体基板１１１の強度を考慮して決定する。
【００７６】
次に、半導体基板１１１を半導体基板１１１´と半導体層１１５に分離する（図１（Ｈ）参照）。半導体基板１１１の分離は、ベース基板１０１と半導体基板１１１を貼り合わせた後、半導体基板１１１を加熱することにより行う。半導体基板１１１の加熱温度はベース基板の耐熱温度に依存するが、例えば、４００℃以上（７００℃以下）とすることができる。
【００７７】
上述のように、４００℃以上の温度範囲で熱処理を行うことにより、損傷領域１１３に形成された微小な空孔の体積変化が生じ、損傷領域１１３に亀裂が生ずる。その結果、損傷領域１１３に沿って半導体基板１１１が分離する。接合層１１４はベース基板１０１と接合しているので、ベース基板１０１上には半導体基板１１１から分離された半導体層１１５が残存することになる。また、この熱処理で、ベース基板１０１と接合層１１４の接合界面が加熱されるため、接合界面に共有結合が形成され、接合界面での結合力が向上する。
【００７８】
以上により、ベース基板１０１に半導体層１１５が設けられたＳＯＩ基板１３１が作製される。ＳＯＩ基板１３１は、ベース基板１０１上に絶縁層１０２、接合層１１４、半導体層１１５が順に積層された多層構造の基板であり、絶縁層１０２と接合層１１４の界面において接合が形成されている。なお、絶縁層１０２を形成しない場合には、ベース基板１０１と接合層１１４との界面において接合が形成されることになる。
【００７９】
半導体基板１１１を分離し、ＳＯＩ基板１３１を形成した後、さらに、４００℃以上の温度で熱処理を行うこともできる。この加熱処理によって、ＳＯＩ基板１３１の接合層１１４と絶縁層１０２との結合力をより一層向上させることができる。加熱温度の上限はベース基板１０１の耐熱温度を超えないようにすることはいうまでもない。
【００８０】
半導体層１１５の表面には、分離工程やイオン照射工程による欠陥が存在し、また、その平坦性は損なわれている。このような凹凸のある半導体層１１５の表面に、薄く、且つ、高い絶縁耐圧のゲート絶縁層を形成することは困難である。そのため、半導体層１１５の平坦化処理を行う。また、半導体層１１５に欠陥が存在する場合には、ゲート絶縁層との界面における局在準位密度が高くなるなど、トランジスタの性能及び信頼性に悪影響を与えるため、半導体層１１５の欠陥を減少させる処理を行う。
【００８１】
開示する発明において、半導体層１１５の平坦化、および欠陥の減少は、半導体層１１５にレーザー光１２２を照射することで実現される（図２（Ａ）参照）。レーザー光１２２を半導体層１１５の上面側から照射することで、半導体層１１５上面を溶融させる。溶融した後、半導体層１１５が冷却、固化することで、その上面の平坦性が向上した半導体層１１５Ａが得られる（図２（Ｂ）参照）。平坦化処理では、レーザー光１２２を用いているため、ベース基板を加熱する必要が無く、ベース基板１０１の温度上昇が抑えられる。このため、ガラス基板のような耐熱性の低い基板をベース基板１０１に用いることが可能になる。また、研磨処理を行わずとも十分な平坦性を確保することができる。もちろん、ベース基板の耐熱温度の範囲内における加熱を行う構成としても良い。ベース基板を加熱することにより、比較的低いエネルギー密度のレーザー光を用いる場合であっても、欠陥の低減を効果的に進めることができる。
【００８２】
なお、レーザー光１２２の照射による半導体層１１５の溶融は、部分溶融とする必要がある。完全溶融させた場合には、液相となった半導体層１１５における無秩序な核発生により、半導体層１１５が再結晶化（微結晶化）することとなり、半導体層１１５Ａの結晶性が低下するためである。部分溶融させることにより、溶融されていない固相部分から結晶成長が進行する。これにより、半導体層１１５の欠陥を減少させることができる。なお、完全溶融とは、半導体層１１５が接合層１１４との界面まで溶融され、液体状態になることをいう。他方、部分溶融とは、この場合、上部は溶融して液相となるが、下部は溶融せずに固相のままであることをいう。
【００８３】
レーザー光の照射には、パルス発振レーザーを用いることが好ましい。これは、瞬間的に高エネルギーのパルスレーザー光を発振することができ、部分溶融状態を作り出すことが容易となるためである。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下程度とすることが好ましい。より好ましくは、１０Ｈｚ以上１ＭＨｚ以下である。上述のパルス発振レーザーとしては、Ａｒレーザー、Ｋｒレーザー、エキシマ（ＡｒＦ、ＫｒＦ、ＸｅＣｌ）レーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザー、金蒸気レーザー等を用いることができる。なお、部分溶融させるためにはパルス発振レーザー光を用いることが好ましいが、これに限定して解釈されるものではない。
【００８４】
レーザー光１２２の波長は、半導体層１１５に吸収される波長とする必要がある。その波長は、レーザー光の表皮深さ（ｓｋｉｎ  ｄｅｐｔｈ）などを考慮して決定すればよい。例えば、２５０ｎｍ以上７００ｎｍ以下の範囲とすることができる。また、レーザー光１２２のエネルギー密度は、レーザー光１２２の波長、レーザー光の表皮深さ、半導体層１１５の膜厚などを考慮して決定することができる。レーザー光１２２のエネルギー密度は、例えば、３００ｍＪ／ｃｍ２以上８００ｍＪ／ｃｍ２以下の範囲とすればよい。本実施の形態においては、パルス発振レーザーとしてＸｅＣｌエキシマレーザー（波長：３０８ｎｍ）を用いた場合について説明することとする。
【００８５】
なお、イオン照射工程においてイオンの侵入深さを調節し、半導体層１１５の厚さを５０ｎｍより大きくすることで、レーザー光１２２のエネルギー密度の調節が容易になる。これにより、レーザー光１２２の照射による半導体層１１５表面の平坦性の向上、および結晶性の向上を、歩留まりよく実現することができる。なお、半導体層１１５を厚くするとレーザー光１２２のエネルギー密度を高くする必要が出てくるため、半導体層１１５の厚さは２００ｎｍ以下とすることが好ましい。
【００８６】
レーザー光１２２の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気のような不活性雰囲気で行うことができる。不活性雰囲気中でレーザー光１２２を照射するには、気密性のあるチャンバー内でレーザー光１２２を照射し、このチャンバー内の雰囲気を制御すればよい。チャンバーを用いない場合は、レーザー光１２２の被照射面に窒素ガスなどの不活性ガスを吹き付けることで、窒素雰囲気を形成することもできる。
【００８７】
なお、窒素などの不活性雰囲気で行うほうが、大気雰囲気よりも半導体層１１５の平坦性を向上させる効果は高い。また、大気雰囲気よりも不活性雰囲気のほうがクラックやリッジの発生を抑える効果が高く、レーザー光１２２の使用可能なエネルギー範囲が広くなる。なお、レーザー光１２２の照射は、真空中で行ってもよい。真空中でレーザー光１２２を照射した場合には、不活性雰囲気における照射と同等の効果を得ることができる。
【００８８】
ここで、パルス発振レーザーを用いて半導体層１１５にレーザー光１２２を照射する場合のレーザー光１２２のプロファイル及び半導体層１１５の様子を図３に示す。本実施の形態において、レーザー光の形状は、生産性向上のため、線状となっている。もちろん発明が、線状のレーザー光に限定して解釈されるものではない。図３（Ａ）は、線状のパルスレーザー光の長手方向に垂直な方向のビームプロファイルである。長手方向に平行な方向のビームプロファイルについては図３（Ａ）と同様であるが、詳細については省略することとする。図３（Ａ）において、縦軸はレーザー光のエネルギー密度（光強度）を示しており、横軸は座標を示している。図３（Ｂ）は、図３（Ａ）に示すビームプロファイルのレーザー光が照射された半導体層１１５の断面図であり、図３（Ｃ）は、その平面図である。
【００８９】
図３（Ａ）において、照射されるレーザー光１２２のエネルギー密度が概ね一定の領域ａでは半導体層１１５が溶融（部分溶融）し、半導体の表面張力により平坦化が進行する。同時に、ガラス基板への熱の拡散により半導体層１１５の冷却が進み、半導体層１１５中には深さ方向に温度勾配が生じ、下部の界面付近から表面の方向に固液界面が移動して、再結晶化する。この場合、半導体層１１５は部分溶融であるため、下部の界面付近には溶融しない領域が残存しており、当該領域を核として再結晶化が進行するものと考えられる。
【００９０】
上記の領域ａは、平坦性が極めて高く、また、欠陥密度が十分に低減されている。したがって、該領域ａを半導体素子の活性層（例えば、トランジスタのチャネル形成領域）として用いることにより、極めて特性の良好な半導体素子を実現できることになる。
【００９１】
一方で、照射されるレーザー光１２２のエネルギー密度が急激に変化する領域ｂ（レーザー光の端部が照射された領域と呼んでも良い）では、照射面に平行な方向（以下、横方向）に急峻なエネルギー密度の変動を伴うから、横方向に固液界面が移動するいわゆるラテラル成長となる。ラテラル成長では、固液界面の移動による横方向の体積移動を伴うため、半導体層１１５の表面凹凸が増大するという問題が生じてしまう（図３（Ｂ）、（Ｃ）参照）。なお、領域ｃは、レーザー光１２２が照射されていない領域であり、領域ｃの表面凹凸は領域ｂより大きくなっている。
【００９２】
そこで、開示する発明においては上記の領域ａのみを半導体素子の活性層として用いて、領域ｂ（及び領域ｃ）については活性層として用いない。これにより、特性が良好な半導体素子のみを用いて半導体装置を作製することができるため、半導体装置の性能を大きく向上させることができる。なお、半導体装置の作製工程については、後に詳細を述べる。
【００９３】
ここで、レーザー光のエネルギー密度が、完全溶融と部分溶融との境界値（すなわち、部分溶融となる最大値）の８５％未満となるような状況では、欠陥の低減が十分ではなくなる。さらに、図３（Ａ）において示すプロファイルの場合、レーザー光のエネルギー密度の最大値の８５％未満の領域（領域２）では、８５％以上の領域（領域１）と比較して、エネルギー密度の変動が激しい。レーザー光のエネルギー密度の上限が、半導体層が完全溶融しないエネルギー密度であることを考慮すれば、上述の領域ａ、領域ｂ、領域ｃは、照射されたレーザー光のエネルギー密度を用いて以下のように定義することができる。
・領域ａ：半導体層が完全溶融（又は微結晶化）するエネルギー密度未満、且つ、完全溶融と部分溶融との境界となるエネルギー密度の８５％以上
・領域ｂ：完全溶融と部分溶融との境界となるエネルギー密度の８５％未満（１％以上）
・領域ｃ：完全溶融と部分溶融との境界となるエネルギー密度の１％未満（実質的なゼロ）
【００９４】
また、上述の領域ａ、領域ｂ、領域ｃについて、平均面粗さと自乗平均面粗さを用いて表面の平坦性を評価した。平均面粗さと自乗平均面粗さを平坦性のパラメータとして用いて各領域を定義すれば、次のようになる。
・領域ａ：平均面粗さが１．５ｎｍ未満、自乗平均面粗さが２ｎｍ未満
・領域ｂ：平均面粗さが（７ｎｍ未満）１．５ｎｍ以上、自乗平均面粗さが（１０ｎｍ未満）２ｎｍ以上
・領域ｃ：平均面粗さが７ｎｍ以上、自乗平均面粗さが１０ｎｍ以上
【００９５】
上記表面粗さの分析には、原子間力顕微鏡（ＡＦＭ；Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）を用いた。ここで、平均面粗さ（Ｒａ）とは、ＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている中心線平均粗さを、測定面に対して適用できるよう三次元に拡張したものである。なお、上記のＪＩＳＢ０６０１：２００１では、中心線平均粗さを「Ｒａ」としているが、本明細書においては、平均面粗さを表す場合にのみ「Ｒａ」を用いることとする。ここで、平均面粗さは、基準面から指定面までの偏差の絶対値を平均した値と表現でき、次式で与えられる。
【数１】
2009135453.tif 000003
【００９６】
なお、測定面とは、全測定データの示す面であり、下記の式で表される。ここで、測定データは三つのパラメータ（Ｘ，Ｙ，Ｚ）から成り立っており、Ｘ（及びＹ）の範囲は０乃至ＸＭＡＸ（及びＹＭＡＸ）であり、Ｚの範囲はＺＭＩＮ乃至ＺＭＡＸである。
【数２】
2009135453.tif 000004
【００９７】
また、指定面とは、粗さ計測の対象となる面であり、座標（Ｘ１，Ｙ１）（Ｘ１，Ｙ２）（Ｘ２，Ｙ１）（Ｘ２，Ｙ２）で表される４点により囲まれる長方形の領域とし、指定面が理想的に平坦であるとしたときの面積をＳ０とする。なお、Ｓ０は下記の式で求められる。
【数３】
2009135453.tif 000005
【００９８】
また、基準面とは、指定面の高さの平均値をＺ０とするとき、Ｚ＝Ｚ０で表される平面である。基準面はＸＹ平面と平行となる。なお、Ｚ０は下記の式で求められる。
【数４】
2009135453.tif 000006
【００９９】
自乗平均面粗さ（Ｒｍｓ）とは、断面曲線に対する自乗平均粗さを、測定面に対して適用できるよう、中心線平均粗さと同様に三次元に拡張したものである。基準面から指定面までの偏差の自乗を平均した値の平方根と表現でき、次式で与えられる。
【数５】
2009135453.tif 000007
【０１００】
なお、本実施の形態においては、最大高低差（Ｐ−Ｖ）については評価パラメータとして用いていないが、最大高低差を評価パラメータとして用いても良い。最大高低差は、指定面において、最も高い山頂の標高Ｚｍａｘと最も低い谷底の標高Ｚｍｉｎの差を用いて表現でき、次式で与えられる。
【数６】
2009135453.tif 000008
【０１０１】
ここでいう山頂と谷底とはＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている「山頂」「谷底」を三次元に拡張したものであり、山頂とは指定面において最も標高の高いところ、谷底とは指定面において最も標高の低いところである。
【０１０２】
平均面粗さ、自乗平均面粗さ、最大高低差の測定条件を以下に説明する。
・原子間力顕微鏡（ＡＦＭ）：走査型プローブ顕微鏡ＳＰＩ３８００Ｎ／ＳＰＡ５００（セイコーインスツルメンツ社製）
・測定モード：ダイナミックフォースモード（ＤＦＭモード）
・カンチレバー：ＳＩ−ＤＦ４０（シリコン製、バネ定数４０Ｎ／ｍ以上４５Ｎ／ｍ以下、共振周波数２５０ｋＨｚ以上３９０ｋＨｚ以下、探針の先端Ｒ≦１０ｎｍ）
・走査速度：１．０Ｈｚ
・測定点数：２５６×２５６点
【０１０３】
なお、ＤＦＭモードとは、ある周波数（カンチレバーに固有の周波数）でカンチレバーを振動させ、近づいてくる試料に対し、間欠的に接触し振動振幅の減少によって表面の形状を表示するモードのことである。このＤＦＭモードは試料の表面を非接触で測定するため、試料の表面を傷つけることなく測定できる。
【０１０４】
なお、本実施の形態における平坦性の評価に際しては、測定面積を２０μｍ×２０μｍ以下、好ましくは５μｍ×５μｍ以上１０μｍ×１０μｍ以下とする。測定面積が小さすぎる場合や大きすぎる場合には正確な評価ができなくなるため、留意が必要である。
【０１０５】
さらに、上述の領域ａ、領域ｂ、領域ｃについて、ラマンスペクトルにおけるピーク波数（ｃｍ−１）を評価した。ピーク波数をパラメータとして用いて各領域を定義すれば、次のようになる。なお、一般的なバルク単結晶シリコンにおけるラマンスペクトルのピーク波数は５２０．６ｃｍ−１である。
・領域ａ：ピーク波数は５２０．４ｃｍ−１以上（５２０．６ｃｍ−１以下）
・領域ｂ：ピーク波数は５２０．４ｃｍ−１未満５１９．０ｃｍ−１以上
・領域ｃ：ピーク波数は５１９．０ｃｍ−１未満
【０１０６】
なお、上記ラマン散乱の測定に用いた条件は以下の通りである。
・ラマン装置：Ｕ１０００（堀場製作所製）
・励起波長：５３２ｎｍ（Ｎｄ：ＹＡＧレーザーの第２高調波）
・測定面積：約１μｍΦ
【０１０７】
以上のように、各領域は様々な観点から半導体層を評価することが可能である。レーザー光が照射された領域の半導体層、とりわけ領域ａは、非常に良好な特性を有していることが分かる。
【０１０８】
本実施の形態において、レーザー光の照射は、ベース基板１０１又はレーザー光１２２を移動させながら行う。これにより、半導体層１１５に対してレーザー光が走査されることとなり、半導体層１１５全面へのレーザー光の照射が可能になる。例えば、線状の形状のレーザー光１２２を用いる場合には、レーザー光の長手方向に対して垂直な方向に、ベース基板１０１又はレーザー光１２２を移動させて半導体層１１５にレーザー光を照射するとよい。
【０１０９】
なお、レーザー光１２２の形状を線状とする場合には、レーザー光１２２の長手方向に平行な方向の長さが半導体層１１５の一辺より大きくなるようにレーザー光を成形することが好ましい。これは、一度の走査で半導体層１１５の全面にレーザー光１２２を照射することができ、効率的なレーザー光の照射を実現できるためである。レーザー光１２２の長手方向に垂直な方向の長さについては、作製しようとする半導体素子の大きさや、使用するレーザー発振器の出力などに合わせて適宜変更することができる。
【０１１０】
開示する発明では、１パルスのレーザー光照射で半導体層の平坦性の向上及び欠陥の低減を実現できる。これは、半導体層における領域ａでは、パルスレーザー光の照射回数に関わらず良好な特性が得られるためである。これにより、同じ領域に複数回のパルスレーザー光を照射しなくとも、優れた特性の半導体素子及び半導体装置を作製することができる。すなわち、多パルスの照射を必要とする場合と比較して、半導体素子及び半導体装置の作製効率を向上することができる。もちろん、多パルスを同じ領域に照射して、より一層の平坦性向上及び欠陥低減を図っても良いことはいうまでもない。
【０１１１】
なお、パルスレーザー光の照射に際して、レーザー光の照射領域の一部が重なるようにレーザー光を照射しても良い。照射領域が重なりを有することにより、領域ａの面積（Ｓａ）に対する領域ｂの面積（Ｓｂ）を小さくすることができるため、半導体層１１５を有効に利用できるようになる。この時、重なりの度合い（オーバーラップ率）は、１パルスのレーザー光が照射された面積（Ｓａ＋Ｓｂ）と、直後の１パルスが照射された領域との重なりの領域の面積（ＳＯＬ）を用いて、１００×ＳＯＬ／（Ｓａ＋Ｓｂ）で表すことができる。
【０１１２】
レーザー光１２２の長手方向に平行な方向の長さが半導体層１１５の一辺より大きい場合には、１パルスを照射した後には、領域ｂが領域ａを挟んで二つに分断されている構成となる（図３（Ｃ）の状態に相当）。この場合において領域ａの面積（Ｓａ）に対する領域ｂの面積（Ｓｂ）を最小にするためには、分断された領域ｂの一方の面積（０．５×Ｓｂ）と、重なりの領域の面積（ＳＯＬ）とが等しくなるようにすればよい。つまり、ＳＯＬ＝０．５×Ｓｂとすればよい。なお、ここでは、レーザー光は対称な形状を有するものとして考えている。
【０１１３】
具体的には、オーバーラップ率を３％以上３０％以下、より好ましくは５％以上２０％以下とする。このようなオーバーラップ率を採用することで、領域ｂの面積を効率的に低減することができる。なお、上記範囲はあくまでも領域ａを効率的に用いる場合に限ってのものであり、他の目的により、オーバーラップ率を３０％より大きくし、又は３％未満とすることを妨げるものではない。
【０１１４】
もちろん、開示の発明は、レーザー光の照射領域が重ならない場合（すなわち、オーバーラップ率がゼロの場合）であっても問題なく適用することができる。例えば、表示装置（特に大型の表示装置）の画素領域などでは、半導体素子が比較的離れて配置されることがある。このような場合には、レーザー光の照射領域を重ねることにより、かえって生産性の低下を招くことがある。つまり、半導体素子の形成が予定されていない領域にまでレーザー光を照射しても、大きな意味は無い。このような場合にまで、あえて、レーザー光の照射領域を重ねる必要はない。
【０１１５】
以上のように、オーバーラップ率はその目的に合わせて適宜変更することができる。
【０１１６】
上述のようにレーザー光１２２を照射した後には、半導体層１１５Ａの膜厚を小さくする薄膜化工程を行っても良い（図２（Ｃ）参照）。半導体層１１５Ａの薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせたエッチング処理を適用すればよい。例えば、半導体基板１１１がシリコン基板の場合、ＳＦ６とＯ２をプロセスガスに用いたドライエッチング処理で、半導体層１１５Ａを薄くすることができる。以上により、薄い半導体層１１５Ｂを有するＳＯＩ基板１３１Ｂを作製することができる。もちろん、エッチング処理に代えてエッチバック処理を適用しても良い。
【０１１７】
なお、本実施の形態においては、レーザー光の照射により表面を平坦化等した後でエッチング処理又はエッチバック処理を行う構成を例に挙げているが、発明はこれに限定して解釈されるものではない。例えば、レーザー光の照射前にエッチング処理又はエッチバック処理を行ってもよい。この場合には、エッチング処理又はエッチバック処理により半導体層表面の凹凸や欠陥をある程度低減することができる。また、レーザー光の照射前及び照射後の両方に上記処理を適用しても良い。また、レーザー光の照射と上記処理を交互に繰り返しても良い。このように、レーザー光の照射とエッチング処理（又はエッチバック処理）を組み合わせて用いることにより、半導体層表面の凹凸、欠陥等を著しく低減することができる。
【０１１８】
また、レーザー光１２２を照射した後に、ベース基板１０１の耐熱温度以下における加熱処理を施しても良い。これにより、レーザー光１２２の照射による効果が促進され、効率的な欠陥の除去や平坦性の向上が可能になる。もちろん、上述のエッチング処理やエッチバック処理、加熱処理等を常に用いる必要はない。
【０１１９】
以上の工程により、ＳＯＩ基板を作製することができる。なお、半導体基板の大面積化を図る場合には、１枚のベース基板１０１に上に複数の半導体層１１５Ｂを貼り付けた構成とすればよい。例えば、図１（Ｃ）乃至（Ｆ）を用いて説明した工程を、複数回繰り返し、損傷領域１１３が形成された半導体基板１１１を複数枚用意する。次いで、図１（Ｇ）の接合工程を複数回繰り返して、１枚のベース基板１０１に複数の半導体基板１１１を固定する。そして、図１（Ｈ）の加熱工程を行い、各半導体基板１１１を分離することで、ベース基板１０１上に、複数の半導体層１１５が固定されたＳＯＩ基板１３１が作製される。その後、図２（Ａ）〜図２（Ｃ）に示す工程を行うことで、複数の半導体層１１５Ｂが貼り付けられたＳＯＩ基板１３１Ｂを形成することができる。もちろん、ベース基板１０１に複数の半導体基板１１１を同時に固定して、同時に複数の半導体層１１５を形成する構成としても良い。
【０１２０】
次に、図４乃至６を参照して、上記半導体基板を用いた半導体装置の作製方法について説明する。ここでは、半導体装置の一例として複数のトランジスタからなる半導体装置の作製方法について説明することとする。なお、以下において示すトランジスタを組み合わせて用いることで、様々な半導体装置を形成することができる。
【０１２１】
図４（Ａ）は、上述の工程により作製した半導体基板の断面図を示している。
【０１２２】
半導体層１１５Ｂには、ＴＦＴのしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型を付与する不純物元素、若しくはリン、砒素などのｎ型を付与する不純物元素を添加しても良い。不純物元素を添加する領域、および添加する不純物元素の種類は、適宜変更することができる。例えば、ｎチャネル型ＴＦＴの形成領域にはｐ型を付与する不純物元素を添加し、ｐチャネル型ＴＦＴの形成領域にｎ型を付与する不純物元素を添加することができる。上述の不純物元素を添加する際には、ドーズ量が１×１０１５／ｃｍ２以上１×１０１７／ｃｍ２以下程度となるように行えばよい。
【０１２３】
レーザー光が照射された半導体層１１５Ｂには、領域ａ及び領域ｂが存在している。領域ｂをトランジスタのチャネル形成領域等に用いることは好ましくないため、ここでは、領域ｂを除去し、領域ａのみを用いてトランジスタを作製することとする。しかしながら、例えば、トランジスタのソース領域やドレイン領域のように、半導体層の特性がさほど重要ではない部位に領域ｂを用いることは可能である。図４においては領域ｃが存在していないが、このように、レーザー光が照射されない領域がなくなるようにレーザー光を照射することで、半導体層１１５Ｂの利用効率を向上させることができる。また、領域ｂが重なって形成されるようにレーザー光を照射することで、より一層の有効利用が可能である。一方で、レーザー光の照射領域の重複部分を大きくしすぎた場合には、領域ａの面積が減少し、半導体層１１５Ｂを有効に利用することができなくなるため、気をつける必要がある。
【０１２４】
領域ｂの除去は、半導体層１１５Ｂを島状に分離する際に行うことができる。ここでは、エッチングにより、半導体層１１５Ｂの領域ｂを除去すると共に、半導体層１１５Ｂを島状に分離して、半導体層４０２、及び半導体層４０４を形成する（図４（Ｂ）参照）。
【０１２５】
次に、半導体層４０２と半導体層４０４を覆うように、ゲート絶縁層４０６を形成する（図４（Ｃ）参照）。ここでは、プラズマＣＶＤ法を用いて、酸化珪素膜を単層で形成することとする。その他にも、酸化窒化珪素、窒化酸化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウム、酸化タンタル等を含む膜を、単層構造又は積層構造で形成することによりゲート絶縁層４０６としても良い。
【０１２６】
プラズマＣＶＤ法以外の作製方法としては、スパッタリング法や、高密度プラズマ処理による酸化または窒化による方法が挙げられる。高密度プラズマ処理は、例えば、ヘリウム、アルゴン、クリプトン、キセノンなどの希ガスと、酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体層の表面を酸化または窒化することにより、１ｎｍ以上２０ｎｍ以下、望ましくは２ｎｍ以上１０ｎｍ以下の絶縁膜を半導体層に接するように形成する。
【０１２７】
上述した高密度プラズマ処理による半導体層の酸化または窒化は固相反応であるため、ゲート絶縁層４０６と半導体層４０２及び半導体層４０４との界面準位密度をきわめて低くすることができる。また、高密度プラズマ処理により半導体層を直接酸化または窒化することで、形成される絶縁膜の厚さのばらつきを抑えることが出来る。また、半導体層が結晶性を有するため、高密度プラズマ処理を用いて半導体層の表面を固相反応で酸化させる場合であっても、結晶粒界における不均一な酸化を抑え、均一性が良く、界面準位密度の低いゲート絶縁層を形成することができる。このように、高密度プラズマ処理により形成された絶縁膜をトランジスタのゲート絶縁層の一部または全部に用いることで、特性のばらつきを抑制することができる。
【０１２８】
プラズマ処理によるゲート絶縁層４０６の作製方法のより具体的な一例について説明する。亜酸化窒素（Ｎ２Ｏ）を、アルゴン（Ａｒ）を用いて１倍以上３倍以下（流量比）に希釈し、１０Ｐａ以上３０Ｐａ以下の圧力下で３ｋＷ以上５ｋＷ以下のマイクロ波（２．４５ＧＨｚ）電力を印加して、半導体層４０２と半導体層４０４の表面を酸化または窒化させる。この処理により１ｎｍ以上１０ｎｍ以下（好ましくは２ｎｍ以上６ｎｍ以下）のゲート絶縁層４０６の下層を形成する。さらに、亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し、１０Ｐａ以上３０Ｐａ以下の圧力下で３ｋＷ以上５ｋＷ以下のマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化シリコン膜を形成し、ゲート絶縁層４０６の上層とする。このように、固相反応と気相成長法を組み合わせてゲート絶縁層４０６を形成することにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層４０６を形成することができる。なお、この場合においてゲート絶縁層４０６は２層構造となる。
【０１２９】
或いは、半導体層４０２と半導体層４０４を熱酸化させることで、ゲート絶縁層４０６を形成するようにしても良い。このような熱酸化を用いる場合には、耐熱性の比較的高いベース基板を用いることが好ましい。
【０１３０】
なお、水素を含むゲート絶縁層４０６を形成し、その後、３５０℃以上４５０℃以下の温度による加熱処理を行うことで、ゲート絶縁層４０６中に含まれる水素を半導体層４０２及び半導体層４０４中に拡散させるようにしても良い。この場合、ゲート絶縁層４０６として、プラズマＣＶＤ法を用いた窒化シリコン又は窒化酸化シリコンを用いることができる。なお、プロセス温度は３５０℃以下とすると良い。このように、半導体層４０２及び半導体層４０４に水素を供給することで、半導体層４０２中、半導体層４０４中、ゲート絶縁層４０６と半導体層４０２の界面、及びゲート絶縁層４０６と半導体層４０４の界面における欠陥を効果的に低減することができる。
【０１３１】
次に、ゲート絶縁層４０６上に導電層を形成した後、該導電層を所定の形状に加工（パターニング）することで、半導体層４０２と半導体層４０４の上方に電極４０８を形成する（図４（Ｄ）参照）。導電層の形成にはＣＶＤ法、スパッタリング法等を用いることができる。導電層は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等の材料を用いて形成することができる。また、上記金属を主成分とする合金材料を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体膜に導電性を付与する不純物元素をドーピングした多結晶珪素など、半導体材料を用いて形成しても良い。
【０１３２】
本実施の形態では電極４０８を単層の導電層で形成しているが、半導体装置は該構成に限定されない。電極４０８は積層された複数の導電層で形成されていても良い。２層構造とする場合には、例えば、モリブデン膜、チタン膜、窒化チタン膜等を下層に用い、上層にはアルミニウム膜などを用いればよい。３層構造の場合には、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造や、チタン膜とアルミニウム膜とチタン膜の積層構造などを採用するとよい。
【０１３３】
なお、電極４０８を形成する際に用いるマスクは、酸化珪素や窒化酸化珪素等の材料を用いて形成してもよい。この場合、酸化珪素膜や窒化酸化珪素膜等をパターニングしてマスクを形成する工程が加わるが、レジスト材料と比較して、エッチング時におけるマスクの膜減りが少ないため、より正確な形状の電極４０８を形成することができる。また、マスクを用いずに、液滴吐出法を用いて選択的に電極４０８を形成しても良い。ここで、液滴吐出法とは、所定の組成物を含む液滴を吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
【０１３４】
また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節し、所望のテーパー形状を有するように導電層をエッチングすることで、電極４０８を形成することもできる。また、テーパー形状は、マスクの形状によって制御することもできる。なお、エッチング用ガスとしては、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）もしくは四塩化炭素（ＣＣｌ４）などの塩素系ガス、四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ６）もしくは弗化窒素（ＮＦ３）などのフッ素系ガス又は酸素（Ｏ２）などを適宜用いることができる。
【０１３５】
次に、図５（Ａ）に示すように、電極４０８をマスクとして、一導電型を付与する不純物元素を半導体層４０２、半導体層４０４に添加する。本実施の形態では、半導体層４０２にｎ型を付与する不純物元素（例えばリンまたはヒ素）を、半導体層４０４にｐ型を付与する不純物元素（例えばボロン）を添加する。なお、ｎ型を付与する不純物元素を半導体層４０２に添加する際には、ｐ型の不純物が添加される半導体層４０４はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。また、ｐ型を付与する不純物元素を半導体層４０４に添加する際には、ｎ型の不純物が添加される半導体層４０２はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。又は、半導体層４０２及び半導体層４０４に、ｐ型を付与する不純物元素又はｎ型を付与する不純物元素の一方を添加した後、一方の半導体層のみに、より高い濃度でｐ型を付与する不純物元素又はｎ型を付与する不純物元素の他方を添加するようにしても良い。上記不純物元素の添加により、半導体層４０２に不純物領域４１０、半導体層４０４に不純物領域４１２が形成される。
【０１３６】
次に、図５（Ｂ）に示すように、電極４０８の側面にサイドウォール４１４を形成する。サイドウォール４１４は、例えば、ゲート絶縁層４０６及び電極４０８を覆うように新たに絶縁層を形成し、垂直方向を主体とした異方性エッチングにより、該絶縁層を部分的にエッチングすることで形成することができる。なお、上記の異方性エッチングにより、ゲート絶縁層４０６を部分的にエッチングしても良い。サイドウォール４１４を形成するための絶縁層としては、プラズマＣＶＤ法やスパッタリング法等により、珪素、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、有機材料などを含む膜を、単層構造又は積層構造で形成すれば良い。本実施の形態では、膜厚１００ｎｍの酸化珪素膜をプラズマＣＶＤ法によって形成する。また、エッチングガスとしては、ＣＨＦ３とヘリウムの混合ガスを用いることができる。なお、サイドウォール４１４を形成する工程は、これらに限定されるものではない。
【０１３７】
次に、図５（Ｃ）に示すように、ゲート絶縁層４０６、電極４０８及びサイドウォール４１４をマスクとして、半導体層４０２、半導体層４０４に一導電型を付与する不純物元素を添加する。なお、半導体層４０２、半導体層４０４には、それぞれ先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加する。なお、ｎ型を付与する不純物元素を半導体層４０２に添加する際には、ｐ型の不純物が添加される半導体層４０４はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。また、ｐ型を付与する不純物元素を半導体層４０４に添加する際には、ｎ型の不純物が添加される半導体層４０２はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。
【０１３８】
上記不純物元素の添加により、半導体層４０２に、一対の高濃度不純物領域４１６と、一対の低濃度不純物領域４１８と、チャネル形成領域４２０とが形成される。また、上記不純物元素の添加により、半導体層４０４に、一対の高濃度不純物領域４２２と、一対の低濃度不純物領域４２４と、チャネル形成領域４２６とが形成される。高濃度不純物領域４１６、高濃度不純物領域４２２はソース又はドレインとして機能し、低濃度不純物領域４１８、低濃度不純物領域４２４はＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域として機能する。
【０１３９】
なお、半導体層４０２上に形成されたサイドウォール４１４と、半導体層４０４上に形成されたサイドウォール４１４は、キャリアが移動する方向（いわゆるチャネル長に平行な方向）における幅が同じになるように形成しても良いが、該幅が異なるように形成しても良い。ｐチャネル型トランジスタとなる半導体層４０４上のサイドウォール４１４の幅は、ｎチャネル型トランジスタとなる半導体層４０２上のサイドウォール４１４の幅よりも長くすると良い。なぜならば、ｐチャネル型トランジスタにおいてソース及びドレインを形成するために注入されるボロンは拡散しやすく、短チャネル効果を誘起しやすいためである。ｐチャネル型トランジスタにおいて、サイドウォール４１４の幅をより長くすることで、ソース及びドレインに高濃度のボロンを添加することが可能となり、ソース及びドレインを低抵抗化することができる。
【０１４０】
ソース及びドレインをさらに低抵抗化するために、半導体層４０２及び半導体層４０４の一部をシリサイド化したシリサイド層を形成しても良い。シリサイド化は、半導体層に金属を接触させ、加熱処理（例えば、ＧＲＴＡ法、ＬＲＴＡ法等）により、半導体層中の珪素と金属とを反応させて行う。シリサイド層としては、コバルトシリサイド又はニッケルシリサイドを用いれば良い。半導体層４０２や半導体層４０４が薄い場合には、半導体層４０２、半導体層４０４の底部までシリサイド反応を進めても良い。シリサイド化に用いることができる金属材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等が挙げられる。また、レーザー光の照射などによってもシリサイド層を形成することができる。
【０１４１】
上述の工程により、ｎチャネル型トランジスタ４２８及びｐチャネル型トランジスタ４３０が形成される。なお、図５（Ｃ）に示す段階では、ソース電極又はドレイン電極として機能する導電層は形成されていないが、これらのソース電極又はドレイン電極として機能する導電層を含めてトランジスタと呼ぶこともある。
【０１４２】
次に、図５（Ｄ）に示すように、ｎチャネル型トランジスタ４２８、ｐチャネル型トランジスタ４３０を覆うように絶縁層４３２を形成する。絶縁層４３２は必ずしも設ける必要はないが、絶縁層４３２を形成することで、アルカリ金属やアルカリ土類金属などの不純物がｎチャネル型トランジスタ４２８、ｐチャネル型トランジスタ４３０に侵入することを防止できる。具体的には、絶縁層４３２を、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウムなどの材料を用いて形成するのが望ましい。本実施の形態では、膜厚６００ｎｍ程度の窒化酸化珪素膜を、絶縁層４３２として用いる。この場合、上述の水素化の工程は、該窒化酸化珪素膜形成後に行っても良い。なお、本実施の形態においては、絶縁層４３２を単層構造としているが、積層構造としても良いことはいうまでもない。例えば、２層構造とする場合には、酸化窒化珪素膜と窒化酸化珪素膜との積層構造とすることができる。
【０１４３】
次に、ｎチャネル型トランジスタ４２８、ｐチャネル型トランジスタ４３０を覆うように、絶縁層４３２上に絶縁層４３４を形成する。絶縁層４３４は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いて形成するとよい。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることもできる。ここで、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、又は芳香族炭化水素のうち少なくとも１種を有していても良い。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層４３４を形成しても良い。また、絶縁層４３４は、その表面をＣＭＰ法などにより平坦化させても良い。
【０１４４】
絶縁層４３４の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０１４５】
次に、半導体層４０２と半導体層４０４がそれぞれ一部露出するように絶縁層４３２及び絶縁層４３４にコンタクトホールを形成する。そして、図６（Ａ）に示すように、該コンタクトホールを介して半導体層４０２と半導体層４０４に接する導電層４３６、導電層４３８を形成する。導電層４３６及び導電層４３８は、トランジスタのソース電極又はドレイン電極として機能する。なお、本実施の形態においては、コンタクトホール開口時のエッチングに用いるガスとしてＣＨＦ３とＨｅの混合ガスを用いたが、これに限定されるものではない。
【０１４６】
導電層４３６、導電層４３８は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的には、導電層４３６、導電層４３８として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることができる。また、上記材料を主成分とする合金を用いても良いし、上記材料を含む化合物を用いても良い。また、導電層４３６、導電層４３８は、単層構造としても良いし、積層構造としても良い。
【０１４７】
アルミニウムを主成分とする合金の例としては、アルミニウムを主成分として、ニッケルを含むものが挙げられる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方を含むものを挙げることができる。アルミニウムやアルミニウムシリコン（Ａｌ−Ｓｉ）は抵抗値が低く、安価であるため、導電層４３６、導電層４３８を形成する材料として適している。特に、アルミニウムシリコンは、パターニングの際のレジストベークによるヒロックの発生を抑制することができるため好ましい。また、珪素の代わりに、アルミニウムに０．５％程度のＣｕを混入させた材料を用いても良い。
【０１４８】
導電層４３６、導電層４３８を積層構造とする場合には、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造などを採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物などを用いて形成された膜である。バリア膜の間にアルミニウムシリコン膜を挟むように導電層を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより一層防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、半導体層４０２と半導体層４０４上に薄い酸化膜が形成されていたとしても、バリア膜に含まれるチタンが該酸化膜を還元し、導電層４３６と半導体層４０２、及び導電層４３８と半導体層４０４のコンタクトを良好なものとすることができる。また、バリア膜を複数積層するようにして用いても良い。その場合、例えば、導電層４３６、導電層４３８を、下層からチタン、窒化チタン、アルミニウムシリコン、チタン、窒化チタンのように、５層構造又はそれ以上の積層構造とすることもできる。
【０１４９】
また、導電層４３６、導電層４３８として、ＷＦ６ガスとＳｉＨ４ガスから化学気相成長法で形成したタングステンシリサイドを用いても良い。また、ＷＦ６を水素還元して形成したタングステンを、導電層４３６、導電層４３８として用いても良い。
【０１５０】
なお、導電層４３６はｎチャネル型トランジスタ４２８の高濃度不純物領域４１６に接続されている。導電層４３８はｐチャネル型トランジスタ４３０の高濃度不純物領域４２２に接続されている。
【０１５１】
図６（Ｂ）に、図６（Ａ）に示したｎチャネル型トランジスタ４２８及びｐチャネル型トランジスタ４３０の平面図を示す。ここで、図６（Ｂ）のＡ−Ｂにおける断面が図６（Ａ）に対応している。ただし、図６（Ｂ）においては、簡単のため、導電層４３６、導電層４３８、絶縁層４３２、絶縁層４３４等を省略している。
【０１５２】
なお、本実施の形態においては、ｎチャネル型トランジスタ４２８とｐチャネル型トランジスタ４３０が、それぞれゲート電極として機能する電極４０８を１つずつ有する場合を例示しているが、発明は該構成に限定されない。開示する発明で作製されるトランジスタは、ゲート電極として機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造を有していても良い。
【０１５３】
開示する発明では、耐熱温度の低い基板を用いつつも、機械的な研磨を行わずに単結晶半導体層の表面凹凸及び欠陥を低減している。また、レーザー光の端部が照射された領域（表面凹凸が存在し、欠陥の低減が十分ではない領域）を半導体素子の活性層として使用せずに、十分に平坦性が高く、欠陥が低減された領域のみを半導体素子の活性層として使用している。本実施の形態において示したように、平坦性が高く、欠陥が少ない領域を用いてトランジスタを作製することで、ゲート絶縁層の薄膜化および半導体層中及び界面における局在準位密度の低減が可能になる。これにより、高速動作が可能で、サブスレッショルド値が低く、電界効果移動度が高く、低電圧で駆動可能なトランジスタを作製することができる。
【０１５４】
なお、開示する発明では、１パルスのレーザー光照射で半導体層の平坦性の向上及び欠陥の低減を実現できる。これにより、同じ領域に複数回のパルスレーザー光を照射しなくとも、優れた特性の半導体素子及び半導体装置を作製することができる。すなわち、多パルスの照射を必要とする場合と比較して、半導体素子及び半導体装置の作製効率を向上することができる。
【０１５５】
また、大面積化に不向きなＣＭＰ処理を用いずに済むため、高性能な半導体装置の大面積化を実現することができる。もちろん、大面積に限定されず、小型の基板であっても、良好な半導体装置を提供できる。
【０１５６】
なお、本実施の形態において用いる半導体基板の主表面は、（１００）面であっても良いし、（１１０）面であっても良いし、（１１１）面であっても良い。（１００）面を用いる場合には、界面準位密度を小さくすることができるため、トランジスタの作製に向いている。また、（１１０）面を用いる場合には、接合層を構成する元素と半導体を構成する元素（例えばシリコン元素）との結合が密に形成されるため、絶縁層と半導体層との密着性が向上する。すなわち、半導体層の剥離を抑制することができるようになる。また、（１１０）面では原子が密に配列しているため、作製したＳＯＩ基板における単結晶シリコン層の平坦性を一層向上させることができる。すなわち、該半導体層を用いて作製したトランジスタは非常に優れた特性を有することになる。なお、（１１０）面は（１００）面と比較してヤング率が大きく、劈開しやすいというメリットも有している。
【０１５７】
（実施の形態２）
本実施の形態では、図７及び８を参照してＳＯＩ基板の作製方法の別の一例について説明する。
【０１５８】
実施の形態１と同様に、ＳＯＩ基板のベース基板となるベース基板１０１を用意する（図７（Ａ）参照）。図７（Ａ）はベース基板１０１の断面図である。また、半導体基板１１１を用意する（図７（Ｂ）参照）。図７（Ｂ）は半導体基板１１１の断面図である。
【０１５９】
半導体基板１１１を洗浄した後、半導体基板１１１表面に、絶縁層１１６を形成する（図７（Ｃ）参照）。絶縁層１１６は単層構造、２層以上の多層構造とすることができる。その厚さは１０ｎｍ以上４００ｎｍ以下とすることができる。
【０１６０】
絶縁層１１６を構成する膜としては、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化ゲルマニウム膜、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化酸化ゲルマニウム膜などのシリコンまたはゲルマニウムを組成に含む絶縁膜を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物でなる絶縁膜、窒化アルミニウムなどの金属の窒化物でなる絶縁膜、酸化窒化アルミニウムなどの金属の酸化窒化物でなる絶縁膜、窒化酸化アルミニウムなどの金属の窒化酸化物でなる絶縁膜を用いることもできる。
【０１６１】
絶縁層１１６を構成する絶縁膜の形成方法としては、ＣＶＤ法、スパッタ法、半導体基板１１１の酸化（又は窒化）による方法等が挙げられる。
【０１６２】
ベース基板１０１にアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むような基板を用いた場合、このような不純物がベース基板１０１から、ＳＯＩ基板の半導体層に拡散することを防止できるような膜を少なくとも１層以上設けることが好ましい。このような膜には、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などがある。このような膜を含ませることで、絶縁層１１６をバリア層として機能させることができる。
【０１６３】
例えば、絶縁層１１６を単層構造のバリア層として形成する場合、厚さ１０ｎｍ以上２００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜で形成することができる。
【０１６４】
絶縁層１１６をバリア層として機能させ、２層構造とする場合には、例えば、酸化シリコン膜と窒化シリコン膜の積層膜、酸化窒化シリコン膜と窒化シリコン膜の積層膜、酸化シリコン膜と窒化酸化シリコン膜の積層膜、酸化窒化シリコン膜と窒化酸化シリコン膜の積層膜等の構造を採用することができる。なお、例示した２層構造では、先に記載した膜を半導体基板１１１側（下層）に形成することが好ましい。また、下層の膜としては、上層のブロッキング効果の高い膜の内部応力が半導体層に作用しないように、応力を緩和することができるような材料からなる膜を選択することが好ましい。また、上層の厚さは１０ｎｍ以上２００ｎｍ以下、下層の厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。
【０１６５】
本実施の形態では、下層を、プロセスガスとしてＳｉＨ４およびＮ２Ｏを用いてプラズマＣＶＤ法で形成した酸化窒化シリコン膜１１７、上層を、プロセスガスとしてＳｉＨ４およびＮＨ３を用いてプラズマＣＶＤ法で形成した窒化酸化シリコン膜１１８とした２層構造を用いる。
【０１６６】
次に、絶縁層１１６を介して、電界で加速されたイオンでなるイオンビーム１２１を半導体基板１１１に照射し、半導体基板１１１の表面から所定の深さの領域に、損傷領域１１３を形成する（図７（Ｄ）参照）。この工程は、図１（Ｅ）を用いて説明した場合と同様に行うことができる。絶縁層１１６には、イオン照射の際に半導体基板１１１の汚染を防止する効果や、照射されるイオンの衝撃で半導体基板１１１が損傷することを防止する効果などがある。
【０１６７】
損傷領域１１３を形成した後、絶縁層１１６の上面に接合層１１４を形成する（図７（Ｅ）参照）。
【０１６８】
なお、本実施の形態においては、イオン照射工程の後に接合層１１４を形成しているが、イオン照射工程の前に形成することもできる。この場合、図７（Ｃ）の絶縁層１１６を形成した後、絶縁層１１６上に接合層１１４を形成する。そして、その後、接合層１１４および絶縁層１１６を介して、イオンビーム１２１が半導体基板１１１に照射される。
【０１６９】
また、実施の形態１に示したように、保護膜１１２を形成してイオン照射を行うこともできる。この場合、図１（Ｃ）〜図１（Ｅ）に示す工程を行った後、保護膜１１２を除去し、絶縁層１１６、接合層１１４を半導体基板１１１上に形成すればよい。
【０１７０】
次に、ベース基板１０１と半導体基板１１１を貼り合わせる（図７（Ｆ）参照）。この貼り合わせの工程は、以下のようにして行われる。まず、接合界面を形成するベース基板１０１と接合層１１４の表面を超音波洗浄などの方法で洗浄する。次に、実施の形態１において説明した接合工程と同様にして、ベース基板１０１と接合層１１４を密着させる。これにより、ベース基板１０１と接合層１１４が接合する。
【０１７１】
ベース基板１０１と接合層１１４を接合させる前に、ベース基板１０１の表面を酸素プラズマ処理若しくはオゾン処理して親水性にしても良い。これにより、ベース基板１０１と接合層１１４との結合をより強力なものとすることができる。また、ベース基板１０１と接合層１１４を密着させた後、結合力を向上させるために、実施の形態１において説明した加熱処理又は加圧処理を行うこともできる。
【０１７２】
次に、半導体基板１１１を半導体基板１１１´と半導体層１１５に分離する（図７（Ｇ）参照）。本実施の形態に示す分離工程は、実施の形態１において説明した分離工程と同様に行うことができる。半導体基板１１１の分離は、ベース基板１０１と半導体基板１１１を貼り合わせた後、半導体基板１１１を加熱することにより行う。半導体基板１１１の加熱温度はベース基板の耐熱温度に依存するが、例えば、４００℃以上７００℃以下とすることができる。
【０１７３】
以上により、ベース基板１０１に半導体層１１５が設けられたＳＯＩ基板１３２が作製される。ＳＯＩ基板１３２は、ベース基板１０１上に、接合層１１４、絶縁層１１６、半導体層１１５が順に積層された多層構造の基板であり、ベース基板１０１と接合層１１４の界面において接合が形成されている。
【０１７４】
その後、ＳＯＩ基板１３２にレーザー光１２２を照射する（図８（Ａ）参照）。このレーザー光を照射する工程は、実施の形態１において示した場合と同様に行うことができる。図８（Ａ）に示すように、レーザー光１２２を半導体層１１５の上面側から照射し、半導体層１１５を部分溶融させることで、平坦性が向上し、且つ欠陥が減少された半導体層１１５Ａが形成される（図８（Ｂ）参照）。
【０１７５】
レーザー光１２２を照射して、半導体層１１５Ａを有するＳＯＩ基板１３２Ａを形成した後、半導体層１１５Ａを薄くする半導体層の薄膜化工程を行ってもよい（図８（Ｃ）参照）。この薄膜化工程は、実施の形態１において示した薄膜化工程と同様にして行うことができる。具体的には、半導体層１１５Ａをエッチング（又はエッチバック）し、半導体層１１５Ａを薄くする。最終的な半導体層１１５Ｂの厚さは、５ｎｍ以上１００ｎｍ以下とすることが好ましく、５ｎｍ以上５０ｎｍ以下とするとより好ましい。
【０１７６】
なお、本実施の形態においては、レーザー光の照射により表面を平坦化等した後でエッチング処理又はエッチバック処理を行う構成を例に挙げているが、発明はこれに限定して解釈されるものではない。例えば、レーザー光の照射前にエッチング処理又はエッチバック処理を行ってもよい。この場合には、エッチング処理又はエッチバック処理により半導体層表面の凹凸や欠陥をある程度低減することができる。また、レーザー光の照射前及び照射後の両方に上記処理を適用しても良い。また、レーザー光の照射と上記処理を交互に繰り返しても良い。このように、レーザー光の照射とエッチング処理（又はエッチバック処理）を組み合わせて用いることにより、半導体層表面の凹凸、欠陥等を著しく低減することができる。
【０１７７】
また、レーザー光１２２を照射した後に、ベース基板１０１の耐熱温度以下における加熱処理を施しても良い。これにより、レーザー光１２２の照射による効果が促進され、効率的な欠陥の除去や平坦性の向上が可能になる。もちろん、上述のエッチング処理やエッチバック処理、加熱処理等を常に用いる必要はない。
【０１７８】
図７（Ａ）〜図８（Ｃ）に示す工程を行うことにより、半導体層１１５Ｂが貼り付けられたＳＯＩ基板１３２Ｂを形成することができる。
【０１７９】
なお、実施の形態１と同様に、本実施の形態においても、１枚のベース基板１０１に上に複数の半導体層１１５Ｂを貼り付けたＳＯＩ基板１３２Ｂを作製することができる。また、ベース基板１０１に複数の半導体基板１１１を同時に固定して、同時に複数の半導体層１１５を形成することもできる。
【０１８０】
本実施の形態は、実施の形態１と適宜組み合わせて用いることができる。
【０１８１】
（実施の形態３）
本実施の形態では、図９及び１０を参照してＳＯＩ基板の作製方法の別の一例について説明する。
【０１８２】
実施の形態１と同様に、ＳＯＩ基板のベース基板となるベース基板１０１を用意し（図９（Ａ）参照）、ベース基板上に絶縁層１０２を形成する。本実施の形態でも、絶縁層１０２は、窒化酸化シリコン膜１０３と酸化窒化シリコン膜１０４でなる２層構造の膜とする。次に、絶縁層１０２上に接合層１０５を形成する（図９（Ｂ）参照）。この接合層１０５は、実施の形態１又は実施の形態２にて示した、半導体基板１１１に形成される接合層１１４と同様に形成することができる。
【０１８３】
図９（Ｃ）〜図９（Ｅ）は、図１（Ｃ）〜図１（Ｅ）と同様の工程を示している。実施の形態１で説明したように、半導体基板１１１に保護膜１１２を形成し、半導体基板１１１に損傷領域１１３を形成する。損傷領域１１３を形成した後、図９（Ｆ）に示すように、保護膜１１２を除去する。なお、保護膜１１２を除去した後、図１（Ｆ）と同様に接合層１１４を形成することもできる。また、保護膜１１２を残したまま、次の接合工程を行っても良い。また、保護膜１１２を残した状態で、保護膜１１２上に接合層１１４を形成することもできる。
【０１８４】
次に、ベース基板１０１と半導体基板１１１とを貼り合わせる（図９（Ｇ）参照）。この接合工程は、実施の形態１において示した接合工程と同様に行うことができ、半導体基板１１１と接合層１０５を密着させて半導体基板１１１と接合層１０５を接合させる。
【０１８５】
半導体基板１１１と接合層１０５を接合させる前に、半導体基板１１１の表面を酸素プラズマ処理若しくはオゾン処理して親水性にしても良い。また半導体基板１１１と接合層１０５を接合させた後、この結合力を向上させるため、実施の形態１で説明した加熱処理や加圧処理を行うことができる。
【０１８６】
次に、半導体基板１１１を半導体基板１１１´と半導体層１１５に分離する（図９（Ｈ）参照）。本実施の形態の分離工程は、実施の形態１において示した分離工程と同様に行うことができる。つまり、半導体基板１１１と接合層１０５を接合した後、半導体基板１１１を４００℃以上７００℃以下の温度で加熱すればよい。いうまでもないが、加熱温度の上限はベース基板１０１の歪み点を超えないようにする。
【０１８７】
以上により、ベース基板１０１に半導体層１１５が設けられたＳＯＩ基板１３３が作製される。ＳＯＩ基板１３３は、ベース基板１０１上に、絶縁層１０２、接合層１０５、半導体層１１５が順に積層された多層構造の基板であり、半導体層１１５と接合層１０５の界面において接合が形成されている。
【０１８８】
その後、ＳＯＩ基板１３３にレーザー光１２２を照射する（図１０（Ａ）参照）。このレーザー光の照射工程は、実施の形態１に示した場合と同様に行うことができる。図１０（Ａ）に示すように、レーザー光１２２を半導体層１１５の上面側から照射し、半導体層１１５を部分溶融させることで、平坦性が向上し、且つ欠陥が減少された半導体層１１５Ａが形成される（図１０（Ｂ）参照）。
【０１８９】
レーザー光１２２を照射して、半導体層１１５Ａを有するＳＯＩ基板１３３Ａを形成した後、半導体層１１５Ａを薄くする半導体層の薄膜化工程を行ってもよい（図１０（Ｃ）参照）。この薄膜化工程は、実施の形態１において示した薄膜化工程と同様に行うことができる。具体的には、半導体層１１５Ａをエッチング（又はエッチバック）し、半導体層１１５Ａを薄くする。最終的な半導体層１１５Ｂの厚さは、５ｎｍ以上１００ｎｍ以下とすることが好ましく、５ｎｍ以上５０ｎｍ以下とするとより好ましい。
【０１９０】
なお、本実施の形態においては、レーザー光の照射により表面を平坦化等した後でエッチング処理又はエッチバック処理を行う構成を例に挙げているが、発明はこれに限定して解釈されるものではない。例えば、レーザー光の照射前にエッチング処理又はエッチバック処理を行ってもよい。この場合には、エッチング処理又はエッチバック処理により半導体層表面の凹凸や欠陥をある程度低減することができる。また、レーザー光の照射前及び照射後の両方に上記処理を適用しても良い。また、レーザー光の照射と上記処理を交互に繰り返しても良い。このように、レーザー光の照射とエッチング処理（又はエッチバック処理）を組み合わせて用いることにより、半導体層表面の凹凸、欠陥等を著しく低減することができる。
【０１９１】
また、レーザー光１２２を照射した後に、ベース基板１０１の耐熱温度以下における加熱処理を施しても良い。これにより、レーザー光１２２の照射による効果が促進され、効率的な欠陥の除去や平坦性の向上が可能になる。もちろん、上述のエッチング処理やエッチバック処理、加熱処理等を常に用いる必要はない。
【０１９２】
図９（Ａ）〜図１０（Ｃ）に示す工程を行うことにより、半導体層１１５Ｂが貼り付けられたＳＯＩ基板１３３Ｂを形成することができる。
【０１９３】
なお、実施の形態１と同様に、本実施の形態の工程によっても、１枚のベース基板１０１に上に複数の半導体層１１５Ｂを貼り付けたＳＯＩ基板１３３Ｂを作製することができる。また、ベース基板１０１に複数の半導体基板１１１を同時に固定して、同時に複数の半導体層１１５を形成することもできる。
【０１９４】
本実施の形態は、実施の形態１又は２と適宜組み合わせて用いることができる。
【０１９５】
（実施の形態４）
本実施の形態では、半導体装置を作製する際に領域ｂ（及び領域ｃ）を除去して島状の半導体層を形成する方法について、図１１及び１２を用いて説明する。
【０１９６】
はじめに、レーザー光の照射痕を用いて半導体層をパターニングする方法について、図１１を参照して説明する。なお、図１１はあくまで模式図であり、発明は図１１の構成に限定されるものではない。
【０１９７】
まず、実施の形態１乃至３にて示す方法に従って、ベース基板１１００上に領域ａ、領域ｂ、及び領域ｃを有する半導体層を形成する（図１１（Ａ）参照）。ここで、領域ａは照射されたレーザー光のエネルギー密度が概ね一定の領域であり、領域ｂは照射されたレーザー光のエネルギー密度が急激に変化する領域であり、領域ｃは実質的にレーザー光が照射されていない領域である。なお、図１１では領域ｃを有する例について示しているが、レーザー光の照射条件を変更することで、領域ｃが存在しない半導体層を形成することもできる。図１１（Ａ）にて示すように、基板の上方から見た場合には、領域ａ、領域ｂ、領域ｃが周期的に配列した構造となっている。レーザー光の照射領域（領域ａ又は領域ｂ）とレーザー光が照射されなかった領域（領域ｃ）との結晶性の違いや、レーザー光照射領域の端部（領域ｂ）に生じる表面凹凸等を利用して、レーザー光の照射痕を検知することができる。
【０１９８】
次に、半導体層上にレジスト材料を塗布して露光し、レジストマスク１１０２を形成する（図１１（Ｂ）参照）。露光の際に用いるメタルマスクと、レーザー光の照射痕との位置合わせには、ＣＣＤカメラ等を用いることができる。なお、メタルマスクは半導体層における領域ｂ及び領域ｃが除去されるようなパターンに形成されている。ここで、半導体層の特性がさほど要求されない領域（例えば、トランジスタにおけるソース領域やドレイン領域など）に使用することを目的として、領域ｂや領域ｃを残存させてもよい。また、本実施の形態においては、メタルマスクを用いてレジストマスク１１０２を作製する方法について説明しているが、発明はこれに限られない。インクジェット法に代表される液滴吐出法を用いて形成しても良い。この場合にも、レーザー光が照射された領域とレーザー光が照射されなかった領域との結晶性の違いや、レーザー光照射領域の端部に生じる表面凹凸等を利用して、位置合わせを行うことができる。
【０１９９】
次に、レジストマスク１１０２を用いて半導体層をエッチングして、島状の半導体層１１０４を形成する（図１１（Ｃ）参照）。ここでは、領域ｂ及び領域ｃが除去されるようにレジストマスク１１０２を形成しているため、領域ａのみからなる島状の半導体層１１０４を形成することができる。つまり、欠陥が十分に低減されており、表面の平坦性に優れた単結晶半導体のみを用いて半導体装置を作製することができる。なお、エッチングにより島状の半導体層１１０４を形成した後には上記のレジストマスク１１０２は除去する。
【０２００】
次に、アライメント用のパターンを形成して半導体層をパターニングする方法について、図１２を参照して説明する。
【０２０１】
ベース基板１２００上にアライメント用のパターン１２１０を形成する方法は複数あるが、例えば、アライメント用のパターンとなる層を形成した後に、該層をエッチングすることで形成することができる。また、レーザー光の照射等により、ベース基板１２００や、ベース基板１２００上に存在する絶縁層などをアブレーションさせることにより形成しても良い。上述の如き方法を用いて、ベース基板１２００上に半導体層を形成する前、又は半導体層を形成した後にアライメント用のパターン１２１０を形成することができる。ここでは、半導体層を形成する前にアライメント用のパターン１２１０を形成した場合について示す（図１２（Ａ）参照）。
【０２０２】
半導体層を形成した後に、アライメント用のパターン１２１０に合わせてレーザー光の照射領域を調節し、領域ａ、領域ｂ、及び領域ｃを有する半導体層を形成する（図１２（Ｂ）参照）。この際、半導体装置を作製しない領域に試験的にレーザー光の照射を行い、該レーザー光の照射痕を用いて、レーザー照射位置等の微調整を行っても良い。その他の詳細については実施の形態１乃至３を参照することができる。なお、図１２（Ｂ）においても、領域ａ、領域ｂ、及び領域ｃが周期的に配列した構造となっている。
【０２０３】
次に、半導体層上にレジスト材料を塗布して露光し、レジストマスク１２０２を形成する（図１２（Ｃ）参照）。露光の際に用いるメタルマスクの位置合わせは、アライメント用のパターン１２１０を用いて行うことができる。本実施の形態においては、メタルマスクを用いてレジストマスク１２０２を作製する方法について説明しているが、発明はこれに限られない。インクジェット法に代表される液滴吐出法を用いて形成しても良い。
【０２０４】
次に、上記のレジストマスク１２０２を用いて半導体層をエッチングして、島状の半導体層１２０４を形成する（図１２（Ｄ）参照）。ここでは、領域ｂ及び領域ｃが除去されるようにレジストマスク１２０２を形成しているため、領域ａのみからなる島状の半導体層１２０４を形成することができる。つまり、欠陥が十分に低減されており、表面の平坦性に優れた単結晶半導体のみを用いて半導体装置を作製することができる。なお、エッチングにより島状の半導体層１２０４を形成した後には上記のレジストマスク１２０２は除去する。
【０２０５】
本実施の形態は、実施の形態１乃至３と適宜組み合わせて用いることができる。
【０２０６】
（実施の形態５）
本実施の形態では、半導体装置の製造方法の一例について、図１３乃至１６を参照して説明する。なお、本実施の形態においては、半導体装置の一例として液晶表示装置を挙げて説明するが、半導体装置は液晶表示装置に限られるものではない。
【０２０７】
はじめに、実施の形態１乃至３に示した方法などを用いて、絶縁表面を有する基板上に単結晶半導体層を形成する（図１３（Ａ）参照）。ここでは、絶縁表面を有する基板１３００の上に絶縁層１３０２、接合層を含む絶縁層１３０４、単結晶半導体層１３０６を順に設けた構成を用いて説明するが、発明はこれに限られるものではない。
【０２０８】
次に、単結晶半導体層１３０６及び絶縁層１３０４を所望の形状にパターニングして、島状の単結晶半導体層を形成する。この際、実施の形態１における領域ａに相当する領域以外の単結晶半導体層１３０６を、エッチングにより除去する。なお、パターニングの際のエッチング加工としては、ドライエッチング（プラズマエッチング等）、ウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、四弗化炭素（ＣＦ４）、弗化窒素（ＮＦ３）、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、などのフッ素系又は塩素系のガスを用い、ヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成することなくエッチングを行うことができる。なお、本実施の形態においては、絶縁層１３０４の一部をエッチングにより除去する構成としたが、絶縁層１３０４をエッチングしない構成としても良い。
【０２０９】
単結晶半導体層１３０６及び絶縁層１３０４をパターニングした後には、しきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型を付与する不純物元素を添加すると良い。例えば、ｐ型を付与する不純物元素として、硼素を５×１０１６／ｃｍ３以上１×１０１８／ｃｍ３以下の濃度で添加することができる。
【０２１０】
絶縁層１３０４は、接合層に加えて、不純物元素に対するバリア層を有していることが好ましい。上記のバリア層は、例えば、窒化シリコンや窒化酸化シリコン等材料を用いて形成することができる。バリア層を設ける場合には、例えば、絶縁表面を有する基板に接する側から接合層、窒化酸化シリコン、酸化窒化シリコンの積層構造とすることができる。窒化酸化シリコンに代えて窒化シリコンを用いても良い。また、酸化窒化シリコンに代えて酸化シリコンを用いても良い。
【０２１１】
次に、島状の単結晶半導体層を覆うゲート絶縁層１３０８を形成する（図１３（Ｂ）参照）。なお、ここでは便宜上、パターニングによって形成された島状の単結晶半導体層をそれぞれ単結晶半導体層１３１０、単結晶半導体層１３１２、単結晶半導体層１３１４と呼ぶことにする。ゲート絶縁層１３０８はプラズマＣＶＤ法またはスパッタ法などを用い、厚さを１０ｎｍ以上１５０ｎｍ以下として珪素を含む絶縁膜で形成する。具体的には、窒化シリコン、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンに代表される珪素の酸化物材料又は窒化物材料等の材料で形成すればよい。なお、ゲート絶縁層１３０８は単層構造であっても良いし、積層構造としても良い。さらに、単結晶半導体層とゲート絶縁層との間に、膜厚１ｎｍ以上１００ｎｍ以下、好ましくは１ｎｍ以上１０ｎｍ以下、より好ましくは２ｎｍ以上５ｎｍ以下の薄い酸化シリコン膜を形成してもよい。なお、低い温度でリーク電流の少ないゲート絶縁膜を形成するために、アルゴンなどの希ガス元素を反応ガスに含ませても良い。
【０２１２】
次に、ゲート絶縁層１３０８上にゲート電極層として用いる第１の導電膜と第２の導電膜とを積層して形成する。第１の導電膜の膜厚は２０ｎｍ以上１００ｎｍ以下程度、第２の導電膜の膜厚は１００ｎｍ以上４００ｎｍ以下程度とすれば良い。また、第１の導電膜と第２の導電膜は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。第１の導電膜と第２の導電膜は、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、ネオジム等から選ばれた元素、又は前記の元素を主成分とする合金材料もしくは化合物材料等を用いて形成すればよい。また、第１の導電膜や第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金などを用いてもよい。なお、本実施の形態においては２層構造の導電層を用いて説明しているが、発明はこれに限定されない。３層以上の積層構造としても良いし、単層構造であっても良い。
【０２１３】
次に、フォトリソグラフィ法を用いてレジスト材料からなるマスク１３１６ａ、マスク１３１６ｂ、マスク１３１６ｃ、マスク１３１６ｄ、及びマスク１３１６ｅを形成する。そして、前記のマスクを用いて第１の導電膜と第２の導電膜を所望の形状に加工し、第１のゲート電極層１３１８ａ、第１のゲート電極層１３１８ｂ、第１のゲート電極層１３１８ｃ、第１のゲート電極層１３１８ｄ、第１の導電層１３１８ｅ、導電層１３２０ａ、導電層１３２０ｂ、導電層１３２０ｃ、導電層１３２０ｄ、及び導電層１３２０ｅを形成する（図１３（Ｃ）参照）。
【０２１４】
ここで、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、所望のテーパー形状となるようにエッチングを行うことができる。また、マスクの形状によって、テーパーの角度等を制御することもできる。なお、エッチング用ガスとしては、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）もしくは四塩化炭素（ＣＣｌ４）などを代表とする塩素系ガス、四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ６）もしくは弗化窒素（ＮＦ３）などを代表とするフッ素系ガス、又は酸素（Ｏ２）を適宜用いることができる。本実施の形態では、ＣＦ４、Ｃｌ２、Ｏ２からなるエッチング用ガスを用いて第２の導電膜のエッチングを行い、連続してＣＦ４、Ｃｌ２からなるエッチング用ガスを用いて第１の導電膜をエッチングする。
【０２１５】
次に、マスク１３１６ａ、マスク１３１６ｂ、マスク１３１６ｃ、マスク１３１６ｄ、及びマスク１３１６ｅを用いて、導電層１３２０ａ、導電層１３２０ｂ、導電層１３２０ｃ、導電層１３２０ｄ、及び導電層１３２０ｅを所望の形状に加工する。このとき、導電層を形成する第２の導電膜と、第１のゲート電極層及び第１の導電層を形成する第１の導電膜との選択比が高いエッチング条件でエッチングする。このエッチングによって、第２のゲート電極層１３２２ａ、第２のゲート電極層１３２２ｂ、第２のゲート電極層１３２２ｃ、第２のゲート電極層１３２２ｄ、及び第２の導電層１３２２ｅを形成する。本実施の形態では、第２のゲート電極層及び第２の導電層もテーパー形状を有しているが、そのテーパー角は、第１のゲート電極層及び第１の導電層の有するテーパー角より大きい。なお、テーパー角とは対象物の底面と側面とが作る角度を言うものとする。よって、テーパー角が９０度の場合、導電層は底面に対して垂直な側面を有することになる。テーパー角を９０度未満とすることにより、積層される膜の被覆性が向上するため、欠陥を低減することが可能となる。なお、本実施の形態では、第２のゲート電極層及び第２の導電層を形成するためのエッチング用ガスとしてＣｌ２、ＳＦ６、Ｏ２を用いる。
【０２１６】
以上の工程によって、周辺駆動回路領域１３８０に、ゲート電極層１３２４ａ、ゲート電極層１３２４ｂ、画素領域１３８２に、ゲート電極層１３２４ｃ、ゲート電極層１３２４ｄ、及び導電層１３２４ｅを形成することができる（図１３（Ｄ）参照）。なお、マスク１３１６ａ、マスク１３１６ｂ、マスク１３１６ｃ、マスク１３１６ｄ、及びマスク１３１６ｅは、上記工程の後に除去する。
【０２１７】
次に、ゲート電極層１３２４ａ、ゲート電極層１３２４ｂ、ゲート電極層１３２４ｃ、ゲート電極層１３２４ｄをマスクとして、ｎ型を付与する不純物元素を添加し、第１のｎ型不純物領域１３２６ａ、第１のｎ型不純物領域１３２６ｂ、第１のｎ型不純物領域１３２８ａ、第１のｎ型不純物領域１３２８ｂ、第１のｎ型不純物領域１３３０ａ、第１のｎ型不純物領域１３３０ｂ、第１のｎ型不純物領域１３３０ｃを形成する（図１４（Ａ）参照）。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）を用いてドーピングを行う。ここでは、第１のｎ型不純物領域に、ｎ型を付与する不純物元素であるリン（Ｐ）が１×１０１６／ｃｍ３以上５×１０１９／ｃｍ３以下程度の濃度で含まれるようにする。
【０２１８】
次に、単結晶半導体層１３１０、単結晶半導体層１３１４の一部を覆うマスク１３３２ａ、マスク１３３２ｂ、マスク１３３２ｃを形成する。そして、マスク１３３２ａ、マスク１３３２ｂ、マスク１３３２ｃ、及び第２のゲート電極層１３２２ｂをマスクとしてｎ型を付与する不純物元素を添加する。これにより、第２のｎ型不純物領域１３３４ａ、第２のｎ型不純物領域１３３４ｂ、第３のｎ型不純物領域１３３６ａ、第３のｎ型不純物領域１３３６ｂ、第２のｎ型不純物領域１３４０ａ、第２のｎ型不純物領域１３４０ｂ、第２のｎ型不純物領域１３４０ｃ、第３のｎ型不純物領域１３４２ａ、第３のｎ型不純物領域１３４２ｂ、第３のｎ型不純物領域１３４２ｃ、第３のｎ型不純物領域１３４２ｄが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）を用いてドーピングを行う。ここでは、第２のｎ型不純物領域にｎ型を付与する不純物元素であるリン（Ｐ）が１×１０１７／ｃｍ３以上１×１０２１／ｃｍ３以下程度の濃度で含まれるようにする。第３のｎ型不純物領域１３３６ａ、第３のｎ型不純物領域１３３６ｂには、第３のｎ型不純物領域１３４２ａ、第３のｎ型不純物領域１３４２ｂ、第３のｎ型不純物領域１３４２ｃ、第３のｎ型不純物領域１３４２ｄと同程度、もしくは少し高めの濃度でｎ型を付与する不純物元素が添加される。また、チャネル形成領域１３３８、チャネル形成領域１３４４ａ及びチャネル形成領域１３４４ｂが形成される（図１４（Ｂ）参照）。
【０２１９】
第２のｎ型不純物領域は高濃度不純物領域であり、ソース又はドレインとして機能する。一方、第３のｎ型不純物領域は低濃度不純物領域であり、いわゆるＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域となる。第３のｎ型不純物領域１３３６ａ、第３のｎ型不純物領域１３３６ｂは、第１のゲート電極層１３１８ｂと重なる領域に形成されている。これにより、ソース又はドレイン近傍の電界を緩和して、ホットキャリアによるオン電流の劣化を防止することができる。一方、第３のｎ型不純物領域１３４２ａ、第３のｎ型不純物領域１３４２ｂ、第３のｎ型不純物領域１３４２ｃ、第３のｎ型不純物領域１３４２ｄはゲート電極層１３２４ｃ、ゲート電極層１３２４ｄと重なっておらず、オフ電流を低減する効果がある。
【０２２０】
次に、マスク１３３２ａ、マスク１３３２ｂ、マスク１３３２ｃを除去し、単結晶半導体層１３１２、単結晶半導体層１３１４を覆うマスク１３４６ａ、マスク１３４６ｂを形成する。そして、マスク１３４６ａ、マスク１３４６ｂ、ゲート電極層１３２４ａをマスクとしてｐ型を付与する不純物元素を添加する。これにより、第１のｐ型不純物領域１３４８ａ、第１のｐ型不純物領域１３４８ｂ、第２のｐ型不純物領域１３５０ａ、第２のｐ型不純物領域１３５０ｂが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてジボラン（Ｂ２Ｈ６）を用いてドーピングを行う。ここでは、第１のｐ型不純物領域、及び第２のｐ型不純物領域にｐ型を付与する不純物元素である硼素（Ｂ）が１×１０１８／ｃｍ３以上５×１０２１／ｃｍ３以下程度の濃度で含まれるようにする。また、チャネル形成領域１３５２が形成される（図１４（Ｃ）参照）。
【０２２１】
第１のｐ型不純物領域は高濃度不純物領域であり、ソース又はドレインとして機能する。一方、第２のｐ型不純物領域は低濃度不純物領域であり、いわゆるＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ  Ｄｒａｉｎ）領域となる。
【０２２２】
その後、マスク１３４６ａ、マスク１３４６ｂを除去する。マスクを除去した後に、ゲート電極層の側面を覆うように絶縁膜を形成してもよい。該絶縁膜は、プラズマＣＶＤ法や減圧ＣＶＤ（ＬＰＣＶＤ）法を用いて形成することができる。また、不純物元素を活性化するために、加熱処理、強光の照射、レーザー光の照射等を行ってもよい。
【０２２３】
次いで、ゲート電極層、及びゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、絶縁膜１３５４と絶縁膜１３５６の積層構造とする（図１５（Ａ）参照）。絶縁膜１３５４として窒化酸化シリコン膜を膜厚１００ｎｍにて形成し、絶縁膜１３５６として酸化窒化シリコン膜を膜厚９００ｎｍにて形成する。本実施の形態においては、２層の積層構造としたが、単層構造でも良く、３層以上の積層構造としても良い。本実施の形態では、絶縁膜１３５４及び絶縁膜１３５６を、プラズマＣＶＤ法を用いて、大気に晒さずに連続的に形成する。なお、絶縁膜１３５４及び絶縁膜１３５６は上記材料に限定されるものではない。
【０２２４】
絶縁膜１３５４、絶縁膜１３５６は、他に、酸化シリコンや窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜その他の無機絶縁性材料を含む物質から選ばれた材料を用いて形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂をいう。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、有機基（例えばアルキル基、アリール基）やフルオロ基を用いても良い。有機基は、フルオロ基を有していてもよい。また、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン、ポリシラザン等の有機絶縁性材料を用いることもできる。
【０２２５】
次いで、レジスト材料からなるマスクを用いて絶縁膜１３５４、絶縁膜１３５６、ゲート絶縁層１３０８に単結晶半導体層及びゲート電極層に達するコンタクトホール（開口部）を形成する（一部は図示せず）。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。本実施の形態では、酸化窒化シリコン膜である絶縁膜１３５６と、窒化酸化シリコン膜である絶縁膜１３５４及びゲート絶縁層１３０８と選択比が取れる条件で、第１のエッチングを行い、絶縁膜１３５６を除去する。次に、第２のエッチングによって、絶縁膜１３５４及びゲート絶縁層１３０８を除去し、ソース又はドレインに達する開口部を形成する。
【０２２６】
その後、開口部を覆うように導電膜を形成し、該導電膜をエッチングする。これにより、各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層１３５８ａ、ソース電極層又はドレイン電極層１３５８ｂ、ソース電極層又はドレイン電極層１３６０ａ、ソース電極層又はドレイン電極層１３６０ｂ、ソース電極層又はドレイン電極層１３６２ａ、ソース電極層又はドレイン電極層１３６２ｂを形成する。ソース電極層又はドレイン電極層には、アルミニウム、タンタル、チタン、モリブデン、タングステン、ネオジム、クロム、ニッケル、白金、金、銀、銅、マグネシウム、スカンジウム、コバルト、亜鉛、ニオブ、シリコン、リン、硼素、ヒ素、ガリウム、インジウム、錫などから選択された一つ又は複数の元素、または、前記元素を成分として含有する化合物や合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化シリコンを添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛、アルミニウムネオジム（Ａｌ−Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）など）、もしくは、これらの化合物を組み合わせた物質等が用いられる。その他にも、シリサイド（例えば、アルミニウムシリコン、モリブデンシリコン、ニッケルシリサイド）や、窒素を含有する化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン）、リン（Ｐ）等の不純物元素をドーピングしたシリコン（Ｓｉ）等を用いることもできる。
【０２２７】
以上の工程で周辺駆動回路領域１３８０にｐチャネル型薄膜トランジスタ１３６４、及びｎチャネル型薄膜トランジスタ１３６６を、画素領域１３８２にｎチャネル型薄膜トランジスタ１３６８、容量配線１３７０が形成される（図１５（Ｂ）参照）。
【０２２８】
次に第２の層間絶縁層として絶縁膜１３７２を形成する。絶縁膜１３７２としては酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ膜、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン等の有機絶縁性材料を用いることもできる。
【０２２９】
次に、画素領域１３８２の絶縁膜１３７２にコンタクトホールを形成し、画素電極層１３７４を形成する（図１５（Ｃ）参照）。画素電極層１３７４は、インジウム錫酸化物（ＩＴＯ）、酸化インジウムに酸化亜鉛を混合したＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、酸化インジウムに酸化シリコンを混合した導電性材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、又はタングステン、モリブデン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、コバルト、ニッケル、チタン、白金、アルミニウム、銅、銀等の金属又はその合金、若しくはその金属窒化物を用いて形成することができる。
【０２３０】
また、画素電極層１３７４としては導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いることもできる。導電性組成物は、薄膜におけるシート抵抗が１００００Ω／ｓｑ．以下であることが好ましい。また、光透過性を有する画素電極層として薄膜を形成する場合には、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０２３１】
上記の導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン及びその誘導体、ポリピロール及びその誘導体、ポリチオフェン及びその誘導体、又は、これらの共重合体等が挙げられる。
【０２３２】
共役系導電性高分子の具体例としては、ポリピロール、ポリ（３−メチルピロール）、ポリ（３−ブチルピロール）、ポリ（３−オクチルピロール）、ポリ（３−デシルピロール）、ポリ（３，４−ジメチルピロール）、ポリ（３，４−ジブチルピロール）、ポリ（３−ヒドロキシピロール）、ポリ（３−メチル−４−ヒドロキシピロール）、ポリ（３−メトキシピロール）、ポリ（３−エトキシピロール）、ポリ（３−オクトキシピロール）、ポリ（３−カルボキシルピロール）、ポリ（３−メチル−４−カルボキシルピロール）、ポリＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。
【０２３３】
上記の導電性高分子を、単独で用いても良いし、膜の特性を調整するために有機樹脂を添加して使用しても良い。
【０２３４】
さらに、導電性組成物にアクセプタ性のドーパントやドナー性のドーパントをドーピングすることで、共役導電性高分子の共役電子の酸化還元電位を変化させ、電気伝導度を調節してもよい。
【０２３５】
上述の如き導電性組成物を水または有機溶剤（アルコール系溶剤、ケトン系溶剤、エステル系溶剤、炭化水素系溶剤、芳香族系溶剤など）に溶解させて、塗布法、コーティング法、液滴吐出法（インクジェット法ともいう）、印刷法等により画素電極層１３７４となる薄膜を形成することができる。
【０２３６】
次に、画素電極層１３７４及び絶縁膜１３７２を覆うように、配向膜と呼ばれる絶縁層１６０２を形成する（図１６（Ｂ）参照）。絶縁層１６０２は、スクリーン印刷法やオフセット印刷法を用いて形成することができる。なお、図１６は、半導体装置の平面図及び断面図を示しており、図１６（Ａ）は半導体装置の平面図、図１６（Ｂ）は図１６（Ａ）のＣ−Ｄにおける断面図である。半導体装置には、外部端子接続領域１３７６、封止領域１３７８、周辺駆動回路領域１３８０、画素領域１３８２が設けられる。
【０２３７】
絶縁層１６０２を形成した後、ラビング処理を行う。配向膜として機能する絶縁層１６０６についても、絶縁層１６０２と同様にして形成することができる。
【０２３８】
その後、対向基板１６００と、絶縁性表面を有する基板１３００とを、シール材１６１４及びスペーサ１６１６を介して貼り合わせ、その空隙に液晶層１６０４を設ける。なお、対向基板１６００には、配向膜として機能する絶縁層１６０６、対向電極として機能する導電層１６０８、カラーフィルターとして機能する着色層１６１０、偏光子１６１２（偏光板ともいう）等が設けられている。なお、絶縁性表面を有する基板１３００にも偏光子１６１８（偏光板）を設けるが、発明はこれに限られない。例えば、反射型の液晶表示装置においては、偏光子は、一方に設ければ良い。
【０２３９】
続いて、画素領域と電気的に接続されている端子電極層１６２０に、異方性導電体層１６２２を介して、ＦＰＣ１６２４を接続する。ＦＰＣ１６２４は、外部からの信号を伝達する役目を担う。上記の工程により、液晶表示装置を作製することができる。
【０２４０】
本実施の形態においては、実施の形態１などに示した方法を用いて液晶表示装置を作製している。このため、液晶のスイッチングを司る半導体素子（例えば、画素領域におけるトランジスタ）の特性を大きく向上することができる。また、駆動回路領域の半導体素子の動作速度を大きく向上することができる。したがって、液晶表示装置の表示特性を大きく向上させることができる。
【０２４１】
なお、本実施の形態においては液晶表示装置を作製する方法について説明したが、発明はこれに限られるものではない。本実施の形態は、実施の形態１乃至４と適宜組み合わせて用いることができる。
【０２４２】
（実施の形態６）
本実施の形態では、発光素子を有する半導体装置（エレクトロルミネッセンス表示装置）について説明する。なお、周辺回路領域や画素領域等に用いられるトランジスタの作製方法は、実施の形態５を参照することができるため、詳細については省略する。
【０２４３】
なお、発光素子を有する半導体装置には、下面放射、上面放射、両面放射のいずれかの方式が用いられる。本実施の形態では、下面放射方式を用いた半導体装置について、図１７を用いて説明するが、発明はこれに限られるものではない。
【０２４４】
図１７の半導体装置は、下方（図中の矢印の方向）に光を放射する。ここで、図１７（Ａ）は半導体装置の平面図であり、図１７（Ｂ）は、図１７（Ａ）のＥ−Ｆにおける断面図である。図１７において半導体装置は、外部端子接続領域１７３０、封止領域１７３２、駆動回路領域１７３４、画素領域１７３６を有している。
【０２４５】
図１７に示す半導体装置は、素子基板１７００、薄膜トランジスタ１７５０、薄膜トランジスタ１７５２、薄膜トランジスタ１７５４、薄膜トランジスタ１７５６、発光素子１７６０、絶縁層１７６８、充填材１７７０、シール材１７７２、配線層１７７４、端子電極層１７７６、異方性導電層１７７８、ＦＰＣ１７８０、封止基板１７９０によって構成されている。なお、発光素子１７６０は、第１の電極層１７６２と発光層１７６４と第２の電極層１７６６とを含む。
【０２４６】
第１の電極層１７６２としては、発光層１７６４より放射する光を透過できるように、光透過性を有する導電性材料を用いる。一方、第２の電極層１７６６としては、発光層１７６４より放射する光を反射することができる導電性材料を用いる。
【０２４７】
第１の電極層１７６２としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物等を用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）等を用いても良い。
【０２４８】
また、第１の電極層１７６２としては、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いることもできる。なお、詳細については実施の形態４を参照することができるため、ここでは省略する。
【０２４９】
第２の電極層１７６６としては、チタン、タングステン、ニッケル、金、白金、銀、銅、タンタル、モリブデン、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。可視光の領域で反射性が高い物質を用いることがよく、本実施の形態では、アルミニウム膜を用いることとする。
【０２５０】
なお、上面放射、両面放射の各方式を用いる場合には、適宜電極層の設計を変更してやれば良い。具体的には、上面放射の場合には、反射性を有する材料を用いて第１の電極層１７６２を形成し、光透過性を有する材料を用いて第２の電極層１７６６を形成する。両面放射の場合には、光透過性を有する材料を用いて第１の電極層１７６２及び第２の電極層１７６６を形成すれば良い。なお、下面放射、上面放射においては、光透過性を有する材料を用いて一方の電極層を形成し、光透過性を有する材料と光反射性を有する材料の積層構造により、他方の電極層を形成する構成としても良い。電極層に用いることができる材料は下面放射の場合と同様であるため、ここでは省略する。
【０２５１】
なお、一般に、光透過性を有さないと考えられる金属のような材料であっても、膜厚を小さく（５ｎｍ以上３０ｎｍ以下程度）することにより、光を透過させることができる。これにより、上述の光反射性材料を用いて、光を透過する電極層を作製することも可能である。
【０２５２】
また、封止基板１７９０にカラーフィルター（着色層）を形成する構成としてもよい。カラーフィルター（着色層）は、蒸着法や液滴吐出法によって形成することができる。また、色変換層を用いる構成であっても良い。
【０２５３】
本実施の形態においては、実施の形態１などに示した方法を用いてエレクトロルミネッセンス表示装置を作製している。このため、エレクトロルミネッセンス表示装置の発光を司る半導体素子（例えば、画素領域におけるトランジスタ）の特性を大きく向上することができる。また、駆動回路領域の半導体素子の動作速度を大きく向上することができる。したがって、エレクトロルミネッセンス表示装置の表示特性を大きく向上させることができる。
【０２５４】
なお、本実施の形態ではエレクトロルミネッセンス表示装置を用いて説明したが、発明はこれに限られるものではない。本実施の形態は、実施の形態１乃至５と適宜組み合わせて用いることができる。
【０２５５】
（実施の形態７）
本実施の形態では、半導体装置の別の例について、図１８及び１９を参照して説明する。なお、本実施の形態においては、マイクロプロセッサ及び電子タグ（無線タグとも呼ぶ）を例に挙げて説明するが、半導体装置はこれらに限られるものではない。
【０２５６】
図１８に、マイクロプロセッサの構成の一例を示す。図１８のマイクロプロセッサ１８００は、開示発明の半導体基板を用いて製造されるものである。該マイクロプロセッサ１８００は、演算回路１８０１（Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ（ＡＬＵ））、演算回路制御部１８０２（ＡＬＵ  Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部１８０３（Ｉｎｓｔｒｕｃｔｉｏｎ  Ｄｅｃｏｄｅｒ）、割り込み制御部１８０４（Ｉｎｔｅｒｒｕｐｔ  Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部１８０５（Ｔｉｍｉｎｇ  Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ１８０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部１８０７（Ｒｅｇｉｓｔｅｒ  Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース１８０８（Ｂｕｓ  Ｉ／Ｆ）、ＲＯＭ１８０９（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ、読み出し専用メモリ）、及びＲＯＭインターフェース１８１０（ＲＯＭ  Ｉ／Ｆ）を有している。
【０２５７】
バスインターフェース１８０８を介してマイクロプロセッサ１８００に入力された命令は、命令解析部１８０３に入力され、デコードされた後、演算回路制御部１８０２、割り込み制御部１８０４、レジスタ制御部１８０７、タイミング制御部１８０５に入力される。演算回路制御部１８０２、割り込み制御部１８０４、レジスタ制御部１８０７、タイミング制御部１８０５は、デコードされた命令に基づき各種制御を行う。具体的には、演算回路制御部１８０２は、演算回路１８０１の動作を制御するための信号を生成する。また、割り込み制御部１８０４は、マイクロプロセッサ１８００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度等から判断して処理する。レジスタ制御部１８０７は、レジスタ１８０６のアドレスを生成し、マイクロプロセッサ１８００の状態に応じてレジスタ１８０６の読み出しや書き込みを行う。タイミング制御部１８０５は、演算回路１８０１、演算回路制御部１８０２、命令解析部１８０３、割り込み制御部１８０４、レジスタ制御部１８０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部１８０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図１８に示すマイクロプロセッサ１８００の構成は、あくまで一例であり、その用途によって適宜構成を変更することができる。
【０２５８】
本実施の形態においては、実施の形態１などに示した方法を用いてマイクロプロセッサを作製している。これにより、半導体素子の動作速度が大きく向上し、マイクロプロセッサの性能の向上に寄与する。
【０２５９】
次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について図１９を参照して説明する。図１９は無線通信により外部装置と信号の送受信を行って動作する無線タグの一例である。なお、該無線タグは内部に中央処理装置（ＣＰＵ）を有しており、いわば小型のコンピュータである。無線タグ１９００は、アナログ回路部１９０１とデジタル回路部１９０２を有している。アナログ回路部１９０１として、共振容量を有する共振回路１９０３、整流回路１９０４、定電圧回路１９０５、リセット回路１９０６、発振回路１９０７、復調回路１９０８、変調回路１９０９を有している。デジタル回路部１９０２は、ＲＦインターフェース１９１０、制御レジスタ１９１１、クロックコントローラ１９１２、ＣＰＵインターフェース１９１３、ＣＰＵ１９１４、ＲＡＭ１９１５、ＲＯＭ１９１６を有している。
【０２６０】
このような構成の無線タグ１９００の動作は以下の通りである。アンテナ１９１７が外部から信号を受けると、共振回路１９０３は該信号を元に誘導起電力を発生する。整流回路１９０４を経た誘導起電力により、容量部１９１８が充電される。この容量部１９１８はセラミックコンデンサーや電気二重層コンデンサーなどで形成されていることが好ましい。容量部１９１８は無線タグ１９００と一体にて形成されていても良いし、別の部品として無線タグ１９００を構成する絶縁表面を有する基板に取り付けられていても良い。
【０２６１】
リセット回路１９０６は、デジタル回路部１９０２をリセットし初期化する信号を生成する。例えば、電源電圧の上昇のタイミングから遅れて立ち上がる信号をリセット信号として生成する。発振回路１９０７は、定電圧回路１９０５により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路１９０８は、例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路１９０９は、振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路１９０９は、共振回路１９０３の共振点を変化させることにより通信信号の振幅を変化させている。クロックコントローラ１９１２は、電源電圧又はＣＰＵ１９１４における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路１９１９が行っている。
【０２６２】
アンテナ１９１７から無線タグ１９００に入力された信号は復調回路１９０８で復調された後、ＲＦインターフェース１９１０で制御コマンドやデータなどに分けられる。制御コマンドは制御レジスタ１９１１に格納される。制御コマンドには、ＲＯＭ１９１６に記憶されているデータの読み出し命令、ＲＡＭ１９１５へのデータの書き込み命令、ＣＰＵ１９１４への演算命令などが含まれている。ＣＰＵ１９１４は、ＣＰＵインターフェース１９１３を介してＲＯＭ１９１６、ＲＡＭ１９１５、制御レジスタ１９１１にアクセスする。ＣＰＵインターフェース１９１３は、ＣＰＵ１９１４が要求するアドレスより、ＲＯＭ１９１６、ＲＡＭ１９１５、制御レジスタ１９１１のいずれかに対するアクセス信号を生成する機能を有している。
【０２６３】
ＣＰＵ１９１４の演算方式は、ＲＯＭ１９１６にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算を、プログラムを用いてＣＰＵ１９１４が実行する方式を適用することができる。
【０２６４】
本実施の形態においては、実施の形態１などに示した方法を用いて無線タグを作製している。これにより、半導体素子の動作速度が大きく向上し、無線タグの性能の向上に寄与する。
【０２６５】
なお、本実施の形態は、実施の形態１乃至６と適宜組み合わせて用いることができる。
【０２６６】
（実施の形態８）
本実施の形態では、半導体装置、特に表示装置を用いた電子機器について、図２０及び２１を参照して説明する。
【０２６７】
開示発明の半導体装置（特に表示装置）を用いて作製される電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。
【０２６８】
図２０（Ａ）はテレビ受像器又はパーソナルコンピュータのモニタである。筺体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。表示部２００３には、開示発明の半導体装置が用いられている。開示発明により、高性能なテレビ受像器又はパーソナルコンピュータのモニタを提供することができる。
【０２６９】
図２０（Ｂ）はデジタルカメラである。本体２０１１の正面部分には受像部２０１３が設けられており、本体２０１１の上面部分にはシャッターボタン２０１６が設けられている。また、本体２０１１の背面部分には、表示部２０１２、操作キー２０１４、及び外部接続ポート２０１５が設けられている。表示部２０１２には、開示発明の半導体装置が用いられている。開示発明により、高性能なデジタルカメラを提供することができる。
【０２７０】
図２０（Ｃ）はノート型パーソナルコンピュータである。本体２０２１には、キーボード２０２４、外部接続ポート２０２５、ポインティングデバイス２０２６が設けられている。また、本体２０２１には、表示部２０２３を有する筐体２０２２が取り付けられている。表示部２０２３には、開示発明の半導体装置が用いられている。開示発明により、高性能なノート型パーソナルコンピュータを提供することができる。
【０２７１】
図２０（Ｄ）はモバイルコンピュータであり、本体２０３１、表示部２０３２、スイッチ２０３３、操作キー２０３４、赤外線ポート２０３５等を含む。表示部２０３２にはアクティブマトリクス表示装置が設けられている。表示部２０３２には、開示発明の半導体装置が用いられている。開示発明により、高性能なモバイルコンピュータを提供することができる。
【０２７２】
図２０（Ｅ）は画像再生装置である。本体２０４１には、表示部２０４４、記録媒体読み込み部２０４５及び操作キー２０４６が設けられている。また、本体２０４１には、スピーカー部２０４７及び表示部２０４３それぞれを有する筐体２０４２が取り付けられている。表示部２０４３及び表示部２０４４それぞれには、開示発明の半導体装置が用いられている。開示発明により、高性能な画像再生装置を提供することができる。
【０２７３】
図２０（Ｆ）は電子書籍である。本体２０５１には操作キー２０５３が設けられている。また、本体２０５１には複数の表示部２０５２が取り付けられている。表示部２０５２には、開示発明の半導体装置が用いられている。開示発明により、高性能な電子書籍を提供することができる。
【０２７４】
図２０（Ｇ）はビデオカメラであり、本体２０６１には外部接続ポート２０６４、リモコン受信部２０６５、受像部２０６６、バッテリー２０６７、音声入力部２０６８、操作キー２０６９が設けられている、また、本体２０６１には、表示部２０６２を有する筐体２０６３が取り付けられている。表示部２０６２には、開示発明の半導体装置が用いられている。開示発明により、高性能なビデオカメラを提供することができる。
【０２７５】
図２０（Ｈ）は携帯電話であり、本体２０７１、筐体２０７２、表示部２０７３、音声入力部２０７４、音声出力部２０７５、操作キー２０７６、外部接続ポート２０７７、アンテナ２０７８等を含む。表示部２０７３には、開示発明の半導体装置が用いられている。開示発明により、高性能な携帯電話を提供することができる。
【０２７６】
図２１は、電話としての機能と、情報端末としての機能を併せ持った携帯電子機器２１００の構成の一例である。ここで、図２１（Ａ）は正面図、図２１（Ｂ）は背面図、図２１（Ｃ）は展開図である。携帯電子機器２１００は、電話と情報端末の双方の機能を備えており、音声通話以外にも様々なデータ処理が可能な、いわゆるスマートフォンと呼ばれる電子機器である。
【０２７７】
携帯電子機器２１００は、筐体２１０１及び筐体２１０２で構成されている。筐体２１０１は、表示部２１１１、スピーカー２１１２、マイクロフォン２１１３、操作キー２１１４、ポインティングデバイス２１１５、カメラ用レンズ２１１６、外部接続端子２１１７等を備え、筐体２１０２は、キーボード２１２１、外部メモリスロット２１２２、カメラ用レンズ２１２３、ライト２１２４、イヤフォン端子２１２５等を備えている。また、アンテナは筐体２１０１内部に内蔵されている。上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。
【０２７８】
表示部２１１１には、開示発明の半導体装置が組み込まれている。なお、表示部２１１１に表示される映像（及びその表示方向）は、携帯電子機器２１００の使用形態に応じて様々に変化する。また、表示部２１１１と同一面にカメラ用レンズ２１１６を備えているため、映像を伴う音声通話（いわゆるテレビ電話）が可能である。なお、スピーカー２１１２及びマイクロフォン２１１３は音声通話に限らず、録音、再生等に用いることが可能である。カメラ用レンズ２１２３（及び、ライト２１２４）を用いて静止画及び動画の撮影を行う場合には、表示部２１１１はファインダーとして用いられることになる。操作キー２１１４は、電話の発信・着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等に用いられる。
【０２７９】
重なり合った筐体２１０１と筐体２１０２（図２１（Ａ））は、スライドし、図２１（Ｃ）のように展開し、情報端末として使用できる。この場合には、キーボード２１２１、ポインティングデバイス２１１５を用いた円滑な操作が可能である。外部接続端子２１１７はＡＣアダプタやＵＳＢケーブル等の各種ケーブルと接続可能であり、充電やコンピュータ等とのデータ通信を可能にしている。また、外部メモリスロット２１２２に記録媒体を挿入し、より大容量のデータの保存及び移動に対応できる。上記機能に加えて、赤外線などの電磁波を用いた無線通信機能や、テレビ受信機能等を有していても良い。開示発明により、高性能な携帯電子機器を提供することができる。
【０２８０】
以上の様に、開示発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。なお、本実施の形態は、実施の形態１乃至７と適宜組み合わせて用いることができる。
【０２８１】
（実施の形態９）
本実施の形態では、半導体装置、特に無線タグ（ＲＦＩＤタグとも呼ぶ）の用途について、図２２を参照して説明する。
【０２８２】
開示発明により無線タグとして機能する半導体装置を形成することができる。無線タグの用途は多岐にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図２２（Ａ）参照）、包装用容器類（包装紙やボトル等、図２２（Ｃ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図２２（Ｂ）参照）、乗物類（自転車等、図２２（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、衣類、生活用品類、電子機器等の商品や荷物の荷札（図２２（Ｅ）、（Ｆ）参照）等の物品に設けて使用することができる。なお、図２２において、無線タグは２２００で示すものである。
【０２８３】
なお、電子機器とは、例えば、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）、携帯電話の他、実施の形態５にて示した物品等を指す。また、上記半導体装置を、動物類、人体等に用いることができる。
【０２８４】
無線タグは、物品の表面に貼ったり、物品に埋め込んだりして、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなる包装用容器等であれば当該有機樹脂に埋め込むとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等にＲＦＩＤタグを設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等にＲＦＩＤタグを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。開示発明により作製することが可能な無線タグは、安価ながらも高い信頼性を有しており、さまざまな物品に対して適用することができる。
【０２８５】
開示発明により形成することが可能な無線タグを、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、荷札に設けられるＲＦＩＤタグに記録された情報を、ベルトコンベアの脇に設けられたリーダライタで読み取ることで、流通過程及び配達先等の情報が読み出され、商品の検品や荷物の分配を容易に行うことができる。
【０２８６】
以上の様に、開示発明の適用範囲は極めて広く、あらゆる物品に対して用いることが可能である。なお、本実施の形態は、実施の形態１乃至８と適宜組み合わせて用いることができる。
【実施例１】
【０２８７】
本実施例では、実施の形態１などに示す方法で作製したＳＯＩ基板の表面凹凸を観察した。本実施例の観察において用いたＳＯＩ基板は、ガラス基板上に酸化珪素、窒化酸化珪素、酸化窒化珪素、単結晶シリコンを順に積層した構造である。また、ガラス基板の厚さは０．７ｍｍ、酸化珪素の膜厚は５０ｎｍ、窒化酸化珪素の膜厚は５０ｎｍ、酸化窒化珪素の膜厚は５０ｎｍ、単結晶シリコンの膜厚は１２０ｎｍであった。
【０２８８】
単結晶シリコンの表面の平坦性の分析には、例えば、光学顕微鏡、原子間力顕微鏡（ＡＦＭ；Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）、走査型電子顕微鏡（ＳＥＭ；Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）などを用いることができる。
【０２８９】
本実施例では、実施の形態１における領域ａ（照射されたレーザー光のエネルギー密度が概ね一定の領域）と、領域ｂ（照射されたレーザー光のエネルギー密度が急激に変化する領域）の表面凹凸を、ＡＦＭを用いて観察した。なお、本実施例において用いた試料を作製する際のレーザー光照射条件は以下の通りであった。
・波長：３０８ｎｍ（ＸｅＣｌエキシマレーザー）
・エネルギー密度：６６１．７ｍＪ／ｃｍ２（ピーク値）
・繰り返し周波数：３０Ｈｚ
・走査速度：１ｍｍ／ｓｅｃ
・照射パルス数：約１０パルス（オーバーラップ率：８９％）
【０２９０】
上記の条件においては、オーバーラップ率が８９％と高いが、レーザー光が照射された領域の様子を確認するための条件にすぎず、実際の半導体装置の作製条件が上記の条件に限定して解釈されるものではない。なお、オーバーラップ率は８９パーセントであるから、同じ地点に約１０パルスのレーザー光が照射されたことになる。
【０２９１】
図２３（Ａ）及び（Ｂ）は、単結晶シリコン層の領域ａの表面をＡＦＭで観察した平面観察像及び断面プロファイルの例である。なお、本実施例においては５μｍ×５μｍの領域について観察したものを示している。図２３（Ａ）及び（Ｂ）の右側に示されているのが断面プロファイルであり、左側に示されているのが平面観察像である。図２３（Ａ）及び（Ｂ）のデータを元に計算された表面粗さのパラメータを図２３（Ｃ）に示す。なお、測定装置やデータの処理方法などについては実施の形態１と同様である。
【０２９２】
同様の観察を領域ｂに対しても行った。図２４（Ａ）及び（Ｂ）は、単結晶シリコン層の領域ｂの表面をＡＦＭで観察した平面観察像及び断面プロファイルの例である。また、図２４（Ｃ）に、図２４（Ａ）及び（Ｂ）のデータを元に計算された表面粗さのパラメータを示す。
【０２９３】
図２３及び２４に示した観察結果より、領域ａと領域ｂにおける平均面粗さ（Ｒａ）と自乗平均面粗さ（Ｒｍｓ）の範囲は以下の通りであることが分かる。
・領域ａ：平均面粗さが１．５ｎｍ未満、自乗平均面粗さが２ｎｍ未満
・領域ｂ：平均面粗さが１．５ｎｍ以上、自乗平均面粗さが２ｎｍ以上
【０２９４】
なお、レーザー光を照射しない領域（実施の形態１における領域ｃ）における平均面粗さは７ｎｍ以上であり、自乗平均面粗さは１０ｎｍ以上である。つまり、レーザー光を照射しない領域ｃと比較した場合には、領域ｂであっても平坦性は十分に高いということができる。したがって、極めて高い平坦性を求められる領域以外であれば、領域ｂを用いることに何ら差し障りはない。また、同じ地点に多数のパルスを照射していることから、シリコンの剥離形成時の凹凸は完全に消失しており、領域ｂの凹凸が、純粋にレーザー光の端部の照射のみに起因していることが分かる。
【０２９５】
図２５に、図２３及び２４とは測定領域を変えて行った観察の結果を示す（測定領域：９０μｍ×９０μｍ）。図２５（Ａ）は平面観察像であり、図２５（Ｂ）は図２５（Ａ）のＰ−Ｑにおける断面プロファイルである。図２５（Ａ）及び（Ｂ）から、レーザー光の端部が照射された領域ｂが縞状になっていることが分かる。また、領域ａと領域ｂは交互に出現している。
【０２９６】
本実施例は、実施の形態１乃至９と適宜組み合わせて用いることができる。
【実施例２】
【０２９７】
本実施例では、ＳＯＩ基板における単結晶シリコン層の結晶性を評価するために、ラマン散乱測定を行った。本実施例のラマン散乱測定において用いたＳＯＩ基板は、ガラス基板上に酸化珪素、窒化酸化珪素、酸化窒化珪素、単結晶シリコンを順に積層した構造である。また、ガラス基板の厚さは０．７ｍｍ、酸化珪素の膜厚は５０ｎｍ、窒化酸化珪素の膜厚は５０ｎｍ、酸化窒化珪素の膜厚は５０ｎｍ、単結晶シリコンの膜厚は１００ｎｍであった。
【０２９８】
本実施例において用いた試料の平坦性向上のためのレーザー光の照射条件は以下の通りであった。
・波長：３０８ｎｍ（ＸｅＣｌエキシマレーザー）
・レーザー光のエネルギー密度：５６７．１ｍＪ／ｃｍ２（ピーク値）
・繰り返し周波数：３０Ｈｚ
・走査速度：８ｍｍ／ｓｅｃ
・照射パルス数：約１パルス（オーバーラップ率：１１％）
【０２９９】
なお、本実施例において用いた試料は、レーザー光を照射する際の基板温度を４２０℃として作製したものである。基板を加熱することにより、比較的低いエネルギー密度及び少ない照射パルス数であっても、欠陥の低減が効果的に進む。一方で、４２０℃程度の温度では欠陥の低減は進まず、この意味において、レーザー光の照射は必須であることが分かっている。
【０３００】
図２６に、ラマン散乱の測定結果を示す。縦軸はラマンシフト（ｃｍ−１）、横軸は座標（μｍ）である。ここで、ラマンシフトの値としては、各座標におけるラマンスペクトルのピークの値を採用した。また、ラマンスペクトルの測定は、励起レーザー光を走査させて２μｍ間隔で行った。その他の測定条件については実施の形態１と同様である。
【０３０１】
図２６から、ラマンシフトが５２０．４ｃｍ−１を下回る領域が周期的に存在していることが分かる。該領域が、実施の形態１における領域ｂに対応する領域である。理想的な単結晶シリコンにおけるラマンシフトの値は５２０．６ｃｍ−１であり、これに近づくほど元素の結合状態が理想的なものになるから、ラマンシフトがこの値からはずれるということは、理想的な結合状態からはずれていることを意味する。なお、座標５２０μｍ付近に、ラマンシフトが５２０．４ｃｍ−１を下回る領域が存在するが、これはミスデータである。
【０３０２】
図２６に示した測定結果より、領域ａと領域ｂにおけるラマンスペクトルのピーク位置は以下の範囲であることが分かる。
・領域ａ：５２０．４ｃｍ−１以上（５２０．６ｃｍ−１以下）
・領域ｂ：５２０．４ｃｍ−１未満
【０３０３】
本実施例は、実施の形態１乃至９、実施例１と適宜組み合わせて用いることができる。
【図面の簡単な説明】
【０３０４】
【図１】ＳＯＩ基板を作製する方法を説明する断面図である。
【図２】ＳＯＩ基板を作製する方法を説明する断面図である。
【図３】レーザー光、及びレーザー光が照射された領域の半導体層の様子を示す図である。
【図４】半導体装置を作製する方法を説明する断面図である。
【図５】半導体装置を作製する方法を説明する断面図である。
【図６】半導体装置の断面図及び平面図である。
【図７】ＳＯＩ基板を作製する方法を説明する断面図である。
【図８】ＳＯＩ基板を作製する方法を説明する断面図である。
【図９】ＳＯＩ基板を作製する方法を説明する断面図である。
【図１０】ＳＯＩ基板を作製する方法を説明する断面図である。
【図１１】島状の半導体層の作製方法を説明する図である。
【図１２】島状の半導体層の作製方法を説明する図である。
【図１３】半導体装置を作製する方法を説明する断面図である。
【図１４】半導体装置を作製する方法を説明する断面図である。
【図１５】半導体装置を作製する方法を説明する断面図である。
【図１６】半導体装置の断面図及び平面図である。
【図１７】半導体装置の断面図及び平面図である。
【図１８】半導体装置の構成を説明する図である。
【図１９】半導体装置の構成を説明する図である。
【図２０】電子機器について説明する図である。
【図２１】電子機器について説明する図である。
【図２２】半導体装置の使用方法を説明する図である。
【図２３】ＡＦＭによる半導体層表面の観察像、断面プロファイル、及び平坦性を示すパラメータである。
【図２４】ＡＦＭによる半導体層表面の観察像、断面プロファイル、及び平坦性を示すパラメータである。
【図２５】ＡＦＭによる半導体層表面の観察像、及び断面プロファイルである。
【図２６】レーザー光が照射された半導体層における、ラマンスペクトルのピーク波数の分布を示す図である。
【図２７】水素イオン種のエネルギーダイアグラムについて示す図である。
【図２８】イオンの質量分析結果を示す図である。
【図２９】イオンの質量分析結果を示す図である。
【図３０】加速電圧を８０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値及び計算値）を示す図である。
【図３１】加速電圧を８０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。
【図３２】加速電圧を６０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。
【図３３】加速電圧を４０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。
【図３４】フィッティングパラメータの比（水素元素比及び水素イオン種比）をまとめた図である。
【符号の説明】
【０３０５】
１０１    ベース基板
１０２    絶縁層
１０３    窒化酸化シリコン膜
１０４    酸化窒化シリコン膜
１０５    接合層
１１５Ａ    半導体層
１１５Ｂ    半導体層
１１１    半導体基板
１１２    保護膜
１１３    損傷領域
１１４    接合層
１１５    半導体層
１１６    絶縁層
１１７    酸化窒化シリコン膜
１１８    窒化酸化シリコン膜
１２１    イオンビーム
１２２    レーザー光
１３１    ＳＯＩ基板
１３１Ｂ    ＳＯＩ基板
１３２    ＳＯＩ基板
１３２Ａ    ＳＯＩ基板
１３２Ｂ    ＳＯＩ基板
１３３    ＳＯＩ基板
１３３Ａ    ＳＯＩ基板
１３３Ｂ    ＳＯＩ基板
４０２    半導体層
４０４    半導体層
４０６    ゲート絶縁層
４０８    電極
４１０    不純物領域
４１２    不純物領域
４１４    サイドウォール
４１６    高濃度不純物領域
４１８    低濃度不純物領域
４２０    チャネル形成領域
４２２    高濃度不純物領域
４２４    低濃度不純物領域
４２６    チャネル形成領域
４２８    ｎチャネル型トランジスタ
４３０    ｐチャネル型トランジスタ
４３２    絶縁層
４３４    絶縁層
４３６    導電層
４３８    導電層
１１００    ベース基板
１１０２    レジストマスク
１１０４    半導体層
１２００    ベース基板
１２０２    レジストマスク
１２０４    半導体層
１２１０    パターン
１３００    基板
１３０２    絶縁層
１３０４    絶縁層
１３０６    単結晶半導体層
１３０８    ゲート絶縁層
１３１０    単結晶半導体層
１３１２    単結晶半導体層
１３１４    単結晶半導体層
１３１６ａ    マスク
１３１６ｂ    マスク
１３１６ｃ    マスク
１３１６ｄ    マスク
１３１６ｅ    マスク
１３１８ａ    ゲート電極層
１３１８ｂ    ゲート電極層
１３１８ｃ    ゲート電極層
１３１８ｄ    ゲート電極層
１３１８ｅ    導電層
１３２０ａ    導電層
１３２０ｂ    導電層
１３２０ｃ    導電層
１３２０ｄ    導電層
１３２０ｅ    導電層
１３２２ａ    ゲート電極層
１３２２ｂ    ゲート電極層
１３２２ｃ    ゲート電極層
１３２２ｄ    ゲート電極層
１３２２ｅ    導電層
１３２４ａ    ゲート電極層
１３２４ｂ    ゲート電極層
１３２４ｃ    ゲート電極層
１３２４ｄ    ゲート電極層
１３２４ｅ    導電層
１３２６ａ    ｎ型不純物領域
１３２６ｂ    ｎ型不純物領域
１３２８ａ    ｎ型不純物領域
１３２８ｂ    ｎ型不純物領域
１３３０ａ    ｎ型不純物領域
１３３０ｂ    ｎ型不純物領域
１３３０ｃ    ｎ型不純物領域
１３３２ａ    マスク
１３３２ｂ    マスク
１３３２ｃ    マスク
１３３４ａ    ｎ型不純物領域
１３３４ｂ    ｎ型不純物領域
１３３６ａ    ｎ型不純物領域
１３３６ｂ    ｎ型不純物領域
１３３８    チャネル形成領域
１３４０ａ    ｎ型不純物領域
１３４０ｂ    ｎ型不純物領域
１３４０ｃ    ｎ型不純物領域
１３４２ａ    ｎ型不純物領域
１３４２ｂ    ｎ型不純物領域
１３４２ｃ    ｎ型不純物領域
１３４２ｄ    ｎ型不純物領域
１３４４ａ    チャネル形成領域
１３４４ｂ    チャネル形成領域
１３４６ａ    マスク
１３４６ｂ    マスク
１３４８ａ    ｐ型不純物領域
１３４８ｂ    ｐ型不純物領域
１３５０ａ    ｐ型不純物領域
１３５０ｂ    ｐ型不純物領域
１３５２    チャネル形成領域
１３５４    絶縁膜
１３５６    絶縁膜
１３５８ａ    ドレイン電極層
１３５８ｂ    ドレイン電極層
１３６０ａ    ドレイン電極層
１３６０ｂ    ドレイン電極層
１３６２ａ    ドレイン電極層
１３６２ｂ    ドレイン電極層
１３６４    ｐチャネル型薄膜トランジスタ
１３６６    ｎチャネル型薄膜トランジスタ
１３６８    ｎチャネル型薄膜トランジスタ
１３７０    容量配線
１３７２    絶縁膜
１３７４    画素電極層
１３７６    外部端子接続領域
１３７８    封止領域
１３８０    周辺駆動回路領域
１３８２    画素領域
１６００    対向基板
１６０２    絶縁層
１６０４    液晶層
１６０６    絶縁層
１６０８    導電層
１６１０    着色層
１６１２    偏光子
１６１４    シール材
１６１６    スペーサ
１６１８    偏光子
１６２０    端子電極層
１６２２    異方性導電体層
１６２４    ＦＰＣ
１７００    素子基板
１７３０    外部端子接続領域
１７３２    封止領域
１７３４    駆動回路領域
１７３６    画素領域
１７５０    薄膜トランジスタ
１７５２    薄膜トランジスタ
１７５４    薄膜トランジスタ
１７５６    薄膜トランジスタ
１７６０    発光素子
１７６２    電極層
１７６４    発光層
１７６６    電極層
１７６８    絶縁層
１７７０    充填材
１７７２    シール材
１７７４    配線層
１７７６    端子電極層
１７７８    異方性導電層
１７８０    ＦＰＣ
１７９０    封止基板
１８００    マイクロプロセッサ
１８０１    演算回路
１８０２    演算回路制御部
１８０３    命令解析部
１８０４    制御部
１８０５    タイミング制御部
１８０６    レジスタ
１８０７    レジスタ制御部
１８０８    バスインターフェース
１８０９    ＲＯＭ
１８１０    ＲＯＭインターフェース
１９００    無線タグ
１９０１    アナログ回路部
１９０２    デジタル回路部
１９０３    共振回路
１９０４    整流回路
１９０５    定電圧回路
１９０６    リセット回路
１９０７    発振回路
１９０８    復調回路
１９０９    変調回路
１９１０    ＲＦインターフェース
１９１１    制御レジスタ
１９１２    クロックコントローラ
１９１３    ＣＰＵインターフェース
１９１４    ＣＰＵ
１９１５    ＲＡＭ
１９１６    ＲＯＭ
１９１７    アンテナ
１９１８    容量部
１９１９    電源管理回路
２００１    筺体
２００２    支持台
２００３    表示部
２００４    スピーカー部
２００５    ビデオ入力端子
２０１１    本体
２０１２    表示部
２０１３    受像部
２０１４    操作キー
２０１５    外部接続ポート
２０１６    シャッターボタン
２０２１    本体
２０２２    筐体
２０２３    表示部
２０２４    キーボード
２０２５    外部接続ポート
２０２６    ポインティングデバイス
２０３１    本体
２０３２    表示部
２０３３    スイッチ
２０３４    操作キー
２０３５    赤外線ポート
２０４１    本体
２０４２    筐体
２０４３    表示部
２０４４    表示部
２０４５    記録媒体読み込み部
２０４６    操作キー
２０４７    スピーカー部
２０５１    本体
２０５２    表示部
２０５３    操作キー
２０６１    本体
２０６２    表示部
２０６３    筐体
２０６４    外部接続ポート
２０６５    リモコン受信部
２０６６    受像部
２０６７    バッテリー
２０６８    音声入力部
２０６９    操作キー
２０７１    本体
２０７２    筐体
２０７３    表示部
２０７４    音声入力部
２０７５    音声出力部
２０７６    操作キー
２０７７    外部接続ポート
２０７８    アンテナ
２１００    携帯電子機器
２１０１    筐体
２１０２    筐体
２１１１    表示部
２１１２    スピーカー
２１１３    マイクロフォン
２１１４    操作キー
２１１５    ポインティングデバイス
２１１６    カメラ用レンズ
２１１７    外部接続端子
２１２１    キーボード
２１２２    外部メモリスロット
２１２３    カメラ用レンズ
２１２４    ライト
２１２５    イヤフォン端子
【図１】
2009135453.tif 000009
【図２】
2009135453.tif 000010
【図３】
2009135453.tif 000011
【図４】
2009135453.tif 000012
【図５】
2009135453.tif 000013
【図６】
2009135453.tif 000014
【図７】
2009135453.tif 000015
【図８】
2009135453.tif 000016
【図９】
2009135453.tif 000017
【図１０】
2009135453.tif 000018
【図１１】
2009135453.tif 000019
【図１２】
2009135453.tif 000020
【図１３】
2009135453.tif 000021
【図１４】
2009135453.tif 000022
【図１５】
2009135453.tif 000023
【図１６】
2009135453.tif 000024
【図１７】
2009135453.tif 000025
【図１８】
2009135453.tif 000026
【図１９】
2009135453.tif 000027
【図２０】
2009135453.tif 000028
【図２１】
2009135453.tif 000029
【図２２】
2009135453.tif 000030
【図２６】
2009135453.tif 000031
【図２７】
2009135453.tif 000032
【図２８】
2009135453.tif 000033
【図２９】
2009135453.tif 000034
【図３０】
2009135453.tif 000035
【図３１】
2009135453.tif 000036
【図３２】
2009135453.tif 000037
【図３３】
2009135453.tif 000038
【図３４】
2009135453.tif 000039
【図２３】
2009135453.tif 000040
【図２４】
2009135453.tif 000041
【図２５】
2009135453.tif 000042