(57)【要約】【課題】 基板上に積層されるチップのサイズを減らすことができ、結果的にＣＭＯＳイメージセンサパッケージのサイズを減らすことができるＣＭＯＳイメージセンサパッケージを提供する。【解決手段】本発明に係るＣＭＯＳイメージセンサパッケージは、所定の回路パターンが形成され、内部にキャビティが形成される基板と、回路パターンに電気的に接続し、基板の一面に積層される画素アレイセンサと、回路パターンに電気的に接続し、キャビティに収容されるコントロールチップと、を含み、ＣＯＭＳイメージセンサチップを画素アレイセンサとコントロールチップとに分離して構成し、基板に形成されるキャビティにコントロールチップ及び受動素子を内蔵することを特徴とする。【選択図】図４
2009049973.tif 000002
【特許請求の範囲】
【請求項１】
所定の回路パターンが形成され、内部にキャビティが形成される基板と、
前記回路パターンと電気的に接続し、前記基板の一面に積層される画素アレイセンサ（pixel array sensor）と、
前記回路パターンと電気的に接続し、前記キャビティに内蔵されるコントロールチップと、を備えるＣＭＯＳイメージセンサパッケージ（CMOS: image sensor package）。
【請求項２】
前記画素アレイセンサが、光の入力を受けて電気的な信号を出力する画素アレイを含み、
前記画素アレイが、
マイクロレンズ（micro lens）と、前記マイクロレンズの位置に対応して配置されるカラーフィルターアレイ（color filter array）と、前記カラーフィルターアレイの位置に対応して配置されるフォトダイオード（photo diode）と、を備えることを特徴とする請求項１に記載のＣＭＯＳイメージセンサパッケージ。
【請求項３】
前記コントロールチップが、前記画素アレイセンサから出力される電気的な信号の入力を受けて映像信号を出力することを特徴とする請求項２に記載のＣＭＯＳイメージセンサパッケージ。
【請求項４】
前記回路パターンと前記画素アレイセンサとを電気的に接続させるワイヤをさらに備える請求項１に記載のＣＭＯＳイメージセンサパッケージ。
【請求項５】
前記回路パターンと電気的に接続し、前記キャビティに収容される受動素子をさらに備える請求項１に記載のＣＭＯＳイメージセンサパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳイメージセンサパッケージ（CMOS image sensor package）に関する。
【背景技術】
【０００２】
イメージセンサチップは、光学映像（optical image）を電気的な信号に変換させる半導体装置であって、代表的なイメージセンサ素子としては電荷結合素子（ＣＣＤ）とＣＭＯＳイメージセンサ（COMS image sensor）とを挙げられる。
【０００３】
その中、ＣＭＯＳイメージセンサは、制御回路（control circuit）及び信号処理回路（signal processing circuit）を周辺回路と使用するＣＭＯＳ技術を用いて、画素数だけＭＯＳトランジスタを作り、これを用いて順次出力を検出するスイッチング方式を採用する素子である。
【０００４】
最近、モバイル機器に装着するデジタルカメラモジュールに対して多機能化、小型化、低価格化などの要求が増大され、これにより、ＣＭＯＳイメージセンサを用いるイメージセンサパッケージにおいても、ＣＬＣＣ（ceramic leadless chip carrier）またはＣＯＢ（chip on board）などのような方式を用いてパッケージのサイズを減らそうとする試みがあった。
【０００５】
図１は、従来技術に係るＣＭＯＳイメージセンサパッケージを示す断面図であり、図２は、従来技術に係るＣＭＯＳイメージセンサパッケージを示す平面図であり、図３は、従来技術に係るＣＭＯＳイメージセンサパッケージを示す構成図である。従来のＣＭＯＳイメージセンサパッケージ１００は、基板１１０上に積層され、画素アレイ（pixel array）１２２，１６２及び画素アレイから出力された情報を処理するコントロールＩＣ（control IC）１２４，１６４で構成されるＣＭＯＳイメージセンサチップ１２０，１６０と、基板１１０上に装着されるその他の受動素子１４０と、これらを電気的に接続させるワイヤ１５０から構成された。
【０００６】
従来技術に係るＣＭＯＳイメージセンサパッケージ１００は、画素アレイ１２２，１６２とコントロールＩＣ１２４，１６４が一つのチップに設けられており、その他のキャパシタ、インダクタ、レジスタなどの受動素子が基板上に積層されて、ＣＭＯＳイメージセンサチップ１２０，１６０及びＣＭＯＳイメージセンサパッケージ１００の全体サイズが大きくなるので、電子製品の小型化のためにサイズを減らせるＣＭＯＳイメージセンサパッケージが要求されている状況である。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
こうした従来技術の問題点に鑑み、本発明は、ＣＭＯＳイメージセンサチップを画素アレイセンサとコントロールチップとに分離構成し、コントロールチップ及び受動素子を基板に形成されたキャビティに内蔵させることにより、サイズを減らすことができるＣＭＯＳイメージセンサパッケージを提供することにその目的がある。
【課題を解決するための手段】
【０００８】
本発明の一実施形態によれば、所定の回路パターンが形成され、内部にキャビティが形成される基板と、回路パターンと電気的に接続し、基板の一面に積層される画素アレイセンサ（pixel array sensor）と、回路パターンと電気的に接続し、キャビティに収容されるコントロールチップ（control chip）と、を備えるＣＭＯＳイメージセンサパッケージが提供される。
【０００９】
画素アレイセンサは、光の入力を受けて電気的な信号を出力する画素アレイを備え、画素アレイは、マイクロレンズ（micro lens）と、マイクロレンズの位置に対応して配置されるカラーフィルターアレイ（color filter array）と、カラーフィルターアレイの位置に対応して配置されるフォトダイオード（photo diode）と、を備えることができる。
【００１０】
コントロールチップは、画素アレイセンサから出力される電気的な信号の入力を受けて映像信号を出力することができる。
【００１１】
回路パターンと画素アレイセンサとを電気的に接続させるワイヤをさらに備えることができる。
【００１２】
回路パターンと電気的に接続し、キャビティに収容される受動素子をさらに備えることができる。
【発明の効果】
【００１３】
本発明の実施例によれば、ＣＭＯＳイメージセンサチップを画素アレイセンサとコントロールチップとに分離構成し、コントロールチップ及び受動素子を基板に形成されたキャビティに内蔵させることにより、基板上に積層されるチップのサイズを減らすことができるようになり、結果的にＣＭＯＳイメージセンサパッケージのサイズを減らすことができる。
【発明を実施するための最良の形態】
【００１４】
本発明に係るＣＭＯＳイメージセンサパッケージの実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一構成要素及び対応構成要素には、同一の図面符号を付し、これに対する重複説明は省略する。
【００１５】
図４は、本発明の一実施例に係るＣＭＯＳイメージセンサパッケージを示す断面図であり、図５は、本発明の一実施例に係るＣＭＯＳイメージセンサパッケージを示す平面図であり、図６は、本発明の一実施例に係るＣＭＯＳイメージセンサパッケージの画素アレイセンサ単位画素を示す概略図である。
【００１６】
図４〜図６を参照すると、ＣＭＯＳイメージセンサパッケージ３００、基板３１０、回路パターン３１６、ビア３１８、キャビティ３１２，３１４、画素アレイセンサ３２０、画素アレイセンサ単位画素３２０'、画素アレイ３２２、単位画素３２２'、シリコン基板（silicon substrate）３２４，３２４'、パッド３２３、マイクロレンズ３２５、カラーフィルタ（color filter）３２６、フォトダイオード３２７、コントロールチップ３３０、受動素子３４０、ワイヤ３５０が示されている。
【００１７】
本実施例によれば、ＣＭＯＳイメージセンサチップを画素アレイセンサ３２０とコントロールチップ３３０とに分離し、コントロールチップ３３０と受動素子３４０とを基板３１０のキャビティ３１２，３１４に内蔵することにより、ＣＭＯＳイメージセンサパッケージ３００のサイズを減らすことができる。
【００１８】
基板３１０は、所定の回路パターン３１６とビア３１８とが形成される印刷回路基板であることができ、内部にキャビティ３１２，３１４が形成されることができる。基板３１０の一面には画素アレイセンサ３２０を積層することができ、基板３１０のキャビティ３１２，３１４にはコントロールチップ３３０及び受動素子３４０を収容することができ、基板３１０の回路パターン３１６、画素アレイセンサ３２０、コントロールチップ３３０、及び受動素子３４０は、それぞれ電気的に接続され作動することになる。
【００１９】
基板３１０にそれぞれ電気的に接続する画素アレイセンサ３２０、コントロールチップ３３０、受動素子３４０などの各種素子がパッケージング（packaging）され、ＣＭＯＳイメージセンサパッケージ３００を携帯電話、デジタルカメラなどの電子製品に、より容易に装着できるようになる。
【００２０】
ＣＭＯＳイメージセンサチップは、画素アレイセンサ３２０とコントロールチップ３３０とに分離できる。すなわち、図３に示すように、従来にはＣＭＯＳイメージセンサチップ１６０に画素アレイ１６２とコントロールＩＣ１６４とが両方とも形成されるが、本実施例によれば、ＣＭＯＳイメージセンサチップを、画素アレイ３２２から構成された画素アレイセンサ３２０と、コントロールＩＣから構成されたコントロールチップ３３０とに分離して構成することにより、画素アレイセンサ３２０のみを別途に生産することができるようになるので、ウェハ当たりの画素アレイセンサ３２０の生産量及び収率を高めることができ、生産単価も節減することができる。
【００２１】
画素アレイセンサ３２０は、ワイヤ３５０で基板３１０の回路パターン３１６と電気的に接続し、基板３１０の一面に積層されることができる。すなわち、ワイヤ３５０の両端が画素アレイセンサ３２０に形成されるパッド３２３と基板３１０に形成される回路パターン３１６とにそれぞれ結合されて、基板３１０と画素アレイセンサ３２０とを電気的に接続させることになり、基板３１０の回路パターン３１６に電気的に接続するコントロールチップ３３０及び受動素子３４０などと画素アレイセンサ３２０とが相互作用してＣＭＯＳイメージセンサパッケージ３００として作動することになる。
【００２２】
画素アレイセンサ３２０は、シリコン基板３２４に形成される画素アレイ３２２を含むことができ、これにより、既存のイメージセンサパッケージからコントロールチップが占める領域を減らすことができるので、携帯電話、デジタルカメラなどのような小型電子製品にも用いることができる。
【００２３】
画素アレイ３２２は、単位画素３２２'の集合体であって、光を受けて電気的な信号に変換させ、その電気的な信号をコントロールチップ３３０へ出力することができ、シリコン基板３２４に形成される複数のマイクロレンズ３２５、カラーフィルタ３２６の集合体であるカラーフィルターアレイ、及び複数のフォトダイオード３２７からなることができる。
【００２４】
すなわち、図６の画素アレイセンサ単位画素３２０'に示されているように、画素アレイ３２２の一部分である単位画素３２２'は、シリコン基板３２４'に形成されるマイクロレンズ３２５、カラーフィルタ３２６、及びフォトダイオード３２７からなることができる。
【００２５】
マイクロレンズ３２５は、外部から光を受けることができ、光はカラーフィルタ３２６を通してフォトダイオード３２７に到達する。したがって、光がフォトダイオード３２７により効果的に到達するように、マイクロレンズ３２５のフォーカスをフォトダイオードに合わせることができる。
【００２６】
カラーフィルタ３２６は、マイクロレンズ３２５の位置に対応してその下部に配置されることができ、マイクロレンズ３２５から受け入れた光の赤色、青色、または緑色の光のうち一つだけを検出し、これをフォトダイオード３２７にて電気的な信号に変換することができる。
【００２７】
フォトダイオード３２７は、半導体ダイオードの一つであって、半導体のＰ−Ｎ接合部に光が当たるとキャリアが発生され電流または起電圧を起こす現象を用いた素子であり、マイクロレンズ３２５とカラーフィルタ３２６とを経た光を電気的な信号に変換させ、これをコントロールチップ３３０へ出力することができる。
【００２８】
コントロールチップ３３０は、基板３１０の回路パターン３１６と電気的に接続し、キャビティ３１２に収容され基板３１０に装着されることができ、画素アレイセンサ３２０から出力される電気的な信号を受けて、この電気的な信号を映像信号に変換して出力することができる。
【００２９】
すなわち、基板３１０のキャビティ３１２に内蔵されるコントロールチップ３３０は、基板３１０に形成された所定のパターンとビア３１８とを通して画素アレイセンサ３２０及び受動素子３４０に電気的に接続し、画素アレイ３２２のフォトダイオード３２７から変換された電気的な信号をアナログ処理及びデジタル信号への変換を経て映像信号を出力することになる。
【００３０】
コントロールチップ３３０は、ＣＤＳ（Correlated Double Sampling）、ＡＤＣ（Analog-Digital Converter）などのようなコントロールＩＣを含むことができ、画素アレイセンサ３２０から出力された電気的な信号はＣＤＳ及びＡＤＣのようなコントロールＩＣを経ることにより、映像信号のデジタル信号に変換されることができる。
【００３１】
既存のＣＭＯＳイメージセンサチップからコントロールＩＣを別個のコントロールチップ３３０に分離して基板３１０のキャビティ３１２に内蔵することにより、基板３１０に積層されるチップのサイズを減らすことができるので、小型電子製品により容易に適用可能となる。
【００３２】
受動素子３４０は、基板３１０の回路パターン３１６に電気的に接続し、基板３１０内部に形成されるキャビティ３１４に収容され、基板３１０に装着されることができる。例えば、キャパシタ、インダクタ、レジスタなどのような受動素子３４０がキャビティ３１４内部に装着されることができ、基板３１０に形成された回路パターン３１６とビア３１８とを通して画素アレイセンサ３２０及びコントロールチップ３３０と電気的に接続することができる。
【００３３】
受動素子３４０をキャビティ３１４に内蔵することにより、基板３１０での受動素子３４０の装着部分を減らせるので、基板３１０のサイズを減らすことができるようになり、結果的に、ＣＭＯＳイメージセンサパッケージ３００全体のサイズを減らすことができる。これにより、携帯電話、デジタルカメラなどのような小型電子製品に、より容易にＣＭＯＳイメージセンサパッケージ３００を装着することができる。
【００３４】
本実施例によれば、ＣＭＯＳイメージセンサチップを画素アレイセンサ３２０とコントロールチップ３３０とに分離し、コントロールチップ３３０と受動素子３４０とを基板３１０のキャビティ３１２，３１４に内蔵することにより、基板３１０上に積層されるチップのサイズを減らすとともに、受動素子３４０のソルダージョイント（solder joint）の問題を除去して基板３１０のサイズを減らし、結果的にＣＭＯＳイメージセンサパッケージ３００のサイズを減らすことができる。
【００３５】
前述した実施例以外の多くの実施例が本発明の特許請求の範囲内に存在する。
【００３６】
他の実施例として、キャビティ３１２の受光側の面（図中の上面）が開放された状態で、画素アレイセンサ３２０が当該面を覆うように取り付けられ、キャビティ３１２の蓋の機能を有してもよい。また、ワイヤ３５０を用いる場合に、画素アレイセンサ３２０の受光側の面にパッド３２３が形成されるとともに、基板３１０の回路パターン３１６の一部が当該基板３１０の上記受光側の面に露出しており、これらの間がワイヤ３５０により電気的に接続されてもよい。
【図面の簡単な説明】
【００３７】
【図１】従来技術に係るＣＭＯＳイメージセンサパッケージを示す断面図である。
【図２】従来技術に係るＣＭＯＳイメージセンサパッケージを示す平面図である。
【図３】従来技術に係るＣＭＯＳイメージセンサパッケージを示す構成図である。
【図４】本発明の一実施例に係るＣＭＯＳイメージセンサパッケージを示す断面図である。
【図５】本発明の一実施例に係るＣＭＯＳイメージセンサパッケージを示す平面図である。
【図６】本発明の一実施例に係るＣＭＯＳイメージセンサパッケージの画素アレイセンサ単位画素を示す概略図である。
【符号の説明】
【００３８】
３００：ＣＭＯＳイメージセンサパッケージ
３１０：基板
３２０：画素アレイセンサ
３３０：コントロールチップ
３４０：受動素子
３５０：ワイヤ
【図１】
2009049973.tif 000003
【図２】
2009049973.tif 000004
【図３】
2009049973.tif 000005
【図４】
2009049973.tif 000006
【図５】
2009049973.tif 000007
【図６】
2009049973.tif 000008