(57)【要約】【課題】簡易な演算処理にて、適時かつ迅速に、周波数誤差を検出でき、これにより、サンプリングクロックの位相誤差を円滑に補正できるＰＬＬ回路を提供する。【解決手段】再生信号の立ち上がり時に検出された位相誤差量が、遅延回路１１５と減算回路１１６に供給される。減算回路１１６は、供給された位相誤差量と一回前に供給された位相誤差量（遅延回路１１５からの出力）とを減算する。この減算結果をもとに、時間軸上における位相誤差量の傾き値Ｋｐ（周波数誤差）が傾き値算出回路１１７にて算出される。同様に、再生信号の立ち下がり時に検出された位相誤差量から傾き値Ｋｎが傾き値算出回路１２０にて算出される。制御回路１２１は、傾き値Ｋｐ，Ｋｎの何れかが閾値を超えると制御信号を出力する。セレクタ１１１は、制御信号が入力されると位相誤差量に替えてグランド信号をＬＰＦ１１２に供給する。【選択図】図１
2009245468.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号に同期したサンプリングクロックを、前記アナログ信号に対するサンプルデータの取得タイミングとして供給するＰＬＬ回路において、
前記アナログ信号がゼロレベルにクロスするゼロクロスタイミングと前記サンプリングクロックによる前記サンプルデータの取得タイミングとに基づいて、前記アナログ信号に対する前記サンプリングクロックの位相誤差を検出する位相誤差検出回路と、
前記位相誤差検出回路によって検出された位相誤差に基づいて前記サンプリングクロックの位相を調整する位相調整回路と、
時間軸上における前記位相誤差の推移から前記サンプリングクロックの周波数誤差を検出する周波数誤差検出回路と、
前記周波数誤差検出回路によって検出された周波数誤差に基づいて前記位相調整回路における位相調整を補正する位相補正回路とを備え、
前記周波数誤差検出回路は、
前記アナログ信号の立ち上がり時における前記ゼロクロスタイミングについて検出された前記位相誤差から前記周波数誤差を検出する第１の周波数誤差検出部と、前記アナログ信号の立ち下がり時における前記ゼロクロスタイミングについて検出された前記位相誤差から前記周波数誤差を検出する第２の周波数誤差検出部の双方または何れか一方を備える、
ことを特徴とするＰＬＬ回路。
【請求項２】
請求項１において、
前記位相補正回路は、前記周波数誤差検出回路にて検出された周波数誤差が所定の閾値を超える場合に、前記位相調整回路に対する前記位相誤差の供給を遮断する、
ことを特徴とするＰＬＬ回路。
【請求項３】
請求項１または２において、
前記位相補正回路は、前記周波数誤差検出回路にて検出された周波数誤差を抑制するための位相調整信号を生成して前記位相調整回路に供給し、
前記位相調整回路は、前記位相誤差検出回路によって検出された位相誤差と前記位相補正回路にて生成された前記位相調整信号とに基づいて、前記サンプリングクロックの位相を調整する、
ことを特徴とするＰＬＬ回路。
【請求項４】
請求項３において、
前記位相補正回路は、前記周波数誤差検出回路にて検出された周波数誤差が所定の閾値を超える場合に、前記位相調整回路に対する前記位相調整信号の供給を遮断する、
ことを特徴とするＰＬＬ回路。
【請求項５】
請求項１ないし４の何れか一項に記載のＰＬＬ回路と、
ディスクから信号を読み出すピックアップ装置と、
前記信号を演算処理して再生信号を生成する演算回路と、
前記再生信号を前記サンプリングクロックに応じてサンプリングしてデジタル信号を出力するＡＤ変換回路と、
を備えるディスク再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号に同期したサンプリングクロックを、前記アナログ信号に対するサンプルデータの取得タイミングとして供給するＰＬＬ回路および当該ＰＬＬ回路を備えるディスク再生装置に関する。
【背景技術】
【０００２】
一般に、アナログ再生信号を処理して再生データを生成出力する処理回路では、アナログ再生信号をデジタル信号に変換した上で、復調やデコード等の処理が行われる。たとえば、ＤＶＤ（Digital Versatile Didc）等の高密度ディスク媒体を再生する光ディスク装置では、光ピックアップを介してディスクから取得した再生信号を、ＡＤ（Analog-Digital）変換回路にてデジタル信号（サンプルデータ）に変換し、このデジタル信号にＰＲＭＬ復調処理等を施して、再生データが取得される。この場合、再生信号に同期したサンプリングクロックが、たとえばＡＤ変換回路に供給される。ＡＤ変換回路は、このサンプリングクロックに応じて再生信号をサンプリングし、デジタル信号（サンプルデータ）を生成出力する。
【０００３】
ここで、サンプリングクロックは、たとえば、図８に示す構成のＰＬＬ（Phase Locked Loop）回路によって生成される。図において、ＡＤ変換回路１１は、サンプリングクロックに応じて再生信号をサンプリングし、サンプルデータを生成出力する。生成されたサンプルデータは、再生処理系に供給され、同時に、位相比較器１２に供給される。
【０００４】
位相比較器１２は、供給されたサンプルデータに基づいて、再生信号に対するサンプリングクロックの位相誤差量（ΔＰ）（大きさ／極性）を検出する。ここで、位相誤差量（ΔＰ）は、たとえば、図９に示すように、再生信号がゼロレベルにクロスするタイミング（エッジ）と、サンプリングクロックによる前記ＡＤ変換回路のサンプリングタイミングとの間のずれをもとに検出され、たとえば、エッジに最も近いサンプリングタイミングとエッジとの間のずれをもとに、位相誤差量（ΔＰ）が検出される。この場合、サンプリングタイミングとエッジとが一致するときに位相誤差量（ΔＰ）がゼロとなる。
【０００５】
こうして検出された位相誤差量（ΔＰ）は、図８のＬＰＦ（ループフィルタ）１３に供給される。ＬＰＦ１３は、供給された位相誤差量（ΔＰ）を順次積分し、これをＶＣＯ１４に出力する。ＶＣＯ１４は、ＬＰＦ１３から供給された信号をもとに、位相誤差を解消する方向に、サンプリングクロックの位相を調整する。そして、調整したサンプリングクロックをＡＤ変換回路１１に供給する。
【０００６】
しかし、この構成において、再生信号の周波数がＶＣＯ１４の基準周波数から大きく外れると、位相比較器１２にて検出された位相誤差量（ΔＰ）だけでは、サンプリングクロックを適正に調整し難くなる。これに対し、以下の特許文献１では、時間軸上における位相誤差の推移（傾き）から再生信号に対するサンプリングクロックの周波数誤差を検出し、この周波数誤差をもとに、サンプリングクロックに対する位相調整処理を補正するようにしている。
【０００７】
図１０（ａ）は、再生信号に対するサンプリングクロックの周波数が適正である場合の状態を示し、図１０（ｂ）は、再生信号に対するサンプリングクロックの周波数が遅い場合の状態を示している。同図中、塗りつぶされた丸は、再生信号がゼロレベルにクロスするタイミング（エッジ）に最も近いサンプリングタイミングのサンプルデータを模式的に示すものである。
【０００８】
同図（ｂ）の場合、位相比較器１２にて検出される位相誤差は、時間の経過とともに、たとえば、図１１（ａ）のように変化する。図中、Ｔ、２Ｔにおいて位相誤差量がプラス側からマイナス側に急激に変化しているのは、このタイミングにおいて、図９のエッジに最も近いサンプリングタイミングがエッジの前後において入れ替わるためである。
【０００９】
ここで、再生信号に対するサンプリングクロックの周波数が図１０（ｂ）の場合よりもさらに遅れると、位相比較器１２にて検出される位相誤差の推移は、たとえば、図１１（ｂ）のように変化する。この場合、位相誤差量を結ぶ直線の傾き（α２）は、同図（ａ）における傾き（α１）よりも大きくなる。
【００１０】
このように、再生信号に対するサンプリングクロックの周波数誤差が大きくなるに伴って、位相誤差量を結ぶ直線の傾きが大きくなる。上記特許文献１では、この傾きをもとにサンプリングクロックの周波数誤差を検出し、検出した周波数誤差をもとに、サンプリングクロックに対する位相調整を補正するようにしている。
【特許文献１】特開２０００−２４３０４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、たとえば、光ディスクを再生するような場合には、記録条件との関係から、時間軸上において位相誤差量が、上記図１１に示すように直線状に並ばないことが起こり得る。たとえば、ディスクに対して比較的高いパワーで記録が行われたような場合には、記録マークの形成状態に起因して、再生信号の立ち上がりが、立ち下がりに比べてかなり急峻となり、これにより、立ち上がり時のエッジと立下り時のエッジとの間に位相のずれが生じることが起こり得る。この場合、位相誤差量は、時間軸上において、図１２のように離散的に現れることとなる。
【００１２】
これに対し、上記特許文献１では、連続する２つの位相誤差量をもとに上記傾きを算出して周波数誤差を検出している。しかし、図１２（ａ）の場合に、最初の２つの位相誤差量をもとに傾きを求めると、求めた傾きαｍは、正規の傾きに対して大きく相違することとなってしまう。同様に、図１２（ｂ）の如く、次の２つの位相誤差量をもとに傾きを求める場合にも、求めた傾きαｎは、正規の傾きよりもかなり小さくなってしまう。
【００１３】
このように、何らかの要因によって再生信号の立ち上がり傾向と立下り傾向が相違するような場合には、連続する２つの位相誤差量からは上記傾きを適正に取得することができず、精度良く傾きを取得するには、ある程度長い期間に渡る位相誤差量から総合的に傾きを算出する必要がある。しかし、こうすると、適時かつ迅速に周波数誤差を検出できず、また、周波数誤差検出のための演算処理が増大するとの問題が生じる。
【００１４】
本発明は、このような問題を解消するためになされたものであり、簡易な演算処理にて、適時かつ迅速に、周波数誤差を検出でき、これにより、サンプリングクロックの位相誤差を円滑に補正できるＰＬＬ回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の第１の態様は、アナログ信号に同期したサンプリングクロックを、前記アナログ信号に対するサンプルデータの取得タイミングとして供給するＰＬＬ回路において、前記アナログ信号がゼロレベルにクロスするゼロクロスタイミングと前記サンプリングクロックによる前記サンプルデータの取得タイミングとに基づいて、前記アナログ信号に対する前記サンプリングクロックの位相誤差を検出する位相誤差検出回路と、前記位相誤差検出回路によって検出された位相誤差に基づいて前記サンプリングクロックの位相を調整する位相調整回路と、時間軸上における前記位相誤差の推移から前記サンプリングクロックの周波数誤差を検出する周波数誤差検出回路と、前記周波数誤差検出回路によって検出された周波数誤差に基づいて前記位相調整回路における位相調整を補正する位相補正回路とを備える。そして、前記周波数誤差検出回路は、前記アナログ信号の立ち上がり時における前記ゼロクロスタイミングについて検出された前記位相誤差から前記周波数誤差を検出する第１の周波数誤差検出部と、前記アナログ信号の立ち下がり時における前記ゼロクロスタイミングについて検出された前記位相誤差から前記周波数誤差を検出する第２の周波数誤差検出部の双方または何れか一方を備える。
【００１６】
この態様によれば、アナログ信号（再生信号）に対するサンプリングクロックの位相誤差の他、周波数誤差をも加味して、サンプリングクロックに対する位相制御が行われるため、サンプリングクロックの位相補正を円滑に行うことができる。
【００１７】
さらに、この態様では、位相誤差がアナログ信号（再生信号）の立ち上がり時と立ち下がり時の何れにおいて検出されたものであるかを区分し、同じ区分系統に属する位相誤差群から周波数誤差が検出されるため、アナログ信号（再生信号）の立ち上がり傾向と立ち下がり傾向が相違するような場合にも、周波数誤差を精度良く算出することができる。
【００１８】
また、このように同じ区分系統に属する位相誤差群から周波数誤差が検出されるため、たとえば、前後２つの位相誤差を用いた簡易な演算処理によっても、精度良く、周波数誤差を算出することができ、適時かつ迅速に、精度の高い周波数誤差を取得することができる。
【００１９】
よって、この態様によれば、精度の高い周波数誤差に基づいてサンプリングクロックの位相補正を行うことができ、結果的に、広い周波数引き込み範囲において、迅速に、サンプリングクロックの位相補正を行うことができる。
【００２０】
本発明の第２の態様は、第１の態様に係るＰＬＬ回路において、前記位相補正回路は、前記周波数誤差検出回路にて検出された周波数誤差が所定の閾値を超える場合に、前記位相調整回路に対する前記位相誤差の供給を遮断することを特徴とする。
【００２１】
この態様によれば、たとえば位相反転時等に生じる不安定な位相誤差量が位相調整回路に供給されるのを回避することができ、かかる不安定な位相誤差量によって位相制御に乱れが生じるのを防ぐことができる。その結果、サンプリングクロックの安定化を図ることができる。
【００２２】
本発明の第３の態様は、第１または第２の態様に係るＰＬＬ回路において、前記位相補正回路は、前記周波数誤差検出回路にて検出された周波数誤差を抑制するための位相調整信号を生成して前記位相調整回路に供給し、前記位相調整回路は、前記位相誤差検出回路によって検出された位相誤差と前記位相補正回路にて生成された前記位相調整信号とに基づいて、前記サンプリングクロックの位相を調整することを特徴とする。
【００２３】
この態様によれば、周波数誤差に応じた位相調整信号が位相調整回路に供給されてサンプリングクロックの位相が調整されるため、サンプリングクロックを所定の周波数に迅速かつ円滑に引き込むことができる。
【００２４】
本発明の第４の態様は、第３の態様に係るＰＬＬ回路において、前記位相補正回路は、前記周波数誤差検出回路にて検出された周波数誤差が所定の閾値を超える場合に、前記位相調整回路に対する前記位相調整信号の供給を遮断することを特徴とする。
【００２５】
この態様によれば、たとえば位相反転時等に生じる不安定な位相誤差量から生成された位相調整信号が位相調整回路に供給されるのを回避することができ、かかる不安定な位相調整信号によって位相制御に乱れが生じるのを防ぐことができる。その結果、サンプリングクロックの安定化と円滑な周波数引き込みを実現することができる。
【００２６】
本発明の第５の態様に係る光ディスク装置は、上記第１ないし第４の態様の何れかに係るＰＬＬ回路と、ディスクから信号を読み出すピックアップ装置と、前記信号を演算処理して再生信号を生成する演算回路と、前記再生信号を前記サンプリングクロックに応じてサンプリングしてデジタル信号を出力するＡＤ変換回路とを備える。本態様によれば、上記第１ないし第４の態様と同様の効果が奏され得る。
【発明の効果】
【００２７】
以上のとおり本発明によれば、簡易な演算処理にて、適時かつ迅速に、周波数誤差を検出でき、これにより、サンプリングクロックの位相誤差を円滑に補正できるＰＬＬ回路を提供することができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態につき図面を参照して説明する。本実施の形態は、光ディスク装置に搭載されるＰＬＬ回路に本発明を適用したものである。
【００２９】
図１に、本実施の形態に係るＰＬＬ回路の構成を示す。なお、同図には、ＰＬＬ回路の他、ディスクの再生に関連する回路部が併せて図示されている。本実施の形態に係るＰＬＬ回路は、位相比較器１１０と、セレクタ１１１と、ＬＰＦ（ループフィルタ）１１２と、ＶＣＯ１１３と、スイッチング回路１１４と、遅延回路１１５、１１８と、減算回路１１６、１１９と、傾き値算出回路１１７、１２０と、制御回路１２１とを備えている。この他、光ディスク装置は、再生系として、光ピックアップ１０１と、信号演算回路１０２と、ＡＤ変換回路１０３と、イコライザ１０４と、ビタビデコーダ１０５とを備えている。
【００３０】
光ピックアップ１０１は、ディスクにレーザ光を照射するとともに、ディスクからの反射光を受光してデータの読み取りを行う。信号演算回路１０２は、光ピックアップ１０１から供給される検出信号（センサ信号）を演算処理して再生信号（再生ＲＦ信号）を生成し、生成した再生信号をＡＤ変換回路１０３に出力する。ＡＤ変換回路１０３は、ＶＣＯから供給されるサンプリングクロックに応じたタイミングにて再生ＲＦ信号をサンプリングし、サンプル値をデジタルデータ（サンプルデータ）に変換してイコライザ１０４と位相比較器１１０に出力する。
【００３１】
イコライザ１０４は、ＡＤＣ１０３から供給されるデータに対して波形等化処理を施してビタビデコーダ１０５に出力する。ビタビデコーダ１０５は、イコライザ１０４から入力されるデジタルデータにビタビ復号処理を施して１、０の２値化データを生成出力する。生成された２値化データは、後段回路にて復調および誤り訂正処理され再生データとされる。
【００３２】
位相比較器１１０は、ＡＤ変換回路１０３から供給されたサンプルデータに基づいて、上記図９を参照して説明した如く、再生信号に対するサンプリングクロックの位相誤差量（ΔＰ）を検出し、検出した位相誤差量（ΔＰ）をセレクタ１１１とスイッチング回路１１４に出力する。また、位相比較器１１０は、たとえば、エッジを挟む前後のサンプルデータの極性に基づいて、位相誤差量（ΔＰ）が、再生信号の立ち上がり時と立下り時の何れにおいて検出したものであるかを示す信号をスイッチング回路１１４に出力する。
【００３３】
セレクタ１１１は、制御回路１２１から制御信号が印加されていないときは、位相比較回路１１０から入力される位相誤差量（ΔＰ）をＬＰＦ１１２に出力し、制御回路１２１から制御信号が印加されたときは、グランド電位に対応する信号をＬＰＦ１１２に出力する。ＬＰＦ１１２は、セレクタ１１１から入力された位相誤差量（ΔＰ）またはグランド電位を積分し、積分値をＶＣＯ１１３に出力する。ＶＣＯ１１３は、ＬＰＦ１１２から供給された積分値に応じて、位相誤差量（ΔＰ）を補償するようサンプリングクロックの周期を調整し、調整後のサンプリングクロックをＡＤ変換回路１０３に供給する。
【００３４】
スイッチング回路１１４は、２つの切り替えスイッチ１１４ａ、１１４ｂを備える。スイッチング１１４は、位相比較器１１０から入力された位相誤差量（ΔＰ）が再生信号の立ち上がり時によって検出されたものであるときは、当該位相誤差量（ΔＰ）を、切り替えスイッチ１１４ａを介して遅延回路１１５と減算回路１１６に供給し、入力された位相誤差量（ΔＰ）が再生信号の立ち下がり時によって検出されたものであるときは、当該位相誤差量（ΔＰ）を、切り替えスイッチ１１４ｂを介して遅延回路１１８と減算回路１２０に供給する。
【００３５】
減算回路１１６は、切り替えスイッチ１１４ａから入力された位相誤差量（ΔＰ）と、当該位相誤差量（ΔＰ）よりも１回前に切り替えスイッチ１１４ａから入力された位相誤差量（ΔＰ）、すなわち、遅延回路１１５から入力される遅延誤差量（ΔＰ）とを減算し、減算結果を傾き値算出回路１１７に出力する。傾き値算出回路１１７は、入力された減算結果をもとに、図１１を参照して説明した如くして、時間軸上における位相誤差量（ΔＰ）の変化傾向を示す傾きＫｐを算出する。
【００３６】
減算回路１１９は、切り替えスイッチ１１４ｂから入力された位相誤差量（ΔＰ）と、当該位相誤差量（ΔＰ）よりも１回前に切り替えスイッチ１１４ｂから入力された位相誤差量（ΔＰ）、すなわち、遅延回路１１８から入力される遅延誤差量（ΔＰ）とを減算し、減算結果を傾き値算出回路１２０に出力する。傾き値算出回路１２０は、入力された減算結果をもとに、図１１を参照して説明した如くして、時間軸上における位相誤差量（ΔＰ）の変化傾向を示す傾きＫｎを算出する。
【００３７】
図２は、上記傾きＫｐ、Ｋｎの算出例を示す図である。なお、同図には、便宜上、上記図１２の場合と同様、ディスクに対する記録条件との関係から時間軸上において位相誤差量が離散的に現れた場合の傾き値Ｋｐ、Ｋｎの算出例が示されている。
【００３８】
上記の如く、傾き値Ｋｐは、再生信号の立ち上がり時に検出された位相誤差量（ΔＰ）について算出される。このため、傾き値Ｋｐは、同図（ａ）に示す如く、位相比較器１１０から出力される一連の位相誤差量（ΔＰ）のうち、時間軸上に一つ置きに現れる位相誤差量（ΔＰ）を結ぶ直線の傾きとなる。なお、同図（ａ）において、塗りつぶされた丸は、再生信号の立ち上がり時に検出された位相誤差量（ΔＰ）を示しており、破線の丸は、再生信号の立ち下がり時に検出された位相誤差量（ΔＰ）を示している。すなわち、傾き値Ｋｐは、再生信号の立ち上がり時に検出された２つの位相誤差量（ΔＰ）を結ぶ直線の傾きとなる。
【００３９】
同様に、傾き値Ｋｎもまた、同図（ｂ）に示す如く、時間軸上に一つ置きに現れる位相誤差量（ΔＰ）を結ぶ直線の傾きとして算出される。同図（ｂ）において、塗りつぶされた丸は、再生信号の立ち下がり時に検出された位相誤差量（ΔＰ）を示しており、破線の丸は、再生信号の立ち上がり時に検出された位相誤差量（ΔＰ）を示している。すなわち、傾き値Ｋｎは、再生信号の立ち下がり時に検出された２つの位相誤差量（ΔＰ）を結ぶ直線の傾きとなる。
【００４０】
こうして求めた傾き値Ｋｐ、Ｋｎは、以下のとおり、サンプリングクロックの周波数誤差に略対応するものとなる。
【００４１】
ディスクに対して比較的高いパワーで記録が行われたような場合には、記録マークの形成状態に起因して、再生信号の立ち上がりが、立ち下がりに比べてかなり急峻となる。この場合、立ち上がり時に再生信号がゼロレベルとクロスするタイミング（エッジ）と立下り時に再生信号がゼロレベルとクロスするタイミング（エッジ）との間には、再生信号の立ち上がり傾向と立ち下がり傾向の相違に起因して位相ずれが生じる。このため、連続する２つの位相誤差量（ΔＰ）、すなわち、立ち上がり時の位相誤差量と立下り時の位相誤差量から傾きを求めると、求めた傾きは、再生信号の立ち上がり傾向と立ち下がり傾向の相違に起因する位相ずれを含むものとなり、結果、図１２（ａ）、（ｂ）に示すように不適正なものとなる。
【００４２】
これに対し、図２（ａ）のように、立ち上がり時に検出された２つの位相誤差量（ΔＰ）から傾き値Ｋｐを求めると、これら位相誤差量には、再生信号の立ち上がり傾向と立ち下がり傾向の相違に起因する位相ずれが含まれることはないため、求めた傾き値Ｋｐは、サンプリングクロックの周波数誤差（図中の傾き値Ｋ０）に略対応するものとなる。同様に、図２（ｂ）のように、立ち下がり時に検出された２つの位相誤差量（ΔＰ）から傾き値Ｋｎを求める場合も、これら位相誤差量には、再生信号の立ち上がり傾向と立ち下がり傾向の相違に起因する位相ずれが含まれないため、求めた傾き値Ｋｐは、サンプリングクロックの周波数誤差（図中の傾き値Ｋ０）に略対応するものとなる。
【００４３】
以上の理由から、傾き値算出回路１１７、１２０にて算出された傾き値Ｋｐ、Ｋｎは、サンプリングクロックの周波数誤差に略対応するものとなる。
【００４４】
図１に戻り、制御回路１２１は、傾き値算出回路１１７、１２０から入力された傾き値Ｋｐ、Ｋｎに基づいて、セレクタ１１１を制御する。図３は、制御回路１２１の構成を示す図である。制御回路１２１は、絶対値算出回路１２１ａ、１２１ｃと、比較回路１２１ｂ、１２１ｄと、ＯＲ回路１２１ｅを備えている。
【００４５】
絶対値算出回路１２１ａ、１２１ｃは、傾き値算出回路１１７、１２０にて算出された傾き値Ｋｐ、Ｋｎの絶対値を求める。比較回路１２１ｂ、１２１ｄは、絶対値算出回路１２１ａ、１２１ｃから入力された傾き値Ｋｐ、Ｋｎの絶対値と閾値Ｋｓ１、Ｋｓ２を比較し、傾き値Ｋｐ、Ｋｎの絶対値が閾値Ｋｓ１、Ｋｓ２を超えたときに検出信号を出力する。ＯＲ回路１２１ｅは、比較回路１２１ｂ、１２１ｄの少なくとも何れか一方から検出信号が入力されたときセレクタ１１１に制御信号を出力する。
【００４６】
こうして、制御回路１２１は、傾き値Ｋｐ、Ｋｓのうち、少なくとも何れか一方の絶対値が閾値Ｋｓ１，Ｋｓ２を超えるまで大きくなったとき、すなわち傾き値Ｋｐ、Ｋｓが異常な大きさになったときに、制御信号をセレクタ１１１に出力する。セレクタ１１１は、かかる制御信号の入力に応じて、位相比較器１１０からの位相誤差量（ΔＰ）がＬＰＦ１１２に入力されるのを遮断し、これに替えて、グランド電位に対応する信号をＬＰＦ１１２に供給する。
【００４７】
このように制御することにより、たとえば、図２のＴ、２Ｔのタイミング、すなわち位相反転時の不安定な位相誤差量がＬＰＦ１１２に入力されるのが回避される。したがって、傾き値Ｋｐ、Ｋｓが異常な大きさにあるときの不安定な位相誤差量によってＶＣＯ１１３が過度応答するのが回避され、安定したサンプリングクロックがＶＣＯ１１３からＡＤ変換回路１０３に供給される。
【００４８】
以上のとおり、本実施の形態によれば、再生信号の立ち上がり時に検出された位相誤差量（ΔＰ）に基づいて検出された傾き値Ｋｐ（周波数誤差）と再生信号の立ち下がり時に検出された位相誤差量（ΔＰ）に基づいて検出された傾き値Ｋｎ（周波数誤差）の何れか一方が異常であるときは、ＬＰＦ１１２に対する位相誤差量（ΔＰ）の供給が遮断されるため、安定したサンプリングクロックをＡＤ変換回路１０３に供給することができる。
【００４９】
しかも、傾き値Ｋｐ（周波数誤差）は、再生信号の立ち上がり時に検出された位相誤差量（ΔＰ）に基づいて算出され、また、傾き値Ｋｎ（周波数誤差）は、再生信号の立ち下がり時に検出された位相誤差量（ΔＰ）に基づいて算出されるため、再生信号の立ち上がり傾向と立ち下がり傾向が相違するような場合にも、傾き値Ｋｐ、Ｋｎを精度良く算出することができる。
【００５０】
よって、本実施の形態によれば、精度の高い傾き値（周波数誤差）に基づいてサンプリングクロックの位相誤差補正を行うことができ、結果的に、広い周波数引き込み範囲において、迅速に、サンプリングクロックの位相補正を行うことができる。
【００５１】
＜変更例１＞
上記実施の形態では、傾き値Ｋｐ、Ｋｎに基づいてＬＰＦ１１２に対する位相誤差量（ΔＰ）の供給を制御するようにしたが、これに加えて、図４のように、傾き値Ｋｐ、Ｋｎ（周波数誤差）に基づいて、周波数誤差を調整するため制御量Ｃｐ、Ｃｎを生成し、これら制御量Ｃｐ、Ｃｎをもとに、サンプリングクロックの位相を調整するようにしても良い。
【００５２】
すなわち、図４の構成では、図１の構成に比べて、制御量生成回路１３１、１３２と、ゲート回路１３３と、セレクタ１３４と、ＬＰＦ（ループフィルタ）１３５と、加算回路１３６を備えている。
【００５３】
制御量生成回路１３１、１３２は、傾き値算出回路１１７、１２０から入力された傾き値Ｋｐ、Ｋｎをもとに周波数誤差量（ΔＦ）を求め、求めた周波数誤差量（ΔＦ）に応じた制御量（位相調整量）Ｃｐ、Ｃｎをそれぞれゲート回路１３３に出力する。ゲート回路１３３は、入力された制御量（位相調整量）Ｃｐ、Ｃｎをセレクタ１３４に出力する。セレクタ１３４は、制御回路１２１から制御信号が印加されていないときは、ゲート回路１３３から入力される制御量（位相調整量）Ｃｐ、ＣｎをＬＰＦ１３５に出力し、制御回路１２１から制御信号が印加されたときは、グランド電位に対応する信号をＬＰＦ１３５に出力する。
【００５４】
ＬＰＦ１３５は、セレクタ１３４から入力された制御量（位相調整量）Ｃｐ、Ｃｎまたはグランド電位を積分し、積分値を加算回路１３６に出力する。加算回路１３６は、ＬＰＦ１１２、１３５から入力されたそれぞれの積分値を加算してＶＣＯ１１３に供給する。ＶＣＯ１１３は、加算回路１３６から供給された積分値に応じて、周波数誤差量（ΔＦ）と位相誤差量（ΔＰ）を補償するようサンプリングクロックの周期を調整し、調整後のサンプリングクロックをＡＤ変換回路１０３に供給する。
【００５５】
この変更例によれば、周波数誤差に応じてサンプリングクロックの位相が補正されるため、サンプリングクロックを所定の周波数に迅速に引き込むことができる。
【００５６】
さらに、この変更例では、制御回路１２１からの制御信号に応じて、セレクタ１３４により、ＬＰＦ１３５に対する制御量Ｃｐ、Ｃｎの供給／遮断が制御されるため、たとえば、図２のＴ、２Ｔのタイミング、すなわち位相反転時の不安定な位相誤差量に基づく制御量Ｃｐ、ＣｎがＬＰＦ１３５に入力されるのが回避される。したがって、傾き値Ｋｐ、Ｋｓが異常な大きさにあるときの不安定な制御量Ｃｐ，ＣｎによってＶＣＯ１１３が過度応答するのが回避され、結果、サンプリングクロックを所定の周波数に円滑に引き込むことができ、また、ＶＣＯ１１３からＡＤ変換回路１０３に供給されるサンプリングクロックを安定化させることができる。
【００５７】
＜変更例２＞
上記実施の形態では、再生信号の立ち上がり時に検出された傾き値Ｋｐと立ち下がり時に検出された傾き値Ｋｎの両方に基づいて、ＬＰＦ１１２に対する位相誤差量（ΔＰ）の供給／遮断を制御するようにしたが、傾き値Ｋｐ、Ｋｎの何れか一方のみに基づいてＬＰＦ１１２に対する位相誤差量（ΔＰ）の供給／遮断を制御するようにしても良い。
【００５８】
図５は、傾き値Ｋｐのみに基づいてＬＰＦ１１２に対する位相誤差量（ΔＰ）の供給／遮断を制御する場合の構成を示す図である。この場合、制御回路１４１は、図３中、傾き値Ｋｐに関する部分、すなわち、絶対値算出回路１２１ａと比較回路１２１ｂから構成され、比較回路１２１ｂからの信号がセレクタ１１１に供給される。
【００５９】
この構成においても、傾き値Ｋｐ（周波数誤差）は、再生信号の立ち上がり時に検出された位相誤差量（ΔＰ）に基づいて算出されるため、上記実施の形態と同様、再生信号の立ち上がり傾向と立ち下がり傾向が相違するような場合にも、傾き値Ｋｐを精度良く算出することができ、よって、精度の高い傾き値（周波数誤差）に基づいてサンプリングクロックの位相誤差補正を行うことができる。
【００６０】
なお、図５では、傾き値Ｋｐのみに基づいてＬＰＦ１１２に対する位相誤差量（ΔＰ）の供給／遮断を制御するようにしたが、同様に、傾き値Ｋｎのみに基づいてＬＰＦ１１２に対する位相誤差量（ΔＰ）の供給／遮断を制御するように構成することもできる。この場合も、図５の場合と同様、再生信号の立ち上がり傾向と立ち下がり傾向が相違するような場合にも、傾き値Ｋｐを精度良く算出することができ、サンプリングクロックの位相誤差補正を円滑かつ適正に行うことができる。
【００６１】
＜変更例３＞
上記変更例２（図５）では、再生信号の立ち上がり時に検出された傾き値Ｋｐと立ち下がり時に検出された傾き値Ｋｎの両方からそれぞれ制御量Ｃｐ、Ｃｎを求め、これら制御量Ｃｐ、Ｃｎに基づいて、サンプリングクロックの周波数補正を行うようにしたが、傾き値Ｋｐ、Ｋｎの何れか一方のみに基づいて、サンプリングクロックの周波数補正を行うようにしても良い。
【００６２】
図６は、傾き値Ｋｐのみから制御量Ｃｐを生成し、この制御量Ｃｐに基づいて、サンプリングクロックの周波数補正を行う場合の構成を示す図である。この場合も、変更例２と同様、制御回路１４１は、図３中、傾き値Ｋｐに関する部分、すなわち、絶対値算出回路１２１ａと比較回路１２１ｂから構成され、比較回路１２１ｂからの信号がセレクタ１１１、１３４に供給される。
【００６３】
この構成においても、傾き値Ｋｐ（周波数誤差）は、再生信号の立ち上がり時に検出された位相誤差量（ΔＰ）に基づいて算出されるため、再生信号の立ち上がり傾向と立ち下がり傾向が相違するような場合にも、傾き値Ｋｐを精度良く算出することができ、よって、制御量Ｃｐも精度の高いものとすることができる。その結果、サンプリングクロックの周波数引き込みを円滑かつ適正に行うことができる。
【００６４】
なお、図６では、傾き値Ｋｐと制御量Ｃｐを求める回路系（切り替えスイッチ１１４ａ〜傾き値算出回路１１７、制御量算出回路１３１）のみを有する構成としたが、図４の構成において、傾き値Ｋｐと制御量Ｃｐを求める回路系（切り替えスイッチ１１４ａ〜傾き値算出回路１１７、制御量算出回路１３１）を省略し、傾き値Ｋｎと制御量Ｃｎを求める回路系（切り替えスイッチ１１４ｂ〜傾き値算出回路１２０、制御量算出回路１３２）の方を有する構成とすることもできる。この場合も、図６の場合と同様、再生信号の立ち上がり傾向と立ち下がり傾向が相違するような場合にも、傾き値Ｋｎと制御量Ｃｎを精度良く算出することができ、サンプリングクロックの位相誤差補正および周波数補正を円滑かつ適正に行うことができる。
【００６５】
以上、本発明の実施形態および変更例について説明したが、本発明は、これらに何ら制限されるものではなく、また、本発明の実施形態も、上記以外に種々の変更が可能である。
【００６６】
たとえば、上記実施の形態では、光ディスク装置に搭載されるＰＬＬ回路に本発明を適用したものであったが、光磁気ディスク装置や磁気ディスク装置等、他の再生装置に本発明を適用することも勿論可能である。
【００６７】
また、上記実施の形態では、たとえば図９に示すように、サンプリングタイミングとエッジとの間のずれを位相差（ΔＰ）としたが、たとえば、図７に示すように、２つのサンプルタイミングの中間のタイミング（中間タイミング）とエッジとの間のずれから位相差（ΔＰ）を求める場合にも本発明を適用可能である。図７の場合、中間タイミングとエッジとが一致するときに位相誤差量（ΔＰ）がゼロとなる。
【００６８】
この他、本発明の実施の形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。
【図面の簡単な説明】
【００６９】
【図１】実施の形態に係るＰＬＬ回路の構成を示す図
【図２】実施の形態に係る傾き値Ｋｐ、Ｋｎの算出例を示す図
【図３】実施の形態に係る制御回路の構成例を示す図
【図４】変更例１に係るＰＬＬ回路の構成を示す図
【図５】変更例２に係るＰＬＬ回路の構成を示す図
【図６】変更例３に係るＰＬＬ回路の構成を示す図
【図７】ＰＬＬ回路における位相差の求め方の一例を示す図
【図８】ＰＬＬ回路の一般的な構成例を示す図
【図９】ＰＬＬ回路における位相差の求め方の一例を示す図
【図１０】サンプルデータと周波数誤差の関係を模式的に示す図
【図１１】位相誤差と周波数誤差の関係を模式的に示す図
【図１２】再生信号の立ち上がり傾向と立ち下がり傾向が相違する場合の問題を説明する図
【符号の説明】
【００７０】
１０１  光ピックアップ
１０２  信号演算回路
１０３  ＡＤコンバータ
１１０  位相比較器
１１１  セレクタ
１１２  ＬＰＦ
１１３  ＶＣＯ
１１４  スイッチング回路
１１５  遅延回路
１１６  減算回路
１１７  傾き値算出回路
１１８  遅延回路
１１９  減算回路
１２０  傾き値算出回路
１２１  制御回路
１３１  制御量算出回路
１３２  制御量算出回路
１３３  ゲート回路
１３４  セレクタ
１３５  ＬＰＦ
１３６  加算回路
１４１  制御回路  
【図１】
2009245468.tif 000003
【図２】
2009245468.tif 000004
【図３】
2009245468.tif 000005
【図４】
2009245468.tif 000006
【図５】
2009245468.tif 000007
【図６】
2009245468.tif 000008
【図７】
2009245468.tif 000009
【図８】
2009245468.tif 000010
【図９】
2009245468.tif 000011
【図１０】
2009245468.tif 000012
【図１１】
2009245468.tif 000013
【図１２】
2009245468.tif 000014