(57)【要約】【課題】配線層のバリア膜の酸化を防ぎ、配線からのＣｕの漏れを防止する半導体装置及びその製造方法を提供すること。【解決手段】本発明の一形態の半導体装置は、半導体基板（１）と、前記半導体基板上に形成されたＣｕを有する第１の絶縁膜（３）と、前記第１の絶縁膜に形成された溝に設けられた配線（５）と、前記配線と前記第１の絶縁膜との間に形成されたバリア膜（４）と、前記配線の上面に形成されるとともに、前記バリア膜の側部と前記第１の絶縁膜との間の中空部（３２１）に前記配線の厚さ未満の深さまで形成された第２の絶縁膜（６）と、を具備する。【選択図】      図２
2009135139.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成されたＣｕを有する第１の絶縁膜と、
前記第１の絶縁膜に形成された溝に設けられた配線と、
前記配線と前記第１の絶縁膜との間に形成されたバリア膜と、
前記配線の上面に形成されるとともに、前記バリア膜の側部と前記第１の絶縁膜との間の中空部に前記配線の厚さ未満の深さまで形成された第２の絶縁膜と、
を具備することを特徴とする半導体装置。
【請求項２】
前記第１の絶縁膜は、下層絶縁膜と前記下層絶縁膜上に形成された上層絶縁膜とからなるとともに、前記中空部は、前記バリア膜の側部と前記下層絶縁膜との間の第１の中空部と、前記バリア膜の側部と前記上層絶縁膜との間の第２の中空部とからなり、前記第１の中空部の幅は前記第２の中空部の幅よりも大きく、
前記第２の絶縁膜は、前記第２の中空部に形成されたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板上にＣｕを有する第１の絶縁膜を形成し、
前記第１の絶縁膜に溝を形成し、
前記溝の側壁にバリア膜を形成し、
前記溝に配線を形成し、
前記第１の絶縁膜における前記バリア膜の側部のＣ濃度の低い部分を除去することで、前記バリア膜と前記第１の絶縁膜との間に中空部を形成することを特徴とする半導体装置の製造方法。
【請求項４】
前記配線の上面に第２の絶縁膜を形成するとともに、前記中空部に前記第２の絶縁膜を前記配線の厚さ未満の深さまで形成することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第１の絶縁膜は、下層絶縁膜と前記下層絶縁膜上に形成された上層絶縁膜とからなるとともに、前記中空部は、前記バリア膜の側部と前記下層絶縁膜との間に形成された第１の中空部と、前記バリア膜の側部と前記上層絶縁膜との間に形成された第２の中空部とからなり、前記第１の中空部の幅は前記第２の中空部の幅よりも大きく、
前記第２の絶縁膜は、前記第２の中空部に形成されたことを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ＬＳＩの多層配線では、一般的に配線となる銅（Ｃｕ）膜を囲むようにその側面と底面にバリアメタル（ＢＭ）を配置し、さらにＣｕ膜の上面に拡散防止膜を配置した構造が使われている。
【０００３】
なお、特許文献１には、多孔質の低誘電率膜を層間絶縁膜に用いた多層配線構造を有する半導体装置及びその製造方法が記載されている。
【特許文献１】特開２００６−５０１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、配線層のバリア膜の酸化を防ぎ、配線からのＣｕの漏れを防止する半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の一形態の半導体装置は、半導体基板と、前記半導体基板上に形成されたＣｕを有する第１の絶縁膜と、前記第１の絶縁膜に形成された溝に設けられた配線と、前記配線と前記第１の絶縁膜との間に形成されたバリア膜と、前記配線の上面に形成されるとともに、前記バリア膜の側部と前記第１の絶縁膜との間の中空部に前記配線の厚さ未満の深さまで形成された第２の絶縁膜と、を具備する。
【０００６】
本発明の他の形態の半導体装置の製造方法は、半導体基板上にＣｕを有する第１の絶縁膜を形成し、前記第１の絶縁膜に溝を形成し、前記溝の側壁にバリア膜を形成し、前記溝に配線を形成し、前記第１の絶縁膜における前記バリア膜の側部のＣ濃度の低い部分を除去することで、前記バリア膜と前記第１の絶縁膜との間に中空部を形成する。
【発明の効果】
【０００７】
本発明によれば、配線層のバリア膜の酸化を防ぎ、配線からのＣｕの漏れを防止する半導体装置及びその製造方法を提供できる。
【発明を実施するための最良の形態】
【０００８】
以下、実施の形態を図面を参照して説明する。
【０００９】
（第１の実施の形態）
図１の（ａ）〜（ｄ）、図２の（ａ）〜（ｄ）、及び図３の（ａ）〜（ｄ）は、本発明の第１の実施の形態に係る半導体装置の製造プロセスを示す断面図である。以下、図１の（ａ）〜（ｄ）、図２の（ａ）〜（ｄ）、及び図３の（ａ）〜（ｄ）を基に第１の実施の形態における半導体装置の製造プロセスを説明する。第１の実施の形態では、本発明をＣｕシングルダマシン、デュアルダマシン配線に適用した場合について説明する。本第１の実施の形態では、接続孔と配線が形成される層に低誘電率（Ｌｏｗ−ｋ）のＳｉＯＣを適用する。
【００１０】
まず、図１の（ａ）に示すように、シリコン（Ｓｉ）基板（半導体基板）１上にプラズマＣＶＤ法によりＳｉＯ２膜２（絶縁膜）を厚さ５０ｎｍ〜２００ｎｍで堆積する。次に図１の（ｂ）に示すように、ＳｉＯ２膜２上にプラズマＣＶＤ法により低誘電率（Ｌｏｗ−ｋ）のＳｉＯＣ膜３（絶縁膜）を厚さ１００ｎｍ〜３００ｎｍで堆積する。次に、図１の（ｃ）に示すように、ＳｉＯＣ膜３にプラズマエッチングにより配線用の溝３１を形成する。このとき、配線用の溝３１の側壁と底面に、プラズマダメージを受けてＳｉＯＣ膜３の他の部分よりもＣ（炭素）濃度が低くなった部分３２が発生する。この部分３２の厚さは２ｎｍ〜１０ｎｍである。
【００１１】
次に、図１の（ｄ）に示すように、ＳｉＯＣ膜３上にスパッタ法によりＴｉ，Ｔａなどのバリアメタル４（バリア膜）を厚さ５ｎｍ〜１５ｎｍで堆積し、さらにバリアメタル４上にスパッタ法によるＣｕ膜とめっき法によるＣｕ膜とからなるＣｕ膜５を厚さ１〜２μｍで堆積し、図２の（ａ）に示すようにＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により平坦化する。次に、図２の（ｂ）に示すように、弱い酸によりバリアメタル４側面のＣ濃度の低い部分３２を溶かして除去することで、バリアメタル４の側面とＳｉＯＣ膜３との間に空洞３２１（中空部、エアギャップ）が生じる。
【００１２】
次に、図２の（ｃ）に示すように、ＳｉＯＣ膜３とＣｕ膜５（配線）上に、塗布法もしくは原子レイアＣＶＤ（ＡＬＤ）法により、一般的に用いられるＳｉＣＮ、ＳｉＣなどの拡散防止膜６（絶縁膜）を厚さ１５ｎｍ〜５０ｎｍで堆積する。このとき、拡散防止膜６は空洞３２１内にＣｕ膜５の厚さの１／２程度の深さまで充填される。拡散防止膜６上には、後に例えばＳｉＯＣからなる膜が積層され、この膜にはダマシン法によりビアホールが形成される。このため、この膜の拡散防止膜６に対する選択比が大きくなるように、拡散防止膜６に用いる材料を選ぶことが望ましい。
【００１３】
次に、図２の（ｄ）に示すように、拡散防止膜６上にプラズマＣＶＤ法により低誘電率（Ｌｏｗ−ｋ）のＳｉＯＣ膜７（絶縁膜）を厚さ５０ｎｍ〜１５０ｎｍで堆積する。次に、図３の（ａ）に示すように、ＳｉＯＣ膜７にプラズマエッチングにより接続孔及び上層配線用の溝７１を形成する。このとき、接続孔及び上層配線用の溝７１における上層配線用の溝の側壁と底面及び接続孔の溝の側壁に、プラズマダメージを受けることによりＳｉＯＣ膜７の他の部分よりもＣ濃度の低い部分７２が発生する。この部分７２の厚さは２ｎｍ〜５ｎｍである。
【００１４】
次に、図３の（ｂ）に示すように、ＳｉＯＣ膜７上にスパッタ法によりＴｉ，Ｔａなどのバリアメタル８（バリア膜）を厚さ５ｎｍ〜１５ｎｍで堆積し、さらにバリアメタル８上にスパッタ法によるＣｕ膜とめっき法によるＣｕ膜とからなるＣｕ膜９を厚さ１〜２μｍで堆積し、図３の（ｃ）に示すようにＣＭＰ法により平坦化する。次に、弱い酸によりバリアメタル８側部のＣ濃度の低い部分７２を溶かして除去することで、バリアメタル８の側面とＳｉＯＣ膜７との間に空洞（中空部）が生じる。
【００１５】
次に、図３の（ｄ）に示すように、ＳｉＯＣ膜７とＣｕ膜９（配線）上に、塗布法もしくは原子レイアＣＶＤ（ＡＬＤ）法により、一般的に用いられるＳｉＣＮ、ＳｉＣなどの拡散防止膜１０（絶縁膜）を厚さ１５ｎｍ〜５０ｎｍで堆積する。このとき、拡散防止膜１０は空洞７２１内にＣｕ膜９の厚さの１／２程度の深さまで充填される。
【００１６】
このようにして形成された配線構造においては、ＳｉＯＣ膜に形成された配線用の溝の側壁のＣ濃度が低くなった部分を除去することで、水分によるバリアメタルの酸化を抑制することができるとともに、ＳｉＯＣ膜の容量を低減できる。また、拡散防止膜に膜を積層し、この膜にダマシン法によりビアホールが形成する際に、このビアホールと下層配線とに合わせずれが生じた場合、エッチング量を多くしても、またどのようなタイプの界面ＷＥＴ処理を用いても、空洞内に拡散防止膜が充填されているため下層配線の側壁にギャップのような形状が形成されない。したがって、全ての層においてＣｕが漏れ出てくることがない多層配線を実現できる。
【００１７】
なお、上述した第１の実施の形態では、拡散防止膜がバリアメタルと低誘電率（Ｌｏｗ−ｋ）のＳｉＯＣ膜との間の空洞内にＣｕ膜の厚さの１／２程度の深さまで充填されたが、充填される深さは原料ガスの量とプラズマの出力を調整することにより任意に決めることができる。この深さは、拡散防止膜が空洞内に完全に充填されない深さ、すなわちＣｕ膜の厚さ未満の深さであればよく、Ｃｕ膜の厚さの１／２未満の深さ、あるいはＣｕ膜の厚さの１／２以上の深さでもよい。拡散防止膜がより深く充填されれば、前述した合わせずれが生じた場合に、下層配線の側壁にギャップのような形状が形成されることをより確実に防止できる。
【００１８】
また、上述した第１の実施の形態では、バリアメタルと低誘電率（Ｌｏｗ−ｋ）のＳｉＯＣ膜との間の空洞内にＣｕ膜９上に形成される拡散防止膜を充填したが、Ｃｕ膜９上に形成される膜と空洞内に充填される膜は、同じ材料を用いても異なる材料を用いてもよい。上記第１の実施の形態のように同じ材料を用いた場合、すなわち一体化した場合は成膜する工程が１回で済むため、異なる材料を用いた場合に比べて製造コストを低減することができる。
【００１９】
（第２の実施の形態）
図４の（ａ）〜（ｅ）、図５（ａ）〜（ｄ）、及び図６の（ａ）〜（ｄ）は、本発明の第２の実施の形態に係る半導体装置の製造プロセスを示す断面図である。以下、図４の（ａ）〜（ｅ）、図５（ａ）〜（ｄ）、及び図６の（ａ）〜（ｄ）を基に第２の実施の形態における半導体装置の製造プロセスを説明する。第２の実施の形態では、本発明をＣｕシングルダマシン、デュアルダマシン配線に適用した場合について説明する。本第２の実施の形態では、Ｃｕデュアルダマシン配線において、接続孔が形成される層に低誘電率（Ｌｏｗ−ｋ）のＳｉＯＣ、配線が形成される層に低誘電率（Ｌｏｗ−ｋ）の有機ＣｘＨｙを適用した下層絶縁膜と上層絶縁膜からなる絶縁膜の積層構造を用いる。なお、図４の（ａ）〜（ｅ）、図５（ａ）〜（ｄ）、及び図６の（ａ）〜（ｄ）において図１の（ａ）〜（ｄ）、図２（ａ）〜（ｄ）、及び図３の（ａ）〜（ｄ）と同一な部分には同符号を付してある。
【００２０】
まず、図４の（ａ）に示すように、Ｓｉ基板１上にプラズマＣＶＤ法によりＳｉＯ２膜２を厚さ５０ｎｍ〜２００ｎｍで堆積する。次に図４の（ｂ）に示すように、ＳｉＯ２膜２上に塗布法により低誘電率（Ｌｏｗ−ｋ）の有機ＣｘＨｙ膜１１（絶縁膜）を厚さ５０ｎｍ〜１００ｎｍで堆積し、有機ＣｘＨｙ膜１１上にプラズマＣＶＤ法により低誘電率（Ｌｏｗ−ｋ）のＳｉＯＣからなるＣＭＰ用保護膜１２（絶縁膜）を厚さ５０ｎｍ〜１００ｎｍで堆積する。次に、図４の（ｃ）に示すように、ＣＭＰ用保護膜１２と有機ＣｘＨｙ膜１１にプラズマエッチングにより配線用の溝１２１を形成する。このとき、配線用の溝１２１の側壁に、プラズマダメージを受けてＣＭＰ用保護膜１２と有機ＣｘＨｙ膜１１の他の部分よりもＣ濃度が低くなった部分１２２が発生する。この部分１２２の厚さは２ｎｍ〜１０ｎｍである。
【００２１】
次に、図４の（ｄ）に示すように、ＣＭＰ用保護膜１２上にスパッタ法によりＴｉ，Ｔａなどのバリアメタル４（バリア膜）を厚さ５ｎｍ〜１５ｎｍで堆積し、さらにバリアメタル４上にスパッタ法によるＣｕ膜とめっき法によるＣｕ膜とからなるＣｕ膜５を厚さ１〜２μｍで堆積し、図４の（ｅ）に示すようにＣＭＰ法により平坦化する。次に、図５の（ａ）に示すように、薬液によりバリアメタル４側部のＣ濃度の低い部分１２２を溶かして除去することで、バリアメタル４の側面とＣＭＰ用保護膜１２及び有機ＣｘＨｙ膜１１との間に空洞３２１（中空部、エアギャップ）が生じる。
【００２２】
次に、図５の（ｂ）に示すように、ＣＭＰ用保護膜１２とＣｕ膜５（配線）上に、塗布法もしくは原子レイアＣＶＤ（ＡＬＤ）法により、一般的に用いられるＳｉＣＮ、ＳｉＣなどの拡散防止膜６（絶縁膜）を厚さ１５ｎｍ〜５０ｎｍで堆積する。このとき、拡散防止膜６は空洞３２１内にＣｕ膜５の厚さの１／２程度の深さまで充填される。
【００２３】
次に、図５の（ｃ）に示すように、拡散防止膜６上にプラズマＣＶＤ法により低誘電率（Ｌｏｗ−ｋ）のＳｉＯＣ膜１３（絶縁膜）を接続孔層（下層）として厚さ５０ｎｍ〜１５０ｎｍで堆積する。次に、ＳｉＯＣ膜１３上に塗布法により低誘電率（Ｌｏｗ−ｋ）の有機ＣｘＨｙ膜１４（絶縁膜）を配線層（上層）として厚さ５０ｎｍ〜１００ｎｍで堆積し、有機ＣｘＨｙ膜１４上にプラズマＣＶＤ法により低誘電率（Ｌｏｗ−ｋ）のＳｉＯＣからなるＣＭＰ用保護膜１５（絶縁膜）を厚さ５０ｎｍ〜２００ｎｍで堆積する。
【００２４】
次に、図５の（ｄ）に示すように、拡散防止膜６、ＳｉＯＣ膜１３、有機ＣｘＨｙ膜１４、及びＣＭＰ用保護膜１５に、プラズマエッチングにより接続孔及び上層配線用の溝７１を形成する。このとき、接続孔及び上層配線用の溝７１における上層配線用の溝の側壁と底面、及び接続孔用の溝の側壁に、プラズマダメージを受けることにより、ＣＭＰ用保護膜１５、有機ＣｘＨｙ膜１４、及びＳｉＯＣ膜１３の他の部分よりもＣ濃度の低い部分７２が発生する。この部分７２の厚さは２ｎｍ〜１０ｎｍである。
【００２５】
次に、図６の（ａ）に示すように、ＣＭＰ用保護膜１５上にスパッタ法によりＴｉ，Ｔａなどのバリアメタル８（バリア膜）を厚さ５ｎｍ〜１５ｎｍで堆積し、さらにバリアメタル８上にスパッタ法によるＣｕ膜とめっき法からなるＣｕ膜とからなるＣｕ膜９を厚さ１〜２μｍで堆積し、図６の（ｂ）に示すようにＣＭＰ法により平坦化する。次に、図６の（ｃ）に示すように、薬液によりバリアメタル８側部のＣ濃度の低い部分７２を溶かして除去することで、バリアメタル８の側面とＣＭＰ用保護膜１５及び有機ＣｘＨｙ膜１４との間に空洞７２１（中空部、エアギャップ）が生じる。
【００２６】
次に、図６の（ｄ）に示すように、ＣＭＰ用保護膜１５とＣｕ膜９（配線）上に、プラズマＣＶＤ法、熱ＣＶＤ法、もしくは原子レイアＣＶＤ（ＡＬＤ）法により、ＳｉＮ、ＳｉＣＮ、ＳｉＣなどのバリア絶縁膜１６を厚さ１５ｎｍ〜５０ｎｍで堆積する。このとき、バリア絶縁膜１６は空洞７２１内にＣＭＰ用保護膜１５の厚さ程度の深さまで充填される。
【００２７】
このように絶縁膜の積層構造を用いた場合も、第１の実施の形態と同様に、配線用の溝の側壁のＣ濃度が低くなった部分を除去することで、水分によるバリアメタルの酸化を抑制することができる。また、拡散防止膜に膜を積層し、この膜にダマシン法によりビアホールが形成する際に、このビアホールと下層配線とに合わせずれが生じた場合、エッチング量を多くしても、またどのようなタイプの界面ＷＥＴ処理を用いても、空洞内に拡散防止膜が充填されているため、下層配線の側壁にギャップのような形状が形成されない。したがって、全ての層においてＣｕが漏れ出てくることがない多層配線を実現できる。
【００２８】
なお、上述した第２の実施の形態では、拡散防止膜がバリアメタルと低誘電率（Ｌｏｗ−ｋ）のＳｉＯＣ膜及び有機ＣｘＨｙ膜との間の空洞内に充填されたが、充填される深さは、拡散防止膜が空洞内に完全に充填されない深さ、すなわちＣｕ膜の厚さ未満の深さであればよく、原料ガスの量とプラズマの出力を調整することにより任意に決めることができる。
【００２９】
（第３の実施の形態）
図７の（ａ）（ｂ）は、本発明の第３の実施の形態に係る半導体装置の製造プロセスを示す断面図である。以下、図７の（ａ）（ｂ）を基に第３の実施の形態における半導体装置の製造プロセスを説明する。なお、図７の（ａ）（ｂ）において図４の（ａ）〜（ｅ）、図５（ａ）〜（ｄ）、及び図６の（ａ）〜（ｄ）と同一な部分には同符号を付してある。
【００３０】
本第３の実施の形態では、まず第２の実施の形態における図４の（ａ）〜（ｅ）、図５（ａ）〜（ｄ）、及び図６の（ａ）〜（ｃ）と同じプロセスが行なわれる。その後に、還元性ガス、例えばＨ２やＮＨ３を用いてプラズマ処理を行うことで、図７の（ａ）に示すように、バリアメタル８付近の有機ＣｘＨｙ膜１４が部分的にエッチングされ、ＳｉＯＣからなるＣＭＰ用保護膜１５の下に空洞７２２が形成される。すなわち、バリアメタル８の側部と有機ＣｘＨｙ膜１４との間に形成された空洞７２２の幅は、バリアメタル８の側部とＣＭＰ用保護膜１５との間に形成された空洞７２３の幅よりも大きい。このとき、空洞７２２の幅は２ｎｍ〜３ｎｍであり、隣り合うＣｕ膜９，９間の距離の１／３程度である。
【００３１】
次に、図７の（ｂ）に示すように、ＣＭＰ用保護膜１５とＣｕ膜９上にプラズマＣＶＤ法により、ＳｉＮ、ＳｉＣＮ、ＳｉＣなどのバリア絶縁膜１６を厚さ１５ｎｍ〜５０ｎｍで堆積する。このとき、バリア絶縁膜１６は、バリアメタル８の側面とＣＭＰ用保護膜１５の間の空洞７２３内に充填される。この際、配線用の溝の側壁の上部が埋まる程度に、バリア絶縁膜１６の粘度やカバレージを予め調整をしておく必要がある。
【００３２】
このようにして形成された配線構造においては、第１、第２の実施の形態と同様に、配線用の溝の側壁のＣ濃度が低くなった部分を除去することで、水分によるバリアメタルの酸化を抑制することができる。さらに、隣り合う配線間は貫通したエアギャップにはならないが空洞が形成され、有機ＣｘＨｙ膜の容量低減に対しては大きな効果があり、且つ第１、第２の実施の形態と同様に合わせずれの問題に対処できる。
【００３３】
なお、上述した第３の実施の形態では、バリアメタル８付近の有機ＣｘＨｙ膜１４がエッチングされ、ＳｉＯＣからなるＣＭＰ用保護膜１５の下に空洞７２２が形成されたが、空洞７２２の幅は還元性ガスを用いてプラズマ処理を行う時間を調整することにより任意に決めることができる。
【００３４】
（第４の実施の形態）
図８の（ａ）〜（ｄ）は、本発明の第４の実施の形態に係る半導体装置の製造プロセスを示す断面図である。以下、図８の（ａ）〜（ｄ）を基に第４の実施の形態における半導体装置の製造プロセスを説明する。第４の実施の形態では、Ｃｕ膜のバリア材に自己形成バリア材であるＭｎＯｘ（Ｓｉｙ）を適用した場合について説明する。なお、図８の（ａ）〜（ｄ）において図１の（ａ）〜（ｄ）、図２の（ａ）〜（ｄ）、及び図３の（ａ）〜（ｄ）と同一な部分には同符号を付してある。
【００３５】
本第４の実施の形態では、まず第１の実施の形態における図１の（ａ）〜（ｃ）と同じプロセスが行なわれる。その後に、図８の（ａ）に示すように、ＳｉＯＣ膜３上にめっき法によるＣｕ膜５１を厚さ１〜２μｍで堆積し、図８の（ｂ）に示すようにＣＭＰ法により平坦化する。次に、図８の（ｃ）に示すように、弱い酸によりＣｕ膜５１側部のＣ濃度の低い部分３２を溶かして除去することで、Ｃｕ膜５とＳｉＯＣ膜３との間に空洞３２１（中空部、エアギャップ）が生じる。
【００３６】
次に、図８の（ｄ）に示すように、ＳｉＯＣ膜３とＣｕ膜５１（配線）上に、塗布法もしくは原子レイアＣＶＤ（ＡＬＤ）法により、シリコンを含む例えばＳｉＣｘからなる拡散防止膜６１を厚さ１５ｎｍ〜５０ｎｍで堆積する。このとき、拡散防止膜６１は空洞３２１内にＣｕ膜５１の厚さの１／２程度の深さまで充填される。なお、充填される深さは第１の実施の形態と同様に任意に決めることができる。
【００３７】
この状態で、２００−３００℃の温度範囲でアニール処理（熱処理）を行う。すると、予めＣｕ膜５１のｓｅｅｄ・Ｃｕ合金中にＭｎ原子あるいはＡｌ原子が残留していれば、このアニールにより、Ｃｕ膜５１の外周部、すなわち側部、底部、及び上部に同一のバリア膜４１を形成することができる。このように形成されるＭｎＯｘ（Ｓｉｙ）、Ａｌ２Ｏ３バリアは、Ｃｕとの密着性が通常の拡散バリア絶縁膜よりも良いため、第１の実施の形態による効果に加えて非常に良好なＥＭ特性を得ることが可能になる。
【００３８】
なお、本第４の実施の形態の構造を第３の実施の形態に適用し、Ｃｕ膜のバリア材に自己形成バリア材であるＭｎＯｘ（Ｓｉｙ）を用いると、エアギャップ部分にバリアが露出されるので、耐透水性及び耐酸化性に対して大きな効果が見込める。
【００３９】
本発明の実施の形態に係る半導体装置は、高速動作する製品に適用されるため、多層配線において、抵抗（Ｒ）×容量（Ｃ）の値が低い配線が求められる。このために配線材料としては、銅（Ｃｕ）が用いられており、それを囲む絶縁膜部分には低誘電率の絶縁膜が使用されている。特に低誘電率の絶縁膜としては、ＳｉＯｘＣｙやＣｘＨｙなど、さらにそれらに空孔（ポア：ｐｏｒｅ）を含んだＳｉＯｘＣｙやＣｘＨｙ、またはそれらの積層構造などがある。
【００４０】
ＳｉＯｘＣｙやＣｘＨｙの成膜には、配線やビア用の溝を形成する際に用いるプラズマプロセスを用いるが、この時に、これらの膜はプラズマダメージ（Ｃが抜けた状態）を受けやすい。これらは配線用の溝の側壁部分で起きている。上述した各実施の形態では、この部分をＣＭＰ後にＷＥＴ処理で除去し、さらに除去した部分にＳｉＯｘＣｙやＣｘＨｙに対してエッチング選択比が小さい材料、例えばＳｉＣＮやＳｉＣなどをエッチングストッパーを兼ねて充填する。
【００４１】
これにより、配線用の溝に形成されたバリア膜の酸化を防ぎ、配線からＣｕが漏れ出すことを防止できるため、トランジスタの劣化を抑え半導体装置の信頼性を高めることができる。
【００４２】
なお、本発明は上記各実施の形態のみに限定されず、要旨を変更しない範囲で適宜変形して実施できる。
【図面の簡単な説明】
【００４３】
【図１】本発明の第１の実施の形態に係る半導体装置の製造プロセスを示す断面図。
【図２】本発明の第１の実施の形態に係る半導体装置の製造プロセスを示す断面図。
【図３】本発明の第１の実施の形態に係る半導体装置の製造プロセスを示す断面図。
【図４】本発明の第２の実施の形態に係る半導体装置の製造プロセスを示す断面図。
【図５】本発明の第２の実施の形態に係る半導体装置の製造プロセスを示す断面図。
【図６】本発明の第２の実施の形態に係る半導体装置の製造プロセスを示す断面図。
【図７】本発明の第３の実施の形態に係る半導体装置の製造プロセスを示す断面図。
【図８】本発明の第４の実施の形態に係る半導体装置の製造プロセスを示す断面図。
【符号の説明】
【００４４】
１…シリコン（Ｓｉ）基板  ２…ＳｉＯ２膜  ３…ＳｉＯＣ膜  ３１…配線用の溝  ３２…Ｃ濃度の低い部分  ３２１…空洞  ４…バリアメタル  ４１…バリア膜  ５,５１…Ｃｕ膜  ６，６１…拡散防止膜  ７…ＳｉＯＣ膜  ７１…接続孔及び上層配線用の溝  ７２…Ｃ濃度の低い部分  ７２１，７２２,７２３…空洞  ８…バリアメタル  ９…Ｃｕ膜  １０…拡散防止膜  １１…有機ＣｘＨｙ膜  １２…ＣＭＰ用保護膜  １２１…配線用の溝  １２２…Ｃ濃度の低い部分  １３…ＳｉＯＣ膜  １４…有機ＣｘＨｙ膜  １５…ＣＭＰ用保護膜  １６…バリア絶縁膜  
【図１】
2009135139.tif 000003
【図２】
2009135139.tif 000004
【図３】
2009135139.tif 000005
【図４】
2009135139.tif 000006
【図５】
2009135139.tif 000007
【図６】
2009135139.tif 000008
【図７】
2009135139.tif 000009
【図８】
2009135139.tif 000010