(57)【要約】【課題】薄膜トランジスタを有する半導体装置を安価に大量生産することを可能にする、半導体装置の製造方法を提供する。【解決手段】プラスチック基板１１等の基板上にアモルファスシリコン層１３を形成する工程と、アモルファスシリコン層１３をパターニングして、薄膜トランジスタとなる所定のパターンを形成する工程と、その後、パターニングされたアモルファスシリコン層１３を結晶化する工程とを有して、薄膜トランジスタを有する半導体装置を製造する。【選択図】図４
2009224706.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、アモルファスシリコン層を形成する工程と、
前記アモルファスシリコン層をパターニングして、薄膜トランジスタとなる所定のパターンを形成する工程と、
その後、パターニングされた前記アモルファスシリコン層を結晶化する工程とを有する
半導体装置の製造方法。
【請求項２】
前記アモルファスシリコン層を結晶化する工程において、前記薄膜トランジスタのソース／ドレインとなる不純物領域の不純物の活性化を同時に行う、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記アモルファスシリコン層を結晶化する工程を行った後に、前記薄膜トランジスタのソース／ドレインとなる不純物領域の不純物の活性化の工程を行う、請求項１に記載の半導体装置の製造方法。
【請求項４】
前記基板として、プラスチック基板を使用する請求項１に記載の半導体装置の製造方法。
【請求項５】
前記プラスチック基板として、透明なプラスチック基板を使用して、前記アモルファスシリコン層を結晶化する工程において、前記プラスチック基板の側からレーザ光を照射する、請求項４に記載の半導体装置の製造方法。
【請求項６】
前記アモルファスシリコン層を結晶化する工程において、前記アモルファスシリコン層に波長５００ｎｍ〜７００ｎｍの可視光線のレーザ光を照射する、請求項１に記載の半導体装置の製造方法。
【請求項７】
前記アモルファスシリコン層をパターニングする工程において、前記薄膜トランジスタとなる所定のパターンと同時に、フォトセンサとなる所定のパターンも形成し、パターニングされた前記アモルファスシリコン層を結晶化する工程において、前記薄膜トランジスタとなる所定のパターンの前記アモルファスシリコン層と同時に、前記フォトセンサとなる所定のパターンの前記アモルファスシリコン層も結晶化する、請求項１に記載の半導体装置の製造方法。
【請求項８】
前記アモルファスシリコン層を形成する際に、前記アモルファスシリコン層にＧｅを混入させる、請求項７に記載の半導体装置の製造方法。
【請求項９】
前記Ｇｅを、前記アモルファスシリコン層の厚さ方向の中央部で混入量が多く、前記アモルファスシリコン層の下層及び上層との界面付近では混入量が少なくなるように混入させる、請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記アモルファスシリコン層を結晶化する工程において、前記アモルファスシリコン層に波長５００ｎｍ〜７００ｎｍの可視光線のレーザ光を照射する、請求項８に記載の半導体装置の製造方法。
【請求項１１】
基板上に、薄膜シリコン層による薄膜トランジスタと、薄膜シリコン層によるフォトセンサとが形成され、
前記薄膜トランジスタの薄膜シリコン層と、前記フォトセンサの薄膜シリコン層とが、同一のシリコン層をそれぞれ独立したパターンにパターニングして成る
半導体装置。
【請求項１２】
前記基板がプラスチック基板である請求項１１に記載の半導体装置。
【請求項１３】
基板上に、複数層の薄膜シリコン層が積層されており、前記複数層の薄膜シリコン層のうち、少なくとも１層に薄膜トランジスタが形成されている半導体装置。
【請求項１４】
前記基板がプラスチック基板である請求項１３に記載の半導体装置。
【請求項１５】
前記複数層の薄膜シリコン層のうち、最上層の薄膜シリコン層にフォトセンサが形成されている請求項１３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタを有する半導体装置の製造方法、並びに、この製造方法により製造することができる、薄膜トランジスタを有する半導体装置に係わる。
【背景技術】
【０００２】
液晶ディスプレイやプラズマディスプレイ等のディスプレイ装置においては、画素の駆動を薄膜トランジスタ（ＴＦＴ）で行っている。
【０００３】
従来から、薄膜トランジスタは、ガラス基板上にシリコン薄膜を形成して、このシリコン薄膜にトランジスタのチャネル及びソース／ドレインを形成していた。
そして、さらに軽量化やコスト低減を図ることを目的として、薄膜トランジスタの基板にプラスチックを用いることが提案されている（例えば、特許文献１を参照。）。
【０００４】
プラスチック基板上に薄膜トランジスタを形成する方法としては、ガラス基板上に形成する場合と同様に、プラスチック基板の上に、ＳｉＯ２等の層を介して、薄膜トランジスタを構成するシリコン薄膜を形成していた。
【０００５】
また、いったんガラス基板等の第１の基板上に薄膜トランジスタを形成し、第１の基板とは反対側にプラスチック基板の第２の基板を貼り合わせてから、元の第１の基板を除去することにより、プラスチック基板に薄膜トランジスタを形成する方法も、多数提案されている（例えば、特許文献２を参照。）。
【０００６】
【特許文献１】特開２００２−２３１６５４号公報
【特許文献２】特開２００５−１３６２１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
基板上にシリコン薄膜を成膜しただけでは、シリコン薄膜がアモルファスの状態であり、薄膜トランジスタとして充分な移動度を得ることができない。
そのため、シリコン薄膜を、アモルファスの状態から、ポリシリコンや単結晶シリコンに結晶化させる工程が必要となる。
【０００８】
通常、この結晶化の工程では、紫外線パルスであるエキシマレーザを照射して、基板に熱を加えることなく、シリコン薄膜のみを溶融させている。
ところが、溶融したシリコン薄膜が収縮するために、基板に反りやクラックが生じて、安定に再現性良く作製することが困難である。
【０００９】
これに対して、特許文献２等に記載されているような、後から第２の基板を貼り合わせる方法によれば、最初の第１の基板を選定することにより、反りやクラックを生じにくくすることが可能である。
しかしながら、第２の基板の貼り合わせや第１の基板の除去を行うために、工程数が多くなり、所要時間や製造コストがかかってしまう。
【００１０】
従って、これまで提案されている、プラスチック基板上に薄膜トランジスタを形成した構成やその製造方法では、安価に大量生産することが困難であった。
【００１１】
上述した問題の解決のために、本発明においては、薄膜トランジスタを有する半導体装置を安価に大量生産することを可能にする、半導体装置の製造方法を提供するものである。また、この製造方法により製造することができる、半導体装置を提供するものである。
【課題を解決するための手段】
【００１２】
本発明の半導体装置の製造方法は、基板上にアモルファスシリコン層を形成する工程と、アモルファスシリコン層をパターニングして、薄膜トランジスタとなる所定のパターンを形成する工程と、その後、パターニングされたアモルファスシリコン層を結晶化する工程とを有するものである。
【００１３】
また、前記本発明の半導体装置の製造方法のアモルファスシリコン層を結晶化する工程において、薄膜トランジスタのソース／ドレインとなる不純物領域の不純物の活性化を同時に行うことも可能である。
【００１４】
また、前記本発明の半導体装置の製造方法のアモルファスシリコン層を結晶化する工程を行った後に、薄膜トランジスタのソース／ドレインとなる不純物領域の不純物の活性化の工程を行うことも可能である。
【００１５】
また、前記本発明の半導体装置の製造方法において、基板としてプラスチック基板を使用することも可能である。
さらに、プラスチック基板として透明なプラスチック基板を使用して、アモルファスシリコン層を結晶化する工程において、プラスチック基板の側からレーザ光を照射することも可能である。
【００１６】
また、前記本発明の半導体装置の製造方法のアモルファスシリコン層をパターニングする工程において、薄膜トランジスタとなる所定のパターンと同時に、フォトセンサとなる所定のパターンも形成し、パターニングされたアモルファスシリコン層を結晶化する工程において、薄膜トランジスタとなる所定のパターンのアモルファスシリコン層と同時に、フォトセンサとなる所定のパターンの前記アモルファスシリコン層も結晶化することも可能である。
さらに、アモルファスシリコン層を形成する際に、アモルファスシリコン層にＧｅを混入させることも可能である。さらにまた、Ｇｅを、アモルファスシリコン層の厚さ方向の中央部で混入量が多く、アモルファスシリコン層の下層及び上層との界面付近では混入量が少なくなるように混入させることも可能である。
【００１７】
本発明の半導体装置（第１の半導体装置）は、基板上に、薄膜シリコン層による薄膜トランジスタと、薄膜シリコン層によるフォトセンサとが形成され、薄膜トランジスタの薄膜シリコン層と、フォトセンサの薄膜シリコン層とが、同一のシリコン層をそれぞれ独立したパターンにパターニングして成るものである。
【００１８】
また、前記本発明の半導体装置（第１の半導体装置）において、基板がプラスチック基板である構成とすることも可能である。
【００１９】
本発明の半導体装置（第２の半導体装置）は、基板上に、複数層の薄膜シリコン層が積層されており、複数層の薄膜シリコン層のうち、少なくとも１層に薄膜トランジスタが形成されているものである。
【００２０】
また、前記本発明の半導体装置（第２の半導体装置）において、基板がプラスチック基板である構成とすることも可能である。
【００２１】
また、前記本発明の半導体装置（第２の半導体装置）において、複数層の薄膜シリコン層のうち、最上層の薄膜シリコン層にフォトセンサが形成されている構成とすることも可能である。
【発明の効果】
【００２２】
上述の本発明の半導体装置の製造方法によれば、アモルファスシリコン層をパターニングして、薄膜トランジスタとなる所定のパターンを形成する工程の後に、パターニングされたアモルファスシリコン層を結晶化する工程を行っている。これにより、結晶化の際にシリコン層が溶融収縮しても、薄膜トランジスタとなる所定のパターンにパターニングされていて、シリコン層の面積が基板に対して充分小さいので、基板に反りやクラックを生じないようにすることが可能になる。
従って、本発明の製造方法により、基板に反りやクラックを生じないようにすることが可能になるため、製造の歩留まりを向上することができ、薄膜トランジスタを有する半導体装置を安価に大量生産することを可能にする。
【００２３】
本発明の半導体装置（第１の半導体装置）によれば、基板上に、薄膜シリコン層による薄膜トランジスタと、薄膜シリコン層によるフォトセンサとが形成され、薄膜トランジスタの薄膜シリコン層と、フォトセンサの薄膜シリコン層とが、同一のシリコン層をそれぞれ独立したパターンにパターニングして成る。これにより、工程数を大幅に増やすことなく、薄膜トランジスタ及びフォトセンサを基板上に形成した半導体装置を製造することが可能になる。
従って、薄膜トランジスタ及びフォトセンサを基板上に形成した半導体装置を、比較的安価に製造することを可能にする。
【００２４】
本発明の半導体装置（第２の半導体装置）によれば、複数層の薄膜シリコン層が積層されており、複数層の薄膜シリコン層のうち、少なくとも１層に薄膜トランジスタが形成されている。
これにより、この本発明の半導体装置（第２の半導体装置）に、本発明の半導体装置の製造方法を適用すれば、薄膜シリコン層を複数層有する３次元構造の半導体集積回路装置を安価に大量生産することを可能にする。
【発明を実施するための最良の形態】
【００２５】
本発明の製造方法を適用する半導体装置として、プラスチック基板上に薄膜トランジスタを形成した、半導体装置の概略構成図（断面図）を、図１に示す。
【００２６】
図１に示すように、プラスチック基板１１上に、ＳｉＯ２等によるバッファ層１２を介して、薄膜のポリシリコン層１が形成されている。
ポリシリコン層１には、薄膜トランジスタ１０の、ソース／ドレイン２とチャネル部３とが形成されている。このポリシリコン層１は、ソース／ドレイン２とチャネル部３とを含むパターンに形成されている。
ポリシリコン層１の上には、ゲート絶縁膜を兼ねる絶縁膜１４を介して、薄膜トランジスタ１０のゲート電極１５が形成されている。このゲート電極１５は、例えば、金属層により形成することができる。
さらに、このゲート電極１５を覆って、絶縁膜１６が形成されている。
薄膜トランジスタ１０の、ソース／ドレイン２には、絶縁膜１４，１６の開口に沿って形成された電極層１７が接続されている。
この電極層１７及びゲート電極１５に、それぞれ接続された配線を通じて、薄膜トランジスタ１０を他の回路素子や外部に電気的に接続することができる。
【００２７】
図１では、ゲート電極１５と配線とを接続する部分は、図示していない箇所にある。
なお、ゲート電極１５上の絶縁膜１６に開口を形成して、ゲート電極１５に接続する電極層を設けても構わない。
【００２８】
基板上に薄膜シリコン層を形成して成る薄膜トランジスタでは、ある程度以上の移動度を得るために、成膜したアモルファスシリコンを結晶化させる必要がある。
そして、プラスチック基板は、耐熱性が低いため、結晶化の熱が伝わらないようにする必要がある。そのために、プラスチック基板とシリコン層との間に、耐熱性の高いバッファ層を設け、かつ、エキシマレーザ等のレーザ光を用いてシリコンだけが溶融するようにしている。
【００２９】
しかしながら、前述したように、シリコンが溶融・結晶化の際に収縮するため、プラスチック基板に反りやクラックを生じる。
【００３０】
これに対して、バッファ層や基板を厚くすれば反りを生じにくくはなるが、プラスチック基板を用いる目的である軽量化を損ねてしまう。
【００３１】
通常は、アモルファスシリコンを結晶化させてから、薄膜トランジスタ等の所定のパターンにパターニングしている。
【００３２】
これに対して、本発明の半導体装置の製造方法では、アモルファスシリコン層を薄膜トランジスタ等の所定のパターンにパターニングした後に、アモルファスシリコン層の結晶化工程を行う。これにより、シリコンの溶融・結晶化の際の収縮による、基板の反りやクラックの発生を抑制することが可能になる。
アモルファスシリコン層の結晶化工程は、アモルファスシリコン層のパターニング工程のすぐ後に行っても良いし、薄膜トランジスタのソース／ドレインとなる不純物の導入工程を行った後に、ソース／ドレインの不純物の活性化工程と同時に（即ち、工程を兼用して）行っても良い。
【００３３】
まず、本発明の半導体装置の製造方法の一実施の形態として、図１に示した薄膜トランジスタ１０を製造する方法の一形態を、以下に説明する。
本実施の形態は、薄膜トランジスタのソース／ドレインの活性化工程と同時に、アモルファスシリコン層の結晶化工程を行う場合である。
【００３４】
まず、図２Ａに示すように、プラスチック基板１１の上に、バッファ層１２を形成する。プラスチック基板１１に使用する材料としては、例えば、ポリエーテルスルフォン（ＰＥＳ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリイソプレン（ＰＩ）等のプラスチックが挙げられる。
次に、図２Ｂに示すように、バッファ層１２の上に、アモルファスシリコン層１３を形成する。
次に、図２Ｃに示すように、アモルファスシリコン層１３を、薄膜トランジスタ１０に等に用いる所定のパターンにパターニングする。
次に、図２Ｄに示すように、パターニングしたアモルファスシリコン層１３を覆って、表面に絶縁膜１４を形成する。この絶縁膜１４は、前述したように、薄膜トランジスタ１０のゲート絶縁膜を兼ねる。
次に、図２Ｅに示すように、絶縁膜１４の上に金属層を形成し、この金属層をパターニングして、所定のパターンのゲート電極１５を形成する。
【００３５】
次に、図３Ｆに示すように、上方から不純物のイオン注入２１を行って、ゲート電極１５の外側のアモルファスシリコン層１３に、後にソース／ドレイン２となる不純物領域１３Ｘを形成する。ゲート電極１５の下のアモルファスシリコン層１３には不純物が導入されないので、元のまま（不純物のないアモルファスシリコン層１３）である。
【００３６】
次に、図３Ｇに示すように、下方から、即ちプラスチック基板１１の側から、レーザ光２２を照射して、レーザアニールにより、不純物領域の不純物の活性化、並びに、アモルファスシリコン層の結晶化を行う。
【００３７】
このとき、レーザとしては、波長の短いエキシマレーザや固体ＹＡＧレーザ（３ω：第３高調波）よりも、ＹＡＧレーザ（２ω：第２高調波）や半導体レーザを使用して、可視光領域の波長５００ｎｍ〜７００ｎｍ程度の比較的波長の長いレーザ光２２を照射することが好ましい。このような比較的波長の長いレーザ光で活性化を行うと、単結晶シリコンにはならないで、ポリシリコンとなる。
薄膜トランジスタに非常に高い移動度までは必要としない用途であれば、ポリシリコンで充分である。
波長の短いエキシマレーザのレーザ光を照射すると、このレーザ光がプラスチック基板に吸収されて、プラスチック基板に熱的損傷を生じやすくなる。
【００３８】
また、レーザ光の照射のやり方としては、ＣＷ（連続光）と、パルスモードとの、いずれのやり方も可能である。
ＣＷよりもパルスモードの方が、プラスチック基板に与える損傷の影響が少なくなる。
そして、パルスモードにおいては、パルス幅を短くするほど、プラスチック基板に与える損傷の影響が少なくなる。逆に、パルス幅を長くするほど、温度が上がるため、レーザアニールの効率が上がり、エネルギー的には有利になる。
【００３９】
この図３Ｇに示すレーザアニールの工程により、不純物領域１３Ｘの不純物の活性化とアモルファスシリコン層１３の結晶化が行われ、アモルファスシリコン層１３が結晶化されてできたポリシリコン層１に、不純物が導入されたソース／ドレイン２及びチャネル部３が形成される。
【００４０】
続いて、図３Ｈに示すように、絶縁膜１４及びゲート電極１５を覆って、絶縁膜１６を形成する。
その後、エッチング等により絶縁膜１４，１６にソース／ドレイン２に達する開口を形成する。さらに、その開口を通じてソース／ドレイン２に接続するように、電極層１７となる層を全面的に形成した後に、不要な部分を除去して、図３Ｉに示すように、電極層１７を形成する。
このようにして、図１に示した薄膜トランジスタ１０を作製することができる。
【００４１】
なお、上述の製造方法の実施の形態では、プラスチック基板１１の側から可視光領域のレーザ光２２を照射して、不純物領域の不純物の活性化及びアモルファスシリコン層の結晶化を行うので、プラスチック基板１１は可視光領域（５００ｎｍ〜７００ｎｍ）で透明であることが望ましい。即ち、プラスチックへの光吸収による熱の発生の観点から、分光透過率が高いことが望ましい。
【００４２】
上述の本実施の形態の製造方法によれば、図２Ｃに示したようにアモルファスシリコン層１３を薄膜トランジスタ１０の所定のパターンにパターニングした後に、図３Ｇに示したようにアモルファスシリコン層をレーザアニールにより結晶化している。
これにより、結晶化の際にシリコン層が溶融収縮しても、薄膜トランジスタ１０のパターンにパターニングされていて、シリコン層の面積がプラスチック基板１１に対して充分小さいので、プラスチック基板１１に反りやクラックを生じないようにすることができる。
【００４３】
また、本実施の形態の製造方法によれば、図３Ｇに示したように、薄膜トランジスタ１０のソース／ドレインの不純物の活性化と、アモルファスシリコン層の結晶化とを、レーザアニールにより同時に行っているので、工程数を削減して、所要時間や製造コストを低減することが可能になる。
【００４４】
また特に、図３Ｇに示したレーザアニールの工程において、可視光領域の波長５００ｎｍ〜７００ｎｍ程度の比較的波長の長いレーザ光２２を照射した場合には、エキシマレーザのような波長の短いレーザ光を照射した場合と比較して、プラスチック基板１１に対するレーザ光による熱的損傷を抑制することができる。また、上述したように、パルスモードで照射した方が、熱的損傷の観点では有利である。
【００４５】
そして、上述の本実施の形態の製造方法により、プラスチック基板１１に反りやクラックを生じないようにすることが可能になるため、製造の歩留まりを向上することができ、薄膜トランジスタ１０を有する半導体装置を安価に大量生産することを可能にする。
【００４６】
次に、本発明の半導体装置の製造方法の他の実施の形態として、図１に示した薄膜トランジスタ１０を製造する方法の他の形態を、以下に説明する。
【００４７】
本実施の形態は、アモルファスシリコン層のパターニング工程のすぐ後に、アモルファスシリコン層の結晶化工程を行う場合である。
【００４８】
図４Ａ〜図４Ｃに示す各工程は、図２Ａ〜図２Ｃに示した各工程と同様である。
【００４９】
次に、図４Ｄに示すように、上方からレーザ光２３を照射して、レーザアニールにより、アモルファスシリコン層の結晶化を行う。
【００５０】
このとき、波長の短いエキシマレーザよりも、ＹＡＧレーザや半導体レーザを使用して、可視光領域の波長５００ｎｍ〜７００ｎｍ程度の比較的波長の長いレーザ光２３を照射することが好ましい。
これにより、アモルファスシリコン層１３がポリシリコン層１となる。
【００５１】
なお、図４Ｄの工程において、図３Ｇに示したと同様にプラスチック基板１１の側からレーザ光を照射して、アモルファスシリコン層の結晶化を行うことも可能である。
【００５２】
次に、図４Ｅに示すように、ポリシリコン層１を覆って、表面に絶縁膜１４を形成する。この絶縁膜１４は、前述したように、薄膜トランジスタ１０のゲート絶縁膜を兼ねる。
次に、図５Ｆに示すように、絶縁膜１４の上に金属層を形成し、この金属層をパターニングして、所定のパターンのゲート電極１５を形成する。
次に、図５Ｇに示すように、上方から不純物のイオン注入２１を行って、ゲート電極１５の外側のポリシリコン層１に、後にソース／ドレイン２となる不純物領域１Ｘを形成する。ゲート電極１５の下のポリシリコン層１には不純物が導入されない。
【００５３】
次に、図５Ｈに示すように、上方からレーザ光２４を照射して、レーザアニールにより、不純物領域１Ｘの不純物の活性化を行う。
【００５４】
このときも、波長の短いエキシマレーザよりも、ＹＡＧレーザ（５３２ｎｍ：２ω）や半導体レーザを使用して、可視光領域の波長５００ｎｍ〜７００ｎｍ程度の比較的波長の長いレーザ光を照射することが好ましい。
【００５５】
この工程により、不純物の活性化が行われ、ポリシリコン層１に、不純物が導入されたソース／ドレイン２及びチャネル部３が形成される。
【００５６】
なお、図５Ｈに示した工程において、図３Ｇに示したと同様に下方のプラスチック基板１１の側からレーザ光を照射して、不純物の活性化を行うことも可能である。
本実施の形態の場合には、ゲート電極１５の下のチャネル部３は活性化を行う必要がないため、活性化のためのレーザ光２４を上方から照射することが可能になっている。
【００５７】
その後の図５Ｉ及び図５Ｊに示す各工程は、図３Ｈ及び図３Ｉに示した各工程と同様である。
このようにして、図１に示した薄膜トランジスタ１０を作製することができる。
【００５８】
上述の本実施の形態の製造方法によれば、図４Ｃに示したようにアモルファスシリコン層１３を薄膜トランジスタ１０の所定のパターンにパターニングした後に、図４Ｄに示したようにアモルファスシリコン層１３をレーザアニールにより結晶化している。
これにより、結晶化の際にシリコン層が溶融収縮しても、薄膜トランジスタ１０のパターンにパターニングされていて、シリコン層の面積がプラスチック基板１１に対して充分小さいので、プラスチック基板１１に反りやクラックを生じないようにすることができる。
【００５９】
また特に、図４Ｄ及び図５Ｈに示したレーザアニールの各工程において、可視光領域の波長５００ｎｍ〜７００ｎｍ程度の比較的波長の長いレーザ光２３，２４を照射した場合には、エキシマレーザのような波長の短いレーザ光を照射した場合と比較して、プラスチック基板１１に対するレーザ光による熱的損傷を抑制することができる。
【００６０】
そして、上述の本実施の形態の製造方法により、プラスチック基板１１に反りやクラックを生じないようにすることが可能になるため、製造の歩留まりを向上することができ、薄膜トランジスタ１０を有する半導体装置を安価に大量生産することを可能にする。
【００６１】
上述した実施の形態の製造工程の説明では、図１に示したトップゲート型の薄膜トランジスタ１０を作製する場合であったが、ゲート電極よりも薄膜シリコン層を上に形成したボトムゲート型の薄膜トランジスタを作製する場合にも、上述した製造工程に準じて行うことができる。
【００６２】
ボトムゲート型の薄膜トランジスタを作製する場合にも、アモルファスシリコン層をパターニングした後に、アモルファスシリコン層の結晶化工程を行う。
なお、ボトムゲート型の場合にも、アモルファスシリコン層の結晶化工程を、ソース／ドレインの不純物の活性化工程と兼用することも可能である。
【００６３】
ボトムゲート型の薄膜トランジスタの場合、ゲート電極が薄膜シリコン層の下方にあるため、レーザ光を上方から照射しても、ゲート電極がレーザ光を妨げることがない。
そのため、アモルファスシリコン層の結晶化や、ソース／ドレインの不純物の活性化を、それぞれレーザ光を上方から照射して行うことが可能である。
【００６４】
ところで、薄膜トランジスタを駆動素子として有するディスプレイにおいて、画素部の機能化のために、薄膜トランジスタに加えて、ＰＩＮ接合構造の光センサダイオードを設けることが考えられる。
この場合の光センサダイオードは、薄膜トランジスタと同一の基板上に、ポリシリコン層によって形成することができる。この場合、アモルファスシリコン層の結晶化及び光センサダイオードの不純物の活性化を行う必要がある。
【００６５】
そして、本発明の半導体装置の製造方法によって、プラスチック基板上に、薄膜トランジスタだけでなく、上述したポリシリコン層によって形成した光センサダイオード（フォトセンサ）をも形成することが可能である。
そのようにして作製することができる、本発明の半導体装置の実施の形態を、次に示す。
【００６６】
本発明の半導体装置の一実施の形態の概略構成図（断面図）を、図６に示す。
図６に示すように、プラスチック基板１１の上にバッファ層１２を介して、ポリシリコン層１が形成されている。このポリシリコン層１は、左の薄膜トランジスタ１０と、右のフォトセンサ２０とに対応して、それぞれパターニングされている。
薄膜トランジスタ１０は、図１と同じくトップゲート型である。
フォトセンサ２０は、ポリシリコン層１に、ｐ＋領域（ｐ型不純物領域）４、ｉ領域５、並びに、ｎ＋領域（ｎ型不純物領域）６が、それぞれ形成されて成る、ＰＩＮ接合構造のフォトダイオードとなっている。
【００６７】
そして、薄膜トランジスタ１０のポリシリコン層１と、フォトセンサ２０のポリシリコン層１とは、同時に成膜した同一のアモルファスシリコン層をそれぞれ独立したパターンにパターニングして、それぞれ結晶化させたものであるため、同じ厚さとなっている。
【００６８】
この図６に示す構成の半導体装置は、例えば、次のようにして作製することができる。
まず、アモルファスシリコン層を成膜した後に、アモルファスシリコン層を、薄膜トランジスタ１０となる所定のパターンと、フォトセンサ２０となる所定のパターンとに、それぞれパターニングする。
さらに、薄膜トランジスタ１０のソース／ドレイン２、フォトセンサ２０のｐ＋領域４、フォトセンサ２０のｎ＋領域を形成するために、それぞれの不純物のイオン注入を行う。
その後、例えば図７に示すように、プラスチック基板１１側からレーザ光２５を照射して、薄膜トランジスタ１０及びフォトセンサ２０において、アモルファスシリコン層の結晶化と不純物の活性化とを同時に行う。
このようにして、図６に示した半導体装置を製造することができる。
【００６９】
なお、フォトセンサ２０のポリシリコン層１は、薄膜トランジスタ１０のポリシリコン層１と同じ厚さであり、薄膜トランジスタ１０の特性を良くする目的で、比較的薄く形成される。そのため、波長の長い光の感度が低くなることがある。例えば、ポリシリコン層１の厚さが５０ｎｍ程度であると、赤色の光の感度が低くなる。
また、活性化及び結晶化のためのレーザ光を比較的波長の長いものとすると、シリコンにおける光吸収効率が波長の短いエキシマレーザと比較して落ちる。そのため、アモルファスシリコン層を溶融させるために高い出力が必要となって、レーザ光発生装置の負担が大きくなることがある。
【００７０】
そこで、アモルファスシリコン層の成膜時に、シリコンにＧｅ（ゲルマニウム）を混入させると良い。
シリコンにＧｅを混入させることにより、バンドギャップが小さくなり、可視光でも吸収効率が大きくなる。
さらに、Ｇｅの混入によりシリコンの融点が下がる。
【００７１】
これらのことから、シリコンにＧｅを混入させることにより、フォトセンサの感度を向上させることができると共に、シリコン単体と比較して弱いエネルギーで結晶化及び活性化を行うことができる。
特に、前述したように、アモルファスシリコン層１３に波長５００ｎｍ〜７００ｎｍの可視光線のレーザ光を照射してアモルファスシリコン層１３の結晶化を行う場合に、有効である。
【００７２】
シリコンに混入させるＧｅは、アモルファスシリコン層の全体に均一に分布させるよりも、厚さ方向の中央部で混入量が多く、下層及び上層のＳｉＯ２層との界面付近では混入量が少なくなるように（より好ましくは、ほとんどないように）することが好ましい。
これは、Ｇｅを混入させたことによる、薄膜トランジスタ１０の特性への影響や、フォトセンサ２０のＰＩＮダイオードの動作への影響を小さくするためである。
具体的には、薄膜トランジスタ１０の界面での伝導キャリア（電子や正孔）の散乱が抑えられる。また、ＰＩＮダイオードのｉ領域において、ＳｉＯ２層との界面に沿った、逆方向のリーク電流を抑えることができる。
【００７３】
上述の本実施の形態の半導体装置は、薄膜トランジスタ１０のポリシリコン層１と、フォトセンサ２０のポリシリコン層１とが、同時に成膜したアモルファスシリコン層をそれぞれパターニングして、それぞれ結晶化させたものである。
これにより、工程数を大幅に増やすことなく、薄膜トランジスタ１０及びフォトセンサ２０をプラスチック基板１１上に形成した構成を製造することができる。
従って、薄膜トランジスタ１０及びフォトセンサ２０をプラスチック基板１１上に形成した半導体装置を、比較的安価に製造することを可能にする。
【００７４】
さらにまた、本発明の半導体装置の製造方法によって、プラスチック基板上に、薄膜シリコン層を複数層有する３次元構造を構成することが可能である。そして、複数層の薄膜シリコン層のうち、少なくとも１層に薄膜トランジスタを形成する。
【００７５】
例えば、２層の薄膜シリコン層を形成して、２層のうちの下層の薄膜シリコン層に薄膜トランジスタを設けて、上層の薄膜シリコン層にフォトセンサを設けた構成や、下層の薄膜シリコン層及び上層の薄膜シリコン層の両方に薄膜トランジスタを設けた構成も可能である。
前者の構成の一形態として、下層のポリシリコン層にボトムゲート型の薄膜トランジスタを形成し、上層のポリシリコン層にフォトセンサを形成した構成の概略断面図を、図８に示す。
また、後者の構成の一形態として、下層のポリシリコン層及び上層のポリシリコン層に、それぞれボトムゲート型の薄膜トランジスタを形成した構成の概略断面図を、図９に示す。
また、後者の構成の他の形態として、下層のポリシリコン層にトップゲート型の薄膜トランジスタを形成し、上層のポリシリコン層にボトムゲート型の薄膜トランジスタを形成した構成の概略断面図を、図１０に示す。
【００７６】
図８に示す構成は、プラスチック基板１１の上に、２層のポリシリコン層１，７が形成されている。下層のポリシリコン層１と上層のポリシリコン層７とは、層間絶縁膜として絶縁膜１６を介在させて、積層されている。
そして、下層のポリシリコン層１にボトムゲート型の薄膜トランジスタ１０を構成するソース／ドレイン２及びチャネル部３を形成し、上層のポリシリコン層７にフォトセンサを構成するｐ＋領域（ｐ型不純物領域）４とｉ領域５とｎ＋領域（ｎ型不純物領域）６とを形成している。
【００７７】
この図８に示す構成を作製する場合、下層のポリシリコン層１の結晶化及び活性化は、上方からレーザ光を照射して行う。
また、上層のポリシリコン層７の結晶化及び活性化も、上方からレーザ光を照射して行う。
【００７８】
図９に示す構成は、プラスチック基板１１の上に、２層のポリシリコン層１，７が形成されている。下層のポリシリコン層１と上層のポリシリコン層７とは、層間絶縁膜として絶縁膜１６を介在させて、積層されている。
そして、下層のポリシリコン層１にボトムゲート型の薄膜トランジスタ１０を構成するソース／ドレイン２及びチャネル部３を形成し、上層のポリシリコン層７にボトムゲート型の薄膜トランジスタ３０を構成するソース／ドレイン２及びチャネル部３を形成している。
【００７９】
この図９に示す構成を作製する場合、下層のポリシリコン層１の結晶化及び活性化は、上方からレーザ光を照射して行う。
また、上層のポリシリコン層７の結晶化及び活性化も、上方からレーザ光を照射して行う。
【００８０】
図１０に示す構成は、プラスチック基板１１の上に、２層のポリシリコン層１，７が形成されている。下層のポリシリコン層１と上層のポリシリコン層７とは、層間絶縁膜として絶縁膜１６を介在させて、積層されている。
そして、下層のポリシリコン層１にトップゲート型の薄膜トランジスタ１０を構成するソース／ドレイン２及びチャネル部３を形成し、上層のポリシリコン層７にボトムゲート型の薄膜トランジスタ３０を構成するソース／ドレイン２及びチャネル部３を形成している。
【００８１】
図１０に示す構成を作製する場合、下層のポリシリコン層１の結晶化及び活性化は、プラスチック基板１１側からレーザ光を照射して行う。従って、プラスチック基板１１は透明なプラスチック基板１１を用いることが望ましい。
また、上層のポリシリコン層７の結晶化及び活性化は、上方からレーザ光を照射して行う。
【００８２】
なお、ポリシリコン層を３層以上設けることも可能である。
３層目以上のポリシリコン層に形成する薄膜トランジスタは、ボトムゲート型として、結晶化及び活性化のためのレーザ光を上方から照射することが望ましい。
【００８３】
２層目以上のポリシリコン層に薄膜トランジスタを設ける場合には、１層目のポリシリコン層に形成された薄膜トランジスタの真上に形成すると、２層目以上のシリコン層へ照射するレーザ光が１層目の薄膜トランジスタにダメージを与えないようにすることができる。
【００８４】
また、２層以上（複数層）のポリシリコン層を有する半導体装置にフォトセンサを設ける場合には、入射光の他の層による吸収をなくすために、最上層のポリシリコン層にフォトセンサを設けることが望ましい。
【００８５】
上述したように、本発明の半導体装置の製造方法によって、プラスチック基板上に、薄膜シリコン層を複数層有する３次元構造を作製することが可能であるため、３次元構造の半導体集積回路を実現することが可能になる。
そして、本発明の半導体装置の製造方法によって、この３次元構造の半導体集積回路を、安価に大量生産することを可能にする。
【００８６】
上述の各実施の形態では、基板としてプラスチック基板を使用した場合を説明したが、本発明の半導体装置の製造方法及び本発明の半導体装置は、その他の基板（ガラス基板や、その他の透明基板）を使用した構成にも適用することができる。
ガラス基板等の他の基板を使用した構成でも、アモルファスシリコン層を薄膜トランジスタ等の所定のパターンにパターニングした後に、アモルファスシリコン層の結晶化工程を行うことにより、シリコンの収縮による基板へ及ぼす影響（反りやクラック等）を防ぐことが可能になる。また、アモルファスシリコン層の結晶化や不純物の活性化の各工程において、可視光領域の波長５００ｎｍ〜７００ｎｍのレーザ光を照射することにより、レーザ光による基板への損傷を防ぐことができる。
【００８７】
基板としてプラスチック基板を使用すると、軽量化及びコストの低減を図ることが可能になる。
また、薄いプラスチック基板を使用することにより、薄いフレキシブルな半導体装置を構成することができる。
【００８８】
なお、上方からレーザ光を照射してアモルファスシリコン層の結晶化や不純物の活性化を行う場合には、透明でない基板を使用しても、基板がレーザ光を妨げることがないので、透明でない基板を使用することが可能である。
ただし、パターニング後のシリコン層がない部分にレーザ光が照射されると、透明でない基板にレーザ光が吸収されることがあるため、別途マスクを設ける等の対策が必要となる。
【００８９】
上述の各実施の形態では、ポリシリコン層１，７に薄膜トランジスタを形成した場合を説明したが、本発明においては、薄膜トランジスタを形成する薄膜シリコン層が単結晶シリコン層である場合も含み、ポリシリコン層である場合に限定されないものである。
薄膜シリコン層をポリシリコン層とした場合には、単結晶シリコン層とした場合と比較して、結晶化に必要なエネルギーが小さくなり、比較的波長の長いレーザ光で結晶化しやすくなる利点を有する。
【００９０】
本発明の製造方法により製造される半導体装置、並びに、本発明の半導体装置によって、薄膜トランジスタを有する、様々な構成の半導体装置を構成することができる。
そして、この半導体装置を備えた、種々の装置を実現することができる。
例えば、液晶ディスプレイ装置やプラズマディスプレイ装置や有機ＥＬディスプレイ装置等のディスプレイ装置に適用して、画素の駆動に薄膜トランジスタを使用することができる。
【００９１】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【００９２】
【図１】本発明の製造方法を適用する半導体装置の概略構成図（断面図）である。
【図２】Ａ〜Ｅ  本発明の半導体装置の製造方法の一実施の形態の製造工程図である。
【図３】Ｆ〜Ｉ  本発明の半導体装置の製造方法の一実施の形態の製造工程図である。
【図４】Ａ〜Ｅ  本発明の半導体装置の製造方法の他の実施の形態の製造工程図である。
【図５】Ｆ〜Ｊ  本発明の半導体装置の製造方法の他の実施の形態の製造工程図である。
【図６】本発明の半導体装置の一実施の形態の概略構成図（断面図）である。
【図７】図６の半導体装置を製造する際の製造工程図である。
【図８】下層のポリシリコン層にボトムゲート型の薄膜トランジスタを形成し、上層のポリシリコン層にフォトセンサを形成した構成の概略断面図である。
【図９】下層のポリシリコン層及び上層のポリシリコン層に、それぞれボトムゲート型の薄膜トランジスタを形成した構成の概略断面図である。
【図１０】下層のポリシリコン層にトップゲート型の薄膜トランジスタを形成し、上層のポリシリコン層にボトムゲート型の薄膜トランジスタを形成した構成の概略断面図である。
【符号の説明】
【００９３】
１，７  ポリシリコン層、２  ソース／ドレイン、３  チャネル部、４  ｐ＋領域（ｐ型不純物領域）、５  ｉ領域、６  ｎ＋領域（ｎ型不純物領域）、１０，３０  薄膜トランジスタ、１１  プラスチック基板、１２  バッファ層、１３  アモルファスシリコン層、１４，１６  絶縁膜、１５  ゲート電極、１７  電極層、２０  フォトセンサ、２１，２２，２３，２４  レーザ光
【図１】
2009224706.tif 000003
【図２】
2009224706.tif 000004
【図３】
2009224706.tif 000005
【図４】
2009224706.tif 000006
【図５】
2009224706.tif 000007
【図６】
2009224706.tif 000008
【図７】
2009224706.tif 000009
【図８】
2009224706.tif 000010
【図９】
2009224706.tif 000011
【図１０】
2009224706.tif 000012