(57)【要約】【課題】性能の良いLDPC符号を提供する。【解決手段】符号化処理部６０１は、例えば、符号長が64800ビットで、符号化率が3/5のLDPC符号による符号化を行う。LDPC符号の検査行列は、その検査行列の、符号長及び符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる情報行列の1の要素を、列方向に360列ごとの周期で配置して構成される。検査行列初期値テーブルは、DVB-S.2の規格に規定されているものとは異なるものになっている。本発明は、LDPC符号化を行う符号化装置に適用できる。【選択図】図４４
2009224820.tif 000002
【特許請求の範囲】
【請求項１】
LDPC(Low Density Parity Check)符号による符号化を行う符号化装置において、
符号長が64800ビットで、符号化率が3/5のLDPC符号による符号化を行う符号化手段を備え、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
136 2097 9094 9555 9727 10538 14723 15060 16946 19125 20498 21218 
1381 4057 6656 8648 10100 11445 15870 16487 17328 17769 19927 23106 
881 1910 2056 10580 10677 11300 13562 13825 16498 17212 18018 21771 
7105 7336 9089 9129 11111 12284 12802 14838 15952 19102 19581 22732 
406 2218 2892 7383 11865 15367 17535 18927 20150 20605 20831 20863 
1649 4467 4545 6374 8542 8872 12151 13579 20765 21073 25062 25475 
1441 3594 3769 8928 9781 10242 11345 18789 19150 21994 22077 23295 
2011 2336 3109 6364 7428 9419 12863 12954 14372 14801 23221 23484 
709 3383 4060 4376 7139 10061 12132 13186 14213 18109 23971 25680 
1058 6072 8136 8669 13177 16102 16983 17889 19878 19946 24349 25084 
3852 4604 9328 17131 17920 19926 20690 21690 21967 22878 23223 24014 
2450 2839 9326 9561 10883 16175 18268 19079 23327 24099 24672 25354 
3806 4725 7999 8622 12061 12919 15550 17574 20331 23851 24278 25176 
427 3857 6935 7649 8995 12310 13167 16099 20172 21714 25009 25568 
32 402 1455 3840 9236 12795 13267 15944 16784 17485 17522 23538 
4785 4981 5364 6410 6545 7936 8604 11524 11919 14247 17153 17624 
212 1690 2400 6477 6989 11092 12794 18074 19558 23467 24754 25088 
983 2693 7535 10928 13184 14400 14836 15540 17734 18665 20873 21923 
1499 3388 3605 5610 9607 12120 12771 15931 17504 20347 22905 23531 
1471 2518 2542 3121 3150 7901 9426 18740 20713 20747 22179 23571 
470 489 4681 9654 10430 12759 13164 14671 15944 16850 20304 25072 
4623 5407 6974 8592 10520 10823 16682 19229 22563 24424 24883 25476 
369 804 6672 6695 9829 9881 11174 14586 21663 22762 23164 24268 
5601 8725 11170 13033 13691 13891 14369 18286 22449 22885 24494 24560 
779 5795 8704 9425 10460 14103 14680 16650 19259 19810 20000 24928 
5208 8166 10343 11062 13333 13947 15697 19375 20056 24462 24604 25585 
1410 2963 4247 4335 14098 15630 17829 20831 21994 24010 24613 25316 
1385 1809 2611 4382 5157 6378 13948 14681 15682 19357 22129 25049 
6247 16681 18976 
22293 23398 24343 
2632 4956 20467 
9967 14448 22854 
3748 9747 11109 
7858 9793 22408 
7438 10208 14190 
13925 17639 19944 
573 1900 3102 
1963 13223 22571 
8867 13229 25850 
3142 7756 22065 
4214 15025 18669 
1974 21138 21644 
11354 18044 18544 
1045 13375 20404 
409 6230 15332 
1284 7748 22925 
4357 7844 16149 
9668 17479 23640 
155 6248 15541 
1106 21891 22611 
4973 9104 15107 
2835 6866 14134 
7828 15155 15180 
19191 20715 24663 
6089 11745 23536 
2261 23011 25380 
987 11540 25790 
3967 4788 10895 
7478 9780 16859 
928 6830 24218 
1888 4780 17023 
14353 16436 19299 
1117 16059 20411 
7892 12054 25386 
9663 12916 16754 
3909 9718 21239 
7221 20495 25114 
3353 16613 25510 
879 969 5849 
729 6761 24729 
10845 14248 16013 
9303 11290 21800 
11594 15186 17169 
6849 8962 11679 
1633 6461 23342 
1552 3501 4675 
14155 16896 24174 
651 6893 10637 
5346 20076 22444 
8500 10846 18014 
5328 9630 18190 
9266 15499 17198 
2499 4003 8169 
8570 14109 15971 
2165 17600 23649 
14005 21313 23772 
10229 22101 25460 
612 17458 25032 
1839 8827 10947 
1614 17076 25277 
14488 15443 17372 
4406 6102 19952 
7938 14722 18648 
6134 6518 7938 
2639 3263 10859 
4132 23574 23904 
2309 3951 19620 
2325 17671 23033 
1381 7905 20256 
3414 16834 25218 
4957 11759 19640 
267 20226 24429 
7570 9545 17781 
4714 12210 19364 
12005 14756 23641 
11086 18639 19849 
1035 20633 23419 
271 4759 17086 
からなる
符号化装置。
【請求項２】
LDPC(Low Density Parity Check)符号による符号化を行う符号化装置の符号化方法において、
前記符号化装置が、符号長が64800ビットで、符号化率が3/5のLDPC符号による符号化を行うステップを含み、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
136 2097 9094 9555 9727 10538 14723 15060 16946 19125 20498 21218 
1381 4057 6656 8648 10100 11445 15870 16487 17328 17769 19927 23106 
881 1910 2056 10580 10677 11300 13562 13825 16498 17212 18018 21771 
7105 7336 9089 9129 11111 12284 12802 14838 15952 19102 19581 22732 
406 2218 2892 7383 11865 15367 17535 18927 20150 20605 20831 20863 
1649 4467 4545 6374 8542 8872 12151 13579 20765 21073 25062 25475 
1441 3594 3769 8928 9781 10242 11345 18789 19150 21994 22077 23295 
2011 2336 3109 6364 7428 9419 12863 12954 14372 14801 23221 23484 
709 3383 4060 4376 7139 10061 12132 13186 14213 18109 23971 25680 
1058 6072 8136 8669 13177 16102 16983 17889 19878 19946 24349 25084 
3852 4604 9328 17131 17920 19926 20690 21690 21967 22878 23223 24014 
2450 2839 9326 9561 10883 16175 18268 19079 23327 24099 24672 25354 
3806 4725 7999 8622 12061 12919 15550 17574 20331 23851 24278 25176 
427 3857 6935 7649 8995 12310 13167 16099 20172 21714 25009 25568 
32 402 1455 3840 9236 12795 13267 15944 16784 17485 17522 23538 
4785 4981 5364 6410 6545 7936 8604 11524 11919 14247 17153 17624 
212 1690 2400 6477 6989 11092 12794 18074 19558 23467 24754 25088 
983 2693 7535 10928 13184 14400 14836 15540 17734 18665 20873 21923 
1499 3388 3605 5610 9607 12120 12771 15931 17504 20347 22905 23531 
1471 2518 2542 3121 3150 7901 9426 18740 20713 20747 22179 23571 
470 489 4681 9654 10430 12759 13164 14671 15944 16850 20304 25072 
4623 5407 6974 8592 10520 10823 16682 19229 22563 24424 24883 25476 
369 804 6672 6695 9829 9881 11174 14586 21663 22762 23164 24268 
5601 8725 11170 13033 13691 13891 14369 18286 22449 22885 24494 24560 
779 5795 8704 9425 10460 14103 14680 16650 19259 19810 20000 24928 
5208 8166 10343 11062 13333 13947 15697 19375 20056 24462 24604 25585 
1410 2963 4247 4335 14098 15630 17829 20831 21994 24010 24613 25316 
1385 1809 2611 4382 5157 6378 13948 14681 15682 19357 22129 25049 
6247 16681 18976 
22293 23398 24343 
2632 4956 20467 
9967 14448 22854 
3748 9747 11109 
7858 9793 22408 
7438 10208 14190 
13925 17639 19944 
573 1900 3102 
1963 13223 22571 
8867 13229 25850 
3142 7756 22065 
4214 15025 18669 
1974 21138 21644 
11354 18044 18544 
1045 13375 20404 
409 6230 15332 
1284 7748 22925 
4357 7844 16149 
9668 17479 23640 
155 6248 15541 
1106 21891 22611 
4973 9104 15107 
2835 6866 14134 
7828 15155 15180 
19191 20715 24663 
6089 11745 23536 
2261 23011 25380 
987 11540 25790 
3967 4788 10895 
7478 9780 16859 
928 6830 24218 
1888 4780 17023 
14353 16436 19299 
1117 16059 20411 
7892 12054 25386 
9663 12916 16754 
3909 9718 21239 
7221 20495 25114 
3353 16613 25510 
879 969 5849 
729 6761 24729 
10845 14248 16013 
9303 11290 21800 
11594 15186 17169 
6849 8962 11679 
1633 6461 23342 
1552 3501 4675 
14155 16896 24174 
651 6893 10637 
5346 20076 22444 
8500 10846 18014 
5328 9630 18190 
9266 15499 17198 
2499 4003 8169 
8570 14109 15971 
2165 17600 23649 
14005 21313 23772 
10229 22101 25460 
612 17458 25032 
1839 8827 10947 
1614 17076 25277 
14488 15443 17372 
4406 6102 19952 
7938 14722 18648 
6134 6518 7938 
2639 3263 10859 
4132 23574 23904 
2309 3951 19620 
2325 17671 23033 
1381 7905 20256 
3414 16834 25218 
4957 11759 19640 
267 20226 24429 
7570 9545 17781 
4714 12210 19364 
12005 14756 23641 
11086 18639 19849 
1035 20633 23419 
271 4759 17086 
からなる
符号化方法。
【請求項３】
LDPC(Low Density Parity Check)符号による符号化を行う符号化装置において、
符号長が64800ビットで、符号化率が3/5のLDPC符号による符号化を行う符号化手段を備え、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
1575 1809 4092 6126 7759 10393 10464 12719 17978 20643 23368 25621 
113 4035 4776 9792 10722 13013 13388 16734 17295 19396 21099 25016 
287 2978 4554 5345 11387 12830 13181 13431 15410 16771 23010 25810 
597 1300 2367 3082 5510 6597 18248 18282 18532 19822 21622 25472 
3310 6265 6278 7216 14524 20600 20973 21736 21907 22079 23317 25673 
2386 3485 8018 10102 11309 15124 15383 18288 22716 22832 24990 25326 
5514 7058 8437 9433 10890 16816 17033 20631 20926 22693 23965 25264 
2986 5898 7061 10067 10484 10922 10956 11106 13743 16406 19880 22810 
489 1711 2413 13661 15732 17044 17999 23037 23448 23975 24384 25727 
920 5683 6159 6443 6627 12971 13623 13867 20623 21974 22258 25371 
550 2092 4333 5757 9333 10836 13519 19099 21438 22146 22792 23903 
748 3087 4617 12407 13121 13358 14491 18557 19030 20937 21851 24439 
5753 7120 8152 9632 11025 15791 16028 21687 23396 24396 25038 25637 
588 1868 2256 5298 7832 8478 9064 9691 11074 11100 15807 19459 
3344 3873 14083 16251 17964 18135 18201 19251 23487 24613 25033 25209 
187 5455 8677 9110 10638 11651 11810 13569 15027 18772 22012 22186 
1364 1987 4611 8066 8685 11209 13209 17369 20994 25250 25583 25758 
1061 1524 2345 4772 7259 11248 12994 15156 15413 19153 19749 21199 
312 3362 5032 5078 7892 12165 13996 16669 21467 22232 24739 24860 
155 256 7768 9426 9881 10680 11478 12871 17963 19304 22267 22845 
1094 3806 6653 8829 14766 16089 17304 17676 18025 20326 23325 25582 
450 3311 3627 4188 8184 14212 15966 16069 16243 20420 24677 24949 
1359 2877 6559 6720 6830 11647 12184 12604 16542 16791 22247 23916 
502 2499 3099 9793 10720 13021 13786 18736 21634 21677 22043 23480 
1356 3429 5265 14275 14931 17489 19140 21541 23597 24002 24265 24855 
2673 3260 4451 4615 11334 13001 13076 14842 15887 18745 23514 24245 
253 2920 6538 6673 8504 9844 13005 17367 20471 21195 23049 24231 
3284 20417 23602 
5097 7137 9022 
4963 10784 14569 
10375 13810 23426 
7394 17434 20694 
775 13693 22577 
999 2763 23870 
20085 22162 23207 
5523 15614 20207 
3288 15846 19273 
4647 13975 23273 
5506 5805 17905 
2421 12022 19523 
8018 9855 24943 
3070 9406 14915 
11611 15956 22382 
858 3373 12004 
11846 21041 22894 
393 2613 14573 
593 4388 18023 
4742 7545 13503 
11108 13281 20952 
3038 5389 14069 
10272 10651 25504 
11553 15499 16144 
780 10544 22410 
5334 20106 25570 
5338 10759 22410 
1612 5116 25193 
4686 11267 24696 
79 8407 14394 
14077 15613 23465 
15291 19887 25253 
2479 12502 22512 
8888 13346 19317 
1713 8630 9778 
9212 13963 19355 
10721 15476 25812 
10684 11302 25462 
6827 7129 21784 
6890 7170 11884 
9970 20013 22268 
4867 11768 22561 
5755 16057 20952 
1600 7488 10974 
7152 19507 20159 
11274 15649 22227 
2257 13277 20787 
17689 23583 24149 
1668 7547 23702 
14330 17455 21003 
2165 8274 25678 
2662 12434 21736 
3854 15947 22122 
14531 17354 21665 
9674 15014 16352 
9604 19442 21417 
18601 21707 24861 
181 5129 23174 
2554 11117 15979 
4350 14110 19039 
12030 16364 18014 
7967 16476 25014 
14987 19199 19397 
5551 11268 18857 
1872 8955 12826 
4006 5279 17389 
871 5961 21092 
19259 20534 22368 
1640 13649 15356 
2927 10515 23224 
985 11624 25044 
896 19716 24186 
2036 3368 3622 
2009 12613 17620 
3022 12131 14948 
8565 14810 17724 
10394 11749 13084 
8207 11785 16492 
13072 15150 16275 
192 14361 23349 
からなる
符号化装置。
【請求項４】
LDPC(Low Density Parity Check)符号による符号化を行う符号化装置の符号化方法において、
前記符号化装置が、符号長が64800ビットで、符号化率が3/5のLDPC符号による符号化を行うステップを含み、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
1575 1809 4092 6126 7759 10393 10464 12719 17978 20643 23368 25621 
113 4035 4776 9792 10722 13013 13388 16734 17295 19396 21099 25016 
287 2978 4554 5345 11387 12830 13181 13431 15410 16771 23010 25810 
597 1300 2367 3082 5510 6597 18248 18282 18532 19822 21622 25472 
3310 6265 6278 7216 14524 20600 20973 21736 21907 22079 23317 25673 
2386 3485 8018 10102 11309 15124 15383 18288 22716 22832 24990 25326 
5514 7058 8437 9433 10890 16816 17033 20631 20926 22693 23965 25264 
2986 5898 7061 10067 10484 10922 10956 11106 13743 16406 19880 22810 
489 1711 2413 13661 15732 17044 17999 23037 23448 23975 24384 25727 
920 5683 6159 6443 6627 12971 13623 13867 20623 21974 22258 25371 
550 2092 4333 5757 9333 10836 13519 19099 21438 22146 22792 23903 
748 3087 4617 12407 13121 13358 14491 18557 19030 20937 21851 24439 
5753 7120 8152 9632 11025 15791 16028 21687 23396 24396 25038 25637 
588 1868 2256 5298 7832 8478 9064 9691 11074 11100 15807 19459 
3344 3873 14083 16251 17964 18135 18201 19251 23487 24613 25033 25209 
187 5455 8677 9110 10638 11651 11810 13569 15027 18772 22012 22186 
1364 1987 4611 8066 8685 11209 13209 17369 20994 25250 25583 25758 
1061 1524 2345 4772 7259 11248 12994 15156 15413 19153 19749 21199 
312 3362 5032 5078 7892 12165 13996 16669 21467 22232 24739 24860 
155 256 7768 9426 9881 10680 11478 12871 17963 19304 22267 22845 
1094 3806 6653 8829 14766 16089 17304 17676 18025 20326 23325 25582 
450 3311 3627 4188 8184 14212 15966 16069 16243 20420 24677 24949 
1359 2877 6559 6720 6830 11647 12184 12604 16542 16791 22247 23916 
502 2499 3099 9793 10720 13021 13786 18736 21634 21677 22043 23480 
1356 3429 5265 14275 14931 17489 19140 21541 23597 24002 24265 24855 
2673 3260 4451 4615 11334 13001 13076 14842 15887 18745 23514 24245 
253 2920 6538 6673 8504 9844 13005 17367 20471 21195 23049 24231 
3284 20417 23602 
5097 7137 9022 
4963 10784 14569 
10375 13810 23426 
7394 17434 20694 
775 13693 22577 
999 2763 23870 
20085 22162 23207 
5523 15614 20207 
3288 15846 19273 
4647 13975 23273 
5506 5805 17905 
2421 12022 19523 
8018 9855 24943 
3070 9406 14915 
11611 15956 22382 
858 3373 12004 
11846 21041 22894 
393 2613 14573 
593 4388 18023 
4742 7545 13503 
11108 13281 20952 
3038 5389 14069 
10272 10651 25504 
11553 15499 16144 
780 10544 22410 
5334 20106 25570 
5338 10759 22410 
1612 5116 25193 
4686 11267 24696 
79 8407 14394 
14077 15613 23465 
15291 19887 25253 
2479 12502 22512 
8888 13346 19317 
1713 8630 9778 
9212 13963 19355 
10721 15476 25812 
10684 11302 25462 
6827 7129 21784 
6890 7170 11884 
9970 20013 22268 
4867 11768 22561 
5755 16057 20952 
1600 7488 10974 
7152 19507 20159 
11274 15649 22227 
2257 13277 20787 
17689 23583 24149 
1668 7547 23702 
14330 17455 21003 
2165 8274 25678 
2662 12434 21736 
3854 15947 22122 
14531 17354 21665 
9674 15014 16352 
9604 19442 21417 
18601 21707 24861 
181 5129 23174 
2554 11117 15979 
4350 14110 19039 
12030 16364 18014 
7967 16476 25014 
14987 19199 19397 
5551 11268 18857 
1872 8955 12826 
4006 5279 17389 
871 5961 21092 
19259 20534 22368 
1640 13649 15356 
2927 10515 23224 
985 11624 25044 
896 19716 24186 
2036 3368 3622 
2009 12613 17620 
3022 12131 14948 
8565 14810 17724 
10394 11749 13084 
8207 11785 16492 
13072 15150 16275 
192 14361 23349 
からなる
符号化方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、符号化装置、及び符号化方法に関し、特に、例えば、性能の良いLDPC(Low Density Parity Check)符号を提供することができるようにする符号化装置、及び符号化方法に関する。
【背景技術】
【０００２】
LDPC符号は、高い誤り訂正能力を有し、近年では、例えば、欧州で行われているDVB-S.2等の衛星ディジタル放送を含む伝送方式に広く採用され始めている（例えば、非特許文献１を参照）。また、LDPC符号は、次世代の地上ディジタル放送にも採用が検討されている。
【０００３】
LDPC符号は、近年の研究により、ターボ符号等と同様に、符号長を長くしていくにしたがって、シャノン限界に近い性能が得られることがわかりつつある。また、LDPC符号は、最小距離が符号長に比例するという性質があることから、その特徴として、ブロック誤り確率特性がよく、さらに、ターボ符号等の復号特性において観測される、いわゆるエラーフロア現象が殆ど生じないことも利点として挙げられる。
【０００４】
以下、このようなLDPC符号について具体的に説明する。なお、LDPC符号は、線形符号であり、必ずしも２元である必要はないが、ここでは、２元であるものとして説明する。
【０００５】
LDPC符号は、そのLDPC符号を定義する検査行列(parity check matrix)が疎なものであることを最大の特徴とする。ここで、疎な行列とは、行列の要素の"1"の個数が非常に少ない行列（ほとんどの要素が0の行列）である。
【０００６】
図１は、LDPC符号の検査行列Hの例を示している。
【０００７】
図１の検査行列Hでは、各列の重み（列重み）（"1"の数）(weight)が"3"であり、且つ、各行の重み（行重み）が"6"になっている。
【０００８】
LDPC符号による符号化（LDPC符号化）では、例えば、検査行列Hに基づいて生成行列Gを生成し、この生成行列Gを２元の情報ビットに対して乗算することで、符号語（LDPC符号）が生成される。
【０００９】
具体的には、LDPC符号化を行う符号化装置は、まず、検査行列Hの転置行列HTとの間に、式GHT=0が成立する生成行列Gを算出する。ここで、生成行列Gが、K×N行列である場合には、符号化装置は、生成行列Gに対してKビットからなる情報ビットのビット列（ベクトルｕ）を乗算し、Nビットからなる符号語c(=uG)を生成する。この符号化装置によって生成された符号語（LDPC符号）は、所定の通信路を介して受信側において受信される。
【００１０】
LDPC符号の復号は、Gallagerが確率復号(Probabilistic Decoding)と称して提案したアルゴリズムであって、バリアブルノード（variable node（メッセージノード(message node)とも呼ばれる）)と、チェックノード(check node)とからなる、いわゆるタナーグラフ(Tanner graph)上での確率伝播(belief propagation)によるメッセージ・パッシング・アルゴリズムによって行うことが可能である。ここで、以下、適宜、バリアブルノードとチェックノードを、単に、ノードともいう。
【００１１】
図２は、LDPC符号の復号の手順を示している。
【００１２】
なお、以下、適宜、受信側で受信したLDPC符号（１符号語）のi番目の符号ビットの、値の"0"らしさを対数尤度比(log likelihood ratio)で表現した実数値を、受信値u0iという。また、チェックノードから出力されるメッセージをujとし、バリアブルノードから出力されるメッセージをviとする。
【００１３】
まず、LDPC符号の復号においては、図２に示すように、ステップＳ１１において、LDPC符号が受信され、メッセージ（チェックノードメッセージ）ujが"0"に初期化されるとともに、繰り返し処理のカウンタとしての整数をとる変数kが"0"に初期化され、ステップＳ１２に進む。ステップＳ１２において、LDPC符号を受信して得られる受信値u0iに基づいて、式（１）に示す演算（バリアブルノード演算）を行うことによってメッセージ（バリアブルノードメッセージ）viが求められ、さらに、このメッセージviに基づいて、式（２）に示す演算（チェックノード演算）を行うことによってメッセージujが求められる。
【００１４】
【数１】
2009224820.tif 000003
・・・（１）
【００１５】
【数２】
2009224820.tif 000004
・・・（２）
【００１６】
ここで、式（１）と式（２）におけるdvとdcは、それぞれ、検査行列Hの縦方向（列）と横方向（行）の"1"の個数を示す任意に選択可能とされるパラメータであり、例えば、(3,6)符号の場合には、dv=3，dc=6となる。
【００１７】
なお、式（１）のバリアブルノード演算、及び（２）のチェックノード演算においては、それぞれ、メッセージを出力しようとする枝(edge)（バリアブルノードとチェックノードとを結ぶ線）から入力されたメッセージを、演算の対象としないことから、演算の範囲が、１ないしdv-1又は１ないしdc-1となっている。また、式（２）のチェックノード演算は、実際には、２入力v1，v2に対する１出力で定義される式（３）に示す関数R(v1,v2)のテーブルを予め作成しておき、これを式（４）に示すように連続的（再帰的）に用いることによって行われる。
【００１８】
【数３】
2009224820.tif 000005
・・・（３）
【００１９】
【数４】
2009224820.tif 000006
・・・（４）
【００２０】
ステップＳ１２では、さらに、変数kが"1"だけインクリメントされ、ステップＳ１３に進む。ステップＳ１３では、変数kが所定の繰り返し復号回数Cよりも大きいか否かが判定される。ステップＳ１３において、変数kがCよりも大きくないと判定された場合、ステップＳ１２に戻り、以下、同様の処理が繰り返される。
【００２１】
また、ステップＳ１３において、変数kがCよりも大きいと判定された場合、ステップＳ１４に進み、式（５）に示す演算を行うことによって最終的に出力する復号結果としてのメッセージviが求められて出力され、LDPC符号の復号処理が終了する。
【００２２】
【数５】
2009224820.tif 000007
・・・（５）
【００２３】
ここで、式（５）の演算は、式（１）のバリアブルノード演算とは異なり、バリアブルノードに接続している全ての枝からのメッセージujを用いて行われる。
【００２４】
図３は、(3,6)LDPC符号（符号化率1/2、符号長12）の検査行列Hの例を示している。
【００２５】
図３の検査行列Hでは、図１と同様に、列の重みが３に、行の重みが６に、それぞれなっている。
【００２６】
図４は、図３の検査行列Hのタナーグラフを示している。
【００２７】
ここで、図４において、"+"で表わされるのが、チェックノードであり、"="で表わされるのが、バリアブルノードである。チェックノードとバリアブルノードは、それぞれ、検査行列Hの行と列に対応する。チェックノードとバリアブルノードとの間の結線は、枝(edge)であり、検査行列の要素の"1"に相当する。
【００２８】
すなわち、検査行列の第ｊ行第ｉ列の要素が１である場合には、図４において、上からｉ番目のバリアブルノード（"="のノード）と、上からｊ番目のチェックノード（"+"のノード）とが、枝により接続される。枝は、バリアブルノードに対応する符号ビットが、チェックノードに対応する拘束条件を持つことを表す。
【００２９】
LDPC符号の復号方法であるサムプロダクトアルゴリズム(Sum Product Algorithm)では、バリアブルノード演算とチェックノード演算とが繰り返し行われる。
【００３０】
図５は、バリアブルノードで行われるバリアブルノード演算を示している。
【００３１】
バリアブルノードでは、計算しようとしている枝に対応するメッセージviは、バリアブルノードに繋がっている残りの枝からのメッセージu1およびu2と、受信値u0iを用いた式（１）のバリアブルノード演算により求められる。他の枝に対応するメッセージも同様に求められる。
【００３２】
図６は、チェックノードで行われるチェックノード演算を示している。
【００３３】
ここで、式（２）のチェックノード演算は、式a×b=exp{ln(|a|)+ln(|b|)}×sign(a)×sign(b)の関係を用いて、式（６）に書き直すことができる。但し、sign(x)は、x≧0のとき1であり、x＜0のとき-1である。
【００３４】
【数６】
2009224820.tif 000008
・・・（６）
【００３５】
さらに、x≧0において、関数φ(x)を、式φ(x)=ln(tanh(x/2))と定義すると、式φ-1(x)=2tanh-1(e-x)が成り立つから、式（６）は、式（７）に変形することができる。
【００３６】
【数７】
2009224820.tif 000009
・・・（７）
【００３７】
チェックノードでは、式（２）のチェックノード演算が、式（７）に従って行われる。
【００３８】
すなわち、チェックノードでは、図６のように、計算しようとしている枝に対応するメッセージujは、チェックノードに繋がっている残りの枝からのメッセージv1,v2,v3,v4,v5を用いた式（７）のチェックノード演算によって求められる。他の枝に対応するメッセージも同様に求められる。
【００３９】
なお、式（７）の関数φ(x)は、φ(x)=ln((ex+1)/(ex-1))とも表すことができ、x＞0において、φ(x)=φ-1(x)である。関数φ(x)およびφ-1(x)をハードウェアに実装する際には、LUT(Look Up Table)を用いて実装される場合があるが、両者共に同一のLUTとなる。
【００４０】
【非特許文献１】DVB-S.2 : ETSI EN 302 307 V1.1.2 (2006-06)
【発明の開示】
【発明が解決しようとする課題】
【００４１】
ところで、欧州では、LDPC符号を地上ディジタル放送に適用し、DVB-S.2の規格に規定されているLDPC符号と、DVB-Tの規格に規定されている変調方式とを組合せた次世代の地上ディジタル放送の規格であるDVB-T.2の規格の策定がされている。
【００４２】
しかしながら、DVB-Tの規格の符号長が64800のLDPC符号のうちの、符号化率が3/5のLDPC符号は、他の符号化率のLDPC符号に比較して、性能が劣っている。
【００４３】
本発明は、このような状況に鑑みてなされたものであり、性能の良いLDPC符号を提供することができるようにするものである。
【課題を解決するための手段】
【００４４】
本発明の第１の側面は、符号長が64800ビットで、符号化率が3/5のLDPC符号による符号化を行い、前記LDPC符号の検査行列は、その検査行列の、前記符号長、及前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、前記検査行列初期値テーブルは、
136 2097 9094 9555 9727 10538 14723 15060 16946 19125 20498 21218 
1381 4057 6656 8648 10100 11445 15870 16487 17328 17769 19927 23106 
881 1910 2056 10580 10677 11300 13562 13825 16498 17212 18018 21771 
7105 7336 9089 9129 11111 12284 12802 14838 15952 19102 19581 22732 
406 2218 2892 7383 11865 15367 17535 18927 20150 20605 20831 20863 
1649 4467 4545 6374 8542 8872 12151 13579 20765 21073 25062 25475 
1441 3594 3769 8928 9781 10242 11345 18789 19150 21994 22077 23295 
2011 2336 3109 6364 7428 9419 12863 12954 14372 14801 23221 23484 
709 3383 4060 4376 7139 10061 12132 13186 14213 18109 23971 25680 
1058 6072 8136 8669 13177 16102 16983 17889 19878 19946 24349 25084 
3852 4604 9328 17131 17920 19926 20690 21690 21967 22878 23223 24014 
2450 2839 9326 9561 10883 16175 18268 19079 23327 24099 24672 25354 
3806 4725 7999 8622 12061 12919 15550 17574 20331 23851 24278 25176 
427 3857 6935 7649 8995 12310 13167 16099 20172 21714 25009 25568 
32 402 1455 3840 9236 12795 13267 15944 16784 17485 17522 23538 
4785 4981 5364 6410 6545 7936 8604 11524 11919 14247 17153 17624 
212 1690 2400 6477 6989 11092 12794 18074 19558 23467 24754 25088 
983 2693 7535 10928 13184 14400 14836 15540 17734 18665 20873 21923 
1499 3388 3605 5610 9607 12120 12771 15931 17504 20347 22905 23531 
1471 2518 2542 3121 3150 7901 9426 18740 20713 20747 22179 23571 
470 489 4681 9654 10430 12759 13164 14671 15944 16850 20304 25072 
4623 5407 6974 8592 10520 10823 16682 19229 22563 24424 24883 25476 
369 804 6672 6695 9829 9881 11174 14586 21663 22762 23164 24268 
5601 8725 11170 13033 13691 13891 14369 18286 22449 22885 24494 24560 
779 5795 8704 9425 10460 14103 14680 16650 19259 19810 20000 24928 
5208 8166 10343 11062 13333 13947 15697 19375 20056 24462 24604 25585 
1410 2963 4247 4335 14098 15630 17829 20831 21994 24010 24613 25316 
1385 1809 2611 4382 5157 6378 13948 14681 15682 19357 22129 25049 
6247 16681 18976 
22293 23398 24343 
2632 4956 20467 
9967 14448 22854 
3748 9747 11109 
7858 9793 22408 
7438 10208 14190 
13925 17639 19944 
573 1900 3102 
1963 13223 22571 
8867 13229 25850 
3142 7756 22065 
4214 15025 18669 
1974 21138 21644 
11354 18044 18544 
1045 13375 20404 
409 6230 15332 
1284 7748 22925 
4357 7844 16149 
9668 17479 23640 
155 6248 15541 
1106 21891 22611 
4973 9104 15107 
2835 6866 14134 
7828 15155 15180 
19191 20715 24663 
6089 11745 23536 
2261 23011 25380 
987 11540 25790 
3967 4788 10895 
7478 9780 16859 
928 6830 24218 
1888 4780 17023 
14353 16436 19299 
1117 16059 20411 
7892 12054 25386 
9663 12916 16754 
3909 9718 21239 
7221 20495 25114 
3353 16613 25510 
879 969 5849 
729 6761 24729 
10845 14248 16013 
9303 11290 21800 
11594 15186 17169 
6849 8962 11679 
1633 6461 23342 
1552 3501 4675 
14155 16896 24174 
651 6893 10637 
5346 20076 22444 
8500 10846 18014 
5328 9630 18190 
9266 15499 17198 
2499 4003 8169 
8570 14109 15971 
2165 17600 23649 
14005 21313 23772 
10229 22101 25460 
612 17458 25032 
1839 8827 10947 
1614 17076 25277 
14488 15443 17372 
4406 6102 19952 
7938 14722 18648 
6134 6518 7938 
2639 3263 10859 
4132 23574 23904 
2309 3951 19620 
2325 17671 23033 
1381 7905 20256 
3414 16834 25218 
4957 11759 19640 
267 20226 24429 
7570 9545 17781 
4714 12210 19364 
12005 14756 23641 
11086 18639 19849 
1035 20633 23419 
271 4759 17086 
からなる符号化装置、又は、符号化方法である。
【００４５】
本発明の第１の側面においては、符号長が64800ビットで、符号化率が3/5のLDPC符号による符号化が行われる。前記LDPC符号の検査行列は、その検査行列の、前記符号長、及前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、前記検査行列初期値テーブルは、
136 2097 9094 9555 9727 10538 14723 15060 16946 19125 20498 21218 
1381 4057 6656 8648 10100 11445 15870 16487 17328 17769 19927 23106 
881 1910 2056 10580 10677 11300 13562 13825 16498 17212 18018 21771 
7105 7336 9089 9129 11111 12284 12802 14838 15952 19102 19581 22732 
406 2218 2892 7383 11865 15367 17535 18927 20150 20605 20831 20863 
1649 4467 4545 6374 8542 8872 12151 13579 20765 21073 25062 25475 
1441 3594 3769 8928 9781 10242 11345 18789 19150 21994 22077 23295 
2011 2336 3109 6364 7428 9419 12863 12954 14372 14801 23221 23484 
709 3383 4060 4376 7139 10061 12132 13186 14213 18109 23971 25680 
1058 6072 8136 8669 13177 16102 16983 17889 19878 19946 24349 25084 
3852 4604 9328 17131 17920 19926 20690 21690 21967 22878 23223 24014 
2450 2839 9326 9561 10883 16175 18268 19079 23327 24099 24672 25354 
3806 4725 7999 8622 12061 12919 15550 17574 20331 23851 24278 25176 
427 3857 6935 7649 8995 12310 13167 16099 20172 21714 25009 25568 
32 402 1455 3840 9236 12795 13267 15944 16784 17485 17522 23538 
4785 4981 5364 6410 6545 7936 8604 11524 11919 14247 17153 17624 
212 1690 2400 6477 6989 11092 12794 18074 19558 23467 24754 25088 
983 2693 7535 10928 13184 14400 14836 15540 17734 18665 20873 21923 
1499 3388 3605 5610 9607 12120 12771 15931 17504 20347 22905 23531 
1471 2518 2542 3121 3150 7901 9426 18740 20713 20747 22179 23571 
470 489 4681 9654 10430 12759 13164 14671 15944 16850 20304 25072 
4623 5407 6974 8592 10520 10823 16682 19229 22563 24424 24883 25476 
369 804 6672 6695 9829 9881 11174 14586 21663 22762 23164 24268 
5601 8725 11170 13033 13691 13891 14369 18286 22449 22885 24494 24560 
779 5795 8704 9425 10460 14103 14680 16650 19259 19810 20000 24928 
5208 8166 10343 11062 13333 13947 15697 19375 20056 24462 24604 25585 
1410 2963 4247 4335 14098 15630 17829 20831 21994 24010 24613 25316 
1385 1809 2611 4382 5157 6378 13948 14681 15682 19357 22129 25049 
6247 16681 18976 
22293 23398 24343 
2632 4956 20467 
9967 14448 22854 
3748 9747 11109 
7858 9793 22408 
7438 10208 14190 
13925 17639 19944 
573 1900 3102 
1963 13223 22571 
8867 13229 25850 
3142 7756 22065 
4214 15025 18669 
1974 21138 21644 
11354 18044 18544 
1045 13375 20404 
409 6230 15332 
1284 7748 22925 
4357 7844 16149 
9668 17479 23640 
155 6248 15541 
1106 21891 22611 
4973 9104 15107 
2835 6866 14134 
7828 15155 15180 
19191 20715 24663 
6089 11745 23536 
2261 23011 25380 
987 11540 25790 
3967 4788 10895 
7478 9780 16859 
928 6830 24218 
1888 4780 17023 
14353 16436 19299 
1117 16059 20411 
7892 12054 25386 
9663 12916 16754 
3909 9718 21239 
7221 20495 25114 
3353 16613 25510 
879 969 5849 
729 6761 24729 
10845 14248 16013 
9303 11290 21800 
11594 15186 17169 
6849 8962 11679 
1633 6461 23342 
1552 3501 4675 
14155 16896 24174 
651 6893 10637 
5346 20076 22444 
8500 10846 18014 
5328 9630 18190 
9266 15499 17198 
2499 4003 8169 
8570 14109 15971 
2165 17600 23649 
14005 21313 23772 
10229 22101 25460 
612 17458 25032 
1839 8827 10947 
1614 17076 25277 
14488 15443 17372 
4406 6102 19952 
7938 14722 18648 
6134 6518 7938 
2639 3263 10859 
4132 23574 23904 
2309 3951 19620 
2325 17671 23033 
1381 7905 20256 
3414 16834 25218 
4957 11759 19640 
267 20226 24429 
7570 9545 17781 
4714 12210 19364 
12005 14756 23641 
11086 18639 19849 
1035 20633 23419 
271 4759 17086 
からなる。
【００４６】
本発明の第２の側面は、符号長が64800ビットで、符号化率が3/5のLDPC符号による符号化を行い、前記LDPC符号の検査行列は、その検査行列の、前記符号長、及前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、前記検査行列初期値テーブルは、
1575 1809 4092 6126 7759 10393 10464 12719 17978 20643 23368 25621 
113 4035 4776 9792 10722 13013 13388 16734 17295 19396 21099 25016 
287 2978 4554 5345 11387 12830 13181 13431 15410 16771 23010 25810 
597 1300 2367 3082 5510 6597 18248 18282 18532 19822 21622 25472 
3310 6265 6278 7216 14524 20600 20973 21736 21907 22079 23317 25673 
2386 3485 8018 10102 11309 15124 15383 18288 22716 22832 24990 25326 
5514 7058 8437 9433 10890 16816 17033 20631 20926 22693 23965 25264 
2986 5898 7061 10067 10484 10922 10956 11106 13743 16406 19880 22810 
489 1711 2413 13661 15732 17044 17999 23037 23448 23975 24384 25727 
920 5683 6159 6443 6627 12971 13623 13867 20623 21974 22258 25371 
550 2092 4333 5757 9333 10836 13519 19099 21438 22146 22792 23903 
748 3087 4617 12407 13121 13358 14491 18557 19030 20937 21851 24439 
5753 7120 8152 9632 11025 15791 16028 21687 23396 24396 25038 25637 
588 1868 2256 5298 7832 8478 9064 9691 11074 11100 15807 19459 
3344 3873 14083 16251 17964 18135 18201 19251 23487 24613 25033 25209 
187 5455 8677 9110 10638 11651 11810 13569 15027 18772 22012 22186 
1364 1987 4611 8066 8685 11209 13209 17369 20994 25250 25583 25758 
1061 1524 2345 4772 7259 11248 12994 15156 15413 19153 19749 21199 
312 3362 5032 5078 7892 12165 13996 16669 21467 22232 24739 24860 
155 256 7768 9426 9881 10680 11478 12871 17963 19304 22267 22845 
1094 3806 6653 8829 14766 16089 17304 17676 18025 20326 23325 25582 
450 3311 3627 4188 8184 14212 15966 16069 16243 20420 24677 24949 
1359 2877 6559 6720 6830 11647 12184 12604 16542 16791 22247 23916 
502 2499 3099 9793 10720 13021 13786 18736 21634 21677 22043 23480 
1356 3429 5265 14275 14931 17489 19140 21541 23597 24002 24265 24855 
2673 3260 4451 4615 11334 13001 13076 14842 15887 18745 23514 24245 
253 2920 6538 6673 8504 9844 13005 17367 20471 21195 23049 24231 
3284 20417 23602 
5097 7137 9022 
4963 10784 14569 
10375 13810 23426 
7394 17434 20694 
775 13693 22577 
999 2763 23870 
20085 22162 23207 
5523 15614 20207 
3288 15846 19273 
4647 13975 23273 
5506 5805 17905 
2421 12022 19523 
8018 9855 24943 
3070 9406 14915 
11611 15956 22382 
858 3373 12004 
11846 21041 22894 
393 2613 14573 
593 4388 18023 
4742 7545 13503 
11108 13281 20952 
3038 5389 14069 
10272 10651 25504 
11553 15499 16144 
780 10544 22410 
5334 20106 25570 
5338 10759 22410 
1612 5116 25193 
4686 11267 24696 
79 8407 14394 
14077 15613 23465 
15291 19887 25253 
2479 12502 22512 
8888 13346 19317 
1713 8630 9778 
9212 13963 19355 
10721 15476 25812 
10684 11302 25462 
6827 7129 21784 
6890 7170 11884 
9970 20013 22268 
4867 11768 22561 
5755 16057 20952 
1600 7488 10974 
7152 19507 20159 
11274 15649 22227 
2257 13277 20787 
17689 23583 24149 
1668 7547 23702 
14330 17455 21003 
2165 8274 25678 
2662 12434 21736 
3854 15947 22122 
14531 17354 21665 
9674 15014 16352 
9604 19442 21417 
18601 21707 24861 
181 5129 23174 
2554 11117 15979 
4350 14110 19039 
12030 16364 18014 
7967 16476 25014 
14987 19199 19397 
5551 11268 18857 
1872 8955 12826 
4006 5279 17389 
871 5961 21092 
19259 20534 22368 
1640 13649 15356 
2927 10515 23224 
985 11624 25044 
896 19716 24186 
2036 3368 3622 
2009 12613 17620 
3022 12131 14948 
8565 14810 17724 
10394 11749 13084 
8207 11785 16492 
13072 15150 16275 
192 14361 23349 
からなる符号化装置、又は、符号化方法である。
【００４７】
本発明の第２の側面においては、符号長が64800ビットで、符号化率が3/5のLDPC符号による符号化が行われる。前記LDPC符号の検査行列は、その検査行列の、前記符号長、及前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、前記検査行列初期値テーブルは、
1575 1809 4092 6126 7759 10393 10464 12719 17978 20643 23368 25621 
113 4035 4776 9792 10722 13013 13388 16734 17295 19396 21099 25016 
287 2978 4554 5345 11387 12830 13181 13431 15410 16771 23010 25810 
597 1300 2367 3082 5510 6597 18248 18282 18532 19822 21622 25472 
3310 6265 6278 7216 14524 20600 20973 21736 21907 22079 23317 25673 
2386 3485 8018 10102 11309 15124 15383 18288 22716 22832 24990 25326 
5514 7058 8437 9433 10890 16816 17033 20631 20926 22693 23965 25264 
2986 5898 7061 10067 10484 10922 10956 11106 13743 16406 19880 22810 
489 1711 2413 13661 15732 17044 17999 23037 23448 23975 24384 25727 
920 5683 6159 6443 6627 12971 13623 13867 20623 21974 22258 25371 
550 2092 4333 5757 9333 10836 13519 19099 21438 22146 22792 23903 
748 3087 4617 12407 13121 13358 14491 18557 19030 20937 21851 24439 
5753 7120 8152 9632 11025 15791 16028 21687 23396 24396 25038 25637 
588 1868 2256 5298 7832 8478 9064 9691 11074 11100 15807 19459 
3344 3873 14083 16251 17964 18135 18201 19251 23487 24613 25033 25209 
187 5455 8677 9110 10638 11651 11810 13569 15027 18772 22012 22186 
1364 1987 4611 8066 8685 11209 13209 17369 20994 25250 25583 25758 
1061 1524 2345 4772 7259 11248 12994 15156 15413 19153 19749 21199 
312 3362 5032 5078 7892 12165 13996 16669 21467 22232 24739 24860 
155 256 7768 9426 9881 10680 11478 12871 17963 19304 22267 22845 
1094 3806 6653 8829 14766 16089 17304 17676 18025 20326 23325 25582 
450 3311 3627 4188 8184 14212 15966 16069 16243 20420 24677 24949 
1359 2877 6559 6720 6830 11647 12184 12604 16542 16791 22247 23916 
502 2499 3099 9793 10720 13021 13786 18736 21634 21677 22043 23480 
1356 3429 5265 14275 14931 17489 19140 21541 23597 24002 24265 24855 
2673 3260 4451 4615 11334 13001 13076 14842 15887 18745 23514 24245 
253 2920 6538 6673 8504 9844 13005 17367 20471 21195 23049 24231 
3284 20417 23602 
5097 7137 9022 
4963 10784 14569 
10375 13810 23426 
7394 17434 20694 
775 13693 22577 
999 2763 23870 
20085 22162 23207 
5523 15614 20207 
3288 15846 19273 
4647 13975 23273 
5506 5805 17905 
2421 12022 19523 
8018 9855 24943 
3070 9406 14915 
11611 15956 22382 
858 3373 12004 
11846 21041 22894 
393 2613 14573 
593 4388 18023 
4742 7545 13503 
11108 13281 20952 
3038 5389 14069 
10272 10651 25504 
11553 15499 16144 
780 10544 22410 
5334 20106 25570 
5338 10759 22410 
1612 5116 25193 
4686 11267 24696 
79 8407 14394 
14077 15613 23465 
15291 19887 25253 
2479 12502 22512 
8888 13346 19317 
1713 8630 9778 
9212 13963 19355 
10721 15476 25812 
10684 11302 25462 
6827 7129 21784 
6890 7170 11884 
9970 20013 22268 
4867 11768 22561 
5755 16057 20952 
1600 7488 10974 
7152 19507 20159 
11274 15649 22227 
2257 13277 20787 
17689 23583 24149 
1668 7547 23702 
14330 17455 21003 
2165 8274 25678 
2662 12434 21736 
3854 15947 22122 
14531 17354 21665 
9674 15014 16352 
9604 19442 21417 
18601 21707 24861 
181 5129 23174 
2554 11117 15979 
4350 14110 19039 
12030 16364 18014 
7967 16476 25014 
14987 19199 19397 
5551 11268 18857 
1872 8955 12826 
4006 5279 17389 
871 5961 21092 
19259 20534 22368 
1640 13649 15356 
2927 10515 23224 
985 11624 25044 
896 19716 24186 
2036 3368 3622 
2009 12613 17620 
3022 12131 14948 
8565 14810 17724 
10394 11749 13084 
8207 11785 16492 
13072 15150 16275 
192 14361 23349 
からなる。
【００４８】
なお、符号化装置は、独立した装置であっても良いし、１個の装置を構成している内部ブロックであっても良い。
【発明の効果】
【００４９】
本発明の第１及び第２の側面によれば、性能の良いLDPC符号を提供することができる。
【発明を実施するための最良の形態】
【００５０】
図７は、本発明を適用した伝送システム（システムとは、複数の装置が論理的に集合した物をいい、各構成の装置が同一筐体中にあるか否かは、問わない）の一実施の形態の構成例を示している。
【００５１】
図７において、伝送システムは、送信装置１１と受信装置１２とから構成される。
【００５２】
送信装置１１は、例えば、テレビジョン放送番組の送信を行う、符号化装置等として機能する装置であり、テレビジョン放送番組としての画像データや音声データ等の、送信の対象である対象データをLDPC符号に符号化し、例えば、衛星回線や地上波を介して送信する。
【００５３】
受信装置１２は、例えば、テレビジョン放送番組を受信するチューナやテレビジョン受像機であり、送信装置１１から送信されてくるLDPC符号を受信し、対象データに復号して出力する。
【００５４】
ここで、図７の伝送システムで使用されるLDPC符号は、AWGN(Additive White Gaussian Noise)通信路で極めて高い能力を発揮することが知られている。
【００５５】
しかしながら、地上波で想定される通信路では、バースト(burst)誤りやイレージャ(erasure)を発生することがある。例えば、OFDM(Orthogonal Frequency Division Multiplexing)システムでは、D/U(Desired to Undesired Ratio)が0dB(Undesired=echoのパワーがDesired=メインパスのパワーと等しい)のマルチパス環境において、エコー(echo)（メインパス以外のパス）の遅延(delay)に応じて、特定のシンボルのパワーが0になってしまう(erasure)場合がある。
【００５６】
また、フラッタ(flutter)(遅延が0でドップラ(dopper)周波数の掛かったechoが加算される通信路)でも、D/Uが0dBである場合には、ドップラ周波数によって、特定の時刻のOFDMのシンボル全体のパワーが0になる(erasure)場合が生じる。
【００５７】
さらに、図示せぬアンテナから受信装置１２までの配線の状況や、電源の不安定性により、バースト誤りが発生することもある。
【００５８】
一方、LDPC符号の復号においては、検査行列Hの列、ひいては、LDPC符号の符号ビットに対応するバリアブルノードにおいて、前述の図５に示したように、LDPC符号の符号ビット（の受信値u0i）の加算を伴う式（１）のバリアブルノード演算が行われるため、そのバリアブルノード演算に用いられる符号ビットにエラーが生じると、求められるメッセージの精度が低下する。
【００５９】
そして、LDPC符号の復号では、チェックノードにおいて、そのチェックノードに繋がっているバリアブルノードで求められるメッセージを用いて、式（７）のチェックノード演算が行われるため、繋がっている複数のバリアブルノード（に対応するLDPC符号の符号ビット）が同時にエラー（イレージャを含む）となるチェックノードの数が多くなると、復号の性能が劣化する。
【００６０】
すなわち、例えば、チェックノードは、そのチェックノードに繋がっているバリアブルノードの２個以上が同時にイレージャになると、全バリアブルノードに、値が0である確率と1である確率とが等確率のメッセージを戻す。この場合、等確率のメッセージを戻すチェックノードは、１回の復号処理（１セットのバリアブルノード演算及びチェックノード演算）に寄与しないこととなり、その結果、復号処理の繰り返し回数を多く必要とすることになって、復号の性能が劣化し、さらに、LDPC符号の復号を行う受信装置１２の消費電力が増大する。
【００６１】
そこで、図７の伝送システムでは、AWGN通信路での性能を維持しつつ、バースト誤りやイレージャへの耐性を向上させるようになっている。
【００６２】
図８は、図７の送信装置１１の構成例を示している。
【００６３】
図８において、送信装置１１は、LDPC符号化部２１、ビットインターリーバ２２、マッピング部２６、及び直交変調部２７から構成される。
【００６４】
LDPC符号化部２１には、対象データが供給される。
【００６５】
LDPC符号化部２１は、そこに供給される対象データについて、LDPC符号のパリティビットに対応する部分であるパリティ行列が階段構造になっている検査行列に従ったLDPC符号化を行い、対象データを情報ビットとするLDPC符号を出力する。
【００６６】
すなわち、LDPC符号化部２１は、対象データを、例えば、DVB-S.2の規格に規定されているLDPC符号に符号化するLDPC符号化を行い、その結果得られるLDPC符号を出力する。
【００６７】
ここで、DVB-S.2の規格に規定されているLDPC符号は、IRA(Irregular Repeat Accumulate)符号であり、そのLDPC符号の検査行列におけるパリティ行列は、階段構造になっている。パリティ行列、及び、階段構造については、後述する。また、IRA符号については、例えば、"Irregular Repeat-Accumulate Codes," H. Jin, A. Khandekar, and R. J. McEliece, in Proceedings of 2nd International Symposium on Turbo codes and Related Topics, pp. 1-8, Sept. 2000に記載されている。
【００６８】
LDPC符号化部２１が出力するLDPC符号は、ビットインターリーバ２２に供給される。
【００６９】
ビットインターリーバ２２は、データをインターリーブするデータ処理装置であり、パリティインターリーバ(parity interleaver)２３、カラムツイストインターリーバ(column twist interleaver)２４、及びデマルチプレクサ(DEMUX)２５から構成される。
【００７０】
パリティインターリーバ２３は、LDPC符号化部２１からのLDPC符号のパリティビットを、他のパリティビットの位置にインターリーブするパリティインターリーブを行い、そのパリティインターリーブ後のLDPC符号を、カラムツイストインターリーバ２４に供給する。
【００７１】
カラムツイストインターリーバ２４は、パリティインターリーバ２３からのLDPC符号について、カラムツイストインターリーブを行い、そのカラムツイストインターリーブ後のLDPC符号を、デマルチプレクサ２５に供給する。
【００７２】
すなわち、LDPC符号は、後述するマッピング部２６において、そのLDPC符号の2ビット以上の符号ビットを、直交変調の１つのシンボルにマッピングして送信される。
【００７３】
カラムツイストインターリーバ２４では、LDPC符号化部２１で用いられる検査行列の任意の１行にある1に対応するLDPC符号の複数の符号ビットが、１つのシンボルにマッピングされないように、パリティインターリーバ２３からのLDPC符号の符号ビットを並び替える並び替え処理として、例えば、後述するようなカラムツイストインターリーブが行われる。
【００７４】
デマルチプレクサ２５は、カラムツイストインターリーバ２４からのLDPC符号について、シンボルにマッピングされるLDPC符号の２以上の符号ビットの位置を入れ替える入れ替え処理を行うことで、AWGNに対する耐性を強化したLDPC符号を得て、マッピング部２６に供給する。
【００７５】
マッピング部２６は、デマルチプレクサ２５からのLDPC符号の２ビット以上の符号ビットを、直交変調部２７で行われる直交変調（多値変調）の変調方式で定める各信号点にマッピングする。
【００７６】
すなわち、マッピング部２６は、デマルチプレクサ２５からのLDPC符号を、搬送波と同相のI成分を表すI軸と、搬送波と直交するQ成分を表すQ軸とで規定されるIQ平面（IQコンスタレーション）上の、変調方式で定める信号点が表すシンボル（シンボル値）にシンボル化する。
【００７７】
ここで、直交変調部２７で行われる直交変調の変調方式としては、例えば、DVB-Tの規格に規定されている変調方式を含む変調方式、すなわち、例えば、QPSK(Quadrature Phase Shift Keying)や、16QAM(Quadrature Amplitude Modulation)，64QAM，256QAM，1024QAM，4096QAM等がある。直交変調部２７において、いずれの変調方式による直交変調が行われるかは、例えば、送信装置１１のオペレータの操作に従って、あらかじめ設定される。なお、直交変調部２７では、その他、例えば、4PAM(Pulse Amplitude Modulation)その他の直交変調を行うことが可能である。
【００７８】
マッピング部２６で得られたシンボルは、直交変調部２７に供給される。
【００７９】
直交変調部２７は、マッピング部２６からのシンボルに従い、搬送波の直交変調を行い、その結果得られる変調信号を送信する。
【００８０】
次に、図９は、図８のLDPC符号化部２１でLDPC符号化に用いられる検査行列Hを示している。
【００８１】
検査行列Hは、LDGM(Low-Density Generation Matrix )構造になっており、LDPC符号の符号ビットのうちの、情報ビットに対応する部分の情報行列HAと、パリティビットに対応するパリティ行列HTとによって、式H＝[HA｜HT］（情報行列HAの要素を左側の要素とし、パリティ行列HTの要素を右側の要素とする行列）で表すことができる。
【００８２】
ここで、１個のLDPC符号（１符号語）の符号ビットのうちの情報ビットのビット数と、パリティビットのビット数を、それぞれ、情報長Kと、パリティ長Mというとともに、１個のLDPC符号の符号ビットのビット数を、符号長N(=K+M)という。
【００８３】
ある符号長NのLDPC符号についての情報長Kとパリティ長Mは、符号化率によって決まる。また、検査行列Hは、行×列がM×Nの行列となる。そして、情報行列HAは、M×Kの行列となり、パリティ行列HTは、M×Mの行列となる。
【００８４】
図１０は、DVB-S.2の規格に規定されているLDPC符号の検査行列Hのパリティ行列HTを示している。
【００８５】
DVB-S.2の規格に規定されているLDPC符号の検査行列Hのパリティ行列HTは、図１０に示すように、1の要素が、いわば階段状に並ぶ階段構造になっている。パリティ行列HTの行重みは、１行目については１で、残りの全ての行については２になっている。また、列重みは、最後の１列については１で、残りの全ての列で２になっている。
【００８６】
以上のように、パリティ行列HTが階段構造になっている検査行列HのLDPC符号は、その検査行列Hを用いて、容易に生成することができる。
【００８７】
すなわち、LDPC符号（１符号語）を、行ベクトルcで表すとともに、その行ベクトルを転置して得られる列ベクトルを、cTと表す。また、LDPC符号である行ベクトルcのうちの、情報ビットの部分を、行ベクトルAで表すとともに、パリティビットの部分を、行ベクトルTで表すこととする。
【００８８】
ここで、この場合、行ベクトルcは、情報ビットとしての行ベクトルAと、パリティビットとしての行ベクトルTとによって、式c =[A|T]（行ベクトルAの要素を左側の要素とし、行ベクトルTの要素を右側の要素とする行ベクトル）で表すことができる。
【００８９】
検査行列Hと、LDPC符号としての行ベクトルc=[A|T]とは、式HcT=0を満たす必要があり、かかる式HcT=0を満たす行ベクトルc=[A|T]を構成するパリティビットとしての行ベクトルTは、検査行列H=[HA|HT]のパリティ行列HTが、図１０に示した階段構造になっている場合には、式HcT=0における列ベクトルHcTの１行目の要素から順に、各行の要素を０にしていくようにすることで、逐次的に求めることができる。
【００９０】
図１１は、DVB-S.2の規格に規定されているLDPC符号の検査行列Hと、列重みとを示している。
【００９１】
すなわち、図１１Ａは、DVB-S.2の規格に規定されているLDPC符号の検査行列Hを示している。
【００９２】
検査行列Hの１列目からのKX列については、列重みがXに、その後のK3列については、列重みが３に、その後のM-1列については、列重みが２に、最後の１列については、列重みが１に、それぞれなっている。
【００９３】
ここで、KX+K3+M-1+1は、符号長Nに等しい。
【００９４】
DVB-S.2の規格において、列数KX，K3、及びM（パリティ長）、並びに、列重みXは、図１１Ｂに示すように規定されている。
【００９５】
すなわち、図１１Ｂは、DVB-S.2の規格に規定されているLDPC符号の各符号化率についての、列数KX，K3、及びM、並びに、列重みXを示している。
【００９６】
DVB-S.2の規格では、64800ビットと16200ビットの符号長NのLDPC符号が規定されている。
【００９７】
そして、図１１Ｂに示すように、符号長Nが64800ビットのLDPC符号については、１１個の符号化率(nominal rate)1/4,1/3,2/5,1/2,3/5,2/3,3/4,4/5,5/6,8/9、及び9/10が規定されており、符号長Nが16200ビットのLDPC符号については、１０個の符号化率1/4,1/3,2/5,1/2,3/5,2/3,3/4,4/5,5/6、及び8/9が規定されている。
【００９８】
LDPC符号については、検査行列Hの列重みが大の列に対応する符号ビットほど、エラーレートが低いことが知られている。
【００９９】
図１１に示した、DVB-S.2の規格に規定されている検査行列Hでは、先頭側（左側）の列ほど、列重みが大の傾向にあり、したがって、その検査行列Hに対応するLDPC符号については、先頭の符号ビットほど、エラーに強く（エラーに対する耐性があり）、終わりの符号ビットほど、エラーに弱い傾向がある。
【０１００】
図１２は、図８の直交変調部２７で16QAMが行われる場合の、１６個のシンボル（に対応する信号点）のIQ平面上の配置を示している。
【０１０１】
すなわち、図１２Ａは、16QAMのシンボルを示している。
【０１０２】
16QAMでは、１シンボルは、４ビットを表し、１６(=24)個のシンボルが存在する。そして、１６個のシンボルは、IQ平面の原点を中心として、I方向×Q方向が４×４の正方形状となるように配置されている。
【０１０３】
いま、16QAMの１シンボルが表す４ビットを最上位ビットから順に、y0,y1,y2,y3と表すこととすると、マッピング部２６（図８）では、変調方式が16QAMの場合には、LDPC符号の符号ビットの４ビットは、その４ビットに一致する４ビットy0ないしy3のシンボルにマッピングされる。
【０１０４】
図１２Ｂは、16QAMのシンボルが表す４ビットy0ないしy3それぞれについてのビット境界を示している。
【０１０５】
ここで、ビットyi（図１２では、i=0,1,2,3）についてのビット境界とは、そのビットyiが0になっているシンボルと、1になっているシンボルとの境界を意味する。
【０１０６】
図１２Ｂに示すように、16QAMのシンボルが表す４ビットy0ないしy3のうちの最上位ビットy0については、IQ平面のQ軸の１箇所だけがビット境界となり、２番目（最上位ビットから２番目）のビットy1については、IQ平面のI軸の１箇所だけがビット境界となる。
【０１０７】
また、３番目のビットy2については、４×４個のシンボルのうちの、左から１列目と２列目との間、及び３列目と４列目との間の２箇所が、ビット境界となる。
【０１０８】
さらに、４番目のビットy3については、４×４個のシンボルのうちの、上から１行目と２行目との間、及び３行目と４行目との間の２箇所が、ビット境界となる。
【０１０９】
シンボルが表すビットyiは、ビット境界から離れているシンボルが多いほど、誤りにくく、ビット境界に近いシンボルが多いほど、誤りやすい。
【０１１０】
いま、誤りにくい（エラーに強い）ビットを、「強いビット」というとともに、誤りやすい（エラーに弱い）ビットを、「弱いビット」ということとすると、16QAMのシンボルが表す４ビットy0ないしy3については、最上位ビットy0、及び２番目のビットy1が強いビットになっており、３番目のビットy2、及び４番目のビットy3が弱いビットになっている。
【０１１１】
図１３ないし図１５は、図８の直交変調部２７で64QAMが行われる場合の、６４個のシンボル（に対応する信号点）のIQ平面上の配置を示している。
【０１１２】
64QAMでは、１シンボルは、６ビットを表し、６４(=26)個のシンボルが存在する。そして、６４個のシンボルは、IQ平面の原点を中心として、I方向×Q方向が８×８の正方形状となるように配置されている。
【０１１３】
いま、64QAMの１シンボルが表す６ビットを最上位ビットから順に、y0,y1,y2,y3,y4,y5と表すこととすると、マッピング部２６（図８）では、変調方式が64QAMの場合には、LDPC符号の符号ビットの６ビットは、その６ビットに一致する６ビットy0ないしy5のシンボルにマッピングされる。
【０１１４】
ここで、図１３は、64QAMのシンボルが表す６ビットy0ないしy5のうちの、最上位ビットy0と、２番目のビットy1それぞれについてのビット境界を、図１４は、３番目のビットy2と、４番目のビットy3それぞれについてのビット境界を、図１５は、５番目のビットy4と、６番目のビットy5それぞれについてのビット境界を、それぞれ示している。
【０１１５】
図１３に示すように、最上位ビットy0と、２番目のビットy1それぞれについてのビット境界は、１箇所になっている。また、図１４に示すように、３番目のビットy2と、４番目のビットy3それぞれについてのビット境界は、２箇所になっており、図１５に示すように、５番目のビットy4と、６番目のビットy5それぞれについてのビット境界は、４箇所になっている。
【０１１６】
したがって、64QAMのシンボルが表す６ビットy0ないしy5については、最上位ビットy0、及び２番目のビットy1が、強いビットになっており、３番目のビットy2、及び４番目のビットy3が、その次に強いビットになっている。そして、５番目のビットy4と、６番目のビットy5は、弱いビットになっている。
【０１１７】
図１２、さらには、図１３ないし図１５から、直交変調のシンボルのビットについては、上位ビットが強いビットとなり、下位ビットが弱いビットになる傾向があることが分かる。
【０１１８】
ここで、図１１で説明したように、LDPC符号化部２１（図８）が出力するLDPC符号については、エラーに強い符号ビットと、エラーに弱い符号ビットがある。
【０１１９】
また、図１２ないし図１５で説明したように、直交変調部２７で行われる直交変調のシンボルのビットについては、強いビットと弱いビットがある。
【０１２０】
したがって、LDPC符号の、エラーに弱い符号ビットを、直交変調のシンボルの、弱いビットに割り当てるマッピングが行われると、全体として、エラーに対する耐性が低下する。
【０１２１】
そこで、LDPC符号の、エラーに弱い符号ビットを、直交変調のシンボルの、強いビットに割り当てるマッピングが行われるように、LDPC符号の符号ビットをインターリーブするインターリーバが提案されている。
【０１２２】
図８のデマルチプレクサ２５は、そのインターリーバの処理を行う。
【０１２３】
図１６は、図８のデマルチプレクサ２５の処理を説明する図である。
【０１２４】
すなわち、図１６Ａは、デマルチプレクサ２５の機能的な構成例を示している。
【０１２５】
デマルチプレクサ２５は、メモリ３１及び入れ替え部３２から構成される。
【０１２６】
メモリ３１には、LDPC符号が供給される。
【０１２７】
メモリ３１は、ロウ(row)（横）方向にmbビットを記憶するとともに、カラム(column)（縦）方向にN/(mb)ビットを記憶する記憶容量を有し、そこに供給されるLDPC符号の符号ビットを、カラム方向に書き込み、ロウ方向に読み出して、入れ替え部３２に供給する。
【０１２８】
ここで、mは、１シンボルにマッピングされるLDPC符号の符号ビットのビット数を表し、bは所定の正の整数で、mを整数倍するのに用いられる倍数である。また、N（＝情報長K＋パリティ長M）は、上述したように、LDPC符号の符号長を表す。
【０１２９】
図１６Ａは、変調方式が64QAMである場合のデマルチプレクサ２５の構成例を示しており、したがって、１シンボルにマッピングされるLDPC符号の符号ビットのビット数mは、６ビットである。
【０１３０】
また、図１６Ａでは、倍数bは1になっており、したがって、メモリ３１は、カラム方向×ロウ方向がN/(6×1)×(6×1)ビットの記憶容量を有する。
【０１３１】
ここで、メモリ３１の、ロウ方向が1ビットの、カラム方向に延びる記憶領域を、以下、適宜、カラムという。図１６Ａでは、メモリ３１は、６(=6×1)個のカラムから構成される。
【０１３２】
デマルチプレクサ２５では、LDPC符号の符号ビットを、メモリ３１を構成するカラムの上から下方向（カラム方向）に書き込むことが、左から右方向のカラムに向かって行われる。
【０１３３】
そして、符号ビットの書き込みが、最も右のカラムの一番下まで終了すると、メモリ３１を構成するすべてのカラムの１行目から、ロウ方向に、６ビット（mbビット）単位で、符号ビットが読み出され、入れ替え部３２に供給される。
【０１３４】
入れ替え部３２は、メモリ３１からの６ビットの符号ビットの位置を入れ替える入れ替え処理を行い、その結果得られる６ビットを、64QAMの１シンボルを表す６ビットy0,y1,y2,y3,y4,y5として出力する。
【０１３５】
すなわち、メモリ３１からロウ方向に読み出された６ビットの符号ビットを、最上位ビットから順に、b0,b1,b2,b3,b4,b5と表すこととすると、図１１で説明した列重みの関係で、ビットb0の方向にある符号ビットは、エラーに強い符号ビットになっており、ビットb5の方向にある符号ビットは、エラーに弱い符号ビットになっている。
【０１３６】
入れ替え部３２では、メモリ３１からの６ビットの符号ビットb0ないしb5のうちの、エラーに弱い符号ビットが、64QAMの１シンボルを表す６ビットy0ないしy5のうちの、強いビットに割り当てられるように、メモリ３１からの６ビットの符号ビットb0ないしb5の位置を入れ替える入れ替え処理を行う。
【０１３７】
ここで、メモリ３１からの６ビットの符号ビットb0ないしb5をどのように入れ替えて、64QAMの１シンボルを表す６ビットy0ないしy5のそれぞれに割り当てるかの入れ替え方式としては、各社から、様々な方式が提案されている。
【０１３８】
図１６Ｂは、第１の入れ替え方式を、図１６Ｃは、第２の入れ替え方式を、図１６Ｄは、第３の入れ替え方式を、それぞれ示している。
【０１３９】
図１６Ｂないし図１６Ｄにおいて（後述する図１７においても同様）、ビットbiとyjとを結ぶ線分は、符号ビットbiを、シンボルのビットyjに割り当てる（ビットyjの位置に入れ替える）ことを意味する。
【０１４０】
図１６Ｂの第１の入れ替え方式としては、３種類のうちのいずれか１つを採用することが提案されており、図１６Ｃの第２の入れ替え方式としては、２種類のうちのいずれか１つを採用することが提案されている。
【０１４１】
図１６Ｄの第３の入れ替え方式としては、６種類を順番に選択して用いることが提案されている。
【０１４２】
図１７は、変調方式が64QAMであり（したがって、１シンボルにマッピングされるLDPC符号の符号ビットのビット数mは、図１６と同様に６ビットである）、かつ、倍数bが2の場合のデマルチプレクサ２５の構成例と、第４の入れ替え方式を示している。
【０１４３】
倍数bが2である場合、メモリ３１は、カラム方向×ロウ方向がN/(6×2)×(6×2)ビットの記憶容量を有し、１２(=6×2)個のカラムから構成される。
【０１４４】
図１７Ａは、メモリ３１へのLDPC符号の書き込み順を示している。
【０１４５】
デマルチプレクサ２５では、図１６で説明したように、LDPC符号の符号ビットを、メモリ３１を構成するカラムの上から下方向（カラム方向）に書き込むことが、左から右方向のカラムに向かって行われる。
【０１４６】
そして、符号ビットの書き込みが、最も右のカラムの一番下まで終了すると、メモリ３１を構成するすべてのカラムの１行目から、ロウ方向に、１２ビット（mbビット）単位で、符号ビットが読み出され、入れ替え部３２に供給される。
【０１４７】
入れ替え部３２は、メモリ３１からの１２ビットの符号ビットの位置を、第４の入れ替え方式で入れ替える入れ替え処理を行い、その結果得られる１２ビットを、64QAMの２シンボル（b個のシンボル）を表す１２ビット、つまり、64QAMの１シンボルを表す６ビットy0,y1,y2,y3,y4,y5と、次の１シンボルを表す６ビットy0,y1,y2,y3,y4,y5として出力する。
【０１４８】
ここで、図１７Ｂは、図１７Ａの入れ替え部３２による入れ替え処理の第４の入れ替え方式を示している。
【０１４９】
なお、どのような入れ替え方式が最適であるか、つまり、AWGN通信路でのエラーレートを最も良くするかは、LDPC符号の符号化率等によって異なる。
【０１５０】
次に、図１８ないし図２０を参照して、図８のパリティインターリーバ２３によるパリティインターリーブについて説明する。
【０１５１】
図１８は、LDPC符号の検査行列のタナーグラフ（の一部）を示している。
【０１５２】
チェックノードは、図１８に示すように、そのチェックノードに繋がっているバリアブルノード（に対応する符号ビット）の２個等の複数が同時にイレージャ等のエラーになると、そのチェックノードに繋がっている全バリアブルノードに、値が0である確率と1である確率とが等確率のメッセージを戻す。このため、同一のチェックノードに繋がっている複数のバリアブルノードが同時にイレージャ等になると、復号の性能が劣化する。
【０１５３】
ところで、図８のLDPC符号化部２１が出力する、DVB-S.2の規格に規定されているLDPC符号は、IRA符号であり、検査行列Hのパリティ行列HTは、図１０に示したように、階段構造になっている。
【０１５４】
図１９は、階段構造になっているパリティ行列HTと、そのパリティ行列HTに対応するタナーグラフを示している。
【０１５５】
すなわち、図１９Ａは、階段構造になっているパリティ行列HTを示しており、図１９Ｂは、図１９Ａのパリティ行列HTに対応するタナーグラフを示している。
【０１５６】
パリティ行列HTが階段構造になっている場合、そのパリティ行列HTのタナーグラフにおいて、LDPC符号の、パリティ行列HTの値が1になっている要素の列に対応する、隣接する符号ビット（パリティビット）を用いてメッセージが求められるバリアブルノードは、同一のチェックノードに繋がっている。
【０１５７】
したがって、バースト誤りやイレージャ等によって、上述の隣接するパリティビットが同時にエラーとなると、そのエラーとなった複数のパリティビットそれぞれに対応する複数のバリアブルノード（パリティビットを用いてメッセージを求めるバリアブルノード）に繋がっているチェックノードは、値が0である確率と1である確率とが等確率のメッセージを、そのチェックノードに繋がっているバリアブルノードに戻すため、復号の性能が劣化する。そして、バースト長（バーストによってエラーとなるビット数）が大である場合には、復号の性能は、さらに劣化する。
【０１５８】
そこで、パリティインターリーバ２３（図８）は、上述した復号の性能の劣化を防止するため、LDPC符号化部２１からの、LDPC符号のパリティビットを、他のパリティビットの位置にインターリーブするパリティインターリーブを行う。
【０１５９】
図２０は、図８のパリティインターリーバ２３が行うパリティインターリーブ後のLDPC符号に対応する検査行列Hのパリティ行列HTを示している。
【０１６０】
ここで、LDPC符号化部２１が出力する、DVB-S.2の規格に規定されているLDPC符号に対応する検査行列Hの情報行列HAは、巡回構造になっている。
【０１６１】
巡回構造とは、ある列が、他の列をサイクリックしたものと一致している構造をいい、例えば、P列ごとに、そのP列の各行の1の位置が、そのP列の最初の列を、パリティ長Mを除算して得られる値qに比例する値だけ、列方向にサイクリックシフトした位置になっている構造も含まれる。以下、適宜、巡回構造におけるP列を、巡回構造の単位の列数という。
【０１６２】
LDPC符号化部２１が出力する、DVB-S.2の規格に規定されているLDPC符号としては、図１１で説明したように、符号長Nが64800ビットと16200ビットとの、２種類のLDPC符号がある。
【０１６３】
いま、符号長Nが64800ビットと16200ビットの２種類のLDPC符号のうちの、符号長Nが64800ビットのLDPC符号に注目すると、その符号長Nが64800ビットのLDPC符号の符号化率は、図１１で説明したように、１１個ある。
【０１６４】
この１１個の符号化率それぞれの、符号長Nが64800ビットのLDPC符号については、いずれについても、DVB-S.2の規格では、巡回構造の単位の列数Pが、パリティ長Mの約数のうちの、1とMを除く約数の１つである360に規定されている。
【０１６５】
また、１１個の符号化率それぞれの、符号長Nが64800ビットのLDPC符号については、パリティ長Mは、符号化率によって異なる値qを用いて、式M=q×P=q×360で表される素数以外の値になっている。したがって、値qも、巡回構造の単位の列数Pと同様に、パリティ長Mの約数のうちの、1とMを除く約数の他の１つであり、パリティ長Mを、巡回構造の単位の列数Pで除算することにより得られる（パリティ長Mの約数であるP及びqの積は、パリティ長Mとなる）。
【０１６６】
パリティインターリーバ２３は、上述したように、情報長をKとし、また、0以上P未満の整数をxとするとともに、0以上q未満の整数をyとすると、パリティインターリーブとして、LDPC符号化部２１からのLDPC符号のK+1ないしK+M(=N)番目の符号ビットであるパリティビットのうちの、K+qx+y+1番目の符号ビットを、K+Py+x+1番目の符号ビットの位置にインターリーブする。
【０１６７】
このようなパリティインターリーブによれば、同一のチェックノードに繋がれるバリアブルノード（に対応するパリティビット）が、巡回構造の単位の列数P、すなわち、ここでは、360ビットだけ離れるので、バースト長が360ビット未満である場合には、同一のチェックノードに繋がっているバリアブルノードの複数が同時にエラーになる事態を避けることができ、その結果、バースト誤りに対する耐性を改善することができる。
【０１６８】
なお、K+qx+y+1番目の符号ビットを、K+Py+x+1番目の符号ビットの位置にインターリーブするパリティインターリーブ後のLDPC符号は、元の検査行列Hの、K+qx+y+1番目の列を、K+Py+x+1番目の列に置換する列置換を行って得られる検査行列（以下、変換検査行列ともいう）のLDPC符号に一致する。
【０１６９】
また、変換検査行列のパリティ行列には、図２０に示すように、P列（図２０では、360列）を単位とする擬似巡回構造が現れる。
【０１７０】
ここで、擬似巡回構造とは、一部を除く部分が巡回構造になっている構造を意味する。DVB-S.2の規格に規定されているLDPC符号の検査行列に対して、パリティインターリーブに相当する列置換を施して得られる変換検査行列は、その右隅部分の360行×360列の部分（後述するシフト行列）に、1の要素が１つだけ足らず（0の要素になっており）、そのために、（完全な）巡回構造ではなく、擬似巡回構造になっている。
【０１７１】
なお、図２０の変換検査行列は、元の検査行列Hに対して、パリティインターリーブに相当する列置換の他、変換検査行列が、後述する構成行列で構成されるようにするための行の置換（行置換）も施された行列になっている。
【０１７２】
次に、図２１ないし図２４を参照して、図８のカラムツイストインターリーバ２４による並び替え処理としてのカラムツイストインターリーブについて説明する。
【０１７３】
図８の送信装置１１では、周波数の利用効率の向上のために、上述したように、LDPC符号の符号ビットの２ビット以上を、１個のシンボルとして送信する。すなわち、例えば、符号ビットの２ビットを１個のシンボルとする場合には、変調方式として、例えば、QPSKが用いられ、符号ビットの４ビットを１個のシンボルとする場合には、変調方式として、例えば、16QAMが用いられる。
【０１７４】
このように、符号ビットの２ビット以上を、１個のシンボルとして送信する場合、あるシンボルに、イレージャ等が発生すると、そのシンボルの符号ビットは、すべてエラー（イレージャ）になる。
【０１７５】
したがって、復号の性能を向上させるために、同一のチェックノードに繋がっているバリアブルノード（に対応する符号ビット）の複数が同時にイレージャになる確率を低下させるには、１個のシンボルの符号ビットに対応するバリアブルノードが、同一のチェックノードに繋がることを避ける必要がある。
【０１７６】
一方、上述したように、LDPC符号化部２１が出力する、DVB-S.2の規格に規定されているLDPC符号の検査行列Hでは、情報行列HAが巡回構造を有し、パリティ行列HTが階段構造を有している。そして、図２０で説明したように、パリティインターリーブ後のLDPC符号の検査行列である変換検査行列では、パリティ行列にも巡回構造（正確には、上述したように、擬似巡回構造）が現れる。
【０１７７】
図２１は、変換検査行列を示している。
【０１７８】
すなわち、図２１Ａは、符号長Nが64800ビットで、符号化率(r)が3/4のLDPC符号の検査行列Hの変換検査行列を示している。
【０１７９】
図２１Ａでは、変換検査行列において、値が1になっている要素の位置が、点（・）で示されている。
【０１８０】
図２１Ｂは、図２１Ａの変換検査行列のLDPC符号、つまり、パリティインターリーブ後のLDPC符号を対象として、デマルチプレクサ２５（図８）が行う処理を示している。
【０１８１】
図２１Ｂでは、変調方式を16QAMとして、デマルチプレクサ２５のメモリ３１を構成する４カラムに、パリティインターリーブ後のLDPC符号の符号ビットが、カラム方向に書き込まれている。
【０１８２】
メモリ３１を構成する４カラムに、カラム方向に書き込まれた符号ビットは、ロウ方向に、４ビット単位で読み出され、１シンボルとなる。
【０１８３】
この場合、１シンボルとなる４ビットの符号ビットB0,B1,B2,B3は、図２１Ａの変換後検査行列の、任意の１行にある1に対応する符号ビットとなっていることがあり、この場合、その符号ビットB0,B1,B2,B3それぞれに対応するバリアブルノードは、同一のチェックノードに繋がっている。
【０１８４】
したがって、１シンボルの４ビットの符号ビットB0,B1,B2,B3が、変換後検査行列の任意の１行にある1に対応する符号ビットとなっている場合には、そのシンボルに、イレージャが発生すると、符号ビットB0,B1,B2,B3それぞれに対応するバリアブルノードが繋がっている同一のチェックノードにおいて、適切なメッセージを求めることができず、その結果、復号の性能が劣化する。
【０１８５】
符号化率が3/4以外の符号化率についても、同様に、同一のチェックノードに繋がっている複数のバリアブルノードに対応する複数の符号ビットが、16QAMの１個のシンボルとされることがある。
【０１８６】
そこで、カラムツイストインターリーバ２４は、変換検査行列の任意の１行にある1に対応する複数の符号ビットが、１個のシンボルにマッピングされないように、パリティインターリーバ２３からのパリティインターリーブ後のLDPC符号の符号ビットをインターリーブするカラムツイストインターリーブを行う。
【０１８７】
図２２は、カラムツイストインターリーブを説明する図である。
【０１８８】
すなわち、図２２は、デマルチプレクサ２５のメモリ３１（図１６、図１７）を示している。
【０１８９】
メモリ３１は、図１６で説明したように、カラム（縦）方向にmbビットを記憶するとともに、ロウ（横）方向にN/(mb)ビットを記憶する記憶容量を有し、mb個のカラムから構成される。そして、カラムツイストインターリーバ２４は、メモリ３１に対して、LDPC符号の符号ビットを、カラム方向に書き込み、ロウ方向に読み出すときの書き始めの位置を制御することで、カラムツイストインターリーブを行う。
【０１９０】
すなわち、カラムツイストインターリーバ２４では、複数のカラムそれぞれについて、符号ビットの書き込みを開始する書き始めの位置を、適宜変更することで、ロウ方向に読み出される、１シンボルとされる複数の符号ビットが、変換検査行列の任意の１行にある1に対応する符号ビットにならないようにする（検査行列の任意の１行にある1に対応する複数の符号ビットが、同一のシンボルに含まれないように、LDPC符号の符号ビットを並び替える）。
【０１９１】
ここで、図２２は、変調方式が16QAMであり、かつ、図１６で説明した倍数bが1である場合の、メモリ３１の構成例を示している。したがって、１シンボルにマッピングされるLDPC符号の符号ビットのビット数mは、４ビットであり、また、メモリ３１は、４(=mb)個のカラムで構成されている。
【０１９２】
カラムツイストインターリーバ２４は、（図１６のデマルチプレクサ２５に代わり）LDPC符号の符号ビットを、メモリ３１を構成する４個のカラムの上から下方向（カラム方向）に書き込むことを、左から右方向のカラムに向かって行う。
【０１９３】
そして、符号ビットの書き込みが、最も右のカラムまで終了すると、カラムツイストインターリーバ２４は、メモリ３１を構成するすべてのカラムの１行目から、ロウ方向に、４ビット（mbビット）単位で、符号ビットを読み出し、カラムツイストインターリーブ後のLDPC符号として、デマルチプレクサ２５の入れ替え部３２（図１６、図１７）に出力する。
【０１９４】
但し、カラムツイストインターリーバ２４では、各カラムの先頭（一番上）の位置のアドレスを0として、カラム方向の各位置のアドレスを、昇順の整数で表すこととすると、最も左のカラムについては、書き始めの位置を、アドレスが0の位置とし、（左から）２番目のカラムについては、書き始めの位置を、アドレスが2の位置とし、３番目のカラムについては、書き始めの位置を、アドレスが4の位置とし、４番目のカラムについては、書き始めの位置を、アドレスが7の位置とする。
【０１９５】
なお、書き始めの位置が、アドレスが0の位置以外の位置のカラムについては、符号ビットを、最も下の位置まで書き込んだ後は、先頭（アドレスが0の位置）に戻り、書き始めの位置の直前の位置までの書き込みが行われる。そして、その後、次（右）のカラムへの書き込みが行われる。
【０１９６】
以上のようなカラムツイストインターリーブを行うことにより、DVB-S.2の規格に規定されている、符号長Nが64800の全ての符号化率のLDPC符号について、同一のチェックノードに繋がっている複数のバリアブルノードに対応する複数の符号ビットが、16QAMの１個のシンボルとされること（同一のシンボルに含まれること）を回避することができ、その結果、イレージャのある通信路での復号の性能を向上させることができる。
【０１９７】
図２３は、DVB-S.2の規格に規定されている、符号長Nが64800の、１１個の符号化率それぞれのLDPC符号について、カラムツイストインターリーブに必要なメモリ３１のカラム数と、書き始めの位置のアドレスを、変調方式ごとに示している。
【０１９８】
デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１６の第１ないし第３の入れ替え方式のうちのいずれかが採用され、かつ、変調方式として、QPSKが採用される場合、１シンボルのビット数mは、２ビットであり、倍数bは1となる。
【０１９９】
この場合、図２３によれば、メモリ３１は、ロウ方向に2×1(=mb)ビットを記憶する２個のカラムを有し、カラム方向に64800/(2×1)ビットを記憶する。そして、メモリ３１の２個のカラムのうちの１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが2の位置と、それぞれされる。
【０２００】
また、デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１７の第４の入れ替え方式が採用され、かつ、変調方式として、QPSKが採用される場合、１シンボルのビット数mは、２ビットであり、倍数bは2となる。
【０２０１】
この場合、図２３によれば、メモリ３１は、ロウ方向に2×2ビットを記憶する４個のカラムを有し、カラム方向に64800/(2×2)ビットを記憶する。そして、メモリ３１の４個のカラムのうちの１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが2の位置と、３番目のカラムの書き始めの位置は、アドレスが4の位置と、４番目のカラムの書き始めの位置は、アドレスが7の位置と、それぞれされる。
【０２０２】
さらに、デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１６の第１ないし第３の入れ替え方式のうちのいずれかが採用され、かつ、変調方式として、16QAMが採用される場合、１シンボルのビット数mは、４ビットであり、倍数bは1となる。
【０２０３】
この場合、図２３によれば、メモリ３１は、ロウ方向に4×1ビットを記憶する４個のカラムを有し、カラム方向に64800/(4×1)ビットを記憶する。そして、メモリ３１の４個のカラムのうちの、１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが2の位置と、３番目のカラムの書き始めの位置は、アドレスが4の位置と、４番目のカラムの書き始めの位置は、アドレスが7の位置と、それぞれされる。
【０２０４】
また、デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１７の第４の入れ替え方式が採用され、かつ、変調方式として、16QAMが採用される場合、１シンボルのビット数mは、４ビットであり、倍数bは2となる。
【０２０５】
この場合、図２３によれば、メモリ３１は、ロウ方向に4×2ビットを記憶する８個のカラムを有し、カラム方向に64800/(4×2)ビットを記憶する。そして、メモリ３１の８個のカラムのうちの、１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが0の位置と、３番目のカラムの書き始めの位置は、アドレスが2の位置と、４番目のカラムの書き始めの位置は、アドレスが4の位置と、５番目のカラムの書き始めの位置は、アドレスが4の位置と、６番目のカラムの書き始めの位置は、アドレスが5の位置と、７番目のカラムの書き始めの位置は、アドレスが7の位置と、８番目のカラムの書き始めの位置は、アドレスが7の位置と、それぞれされる。
【０２０６】
さらに、デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１６の第１ないし第３の入れ替え方式のうちのいずれかが採用され、かつ、変調方式として、64QAMが採用される場合、１シンボルのビット数mは、６ビットであり、倍数bは1となる。
【０２０７】
この場合、図２３によれば、メモリ３１は、ロウ方向に6×1ビットを記憶する６個のカラムを有し、カラム方向に64800/(6×1)ビットを記憶する。そして、メモリ３１の６個のカラムのうちの、１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが2の位置と、３番目のカラムの書き始めの位置は、アドレスが5の位置と、４番目のカラムの書き始めの位置は、アドレスが9の位置と、５番目のカラムの書き始めの位置は、アドレスが10の位置と、６番目のカラムの書き始めの位置は、アドレスが13の位置と、それぞれされる。
【０２０８】
また、デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１７の第４の入れ替え方式が採用され、かつ、変調方式として、64QAMが採用される場合、１シンボルのビット数mは、６ビットであり、倍数bは2となる。
【０２０９】
この場合、図２３によれば、メモリ３１は、ロウ方向に6×2ビットを記憶する１２個のカラムを有し、カラム方向に64800/(6×2)ビットを記憶する。そして、メモリ３１の１２個のカラムのうちの、１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが0の位置と、３番目のカラムの書き始めの位置は、アドレスが2の位置と、４番目のカラムの書き始めの位置は、アドレスが2の位置と、５番目のカラムの書き始めの位置は、アドレスが3の位置と、６番目のカラムの書き始めの位置は、アドレスが4の位置と、７番目のカラムの書き始めの位置は、アドレスが4の位置と、８番目のカラムの書き始めの位置は、アドレスが5の位置と、９番目のカラムの書き始めの位置は、アドレスが5の位置と、１０番目のカラムの書き始めの位置は、アドレスが7の位置と、１１番目のカラムの書き始めの位置は、アドレスが8の位置と、１２番目のカラムの書き始めの位置は、アドレスが9の位置と、それぞれされる。
【０２１０】
さらに、デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１６の第１ないし第３の入れ替え方式のうちのいずれかが採用され、かつ、変調方式として、256QAMが採用される場合、１シンボルのビット数mは、８ビットであり、倍数bは1となる。
【０２１１】
この場合、図２３によれば、メモリ３１は、ロウ方向に8×1ビットを記憶する８個のカラムを有し、カラム方向に64800/(8×1)ビットを記憶する。そして、メモリ３１の８個のカラムのうちの、１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが0の位置と、３番目のカラムの書き始めの位置は、アドレスが2の位置と、４番目のカラムの書き始めの位置は、アドレスが4の位置と、５番目のカラムの書き始めの位置は、アドレスが4の位置と、６番目のカラムの書き始めの位置は、アドレスが5の位置と、７番目のカラムの書き始めの位置は、アドレスが7の位置と、８番目のカラムの書き始めの位置は、アドレスが7の位置と、それぞれされる。
【０２１２】
また、デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１７の第４の入れ替え方式が採用され、かつ、変調方式として、256QAMが採用される場合、１シンボルのビット数mは、８ビットであり、倍数bは2となる。
【０２１３】
この場合、図２３によれば、メモリ３１は、ロウ方向に8×2ビットを記憶する１６個のカラムを有し、カラム方向に64800/(8×2)ビットを記憶する。そして、メモリ３１の１６個のカラムのうちの、１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが2の位置と、３番目のカラムの書き始めの位置は、アドレスが2の位置と、４番目のカラムの書き始めの位置は、アドレスが2の位置と、５番目のカラムの書き始めの位置は、アドレスが2の位置と、６番目のカラムの書き始めの位置は、アドレスが3の位置と、７番目のカラムの書き始めの位置は、アドレスが7の位置と、８番目のカラムの書き始めの位置は、アドレスが15の位置と、９番目のカラムの書き始めの位置は、アドレスが16の位置と、１０番目のカラムの書き始めの位置は、アドレスが20の位置と、１１番目のカラムの書き始めの位置は、アドレスが22の位置と、１２番目のカラムの書き始めの位置は、アドレスが22の位置と、１３番目のカラムの書き始めの位置は、アドレスが27の位置と、１４番目のカラムの書き始めの位置は、アドレスが27の位置と、１５番目のカラムの書き始めの位置は、アドレスが28の位置と、１６番目のカラムの書き始めの位置は、アドレスが32の位置と、それぞれされる。
【０２１４】
さらに、デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１６の第１ないし第３の入れ替え方式のうちのいずれかが採用され、かつ、変調方式として、1024QAMが採用される場合、１シンボルのビット数mは、１０ビットであり、倍数bは1となる。
【０２１５】
この場合、図２３によれば、メモリ３１は、ロウ方向に10×1ビットを記憶する１０個のカラムを有し、カラム方向に64800/(10×1)ビットを記憶する。そして、メモリ３１の１０個のカラムのうちの、１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが3の位置と、３番目のカラムの書き始めの位置は、アドレスが6の位置と、４番目のカラムの書き始めの位置は、アドレスが8の位置と、５番目のカラムの書き始めの位置は、アドレスが11の位置と、６番目のカラムの書き始めの位置は、アドレスが13の位置と、７番目のカラムの書き始めの位置は、アドレスが15の位置と、８番目のカラムの書き始めの位置は、アドレスが17の位置と、９番目のカラムの書き始めの位置は、アドレスが18の位置と、１０番目のカラムの書き始めの位置は、アドレスが20の位置と、それぞれされる。
【０２１６】
また、デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１７の第４の入れ替え方式が採用され、かつ、変調方式として、1024QAMが採用される場合、１シンボルのビット数mは、１０ビットであり、倍数bは2となる。
【０２１７】
この場合、図２３によれば、メモリ３１は、ロウ方向に10×2ビットを記憶する２０個のカラムを有し、カラム方向に64800/(10×2)ビットを記憶する。そして、メモリ３１の２０個のカラムのうちの、１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが1の位置と、３番目のカラムの書き始めの位置は、アドレスが3の位置と、４番目のカラムの書き始めの位置は、アドレスが4の位置と、５番目のカラムの書き始めの位置は、アドレスが5の位置と、６番目のカラムの書き始めの位置は、アドレスが6の位置と、７番目のカラムの書き始めの位置は、アドレスが6の位置と、８番目のカラムの書き始めの位置は、アドレスが9の位置と、９番目のカラムの書き始めの位置は、アドレスが13の位置と、１０番目のカラムの書き始めの位置は、アドレスが14の位置と、１１番目のカラムの書き始めの位置は、アドレスが14の位置と、１２番目のカラムの書き始めの位置は、アドレスが16の位置と、１３番目のカラムの書き始めの位置は、アドレスが21の位置と、１４番目のカラムの書き始めの位置は、アドレスが21の位置と、１５番目のカラムの書き始めの位置は、アドレスが23の位置と、１６番目のカラムの書き始めの位置は、アドレスが25の位置と、１７番目のカラムの書き始めの位置は、アドレスが25の位置と、１８番目のカラムの書き始めの位置は、アドレスが26の位置と、１９番目のカラムの書き始めの位置は、アドレスが28の位置と、２０番目のカラムの書き始めの位置は、アドレスが30の位置と、それぞれされる。
【０２１８】
さらに、デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１６の第１ないし第３の入れ替え方式のうちのいずれかが採用され、かつ、変調方式として、4096QAMが採用される場合、１シンボルのビット数mは、１２ビットであり、倍数bは1となる。
【０２１９】
この場合、図２３によれば、メモリ３１は、ロウ方向に12×1ビットを記憶する１２個のカラムを有し、カラム方向に64800/(12×1)ビットを記憶する。そして、メモリ３１の１２個のカラムのうちの、１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが0の位置と、３番目のカラムの書き始めの位置は、アドレスが2の位置と、４番目のカラムの書き始めの位置は、アドレスが2の位置と、５番目のカラムの書き始めの位置は、アドレスが3の位置と、６番目のカラムの書き始めの位置は、アドレスが4の位置と、７番目のカラムの書き始めの位置は、アドレスが4の位置と、８番目のカラムの書き始めの位置は、アドレスが5の位置と、９番目のカラムの書き始めの位置は、アドレスが5の位置と、１０番目のカラムの書き始めの位置は、アドレスが7の位置と、１１番目のカラムの書き始めの位置は、アドレスが8の位置と、１２番目のカラムの書き始めの位置は、アドレスが9の位置と、それぞれされる。
【０２２０】
また、デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１７の第４の入れ替え方式が採用され、かつ、変調方式として、4096QAMが採用される場合、１シンボルのビット数mは、１２ビットであり、倍数bは2となる。
【０２２１】
この場合、図２３によれば、メモリ３１は、ロウ方向に12×2ビットを記憶する２４個のカラムを有し、カラム方向に64800/(12×2)ビットを記憶する。そして、メモリ３１の２４個のカラムのうちの、１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが5の位置と、３番目のカラムの書き始めの位置は、アドレスが8の位置と、４番目のカラムの書き始めの位置は、アドレスが8の位置と、５番目のカラムの書き始めの位置は、アドレスが8の位置と、６番目のカラムの書き始めの位置は、アドレスが8の位置と、７番目のカラムの書き始めの位置は、アドレスが10の位置と、８番目のカラムの書き始めの位置は、アドレスが10の位置と、９番目のカラムの書き始めの位置は、アドレスが10の位置と、１０番目のカラムの書き始めの位置は、アドレスが12の位置と、１１番目のカラムの書き始めの位置は、アドレスが13の位置と、１２番目のカラムの書き始めの位置は、アドレスが16の位置と、１３番目のカラムの書き始めの位置は、アドレスが17の位置と、１４番目のカラムの書き始めの位置は、アドレスが19の位置と、１５番目のカラムの書き始めの位置は、アドレスが21の位置と、１６番目のカラムの書き始めの位置は、アドレスが22の位置と、１７番目のカラムの書き始めの位置は、アドレスが23の位置と、１８番目のカラムの書き始めの位置は、アドレスが26の位置と、１９番目のカラムの書き始めの位置は、アドレスが37の位置と、２０番目のカラムの書き始めの位置は、アドレスが39の位置と、２１番目のカラムの書き始めの位置は、アドレスが40の位置と、２２番目のカラムの書き始めの位置は、アドレスが41の位置と、２３番目のカラムの書き始めの位置は、アドレスが41の位置と、２４番目のカラムの書き始めの位置は、アドレスが41の位置と、それぞれされる。
【０２２２】
図２４は、DVB-S.2の規格に規定されている、符号長Nが16200の、１０個の符号化率それぞれのLDPC符号について、カラムツイストインターリーブに必要なメモリ３１のカラム数と、書き始めの位置のアドレスを、変調方式ごとに示している。
【０２２３】
デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１６の第１ないし第３の入れ替え方式のうちのいずれかが採用され、かつ、変調方式として、QPSKが採用される場合、１シンボルのビット数mは、２ビットであり、倍数bは1となる。
【０２２４】
この場合、図２４によれば、メモリ３１は、ロウ方向に2×1ビットを記憶する２個のカラムを有し、カラム方向に16200/(2×1)ビットを記憶する。そして、メモリ３１の２個のカラムのうちの、１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが0の位置と、それぞれされる。
【０２２５】
さらに、デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１７の第４の入れ替え方式が採用され、かつ、変調方式として、QPSKが採用される場合、１シンボルのビット数mは、２ビットであり、倍数bは2となる。
【０２２６】
この場合、図２４によれば、メモリ３１は、ロウ方向に2×2ビットを記憶する４個のカラムを有し、カラム方向に16200/(2×2)ビットを記憶する。そして、メモリ３１の４個のカラムのうちの、１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが2の位置と、３番目のカラムの書き始めの位置は、アドレスが3の位置と、４番目のカラムの書き始めの位置は、アドレスが3の位置と、それぞれされる。
【０２２７】
また、デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１６の第１ないし第３の入れ替え方式のうちのいずれかが採用され、かつ、変調方式として、16QAMが採用される場合、１シンボルのビット数mは、４ビットであり、倍数bは1となる。
【０２２８】
この場合、図２４によれば、メモリ３１は、ロウ方向に4×1ビットを記憶する４個のカラムを有し、カラム方向に16200/(4×1)ビットを記憶する。そして、メモリ３１の４個のカラムのうちの、１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが2の位置と、３番目のカラムの書き始めの位置は、アドレスが3の位置と、４番目のカラムの書き始めの位置は、アドレスが3の位置と、それぞれされる。
【０２２９】
さらに、デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１７の第４の入れ替え方式が採用され、かつ、変調方式として、16QAMが採用される場合、１シンボルのビット数mは、４ビットであり、倍数bは2となる。
【０２３０】
この場合、図２４によれば、メモリ３１は、ロウ方向に4×2ビットを記憶する８個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶する。そして、メモリ３１の８個のカラムのうちの、１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが0の位置と、３番目のカラムの書き始めの位置は、アドレスが0の位置と、４番目のカラムの書き始めの位置は、アドレスが1の位置と、５番目のカラムの書き始めの位置は、アドレスが7の位置と、６番目のカラムの書き始めの位置は、アドレスが20の位置と、７番目のカラムの書き始めの位置は、アドレスが20の位置と、８番目のカラムの書き始めの位置は、アドレスが21の位置と、それぞれされる。
【０２３１】
また、デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１６の第１ないし第３の入れ替え方式のうちのいずれかが採用され、かつ、変調方式として、64QAMが採用される場合、１シンボルのビット数mは、６ビットであり、倍数bは1となる。
【０２３２】
この場合、図２４によれば、メモリ３１は、ロウ方向に6×1ビットを記憶する６個のカラムを有し、カラム方向に16200/(6×1)ビットを記憶する。そして、メモリ３１の６個のカラムのうちの、１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが0の位置と、３番目のカラムの書き始めの位置は、アドレスが2の位置と、４番目のカラムの書き始めの位置は、アドレスが3の位置と、５番目のカラムの書き始めの位置は、アドレスが7の位置と、６番目のカラムの書き始めの位置は、アドレスが7の位置と、それぞれされる。
【０２３３】
さらに、デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１７の第４の入れ替え方式が採用され、かつ、変調方式として、64QAMが採用される場合、１シンボルのビット数mは、６ビットであり、倍数bは2となる。
【０２３４】
この場合、図２４によれば、メモリ３１は、ロウ方向に6×2ビットを記憶する１２個のカラムを有し、カラム方向に16200/(6×2)ビットを記憶する。そして、メモリ３１の１２個のカラムのうちの、１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが0の位置と、３番目のカラムの書き始めの位置は、アドレスが0の位置と、４番目のカラムの書き始めの位置は、アドレスが2の位置と、５番目のカラムの書き始めの位置は、アドレスが2の位置と、６番目のカラムの書き始めの位置は、アドレスが2の位置と、７番目のカラムの書き始めの位置は、アドレスが3の位置と、８番目のカラムの書き始めの位置は、アドレスが3の位置と、９番目のカラムの書き始めの位置は、アドレスが3の位置と、１０番目のカラムの書き始めの位置は、アドレスが6の位置と、１１番目のカラムの書き始めの位置は、アドレスが7の位置と、１２番目のカラムの書き始めの位置は、アドレスが7の位置と、それぞれされる。
【０２３５】
また、デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１６の第１ないし第３の入れ替え方式のうちのいずれかが採用され、かつ、変調方式として、256QAMが採用される場合、１シンボルのビット数mは、８ビットであり、倍数bは1となる。
【０２３６】
この場合、図２４によれば、メモリ３１は、ロウ方向に8×1ビットを記憶する８個のカラムを有し、カラム方向に16200/(8×1)ビットを記憶する。そして、メモリ３１の８個のカラムのうちの、１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが0の位置と、３番目のカラムの書き始めの位置は、アドレスが0の位置と、４番目のカラムの書き始めの位置は、アドレスが1の位置と、５番目のカラムの書き始めの位置は、アドレスが7の位置と、６番目のカラムの書き始めの位置は、アドレスが20の位置と、７番目のカラムの書き始めの位置は、アドレスが20の位置と、８番目のカラムの書き始めの位置は、アドレスが21の位置と、それぞれされる。
【０２３７】
さらに、デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１６の第１ないし第３の入れ替え方式のうちのいずれかが採用され、かつ、変調方式として、1024QAMが採用される場合、１シンボルのビット数mは、１０ビットであり、倍数bは1となる。
【０２３８】
この場合、図２４によれば、メモリ３１は、ロウ方向に10×1ビットを記憶する１０個のカラムを有し、カラム方向に16200/(10×1)ビットを記憶する。そして、メモリ３１の１０個のカラムのうちの、１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが1の位置と、３番目のカラムの書き始めの位置は、アドレスが2の位置と、４番目のカラムの書き始めの位置は、アドレスが2の位置と、５番目のカラムの書き始めの位置は、アドレスが3の位置と、６番目のカラムの書き始めの位置は、アドレスが3の位置と、７番目のカラムの書き始めの位置は、アドレスが4の位置と、８番目のカラムの書き始めの位置は、アドレスが4の位置と、９番目のカラムの書き始めの位置は、アドレスが5の位置と、１０番目のカラムの書き始めの位置は、アドレスが7の位置と、それぞれされる。
【０２３９】
また、デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１７の第４の入れ替え方式が採用され、かつ、変調方式として、1024QAMが採用される場合、１シンボルのビット数mは、１０ビットであり、倍数bは2となる。
【０２４０】
この場合、図２４によれば、メモリ３１は、ロウ方向に10×2ビットを記憶する２０個のカラムを有し、カラム方向に16200/(10×2)ビットを記憶する。そして、メモリ３１の２０個のカラムのうちの、１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが0の位置と、３番目のカラムの書き始めの位置は、アドレスが0の位置と、４番目のカラムの書き始めの位置は、アドレスが2の位置と、５番目のカラムの書き始めの位置は、アドレスが2の位置と、６番目のカラムの書き始めの位置は、アドレスが2の位置と、７番目のカラムの書き始めの位置は、アドレスが2の位置と、８番目のカラムの書き始めの位置は、アドレスが2の位置と、９番目のカラムの書き始めの位置は、アドレスが5の位置と、１０番目のカラムの書き始めの位置は、アドレスが5の位置と、１１番目のカラムの書き始めの位置は、アドレスが5の位置と、１２番目のカラムの書き始めの位置は、アドレスが5の位置と、１３番目のカラムの書き始めの位置は、アドレスが5の位置と、１４番目のカラムの書き始めの位置は、アドレスが7の位置と、１５番目のカラムの書き始めの位置は、アドレスが7の位置と、１６番目のカラムの書き始めの位置は、アドレスが7の位置と、１７番目のカラムの書き始めの位置は、アドレスが7の位置と、１８番目のカラムの書き始めの位置は、アドレスが8の位置と、１９番目のカラムの書き始めの位置は、アドレスが8の位置と、２０番目のカラムの書き始めの位置は、アドレスが10の位置と、それぞれされる。
【０２４１】
さらに、デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１６の第１ないし第３の入れ替え方式のうちのいずれかが採用され、かつ、変調方式として、4096QAMが採用される場合、１シンボルのビット数mは、１２ビットであり、倍数bは1となる。
【０２４２】
この場合、図２４によれば、メモリ３１は、ロウ方向に12×1ビットを記憶する１２個のカラムを有し、カラム方向に16200/(12×1)ビットを記憶する。そして、メモリ３１の１２個のカラムのうちの、１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが0の位置と、３番目のカラムの書き始めの位置は、アドレスが0の位置と、４番目のカラムの書き始めの位置は、アドレスが2の位置と、５番目のカラムの書き始めの位置は、アドレスが2の位置と、６番目のカラムの書き始めの位置は、アドレスが2の位置と、７番目のカラムの書き始めの位置は、アドレスが3の位置と、８番目のカラムの書き始めの位置は、アドレスが3の位置と、９番目のカラムの書き始めの位置は、アドレスが3の位置と、１０番目のカラムの書き始めの位置は、アドレスが6の位置と、１１番目のカラムの書き始めの位置は、アドレスが7の位置と、１２番目のカラムの書き始めの位置は、アドレスが7の位置と、それぞれされる。
【０２４３】
また、デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１７の第４の入れ替え方式が採用され、かつ、変調方式として、4096QAMが採用される場合、１シンボルのビット数mは、１２ビットであり、倍数bは2となる。
【０２４４】
この場合、図２４によれば、メモリ３１は、ロウ方向に12×2ビットを記憶する２４個のカラムを有し、カラム方向に16200/(12×2)ビットを記憶する。そして、メモリ３１の２４個のカラムのうちの、１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが0の位置と、３番目のカラムの書き始めの位置は、アドレスが0の位置と、４番目のカラムの書き始めの位置は、アドレスが0の位置と、５番目のカラムの書き始めの位置は、アドレスが0の位置と、６番目のカラムの書き始めの位置は、アドレスが0の位置と、７番目のカラムの書き始めの位置は、アドレスが0の位置と、８番目のカラムの書き始めの位置は、アドレスが1の位置と、９番目のカラムの書き始めの位置は、アドレスが1の位置と、１０番目のカラムの書き始めの位置は、アドレスが1の位置と、１１番目のカラムの書き始めの位置は、アドレスが2の位置と、１２番目のカラムの書き始めの位置は、アドレスが2の位置と、１３番目のカラムの書き始めの位置は、アドレスが2の位置と、１４番目のカラムの書き始めの位置は、アドレスが3の位置と、１５番目のカラムの書き始めの位置は、アドレスが7の位置と、１６番目のカラムの書き始めの位置は、アドレスが9の位置と、１７番目のカラムの書き始めの位置は、アドレスが9の位置と、１８番目のカラムの書き始めの位置は、アドレスが9の位置と、１９番目のカラムの書き始めの位置は、アドレスが10の位置と、２０番目のカラムの書き始めの位置は、アドレスが10の位置と、２１番目のカラムの書き始めの位置は、アドレスが10の位置と、２２番目のカラムの書き始めの位置は、アドレスが10の位置と、２３番目のカラムの書き始めの位置は、アドレスが10の位置と、２４番目のカラムの書き始めの位置は、アドレスが11の位置と、それぞれされる。
【０２４５】
次に、図２５のフローチャートを参照して、図８の送信装置１１で行われる送信処理について説明する。
【０２４６】
LDPC符号化部２１は、そこに、対象データが供給されるのを待って、ステップＳ１０１において、対象データを、LDPC符号に符号化し、そのLDPC符号を、ビットインターリーバ２２に供給して、処理は、ステップＳ１０２に進む。
【０２４７】
ビットインターリーバ２２では、ステップＳ１０２において、LDPC符号化部２１からのLDPC符号を対象として、ビットインターリーブが行われ、そのビットインターリーブ後のLDPC符号が、マッピング部２６に供給されて、処理は、ステップＳ１０３に進む。
【０２４８】
すなわち、ステップＳ１０２では、ビットインターリーバ２２において、バリティインターリーバ２３が、LDPC符号化部２１からのLDPC符号を対象として、パリティインターリーブを行い、そのパリティインターリーブ後のLDPC符号を、カラムツイストインターリーバ２４に供給する。
【０２４９】
カラムツイストインターリーバ２４は、パリティインターリーバ２３からのLDPC符号を対象として、カラムツイストインターリーブを行い、デマルチプレクサ２５は、カラムツイストインターリーバ２４によるカラムツイストインターリーブ後のLDPC符号を対象として、入れ替え処理を行う。そして、入れ替え処理後のLDPC符号は、デマルチプレクサ２５から、マッピング部２６に供給される。
【０２５０】
マッピング部２６は、ステップＳ１０３において、デマルチプレクサ２５からのLDPC符号のmビットの符号ビットを、直交変調部２７で行われる直交変調の変調方式で定める信号点が表すシンボルにマッピングし、直交変調部２７に供給して、処理は、ステップＳ１０４に進む。
【０２５１】
直交変調部２７は、ステップＳ１０４において、マッピング部２６からのシンボルに従い、搬送波の直交変調を行って、処理は、ステップＳ１０５に進み、直交変調の結果得られる変調信号を送信して、処理を終了する。
【０２５２】
なお、図２５の送信処理は繰り返し行われる。
【０２５３】
以上のように、パリティインターリーブや、カラムツイストインターリーブを行うことで、LDPC符号の複数の符号ビットを１個のシンボルとして送信する場合の、イレージャやバースト誤りに対する耐性を向上させることができる。
【０２５４】
ここで、図８では、説明の便宜のため、パリティインターリーブを行うブロックであるパリティインターリーバ２３と、カラムツイストインターリーブを行うブロックであるカラムツイストインターリーバ２４とを、別個に構成するようにしたが、パリティインターリーバ２３とカラムツイストインターリーバ２４とは、一体的に構成することができる。
【０２５５】
すなわち、パリティインターリーブと、カラムツイストインターリーブとは、いずれも、メモリに対する符号ビットの書き込み、及び読み出しによって行うことができ、符号ビットの書き込みを行うアドレス（書き込みアドレス）を、符号ビットの読み出しを行うアドレス（読み出しアドレス）に変換する行列によって表すことができる。
【０２５６】
したがって、パリティインターリーブを表す行列と、カラムツイストインターリーブを表す行列とを乗算して得られる行列を求めておけば、その行列によって、符号ビットを変換することで、パリティインターリーブを行い、さらに、そのパリティインターリーブ後のLDPC符号をカラムツイストインターリーブした結果を得ることができる。
【０２５７】
また、パリティインターリーバ２３とカラムツイストインターリーバ２４に加えて、デマルチプレクサ２５も、一体的に構成することが可能である。
【０２５８】
すなわち、デマルチプレクサ２５で行われる入れ替え処理も、LDPC符号を記憶するメモリ３１の書き込みアドレスを、読み出しアドレスに変換する行列によって表すことができる。
【０２５９】
したがって、パリティインターリーブを表す行列、カラムツイストインターリーブを表す行列、及び、入れ替え処理を表す行列を乗算して得られる行列を求めておけば、その行列によって、パリティインターリーブ、カラムツイストインターリーブ、及び、入れ替え処理を、一括して行うことができる。
【０２６０】
なお、パリティインターリーブと、カラムツイストインターリーブとについては、そのうちのいずれか一方だけを行うようにすることが可能である。
【０２６１】
次に、図２６ないし図２８を参照して、図８の送信装置１１について行った、エラーレート(bit error rate)を計測するシミュレーションについて説明する。
【０２６２】
シミュレーションは、D/Uが0dBのフラッタ(flutter)がある通信路を採用して行った。
【０２６３】
図２６は、シミュレーションで採用した通信路のモデルを示している。
【０２６４】
すなわち、図２６Ａは、シミュレーションで採用したフラッタのモデルを示している。
【０２６５】
また、図２６Ｂは、図２６Ａのモデルで表されるフラッタがある通信路のモデルを示している。
【０２６６】
なお、図２６Ｂにおいて、Hは、図２６Ａのフラッタのモデルを表す。また、図２６Ｂにおいて、Nは、ICI(Inter Carrier Interference)を表し、シミュレーションでは、そのパワーの期待値E[N2]を、AWGNで近似した。
【０２６７】
図２７及び図２８は、シミュレーションで得られたエラーレートと、フラッタのドップラ周波数fdとの関係を示している。
【０２６８】
なお、図２７は、変調方式が16QAMで、符号化率(r)が(3/4)で、入れ替え方式が第１の入れ替え方式である場合の、エラーレートとドップラ周波数fdとの関係を示している。また、図２８は、変調方式が64QAMで、符号化率(r)が(5/6)で、入れ替え方式が第１の入れ替え方式である場合の、エラーレートとドップラ周波数fdとの関係を示している。
【０２６９】
さらに、図２７及び図２８において、太線は、パリティインターリーブ、カラムツイストインターリーブ、及び、入れ替え処理のすべてを行った場合の、エラーレートとドップラ周波数fdとの関係を示しており、細線は、パリティインターリーブ、カラムツイストインターリーブ、及び、入れ替え処理のうちの、入れ替え処理だけを行った場合の、エラーレートとドップラ周波数fdとの関係を示している。
【０２７０】
図２７及び図２８のいずれにおいても、パリティインターリーブ、カラムツイストインターリーブ、及び、入れ替え処理のすべてを行った場合の方が、入れ替え処理だけを行った場合よりも、エラーレートが向上する（小さくなる）ことが分かる。
【０２７１】
次に、図２９は、図７の受信装置１２の構成例を示すブロック図である。
【０２７２】
図２９において、受信装置１２は、送信装置１１（図７）からの変調信号を受信するデータ処理装置であり、直交復調部５１、デマッピング部５２、デインターリーバ５３、及びLDPC復号部５６から構成される。
【０２７３】
直交復調部５１は、送信装置１１からの変調信号を受信し、直交復調を行って、その結果得られるシンボル(I及びQ軸方向それぞれの値）を、デマッピング部５２に供給する。
【０２７４】
デマッピング部５２は、直交復調部５１からのシンボルを、LDPC符号の符号ビットにするデマッピングを行い、デインターリーバ５３に供給する。
【０２７５】
デインターリーバ５３は、デマルチプレクサ(DEMUX)５４、及びカラムツイストデインターリーバ５５から構成され、デマッピング部５２からのLDPC符号の符号ビットのデインターリーブを行う。
【０２７６】
すなわち、デマルチプレクサ５４は、デマッピング部５２からのLDPC符号を対象として、図８のデマルチプレクサ２５が行う入れ替え処理に対応する逆入れ替え処理（入れ替え処理の逆の処理）、すなわち、入れ替え処理によって入れ替えられた符号ビットの位置を元の位置に戻す逆入れ替え処理を行い、その結果得られるLDPC符号を、カラムツイストデインターリーバ５５に供給する。
【０２７７】
カラムツイストデインターリーバ５５は、デマルチプレクサ５４からのLDPC符号を対象として、図８のカラムツイストインターリーバ２４が行う並び替え処理としてのカラムツイストインターリーブに対応するカラムツイストデインターリーブ（カラムツイストインターリーブの逆の処理）、すなわち、並び替え処理としてのカラムツイストインターリーブによって並びが変更されたLDPC符号の符号ビットを、元の並びに戻す逆並び替え処理としての、例えば、カラムツイストデインターリーブを行う。
【０２７８】
具体的には、カラムツイストデインターリーバ５５は、図２２等に示したメモリ３１と同様に構成される、デインターリーブ用のメモリに対して、LDPC符号の符号ビットを書き込み、さらに読み出すことで、カラムツイストデインターリーブを行う。
【０２７９】
但し、カラムツイストデインターリーバ５５では、符号ビットの書き込みは、メモリ３１からの符号ビットの読み出し時の読み出しアドレスを、書き込みアドレスとして用いて、デインターリーブ用のメモリのロウ方向に行われる。また、符号ビットの読み出しは、メモリ３１への符号ビットの書き込み時の書き込みアドレスを、読み出しアドレスとして用いて、デインターリーブ用のメモリのカラム方向に行われる。
【０２８０】
カラムツイストデインターリーブの結果得られるLDPC符号は、カラムツイストデインターリーバ５５からLDPC復号部５６に供給される。
【０２８１】
ここで、デマッピング部５２から、デインターリーバ５３に供給されるLDPC符号には、パリティインターリーブ、カラムツイストインターリーブ、及び入れ替え処理が、その順番で施されているが、デインターリーバ５３では、入れ替え処理に対応する逆入れ替え処理、及び、カラムツイストインターリーブに対応するカラムツイストデインターリーブしか行われず、したがって、パリティインターリーブに対応するパリティデインターリーブ（パリティインターリーブの逆の処理）、すなわち、パリティインターリーブによって並びが変更されたLDPC符号の符号ビットを、元の並びに戻すパリティデインターリーブは、行われない。
【０２８２】
したがって、デインターリーバ５３（のカラムツイストデインターリーバ５５）から、LDPC復号部５６には、逆入れ替え処理、及び、カラムツイストデインターリーブが行われ、かつ、パリティデインターリーブが行われていないLDPC符号が供給される。
【０２８３】
LDPC復号部５６は、デインターリーバ５３からのLDPC符号のLDPC復号を、図８のLDPC符号化部２１がLDPC符号化に用いた検査行列Hに対して、パリティインターリーブに相当する列置換を少なくとも行って得られる変換検査行列を用いて行い、その結果得られるデータを、対象データの復号結果として出力する。
【０２８４】
図３０は、図２９の受信装置１２が行う受信処理を説明するフローチャートである。
【０２８５】
直交復調部５１は、ステップＳ１１１において、送信装置１１からの変調信号を受信して、処理は、ステップＳ１１２に進み、その変調信号の直交復調を行う。直交復調部５１は、直交復調の結果得られるシンボルを、デマッピング部５２に供給して、処理は、ステップＳ１１２からステップＳ１１３に進む。
【０２８６】
ステップＳ１１３では、デマッピング部５２は、直交復調部５１からのシンボルを、LDPC符号の符号ビットにするデマッピングを行い、デインターリーバ５３に供給して、処理は、ステップＳ１１４に進む。
【０２８７】
ステップＳ１１４では、デインターリーバ５３は、デマッピング部５２からのLDPC符号の符号ビットのデインターリーブを行って、処理は、ステップＳ１１５に進む。
【０２８８】
すなわち、ステップＳ１１４では、デインターリーバ５３において、デマルチプレクサ５４が、デマッピング部５２からのLDPC符号を対象として、逆入れ替え処理を行い、その結果得られるLDPC符号を、カラムツイストデインターリーバ５５に供給する。
【０２８９】
カラムツイストデインターリーバ５５は、デマルチプレクサ５４からのLDPC符号を対象として、カラムツイストデインターリーブを行い、その結果得られるLDPC符号を、LDPC復号部５６に供給する。
【０２９０】
ステップＳ１１５では、LDPC復号部５６が、カラムツイストデインターリーバ５５からのLDPC符号のLDPC復号を、図８のLDPC符号化部２１がLDPC符号化に用いた検査行列Hに対して、パリティインターリーブに相当する列置換を少なくとも行って得られる変換検査行列を用いて行い、その結果得られるデータを、対象データの復号結果として出力して、処理は終了する。
【０２９１】
なお、図３０の受信処理は、繰り返し行われる。
【０２９２】
また、図２９でも、図８の場合と同様に、説明の便宜のため、逆入れ替え処理を行うデマルチプレクサ５４と、カラムツイストデインターリーブを行うカラムツイストデインターリーバ５５とを、別個に構成するようにしたが、デマルチプレクサ５４とカラムツイストデインターリーバ５５とは、一体的に構成することができる。
【０２９３】
さらに、図８の送信装置１１において、カラムツイストインターリーブを行わない場合には、図２９の受信装置１２において、カラムツイストデインターリーバ５５は、設ける必要がない。
【０２９４】
次に、図２９のLDPC復号部５６で行われるLDPC復号について、さらに説明する。
【０２９５】
図２９のLDPC復号部５６では、上述したように、カラムツイストデインターリーバ５５からの、逆入れ替え処理、及び、カラムツイストデインターリーブが行われ、かつ、パリティデインターリーブが行われていないLDPC符号のLDPC復号が、図８のLDPC符号化部２１がLDPC符号化に用いた検査行列Hに対して、パリティインターリーブに相当する列置換を少なくとも行って得られる変換検査行列を用いて行われる。
【０２９６】
ここで、LDPC復号を、変換検査行列を用いて行うことで、回路規模を抑制しつつ、動作周波数を十分実現可能な範囲に抑えることが可能となるLDPC復号が先に提案されている（例えば、特開2004-343170号公報を参照）。
【０２９７】
そこで、まず、図３１ないし図３４を参照して、先に提案されている、変換検査行列を用いたLDPC復号について説明する。
【０２９８】
図３１は、符号長Nが90で、符号化率が2/3のLDPC符号の検査行列Hの例を示している。
【０２９９】
なお、図３１では（後述する図３２及び図３３においても同様）、0を、ピリオド(.)で表現している。
【０３００】
図３１の検査行列Hでは、パリティ行列が階段構造になっている。
【０３０１】
図３２は、図３１の検査行列Hに、式（８）の行置換と、式（９）の列置換を施して得られる検査行列H'を示している。
【０３０２】
行置換:6s+t+1行目→5t+s+1行目
・・・（８）
【０３０３】
列置換:6x+y+61列目→5y+x+61列目
・・・（９）
【０３０４】
但し、式（８）及び（９）において、s，t，x，yは、それぞれ、０≦s＜５，０≦t＜６，０≦x＜５，０≦t＜６の範囲の整数である。
【０３０５】
式（８）の行置換によれば、６で割って余りが１になる１，７，１３，１９，２５行目を、それぞれ、１，２，３，４，５行目に、６で割って余りが２になる２，８，１４，２０，２６行目を、それぞれ、６，７，８，９，１０行目に、という具合に置換が行われる。
【０３０６】
また、式（９）の列置換によれば、６１列目以降（パリティ行列）に対して、６で割って余りが１になる６１，６７，７３，７９，８５列目を、それぞれ、６１，６２，６３，６４，６５列目に、６で割って余りが２になる６２，６８，７４，８０，８６列目を、それぞれ、６６，６７，６８，６９，７０列目に、という具合に置換が行われる。
【０３０７】
このようにして、図３１の検査行列Hに対して、行と列の置換を行って得られた行列(matrix)が、図３２の検査行列H'である。
【０３０８】
ここで、検査行列Hの行置換を行っても、LDPC符号の符号ビットの並びには影響しない。
【０３０９】
また、式（９）の列置換は、上述の、K+qx+y+1番目の符号ビットを、K+Py+x+1番目の符号ビットの位置にインターリーブするパリティインターリーブの、情報長Kを60と、巡回構造の単位の列数Pを5と、パリティ長M（ここでは、30）の約数q(=M/P)を６と、それぞれしたときのパリティインターリーブに相当する。
【０３１０】
図３２の検査行列（以下、適宜、置換検査行列という）H'に対して、図３１の検査行列（以下、適宜、元の検査行列という）HのLDPC符号に、式（９）と同一の置換を行ったものを乗じると、０ベクトルが出力される。すなわち、元の検査行列HのLDPC符号（１符号語）としての行ベクトルcに、式（９）の列置換を施して得られる行ベクトルをc'と表すこととすると、検査行列の性質から、HcTは、０ベクトルとなるから、H'c'Tも、当然、０ベクトルとなる。
【０３１１】
以上から、図３２の変換検査行列H'は、元の検査行列HのLDPC符号cに、式（９）の列置換を行って得られるLDPC符号c'の検査行列になっている。
【０３１２】
したがって、元の検査行列HのLDPC符号cに、式（９）の列置換を行い、その列置換後のLDPC符号c'を、図３２の変換検査行列H'を用いて復号（LDPC復号）し、その復号結果に、式（９）の列置換の逆置換を施すことで、元の検査行列HのLDPC符号を、その検査行列Hを用いて復号する場合と同様の復号結果を得ることができる。
【０３１３】
図３３は、５×５の行列の単位に間隔を空けた、図３２の変換検査行列H'を示している。
【０３１４】
図３３においては、変換検査行列H'は、５×５の単位行列、その単位行列の１のうち１個以上が０になった行列（以下、適宜、準単位行列という）、単位行列または準単位行列をサイクリックシフト(cyclic shift)した行列（以下、適宜、シフト行列という）、単位行列、準単位行列、またはシフト行列のうちの２以上の和（以下、適宜、和行列という）、５×５の０行列の組合わせで表されている。
【０３１５】
図３３の変換検査行列H'は、５×５の単位行列、準単位行列、シフト行列、和行列、０行列で構成されているということができる。そこで、変換検査行列H'を構成する、これらの５×５の行列を、以下、適宜、構成行列という。
【０３１６】
P×Pの構成行列で表される検査行列で表されるLDPC符号の復号には、チェックノード演算、及びバリアブルノード演算を、P個同時に行うアーキテクチャ(architecture)を用いることができる。
【０３１７】
図３４は、そのような復号を行う復号装置の構成例を示すブロック図である。
【０３１８】
すなわち、図３４は、図３１の元の検査行列Hに対して、少なくとも、式（９）の列置換を行って得られる図３３の変換検査行列H'を用いて、LDPC符号の復号を行う復号装置の構成例を示している。
【０３１９】
図３４の復号装置は、６つのFIFO３００1ないし３００6からなる枝データ格納用メモリ３００、FIFO３００1ないし３００6を選択するセレクタ３０１、チェックノード計算部３０２、２つのサイクリックシフト回路３０３及び３０８、１８個のFIFO３０４1ないし３０４18からなる枝データ格納用メモリ３０４、FIFO３０４1ないし３０４18を選択するセレクタ３０５、受信情報を格納する受信データ用メモリ３０６、バリアブルノード計算部３０７、復号語計算部３０９、受信データ並べ替え部３１０、復号データ並べ替え部３１１からなる。
【０３２０】
まず、枝データ格納用メモリ３００と３０４へのデータの格納方法について説明する。
【０３２１】
枝データ格納用メモリ３００は、図３３の変換検査行列H'の行数３０を構成行列の行数５で除算した数である６つのFIFO３００1ないし３００6から構成されている。FIFO３００y（ｙ＝１，２，・・・，６）は、複数の段数の記憶領域からなり、各段数の記憶領域には、構成行列の行数及び列数である５つの枝に対応するメッセージを同時に読み出しもしくは書き込むことができるようになっている。また、FIFO３００yの記憶領域の段数は、図３３の変換検査行列の行方向の１の数（ハミング重み）の最大数である９になっている。
【０３２２】
FIFO３００1には、図３３の変換検査行列H'の第１行目から第５行目までの１の位置に対応するデータ（バリアブルノードからのメッセージvi）が、各行共に横方向に詰めた形に（０を無視した形で）格納される。すなわち、第ｊ行第ｉ列を、(j,i)と表すこととすると、FIFO３００1の第１段の記憶領域には、変換検査行列H'の(1,1)から(5,5)の５×５の単位行列の１の位置に対応するデータが格納される。第２段の記憶領域には、変換検査行列H'の(1,21)から(5,25)のシフト行列（５×５の単位行列を右方向に３つだけサイクリックシフトしたシフト行列）の１の位置に対応するデータが格納される。第３から第８段の記憶領域も同様に、変換検査行列H'と対応付けてデータが格納される。そして、第９段の記憶領域には、変換検査行列H'の(1,86)から(5,90)のシフト行列（５×５の単位行列のうちの１行目の１を０に置き換えて１つだけ左にサイクリックシフトしたシフト行列）の１の位置に対応するデータが格納される。
【０３２３】
FIFO３００2には、図３３の変換検査行列H'の第６行目から第１０行目までの１の位置に対応するデータが格納される。すなわち、FIFO３００2の第１段の記憶領域には、変換検査行列H'の(6,1)から(10,5)の和行列（５×５の単位行列を右に１つだけサイクリックシフトした第１のシフト行列と、右に２つだけサイクリックシフトした第２のシフト行列の和である和行列）を構成する第１のシフト行列の１の位置に対応するデータが格納される。また、第２段の記憶領域には、変換検査行列H'の(6,1)から(10,5)の和行列を構成する第２のシフト行列の１の位置に対応するデータが格納される。
【０３２４】
すなわち、重みが２以上の構成行列については、その構成行列を、重みが１であるP×Pの単位行列、その要素である１のうち１個以上が０になった準単位行列、又は単位行列もしくは準単位行列をサイクリックシフトしたシフト行列のうちの複数の和の形で表現したときの、その重みが１の単位行列、準単位行列、又はシフト行列の１の位置に対応するデータ（単位行列、準単位行列、又はシフト行列に属する枝に対応するメッセージ）は、同一アドレス（FIFO３００1ないし３００6のうちの同一のFIFO）に格納される。
【０３２５】
以下、第３から第９段の記憶領域についても、変換検査行列H'に対応付けてデータが格納される。
【０３２６】
FIFO３００3ないし３００6も同様に変換検査行列H'に対応付けてデータを格納する。
【０３２７】
枝データ格納用メモリ３０４は、変換検査行列H'の列数９０を、構成行列の列数である５で割った１８個のFIFO３０４1ないし３０４18から構成されている。FIFO３０４x（ｘ＝１，２，・・・，１８）は、複数の段数の記憶領域からなり、各段の記憶領域には、変換構成行列H'の行数及び列数である５つの枝に対応するメッセージを同時に読み出しもしくは書き込むことができるようになっている。
【０３２８】
FIFO３０４1には、図３３の変換検査行列H'の第１列目から第５列目までの１の位置に対応するデータ（チェックノードからのメッセージuj）が、各列共に縦方向に詰めた形に（０を無視した形で）格納される。すなわち、FIFO３０４1の第１段の記憶領域には、変換検査行列H'の(1,1)から(5,5)の５×５の単位行列の１の位置に対応するデータが格納される。第２段の記憶領域には、変換検査行列H'の(6,1)から(10,5)の和行列（５×５の単位行列を右に１つだけサイクリックシフトした第１のシフト行列と、右に２つだけサイクリックシフトした第２のシフト行列との和である和行列）を構成する第１のシフト行列の１の位置に対応するデータが格納される。また、第３段の記憶領域には、変換検査行列H'の(6,1)から(10,5)の和行列を構成する第２のシフト行列の１の位置に対応するデータが格納される。
【０３２９】
すなわち、重みが２以上の構成行列については、その構成行列を、重みが１であるP×Pの単位行列、その要素である１のうち１個以上が０になった準単位行列、又は単位行列もしくは準単位行列をサイクリックシフトしたシフト行列のうちの複数の和の形で表現したときの、その重みが１の単位行列、準単位行列、又はシフト行列の１の位置に対応するデータ（単位行列、準単位行列、又はシフト行列に属する枝に対応するメッセージ）は、同一アドレス（FIFO３０４1ないし３０４18のうちの同一のFIFO）に格納される。
【０３３０】
以下、第４及び第５段の記憶領域についても、変換検査行列H'に対応付けて、データが格納される。このFIFO３０４1の記憶領域の段数は、変換検査行列H'の第１列から第５列における行方向の１の数（ハミング重み）の最大数である５になっている。
【０３３１】
FIFO３０４2と３０４3も同様に変換検査行列H'に対応付けてデータを格納し、それぞれの長さ（段数）は、５である。FIFO３０４4ないし３０４12も同様に、変換検査行列H'に対応付けてデータを格納し、それぞれの長さは３である。FIFO３０４13ないし３０４18も同様に、変換検査行列H'に対応付けてデータを格納し、それぞれの長さは２である。
【０３３２】
次に、図３４の復号装置の動作について説明する。
【０３３３】
枝データ格納用メモリ３００は、６つのFIFO３００1ないし３００6からなり、前段のサイクリックシフト回路３０８から供給される５つのメッセージD311が、変換検査行列H'どの行に属するかの情報（Matrixデータ）D312に従って、データを格納するFIFOを、FIFO３００1ないし３００6の中から選び、選んだFIFOに５つのメッセージD311をまとめて順番に格納していく。また、枝データ格納用メモリ３００は、データを読み出す際には、FIFO３００1から５つのメッセージD3001を順番に読み出し、次段のセレクタ３０１に供給する。枝データ格納用メモリ３００は、FIFO３００1からのメッセージの読み出しの終了後、FIFO３００2ないし３００6からも、順番に、メッセージを読み出し、セレクタ３０１に供給する。
【０３３４】
セレクタ３０１は、セレクト信号D301に従って、FIFO３００1ないし３００6のうちの、現在データが読み出されているFIFOからの５つのメッセージを選択し、メッセージD302として、チェックノード計算部３０２に供給する。
【０３３５】
チェックノード計算部３０２は、５つのチェックノード計算器３０２1ないし３０２5からなり、セレクタ３０１を通して供給されるメッセージD302(D3021ないしD3025)（式（７）のメッセージvi）を用いて、式（７）に従ってチェックノード演算を行い、そのチェックノード演算の結果得られる５つのメッセージD303(D3031ないしD3035)（式（７）のメッセージuj)をサイクリックシフト回路３０３に供給する。
【０３３６】
サイクリックシフト回路３０３は、チェックノード計算部３０２で求められた５つのメッセージD3031ないしD3035を、対応する枝が変換検査行列H'において元となる単位行列を幾つサイクリックシフトしたものであるかの情報（Matrixデータ）D305を元にサイクリックシフトし、その結果をメッセージD304として、枝データ格納用メモリ３０４に供給する。
【０３３７】
枝データ格納用メモリ３０４は、１８個のFIFO３０４1ないし３０４18からなり、前段のサイクリックシフト回路３０３から供給される５つのメッセージD304が変換検査行列H'のどの行に属するかの情報D305に従って、データを格納するFIFOを、FIFO３０４1ないし３０４18の中から選び、選んだFIFOに５つのメッセージD304をまとめて順番に格納していく。また、枝データ格納用メモリ３０４は、データを読み出す際には、FIFO３０４1から５つのメッセージD3061を順番に読み出し、次段のセレクタ３０５に供給する。枝データ格納用メモリ３０４は、FIFO３０４1からのデータの読み出しの終了後、FIFO３０４2ないし３０４18からも、順番に、メッセージを読み出し、セレクタ３０５に供給する。
【０３３８】
セレクタ３０５は、セレクト信号D307に従って、FIFO３０４1ないし３０４18のうちの、現在データが読み出されているFIFOからの５つのメッセージを選択し、メッセージD308として、バリアブルノード計算部３０７と復号語計算部３０９に供給する。
【０３３９】
一方、受信データ並べ替え部３１０は、通信路を通して受信したLDPC符号D313を、式（９）の列置換を行うことにより並べ替え、受信データD314として、受信データ用メモリ３０６に供給する。受信データ用メモリ３０６は、受信データ並べ替え部３１０から供給される受信データD314から、受信LLR（対数尤度比）を計算して記憶し、その受信LLRを５個ずつまとめて受信値D309として、バリアブルノード計算部３０７と復号語計算部３０９に供給する。
【０３４０】
バリアブルノード計算部３０７は、５つのバリアブルノード計算器３０７1ないし３０７5からなり、セレクタ３０５を通して供給されるメッセージD308(D3081ないしD3085)（式（１）のメッセージuj）と、受信データ用メモリ３０６から供給される５つの受信値D309（式（１）の受信値u0i）を用いて、式（１）に従ってバリアブルノード演算を行い、その演算の結果得られるメッセージD310(D3101ないしD3105)（式（１）のメッセージvi）を、サイクリックシフト回路３０８に供給する。
【０３４１】
サイクリックシフト回路３０８は、バリアブルノード計算部３０７で計算されたメッセージD3101ないしD3105を、対応する枝が変換検査行列H'において元となる単位行列を幾つサイクリックシフトしたものであるかの情報を元にサイクリックシフトし、その結果をメッセージD311として、枝データ格納用メモリ３００に供給する。
【０３４２】
以上の動作を１巡することで、LDPC符号の１回の復号を行うことができる。図３４の復号装置は、所定の回数だけLDPC符号を復号した後、復号語計算部３０９及び復号データ並べ替え部３１１において、最終的な復号結果を求めて出力する。
【０３４３】
すなわち、復号語計算部３０９は、５つの復号語計算器３０９1ないし３０９5からなり、セレクタ３０５が出力する５つのメッセージD308(D3081ないしD3085)（式（５）のメッセージuj）と、受信データ用メモリ３０６から供給される５つの受信値D309（式（５）の受信値u0i）を用い、複数回の復号の最終段として、式（５）に基づいて、復号結果（復号語）を計算して、その結果得られる復号データD315を、復号データ並べ替え部３１１に供給する。
【０３４４】
復号データ並べ替え部３１１は、復号語計算部３０９から供給される復号データD315を対象に、式（９）の列置換の逆置換を行うことにより、その順序を並べ替え、最終的な復号結果D316として出力する。
【０３４５】
以上のように、検査行列（元の検査行列）に対して、行置換と列置換のうちの一方又は両方を施し、P×Pの単位行列、その要素の１のうち１個以上が０になった準単位行列、単位行列もしくは準単位行列をサイクリックシフトしたシフト行列、単位行列、準単位行列、もしくはシフト行列の複数の和である和行列、P×Pの０行列の組合せ、つまり、構成行列の組み合わせで表すことができる検査行列（変換検査行列）に変換することで、LDPC符号の復号を、チェックノード演算とバリアブルノード演算をP個同時に行うアーキテクチャ(architecture)を採用することが可能となり、これにより、ノード演算を、P個同時に行うことで動作周波数を実現可能な範囲に抑えて、多数の繰り返し復号を行うことができる。
【０３４６】
図２９の受信装置１２を構成するLDPC復号部５６は、図３４の復号装置と同様に、チェックノード演算とバリアブルノード演算をP個同時に行うことで、LDPC復号を行うようになっている。
【０３４７】
すなわち、いま、説明を簡単にするために、図８の送信装置１１を構成するLDPC符号化部２１が出力するLDPC符号の検査行列が、例えば、図３１に示した、パリティ行列が階段構造になっている検査行列Hであるとすると、送信装置１１のパリティインターリーバ２３では、K+qx+y+1番目の符号ビットを、K+Py+x+1番目の符号ビットの位置にインターリーブするパリティインターリーブが、情報長Kを60に、巡回構造の単位の列数Pを5に、パリティ長Mの約数q(=M/P)を６に、それぞれして行われる。
【０３４８】
このパリティインターリーブは、上述したように、式（９）の列置換に相当するから、LDPC復号部５６では、式（９）の列置換を行う必要がない。
【０３４９】
このため、図２９の受信装置１２では、上述したように、カラムツイストデインターリーバ５５から、LDPC復号部５６に対して、パリティデインターリーブが行われていないLDPC符号、つまり、式（９）の列置換が行われた状態のLDPC符号が供給され、LDPC復号部５６では、式（９）の列置換を行わないことを除けば、図３４の復号装置と同様の処理が行われる。
【０３５０】
すなわち、図３５は、図２９のLDPC復号部５６の構成例を示している。
【０３５１】
図３５において、LDPC復号部５６は、図３４の受信データ並べ替え部３１０が設けられていないことを除けば、図３４の復号装置と同様に構成されており、式（９）の列置換が行われないことを除いて、図３４の復号装置と同様の処理を行うため、その説明は省略する。
【０３５２】
以上のように、LDPC復号部５６は、受信データ並べ替え部３１０を設けずに構成することができるので、図３４の復号装置よりも、規模を削減することができる。
【０３５３】
なお、図３１ないし図３５では、説明を簡単にするために、LDPC符号の符号長Nを90と、情報長Kを60と、巡回構造の単位の列数（構成行列の行数及び列数）Pを5と、パリティ長Mの約数q(=M/P)を６と、それぞれしたが、符号長N、情報長K、巡回構造の単位の列数P、及び約数q(=M/P)のそれぞれは、上述した値に限定されるものではない。
【０３５４】
すなわち、図８の送信装置１１において、LDPC符号化部２１が出力するのは、例えば、符号長Nを64800と、情報長KをN-Pq(=N-M)と、巡回構造の単位の列数Pを360と、約数qをM/Pと、それぞれするLDPC符号であるが、図３５のLDPC復号部５６は、そのようなLDPC符号を対象として、チェックノード演算とバリアブルノード演算をP個同時に行うことで、LDPC復号を行う場合にも適用可能である。
【０３５５】
次に、図３６は、図７の送信装置１１の他の構成例を示している。
【０３５６】
なお、図中、図８の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【０３５７】
図３６の送信装置１１は、LDPC符号化部２１、ビットインターリーバ２２、マッピング部２６、及び直交変調部２７を有する点で、図８の場合と共通する。
【０３５８】
また、図３６の送信装置１１は、ローテッテッドコンスタレーション部（以下、RC部ともいう）５０１が新たに設けられている点で、図８の場合と相違する。
【０３５９】
RC部５０１は、マッピング部２６から出力されるシンボルに、ローテッテッドコンスタレーション(Rotated Constellation)処理（以下、RC処理ともいう）を施し、その結果得られるシンボルを、直交変調部２７に出力する。
【０３６０】
ここで、RC処理については、例えば、国際公開第05/032021号パンフレットに、モジュレーションダイバーシチ技術として記載されている。
【０３６１】
図３７は、図３６のRC部５０１の構成例を示している。
【０３６２】
図３７において、RC部５０１は、位相回転部５１１、IQ分離部５１２、バッファ５１３及び５１４、インターリーバ５１５、並びに、合成部５１６から構成され、マッピング部２６から供給されるシンボルに、RC処理を施す。
【０３６３】
すなわち、位相回転部５１１は、マッピング部２６（図３６）からの、IQ平面上のシンボル（IQ平面上の信号点にマッピングされたシンボル）の位相を、所定の角度だけ回転し、位相の回転後のシンボル（以下、回転シンボルともいう）を、IQ分離部５１２に供給する。
【０３６４】
IQ分離部５１２は、位相回転部５１１からの回転シンボルのI成分とQ成分を分離し、I成分を、バッファ５１３に供給するとともに、Q成分を、バッファ５１４に供給する。
【０３６５】
バッファ５１３は、IQ分離部５１２からの回転シンボルのI成分を一時記憶する。バッファ５１３に記憶されたI成分は、必要に応じて、インターリーバ５１５に供給される。
【０３６６】
一方、バッファ５１４は、IQ分離部５１２からの回転シンボルのQ成分を一時記憶する。バッファ５１４に記憶されたQ成分は、必要に応じて、インターリーバ５１５に供給される。
【０３６７】
インターリーバ５１５は、バッファ５１３からのI成分、及び、バッファ５１４からのQ成分のうちの少なくとも一方のインターリーブである成分インターリーブを行い、その成分インターリーブ後のI成分、及びQ成分を、合成部５１６に供給する。
【０３６８】
すなわち、ある回転シンボルに注目すると、インターリーバ５１５では、その注目する回転シンボル（注目シンボル）のI成分が、他の回転シンボルのQ成分とペアになり、注目シンボルのQ成分が、（さらに）他の回転シンボルのI成分とペアになるように、バッファ５１３からのI成分、及び、バッファ５１４からのQ成分のうちの少なくとも一方の成分インターリーブが行われる。
【０３６９】
そして、インターリーバ５１５は、成分インターリーブによってペアになったI成分とQ成分を、成分インターリーブ後のI成分とQ成分として、合成部５１６に供給する。
【０３７０】
合成部５１６は、インターリーバ５１５からの成分インターリーブ後のI成分とQ成分を合成し、そのI成分とQ成分からなるシンボル（以下、合成シンボルともいう）を出力する。
【０３７１】
合成部５１６が出力する合成シンボルは、直交変調部２７（図３６）に供給される。
【０３７２】
次に、図３８を参照して、RC処理について説明する。
【０３７３】
図３８は、図３６の直交変調部２７でQPSKが行われる場合の、４個のシンボルに対応する信号点SP1,SP2,SP3,SP4のIQ平面上の配置を示している。
【０３７４】
すなわち、図３８Ａは、QPSKの４個の信号点の配置を示している。
【０３７５】
QPSKでは、１シンボルは、２ビットを表し、４(=22)個（４種類）のシンボルが存在するため、IQ平面上には、その４個のシンボルに対応する４個の信号点SP1ないしSP4が存在する。
【０３７６】
４個の信号点SP1ないしSP4は、IQ平面の原点を中心（重心）とする正方形の４個の頂点の位置に、それぞれ配置されている。
【０３７７】
いま、信号点SPiに対応するシンボルを、シンボルSiと表すこととする(i=1,2,3,4)。
【０３７８】
QPSKのシンボルSiについては、シンボルS1のI成分とシンボルS4のI成分とが、値I+で一致しており、シンボルS2のI成分とシンボルS3のI成分とが、値I-で一致している。また、シンボルS1のQ成分とシンボルS2のQ成分とが、値Q+で一致しており、シンボルS3のQ成分とシンボルS4のQ成分とが、値Q-で一致している。
【０３７９】
RC処理では、位相回転部５１１において、上述のようなIQ平面上のシンボルSiの位相が、所定の角度（例えば、0度より大で45度より小の角度）だけ回転され（シンボルSiが原点を中心として回転され）、回転シンボルRSiとされる。
【０３８０】
図３８Ｂは、IQ平面上の回転シンボルRSiを示している。
【０３８１】
図３８Ｂにおいて、回転シンボルRS1のI成分とQ成分（以下、IQ成分ともいう）は、（I1,Q1)（I成分がI1で、Q成分がQ1）になっている。他の回転シンボルRSi(i=2,3,4)についても、同様に、IQ成分は、(Ii,Qi)になっている。
【０３８２】
そして、I成分Iiは、他のI成分Ii'（i≠i'）とは異なる値になっており、Q成分Qiも、他のQ成分Qi'とは異なる値になっている。
【０３８３】
RC処理では、インターリーバ５１５において、回転シンボルRSiのI成分Ii（又はQ成分Qi）が、他の回転シンボルRSjのQ成分Qj（又はI成分Ij）とペアになるように、成分インターリーブが行われる(j=1,2,3,4)。
【０３８４】
そして、合成部５１６において、成分インターリーブ後のI成分IiとQ成分Qjを有するシンボルが、合成シンボルとして出力される。
【０３８５】
いま、合成部５１６が出力する合成シンボルを、そのI成分IiとQ成分Qjとを用いて、合成シンボル（Ii,Qj)と表すこととすると、合成シンボル（Ii,Qj)のI成分Iiは、４つの値を取り得るし、Q成分Qjも、４つの値を取り得るので、RC処理によれば、直交変調部２７でQPSKが行われる場合には、16QAMのような変調が擬似的に行われることになる。
【０３８６】
すなわち、図３８Ｃは、合成シンボル（Ii,Qj)となり得るIQ平面上のシンボルを示している。
【０３８７】
合成シンボル（Ii,Qj)のI成分Iiは、４つの値I1,I2,I3,I4を取り得る。また、合成シンボル（Ii,Qj)のQ成分Qjは、４つの値Q1,Q2,Q3,Q4を取り得る。
【０３８８】
したがって、合成シンボル（Ii,Qj)は、I成分Iiの４つの値I1ないしI4と、Q成分Qjの４つの値Q1ないしQ4の組み合わせで表される（16QAMの）１６個のシンボルのうちのいずれかとなる。
【０３８９】
但し、合成シンボル（Ii,Qj)が得られる成分インターリーブの前の回転シンボルRSiは、IQ成分が、(I1,Q1)のシンボル、(I2,Q2)のシンボル、(I3,Q3)のシンボル、及び、(I4,Q4)のシンボルの４つのシンボルのうちのいずれかでしかあり得ない。
【０３９０】
以上のようなRC処理によれば、ある合成シンボルが、イレージャによって消失しても、他の合成シンボルから、イレージャによって消失した合成シンボルのI成分又はQ成分をI成分又はQ成分とする回転シンボルを復元することができる可能性が高くなり、エラーに対する耐性を向上させることができる。
【０３９１】
図３９及び図４０を参照して、RC処理によって、合成シンボルが消失しても、回転シンボルを復元することができる原理について説明する。
【０３９２】
図３９は、時系列の４個のシンボルを示している。
【０３９３】
すなわち、図３９Ａは、時系列の４個の回転シンボルSS1,SS2,SS3,SS4を示している。
【０３９４】
図３９Ａにおいて、SS1のIQ成分は、(I1,Q1)になっており、SS2のIQ成分は、(I2,Q2)になっている。また、SS3のIQ成分は、(I3,Q3)になっており、SS4のIQ成分は、(I4,Q4)になっている。
【０３９５】
いま、インターリーバ５１５において、I成分をそのままとし、時系列の４個の回転シンボルSS1,SS2,SS3,SS4のQ成分Q1,Q2,Q3,Q4を、１つずつ後ろ（時間的に後）にずらすとともに、最後のQ成分Q4を先頭（時間的に先頭）に移動するインターリーブを、成分インターリーブとして行うこととする。
【０３９６】
図３９Ｂは、上述のような成分インターリーブによって得られる、時系列の４個の合成シンボルSS'1,SS'2,SS'3,SS'4を示している。
【０３９７】
図３９Ｂにおいて、合成シンボルSS'1のI成分は、回転シンボルSS1のI成分I1になっており、合成シンボルSS'1のQ成分は、回転シンボルSS4のQ成分Q4になっている。
【０３９８】
また、合成シンボルSS'2のI成分は、回転シンボルSS2のI成分I2になっており、合成シンボルSS'2のQ成分は、回転シンボルSS1のQ成分Q1になっている。
【０３９９】
さらに、合成シンボルSS'3のI成分は、回転シンボルSS3のI成分I3になっており、合成シンボルSS'3のQ成分は、回転シンボルSS2のQ成分Q2になっている。
【０４００】
また、合成シンボルSS'4のI成分は、回転シンボルSS4のI成分I4になっており、合成シンボルSS'4のQ成分は、回転シンボルSS3のQ成分Q3になっている。
【０４０１】
図４０は、ある１つの合成シンボルが消失した状態を説明する図である。
【０４０２】
すなわち、図４０Ａは、図３９Ｂに示した４個の合成シンボルSS'1,SS'2,SS'3,SS'4のうちの、３個目の合成シンボルSS'3が消失した状態を示している。
【０４０３】
いま、４個の合成シンボルSS'1,SS'2,SS'3,SS'4のうちの、３個目の合成シンボルSS'3が消失した状態のシンボルのシーケンスに対して、図３９で説明した成分インターリーブによる並び替えを元に戻すデインターリーブ（以下、成分デインターリーブともいう）を施すと、図４０Ｂに示す回転シンボルSS''1,SS''2,SS''3,SS''4のシーケンスを得ることができる。
【０４０４】
すなわち、図４０Ｂは、図４０Ａの４個の合成シンボルSS'1,SS'2,SS'3,SS'4のシーケンス（但し、３個目の合成シンボルSS'3は消失している）に、成分デインターリーブを施して得られる回転シンボルSS''1,SS''2,SS''3,SS''4のシーケンスを示している。
【０４０５】
図３９Ａの回転シンボルSS1を復元した回転シンボルSS''1としては、消失していない合成シンボルSS'1のI成分I1と、同じく消失していない合成シンボルSS'2のQ成分Q1からなるシンボルを得ることができる。
【０４０６】
同様に、図３９Ａの回転シンボルSS4を復元した回転シンボルSS''4としては、消失していない合成シンボルSS'4のI成分I4と、同じく消失していない合成シンボルSS'1のQ成分Q4からなるシンボルを得ることができる。
【０４０７】
一方、図３９Ａの回転シンボルSS2を復元した回転シンボルSS''2については、I成分I2は、消失していない合成シンボルSS'2から得ることができるが、Q成分Q2は、合成シンボルSS'3が消失してしまっているために、得ることができない。
【０４０８】
同様に、図３９Ａの回転シンボルSS3を復元した回転シンボルSS''3については、Q成分Q3は、消失していない合成シンボルSS'4から得ることができるが、I成分I3は、合成シンボルSS'3が消失してしまっているために、得ることができない。
【０４０９】
しかしながら、図３８で説明したように、回転シンボルRSiは、IQ成分が、(I1,Q1)のシンボル、(I2,Q2)のシンボル、(I3,Q3)のシンボル、及び、(I4,Q4)のシンボルの４つのシンボルのうちのいずれかでしかあり得ない。
【０４１０】
このことを利用することにより、I成分、又はQ成分のうちのいずれか一方を得ることができない回転シンボルを、I成分、及びQ成分を有する回転シンボルに復元することができる。
【０４１１】
すなわち、図４０Ｃは、I成分、及びQ成分を有する状態に復元された回転シンボルSS''1ないしSS''4を示している。
【０４１２】
I成分は得られているが、Q成分は得られていない回転シンボルSS''2については、I成分が値I2であるため、Q成分は値Q2でしかあり得ない。したがって、回転シンボルSS''2は、IQ成分が(I2,Q2)の回転シンボルに復元することができる。
【０４１３】
同様に、Q成分は得られているが、I成分は得られていない回転シンボルSS''3については、Q成分が値Q3であるため、I成分は値I3でしかあり得ない。したがって、回転シンボルSS''3は、IQ成分が(I3,Q3)の回転シンボルに復元することができる。
【０４１４】
ところで、上述したカラムツイストインターリーブでは、後段で、RC処理が行われないことを前提として、同一のチェックノードに繋がっている複数のバリアブルノードに対応する複数の符号ビットが、１個のシンボルとされることがないように、LDPC符号の符号ビットの並び替えが行われる。
【０４１５】
すなわち、カラムツイストインターリーブによれば、後段で、RC処理が行われない場合には、同一のチェックノードに繋がっている複数のバリアブルノードに対応する複数の符号ビットが、１個のシンボルとされないことが保証される。
【０４１６】
しかしながら、カラムツイストインターリーブの後段で、RC処理が行われる場合には、同一のチェックノードに繋がっている複数のバリアブルノードに対応する複数の符号ビットが、１個のシンボルとされないことが保証されるとは限らず、したがって、同一のチェックノードに繋がっている複数のバリアブルノードに対応する複数の符号ビットが、１個のシンボルとされることが生じて、復号の性能が劣化するおそれがある。
【０４１７】
すなわち、RC処理では、上述したように、インターリーバ５１５（図３７）において、ある１つの回転シンボルSA'のI成分が、他の１つの回転シンボルSB'のQ成分とペアになるように、成分インターリーブが行われ、合成部５１６において、成分インターリーブ後のI成分とQ成分を有するシンボルが、合成シンボルとして出力される。
【０４１８】
したがって、ある１個の回転シンボルSA'の位相の回転前のシンボルSAにマッピングされた符号ビットの中や、他の１個の回転シンボルSB'の位相の回転前のシンボルSBにマッピングされた符号ビットの中に、同一のチェックノードに繋がっている複数のバリアブルノードに対応する複数の符号ビットが存在しなくても、回転シンボルSA'のI成分が、他の１つの回転シンボルSB'のQ成分とペアになるように、成分インターリーブが行われ、その成分インターリーブ後のI成分とQ成分を有するシンボルが、合成シンボルとされると、その合成シンボルにマッピングされた符号ビットの中に、同一のチェックノードに繋がっている複数のバリアブルノードに対応する複数の符号ビットが存在することが生じ得る。
【０４１９】
そこで、図３６の送信装置１１は、RC部５０１（図３７）のインターリーバ５１５において行われる成分インターリーブを制限することで、合成シンボルにマッピングされた符号ビットの中に、同一のチェックノードに繋がっている複数のバリアブルノードに対応する複数の符号ビットが存在することがないようにする。
【０４２０】
なお、図３６の送信装置１１では、上述のカラムツイストインターリーブで使用される倍数bが2以上の整数値である、例えば、2であり、LDPC符号の符号ビットをどのように入れ替えてシンボルの各ビットに割り当てるかの入れ替え方式として、例えば、図１７で説明した第４の入れ替え方式が採用される。
【０４２１】
第４の入れ替え方式が採用される場合、上述したように、倍数bを2として、メモリ３１は、カラム方向×ロウ方向がN/(mb)×(mb)ビットの記憶容量を有し、mb個のカラムから構成される。
【０４２２】
ここで、mは、上述したように、１個のシンボルとされる符号ビットのビット数を表す。図１７では、上述したように、１シンボルの符号ビットのビット数mは６ビットになっている。
【０４２３】
第４の入れ替え方式では、LDPC符号の符号ビットが、メモリ３１のカラム方向に書き込まれた後、ロウ方向に、mbビット単位で読み出され、入れ替え部３２に供給される。
【０４２４】
そして、入れ替え部３２は、メモリ３１からのmbビットの符号ビットの位置を、第４の入れ替え方式で入れ替える入れ替え処理を行い、その結果得られるmbビットに対応するb個のシンボル、すなわち、mビットを１シンボルとするb個のシンボルを出力する。
【０４２５】
この第４の入れ替え方式で得られる、複数であるb個（図１７では、２個）のシンボルについては、前段のカラムツイストインターリーバ２４で行われるカラムツイストインターリーブによって、そのb個のシンボルとされた、全部で、mbビットの符号ビットの中に、同一のチェックノードに繋がっている複数のバリアブルノードに対応する複数の符号ビットが存在することがないことが保証されている。
【０４２６】
したがって、第４の入れ替え方式で得られるb個のシンボルを対象として、そのb個のシンボルのうちの任意の１個のシンボルの符号ビットを、他の１個のシンボルの符号ビットと交換するインターリーブを行っても、そのインターリーブの結果得られるシンボルについては、そのシンボルのmビットの符号ビットの中に、同一のチェックノードに繋がっている複数のバリアブルノードに対応する複数の符号ビットが存在することがないことが保証される。
【０４２７】
そこで、図３６の送信装置１１は、RC部５０１（図３７）のインターリーバ５１５において行われる成分インターリーブを、第４の入れ替え方式で得られるb個のシンボルを対象とするように制限することで、合成シンボルにマッピングされた符号ビットの中に、同一のチェックノードに繋がっている複数のバリアブルノードに対応する複数の符号ビットが存在することがないことを保証する。
【０４２８】
図４１は、RC部５０１（図３７）のインターリーバ５１５において、上述のように、第４の入れ替え方式で得られるb個のシンボルを対象として行われる成分インターリーブを説明する図である。
【０４２９】
なお、図４１では、倍数bを2として、第４の入れ替え方式で、2個のシンボルが出力される（2個単位で、シンボルが出力される）こととする。
【０４３０】
図４１Ａは、第４の入れ替え方式で2個単位で出力されるシンボルの位相を回転して得られる回転シンボルの、４個の時系列SS1,SS2,SS3,SS4を示している。
【０４３１】
すなわち、図４１Ａにおいて、４個の回転シンボルSS1,SS2,SS3,SS4のうちの、回転シンボルSS1とSS2は、第４の入れ替え方式で出力された２個のシンボルのそれぞれの位相を回転して得られる回転シンボルである。また、回転シンボルSS3,SS4は、第４の入れ替え方式で、その後に続けて出力された２個のシンボルのそれぞれの位相を回転して得られる回転シンボルである。
【０４３２】
図４１Ａでは、SS1のIQ成分は、(I1,Q1)になっており、SS2のIQ成分は、(I2,Q2)になっている。また、SS3のIQ成分は、(I3,Q3)になっており、SS4のIQ成分は、(I4,Q4)になっている。
【０４３３】
インターリーバ５１５では、上述したように、第４の入れ替え方式で出力された2個のシンボルを対象として、成分インターリーブが行われる。
【０４３４】
すなわち、インターリーバ５１５では、第４の入れ替え方式で出力された2個のシンボルから得られる回転シンボルSS1及びSS2を対象として、例えば、I成分をそのままとし、Q成分を他方の回転シンボルのQ成分とする成分インターリーブが行われる。
【０４３５】
さらに、インターリーバ５１５では、第４の入れ替え方式で出力された2個のシンボルから得られる回転シンボルSS3及びSS4を対象として、例えば、I成分をそのままとし、Q成分を他方の回転シンボルのQ成分とする成分インターリーブが行われる。
【０４３６】
図４１Ｂは、図４１Ａの成分インターリーブによって得られる、時系列の４個の合成シンボルSS'1,SS'2,SS'3,SS'4を示している。
【０４３７】
図４１Ｂにおいて、合成シンボルSS'1のI成分は、回転シンボルSS1のI成分I1になっており、合成シンボルSS'1のQ成分は、回転シンボルSS2のQ成分Q2になっている。
【０４３８】
また、合成シンボルSS'2のI成分は、回転シンボルSS2のI成分I2になっており、合成シンボルSS'2のQ成分は、回転シンボルSS1のQ成分Q1になっている。
【０４３９】
さらに、合成シンボルSS'3のI成分は、回転シンボルSS3のI成分I3になっており、合成シンボルSS'3のQ成分は、回転シンボルSS4のQ成分Q4になっている。
【０４４０】
また、合成シンボルSS'4のI成分は、回転シンボルSS4のI成分I4になっており、合成シンボルSS'4のQ成分は、回転シンボルSS3のQ成分Q3になっている。
【０４４１】
以上のように、RC処理を行う場合には、RC処理を行うRC部５０１（図３７）のインターリーバ５１５での成分インターリーブを、第４の入れ替え方式で得られるb個のシンボルを対象とするように制限することで、合成シンボルにマッピングされた符号ビットの中に、同一のチェックノードに繋がっている複数のバリアブルノードに対応する複数の符号ビットが存在することがないことが保証され、イレージャのある通信路での復号の性能を向上させることができる。
【０４４２】
なお、図４１では、インターリーバ５１５において、回転シンボルのI成分をそのままとし、Q成分を他の回転シンボルのQ成分とする成分インターリーブを行うようにしたが、成分インターリーブとしては、その他、例えば、回転シンボルのQ成分をそのままとし、I成分を他の回転シンボルのI成分とするインターリーブを行うことが可能である。
【０４４３】
また、図４１では、倍数bを2としたが、倍数bは、3以上の値とすることが可能である。3以上の倍数bについては、入れ替え処理後のb個のシンボルから得られるb個の回転シンボルを成分インターリーブの対象として、I成分だけを、他の回転シンボルのI成分とすることや、Q成分だけを、他の回転シンボルのQ成分とすること、I成分を、他の回転シンボルのI成分とするとともに、Q成分を、さらに他の回転シンボルのQ成分とすること等が可能である。
【０４４４】
次に、図４２は、送信装置１１が図３６に示したように構成される場合の、図７の受信装置１２の構成例を示している。
【０４４５】
なお、図中、図２９の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【０４４６】
図４２の受信装置１２は、直交復調部５１、デマッピング部５２、デインターリーバ５３、及びLDPC復号部５６を有する点で、図２９の場合と共通する。
【０４４７】
また、図４２の受信装置１２は、逆RC部５３１が新たに設けられている点で、図２９の場合と相違する。
【０４４８】
逆RC部５３１には、直交復調部５１からシンボル（合成シンボル）が供給される。
【０４４９】
逆RC部５３１は、直交復調部５１からの合成シンボルに対して、図３６のRC部５０１が行うRC処理とは、いわば逆の逆RC処理を施し、その逆RC処理によって得られる元のシンボル（図３６のRC部５０１でRC処理が行われる前のシンボル）を得て、デマッピング部５２に供給する。
【０４５０】
図４３は、図４２の逆RC部５３１の構成例を示している。
【０４５１】
図４３において、逆RC部５３１は、IQ分離部５４１、バッファ５４２及び５４３、デインターリーバ５４４、合成部５４５、並びに位相回転部５４６から構成され、直交復調部５１から供給される合成シンボルに、逆RC処理を施す。
【０４５２】
すなわち、IQ分離部５４１は、直交復調部５１からの合成シンボルのI成分とQ成分を分離し、I成分を、バッファ５４２に供給するとともに、Q成分を、バッファ５４３に供給する。
【０４５３】
バッファ５４２は、IQ分離部５４１からの合成シンボルのI成分を一時記憶する。バッファ５４２に記憶されたI成分は、必要に応じて、デインターリーバ５４４に供給される。
【０４５４】
一方、バッファ５４３は、IQ分離部５４１からの合成シンボルのQ成分を一時記憶する。バッファ５４３に記憶されたQ成分は、必要に応じて、デインターリーバ５４４に供給される。
【０４５５】
デインターリーバ５４４は、バッファ５４２からのI成分、及び、バッファ５４３からのQ成分について、図３７のインターリーバ５１５による成分インターリーブを元に戻すデインターリーブを行い、そのデインターリーブ後のI成分、及びQ成分を、合成部５４５に供給する。
【０４５６】
合成部５４５は、デインターリーバ５４４からのデインターリーブ後のI成分とQ成分を合成することで、回転シンボルを復元し、位相回転部５４６に供給する。
【０４５７】
なお、合成部５４５は、合成シンボルが、イレージャ等によって消失している場合、その合成シンボルのI成分又はQ成分をI成分又はQ成分とする回転シンボルを、図４０で説明した原理によって復元する。
【０４５８】
位相回転部５４６は、合成部５４５からの回転シンボルの位相を、図３７の位相回転部５１１による位相の回転を元に戻すように回転し、位相の回転後のシンボルを、デマッピング部５２（図４２）に供給する。
【０４５９】
以上のように、受信装置１２において、逆RC処理を行うことにより、送信装置１１でRC処理が施されたシンボルを元に戻すことができる。
【０４６０】
なお、本実施の形態では、DVB-S.2に規定されているLDPC符号を対象として、パリティインターリーブや、並び替え処理としてのカラムツイストインターリーブを行うようにしたが、パリティインターリーブは、パリティ行列が階段構造になっていれば、情報行列が巡回構造になっていない検査行列のLDPC符号に適用可能であり、並び替え処理としてのカラムツイストインターリーブは、例えば、少なくとも列置換によって擬似巡回構造となる検査行列のLDPC符号や、検査行列の全体が巡回構造になっているQC(Quasi-Cyclic)-LDPC符号等にも適用可能である。
【０４６１】
すなわち、パリティインターリーブの対象とするLDPC符号の検査行列は、そのパリティ行列が階段構造になっていればよく、情報行列が巡回構造になっている必要はない。
【０４６２】
また、並び替え処理としてのカラムツイストインターリーブの対象とするLDPC符号の検査行列は、特に構造が限定されるものではない。
【０４６３】
なお、並び替え処理は、検査行列の任意の１行にある1に対応する複数の符号ビットが、同一のシンボルに含まれないように、LDPC符号の符号ビットを並び替えることができればよく、カラムツイストインターリーブ以外の方法で行うことが可能である。すなわち、並び替え処理は、カラム方向及びロウ方向にデータを記憶するメモリ３１ではなく、例えば、１方向にのみデータを記憶するメモリを用い、書き込みアドレス及び読み出しアドレスを制御することによって行うことが可能である。
【０４６４】
また、LDPC符号の符号ビットをどのように入れ替えてシンボルの各ビットに割り当てるかの入れ替え方式として、第４の入れ替え方式を採用する場合には、カラムツイストインターリーブにおけるメモリ３１のカラムの書き始めの位置は、図２３及び図２４で説明した位置に限定されるものではない。
【０４６５】
例えば、第４の入れ替え方式を採用する場合において、DVB-S.2の規格に規定されている、符号長Nが64800の、１１個の符号化率それぞれのLDPC符号については、カラムツイストインターリーブに必要なメモリ３１のカラム数と、書き始めの位置のアドレスとして、以下のような値を採用することができる。
【０４６６】
すなわち、デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１７の第４の入れ替え方式が採用され、かつ、変調方式として、16QAMが採用される場合、１シンボルのビット数mは、４ビットであり、倍数bは2となる。
【０４６７】
この場合、メモリ３１は、ロウ方向に4×2ビットを記憶する８個のカラムを有し、カラム方向に64800/(4×2)ビットを記憶する。そして、メモリ３１の８個のカラムのうちの１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが1の位置と、３番目のカラムの書き始めの位置は、アドレスが2の位置と、４番目のカラムの書き始めの位置は、アドレスが34の位置と、５番目のカラムの書き始めの位置は、アドレスが34の位置と、６番目のカラムの書き始めの位置は、アドレスが36の位置と、７番目のカラムの書き始めの位置は、アドレスが39の位置と、８番目のカラムの書き始めの位置は、アドレスが39の位置と、それぞれされる。
【０４６８】
また、デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１７の第４の入れ替え方式が採用され、かつ、変調方式として、64QAMが採用される場合、１シンボルのビット数mは、6ビットであり、倍数bは2となる。
【０４６９】
この場合、メモリ３１は、ロウ方向に6×2ビットを記憶する１２個のカラムを有し、カラム方向に64800/(6×2)ビットを記憶する。そして、メモリ３１の１２個のカラムのうちの１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが0の位置と、３番目のカラムの書き始めの位置は、アドレスが3の位置と、４番目のカラムの書き始めの位置は、アドレスが4の位置と、５番目のカラムの書き始めの位置は、アドレスが5の位置と、６番目のカラムの書き始めの位置は、アドレスが7の位置と、７番目のカラムの書き始めの位置は、アドレスが9の位置と、８番目のカラムの書き始めの位置は、アドレスが9の位置と、９番目のカラムの書き始めの位置は、アドレスが50の位置と、１０番目のカラムの書き始めの位置は、アドレスが51の位置と、１１番目のカラムの書き始めの位置は、アドレスが55の位置と、１２番目のカラムの書き始めの位置は、アドレスが55の位置と、それぞれされる。
【０４７０】
さらに、デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１７の第４の入れ替え方式が採用され、かつ、変調方式として、256QAMが採用される場合、１シンボルのビット数mは、8ビットであり、倍数bは2となる。
【０４７１】
この場合、メモリ３１は、ロウ方向に8×2ビットを記憶する１６個のカラムを有し、カラム方向に64800/(8×2)ビットを記憶する。そして、メモリ３１の１６個のカラムのうちの１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが8の位置と、３番目のカラムの書き始めの位置は、アドレスが8の位置と、４番目のカラムの書き始めの位置は、アドレスが12の位置と、５番目のカラムの書き始めの位置は、アドレスが20の位置と、６番目のカラムの書き始めの位置は、アドレスが29の位置と、７番目のカラムの書き始めの位置は、アドレスが29の位置と、８番目のカラムの書き始めの位置は、アドレスが41の位置と、９番目のカラムの書き始めの位置は、アドレスが41の位置と、１０番目のカラムの書き始めの位置は、アドレスが42の位置と、１１番目のカラムの書き始めの位置は、アドレスが43の位置と、１２番目のカラムの書き始めの位置は、アドレスが91の位置と、１３番目のカラムの書き始めの位置は、アドレスが92の位置と、１４番目のカラムの書き始めの位置は、アドレスが98の位置と、１５番目のカラムの書き始めの位置は、アドレスが100の位置と、１６番目のカラムの書き始めの位置は、アドレスが102の位置と、それぞれされる。
【０４７２】
また、例えば、第４の入れ替え方式を採用する場合において、DVB-S.2の規格に規定されている、符号長Nが16200の、１０個の符号化率それぞれのLDPC符号については、カラムツイストインターリーブに必要なメモリ３１のカラム数と、書き始めの位置のアドレスとして、以下のような値を採用することができる。
【０４７３】
すなわち、デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１７の第４の入れ替え方式が採用され、かつ、変調方式として、16QAMが採用される場合、１シンボルのビット数mは、4ビットであり、倍数bは2となる。
【０４７４】
この場合、メモリ３１は、ロウ方向に4×2ビットを記憶する８個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶する。そして、メモリ３１の８個のカラムのうちの１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが0の位置と、３番目のカラムの書き始めの位置は、アドレスが0の位置と、４番目のカラムの書き始めの位置は、アドレスが1の位置と、５番目のカラムの書き始めの位置は、アドレスが7の位置と、６番目のカラムの書き始めの位置は、アドレスが30の位置と、７番目のカラムの書き始めの位置は、アドレスが32の位置と、８番目のカラムの書き始めの位置は、アドレスが44の位置と、それぞれされる。
【０４７５】
さらに、デマルチプレクサ２５（図８）の入れ替え処理の入れ替え方式として、図１７の第４の入れ替え方式が採用され、かつ、変調方式として、64QAMが採用される場合、１シンボルのビット数mは、6ビットであり、倍数bは2となる。
【０４７６】
この場合、メモリ３１は、ロウ方向に6×2ビットを記憶する１２個のカラムを有し、カラム方向に16200/(6×2)ビットを記憶する。そして、メモリ３１の１２個のカラムのうちの１番目のカラムの書き始めの位置は、アドレスが0の位置と、２番目のカラムの書き始めの位置は、アドレスが0の位置と、３番目のカラムの書き始めの位置は、アドレスが0の位置と、４番目のカラムの書き始めの位置は、アドレスが2の位置と、５番目のカラムの書き始めの位置は、アドレスが4の位置と、６番目のカラムの書き始めの位置は、アドレスが10の位置と、７番目のカラムの書き始めの位置は、アドレスが10の位置と、８番目のカラムの書き始めの位置は、アドレスが12の位置と、９番目のカラムの書き始めの位置は、アドレスが20の位置と、１０番目のカラムの書き始めの位置は、アドレスが29の位置と、１１番目のカラムの書き始めの位置は、アドレスが31の位置と、１２番目のカラムの書き始めの位置は、アドレスが31の位置と、それぞれされる。
【０４７７】
入れ替え方式として、第４の入れ替え方式を採用し、上述のようなメモリ３１のカラムの書き始めの位置（以下、改良位置ともいう）を用いる場合においては、インターリーバ５１５（図３７）において、図３９で説明したような、LDPC符号の１符号長分について、I成分をそのままとし、Q成分を１つずつ後ろにずらすローテーション（以下、ローテーションインターリーブともいう）を、成分インターリーブとして行っても、同一のチェックノードに繋がっている複数のバリアブルノードに対応する複数の符号ビットが、１個のシンボルとされることがない。
【０４７８】
すなわち、上述の改良位置は、第４の入れ替え方式を採用し、かつ、インターリーバ５１５（図３７）において、ローテーションインターリーブを行うこととした場合に、同一のチェックノードに繋がっている複数のバリアブルノードに対応する複数の符号ビットが、１個のシンボルとされることがないように、本件発明者が試行錯誤のシミュレーションを行って得られた値である。
【０４７９】
したがって、第４の入れ替え方式を採用し、かつ、インターリーバ５１５（図３７）において、ローテーションインターリーブを行う場合には、カラムツイストインターリーブにおけるメモリ３１のカラムの書き始めの位置として、上述の改良位置を採用することにより、同一のチェックノードに繋がっている複数のバリアブルノードに対応する複数の符号ビットが、１個のシンボルとされないことが保証される。
【０４８０】
すなわち、改良位置によれば、RC部５０１（図３７）のインターリーバ５１５において行われる成分インターリーブを、第４の入れ替え方式で得られるb個のシンボルを対象とするように制限しないで、ローテーションインターリーブを採用しても、同一のチェックノードに繋がっている複数のバリアブルノードに対応する複数の符号ビットが、１個のシンボルとされないことが保証される。
【０４８１】
なお、改良位置によれば、カラムツイストインターリーブの後段において、RC処理を行わない場合にも、同一のチェックノードに繋がっている複数のバリアブルノードに対応する複数の符号ビットが、１個のシンボルとされないことが保証される。
【０４８２】
次に、図８及び図３６のLDPC符号化部２１について、さらに説明する。
【０４８３】
図１１で説明したように、DVB-S.2の規格では、64800ビットと16200ビットとの２通りの符号長NのLDPC符号が規定されている。
【０４８４】
そして、符号長Nが64800ビットのLDPC符号については、１１個の符号化率1/4,1/3,2/5,1/2,3/5,2/3,3/4,4/5,5/6,8/9、及び9/10が規定されており、符号長Nが16200ビットのLDPC符号については、１０個の符号化率1/4,1/3,2/5,1/2,3/5,2/3,3/4,4/5,5/6、及び8/9が規定されている（図１１Ｂ）。
【０４８５】
LDPC符号化部２１は、このような、符号長Nが64800ビットや16200ビットの各符号化率のLDPC符号による符号化（誤り訂正符号化）を、符号長Nごと、及び符号化率ごとに用意された検査行列Hに従って行う。
【０４８６】
図４４は、図８及び図３６のLDPC符号化部２１の構成例を示している。
【０４８７】
LDPC符号化部２１は、符号化処理部６０１と記憶部６０２とから構成される。
【０４８８】
符号化処理部６０１は、符号化率設定部６１１、初期値テーブル読み出し部６１２、検査行列生成部６１３、情報ビット読み出し部６１４、符号化パリティ演算部６１５、及び制御部６１６から構成され、LDPC符号化部２１に供給される対象データのLDPC符号化を行い、その結果得られるLDPC符号を、ビットインターリーバ２２（図８、図３６）に供給する。
【０４８９】
すなわち、符号化率設定部６１１は、例えば、オペレータの操作等に応じて、LDPC符号の符号長Nと符号化率とを設定する。
【０４９０】
初期値テーブル読み出し部６１２は、符号化率設定部６１１が設定した符号長N及び符号化率に対応する、後述する検査行列初期値テーブルを、記憶部６０２から読み出す。
【０４９１】
検査行列生成部６１３は、初期値テーブル読み出し部６１２が読み出した検査行列初期値テーブルに基づいて、符号化率設定部６１１が設定した符号長N及び符号化率に応じた情報長K（=符号長N-パリティ長M）に対応する情報行列HAの１の要素を列方向に360列ごとの周期で配置して検査行列Hを生成し、記憶部６０２に格納する。
【０４９２】
情報ビット読み出し部６１４は、LDPC符号化部２１に供給される対象データから、情報長K分の情報ビットを読み出す（抽出する）。
【０４９３】
符号化パリティ演算部６１５は、検査行列生成部６１３が生成した検査行列Hを記憶部６０２から読み出し、情報ビット読み出し部６１４が読み出した情報ビットに対するパリティビットを所定の式に基づいて算出し、符号語（LDPC符号）を生成する。
【０４９４】
制御部６１６は、符号化処理部６０１を構成する各ブロックを制御する。
【０４９５】
記憶部６０２には、64800ビットと16200ビットとの２通りの符号長Nそれぞれについての、図１１に示した複数の符号化率それぞれに対応する複数の検査行列初期値テーブル等が格納されている。また、記憶部６０２は、符号化処理部６０１の処理上必要なデータを一時記憶する。
【０４９６】
図４５は、図４４のLDPC符号化部２１の処理を説明するフローチャートである。
【０４９７】
ステップＳ２０１において、符号化率設定部６１１は、LDPC符号化を行う符号長N及び符号化率rを決定（設定）する。
【０４９８】
ステップＳ２０２において、初期値テーブル読み出し部６１２は、符号化率設定部６１１により決定された符号長N及び符号化率rに対応する、予め定められた検査行列初期値テーブルを、記憶部６０２から読み出す。
【０４９９】
ステップＳ２０３において、検査行列生成部６１３は、初期値テーブル読み出し部６１２が記憶部６０２から読み出した検査行列初期値テーブルを用いて、符号化率設定部６１１により決定された符号長N及び符号化率rのLDPC符号の検査行列Hを求め（生成し）、記憶部６０２に供給して格納する。
【０５００】
ステップＳ２０４において、情報ビット読み出し部６１４は、LDPC符号化部２１に供給される対象データから、符号化率設定部６１１により決定された符号長N及び符号化率rに対応する情報長K(=N×r)の情報ビットを読み出すとともに、検査行列生成部６１３が求めた検査行列Hを、記憶部６０２から読み出し、符号化パリティ演算部６１５に供給する。
【０５０１】
ステップＳ２０５において、符号化パリティ演算部６１５は、式（８）を満たす符号語cのパリティビットを順次演算する。
【０５０２】
HcT=0
・・・（８）
【０５０３】
式（８）において、cは、符号語（LDPC符号）としての行ベクトルを表し、cTは、行ベクトルcの転置を表す。
【０５０４】
ここで、上述したように、LDPC符号（１符号語）としての行ベクトルcのうちの、情報ビットの部分を、行ベクトルAで表すとともに、パリティビットの部分を、行ベクトルTで表す場合には、行ベクトルcは、情報ビットとしての行ベクトルAと、パリティビットとしての行ベクトルTとによって、式c =[A|T]で表すことができる。
【０５０５】
検査行列Hと、LDPC符号としての行ベクトルc=[A|T]とは、式HcT=0を満たす必要があり、かかる式HcT=0を満たす行ベクトルc=[A|T]を構成するパリティビットとしての行ベクトルTは、検査行列H=[HA|HT]のパリティ行列HTが、図１０に示した階段構造になっている場合には、式HcT=0における列ベクトルHcTの１行目の要素から順に、各行の要素を０にしていくようにすることで、逐次的に求めることができる。
【０５０６】
符号化パリティ演算部６１５は、情報ビットAに対して、パリティビットTを求めると、その情報ビットAとパリティビットTとによって表される符号語c ＝［A｜T］を、情報ビットAのLDPC符号化結果として出力する。
【０５０７】
なお、符号語cは、648000ビット又は16200ビットである。
【０５０８】
その後、ステップＳ２０６において、制御部６１６は、LDPC符号化を終了するかどうかを判定する。ステップＳ２０６において、LDPC符号化を終了しないと判定された場合、すなわち、例えば、LDPC符号化すべき対象データが、まだある場合、処理は、ステップＳ２０１に戻り、以下、ステップＳ２０１ないしＳ２０６の処理が繰り返される。
【０５０９】
また、ステップＳ２０６において、LDPC符号化を終了すると判定された場合、すなわち、例えば、LDPC符号化すべき対象データがない場合、LDPC符号化部２１は、処理を終了する。
【０５１０】
以上のように、各符号長N、及び、各符号化率rに対応する検査行列初期値テーブルが用意されており、LDPC符号化部２１は、所定の符号長Nの、所定の符号化率rのLDPC符号化を、その所定の符号長N、及び、所定の符号化率rに対応する検査行列初期値テーブルから生成される検査行列Hを用いて行う。
【０５１１】
検査行列初期値テーブルは、検査行列Hの、LDPC符号（検査行列Hによって定義されるLDPC符号）の符号長N及び符号化率rに応じた情報長Kに対応する情報行列HA（図９）の１の要素の位置を360列ごとに表すテーブルであり、各符号長N及び各符号化率rの検査行列Hごとに、あらかじめ作成される。
【０５１２】
図４６ないし図４９は、DVB-S.2の規格に規定されている、図１１に示した、符号長が64800ビットの、符号化率rが3/5の検査行列Hに対する検査行列初期値テーブルを示している。
【０５１３】
なお、図４７は、図４６に続く図であり、図４８は、図４７に続く図である。また、図４９は、図４８に続く図である。
【０５１４】
検査行列生成部６１３（図４４）は、検査行列初期値テーブルを用いて、以下のように、検査行列Hを求める。
【０５１５】
すなわち、図５０は、検査行列初期値テーブルから検査行列Hを求める方法を示している。
【０５１６】
なお、図５０の検査行列初期値テーブルは、検査行列Hを求める方法を説明するためのものであり、実際の検査行列初期値テーブルではない。
【０５１７】
検査行列初期値テーブルは、上述したように、LDPC符号の符号長N及び符号化率rに応じた情報長Kに対応する情報行列HA（図９）の１の要素の位置を、360列ごとに表すテーブルであり、そのi行目には、検査行列Hの1+360×(i-1)列目の１の要素の行番号（検査行列Hの１行目の行番号を０とする行番号）が、その1+360×(i-1)列目の列が持つ列重みの数だけ並んでいる。
【０５１８】
ここで、検査行列Hの、パリティ長Ｍに対応するパリティ行列HT（図９）は、図１９に示したように決まっているので、検査行列初期値テーブルによれば、検査行列Hの、情報長Kに対応する情報行列HA（図９）が求められる。
【０５１９】
検査行列初期値テーブルの行数k+1は、情報長Kによって異なる。
【０５２０】
情報長Kと、検査行列初期値テーブルの行数k+1との間には、式（９）の関係が成り立つ。
【０５２１】
K=(k+1)×360
・・・（９）
【０５２２】
ここで、式（９）の360は、図２０で説明した巡回構造の単位の列数Pである。
【０５２３】
図５０の検査行列初期値テーブルでは、１行目から１５行目までに、１０個の数値が並び、１６行目からk+1行目までに、３個の数値が並んでいる。
【０５２４】
したがって、図５０の検査行列初期値テーブルから求められる検査行列Hの列重みは、１列目から、1+360×(16-1)-1列目までは、１０であり、1+360×(16-1)列目から、K列目までは、３である。
【０５２５】
図５０の検査行列初期値テーブルの１行目は、1372, 1492, 2242, 2362, 3502, 3622, 6472, 7912, 8362, 10252となっており、これは、検査行列Hの１列目において、行番号が、1372, 1492, 2242, 2362, 3502, 3622, 6472, 7912, 8362, 10252の行の要素が１であること（かつ、他の要素が０であること）を示している。
【０５２６】
また、図５０の検査行列初期値テーブルの２行目は、3775, 4732, 6682, 7942, 9712, 10162, 10501, 10343, 10852, 11184となっており、これは、検査行列Hの３６１（＝１＋360×（２−１））列目において、行番号が、3775, 4732, 6682, 7942, 9712, 10162, 10501, 10343, 10852, 11184の行の要素が１であることを示している。
【０５２７】
以上のように、検査行列初期値テーブルは、検査行列Hの情報行列HAの１の要素の位置を360列ごとに表す。
【０５２８】
検査行列Hの1+360×(i-1)列目以外の列、つまり、2+360×(i-1)列目から、360×i列目までの各列は、検査行列初期値テーブルによって定まる1+360×(i-1)列目の１の要素を、パリティ長Ｍに従って下方向（列の下方向）に、周期的にサイクリックシフトして配置したものになっている。
【０５２９】
すなわち、例えば、2+360×(i-1)列目は、1+360×(i-1)列目を、M/360(=q)だけ下方向にサイクリックシフトしたものとなっており、次の3+360×(i-1)列目は、1+360×(i-1)列目を、2×M/360(=2×q)だけ下方向にサイクリックシフトしたもの（2+360×(i-1)列目を、M/360(=q)だけ下方向にサイクリックシフトしたもの）となっている。
【０５３０】
いま、検査行列初期値テーブルのi行目（上からi番目）のj列目（左からj番目）の数値を、hi,jと表すとともに、検査行列Hのw列目の、j個目の１の要素の行番号を、Hw-jと表すこととすると、検査行列Hの1+360×(i-1)列目以外の列であるw列目の、１の要素の行番号Hw-jは、式（１０）で求めることができる。
【０５３１】
Hw-j=mod{hi,j＋mod((w-1),P)×q，M)
・・・（１０）
【０５３２】
ここで、mod（x，y）はxをyで割った余りを意味する。
【０５３３】
また、Pは、上述した巡回構造の単位の列数であり、DVB-S.2の規格では、360である。さらに、qは、パリティ長Mを、巡回構造の単位の列数P(=360)で除算することにより得られる値M/360である。
【０５３４】
検査行列生成部６１３（図４４）は、検査行列初期値テーブルによって、検査行列Hの1+360×(i-1)列目の１の要素の行番号を特定する。
【０５３５】
さらに、検査行列生成部６１３（図４４）は、検査行列Hの1+360×(i-1)列目以外の列であるw列目の、１の要素の行番号Hw-jを、式（１０）に従って求め、以上により得られた行番号の要素を１とする検査行列Hを生成する。
【０５３６】
ところで、図４６ないし図４９に示した、DVB-S.2の規格に規定されている検査行列初期値テーブルから求められる、符号長Nが64800ビットの、符号化率rが3/5の検査行列HのLDPC符号は、他の符号化率のLDPC符号に比較して、性能が劣っている。
【０５３７】
そこで、LDPC符号化部２１は、符号長Nが64800ビットの、符号化率rが3/5のLDPC符号については、DVB-S.2の規格に規定されている検査行列初期値テーブルとは異なる、適切な検査行列Hが求められる検査行列初期値テーブルを採用し、その検査行列初期値テーブルから求められる検査行列Hを用いて、性能の良いLDPC符号への符号化を行うようになっている。
【０５３８】
ここで、適切な検査行列Hとは、検査行列Hから得られるLDPC符号の変調信号を、低いEs/N0（１シンボルあたりの信号電力対雑音電力比）、又はEb/No（１ビットあたりの信号電力対雑音電力比）で送信したときに、BER(Bit Error Rate)をより小にする、所定の条件を満たす検査行列である。また、性能の良いLDPC符号とは、適切な検査行列Hから得られるLDPC符号である。
【０５３９】
適切な検査行列Hは、例えば、所定の条件を満たす様々な検査行列から得られるLDPC符号の変調信号を、低いEs/Noで送信したときのBERを計測するシミュレーションを行うことにより求められる。
【０５４０】
適切な検査行列Hが満たすべき所定の条件としては、例えば、デンシティエボリューション(Density Evolution)と呼ばれる符号の性能の解析法で得られる解析結果が良好であること、サイクル４と呼ばれる、１の要素のループが存在しないこと、サイクル６が存在しないこと、等がある。
【０５４１】
図５１は、サイクル４とサイクル６を示している。
【０５４２】
情報行列HAにおいて、サイクル４等のように、１の要素が密集していると、LDPC符号の復号性能が劣化することが知られており、このため、適切な検査行列Hが満たすべき所定の条件として、サイクル４等が存在しないことが要求される。
【０５４３】
次に、図５２及び図５３を参照して、適切な検査行列Hが満たすべき所定の条件としての解析結果が得られるデンシティエボリューションについて説明する。
【０５４４】
デンシティエボリューションとは、後述するデグリーシーケンス（degree sequence)で特徴付けられる符号長Nが∞のLDPC符号全体（アンサンブル(ensemble)）に対して、そのエラー確率の期待値を計算する、符号の解析法である。
【０５４５】
例えば、AWGNチャネル上で、ノイズの分散値を0からどんどん大きくしていくと、あるアンサンブルのエラー確率の期待値は、最初は0であるが、ノイズの分散値が、ある閾値(threshold)以上となると、0ではなくなる。
【０５４６】
デンシティエボリューションによれば、そのエラー確率の期待値が0ではなくなる、ノイズの分散値の閾値（以下、性能閾値ともいう）を比較することで、アンサンブルの性能（検査行列の適切さ）の良し悪しを決めることができる。
【０５４７】
なお、具体的なLDPC符号に対して、そのLDPC符号が属するアンサンブルを決定し、そのアンサンブルに対してデンシティエボリューションを行うと そのLDPC符号のおおまかな性能を予想することができる。
【０５４８】
したがって、性能の良いLDPC符号は、性能が良いアンサンブルを見つければ、そのアンサンブルに属するLDPC符号の中から見つけることができる。
【０５４９】
ここで、デグリーシーケンス とは、LDPC符号の符号長Nに対して、各値の重みをもつバリアブルノードやチェックノードがどれくらいの割合あるかを表す。
【０５５０】
例えば、符号化率が1/2のregular(3,6)LDPC符号は、すべてのバリアブルノードの重み（列重み）が3で、すべてのチェックノードの重み（行重み）が6であるというデグリーシーケンスによって特徴付けられるアンサンブルに属する。
【０５５１】
図５２は、そのようなアンサンブルのタナーグラフ(Tanner graph)を示している。
【０５５２】
図５２のタナーブラフでは、図中丸印（○印）で示すバリアブルノードが、符号長Nに等しいN個だけ存在し、図中四角形（□印）で示すチェックノードが、符号長Nに符号化率1/2を乗算した乗算値に等しいN/2個だけ存在する。
【０５５３】
各バリアブルノードには、列重みに等しい3本の枝(edge)が接続されており、したがって、N個のバリアブルノードに接続している枝は、全部で、3N本だけ存在する。
【０５５４】
また、各チェックノードには、行重みに等しい6本の枝が接続されており、したがって、N/2個のチェックノードに接続している枝は、全部で、3N本だけ存在する。
【０５５５】
さらに、図５２のタナーグラフでは、１つのインターリーバが存在する。
【０５５６】
インターリーバは、N個のバリアブルノードに接続している3N本の枝をランダムに並べ替え、その並べ替え後の各枝を、N/2個のチェックノードに接続している3N本の枝のうちのいずれかに繋げる。
【０５５７】
インターリーバでの、N個のバリアブルノードに接続している3N本の枝を並べ替える並べ替えパターンは、(3N)!（=(3N)×(3N-1)×・・・×1）通りだけある。したがって、すべてのバリアブルノードの重みが3で、すべてのチェックノードの重みが6であるというデグリーリーケンスによって特徴付けられるアンサンブルは、(3N)!個のLDPC符号の集合となる。
【０５５８】
性能の良いLDPC符号（適切な検査行列）を求めるシミュレーションでは、デンシティエボリューションにおいて、マルチエッジタイプ(multi-edge type)のアンサンブルを用いた。
【０５５９】
マルチエッジタイプでは、バリアブルノードに接続している枝と、チェックノードに接続している枝とが経由するインターリーバが、複数(multi edge)に分割され、これにより、アンサンブルの特徴付けが、より厳密に行われる。
【０５６０】
図５３は、マルチエッジタイプのアンサンブルのタナーグラフの例を示している。
【０５６１】
図５３のタナーグラフでは、第１インターリーバと第２インターリーバとの２つのインターリーバが存在する。
【０５６２】
また、図５３のタナーグラフでは、第１インターリーバに繋がる枝が1本で、第２インターリーバに繋がる枝が0本のバリアブルノードがv1個だけ、第１インターリーバに繋がる枝が1本で、第２インターリーバに繋がる枝が2本のバリアブルノードがv2個だけ、第１インターリーバに繋がる枝が0本で、第２インターリーバに繋がる枝が2本のバリアブルノードがv3個だけ、それぞれ存在する。
【０５６３】
さらに、図５３のタナーグラフでは、第１インターリーバに繋がる枝が2本で、第２インターリーバに繋がる枝が0本のチェックノードがc1個だけ、第１インターリーバに繋がる枝が2本で、第２インターリーバに繋がる枝が2本のチェックノードがc2個だけ、第１インターリーバに繋がる枝が0本で、第２インターリーバに繋がる枝が3本のチェックノードがc3個だけ、それぞれ存在する。
【０５６４】
いま、符号長Nを1とすると、例えば、v1は21/63に、v2は7/63に、v3は35/63に、それぞれなり、c1は21/63に、c2は7/63に、c3は21/63に、それぞれなる。
【０５６５】
なお、符号長Nが64800で、符号化率rが3/5の性能の良いLDPC符号を求めるシミュレーションでは、インターリーバは、図５３の場合と同様に、第１インターリーバと第２インターリーバの２つを採用した。
【０５６６】
さらに、符号長Nを1とすると、第１インターリーバに繋がる枝が12本で、第２インターリーバに繋がる枝が0本のバリアブルノードの数を28/180と、第１インターリーバに繋がる枝が3本で、第２インターリーバに繋がる枝が0本のバリアブルノードの数を80/180と、第１インターリーバに繋がる枝が0本で、第２インターリーバに繋がる枝が2本のバリアブルノードを72/180と、それぞれするとともに、第１インターリーバに繋がる枝が8本で、第２インターリーバに繋がる枝が2本のチェックノードの数を72/180とした。
【０５６７】
ここで、デンシティエボリューションと、その実装については、例えば、"On the Design of Low-Density Parity-Check Codes within 0.0045 dB of the Shannon Limit", S.Y.Chung, G.D.Forney, T.J.Richardson,R.Urbanke, IEEE Communications Leggers, VOL.5, NO.2, Feb 2001に記載されている。
【０５６８】
また、マルチエッジタイプのデンシティエボリューションについては、例えば、URLがhttp://lthcwww.epfl.ch/mct/index.phpのwebページに記載されている。
【０５６９】
マルチエッジタイプのデンシティエボリューションによれば、DVB-S.2の規格に規定されている、符号長Nが64800で、符号化率rが3/5のLDPC符号（以下、規格符号ともいう）については、性能閾値としてのEb/N0は、1.0464[dB]であり、Eb/N0が、この性能閾値（以上）となると、BERが落ち始める（小さくなっていく）。
【０５７０】
シミュレーションでは、マルチエッジタイプのデンシティエボリューションによって、性能閾値としてのEb/N0が、規格符号の場合の1.0464[dB]より小さくなるアンサンブルを見つけ、そのアンサンブルに属するLDPC符号の中から、QPSKや、16QAM、64QAM、256QAM等の複数の変調方式におけるBERを小さくするLDPC符号を、性能の良いLDPC符号として選択した。
【０５７１】
図５４ないし図５７は、性能閾値としてのEb/N0が、規格符号の場合の1.0464[dB]より小さい0.8819[dB]のアンサンブルに属するLDPC符号（符号長Nが64800で、符号化率rが3/5のLDPC符号）のうちの１つの検査行列初期値テーブルを示している。
【０５７２】
なお、図５５は、図５４に続く図であり、図５６は、図５５に続く図である。また、図５７は、図５６に続く図である。
【０５７３】
図５４ないし図５７の検査行列初期値テーブルから求められる検査行列Hでは、行重みは10で、一定になっている。また、列重みが、12の列が10080列だけ、3の列が28800列だけ、2の列が25920列だけ、それぞれ存在する。
【０５７４】
さらに、サイクルの分布については、サイクル4及びサイクル6は存在せず、サイクル8が63719個だけ、サイクル10が1081個だけ、それぞれ存在する。
【０５７５】
図５８ないし図６１は、図５４ないし図５７の検査行列初期値テーブルから求められる検査行列HのLDPC符号よりも、さらに性能の良いLDPC符号（現時点で最も性能の良いLDPC符号の１つ）の検査行列初期値テーブルを示している。
【０５７６】
なお、図５９は、図５８に続く図であり、図６０は、図５９に続く図である。また、図６１は、図６０に続く図である。
【０５７７】
図５８ないし図６１の検査行列初期値テーブルから求められる検査行列HのLDPC符号は、図５４ないし図５７の検査行列初期値テーブルから求められる検査行列HのLDPC符号と同一のアンサンブルに属する。
【０５７８】
したがって、図５８ないし図６１の検査行列初期値テーブルから求められる検査行列Hでは、図５４ないし図５７の場合と同様に、行重みは10で、一定になっている。また、列重みが、12の列が10080列だけ、3の列が28800列だけ、2の列が25920列だけ、それぞれ存在する。
【０５７９】
なお、図５８ないし図６１では、サイクルの分布については、サイクル4及びサイクル6は存在せず、サイクル8が63359個だけ、サイクル10が1441個だけ、それぞれ存在する。
【０５８０】
図６２は、図５８ないし図６１の検査行列初期値テーブルから求められる検査行列HのLDPC符号（以下、第１の提案符号ともいう）についてのBERのシミュレーションの結果を示している。
【０５８１】
すなわち、図６２は、QPSK、16QAM、64QAM、及び、256QAMの４つの変調方式のそれぞれについて、規格符号のEs/N0に対するBER（図中、破線で示す）と、第１の提案符号のEs/N0に対するBER（図中、実線で示す）とを示している。
【０５８２】
図６２から、第１の提案符号は、規格符号よりも性能がよいことが分かる。
【０５８３】
ここで、規格符号の性能閾値としてのEb/N0である1.0464[dB]と、第１の提案符号のアンサンブルの性能閾値としてのEb/N0である0.8819[dB]との差は、約0.16[dB]であるが、この約0.16[dB]の差が、図６２のQPSKについての規格符号のBERと、第１の提案符号のBERとの差として現れている。
【０５８４】
図６３ないし図６６は、図５４ないし図５７の検査行列初期値テーブルから求められる検査行列HのLDPC符号よりも、さらに性能の良い他のLDPC符号（現時点で最も性能の良いLDPC符号の他の１つ）の検査行列初期値テーブルを示している。
【０５８５】
なお、図６４は、図６３に続く図であり、図６５は、図６４に続く図である。また、図６６は、図６５に続く図である。
【０５８６】
図６３ないし図６６の検査行列初期値テーブルから求められる検査行列HのLDPC符号（以下、第２の提案符号ともいう）は、第１の提案符号とは異なるアンサンブルに属する。
【０５８７】
図６３ないし図６６の検査行列初期値テーブルから求められる検査行列Hでは、行重みが、10の行が22680行だけ存在し、9の行が3240行だけ存在する。また、列重みが、12の列が9720列だけ、3の列が29160列だけ、2の列が25920列だけ、それぞれ存在する。
【０５８８】
また、図６３ないし図６６では、サイクルの分布については、サイクル4及びサイクル6は存在せず、サイクル8が60479個だけ、サイクル10が4321個だけ、それぞれ存在する。
【０５８９】
図６７は、第２の提案符号についてのBERのシミュレーションの結果を示している。
【０５９０】
すなわち、図６７は、256QAMについての、規格符号のEs/N0に対するBER（図中、破線及び丸印で示す）、第１の提案符号のEs/N0に対するBER（図中、実線及び丸印で示す）、及び、第２の提案符号のEs/N0に対するBER（図中、実線及び三角形の印で示す）を示している。
【０５９１】
図６７から、第２の提案符号も、第１の提案符号と同様に、規格符号よりも性能がよいことが分かる。
【０５９２】
さらに、図６７によれば、第２の提案符号では、256QAMについての性能が、第１の提案符号よりも良くなっている。これは、第１及び第２の提案符号のそれぞれが属するアンサンブルが異なることによる。
【０５９３】
なお、適切な検査行列Hが満たすべき所定の条件は、LDPC符号の復号性能の向上や、LDPC符号の復号処理の容易化（単純化）等の観点から適宜決定することができる。
【０５９４】
次に、上述した一連の処理は、ハードウェアにより行うこともできるし、ソフトウェアにより行うこともできる。一連の処理をソフトウェアによって行う場合には、そのソフトウェアを構成するプログラムが、汎用のコンピュータ等にインストールされる。
【０５９５】
そこで、図６８は、上述した一連の処理を実行するプログラムがインストールされるコンピュータの一実施の形態の構成例を示している。
【０５９６】
プログラムは、コンピュータに内蔵されている記録媒体としてのハードディスク７０５やＲＯＭ７０３に予め記録しておくことができる。
【０５９７】
あるいはまた、プログラムは、フレキシブルディスク、CD-ROM(Compact Disc Read Only Memory)，MO(Magneto Optical)ディスク，DVD(Digital Versatile Disc)、磁気ディスク、半導体メモリなどのリムーバブル記録媒体７１１に、一時的あるいは永続的に格納（記録）しておくことができる。このようなリムーバブル記録媒体７１１は、いわゆるパッケージソフトウエアとして提供することができる。
【０５９８】
なお、プログラムは、上述したようなリムーバブル記録媒体７１１からコンピュータにインストールする他、ダウンロードサイトから、ディジタル衛星放送用の人工衛星を介して、コンピュータに無線で転送したり、LAN(Local Area Network)、インターネットといったネットワークを介して、コンピュータに有線で転送し、コンピュータでは、そのようにして転送されてくるプログラムを、通信部７０８で受信し、内蔵するハードディスク７０５にインストールすることができる。
【０５９９】
コンピュータは、CPU(Central Processing Unit)７０２を内蔵している。CPU７０２には、バス７０１を介して、入出力インタフェース７１０が接続されており、CPU７０２は、入出力インタフェース７１０を介して、ユーザによって、キーボードや、マウス、マイク等で構成される入力部７０７が操作等されることにより指令が入力されると、それに従って、ROM(Read Only Memory)７０３に格納されているプログラムを実行する。あるいは、また、CPU７０２は、ハードディスク７０５に格納されているプログラム、衛星若しくはネットワークから転送され、通信部７０８で受信されてハードディスク７０５にインストールされたプログラム、又はドライブ７０９に装着されたリムーバブル記録媒体７１１から読み出されてハードディスク７０５にインストールされたプログラムを、RAM(Random Access Memory)７０４にロードして実行する。これにより、CPU７０２は、上述したフローチャートに従った処理、あるいは上述したブロック図の構成により行われる処理を行う。そして、CPU７０２は、その処理結果を、必要に応じて、例えば、入出力インタフェース７１０を介して、LCD(Liquid Crystal Display)やスピーカ等で構成される出力部７０６から出力、あるいは、通信部７０８から送信、さらには、ハードディスク７０５に記録等させる。
【０６００】
ここで、本明細書において、コンピュータに各種の処理を行わせるためのプログラムを記述する処理ステップは、必ずしもフローチャートとして記載された順序に沿って時系列に処理する必要はなく、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）も含むものである。
【０６０１】
また、プログラムは、１のコンピュータにより処理されるものであっても良いし、複数のコンピュータによって分散処理されるものであっても良い。さらに、プログラムは、遠方のコンピュータに転送されて実行されるものであっても良い。
【０６０２】
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【図面の簡単な説明】
【０６０３】
【図１】LDPC符号の検査行列Hを説明する図である。
【図２】LDPC符号の復号手順を説明するフローチャートである。
【図３】LDPC符号の検査行列の例を示す図である。
【図４】検査行列のタナーグラフを示す図である。
【図５】バリアブルノードを示す図である。
【図６】チェックノードを示す図である。
【図７】本発明を適用した伝送システムの一実施の形態の構成例を示す図である。
【図８】送信装置１１の構成例を示すブロック図である。
【図９】検査行列を示す図である。
【図１０】パリティ行列を示す図である。
【図１１】DVB-S.2の規格に規定されているLDPC符号の検査行列と列重みとを示す図である。
【図１２】16QAMの信号点配置を示す図である。
【図１３】64QAMの信号点配置を示す図である。
【図１４】64QAMの信号点配置を示す図である。
【図１５】64QAMの信号点配置を示す図である。
【図１６】デマルチプレクサ２５の処理を説明する図である。
【図１７】デマルチプレクサ２５の処理を説明する図である。
【図１８】LDPC符号の復号についてのタナーグラフを示す図である。
【図１９】階段構造になっているパリティ行列HTと、そのパリティ行列HTに対応するタナーグラフを示す図である。
【図２０】パリティインターリーブ後のLDPC符号に対応する検査行列Hのパリティ行列HTを示す図である。
【図２１】変換検査行列を示す図である。
【図２２】カラムツイストインターリーバ２４の処理を説明する図である。
【図２３】カラムツイストインターリーブに必要なメモリ３１のカラム数と、書き始めの位置のアドレスを示す図である。
【図２４】カラムツイストインターリーブに必要なメモリ３１のカラム数と、書き始めの位置のアドレスを示す図である。
【図２５】送信処理を説明するフローチャートである。
【図２６】シミュレーションで採用した通信路のモデルを示す図である。
【図２７】シミュレーションで得られたエラーレートと、フラッタのドップラ周波数fdとの関係を示す図である。
【図２８】シミュレーションで得られたエラーレートと、フラッタのドップラ周波数fdとの関係を示す図である。
【図２９】受信装置１２の構成例を示すブロック図である。
【図３０】受信処理を説明するフローチャートである。
【図３１】LDPC符号の検査行列の例を示す図である。
【図３２】検査行列に行置換と列置換を施した行列（変換検査行列）を示す図である。
【図３３】５×５単位に分割した変換検査行列を示す図である。
【図３４】ノード演算をP個まとめて行う復号装置の構成例を示すブロック図である。
【図３５】LDPC復号部５６の構成例を示すブロック図である。
【図３６】送信装置１１の他の構成例を示すブロック図である。
【図３７】RC部５０１の構成例を示すブロック図である。
【図３８】RC処理を説明する図である。
【図３９】時系列の４個のシンボルを示す図である。
【図４０】合成シンボルが消失した状態を説明する図である。
【図４１】インターリーバ５１５で行われる成分インターリーブを説明する図である。
【図４２】受信装置１２の他の構成例を示すブロック図である。
【図４３】逆RC処理部５３１の構成例を示すブロック図である。
【図４４】LDPC符号化部２１の構成例を示すブロック図である。
【図４５】LDPC符号化部２１の処理を説明するフローチャートである。
【図４６】DVB-S.2の規格に規定されている検査行列初期値テーブルを示す図である。
【図４７】DVB-S.2の規格に規定されている検査行列初期値テーブルを示す図である。
【図４８】DVB-S.2の規格に規定されている検査行列初期値テーブルを示す図である。
【図４９】DVB-S.2の規格に規定されている検査行列初期値テーブルを示す図である。
【図５０】検査行列初期値テーブルから検査行列Hを求める方法を説明する図である。
【図５１】サイクル４とサイクル６を示す図である。
【図５２】列重みが3で、行重みが6であるというデグリーシーケンスのアンサンブルのタナーグラフの例を示す図である。
【図５３】マルチエッジタイプのアンサンブルのタナーグラフの例を示す図である。
【図５４】性能が、規格符号よりも良いLDPC符号のうちの１つの検査行列初期値テーブルを示す図である。
【図５５】性能が、規格符号よりも良いLDPC符号のうちの１つの検査行列初期値テーブルを示す図である。
【図５６】性能が、規格符号よりも良いLDPC符号のうちの１つの検査行列初期値テーブルを示す図である。
【図５７】性能が、規格符号よりも良いLDPC符号のうちの１つの検査行列初期値テーブルを示す図である。
【図５８】性能が、規格符号よりも良い第１の提案符号の検査行列初期値テーブルを示す図である。
【図５９】性能が、規格符号よりも良い第１の提案符号の検査行列初期値テーブルを示す図である。
【図６０】性能が、規格符号よりも良い第１の提案符号の検査行列初期値テーブルを示す図である。
【図６１】性能が、規格符号よりも良い第１の提案符号の検査行列初期値テーブルを示す図である。
【図６２】規格符号、及び第１の提案符号についての、Es/N0とBERとの関係を示す図である。
【図６３】性能が、規格符号よりも良い第２の提案符号の検査行列初期値テーブルを示す図である。
【図６４】性能が、規格符号よりも良い第２の提案符号の検査行列初期値テーブルを示す図である。
【図６５】性能が、規格符号よりも良い第２の提案符号の検査行列初期値テーブルを示す図である。
【図６６】性能が、規格符号よりも良い第２の提案符号の検査行列初期値テーブルを示す図である。
【図６７】規格符号、並びに、第１及び第２の提案符号についての、Es/N0とBERとの関係を示す図である。
【図６８】本発明を適用したコンピュータの一実施の形態の構成例を示すブロック図である。
【符号の説明】
【０６０４】
１１  送信装置，  １２  受信装置，  ２１  LDPC符号化部，  ２２  ビットインターリーバ，  ２３  パリティインターリーバ，  ２４  カラムツイストインターリーバ，  ２５  デマルチプレクサ，  ２６  マッピング部，  ２７  直交変調部，  ３１  メモリ，  ３２  入れ替え部，  ５１  直交復調部，  ５２  デマッピング部，  ５３  デインターリーバ，  ５４  デマルチプレクサ，  ５５  カラムツイストインターリーバ，  ５６  LDPC復号部，  ３００  枝データ格納用メモリ，  ３０１  セレクタ，  ３０２  チェックノード計算部，  ３０３  サイクリックシフト回路，  ３０４  枝データ格納用メモリ，  ３０５  セレクタ，  ３０６  受信データ用メモリ，  ３０７  バリアブルノード計算部，  ３０８  サイクリックシフト回路，  ３０９  復号語計算部，  ３１０  受信データ並べ替え部，  ３１１  復号データ並べ替え部，  ５０１  RC部，  ５１１  位相回転部，  ５１２  IQ分離部，  ５１３，５１４  バッファ，  ５１５  インターリーバ，  ５１６  合成部，  ５３１  逆RC部，  ５４１  IQ分離部，  ５４２，５４３  バッファ，  ５４４  デインターリーバ，  ５４５  合成部，  ５４６  位相回転部，  ６０１  符号化処理部，  ６０２  記憶部，  ６１１  符号化率設定部，  ６１２  初期値テーブル読み出し部，  ６１３  検査行列生成部，  ６１４  情報ビット読み出し部，  ６１５  符号化パリティ演算部，  ６１６  制御部，  ７０１  バス，  ７０２  CPU，  ７０３  ROM，  ７０４  RAM，  ７０５  ハードディスク，  ７０６  出力部，  ７０７  入力部，  ７０８  通信部，  ７０９  ドライブ，  ７１０  入出力インタフェース，  ７１１  リムーバブル記録媒体
【図１】
2009224820.tif 000010
【図２】
2009224820.tif 000011
【図３】
2009224820.tif 000012
【図４】
2009224820.tif 000013
【図５】
2009224820.tif 000014
【図６】
2009224820.tif 000015
【図７】
2009224820.tif 000016
【図８】
2009224820.tif 000017
【図９】
2009224820.tif 000018
【図１０】
2009224820.tif 000019
【図１１】
2009224820.tif 000020
【図１２】
2009224820.tif 000021
【図１３】
2009224820.tif 000022
【図１４】
2009224820.tif 000023
【図１５】
2009224820.tif 000024
【図１６】
2009224820.tif 000025
【図１７】
2009224820.tif 000026
【図１８】
2009224820.tif 000027
【図１９】
2009224820.tif 000028
【図２０】
2009224820.tif 000029
【図２１】
2009224820.tif 000030
【図２２】
2009224820.tif 000031
【図２３】
2009224820.tif 000032
【図２４】
2009224820.tif 000033
【図２５】
2009224820.tif 000034
【図２６】
2009224820.tif 000035
【図２７】
2009224820.tif 000036
【図２８】
2009224820.tif 000037
【図２９】
2009224820.tif 000038
【図３０】
2009224820.tif 000039
【図３１】
2009224820.tif 000040
【図３２】
2009224820.tif 000041
【図３３】
2009224820.tif 000042
【図３４】
2009224820.tif 000043
【図３５】
2009224820.tif 000044
【図３６】
2009224820.tif 000045
【図３７】
2009224820.tif 000046
【図３８】
2009224820.tif 000047
【図３９】
2009224820.tif 000048
【図４０】
2009224820.tif 000049
【図４１】
2009224820.tif 000050
【図４２】
2009224820.tif 000051
【図４３】
2009224820.tif 000052
【図４４】
2009224820.tif 000053
【図４５】
2009224820.tif 000054
【図４６】
2009224820.tif 000055
【図４７】
2009224820.tif 000056
【図４８】
2009224820.tif 000057
【図４９】
2009224820.tif 000058
【図５０】
2009224820.tif 000059
【図５１】
2009224820.tif 000060
【図５２】
2009224820.tif 000061
【図５３】
2009224820.tif 000062
【図５４】
2009224820.tif 000063
【図５５】
2009224820.tif 000064
【図５６】
2009224820.tif 000065
【図５７】
2009224820.tif 000066
【図５８】
2009224820.tif 000067
【図５９】
2009224820.tif 000068
【図６０】
2009224820.tif 000069
【図６１】
2009224820.tif 000070
【図６２】
2009224820.tif 000071
【図６３】
2009224820.tif 000072
【図６４】
2009224820.tif 000073
【図６５】
2009224820.tif 000074
【図６６】
2009224820.tif 000075
【図６７】
2009224820.tif 000076
【図６８】
2009224820.tif 000077