(57)【要約】【課題】  周波数変換回路において、変換出力であるＲＦ信号のレベルを所望値まで増幅する多段ＦＥＴ増幅部の途中に挿入される可変減衰器に要求されるダイナミックレンジを抑制し、更にはＦＥＴ増幅素子数の増大を抑制する。【解決手段】  入力信号の周波数変換をなす周波数変換部１０１と、この周波数変換出力を増幅する多段ＦＥＴ増幅部１０２と、周波数変換部から多段ＦＥＴ増幅部の出力までの信号経路に挿入された信号レベルを可変する可変減衰器（Ｖ−ＡＴＴ）とを含む周波数変換回路において、周波数変換出力の周波数に応じた周波数情報と、温度に応じた温度情報とに基づいて、多段ＦＥＴ増幅部１０２の各ＦＥＴのゲート電圧を制御するゲート電圧制御部１０３を含むことを特徴とする。【選択図】      図１
2009188687.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の周波数変換をなす周波数変換手段と、この周波数変換出力を増幅する多段ＦＥＴ増幅手段と、前記周波数変換手段から前記多段増幅手段の出力までの信号経路に挿入されて信号レベルを可変する可変減衰手段とを含む周波数変換回路であって、
前記周波数変換出力の周波数に応じた周波数情報と、温度に応じた温度情報とに基づいて、前記多段ＦＥＴ増幅手段の各ＦＥＴのゲート電圧を制御するゲート電圧制御手段を含むことを特徴とする周波数変換回路。
【請求項２】
前記周波数情報は、前記周波数変換手段の局部発振信号を生成する局部発振手段の発振周波数制御電圧であることを特徴とする請求項１記載の周波数変換回路。
【請求項３】
前記局部発振手段はシンセサイザ発振器であり、前記周波数情報は前記シンセサイザ発振器のＶＣＯ制御電圧であることを特徴とする請求項２記載の周波数変換回路。
【請求項４】
入力信号の周波数変換をなす周波数変換手段と、この周波数変換出力を増幅する多段ＦＥＴ増幅手段と、前記周波数変換手段から前記多段増幅手段の出力までの信号経路に挿入されて信号レベルを可変する可変減衰手段とを含む周波数変換回路であって、
前記可変減衰手段の減衰量を、前記周波数変換出力の周波数情報と、温度に応じた温度情報とに応じて制御する制御手段を含み、
前記制御手段は、前記周波数情報と温度情報とにより定まる前記ＦＥＴ増幅手段の各ＦＥＴのゲート電圧情報を予め格納したテーブルを有し、現在の周波数に応じた周波数情報と現在の温度に応じた温度情報とを基に前記テーブルを検索して対応するゲート電圧を読出すことを特徴とする周波数変換回路。
【請求項５】
入力信号の周波数変換をなす周波数変換手段と、この周波数変換出力を増幅する多段ＦＥＴ増幅器と、前記周波数変換手段から前記多段増幅器の出力までの信号経路に挿入されて信号レベルを可変する可変減衰手段とを含む周波数変換回路におけるＦＥＴ増幅器の利得制御回路であって、
前記周波数変換出力の周波数に応じた周波数情報と、温度に応じた温度情報とに基づいて、前記多段ＦＥＴ増幅手段の各ＦＥＴのゲート電圧を制御するゲート電圧制御手段を含むことを特徴とする利得制御回路。
【請求項６】
前記周波数情報は、前記周波数変換手段の局部発振信号を生成する局部発振手段の発振周波数制御電圧であることを特徴とする請求項５記載の利得制御回路。
【請求項７】
前記局部発振手段はシンセサイザ発振器であり、前記周波数情報は前記シンセサイザ発振器のＶＣＯ制御電圧であることを特徴とする請求項６記載の利得制御回路。
【請求項８】
入力信号の周波数変換をなす周波数変換手段と、この周波数変換出力を増幅する多段ＦＥＴ増幅器と、前記周波数変換手段から前記多段増幅器の出力までの信号経路に挿入されて信号レベルを可変する可変減衰手段と、前記可変減衰手段の減衰量を、前記周波数変換出力の周波数情報と、温度に応じた温度情報とに応じて制御する制御手段とを含む周波数変換回路におけるＦＥＴ増幅器の利得制御回路であって、
前記制御手段に、前記周波数情報と温度情報とにより定まる前記ＦＥＴ増幅器の各ＦＥＴのゲート電圧情報を予め格納したテーブルを設け、現在の周波数に応じた周波数情報と現在の温度に応じた温度情報とを基に前記テーブルを検索して対応するゲート電圧を読出すことを特徴とする利得制御回路。
【請求項９】
入力信号の周波数変換をなす周波数変換手段と、この周波数変換出力を増幅する多段ＦＥＴ増幅器と、前記周波数変換手段から前記多段増幅器の出力までの信号経路に挿入されて信号レベルを可変する可変減衰手段とを含む周波数変換回路におけるＦＥＴ増幅器の利得制御方法であって、
前記周波数変換出力の周波数に応じた周波数情報と、温度に応じた温度情報とに基づいて、前記多段ＦＥＴ増幅器の各ＦＥＴのゲート電圧を制御する制御ステップを含むことを特徴とする利得制御方法。
【請求項１０】
前記周波数情報は、前記周波数変換手段の局部発振信号を生成する局部発振手段の発振周波数制御電圧であることを特徴とする請求項９記載の利得制御方法。
【請求項１１】
前記局部発振手段はシンセサイザ発振器であり、前記周波数情報は前記シンセサイザ発振器のＶＣＯ制御電圧であることを特徴とする請求項１０記載の利得制御方法。
【請求項１２】
前記周波数情報と温度情報とにより定まる前記ＦＥＴ増幅器の各ＦＥＴのゲート電圧情報を格納したテーブルを予め準備しておき、
現在の周波数に応じた周波数情報と現在の温度に応じた温度情報とを基に前記テーブルを検索して対応するゲート電圧を読出すステップを含むことを特徴とする請求項９記載の利得制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は周波数変換回路及びそれに用いるＦＥＴ増幅器の利得制御回路及びＦＥＴ増幅器の利得制御方法に関し、特に周波数変換回路において周波数変換出力を必要なレベルに増幅する多段ＦＥＴ増幅器の利得制御方式に関するものである。
【背景技術】
【０００２】
図１３は、本発明に関連する周波数変換回路の一例を示す図である。図１３を参照すると、ＩＦ（Intermediate Frequency：中間周波数）信号は、ミキサ４へ入力されて、ＰＬＬ（Phase Locked Loop ：フェイズロックドループ）シンセサイザ発振器２０による局部発振信号と混合されることにより、周波数変換される。このミキサ４による周波数変換出力は、ＢＰＦ（Band Pass Filter：帯域通過フィルタ）５へ入力されて所望とするＲＦ（Radio Freqency：高周波数）信号のみが選択的に導出される。このＲＦ信号は、ＦＥＴ（Field Effect Transistor ：電界効果トランジスタ）増幅器６，７，９，１０からなる多段ＦＥＴ増幅器により増幅されて所望のレベルを有するＲＦ出力となる。
【０００３】
この多段ＦＥＴ増幅器の途中には、可変減衰器８が設けられている。この可変減衰器８は出力レベルを可変することにより、多段ＦＥＴ増幅器を構成する各ＦＥＴ増幅器のばらつきや、更には周波数変化や温度変動による各ＦＥＴ増幅器の利得の変動などを補正するものである。そのために、制御回路１１Ａが設けられており、この制御回路１１Ａは、温度モニター１２のモニター値（現在の温度に応じた電圧）及びＰＬＬシンセサイザ発振器２０の現在の発振周波数に応じて、可変減衰器８の減衰量を制御するようになっている。
【０００４】
なお、ＰＬＬシンセサイザ発振器２０は、基準発振器３と、ＰＬＬ回路２と、このＰＬＬ回路２の出力電圧であるＡＰＣ−Ｖ（Automatic Phase Control-Voltage ：自動位相制御電圧）により制御されるＶＣＯ（Voltage Controlled Oscillator ：電圧制御発振器）１とを有し、このＶＣＯ１の出力が局部発振信号となる。なお、制御回路１１ＡによりＰＬＬ回路２が制御されて、局部発振信号の周波数が決定される。
【０００５】
ここで、特許文献１を参照すると、周波数変換回路において、その周波数特性を等化するためにイコライザ回路を配置し、更にＡＰＣ−Ｖ及び温度モニターの値を用いて、その周波数特性の温度特性も補正する技術が開示されている。
【０００６】
【特許文献１】特開２００５−２１７７３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図１３に示した周波数変換回路では、上述したように、ＲＦ信号の出力レベルを可変することにより、各ＦＥＴ増幅器のばらつきや、周波数や温度による利得の変動を補正する必要がある。そのために、可変減衰器８を設けて、制御回路１１Ａにより、この可変減衰器８の減衰量を制御することで、ＦＥＴ増幅器の利得変動を補正するようになっている。
【０００８】
図１４は、図１１に示した周波数変換回路のレベルダイヤの一例を示す図である。図１４では、１段のＦＥＴ増幅器において、利得が１０ｄＢであるとし、周波数変化に対する利得変動が、例えば最大±１ｄＢであり、温度変化に対する利得変動が、例えばこれまた最大±１ｄＢであるものとする。また、ミキサ（ＭＩＸ）４およびＢＰＦ５の各々も、同様に、周波数および温度変化によって、出力レベル変化が、それぞれ最大±１ｄＢであるものとする。そして、−１５ｄＢｍのＩＦ入力に対して、０ｄＢｍのＲＦ出力を得るものとしている。
【０００９】
なお、図１４では、可変減衰器８は、可変抵抗減衰器（Ｖ−ＡＴＴ：Variable-Attenuator ）と固定抵抗減衰器（ＡＴＴ）とからなるものとして示している。また、図１４では、各段のＦＥＴ増幅器は、簡単化のために、単にＦＥＴとして示している。
【００１０】
図１４において、黒の菱形を結ぶレベルダイヤは、各ＦＥＴ増幅器の利得、ミキサおよびＢＰＦの各出力レベルが、周波数変化及び温度変化で、共にプラス側へ最大（＋１ｄＢ）変動した場合のものである。また、黒の正方形を結ぶレベルダイヤは、周波数変化及び温度変化なしで、各ＦＥＴ増幅器の利得、ミキサおよびＢＰＦの各出力レベルが変動しなかった場合のもの（標準のレベルダイヤ）である。更に、三角形を結ぶレベルダイヤは、各ＦＥＴ増幅器の利得、ミキサおよびＢＰＦの各出力レベルが、周波数変化及び温度変化で、共にマイナス側へ最大（−１ｄＢ）変動した場合のものである。
【００１１】
上述したように、１段のＦＥＴ増幅器の利得が、周波数変化に対して最大±１ｄＢ変化し、また温度変化に対して最大±１ｄＢ変化するので、可変抵抗減衰器（Ｖ−ＡＴＴ）では、ミキサ４におけるレベル変化±１ｄＢと、ＢＰＦ５におけるレベル変化±１ｄＢの他に、多段ＦＥＴ増幅器の各利得偏差分をも補正することが必要になる。
【００１２】
ここで、図１４における黒の菱形を結ぶレベルダイヤである、各ＦＥＴ増幅器等の利得が共に最大の＋１ｄＢ変動した場合を考慮すると、必要なＲＦ信号レベルを得るためには、ＦＥＴ増幅器を４段使用することが必要になる。つまり、図１３のような回路構成において、−１５ｄＢｍのＩＦ入力に対して＋０ｄＢｍのＲＦ出力を得るには、ＦＥＴ増幅器が４段必要であり、その利得変動を補正するためには、可変減衰器８のレベル可変範囲として、最大２０ｄＢが必要になる。
【００１３】
換言すれば、図１３の構成の周波数変換回路（−１５ｄＢｍのＩＦ入力に対し、０ｄＢｍのＲＦ出力を得るもの）では、可変減衰器に要求されるダイナミックレンジが大となり、またＦＥＴ増幅器の段数も増大するという欠点がある。
【００１４】
上記の特許文献１の技術では、周波数変換回路において、その周波数特性をイコライザ回路により補正するものであり、このイコライザ回路は、周波数特性の傾きを制御することしかできないものである。故に、所望レベルのＩＦ入力に対して所望レベルのＲＦ出力を得るために、図１３の様に多段ＦＥＴ増幅器及び可変減衰器を用いた構成に、イコライザ回路を適用したとしても、ＦＥＴ増幅器の段数の削減、可変減衰器のダイナミックレンジの削減はできないという課題がある。
【００１５】
本発明の目的は、可変減衰器に要求されるダイナミックレンジ及び増幅器段数の増大を抑制することが可能な周波数変換回路及びそれに用いるＦＥＴ増幅器の利得制御回路及びＦＥＴ増幅器の利得制御方法を提供することである。
【課題を解決するための手段】
【００１６】
本発明による周波数変換回路は、入力信号の周波数変換をなす周波数変換手段と、この周波数変換出力を増幅する多段ＦＥＴ増幅手段と、前記周波数変換手段から前記多段増幅手段の出力までの信号経路に挿入されて信号レベルを可変する可変減衰手段とを含む周波数変換回路であって、前記周波数変換出力の周波数に応じた周波数情報と、温度に応じた温度情報とに基づいて、前記多段ＦＥＴ増幅手段の各ＦＥＴのゲート電圧を制御するゲート電圧制御手段を含むことを特徴とする。
【００１７】
本発明による他の周波数変換回路は、入力信号の周波数変換をなす周波数変換手段と、この周波数変換出力を増幅する多段ＦＥＴ増幅手段と、前記周波数変換手段から前記多段増幅手段の出力までの信号経路に挿入されて信号レベルを可変する可変減衰手段とを含む周波数変換回路であって、前記可変減衰手段の減衰量を、前記周波数変換出力の周波数情報と、温度に応じた温度情報とに応じて制御する制御手段を含み、前記制御手段は、周波数情報と温度情報とにより定まる前記ＦＥＴ増幅手段の各ＦＥＴのゲート電圧情報を予め格納したテーブルを有し、現在の前記周波数に応じた周波数情報と現在の温度に応じた温度情報とを基に前記テーブルを検索して対応するゲート電圧を読出すことを特徴とする。
【００１８】
本発明による利得制御回路は、入力信号の周波数変換をなす周波数変換手段と、この周波数変換出力を増幅する多段ＦＥＴ増幅器と、前記周波数変換手段から前記多段増幅器の出力までの信号経路に挿入されて信号レベルを可変する可変減衰手段とを含む周波数変換回路におけるＦＥＴ増幅器の利得制御回路であって、前記周波数変換出力の周波数に応じた周波数情報と、温度に応じた温度情報とに基づいて、前記多段ＦＥＴ増幅器の各ＦＥＴのゲート電圧を制御するゲート電圧制御手段を含むことを特徴とする。
【００１９】
本発明による他の利得制御回路は、入力信号の周波数変換をなす周波数変換手段と、この周波数変換出力を増幅する多段ＦＥＴ増幅器と、前記周波数変換手段から前記多段増幅器の出力までの信号経路に挿入されて信号レベルを可変する可変減衰手段と、前記可変減衰手段の減衰量を、前記周波数変換出力の周波数情報と、温度に応じた温度情報とに応じて制御する制御手段とを含む周波数変換回路におけるＦＥＴ増幅器の利得制御回路であって、前記制御手段に、前記周波数情報と温度情報とにより定まる前記ＦＥＴ増幅器の各ＦＥＴのゲート電圧情報を予め格納したテーブルを設け、現在の周波数に応じた周波数情報と現在の温度に応じた温度情報とを基に前記テーブルを検索して対応するゲート電圧を読出すことを特徴とする。
【００２０】
本発明による利得制御方法は、入力信号の周波数変換をなす周波数変換手段と、この周波数変換出力を増幅する多段ＦＥＴ増幅器と、前記周波数変換手段から前記多段増幅器の出力までの信号経路に挿入されて信号レベルを可変する可変減衰手段とを含む周波数変換回路におけるＦＥＴ増幅器の利得制御方法であって、前記周波数変換出力の周波数に応じた周波数情報と、温度に応じた温度情報とに基づいて、前記多段ＦＥＴ増幅器の各ＦＥＴのゲート電圧を制御する制御ステップを含むことを特徴とする。
【発明の効果】
【００２１】
本発明によれば、周波数変換回路から得られる周波数に対応した周波数情報と、温度モニターから得られる温度情報とに応じて、ＦＥＴ増幅器のＦＥＴゲート電圧を制御してその利得が一定になるようにしたので、可変減衰器のダイナミックレンジ及びＦＥＴ増幅器の段数の増大を抑制することができるという効果がある。
【発明を実施するための最良の形態】
【００２２】
以下に、本発明の実施の形態について詳述するが、それに先立って、本発明の理解を容易にするために、本発明の原理を、図１の概略機能ブロック図を用いて説明する。
【００２３】
図１を参照すると、ＩＦ信号は、周波数変換部１０１へ入力されて、ＲＦ信号に変換される。このＲＦ信号は、可変減衰器（Ｖ−ＡＴＴ）を含む多段のＦＥＴ増幅部１０２へ入力されて必要なレベルを有するＲＦ信号として導出されることになる。
【００２４】
多段ＦＥＴ増幅部１０２の利得変動を補正するために、ゲート電圧制御部１０３が設けられている。このゲート電圧制御部１０３は、温度に応じた電圧である温度情報と、周波数変換部１０１の内部に得られる周波数情報とを用いて、ＦＥＴ増幅部１０２の増幅素子であるＦＥＴのゲート電圧ＶＧ１〜ＶＧｎ（ｎは多段ＦＥＴ増幅部１０２の段数を示す）を生成する。
【００２５】
先述した如く、ＦＥＴ増幅器の利得特性は、周波数及び温度に依存して変化する。そこで、ゲート電圧制御部１０３において、増幅すべき周波数情報と温度情報とを用いて、常に利得が一定になるようにゲートバイアス電圧を生成するようになっている。こうすることにより、多段ＦＥＴ増幅部１０２の各利得は、増幅すべき周波数（ＲＦ）や周囲温度が変化しても、常に一定に制御される。
【００２６】
よって、多段ＦＥＴ増幅部１０２の途中に挿入される可変減衰器のレベル補正は、多段ＦＥＴ増幅部１０２の前段の周波数変換部１０１によるレベル変動のみを補正するだけで良くなる。その結果、多段ＦＥＴ増幅部１０２の利得制御を行わない図１３の場合と本発明の場合とでは、入出力レベルが同じ条件では本発明の方が、可変減衰器のダイナミックレンジの増大もなく、また、多段ＦＥＴ増幅部１０２の段数も少なくて済むことになる。
【００２７】
なお、図１においては、多段増幅器１０２に可変減衰器を含む構成として示しているが、一般的には、可変減衰器は、ＲＦ信号のレベル制御を行うこができればよいものであるから、周波数変換部１０１から多段ＦＥＴ増幅部１０２の出力までの間のＲＦ信号経路に挿入することができる。
【００２８】
次に、本発明の実施の形態について図２を参照しつつ詳述する。図２は本発明の実施の形態による周波数変換回路を示す図であり、図２において、図１３と同等部分は同一符号により示されている。図２を参照すると、ＩＦ入力信号は、ミキサ４へ入力されて、ＰＬＬシンセサイザ発振器２０による局部発振信号ＬＯと混合されることにより、周波数変換される。このミキサ４による周波数変換出力は、ＬＯリーク成分を除去するためのＢＰＦ５へ入力されて所望とするＲＦ信号成分が選択的に導出される。このＲＦ信号は、ＦＥＴ６，９，１０からなる多段構成のＦＥＴ増幅器により増幅されて所望のレベルを有するＲＦ出力となる。
【００２９】
この多段ＦＥＴ増幅器の途中には、可変減衰器８が設けられている。具体的には、初段ＦＥＴ６と２段目ＦＥＴ９との間に、可変減衰器８が設けられているものとする。この可変減衰器８は、ＲＦ出力レベルを可変とすると共に、ミキサ４やＢＰＦ５における、周波数や温度の変化に起因するレベル変動を、その減衰量の制御によって補正するものである。そのために、制御回路１１Ｂが設けられており、この制御回路１１Ｂは、温度モニター１２のモニター値及びＰＬＬシンセサイザ発振器２０の現在の発振周波数に応じて、可変減衰器８の減衰量を制御するようになっている。
【００３０】
なお、ＰＬＬシンセサイザ発振器２０は、基準発振器３と、ＰＬＬ回路２と、ＶＣＯ１とを有し、このＶＣＯ１の出力が局部発振信号ＬＯとなる。なお、制御回路１１ＢによりＰＬＬ回路２が制御されて、局部発振信号ＬＯの周波数、ひいては、ＲＦ信号周波数が決定されることになる。
【００３１】
かかる構成の他に、本実施の形態では、ＦＥＴ増幅器６，９，１０の各ゲート電圧ＶＧを制御して、周波数変化や温度変動に起因する各ＦＥＴ増幅器の利得変動を抑圧して一定に制御するためのゲート電圧制御回路１３が設けられている。このゲート電圧制御回路１３には、温度モニター１２からのモニター値（温度情報）とＰＬＬ回路２の出力であるＶＣＯ１の制御電圧（ＡＰＣ−Ｖ）とが供給されている。
【００３２】
ここで、ＶＣＯ１の制御電圧（ＡＰＣ−Ｖ）は、ＬＯ周波数に比例した電圧であり、またＬＯ周波数とＲＦ周波数とは対応しているので、当該制御電圧（ＡＰＣ−Ｖ）は、ＲＦ周波数、すなわちＦＥＴ増幅器が増幅すべき周波数に対応した周波数情報ということができる。従って、ゲート電圧制御回路１３は、ＦＥＴ増幅器が増幅すべき周波数に応じた周波数情報と、現在の周囲温度に応じた温度情報とを基に、各ＦＥＴ増幅器のゲート電圧ＶＧを生成するのである。
【００３３】
図３は、図２の回路のレベルダイヤを示しており、図１４の場合と入力及び出力レベルは同一条件であるものとし、また各菱形、正方形、三角形の各々を結ぶ線も、図１４の例と同一である。そして、ここで使用されるＦＥＴ増幅器６，９，１０の特性は図４〜６に示すような特性であるものとする。
【００３４】
なお、図４は、ＦＥＴ増幅器の増幅素子であるＦＥＴの周波数対利得特性の温度に対する変化特性であり、４１は常温、４２は低温、４３は高温の各場合を示す。図５はＦＥＴのゲート電圧ＶＧ対ドレイン電流Ｉｄ特性である。図６はＦＥＴのドレイン電流Ｉｄ対利得特性の周波数に対する変化特性であり、ｆＣは増幅すべき周波数帯域の中心周波数であり、ｆＬは当該周波数帯域の低域周波数であり、ｆＨは当該周波数帯域の高域周波数である。
【００３５】
ここで、常温で周波数が中心周波数ｆＣとすると、各ＦＥＴ増幅器の利得は、図４により、１０ｄＢとなる。そうすると、図６から、このときのドレイン電流Ｉｄは１０ｍＡとなることが分かる。そして、図５を参照すると、ドレイン電流Ｉｄ＝１０ｍＡに対するゲート電圧ＶＧは−０．３Ｖとなる。この状態で、周波数のみが中心周波数ｆＣからより低い周波数ｆＬに変化したとする。この場合にも、ＦＥＴ増幅器の利得を１０ｄＢに維持する必要がある。そこで、図６において、利得１０ｄＢとし、また周波数ｆＬとすると、ドレイン電流Ｉｄは７ｍＡとなる。すると、図５から、Ｉｄ＝７ｍＡに対するゲート電圧ＶＧは−０．３５Ｖとなる。
【００３６】
よって、常温において、周波数がｆＣからｆＬに変化した場合には、ＶＧを−０．３Ｖから−０．３５Ｖに制御することにより、利得を１０ｄＢの一定値に維持することができるのである。このときのＶＧ＝−０．３５Ｖを、ＰＬＬシンセサイザ発振器２０のｆＬ時のＡＰＣ−Ｖを用いて、ゲート電圧制御回路１３から出力するようにする。
【００３７】
上記においては、周波数変動に対するＦＥＴ増幅器のゲート電圧の制御方法について説明したが、次に、温度変動に対するゲート電圧の制御方法について、図７〜図８を参照して説明する。図７は、ＦＥＴ増幅器の増幅素子であるＦＥＴのゲート電圧ＶＧに対するドレイン電流Ｉｄの温度に対する変化特性であり、７１は常温、７２は低温、７３は高温の各場合を示す。図８は、中心周波数ｆＣでの、ＦＥＴのドレイン電流Ｉｄに対する利得の温度に対する変化特性であり、８１は常温、８２は低温、８３は高温の各場合を示す。
【００３８】
図８に示すように、ａの状態、すなわち、常温で利得１０ｄＢで使用している状態では、ドレイン電流Ｉｄ＝１０ｍＡに対するゲート電圧ＶＧは−０．３Ｖである。これが、例えば、低温になったとすると、ゲート電圧ＶＧは−０．３Ｖのままでは、ドレイン電流Ｉｄ＝１５ｍＡになるために、図８のｂに示す状態、すなわち、利得１２ｄＢとなる。これを、ａの状態と同一の利得１０ｄＢに維持するには、ゲート電圧ＶＧ＝−０．３８Ｖとして、ドレイン電流Ｉｄを７ｍＡとする必要がある（図８の状態ｃ）。よって、このゲート電圧ＶＧ＝−０．３８Ｖを、温度モニター１２からの温度情報を用いて、ゲート電圧制御回路１３から出力するようにするのである。
【００３９】
同様に、ａの状態から高温になった場合には、ゲート電圧が−０．３Ｖのままでは、ドレイン電流Ｉｄ＝７ｍＡになるために、図８のｄの状態になり、利得は８ｄＢとなる。これをａの状態と同一の利得１０ｄＢに維持するには、ゲート電圧ＶＧ＝−０．１５Ｖとして、ドレイン電流Ｉｄを１６ｍＡとする必要がある（図８の状態ｅ）。よって、このゲート電圧ＶＧ＝−０．１５Ｖを、温度モニター１２からの温度情報を用いて、ゲート電圧制御回路１３から出力するようにするのである。
【００４０】
図９に、このゲート電圧制御回路１３の一例を示す。図９を参照すると、ＡＰＣ−Ｖは、抵抗Ｒ１を介して差動アンプＤ１の逆相入力となり、差動アンプＤ１の正相入力には、抵抗Ｒ２を介して基準電圧が供給されている。また、温度モニター電圧は、抵抗Ｒ５を介して差動アンプＤ２の逆相入力となり、差動アンプＤ２の正相入力には、抵抗Ｒ６を介して基準電圧が供給されている。
【００４１】
これら各差動アンプＤ１，Ｄ２の出力は、抵抗Ｒ３，Ｒ７をそれぞれ介して、また抵抗Ｒ９を介して差動アンプＤ３の逆相入力となっている。この差動アンプＤ３の正相入力には、抵抗Ｒ１０を介して基準電圧ＶＧ０が供給されている。なお、抵抗Ｒ４は差動アンプＤ１の帰還抵抗であり、抵抗Ｒ８は差動アンプＤ２の帰還抵抗であり、抵抗Ｒ１１は差動アンプＤ３の帰還抵抗である。そして、差動アンプＤ３の出力からＦＥＴ増幅器のゲート電圧が導出されるのである。
【００４２】
図９における差動アンプＤ１の基準電圧は、ｆＣのときのＡＰＣ−Ｖであるものとし、差動アンプＤ２の基準電圧は、常温時のモニター電圧であるものとする。また、ＰＬＬシンセサイザ発振器２０のＶＣＯ１のＡＰＣ−Ｖと発振周波数との関係（ＶＣＯ特性と称す）は、図１０に示すようなリニアな特性であるものとし、また、温度モニター１２の温度とモニター電圧との関係は、図１１に示すようなリニアな特性であるものとする。ｆＣ、常温のときのＦＥＴ増幅器のゲート電圧は、差動アンプＤ３の基準電圧ＶＧ０であるものとする。このｆＣからの周波数のずれと常温からの温度のずれに応じた各電圧が、それぞれＶＧ０に足し合わされることにより、ゲート電圧が生成される。
【００４３】
これにより、ＦＥＴ増幅器の利得を周波数や温度によらずに一定に保つことができ、図３に示したように、回路全体の利得偏差を抑えることができ、よって可変減衰器８に必要なダイナミックレンジを著しく減少させることができる。具体的には、図１４の例では、可変減衰器のダイナミックレンジとして２０ｄＢ必要であったが、本実施の形態では、ミキサ４とＢＰＦ５の両レベル変動に相当する４ｄＢのダイナミックレンジとなる。また、図１４の例と同一の入出力レベル条件では、図１４の場合には、図１３のように４段のＦＥＴ増幅器が必要であったが、本実施の形態では、３段のＦＥＴ増幅器で済むことになる。
【００４４】
次に、本発明の他の実施の形態について説明する。図１０は本発明の他の実施の形態を示す回路図であり、図２と同等部分には同一符号をもって示している。先の実施の形態では、図２に示すように、制御回路１１Ｂの他に、ゲート電圧制御回路１３を設けているが、本実施の形態では、ゲート電圧制御回路１３を設ける代わりに、図１２に示すように、図１３に示した制御回路１１Ａにその機能を持たせて回路の簡素化を図るようにしたものである。なお、図１２の制御回路には、１１Ｃなる符号を付している。
【００４５】
制御回路１１Ｃは、ＰＬＬシンセサイザ発振器２０をどの周波数に設定しているかを当然に知っているので、周波数情報を有しており、また、元々温度モニター１２による温度情報の供給も受けている。従って、これら２つの情報の各組合わせにそれぞれ対応して、ＦＥＴ増幅器の最適ゲート電圧ＶＧをＲＯＭ（Read Only Memory：読出専用メモリ）などの記録媒体にテーブルとして、予め格納しておく。そして、そのときの実際の２つの情報を用いてこのテーブルを検索して、そのときの最適ゲート電圧ＶＧを読出すように構成することができる。これにより、回路構成が簡素化される。
【００４６】
上記実施の形態においては、可変減衰器８をＦＥＴ増幅器６と９と間に設けているが、前述したように、この可変減衰器は、ＲＦ信号のレベル制御を行うものであるから、周波数変換器を構成するミキサ４の出力部からＦＥＴ増幅器１０の出力部までの間に挿入することができるものである。
【図面の簡単な説明】
【００４７】
【図１】本発明の原理を説明するための概略機能ブロック図である。
【図２】本発明の一実施の形態の回路図である。
【図３】図２の回路のレベルダイヤの例を示す図である。
【図４】ＦＥＴ増幅器の増幅素子であるＦＥＴの周波数対利得特性の温度依存性を示す図である。
【図５】ＦＥＴ増幅器の増幅素子であるＦＥＴのゲート電圧対ドレイン電流特性を示す図である。
【図６】ＦＥＴ増幅器の増幅素子であるＦＥＴのドレイン電流対利得特性の周波数依存性を示す図である。
【図７】ＦＥＴ増幅器の増幅素子であるＦＥＴのゲート電圧対ドレイン電流特性の温度依存性を示す図である。
【図８】ＦＥＴ増幅器の増幅素子であるＦＥＴのドレイン電流対利得特性の温度依存性を示す図である。
【図９】図２のゲート電圧制御回路の例を示す図である。
【図１０】ＶＣＯの周波数対ＡＰＣ−Ｖ特性を示す図である。
【図１１】温度対温度モニター電圧特性を示す図である。
【図１２】本発明の他の実施の形態の回路図である。
【図１３】本発明に関連する既存の回路図である。
【図１４】図１１の回路のレベルダイヤの一例を示す図である。
【符号の説明】
【００４８】
１  ＶＣＯ
２  ＰＬＬ回路
３  基準発振器
４  ミキサ
５  ＢＰＦ
６，９，１０  ＦＥＴ増幅器
８  可変減衰器
１１Ｂ，１１Ｃ  制御回路
１２  温度モニター
１３  ゲート電圧制御回路
２０  ＰＬＬシンセサイザ発振器
１０１  周波数変換部
１０２  多段ＦＥＴ増幅部
１０３  ゲート電圧制御部
【図１】
2009188687.tif 000003
【図２】
2009188687.tif 000004
【図３】
2009188687.tif 000005
【図４】
2009188687.tif 000006
【図５】
2009188687.tif 000007
【図６】
2009188687.tif 000008
【図７】
2009188687.tif 000009
【図８】
2009188687.tif 000010
【図９】
2009188687.tif 000011
【図１０】
2009188687.tif 000012
【図１１】
2009188687.tif 000013
【図１２】
2009188687.tif 000014
【図１３】
2009188687.tif 000015
【図１４】
2009188687.tif 000016