(57)【要約】【課題】  セットアップ違反に対するより一般的な検出技術を提供する。【解決手段】  外部からの入力データを受ける第１のフリップフロップと、前記入力データを受けるラッチと、このラッチの出力と前記第１のフリップフロップの出力との排他的論理和を入力する第２のフリップフロップとを備えた電子回路。また前記第１のフリップフロップの出力を入力とし前記第２のフリップフロップの出力に基づく通知信号を抑制信号入力として用いる電子回路を具備した情報再生装置。【選択図】      図２
2009182612.tif 000002
【特許請求の範囲】
【請求項１】
外部からの入力データを受ける第１のフリップフロップと、
前記入力データを受けるラッチと、
このラッチの出力と前記第１のフリップフロップの出力との排他的論理和を入力する第２のフリップフロップとを備えた電子回路。
【請求項２】
外部からの入力データ群を受ける第１のフリップフロップ群と、
前記入力データ群を受けるラッチ群と、
このラッチ群の出力と前記第１のフリップフロップ群の出力との各対応する排他的論理和を入力する第２のフリップフロップ群とを備えた電子回路。
【請求項３】
請求項１に記載の前記第１のフリップフロップの出力を入力とし前記第２のフリップフロップの出力に基づく通知信号を抑制信号入力として用いる電子回路を具備した情報再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路とそれを用いた情報再生装置に関する。
【背景技術】
【０００２】
光ディスク記録再生装置が高速化されてきている。しかし、従来の光ディスク記録再生用デジタル・アナログ混載LSIではロジック部のF/Fが設計仕様上セットアップ違反を起こすような状況が起こりやすく、するとシステム全体が暴走してしまい通常動作に復帰できない等の問題がある。
【０００３】
セットアップ等の問題に対しては、いろいろな工夫がされてきている。例えば特許文献１に記載されているものは、概要としてフリップフロップ回路のクロック信号及び入力データ信号が変化した時にセットアップに誤動作が生じたことを検出する回路なるものである。
【０００４】
また特許文献２に記載されているものは、フリップフロップのセットアップ時間違反、ホールド時間違反の発生を検出し、発生の可能性がある場合自動回避する同期回路なるものである。また特許文献３に記載されているものは、クロック信号に対するデータ信号のセットアップ時間違反、ホールド時間違反を検出し自動的に違反を回避する同期回路なるものである。
【０００５】
それぞれ相応の工夫であるが、一般的な検出方式となるものではないという問題があった。
【特許文献１】特開平５−１２９８９６号公報
【特許文献２】特開２００１−３３９３７６号公報
【特許文献３】特開２００２−６４４７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、セットアップ違反に対するより一般的な検出技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の電子回路は、外部からの入力データを受ける第１のフリップフロップと、前記入力データを受けるラッチと、このラッチの出力と前記第１のフリップフロップの出力との排他的論理和を入力する第２のフリップフロップとを具備することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、セットアップ違反に対するより一般的な検出技術が得られる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態を説明する。
【実施例１】
【００１０】
本発明による実施形態１を図１乃至図３を参照して説明する。
図１は、この発明の一実施の形態に係る情報記録再生システムの構成を説明する図である。
光ディスク媒体１００に記録された記録データは、ピックアップヘッド（ＰＵＨ）１０１から適切なレーザ光を照射する事でアナログ再生信号として読み出される。アナログ再生信号は図示しない再生アンプ、波形等化器を経由し、ＡＤＣ（Ａ／Ｄコンバータ）１０２に入力され、デジタル再生信号が出力される。
【００１１】
位相比較器１０３は、入力信号であるデジタル再生信号とＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）１０６の出力信号の位相差を出力する回路である。
【００１２】
周波数検出器１０４は入力信号であるデジタル再生信号の周波数を検出し、この周波数とＶＣＯ１０６の出力信号との周波数差を周波数誤差として出力する回路である。
【００１３】
ループフィルタ１０５は位相比較器１０３から出力される位相誤差、及び、周波数検出器１０４から出力される周波数誤差に対応するＶＣＯ１０６の制御を行う電圧を発生する回路である。また、ループフィルタ１０５はセットアップ違反検出回路からのセットアップ違反発生通知１１３により、位相比較器１０３及び周波数掲出器１０４から受け取る位相誤差及び周波数誤差で設定されるＶＣＯ制御電圧に優先してＶＣＯ１０６を制御する所定の電圧を発生する。このときＶＣＯ制御電圧をどの程度にすれば発信周波数レンジのどの辺で発信するかの対応があり、それに基づく所定の電圧となるように構成しておけばよい。
【００１４】
ＶＣＯ１０６は入力された制御電圧に対応する周波数で発振する発振回路である。
トランスバーサルフィルタ１０７はデジタル再生信号をＰＲ（パーシャルレスポンス）波形に等化し等化再生信号１０９の基となる信号（図２の入力データ２１１に相当）を出力する。等化再生信号１０９をビタビ復号器１０８で復号する事により、復号データ１１０を得る事が出来る。
【００１５】
セットアップ検出器違反１１１はトランスバーサルフィルタ１０７内の最大動作周波数のボトルネックとなる回路に対してセットアップ違反を検出し、状況によりループフィルタ１０５へＶＣＯ１０６を制御する所定の電圧を出力するようセットアップ違反発生通知１１３を送信する。更に、セットアップ違反発生通知１１３はファームウェアで認識できる状態でも出力される。また、ＶＣＯ制御値履歴保持器１１２からＶＣＯ制御値の情報（図２のフラグ制御信号２１３相当）を受け取り、これをセットアップ違反発生通知１１３の出力の制御に用いる。
【００１６】
ＶＣＯ制御値履歴保持器１１２は位相比較器１０３及び周波数検出器１０４から位相誤差及び周波数誤差を受け取り、所定期間保持すると共に、保持された情報をセットアップ違反検出器１１１へ出力する。
【００１７】
本実施形態で特に中心となるのは、セットアップ違反検出器１１１とセットアップ違反検出器１１１が出力する信号によるシステムの動作である。
図２はセットアップ違反検出器１１１内のセットアップ違反を検出する回路の詳細である。
フリップフロップ２０１及びフリップフロップ２０３は、端子ＣＰに入力される信号の立ち上がりエッジを検出した際に端子Ｄに入力されているデータを端子Ｑから出力し、それ以外の端子ＣＰの状態では端子Ｑの値が保持される様に動作する。
【００１８】
ラッチ２０２は、端子Ｇに入力される信号が‘Ｈ’の状態の時に端子Ｄに入力されているデータを端子Ｑから出力し、端子Ｇに入力される信号が‘Ｌ’の状態の時は端子Ｑのデータを保持する様に動作する。
【００１９】
図示せぬクロック発生回路からのクロック２１２のある立ち上がりエッジから次の立ち上がりエッジまでをクロック２１２の１周期と定義する。例えば回路にパターン線幅０．１３μｍ技術を用いているＡＳＩＣ等では、基本クロックの周波数は４００ＭＨｚ以上の値をとる。
【００２０】
また、セットアップ違反検出の対象となる信号を入力データ２１１とする。
入力データ２１１からフリップフロップ２０１を通り出力データ２１４（図１の等化再生信号１０９に相当）に達する経路はシステムが通常動作する際に使用される経路である。入力データ２１１からラッチ２０２の出力である信号２２１に至る経路はセットアップ違反検出の要となるもので、信号２２１は、入力データ２１１がフリップフロップ２０１の端子Ｄへ到達する際にセットアップ違反を起こした場合でも、入力信号２１１がクロック２１２の１周期の後半にフリップフロップ２０１の端子Ｄに到達しセットアップ違反を起こさなかった場合の出力データ２１４と同じ信号レベルとなる（図３のＡの区間）。つまり、フリップフロップ２０１がセットアップ違反を起こさない場合の出力データ２１４のフリップフロップ２０１の端子Ｄへの到達がクロック２１２の１周期の後半である場合、ラッチ２０２の出力である信号２２１とフリップフロップ２０１の出力データ２１４が同一レベルであるかどうかを調べることによりフリップフロップ２０１がセットアップ違反を起こしているか否かを判断できる。同一レベルであるか否かは該当する二つの信号の排他的論理和を取れば良く、ＸＯＲ２０４でこれを行う。ＸＯＲ２０４の出力である信号２２２はフリップフリップ２０３で保持され、フリップフロップ２０３の出力である信号２２３はフラグ出力制御信号２１３との論理積をとり（ＡＮＤ２０５）、セットアップ違反発生通知２１５（図１のセットアップ違反発生通知１１３）として図１のセットアップ違反検出器１１１から出力される。ここまでの一連の動作を図３にタイミングチャートで示す。
【００２１】
この様に、フリップフロップ２０１がセットアップ違反を起こさない場合の入力データ２１１のフリップフロップ２０１の端子Ｄへの到達がクロック２１２の１周期の後半である場合はフリップフロップ２０１のセットアップ違反が検出できるが、フリップフロップ２０１がセットアップ違反を起こさない場合の入力データ２１１のフリップフロップ２０１の端子Ｄへの到達がクロック２１２の１周期の前半である場合、フリップフロップ２０１でセットアップ違反が起きているのか入力データ２１１のフリップフロップ２０１の端子Ｄへの到達遅延が十分に短くセットアップ時間に余裕があるためなのかの判断が出来なくなる。この判断を行うために、図１のＶＣＯ制御値履歴保持器１１２からの信号を使用しフラグ出力制御信号２１３を作成する。フラグ出力制御信号２１３は、入力データ２１１のフリップフロップ２０１の端子Ｄへの到達がクロック２１２の１周期の前半である場合は‘０’となり、後半である場合は‘１’となる様に作られ、信号２２３と論理積を取ることによりフリップフロップ２０１でセットアップ違反が起きたときにだけセットアップ違反発生通知２１５を出力する事が可能となる。具体的には、セットアップ違反検出回路を組み込む箇所は最大動作周波数のボトルネックになりそうな箇所に入れるものであるので、図１のＶＣＯ１０６の出力するクロックがロジック回路設計値の限界近辺になるようなＶＣＯ制御電圧（＝ループフィルタ１０５の出力）になっているかどうかを監視すれば良く、これは図１の位相比較器１０３と周波数検出器１０４の出力の組み合わせが最大動作周波数に近い周波数のクロックを発生させるものなのか否かを判断すれば良い。図１のＶＣＯ制御値履歴保持器１１２のデータはこの動作に用いられ、例えば、フリップフロップ２０１の端子Ｄへの入力データ２１１の前段のフリップフロップからの到達遅延時間は周波数が早くても遅くても同じであるため、図１のＶＣＯ１０６の発振周波数がロジック回路の最大動作周波数の半分程度であれば入力データ２１４のフリップフロップ２０１の端子Ｄへの到達がクロック２１２の１周期の前半になるので、図１のＶＣＯ制御値履歴保持器１１２の値がこの様なＶＣＯ出力になるような場合はフラグ出力制御信号２１３を‘０’とすれば良い。
【００２２】
図１のループフィルタ１０５は、セットアップ違反検出器１１１からのセットアップ違反発生通知１１３により、位相比較器１０３及び周波数掲出器１０４から受け取る位相誤差及び周波数誤差で設定されるＶＣＯ制御電圧に優先してＶＣＯ１０６を制御する所定の電圧を発生できるが、所定の電圧をセットアップ違反が起こらないレンジに設定することでシステムが暴走することを回避することが可能となる。また、セットアップ違反発生通知１１３をマイコン（ファームウェア）に通知し、システム全体が暴走する前に、必要であれば、特定箇所のみにソフトウェアリセットをかける事で暴走を回避できるようにしておいても良い。
【００２３】
使用環境の変化に伴いロジック回路部の動作周波数が設計仕様以上となりF/Fのセットアップ違反が起こるような状況になってしまった場合でもシステム全体が暴走するのを回避することができる。
【００２４】
以上入力データ２１１は１ビットのデータであるとして説明したが、たとえばバス構成で入力データ２１１が複数ビットのデータである場合も対応して各回路要素を複数同様に構成することができる。判りやすさのため便宜上入力データ２１１群などと呼ぶと、結局信号２２３群の論理和を取った結果を新たな信号２２３としこの新たな信号２２３を入力とすれば、ＡＮＤ２０５はフラグ制御信号２１３をもう一つの入力としセットアップ違反発生通知２１５を出力とする事が可能となる。
【００２５】
バス構成では各ビットの信号の挙動が同一でない場合があり、上記のような構成とすればいずれかのビットで問題が発生した場合に実施形態の回路が有効に動作する。バス構成である特定ビットのみの信号の違反検出を行うより効果的な場合がある。
【００２６】
以上は概要として、ロジック回路の動作周波数が仕様以上となりフリップフロップ回路のセットアップ違反が発生した際、発生を検知する回路を持ちシステムの暴走を回避する情報記録再生システム及び装置である。
【００２７】
実施形態の効果としてデジタル・アナログ混載LSIにおいて、使用環境の変化に伴いロジック回路部の動作周波数が設計仕様以上となりF/Fのセットアップ違反が起こるような状況になってしまった場合でもシステム全体が暴走するのを回避することができる。
【００２８】
なお、この発明は上記実施形態に限定されるものではなく、この外その要旨を逸脱しない範囲で種々変形して実施することができる。情報記録再生装置の情報再生系にボトルネックがある例を示したが、情報記録再生装置の情報記録系にボトルネックがあることもある。またその他各種の電子機器等においても同様なことが想定される。
【００２９】
また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係る構成要素を適宜組み合わせても良いものである。
【図面の簡単な説明】
【００３０】
【図１】この発明の一実施形態を示す記録再生システム。
【図２】同実施形態のセットアップ違反検出器を示すブロック構成図。
【図３】同実施形態のセットアップ違反検出タイミングチャート。
【符号の説明】
【００３１】
１００…光ディスク媒体、１０１…ＰＵＨ、１０２…ＡＤＣ、１０３…位相比較器、１０４…周波数検出器、１０５…ループフィルタ、１０６…ＶＣＯ、１０７…トランスバーサルフィルタ、１０８…ビタビ復号器、１１１…セットアップ違反検出器、１１２…ＶＣＯ制御値履歴保持器、２０１…フリップフロップ、２０２…ラッチ、２０３…フリップフロップ、２０４…ＸＯＲ、２０５…ＡＮＤ。
【図１】
2009182612.tif 000003
【図２】
2009182612.tif 000004
【図３】
2009182612.tif 000005