(57)【要約】【課題】画素を駆動する駆動部内のトランジスタの特性変化の影響を受けることなく、表示品質の良好な表示画像を得ることができるようにする。【解決手段】書込み走査回路４０内のトランジスタに流れる電流に比例した電圧を検出部８０で検出し、この検出部８０の検出電圧の経時的な変化に応じて電源電圧Ｖｄｄ，Ｖｓｓの電圧値を電源制御部２２０によって制御する。この制御により、トランジスタの特性変化に起因する最終段のバッファの出力タイミングのシフトを小さく抑えることで、書込み走査信号ＷＳのパルス幅の変動、ひいては、移動度補正期間の変動を抑える。【選択図】図１４
2009251318.tif 000002
【特許請求の範囲】
【請求項１】
電気光学素子と、映像信号を書き込む書込みトランジスタと、前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に応じて前記電気光学素子を駆動する駆動トランジスタとを有する画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の各画素を駆動する駆動部と、
前記駆動部内のトランジスタに流れる電流の経時的な変化に応じて前記駆動部の電源電圧を制御する電源電圧制御部と
を備える表示装置。
【請求項２】
前記駆動部内のトランジスタに流れる電流に対応する電流または電圧を検出する検出部を有し、
前記電源電圧制御部は、前記検出部の検出出力を基に前記経時的な変化を検出し、当該経時的な変化に応じて前記駆動部の電源電圧を制御する
請求項１記載の表示装置。
【請求項３】
前記電源電圧制御部は、前記検出部の検出出力を基に、あらかじめ作成したテーブルから前記経時的な変化に応じた補正データを得て、当該補正データに基づいて前記駆動部の電源電圧を制御する
請求項２記載の表示装置。
【請求項４】
前記電源電圧制御部は、前記駆動部内のトランジスタに流れる電流の経時的な変化をあらかじめ測定し、その測定結果を基に作成したタイムテーブルから前記経時的な変化に応じた補正データを得て、当該補正データに基づいて前記駆動部の電源電圧を制御する
請求項１記載の表示装置。
【請求項５】
前記駆動部は、前記書込みトランジスタに対して書込み走査信号を与える書込み走査回路を有し、
前記駆動トランジスタのトランジスタ特性の画素ごとのばらつきを補正する補正処理の補正期間は、前記書込み走査信号の遷移タイミングによって決定される
請求項１記載の表示装置。
【請求項６】
前記補正処理は、前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート−ソース間の電位差に負帰還をかける移動度補正処理であり、
前記移動度補正処理の補正期間は、前記書込み走査信号の立ち上げタイミングと立ち下げタイミングによって決定される
請求項５記載の表示装置。
【請求項７】
前記画素は、前記駆動トランジスタに対して直列に接続されて前記電気光学素子の発光／非発光の制御を行なう発光制御トランジスタをさらに有し、
前記駆動部は、前記発光制御トランジスタに対して制御信号を与える発光制御走査回路をさらに有し、
前記補正処理は、前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート−ソース間の電位差に負帰還をかける移動度補正処理であり、
前記移動度補正処理の補正期間は、前記制御信号の遷移タイミングと前記書込み走査信号の遷移タイミングによって決定される
請求項５記載の表示装置。
【請求項８】
電気光学素子と、映像信号を書き込む書込みトランジスタと、前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に応じて前記電気光学素子を駆動する駆動トランジスタとを有する画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の各画素を駆動する駆動部とを備える表示装置の駆動に当たって、
前記駆動部内のトランジスタに流れる電流の経時的な変化に応じて前記駆動部の電源電圧を制御する
表示装置の駆動方法。
【請求項９】
電気光学素子と、映像信号を書き込む書込みトランジスタと、前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に応じて前記電気光学素子を駆動する駆動トランジスタとを有する画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の各画素を駆動する駆動部と、
前記駆動部内のトランジスタに流れる電流の経時的な変化に応じて前記駆動部の電源電圧を制御する電源電圧制御部と
を備える表示装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に、画素が行列状（マトリクス状）に２次元配置された平面型（フラットパネル型）の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素（画素回路）が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子を画素の発光素子として用いた表示装置がある。電流駆動型の電気光学素子としては、有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子が知られている。
【０００３】
画素の電気光学素子として有機ＥＬ素子を用いた有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は、自発光素子であるために、画素ごとに液晶にて光源からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
【０００５】
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。絶縁ゲート型電界効果トランジスタとしては、一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)が用いられる。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
【０００６】
ところで、一般的に、有機ＥＬ素子のＩ−Ｖ特性（電流−電圧特性）は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。有機ＥＬ素子を電流駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）として特にＮチャネル型のＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化する。その結果、有機ＥＬ素子の発光輝度が変化する。これは、駆動トランジスタのソース電極側に有機ＥＬ素子が接続されることに起因する。
【０００７】
このことについてより具体的に説明する。駆動トランジスタのソース電位は、駆動トランジスタと有機ＥＬ素子の動作点で決まる。そして、有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機ＥＬ素子の動作点が変動してしまうために、駆動トランジスタのゲート電極に同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化するために、駆動トランジスタに流れる電流値が変化する。その結果、有機ＥＬ素子に流れる電流値も変化するために、有機ＥＬ素子の発光輝度が変化することになる。
【０００８】
また、特にポリシリコンＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタのトランジスタ特性が経時的に変化したり、製造プロセスのばらつきによってトランジスタ特性が画素ごとに異なったりする。すなわち、画素個々に駆動トランジスタのトランジスタ特性にばらつきがある。トランジスタ特性としては、駆動トランジスタの閾値電圧Ｖｔｈや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度μ（以下、単に「駆動トランジスタの移動度μ」と記述する）等が挙げられる。
【０００９】
駆動トランジスタのトランジスタ特性が画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲート電極に画素間で同じ電圧を印加しても、有機ＥＬ素子の発光輝度に画素間でばらつきが生じる。その結果、画面のユニフォーミティ（一様性）が損なわれる。
【００１０】
そこで、有機ＥＬ素子のＩ−Ｖ特性の経時劣化や、駆動トランジスタのトランジスタ特性の経時変化等の影響を受けることなく、有機ＥＬ素子の発光輝度を一定に維持するために、各種の補正（補償）機能を画素回路に持たせている（例えば、特許文献１参照）。
【００１１】
補正機能としては、有機ＥＬ素子の特性変動に対する補償機能、駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正機能、駆動トランジスタの移動度μの変動に対する補正機能などが挙げられる。以下、駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正を「閾値補正」と呼び、駆動トランジスタの移動度μの変動に対する補正を「移動度補正」と呼ぶこととする。
【００１２】
このように、画素回路の各々に、各種の補正機能を持たせることで、有機ＥＬ素子のＩ−Ｖ特性の経時劣化や、駆動トランジスタのトランジスタ特性の経時変化の影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができる。その結果、有機ＥＬ表示装置の表示品質を向上できる。
【００１３】
【特許文献１】特開２００６−１３３５４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ところで、画素が行列状に２次元配置されてなる表示パネルに流れるパネル電流の電流値は、図２６に示すように、時間の経過とともに減少する。これは、画素を駆動する駆動部内のトランジスタの特性、例えば閾値電圧Ｖｔｈが、図２７に示すように、時間の経過とともに変化していることが原因である。ここに、パネル電流とは、表示パネル上に形成されるトランジスタを含む回路部分に流れる電流を言う。
【００１５】
駆動部内のトランジスタの特性変化によってパネル電流の電流値が変化すると、駆動部から出力される信号の出力タイミングがシフトする（その詳細については後述する）。ここで、先述した駆動トランジスタのトランジスタ特性の画素のばらつきを補正する補正処理の補正期間は、駆動部から出力される信号の遷移タイミングによって決められる。このため、駆動部の出力タイミングがシフトすると補正期間にばらつきが生じる。すると、所期の補正処理を確実に実行できなくなるため、補正処理に伴う表示品質（画品位）の改善効果が十分に得られないことになる。
【００１６】
そこで、本発明は、画素を駆動する駆動部内のトランジスタの特性変化の影響を受けることなく、表示品質の良好な表示画像を得ることが可能な表示装置、当該表示装置の駆動方法および当該表示装置を用いた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するために、本発明は、
電気光学素子と、映像信号を書き込む書込みトランジスタと、前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に応じて前記電気光学素子を駆動する駆動トランジスタとを有する画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の各画素を駆動する駆動部とを備える表示装置において、
前記駆動部内のトランジスタに流れる電流の経時的な変化に応じて前記駆動部の電源電圧を制御する。
【００１８】
駆動部内のトランジスタに流れる電流の経時的な変化に応じて当該駆動部の電源電圧を制御することで、駆動部内のトランジスタの特性変化に起因する駆動部の出力タイミングのシフトを、制御を行わない場合に比べて小さく抑えることができる。駆動部の出力タイミングは、駆動トランジスタのトランジスタ特性の画素ごとのばらつきを補正する補正処理の補正期間を決める。したがって、駆動部の出力タイミングのシフトを抑えることができれば、当該出力タイミングで決まる補正期間の変動を抑えることができる。その結果、駆動トランジスタのトランジスタ特性の画素ごとのばらつきを補正する補正処理を確実に行うことができる。
【発明の効果】
【００１９】
本発明によれば、駆動部の出力タイミングで補正期間が決まる補正処理を確実に行うことができるため、表示品質の良好な表示画像を得ることができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２１】
［システム］
図１は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。
【００２２】
図１に示すように、本適用例に係る有機ＥＬ表示装置１０は、発光素子を含む複数の画素２０と、当該画素２０が行列状に２次元配置された画素アレイ部３０と、当該画素アレイ部３０の周辺に配置された駆動部とを有する構成となっている。駆動部は、画素アレイ部３０の各画素２０を駆動する。この駆動部として、例えば、書込み走査回路４０、電源供給走査回路５０および信号出力回路６０が設けられている。
【００２３】
ここで、有機ＥＬ表示装置１０がカラー表示対応の場合は、１つの画素は複数の副画素（サブピクセル）から構成され、この副画素が画素２０に相当することになる。より具体的には、カラー表示用の表示装置では、１つの画素は、赤色光（Ｒ）を発光する副画素、緑色光（Ｇ）を発光する副画素、青色光（Ｂ）を発光する副画素の３つの副画素から構成される。
【００２４】
ただし、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素にさらに１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光（Ｗ）を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００２５】
画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが画素行ごとに配線されている。さらに、列方向（画素列の画素の配列方向）に沿って信号線３３−１〜３３−ｎが画素列ごとに配線されている。
【００２６】
走査線３１−１〜３１−ｍは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２−１〜３２−ｍは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３−１〜３３−ｎは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。
【００２７】
画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、書込み走査回路４０、電源供給走査回路５０および信号出力回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。
【００２８】
書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成されている。この書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の書込みに際して、走査線３１−１〜３１−ｍに順次書込み走査信号ＷＳ（ＷＳ１〜ＷＳｍ）を供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。
【００２９】
電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成されている。この電源供給走査回路５０は、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖｃｃｐと当該第１電源電位Ｖｃｃｐよりも低い第２電源電位Ｖｉｎｉで切り替わる電源電位ＤＳ（ＤＳ１〜ＤＳｍ）を電源供給線３２−１〜３２−ｍに供給する。この電源電位ＤＳのＶｃｃｐ／Ｖｉｎｉの切替えにより、画素２０の発光／非発光の制御が行なわれる。
【００３０】
信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇと基準電位Ｖｏｆｓのいずれか一方を適宜選択して出力する。信号出力回路６０から出力される信号電圧Ｖｓｉｇ／基準電位Ｖｏｆｓは、信号線３３−１〜３３−ｎを介して画素アレイ部３０の各画素２０に対して行単位で書き込まれる。すなわち、信号出力回路６０は、信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書き込みの駆動形態を採っている。
【００３１】
（画素回路）
図２は、画素（画素回路）２０の具体的な回路構成を示す回路図である。
【００３２】
図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１と、当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（いわゆる、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。
【００３３】
有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３、保持容量２４および補助容量２５を有する構成となっている。ここでは、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いている。ただし、駆動トランジスタ２２および書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００３４】
なお、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いると、アモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができる。ａ−Ｓｉプロセスを用いることで、ＴＦＴを作成する基板の低コスト化、ひいては本有機ＥＬ表示装置１０の低コスト化を図ることが可能になる。また、駆動トランジスタ２２および書込みトランジスタ２３を同じ導電型の組み合わせにすると、両トランジスタ２２，２３を同じプロセスで作成することができるため低コスト化に寄与できる。
【００３５】
駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ドレイン／ソース電極）が電源供給線３２（３２−１〜３２−ｍ）に接続されている。
【００３６】
書込みトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３−１〜３３−ｎ）に接続され、他方の電極（ドレイン／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。また、書込みトランジスタ２３のゲート電極は、走査線３１（３１−１〜３１−ｍ）に接続されている。
【００３７】
駆動トランジスタ２２および書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００３８】
保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極および有機ＥＬ素子２１のアノード電極に接続されている。
【００３９】
補助容量２５は、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が共通電源供給線３４にそれぞれ接続されている。この補助容量２５は、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるために、必要に応じて設けられるものである。すなわち、補助容量２５は必須の構成要素ではなく、有機ＥＬ素子２１の等価容量が十分に大きい場合は省略可能である。
【００４０】
ここでは、補助容量２５の他方の電極を共通電源供給線３４に接続するとしたが、他方の電極の接続先としては、共通電源供給線３４に限られるものではなく、固定電位のノードであればよい。補助容量２５の他方の電極を固定電位に接続することで、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるという所期の目的を達成することができる。
【００４１】
上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力回路６０から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。
【００４２】
駆動トランジスタ２２は、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳが第１電源電位Ｖｃｃｐにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００４３】
駆動トランジスタ２２はさらに、電源電位ＤＳが第１電源電位Ｖｃｃｐから第２電源電位Ｖｉｎｉに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。
【００４４】
この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御する。このデューティ制御により、１フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
【００４５】
ここで、信号出力回路６０から信号線３３を通して選択的に供給される基準電位Ｖｏｆｓは、輝度情報に応じた映像信号の信号電圧Ｖｓｉｇの基準となる電位（例えば、映像信号の黒レベルに相当する電位）である。
【００４６】
電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖｃｃｐ，Ｖｉｎｉのうち、第１電源電位Ｖｃｃｐは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖｉｎｉは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖｉｎｉは、基準電位Ｖｏｆｓよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶｔｈとするときＶｏｆｓ−Ｖｔｈよりも低い電位、好ましくはＶｏｆｓ−Ｖｔｈよりも十分に低い電位に設定される。
【００４７】
（画素構造）
図３は、画素２０の断面構造の一例を示す断面図である。図３に示すように、ガラス基板２０１上には、駆動トランジスタ２２等を含む駆動回路が形成されている。そして、画素２０は、ガラス基板２０１上に絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４がその順に形成され、当該ウインド絶縁膜２０４の凹部２０４Ａに有機ＥＬ素子２１が設けられた構成となっている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ２２のみを図示し、他の構成素子については省略している。
【００４８】
有機ＥＬ素子２１は、アノード電極２０５と、有機層（電子輸送層、発光層、ホール輸送層/ホール注入層）２０６と、カソード電極２０７とから構成されている。アノード電極２０５は、ウインド絶縁膜２０４の凹部２０４Ａの底部に形成された金属等からなる。有機層２０６は、アノード電極２０５上に形成されている。カソード電極２０７は、有機層２０６上に全画素共通に形成された透明導電膜等からなる。
【００４９】
この有機ＥＬ素子２１において、有機層２０６は、アノード電極２０５上にホール輸送層/ホール注入層２０６１、発光層２０６２、電子輸送層２０６３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０５を通して有機層２０６に電流が流れることで、当該有機層２０６内の発光層２０６２において電子と正孔が再結合する際に発光するようになっている。
【００５０】
駆動トランジスタ２２は、ゲート電極２２１と、半導体層２２２の両側に設けられたソース／ドレイン領域２２３，２２４と、半導体層２２２のゲート電極２２１と対向する部分のチャネル形成領域２２５とから構成されている。ソース／ドレイン領域２２３は、コンタクトホールを介して有機ＥＬ素子２１のアノード電極２０５と電気的に接続されている。
【００５１】
そして、図３に示すように、ガラス基板２０１上に、絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４を介して有機ＥＬ素子２１が画素単位で形成された後は、パッシベーション膜２０８を介して封止基板２０９が接着剤２１０によって接合される。この封止基板２０９によって有機ＥＬ素子２１が封止されることにより表示パネル７０が形成される。
【００５２】
（有機ＥＬ表示装置の回路動作）
次に、上記構成の画素２０が行列状に２次元配置されてなる有機ＥＬ表示装置１０の回路動作について、図４のタイミング波形図を基に図５および図６の動作説明図を用いて説明する。なお、図５および図６の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。
【００５３】
図４のタイミング波形図には、走査線３１（３１−１〜３１−ｍ）の電位（書込み走査信号）ＷＳの変化、電源供給線３２（３２−１〜３２−ｍ）の電位（電源電位）ＤＳの変化、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を示している。また、ゲート電位Ｖｇの波形を一点鎖線で示し、ソース電位Ｖｓの波形を点線で示すことで、両者を識別できるようにしている。
【００５４】
＜前フレームの発光期間＞
図４のタイミング波形図において、時刻ｔ１以前は、前のフレーム（フィールド）における有機ＥＬ素子２１の発光期間となる。この前フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖｃｃｐにあり、また、書込みトランジスタ２３が非導通状態にある。
【００５５】
このとき、駆動トランジスタ２２は飽和領域で動作するように設定されている。これにより、図５（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン−ソース間電流）Ｉｄｓが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。
【００５６】
＜閾値補正準備期間＞
時刻ｔ１になると、線順次走査の新しいフレーム（現フレーム）に入る。そして、図５（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖｃｃｐから、信号線３３の基準電位Ｖｏｆｓに対してＶｏｆｓ−Ｖｔｈよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖｉｎｉに切り替わる。
【００５７】
ここで、有機ＥＬ素子２１の閾値電圧をＶｔｈｅｌ、共通電源供給線３４の電位（カソード電位）をＶｃａｔｈとする。このとき、低電位ＶｉｎｉをＶｉｎｉ＜Ｖｔｈｅｌ＋Ｖｃａｔｈとすると、駆動トランジスタ２２のソース電位Ｖｓが低電位Ｖｉｎｉにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。
【００５８】
次に、時刻ｔ２で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図５（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき、信号出力回路６０から信号線３３に対して基準電位Ｖｏｆｓが供給されているために、駆動トランジスタ２２のゲート電位Ｖｇが基準電位Ｖｏｆｓになる。また、駆動トランジスタ２２のソース電位Ｖｓは、基準電位Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉにある。
【００５９】
このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｉｎｉとなる。ここで、Ｖｏｆｓ−Ｖｉｎｉが駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈなる電位関係に設定する必要がある。
【００６０】
このように、駆動トランジスタ２２のゲート電位Ｖｇを基準電位Ｖｏｆｓに、ソース電位Ｖｓを低電位Ｖｉｎｉにそれぞれ固定して（確定させて）初期化する処理が、後述する閾値補正処理を行う前の準備（閾値補正準備）の処理である。したがって、基準電位Ｖｏｆｓおよび低電位Ｖｉｎｉが、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの各初期化電位となる。
【００６１】
＜閾値補正期間＞
次に、時刻ｔ３で、図５（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わると、駆動トランジスタ２２のゲート電位Ｖｇが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Ｖｇから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向けて駆動トランジスタ２２のソース電位Ｖｓが上昇を開始する。
【００６２】
ここでは、便宜上、駆動トランジスタ２２のゲート電極の初期化電位Ｖｏｆｓを基準として、当該初期化電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向けてソース電位Ｖｓを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに収束する。この閾値電圧Ｖｔｈに相当する電圧は保持容量２４に保持される。
【００６３】
なお、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖｃａｔｈを設定しておくこととする。
【００６４】
次に、時刻ｔ４で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、駆動トランジスタ２２にドレイン−ソース間電流Ｉｄｓは流れない。
【００６５】
＜信号書込み＆移動度補正期間＞
次に、時刻ｔ５で、図６（Ｂ）に示すように、信号線３３の電位が基準電位Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。続いて、時刻ｔ６で、走査線３１の電位ＷＳが高電位側に遷移することで、図６（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖｓｉｇをサンプリングして画素２０内に書き込む。
【００６６】
この書込みトランジスタ２３による信号電圧Ｖｓｉｇの書き込みにより、駆動トランジスタ２２のゲート電位Ｖｇが信号電圧Ｖｓｉｇとなる。そして、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持された閾値電圧Ｖｔｈに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。
【００６７】
このとき、有機ＥＬ素子２１はカットオフ状態（ハイインピーダンス状態）にある。したがって、映像信号の信号電圧Ｖｓｉｇに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）は補助容量２５に流れ込む。よって、補助容量２５の充電が開始される。
【００６８】
この補助容量２５の充電により、駆動トランジスタ２２のソース電位Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ２２の移動度μに依存したものとなる。
【００６９】
ここで、映像信号の信号電圧Ｖｓｉｇに対する保持容量２４の保持電圧Ｖｇｓの比率、即ち書込みゲインが１（理想値）であると仮定する。すると、駆動トランジスタ２２のソース電位ＶｓがＶｏｆｓ−Ｖｔｈ＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。
【００７０】
すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。
【００７１】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖｇｓに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ２２の移動度μの画素ごとのばらつきを補正する移動度補正処理である。
【００７２】
より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）が高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正処理が行われる。
【００７３】
また、映像信号の信号振幅Ｖｉｎを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。したがって、負帰還の帰還量ΔＶは移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。
【００７４】
＜発光期間＞
次に、時刻ｔ７で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。
【００７５】
ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖｓの変動に連動してゲート電位Ｖｇも変動する。このように、駆動トランジスタ２２のゲート電位Ｖｇがソース電位Ｖｓの変動に連動して変動する動作が、保持容量２４によるブートストラップ動作である。
【００７６】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、当該電流Ｉｄｓに応じて有機ＥＬ素子２１のアノード電位が上昇する。
【００７７】
そして、有機ＥＬ素子２１のアノード電位がＶｔｈｅｌ＋Ｖｃａｔｈを越えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電位Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電位Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖｇも連動して上昇する。
【００７８】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ８で信号線３３の電位が映像信号の信号電圧Ｖｓｉｇから基準電位Ｖｏｆｓに切り替わる。
【００７９】
以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖｓｉｇの書込み（信号書込み）および移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込みおよび移動度補正の各処理動作は、時刻ｔ６−ｔ７の期間において並行して実行される。
【００８０】
（閾値キャンセルの原理）
ここで、駆動トランジスタ２２の閾値キャンセル（即ち、閾値補正）の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）2     ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。
【００８１】
図７に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの特性を示す。
【００８２】
この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきに対するキャンセル処理を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になる。
【００８３】
これに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、ゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。
【００８４】
一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶである。したがって、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、次式（２）で表される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−Ｖｏｆｓ−ΔＶ）2 
……（２）
【００８５】
すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、駆動トランジスタ２２の閾値電圧Ｖｔｈが画素ごとに変動したとしても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【００８６】
（移動度補正の原理）
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図８に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。
【００８７】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に例えば両画素Ａ，Ｂに同レベルの信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。
【００８８】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図８に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｂの帰還量ΔＶ２に比べて大きい。
【００８９】
そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート−ソース間電圧Ｖｇｓに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素ごとのばらつきを抑制することができる。
【００９０】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。
【００９１】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。
【００９２】
したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖｇｓに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）に応じた帰還量ΔＶで、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに負帰還をかける処理が移動度補正処理となる。
【００９３】
ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図９を用いて説明する。
【００９４】
図９において、（Ａ）は閾値補正および移動度補正を共に行わない場合、（Ｂ）は移動度補正を行わず、閾値補正のみを行った場合、（Ｃ）は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図９（Ａ）に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン・ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。
【００９５】
これに対し、閾値補正のみを行った場合は、図９（Ｂ）に示すように、ドレイン−ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差は残る。そして、閾値補正および移動度補正を共に行うことで、図９（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差をほぼ無くすことができる。したがって、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
【００９６】
また、図２に示した画素２０は、閾値補正および移動度補正の各補正機能に加えて、先述した保持容量２４によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。
【００９７】
すなわち、有機ＥＬ素子２１のＩ−Ｖ特性の経時変化に伴って駆動トランジスタ２２のソース電位Ｖｓが変化したとしても、保持容量２４によるブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電位Ｖｇｓを一定に維持することができる。したがって、有機ＥＬ素子２１に流れる電流は変化せず一定となる。その結果、有機ＥＬ素子２１の発光輝度も一定に保たれるために、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。
【００９８】
（トランジスタ特性の変動による問題点）
ところで、前にも述べたように、画素アレイ部３０の各画素２０を駆動する駆動部内のトランジスタの特性変化により、駆動部内のトランジスタに流れる電流値が変化すると、駆動部から出力される信号の出力タイミングがシフトする。すると、この出力タイミングで補正期間が決まる各種の補正処理を確実に実行できなくなるため、各種の補正処理に伴う表示品質の改善効果が十分に得られないことになる。
【００９９】
このことについて、駆動部が書込み走査回路４０の場合について、以下により具体的に説明する。図１０は、書込み走査回路４０におけるある画素行の出力部の構成の一例を示す回路図である。ここでは、最終段のバッファ４１１とその前段のバッファ４１２の２段構成の出力部４１を例に挙げて示しているが、２段構成に限られるものではない。
【０１００】
なお、図２の画素回路や、図４のタイミング波形図などから明らかなように、駆動トランジスタ２２および書き込みトランジスタ２３がＮチャネルのトランジスタであることから、書き込みトランジスタ２３を駆動する書込み走査信号ＷＳは、正側電源電圧Ｖｄｄでアクティブ状態になり、負側電源電圧Ｖｓｓで非アクティブ状態になる。
【０１０１】
最終段バッファ４１１は、第１電源である電源電圧Ｖｄｄの正側電源ラインと第２電源である電源電圧Ｖｓｓの負側電源ラインの間に直列に接続されたＰチャネルＭＯＳトランジスタＰ１１およびＮチャネルＭＯＳトランジスタＮ１１を有し、例えば、これらトランジスタＰ１１，Ｎ１１のゲート同士およびドレイン同士がそれぞれ共通に接続されたＣＭＯＳインバータによって構成されている。
【０１０２】
前段のバッファ４１２は、電源電圧Ｖｄｄの正側電源ラインと電源電圧Ｖｓｓの負側電源ラインの間に直列に接続されたＰチャネルＭＯＳトランジスタＰ１２およびＮチャネルＭＯＳトランジスタＮ１２を有し、例えば、これらトランジスタＰ１２，Ｎ１２のゲート同士およびドレイン同士がそれぞれ共通に接続されたＣＭＯＳインバータによって構成されている。
【０１０３】
上記構成の出力部４１において、最終段のバッファ４１１のＰｃｈＭＯＳトランジスタＰ１１の閾値電圧Ｖｔｈｐが例えば２Ｖから２．５Ｖに変動した場合、動作点がずれるため、図１１に示すように、出力タイミングがシフトする。ＮｃｈＭＯＳトランジスタＮ１１についても同様である。すなわち、ＮｃｈＭＯＳトランジスタＮ１１の閾値電圧Ｖｔｈｎが例えば２Ｖから２．５Ｖに変動した場合、図１２に示すように、出力タイミングがシフトする。
【０１０４】
ここで、Ｐｃｈ側の閾値電圧Ｖｔｈｐの変動による出力タイミングのシフト量と、Ｎｃｈ側の閾値電圧Ｖｔｈｎの変動による出力タイミングのシフト量とが等しい場合には、出力ＯＵＴとして導出される書込み走査信号ＷＳのパルス幅が変化することはない。しかしながら、両シフト量にずれがあると、図１３に示すように、書込み走査信号ＷＳのパルス幅が変化する。
【０１０５】
この書込み走査信号ＷＳの立ち上がりタイミングと立ち下がりタイミング（即ち、パルス幅）は、先述した動作説明から明らかなように、映像信号の信号電圧Ｖｓｉｇの書込み処理と並行して実行される移動度補正処理の補正期間を決めている。したがって、閾値電圧Ｖｔｈｐ，Ｖｔｈｎの変動によって書込み走査信号ＷＳのパルス幅が変化すると移動度補正期間が変化するため、所期の移動度補正処理を確実に実行できないことになる。
【０１０６】
具体的には、移動度補正期間が最適な補正時間よりも長くなると、負帰還の期間、即ち駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖｇｓに負帰還をかける期間が長くなる。その結果、駆動トランジスタ２２の無駄な電流が流れ、移動度補正のかかり過ぎとなるために、有機ＥＬ素子２１の発光輝度が低くなる。
【０１０７】
因みに、移動度補正の最適な補正時間ｔは、
ｔ＝Ｃ／（ｋμＶｓｉｇ）                                      ……（３）
なる式で与えられる。ここで、定数ｋはｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。また、Ｃは移動度補正を行うときに放電されるノードの容量であり、図２の回路例では有機ＥＬ素子２１の等価容量、保持容量２４および補助容量２５の合成容量となる。
【０１０８】
本適用例に係る有機ＥＬ表示装置１０の場合は、有機ＥＬ素子２１の発光／非発光を制御する発光制御トランジスタを持たない画素構成を採っていることから、書込み走査信号ＷＳのパルス幅によって移動度補正期間を決めている。これに対して、発光制御トランジスタを持つ画素構成を採る有機ＥＬ表示装置の場合は、当該発光制御トランジスタを駆動するパルスの遷移タイミングで移動度補正期間の開始を決め、書込み走査信号ＷＳの遷移タイミングで移動度補正期間の終了を決めている。
【０１０９】
この場合には、書込み走査信号ＷＳの遷移タイミング（本例の場合、立下がりタイミング）のずれがそのまま移動度補正期間の変動につながる。すなわち、Ｐｃｈ側の閾値電圧Ｖｔｈｐの変動による出力タイミングと、Ｎｃｈ側の閾値電圧Ｖｔｈｎの変動による出力タイミングのシフト量が等しかったとしても、書込み走査信号ＷＳの立下がりタイミングのずれがそのまま移動度補正期間の変動となる。
【０１１０】
［本実施形態の特徴部分］
本実施形態は、画素アレイ部３０の各画素２０を駆動する駆動部内のトランジスタの特性変化によって書込み走査信号ＷＳの遷移タイミング、即ちパルス幅が変化しないようにする。このために、本実施形態では、駆動部内のトランジスタに流れる電流の経時的な変化に応じて駆動部の電源電圧を制御する。駆動部としては、先述したように、書込み走査回路４０や電源供給走査回路５０等が挙げられる。
【０１１１】
以下に、電源電圧の制御対象を書込み走査回路４０とした場合の具体的な実施例について説明する。ただし、電源電圧の制御対象は、書込み走査回路４０に限られるものではなく、電源供給走査回路５０についても制御対象としてもよい。
【０１１２】
（実施例１）
図１４は、実施例１に係る有機ＥＬ表示装置１０Ａの構成の概略を示すシステム構成図であり、図中、図１と同等部分には同一符号を付して示している。
【０１１３】
図１４に示すように、本実施例１に係る有機ＥＬ表示装置１０Ａは、制御対象の書込み走査回路４０内のトランジスタに流れる電流を検出する検出部８０を表示パネル７０上に有している。この検出部８０の表示パネル７０上の配設位置としては、書込み走査回路４０の近傍が好ましい。これにより、書込み走査回路４０内のトランジスタに流れる電流をより正確に検出することができる。ここでは、検出部８０は、書込み走査回路４０内のトランジスタに流れる電流に比例した電圧を検出するものとする。検出部８０の具体的な回路例については後述する。
【０１１４】
書込み走査回路４０の電源電圧Ｖｄｄ，Ｖｓｓは、表示パネル７０の外部に設けられる制御基板２００上の電源部２１０から、例えばフレキシブル基板３００を介して供給される。制御基板２００上には、検出部８０の検出結果に応じて電源部２１０の電源電圧Ｖｄｄ，Ｖｓｓの電圧値を制御する電源制御部２２０が設けられている。
【０１１５】
図１４に示すように、電源制御部２２０は、例えば、カウンタ部２２１と、補正データ格納部２２２と、電源電圧補正部２２３とを有する構成となっている。カウンタ部２２１は、例えば水平同期信号Ｈｓｙｎｃに同期してカウント動作を行うことで一定時間を計測する。すなわち、カウンタ部２２１は、一定時間を計測するごとに補正データ格納部２２２に対してトリガーを与える。ここで、一定時間は、書込み走査回路４０内のトランジスタに流れる電流の経時的な変化を検出する周期である。したがって、カウンタ部２２１による一定時間の計測により、電源電圧Ｖｄｄ，Ｖｓｓの電圧値の制御が一定時間の周期で行われることになる。
【０１１６】
補正データ格納部２２２にはあらかじめ、検出部８０の検出結果（本例では、書込み走査回路４０内のトランジスタに流れる電流に比例した電圧）と電源電圧Ｖｄｄ，Ｖｓｓの補正量を示す補正データとを対応付けたテーブルが格納されている。このテーブルについては、図２６に示す経過時間とパネル電流値との関係および図２７に示す経過時間とトランジスタの閾値電圧Ｖｔｈの変動分ΔＶｔｈとの関係から容易に作成可能である。
【０１１７】
補正データ格納部２２２は、カウンタ部２２１からトリガーが与えられると、前回のトリガーから今回のトリガーまでの一定時間における検出部８０の検出電圧の経時的な変化に対応する補正データを、あらかじめ格納しているテーブルから得て電源電圧補正部２２３に与える。ここでは、検出部８０の検出電圧の経時的な変化は、書込み走査回路４０内のトランジスタに流れる電流の経時的な変化である。電源電圧補正部２２３は、補正データ格納部２２２から与えられる補正データに基づいて、電源部２１０の電源電圧Ｖｄｄ，Ｖｓｓの電圧値を制御する。
【０１１８】
図１０に示す出力部４１において、最終段のバッファ４１１のＰｃｈＭＯＳトランジスタＰ１１の閾値電圧Ｖｔｈｐが例えば２Ｖから２．５Ｖに変動した場合、ＭＯＳトランジスタＰ１１に流れる電流から閾値電圧Ｖｔｈｐの変動分ΔＶｔｈｐを知ることができる。したがって、補正データ格納部２２２は、検出部８０の検出電圧を基に変動分ΔＶｔｈｐに対応した補正データを電源電圧補正部２２３に与えることになる。
【０１１９】
一例として、ＰｃｈＭＯＳトランジスタＰ１１の閾値電圧Ｖｔｈｐが−２Ｖから−２．５Ｖに変動した場合に、電源制御部２２０は、正側の電源電圧Ｖｄｄを上げる方向に０．５Ｖシフトする制御を行うものとする。電源電圧Ｖｄｄを上げる方向に０．５Ｖシフトすることで、閾値電圧Ｖｔｈｐの変動によってずれた動作点を元に戻す方向に制御を掛けることができる。これにより、図１５に示すように、出力タイミングのシフトを電源電圧Ｖｄｄの電圧値の制御を行わない場合に比べて小さく抑えることができる。
【０１２０】
ＮｃｈＭＯＳトランジスタＮ１１についても同様である。すなわち、ＮｃｈＭＯＳトランジスタＮ１１の閾値電圧Ｖｔｈｎが例えば２Ｖから２．５Ｖに変動した場合、検出部８０の検出電圧に応じた電源制御部２２０による制御の下に、電源電圧Ｖｓｓを下げる方向に０．５Ｖシフトする。これにより、図１６に示すように、出力タイミングのシフトを電源電圧Ｖｓｓの電圧値の制御を行わない場合に比べて小さく抑えることができる。
【０１２１】
＜検出部＞
続いて、検出部８０の具体的な回路構成について、図１７を用いて説明する。
【０１２２】
本例の場合には、検出部８０により、書込み走査回路４０内のトランジスタに流れる電流、特に出力部４１の最終段のバッファ４１１のＭＯＳトランジスタＰ１１，Ｎ１１に流れる電流を検出する。当該電流をより正確に検出するために、検出部８０は、ＭＯＳトランジスタＰ１１，Ｎ１１の各々と基本的に同じ回路構成を採る検出回路８０Ａ，８０Ｂによって構成されている。
【０１２３】
検出回路８０Ａは、電源電圧Ｖｄｄの正側電源ラインと電源電圧Ｖｓｓの負側電源ラインの間に直列に接続されたＰチャネルＭＯＳトランジスタＰ０１および抵抗素子Ｒ０１によって構成されている。ＭＯＳトランジスタＰ０１のゲート電極には一定の電圧が印加される。
【０１２４】
この検出回路８０Ａは、書込み走査回路４０の近傍に配置され、最終段のバッファ４１１のＰｃｈＭＯＳトランジスタＰ１１と基本的に同じ回路構成を採っているため、トランジスタＰ１１とトランジスタＰ０１に流れる電流の振る舞いはほぼ同じになる。したがって、抵抗素子Ｒ０１の両端電圧として最終段のバッファ４１１のＰｃｈＭＯＳトランジスタＰ１１に流れる電流に比例した電圧を検出することができる。
【０１２５】
検出回路８０Ｂは、電源電圧Ｖｄｄの正側電源ラインと電源電圧Ｖｓｓの負側電源ラインの間に直列に接続されたＮチャネルＭＯＳトランジスタＮ０１および抵抗素子Ｒ０２によって構成されている。ＭＯＳトランジスタＶ０１のゲート電極には一定の電圧が印加される。
【０１２６】
この検出回路８０Ｂも、書込み走査回路４０の近傍に配置され、最終段のバッファ４１１のＮｃｈＭＯＳトランジスタＮ１１と基本的に同じ回路構成を採っているため、トランジスタＮ１１とトランジスタＮ０１に流れる電流の振る舞いはほぼ同じになる。したがって、抵抗素子Ｒ０２の両端電圧として最終段のバッファ４１１のＮｃｈＭＯＳトランジスタＮ１１に流れる電流に比例した電圧を検出することができる。
【０１２７】
なお、本例に係る検出回路８０Ａ，８０Ｂでは、書込み走査回路４０内のトランジスタに流れる電流に比例した電圧、即ちＭＯＳトランジスタＰ０１，Ｎ０１に流れる電流に比例した電圧を検出するとしたが、電圧の検出に限られるものではない。すなわち、ＭＯＳトランジスタＰ０１，Ｎ０１に流れる電流そのものを検出する構成であってもよい。この場合は、補正データ格納部２２２の検出部８０側に電流−電圧変換回路を設けることで、実施例１の場合と同様の動作を行うことができる。
【０１２８】
（実施例２）
図１８は、実施例２に係る有機ＥＬ表示装置１０Ｂの構成の概略を示すシステム構成図であり、図中、図１４と同等部分には同一符号を付して示している。
【０１２９】
図１８から明らかなように、本実施例２に係る有機ＥＬ表示装置１０Ｂは、実施例１に係る有機ＥＬ表示装置１０Ａにおける検出部８０を持たない構成となっている。それ以外の構成は、基本的に、実施例１に係る有機ＥＬ表示装置１０Ａの場合と同じである。
【０１３０】
電源制御部２２０において、補正データ格納部２２２には、書込み走査回路４０内のトランジスタに流れる電流の経時的な変化をあらかじめ測定し、図２６に示す経過時間とパネル電流値との関係および図２７に示す経過時間とトランジスタの閾値電圧Ｖｔｈの変動分ΔＶｔｈとの関係を基に、タイムテーブルを作成して格納しておく。
【０１３１】
このように、経時的な電流の変化をあらかじめ測定し、タイムテーブルを作成しておく構成を採った場合にも、実施例１の場合と同様に、書込み走査回路４０内のトランジスタに流れる電流の経時的な変化に応じて電源電圧Ｖｄｄ，Ｖｓｓの電圧値を制御することができる。その結果、出力部４１において、トランジスタ特性の変化に起因する最終段のバッファ４１１の出力タイミングのシフトを、電源電圧Ｖｄｄ，Ｖｓｓの電圧値の制御を行わない場合に比べて小さく抑えることができる。
【０１３２】
（本実施形態の作用効果）
本実施形態によれば、書込み走査回路４０内のトランジスタに流れる電流の経時的な変化に応じて電源電圧Ｖｄｄ，Ｖｓｓの電圧値を制御することで、当該トランジスタの特性変化に起因する最終段のバッファ４１１の出力タイミングのシフトを小さく抑えることができる。この出力タイミングは、先述したように、書込み走査信号ＷＳの立ち上がり、立ち下がりのタイミングとなる。したがって、出力タイミングのシフトを小さく抑えることができれば、書込み走査信号ＷＳのパルス幅のばらつきを小さく抑えることができる。
【０１３３】
書込み走査信号ＷＳの立ち上がりタイミングおよび立ち下がりタイミング（即ち、パルス幅）は移動度補正期間ｔを決める。このことから、書込み走査回路４０内のトランジスタの特性変化に起因して当該トランジスタに流れる電流が経時的に変動したとしても、移動度補正期間ｔの変動（ばらつき）を抑えることができる。その結果、所期の移動度補正処理を確実に実行できるため、移動度補正処理に伴う表示品質の改善効果を十分に得ることができる。
【０１３４】
ここでは、駆動トランジスタ２２のトランジスタ特性の画素ごとのばらつきを補正する補正処理として移動度補正処理を例に挙げて説明したが、移動度補正処理に限られるものではない。すなわち、図４のタイミング波形図から明らかなように、閾値補正期間の終了は書込み走査信号ＷＳの立ち下がりのタイミングによって決められている。したがって、書込み走査回路４０内のトランジスタに流れる電流の経時的な変化に応じて電源電圧Ｖｄｄ，Ｖｓｓの電圧値を制御することで、閾値補正期間の変動についても、制御を行わない場合に比べて小さく抑えることができる。
【０１３５】
また、図４のタイミング波形図から明らかなように、閾値補正期間の開始は、電源供給線電位ＤＳの低電位Ｖｉｎｉから高電位Ｖｃｃｐへの遷移タイミングによって決められている。したがって、電源電圧の制御を電源供給走査回路５０に対しても行うことで、閾値補正期間の変動をより小さく抑えることができる。その結果、所期の閾値補正処理を確実に実行できるため表示品質をより改善できることになる。
【０１３６】
［変形例］
上記実施形態では、有機ＥＬ素子２１の駆動回路が、基本的に、駆動トランジスタ２２および書込みトランジスタ２３の２つのトランジスタからなる画素構成の場合を例に挙げて説明したが、本発明はこの画素構成への適用に限られるものではない。すなわち、本発明は、駆動トランジスタ２２に駆動電流を供給する電源供給線３２の電位（電源電位）ＤＳを切り替えることによって有機ＥＬ素子２１の発光／非発光の制御を行なう画素構成に対して適用可能である。
【０１３７】
一例として、図１９に示すように、駆動トランジスタ２２、書込みトランジスタ２３に加えて、発光制御トランジスタ２６および２つのスイッチングトランジスタ２７，２８を有する５つのトランジスタからなる構成の画素２０´が知られている（例えば、特開２００５−３４５７２２号公報参照）。ここでは、発光制御トランジスタ２６としてＰｃｈトランジスタ、スイッチングトランジスタ２７，２８としてＮｃｈを用いているが、これらの導電型の組み合わせは任意である。
【０１３８】
発光制御トランジスタ２６は、駆動トランジスタ２２に対して直列に接続され、駆動トランジスタ２２への高電位Ｖｃｃｐの供給を選択的に行うことで、有機ＥＬ素子２１の発光／非発光の制御を行なう。スイッチングトランジスタ２７は、駆動トランジスタ２２のゲート電極に基準電位Ｖｏｆｓを選択的に与えることで、そのゲート電位Ｖｇを基準電位Ｖｏｆｓに初期化する。スイッチングトランジスタ２８は、駆動トランジスタ２２のソース電極に低電位ｉｎｉを選択的に与えることで、そのソース電位Ｖｓを低電位ｉｎｉに初期化する。
【０１３９】
図２０は、５トランジスタ構成の画素２０´を用いる場合のタイミング波形図である。このタイミング波形図において、ＤＳが発光制御トランジスタ２６の制御信号を、ＡＺ１がスイッチングトランジスタ２７の制御信号を、ＡＺ２がスイッチングトランジスタ２８の制御信号をそれぞれ示している。
【０１４０】
図２０のタイミング波形図に示すように、５トランジスタ構成の画素２０´の場合は、制御信号ＤＳの立ち下がりタイミングから書込み走査信号ＷＳの立ち下がりタイミングまでの期間が移動度補正期間ｔとなる。すなわち、移動度補正期間ｔは、制御信号ＤＳの遷移タイミングと書込み走査信号ＷＳの遷移タイミングによって決められている。したがって、先述した実施形態の作用効果を得るためには、書込み走査回路４０の電源電圧に加えて、制御信号ＤＳを生成する発光制御走査回路（図示せず）の電源電圧についても、これら走査回路内のトランジスタに流れる電流に応じて制御するようにすればよい。
【０１４１】
また、図２０のタイミング波形図から明らかなように、閾値補正期間は制御信号ＤＳの立ち上がりタイミングと立ち下がりタイミングによって決められている。したがって、制御信号ＤＳを生成する発光制御走査回路の電源電圧についても、これら走査回路内のトランジスタに流れる電流に応じて制御することで、閾値補正期間の変動についても、制御を行わない場合に比べて小さく抑えることができる。
【０１４２】
ここでは、他の画素構成として、５つのトランジスタからなる構成を例に挙げたが、例えば、信号線３３を通して基準電位Ｖｏｆｓを供給し、当該基準電位Ｖｏｆｓを書込みトランジスタ２３によって書き込むようにすることでスイッチングトランジスタ２７を省略するなど、種々の画素構成のものが考えられる。
【０１４３】
また、上記実施形態では、画素２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【０１４４】
［適用例］
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図２１〜図２５に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。
【０１４５】
このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、各種の電子機器において高品位な画像表示を行うことができる。すなわち、先述した実施形態の説明から明らかなように、本発明による表示装置は、移動度補正処理に伴う表示品質の改善効果を十分に得ることができるために、高品位な表示画像を得ることができる。
【０１４６】
本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０１４７】
以下に、本発明が適用される電子機器の具体例について説明する。
【０１４８】
図２１は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作成される。
【０１４９】
図２２は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。
【０１５０】
図２３は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。
【０１５１】
図２４は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。
【０１５２】
図２５は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより本適用例に係る携帯電話機が作製される。
【図面の簡単な説明】
【０１５３】
【図１】本発明が適用される有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図２】画素の回路構成を示す回路図である。
【図３】画素の断面構造の一例を示す断面図である。
【図４】本適用例に係る有機ＥＬ表示装置の回路動作の説明に供するタイミング波形図である。
【図５】本適用例に係る有機ＥＬ表示装置の回路動作の説明図（その１）である。
【図６】本適用例に係る有機ＥＬ表示装置の回路動作の説明図（その２）である。
【図７】駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。
【図８】駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。
【図９】閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。
【図１０】書込み走査回路におけるある画素行の出力部の構成の一例を示す回路図である。
【図１１】Ｐｃｈトランジスタの閾値電圧Ｖｔｈｐが変動した場合の出力タイミングのシフトの説明図である。
【図１２】Ｎｃｈトランジスタの閾値電圧Ｖｔｈｎが変動した場合の出力タイミングのシフトの説明図である。
【図１３】閾値電圧Ｖｔｈの変動に起因する書込み走査信号ＷＳのパルス幅の変動の様子を示す波形図である。
【図１４】実施例１に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図１５】Ｐｃｈトランジスタの閾値電圧Ｖｔｈｐが変動した場合の電源電圧の制御による作用効果の説明図である。
【図１６】Ｎｃｈトランジスタの閾値電圧Ｖｔｈｎが変動した場合の電源電圧の制御による作用効果の説明図である。
【図１７】検出部の具体的な回路構成の一例を示す回路図である。
【図１８】実施例２に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図１９】他の構成の画素の回路構成を示す回路図である。
【図２０】他の構成の画素を用いる場合のタイミング波形図である。
【図２１】本発明が適用されるテレビジョンセットの外観を示す斜視図である。
【図２２】本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図２３】本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。
【図２４】本発明が適用されるビデオカメラの外観を示す斜視図である。
【図２５】本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【図２６】経過時間とパネル電流値との関係を示す図である。
【図２７】経過時間とトランジスタの閾値電圧Ｖｔｈの変動分ΔＶｔｈとの関係を示す図である。
【符号の説明】
【０１５４】
１０，１０Ａ，１０Ｂ…有機ＥＬ表示装置、２０，２０´…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書込みトランジスタ、２４…保持容量、２５…補助容量、２６…発光制御トランジスタ、２７，２８…スイッチングトランジスタ、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線、３３（３３−１〜３３−ｎ）…信号線、３４…共通電源供給線、４０…書込み走査回路、５０…電源供給走査回路、６０…信号出力回路、７０…表示パネル、８０…検出部、２００…制御基板、２１０…電源部、２２０…電源制御部、２２１…カウンタ部、２２２…補正データ格納部、２２３…電源電圧補正部
【図１】
2009251318.tif 000003
【図２】
2009251318.tif 000004
【図３】
2009251318.tif 000005
【図４】
2009251318.tif 000006
【図５】
2009251318.tif 000007
【図６】
2009251318.tif 000008
【図７】
2009251318.tif 000009
【図８】
2009251318.tif 000010
【図９】
2009251318.tif 000011
【図１０】
2009251318.tif 000012
【図１１】
2009251318.tif 000013
【図１２】
2009251318.tif 000014
【図１３】
2009251318.tif 000015
【図１４】
2009251318.tif 000016
【図１５】
2009251318.tif 000017
【図１６】
2009251318.tif 000018
【図１７】
2009251318.tif 000019
【図１８】
2009251318.tif 000020
【図１９】
2009251318.tif 000021
【図２０】
2009251318.tif 000022
【図２１】
2009251318.tif 000023
【図２２】
2009251318.tif 000024
【図２３】
2009251318.tif 000025
【図２４】
2009251318.tif 000026
【図２５】
2009251318.tif 000027
【図２６】
2009251318.tif 000028
【図２７】
2009251318.tif 000029