(57)【要約】【課題】温度変化に伴う金属の膨張および収縮により発生する内部応力に起因した破損を生じにくい配線構造を有する半導体装置を提供する。【解決手段】本発明にかかる半導体装置１００は、半導体基板１０の上方に形成された第１導電層２０と、第１導電層２０を覆うとともに開口部３２を有し、第１導電層２０の少なくとも一部が開口部３２から露出するように形成された保護層３０と、保護層３０および第１導電層２０の上に形成された第２導電層４０と、第２導電層４０の上に形成された第３導電層５０と、第３導電層５０の上に形成された第４導電層６０と、を有し、第２導電層４０は、第３導電層５０よりも小さいヤング率を有する物質で構成される。【選択図】図１
2009188288.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上方に形成された第１導電層と、
前記第１導電層を覆うとともに開口部を有し、前記第１導電層の一部が前記開口部から露出するように形成された保護層と、
前記保護層および前記第１導電層の上に形成された第２導電層と、
前記第２導電層の上に形成された第３導電層と、
前記第３導電層の上に形成された第４導電層と、
を有し、
前記第２導電層は、前記第３導電層よりも小さいヤング率を有する物質で構成されることを特徴とする、半導体装置。
【請求項２】
請求項１において、
前記第２導電層の材質は、チタンであり、
前記第３導電層の材質は、チタンと、タングステンおよび窒素の少なくとも一方と、を含むことを特徴とする、半導体装置。
【請求項３】
請求項１または請求項２において、
平面視において、前記第２導電層の輪郭は、前記第３導電層の輪郭よりも外側にあることを特徴とする、半導体装置。
【請求項４】
請求項１ないし請求項３のいずれかにおいて、
前記第１導電層の材質は、アルミニウムであり、
前記第４導電層の材質は、銅であることを特徴とする、半導体装置。
【請求項５】
請求項１ないし請求項４のいずれかにおいて、
前記第４導電層の上方に第５導電層が形成されたことを特徴とする、半導体装置。
【請求項６】
半導体基板の上方に第１導電層を成膜する工程と、
前記第１導電層をパターニングする工程と、
前記第１導電層の上方に保護層を成膜する工程と、
前記保護層をエッチングしてパターニングし、前記第１導電層の一部を露出させる開口部を形成する工程と、
前記保護層および前記第１導電層の上に接して第２導電層を成膜する工程と、
前記第２導電層の上に第３導電層を成膜する工程と、
前記第３導電層の上に第４導電層を成膜する工程と、
前記第４導電層、前記第３導電層、および前記第２導電層をエッチングする工程と、
を有し、
前記第４導電層、前記第３導電層、および前記第２導電層をエッチングする工程は、前記第２導電層の輪郭を前記第３導電層の輪郭の外側に形成することを特徴とする、半導体装置の製造方法。
【請求項７】
請求項６において、
前記第２導電層の材質は、チタンであり、
前記第３導電層の材質は、チタンと、タングステンおよび窒素の少なくとも一方と、を含み、
前記第４導電層、前記第３導電層、および前記第２導電層をパターニングする工程で用いるエッチャントは、過酸化水素を含むことを特徴とする、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、ＷＬＣＳＰ（Ｗｅｆｅｒ  Ｌｅｖｅｌ  Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）のような、バンプ構造を利用した半導体装置のコンパクトな実装方法が発展してきた。このような実装方法においては、加熱冷却工程を有するのが一般的である。たとえば、バンプ接合の材料としてハンダを用い、加熱して溶融した状態のハンダを、接合した後、冷却固化することなどが行われる。このような加熱冷却工程は、複数回行われることもある。
【０００３】
上記のようなプロセスにおいて、半導体装置の配線よりも相対的に大きな構造を有する金属を加熱冷却すると、当該金属の膨張や収縮が無視できない程度生じ、他の部材に悪影響を及ぼす場合がある。たとえば、バンプにおいてハンダボールを用いた場合は、ハンダボールの膨張収縮によって、半導体基板に内部応力が発生し、ハンダボールに近接して形成された絶縁層などの脆性の高い部材にクラックを生じてしまうことがあった。
【特許文献１】特開平０８−１２４９２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的の１つは、温度変化に伴う金属の膨張および収縮により発生する内部応力に起因した破損を生じにくい配線構造を有する半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００５】
本発明にかかる半導体装置は、
半導体基板の上方に形成された第１導電層と、
前記第１導電層を覆うとともに開口部を有し、前記第１導電層の一部が前記開口部から露出するように形成された保護層と、
前記保護層および前記第１導電層の上に形成された第２導電層と、
前記第２導電層の上に形成された第３導電層と、
前記第３導電層の上に形成された第４導電層と、
を有し、
前記第２導電層は、前記第３導電層よりも小さいヤング率を有する物質で構成されることを特徴とする。
【０００６】
このような半導体装置は、温度変化に伴う金属の膨張および収縮により発生する内部応力に起因した破損を生じにくい配線構造を有する。
【０００７】
なお、本発明において、特定のＡ部材（以下、「Ａ部材」という。）の上方に設けられた特定のＢ部材（以下、「Ｂ部材」という。）というとき、Ａ部材の上に直接Ｂ部材が設けられた場合と、Ａ部材の上に他の部材を介してＢ部材が設けられた場合とを含むことを意味する。
【０００８】
本発明にかかる半導体装置において、
前記第２導電層の材質は、チタンであり、
前記第３導電層の材質は、チタンと、タングステンおよび窒素の少なくとも一方と、を含むことができる。
【０００９】
本発明にかかる半導体装置において、
平面視において、前記第２導電層の輪郭は、前記第３導電層の輪郭よりも外側にあることができる。
【００１０】
本発明にかかる半導体装置において、
前記第１導電層の材質は、アルミニウムであり、
前記第４導電層の材質は、銅であることができる。
【００１１】
本発明の半導体装置において、
前記第４導電層の上方に第５導電層が形成されることができる。
【００１２】
本発明にかかる半導体装置の製造方法は、
半導体基板の上方に第１導電層を成膜する工程と、
前記第１導電層をパターニングする工程と、
前記第１導電層の上方に保護層を成膜する工程と、
前記保護層をエッチングしてパターニングし、前記第１導電層の一部を露出させる開口部を形成する工程と、
前記保護層および前記第１導電層の上に接して第２導電層を成膜する工程と、
前記第２導電層の上に第３導電層を成膜する工程と、
前記第３導電層の上に第４導電層を成膜する工程と、
前記第４導電層、前記第３導電層、および前記第２導電層をエッチングする工程と、
を有し、
前記第４導電層、前記第３導電層、および前記第２導電層をエッチングする工程は、前記第２導電層の輪郭を前記第３導電層の輪郭の外側に形成することを特徴とする。
【００１３】
このようにすれば、温度変化に伴う金属の膨張および収縮により発生する内部応力に起因した破損を生じにくい配線構造を有する半導体装置を製造することができる。
【００１４】
本発明にかかる半導体装置の製造方法において、
前記第２導電層の材質は、チタンであり、
前記第３導電層の材質は、チタンと、タングステンおよび窒素の少なくとも一方と、を含み、
前記第４導電層、前記第３導電層、および前記第２導電層をパターニングする工程で用いるエッチャントは、過酸化水素を含むことができる。
【発明を実施するための最良の形態】
【００１５】
以下に本発明の好適な実施形態について、図面を参照しながら説明する。なお、以下の実施形態は、本発明の一例を説明するものである。
【００１６】
１．半導体装置
図１は、本実施形態の半導体装置１００を模式的に示す斜視図である。図２および図３は、半導体装置１００の応力シミュレーションの説明図および結果を示すグラフである。図４および図５は、本実施形態の半導体装置１００の用途の例を模式的に示す断面図である。
【００１７】
本実施形態の半導体装置１００は、半導体基板１０の上方に設けられた第１導電層２０と、保護層３０と、第２導電層４０と、第３導電層５０と、第４導電層６０と、を有する。そして、第２導電層４０は、第３導電層５０よりも小さいヤング率を有する物質で構成される。
【００１８】
半導体基板１０は、たとえば、内部にトランジスタ、キャパシタ、およびその他の電子素子が形成されたものであることができる。半導体基板１０の形状は、任意であり、図示の例では平板状となっている。半導体基板１０の平面的な形状についても、任意である。半導体基板１０は、導電体の配線を有し、該配線の少なくとも一部は、上面側から導通できるように設けられている。半導体基板１０の上方には、半導体基板１０内の配線に接続することのできる第１導電層２０が設けられている。第１導電層２０は、半導体基板１０の配線の一部を構成していてもよい。半導体基板１０の材質としては、たとえば、主としてシリコン、砒化ガリウムなどが挙げられ、配線等には金属が用いられていてもよい。
【００１９】
第１導電層２０は、半導体基板１０の上方に設けられる。第１導電層２０の平面的な形状は任意である。第１導電層２０の上面は、半導体基板１０の上面と同じ高さに形成されていてもよい。第１導電層２０は、半導体基板１０との間に絶縁層等、他の部材を有して設けられてもよい。第１導電層２０は、半導体基板１０の配線等に接続することができる。第１導電層２０の厚みは、たとえば、薄膜の０．５μｍ程度から厚膜の５μｍ程度とすることができる。第１導電層２０は、導電性を有する。第１導電層２０は、半導体装置１００の上側から電気的に接続することのできる電極としての機能を有する。第１導電層２０の材質は、導電性を有する限り任意である。第１導電層２０の材質としては、たとえば、アルミニウム、金、銅、チタンなどの金属を挙げることができる。
【００２０】
保護層３０は、第１導電層２０を覆うとともに開口部３２を有し、第１導電層２０の少なくとも一部が開口部３２から露出するように形成される。保護層３０は、第１導電層２０に接していてもよいし、第１導電層２０との間に他の層を有して直接接していなくてもよい。保護層３０の平面的な形状は、第１導電層２０を覆う形状であれば、限定されない。保護層３０の厚みは、たとえば、１μｍ以下ないし数μｍとすることができる。保護層３０は、開口部３２を有する。開口部３２の少なくとも一部は、第１導電層２０の鉛直上方に位置する。開口部３２の平面的な形状は、任意であるが、その上に形成される部材からの応力が集中しにくくするために円形であることが好ましい。保護層３２は、開口部３２以外の領域で第１導電層２０が上方から電気的に接続できないようにする絶縁層としての機能を有してもよい。開口部３２は、上方から第１導電層２０に電気的な接続がとれるように設けられる。保護層３０と第１導電層２０との間に他の絶縁層を有する場合、該他の絶縁層は、保護層３０の開口部３２と同じ位置に同様の開口部を有するように設けられる。保護層３０と第１導電層２０との間に他の導電層を有する場合は、該他の導電層は、開口部を有さなくてもよい。保護層３０の材質としては、たとえば、酸化シリコン、窒化シリコン、酸化窒化シリコンなどが挙げられる。
【００２１】
第２導電層４０は、保護層３０の開口部３２から露出している第１導電層２０の上に形成される。また、第２導電層４０は、保護層３０の上に形成される。第２導電層４０の平面的な形状は、保護層３０の開口部３２の縁よりも外側に輪郭を有するように形成される。第２導電層４０の厚みは、たとえば、１０ｎｍから３００ｎｍとすることができる。第２導電層４０は、上方の部材の変形にともなう応力集中が生じる部位を下に接している部材（この場合は、保護層３０が該当する。）から遠ざける機能を有する。また、第２導電層４０は、下に接している部材（この場合は、保護層３０が該当する。）が上方の部材から受ける応力によって破壊されることを防ぐ緩衝材としての機能も有している。このような緩衝効果を得るために、第２導電層４０は、第３導電層５０よりもヤング率の小さい材料で構成される。第２導電層４０は、導電性を有する。第２導電層４０は、半導体装置１００の上側から電気的に接続することのできる電極としての機能を有する。第２導電層４０の材質としてはチタンを用いることができる。
【００２２】
第３導電層５０は、第２導電層４０の上に形成される。第３導電層５０は、平面視において、輪郭が第２導電層４０および第４導電層６０（後述）の輪郭よりも内側となるように形成されてもよい。第３導電層５０の厚みは、たとえば、１０ｎｍから３００ｎｍとすることができる。第３導電層５０は、上方および下方の部材の成分が互いに拡散等によって混合しないようにするバリアとしての機能を有する。第３導電層５０は、第２導電層４０に比較して相対的に大きいヤング率を有する材質で構成される。第３導電層５０は、導電性を有する。第３導電層５０は、半導体装置１００の上側から電気的に接続することのできる電極としての機能を有する。また、第３導電層５０は、チタンと、タングステンおよび窒素の少なくとも一方を含む材質（ＴｉＷ，ＴｉＮ，およびＴｉＷＮの少なくとも１種）とすることができる。第３導電層５０の材質をＴｉＷ、ＴｉＮ、およびＴｉＷＮの少なくとも１種とし、第１導電層２０の材質がアルミニウムであり、かつ、第４導電層６０の材質が銅である場合には、第３導電層５０は、アルミニウムと銅とが相互に混合しないようにするバリア層としての効果をより顕著に奏することができる。
【００２３】
第２導電層４０の輪郭が第３導電層５０の輪郭よりも外側になるようにすると、半導体装置１００内の第３導電層５０の端部５２（図２参照）に集中する応力の増加を防ぐことができる。図２および図３は、第３導電層５０がアンダーカット状（上層の輪郭より下層の輪郭が内側になる形状）に形成された場合の応力の分布をシミュレーションした結果である。本シミュレーションは、アンダーカットの深さＸが保護層３０の表面付近の応力の分布に及ぼす影響を評価するため、第２導電層４０を省略して行った。本シミュレーションのモデルとしては、図２に示すように、保護層３０の上に、第３導電層５０が、その輪郭が第４導電層６０（後述）の輪郭よりも内側となるように形成され、第３導電層５０の上に第４導電層６０が形成され、第４導電層６０の上に第５導電層７０が形成されたものを用いた。本モデルにおいて、第５導電層７０として、ハンダボールを、第４導電層６０として、銅の電極を、保護層３０の材質を窒化シリコンとした。本シミュレーションは、有限要素法を用いて行った。有限要素法に用いたパラメータとしては、第３導電層５０のヤング率を４００ＧＰａ、降伏応力を７５０ＭＰａ、ポアソン比を０．２８、および熱膨張係数を６．４ｐｐｍ／℃とした。ハンダの物性値としては、ヤング率；３８．５ＧＰａ、ポアソン比；０．３８、熱膨張係数；２２ｐｐｍ／℃を用いた。銅の物性値としては、ヤング率；１３１ＧＰａ、ポアソン比；０．３５、熱膨張係数；１７ｐｐｍ／℃を用いた。窒化シリコンの物性値としては、ヤング率；２９０ＧＰａ、ポアソン比；０．２７、熱膨張係数；３．４ｐｐｍ／℃を用いた。図３は、上記モデルにおいて、ハンダボール（第５導電層７０）が熱収縮したときに、各アンダーカットの深さＸにおける保護層３０の表面に生じる相当応力の分布を示している。図３は、横軸に保護層３０の表面の位置をとり、第３導電層５０の端部５２（図２参照）を原点とした。図３の縦軸は、相当応力を示す。図３をみると、いずれのアンダーカットの深さＸにおいても、原点付近の相当応力が最大となっていることがわかる。また、アンダーカットの深さＸが大きくなると、相当応力の値が大きくなることが分かる。このことから、保護層３０と接する導電層のアンダーカットの深さＸを浅くすることで、応力集中を緩和できることが分かる。たとえば、本実施形態の場合、第２導電層４０の材料をチタン、第３導電層５０の材料をＴｉＷとし、過酸化水素水を用いて導電層をエッチングすると、材料のエッチングレート差により、第２導電層４０（チタン）の輪郭の方が、第３導電層５０（ＴｉＷ）の輪郭より外側になるため、第２導電層４０の端部に集中する応力の増加を防ぐことができる。
【００２４】
第４導電層６０は、第３導電層５０の上に形成される。第４導電層６０の平面的な形状は、第３導電層５０の輪郭よりも外側に輪郭を有するように形成される。第４導電層６０の厚みは、たとえば、１μｍないし１０μｍとすることができる。第４導電層６０は、導電性を有する。第４導電層６０は、半導体装置１００の上側から他の配線等を電気的に接続することのできる電極としての機能を有する。また、第４導電層６０の上方には、図４に示すように、第５導電層７０を設けることができる。第５導電層７０は、図４の例のようにハンダボールとすることができる。ハンダボールは、たとえば、バンプ形成に用いられる公知の材質とすることができる。また、第４導電層６０の上方に、第５導電層７０として、図５に示すような柱状の配線を形成することもできる。当該配線の材質は、たとえば、銅であることができる。このような柱状の銅配線を形成する場合には、第４導電層６０の材質を銅とし、これをシードとして当該配線を成長によって形成することができる。第４導電層６０の材質としては、たとえば、銅などを用いることができる。
【００２５】
２．作用効果
本実施形態の半導体装置１００は、第３導電層５０の下に、第３導電層５０よりも小さいヤング率を有する第２導電層４０を有している。これにより、保護層３０と第３導電層５０との間の距離が大きくなり、また、第３導電層５０と保護層３０との間にヤング率の小さい第２導電層４０が配置されるため、保護層３０に加わる応力が軽減される。よって、本実施形態の半導体装置１００は、第４導電層６０よりも上方に比較的大きな構造の金属等が配置され、加熱冷却によって当該金属の膨張や収縮が生じた場合であっても、保護層３０が破損しにくい配線構造を有する。本実施形態の半導体装置１００は、たとえば、バンプにおいてハンダボールを用いた場合は、ハンダボールの膨張収縮によって、内部応力が発生した場合、ハンダボールに近接して形成された保護層３０などの脆性の高い部材にクラックを生じにくくすることができる。
【００２６】
３．半導体装置の製造方法
図６ないし図１１は、本実施形態の半導体装置の製造工程を模式的に示す断面図である。
【００２７】
本実施形態の半導体装置の製造方法は、半導体基板１０の上方に第１導電層２０を成膜する工程と、第１導電層２０をパターニングする工程と、第１導電層２０の上方に保護層３０ａを成膜する工程と、保護層３０ａをエッチングしてパターニングし、第１導電層２０の少なくとも一部を露出させる開口部３２を形成する工程と、保護層３０および第１導電層２０の上に接して第２導電層４０ａを成膜する工程と、第２導電層４０ａの上に接して第３導電層５０ａを成膜する工程と、第３導電層５０ａの上に接して第４導電層６０ａを成膜する工程と、第４導電層６０ａ、第３導電層５０ａ、および第２導電層４０ａをエッチングする工程と、を有する。そして、第４導電層６０ａ、第３導電層５０ａ、および第２導電層４０ａをエッチングする工程において、第２導電層４０の輪郭が第３導電層５０の輪郭よりも外側に形成される。
【００２８】
まず、半導体基板１０の上方に第１導電層２０を成膜する。第１導電層２０の成膜方法は、蒸着、スパッタ、メッキ、スピンコート、およびＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等、公知の方法を用いることができる。次に、第１導電層２０をパターニングする。第１導電層２０のパターニングは、たとえば、フォトリソグラフィ法により形成したマスクを用いて、ウェットエッチング、ドライエッチングなどの方法で第１導電層２０の不要部分を除去し、マスクを除去して行うことができる。次に、第１導電層２０の上方に保護層３０ａを成膜する（図６）。保護層３０ａは、蒸着、スパッタ、メッキ、スピンコート、ＣＶＤ法等、公知の方法を用いることができる。
【００２９】
次に、図７に示すように、保護層３０ａをエッチングしてパターニングし、第１導電層２０の少なくとも一部を露出させる開口部３２を形成する。保護層３０ａのパターニングは、たとえば、フォトリソグラフィ法により形成したマスクを用いて、ウェットエッチング、ドライエッチングなどの方法で保護層３０ａの不要部分を除去し、マスクを除去して行うことができる。
【００３０】
次に、図８に示すように、保護層３０および第１導電層２０の上に接して第２導電層４０ａを成膜する。第２導電層４０ａの成膜方法は、蒸着、スパッタ、メッキ、スピンコート、ＣＶＤ法等、公知の方法を用いることができる。次に、図９に示すように、第２導電層４０ａの上に接して第３導電層５０ａを成膜する。第３導電層５０ａの成膜方法は、蒸着、スパッタ、メッキ、スピンコート、ＣＶＤ法等、公知の方法を用いることができる。次に、図１０に示すように、第３導電層５０ａの上に接して第４導電層６０ａを成膜する。第４導電層６０ａの成膜方法は、蒸着、スパッタ、メッキ、スピンコート、ＣＶＤ法等、公知の方法を用いることができる。
【００３１】
次に、図１１に示すように、第４導電層６０ａ、第３導電層５０ａ、および第２導電層４０ａをエッチングする。図１１には、マスク層８０を描いてある。本工程のパターニングは、たとえば、フォトリソグラフィ法により形成したマスク層８０を用いて、ウェットエッチング法で第４導電層６０ａ、第３導電層５０ａ、および第２導電層４０ａの不要部分を除去し、マスク層８０を除去して行うことができる。本工程のウェットエッチング法は、第３導電層５０のエッチング速度が第２導電層４０および第４導電層５０のエッチング速度よりも大きくなるようなエッチャントを使用する。このようなエッチャントは、第３導電層５０、第２導電層４０および第４導電層５０の材質に応じて選択されることができる。これにより、第３導電層５０が図１に示すようにアンダーカット状にエッチングされることができる。第３導電層５０のアンダーカット形状を形成するための好ましい材質の組としては、たとえば、第２導電層４０をチタンで形成し、第３導電層５０をチタンと、タングステンおよび窒素の少なくとも一方とを含む材質で形成し、第４導電層６０を銅で形成する。そして、このような材質で形成された各層をウェットエッチングする際に、過酸化水素を含有するエッチャントを用いることで容易に第３導電層５０をアンダーカット状に形成することができる。以上、説明した工程を経て、図１に示す半導体装置１００が製造される。
【００３２】
本発明は、上述した実施形態に限定されるものではなく、さらに種々の変形が可能である。たとえば、本発明は、実施形態で説明した構成と実質的に同一の構成（たとえば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００３３】
【図１】実施形態にかかる半導体装置１００を模式的に示す断面図。
【図２】半導体装置の応力シミュレーションの説明図。
【図３】半導体装置の応力シミュレーションの結果を示すグラフ。
【図４】実施形態の半導体装置１００の用途の例を模式的に示す断面図。
【図５】実施形態の半導体装置１００の用途の例を模式的に示す断面図。
【図６】実施形態にかかる半導体装置１００の製造工程を模式的に示す断面図。
【図７】実施形態にかかる半導体装置１００の製造工程を模式的に示す断面図。
【図８】実施形態にかかる半導体装置１００の製造工程を模式的に示す断面図。
【図９】実施形態にかかる半導体装置１００の製造工程を模式的に示す断面図。
【図１０】実施形態にかかる半導体装置１００の製造工程を模式的に示す断面図。
【図１１】実施形態にかかる半導体装置１００の製造工程を模式的に示す断面図。
【符号の説明】
【００３４】
１０  半導体基板、２０  第１導電層、３０，３０ａ  保護層、３２  開口部、
４０，４０ａ  第２導電層、５０，５０ａ  第３導電層、５２  端部、
６０，６０ａ  第４導電層、７０  第５導電層、８０  マスク層、１００  半導体装置
【図１】
2009188288.tif 000003
【図２】
2009188288.tif 000004
【図３】
2009188288.tif 000005
【図４】
2009188288.tif 000006
【図５】
2009188288.tif 000007
【図６】
2009188288.tif 000008
【図７】
2009188288.tif 000009
【図８】
2009188288.tif 000010
【図９】
2009188288.tif 000011
【図１０】
2009188288.tif 000012
【図１１】
2009188288.tif 000013