(57)【要約】【課題】信号処理速度が速く、電流リークが起き難くて信頼性が高い半導体装置を低廉なコストで提供することである。【解決手段】半導体装置の配線における絶縁膜の構造であって、前記絶縁膜は、下層ＣＶＤ型絶縁膜と、前記下層ＣＶＤ型絶縁膜より機械的強度に富む上層ＣＶＤ型絶縁膜と、前記下層ＣＶＤ型絶縁膜と前記上層ＣＶＤ型絶縁膜との間に設けられた塗布型絶縁膜とを具備する。【選択図】図１
2009117666.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の一つの配線層における導体と導体との間に挟設される絶縁膜の構造であって、
前記絶縁膜は、
下層ＣＶＤ型絶縁膜と、
前記下層ＣＶＤ型絶縁膜より機械的強度に富む上層ＣＶＤ型絶縁膜と、
前記下層ＣＶＤ型絶縁膜と前記上層ＣＶＤ型絶縁膜との間に設けられた塗布型絶縁膜とを具備する
ことを特徴とする半導体装置の配線における絶縁膜構造。
【請求項２】
下層ＣＶＤ型絶縁膜と上層ＣＶＤ型絶縁膜との間に設けられた塗布型絶縁膜は厚さが５〜３０ｎｍである
ことを特徴とする請求項１の半導体装置の配線における絶縁膜構造。
【請求項３】
下層ＣＶＤ型絶縁膜の厚さが上層ＣＶＤ型絶縁膜の厚さより厚い
ことを特徴とする請求項１又は請求項２の半導体装置の配線における絶縁膜構造。
【請求項４】
請求項１〜請求項３いずれかの半導体装置の配線における絶縁膜を形成する方法であって、
下層絶縁膜をＣＶＤにより形成する下層ＣＶＤ型絶縁膜形成工程と、
前記下層ＣＶＤ型絶縁膜形成工程で形成された下層ＣＶＤ型絶縁膜の上に中間絶縁膜を塗布によって形成する中間塗布型絶縁膜形成工程と、
前記中間塗布型絶縁膜形成工程の後、前記下層ＣＶＤ型絶縁膜より機械的強度に富む上層絶縁膜をＣＶＤにより形成する上層ＣＶＤ型絶縁膜形成工程と、
前記上層ＣＶＤ型絶縁膜形成工程の後、ＣＭＰを行なうＣＭＰ工程
とを具備することを特徴とする半導体装置の配線における絶縁膜形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の配線における絶縁膜に関する。特に、配線間絶縁膜に関する。
【背景技術】
【０００２】
半導体装置における信号処理の高速化を図る為、配線における導体としては電気抵抗が小さなＣｕ材料の使用が提案され、又、絶縁膜としては誘電率が小さな、所謂、Ｌｏｗ−ｋ材料の使用が提案されている。そして、これ等の材料を用いた配線に対する加工技術も、ドライエッチング加工からダマシン加工へと移行している。
【０００３】
このダマシン加工においては、成膜したＣｕ膜および絶縁膜を平坦に除去・研磨する為、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）技術が広く採用されている。このＣＭＰ加工の最終段階では、Ｃｕ膜表面と絶縁膜表面が同時に研磨される。ところが、誘電率が小さなＬｏｗ−ｋ膜は、多孔質構造であることから、一般的に、脆弱で、機械的強度が弱く、ＣＭＰ加工による損傷度が大きい。この為、配線間で電流リークが起きたりする。そこで、ＣＭＰ耐性に優れた（機械的強度に富む）酸化膜を誘電率が小さなＬｏｗ−ｋ膜の上に設けることが提案されている。
【特許文献１】特開２００２−２８９７９６号公報
【特許文献１】特開２００３−１１５４８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
さて、誘電率が小さなＬｏｗ−ｋ膜は、脆弱で、機械的強度が弱く、ＣＭＰ加工による損傷度が大きいことから、誘電率が小さなＬｏｗ−ｋ膜上にＣＭＰ耐性に優れた（機械的強度に富む）酸化膜（所謂、キャップ膜）を設け、ＣＭＰ加工を行なっている。
【０００５】
これによれば、ＣＭＰ加工に際しての絶縁膜の損傷が起き難く、電流リーク等の問題を解決することが出来た。
【０００６】
しかしながら、このようにして得られた半導体装置の信号処理速度は考えていた程のものではないことが判って来た。
【０００７】
従って、本発明が解決しようとする課題は、信号処理速度が速く、電流リークが起き難くて信頼性が高い半導体装置を低廉なコストで提供することである。
【課題を解決するための手段】
【０００８】
さて、上記半導体装置の信号処理速度が期待した程のものでなかった理由についての検討を、鋭意、行なった。その結果、誘電率が小さなＬｏｗ−ｋ膜上にＣＭＰ耐性に優れた酸化膜（キャップ膜）を設けたことによって、ＣＭＰ加工が行なわれても、絶縁膜の損傷が起きず、電流リークが起きなくなったものの、この絶縁膜の容量が大きくなっていることが判って来た。
【０００９】
すなわち、ＣＭＰ耐性に優れた酸化膜は、Ｌｏｗ−ｋ膜に比べて、誘電率が大きい。なぜならば、Ｌｏｗ−ｋ膜は、多孔質構造であるが故に、誘電率が小さい。そして、機械的強度に富むと言うことは、膜構造が緻密であると言うことを意味する。従って、ＣＭＰ耐性に優れた酸化膜（キャップ膜）は誘電率が大きいことを意味する。
【００１０】
さて、絶縁膜としてＬｏｗ−ｋ膜を用いた理由は誘電率が小さいからである。ところが、そのＬｏｗ−ｋ膜の上に誘電率が大きな膜を設けるのでは、如何なる為にＬｏｗ−ｋ膜を用いたかが判らなくなる。
【００１１】
しかしながら、ＣＭＰ加工に耐えるキャップ膜を形成しておくことも大事な要件である。
【００１２】
このような観点から、本発明者による思索が行なわれた結果、ＣＭＰ加工に耐え得る膜を設けるにしても、その膜は出来るだけ薄ければ良いであろうと考えるに至った。
【００１３】
ところが、これまでの絶縁膜を詳細に検討して行った結果、緻密な膜を薄く形成していたと思っていたのが、実は、意外と厚いことが判って来たのである。図２（ａ），（ｂ）は、そのことを説明する為の図である。例えば、誘電率が小さな１５０ｎｍ厚のＰＥ−ＳｉＯＣ膜をＣＶＤ（Chemical Vapor Deposition：化学気相成長方法）で形成した後、緻密な３０ｎｍ厚のＰＥ−ＳｉＯ膜をＣＶＤで設けた状態を図２（ａ）に示す。すなわち、設計上は、１５０ｎｍ厚のＰＥ−ＳｉＯＣ膜の上に３０ｎｍ厚のＰＥ−ＳｉＯ膜を設けた筈のものであった。ところが、この積層膜を観察した結果、図２（ｂ）に示す通り、実は、９７ｎｍ厚のＰＥ−ＳｉＯＣ膜の上に７６ｎｍ厚のＰＥ−ＳｉＯ膜が出来ていることが判ったのである。
【００１４】
そして、このような膜構造の為に、容量が意外と増大していた。すなわち、二つの電極に挟まれた絶縁膜（二層の積層からなる絶縁膜）の幅をＷ、長さをＬ、下層絶縁膜の厚さをＨ１、上層絶縁膜の厚さをＨ２とし、そして下層絶縁膜の比誘電率をｋ１、上層絶縁膜の比誘電率をｋ２、真空の誘電率をε０とした場合、下層絶縁膜の容量Ｃ１、上層絶縁膜の容量Ｃ２、絶縁膜全体の容量Ｃは次の式で表される。
Ｃ１＝（ε０×ｋ１×Ｌ×Ｈ１）／Ｗ
Ｃ２＝（ε０×ｋ２×Ｌ×Ｈ２）／Ｗ
Ｃ＝Ｃ１＋Ｃ２
＝（ε０×ｋ１×Ｌ×Ｈ１）／Ｗ＋（ε０×ｋ２×Ｌ×Ｈ２）／Ｗ
＝（ｋ１×Ｈ１＋ｋ２×Ｈ２）（ε０×Ｌ）／Ｗ
【００１５】
ここで、ＰＥ−ＳｉＯＣ膜（下層絶縁膜）の比誘電率をｋ１を３．０、ＰＥ−ＳｉＯ膜（上層絶縁膜）の比誘電率をｋ２を４．１とすると、図２（ｂ）の絶縁膜における容量Ｃｂと図２（ａ）の絶縁膜における容量Ｃａとの比Ｃｂ／Ｃａは次のようになる。
Ｃｂ／Ｃａ＝（３．０×９７＋４．１×７６）／（３．０×１５０＋４．１×２３）＝１．１１
すなわち、図２（ｂ）の絶縁膜は図２（ａ）の絶縁膜よりも容量が１１％も大きくなっていたのである。従って、信号処理速度が遅くなるのも当然な結果であった。
【００１６】
そこで、上層絶縁膜を設けるに際して、下層絶縁膜中に上層絶縁膜が侵入しないようにしておけば良いことが考えられた。
【００１７】
すなわち、ＣＶＤで設けたＰＥ−ＳｉＯＣ膜の上にＰＥ−ＳｉＯ膜をＣＶＤで設けるに際して、下層のＰＥ−ＳｉＯＣ膜がＰＥ−ＳｉＯ膜に変質しないようにすれば良いことが考えられた。
【００１８】
この点についての検討を、鋭意、推し進めて行った結果、ＣＶＤによるＰＥ−ＳｉＯＣ膜の上に塗布膜を設けておき、この塗布膜の上にＣＶＤによるＰＥ−ＳｉＯ膜を設けるようにした場合、下層のＰＥ−ＳｉＯＣ膜がＰＥ−ＳｉＯ膜に変質していないことが判って来た。
【００１９】
すなわち、ＣＶＤ膜とは構造が大きく異なる塗布膜でＣＶＤ膜が遮断される構造にしておけば、下層ＣＶＤ膜が上層ＣＶＤ膜によって殆ど影響されないことが判って来た。
【００２０】
このような知見に基づいて本発明が達成されたものである。
【００２１】
すなわち、前記の課題は、
半導体装置の一つの配線層における導体と導体との間に挟設される絶縁膜の構造であって、
前記絶縁膜は、
下層ＣＶＤ型絶縁膜と、
前記下層ＣＶＤ型絶縁膜より機械的強度に富む上層ＣＶＤ型絶縁膜と、
前記下層ＣＶＤ型絶縁膜と前記上層ＣＶＤ型絶縁膜との間に設けられた塗布型絶縁膜とを具備する
ことを特徴とする半導体装置の配線における絶縁膜構造によって解決される。
【００２２】
好ましくは、上記半導体装置の配線における絶縁膜構造であって、下層ＣＶＤ型絶縁膜と上層ＣＶＤ型絶縁膜との間に設けられた塗布型絶縁膜は厚さが５〜３０ｎｍであることを特徴とする半導体装置の配線における絶縁膜構造によって解決される。
【００２３】
又、好ましくは、上記半導体装置の配線における絶縁膜構造であって、下層ＣＶＤ型絶縁膜の厚さが上層ＣＶＤ型絶縁膜の厚さより厚いことを特徴とする半導体装置の配線における絶縁膜構造によって解決される。
【００２４】
又、下層絶縁膜をＣＶＤにより形成する下層ＣＶＤ型絶縁膜形成工程と、
前記下層ＣＶＤ型絶縁膜形成工程で形成された下層ＣＶＤ型絶縁膜の上に中間絶縁膜を塗布によって形成する中間塗布型絶縁膜形成工程と、
前記中間塗布型絶縁膜形成工程の後、前記下層ＣＶＤ型絶縁膜より機械的強度に富む上層絶縁膜をＣＶＤにより形成する上層ＣＶＤ型絶縁膜形成工程と、
前記上層ＣＶＤ型絶縁膜形成工程の後、ＣＭＰを行なうＣＭＰ工程
とを具備することを特徴とする半導体装置の配線における絶縁膜形成方法によって解決される。
【００２５】
特に、上記半導体装置の配線における絶縁膜を形成する方法であって、
下層絶縁膜をＣＶＤにより形成する下層ＣＶＤ型絶縁膜形成工程と、
前記下層ＣＶＤ型絶縁膜形成工程で形成された下層ＣＶＤ型絶縁膜の上に中間絶縁膜を塗布によって形成する中間塗布型絶縁膜形成工程と、
前記中間塗布型絶縁膜形成工程の後、前記下層ＣＶＤ型絶縁膜より機械的強度に富む上層絶縁膜をＣＶＤにより形成する上層ＣＶＤ型絶縁膜形成工程と、
前記上層ＣＶＤ型絶縁膜形成工程の後、ＣＭＰを行なうＣＭＰ工程
とを具備することを特徴とする半導体装置の配線における絶縁膜形成方法によって解決される。
【発明の効果】
【００２６】
ＣＭＰ加工が行なわれる場合において、絶縁膜表面には、緻密な膜（所謂、キャップ膜）が構成されている。従って、ＣＭＰ加工に際して、絶縁膜が損傷を受け難い。よって、例えば電流リークも起き難いから、信頼性に富む半導体装置が得られる。
【００２７】
さて、ＣＭＰによる損傷を受け難くする為にＣＶＤで設けた緻密な上層絶縁膜の下（即ち、上層絶縁膜をＣＶＤで設けるに際しての表面）には、ＣＶＤ膜とはその特性が大きく異なる塗布膜が設けられているので、誘電率が大きな上層絶縁膜が下層絶縁膜中に侵入し難いものとなる。この為、誘電率が大きな上層絶縁膜をほぼ予定通りの厚さで簡単に設けることが出来る。すなわち、容量がほぼ予定値通りの絶縁膜が簡単に得られることから、大きな性能低下が殆ど無い高性能な半導体装置を簡単に得ることが出来る。
【発明を実施するための最良の形態】
【００２８】
本発明は、半導体装置の配線における絶縁膜の構造である。特に、配線間絶縁膜（一つの層における導体と導体との間に挟設される絶縁膜）の構造である。前記絶縁膜は、下層ＣＶＤ型絶縁膜と、前記下層ＣＶＤ型絶縁膜より機械的強度に富む上層ＣＶＤ型絶縁膜と、前記下層ＣＶＤ型絶縁膜と前記上層ＣＶＤ型絶縁膜との間に設けられた塗布型絶縁膜とを具備する。前記上層ＣＶＤ型絶縁膜は、その厚さが、好ましくは、下層ＣＶＤ型絶縁膜の厚さより薄い。例えば、下層ＣＶＤ型絶縁膜の厚さの５〜２０％程度の厚さである。或いは、１０〜３０ｎｍ程度の厚さである。すなわち、ＣＭＰに際して、下層ＣＶＤ型絶縁膜が損傷を余り受けない程度の厚さが有れば良い。下層ＣＶＤ型絶縁膜は、一般的には、多孔質系の膜である。この点から、下層ＣＶＤ型絶縁膜は誘電率が小さなものである。例えば、ＳｉＯＣ膜が好ましいものとして挙げられる。そして、この種の膜は、例えば４００℃以下の比較的低温でのプラズマＣＶＤ（ＰＥ−ＣＶＤ：Plasma Enhanced-Chemical Vapor Deposition）により成膜される。上層ＣＶＤ型絶縁膜は、下層ＣＶＤ型絶縁膜に比べると膜が緻密な構造を持つ。従って、上層ＣＶＤ型絶縁膜は下層ＣＶＤ型絶縁膜よりも強度に富む。この点から、上層ＣＶＤ型絶縁膜は、下層ＣＶＤ型絶縁膜よりも、誘電率が大きなものである。例えば、ＳｉＯ膜が好ましいものとして挙げられる。この種の膜も、例えば４００℃以下の比較的低温でのプラズマＣＶＤ（ＰＥ−ＣＶＤ）により成膜される。塗布型絶縁膜は、好ましくは、５〜３０ｎｍの厚さである。特に、１０ｎｍ以上の厚さである。又、２０ｎｍ以下の厚さである。このような塗布型絶縁膜としては、例えばＭＳＱ（メチルシルセスキオキサン：Methyl
Silses Quioxane）系やＨＳＱ（水素シルセスキオキサン：Hydrogen Silses Quioxane）系あるいは有機ポリマー系のものが挙げられる。
【００２９】
本発明は、半導体装置の配線における絶縁膜形成方法である。特に、上記半導体装置の配線における絶縁膜の形成方法である。そして、下層絶縁膜をＣＶＤにより形成する下層ＣＶＤ型絶縁膜形成工程を有する。又、前記下層ＣＶＤ型絶縁膜形成工程で形成された下層ＣＶＤ型絶縁膜の上に中間絶縁膜を塗布によって形成する中間塗布型絶縁膜形成工程を有する。又、前記中間塗布型絶縁膜形成工程の後、前記下層ＣＶＤ型絶縁膜より機械的強度に富む上層絶縁膜をＣＶＤにより形成する上層ＣＶＤ型絶縁膜形成工程を有する。又、前記上層ＣＶＤ型絶縁膜形成工程の後、ＣＭＰを行なうＣＭＰ工程を有する。
【００３０】
以下、更に具体的に説明する。
【００３１】
図１は、本発明になる半導体装置の配線構造の断面図である。
【００３２】
図１中、１はＣｕ配線膜である。
２は、プラズマＣＶＤによってウェハ（基板）上に設けられた多孔質系の下層絶縁膜（ＰＥ−ＳｉＯＣ膜：下層ＣＶＤ絶縁膜）である。このＰＥ−ＳｉＯＣ膜２は１５０ｎｍの厚さである。尚、Ｃｕ配線膜１が第２層目のＣｕ配線膜である場合、ウェハ（基板）に代わって第１層目の配線膜層の上にＰＥ−ＳｉＯＣ膜２は設けられることになる。
【００３３】
３は、ＰＥ−ＳｉＯＣ膜（下層ＣＶＤ型絶縁膜）２の上に設けられたポーラスＭＳＱ膜（中間塗布型絶縁膜）である。尚、このポーラスＭＳＱ膜３は塗布（例えば、スピンコート）によって設けられたものである。そして、ポーラスＭＳＱ膜３の厚さは１０ｎｍである。
【００３４】
４は、プラズマＣＶＤによってポーラスＭＳＱ膜３の上に設けられた絶縁膜（ＰＥ−ＳｉＯ膜：上層ＣＶＤ型絶縁膜）である。尚、この絶縁膜４は、ＰＥ−ＳｉＯ膜であることから、ＰＥ−ＳｉＯＣ膜２よりも緻密な膜であり、機械的強度に富み、そして誘電率が大きなものである。尚、上層ＣＶＤ型絶縁膜４は厚さが２０ｎｍである。
【００３５】
上記構造の膜が設けられた後でＣＭＰ（平坦化処理）が行われ、図１に示される如きの配線構造を有する半導体装置が得られた。
【００３６】
そして、上記の如きの配線膜構造を調べた処、ＰＥ−ＳｉＯ膜４がＰＥ−ＳｉＯＣ膜２中に侵入していないことが確認できた。そして、積層絶縁膜（配線間絶縁膜）における容量は設計値のものと殆ど変わらないものであった。すなわち、図２（ｂ）に示された場合の如く、１０％を越える容量増大は無かった。従って、本発明の半導体装置は、信号処理速度が速いものであることが予想される。
【００３７】
しかも、ＣＭＰ加工（ダマシン加工）に際して、上層絶縁膜が機械的強度に富むＰＥ−ＳｉＯ膜であることから、絶縁膜が損傷を受け難く、例えば配線間絶縁膜において電流リークが起き難く、それだけ信頼性も高いことが予想される。
【００３８】
尚、ＰＥ−ＳｉＯ膜４の代わりに、ＰＥ−ＳｉＯ膜４の厚さ分だけポーラスＭＳＱ膜３の厚さを厚くしたものを用意し、これに対してＣＭＰ加工（ダマシン加工）を行った処、本発明の場合に比べてＰＥ−ＳｉＯＣ膜２に損傷が発生したことに起因するものと思われる電流リークが認められた。従って、ＰＥ−ＳｉＯＣ膜２やポーラスＭＳＱ膜３よりも緻密な構造のＰＥ−ＳｉＯ膜４の存在は大事なことが判った。
【００３９】
尚、ポーラスＭＳＱ膜３は、ＰＥ−ＳｉＯ膜４をＣＶＤで設けた際に、ＰＥ−ＳｉＯ膜４が下層のＰＥ−ＳｉＯＣ膜２に侵入するのを防ぐことが出来る程度のものであれば良い。従って、この観点からすれば、ポーラスＭＳＱ膜３を必要以上に厚くすることは無い。例えば、５ｎｍでも効果が有ったものの、好ましくは１０ｎｍ〜２０ｎｍ程度であった。そして、必要以上に厚くする意味は無く、例えば３０ｎｍ程度も有れば十分であった。
【図面の簡単な説明】
【００４０】
【図１】本発明になる半導体装置の概略一部断面図
【図２】従来の半導体装置の概略一部断面図
【符号の説明】
【００４１】
１      Ｃｕ配線膜
２      ＰＥ−ＳｉＯＣ膜（下層ＣＶＤ型絶縁膜）
３      ポーラスＭＳＱ膜（中間塗布型絶縁膜）
４      ＰＥ−ＳｉＯ膜（上層ＣＶＤ型絶縁膜）
特許出願人  次世代半導体材料技術研究組合  
代  理  人      宇    高      克    己  
【図１】
2009117666.tif 000003
【図２】
2009117666.tif 000004