(57)【要約】【課題】  一回のエッチングで、深さの異なる複数のパターンを形成することができる、反射防止膜を用いてパターンを形成する工程を含む半導体装置の製造方法を提供すること。【解決手段】  パターン形成方法は、被加工膜上にエッチング調整層からなるパターンを形成する工程と、前記調整層パターンを少なくとも覆うように反射防止膜を形成し、レジスト塗布、露光現像によりレジストパターンを形成する工程とを有し、前記被加工膜のエッチング条件下で、前記エッチング調整層がエッチングされることにより、前記エッチング調整層の有無で、異なる深さのパターンが形成されることを特徴とする。【選択図】      図１２
2009117777.tif 000002
【特許請求の範囲】
【請求項１】
被加工膜上にエッチング調整層からなるパターンを形成する工程と、
前記調整層パターンを少なくとも覆うように反射防止膜を形成し、レジスト塗布、露光現像によりレジストパターンを形成する工程とを有し、
前記被加工膜のエッチング条件下で、前記エッチング調整層がエッチングされることにより、前記エッチング調整層の有無で、異なる深さのパターンが形成されることを特徴とするパターン形成方法。
【請求項２】
被加工膜上に、前記被加工膜エッチング条件においてエッチングされるエッチング調整層からなるパターンを形成する工程と、
その上方に炭素を主成分とする膜とシリコン酸化物を主成分とする膜の２層からなる反射防止膜を形成する工程と、
前記反射防止膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記反射防止膜をエッチングする工程と、
前記反射防止膜により形成されたパターンをマスクとして、前記エッチング調整層の有無で、異なる深さのパターンを一回のエッチングで形成する工程とを
含むことを特徴とするパターン形成方法。
【請求項３】
前記エッチング調整層はレジストであることを特徴とする請求項２記載のパターン形成方法。
【請求項４】
半導体基板上に形成された導電性材料からなる第一の回路パターン上に絶縁性材料を形成し、該絶縁性材料を加工、導電材を埋め込むことで第二の回路パターンを形成する工程を含む半導体装置の製造方法において、
前記第一の回路パターンの密集部上に対応する前記絶縁性材料上にエッチング調整層パターンを形成する工程と、
前記エッチング調整層を覆うように、反射防止膜およびレジスト膜を形成し、露光によってレジストパターンを形成する工程と、
前記レジストパターンによって前記絶縁性材料を加工して第二の回路パターンを形成する際に、前記エッチング調整層と前記絶縁性材料を同時にエッチングする工程とを有し、
該工程により深さの異なる溝を前記絶縁性材料に形成し、導電材膜厚の異なる前記第二の回路パターンを形成することを特徴とする半導体装置の製造方法。
【請求項５】
半導体基板上に素子領域と素子分離により形成された第一の回路パターンを形成し、その上にゲート電極を含む第二の回路パターンを形成した後、前記第一および第二の回路パターン上に絶縁性材料を形成して、該絶縁性材料を加工、導電材を埋め込むことで形成する第三の回路パターンと前記第一、第二の回路パターンとを接続するためのコンタクトホールパターンを含む第四の回路パターンとを含む半導体装置の製造方法において、
前記第四の回路パターンのうち前記第二の回路パターンと接続するパターンに対応する部分にエッチング調整パターンを形成する工程と、
前記エッチング調整層と前記絶縁性材料を同時にエッチングすることにより穴深さの異なるパターンを形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、反射防止膜を用いてパターンを形成する工程を含むパターン形成方法および半導体装置の製造方法に関する。
【背景技術】
【０００２】
段差のついたレジストパターンを形成した後エッチングを行うことにより、一回のエッチングで段差のある被加工膜パターンを形成することが提案されている（特許文献１）。これは被加工膜エッチング時にレジストパターンもエッチングされ、低段差部分のレジストの消失によって低段差部における被加工膜のエッチングが開始されることで、被加工膜の段差を形成する。したがってレジストパターンのエッチングと被加工膜のエッチングが同時に起こり、被加工膜エッチング時に低段差部のレジストが消失し、高段差部のレジストが被加工膜エッチング終了時に残っていなければならない。
【０００３】
微細化の進展に伴い、下地基板からの反射を抑えるため、下層反射防止膜をレジストパターンの下に形成することが近年では普通になっている。しかし下層反射防止膜の上に上記に述べたような段差のあるレジストパターンを形成しても、下層反射防止膜の材質によっては、被加工膜エッチング条件では下層反射防止膜のエッチング速度が遅く、被加工膜エッチング終了時でも下層反射防止膜が残存してしまい、段差のある被加工膜パターンを形成できないという問題があった。
【０００４】
さらに、下層反射防止膜として単層有機下層反射防止膜を使用する代わりに、高解像性能とエッチング耐性の両立を目指して、2層反射防止膜が多用されるようになっている。高解像性能を得るためにはレジスト膜厚を薄くした方がよい。しかし、レジスト膜厚が薄くなると、エッチング時にレジストパターンが消失してしまい、エッチング耐性がなくなってしまう。これを解決するため、2層反射防止膜の上層はレジストとの選択比が取れる材料、例えばSi酸化物やスピンオングラス（SOG）を用い、2層反射防止膜の下層は2層反射防止膜の上層と選択比が取れる材料、例えばC膜やスピンオンカーボン（SOC）を用いる。エッチング時のガスは2層反射防止膜の上層をエッチングする工程と2層反射防止膜の下層をエッチングする工程、被加工膜をエッチングする工程で各々最適なものを選ぶため、工程ごとにガスが異なる。
【０００５】
しかし、上記のような2層反射防止膜では、2層反射防止膜の上層をエッチングする工程ではレジストパターンが反射防止膜の上層に転写され、2層反射防止膜の下層をエッチングする工程では反射防止膜の上層のパターンが反射防止膜の下層に転写されるというように、各々の工程で、上層のパターンが下層の膜に転写されていく。このため、パターンが転写されるかされないかという二者択一しかなく、深さ情報は反映されない。2層反射防止膜上に段差のついた2層のレジストパターンを形成しても、段差のついた被加工膜パターンを形成できないという問題があった。
【特許文献１】特開平９−６９５６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、一回のエッチングで、深さの異なる複数のパターンを形成することができる、反射防止膜を用いてパターンを形成する工程を含むパターン形成方法および半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係るパターン形成方法は、被加工膜上にエッチング調整層からなるパターンを形成する工程と、前記調整層パターンを少なくとも覆うように反射防止膜を形成し、レジスト塗布、露光現像によりレジストパターンを形成する工程とを有し、前記被加工膜のエッチング条件下で、前記エッチング調整層がエッチングされることにより、前記エッチング調整層の有無で、異なる深さのパターンが形成されることを特徴とする。
【０００８】
本発明に係るパターン形成方法は、被加工膜上に、前記被加工膜エッチング条件においてエッチングされるエッチング調整層からなるパターンを形成する工程と、その上方に炭素を主成分とする膜とシリコン酸化物を主成分とする膜の２層からなる反射防止膜を形成する工程と、前記反射防止膜上にレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記反射防止膜をエッチングする工程と、前記反射防止膜により形成されたパターンをマスクとして、前記エッチング調整層の有無で、異なる深さのパターンを一回のエッチングで形成する工程とを含むことを特徴とする。
【０００９】
本発明に係る半導体装置の製造方法は、半導体基板上に形成された導電性材料からなる第一の回路パターン上に絶縁性材料を形成し、該絶縁性材料を加工、導電材を埋め込むことで第二の回路パターンを形成する工程を含む半導体装置の製造方法において、前記第一の回路パターンの密集部上に対応する前記絶縁性材料上にエッチング調整層パターンを形成する工程と、前記エッチング調整層を覆うように、反射防止膜およびレジスト膜を形成し、露光によってレジストパターンを形成する工程と、前記レジストパターンによって前記絶縁性材料を加工して第二の回路パターンを形成する際に、前記エッチング調整層と前記絶縁性材料を同時にエッチングする工程とを有し、該工程により深さの異なる溝を前記絶縁性材料に形成し、導電材膜厚の異なる前記第二の回路パターンを形成することを特徴する。
【００１０】
本発明に係る半導体装置の製造方法は、半導体基板上に素子領域と素子分離により形成された第一の回路パターンを形成し、その上にゲート電極を含む第二の回路パターンを形成した後、前記第一および第二の回路パターン上に絶縁性材料を形成して、該絶縁性材料を加工、導電材を埋め込むことで形成する第三の回路パターンと前記第一、第二の回路パターンとを接続するためのコンタクトホールパターンを含む第四の回路パターンとを含む半導体装置の製造方法において、前記第四の回路パターンのうち前記第二の回路パターンと接続するパターンに対応する部分にエッチング調整パターンを形成する工程と、前記エッチング調整層と前記絶縁性材料を同時にエッチングすることにより穴深さの異なるパターンを形成する工程とを含むことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、一回のエッチングで、深さの異なる複数のパターンを形成することができる、反射防止膜を用いてパターンを形成する工程を含むパターン形成方法および半導体装置の製造方法を実現できるようになる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照しながら本発明の実施形態を説明する。
【００１３】
先ず、本願発明者等が検討したパターン形成方法（比較例）について説明する。
【００１４】
図１−図３は、第１の比較例を説明するための断面図である。
【００１５】
第１の比較例は、反射防止膜を用いずに、ゲートコンダクタ（ＧＣ）に対してのコンタクトホール（浅いコンタクトホール（第１のホールパターン））と、不純物拡散層（アクティブエリア（ＡＡ））に対するコンタクトホール（深いコンタクトホール（第２のホールパターン)）を一回のエッチングで形成するという、パターン形成方法である。
【００１６】
［図１］
半導体基板１上に素子分離領域（素子分離絶縁膜）２、不純物拡散層３、ＧＣ４、被加工膜としてのシリコン酸化膜５（層間絶縁膜）が形成される。ここでは、半導体基板１はシリコン基板である。素子分離領域２は、ＳＴＩ（Shallow Trench Isolation）によるものである。
【００１７】
［図２］
シリコン酸化膜５上にエッチング調整層６が形成される。
【００１８】
エッチング調整層６は、ＧＣ４に対してのコンタクトプラグが形成される領域（第１の領域）のシリコン酸化膜５上には形成されるが、不純物拡散層３に対してのコンタクトプラグが形成される領域（第２の領域）のシリコン酸化膜５上には形成されない。
【００１９】
エッチング調整層６は、被加工膜であるシリコン酸化膜５と一緒にエッチングされてエッチング（コンタクトホール）の深さを調整するためのものであるので、エッチング調整層６の材料はレジストでもよいし、他の材質でもよい。レジストの場合、エッチング調整層６は、段差のあるレジストパターンとなる。
【００２０】
全面上にレジストを塗布し、該レジストに対して露光および現像を行うことにより、レジストパターン７が形成される。レジストパターン７は、ＧＣ４に対するコンタクトホールに対応する開口８と、不純物拡散層３に対するコンタクトホールに対応する開口９とからなる開口パターンを含む。
【００２１】
［図３］
レジストパターン７をマスクにして、シリコン酸化膜５およびエッチング調整層６をエッチングすることにより、ＧＣ４に対するコンタクトホール１０および不純物拡散層３に対するコンタクトホールより１１が形成される。このエッチングには、例えば、フッ素系のガスが用いられる。
【００２２】
ここで、開口８下にはエッチング調整層６が存在するので、始めのうちは、開口９下のシリコン酸化膜５のみがエッチングされる。しかし、エッチングが進み、開口８下のエッチング調整層６が消滅すると、開口８下のシリコン酸化膜５もエッチングされる。このようにして、一回のエッチングで、深さの異なるコンタクトホール１０,１１がシリコン酸化膜５に形成される。
【００２３】
図４−図７は、第２の比較例を説明するための断面図である。
【００２４】
第２の比較例は、反射防止膜およびエッチング調整層を用いて、ＣＧに対してのコンタクトホールと、不純物拡散層に対するコンタクトホールを一回のエッチングで形成するという、パターン形成方法である。
【００２５】
ここでは、反射防止膜は、上層であるＳＯＧ（Sin On Glass）層と下層であるＳＯＣ（Sin On Carbon）層とで構成された２層反射防止膜である。この２層反射防止膜は、レジストの下に形成され、２層ＢＡＲＣ（Bottom Anti Reflective Coating）と呼ばれる。以下、２層ＢＡＲＣについてさらに説明する。
【００２６】
ＢＡＲＣとしては、単層有機ＢＡＲＣもあるが、高解像性能とエッチング耐性の両立を目指して、２層ＢＡＲＣが多用されるようになっている。高解像性能を得るためにはレジストは薄くした方がよいが、レジストが薄くなると、エッチング時にレジストパターンが消失してしまい、エッチング耐性がなくなる。これを解決するため、２層ＢＡＲＣの上層の材料には、レジストとの選択比が取れる材料、例えば、Ｓｉ酸化物やＳＯＧが用いられる。一方、２層ＢＡＲＣの下層の材料には、２層ＢＡＲＣの上層と選択比が取れる材料、例えば、炭素（Ｃ）やＳＯＣが用いられる。エッチングガスは、２層ＢＡＲＣの上層をエッチングする工程と、２層ＢＡＲＣの下層をエッチングする工程と、被加工膜をエッチングする工程とで各々最適なガスが選択されるため、一般には、エッチング工程ごとにガスは異なる。
【００２７】
［図４］
半導体基板１上に素子分離領域２、不純物拡散層３、ＧＣ４、シリコン酸化膜５が形成される。ここまでは、第１の比較例と同じである。
【００２８】
シリコン酸化膜５上に、２層ＢＡＲＣとして、ＳＯＣ層２０、ＳＯＧ層２１が順次形成される。ＳＯＣ層２０、ＳＯＧ層２１は塗布法により形成される。ＳＯＧ層２１上にエッチング調整層６が形成され、その後、レジストパターン７が形成される。
【００２９】
［図５］
レジストパターン７をマスクにして、エッチング調整層６およびＳＯＧ層２１がエッチングされる。
【００３０】
ＳＯＧ層２１のエッチングの面内均一性をあげるために、ＳＯＧ層２１のオーバーエッチングが行われることが多々ある。このとき、ＳＯＧ層２１のエッチング条件でのエッチング調整層６のエッチング速度が速い場合、エッチング調整層６下のＳＯＧ層２１もオーバーエッチング中に除去される。したがって、レジストパターン７の開口８，９下のＳＯＣ層２０の表面が露出されることになる。図５には、このような状態が示されている。
【００３１】
［図６］
ＳＯＣ層２０をエッチングすることにより、シリコン酸化膜５に達するホールがＳＯＣ層２０に形成される。このとき、最初のうちは、レジストパターン７をマスクとしてＳＯＣ層２０はエッチングされるが、レジストパターン７はエッチングの最中に消滅し、その後は、エッチング調整層６およびＳＯＧ層２１をマスクにしてＳＯＣ層２０はエッチングされる。
【００３２】
［図７］
シリコン酸化膜５をエッチングすることにより、コンタクトホール１０,１１が形成される。このとき、コンタクトホール１１は不純物拡散層３でエッチングが停止する。コンタクトホール１０ではＧＣでエッチングが停止するが、ＧＣの幅はコンタクトホールの径に比べて小さいので、ＧＣ４からはずれた部分のコンタクトホール１０は、素子分離領域２を貫通して、半導体基板１まで突き抜けてしまう。このような状態を示したのが図７である。このように半導体基板１までコンタクトホールが突き抜けていると、コンタクトホール１０内にＷ等の金属を埋め込むことは、信頼性低下の原因となる。
【００３３】
第２の比較例の場合、ＳＯＧ層２１（２層ＢＡＲＣの上層）のエッチング工程（図５）で、エッチング調整層６でエッチングが止まらず、エッチング調整層６にスルーホールが形成され、エッチング調整層６はその機能を果たせなくなる。その結果、２層ＢＡＲＣ上２０，２１に段差があるレジストパターン７を形成しても、その段差（深さ）はシリコン酸化膜５に形成されるコンタクトホール１０，１１には反映されない。
【００３４】
図８−図１０は、第３の比較例のパターン形成方法を示す断面図である。
【００３５】
［図８］
第２の比較例の図４の工程が行われ、続いて、レジストパターン７をマスクにして、ＳＯＧ層２１をエッチングがエッチングされる。その結果、不純物拡散層３上のＳＯＧ層２１にはスルーホールが形成される。
【００３６】
ここでは、ＳＯＧ層２１のエッチングにはＦ系のガス（例えばＣＨＦ3 ガス）を使用した。この場合、エッチング調整層６は、エッチングされないか、もしくは、わずかにエッチングされる材料を使用している。したがって、エッチング調整層６にはスルーホールは形成されない。図８には、エッチング調整層６がわずかにエッチングされた場合が示されている。
【００３７】
［図９］
ＳＯＣ層２０のエッチングが行われる。その結果、不純物拡散層３上のＳＯＣ層２０にはスルーホールが形成される。
【００３８】
この時、ＳＯＣ層２０のエッチングにはＯ系のガス（例えばＯ2 ガス）が使用される。この場合、ＳＯＧ層２１はエッチングされないため、ＳＯＧ層２１で覆われている、ＧＣ４上のＳＯＣ層２０には、スルーホールは形成されない。
【００３９】
［図１０］
シリコン酸化膜５のエッチングが行われる。その結果、不純物拡散層３上のシリコン酸化膜５にはコンタクトホール１１が形成される。しかし、ＧＣ４上のシリコン酸化膜５はＳＯＣ層２０で覆われているので、シリコン酸化膜５はエッチングされず、ＧＣ４に対するコンタクトホールは形成されない。
【００４０】
したがって、図８の工程で、エッチング調整層６がエッチングされないか、もしくは、わずかにエッチングされる条件で、ＳＯＧ層２１のエッチングを行うという、第３の比較例のパターン形成方法は、ＧＣ４に対するコンタクトホールが形成されないという問題がある。
【００４１】
以下、上記の各比較例の検討結果を経て想到された本発明に係る実施形態について説明する。
【００４２】
（第１の実施形態）
図１１−図１８は、上記の各比較例の検討を考慮した、第１の実施形態の半導体装置の製造方法を示す断面図である。なお、図１−図１７１０と対応する部分には図１−図１７１０と同一符号を付してあり、詳細な説明は省略する。
【００４３】
［図１１］
半導体基板１上に素子分離領域２、不純物拡散層３、ＧＣ４、シリコン酸化膜５が形成される。ここまでは、比較例と同じである。
【００４４】
シリコン酸化膜５上にエッチング調整層６が形成され、続いて、シリコン酸化膜５およびエッチング調整層６の上にＳＯＣ層２０が形成され、さらに、ＳＯＣ層２０上にＳＯＧ層２１が形成される。このように本実施形態では、エッチング調整層６は、２層ＢＡＲＣ（ＳＯＣ層２０、ＳＯＧ層２１）下に形成される。前述の第２および第３の比較例では、エッチング調整層６は、２層ＢＡＲＣ上に形成される。
【００４５】
［図１２］
ＳＯＧ層２１上にレジストパターン７が形成される。
【００４６】
［図１３］
レジストパターン７をマスクにしてＳＯＧ層２１をエッチングすることにより、レジストパターン７の開口８，９に対応したスルーホールがＳＯＧ層２１に形成される。
【００４７】
このとき、ＳＯＧ層２１のエッチング速度がＳＯＣ層２０のエッチング速度よりも十分に大きくなる条件で、ＳＯＧ層２１のエッチングは行われる。例えば、ＳＯＧ層２１のエッチングには、Ｆ系のガスが使用される。Ｆ系のガスとしては、例えば、ＣＨＦ3 を含むガスがあげられる。
【００４８】
［図１４］
レジストパターン７およびＳＯＧ層２１をマスクにして、ＳＯＣ層２０がエッチングされる。
【００４９】
このとき、最初のうちは、レジストパターン７をマスクとしてＳＯＣ層２０はエッチングされるが、レジストパターン７はエッチングの最中に消滅し、その後は、ＳＯＧ層２１をマスクにしてＳＯＣ層２０はエッチングされる。
【００５０】
また、ＳＯＣ層２０のエッチング速度がシリコン酸化膜５およびエッチング調整層６のエッチング速度よりも十分に大きくなる条件で、ＳＯＣ層２０のエッチングは行われ、エッチング調整層６にはスルーホールは形成されない。そのためには、例えば、ＳＯＣ層２０のエッチングには、Ｏ系のガスが使用される。Ｏ系のガスとしては、例えば、Ｏ2 を含むガスがあげられる。
【００５１】
［図１５］
ＳＯＧ層２１およびＳＯＣ層２０をマスクにして、シリコン酸化膜５がエッチングされる。
【００５２】
このとき、最初のうちは、ＳＯＧ層２１をマスクとしてシリコン酸化膜５はエッチングされるが、ＳＯＧ層２１はエッチングの最中に消滅し、その後は、ＳＯＣ層２０をマスクにしてＳＯＣ層２０はエッチングされる。
【００５３】
また、エッチング調整層６にスルーホールが形成されたとき、不純物拡散層３上のシリコン酸化膜５はその途中の深さまでエッチングされている。
【００５４】
シリコン酸化膜５のエッチングには、例えば、Ｆ系のガスが使用される。Ｆ系のガスとしては、例えば、ＣＨＦ3 を含むガスがあげられる。ここでは、シリコン酸化膜５のエッチング速度はエッチング調整層６のエッチング速度の２倍の場合を示している。
【００５５】
［図１６］
ＳＯＣ層２０をマスクにして、シリコン酸化膜５をさらにエッチングすることにより、不純物拡散層３に対するコンタクトホール１１が形成される。
【００５６】
コンタクトホール１１が形成された直後には、ＧＣ４に対するコンタクトホールは形成されていない。
【００５７】
［図１７］
シリコン酸化膜５のエッチングがさらに行われ、ＧＣ４に対するコンタクトホール１０が形成される。
【００５８】
ここでは、コンタクトホール１０を形成するためのシリコン酸化膜５のオーバーエッチング量が７％、コンタクトホール１１を形成するためのシリコン酸化膜５のオーバーエッチング量が３３％の場合を示している。オーバーエッチング量はこの値には限定されず、使用する装置やプロセスにより異なる。均一性がよいプロセスや装置を使用すれば、ＧＣ４の上面でエッチングを停止させることも可能である。
【００５９】
コンタクトホール１１内の不純物拡散層３（Ｓｉ）のエッチング速度は、シリコン酸化膜５（ＳｉＯ2 ）のエッチング速度よりも十分に小さいので、コンタクトホール１１の深さは変わらない。すなわち、不純物拡散層３がエッチングされることに起因する問題は生じない。
【００６０】
コンタクトホール１０の一部はＧＣ４からはずれて形成されるが、ＧＣ４からはずれた部分のコンタクトホール１０は、半導体基板１の表面内部には達しない。したがって、コンタクトホール１０の基板の突き抜けに起因する信頼性の低下は生じない。
【００６１】
［図１８］
Ｗ等の金属をＣＶＤプロセスにより堆積し、その後、ＣＭＰ（Chemical Mechanical Polishing）プロセスにより、コンタクトホール１０,１１外の金属を除去するともに表面を平坦化することにより、コンタクトホール１０,１１内にそれぞれコンタクトプラグ１２,１３が形成される。
【００６２】
次に、エッチング調整層６の厚さをどう決めたらよいのかについて述べる。
【００６３】
オーバーエッチング量も含めて不純物拡散層３上のコンタクトホール１１の深さ：ａ
オーバーエッチング量も含めてＧＣ４上のコンタクトホール１０の深さ：ｂ
トータルのシリコン酸化膜５のエッチング時間：ｔ
エッチング調整層６にスルーホールが形成されるまでのエッチング時間：ｔ1 
ＧＣ４部分のシリコン酸化膜５のエッチング時間：ｔ2 
シリコン酸化膜５のエッチング速度：ｖox
酸化膜エッチング条件におけるエッチング調整層６のエッチング速度：ｖet
エッチング調整層６の厚さ：Ｔ
とすると、
不純物拡散層３上においては、
ｖox×ｔ＝ａ
が成立し、
ＧＣ４上においては、
ｖet×ｔ１＝Ｔ
ｖox×ｔ２＝ｂ
ｔ１＋ｔ２＝ｔ
が成立する。
【００６４】
上記４つの式から
Ｔ／ｖet＝（ａ−ｂ）／ｖox  …（１）
が導出される。
【００６５】
式（１）からエッチング調整層６の厚さを決定することができる。
【００６６】
本実施形態では、図１４のＳＯＣ層２０のエッチング工程で、エッチング調整層６がエッチングされない場合について説明したが、エッチング調整層６がエッチングされる方法を採用しても構わない。この方法を採用する場合、エッチング調整層６の厚さは、ＳＯＣ層２０のエッチング中にエッチングされる分だけ厚くする必要がある。それ以外は本実施形態と同じである。
【００６７】
エッチング調整層６の材料が、シリコン酸化膜５のエッチング条件でエッチングされ、かつ、シリコン酸化膜５に形成されるコンタクトホール（ＧＣ４に対するコンタクトホールおよび不純物拡散層３に対するコンタクトホール）の深さを調整できるようなエッチング速度を持つ材料であれば、エッチング調整層６はその目的を果たすことができる。
【００６８】
エッチング調整層６のエッチング速度が速すぎると、エッチング調整層６を厚くせざるを得ず、エッチング調整層６とシリコン酸化膜５との高低差（段差）が大きくなる。このような大きな段差は露光の際に望ましくない（例えば、露光裕度が低下する）。逆に、エッチング調整層６のエッチング速度が遅すぎると、わずかなエッチング調整層６の厚さのばらつきやエッチングのばらつきで、ＧＣ４に対するコンタクトホールの深さが変わってしまうため、これも望ましくない。所望のエッチング深さや２層ＢＡＲＣの厚さ、プロセス、装置で条件は変わるが、最適のエッチング速度は存在する。
【００６９】
エッチング調整層６の材料（主成分）としてレジストを用いると、レジストのパターニング（露光・現像）工程のみで、エッチング調整層６を形成することができる。したがって、エッチング調整層６の材料のエッチング工程、レジストパターンの剥離工程が不要となり、エッチング調整層６を容易に形成することができる。
【００７０】
また、レジストを用いた場合には、露光量によりエッチング調整層６の厚さも調整できる。この場合、塗布法によりＳＯＣ層２０（２層ＢＡＲＣの下層）を形成するときに使用される溶媒で、レジストが溶解されないことがこと（レジストの不溶化）が必要となる。
【００７１】
レジストの不溶化方法としては、ベーク、ＥＢキュア、ＵＶキュア、イオン注入等の方法があげられる。これらの方法でレジストを不溶化した後、塗布法によりＳＯＣ層２０は形成される。
【００７２】
レジストとして、特にＳｉ含有レジストを用いた場合には、図１４のＳＯＣ層２０のエッチング工程の際に、ＳＯＣ層２０に対するエッチング調整層６のエッチング速度比を大きく取ることができる。したがって、エッチング調整層６の厚さを、ＳＯＣ層２０のエッチング中にエッチングされる分だけ上乗せする必要がなくなり、段差を小さくすることができ、露光裕度等のリソグラフィ性能の低下を避けることができる。
【００７３】
さらに、表面が平坦になるようにＳＯＣ層２０が形成された場合でも、ＳＯＣ層２０のエッチング工程の後でも、エッチング調整層６はほとんど残存するため、エッチング調整層６はその機能を果たすことができる。
【００７４】
また、Ｓｉ含有レジストのＳｉ／Ｃ含有比を調整すれば、シリコン酸化膜５のエッチング時における、エッチング調整層６とシリコン酸化膜５のエッチング選択比を調整できるようになる。これによりエッチング調整層の膜厚を、前述のように、段差が十分小さく、かつ、エッチング後のホールの深さのばらつきも小さくなるような最適値に調整することが可能となる。
【００７５】
以上述べたように本実施形態によれば、エッチングにより、レジストパターン７の開口パターンを、シリコン酸化膜５に転写し、コンタクトホール１０,１１を形成する際に、不純物拡散層３上においては、ＢＡＲＣ（ＳＯＣ層２０、ＳＯＧ層２１）およびシリコン酸化膜５がエッチングされることにより、コンタクトホール１１が形成される。
【００７６】
一方、ＧＣ４上においては、不純物拡散層３上のシリコン酸化膜５のエッチングの最中に、エッチング調整層６およびシリコン酸化膜５がエッチングされ、エッチング調整層６の分だけシリコン酸化膜５のエッチング量が減るため、コンタクトホール１１よりも浅いコンタクトホール１０が形成される。
【００７７】
（第２の実施形態）
図１９−図２１は、第２の実施形態の半導体装置の製造方法を示す断面図である。
【００７８】
第１の実施形態では２層ＢＡＲＣ（ＳＯＣ層２０、ＳＯＧ層２１）を使用したが、本実施形態では単層ＢＡＲＣを使用する。
【００７９】
［図１９］
半導体基板１上に素子分離領域２、不純物拡散層３、ゲートコンダクタ（ＧＣ）４、シリコン酸化膜５、エッチング調整層６が形成される。ここまでは、第１の実施形態と同じである。
【００８０】
シリコン酸化膜５およびエッチング調整層６の上に単層ＢＡＲＣ２２が形成される。ここでは、単層ＢＡＲＣ２２として、有機ＢＡＲＣが使用される。
【００８１】
［図２０］
単層ＢＡＲＣ２２上にレジストパターン７が形成され、レジストパターン７をマスクに用いて、単層ＢＡＲＣ２２がエッチングされる。このエッチングには、Ｆ系のガス（例えば、ＣＨＦ3 を含むガス）が使用される。
【００８２】
［図２１］
レジストパターン７をマスクに用いて、シリコン酸化膜５をエッチングすることにより、コンタクトホール１０，１１が形成される。
【００８３】
その後、第１の実施形態と同様に、Ｗ等の金属をＣＶＤプロセスにより堆積し、ＣＭＰプロセスにより、コンタクトホール１０,１１の外の金属を除去するともに表面を平坦化することにより、コンタクトホール１０,１１内にそれぞれコンタクトプラグ１２,１３が形成される（図１８）。
【００８４】
（第３の実施形態）
図２２−図２４は、第３の実施形態の半導体装置の製造方法を示す断面図である。
【００８５】
第２の実施形態ではエッチング調整層を単層ＢＡＲＣの下に設けたが、本実施形態ではエッチング調整層を単層ＢＡＲＣの上に設ける。また、単層ＢＡＲＣは有機ＢＡＲＣである。単層有機ＢＡＲＣの場合は、レジストパターンをＢＡＲＣに転写してこれをマスクにさらに下層をエッチングするということを行わないので、ＢＡＲＣの上にエッチング調整層を設けても同様の効果を得ることができる。
【００８６】
［図２１］
半導体基板１上に素子分離領域２、不純物拡散層３、ＧＣ４、シリコン酸化膜５が形成される。ここまでは、第２の実施形態と同じである。
【００８７】
シリコン酸化膜５上に有機系の単層ＢＡＲＣ２２が形成され、続いて、単層ＢＡＲＣ２２上にエッチング調整層６が形成される。
【００８８】
［図２３］
エッチング調整層６および単層ＢＡＲＣ２２の上にレジストパターン７が形成され、レジストパターン７をマスクに用いて、単層ＢＡＲＣ２２がエッチングされる。このエッチングには、Ｆ系のガス（例えば、ＣＨＦ3 を含むガス）が使用される。単層ＢＡＲＣ２２のエッチングの際に、エッチング調整層６（レジスト）の表面が多少エッチングされる。
【００８９】
［図２４］
レジストパターン７をマスクに用いて、シリコン酸化膜５、エッチング調整層６をエッチングすることにより、コンタクトホール１０，１１が形成される。
【００９０】
その後、第１の実施形態と同様に、Ｗ等の金属をＣＶＤプロセスにより堆積し、ＣＭＰプロセスにより、コンタクトホール１０,１１の外の金属を除去するともに表面を平坦化することにより、コンタクトホール１０,１１内にそれぞれコンタクトプラグ１２,１３が形成される（図１８）。
【００９１】
次に、エッチング調整層６の厚さをどう決めたらよいのかについて述べる。
【００９２】
オーバーエッチング量も含めて不純物拡散層３上のコンタクトホール１１の深さ：ａ
オーバーエッチング量も含めてＧＣ４上のコンタクトホール１０の深さ：ｂ
トータルのシリコン酸化膜５のエッチング時間：ｔ
酸化膜エッチングによりエッチング調整層６にスルーホールが形成されるまでのエッチング時間：ｔ1 
単層ＢＡＲＣ２２にスルーホールが形成されるまでのエッチング時間：ｔ2 
ＧＣ４部分のシリコン酸化膜５のエッチング時間：ｔ3 
シリコン酸化膜５のエッチング速度：ｖox
酸化膜エッチング条件におけるエッチング調整層６のエッチング速度：ｖet
酸化膜エッチング条件における単層ＢＡＲＣ２２のエッチング速度：ｖB 
エッチング調整層６の厚さ：Ｔet
単層ＢＡＲＣ２２の厚さ：ＴB 
ＢＡＲＣエッチング時間：ｔ0 
ＢＡＲＣエッチング条件でのエッチング調整層６のエッチング速度：ｖ0 
とすると、
不純物拡散層３上においては、
ｖox×ｔ＝ａ
が成立し、
ＧＣ４上においては、
ｖ0 ×ｔ0 ＋ｖet×ｔ1 ＝Ｔet
ｖB ×ｔ2 ＝ＴB
ｖox×ｔ3 ＝ｂ
ｔ1 ＋ｔ2 ＋ｔ3 ＝ｔ
が成立する。
【００９３】
上記５つの式から
（Ｔet−ｖ0 ×ｔ0 ）／ｖet＋ＴB ／ｖB ＝（ａ−ｂ）／ｖox  …（２）
が導出される。
【００９４】
（２）式からエッチング調整層６の厚さを決定することができる。
【００９５】
以上、本発明の第１−第３の実施形態について説明したが、本発明は第１−第３の実施形態に限定されるものではない。
【００９６】
例えば、第１−第３の実施形態では、深さの異なる２種類のホールパターンとして、ＣＧに対するコンタクトホールおよび不純物拡散層に対するコンタクトホールを例にあげて説明したが、本発明はコンタクトホール以外にも適用できる。
【００９７】
コンタクトホール以外の例としては、メモリセル部および周辺回路部の配線溝があげられる。図２５に、メモリセル部および周辺回路部の断面図を示す。
【００９８】
図２５において、３１はメモリセル部の配線層を示している。配線層３１が浅い配線溝内に形成されている理由は、配線層３１とその下層の微細配線３０との間の距離Ｌを大きくして、配線層３１と微細配線３０との間の容量（線間容量）を減らすためである。
【００９９】
図２５において、３２は周辺回路部の配線層を示している。配線層３２下には微細配線は存在せず、配線層３２を厚くしても線間容量の問題は生じないので、配線層３２を厚くして、配線抵抗を下げている。
【０１００】
上記の浅い配線溝および深い配線溝は、第１−第３の実施形態のいずれかの方法を用いることにより形成することができる。
【０１０１】
例えば、第１の実施形態の方法を用いる場合には、図２６に示すように、第１の実施形態と同様に、エッチング調整層６、ＳＯＣ層２０、ＳＯＧ層２１が形成され、続いて、ＳＯＧ層２１上にレジストパターン７が形成される。レジストパターン７は、浅い配線溝および深い配線溝に対応する開口パターンを含む。その後、第１の実施形態と同様にエッチングを行うことにより（図１２−図１７）、図２７に示すように、一回のエッチングで、浅い配線溝４１および深い配線溝４２が形成される。その後、レジストパターン７を除去し、配線溝４１，４２内に導電材料を埋め込むことにより、図２５に示した配線層３１，３２が得られる。
【０１０２】
さらに、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【０１０３】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【図面の簡単な説明】
【０１０４】
【図１】第１の比較例のパターン形成方法を示す断面図。
【図２】図１に続く第１の比較例のパターン形成方法を示す断面図。
【図３】図２に続く第１の比較例のパターン形成方法を示す断面図。
【図４】第２の比較例のパターン形成方法を示す断面図。
【図５】図４に続く第２の比較例のパターン形成方法を示す断面図。
【図６】図５に続く第３の比較例のパターン形成方法を示す断面図。
【図７】図６に続く第３の比較例のパターン形成方法を示す断面図。
【図８】第３の比較例のパターン形成方法を示す断面図。
【図９】図８に続く第３の比較例のパターン形成方法を示す断面図。
【図１０】図９に続く第３の比較例のパターン形成方法を示す断面図。
【図１１】第１の実施形態の半導体装置の製造方法を示す断面図。
【図１２】図１１に続く第１の実施形態の半導体装置の製造方法を示す断面図。
【図１３】図１２に続く第１の実施形態の半導体装置の製造方法を示す断面図。
【図１４】図１３に続く第１の実施形態の半導体装置の製造方法を示す断面図。
【図１５】図１４に続く第１の実施形態の半導体装置の製造方法を示す断面図。
【図１６】図１５に続く第１の実施形態の半導体装置の製造方法を示す断面図。
【図１７】図１６に続く第１の実施形態の半導体装置の製造方法を示す断面図。
【図１８】図１７に続く第１の実施形態の半導体装置の製造方法を示す断面図。
【図１９】第２の実施形態の半導体装置の製造方法を示す断面図。
【図２０】図１９に続く第２の実施形態の半導体装置の製造方法を示す断面図。
【図２１】図２０に続く第２の実施形態の半導体装置の製造方法を示す断面図。
【図２２】第３の実施形態の半導体装置の製造方法を示す断面図。
【図２３】図２２に続く第３の実施形態の半導体装置の製造方法を示す断面図。
【図２４】図２３に続く第３の実施形態の半導体装置の製造方法を示す断面図。
【図２５】メモリセル部および周辺回路部を示す断面図。
【図２６】変形例の方法を示す断面図。
【図２７】図２６に続く変形例の方法を示す断面図。
【符号の説明】
【０１０５】
１…半導体基板、２…素子分離領域（素子分離絶縁膜）、３…不純物拡散層、４…ゲートコンダクタ（ゲート電極)、５…シリコン酸化膜（層間絶縁膜）、６…エッチング調整層、７…レジストパターン、８，９…ホール、１０，１１…コンタクトホール、１２，１３…コンタクトプラグ、１４…、１５…、１６…、１７…、１８…、１９…、２０…ＳＯＣ層（ＢＡＲＣ）、２１…ＳＯＧ層（ＢＡＲＣ）、２２…単層ＢＡＲＣ、３０…微細配線、３１…メモリセル部の配線層、３２…周辺回路部の配線層、４１…浅い配線溝、４２…深い配線溝。
【図１】
2009117777.tif 000003
【図２】
2009117777.tif 000004
【図３】
2009117777.tif 000005
【図４】
2009117777.tif 000006
【図５】
2009117777.tif 000007
【図６】
2009117777.tif 000008
【図７】
2009117777.tif 000009
【図８】
2009117777.tif 000010
【図９】
2009117777.tif 000011
【図１０】
2009117777.tif 000012
【図１１】
2009117777.tif 000013
【図１２】
2009117777.tif 000014
【図１３】
2009117777.tif 000015
【図１４】
2009117777.tif 000016
【図１５】
2009117777.tif 000017
【図１６】
2009117777.tif 000018
【図１７】
2009117777.tif 000019
【図１８】
2009117777.tif 000020
【図１９】
2009117777.tif 000021
【図２０】
2009117777.tif 000022
【図２１】
2009117777.tif 000023
【図２２】
2009117777.tif 000024
【図２３】
2009117777.tif 000025
【図２４】
2009117777.tif 000026
【図２５】
2009117777.tif 000027
【図２６】
2009117777.tif 000028
【図２７】
2009117777.tif 000029