(57)【要約】【課題】装置温度、環境温度や経時変化等の悪条件下においても、微弱放電の影響を抑制することができ、従って、表示品質に優れ、輝度階調の表現能力（いわゆる暗コントラスト）の高いプラズマディスプレイパネルの駆動方法を提供する。【解決手段】プラズマディスプレイパネルの温度が所定の温度範囲外である場合又は使用時間が所定時間を超えた場合には、リセット行程後半部において、一方の行電極及び他方の行電極間の電位差の最大値を減少させる。【選択図】図１０
2009205081.tif 000002
【特許請求の範囲】
【請求項１】
放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており前記第１基板に形成されている第１の行電極及び第２の行電極からなる複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に放電セルが形成され、前記放電セル各々の前記放電空間に接する面に形成された蛍光体材料を含む蛍光体層を有するプラズマディスプレイパネルを、映像信号に基づく各画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、
前記映像信号における単位表示期間毎に複数のサブフィールド各々において前記画素データに応じて選択的に前記放電セル各々をアドレス放電せしめて前記放電セルを点灯モード及び消灯モードの内の一方に設定するアドレス行程と、前記点灯モードの状態にある前記放電セルのみを前記サブフィールドの輝度重みに対応した回数だけ繰り返しサスティン放電せしめるサスティン行程と、を備え
前記複数のサブフィールド中の１のサブフィールドでは、前記アドレス行程に先立って前記放電セルを前記点灯モード及び消灯モードの内の他方に初期化するリセット行程を備え、前記リセット行程は前記第１の行電極に第１リセットパルスを印加するリセット行程前半部と、このリセット行程前半部に後続して前記第１の行電極に前記第１リセットパルスとは逆極性の第２リセットパルスを印加するリセット行程後半部を含み、
前記プラズマディスプレイパネルの温度が所定の温度範囲外である場合には、前記リセット行程後半部において、前記第１の行電極と前記第２の行電極との間の電位差の最大値を減少させることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記第２リセットパルスは負極性のパルスであり、前記リセット行程後半部にて前記第２の行電極に印加される電位は正極性であり、
前記プラズマディスプレイパネルの温度が所定の温度範囲外である場合には、前記第２の行電極に印加される当該正極性の電位を減少させることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記第２リセットパルスは負極性のパルスであり、前記リセット行程後半部にて前記第２の行電極に印加される電位は正極性であり、
前記プラズマディスプレイパネルの温度が所定の温度範囲外である場合には、前記第２リセットパルスのピーク電位を増加させることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記第１リセットパルスは正極性のパルスであり、
前記プラズマディスプレイパネルの温度が所定の温度範囲外である場合には、前記第１リセットパルスの電位の波高値を増加させることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記１のサブフィールドのアドレス行程にて、前記プラズマディスプレイパネルの温度が所定の温度範囲外である場合には、前記第２の行電極に印加される正極性のベースパルスの電位を増加させることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記１のサブフィールドのアドレス行程にて、前記プラズマディスプレイパネルの温度が所定の温度範囲外である場合には、前記第１の行電極に順次印加される負極性の走査パルスの電位の絶対値を増加させることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記プラズマディスプレイパネルの温度が所定の温度範囲外である場合には、前記１のサブフィールドのアドレス行程の期間長を短くすることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
前記１のサブフィールドのアドレス行程は、前記アドレス放電をせしめて前記放電セルを点灯モードに設定する選択書込アドレス行程であり、前記１のサブフィールドに後続するサブフィールドのアドレス行程では、前記アドレス放電をせしめて前記放電セルを消灯モードに設定する選択消去アドレス行程であることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
前記リセット行程前半部では、前記第１の行電極を陽極側、前記列電極を陰極側とした電圧を前記第１の行電極及び前記列電極間に印加することにより前記第１の行電極及び前記列電極間においてリセット放電を生起させることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項１０】
前記行電極対を被覆する誘電体層上の保護層には、電子線によって励起されて波長域200〜300nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体が含まれることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項１１】
前記蛍光体層には酸化マグネシウムが含まれ、この酸化マグネシウムには、電子線によって励起されて波長域200〜300nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体を含むことを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項１２】
前記酸化マグネシウム結晶体は粒径が2000Å以上であることを特徴とする請求項１０又は１１に記載のプラズマディスプレイパネルの駆動方法。
【請求項１３】
前記放電空間内において前記酸化マグネシウム結晶体が前記放電ガスに接触していることを特徴とする請求項１０又は１１に記載のプラズマディスプレイパネルの駆動方法。
【請求項１４】
放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており前記第１基板に形成されている第１の行電極及び第２の行電極からなる複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に放電セルが形成され、前記放電セル各々の前記放電空間に接する面に形成された蛍光体材料を含む蛍光体層を有するプラズマディスプレイパネルを、映像信号に基づく各画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、
前記映像信号における単位表示期間毎に複数のサブフィールド各々において前記画素データに応じて選択的に前記放電セル各々をアドレス放電せしめて前記放電セルを点灯モード及び消灯モードの内の一方に設定するアドレス行程と、前記点灯モードの状態にある前記放電セルのみを前記サブフィールドの輝度重みに対応した回数だけ繰り返しサスティン放電せしめるサスティン行程と、を備え
前記複数のサブフィールド中の１のサブフィールドでは、前記アドレス行程に先立って前記放電セルを前記点灯モード及び消灯モードの内の他方に初期化するリセット行程を備え、前記リセット行程は前記第１の行電極に第１リセットパルスを印加するリセット行程前半部と、このリセット行程前半部に後続して前記第１の行電極に前記第１リセットパルスとは逆極性の第２リセットパルスを印加するリセット行程後半部を含み、
前記プラズマディスプレイパネルの累積使用時間が所定時間より大となった場合及び階調表示に寄与する駆動パルスの累積印加数が所定値より大となった場合のいずれかの場合には、前記リセット行程後半部において、前記第１の行電極と前記第２の行電極との間の電位差の最大値を減少させることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項１５】
前記第２リセットパルスは負極性のパルスであり、前記リセット行程後半部にて前記第２の行電極に印加される電位は正極性であり、
前記プラズマディスプレイパネルの累積使用時間が所定時間より大となった場合及び階調表示に寄与する駆動パルスの累積印加数が所定値より大となった場合のいずれかの場合には、前記第２の行電極に印加される当該正極性の電位を減少させることを特徴とする請求項１４に記載のプラズマディスプレイパネルの駆動方法。
【請求項１６】
前記第２リセットパルスは負極性のパルスであり、前記リセット行程後半部にて前記第２の行電極に印加される電位は正極性の電位であり、
前記プラズマディスプレイパネルの累積使用時間が所定時間より大となった場合及び階調表示に寄与する駆動パルスの累積印加数が所定値より大となった場合のいずれかの場合には、前記第２リセットパルスのピーク電位を増加させることを特徴とする請求項１４に記載のプラズマディスプレイパネルの駆動方法。
【請求項１７】
前記第１リセットパルスは正極性のパルスであり、
前記プラズマディスプレイパネルの累積使用時間が所定時間より大となった場合及び階調表示に寄与する駆動パルスの累積印加数が所定値より大となった場合のいずれかの場合には、前記第１リセットパルスの電位の波高値を増加させることを特徴とする請求項１４に記載のプラズマディスプレイパネルの駆動方法。
【請求項１８】
前記１のサブフィールドのアドレス行程にて、前記プラズマディスプレイパネルの累積使用時間が所定時間より大となった場合及び階調表示に寄与する駆動パルスの累積印加数が所定値より大となった場合のいずれかの場合には、前記第２の行電極に印加される正極性のベースパルスの電位を増加させることを特徴とする請求項１４に記載のプラズマディスプレイパネルの駆動方法。
【請求項１９】
前記１のサブフィールドのアドレス行程にて、前記プラズマディスプレイパネルの累積使用時間が所定時間より大となった場合及び階調表示に寄与する駆動パルスの累積印加数が所定値より大となった場合のいずれかの場合には、前記第１の行電極に順次印加される負極性の走査パルスの電位の絶対値を増加させることを特徴とする請求項１４に記載のプラズマディスプレイパネルの駆動方法。
【請求項２０】
前記プラズマディスプレイパネルの累積使用時間が所定時間より大となった場合及び階調表示に寄与する駆動パルスの累積印加数が所定値より大となった場合のいずれかの場合には、前記１のサブフィールドのアドレス行程の期間長を短くすることを特徴とする請求項１４に記載のプラズマディスプレイパネルの駆動方法。
【請求項２１】
前記１のサブフィールドのアドレス行程は、前記アドレス放電をせしめて前記放電セルを点灯モードに設定する選択書込アドレス行程であり、前記１のサブフィールドに後続するサブフィールドのアドレス行程では、前記アドレス放電をせしめて前記放電セルを消灯モードに設定する選択消去アドレス行程であることを特徴とする請求項１４に記載のプラズマディスプレイパネルの駆動方法。
【請求項２２】
前記リセット前半部では、前記第１の行電極を陽極側、前記列電極を陰極側とした電圧を前記第１の行電極及び前記列電極間に印加することにより前記第１の行電極及び前記列電極間においてリセット放電を生起させることを特徴とする請求項１４に記載のプラズマディスプレイパネルの駆動方法。
【請求項２３】
前記行電極対を被覆する誘電体層上の保護層には、電子線によって励起されて波長域200〜300nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体が含まれることを特徴とする請求項１４記載のプラズマディスプレイパネルの駆動方法。
【請求項２４】
前記蛍光体層には酸化マグネシウムが含まれ、この酸化マグネシウムには、電子線によって励起されて波長域200〜300nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体を含むことを特徴とする請求項１４記載のプラズマディスプレイパネルの駆動方法。
【請求項２５】
前記酸化マグネシウム結晶体は粒径が2000Å以上であることを特徴とする請求項２３又は２４に記載のプラズマディスプレイパネルの駆動方法。
【請求項２６】
前記放電空間内において前記酸化マグネシウム結晶体が前記放電ガスに接触していることを特徴とする請求項２３又は２４に記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力映像信号に応じてプラズマディスプレイパネルを駆動する駆動方法に関する。
【背景技術】
【０００２】
現在、薄型表示装置として、ＡＣ型(交流放電型)のプラズマディスプレイパネル（以下、ＰＤＰと称する）が製品化されている。ＰＤＰ内には、２枚の基板、すなわち前面透明基板及び背面基板が所定間隙を介して対向配置されている。表示面としての上記前面透明基板の内面（背面基板と対向する面）には、互いに対をなして夫々画面左右方向に伸長する行電極対の複数が形成されている。更に、かかる前面透明基板の内面には、行電極対の各々を被覆する誘電体層が形成されている。一方、背面基板側には、行電極対と交叉するように画面上下方向に伸長する列電極の複数が形成されている。上記表示面側から見た場合、行電極対と列電極との交叉部に、画素に対応した画素セルが形成されている。
【０００３】
このようなＰＤＰに対して、入力映像信号に対応した中間調の表示輝度を得るべく、サブフィールド法を用いた階調駆動を実施する。
【０００４】
サブフィールド法に基づく階調駆動では、発光を実施すべき回数（又は期間）が夫々に割り当てられている複数のサブフィールド各々にて、１フィールド分の映像信号に対する表示駆動を実施する。各サブフィールドでは、アドレス行程と、サスティン行程とを順次実行する。アドレス行程では、入力映像信号に応じて、選択的に各画素セル内の行電極及び列電極間で選択放電を生起させて所定量の壁電荷を形成（又は消去）させる。サスティン行程では、所定量の壁電荷が形成されている画素セルのみを繰り返し放電させてその放電に伴う発光状態を維持する。更に、少なくとも先頭のサブフィールドにおいて上記アドレス行程に先立ち、リセット行程を実行する。かかるリセット行程では、全ての画素セル内において、対を為す行電極間にリセット放電を生起させることにより全画素セル内に残留する壁電荷の量を初期化する。
【０００５】
ここで、上記リセット放電は比較的強い放電であり、且つ表示すべき画像の内容には何ら関与しないものである為、この放電に伴う発光が画像のコントラストを低下させてしまうという問題があった。
【０００６】
そこで、前面基板に設けられた保護層にカソードルミネセンス発光を行う酸化マグネシウム結晶体を含ませ、放電遅れ時間を短縮させるようにしたＰＤＰ及びその駆動方法が提案された（例えば特許文献１参照）。そして、当該文献には、ＰＤＰにおける温度に応じてパルス幅を変更することが開示されている。
【特許文献１】特開２００６−１０６５５５号公報
【０００７】
しかしながら、カソードルミネセンス発光酸化マグネシウム結晶体を用いたＰＤＰのように、放電特性が良好なＰＤＰにおいては、アドレス行程時にＹ電極−アドレス電極間で不要な微弱放電が発生するおそれがある。すると、本来放電させなければならないＹ電極−アドレス電極間におけるアドレス放電が正しく生起しない場合がある。
【０００８】
また、異常温度環境下や経時変化した場合では、放電特性が不安定となり、この微弱放電が発生しやすいという問題が生じる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、装置温度・環境温度や経時変化等の種々の条件下においても、上記した微弱放電の影響を抑制することができ、従って、表示品質に優れ、輝度階調の表現能力（いわゆる暗コントラスト）の高いプラズマディスプレイパネルの駆動方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１０】
本発明によるディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており上記第１基板に形成されている第１の行電極及び第２の行電極からなる複数の行電極対と上記第２基板に形成されている複数の列電極との各交叉部に放電セルが形成され、上記放電セル各々の上記放電空間に接する面に形成された蛍光体材料を含む蛍光体層を有するプラズマディスプレイパネルを、映像信号に基づく各画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、上記映像信号における単位表示期間毎に複数のサブフィールド各々において上記画素データに応じて選択的に上記放電セル各々をアドレス放電せしめて上記放電セルを点灯モード及び消灯モードの内の一方に設定するアドレス行程と、上記点灯モードの状態にある上記放電セルのみを上記サブフィールドの輝度重みに対応した回数だけ繰り返しサスティン放電せしめるサスティン行程と、を備えている。上記複数のサブフィールド中の１のサブフィールドでは、上記アドレス行程に先立って上記放電セルを上記点灯モード及び消灯モードの内の他方に初期化するリセット行程を備え、上記リセット行程は上記第１の行電極に第１リセットパルスを印加するリセット行程前半部と、このリセット行程前半部に後続して上記第１の行電極に上記第１リセットパルスとは逆極性の第２リセットパルスを印加するリセット行程後半部を含み、上記プラズマディスプレイパネルの温度が所定の温度範囲外である場合には、上記リセット行程後半部において、上記第１の行電極と上記第２の行電極との間の電位差の最大値を減少させることを特徴としている。
【００１１】
また、本発明によるディスプレイパネルの駆動方法は、上記プラズマディスプレイパネルの累積使用時間が所定時間より大となった場合及び階調表示に寄与する駆動パルスの累積印加数が所定値より大となった場合のいずれかの場合には、上記リセット行程後半部において、上記第１の行電極と上記第２の行電極との間の電位差の最大値を減少させることを特徴とするプラズマディスプレイパネルの駆動方法。
【発明を実施するための最良の形態】
【００１２】
ＰＤＰの温度が所定の温度範囲外（高温又は低温）になった場合や、ＰＤＰの使用時間が所定時間を超えた場合などの微弱放電が発生しやすい状況下において、行電極（Ｘ電極−Ｙ電極）間の電位差の最大値を減少させる。
【００１３】
かかる構成により、リセット行程終了時（書込アドレス行程時）に残留するＹ電極及びＸ電極の壁電荷量を大きくし、書込アドレス放電が生起しやすくなる。従って。書込ミスの発生を効果的に防止し得る。
【００１４】
以下、本発明の実施例を図を参照しつつ説明する。
【実施例１】
【００１５】
図１は、本発明の実施例１であるプラズマディスプレイ装置の概略構成を示す図である。
【００１６】
図１に示す如く、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ５０、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３、アドレスドライバ５５、駆動制御回路５６及び温度センサ１００から構成される。
【００１７】
ＰＤＰ５０には、２次元表示画面の縦方向（垂直方向）に夫々伸張して配列された列電極Ｄ1〜Ｄm、横方向（水平方向）に夫々伸張して配列された行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnが形成されている。この際、互いに隣接するもの同士で対を為す行電極対（Ｙ1，Ｘ1）、（Ｙ2，Ｘ2）、（Ｙ3，Ｘ3）、・・・、（Ｙn，Ｘn）が夫々、ＰＤＰ５０における第１表示ライン〜第ｎ表示ラインを担う。各表示ラインと列電極Ｄ1〜Ｄm各々との交叉部(図１中の一点鎖線にて囲まれた領域)には、画素を担う放電セル（表示セル）ＰＣが形成されている。すなわち、ＰＤＰ５０には、第１表示ラインに属する放電セルＰＣ1,1〜ＰＣ1,m、第２表示ラインに属する放電セルＰＣ2,1〜ＰＣ2,m、・・・・、第ｎ表示ラインに属する放電セルＰＣn,1〜ＰＣn,mの各々がマトリクス状に配列されているのである。
【００１８】
図２は、表示面側から眺めたＰＤＰ５０の内部構造を模式的に示す正面図である。尚、図２においては、夫々隣接する３つの列電極Ｄと、互いに隣接する２つの表示ラインとの各交叉部を抜粋して示すものである。又、図３は、図２のＶ−Ｖ線におけるＰＤＰ５０の断面を示す図であり、図４は、図２のＷ−Ｗ線におけるＰＤＰ５０の断面を示す図である。
【００１９】
図２に示すように、各行電極Ｘは、２次元表示画面の水平方向に伸張するバス電極Ｘｂと、かかるバス電極Ｘｂ上の各放電セルＰＣに対応した位置に夫々接触して設けられたＴ字形状の透明電極Ｘａと、から構成される。各行電極Ｙは、２次元表示画面の水平方向に伸張するバス電極Ｙｂと、かかるバス電極Ｙｂ上の各放電セルＰＣに対応した位置に夫々接触して設けられたＴ字形状の透明電極Ｙａと、から構成される。透明電極Ｘａ及びＹａは例えばＩＴＯ等の透明導電膜からなり、バス電極Ｘｂ及びＹｂは例えば金属膜からなる。透明電極Ｘａ及バス電極Ｘｂからなる行電極Ｘ、並びに透明電極Ｙａ及バス電極Ｙｂからなる行電極Ｙは、図３に示す如く、その前面側がＰＤＰ５０の表示面となる前面透明基板１０の背面側に形成されている。この際、各行電極対（Ｘ、Ｙ）における透明電極Ｘａ及びＹａは、互いに対となる相手の行電極側に伸張しており、その幅広部の頂辺同士が所定幅の放電ギャップｇ１を介して互いに対向している。又、前面透明基板１０の背面側には、行電極対（Ｘ、Ｙ）とこの行電極対に隣接する行電極対（Ｘ、Ｙ）との間に、２次元表示画面の水平方向に伸張する黒色または暗色の光吸収層（遮光層）１１が形成されている。さらに、前面透明基板１０の背面側には、行電極対（Ｘ，Ｙ）を被覆するように誘電体層１２が形成されている。この誘電体層１２の背面側（行電極対が接触する面とは反対側の面）には、図３に示す如く、光吸収層１１とこの光吸収層１１に隣接するバス電極Ｘｂ及びＹｂとが形成されている領域に対応した部分に、嵩上げ誘電体層１２Ａが形成されている。
【００２０】
誘電体層１２及び嵩上げ誘電体層１２Ａの表面上には、酸化マグネシウム層１３が形成されている。尚、酸化マグネシウム層１３は、電子線の照射によって励起されて波長２００〜３００ｎｍ内、特に、２３０〜２５０ｎｍ内にピークを有するＣＬ（カソードルミネッセンス）発光を行う二次電子放出材としての酸化マグネシウム結晶体（以下、ＣＬ発光ＭｇＯ結晶体と称する）を含むものである。このＣＬ発光ＭｇＯ結晶体は、マグネシウムを加熱して発生するマグネシウム蒸気を気相酸化して得られるものであり、例えば立方体の結晶体が互いに嵌り込んだ多重結晶構造、あるいは立方体の単結晶構造を有する。ＣＬ発光ＭｇＯ結晶体の平均粒径は、２０００オングストローム以上（ＢＥＴ法による測定結果）である。平均粒径が２０００オングストローム以上の大きな粒径の気相法酸化マグネシウム単結晶体を形成しようとする場合には、マグネシウム蒸気を発生させる際の加熱温度を高くする必要がある。このため、マグネシウムと酸素が反応する火炎の長さが長くなり、この火炎と周囲との温度差が大きくなることによって、粒径の大きい気相法酸化マグネシウム単結晶体ほど、上述した如きＣＬ発光のピーク波長（例えば、２３５ｎｍ付近、２３０〜２５０ｎｍ内）に対応したエネルギー準位を有するものが多く形成されることになる。また、一般的な気相酸化法に比べ、単位時間当たりに蒸発させるマグネシウムの量を増加させてマグネシウムと酸素との反応領域をより増大させ、より多くの酸素と反応することによって生成された気相法酸化マグネシウム単結晶体は、上述したＣＬ発光のピーク波長に対応したエネルギー準位を有するものとなる。
【００２１】
このようなＣＬ発光ＭｇＯ結晶体を、スプレー法や静電塗布法等によって、誘電体層１２の表面に付着させることにより酸化マグネシウム層１３が形成されている。尚、誘電体層１２の表面に蒸着又はスパッタ法により薄膜酸化マグネシウム層を形成し、その上にＣＬ発光ＭｇＯ結晶体を付着させて酸化マグネシウム層１３を形成するようにしても良い。
【００２２】
一方、前面透明基板１０と平行に配置された背面基板１４上には、各行電極対（Ｘ，Ｙ）における透明電極Ｘａ及びＹａに対向する位置において、列電極Ｄの各々が行電極対（Ｘ，Ｙ）と直交する方向に伸張して形成されている。背面基板１４上には、更に列電極Ｄを被覆する白色の列電極保護層１５が形成されている。この列電極保護層１５上には隔壁１６が形成されている。隔壁１６は、各行電極対（Ｘ，Ｙ）のバス電極Ｘｂ及びＹｂに対応した位置において夫々２次元表示画面の横方向に伸張している横壁１６Ａと、互いに隣接する列電極Ｄ間の各中間位置において２次元表示画面の縦方向に伸張している縦壁１６Ｂとによって梯子形状に形成されている。更に、図２に示す如き梯子形状の隔壁１６がＰＤＰ５０の各表示ライン毎に形成されている。互いに隣接する隔壁１６の間には、図２に示す如き隙間ＳＬが存在する。又、梯子状の隔壁１６により、夫々独立した放電空間Ｓ、透明電極Ｘａ及びＹａを含む放電セルＰＣが区画されている。放電空間Ｓ内には、キセノンガスを含む放電ガスが封入されている。各放電セルＰＣの放電空間Ｓと隙間ＳＬとの間は、図３に示す如く酸化マグネシウム層１３が横壁１６Ａに当接されることによって互いに閉じられている。又、図４に示す如く、縦壁１６Ｂは酸化マグネシウム層１３に当接されていないので、その間に隙間ｒが存在する。すなわち、２次元表示画面の横方向において互いに隣接する放電セルＰＣ各々の放電空間Ｓは、この隙間ｒを介して互いに連通している。
【００２３】
各放電セルＰＣ内における横壁１６Ａの側面、縦壁１６Ｂの側面、及び列電極保護層１５の表面には、これらの面を全て覆うように蛍光体層１７が形成されている。この蛍光体層１７は、実際には、赤色発光を為す蛍光体、緑色発光を為す蛍光体、及び青色発光を為す蛍光体の３種類からなる。例えば、第（３Ｋ−２）番目の列電極（Ｄ1,Ｄ4,Ｄ7,Ｄ10,・・・）に属する放電セルＰＣ各々の蛍光体層１７には赤色発光を為す蛍光体、第（３Ｋ−１）番目の列電極（Ｄ2,Ｄ5,Ｄ8,Ｄ11,・・・）に属する放電セルＰＣ各々の蛍光体層１７には緑色発光を為す蛍光体、第（３Ｋ）番目の列電極（Ｄ3,Ｄ6,Ｄ9,Ｄ12,・・・）に属する放電セルＰＣ各々の蛍光体層１７には青色発光を為す蛍光体が夫々形成されている。つまり、１つの列電極Ｄ上には、赤、緑及び青の内の１の色の発光を担う放電セルが配列されているのである。尚、蛍光体層１７内には、例えば図５に示す如き形態にて、二次電子放出材としてのＭｇＯ結晶体（ＣＬ発光ＭｇＯ結晶体を含む）が含まれている。すなわち、図５に示すように、蛍光体層１７の表面上における放電空間Ｓを覆う面上、つまり放電空間Ｓと接する面上において、放電ガスと接触するようにＭｇＯ結晶体が蛍光体層１７から露出しているのである。
【００２４】
以下に、ＣＬ発光ＭｇＯ結晶体を酸化マグネシウム層１３及び蛍光体層１７の双方に含ませた構成を採用したことによる作用効果について、図６及び図７を参照しつつ説明する。
図６及び図７共に、各電極に印加する波形としては以下の様態のパルスを印加した。
行電極Ｙへは立ち上がりの緩やかな正極性のパルスを印加すると共に、列電極Ｄ（アドレス電極）を接地電位とした。また行電極Ｘについては、Ｙ電極との間で放電が生起しないレベルの正極性のパルスを印加した。すなわち、後述する図１０の第２リセット行程Ｒ２の前半部と同様の様態にて各電極に対して各パルスを印加した。この場合、行電極Ｙと列電極Ｄとの間で放電が生起する。この様に、行電極Ｙが陽極側、列電極Ｄが陰極側となるように電圧が印加された結果、生起する放電を「列側陰極放電」と定義する。
【００２５】
尚、図６は、酸化マグネシウム層１３及び蛍光体層１７各々の内の酸化マグネシウム層１３のみにＣＬ発光ＭｇＯ結晶体を含ませた従来のＰＤＰの放電セルにおいて生起された放電における放電強度の時間推移を表す図である。一方、図７は、酸化マグネシウム層１３及び蛍光体層１７の双方にＣＬ発光ＭｇＯ結晶体を含ませた、本発明によるＰＤＰ５０の放電セルにおいて生起された放電における放電強度の時間推移を表す図である。
【００２６】
このように、従来のＰＤＰでは、図６に示す如く放電開始時点から比較的強い放電が１［ｍｓ］以上に亘って継続してしまうが、本発明によるＰＤＰ５０によると、図７に示す如く、微弱な放電が放電開始時点から約0.04［ｍｓ］以内に終息する。よって、酸化マグネシウム層１３及び蛍光体層１７の双方にＣＬ発光ＭｇＯ結晶体を含ませる構造を採用することにより、従来のＰＤＰに比して放電遅れ時間の大幅な短縮化、及び放電の微弱化が図られるのである。
【００２７】
尚、蛍光体層１７に、ＣＬ発光ＭｇＯ結晶体が含まれない酸化マグネシウムを含ませたＰＤＰの放電セルにおいても、図６と同様の結果が得られた。
【００２８】
Ｘ電極ドライバ５１は、リセットパルス発生回路及びサスティンパルス発生回路からなる。Ｘ電極ドライバ５１のリセットパルス発生回路は、駆動制御回路５６から供給されたリセットパルス生成信号に応じたパルス波形を有するリセットパルス（後述する）を発生し、ＰＤＰ５０の行電極Ｘ1〜Ｘn各々に印加する。Ｘ電極ドライバ５１のサスティンパルス発生回路は、駆動制御回路５６から供給されたサスティンパルス生成信号に応じたパルス波形を有するサスティンパルス（後述する）を発生し、ＰＤＰ５０の行電極Ｘ1〜Ｘn各々に印加する。
【００２９】
Ｙ電極ドライバ５３は、リセットパルス発生回路、スキャンパルス発生回路及びサスティンパルス発生回路からなる。Ｙ電極ドライバ５３のリセットパルス発生回路は、駆動制御回路５６から供給されたリセットパルス生成信号に応じたパルス波形を有するリセットパルス（後述する）を発生し、ＰＤＰ５０の行電極Ｙ1〜Ｙn各々に印加する。又、Ｙ電極ドライバ５３のリセットパルス発生回路は、駆動制御回路５６から供給された壁電荷調整パルス生成信号に応じたパルス波形を有する壁電荷調整パルス（後述する）を発生し、ＰＤＰ５０の行電極Ｙ1〜Ｙn各々に印加する。又、Ｙ電極ドライバ５３のスキャンパルス発生回路は、駆動制御回路５６から供給された走査パルス生成信号に応じたパルス波形を有する走査パルス（後述する）を発生し、これをＰＤＰ５０の行電極Ｙ1〜Ｙn各々に順次択一的に印加する。Ｙ電極ドライバ５３のサスティンパルス発生回路は、駆動制御回路５６から供給されたサスティンパルス生成信号によって示されるパルス波形を有するサスティンパルス（後述する）を発生し、ＰＤＰ５０の行電極Ｙ1〜Ｙn各々に印加する。又、Ｙ電極ドライバ５３のサスティンパルス発生回路は、駆動制御回路５６から供給された微小発光パルス生成信号によって示されるパルス波形を有する微小発光パルス（後述する）を発生し、ＰＤＰ５０の行電極Ｙ1〜Ｙn各々に印加する。
【００３０】
アドレスドライバ５５は、駆動制御回路５６から供給された画素駆動データビットに応じたピーク電位を有する画素データパルス（後述する）を発生し、ＰＤＰ５０の列電極Ｄ1〜Ｄm各々に印加する。更に、アドレスドライバ５５は、駆動制御回路５６から供給された補助パルス生成信号に応じて補助パルス（後述する）を発生し、列電極Ｄ1〜Ｄm各々に印加する。
【００３１】
駆動制御回路５６は、先ず、入力映像信号を各画素毎にその全ての輝度レベルを２５６階調にて表現する８ビットの画素データに変換し、この画素データに対して誤差拡散処理及びディザ処理からなる多階調化処理を施す。すなわち、先ず、誤差拡散処理では、上記画素データの上位６ビット分を表示データ、残りの下位２ビット分を誤差データとし、周辺画素各々に対応した画素データにおける誤差データを重み付け加算したものを、上記表示データに反映させることにより６ビットの誤差拡散処理画素データを得る。かかる誤差拡散処理によれば、原画素における下位２ビット分の輝度が周辺画素によって擬似的に表現され、それ故に８ビットよりも少ない６ビット分の表示データにて、上記８ビット分の画素データと同等の輝度階調表現が可能になる。次に、駆動制御回路５６は、この誤差拡散処理によって得られた６ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を１画素単位とし、この１画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算することによりディザ加算画素データを得る。かかるディザ係数の加算によれば、上記の如き画素単位で眺めた場合には、ディザ加算画素データの上位４ビット分だけでも８ビットに相当する輝度を表現することが可能となる。そこで、駆動制御回路５６は、上記ディザ加算画素データの上位４ビット分を、図８に示す如き、全輝度範囲を１６段階の第１〜１６階調にて表す４ビットの多階調化画素データＰＤSに変換する。そして、駆動制御回路５６は、多階調化画素データＰＤSを図８に示す如きデータ変換テーブルに従って１４ビットの画素駆動データＧＤに変換する。駆動制御回路５６は、かかる画素駆動データＧＤにおける第１〜第１４ビットを夫々サブフィールドＳＦ１〜ＳＦ１４（後述する）の各々に対応させ、そのサブフィールドＳＦに対応したビット桁を画素駆動データビットＤＢとして１表示ライン分（ｍ個）ずつアドレスドライバ５５に供給する。
【００３２】
更に、駆動制御回路５６は、ＰＤＰ５０を図９に示す如き発光駆動シーケンスに従って駆動させるべき各種駆動制御信号をパネルドライバ（Ｘ電極ドライバ５１、Ｙ電極ドライバ５３、及びアドレスドライバ５５）に供給する。すなわち、駆動制御回路５６は、１フィールド又は１フレーム表示期間（以下、単位表示期間と称する）毎に、その先頭のサブフィールドＳＦ１では、第１リセット行程Ｒ１、第１選択書込アドレス行程Ｗ１W及び微小発光行程ＬＬ各々に従った駆動を順次実施させるべき駆動制御信号をパネルドライバに供給する。かかるサブフィールドＳＦ１に後続するＳＦ２では、第２リセット行程Ｒ２、第２選択書込アドレス行程Ｗ２W及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき駆動制御信号をパネルドライバに供給する。又、サブフィールドＳＦ３〜ＳＦ１４各々では、選択消去アドレス行程ＷD及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき駆動制御信号をパネルドライバに供給する。尚、単位表示期間内の最後尾のサブフィールドＳＦ１４に限り、サスティン行程Ｉの実行後、駆動制御回路５６は、消去行程Ｅに従った駆動を順次実施させるべき駆動制御信号をパネルドライバに供給する。
【００３３】
パネルドライバ（Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５）は、駆動制御回路５６から供給された各種駆動制御信号に応じて、図１０に示す如き駆動パルスをＰＤＰ５０の列電極Ｄ、行電極Ｘ及びＹに供給する。尚、図１０は、図９に示されるサブフィールドＳＦ１〜ＳＦ１４の内から、先頭のサブフィールドＳＦ１及びそれに後続するサブフィールドＳＦ２、並びに最後尾のサブフィールドＳＦ１４での動作のみを抜粋して示すものである。
【００３４】
先ず、サブフィールドＳＦ１の第１リセット行程Ｒ１では、アドレスドライバ５５は、列電極Ｄ１〜Ｄｍを接地電位（０ボルト）の状態に設定する。Ｙ電極ドライバ５３は、時間経過に伴う前縁部での電位推移が緩やかな波形（ランプ波形）を有する負極性のリセットパルスＲＰを発生し、これを全ての行電極Ｙ１〜Ｙｎに印加する。尚、リセットパルスＲＰにおける負のピーク電位は、後述する負極性の書込走査パルスＳＰＷのピーク電位よりも高い電位、つまり０ボルトに近い電位に設定されている。すなわち、リセットパルスＲＰのピーク電位を書込走査パルスＳＰＷのピーク電位よりも低くしてしまうと、行電極Ｙ及び列電極Ｄ間において強い放電が生起され、列電極Ｄ近傍に形成されていた壁電荷が大幅に消去されてしまい、第１選択書込アドレス行程Ｗ１Ｗでのアドレス放電が不安定となるからである。この間、Ｘ電極ドライバ５１は、全ての行電極Ｘ１〜Ｘｎを接地電位（０ボルト）に設定する。かかるリセットパルスＲＰの印加に応じて、全ての放電セルＰＣ内の行電極Ｘ及びＹ間においてリセット放電が生起される。かかるリセット放電により、各放電セルＰＣ内の行電極Ｘ及びＹ各々の近傍に残存していた壁電荷が消去され、全ての放電セルＰＣが消灯モードに初期化される。更に、上記リセットパルスＲＰの印加に応じて、全ての放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても微弱な放電が生起される。この微弱な放電により、列電極Ｄ近傍に形成されていた正極性の壁電荷の一部が消去され、後述する第１選択書込アドレス行程Ｗ１Ｗにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。尚、上記リセットパルスＲＰのパルス電圧はサスティンパルスＩＰのパルス電圧よりも低く設定されている。又、リセットパルスＲＰによって各放電セル内の行電極Ｘ及びＹ間に印加される電圧は、サスティンパルスＩＰの印加によって行電極Ｘ及びＹ間に印加される電圧よりも低い電圧である。よって、リセットパルスＲＰの印加に応じて生起されるリセット放電は、サスティンパルスＩＰの印加によって生起されるサスティン放電よりも弱い放電となる。
【００３５】
次に、サブフィールドＳＦ１の第１選択書込アドレス行程Ｗ１Ｗでは、Ｙ電極ドライバ５３が、図１０に示す如き負極性の所定ベース電位を有するベースパルスＢＰ−を行電極Ｙ１〜Ｙｎに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスＳＰＷを行電極Ｙ１〜Ｙｎ各々に順次択一的に印加して行く。この間、アドレスドライバ５５は、先ず、サブフィールドＳＦ１に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、放電セルＰＣを点灯モードに設定させるべき論理レベル１の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスＤＰに変換する。一方、放電セルＰＣを消灯モードに設定させるべき論理レベル０の画素駆動データビットに対してはこれを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各書込走査パルスＳＰＷの印加タイミングに同期して列電極Ｄ１〜Ｄｍに印加して行く。この際、上記書込走査パルスＳＰＷと同時に、点灯モードに設定させるべき高電圧の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間に選択書込アドレス放電が生起される。尚、この間、行電極Ｘ及びＹ間にも書込走査パルスＳＰＷに応じた電圧が印加されることになるが、この段階では全ての放電セルＰＣは消灯モード、つまり壁電荷が消去された状態にあるので、かかる書込走査パルスＳＰＷの印加だけでは行電極Ｘ及びＹ間には放電が生じない。従って、サブフィールドＳＦ１の第１選択書込アドレス行程Ｗ１Ｗでは、書込走査パルスＳＰＷ及び高電圧の画素データパルスＤＰの印加に応じて、放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間のみに選択書込アドレス放電が生起される。これにより、放電セルＰＣ内の行電極Ｘ近傍には壁電荷が存在していないものの、行電極Ｙ近傍には正極性の壁電荷、列電極Ｄ近傍には負極性の壁電荷が夫々形成された点灯モードの状態に設定される。一方、上記書込走査パルスＳＰＷと同時に、消灯モードに設定させるべき低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択書込アドレス放電は生起されない。よって、この放電セルＰＣは、第１リセット行程Ｒ１において初期化された消灯モードの状態、つまり、行電極Ｙ及び列電極Ｄ間、並びに行電極Ｘ及びＹ間のいずれにおいても放電が生じない状態を維持する。
【００３６】
次に、サブフィールドＳＦ１の微小発光行程ＬＬでは、Ｙ電極ドライバ５３が、図１０に示す如き正極性の所定のピーク電位を有する微小発光パルスＬＰを行電極Ｙ１〜Ｙｎに同時に印加する。かかる微小発光パルスＬＰの印加に応じて、点灯モードに設定されている放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間において放電（以下、微小発光放電と称する）が生起される。つまり、微小発光行程ＬＬでは、放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間では放電が生起されるものの、行電極Ｘ及びＹ間には放電が生起させることのない電位を行電極Ｙに印加することにより、点灯モードに設定されている放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間のみで微小発光放電を生起させるのである。この際、微小発光パルスＬＰのピーク電位は、後述するサブフィールドＳＦ２以降のサスティン行程Ｉにて印加するサスティンパルスＩＰのピーク電位よりも低い電位であり、例えば、後述する選択消去アドレス行程ＷＤにおいて行電極Ｙに印加されるベース電位と同一である。又、図１０に示す如く、微小発光パルスＬＰにおける電位の立ち上がり区間での時間経過に伴う変化率は、リセットパルスＲＰにおける立ち下がり区間での変化率よりも高くしている。つまり、微小発光パルスＬＰの前縁部における電位推移をリセットパルスの前縁部における電位推移よりも急峻にすることにより、第１リセット行程Ｒ１及び第２リセット行程Ｒ２で生起されるリセット放電よりも強い放電を生起させるのである。ここで、かかる放電は、前述した如き列側陰極放電であり且つ、サスティンパルスＩＰよりもそのパルス電圧が低い微小発光パルスＬＰによって生起された放電である為、行電極Ｘ及びＹ間で生起されるサスティン放電（後述する）よりもその放電に伴う発光輝度が低い。すなわち、微小発光行程ＬＬでは、上記リセット放電よりも高い輝度レベルの発光を伴う放電であるものの、サスティン放電よりもその放電に伴う輝度レベルが低い放電、つまり表示用に利用できる程度の微小な発光を伴う放電を微小発光放電として生起させるのである。この際、微小発光行程ＬＬの直前において実施される第１選択書込アドレス行程Ｗ１Ｗでは、放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間で選択書込アドレス放電が生起される。よって、サブフィールドＳＦ１では、かかる選択書込アドレス放電に伴う発光と上記微小発光放電に伴う発光とによって、輝度レベル０よりも１段階だけ高輝度な階調に対応した輝度が表現されるのである。尚、上記微小発光放電後、行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が夫々形成される。
【００３７】
次に、サブフィールドＳＦ２の第２リセット行程Ｒ２の前半部では、Ｙ電極ドライバ５３が、後述するサスティンパルスに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルス（第１リセットパルス）ＲＰ２Y1を全ての行電極Ｙ1〜Ｙnに印加する。なお、当該リセットパルス（第１リセットパルス）ＲＰ２Y1はパルス波高値（一定電圧値）Ｖ３を有する。
【００３８】
又、この間、アドレスドライバ５５は、列電極Ｄ1〜Ｄmを接地電位（０ボルト）の状態に設定し、Ｘ電極ドライバ５１は、上記リセットパルスＲＰ２Y1の印加に伴う行電極Ｘ及びＹ間での面放電を防止し得るピーク電位を有する正極性のリセットパルスＲＰ２Xを全ての行電極Ｘ1〜Ｘn各々に印加する。尚、行電極Ｘ及びＹ間で面放電が生じないのであれば、Ｘ電極ドライバ５１は、上記リセットパルスＲＰ２Xを印加する代わりに、全ての行電極Ｘ1〜Ｘnを接地電位（０ボルト）に設定するようにしても良い。
【００３９】
上記リセットパルスＲＰ２Y1の印加に応じて、画素セルＰＣ各々の内で上記微小発光行程ＬＬにて列側陰極放電が生起されなかった画素セルＰＣ内の行電極Ｙ及び列電極Ｄ間において、かかる微小発光行程ＬＬでの列側陰極放電よりも弱い第１リセット放電が生起される。
【００４０】
すなわち、第２リセット行程Ｒ２の前半部では、行電極Ｙが陽極側、列電極Ｄが陰極側となるように両電極間に電圧を印加することにより、行電極Ｙから列電極Ｄに向けて電流が流れる列側陰極放電を上記第１リセット放電として生起させるのである。一方、上記微小発光行程ＬＬにおいて既に微小発光放電が生起された画素セルＰＣ内では、上記リセットパルスＲＰ２Y1の印加が為されても放電は生起されない。従って、第２リセット行程Ｒ２の前半部の終了直後、全ての画素セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が形成された状態となる。
【００４１】
次に、サブフィールドＳＦ２の第２リセット行程Ｒ２の後半部では、Ｙ電極ドライバ５３が、時間経過に伴い緩やかに電位が下降して負極性のピーク電位（到達電位Ｖ２）に到る波形（ランプ波形）を有するリセットパルス（第２リセットパルス）ＲＰ２Y2を行電極Ｙ1〜Ｙnに印加する。すなわち当該第２リセットパルスは上記した第２リセット行程Ｒ２の前半部における第１リセットパルスとは逆極性である。
【００４２】
更に、第２リセット行程Ｒ２の後半部では、Ｘ電極ドライバ５１が、正極性の所定の一定電位（Ｖ１）を有するベースパルスＢＰ2を行電極Ｘ1〜Ｘn各々に印加する。この際、これら負極性のリセットパルスＲＰ２Y2及び正極性のベースパルスＢＰ2の印加に応じて、全ての画素セルＰＣ内の行電極Ｘ及びＹ間において第２リセット放電が生起される。尚、リセットパルスＲＰ２Y2及びベースパルスＢＰ2各々のピーク電位は、上記第１リセット放電によって行電極Ｘ及びＹ各々の近傍に形成された壁電荷を考慮した上で、行電極Ｘ及びＹ間において確実に上記第２リセット放電を生起させることができる最低の電位である。又、リセットパルスＲＰ２Y2における負のピーク電位（Ｖ２）は、負極性の書込走査パルスＳＰWのピーク電位よりも高い電位、つまり０ボルトに近い電位（絶対値の小さい負極性の電位）に設定されている。すなわち、リセットパルスＲＰ２Y2のピーク電位（Ｖ２）を書込走査パルスＳＰWのピーク電位よりも低くしてしまうと、行電極Ｙ及び列電極Ｄ間において強い放電が生起され、列電極Ｄ近傍に形成されていた壁電荷が大幅に消去されてしまい、第２選択書込アドレス行程Ｗ２Wでのアドレス放電が不安定となるからである。ここで、第２リセット行程Ｒ２の後半部において生起された第２リセット放電により、各画素セルＰＣ内の行電極Ｘ及びＹ各々の近傍に形成されていた壁電荷が消去され、全ての画素セルＰＣが消灯モードに初期化される。更に、上記リセットパルスＲＰ２Y2の印加に応じて、全ての画素セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても微弱な放電が生起され、かかる放電により、列電極Ｄ近傍に形成されていた正極性の壁電荷の一部が消去され、第２選択書込アドレス行程Ｗ２Wにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。
【００４３】
次に、サブフィールドＳＦ２の第２選択書込アドレス行程Ｗ２Ｗでは、Ｙ電極ドライバ５３が、図１０に示す如き負極性の所定ベース電位を有するベースパルスＢＰ−を行電極Ｙ１〜Ｙｎに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスＳＰＷを行電極Ｙ１〜Ｙｎ各々に順次択一的に印加して行く。Ｘ電極ドライバ５１は、正極性の所定ベース電位を有するベースパルスＢＰ＋をこの第２選択書込アドレス行程Ｗ２Ｗにおいて行電極Ｘ１〜Ｘｎ各々に印加する。尚、上記ベースパルスＢＰ−及びベースパルスＢＰ＋各々の電位は、書込走査パルスＳＰＷの非印加期間中における行電極Ｘ及びＹ間の電圧が放電セルＰＣの放電開始電圧よりも低くなるような電位に設定されている。更に、第２選択書込アドレス行程Ｗ２Ｗでは、アドレスドライバ５５が、先ず、サブフィールドＳＦ２に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、放電セルＰＣを点灯モードに設定させるべき論理レベル１の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスＤＰに変換する。一方、放電セルＰＣを消灯モードに設定させるべき論理レベル０の画素駆動データビットに対してはこれを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各書込走査パルスＳＰＷの印加タイミングに同期して列電極Ｄ１〜Ｄｍに印加して行く。この際、上記書込走査パルスＳＰＷと同時に、点灯モードに設定させるべき高電圧の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には選択書込アドレス放電が生起される。更に、かかる選択書込アドレス放電の直後、この放電セルＰＣ内の行電極Ｘ及びＹ間にも微弱な放電が生起される。つまり、書込走査パルスＳＰＷが印加された後、行電極Ｘ及びＹ間にはベースパルスＢＰ−及びベースパルスＢＰ＋に応じた電圧が印加されるが、この電圧は各放電セルＰＣの放電開始電圧よりも低い電圧に設定されている為、かかる電圧の印加だけでは放電セルＰＣ内で放電が生起されることはない。ところが、上記選択書込アドレス放電が生起されると、この選択書込アドレス放電に誘発されて、ベースパルスＢＰ−及びベースパルスＢＰ＋に基づく電圧印加だけで行電極Ｘ及びＹ間に放電が生起されるのである。このような放電は、ベースパルスＢＰ＋が行電極Ｘに印加されない第１選択書込アドレス行程Ｗ１Ｗでは生起されない。かかる放電並びに上記選択書込アドレス放電により、この放電セルＰＣは、その行電極Ｙ近傍に正極性の壁電荷、行電極Ｘ近傍に負極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスＳＰＷと同時に、消灯モードに設定させるべき低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択書込アドレス放電は生起されず、それ故に行電極Ｘ及びＹ間でも放電が生じることはない。よって、この放電セルＰＣは、その直前までの状態、すなわち、第２リセット��程Ｒ２において初期化された消灯モードの状態を維持する。
【００４４】
次に、サブフィールドＳＦ２のサスティン行程Ｉでは、Ｙ電極ドライバ５３が、正極性のピーク電位を有するサスティンパルスＩＰを１パルス分だけ発生しこれを行電極Ｙ１〜Ｙｎ各々に同時に印加する。この間、Ｘ電極ドライバ５１は、行電極Ｘ１〜Ｘｎを接地電位（０ボルト）の状態に設定し、アドレスドライバ５５は、列電極Ｄ１〜Ｄｍを接地電位（０ボルト）の状態に設定する。上記サスティンパルスＩＰの印加に応じて、上述した如き点灯モードに設定されている放電セルＰＣ内の行電極Ｘ及びＹ間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層１７から照射される光が前面透明基板１０を介して外部に照射されることにより、このサブフィールドＳＦ２の輝度重みに対応した１回分の表示発光が為される。又、かかるサスティンパルスＩＰの印加に応じて、点灯モードに設定されている放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても放電が生起される。かかる放電並びに上記サスティン放電により、放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、行電極Ｘ及び列電極Ｄ各々の近傍には夫々正極性の壁電荷が形成される。そして、かかるサスティンパルスＩＰの印加後、Ｙ電極ドライバ５３は、図１０に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスＣＰを行電極Ｙ１〜Ｙｎに印加する。かかる壁電荷調整パルスＣＰの印加に応じて、上記の如きサスティン放電の生起された放電セルＰＣ内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルＰＣ内の壁電荷の量が、次の選択消去アドレス行程ＷＤにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
【００４５】
次に、サブフィールドＳＦ３〜ＳＦ１４各々の選択消去アドレス行程ＷOでは、Ｙ電極ドライバ５３が、正極性の所定ベース電位を有するベースパルスＢＰ＋を行電極Ｙ１〜Ｙｎ各々に印加しつつ、図１０に示す如き負極性のピーク電位を有する消去走査パルスＳＰＤを行電極Ｙ１〜Ｙｎ各々に順次択一的に印加して行く。尚、ベースパルスＢＰ＋のピーク電位は、この選択消去アドレス行程ＷOの実行期間中に亘り、行電極Ｘ及びＹ間での誤った放電を防止し得る電位に設定されている。又、選択消去アドレス行程ＷOの実行期間中に亘り、Ｘ電極ドライバ５１は、行電極Ｘ１〜Ｘｎ各々を接地電位（０ボルト）に設定する。又、この選択消去アドレス行程ＷＤにおいて、アドレスドライバ５５は、先ず、そのサブフィールドＳＦに対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、放電セルＰＣを点灯モードから消灯モードに遷移させるべき論理レベル１の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスＤＰに変換する。一方、放電セルＰＣの現状態を維持させるべき論理レベル０の画素駆動データビットが供給された場合にはこれを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各消去走査パルスＳＰＤの印加タイミングに同期して列電極Ｄ１〜Ｄｍに印加して行く。この際、上記消去走査パルスＳＰＤと同時に、高電圧の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間に選択消去アドレス放電が生起される。かかる選択消去アドレス放電により、この放電セルＰＣは、その行電極Ｙ及びＸ各々の近傍に正極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が夫々形成された状態、すなわち、消灯モードに設定される。一方、上記消去走査パルスＳＰＤと同時に、低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択消去アドレス放電は生起されない。よって、この放電セルＰＣは、その直前までの状態（点灯モード、消灯モード）を維持する。
【００４６】
次に、サブフィールドＳＦ３〜ＳＦ１４各々のサスティン行程Ｉでは、Ｘ電極ドライバ５１及びＹ電極ドライバ５３が、図１０に示す如く、行電極Ｘ及びＹ交互に、そのサブフィールドの輝度重みに対応した回数（偶数回数）分だけ繰り返し、正極性のピーク電位を有するサスティンパルスＩＰを行電極Ｘ１〜Ｘｎ及びＹ１〜Ｙｎ各々に印加する。かかるサスティンパルスＩＰが印加される度に、点灯モードに設定されている放電セルＰＣ内の行電極Ｘ及びＹ間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層１７から照射される光が前面透明基板１０を介して外部に照射されることにより、そのサブフィールドＳＦの輝度重みに対応した回数分の表示発光が為される。この際、サブフィールドＳＦ２〜ＳＦ１４各々のサスティン行程Ｉにおいて最終に印加されるサスティンパルスＩＰに応じてサスティン放電が生起された放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、行電極Ｘ及び列電極Ｄ各々の近傍には正極性の壁電荷が形成される。そして、かかる最終サスティンパルスＩＰの印加後、Ｙ電極ドライバ５３は、図１０に示す如く時間経過に伴う前縁部で
の電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスＣＰを行電極Ｙ１〜Ｙｎに印加する。かかる壁電荷調整パルスＣＰの印加に応じて、上記の如きサスティン放電の生起された放電セルＰＣ内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルＰＣ内の壁電荷の量が、次の選択消去アドレス行程ＷＤにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
【００４７】
そして、最終のサブフィールドＳＦ１４のサスティン行程Ｉの終了後、Ｙ電極ドライバ５３は、負極性のピーク電位を有する消去パルスＥＰを全ての行電極Ｙ１〜Ｙｎに印加する。かかる消去パルスＥＰの印加に応じて、点灯モード状態にある放電セルＰＣのみに消去放電が生起される。かかる消去放電によって点灯モード状態にあった放電セルＰＣは消灯モードの状態に遷移する。
【００４８】
以上の如き駆動を、図８に示す如き１６通りの画素駆動データＧＤに基づいて実行する。
【００４９】
先ず、黒表示（輝度レベル０）を表現する第１階調よりも１段階だけ高輝度を表す第２階調では、図８に示す如く、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ１のみで放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルＰＣを微小発光放電させる（□にて示す）。この際、これら選択書込アドレス放電及び微小発光放電に伴う発光時の輝度レベルは、１回分のサスティン放電に伴う発光時の輝度レベルよりも低い。よって、サスティン放電によって視覚される輝度レベルを「１」とした場合、第２階調では、輝度レベル「１」よりも低い輝度レベル「α」に対応した輝度が表現される。
【００５０】
この第２階調よりも１段階だけ高輝度を表す第３階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のみで放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ（二重丸にて示す）、次のサブフィールドＳＦ３で放電セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第３階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のサスティン行程Ｉのみで１回分のサスティン放電に伴う発光が為され、輝度レベル「１」に対応した輝度が表現される。
【００５１】
この第３階調よりも１段階だけ高輝度を表す第４階調では、先ず、サブフィールドＳＦ１において、放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルＰＣを微小発光放電させる（□にて示す）。更に、かかる第４階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のみで放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ（二重丸にて示す）、次のサブフィールドＳＦ３で放電セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第４階調では、サブフィールドＳＦ１にて輝度レベル「α」の発光が為され、ＳＦ２にて輝度レベル「１」の発光を伴うサスティン放電が１回分だけ実施されるので、輝度レベル「α」＋「１」に対応した輝度が表現される。
【００５２】
又、第５階調〜第１６階調各々では、サブフィールドＳＦ１において放電セルＰＣを点灯モードに設定させる選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルＰＣを微小発光放電させる（□にて示す）。そして、その階調に対応した１のサブフィールドのみで放電セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第５階調〜第１６階調各々では、サブフィールドＳＦ１にて上記微小発光放電が生起され、ＳＦ２にて１回分のサスティン放電を生起された後、その階調に対応した数だけ連続したサブフィールド各々（白丸にて示す）でそのサブフィールドに割り当てられている回数分だけサスティン放電が生起される。これにより、第５階調〜第１６階調各々では、輝度レベル「α」＋「１フィールド（又は１フレーム）表示期間内において生起されたサスティン放電の総数」に対応した輝度が視覚される。
【００５３】
従って、図８〜図１０に示される駆動によれば、輝度レベル「０」〜「２５５＋α」なる輝度範囲を図８に示す如き１６段階にて表すことが可能となるのである。
【００５４】
この際、かかる駆動では、最も輝度重みが小なるサブフィールドＳＦ１において、表示画像に寄与する放電としてサスティン放電ではなく微小発光放電を生起させるようにしている。かかる微小発光放電は、列電極Ｄ及び行電極Ｙ間で生起される放電である為、行電極Ｘ及びＹ間で生起されるサスティン放電に比べてその放電に伴う発光時の輝度レベルが低い。よって、かかる微小発光放電によって黒表示（輝度レベル０）よりも１段階だけ高輝度を表す（第２階調）場合には、サスティン放電によってこれを表す場合に比して輝度レベル０との輝度差が小となる。従って、低輝度画像を表現する際の階調表現能力が高まる。又、第２階調においては、サブフィールドＳＦ１に後続するＳＦ２の第２リセット行程Ｒ２ではリセット放電が生起されないので、このリセット放電に伴う暗コントラストの低下が抑制される。尚、図８に示される駆動では、第４階調以降の各階調においてもサブフィールドＳＦ１において輝度レベルαの発光を伴う微小発光放電を生起させるようにしているが、第３階調以降の階調では、この微小発光放電を生起させないようにしても良い。要するに、微小発光放電に伴う発光は極めて低輝度（輝度レベルα）である為、これよりも高輝度な発光を伴うサスティン放電との併用が為される第４階調以降の階調では、輝度レベルαの輝度増加分を視覚することができなくなる場合があり、この際、微小発光放電を生起させる意義がなくなるからである。
【００５５】
ここで、図１に示すプラズマディスプレイ装置には、図３に示す如き酸化マグネシウム層１３及び蛍光体層１７の双方にＣＬ発光ＭｇＯ結晶体を含ませることにより、従来のＰＤＰに比して大幅に放電確率を高めると共に、放電遅れ時間の短縮及び放電の微弱化を実現したＰＤＰ５０が搭載されている。かかるＰＤＰ５０によれば、微弱化したリセット放電を確実に生起させることが可能となるので、表示画像には関与しないリセット放電に伴う発光を抑えて、画像のコントラスト、特に暗い画像を表示する際の暗コントラストを高めることが可能となる。
【００５６】
再び、図１を参照すると、本実施例のプラズマディスプレイ装置には、温度センサ１００が設けられている。温度センサ１００は、ＰＤＰ５０の温度（例えば前面透明基板１０又は背面基板１４の温度等の装置温度）、或いはＰＤＰ５０周辺の温度（環境温度）ＴＭを測定し、当該測定温度を表す信号を駆動制御回路５６に供給する。なお、ＰＤＰ５０自体の温度（装置温度）及びＰＤＰ５０周辺の環境温度の両者を含めて、以下において、単に、ＰＤＰ５０の温度という。
【００５７】
駆動制御回路５６は、温度センサ５９からの測定温度（ＴＭ）が所定の温度範囲（ＴL≦ＴＭ≦ＴH）内であるか否かを判別する。ここで、ＴL及びＴHはそれぞれ当該温度範囲の下限値及び上限値である。
【００５８】
当該測定温度（ＴＭ）が所定の温度範囲外となった場合、すなわち、測定温度（ＴＭ）が下限値ＴL未満となった場合又は上限値ＴHを超えた場合には、以下の電圧調整(i)及び(ii)のいずれか一方又は両者が行われる。
【００５９】
すなわち、駆動制御回路５６は、
(i)第２リセット行程Ｒ２の後半部において行電極Ｘ1〜Ｘn（第２の行電極）に印加されるベースパルスＢＰ2の電圧の絶対値（正極性の所定の一定電位：Ｖ１）を低減する、及び／又は、
(ii)第２リセット行程Ｒ２の後半部において行電極Ｙ1〜Ｙn（第１の行電極）に印加される負極性のリセットパルスＲＰ２Y2のピーク電圧（Ｖ２）の絶対値（振幅）を低減する。
【００６０】
つまり、所定の温度範囲外の温度（高温又は低温）においては、放電特性が安定せずに、上記した微弱放電が発生しやすくなる。このような微弱放電が発生しやすい悪環境下では、第２リセット放電時での行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙn間の電位差の最大値を小さくするのである。なお、本実施例においては、ベースパルスＢＰ2を正極性とし、リセットパルスＲＰ２Y2を負極性としているので、(i)ベースパルスＢＰ2の電圧を低減し、(ii)リセットパルスＲＰ２Y2の電圧を増加（絶対値を低減）しているが、ベースパルスＢＰ2及びリセットパルスＲＰ２Y2の極性に応じて、ベースパルスＢＰ2の電圧及び／又はリセットパルスＲＰ２Y2の電圧の絶対値を低減する（行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙn間の電位差を小さくする）ように構成すればよい。
【００６１】
このようにすると、第２リセット放電時における行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙn間の放電が弱くなり、リセット行程終了時（書込アドレス行程時）に残留するＹ側の負極性の壁電荷量、及びＸ側の正極性の壁電荷量が、電位差が大きい場合に比べて多くなる。よって、その後の書込アドレス行程において、悪環境下で、上記の微弱放電によって壁電荷が削減される場合であっても、元々の残留壁電荷が多くなるので、行電極Ｘ1〜Ｘn及び列電極（アドレス電極）Ｄ間、及び行電極Ｘ1〜Ｘn（Ｘ電極）及び行電極Ｙ1〜Ｙn（Ｙ電極）間で書込アドレス放電が生起しやすくなり、書込ミスが発生しなくなるのである。
【００６２】
より詳細には、書込アドレス行程において、Ｙ電極への負極性のベースパルスと、列電極（アドレス電極）Ｄへの正極性のアドレスパルスの印加により、スキャンパルス印加前の非印加時において、Ｙ電極及びアドレス電極間でごく微弱な微弱放電が発生するおそれがある。この微弱放電により、Ｙ電極側へ残留する微量の負極性の壁電荷、及びアドレス電極側に存在する正極性の壁電荷が削減されてしまう。その場合、その後のスキャンパルス印加時のＹ電極及びアドレス電極間の書込放電が生起しなくなってしまう。ここで書込放電が生起しない場合、そのセルは暗点となってしまう。
【００６３】
特に、ＣＬ発光ＭｇＯ結晶体を保護層や蛍光体層に設けた本実施例のＰＤＰの場合、放電特性がよいので、却ってこの微弱放電が発生しやすくなっている。また、この微弱放電は、アドレス行程期間中に亘って継続的に発生する。よって、アドレス期間が長ければ長い程、徐々に壁電荷が削減される。よって、走査順が遅い走査ラインほど、アドレス放電が生起しづらくなる。特に、書込アドレス行程では、Ｙ電極への負極性のベース電位の印加の関係から、アドレス電極−Ｙ電極間の微弱放電は発生しやすい。更に書込アドレス行程で書込ミスが発生すると後のサブフィールドでは消去アドレス行程であるので、そのセルは暗点となってしまい、表示品質を著しく悪化させる。更に、経時変化や異常温度環境下では、Ｙ電極−アドレス電極間の放電特性が不安定であって、この微弱放電が発生しやすい。本発明では、このような条件下において、上記の微弱放電の影響を抑制することができる。
【００６４】
次に、本実施例の種々の改変例について説明する。なお、上記した説明と同様な点については説明を省略する。
【００６５】
まず、実施例１の改変例１においては、測定温度（ＴＭ）が所定の温度範囲（ＴL≦ＴＭ≦ＴH）外となった場合、上記した電圧調整(i)及び／又は(ii)に加えて、以下の調整(iii)が行われる。なお、(i)及び(ii)の調整に加えて、調整(iii)を行うことが好ましい。
【００６６】
すなわち、駆動制御回路５６は、(iii)サブフィールドＳＦ２の第２リセット行程Ｒ２の前半部において行電極Ｙ1〜Ｙnに印加されるリセットパルスＲＰ２Y1のパルス波高値（Ｖ３）の絶対値（振幅）を増加させる。なお、本実施例においては、リセットパルスＲＰ２Y1を正極性としているので、当該リセットパルスＲＰ２Y1の電圧（Ｖ３）を増加させる。
【００６７】
つまり、本改変例においては、測定温度（ＴＭ）が当該所定の温度範囲（ＴL≦ＴＭ≦ＴH）外となった場合（すなわち、微弱放電が発生しやすい条件下）において正極性の第１リセットパルスの電位（振幅）を大きくするのである。
【００６８】
このようにすると、第１リセット放電時のＹ電極−アドレス電極間の放電が強くなり、リセット行程終了時（書込アドレス行程時）に残留するＹ電極側の負極性の壁電荷量が多くなる。従って、その後の書込アドレス行程にて、当該悪環境下において微弱放電によって壁電荷が削減される場合であっても、上記実施例１よりも更に元々の残留壁電荷が多くなるので、Ｙ電極−アドレス電極間及びＸ電極−Ｙ電極間で書込アドレス放電が生起しやすくなり、書込ミスが発生しなくなる。
【００６９】
次に、さらに実施例１の改変例２について説明する。本実施例の改変例２においては、測定温度（ＴＭ）が所定の温度範囲（ＴL≦ＴＭ≦ＴH）外となった場合、上記した電圧調整(i)，(ii)，(iii)のうちの少なくともいずれか１に加えて、以下の調整(iv)が行われる。なお、(i)及び／又は(ii)の調整に加えて、調整(iv)を行うことが好ましい。
【００７０】
すなわち、駆動制御回路５６は、(iv)サブフィールドＳＦ２の第２選択書込アドレス行程Ｗ２Wにおいて行電極Ｙ1〜Ｙn各々に順次択一的に印加される書込走査パルスＳＰWの波高値（Ｖ４）を大きくする。なお、本実施例においては、書込走査パルスＳＰWを負極性のピーク電位を有するパルスとしているので、書込走査パルスＳＰWの当該電圧（Ｖ４）を低減する。
【００７１】
つまり、本改変例においては、微弱放電が発生しやすい条件下において書込走査パルスＳＰWの波高値を大きくしている。このようにすると、書込アドレス行程時のＹ電極−アドレス電極間及びＸ電極−Ｙ電極間の電位差が大となり、アドレス放電が生起しやすくなる。よって、この書込アドレス行程にて、悪環境下にて、上記の微弱放電によって壁電荷が削られた場合であっても、実施例１よりも更に、Ｙ電極−アドレス電極間及びＸ電極−Ｙ電極間で書込アドレス放電が生起しやすくなり、書込ミスが発生しなくなる。
【００７２】
次に、さらに実施例１の改変例３について説明する。本実施例の改変例３においては、測定温度（ＴＭ）が所定の温度範囲（ＴL≦ＴＭ≦ＴH）外となった場合、上記した電圧調整(i)〜(iv)のうちの少なくともいずれか１に加えて、以下の調整(v)が行われる。なお、(i)及び／又は(ii)の調整に加えて、調整(v)を行うことが好ましい。
【００７３】
すなわち、駆動制御回路５６は、
(v)サブフィールドＳＦ２の第２選択書込アドレス行程Ｗ２Wの期間長Ｌ（図１０参照）を短くする。この場合、例えば、書込走査パルスＳＰWのスキャンレートを速くすることによって、当該期間長Ｌを短縮する。なお、期間長Ｌの短縮に応じた時間は消去行程Ｅの後（最終サブフィールドの後）に割り当てればよい。
【００７４】
期間長Ｌは、例えば、書込走査パルスＳＰW及びこれに同期するアドレスパルスの幅を短くすることによって短縮するようにしてもよい。この場合、スキャン順が早いパルスほどパルス幅を短くするようにしてもよい。
【００７５】
つまり、本改変例においては、微弱放電が発生しやすい悪環境下において書込アドレス行程の時間（スキャンレート）を短くしている。前述のように、微弱放電はアドレス期間中において継続して発生するので、走査順が遅い走査ラインほど、アドレス放電が生起し難くなる。よって、この微弱放電によって必要な壁電荷が削減されてしまう前に全ラインのスキャンを終了するように、スキャンレートを短くしている。このようにすると、悪環境下であっても、実施例１よりも更に、Ｙ電極−アドレス電極間及びＸ電極−Ｙ電極間で書込アドレス放電が生起しやすくなり、書込ミスが発生しなくなる。
【実施例２】
【００７６】
図１１は、本発明の実施例２であるプラズマディスプレイ装置の概略構成を示す図である。
【００７７】
図１１に示されるプラズマディスプレイ装置では、図１に示される温度センサ１００に代わり、点灯サスティンパルスカウンタ１２０を設けたものであり、その他の構成及び各種駆動動作については、図１に示されるプラズマディスプレイ装置と同一である。
【００７８】
点灯サスティンパルスカウンタ１２０は、先ず、サブフィールド（ＳＦ）毎に、アドレスドライバ５５によって放電セルＰＣ1,1〜ＰＣn,m各々に印加された画素データパルスの内で、点灯モード（後述する）に対応した画素データパルスの数を計数する。次に、点灯サスティンパルスカウンタ１２０は、各ＳＦ毎に、この点灯モードに対応した画素データパルスの数と、Ｘ電極ドライバ５１及びＹ電極ドライバ５３によって一対の行電極Ｘ及びＹに繰り返し印加されたサスティンパルスの数と、を乗算し、その乗算結果を累算して行く。尚、かかる乗算結果は、プラズマディスプレイ装置の電源遮断後も保持され、次回の電源投入時において点灯サスティンパルスカウンタ１２０の初期値となる。すなわち、点灯サスティンパルスカウンタ１２０は、工場出荷時から現時点までに各放電セルＰＣに繰り返し印加されたサスティンパルスの内で、点灯モードの状態にある放電セルＰＣに印加されたサスティンパルス、つまり実際のサスティン放電に寄与することになるサスティンパルスのみを対象としてその累積印加回数（以下、点灯サスティンパルス累積数と称する）を計数するのである。点灯サスティンパルスカウンタ１２０は、かかる点灯サスティンパルス累積数を示す点灯サスティンパルス累積数信号ＳＳを駆動制御回路５６に供給する。
【００７９】
ここで、１フィールド毎の点灯サスティンパルス数を算出方法としては、１フィールド毎の平均輝度レベルＡＰＬ（Average Picture Level）値（％）を求め、この平均輝度レベル値に１フィールド中に印加される全サスティンパルス数を乗算することにより算出することができる。更に、この１フィールド毎の点灯サスティンパルス数を累積加算することにより、点灯サスティンパルス累積数（ＳＳ）を求めることもできる。
【００８０】
駆動制御回路５６は、先ず、点灯サスティンパルス累積数信号ＳＳにて示される点灯サスティンパルス累積数ＳＳが所定回数（ＳＭ）よりも大であるか否かを判定する。
【００８１】
上記点灯サスティンパルス累積数が所定回数よりも大である（ＳＭ＜ＳＳ）と判定された場合、駆動制御回路５６は、上記実施例１の場合と同様な電圧調整(i)及び(ii)のいずれか一方又は両者を行う。
【００８２】
すなわち、駆動制御回路５６は、
(i)第２リセット行程Ｒ２の後半部において行電極Ｘ1〜Ｘnに印加されるベースパルスＢＰ2の電圧の絶対値（正極性の所定の一定電位：Ｖ１）を低減する、及び／又は、
(ii)第２リセット行程Ｒ２の後半部において行電極Ｙ1〜Ｙnに印加される負極性のリセットパルスＲＰ２Y2のピーク電圧（Ｖ２）の絶対値（振幅）を低減する。  なお、上記実施例と同様に、本実施例においては、ベースパルスＢＰ2を正極性とし、リセットパルスＲＰ２Y2を負極性としているので、(i)ベースパルスＢＰ2の電圧を低減し、(ii)リセットパルスＲＰ２Y2の電圧を増加（絶対値を低減）しているが、ベースパルスＢＰ2及びリセットパルスＲＰ２Y2の極性に応じて、ベースパルスＢＰ2の電圧及び／又はリセットパルスＲＰ２Y2の電圧の絶対値を低減するように構成すればよい。
【００８３】
つまり、本実施例におけるプラズマディスプレイ装置では、ＰＤＰ５０におけるサスティン放電の累積回数が所定回数を超えた後は、上記した駆動(i)，(ii)を実施するようにしている。ＰＤＰは長期間の使用による経時変化により放電特性が安定せずに、上記した微弱放電が発生しやすくなる。すなわち、微弱放電が発生しやすい所定の累積サスティンパルス印加後では、第２リセットでのＸ電極−Ｙ電極間の電位差を小さくするように駆動調整を行う。
【００８４】
すると、第２リセット放電時のＸ電極−Ｙ電極間の放電が弱くなり、リセット行程終了時（書込アドレス行程時）に残留するＹ電極側の負極性の壁電荷量、及びＸ電極側の正極性の壁電荷量が、電位差が大きい場合に比べて多くなる。よって、その後の書込アドレス行程にて、上記の微弱放電によって壁電荷が削減される場合であっても、元々の残留壁電荷が多くなるように調整（補償）されるので、Ｙ電極−アドレス電極間及びＸ電極−Ｙ電極間で書込アドレス放電が生起しやすくなり、書込ミスが発生しなくなる。
【００８５】
なお、点灯サスティンパルス累積数ＳＳが所定回数ＳＭを超えた場合、上記駆動(i)及び／又は(ii)における電圧調整は、各電圧を徐々に、又は段階的に変化させるようにしてもよい。上記及び以下の実施例においても、このような制御を同様に実施するようにしてもよい。
【００８６】
次に、本実施例の種々の改変例について説明する。なお、上記した説明と同様な点については説明を省略する。
【００８７】
まず、実施例２の改変例１においては、点灯サスティンパルス累積数が所定回数を超えた場合（ＳＭ＜ＳＳ）、駆動制御回路５６は、上記した調整(i)及び／又は(ii)に加えて、上記実施例１の場合と同様な調整(iii)を行う。
【００８８】
すなわち、駆動制御回路５６は、
(iii)サブフィールドＳＦ２の第２リセット行程Ｒ２の前半部において行電極Ｙ1〜Ｙnに印加されるリセットパルスＲＰ２Y1のパルス波高値（Ｖ３）の絶対値（振幅）を増加させる。
【００８９】
なお、調整(i)〜(iii)は上記実施例１の場合と同様であり、(i)〜(iii)の調整を全て行うことが好ましい点も同様である。
【００９０】
本改変例においては、微弱放電が発生しやすい所定の累積サスティンパルス印加後では、第１リセットパルスの電圧（Ｖ３）の絶対値を大きくしている。なお、上記においては、第１リセットパルスＲＰ２Y1を正極性としているので、当該電圧（Ｖ３）を増大させている。
【００９１】
すると、第１リセット放電時のＹ電極−アドレス電極間の放電が強くなり、リセット行程終了時（書込アドレス行程時）に残留するＹ電極側の負極性の壁電荷量が多くなる。よって、長期間の使用により微弱放電によって壁電荷が低減する場合であっても、更に元々の残留壁電荷が多くなるように調整（補償）されるので、その後の書込アドレス行程にて、Ｙ電極−アドレス電極間及びＸ電極−Ｙ電極間で書込アドレス放電が生起しやすくなり、書込ミスが発生しなくなる。  次に、さらに実施例２の改変例２について説明する。当該改変例２においては、点灯サスティンパルス累積数が所定回数を超えた場合（ＳＭ＜ＳＳ）、上記した調整(i)，(ii)，(iii)のうちの少なくともいずれか１に加えて、以下の調整(iv)が行われる。なお、(i)及び／又は(ii)の調整に加えて、調整(iv)を行うことが好ましい。なお、これらの調整(i)〜(iv)は上記実施例１の場合と同様である。
【００９２】
すなわち、駆動制御回路５６は、
(iv)サブフィールドＳＦ２の第２選択書込アドレス行程Ｗ２Wにおいて行電極Ｙ1〜Ｙn各々に順次択一的に印加される書込走査パルスＳＰWの波高値（Ｖ４）を大きくする。なお、本実施例においては、書込走査パルスＳＰWを負極性のピーク電位を有するパルスとしているので、書込走査パルスＳＰWの当該電圧（Ｖ４）を低減する。
【００９３】
つまり、本改変例においては、微弱放電が発生しやすい長期間の使用後において書込走査パルスＳＰWの波高値を大きくしている。このようにすると、書込アドレス行程時のＹ電極−アドレス電極間及びＸ電極−Ｙ電極間の電位差が大となり、アドレス放電が生起しやすくなる。よって、この書込アドレス行程にて、長期間の使用により微弱放電によって壁電荷が低減する場合であっても、更に元々の残留壁電荷が多くなるように調整（補償）されるので、その後の書込アドレス行程にて、Ｙ電極−アドレス電極間及びＸ電極−Ｙ電極間で書込アドレス放電が生起しやすくなり、書込ミスが発生しなくなる。
【００９４】
次に、さらに実施例２の改変例３について説明する。当該改変例２においては、点灯サスティンパルス累積数が所定回数を超えた場合（ＳＭ＜ＳＳ）、上記した電圧調整(i)〜(iv)のうちの少なくともいずれか１に加えて、以下の調整(v)が行われる。なお、(i)及び／又は(ii)の調整に加えて、調整(v)を行うことが好ましい。なお、これらの調整(i)〜(v)は上記実施例１の場合と同様である。
【００９５】
すなわち、駆動制御回路５６は、
(v)サブフィールドＳＦ２の第２選択書込アドレス行程Ｗ２Wの期間長Ｌ（図１０参照）を短くする。この場合、例えば、書込走査パルスＳＰWのスキャンレートを速くすることによって、当該期間長Ｌを短縮する。なお、期間長Ｌの短縮に応じた時間は消去行程Ｅの後（最終サブフィールドの後）に割り当てればよい。  あるいは、期間長Ｌは、例えば、書込走査パルスＳＰW及びこれに同期するアドレスパルスの幅を短くすることによって短縮するようにしてもよい。この場合、スキャン順が早いパルスほどパルス幅を短くするようにしてもよい。
【００９６】
つまり、本改変例においては、微弱放電が発生しやすい長期間の使用後において、書込アドレス行程の時間（スキャンレート）を短くしている。前述のように、微弱放電はアドレス期間中において継続して発生するので、走査順が遅い走査ラインほど、アドレス放電が生起し難くなる。よって、この微弱放電によって必要な壁電荷が削減されてしまう前に全ラインのスキャンを終了するように、スキャンレートを短くしている。このようにすると、悪環境下であっても、実施例１よりも更に、Ｙ電極−アドレス電極間及びＸ電極−Ｙ電極間で書込アドレス放電が生起しやすくなり、書込ミスが発生しなくなる。
【実施例３】
【００９７】
図１２は、本発明の実施例３であるプラズマディスプレイ装置の概略構成を示す図である。
【００９８】
図１２に示されるプラズマディスプレイ装置では、図１１に示される点灯サスティンパルスカウンタ１２０に代わり、累積使用時間タイマ１４０を設けたものであり、その他の構成及び各種駆動動作については、図１１に示されるプラズマディスプレイ装置と同一である。
【００９９】
累積使用時間タイマ１４０は、プラズマディスプレイ装置における工場出荷後の最初の電源投入に応じて時間計測を開始し、電源遮断に応じて時間計測動作を停止する。この際、累積使用時間タイマ１４０は、電源遮断時点での経過時間を、次の電源投入時における初期値として内蔵レジスタ（図示せぬ）に記憶させる。つまり、累積使用時間タイマ１４０は、次回の電源投入に応じて、この内蔵レジスタに記憶されている初期値から経過時間の計数を開始することにより、工場出荷後からの累積使用時間を計数するのである。この際、累積使用時間タイマ１４０は、現時点での累積使用時間を、上記点灯サスティンパルス累積数と見なして、この点灯サスティンパルス累積数を表す点灯サスティンパルス累積数信号ＳＳを駆動制御回路５６に供給する。
【０１００】
従って、図１２に示されるプラズマディスプレイ装置によれば、工場出荷後からの累積使用時間に応じて、上記実施例１及び２、及びこれらの改変例と同様な駆動制御が行われる。
【０１０１】
より具体的には、駆動制御回路５６は、先ず、上記累積使用時間（ＵＴ）が所定時間（ＵＭ）よりも大であるか否かを判定する。当該累積使用時間が所定時間を超えた場合（ＵＭ＜ＵＴ）には、駆動制御回路５６は、上記実施例１及び２の場合と同様な調整(i)及び／又は(ii)を行う。さらに、上記実施例１及び２の場合と同様に、調整(iii)〜(v)を行うようにしてもよい。
【０１０２】
このように、調整(i)〜(v)を行った場合の効果は、上記実施例１及び２の場合と同様である。
【０１０３】
以上、詳細に説明したように、本発明においては、ＰＤＰの温度が所定の温度範囲外（高温又は低温）になった場合や、ＰＤＰの使用時間が所定時間を超えた場合などの微弱放電が発生しやすい状況下において、行電極（Ｘ電極−Ｙ電極）間の電位差の最大値を減少させる。これにより、リセット行程終了時（書込アドレス行程時）に残留するＹ電極側の壁電荷及びこれと反対極性のＸ電極側の壁電荷の量がそれぞれ大きくなり、書込アドレス放電が生起しやすくなるので、書込ミスの発生を効果的に防止し得るのである。
【図面の簡単な説明】
【０１０４】
【図１】本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
【図２】表示面側から眺めたＰＤＰの内部構造を模式的に示す正面図である。
【図３】図２に示されるＶ−Ｖ線上での断面を示す図である。
【図４】図２に示されるＷ−Ｗ線上での断面を示す図である。
【図５】蛍光体層１７内に含まれるＭｇＯ結晶体を模式的に表す図である。
【図６】酸化マグネシウム層のみにＣＬ発光ＭｇＯ結晶体を含ませた従来のＰＤＰにおいて生起される列側陰極放電の強度の推移を表す図である。
【図７】酸化マグネシウム層及び蛍光体層の双方にＣＬ発光ＭｇＯ結晶体を含ませたＰＤＰにおいて生起される列側陰極放電の強度の推移を表す図である。
【図８】図１に示されるプラズマディスプレイ装置における各階調毎の発光パターンの一例を示す図である。
【図９】図１に示されるプラズマディスプレイ装置において採用される発光駆動シーケンスの一例を示す図である。
【図１０】図９に示される発光駆動シーケンスに従ってＰＤＰ５０に印加される各種駆動パルスを示す図である。
【図１１】本発明の実施例２に係るプラズマディスプレイ装置の概略構成を示す図である。
【図１２】本発明の実施例３に係るプラズマディスプレイ装置の概略構成を示す図である。
【符号の説明】
【０１０５】
１３          酸化マグネシウム層
１７          蛍光体層
５０          ＰＤＰ
５１          Ｘ電極ドライバ
５３          Ｙ電極ドライバ
５５          アドレスドライバ
５６          駆動制御回路
１２０        点灯サスティンパルスカウンタ
１４０        累積使用時間タイマ
【図１】
2009205081.tif 000003
【図２】
2009205081.tif 000004
【図３】
2009205081.tif 000005
【図４】
2009205081.tif 000006
【図５】
2009205081.tif 000007
【図６】
2009205081.tif 000008
【図７】
2009205081.tif 000009
【図８】
2009205081.tif 000010
【図９】
2009205081.tif 000011
【図１０】
2009205081.tif 000012
【図１１】
2009205081.tif 000013
【図１２】
2009205081.tif 000014