(57)【要約】【課題】ＥＤＣ回路を有する光受信器及び光受信器の制御方法において、この光受信器を停止させることなくＥＤＣ回路の補償係数の調整を可能にすること。【解決手段】コントローラ１０は、ＣＤＲ回路８の受ける信号を例えば第１ＥＤＣ回路４ａが出力中であり、且つ、第１ＥＤＣ回路４ａからの第１差分信号Ｋ２の表す差分が所定の基準差分を上回っている場合に、タップ係数を調整するための調整指示を第２ＥＤＣ回路４ｂに出力し、この指示の出力後に第２ＥＤＣ回路４ｂからの第２差分信号Ｋ４の表す差分が収束すると、ＣＤＲ回路８の受ける信号を出力する一の分散補償回路に第２ＥＤＣ回路４ｂを選択し、セレクタ６は、ＥＤＣ回路の切り替え指示がコントローラ１０から出力されると再生クロック信号に同期して切り替えを行う。【選択図】図１
2009117921.tif 000002
【特許請求の範囲】
【請求項１】
光信号を電気信号に変換する光受信部と、
前記光受信部から前記電気信号を受ける第１および第２の分散補償回路であって、該分散補償回路のそれぞれは、前記光信号の分散を補償するトランスバーサルフィルタを有し、該トランスバーサルフィルタの複数のタップのそれぞれはその補償係数を調整可能に構成されており、
前記第１もしくは第２の分散補償回路の出力のいずれか一方を選択するセレクタと、
前記セレクタの出力を受けるクロックデータリカバリ回路と、
前記第１及び第２の分散補償回路のうち何れの出力信号を前記クロックデータリカバリ回路に提供するのかを決定するコントローラと
を備え、
前記第１及び第２の分散補償回路は、前記補償係数の調整により低減可能な前記出力信号の差分を表す差分信号を前記コントローラに出力し、
前記コントローラは、前記第１の分散補償回路の出力信号が前記クロックデータリカバリ回路に提供され、且つ該第１の分散補償回路の出力信号の差分が所定の基準差分を上回っている場合に、前記第２の分散補償回路の前記補償係数を前記第２の分散補償回路の出力信号が所定の基準差分以下となる様に調整し、該第２の分散補償回路の出力信号を前記クロックデータリカバリ回路に提供することを特徴とする光受信器。
【請求項２】
光伝送路からの光信号を受け電気信号を出力する光受信部と、
前記光受信部の出力を受け前記光信号に含まれる前記光伝送路の分散成分の影響を緩和し、そのタップ係数が調整可能に構成されているトランスバーサルフィルタを有する二つの分散補償回路と、
前記二つの分散補償回路の出力を選択するセレクタと
を含む光受信器の制御方法であって、
前記二つの分散補償回路のうち一方の分散補償回路の出力のアナログ成分とこのアナログ成分に基づくデジタル量との差分が所定量を超えた時、該二つの分散補償回路のうち他方の分散補償回路の前記差分が前記所定量以下となる様に前記他方の分散補償回路のトランスバーサルフィルタのタップ係数を調整し、
前記他方の分散補償回路の前記差分が前記所定量以下となった後に前記他方の分散補償回路を選択する、光受信器の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光受信器、及び、光受信器の制御方法に関する。
【背景技術】
【０００２】
近年、マルチモードファイバ内のモード間の伝搬遅延時間の補正を目的として、電子式分散補償（ＥＤＣ：Electrical Dispersion Compensator）回路と称する装置が開発されている。このようなＥＤＣ回路の一例が特許文献１に開示されている。特許文献１に記載の光信号受信処理回路は、光信号から光電変換された電気信号を順次遅延して並列に出力する遅延手段と、遅延手段から入力される複数の信号にそれぞれ係数を乗算する複数の係数器と、これらの複数の係数器の出力信号を加算して出力する加算器と、加算器からの出力信号に基づいて係数器で用いる係数を算出する演算部とを有するトランスバーサルフィルタを備える。
【特許文献１】特開平０８−１６３０２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ＥＤＣ回路で用いる補償係数の最適値は、伝送線路の経年変化や状態変化（ファイバの曲げの状態等）に応じて異なる。このため、ＥＤＣ回路は、補償係数を最適値に保つための制御を行う。しかし、伝送線路の変化の状態によっては、このような制御によっても補償係数は最適値に至らずに、ビットエラーの発生等を招く場合がある。このような場合、補償係数をリセットして改めて設定し直すという対処法が考えられるが、補償係数をリセットするには、光信号受信処理回路を一旦停止させる必要がある。そこで本発明の目的は、ＥＤＣ回路を有する光受信器及び光受信器の制御方法において、この光受信器を停止させることなくＥＤＣ回路の補償係数の調整を可能にすることである。
【課題を解決するための手段】
【０００４】
本発明は、光信号を電気信号に変換する光受信部と、第１及び第２の分散補償回路であって、それぞれは、前記光信号の分散を補償するように前記電気信号を処理するトランスバーサルフィルタを有しており該トランスバーサルフィルタの複数のタップのそれぞれに用いられる複数の補償係数を調整可能に構成されており、前記第１及び第２の分散補償回路の出力信号のうち何れか一方を選択するセレクタと、このセレクタで先端された一方の出力信号を受け、該信号中のクロック成分、およびデータ成分を再生するクロックデータリカバリ回路と、前記第１及び第２の分散補償回路のどちらの出力信号を選択するかを決定するコントローラとを備え、前記第１及び第２の分散補償回路は、前記出力信号と該出力信号のアナログ成分とデジタル量との差分を前記コントローラに出力し、前記コントローラは、前記第１の分散補償回路の出力が選択されており且つ該第１の分散補償回路の出力信号の前記差分が所定の基準差分量を上回っている場合に、前記第２の分散補償回路の補償係数を調整するための調整信号を前記第２の分散補償回路に出力し、前記第２の分散補償回路の出力信号の前記差分量が前記所定の基準差分量以下になると、前記第１の分散補償回路の出力信号に替えて前記第２の分散補償回路の出力信号を前記クロックデータリカバリ回路に提供することを特徴とする。本発明においては、前記第１の出力信号と第２の出力信号の切り替えを、クロックデータリカバリ回路からの再生クロック信号に同期して行うことも可能である。
【０００５】
また、本発明は、光伝送路からの光信号を受け電気信号を出力する光受信部と、前記光受信部の出力を受け前記光信号に含まれる前記光伝送路の分散成分の影響を緩和し、そのタップ係数が調整可能に構成されているトランスバーサルフィルタを有する二つの分散補償回路と、前記二つの分散補償回路の出力を選択するセレクタとを含む光受信器の制御方法であって、前記二つの分散補償回路のうち一方の分散補償回路の出力のアナログ成分とこのアナログ成分に基づくデジタル量との差分が所定量を超えた時、該二つの分散補償回路のうち他方の分散補償回路の前記差分が前記所定量以下となる様に前記他方の分散補償回路のトランスバーサルフィルタのタップ係数を調整し、前記他方の分散補償回路の前記差分が前記所定量以下となった後に前記他方の分散補償回路を選択することを特徴とする。
【０００６】
このように、本発明に係る光受信器は、第１及び第２のＥＤＣ回路を備える。たとえば第１のＥＤＣ回路からの信号がセレクタを介してクロックデータリカバリ回路に出力されている時にこの信号のアナログ再生波形と、このアナログ再生波形に基づくデジタル波形との差分が所定基準差分量を上回った場合に、第１のＥＤＣ回路からの信号の出力を停止させることなく第２のＥＤＣ回路を調整できる。そして、この調整後に、第２のＥＤＣ回路からの信号がクロックデータリカバリ回路に出力されるように切り替えが行われる。従って、クロックデータリカバリ回路への電気信号、すなわち、光受信器からの電気信号の出力を停止することなく、ＥＤＣ回路の調整が可能となる。また、セレクタによるＥＤＣ回路の切り替えは、クロックデータリカバリ回路からの再生クロック信号に同期して行われる場合、切り替え時のデータエラーが回避できる。
【発明の効果】
【０００７】
本発明によれば、ＥＤＣ回路を有する光受信器及び光受信器の制御方法において、この光受信器を停止させることなくＥＤＣ回路の補償係数の調整が可能となる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照して、本発明に係る好適な実施形態について詳細に説明する。なお、図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。図１は、実施形態に係る光受信器１の構成を示す図である。光受信器１は、光受信部２、第１ＥＤＣ回路４ａ、第２ＥＤＣ回路４ｂ、セレクタ６、ＣＤＲ回路８（CDR：Clock Data Recovery）およびコントローラ１０を備える。光受信部２は、光伝送路である光ファイバＦからの光信号を受けて光電変換して電気信号に変換し、この電気信号を第１ＥＤＣ回路４ａ及び第２ＥＤＣ回路４ｂに出力する。光受信部２は、第１ＥＤＣ回路４ａ及び第２ＥＤＣ回路４ｂに対しこの電気信号を出力していない場合に、この旨を示すＬＯＳ信号Ｋ１をコントローラ１０に出力する。
【０００９】
第１ＥＤＣ回路４ａ及び第２ＥＤＣ回路４ｂは、その入力が光受信部２に、その出力がセレクタ６にそれぞれ接続されている。第１ＥＤＣ回路４ａ及び第２ＥＤＣ回路４ｂは、光受信部２から電気信号を受け、光受信部２の受けた光信号に含まれる光ファイバＦの分散成分の影響を緩和し、第１ＥＤＣ回路４ａ及び第２ＥＤＣ回路４ｂのタップ係数が調整可能に構成されているトランスバーサルフィルタを有する。
【００１０】
第１ＥＤＣ回路４ａは、光受信部２に入力される光信号の分散を補償するように光受信部２から入力される電気信号を処理（波形の整形処理）し、この処理後の電気信号をセレクタ６に出力する電子式分散補償回路である。第１ＥＤＣ回路４ａは、第１差分信号Ｋ２をコントローラ１０に送信する。第１差分信号Ｋ２は、第１ＥＤＣ回路４ａがセレクタ６に出力する出力信号のにおいて、そのアナログ再生波形と、このアナログ再生波形に基づくデジタル波形との差分を表しておりタップ係数（補償係数）の調整に用いられる。ここで、出力信号中の差分量は、タップ係数の調整によって低減可能である。タップ係数とは、図２に示すタップ係数ｃ０〜タップ係数ｃｍ及びタップ係数ｄ０〜タップ係数ｄｎである。第１差分信号Ｋ２の示す差分は、第１ＥＤＣ回路４ａの出力信号の差分を表しており、第１の差分という。第１ＥＤＣ回路４ａは、コントローラ１０から第１リセット信号Ｋ３を受けると、タップ係数をリセット（ゼロ値に設定）する。第１ＥＤＣ回路４ａは、第１リセット信号Ｋ３の入力が停止する（タップ係数の調整を指示するための調整信号が出力される）と、タップ係数の調整を開始する。
【００１１】
第２ＥＤＣ回路４ｂは第１ＥＤＣ回路４ａと同様の構成を有する電子式分散補償回路である。第２ＥＤＣ回路４ｂは、光受信部２に入力される光信号の分散を補償するように光受信部２から入力される電気信号を処理（波形の整形処理）し、この処理後の電気信号をセレクタ６に出力する。第２ＥＤＣ回路４ｂは、第２差分信号Ｋ４をコントローラ１０に送信する。第２差分信号Ｋ４は、第２ＥＤＣ回路４ｂからセレクタ６に出力する出力信号の差分を表しておりタップ係数の調整に用いられる。第２差分信号Ｋ４の示す差分は、第２ＥＤＣ回路４ｂの出力信号の差分を表しており、第２の差分という。第２ＥＤＣ回路４ｂは、コントローラ１０から第２リセット信号Ｋ５を受けると、タップ係数をリセットする。第２ＥＤＣ回路４ｂは、第２リセット信号Ｋ５の入力が停止する（タップ係数の調整を指示するための調整信号が出力される）と、タップ係数の調整を開始する。
【００１２】
セレクタ６は、第１ＥＤＣ回路４ａ及び第２ＥＤＣ回路４ｂとＣＤＲ回路８とに接続されている。セレクタ６は、第１ＥＤＣ回路４ａ及び第２ＥＤＣ回路４ｂから出力信号をそれぞれ受け、これらの出力信号のうち何れか一方を選択して、この選択した方の信号をＣＤＲ回路８に提供する。セレクタ６は、コントローラ１０からの選択信号Ｋ６に応じて、ＣＤＲ回路８の受ける信号を出力する一のＥＤＣ回路を、第１ＥＤＣ回路４ａから第２ＥＤＣ回路４ｂに切り替える、又は、第２ＥＤＣ回路４ｂから第１ＥＤＣ回路４ａに切り替える。セレクタ６は、ＣＤＲ回路８から再生クロック信号Ｋ７を受けており、選択信号Ｋ６の入力に応じて再生クロック信号Ｋ７に同期してこの切り替えを行うこともできる。
【００１３】
ＣＤＲ回路８は、セレクタ６の出力を受ける（第１ＥＤＣ回路４ａ及び第２ＥＤＣ回路４ｂのうち一方の出力信号を受ける）クロックデータリカバリ回路である。ＣＤＲ回路８は、再生クロック信号Ｋ７をセレクタ６に出力する。
【００１４】
コントローラ１０は、ＣＰＵ、ＲＯＭ及びＲＡＭ等を有しており、ＲＯＭ等のメモリに格納されている各種プログラム（例えば、図３のフローチャートに示す処理を行うためのプログラム）をＣＰＵが実行することにより、第１ＥＤＣ回路４ａ、第２ＥＤＣ回路４ｂ及びセレクタ６を制御する。コントローラ１０は、第１ＥＤＣ回路４ａ及び第２ＥＤＣ回路４ｂのうち何れの出力信号をＣＤＲ回路８に提供するのかを決定（選択）し、この決定結果（選択結果）を示す信号（選択信号Ｋ６）をセレクタ６に送信する。
【００１５】
コントローラ１０は、例えば第１ＥＤＣ回路４ａの出力信号がセレクタ６を介してＣＤＲ回路８に提供されており且つこの第１ＥＤＣ回路４ａからの第１差分信号Ｋ２の表す差分が所定の基準差分Ｋ８を上回っている場合に、第２ＥＤＣ回路４ｂに対する第１リセット信号Ｋ３の出力を停止（タップ係数の調整を指示するための調整信号を第２ＥＤＣ回路４ｂに出力）する。そして、コントローラ１０は、この第１リセット信号Ｋ３の出力停止後（タップ係数の調整を指示するための調整信号を出力した後）に第２ＥＤＣ回路４ｂからの第２差分信号Ｋ４の表す差分が所定の基準差分（基準差分Ｋ８）以下となる様に調整し、第２差分信号Ｋ４が収束すると、第２ＥＤＣ回路４ｂの出力信号をＣＤＲ回路８に提供する旨の選択信号Ｋ６をセレクタ６に送信する。ここで、基準差分Ｋ８のデータは、コントローラ１０のＲＯＭ等のメモリに格納される。
【００１６】
図２は、第１ＥＤＣ回路４ａの構成を示す図である。なお、第２ＥＤＣ回路４ｂは第１ＥＤＣ回路４ａと同様の構成を有するので、ここでは第１ＥＤＣ回路４ａについて説明する。第１ＥＤＣ回路４ａは、トランスバーサルフィルタ４０及びタップ係数設定回路４８を有する。トランスバーサルフィルタ４０は、ＦＦＥ部４１（FFE：Feed Forward Equalizer）、ＤＦＥ部４２（DFE：Decision Feed-back Equalizer）、ｓｕｍ回路４４及びｓｌｉｃｅｒ４６を有する。トランスバーサルフィルタ４０は、光受信部２に入力される光信号の分散を補償するように、光受信部２からの電気信号を電気的に補償する処理（波形の整形処理）を行う。トランスバーサルフィルタ４０は、この処理後の信号をセレクタ６に出力する。
【００１７】
ＦＦＥ部４１は、遅延回路ＴＣ１〜遅延回路ＴＣｍ（ｍは１以上の整数）と、乗算器Ｃ０〜乗算器Ｃｍとを有しており、これらは、複数のタップＰＣ０〜タップＰＣｍを構成する。ＤＦＥ部４２は、遅延回路ＴＤ０〜遅延回路ＴＤｎ（ｎは１以上の整数）と、乗算器Ｄ０〜乗算器Ｄｎとを有しており、これらは、複数のタップＰＤ０〜タップＰＤｎを構成する。
【００１８】
タップＰＣ０は、乗算器Ｃ０を含む。タップＰＣｋ（ｋは１〜ｍの整数）は、遅延回路ＴＣｋと乗算器Ｃｋとを含み、タップＰＤｊ（ｊは０〜ｎの整数）は、遅延回路ＴＤｊと乗算器Ｄｊとを含む。
【００１９】
遅延回路ＴＣｋは、入力された信号を１ｂｉｔ分だけ遅延して、乗算器Ｃｋと後段の遅延回路ＴＣ（ｋ＋１）とに出力し、遅延回路ＴＤｊは、入力された信号を１ｂｉｔ分だけ遅延して、乗算器Ｄｊと後段の遅延回路ＴＤ（ｊ＋１）とに出力する。例えば、遅延回路Ｔｃ１（ｋ＝１の場合）は、光受信部２から入力された信号を１ｂｉｔ分だけ遅延して、乗算器Ｃ１と後段の遅延回路Ｔｃ２とに出力し、遅延回路ＴＤ０（ｊ＝０の場合）は、ｓｌｉｃｅｒ４６から入力された信号を１ｂｉｔ分だけ遅延して、乗算器Ｄ０と後段の遅延回路ＴＤ１とに出力する。
【００２０】
乗算器Ｃ０は、光受信部２から入力された信号にタップ係数ｃ０を乗じてｓｕｍ回路４４に出力する。乗算器Ｃｋは、遅延回路Ｔｃｋから入力された信号にタップ係数ｃｋを乗じてｓｕｍ回路４４に出力する。乗算器Ｄｊは、遅延回路Ｔｄｊから入力された信号にタップ係数ｄｊを乗じてｓｕｍ回路４４に出力する。
【００２１】
ｓｕｍ回路４４は、乗算器Ｃ０〜乗算器Ｃｍからそれぞれ入力された信号を総和し、乗算器Ｄ０〜乗算器Ｄｎからそれぞれ入力された信号を総和してセレクタ６に出力する。ｓｌｉｃｅｒ４６は、ｓｕｍ回路４４から入力される信号に基づいて“１”又は“０”の判定を行い、この判定結果（“１”又は“０”）を示す信号を遅延回路ＴＤ０に出力する。ｓｌｉｃｅｒ４６に入力される信号とｓｌｉｃｅｒ４６から出力される信号との差分を示す第１差分信号Ｋ２（第２ＥＤＣ回路４ｂの場合は第２差分信号Ｋ４であり以下同様）は、ｓｕｍ回路４４の出力信号（すなわち、第１ＥＤＣ回路４ａの出力信号）において、再生されたアナログ信号（ｓｕｍ）とこのアナログ信号に基づくデジタル信号との差分を示しており、タップ係数設定回路４８とコントローラ１０とに出力される。
【００２２】
タップ係数設定回路４８は、第１差分信号Ｋ２に基づいて、ｓｌｉｃｅｒ４６に入力される信号とｓｌｉｃｅｒ４６から出力される信号との差分を低減してこれが所定量の基準差分以下となるようにタップ係数ｃ０〜タップ係数ｃｍ及びタップ係数ｄ０〜タップ係数ｄｎを調整する。第１差分信号Ｋ２の示す差分が収束すると、タップ係数ｃ０〜タップ係数ｃｍ及びタップ係数ｄ０〜タップ係数ｄｎも収束する。タップ係数設定回路４８は、この調整結果を乗算器Ｃ０〜乗算器Ｃｍ及び乗算器Ｄ０〜乗算器Ｄｎに送信する。乗算器Ｃ０〜乗算器Ｃｍ及び乗算器Ｄ０〜乗算器Ｄｎは、このタップ係数設定回路４８による調整結果に基づいて、タップ係数ｃ０〜タップ係数ｃｍ及びタップ係数ｄ０〜タップ係数ｄｎを設定する。これにより、トランスバーサルフィルタ４０は、光受信部２の出力信号に対して最適な波形整形（電気的な分散補償）が行える。
【００２３】
タップ係数設定回路４８は、第１リセット信号Ｋ３（第２ＥＤＣ回路４ｂの場合は第２リセット信号Ｋ５であり以下同様）が入力されると、タップ係数ｃ０〜タップ係数ｃｍ及びタップ係数ｄ０〜タップ係数ｄｎがリセット（ゼロ値に設置）される。タップ係数設定回路４８は、第１リセット信号Ｋ３の入力が停止している場合に（タップ係数の調整を指示するための調整信号が入力された場合に）、タップ係数ｃ０〜タップ係数ｃｍ及びタップ係数ｄ０〜タップ係数ｄｎの調整を行う。
【００２４】
次に、図３を参照して光受信器１の動作を説明する。まず、光受信部２は、光信号の入力停止等により、光信号に応じた電気信号の第１ＥＤＣ回路４ａ及び第２ＥＤＣ回路４ｂへの出力を停止しているとする。光受信部２は、電気信号の出力停止を示すＬＯＳ信号Ｋ１をコントローラ１０に出力している。そして、ステップＳ１において、ＬＯＳ信号Ｋ１の入力を受けているコントローラ１０は、第１リセット信号Ｋ３及び第２リセット信号Ｋ５を第１ＥＤＣ回路４ａ及び第２ＥＤＣ回路４ｂにそれぞれ出力する（ステップＳ１）。ステップＳ１の後、ステップＳ２において、コントローラ１０は、ＬＯＳ信号Ｋ１の入力が停止したか否か、すなわち、光受信部２から第１ＥＤＣ回路４ａ及び第２ＥＤＣ回路４ｂに電気信号が出力されたか否かを監視する（ステップＳ２）。コントローラ１０は、ＬＯＳ信号Ｋ１の入力が停止したと判定すると（ステップＳ２；Ｙｅｓ）、ステップＳ３に移行する。
【００２５】
ステップＳ３において、コントローラ１０は、第１ＥＤＣ回路４ａ及び第２ＥＤＣ回路４ｂの一方であって例えば第１ＥＤＣ回路４ａに対する第１リセット信号Ｋ３の出力を停止する（ステップＳ３）。第１ＥＤＣ回路４ａのタップ係数設定回路４８は、第１リセット信号Ｋ３の入力が停止すると（タップ係数の調整を指示するための調整信号がコントローラ１０から入力されると）、第１差分信号Ｋ２を用いてタップ係数ｃ０〜タップ係数ｃｍ及びタップ係数ｄ０〜タップ係数ｄｎの調整を開始する。この後、ステップＳ４において、コントローラ１０は、第１ＥＤＣ回路４ａからの第１差分信号Ｋ２の示す第１の差分が所定の揺れ幅内に収まって収束したか否か、たとえば、第１の差分が所定の基準差分以下となって収束したか否かを監視する（ステップＳ４）。
【００２６】
コントローラ１０は、第１の差分が収束したと判定すると（ステップＳ４；Ｙｅｓ）、第１ＥＤＣ回路４ａのタップ係数ｃ０〜タップ係数ｃｍ及びタップ係数ｄ０〜タップ係数ｄｎに対する調整が終了し、ステップＳ５に移行する。ステップＳ５において、コントローラ１０は、基準差分Ｋ８を収束後の第１の差分（又は、この第１の差分よりも所定値だけ大きい差分）に設定してメモリに格納し、第１ＥＤＣ回路４ａの出力信号をＣＤＲ回路８に出力するよう指示する（第１ＥＤＣ回路４ａの出力信号を選択し、この選択結果を示す信号）選択信号Ｋ６をセレクタ６に出力する（ステップＳ５）。ステップＳ５の後、ステップＳ６において、コントローラ１０は、第２リセット信号Ｋ５を第２ＥＤＣ回路４ｂに出力していない場合には、第２リセット信号Ｋ５を第２ＥＤＣ回路４ｂに出力し、この第２リセット信号Ｋ５の出力を継続する（ステップＳ６）。
【００２７】
ステップＳ６の後、ステップＳ７において、コントローラ１０は、ＬＯＳ信号Ｋ１が入力されたか否かを判定する（ステップＳ７）。コントローラ１０は、ＬＯＳ信号Ｋ１が入力されたと判定すると（ステップＳ７；Ｙｅｓ）、ステップＳ１に移行し、ＬＯＳ信号Ｋ１が入力されていないと判定すると（ステップＳ７；Ｎｏ）、ステップＳ８に移行する。ステップＳ８において、コントローラ１０は、第１差分信号Ｋ２の示す第１の差分を監視し、第１の差分がステップＳ５において設定した基準差分Ｋ８を上回っているか否かを判定する（ステップＳ８）。コントローラ１０は、第１の差分が基準差分Ｋ８を上回っていないと判定した場合（ステップＳ８；Ｎｏ）、ステップＳ７に移行し、第１の差分が基準差分Ｋ８を上回っていると判定した場合（ステップＳ８；Ｙｅｓ）、ステップＳ９に移行する。
【００２８】
ステップＳ９において、コントローラ１０は、第２ＥＤＣ回路４ｂに対する第２リセット信号Ｋ５の出力を停止する（ステップＳ９）。第２ＥＤＣ回路４ｂのタップ係数設定回路４８は、第２リセット信号Ｋ５の入力が停止すると（タップ係数の調整を指示するための調整信号がコントローラ１０から入力されると）、第２差分信号Ｋ４を用いてタップ係数ｃ０〜タップ係数ｃｍ及びタップ係数ｄ０〜タップ係数ｄｎの調整を開始する。この後、ステップＳ１０において、コントローラ１０は、第２ＥＤＣ回路４ｂからの第２差分信号Ｋ４の示す第２の差分が所定の揺れ幅内に収まって収束したか否か、すなわち、第２の差分が基準差分Ｋ８以下となって収束したか否かを監視する（ステップＳ１０）。
【００２９】
コントローラ１０は、第２の差分が収束したと判定すると（ステップＳ１０；Ｙｅｓ）、第２ＥＤＣ回路４ｂのタップ係数ｃ０〜タップ係数ｃｍ及びタップ係数ｄ０〜タップ係数ｄｎに対する調整が終了し、ステップＳ１１に移行する。ステップＳ１１において、コントローラ１０は、基準差分Ｋ８を、ステップＳ５において設定した第１の差分に替えて収束後の第２の差分（又は、この第２の差分よりも所定値だけ大きい差分）に設定し直してメモリに格納し、第２ＥＤＣ回路４ｂの出力信号を第１ＥＤＣ回路４ａに替えてＣＤＲ回路８に出力するよう指示する（第２ＥＤＣ回路４ｂの出力信号を選択し、この選択結果を示す信号）選択信号Ｋ６をセレクタ６に出力する（ステップＳ１１）。ステップＳ１１の後、ステップＳ１２において、コントローラ１０は、第１リセット信号Ｋ３を第１ＥＤＣ回路４ａに出力し、この第１リセット信号Ｋ３の出力を継続する（ステップＳ１２）。
【００３０】
ステップＳ１２の後、ステップＳ１３において、コントローラ１０は、ＬＯＳ信号Ｋ１が入力されたか否かを判定する（ステップＳ１３）。コントローラ１０は、ＬＯＳ信号Ｋ１が入力されたと判定すると（ステップＳ１３；Ｙｅｓ）、ステップＳ１に移行し、ＬＯＳ信号Ｋ１が入力されていないと判定すると（ステップＳ１３；Ｎｏ）、ステップＳ１４に移行する。ステップＳ１４において、コントローラ１０は、第２差分信号Ｋ４の示す第２の差分を監視し、第２の差分がステップＳ１１において設定した基準差分Ｋ８を上回っているか否か否かを判定する（ステップＳ１４）。コントローラ１０は、第２の差分が基準差分Ｋ８を上回っていないと判定した場合（ステップＳ１４；Ｎｏ）、ステップＳ１３に移行し、第２の差分が基準差分Ｋ８を上回っていると判定した場合（ステップＳ１４；Ｙｅｓ）、ステップＳ３に移行する。
【００３１】
以上説明したように、光受信器１は、二つのＥＤＣ回路、第１ＥＤＣ回路４ａ及び第２ＥＤＣ回路４ｂを備える。例えば第１ＥＤＣ回路４ａの出力信号がＣＤＲ回路８に出力されている時にこの信号の差分が基準差分Ｋ８を上回った場合に、第１ＥＤＣ回路４ａからの信号の出力を継続しながら第２ＥＤＣ回路４ｂのタップ係数を調整できる。そして、この調整後に、第２ＥＤＣ回路４ｂの出力信号がＣＤＲ回路８に入力されるようにＥＤＣ回路の切り替えが行われる。従って、光受信器１を停止させることなく第１ＥＤＣ回路４ａ又は第２ＥＤＣ回路４ｂのタップ係数の調整が可能となる。また、セレクタ６によるＥＤＣ回路の切り替えは、ＣＤＲ回路８からの再生クロック信号Ｋ７に同期して行われるので、切り替え時のデータエラーが回避できる。
【００３２】
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【図面の簡単な説明】
【００３３】
【図１】実施形態に係る光受信器を示す図である。
【図２】実施形態に係る第１ＥＤＣ回路を示す図である。
【図３】実施形態に係る光受信器の動作を説明するためのフローチャートである。
【符号の説明】
【００３４】
Ｆ…光ファイバ、Ｋ１…ＬＯＳ信号、Ｋ２…第１差分信号、Ｋ３…第１リセット信号、Ｋ４…第２差分信号、Ｋ５…第２リセット信号、Ｋ６…選択信号、Ｋ７…再生クロック信号、Ｃ０〜Ｃｍ，Ｄ０〜Ｄｎ…乗算器、ｃ０〜ｃｍ，ｄ０〜ｄｎ…タップ係数、ＴＣ１〜ＴＣｍ，ＴＤ１〜ＴＤｎ…遅延回路、ＰＣ０〜ＰＣｍ，ＰＤ１〜ＰＤｎ…タップ、１…光受信器、１０…コントローラ、２…光受信部、４ａ…第１ＥＤＣ回路、４ｂ…第２ＥＤＣ回路、４０…トランスバーサルフィルタ、４１…ＦＦＥ部、４２…ＤＦＥ部、４４…ｓｕｍ回路、４６…ｓｌｉｃｅｒ、４８…タップ係数設定回路、６…セレクタ、８…ＣＤＲ回路
【図１】
2009117921.tif 000003
【図２】
2009117921.tif 000004
【図３】
2009117921.tif 000005