(57)【要約】【課題】水分遮断を確保しつつ、画素部周辺の周辺回路部における微細トランジスタの閾値経時変動に関する信頼性を損なうことなく、画素部表面の暗電圧を良好に低減する。【解決手段】水素供給源となるパッシベーション膜８が、画素部１１Ａ上と周辺回路部１１Ｂ上とで異なる残留水素量に設定（膜厚および／または膜質、膜質は成膜してからエッチング除去するので画素部１１Ａ上と周辺回路部１１Ｂ上とで一定）されている。これによって、熱をかけるシンター処理で画素部１１Ａと周辺回路部１１Ｂでパッシベーション膜８から半導体表面部への水素供給量を別々に制御できる。【選択図】図１
2009188068.tif 000002
【特許請求の範囲】
【請求項１】
被写体からの画像光を光電変換して撮像する複数の受光部が設けられた画素部の周辺に、微細トランジスタを用いた周辺回路部を有する固体撮像素子において、水素供給源となるパッシベーション膜が、該画素部上と該周辺回路部上とで異なる残留水素量に設定されている固体撮像素子。
【請求項２】
前記異なる残留水素量は、前記パッシベーション膜の成膜条件により、前記画素部上と前記周辺回路部上とで異なっている請求項１に記載の固体撮像素子。
【請求項３】
前記パッシベーション膜の成膜条件として、ガス種がＳｉＨ4またはＮＨ3、Ｎ2、Ｈ2であって、該ガス種それぞれのガス流量、温度、圧力およびＲＦパワーにより前記残留水素量が制御されている請求項２に記載の固体撮像素子。
【請求項４】
前記異なる残留水素量は、前記パッシベーション膜の膜厚により前記画素部上と前記周辺回路部上とで異なっている請求項１または２に記載の固体撮像素子。
【請求項５】
前記パッシベーション膜の膜厚は、前記画素部上で２００〜５００ｎｍに設定され、前記周辺回路部上で３０〜１５０ｎｍに設定されている請求項４に記載の固体撮像素子。
【請求項６】
前記パッシベーション膜は、プラズマＣＶＤで形成されるＳｉＮ膜である請求項１に記載の固体撮像素子。
【請求項７】
前記パッシベーション膜は、前記画素部上ではＳｉＮ膜とＳｉＯＮ膜の積層膜であり、前記周辺回路部上ではＳｉＯＮ膜である請求項１に記載の固体撮像素子。
【請求項８】
前記パッシベーション膜は、前記画素部上ではＳｉＮ膜であり、前記周辺回路部上ではＳｉＯＮ膜である請求項１に記載の固体撮像素子。
【請求項９】
前記パッシベーション膜は、前記画素部において、半導体表面の暗電圧抑制用の膜厚に設定されている請求項１または４に記載の固体撮像素子。
【請求項１０】
前記パッシベーション膜は、前記周辺回路部において、前記微細トランジスタへの水素供給量が閾値経時変動抑制用の膜厚に設定されている請求項１、４および９のいずれかに記載の固体撮像素子。
【請求項１１】
前記パッシベーション膜は、水分を遮断するパッシベーション機能を有する膜厚に設定されている請求項１、４、９および１０のいずれかに記載の固体撮像素子。
【請求項１２】
前記パッシベーション膜は、前記画素部における膜厚よりも前記周辺回路部における膜厚を薄い膜厚に設定している請求項１または２に記載の固体撮像素子。
【請求項１３】
前記微細トランジスタは、ゲート膜厚が薄く、前記パッシベーション膜からの水素供給量が増大すると閾値経時変動が起こり得る微細なトランジスタである請求項１または１０に記載の固体撮像素子。
【請求項１４】
被写体からの画像光を光電変換して撮像する複数の受光部が設けられた画素部の周辺に、微細トランジスタを用いた周辺回路部を有する固体撮像素子の製造方法において、
該画素部および該周辺回路部共に、水素供給源となるパッシベーション膜を所定膜厚に成膜するパッシベーション膜成膜工程と、
該周辺回路部のパッシベーション膜だけをエッチング除去して所定膜厚にするパッシベーション膜形成工程とを有している固体撮像素子の製造方法。
【請求項１５】
被写体からの画像光を光電変換して撮像する複数の受光部が設けられた画素部の周辺に、微細トランジスタを用いた周辺回路部を有する固体撮像素子の製造方法において、
該画素部および該周辺回路部共に、水素供給源となるパッシベーション膜を所定膜厚に成膜する第１パッシベーション膜成膜工程と、
該画素部だけ、該パッシベーション膜上に、該パッシベーション膜と同一または別のパッシベーション膜を所定膜厚に成膜する第２パッシベーション膜成膜工程とを有している固体撮像素子の製造方法。
【請求項１６】
被写体からの画像光を光電変換して撮像する複数の受光部が設けられた画素部の周辺に、微細トランジスタを用いた周辺回路部を有する固体撮像素子の製造方法において、
該画素部に、水素供給源となるパッシベーション膜を所定膜厚に成膜する第１パッシベーション膜成膜工程と、
該周辺回路部に、該パッシベーション膜よりも残留水素量が少ないパッシベーション膜を所定膜厚に成膜する第３パッシベーション膜成膜工程とを有している固体撮像素子の製造方法。
【請求項１７】
前記パッシベーション膜形成工程後に、熱処理により前記パッシベーション膜から残留水素を脱離させて前記画素部および前記周辺回路部に水素を供給するシンター処理を行うシンター処理工程をさらに有する請求項１４に記載の固体撮像素子の製造方法。
【請求項１８】
前記第２パッシベーション膜成膜工程または前記第３パッシベーション膜成膜工程後に、熱処理により前記パッシベーション膜から残留水素を脱離させて前記画素部および前記周辺回路部に水素を供給するシンター処理を行うシンター処理工程をさらに有する請求項１５または１６に記載の固体撮像素子の製造方法。
【請求項１９】
前記パッシベーション膜形成工程は、前記周辺回路部のパッシベーション膜を、前記微細トランジスタの閾値経時変動の信頼性確保可能な膜厚になるようにフォトリソグラフィーおよびドライエッチングまたはウェットエッチングにより所定膜厚に形成する請求項１４に記載の固体撮像素子の製造方法。
【請求項２０】
前記第２パッシベーション膜成膜工程は、前記画素部のパッシベーション膜だけ、前記第１パッシベーション膜成膜工程による膜厚に加えて、前記画素部における半導体表面の暗電圧抑制用の膜厚になるように設定する請求項１５に記載の固体撮像素子の製造方法。
【請求項２１】
請求項１〜１３のいずれかに記載の固体撮像素子を画像入力デバイスとして撮像部に用いた電子情報機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成された固体撮像素子およびその製造方法、この固体撮像素子を、画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、テレビジョン電話用カメラ、セキュリティカメラおよび車載用カメラなどの画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置および携帯端末装置（ＰＤＡ）などの電子情報機器に関する。
【背景技術】
【０００２】
上述した従来の固体撮像素子では、ＣＣＤやＣＭＯＳイメージャにおいて、画質を劣化させる要因となる半導体基板表面の暗電圧低減が重要である。この固体撮像素子の製造過程におけるプラズマ処理（ＣＶＤやドライエッチング）でのチャージアップやＵＶ照射などのプラズマダメージなどにより、半導体基板の界面準位が増大することが暗電圧の要因の一つになっている。この暗電圧を低減させること、即ち、界面準位を低下させる手法として、メタル配線上に堆積するパッシベーション膜（ＳｉＮ膜）が後工程の熱処理により水素を脱離させ、その脱離させた水素が半導体基板表面のダングリングボンドと結合することを利用し、さらに、Ｐ−ＳｉＮ膜質をより水素含有量を多い状態に形成して、ダングリングボンドの結合効率を向上させている。これを、従来のＣＣＤ型固体撮像素子の場合について図１０に示している。
【０００３】
図１０は、特許文献１に開示されている従来のＣＣＤ型固体撮像素子の要部構成例を示す縦断面図である。
【０００４】
図１０において、従来のＣＣＤ型固体撮像素子は、半導体基板１０１の基板表面に沿った横方向に、受光素子１０２、読み出しゲート部１０３および垂直レジスタ１０４が隣接してこの順に設けられ、垂直レジスタ１０４上のシリコン酸化膜１０５を介して垂直転送電極１０６が設けられ、垂直転送電極１０６として第１層目および第２層目のポリシリコンが互いに架け渡されて順次設けられている。
【０００５】
この垂直転送電極１０６上にもシリコン酸化膜１０５が設けられ、このシリコン酸化膜１０５上に、ＰＳＧ膜１０７、受光素子１０２上を開口するアルミニウムからなる遮光膜１０８、この遮光膜１０８上および受光素子１０２上を覆うパッシベーション膜としてのプラズマシリコン窒化膜１０９がこの順に形成されている。このプラズマシリコン窒化膜１０９は、シリコンの窒素に対する組成比が化学量論的に安定な値０．７５よりも小さな値、組成比が例えば０．６〜０．６５であって、窒素リッチにされている。
【０００６】
このように、プラズマシリコン窒化膜１０９が窒素リッチにされているので、必然的にＮ−Ｈ結合の数が多くなり、プラズマシリコン窒化膜１０９の成膜後のアニール時にプラズマシリコン窒化膜１０９から脱離して半導体基板の受光素子１０２の表面のダングリングボンドをターミネートする水素の数が多くなる。したがって、受光素子１０２の表面の界面準位が低くなり、延いては受光表面の暗電流などによるノイズが低減するなど、固体撮像素子の性能が向上する。
【０００７】
また、化学量論的に安定なプラズマシリコン窒化膜に比較して窒素リッチなプラズマシリコン窒化膜１０９は屈折率が小さい。すると、プラズマシリコン窒化膜１０９を通過する光の屈折する角度は屈折率が小さい分だけ小さくなり、図１０中で２点鎖線に示すように遮光膜１０８と半導体基板１０１との間を反射して垂直転送レジスタ１０４側へ進入する光にはなりにくくなる。なお、屈折率が大きいと２点鎖線に示すようにレジスタ１０４側に進入し易い。したがって、この従来の固体撮像素子によれば必然的にスミアが少なくなる。
【０００８】
以上は、ＣＣＤ型固体撮像素子の場合であるが、ＣＭＯＳ型固体撮像素子の場合を図１１に示している。
【０００９】
図１１は、従来のＣＭＯＳ型固体撮像素子の要部構成例を示す縦断面図である。
【００１０】
図１１において、従来のＣＭＯＳ型固体撮像素子では、複数の画素（受光部）が設けられた画素部２００Ａの周辺に、各画素（受光部）から撮像信号を読み出すための周辺回路部２００Ｂとしてドライバ回路、論理回路およびＳＲＡＭなどのメモリが設けられている。この画素部２００Ａには、その半導体基板２０１の表面層として、光電変換部（受光部）としてのフォトダイオード２０２が形成されている。このフォトダイオード２０２に隣接して、信号電荷がフローティングディヒュージョン部ＦＤに電荷転送するための電荷転送トランジスタの電荷転送部２０３が設けられている。この電荷転送部２０３上には、ゲート絶縁膜２０４を介して引き出し電極であるゲート電極２０５Ａが設けられている。さらに、このフォトダイオード２０２毎にフローティングディフュージョン部ＦＤに電荷転送された信号電荷が電圧変換され、この変換電圧に応じて増幅されて各画素部毎の撮像信号として読み出すための読出回路（図示せず）を有している。一方、周辺回路部２００Ｂの半導体基板２０１の表面側には、前述したドライバ回路、論理回路およびＳＲＡＭなどのメモリを構成する多数の微細トランジスタのゲート電極２０５Ｂが設けられている。
【００１１】
この画素部２００Ａのゲート電極２０５Ａの上方には、この読出回路の回路配線部として、第１絶縁膜２０６ａが形成され、その上に第１配線２０７ａが形成され、その上に第２絶縁膜２０６ｂが形成され、その上に第２配線２０７ｂが形成され、同様に、その上に、第３絶縁膜２０６ｃ、第３配線２０７ｃがこの順に順次形成されて３層配線となっている。一方、周辺回路部２００Ｂの微細トランジスタのゲート電極２０５Ｂ上は、３層配線の上に更に第４絶縁膜２０６ｄおよび第４配線２０７ｄがこの順に順次形成されて４層配線となっている。なお、回路形成のために配線層２０７（２０７ａ〜２０７ｄ）と半導体基板２０１間（図示せず）、配線層２０７とゲート電極２０５Ａおよび２０５Ｂとの間および各配線層２０７間に、導電性材料からなるコンタクトプラグ（図示せず）が形成されている。
【００１２】
さらに、この上に第５絶縁層２０６ｅが設けられ、この第５絶縁層２０６ｅ上に、パッシベーション膜２０８（ＳｉＮ膜）が設けられている。このパッシベーション膜２０８（ＳｉＮ膜）の成膜後に熱をかけてアニール処理を行うことにより、パッシベーション膜２０８（ＳｉＮ膜）から水素を脱離させて半導体基板２０１の受光素子であるフォトダイオード２０２の表面のダングリングボンドと結合させて、半導体基板２０１の表面の暗電流を低減している。
【００１３】
さらに、このパッシベーション膜２０８（ＳｉＮ膜）上に、受光部２０２毎に配置されたＲ，Ｇ，Ｂの各色のカラーフィルタ２０９が形成され、さらに、その上に、受光部２０２への集光用のマイクロレンズ２１０が形成されている。
【特許文献１】特開平６−１１２４５３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記従来の構成では、いずれも、画素部とその周辺回路部を含む半導体基板全体に水素が供給されるため、薄膜の微細トランジスタを用いた周辺回路を有するＣＣＤやＣＭＯＳイメージャでは、画素部での水素供給量を確保しようとすると、その周辺回路部における微細トランジスタへの水素供給量が過剰なものとなってしまい、半導体基板表面側で水素が余って、微細な薄膜トランジスタの閾値が変動（経時変化で閾値がずれると応答速度にも影響）するＮＢＴＩ（Ｎｅｇａｔｉｖｅ  Ｂｉａｓ  Ｔｅｍｐｒｅｒａｔｕｒｅ  Ｉｎｓｔａｂｉｌｉｔｙ）劣化が生じるという問題があった。
【００１５】
本発明は、上記従来の問題を解決するもので、水分遮断を確保しつつ、画素部周辺の周辺回路部における微細トランジスタの閾値経時変動に関する信頼性を損なうことなく、画素部表面の暗電圧を良好に低減することができる固体撮像素子およびその製造方法、この固体撮像素子を画像入力デバイスとして撮像部に用いた電子情報機器を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明の固体撮像素子は、被写体からの画像光を光電変換して撮像する複数の受光部が設けられた画素部の周辺に、微細トランジスタを用いた周辺回路部を有する固体撮像素子において、水素供給源となるパッシベーション膜が、該画素部上と該周辺回路部上とで異なる残留水素量に設定されているものであり、そのことにより上記目的が達成される。
【００１７】
また、好ましくは、本発明の固体撮像素子における異なる残留水素量は、前記パッシベーション膜の成膜条件により、前記画素部上と前記周辺回路部上とで異なっている。
【００１８】
さらに、好ましくは、本発明の固体撮像素子におけるパッシベーション膜の成膜条件として、ガス種がＳｉＨ4またはＮＨ3、Ｎ2、Ｈ2であって、該ガス種それぞれのガス流量、温度、圧力およびＲＦパワーにより前記残留水素量が制御されている。
【００１９】
さらに、好ましくは、本発明の固体撮像素子における異なる残留水素量は、前記パッシベーション膜の膜厚により前記画素部上と前記周辺回路部上とで異なっている。
【００２０】
さらに、好ましくは、本発明の固体撮像素子におけるパッシベーション膜の膜厚は、前記画素部上で２００〜５００ｎｍに設定され、前記周辺回路部上で３０〜１５０ｎｍに設定されている。
【００２１】
さらに、好ましくは、本発明の固体撮像素子におけるパッシベーション膜は、プラズマＣＶＤで形成されるＳｉＮ膜である。
【００２２】
さらに、好ましくは、本発明の固体撮像素子におけるパッシベーション膜は、前記画素部上ではＳｉＮ膜とＳｉＯＮ膜の積層膜であり、前記周辺回路部上ではＳｉＯＮ膜である。
【００２３】
さらに、好ましくは、本発明の固体撮像素子におけるパッシベーション膜は、前記画素部上ではＳｉＮ膜であり、前記周辺回路部上ではＳｉＯＮ膜である。
【００２４】
さらに、好ましくは、本発明の固体撮像素子におけるパッシベーション膜は、前記画素部において、半導体表面の暗電圧抑制用の膜厚に設定されている。
【００２５】
さらに、好ましくは、本発明の固体撮像素子におけるパッシベーション膜は、前記周辺回路部において、前記微細トランジスタへの水素供給量が閾値経時変動抑制用の膜厚に設定されている。
【００２６】
さらに、好ましくは、本発明の固体撮像素子におけるパッシベーション膜は、水分を遮断するパッシベーション機能を有する膜厚に設定されている。
【００２７】
さらに、好ましくは、本発明の固体撮像素子におけるパッシベーション膜は、前記画素部における膜厚よりも前記周辺回路部における膜厚を薄い膜厚に設定している。
【００２８】
さらに、好ましくは、本発明の固体撮像素子における微細トランジスタは、ゲート膜厚が薄く、前記パッシベーション膜からの水素供給量が増大すると閾値経時変動が起こり得る微細なトランジスタである。
【００２９】
本発明の固体撮像素子の製造方法は、被写体からの画像光を光電変換して撮像する複数の受光部が設けられた画素部の周辺に、微細トランジスタを用いた周辺回路部を有する固体撮像素子の製造方法において、該画素部および該周辺回路部共に、水素供給源となるパッシベーション膜を所定膜厚に成膜するパッシベーション膜成膜工程と、該周辺回路部のパッシベーション膜だけをエッチング除去して所定膜厚にするパッシベーション膜形成工程とを有しているものであり、そのことにより上記目的が達成される。
【００３０】
また、本発明の固体撮像素子の製造方法は、被写体からの画像光を光電変換して撮像する複数の受光部が設けられた画素部の周辺に、微細トランジスタを用いた周辺回路部を有する固体撮像素子の製造方法において、該画素部および該周辺回路部共に、水素供給源となるパッシベーション膜を所定膜厚に成膜する第１パッシベーション膜成膜工程と、該画素部だけ、該パッシベーション膜上に、該パッシベーション膜と同一または別のパッシベーション膜を所定膜厚に成膜する第２パッシベーション膜成膜工程とを有しているものであり、そのことにより上記目的が達成される。
【００３１】
さらに、本発明の固体撮像素子の製造方法は、被写体からの画像光を光電変換して撮像する複数の受光部が設けられた画素部の周辺に、微細トランジスタを用いた周辺回路部を有する固体撮像素子の製造方法において、該画素部に、水素供給源となるパッシベーション膜を所定膜厚に成膜する第１パッシベーション膜成膜工程と、該周辺回路部に、該パッシベーション膜よりも残留水素量が少ないパッシベーション膜を所定膜厚に成膜する第３パッシベーション膜成膜工程とを有しているものであり、そのことにより上記目的が達成される。
【００３２】
さらに、好ましくは、本発明の固体撮像素子の製造方法において、前記パッシベーション膜形成工程後に、熱処理により前記パッシベーション膜から残留水素を脱離させて前記画素部および前記周辺回路部に水素を供給するシンター処理を行うシンター処理工程をさらに有する。
【００３３】
さらに、好ましくは、本発明の固体撮像素子の製造方法において、前記第２パッシベーション膜成膜工程または前記第３パッシベーション膜成膜工程後に、熱処理により前記パッシベーション膜から残留水素を脱離させて前記画素部および前記周辺回路部に水素を供給するシンター処理を行うシンター処理工程をさらに有する。
【００３４】
さらに、好ましくは、本発明の固体撮像素子の製造方法におけるパッシベーション膜形成工程は、前記周辺回路部のパッシベーション膜を、前記微細トランジスタの閾値経時変動の信頼性確保可能な膜厚になるようにフォトリソグラフィーおよびドライエッチングまたはウェットエッチングにより所定膜厚に形成する。
【００３５】
さらに、好ましくは、本発明の固体撮像素子の製造方法における第２パッシベーション膜成膜工程は、前記画素部のパッシベーション膜だけ、前記第１パッシベーション膜成膜工程による膜厚に加えて、前記画素部における半導体表面の暗電圧抑制用の膜厚になるように設定する。
【００３６】
本発明の電子情報機器は、本発明の上記固体撮像素子を画像入力デバイスとして撮像部に用いたであり、そのことにより上記目的が達成される。
【００３７】
上記構成により、以下、本発明の作用を説明する。
【００３８】
本発明においては、シンター処理時の水素供給源となるパッシベーション膜が、画素部上と周辺回路部上とで異なる残留水素量に設定されている。これによって、熱処理を行って画素部と周辺回路部への水素供給量を別々に制御することが可能となる。このため、内部のメタル配線の錆を防止するために水分を遮断するパッシベーション機能を確保しつつ、周辺回路部でのトランジスタの閾値経時変動に関する信頼性を確保すると共に、画素部表面における暗電圧を良好に低減することが可能となる。
【００３９】
この異なる残留水素量は、パッシベーション膜の成膜条件および／またはパッシベーション膜の膜厚により、画素部上と周辺回路部上とで異なるように制御することが可能である。
【発明の効果】
【００４０】
以上により、本発明によれば、水素供給源となるパッシベーション膜が、画素部上と周辺回路部上とで異なる残留水素量に設定されていることにより、熱をかけるシンター処理で画素部と周辺回路部への水素供給量を別々に制御できるため、水分を遮断するパッシベーション機能を確保しつつ、周辺回路部での微細トランジスタの閾値経時変動に関する信頼性を確保すると共に、画素部表面における暗電圧を良好に低減することができる。
【発明を実施するための最良の形態】
【００４１】
以下に、本発明の固体撮像素子およびその製造方法をＣＭＯＳ型固体撮像素子に適用した場合を実施形態１とし、本発明の固体撮像素子およびその製造方法をＣＣＤ型固体撮像素子に適用した場合を実施形態２とし、さらに、これらの実施形態１、２を画像入力デバイスとして撮像部に用いた電子情報機器を実施形態３として、図面を参照しながら詳細に説明する。
（実施形態１）
図１は、本発明の実施形態１に係るＣＭＯＳ型固体撮像素子における画素部とその周辺回路部の要部構成例を模式的に示す縦断面図であり、図２は、図１のＣＭＯＳ型固体撮像素子における画素部とその周辺回路部の配置関係を模式的に示す平面図である。なお、図２は、周辺回路部としてドライバ回路の場合の事例である。
【００４２】
図１および図２において、本実施形態１のＣＭＯＳ型固体撮像素子２０は、複数の画素（受光部）がマトリクス状に設けられた画素部１１Ａの周辺に、各画素（受光部）からそれぞれ撮像信号を読み出すための読出回路（図示せず）を駆動するための周辺回路部１１Ｂとしてドライバ回路、論理回路およびＳＲＡＭなどのメモリが設けられている。この画素部１１Ａには、その半導体基板１の表面層として、光電変換部（受光部）としてのフォトダイオード２が形成されている。このフォトダイオード２に隣接して、信号電荷がフローティングディヒュージョン部ＦＤに電荷転送するための電荷転送トランジスタの電荷転送部３が設けられている。この電荷転送部３上には、ゲート絶縁膜４を介して引き出し電極であるゲート電極５Ａが設けられている。さらに、このフォトダイオード２毎にフローティングディフュージョン部ＦＤに電荷転送された信号電荷が電圧変換され、この変換電圧に応じて増幅されて各画素部毎の撮像信号として読み出すための前述の読出回路（図示せず）を有している。一方、周辺回路部１１Ｂの半導体基板１の表面側には、前述したドライバ回路の他に、論理回路およびＳＲＡＭなどのメモリを構成する多数の薄膜で微細なトランジスタのゲート電極５Ｂが設けられていてもよい。
【００４３】
この画素部１１Ａのゲート電極５Ａの上方には、この読出回路などの回路配線部として、第１絶縁膜６ａが形成され、その上に第１配線７ａが形成され、その上に第２絶縁膜６ｂが形成され、その上に第２配線７ｂが形成され、同様に、その上に、第３絶縁膜６ｃ、第３配線７ｃがこの順に順次形成されて３層配線（他の複数配線層でもよい）となっている。一方、その周辺回路部１１Ｂの微細トランジスタのゲート電極５Ｂ上は、前述した３層配線の上に更に第４絶縁膜６ｄおよび第４配線７ｄがこの順に順次形成されて４層配線（他の複数配線層でもよい）となっている。なお、回路形成のために配線層７（７ａ〜７ｄ）と半導体基板１間（図示せず）、配線層７とゲート電極５Ａおよび５Ｂとの間および各配線層７間に、導電性材料からなるコンタクトプラグ（図示せず）が形成されている。
【００４４】
さらに、この上に第５絶縁層６ｅが設けられ、この第５絶縁層６ｅ上に、熱処理により水素供給源となるパッシベーション膜８（ＳｉＮ膜）が設けられている。この水素供給源となるパッシベーション膜８（ＳｉＮ膜）は、画素部１１Ａ上と、その周辺回路部１１Ｂ上に形成されるパッシベーション膜８の膜厚を異ならしめている。また、この水素供給源となるパッシベーション膜８（ＳｉＮ膜）は、プラズマＣＶＤにより、画素部１１Ａの基板表面での暗電圧抑制に必要な膜厚で堆積すると共に、周辺回路部１１Ｂの微細トランジスタの閾値経時変動に関する信頼性に問題のない膜厚になるようにフォトリソグラフィおよびドライエッチングまたはウェットエッチングによってエッチング除去（侵食）して所定膜厚とする。したがって、水素供給源となるパッシベーション膜８（ＳｉＮ膜）は、画素部１１Ａよりもその周辺回路部１１Ｂの方が薄い膜厚に形成される。この場合に、配線層７に水分が供給されて配線層７が錆びるのを防ぐために、パッシベーション膜８（ＳｉＮ膜）の膜厚もある程度は必要である。要するに、水素供給源となるパッシベーション膜８（ＳｉＮ膜）は、画素部１１Ａ上と周辺回路部１１Ｂ上とで、膜厚および／または膜質により、異なる残留水素量に設定されている。ここでは、この残留水素量は、パッシベーション膜８の成膜条件（膜質）を一定にして、パッシベーション膜８の膜厚により、画素部１１Ａ上と周辺回路部１１Ｂ上とで異なっている。
【００４５】
このように、パッシベーション膜８（ＳｉＮ膜）を所定膜厚に堆積し、その周辺回路部１１Ｂのパッシベーション膜８（ＳｉＮ膜）だけを侵食させて薄膜化した後に、熱処理（アニール処理）により、パッシベーション膜８（ＳｉＮ膜）から残留水素を脱離させて半導体基板１の受光素子であるフォトダイオード２の表面のダングリングボンドと結合させて、半導体表面の暗電流を低減させる。
【００４６】
さらに、このパッシベーション膜８（ＳｉＮ膜）上に、フォトダイオード２（受光部）毎に配置されたＲ，Ｇ，Ｂの各色のカラーフィルタ９が形成され、さらに、その上に、各受光部２への集光用のマイクロレンズ１０が形成されている。
【００４７】
したがって、本実施形態１では、パッシベーション膜８（ＳｉＮ膜）の残留水素量を、その膜厚および／または膜質（本実施形態１では一定）により、画素部１１Ａと周辺回路部１１Ｂで別々に制御している。パッシベーション膜８（ＳｉＮ膜）を周辺回路部１１Ｂで薄くしている。このため、水分を通さないパッシベーション機能を確保しつつ、周辺回路部１１Ｂの微細トランジスタへの水素供給量が適切になって従来のＮＢＴＩ劣化を避けることができ、かつ画素部１１Ａには多くの水素供給量が与えられて半導体表面の暗電圧の低減が可能になる。このように、熱をかけて残留水素を離脱させて半導体表面に水素を供給するシンター処理を行っても、周辺回路部１１Ｂにおいて高速動作する薄膜の微細トランジスタの閾値経時変動に関する信頼性を損なうことなく、画素部１１Ａの暗電圧を良好に低減することができる。
【００４８】
以下に、上記構成の本実施形態１のＣＭＯＳ型固体撮像素子２０の製造方法について説明する。
【００４９】
図３の画素領域・トランジスタ形成工程に示すように、半導体基板１上の画素部１１Ａに、イオン注入により受光部２およびフローティングディフュージョン部ＦＤなどの不純物拡散層を形成し、これらの受光部２とフローティングディフュージョン部ＦＤ間上にゲート絶縁膜４を介してゲート電極５Ａを形成する。また、イオン注入により、その周辺回路部１１Ｂの微細トランジスタのソース領域およびドレイン領域を形成し、これらのソース領域とドレイン領域間上に薄膜のゲート絶縁膜４を介してゲート電極５Ｂを形成する。ここでは、ゲート電極５Ａ、５Ｂ共にポリシリコン電極を用い、その他の詳細はここではその説明を省略する。
【００５０】
図４のメタル配線形成工程に示すように、画素部１１Ａおよびその周辺回路部１１Ｂにメタル層の配線７ａ〜７ｄを形成する。ここでは、画素領域の画素部１１Ａでは３層配線を用い、その周辺回路１１Ｂでは４層配線を用い、この配線７ａ〜７ｄの配線材料としては、ＡｌＣｕ膜と、Ｔｉ膜と、ＴｉＮ膜との積層構造としている。層間絶縁膜６ａ〜６ｅは、酸化膜をプラズマＣＶＤで堆積し、ＣＭＰで研磨して平坦化している。なお、コンタクト部のＶｉａホールなど、その他の詳細はここではその説明を省略する。
【００５１】
図５のパッシベーション膜成膜工程に示すように、配線７ａ〜７ｄの配線材料を水分から保護するためパッシベーション膜８ａを全面に堆積する。この際に、後工程の熱処理で多くの水素が供給できるように、成膜するパッシベーション膜８ａとしてプラズマＣＶＤによるｐ−ＳｉＮ膜（ＳｉＮ膜は水素の供給源としても用いるが、パッシベーション膜としての機能だけならＳｉＯＮ膜でもよい）を用いる。パッシベーション膜の成膜条件として、ガス種は、ＳｉＨ4やＮＨ3、Ｎ2、Ｈ2などであり、ガス種それぞれのガス流量や温度、圧力、ＲＦパワーなどにより水素含有量（残留水素量）を制御することができる。シリコン基板表面の暗電圧低減のためにはより水素含有量が多いＳｉＮ膜を形成するのがよい。また、膜厚も厚い方が水素供給量は多く、パッシベーション膜８の成膜厚は２００〜５００ｎｍ（ここでは３００ｎｍ）に設定している。パッシベーション膜８の成膜厚が２００ｎｍあれば画素部１１Ａで水素供給量は十分であり、５００ｎｍ以上では成膜にも時間がかかり無駄であるため、５００ｎｍ以下に設定している。
【００５２】
図６のパッシベーション膜形成工程に示すように、パッシベーション膜８ａに対して、フォトリソグラフィおよび、ドライエッチングまたはウェットエッチング（フッ素系ガス）により、その周辺回路部１１Ｂのパッシベーション膜８ａだけを所定膜厚になるようにエッチング除去して侵食する。このとき、パッシベーション膜８としての残膜（所定膜厚）を、周辺回路部１１Ｂの微細トランジスタの閾値経時変動に関する信頼性に影響を与えない水素供給量となる膜厚に設定する。ここでは、そのパッシベーション膜８としての所定膜厚を３０〜１５０ｎｍに設定している。ここでは、パッシベーション膜８の膜厚は、パッシベーション機能として水分供給阻止を考慮して３０ｎｍ以上とし、薄膜で微細トランジスタへの水素供給量を、その微細トランジスタの閾値経時変動に関する信頼性を考慮して１５０ｎｍ以下としている。
【００５３】
引き続き、パッシベーション膜８（ＳｉＮ膜）から残留水素を脱離させるために、熱処理（アニール処理）を行う。この場合、拡散炉を用い、水素と窒素の混合ガスの雰囲気下で温度が例えば摂氏４４０度（摂氏４００〜４６０度；摂氏４００度以下では残留水素を脱離が進まず、摂氏４６０度以上では配線にストレスマイグレーションが発生しやすくなる）で例えば１時間（１０分〜３時間、３時間以上すると配線にストレスマイグレーションが発生しやすくなる）保持する。高温化や長時間化によりパッシベーション膜８（ＳｉＮ膜）からの残留水素の脱離は増加するが、配線層７ａ〜７ｄの配線材料の変質（錆）などが生じないようにする。この脱離した水素が画素部１１Ａおよび周辺回路部１１Ｂのシリコン基板表面のダングリングボンドと結合するが、画素部１１Ａおよび周辺回路部１１Ｂに供給される水素量（または、画素部１１Ａ上および周辺回路部１１Ｂ上でのパッシベーション膜８（ＳｉＮ膜）の残留水素量）は、パッシベーション膜８（ＳｉＮ膜）の膜厚および膜質（成膜条件；本実施形態１では一定）により、画素部１１Ａとその周辺回路部１１Ｂで異なるように制御される。
【００５４】
その後、図７のカラーフィルタ・マイクロレンズ形成工程に示すように、このパッシベーション膜８（ＳｉＮ膜）上に、画素部１１Ａおよびその周辺回路部１１Ｂに各色のカラーフィルタ９を各受光部にそれぞれ対応するように形成し、その上に、各受光部２にそれぞれ集光するためのマイクロレンズ１０を形成する。その他の詳細事項については、ここではその説明を省略する。
【００５５】
以上により、本実施形態１によれば、水素供給源となるパッシベーション膜８が、画素部１１Ａ上と周辺回路部１１Ｂ上とで異なる残留水素量に設定（膜厚および／または膜質、膜質は成膜してからエッチング除去するので画素部１１Ａ上と周辺回路部１１Ｂ上とで一定）されている。これによって、熱をかけるシンター処理で画素部１１Ａと周辺回路部１１Ｂでパッシベーション膜８から半導体表面部への水素供給量を別々に制御できるため、水分を遮断するパッシベーション機能を確保しつつ、周辺回路部１１Ｂでの微細トランジスタの閾値経時変動に関する信頼性を確保すると共に、画素部１１Ａの表面における暗電圧を良好に低減することができる。
【００５６】
なお、上記実施形態１では、ＣＭＯＳ型固体撮像素子の場合について説明しており、各受光部の周辺部に設けられる読出回路（図示せず）としては、電荷転送トランジスタ、リセットトランジスタおよび増幅トランジスタ（選択トランジスタを含んでもよい）が存在するが、これらのトランジスタは薄膜（ゲート絶縁膜の膜厚）の微細トランジスタではなく、また、複数の受光部（撮像領域；画素部１１Ａ）の周辺部に設けられる周辺回路部１１Ｂとしては、この読出回路を駆動制御するドライバ回路、論理回路およびＳＲＡＭなどのメモリがあり、このドライバ回路、論理回路およびＳＲＡＭなどのメモリに多数の薄膜で微細トランジスタが形成される。本実施形態１のパッシベーション膜８（ＳｉＮ膜）の膜厚最適化により、そのドライバ回路、論理回路およびＳＲＡＭなどのメモリを構成する微細トランジスタの閾値経時変動に関する信頼性を確保することができる。
【００５７】
ここでは、この微細トランジスタとは、ゲート絶縁膜４が薄く、パッシベーション膜８からの水素供給量が増大すると閾値経時変動が起こり得るトランジスタのことを言う。前述したように、読出回路（図示せず）を構成するリセットトランジスタや増幅トランジスタなどのトランジスタは、ここで言う微細トランジスタではなく、比較的に、パッシベーション膜８からの半導体表面での暗電圧抑制用の水素供給量に対して閾値経時変動を起こし難いトランジスタを用いている。
【００５８】
また、本実施形態１では、画素部１１Ａおよびその周辺回路部１１Ｂ共にパッシベーション膜８（ＳｉＮ膜）を所定膜厚に成膜し、その周辺回路部１１Ｂだけパッシベーション膜８（ＳｉＮ膜）をエッチング除去して所定膜厚にしているが、これに限らず、画素部１１Ａおよびその周辺回路部１１Ｂ共にパッシベーション膜８（ＳｉＮ膜）を所定膜厚に成膜し、その後、画素部１１Ａだけパッシベーション膜８（ＳｉＮ膜）を所定膜厚に成膜するようにしてもよい。この前者の場合には、本実施形態１の周辺回路部１１Ｂでは、成膜（デポ）とエッチングの誤差が膜厚に影響するが、後者の場合には、成膜（デポ）だけの誤差が膜厚に影響するから、パッシベーション膜８（ＳｉＮ膜）の膜厚を精度よく形成することができる。この場合には、水素の供給量をより正確に制御できる。
【００５９】
即ち、本実施形態１の固体撮像素子２０の製造方法では、被写体からの画像光を光電変換して撮像する複数の受光部が設けられた画素部１１Ａの周辺に、微細トランジスタを用いた周辺回路部１１Ｂを有する固体撮像素子の製造方法において、画素部１１Ａおよび周辺回路部１１Ｂ共に、水素供給源となるパッシベーション膜８を所定膜厚に成膜するパッシベーション膜成膜工程と、周辺回路部１１Ｂのパッシベーション膜８だけをエッチング除去して所定膜厚にするパッシベーション膜形成工程とを有している。本実施形態１の固体撮像素子２０の製造方法の変形例では、被写体からの画像光を光電変換して撮像する複数の受光部が設けられた画素部１１Ａの周辺に、微細トランジスタを用いた周辺回路部１１Ｂを有する固体撮像素子の製造方法において、画素部１１Ａおよび周辺回路部１１Ｂ共に、水素供給源となるパッシベーション膜８を所定膜厚に成膜する第１パッシベーション膜成膜工程と、画素部１１Ａだけ、第１パッシベーション膜成膜工程によるパッシベーション膜８上にパッシベーション膜８を所定膜厚に重ねて成膜する第２パッシベーション膜成膜工程とを有している。この後に、熱処理によりパッシベーション膜８から残留水素を脱離させるシンター処理を行うシンター処理工程をさらに有している。
【００６０】
さらに、本実施形態１では、画素部１１Ａのパッシベーション膜８（ＳｉＮ膜）の膜厚よりも周辺回路部１１Ｂのパッシベーション膜８（ＳｉＮ膜）の膜厚を薄く構成したが、これに限らず、周辺回路部１１Ｂ側で、配線層７の寿命を考慮した上で、パッシベーション膜８（ＳｉＮ膜）を無くすかまたはさらに薄膜化する代わりに、ＳｉＯＮ膜の薄膜を成膜するようにしてもよい。この場合に、パッシベーション膜８としては、画素部１１Ａ上ではＳｉＮ膜とＳｉＯＮ膜の積層膜であり、周辺回路部１１Ｂ上ではＳｉＯＮ膜であってもよく、または、画素部１１Ａ上ではＳｉＮ膜であり、周辺回路部１１Ｂ上ではＳｉＯＮ膜であってもよい。
（実施形態２）
本実施形態２では、本発明の固体撮像素子およびその製造方法をＣＣＤ型固体撮像素子に適用した場合について説明する。
【００６１】
図８は、本発明の実施形態２に係るＣＣＤ型固体撮像素子における画素部とその周辺回路部の配置関係を模式的に示す平面図である。
【００６２】
図８に示すように、本実施形態２のＣＣＤ型固体撮像素子３０は、受光素子として入射光を光電変換して信号電荷を生成する複数の受光部３１が行列方向にマトリクス状に設けられており、列方向の各受光部３１に隣接して各受光部３１からの信号電荷をそれぞれ電荷転送するための電荷転送部およびこの上にこれを電荷転送制御するための電荷転送電極３２が配置されている。この電荷転送電極３２が列方向に多数配置されて各垂直転送路３３を構成している。この各列の垂直転送路３３にて垂直方向に信号電荷が電荷転送され、さらに水平転送路３４により水平方向に信号電荷が順次電荷転送される。この水平転送路３４で電荷転送された信号電荷は、電荷検出部の出力トランジスタ３５により増幅されて撮像信号として出力される。この出力トランジスタ３５が薄膜な微細トランジスタであり、その出力トランジスタ３５に対応する領域が周辺回路部４１Ｂである。
【００６３】
また、この周辺回路部４１Ｂと、垂直転送路３３、水平転送路３４および複数の受光部３１からなる画素部４１Ａとで、この水素供給源となるパッシベーション膜８（ＳｉＮ膜）の残留水素量を、その膜厚および／または膜質（成膜条件；本実施形態２では一定）により異ならしめている。即ち、水素供給源となるパッシベーション膜８（ＳｉＮ膜）は、画素部４１Ａ上と周辺回路部４１Ｂ上とで、膜厚および／または膜質（成膜条件；本実施形態２では一定）により、異なる残留水素量に設定されている。また、このパッシベーション膜８（ＳｉＮ膜）は、プラズマＣＶＤにより、画素部４１Ａの基板表面での暗電圧抑制に必要な膜厚および膜質で堆積すると共に、周辺回路部４１Ｂおよびドライバ回路、論理回路およびＳＲＡＭなどのメモリの薄膜な微細トランジスタの閾値変動に関する信頼性に問題のない膜厚および膜質（成膜条件；本実施形態２では一定）になるようにフォトリソグラフィおよびドライエッチングまたはウェットエッチングによってエッチング除去（侵食）して所定膜厚とされている。したがって、パッシベーション膜８（ＳｉＮ膜）は、画素部４１Ａよりもその周辺回路部４１Ｂおよびドライバ回路、論理回路およびＳＲＡＭなどのメモリの方が薄い膜厚に形成される。この場合に、メタル配線層に水分が供給されて錆びるのを防ぐために、パッシベーション膜８（ＳｉＮ膜）の膜厚もある程度は必要である。
【００６４】
要するに、上記実施形態１の場合には周辺回路部１１Ｂとして画素部１１Ａの周辺に多数の微細トランジスタを有していたが、本実施形態２では、周辺回路部４１Ｂとして一つの出力トランジスタ３５だけを有しているだけである。
【００６５】
なお、ここで、ＣＭＯＳ型固体撮像素子２０とＣＣＤ型固体撮像素子３０の一般的な特徴について簡単に説明する。
【００６６】
ＣＭＯＳ型固体撮像素子２０は、ＣＣＤ型固体撮像素子３０のように、垂直転送路３３により各受光部３１からの信号電荷をそれぞれ電荷転送し、垂直転送路３３からの信号電荷を水平転送路３４により水平方向に電荷転送するＣＣＤを使用せず、メモリデバイスのようにアルミニュウム配線などで構成される選択制御線によって、画素毎に受光部から信号電荷を読み出してそれを電圧変換し、その変換電圧に応じて信号増幅した撮像信号を、選択された画素から順次読み出すようになっている。さらに、ＣＣＤ型固体撮像素子３０の製造には、ＣＣＤ独自の製造プロセスを用いているために、ＣＭＯＳ回路で一般的に用いられる製造プロセスをそのまま適用することが難しい。これに対して、ＣＭＯＳ型固体撮像素子２０は、ＣＭＯＳ回路で一般的に用いられる製造プロセスを使用しているために、表示制御用のドライバ回路、論理回路およびＳＲＡＭなどのメモリや撮像制御用のドライバ回路、論理回路およびＳＲＡＭなどのメモリ、ＤＲＡＭなどの半導体メモリ、論理回路などの製造で多用されているＣＭＯＳプロセスにより、周辺回路として、論理回路やアナログ回路、アナログデジタル変換回路などを同時に形成してしまうことができる。ここに多数の微細トランジスタが使用されている。つまり、ＣＭＯＳ型固体撮像素子２０は、半導体メモリ、表示制御用のドライバ回路、論理回路およびＳＲＡＭなどのメモリおよび撮像制御用のドライバ回路、論理回路およびＳＲＡＭなどのメモリと同一の半導体チップ上に形成することが容易であり、また、その製造に対しても、半導体メモリや表示制御用のドライバ回路、論理回路およびＳＲＡＭなどのメモリおよび撮像制御用のドライバー回路と生産ラインを共有することが容易にできる。
【００６７】
以上により、本実施形態２によれば、上記手法により、ＣＣＤ型固体撮像素子３０においてもＣＭＯＳ型固体撮像素子２０の場合と同様、画素部４１Ａにおけるシリコン基板表面の暗電圧を低減するために必要なパッシベーション膜８（ＳｉＮ膜）からの水素の所定供給量を、ＳｉＮ膜の膜質や膜厚を設定することにより最適に得ることができ、周辺回路部４１Ｂの微細トランジスタである出力トランジスタ３５への水素供給量を、そのＳｉＮ膜の膜質や膜厚の設定により最適化することで微細トランジスタの閾値経時変動に関する信頼性を確保することができる。
（実施形態３）
図９は、本発明の実施形態３として、上記実施形態１または２の固体撮像素子２０または３０を含む固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
【００６８】
図９において、本実施形態３の電子情報機器９０は、上記実施形態１または２の固体撮像素子２０または３０からの撮像信号を各種信号処理してカラー画像信号を得る固体撮像装置９１と、この固体撮像装置９１からのカラー画像信号を記録用に所定の信号処理した後にデータ記録可能とする記録メディアなどのメモリ部９２と、この固体撮像装置９１からのカラー画像信号を表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示可能とする液晶表示装置などの表示手段９３と、この固体撮像装置９１からのカラー画像信号を通信用に所定の信号処理をした後に通信処理可能とする送受信装置などの通信手段９４と、この固体撮像装置９１からのカラー画像信号を印刷用に所定の信号処理をした後にプリントアウトする画像出力装置９５とを有している。なお、この電子情報機器９０として、これに限らず、固体撮像装置９１の他に、メモリ部９２と、表示手段９３と、通信手段９４と、プリンタなどの画像出力装置９５とのうちの少なくともいずれかを有していてもよい。
【００６９】
この電子情報機器９０としては、前述したように例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、監視カメラ、ドアホンカメラ、車載用後方監視カメラなどの車載用カメラおよびテレビジョン電話用カメラなどの画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置および携帯端末装置（ＰＤＡ）などの画像入力デバイスを有した電子機器が考えられる。
【００７０】
したがって、本実施形態３によれば、この固体撮像装置９１からのカラー画像信号に基づいて、これを表示画面上に良好に表示したり、これを紙面にて画像出力装置９５により良好にプリントアウト（印刷）したり、これを通信データとして有線または無線にて良好に通信したり、これをメモリ部９２に所定のデータ圧縮処理を行って良好に記憶したり、各種データ処理を良好に行うことができる。
【００７１】
なお、本実施形態１、２では、被写体からの画像光を光電変換して撮像する複数の受光部が設けられた画素部１１Ａまたは４１Ａの周辺に、微細トランジスタを用いた周辺回路部１１Ｂまたは４１Ｂを有する固体撮像素子２０または３０において、水素供給源となるパッシベーション膜８が、画素部１１Ａまたは４１Ａ上と周辺回路部上１１Ｂまたは４１Ｂとで異なる残留水素量に設定されており、この残留水素量は、パッシベーション膜８の成膜条件を一定にして、パッシベーション膜８の膜厚により、画素部１１Ａまたは４１Ａ上と周辺回路部１１Ｂまたは４１Ｂ上とで異なるように構成したが、これに限らず、この残留水素量が少ないパッシベーション膜８上に、画素部１１Ａまたは４１Ａのみ、残留水素量が多いパッシベーション膜８を重ねて成膜してもよく、または、画素部１１Ａまたは４１Ａ上のパッシベーション膜８は残留水素量が多いパッシベーション膜８とし、周辺回路部１１Ｂまたは４１Ｂ上のパッシベーション膜８は残留水素量が少ないパッシベーション膜８とするようにそれぞれ成膜してもよい。
【００７２】
即ち、その製造方法としては、被写体からの画像光を光電変換して撮像する複数の受光部が設けられた画素部１１Ａまたは４１Ａの周辺に、微細トランジスタを用いた周辺回路部１１Ｂまたは４１Ｂを有する固体撮像素子の製造方法において、画素部１１Ａまたは４１Ａおよび該周辺回路部１１Ｂまたは４１Ｂ共に、水素供給源となるパッシベーション膜を所定膜厚に成膜する第１パッシベーション膜成膜工程と、画素部１１Ａまたは４１Ａだけ、この第１パッシベーション膜成膜工程によるパッシベーション膜上に、このパッシベーション膜と同一または別のパッシベーション膜を所定膜厚に成膜する第２パッシベーション膜成膜工程とを有している。または、その製造方法としては、画素部１１Ａまたは４１Ａに、水素供給源となるパッシベーション膜を所定膜厚に成膜する第１パッシベーション膜成膜工程と、周辺回路部１１Ｂまたは４１Ｂに、この第１パッシベーション膜成膜工程によるパッシベーション膜よりも残留水素量が少ないパッシベーション膜を所定膜厚に成膜する第３パッシベーション膜成膜工程とを有している。
【００７３】
以上のように、本発明の好ましい実施形態１〜３を用いて本発明を例示してきたが、本発明は、この実施形態１〜３に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１〜３の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【００７４】
本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成された固体撮像素子およびその製造方法、この固体撮像素子を、画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの電子情報機器の分野において、水素供給源となるパッシベーション膜が、画素部上と周辺回路部上とで異なる残留水素量に設定されていることにより、熱をかけるシンター処理で画素部と周辺回路部への水素供給量を別々に制御できるため、水分を遮断するパッシベーション機能を確保しつつ、周辺回路部での微細トランジスタの閾値経時変動に関する信頼性を確保すると共に、画素部表面における暗電圧を良好に低減することができる。
【図面の簡単な説明】
【００７５】
【図１】本発明の実施形態１に係るＣＭＯＳ型固体撮像素子における画素部とその周辺回路部の要部構成例を模式的に示す縦断面図である。
【図２】図１のＣＭＯＳ型固体撮像素子における画素部とその周辺回路部の配置関係を模式的に示す平面図である。
【図３】図１のＣＭＯＳ型固体撮像素子における画素部とその周辺回路部の画素領域・トランジスタ形成工程を模式的に示す要部縦断面図である。
【図４】図１のＣＭＯＳ型固体撮像素子における画素部とその周辺回路部のメタル配線形成工程を模式的に示す要部縦断面図である。
【図５】図１のＣＭＯＳ型固体撮像素子における画素部とその周辺回路部のパッシベーション膜成膜工程を模式的に示す要部縦断面図である。
【図６】図１のＣＭＯＳ型固体撮像素子における画素部とその周辺回路部のパッシベーション膜形成工程を模式的に示す要部縦断面図である。
【図７】図１のＣＭＯＳ型固体撮像素子における画素部とその周辺回路部のカラーフィルタ・マイクロレンズ形成工程を模式的に示す要部縦断面図である。
【図８】本発明の実施形態２に係るＣＣＤ型固体撮像素子における画素部とその周辺回路部の配置関係を模式的に示す平面図である。
【図９】本発明の実施形態３として、上記実施形態１または２の固体撮像素子を含む固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
【図１０】特許文献１に開示されている従来のＣＣＤ型固体撮像素子の要部構成例を示す縦断面図である。
【図１１】従来のＣＭＯＳ型固体撮像素子の要部構成例を示す縦断面図である。
【符号の説明】
【００７６】
１  半導体基板（シリコン基板）
２  フォトダイオード（受光部）
３  電荷転送部
４  ゲート絶縁膜
５Ａ、５Ｂ  ゲート電極
６ａ  第１絶縁膜
６ｂ  第２絶縁膜
６ｃ  第３絶縁膜
６ｄ  第４絶縁膜
６ｅ  第５絶縁層
７  配線層
７ａ  第１配線
７ｂ  第２配線
７ｃ  第３配線
７ｄ  第４配線
８，８ａ  パッシベーション膜
９  カラーフィルタ
１０  マイクロレンズ
１１Ａ  画素部
１１Ｂ  周辺回路部
２０  ＣＭＯＳ型固体撮像素子
３０  ＣＣＤ型固体撮像素子
３１  受光部
３２  電荷転送電極
３３  垂直転送路
３４  水平転送路
３５  出力トランジスタ
ＦＤ  フローティングディヒュージョン部
【図１】
2009188068.tif 000003
【図２】
2009188068.tif 000004
【図３】
2009188068.tif 000005
【図４】
2009188068.tif 000006
【図５】
2009188068.tif 000007
【図６】
2009188068.tif 000008
【図７】
2009188068.tif 000009
【図８】
2009188068.tif 000010
【図９】
2009188068.tif 000011
【図１０】
2009188068.tif 000012
【図１１】
2009188068.tif 000013