(57)【要約】【課題】ＴＦＴのゲート−ドレイン間容量の変化を良好に抑制することにより、表示品位の優れた液晶表示装置を提供する。【解決手段】液晶表示装置１０は、ＴＦＴ基板１２のＴＦＴ１１が、島状に形成され且つ層間絶縁膜３６に形成されたコンタクトホール４０を介して画素電極３７に電気的に接続されたドレイン電極２１と、ドレイン電極２１の周りに配置されたソース電極２０と、を備える。【選択図】図３
2009092841.tif 000002
【特許請求の範囲】
【請求項１】
画素電極が形成された第１基板と、該第１基板に対向するように設けられた第２基板と、それらの間に設けられた液晶層と、を備えた液晶表示装置であって、
上記第１基板は、上記画素電極の下方に設けられた層間絶縁膜と、該層間絶縁膜の下方に互いに平行に延びるように形成された複数の走査線と、該複数の走査線と直交する方向に互いに平行に延びるように形成された複数の信号線と、該複数の走査線と複数の信号線との各交差部に設けられて全体としてマトリクスを構成し、該各交差部において、対応する走査線及び信号線のそれぞれに電気的に接続された薄膜トランジスタと、を備え、
上記薄膜トランジスタは、島状に形成され且つ上記層間絶縁膜に形成されたコンタクトホールを介して上記画素電極に電気的に接続されたドレイン電極と、該ドレイン電極の周りに配置されたソース電極と、を備える液晶表示装置。
【請求項２】
請求項１に記載された液晶表示装置において、
上記ソース電極は、上記ドレイン電極をコ字状に囲んでいる液晶表示装置。
液晶表示装置。
【請求項３】
請求項１に記載された液晶表示装置において、
上記ソース電極は、上記ドレイン電極の周囲を全て囲んでいる液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置等のスイッチング素子として用いられる薄膜トランジスタ１００（ＴＦＴ：Thin Film Transistor）は、図９に示すように、基板１０３上に互いに交差するように形成された複数のソース線１０１及びゲート線１０２の各交差部に設けられている。ＴＦＴ１００は、互いに半導体層１０４を介して配置されたゲート電極１０５、ソース電極１０６及びドレイン電極１０７を備えている。そして、このソース電極１０６及びドレイン電極１０７は、図９に示すように、同一直線上に形成されるのが一般的である。
【０００３】
ＴＦＴを形成する際、通常、ゲート−ドレイン間容量（以下、Ｃｇｄと記す）が発生する。このＣｇｄは、ＴＦＴ形成工程において、露光装置によるショットずれや、ゲート、半導体層又はソース線の線幅ばらつき、或いはレイヤーずれの原因となり、表示画面における輝度差を発生させ、表示品位に悪影響を与える。
【０００４】
以下、Ｃｇｄ及びそれによる輝度差の発生について、より具体的に説明する。
【０００５】
図１０は、液晶ディスプレイの画面である。Ｃｇｄが発生すると、露光装置によるショットずれや、ゲート、半導体層又はソース線の線幅ばらつきが生じて、図１０のように正常な表示をする領域Ａ及び領域Ｂとの間に画面継ぎ領域Ｃが生じる。
【０００６】
具体的には、基板を複数の露光領域に分割して露光処理する場合に、分割露光する領域にずれが生じてしまい、表示品位に悪影響を与えることがあるが、これを抑制するために、分割露光によって画素パターンを形成する際、分割領域の境界部分を各分割領域それぞれに対する露光処理によって、すなわち、２重露光処理によって形成する。このとき、２重露光処理される領域が画面継ぎ領域Ｃとなる。
【０００７】
このように、画面継ぎ領域Ｃは、線幅ばらつきやレイヤー間のずれ等により生じるため、図１１のようにＣｇｄによる引き込み電圧（ゲートの電圧をＨｉｇｈからＬｏｗにする際に起こる電圧降下）により、ドレイン印加電位が変化し、Ａ領域及びＢ領域との輝度差が生じる。ここで、図１１において、ΔVdは以下のように表される。
【０００８】
ΔVd＝Cgd／Cpix ×(Vgh−Vgl) 
Vgh＝ゲートHi電圧，Vgl＝ゲートLow電圧，Cpix＝Clc＋Ccs＋・・・：画素総容量
δ＝ΔVd(C領域)−ΔVd(A領域)＝(Cgd(C領域)−Cgd(A領域))／Cpix×(Vgh−Vgl) 
また、実効値電位差ΔVrmsは、以下のように表される。
【０００９】
ΔVrms = ((Vs２＋Vs２)／２)０．５−((Vs−δ)０．５＋(Vs＋δ)２)／２)０．５
この値が大きければ大きいほど画面継ぎ領域Ｃのみ輝度差が発生して帯ムラが生じる。また、近年求められている表示装置の高精細機種においては、このムラが発生しやすい状況となっている。
【００１０】
このような画面の表示ムラの原因となるＣｇｄの発生を抑制する技術として、例えば特許文献１には、図１２のように凹状のソース電極１０６と凸状のドレイン電極１０７とで構成したＴＦＴ２００が開示されている。
【００１１】
また、特許文献２及び３には、図１３のようにソース電極１０６及びドレイン電極１０７の間にＬ字状のチャネル領域を形成したＴＦＴ３００が開示されている。
【００１２】
さらに、特許文献４には、図１４のようにゲートに対してソース電極１０６及びドレイン電極１０７が、それぞれ十字にクロスオーバーするように形成したＴＦＴ４００が開示されている。
【００１３】
尚、図１２〜１４において、図９と同符号を付したものは、互いに同じ構成要素を表している。
【特許文献１】特開平2-285326号公報
【特許文献２】特許第3654474号公報
【特許文献３】特開平7-66419号公報
【特許文献４】特許第3030751号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、特許文献１〜３に開示されたＴＦＴは、依然としてショットずれによりＣｇｄの変化が生じてしまう。また、ゲート、及び、ソースの線幅ばらつきによってもＣｇｄが変化する。このため、輝度差が発生する。
【００１５】
また、特許文献４に開示されたＴＦＴは、ショットずれによるＣｇｄの変化は抑制されるが、依然としてゲート、及び、ソースの線幅ばらつきによってＣｇｄが変化し、輝度差が発生する。
【００１６】
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、ＴＦＴのゲート−ドレイン間容量の変化を良好に抑制することにより、表示品位の優れた液晶表示装置を提供することである。
【課題を解決するための手段】
【００１７】
本発明に係る液晶表示装置は、画素電極が形成された第１基板と、第１基板に対向するように設けられた第２基板と、それらの間に設けられた液晶層と、を備えた液晶表示装置であって、第１基板は、画素電極の下方に設けられた層間絶縁膜と、層間絶縁膜の下方に互いに平行に延びるように形成された複数の走査線と、複数の走査線と直交する方向に互いに平行に延びるように形成された複数の信号線と、複数の走査線と複数の信号線との各交差部に設けられて全体としてマトリクスを構成し、各交差部において、対応する走査線及び信号線のそれぞれに電気的に接続された薄膜トランジスタと、を備え、薄膜トランジスタは、島状に形成され且つ層間絶縁膜に形成されたコンタクトホールを介して画素電極に電気的に接続されたドレイン電極と、ドレイン電極の周りに配置されたソース電極と、を備えたことを特徴とする。ここで、ソース電極が「ドレイン電極の周りに配置された」とは、薄膜トランジスタをその上方から見た際に（平面視において）、ドレイン電極の周りにソース電極が配置されている構成をいう。
【００１８】
このような構成によれば、薄膜トランジスタが、島状に形成されたドレイン電極と、ドレイン電極の周りに配置されたソース電極と、を備えるため、露光装置のショットずれによってソース電極及びドレイン電極の位置がずれてもゲート−ドレイン間容量の変化が生じない。また、本発明の構成によれば、ドレイン電極が、ゲート電極から延長して構成されるものではないため、ゲート電極幅のばらつきによるゲート−ドレイン間容量の変化が良好に抑制される。このため、輝度ムラの発生が抑制されて、液晶表示装置の表示品位が良好となる。
【００１９】
また、本発明に係る液晶表示装置は、ソース電極がドレイン電極をコ字状に囲んでいてもよい。ここで、ソース電極が「ドレイン電極をコ字状に囲んでいる」とは、薄膜トランジスタをその上方から見た際に（平面視において）、ソース電極がドレイン電極をコ字状に囲んでいる構成をいう。
【００２０】
このような構成によれば、下記実施形態で詳述するが、図１に示すＴＦＴ６１のように、ソース電極２０がドレイン電極２１をコ字状に囲んでいるため、露光装置のショットずれによってソース電極及びドレイン電極の位置がずれてもゲート−ドレイン間容量の変化が生じない。また、本発明の構成によれば、ドレイン電極が、ゲート電極から延長して構成されるものではないため、ゲート電極幅のばらつきによるゲート−ドレイン間容量の変化が良好に抑制される。このため、輝度ムラの発生が抑制されて、液晶表示装置の表示品位が良好となる。
【００２１】
さらに、本発明に係る液晶表示装置は、ソース電極がドレイン電極の周囲を全て囲んでいてもよい。ここで、ソース電極が「ドレイン電極の周囲を全て囲んでいる」とは、薄膜トランジスタをその上方から見た際に（平面視において）、ソース電極がドレイン電極の周囲を全て囲んでいる構成をいう。
【００２２】
このような構成によれば、図２に示すＴＦＴ１１のように、ソース電極２０がドレイン電極２１の周囲を全て囲んでいるため、露光装置のショットずれによってソース電極及びドレイン電極の位置がずれてもゲート−ドレイン間容量の変化が生じない。また、ソース電極２０がドレイン電極２１の周囲を全て囲んでいるため、実質的なゲート−ドレイン間容量がドレイン電極の中心位置で決まる。従って、ゲート電極幅及びドレイン電極幅のばらつきによってゲート−ドレイン間容量は変化することがないため、輝度ムラの発生が良好に抑制されて、液晶表示装置の表示品位が良好となる。
【発明の効果】
【００２３】
本発明によれば、ＴＦＴのゲート−ドレイン間容量の変化を良好に抑制することにより、表示品位の優れた液晶表示装置を提供することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施形態に係る液晶表示装置を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
【００２５】
（実施形態）
（液晶表示装置１０の構成）
図３は、本発明の実施形態に係る液晶表示装置１０のＴＦＴ基板１２の平面図である。図４は、図３のIV−IV線に対応する液晶表示装置１０の断面図である。図５は、図３のV−V線に対応する液晶表示装置１０の断面図である。
【００２６】
液晶表示装置１０は、マトリクス状に配置された複数のＴＦＴ１１（スイッチング素子）を有するＴＦＴ基板１２と、ＴＦＴ基板１２に貼り合わされた対向基板としてのカラーフィルタ基板（以下、ＣＦ基板１３という）とを備えており、これらＴＦＴ基板１２とＣＦ基板１３との間には、液晶層１５が配置されている。
【００２７】
ＴＦＴ基板１２は、透明のガラス基板１６を有している。ガラス基板１６上には、縦方向（図３の上下方向）に延びる複数本のソース線１７（信号線）と、横方向（図３の左右方向）に延びる複数本のゲート線１８（走査線）とが互いに交差するように配置されており、各交差部の近傍には、ソース電極２０、ドレイン電極２１及びゲート電極２２を有するＴＦＴ１１と、このＴＦＴ１１のドレイン電極２１に電気的に接続された画素電極３７とが配置されている。
【００２８】
ＴＦＴ１１のソース電極２０は、ソース線１７に電気的に接続している。ソース線１７、ソース電極２０及びドレイン電極２１と、ゲート線１８及びゲート電極２２とは、ゲート絶縁膜２３によって電気的に絶縁されている。また、ドレイン電極２１は、画素領域３０の略中央位置の補助容量配線（以下、Ｃｓ線２９という）上にも設けられ、補助容量用電極（以下、Ｃｓ電極３１という）とされている。
【００２９】
ゲート絶縁膜２３上には、真性半導体層３２及びＮ型半導体層３３がこの順で形成されている。
【００３０】
Ｎ型半導体層３３上には、島状に形成されたドレイン電極２１及びドレイン電極２１の周囲を全て囲むように配置されたソース電極２０が設けられている。ここで、ソース電極２０は、島状のドレイン電極２１の周囲を全て囲んでいなくてもよく、例えば図１に示すように、島状のドレイン電極２１をコ字状に囲んでいてもよい。
【００３１】
上記ソース線１７、ソース電極２０、ドレイン電極２１及びＣｓ電極３１の上には、チャネル保護層３５及び層間絶縁膜３６が設けられており、画素電極３７は、その層間絶縁膜３６上に配置されている。この画素電極３７は、画素領域３０の略全体を覆うように設けられている。
【００３２】
各画素領域３０において、島状のドレイン電極２１及びＣｓ電極３１上の層間絶縁膜３６には、それぞれコンタクトホール４０が形成されており、このコンタクトホール４０を経由して、ＴＦＴ１１のドレイン電極２１と画素電極３７、及び、Ｃｓ電極３１と画素電極３７とが電気的に接続している。
【００３３】
ＣＦ基板１３は、透明のガラス基板５０を有している。このガラス基板５０上において、ＴＦＴ基板１２のソース線１７周り、及び、ＴＦＴ１１周りには、遮光層（不図示）が設けられており、それを覆うように色層（不図示）が設けられている。色層は、Ｒ（赤色）、Ｇ（緑色）、Ｂ（青色）の３種類の着色層が所定の画素配列に基づいて各画素領域３０毎に択一的に配置されてなっている。つまり、本実施形態では、「画素」とは、サブピクセル（ドット）を表している。色層の上には、ＩＴＯ膜からなる透明の対向電極５２が複数の画素領域３０に亘って設けられている。なお、着色層を構成するものとしては、ＲＧＢの組合せ以外に、シアン、マゼンタ、イエローの補色を用いてもよい。
【００３４】
さらに、ＣＦ基板１３には、その対向電極５２から対向するＴＦＴ基板１２へ向かって延びるように形成されたスペーサ（不図示）が形成されている。
【００３５】
（液晶表示装置１０の製造方法）
次に、液晶表示装置１０の製造方法について説明する。
【００３６】
（ＣＦ基板１３の製造工程）
まず、本実施形態のＣＦ基板１３の製造工程の一例について詳細に説明する。
【００３７】
初めにガラス基板５０を用意する。そして、遮光層をスパッタリング法により成膜し、その膜をパターニングして、遮光領域を形成する。次に、表示領域に赤の顔料が分散された樹脂フィルム（ドライフィルム）を全面にラミネートし、露光、現像及びベーク（熱処理）を行って、第１色層（赤）を形成する。次に、第１色層に重ねて、緑色の顔料が分散された樹脂フィルムを全面にラミネートし、露光、現像及びベーク（熱処理）を行って、第２色層（緑）を形成する。同様に、第３色層（青）を形成する。
【００３８】
次に、色層の上層にＩＴＯを蒸着して対向電極５２を形成し、続いてスペーサを形成することにより、ＣＦ基板１３を製造する。
【００３９】
尚、スペーサは、ＣＦ基板１３上ではなく、ＴＦＴ基板１２上に形成しておいてもよい。
【００４０】
（ＴＦＴ基板１２の製造工程）
ＴＦＴ基板１２については、まず、ガラス基板１６を用意し、ゲート膜をスパッタリングにより成膜し、そのゲート膜をパターニングして、ゲート線１８、ゲート電極２２およびＣｓ線２９を形成する。次に、ＣＶＤ法によりゲート絶縁膜２３を成膜し、その上に、真性半導体層３２及びＮ型半導体層３３をこの順で形成後、ソース線１７、ソース電極２０、ドレイン電極２１およびＣｓ電極３１を設ける。また、このとき、パターニングにより、Ｎ型半導体層３３上にドレイン電極２１を島状に形成し、この島状のドレイン電極２１の周囲を全て囲むようにソース電極２０を形成する。これにより、ＴＦＴ１１が完成する。
【００４１】
続いて、エッチング保護膜として、例えばＳｉＮｘを形成し、パターン形成を行った後、層間絶縁膜３６を形成する。次いで、エッチングによりコンタクトホール４０をそれぞれ形成する。次に、ＩＴＯを真空蒸着して透明導電膜をパターニングして画素電極３７を形成する。この画素電極３７は、層間絶縁膜３６に形成されたコンタクトホール４０を経由して、Ｃｓ電極３１、ＴＦＴ１１のドレイン電極２１に電気的に接続される。
【００４２】
（基板貼り合わせ工程）
次に、ＴＦＴ基板１２の遮光領域に対応する部位にシール材を塗布し、ディスペンサ等を用いて液晶材料をその内方に滴下する。続いて、液晶材料が滴下されたＴＦＴ基板１２にＣＦ基板１３を貼り合わせる。この工程は真空中で行われる。次いで、貼り合わせた両基板を大気中に戻すと貼り合わされた両基板間の液晶材料が大気圧により拡散する。次に、シール材の塗布領域に沿ってＵＶ光源を移動させながらＵＶ光をシール剤に照射し、シール材を硬化させる。このようにして、拡散した液晶材料は２枚の基板間に封止されて液晶セルを形成し、これを用いて液晶表示装置１０を完成させる。
【００４３】
尚、液晶の注入は、本実施形態のように形成されなくてもよく、両基板の側方に液晶注入口を設けて、そこへ液晶材料を注入し、その後液晶注入口を紫外線硬化樹脂等で封止するものであってもよい。
【００４４】
（作用効果）
次に、本発明の実施形態に係る液晶表示装置１０の作用効果を説明する。
【００４５】
まず、比較例として、従来の構造のＴＦＴ基板７０の平面図を図６に示す。図７及び８は、ＴＦＴ基板７０を備えた従来の液晶表示装置７１の断面図を示す。また、図７は図６のVII−VII線に対応する断面図であり、図８は図６のVIII−VIII線に対応する断面図である。
【００４６】
従来の液晶表示装置７１は、ガラス基板７２上に複数のＴＦＴ７３を備えたＴＦＴ基板７０、ガラス基板７４上に対向電極７５を備えたＣＦ基板７６、及び、これらの間に設けられた液晶層７７で構成されている。
【００４７】
ＴＦＴ基板７０のガラス基板７２上には、複数本のソース線８０とゲート線８１とが互いに交差するように配置されており、各交差部の近傍には、ソース電極８２、ドレイン電極８３及びゲート電極８４を有するＴＦＴ７３と、このＴＦＴ７３のドレイン電極８３に電気的に接続された画素電極８６とが配置されている。ＴＦＴ基板７０のソース線８０、ソース電極８２及びドレイン電極８３と、ゲート線８１およびゲート電極８４とは、ゲート絶縁膜８７によって電気的に絶縁されている。ゲート絶縁膜８７上には、真性半導体層８８及びＮ型半導体層８９がこの順で形成されている。Ｎ型半導体層８９上には、ソース電極８２及びドレイン電極８３が形成されている。また、ドレイン電極８３は、ＴＦＴ７３の位置から画素領域９０の略中央位置のＣｓ線９１上まで延設されており、その端部は、Ｃｓ電極９２とされている。上記ソース線８０、ソース電極８２、ドレイン電極８３およびＣｓ電極９２の上には、チャネル保護層９３及び層間絶縁膜９４が設けられており、画素電極８６は、その層間絶縁膜９４上に配置されている。各画素領域９０において、Ｃｓ電極９２上の層間絶縁膜９４には、コンタクトホール９５が一つ形成されており、このコンタクトホール９５を経由して、Ｃｓ電極９２、つまりＴＦＴ７３のドレイン電極８３と、画素電極８６とが電気的に接続している。
【００４８】
従来の液晶表示装置７１は、このように、ソース電極８２及びドレイン電極８３がチャネル保護層９３を介して同一直線上に形成されている。このようにＴＦＴ７３を形成すると、通常、ゲート−ドレイン間容量（Ｃｇｄ）が発生する。このため、ＴＦＴ形成工程において、露光装置によるショットずれや、ゲート、半導体層又はソース線８０の線幅ばらつき、或いはレイヤーずれの原因となり、表示画面における輝度差を発生させ、表示品位に悪影響を与える。
【００４９】
これに対して、上述した本発明の実施形態に係る液晶表示装置１０は、ＴＦＴ基板１２のＴＦＴ１１が、島状に形成され且つ層間絶縁膜３６に形成されたコンタクトホール４０を介して画素電極３７に電気的に接続されたドレイン電極２１と、ドレイン電極２１の周りに配置されたソース電極２０と、を備えている。
【００５０】
このような構成によれば、薄膜トランジスタが、島状に形成されたドレイン電極２１と、ドレイン電極２１の周りに配置されたソース電極２０と、を備えるため、露光装置のショットずれ、ソース電極２０及びドレイン電極２１等の線幅ばらつきが起因となって生じるゲート−ドレイン間容量の変化が良好に抑制される。このため、輝度ムラの発生が抑制されて、液晶表示装置１０の表示品位が良好となる。
【産業上の利用可能性】
【００５１】
以上説明したように、本発明は、液晶表示装置について有用である。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施形態に係るソース電極がドレイン電極をコ字状に囲んだ形態のＴＦＴの平面図である。
【図２】本発明の実施形態に係るソース電極がドレイン電極の周囲を全て囲んだ形態のＴＦＴの平面図である。
【図３】本発明の実施形態に係る液晶表示装置のＴＦＴ基板の平面図である。
【図４】図３のIV−IV線に対応する液晶表示装置の断面図である。
【図５】図３のV−V線に対応する液晶表示装置の断面図である。
【図６】従来のＴＦＴ基板の平面図である。
【図７】図６のVII−VII線に対応する液晶表示装置の断面図である。
【図８】図６のVIII−VIII線に対応する液晶表示装置の断面図である。
【図９】従来のＴＦＴの平面図である。
【図１０】従来の液晶ディスプレイの画面図である。
【図１１】Ｃｇｄによる画面輝度差発生原理を示すグラフである。
【図１２】特許文献１に係るＴＦＴの平面図である。
【図１３】特許文献２及び３に係るＴＦＴの平面図である。
【図１４】特許文献４に係るＴＦＴの平面図である。
【符号の説明】
【００５３】
１０      液晶表示装置
１１，６１      ＴＦＴ
１２    ＴＦＴ基板
１３    ＣＦ基板
１７      ソース線
１８      ゲート線
２０      ソース電極
２１      ドレイン電極
２２      ゲート電極
２３      ゲート絶縁膜
３２      真性半導体層
３３      Ｎ型半導体層
３５      チャネル保護層
３６      層間絶縁膜
３７      画素電極
４０      コンタクトホール
【図１】
2009092841.tif 000003
【図２】
2009092841.tif 000004
【図３】
2009092841.tif 000005
【図４】
2009092841.tif 000006
【図５】
2009092841.tif 000007
【図６】
2009092841.tif 000008
【図７】
2009092841.tif 000009
【図８】
2009092841.tif 000010
【図９】
2009092841.tif 000011
【図１０】
2009092841.tif 000012
【図１１】
2009092841.tif 000013
【図１２】
2009092841.tif 000014
【図１３】
2009092841.tif 000015
【図１４】
2009092841.tif 000016