(57)【要約】【課題】画素部の開口率を低減することなくＴＦＴ起因による輝点欠陥を修正するアクティブマトリクス型表示装置を提供する【解決手段】画素部に電圧を印加するためのスイッチング素子であるＴＦＴにおいて、半導体活性層であるａ−Ｓｉ層１０上に、ソース電極７をドレイン配線引出し線８ｂとドレイン補助配線８ｃで挟み、通常はドレイン配線引出し線８ｂから電圧を印加することでチャネルとして機能させる回路パターンとした。ドレイン補助配線８ｃはドレイン配線８と分離されており、通常は機能させない。ＴＦＴのチャネル部に短絡欠陥２０が発生した場合に、ＴＦＴに伸びているドレイン配線引出し線８ｂをレーザ加工により切断し（切断部２２ｂ）、ドレイン補助配線８ｃを融着接続することで（融着接続部２５ａ、２５ｂ）、ＴＦＴチャネルを新たに形成し、正常ＴＦＴとして機能させる。これにより点欠陥を正常な点灯状態に修正するようにした。【選択図】  図４（ｃ）
2009251353.tif 000002
【特許請求の範囲】
【請求項１】
第１の方向に形成された複数本のゲート配線と、第２の方向に形成された複数本のドレイン配線と、前記第１の方向に形成されたゲート配線と前記第２の方向に形成されたドレイン配線が交差する部分ごとに設けられた薄膜トランジスタと、前記薄膜トランジスタのソース配線と電気的に接続された画素電極と、を備えるアクティブマトリクス型表示装置であって、
前記薄膜トランジスタの半導体層上に、ソース配線が１個配置され、該ソース配線と面して配置されるドレイン配線が複数個配置される配線構造を備えることを特徴とするアクティブマトリクス型表示装置。
【請求項２】
前記薄膜トランジスタの半導体層上にソース配線と面して配置される複数個のドレイン配線のうちの１個は前記薄膜トランジスタを駆動するためのドレイン配線引出し線であり前記第２の方向に形成されたドレイン配線と電気的に接続して形成され、その他は修正用のドレイン補助配線であり、該ドレイン補助配線は前記第２の方向に形成されたドレイン配線から電気的に孤立して形成され、該ドレイン補助配線は前記第１の方向に形成されたゲート配線から電気的に孤立して形成された孤立ゲート配線と絶縁膜を介して重畳して配置され、前記第２の方向に形成されたドレイン配線は前記ドレイン補助配線とは異なった部分で前記孤立ゲート配線と絶縁膜を介して重畳して配置される配線構造を備えることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
前記第２の方向に形成されたドレイン配線は、レーザ照射するための凸領域を備え、該凸領域が前記孤立ゲート配線と絶縁膜を介して重畳して配置されることを特徴とする請求項２に記載のアクティブマトリクス型表示装置。
【請求項４】
前記薄膜トランジスタの半導体層は前記第１の方向に形成されたゲート配線上にゲート絶縁膜を介して形成され、前記ドレイン配線引出し線は前記ゲート配線が形成されていない部分で前記第２の方向に形成されたドレイン配線と接続されていることを特徴とする請求項２に記載のアクティブマトリクス型表示装置。
【請求項５】
前記薄膜トランジスタの半導体層上にソース配線と面して配置される複数本のドレイン配線は、前記薄膜トランジスタを駆動するためのドレイン配線引出し線であり前記第２の方向に形成されたドレイン配線と電気的に接続して形成されていることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
【請求項６】
前記薄膜トランジスタの半導体層は前記第１の方向に形成されたゲート配線上にゲート絶縁膜を介して形成され、複数本の前記ドレイン配線引出し線は前記ゲート配線が形成されていない部分で前記第２の方向に形成されたドレイン配線と接続されていることを特徴とする請求項５に記載のアクティブマトリクス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置や有機ＥＬ装置などに用いられる薄膜トランジスタを備えるアクティブマトリクス型表示装置に関する。特に、その薄膜トランジスタ基板上に存在する配線欠陥により生じる輝点欠陥を修正するためのものである。
【背景技術】
【０００２】
一般に、薄膜トランジスタ（以降ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）基板は、液晶表示装置や有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｅｎｃｅ）表示装置のアクティブマトリクス型表示装置に広く用いられている。ＴＦＴは、ガラスなどの絶縁物基板上に複数の走査信号線と複数のデータ信号線が配置されており、その交差部にＴＦＴなどのスイッチング素子が配置され、このＴＦＴがＯＮ、ＯＦＦすることで各画素部に信号が伝達される。
【０００３】
このＴＦＴは、配線材料である導電膜や活性層である半導体膜、層間絶縁材料である絶縁膜などを基板全面に形成しホトリソグラフィ法およびエッチング法を用いて不要な領域を除去して所望の回路パターンを形成している。
【０００４】
回路パターンにパターン欠陥を生じると液晶表示装置や有機ＥＬ装置の表示異常となり、その液晶表示装置などは不良品となる。ＴＦＴ起因の表示異常には、例えば、配線間の短絡や断線などがある。特にＴＦＴ素子部の欠陥によるＴＦＴ異常動作では、表示画素が輝点（常時点灯状態）となり、製品としては致命的な欠陥であり不良品となる。
【０００５】
この欠陥に対して、これまでレーザ加工を用いた修正がある。ＴＦＴを画素電極から切り離したり、特許文献１に開示されているように、輝点欠陥が発生した場合、リペア領域をレーザ加工により溶融し、画素電極と信号線間を接続し、輝点欠陥画素を黒点に修正するものである。
【０００６】
また、特許文献２には、１画素にＴＦＴを２個接続し、異常となったトランジスタを切り離すことが記載されている。２個のＴＦＴのうちの一方が短絡により輝点欠陥となった場合には、その輝点起因となっているＴＦＴを切り離して、表示面上では欠陥を目立たなくする方法が開示されている。
【０００７】
【特許文献１】特開平１１−３０５２６０号公報
【特許文献２】特開平５−３４１３１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
液晶表示装置や有機ＥＬ装置において、ＴＦＴが起因となる輝点欠陥に対してはレーザ加工による修正が有効である。特にレーザ加工は、配線を切断する加工に適しており、これまでも薄膜トランジスタ基板の修正に多く用いられてきた。しかし、液晶表示装置の適用先が、ＰＣディスプレイから大型ＴＶへと変化している中、画素寸法も大きくなり従来の黒点化修正では、その存在が目立つようになってきた。
【０００９】
特許文献１に開示されている方法では、致命欠陥である輝点から表示素子に目立たない黒点へとすることは可能であるが、上記のように表示装置としては点欠陥として残る。
【００１０】
また、特許文献２に開示されている方法では、半画素点灯させることで、特許文献１に示した方法に比べ、液晶表示装置を点灯した際に欠陥の存在が目立たなくなる長所がある。しかし、１画素を２個のＴＦＴで制御する配線構造により画素部の開口率が低減し、液晶表示装置の場合には、その光源となるバックライトの透過率を落としてしまうといった問題があった。
【００１１】
本発明は上記した問題点を解決し、レーザ加工方法の利点である微細配線切断と融着加工の方法を用いて、画素部の開口率を低減することなくＴＦＴ起因による輝点欠陥を修正するアクティブマトリクス型表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記した本発明の目的を達成するための第一の態様は、画素部に電圧を印加するためのスイッチング素子であるＴＦＴにおいて、半導体活性層であるａ−Ｓｉ上に、ソース電極をドレイン配線２本で挟み、通常は一方のドレイン配線から電圧を印加することでチャネルとして機能させる回路パターンとした。もう一方のドレイン補助配線はドレイン配線と分離されており、通常は機能しない。上記ＴＦＴのチャネル部に短絡欠陥が発生した場合に、ＴＦＴに伸びているドレイン配線をレーザ加工により切断し、もう一方のドレイン補助配線を融着接続することで、ＴＦＴチャネルを新たに形成し、正常ＴＦＴとして機能させる。これにより点欠陥を正常な点灯状態に修正するようにした。
【００１３】
また、本発明の第二の態様は、アクティブマトリクス基板上に、画素部に電圧を印加するためのドレイン配線またはソース配線を２本以上の複数形成する電子回路パターンとした。これにより、ＴＦＴ部のソースとドレイン電極のショートが発生した際に、どちらか一方の配線を切断することでＴＦＴ部のソース・ドレイン電極ショート起因の輝点欠陥を黒点化ではなく半点灯状態に修正し欠陥が目立たないようにした。
【発明の効果】
【００１４】
本発明により、輝点欠陥を修正した場合でも、従来のように黒点化とするのではなく、正常画素または半点灯状態により欠陥を目立たなく修正することで、アクティブマトリクス型の表示装置の品質を高めることができる。また、輝点や黒点などの点欠陥の存在しない表示装置が要求される中、本発明のアクティブマトリクス型表示装置により、歩留り向上が可能となり製造コストの低減を図ることができる。
【００１５】
また、レーザ加工の利点である切断と金属材料の融着処理を用いることで修正工程の処理時間低減と、修正の成功率を高めることができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の最良の実施形態について図面を用いて詳細に説明する。なお、実施例の説明では液晶表示装置の配線修正を例にとって説明するが、一般的にガラス基板などの平面上に形成されたアクティブマトリクス型の回路パターン修正に適用可能であり、液晶表示装置に限定されるものではない。
【実施例１】
【００１７】
図１は、一般的な液晶表示装置の構造を説明する図である。１４はカラーフィルタ基板、１５はアクティブマトリクス基板、６は液晶である。１、１３はガラス基板、２、１２は偏光板、３は対向電極、４、１８は配向膜、５はゲート絶縁膜、７はソース配線、８はドレイン配線、９はゲート配線、１０は半導体層（ａ−Ｓｉ層）、１１は画素電極、１７は保護膜（パッシベーション膜）、１６はカラーフィルタ、１９はブラックマトリクスである。
【００１８】
一般的に、図１に示すように液晶表示装置は、２枚のガラス基板１、１３の間に液晶６を挟み込んだ構造となっており、マトリクス状に配置した多数の画素電極１１、対向電極３および液晶６で形成されるコンデンサ内の電界によって各画素の液晶６の分子の向きを制御して電子画像を生成している。透過型の液晶表示装置では、この電子画像を背面に設けたバックライトの透過率を制御して可視化することで画像を表示するものである。アクティブマトリクス基板１５上には画素電極の印加電圧を制御する回路を形成し、カラーフィルタ基板１４上に例えば３色またはそれ以上のカラーフィルタ１６を形成することで、カラー画像を表示する。
【００１９】
図２は液晶表示装置を制御するアクティブマトリクス基板１５に形成される画素の一例を説明する平面図である。図２には、隣接する２画素分を示す。縦横方向に繰り返し形成され、表示領域の外側に表示装置を制御するための駆動用半導体と接続するための引出し線が設けられている。
【００２０】
アクティブマトリクス基板１５に形成される各種の配線や電極は絶縁層を介在させた薄膜多層回路で構成される。図１において、ガラス基板１３を好適とする基板上に多数のゲート配線９が画素内に形成されている。ゲート配線９の上には活性層である半導体層１０（ここでは水素化アモルファスシリコン：以降ａ−Ｓｉ層１０）のアイランドがパターニングされている。
【００２１】
ゲート配線９を覆って、ゲート絶縁膜５が形成され、ゲート絶縁膜５で絶縁された複数のドレイン配線８がゲート配線９と交差する多方向に平行に形成され、２本のゲート配線９と２本のドレイン配線８で囲まれた領域で１画素を形成する。ドレイン配線８の一部はａ−Ｓｉ層１０の上にまで配線が形成されＴＦＴのドレイン電極となっている。また、ソース配線７の一部はａ−Ｓｉ層１０の上で前記ドレイン電極と同層に形成されＴＦＴのソース電極となっている。
【００２２】
ゲート配線９の上層にはゲート絶縁膜が形成され、その上にソース配線７に導電接続された画素電極１１が形成されている。画素電極１１はＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）を好適とする透明電極である。ゲート配線９に接続するＴＦＴがＯＮとなり、そのドレイン配線８に供給される表示データに応じた電圧が画素電極１１に生成される。この画素電極１１とカラーフィルタ側の対向電極３との間に該画素電極１１に生成される電圧に応じた大きさの電界が形成される。この電界により、液晶の分子配向が制御されてバックライトからの照明光の透過量を制御して可視画像を形成する。
【００２３】
このような薄膜多層電子回路は、一般的にはホトリソグラフィ技術により形成される。すなわち、まず配線材料を基板全体に均一に成膜して、感光性樹脂であるホトレジストを塗布する。次に、回路パターンを形成したマスクを介して光を照射してホトレジストを感光させる。これを現像すると感光した部分が除去され、ホトレジストのパターンが形成される。さらに、エッチング工程、レジスト剥離工程を経て回路配線が形成される。これらの工程を繰り返すことで薄膜多層電子回路が完成する。
【００２４】
これらの製造過程では、基板上の異物やプロセス上の問題などの影響により、電子回路パターンに欠陥が発生することがある。液晶表示装置のアクティブマトリクス基板に形成されている電子回路パターンが短絡または断線すると、電気信号が正しく送信されずに表示装置は誤表示される。そのため、レーザ加工を用いて短絡部を切断して回路を修正したり、また、欠落部に新たに材料を追加したりして正常化するといった修正が行われている。
【００２５】
図３（ａ）には、ソース配線７とドレイン配線８の短絡欠陥２０を示す。ノマリーブラック方式の表示装置では、ソース配線７とドレイン配線８が短絡すると、該画素はゲート配線９によるａ−Ｓｉ層１０の制御にかかわらず、常時点灯状態である輝点欠陥となる。これは、表示装置としては致命的な欠陥となる。この欠陥に対して、従来行われてきた修正方法は、図３（ｂ）に示すような、ａ−Ｓｉ層１０に伸びているドレイン配線をレーザ加工により切断部２２を形成することによる輝点の黒点化修正であった。
【００２６】
本発明の第１の実施例として、ＴＦＴ部のソース配線７とドレイン配線８の短絡が起因となっている輝点欠陥に対して、正常点灯に修正する方法について説明する。
【００２７】
図４（ａ）に本実施例のアクティブマトリクス基板１５の電子回路パターンを示す。ゲート配線９上に、ゲート絶縁膜５を介して、ａ−Ｓｉ層１０のアイランドを形成し、このアイランド上にソース配線７と、ソース配線７に面して２本のドレイン配線８ｂ、８ｃを配置する。以下、８ｂをドレイン配線引出し線（以降、引出し線８ｂ）、８ｃをドレイン補助配線８ｃという。
【００２８】
引出し線８ｂは、従来同様１本とし、通常動作ではこの引出し線８ｂによりＴＦＴを駆動させる。引出し線８ｂは、ゲート配線９の窓明け部２１でドレイン配線８と電気的に接続される。ソース配線７を挟んだ反対側には、ドレイン配線８とは接続されていない予備のドレイン補助配線８ｃを設ける。このドレイン補助配線８ｃは、通常動作するチャネル部に短絡欠陥が発生した際に、修正用配線として用いる。ドレイン補助配線８ｃは、レーザ加工により配線接続加工を行うために下層のゲート配線と重畳した構造となっている。
【００２９】
図４（ｂ）には、この重畳部の断面図（図４（ａ）中のＡ−Ａ’断面）を示す。ゲート配線９の窓明け部２１にゲート配線９層で孤立パターン９ｂを形成する。このゲート配線９の孤立パターン９ｂ（以降、孤立ゲート配線９ｂ）上に、他の配線領域と同様の工程によりゲート絶縁膜５、ａ−Ｓｉ層１０、ドレイン配線８、ドレイン補助配線８ｃをパターニングする。ただし、このドレイン補助配線８ｃは通常動作させないため、ドレイン補助配線８ｃとドレイン配線８は接続されていない。短絡欠陥が発生した際にドレイン補助配線８ｃに接続するために、ドレイン配線８には、レーザ加工のためのレーザ照射領域をレーザ集光可能な５μｍ程度の凸状部２４を設けている。
【００３０】
図４（ｃ）には、ＴＦＴ部のソース配線７とドレイン配線８の引出し線８ｂが短絡した場合の修正方法を示す。
【００３１】
この短絡欠陥２０は、ソース配線７とドレイン配線８の材料（例えば、ＡｌやＭｏやＣｕなど）残りによる短絡や、この配線材料とＴＦＴの活性層であるａ−Ｓｉ層１０とのオーミック接触を形成するためのｎ＋層残りや、また異物がチャネル間に存在することにより発生する。これらの欠陥は、アクティブマトリクス基板製造時の検査工程で検出される。一般的に用いられている検査方法として、ＣＣＤカメラを用いた外観検査装置や電子線などをもちいた電気テスタが多く用いられており、これらの検査装置で検出された基板座標や欠陥の種類を修正装置に情報転送して修正処理を行う。今回の修正ではレーザ加工修正装置を用いた。
【００３２】
短絡したＴＦＴのチャネル部を動作させないために、引出し線８ｂをレーザ加工により切断部２２ｂを形成する。引出し線８ｂにはゲート配線が下層に存在しない回路パターンとなっており、切断部２２ｂはその上部のドレイン配線８の引出し線８ｂを切断処理して設ける。レーザは、ＹＡＧ（Ｙｔｔｒｉｕｍ  Ａｌｕｍｉｎｕｍ  Ｇａｒｎｅｔ）のパルスレーザを用いた。配線材料の切断加工にはＹＡＧレーザのどの波長でも切断が可能であるが、アクティブマトリクス基板１５が完成後に修正を施す場合には、ＳｉＮ薄膜などの保護膜が配線上に形成されているため、レーザ加工時の熱影響を抑制するために第４高調波２６６ｎｍ波長を採用するのが望ましい。
【００３３】
次にＴＦＴを動作させるために新たなドレイン配線を形成する（図４（ｃ））。そこで、ドレイン補助配線８ｃとドレイン配線８の接続処理を行う。ドレイン補助配線８ｃとドレイン配線８の接続には、ドレイン補助配線８ｃと重畳されている孤立ゲート配線９ｂを用いる。この重畳部にパルスレーザを照射して、下層の孤立ゲート配線９ｂと上層のドレイン配線８それぞれのメタル材料で融着させることにより配線接続する。融着させるためには、１パルスで下層のメタル材料を融着させるのが有効であり、ＹＡＧの第２高調波である５３２ｎｍ波長レーザ、０．０１〜０．１ｍＪをドレイン配線８に設けられた凸状部２４に□３〜５μｍの領域で照射し、融着部２５ａを形成した。ドレイン配線８に設けられたレーザ照射領域である凸状部２４を加工することで、この重畳部を加工することによるドレイン配線８自体の断線などの不具合は生じない構造としている。
【００３４】
同様にドレイン補助配線８ｃと孤立ゲート配線９ｂの重畳部をレーザ加工により融着接続部２５ｂを形成することで配線接続し、図４（ｄ）に示すような電流経路２６が形成され、ドレイン補助配線８ｃとソース配線７間がＴＦＴの新たなチャネル部として機能することとなる。
【００３５】
この修正により、短絡により常時輝点となっていた点欠陥を、ＴＦＴを正常動作させることにより正常画素として機能させることができた。また、材料を塗布したり、レーザＣＶＤで配線形成したりといった成膜プロセスを必要とせず、従来から多く用いられているレーザ加工の長所である切断と融着加工といった簡易プロセスにより点欠陥の正常化が可能となった。
【００３６】
上記は、通常動作するソース配線７とドレイン配線８の回路パターンと同様にドレイン補助配線８ｃ側のチャネル幅とチャネル長を配置したが、配線パターンの関係で配置が困難な場合には、ＴＦＴスイッチング動作が同様に機能するようにチャネル幅とチャネル長を短くすることでも同様の修正効果が得られる。また、ドレイン補助配線８ｃは、ａ−Ｓｉ層１０のアイランド上に半導体ソース配線７に面して複数個配置してもよい。また、ドレイン配線８に設けられた凸状部の形状は四角形に限定されず、任意の形状でよい。
【実施例２】
【００３７】
本発明の第２の実施例は、ＴＦＴ部のソース配線７とドレイン配線８の短絡が起因となっている輝点欠陥に対して、半点灯状態に修正する方法について説明する。
【００３８】
本実施例では、このレーザ加工を利用して、黒点ではなく半点灯状態にすることで輝点や黒点に比較して欠陥の存在を目立たないように修正を行う。図３（ａ）に示したように通常、ＴＦＴに伸びるドレイン配線８の引出し線は、１本で形成されておりこれにより電圧が印加されている。本実施例のアクティブマトリクス基板１５では、ＴＦＴ部へのドレイン配線引出し線を独立に２本伸ばした構造（８ｂ、８ｄ）とする（図５（ａ））。ソース配線７をこの２本の引出し線８ｂ、８ｄで挟み、ＴＦＴのチャネルを形成し、正常時はこの２ヶ所のチャネル間によりＴＦＴ動作が行われる。どちらか一方のチャネルに短絡欠陥２０が発生した際に、この短絡したチャネルの駆動を停止する。チャネルの駆動を停止するために、ＴＦＴ部に電圧を印加するためのドレイン配線８の引出し線８ｂをレーザ加工により切断部２２ｃを形成する。
【００３９】
図６にＴＦＴのゲート電圧に対するソース・ドレイン間の電流変化を示す。図６の横軸はゲート電圧Ｖｇ、縦軸はソース・ドレイン間の電流Ｉｓｄである。正常なＴＦＴ部では、ゲート電圧がしきい値（１０１）になると画素に供給される電流値が飽和値（１０２）となり、白点灯となる。前記修正を実施したＴＦＴでは、ＴＦＴ部に伸びる一方のドレイン配線８の引出し線８ｂを切断部２２ｃを形成することで、ソース配線７を経由して画素電極１１に供給される電流量は低下する。すなわち、ソース・ドレイン電極で形成されるチャネル幅が半分となり、画素部に供給される電流値は半分（１０３）となる。これは、正常画素の半分の印加電圧（１０４）と同じとなり、半点灯状態となる。従来の黒点化修正方法では、輝点を黒点に処理するのみであったが本実施例の半点灯修正方式により、表示装置完成時の欠陥の存在を目立たなくする処理が可能である。
【００４０】
図５（ｂ）には、ゲート配線９とドレイン配線８の別のパターンを示す。画素電極１１の開口率を確保するためにゲート配線９幅を狭くした場合のパターンである。図４（ａ）ではドレイン配線８の２本の引出し線８ｂ、８ｄを１つの窓明け部２１から引き出していたが、開口率を高くするためにゲート配線９を狭めると一つの窓明け部２１から２本の引き出し線８ｂ、８ｄを設けて、またその部分をレーザ加工するのは困難となる。さらに引出し線８ｂ、８ｄの配線間隔を狭くすると、この部分が短絡し、修正用配線としての有効性が低くなる。そこで、ゲート配線９の窓開け部２１を図５（ｂ）のように分離し、それぞれの引出し線８ｂ、８ｄが容易に切断処理可能なように配線を設けた。本回路パターンは実施例１においても適用できる。すなわち、実施例１の図４（ａ）の引出し線８ｂ、ドレイン補助配線８ｃを、図５（ｂ）のような回路パターンで形成してもよい。
【実施例３】
【００４１】
本発明の第３の実施例は、アクティブマトリクス基板１５完成後に輝点欠陥修正を行う場合である。実施例１の修正手順は、ソース配線７とドレイン配線８の形成後に、点欠陥修正を行う場合には好適であるが、アクティブマトリクス基板１５が完成した後に重畳部を接続する場合には以下の手順で修正を行う方が修正の成功率を高められる。
【００４２】
（１）重畳部の加工位置に、上層に存在するＳｉＮなどの保護膜１７をＹＡＧレーザの第４高調波である２６６ｎｍ波長で除去加工する。加工寸法は、重畳部の接続加工より大きく窓開けを行う（□７〜１０μｍ程度）。保護膜加工では、下層のメタル配線を除去しないエネルギーを用いる。５０μＪ程度で複数回照射することで保護膜除去加工を行う。
【００４３】
（２）実施例１に記載したように、重畳部の接続加工を行う。この場合、保護膜１７の除去加工で用いた２６６ｎｍ波長をそのまま用いることも可能である。照射エネルギーは０．０１〜０．１ｍＪで□３〜５μｍ領域を加工することで、ドレイン補助配線８ｃとの接続が可能である。
【実施例４】
【００４４】
本発明の第４の実施例は、液晶表示装置完成後に輝点欠陥修正を行う場合である。本実施例の輝点欠陥修正方法は、配線接続の際に、新たに配線材料を塗布する必要が無いことから、アクティブマトリクス基板１５とカラーフィルタ基板１４を合わせた液晶表示装置完成後にも修正処理を行うことが可能である。
【００４５】
液晶表示装置完成後の輝点欠陥の検出には、点灯検査などにより点欠陥箇所を特定し、その座標情報により修正箇所を決定する。液晶表示装置完成後には、アクティブマトリクス基板１５上には液晶６とカラーフィルタ基板１４が存在する。そのため修正のためのレーザ照射はアクティブマトリクス基板１５の裏面から、すなわちゲート配線９側から行う。
【００４６】
アクティブマトリクス基板１５の裏面からのレーザ照射はガラス基板１３を介してレーザを照射するため、ガラス基板１３の透過率が高いレーザ波長を選択する方が望ましい。ここでは、ＹＡＧレーザの第２高調波５３２ｎｍ波長を用いた。修正手順は、実施例１と同様に、短絡欠陥２０が生じているＴＦＴのドレイン配線８の引出し線８ｂをレーザ加工で切断部２２を形成し、次に重畳部の接続加工（２５ａ、２５ｂ）を実施した。アクティブマトリクス基板１５の裏面からでは、ドレイン配線８に設けられたレーザ照射領域の凸状部２４が観察されないため、孤立ゲート配線９ｂの端からの寸法で加工位置を決定した。重畳部２ヶ所を接続することで、ＴＦＴ部のソース配線７とドレイン配線８により生じていた輝点欠陥を正常画素として修正することができた。
【００４７】
なお、実施例２で示した半点灯修正においても、液晶表示装置完成後に上記アクティブマトリクス基板１５の裏面からレーザ照射を行うことで修正処理が可能であることは言うまでもない。
【産業上の利用可能性】
【００４８】
アクティブマトリクス型の表示装置に広く適用可能である。大型ＴＶなど品質を求められる表示装置では、欠陥のない高品質なものが求められており、本発明のアクティブマトリクス型表示装置により、品質を低減している欠陥に対して、従来から利用されているレーザ加工プロセスにより修正することが可能となる。
【図面の簡単な説明】
【００４９】
【図１】一般的な液晶表示装置の構造を説明する図である。
【図２】一般的なアクティブマトリクス基板の回路パターンを説明する図である。
【図３（ａ）】アクティブマトリクス基板上のＴＦＴ部にソース配線とドレイン配線の短絡欠陥を説明する図である。
【図３（ｂ）】黒点化修正を説明する図である。
【図４（ａ）】本発明の実施例１にかかるアクティブマトリクス基板上の回路パターンを説明する図である。
【図４（ｂ）】その断面図である。
【図４（ｃ）】その回路パターンによる修正方法を説明する図である。
【図４（ｄ）】修正後の電流経路を説明する図である。
【図５（ａ）】本発明の実施例２にかかる回路パターンを説明する図である。
【図５（ｂ）】（ａ）と異なる別の回路パターンを説明する図である。
【図６】ＴＦＴのゲート電圧に対するソース・ドレイン間の電流変化を示す図である。
【符号の説明】
【００５０】
１，１３…ガラス基板、２、１２…偏光板、３…対向電極、１１…画素電極、４、１８…配向膜、５…ゲート絶縁膜、６…液晶（分子）、７…ソース配線、８…ドレイン配線、８ａ、８ｂ、８ｄ…ドレイン配線引出し線、８ｃ…ドレイン補助配線、９…ゲート配線、９ｂ…孤立ゲート配線、１０…半導体層、１４…カラーフィルタ基板、１５…アクティブマトリクス基板、１６…カラーフィルタ、１７…保護膜、１９…ブラックマトリクス、２０…短絡欠陥、２１…窓明け部、２２、２２ｂ、２２ｃ…切断部、２４…ドレイン配線凸状部、２５ａ、２５ｂ…融着接続部、２６…電流経路
【図１】
2009251353.tif 000003
【図２】
2009251353.tif 000004
【図３（ａ）】
2009251353.tif 000005
【図３（ｂ）】
2009251353.tif 000006
【図４（ａ）】
2009251353.tif 000007
【図４（ｂ）】
2009251353.tif 000008
【図４（ｃ）】
2009251353.tif 000009
【図４（ｄ）】
2009251353.tif 000010
【図５（ａ）】
2009251353.tif 000011
【図５（ｂ）】
2009251353.tif 000012
【図６】
2009251353.tif 000013