(57)【要約】【課題】電子デバイスにおけるノイズ対策技術を提供する。【解決手段】半導体デバイスの配線層おける配線の配置を定める方法は、配線層の所定領域に、主要電源配線の配置を定める第１の工程と、所定領域に、ノイズフィルタ用のスパイラルコイルの配置を、主要電源配線の配置に応じて定める第２の工程と、所定領域における主要電源配線とスパイラルコイルの配置部分以外の領域に複数のセルの配置を定める第３の工程と、を備える。【選択図】図１６
2009135327.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスの配線層おける配線の配置を定める方法であって、
前記配線層の所定領域に、主要電源配線の配置を定める第１の工程と、
前記所定領域に、ノイズフィルタ用のスパイラルコイルの配置を、前記主要電源配線の配置に応じて定める第２の工程と、
前記所定領域における前記主要電源配線と前記スパイラルコイルの配置部分以外の領域に複数のセルの配置を定める第３の工程と、
を備える、方法。
【請求項２】
請求項１に記載の方法は、さらに、
前記複数のセル間を結ぶ配線の配置を定める第４の工程を備える、方法。
【請求項３】
請求項２に記載の方法は、さらに、
前記第３の工程と前記第４の工程との間に、不要なスパイラルコイルを削除する第５の工程を備える、方法。
【請求項４】
請求項１ないし請求項３のいずれかに記載の方法は、さらに、
前記第３の工程の後に、前記主要電源配線から前記スパイラルコイルを介して前記複数のセルに給電するための給電配線の配置を定める第６の工程を備える、方法。
【請求項５】
半導体デバイスの配線層おける配線の配置を定める方法であって、
前記配線層の所定領域に、主要電源配線の配置を定める第１の工程と、
前記所定領域に、ノイズフィルタ用のスパイラルコイルを配置するための第１の領域を、前記主要電源配線の配置に応じて定める第２の工程と、
前記所定領域における前記主要電源配線の配置部分と前記第１の領域以外の領域である第２の領域に複数のセルの配置を定める第３の工程と、
前記第１の領域に前記スパイラルコイルの配置を定める第４の工程と、
を備える、方法。
【請求項６】
請求項５に記載の方法において、
前記第４の工程において、前記スパイラルコイルは、前記第３の工程において定められた前記複数のセルの配置に応じて、配置される、方法。
【請求項７】
請求項５または請求項６に記載の方法は、さらに、
前記第４の工程の後に、前記複数のセル間を結ぶ配線の配置を定める第５の工程を備える、方法。
【請求項８】
請求項５ないし請求項７のいずれかに記載の方法は、さらに、
前記第４の工程の後に、前記主要電源配線から前記スパイラルコイルを介して前記複数のセルに給電するための給電配線の配置を定める第６の工程を備える、方法。
【請求項９】
コンピュータに半導体デバイスの配線層おける配線の配置を定めさせるためのコンピュータプログラムあって、
前記配線層の所定領域に、主要電源配線の配置を定める第１の機能と、
前記所定領域に、ノイズフィルタ用のスパイラルコイルの配置を、前記主要電源配線の配置に応じて定める第２の機能と、
前記所定領域における前記主要電源配線と前記スパイラルコイルの配置部分以外の領域に複数のセルの配置を定める第３の機能と、
を前記コンピュータに実現させる、コンピュータプログラム。
【請求項１０】
コンピュータに半導体デバイスの配線層おける配線の配置を定めさせるためのコンピュータプログラムあって、
前記配線層の所定領域に、主要電源配線の配置を定める第１の機能と、
前記所定領域に、ノイズフィルタ用のスパイラルコイルを配置するための第１の領域を、前記主要電源配線の配置に応じて定める第２の機能と、
前記所定領域における前記主要電源配線の配置部分と前記第１の領域以外の領域である第２の領域に複数のセルの配置を定める第３の機能と、
前記第１の領域に前記スパイラルコイルの配置を定める第４の機能と、
を前記コンピュータに実現させる、コンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線配置方法および配線配置プログラムに関し、特に、半導体デバイスの配線層おける配線の配置を定める方法およびプログラムに関する。
【背景技術】
【０００２】
半導体デバイスを始めとする電子デバイスにおけるノイズ問題の解決の要請は、近年ますます高まりを見せている。すなわち、自ら発生するノイズを抑制するＥＭＩ（Electromagnetic Interference）対策と、ノイズにさらされたときの耐性を向上させるＥＭＳ（Electromagnetic  Susceptibility）対策とが高いレベルで求められている。
【０００３】
このようなノイズ問題を解決するためノイズフィルタを始めとして様々な技術が提案されている。例えば、多層プリント回路基板に、平面スパイラル配線を２重に配置する技術が知られている（例えば、特許文献１）。本技術によれば、多層回路基板の電源系から放射されるノイズを抑制することができる。
【０００４】
【特許文献１】特開２０００−３２３８４４号公報
【特許文献２】特開２００５−２２７２５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ノイズ抑制に対する要請は高まるばかりであり、ノイズ抑制対策のさらなる向上が求められていた。
【０００６】
本発明の一態様は、上記課題の少なくとも一部を解決するためになされたものであり、例えば、電子デバイスにおけるノイズ対策技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するために以下の形態または適用例として実現することが可能である。
【０００８】
［適用例１］半導体デバイスの配線層おける配線の配置を定める方法であって、
前記配線層の所定領域に、主要電源配線の配置を定める第１の工程と、
前記所定領域に、ノイズフィルタ用のスパイラルコイルの配置を、前記主要電源配線の配置に応じて定める第２の工程と、
前記所定領域における前記主要電源配線と前記スパイラルコイルの配置部分以外の領域に複数のセルの配置を定める第３の工程と、
を備える、方法。
【０００９】
適用例１に係る方法によれば、セルの配置を定める前にスパイラルコイルの配置を定め、スパイラルコイルが配置された部分以外の領域にセルの配置を定めるので、セルが先に配置されてスパイラルコイルを配置するスペースがなくなることを防ぐことができる。
【００１０】
適用例１に係る方法は、さらに、前記複数のセル間を結ぶ配線の配置を定める第４の工程を備えても良い。こうすれば、セル間の配線を定める前にスパイラルコイルの配置を定め、スパイラルコイルが配置された部分以外の領域にセル間の配線の配置を定めるので、セル間の配線が先に配置されてスパイラルコイル配線を配置するスペースがなくなることを防ぐことができる。
【００１１】
適用例１に係る方法は、さらに、前記第３の工程と前記第４の工程との間に、不要なスパイラルコイルを削除する第５の工程を備えても良い。こうすれば、不要なスパイラルコイルの配置を防ぐことができる。
【００１２】
適用例１に係る方法は、さらに、前記第３の工程の後に、前記主要電源配線から前記スパイラルコイルを介して前記複数のセルに給電するための給電配線の配置の配置を定める第６の工程を備えても良い。こうすれば、スパイラルコイルを配置した後に、給電配線の配置を定めるので、主要電源配線からみてスパイラルコイルを介してセルに給電がなされるように、給電配線の配置を定めることができる。
【００１３】
［適用例２］半導体デバイスの配線層おける配線の配置を定める方法であって、
前記配線層の所定領域に、主要電源配線の配置を定める第１の工程と、
前記所定領域に、ノイズフィルタ用のスパイラルコイルを配置するための第１の領域を、前記主要電源配線の配置に応じて定める第２の工程と、
前記所定領域における前記主要電源配線の配置部分と前記第１の領域以外の領域である第２の領域に複数のセルの配置を定める第３の工程と、
前記第１の領域に前記スパイラルコイルの配置を定める第４の工程と、
を備える、方法。
【００１４】
適用例２に係る方法によれば、第１の領域を定め、第１の領域以外の領域に、セルの配置を定めるので、スパイラルコイルを配置するときに、スパイラルコイルを配置する領域がなくなることを防ぐことができる。
【００１５】
適用例２に係る方法において、前記第４の工程において、前記スパイラルコイルは、前記第３の工程において定められた前記複数のセルの配置に応じて、配置されても良い。こうすれば、不要なスパイラルコイルの配置を防ぐことができる。
【００１６】
適用例２に係る方法は、さらに、前記第４の工程の後に、前記複数のセル間を結ぶ配線の配置を定める第５の工程を備えても良い。こうすれば、セル間の配線を定める前にスパイラルコイルの配置を定め、スパイラルコイルが配置された部分以外の領域にセル間の配線の配置を定めるので、セル間の配線が先に配置されてスパイラルコイル配線を配置するスペースがなくなることを防ぐことができる。
【００１７】
適用例２に係る方法は、さらに、前記第４の工程の後に、前記主要電源配線から前記スパイラルコイルを介して前記複数のセルに給電するための給電配線の配置を定める第６の工程を備えても良い。こうすれば、スパイラルコイルを配置した後に、給電配線の配置を定めるので、主要電源配線からみてスパイラルコイルを介してセルに給電がなされるように、給電配線の配置を定めることができる。
【００１８】
［適用例３］コンピュータに半導体デバイスの配線層おける配線の配置を定めさせるためのコンピュータプログラムあって、
前記配線層の所定領域に、主要電源配線の配置を定める第１の機能と、
前記所定領域に、ノイズフィルタ用のスパイラルコイルの配置を、前記主要電源配線の配置に応じて定める第２の機能と、
前記所定領域における前記主要電源配線と前記スパイラルコイルの配置部分以外の領域に複数のセルの配置を定める第３の機能と、
を前記コンピュータに実現させる、コンピュータプログラム。
【００１９】
［適用例４］コンピュータに半導体デバイスの配線層おける配線の配置を定めさせるためのコンピュータプログラムあって、
前記配線層の所定領域に、主要電源配線の配置を定める第１の機能と、
前記所定領域に、ノイズフィルタ用のスパイラルコイルを配置するための第１の領域を、前記主要電源配線の配置に応じて定める第２の機能と、
前記所定領域における前記主要電源配線の配置部分と前記第１の領域以外の領域である第２の領域に複数のセルの配置を定める第３の機能と、
前記第１の領域に前記スパイラルコイルの配置を定める第４の機能と、
を前記コンピュータに実現させる、コンピュータプログラム。
【００２０】
適用例３および適用例４に係るコンピュータプログラムによれば、それぞれ、適用例１および適用例２に係る方法と、同様の作用効果を得ることができる。また、適用例３または適用例４に係るコンピュータプログラムは、それぞれ、適用例１および適用例２に係る方法と同様にして種々の態様にて実現され得る。
【００２１】
なお、本発明は、種々の態様で実現することが可能であり、例えば、半導体デバイスの配線層おける配線の配置を定める配線配置装置のような装置発明として実現することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明について、図面を参照しつつ、実施例に基づいて説明する。
【００２３】
Ａ．実施例：
・ノイズフィルタの回路構成：
図１は、ノイズフィルタの回路構成を示す図である。ノイズフィルタ１は、第１のコイルＬ１と、第２のコイルＬ２、第１の位相補償コンデンサＣ１と、第２の位相補償コンデンサＣ２とを含んでいる。
【００２４】
第１のコイルＬ１と第２のコイルＬ２とは、直列に接続されている。第１のコイルＬ１と第２のコイルＬ２とは、これらのコイルに流れる電流が変動するときに、負の相互インダクタンス（−Ｍ）を有する電磁結合を形成するように配置されている。
【００２５】
第１の位相補償コンデンサＣ１は、第１のコイルＬ１の電極のうち、第２のコイルＬ２と接続されている電極と反対側の電極と、接地電圧ＶＳＳとの間に配置されている。第２の位相補償コンデンサＣ２は、第２のコイルＬ２の電極のうち、第１のコイルＬ１と接続されている電極と反対側の電極と、接地電圧ＶＳＳとの間に配置されている。
【００２６】
第１のコイルＬ１の電極のうち、第２のコイルＬ２と接続されている電極と反対側の電極は、定圧電源２の出力する電源電圧ＶＤＤに接続されている。第２のコイルＬ２の電極のうち、第１のコイルＬ１と接続されている電極と反対側の電極は、ノイズの発生源となる負荷３に接続されている。すなわち、負荷３には、第１のコイルＬ１と第２のコイルＬ２を介して、定圧電源２から電源電圧ＶＤＤが供給される。
【００２７】
・ノイズフィルタ１の実装例１：
次に、ノイズフィルタ１の具体的な実装例について説明する。図２は、ノイズフィルタ１が実装される半導体装置１００の平面図である。半導体装置１００は、単結晶シリコンなどの半導体で形成されており、中央のセル領域Ａ１と、セル領域Ａ１を囲む入出力領域Ａ２とを含んでいる。
【００２８】
セル領域Ａ１には、トランジスタ（例えば、ＭＯＳ電界効果トランジスタ）が規則正しく配置されたゲートアレイが形成されている（図示省略）。セル領域Ａ１には、これらのトランジスタと、その上方に形成された多数層に亘る配線層（以下、多層配線部と呼ぶ）とによって、ＮＡＮＤ回路やＮＯＲ回路などの基本論理回路を構成する大量のセルが構成され、これらのセルをさらに配線して所定のロジック回路が構成されている。
【００２９】
入出力領域Ａ２には、半導体装置１００とリードフレームＬＦと電気的に接続するための複数個のパッドが外縁部に沿って配置されている。入出力領域Ａ２には、さらに、各パッドと、セル領域Ａ１とを接続するためのトランジスタが配置されている（図示省略）。入出力領域Ａ２のトランジスタは、静電気放電(ESD: Electrostatic Discharge)やラッチアップなどの不具合からセル領域Ａ１を保護するための保護回路等を構成している。図２では、図の煩雑を避けるため、複数のパッドのうち、セル領域Ａ１のセルを駆動する電源電圧ＶＤＤの供給を外部から受けるための電源パッド１０と、セル領域Ａ１のセルのための接地電圧ＶＳＳの供給を外部から受けるための接地パッド２０のみを図示している。
【００３０】
なお、セル領域Ａ１および入出力領域Ａ２は、その上面にトランジスタの各電極を電気的に接続し、所望の機能を発揮する回路とするための複数の層に亘るアルミの配線層が形成されている。
【００３１】
図３は、半導体装置１００がプリント基板２００上に配置されている状態の概略図である。図３では、図の煩雑を避けるため、電源パッド１０がプリント基板２００に接続される様子のみを図示し、他のパッドに関する部分は図示を省略している。図３には、プリント基板２００上に配置される要素として、電源電圧ＶＤＤが印加されている配線である電源供給ライン２２０と、接地電圧ＶＳＳが印加されている配線である接地電圧ライン２３０と、バイパスコンデンサ２１０とが図示され、他の要素については図示を省略している。
【００３２】
図３において電源パッド１０について示すように、各パッドは、リードフレームＬＦの一端とワイヤーＷによって接続されている。リードフレームＬＦの他の端部は、プリント基板２００上に位置し、プリント基板２００上に形成された配線と接続される。図３に示すように、電源パッド１０は、ワイヤーＷとリードフレームＬＦとを介して、プリント基板２００上の電源供給ライン２２０と接続される。これにより、セル領域Ａ１のセルには、各セルを駆動させる電源電圧ＶＤＤが供給される。
【００３３】
さらに、電源供給ライン２２０と接地電圧ライン２３０との間には、バイパスコンデンサ２１０が配置されている。バイパスコンデンサ２１０は、電源電圧ＶＤＤを安定させるためのコンデンサである。
【００３４】
図示は省略するが、上述した接地パッド２０は、図３と同様な構成で、別のワイヤーとリードフレームを介して、上述した接地電圧ライン２３０に接続されている。これにより、セル領域Ａ１のセルには接地電圧ＶＳＳが供給される。
【００３５】
なお、実際には、セル領域Ａ１および入出力領域Ａ２を含む半導体装置１００は、外部の湿度や光から半導体を保護するために、リードフレームＬＦのプリント基板２００上に位置する端部を除いて、樹脂で覆われているが、図３においては、内部構成を示すために樹脂の図示は省いてある。
【００３６】
次に、セル領域Ａ１の内部構成について、さらに、詳細に説明する。図４は、セル領域Ａ１における主要電源配線の配置について説明する図である。主要電源配線は、上述した電源電圧ＶＤＤが供給される主要電源電圧配線１１０と、上述した接地電圧ＶＳＳが供給される主要接地電圧配線１２０とを含む。図４において、主要電源電圧配線１１０は太い線で示され、主要接地電圧配線１２０は細い線で示されている。主要電源電圧配線１１０と主要接地電圧配線１２０は、多層配線部のうち、半導体側から見て第１層目の配線層（第１配線層）と、第２層目の配線層（第２配線層）に配置されている。図３において、実線は第１配線層に配置された配線を示し、破線は第２配線層に配置されている配線を示す。黒丸Ｄ１〜Ｄ３は、第１配線層の配線と第２配線層の配線とが、ビア（via）により電気的に接続されている箇所を示している。主要電源電圧配線１１０と主要接地電圧配線１２０は、共に、セル領域Ａ１の外縁に沿った環状構造を有している。さらに、主要電源電圧配線１１０と主要接地電圧配線１２０は、共に、環状構造の上辺の中心付近と下辺の中心付近とを結ぶ直線状の配線を有している。
【００３７】
図５は、図４において一点破線で示した領域Ａ３〜Ａ５の詳細配線構成をそれぞれ示した図である。図４（Ａ）〜図４（Ｃ）は、それぞれ、領域Ａ３〜Ａ５を示している。セル領域Ａ１における第１配線層には、複数の電源電圧給電配線１１１と、複数の接地電圧給電配線１２１とが配置されている。電源電圧給電配線１１１は、上述したセルを構成するトランジスタに、電源電圧ＶＤＤを供給するための配線である。電源電圧給電配線１１１は、環状構造の主要電源電圧配線１１０の内側に、図４における左右方向に延びる配線である。電源電圧給電配線１１１の両端部、および、中央部は、図５（Ａ）〜（Ｃ）に黒丸ＤＰで示すように、第２配線層に配置された主要電源電圧配線１１０と重なっている。この重なっている部分において、第１配線層に配置された電源電圧給電配線１１１と第２配線層に配置された主要電源電圧配線１１０は、ビアによって電気的に接続されている。接地電圧給電配線１２１は、上述したセルを構成するトランジスタに、接地電圧ＶＳＳを供給するための配線である。接地電圧給電配線１２１は、環状構造の主要接地電圧配線１２０の内側に、図４における左右方向に延びる配線である。接地電圧給電配線１２１の両端部、および、中央部は、図５（Ａ）〜（Ｃ）に黒丸ＤＰで示すように、第２配線層に配置された主要接地電圧配線１２０と重なっている。この重なっている部分において、第１配線層に配置された接地電圧給電配線１２１と第２配線層に配置された主要接地電圧配線１２０は、ビアによって電気的に接続されている。
【００３８】
セル領域Ａ１において、電源電圧給電配線１１１と接地電圧給電配線１２１は、２本ずつ交互に配置されている。各電源電圧給電配線１１１の途中には、スパイラルコイル配線１５０が形成されている。スパイラルコイル配線１５０は、図５に示すように主要電源電圧配線１１０のうちの図５における上下方向に延びる配線に沿って配置されている。スパイラルコイル配線１５０の詳細な構造については、後述する。
【００３９】
図５（Ａ）〜（Ｃ）において、一点破線で囲まれた領域にある、電源電圧給電配線１１１および接地電圧給電配線１２１以外の細かな配線は、セルの基本論理回路としての機能を実現するためのセル内配線や、セル間を接続してロジック回路を構成するセル間配線を表している。これらのセルを構成するトランジスタへの電源電圧ＶＤＤの給電は、トランジスタの電極（例えば、ＰチャネルＭＯＳＦＥＴのソース電極）と、電源電圧給電配線１１１とを配線によって電気的に接続することによって行われる。ここで、トランジスタの電極と電源電圧給電配線１１１との電気的な接続点と、電源電圧給電配線１１１と主要電源電圧配線１１０との電気的な接続点との間に、必ずスパイラルコイル配線１５０が存在するように、トランジスタの電極と電源電圧給電配線１１１との電気的な接続点が配置されている。言い換えれば、主要電源電圧配線１１０から見て、必ずスパイラルコイル配線１５０を介して、セルのトランジスタに対する給電が行われるように、配線が行われている。
【００４０】
次に、スパイラルコイル配線１５０の構成について、説明する。図６は、図５におけるスパイラルコイル配線１５０近傍の領域を拡大して示す図である。図７は、図６におけるＡ−Ａ断面を示す断面図である。図８は、図６におけるＢ−Ｂ断面を示す断面図である。図９は、図６におけるＣ−Ｃ断面を示す断面図である。
【００４１】
図６〜図９において、粗いシングルハッチングが付された部分は、第１配線層に配線が形成されている領域を示し、細かいシングルハッチングが付された部分は、第２配線層に配線が形成されている領域を示している。図６において、クロスハッチングが付された部分は、第１配線層と第２配線層の両方に配線が形成されている領域を示している。図６〜図９において、黒く塗りつぶされた部分は、第１配線層の配線と第２配線層の配線とを接続するビアが配置されている領域を示す。また、図６〜図９において、破線でハッチングされた領域３００は、各配線層の間を絶縁する絶縁層（例えば、シリコン酸化物層）を示し、破線でハッチングされた領域４００は、トランジスタ等が形成される基板となる半導体４００を示している。
【００４２】
スパイラルコイル配線１５０は、第２配線層に形成された第１のスパイラルコイル１５１と、第１配線層とに形成された第２のスパイラルコイル１５２とを備えている。第１のスパイラルコイル１５１と第２のスパイラルコイル１５２は、共に渦巻き形状を有している。第１のスパイラルコイル１５１と第２のスパイラルコイル１５２は、それぞれ、渦形状の中心側の端部である第１の端部と、渦形状の外側の端部である第２の端部を有している。第１のスパイラルコイル１５１の第１の端部と、第２のスパイラルコイル１５２の第１の端部は、ビア１５６によって、電気的に接続されている。これにより、第１のスパイラルコイル１５１と第２のスパイラルコイル１５２は、直列に接続される。
【００４３】
第１のスパイラルコイル１５１は、第２配線層において、第１の端部から第２の端部に向かって、段階的に半径を大きくしながら渦状に２周半巻かれた渦巻き形状に形成され、第２の端部は、図６における左側に位置する。
【００４４】
第２のスパイラルコイル１５２は、第１配線層において、第１の端部から第２の端部に向かって、段階的に半径を大きくしながら渦状に２周巻かれた渦巻き形状に形成され、第２の端部は、図６における右側に位置する。第２のスパイラルコイル１５２は、図６においてクロスハッチングで示されているように、第１のスパイラルコイル１５１と、第１配線層および第２配線層の法線方向に重なっている。
【００４５】
ここで、２本の隣接する電源電圧給電配線１１１の一方の端部ごとに、１つのスパイラルコイル配線１５０が配置されている。電源電圧給電配線１１１のスパイラルコイル配線１５０より主要電源電圧配線１１０側において、図６および図７に示すように、２本の隣接する電源電圧給電配線１１１は接続されている。図６および図７に示すように、主要電源電圧配線１１０と接続された端部から延びる２本の電源電圧給電配線１１１と、第１のスパイラルコイル１５１の第２の端部とが、複数のビア１５５により電気的に接続されている。
【００４６】
そして、図６および図９に示すように、第２のスパイラルコイル１５２の第２の端部には、２本の電源電圧給電配線１１１が接続されている。第２のスパイラルコイル１５２の第２の端部に接続された電源電圧給電配線１１１を介して、各セルのトランジスタへの電源電圧ＶＤＤの給電が行われる。
【００４７】
ここで、本実施例において、図６〜図９に示すように、半導体４００において、図６の左右方向に形成されたＰチャネルトランジスタＰＣＨの列と、図６の左右方向に形成されたＮチャネルトランジスタＮＣＨの列とが、２列ずつ交互に配置されている。このようにトランジスタが配置されるのは、半導体４００に形成されるウエル接合を減らすためである。２列のＰチャネルトランジスタＰＣＨに対応して、２本の電源電圧給電配線１１１が配置され、２列のＮチャネルトランジスタＮＣＨに対応して２本の接地電圧給電配線１２１が配置されるため、上述したように、上述したように２本の電源電圧給電配線１１１と２本の接地電圧給電配線１２１とが交互に配置されることとなる。
【００４８】
半導体４００には、隣接する２つのＰチャネルトランジスタＰＣＨの列の間と、隣接する２つのＮチャネルトランジスタＮＣＨの列の間に、図６〜図９に示すようにストッパＳＴＰが形成されている。ストッパＳＴＰは、ストッパＳＴＰを挟んで対向する２つのトランジスタを電気的に分離する役割を果たす。ストッパＳＴＰは、ＰＮ接合を形成するように配置された不純物注入領域であり、ＰチャネルトランジスタＰＣＨの列の間のストッパＳＴＰはＰ型領域であり、ＮチャネルトランジスタＮＣＨの列の間のストッパＳＴＰは、Ｎ型領域である。ストッパＳＴＰは、そのＰＮ接合によって、半導体４００上の寄生容量となる。上述した第２のスパイラルコイル１５２の第２の端部に接続された電源電圧給電配線１１１は、２つのＰチャネルトランジスタＰＣＨの列の間に配置されたストッパＳＴＰに、アルミ配線を介して接続されている（図示省略）。
【００４９】
以上、図２〜図９を参照して、図１に示すノイズフィルタ１の具体的な実装例について説明した。ここで、説明した実装例の構成要素と、図１に示すノイズフィルタ１の構成要素の対応関係について、説明する。図１における第１のコイルＬ１には、実装例における第１のスパイラルコイル１５１が対応する。図１における第２のコイルＬ２には、実装例における第２のスパイラルコイル１５２が対応する。図１における第１の位相補償コンデンサＣ１には、実装例におけるバイパスコンデンサ２１０が対応する。すなわち、実装例におけるバイパスコンデンサ２１０は、バイパスコンデンサの本来の役割と共に、ノイズフィルタ１における位相補償コンデンサの役割を兼ねている。図１における第２の位相補償コンデンサＣ２には、寄生容量としてのストッパＳＴＰが対応する。
【００５０】
また、図１における負荷３には、実装例におけるセル領域Ａ１に配置されたセルが対応する。図１における定圧電源２には、実装例における電源供給ライン２２０に電源電圧ＶＤＤを供給する電源が対応する（図示省略）。
【００５１】
以上説明した実施例に係る半導体装置１００には、図１に示すノイズフィルタ１に相当する構成を実装している。これにより、負荷３に相当する半導体装置１００のセル領域Ａ１に実現されたロジック回路の動作により発生したノイズが主要電源電圧配線１１０から外部に放出されることを抑制することができる。
【００５２】
図１０〜図１３を参照して、さらに説明する。図１０は、半導体装置１００に実装されたノイズフィルタ１を概略的に示す図である。図１１は、半導体装置１００に実装されたノイズフィルタ１の効果について説明する図である。図１２は、ノイズフィルタ１のインピーダンスを示す図である。図１３は、位相補償容量とノイズフィルタ１の効果との関係を示す図である。
【００５３】
図１０にしめすように、電源電圧給電配線１１１の電圧のうち、スパイラルコイル配線１５０より負荷（セル領域）側の電圧をＶiとする。そして、電源電圧給電配線１１１のうち、スパイラルコイル配線１５０より定圧電源側の電圧をＶOとする。
【００５４】
図１１（Ａ）は、上述した電圧Ｖiの時間軸に対する変化を示しており、図１１（Ｂ）は、上述した電圧ＶOの時間軸に対する変化を示している。図１１（Ａ）に示すように、
電源電圧給電配線１１１の電圧のうち、スパイラルコイル配線１５０より負荷（セル領域）側の電圧Ｖiには、負荷で発生したノイズ（交流成分）が含まれていることがわかる。図１１（Ｂ）に示すように、電源電圧給電配線１１１の電圧のうち、スパイラルコイル配線１５０より定圧電源側の電圧ＶOには、電圧Ｖiと比較してノイズ（交流成分）が大幅に低減していることがわかる。
【００５５】
図１０を参照しながら、この理由を説明する。電圧Ｖiにノイズ（交流成分）が含まれている場合、当該ノイズ（交流成分）に伴って電流変動（ノイズ電流変動）が生じる。図１０に示すように、発生したノイズ電流変動が図１０に示す方向である場合を考える。そうると、ノイズ電流変動は、第２のスパイラルコイル１５２を通過し、ビア１５６を介して、第１のスパイラルコイル１５１へと流入する。図１０に示す方向のノイズ電流変動は、図１０の上側からみて、第２のスパイラルコイル１５２では反時計回りに流れ、第１のスパイラルコイル１５１では時計周りに流れる。このように、ノイズ変動電流が第２のスパイラルコイル１５２を流れる向きと、ノイズ変動電流が第１のスパイラルコイル１５１を流れる向きは、逆向きになるように、両コイルの巻き方向が設定されている。
【００５６】
そうすると、第２のスパイラルコイル１５２で発生した磁界（例えば、図１０において矢印で示す磁界）は、第１のスパイラルコイル１５１を貫通し、第２のスパイラルコイル１５２で発生した磁界は、第２のスパイラルコイル１５２を貫通し、磁界の向きは、相互に逆である。従って、第１のスパイラルコイル１５１と第２のスパイラルコイル１５２は、負の相互インダクタンスを有する電磁結合を形成する。
【００５７】
したがって、第１のスパイラルコイル１５１では、第２のスパイラルコイル１５２が発生させた磁界による電磁誘導により所定の起電力が発生する。そして、発生した所定の起電力は、第２のスパイラルコイル１５２を通過したノイズ変動電流を打ち消すように作用する。この結果、電圧Ｖiに含まれているノイズ（交流成分）、すなわち、電圧変動が、スパイラルコイル配線１５０を通過することが抑制される。
【００５８】
しかし、実際には、ノイズフィルタ１をスパイラルコイル配線１５０のみで、構成するとスパイラルコイル配線１５０のインピーダンスが誘導性であるため、電圧の変化の位相に対して電流の変化の位相がπ／２進んでしまう。これにより、フィルタとしての効果は現れにくい。図１２において、ベクトルＶＬは、スパイラルコイル配線１５０のインピーダンスを表している。
【００５９】
そこで、ノイズフィルタ１を、スパイラルコイル配線１５０に位相補償容量を負荷して構成することにより、ノイズフィルタ１のインピーダンスを容量性にする。図１２において、ベクトルＶＣは、位相補償容量のインピーダンスを表している。十分な大きさの位相補償容量を付加すると、ベクトルＶＬとベクトルＶＣの和で表されるノイズフィルタ１全体のインピーダンスは、図１３においてベクトルＶＴで示すように、容量性になる。すなわち、スパイラルコイル配線１５０の進み位相が、位相補償容量の遅れ位相により補償され、ノイズフィルタ１全体として抵抗負荷（電流と電圧の位相のずれがない負荷）に近いインピーダンスとなる。そうすると、ノイズフィルタ１のフィルタとしての効果が顕著に現れる。
【００６０】
図１３を参照して、さらに、説明する。図１３は、上述した電圧Ｖoの電圧Ｖiに対する比（Ｖo／Ｖi）の常用対数（ｌｏｇ10（Ｖo／Ｖi））を、周波数を横軸としてプロットしたグラフである。周波数が有る程度高い成分についてｌｏｇ10（Ｖo／Ｖi）の値が低いほど、負荷側で発生したノイズを外部に放出することを抑制するフィルタ（ＥＭＩフィルタ）としての能力が高いことを示している。プロットＧ１は、実装例におけるバイパスコンデンサ２１０、すなわち、図１に示すノイズフィルタ１の回路図における第１の位相補償コンデンサＣ１を付加しない場合について示している。プロットＧ２は、バイパスコンデンサ２１０、すなわち、第１の位相補償コンデンサＣ１の容量を所定値Ａ（μＦ：マイクロファラッド）とした場合について示している。プロットＧ３は、バイパスコンデンサ２１０、すなわち、第１の位相補償コンデンサＣ１の容量をプロットＧ２の１０倍の値１０Ａ（μＦ）とした場合について示している。プロットＧ４は、バイパスコンデンサ２１０、すなわち、第１の位相補償コンデンサＣ１の容量をプロットＧ２の１００倍の値１００Ａ（μＦ）とした場合について示している。なお、プロットＧ１〜プロットＧ４において、実装例におけるストッパＳＴＰの寄生容量、すなわち、図１に示すノイズフィルタ１の回路図における第２の位相補償コンデンサＣ２は、付加していない。
【００６１】
図１３のグラフから、ノイズフィルタ１のＥＭＩフィルタとしての能力は、第１の位相補償コンデンサＣ１が大きいほど高いことがわかる。すなわち、第１の位相補償コンデンサＣ１が大きいほど、より低い周波数の交流成分（ノイズ）の低減効果がみられると共に、高い周波数の交流成分の低減効果が大きい。
【００６２】
一方、第１の位相補償コンデンサＣ１の大きさを、プロットＧ３と同様の１０Ａ（μＦ）として、第２の位相補償コンデンサＣ２の大きさを、所定値Ｂ（μＦ）、１０Ｂ（μＦ）、２０Ｂ（μＦ）と変化させて、同様のプロットを行った。この結果、第２の位相補償コンデンサＣ２を付加しないプロットＧ３と同じ結果となった。従って、ノイズフィルタ１のＥＭＩフィルタとしての能力は、第２の位相補償コンデンサＣ２には依存しないことがわかった。
【００６３】
ノイズフィルタ１において、電源電圧ＶＤＤがノイズにさらされたとき場合に、このノイズを付加側に伝播させないＥＭＳフィルタとしての能力は、ＥＭＩフィルタとしての能力とは逆に、第２の位相補償コンデンサＣ２が大きいほど高くなり、第１の位相補償コンデンサＣ１には依存しない。
【００６４】
本実施例における半導体装置１００に実装されたノイズフィルタ１では、第１の位相補償コンデンサＣ１に対応するバイパスコンデンサ２１０、および、第２の位相補償コンデンサＣ２に対応する寄生容量としてのストッパＳＴＰを、両方付加している。この結果、半導体装置１００に実装されたノイズフィルタ１（スパイラルコイル配線１５０、バイパスコンデンサ２１０、寄生容量としてのストッパＳＴＰ）は、負荷が放出するノイズの外部放出を抑制するＥＭＩフィルタとして機能することができると共に、電源電圧ＶＤＤがノイズにさらされたときの耐性を向上させるＥＭＳフィルタとしても機能することできる。
【００６５】
また、本実施例によれば、ノイズフィルタ１の第１の位相補償コンデンサＣ１としての機能を、電源電圧ＶＤＤのバイパスコンデンサ２１０に兼ねさせているので、ノイズフィルタ１用の第１の位相補償コンデンサＣ１を独立して設ける必要がない。この結果、部品点数の削減および基板の小型化を実現できる。
【００６６】
さらに、本実施例によれば、ノイズフィルタ１の第２の位相補償コンデンサＣ２として、ＰチャネルトランジスタＰＣＨを分離するためのストッパＳＴＰの寄生容量を利用しているので、ノイズフィルタ１用の第２の位相補償コンデンサＣ２を独立して設ける必要がない。この結果、半導体装置１００の小型化を実現できる。
【００６７】
・ノイズフィルタ１の実装例２：
上記実装例１では、セル領域には、ロジック回路が形成されているが、これに限られない。セル領域には、様々な回路が形成され得る。また、セル領域には、形成される回路に応じて、様々な態様で主要電源配線および電源電圧給電配線が配置され得るので、スパイラルコイル配線もまた、主要電源配線や電源電圧給電配線の配置に応じて、様々な態様で配置され得る。
【００６８】
セル領域の他の一例を実装例２として説明する。図１４は、実装例２におけるセル領域Ａ１０を概略的に示す図である。図１４では、図の煩雑を避けるため、主要電源電圧配線１１０と、電源電圧給電配線１１１と、スパイラルコイル配線１５０のみを図示し、他の構成要素の図示は省略している。
【００６９】
実装例２におけるセル領域Ａ１０は、破線で示すように複数の領域に分けられ、複数種類の回路が形成されている。すなわち、セル領域Ａ１０は、ＲＯＭやＲＡＭなどメモリが形成されたメモリ領域Ａ１１と、デジタルロジック回路が形成されたロジック領域Ａ１２と、ＰＬＬ（Phase Locked Loop）回路が形成されたＰＬＬ領域Ａ１３と、アナログ回路が形成されたアナログ領域Ａ１４と、を含んでいる。実装例２では、各領域Ａ１１〜Ａ１４のそれぞれに独立した環状の主要電源電圧配線１１０が、各領域の外縁部に沿って配置されている。各主要電源電圧配線１１０は、それぞれ、入出力領域（図示省略）を介して、外部から、電源電圧ＶＤＤの供給を受けている。
【００７０】
実装例２では、各領域Ａ１１〜Ａ１４の環状の主要電源電圧配線１１０の内部には、それぞれ、両端が主要電源電圧配線１１０に接続された複数の電源電圧給電配線１１１が配置されている。そして、各電源電圧給電配線１１１の途中であって両端の近傍に、主要電源電圧配線１１０のうちの図１９における上下方向の配線に沿って、複数のスパイラルコイル配線１５０が設けられている。そして、２本の電源電圧給電配線１１１の片側の端部にそれぞれ１つずつ設けられている。そして、各領域Ａ１１〜Ａ１４の内部に形成されたセルには、スパイラルコイル配線１５０を介して、電源電圧ＶＤＤが供給されるように配線されている。
【００７１】
以上のように構成されたセル領域Ａ１０を有する半導体装置によれば、ノイズフィルタ１として実装されたスパイラルコイル配線１５０により、各領域Ａ１１〜Ａ１４の内部に形成されたセルの動作により発生したノイズが、外部に放出されることを抑制することができる。また、外部から電源電圧ＶＤＤに侵入したノイズが、各領域Ａ１１〜Ａ１４の内部に形成されたセルに侵入することを抑制することができる。
【００７２】
・実装例１および実装例２の配線配置方法：
次に、上述した実装例１および実装例２の半導体装置の多層配線部における配線の配置を定める方法について説明する。図１５は、実施例における配線配置装置の内部構成を示すブロック図である。図１６は、実施例における配線配置処理の処理ステップを示すフローチャートである。
【００７３】
配線配置装置１０００は、中央演算装置（ＣＰＵ）１０１０と、ＲＯＭやＲＡＭなどの内部記憶装置１０２０と、液晶ディスプレイなどの表示部１０３０と、利用者の操作を受け付けるキーボードやマウスなどの入力部１０４０と、ハードディスクなどの外部記憶装置１０５０とを備えている。配線配置装置１０００は、例えば、汎用のパーソナルコンピュータ、ワークステーションにより構成される。
【００７４】
内部記憶装置１０２０には、配線配置プログラム１０２１が格納されている。配線配置プログラム１０２１は、例えば、ＣＤ−ＲＯＭやＤＶＤ−ＲＯＭなどの記憶媒体の形で提供され得る。配線配置プログラム１０２１は、使用しないときは、外部記憶装置１０５０に格納され、使用時に、外部記憶装置１０５０から読み出されて、内部記憶装置１０２０に格納される。また、内部記憶装置１０２０には、ＣＰＵ１０１０が配線配置プログラム１０２１を実行する際に、各種の処理データを一時的に格納するためのバッファ領域１０２２が確保されている。
【００７５】
配線配置プログラム１０２１は、サブモジュールとして、フロアプラン取得部Ｍ１０と、ネットリスト取得部Ｍ２０と、主要電源配線配置部Ｍ３０と、ノイズフィルタ配置部Ｍ４０と、セル配置部Ｍ５０と、クロックツリー合成部Ｍ６０と、給電配線配置部Ｍ７０と、セル間配線配置部Ｍ８０とを含んでいる。
【００７６】
外部記憶装置１０５０には、データベースＤＢが格納されている。データベースＤＢには、ＮＡＮＤ及びＯＲ等の基本論理セル、および／または、これらの基本論理セルを組み合わせた複合セルについて、名称、配線形状、サイズ、などを記述したセルデータを含むライブラリや、配線のルールを規定した配線規約データなど、配置配線のための各種のデータが格納されている。
【００７７】
配線配置処理が開始されると、配線配置プログラム１０２１のフロアプラン取得部Ｍ１０は、フロアプランデータを取得して、フロアプランデータに基づき、フロアプランニングを行う（ステップＳ１０１）。フロアプランニングは、セル領域上のどの領域に、どのような機能を配置するかを定めることである。フロアプランデータは、利用者が予めフロアプランツールなどを用いて作成される。実装例１のセル領域Ａ１のように、全体にロジック回路が配置される場合には、フロアプランニングは、省略されても良い。
【００７８】
図１７は、実装例２のセル領域Ａ１０におけるフロアプランニングを示す図である。セル領域Ａ１０には、図１７において破線で示すように、メモリが配置されるメモリ領域Ａ１１と、ロジック回路が配置されるロジック領域Ａ１２と、ＰＬＬ回路が配置されるＰＬＬ領域Ａ１３と、アナログ回路が配置されるアナログ領域Ａ１４が定められる。
【００７９】
フロアプランニングが終了すると、配線配置プログラム１０２１のネットリスト取得部Ｍ２０は、ネットリストを読み込み、内部記憶装置１０２０のバッファ領域１０２２に格納する（ステップＳ１０２）。ネットリストは、Ｖｅｒｉｌｏｇ−ＨＤＬや、ＩＤＩＦ、ＶＨＤＬなどの形式で記述され、回路を構成する基本論理セルと、基本論理セル間の配線を記述したテキストデータである。ネットリストは、利用者が予め作成して、外部記憶装置１０５０に格納されている。
【００８０】
ネットリストが取得されると、配線配置プログラム１０２１の主要電源配線配置部Ｍ３０は、主要電源配線として主要電源電圧配線１１０と主要接地電圧配線１２０とをセル領域に配置を定める。（ステップＳ１０３）
【００８１】
図１８は、実装例１において、主要電源配線の配置が定められた様子を概念的に示す図である。図１９は、実装例２において、主要電源配線の配置が定められた様子を概念的に示す図である。図１８および図１９では、図の煩雑を避けるため、主要電源配線のうち、主要電源電圧配線１１０のみを図示している。実際には、主要接地電圧配線１２０も、図４に示すように、主要電源電圧配線１１０に沿って配置が定められる。実装例１におけるセル領域Ａ１には、図４を参照して説明したとおりに、主要電源配線が配置される（図１８）。実装例２におけるセル領域Ａ１０には、図１９に示す各領域Ａ１１〜Ａ１４の外周縁に沿って、主要電源配線として、主要電源電圧配線１１０と主要接地電圧配線１２０とが配置される（主要接地電圧配線１２０は図示省略）。
【００８２】
主要電源配線の配置が定められると、配線配置プログラム１０２１のノイズフィルタ配置部Ｍ４０は、上述したノイズフィルタ１を構成するスパイラルコイル配線１５０の配置を定める（ステップＳ１０４）。
【００８３】
図２０は、実装例１において、スパイラルコイル配線１５０の配置が定められた様子を概念的に示す図である。図２１は、実装例２において、スパイラルコイル配線１５０の配置が定められた様子を概念的に示す図である。スパイラルコイル配線１５０は、環状の主要電源電圧配線１１０のうち、図における上下方向の配線に沿って、環状の主要電源電圧配線１１０の内側に配置される。スパイラルコイル配線１５０は、後に配置される電源電圧給電配線１１１に対応するように、一定の間隔で配置される。スパイラルコイル配線１５０は、環状の主要電源電圧配線１１０のうち、図における上下方向の配線の上端近傍から下端近傍まで配置される。図２１に示すように、セル領域Ａ１０では、各領域Ａ１１〜Ａ１４の各主要電源電圧配線１１０の内側に、スパイラルコイル配線１５０が配置される。
【００８４】
スパイラルコイル配線１５０の配置が定められると、配線配置プログラム１０２１のセル配置部Ｍ５０は、セルの配置を定める（ステップＳ１０５）。図２２は、実装例１において、セルＣＬの配置が定められた様子を概念的に示す図である。図２３は、実装例２において、セルＣＬの配置が定められた様子を概念的に示す図である。セルＣＬは、環状の主要電源電圧配線１１０および主要接地電圧配線１２０の内部において、スパイラルコイル配線１５０が配置されている部分以外の領域に、配置される。セル配置部Ｍ５０は、ステップＳ１０２において取得されたネットリストに従って、ネットリストに記述された回路を実現するために必要な基本論理セルを、セルＣＬとして配置する。
【００８５】
セルＣＬの配置が定められると、配線配置プログラム１０２１のクロックツリー合成部Ｍ６０は、クロックツリー合成を実行する（ステップＳ１０６）。具体的には、クロックツリー合成部Ｍ６０は、配置したセルのうち、フリップフロップやレジスタなど、クロックに同期して動作するクロック負荷セルに関連する配線（クロックツリー配線）の配置を定める。クロックツリー合成部Ｍ６０は、クロック源からクロック負荷セルまでの配線遅延を計算し、クロックスキューを小さくするように、クロックツリー配線上にバッファを挿入する。
【００８６】
クロックツリー合成が終了すると、配線配置プログラム１０２１のノイズフィルタ配置部Ｍ４０は、不要なスパイラルコイル配線１５０を削除する。図２３において、黒い矢印で指摘された４つのスパイラルコイル配線１５０は不要なスパイラルコイル配線１５０である。アナログ領域Ａ１４の最下段およびＰＬＬ領域Ａ１３の最下段には、セルＣＬが配置されていない。従って、アナログ領域Ａ１４の最下段およびＰＬＬ領域Ａ１３の最下段にセルＣＬに電源電圧ＶＤＤ給電するための電源電圧給電配線１１１を配置する必要がなく、スパイラルコイル配線１５０の配置も不要である。
【００８７】
不要なスパイラルコイル配線１５０が削除されると、配線配置プログラム１０２１の給電配線配置部Ｍ７０は、給電配線として、電源電圧給電配線１１１と接地電圧給電配線１２１の配置を定める（ステップＳ１０８）。図２４は、実装例１において、給電配線の配置が定められた様子を概念的に示す図である。図２５は、実装例２において、給電配線の配置が定められた様子を概念的に示す図である。図２４および図２５においては、図の煩雑を避けるため、給電配線のうち、スパイラルコイル配線１５０と接続される電源電圧給電配線１１１のみを図示し、接地電圧給電配線１２１の図示は省略している。電源電圧給電配線１１１は、各セルＣＬに対する電源電圧ＶＤＤの給電が、主要電源電圧配線１１０からみて、スパイラルコイル配線１５０を介して行われるように電源電圧給電配線の配置を定める。
【００８８】
給電配線の配置が定められると、配線配置プログラム１０２１の給電配線配置部Ｍ７０は、ネットリストに従って、複数のセル間を結ぶ配線（セル間配線）の配置を定めて（ステップＳ１０９）、配線配置処理を終了する。
【００８９】
以上説明した配線配置処理によれば、セルＣＬの配置を定める前にスパイラルコイル配線１５０の配置を定め、スパイラルコイル配線１５０が配置された部分以外の領域にセルＣＬの配置を定めるので、セルが先に配置されてスパイラルコイル配線１５０を配置するスペースがなくなることを防ぐことができる。
【００９０】
また、セル間配線を定める前にスパイラルコイル配線１５０の配置を定め、スパイラルコイル配線１５０が配置された部分以外の領域にセル間配線の配置を定めるので、セル間配線が先に配置されてスパイラルコイル配線１５０を配置するスペースがなくなることを防ぐことができる。
【００９１】
さらに、スパイラルコイル配線１５０を配置した後に、電源電圧給電配線１１１の配置を定めるので、主要電源電圧配線１１０からみてスパイラルコイル配線１５０を介してセルＣＬに対して電源電圧ＶＤＤの給電がなされるように、電源電圧給電配線１１１の配置を定めることができる。
【００９２】
さらに、スパイラルコイル配線１５０は、主要電源電圧配線１１０に応じて、主要電源電圧配線１１０に沿って配置されるので、主要電源電圧配線１１０からみてスパイラルコイル配線１５０を介してセルＣＬに対して電源電圧ＶＤＤの給電がなされるように、容易に電源電圧給電配線１１１を配線することができる。
【００９３】
Ｂ．変形例：
・第１変形例：
実施例における配線配置方法の第１変形例について説明する。図２６は、第１変形例に配線配置処理の処理ステップを示すフローチャートである。図２７は、セル配置禁止帯について説明する図である。
【００９４】
第１変形例において、実施例と異なる点は、図１６におけるスパイラルコイル配線１５０の配置（ステップＳ１０４）に代えて、セル配置禁止帯ＢＢを設定するステップＳ１０４０を実行する点と、セルＣＬの配置（ステップＳ１０５）およびクロックツリー合成（ステップＳ１０６）の後において、セル配置禁止帯ＢＢの中にスパイラルコイル配線１５０の配置を定めるステップＳ１０７０を実行する点である。また、セルＣＬを配置した後に、セルＣＬに応じて、スパイラルコイル配線１５０の配置を定めるので、実施例における不要なスパイラルコイル配線１５０を除去するステップＳ１０７を省略することができる。
【００９５】
その他のステップ（Ｓ１０１〜Ｓ１０３、Ｓ１０５、Ｓ１０６、Ｓ１０８、Ｓ１０９）は、基本的に、実施例における同名のステップと同様であるので、図２６において、図１６と同一の符号を付し、その詳細は省略する。
【００９６】
第１変形例における配線配置処理が開始されると、実施例における配線配置処理と同様にステップＳ１０１〜Ｓ１０３までの処理が行われ、主要電源配線の配置が定められる（例えば、図１９）。
【００９７】
次に、配線配置プログラム１０２１のノイズフィルタ配置部Ｍ４０は、セル配置禁止帯ＢＢを設定する（ステップＳ１０４０）。セル配置禁止帯ＢＢは、後にスパイラルコイル配線１５０を配置するためのスペースとして、セルＣＬの配置を禁止する領域である。セル配置禁止帯ＢＢは、図２７に示すように、主要電源電圧配線１１０の内側に、電源電圧給電配線１１１のうち、図における上下方向の配線に沿って帯形状に設けられる。セル配置禁止帯ＢＢは、主要電源電圧配線１１０の図における上端から下端まで延びている。セル配置禁止帯ＢＢの帯形状の巾は、配置されるべきスパイラルコイル配線１５０の大きさに応じて、定められる。
【００９８】
セル配置禁止帯ＢＢが定められると、セル配置部Ｍ５０は、環状の主要電源電圧配線１１０および主要接地電圧配線１２０の内部において、セル配置禁止帯ＢＢ以外の領域に、セルＣＬを配置する（ステップＳ１０５）。
【００９９】
その後、実施例と同様のクロックツリー合成（ステップＳ１０６）の後、ノイズフィルタ配置部Ｍ４０は、セル配置禁止帯ＢＢの内部にスパイラルコイル配線１５０の配置を定める。セルＣＬの配置が既に定められているので、ノイズフィルタ配置部Ｍ４０は、配置されたセルＣＬに応じてスパイラルコイル配線１５０の配置を定める。具体的には、ノイズフィルタ配置部Ｍ４０は、セルＣＬに対して給電する電源電圧給電配線１１１を配置する必要がある段に、必要に応じてスパイラルコイル配線１５０を配置する。このため、上述したように、不要なスパイラルコイル配線１５０を配置することはなく、不要なスパイラルコイル配線１５０を削除するステップは省略できる。
【０１００】
スパイラルコイル配線１５０の配置が定められると、実施例同様に、給電配線の配置（ステップＳ１０８）とセル間配線の配置（ステップＳ１０９）の配置が行われ、配線配置処理は終了される。
【０１０１】
以上説明した第１変形例においても、最終的には、実施例と同様に、図２４、図２５に示すような配線の配置が行われる。
【０１０２】
第１変形例における配線配置処理によれば、セル配置禁止帯ＢＢを設定した後に、セルＣＬの配置を定めるので、後にスパイラルコイル配線１５０を配置するときに、セル配置禁止帯ＢＢにスパイラルコイル配線１５０を配置することができる。従って、スパイラルコイル配線１５０を配置する領域がなくなることを防ぐことができる。
【０１０３】
・第２変形例：
上記実施例では、基本的に配線配置装置１０００が自動で各種配線およびセルＣＬの配置を行っているが、例えば、セルＣＬの配置位置や配線の微調整などを利用者が配線配置装置１０００を操作して行っても良い。
【０１０４】
・第３変形例：
上記実施例および第１変形例において、スパイラルコイル配線１５０は、第１配線層および第２配線層に配置されている。従って、３層以上の多層配線部を半導体装置１００が備える場合には、３層目以上の配線層においては、スパイラルコイル配線１５０と配線層の法線方向に重なる位置に、他の配線（例えば、セル間配線）が配置されても良い。
【０１０５】
・第４変形例：
上記実施例では、ロジック回路をノイズ発生源としての負荷としているが、これに限られない。ノイズフィルタ１は、定電圧により駆動されるあらゆる負荷に対して適用可能である。具体的には、ノイズフィルタ１は、増幅回路や発振回路などのアナログ回路や、中央演算装置（ＣＰＵ）、メモリ装置などのデジタル回路用のＥＭＩフィルタあるいはＥＭＳフィルタとして適用可能である。従って、実施例における配線配置処理もまた、様々な半導体装置の配線のために使用可能である。
【０１０６】
・第５変形例：
上記実施例では、ノイズフィルタ１の第１のコイルＬ１および第２のコイルＬ２として、平面上に形成されるスパイラルコイル１５１、１５２を採用しているが、これに限られない。第１のコイルＬ１および第２のコイルＬ２として、スプリング状コイルなどの巻き線コイルや、セラミックスシートなどの薄膜に配線を印刷して積層した積層コイル、など、様々なコイルが用いられ得る。
【０１０７】
・第６変形例：
上記実施例において、ハードウェアによって実現されていた構成の一部をソフトウェアに置き換えるようにしてもよく、逆に、ソフトウェアによって実現されていた構成の一部をハードウェアに置き換えるようにしても良い。
【０１０８】
以上、実施例、変形例に基づき本発明について説明してきたが、上記した発明の実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明は、その趣旨並びに特許請求の範囲を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれる。
【図面の簡単な説明】
【０１０９】
【図１】ノイズフィルタの回路構成を示す図。
【図２】ノイズフィルタが実装される半導体装置の平面図。
【図３】半導体装置がプリント基板上に配置されている状態の概略図。
【図４】セル領域における主要電源配線の配置について説明する図。
【図５】図４において一点破線で示した領域の詳細配線構成をそれぞれ示した図。
【図６】図５におけるスパイラルコイル配線近傍の領域を拡大して示す図。
【図７】図６におけるＡ−Ａ断面を示す断面図。
【図８】図６におけるＢ−Ｂ断面を示す断面図。
【図９】図６におけるＣ−Ｃ断面を示す断面図。
【図１０】半導体装置に実装されたノイズフィルタを概略的に示す図。
【図１１】半導体装置に実装されたノイズフィルタの効果について説明する図。
【図１２】ノイズフィルタのインピーダンスを示す図。
【図１３】位相補償容量とノイズフィルタの効果との関係を示す図。
【図１４】実装例２におけるセル領域を概略的に示す図。
【図１５】実施例における配線配置装置の内部構成を示すブロック図。
【図１６】実施例における配線配置処理の処理ステップを示すフローチャート。
【図１７】実装例２のセル領域におけるフロアプランニングを示す図である。
【図１８】実装例１において主要電源配線の配置が定められた様子を概念的に示す図。
【図１９】実装例２において主要電源配線の配置が定められた様子を概念的に示す図。
【図２０】実装例１においてスパイラルコイル配線の配置が定められた様子を概念的に示す図。
【図２１】実装例２においてスパイラルコイル配線の配置が定められた様子を概念的に示す図。
【図２２】実装例１においてセルの配置が定められた様子を概念的に示す図。
【図２３】実装例２においてセルの配置が定められた様子を概念的に示す図。
【図２４】実装例１において給電配線の配置が定められた様子を概念的に示す図。
【図２５】実装例２において給電配線の配置が定められた様子を概念的に示す図。
【図２６】第１変形例に配線配置処理の処理ステップを示すフローチャート。
【図２７】セル配置禁止帯について説明する図である。
【符号の説明】
【０１１０】
１…ノイズフィルタ
２…定圧電源
３…負荷
１０…電源パッド
２０…接地パッド
１００…半導体装置
１１０…主要電源電圧配線
１１１…電源電圧給電配線
１２０…主要接地電圧配線
１２１…接地電圧給電配線
１５０…スパイラルコイル配線
１５１…第１のスパイラルコイル
１５２…第２のスパイラルコイル
１５５…ビア
２００…プリント基板
２１０…バイパスコンデンサ
２２０…電源供給ライン
２３０…接地電圧ライン
１０００…配線配置装置
１０１０…ＣＰＵ
１０２０…内部記憶装置
１０２１…配線配置プログラム
１０２２…バッファ領域
１０３０…表示部
１０４０…入力部
１０５０…外部記憶装置
Ａ１０…セル領域
Ｍ１０…フロアプラン取得部
Ｍ２０…ネットリスト取得部
Ｍ３０…主要電源配線配置部
Ｍ４０…ノイズフィルタ配置部
Ｍ５０…セル配置部
Ｍ６０…クロックツリー合成部
Ｍ７０…給電配線配置部
Ｍ８０…セル間配線配置部
Ｌ１…第１のコイル
Ｌ２…第２のコイル
Ｃ１…第１の位相補償コンデンサ
Ｃ２…第２の位相補償コンデンサ
ＬＦ…リードフレーム
ＰＣＨ…Ｐチャネルトランジスタ
ＮＣＨ…Ｎチャネルトランジスタ
ＳＴＰ…ストッパ
【図１】
2009135327.tif 000003
【図２】
2009135327.tif 000004
【図３】
2009135327.tif 000005
【図４】
2009135327.tif 000006
【図５】
2009135327.tif 000007
【図６】
2009135327.tif 000008
【図７】
2009135327.tif 000009
【図８】
2009135327.tif 000010
【図９】
2009135327.tif 000011
【図１０】
2009135327.tif 000012
【図１１】
2009135327.tif 000013
【図１２】
2009135327.tif 000014
【図１３】
2009135327.tif 000015
【図１４】
2009135327.tif 000016
【図１５】
2009135327.tif 000017
【図１６】
2009135327.tif 000018
【図１７】
2009135327.tif 000019
【図１８】
2009135327.tif 000020
【図１９】
2009135327.tif 000021
【図２０】
2009135327.tif 000022
【図２１】
2009135327.tif 000023
【図２２】
2009135327.tif 000024
【図２３】
2009135327.tif 000025
【図２４】
2009135327.tif 000026
【図２５】
2009135327.tif 000027
【図２６】
2009135327.tif 000028
【図２７】
2009135327.tif 000029