(57)【要約】【課題】反りを抑制することができる半導体チップを提供する。【解決手段】半導体チップにおいてシリコン基板に縦型パワーＭＯＳトランジスタが作り込まれている。半導体チップは、シリコン基板上に金属膜よりなるアルミソース電極２０ａ〜２０ｅが形成されており、複数のアルミソース電極２０ａ〜２０ｅは、アルミソース電極２０ａ〜２０ｄの長手辺とアルミソース電極２０ｅの長手辺とが互いに直交する関係になるように設けられているとともに、ニッケルメッキ膜２３ａ〜２３ｅは、ニッケルメッキ膜２３ａ〜２３ｄの長手辺とニッケルメッキ膜２３ｅの長手辺とが互いに直交する関係になるように設けられている。【選択図】図３
2009188050.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を作り込んだ半導体基板上に、金属膜よりなる電極を複数形成した半導体チップであって、
前記複数の電極は長方形であるとともに前記複数の電極のうちの一部の電極の長手辺と前記一部の電極以外の電極の長手辺とが互いに直交する関係になるように配置される
ことを特徴とする半導体チップ。
【請求項２】
前記半導体素子はパワー素子である
ことを特徴とする請求項１に記載の半導体チップ。
【請求項３】
前記パワー素子は縦型トランジスタである
ことを特徴とする請求項２に記載の半導体チップ。
【請求項４】
半導体素子を作り込んだ半導体基板上に、金属膜よりなる電極を形成した半導体チップであって、
前記電極上に形成されるメッキ膜は長方形であるとともに前記メッキ膜のうちの一部のメッキ膜の長手辺と前記一部のメッキ膜以外のメッキ膜の長手辺とが互いに直交する関係になるように配置される
ことを特徴とする半導体チップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップに関するものである。
【背景技術】
【０００２】
ダイオード、パワーＭＯＳＦＥＴ、ＩＧＢＴ等のパワー半導体素子において、長方形の電極やパッド部を形成している。半導体チップはウエハ上において多数形成される。
製造時に電極（アルミ等）上のパッド部にニッケル（Ｎｉ）や金（Ａｕ）等のメッキ膜を形成する。メッキ処理はウエハ状態で行われる。メッキ処理後に、ウエハ載置面が平面であるステージ上においてウエハを固定した状態で検査を行い、次工程でステージ上にウエハを固定した状態でダイシングカットしてチップになる。
【０００３】
メッキ処理時においてニッケル（Ｎｉ）膜の引っ張り応力やメッキ処理時からの温度変化でウエハが反る。特に、電極やパッド部が長方形のため一方向に反り量が大きく、反りのためにメッキ処理中にウエハが割れたり、メッキ後のステージへの固定が不安定になりやすい。
【０００４】
特許文献１には、複数のＩＣチップ形成領域を有する半導体ウエハにおいて、各ＩＣチップ形成領域では多層配線構造を有しており、同じ層での配線パターンについて各ＩＣチップ形成領域のうち、一部のＩＣチップ形成領域の配線パターンは、他のＩＣチップ形成領域の配線パターンと９０度位相が異なるように配置されている。これにより各ＩＣチップ形成領域における熱膨張現象による配線パターン寸法の誤差が相互に異なる方向に発生して相互に打ち消し合い高精度な寸法の配線パターンを有する半導体ウエハとすることができる。
【特許文献１】特開平８−８１５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１においてはウエハの反りを抑制することが可能となるが、半導体チップの反りを抑制することができず、ダイシング後において半導体チップの半田付け工程等において熱が加わったときに半導体チップの反りにより半田付け等を確実に行う上での障害となっている。
【０００６】
本発明はこのような背景の下になされたものであり、その目的は、反りを抑制することができる半導体チップを提供することにある。
【課題を解決するための手段】
【０００７】
請求項１に記載の発明では、半導体素子を作り込んだ半導体基板上に、金属膜よりなる電極を複数形成した半導体チップであって、複数の電極は長方形であるとともに複数の電極のうちの一部の電極の長手辺と一部の電極以外の電極の長手辺とが互いに直交する関係になるように配置されることを要旨とする。
【０００８】
これにより、温度が変化したときに半導体チップでの反り方向を分散でき反りを抑制することができる。
請求項２に記載のように、請求項１に記載の半導体チップにおいて、半導体素子はパワー素子であると、チップサイズが大きく反りの抑制効果が大きい。
【０００９】
請求項３に記載のように、請求項２に記載の半導体チップにおいて、パワー素子は縦型トランジスタであるとよい。
請求項４に記載の発明では、半導体素子を作り込んだ半導体基板上に、金属膜よりなる電極を形成した半導体チップであって、電極上に形成されるメッキ膜は長方形であるとともにメッキ膜のうちの一部のメッキ膜の長手辺と一部のメッキ膜以外のメッキ膜の長手辺とが互いに直交する関係になるように配置されることを要旨とする。
【００１０】
この構成でも、温度が変化したときに半導体チップでの反り方向を分散でき反りを抑制することができる。
請求項１，４に記載の発明における「直交」とは、略９０°で交わることを意味する。
【発明の効果】
【００１１】
本発明によれば、反りを抑制することができる半導体チップを提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を具体化した一実施形態を図面に従って説明する。
図１（ａ）には半導体チップ５（トレンチゲート型ＭＯＳＦＥＴ）の概略平面図を示し、図１（ａ）におけるＡ−Ａ線での概略縦断面を図１（ｂ）に示すとともに図１（ａ）におけるＢ−Ｂ線での概略縦断面を図１（ｃ）に示す。図１（ａ）におけるＣ−Ｃ線での概略縦断面を図２に示す。本実施形態のトレンチゲート型ＭＯＳＦＥＴはストライプ構造のセルを有する縦型パワーＭＯＳＦＥＴである。
【００１３】
図３には、ダイシング前のウエハ１を示す。図４には、図１のソース電極上のパッド部にニッケルメッキ膜を形成する前の状態を示す。図５には、図４のパッシベーション膜２１を形成する前の状態を示す。図６には、図１のチップ５に対しソース端子３０と絶縁基板４０を半田付けした後の状態を示す。
【００１４】
図１（ａ）、図４（ａ）、図５（ａ）の平面図において、左右方向をＸ方向（Ｘ軸）とし、これに直交する方向（上下方向）をＹ方向（Ｙ軸）とする。
図２に示すように、半導体チップ５において半導体基板としてのシリコン基板１０は下からＮ＋層１１、Ｎ−層１２、Ｐ層（チャネル形成領域）１３の順に形成されている。Ｐ層１３においてその表層部にはＮ＋ソース領域１４が形成されている。シリコン基板１０にはゲートトレンチ１５が複数並設されている。この各ゲートトレンチ１５はＮ＋ソース領域１４およびＰ層１３を貫通してＮ−層１２に達している。ゲートトレンチ１５の内面にゲート絶縁膜としてのゲート酸化膜１６を介してポリシリコンゲート電極１７が配置されている（埋め込まれている）。このように、シリコン基板１０に半導体素子としての縦型パワーＭＯＳＦＥＴが作り込まれている。
【００１５】
シリコン基板１０の下面（裏面）にはドレイン電極１８が形成されている。ポリシリコンゲート電極１７の上面は層間絶縁膜１９により被覆されている。層間絶縁膜１９の上面およびシリコン基板１０の上面にアルミソース電極２０ａ〜２０ｅが配置され、層間絶縁膜１９に形成したコンタクトホールを通してアルミソース電極２０ａ〜２０ｅはＮ＋ソース領域１４およびＰ層１３と電気的に接続されている。
【００１６】
ゲートトレンチ１５について、図５において、ゲートトレンチ１５が並設され、かつ、この並設したゲートトレンチ１５が多数列（本実施形態では説明を簡略化するために５列で説明する）にわたり形成されている。第１列目のゲートトレンチ群Ｇ１においては、Ｙ方向にゲートトレンチ１５が並設されている。第２列目のゲートトレンチ群Ｇ２においても、Ｙ方向にゲートトレンチ１５が並設されている。同様に、第３列目および第４列目のゲートトレンチ群Ｇ３，Ｇ４においても、Ｙ方向にゲートトレンチ１５が並設されている。一方、第５列目のゲートトレンチ群Ｇ５においては、Ｘ方向にゲートトレンチ１５が並設されている。
【００１７】
また、アルミソース電極２０ａ〜２０ｅについて、図５において、第１列〜第４列目のゲートトレンチ群Ｇ１〜Ｇ４でのアルミソース電極２０ａ〜２０ｄはＹ方向に延び、第５列目のゲートトレンチ群Ｇ５でのアルミソース電極２０ｅはＸ方向に延びている。このようにして、アルミソース電極２０ａ〜２０ｅは、複数列にわたり並設したゲートトレンチ１５における、各列に対応するように複数形成されている。本実施形態においては、複数のアルミソース電極２０ａ〜２０ｅはそれぞれ長方形をなし、かつ、アルミソース電極２０ｅの長手辺がアルミソース電極２０ａ〜２０ｄの長手辺と直交する関係になるよう設けられている。
【００１８】
図５において、シリコン基板１０上にはポリシリコンゲート電極１７と電気的に接続されたアルミゲート配線２５が引き回され、このアルミゲート配線２５はゲートパッド形成領域（図示略）に延びている。
【００１９】
また、シリコン基板１０上においてアルミソース電極２０ａ〜２０ｅおよびアルミゲート配線２５が図４に示すようにパッシベーション膜２１で覆われている。アルミソース電極２０ａ〜２０ｅ上面のパッシベーション膜２１で覆われていない部分（開口部２２）は、ソースパッド部となっている。
【００２０】
ゲートトレンチ群Ｇ１〜Ｇ５毎の開口部（ソースパッド部）２２について、第１列〜第４列目のゲートトレンチ群Ｇ１〜Ｇ４での開口部（ソースパッド部）２２はＹ方向に延び、第５列目のゲートトレンチ群Ｇ５での開口部（ソースパッド部）２２はＸ方向に延びている。本実施形態においては、複数の開口部（ソースパッド部）２２はそれぞれ長方形をなしている。
【００２１】
また、ソースパッド部（開口部２２）においてアルミソース電極２０ａ〜２０ｅ上には、図１に示すように、ニッケルメッキ膜２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｅが形成されている。即ち、膜２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｅはニッケルメッキにより形成したものである。
【００２２】
図３を用いて具体的に説明する。図３（ａ）において直交座標として、ウエハ１のオリエンテーションフラット１ａの延設方向（左右方向）をＸ方向（Ｘ軸）とし、オリエンテーションフラット１ａの延設方向に直交する方向（上下方向）をＹ方向（Ｙ軸）としている。図３（ａ）において５つのニッケルメッキ膜２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｅは長方形をなし、そのうちのニッケルメッキ膜２３ａ，２３ｂ，２３ｃ，２３ｄはＹ方向（上下方向）に延び、残りのニッケルメッキ膜２３ｅはＸ方向（左右方向）に延びている。
【００２３】
このようにして、長方形のアルミソース電極２０ａ〜２０ｅやパッド部のニッケルメッキ膜２３ａ〜２３ｅを一方向に揃えずに、アルミソース電極２０ｅの長手辺がアルミソース電極２０ａ〜２０ｄの長手辺と直交する関係になるように設けられているとともに、ニッケルメッキ膜２３ｅの長手辺がニッケルメッキ膜２３ａ〜２３ｄの長手辺と直交する関係になるように設けられている（向きを分けて配置している）。
【００２４】
図６に示すように、半導体チップ５の上面においてソース端子３０がニッケルメッキ膜２３ａ〜２３ｅに半田４５により接合されている。また、半導体チップ５の下面において絶縁基板４０がドレイン電極１８に半田４６により接合されている。絶縁基板４０について、セラミック基板４１の上面にアルミまたは銅よりなる膜４２が、また、下面にアルミまたは銅よりなる膜４３が形成されている。
【００２５】
次に、本半導体チップの製造および組み立てについて説明する。
まず、図３に示すように、シリコンウエハ１に対し半導体製造プロセスにより、各チップ形成領域２において図２のＮ＋層１１、Ｎ−層１２、Ｐ層１３、Ｎ＋ソース領域１４、ゲートトレンチ１５、ゲート酸化膜１６、ポリシリコンゲート電極１７、層間絶縁膜１９、アルミソース電極２０ａ〜２０ｅ、ドレイン電極１８等を形成する。これにより各チップ形成領域においては図５のようになる。
【００２６】
さらに、パッシベーション膜２１を成膜するとともに同パッシベーション膜２１をパターニングして開口部２２を形成する。これにより各チップ形成領域においては図４のようになる。
【００２７】
引き続き、図１に示すように、シリコンウエハ１に対しメッキ装置を用いて各チップ形成領域においてソースパッド部（開口部２２）にメッキによりニッケルメッキ膜２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｅを形成する。
【００２８】
メッキ処理後において、図３（ｂ），（ｃ）に示すように、ウエハ１を検査用のステージ７の上に載置し、真空チャックにより固定してウエハ状態で各チップ形成領域２において電気特性を検査する。検査後においてウエハ１をダイシング用のステージ８の上に載置し、真空チャックにより固定してダイシングカットして、図１に示すように各チップ５に裁断する。
【００２９】
ここで、図７は図３に代わる比較例である。図７の比較例においては、アルミソース電極およびニッケルメッキ膜としてＹ方向に延びるアルミソース電極２０ａ〜２０ｄおよびニッケルメッキ膜２３ａ〜２３ｄのみが形成されている。この場合においては、前述のメッキ処理時のニッケルメッキ膜２３ａ〜２３ｄの引っ張り応力やメッキ処理時からの温度変化によりウエハ１に反りが発生し、特に、アルミソース電極２０ａ〜２０ｄやニッケルメッキ膜２３ａ〜２３ｄ（パッド部）が長方形のため一方向、即ち、図７でのＸ方向に反り量が大きくなる。この反りのためにメッキ中の処理でウエハが割れたり、メッキ後の工程でのステージへの固定が不安定になる。
【００３０】
これに対し、本実施形態においては、図３に示すように、ウエハ１における各チップ形成領域２において、アルミソース電極２０ａ〜２０ｅは、アルミソース電極２０ａ〜２０ｄの長手辺とアルミソース電極２０ｅの長手辺とが互いに直交する関係になるように設けられているとともに、ニッケルメッキ膜２３ａ〜２３ｅは、ニッケルメッキ膜２３ａ〜２３ｄの長手辺とニッケルメッキ膜２３ｅの長手辺とが互いに直交する関係になるように設けられている。つまり、第１列目〜第４列目のゲートトレンチ群Ｇ１〜Ｇ４でのアルミソース電極２０ａ〜２０ｄの長手辺およびニッケルメッキ膜２３ａ〜２３ｄ（パッド部）の長手辺と第５列目のゲートトレンチ群Ｇ５でのアルミソース電極２０ｅの長手辺およびニッケルメッキ膜２３ｅ（パッド部）の長手辺とは、互いに直交する関係になる。これにより、各チップ形成領域２において反り方向を分散して最大反り量を小さくすることで反りを低減することができる。ウエハ１での各チップ形成領域２において反りを低減することができることから、ウエハ１の反りも低減することができる。その結果、反りのためにメッキ中の処理でウエハ１が割れるのを防止することができる。また、メッキ処理後のチップ形成領域での反りが低減され、メッキ処理後のウエハにおいて反りを抑制することができる。よって、検査工程やダイシング工程においてウエハ１をステージに安定して固定することができる。さらに、ウエハ１の反りが低減できるのでウエハ１の搬送を良好に行うことができる。
【００３１】
ダイシング後において、図６に示すように、半導体チップ５を絶縁基板４０上に半田付けするとともに半導体チップ５上面にソース端子３０を半田付けする。詳しくは、絶縁基板４０の上に半田ペースト（４６）を介して半導体チップ５を配置するとともに、半導体チップ５の上面に半田ペースト（４５）を介してソース端子３０を配置する。そして、半田溶融温度以上の高温雰囲気下とすることにより絶縁基板４０の上に半田４６により半導体チップ５を接合するとともに、半導体チップ５の上面に半田４５によりソース端子３０を接合する。
【００３２】
この半田付け工程においては温度が変化する環境におかれる。このとき、シリコン基板１０の熱膨張係数と、アルミソース電極（２０ａ〜２０ｅ）およびニッケルメッキ膜（２３ａ〜２３ｅ）の熱膨張係数の違いにより半導体チップ５に反りが発生しやすい。また、アルミソース電極２０ａ〜２０ｅやニッケルメッキ膜２３ａ〜２３ｅ（パッド部）が長方形のため一方向に反り量が大きくなりやすく、この反りのために半田付けが不安定になりやすい。
【００３３】
本実施形態においては、半導体チップ５において、アルミソース電極２０ａ〜２０ｅは、アルミソース電極２０ａ〜２０ｄの長手辺とアルミソース電極２０ｅの長手辺とが互いに直交する関係になるように設けられているとともに、ニッケルメッキ膜２３ａ〜２３ｅは、ニッケルメッキ膜２３ａ〜２３ｄの長手辺とニッケルメッキ膜２３ｅの長手辺とが互いに直交する関係になるように設けられているので半導体チップ５において反り方向を分散して最大反り量を小さくすることで反りを低減することができる。その結果、半田付けを安定して行うことができる。詳しくは、半田付けを行おうとする領域の全領域において半田４５，４６を介して接合することができる。
【００３４】
上記実施形態によれば、以下のような効果を得ることができる。
（１）半導体チップ５は、シリコン基板１０上に金属膜よりなるアルミソース電極２０ａ〜２０ｅが形成されており、複数のアルミソース電極２０ａ〜２０ｅは、アルミソース電極２０ａ〜２０ｄの長手辺とアルミソース電極２０ｅの長手辺とが互いに直交する関係になるように設けられているとともに、ニッケルメッキ膜２３ａ〜２３ｅは、ニッケルメッキ膜２３ａ〜２３ｄの長手辺とニッケルメッキ膜２３ｅの長手辺とが互いに直交する関係になるように設けられている。よって、半導体チップ５において反りを抑制することができる。
【００３５】
（２）ニッケルメッキ膜２３ａ〜２３ｅを形成する際、ウエハ状態でのメッキ工程において温度が変化したときにウエハの反りを抑制することができる。
（３）基板に作り込む半導体素子はパワー素子（縦型トランジスタ）であるので、チップサイズが大きく反りの抑制効果が大きい。
【００３６】
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
・上記実施形態ではパッド部にメッキ膜がある場合について説明してきたが、金属膜よりなる電極上のメッキ膜はなくてもよい。この場合においても複数の金属膜よりなる電極のうちの一部の電極の長手辺と他の電極の長手辺とが互いに直交する関係になるように設けることにより反りの低減を図ることができる。
【００３７】
・図１等では、基板に半導体素子として縦型パワーＭＯＳＦＥＴを作り込んだ半導体チップについて述べたが、半導体素子は他の素子でもよい。例えば、他のパワー素子としてＩＧＢＴを挙げることができる。また、図８に示すように、半導体基板としてのシリコン基板５５に半導体素子としてダイオードを作り込んだ半導体チップ５０に適用してもよい。詳しくは、図８においてＮ型シリコン基板６０の表層部にＰ型層６１を形成してＰＮ接合ダイオードとしている。Ｎ型シリコン基板６０の下面にはカソード電極６６が全面に形成されている。一方、Ｐ型層６１の上にアルミ膜よりなるアノード電極６２が形成されている。アノード電極６２上を含めたシリコン基板６０の上面には絶縁膜６３が形成され、絶縁膜６３の開口部６４ａ，６４ｂ，６４ｃ，６４ｄ，６４ｅがパッド部となっている。このパッド部について、５つのパッド部は長方形をなすとともに、第１〜第４のパッド部（６４ａ〜６４ｄ）はＹ方向に延び、また、第５のパッド部（６４ｅ）はＸ方向に延びている。つまり、長方形のパッド部を一方向に揃えずに直交する方向に配置している（向きを分けて配置している）。開口部６４ａ〜６４ｅにおけるアノード電極６２上にはニッケルメッキ膜６５ａ〜６５ｅが形成されている。
【００３８】
ここで、図９は図８に代わる比較例である。図９の比較例においては、パッド部（開口部）およびニッケルメッキ膜としてＹ方向に延びる開口部６４ａ〜６４ｄおよびニッケルメッキ膜６５ａ〜６５ｄのみが形成されている。この場合においては、反りが大きい。これに対し、図８においては、アノード電極６２上に形成する複数のパッド部でのメッキ膜６５ａ〜６５ｅを直交する方向に延設したので、反りの低減を図ることができる。
【００３９】
・電極上に形成するメッキ膜としてニッケル膜（２３ａ〜２３ｅ、６５ａ〜６５ｅ）を挙げたが、ニッケル膜に代わり、他の金属の膜、例えばニッケルと金（Ａｕ）の複層膜でもよい。
【００４０】
・上記実施形態では半導体チップと絶縁基板とを半田付けしたが半導体チップはどのようなものに半田付けされてもよく例えば銅フレームに半田付けされてもよい。
・上記実施形態ではアルミソース電極２０ａ〜２０ｅは、アルミソース電極２０ａ〜２０ｄの長手辺とアルミソース電極２０ｅの長手辺とが互いに９０°で交わる関係になるように設けられているが、半導体チップ（および半導体ウエハ）の反りについての許容範囲が広ければ９０°以外で交わる関係でもよい。ニッケルメッキ膜２３ａ〜２３ｄの長手辺とニッケルメッキ膜２３ｅの長手辺との関係についても同様である。
【図面の簡単な説明】
【００４１】
【図１】（ａ）は実施形態における半導体チップの概略平面図、（ｂ）は（ａ）におけるＡ−Ａ線での概略縦断面図、（ｃ）は（ａ）におけるＢ−Ｂ線での概略縦断面図。
【図２】図１（ａ）におけるＣ−Ｃ線での概略縦断面図。
【図３】（ａ）はウエハの平面図、（ｂ）はウエハの正面図、（ｃ）はウエハの側面図。
【図４】（ａ）はチップ形成領域の概略平面図、（ｂ）は（ａ）におけるＡ−Ａ線での概略縦断面図、（ｃ）は（ａ）におけるＢ−Ｂ線での概略縦断面図。
【図５】（ａ）はチップ形成領域の概略平面図、（ｂ）は（ａ）におけるＡ−Ａ線での概略縦断面図、（ｃ）は（ａ）におけるＢ−Ｂ線での概略縦断面図。
【図６】（ａ）は半導体チップの概略平面図、（ｂ）は（ａ）におけるＡ−Ａ線での概略縦断面図、（ｃ）は（ａ）におけるＢ−Ｂ線での概略縦断面図。
【図７】（ａ）は比較例におけるウエハの平面図、（ｂ）はウエハの正面図、（ｃ）はウエハの側面図。
【図８】（ａ）は別例における半導体チップの概略平面図、（ｂ）は（ａ）におけるＡ−Ａ線での概略縦断面図、（ｃ）は（ａ）におけるＢ−Ｂ線での概略縦断面図。
【図９】（ａ）は比較例における半導体チップの概略平面図、（ｂ）は（ａ）におけるＡ−Ａ線での概略縦断面図。
【符号の説明】
【００４２】
５…半導体チップ、１０…シリコン基板、２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅ…アルミソース電極、２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｅ…ニッケルメッキ膜  、５０…半導体チップ、５５…シリコン基板、６２…アノード電極、６５ａ，６５ｂ，６５ｃ，６５ｄ，６５ｅ…ニッケルメッキ膜。
【図１】
2009188050.tif 000003
【図２】
2009188050.tif 000004
【図３】
2009188050.tif 000005
【図４】
2009188050.tif 000006
【図５】
2009188050.tif 000007
【図６】
2009188050.tif 000008
【図７】
2009188050.tif 000009
【図８】
2009188050.tif 000010
【図９】
2009188050.tif 000011