(57)【要約】【課題】出力信号のコモンモード電圧を外部からの基準電圧に応じて調整可能な増幅器において、コモンモード電圧の調整能力を向上させる。【解決手段】入力信号を増幅した出力信号および出力信号のコモンモード電圧ＶＣＭを出力する信号増幅部２００と、コモンモード電圧ＶＣＭと参照電位Ｖｒｅｆとの差に応じた信号を調整信号ＳＲＥＧとして出力するコモンモードフィードバック部３００と、を備える。コモンモードフィードバック部３００からの調整信号ＳＲＥＧが、信号増幅部２００の電流源４００およびコモンモードフィードバック部３００の電流源５００にフィードバックされている。【選択図】  図１
2009290844.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅して出力信号を出力するとともに、出力信号の中心電圧を外部から独立に入力される参照電圧に応じて調整する増幅器であって、
前記入力信号を増幅した出力信号および前記出力信号の中心電圧を出力する増幅部と、
前記中心電圧と前記参照電圧との差に応じた信号を調整信号として出力するオフセット調整部と、を備え、
前記オフセット調整部からの前記調整信号が、前記増幅部の電流源および前記オフセット調整部の電流源にフィードバックされている
ことを特徴とする増幅器。
【請求項２】
請求項１に記載の増幅器において、
前記増幅部は、二つの入力信号をそれぞれ増幅して差動モード成分の二つの出力信号を出力するとともに前記二つの出力信号の中心電圧としてのコモンモード電圧を出力し、
前記オフセット調整部は、前記コモンモード電圧と前記参照電圧との差に応じた調整信号を出力するコモンモードフィードバック部であり、
前記コモンモードフィードバック部からの前記調整信号が、前記増幅部の電流源および前記コモンモードフィードバック部の電流源にフィードバックされている
ことを特徴とする増幅器。
【請求項３】
請求項１または請求項２に記載の増幅器において、
オフセット調整部は、前記増幅部からの前記中心電圧と外部からの参照電圧とがそれぞれのゲートに入力されこれらの信号の差分を増幅した差分信号を生成する差動対と、前記差動対からの前記差分信号を調整信号として出力する調整信号出力部と、を備え、
前記調整信号出力部の元電流源を構成するトランジスタと前記増幅部の電流源を構成するトランジスタとはカレントミラーの関係にあり、
前記調整信号出力部の元電流源構成するトランジスタと前記オフセット調整部の電流源を構成するトランジスタとはカレントミラーの関係にある
ことを特徴とする増幅器。
【請求項４】
入力信号を増幅した出力信号を出力する増幅部から出力される前記出力信号の中心電圧を外部から独立に入力される参照電圧に応じて調整するオフセット調整回路であって、
前記出力信号の前記中心電圧と前記参照電圧との差に応じた調整信号を前記増幅部の電流源にフィードバックするとともに当該オフセット調整回路の電流源にフィードバックする
ことを特徴とするオフセット調整回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器およびオフセット調整回路に関する。
【背景技術】
【０００２】
全差動増幅器が知られている。図７に全差動増幅器の外観図を示す。
この図に示されるように、全差動増幅器１０は、二つの入力端子１１、１２と、二つの出力端子１３、１４と、基準電圧入力端子１５と、を有する。
入力端子１１、１２から入力された入力信号は、それぞれ増幅されて出力端子１３、１４から出力される。
ここで、基準電圧入力端子１５から基準電圧Ｖｒｅｆが入力される。すると、出力端子１３、１４からの出力信号ＶＯＰ、ＶＯＮは、基準電圧Ｖrefを間にして大きさが等しく符号が反対である差動モード成分となる。すなわち、基準電圧Ｖrefを調整することによって、入力信号の同相レベルに関係なく出力信号ＶＯＰ、ＶＯＮの同相レベルをシフトさせることができる。たとえば、出力信号ＶＯＰ、ＶＯＮのダイナミックレンジを、全差動増幅器１０の後段に続く回路に最適なレンジに調整することができる。
【０００３】
図８に、従来の全差動増幅器１０の内部構成を示す。
全差動増幅器１０は、信号増幅部２０と、コモンモードフィードバック部３０と、第１電流源４０と、第２電流源５０と、を備える。
信号増幅部２０は、第１電流源４０から電源電流の供給をうけ、入力端子１１、１２から入力される入力信号をそれぞれ増幅して出力端子１３、１４から出力する。また、信号増幅部２０は、ＶｏｐとＶｏｎとのコモンモード電圧ＶＣＭを出力する。
コモンモードフィードバック部３０は、第２電流源５０から動作電流の供給を受ける。そして、コモンモードフィードバック部３０は、基準電圧Ｖｒｅｆとコモンモード電圧ＶＣＭとを対比して、対比結果をＶＲＥＧとして信号増幅部２０の電流源である第１電流源４０にフィードバックする。
これにより、コモンモードフィードバック部３０によってコモンモード電圧ＶＣＭが基準電圧Ｖrefに一致するように制御される。
例えば、コモンモード電圧ＶＣＭが基準電圧Ｖｒｅｆよりも小さい場合には信号増幅部２０により大きな電流が流れるように第１電流源４０に信号ＶＲＥＧをフィードバックする。
また、コモンモード電圧ＶＣＭが基準電圧Ｖｒｅｆよりも大きい場合には信号増幅部２０により小さな電流が流れるように第１電流源４０に信号ＶＲＥＧをフィードバックする。
このような構成により、出力電圧信号ＶＯＰ、ＶＯＮのコモンモード電圧ＶＣＭが基準電圧Ｖｒｅｆに一致し、基準電圧Ｖｒｅｆを中心とした差動モードの出力が得られる。
このようにコモンモードフィードバック部３０の出力を信号増幅部２０の電流源（第１電流源４０）にフィードバックさせる構成については例えば特許文献１に開示されている。
【０００４】
【特許文献１】特開２００７−１３４９４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の構成では、コモンモード電圧ＶＣＭを基準電圧Ｖｒｅｆに追従させる能力が不十分であった。この場合、望ましいレンジで信号が得られないため、後段の回路にうまくリレーできないという問題が生じる。
さらには、たとえば、電源能力が変動する場合がある。
具体例として、第１電流源４０を構成するトランジスタの能力が環境温度変化等によって変化する場合がある。すると、第１電流源４０から信号増幅部２０に供給される電流が変化し、信号増幅部２０における信号の増幅率等が変化してしまうため、出力信号のコモンモード電圧ＶＣＭも異なってくる。
このような場合、もちろんコモンモードフィードバック部３０からの調整信号ＶＲＥＧが第１電流源４０にフィードバックされることによってトランジスタの変化を補うことはある程度はできる。
しかしながら、第１電流源４０を構成するトランジスタの能力自体が変化している場合、第１電流源４０のトランジスタにフィードバック信号を帰還させてもこのトランジスタによる調整能力も変化してしまっているため効果は限定的にしか得られない。
この問題を解決するためにはトランジスタの能力を大きくすることが考えられるが、トランジスタの能力を上げるにはトランジスタを大きくしなければならず、それだけスペースを要するという問題がある。
【課題を解決するための手段】
【０００６】
本発明の増幅器は、入力信号を増幅して出力信号を出力するとともに、出力信号の中心電圧を外部から独立に入力される参照電圧Ｖrefに応じて調整する増幅器であって、前記入力信号を増幅した出力信号および前記出力信号の中心電圧を出力する増幅部と、前記中心電圧と前記参照電位との差に応じた信号を調整信号として出力するオフセット調整部と、を備え、前記オフセット調整部からの前記調整信号が、前記増幅部の電流源および前記オフセット調整部の電流源にフィードバックされていることを特徴とする。
【発明の効果】
【０００７】
本発明の構成において、オフセット調整部からの調整信号を増幅部の電流源のみならず、このオフセット調整部の電流源にもフィードバックさせる構成としているため、オフセット調整部への供給電流も調整信号で調整される。すると、オフセット調整部の動作電流も増幅部出力の中心電圧に対応して変化し、調整信号が前記中心電圧の変化に対応して大きく変化する。
このように調整信号が中心電圧の変化に対して大きく反応するため、調整信号による調整能力が高くなる。たとえば、電源能力が変化した場合でもそれを十分に補えるぐらいの調整力を調整信号の変化によって得ることができる。
また、調整信号によって高い調整力を発揮することができるので、この回路を構成するトランジスタ素子の能力を必要以上に高くする必要はない。その結果、回路の安定性を保ちつつ小型化を実現できる。
また、調整信号を増幅部の電流源に帰還させるだけでなく、調整信号をオフセット調整部の電流源に帰還させることで調整信号自体を前記中心電圧の変化に対応して大きく素早く反応させることができる。したがって、過渡状態から定常状態に復帰するのが非常に早くなる。たとえば、入力信号にノイズが乗った場合でも素早く復帰でき、安定した回路とすることができる。
【発明を実施するための最良の形態】
【０００８】
本発明の実施の形態を図示するとともに図中の各要素に付した符号を参照して説明する。
（第１実施形態）
図１は、本発明の第１実施形態に係る増幅器としての全差動増幅器の概略構成を示す図である。
【０００９】
全差動増幅器１００は、入力される二つの入力信号ＳＡ、ＳＢに対してこれら入力信号ＳＡ、ＳＢを増幅した差動モード成分の二つの出力信号ＳＯＰ、ＳＯＮを出力する信号増幅部（増幅部）２００と、信号増幅部２００からの出力信号ＳＯＰ、ＳＯＮのコモンモード電圧ＶＣＭ（中心電圧）を外部から設定される基準電圧Ｖｒｅｆに調整するコモンモードフィードバック部（オフセット調整部）３００と、信号増幅部２００に動作電流を供給する第１電流源４００と、コモンモードフィードバック部３００に動作電流を供給する第２電流源５００と、を備える。
【００１０】
信号増幅部２００は、二つの入力信号ＳＡ、ＳＢが入力される入力端子２１１、２１２と、二つの出力信号ＳＯＰ、ＳＯＮを出力する出力端子２２１、２２２を有する。
また、信号増幅部２００は、出力信号ＳＯＰ、ＳＯＮのコモンモード電圧ＶＣＭを出力するコモンモード電圧出力端子２３０を有する。
信号増幅部２００は第１電流源４００から動作電流の供給を受けるところ、第１電流源４００は高電位側の電源電位ＶＳＳに接続され、信号増幅部２００は低電位側の電源電位ＧＮＤに接続されている。
【００１１】
コモンモードフィードバック部３００は、信号増幅部２００のコモンモード電圧出力端子２３０からのコモンモード電圧ＶＣＭが入力されるコモンモード電圧入力端子３１０と、前記基準電圧Ｖｒｅｆが入力される基準電圧入力端子３２０と、コモンモード電圧ＶＣＭのレベルをフィードバック制御するための調整信号ＳＲＥＧを出力する調整信号出力端子３３０と、を備える。
コモンモードフィードバック部３００は第２電流源５００から動作電流の供給を受けるところ、第２電流源５００は高電位側の電源電位ＶＳＳに接続され、コモンモードフィードバック部３００は低電位側の電源電位ＧＮＤに接続されている。
【００１２】
そして、コモンモードフィードバック部３００の調整信号出力端子３３０から出力される調整信号ＳＲＥＧは、第１電流源４００および第２電流源５００に帰還入力されている。
【００１３】
図２を参照して、全差動増幅器１００の構成をより詳細に説明する。
図２は、全差動増幅器１００の詳細な回路構成図である。
【００１４】
第１電流源４００は、二つのｐチャンネルＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｐ１、Ｐ２を有する。
一方のｐＭＯＳトランジスタＰ１は、ゲートにバイアスが印加されているとともにソースが電源電位ＶＳＳに接続されている。
また、他方のｐＭＯＳトランジスタＰ２は、ゲートにコモンモードフィードバック部３００からの調整信号ＳＲＥＧが印加されているとともにソースが電源電位ＶＳＳに接続されている。
【００１５】
信号増幅部２００は、二つの入力信号ＳＡ、ＳＢがそれぞれゲートに入力され、これら入力信号ＳＡ、ＳＢをそれぞれ増幅する差動対２４０と、この差動対２４０からの信号を出力する信号出力部２５０と、を備える。
【００１６】
差動対２４０は、二つのｐＭＯＳトランジスタＰ３、Ｐ４にて構成されている。
ｐＭＯＳトランジスタＰ３、Ｐ４のそれぞれのゲートは入力端子を有し、この入力端子２１１、２１２を介して入力信号ＳＡ、ＳＢが各ゲートに入力される。
ｐＭＯＳトランジスタＰ３、Ｐ４の互いのソースはつながっているとともに、ｐＭＯＳトランジスタＰ３のソースとｐＭＯＳトランジスタＰ４のソースとの間は第１電流源４００に接続されている。
すなわち、ｐＭＯＳトランジスタＰ３のソースとｐＭＯＳトランジスタＰ４のソースとの間は第１電流源４００のｐＭＯＳトランジスタＰ１およびｐＭＯＳトランジスタＰ２のドレインに接続され、これにより差動対２４０に動作電流が供給される。
また、ｐＭＯＳトランジスタＰ３のドレインは抵抗Ｒ１を介して電源電位ＧＮＤにつながり、ｐＭＯＳトランジスタＰ４のドレインは抵抗Ｒ２を介して電源電位ＧＮＤにつながっている。
抵抗Ｒ１と抵抗Ｒ２とは同じ値の抵抗である。
【００１７】
信号出力部２５０は、一方の入力信号ＳＡを増幅した出力信号ＳＯＰを出力する第１出力端子２２１と、他方の入力信号ＳＢを増幅した出力信号ＳＯＮを出力する第２出力端子２２２と、出力信号ＳＯＰと出力信号ＳＯＮとのコモンモード電圧ＶＣＭを出力するコモンモード電圧出力端子２３０を有する。
第１出力端子２２１は、差動対２４０を構成する一方のｐＭＯＳトランジスタＰ３のドレインから引き出されている。
第２出力端子２２２は、差動対２４０を構成する他方のｐＭＯＳトランジスタＰ４のドレインから引き出されている。
また、第１出力端子２２１と第２出力端子２２２との間には抵抗Ｒ３と抵抗Ｒ４とが直列に設けられている。
そして、この抵抗Ｒ３と抵抗Ｒ４との間からコモンモード電圧出力端子２３０が引き出されている。
抵抗Ｒ３と抵抗Ｒ４とは、高抵抗値を有する同じ値の抵抗である。
【００１８】
第２電流源５００は、二つのｐＭＯＳトランジスタＰ５、Ｐ６を有する。
一方のｐＭＯＳトランジスタＰ５は、ゲートにバイアスが印加されているとともにソースが電源電位ＶＳＳに接続されている。
他方のｐＭＯＳトランジスタＰ６は、ゲートにコモンモードフィードバック部３００からの調整信号ＳＲＥＧが印加されているとともにソースが電源電位ＶＳＳに接続されている。
【００１９】
コモンモードフィードバック部３００は、信号増幅部２００からのコモンモード電圧ＶＣＭと外部からの基準電圧Ｖｒｅｆとがそれぞれのゲートに入力され、これらの信号の差分を増幅した差分信号Ｓｃを生成する差動対３４０と、この差動対３４０からの差分信号Ｓｃを調整信号ＳＲＥＧとして出力する調整信号出力部３５０と、を備える。
【００２０】
差動対３４０は、二つのｐＭＯＳトランジスタＰ７、Ｐ８にて構成されている。
ｐＭＯＳトランジスタＰ７のゲートには信号増幅部２００からのコモンモード電圧ＶＣＭが印加される。
ｐＭＯＳトランジスタＰ８のゲートには基準電圧Ｖｒｅｆが印加される。
ｐＭＯＳトランジスタＰ７、Ｐ８の互いのソースはつながっているとともに、ｐＭＯＳトランジスタＰ７のソースとｐＭＯＳトランジスタＰ８のソースとの間は第２電流源５００に接続されている。すなわち、ｐＭＯＳトランジスタＰ７のソースとｐＭＯＳトランジスタＰ８のソースとの間は第２電流源５００のｐＭＯＳトランジスタＰ５およびｐＭＯＳトランジスタＰ６のドレインに接続され、これにより差動対３４０に動作電流が供給される。
また、ｐＭＯＳトランジスタＰ７のドレインと電源電位ＧＮＤとの間にはｎチャンネルＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｎ１が設けられている。そして、ｎＭＯＳトランジスタＮ１のドレインおよびゲートはｐＭＯＳトランジスタＰ７のドレインにつながり、ｎＭＯＳトランジスタＮ１のソースは電源電位ＧＮＤにつながっている。
一方、ｐＭＯＳトランジスタＰ８のドレインと電源電位ＧＮＤとの間にはｎＭＯＳトランジスタＮ２が設けられている。
そして、ｎＭＯＳトランジスタＮ２のドレインおよびゲートはｐＭＯＳトランジスタＰ８のドレインにつながり、ｎＭＯＳトランジスタＮ２のソースは電源電位ＧＮＤにつながっている。
【００２１】
調整信号出力部３５０は、差動対３４０からの差分信号Ｓｃを増幅するｎＭＯＳトランジスタＮ３と、調整信号出力部３５０の電流源を構成するｐＭＯＳトランジスタＰ９と、を備えている。
ｎＭＯＳトランジスタＮ３のゲートには差動対３５０のｐＭＯＳトランジスタＰ７のソースから引き出された差分信号Ｓｃが印加されている。
なお、ｐＭＯＳトランジスタＰ７のソースに対してｎＭＯＳトランジスタＮ１のドレインとゲートおよびｎＭＯＳトランジスタＮ３のゲートがつながっているところ、ｎＭＯＳトランジスタＮ１とｎＭＯＳトランジスタＮ３とはカレントミラー回路を構成している。
ｎＭＯＳトランジスタＮ３のソースは電源電位ＧＮＤに接続され、ｎＭＯＳトランジスタＮ３のドレインはｐＭＯＳトランジスタＰ９のドレインおよびゲートに接続されている。
そして、ｐＭＯＳトランジスタＰ９のソースは、電源電位ＶＳＳに接続されている。
ｎＭＯＳトランジスタＮ３のドレインが、ｐＭＯＳトランジスタＰ９のドレインおよびゲートに入力されているところ、このｐＭＯＳトランジスタＰ９のドレインとゲートとの間をつなぐ信号線から調整信号ＳＲＥＧを分岐している。
【００２２】
そして、前述のように、この調整信号ＳＲＥＧは、第１電流源４００および第２電流源５００に帰還入力されており、第１電流源４００のｐＭＯＳトランジスタＰ２のゲートと第２電流源のｐＭＯＳトランジスタＰ６のゲートに入力されている。
これにより、調整信号出力部３５０のｐＭＯＳトランジスタＰ９と第１電流源４００のｐＭＯＳトランジスタＰ２とはカレントミラー回路を構成し、また同様に、調整信号出力部３５０のｐＭＯＳトランジスタＰ９と第２電流源５００のｐＭＯＳトランジスタＰ６とはカレントミラー回路を構成している。
【００２３】
なお、各トランジスタの性能値および各抵抗の抵抗値としては、定常状態において外部から入力される基準電圧Ｖｒｅｆとコモンモード電圧ＶＣＭとが一致するように設計されている。
第１電流源が信号増幅部に与える電流をＩａとし、抵抗Ｒ１の抵抗値をＲ１、抵抗Ｒ２の抵抗値をＲ２とした場合、ｔｙｐｉｃａｌ条件下において、
Ｖｒｅｆ＝ＶＣＭ＝Ｒ１×Ｉａ／２＝Ｒ２×Ｉａ／２
となるように設計してある。
【００２４】
このような構成を備える全差動増幅器１００の動作について説明する。
まず、通常の動作において、入力端子２１１、２１２から入力信号ＳＡ、ＳＢが入力される。
すると、差動対２４０を構成するｐＭＯＳトランジスタＰ３とｐＭＯＳトランジスタＰ４とにてそれぞれ増幅される。
増幅された信号は出力端子２２１、２２２から出力信号ＳＯＰ、ＳＯＮとして出力される。
このとき、出力信号ＳＯＰ、ＳＯＮのコモンモード電圧（ＶＣＭ＝（ＶＳＯＰ＋ＶＳＯＮ）／２）が外部から入力される基準電圧Ｖｒｅｆに一致する。
【００２５】
さらなる詳細な動作について説明する。
環境や素子特性が変化した場合に過渡的な動作を経て定常状態に至る過程を説明する。
第１電流源４００からの供給電流が減少する場合について説明する。
プロセスのばらつき、温度変化、電源電圧の変化等により第１電流源４００を構成するｐＭＯＳトランジスタ（ｐＭＯＳトランジスタＰ１およびｐＭＯＳトランジスタＰ２の少なくともいずれか一方）の能力（増幅率）が低下したとする。
この場合、第１電流源４００から信号増幅部２００に供給される電流Ｉａが小さくなる。
すると、出力信号ＳＯＰ、ＳＯＮとしては、増幅率や信号波形は正しくても、電圧値が下がってしまう。
すなわち、出力信号ＳＯＰ、ＳＯＮのコモンモード電圧ＶＣＭが下がり、基準電圧Ｖｒｅｆからずれてしまうこととなる。
【００２６】
このとき、コモンモードフィードバック部３００において、コモンモード電圧ＶＣＭと基準電圧Ｖｒｅｆとが差動対３４０を構成するｐＭＯＳトランジスタＰ７とｐＭＯＳトランジスタＰ８とにそれぞれ入力されるところ、基準電圧Ｖｒｅｆに対してコモンモード電圧ＶＣＭが下がると、コモンモード電圧ＶＣＭがゲートに印加されるｐＭＯＳトランジスタＰ７が流す電流が増える。すると、ｎＭＯＳトランジスタＮ１およびｎＭＯＳトランジスタＮ３に流れる電流が増える。ｎＭＯＳトランジスタＮ３に流れる電流が増えるので、調整信号ＳＲＥＧの電圧が下がる。この調整信号ＳＲＥＧは第１電流源４００のｐＭＯＳトランジスタＰ２のゲートに印加される。すると、第１電流源４００が信号増幅部２００の差動対２４０に供給する電流が増加して、出力信号ＳＯＰ、ＳＯＮのコモンモード電圧ＶＣＭが高くなり、コモンモード電圧ＶＣＭが基準電圧Ｖｒｅｆに近づく。
【００２７】
ここで、調整信号ＳＲＥＧは、第１電流源４００に帰還されるとともに第２電流源５００にも帰還されている。すなわち、調整信号ＳＲＥＧは、第２電流源５００のｐＭＯＳトランジスタＰ６のゲートに印加されている。
調整信号ＳＲＥＧの電圧が下がると、ｐＭＯＳトランジスタＰ６が流す電流が増えることから、第２電流源５００からコモンモードフィードバック部３００に供給される電流が増える。すると、コモンモード電圧ＶＣＭが基準電圧Ｖｒｅｆに対して小さい場合に差動対３４０のｐＭＯＳトランジスタＰ７を流れる電流が増す。
このようにｐＭＯＳトランジスタＰ７を流れる電流が増えると、その分だけ前述と同様の動作によって調整信号ＳＲＥＧの電圧が下がる。
このように調整信号ＳＲＥＧの電圧が下がると、第１電流源４００が供給する電流が増えるので、出力信号ＳＯＰ、ＳＯＮのコモンモード電圧ＶＣＭの電圧は上がり、基準電圧Ｖｒｅｆにより近づく。
【００２８】
コモンモード電圧ＶＣＭが基準電圧Ｖｒｅｆよりも小さい場合には上記の動作が継続し、コモンモード電圧ＶＣＭが基準電圧Ｖｒｅｆに一致したところで定常動作になりコモンモード電圧ＶＣＭが基準電圧Ｖｒｅｆに一致した状態が維持される。
【００２９】
次に、第１電流源４００から供給される電流が増加する場合について説明する。
プロセスのばらつき、温度変化、電源電圧の変化等により第１電流源４００を構成するｐＭＯＳトランジスタ（ｐＭＯＳトランジスタＰ１およびｐＭＯＳトランジスタＰ２の少なくともいずれか一方）の能力（増幅率）が向上したとする。
この場合、第１電流源４００から信号増幅部２００に供給される電流Ｉａが大きくなる。すると、出力信号ＳＯＰ、ＳＯＮとしては、電圧値が上がってしまい、基準電圧Ｖｒｅｆからずれる。
【００３０】
コモンモードフィードバック部３００において、コモンモード電圧ＶＣＭと基準電圧ＶｒｅｆとがｐＭＯＳトランジスタＰ７とｐＭＯＳトランジスタＰ８とにそれぞれ入力されるところ、基準電圧Ｖｒｅｆに対してコモンモード電圧ＶＣＭが高いと、ｐＭＯＳトランジスタＰ７が流す電流が減少する。
すると、ｎＭＯＳトランジスタＮ１およびｎＭＯＳトランジスタＮ３に流れる電流が減少する。
ｎＭＯＳトランジスタＮ３に流れる電流が減少すると、調整信号ＳＲＥＧの電圧が上がる。
調整信号ＳＲＥＧは第１電流源４００のｐＭＯＳトランジスタＰ２のゲートに印加される。すると、第１電流源４００が信号増幅部２００の差動対２４０に供給する電流が減少し、出力信号ＳＯＰ、ＳＯＮのコモンモード電圧ＶＣＭが下がり、コモンモード電圧ＶＣＭが基準電圧Ｖｒｅｆに近づく。
【００３１】
さらに、調整信号ＳＲＥＧは、第２電流源５００のｐＭＯＳトランジスタＰ６のゲートに印加される。
調整信号ＳＲＥＧの電圧が上がると、ｐＭＯＳトランジスタＰ６が流す電流が減少し、第２電流源５００からコモンモードフィードバック部３００に供給される電流が減少する。すると、コモンモード電圧ＶＣＭが基準電圧Ｖｒｅｆに対して大きい場合に差動対３４０のｐＭＯＳトランジスタＰ７を流れる電流が減少する。
このようにｐＭＯＳトランジスタＰ７を流れる電流が減少すると、その分だけ前述と同様の動作によって調整信号ＳＲＥＧの電圧が上がる。
このように調整信号ＳＲＥＧの電圧が上がると、第１電流源４００が供給する電流が減少するので、出力信号ＳＯＰ、ＳＯＮのコモンモード電圧ＶＣＭの電圧は下がり、基準電圧Ｖｒｅｆにより近づく。
【００３２】
コモンモード電圧ＶＣＭが基準電圧Ｖｒｅｆよりも大きい場合には上記の動作が継続し、コモンモード電圧ＶＣＭが基準電圧Ｖｒｅｆに一致したところで定常動作になりコモンモード電圧ＶＣＭが基準電圧Ｖｒｅｆに一致した状態が維持される。
【００３３】
ここで、図３は、電源電位ＶＳＳが変化した場合におけるコモンモード電圧ＶＣＭの変化の様子を示す図である。
図３において横軸は電源電位ＶＳＳを表し、縦軸はコモンモード電圧ＶＣＭを表す。
基準電圧Ｖｒｅｆが一定で電源電圧ＶＳＳが変化した場合において、コモンモード電圧の変化の様子を示す。
図３中、Ｌ１は従来の全差動増幅器におけるコモンモード電圧の変化であり、Ｌ２は本実施形態の全差動増幅器におけるコモンモード電圧ＶＣＭの変化の様子を示す。
図３に示されるように、電源電圧ＶＳＳが大きく変化すると、従来の構成でも本実施形態の構成でもコモンモード電圧ＶＣＭは基準電圧Ｖｒｅｆからずれていくところ、本実施形態の構成の方が従来構成にくらべて追従性が高く、コモンモード電圧ＶＣＭと基準電圧Ｖｒｅｆとのギャップが従来構成に比べて小さくなる。
このように、本実施形態の構成によれば、電源が変動した場合でも、従来にくらべて広い範囲で精度よくコモンモード電圧ＶＣＭを基準電圧Ｖｒｅｆに追従させることができる。
その結果、たとえば、電源回路や第１電流源を構成する要素（トランジスタ等）を必要以上に大きくする必要がなく、大きさや製造コストの点でも利点がある。
【００３４】
次に、図４、図５は、ノイズが入った場合のコモンモード電圧ＶＣＭの変化の様子を説明する図である。
図４は、入力端子２１１、２１２に入力される入力信号ＳＡ、ＳＢを示す。
入力端子２１１、２１２にそれぞれ０．４５Ｖ、０．４０Ｖが入力されている状態からｔ＝１０ｎｓに同相であるノイズが加わっている。
なお、同相ノイズは減衰してｔ＝２５ｎｓにはなくなっている。
図５は、コモンモード電圧の変化を示す図である。
図５中、Ｌ３は従来構成の全差動増幅器によるコモンモード電圧であり、Ｌ４は本実施形態の全差動増幅器によるコモンモード電圧である。
図５のように、入力信号にノイズが加わると、従来構成と同様に本実施形態の構成でもコモンモード電圧ＶＣＭは基準電圧Ｖｒｅｆから離れる。
しかし、本実施形態の構成によれば、再びコモンモード電圧が基準電圧Ｖｒｅｆに収束するスピードが速い。
従来の構成ではｔ＝３０ｎｓになってコモンモード電圧が基準電圧に落ち着くのに対し、本実施形態の構成によればｔ＝２５ｎｓにはコモンモード電圧は基準電圧に落ち着いている。
また、従来構成ではオーバーシュートも大きいが、本実施形態の構成によれば収束が速く、オーバーシュートも小さい。
【００３５】
このような構成を備える本実施形態によれば、次の効果を奏することができる。
（１）コモンモードフィードバック部３００からの調整信号ＳＲＥＧを第１電流源のみならず第２電流源にも帰還させる構成としているため、第２電流源からコモンモードフィードバック部３００への供給電流も調整信号ＳＲＥＧで調整される。
すると、コモンモードフィードバック部３００の動作電流もコモンモード電圧に対応して変化することとなるため調整信号ＳＲＥＧがコモンモード電圧ＶＣＭの変化に対応して大きく変化する。
したがって、調整信号ＳＲＥＧによる調整能力が高くなる。
たとえば、電源能力が変化した場合でもそれを十分に補えるぐらいの調整力を調整信号ＳＲＥＧの変化によって得ることができる。
したがって、図３にて説明したように従来構成に比べて電源部の幅広い変化に対しても高い調整力を発揮することができる。
【００３６】
（２）また、調整信号ＳＲＥＧによって高い調整力を発揮することができるので、この回路を構成するトランジスタ素子の能力を必要以上に高くする必要はない。
その結果、回路の安定性を保ちつつ小型化を実現できる。
【００３７】
（３）調整信号ＳＲＥＧを第１電流源に帰還させるだけでなく、調整信号ＳＲＥＧを第２電流源に帰還させることで調整信号自体をＶＣＭの変化に対応して大きく素早く反応させることができるため、過渡状態から定常状態に復帰するのが非常に早くなる。たとえば、入力信号にノイズが乗った場合でも素早く復帰でき、安定した回路とすることができる。
【００３８】
（変形例１）
次に、本発明の変形例１について説明する。
全差動増幅器の次段に所定のインバーター回路が設けられる場合、図６に示されるように、基準電圧入力端子にはセルフバイアスされたインバーター回路を接続することが好ましい。
これにより、基準電圧がインバーターの反転しきい値電圧と同じになる。
図６において、このように基準電圧としてセルフバイアスされたインバーターを接続することにより、プロセス、温度、電源電圧の変化によって変わるインバーターの反転しきい値に合うようにコモンモード電圧ＶＣＭが調整される。
その結果、次段の回路（インバーター回路）の動作が安定し、結果として、インバーターからの出力でみたジッタが低減される。
【００３９】
なお、本発明は上記実施形態に限定されず、種々変更を加えうることはもちろんである。
上記実施形態においては、増幅部は、二つの入力信号に対して差動増幅した二つの出力信号を出力する全差動増幅器である場合を説明したが、入力あるいは出力は二つずつでなくてもよい。例えば、二つの端子のうち一方が接地されるなどによってシングル入力あるいはシングル出力となっていても本発明を適用できる。
抵抗Ｒ１や抵抗Ｒ２、ｎＭＯＳトランジスタＮ１やｎＭＯＳトランジスタＮ２は別の素子、たとえば、抵抗やダイオードなどに適宜代替可能であることはもちろんである。
調整信号出力部３５０のｐＭＯＳトランジスタＰ９と第１電流源４００のｐＭＯＳトランジスタＰ２とはカレントミラー回路を構成し、調整信号出力部３５０のｐＭＯＳトランジスタＰ９と第２電流源５００のｐＭＯＳトランジスタＰ６とはカレントミラー回路を構成していることによって、第１電流源４００のｐＭＯＳトランジスタＰ２および第２電流源５００のｐＭＯＳトランジスタＰ６に印加する調整信号が安定するところ、さらに、ｐＭＯＳトランジスタＰ９に対するｐＭＯＳトランジスタＰ２やｐＭＯＳトランジスタＰ６の増幅率を適宜変えて、ｐＭＯＳトランジスタＰ９に流れる電流とｐＭＯＳトランジスタＰ２やｐＭＯＳトランジスタＰ６に流れる電流との比を変えるようにしてもよい。
【図面の簡単な説明】
【００４０】
【図１】第１実施形態に係る増幅器としての全差動増幅器の概略構成を示す図。
【図２】全差動増幅器の詳細な回路構成図。
【図３】電源電位ＶＳＳが変化した場合におけるコモンモード電圧ＶＣＭの変化の様子を示す図。
【図４】ノイズを含む入力信号を示す図。
【図５】図４のノイズが入力された場合におけるコモンモード電圧の変化を示す図。
【図６】本発明の変形例を示す図。
【図７】全差動増幅器の外観図。
【図８】従来の全差動増幅器の内部構成を示す図。
【符号の説明】
【００４１】
１０…全差動増幅器、１１…入力端子、１３…出力端子、１５…基準電圧入力端子、２０…信号増幅部、３０…コモンモードフィードバック部、４０…第１電流源、５０…第２電流源、１００…全差動増幅器、２００…信号増幅部、２１１、２１２…入力端子、２２１、２２２…出力端子、２３０…コモンモード電圧出力端子、２４０…差動対、２５０…信号出力部、３００…コモンモードフィードバック部、３１０…コモンモード電圧入力端子、３２０…基準電圧入力端子、３３０…調整信号出力端子、３４０…差動対、３５０…調整信号出力部、４００…第１電流源、５００…第２電流源。
【図１】
2009290844.tif 000003
【図２】
2009290844.tif 000004
【図３】
2009290844.tif 000005
【図４】
2009290844.tif 000006
【図５】
2009290844.tif 000007
【図６】
2009290844.tif 000008
【図７】
2009290844.tif 000009
【図８】
2009290844.tif 000010