(57)【要約】【課題】  垂直信号線の出力レベルがバイアス電流用トランジスタの飽和動作領域を越えて低下した場合でも、白い横スジの発生を回避できるようにした固体撮像装置を提供する。【解決手段】  光電変換手段と増幅手段とリセット手段とを有する画素セル１を行列方向に２次元的に配置した画素部２と、画素部の読み出し行を選択する垂直走査部３と、画素部から列単位で画素信号を出力する垂直信号線Ｖ１〜Ｖ３と、垂直信号線に接続され画素の増幅手段に流れる電流を設定するホールド容量Ｃ41〜Ｃ43を有するサンプルホールド型バイアス部９とを備え、サンプルホールド型バイアス部は、画素の信号電荷を増幅手段から読み出す際に、ホールド容量にホールドされた電圧に対応した電流を発生させるように構成する。【選択図】        図２
2009290628.tif 000002
【特許請求の範囲】
【請求項１】
光電変換手段と前記光電変換手段の信号電荷を増幅して画素信号を出力する増幅手段と前記増幅手段に蓄積された信号電荷をリセットするリセット手段とを含んだ画素を行方向及び列方向に２次元的に配置した画素部と、
前記画素部の読み出し行を選択する垂直走査部と、
前記画素部からの信号を出力する列単位に設けられている垂直信号線と、
前記垂直信号線に接続され前記増幅手段に流れる電流を設定する少なくともホールド手段を含むサンプルホールド型バイアス部とを備え、
前記サンプルホールド型バイアス部は、前記光電変換手段に蓄積された信号電荷を前記増幅手段から読み出す際に、前記ホールド手段に設定された電圧に対応した電流を発生させることを特徴とする固体撮像装置。
【請求項２】
前記サンプルホールド型バイアス部の前記ホールド手段は、容量手段を有していることを特徴とする請求項１に係る固体撮像装置。
【請求項３】
前記サンプルホールド型バイアス部は、第１の基準電圧と、該第１の基準電圧に第１の端子が接続されたサンプル手段と、前記サンプル手段の第２の端子と第１の端子が接続された前記容量手段と、前記容量手段の第１の端子にゲートが接続されソースが第２の基準電圧に接続されドレインがバイアス電流出力端子となるトランジスタとを備え、前記容量手段の第２の端子が前記トランジスタのソース又は前記第２の基準電圧に接続され、前記光電変換手段に蓄積された信号電荷を前記増幅手段からから読み出す際に、前記容量手段の第１と第２の端子間の電位差に応じて、前記トランジスタのドレイン電流が決定されることを特徴とする請求項２に係る固体撮像装置。
【請求項４】
前記サンプルホールド型バイアス部は、第１の基準電圧と、該第１の基準電圧に第１の端子が接続されたサンプル手段と、前記サンプル手段の第２の端子と第１の端子が接続された前記容量手段と、前記容量手段の第１の端子にゲートが接続されソースが抵抗手段を介して第２の基準電圧に接続されドレインがバイアス電流出力端子となるトランジスタとを備え、前記容量手段の第２の端子が前記抵抗手段と前記第２の基準電圧の接続点の近くに接続され、前記光電変換手段に蓄積された信号電荷を前記増幅手段からから読み出す際に、前記容量手段の第１と第２の端子間の電位差に応じて、前記トランジスタのドレイン電流が決定されることを特徴とする請求項２に係る固体撮像装置。
【請求項５】
前記サンプルホールド型バイアス部は、前記サンプル手段による前記第１の基準電圧と前記容量手段を接続するサンプル動作を、読み出し行の変更の都度行うことを特徴とする請求項３又は４に係る固体撮像装置。
【請求項６】
前記サンプルホールド型バイアス部は、前記増幅手段に入力される信号電荷のリセット終了後に、前記サンプル手段による前記第１の基準電圧と前記容量手段を接続するサンプル動作を終えることを特徴とする請求項３〜５のいずれか１項に係る固体撮像装置。
【請求項７】
前記サンプルホールド型バイアス部は、前記サンプル手段による前記第１の基準電圧と前記容量手段を接続するサンプル動作を、複数行の読み出し動作が終了した場合に行うことを特徴とする請求項３又は４に係る固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、固体撮像装置に係わり、特に増幅型ＭＯＳセンサを用いた固体撮像装置に関する。
【背景技術】
【０００２】
近年、固体撮像素子として増幅型ＭＯＳセンサと呼ばれる固体撮像素子が、モバイル機器向けの低消費電力固体撮像装置や高解像度の電子スチルカメラに搭載されている。現在の増幅型ＭＯＳセンサを用いた固体撮像装置では、複数の画素セルを行列状に配列した画素エリアを行単位で選択し、各画素セルに含まれる増幅手段を介して光電荷を電圧信号に変換して読み出す手法が提案されている。このとき、各画素セルの増幅手段は列毎に設けられたバイアス手段によってバイアス電流が供給されるが、多画素化の進展によりバイアス手段が接続されるグランド配線の抵抗成分の影響が無視できなくなっている。例えば、強い光が入射した画素セルでは、画素セルの出力レベルが大幅に低下し、バイアス手段の正常動作範囲を超えるためバイアス電流が流れなくなる。このバイアス手段の電流変動がグランド配線に生じる抵抗成分を介して、同一行にある他の画素セルのバイアス電流を増加させる。このバイアス電流変動により、強い光が入射した画素セルを含む画素行では白い横スジ状の画像となる。
【０００３】
この白い横スジを低減するための各種手法が提案されている。図12は、特開２００１−２３０９７４号公報開示の固体撮像装置の構成を示す回路構成図であり、こうした白い横スジを低減させる固体撮像装置の一例である。この固体撮像装置は、画素セル１（Ｐixel11〜Ｐixel33）が行方向及び列方向に２次元的（ここでは３行３列）に配置された画素部２と、画素部２の読み出し行を選択する垂直走査部３と、画素部２から列単位で画素信号を出力する垂直信号線Ｖ１〜Ｖ３と、垂直信号線Ｖ１〜Ｖ３を介して画素セル１の増幅手段に電流を供給するバイアス電流部４と、垂直信号線Ｖ１〜Ｖ３の電位をクリップさせ、バイアス電流部４が正常動作範囲となるように制限させるクリップ部５とから構成される。
【０００４】
画素セル１は、Ｐixel11を代表として説明すると、光電変換部であるフォトダイオードＰＤ11と、フォトダイオードＰＤ11に蓄積した電荷を電圧に変換するフローティングディフュージョンＦＤ11と、フローティングディフュージョンＦＤ11を画素電源電圧ＶＤＤにリセットするリセットトランジスタＭ211 と、蓄積した電荷信号を増幅する増幅トランジスタＭ311 と、各行を選択するための行選択トランジスタＭ411 とから成る。画素部２は、ここでは画素セル１を３行３列に並べて構成されている。垂直走査部３は、リセットトランジスタＭ211 〜Ｍ233 の動作を制御するリセット制御信号φＲＳ１〜φＲＳ３と、行選択トランジスタＭ411 〜Ｍ433 の動作を制御する行選択制御信号φＳＥＬ１〜φＳＥＬ３とを出力する。
【０００５】
バイアス電流部４は、ドレインが垂直信号線Ｖ１〜Ｖ３に接続され、ゲートが基準電流Ｉref を印加したゲートとドレインを接続したバイアス電流設定用入力トランジスタＭ40のゲートに接続され、ソースがグランドラインに接続されたバイアス電流用トランジスタＭ41〜Ｍ43から構成され、垂直走査部３で選択された選択行の増幅トランジスタにバイアス電流Ｉbiasを供給する。クリップ部５は、ゲートがクリップ電圧入力端子Ｖclipに接続されているクリップ用トランジスタＭ51〜Ｍ53と、ゲートがクリップ制御信号φclipに接続されたクリップ選択トランジスタＭ54〜Ｍ56から構成され、垂直信号線Ｖ１〜Ｖ３の電位がクリップ電圧入力端子Ｖclipに対応する出力レベル未満にならないようにする。
【０００６】
次に、図12に示した固体撮像装置の動作を説明する。ここでは、垂直走査部３により画素部２の上から１行目が選択され、画素Ｐixel11とＰixel31には光が殆ど入射せず、画素Ｐixel21に強い光が入射したとする。ここで、画素Ｐixel11とＰixel31は、ほぼ同じ状態なので、画素Ｐixel11とＰixel21の動作のみを説明する。まず、フォトダイオードＰＤ11とＰＤ21に光が入射されると、フォトダイオードＰＤ11とＰＤ21には光電荷が蓄積される。垂直走査部３により上から１行目が選択されているので、行選択信号φＳＥＬ１＝Ｈとなり、選択トランジスタＭ411 とＭ421 がオンし、増幅トランジスタＭ311 と垂直信号線Ｖ1 及び増幅トランジスタＭ321 と垂直信号線Ｖ２が接続され、１行目の画素信号が読み出される。また、クリップ部５のクリップ制御信号φclip＝Ｈにより、クリップ選択トランジスタＭ54〜Ｍ56もオンし、クリップ用トランジスタＭ51が垂直信号線Ｖ１と、クリップ用トランジスタＭ52が垂直信号線Ｖ２に接続される。
【０００７】
ここで、増幅トランジスタＭ311 とクリップ用トランジスタＭ51及び増幅トランジスタＭ321 とクリップ用トランジスタＭ52は、ソースが共通に接続された差動入力構成となっている。ここで、画素Ｐixel11に光が殆ど入射せず、増幅トランジスタＭ311 のゲート電位であるフローティングディフュージョンＦＤ11の光信号電位Ｖsig(ＦＤ11）が、クリップ用トランジスタＭ51のゲート電位であるクリップ電圧入力端子Ｖclipより高いときは、クリップ用トランジスタＭ51がオフし、垂直信号線Ｖ１にはフローティングディフュージョンＦＤ11の光信号電位Ｖsig(ＦＤ11）に対応した出力レベルが得られる。このとき、垂直信号線Ｖ１はバイアス電流用トランジスタＭ41が飽和領域で動作する出力レベルである。
【０００８】
一方、画素Ｐixel21に強い光が入射し、増幅トランジスタＭ321 のゲート電位であるフローティングディフュージョンＦＤ21の光信号電位Ｖsig(ＦＤ21）が、クリップ用トランジスタＭ52のゲート電位であるクリップ電圧入力端子Ｖclipより低い場合、増幅トランジスタＭ321 がオフし、垂直信号線Ｖ２はクリップ用トランジスタＭ52のゲートに印加されるクリップ電圧入力端子Ｖclipに対応した出力レベルとなり、Ｖclip−ＶＧＳ（Ｍ52）未満には低下しない。ここで、クリップ電圧入力端子Ｖclipを適切な値に設定すれば、バイアス電流用トランジスタＭ42は常に飽和領域で動作し、バイアス電流Ｉbiasが一定となる。
【０００９】
以上のように、画素Ｐixel21に強い光が入射しても、垂直信号線Ｖ２はクリップ電圧入力端子Ｖclipに対応した出力レベル未満にならないため、バイアス電流用トランジスタＭ42の出力電流Ｉbiasの変動を抑えられ、白い横スジが発生しない。
【特許文献１】特開２００１−２３０９７４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、図12に示す従来提案されている固体撮像装置では、垂直信号線Ｖ２の最低出力レベルはバイアス電流用トランジスタＭ42の飽和領域での動作を確保するために 0.3Ｖ程度必要であり、画素信号の最大値まで利用することができなかった。加えて、画素電源電圧ＶＤＤを低減した場合、利用できない画素信号レベルが増え、画素電源電圧ＶＤＤの低電圧化に対して十分な考慮がなされていない。
【００１１】
本発明は、従来の固体撮像装置における上記問題点を解消するためになされたもので、垂直信号線の出力レベルがバイアス電流用トランジスタの飽和動作領域を超えて低下した場合でも、白い横スジの発生を回避できるようにした固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記問題を解決するため請求項１に係る発明は、光電変換手段と光電変換手段の信号電荷を増幅して画素信号を出力する増幅手段と、増幅手段に蓄積された信号電荷をリセットするリセット手段とを含んだ画素を行方向及び列方向に２次元的に配置した画素部と、画素部の読み出し行を選択する垂直走査部と、画素部からの信号を出力する列単位に設けられている垂直信号線と、垂直信号線に接続され増幅手段に流れる電流を設定する少なくともホールド手段を含むサンプルホールド型バイアス部とを備え、前記サンプルホールド型バイアス部は、光電変換手段に蓄積された信号電荷を増幅手段からから読み出す際に、前記ホールド手段に設定された電圧に対応した電流を発生させるようにして固体撮像装置を構成するものである。
【００１３】
請求項２に係る発明は、請求項１に係る固体撮像装置において、前記サンプルホールド型バイアス部の前記ホールド手段は、容量手段を有していることを特徴とするものである。
【００１４】
請求項３に係る発明は、請求項１に係る固体撮像装置において、前記サンプルホールド型バイアス部が、第１の基準電圧と、該第１の基準電圧に第１の端子が接続されたサンプル手段と、前記サンプル手段の第２の端子と第１の端子が接続された前記容量手段と、前記容量手段の第１の端子にゲートが接続されソースが第２の基準電圧に接続されドレインがバイアス電流出力端子となるトランジスタとを備え、前記容量手段の第２の端子が前記トランジスタのソース又は前記第２の基準電圧に接続され、前記光電変換手段に蓄積された信号電荷を前記増幅手段からから読み出す際に、前記容量手段の第１と第２の端子間の電位差に応じて、前記トランジスタのドレイン電流が決定されることを特徴とするものである。
【００１５】
請求項４に係る発明は、請求項２に係る固体撮像装置において、前記サンプルホールド型バイアス部は、第１の基準電圧と、該第１の基準電圧に第１の端子が接続されたサンプル手段と、前記サンプル手段の第２の端子と第１の端子が接続された前記容量手段と、前記容量手段の第１の端子にゲートが接続されソースが抵抗手段を介して第２の基準電圧に接続されドレインがバイアス電流出力端子となるトランジスタとを備え、前記容量手段の第２の端子が抵抗手段と第２の基準電圧の接続点の近くに接続され、前記光電変換手段に蓄積された信号電荷を増幅手段からから読み出す際に、前記容量手段の第１と第２の端子間の電位差に応じて、前記トランジスタのドレイン電流が決定されることを特徴とするものである。
【００１６】
請求項５に係る発明は、請求項３又は４に係る固体撮像装置において、前記サンプルホールド型バイアス部は、前記サンプル手段による前記第１の基準電圧と前記容量手段を接続するサンプル動作を、読み出し行の変更の都度行うことを特徴とするものである。
【００１７】
請求項６に係る発明は、請求項３〜５のいずれか１項に係る固体撮像装置において、前記サンプルホールド型バイアス部は、前記増幅手段に入力される信号電荷のリセット終了後に、前記サンプル手段による前記第１の基準電圧と前記容量手段を接続するサンプル動作を終えることを特徴とするものである。
【００１８】
請求項７に係る発明は、請求項３又は４に係る固体撮像装置において、前記サンプルホールド型バイアス部は、前記サンプル手段による前記第１の基準電圧と前記容量手段を接続するサンプル動作を、複数行の読み出し動作が終了した場合に行うことを特徴とするものである。
【発明の効果】
【００１９】
請求項１及び２に係る発明によれば、画素に強い光が入射することで特定の画素列に接続された垂直信号線が大幅に低下しても、他の画素列が影響を受けることがないので、白い横スジの発生を抑圧できる。請求項３に係る発明によれば、画素に強い光が入射することで特定の画素列に接続された垂直信号線が大幅に低下しても、他の画素列が影響を受けることがないので、白い横スジの発生を抑圧でき、加えて、簡単な回路構成で実現できる。請求項４及び５に係る発明によれば、画素に強い光が入射することで特定の画素列に接続された垂直信号線が大幅に低下しても、他の画素列が影響を受けることがないので、白い横スジの発生を抑圧でき、加えて、多くの回路構成で実現できる。請求項６に係る発明によれば、画素に強い光が入射することで特定の画素列に接続された垂直信号線が大幅に低下しても、他の画素列が影響を受けることがないので、白い横スジの発生を抑圧でき、加えて、増幅手段の入力電位を昇圧することができるので、画素電源電圧の低電圧化を行うことができる。請求項７に係る発明によれば、画素に強い光が入射することで特定の画素列に接続された垂直信号線が大幅に低下しても、他の画素列が影響を受けることがないので、白い横スジの発生を抑圧でき、加えて、複数行に渡って等しいバイアス電流で画素信号を読み出すことができるので、画素信号のバラツキを抑えることができる。
【発明を実施するための最良の形態】
【００２０】
次に、本発明を実施するための最良の形態について説明する。
【実施例】
【００２１】
（実施例１）
まず、本発明に係る増幅型ＭＯＳセンサを用いた固体撮像装置の実施例１について、図面を参照しながら説明する。図１は、実施例１に係る増幅型ＭＯＳセンサを用いた固体撮像装置の概略構成を示すブロック図である。この実施例に係る固体撮像装置は、画素セル１が行方向及び列方向に２次元的に配置した画素部２と、画素部２の読み出し行を選択する垂直走査部３と、画素部２から列単位で画素信号を出力する垂直信号線Ｖ１〜Ｖｎと、垂直信号線Ｖ１〜Ｖｎに接続し画素部２にバイアス電流を供給するサンプルホールド型バイアス部９と、垂直信号線Ｖ１〜Ｖｎに出力された画素信号のノイズを抑圧するノイズ抑圧部６と、ノイズ抑圧部６の読み出し列を選択する水平走査部７と、ノイズ抑圧部６の信号を出力する水平信号線８と、垂直走査部３，サンプルホールド型バイアス部９，ノイズ抑圧部６，及び水平走査部７を制御する制御部12とから構成されている。
【００２２】
図２は、図１のブロック図について、画素部２と垂直走査部３とサンプルホールド型バイアス部９と垂直信号線Ｖ１〜Ｖ３の具体的な構成を示す回路構成図である。図12に示した従来例と同じ構成要素については、同一の符号を付して示している。図２に示す回路構成部分は、画素セル１が行方向及び列方向に３行×３列配置した画素部２と、画素部２の読み出し行を選択する垂直走査部３と、画素部２から列単位で画素信号を出力する垂直信号線Ｖ１〜Ｖ３と、垂直信号線Ｖ１〜Ｖ３に接続し画素部２にバイアス電流を供給するサンプルホールド型バイアス部９とから構成される。
【００２３】
画素セル１と画素部２及び垂直走査部３の構成は、図12に示した従来例と同じ構成なので説明を省略する。サンプルホールド型バイアス部９は、基準電流入力端子Ｉref と、ゲートとドレインを接続した電流設定用入力トランジスタＭ40と、バイアス電流用トランジスタＭ41〜Ｍ43と、バイアス電流用トランジスタＭ41〜Ｍ43のゲート−ソース間に接続されたホールド容量Ｃ41〜Ｃ43と、ホールド容量Ｃ41〜Ｃ43にバイアス設定電圧Ｖbiasを設定するサンプル用トランジスタＭ44〜Ｍ46から構成され、サンプル用トランジスタＭ44〜Ｍ46の動作はバイアス用サンプル制御信号φＣＴＬで行う。
【００２４】
図３は、図２に示すサンプルホールド型バイアス部９を用いた場合の駆動タイミングの概略を示す図である。ここで、垂直走査部３により画素部２の上から１行目の画素行が選択され、画素Ｐixel11とＰixel31には光が殆ど入射せず、画素Ｐixel21のみに強い光が入射した場合の動作説明である。ここで、画素Ｐixel11とＰixel31の状態はほぼ同じなので、画素Ｐixel11とＰixel21の動作について説明する。初めに、画素Ｐixel11とＰixel21のフォトダイオードＰＤ11とＰＤ12に蓄積された光信号出力を得る。まず、バイアス用サンプル制御信号φＣＴＬ＝Ｌとすることでサンプル用トランジスタＭ44とＭ45をオフさせ、ホールド用容量Ｃ41とＣ42にバイアス設定電圧Ｖbiasをホールドする。これにより、バイアス電流用トランジスタＭ41とＭ42のゲート−ソース間に接続されているホールド用容量Ｃ41とＣ42の両端の電圧差に応じたバイアス電流Ｉbiasを発生する。その後、行選択制御信号φＳＥＬ１＝Ｈとすることで行選択トランジスタＭ411 とＭ421 をオンとし、１行目の画素行と垂直信号線Ｖ１とＶ２を接続させる。
【００２５】
光が入射していない画素Ｐixel11のフローティングディフュージョンＦＤ11の光信号電位Ｖsig(ＦＤ11）は、リセットレベルである画素電源電位ＶＤＤとなる。したがって、垂直信号線Ｖ１の光信号電位Ｖsig(Ｖ1 ）は、次式（１）となる。
Ｖsig(Ｖ1 ）＝Ｖsig(ＦＤ11）−ＶＧＳ（Ｍ311)＝ＶＤＤ−ＶＧＳ（Ｍ311)
・・・・・・・・・・（１）
ここで、ＶＧＳ（Ｍ311)は、増幅トランジスタＭ311 にバイアス電流Ｉbiasが流れたときの増幅トランジスタＭ311 のゲート−ソース間電圧とする。
【００２６】
一方、強い光が入射している画素Pixel21 のフローティングディフュージョンＦＤ21の光信号電位Ｖsig(ＦＤ21）は、大幅な電位変化ΔＶが発生し、ほぼグランドレベルまで低下する。そのため、増幅トランジスタＭ321 がオフし、次式（２）で示すように、垂直信号線Ｖ２の光信号電位Ｖsig(Ｖ２）はグランドレベルとなる。
Ｖsig(Ｖ２）＝０  ・・・・・・・・・・・・・・・・（２）
【００２７】
すると、バイアス電流用トランジスタＭ42がオフするため、バイアス電流用トランジスタＭ41のソースが接続されているグランド配線に流れる電流値が変化し、グランド配線に生じる抵抗成分の影響でバイアス電流用トランジスタＭ41のソース電位も変動する。しかしながら、バイアス電流用トランジスタＭ41のバイアス電流Ｉbiasは、ソース−ゲート間に接続されているホールド容量Ｃ41の両端の電位差で決まっているため、ソース電位の変動の影響を受けない。つまり、ホールド容量Ｃ41のゲート側電位は、ソース側電位の変動に応じて変動するためホールド容量Ｃ41のソース側端子とゲート側端子の両端の電圧差は一定値となる。そのため、光が入射していない画素Ｐixel11の垂直信号線Ｖ１の光信号電位Ｖsig(Ｖ１）は、画素Ｐixel21に強い光が入射している場合でも変動しない。このとき、垂直信号線Ｖ１とＶ２の光信号電位Ｖsig(Ｖ１）とＶsig(Ｖ２）は、ノイズ抑圧部６に一旦記憶される。
【００２８】
次に、画素Ｐixel11とＰixel21からフォトダイオードＰＤ11とＰＤ12の蓄積電荷をリセットしたリセット出力を得る。まず、行選択制御信号φＳＥＬ１＝Ｈのままで１行目の画素行と垂直信号線Ｖ１とＶ２を接続させた状態で、リセット信号φＲＳ１＝ＨとすることでリセットトランジスタＭ211 とＭ221 をオンとし、フォトダイオードＰＤ11とＰＤ21に蓄積された電荷をリセットし、併せてフローティングディフュージョンＦＤ11とＦＤ21を画素電源電圧ＶＤＤにリセットする。
【００２９】
その後、リセット信号φＲＳ１＝Ｌに戻すことでリセットトランジスタＭ211 とＭ221 をオフとし、フローティングディフュージョンＦＤ11とＦＤ21をハイインピーダンス状態とする。このとき、光が入射していない画素Ｐixel11及び強い光が入射している画素Ｐixel21ともに、フローティングディフュージョンＦＤ11とＦＤ21のリセット信号電位Ｖres(ＦＤ11）とＶres(ＦＤ21）は、画素電源電位ＶＤＤとなる。したがって、垂直信号線Ｖ１とＶ２のリセット信号電位Ｖres(Ｖ１）とＶres(Ｖ２）は、次式（３），（４）となる。  Ｖres(Ｖ１）＝Ｖres(ＦＤ11）−ＶＧＳ（Ｍ311)＝ＶＤＤ−ＶＧＳ（Ｍ311)
・・・・・・・・・・（３）
Ｖres(Ｖ２）＝Ｖres(ＦＤ21）−ＶＧＳ（Ｍ321)＝ＶＤＤ−ＶＧＳ（Ｍ321)
・・・・・・・・・・（４）
【００３０】
ここで、ＶＧＳ（Ｍ321)は、増幅トランジスタＭ321 にバイアス電流Ｉbiasが流れたときの増幅トランジスタＭ321 のゲート−ソース間電圧とする。これら、垂直信号線Ｖ１とＶ２のリセット信号電位Ｖres(Ｖ１）とＶres(Ｖ２）は、ノイズ抑圧部６にて、光信号電位との間で差分処理が行われ、次式（５），（６）に示すような入射光に応じた差分信号出力Ｖsub(Ｖ１）とＶsub(Ｖ２）が得られる。
Ｖsub(Ｖ１）＝Ｖres(Ｖ１）−Ｖsig(Ｖ１）＝０      ・・・・・・・・・・（５）
Ｖsub(Ｖ２）＝Ｖres(Ｖ２）−Ｖsig(Ｖ２）＝ＶＤＤ−ＶＧＳ（Ｍ321)
・・・・・・・・・・（６）
【００３１】
（５）式から明らかなように、画素Ｐixel21に強い光が入射し垂直信号線Ｖ２がグランドになる場合でも、バイアス電流用トランジスタＭ41のバイアス電流が一定値Ｉbiasであるため、白い横スジの発生を抑圧することができる。その後、行選択制御信号φＳＥＬ１＝Ｌとすることで行選択トランジスタＭ411 とＭ421 をオフとし、１行目の画素行と垂直信号線Ｖ１とＶ２とを切り離す。同時に、バイアス用サンプル制御信号φＣＴＬ＝Ｈとしホールド用容量Ｃ41とＣ42にバイアス設定電圧Ｖbiasを再びサンプルさせる。
【００３２】
このように、本実施例では、強い光が入射した画素列の垂直信号線がグランドレベルとなる場合でも、そのほかの画素列のバイアス電流は変化しないので、白い横スジの発生を抑圧できる。加えて、垂直信号線の出力レベルをグランドレベルまで低下させることができるため、画素電源電圧ＶＤＤの低電圧化にも対応できる。
【００３３】
なお、本実施例は各種の変形が可能である。例えば、サンプルホールド型バイアス部９として、図４に示すカスコード型回路を利用することもできる。図４に示す変形例では、図２に示すサンプルホールド型バイアス部９におけるバイアス電流用トランジスタＭ41〜Ｍ43のドレイン側に、ゲートが基準電圧入力端子Ｖref に接続されたカスコード用トランジスタＭ44〜Ｍ46を接続させ、カスコード用トランジスタＭ44〜Ｍ46を介して垂直信号線Ｖ１〜Ｖ３にバイアス電流Ｉbiasを供給する構成としている。これにより、カスコード用トランジスタＭ44〜Ｍ46のドレイン側からの出力抵抗が大きくなり、バイアス電流Ｉbiasの定電流性が改善している。また、本実施例においては、図５の（Ａ）のタイミングチャートに示すように、サンプルホールド型バイアス部９のバイアス用サンプル制御信号φＣＴＬによるサンプル動作を光信号出力以外の期間で行うこともできる。更に、図５の（Ｂ）のタイミングチャートに示すように、サンプルホールド型バイアス部９のサンプル動作を複数行の読み出しに１回行うこともできる。
【００３４】
（実施例２）
次に、実施例２について説明する。図６は、実施例２に係る増幅型ＭＯＳセンサを用いた固体撮像装置における主要部の構成を示すもので、実施例１に対して、サンプルホールド型バイアス部９に含まれるホールド容量Ｃ41〜Ｃ43の接続点を変更したものである。すなわち、本実施例のサンプルホールド型バイアス部９では、ホールド容量Ｃ41〜Ｃ43の一端をバイアス電流用トランジスタＭ41〜Ｍ43のゲートに接続し、ホールド容量Ｃ41〜Ｃ43の他端をバイアス電流用トランジスタＭ41〜Ｍ43のバイアス電流Ｉbiasを流し込むグランド配線付近に接続している。
【００３５】
本実施例の動作は、実施例１と同様であるので説明を省略するが、同様な効果が得られる。なお、本実施例は、各種の変形が可能である。例えば、サンプルホールド型バイアス部９として、図７に示すように、ソース抵抗を利用したバイアス回路を利用することができる。図７に示すサンプルホールド型バイアス部９では、バイアス電流設定用入力トランジスタＭ40のソース側にソース抵抗Ｒ40を接続し、バイアス電流用トランジスタＭ41〜Ｍ43のソース側にソース抵抗Ｒ41〜Ｒ43を接続している。これにより、バイアス電流用トランジスタＭ41〜Ｍ43のドレインから見た出力抵抗が大きくなり、バイアス電流Ｉbiasの定電流性が改善される。このようなソース抵抗付きバイアス回路でも、同様の効果が得られる。
【００３６】
このように、本実施例では、強い光が入射した画素列の垂直信号線がグランドレベルとなる場合でも、そのほかの画素列のバイアス電流は変化しないので、白い横スジの発生を抑圧できる。加えて、垂直信号線の出力レベルをグランドレベルまで低下させることができるため、画素電源電圧ＶＤＤの低電圧化にも対応できる。更に、より多くのバイアス回路に適用できる。
【００３７】
（実施例３）
次に、実施例３について説明する。図８は、実施例３に係る増幅型ＭＯＳセンサを用いた固体撮像装置の構成を示す回路構成図で、実施例１に対して、画素セルと垂直走査部の構成を変更したものである。図８に示す回路構成図において、図２に示す実施例１と同じ構成要素については、同一の符号を付して示している。この実施例における画素セル10は、光電変換部であるフォトダイオードＰＤ11と、フォトダイオードＰＤ11に蓄積した電荷を電圧に変換するフローティングディフュージョンＦＤ11と、フォトダイオードＰＤ11からフローティングディフュージョンＦＤ11に電荷を転送する転送トランジスタＭ111 と、フローティングディフュージョンＦＤ11をリセットするリセットトランジスタＭ211 と、フローティングディフュージョンＦＤ11の電圧を増幅する増幅トランジスタＭ311 と、各行を選択するための行選択トランジスタＭ411 とから成る。
【００３８】
画素部２は、ここでは画素セル10を３行３列に並べて構成されている。垂直走査部11は、転送トランジスタＭ111 〜Ｍ133 の動作を制御する転送制御信号φＴＸ１〜φＴＸ３と、リセットトランジスタＭ211 〜Ｍ233 の動作を制御するリセット制御信号φＲＳ１〜φＲＳ３と、行選択トランジスタＭ411 〜Ｍ433 の動作を制御する行選択制御信号φＳＥＬ１〜φＳＥＬ３とを出力する。
【００３９】
図９は、サンプルホールド型バイアス部９の動作を説明するための駆動タイミングの概略を示す図である。ここでは、垂直走査部11により画素部２の上から１行目の画素行が選択され、画素Ｐixel11とＰixel31には光が殆ど入射せず、画素Ｐixel21のみに強い光が入射した場合の動作を示している。ここで、画素Ｐixel11とＰixel31の状態はほぼ同じなので、画素Ｐixel11とＰixel21の動作について説明する。
【００４０】
はじめに、画素Ｐixel11とＰixel21からフローティングディフュージョンＦＤ11とＦＤ21をリセットしたリセット出力を得る。まず、バイアス用サンプル制御信号φＣＴＬ＝Ｌとすることでサンプル用トランジスタＭ44とＭ45をオフさせ、ホールド用容量Ｃ41〜Ｃ42にバイアス設定電圧Ｖbiasをホールドする。これにより、バイアス電流用トランジスタＭ41とＭ42のゲート−ソース間に接続されているホールド用容量Ｃ41とＣ42の両端の電圧差に応じたバイアス電流Ｉbiasを発生する。その後、行選択制御信号φＳＥＬ１＝Ｈとすることで行選択トランジスタＭ411 とＭ421 をオンとし、１行目の画素行と垂直信号線Ｖ１とＶ２を接続させる。引き続き、リセット信号φＲＳ１＝ＨとすることでリセットトランジスタＭ211 とＭ221 をオンとし、フローティングディフュージョンＦＤ11とＦＤ21を画素電源電圧ＶＤＤにリセットする。
【００４１】
その後、リセット信号φＲＳ１＝Ｌに戻すことでリセットトランジスタＭ211 とＭ221 をオフとし、フローティングディフュージョンＦＤ11とＦＤ21をハイインピーダンス状態とする。このとき、光が殆ど入射していない画素Ｐixel11及び強い光が入射している画素Ｐixel21ともに、フローティングディフュージョンＦＤ11とＦＤ21のリセット信号電位Ｖres(ＦＤ11）とＶres(ＦＤ21）は、画素電源電位ＶＤＤとなる。したがって、垂直信号線Ｖ１とＶ２のリセット信号電位Ｖres(Ｖ１）とＶres(Ｖ２）は、次式（７），（８）となる。
Ｖres(Ｖ１）＝Ｖres(ＦＤ11）−ＶＧＳ（Ｍ311)＝ＶＤＤ−ＶＧＳ（Ｍ311)
・・・・・・・・・・（７）
Ｖres(Ｖ２）＝Ｖres(ＦＤ21）−ＶＧＳ（Ｍ321)＝ＶＤＤ−ＶＧＳ（Ｍ321)
・・・・・・・・・・（８）
【００４２】
ここで、ＶＧＳ（Ｍ311)は増幅トランジスタＭ311 にバイアス電流Ｉbiasが流れたときの増幅トランジスタＭ311 のゲート−ソース間電圧、ＶＧＳ（Ｍ321)は増幅トランジスタＭ321 にバイアス電流Ｉbiasが流れたときの増幅トランジスタＭ321 のゲート−ソース間電圧とする。このとき、垂直信号線Ｖ１とＶ２のリセット信号電位Ｖres(Ｖ１）とＶres(Ｖ２）は、ノイズ抑圧部６に一旦記憶される。
【００４３】
次に、画素Ｐixel11とＰixel21のフォトダイオードＰＤ11とＰＤ12に蓄積された光信号出力を得る。まず、行選択制御信号φＳＥＬ１＝Ｈを継続し１行目の画素行と垂直信号線Ｖ１とＶ２を接続させた状態で、転送制御信号φＴＸ１＝Ｈとすることで転送トランジスタＭ111 とＭ121 をオンさせ、フォトダイオードＰＤ11とＰＤ12に蓄積された電荷をフローティングディフュージョンＦＤ11とＦＤ21に転送する。その後、転送制御信号φＴＸ１＝Ｌと戻すことで、転送トランジスタＭ111 とＭ121 をオフさせる。このとき、バイアス用サンプル信号φＣＴＬ＝Ｌは継続されているので、バイアス電流用トランジスタＭ41とＭ42はバイアス電流Ｉbiasを発生し続ける。
【００４４】
光が殆ど入射していない画素Ｐixel11のフローティングディフュージョンＦＤ11の光信号電位Ｖsig(ＦＤ11）はリセットレベルである画素電源電位ＶＤＤとなる。したがって、垂直信号線Ｖ１の光信号電位Ｖsig(Ｖ１）は、次式（９）となる。
Ｖsig(Ｖ１）＝Ｖsig(ＦＤ11）−ＶＧＳ（Ｍ311)＝ＶＤＤ−ＶＧＳ（Ｍ311)
・・・・・・・・・・（９）
ここで、ＶＧＳ（Ｍ311)は、増幅トランジスタＭ311 にバイアス電流Ｉbiasが流れたときの増幅トランジスタＭ311 のゲート−ソース間電圧とする。
【００４５】
一方、強い光が入射している画素Ｐixel21のフローティングディフュージョンＦＤ21の光信号電位Ｖsig(ＦＤ21）は、大幅な電位変化ΔＶが発生し、ほぼグランドレベルまで低下する。そのため、増幅トランジスタＭ321 がオフし、次式（10）で示すように、垂直信号線Ｖ２の光信号電位Ｖsig(Ｖ２）はグランドレベルとなる。
Ｖsig(Ｖ２）＝０  ・・・・・・・・・・・・・・・・（10）
【００４６】
これにより、バイアス電流用トランジスタＭ42がオフするため、バイアス電流用トランジスタＭ41のソースが接続されているグランド配線に流れる電流値が変化し、グランド配線に生じる抵抗成分の影響でバイアス電流用トランジスタＭ41のソース電位も変動する。しかしながら、バイアス電流用トランジスタＭ41のバイアス電流Ｉbiasは、ソース−ゲート間に接続されているホールド容量Ｃ41の両端の電位差で決まっているため、ソース電位の変動の影響を受けない。つまり、ホールド容量Ｃ41のゲート側電位は、ソース側電位の変動に応じて変動するため、ホールド容量Ｃ41のソース側端子とゲート側端子の両端の電圧差は一定値となる。
【００４７】
そのため、光が入射していない画素Ｐixel11の垂直信号線Ｖ１の光信号電位Ｖsig(Ｖ１）は、画素Ｐixel21に強い光が入射している場合でも変動しない。これら、垂直信号線Ｖ１とＶ２の光信号電位Ｖsig(Ｖ１）とＶsig(Ｖ２）は、ノイズ抑圧部６にて、リセット電位と差分処理が行われ、次式（11），（12）に示すような入射光に応じた差分信号Ｖsub(Ｖ１）とＶsub(Ｖ２）が得られる。
Ｖsub(Ｖ１）＝Ｖsig(Ｖ１）−Ｖres(Ｖ１）＝０      ・・・・・・・・・・（11）
Ｖsub(Ｖ２）＝Ｖsig(Ｖ２）−Ｖres(Ｖ２）＝−〔ＶＤＤ−ＶＧＳ（Ｍ321)〕
・・・・・・・・・・（12）
【００４８】
(11)式から明らかなように、画素Ｐixel21に強い光が入射し垂直信号線Ｖ２がグランドになる場合でも、バイアス電流用トランジスタＭ41のバイアス電流が一定値Ｉbiasであるため、白い横スジの発生を抑圧することができる。その後、行選択制御信号φＳＥＬ１＝Ｌとすることで行選択トランジスタＭ411 とＭ421 をオフとし、１行目の画素行と垂直信号線Ｖ１とＶ２とを切り離す。同時に、バイアス用サンプル制御信号φＣＴＬ＝Ｈとし、ホールド用容量Ｃ41とＣ42にバイアス設定電圧Ｖbiasを再びサンプルさせる。
【００４９】
このように、本実施例では、強い光が入射した画素列の垂直信号線がグランドレベルとなる場合でも、そのほかの画素列のバイアス電流は変化しないので、白い横スジの発生を抑圧できる。加えて、垂直信号線の出力レベルをグランドレベルまで低下させることができるため、画素電源電圧ＶＤＤの低電圧化にも対応できる。
【００５０】
なお、本実施例は、各種の変形が可能である。例えば、サンプルホールド型バイアス部９として、図４と図６及び図７に示す実施例１の変形例あるいは実施例２で示したものを利用することができる。また、本実施例においては、サンプルホールド型バイアス部９のサンプル動作の終了タイミングは、光信号出力の前であれば図９に示したタイミングから変更してもよい。例えば、図10の（Ａ）のタイミングチャートに示すように、サンプルホールド型バイアス部９のサンプル動作を転送トランジスタの転送動作の開始直前まで継続することもできる。更に、図10の（Ｂ）に示すように、サンプルホールド型バイアス部９のサンプル動作を複数行の読み出しに１回行うこともできる。
【００５１】
（実施例４）
次に、実施例４について説明する。本実施例４に係る増幅型ＭＯＳセンサを用いた固体撮像装置自体の構成は、図８に示した実施例３と同じである。図11は、本実施例に係る固体撮像装置の動作を説明するためのタイミングチャートである。本実施例における動作は、実施例３に対して、バイアス用サンプル制御信号φＣＴＬ＝Ｌのホールド期間のバイアス電流用トランジスタＭ41〜Ｍ43に流れるバイアス電流Ｉbias（φＣＴＬ＝Ｌ）が小さくなるように設定し、更にサンプルホールド型バイアス部９の動作タイミングを変更している。図11は、サンプルホールド型バイアス部９を用いた場合の駆動タイミングの概略を示す図である。ここでは、垂直走査部11により画素部２の上から１行目の画素行が選択され、画素Ｐixel11とＰixel31には殆ど光が入射せず、画素Ｐixel21のみに強い光が入射した場合である。ここで、画素Ｐixel11とＰixel31の状態はほぼ同じなので、画素Ｐixel11とＰixel21の動作について説明する。
【００５２】
はじめに、画素Ｐixel11とＰixel21からフローティングディフュージョンＦＤ11とＦＤ21をリセットしたリセット出力を得る。まず、行選択制御信号φＳＥＬ１＝Ｈとし１行目の画素行と垂直信号線Ｖ１とＶ２を接続させる。ここで、バイアス用サンプル制御信号φＣＴＬ＝Ｈとすることでサンプル用トランジスタＭ44とＭ45をオンさせ、ホールド用容量Ｃ41とＣ42にバイアス設定電圧Ｖbiasをサンプルする。このとき、バイアス電流用トランジスタＭ41とＭ42はバイアス電流Ｉbiasを発生する。この状態で、リセット信号φＲＳ１＝ＨとすることでリセットトランジスタＭ211 とＭ221 をオンとし、フローティングディフュージョンＦＤ11とＦＤ21を画素電源電圧ＶＤＤにリセットする。
【００５３】
その後、リセット信号φＲＳ１＝Ｌに戻すことでリセットトランジスタＭ211 とＭ221 をオフとし、フローティングディフュージョンＦＤ11とＦＤ21をハイインピーダンス状態とする。引き続き、バイアス用サンプル制御信号φＣＴＬ＝Ｌとしサンプル用トランジスタＭ44とＭ45をオフすることで、ホールド用容量Ｃ41とＣ42にバイアス設定電圧Ｖbiasをホールドする。しかしながら、サンプル用トランジスタＭ44とＭ45のゲートに印加されるバイアス用サンプル制御信号φＣＴＬがＨからＬに切り替わるときに発生するフィードスルーにより、ホールド用容量Ｃ41とＣ42のゲート側電位が低下し、バイアス電流変動ΔＩbiasが発生する。バイアス電流用トランジスタＭ41とＭ42で発生するバイアス電流値Ｉbias（φＣＴＬ＝Ｌ）は、次式（13）となる。
Ｉbias（φＣＴＬ＝Ｌ）＝Ｉbias−ΔＩbias    ・・・・・・・・・・・・・（13）
【００５４】
増幅トランジスタＭ311 とＭ321 に流れるバイアス電流がΔＩbias変化すると、増幅トランジスタＭ311 とＭ321 のゲート−ソース間電圧ＶＧＳ（Ｍ311)とＶＧＳ（Ｍ321)が、ΔＶＧＳ（Ｍ311)及びΔＶＧＳ（Ｍ321)減少し、垂直信号線Ｖ１とＶ２がΔＶＧＳ（Ｍ311)とΔＶＧＳ（Ｍ321)分上昇する。このとき、ハイインピーダンス状態のフローティングディフュージョンＦＤ11は増幅トランジスタＭ311 のゲート−ソース間容量ＣＧＳ（Ｍ311)により垂直信号線Ｖ１と容量結合しているため、垂直信号線Ｖ１の上昇分ΔＶＧＳ（Ｍ311)により、フローティングディフュージョンＦＤ11のリセット電位Ｖres(ＦＤ11）は、次式（14），（15）となる。
Ｖres(ＦＤ11）＝ＶＤＤ＋ΔＶＧＳ（Ｍ311)
×｛（ＣＧＳ（Ｍ311)）／（Ｃ（ＦＤ11））｝  ・・・・・（14）
Ｃ（ＦＤ11）＝ＣＧＳ（Ｍ111)＋ＣＪ（Ｍ111)＋ＣＧＳ（Ｍ211)＋ＣＪ（Ｍ211)
＋ＣＧＤ（Ｍ311)＋ＣＧＳ（Ｍ311)  ・・・・・・・・・・・（15）
【００５５】
ここで、Ｃ（ＦＤ11）はフローティングディフュージョンＦＤ11に生じる容量成分の合計で、ＣＧＳ（Ｍ111)は転送トランジスタＭ111 のゲート−ソース間容量、ＣＪ（Ｍ111)は転送トランジスタＭ111 のソース接合容量、ＣＧＳ（Ｍ211)はリセットトランジスタＭ211 のゲート−ソース間容量、ＣＪ（Ｍ211)はリセットトランジスタＭ211 のソース接合容量、ＣＧＤ（Ｍ311)は増幅トランジスタＭ311 のゲート−ドレイン間容量である。  
【００５６】
また、フローティングディフュージョンＦＤ21は増幅トランジスタＭ321 のゲート−ソース間容量ＣＧＳ（Ｍ321)により垂直信号線Ｖ２と容量結合しているので、垂直信号線Ｖ２の上昇分ΔＶＧＳ（Ｍ321)により、フローティングディフュージョンＦＤ21のリセット電位Ｖres(ＦＤ21）は、次式（16），（17）となる。
Ｖres(ＦＤ21）＝ＶＤＤ＋ΔＶＧＳ（Ｍ321)
×｛（ＣＧＳ（Ｍ321)）／（Ｃ（ＦＤ21））｝  ・・・・・（16）
Ｃ（ＦＤ21）＝ＣＧＳ（Ｍ121)＋ＣＪ（Ｍ121)＋ＣＧＳ（Ｍ221)＋ＣＪ（Ｍ221)
＋ＣＧＤ（Ｍ321)＋ＣＧＳ（Ｍ321)    ・・・・・・・・・・（17）
【００５７】
ここで、Ｃ（ＦＤ21）はフローティングディフュージョンＦＤ21に生じる容量成分の合計で、CGS(M121) ＣＧＳ（Ｍ121)は転送トランジスタＭ121 のゲート−ソース間容量、ＣＪ（Ｍ121)は転送トランジスタＭ121 のソース接合容量、、ＣＧＳ（Ｍ221)はリセットトランジスタＭ221 のゲート−ソース間容量、ＣＪ（Ｍ221)はリセットトランジスタＭ221 のソース接合容量、ＣＧＤ（Ｍ321)は増幅トランジスタＭ321 のゲート−ドレイン間容量である。
【００５８】
したがって、光が殆ど入射していない画素Ｐixel11及び強い光が入射している画素Ｐixel21に対応する、垂直信号線Ｖ１とＶ２のリセット信号電位Ｖres(Ｖ１）とＶres(Ｖ２）は、次式（18），（19）となる。
Ｖres(Ｖ１）＝Ｖres(ＦＤ11）−ＶＧＳ（Ｍ311)＋ΔＶＧＳ（Ｍ311)
＝ＶＤＤ−ＶＧＳ（Ｍ311)＋ΔＶＧＳ（Ｍ311)＋ΔＶＧＳ（Ｍ311)
×｛ＣＧＳ（Ｍ311)／Ｃ（ＦＤ11）｝  ・・・・・・・・・・（18）
Ｖres(Ｖ２）＝Ｖres(ＦＤ21）−ＶＧＳ（Ｍ321)＋ΔＶＧＳ（Ｍ321)
＝ＶＤＤ−ＶＧＳ（Ｍ321)＋ΔＶＧＳ（Ｍ321)＋ΔＶＧＳ（Ｍ321)
×｛ＣＧＳ（Ｍ321)／Ｃ（ＦＤ21）｝  ・・・・・・・・・・（19）
【００５９】
ここで、ＶＧＳ（Ｍ311)は増幅トランジスタＭ311 にバイアス電流Ｉbiasが流れたときの増幅トランジスタＭ311 のゲート−ソース間電圧、ＶＧＳ（Ｍ321)は増幅トランジスタＭ321 にバイアス電流Ｉbiasが流れたときの増幅トランジスタＭ321 のゲート−ソース間電圧とする。このとき、垂直信号線Ｖ１とＶ２のリセット信号電位Ｖres(Ｖ１）とＶres(Ｖ２）は、ノイズ抑圧部６に一旦記憶される。
【００６０】
次に、画素Ｐixel11とＰixel21のフォトダイオードＰＤ11とＰＤ12に蓄積された光信号出力を得る。まず、行選択制御信号φＳＥＬ１＝Ｈを継続し１行目の画素行と垂直信号線Ｖ１とＶ２を接続させた状態で、転送制御信号φＴＸ１＝Ｈとすることで転送トランジスタＭ111 とＭ121 をオンさせ、フォトダイオードＰＤ11とＰＤ21に蓄積された電荷をフローティングディフュージョンＦＤ11とＦＤ21に転送する。その後、転送制御信号φＴＸ１＝Ｌと戻すことで、転送トランジスタＭ111 とＭ121 をオフさせる。このとき、バイアス用サンプル信号φＣＴＬ＝Ｌは継続されているので、バイアス電流用トランジスタＭ41とＭ42はバイアス電流Ｉbias（φＣＴＬ＝Ｌ）を発生し続ける。光が殆ど入射していない画素Ｐixel11のフローティングディフュージョンＦＤ11の光信号電位Ｖsig(ＦＤ11）はリセットレベルである(18)式となる。
【００６１】
一方、強い光が入射している画素Ｐixel21のフローティングディフュージョンＦＤ21の光信号電位Ｖsig(ＦＤ21）は、大幅な電位変化ΔＶが発生し、ほぼグランドレベルまで低下する。そのため、増幅トランジスタＭ321 がオフし、次式（20）に示すように、垂直信号線Ｖ２の光信号電位Ｖsig(Ｖ２）はグランドレベルとなる。
Ｖsig(Ｖ２）＝０  ・・・・・・・・・・・・・・・・（20）
【００６２】
これにより、バイアス電流用トランジスタＭ42がオフするため、バイアス電流用トランジスタＭ41のソースが接続されているグランド配線に流れる電流値が変化し、グランド配線に生じる抵抗成分の影響でバイアス電流用トランジスタＭ41のソース電位も変動する。しかしながら、バイアス電流用トランジスタＭ41のバイアス電流Ｉbias（φＣＴＬ＝Ｌ）は、ソース−ゲート間に接続されているホールド容量Ｃ41の両端の電位差で決まっているため、ソース電位の変動の影響を受けない。つまり、ホールド容量Ｃ41のゲート側電位は、ソース側電位の変動に応じて変動するため、ホールド容量Ｃ41のソース側端子とゲート側端子の両端の電圧差は一定値となる。
【００６３】
そのため、光が殆ど入射していない画素Ｐixel11の垂直信号線Ｖ１の光信号電位Ｖsig(Ｖ１）は、画素Ｐixel21に強い光が入射している場合でも変動しない。これら、垂直信号線Ｖ１とＶ２の光信号電位Ｖsig(Ｖ１）とＶsig(Ｖ２）は、ノイズ抑圧部６にて、リセット電位と差分処理が行われ、次式（21），（22）に示すような入射光に応じた差分信号Ｖsub(Ｖ１）とＶsub(Ｖ２）が得られる。
Ｖsub(Ｖ１）＝Ｖsig(Ｖ１）−Ｖres(Ｖ１）＝０      ・・・・・・・・・・（21）
Ｖsub(Ｖ２）＝Ｖsig(Ｖ２）−Ｖres(Ｖ２）
＝−〔ＶＤＤ−ＶＧＳ（Ｍ321)＋ΔＶＧＳ（Ｍ321)＋ΔＶＧＳ（Ｍ321)
×｛ＣＧＳ（Ｍ321)／Ｃ（ＦＤ21）｝〕  ・・・・・・・・・（22）
【００６４】
(21)式から明らかなように、画素Ｐixel21に強い光が入射し垂直信号線Ｖ２がグランドになる場合でも、バイアス電流用トランジスタＭ41のバイアス電流が一定値Ｉbias（φＣＴＬ＝Ｌ）であるため、白い横スジの発生を抑圧することができる。その後、行選択制御信号φＳＥＬ１＝Ｌとすることで行選択トランジスタＭ411 とＭ421 をオフとし、１行目の画素行と垂直信号線Ｖ１及びＶ２とを切り離す。同時に、バイアス用サンプル制御信号φＣＴＬ＝Ｈとしホールド用容量Ｃ41とＣ42にバイアス設定電圧Ｖbiasを再びサンプルさせる。
【００６５】
このように、本実施例では、強い光が入射した画素列の垂直信号線がグランドレベルとなる場合でも、そのほかの画素列のバイアス電流は変化しないので、白い横スジの発生を抑圧できる。加えて、フローティングディフュージョンのリセット電位を上昇させることができるため、画素電源電圧ＶＤＤの一層の低電圧化に対応できる。なお、本実施例は、各種の変形が可能である。例えば、サンプルホールド型バイアス部９として、図４と図６及び図７に示す各種バイアス回路を利用することもできる。
【００６６】
本発明の回路構成及び駆動方式の変更は、請求項の範囲を逸脱しない範囲で広く行うことができる。例えば、単位画素の構成要素及び駆動方法が変わった場合も、垂直走査部やサンプルホールド型バイアス部の回路構成や駆動方法を変更することで対応可能である。
【図面の簡単な説明】
【００６７】
【図１】本発明に係る固体撮像装置の実施例１の概略構成を示すブロック図である。
【図２】図１に示した実施例１における画素部と垂直走査部とサンプルホールド型バイアス部と垂直信号線部分の構成を示す回路構成図である。
【図３】実施例１の動作を説明するための駆動タイミング図である。
【図４】図２に示した実施例１におけるサンプルホールド型バイアス部の変形例を示す回路構成図である。
【図５】実施例１におけるサンプルホールド型バイアス部における他のサンプル動作例を示す駆動タイミング図である。
【図６】実施例２におけるサンプルホールド型バイアス部の構成を示す回路構成図である。
【図７】図６に示した実施例２におけるサンプルホールド型バイアス部の変形例を示す回路構成図である。
【図８】実施例３の構成を示す回路構成図である。
【図９】実施例３の動作を説明するための駆動タイミング図である。
【図１０】実施例３におけるサンプルホールド型バイアス部の他のサンプル動作例を示す駆動タイミング図である。
【図１１】実施例４に係る固体撮像装置の動作を説明するための駆動タイミング図である。
【図１２】従来の固体撮像装置の構成を示す回路構成図である。
【符号の説明】
【００６８】
１，10  画素セル
２  画素部
３，11  垂直走査部
６  ノイズ抑圧部
７  水平走査部
８  水平信号線
９  サンプルホールド型バイアス部
12  制御部
【図１】
2009290628.tif 000003
【図２】
2009290628.tif 000004
【図３】
2009290628.tif 000005
【図４】
2009290628.tif 000006
【図５】
2009290628.tif 000007
【図６】
2009290628.tif 000008
【図７】
2009290628.tif 000009
【図８】
2009290628.tif 000010
【図９】
2009290628.tif 000011
【図１０】
2009290628.tif 000012
【図１１】
2009290628.tif 000013
【図１２】
2009290628.tif 000014