(57)【要約】【課題】補強層のような付加的な構成を設けることなく、ＢＧＡパッドなどをその外周部に加わる熱応力に耐える構造としたセラミックパッケージを提供する。【解決手段】セラミックパッケージ２０は、セラミック基板１０を備え、セラミック基板１０は、半導体素子３を搭載するための素子搭載面と、複数のはんだボール２４を実装するためのボール実装面とを有し、前記ボール実装面は、導体部分が露出したセラミック基板パッド電極１２が配置された第１領域と、ガラスコート膜で覆われた第２領域とを有し、セラミック基板１０は、前記第２領域において、前記ガラスコート膜で覆われているセラミック基板パッド電極周辺配線を備えており、前記ガラスコート膜の厚みが１０μｍ以上であり、セラミック基板パッド電極１２と前記セラミック基板パッド電極周辺配線とは、それぞれ厚みが２０μｍ以上である。【選択図】図１
2009182238.tif 000002
【特許請求の範囲】
【請求項１】
１層以上のセラミック層を含むセラミック基板を備え、
前記セラミック基板は、一方の表面において半導体素子を搭載するための素子搭載面と、
他方の表面において複数のはんだボールを実装するためのボール実装面とを有し、
前記ボール実装面は、前記複数のはんだボールの各々と接続されるために導体部分が露出したセラミック基板パッド電極が配置された第１領域と、ガラスコート膜で覆われた第２領域とを有し、
前記セラミック基板は、前記第２領域において、前記セラミック基板パッド電極と横方向につながっていながら前記ガラスコート膜で覆われているセラミック基板パッド電極周辺配線を備えており、
前記ガラスコート膜の厚みが１０μｍ以上であり、
前記セラミック基板パッド電極と前記セラミック基板パッド電極周辺配線とは、それぞれ厚みが２０μｍ以上である、セラミックパッケージ。
【請求項２】
１層以上のセラミック層を含むセラミック基板を備え、
前記セラミック基板は、一方の表面において半導体素子を搭載するための素子搭載面と、
他方の表面において複数のはんだボールを実装するためのボール実装面とを有し、
前記ボール実装面は、前記複数のはんだボールの各々と接続されるために導体部分が露出したセラミック基板パッド電極が配置された第１領域と、ガラスコート膜で覆われた第２領域とを有し、
前記セラミック基板は、前記第２領域において、前記セラミック基板パッド電極と横方向につながっていながら前記ガラスコート膜で覆われているセラミック基板パッド電極周辺配線を備えており、
前記セラミック基板パッド電極と前記セラミック基板パッド電極周辺配線とは、それぞれ厚みが１０μｍ以上であり、前記セラミック基板パッド電極周辺配線と前記ガラスコート膜とを合わせた厚みが３０μｍ以上である、セラミックパッケージ。
【請求項３】
前記セラミック層は、低温焼成セラミックを主材料とする、請求項１または２に記載のセラミックパッケージ。
【請求項４】
請求項１から３のいずれかに記載のセラミックパッケージを作成するための製造方法であって、
セラミックグリーンシートの表面に導体ペーストのスクリーン印刷を行なって導体パターンを形成する工程と、
前記導体パターンの上にさらに重ねて導体ペーストのスクリーン印刷を行なって前記導体パターンの厚みを増す工程と、
前記導体パターンの外周近傍部および前記導体パターンのない領域を露出させるようにスクリーン印刷マスクを被せてスキージを用いることによってガラスペーストを印刷する工程と、
プレスすることによって表面を平坦にする工程とを含む、セラミックパッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミックパッケージおよびその製造方法に関するものである。より詳しくは、パッケージ下層におけるはんだボール実装面の機械的強度、特にセラミック基板に設けられているパッド電極（「ＢＧＡパッド」ともいう。）の機械的強度を向上させることで信頼性を向上させた半導体装置用のセラミックパッケージに関する。
【０００２】
この発明は、半導体素子を収納する、または半導体素子と抵抗、コンデンサなどの受動回路素子とを収納するセラミックパッケージおよびその製造方法に関するものである。
【背景技術】
【０００３】
従来、ＢＧＡ（Ball Grid Array）構造のセラミックパッケージを、ＢＧＡパッドに接合されたはんだボールを用いて回路基板に実装する場合がある。そのようなセラミックパッケージを回路基板に実装した状態においては、ＢＧＡパッドの外周部に集中する熱応力が原因で、その周囲のセラミック基材にクラックが発生する場合があった。このクラック発生を防止するため、ＢＧＡパッド外周部を覆う補強層を形成する技術が提案されている。そのような技術は、たとえば特開平１０−３４０９７１号公報（特許文献１）、特開２００４−１４６１６号公報（特許文献２）に示されている。
【特許文献１】特開平１０−３４０９７１号公報
【特許文献２】特開２００４−１４６１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１、特許文献２に示された技術はいずれもＢＧＡパッドの周囲を機械的に補強することで、ＢＧＡパッドの外周部に加わる熱応力に耐える構造を設け、これによってクラック発生を防止しようとするものである。
【０００５】
しかしながら、特許文献１の技術を用いた場合、通常のモジュール製造工程に加えて、付加的にはんだボールの外周部を樹脂で覆う補強層を形成する工程が必要であるために、製造工程数が増大してしまうという問題があった。
【０００６】
特許文献２の技術を用いた場合、通常のモジュール製造工程に加えて、付加的にＢＧＡパッド外周部を覆う補強層を形成する工程が必要であるとともに、その補強層にはんだボールとＢＧＡパッドとの接合のための開口部を形成しなくてはならず、製造工程数が増大してしまうという問題があった。
【０００７】
本発明は、これらの問題を解消するためになされたもので、特許文献１，２にある補強層のような付加的な構成を設けることなく、従来の製造工程をほぼそのままに、ＢＧＡパッドおよびＢＧＡパッド周辺配線を、ＢＧＡパッドの外周部に加わる熱応力に耐える構造としたセラミックパッケージを提供するとともに、その構造を少ない製造工程数で得ることを可能とするセラミックパッケージの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明に基づくセラミックパッケージは、１層以上のセラミック層を含むセラミック基板を備え、前記セラミック基板は、一方の表面において半導体素子を搭載するための素子搭載面と、他方の表面において複数のはんだボールを実装するためのボール実装面とを有し、前記ボール実装面は、前記複数のはんだボールの各々と接続されるために導体部分が露出したセラミック基板パッド電極が配置された第１領域と、ガラスコート膜で覆われた第２領域とを有し、前記セラミック基板は、前記第２領域において、前記セラミック基板パッド電極と横方向につながっていながら前記ガラスコート膜で覆われているセラミック基板パッド電極周辺配線を備えており、前記ガラスコート膜の厚みが１０μｍ以上であり、前記セラミック基板パッド電極と前記セラミック基板パッド電極周辺配線とは、それぞれ厚みが２０μｍ以上である。
【発明の効果】
【０００９】
本発明によれば、導体層の厚みが十分であって、導体層を十分な厚みのガラスコート膜で補強する形となるので、導体層に熱応力が集中することを防止でき、ＢＧＡパッドおよびＢＧＡパッド周辺配線を、ＢＧＡパッドの外周部に加わる熱応力に耐える構造とすることができる。しかもこの構造は、少ない製造工程数で得ることができる。
【発明を実施するための最良の形態】
【００１０】
本発明によるセラミックパッケージは、セラミック材を導電配線材とともに積層・焼成して多層化したセラミック基板を含むＢＧＡ構造のセラミックパッケージである。本発明は、このようなセラミックパッケージを、有機高分子材料を主成分とする回路基板上にはんだボールを介して表面実装する場合において、セラミックパッケージに、次に述べるような対策を講じることによって、上述したような課題を解決しようとするものである。
【００１１】
環境温度の変化による回路基板（セラミックパッケージを実装する基板）の熱変形によってセラミックパッケージのＢＧＡパッド端部に熱応力が集中するという課題を解決するには、熱応力が発生した場合であっても、ＢＧＡパッド端部（ＢＧＡパッドの外周部に相当）に応力が集中しにくい構造にすればよい。熱応力が発生すると、ＢＧＡパッド端部には、ＢＧＡパッドを引き剥がそうとする力が発生する。この力の発生を押さえ込めば、セラミック材にクラックが生じることを抑制できる。
【００１２】
そのためには、このような構造のセラミックパッケージをＦＲ−４などの樹脂製の回路基板上にＢＧＡ実装する場合などにおいて、セラミックパッケージのＢＧＡパッドに十分に高い強度の構造をもたせることによって、温度変化によって発生した熱応力がパッド電極を引き剥がすように作用しても、ＢＧＡパッドの周囲に位置するセラミック基材がこの引き剥がそうとする力に耐え得る構造を実現すればよい。
【００１３】
なお、ここまでの説明ではセラミックパッケージの実装面に設けられたパッド電極のことを「ＢＧＡパッド」または単に「パッド電極」と呼んできたが、他の部分に設けられているパッド電極と区別するために、以下「セラミック基板パッド電極」ともいう。
【００１４】
セラミック基板パッド電極のパッド端部に熱応力を集中させないためには、具体的には、以下に述べるような端子構造とすることが有効である。
【００１５】
まず、はんだボールが直接搭載されるセラミック基板パッド電極自体の強度を向上させる。このためにセラミック基板パッド電極の厚さを大きくすればよい。厚さを増すことによりセラミック基板パッド電極の機械的強度が増す。
【００１６】
セラミック基板パッド電極の近傍の機械的強度を増すためには、熱応力が集中しやすいセラミック基板パッド電極周辺部において、前述したセラミック基板パッド電極の厚さ増加に加えてそのセラミック基板パッド電極に連なる導体部材の上をガラスコートで被うことで補強する。すなわちセラミック基板パッド電極を周囲から補強することでさらなる強度向上を図る。
【００１７】
しかしながらこのような構造は基本的に通常のセラミックパッケージにおいても実施されている。そこで、発明者らはさらに以下に述べるような実験を重ね、これらの構成厚さを最適化することによって次のような結論を得た。
【００１８】
本発明では、基本的に、セラミック基板パッド電極を含む最外層配線の導体厚は、通常よりも厚く積層し、２０μｍ以上の厚さとなるように構成する（詳細については後述する）。これは通常の内層配線の厚さに比べて２倍以上の厚さである。この構造を「厚膜導体パッド構造」と呼ぶものとする。
【００１９】
また、最外層配線とガラスコートとを一体構造とみなし、セラミック基板パッド電極を補強する効果を得るため、当該部分の厚さ（最外層配線厚＋ガラスコート厚）は３０μｍ以上となるように構成した。詳細については後述する。
【００２０】
すなわち、本発明に基づくセラミックパッケージは、最外層配線の厚膜導体厚さとガラスコート厚さとの組み合わせを工夫し、セラミック基板パッド電極の露出部および外周部が、通常用いられるセラミック基板の導体層や配線層の厚さよりも十分に厚くなるように設けることで、セラミック基板パッド電極の露出部および外周部の機械的強度を増し、セラミック基板パッド電極近傍に位置するセラミック基材内でのクラック発生を抑制することを可能としたものである。
【００２１】
このような厚膜導体パッド構造とすることにより、セラミックパッケージが環境温度の変化などを受けることによって熱応力が発生する条件が整った場合であっても、セラミック基板パッド電極（ＢＧＡパッド）の外周部に加わる応力は小さく保たれる。
【００２２】
このような構造は、通常のセラミック製造工程で使用される材料である導体ペーストとガラスコート用ペースト、それを形成するための通常のプロセスを適用して実現することができる。この発明のさらなる詳細について、以下に説明する。
【００２３】
（実施の形態１）
（構成）
図１〜図６を参照して、本発明に基づく実施の形態１におけるセラミックパッケージについて説明する。
【００２４】
ＢＧＡ構造のセラミックパッケージ２０をＦＲ−４などの樹脂製の回路基板３０に実装した状態の断面図を図１に示す。図１に示すように、セラミックパッケージ２０においては、セラミック基板１０の表面に半導体素子３などが実装されている。半導体素子３などの実装部品を覆うキャップ４がセラミック基板１０に取り付けられている。セラミック基板１０の裏面側には、はんだボール２４を取り付けるためのセラミック基板パッド電極１２が配列して設けられている。セラミック基板パッド電極１２ははんだボール２４を介して回路基板３０側に設けられた回路基板パッド電極３１とはんだ接合されている。このはんだ接合によって、セラミックパッケージ２０と回路基板３０との間の電気的接続がなされている。
【００２５】
セラミックパッケージ２０のセラミック基板パッド電極１２や配線部分の導体厚さは通常、最外層、内層配線を問わず１０〜１５μｍ程度の厚さである。しかし、本発明を適用した場合、セラミック基板パッド電極１２など最外層配線の導体厚さは上述の理由により内層配線よりも厚さを増す場合がある。
【００２６】
次に、セラミックパッケージ２０の部分拡大断面図を図２に示す。図２は、図１におけるセラミック基板パッド電極１２のうちの２つとその近傍を上下反転して拡大したものである。したがって、図２における上面は、図１におけるセラミック基板１０の下面である。図２にははんだボール２４は表示していない。
【００２７】
図１では説明の便宜のためにセラミック基板パッド電極１２がセラミック基板１０の下面から突出して表示されている。これに対して図２では、セラミック基板パッド電極１２はセラミック基板１０の下面に沈み込んでおり、ほぼ突出していないように表示されている。実際のところは、焼成直後のセラミック基板パッド電極１２は図２に示すようにセラミック基板１０の下面に沈み込んでおり、ほぼ突出していない。しかし焼成後にセラミック基板パッド電極１２には約５μｍの厚さのニッケルめっきに加えて、約０．５μｍの厚さの金めっきが施されるため、合計約６μｍのメッキ層が形成され、わずかな突出が形成されることになる。このめっき層は、セラミック基板パッド電極１２の酸化を防止する目的、はんだボールを取り付けやすくするためにはんだの濡れ性を向上させる目的、はんだ付けの際にセラミック基板パッド電極１２を構成する金属がはんだ中に溶け出すことを防止する目的などで用いられる。なお、ニッケルめっき層、金めっき層については図示していない。
【００２８】
図２に示したものの上面図を図３に示す。図３におけるＩＩ−ＩＩ線についての矢視断面図が図２である。
【００２９】
図２に示すように、セラミック基板１０は、セラミック基材１１と、はんだ接合のためにセラミック基材１１の表面に設けられるセラミック基板パッド電極（「ＢＧＡパッド」ともいう。）１２と、内層配線１５とをつなぐ柱状の導体配線であるビアホール１６と、さらにセラミック基板パッド電極１２の外周部表面を覆うとともにセラミック基板パッド電極１２の周囲に位置し、セラミック基材１１の表面を被覆するガラスコート１８を備えている。
【００３０】
セラミック基板パッド電極１２は、はんだボール２４を取り付けるための電極であり、ガラスコート１８は、本来は、はんだボールを取り付ける工程であるリフロー実装の際に、溶融したはんだが互いに接続（ブリッジ）しないように分離する役割、あるいはセラミックパッケージが湿潤な環境下に置かれた場合に発生することが知られているマイグレーション現象から導体間のショートを防ぐ目的で設けられる。以上の目的からすると、ガラスコート１８となるガラスの層は厚く構成する必要は無いので、通常、ガラスコート１８は１０〜１５μｍ程度の厚さで形成される。これよりもガラスコートを薄くすると、印刷のかすれ、ムラなどが発生するため生産性が悪くなってしまう。
【００３１】
しかし既に述べたように、本発明では上述した理由によりガラスコートの厚みについても通常の場合よりも厚さを増す場合がある。
【００３２】
セラミック基板パッド電極１２の外周部の構造は、セラミックパッケージ２０の回路構成により若干異なる。すなわち、電源やＧＮＤ（接地）領域のように互いに隣接するセラミック基板パッド電極１２同士が電気的につながっている場合（図２参照）と信号パッドのように互いに隣接するセラミック基板パッド電極１２同士が電気的に独立している場合（図４参照）とがある。図４に示したものの平面図を図５に示す。図５におけるＩＶ−ＩＶ線についての矢視断面図が図４である。セラミック基板パッド電極１２の外縁部分である沈み込み部１２ａはガラスコート１８に覆われている。
【００３３】
次に、図６に、焼成後のセラミック基板パッド電極１２の拡大断面図を示す。この図に示すように、はんだボールが搭載されるべきセラミック基板パッド電極１２の導体厚さをＴｐで、ガラスコート１８のガラス厚さをＴｇで、ガラスコート１８に覆われた部分（セラミック基材中に沈み込んだ部分）の最外層配線１３の導体厚さをＴ１で、それぞれ表記する。ガラスコート１８に覆われて最外層配線１３が沈み込んだ部分では、ガラスコート１８と最外層配線１３とが重なりあって最も厚くなっている部分における厚さがＴ１＋Ｔｇである。通常の工程で作られたセラミック基板の場合ＴｐとＴ１とはほぼ同じ値である。なお内装配線１５の厚さはＴ２である。
【００３４】
上述したような、パッド構造を持つセラミックパッケージ２０について、最適なＴｐ、Ｔｇを決定するために、次のような実験を行なった。
【００３５】
（予備実験）
信頼性の高いセラミック基板パッド電極を実現するに際して、まずその前提として、導体厚さＴｐ、焼成後のガラス厚さＴｇの各値を、焼成後の時点で所望の値にできるようにしておかなければならない。そのために、次のような予備実験を行なって、使用する印刷マスクの厚さと、その印刷マスクを使用して印刷して焼成した後に得られる導体厚さＴｐおよびガラス厚さＴｇとの関係を求めた。セラミック基板１０の構成材料にはＬＴＣＣ（Low Temperature Co-fired Ceramic：低温焼成セラミック）を使用した。なお、この実験で示す導体ペースト、ガラスコート用ペーストに関する各厚さはいずれも、重ねて印刷することなく１回だけ印刷することによって得た値である。
【００３６】
サンプル１：マスク厚が３１μｍの印刷マスクを使用して導体とガラスペーストを印刷し、焼成後断層カットを行って層厚を測定した。焼成後の導体厚さとガラス厚さは同じで、Ｔｐ＝Ｔｇ＝１０μｍであった。
【００３７】
サンプル２：  同様にマスク厚が３７μｍの印刷マスクを使用したもの。焼成後のＴｐ＝Ｔｇ＝１２．５μｍであった。
【００３８】
サンプル３：  同様にマスク厚が４０μｍの印刷マスクを使用したもの。焼成後のＴｐ＝Ｔｇ＝１５μｍであった。
【００３９】
サンプル４：  同様にマスク厚が４３μｍの印刷マスクを使用したもの。焼成後のＴｐ＝Ｔｇ＝１７．５μｍであった。
【００４０】
サンプル５：  同様にマスク厚が４６μｍの印刷マスクを使用したもの。焼成後のＴｐ＝Ｔｇ＝２０μｍであった。
【００４１】
サンプル６：  同様にマスク厚が４９μｍの印刷マスクを使用したもの。焼成後のＴｐ＝Ｔｇ＝２２．５μｍであった。
【００４２】
サンプル７：  同様にマスク厚が５２μｍの印刷マスクを使用したもの。焼成後のＴｐ＝Ｔｇ＝２５μｍであった。
【００４３】
以上の実験結果を表１に示す。表１においては、印刷マスク厚さと、印刷後のペースト厚、焼成後の導体厚さおよびガラス厚さの関係を表示している。
【００４４】
【表１】
2009182238.tif 000003
【００４５】
なお、上述したように、導体厚さＴｐ（ガラスコートが無い部分の導体厚さ）とＴ１（ガラスコードに覆われている部分の導体厚さ）の差は無く、ほぼ同一であったため、表１にはＴ１の数値は掲げていない。
【００４６】
以後に述べる実験では導体厚さやガラス厚さを組み合わせて、信頼性を確認する実験を行なった。以後の実験において、サンプルを作製するために適用した印刷マスク厚さは、ここで説明した予備実験で得られた知見に基づいて選定したものである。
【００４７】
（実験１）
以下、実験１について説明する。実験１として、信頼性の高いセラミック基板パッド電極を実現するに際して、Ｔｐ（＝Ｔ１）およびＴｇにおいてどれぐらいの厚さが必要かを求める実験を行なった。この実験に用いたサンプルは次のようなものである。
【００４８】
セラミック基板１０の構成材料には上述のＬＴＣＣを使用した。セラミック基板１０の外形は１８ｍｍ×１８ｍｍの正方形とした。セラミック基板パッド電極１２の材料はパラジウム入りの銀とし、焼成後に５μｍ厚さのニッケルめっきと、０．１μｍ厚さの金めっきを施した。このニッケルめっき層、金めっき層については図示していない。これらのめっきは、焼成後の図２、図４に示した構造を得たよりさらに後の工程において行なった。
【００４９】
セラミック基板パッド電極１２の形状は、その平坦部分で測って直径６５０μｍとなる円形である。セラミック基板パッド電極１２の厚さ（Ｔｐ）、ガラスコート１８の厚さ（Ｔｇ）は上述した予備実験で得られた情報を参考に、印刷マスクの厚さを組み合わせることで１０μｍ〜２５μｍの間で２．５μｍ間隔で実現することができた。
【００５０】
サンプルＡ：  焼成後のセラミック基板パッド電極厚さＴｐ＝１０μｍであるもの。
サンプルＨ：  焼成後のセラミック基板パッド電極厚さＴｐ＝１２．５μｍであるもの。
【００５１】
サンプルＩ：  焼成後のセラミック基板パッド電極厚さＴｐ＝１５μｍであるもの。
サンプルＪ：  焼成後のセラミック基板パッド電極厚さＴｐ＝１７．５μｍであるもの。
【００５２】
サンプルＫ：  焼成後のセラミック基板パッド電極厚さＴｐ＝２０μｍであるもの。
サンプルＬ：  焼成後のセラミック基板パッド電極厚さＴｐ＝２２．５μｍであるもの。
【００５３】
サンプルＭ：  焼成後のセラミック基板パッド電極厚さＴｐ＝２５μｍであるもの。
なお、本実験ではサンプルＡ，Ｈ〜Ｍの焼成後のガラスコート厚さＴｇはすべて１０μｍとした。これは通常使用されるガラスコートの厚さが１０〜１５μｍであることを考慮し、その範囲のうち最低値である１０μｍを選択したものである。これより小さな値としなかったのは、この値がプロセスとして対応可能な下限値であり、上述したようにこれよりもガラス厚さを薄くすると、印刷のかすれ、ムラなどが発生するため生産性が悪くなってしまうためである。また、ガラスコートをこれより薄くすると、強度面や信頼性面からも推奨できない領域となってしまうからである。
【００５４】
サンプルＡ，Ｈ〜Ｍは、各５個ずつ製作し、各々をそれぞれ７０ｍｍ×７０ｍｍの外形を有する厚さ１．６ｍｍのＦＲ−４製の樹脂回路基板に表面リフロー実装した。すなわち、図１に示したように各サンプルのセラミック基板をはんだボールを介して回路基板に実装した。この実装に用いたはんだボールは直径０．７６ｍｍである。
【００５５】
上述のサンプルＡ，Ｈ〜Ｍを用い、次に述べる信頼性評価試験を実施し、接続信頼性を確認した。すなわち、−３０℃／＋８５℃（気相、各３０分保持）の温度サイクルを５００サイクル与えた後、サンプルをエポキシ樹脂に埋め込み、断層カットを実施して、セラミック基板パッド電極１２近傍のクラックを、金属顕微鏡を用いて観察した。
【００５６】
その結果、以下のことが明らかになった。
サンプルＡ、サンプルＨにおいては、５個の試料全てにクラックが観察された（クラック発生率５／５）。
【００５７】
サンプルＩは、５個の試料のうち、２個にクラックが観察された（クラック発生率２／５）。
【００５８】
サンプルＪは、５個の試料のうち、３個にクラックが観察された（クラック発生率３／５）。
【００５９】
サンプルＫ、サンプルＬ、サンプルＭにおいては、クラックの発生はゼロであり、高い接合性が保たれていることが判明した。
【００６０】
以上の実験結果を温度サイクル試験結果一覧として表２に示す。
【００６１】
【表２】
2009182238.tif 000004
【００６２】
この実験から、セラミック基板パッド電極１２の導体厚さ（焼成後導体厚さ）Ｔｐが薄いもの（Ａ，Ｈ，Ｉ，Ｊ）ではクラックが発生する確率が高いことが確認された。具体的数値でいうと、Ｔｐが２０μｍに満たないサンプルにクラックが生じることが明らかになった。
【００６３】
さらに表２を詳細に分析すると、実験１と同様、焼成後のセラミック基板パッド電極１２の厚さＴｐとガラスコート１８の厚さＴｇとを組み合わせた厚さＴｐ＋Ｔｇが３０μｍを超えるサンプルにおいては、クラックが生じていないことがわかる。
【００６４】
（実験２）
次に、実験２について説明する。用いたサンプルは次のようなものである。ここで各サンプルの構成のうち、明示的に説明した事項以外の事項に関しては、原則として実験１で説明したものと同じである。
【００６５】
サンプルＡ：  焼成後のガラスコート厚さＴｇ＝１０μｍであるもの。
サンプルＢ：  焼成後のガラスコート厚さＴｇ＝１２．５μｍであるもの。
サンプルＣ：  焼成後のガラスコート厚さＴｇ＝１５μｍであるもの。
サンプルＤ：  焼成後のガラスコート厚さＴｇ＝１７．５μｍであるもの。
サンプルＥ：  焼成後のガラスコート厚さＴｇ＝２０μｍであるもの。
サンプルＦ：  焼成後のガラスコート厚さＴｇ＝２２．５μｍであるもの。
サンプルＧ：  焼成後のガラスコート厚さＴｇ＝２５μｍであるもの。
【００６６】
なお、本実験ではサンプルＡ〜Ｇの焼成後のセラミック基板パッド電極の厚さＴｐはすべて１０μｍとした。これは通常使用されるセラミック基板パッド電極の厚さが１０〜１５μｍであることを考慮し、その範囲のうち最低値である１０μｍを選択したものである。これより小さな値としなかったのは、この値がプロセスとして対応可能な下限値であり、上述したようにこれよりもセラミック基板パッド電極を薄くすると、印刷のかすれ、ムラなどが発生するため生産性が悪くなってしまうためである。また、セラミック基板パッド電極をこれより薄くすると、強度面や信頼性面からも推奨できない領域となってしまうからである。
【００６７】
サンプルＡ〜Ｇは、各５個ずつ製作し、各々をそれぞれ７０ｍｍ×７０ｍｍの外形を有する厚さ１．６ｍｍのＦＲ−４製樹脂回路基板に表面リフロー実装した。すなわち、図１に示したように各サンプルのセラミック基板をはんだボールを介して回路基板に実装した。この実装に用いたはんだボールの寸法は直径０．７６ｍｍである。
【００６８】
上述のサンプルＡ〜Ｇを用い、次に述べる信頼性評価試験を実施し、接続信頼性を確認した。すなわち、−３０℃／＋８５℃（気相、各３０分保持）の温度サイクルを５００サイクル与えた後、サンプルをエポキシ樹脂に埋め込み、断層カットを実施して、セラミック基板パッド電極１２近傍のクラックを、金属顕微鏡を用いて観察した。
【００６９】
その結果、以下のことが明らかになった。
サンプルＡ、サンプルＢにおいては、５個の試料全てにクラックが観察された（クラック発生率５／５）。
【００７０】
サンプルＣは、５個の試料のうち、３個にクラックが観察された（クラック発生率３／５）。
【００７１】
サンプルＤは、５個の試料のうち、１個にクラックが観察された（クラック発生率１／５）。
【００７２】
サンプルＥ、サンプルＦ、サンプルＧにおいては、クラックの発生はゼロであり、高い接合性が保たれていることが判明した。
【００７３】
以上の実験結果を温度サイクル試験結果一覧として表３に示す。
【００７４】
【表３】
2009182238.tif 000005
【００７５】
この実験から、焼成後のガラスコート１８の厚さＴｇが薄いもの、厚さで２０μｍに満たないサンプルではクラックの発生する確率が高いことが確認された。
【００７６】
注目すべきはサンプルＥ，Ｆ，Ｇである。実験１では、このようにセラミック基板パッド電極１２の導体厚さ（焼成後導体厚さ）Ｔｐが２０μｍに満たないサンプルはクラックの発生が確認されたが、実験２では、Ｔｐが２０μｍに満たないサンプルであるにも関わらず、クラックが生じていない。すなわち、サンプルＥ，Ｆ，ＧはいずれもＴｐが１０μｍしかないにもかかわらず、クラックが生じていない。
【００７７】
このことから、クラックの発生は、セラミック基板パッド電極１２の導体厚さ（焼成後導体厚さ）Ｔｐのみで決定されるのではなく、ガラスコート１８の厚さ（Ｔｇ）の影響も受けているといえる。つまり、セラミック基板パッド電極１２周辺の強度向上にはガラスコートの厚さに依存する補強の程度が重要であるということがわかる。
【００７８】
さらに表３を詳細に分析すると、実験１と同様、焼成後のセラミック基板パッド電極１２の厚さＴｐとガラスコート１８の厚さＴｇとを組み合わせた厚さＴｐ＋Ｔｇが３０μｍを超えるサンプルにおいては、クラックが生じていないことがわかる。
【００７９】
（実験３）
次に、実験３について説明する。用いたサンプルは次のようなものである。ここでは実験１，２にはない組合せで実験を行った。ここで各サンプルの構成のうち、明示的に説明した事項以外の事項に関しては、原則として実験１で説明したものと同じである。
【００８０】
サンプルＯ：  焼成後のセラミック基板パッド電極厚さＴｐ＝１２．５μｍであるもの。
焼成後のガラスコート厚さＴｇ＝１２．５μｍであるもの。
【００８１】
サンプルＰ：  焼成後のセラミック基板パッド電極厚さＴｐ＝１２．５μｍであるもの。
焼成後のガラスコート厚さＴｇ＝１５μｍであるもの。
【００８２】
サンプルＱ：  焼成後のセラミック基板パッド電極厚さＴｐ＝１２．５μｍであるもの。
焼成後のガラスコート厚さＴｇ＝１７．５μｍであるもの。
【００８３】
サンプルＲ：  焼成後のセラミック基板パッド電極厚さＴｐ＝１５μｍであるもの。
焼成後のガラスコート厚さＴｇ＝１７．５μｍであるもの。  
【００８４】
サンプルＳ：  焼成後のセラミック基板パッド電極厚さＴｐ＝１５μｍであるもの。
焼成後のガラスコート厚さＴｇ＝２０μｍであるもの。
【００８５】
サンプルＴ：  焼成後のセラミック基板パッド電極厚さＴｐ＝２０μｍであるもの。
焼成後のガラスコート厚さＴｇ＝２０μｍであるもの。  
【００８６】
サンプルＵ：  焼成後のセラミック基板パッド電極厚さＴｐ＝２５μｍであるもの。
焼成後のガラスコート厚さＴｇ＝２０μｍであるもの。
【００８７】
サンプルＯ〜Ｕは、各５個ずつ製作し、各々をそれぞれ７０ｍｍ×７０ｍｍの外形を有する厚さ１．６ｍｍのＦＲ−４製の樹脂回路基板に表面リフロー実装した。すなわち、図１に示したように各サンプルのセラミック基板をはんだボールを介して回路基板に実装した。この実装に用いたはんだボールの寸法は直径０．７６ｍｍである。
【００８８】
上述のサンプルＯ〜Ｕを用い、次に述べる信頼性評価試験を実施し、接続信頼性を確認した。すなわち、−３０℃／＋８５℃（気相、各３０分保持）の温度サイクルを５００サイクル与えた後、サンプルをエポキシ樹脂に埋め込み、断層カットを実施して、セラミック基板パッド電極１２近傍のクラックを、金属顕微鏡を用いて観察した。
【００８９】
その結果、以下のことが明らかになった。
サンプルＯにおいては、５個の試料のうち２個にクラックが観察された（クラック発生率２／５）。
【００９０】
サンプルＰは、５個の試料のうち、２個にクラックが観察された（クラック発生率２／５）。
【００９１】
サンプルＱ、サンプルＲ、サンプルＳ、サンプルＴ、サンプルＵにおいては、クラックの発生はゼロであり、高い接合性が保たれていることが判明した。
【００９２】
以上の実験結果を温度サイクル試験結果一覧として表４に示す。
【００９３】
【表４】
2009182238.tif 000006
【００９４】
この実験から、焼成後のセラミック基板パッド電極１２の導体厚さＴｐとガラスコート１８の厚さＴｇとを組み合わせた厚さＴｐ＋Ｔｇが薄いもの（サンプルＯ，Ｐ）ではクラックが発生する確率が高いことが確認された。
【００９５】
本実験（実験３）からも、実験１，２からも読み取れることとして、焼成後のセラミック基板パッド電極１２の導体厚さＴｐとガラスコート１８の厚さＴｇとを組み合わせた厚さＴｐ＋Ｔｇが３０μｍを超えるサンプルにおいては、クラックが生じていないという事実がある。
【００９６】
このことから、信頼性の高いパッド構造を得るためにはＴｐ＋Ｔｇの値を出来るだけ大きくすればよいという考え方も導き出せるが、むやみにＴｐ＋Ｔｇの値を増すことは材料の使用量が増えてしまうので得策ではない。しかも、表４に示したように３０μｍを超えるＴｐ＋Ｔｇの値を得るためには、印刷マスク２１の組合せを特殊なものにしなければならない。その場合、通常使用されるセラミック基板パッド電極またはガラスコートの厚さである仕上がり１０〜１５μｍに対応した印刷マスクではない特別な組合せとせざるを得ないので、印刷マスクの製造コストを考えると得策ではない。したがって、実験１，２で実施した組合せの範囲内で実施するのがコストメリットが大きいといえる。
【００９７】
上述した実験から、セラミックパッケージ２０を回路基板３０に実装する場合については、ガラスコート１８の厚さＴｇが生産性を損なわない範囲での最も薄い値である１０μｍであるとした場合、セラミック基板パッド電極１２の厚さＴｐは２０μｍ以上必要であることがわかった。
【００９８】
したがって、第１の条件としては、セラミックパッケージは、１層以上のセラミック層を含むセラミック基板を備え、前記セラミック基板は、一方の表面において半導体素子を搭載するための素子搭載面と、他方の表面において複数のはんだボールを実装するためのボール実装面とを有し、前記ボール実装面は、前記複数のはんだボールの各々と接続されるために導体部分が露出したセラミック基板パッド電極が配置された第１領域と、ガラスコート膜で覆われた第２領域とを有し、前記セラミック基板は、前記第２領域において、前記セラミック基板パッド電極と横方向につながっていながら前記ガラスコート膜で覆われているセラミック基板パッド電極周辺配線を備えており、前記ガラスコート膜の厚みが１０μｍ以上であり、前記セラミック基板パッド電極と前記セラミック基板パッド電極周辺配線とは、それぞれ厚みが２０μｍ以上であることが好ましい。
【００９９】
さらに、ガラスコート１８の厚さＴｇの調整が可能である場合には、セラミック基板パッド電極１２の厚さＴｐは必ずしも２０μｍ以上であることを必要とせず、ＴｐやＴ１が生産性を損なわない範囲での最も薄い値である１０μｍであるように設計した場合であっても、ガラスコート１８との重畳部において、両者の厚さを加算した数値、すなわちＴｐ＋ＴｇまたはＴ１＋Ｔｇ（ただし、ここでＴｐ＝Ｔ１）が３０μｍ以上あれば、セラミック基板パッド電極１２周辺に集中する熱応力の緩和には有効であることがわかった。
【０１００】
したがって、第２の条件としては、セラミックパッケージは、１層以上のセラミック層を含むセラミック基板を備え、前記セラミック基板は、一方の表面において半導体素子を搭載するための素子搭載面と、他方の表面において複数のはんだボールを実装するためのボール実装面とを有し、前記ボール実装面は、前記複数のはんだボールの各々と接続されるために導体部分が露出したセラミック基板パッド電極が配置された第１領域と、ガラスコート膜で覆われた第２領域とを有し、前記セラミック基板は、前記第２領域において、前記セラミック基板パッド電極と横方向につながっていながら前記ガラスコート膜で覆われているセラミック基板パッド電極周辺配線を備えており、前記セラミック基板パッド電極と前記セラミック基板パッド電極周辺配線とは、それぞれ厚みが１０μｍ以上であり、前記セラミック基板パッド電極周辺配線と前記ガラスコート膜とを合わせた厚みが３０μｍ以上であることが好ましい。
【０１０１】
（作用・効果）
上述した印刷マスク厚さを組み合わせることにより、所望の膜厚が得られるようコントロールした製造を行なうことで、熱応力に耐える最適構造を実現したセラミックパッケージを提供することが可能となる。
【０１０２】
上述した第１，第２の条件のうちのいずれかの条件が満たされているセラミックパッケージであれば、導体層の厚みが十分であって、導体層を十分な厚みのガラスコート膜で補強する形となるので、導体層に熱応力が集中することを防止でき、ＢＧＡパッドおよびＢＧＡパッド周辺配線を、ＢＧＡパッドの外周部に加わる熱応力に耐える構造とすることができる。しかもこれらの構造は、後述するように少ない製造工程数で得ることができる。
【０１０３】
なお、発明者らは、セラミック基板１０の厚みとしては、０．７〜４ｍｍの範囲のもので本実施の形態における各種実験を行ない、セラミック基板１０の厚みに関わらず上述の第１，第２の条件が好ましいことを確認した。セラミック基板１０の外形寸法としては、７ｍｍ×７ｍｍの正方形から２４ｍｍ×２４ｍｍの正方形までで実験を繰り返し、セラミック基板１０の外形寸法に関わらずやはり上述の第１，第２の条件が好ましいことを確認した。セラミック基板１０が正方形でない長方形である場合も、大体、この範囲内のサイズであれば同様であることを確認した。
【０１０４】
本実施の形態におけるセラミック基板パッド電極１２の形状は、実験１で述べたように直径６５０μｍとしたが、発明者らは、この寸法以外に、直径３５０〜６５０μｍまでの範囲においても同様に上述の第１，第２の条件が好ましいことを確認した。
【０１０５】
はんだボールの直径は０．４〜０．７６μｍ、はんだボールのピッチは０．６５〜１．２７ｍｍの範囲内の任意の値であっても同様に上述の第１，第２の条件が好ましいことを確認した。
【０１０６】
信頼性評価試験の温度範囲は、−３０〜＋８５℃および−４０〜＋１０５℃において、試して同様に上述の第１，第２の条件が好ましいことを確認した。
【０１０７】
なお、上述の第１，第２の条件において、セラミック層が低温焼成セラミック（ＬＴＣＣ）を主材料としたセラミック層である場合には、本発明の効果がより発揮できる。なぜなら、一般にＬＴＣＣは、ＢＧＡパッド外周部にかかる熱応力のように、局所的に集中する熱応力に対しては耐性が弱く、他のセラミックたとえば高温焼成セラミック（ＨＴＣＣ）などに比べてＢＧＡパッドの外周部に発生するクラックがより生じやすい傾向があるからである。したがって、セラミック層がＬＴＣＣである場合には、本発明による改善の効果が顕著に現れる。
【０１０８】
（実施の形態２）
（構成）
図７〜図１３を参照して、本発明に基づく実施の形態２におけるセラミックパッケージの製造方法について説明する。
【０１０９】
本実施の形態におけるセラミックパッケージの製造方法は、実施の形態１で説明したセラミックパッケージを作製するための製造方法であって、セラミックグリーンシートの表面に導体ペーストのスクリーン印刷を行なって導体パターンを形成する工程と、前記導体パターンの上にさらに重ねて導体ペーストのスクリーン印刷を行なって前記導体パターンの厚みを増す工程と、前記導体パターンの外周近傍部および前記導体パターンのない領域を露出させるようにスクリーン印刷マスクを被せてスキージを用いることによってガラスペーストを印刷する工程と、プレスすることによって表面を平坦にする工程とを含む。
【０１１０】
実施の形態１において図２に示した端子構造を、ここでは「厚膜導体パッド構造」と呼ぶものとする。本実施の形態におけるセラミックパッケージの製造方法は、厚膜導体パッド構造を備えるセラミックパッケージの製造方法である。実施の形態１では、所望の厚膜導体パッド構造を備えるセラミックパッケージを作製するために特別な厚さの印刷マスクを用いたが、そのような印刷マスクを用いなくても、本実施の形態におけるセラミックパッケージの製造方法によれば、従来一般的に行なわれている製造方法に何ら変更を加えることなく、厚膜導体パッド構造を備えるセラミックパッケージを得ることができる。
【０１１１】
本実施の形態におけるセラミックパッケージの製造方法について、以下に詳しく説明する。まず、図７に示すように、ＬＴＣＣの元となるグリーンシート１１ｒが内層導体ペースト層１５ｒを介して複数積層される。これらは焼成前の柔軟な状態のものである。グリーンシート１１ｒはのちにセラミック基材１１となるべきものである。内層導体ペースト層１５ｒは予めグリーンシート１１ｒに対して導体ペーストを、後述する最外層導体ペースト層１３ｒ１と同じように印刷することによって形成されたものである。内層導体ペースト層１５ｒの印刷後に内層導体ペースト層１５ｒを覆うようにグリーンシート１１ｒが重ねられている。積層した後でビアホールとなるべき部分には厚み方向に貫通孔があけられ、その内部に導体ペーストが充填されることによって、ビアホール導体ペースト部１６ｒが形成される。最上層のグリーンシート１１ｒの上面にスクリーン印刷を行なう。すなわち、最上層のグリーンシート１１ｒの上面にスクリーン印刷マスク２１を載せ、導体ペースト１９を供給し、スキージ４０で擦過する。こうすることによって、スクリーン印刷マスク２１の開口部に導体ペースト１９が入り込んで、最外層導体ペースト層１３ｒ１が形成される。スクリーン印刷マスク２１の開口部は、単なる開口部ではなく細いワイヤによって編まれた網状になっている。スキージ４０による擦過が終わった後にスクリーン印刷マスク２１を取り去ることによって図８に示す構造が得られる。この段階では、この積層体の全体がまだ焼成前の柔軟な状態である。
【０１１２】
図９に示すように、スクリーン印刷マスク２１を図７の工程で印刷のために配置していた位置と同じ位置に位置合わせして重ねる。このとき、スクリーン印刷マスク２１の開口部には、図７の工程で印刷された最外層導体ペースト層１３ｒ１が露出している。このような形で再びスキージ４０を用いて２層目の最外層導体ペースト層１３ｒ２を印刷する。２層目の最外層導体ペースト層１３ｒ２は、１層目の最外層導体ペースト層１３ｒ１に積み重ねて印刷される。最外層導体ペースト層１３ｒ２の印刷が終了し、スクリーン印刷マスク２１を取り外すと、図１０に示す構造となる。最外層導体ペースト層１３ｒ１，１３ｒ２は、焼成後には２層が一体となってセラミック基板パッド電極（ＢＧＡパッド）１２と最外層配線１３になる予定のものである。最外層導体ペースト層１３ｒ１，１３ｒ２は両者合わさって最外層導体ペースト層１３ｒとなる。
【０１１３】
このように最外層導体ペースト層１３ｒ１，１３ｒ２を重ねて印刷することによって、セラミック基板パッド電極１２および最外層配線１３の厚みを増すことができる。このようにして厚みを増すことがセラミック基板パッド電極１２および最外層配線１３の強度向上に寄与する。
【０１１４】
次に、図１１に示すように、最外層導体ペースト層１３ｒの上側に別のスクリーン印刷マスク２１ｚを重ねる。スクリーン印刷マスク２１ｚはガラスコートの印刷のためのものであり、スクリーン印刷マスク２１と比較すれば、開口部の位置が異なる。図１１に示すようにスクリーン印刷マスク２１ｚの開口部には、最外層導体ペースト層１３ｒの外周部が露出した状態となる。このようなスクリーン印刷マスク２１ｚを用い、最上層のグリーンシート１１ｒの上面に、最外層導体ペースト層１３ｒの外周部に重なる形で、ガラスペースト２２を、スキージ４０を用いて印刷する。
【０１１５】
スクリーン印刷マスク２１ｚを取り去ると、図１２に示すように、ガラスペースト層１８ｒが得られる。ガラスペースト層１８ｒはのちにガラスコート１８となる予定のものである。
【０１１６】
次に、図１３に示すように、この積層体の全体を、プレス装置を用いて加圧することによって成型する。この工程で積層体の表面は平坦になり、ガラスペースト層１８ｒのパターンは、グリーンシート１１ｒ側に押圧されて沈み込んだ状態となる。最外層導体ペースト層１３ｒは、内層導体ペースト層１５ｒの２倍の厚さのまま保持される。
【０１１７】
その後、約８００℃の温度環境下で、図１３に示した積層体を焼成する。こうすることで、図２または図４に示したような厚膜導体パッド構造を備えるセラミック基板１０を得ることができる。
【０１１８】
焼成することによって、最外層導体ペースト層１３ｒの一部がセラミック基板パッド電極１２となるので、セラミック基板パッド電極１２の厚さＴｐは、内層配線１５の厚さＴ２の２倍となる。すなわち、Ｔｐ＝２×Ｔ２となる。
【０１１９】
また、通常、セラミック基板パッド電極１２の厚さＴｐと最外層配線１３の厚さＴ１はほぼ同じ値となる。なぜなら、いずれもスクリーン印刷を２回重ねて形成された最外層導体ペースト層１３ｒが焼成によって変化して形成されたものだからである。最外層導体ペースト層１３ｒのうち表面に露出する部分がセラミック基板パッド電極１２となり、ガラスコート１８に覆われて沈み込んだ部分が最外層配線１３となる。
【０１２０】
（作用・効果）
本実施の形態における製造方法によれば、実施の形態１で説明したセラミックパッケージを容易に得ることができる。
【０１２１】
なお、図１では、ＢＧＡ接合のためのはんだボール２４を含めてセラミックパッケージ２０として説明している。このはんだボール２４は、セラミック基板１０と回路基板３０との接合の前に、セラミックパッケージに取り付けられる。具体的には、セラミック基板パッド電極（ＢＧＡパッド）に粘着性の高いペースト状のフラックスを印刷供給し、市販のはんだボール（たとえば直径７６０μｍのはんだボール）をマウンタによってＢＧＡパッドに対して搭載して、リフロー処理をすることによって得られるものである。セラミック基板１０と回路基板３０との接合は、回路基板３０の表面にはんだクリームをパターニングし、リフロー処理をすることによって得られる。
【０１２２】
以上の実施の形態１，２の結果より、図２、図４に示した端子構造、すなわち厚膜導体パッド構造を得るためには、
１．ガラスコート厚が通常の製造工程上無理のない厚さである１０μｍである場合、セラミック基板パッド電極１２の厚さが２０μｍ以上となるような構造とすること、
２．何らかの理由によりセラミック基板パッド電極１２の厚さが２０μｍ以上を確保できない場合は、セラミック基板パッド電極１２の導体厚さが１０μｍ以上あり、かつセラミック基板パッド電極１２の厚さとガラスコート１８の厚さを加えた値が３０μｍ以上となるような構造とすること、
のいずれか１つの条件を満たせばよいことを確認した。
【０１２３】
このように、セラミック基板パッド電極１２の厚さが２０μｍを超える構造を適用すること、あるいはセラミック基板パッド電極１２の厚さとガラスコート１８の厚さを加えた値が３０μｍ以上となるような構造とすることにより、セラミック基板パッド電極１２外周部に集中する熱応力を緩和することができ、セラミック基板パッド電極１２と、セラミック基材１１との密着性を強固にすることができ、信頼性に優れた多層セラミックパッケージ２０を提供することができる。
【０１２４】
また、その製造方法において、実施の形態２で示したような２度印刷法を用いることで、工程数を大幅に増大させることなく、セラミック基板パッド電極１２の厚さが２０μｍ以上となるような構造を形成することが可能となり、低コストで、信頼性の高いモジュール構造を実現することができる。
【０１２５】
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
【図面の簡単な説明】
【０１２６】
【図１】本発明に基づく実施の形態１におけるセラミックパッケージを回路基板に実装した状態の断面図である。
【図２】図１の部分拡大図であり、図３におけるＩＩ−ＩＩ線に関する矢視断面図である。
【図３】図２に示した端子構造の上面図である。
【図４】互いに隣接するセラミック基板パッド電極同士が電気的に独立している構造の部分拡大断面図である。
【図５】図４に示した端子構造の平面図である。
【図６】本発明に基づく実施の形態１におけるセラミックパッケージの焼成後のセラミック基板パッド電極近傍の部分拡大断面図である。
【図７】本発明に基づく実施の形態２におけるセラミックパッケージの製造方法の第１の工程の説明図である。
【図８】本発明に基づく実施の形態２におけるセラミックパッケージの製造方法の第２の工程の説明図である。
【図９】本発明に基づく実施の形態２におけるセラミックパッケージの製造方法の第３の工程の説明図である。
【図１０】本発明に基づく実施の形態２におけるセラミックパッケージの製造方法の第４の工程の説明図である。
【図１１】本発明に基づく実施の形態２におけるセラミックパッケージの製造方法の第５の工程の説明図である。
【図１２】本発明に基づく実施の形態２におけるセラミックパッケージの製造方法の第６の工程の説明図である。
【図１３】本発明に基づく実施の形態２におけるセラミックパッケージの製造方法の第７の工程の説明図である。
【符号の説明】
【０１２７】
３  半導体素子、４  キャップ、１０  セラミック基板、１１  セラミック基材、１１ｒ  グリーンシート、１２  セラミック基板パッド電極（ＢＧＡパッド）、１２ａ  沈み込み部、１２ｒ  導体ペースト、１３  最外層配線、１３ｒ，１３ｒ１，１３ｒ２  最外層導体ペースト層、１５  内層配線、１５ｒ  内層導体ペースト層、１６  ビアホール、１６ｒ  ビアホール導体ペースト部、１８  ガラスコート、１８ｒ  ガラスペースト層、１９  導体ペースト、２０  セラミックパッケージ、２１，２１ｚ  スクリーン印刷マスク、２２  ガラスペースト、２４  はんだボール、３０  回路基板、３１  回路基板パッド電極、４０  スキージ。
【図１】
2009182238.tif 000007
【図２】
2009182238.tif 000008
【図３】
2009182238.tif 000009
【図４】
2009182238.tif 000010
【図５】
2009182238.tif 000011
【図６】
2009182238.tif 000012
【図７】
2009182238.tif 000013
【図８】
2009182238.tif 000014
【図９】
2009182238.tif 000015
【図１０】
2009182238.tif 000016
【図１１】
2009182238.tif 000017
【図１２】
2009182238.tif 000018
【図１３】
2009182238.tif 000019