(57)【要約】【課題】半導体装置及び該半導体装置の製造方法を提供する。【解決手段】基板領域と、基板領域上に位置するアクティブ領域と、アクティブ領域上に位置するゲートパターンと、アクティブ領域の両側エッジに沿ってそれぞれ形成される第１不純物ドーピング領域及び第２不純物ドーピング領域を具備する半導体装置である。該第１不純物ドーピング領域及び第２不純物ドーピング領域は、水平長が垂直長より短く、ゲートパターンとオーバーラップされないように、アクティブ領域の両側エッジに沿って狭く形成されている。【選択図】図１Ａ
2009224784.tif 000002
【特許請求の範囲】
【請求項１】
基板領域と、
前記基板領域上に位置するアクティブ領域と、
前記アクティブ領域上に位置するゲートパターンと、
前記アクティブ領域の両側エッジに沿ってそれぞれ形成され、前記ゲートパターンとオーバーラップされないように形成される第１不純物ドーピング領域及び第２不純物ドーピング領域とを具備することを特徴とする半導体装置。
【請求項２】
前記第１不純物ドーピング領域及び第２不純物ドーピング領域は、
水平長が垂直長より短いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１不純物ドーピング領域及び第２不純物ドーピング領域は、
垂直方向に沿って下へ行くほど、水平長が長くなることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第１不純物ドーピング領域及び第２不純物ドーピング領域は、
垂直方向に沿って不純物濃度が均一であることを特徴とする請求項１ないし３のいずれか一項に記載の半導体装置。
【請求項５】
前記第１不純物ドーピング領域及び第２不純物ドーピング領域は、
垂直方向に沿って、最大不純物濃度と最小不純物濃度との比率が１０：１以下であることを特徴とする請求項１ないし４のいずれか一項に記載の半導体装置。
【請求項６】
前記第１不純物ドーピング領域と第２不純物ドーピング領域との間の間隔は、
２．０Ｆ以上であることを特徴とする請求項１ないし５のいずれか一項に記載の半導体装置。
【請求項７】
前記半導体装置は、
シングルゲート構造、ダブルゲート構造、トリプルゲート構造、またはリセスゲート構造を有することを特徴とする請求項１ないし６のいずれか一項に記載の半導体装置。
【請求項８】
前記基板領域と、前記アクティブ領域、並びに前記第１不純物ドーピング領域と第２不純物ドーピング領域との間に形成された絶縁領域と、
前記ゲートパターン周囲を取り囲むＩＬＤ（Ｉｎｔｅｒ  Ｌａｙｅｒ  Ｄｉｅｌｅｃｔｒｉｃ）膜とをさらに具備することを特徴とする請求項１ないし７のいずれか一項に記載の半導体装置。
【請求項９】
基板領域と、
前記基板領域上に位置するアクティブ領域と、
前記アクティブ領域の両側エッジに沿ってそれぞれ形成される第１不純物ドーピング領域及び第２不純物ドーピング領域とを具備し、
前記第１不純物ドーピング領域及び第２不純物ドーピング領域は、
前記アクティブ領域の両側エッジに沿って狭く形成され、水平長が垂直長より短いことを特徴とする半導体装置。
【請求項１０】
前記基板領域、前記アクティブ領域、並びに前記第１不純物ドーピング領域と第２不純物ドーピング領域との間に形成された絶縁領域と、
前記アクティブ領域上に位置するゲートパターンと、
前記ゲートパターン周囲を取り囲むＩＬＤ（Ｉｎｔｅｒ  Ｌａｙｅｒ  Ｄｉｅｌｅｃｔｒｉｃ）膜を有することを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記第１不純物ドーピング領域及び第２不純物ドーピング領域は、前記ゲートパターンとオーバーラップされないことを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
シングルゲート構造、ダブルゲート構造、トリプルゲート構造、またはリセスゲート構造を有することを特徴とする請求項９ないし１１のいずれか一項に記載の半導体装置。
【請求項１３】
前記第１不純物ドーピング領域及び第２不純物ドーピング領域は、
垂直方向に沿って下へ行くほど、水平長が長くなることを特徴とする請求項９ないし１２のいずれか一項に記載の半導体装置。
【請求項１４】
基板領域と、
前記基板領域上に所定の距離ほど離隔されて位置する複数個のアクティブ領域と、
前記アクティブ領域の両側エッジに沿ってそれぞれ形成される複数個の第１不純物ドーピング領域及び第２不純物ドーピング領域とを具備し、
前記複数個の第１不純物ドーピング領域及び第２不純物ドーピング領域は、
前記複数個のアクティブ領域の両側エッジに沿って狭く形成され、水平長が垂直長より短いことを特徴とする半導体装置。
【請求項１５】
前記複数個のアクティブ領域上に位置し、前記複数個のアクティブ領域の水平長より短い水平長を有する複数個のゲートパターンをさらに具備することを特徴とする請求項１４に記載の半導体装置。
【請求項１６】
前記基板領域と、前記複数個のアクティブ領域、並びに前記複数個の第１不純物ドーピング領域と第２不純物ドーピング領域との間に形成された絶縁領域と、
前記複数個のゲートパターン周囲を取り囲む複数個のＩＬＤ（Ｉｎｔｅｒ  Ｌａｙｅｒ  Ｄｉｅｌｅｃｔｒｉｃ）膜とをさらに具備することを特徴とする請求項１５に記載の半導体装置。
【請求項１７】
前記複数個の第１不純物ドーピング領域及び第２不純物ドーピング領域は、前記複数個のゲートパターンとオーバーラップされないことを特徴とする請求項１５または１６に記載の半導体装置。
【請求項１８】
前記半導体装置は、
シングルゲート構造、ダブルゲート構造、トリプルゲート構造、またはリセスゲート構造を有することを特徴とする請求項１４ないし１７のいずれか一項に記載の半導体装置。
【請求項１９】
前記複数個の第１不純物ドーピング領域及び第２不純物ドーピング領域は、
垂直方向に沿って下へ行くほど、水平長が長くなることを特徴とする請求項１４ないし１８のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施例は、半導体装置及び該半導体装置の製造方法に係り、例えば、アクティブ領域の両側エッジに沿って形成される不純物ドーピング領域を具備する半導体装置及び該半導体装置の製造方法に関する。
【背景技術】
【０００２】
最近、キャパシタを有さずに１つのトランジスタのみで具現される１−Ｔ  ＤＲＡＭが利用されている。１−Ｔ  ＤＲＡＭは、単純な製造工程によって製作されうるだけではなく、向上されたセンシングマージンを有する。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明の実施例がなそうとする技術的課題は、アクティブ領域の両側エッジに沿って形成され、水平長が垂直長より短い不純物ドーピング領域を具備する半導体装置及び該半導体装置の製造方法を提供するところにある。
【課題を解決するための手段】
【０００４】
前記のような目的を達成するために、基板領域と、前記基板領域上に位置するアクティブ領域と、前記アクティブ領域上に位置するゲートパターンと、前記アクティブ領域の両側エッジに沿ってそれぞれ形成され、前記ゲートパターンとオーバーラップされないように形成される第１不純物ドーピング領域及び第２不純物ドーピング領域とを具備することを特徴とする半導体装置が提供される。
【０００５】
望ましくは、前記第１不純物ドーピング領域及び第２不純物ドーピング領域は、水平長が垂直長より短いことを特徴とする半導体装置が提供される。
【０００６】
望ましくは、前記第１不純物ドーピング領域及び第２不純物ドーピング領域は、垂直方向に沿って下へ行くほど、水平長が長くなることを特徴とする半導体装置が提供される。
【０００７】
望ましくは、前記第１不純物ドーピング領域及び第２不純物ドーピング領域は、垂直方向に沿って不純物濃度が均一であることを特徴とする半導体装置が提供される。
【０００８】
望ましくは、垂直方向に沿って、最大不純物濃度と最小不純物濃度との比率が１０：１以下であることを特徴とする半導体装置が提供される。
【０００９】
望ましくは、前記第１不純物ドーピング領域と第２不純物ドーピング領域との間の間隔は、２．０Ｆ以上であることを特徴とする半導体装置が提供される。
【００１０】
望ましくは、前記半導体装置は、シングルゲート構造、ダブルゲート構造、トリプルゲート構造、またはリセスゲート構造を有することを特徴とする半導体装置が提供される。
【００１１】
望ましくは、前記基板領域と、前記アクティブ領域、並びに前記第１不純物ドーピング領域と第２不純物ドーピング領域との間に形成された絶縁領域と、前記ゲートパターン周囲を取り囲むＩＬＤ（Ｉｎｔｅｒ  Ｌａｙｅｒ  Ｄｉｅｌｅｃｔｒｉｃ）膜とをさらに具備することを特徴とする半導体装置が提供される。
【００１２】
前記のような目的を達成するために、基板領域と、前記基板領域上に位置するアクティブ領域と、前記アクティブ領域の両側エッジに沿ってそれぞれ形成される第１不純物ドーピング領域及び第２不純物ドーピング領域とを具備し、前記第１不純物ドーピング領域及び第２不純物ドーピング領域は、前記アクティブ領域の両側エッジに沿って狭く形成され、水平長が垂直長より短いことを特徴とする半導体装置が提供される。
【００１３】
望ましくは、前記基板領域と、前記アクティブ領域、並びに前記第１不純物ドーピング領域と第２不純物ドーピング領域との間に形成された絶縁領域と、前記アクティブ領域上に位置するゲートパターンと、前記ゲートパターン周囲を取り囲むＩＬＤ（Ｉｎｔｅｒ  Ｌａｙｅｒ  Ｄｉｅｌｅｃｔｒｉｃ）膜とを有することを特徴とする半導体装置が提供される。
【００１４】
望ましくは、前記第１不純物ドーピング領域及び第２不純物ドーピング領域は、前記ゲートパターンとオーバーラップされないことを特徴とする半導体装置が提供される。
【００１５】
望ましくは前記半導体装置は、シングルゲート構造、ダブルゲート構造、トリプルゲート構造、またはリセスゲート構造を有することを特徴とする半導体装置が提供される。
【００１６】
望ましくは、前記第１不純物ドーピング領域及び第２不純物ドーピング領域は、垂直方向に沿って下へ行くほど、水平長が長くなることを特徴とする半導体装置が提供される。
【００１７】
前記のような目的を達成するために、基板領域と、前記基板領域上に所定の距離ほど離隔されて位置する複数個のアクティブ領域と、前記アクティブ領域の両側エッジに沿ってそれぞれ形成される複数個の第１不純物ドーピング領域及び第２不純物ドーピング領域とを具備し、前記複数個の第１不純物ドーピング領域及び第２不純物ドーピング領域は、前記複数個のアクティブ領域の両側エッジに沿って狭く形成され、水平長が垂直長より短いことを特徴とする半導体装置が提供される。
【００１８】
望ましくは、前記複数個のアクティブ領域上に位置し、前記複数個のアクティブ領域の水平長より短い水平長を有する複数個のゲートパターンをさらに具備することを特徴とする半導体装置が提供される。
【００１９】
望ましくは、前記基板領域と、前記複数個のアクティブ領域、並びに前記複数個の第１不純物ドーピング領域と第２不純物ドーピング領域との間に形成された絶縁領域と、前記複数個のゲートパターン周囲を取り囲む複数個のＩＬＤ（Ｉｎｔｅｒ  Ｌａｙｅｒ  Ｄｉｅｌｅｃｔｒｉｃ）膜とをさらに具備することを特徴とする半導体装置が提供される。
【００２０】
望ましくは、前記複数個の第１不純物ドーピング領域及び第２不純物ドーピング領域は、前記複数個のゲートパターンとオーバーラップされないことを特徴とする半導体装置が提供される。
【００２１】
望ましくは、前記半導体装置は、シングルゲート構造、ダブルゲート構造、トリプルゲート構造、またはリセスゲート構造を有することを特徴とする半導体装置が提供される。
【００２２】
望ましくは、前記複数個の第１不純物ドーピング領域及び第２不純物ドーピング領域は、垂直方向に沿って下へ行くほど、水平長が長くなることを特徴とする半導体装置が提供される。
【発明の効果】
【００２３】
本発明は、第１不純物ドーピング領域と第２不純物ドーピング領域との間のアクティブ領域でチャンネル・ブレイクダウン（ｃｈａｎｎｅｌ  ｂｒｅａｋｄｏｗｎ）が起こらず、該第１不純物ドーピング領域及び第２不純物ドーピング領域とゲートパターンとの間の距離が長くなり、ＢＴＢＴ（Ｂａｎｄ−Ｔｏ−Ｂａｎｄ  Ｔｕｎｎｅｌｉｎｇ）現象を減らすことが可能となる。
【図面の簡単な説明】
【００２４】
【図１Ａ】本発明の実施形態による半導体装置の斜視図である。
【図１Ｂ】図１Ａにおいて、第１不純物ドーピング領域及び第２不純物ドーピング領域がアクティブ領域の両側エッジにウォール状に製造されているところを図示する図面である。
【図２】本発明と比較する目的で提供される比較例による半導体装置の正面図である。
【図３】図１の正面図である。
【図４】本発明の他の実施形態による半導体装置の正面図である。
【図５】本発明のさらに他の実施形態による半導体装置の正面図である。
【図６】２個の図１の半導体装置が基板領域に形成される様子を示す図面である。
【図７】図６の半導体装置を形成する製造方法を説明するための図面である。
【図８】本発明のさらに他の実施形態による半導体装置の斜視図である。
【図９】本発明のさらに他の実施形態による半導体装置の斜視図である。
【図１０】本発明のさらに他の実施形態による半導体装置の斜視図である。
【発明を実施するための形態】
【００２５】
本発明、本発明の動作上のメリット及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照せねばならない。
【００２６】
以下、添付した図面を参照しつつ、本発明の望ましい実施形態について説明することによって、本発明について詳細に説明する。各図面に提示された同じ参照符号は、同じ部材を示す。
【００２７】
図１Ａは、本発明の実施形態による半導体装置の斜視図である。
【００２８】
図１Ａを参照すれば、本発明の実施形態による半導体装置は、基板領域１１０、アクティブ領域１４０、ゲートパターン１６０、第１不純物ドーピング領域１８０ａ、及び第２不純物ドーピング領域１８０ｂを具備する。
【００２９】
アクティブ領域１４０は基板領域１１０上に位置し、ゲートパターン１６０はアクティブ領域１４０上に位置する。
第１不純物ドーピング領域１８０ａ及び第２不純物ドーピング領域１８０ｂは、アクティブ領域１４０の両側エッジに沿ってそれぞれ形成される。すなわち、第１不純物ドーピング領域１８０ａは、アクティブ領域１４０の左側エッジに沿って形成され、第２不純物ドーピング領域１８０ｂは、アクティブ領域１４０の右側エッジに沿って形成される。例えば、図１Ｂを参照すれば、第１不純物ドーピング領域１８０ａ及び第２不純物ドーピング領域１８０ｂは、アクティブ領域１４０の両側エッジにウォール（ｗａｌｌ）状に製造されうる。
【００３０】
第１不純物ドーピング領域１８０ａは、アクティブ領域１４０の左エッジ側から、アクティブ領域１４０の上面の一部、正面の一部、左側側面の全体を覆うことができる。また、第２不純物ドーピング領域１８０ｂは、アクティブ領域１４０の右側エッジ側から、アクティブ領域１４０の上面の一部、正面の一部、右側側面の全体を覆うことができる。
【００３１】
第１不純物ドーピング領域１８０ａ及び第２不純物ドーピング領域１８０ｂは、ゲートパターン１６０とオーバーラップされないように、アクティブ領域１４０のエッジに沿って狭く形成されうる。第１不純物ドーピング領域１８０ａ及び第２不純物ドーピング領域１８０ｂで、水平長は垂直長より短くなりうる。第１不純物ドーピング領域１８０ａは、アクティブ領域１４０の左側エッジに沿って形成されるために、第１不純物ドーピング領域１８０ａの垂直長は、アクティブ領域１４０の垂直長と実質的に同一である。一方、第１不純物ドーピング領域１８０ａの水平長は、第１不純物ドーピング領域１８０ａの垂直長またはアクティブ領域１４０の垂直長より短い。
【００３２】
このように、第１不純物ドーピング領域１８０ａ及び第２不純物ドーピング領域１８０ｂがアクティブ領域１４０のエッジに沿って狭く形成されるために、アクティブ領域１４０の水平長を長くしなくとも、第１不純物ドーピング領域１８０ａと第２不純物ドーピング領域１８０ｂとの間の間隔を長くできる。例えば、第１不純物ドーピング領域１８０ａと第２不純物ドーピング領域１８０ｂとの間の間隔を２．０Ｆ以上にすることができる。第１不純物ドーピング領域１８０ａと第２不純物ドーピング領域１８０ｂとの間の間隔が長くなるために、第１不純物ドーピング領域１８０ａと第２不純物ドーピング領域１８０ｂとの間のアクティブ領域１４０で、チャンネルブレイクダウン（ｃｈａｎｎｅｌ  ｂｒｅａｋｄｏｗｎ）が起こらない。
【００３３】
また、第１不純物ドーピング領域１８０ａ及び第２不純物ドーピング領域１８０ｂがアクティブ領域１４０のエッジに沿って狭く形成されるために、第１不純物ドーピング領域１８０ａ及び第２不純物ドーピング領域１８０ｂとゲートパターン１６０との間の距離を長くできる。それによって、ＢＴＢＴ（Ｂａｎｄ−Ｔｏ−Ｂａｎｄ  Ｔｕｎｎｅｌｉｎｇ）現象を減らすことができる。
【００３４】
一方、図１Ａに図示されたゲート誘電体（ｇａｔｅ  ｄｉｅｌｅｃｔｒｉｃ）１５０とインシュレータ（ｉｎｓｕｌａｔｏｒ）１９０は、半導体装置で一般的に使われるものであるので、これについての説明は省略する。また、図２ないし図７、図９及び図１０に図示されたゲート誘電体１５０，２５０，６５０＿１，６５０＿２，９６２，１０５０と、インシュレータ１９０，６９０＿１，６９０＿２，１０９０とに係る説明も省略する。
【００３５】
図２は、本発明と比較する目的で提供される比較例による半導体装置の正面図である。
【００３６】
図２を参照すれば、比較例による半導体装置で、第１不純物ドーピング領域２８０ａ及び第２不純物ドーピング領域２８０ｂは、アクティブ領域２４０のエッジに沿って形成されずに、水平長が垂直長より長い。
【００３７】
従って、図１及び図２で、アクティブ領域１４０，２４０の水平長が同一であると仮定したとき、図１に図示された本発明の実施形態による半導体装置で、第１不純物ドーピング領域１８０ａと第２不純物ドーピング領域１８０ｂとの間の間隔より、図２に図示された比較例による半導体装置で、第１不純物ドーピング領域２８０ａと第２不純物ドーピング領域２８０ｂとの間の間隔が狭い。それによって、図１に図示された本発明の実施形態による半導体装置よりも、図２に図示された比較例による半導体装置では、第１不純物ドーピング領域２８０ａ及び第２不純物ドーピング領域２８０ｂとの間のアクティブ領域２４０で、チャンネルブレイクダウンが起きやすい。もし図２で、第１不純物ドーピング領域２８０ａと第２不純物ドーピング領域２８０ｂとの間の間隔を長くするためにアクティブ領域２４０の水平長を増大させるならば、比較例による半導体装置のサイズが大きくなってしまうという問題が生じる。
【００３８】
一方、本発明の実施形態による半導体装置で、第１不純物ドーピング領域１８０ａ及び第２不純物ドーピング領域１８０ｂは、垂直方向に沿って不純物濃度が均一であり、垂直方向に沿って、最大不純物濃度と最小不純物濃度との比率が１０：１以下でありうる。このように、第１不純物ドーピング領域１８０ａ及び第２不純物ドーピング領域１８０ｂでは、垂直方向に沿って不純物が比較的均一にドーピングされうる。
【００３９】
再び図１を参照すれば、第１不純物ドーピング領域１８０ａ及び第２不純物ドーピング領域１８０ｂは、垂直方向に沿って下へ行くほど水平長が長くなりうる。すなわち、第１不純物ドーピング領域１８０ａ及び第２不純物ドーピング領域１８０ｂの上側の水平長は、下側の水平長より短くありうる。第１不純物ドーピング領域１８０ａ及び第２不純物ドーピング領域１８０ｂは、多様な形態に変更され、これについては、図３ないし図５を参照しつつ後述する。
【００４０】
図３は、図１の正面図である。
【００４１】
図４は、本発明の他の実施形態による半導体装置の正面図である。
【００４２】
図３を参照すれば、第１不純物ドーピング領域１８０ａ及び第２不純物ドーピング領域１８０ｂは、四角形状でありうる。図３には、四角形上端の水平長ＷＡが四角形下端の水平長ＷＢより短い様子が図示されている。
【００４３】
図４を参照すれば、第１不純物ドーピング領域１８４ａ及び第２不純物ドーピング領域１８４ｂは、三角形でありうる。該三角形は、垂直方向に沿って下へ行くほど水平長が長くなる形態である。
【００４４】
図５は、本発明のさらに他の実施形態による半導体装置の正面図である。
【００４５】
図５を参照すれば、第１不純物ドーピング領域１８２ａ及び第２不純物ドーピング領域１８２ｂの水平長は、同一でありうる。すなわち、垂直方向に沿って同じ水平長を有することができる。
【００４６】
図１Ａ、図３、図４及び図５を参照すれば、本発明の実施形態による半導体装置は、基板領域１１０上に絶縁領域１２０をさらに具備できる。絶縁領域１２０は、ボックス（ＢＯＸ：Ｂｕｒｉｅｄ  ＯＸｉｄｅ）領域でありうる。バルク基板から形成される基板領域１１０上に絶縁領域１２０を形成することによって、ボックス領域１２０を形成することもでき、またはＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板の絶縁領域をボックス領域１２０として利用することもできる。絶縁領域１２０は、酸化物を含む物質からなりうるが、それに限定されるものではなく、他の絶縁物質によってもなりうる。
【００４７】
もちろん、本発明の実施形態による半導体装置は、絶縁領域１２０をさらに具備せずに、基板領域１１０上にアクティブ領域１４０を直接形成することもできる。
【００４８】
図１Ａ、図３、図４及び図５を参照すれば、本発明の実施形態による半導体装置は、ＩＬＤ（Ｉｎｔｅｒ  Ｌａｙｅｒ  Ｄｉｅｌｅｃｔｒｉｃ）膜１７０をさらに具備できる。ＩＬＤ膜１７０は、ゲートパターン１６０周囲に蒸着される。一方、ＩＬＤ１７０膜が備わらない実施形態も可能である。
【００４９】
図１Ａ、図３、図４及び図５に図示された半導体素子の第１不純物ドーピング領域１８０ａ，１８２ａ，１８４ａはソースライン（図示せず）に連結され、第２不純物ドーピング領域１８０ｂ，１８２ｂ，１８４ｂはビットライン（図示せず）に連結されうる。反対に、第１不純物ドーピング領域１８０ａ，１８２ａ，１８４ａがビットライン（図示せず）に連結され、第２不純物ドーピング領域１８０ｂ，１８２ｂ，１８４ｂがソースライン（図示せず）に連結されもする。
【００５０】
図１Ａ、図３、図４及び図５の半導体素子は、ＢＪＴ（Ｂｉｐｏｌａｒ  Ｊｕｎｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒ）の役割を果たせる。ゲートパターン１６０は、ＢＪＴのベース領域であって、第１不純物ドーピング領域１８０ａ，１８２ａ，１８４ａと第２不純物ドーピング領域１８０ｂ，１８２ｂ，１８４ｂは、それぞれＢＪＴのエミッタ領域またはソース領域でありうる。
【００５１】
図１Ａ、図３、図４及び図５には、本発明の実施形態による半導体装置がゲートパターン１６０を具備すると図示されているが、本発明のさらに他の実施形態による半導体装置は、ゲートパターンを具備しないことも可能である。その場合、アクティブ領域１４０、第１不純物ドーピング領域１８０ａ，１８２ａ，１８４ａ及び第２不純物ドーピング領域１８０ｂ，１８２ｂ，１８４ｂ上に、ゲートパターン以外の他のパターンが形成され、それによって多様な半導体素子を製造できる。
【００５２】
図６は、２個の図１の半導体装置が基板領域に形成されている様子を示す。
【００５３】
図６を参照すれば、２個のアクティブ領域６４０＿１，６４０＿２が基板領域上に形成される。２個のアクティブ領域６４０＿１，６４０＿２は、所定の距離ほど離隔されて形成される。また、２個の第１不純物ドーピング領域６８０ａ＿１，６８０ａ＿２と２個の第２不純物ドーピング領域６８０ｂ＿１，６８０ｂ＿２とが、アクティブ領域６４０＿１，６４０＿２の両側エッジに形成されうる。図１と同様に、第１不純物ドーピング領域６８０ａ＿１，６８０ａ＿２と第２不純物ドーピング領域６８０ｂ＿１，６８０ｂ＿２は、アクティブ領域６４０＿１，６４０＿２の両側エッジに沿って狭く形成され、水平長が垂直長より短い。また、図１と同様に図６でも、絶縁領域６２０が基板領域６１０上にさらに形成され、ＩＬＤ膜６７０＿１，６７０＿２がゲートパターン６６０＿１，６６０＿２の周囲にさらに蒸着されうる。
【００５４】
図６に図示された構成要素は、図１に図示された構成要素にそれぞれ対応するために、それらに係る詳細な説明は省略する。
【００５５】
図６には、２個のアクティブ領域６４０＿１，６４０＿２が基板領域上に形成されると図示されているが、アクティブ領域の個数は２つに限定されるものではない。例えば、アクティブ領域は、基板領域上でアレイ状に配されうる。
【００５６】
図７は、図６の半導体装置を形成する製造方法について説明するための図面である。
【００５７】
基板領域６１０上にアクティブ領域６４０＿１，６４０＿２を形成し、アクティブ領域６４０＿１，６４０＿２上に、ゲートパターン６６０＿１，６６０＿２を形成する。次に、ゲートパターン６６０＿１，６６０＿２周囲に、ＩＬＤ膜６７０＿１，６７０＿２を蒸着する。ＩＬＤ膜６７０＿１，６７０＿２は、ゲートパターン６６０＿１，６６０＿２周囲を取り囲むことができる。次に、ゲートパターン６６０＿１，６６０＿２を基準として、ＩＬＤ膜６７０＿１，６７０＿２の両側をパターニングする。ＩＬＤ膜６７０＿１，６７０＿２の水平長は、アクティブ領域６４０＿１，６４０＿２の水平長と実質的に同一にパターニングできる。
【００５８】
次に、アクティブ領域６４０＿１，６４０＿２の両側エッジに沿って、第１不純物ドーピング領域６８０ａ＿１，６８０ａ＿２と第２不純物ドーピング領域６８０ｂ＿１，６８０ｂ＿２とを形成する。低いエネルギーを利用し、低い傾斜角（ｌｏｗ  ｔｉｌｔ  ａｎｇｌｅ）に沿ってアクティブ領域の側面に不純物をドーピングし、第１不純物ドーピング領域６８０ａ＿１，６８０ａ＿２と第２不純物ドーピング領域６８０ｂ＿１，６８０ｂ＿２とを形成する。図７に図示された６９０，６９２，６９４，６９６は、低い傾斜角に沿ってアクティブ領域６４０＿１，６４０＿２の側面からドーピングする経路を示す。
【００５９】
図７に図示されたドーピング経路を適用する場合、第１不純物ドーピング領域６８０ａ＿１，６８０ａ＿２と第２不純物ドーピング領域６８０ｂ＿１，６８０ｂ＿２とでは、垂直方向に沿って下へ行くほど水平長が長くなりうる。また、垂直方向に沿って不純物濃度が均一であり、垂直方向に沿って、最大不純物濃度と最小不純物濃度との比率が１０：１以下になりうる。
【００６０】
図８ないし図１０は、本発明のさらに他の実施形態による半導体装置の斜視図である。
【００６１】
図１に図示された本発明の実施形態による半導体装置は、シングルゲート（ｓｉｎｇｌｅ  ｇａｔｅ）構造を有する。しかし、シングルゲート構造は、他のゲート構造に代替されうる。
【００６２】
例えば、図８には、トリプルゲート（Ｔｒｉｐｌｅ  Ｇａｔｅ）構造を有する半導体装置の例が図示されている。図８の半導体装置に備わる基板領域８１０、アクティブ領域８４０、並びに第１不純物ドーピング領域８８０ａ及び第２不純物ドーピング領域８８０ｂは、図１に図示された半導体装置に備わるそれらに対応するので、詳細な説明は省略する。
【００６３】
また図９には、ダブルゲート（ｄｏｕｂｌｅ  ｇａｔｅ）構造を有する半導体装置の例が図示されている。図９の半導体装置に備わる基板領域９１０、アクティブ領域９４０、並びに第１不純物ドーピング領域９８０ａ及び第２不純物ドーピング領域９８０ｂは、図１に図示された半導体装置に備わるそれらに対応するので、詳細な説明は省略する。
【００６４】
また図１０には、リセスゲート（ｒｅｃｅｓｓ  ｇａｔｅ）構造を有する半導体装置の例が図示されている。図１０の半導体装置に備わる基板領域１０１０、アクティブ領域１０４０、並びに第１不純物ドーピング領域１０８０ａ及び第２不純物ドーピング領域１０８０ｂは、図１に図示された半導体装置に備わるそれらに対応するので、詳細な説明は省略する。
【００６５】
以上、図面と明細書とで最適の実施形態が開示された。ここで、特定の用語が使われたが、それらは本発明を説明するための目的に使われたのみであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。従って、本技術分野の当業者ならば、それらから多様な変形及び均等な他の実施形態が可能であるという点を理解することができるであろう。従って、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決まるのである。
【産業上の利用可能性】
【００６６】
本発明の半導体装置及び該半導体装置の製造方法は、例えば、メモリ関連の技術分野に効果的に適用可能である。
【符号の説明】
【００６７】
１１０  基板領域
１２０  絶縁領域
１４０，２４０  アクティブ領域
１５０，２５０，９６２  ゲート誘電体
１６０  ゲートパターン
１７０  ＩＬＤ膜
１８０ａ，１８２ａ，１８４ａ，２８０ａ  第１不純物ドーピング領域
１８０ｂ，１８２ｂ，１８４ｂ，２８０ｂ  第２不純物ドーピング領域
１９０  インシュレータ
６９０，６９２，６９４，６９６  ドーピング経路
【図１Ａ】
2009224784.tif 000003
【図１Ｂ】
2009224784.tif 000004
【図２】
2009224784.tif 000005
【図３】
2009224784.tif 000006
【図４】
2009224784.tif 000007
【図５】
2009224784.tif 000008
【図６】
2009224784.tif 000009
【図７】
2009224784.tif 000010
【図８】
2009224784.tif 000011
【図９】
2009224784.tif 000012
【図１０】
2009224784.tif 000013