(57)【要約】【課題】  この発明は、電極パッドの下方に有する半導体素子や配線へストレスを与えない厚みのバンプをメッキにより容易に形成することができる構造の半導体装置を提供する。【解決手段】  この発明は、下方に半導体素子や配線が設けられた電極パッド４の上面にメッキ処理でバンプ電極６を設けた半導体装置であって、チップのエッジまたはスクライブライン１０に絶縁層３ａが設けられ、当該箇所にメッキの析出を無くしたことを特徴とする。【選択図】    図２
2009224655.tif 000002
【特許請求の範囲】
【請求項１】
電極パッド上面にメッキ処理でバンプ電極を設けた半導体装置であって、メッキの析出を不要とする箇所に絶縁層が設けられ、当該箇所にメッキの析出を無くしたことを特徴とする半導体装置。
【請求項２】
前記電極パッドの下方に半導体素子や配線を有することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記メッキの析出を不要とする箇所は、チップのエッジまたはスクライブラインであり、前記絶縁膜は層間絶縁膜またはパッシベーション膜で構成されることを特徴とする請求項１または２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置に関し、特に、電極パッドの下方に半導体素子や配線があり、それを保護するためにバンプを設けた半導体装置に関するものである。
【背景技術】
【０００２】
図４は、従来の半導体装置の構成例を示す断面図である。この図４に示すように、この半導体装置２００は、半導体基板１と、この半導体基板１上に形成されたＭＯＳトランジスタ８０と、半導体基板上１に設けられてＭＯＳトランジスタ８０を覆う層間縁膜２１と、この層間絶縁膜２１上に設けられたアルミニウム（Ａｌ）パッド３１と、層間絶縁膜２１上に設けられＡｌパッド３１上の周縁を覆うパッシベーション膜３３と、このパッシベーション膜３３の下から露出したＡｌパッド３１上に設けられたバンプ電極４１とを、含んだ構成になっている。
【０００３】
この半導体装置２００では、層間絶縁膜２１を介してＭＯＳトランジスタ８０の上方にＡｌパッド３１が形成されており、このような構成により、チップ面積の縮小が図れている。
【０００４】
上記した半導体装置においては、ゲート電極下の絶縁膜の実装時のストレスによりクラックが発生するという問題があり、この問題を解決する半導体装置が特許文献１に提案されている。
【０００５】
特許文献１には、電極パッドの下方にトランジスターを構成し、トランジスラーのゲート酸化膜の厚さを変えることによってゲート電極下の絶縁層への実装ストレスを軽減する技術が開示されている。
【０００６】
また、実装時のストレスを軽減し、断線等を防ぐものが特許文献２に提案されている。特許文献２では、電極パッドの下方に半導体素子や配線を有する構造を持ち、バンプと電極パッドの間にバリアメタルを構成し、又バンプ下方の絶縁膜は凹部を埋めるために塗布シリコン酸化膜を形成してストレスを軽減し断線を防止している。
【０００７】
上記した従来技術は、電極パッドの下方に半導体素子や配線を有する半導体装置へのストレスを軽減する為に、バンプを設けた上で電極パッド下方の半導体素子の構成を工夫したり、バンプの下方の構造を工夫した半導体装置である。
【０００８】
電極パッドの下方に半導体素子や配線を有する半導体装置をカンチレバーのプローブカードを使用し、特性検査を行う場合、通常のアルミ電極のパッドではプローブ針が深くめり込み電極パッドの下方の層間絶縁膜にクラックが入ったり、下層の半導体素子や配線を断線させたり、ショートさせたりするという問題がある。
【０００９】
電極パッドの上方に無電界メッキ処理でニッケルバンプを設けることによってこれを軽減できる。
【００１０】
図３に、電極パッドの上方に無電界メッキでバンプを設けた半導体装置の断面図を示す。この図３は、後述するこの発明の実施形態の図１におけるＡ−Ａ線断面に相当する断面図である。この図３に示すように、半導体装置は、半導体基板１の電極パッドの下に位置する箇所に、半導体素子及び配線２が設けられている。半導体素子及び配線２を覆うように層間絶縁膜３が設けられている。この層間絶縁３上に電極パッド４が設けられ、そして、電極パッド４上の周縁を覆う用に、層間絶縁膜３上にパッシベーション膜５が設けられる。このパッシベーション膜５の下から露出した電極４上に無電界メッキでバンプ電極６が設けられる。なお、半導体基板１にはアライメントマーク７が設けられている。
【００１１】
上記のように、電極パッド４の上方に無電界メッキでバンプ電極６を設ける場合に、バンプの厚みを厚くして電極パッド４下方の半導体素子や配線２へストレスを与えないように最適化する必要がある。
【特許文献１】特開２００６−２４５０３７号公報
【特許文献２】特開２００３−３４７３３８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、無電界ニッケルメッキは絶縁膜が無い部分には析出するため、図３に示す構造では不要メッキ析出箇所８にメッキが析出する。バンプ電極６の厚みを厚くすると、チップエッジやスクライブライン１０へ析出する不要なメッキが多くなると、ボンディングやダイシングを行うときに悪影響を与える。
【００１３】
この発明は、電極パッドの下方に有する半導体素子や配線へストレスを与えない厚みのバンプをメッキにより容易に形成できる構造の半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
この発明は、電極パッド上面にメッキ処理でバンプ電極を設けた半導体装置であって、メッキの析出を不要とする箇所に絶縁層が設けられ、当該箇所にメッキの析出を無くしたことを特徴とする。
【００１５】
また、前記電極パッドの下方に半導体素子や配線を有することを特徴とする。
【００１６】
また、前記メッキの析出を不要とする箇所は、チップのエッジまたはスクライブラインであり、前記絶縁膜は層間絶縁膜またはパッシベーション膜で構成することができる。
【発明の効果】
【００１７】
この発明は、無電界メッキでバンプを設ける場合に不要なメッキを析出させない構造を有するので、電極パッドの下方に有する半導体素子や配線へストレスを与えない厚みのバンプを容易形成にできるとともに、ボンディングやダイシングを行うときに悪影響を与えることもない。
【発明を実施するための最良の形態】
【００１８】
この発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、説明の重複を避けるためにその説明は繰返さない。
【００１９】
図１は、この発明の実施形態にかかる半導体装置の上面図、図２は、図１のＡ−Ａ線断面図である。半導体基板１の電極パッドの下に位置する箇所には、半導体素子及び配線２が設けられている。半導体素子及び配線２を覆うように層間絶縁膜３が設けられている。この層間絶縁３上にＡｌからなる電極パッド４が設けられ、電極パッド４上の周縁を覆うように、層間絶縁膜３上にパッシベーション膜５が設けられる。なお、半導体基板１にはアライメントマーク７が設けられている。
【００２０】
さて、この発明の実施形態においては、メッキの析出が不要な箇所、例えば、チップエッジやスクライブライン１０を含む場所には絶縁膜３ａ半導体基板１上に残している。
【００２１】
そして、上記のパッシベーション膜５の下から露出した電極パッド４上に無電界メッキでバンプ電極６が設けられる。
【００２２】
メッキ方法は図示しないが以下のような工程により、行うことができる。
【００２３】
電極パッド４表面を酸処理し、残渣を無くした電極パッド４上面のアルミ酸化膜をエッチング処理で取り除きアルミパッド表面を活性化させ、アルミ表面の酸化防止とニッケルを析出させるために、ニッケル（Ｎｉ）と亜鉛（Ｚｎ）を置換させ、亜鉛層を形成する。
【００２４】
次に、亜鉛とニッケルを置換させてニッケルメッキを析出させる前処理を行う。前処理で設けたニッケル層に無電界ニッケルメッキを行い、電極パッド４上方のニッケルメッキ層を目的の厚さになるようニッケルの析出を制御する。さらに無電界金（Ａｕ）メッキを行うことで薄い金被膜を置換させる。
【００２５】
この処理を行い電極パッド４に厚さ約６μｍのバンプを析出させてバンプ電極６を形成する。このように形成したバンプ電極６にカンチレバーのプローブ針を加重１０ｇ程度であてると、アルミパッドと比較してプローブ針がバンプにめり込む量を軽減でき、電極パッド４の下方の半導体素子や配線２へのストレスも軽減できる。
【００２６】
プローブ針の素材や太さや長さや取り付け角でバンブへの加重は異なり、又電極パッド４の下方に有する半導体素子や配線２の構造によってもストレスの影響が異なるので、バンプの厚みは半導体装置によって最適値が決まり、電気特性や断面観測で確認することができる。
【００２７】
また、ボンディングの影響も同様な方法で確認することができる。
【００２８】
これに対して、無電界ニッケルメッキは絶縁膜が無い部分には析出するため、従来の図３に示す構造では不要メッキ析出箇所にメッキが析出する。
【００２９】
この発明では、図２に示すように、メッキを析出させたくないスクライブラインにはウェハ加工において層間絶縁膜（BPSG：Boro-Phospho Silicate Glass）膜３ａを残すことによって、メッキ析出を防止できる。例えば、メッキを厚くした場合はスクライブラインへ析出するメッキ材料が増加し、ダイシングの際にチッピングやクラックの発生率があがるので、不要なメッキを析出させない構造にすればこれを防止できる。
【００３０】
チップの周辺のエッジ部分にも層間絶縁膜３ａを有するのでチップ外周の側壁からのボール状のメッキ析出を防ぐことができ、実装に障害を発生させる導電性のボール状のメッキを無くすことができる。
【００３１】
さらに、スクライブラインへアライメントマーク７などを導電性のアルミニウムで設ける場合には、この上方にパッシベーション膜５を残すことによってメッキ析出を防ぐことができる。
【００３２】
不要メッキの析出を防ぐ構造は半導体装置の製造工程で使用する、絶縁層間膜やパッシベーション膜などの絶縁膜をエッチング処理で取り除くことをせずに残すので製造工程を追加する必要なく実現できる。
【００３３】
さらに、層間絶縁膜やパッシベーション膜は少なくとも１層以上の構造があれば良く、メッキ析出を防止する絶縁膜はＢＰＳＧ・ＳｉＮ・ＳｉＯ２・ＰＳＧ層など絶縁層で良いので、半導体装置の製造工程において絶縁膜は容易に選択できる。
【００３４】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。この発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００３５】
【図１】この発明の実施形態にかかる半導体装置の上面図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】電極パッドの上方に無電界メッキでバンプを設けた半導体装置の断面図である。
【図４】従来の半導体装置の構成例を示す断面図である。
【符号の説明】
【００３６】
１  半導体基板、２  半導体素子及び配線、３  層間絶縁膜、４  電極パッド、５  パッシベーション膜、６  バンプ電極、７  アライメントマーク、８  不要メッキ析出箇所、１０  スクライブライン、２００  半導体装置、２１  層間絶縁膜、３１  Ａｌパッド、３３パッシベーション膜、４１  バンプ電極、８０  ＭＯＳトランジスタ。
【図１】
2009224655.tif 000003
【図２】
2009224655.tif 000004
【図３】
2009224655.tif 000005
【図４】
2009224655.tif 000006