(57)【要約】【課題】ＤＵＴの試験を行う上で必要な各種設定の内容を短時間で参照することができる半導体試験装置及びその制御プログラムを提供する。【解決手段】半導体試験装置１は、ユーザによって作成される試験プログラムＰ１に従って半導体デバイスの試験に必要な設定を行うテスタコントローラ１０と、テスタコントローラ１０により行われた設定に基づいて半導体デバイスの試験を行うピンエレクトロニスク２０とを備えており、上記コントローラ１０には、試験プログラムＰ１に従って行ったピンエレクトロニスク２０に対する設定の内容を示す試験条件設定キャッシュデータＣＤをテスタコントローラ１０内のメモリ１２に蓄積するキャッシュ処理部１１ｂが設けられている。【選択図】図１
2009229331.tif 000002
【特許請求の範囲】
【請求項１】
ユーザによって作成される試験プログラムに従って半導体デバイスの試験に必要な設定を行う制御部と、当該制御部により行われた設定に基づいて前記半導体デバイスの試験を行う試験部とを備える半導体試験装置において、
前記制御部は、前記試験プログラムに従って行った前記試験部に対する設定の内容を示す試験部設定情報を前記制御部内に蓄積する蓄積処理部を備えることを特徴とする半導体試験装置。
【請求項２】
前記制御部は、前記試験プログラムに含まれて前記試験部に対する設定を前記制御部に行わしめる命令のうち、前記試験部設定情報を蓄積する必要のある命令が定義された定義情報を格納する格納部を備えており、
前記蓄積処理部は、前記格納部に格納された前記定義情報に基づいて前記試験部設定情報を蓄積する
ことを特徴とする請求項１記載の半導体試験装置。
【請求項３】
前記試験プログラムには、前記試験部に対する設定を前記制御部に逐次行わしめる第１命令と、
前記試験部に対する複数の設定を前記制御部に一括して行わしめる第２命令と
が含まれることを特徴とする請求項２記載の半導体試験装置。
【請求項４】
前記蓄積処理部は、前記試験プログラムに含まれて前記定義情報に定義されている第１命令が実行される場合に、当該第１命令に従って前記制御部により逐次行われる前記試験部に対する設定の内容を示す試験部設定情報を前記制御部内に逐次蓄積することを特徴とする請求項３記載の半導体試験装置。
【請求項５】
前記試験プログラムに含まれて前記定義情報に定義されている第２命令に従って前記制御部により前記試験部に一括して行われる複数の設定の内容を示す試験部設定情報は予め前記格納部に格納されており、
前記蓄積処理部は、前記第２命令が実行される場合に、予め前記格納部に格納された前記試験部設定情報を前記制御部内に一括して蓄積する
ことを特徴とする請求項３又は請求項４記載の半導体試験装置。
【請求項６】
コンピュータを、ユーザによって作成される試験プログラムに従って半導体デバイスの試験に必要な設定を前記半導体デバイスの試験を行う試験部に対して行う制御手段として機能させる制御プログラムにおいて、
前記試験プログラムに従って行った前記試験部に対する設定の内容を示す試験部設定情報を前記制御手段内に蓄積する蓄積処理手段として機能させることを特徴とする制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスの試験を行う半導体試験装置及びその制御プログラムに関する。
【背景技術】
【０００２】
半導体試験装置は、被試験対象である半導体デバイス（以下、ＤＵＴ（Device Under Test）という）の試験を行う上で必要な各種設定を行った上でＤＵＴに試験信号を印加し、ＤＵＴから得られる信号と所定の期待値とを比較することでＤＵＴの試験を行う。上記の各種設定は、例えば試験信号の電圧設定やリレーの設定等であり、ユーザによって作成された試験プログラムの記述に従い半導体試験装置を統括的に制御するテスタコントローラによって行われる。
【０００３】
図４は、従来の半導体試験装置の構成を模式的に示すブロック図である。図４に示す通り、半導体試験装置１００は、テスタコントローラ１１０とＤＵＴに対するインターフェイスとして機能するピンエレクトロニクス１２０とを備えている。そして、テスタコントローラ１１０が試験プログラムＰ１００を読み込んでピンエレクトロニクス１２０に設けられたハードウェアレジスタ群１２２に設定情報を記憶させることで上記の各種設定を行う。尚、ピンエレクトロニクス１２０以外の他の部位もテスタコントローラ１１０によって制御されるが、図４では図示を簡略化するためにピンエレクトロニクス１２０のみを図示している。
【０００４】
図４に示す通り、試験プログラムＰ１００には、ハードウェアレジスタ群１２２に対する設定を逐次実行する逐次設定命令Ｉ１０１と、ハードウェアレジスタ群１２２に対する複数の設定を一括実行する一括転送命令Ｉ１０２とが含まれる。ここで、一括転送命令Ｉ１０２によって一括実行される複数の設定は、試験プログラムＰ１００の先頭部分に試験条件一括設定項目Ｔ１００として記述される。この試験条件一括設定項目Ｔ１００は、試験プログラムＰ１００がテスタコントローラ１１０に読み込まれた時点で、ハードウェアレジスタ群１２２で用いられる形式の試験条件設定データＤ１に変換されて、ピンエレクトロニクス１２０に設けられるローカルメモリ１２１に記憶される。
【０００５】
試験プログラムＰ１００の途中に逐次設定命令Ｉ１０１が出現すると、テスタコントローラ１１０は逐次設定命令Ｉ１０１で指定される内容を直接ピンエレクトロニクス１２０のハードウェアレジスタ群１２２に設定する。これに対し、試験プログラムＰ１００の途中に一括転送命令Ｉ１０２が出現すると、テスタコントローラ１１０は一括転送命令Ｉ１０２で指定される試験条件設定データＤ１００をローカルメモリ１２１から読み出してハードウェアレジスタ群１２２に転送させるでハードウェアレジスタ群１２２の設定を行う。以上のハードウェハレジスタ群１２２に対する設定が終了すると、試験プログラムＰ１００の内容に従ってＤＵＴの試験が開始される。
【０００６】
尚、以下の特許文献１には、ＣＰＵ（中央処理装置）、メモリ、及びＤＭＡ（Direct Memory Access）コントローラを備えるコンピュータシステムに用いられるキャッシュメモリシステムの一例が開示されている。
【特許文献１】特開平１１−１４３７７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、ＤＵＴの試験を高速化するために、上述したハードウェアレジスタ群１２２の設定を行った後で、テスタコントローラ１１０がその設定内容を参照する必要性が生ずる場合がある。例えば、ハードウェアレジスタ群１２２の設定内容に応じてテスタコントローラ１１０とピンエレクトロニクス１２０との間のデータ転送速度が異なる場合に、極力高速なデータ転送速度を選択してデータ転送に要する時間を短縮するためにハードウェアレジスタ群１２２の設定内容を参照する場合である。近年においては、半導体試験装置に高速化が要求されているため、今後開発される半導体試験装置ではかかる設定内容の参照が必須になると考えられる。
【０００８】
しかしながら、テスタコントローラ１１０がピンエレクトロニクス１２０に設けられたハードウェアレジスタ群１２２の設定内容を参照する処理自体がある程度の時間を必要とする処理である。このため、ハードウェアレジスタ群１２２の設定内容を参照するために要する時間が、設定内容の参照によって短縮が期待される時間と同等以上の場合には、ＤＵＴの試験に要する時間を短縮するためにハードウェアレジスタ群１２２の設定内容を参照しているにも拘わらずＤＵＴの試験を高速化することができず、更には試験時間が長くなる可能性も考えあれる。
【０００９】
本発明は上記事情に鑑みてなされたものであり、ＤＵＴの試験を行う上で必要な各種設定の内容を短時間で参照することができる半導体試験装置及びその制御プログラムを提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の半導体試験装置は、ユーザによって作成される試験プログラム（Ｐ１）に従って半導体デバイスの試験に必要な設定を行う制御部（１０）と、当該制御部により行われた設定に基づいて前記半導体デバイスの試験を行う試験部（２０）とを備える半導体試験装置（１）において、前記制御部は、前記試験プログラムに従って行った前記試験部に対する設定の内容を示す試験部設定情報（ＣＤ）を前記制御部内に蓄積する蓄積処理部（１１ｂ）を備えることを特徴としている。
この発明によると、試験プログラムに従って制御部により行われた試験部に対する設定の内容を示す試験部設定情報が、蓄積処理部によって制御部内に蓄積される。
また、本発明の半導体試験装置は、前記制御部が、前記試験プログラムに含まれて前記試験部に対する設定を前記制御部に行わしめる命令のうち、前記試験部設定情報を蓄積する必要のある命令が定義された定義情報（ＤＦ）を格納する格納部（１３）を備えており、前記蓄積処理部は、前記格納部に格納された前記定義情報に基づいて前記試験部設定情報を蓄積することを特徴としている。
また、本発明の半導体試験装置は、前記試験プログラムには、前記試験部に対する設定を前記制御部に逐次行わしめる第１命令（Ｉ１）と、前記試験部に対する複数の設定を前記制御部に一括して行わしめる第２命令（Ｉ２）とが含まれることを特徴としている。
また、本発明の半導体試験装置は、前記蓄積処理部が、前記試験プログラムに含まれて前記定義情報に定義されている第１命令が実行される場合に、当該第１命令に従って前記制御部により逐次行われる前記試験部に対する設定の内容を示す試験部設定情報を前記制御部内に逐次蓄積することを特徴としている。
また、本発明の半導体試験装置は、前記試験プログラムに含まれて前記定義情報に定義されている第２命令に従って前記制御部により前記試験部に一括して行われる複数の設定の内容を示す試験部設定情報は予め前記格納部に格納されており、前記蓄積処理部は、前記第２命令が実行される場合に、予め前記格納部に格納された前記試験部設定情報を前記制御部内に一括して蓄積することを特徴としている。
本発明の制御プログラムは、コンピュータを、ユーザによって作成される試験プログラム（Ｐ１）に従って半導体デバイスの試験に必要な設定を前記半導体デバイスの試験を行う試験部（２０）に対して行う制御手段（１０）として機能させる制御プログラムにおいて、前記試験プログラムに従って行った前記試験部に対する設定の内容を示す試験部設定情報（ＣＤ）を前記制御手段内に蓄積する蓄積処理手段（１１ｂ）として機能させることを特徴としている。
【発明の効果】
【００１１】
本発明によれば、試験プログラムに従って制御部が試験部に対して行った設定の内容を示す試験部設定情報を、蓄積処理部によって制御部内に蓄積しているため、ＤＵＴの試験を行う上で必要な各種設定の内容を短時間で参照することができるという効果がある。この結果として、ＤＵＴの試験時間を短縮することが可能になるという効果も得られる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して本発明の一実施形態による半導体試験装置及びその制御プログラムについて詳細に説明する。図１は、本発明の一実施形態による半導体試験装置の要部構成を示すブロック図である。図１に示す通り、本実施形態の半導体試験装置１は、テスタコントローラ１０（制御部）と、ＤＵＴ（図示省略）に対するインターフェイスとして機能するピンエレクトロニクス２０（試験部）とを備えており、テスタコントローラ１０により行われた設定に基づいてピンエレクトロニクス２０がＤＵＴの試験を行う。
【００１３】
尚、半導体試験装置１は、図１に示すテスタコントローラ１０及びピンエレクトロニクス２０以外に、電源装置、パターン発生装置、タイミング発生装置、フォーマッタ等を備えており、これらもテスタコントローラ１０によって制御されるとともに各種設定が行われる。本実施形態では、説明を簡単にするために、テスタコントローラ１０によってピンエレクトロニクス２０の設定が行われる場合を例に挙げて説明する。
【００１４】
テスタコントローラ１０は、ＣＰＵ（中央処理装置）１１、メモリ１２、及びハードディスク１３（格納部）を備えており、ＤＵＴの試験を行う上で必要なピンエレクトロニクス２０等に対する各種設定を行うとともに、半導体試験装置１の各部を統括して制御する。ピンエレクトロニクス２０は、ローカルメモリ２１及びハードウェアレジスタ群２２を備えており、テスタコントローラ１０により行われるハードウェアレジスタ群２２の設定内容に基づいてＤＵＴの試験を行う。
【００１５】
テスタコントローラ１０に設けられるＣＰＵ１１は、ハードディスク１３に格納された各種のプログラム（制御プログラムＰ２等）に従って、半導体試験装置１の動作を統括的に制御する。尚、テスタコントローラ１０には、例えばマルチタスクが可能なオペレーティング・システム（ＯＳ）が実装されており、ＣＰＵ１１が見かけ上複数のプログラムを同時に実行することが可能な環境が整備されている。
【００１６】
具体的に、ＣＰＵ１１がハードディスク１３に格納された制御プログラムＰ２を読み出すことにより試験プログラムプロセス１１ａが実行され、これによりユーザによって作成された試験プログラムＰ１に応じたピンエレクトロニクス２０の設定及びＤＵＴ４０の試験が行われる。ここで、試験プログラムプロセス１１ａ内にはキャッシュ処理部１１ｂが実現される。このキャッシュ処理部１１ｂ（蓄積処理部）は、試験プログラムＰ１に従って行われたテスタコントローラ１０によるピンエレクトロニクス２０の設定の内容を示す試験条件設定キャッシュデータＣＤ（試験部設定情報）をテスタコントローラ１０内のメモリ１２に蓄積する処理を行う。
【００１７】
テスタコントローラ１０に設けられるメモリ１２は、キャッシュ処理部１１ｂによって蓄積される試験条件設定キャッシュデータＣＤや、ＣＰＵ１１が各種処理を行う上で一時的に記憶する必要のあるデータを一時的に記憶する。このメモリ１２としては、例えばＤＲＡＭ（Dynamic Random Access Memory）を用いることができる。テスタコントローラ１０に設けられるハードディスク１３は、上述した試験プログラムＰ１及び制御プログラムＰ２を始めとした各種プログラム、並びに、キャッシュ定義情報ＤＦ（定義情報）、試験条件設定データＤ１、及びキャッシュ設定補助データＤ２等の各種のデータを格納する。尚、図１においては試験プログラムＰ１を１つのみ図示しているが、通常ハードディスク１３には複数の試験プログラムＰ１が格納される。
【００１８】
図１に示す通り、試験プログラムＰ１には、ピンエレクトロニクス２０のハードウェアレジスタ群２２に対する設定を逐次実行する逐次設定命令Ｉ１（第１命令）と、ハードウェアレジスタ群２２に対する複数の設定を一括して実行する一括転送命令Ｉ２（第２命令）とが含まれる。ここで、一括転送命令Ｉ２によって一括実行される複数の設定は、試験プログラムＰ１の先頭部分に試験条件一括設定項目Ｔ１として記述される。尚、逐次設定命令Ｉ１は例えばピンエレクトロニクス２０に設けられる特定の１つのリレーの状態を設定する命令であり、一括転送命令Ｉ２で用いられる試験条件一括設定項目Ｔ１は例えば複数のリレーの状態を設定する項目である。
【００１９】
上記の試験条件一括設定項目Ｔ１は、試験プログラムＰ１がテスタコントローラ１０のＣＰＵ１１に読み込まれた時点で、ハードウェアレジスタ群２２で用いられる形式の試験条件設定データＤ１に変換されてハードディスク１３に格納される。また、試験条件設定データＤ１への変換とともに、試験条件一括設定項目Ｔ１を用いて試験条件設定データＤ１の内容を示すキャッシュ設定補助データ（試験部設定情報）Ｄ２が作成されてハードディスク１３に格納される。ここで、試験条件設定データＤ１はピンエレクトロニクス２０でそのまま設定に用いられるデータ（所謂マシン語で記述されたデータ）であり、キャッシュ設定補助データＤ２はユーザが活用しやすい任意の形式のデータである。
【００２０】
キャッシュ定義情報ＤＦは、試験プログラムＰ１に含まれる複数の逐次設定命令Ｉ１及び一括転送命令Ｉ２のうち、試験条件設定キャッシュデータＣＤを蓄積する必要のある命令を定義した情報である。つまり、ＣＰＵ１１で実行されるキャッシュ処理部１１ｂは、キャッシュ定義情報ＤＦの内容を参照しつつ試験条件設定キャッシュデータＣＤの蓄積を行う。このキャッシュ定義情報ＤＦは、予めユーザによって作成されてハードディスク１３に格納される。
【００２１】
ピンエレクトロニクス２０に設けられるローカルメモリ２１は、テスタコントローラ１０から転送される試験条件設定データを一時的に記憶するメモリであり、テスタコントローラ１０に設けられるメモリ１２と同様にＤＲＡＭ等を用いることができる。ハードウェアレジスタ群２２は、複数のレジスタを備えており、テスタコントローラ１０がピンエレクトロニクス２０に対して行う設定を示す設定情報を記憶する。このハードウェアレジスタ群２２に記憶された内容に従って、試験信号の電圧設定やリレーの設定等がピンエレクトロニクス２０で行われる。
【００２２】
次に、以上説明した構成の半導体試験装置１の動作について説明する。ユーザによってＤＵＴの試験に用いる試験プログラムとして試験プログラムＰ１が特定されて試験開始の指示がなされるとＤＵＴの試験が開始される。ＤＵＴの試験が開始されると、まず各種の初期設定が実行される。初期設定が開始されると、最初にテスタコントローラ１０のハードディスク１３に格納された制御プログラムＰ２がＣＰＵ１１に読み出されて試験プログラムプロセス１１ａ及びキャッシュ処理部１１ｂが実行される。
【００２３】
次いで、ユーザによって指定された試験プログラムＰ１がＣＰＵ１１に読み出される。すると、ＣＰＵ１１において試験条件設定データＤ１とキャッシュ設定補助データＤ２との作成が行われる。図２は、試験条件設定データＤ１及びキャッシュ設定補助データＤ２の作成手順を示すフローチャートである。試験プログラムＰ１がＣＰＵ１１に読み出されると、試験プログラムプロセス１１ａによって試験プログラムＰ１の先頭部分に記述されている試験条件一括設定項目Ｔ１をハードウェアレジスタ群２２で用いられる形式の試験条件設定データＤ１に変換する処理が行われる（ステップＳ１１）。尚、この試験条件設定データＤ１は、マシン語で記述されたデータである。
【００２４】
ここで、キャッシュ処理部１１ｂは、試験条件設定データＤ１に変換される試験条件一括設定項目Ｔ１を指定する命令が、キャッシュが必要な命令であるか否かを判断する。つまり、その命令がハードディスク１３に格納されたキャッシュ定義情報ＤＦに含まれているか否かを判断する（ステップＳ１２）。この判断結果が「ＹＥＳ」である場合には、キャッシュ処理部１１ｂからハードディスク１３に対して、試験条件設定データＤ１の内容を示すデータがキャッシュ設定補助データＤ２として出力される（ステップＳ１３）。これに対し、ステップＳ１２の判断結果が「ＮＯ」である場合にはキャッシュ設定補助データの出力は行われない。
【００２５】
次に、試験条件一括設定項目Ｔ１が記述された試験プログラムＰ１の先頭部分が終了した否かが判断される（ステップＳ１４）。この判断結果が「ＮＯ」である場合には、試験プログラムＰ１の先頭部分に記述された試験条件一括設定項目Ｔ１の残りがあるために、再び試験条件設定データの作成が行われ（ステップＳ１１）、キャッシュが必要な命令である場合には再びキャッシュ設定補助データＤ２の出力が行われる（ステップＳ１３）。これに対し、ステップＳ１４の判断結果が「ＹＥＳ」である場合には、ＣＰＵ１１は作成された試験条件設定データ（ハードディスク１３に格納されている試験条件設定データＤ１）を読み出して、ピンエレクトロニクス２０のローカルメモリ２１に転送する（ステップＳ１５）。
【００２６】
以上の処理で、試験条件設定データＤ１及びキャッシュ設定補助データＤ２を作成する一連の処理は終了する。以上の処理によって、試験条件設定データＤ１はピンエレクトロニクス２０のローカルメモリ２１に記憶され、キャッシュ設定補助データＤ２はテスタコントローラ１０のいハードディスク１３に格納された状態になる。ここで、試験条件設定データＤ１のみをピンエレクトロニクス２０に転送し、試験条件設定データＤ１の内容を示すキャッシュ設定補助データＤ２を転送しないのは、ピンエレクトロニクス２０のハードウェアレジスタ群２２の内容を参照することなく、一括転送命令Ｉ２により行われるハードウェアレジスタ群２２の設定内容を試験条件設定キャッシュデータＣＤとして蓄積するためである。
【００２７】
試験条件設定データＤ１及びキャッシュ設定補助データＤ２の作成が終了すると、試験プログラムＰ１の先頭部分において、試験条件一括設定項目Ｔ１に続いて記述される各種命令が実行される。ここで、試験プログラムＰ１の途中に逐次設定命令Ｉ１が出現すると、試験プログラムプロセス１１ａはその逐次設定命令Ｉ１をマシン語に変換した上でピンエレクトロニクス２０のハードウェアレジスタ群２２に直接設定する。
【００２８】
かかる設定と同時に、キャッシュ処理部１１ｂはその逐次設定命令Ｉ１がハードディスク１３に格納されたキャッシュ定義情報ＤＦに含まれているか否かを判断する。そして、逐次設定命令Ｉ１がキャッシュ定義情報ＤＦに含まれていると判断した場合には、その逐次設定命令Ｉ１によって設定されるハードウェアレジスタ群２２の設定内容を試験条件設定キャッシュデータＣＤとしてメモリ１２に蓄積する。これに対し、逐次設定命令Ｉ１がキャッシュ定義情報ＤＦに含まれていない場合には、試験条件設定キャッシュデータＣＤの蓄積は行われない。
【００２９】
試験プログラムＰ１の途中に一括転送命令Ｉ２が出現した場合には、図３に示すフローチャートに従った処理が行われる。図３は、一括転送命令Ｉ２によって行われる処理を示すフローチャートである。試験プログラムＰ１の途中に一括転送命令Ｉ２が出現すると、キャッシュ処理部１１ｂは、まずハードディスク１３に格納されたキャッシュ設定補助データＤ２を検索し（ステップＳ２１）、その一括転送命令Ｉ２に関するキャッシュ設定補助データが有るか否かを判断する（ステップＳ２２）。
【００３０】
この判断結果が「ＹＥＳ」である場合には、キャッシュ処理部１１ｂはその一括転送命令Ｉ２に関するキャッシュ設定補助データをハードディスク１３から読み出し、その一括転送命令Ｉ２に関するキャッシュ設定補助データを設定内容を試験条件設定キャッシュデータＣＤとしてメモリ１２に蓄積する（ステップＳ２３）。これに対し、ステップＳ２２の判断結果が「ＮＯ」である場合には、試験条件設定キャッシュデータＣＤの蓄積は行われない。
【００３１】
以上の処理を終えると、試験プログラムプロセス１１ａはピンエレクトロニクス２０に対して、その一括転送命令Ｉ２に基づいた転送命令を発行する（ステップＳ２４）。すると、その一括転送命令Ｉ２に関する試験条件設定データＤ１がピンエレクトロニスク２０のローカルメモリ２１から読み出されてピンエレクトロニクス２０のハードウェアレジスタ群２２に転送され、これにより一括転送命令Ｉ２に基づいたハードウェアレジスタ群２２への設定が行われる。
【００３２】
以下、試験プログラムＰ１の途中に逐次設定命令Ｉ１又は一括転送命令Ｉ２が出現する度に上述した処理と同様の処理が行われて、ピンエレクトロニクス２０のハードウェアレジスタ群２２に対する設定が実行される。ハードウェハレジスタ群２２に対する設定が終了すると、試験プログラムＰ１の内容に従ってＤＵＴの試験が開始される。ここで、ＤＵＴの試験が開始される前に、テスタコントローラ１０側においてピンエレクトロニクス２０の設定内容を参照する必要が生じた場合には、ＣＰＵ１１がピンエレクトロニクス２０のハードウェアレジスタ群２２の設定内容を読み出す必要はなく、テスタコントローラ１０に設けられたメモリ１２に記憶された試験情報設定キャッシュデータＣＤを読み出すだけで良い。このため、ＤＵＴの試験を行う上で必要な各種設定の内容を短時間で参照することができ、その結果としてＤＵＴの試験時間を短縮することが可能になる。
【００３３】
ＤＵＴ１０に対する試験が開始されると、ピンエレクトロニス２０において、ハードウェハレジスタ群２２の設定内容に従って試験信号の電圧設定やリレーの設定等が実行される。そして、試験プログラムＰ１の内容に従って、試験パターンや期待パターン等の各種パターンが生成されるとともに、これらのパターンを用いて試験信号や期待値等が生成される。そして、生成された試験信号をＤＵＴに印加して得られる信号と期待値とが比較されてパス／フェイルの判定が行われる。
【００３４】
以上、本発明の実施形態による半導体試験装置及びその制御プログラムについて説明したが、本発明は上述した実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態では、ＣＰＵ１１が制御プログラムＰ２を実行することによって、試験プログラムプロセス１１ａやキャッシュ処理部１１ｂがＣＰＵ１１に実現される場合を例に挙げて説明したが、これら試験プログラムプロセス１１ａやキャッシュ処理部１１ｂは専用のハードウェアにより実現されていても良い。
【００３５】
また、上記実施形態では、テスタコントローラ１０がピンエレクトロニクス２０に対する設定を行う場合を例に挙げて説明した。しかしながら、本発明は、ピンエレクトロニクス２０以外に、ＤＵＴの試験を行う際に用いられる他の試験部（例えば、電源装置、パターン発生装置、タイミング発生装置、フォーマッタ等）の設定を行う場合にも適用可能である。
【００３６】
更に、上記実施形態では、ＣＰＵ１１上にキャッシュ処理部１１ｂを実現する制御プログラムＰ２がハードディスク１３に格納されている態様について説明した。この制御プログラムＰ２は、インターネット等のネットワークを介して、或いはＣＤ−Ｒ等の情報記録媒体を介して販売することができ、半導体試験装置に設けられたパーソナルコンピュータやワークステーション等のテスタコントローラ１０として機能するコンピュータにインストールすることによりハードディスクに格納される。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施形態による半導体試験装置の要部構成を示すブロック図である。
【図２】試験条件設定データＤ１及びキャッシュ設定補助データＤ２の作成手順を示すフローチャートである。
【図３】一括転送命令Ｉ２によって行われる処理を示すフローチャートである。
【図４】従来の半導体試験装置の構成を模式的に示すブロック図である。
【符号の説明】
【００３８】
１        半導体試験装置
１０      テスタコントローラ
１１ｂ    キャッシュ処理部
１３      ハードディスク
２０      ピンエレクトロニクス
ＣＤ      試験条件設定キャッシュデータ
ＤＦ      キャッシュ定義情報
Ｉ１      逐次設定命令
Ｉ２      一括転送命令
Ｐ１      試験プログラム
【図１】
2009229331.tif 000003
【図２】
2009229331.tif 000004
【図３】
2009229331.tif 000005
【図４】
2009229331.tif 000006