(57)【要約】【課題】複合半導体基板において、Ｓｉ基板とその上の窒化物系半導体層との応力を低減することにより、窒化物系半導体層中の欠陥密度を低くするとともに、複合半導体基板の反り量を小さくする。【解決手段】複合半導体基板は、（１１１）面方位を有しかつ複数の凸部が形成された一主面を有するシリコン基板（１０１）と、その一主面を覆う窒化物系半導体層（１０２）とを含み、複数の凸部間に空隙（１０３）が存在していることを特徴としている。このような複合基板においては、異種材料のシリコンと窒化物系半導体を含むことによる応力を低減することができ、窒化物系半導体層中の欠陥密度を低く抑えることと複合基板の反りを小さくすることができる。【選択図】図１
2009224758.tif 000002
【特許請求の範囲】
【請求項１】
（１１１）面方位を有しかつ複数の凸部が形成された一主面を有するシリコン基板と、
前記一主面を覆う窒化物系半導体層とを含み、
前記複数の凸部間に空隙が存在していることを特徴とする複合半導体基板。
【請求項２】
前記窒化物系半導体層は、前記複数の凸部の頂面のみを覆う第１の窒化物系半導体サブ層と、前記第１窒化物系半導体サブ層のみならず前記複数の凸部の間をも覆う第２の窒化物系半導体サブ層とを含むことを特徴とする複合半導体基板。
【請求項３】
前記凸部の高さはその幅および間隔のいずれと比べて大きいことを特徴とする請求項１または２に記載の複合半導体基板。
【請求項４】
前記凸部の高さはその幅の５倍以上であることを特徴とする請求項３に記載の複合半導体基板。
【請求項５】
前記凸部の幅が０．２μｍ以下であることを特徴とする請求項１から４のいずれかに記載の複合半導体基板。
【請求項６】
請求項１から５のいずれかの複合半導体基板の前記窒化物系半導体層を利用して作製されていることを特徴とする半導体装置。
【請求項７】
請求項１の複合半導体基板を製造するための方法であって、
シリコンと酸素の結合を含む樹脂膜をシリコン基板の一主面上に形成し、
酸素ガスを含むエッチングガスを用いて前記樹脂膜をドライエッチングすることによってマスクパターンを形成し、
前記マスクパターンを介して前記シリコン基板の前記一主面をエッチングして前記複数の凸部を形成し、
前記複数の凸部の形成後に前記マスクパターンを除去し、
その後に、前記シリコン基板の前記一主面を覆うように前記窒化物系半導体層を結晶成長させる工程を含むことを特徴とする製造方法。
【請求項８】
前記窒化物系半導体層は減圧下で結晶成長させられることを特徴とする請求項７に記載の製造方法。
【請求項９】
請求項２の複合半導体基板を製造するための方法であって、
シリコン基板の一主面上に前記第１の窒化物系半導体サブ層を形成し、
シリコンと酸素の結合を含む樹脂膜を前記シリコン基板の前記一主面上に形成し、
酸素ガスを含むエッチングガスを用いて前記樹脂膜をドライエッチングすることによってマスクパターンを形成し、
前記マスクパターンを介して前記第１窒化物系半導体サブ層と前記シリコン基板の前記一主面とをエッチングして前記複数の凸部を形成し、
前記複数の凸部の形成後に前記マスクパターンを除去し、
その後に、前記第１窒化物系半導体サブ層のみならず前記複数の凸部の間をも覆う第２の窒化物系半導体サブ層を結晶成長させる工程を含むことを特徴とする製造方法。
【請求項１０】
前記第１と第２の窒化物系半導体サブ層のうちで少なくとも前記第２窒化物系半導体サブ層は減圧下で結晶成長させられることを特徴とする請求項９に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物系半導体層を含む複合半導体基板に関し、特に良質の窒化物系半導体層を含む複合半導体基板とその製造方法に関する。
【背景技術】
【０００２】
窒化物系半導体は、光デバイス用や電子デバイス用の材料として注目を浴びている。しかし、良好なデバイス特性の実現とその再現性を確保するには、結晶欠陥の少ない窒化物系半導体層をエピタキシャル成長させることが必要である。
【０００３】
窒化物系半導体層中の結晶欠陥を低減させる技術として、ＥＬＯＧ（エピタキシャル横方向成長）技術が周知である。また、特許文献１の特開２００２−２４６６９８号公報、特許文献２の特開２００４−３５６４５４号公報、特許文献３の特開２００５−６４４６９号公報なども、窒化物系半導体層中の結晶欠陥を低減させる技術を開示している。
【０００４】
特許文献１〜３は、レーザダイオードに利用される窒化物系半導体層の成長技術に関係している。これらの特許文献に開示された技術では、基板ウエハの一主面上において、数μｍ〜数十μｍの幅とサブミクロン〜数μｍの深さとを有する溝の複数本が周期的ストライプ状に形成され、それによって表面凹凸が設けられる。その後、ＥＬＯＧ技術によって窒化物系半導体層の成長を行い、その成長した窒化物系半導体層内には基板の溝に平行な欠陥集中領域と低欠陥密度領域が生成する。そして、レーザダイオードの各素子は、その低欠陥密度領域に形成される。すなわち、一般的なリッジストライプ型レーザダイオードのリッジ部の幅は数μｍであるので、発光領域に対応するリッジ部を低欠陥密度領域内に形成することができ、良好な発光特性を有するレーザダイオードを得ることが可能となる。
【特許文献１】特開２００２−２４６６９８号公報
【特許文献２】特開２００４−３５６４５４号公報
【特許文献３】特開２００５−０６４４６９号公報
【特許文献４】特開２００２−３４３７２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述のレーザダイオードの場合と異なって、窒化物系半導体層を利用して作製されるヘテロ接合電界効果トランジスタにおいては、電流が流れる動作面積がはるかに広い。特に、大電力用トランジスタの場合には、数百μｍ〜数ｍｍ角以上の面積にわたって窒化物系半導体層中の欠陥密度を減らすことが必要である。なぜならば、トランジスタにおいて電流が流れる動作面積内で欠陥密度が高ければ、リーク電流の増大や耐圧の低下が生じて信頼性が低下するからである。
【０００６】
したがって、大きな面積にわたって欠陥密度の低い窒化物系半導体層を成長させ得る技術が望まれており、それを可能にし得る技術の一例が特許文献４の特開２００２−３４３７２８号公報に開示されている。図６の模式的な断面図は、特許文献４に開示された窒化物系半導体層の結晶成長技術を図解している。
【０００７】
図６（ａ）において、結晶学的（０００１）面（Ｃ面と略称される）を主面として有するウエハ状の単結晶サファイア基板５０１上に、ＭＯＣＶＤ（有機金属気相堆積）法でアンドープＧａＮ層５０２を成長させる。
【０００８】
図６（ｂ）において、アンドープＧａＮ層５０２上には、金属Ｔｉ膜５０３が蒸着によって積層される。
【０００９】
図６（ｃ）において、金属Ｔｉ膜５０３が蒸着されたウエハがＭＯＣＶＤ装置内に導入され、Ｈ2が２０％混合されたアンモニア気流中で１０５０℃において３０ｍｉｎの熱処理が施される。これによって、Ｔｉ膜５０３はＴｉＮ膜５０３ａに変化する。この際に、ＴｉＮ膜５０３ａにおいて多数の微小貫通穴が０．１μｍ程度の間隔で均一に形成される。また、これに伴って、下地のＧａＮ膜５０２は深さ４００ｎｍ程度の多数の空隙を含むＧａＮ膜（以下、「空隙含有ＧａＮ層」と称す）５０２ａに変化する。この空隙含有ＧａＮ層５０２ａの断面は多数の微小三角形領域を含んでおり、それらの微小三角形の頂点がＴｉＮ膜５０３ａを支えている状態になっている。
【００１０】
図６（ｄ）において、ＴｉＮ膜５０３ａ上にＧａＮ層５０４をＭＯＣＶＤで成長させれば、ＴｉＮ膜５０３ａに含まれる多数の微小貫通穴を通して下地のＧａＮ膜５０２ａ中の空隙が優先的に埋め込まれ、続いてＴｉＮ膜５０３ａ上にＧａＮ層５０４が成長し、最終的に平坦な表面のＧａＮ層５０４を含む複合基板が得られる。
【００１１】
しかしながら、ＴｉＮ膜の熱膨張係数（約９×１０-6／Ｋ）は、ＧａＮ層の熱膨張係数（約５．６×１０-6／Ｋ）との差が大きい。したがって、ＧａＮ層の成長時の温度である約１０００℃と成長後の環境温度である室温との間の大きな温度差によって、ＴｉＮ膜５０３ａとＧａＮ層５０４との界面には大きな応力が発生する。そして、その応力は、ＧａＮ層５０４中の欠陥やクラックの原因となり得る。
【００１２】
また、特許文献４に開示された複合基板は高価なサファイア基板を含んでおり、特に大口径のサファイア基板は得難くてより高価である。しかし、特に大電力用トランジスタは大きな素子面積を有するので、その量産によってコスト低減を図るためには基板の大口径化が望まれる。また、電力用トランジスタからの発熱を効果的に放熱するためには、熱伝導率の高い基板が望まれる。これらの大口径と高熱伝導率の条件を満たす基板として、Ｓｉ基板を用いることが好ましいと考えられる。
【００１３】
このような観点から、Ｓｉ基板上に窒化物系半導体層をエピタキシャル成長させることが試みられている。しかし、サファイア基板とＧａＮ層との格子不整合率（約１３％）に比べてＳｉ基板とＧａＮ層との格子不整合率（約２０％）が大きく、Ｓｉ基板上に良質のＧａＮ層を成長させることは困難であることが分かる。
【００１４】
また、熱膨張係数に関しても、サファイア基板（約５×１０-6／Ｋ）とＧａＮ層（約５．６×１０-6／Ｋ）との間の相違に比べて、Ｓｉ基板（約２．６×１０-6／Ｋ）とＧａＮ層との間の相違の方が大きい。したがって、ＧａＮ層の成長温度（１０００℃程度）と成長後の環境温度（室温）との温度差において、Ｓｉ基板とＧａＮ層との熱膨張係数差による応力が発生して欠陥やクラックの原因となるので、低欠陥密度のＧａＮ結晶層を得ることが困難である。
【００１５】
さらに、Ｓｉ基板とＧａＮ層との間に大きな熱膨張係数差が存在することとＳｉ基板の口径が大きいことから、ＧａＮ層の結晶成長後のＳｉ基板は大きく反る傾向にある。従来のレーザダイオード用の小口径のサファイア基板に関しては、反りの曲率半径が大きくなっても、基板表面の反り量が問題になることはない。しかし、Ｓｉ基板のように６インチ以上の大口径基板を用いれば、同じ反りの曲率半径であっても、基板表面の反り量は数十μｍ以上の大きな高低差になり得る。熱膨張係数差に基づく応力によってそのように大きな反り量が生じようとするとき、エピタキシャルＧａＮ層がその応力を緩和するように、そのＧａＮ層中に結晶欠陥が導入されたりクラックが発生したりする。
【００１６】
さらに、基板が大きく反っている場合、エピタキシャル層成長後のデバイス作製工程を行なうことが困難となる。具体的には、フォトリソグラフィ工程において、縮小投影型露光装置を用いる場合には焦点を合わせることが困難になり、コンタクトアライナ露光装置を用いる場合には基板とマスクが密着しなくて高解像度を得ることが困難となる。すなわち、その解像度は、基板とマスクとの間の距離の増大とともに低下する。
【００１７】
さらに、デバイス作製工程において熱処理を行なう場合、基板をホットプレート上に載置して加熱したり、カーボン製プレート上に基板を載置してランプ加熱したりするが、基板が反っていればプレート部と密着することができない。この場合、基板面内の温度分布が不均一になり、その不均一温度分布がデバイスの特性のバラツキや不良の原因となり得る。
【００１８】
さらに、デバイス作製工程では基板をステージなどに真空吸着することが多く、基板の反りが大きければ安定な真空吸着ができなくなり、最悪の場合は基板が割れることもある。
【００１９】
上述の問題を解決するために基板の反り量を低減する方法として、基板とデバイス構造層との間にバッファ層としてＡｌＮサブ層とＧａＮサブ層を交互に複数積層して基板反り量（応力）を制御することも試みられている。しかし、通常ではそのようなバッファ層上にレーザやトランジスタのデバイス構造を積層するので、デバイス構造に含まれるエピタキシャル成長層の種類や厚さなどが変更されれば応力のバランスが崩れるので、ＡｌＮ／ＧａＮバッファ層中のサブ層の積層数や厚さを設定し直すことが必要となる。
【００２０】
バッファ層中のＡｌＮサブ層とＧａＮサブ層およびデバイス構造中のエピタキシャル層に関するそれぞれの格子定数、厚さ、弾性定数などに基づいて、理論的応力計算によってバッファ層を設計することは可能である。しかし、Ｓｉ基板とその上のＡｌＮ／ＧａＮバッファ層とに関する格子定数差が大きくて、そのバッファ層に欠陥やクラックが発生して応力緩和を生じ得るので、理論計算どおりの設計を実際に適用することは困難である。
【００２１】
さらに、バッファ層の変更はその上のデバイス構造中の結晶欠陥にも影響を与えるので、バッファ層とデバイス構造とを一体的に見直して、各窒化物系半導体層の成長条件を探し出す必要がある。
【００２２】
さらに、Ｓｉ基板上においては、低欠陥密度の窒化物系半導体層を数ミクロン以上の厚みに成長させることは、大きな格子定数差と熱膨張係数差の理由から困難である。
【００２３】
以上のような先行技術における状況に鑑み、本発明の主要な目的は、複合半導体基板においてＳｉ基板とその上の窒化物系半導体層との応力を低減することにより、窒化物系半導体層中の欠陥密度を低くするとともに、複合半導体基板の反り量を小さくすることである。
【課題を解決するための手段】
【００２４】
本発明による複合半導体基板は、（１１１）面方位を有しかつ複数の凸部が形成された一主面を有するシリコン基板と、その一主面を覆う窒化物系半導体層とを含み、複数の凸部間に空隙が存在していることを特徴としている。このような複合基板においては、異種材料のシリコンと窒化物系半導体を含むことによる応力を低減することができ、窒化物系半導体層中の欠陥密度を低く抑えることと複合基板の反りを小さくすることができる。
【００２５】
なお、窒化物系半導体層は、複数の凸部の頂面のみを覆う第１の窒化物系半導体サブ層と、第１窒化物系半導体サブ層のみならず複数の凸部の間をも覆う第２の窒化物系半導体サブ層とを含んでいてもよい。
【００２６】
凸部の高さは、その幅および間隔のいずれと比べて大きいことが好ましく、５倍以上に大きいことが好ましい。凸部の高さが大きいことによって、凸部間の空隙が確実に保持され、その空隙によって応力が緩和され得る。他方、凸部の幅は、約０．２μｍ以下であるこが好ましい。このように凸部の幅が狭いことによって、Ｓｉ基板の凸部と窒化物系半導体層が接する面積が小さくなって、異種材料間で生じる応力を小さくすることができる。
【００２７】
以上のような複合半導体基板の窒化物系半導体層を利用することによって高品質の半導体装置を得ることができ、その半導体装置においては、欠陥密度が低いので低リーク電流や高耐圧などの良好な特性を得ることができるだけでなく、複合基板の反り量が小さいのでその作製工程を容易に行なうことができる。
【００２８】
上述の複合半導体基板を製造するための方法では、シリコンと酸素の結合を含む樹脂膜をシリコン基板の一主面上に形成し、酸素ガスを含むエッチングガスを用いて樹脂膜をドライエッチングすることによってマスクパターンを形成し、マスクパターンを介してシリコン基板の一主面をエッチングして複数の凸部を形成し、複数の凸部の形成後にマスクパターンを除去し、その後にシリコン基板の一主面を覆うように窒化物系半導体層を結晶成長させる工程を含むことが好ましい。この場合に、窒化物系半導体層は減圧下で結晶成長させられることが好ましい。
【００２９】
また、上述の複合半導体基板を製造するための方法において、シリコン基板の一主面上に第１の窒化物系半導体サブ層を形成し、シリコンと酸素の結合を含む樹脂膜をシリコン基板の一主面上に形成し、酸素ガスを含むエッチングガスを用いて樹脂膜をドライエッチングすることによってマスクパターンを形成し、マスクパターンを介して第１窒化物系半導体サブ層とシリコン基板の一主面とをエッチングして複数の凸部を形成し、複数の凸部の形成後にマスクパターンを除去し、その後に第１窒化物系半導体サブ層のみならず複数の凸部の間をも覆う第２の窒化物系半導体サブ層を結晶成長させる工程を含んでもよい。この場合に、第１と第２の窒化物系半導体サブ層のうちで少なくとも第２窒化物系半導体サブ層は減圧下で結晶成長させられることが好ましい。
【発明の効果】
【００３０】
上述のような本発明による複合半導体基板においては、シリコン基板上に成長させた窒化物系半導体層中の結晶欠陥が低減されるだけでなく、複合半導体基板の反りも低減される。そして、複合半導体基板の窒化物系半導体層が低欠陥密度であるので、それを利用して作製される窒化物系半導体デバイスの特性が良好となるだけでなく、複合半導体基板の反りが小さいのでその後のデバイス作製工程において問題を生じることがない。また、複合半導体基板の大面積化が容易であるので、良好な特性を有する窒化物系半導体デバイスを低コストで提供することができる。
【発明を実施するための最良の形態】
【００３１】
（実施形態１）
図１は、本発明の実施形態１による複合半導体基板モデルの構造的特徴とその構造の作用効果を説明するための図である。
【００３２】
図１（ａ）の模式的な断面図は、応力分布計算が行なわれた複合半導体基板モデルの断面構造を示している。この複合半導体基板モデルでは、（１１１）面の主面を有するＳｉ基板１０１の上面において、幅Ａ＝０．１μｍで高さＢ＝０．５μｍの柱状凸部１０１ａの複数が間隔Ｃ＝０．１μｍだけ隔てられて形成されている。すなわち、複数の柱状凸部１０１ａの間には空隙１０３が存在している。そして、それらの柱状凸部１０１ａ上には、厚さ０．５μｍのＧａＮ層１０２が積層されている。
【００３３】
柱１０１ａの間隔Ｃは狭くてそのアスペクト比（Ｂ／Ａ）が大きいので、ＧａＮ層１０２がＳｉ基板１０１の上面に気相結晶成長する際に複数の柱１０１ａの間を埋めることはなく、空隙１０３の存在が確保される。アスペクト比（Ｂ／Ａ）が１の場合には柱１０１ａの間が窒化物系半導体で埋め込まれ得るので、本実施形態ではアスペクト比が５に設定されている。アスペクト比が少なくとも５以上であれば、空隙１０３の存在が確保され得る。
【００３４】
応力分布計算においては、Ｓｉ基板１０１に比べてＧａＮ層１０２の結晶格子間隔が２０％小さく、結晶欠陥やクラックによって格子緩和していないと仮定された。
【００３５】
図１（ｂ）は、図１（ａ）中の破線で囲まれた領域１０５内における横方向の応力分布を白黒の濃淡で表した図である。この濃淡図において、濃度が高いほど応力が大きいことを表している。また、図１（ｃ）は、図１（ｂ）中の破線１０４に沿った応力分布を示すグラフである。
【００３６】
図１（ｂ）と（ｃ）から、Ｓｉ基板１０１の柱状部分１０１ａに応力が集中していることが分かる。また、図１（ｃ）のグラフから分かるように、柱部１０１ａにおいて応力が圧縮応力から引張応力へと変わって応力を緩和しているので、Ｓｉ基板１０１の厚さ方向へは応力が伝わっていない。このことによって、複合半導体基板の反りを小さくすることができる。また、ＧａＮ層１０５内の応力も、小さくすることができている。このような内部応力の低減には柱部の幅Ａを小さくするほど効果的であり、幅Ａが大きいほど窒化物系半導体層１０２とＳｉ基板の柱１０１ａとの界面における応力が大きくなる。
【００３７】
（実施形態２）
図２の模式的断面図は、本発明の実施形態２による複合半導体基板の製造過程を図解している。
【００３８】
図２（ａ）において、まず（１１１）面の主面を有するシリコン基板２０１上に、樹脂膜２０２が塗布形成される。本実施形態では、シリコンと酸素の結合を含むポリイミド樹脂膜２０２が、回転塗布によって厚さ２μｍに形成された。
【００３９】
図２（ｂ）において、酸素ガスによるリアクティブイオンエッチング（ＲＩＥ）などの異方性エッチングによって、ポリイミド樹脂膜２０２がエッチングされる。このとき、樹脂膜２０２に含まれるシリコンと酸素の結合は酸素ガスではエッチングされないので、Ｓｉ基板２０１の上面にそれらの結合が凝集して約０．１μｍ径の針状付着物２０３として残る。この場合に、樹脂膜の厚さや濃度を変えることにより、凝集状態を変化させることができ、針状付着物２０３の大きさや密度を変えることができる。
【００４０】
図２（ｃ）において、塩素ガスなどを利用するＲＩＥなどの異方性エッチングによって、針状のマスク２０３を介してＳｉ基板２０１のエッチングを行なう。本実施形態では、ＩＣＰ（インダクティブ・カップリング・プラズマ）法において塩素ガスを用いて異方性エッチングを行った。このエッチングによって、シリコン基板２０１の上面に、多数の微細な柱状凸部２０４が形成される。
【００４１】
その後、濃硫酸による洗浄とフッ化水素酸による洗浄を行い、針状のマスク２０３の除去とシリコン基板２０１の上面の浄化が行なわれた。図３は、この浄化後のシリコン基板２０１の上面に形成されている多数の微細な柱状凸部２０４を観察したＳＥＭ（走査電子顕微鏡）写真を示している。このＳＥＭ写真の底部に示された白の線分は１００ｎｍ（０．１μｍ）の長さを表している。この図３において、約０．１μｍ〜０．２μｍ以下の径と約１μｍの高さを有する多数の円柱状凸部２０４が形成されていることが分かる。なお、本発明における樹脂膜にはフォトリソグラフィで使用されるレジストなどをも利用でき、シリコンと酸素の結合を含む高分子材料を利用することができる。
【００４２】
図２（ｄ）では、図３に示されているように加工されたシリコン基板２０１の上面において、Ｖ族元素用原料のＮＨ3（アンモニア）とIII族元素用原料のＴＭＡ（トリメチルアルミニウム）を用いるＭＯＣＶＤ法によって、１０００℃の結晶成長温度にて、第１のバッファ層としてのＡｌＮ層２０５を厚さ１００ｎｍに成長させ、続いてその上には第２のバッファ層としてのＡｌＧａＮ層２０６を厚さ２５０ｎｍ成長させた。そして、ＡｌＧａＮ層２０６上には、結晶性評価のためのＧａＮ層２０７を厚さ２μｍに１１００℃で成長させた。
【００４３】
この場合の結晶成長においては、まず柱状凸部２０４の頂面上で基板に垂直方向に窒化物系半導体層が結晶成長しはじめ、成長時間の経過とともにその窒化物系半導体層の側面から横方向への成長も生じる。この横方向への結晶成長速度が大きくなるにしたがって、凸部２０４の頂面から窒化物系半導体層が庇状に広がって、複数の凸部２０４の間が覆われていく。そして、隣り合う凸部２０４の頂面から庇状に伸びた窒化物系半導体層の側面同士が合体し、横方向に伸びる転位が終端されて欠陥密度が低減される。
【００４４】
本実施形態２の場合、隣り合う凸部２０４間を窒化物系半導体層で覆うまでの結晶成長時の反応室の圧力は、２０ｋＰａに設定された。大気圧近い反応室内で結晶成長を行えば凸部間が窒化物半導体結晶で埋め込まれる場合もあるが、反応室内の減圧度が大きくなるにしたがって凸部間が窒化物半導体結晶で埋め込まれにくくなって、凸部間に空隙が残されやすくなる。より具体的には、凸部の高さがその幅および間隔のいずれと比べても大きい場合に、減圧された反応室内の窒化物系半導体層の結晶成長よって、確実に凸部間に空隙を残すことが可能となる。
【００４５】
このとき、Ｓｉ基板２０１の上面において、複数の柱部２０４の間には窒化物系結晶が形成されずに空隙が残っている。その後、窒化物系半導体層の厚さ方向の成長速度が大きくなり、最終的に平坦表面を有するＧａＮ層２０７を形成することができる。
【００４６】
得られたＧａＮ層２０７は２５０℃に加熱した燐酸と硫酸の混合液に浸漬され、その表面に現れた欠陥（エッチピット）がＳＥＭにて観察された。その結果、ＧａＮ層２０７の表面における欠陥密度は１×１０6台であって、特許文献４の場合に比べて１桁〜２桁も低くかった。さらに、図２（ｄ）の複合基板の反り量は６インチ径の基板表面の高低差で１０μｍ以下であった。
【００４７】
なお、本実施形態では樹脂を利用してエッチングマスクが形成されたが、樹脂を利用したＳｉ基板の加工以外に、金属を利用してエッチングマスクを形成することもできる。具体的には、Ｓｉ基板上にエッチングマスクとなるＡｌやＩｎなどの金属を数十ｎｍの厚さに堆積する。金属の堆積法としては、電子線蒸着、抵抗加熱蒸着、またはスパッタリングなどを用いることができる。この堆積時に、金属原子はＳｉ基板の表面上を拡散し、金属原子同士が衝突して結合し、ランダムに成長核が発生して金属原子が凝集する。こうして、多数の島状の金属パターンが形成される。この島状金属パターンをマスクとして利用して、ＲＩＥによってＳｉ基板を異方性エッチングする。その後に、酸で金属マスクをエッチング除去することによって、多数の微小な円柱状Ｓｉ凸部を形成することができる。
【００４８】
（実施形態３）
図４の模式的断面図は、本発明の実施形態３による複合半導体基板の製造過程を図解している。
【００４９】
図４（ａ）において、まず（１１１）面の主面を有するシリコン基板４０１上に、Ｖ族元素用原料のＮＨ3とIII族元素用原料のＴＭＡを用いるＭＯＣＶＤ法によって、１０００℃の結晶成長温度でＡｌＮ層４０２を厚さ１００ｎｍに成長させた。なお、本実施形態ではＡｌＮ層４０２を結晶成長させているが、ＭＯＣＶＤ条件を変えてＧａＮ層を成長させてもよい。
【００５０】
図４（ｂ）において、実施形態２と同様に樹脂膜とＲＩＥを利用して、ＡｌＮ層４０２とＳｉ基板４０１の上面を異方性エッチングし、円柱状の凸部４０３を形成する。すなわち、この凸部４０３は、Ｓｉ柱部４０１ａとその上のＡｌＮ層部４０２ａとを含んでいる。
【００５１】
図４（ｃ）においては、ＲＩＥ用マスクの除去後に、再度ＭＯＣＶＤによって円柱状凸部４０３上に窒化物系半導体層４０４の結晶成長を行なう。この窒化物系半導体層４０４のＭＯＣＶＤ条件としては、厚さ方向に比べて横方向への成長速度が大きい条件を選ぶことが好ましい。そうすれば、凸部４０３の頂面から窒化物系半導体層４０４が庇状に広がって、複数の凸部４０３の間が覆われていく。そして、隣り合う凸部４０３の頂面から庇状に伸びた窒化物系半導体層４０４の側面同士が合体し、横方向に伸びる転位が終端されて欠陥密度が低減される。このとき、Ｓｉ基板４０１の上面側において、複数の柱部４０３の間には窒化物系結晶が形成されずに空隙が残る。その結果、最終的には、第１の窒化物系半導体サブ層としてのＡｌＮ層４０２ａと第２の窒化物系半導体サブ層としてのＧａＮ層４０４とを含む窒化物系半導体層がシリコン基板４０１形成された。
【００５２】
（実施形態４）
図５の模式的断面図は、本発明の実施形態４によるヘテロ接合電界効果トランジスタを示している。このトランジスタは、前述の実施形態２による複合半導体基板の形成方法を利用して作製されている。
【００５３】
すなわち、図５のトランジスタの作製においては、図２（ｄ）の複合半導体基板中のＧａＮ層２０７の代わりに、チャネル層としての厚さ３μｍのＧａＮ層２０８とバリア層としての厚さ３０ｎｍのＡｌＧａＮ層２０９が続けてＭＯＣＶＤにて結晶成長させられる。そして、ＡｌＧａＮ層２０９上にゲート電極２１２、ソース電極２１０、およびドレイン電極２１１を形成することによって、ヘテロ接合電界効果トランジスタを作製することができる。
【００５４】
このようなトランジスタの作製において、窒化物系半導体層の成長温度（１０００℃程度）と成長後の環境温度（室温）との温度差において、Ｓｉ基板と窒化物系半導体層との熱膨張係数差による応力も複合半導体基板の柱部２０４で緩和できるので、低欠陥密度の窒化物系半導体積層を得ることができる。したがって、トランジスタ特性としても低リーク電流が実現できるだけでなく、さらに複合半導体基板の反りが小さいのでトランジスタ作製工程も容易に行なうことができる。
【００５５】
なお、第２バッファ層としてのＡｌＧａＮ層２０６の代わりに、例えば厚さ３ｎｍのＡｌＮ層と例えば厚さ１０ｎｍのＧａＮ層を交互に積層した多層膜を形成してから、その上にＧａＮ層２０８とＡｌＧａＮ層２０９を積層してもよい。その多層膜は、ＡｌＮ層２０８およびＧａＮ層２０９中の欠陥密度をさらに低減するように作用することが期待され得る。
【００５６】
また、上述の実施形態２〜４においてはＭＯＣＶＤ法を用いているが、その代わりにＨＶＰＥ（ハイドライド気相エピタキシ）法を用いてもよいことは言うまでもない。
【産業上の利用可能性】
【００５７】
以上のように、本発明による複合半導体基板においては、シリコン基板上に成長させた窒化物系半導体層中の結晶欠陥が低減されるだけでなく、複合半導体基板の反りも低減される。そして、複合半導体基板の窒化物系半導体層が低欠陥密度であるので、それを利用して作製される窒化物系半導体デバイスの特性が良好となるだけでなく、複合半導体基板の反りが小さいのでそのデバイスの作製工程において問題を生じることがない。また、複合半導体基板の大面積化が容易であるので、良好な特性を有する窒化物系半導体デバイスを低コストで提供することができる。
【図面の簡単な説明】
【００５８】
【図１】本発明の一実施形態による複合半導体基板モデルの構造的特徴とその構造の作用効果を説明するための図である。
【図２】本発明の他の実施形態による複合半導体基板の製造過程を図解する模式的断面図である。
【図３】図２の複合半導体基板の製造過程においてＳｉ基板の上面に形成された多数の微細凸部を示す走査型電子顕微鏡写真である。
【図４】本発明のさらに他の実施形態による複合半導体基板の製造過程を図解する模式的断面図である。
【図５】本発明のさらに他の実施形態によるヘテロ接合電界効果トランジスタを示す模式的断面図である。
【図６】先行技術による複合基板の製造過程の一例を図解する模式的断面図である。
【符号の説明】
【００５９】
１０１，２０１，４０１  Ｓｉ基板、１０１ａ  微小Ｓｉ凸部、１０２  ＧａＮ層、１０３  空隙、１０４  図１（ｃ）の応力分布が存在するライン、１０５  図１（ｂ）の応力分布図に対応する領域、２０２  樹脂膜、２０３  多数の微細針状領域を含むマスク、２０４  微細円柱状シリコン、２０５  ＡｌＮ層、２０６  ＡｌＧａＮ層、２０７  ＧａＮ層、２０８  ＧａＮ層、２０９  ＡｌＧａＮ層、２１０  ソース電極、２１１  ドレイン電極、２１２  ゲート電極、４０１ａ  微細柱状シリコン、４０２  ＡｌＮ層、４０２ａ  微細柱状シリコン４０１ａ上のＡｌＮ層、４０３  微細柱状シリコン４０１ａとＡｌＮ層４０２ａを含む微細凸部、４０４  窒化物系半導体層、５０１  サファイア基板、５０２  ＧａＮ層、５０２ａ  空隙が形成されたＧａＮ層、５０３  Ｔｉ膜、５０３ａ  多数の微細貫通穴を含むＴｉＮ膜、５０４  ＧａＮ層。
【図２】
2009224758.tif 000003
【図４】
2009224758.tif 000004
【図５】
2009224758.tif 000005
【図６】
2009224758.tif 000006
【図１】
2009224758.tif 000007
【図３】
2009224758.tif 000008