(57)【要約】【課題】効率的に不良原因の特定する半導体不良解析方法及び不良解析優先順位決定システム、製造歩留り向上を実現した半導体装置の製造方法を提供する。【解決手段】故障診断、物理的解析及びインライン検査の各結果を該当する半導体チップ上の物理的な位置及び面積に置き換える。上記３つの結果のいずれか２つ以上の組み合わせの当該領域面積の重なり部分を求める。解析対象が初期状態のときには、上記インライン検査結果を含んだ上記３つの結果が組み合わされたものの面積の大きさの順に第１位、上記インライン検査結果を含んだ上記１つの結果が組み合わされたものの面積の大きさの順に第２位の優先順位にそれぞれ決定し、解析対象が成熟状態のときには、上記インライン検査結果を除いた上記２つの結果が組み合わされたものの面積の大きさの順に優先順位を決定する。上記優先順位に従って具体的不良原因を解析する。【選択図】図１
2009135151.tif 000002
【特許請求の範囲】
【請求項１】
故障診断結果、物理的解析結果及びインライン検査結果のそれぞれを該当する半導体チップ上の物理的な位置及び面積に置き換える第１手順、
上記故障診断結果、物理的解析結果及びインライン検査結果のいずれか２つ以上の組み合わせの当該領域面積の重なり部分を求める第２手順、
解析対象を第１状態と第２状態に分けて、
上記第１状態のときには、上記インライン検査結果を含んだ上記３つの結果が組み合わされたものの面積の大きさの順に第１位の優先順位を決定し、上記インライン検査結果を含んだ上記１つの結果が組み合わされたものの面積の大きさの順を第２位の優先順位を決定し、
上記第２状態のときには、上記インライン検査結果を除いた上記２つの結果が組み合わされたものの面積の大きさの順に優先順位を決定する第３手順、
上記第３手順で決定された優先順位に従って、解析対象とその具体的不良原因を解析する第４手順とを行う半導体不良解析方法。
【請求項２】
請求項１において、
上記故障診断結果は、スキャン診断解析とＩＤＤＱ診断解析のうちのいずれか１つ以上を含み、
上記物理的解析結果は、発光解析、ＯＢＩＲＣＨ解析、ＤＬＳ解析のうちのいずれか１以上を含み、
上記インライン検査結果は、異物検査、外観検査のうちのいずれか１以上を含む半導体不良解析方法。
【請求項３】
請求項２において、
上記第１状態は、解析対象の試作時及び量産開始から一定期間の初期状態であり、
上記第２状態は、上記初期状態が終了した後の状態である半導体不良解析方法。
【請求項４】
請求項３において、
上記解析対象となる半導体装置は、メモリを除くものである半導体不良解析方法。
【請求項５】
半導体チップの電気的試験結果を得て、上記故障診断結果を作成する第１装置と、
半導体チップに対して物理的診断結果の採取を行う第２装置と、
半導体チップの製造過程でのインライン検査結果の採取を行う第３装置と、
情報処理装置とを有し、
上記情報処理装置は、
上記故障診断結果、上記物理的解析結果及び上記インライン検査結果のそれぞれを該当する半導体チップ上の物理的な位置及び面積に置き換える第１処理、
上記故障診断結果、物理的解析結果及びインライン検査結果のいずれか２つ以上の組み合わせの当該領域面積の重なり部分を求める第２処理、
解析対象を第１状態と第２状態に分けて、
上記第１状態のときには、上記インライン検査結果を含んだ上記３つの結果が組み合わされたものの面積の大きさの順に第１位の解析優先順位を決定し、上記インライン検査結果を含んだ上記１つの結果が組み合わされたものの面積の大きさの順を第２位の解析優先順位を決定し、
上記第２状態のときには、上記インライン検査結果を除いた上記２つの結果が組み合わされたものの面積の大きさの順に解析優先順位を決定する第３処理を行う半導体不良解析優先順位決定システム。
【請求項６】
請求項５において、
上記第１装置は、スキャン診断解析装置とＩＤＤＱ診断解析装置のうちのいずれか１つ以上を含み、
上記第２装置は、発光解析装置、ＯＢＩＲＣＨ解析装置、ＤＬＳ解析装置のうちのいずれか１以上を含み、
上記インライン検査結果は、異物検査装置、外観検査装置のうちのいずれか１以上を含む半導体不良解析優先順位決定システム。
【請求項７】
請求項６において、
上記第１状態は、解析対象の試作時及び量産開始から一定期間の初期状態であり、
上記第２状態は、上記初期状態が終了した後の状態である半導体不良解析優先順位決定システム。
【請求項８】
請求項７において、
上記解析対象となる半導体装置は、メモリを除くものである半導体不良解析優先順位決定システム。
【請求項９】
論理設計工程と、
レイアウト設計工程と、
マスク作成工程と、
デバイス製作工程と、
上記デバイス作成工程過程で行うインライン検査工程と、
ウェハテスト工程と、
パッケージング工程と、
ファイナルテスト工程とを有する半導体装置の製造方法であって、
上記インライン検査工程、ウェハテスト工程及びファイナルテスト工程で取得した故障診断結果、物理的解析結果及びインライン検査結果から不良解析優先順位を決定する不良解析優先順位決定工程と、
上記不良解析優先順位決定工程の優先順位に従って解析対象とその具体的不良原因を解析する不良原因解析工程と、
上記不良原因解析工程で取得した解析結果に対応した不良対策を上記論理設計工程、レイアウト設計工程、マスク作成工程、デバイス製作工程のいずれかに実施する不良対策実施工程とを更に有し、
上記不良解析優先順位決定工程は、
上記故障診断結果、物理的解析結果及びインライン検査結果のそれぞれを該当する半導体チップ上の物理的な位置及び面積に置き換える第１工程、
上記故障診断結果、物理的解析結果及びインライン検査結果のいずれか２つ以上の組み合わせの当該領域面積の重なり部分を求める第２工程、
解析対象を第１状態と第２状態に分けて、
上記第１状態のときには、上記インライン検査結果を含んだ上記３つの結果が組み合わされたものの面積の大きさの順に第１位の優先順位を決定し、上記インライン検査結果を含んだ上記１つの結果が組み合わされたものの面積の大きさの順を第２位の優先順位を決定し、
上記第２状態のときには、上記インライン検査結果を除いた上記２つの結果が組み合わされたものの面積の大きさの順に優先順位を決定する第３工程を有し、
上記不良原因解析工程は、上記不良解析優先順位決定工程の優先順位に従って、解析対象とその具体的不良原因を解析する半導体装置の製造方法。
【請求項１０】
請求項９において、
上記故障診断結果は、スキャン診断解析とＩＤＤＱ診断解析のうちのいずれか１つ以上を含み、
上記物理的解析結果は、発光解析、ＯＢＩＲＣＨ解析、ＤＬＳ解析のうちのいずれか１以上を含み、
上記インライン検査結果は、異物検査、外観検査のうちのいずれか１以上を含む半導体装置の製造方法。
【請求項１１】
請求項１０において、
上記第１状態は、解析対象の試作時及び量産開始から一定期間の初期状態であり、
上記第２状態は、上記初期状態が終了した後の状態である半導体装置の製造方法。
【請求項１２】
請求項１１において、
上記半導体装置は、メモリを除くものである半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体不良解析方法、半導体不良解析優先順位決定システム及びそれを用いた半導体装置の製造方法に関し、主としてメモリを除く半導体不良解析方法、半導体不良解析優先順位決定システム及びそれを用いた半導体装置の製造方法に適用して有効な技術に関するものである。
【背景技術】
【０００２】
特開平１０−２１４８６６号公報においては、インライン検査情報をウェハ毎に明示し、そのウェハ面内での分布を検討することで、ウェハに関する不良位置データを採取し、不良位置データである不良の位置分布から不良が集中して存在する領域をクラスタとして捉え、このクラスタの半導体ウェハ全面に対する面積占有率とクラスタ形状から観察位置を決定することが記載されている。特開平１０−００４１２８号公報においては、解析情報として、ＬＳＩをスタンバイ等の静的な状態に設定した時に、不良に関わるトランジスタから発生する光を捉え、その発光情報をウェア全面で取得し、それらがチップ内でどのように分布しているかを、発光情報を重畳することで把握することが記載されている。特開平０９−１３４９４０号公報においては、インラインの検査情報とテスタで検出したメモリのフェイルビットの位置情報と不良が重なっている場合には、その検査の前の段階に不良を起こさせる要因となる工程上の問題があると判断することが記載されている。
【特許文献１】特開平１０−２１４８６６号公報
【特許文献２】特開平１０−００４１２８号公報
【特許文献３】特開平０９−１３４９４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
半導体装置の各種検査は、ＬＳＩを製造する各段階で行われる。検査工程により、良品／不良品を検出して不良品を排除することにより、それ以後の工程で不良品に対する無駄を排除することができる。また、不良検出データを解析して原因を特定して同じ不良の繰り返しを排除することも行われている。つまり、不良検出、不良解析、不良対策によって製造の各プロセスを改善するという努力は行われているが、特許文献１ないし３のように不良へのそれらの対応は、現実的には解析担当者による経験や勘に頼った製造工程の一部の限定的なものである。特許文献３のようにメモリにおいては、不良ビット情報は、不良メモリセルの物理位置との対応が容易であり、バターン欠陥マップとフェイルビットマップとを比較してパターン欠陥が発生した処理工程を特定して対策を行う。しかし、論理回路は、メモリとは異なり配線や素子がランダムに配置されるために上記特許文献３のような手法を採ることはできない。
【０００４】
図１１には、本願発明に先立って検討されたＬＳＩの不良解析手法の説明図が示されている。メモリを主体としたＬＳＩにおいては、図１１（Ａ）に示すようにメモリテスタでの検査で取得したフェイルログを解析するフェイルビット解析により、不良座標とチップ上の物理的な位置とを対応付けることは容易である。これはメモリマットがＸＹ格子上で規則的に配列されていることによる。このため、メモリにおいては不良位置特定と呼ばれる技術分野は特に必要なかった。一方、ロジックを主体としたＬＳＩにおいて、図１１（Ｂ）に示すようにロジック部は通常ネットと呼んでいる配線系が絡み合う領域であり、しかも、それらネットは自動配置配線されており、規則的な配列は無く、物理的な位置との直接的な繋がりは設計データを参照して認識するしかない。実際にはロジックを主体としたＬＳＩにおいても、ロジックテスタで取得したフェイルログを解析する各種の故障診断手法を駆使することにより、不良の可能性のあるネットを推定することが可能である。
【０００５】
しかし、推定されるネットは、配線の繋がりで一定の広がりを持っており、特定の座標に確定することはできない。しかも、複数であることが通常である。あるいは、不良要因が存在するネットから信号が伝搬した先で始めて不良として認識されることもあり、さらに不良位置の特定を困難にしている。ロジックの場合の故障診断では、テストパターンを掃引しながらモニタした電源電流の異常値を解析して不良の可能性のあるネットを抽出する。あるいは、不良の可能性のあるネットを検出された不良出力部から遡上することで追跡して複数の不良出力部に基づく推定ネットの共通部分を不良要因を包含する可能性の高いネットの集合として指摘する。このような手法において、通常一つのネットに確定されることは稀である。上述のように、たとえ一つのネットでも広がりを持つため、一箇所の物理座標に不良位置を絞り込むことはできない上、被疑ネットの数が複数となり、各種の解析手法を駆使した不良位置特定が、不良の位置、さらに、不良の原因を突き止めるために不可欠となってきている。
【０００６】
半導体装置においては、上記のような製造過程の他に出荷後の顧客においても様々な形態での不良が発生する。ある不良原因は、往々にして上記製造過程での様々な検査結果や出荷後の顧客における不良形態として現れるという傾向を持っている。本願発明者においては、このことに着目し、異なる条件での検査結果データを組み合わせることにより効率的に不良原因を特定する手法を検討する過程で本願発明に到達した。
【０００７】
この発明の目的は、不良原因の特定を効率よく行うことができる半導体不良解析方法及び半導体不良解析優先順位決定システムを提供することにある。この発明の他の目的は、製造歩留りの向上を実現した半導体装置の製造方法を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願における実施例の１つは下記の通りである。第１手順では、故障診断結果、物理的解析結果及びインライン検査結果のそれぞれを該当する半導体チップ上の物理的な位置及び面積に置き換える。第２手順では、上記故障診断結果、物理的解析結果及びインライン検査結果のいずれか２つ以上の組み合わせの当該領域面積の重なり部分を求める。第３手順では、解析対象を第１状態と第２状態に分けて、上記第１状態のときには、上記インライン検査結果を含んだ上記３つの結果が組み合わされたものの面積の大きさの順に第１位の優先順位を決定し、上記インライン検査結果を含んだ上記１つの結果が組み合わされたものの面積の大きさの順を第２位の優先順位を決定し、上記第２状態のときには、上記インライン検査結果を除いた上記２つの結果が組み合わされたものの面積の大きさの順に優先順位を決定する。第４手順では、上記第３手順で決定された優先順位に従って、解析対象とその具体的不良原因を解析する。
【０００９】
本願における実施例の他の１つは下記の通りである。第１装置は、半導体チップの電気的試験結果を得て、上記故障診断結果を作成する。第２装置は、半導体チップに対して物理的診断結果の採取を行う。第３装置は、半導体チップの製造過程でのインライン検査結果の採取を行う。情報処理装置は、第１ないし第３処理を行う。第１処理は、上記故障診断結果、上記物理的解析結果及び上記インライン検査結果のそれぞれを該当する半導体チップ上の物理的な位置及び面積に置き換える。第２処理は、上記故障診断結果、物理的解析結果及びインライン検査結果のいずれか２つ以上の組み合わせの当該領域面積の重なり部分を求める。第３処理は、解析対象を第１状態と第２状態に分けて、上記第１状態のときには、上記インライン検査結果を含んだ上記３つの結果が組み合わされたものの面積の大きさの順に第１位の解析優先順位を決定し、上記インライン検査結果を含んだ上記１つの結果が組み合わされたものの面積の大きさの順を第２位の解析優先順位を決定し、上記第２状態のときには、上記インライン検査結果を除いた上記２つの結果が組み合わされたものの面積の大きさの順に解析優先順位を決定する。
【００１０】
本願における実施例の更に他の１つは下記の通りである。半導体装置の製造方法は、論理設計工程、レイアウト設計工程、マスク作成工程、デバイス製作工程、上記デバイス作成工程過程で行うインライン検査工程、ウェハテスト工程、パッケージング工程、ファイナルテスト工程とを有する。不良解析優先順位決定工程は、上記インライン検査工程、ウェハテスト工程及びファイナルテスト工程で取得した故障診断結果、物理的解析結果及びインライン検査結果から不良解析優先順位を決定する。不良原因解析工程は、不良解析優先順位決定工程と、上記不良解析優先順位決定工程の優先順位に従って解析対象とその具体的不良原因を解析する。不良対角実施工程は、上記不良原因解析工程で取得した解析結果に対応した不良対策を上記論理設計工程、レイアウト設計工程、マスク作成工程、デバイス製作工程のいずれかに実施する。上記不良解析優先順位決定工程は、第１工程で上記故障診断結果、物理的解析結果及びインライン検査結果のそれぞれを該当する半導体チップ上の物理的な位置及び面積に置き換える。第２工程で、上記故障診断結果、物理的解析結果及びインライン検査結果のいずれか２つ以上の組み合わせの当該領域面積の重なり部分を求める。第３工程で、解析対象を第１状態と第２状態に分けて、上記第１状態のときには、上記インライン検査結果を含んだ上記３つの結果が組み合わされたものの面積の大きさの順に第１位の優先順位を決定し、上記インライン検査結果を含んだ上記１つの結果が組み合わされたものの面積の大きさの順を第２位の優先順位を決定し、上記第２状態のときには、上記インライン検査結果を除いた上記２つの結果が組み合わされたものの面積の大きさの順に優先順位を決定する。上記不良原因解析工程は、上記不良解析優先順位決定工程の優先順位に従って、解析対象とその具体的不良原因を解析する。
【発明の効果】
【００１１】
解析担当者の経験や勘によらず効率的に不良原因を特定することができる。効率的な不良原因の特定により製造歩留りの向上を図ることができる。
【発明を実施するための最良の形態】
【００１２】
図１には、本発明に係る半導体不良解析方法における基本的な情報重畳手法の説明図が示されている。この実施例の不良解析方法に用いられる情報としては、テスタのフェイルログから解析する故障診断情報をウェハ上でマッピングした診断マップ（Ａ）、デバイスをスタンバイ状態あるいはＩＤＤＱ(=Quiescent IDD)セット状態に設定して取得する発光解析情報をウェハ上でマッピングした発光マップ（Ｂ）、インライン検査で取得する異物情報をウェハ上でマッピングした異物マップ（Ｃ）のような３つとしている。この実施例ではこれら３つの情報を重畳した重畳マップ（Ｄ）を得るものである。ここではウェハ状態での重畳で説明を進めるが、パッケージ状態であっても、以下に記載する解析と同等の解析が可能であることは上述の通りである。
【００１３】
不良解析は、ＬＳＩを製造する各段階で必要であり、開発段階では開発期間の短縮のために、量産段階では歩留りの早期向上のため、顧客からの返品段階においては顧客と工程へのフィードバックのための解析となる。
【００１４】
図２には、１つの半導体チップに着目した半導体不良解析方法の説明図が示されている。図２（Ａ）は、図１の診断マップ（Ａ）に対応しており、故障診断指摘ネット集合に対して半導体チップ上における物理的な位置情報としての一定の故障診断領域が設定される。図２（Ｂ）は、図１の発光マップ（Ｂ）に対応しており、発光検出箇所に対して半導体チップ上における物理的な位置情報としての発光検出領域が設定される。図２（Ｃ）は、図１の異物マップ（Ｃ）に対応しており、異物検出箇所に対して半導体チップ上における物理的な位置情報としての異物検出領域が設定される。
【００１５】
図２（Ｄ）は、図１の重畳マップ（Ｄ）に対応しており、図２（Ａ）〜（Ｃ）を重畳させたものである。この実施例の不良解析方法では、上記重畳マップ（Ｄ）における上記各領域の重なり面積が判定される。同図においては、故障診断結果に対応した故障診断領域と発光解析結果に対応した発光検出領域とが一部分重なっている診断＊発光共通領域が存在するが、異物検査結果の異物検出領域が他の検出領域と重なっている部分は無い。
【００１６】
ここで、上記故障診断領域は、故障診断で指摘されたネットの集合があり、指摘全ネットに外接する矩形を故障診断領域のように設定される。また、同様に検出した発光はその強度に従って一定の広がりを持つが、適当な閾値に従ってスライスして決定した発光の広がりの外接矩形を発光検出領域のように設定される。さらに、検出された異物については、データの容量を考慮して精度を緩めて位置情報を格納している場合があり、精度緩和度合いに依存して検出された異物を中心に設定した寸法に広げた矩形を異物検出領域と設定する。これらの領域が一部でも重なっていれば、領域が一致していると判断する。
【００１７】
対照結果を視覚的にオペレータに示す方法として、文字で合致の状況を記載することも可能であるが、例えば、故障診断結果を示す外接矩形を青色で表示、発光解析結果を示す外接矩形を黄色で表示、異物検査結果を示す外接矩形を赤色で表示することで、それらが重なった状況に従って、色彩の混色状態を利用することが有効で、実際のシステムではこの方式を採用することが望ましい。図２の例の場合、故障診断領域と発光検出領域とが一部重なったおり、この部分が上記のように診断＊発光共通領域と呼ばれる。この重なりの状況で解析の優先順位が決定される。
【００１８】
図３には、この発明に係る半導体不良解析方法の不良解析優先順位の説明図が示されている。同図には、上記故障診断結果、発光解析結果及び異物検査結果の組み合わせた共通領域の面積の評価方法が示されている。まず、異物検査結果を参照して、不良が異物起因である可能性が高いか否かが横軸方向で示され、左側が不良原因が異物である可能性が高いことを示している。解析が容易となるか否かの解析の容易度が縦軸方向で示され、上側が解析の容易度が高いことを示している。
【００１９】
（ａ）は、故障診断領域、発光検出領域、異物検出領域全ての共通部分のある場合であり、不良の原因が異物である可能性が一番高い。また、故障診断の結果と発光解析の結果から不良に絡むネットを抽出し、それに異物の座標を対照させることで、不良位置の特定も最も容易となる。
【００２０】
（ｂ）は、発光検出領域と異物検出領域では共通部分が無いが、それぞれと故障診断領域とで共通部分が存在する。この場合には上記（ａ）と同様にネットの抽出が可能で、抽出したネットが異物検出領域を通過する可能性が高く、その部分に不良原因が存在すると考えることができる。したがって、不良の原因が異物である可能性は高く、また、解析の容易さも（ａ）に匹敵する。ただし、全てが一致している訳ではないので、ネットが外れる確率もあり、（ａ）より不良原因が異物である可能性の評価若干を抑えている。
【００２１】
（ｃ）は、故障診断領域と異物検出領域とで共通部分を持たない。この時、発光解析と故障診断の結果からネットを抽出したとしても、異物検出領域を通っていないため、抽出ネットが異物に絡む確率は少し低くなる。ただし、故障診断はあくまで推定であるため、外れていても条件再設定で領域を広げる可能性もある。発光は不良がその部分に存在する物理的な証拠であり、発光検出領域と異物検出領域とで共通部分があるので、異物が不良原因である可能性は未だあると言える。また、解析の容易性については、ネットと異物が絡まない分、（ｂ）よりも評価を下げている。
【００２２】
（ｄ）は、発光検出領域と異物検出領域とで共通部分を持っているため、異物が原因で不良が生じている可能性は（ｃ）と同等と考えてもよい。故障診断領域が異物検出領域と重なっているが、これも（ｃ）と同じ評価をしている。解析容易度については、発光検出領域と故障診断領域とに共通部分が無いため、ネットの抽出が難しく、（ｃ）よりは低く評価としている。
【００２３】
（ｅ）は、発光検出領域と異物検出領域とで共通部分が存在する。しかし、故障診断領域はどちらとも共通部分を持たない場合である。不良原因が異物である可能性は（ｃ）（ｄ）と同等であるが、故障診断領域と共通部分を持たないため、解析の容易度を下げた評価としている。
【００２４】
（ｆ）は、発光検出領域が故障診断領域と異物検出領域と共通部分を持たない場合であり、異物が不良の原因である確率は低下する。ただし、故障診断の結果と異物検出の結果を対照させられる可能性があり、解析の容易度の評価は（ｄ）と同等としている。
【００２５】
（ｇ）は、故障診断領域と発光検出領域とで共通部分を持つ。異物検出領域とは共通部分を持たないので、この不良の原因が異物であるとは考えにくい。ただし、故障診断結果と発光解析結果と対照させることでネットの抽出が可能であるので、解析の容易度は高く評価している。
【００２６】
（ｈ）は、全ての領域について共通部分を持たない場合であり、不良原因が異物である可能性は（ｇ）と同様に低い。解析については互いに対照することができないため、最も解析が困難となる。
【００２７】
以上が３種類の解析結果を処理して得られる各領域の重なり状況による異物が不良原因である可能性と解析の容易度についての評価であり、この評価結果を用いて解析の優先順位を決定することが可能となる。
【００２８】
量産の立ち上げ段階で異物が問題となっている時期であれば、異物に着目して不良解析を進めるのが得策である。異物検査である程度の工程は特定できているとしても、その異物がどのような要因で発生したのかが不明な場合がある。その場合には、異物が不良原因で有る可能性が高く、解析が容易な順番で解析を進めることになり、図３の例では（ａ）→（ｂ）→（ｃ）が解析優先順位として適当である。
【００２９】
一方、開発当初に何らかのシステマティックな不良が存在する恐れのある時期、あるいは、異物対策は別途進み始め、異物以外の原因の不良に注目する必要が出てきた時期、それらの時期であれば、異物に絡みそうな不良の解析の優先度が下がってくる。その場合、不良原因が異物である可能性の低い順、解析が容易な順に解析優先順位を決定することになり、図３の例では、（ｇ）を最優先で解析するのが妥当と考える。次の優先順位を（ｃ）とするか（ｆ）とするかは解析者が実際の領域の重なり状況を詳細に検討して決定することになる。このように、不良解析を実施する時期・状況に応じて解析の優先順位を決定するために図３に示す故障診断領域、発光検出領域、異物検出領域の重なり評価を適用するのは効率的な解析を進める手法として有効である。
【００３０】
図４には、この発明に係る半導体不良解析方法における各領域の設定方法の説明図が示されている。図４（Ａ）においては、上記故障診断によって抽出したネットは複数について、その全てのネットの外接矩形を故障診断領域とされる。発光については、個々の発光はその強度に従った光の広がりの外接矩形を発光検出領域したが、図４（Ｂ）のように距離ｄ１が近い複数の発光が存在する場合は、同図に点線で示したように複数個の発光が含まれる領域を１つの発光検出領域としてもよい。さらに、異物については、個々の異物について精度緩和度合いに依存して検出された異物を中心に設定した寸法に広げた矩形を１つの異物検出領域としたが、図４（Ｃ）のように、距離ｄ２が近い複数の異物が存在する場合には、同図に点線で示したように複数個の異物が含まれる領域を１つの異物検出領域とするようにしてもよい。実際の解析においては、故障診断領域内に発光検出領域が含まれ、発光検出領域内に複数の発光が含まれている場合、発光が生じるネット内のゲート位置と発光位置との関係まで考慮して不良に関連するネットを特定できる可能性が最も高いので、上記図４（Ｂ）のように発光検出領域を広げて重畳を検出することが有益になると考えられる。
【００３１】
図５には、この発明に係る半導体不良解析方法による不良解析優先順位の説明図が示されている。同図においては、故障診断領域、発光検出領域及び異物検出領域とが重畳する例として、上記故障診断領域内に発光検出領域が含まれ、発光検出領域内に複数の発光が含まれ、更に異物検出領域が同様に含まれている場合が示されている。同図のようにゲート位置と発光位置が一致しているネットが併走している場合には、異物起因不良で実際に異物が存在する可能性の高い位置まで特定できることがある。そこで、一つの指標として、上記各領域の重なり面積を計算し、それを図６に示すようなリスト図としてそれぞれの面積順にソートすることで解析優先順位を決めると共に、そのデータを発光解析装置等の解析装置へ送り、より詳細に物理的な解析を実行するシステムを組むことで、さらに解析の効率向上が可能となる。
【００３２】
図６ではオリジナルデータで各共通領域の面積と各領域に含まれる指摘／検出数をリストアップしている。もし、異物を解析の第１の対象（初期状態）とするのであれば、図７に示したように、上記の重なりのタイプとして（ａ）から優先的に解析を実施するようにリストをソートして解析の優先順位を決定する。その際、検出した発光数が多い程、ネットの特定の確率が上がるため、検出発光数の多いチップを上位にソートする。故障診断で指摘されたネット数が多いと特定に手間がかかると考えるかもしれないが、複数の発光を通過するネットは極少数に限られるため、発光の数の方を重要視するようにしている。
【００３３】
一方、異物以外の不良要因を追究する段階（成熟状態）であれば、図８に示したように、異物起因で有る確率の低い（ｇ）の優先順位を上げ、さらに含まれる検出発光数の多いチップを上位にソートする。以下、このケースでは解析の容易度を優先させて（ｃ）を選び、その後を（ｆ）としている。このように解析の優先順位を決定し、そのチップアドレスを解析装置が読み込めるフォーマットとして出力することで、解析を効率的に流すシステムとして機能させることができるようになる。図６〜図８において、診＊光＊異は、診断＊発光＊異物を略し、診＊光は、診断＊発光を略し、光＊異は、発光＊異物を略し、異＊診は、異物＊診断を略している。
【００３４】
以上、故障診断、発光解析、異物検査の結果を互いに対照させて、その共通領域を検討することで解析の優先順位を決定する手法について述べてきた。それらの対照でも解析の効率向上を図ることができる。他の解析手法もついても、同様に対照することで、さらに解析優先順位の決定確度を上げることが可能となる。
【００３５】
図９には、本発明に係る半導体不良解析方法における具体的な情報重畳手法の説明図が示されている。前記図１では、診断マップ（Ａ）、発光マップ（Ｂ）、異物マップ（Ｃ）のようにそれぞれを１種類に纏めて説明したが、それぞれは幾つかの故障診断がある。図９において、（Ａ１）は、故障診断（Ａ）の１つであり、スキャン回路を組み込んだＬＳＩでは、スキャン回路からの不良情報を基に不良関連ネットを抽出するスキャン解析によるものである。（Ａ２）は、テストパターンを流しながらＩＤＤＱをモニタし、その異常値のフェイルログから不良に絡む可能性のあるネットを抽出するＩＤＤＱ解析による故障診断である。これらは互いに異なった情報に基づく診断方法であるため、それらを対照させることで、より不良と絡む可能性の高いネットを抽出することが可能となる。
【００３６】
図１の発光マップ（Ｂ）に代表される物理的な解析についても、発光解析マップ（Ｂ２）のみでなく、ＯＢＩＲＣＨ(=Optical Beam Induced Resistance Change)解析マップ（Ｂ３）も解析手法として適用される。ＯＢＩＲＣＨ解析マップ（Ｂ３）は、赤外レーザをＬＳＩに照射・走査しつつ、電源電流をモニタして、それをレーザ走査と同期させて２次元画像化する手法で、電流が流れている経路を可視化することが可能である。したがって、ＣＭＯＳ回路で組まれたＬＳＩでは定常状態では電流が流れていないのにも関わらず、電流が流れている不良部分を検出することができる。
【００３７】
このＯＢＩＲＣＨ解析（Ｂ３）も発光マップ（Ｂ２）と同様に発光解析対照に適用することが可能である。発光解析の場合、ゲートそのものの不良でない限り、発光位置は不良に絡むネットのゲート部で、不良原因位置ではないことが多い。ＯＢＩＲＣＨ解析でも電流が流れているネットの形状自体が観察できる場合もあるが、何らかの要因によるショートにおいて、レーザの熱がそこで特に吸収されることがあり、直接的に不良位置を指摘することもある。これに異物位置が一致していれば、その位置に不良原因が存在すると考えてよく、不良位置特定ＴＡＴの短縮に繋がる。発光解析に比較して、検出に時間を要するのがＯＢＩＲＣＨ解析の弱点ではあるが、徹底的に解析すべきウェハの場合には時間を無視して解析することもあり、ＯＢＩＲＣＨ解析マップ（Ｂ３）も対照する情報として活用するのが有効である。
【００３８】
ＳＤＬ(=Soft Defect Localization) あるいはＬＡＤＡ(=Laser Assist Device Alternation)と呼ばれるＳＤＬ／ＬＡＤＡマップ（Ｂ１）は、レーザを照射・走査しながら、テスタのパス／フェイル信号をレーザ走査と同期させて２次元画像化する手法で、両者を総称してＤＬＳ（=Dynamic Laser Stimulation)と呼んでおり、前者が1300nm、後者が1064nmの波長のレーザを照射する違いがある。波長の違いにより、加熱と電子−正孔対発生のそれぞれで異なる現象を生じさせるため、得られる情報も異なってくるが、両者ともマージン性の不良に対して有効な解析手法である。この解析で得られる情報は発光解析やＯＢＩＲＣＨ解析（Ｂ３）と異なり、定常状態では検出困難な高抵抗不良部を顕在化することも可能で、別種の情報として、故障診断結果等と対照させると、さらに有効な解析のための優先順位付けが可能となる。
【００３９】
インライン検査は、異物マップ（Ｃ１）を作成する異物検査と同様に工程によっては外観検査も実施している。外観検査は光学式検査とＳＥＭ式検査があり、それぞれ得られる情報が異なっており、これらを使い分けて外観欠陥マップ（Ｃ２）が形成される。インライン検査の方式としても異物検査（Ｃ１）だけでは不足しているパターンの欠陥情報を外観欠陥マップ（Ｃ２）により加えることができ、図１のように外観検査結果（Ｃ）も故障診断（Ａ）や物理的解析結果（Ｂ）と対照させる情報として有効であり、情報が揃えられる限り、異物と合わせて対照することが望ましい。
【００４０】
図９に示したようにできるだけ多くの情報を重ね合わせて、より確度が高く有効な解析の優先順位付けを実施するべきであるが、現実的には必ずしも全ての情報が揃っている訳ではないため、解析の優先順位を決定する時点で揃っている情報を、前記図３で説明したように重なり状態を数値的に評価するため、重なり面積と指摘／検出数を図６と同様にリストアップし、その時の解析対象に応じて図７、図８のようにソートすることで、最も有効な解析優先順位を求めている。
【００４１】
解析情報として、ＩＤＤＱ解析とスキャン解析、発光解析とＯＢＩＲＣＨ解析とＳＤＬ／ＬＡＤＡ解析、異物検査と外観検査はほぼ同列であり、それぞれのカテゴリで複数の情報が揃っている場合には、必要に応じてできるだけ多種、あるいは、特定情報を選択して、解析優先順位の評価に活用することが望ましい。
【００４２】
以上説明したように、解析を実施する時点の状況に応じて、解析の優先順位を数値的評価で決定できるため、その時点（初期状態／成熟状態）で得るべき解析情報を得るための時間を短縮できる。これにより、開発段階であれば開発期間の短縮、量産段階であれば、歩留りの早期向上を図ることが可能となる。顧客から複数の返品解析の依頼があった場合にも、その返品が出荷された時期を考慮して、どの返品から解析に着手するかを決定することも可能となり、顧客の求める解析結果の早期提出に繋げることができる。
【００４３】
図１０には、この発明に係る半導体装置の製造方法の一実施例のフローチャート図が示されている。図１０においては、ＬＳＩを製造し、それが最終顧客に供給されるまでのプロセスフローを、半導体メーカ段階、セットメーカ段階及び最終顧客段階の３つの段階に分け示されている。特に、半導体メーカ段階では、設計段階と製造段階に分けられる。設定段階では、回路設計、機能設計、論理設計、レイアウト設計、プロセス設計、素子設計が行われる。製造段階では、上記レイアウト設計に対応してマスク製作、デバイス製作、ウェハテスト、パッケージング、ファイナルテストの各工程が行われる。セットメーカ段階では、受け入れテストと実機テストが行われる。最終顧客段階では、実機運転が行われる。
【００４４】
この発明に係る不良解析のための不良データは、デバイス製作中でのインライン情報を含んで上記製造段階でのウェハテスト、ファイナルテストにより取得される。本願の不良解析は、それぞれの段階での不良データを前記のような重畳マップとして組み合わせ、その中から初期状態／成熟状態等に分け、解析容易度から不良解析の優先順位が決められる。そして、不良対策施策では、上記不良解析で決められた優先順位に従って不良原因を特定して、不良を低減するための不良対策施策を、論理設計、レイアウト設計、マスク製作、デバイス製作各段階にフィードバックして実施する。
【００４５】
どの段階においても不良対策までは不良が流出、または、製造ラインが停止することもあるため、半導体装置の歩留り向上や製造効率改善を図るためには、不良原因の解析結果を出すまでにスピードが需要である。この不良原因の解析結果が得られるまでの時間短縮は、上記不良流出量を小さくできるので半導体装置の製造歩留り向上に極めて効果的であり、上記製造ラインの停止時間を短くできるから製造効率の改善に極めて効果的であるので、これらの不良解析は半導体装置の製造技術の１つとして捉えることができる。つまり、不良発生は回避できることに越したことは無いが、現実的には避けることがほとんど不可能であり、不良検出、不良解析、不良対策によって製造の各プロセスの改善するというこうとは、半導体装置の量産を効率的に行うという観点からして現実的には製造工程の一部を担うものであると言ってもよい。
【００４６】
開発段階と量産段階ではウェハ状態での不良解析が主体となる。テスタによるプローブ検査で製造の立ち上がり段階、つまり、開発段階と量産段階に応じて、ウェハ内に複数の不良チップが検出される。その中でどのチップから解析を進めるべきであるかは、解析の効率を決める大きな要素となる。この解析優先順位付けを実施する手法を提供することによって、システマティックな解析フローを構築することが、例えば半導体装置の歩留りの改善効果に繋がるものとなる。
【００４７】
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。不良データの取得方法及び解析方法は、前記図９に示したもの以外のものを追加採用してもよい。図４（Ｂ）（Ｃ）の発光検出領域及び異物検出領域の決め方は、個々の不良と複数個の距離によって纏めたものとの２つを比較して、特徴的なものを探し出すようにするもの等種々の実施形態を採ることができる。
【産業上の利用可能性】
【００４８】
この発明は、主としてメモリを除く半導体不良解析方法、半導体不良解析優先順位決定システム及びそれを用いた半導体装置の製造方法に広く利用することができる。
【図面の簡単な説明】
【００４９】
【図１】本発明に係る半導体不良解析方法における基本的な情報重畳の手法の説明図である。
【図２】１つの半導体チップに着目した半導体不良解析方法の説明図である。
【図３】この発明に係る半導体不良解析方法の不良解析優先順位の説明図である。
【図４】この発明に係る半導体不良解析方法における各領域の設定方法の説明図である。
【図５】この発明に係る半導体不良解析方法による不良解析優先順位の説明図である。
【図６】オリジナルデータで各共通領域の面積と各領域に含まれる指摘／検出数のリスト図である。
【図７】図６のオリジナルデータから作成された異物解析優先データのリスト図である。
【図８】図６のオリジナルデータから作成された非異物解析優先データのリスト図である。
【図９】本発明に係る半導体不良解析方法における具体的な情報重畳手法の説明図である。
【図１０】この発明に係る半導体装置の製造方法の一実施例のフローチャート図である。
【図１１】本願発明に先立って検討されたＬＳＩの不良解析手法の説明図である。
【符号の説明】
【００５０】
ｄ１，ｄ２…距離
【図１】
2009135151.tif 000003
【図２】
2009135151.tif 000004
【図３】
2009135151.tif 000005
【図４】
2009135151.tif 000006
【図５】
2009135151.tif 000007
【図６】
2009135151.tif 000008
【図７】
2009135151.tif 000009
【図８】
2009135151.tif 000010
【図９】
2009135151.tif 000011
【図１０】
2009135151.tif 000012
【図１１】
2009135151.tif 000013