(57)【要約】【課題】ＭＯＳトランジスタの直流特性を精度良くシミュレーションできるＭＯＳトランジスタの模擬回路を提供すること。【解決手段】電圧制御型電圧源ＥＧＤ１（１０）は、シミュレーション結果としてのドレイン―ソース間電圧ＶＤＳとドレイン電流ＩＤとが、それぞれ実測のドレイン―ソース間電圧ＶＤＳとドレイン電流ＩＤに一致するように、電圧制御型電圧源ＥＧＤ１（１０）の出力電圧Ｖ１を設定する。この電圧制御型電圧源ＥＧＤ１（１０）による電圧変換は、式で実現してもよく、或いはテーブルを参照することで実現しても良い。【選択図】図１
2009251862.tif 000002
【特許請求の範囲】
【請求項１】
ゲート端子、ドレイン端子、及びソース端子を有するＭＯＳトランジスタの模擬回路において、
ドレイン電極が前記ドレイン端子に接続され、かつソース電極及びバルク電極が前記ソース端子に接続されている横型ＭＯＳＦＥＴ模擬回路と、
前記横型ＭＯＳＦＥＴ模擬回路と並列にアノードが前記ソース端子に接続され、かつカソードが前記ドレイン端子に接続されているボディダイオードと、
前記ゲート端子と前記ソース端子との間に接続された抵抗と、
入力側と出力側との間が絶縁されており、前記抵抗の両端の電圧を入力として所望の電圧を前記横型ＭＯＳＦＥＴ模擬回路のゲート電極―ソース電極間に印加する電圧制御型電圧源と、
を具備したことを特徴とするＭＯＳトランジスタの模擬回路。
【請求項２】
前記ゲート端子と前記ソース端子との間に接続される素子を、前記抵抗からコンデンサに置き換えたことを特徴とする請求項１記載のＭＯＳトランジスタの模擬回路
【請求項３】
ドレイン電流の平方根をゲート―ソース間の電圧値で微分した微分値と前記ゲート―ソース間の電圧値との関係を示す特性のシミュレーション結果が、実測のドレイン電流の平方根をゲート―ソース間の電圧値で微分した微分値と前記ゲート―ソース間の電圧値との関係を示す特性と一致するように電圧制御型電圧源の電圧を決定する変換式を定義したことを特徴とする請求項１または請求項２記載のＭＯＳトランジスタの模擬回路。
【請求項４】
請求項１ないし請求項３のいずれか１項に記載のＭＯＳトランジスタの模擬回路を、表面部分のＭＯＳトランジスタ構造の模擬回路として使用した、ＩＧＢＴを範疇に含む半導体素子の模擬回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＭＯＳトランジスタの模擬回路に係り、特に、ＭＯＳトランジスタの直流特性を精度良くシミュレーションできるＭＯＳトランジスタの模擬回路に関する。
【背景技術】
【０００２】
従来、幾つかのＭＯＳトランジスタの模擬回路が公開されている。例えば、図７は、従来のＭＯＳトランジスタの模擬回路の１例であり、シリコニクス社から公開されている模擬回路である。
【０００３】
同図に示す模擬回路は、ゲート端子Ｇ（３１）、ドレイン端子Ｄ（３２）、及びソース端子Ｓ（３３）を有している。ゲート端子Ｇ（３１）はＮチャネル横型ＭＯＳＦＥＴ（以下「ＮＭＯＳ」と略称する）２（３４）のゲート電極に接続している。ソース端子Ｓ（３３）はＮＭＯＳ２（３４）のソース電極及びバルク電極に接続している。ドレイン端子Ｄ（３２）はドレイン抵抗Ｒ２（３５）を介してＮＭＯＳ２（３４）のドレイン電極に接続している。ゲート端子Ｇ（３１）とソース端子Ｓ（３３）との間にはゲート―ソース間容量Ｃ２（３６）が接続されている。ドレイン端子Ｄ（３２）とソース端子Ｓ（３３）との間にはボディダイオードＤ２（３８）が接続されている。ゲート端子Ｇ（３１）にはＰチヤネル横型ＭＯＳＦＥＴ（以下「ＰＭＯＳ」と略称する）１（３７）のゲート電極が接続され、このＰＭＯＳ１（３７）のバルク電極はドレイン端子Ｄ（３２）に接続している。ＰＭＯＳ１（３７）のドレイン電極及びソース電極は、ＰＭＯＳ１（３７）の寄生ダイオードが動作しないようにするために共にソース端子Ｓ（３３）に接続している。
【０００４】
このＭＯＳトランジスタの模擬回路において、ＰＭＯＳ１（３７）はＮＭＯＳ２（３４）のゲート電極とドレイン電極の間に形成された帰還容量としてのみ作用しており、直流特性はＮＭＯＳ２（３４）及びドレイン抵抗Ｒ２（３５）で決定される。
【０００５】
また、図８は、従来のＭＯＳトランジスタの模擬回路の他の１例であり、ＩＲ社から公開されている模擬回路である。
図８に示すＭＯＳトランジスタの模擬回路も、図７に示す模擬回路と同様に、ゲート端子Ｇ（４１）、ドレイン端子Ｄ（４２）、及びソース端子Ｓ（４３）を有している。ゲート端子Ｇ（４１）はゲート抵抗Ｒ３（４４）を介してＮＭＯＳ３（４５）のゲート電極に、ドレイン端子Ｄ（４２）はドレイン抵抗Ｒ４（４６）を介してＮＭＯＳ３（４５）のドレイン電極に、ソース端子Ｓ（４３）はソース抵抗Ｒ５（４７）を介してＮＭＯＳ３（４５）のソース電極に接続している。ドレイン端子Ｄ（４２）とソース端子Ｓ（４３）との間にはボディダイオードＤ３（４８）及び抵抗Ｒ６（４９）が並列に接続されている。ＮＭＯＳ３（４５）のゲート電極とドレイン電極との間には、電圧制御型電圧源、電流制御型電流源、及びコンデンサなどで構成された帰還容量模擬回路ＣＧＤ１（５０）が接続されている。
【０００６】
図８に示す従来のＭＯＳトランジスタの模擬回路において、ＣＧＤ１（５０）はＮＭＯＳ３（４５）の帰還容量としてのみ作用するため、直流特性はＮＭＯＳ３（４５）及び抵抗Ｒ３（４４），Ｒ４（４６），Ｒ５（４７），Ｒ６（４９）で決定される。
【０００７】
図９は、従来のＭＯＳトランジスタの模擬回路の他の１例を示すものであり、以下の特許文献１に開示された模擬回路である。図９に示す模擬回路は、図８に示すＩＲ社公開の模擬回路と同様に、ゲート端子Ｇ（５１）、ドレイン端子Ｄ（５２）、ソース端子Ｓ（５３）を有している。ゲート電極Ｇ（５１）はゲート抵抗Ｒ７（５４）を介してＮＭＯＳ４（５５）のゲート電極に、ドレイン端子Ｄ（５２）はドレイン抵抗Ｒ８（５６）を介してＮＭＯＳ４（５５）のドレイン電極に接続されている。ソース端子Ｓ（５３）はＮＭＯＳ４（５５）のソース電極に接続されている。ＮＭＯＳ４（５５）のゲート電極とソース電極との間にはゲート―ソース間容量Ｃ３（５７）が接続されている。ドレイン端子Ｄ（５２）とソース端子Ｓ（５３）との間にはボディダイオードＤ４（５８）が接続されている。ドレイン端子Ｄ（５２）とＮＭＯＳ４（５５）のゲート電極との間には、図８に示す回路構成とは異なる帰還容量模擬回路ＣＧＤ２（５９）が接続されている。このＭＯＳトランジスタの模擬回路で模擬されるＭＯＳトランジスタにおいても、直流特性は、ＮＭＯＳ４（５５）及び抵抗Ｒ７（５４），Ｒ８（５６）で決定されることになる。
【特許文献１】特開２００２−１６３３１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、上記背景技術で述べた従来のＭＯＳトランジスタの模擬回路（図７〜９）にあっては、ドレイン−ゲート間にＭＯＳトランジスタの帰還容量を模擬する等価回路を設け、過渡特性のシミュレーション精度を向上させている。このような模擬回路（図７〜９に示す模擬回路）にあっては、一定ゲート電圧を印加した時のドレイン−ソース間電圧とドレイン電流との関係を示す直流特性は、ＮＭＯＳと、ＮＭＯＳに直列に接続した抵抗の値とで定まるものである。
【０００９】
図１０は、従来のＭＯＳトランジスタの模擬回路での直流特性シミュレーション結果と縦型ＭＯＳトランジスタの実測結果との比較を示すグラフ図である。
しかしながら、従来のＭＯＳトランジスタの模擬回路での直流特性シミュレーション結果と縦型ＭＯＳトランジスタの実測結果との比較（図１０参照）においては、ゲート電圧が低い場合にはシミュレーション結果と実測値とがほぼ一致するのに対し、ゲート電圧が高くなるに連れて、シミュレーション結果においては実測結果以上の出力電流が流れ、特に飽和領域ではシミュレーション結果と実測結果とに大きな差が生じていることが明らかとなっている。
【００１０】
これは縦型ＭＯＳＦＥＴが持つ内部のドリフト層のＪＦＥＴ抵抗によるものであり、このＪＦＥＴ抵抗はゲート−エミッタ間の電圧や、コレクタ―エミッタ間の電圧によって変化するものである。この事実から明らかなように、従来の模擬回路（図７〜９）では、前述のＪＦＥＴ抵抗の変化は、ＮＭＯＳに備えさせたパラメータでは模擬することができないため、従来のＭＯＳトランジスタの模擬回路では精度の良い直流特性のシミュレーションができないという問題点があった。
【００１１】
本発明は、上記従来の問題点に鑑みてなされたものであって、ＭＯＳトランジスタの直流特性を精度良くシミュレーションできるＭＯＳトランジスタの模擬回路を提供することを目的としている。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明に係るＭＯＳトランジスタの模擬回路は、ゲート端子、ドレイン端子、及びソース端子を有するＭＯＳトランジスタの模擬回路において、ドレイン電極が前記ドレイン端子に接続され、かつソース電極及びバルク電極が前記ソース端子に接続されている横型ＭＯＳＦＥＴ模擬回路と、前記横型ＭＯＳＦＥＴ模擬回路と並列にアノードが前記ソース端子に接続され、かつカソードが前記ドレイン端子に接続されているボディダイオードと、前記ゲート端子と前記ソース端子との間に接続された抵抗と、入力側と出力側との間が絶縁されており、前記抵抗の両端の電圧を入力として所望の電圧を前記横型ＭＯＳＦＥＴ模擬回路のゲート電極―ソース電極間に印加する電圧制御型電圧源と、を具備したことを特徴とする。
【００１３】
また、前記ＭＯＳトランジスタの模擬回路において、前記ゲート端子と前記ソース端子との間に接続される素子を、前記抵抗からコンデンサに置き換えることを特徴とする。
また、前記ＭＯＳトランジスタの模擬回路において、ドレイン電流の平方根をゲート―ソース間の電圧値で微分した微分値と前記ゲート―ソース間の電圧値との関係を示す特性（以下、「ｄ（√ＩＤ）／ｄ（ＶＧＳ）―ＶＧＳ特性」と呼称する）のシミュレーション結果が、実測のｄ（√ＩＤ）／ｄ（ＶＧＳ）―ＶＧＳ特性と一致するように電圧制御型電圧源の電圧を決定する変換式を定義したことを特徴とする。
【００１４】
さらに、本発明は、前記ＭＯＳトランジスタの模擬回路を、表面部分のＭＯＳトランジスタ構造の模擬回路として使用した、ＩＧＢＴ(Insulated Gate Bipolar Transistor)を範疇に含む半導体素子の模擬回路を提供するものである。
【発明の効果】
【００１５】
以上説明したように、本発明のＭＯＳトランジスタの模擬回路によれば、ゲート端子に入力される電圧を電圧制御型電圧源で所望の電圧に変換し、横型ＭＯＳＦＥＴ模擬回路のゲート電極に入力することにより、直流特性のシミュレーション結果が実測結果とフィッティングするＭＯＳトランジスタ模擬回路を提供できる効果がある。
【００１６】
さらに、電圧制御型電圧源に並列に接続された抵抗（検出用抵抗）をコンデンサ（検出用コンデンサ）に置き換えることにより、この検出用コンデンサを、ゲート―ソース間のゲート容量としても作用させるので、上記直流特性の改善効果に加えて、過渡特性のフィッティング精度を向上させる効果がある。
【００１７】
また、電圧制御型電圧源のゲート電圧の変換式を、実測のｄ（√ＩＤ）／ｄ（ＶＧＳ）―ＶＧＳ特性から算出することにより、シミュレーション結果が実測値とフィッティングするＭＯＳトランジスタの模擬回路を簡便に構築することができる効果がある。
【００１８】
さらに、本発明に係るＭＯＳトランジスタの模擬回路を、他の半導体素子のＭＯＳ構造部模擬回路に適用することにより、例えばＭＯＳ構造を持つＩＧＢＴなどの他の半導体素子についても、直流特性のシミュレーション結果を実測結果とフィッティングさせることが可能となる効果がある。
【発明を実施するための最良の形態】
【００１９】
本発明に係るＭＯＳトランジスタの模擬回路は、横型ＭＯＳＦＥＴの模擬回路と、当該横型ＭＯＳＦＥＴの模擬回路のゲート電極に接続された電圧制御型電圧源と、当該電圧制御型電圧源の入力側に並列に接続された電圧検知用デバイス（抵抗またはコンデンサ）とを備えて構成されるものであるが、前記ゲート端子に印加された電圧を前記電圧検知用デバイス及び前記電圧制御型電圧源で所望の電圧に変換し、前記ゲートに印加することにより、実測結果に則した直流特性のシミュレーション結果を得ることができるようにしている。
【００２０】
以下、本発明のＭＯＳトランジスタの模擬回路の最良の実施形態について、〔第１の実施形態〕〜〔第４の実施形態〕の順に図面を参照して詳細に説明する。
〔第１の実施形態〕
図１は、本発明の第１の実施形態に係るＭＯＳトランジスタの模擬回路の回路図である。
【００２１】
同図において、本実施形態のＭＯＳトランジスタの模擬回路は、まず、端子として、ゲート端子Ｇ（１）と、ドレイン端子Ｄ（２）と、ソース端子Ｓ（３）とを有している。
ドレイン端子Ｄ（２）はノードＮ３（４）に接続され、ノードＮ３（４）には横型ＭＯＳＦＥＴ模擬回路であるＮＭＯＳ１（５）のドレイン電極が接続されている。ＮＭＯＳ１（５）のソース電極及びバルク電極はノードＮ４（６）に接続され、ノードＮ４（６）はソース端子Ｓ（３）に接続されている。ノードＮ３（４）にはボディダイオードＤ１（７）のカソードが接続されており、ボディダイオードＤ１（７）のアノードはノードＮ４（４）に接続されている。
【００２２】
また、ゲート端子Ｇ（１）はノードＮ１（８）に接続されている。ノードＮ１（８）とノードＮ４（６）との間には電圧検出用抵抗Ｒ１（９）が接続されている。また、ノードＮ１（８）には電圧制御型電圧源ＥＧＤ１（１０）のプラス入力端子（＋）が接続されており、さらにノードＮ４（６）には電圧制御型電圧源ＥＧＤ１（１０）のマイナス入力端子（一）が接続されている。さらに、電圧制御型電圧源ＥＧＤ１（１０）のマイナス出力端子（−）はノードＮ４（６）に接続されており、また、電圧制御型電圧源ＥＧＤ１（１０）のプラス出力端子（十）はノードＮ２（１１）に接続されている。ノードＮ２（１１）には横型ＭＯＳＦＥＴ模擬回路ＮＭＯＳ１（５）のゲート電極が接続されている。これらの横型ＭＯＳＦＥＴ模擬回路ＮＭＯＳ１（５）、ボディダイオードＤ１（７）、及び電圧検出用抵抗Ｒ１（９）と、電圧制御型電圧源ＥＧＤ１（１０）とで、本発明に係るＭＯＳトランジスタの模擬回路の全体が構成されている。
【００２３】
以下、本実施形態のＭＯＳトランジスタの模擬回路の動作特性について説明する。
電圧制御型電圧源ＥＧＤ１（１０）は、入力側と出力側とが絶縁され、ゲート端子Ｇとソース端子Ｓとの間のゲート―ソース間電圧ＶＧＳを入力して任意の出力電圧Ｖ１を出力する。この出力電圧Ｖ１が横型ＭＯＳＦＥＴ模擬回路ＮＭＯＳ１（５）のゲート電極―ソース電極間に印加されることにより、シミュレーション結果としての、ドレイン端子Ｄとソース端子Ｓとの間のドレイン―ソース間電圧ＶＤＳ及びドレイン電流ＩＤが決定される。
【００２４】
ここで、前述のシミュレーション結果としてのドレイン―ソース間電圧ＶＤＳとドレイン電流ＩＤとが、それぞれ実測のドレイン―ソース間電圧ＶＤＳとドレイン電流ＩＤに一致するように、電圧制御型電圧源（１０）の出力電圧Ｖ１を設定することにより、直流特性の実測とシミュレーション結果とを精度良く一致させる。なお、この電圧制御型電圧源（１０）による電圧変換は、式で実現してもよく、或いはテーブルを参照することで実現しても良い。
〔第２の実施形態〕
図２は、本発明の第２の実施形態に係るＭＯＳトランジスタの模擬回路の回路図である。同図において、本発明の第１の実施形態に係るＭＯＳトランジスタの模擬回路（図１）と重複する部分には同一の符号を附して説明を省略する。
【００２５】
同図において、本実施形態のＭＯＳトランジスタの模擬回路は、本発明の第１の実施形態で示したＭＯＳトランジスタの模擬回路のうち、ノードＮ１とノードＮ４との間に接続した電圧検出用抵抗Ｒ１を電圧検出用コンデンサＣ１に置き換えている。
【００２６】
以下、本実施形態のＭＯＳトランジスタの模擬回路の動作特性について説明する。
この電圧検出用コンデンサＣ１（１２）は過渡特性に大きく影響するゲート―ソース間のゲート容量としても機能するため、このコンデンサＣ１（１２）により直流特性のフィッティング精度の向上と共に過渡特性のフィッティング精度の向上も実現可能となる。
〔第３の実施形態〕
本発明の第３の実施形態に係るＭＯＳトランジスタの模擬回路の回路図は、第１の実施形態に係るＭＯＳトランジスタの模擬回路、及び第２の実施形態に係るＭＯＳトランジスタの模擬回路と同じである。但し、電圧制御型電圧源ＥＧＤ１の入力電圧ＶＧＢと出力電圧Ｖ１との間の電圧変換式を、実測のｄ（√ＩＤ）／（ＶＧＳ）―ＶＧＳ特性を用いて導出する。導出方法は以下のとおりである。
【００２７】
まず、このＭＯＳトランジスタの模擬回路において、横型ＭＯＳＦＥＴ模擬回路ＮＭＯＳ１（５）のゲート電極−ソース電極間に印加される電圧Ｖ１とドレイン電流ＩＤとの飽和領域における関係は、（１）式で定義される。
【００２８】
【数１】
2009251862.tif 000003
この（１）式から、ｄ（√ＩＤ）／ｄ（Ｖ１）を計算すると、（２）式となり、ｄ（√ＩＤ）／ｄ（Ｖ１）はＮＭＯＳ１（５）のゲー卜電極―ソース電極間電圧Ｖ１によらない一定値となる。
【００２９】
【数２】
2009251862.tif 000004
一方、ＭＯＳトランジスタの模擬回路のドレイン電流ＩＤをゲート端子―ソース端子間電圧ＶＧＳで微分したものは（３）式のようになる。
【００３０】
【数３】
2009251862.tif 000005
（２）、（３）式より（４）式が導出される．
【００３１】
【数４】
2009251862.tif 000006
一方、図３は、実測データから求めたｄ（√ＩＤ）／ｄ（ＶＧＳ）―ＶＧＳ特性を示すグラフ図である。同図に示すように、実測のｄ（√ＩＤ）／ｄ（ＶＧＳ）―ＶＧＳ特性は極大値を有する曲線となる。この曲線を変数がＶＧＳである複数の近似式で近似し、この近似式を（４）式に代入して解くことにより、電圧制御型電圧源ＥＧＤ１の入力電圧ＶＧＳと出力電圧Ｖ１との間の電圧変換式を簡便に導出することが可能となる。
【００３２】
上記の方法で電圧変換式を導出した模擬回路について、直流特性を実測値とシミュレーション値とで比較した結果は、図４のグラフ図で示される。図４は、電圧変換式を導出した模擬回路の直流特性を、実測値とシミュレーション値との比較で示したグラフ図である。電圧変換を行わない場合に比べ、高ＶＧ（高いゲート電圧）の領域で、実測とシミュレーションとの誤差がかなり低減されている効果が理解できよう。
〔第４の実施形態〕
第１の実施形態乃至第３の実施形態はＭＯＳトランジスタの模擬回路に係る実施形態であったが、本実施形態は、本発明に係るＭＯＳトランジスタの模擬回路を、ＭＯＳ構造を有する他の半導体素子（ここではＩＧＢＴ(Insulated Gate Bipolar Transistor)）に対して応用したものである。まず、ＩＧＢＴの一般的な等価回路を図５に示す。
【００３３】
図５は、ＩＧＢＴの一般的な等価回路である。このＩＧＢＴの表面構造はＭＯＳ構造となっており、ＩＧＢＴの模擬回路はＭＯＳトランジスタの模擬回路とＢＪＴ(Bipolar Junction Transistor)模擬回路とを組み合わせて構成される。
【００３４】
図６は、本発明の第４の実施形態に係るＩＧＢＴの模擬回路の回路図である。
同図に示すように、ＩＧＢＴの模擬回路のうち、ＭＯＳトランジスタ部分（横型ＭＯＳＦＥＴ模擬回路ＮＭＯＳ５（２４））に本発明に係るＭＯＳトランジスタの模擬回路を適用している。
【００３５】
これにより、これまでのＩＧＢＴの模擬回路に比べて直流特性の精度を向上することが可能となる。
【産業上の利用可能性】
【００３６】
本発明は、ＭＯＳトランジスタ及びＭＯＳトランジスタ構造を持つＩＧＢＴ等の半導体素子のＳＰＩＣＥ(Simulation Program Integrated Circuit Emphasis)等のシミュレータを用いたシミュレーションにおいて、好適な直流特性をシミュレーションできるＭＯＳトランジスタ模擬回路の構築や、ＭＯＳトランジスタ構造を持つＩＧＢＴ等の半導体素子の模擬回路等の構築に適用可能である。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１の実施形態に係るＭＯＳトランジスタの模擬回路の回路図である。
【図２】本発明の第２の実施形態に係るＭＯＳトランジスタの模擬回路の回路図である。
【図３】実測データから求めたｄ（√ＩＤ）／ｄ（ＶＧＳ）―ＶＧＳ特性を示すグラフ図である。
【図４】電圧変換式を導出した模擬回路の直流特性を、実測値とシミュレーション値との比較で示したグラフ図である。
【図５】ＩＧＢＴの一般的な等価回回路である。
【図６】本発明の第４の実施形態に係るＩＧＢＴの模擬回路の回路図である。
【図７】従来のＭＯＳトランジスタの模擬回路の１例であり、シリコニクス社から公開されている模擬回路である。
【図８】従来のＭＯＳトランジスタの模擬回路の他の１例であり、ＩＲ社から公開されている模擬回路である。
【図９】従来のＭＯＳトランジスタの模擬回路の他の１例を示すものであり、特許文献１に開示された模擬回路である。
【図１０】従来のＭＯＳトランジスタの模擬回路での直流特性シミュレーション結果と縦型ＭＯＳトランジスタの実測結果との比較を示すグラフ図である。
【符号の説明】
【００３８】
１  ゲート端子Ｇ
２  ドレイン端子Ｄ
３  ソース端子Ｓ
４  ノードN3
５  ＮＭＯＳ１
６  ノードN4
７  ボディダイオード
８  ノードN1
９  電圧検知用抵抗R1
１０  電圧制御型電圧源EGD1
１１  ノードN2
１２  電圧検知用コンデンサＣ１
２１  ゲート端子Ｇ
２２  コレクタ端子Ｃ
２３  エミツタ端子
２４  ＮＭＯＳ５
２５  バイポーラトランジスタ(pnp-Tr1)
２６  電圧検知用抵抗R1
２７  電圧制御型電圧源EGD1
【図１】
2009251862.tif 000007
【図２】
2009251862.tif 000008
【図５】
2009251862.tif 000009
【図６】
2009251862.tif 000010
【図７】
2009251862.tif 000011
【図８】
2009251862.tif 000012
【図９】
2009251862.tif 000013
【図３】
2009251862.tif 000014
【図４】
2009251862.tif 000015
【図１０】
2009251862.tif 000016