(57)【要約】【課題】  画質の劣化を抑制可能なＥＬ表示器用の電源システムを提供する。【解決手段】  定数発生器２１に、リセットトリガー信号が入力されると、予め設定された定数をＦＦ信号Ｓｆｆとして出力する。ＦＦ信号Ｓｆｆは、演算部２２に入力される。ＥＬ表示器５の実際のリセット時には、このときの電源電力変動分を見越して、電源から駆動回路１３，１４に電力供給が行われるため、電源電力変動が抑制され、電力変動した場合から通常の電力に復帰するまでの時間が短縮されるので、かかる電力復帰の遅延に伴って発生する画質の劣化を抑制することができる。【選択図】  図１
2009020193.tif 000002
【特許請求の範囲】
【請求項１】
一描画単位毎にリセットされる画素を有するＥＬ表示器用の電源システムにおいて、
画像信号の入力に応じて前記ＥＬ表示器を駆動する駆動回路と、
前記駆動回路に電力を供給する電源と、
前記画像信号に起因するリセットトリガー信号の入力に応じて、前記ＥＬ表示器の前記リセット時の消費電流を所定値として有し、この所定値に応じて前記電源をフィードフォワード制御する制御部と、
を備える電源システム。
【請求項２】
前記リセットトリガー信号は、前記画像信号に含まれる水平同期信号であることを特徴とする請求項１に記載の電源システム。
【請求項３】
前記制御部は、
前記電源から出力される駆動電圧を検出する電圧検出手段と、
前記電圧検出手段からの駆動電圧フィードバック信号、及び前記リセットトリガー信号に同期したフィードフォワード信号の双方に基づいて、前記電源の制御信号を生成する演算手段と、
を有することを特徴とする請求項１又は２に記載の電源システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＥＬ表示器用の電源システムに関する。
【背景技術】
【０００２】
特許文献１に示されるように、一般的な表示装置の電源部には、スイッチング電源が用いられている。スイッチング電源は、表示器の負荷変動による電流変化等を検知して、検知結果を電源部にフィードバックし、スイッチングのデューティ比を適正化することで、電源の安定化を図っている。
【０００３】
ところで、ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示器用の電源システムにおいても、スイッチングのデューティ比を制御して、ＥＬ表示器への供給電力調整を行うことが考えられている。しかしながら、ＥＬ表示器においては、その特殊性として、周期的に画素に蓄積された電荷をリセットする必要がある。すなわち、特定のラインにおけるＥＬ画素内に電荷が残留している場合には、かかる電荷が次のラインの発光に影響を与え、クロストークが発生するため、ＥＬ画素のリセットが必要となる。
【０００４】
特許文献２に記載のＥＬ表示器用の電源システムでは、ＥＬ表示器の１ライン描画毎に、全ＥＬ画素のリセットを行っている。
【特許文献１】特開２００６−１７４６６号公報
【特許文献２】特開平０９−２３２０７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＥＬ表示器のリセット期間においては、駆動電圧が大きく変化し、駆動電圧の復帰に時間がかかると、画質が劣化するという問題がある。すなわち、従来の構成では、負荷変動による電流変化を検知した結果を電源部にフィードバックしていたため、電源部の最適化に時間がかかっていた。電源変動の対策として、大容量のコンデンサを電源とグランドとの間に挿入する手法が知られているが、かかる手法では装置が大型化し、コストも上昇してしまう。
【０００６】
本発明は、このような課題に鑑みてなされたものであり、画質の劣化を抑制可能なＥＬ表示器用の電源システムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述の課題を解決するため、本発明に係る電源システムは、１描画単位毎にリセットされる画素を有するＥＬ表示器用の電源システムにおいて、画像信号の入力に応じてＥＬ表示器を駆動する駆動回路と、駆動回路に電力を供給する電源と、画像信号に起因するリセットトリガー信号の入力に応じて、ＥＬ表示器のリセット時の消費電流を所定値として有し、この所定値に応じて電源をフィードフォワード制御する制御部とを備える。
【０００８】
この電源システムでは、制御部は、リセット動作のトリガーとなるリセットトリガー信号が入力されると、電源のフィードフォワード制御、すなわち、予め判明しているリセット時のＥＬ表示器の消費電流、すなわち消費電力に合わせて、電源の出力電力変動が抑制されるように、電源の制御を行う。したがって、ＥＬ表示器の実際のリセット時には、このときの電源電力変動分を見越して、電源から駆動回路に電力供給が行われるため、電源電力変動が抑制され、電力変動した場合から通常の電力に復帰するまでの時間が短縮されるので、かかる電力復帰の遅延に伴って発生する画質の劣化を抑制することができる。１描画単位毎のリセットとしては、通常１ライン描画毎のリセットが想定されるが、ＭＬＡ（Multi Line Addressing）のように、複数のラインが描画されるような場合も含む。
【０００９】
リセットトリガー信号は、画像信号に含まれる水平同期信号であることが好ましい。すなわち、ＥＬ表示器の画像信号には、各ラインの点灯を指示する水平同期信号が含まれているので、これをリセットトリガー信号として用いることができる。
【００１０】
また、制御部は、電源から出力される駆動電圧を検出する電圧検出手段と、電圧検出手段からの駆動電圧フィードバック信号、及びリセットトリガー信号に同期したフィードフォワード信号の双方に基づいて、電源の制御信号を生成する演算手段とを有することが好ましい。
【００１１】
演算手段は、リセットトリガー信号に同期したフィードフォワード信号によって、電源の制御信号を生成し、上述の作用を奏することができるが、フィードフォワード信号に、電源から出力される駆動電圧の検出値、すなわち、フィードバック信号を併せて制御信号を生成すると、実際の駆動電圧の状態が制御に反映されるため、より精密な電源電力変動の抑制制御を行うことができる。
【００１２】
例えば、リセット時の電力低下が予測されている場合において、フィードフォワード信号のみから制御信号を生成すると、リセット時に電力増加を促すように制御信号が生成されるが、フィードバック信号が、既に電力増加を検知し、電力減少量を指示している場合には、フィードフォワード信号による電力増加係数に、一定の比率でフィードバック信号による電力減少係数を乗ずればよい。
【発明の効果】
【００１３】
本発明に係るＥＬ表示器用の電源システムによれば、画質の劣化を抑制することができる。
【発明を実施するための最良の形態】
【００１４】
実施の形態に係るＥＬ表示器用の電源システムについて説明する。同一要素には同一符号を用いることとし、重複する説明は省略する。
【００１５】
図１は、本発明の実施形態に係る画像表示システム１の回路図である。
【００１６】
画像表示システム１は、画像表示器５と電源システム１０とを備えている。
【００１７】
画像表示器５は、自発光の有機ＥＬ素子を画素とするＥＬ表示器である。本例の画像表示器５は、２階調方式及びＰＭ（Ｐａｓｓｉｖｅ  Ｍａｔｒｉｘ）方式を採用することとする。ＰＭ方式のため、電源制御は画像表示器５の１ライン毎の点灯率に従って行うこともできる。また、画像信号における水平同期信号は、Ｎラインのデータ転送、すなわちデータ信号に先立って発生する。
【００１８】
画像表示器５は、水平方向×垂直方向でＭ×Ｎ個の画素（Ｍ、Ｎは、それぞれ２以上の整数）が２次元配列された画素構造を有している。画像表示器５に対し、垂直方向に延びる垂直電極（Ｃ１〜Ｃ９：図２参照）が、水平方向にＭライン配列されて設けられている。また、画像表示器５に対し、水平方向に延びる水平電極（Ｒ１〜Ｒ９：図２参照）が、垂直方向にＮライン配列されて設けられている。これらの垂直電極及び水平電極は、電源システム１０に接続されている。ここで、画像表示器５では、垂直電極と水平電極との交点が発光点となることにより、Ｍ×Ｎ個の画素構造が構成されている。
【００１９】
電源システム１０は、画像表示器５、具体的にはＭラインの垂直電極及びＮラインの水平電極にそれぞれ駆動電圧Ｖを供給する。電源システム１０は、画像変換部（コントローラ）１１と、電源１２と、垂直電極用駆動回路１３と、水平電極用駆動回路１４と、電圧検出部１５と、制御部１６とを備えている。
【００２０】
画像変換部１１は、水平同期信号及びデータ信号（データ転送のための同期信号）を有する画像信号Ｓｖａを受信し、画像信号ＳｖａをＥＬ表示器５のための駆動方式の画像信号Ｓｖｂに変換し、垂直電極用駆動回路１３及び水平電極用駆動回路１４へそれぞれ供給する。
【００２１】
電源１２は、商用電源からの交流電力やバッテリからの直流電力などを変換して駆動電圧Ｖを生成する。電源１２は、制御部１６からの制御信号Ｓｃに応じて駆動電圧Ｖを安定化し、この駆動電圧Ｖを垂直電極用駆動回路１３及び水平電極用駆動回路１４へそれぞれ供給する。
【００２２】
垂直電極用駆動回路１３は、電源１２からの駆動電圧ＶをＭラインの垂直電極（Ｃ１〜Ｃ９：図２参照）のそれぞれに供給する。水平電極用駆動回路１４は、電源１２からの駆動電圧ＶをＮラインの水平電極（Ｒ１〜Ｒ９：図２参照）のそれぞれに供給する。
【００２３】
電圧検出部１５は、電源１２からの駆動電圧Ｖを検出し、駆動電圧Ｖの電圧値に応じた値を有するフィードバック信号（以下、ＦＢ信号という。）を制御部１５へ出力する。
【００２４】
制御部１６は、電圧検出部１５からのＦＢ信号に応じて電源１２の駆動電圧Ｖを安定化するための制御信号Ｓｃを生成し、フィードバック制御（以下、ＦＢ制御という）を行う。また、制御部１６は、画像変換部１１からの画像信号Ｓｖｂ（或るいは画像信号Ｓｖａ）を受け、この画像信号に応じて制御信号Ｓｃを変更して、フィードフォワード制御（以下、ＦＦ制御という）を行う。制御部１６は、定数発生器２１と演算部２２とを有している。
【００２５】
図２は、表示器５の周辺回路を示す回路図である。
【００２６】
垂直電極用駆動回路１３は、駆動電圧Ｖが入力される駆動回路本体部１３Ａと、各垂直電極Ｃ１〜Ｃ９にそれぞれ接続されたスイッチ素子群１３Ｂ（スイッチ素子ＳＣ１〜ＳＣ９）とを有している。水平電極用駆動回路１４は、駆動電圧Ｖが入力される駆動回路本体部１４Ａと、各水平電極Ｒ１〜Ｒ９にそれぞれ接続されたスイッチ素子群１４Ｂ（スイッチ素子ＳＲ１〜ＳＲ９）とを有している。駆動回路本体部１３Ａ，１４Ａは、入力された駆動電圧Ｖに応じて、スイッチ素子群１３Ｂ，１４Ｂを介して各電極Ｃ１〜Ｃ９，Ｒ１〜Ｒ９に与える画素駆動電圧を生成する。また、駆動回路本体部１３Ａ，１４Ａは、画像信号Ｓｖｂ通りの画像が表示器５上に表示されるようなスイッチング制御信号を生成し、このスイッチング制御信号を、それぞれのスイッチ素子ＳＣ１〜ＳＣ９，ＳＲ１〜ＳＲ９に与える。各水平電極の選択時には、ローレベル（グランド電位）が与えられ、非選択時にはハイレベルが与えられる。垂直電極がハイレベルであって、水平電極がローレベルの場合に、これらの交点に位置するダイオードとしてのＥＬ発光層に順方向バイアス電圧が印加され、陽極線としての垂直電極から、陰極線としての水平電極に順方向電流が流れる。
【００２７】
すなわち、水平電極（画素行）Ｒ１〜Ｒ９には、画像信号Ｓｖｂに含まれる水平同期信号が、水平電極Ｒ１〜Ｒ９毎に順次与えられ、水平電極Ｒ１〜Ｒ９が時系列に選択される。垂直電極（画素列）Ｃ１〜Ｃ９には、画像信号Ｓｖｂに含まれるデータ信号（同期信号）が順次与えられ、このデータ信号がＯＮを意味する場合には、該当する垂直電極の電位がハイレベルとされ、この垂直電極が選択される。このデータ信号がＯＦＦを意味する場合には、該当する垂直電極の電位をローレベルとする。水平電極がハイレベルであって、垂直電極がローレベルの場合には、ダイオードとしての発光層には逆バイアス電圧が印加されている。
【００２８】
図３は、画像信号及び各電極電圧の一例を示すタイミングチャートである。例えば、水平同期信号に応じて水平電極Ｒ１〜Ｒ９が順次に選択される。時刻ｔ１において、ｎ−１行目の水平電極Ｒｎ−１が選択された場合に、時刻ｔ０において入力された画像信号に応じて左端から１番目、２番目、６番目の垂直電極にＯＮ信号が与えられ、これらの垂直電極Ｃ１，Ｃ２，Ｃ６が選択された場合には、これらの電極の交点に位置する画素が発光する。
【００２９】
次の時刻ｔ２において、ｎ行目の水平電極Ｒｎが選択された場合に、時刻ｔ１において入力された画像信号に応じて左端から１番目、２番目の垂直電極にＯＮ信号が与えられ、これらの垂直電極Ｃ１，Ｃ２が選択された場合には、これらの電極の交点に位置する画素が発光する。
【００３０】
更に次の時刻ｔ３において、ｎ＋１行目の水平電極Ｒｎ＋１が選択された場合に、時刻ｔ２において入力された画像信号に応じて左端から１〜９番目の垂直電極の全てにＯＮ信号が与えられ、これらの垂直電極Ｃ１〜Ｃ９が選択された場合には、これらの電極の交点に位置する画素が発光する。
【００３１】
なお、図３では陰極リセット期間が省略されている。
【００３２】
なお、画像信号に含まれる水平同期信号は、ＥＬ表示器５の画素をリセットするためのトリガー信号（リセットトリガー信号）に用いられる。以下、リセット動作時の回路動作について、図１を再び参照して説明する。
【００３３】
上述のように、図１に示した電源システム１０は、画像信号Ｓｖｂの入力に応じてＥＬ表示器５を駆動する駆動回路１３，１４と、駆動回路１３，１４に電力を供給する電源１２と、画像信号Ｓｖｂに含まれる水平同期信号（リセットトリガー信号）の入力に応じて、リセット時の電源の出力電力変動を抑制するよう、電源１２をＦＦ制御する制御部１６とを備えている。リセット時には、ＥＬ表示器５の全ての水平電極及び垂直電極の電位が固定の電源電位に接続されるように制御する。例えば、水平電極の電位を全て電源電位とし、垂直電極の電位は全て０電位とする。
【００３４】
図２に示した垂直電極用の各スイッチ素子ＳＣ１〜ＳＣ９の接続される電位を電源電位とすれば、対応する垂直電極の電位がハイレベルとなり、各スイッチ素子ＳＣ１〜ＳＣ９の接続される電位をグランド電位とすれば、対応する垂直電極の電位がローレベルとなる。水平電極用の各スイッチ素子ＳＲ１〜ＳＲ９の接続される電位を電源電位とすれば、対応する水平電極の電位がハイレベルとなり、各スイッチ素子ＳＲ１〜ＳＲ９の接続される電位をグランド電位とすれば、対応する水平電極の電位がローレベルとなる。なお、垂直電極用の各スイッチ素子ＳＣ１〜ＳＣ９に接続される電位を切り替えるために、特許文献２に記載のように、異なる電位にそれぞれ接続された一対のスイッチを用いることもできる。
【００３５】
リセット時にはすべてのＥＬ画素内に残留している電荷を掃きだす、又は吸い込む事によりすべてのEL画素の電位を任意の値にリセットする。このとき表示器5に流れる電流に変化が生じ表示器5の消費電力が変化する。
【００３６】
制御部１６は、予め設定された定数（ＥＬ表示器の消費電流に対応する所定値）を有しており、その定数発生器２１に、リセットトリガー信号が入力されると、この定数をフィードフォワード信号（以下、ＦＦ信号）Ｓｆｆとして出力する。ＦＦ信号Ｓｆｆは、演算部２２に入力される。電源１２のＦＦ制御、すなわち、予め判明しているリセット時のＥＬ表示器に流れる消費電流、すなわち、その消費電力（Ｗ）に合わせて、電源の出力電力変動が抑制されるように、電源の制御を行う。したがって、ＥＬ表示器５の実際のリセット時には、このときの電源電力変動分を見越して、電源から駆動回路１３，１４に電力供給が行われるため、電源電力変動が抑制され、電力変動した場合から通常の電力に復帰するまでの時間が短縮されるので、かかる電力復帰の遅延に伴って発生する画質の劣化を抑制することができる。
【００３７】
リセット時に、電源１２から出力される駆動電圧Ｖが、ΔＶだけ低下するものと仮定する。この場合、リセット期間の直前の期間において、駆動電圧ＶをΔＶだけ上昇させておく。このように準備されたリセット期間に到達した場合には、駆動回路１３，１４が、リセットを行うが、この時、駆動電圧ＶはΔＶだけ上昇しているため、駆動電圧の実質的な低下は生じない。ＦＦ信号Ｓｆｆの入力に応じて、演算部２２は、電圧ΔＶの上昇をさせる制御信号Ｓｃとして、電源１２に出力している。具体的には、電源１２は、印加駆動パルスのデューティ比が増加するほど出力される駆動電圧Ｖが増加するスイッチング電源であるため、ΔＶに相当するだけ制御信号Ｓｃの示すデューティ比を増加させる。
【００３８】
なお、本例のリセットトリガー信号は、画像信号Ｓｖｂに含まれる水平同期信号であり、すなわち、ＥＬ表示器５の画像信号には、各ラインの点灯を指示する水平同期信号が含まれているので、これをリセットトリガー信号として用いている。なお、リセットのタイミングが直接的又は間接的に分かるものであれば、画像信号Ｓｖｂに含まれる別の信号をリセットトリガー信号としてもよい。
【００３９】
また、制御部１６は、電源１２から出力される駆動電圧Ｖを検出する電圧検出部（電圧検出手段）１５を備えている。制御部１６の演算部２２は、電圧検出部１５からの駆動電圧フィードバック信号Ｓｆｂ、及びリセットトリガー信号に同期したＦＦ信号Ｓｆｆの双方に基づいて、電源１２の制御信号Ｓｃを生成している。
【００４０】
すなわち、演算部２２は、リセットトリガー信号に同期したＦＦ信号Ｓｆｆを利用して、電源１２の制御信号Ｓｃを生成し、上述のＦＦ制御を行っているが、演算部２２には、電源１２から出力される駆動電圧Ｖの検出値、すなわち、ＦＢ信号Ｓｆｂと、ＦＦ信号Ｓｆｆも入力されている。ＦＢ信号ＳｆｂとＦＦ信号Ｓｆｆを併せて制御信号Ｓｃを生成すると、実際の駆動電圧Ｖの状態が制御に反映されるため、より精密な電源電力変動の抑制制御を行うことができる。
【００４１】
例えば、リセット時の電力低下が予測されている場合において、ＦＦ信号Ｓｆｆのみから制御信号Ｓｃを生成すると、リセット時に電力増加を促すように制御信号Ｓｃが生成される。一方、ＦＢ信号Ｓｆｂが、既に電力増加を検知しており、ＦＢ信号Ｓｆｂ単独の入力によれば、電力増加を補償するような制御信号Ｓｃを、すなわち、電力減少量を演算部２２が出力するものとする。この場合、ＦＦ信号Ｓｆｆによる電力増加係数（α）に、一定の比率でＦＢ信号Ｓｆｂによる電力減少係数（−β）を加算すればよい。比例制御（Ｐ制御）を行う場合、演算部２２では、駆動電圧Ｖ＝Ｖ０×（Ａα-Ｂβ）となる制御信号Ｓｃを生成する。但し、Ｖ０は電圧初期値、Ａ，Ｂは係数である。上記係数（α）及び（β）は、それぞれＦＦ信号Ｓｆｆ、ＦＢ信号Ｓｆｂの値（電圧値など）とすることができる。
【００４２】
演算部２２における係数Ａ，Ｂの値は、電源１２の特性や画像表示器５の特性により定められればよく、更にＦＦ制御の応答時間を考慮して定められてもよい。ＦＦ制御の応答時間は、水平同期信号をトリガーとして行われる画像表示器５のリセット期間以内であることが好ましい。また、演算部２２における係数Ａ，Ｂの値は、水平同期信号が発せられたときから次第に変化させてもよい。
【００４３】
電源１２は、上述の駆動電圧Ｖとなるデューティ比を有する制御信号Ｓｃに基づいて、リセット期間において必要な電圧Ｖ（電力、電流）を出力する。
【００４４】
リセット期間の終了後、定数発生器２１は、通常点灯時の値を有するＦＦ信号Ｓｆｆを出力し、これに応じて、電源１２から出力される駆動電圧Ｖも、元の値に戻ることになる。リセット期間は、１つの画素行（ライン）の選択から次の画素行の選択に切り替わる際に設定され、一つ目のラインの選択期間は、次の水平同期信号が画像変換部１１から出力される時に終了する。このように、本装置では、１ライン毎にリセットを行うＥＬ表示器５において、選択されたラインの切り替わり時において、全画素のリセットを行い、この時の電力変化を予測してＦＦ制御を行う。これにより、電源部は予め最適化した電力にあった動作を行うので、従来に比して電源の最適化に要する時間を短縮することができる。
【００４５】
また、制御部１６の構成は変形が可能である。
【００４６】
図４は、変形例に係る制御部１６Ａの回路図である。
【００４７】
上述の実施形態では、画像変換部１１は、画像信号Ｓｖａを受信して画像信号Ｓｖｂに変換し、この画像信号Ｓｖｂに含まれる水平同期信号を、リセットトリガー信号として定数発生器２１に入力した。本変形例では、定数発生器２１には画像変換部１１の前段側の画像信号Ｓｖａを入力している。これによっても、定数発生器２１は、画像信号Ｓｖａに含まれる水平同期信号に同期して、予め定められた定数をＦＦ信号として出力することができる。なお、定数発生器２１から出力される定数の出力タイミングが、上述の実施形態よりも早くなっているため、画像変換部１１から画像信号Ｓｖｂが出力されたときと同じタイミングで、ＦＦ信号Ｓｆｆが演算部２２に入力されるように、定数発生器２１と演算部２２との間に遅延部２３を設けることとした。この構造においても、上記実施形態と同様の作用を奏することができる。
【００４８】
図５は、別の変形例に係る制御部１６Ａの回路図である。
【００４９】
本例では、画像変換部１１の内部における適当な信号Ｓｖｃを、リセットトリガー信号として定数発生器２１に入力している。信号Ｓｖｃは、例えば水平同期信号に同期する画像変換部１１の内部信号であり、この信号Ｓｖｃも実体的には、画像信号Ｓｖｂと等価なものであるため、上記実施形態と同様の作用を奏することができる。すなわち、リセットトリガー信号が、画像信号Ｓｖａ，Ｓｖｂに起因して発生したものであれば、上述のＦＦ制御を行うことができる。
【００５０】
なお、水平同期信号を受けた定数発生器２１は定められた時間、予めセットした定数をＦＦ信号として出力するが、この時の定数は電源の特性、パネルの特性による設計要件であり、設計者がこれらの要因を考慮して決定すればよい。また、定められた時間も同様である。また、本実施形態では、画像表示器５として有機ＥＬディスプレイを駆動する電源システムを例示したが、他にも様々な画像表示デバイスを駆動する電源システムに本発明を適用することが可能である。
【００５１】
また、本実施形態では、画像表示器５として２階調方式のディスプレイを駆動する電源システムを例示したが、モノクロディスプレイに限られることなくカラーディスプレイを駆動する電源システムに本発明を適用することが可能である。また、ＰＡＭ方式ディスプレイやＰＷＭ方式ディスプレイにも適用することができる。
【００５２】
また、本実施形態では１描画単位を1ラインの描画としたが、他の描画単位、例えばマルチ・ライン・アドレッシング方式などの場合は、複数の垂直ラインの選択を組み合わせ、描画を行う時間を１描画単位として実施することが可能である。
【図面の簡単な説明】
【００５３】
【図１】実施形態に係る画像表示システム１の回路図である。
【図２】表示器５の周辺回路を示す回路図である。
【図３】データ信号の一例を示すタイミングチャートである。
【図４】変形例に係る制御部１６Ａの回路図である。
【図５】別の変形例に係る制御部１６Ａの回路図である。
【符号の説明】
【００５４】
１・・・画像表示システム、５・・・画像表示器、１０・・・電源システム、１１・・・画像変換部、１２・・・電源、１３，１４・・・駆動回路、１５・・・電圧検出部、１６・・・制御部、２１・・・定数発生器、２２・・・演算部、２３・・・遅延部、Ｓｖａ，Ｓｖｂ・・・画像信号。
【図１】
2009020193.tif 000003
【図２】
2009020193.tif 000004
【図３】
2009020193.tif 000005
【図４】
2009020193.tif 000006
【図５】
2009020193.tif 000007