(57)【要約】【課題】表示領域の外側に駆動回路をＴＦＴによって形成する表示装置において、駆動回路を高性能にかつ歩留り良く形成する。【解決手段】駆動部ＤＲＶにおいては、ＴＦＴ基板１０１上に熱放散のための金属下地膜１１３を形成しておく。その後窒化シリコン膜１０２および酸化シリコン膜１０３等のアンダーコートをし、ａ−Ｓｉ膜をＣＶＤ法によって形成し、該ａ−Ｓｉ膜をレーザーアニールによってポリシリコン膜に変換する。さらに、その後条件の異なるレーザーアニールによってＳＥＬＡＸ（Selectively Enlarging Laser Crystallization）膜１１１に変換する。アンダーコート膜の下に金属下地膜１１３が形成されているために、レーザーアニールの際、アンダーコート膜が過度に熱せられて発生するガスに起因するＳＥＬＡＸ膜１１１の欠陥を防止することが出来る。これによって、高性能な駆動回路を歩留まりよく形成することが出来る。【選択図】図２
2009049243.tif 000002
【特許請求の範囲】
【請求項１】
基板には画素電極と画素部ＴＦＴを含む画素が多数形成された表示領域と前記表示領域の外側には駆動部ＴＦＴを含む走査駆動回路またはデータ信号駆動回路が形成された表示装置であって、
前記画素部ＴＦＴの半導体膜はポリシリコン膜によって形成され、前記駆動部ＴＦＴの半導体膜は擬似単結晶シリコン膜によって形成され、
前記駆動部ＴＦＴの下側には絶縁膜が形成され、前記絶縁膜の下側には前記金属下地膜が形成されていることを特徴とする表示装置。
【請求項２】
前記絶縁膜は窒化シリコン膜と酸化シリコン膜の２層膜によって形成されている請求項１に記載の表示装置。
【請求項３】
前記金属膜の幅は前記擬似単結晶シリコン膜の幅よりも大きいことを特徴とする請求項１に記載の表示装置。
【請求項４】
前記金属膜の幅は前記擬似単結晶シリコン膜の幅よりも２０μｍ以上大きいことを特徴とする請求項１に記載の表示装置。
【請求項５】
前記金属膜の膜厚は５０ｎｍ以上で５００ｎｍ以下であることを特徴とする請求項１に記載の表示装置。
【請求項６】
前記金属膜はＭｏ、Ｗ、Ｔｉ、またはＭｏ−Ｗ合金またはこれらの金属の合金で形成されていることを特徴とする請求項１に記載の表示装置。
【請求項７】
前記駆動部ＴＦＴは前記走査信号駆動回路およびデータ信号駆動回路の双方に形成されていることを特徴とする請求項１に記載の表示装置。
【請求項８】
画素電極および画素部ＴＦＴからなる画素がマトリクス状に形成された表示領域と、前記表示領域の外側に駆動部ＴＦＴを含む走査駆動回路またはデータ信号駆動回路が形成されたＴＦＴ基板と、前記ＴＦＴ基板の前記画素に対応してカラーフィルタが形成されたカラーフィルタ基板と、前記ＴＦＴ基板と前記カラーフィルタ基板との間に液晶を挟持した液晶表示装置であって、
前記画素部ＴＦＴの半導体膜はポリシリコン膜によって形成され、前記駆動部ＴＦＴの半導体膜は擬似単結晶シリコン膜によって形成され、
前記駆動部ＴＦＴの下側には絶縁膜が形成され、前記絶縁膜の下側には前記金属下地膜が形成されていることを特徴とする表示装置。
【請求項９】
前記絶縁膜は窒化シリコン膜と酸化シリコン膜の２層膜によって形成されている請求項８に記載の表示装置。
【請求項１０】
前記金属膜の幅は前記擬似単結晶シリコン膜の幅よりも大きいことを特徴とする請求項８に記載の表示装置。
【請求項１１】
前記金属膜の幅は前記擬似単結晶シリコン膜の幅よりも２０μｍ以上大きいことを特徴とする請求項８に記載の表示装置。
【請求項１２】
有機ＥＬ発光層を含む発光部と前記発光部への電流の供給を制御する画素部ＴＦＴと、前記表示領域の外側に駆動部ＴＦＴを含む走査駆動回路またはデータ信号駆動回路が形成された基板を有する有機ＥＬ表示装置であって、
前記画素部ＴＦＴの半導体膜はポリシリコン膜によって形成され、前記駆動部ＴＦＴの半導体膜は擬似単結晶シリコン膜によって形成され、
前記駆動部ＴＦＴの下側には絶縁膜が形成され、前記絶縁膜の下側には前記金属下地膜が形成されていることを特徴とする表示装置。
【請求項１３】
前記絶縁膜は窒化シリコン膜と酸化シリコン膜の２層膜によって形成されている請求項１２に記載の表示装置。
【請求項１４】
前記金属膜の幅は前記擬似単結晶シリコン膜の幅よりも大きいことを特徴とする請求項１２に記載の表示装置。
【請求項１５】
前記金属膜の幅は前記擬似単結晶シリコン膜の幅よりも２０μｍ以上大きいことを特徴とする請求項１２に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置、有機EL表示装置等の、フラットディスプレイ画像装置に関連し、特に、ガラス基板上の表示領域および駆動回路部に薄膜トランジスタ（ＴＦＴ）を形成したアクティブマトリクスタイプの画像表示装置に関係する。
【背景技術】
【０００２】
マトリクス配列された画素の駆動素子として薄膜トランジスタ（以後ＴＦＴという）を用いるアクティブマトリクス方式の画像装置が広く使用されている。このアクティブマトリククス方式は、従来は、各画素のスイッチングとして用いられるＴＦＴには、比較的製造の容易な非晶質シリコンによって形成され、駆動回路は、IC等を外付けしてモジュールを形成していた。一方、スペースファクタ等の要請から、画素が形成されるガラス基板の周辺にＴＦＴによって駆動回路を形成する方式が比較的小型のディスプレイで採用されている。
【０００３】
駆動回路を形成するＴＦＴを非晶質シリコンで形成すると電子の移動度が不足する等から十分な特性が得られない。この場合、非晶質シリコンに替えて、多結晶シリコンを用いてＴＦＴを形成する。このための多結晶シリコンの形成は、先にＣＶＤ法、スパッタリング、また蒸着等によって非晶質シリコン膜を形成したあと、エキシマレーザ等を照射することにより、多結晶シリコン膜を形成する方法がとられる。
【０００４】
駆動回路のみでなく、画素部のＴＦＴもポリシリコンで形成する場合、画素部と駆動回路部とで異なる特性を持つＴＦＴを形成する場合もある。例えば駆動回路部ではＴＦＴにおけるキャリアの移動を重視し、画素部ではキャリアの移動度よりもＴＦＴのＯＦＦ特性を重視する場合等である。このような場合の1例として「特許文献１」があげられる。「特許文献１」においては画素部におけるＴＦＴの下地膜として形成されたＳｉＯ２の膜厚を画素部において駆動回路部よりも厚くすることによって画素部でのポリシリコン形成時の放熱を大きくして結晶粒を小さくし、画素部ＴＦＴのＯＦＦ電流を小さくする技術が記載されている。
【０００５】
「特許文献２」には、ＴＦＴにおけるポリシリコン層の下に高融点金属膜を形成することによってシリコンが溶融、再結晶化するときの温度を均一にして結晶粒界を少なくする技術が記載されている。また、「特許文献３」には、駆動回路部の下層に金属膜を形成することによって駆動時における駆動回路から発生する熱を放散する技術が記載されている。また、この技術によって、ポリシリコン層の膜厚方向の粒径を均一に出来るという技術も記載されている。
【０００６】
しかし、一般にはこのような方法で得られたポリシリコン膜は結晶粒が５００ｎｍ以下であって、駆動用トランジスタとしては十分な電子移動度が得られない場合がある。すなわち、結晶粒界において電子の移動が阻害されるからである。そこで、レーザービームのパルス形状とパルス幅を工夫することによって、特定方向に結晶を成長させた、擬似単結晶を形成する技術（Selectively Enlarging Laser Crystallization  以下ＳＥＬＡＸという）が提案されている。
【０００７】
この技術は、特定方向とＴＦＴのチャンネル方向を一致させることにより、単結晶の場合のトランジスタに近いＴＦＴ特性を得ようとするものである。この技術によれば、ＴＦＴにおけるキャリアの移動度を向上することができるので、性能のよい駆動回路を形成することが出来る。このような技術を記載したものとして「特許文献４」および「特許文献５」が上げられる。
【０００８】
【特許文献１】特開平１１−９５２５９号公報
【特許文献２】特開平６−３４９９７号公報
【特許文献３】特開平７−１８１５１２号公報
【特許文献４】特開２００２―２２２９５９号公報
【特許文献５】特開２００３―１２４１３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ＳＥＬＡＸでは通常のポリシリコンの形成の場合よりも、長時間レーザーを照射するために、膜に欠陥が生じやすい。すなわち、ＳＥＬＡＸによって得られる擬似単結晶シリコン膜（以下ＳＥＬＡＸ膜という）には、酸素の析出物や結晶欠陥が多く見られる。これらの欠陥が多く見られるポリシリコン膜でＴＦＴを製作すると、移動度、Ｓ値の特性が悪くなる。ここで、Ｓ値とはＴＦＴのスイッチングＯＮ時の電流の立ち上がり特性で、例えば、電流値が特定値から１０倍になる場合のゲート電圧の変化をいう。すなわち、Ｓ値が小さいほうが電流の立ち上がり特性は良い。
【００１０】
結晶粒界が多いエキシマレーザーアニールで得られる結晶ではこの問題は顕著とならないが、粒界が少ないＳＥＬＡＸ結晶では顕著な問題となる。酸素の析出物や結晶欠陥の発生はシリコン膜のアンダーコート膜から入り込むＨ２Ｏ、ＯＨ基に起因すると考えられる。一般的にはアンダーコート膜としてはＳｉＯ２膜および、ＳｉＮ膜の積層膜が用いられるが、これらの膜を昇温するとＨ２Ｏ、ＯＨ基等を含むガスが発生する。
【００１１】
ＳＥＬＡＸプロセス中では、アンダーコート膜もシリコン溶融温度である１０００℃以上に昇温されるため、Ｈ２Ｏ、ＯＨ基等を含むガスが発生する。Ｈ２Ｏ、ＯＨ基等を含むガスは酸素の析出物としてポリシリコン膜中に残る。そして、ポリシリコン膜中の酸素は結晶欠陥の発生を引き起こす。すなわちこのプロセスではポリシリコン膜中の酸素は温度と時間の増加で大きくなる。したがって、シリコンの溶融時間が数ｎｓと短いエキシマレーザーアニール（ＥＬＡ）では問題とならず、溶融時間が数ｍｓと長いＳＥＬＡＸで顕著となる。  シリコン膜中の酸素の析出物や結晶欠陥を減らすには結晶化プロセスの温度を下げ、時間を短くする必要がある。ＳＥＬＡＸプロセスからのアプローチとしては、（１）レーザーパワーの低減すなわち、シリコン溶融温度の低下、（２）レーザー走査速度の高速化すなわち、シリコン昇温時間の短縮が上げられる。しかし、このアプローチはプロセスの裕度を減少させるものである。
【課題を解決するための手段】
【００１２】
本発明は、以上のような問題点を解決するために、アンダーコートの下に熱伝導の良い下地膜を形成し、アンダーコートが過度に過熱されるのを防ぎ、これによってアンダーコートからのガスの発生を抑制し、ポリシリコン膜中に酸素の析出物あるいは膜欠陥の発生を抑制するものである。具体的な手段のうちの主なものは次のとおりである。
【００１３】
本発明の第１の手段は、基板には画素電極と画素部ＴＦＴを含む画素が多数形成された表示領域と前記表示領域の外側には駆動部ＴＦＴを含む走査信号駆動回路またはデータ信号駆動回路が形成された表示装置であって、前記画素部ＴＦＴの半導体膜はポリシリコン膜によって形成され、前記駆動部ＴＦＴの半導体膜はＳＥＬＡＸ膜によって形成され、前記駆動部ＴＦＴの下側には絶縁膜が形成され、前記絶縁膜の下側には前記金属下地膜が形成されていることを特徴とする表示装置である。
【００１４】
本発明の第２の手段は、前記絶縁膜は窒化シリコン膜と酸化シリコン膜の２層膜によって形成されていることを特徴とする表示装置である。
【００１５】
本発明の第３の手段は、第１の手段に加え、前記金属膜の幅は前記ＳＥＬＡＸ膜の幅よりも大きいことを特徴とする表示装置である。
【００１６】
本発明の第４の手段は前記金属膜の幅は前記ＳＥＬＡＸ膜の幅よりも２０μｍ以上大きいことを特徴とする第１の手段に記載の表示装置である。
【００１７】
本発明の第５の手段は、第１の手段に加え、前記金属膜の膜厚は５０ｎｍ以上で５００ｎｍ以下であることを特徴とする表示装置である。
【００１８】
本発明の第６の手段は、第１の手段に加え、前記金属膜はＭｏ、Ｗ、Ｔｉ、またはＭｏ−Ｗ合金またはこれらの金属の合金で形成されていることを特徴とする表示装置である。
【００１９】
本発明の第７の手段は、第１の手段に加え、前記駆動部ＴＦＴは前記走査信号駆動回路にのみ形成され、前記データ信号駆動回路はＩＣチップによって形成されていることを特徴とする表示装置である。
【００２０】
本発明の第８の手段は、画素電極および画素部ＴＦＴからなる画素がマトリクス状に形成された表示領域と、前記表示領域の外側に駆動部ＴＦＴを含む走査信号駆動回路またはデータ信号駆動回路が形成されたＴＦＴ基板と、前記ＴＦＴ基板の前記画素に対応してカラーフィルタが形成されたカラーフィルタ基板と、前記ＴＦＴ基板と前記カラーフィルタ基板との間に液晶を挟持した液晶表示装置であって、前記画素部ＴＦＴの半導体膜はポリシリコン膜によって形成され、前記駆動部ＴＦＴの半導体膜はＳＥＬＡＸ膜によって形成され、前記駆動部ＴＦＴの下側には絶縁膜が形成され、前記絶縁膜の下側には前記金属下地膜が形成されていることを特徴とする表示装置である。
【００２１】
本発明の第９の手段は、有機ＥＬ発光層を含む発光部と前記発光部への電流の供給を制御する画素部ＴＦＴと、前記表示領域の外側に駆動部ＴＦＴを含む走査信号駆動回路またはデータ信号駆動回路が形成された基板を有する有機ＥＬ表示装置であって、前記画素部ＴＦＴの半導体膜はポリシリコン膜によって形成され、前記駆動部ＴＦＴの半導体膜はＳＥＬＡＸ膜によって形成され、前記駆動部ＴＦＴの下側には絶縁膜が形成され、前記絶縁膜の下側には前記金属下地膜が形成されていることを特徴とする表示装置である。
【発明の効果】
【００２２】
本発明の上記手段によれば、駆動部ＴＦＴを欠陥の少ないＳＥＬＡＸ膜によって形成できるために、駆動部ＴＦＴにおけるキャリアの移動度を大きくすることが出来るので、性能の良い駆動回路を形成することが出来る。また、上記手段によれば、欠陥の少ない駆動部ＴＦＴを形成することができるために、駆動部のＴＦＴ間のバラつきが小さくなり、駆動回路の性能を上げることが出来る。したがって、上記手段によれば、回路規模の大きいデータ信号駆動回路もＴＦＴによって形成した表示装置を実現することが出来る。
【００２３】
また、上記手段によれば、液晶表示装置に対して、走査信号駆動回路、データ信号駆動回路をＴＦＴ基板上に形成することが出来、スペースファクタの良い液晶表示装置を製造することが出来る。
【００２４】
また、上記手段によれば、有機ＥＬ表示装置について、走査信号駆動回路、データ信号駆動回路を基板上に形成することが出来、より小さな、より薄い有機ＥＬ表示装置を実現することが出来る。
【発明を実施するための最良の形態】
【００２５】
実施例を用いて本発明を説明する。本発明は液晶表示装置、有機ＥＬ表示装置のいずれにも適用することが出来る。
【実施例１】
【００２６】
図１は本発明を適用した表示装置の平面図である。図１において、ガラス基板上に液晶表示装置が形成されている。液晶表示装置の大部分は表示領域１０で占められている。表示領域１０には多くの画素がマトリクス状に形成されている。各画素にはスイッチングのためのＴＦＴがポリシリコンを用いて形成されている。表示領域１０の周辺横方向には走査信号駆動回路１１が形成されている。走査駆回路はＳＥＬＡＸを用いたＴＦＴによる駆動回路が形成されている。表示領域１０の周辺下側にはデータ信号駆動回路１２が形成されている。データ信号駆動回路１２はＳＥＬＡＸを用いたＴＦＴによる駆動回路が形成されている。なお、回路規模が大きなデータ信号駆動回路１２はＩＣチップを使用し、比較的回路規模が小さい走査信号駆動回路１１はＳＥＬＡＸで形成しても良い。
【００２７】
図１において、ガラス基板に形成されたアンダーコート上に、ａ−Ｓｉによる半導体層がＣＶＤ等によってガラス基板全面に形成される。その後、ａ−Ｓｉ膜をレーザー照射によってアニールし、ポリシリコン膜を形成する。表示領域１０におけるＴＦＴはこのポリシリコン膜によって形成されている。一方、表示領域周辺の走査信号駆動回路１１およびデータ信号駆動回路１２の形成される部分はポリシリコン膜をさらにレーザーアニールすることによってＳＥＬＡＸ膜を形成する。そして、走査信号駆動回路１１および、データ信号駆動回路１２はＳＥＬＡＸ膜によるＴＦＴを用いて形成される。ＳＥＬＡＸ膜はキャリアの移動度が大きいために、高速な駆動回路を形成することが出来る。
【００２８】
図２は画素部ＰＩＸにおけるＴＦＴと駆動回路部ＤＲＶにおけるＴＦＴの断面構造を対比して記載したものである。図２の駆動回路部ＤＲＶにおいて、ガラス基板上には金属下地膜１１３が形成されている。金属下地膜１１３はガラス基板１０１の全面にスパッタリング等によって被着され、その後、フォトプロセスによって駆動回路部のみに形成される。図２においては、画素部に形成されたＴＦＴと周辺部に形成されたＴＦＴの断面構造を対比しやすくするために、金属下地膜１１３は半導体層１１１よりもやや大きい程度に描かれているが、実際は駆動回路領域全面に形成される。
【００２９】
金属下地膜１１３を覆って窒化シリコン膜１０２が形成される。窒化シリコン膜１０２の役割はガラス基板１０１からの不純物が半導体層１１１に侵入するのを防止することである。窒素シリコン膜１０２を覆って酸化シリコン膜１０３が形成される。窒化シリコン膜とポリシリコン膜が直接接するとポリシリコン膜に欠陥が多く発生するために、窒化シリコン膜とポリシリコン膜の間に酸化シリコン膜１０３が形成されている。酸化シリコン膜１０３上にはＳＥＬＡＸ膜１１１が形成される。ＳＥＬＡＸ膜１１１は上述のように、ポリシリコン膜１１２をレーザーアニールすることによってＴＦＴのチャンネル方向に結晶粒を成長させたものである。
【００３０】
ＳＥＬＡＸ層を覆ってゲート絶縁膜１０４が形成される。ゲート絶縁膜１０４はＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）によるＳｉＯ２膜によって形成される。ゲート絶縁膜１０４上にゲート電極１０５が例えばＭｏ／Ｗ合金によって形成される。ゲート電極１０５は走査信号駆動回路１１から延在するゲート線と同層である。ゲート電極１０５を覆って、ゲート線とデータ信号線を絶縁する層間絶縁膜１０６が酸化シリコン膜または窒化シリコン膜によって形成される。
【００３１】
層間絶縁膜１０６とゲート絶縁膜１０４にはソース電極またはドレイン電極とソース配線またはドレイン配線（Ｓ／Ｄ配線１０８）と接続するためのスルーホールが形成される。その後、Ｓ／Ｄ配線１０８をスパッタリング等によって形成する。Ｓ／Ｄ配線１０８はＡｌ−Ｓｉ合金およびＭｏ−Ｗ合金等の積層膜が使用される。
【００３２】
Ｓ／Ｄ配線１０８を覆って半導体層を保護するための窒化シリコン膜による無機パッシベーション膜１０７が被着される。無機パッシベーション膜１０７を覆って表面を平坦化するための有機パッシベーション膜１０９を被着する。駆動回路部には画素電極１１０となるＩＴＯ膜は形成されない。
【００３３】
図２の画素部ＰＩＸの断面図において、ガラス基板１０１の上にはアンダーコート膜である窒化シリコン膜１０２が形成される。画素部においては金属下地膜１１３が形成されない。窒化シリコン膜１０２を覆って酸化シリコン膜１０３が形成されることは駆動回路部と同様である。
【００３４】
酸化シリコン膜１０３上にはポリシリコンによる半導体層１１２が形成される。画素部におけるＴＦＴではキャリアの大きな移動度は必要とせず、むしろ、ＴＦＴのＯＦＦ時の抵抗が高いことが必要とされる。したがって、表示領域１０においてはポリシリコン膜１１２に対してはＳＥＬＡＸ工程を加えずに半導体層はポリシリコン膜１１２のままとしておく。
【００３５】
その後、ゲート絶縁膜１０４、ゲート電極１０５、層間絶縁膜１０６、スルーホール、Ｓ／Ｄ配線１０８、無機パッシベーション膜１０７、平坦化のための有機パッシベーション膜１０９を形成することは駆動回路部と同様である。画素領域においては画素電極１１０を形成する必要がある。このため、有機パッシベーション膜１０９および無機パッシベーション膜１０７にスルーホールを形成する。このスルーホールを覆って平坦化膜１０９上に画素電極１１０が形成される。ＩＴＯ膜にはスルーホールをとおしてＳ／Ｄ配線１０８および半導体層のＳ／Ｄ部と接続することによってデータ信号が伝えられる。図示しない配向膜が画素電極１１０であるＩＴＯ膜の上に形成され、画素電極１１０に加えられる電圧によって液晶分子が動くことによってバックライトからの光が制御され、あるいは外光の反射が制御されて画像が形成される。
【００３６】
図３は金属下地膜１１３とＳＥＬＡＸ膜１１１との大きさの関係を示す断面図である。金属下地膜１１３は高融点金属であることが望ましく、例えば、Ｍｏ、Ｗ、Ｔａ、Ｍｏ−Ｗ合金等が使用される。金属下地膜１１３の厚さは２５０ｎｍである。金属下地膜１１３の膜厚は５０ｎｍ以上で５００ｎｍ以下であることが望ましい。金属下地膜１１３の膜厚はレーザーパワーと熱伝導との関係で決められる。金属下地膜１１３の厚さが薄すぎるとアンダーコートの昇温を抑制する効果が小さくなり、厚すぎるとレーザーのパワーを大きくする必要があるからである。
【００３７】
図３において、アンダーコート膜である窒化シリコン膜１０２および酸化シリコン膜１０３の上には半導体層が被着されている。金属下地膜１１３よりもやや小さい範囲にＳＥＬＡＸ膜１１１が形成されている。ＳＥＬＡＸ膜１１１以外の部分はポリシリコンである。ＳＥＬＡＸ膜１１１内には多数のＴＦＴが形成されている。
【００３８】
ＳＥＬＡＸ膜１１１の形成された範囲は金属下地膜１１３が形成された範囲よりも小さくなっている。ＳＥＬＡＸ膜１１１の領域に金属下地膜１１３の端部があると、この端部に対応してＳＥＬＡＸ膜１１１に段差が生ずる。金属下地膜１１３をＳＥＬＡＸ膜１１１よりも広く形成することによってＳＥＬＡＸ膜１１１に段差が生ずるのを防止する。ＳＥＬＡＸ膜１１１中に段差が生ずるとＳＥＬＡＸ工程中に溶融したシリコンが段差の上段から下段に流れるために膜剥がれを生ずるからである。
【００３９】
ＳＥＬＡＸ工程においては、レーザーの出力を大きく取れないために、ＳＥＬＡＸ結晶化領域を大きくとれないという課題がある。このために、ＳＥＬＡＸ膜１１１を形成する領域を限定している。このＳＥＬＡＸ膜１１１を形成する領域の位置のバラつきは１０μｍ程度は存在する。したがって、ＳＥＬＡＸ膜１１１に対して金属下地膜１１３による段差が生ずるのを防止するためには、金属下地膜１１３の大きさはＳＥＬＡＸ膜１１１の大きさよりも、図３のｄで示すように片側で１０μｍ、両側の合計で２０μｍ以上大きくする必要がある。
【００４０】
図４はＳＥＬＡＸ膜１１１の製造方法の一例である。まず、図４（Ａ）に示すように、ガラス基板１０１上に金属下地膜１１３をスパッタリングあるいはＣＶＤ法によって製膜する。金属下地膜１１３は後のＳＥＬＡＸ工程で１０００℃以上の高温になるので、Ｍｏ、Ｗ、Ｔａ、Ｍｏ−Ｗ合金等の高融点金属が適している。次に図４（Ｂ）に示すように、メタル膜を周辺回路部などの必要領域のみを残すように形成する。次に図４（Ｃ）に示すように、ＣＶＤで窒化シリコン膜１０２、酸化シリコン膜１０３、アモルファスシリコン膜を製膜し、結晶化時の水素の突沸を防ぐ脱水素処理を行う。
【００４１】
次に、図４（Ｄ）に示すように、基板全面、すなわち、周辺回路部と画素部をエキシマレーザによる結晶化を行う。その後、図４（Ｅ）に示すように、一方向にラテラル成長した短冊状の結晶であるＳＥＬＡＸ膜１１１を作る。この時、金属下地膜１１３とＳＥＬＡＸ膜１１１の領域の関係は図４（Ｅ）に示したとおりであり、図３で説明したように、金属下地膜１１３の大きさはＳＥＬＡＸ膜１１１よりも２０μｍ以上大きい。
【００４２】
図５および図６は本発明を用いたｎチャンネル型（Ｎ−ＭＯＳ）ＴＦＴおよびｐチャンネル型（Ｐ−ＭＯＳ）ＴＦＴを用いたＣＭＯＳ形成の製造プロセスを対比したフローである。図５および図６において、（Ａ１）から（Ａ９）はＮ−ＭＯＳＴＦＴの製造フローを示し、（Ｂ１）から（Ｂ９）は対応したＰ−ＭＯＳＴＦＴの製造フローを示す。
【００４３】
図５（Ａ１）はＮ−ＭＯＳ製造工程において、金属下地膜１１３をスパッタリングで、窒化シリコン膜１０２、酸化シリコン膜１０３、およびａ−Ｓｉ膜１１４をＣＶＤ法によって順次形成している。図５（Ｂ１）におけるＰ−ＭＯＳの製造工程もＮ−ＭＯＳの場合と同様である。そしてこのａ−Ｓｉ膜１１４をＥＬＡによってポリシリコン膜１１２に変換する。その後、さらに、レーザー照射によるＳＥＬＡＸ工程によってポリシリコン膜１１２をＳＥＬＡＸ膜１１１に変換する。このＳＥＬＡＸ膜１１１では、図５（Ａ２）および図５（Ｂ２）において、左右方向に長い結晶粒が形成される。これはＮ−ＭＯＳの場合、Ｐ−ＭＯＳの場合とも同様である。次に図５（Ａ３）および図５（Ｂ３）において、ＳＥＬＡＸ膜をフォトエッチングによって島状に加工する場合もある。
【００４４】
更に、図５（Ａ３）および図５（Ｂ３）において、ゲート絶縁膜１０４をＴＥＯＳによって形成する。この工程もＮ−ＭＯＳの場合、Ｐ−ＭＯＳの場合とも同様である。その後、ゲート絶縁膜１０４上にゲート電極１０５となるＭｏ−Ｗ膜等を被着する。その後、Ｎ−ＭＯＳにおいては、図５（Ａ４）に示すように、ゲート電極１０５をフォトエッチングによって島状に加工する。このとき、レジスト１０５１をフォト工程によってパターニングし、レジスト１０５１に対してゲート電極１０５を１μｍ程度サイドエッチングする。この状態で図５（Ａ４）に示すように、Ｎインプラを実施するとＳＥＬＡＸ膜１１１にソースドレイン層１１５が形成される。一方、Ｐ―ＭＯＳのほうは、図５（Ｂ４）に示すように、レジスト１０５１が全面に塗付されているために、ＳＥＬＡＸ膜１１１にはイオンは打ち込まれない。
【００４５】
その後、図５（Ａ５）に示すように、レジスト１０５１を除去して、イオン密度の少ないＮＭインプラを実施する。そうするとＴＦＴのチャンネル部とＳ／Ｄ層１１５との間にＳ／Ｄ層１１５よりも不純物濃度の少ないＬＤＤ領域１１６（Ｌｉｇｈｔ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域が形成される。一方Ｐ−ＭＯＳのほうは図５（Ｂ５）に示すように、ＳＥＬＡＸ膜１１１はゲート電極１０５によって覆われているために、ＮＭインプラによってもＳＥＬＡＸ膜１１１に不純物イオンが打ち込まれることは無い。
【００４６】
図５の工程に続く工程を図６に示す。Ｐ−ＭＯＳＴＦＴ形成のために図６（Ａ６）に示すように、Ｎ―ＭＯＳ側ではゲート電極１０５を覆ってレジスト１０５１を被着する。一方Ｐ−ＭＯＳ側は図６（Ｂ６）に示すように、ゲート電極１０５上に形成したレジスト１０５１をパターニングして、フォトエッチングによって島状のゲート電極１０５を製膜する。その後Ｐインプラを行う。
【００４７】
図６（Ａ６）に示すように、Ｎ−ＭＯＳ側ではレジスト１０５１で覆われているために、ＰインプラのイオンはＳＥＬＡＸ膜１１１に打ち込まれることは無い。一方、図６（Ｂ６）に示すように、Ｐ−ＭＯＳ側ではレジスト１０５１がパターニングされているために、ゲート電極１０５に覆われている部分以外のＳＥＬＡＸ膜１１１にイオンが打ち込まれてＰ型ＴＦＴのＳ／Ｄ層１１５が形成される。
【００４８】
その後、レジスト１０５１を除去するとＮ−ＭＯＳＴＦＴ、Ｐ−ＭＯＳＴＦＴが同時に形成される。次に図６（Ａ８）およいび図６（Ｂ８）に示すように、層間絶縁膜１０６を窒化シリコン膜あるいは酸化シリコン膜によって形成する。そして、図６（Ａ９）および図６（Ｂ９）に示すように、ゲート絶縁膜１０４、および層間絶縁膜１０６にスルーホールを形成する。Ｓ／Ｄ配線１０８をこのスルーホールを覆って形成することによってＳ／Ｄ層１１５とＳ／Ｄ配線１０８の導通を取る。この工程はＮ−ＭＯＳの場合、Ｐ−ＭＯＳの場合ともおなじである。その後の工程は図２等で説明したとおりであるので省略する。
【００４９】
図５および図６においては、Ｎ−ＭＯＳに対してＬＤＤ領域１１６を形成し、Ｐ−ＭＯＳに対してはＬＤＤ領域１１６を形成せず、シングルドレインとしている。しかしながら、図５および図６に示すプロセスの変形によってＰ−ＭＯＳに対しても容易にＬＤＤ領域１１６を形成することは出来る。すなわち、図６（Ｂ６）において、レジスト１０５１をパターニングした後、ゲート電極１０５をエッチングする際、１μｍ程度サイドエッチングをする。その後、図５（Ａ４）および、（Ａ５）に示すような工程を加えることによってＰ−ＭＯＳにもＬＤＤ領域１１６を形成することが出来る。ただし、この場合は図５（Ａ４）および（Ａ５）と異なり、イオンインプラはＮインプラあるいはＮＭインプラではなく、Ｐインプラ、ＰＭインプラになる。
【００５０】
さらに、図５および図６とは逆に、Ｎ−ＭＯＳに対してシングルドレインとし、Ｐ−ＭＯＳに対してＬＤＤ領域１１６を形成することも図５および図６のプロセスの変形で容易に行うことが出来る。すなわち、Ｎ−ＭＯＳ工程を示す図５（Ａ４）において、ゲート電極１０５に対してサイドエッチングを行わなければ、ＬＤＤ領域１１６が形成されることは無い。一方Ｐ−ＭＯＳ工程を示す図６（Ｂ６）において、ゲート電極１０５にサイドエッチをおこない、Ｐインプラの後、レジスト１０５１除去後にＰＭインプラを行うことによってＬＤＤ領域１１６を有するＰ−ＭＯＳを形成することが出来る。このようにして形成されたシングルドレインのＮ−ＭＯＳの断面図を図７（Ａ）に、ＬＤＤ領域１１６を有するＰ−ＭＯＳの断面図を図７（Ｂ）に示す。
【００５１】
図５および図６のプロセスにおいて、ＴＦＴ基板１０１上に金属下地膜１１３が形成されているためにＳＥＬＡＸ膜１１１のアンダーコート膜である酸化シリコン膜１０３および窒化シリコン膜１０２がＳＥＬＡＸプロセスにおいて過大に加熱されることを防止できるために、ＳＥＬＡＸ膜１１１に欠陥が発生することを抑止することが出来る。
【００５２】
以上は画素部分および駆動回路部分のＴＦＴの構成を主として説明した。図８は本実施例で使用される液晶表示装置を示す概略断面図である。図８において、バックライト４００からの光が液晶表示パネルに入射し、バックライト４００からの光を液晶表示パネルによって制御することによって画像が形成される。液晶表示パネルではカラーフィルタ基板２０１の上側に上偏光板３０１が貼り付けられ、ＴＦＴ基板１０１の下側に下偏光板３０２が貼り付けられる。ＴＦＴ基板１０１とカラーフィルタ基板２０１との間に液晶１２２が挟持され、シール材１２３によって封止される。ＴＦＴ基板１０１上にはＴＦＴが形成され、ＴＦＴによって液晶１２２に印加される電圧を制御する。この部分のＴＦＴの半導体層はポリシリコン膜１１２によって形成されている。
【００５３】
ＴＦＴ基板１０１には透明電極ＩＴＯからなる画素電極１１０が形成され、カラーフィルタ基板２０１に形成された透明電極ＩＴＯからなる対向電極２０４との間の液晶１２２に電圧を印加することによって画像が形成される。ＴＦＴ基板１０１およびカラーフィルタ基板２０２の液晶１２２と接する面には液晶１２２を配向させるための配向膜１２１が形成されている。表示領域１０の外側に形成される図示しない駆動回路部のＴＦＴはＳＥＬＡＸ膜１１１によって形成されている。
【００５４】
カラーフィルタ基板２０１と対向電極２０４の間にカラーフィルタ２０２が形成される。通常の液晶表示装置では、各画素電極１１０ごとに赤、緑、青等の異なったフィルタが形成される。各フィルタ間にはＢＭ２０３が形成される。ＢＭ２０３は画像形成に寄与しない光を阻止することにより、画像のコントラストを上げる。
【実施例２】
【００５５】
実施例１では液晶表示装置に本発明を適用した場合について説明した。本発明は液晶表示装置のみでなく、有機ＥＬ表示装置についても適用することが出来る。
【００５６】
図９は実施例２の有機ＥＬ表示装置におけるＴＦＴ基板１０１の表示素子、駆動回路、電源供給領域等の配置を示す平面模式図である。図９において基板の中央の大部分には表示領域１０が形成されている。この表示領域１０の両側に走査信号駆動回路１１が配置されている。各走査信号駆動回路１１からはゲート信号線２３が延在している。左側の走査信号駆動回路１１からのゲート信号線２３と右側の走査信号駆動回路１１からのゲート信号線２３とは交互に配置されている。
【００５７】
表示領域１０の下側にはデータ信号駆動回路１２が配置され、このデータ信号駆動回路１２からは表示領域１０側にデータ信号線２５が延在している。表示領域１０の上側には電流供給母線２６が配置され、この電流供給母線２６からは表示領域１０側に電流供給線２７が延在している。データ信号線２５と電流供給線２７は交互に配置され、これにより、これらデータ信号線２５、電流供給線２７、および２本のゲート信号線２３で囲まれた各領域において一つの画素ＰＸの領域を構成する。
【００５８】
表示領域１０の上側にはコンタクトホール群２８が形成されている。コンタクトホール群２８は表示領域全域に形成される有機ＥＬ層の上部電極を、絶縁膜の下に形成されていて端子２９まで延在する電流供給配線と電気的に接続する役割をもつ。表示領域１０の下側には端子２９が形成され、これらの端子２９から走査信号、データ信号、有機ＥＬ層に対する陽極電位、陰極電位等が供給される。
【００５９】
表示領域１０、走査信号駆動回路１１、データ信号駆動回路１２、電流供給母線２６を囲むようにして封着材３が形成され、ＴＦＴ基板１０１に対向する図示しない封止基板が封止される。ＴＦＴ基板１０１の封着材の外側には端子部２９が形成され、この端子部２９から、走査信号駆動回路１１、データ信号駆動回路１２、電流供給母線２６、コンタクトホール群２８等に信号または電流が供給される。
【００６０】
画素部および駆動回路部におけるＴＦＴの構成は実施例１における図２と同様である。ただし、有機ＥＬ表示装置においては、図２における画素電極１１０は有機ＥＬ素子の下部電極２２０となる。図１０は発光部となる有機ＥＬ層２２１部分の１例を示す断面模式図である。図１０において、透明電極である下部電極２２０の上にホール注入層２２１１が５０ｎｍ、ホール輸送層２２１２が４０ｎｍ、発光層２２１３が２０ｎｍ、電子輸送層２２１４が２０ｎｍ、電子注入層２２１５が０．５ｎｍの厚さで形成される。
【００６１】
有機ＥＬ層２２１は２２１１から２２１５の５層の有機層によって形成される。上部電極２２２はＡｌのスパッター膜が１５０ｎｍ程度形成される。上部電極２２２には一定電位が印加され、下部電極にはＴＦＴを介してデータ信号に応じた電圧供給されてデータ信号に応じた電流が有機ＥＬ層２２１に流れる。
【００６２】
有機ＥＬ層２２１は表示領域１０に形成される。表示領域１０のＴＦＴはポリシリコン膜１１２で形成される。表示領域１０の周辺に形成される駆動部ＴＦＴはＳＥＬＡＸ膜１１１で形成され、ＳＥＬＡＸ膜のした側にはアンダーコート、さらにその下には本発明による金属下地膜１１３が形成されることは実施例１と同様である。
【００６３】
以上のように、本発明を有機ＥＬ表示装置に適用することによって、キャリア移動度の大きいＴＦＴを用いて高性能な駆動回路を基板上に歩留り良く形成することが出来、高性能な有機ＥＬ表示装置を実現することが出来る。
【図面の簡単な説明】
【００６４】
【図１】実施例１の表示装置の概略平面図である。
【図２】画素部および駆動部におけるＴＦＴの断面図である。
【図３】本発明の構成の一部断面図である。
【図４】本発明の構成の一部を形成する工程図である。
【図５】本発明のＴＦＴを製作する工程の前半部である。
【図６】本発明のＴＦＴを製作する工程の後半部である。
【図７】本発明によるＴＦＴの他の構成である。
【図８】液晶表示装置の断面図である。
【図９】有機ＥＬ表示装置の平面図である。
【図１０】有機ＥＬ表示装置の発光層の断面図である。
【符号の説明】
【００６５】
１０…表示領域、  １１…走査信号駆動回路、  １２…データ信号駆動回路、  １０１…ＴＦＴ基板、  １０２…窒化シリコン膜、  １０３…酸化シリコン膜、  １０４…ゲート絶縁膜、  １０５…ゲート電極、  １０６…層間絶縁膜、  １０７…パッシベーション膜、１０８…Ｓ／Ｄ配線  １０９…平坦化膜、  １１０…画素電極、  １１１…ＳＥＬＡＸ膜、  １１２…ポリシリコン膜、  １１３…金属下地膜、  １１４…ａ−Ｓｉ膜、１１５…ソース／ドレイン層  １１６…ＬＤＤ領域、  ２０１…カラーフィルタ基板、１０５１…カラーフィルタ基板。
【図１】
2009049243.tif 000003
【図２】
2009049243.tif 000004
【図３】
2009049243.tif 000005
【図４】
2009049243.tif 000006
【図５】
2009049243.tif 000007
【図６】
2009049243.tif 000008
【図７】
2009049243.tif 000009
【図８】
2009049243.tif 000010
【図９】
2009049243.tif 000011
【図１０】
2009049243.tif 000012