(57)【要約】【課題】特性の向上を図ることのできる半導体装置（アレイ基板）の構成を提供する。【解決手段】本発明に係る半導体装置は、基板上の下地絶縁膜上に形成された複数の薄膜トランジスタ（Ｔ）を有する半導体装置であって、前記複数の薄膜トランジスタは、前記下地絶縁膜（１５）上に形成された複数の半導体膜（１７）と、前記複数の半導体膜上にゲート絶縁膜（１９）を介してそれぞれ形成された複数のゲート電極（Ｇ）と、を有し、前記下地絶縁膜は、前記複数の半導体膜の少なくとも１つを含む領域に分割して形成されている。かかる構成によれば、下地絶縁膜を全面ではなく、半導体膜を含む領域に分割したので、下地絶縁膜へのクラックの発生を低減でき、その上部に形成される薄膜トランジスタの特性を向上させることができる。また、装置の生産性を向上させることができる。【選択図】図９
2009188317.tif 000002
【特許請求の範囲】
【請求項１】
基板上の下地絶縁膜上に形成された複数の薄膜トランジスタを有する半導体装置であって、
前記複数の薄膜トランジスタは、
前記下地絶縁膜上に形成された複数の半導体膜と、
前記複数の半導体膜上にゲート絶縁膜を介してそれぞれ形成された複数のゲート電極と、を有し、
前記下地絶縁膜は、前記複数の半導体膜の少なくとも１つを含む領域に分割して形成されていることを特徴とする半導体装置。
【請求項２】
前記下地絶縁膜は、前記複数の半導体膜にそれぞれ対応する領域にのみ、分割して形成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記ゲート電極と同じ層に形成され、前記複数のゲート電極を第１方向又は前記第１方向と交差する第２方向に接続するゲート線を有し、
前記下地絶縁膜は、前記半導体膜、前記ゲート電極および前記ゲート線に対応する領域にのみ、前記第１又は第２方向に分割して形成されていることを特徴とする請求項１記載の半導体装置。
【請求項４】
基板上の下地絶縁膜上に形成された複数の薄膜トランジスタを有する半導体装置であって、
前記複数の薄膜トランジスタは、
前記下地絶縁膜上に形成された複数のゲート電極と、
前記複数のゲート絶縁膜上にゲート絶縁膜を介して形成された複数の半導体膜と、を有し、
前記下地絶縁膜は、前記ゲート電極および前記半導体膜を含む領域に分割して形成されていることを特徴とする半導体装置。
【請求項５】
前記ゲート電極と同じ層に形成された導電性膜を有し、
前記下地絶縁膜は、前記ゲート電極、前記半導体膜および前記導電性膜に対応する領域にのみ、分割して形成されていることを特徴とする請求項４記載の半導体装置。
【請求項６】
前記ゲート電極と同じ層に形成され、前記複数のゲート電極を第１方向又は前記第１方向と交差する第２方向に接続するゲート線を有し、
前記下地絶縁膜は、前記半導体膜、前記ゲート電極および前記ゲート線に対応する領域にのみ、前記第１又は第２方向に分割して形成されていることを特徴とする請求項４記載の半導体装置。
【請求項７】
前記基板は、フレキシブル基板であることを特徴とする請求項１乃至６のいずれか一項記載の半導体装置。
【請求項８】
請求項１乃至７記載のいずれか一項記載の半導体装置を有することを特徴とする電気光学装置。
【請求項９】
請求項１乃至７記載のいずれか一項記載の半導体装置又は請求項８記載の電気光学装置を有することを特徴とする電子機器。
【請求項１０】
第１基板上に、下地絶縁膜と前記下地絶縁膜上に形成された半導体膜との積層膜をアレイ状に形成する工程と、
前記アレイ状に配置された積層膜上に、それぞれゲート絶縁膜を介してゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１１】
前記下地絶縁膜と前記半導体膜とを同一工程でパターニングすることにより前記積層膜を形成することを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記第１基板上の前記積層膜、ゲート絶縁膜およびゲート電極を２基板に転写し、前記第１基板を剥離する工程と、
前記第２基板上の前記積層膜、ゲート絶縁膜およびゲート電極を第３基板に転写し、前記第２基板を剥離する工程と、
を有することを特徴とする請求項１０又は１１記載の半導体装置の製造方法。
【請求項１３】
第１基板上に、第１方向に延在する下地絶縁膜を複数形成する工程と、
前記下地絶縁膜上に、複数のゲート電極および前記複数のゲート電極と同じ層に形成され前記複数のゲート電極を第１方向に接続するゲート線を形成する工程と、
前記複数のゲート電極上にそれぞれゲート絶縁膜を介して複数の半導体膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１４】
前記第１基板上の前記下地絶縁膜、ゲート電極、ゲート線、ゲート絶縁膜および前記半導体膜を２基板に転写し、前記第１基板を剥離する工程と、
前記第２基板上の前記下地絶縁膜、ゲート電極、ゲート線、ゲート絶縁膜および前記半導体膜を第３基板に転写し、前記第２基板を剥離する工程と、
を有することを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１５】
前記第１基板は、フレキシブル基板であることを特徴とする請求項１０又は１３記載の半導体装置の製造方法。
【請求項１６】
前記第３基板は、フレキシブル基板であることを特徴とする請求項１２又は１４項記載の半導体装置の製造方法。
【請求項１７】
請求項１０乃至１６記載のいずれか一項記載の半導体装置の製造方法を有することを特徴とする電気光学装置の製造方法。
【請求項１８】
請求項１０乃至１６記載のいずれか一項記載の半導体装置の製造方法又は請求項１７記載の電気光学装置の製造方法を有することを特徴とする電子機器の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特に、フレキシブル基板上に形成される半導体装置等に関する。
【背景技術】
【０００２】
近年、液晶装置などの電気光学装置の開発において、装置の小型化や軽量化に加え、可撓性や耐衝撃性を図れることからフレキシブル基板の採用が検討されている。
【０００３】
例えば、下記特許文献１には、金属箔を基板に用いたフレキシブルＴＦＴディスプレイの製造技術が開示されている。また、下記特許文献２には、転写技術を用いた電気光学装置の製造方法および当該方法のフレキシブル表示装置への応用技術が開示されている。
【特許文献１】特開２００４−１０９９７５号公報
【特許文献２】特開２００６−２４５０９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明者等は、フレキシブル基板を用いた電気光学装置に係る研究・開発を行っており、装置特性の向上を検討している。
【０００５】
例えば、上記電気光学装置に用いられるアクティブマトリクス基板（アレイ基板）は、薄膜トランジスタ（ＴＦＴ: thin film transistor）と画素電極とを有する画素がアレイ状に配置されており、これら薄膜トランジスタや画素電極は、ガラス基板上に下地絶縁膜として酸化シリコン膜や窒化シリコン膜などの無機系の絶縁膜を全面に形成した後、各種膜を積層することにより形成される。
【０００６】
しかしながら、フレキシブル基板全面に形成された下地絶縁膜上に、薄膜トランジスタや画素電極を形成した構成であると、機械的、または熱的な応力が加わった際に、フレキシブル基板と下地絶縁膜の可撓性の違いから、下地絶縁膜およびその上部の薄膜トランジスタにクラックが生じ、装置特性を劣化させてしまう恐れがあった。
【０００７】
そこで、本発明に係る具体的態様は、信頼性に優れた半導体装置（薄膜トランジスタ、アレイ基板）の構成およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置は、基板上の下地絶縁膜上に形成された複数の薄膜トランジスタを有する半導体装置であって、前記複数の薄膜トランジスタは、前記下地絶縁膜上に形成された複数の半導体膜と、前記複数の半導体膜上にゲート絶縁膜を介してそれぞれ形成された複数のゲート電極と、を有し、前記下地絶縁膜は、前記複数の半導体膜の少なくとも１つを含む領域に分割して形成されている。
【０００９】
かかる構成によれば、下地絶縁膜を全面ではなく、半導体膜を含む領域に分割したので、半導体装置に、機械的、または熱的な応力が加えられた場合であっても、当該応力が各々の分割領域に直接加わることを低減できるため、下地絶縁膜におけるクラックの発生を低減でき、その上部に形成される薄膜トランジスタの特性（信頼性）を向上させることができる。また、装置の生産性を向上させることができる。
【００１０】
例えば、前記下地絶縁膜は、前記複数の半導体膜にそれぞれ対応する領域にのみ、分割して形成されている。かかる構成によれば、下地絶縁膜の形成面積を低減でき、下地絶縁膜へ加わる応力をさらに低減できる。
【００１１】
例えば、前記ゲート電極と同じ層に形成され、前記複数のゲート電極を第１方向又は前記第１方向と交差する第２方向に接続するゲート線を有し、前記下地絶縁膜は、前記半導体膜、前記ゲート電極および前記ゲート線に対応する領域にのみ、前記第１又は第２方向に分割して形成されている。かかる構成によれば、ゲート線の延在する方向と交差する方向に加わる応力を緩和することができる。
【００１２】
本発明に係る半導体装置は、基板上の下地絶縁膜上に形成された複数の薄膜トランジスタを有する半導体装置であって、前記複数の薄膜トランジスタは、前記下地絶縁膜上に形成された複数のゲート電極と、前記複数のゲート絶縁膜上にゲート絶縁膜を介して形成された複数の半導体膜と、を有し、前記下地絶縁膜は、前記ゲート電極および前記半導体膜を含む領域に分割して形成されている。
【００１３】
かかる構成によれば、下地絶縁膜を全面ではなく、ゲート電極および半導体膜を含む領域に分割したので、下地絶縁膜へのクラックの発生を低減でき、その上部に形成される薄膜トランジスタの特性を向上させることができる。また、装置の生産性を向上させることができる。
【００１４】
例えば、前記ゲート電極と同じ層に形成された導電性膜（配線、ゲート線も含む）を有し、前記下地絶縁膜は、前記ゲート電極、前記半導体膜および前記導電性膜に対応する領域にのみ、分割して形成されている。このように、前記ゲート電極と同じ層に形成された導電性膜下にも下地絶縁膜を延在させてもよい。
【００１５】
例えば、前記ゲート電極と同じ層に形成され、前記複数のゲート電極を第１方向又は前記第１方向と交差する第２方向に接続するゲート線を有し、前記下地絶縁膜は、前記半導体膜、前記ゲート電極および前記ゲート線に対応する領域にのみ、前記第１又は第２方向に分割して形成されている。かかる構成によれば、ゲート線の延在する方向と交差する方向に加わる応力を緩和することができる。
【００１６】
例えば、前記基板は、フレキシブル基板である。このように、基板としてフレキシブル基板を用いた場合でも、下地絶縁膜に加わる応力を緩和することができる。
【００１７】
本発明に係る電気光学装置は、上記半導体装置を有する。かかる構成によれば、電気光学装置の特性を向上させることができる。
【００１８】
本発明に係る電子機器は、上記半導体装置又は電気光学装置を有する。かかる構成によれば、電子機器の特性を向上させることができる。
【００１９】
本発明に係る半導体装置の製造方法は、第１基板上に、下地絶縁膜と前記下地絶縁膜上に形成された半導体膜との積層膜をアレイ状に形成する工程と、前記アレイ状に配置された積層膜上に、それぞれゲート絶縁膜を介してゲート電極を形成する工程と、を有する。
【００２０】
かかる方法によれば、下地絶縁膜をアレイ状に分割して形成したので、下地絶縁膜へのクラックの発生を低減でき、その上部に形成される薄膜トランジスタの特性を向上させることができる。また、装置の生産性を向上させることができる。
【００２１】
例えば、前記下地絶縁膜と前記半導体膜とを同一工程でパターニングする。かかる方法によれば、製造工程の簡略化を図ることができる。
【００２２】
例えば、前記第１基板上の前記積層膜、前記ゲート絶縁膜および前記ゲート電極を２基板に転写し、前記第１基板を剥離する工程と、前記第２基板上の前記積層膜、前記ゲート絶縁膜および前記ゲート電極を第３基板に転写し、前記第２基板を剥離する工程と、を有する。かかる方法によれば、第１基板上の各種膜を第３基板に容易に転写することができる。また、下地絶縁膜がアレイ状に分割された状態で転写されるため、転写後も下地絶縁膜へ加わる応力を低減することができる。
【００２３】
本発明に係る半導体装置の製造方法は、第１基板上に、第１方向に延在する下地絶縁膜を複数形成する工程と、前記下地絶縁膜上に、複数のゲート電極および前記複数のゲート電極と同じ層に形成され前記複数のゲート電極を第１方向に接続するゲート線を形成する工程と、前記複数のゲート電極上にそれぞれゲート絶縁膜を介して複数の半導体膜を形成する工程と、を有する。
【００２４】
かかる方法によれば、下地絶縁膜を第１方向に延在するよう分割して形成したので、第１方向と交差する第２方向に加わる応力を緩和することができる。また、装置の生産性を向上させることができる。
【００２５】
例えば、前記第１基板上の前記下地絶縁膜、ゲート電極、ゲート線、ゲート絶縁膜および前記半導体膜を２基板に転写し、前記第１基板を剥離する工程と、前記第２基板上の前記下地絶縁膜、ゲート電極、ゲート線、ゲート絶縁膜および前記半導体膜を第３基板に転写し、前記第２基板を剥離する工程と、を有する。かかる方法によれば、第１基板上の各種膜を第３基板に容易に転写することができる。また、下地絶縁膜が第１方向に延在するよう分割された状態で転写されるため、転写後も、下地絶縁膜へ加わる応力（特に、第２方向に加わる応力）を低減することができる。
【００２６】
例えば、前記第１基板は、フレキシブル基板である。また、前記第３基板は、フレキシブル基板である。このように、基板としてフレキシブル基板を用いても、下地絶縁膜に加わる応力を緩和することができる。
【００２７】
本発明に係る電気光学装置の製造方法は、上記半導体装置の製造方法を有する。かかる方法によれば、特性の良好な電気光学装置を製造することができる。また、電気光学装置の生産性を向上させることができる。
【００２８】
本発明に係る電子機器の製造方法は、上記半導体装置の製造方法又は上記電気光学装置の製造方法を有する。かかる方法によれば、特性の良好な電子機器を製造することができる。また、電子機器の生産性を向上させることができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
【００３０】
＜実施の形態１＞
（アレイ基板の構成）
図１は、本実施の形態のアレイ基板の構成を示す回路図である。図１（Ａ）に示すように、アレイ基板は、表示部（表示領域）１ａ内にｙ方向に配置された複数のソース線ＳＬと、ｘ方向に配置された複数のゲート線ＧＬとを有する。また、各画素は、ソース線ＳＬとゲート線ＧＬとの交点に、マトリクス状に複数配置される。この画素は、画素電極ＰＥおよび薄膜トランジスタＴを有している。例えば、ソース線ＳＬは、Ｘドライバにより駆動され、また、ゲート線ＧＬは、Ｙドライバにより駆動される。
【００３１】
ここで、本実施の形態のアレイ基板の特徴は、図１（Ｂ）に示すように、フレキシブル基板上の下地絶縁膜１５が複数の島状に分割されており、薄膜トランジスタＴを構成する半導体膜の下部には必ず島状の下地絶縁膜が配置されていることにある。基板が金属である場合には、ゲート線ＧＬ乃至はソース線ＳＬの下部にも島状の下地絶縁膜を形成しても良い。半導体膜下部や場合に応じて配線部（ゲート線やソース線）の下部に下地絶縁膜を形成する他は下地絶縁膜を除去する。換言すれば、本発明では下地絶縁膜が複数の島状に形成され、各島状下地絶縁膜の上にトランジスタの活性部や保持容量電極となる半導体膜、及び、必要に応じて金属配線が形成されるのである。下地保護膜の役割は、１．半導体膜や金属膜とフレキシブル基板との密着性を改善する事。２．ＴＦＴ製造工程中にフレキシブル基板乃至はガラスなどの基板から半導体膜への不純物拡散防止。３．基板が金属の場合に絶縁性確保（素子や配線間の電気的分離）。４．基板が金属や半導体である場合に基板容量（配線と基板との寄生容量）を削減する事、の四つにある。２．の不純物拡散防止も４．の基板容量削減も下地絶縁膜が厚い程此等の効果は顕著となる。又、１．の密着性改善も３．の絶縁性確保も下地絶縁膜が厚い方がその確実性が増す。この様に一般に下地絶縁膜が厚い方が薄膜電子デバイスに取っては好ましい。しかしながらフレキシブル基板に形成されるフレキシブル電子デバイスでは下地絶縁膜が厚いと、電子デバイスにクラックが入って壊れやすくなる。要するにフレキシブル電子デバイスでは信頼性の観点から下地絶縁膜は薄い方が好ましいのである。この矛盾を解決するのが本発明で、本発明は必要な部位にのみ下地絶縁膜を設け、しかも下地絶縁膜を複数に分割された島状とする。本発明では、下地絶縁膜が島状の半導体膜下部にのみ島状に存在するので、フレキシブル電子デバイスに熱的乃至は機械的応力が加えられた場合でも、応力は島状の下地絶縁膜間に分散され、脆い無機物（酸化珪素膜や窒化珪素膜）から成る下地絶縁膜が割れる事が無くなる。斯くして本発明の電子デバイスは外的応力に対して割れにくくなり、デバイスの信頼性や寿命が著しく改善させるのである。而も本発明では島状の下地絶縁膜を２００ｎｍから７００ｎｍへと十分厚く形成できる。その結果、２００℃から６００℃と云った温度で製造される低温工程ポリシリコンＴＦＴ（ＬＴＰＳ−ＴＦＴ）を薄膜トランジスタとして用いても、ＬＴＰＳ−ＴＦＴ製造途上で基板から半導体膜への不純物が混入する事態を確実に防ぎ、優れた電気特性を有する薄膜トランジスタを形成できる。更に、半導体膜や金属配線の密着性も良く、素子間の絶縁性も保たれる。フレキシブル基板が金属の場合には半導体膜の下部と金属配線の下部には厚い下地保護膜が形成されているので、基板容量は十分に削減され、高速動作する半導体回路をフレキシブル基板上に形成できるのである。尚、フレキシブル基板としてはプラスティックや金属、繊維、紙等が用いられる。
【００３２】
（アレイ基板の製造工程）
次いで、本実施の形態のアレイ基板（薄膜トランジスタおよび画素電極）の製造方法について説明するとともに、その構成を明確にする。図２〜図９は、本実施の形態のアレイ基板の製造方法を示す断面図又は平面図である。なお、各図において平面図は、一画素の要部パターンの積層状態を示し、断面図は、平面図のＡ−Ａ断面に対応する。
【００３３】
図２（Ａ）に示すように、第１基板Ｓ１０として、例えば、ガラス基板を準備する。この第１基板Ｓ１０の全面上に、剥離層１３として、例えば、アモルファスシリコン膜を形成する。このアモルファスシリコン膜は、例えば、ＣＶＤ（化学気相成長、Chemical Vapor Deposition）法により形成することができる。なお、剥離層１３として、セラミック系の材料を用いてもよい。
【００３４】
次いで、剥離層１３上の全面上に、下地絶縁膜１５として例えば、酸化シリコン膜をＣＶＤ法により３００〜５００ｎｍ程度堆積する。なお、酸化シリコン膜に変えて、窒化シリコン膜などの他の無機系の絶縁膜を用いてもよい。
【００３５】
次いで、下地絶縁膜１５上の全面上に、島状の半導体膜１７を形成する。半導体膜としては、例えば２５〜１００ｎｍ程度の厚みを有するアモルファスシリコン膜や多結晶シリコン膜が用いられる。アモルファスシリコン膜はＣＶＤ法やスパッター法などにより堆積される。多結晶シリコン膜は前述の手法で堆積されたアモルファスシリコン膜を固相成長法やレーザ照射法により結晶化させる。次いで、半導体膜１７を所望の形状にパターニングする。ここでは、図２（Ｂ）に示すように、略矩形状に半導体膜をパターニングする。即ち、半導体膜１７上に、フォトレジスト膜（図示せず）を形成し、露光・現像（フォトリソグラフィ）することにより所望の形状（ここでは、略矩形状）のフォトレジスト膜を形成する。次いで、フォトレジスト膜をマスクに、半導体膜１７をエッチングし、残存するフォトレジスト膜を除去する。このフォトレジスト膜の形成から除去までの一連の工程をパターニングという。
【００３６】
なお、前述した通り、図２（Ｂ）の平面図は一画素の領域に対応するため、一の半導体膜１７しか表示していないが、各画素は、アレイ状に配置されるため、当該半導体膜もアレイ状に配置される。
【００３７】
次いで、図３（Ａ）および（Ｂ）に示すように、半導体膜１７より一回り大きい矩形状に下地絶縁膜１５をパターニングする。なお、ここでは、半導体膜１７および下地絶縁膜１５をそれぞれ２工程でパターニングしたが、半導体膜１７および下地絶縁膜１５を上記フォトレジスト膜をマスクに連続してパターニングしてもよい。この場合、半導体膜１７および下地絶縁膜１５はほぼ同一の形状となる。
【００３８】
又、配線の下部にも下地絶縁膜を残す場合には、配線の下部にも当然下地絶縁膜が残るようにパターニングする。上ゲートＴＦＴではゲート線の上に層間絶縁膜が形成され、その層間絶縁膜の上にソース線が形成されるので、ソース線に対しては層間絶縁膜が下地保護膜の役割を演じうる。従って、特にゲート線の下部と半導体膜の下部とに下地絶縁膜を残してもよい。が、後述するように、ゲート線下においては、ゲート絶縁膜が下地保護膜の役割を演じうるので、ここでは、半導体膜１７と下地絶縁膜１５の積層膜が、アレイ状に配置される場合について説明する。この最初に半導体膜をパターニングし、次いで下地絶縁膜をパターニングする方法では基板が透明の場合、アライメントが取りやすいとの利点と半導体膜をＣＶＤ法乃至はスパッター法で堆積する際に基板から不純物がＣＶＤチャンバーやスパッターチャンバーに拡散して、此等の製造装置を汚染する事態を防ぐ効果がある。勿論、此とは逆に最初に下地絶縁膜を島状にパターニングし、その後に半導体膜を堆積し、場合によってそれを結晶化し、更にパターニングする、という順序でも構わない。
【００３９】
次いで、チャネル領域（ゲート電極形成予定領域）１７ｃ上にフォトレジスト膜を形成し、この膜をマスクに半導体膜１７中にｎ型又はｐ型の不純物を注入し、ソース、ドレイン領域１７ａを形成する（図４（Ａ））。なお、図４（Ａ）においては、チャネル領域の片側に延在する半導体膜１７中にも不純物を注入し、保持容量の第１電極１７ｂを形成している。
【００４０】
次いで、フォトレジスト膜を除去し、半導体膜１７上を含む第１基板Ｓ１０上の全面上に、ゲート絶縁膜（絶縁膜）１９として、例えば、酸化シリコン膜をＣＶＤ法により７５ｎｍ程度堆積する。次いで、ゲート絶縁膜１９上に、導電性膜として例えばアルミニウム（Ａｌ）などの金属膜をスパッタリング法により堆積し、パターニングすることによりゲート電極Ｇを形成する。
【００４１】
以上の工程により、ソース、ドレイン電極１７ａ、チャネル領域１７ｃ、ゲート絶縁膜１９およびゲート電極Ｇを有するトップゲート型の薄膜トランジスタＴが形成される。また、上記パターニングの際、図４（Ｂ）に示すように、ゲート電極Ｇに接続されるゲート線ＧＬおよび保持容量の第２電極２１を形成する。前述したように、各画素は、アレイ状に配置され、ゲート線ＧＬは、ｘ方向に並ぶ各画素を構成する各薄膜トランジスタの各ゲート電極Ｇをｘ方向に接続するようｘ方向に延在している。ここで、ゲート線ＧＬの下には、下地絶縁膜１５が配置されないが、ゲート絶縁膜１９がその役割を果たす。なお、第１電極１７ｂ、ゲート絶縁膜１９および第２電極２１により保持容量が構成される。
【００４２】
次いで、図５（Ａ）に示すように、ゲート電極Ｇ、ゲート線ＧＬおよび第２電極２１上に層間絶縁膜２３として例えば酸化シリコン膜をＣＶＤ法で５００ｎｍ〜８００ｎｍ程度形成する。
【００４３】
次いで、ソース、ドレイン領域１７ａ上の層間絶縁膜２３をエッチングすることによりコンタクトホールＣ１を形成する。次いで、コンタクトホールＣ１内を含む層間絶縁膜２３上に導電性膜として例えばＡｌ膜をスパッタリング法で堆積し、パターニングすることにより第１層配線Ｍ１ａ、Ｍ１ｂを形成する。Ｍ１ａは、図５（Ｂ）に示すように、ｙ方向に延在するライン状の配線となり、Ｍ１ｂは、後述する画素電極ＰＥと接続される。
【００４４】
次いで、図６（Ａ）に示すように、第１層配線Ｍ１ａ、Ｍ１ｂ上を含む層間絶縁膜２３上に、層間絶縁膜２５として例えばポリイミド膜を形成する。例えば、ポリイミド樹脂溶液を第１基板Ｓ１０上にスピンコート法を用いて塗布した後、熱処理により固化する。次いで、第１層配線Ｍ１ｂ上の層間絶縁膜２５をエッチングすることによりコンタクトホールＣ２を形成する。次いで、コンタクトホールＣ２内を含む層間絶縁膜２５上に導電性膜として例えばＩＴＯ（酸化インジウムスズ：Indium Tin Oxide）膜をスパッタリング法で堆積し、パターニングすることにより画素電極ＰＥを形成する（図６（Ｂ））。この画素電極ＰＥも、アレイ状に配置される。
【００４５】
以上の工程により、第１基板Ｓ１０上に薄膜トランジスタＴおよび画素電極ＰＥが形成される。
【００４６】
（転写工程）
次いで、第１基板Ｓ１０上に形成された薄膜トランジスタＴおよび画素電極ＰＥをフレキシブル基板である第３基板Ｓ３０に転写する。
【００４７】
例えば、図７に示すように、第１基板Ｓ１０の画素電極ＰＥ形成側の面を接着層２７を介して第２基板（仮転写基板）Ｓ２０と接着する。接着層２７としては、例えば、アクリレート系の水溶性接着剤などを用いることができる。また、以降の処理に耐え得る基板であれば、第２基板Ｓ２０の材料に特に制限はないが、例えば、ガラス基板を用いることができる。
【００４８】
次いで、図８に示すように、剥離層１３から第１基板Ｓ１０を剥離する。例えば、アモルファスシリコンよりなる剥離層１３にレーザーを照射し、剥離層１３の全部もしくは一部を溶融または気化させる（アブレーションを生じさせる）。その結果、剥離層１３の内部もしくは表層に亀裂が生じ第１基板Ｓ１０を剥離することができる。次いで、残存する剥離層１３を薬液洗浄により除去する。
【００４９】
次いで、図９に示すように、フレキシブル基板である第３基板Ｓ３０上に、上記剥離面を接着層３１を介して接着する。フレキシブル基板としては、プラスチック基板（樹脂基板）や金属薄膜基板などを用いることができる。接着層３１としては、例えば、エポキシ系などの非水溶性接着剤を用いることができる。
【００５０】
次いで、接着層２７から第２基板Ｓ２０を剥離し、残存する接着層２７を薬液洗浄により除去する。この結果、フレキシブル基板である第３基板Ｓ３０上に薄膜トランジスタＴおよび画素電極ＰＥが転写される。
【００５１】
（電気泳動表示装置の製造工程）
図１０は、本実施の形態の電気泳動表示装置の製造方法を示す断面図である。転写工程の後、例えば、図１０に示すように、対向電極４１および電気泳動カプセル層４３が形成された電気泳動シートＳ４０を第３基板Ｓ３０の画素電極ＰＥの露出面に接着することにより電気泳動表示装置が形成される。
【００５２】
以上詳細に説明したように、本実施の形態においては、第３基板Ｓ３０上の下地絶縁膜１５が、各画素を構成する半導体膜１７の領域下にのみ形成されている、言い換えれば、半導体膜１７の領域以外の領域下には、下地絶縁膜１５が形成されていない。
【００５３】
したがって、下地絶縁膜１５により、半導体膜１７への汚染物の拡散を防止することができる。また、半導体膜１７の密着性を向上させることができる。また、第３基板Ｓ３０として導電性の材料を用いた場合でも、基板と半導体膜１７との絶縁を図ることができる。
【００５４】
加えて、下地絶縁膜１５が部分的に形成されているため、下地絶縁膜１５に加わる応力が緩和される。言い換えれば、下地絶縁膜１５の分割部（下地絶縁膜が形成されていない領域）で、応力が吸収され、クラックの発生を低減できる。
【００５５】
よって、薄膜トランジスタＴの破損やその構成膜の亀裂を低減でき、歩留まりの向上やトランジスタ特性（信頼性）の向上を図ることができる。
【００５６】
なお、本実施の形態においては、半導体膜１７の一部を保持容量の第１電極１７ｂとして利用しているため、当該領域の下にも下地絶縁膜１５を配置したが、例えば、保持容量を、第２電極２１と他の配線層で構成した場合には、薄膜トランジスタＴを構成する半導体膜（１７ａ、１７ｃ）の下のみに下地絶縁膜１５を配置すればよい。
【００５７】
また、本実施の形態においては、転写法を用いたが、第３基板Ｓ３０上に直接薄膜トランジスタＴおよび画素電極ＰＥを形成してもよい。この場合、その構造は、接着剤３１が無い事を除いて図９と同様であり、製造時には剥離層１３を用いずに第３基板３０上に前述の「アレイ基板の製造工程」と同様のプロセスを施せばよい。
【００５８】
＜実施の形態２＞
実施の形態１においては、画素を構成する薄膜トランジスタとしてトップゲート型のトランジスタを例示したが、ボトムゲート型のトランジスタを用いてもよい。なお、実施の形態１と同一の機能を有するものには同一の符号を付し、その繰り返しの説明を省略する。
【００５９】
（アレイ基板の構成）
図１１は、本実施の形態のアレイ基板の構成を示す回路図である。本実施の形態のアレイ基板においては、図示するように、基板上の下地絶縁膜１５が、薄膜トランジスタＴを構成する半導体膜の下部およびｘ方向に延在するゲート線ＧＬの下部にのみ分離して配置されている。
【００６０】
（アレイ基板の製造工程）
図１２〜図１７は、本実施の形態のアレイ基板の製造方法を示す断面図又は平面図である。これらの図を参照しながら、本実施の形態の薄膜トランジスタの製造方法について説明するとともに、その構成を明確にする。
【００６１】
図１２（Ａ）に示すように、フレキシブル基板である第３基板３０Ｓの全面上に、下地絶縁膜１５として例えば、酸化シリコン膜をＣＶＤ法により３００〜５００ｎｍ程度堆積する。なお、酸化シリコン膜に変えて、窒化シリコン膜などの他の無機系の絶縁膜を用いてもよい。
【００６２】
次いで、下地絶縁膜１５上をｘ方向に延在する形状にパターニングする（図１２（Ｂ））。この下地絶縁膜１５の形状は、後述する、各画素を構成する半導体膜１７およびゲート電極Ｇと、ｘ方向に並ぶ各画素のゲート電極Ｇを接続するゲート線ＧＬの形状に対応する。
【００６３】
次いで、図１３（Ａ）および（Ｂ）に示すように、下地絶縁膜１５上に、導電性膜として例えばＡｌなどの金属膜をスパッタリング法により堆積し、パターニングすることによりゲート電極Ｇを形成する。この際、図１３（Ｂ）に示すように、下地絶縁膜１５上に、前述のゲート線ＧＬおよび保持容量の第１電極１８を形成する。
【００６４】
次いで、第３基板Ｓ３０の全面上にゲート絶縁膜１９として、例えば、酸化シリコン膜をＣＶＤ法により７５ｎｍ程度堆積する。
【００６５】
次いで、図１４に示すように、ゲート絶縁膜１９の全面上に半導体膜１７として、例えば、不純物をドープしていないアモルファスシリコン膜をＣＶＤ法で堆積する。次いで、半導体膜１７のチャネル領域（ゲート電極Ｇ）上に、エッチングストッパー膜２０を形成する。
【００６６】
次いで、図１５（Ａ）に示すように、エッチングストッパー膜２０上を含む半導体膜１７上に、不純物ドープ半導体膜２２をＣＶＤ法で堆積する。次いで、半導体膜１７および不純物ドープ半導体膜２２の積層膜を略矩形にエッチングし、さらに、チャネル領域上の不純物ドープ半導体膜２２をエッチングすることによりエッチングストッパー膜２０を露出させる。その結果、略矩形の半導体膜１７の略中央部にエッチングストッパー膜２０が残存し、さらに、その両側にソース、ドレイン電極となる不純物ドープ半導体膜２２が残存する（図１５（Ｂ））。
【００６７】
次いで、図１６（Ａ）および（Ｂ）に示すように、第３基板Ｓ３０上に導電性膜として例えばＩＴＯ膜をスパッタリング法で堆積し、パターニングすることにより画素電極ＰＥを形成する。
【００６８】
次いで、図１７（Ａ）に示すように、第３基板Ｓ３０上に導電性膜として例えばＡｌ膜をスパッタリング法で堆積し、パターニングすることにより、不純物ドープ半導体膜２２（ソース、ドレイン電極）上からｙ方向に延在する第１層配線Ｍ１ａおよび不純物ドープ半導体膜２２（ソース、ドレイン電極）上から画素電極ＰＥ上まで延在する第１層配線Ｍ１ｂを形成する（図１７（Ｂ））。
【００６９】
以上の工程により、第３基板Ｓ３０上に薄膜トランジスタＴおよび画素電極ＰＥが形成される。
【００７０】
（電気泳動表示装置の製造工程）
この後、実施の形態１と同様に、対向電極および電気泳動カプセル層が形成された電気泳動シートを第３基板Ｓ３０の画素電極ＰＥの露出面に接着することにより電気泳動表示装置が形成される（図１０参照）。
【００７１】
以上詳細に説明したように、本実施の形態においては、第３基板Ｓ３０上の下地絶縁膜１５が、各画素を構成する半導体膜１７、ゲート電極Ｇおよびｘ方向に延在するゲート線ＧＬの下部にのみ分離して配置されている。また、別の言い方をすれば、下地絶縁膜１５が、各画素を構成する半導体膜１７、ゲート電極Ｇおよびゲート線ＧＬに対応して、ｙ方向に分離され、ｘ方向に延在するようライン状に配置されている。
【００７２】
したがって、下地絶縁膜１５により、半導体膜１７やゲート線（ゲート電極Ｇも含む）ＧＬへの汚染物の拡散を防止することができる。また、半導体膜１７やゲート線ＧＬ等の密着性を向上させることができる。また、第３基板Ｓ３０として導電性の材料を用いた場合でも、基板と半導体膜１７との絶縁および基板とゲート線ＧＬ等との絶縁を図ることができる。
【００７３】
加えて、下地絶縁膜１５がｘ方向に延在するように形成されているため、下地絶縁膜１５に加わる応力（特に、ｙ方向に加わる応力）が緩和され、クラックの発生を低減できる。
【００７４】
よって、薄膜トランジスタＴの破損やその構成膜の亀裂を低減でき、歩留まりの向上やトランジスタ特性（信頼性）の向上を図ることができる。
【００７５】
なお、本実施の形態においては、第１電極１８と、その上部にゲート絶縁膜（絶縁膜）１９を介して配置される画素電極ＰＥの一部とで保持容量が構成されている。また、本実施の形態においては、図１２（Ｂ）に示すように、下地絶縁膜１５を半導体膜１７のパターンに対応した幅広部を有するライン状に形成したが、幅を大きくし、同一の幅のライン状としてもよい。また、本実施の形態においては、フレキシブル基板である第３基板Ｓ３０上に、直接薄膜トランジスタＴおよび画素電極ＰＥを形成したが、実施の形態１と同様に、転写技術を用いてもよい。即ち、第１基板Ｓ１０上に薄膜トランジスタＴおよび画素電極ＰＥを形成し、第２基板Ｓ２０に仮転写した後、第３基板Ｓ３０上に本転写してもよい。また、絶縁性の第３基板Ｓ３０を用いる場合には、実施の形態２においても、実施の形態１と同様に、下地絶縁膜１５を、各画素を構成する半導体膜１７の下部にのみ分離してもよい。
【００７６】
また、実施の形態１においても、ゲート線ＧＬの下部に下地絶縁膜１５が位置するよう下地絶縁膜１５をパターニングしてもよい。この場合、ゲート線ＧＬの下部には、下地絶縁膜１５およびゲート絶縁膜１９が配置され、汚染物の拡散の防止効率が向上する。
【００７７】
このように、下地絶縁膜１５の分割方法は、種々の変形が可能である。即ち、複数の半導体膜１７の少なくとも１つを含む領域に下地絶縁膜１５を分割して形成することで、全面に形成する場合と比較し応力を緩和することができる。下地絶縁膜１５を配置する領域は、上記の通りトランジスタ構造および当該構造における下地絶縁膜の役割などを勘案し、適宜設定することができる。
【００７８】
＜電子機器＞
実施の形態１および２で説明した電気泳動表示装置は、各種電子機器に組み込むことができる。
【００７９】
（電子ペーパー）
例えば、上記電気泳動装置を電子ペーパーに適用することができる。図１８は、電子機器の一例である電子ペーパーを示す斜視図である。
【００８０】
図１８に示す電子ペーパー１０００は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体１００１と、表示ユニット１００２とを備えている。このような電子ペーパー１０００では、表示ユニット１００２が、前述したような電気泳動装置で構成されている。
【００８１】
なお、上記実施の形態においては、上記電気泳動装置を例に説明したが、本発明は、この他、液晶装置や有機ＥＬ（Electro-Luminescence）装置などの各種電気光学装置（表示装置）にも適用可能である。
【００８２】
（他の電子機器）
上記各種電気光学装置を有する電子機器の例として、図１９および図２０に示すものが挙げられる。
【００８３】
図１９は、電子機器の一例である携帯電話機を示す斜視図である。この携帯電話機１１００は、表示部１１０１を備え、当該表示部に、上記電気光学装置を組み込むことができる。
【００８４】
図２０は、電子機器の一例である携帯型情報処理装置を示す斜視図である。この携帯型情報処理装置１２００は、キーボード等の入力部１２０１、演算手段や記憶手段などが格納された本体部１２０２、及び表示部１２０３を備えている。当該表示部に、上記電気光学装置を組み込むことができる。
【００８５】
この他、例えば、テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、電子新聞、ワードプロセッサ、パーソナルコンピュータ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等にも適用できる。これらの各種電子機器の表示部に、上記電気光学装置を組み込むことができる。
【００８６】
なお、上記実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施の形態の記載に限定されるものではない。
【００８７】
例えば、上記実施の形態において説明した各種材料は一例であり、適宜変更が可能である。また、上記実施の形態において説明した各部材のパターン形状は、本発明の趣旨を逸脱しない範囲で適宜変更が可能である。
【図面の簡単な説明】
【００８８】
【図１】実施の形態１のアレイ基板の構成を示す回路図である。
【図２】実施の形態１のアレイ基板の製造方法を示す断面図および平面図である。
【図３】実施の形態１のアレイ基板の製造方法を示す断面図および平面図である。
【図４】実施の形態１のアレイ基板の製造方法を示す断面図および平面図である。
【図５】実施の形態１のアレイ基板の製造方法を示す断面図および平面図である。
【図６】実施の形態１のアレイ基板の製造方法を示す断面図および平面図である。
【図７】実施の形態１のアレイ基板の製造方法を示す断面図である。
【図８】実施の形態１のアレイ基板の製造方法を示す断面図である。
【図９】実施の形態１のアレイ基板の製造方法を示す断面図である。
【図１０】実施の形態１の電気泳動表示装置の製造方法を示す断面図である。
【図１１】実施の形態２のアレイ基板の構成を示す回路図である。
【図１２】実施の形態２のアレイ基板の製造方法を示す断面図および平面図である。
【図１３】実施の形態２のアレイ基板の製造方法を示す断面図および平面図である。
【図１４】実施の形態２のアレイ基板の製造方法を示す断面図である。
【図１５】実施の形態２のアレイ基板の製造方法を示す断面図および平面図である。
【図１６】実施の形態２のアレイ基板の製造方法を示す断面図および平面図である。
【図１７】実施の形態２のアレイ基板の製造方法を示す断面図および平面図である。
【図１８】電子機器の一例である電子ペーパーを示す斜視図である。
【図１９】電子機器の一例である携帯電話機を示す斜視図である。
【図２０】電子機器の一例である携帯型情報処理装置を示す斜視図である
【符号の説明】
【００８９】
１ａ…表示部、１３…剥離層、１５…下地絶縁膜、１７…半導体膜、１７ａ…ソース、ドレイン領域、１７ｂ…第１電極、１７ｃ…チャネル領域、１８…第１電極、１９…ゲート絶縁膜、２０…エッチングストッパー膜、２１…第２電極、２２…不純物ドープ半導体膜、２３…層間絶縁膜、２５…層間絶縁膜、２７…接着層、３１…接着層、４１…対向電極、４３…電気泳動カプセル層、１０００…電子ペーパー、１００１…本体、１００２…表示ユニット、１１００…携帯電話機、１１０１…表示部、１２００…携帯型情報処理装置、１２０１…入力部、１２０２…本体部、１２０３…表示部、Ｃ１、Ｃ２…コンタクトホール、Ｇ…ゲート電極、ＧＬ…ゲート線、Ｍ１ａ、Ｍ１ｂ…第１層配線、ＰＥ…画素電極、Ｓ１０…第１基板、Ｓ２０…第２基板、Ｓ３０…第３基板、Ｓ４０…電気泳動シート、ＳＬ…ソース線、Ｔ…薄膜トランジスタ
【図２】
2009188317.tif 000003
【図３】
2009188317.tif 000004
【図４】
2009188317.tif 000005
【図５】
2009188317.tif 000006
【図６】
2009188317.tif 000007
【図７】
2009188317.tif 000008
【図８】
2009188317.tif 000009
【図９】
2009188317.tif 000010
【図１０】
2009188317.tif 000011
【図１２】
2009188317.tif 000012
【図１３】
2009188317.tif 000013
【図１４】
2009188317.tif 000014
【図１５】
2009188317.tif 000015
【図１６】
2009188317.tif 000016
【図１７】
2009188317.tif 000017
【図１８】
2009188317.tif 000018
【図１９】
2009188317.tif 000019
【図２０】
2009188317.tif 000020
【図１】
2009188317.tif 000021
【図１１】
2009188317.tif 000022