(57)【要約】【課題】保護継電演算に係るプログラムを機能種別に基づいて幾つかに分割し、それぞれのプログラムを不揮発性メモリ素子に分離して保存することで、変更しない機能については何らプログラムを書き換えることなく、変更したい機能のプログラムのみを書き換えることを可能にすること。【解決手段】電力系統からの系統電気量を取り込んでディジタルデータ変換するアナログ／ディジタル変換手段５０と、保護継電演算プログラムを保存する不揮発性保存手段と２、不揮発性保存手段に保存されている保護継電演算プログラムにしたがって保護継電演算を行う中央演算処理装置１と、保護継電演算プログラム実行中の途中データを一次保存する揮発性保存手段１８と、を備えたディジタル形保護継電装置１００において、前記保護継電演算プログラムは、機能種別によって複数のプログラム４，５，６，７に分割されており、かつ、不揮発性保存手段２に別々に保存する。【選択図】図１
2009201251.tif 000002
【特許請求の範囲】
【請求項１】
電力系統からの系統電気量を取り込んでディジタルデータ変換するアナログ／ディジタル変換手段と、
保護継電演算プログラムを保存する不揮発性保存手段と、
前記アナログ／ディジタル変換手段から出力されたディジタルデータを前記不揮発性手段に保存されている保護継電演算プログラムにしたがって保護継電演算する中央演算処理装置と、
前記保護継電演算プログラム実行中の途中データを一次保存する揮発性保存手段と、を備えたディジタル形保護継電装置において、
前記保護継電演算プログラムは、機能種別によって複数に分割されており、かつ、前記不揮発性保存手段に別々に保存されることを特徴とするディジタル形保護継電装置。
【請求項２】
前記不揮発性保存手段は、一つの不揮発性メモリ素子内に複数の記憶領域を備え、当該複数の記憶領域に前記機能種別によって複数に分割されたプログラムをそれぞれ保存することを特徴とする請求項１に記載のディジタル形保護継電装置。
【請求項３】
前記不揮発性保存手段は、複数の不揮発性メモリ素子で構成され、当該複数の不揮発性メモリ素子に前記機能種別によって複数に分割されたプログラムをそれぞれ保存することを特徴とする請求項１に記載のディジタル形保護継電装置。
【請求項４】
前記不揮発性保存手段に分割保存されている保護継電演算プログラムを、前記揮発性保存手段にコピーして実行することを特徴とする請求項１に記載のディジタル形保護継電装置。
【請求項５】
前記不揮発性保存手段に分割保存されている保護継電演算プログラムを、専用のプログラムによって前記揮発性保存手段にコピーすることを特徴とする請求項４に記載のディジタル形保護継電装置。
【請求項６】
前記分割された保護継電演算プログラムは、自プログラム以外のプログラムの中にある処理（または関数）を実行できることを特徴とした請求項１に記載のディジタル形保護継電装置。
【請求項７】
前記不揮発性保存手段に分割保存されている保護継電演算プログラムが共通に参照できるデータ記憶領域を前記揮発性保存手段に設け、前記分割された保護継電演算プログラムが互いにデータを受け渡すことを可能にしたことを特徴とする請求項１に記載のディジタル形保護継電装置。
【請求項８】
前記分割された保護継電演算プログラム毎に予めチェックサムコードを付加しておくとともに、前記不揮発性保存手段にサム値確認手段を設け、当該サム値確認手段により前記保護継電演算プログラムのプログラムコードが正しく保存されているか否かを確認するようにしたことを特徴とする請求項１に記載のディジタル形保護継電装置。
【請求項９】
前記分割された保護継電演算プログラム毎に、前記プログラムコードの総和が固有の値となるように、予め調整用のコードをプログラム内に備え、プログラムコードが正しく保存されているか否かを確認するようにしたことを特徴とする請求項１に記載のディジタル形保護継電装置。
【請求項１０】
前記不揮発性メモリ素子に分割保存された保護継電演算プログラムの１つ或いは複数のプログラムが、削除・消去された場合或いは保存されていない場合、当該プログラムを回避して実行する手段を有することを特徴とする請求項１に記載のディジタル形保護継電装置。
【請求項１１】
プログラムコードが正しく保存されていない場合、そのプログラムを回避して実行する手段を有することを特徴とする請求項８および９のいずれかに記載のディジタル形保護継電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル形保護継電装置に係り、特に保護継電演算のプログラムを書き換える際に懸念される種々の課題を解決することのできるディジタル形保護継電装置に関する。
【背景技術】
【０００２】
電力系統の電力機器および送電線の保護継電装置として、電力系統から取り込んだ電気量をディジタル値に変換して予め用意したプログラムに基づいて保護継電演算を実施し、系統事故を検出した場合、遮断器に引き外し指令を出力するディジタル形保護継電装置が幅広く使用されている。
【０００３】
一般にディジタル形保護継電装置では、制御電源が落ちてもデータが消えない不揮発性メモリ素子にプログラムを保存しておき、中央演算処理装置（ＣＰＵ）がこの保存されたプログラムに従って保護継電演算を実施するように構成されている。
【０００４】
ＣＰＵでプログラムを実行する方法は、汎用的なマイコン技術を適用しており、１つのＣＰＵで１つのプログラムを実行する。１つのプログラムとは、その中に存在する変数、プログラムの飛び先などのアドレスが、シンボリックに解決可能なプログラムの単位を示し、１回のリンクで生成されるプログラムコード群である。
【０００５】
複数のプログラムを不揮発性メモリ素子に保存する周知の例として、通常の保護継電装置として使用するプログラムと、ハードウェアの試験をするプログラムなどを、同一の不揮発性メモリ素子に記憶領域を分けて、あるいは別々の不揮発性メモリ素子に格納する場合がある。しかし、これらのプログラムはスイッチなどの条件によりどちらを実行するか選択され、同時に実行されることはない。
【０００６】
高機能なディジタル形継電装置で適用されているマルチプロセッサ方式も同様であり、ＣＰＵが複数実装されてはいるが、１つのＣＰＵで実行されるプログラムは１つであることに変わりはない。
【０００７】
非特許文献１に示されているディジタル形保護継電装置では、全ての必要な機能を１つのプログラムで実現するので、その中の、ある機能を変更したい場合においてもプログラム全体を書き換える必要がある。変更しない機能についても、プログラムが不要に書き換わっている可能性があり、且つ、変更していないことを証明するのが困難な場合が多い。
そのため、部分的なプログラムの変更にも拘わらず、全体の機能を確認する必要が生じ、余計なコスト、時間がかかるという問題がある。
【０００８】
この課題を解決するために、リレー要素毎にプログラムをＩＣチップ（ＲＯＭ）に格納するようにし、リレー要素が変更された場合は、該当するＲＯＭのみを変更するようにした発明が開示されている（例えば、特許文献１参照）。
【特許文献１】特開２００２−２１８６４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記特許文献１に記載の発明では、複数のリレー要素をそれぞれ異なるＲＯＭに保存し、リレー要素が変更になったとき該当するＲＯＭのみを交換すれば良いが、保護継電器の場合、プログラムの変更はリレー要素だけとは限らない。例えば、監視機能、整定機能、データ収集機能、トリップ機能あるいはモニタ機能など様々な機能に対しても必要に応じてプログラムの変更を行わなければならず、これらの機能変更に対しては、上記特許文献１に記載の発明では、対応しきれないという課題が残った。
【００１０】
そこで本発明は、保護継電演算に係るプログラムを機能種別によって複数に分割し、それぞれのプログラムを不揮発性メモリ素子に分離して保存することで、変更しない機能については何らプログラムを書き換えることなく、変更したい機能のプログラムのみを書き換えることが可能なディジタル形保護継電装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の目的を達成するため、請求項１に係る発明は、電力系統からの系統電気量を取り込んでディジタルデータ変換するアナログ／ディジタル変換手段と、保護継電演算プログラムを保存する不揮発性保存手段と、前記アナログ／ディジタル変換手段から出力されたディジタルデータを前記不揮発性手段に保存されている保護継電演算プログラムにしたがって保護継電演算する中央演算処理装置と、前記保護継電演算プログラム実行中の途中データを一次保存する揮発性保存手段と、を備えたディジタル形保護継電装置において、前記保護継電演算プログラムは、機能種別によって複数に分割されており、かつ、前記不揮発性保存手段に別々に保存されることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、保護継電演算プログラムを機能種別によって複数に分割し、かつ、不揮発性保存手段に別々に保存するようにしたので、変更しない機能については何らプログラムを書き換えることなく、変更したい機能のプログラムのみを書き換えることが可能となり、従来の構成に比べてプログラム変更にかかる余分な手間や、時間を削減でき、信頼性の高いディジタル形保護継電装置を提供できる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照して本発明の実施形態について説明する。なお、各実施形態の図中、同一部分には同一符号を付けることにより重複する説明を適宜省略する。
【００１４】
（第１の実施形態）
図１は本発明の第１の実施形態を示す構成図である。  
図１において、１００はディジタル形保護継電装置であり、電力系統に設けた電圧変成器ＰＤ、変流器ＣＴからの系統電気量を取り込んでディジタルデータ変換するアナログ／ディジタル変換手段（図中、ＡＤＣと表記）５０と、予め保護継電演算プログラムを保存する不揮発性保存手段としての一つの不揮発性メモリ素子２と、この一つの不揮発性メモリ素子２の異なる記憶領域に保存されている保護継電演算プログラムにしたがって保護継電演算を行う中央演算処理装置（以下、ＣＰＵと略称する）１と、プログラム実行中の途中データを一次保存する揮発性保存手段としての揮発性メモリ素子１８と、から構成されている。  
なお、ディジタル形保護継電装置の構成要素としては、この他にディジタル入出力手段などが必要であるが、本発明の目的には直接関係しないので記載を省略する。
【００１５】
前記不揮発性保存手段としての一つの不揮発性メモリ素子２は、記憶領域を４分割しており、この内の２つの記憶領域には、機能種別によって２分割された保護継電演算プログラム（Ａ）４および保護継電演算プログラム（Ｂ）５をそれぞれ保存し、他の２つの記憶領域には、２分割されたインターフェース手段（Ａ）６およびインターフェース手段（Ｂ）７をそれぞれ保存している。なお、インターフェース手段（Ａ）６は、前記プログラムを互いに実行する仕組みを備えており、前記ンターフェース手段（Ｂ）７は、互いのデータを参照する仕組みを備えている。
【００１６】
図２は保護継電演算プログラム（Ａ）４および保護継電演算プログラム（Ｂ）５に備える処理の一例を示す図である。  
処理８から処理１３までの一連の処理は、保護継電演算プログラムを実施するために必要な処理とする。図２では、Ａ／Ｄデータ読み込み処理８、ＦＥＰ処理９、リレーモジュールへジャンプ処理１０、ＳＱ処理１１およびリレー出力処理１２をプログラム（Ａ）４に、リレー演算処理１３をプログラム（Ｂ）５に分割して保存している。
【００１７】
このため、リレー演算処理１３を変更する場合、不揮発性メモリ素子２のある記憶領域に書き込まれたプログラム（Ｂ）５のみを書き換えれば良く、変更しないプログラム（Ａ）４の機能については何らプログラムを書き換える必要はない。
【００１８】
なお、本実施形態では、保護継電演算を機能種別によって２つのプログラム（Ａ）４およびプログラム（Ｂ）５に２分割して保存した場合を示したが、必要に応じて更に多くのプログラムに分割するようにしても良い。
【００１９】
例えば、保護継電演算のプログラムを、プログラムＡ；シーケンス処理プログラム、プログラムＢ；保護継電要素のプログラム、プログラムＣ；上記以外のプログラム（例えばＯＳ、入出力など）に３分割して不揮発性メモリ素子２に格納してもよい。もし、シーケンス処理の一部に変更が生じた場合、プログラムＡのみ変更すれば良く、プログラムＢやＣを変更せずそのまま使用可能であり、確認作業の時間を削減できる。
【００２０】
このように本実施形態によれば、機能種別によって分割したプログラムを不揮発性メモリ素子に保存することにより、変更しない機能については何らプログラムを書き換えることなく、変更したい機能のプログラムのみを書き換えることが可能となるので、処理の部分的な変更が容易になり、従来の構成に比べてプログラム変更にかかる余分な手間や、時間を削減でき、信頼性の高いディジタル形保護継電装置を提供できる。
【００２１】
（第２の実施形態）
図３は本発明の第２の実施形態を示す構成図である。  
前述した第１の実施形態の場合、機能種別によって分割されたプログラム（Ａ）４およびプログラム（Ｂ）５、インターフェース手段（Ａ）６およびインターフェース手段（Ｂ）７を、不揮発性保存手段としての１つの不揮発性メモリ素子２内の異なる記憶領域にそれぞれ保存していたが、本実施形態では不揮発性保存手段を、物理的に分離されている複数の不揮発性メモリ素子２および３で構成し、不揮発性メモリ素子２および３に、２分割されたプログラム、およびインターフェース手段をそれぞれ保存するようにしたものである。
【００２２】
すなわち、一方の不揮発性メモリ素子２には、プログラム（Ａ）４およびインターフェース手段（Ａ）６を保存し、他方の不揮発性メモリ素子３には、プログラム（Ｂ）５およびインターフェース手段（Ｂ）７を保存するようにしたものである。
【００２３】
このように、別個の不揮発性メモリ素子２、３に分割したそれぞれのプログラムを保存することで、ソケット付の不揮発性メモリ素子を使用しているような場合、不揮発性メモリ素子を交換することでプログラムの変更が可能となり、更にプログラム変更の際の時間を削減することが可能となる。
【００２４】
なお、本実施形態では、不揮発性メモリ素子を２個（メモリ素子２および３）設けた例を説明したが、不揮発性メモリ素子の種類やデータバスの幅、プログラムの大きさによっては、１つのプログラムを保存するために、３個以上の複数個の不揮発性メモリ素子を必要とする場合がある。このような場合にも本実施形態は適用できるものである。
【００２５】
（第３の実施形態）
図４は本発明の第３の実施形態を示す構成図である。  
本実施形態は、プログラムまたは途中データを一時保存するための不揮発性保存手段である揮発性メモリ素子１８に対して、不揮発性メモリ素子２に保存されているプログラム（Ａ）４およびプログラム（Ｂ）５をコピーして、プログラム（Ａ）２０およびプログラム（Ｂ）２１として、一次保存するようにしたものである。
【００２６】
プログラム（Ａ）４およびプログラム（Ｂ）５は、自らのプログラムを不揮発性メモリ素子２から揮発性メモリ素子にコピーして実行する機能を有している。なお、コピーして実行する技術自体は汎用的なマイコン技術であるため、ここでの説明は省略する。
【００２７】
本実施形態によれば、処理機能に基づいて独立して作成したプログラムを不揮発性保存手段に別々に分離して保存し、かつアクセス時間が高速な揮発性メモリ素子上にコピーしたプログラムにて演算することができるので、変更しない機能については何らプログラムを書き換えることなく、変更したい機能のプログラムのみを書き換えることが可能で、かつ演算速度が高速なディジタル形保護継電装置を提供することができる。  
なお、図４の構成図では、不揮発性保存手段は不揮発性メモリ素子を1個しか設けていないが、不揮発性メモリ素子を複数個設けた場合についても同様に適用できる。
【００２８】
（第４の実施形態）
図５は本発明の第４の実施形態を示す構成図である。  
本実施形態は、第３の実施形態（図４）に対して、新たに不揮発性メモリ素子１７を追加したものである。
【００２９】
すなわち、図５において１７は新たに追加した不揮発性メモリ素子であり、１９はこの不揮発性メモリ素子１７に保存され、不揮発性メモリ素子２に保存されている複数のプログラム（Ａ）４およびプログラム（Ｂ）５を、揮発性メモリ素子１８にコピーして保存するように機能するコピー手段としてのプログラムである。
【００３０】
２０は不揮発性メモリ素子２に保存したプログラム（プログラム４およびインターフェース手段６）を、コピー手段１９により揮発性メモリ素子１８にコピーしたものである。２１は不揮発性メモリ素子２に保存したプログラム（プログラム５およびインターフェース手段７）を、コピー手段１９により揮発性メモリ素子１８にコピーしたものである。
【００３１】
コピー手段１９は、システムイニシャル時に、不揮発性メモリ素子２に保存されたプログラムを揮発性メモリ素子１８にコピーする。ＣＰＵ１は揮発性メモリ素子１８にコピーされたプログラム（Ａ）２０およびプログラム（Ｂ）２１を読み出して保護継電演算を実施する。
【００３２】
一般に、揮発性メモリ素子は不揮発性メモリ素子に比べてデータへのアクセス時間が速く、不揮発性メモリ素子を直接読み出す場合に比べて演算速度が高速になる。  
従って本実施形態によれば、処理機能に基づいて独立して作成したプログラムを複数の不揮発性メモリ素子に分離して保存し、かつアクセス時間が高速な揮発性メモリ素子上にコピーしたプログラムにて演算することで、変更しない機能については何らプログラムを書き換えることなく変更したい機能のプログラムのみを書き換えることが可能で、かつ演算速度が高速なディジタル形保護継電装置を提供することができる。
【００３３】
（第５の実施形態）
図６は本発明の第５の実施形態を示す構成図である。  
本実施形態は前述した第１の実施形態に対し、分割されたプログラム内の関数を互いに実行する仕組みを備えるようにしたものである。
【００３４】
図６はプログラム（Ａ）４を実行中に、プログラム（Ｂ）５のリレー演算処理１３を実行する例を示す。
プログラム（Ａ）４は、リレー演算処理１３を実行するために、リレーモジュールへのジャンプ処理１０を実行する。
【００３５】
ジャンプ処理１０はインターフェース手段へのジャンプ処理１４によりインターフェース手段６に含まれるプログラム（Ｂ）５へのインターフェースの内、固定番地Ｂに配置されるプログラムを実行するインターフェース処理１５を実行する。
【００３６】
固定番地Ｂには、インターフェース手段７の内、リレー演算処理１３を実行するプログラム１６が実装されており、スタックの処理など実行環境を整え、リレー演算処理１３を実行する。
【００３７】
リレー演算処理１３の実行が終了したら、インターフェース手段７のプログラム１６により実行環境を元に戻し、プログラム（Ａ）４のインターフェース手段６へ、更にインターフェース手段へのジャンプ処理１４へ復帰し、リレーモジュールへのジャンプ処理１０の処理が終了する。
【００３８】
本実施形態によれば、分割されたプログラムがインターフェース手段を持つことにより、お互いのプログラムを自由に実行することが可能となり、個々のプログラムの変更が可能となる。
【００３９】
（第６の実施形態）
図７は本発明の第６の実施形態を示す構成図である。  
本実施形態は第４の実施形態（図５）の揮発性メモリ素子１８に対して、共通データを記憶する領域２２を追加したものである。  
コピーされたプログラム（Ａ）２０およびプログラム（Ｂ）２１は、共通データ記憶領域２２を揮発性メモリ素子１８上の同じアドレスに割り当てる。
【００４０】
また、プログラム（Ａ）２０およびプログラム（Ｂ）２１は、共通にアクセスしたいデータを、共通データ記憶領域２２内の同じアドレスにデータを配置する。共通データを同じアドレスに配置してデータの書き込みまたは読み込みを実施することにより、異なる不揮発性メモリ素子に保存したコピーされたプログラム（Ａ）２０およびプログラム（Ｂ）２１間でデータを受け渡すことが可能となる。
【００４１】
従って本構成によれば、データの受け渡しが必要なプログラムも分離して不揮発性メモリ素子に保存することが可能となり、変更しない機能については何らプログラムを書き換えることなく変更したい機能のプログラムのみを書き換えることで、余分な試験、コストを削減可能なディジタル形保護継電装置を提供することができる。
【００４２】
（第７の実施形態）
図８は本発明の第７の実施形態を示す構成図である。  
本実施形態は図７(第６の実施形態)に設けられた不揮発性メモリ素子１７に対して、サム値確認手段２３を追加したものである。
【００４３】
不揮発性メモリ素子に保存するプログラムは、図９に示す通り、プログラム記憶領域の全データを加算すると０になるように、全データの加算値の補数をサム値として所定の位置に埋め込んでいる。
【００４４】
サム値確認手段２３は、プログラム（Ａ）４およびプログラム（Ｂ）５のプログラム記憶領域の全データを加算した結果が０になることを確認することで、不揮発性メモリ素子に保存されているプログラムが正常であるかを判定する。サム値確認手段２３により、データが異常であると判定された不揮発性メモリ素子については、図示していないインターフェース画面にエラーメッセージを表示し、不揮発性メモリ素子に再度プログラムを書き直す処理を起動する。
【００４５】
本実施形態によれば、全ての不揮発性メモリ素子にプログラムが正常に書き込まれているかを確認できるため、ディジタル形保護継電装置が間違ったプログラムで動作することを防ぐことが可能となる。
【００４６】
（第８の実施形態）
本実施形態の構成図は、第７の実施形態の図８と同様であるため、重複する説明は省略する。  
本実施形態は、図８において、不揮発性メモリ素子に保存するプログラムに埋め込むサム値は、全データの加算値の補数ではなく、所定のコード（例えば0x55555555）から全データの加算値を減算したものとし、サム値確認手段２３は、プログラム（Ａ）４およびプログラム（Ｂ）５のプログラム記憶領域における全データの加算値が、所定のコード（0x55555555）になることを確認することで、不揮発性メモリ素子に保存されているプログラムが正常であるかを判定するようにしたものである。
【００４７】
本実施形態によれば、不揮発メモリ素子が実装されていない場合など、読み出すデータが全て０となりデータの全加算値が０となる可能性がある場合においても、データの異常を検出することが可能である（なお、第７の実施形態の場合、全加算値が０となるため異常を検出できない）。
【００４８】
また、本実施形態によれば、全ての不揮発性メモリ素子が実装されていない場合などに誤って正常と判定することなく全不揮発性メモリ素子にプログラムが正常に書き込まれているかを確認でき、ディジタル形保護継電装置が間違ったプログラムで動作することを防ぐことが可能となる。
【００４９】
（第９の実施形態）
図１０は本発明の第９の実施形態を示す構成図である。  
本実施形態の構成図１０は、第８の実施形態の構成図８の不揮発性メモリ素子１７に対して、メモリ実装確認手段２４を追加したことを特徴とするものである。
【００５０】
不揮発性メモリ素子に保存するプログラムは、図１１に示す通り、不揮発性メモリ素子毎に定めた識別用コードを所定の位置に埋め込んでいる。メモリ実装判定手段２４は、この識別用コードを確認することにより、正しいプログラムを書き込んだ不揮発性メモリ素子が、正しい位置に実装されているかを判定する。
【００５１】
ここで、コピーされたプログラム（Ａ）２０は、メモリ実装確認手段２４により不揮発性メモリ素子４が実装されていないと判定された場合、コピーされたプログラム（Ｂ）２１を読み出す処理を回避する。これにより、コピーされたプログラム（Ｂ）２１を保存した不揮発性メモリ素子を実装せず、コピーされたプログラム（Ａ）２０単独で走行することが可能となる。
【００５２】
したがって、本実施形態によれば、工場での試験時などで特定の機能を確認したい場合、全ての不揮発性メモリ素子を実装しなくても、試験したい機能のプログラムのみ実装することで試験することが可能となる。
【００５３】
（第１０の実施形態）
本実施形態の構成図は、第７の実施形態および第８の実施形態に共通な構成図８と同様であるため、重複する説明は省略する。  
プログラム（Ａ）４およびプログラム（Ｂ）５は、サム値確認手段２３によりプログラムコードの健全性が確認される。本実施形態では、あるプログラムコードが損傷した場合、サム値確認手段２３がそれを検出し、他の健全なプログラムは損傷したプログラムを回避して実行する。
【００５４】
例えば不揮発性メモリ素子２に保存されているプログラム（Ｂ）５のプログラムコードが損傷し、本事象をプログラム確認手段２３が検出した場合、プログラム（Ａ）４は、プログラム（Ｂ）５のプログラムを回避して実行される。残りの健全なプログラムを実行することにより、プログラム（Ｂ）５が損傷していることを外部へ通知したり、損傷した履歴を内部の不良データとして保存することが可能となり、システムの冗長性を確保できる。図８の例では、サム値確認手段２３は不揮発性メモリ素子１７に保存されている専用のプログラムとなっているが、本機能はプログラム（Ａ）４やプログラム（Ｂ）５に含まれる形など、様々な形態が考えられる。
【図面の簡単な説明】
【００５５】
【図１】本発明のディジタル形保護継電装置の第１の実施形態に係るプログラムの保存形態を示す構成図。
【図２】第１の実施形態の保護演算プログラムの分割状態を示すフローチャート。
【図３】本発明のディジタル形保護継電装置の第２の実施形態に係るプログラムの保存形態を示す構成図。
【図４】本発明のディジタル形保護継電装置の第３の実施形態に係る揮発性メモリ素子でのプログラム実行を示す構成図。
【図５】本発明のディジタル形保護継電装置の第４の実施形態に係るプログラムコピー手段を示す構成図。
【図６】本発明のディジタル形保護継電装置の第５の実施形態に係るインターフェース手段を示す構成図。
【図７】本発明のディジタル形保護継電装置の第６の実施形態に係るプログラム間の共通データ記憶領域を示す構成図。
【図８】本発明のディジタル形保護継電装置の第７の実施形態に係るサム値確認手段を備えた構成図。
【図９】第７の実施形態に係るサム値を埋め込んだプログラムコード例図。
【図１０】本発明のディジタル形保護継電装置の第９の実施形態に係るプログラム毎に付加する識別コードを示す図。
【図１１】第９の実施形態に係る識別コードを埋め込んだプログラムコード例図。
【符号の説明】
【００５６】
１…中央演算処理装置（ＣＰＵ）、２，３，１７…不揮発性メモリ素子、４，５…保護演算プログラム、６，７…インターフェース手段、８…Ａ／Ｄデータ読み込み処理、９…ＦＥＰ処理、１０…リレーモジュールへのジャンプ処理、１１…ＳＱ処理、１２…リレー出力処理、１３…リレー演算処理、１４…固定番地１へのジャンプ処理、１５…固定番地２へのジャンプ処理、１６…リレー演算処理へのジャンプ処理、１８…揮発性メモリ素子、１９…コピー手段、２０、２１…揮発性メモリ素子にコピーしたプログラム、２２…共通データ記憶領域、２３…サム値確認手段、２４…メモリ実装確認手段、５０…アナログ／ディジタル変換装置、１００…ディジタル形保護継電装置。
【図１】
2009201251.tif 000003
【図２】
2009201251.tif 000004
【図３】
2009201251.tif 000005
【図４】
2009201251.tif 000006
【図５】
2009201251.tif 000007
【図６】
2009201251.tif 000008
【図７】
2009201251.tif 000009
【図８】
2009201251.tif 000010
【図９】
2009201251.tif 000011
【図１０】
2009201251.tif 000012
【図１１】
2009201251.tif 000013