(57)【要約】【課題】シリコン基板上にＨｆＯ2膜を使って、ＥＯＴが小さくリーク電流特性の優れた誘電体膜を形成する。【解決手段】成膜方法は、シリコン基板表面に酸化膜を形成する工程と、前記酸化膜をエッチングし、前記酸化膜により界面酸化膜を、ＸＰＳ法で測定した前記界面酸化膜の膜厚が６．７Å以下で６．０Å以上となるように形成する工程と、前記界面酸化膜上にＨｆＯ2膜を、ＭＯＣＶＤ法により、酸化雰囲気中において形成する工程と、を含む。【選択図】図３
2009245971.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板表面に酸化膜を形成する工程と、
前記酸化膜をエッチングし、前記酸化膜により界面酸化膜を、ＸＰＳ法で測定した前記界面酸化膜の膜厚が６．７Å以下で６．０Å以上となるように形成する工程と、
前記界面酸化膜上にＨｆＯ2膜を、ＭＯＣＶＤ法により、酸化雰囲気中において形成する工程と、
を含むことを特徴とする、成膜方法。
【請求項２】
前記シリコン基板の表面に酸化膜を形成する工程は、熱酸化膜を形成する工程であることを特徴とする請求項１記載の成膜方法。
【請求項３】
前記エッチング工程は、前記界面酸化膜の膜厚が、６．０Åとなるように実行されることを特徴とする請求項２記載の成膜方法。
【請求項４】
前記ＨｆＯ2膜を形成する工程は、ターシャリブチルハフニウムを原料として実行されることを特徴とする請求項１〜３記載の成膜方法。
【請求項５】
シリコン基板表面に酸化膜を形成する工程と、
前記酸化膜をエッチングし、前記酸化膜により界面酸化膜を、ＸＰＳ法で測定した前記界面酸化膜の膜厚が６．７Å以下で６．０Å以上となるように形成する工程と、
前記界面酸化膜上にＨｆＯ2膜を、ＭＯＣＶＤ法により、酸化雰囲気中において形成する工程と、
前記ＨｆＯ2膜上にシリコン膜または金属膜を形成する工程と、
前記シリコン膜または金属膜をパターニングしてゲート電極パターンを形成する工程と、
前記ゲート電極パターンをマスクに、前記シリコン基板中に不純物元素を導入し、ソースおよびドレイン領域を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に成膜方法に係り、特に、いわゆるhigh-K膜と呼ばれる高誘電体膜の成膜方法、およびhigh-K膜を使った半導体装置の製造方法に関する。
【背景技術】
【０００２】
微細化技術の進歩に伴い、今日ではゲート長が６０ｎｍを切るような超微細化・超高速半導体装置の製造が可能になっている。
【０００３】
このような超微細化・超高速半導体装置では、ゲート長の縮小に伴い、ゲート酸化膜の膜厚もスケーリング則に従って減少させる必要があるが、例えばゲート長が４５ｎｍを切るような半導体装置では、ゲート酸化膜の膜厚も従来の熱酸化膜を使った場合、１ｎｍ、あるいはそれ以下に設定する必要がある。しかし、このように非常に薄いゲート絶縁膜ではトンネル電流が増大し、その結果ゲートリーク電流が増大する問題を回避することができない。
【０００４】
このような事情で従来、比誘電率が熱酸化膜のものよりもはるかに大きく、このため実際の膜厚が大きくてもＳｉＯ2換算膜厚（ＥＯＴ）が小さいＴａ2Ｏ5やＡｌ2Ｏ3，ＺｒＯ2，ＨｆＯ2、さらにはＺｒＳｉＯ4あるいはＨｆＳｉＯ4のような高誘電体（いわゆるhigh-K誘電体）材料をゲート絶縁膜に対して適用することが提案されている。このような高誘電体材料を使うことにより、ゲート長が４５ｎｍｍ以下と、非常に短い超高速半導体装置においても数ｎｍの物理的膜厚のゲート絶縁膜を使うことができ、トンネル効果によるゲートリーク電流を抑制することができる。一般に、このような高誘電体材料は、シリコン基板表面に形成された場合、多結晶構造となる。
【０００５】
シリコン基板表面に直接に高誘電体膜を形成した場合には、シリコン基板と高誘電体膜との間でＳｉ原子と金属原子の大規模な相互拡散が生じやすいため、高誘電体膜は、シリコン基板表面に、非常に薄い界面酸化膜を介して形成されるのが一般的である。
【特許文献１】特開２００１−８５４２２号公報
【非特許文献１】De Witte, H. et al., J. Electrochem. Soc. 150(9) F169-F172 (2003)
【非特許文献２】Barnett, J. et al., Semiconductor International, February 1, 2006
【発明の開示】
【発明が解決しようとする課題】
【０００６】
このような界面酸化膜上に高誘電体膜を形成した構成のゲート絶縁膜では、ゲート絶縁膜の酸化膜換算膜厚を可能な限り低減させるのが好ましく、このためには、ゲート絶縁膜中における比誘電率の低い界面酸化膜の割合、従って膜厚を、可能な限り低減させるのが好ましい。
【課題を解決するための手段】
【０００７】
一の側面によれば本発明は、シリコン基板表面に酸化膜を形成する工程と、前記酸化膜をエッチングし、前記酸化膜により界面酸化膜を、ＸＰＳ法で測定した前記界面酸化膜の膜厚が６．７Å以下で６．０Å以上となるように形成する工程と、前記界面酸化膜上にＨｆＯ2膜を、ＭＯＣＶＤ法により、酸化雰囲気中において形成する工程と、を含むことを特徴とする、成膜方法を提供する。
【０００８】
他の側面によれば本発明は、シリコン基板表面に酸化膜を形成する工程と、前記酸化膜をエッチングし、前記酸化膜により界面酸化膜を、ＸＰＳ法で測定した前記界面酸化膜の膜厚が６．７Å以下で６．０Å以上となるように形成する工程と、前記界面酸化膜上にＨｆＯ2膜を、ＭＯＣＶＤ法により、酸化雰囲気中において形成する工程と、前記ＨｆＯ2膜上にシリコン膜または金属膜を形成する工程と、前記シリコン膜または金属膜をパターニングしてゲート電極パターンを形成する工程と、前記ゲート電極パターンをマスクに、前記シリコン基板中に不純物元素を導入し、ソースおよびドレイン領域を形成する工程と、を含むことを特徴とする半導体装置の製造方法を提供する。
【発明の効果】
【０００９】
本発明によれば、シリコン基板上に形成された界面酸化膜の膜厚をエッチングにより、６．７Å以下で６．０Å以上に設定することにより、その上におけるＨｆＯ2膜の成膜に影響を与えることなく、前記界面酸化膜とＨｆＯ2膜を積層した積層膜の酸化膜換算膜厚を最小化し、かつ前記積層膜のリーク電流を減少させることが可能となる。
【発明を実施するための最良の形態】
【００１０】
［第１の実施形態］
最初に、本発明の第１の実施形態として、本発明の基礎となる成膜実験を説明する。
【００１１】
本実施形態では、最初に図１Ａに示すように、（１００）配向のシリコン基板１１の表面に酸素雰囲気中、１０００℃の熱処理により熱酸化膜１２を、例えば１６Åの膜厚に形成し、このように熱酸化膜１２を形成されたシリコン基板１１を、図１Ｂに矢印で示すように、容器１３中に保持されたＨＦエッチャント１３Ａに、前記シリコン基板１１がその一の側縁部から前記ＨＦエッチャント１３Ａに入るように、一定の制御された速度で浸漬し、続いてより早い速度で急速に引き上げることにより、図１Ｃに示すように前記熱酸化膜１２の膜厚ｔ１を、前記シリコン基板１１の一方の側から他方の側へと連続的に変化させる。図１Ｃの例では、前記熱酸化膜１２は前記基板１１の領域１１Ｂにおいては、前記膜厚ｔ１がＸＰＳ法で測定して６．０Å以上で存在しているが、領域１１Ａにおいては前記膜厚ｔ１が６．０Å未満となり、あるいは熱酸化膜１２が消失している。この「６Å」の膜厚ｔ１の臨界的意義については、後で詳細に説明する。
【００１２】
さらに図１Ｄの工程において、前記図１Ｃの構造上にＨｆＯ2膜１４が、ＭＯＣＶＤ法により、１６〜１７Åの膜厚に形成される。前記ＨｆＯ2膜１４は、その下の熱酸化膜１２と共に、積層膜１６を形成する。ただし、後で説明するように、図１Ｄの構造では、前記熱酸化膜１２の表面状態は、図１Ｃのエッチング処理により当初の熱酸化膜１２の表面状態から変化しており、従って以下の説明では、前記積層膜１６を構成する熱酸化膜１２を、「界面酸化膜」と称することにする。
【００１３】
図２は、本実施形態において前記ＨｆＯ2膜１４を成膜するのに使われる成膜装置ＭＯＣＶＤ装置６０の構成を示す。
【００１４】
図２を参照するに、前記ＭＯＣＶＤ装置６０はポンプ６１により排気される処理容器６２を備え、前記処理容器６２中には被処理基板Ｗを保持する保持台６２Ａが設けられている。
【００１５】
また前記処理容器６２中には前記被処理基板Ｗに対向するようにシャワーヘッド６２Ｓが設けられ、前記シャワーヘッド６２Ｓには、酸素ガスを供給するライン６２ａが図示を省略したＭＦＣ（質量流量コントローラ）およびバルブＶ1を介して接続されている。
【００１６】
前記ＭＯＣＶＤ装置６０は、ターシャリブチルハフニウム（ＨＴＢ）など有機金属化合物原料を保持する容器６３Ｂを備えており、前記容器６３Ｂ中の有機金属化合物原料は、Ｈｅガスなどの圧送ガスにより、流体流量コントローラ６２ｄを経由して気化器６２ｅに供給され、前記気化器６２ｅでＡｒなどのキャリアガスの介助により気化された有機金属化合物原料ガスが、バルブＶ3を介してシャワーヘッド６２Ｓに供給される。
【００１７】
前記シャワーヘッド６２Ｓ内において前記酸素ガス、ＨＴＢガスはそれぞれの経路を通り、前記シャワーヘッド６２Ｓのうち前記シリコン基板Ｗに対向する面に形成された開口部６２ｓより、前記処理容器６２内のプロセス空間に放出される。
【００１８】
本実施形態では、前記図１Ｃの状態のシリコン基板２１を前記処理容器６２中に導入し、前記基板保持台６２Ａ上に被処理基板Ｗとして保持し、例えば前記処理容器６２の内圧を０．３Ｔｏｒｒ、基板温度を４８０℃に設定し、前記シャワーヘッド６２Ｓより酸素ガスを１００ｓｃｃｍの流量で、またＨＴＢを前記流体流用コントローラ６２ｄにおける流量で４５ｍｇ／分の値で導入することにより、前記熱酸化膜１２が部分的に形成されたシリコン基板１１上に、ＨｆＯ2膜を１６〜１８Åの膜厚で、一様に形成する。
【００１９】
一方、前記図１Ａの工程における熱酸化膜１２の形成は、公知の熱処理装置を使って行われる。従って、熱処理装置の説明は省略する。
【００２０】
図３は、図１Ｄに示す、膜厚が連続的に変化する界面酸化膜１２上に略一定の膜厚でＨｆＯ2膜１４をＭＯＣＶＤ法により形成したシリコン基板１１について、前記界面酸化膜１２の膜厚およびＨｆＯ2膜の膜厚をＸＰＳ法により求め、さらに前記界面酸化膜１２とＨｆＯ2膜１４の積層構造についてＥＯＴを、インライン電気測定法により求めた結果を示す。このインライン電気測定法は、コロナバイアス技術、振動ケルビンプローブ技術およびパルス光源技術を組みあわせたもので、ＫＬＡ−Ｔｅｎｃｏｒ社のＱｕａｎｔｏｘ装置により求めている。測定の詳細については、非特許文献１を参照。前記ＥＯＴ，界面酸化膜１２のＸＰＳ膜厚およびＨｆＯ2膜１４のＸＰＳ膜厚は、全てオングストローム（Å）単位で示している。
【００２１】
図３中、「ＲＥＦ」は、図１Ｃの状態の資料に対して求めた前記界面酸化膜１２のＥＯＴとＸＰＳ膜厚の関係を示すもので、対照標準を表す。前記「ＲＥＦ」は、同一の界面酸化膜１２についてのＥＯＴとＸＰＳ膜厚の関係を示しているため、ＥＯＴとＸＰＳ膜厚は一対一に対応し、直線で表される。ここでＥＯＴはキャパシタの等価回路をもとに電気的に求めた膜厚を示すのに対し、ＸＰＳ法で求めた界面酸化膜１２あるいはＨｆＯ2膜１４の膜厚は、膜中に含まれるＳｉ原子あるいはＨｆ原子の数を反映している。
【００２２】
図３を参照するに、前記界面酸化膜１２のＸＰＳ膜厚ｔ１が１４Åから６．７Åまでの範囲（６．７Å＜ｔ１≦１４Å））の「領域Ｉ」では、前記積層膜１６のＥＯＴは前記界面酸化膜１２のＸＰＳ膜厚ｔ１の減少と共に、前記直線ＲＥＦにほぼ平行に減少しているのがわかる。前記領域Ｉでは前記ＨｆＯ2膜１４のＸＰＳ膜厚ｔ２はほぼ一定で１６．５Åから１７．５Åの範囲にあることから、前記「領域Ｉ」において見られる積層膜１６のＥＯＴの減少は、前記界面酸化膜１２の物理膜厚の減少に対応して生じたものであると考えられる。
【００２３】
これに対し、前記界面酸化膜１２のＸＰＳ膜厚ｔ１が６．７Å以下で６．０Å以上の「領域ＩＩ」（６．０Å≦ｔ１≦６．７Å）においては、前記積層膜１６のＥＯＴは、前記熱酸化膜１２のＸＰＳ膜厚が減少すると、前記直線「ＲＥＦ」よりも急速に減少し、界面酸化膜１２のＸＰＳ膜厚ｔ１が６．０Åに達したところで前記積層膜１６のＥＯＴは最小となるのがわかる。
【００２４】
一方、前記界面酸化膜１２のＸＰＳ膜厚ｔ１が６．０Åを切る領域ＩＩＩでは、前記膜厚ｔ１は、ほぼ６．０Åで変化しないにもかかわらず、積層膜１６のＥＯＴが急激に、約１２Åから３０Åまで増大しているのがわかる。また前記領域ＩＩＩにおいては、ＨｆＯ2膜１４の膜厚ｔ２も多少減少しているのがわかる。
【００２５】
前記図３の領域ＩおよびＩＩは、図１Ｃ，１Ｄに示した基板１１上の領域１１Ｂにおいて観察されるものであるのに対し、前記領域ＩＩＩは、前記図１Ｃ，１Ｄにおける領域１１Ａにおいて観察されるもので、前記シリコン基板１１とＨｆＯ2膜１４との界面に、ＨｆＯ2膜１４の成膜時に使われた酸素により、図４に示すように見かけの比誘電率が小さく、あるいは物理膜厚の大きい酸化膜１２Ａが形成されていることを示していると解釈される。その際、前記酸化膜１２ＡのＸＰＳ膜厚ｔ１は増大していないこと、すなわちＳｉ原子の原子数は増加していないことから、前記酸化膜１２Ａは、前記領域１１Ｂに形成されている界面酸化膜１２とは異なり、多孔質膜となっているものと解釈される。また図３において領域ＩＩＩで生じているＨｆＯ2膜１４の膜厚の減少は、下地となる酸化膜１２Ａが多孔質となり膜質が劣化しているため、Ｈｆ原子の堆積が生じにくく、ＨｆＯ2膜１４の成膜時にインキュベーション時間が増大していることによるものと解釈される。
【００２６】
図５は、前記図４の構造について求めた、ＥＯＴとリーク電流Ｊｇの関係を示す。ただし図５中、リーク電流は先に説明したＫＬＴ−Ｔｅｎｃｏｒ社のＱｕａｎｔｏｘ装置により測定しており、耐電圧（Ｖ）を使ったリーク電流指数（Ｊｇｉｎｄｅｘ）により表現されている。前記リーク電流指数の値はリーク電流Ｊｇの対数プロットに対応し、値が小さいほどリーク電流が大きく、値が大きければ大きいほど、リーク電流は減少する。
【００２７】
図５を参照するに、図３の領域Ｉに対応する試料では、前記積層膜１６を流れるリーク電流ＪｇがＥＯＴとともに、二重丸で示す、通常の熱酸化膜上にエッチングせずにＨｆＯ2膜を形成した第１の比較対照試料（ＴＨＯｘ／ＨｆＯ2）の場合と略同様に、すなわち同じ傾きで変化しているのに対し、領域ＩＩでは、リーク電流Ｊｇは、図中に■で示す、紫外光励起酸素ラジカルで形成した酸化膜上に、エッチングせずにＨｆＯ2膜を形成した第２の比較対照試料（ＵＶＯ2／ＨｆＯ2）の場合と略同様に変化しているのがわかる。
【００２８】
さらに図５中、ＩＩＩで示す前記図３の領域ＩＩＩにおいては、ＥＯＴが、前記図３に対応して大きく増大しており、リーク電流Ｊｇの値も大きく（リーク電流指数の値が０９〜０．６Ｖ）、形成されている界面酸化膜１２Ａが多孔質の膜質の劣る酸化膜より構成されていることを示している。
【００２９】
なお、前記図３のプロットでは、前記領域Ｉを領域ＩＩと区分する臨界的意義を認めるのが困難であると思われるかもしれないが、図５のリーク電流のプロットにおいて前記領域Ｉと領域ＩＩを比較すると、領域ＩおよびＩＩを区分する臨界的意義が存在していることは明らかである。また、領域ＩＩと領域ＩＩＩとの間の臨界的意義も明らかに認められる。
【００３０】
特に図５において■で示した、紫外光励起酸素ラジカルにより界面酸化膜を形成し、その上にエッチングを行わずにＨｆＯ2膜を形成した前記第２の比較対照構造と比較すると、本発明では同じＥＯＴにおいて図中、「Ａ：本発明領域ＩＩ」とした直線で示すリーク電流Ｊｇの値が、同図中、「Ｂ：ＵＶＯ2／ＨｆＯ2」とした直線で示す前記第２の比較対照構造におけるリーク電流Ｊｇの値よりも、特にＥＯＴの値が約１３Å以上の範囲において、より小さくなり、リーク電流特性が向上していることがわかる。
【００３１】
図６Ａ〜６Ｃは、本実施形態においてこのようなリーク電流特性の向上が得られるメカニズムを説明する図である。
【００３２】
図６Ａ〜６Ｃを参照するに、本実施形態では図６Ａに示すように、図１Ａの工程で形成される熱酸化膜１２は、成膜時点において、表面のＳｉ原子が酸素原子により実質的に全て終端された状態になっているが、図１Ｂのエッチング工程により、その表面の一部が除去され、その結果、図６Ｂの状態では、前記界面酸化膜１２の表面に、Ｓｉ原子のダングリングボンドが多数形成されることになる。
【００３３】
そこで、前記図６Ｃの工程においてかかる界面酸化膜１２上にＨｆＯ2膜１４をＭＯＣＶＤ法により堆積すると、ＨｆＯ2膜１４の成膜初期に前記界面酸化膜１２の表面において高密度で核生成が生じ、形成されるＨｆＯ2膜１４の膜密度および膜表面の平坦性が向上する。図５で見られるリーク電流特性の向上は、このようなＨｆＯ2膜１４の膜密度および平坦性の向上によるものと考えられる。またこれに伴い、本実施形態ではインキュベーション時間も減少し、成膜効率が向上する。
【００３４】
これに対し図７Ａに示すように、表面のダングリングボンドが終端された熱酸化膜１２上に直接にＨｆＯ2膜をＭＯＣＶＤ法により形成した場合には、図７Ｂに示すようにＨｆＯ2膜１４の成膜初期における核生成密度が低く、インキュベーション時間が長くなり、形成されるＨｆＯ2膜の膜質が劣化したり、膜表面の平坦性が劣化したりする問題が生じる。このため、図７Ａ，７Ｂの成膜方法では、本実施形態のような優れたリーク電流特性を得ることができない。
【００３５】
図８Ａ〜８Ｃは、上記の知見に基づく本実施形態による成膜方法の概要を示す図である。
【００３６】
図８Ａを参照するに、（１００）配向したシリコン基板２１の（１００）面上には例えば酸素雰囲気中、１０００℃での熱処理により、熱酸化膜２２が形成され、図８Ｂの工程において、前記熱酸化膜２２をＨＦあるいはＢＨＦを使ったエッチャント中においてウェットエッチングし、その膜厚ｔ１を６．０Å以上、６．７Å以下の範囲まで減少させ、界面酸化膜２２Ａを形成する。このようなウェットエッチングは、エッチング液の温度およびエッチング時間を制御することで実行可能である。例えば前記熱酸化膜２２を２０Åの膜厚に形成した場合、２４℃のＨＦエッチング液を使い、６０秒間のエッチングを行うことにより、前記膜厚ｔ１を所定範囲に制御することができる。
【００３７】
あるいは前記図８Ｂのエッチング工程を、ドライエッチングにより行うことも可能である。
【００３８】
あるいは図８Ｂのエッチング工程はケミカルドライエッチングにより行うことも可能である。例えば前記図２のＭＯＣＶＤ装置６０を利用し、前記熱酸化膜２２が形成された前記シリコン基板を処理容器６２内の前記基板保持台６２Ａ上に被処理基板Ｗとして保持する。前記処理容器の圧力を１〜２Ｔｏｒｒ、基板温度を１５０〜２００℃に設定し、ライン６２ｆおよび６２ｇより前記シャワーヘッド６２Ｓを介してそれぞれＨＦガス及びＮＨ3ガスを前記処理容器６２に導入する。この方法によれば、前記熱酸化膜２２の膜厚を前記所定範囲になるまでケミカルエッチングし、ダメージの無い界面酸化膜２２Ａを形成することが可能である。前記熱酸化膜２２の膜厚を前記所定範囲に減少させ、界面酸化膜２２Ａを形成することが可能である。
【００３９】
さらに図８Ｂの構造を、前記図２のＭＯＣＶＤ装置６０の処理容器６２中に導入し、前記基板保持台６２Ａ上に被処理基板Ｗとして保持し、例えば前記処理容器６２の内圧を０．３Ｔｏｒｒ、基板温度を４８０℃に設定し、前記シャワーヘッド６２Ｓより酸素ガスを１００ｓｃｃｍの流量で、またＨＴＢを前記流体流用コントローラ６２ｄにおける流量で４５ｍｇ／分の値で導入することにより、前記界面酸化膜１２Ａ上にＨｆＯ2膜２３が、例えば１６〜１８Åの膜厚で、一様に形成される。
【００４０】
このようにして形成された、前記界面酸化膜２２ＡとＨｆＯ2膜２３の積層膜２４は、先に図３で説明したようにＥＯＴが最小となり、また図５で説明したように優れたリーク電流特性を示す。
［第２の実施形態］
図９Ａ〜９Ｄは、前記図８Ａの積層膜２４をゲート絶縁膜として使った半導体装置の製造工程を示す。
【００４１】
図９Ａを参照するに、（１００）配向を有するシリコン基板４１の（１００）表面には素子分離領域４１Ｉにより素子領域４１Ａが画成されており、さらに前記シリコン基板４１表面には、前記図８Ａ〜８Ｃの工程により、前記積層膜２４と同様な構成の誘電体膜４２が形成されている。
【００４２】
さらに図９Ｂの工程において、前記誘電体膜４２上にポリシリコンあるいはアモルファスシリコンよりなるシリコン膜４３が堆積され、図９Ｃの工程において前記シリコン膜４３をパターニングすることにより、ゲート電極４３Ｇが形成される。また図８Ｃの工程では前記誘電体膜４２Ｇが前記ゲート電極４３Ｇをマスクにパターニングされ、ゲート絶縁膜４２Ｇが形成される。
【００４３】
さらに図９Ｄの工程において、前記シリコン基板４１中に、前記ゲート電極４３Ｇをマスクに、前記半導体装置がｎチャネルＭＯＳトランジスタであればＰ＋やＡｓ＋、あるいはＳｂ＋をイオン注入し、また前記半導体装置がｐチャネルＭＯＳトランジスタであればＢ＋をイオン注入し、前記素子領域４１Ａにおいて前記シリコン基板４１中、前記ゲート電極の第１および第２の側に、それぞれソースおよびドレイン拡散領域４１Ｓおよび４１Ｄを形成する。また同時に、前記ゲート電極４３Ｇを、所定の導電型にドープする。
【００４４】
このような工程により製造された半導体装置は、前記図８Ｄの積層膜２４と同一の積層構造を有する膜４２をゲート絶縁膜４２Ｇとして使っているため、先に図３で説明したようにＥＯＴが小さく、また図５で説明したようにリーク電流特性が優れているため、ゲート長を３２ｎｍ以下に短縮しても動作することが可能である。
【００４５】
また前記シリコン膜４３の代わりに金属膜あるいは導電性金属窒化物膜を使い、メタルゲートを有する半導体装置を製造することも可能である。
【００４６】
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【図面の簡単な説明】
【００４７】
【図１Ａ】第１の実施形態を説明する図（その１）である。
【図１Ｂ】第１の実施形態を説明する図（その２）である。
【図１Ｃ】第１の実施形態を説明する図（その３）である。
【図１Ｄ】第１の実施形態を説明する図（その４）である。
【図２】実施形態で使われるＭＯＣＶＤ装置の構成を示す図である。
【図３】第１の実施形態におけるＥＯＴと界面酸化膜の膜厚およびＨｆＯ2膜の膜厚の関係を示す図である。
【図４】第１の実施形態で得られる構造を説明する図である。
【図５】第１の実施形態におけるリーク電流とＥＯＴの関係を示す図である。
【図６Ａ】第１の実施形態における成膜メカニズムの概要を示す図（その１）である。
【図６Ｂ】第１の実施形態における成膜メカニズムの概要を示す図（その２）である。
【図６Ｃ】第１の実施形態における成膜メカニズムの概要を示す図（その３）である。
【図７Ａ】従来の成膜メカニズムの概要を示す図（その１）である。
【図７Ｂ】従来の成膜メカニズムの概要を示す図（その２）である。
【図８Ａ】第１の実施形態による成膜方法を示す図（その１）である。
【図８Ｂ】第１の実施形態による成膜方法を示す図（その２）である。
【図８Ｃ】第１の実施形態による成膜方法を示す図（その３）である。
【図９Ａ】第２の実施形態による半導体装置の製造方法を示す図（その１）である。
【図９Ｂ】第２の実施形態による半導体装置の製造方法を示す図（その２）である。
【図９Ｃ】第２の実施形態による半導体装置の製造方法を示す図（その３）である。
【図９Ｄ】第２の実施形態による半導体装置の製造方法を示す図（その４）である。
【符号の説明】
【００４８】
１１，２１  ，４１  シリコン基板
１１Ａ，１１Ｂ  領域
１２  熱酸化膜、界面酸化膜
１３  容器
１３Ａ  ＨＦ
１４  ＨｆＯ2膜
２２  熱酸化膜
２２Ａ  界面酸化膜
２３  ＨｆＯ2膜
２４，４２  積層膜
４１Ａ  素子領域
４１Ｉ  素子分離領域
４１Ｓ  ソース領域
４１Ｄ  ドレイン領域
４３  シリコン膜
４３Ｇ  ゲート電極
４２Ｇ  ゲート絶縁膜
６０  ＭＯＣＶＤ装置
６１  真空ポンプ
６２  処理容器
６２Ａ  基板保持台
６２Ｓ  シャワーヘッド
６２ａ  酸素ガスライン
６２ｄ  液体質量流量コントローラ
６２ｅ  気化器
６２ｆ，６２ｇ  ライン
６３Ｂ  原料容器
【図１Ａ】
2009245971.tif 000003
【図１Ｂ】
2009245971.tif 000004
【図１Ｃ】
2009245971.tif 000005
【図１Ｄ】
2009245971.tif 000006
【図２】
2009245971.tif 000007
【図３】
2009245971.tif 000008
【図４】
2009245971.tif 000009
【図５】
2009245971.tif 000010
【図６Ａ】
2009245971.tif 000011
【図６Ｂ】
2009245971.tif 000012
【図６Ｃ】
2009245971.tif 000013
【図７Ａ】
2009245971.tif 000014
【図７Ｂ】
2009245971.tif 000015
【図８Ａ】
2009245971.tif 000016
【図８Ｂ】
2009245971.tif 000017
【図８Ｃ】
2009245971.tif 000018
【図９Ａ】
2009245971.tif 000019
【図９Ｂ】
2009245971.tif 000020
【図９Ｃ】
2009245971.tif 000021
【図９Ｄ】
2009245971.tif 000022