(57)【要約】【課題】レイル・トゥー・レイル型の入力段を必要とせずに回路構成を実現でき、回路の単純化、回路規模の小型化を図ることが可能な補間回路の提供。【解決手段】この発明は、信号生成回路２０がオペアンプ２０１〜２０６を含む。オペアンプ２０１は、ランプ信号ＩＡの反転増幅を行いランプ信号Ａ’／３を生成する。オペアンプ２０２は、ランプ信号ＩＢの反転増幅を行いランプ信号Ｂ’／３を生成する。オペアンプ２０３は、ランプ信号ＩＡの反転増幅を行いランプ信号Ａ’を生成する。オペアンプ２０４は、ランプ信号ＩＢの反転増幅を行いランプ信号Ｂ’を生成する。オペアンプ２０５は、オペアンプ２０３からのランプ信号Ａ’に反転増幅を行いランプ信号Ａを出力する。オペアンプ２０６は、オペアンプ２０４からのランプ信号Ｂ’に反転増幅を行いランプ信号Ｂを出力する。【選択図】図１
2009281777.tif 000002
【特許請求の範囲】
【請求項１】
位相が１／４サイクルずれたランプ信号ＩＡ及びランプ信号ＩＢが入力され、前記ランプ信号ＩＡ、ＩＢに基づいてランプ信号Ａ、ランプ信号Ｂ、ランプ信号Ａ’、ランプ信号Ｂ’、ランプ信号Ａ’／Ｎ、ランプ信号Ｂ’／Ｎをそれぞれ生成する信号生成回路と、
前記ランプ信号Ａ、Ｂ、Ａ’、Ｂ’、Ａ’／Ｎ、Ｂ’／Ｎのうちから選択された所定の１対の信号を比較して、中間信号を発生するコンパレータ回路と、を含み、
前記信号生成回路は、第１〜第６のオペアンプを含み、
前記第１のオペアンプは、前記ランプ信号ＩＡの反転増幅を行い振幅が１／Ｎの前記ランプ信号Ａ’／Ｎを出力し、
前記第２のオペアンプは、前記ランプ信号ＩＢの反転増幅を行い振幅が１／Ｎの前記ランプ信号Ｂ’／Ｎを出力し、
前記第３のオペアンプは、前記ランプ信号ＩＡの反転増幅を行い前記ランプ信号Ａ’を出力し、
前記第４のオペアンプは、前記ランプ信号ＩＢの反転増幅を行い前記ランプ信号Ｂ’を出力し、
前記第５のオペアンプは、前記第３のオペアンプから出力されるランプ信号Ａ’の反転増幅を行い前記ランプ信号Ａを出力し、
前記第６のオペアンプは、前記第４のオペアンプから出力されるランプ信号Ｂ’の反転増幅を行い前記ランプ信号Ｂを出力することを特徴とする補間回路。
【請求項２】
前記第１〜第６のオペアンプのそれぞれは反転入力端子と非反転入力端子を含み、
前記第１〜第６のオペアンプのそれぞれの非反転入力端子には、前記ランプ信号ＩＡ及び前記ランプ信号ＩＢに関係し出力される基準電圧が共通に印加されることを特徴とする請求項１に記載の補間回路。
【請求項３】
前記第１〜第６のオペアンプのそれぞれの入力段は、Ｎ型のトランジスタのみまたはＰ型のトランジタのみの差動対で構成されていることを特徴とする請求項１または請求項２に記載の補間回路。
【請求項４】
前記第１〜第６のオペアンプがフルスイング範囲よりも狭い範囲の出力範囲で前記ランプ信号Ａ、Ｂ、Ａ’、Ｂ’、Ａ’／Ｎ、Ｂ’／Ｎを出力することにより、前記コンパレータ回路のコンパレータの入力段は、Ｎ型のトランジスタのみまたはＰ型のトランジタのみの差動対で構成されていることを特徴とする請求項１乃至請求項３のうちの何れかに記載の補間回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エンコーダなどに適用される補間回路に関する。
【背景技術】
【０００２】
従来、回転角、速度、方向などを検出するエンコーダに適用される補間回路として、例えば図３に示すものが知られている（例えば特許文献１参照）。
この補間回路は、例えば光学的なエンコーダに適用されるものであって、図３に示すように、信号生成回路１０、コンパレータ回路３０、および論理回路５０を備えている。
信号生成回路１０は、オペアンプなどから構成される２つのアンプ（増幅器）１０１、１０２が含まれている。また、コンパレータ回路３０は、８つのコンパレータ３０１〜３０８が含まれている。論理回路５０は、４つの排他的オアゲート（排他的ＯＲゲート）５０１〜５０４と、２つのオアゲート（ＯＲゲート）５０５、５０６とが含まれている。
【０００３】
次に、このような構成の従来の補間回路の動作について、図面を参照して説明する。
信号生成回路１０には、位相が１／４サイクルずれたランプ信号Ａとランプ信号Ｂ、ランプ信号Ａと位相が１８０度ずれているランプ信号Ａ’、およびランプ信号Ｂと位相が１８０度ずれているランプ信号Ｂ’が入力される。
信号生成回路１０に入力されたランプ信号Ａは、そのままコンパレータ回路３０に出力されるとともに、アンプ１０１に入力される。アンプ１０１は、入力されたランプ信号Ａを反転するとともに、振幅が１／３であるランプ信号Ａ’／３を生成し、これをコンパレータ回路３０に出力する。
【０００４】
信号生成回路１０に入力されたランプ信号Ｂは、そのままコンパレータ回路３０に出力されるとともに、アンプ１０２に入力される。アンプ１０２は、入力されたランプ信号Ｂを反転するとともに、振幅が１／３であるランプ信号Ｂ’／３を生成し、これをコンパレータ回路３０に出力する。また、信号生成回路１０に入力されたランプ信号Ａ’、Ｂ’は、そのままコンパレータ回路３０に出力される。
コンパレータ回路３０のコンパレータ３０１〜３０８のそれぞれは、選択された一組（一対）のランプ信号を比較して、図４に示すような中間信号を生成出力する。
【０００５】
すなわち、コンパレータ３０１は、ランプ信号Ｂ、Ｂ’を比較して中間信号Ｂ−Ｂ’を生成し、コンパレータ３０２は、ランプ信号Ａ’、Ｂ’を比較して中間信号Ａ’−Ｂ’を生成する。コンパレータ３０３は、ランプ信号Ａ’、Ａを比較して中間信号Ａ’−Ａを生成し、コンパレータ３０４は、ランプ信号Ｂ’、Ａを比較して中間信号Ｂ’−Ａを生成する。
コンパレータ３０５は、ランプ信号Ａ’／３、Ｂ’を比較して中間信号Ａ’／３−Ｂ’を生成し、コンパレータ３０６は、ランプ信号Ａ’、Ｂ’／３を比較して中間信号Ａ’−Ｂ’／３を生成する。コンパレータ３０７は、ランプ信号Ｂ’／３、Ａを比較して中間信号Ｂ’／３−Ａを生成し、コンパレータ３０８は、ランプ信号Ａ’／３、Ｂを比較して中間信号Ａ’／３−Ｂを生成する。
【０００６】
論理回路５０は、コンパレータ３０１〜３０８から出力される中間信号に基づいて出力信号ＯＵＴ１、ＯＵＴ２を生成出力する。
すなわち、排他的オアゲート５０１は、コンパレータ３０１からの中間信号Ｂ−Ｂ’とコンパレータ３０２からの中間信号Ａ’−Ｂ’との排他的論理和演算を行い、その結果を出力する。排他的オアゲート５０２は、コンパレータ３０３からの中間信号Ａ’−Ａとコンパレータ３０４からの中間信号Ｂ’−Ａとの排他的論理和演算を行い、その結果を出力する。オアゲート５０５は、排他的オアゲート５０１の出力と排他的オアゲート５０２の出力との論理和演算を行い、その結果を出力信号ＯＵＴ１として出力する（図４参照）。
【０００７】
また、排他的オアゲート５０３は、コンパレータ３０５からの中間信号Ａ’／３−Ｂ’とコンパレータ３０６からの中間信号Ａ’−Ｂ’／３との排他的論理和演算を行い、その結果を出力する。排他的オアゲート５０４は、コンパレータ３０７からの中間信号Ｂ’／３−Ａとコンパレータ３０８からの中間信号Ａ’／３−Ｂとの排他的論理和演算を行い、その結果を出力する。オアゲート５０６は、排他的オアゲート５０３の出力と排他的オアゲート５０４の出力との論理和演算を行い、その結果を出力信号ＯＵＴ２として出力する（図４参照）。
【０００８】
以上のように、従来の補間回路では、信号生成回路１０に入力されるランプ信号Ａ、Ｂ、Ａ’、Ｂ’は、そのままコンパレータ回路３０に出力される。その一方、信号生成回路１０では、アンプ１０１が、入力されたランプ信号Ａを反転するとともに、振幅が１／３であるランプ信号Ａ’／３を生成し、これをコンパレータ回路３０に出力する。また、アンプ１０２が、入力されたランプ信号Ｂを反転するとともに、振幅が１／３であるランプ信号Ｂ’／３を生成し、これをコンパレータ回路３０に出力する。
このため、信号生成回路１０は、入力されるランプ信号Ａ、Ｂ、Ａ’、Ｂ’のレベルや同期等を調整することができず、その調整がされないままコンパレータ回路３０に入力される。その結果、コンパレータ回路３０のコンパレータ３０１〜３０８のそれぞれの入力には、許容電圧範囲が大きな、いわゆるレイル・トゥー・レイル（ｒａｉｌ−ｔｏ−ｒａｉｌ）型の入力回路を構成する必要があり、回路が複雑になる上に、回路規模（回路面積）が大きくなるという不具合がある。
【特許文献１】特開２００１−７４５０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
そこで、本発明の目的は、レイル・トゥー・レイル型の入力段を必要とせずに回路構成を実現でき、回路の単純化、回路規模の小型化を図ることが可能な補間回路を提供することにある。
【課題を解決するための手段】
【００１０】
上記の課題を解決し本発明の目的を達成するために、各発明は、以下のような構成からなる。
第１の発明は、位相が１／４サイクルずれたランプ信号ＩＡ及びランプ信号ＩＢが入力され、前記ランプ信号ＩＡ、ＩＢに基づいてランプ信号Ａ、ランプ信号Ｂ、ランプ信号Ａ’、ランプ信号Ｂ’、ランプ信号Ａ’／Ｎ、ランプ信号Ｂ’／Ｎをそれぞれ生成する信号生成回路と、前記ランプ信号Ａ、Ｂ、Ａ’、Ｂ’、Ａ’／Ｎ、Ｂ’／Ｎのうちから選択された所定の１対の信号を比較して、中間信号を発生するコンパレータ回路と、を含み、前記信号生成回路は、第１〜第６のオペアンプを含み、前記第１のオペアンプは、前記ランプ信号ＩＡの反転増幅を行い振幅が１／Ｎの前記ランプ信号Ａ’／Ｎを出力し、前記第２のオペアンプは、前記ランプ信号ＩＢの反転増幅を行い振幅が１／Ｎの前記ランプ信号Ｂ’／Ｎを出力し、前記第３のオペアンプは、前記ランプ信号ＩＡの反転増幅を行い前記ランプ信号Ａ’を出力し、前記第４のオペアンプは、前記ランプ信号ＩＢの反転増幅を行い前記ランプ信号Ｂ’を出力し、前記第５のオペアンプは、前記第３のオペアンプから出力されるランプ信号Ａ’の反転増幅を行い前記ランプ信号Ａを出力し、前記第６のオペアンプは、前記第４のオペアンプから出力されるランプ信号Ｂ’の反転増幅を行い前記ランプ信号Ｂを出力する。
【００１１】
第２の発明は、第１の発明において、前記第１〜第６のオペアンプのそれぞれは反転入力端子と非反転入力端子を含み、前記第１〜第６のオペアンプのそれぞれの非反転入力端子には、前記ランプ信号ＩＡ及び前記ランプ信号ＩＢに関係し出力される基準電圧が共通に印加される。
第３の発明は、第１または第２の発明において、前記第１〜第６のオペアンプのそれぞれの入力段は、Ｎ型のトランジスタのみまたはＰ型のトランジタのみの差動対で構成されている。
【００１２】
第４の発明は、第１〜第３の発明において、前記第１〜第６のオペアンプがフルスイング範囲よりも狭い範囲の出力範囲で前記ランプ信号Ａ、Ｂ、Ａ’、Ｂ’、Ａ’／Ｎ、Ｂ’／Ｎを出力することにより、前記コンパレータ回路のコンパレータの入力段は、Ｎ型のトランジスタのみまたはＰ型のトランジタのみの差動対で構成されている。
本発明によれば、レイル・トゥー・レイル型の入力段を必要とせずに回路構成を実現でき、回路の単純化、回路規模の小型化を図ることが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の１例の実施形態について、図面を参照して説明する。
この実施形態に係る補間回路は、例えば光学的なエンコーダに適用されるものであって、図１に示すように、信号生成回路２０、コンパレータ回路３０、および論理回路５０を備えている。
この実施形態に係る補間回路は、図３に示す補間回路の信号生成回路１０を図１に示す信号生成回路２０に置き換えたものであり、コンパレータ回路３０および論理回路５０の構成は図３に示すコンパレータ回路３０および論理回路５０の構成と同様である。従って、同一の構成要素については同一符号を付して、その説明はできるだけ省略する。
【００１４】
信号生成回路２０は、図１に示すように、位相が１／４サイクルずれたランプ信号ＩＡおよびランプ信号ＩＢが入力され、そのランプ信号ＩＡ、ＩＢ、及び基準電圧ＶＲに基づいてランプ信号Ａ、ランプ信号Ｂ、ランプ信号Ａ’、ランプ信号Ｂ’、ランプ信号Ａ’／３、ランプ信号Ｂ’／３をそれぞれ生成する（図２参照）。
ここで、ランプ信号ＩＡ、ＩＢは、回転角、速度、方向などを検出するために図示しない光センサなどから得られるセンサ信号である（特許文献１参照）。
信号生成回路２０は、６つのオペアンプ（演算増幅器）２０１〜２０６を含み、オペアンプ２０１〜２０６のそれぞれは、以下のような増幅器（増幅回路）を構成する。
【００１５】
オペアンプ２０１は、入力抵抗Ｒ１と帰還抵抗Ｒ２とを含み、利得が（１／３）倍の反転増幅器を構成し、入力されるランプ信号ＩＡの反転増幅を行ってランプ信号Ａ’／３を出力する。オペアンプ２０２は、入力抵抗Ｒ１と帰還抵抗Ｒ２とを含み、利得が（１／３）倍の反転増幅器を構成し、入力されるランプ信号ＩＢの反転増幅を行ってランプ信号Ｂ’／３を出力する。
オペアンプ２０３は、入力抵抗Ｒ３と帰還抵抗Ｒ４とを含み、利得が１倍の反転増幅器を構成し、入力されるランプ信号ＩＡの反転増幅を行ってランプ信号Ａ’を出力する。オペアンプ２０４は、入力抵抗Ｒ３と帰還抵抗Ｒ４とを含み、利得が１倍の反転増幅器を構成し、入力されるランプ信号ＩＡの反転増幅を行ってランプ信号Ａ’を出力する。
【００１６】
オペアンプ２０５は、入力抵抗Ｒ３と帰還抵抗Ｒ４とを含み、利得が１倍の反転増幅器を構成し、オペアンプ２０３から出力されるランプ信号Ａ’の反転増幅を行ってランプ信号Ａを出力する。オペアンプ２０６は、入力抵抗Ｒ３と帰還抵抗Ｒ４とを含み、利得が１倍の反転増幅器を構成し、オペアンプ２０４から出力されるランプ信号Ｂ’の反転増幅を行ってランプ信号Ｂを出力する。
また、オペアンプ２０１〜２０６は、図１に示すように、反転入力端子（−）と非反転入力端子（＋）とを有し、オペアンプ２０１〜２０６の非反転入力端子のそれぞれには、補間回路の前段回路、または、補間回路にて生成した、前記ランプ信号ＩＡ及び前記ランプ信号ＩＢに関係し出力される基準電圧ＶＲが共通に印加（入力）されている。
【００１７】
さらに、オペアンプ２０１〜２０６は、レイル・トゥー・レイル型の入力段を持つオペアンプではなく、通常のオペアンプでも構成できる。すなわち、例えばオペアンプ２０１〜２０６をＭＯＳトランジスタから構成する場合には、入力段がＮ型のＭＯＳトランジスタのみまたはＰ型のＭＯＳトランジスタのみの差動対で構成されたような、低い電圧（ＶＳＳ）側、または高い電圧（ＶＤＤ）側に不感帯領域のあるオペアンプでも使用可能である。
また、コンパレータ回路３０のコンパレータ３０１〜３０８のそれぞれは、選択された一対のランプ信号を比較して、中間信号を生成出力する。前記オペアンプ２０１〜２０６の出力を、フルスイング範囲よりも狭い範囲の出力範囲で、前記ランプ信号Ａ、Ｂ、Ａ’、Ｂ’、Ａ’／３、Ｂ’／３を出力することにより、コンパレータ３０１〜３０８のそれぞれが、オペアンプ２０１〜２０６と同様に、レイル・トゥー・レイル型の入力段ではなく、通常の入力段の回路構成でも実現することが可能である。
【００１８】
次に、このような構成の実施形態の１例と動作の１例について、図１、図２、および図４を参照して説明する。
オペアンプ２０１は、入力されるランプ信号ＩＡの反転増幅を行うとともに、そのランプ信号ＩＡの振幅が１／３のランプ信号Ａ’／３を生成し、これをコンパレータ回路３０に出力する。オペアンプ２０２は、入力されるランプ信号ＩＢの反転増幅を行うとともに、そのランプ信号ＩＢの振幅が１／３のランプ信号Ｂ’／３を生成し、これをコンパレータ回路３０に出力する。
【００１９】
オペアンプ２０３は、入力されるランプ信号ＩＡについて利得が１倍の反転増幅を行ってランプ信号Ａ’を生成し、これをコンパレータ回路３０に出力する。オペアンプ２０４は、入力されるランプ信号ＩＢについて利得が１倍の反転増幅を行ってランプ信号Ｂ’を生成し、これをコンパレータ回路３０に出力する。
オペアンプ２０５は、オペアンプ２０３から出力されるランプ信号Ａ’について利得が１倍の反転増幅を行ってランプ信号Ａを出力する。従って、ランプ信号Ａは、入力されるランプ信号ＩＡを２回反転増幅したものであって、ランプ信号ＩＡと同等である。
オペアンプ２０６は、オペアンプ２０４から出力されるランプ信号Ｂ’について利得が１倍の反転増幅を行ってランプ信号Ｂを出力する。従って、ランプ信号Ｂは、入力されるランプ信号ＩＢを２回反転増幅したものであって、ランプ信号ＩＢと同等である。
【００２０】
コンパレータ回路３０のコンパレータ３０１〜３０８のそれぞれは、選択された一組（一対）のランプ信号を比較して、図４と同様な中間信号を生成出力する。
すなわち、コンパレータ３０１は、ランプ信号Ｂ、Ｂ’を比較して中間信号Ｂ−Ｂ’を生成し、コンパレータ３０２は、ランプ信号Ａ’、Ｂ’を比較して中間信号Ａ’−Ｂ’を生成する。コンパレータ３０３は、ランプ信号Ａ’、Ａを比較して中間信号Ａ’−Ａを生成し、コンパレータ３０４は、ランプ信号Ｂ’、Ａを比較して中間信号Ｂ’−Ａを生成する。
【００２１】
コンパレータ３０５は、ランプ信号Ａ’／３、Ｂ’を比較して中間信号Ａ’／３−Ｂ’を生成し、コンパレータ３０６は、ランプ信号Ａ’、Ｂ’／３を比較して中間信号Ａ’−Ｂ’／３を生成する。コンパレータ３０７は、ランプ信号Ｂ’／３、Ａを比較して中間信号Ｂ’／３−Ａを生成し、コンパレータ３０８は、ランプ信号Ａ’／３、Ｂを比較して中間信号Ａ’／３−Ｂを生成する。
論理回路５０は、コンパレータ３０１〜３０８から出力される中間信号に基づいて出力信号ＯＵＴ１、ＯＵＴ２を生成出力する（図２参照）。
【００２２】
以上説明したように、この実施形態では、入力されるランプ信号ＩＡ、ＩＢに基づいてオペアンプ２０１〜２０６で増幅することにより、所望のランプ信号Ａ、Ｂ、Ａ’、Ｂ’、Ａ’／３、Ｂ’／３をそれぞれ生成する。また、オペアンプ２０１〜２０６のそれぞれは、非反転入力端子（＋）に共通の基準電圧ＶＲを印加して動作させる。
このため、この実施形態では、オペアンプ２０１〜２０６に入力されるランプ信号について動作点を絞り込むことができる上に、オペアンプ２０１〜２０６から出力されるランプ信号についても動作点を絞り込むことができる。
この結果、この実施形態では、オペアンプ２０１〜２０６およびコンパレータ回路３０のコンパレータ３０１〜３０８を構成する入力段について、レイル・トゥー・レイル型の入力段を持つオペアンプやコンパレータを必要とせずに回路構成を実現でき、回路の単純化、全体の回路規模の小型化、設計の自由度の向上などを図ることが可能となる。
【図面の簡単な説明】
【００２３】
【図１】本発明の補間回路の実施形態の構成を示す図である。
【図２】その実施形態の各部の信号波形例を示す図である。
【図３】従来の補間回路の構成例を示す図である。
【図４】その補間回路の各部の信号波形例を示す図である。
【符号の説明】
【００２４】
２０・・・信号生成回路、３０・・・コンパレータ回路、５０・・・論理回路、２０１〜２０６・・・オペアンプ、３０１〜３０８・・・コンパレータ
【図１】
2009281777.tif 000003
【図２】
2009281777.tif 000004
【図３】
2009281777.tif 000005
【図４】
2009281777.tif 000006