(57)【要約】【課題】信頼性向上、歩留まり向上が可能で、かつ品質向上につながる半導体薄膜の製造方法を提供すること。【解決手段】本発明に係る半導体薄膜の製造方法は、基板上に非晶質の半導体薄膜を形成する工程（ｓｔｅｐ１）と、自然酸化膜を除去する工程（Ｓｔｅｐ２）と、紫外線照射によって生成するオゾン又は／及び酸素ラジカルにより表面酸化処理を行う工程（Ｓｔｅｐ３）と、結晶粒界が略等間隔で、かつ格子状の周期構造を有する多結晶化された半導体薄膜を得るレーザーアニール工程（Ｓｔｅｐ４）とを備え、レーザーアニール工程において、表面酸化処理を行う工程を経ずに、自然酸化膜を除去する工程後、直ちにレーザーアニールを行うことにより多結晶化された半導体薄膜を得る場合のレーザー光の最適エネルギー密度に対して、所定のエネルギー密度だけ低いエネルギー密度にてレーザー光照射を行う。【選択図】図８
2009117709.tif 000002
【特許請求の範囲】
【請求項１】
基板上に非晶質の半導体薄膜を形成する工程と、
前記非晶質の半導体薄膜の表面に形成された自然酸化膜を除去する工程と、
前記自然酸化膜を除去した後、前記非晶質の半導体薄膜の表面に、紫外線照射によって生成するオゾン又は／及び酸素ラジカルにより表面酸化処理を行う工程と、
前記非晶質の半導体薄膜に不活性ガス雰囲気中でレーザー光を照射することにより、結晶粒界が略等間隔で、かつ格子状の周期構造を有する多結晶化された半導体薄膜を得るレーザーアニール工程と、を備え、
前記レーザーアニール工程において、前記表面酸化処理を行う工程を経ずに、前記自然酸化膜を除去する工程後、直ちにレーザーアニールを行うことにより多結晶化された半導体薄膜を得る場合のレーザー光の最適エネルギー密度に対して、所定のエネルギー密度だけ低いエネルギー密度にて前記レーザー光照射を行う半導体薄膜の製造方法。
【請求項２】
請求項１に記載の半導体薄膜の製造方法において、
前記レーザーアニール工程後に、前記半導体薄膜の表面の酸化部分の除去、及び突起部分を削る工程を備えることを特徴とする半導体薄膜の製造方法。
【請求項３】
請求項１又は２に記載の半導体薄膜の製造方法において、
前記非晶質の半導体薄膜が非晶質シリコンであり、前記多結晶化された半導体薄膜が多結晶シリコンであることを特徴とする半導体薄膜の製造方法。
【請求項４】
請求項１、２又は３に記載の半導体薄膜の製造方法により多結晶化された半導体薄膜であって、
隣接する前記結晶粒界の間隔が、３００ｎｍ以上、４００ｎｍ以下であり、
前記結晶粒界は、当該結晶粒界に区切られた結晶粒子の平坦なる部分から突起状に隆起しており、その隆起高さが６０ｎｍ以下、
前記多結晶化された半導体薄膜の表面粗さＲａが１０ｎｍ以下である半導体薄膜。
【請求項５】
請求項４に記載の半導体薄膜を半導体活性層に備える薄膜トランジスタアレイ基板。
【請求項６】
請求項２に記載の半導体薄膜の製造方法により多結晶化された半導体薄膜を得、さらに、前記半導体薄膜を表面酸化処理することを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項７】
請求項１、２又は３に記載の半導体薄膜の製造方法に利用する半導体薄膜の製造装置であって、
前記表面酸化処理を行う工程に用いる表面酸化ユニットを備え、
当該表面酸化ユニットは、酸素ガス雰囲気下において、オゾン又は／及び酸素ラジカルを生成する紫外線を放出する照射光源と、
前記非晶質の半導体薄膜に前記紫外線を照射する照射部を有する半導体薄膜の製造装置。
【請求項８】
請求項７に記載の半導体薄膜の製造装置において、
前記レーザーアニール工程に用いるレーザーアニールユニットを備え、
当該レーザーアニールユニットは、搬送手段を用いて前記表面酸化形成ユニットからインラインで配設されていることを特徴とする半導体薄膜の製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体薄膜、薄膜トランジスタアレイ基板、及びそれらの製造方法に関する。また、半導体薄膜を製造するための製造装置に関する。
【背景技術】
【０００２】
液晶表示装置は、薄型パネルの一つであり低消費電力や小型軽量といったメリットを活かして、パーソナルコンピュータや携帯情報端末機器のモニタ等において広く用いられている。また、ＴＶ用途としても広く用いられ、従来のブラウン管に取って代わろうとしている。
【０００３】
近年の液晶表示装置の主流は、複数の信号線と複数の走査線が格子状に配置され、信号線と走査線とで囲まれた画素領域内にスイッチング素子として薄膜トランジスタ（以下、「ＴＦＴ」（Thin Film Transistor）とも云う）が形成されたアクティブマトリクス型のものである。アクティブマトリクス型は、一般にパッシブマトリクス型より画質が優れており、液晶表示装置の他、有機ＥＬ表示装置等の表示装置においても主流となっている。
【０００４】
表示装置の用途や要求性能に応じて、ＴＦＴの構造や材料が適宜選択されている。ＴＦＴの構造としては、ボトムゲート型（逆スタガ型）やトップゲート型（スタガ型）等のＭＯＳ（Metal Oxide Semiconductor）構造が多く採用されている。ＴＦＴを構成する半導体薄膜としては、非晶質シリコン薄膜や多結晶シリコン（低温ポリシリコン）薄膜等がある。
【０００５】
チャネル活性層として多結晶シリコン薄膜を用いたＴＦＴは、電子移動度が高い。多結晶シリコン薄膜を活用することにより、アクティブマトリクス型の表示装置の飛躍的な高性能化が進んでいる。多結晶シリコン薄膜を用いたＴＦＴを表示装置周辺の回路形成に使用することにより、ＩＣ及びＩＣ装着基板の使用を削減することができる。これにより、表示装置の構成を簡略化して小型化を実現し、かつ信頼性を高めることが可能となる。
【０００６】
液晶表示装置において、画素ごとのスイッチング素子として多結晶シリコン薄膜を用いた場合には、その容量を小さくすることができるだけでなく、ドレイン側に接続されるストレージキャパシタの面積も縮小することができる。このため、高解像度で高開口率の液晶表示装置を実現することができる。
【０００７】
有機ＥＬ表示装置は、ＥＬ層を挟持する一対の電極間に電流を流すことによってＥＬ層を発光させる、いわゆる自発光型の表示装置である。アクティブ型有機ＥＬ表示装置の画素内に配設された画素信号処理回路には、非晶質シリコン薄膜や多結晶シリコン薄膜を用いた半導体薄膜が適用される。多結晶シリコン薄膜を用いたＴＦＴは、電子移動度が高く、長時間電流を流した際に発生するトランジスタの閾電圧シフトの発生も小さいので、広く適用されている。また、多結晶シリコン薄膜を用いたＴＦＴは、画素信号処理回路を制御する周辺回路部にも適用することができる。
【０００８】
多結晶シリコンを用いたＴＦＴは、以下のように製造される。まず、ガラス基板上に非晶質シリコン薄膜を形成し、これにエキシマレーザー（ＸｅＣｌ（波長：３０８ｎｍ））を照射することにより非晶質シリコンを溶融させる。次いで、冷却することで結晶化し、多結晶シリコンを得る。ガラス基板一面に多結晶シリコンを形成するには、レーザービームを走査させることにより行う。いわゆるレーザーアニール法である。
【０００９】
ガラス基板上に積層された非晶質シリコン薄膜は、大気暴露によって必ず自然酸化膜が形成される。この際、大気中の不純物が前記自然酸化膜中に混入する恐れがある。この不純物がシリコンに拡散するのを防止するために、エキシマレーザーアニール（以下、単に「レーザーアニール」と称す）を行う直前に、非晶質シリコン表面に形成された自然酸化膜を、フッ酸等を用いて除去することが行われる。そして、非晶質シリコン表面の自然酸化膜を除去後、直ちに、レーザーアニールを行うことによって、非晶質シリコンを多結晶シリコンに変換する。
【００１０】
しかしながら、このような方法で製造した多結晶シリコンは、結晶サイズが不均一となってしまう。このため、ＴＦＴを形成した際に、多結晶シリコンの結晶サイズの不均一性に起因して、トランジスタの駆動能力や閾値電圧の変動が生じ得る。より具体的には、多結晶シリコンの結晶粒界には、結晶欠陥が局在しており、これがＴＦＴにおけるキャリア移動を阻害し、結晶粒子の不均一さによってトランジスタの駆動能力や閾値電圧の変動が大きくなってしまう。さらに、レーザービームのエネルギー密度の変動に応じて、結晶サイズが変化する。このため、所望の結晶サイズを得ようとする場合、非常に狭い範囲内でエネルギー密度を設定しなければならない。また、大きな結晶粒子を得ようとしてエネルギー密度を高くすると、トランジスタ性能を著しく劣化させる要因となる微結晶が生じてしまう。
【００１１】
上記の最適なエネルギー密度は、非晶質シリコンのわずかな膜厚変化によっても変動する。このため、非晶質シリコン薄膜を形成する際の装置管理が非常に難しい。特に、ＸｅＣｌガスを用いたエキシマレーザーの場合、レーザー発射する発振器の運転中にパルス変動することは避けられない。その結果、発振器の変動を監視して、エネルギー密度の設定を随時変更する必要がある。
【００１２】
また、レーザー照射に際し、非晶質シリコン中に多く含まれる水素ガスがシリコン膜中に放出し、その部分のシリコン膜の陥没、いわゆる突沸（アブレーション）が生じることがある。この突沸が、半導体活性層領域に形成されると、トランジスタ動作不良や信頼性低下を招く。また、ゲート絶縁膜耐圧の低下を引き起こす。従って、歩留まりの低下のみならず、品質が劣化してしまう。
【００１３】
特許文献１には、非晶質シリコン表面に極薄の酸化膜を形成した後に、フッ酸で酸化膜を除去し、次いでレーザーアニールを行う方法が提案されている。また、特許文献２〜４には、非晶質シリコン表面に形成された自然酸化膜をフッ酸により除去した後であって、レーザーアニール処理を行う前に、オゾン水等を吹き付けてその酸化力によって非晶質シリコン表面に表面酸化膜を形成する方法が開示されている。また、特許文献２には、非晶質シリコン表面に酸化膜を形成する方法として、紫外線（ＵＶ）光を照射する技術が記載されている。
【特許文献１】特開２００１−３２６３５９号公報  段落番号００１４
【特許文献２】特開２００２−１４１５１０号公報  段落番号００１９−００２３
【特許文献３】特開２００２−１００５６８号公報  段落番号００３３−００４３  図１
【特許文献４】特開２００３−１５８１３５号公報  段落番号００１１−００１３
【発明の開示】
【発明が解決しようとする課題】
【００１４】
特許文献１の方法は、突沸が発生してしまうという問題がある。特許文献２〜４の方法によれば、突沸を防止することが可能である。しかしながら、非晶質シリコン表面にオゾン水を吹き付ける方法においては、非晶質シリコン表面全体にムラなく、均一に表面酸化膜を形成するのが難しいという問題がある。自然酸化膜を除去するためにフッ酸により処理された非晶質シリコン表面は、撥水性を示すためである。フッ酸処理、並びにオゾン水処理は、一般的にスピン洗浄装置で連続に行う。スピン洗浄装置を用いた場合、ガラス基板を回転させながら非晶質シリコン表面の上方に取り付けられたノズルによってオゾン水を噴射させることにより、非晶質シリコン表面全体にオゾン水が行き渡るようにして表面酸化処理を行う。しかしながら、非晶質シリコン表面が撥水性であるため、ムラなく均一に酸化させることが難しい。例えば、放射状に渦巻きムラが発生する場合がある。また、オゾン水を噴射させた後にミストとなり、それが非晶質シリコン表面に付着した場合、レーザーアニールをそのまま施してしまうと、当該部分の結晶状態が異常な状態となり、上記突沸の場合と同様に、トランジスタの動作不良やゲート絶縁膜耐圧の低下を招いてしまう。
【００１５】
また、特許文献１〜４に記載の方法により製造した場合、得られる多結晶シリコンは、結晶粒子がディスク状（円に近い多角形形状）となり、結晶の並びが不均一となる。さらに、結晶サイズを大きくするためにエネルギー密度を大きくした場合、結晶サイズの不均一さが生じる。結晶の不均一性は、キャリア移動のばらつきを招来する。また、トランジスタの駆動能力や閾値電圧の変動要因となる。
【００１６】
本発明は、上記問題点に鑑みてなされたものであり、その目的とするところは、信頼性向上、歩留まり向上が可能で、かつ品質向上につながる半導体薄膜、薄膜トランジスタアレイ基板、及びそれらの製造方法、並びに半導体薄膜の製造装置を提供することである。
【課題を解決するための手段】
【００１７】
本発明に係る半導体薄膜の製造方法は、基板上に非晶質の半導体薄膜を形成する工程と、前記非晶質の半導体薄膜の表面に形成された自然酸化膜を除去する工程と、前記自然酸化膜を除去した後、前記非晶質の半導体薄膜の表面に、紫外線照射によって生成するオゾン又は／及び酸素ラジカルにより表面酸化処理を行う工程と、前記非晶質の半導体薄膜に不活性ガス雰囲気中でレーザー光を照射することにより、結晶粒界が略等間隔で、かつ格子状の周期構造を有する多結晶化された半導体薄膜を得るレーザーアニール工程と、を備えるものである。前記レーザーアニール工程においては、前記表面酸化処理を行う工程を経ずに、前記自然酸化膜を除去する工程後、直ちにレーザーアニールを行うことにより多結晶化された半導体薄膜を得る場合のレーザー光の最適エネルギー密度に対して、所定のエネルギー密度だけ低いエネルギー密度にて前記レーザー光照射を行う。
【００１８】
本発明に係る半導体薄膜は、上記半導体薄膜の製造方法により多結晶化されたものである。得られる多結晶化された半導体薄膜は、隣接する前記結晶粒界の間隔が、３００ｎｍ以上、４００ｎｍ以下であり、前記結晶粒界は、当該結晶粒界に区切られた結晶粒子の平坦なる部分から突起状に隆起しており、その隆起高さが６０ｎｍ以下、前記多結晶化された半導体薄膜の表面粗さＲａが１０ｎｍ以下のものである。
【００１９】
本発明に係る半導体薄膜の製造装置は、上記半導体薄膜の製造方法に利用するものであって、前記表面酸化処理を行う工程に用いる表面酸化ユニットを備える。当該表面酸化ユニットは、酸素ガス雰囲気下において、オゾン又は／及び酸素ラジカルを生成する紫外線を放出する照射光源と、前記非晶質の半導体薄膜に前記紫外線を照射する照射部を有する。
【発明の効果】
【００２０】
本発明によれば、信頼性向上、歩留まり向上が可能で、かつ品質向上につながる半導体薄膜、薄膜トランジスタアレイ基板、及びそれらの製造方法、並びに半導体薄膜の製造装置を提供することができるという優れた効果を有する。
【発明を実施するための最良の形態】
【００２１】
以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。また、以降の図における各部材のサイズや比率は、説明の便宜上のものであり、これに限定されるものではない。
【００２２】
本実施形態に係る表示装置は、多結晶シリコンを備えた薄膜トランジスタ（ＴＦＴ）を有するアクティブマトリクス型のＴＦＴアレイ基板が搭載された表示装置である。ここでは、表示装置の一例として透過型の液晶表示装置について説明する。
【００２３】
図１は、本実施形態に係るＴＦＴアレイ基板１００の模式的平面図である。ＴＦＴアレイ基板１００は、図１に示すように、ゲート信号線１１、走査信号駆動回路１２、第1外部配線１３、蓄積容量配線１４、ソース信号線２１、表示信号駆動回路２２、第２外部配線２３等を備える。
【００２４】
ゲート信号線（走査信号線）１１は、図１中の横方向に延在し、縦方向に複数並設されている。ソース信号線（表示信号線）２１は、ゲート信号線１１とゲート絶縁層（不図示）を介して交差するように、図１中の縦方向に延在し、横方向に複数並設されている。複数のゲート信号線１１と、複数のソース信号線２１は、ほぼ直交するようにマトリクスを形成し、隣接するゲート信号線１１及びソース信号線２１とで囲まれた領域が、画素３０となる。従って、画素３０は、マトリックス状に配列される。複数の画素３０が形成されている領域が表示領域４０となる。そして、表示領域４０の外側に区画された領域が、額縁領域４１である。
【００２５】
走査信号駆動回路１２は、額縁領域４１に形成されており、各ゲート信号線１１が表示領域４０から走査信号駆動回路１２まで延設されている。同様に、表示信号駆動回路２２も、額縁領域４１に形成され、各ソース信号線２１が表示領域４０から当該表示信号駆動回路２２まで延設されている。走査信号駆動回路１２の近傍には第１外部配線１３が、表示信号駆動回路２２の近傍には第２外部配線２３が接続されている。第１外部配線１３、第２外部配線２３は、例えば、ＦＰＣ（Flexible Printed Circuit）などの配線基板である。
【００２６】
外部からの各種信号は、第１外部配線１３を介して走査信号駆動回路１２に、第２外部配線２３を介して表示信号駆動回路２２に供給される。走査信号駆動回路１２は外部からの制御信号に基づいて、ゲート信号（走査信号）をゲート信号線１１に供給する。このゲート信号によって、ゲート信号線１１が順次選択されることになる。表示信号駆動回路２２は、外部からの制御信号や、表示データに基づいて表示信号をソース信号線２１に供給する。これにより、表示データに応じた表示電圧を各画素３０に供給することができる。
【００２７】
なお、走査信号駆動回路１２と表示信号駆動回路２２は、ＣＯＧ(Chip On Glass)技術を用いて、ＴＦＴアレイ基板１００上に直接実装したが、この構成に限られるものではない。例えば、駆動回路をＴＣＰ（Tape Carrier Package）によりＴＦＴアレイ基板１００上に接続してもよい。
【００２８】
各画素のゲート信号線１１とソース信号線２１の交差点付近には、少なくとも一つの信号伝達用のＴＦＴ３１が設けられている。また、各画素には、ＴＦＴ３１と接続する蓄積容量素子３２が形成されている。画素に形成されたＴＦＴ３１のゲート電極はゲート信号線１１に、ＴＦＴ３１のソース電極はソース信号線２１に接続されている。ゲート電極に電圧を印加するとソース信号線２１から電流が流れるようになる。これにより、ソース信号線２１から、ＴＦＴ３１のドレイン電極に接続された画素電極に表示電圧が印加される。そして、画素電極と、対向電極との間に、表示電圧に応じた電界が生じる。
【００２９】
一方、蓄積容量素子３２は、ＴＦＴ３１のほか、蓄積容量配線１４を介して対向電極とも電気的に接続されている。従って、蓄積容量素子３２は、画素電極と対向電極との間の容量と並列に接続されていることになる。ＴＦＴアレイ基板１００の表面には、配向膜が形成されている。
【００３０】
さらに、ＴＦＴアレイ基板１００には、対向基板（不図示）が対向配置されている。対向基板は、例えば、カラーフィルタ基板であり、視認側に配置される。対向基板には、カラーフィルタ、ブラックマトリクス（ＢＭ）、対向電極、及び配向膜等が形成されている。なお、対向電極は、ＴＦＴアレイ基板１００側に配置されている場合もある。
【００３１】
ＴＦＴアレイ基板１００と対向基板との間には、液晶層が挟持されている。また、ＴＦＴアレイ基板１００と対向基板との外側の面には、偏光板、及び位相差板等が設けられる。また、液晶表示パネルの反視認側には、バックライトユニット等が配設されている。
【００３２】
液晶分子は、画素電極と対向電極との間の電界によって配向方向が変化する。液晶分子の配向変化に応じて、液晶層を通過する光の偏光状態が変化する。すなわち、バックライトユニットから偏光板を通過することにより形成された直線偏光が、液晶層を通過することによって、偏光状態が変化する。従って、偏光状態によって、対向基板側の偏光板を通過する光量が変化する。すなわち、バックライトユニットから液晶表示パネルを透過する透過光のうち、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光量を変化させることができる。すなわち、画素毎に表示電圧を変えることによって、所望の画像を表示することができる。なお、蓄積容量素子３２において、画素電極と対向電極との間の電界と並列に電界を形成することにより、表示電圧を保持することができる。
【００３３】
上記のように構成されたＴＦＴアレイ基板１００には、ＴＦＴ３１や蓄積容量素子３２を構成するために、半導体薄膜が用いられている。図２〜図４を用いて、本実施形態に係る半導体薄膜の製造方法について説明する。
【００３４】
図２は、本実施形態に係る半導体薄膜の製造方法を説明するためのフローチャートである。また、図３（ａ）〜（ｃ）は、本実施形態に係る半導体薄膜の製造工程図を示す。まず、絶縁性基板１上に下地膜２を形成する。絶縁性基板１は、ガラス基板や石英基板などの透過性を有する基板により構成することができる。本実施形態においては、絶縁性基板１上にＣＶＤ（ＣＶＤ：Chemical Vapor Deposition）法により、ＳｉＮ膜を成膜し、その上にＳｉＯ２膜を成膜する。ＳｉＮ膜の膜厚は、例えば、５０ｎｍ、ＳｉＯ２膜の膜厚は例えば、２００ｎｍとする。なお、下地膜２は、主にガラス基板からのＮａなどの可動イオンが半導体層へ拡散することを防止する目的で設けたものであるので、上記膜構成、膜厚に限定されるものではなく、下地膜を設けなくてもよい。
【００３５】
次に、下地膜２の上層に非晶質の半導体薄膜３ＡをＣＶＤ法により形成する（Ｓｔｅｐ１）。本実施形態においては、非晶質の半導体薄膜３Ａとしてアモルファスシリコン（αＳｉ）膜を用いた。アモルファスシリコン膜は、好ましくは４０〜６０ｎｍ、より好ましくは４５〜５５ｎｍの膜厚に成膜する。本実施形態においては、非晶質の半導体薄膜３Ａを５０ｎｍの膜厚になるようにした。これら下地膜２及び非晶質の半導体薄膜３Ａは、同一装置あるいは同一チャンバ内にて連続的に成膜することが好ましい。これにより、大気雰囲気中に存在するボロン（Ｂ）などの汚染物質が各膜の界面に取り込まれることを防止することができる。
【００３６】
なお、非晶質の半導体薄膜３Ａの成膜後に、高温中でアニールを行うことが好ましい。これは、ＣＶＤ法によって成膜した非晶質の半導体薄膜３Ａの膜中に、多量に含有された水素を低減するためである。例えば、窒素雰囲気の低真空状態で保持したチャンバ内を４８０℃程度に加熱し、非晶質の半導体薄膜３Ａを成膜した基板を４５分間保持する。このような処理により、非晶質の半導体薄膜３Ａを結晶化する際に、温度が上昇しても水素の急激な脱離が起こらない。そして、非晶質の半導体薄膜３Ａの表面の荒れを抑制することが可能となる。以上の工程により、図３（ａ）に示す構成となる。
【００３７】
続いて、非晶質の半導体薄膜３Ａの表面に形成された自然酸化膜をフッ酸により除去する（Ｓｔｅｐ２）。フッ酸としては、濃度数％程度の希フッ酸や、バッファードフッ酸を好適に用いることができる。フッ酸による自然酸化膜の除去により、非晶質シリコン表面のゴミや不純物を同時に取り除くことができる。なお、自然酸化膜を除去した非晶質シリコン表面は、シリコンが暴露された状態となっているため、放置しておくと新たな自然酸化膜が形成されてしまう。従って、数時間以内に次の工程処理を行う。好ましくは、２時間以内である。
【００３８】
次いで、非晶質の半導体薄膜３Ａに、表面酸化処理を行う（Ｓｔｅｐ３）。表面酸化処理は、紫外線照射によって生成するオゾン又は／及び酸素ラジカルを用いることにより行われる。紫外線の照射光源としては、波長１８５〜２５４ｎｍの光を放出する低圧水銀ランプを好適に用いることができる。８００Ｗ程度のものであれば、２灯から４灯用いる。ここで、「紫外線照射によって生成するオゾン、又は／及び酸素ラジカル」とは、酸素ガス雰囲気下で紫外線を照射することにより発生したオゾン、又は／及び酸素ラジカルを用いることを意味する。なお、酸素ガス雰囲気下とは、大気中も含む。
【００３９】
１８５ｎｍの波長の光は、大気中の酸素に吸収され、強い酸化力を有するオゾンが発生する。また、２５４ｎｍの波長の光は、強力な酸化力を有する酸素原子ラジカルを生成する。非晶質の半導体薄膜３Ａと照射光源との離間距離は、０〜２０ｍｍ以内となるようにする。オゾンや酸素原子ラジカルの存在は、照射部から２０ｍｍ以内に限られているためである。
【００４０】
紫外線照射によるオゾン発生濃度は、低圧水銀ランプのパワーと酸素濃度に依存する。また、非晶質の半導体薄膜表面をオゾン雰囲気中に暴露する時間によって表面酸化量、すなわち酸化膜厚が変動する。酸化膜厚については、特に限定しないが概ね３ｎｍとする。酸化膜厚は、エリプソメーターにて測定した。暴露する時間は、後述するレーザーアニールによって多結晶シリコンの表面粗さＲａが１２ｎｍ以下となる時間とする。本実施形態においては、２０秒〜４０秒程度暴露する。４０秒を超えると酸化が進み、レーザーアニール後の多結晶シリコン表面が荒れてしまう場合が生じ得る。
【００４１】
本発明に適用する表面酸化装置としては、特に目新しいものではなく、ガラス表面の親水化処理や、樹脂表面の改質、有機化合物の酸化（アッシング）等に用いられるものと同様のものを用いることができる。ただし、レーザーアニールに適した表面酸化をするために、上記条件を満足するものを用いる。
【００４２】
Ｓｔｅｐ３の表面酸化工程後、非晶質の半導体薄膜３Ａに対して不活性ガス雰囲気中でレーザーアニールを行う（Ｓｔｅｐ４）。ここで、不活性ガス雰囲気とは、酸素濃度が５０ｐｐｍ以下の状態を言う。酸素濃度が５０ｐｐｍ以下の状態は、窒素ガスなどを吹き付けることにより容易に得ることができる。不活性ガス雰囲気中において、図３（ｂ）に示すように、非晶質の半導体薄膜３Ａの上からレーザー光２０を照射する。レーザー光２０は、所定の光学系を通して線状のビーム形状に変換された後、非晶質の半導体薄膜３Ａに照射される。
【００４３】
本実施形態では、レーザー光２０としてＸｅＣｌエキシマレーザーを用いる。エキシマレーザーアニールの場合、走査方向に照射エネルギー密度がトップフラット分布のプロファイルに形成された線状のレーザービームを３００Ｈｚのパルスとして照射する。そして、連続する２つのレーザービームのパルスを互いに概ね９５％重ねながら照射を繰り返す。レーザーアニール処理により、非晶質の半導体薄膜３Ａから多結晶化された半導体薄膜３に変換される。本実施形態においては、非晶質シリコンから多結晶シリコンに変換される。
【００４４】
結晶粒子同士の隙間である結晶粒界は、図３（ｃ）に示すように、非晶質の半導体薄膜から多結晶化された半導体薄膜に変換する際に粒界部が盛り上がることが知られている。平坦部分から、この突起状に盛り上がった隆起高さＨ（図３（ｃ）参照）は、７０ｎｍ以下とすることが好ましい。また、多結晶化された半導体薄膜全体の表面粗さＲａは、１２ｎｍ以下とすることが好ましく、概ね５ｎｍ以上となる。半導体薄膜としてシリコンを用いた場合、隆起高さＨは、概ね６０ｎｍ以下となる。また、表面粗さＲａは、１０ｎｍ以下となる。なお、半導体薄膜を薄膜トランジスタ等として用いる場合には、多結晶シリコン表面が平滑であることが好ましいが、これについては後述する。
【００４５】
図４に、レーザーアニール工程により得られる多結晶化したシリコンの模式的平面図を示す。同図に示すように、多結晶化された半導体薄膜３は、レーザー光を照射した際に、成長する結晶と結晶とが互いに衝突しあって隆起した結晶粒界３Ｂと、これに囲まれた結晶粒子３Ｃにより構成される。結晶粒子３Ｃの面積が、結晶サイズとなる。
【００４６】
結晶粒界３Ｂは、略等間隔に配列され、かつ格子状の周期的構造を有している。換言すると、結晶粒子３Ｃが格子状に、略均一に配列されている。なお、ここでいう「格子状」とは、図４に示すように、４辺をもった略四角形状のことを言う。但し、角部がＲ形状となっているものも含むものとする。また、本実施形態においては、図４に示すように、結晶粒子同士が略直線的に並んだ構造となっている。
【００４７】
この時の結晶粒界３Ｂ同士の間隔は、３００ｎｍ以上、４００ｎｍ以下の範囲になる。換言すると、格子形状の結晶粒子３Ｃの一辺の直線長さＤが３００ｎｍ以上、４００ｎｍ以下の範囲になる。なお、結晶粒界、若しくは結晶粒子の間隔は、ＳＥＭやＡＦＭにより測長することにより求めることができる。
【００４８】
レーザーアニール処理を、不活性ガス雰囲気中で行うことにより、格子状に配列した構造が現れるエネルギー密度の領域における表面粗さＲａを１２ｎｍ以下とすることができる。換言すると、不活性ガス雰囲気中で行わない場合には、粒界部の隆起高さＨが大きくなり、表面粗さＲａがより大きなものとなってしまう。
【００４９】
レーザーアニール処理（Ｓｔｅｐ４）は、表面酸化工程（Ｓｔｅｐ３）後に、間髪をいれずに行うことが好ましい。数時間以内であれば、特に影響はないが、外気との接触により汚染等が発生する恐れがあるため、レーザーアニール装置に表面酸化装置をインラインとし、連続処理を行う構成とすることが好ましい。
【００５０】
図５は、レーザーアニール装置と表面酸化装置を一体化した半導体薄膜の製造装置の一例を示す概略構成図である。半導体薄膜の製造装置５０は、同図に示すように、基板搬入出ユニット５１、表面酸化ユニット５３、レーザーアニールユニット５４、レーザー発振器、光学系ユニット、搬送手段５２等を備える。
【００５１】
搬送手段５２は、基板に対する処理が終了したユニットから基板を取り出し、次の処理ユニットへと受け渡すように、左右、前後に移動自在、昇降自在に構成されている。各ユニットにおける基板保持部は、真空吸着により基板を水平に保持可能なように構成されている。表面酸化ユニット５３は、上記Ｓｔｅｐ３の処理を行うために設置されたものであり、上述した低圧水銀ランプ等が具備されている。レーザーアニールユニット５４は、上記Ｓｔｅｐ４の処理を行うために設置されたものである。
【００５２】
上記Ｓｔｅｐ２により自然酸化膜が除去された非晶質の半導体薄膜３Ａが積層された絶縁性基板１が収納されたカセットが、基板搬入出ユニット５１の載置台に搬入され、受け渡しアームにより搬送手段５２に受け渡される。搬送手段５２により絶縁性基板１がまず、表面酸化ユニット５３に搬送される。そして、あらかじめ設定された照射強度等にて絶縁性基板１の表面酸化処理を行う。この工程により、非晶質の半導体薄膜３Ａの表面に酸化膜が形成される。
【００５３】
その後、レーザーアニールユニット５４に搬送され、レーザーアニール処理が施される。表面酸化ユニット５３とレーザーアニールユニット５４とをインラインとすることにより、外気との接触による汚染を確実に防止することができる。また、表面酸化処理に要する時間は、レーザーアニール処理に要する時間に比して短いため、処理速度の低下をもたらす心配もない。
【００５４】
Ｓｔｅｐ４のレーザーアニール処理後、多結晶シリコン表面に存在している酸化膜、粒界部の突起部分をフッ酸により除去する（Ｓｔｅｐ５）。たとえば、バッファードフッ酸を用いた場合、本発明者らが実験を行ったところ、多結晶シリコンのエッチングレートは、１ｎｍ／ｍｉｎ以下であるのに対し、粒界部の突起部分のエッチングレートは４ｎｍ／ｍｉｎであった。従って、バッファードフッ酸処理を５分行うことにより、粒界部の突起を２０ｎｍ程度削ることが可能となる。バッファードフッ酸処理を５分間行ったところ、粒界部の突起高さは、４０ｎｍ以下となることを確認した。
【００５５】
粒界部の突起部分の削りを短時間で行いたい場合には、多結晶シリコン表面を酸化処理してから、フッ酸処理を行ってもよい。酸化された膜厚部分のエッチングレートを大きくすることができる。これらの操作は、複数回行ってもよい。
【００５６】
ここで、レーザーアニール処理（Ｓｔｅｐ４）において照射するレーザー光のエネルギー密度について詳述する。まず、従来例に係る半導体薄膜の製造方法について説明する。前述したように、非晶質の半導体薄膜として、上記Ｓｔｅｐ２の表面酸化処理を行う工程を経ずに、前記Ｓｔｅｐ１の自然酸化膜を除去する工程後、直ちにレーザーアニールを行うことにより多結晶化された半導体薄膜を得る場合のレーザー光の最適エネルギー密度は、非晶質シリコンを用いた場合、非晶質シリコンの膜厚等の諸条件により変動するが、概ね３５０〜３８０ｍＪ／ｃｍ２近辺となる。なお、ここでいう「最適エネルギー密度」とは、結晶サイズが薄膜トランジスタとして機能するために小さすぎず、かつ、大きな結晶粒子と微結晶が混じった領域とならない領域をいうものとする。
【００５７】
本実施形態に係る半導体薄膜の製造方法においては、エネルギー密度の最適範囲が、前述の最適範囲よりも所定のエネルギー密度だけ低いエネルギー密度にシフトする。本発明者らが実験を重ねた結果、本件発明の特徴部を除く他の諸条件を同一とした場合、上記従来例の最適エネルギー密度よりもおよそ６０ｍＪ／ｃｍ２低いエネルギー密度が最適エネルギー範囲となった。すなわち、所定のエネルギー密度だけ低いエネルギー密度にてレーザー光照射を行うことを特徴としている。
【００５８】
なお、レーザー光のエネルギー密度の最適範囲については、半導体薄膜の膜厚等により変動するものである。レーザー光としてエキシマレーザーを用い、半導体薄膜としてシリコンを用いた場合には、３０８ｎｍの波長のレーザー光は、シリコンに吸収されやすい。従って、膜厚方向に温度差ができる。この性質を利用し、表面付近を加熱して溶融し、深い部分においては溶解させずに結晶核を残し、この結晶核から結晶を成長させる。本実施形態においては、上記Ｓｔｅｐ１〜Ｓｔｅｐ５の工程を経ることにより、前記従来例の最適エネルギー密度範囲よりも、低いエネルギー密度にシフトさせ、さらに、結晶粒界が略等間隔に、かつ格子状の周期的構造を有する多結晶化された半導体薄膜を得ることができる。
【００５９】
本発明者らは、多結晶の半導体薄膜の結晶状態について、電子顕微鏡（ＳＥＭ）による表面観察、原子間力顕微鏡（ＡＦＭ）による表面凹凸観察を鋭意検討した結果、散乱光強度を測定することによって、結晶粒界が、略等間隔で、かつ格子状の周期構造を有することができるエネルギー密度を簡便に導くことができることを突き止めた。これは、非晶質の半導体薄膜から多結晶の半導体薄膜になると、表面の凹凸が大きくなって表面乱反射を生じることを利用したものである。換言すると、結晶粒界、すなわち、突起部分が等間隔に直線的に並んでいる場合、反射光に指向性が出てくることを利用したものである。この方法によれば、簡便に結晶状態を確認できるというメリットがある。散乱光強度のデータと、ＳＥＭによる表面観察、及びＡＦＭの表面凹凸観察との相関関係は十分に検証している。
【００６０】
図６は、本実施形態で用いた散乱光強度測定装置６０の概略図である。散乱光強度測定装置６０は、ＤＣ電源、白色ＬＥＤ６１、レンズ６２、黒筒６５、受光部６６、信号増幅器、パーソナルコンピュータ等を備えている。ＤＣ電源に接続された白色ＬＥＤ光源６１から出射された光６３を、レンズ６２を通して測定サンプルに対して法線方向から照射する。そして、測定サンプル表面で反射される反射光６４のうち、所定の角度の反射光６４を受光部６６にて検出する。受光部６６により検出された値は、電圧を読み値とし、信号増幅器により信号増幅した後にパーソナルコンピュータに伝送される。
【００６１】
図７に、測定サンプルとして、上述の製造方法により製造された絶縁性基板１上の多結晶シリコンを用い、散乱光強度測定装置６０にてレーザーアニール時のエネルギー密度に対する散乱光強度の値をプロットしたものを示す。結晶が均一で等間隔の格子状に配列した構造となっているエネルギー密度は、３００〜３２０ｍＪ／ｃｍ２の領域である。エネルギー密度の余裕度は、２０ｍＪ／ｃｍ２である。３００ｍＪ／ｃｍ２未満の場合、結晶は徐々に小さくなっていき、３２０ｍＪ／ｃｍ２を超えると、配列構造が徐々に崩れて大きな結晶と小さな結晶が混じった、いわゆる不均一な結晶になる。ただし、微結晶は見当たらなかった。
【００６２】
図７に示すようなデータを取得することにより、多結晶シリコンの結晶の最適な状態のエネルギー密度を導くことができる。本実施形態においては、３１０ｍＪ／ｃｍ２に設定すれば、非晶質シリコンの膜厚のばらつきや、レーザー発振器の出力の生産過程の管理範囲における変動に対しても十分に許容できる。すなわち、結晶粒界が略等間隔で、かつ格子状の周期構造を有する多結晶シリコンを歩留まり高く得ることができる。
【００６３】
図８に、３１０ｍＪ／ｃｍ２のエネルギー密度で非晶質シリコンにレーザー光を照射することにより得た多結晶シリコンのＡＦＭ写真を示す。同図に示すように、多結晶シリコンは、結晶粒界が均一で等間隔に配列し、かつ格子状の周期構造を有している。このときの結晶粒子の一辺の平均長さが３３０ｎｍであることを確認した。平均長さのばらつきの指標（％）、すなわち、標準偏差は１０％以下となる。なお、ディスク状の結晶構造について、本発明者らが検討したところ、ばらつきの指標（％）は、およそ２０〜３０％であった。また、結晶が大きくなるとばらつきが増し、ばらつきの指標（％）が４０％強になることがわかった。
【００６４】
次に、上述の半導体薄膜を用いたＴＦＴ３１と蓄積容量素子３２の構造について説明する。図９に、本実施形態に係るＴＦＴ３１及び蓄積容量素子３２の近傍の模式的断面図を示す。図９は、ソース領域及びドレイン領域が形成されているチャネル長方向に沿って切断した断面構造を示している。ＴＦＴ３１のチャネル活性層としては、上述の方法により製造した多結晶の半導体薄膜である多結晶シリコンを用いている。
【００６５】
ＴＦＴアレイ基板１００は、図９に示すように、絶縁性基板１、下地膜２、能動素子として機能する半導体薄膜たる半導体活性層３、ゲート絶縁膜４、ゲート電極５ａ、蓄積容量素子５ｂ、層間絶縁膜６、ソース電極７ａ、ドレイン電極７ｂ、パッシベーション膜８、コンタクトホール９、画素電極１０等を有している。
【００６６】
絶縁性基板１上には、下地膜２、島状の半導体活性層３が形成されている。これらの製造方法については、上述の半導体薄膜の製造方法で述べたとおりである。島状のパターンは、フォトリソグラフィー工程、エッチング工程を経て形成される。
【００６７】
半導体活性層３は、ＴＦＴ３１においては、図９に示すようにソース領域３ａ、ドレイン領域３ｃ、及びこれらに挟まれたチャネル領域３ｂを構成する。ソース領域３ａ及びドレイン領域３ｃは、不純物を含む導電性領域である。蓄積容量素子３２においては、半導体活性層３は、下部電極３ｄとして機能する。下部電極３ｄには、導電特性を示すように不純物がドーピングされている。半導体活性層３は、端部をテーパ形状としてもよい。テーパ形状とすることにより、半導体活性層３上に成膜されたゲート絶縁膜４を良好に被覆させることができる。従って、絶縁破壊等の不良を十分抑制することができ、ＴＦＴ３１の信頼性の向上に寄与することができる。
【００６８】
半導体活性層３の上層には、これらと接し、かつ覆うように絶縁層であるゲート絶縁膜４が形成されている。ゲート絶縁膜４は、ＳｉＯ２膜により構成されている。ゲート絶縁膜４上には、チャネル領域３ｂと対向する位置にゲート電極５ａ、下部電極３ｄと対向する位置に上部電極５ｂが形成されている。すなわち、ＴＦＴ３１にはゲート電極５ａが、蓄積容量素子３２には上部電極５ｂが形成されている。ゲート電極５ａ及び上部電極５ｂは、同一の導電層（メタル層）によって形成されている。半導体活性層３に形成されたソース領域３ａ及びドレイン領域３ｃにドーピングされた不純物は、ゲート電極５ａ及び上部電極５ｂをマスクとして不純物がドーピングされる。不純物が注入されなかった半導体活性層がチャネル領域３ｂとなる。
【００６９】
層間絶縁膜６は、ゲート絶縁膜４、ゲート電極５ａ及び上部電極５ｂ等を覆うように成膜されている。層間絶縁膜６、ゲート絶縁膜４には、層間絶縁膜６表面から、ソース領域３ａ及びドレイン領域３ｃまで貫通する第１コンタクトホール９がそれぞれ配設されている。そして、第１コンタクトホール９に第１電極が配設されている。第１電極のうち、ソース領域３ａと電気的に接続されるものがソース電極７ａ、ドレイン領域３ｃと電気的に接続されるものがドレイン電極７ｂとして機能する。本実施形態に係る半導体薄膜を有するＴＦＴ３１は、以上のように構成されている。
【００７０】
本実施形態に係るＴＦＴ３１を液晶表示装置に搭載する場合には、さらに、ソース電極７ａ、ドレイン電極７ｂ、及び層間絶縁膜６を覆うようにパッシベーション膜８が形成される。そして、パッシベーション膜８には、ドレイン電極７ｂまで貫通する第２コンタクトホール９ａや、端子などの開口部（不図示）が形成され、第２コンタクトホール９ａ及びパッシベーション膜８上に画素電極１０が配設されている。また、ＴＦＴアレイ基板の最上面には配向膜（不図示）が形成されている。なお、ＴＦＴ３１の構成、及び蓄積容量素子３２の構成については、上記形態に限定されるものではない。
【００７１】
続いて、上述の半導体薄膜を用いたＴＦＴ３１及び蓄積容量素子３２の具体的な製造方法について説明する。まず、上述のように、絶縁性基板１上に下地膜２、非晶質の半導体薄膜３Ａを成膜する。そして、上述の方法により、非晶質の半導体薄膜３Ａを、上記Ｓｔｅｐ１〜Ｓｔｅｐ５を経ることにより、結晶粒界が略等間隔で、かつ格子状の周期構造を有する多結晶化された半導体薄膜である半導体活性層３を得る。
【００７２】
上記Ｓｔｅｐ５の処理後、すなわち、多結晶化された半導体薄膜の表面の酸化部分の除去、及び突起部分を削る工程を経た後、さらに、表面酸化を行う工程を追加する。表面酸化方法としては特に限定されない。例えば、上記Ｓｔｅｐ２の製造工程と同様の方法による紫外線照射、オゾンガス噴射、オゾン水洗浄等によるオゾン酸化を行うことができる。また、プラズマ雰囲気中において酸素ガスによって酸化膜形成を行ってもよい。特に、フッ酸処理された多結晶シリコン界面においては、未結合手（ダングリングボンド）を持つシリコン原子が多数存在している。この表面酸化処理によって、シリコン原子の未結合手を酸素原子により終端させることができる。
【００７３】
以上のようにして形成された半導体活性層３上に、フォトレジスト工程、エッチング工程を経て所望の形状にパターニングする。その後、半導体活性層３上の基板表面全体を覆うようにゲート絶縁膜４を成膜する。ゲート絶縁膜４として、ＳｉＯ２膜を用い、ＣＶＤ法によって成膜する。ゲート絶縁膜４の膜厚が薄いと、ゲート電極５ａ若しくは上部電極５ｂと、半導体活性層３との間に電圧を印加した際に、多結晶シリコン粒界の突起部分で電界集中を起こし、最悪の場合には絶縁破壊が生じる恐れがある。粒界部の突起高さが４０ｎｍ程度であることを考慮し、ゲート絶縁膜４の膜厚は８０ｎｍ以上とする。好ましくは１０００ｎｍ以上である。
【００７４】
本実施形態に係る半導体薄膜の製造方法によれば、図３（ｃ）に示すように、突起の形状は、２０−３０°程度のなだらかな傾斜で突起先端も丸みを帯びているのでゲート絶縁膜４は、多結晶シリコン表面に均等に成膜される。
【００７５】
次に、ゲート電極５ａ、配線（不図示）及び上部電極５ｂを形成するための層を成膜する。この層は、Ｍｏ、Ｃｒ、Ｗ、Ｔａ、Ａｌやこれらを主成分とする合金膜により構成することができる。本実施形態では、Ｍｏを膜厚２００〜４００ｎｍとして、ＤＣマグネトロンを用いたスパッタリング法により形成した。そして、公知の写真製版法を用いて、所望の形状にパターニングし、ゲート電極５ａ、配線及び上部電極５ｂを形成する。本実施形態では、ゲート電極５ａのエッチングは、燐酸と硝酸を混合した薬液を用いたウェットエッチング法により行った。これに代えて、ＳＦ６とＯ２を混合したガスを用いたドライエッチング法により行うことも可能である。
【００７６】
次に、形成したゲート電極５ａをマスクとして、半導体活性層３のソース領域３ａ、ドレイン領域３ｃ、及び下部電極３ｄに不純物元素を導入する。ここで導入する不純物元素としてＰ、Ａｓ，Ｂを用いることができる。Ｐ若しくはＡｓを導入すればＮＭＯＳを得ることができ、Ｂを導入すればＰＭＯＳを得ることができる。また、ゲート電極５ａの加工をｎ型ＴＦＴ用ゲート電極とｐ型ＴＦＴ用ゲート電極の２回に分けて行えば、ｎ型とｐ型のＴＦＴ３１８を同一基板上に作り分けることができる。ＰやＢの不純物元素の導入は、イオンドーピング法を用いて行った。以上の工程により、ゲート電極５ａ、ソース領域３ａ、ドレイン領域３ｃが形成される。なお、トランジスタの信頼性向上のために、ＬＤＤ(Lightly Doped Drain)構造としてもよい。また、イオンドーピング法に代えて、イオン注入法を用いてもよい。
【００７７】
次に、ゲート電極５ａの上の基板表面全体を覆うように、層間絶縁膜６を成膜する。本実施形態では、ＳｉＯ２膜を膜厚５００〜１０００ｎｍとして、プラズマＣＶＤ法により層間絶縁膜６を成膜した。ＳｉＯ２膜に代えてＳｉＮ膜を用いてもよい。そして、窒素雰囲気中で４５０℃に加熱したアニール炉に１時間程度保持した。これにより、半導体活性層３のソース・ドレイン領域に導入した不純物元素がさらに活性化する。
【００７８】
次に、形成したゲート絶縁膜４及び層間絶縁膜６を公知の写真製版法を用いて所望の形状にパターニングする。ここでは、半導体活性層３のソース領域３ａ及びドレイン領域３ｃに到達するコンタクトホール９をそれぞれ形成する。つまり、コンタクトホール９では、ゲート絶縁膜４及び層間絶縁膜６が除去される。本実施形態では、コンタクトホール９のエッチングは、ＣＨＦ３、Ｏ２とＡｒの混合ガスを用いたドライエッチング法により行った。
【００７９】
次に、ソース電極７ａ、ドレイン電極７ｂ及び配線（不図示）を形成するための第１電極層を成膜する。第１電極層は、Ｍｏ、Ｃｒ、Ｗ、Ａｌ、Ｔａやこれらを主成分とする合金膜であればよい。また、これらを積層させた多層構造としてもよい。本実施形態では、Ｍｏ／Ａｌ／Ｍｏの積層させた構造とし、膜厚はＡｌ膜が２００〜４００ｎｍ、Ａｌ下層及び上層のＭｏ膜が５０〜１５０ｎｍとした。これらは、ＤＣマグネトロンを用いたスパッタリング法により形成した。
【００８０】
次に、形成した第１電極層を公知の写真製版法を用いて所望の形状にパターニングして、ソース電極７ａ、ドレイン電極７ｂ及び配線（不図示）を形成する。本実施形態では、これらを形成する手段として、ＳＦ６とＯ２の混合ガス及びＣｌ２とＡｒの混合ガスを用いたドライエッチング法を用いた。以上の工程により、ソース領域３ａとソース電極７ａが、ドレイン領域３ｃとドレイン電極７ｂが電気的に接続される。
【００８１】
これらの一連の工程を経ることで、ＴＦＴ３１を製造することができる。続いて、ソース電極７ａ及びドレイン電極７ｂを覆うように、パッシベーション膜８を成膜し、一連の写真製版工程によりパターニングした後にエッチング処理を行う。本実施形態においては、ＳｉＮ膜をＣＶＤ法により、膜厚が２００〜３００ｎｍとなるように成膜した。また、パッシベーション膜８の表面からは、ドレイン電極７ｂに到達する第２コンタクトホール９ａを形成する。すなわち、第２コンタクトホール９ａにおいては、パッシベーション膜８が除去され、ドレイン電極７ｂが露出している。第２コンタクトホール９ａのエッチングは、ＣＦ４とＯ２の混合ガスを用いたドライエッチング法により行った。
【００８２】
次いで、画素電極等を形成するための第２電極層を成膜する。第２電極層としては、ＩＴＯやＩＺＯなどの透明性を有する導電性の薄膜を用いる。本実施形態においては、ＩＴＯをＤＣマグネトロンを用いたスパッタリング法により、膜厚が８０〜１２０ｎｍとなるように形成した。スパッタリングには、Ａｒガス、Ｏ２ガス、Ｈ２Ｏガスを混合したものを用いた。これにより、加工性が容易である非晶質性の透明性導電薄膜が得られる。
【００８３】
その後、形成した第２電極層を公知の写真製版法を用いて、所望の形状にパターニングし画素電極１０を形成した。エッチング工程は、シュウ酸を主成分とする薬液を用いたウエットエッチング法により行った。そして、非晶質性透明導電薄膜を結晶化するためのアニールを実施する。画素電極１０は、コンタクトホールによってドレイン電極７ｂに接続される。以上の工程によりＴＦＴアレイ基板が形成される。
【００８４】
本実施形態に係る半導体薄膜の製造方法によれば、非晶質の半導体薄膜をオゾン水で表面酸化する場合と同様に、突沸をなくすことができる。このため、薄膜トランジスタの動作不良やゲート絶縁膜耐圧の低下がなくなり、信頼性向上、歩留まり向上、及び品質向上につながる。
【００８５】
上記特許文献２〜４に記載のように、オゾン水を用いて表面酸化を行う場合、一般にスピン洗浄装置が用いられる。このスピン洗浄装置においては、オゾンを発生させ、純水にオゾンを溶かしこむための設備と、ガラス基板にオゾン水を噴射させる設備が必要となる。このため、オゾン水が外に飛散しないような構造や、廃液を処理する設備も必要であり、装置の大型化は避けられない。
【００８６】
本発明によれば、前記非晶質の半導体薄膜の表面に紫外線を照射することによって生成したオゾン、又は／及び酸素ラジカルにより表面酸化処理を行う工程を利用しているので、装置構成が非常にシンプルで、小型化も可能である。オゾンと酸素ラジカル両方を併用すれば、短時間で表面酸化処理工程を終了することが可能である。また、ドライに酸化できることから、酸化ムラやミストの心配もなく、非晶質の半導体薄膜の表面を均一に酸化させることが可能となる。
【００８７】
本実施形態に係る半導体薄膜の製造方法によれば、結晶粒界が略等間隔で、かつ格子状に現れる多結晶化された半導体薄膜を得ることができる。すなわち、均一な結晶粒子を得ることができる。結晶粒子の配列をキャリア移動方向に直線上になるように配置することで、直交する側の結晶粒界がキャリア移動方向と垂直となり、ほとんどのキャリアは移動距離を変えることなく進むことができる。キャリア移動度のばらつきを抑えられる結果、薄膜トランジスタの駆動能力や閾値の変動を抑えることができる。
【００８８】
本実施形態に係る半導体薄膜を液晶表示装置のＴＦＴアレイ基板に適用する場合、ＴＦＴは水平方向や垂直方向に形成する。すなわち、半導体活性層のキャリア移動方向が水平方向や垂直方向となる。結晶粒子が格子状に形成されているので、ＴＦＴの配置による方向差が生じにくくなり、薄膜トランジスタの駆動能力や閾値電圧の性能について変動を抑えることができる。しかも、結晶粒界が略等間隔で、かつ格子状に現れる多結晶化された半導体薄膜を得られるエネルギー密度のマージンが広い。このため、非晶質の半導体薄膜のわずかな膜厚変化や、レーザー発振器が変動し得る範囲をカバーすることができる。すなわち、エネルギー密度の余裕度が高いので、トランジスタの性能の変動を低減することができる。さらには、装置管理が非常に楽になり、生産性が向上するというメリットを有する。
【００８９】
以上のことから、本発明を適用することにより、信頼性向上、歩留まり向上、及び品質向上を兼ね備えた半導体薄膜、及びその製造方法、薄膜トランジスタ、半導体薄膜の製造装置を提供することができる。
【００９０】
なお、レーザーアニールの光源として、エキシマレーザーを用いる例について説明したが、これに限定されるものではない。例えば、ＹＡＧレーザーの第二高調波（５３２ｎｍ）を用いてもよい。また、上記実施形態においては、非晶質の半導体薄膜として非晶質シリコンの例を、多結晶の半導体薄膜として多結晶シリコンを例にとり説明したが、これに限定されるものではなく、本件発明を他の半導体薄膜に広く適用することができる。
【００９１】
なお、本実施形態においては、ＴＦＴアレイ基板を液晶表示装置に搭載した例について述べたが、これに限定されるものではなく、ＥＬ表示装置（有機ＥＬ表示装置、無機ＥＬ表示装置）等の平面型表示装置（フラットパネルディスプレイ）に好適に搭載することができる。有機ＥＬ表示装置の場合、ＴＦＴアレイ基板１００上に、画素電極であるアノード電極、対向電極であるカソード電極を設ける。また、アノード電極とカソード電極との間には、有機層が配置される。なお、画素電極をアノード電極とするか、カソード電極とするかは、光学的な設計により適宜選択すればよい。
【００９２】
アノード電極とカソード電極との間に電流を供給することによって、アノード電極からは正孔が、カソード電極からは電子がそれぞれ有機層に注入されて再結合する。その際に生ずるエネルギーにより有機層内の発光性化合物の分子が励起される。励起された分子は基底状態に失活し、その過程において有機層が発光する。そして、有機層から発光された光は、視認側に出射する。有機ＥＬ素子に所望の電流を伝播するために駆動回路やスイッチング素子、補正回路が必要となり、複数のＴＦＴが形成されている。特にこれらのＴＦＴの駆動能力や閾値電圧の変動の低減が要求されている。従って、本件発明は、有機ＥＬ表示装置に搭載するＴＦＴアレイ基板として特に有効である。
【図面の簡単な説明】
【００９３】
【図１】実施形態に係るＴＦＴアレイ基板の構成を示す模式的平面図。
【図２】実施形態に係る半導体薄膜の製造工程を説明するためのフローチャート図。
【図３】（ａ）〜（ｃ）は、実施形態に係る半導体薄膜の製造工程図。
【図４】実施形態に係る多結晶化された半導体薄膜の模式的説明図。
【図５】実施形態に係る半導体薄膜の製造装置の概略説明図。
【図６】実施形態に係る散乱光強度測定装置の概略説明図。
【図７】レーザーアニール時のエネルギー密度に対する散乱光強度の値をプロットした図。
【図８】実施形態に係る多結晶半導体のＡＦＭ写真。
【図９】実施形態に係るＴＦＴアレイ基板のＴＦＴ領域、及び容量素子領域の断面図。
【符号の説明】
【００９４】
１      絶縁性基板
２      下地膜
３      半導体活性層
３Ａ    非晶質の半導体薄膜
３Ｂ    結晶粒界
３Ｃ    結晶粒子
３ａ    ソース領域
３ｂ    チャネル領域
３ｃ    ドレイン領域
３ｄ    下部電極
４      ゲート絶縁膜
５ａ    ゲート電極
５ｂ    上部電極
６      層間絶縁膜
７ａ    ソース電極
７ｂ    ドレイン電極
８      パッシベーション膜
９      コンタクトホール
１０    画素電極
１１    ゲート信号線
１２    走査信号駆動回路
１３    第1外部配線
１４    蓄積容量配線
２０    レーザー光
２１    ソース信号線
２２    表示信号駆動回路
２３    第２外部配線
３０    画素
３１    ＴＦＴ領域
３２    蓄積容量素子領域
４０    表示領域
４１    額縁領域
５０    半導体薄膜の製造装置
５１    基板搬入出ユニット
５２    搬送手段
５３    表面酸化ユニット
５４    レーザーアニールユニット
６０    散乱光強度測定装置
６１    白色ＬＥＤ
６２    レンズ
６５    黒筒
６６    受光部
１００  ＴＦＴアレイ基板
【図１】
2009117709.tif 000003
【図２】
2009117709.tif 000004
【図３】
2009117709.tif 000005
【図４】
2009117709.tif 000006
【図５】
2009117709.tif 000007
【図６】
2009117709.tif 000008
【図７】
2009117709.tif 000009
【図９】
2009117709.tif 000010
【図８】
2009117709.tif 000011