(57)【要約】【課題】フェライトに形成したスルーホールに導電材を配置したばあいであっても切断時にくずやバリの発生を極力抑え、ショートを引き起こす可能性の少ない非可逆回路素子を得る。【解決手段】永久磁石により直流磁界が印加されるフェライト３２と、該フェライト３２に配置された第１中心電極３５及び第２中心電極３６を備えた非可逆回路素子。フェライト３２の上下部に主面３２ａ，３２ｂに貫通するように形成したスルーホールには導電材が配置され、第１及び第２中心電極３５，３６の中継用電極３５ａ，３６ｂ，３６ｄ，３６ｆ，３６ｈ，３６ｊ，３６ｌ，３６ｎとして機能するものと、回路基板上の端子電極との接続用電極３５ｂ，３５ｃ，３６ｐとして機能するものとが存在する。下部の中継用電極３６ｄ，３６ｈ，３６ｌはフェライト３２の下面３２ｄに露出していない。【選択図】図２
2009290422.tif 000002
【特許請求の範囲】
【請求項１】
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトの互いに平行に位置する二つの主面に、互いに電気的に絶縁状態で交差して配置された導体膜からなる第１中心電極及び第２中心電極と、
表面に端子電極が形成された回路基板と、
を備え、
第１中心電極の一端は入力ポートに電気的に接続され、他端は出力ポートに電気的に接続され、第２中心電極の一端は出力ポートに電気的に接続され、他端はグランドポートに電気的に接続されており、
前記フェライトの上下部には主面に貫通するスルーホールを有し、該スルーホールには導電材が配置されており、
前記スルーホールに配置した導電材は、前記フェライトの主面に設けた第１中心電極及び第２中心電極をそれぞれ接続する中継用電極として機能するものと、前記回路基板に形成された端子電極に接続される接続用電極として機能するものが存在し、
前記フェライトの下部に設けた少なくとも中継用電極として機能する導電材がフェライトの下面に露出していないこと、
を特徴とする非可逆回路素子。
【請求項２】
前記フェライトの上部に設けた中継用電極として機能する導電材がフェライトの上面に露出していないことを特徴とする請求項１に記載の非可逆回路素子。
【請求項３】
前記フェライトの下部の端部に設けた導電材がフェライトの端面に露出していないことを特徴とする請求項１又は請求項２に記載の非可逆回路素子。
【請求項４】
前記フェライトの両主面にそれぞれ前記永久磁石を固着してフェライト・磁石素子を構成していることを特徴とする請求項１、請求項２又は請求項３に記載の非可逆回路素子。
【請求項５】
前記フェライト・磁石素子は、前記回路基板上に、フェライトの両主面が回路基板の表面に対して垂直に配置されていること、を特徴とする請求項４に記載の非可逆回路素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に関する。
【背景技術】
【０００２】
従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。
【０００３】
この種の非可逆回路素子として、特許文献１に記載の２ポート型アイソレータでは、フェライトの互いに平行に位置する二つの主面に第１中心電極及び第２中心電極を互いに電気的に絶縁状態で交差して配置している。そして、両主面に配置された第１及び第２中心電極は、フェライトの上下面に設けた凹部（スルーホール）に充填した導電材を介して電気的に接続され、かつ、フェライトの下面に露出するように設けた凹部（スルーホール）に充填した導電材が回路基板の表面に設けた端子電極に接続されている。
【０００４】
ところで、特許文献１に記載の非可逆回路素子では、マザーフェライト基板にスルーホールを形成して導電材を充填し、中継用及び接続用の電極とした後、マザー磁石基板と重ねた状態でスルーホール（導電材）を切断して１個のフェライトを含む素子に切り分けている。しかしながら、導電材を切断するときに、切断くずやバリが発生し、これらが隣接する導電材や回路基板上の端子電極に接触してショートするおそれを有している。
【特許文献１】国際公開第２００７／０４６２２９号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、本発明の目的は、フェライトに形成したスルーホールに導電材を配置した場合であっても切断時にくずやバリの発生を極力抑え、ショートを引き起こす可能性の少ない非可逆回路素子を提供することにある。
【課題を解決するための手段】
【０００６】
前記目的を達成するため、本発明の一形態である非可逆回路素子は、
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトの互いに平行に位置する二つの主面に、互いに電気的に絶縁状態で交差して配置された導体膜からなる第１中心電極及び第２中心電極と、
表面に端子電極が形成された回路基板と、
を備え、
第１中心電極の一端は入力ポートに電気的に接続され、他端は出力ポートに電気的に接続され、第２中心電極の一端は出力ポートに電気的に接続され、他端はグランドポートに電気的に接続されており、
前記フェライトの上下部には主面に貫通するスルーホールを有し、該スルーホールには導電材が配置されており、
前記スルーホールに配置した導電材は、前記フェライトの主面に設けた第１中心電極及び第２中心電極をそれぞれ接続する中継用電極として機能するものと、前記回路基板に形成された端子電極に接続される接続用電極として機能するものとが存在し、
前記フェライトの下部に設けた少なくとも中継用電極として機能する導電材がフェライトの下面に露出していないこと、
を特徴とする。
【０００７】
非可逆回路素子を多数個取りの手法で製作する場合、マザーフェライト基板は所定の１単位のサイズに切断されることになる。前記非可逆回路素子にあっては、フェライトの下部に設けた少なくとも中継用電極として機能する導電材がフェライトの下面に露出していないため、該導電材は切断されることがなく、切断くずやバリの発生がない。
【発明の効果】
【０００８】
本発明によれば、フェライトの下部に設けた少なくとも中継用電極として機能する導電材から切断くずやバリが発生することはないので、回路基板上での不都合なショートを防止することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。
【００１０】
（第１実施例、図１〜図５参照）
本発明に係る非可逆回路素子の第１実施例である２ポート型アイソレータの分解斜視図を図１に示す。この２ポート型アイソレータは、集中定数型アイソレータであり、概略、回路基板２０と、フェライト３２と一対の永久磁石４１とからなるフェライト・磁石素子３０とで構成されている。
【００１１】
フェライト３２には、図２に示すように、表裏の主面３２ａ，３２ｂに、絶縁材３４Ａ，３４Ｂにて互いに電気的に絶縁された第１中心電極３５及び第２中心電極３６が形成されている。ここで、フェライト３２は互いに平行な第１主面３２ａ及び第２主面３２ｂを有する直方体形状をなしている。
【００１２】
また、永久磁石４１はフェライト３２に対して磁界を主面３２ａ，３２ｂに垂直方向に印加するように主面３２ａ，３２ｂに対向して、例えば、エポキシ系の接着剤４２（図１参照）を介して接着され、フェライト・磁石素子３０を形成している。永久磁石４１の主面はフェライト３２の主面３２ａ，３２ｂと同一寸法であり、互いの外形が一致するように主面どうしを対向させて配置されている。
【００１３】
第１中心電極３５は導体膜にて形成されている。即ち、図２に示すように、この第１中心電極３５は、フェライト３２の第１主面３２ａにおいて右下から立ち上がって左上に長辺に対して比較的小さな角度で傾斜して形成され、左上方に立ち上がり、上面３２ｃ上の中継用電極３５ａを介して第２主面３２ｂに回り込む。第２主面３２ｂにおいて、第１中心電極３５は、第１主面３２ａと透視状態でほぼ重なるように形成され、その一端は下面３２ｄに形成された接続用電極３５ｂに接続されている。また、第１中心電極３５の他端は下面３２ｄに形成された接続用電極３５ｃに接続されている。このように、第１中心電極３５はフェライト３２に１ターン巻回されている。そして、第１中心電極３５と第２中心電極３６とは、間に絶縁材３４Ａ，３４Ｂが形成されて互いに絶縁された状態で交差している。中心電極３５，３６の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。
【００１４】
第２中心電極３６は導体膜にて形成されている。この第２中心電極３６は、まず、０．５ターン目３６ａが第１主面３２ａにおいて右下から左上に長辺に対して比較的大きな角度で傾斜して第１中心電極３５と交差した状態で形成され、上面３２ｃ上の中継用電極３６ｂを介して第２主面３２ｂに回り込み、この１ターン目３６ｃが第２主面３２ｂにおいてほぼ垂直に第１中心電極３５と交差した状態で形成されている。１ターン目３６ｃの下端部は下面３２ｄの中継用電極３６ｄを介して第１主面３２ａに回り込み、この１．５ターン目３６ｅが第１主面３２ａにおいて０．５ターン目３６ａと平行に第１中心電極３５と交差した状態で形成され、上面３２ｃ上の中継用電極３６ｆを介して第２主面３２ｂに回り込んでいる。以下同様に、２ターン目３６ｇ、中継用電極３６ｈ、２．５ターン目３６ｉ、中継用電極３６ｊ、３ターン目３６ｋ、中継用電極３６ｌ、３．５ターン目３６ｍ、中継用電極３６ｎ、４ターン目３６ｏ、がフェライト３２の表面にそれぞれ形成されている。また、第２中心電極３６の両端は、それぞれ下面３２ｄに形成された接続用電極３５ｃ，３６ｐに接続されている。なお、接続用電極３５ｃは第１中心電極３５及び第２中心電極３６のそれぞれの端部の接続用電極として共用されている。
【００１５】
また、接続用電極３５ｂ，３５ｃ，３６ｐや中継用電極３５ａ，３６ｂ，３６ｄ，３６ｆ，３６ｈ，３６ｊ，３６ｌ，３６ｎは、図３に示すように、上下面３２ｃ，３２ｄに形成されたスルーホール３７ａ，３７ｂ，３７ｃに電極用導体を塗布又は充填して形成されている。また、上下面３２ｃ，３２ｄには各種電極と平行にスルーホール３８ａ，３８ｂも形成され、かつ、ダミー電極３９ａ，３９ｂ，３９ｃが形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極はスルーホールに導体膜として形成したものであってもよい。また、多数個取りの手法で製作される場合、マザーフェライト基板に接着剤を介して永久磁石をも積層した状態でカットされることもある。
【００１６】
ところで、本第１実施例において、フェライト３２の上面３２ｃに設けたスルーホール３７ａ，３８ａは多数個取りのカット線上に位置し、これらのスルーホールに配置された導電材は上面３２ｃに露出している。フェライト３２の下面３２ｄに設けたスルーホール３８ｂ，３７ｂもカット線上に位置し、これらのスルーホールに配置された導電材は下面３２ｄに露出している。一方、フェライト３２の下部に設けたスルーホールに３７ｃはカット線より内側に位置し、これらのスルーホールに配置された導電材は下面３２ｄに露出することがない。
【００１７】
フェライト３２の下面３２ｄは回路基板２０への実装面であり、接続用電極３５ｂ，３５ｃ，３６ｐは、以下に説明するように、回路基板２０上の端子電極２５ａ，２５ｂ，２５ｃにはんだ付けされる。一方、下面３２ｄに露出することのない導電材は中継用電極３６ｄ，３６ｈ，３６ｌであって、回路基板２０の端子電極とは電気的に接続される必要のないものである。即ち、中継用電極３６ｄ，３６ｈ，３６ｌは必ずしも下面３２ｄに露出している必要はない。そして、スルーホール３７ｃに充填された中継用電極３６ｄ，３６ｈ，３６ｌは切断されることがないので、切断くずやバリの発生がなく、近接する導電材などとの不都合なショートが未然に防止される。
【００１８】
永久磁石４１は、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。永久磁石４１とフェライト３２とを接着する接着剤４２としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。
【００１９】
回路基板２０は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板であり、その内部には、等価回路である図４及び図５に示すように、整合用コンデンサＣ１，Ｃ２，Ｃｓ１，Ｃｓ２，Ｃｐ１，Ｃｐ２、終端抵抗Ｒが内蔵されている。また、上面には端子電極２５ａ，２５ｂ，２５ｃが、下面には外部接続用端子電極２６，２７，２８がそれぞれ形成されている。
【００２０】
これらの整合用回路素子と前記第１及び第２中心電極３５，３６との接続関係は、例えば、第１回路例である図４及び第２回路例である図５に示すとおりである。ここで、図４に示す第１回路例に基づいて接続関係を説明する。
【００２１】
回路基板２０の下面に形成された外部接続用端子電極２６が入力ポートＰ１として機能し、この端子電極２６は整合用コンデンサＣ１と終端抵抗Ｒとに接続されている。また、この電極２６は回路基板２０の上面に形成された端子電極２５ａ及びフェライト３２の下面３２ｄに形成された接続用電極３５ｂを介して第１中心電極３５の一端に接続されている。
【００２２】
第１中心電極３５の他端及び第２中心電極３６の一端は、フェライト３２の下面３２ｄに形成された接続用電極３５ｃ及び回路基板２０の上面に形成された端子電極２５ｂを介して終端抵抗Ｒ及びコンデンサＣ１，Ｃ２に接続され、かつ、回路基板２０の下面に形成された外部接続用端子電極２７に接続されている。この電極２７が出力ポートＰ２として機能する。
【００２３】
第２中心電極３６の他端は、フェライト３２の下面３２ｄに形成された接続用電極３６ｐ及び回路基板２０の上面に形成された端子電極２５ｃを介してコンデンサＣ２及び回路基板２０の下面に形成された外部接続用端子電極２８と接続されている。この電極２８はグランドポートＰ３として機能する。
【００２４】
また、図５に示す第２回路例では、入力ポートＰ１側にコンデンサＣｓ１，Ｃｐ１が接続され、出力ポートＰ２側にコンデンサＣｓ２，Ｃｐ２が接続されており、これらのコンデンサはインピーダンス調整用として用いられている。
【００２５】
前記フェライト・磁石素子３０は、回路基板２０上に載置され、フェライト３２の下面３２ｄの接続用電極３５ｂ，３５ｃ，３６ｐが回路基板２０上の端子電極２５ａ，２５ｂ，２５ｃとリフローはんだ付けなどによって一体化される。
【００２６】
ところで、以上の構成からなる２ポート型アイソレータにおいては、第１中心電極３５の一端が入力ポートＰ１に接続され他端が出力ポートＰ２に接続され、第２中心電極３６の一端が出力ポートＰ２に接続され他端がグランドポートＰ３に接続されているため、挿入損失の小さな２ポート型の集中定数型アイソレータとすることができる。さらに、動作時において、第２中心電極３６に大きな高周波電流が流れ、第１中心電極３５にはほとんど高周波電流が流れない。
【００２７】
さらに、フェライト・磁石素子３０は、フェライト３２と一対の永久磁石４１が接着剤４２で一体化されていることで、機械的に安定となり、振動や衝撃で変形・破損しない堅牢なアイソレータとなる。
【００２８】
（第２実施例、図６参照）
本発明に係る非可逆回路素子の第２実施例の要部（フェライト３２）を図６に示す。このフェライト３２には、その上部に設けたスルーホール３７ａ，３８ａは多数個取りのカット線よりも内側に位置している。これらのスルーホールに配置された導電材はカットされることがないので、また、上面３２ｃに露出することがないので、近接する導電材などとのショートが未然に防止される。なお、第２実施例の他の構成は前記第１実施例と同様である。
【００２９】
（第３実施例、図７参照）
本発明に係る非可逆回路素子の第３実施例の要部（フェライト３２）を図７に示す。このフェライト３２には、その下面３２ｄの端部に設けたスルーホール３８ｂ，３７ｂがいずれもフェライト３２の端面３２ｅ，３２ｆの内側に設けられている。従って、これらのスルーホールに配置された導電材は端面３２ｅ，３２ｆに露出することはなく、かつ、端面３２ｅ，３２ｆでカットされることもないので、その分他の導電材などとのショートが未然に防止される。
【００３０】
（他の実施例）
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【００３１】
例えば、永久磁石４１のＮ極とＳ極を反転させれば、入力ポートＰ１と出力ポートＰ２が入れ替わる。また、前記実施例では、整合用回路素子の全てを回路基板に内蔵したものを示したが、チップタイプのインダクタやコンデンサを回路基板に外付けしてもよい。
【００３２】
また、前記第１及び第２中心電極３５，３６の形状は種々に変更することができる。例えば、第１中心電極３５は主面３２ａ，３２ｂ上で２本に分岐していてもよい。また、第２中心電極３６は１ターン以上巻回されていればよい。
【図面の簡単な説明】
【００３３】
【図１】本発明に係る非可逆回路素子（２ポート型アイソレータ）の第１実施例を示す分解斜視図である。
【図２】中心電極付きフェライトを示す分解斜視図である。
【図３】フェライトを示す斜視図である。
【図４】２ポート型アイソレータの第１回路例を示す等価回路図である。
【図５】２ポート型アイソレータの第２回路例を示す等価回路図である。
【図６】本発明に係る非可逆回路素子のフェライトを示す斜視図である。
【図７】本発明に係る非可逆回路素子のフェライトを示す斜視図である。
【符号の説明】
【００３４】
２０…回路基板
３０…フェライト・磁石素子
３２…フェライト
３５…第１中心電極
３６…第２中心電極
３５ｂ，３５ｃ，３６ｐ…接続用電極（導電材）
３５ａ，３６ｂ，３６ｄ，３６ｆ，３６ｈ，３６ｊ，３６ｌ，３６ｎ…中継用電極（導電材）
３７ａ，３７ｂ，３７ｃ，３８ａ，３８ｂ…スルーホール
４１…永久磁石
Ｐ１…入力ポート
Ｐ２…出力ポート
Ｐ３…グランドポート
【図１】
2009290422.tif 000003
【図２】
2009290422.tif 000004
【図３】
2009290422.tif 000005
【図４】
2009290422.tif 000006
【図５】
2009290422.tif 000007
【図６】
2009290422.tif 000008
【図７】
2009290422.tif 000009