(57)【要約】【課題】電子デバイスにおけるノイズ対策技術を提供する。【解決手段】ノイズフィルタは、第１のスパイラルコイルと、前記第１のスパイラルコイルと電気的に直列に接続された第２のスパイラルコイルと、を備え、前記第１のスパイラルコイルと前記第２のスパイラルコイルは、電流が流れるときに負の相互インダクタンスを有する電磁結合を形成するように配置されている。【選択図】図１
2009135815.tif 000002
【特許請求の範囲】
【請求項１】
ノイズフィルタであって、
第１のスパイラルコイルと、
前記第１のスパイラルコイルと電気的に直列に接続された第２のスパイラルコイルと、
を備え、
前記第１のスパイラルコイルと前記第２のスパイラルコイルは、電流が流れるときに負の相互インダクタンスを有する電磁結合を形成するように配置されている、ノイズフィルタ。
【請求項２】
請求項１に記載のノイズフィルタにおいて、
前記第１のスパイラルコイルは、第１の層の第１の領域に配置され、
前記第２のスパイラルコイルは、前記第１の層と略平行な第２の層の第２の領域に配置され、
前記第１のスパイラルコイルと前記第２のスパイラルコイルは、電流が流れるときに、互いに前記電流の向きが逆になるように巻き方向が設定され、
前記第１の領域と前記第２の領域は、前記第１の層の法線方向に重なっている、ノイズフィルタ。
【請求項３】
請求項１に記載のノイズフィルタにおいて、
前記第１のスパイラルコイルは、第１の層に配置され、
前記第２のスパイラルコイルは、前記第１の層に配置されると共に、中心部が前記第１のスパイラルコイルの中心部と近接し、
前記第１のスパイラルコイルと前記第２のスパイラルコイルは、電流が流れるときに、互いに前記電流の向きが逆になるように巻き方向が設定され、
前記第１および第２のスパイラルコイルの中心部から外縁部に向かって、前記第１のスパイラルコイルの巻き線と前記第２のスパイラルコイルの巻き線が交互に配置されている、ノイズフィルタ。
【請求項４】
請求項１ないし請求項３のいずれかに記載のノイズフィルタは、さらに、
第１の位相補償容量を備え、
前記第１のスパイラルコイルおよび前記第２のスパイラルコイルはそれぞれに、第１の端部と第２の端部を有し、
前記第１のスパイラルコイルの前記第１の端部は、前記第２のスパイラルコイルの前記第１の端部と電気的に接続され、
前記第２のスパイラルコイルの前記第２の端部は、負荷と接続するための端部であり、
前記第１のスパイラルコイルの前記第２の端部は、前記第１の位相補償容量に接続されている、ノイズフィルタ。
【請求項５】
請求項１ないし請求項４のいずれかに記載のノイズフィルタは、さらに、
第２の位相補償容量を備え、
前記第１のスパイラルコイルおよび前記第２のスパイラルコイルはそれぞれに、第１の端部と第２の端部を有し、
前記第１のスパイラルコイルの前記第１の端部は、前記第２のスパイラルコイルの前記第１の端部と電気的に接続され、
前記第２のスパイラルコイルの前記第２の端部は、負荷と接続するための端部であり、
前記第２のスパイラルコイルの前記第２の端部は、さらに、前記第２の位相補償容量に接続されている、ノイズフィルタ。
【請求項６】
請求項１ないし請求項５のいずれかに記載のノイズフィルタにおいて、
前記第１のスパイラルコイルおよび前記第２のスパイラルコイルはそれぞれに、第１の端部と第２の端部を有し、
前記第１のスパイラルコイルの前記第１の端部は、前記第２のスパイラルコイルの前記第１の端部と電気的に接続され、
前記第２のスパイラルコイルの前記第２の端部は、負荷と接続するための端部であり、
前記第１のスパイラルコイルの前記第２の端部は、定電圧源と接続するための端部である、ノイズフィルタ。
【請求項７】
請求項１ないし請求項６のいずれかに記載のノイズフィルタにおいて、
前記第１のスパイラルコイルと前記第２のスパイラルコイルは、半導体の一方の側に形成された配線層に形成されている、ノイズフィルタ。
【請求項８】
請求項７に記載のノイズフィルタにおいて、
前記配線層には、負荷に定電圧を供給する複数の電圧供給配線が配置され、
複数の電圧供給配線に対して一つの前記ノイズフィルタが配置されている、ノイズフィルタ。
【請求項９】
請求項７に記載のノイズフィルタにおいて、
前記配線層には、前記半導体の外周縁に沿って配置された主要電源配線が配置され、
前記ノイズフィルタは、前記主要電源配線に沿って配置されている、ノイズフィルタ。
【請求項１０】
請求項４に記載のノイズフィルタにおいて、
前記第１のスパイラルコイルの前記第２の端部は、さらに、定電圧源に接続され、
前記第１の位相補償容量は、前記定電圧源の出力電圧を安定させるための安定化容量を兼ねている、ノイズフィルタ。
【請求項１１】
請求項５に記載のノイズフィルタにおいて、
前記第２の位相補償容量は、前記負荷となるデバイスに含まれる寄生容量である、ノイズフィルタ。
【請求項１２】
請求項１ないし請求項１１に記載のノイズフィルタを半導体の一方に形成された配線層に備える半導体デバイス。
【請求項１３】
ノイズフィルタであって、
第１の層の第１の領域に配置された第１のスパイラルコイルと、
第１の層と略平行な第２の層の第２の領域に配置され、前記第１のスパイラルコイルと電気的に直列に接続された第２のスパイラルコイルと、
を備え、
前記第１のスパイラルコイルと前記第２のスパイラルコイルは、電流が流れるときに、互いに前記電流の向きが逆になるように巻き方向が設定され、
前記第１の領域と前記第２の領域は、前記第１の層の法線方向に重なっている、ノイズフィルタ。
【請求項１４】
ノイズフィルタであって、
第１の層に配置された第１のスパイラルコイルと、
前記第１の層に配置され、前記第１のスパイラルコイルと電気的に直列に接続され、中心部が前記第１のスパイラルコイルの中心部と近接する第２のスパイラルコイルと、
を備え、
前記第１のスパイラルコイルと前記第２のスパイラルコイルは、電流が流れるときに、互いに前記電流の向きが逆になるように巻き方向が設定され、
前記第１および第２のスパイラルコイルの中心部から外縁部に向かって、前記第１のスパイラルコイルの巻き線と前記第２のスパイラルコイルの巻き線が交互に配置されている、ノイズフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ノイズフィルタおよび半導体デバイスに関し、特に、コイルを用いてノイズを抑制するノイズフィルタおよび半導体デバイスに関する。
【背景技術】
【０００２】
半導体デバイスを始めとする電子デバイスにおけるノイズ問題の解決の要請は、近年ますます高まりを見せている。すなわち、自ら発生するノイズを抑制するＥＭＩ（Electromagnetic Interference）対策と、ノイズにさらされたときの耐性を向上させるＥＭＳ（Electromagnetic  Susceptibility）対策とが高いレベルで求められている。
【０００３】
このようなノイズ問題を解決するためノイズフィルタを始めとして様々な技術が提案されている。例えば、多層プリント回路基板に、平面スパイラル配線を２重に配置する技術が知られている（例えば、特許文献１）。本技術によれば、多層回路基板の電源系から放射されるノイズを抑制することができる。
【０００４】
【特許文献１】特開２０００−３２３８４４号公報
【特許文献２】特開２００５−２２７２５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ノイズ抑制に対する要請は高まるばかりであり、ノイズ抑制対策のさらなる向上が求められていた。
【０００６】
本発明の一態様は、上記課題の少なくとも一部を解決するためになされたものであり、例えば、電子デバイスにおけるノイズ対策技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するために以下の形態または適用例として実現することが可能である。
【０００８】
［適用例１］ノイズフィルタであって、
第１のスパイラルコイルと、
前記第１のスパイラルコイルと電気的に直列に接続された第２のスパイラルコイルと、
を備え、
前記第１のスパイラルコイルと前記第２のスパイラルコイルは、電流が流れるときに負の相互インダクタンスを有する電磁結合を形成するように配置されている、ノイズフィルタ。
【０００９】
適用例１に係るノイズフィルタによれば、定電圧を通過させ、ノイズ成分を除去するノイズフィルタを構成することができる。
【００１０】
適用例１に係るノイズフィルタにおいて、前記第１のスパイラルコイルは、第１の層の第１の領域に配置され、前記第２のスパイラルコイルは、前記第１の層と略平行な第２の層の第２の領域に配置され、前記第１のスパイラルコイルと前記第２のスパイラルコイルは、電流が流れるときに、互いに前記電流の向きが逆になるように巻き方向が設定され、前記第１の領域と前記第２の領域は、前記第１の層の法線方向に重なっていても良い。こうすれば、定電圧を通過させ、ノイズ成分を除去するノイズフィルタを容易に構成することができる。
【００１１】
適用例１に係るノイズフィルタにおいて、前記第１のスパイラルコイルは、第１の層に配置され、前記第２のスパイラルコイルは、前記第１の層に配置されると共に、中心部が前記第１のスパイラルコイルの中心部と近接し、前記第１のスパイラルコイルと前記第２のスパイラルコイルは、電流が流れるときに、互いに前記電流の向きが逆になるように巻き方向が設定され、前記第１および第２のスパイラルコイルの中心部から外縁部に向かって、前記第１のスパイラルコイルの巻き線と前記第２のスパイラルコイルの巻き線が交互に配置されていても良い。こうすれば、定電圧を通過させ、ノイズ成分を除去するノイズフィルタを容易に構成することができる。
【００１２】
適用例１に係るノイズフィルタは、さらに、第１の位相補償容量を備え、前記第１のスパイラルコイルおよび前記第２のスパイラルコイルはそれぞれに、第１の端部と第２の端部を有し、前記第１のスパイラルコイルの前記第１の端部は、前記第２のスパイラルコイルの前記第１の端部と電気的に接続され、前記第２のスパイラルコイルの前記第２の端部は、負荷と接続するための端部であり、前記第１のスパイラルコイルの前記第２の端部は、前記第１の位相補償容量に接続されていても良い。こうすれば、負荷が発生するノイズを、外部に放出することを抑制するＥＭＩノイズフィルタを構成することができる。
【００１３】
適用例１に係るノイズフィルタは、さらに、第２の位相補償容量を備え、前記第１のスパイラルコイルおよび前記第２のスパイラルコイルはそれぞれに、第１の端部と第２の端部を有し、前記第１のスパイラルコイルの前記第１の端部は、前記第２のスパイラルコイルの前記第１の端部と電気的に接続され、前記第２のスパイラルコイルの前記第２の端部は、負荷と接続するための端部であり、前記第２のスパイラルコイルの前記第２の端部は、さらに、前記第２の位相補償容量に接続されていても良い。こうすれば、外部から発生するノイズが負荷に伝播することを抑制するＥＭＳノイズフィルタを構成することができる。
【００１４】
適用例１に係るノイズフィルタにおいて、前記第１のスパイラルコイルおよび前記第２のスパイラルコイルはそれぞれに、第１の端部と第２の端部を有し、前記第１のスパイラルコイルの前記第１の端部は、前記第２のスパイラルコイルの前記第１の端部と電気的に接続され、前記第２のスパイラルコイルの前記第２の端部は、負荷と接続するための端部であり、前記第１のスパイラルコイルの前記第２の端部は、定電圧源と接続するための端部であっても良い。こうすれば、定電圧源からの定電圧は負荷側に通過するが、ノイズ成分の通過は抑制するノイズフィルタを構成することができる。
【００１５】
適用例１に係るノイズフィルタにおいて、前記第１のスパイラルコイルと前記第２のスパイラルコイルは、半導体の一方の側に形成された配線層に形成されていても良い。こうすれば、半導体装置の内部にノイズフィルタを容易に形成することができる。
【００１６】
適用例１に係るノイズフィルタにおいて、前記配線層には、負荷に定電圧を供給する複数の電圧供給配線が配置され、複数の電圧供給配線に対して一つの前記ノイズフィルタが配置されていても良い。こうすれば、ノイズフィルタの配置数を削減できる。
【００１７】
適用例１に係るノイズフィルタにおいて、前記配線層には、前記半導体の外周縁に沿って配置された主要電源配線が配置され、前記ノイズフィルタは、前記主要電源配線に沿って配置されていても良い。
【００１８】
適用例１に係るノイズフィルタにおいて、前記第１のスパイラルコイルの前記第２の端部は、さらに、定電圧源に接続され、前記第１の位相補償容量は、前記定電圧源の出力電圧を安定させるための安定化容量を兼ねていても良い。こうすれば、独立した第１の位相補償容量を配置する必要がなく、部品点数を削減できる。
【００１９】
適用例１に係るノイズフィルタにおいて、前記第２の位相補償容量は、前記負荷となるデバイスに含まれる寄生容量であっても良い。こうすれば、独立した第２の位相補償容量を配置する必要がなく、部品点数を削減できる。
【００２０】
［適用例２］ノイズフィルタであって、
第１の層の第１の領域に配置された第１のスパイラルコイルと、
第１の層と略平行な第２の層の第２の領域に配置され、前記第１のスパイラルコイルと電気的に直列に接続された第２のスパイラルコイルと、
を備え、
前記第１のスパイラルコイルと前記第２のスパイラルコイルは、電流が流れるときに、互いに前記電流の向きが逆になるように巻き方向が設定され、
前記第１の領域と前記第２の領域は、前記第１の層の法線方向に重なっている、ノイズフィルタ。
【００２１】
［適用例３］ノイズフィルタであって、
第１の層に配置された第１のスパイラルコイルと、
前記第１の層に配置され、前記第１のスパイラルコイルと電気的に直列に接続され、中心部が前記第１のスパイラルコイルの中心部と近接する第２のスパイラルコイルと、
を備え、
前記第１のスパイラルコイルと前記第２のスパイラルコイルは、電流が流れるときに、互いに前記電流の向きが逆になるように巻き方向が設定され、
前記第１および第２のスパイラルコイルの中心部から外縁部に向かって、前記第１のスパイラルコイルの巻き線と前記第２のスパイラルコイルの巻き線が交互に配置されている、ノイズフィルタ。
【００２２】
適用例２または適用例３に係るノイズフィルタによれば、それぞれ、適用例１に係るノイズフィルタと、同様の作用効果を得ることができる。また、適用例２または適用例３に係るノイズフィルタは、それぞれ、適用例１に係るノイズフィルタと同様にして種々の態様にて実現され得る。
【００２３】
なお、本発明は、種々の態様で実現することが可能であり、例えば、上記態様に係るノイズフィルタを半導体の一方に形成された配線層に備える半導体デバイスとして実現することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明について、図面を参照しつつ、実施例に基づいて説明する。
【００２５】
Ａ．実施例：
・ノイズフィルタの回路構成：
図１は、ノイズフィルタの回路構成を示す図である。ノイズフィルタ１は、第１のコイルＬ１と、第２のコイルＬ２、第１の位相補償コンデンサＣ１と、第２の位相補償コンデンサＣ２とを含んでいる。
【００２６】
第１のコイルＬ１と第２のコイルＬ２とは、直列に接続されている。第１のコイルＬ１と第２のコイルＬ２とは、これらのコイルに流れる電流が変動するときに、負の相互インダクタンス（−Ｍ）を有する電磁結合を形成するように配置されている。
【００２７】
第１の位相補償コンデンサＣ１は、第１のコイルＬ１の電極のうち、第２のコイルＬ２と接続されている電極と反対側の電極と、接地電圧ＶＳＳとの間に配置されている。第２の位相補償コンデンサＣ２は、第２のコイルＬ２の電極のうち、第１のコイルＬ１と接続されている電極と反対側の電極と、接地電圧ＶＳＳとの間に配置されている。
【００２８】
第１のコイルＬ１の電極のうち、第２のコイルＬ２と接続されている電極と反対側の電極は、定圧電源２の出力する電源電圧ＶＤＤに接続されている。第２のコイルＬ２の電極のうち、第１のコイルＬ１と接続されている電極と反対側の電極は、ノイズの発生源となる負荷３に接続されている。すなわち、負荷３には、第１のコイルＬ１と第２のコイルＬ２を介して、定圧電源２から電源電圧ＶＤＤが供給される。
【００２９】
・ノイズフィルタ１の実装例：
次に、ノイズフィルタ１の具体的な実装例について説明する。図２は、ノイズフィルタ１が実装される半導体装置１００の平面図である。半導体装置１００は、単結晶シリコンなどの半導体で形成されており、中央のセル領域Ａ１と、セル領域Ａ１を囲む入出力領域Ａ２とを含んでいる。
【００３０】
セル領域Ａ１には、トランジスタ（例えば、ＭＯＳ電界効果トランジスタ）が規則正しく配置されたゲートアレイが形成されている（図示省略）。セル領域Ａ１には、これらのトランジスタと、その上方に形成された多数層に亘る配線層（以下、多層配線部と呼ぶ）とによって、ＮＡＮＤ回路やＮＯＲ回路などの基本論理回路を構成する大量のセルが構成され、これらのセルをさらに配線して所定のロジック回路が構成されている。
【００３１】
入出力領域Ａ２には、半導体装置１００とリードフレームＬＦと電気的に接続するための複数個のパッドが外縁部に沿って配置されている。入出力領域Ａ２には、さらに、各パッドと、セル領域Ａ１とを接続するためのトランジスタが配置されている（図示省略）。入出力領域Ａ２のトランジスタは、静電気放電(ESD: Electrostatic Discharge)やラッチアップなどの不具合からセル領域Ａ１を保護するための保護回路等を構成している。図２では、図の煩雑を避けるため、複数のパッドのうち、セル領域Ａ１のセルを駆動する電源電圧ＶＤＤの供給を外部から受けるための電源パッド１０と、セル領域Ａ１のセルのための接地電圧ＶＳＳの供給を外部から受けるための接地パッド２０のみを図示している。
【００３２】
なお、セル領域Ａ１および入出力領域Ａ２は、その上面にトランジスタの各電極を電気的に接続し、所望の機能を発揮する回路とするための複数の層に亘るアルミの配線層が形成されている。
【００３３】
図３は、半導体装置１００がプリント基板２００上に配置されている状態の概略図である。図３では、図の煩雑を避けるため、電源パッド１０がプリント基板２００に接続される様子のみを図示し、他のパッドに関する部分は図示を省略している。図３には、プリント基板２００上に配置される要素として、電源電圧ＶＤＤが印加されている配線である電源供給ライン２２０と、接地電圧ＶＳＳが印加されている配線である接地電圧ライン２３０と、バイパスコンデンサ２１０とが図示され、他の要素については図示を省略している。
【００３４】
図３において電源パッド１０について示すように、各パッドは、リードフレームＬＦの一端とワイヤーＷによって接続されている。リードフレームＬＦの他の端部は、プリント基板２００上に位置し、プリント基板２００上に形成された配線と接続される。図３に示すように、電源パッド１０は、ワイヤーＷとリードフレームＬＦとを介して、プリント基板２００上の電源供給ライン２２０と接続される。これにより、セル領域Ａ１のセルには、各セルを駆動させる電源電圧ＶＤＤが供給される。
【００３５】
さらに、電源供給ライン２２０と接地電圧ライン２３０との間には、バイパスコンデンサ２１０が配置されている。バイパスコンデンサ２１０は、電源電圧ＶＤＤを安定させるためのコンデンサである。
【００３６】
図示は省略するが、上述した接地パッド２０は、図３と同様な構成で、別のワイヤーとリードフレームを介して、上述した接地電圧ライン２３０に接続されている。これにより、セル領域Ａ１のセルには接地電圧ＶＳＳが供給される。
【００３７】
なお、実際には、セル領域Ａ１および入出力領域Ａ２を含む半導体装置１００は、外部の湿度や光から半導体を保護するために、リードフレームＬＦのプリント基板２００上に位置する端部を除いて、樹脂で覆われているが、図３においては、内部構成を示すために樹脂の図示は省いてある。
【００３８】
次に、セル領域Ａ１の内部構成について、さらに、詳細に説明する。図４は、セル領域Ａ１における主要電源配線の配置について説明する図である。主要電源配線は、上述した電源電圧ＶＤＤが供給される主要電源電圧配線１１０と、上述した接地電圧ＶＳＳが供給される主要接地電圧配線１２０とを含む。図４において、主要電源電圧配線１１０は太い線で示され、主要接地電圧配線１２０は細い線で示されている。主要電源電圧配線１１０と主要接地電圧配線１２０は、多層配線部のうち、半導体側から見て第１層目の配線層（第１配線層）と、第２層目の配線層（第２配線層）に配置されている。図３において、実線は第１配線層に配置された配線を示し、破線は第２配線層に配置されている配線を示す。黒丸Ｄ１〜Ｄ３は、第１配線層の配線と第２配線層の配線とが、ビア（via）により電気的に接続されている箇所を示している。主要電源電圧配線１１０と主要接地電圧配線１２０は、共に、セル領域Ａ１の外縁に沿った環状構造を有している。さらに、主要電源電圧配線１１０と主要接地電圧配線１２０は、共に、環状構造の上辺の中心付近と下辺の中心付近とを結ぶ直線状の配線を有している。
【００３９】
図５は、図４において一点破線で示した領域Ａ３〜Ａ５の詳細配線構成をそれぞれ示した図である。図４（Ａ）〜図４（Ｃ）は、それぞれ、領域Ａ３〜Ａ５を示している。セル領域Ａ１における第１配線層には、複数の電源電圧給電配線１１１と、複数の接地電圧給電配線１２１とが配置されている。電源電圧給電配線１１１は、上述したセルを構成するトランジスタに、電源電圧ＶＤＤを供給するための配線である。電源電圧給電配線１１１は、環状構造の主要電源電圧配線１１０の内側に、図４における左右方向に延びる配線である。電源電圧給電配線１１１の両端部、および、中央部は、図５（Ａ）〜（Ｃ）に黒丸ＤＰで示すように、第２配線層に配置された主要電源電圧配線１１０と重なっている。この重なっている部分において、第１配線層に配置された電源電圧給電配線１１１と第２配線層に配置された主要電源電圧配線１１０は、ビアによって電気的に接続されている。接地電圧給電配線１２１は、上述したセルを構成するトランジスタに、接地電圧ＶＳＳを供給するための配線である。接地電圧給電配線１２１は、環状構造の主要接地電圧配線１２０の内側に、図４における左右方向に延びる配線である。接地電圧給電配線１２１の両端部、および、中央部は、図５（Ａ）〜（Ｃ）に黒丸ＤＰで示すように、第２配線層に配置された主要接地電圧配線１２０と重なっている。この重なっている部分において、第１配線層に配置された接地電圧給電配線１２１と第２配線層に配置された主要接地電圧配線１２０は、ビアによって電気的に接続されている。
【００４０】
セル領域Ａ１において、電源電圧給電配線１１１と接地電圧給電配線１２１は、２本ずつ交互に配置されている。各電源電圧給電配線１１１の途中には、スパイラルコイル配線１５０が形成されている。スパイラルコイル配線１５０は、図５に示すように主要電源電圧配線１１０のうちの図５における上下方向に延びる配線に沿って配置されている。スパイラルコイル配線１５０の詳細な構造については、後述する。
【００４１】
図５（Ａ）〜（Ｃ）において、一点破線で囲まれた領域にある、電源電圧給電配線１１１および接地電圧給電配線１２１以外の細かな配線は、セルの基本論理回路としての機能を実現するためのセル内配線や、セル間を接続してロジック回路を構成するセル間配線を表している。これらのセルを構成するトランジスタへの電源電圧ＶＤＤの給電は、トランジスタの電極（例えば、ＰチャネルＭＯＳＦＥＴのソース電極）と、電源電圧給電配線１１１とを配線によって電気的に接続することによって行われる。ここで、トランジスタの電極と電源電圧給電配線１１１との電気的な接続点と、電源電圧給電配線１１１と主要電源電圧配線１１０との電気的な接続点との間に、必ずスパイラルコイル配線１５０が存在するように、トランジスタの電極と電源電圧給電配線１１１との電気的な接続点が配置されている。言い換えれば、主要電源電圧配線１１０から見て、必ずスパイラルコイル配線１５０を介して、セルのトランジスタに対する給電が行われるように、配線が行われている。
【００４２】
次に、スパイラルコイル配線１５０の構成について、説明する。図６は、図５におけるスパイラルコイル配線１５０近傍の領域を拡大して示す図である。図７は、図６におけるＡ−Ａ断面を示す断面図である。図８は、図６におけるＢ−Ｂ断面を示す断面図である。図９は、図６におけるＣ−Ｃ断面を示す断面図である。
【００４３】
図６〜図９において、粗いシングルハッチングが付された部分は、第１配線層に配線が形成されている領域を示し、細かいシングルハッチングが付された部分は、第２配線層に配線が形成されている領域を示している。図６において、クロスハッチングが付された部分は、第１配線層と第２配線層の両方に配線が形成されている領域を示している。図６〜図９において、黒く塗りつぶされた部分は、第１配線層の配線と第２配線層の配線とを接続するビアが配置されている領域を示す。また、図６〜図９において、破線でハッチングされた領域３００は、各配線層の間を絶縁する絶縁層（例えば、シリコン酸化物層）を示し、破線でハッチングされた領域４００は、トランジスタ等が形成される基板となる半導体４００を示している。
【００４４】
スパイラルコイル配線１５０は、第２配線層に形成された第１のスパイラルコイル１５１と、第１配線層とに形成された第２のスパイラルコイル１５２とを備えている。第１のスパイラルコイル１５１と第２のスパイラルコイル１５２は、共に渦巻き形状を有している。第１のスパイラルコイル１５１と第２のスパイラルコイル１５２は、それぞれ、渦形状の中心側の端部である第１の端部と、渦形状の外側の端部である第２の端部を有している。第１のスパイラルコイル１５１の第１の端部と、第２のスパイラルコイル１５２の第１の端部は、ビア１５６によって、電気的に接続されている。これにより、第１のスパイラルコイル１５１と第２のスパイラルコイル１５２は、直列に接続される。
【００４５】
第１のスパイラルコイル１５１は、第２配線層において、第１の端部から第２の端部に向かって、段階的に半径を大きくしながら渦状に２周半巻かれた渦巻き形状に形成され、第２の端部は、図６における左側に位置する。
【００４６】
第２のスパイラルコイル１５２は、第１配線層において、第１の端部から第２の端部に向かって、段階的に半径を大きくしながら渦状に２周巻かれた渦巻き形状に形成され、第２の端部は、図６における右側に位置する。第２のスパイラルコイル１５２は、図６においてクロスハッチングで示されているように、第１のスパイラルコイル１５１と、第１配線層および第２配線層の法線方向に重なっている。
【００４７】
ここで、２本の隣接する電源電圧給電配線１１１の一方の端部ごとに、１つのスパイラルコイル配線１５０が配置されている。電源電圧給電配線１１１のスパイラルコイル配線１５０より主要電源電圧配線１１０側において、図６および図７に示すように、２本の隣接する電源電圧給電配線１１１は接続されている。図６および図７に示すように、主要電源電圧配線１１０と接続された端部から延びる２本の電源電圧給電配線１１１と、第１のスパイラルコイル１５１の第２の端部とが、複数のビア１５５により電気的に接続されている。
【００４８】
そして、図６および図９に示すように、第２のスパイラルコイル１５２の第２の端部には、２本の電源電圧給電配線１１１が接続されている。第２のスパイラルコイル１５２の第２の端部に接続された電源電圧給電配線１１１を介して、各セルのトランジスタへの電源電圧ＶＤＤの給電が行われる。
【００４９】
ここで、本実施例において、図６〜図９に示すように、半導体４００において、図６の左右方向に形成されたＰチャネルトランジスタＰＣＨの列と、図６の左右方向に形成されたＮチャネルトランジスタＮＣＨの列とが、２列ずつ交互に配置されている。このようにトランジスタが配置されるのは、半導体４００に形成されるウエル接合を減らすためである。２列のＰチャネルトランジスタＰＣＨに対応して、２本の電源電圧給電配線１１１が配置され、２列のＮチャネルトランジスタＮＣＨに対応して２本の接地電圧給電配線１２１が配置されるため、上述したように、上述したように２本の電源電圧給電配線１１１と２本の接地電圧給電配線１２１とが交互に配置されることとなる。
【００５０】
半導体４００には、隣接する２つのＰチャネルトランジスタＰＣＨの列の間と、隣接する２つのＮチャネルトランジスタＮＣＨの列の間に、図６〜図９に示すようにストッパＳＴＰが形成されている。ストッパＳＴＰは、ストッパＳＴＰを挟んで対向する２つのトランジスタを電気的に分離する役割を果たす。ストッパＳＴＰは、ＰＮ接合を形成するように配置された不純物注入領域であり、ＰチャネルトランジスタＰＣＨの列の間のストッパＳＴＰはＰ型領域であり、ＮチャネルトランジスタＮＣＨの列の間のストッパＳＴＰは、Ｎ型領域である。ストッパＳＴＰは、そのＰＮ接合によって、半導体４００上の寄生容量となる。上述した第２のスパイラルコイル１５２の第２の端部に接続された電源電圧給電配線１１１は、２つのＰチャネルトランジスタＰＣＨの列の間に配置されたストッパＳＴＰに、アルミ配線を介して接続されている（図示省略）。
【００５１】
以上、図２〜図９を参照して、図１に示すノイズフィルタ１の具体的な実装例について説明した。ここで、説明した実装例の構成要素と、図１に示すノイズフィルタ１の構成要素の対応関係について、説明する。図１における第１のコイルＬ１には、実装例における第１のスパイラルコイル１５１が対応する。図１における第２のコイルＬ２には、実装例における第２のスパイラルコイル１５２が対応する。図１における第１の位相補償コンデンサＣ１には、実装例におけるバイパスコンデンサ２１０が対応する。すなわち、実装例におけるバイパスコンデンサ２１０は、バイパスコンデンサの本来の役割と共に、ノイズフィルタ１における位相補償コンデンサの役割を兼ねている。図１における第２の位相補償コンデンサＣ２には、寄生容量としてのストッパＳＴＰが対応する。
【００５２】
また、図１における負荷３には、実装例におけるセル領域Ａ１に配置されたセルが対応する。図１における定圧電源２には、実装例における電源供給ライン２２０に電源電圧ＶＤＤを供給する電源が対応する（図示省略）。
【００５３】
以上説明した実施例に係る半導体装置１００には、図１に示すノイズフィルタ１に相当する構成を実装している。これにより、負荷３に相当する半導体装置１００のセル領域Ａ１に実現されたロジック回路の動作により発生したノイズが主要電源電圧配線１１０から外部に放出されることを抑制することができる。
【００５４】
図１０〜図１３を参照して、さらに説明する。図１０は、半導体装置１００に実装されたノイズフィルタ１を概略的に示す図である。図１１は、半導体装置１００に実装されたノイズフィルタ１の効果について説明する図である。図１２は、ノイズフィルタ１のインピーダンスを示す図である。図１３は、位相補償容量とノイズフィルタ１の効果との関係を示す図である。
【００５５】
図１０にしめすように、電源電圧給電配線１１１の電圧のうち、スパイラルコイル配線１５０より負荷（セル領域）側の電圧をＶiとする。そして、電源電圧給電配線１１１のうち、スパイラルコイル配線１５０より定圧電源側の電圧をＶOとする。
【００５６】
図１１（Ａ）は、上述した電圧Ｖiの時間軸に対する変化を示しており、図１１（Ｂ）は、上述した電圧ＶOの時間軸に対する変化を示している。図１１（Ａ）に示すように、
電源電圧給電配線１１１の電圧のうち、スパイラルコイル配線１５０より負荷（セル領域）側の電圧Ｖiには、負荷で発生したノイズ（交流成分）が含まれていることがわかる。図１１（Ｂ）に示すように、電源電圧給電配線１１１の電圧のうち、スパイラルコイル配線１５０より定圧電源側の電圧ＶOには、電圧Ｖiと比較してノイズ（交流成分）が大幅に低減していることがわかる。
【００５７】
図１０を参照しながら、この理由を説明する。電圧Ｖiにノイズ（交流成分）が含まれている場合、当該ノイズ（交流成分）に伴って電流変動（ノイズ電流変動）が生じる。図１０に示すように、発生したノイズ電流変動が図１０に示す方向である場合を考える。そうると、ノイズ電流変動は、第２のスパイラルコイル１５２を通過し、ビア１５６を介して、第１のスパイラルコイル１５１へと流入する。図１０に示す方向のノイズ電流変動は、図１０の上側からみて、第２のスパイラルコイル１５２では反時計回りに流れ、第１のスパイラルコイル１５１では時計周りに流れる。このように、ノイズ変動電流が第２のスパイラルコイル１５２を流れる向きと、ノイズ変動電流が第１のスパイラルコイル１５１を流れる向きは、逆向きになるように、両コイルの巻き方向が設定されている。
【００５８】
そうすると、第２のスパイラルコイル１５２で発生した磁界（例えば、図１０において矢印で示す磁界）は、第１のスパイラルコイル１５１を貫通し、第２のスパイラルコイル１５２で発生した磁界は、第２のスパイラルコイル１５２を貫通し、磁界の向きは、相互に逆である。従って、第１のスパイラルコイル１５１と第２のスパイラルコイル１５２は、負の相互インダクタンスを有する電磁結合を形成する。
【００５９】
したがって、第１のスパイラルコイル１５１では、第２のスパイラルコイル１５２が発生させた磁界による電磁誘導により所定の起電力が発生する。そして、発生した所定の起電力は、第２のスパイラルコイル１５２を通過したノイズ変動電流を打ち消すように作用する。この結果、電圧Ｖiに含まれているノイズ（交流成分）、すなわち、電圧変動が、スパイラルコイル配線１５０を通過することが抑制される。
【００６０】
しかし、実際には、ノイズフィルタ１をスパイラルコイル配線１５０のみで、構成するとスパイラルコイル配線１５０のインピーダンスが誘導性であるため、電圧の変化の位相に対して電流の変化の位相がπ／２進んでしまう。これにより、フィルタとしての効果は現れにくい。図１２において、ベクトルＶＬは、スパイラルコイル配線１５０のインピーダンスを表している。
【００６１】
そこで、ノイズフィルタ１を、スパイラルコイル配線１５０に位相補償容量を負荷して構成することにより、ノイズフィルタ１のインピーダンスを容量性にする。図１２において、ベクトルＶＣは、位相補償容量のインピーダンスを表している。十分な大きさの位相補償容量を付加すると、ベクトルＶＬとベクトルＶＣの和で表されるノイズフィルタ１全体のインピーダンスは、図１３においてベクトルＶＴで示すように、容量性になる。すなわち、スパイラルコイル配線１５０の進み位相が、位相補償容量の遅れ位相により補償され、ノイズフィルタ１全体として抵抗負荷（電流と電圧の位相のずれがない負荷）に近いインピーダンスとなる。そうすると、ノイズフィルタ１のフィルタとしての効果が顕著に現れる。
【００６２】
図１３を参照して、さらに、説明する。図１３は、上述した電圧Ｖoの電圧Ｖiに対する比（Ｖo／Ｖi）の常用対数（ｌｏｇ10（Ｖo／Ｖi））を、周波数を横軸としてプロットしたグラフである。周波数が有る程度高い成分についてｌｏｇ10（Ｖo／Ｖi）の値が低いほど、負荷側で発生したノイズを外部に放出することを抑制するフィルタ（ＥＭＩフィルタ）としての能力が高いことを示している。プロットＧ１は、実装例におけるバイパスコンデンサ２１０、すなわち、図１に示すノイズフィルタ１の回路図における第１の位相補償コンデンサＣ１を付加しない場合について示している。プロットＧ２は、バイパスコンデンサ２１０、すなわち、第１の位相補償コンデンサＣ１の容量を所定値Ａ（μＦ：マイクロファラッド）とした場合について示している。プロットＧ３は、バイパスコンデンサ２１０、すなわち、第１の位相補償コンデンサＣ１の容量をプロットＧ２の１０倍の値１０Ａ（μＦ）とした場合について示している。プロットＧ４は、バイパスコンデンサ２１０、すなわち、第１の位相補償コンデンサＣ１の容量をプロットＧ２の１００倍の値１００Ａ（μＦ）とした場合について示している。なお、プロットＧ１〜プロットＧ４において、実装例におけるストッパＳＴＰの寄生容量、すなわち、図１に示すノイズフィルタ１の回路図における第２の位相補償コンデンサＣ２は、付加していない。
【００６３】
図１３のグラフから、ノイズフィルタ１のＥＭＩフィルタとしての能力は、第１の位相補償コンデンサＣ１が大きいほど高いことがわかる。すなわち、第１の位相補償コンデンサＣ１が大きいほど、より低い周波数の交流成分（ノイズ）の低減効果がみられると共に、高い周波数の交流成分の低減効果が大きい。
【００６４】
一方、第１の位相補償コンデンサＣ１の大きさを、プロットＧ３と同様の１０Ａ（μＦ）として、第２の位相補償コンデンサＣ２の大きさを、所定値Ｂ（μＦ）、１０Ｂ（μＦ）、２０Ｂ（μＦ）と変化させて、同様のプロットを行った。この結果、第２の位相補償コンデンサＣ２を付加しないプロットＧ３と同じ結果となった。従って、ノイズフィルタ１のＥＭＩフィルタとしての能力は、第２の位相補償コンデンサＣ２には依存しないことがわかった。
【００６５】
ノイズフィルタ１において、電源電圧ＶＤＤがノイズにさらされたとき場合に、このノイズを付加側に伝播させないＥＭＳフィルタとしての能力は、ＥＭＩフィルタとしての能力とは逆に、第２の位相補償コンデンサＣ２が大きいほど高くなり、第１の位相補償コンデンサＣ１には依存しない。
【００６６】
本実施例における半導体装置１００に実装されたノイズフィルタ１では、第１の位相補償コンデンサＣ１に対応するバイパスコンデンサ２１０、および、第２の位相補償コンデンサＣ２に対応する寄生容量としてのストッパＳＴＰを、両方付加している。この結果、半導体装置１００に実装されたノイズフィルタ１（スパイラルコイル配線１５０、バイパスコンデンサ２１０、寄生容量としてのストッパＳＴＰ）は、負荷が放出するノイズの外部放出を抑制するＥＭＩフィルタとして機能することができると共に、電源電圧ＶＤＤがノイズにさらされたときの耐性を向上させるＥＭＳフィルタとしても機能することできる。
【００６７】
また、本実施例によれば、ノイズフィルタ１の第１の位相補償コンデンサＣ１としての機能を、電源電圧ＶＤＤのバイパスコンデンサ２１０に兼ねさせているので、ノイズフィルタ１用の第１の位相補償コンデンサＣ１を独立して設ける必要がない。この結果、部品点数の削減および基板の小型化を実現できる。
【００６８】
さらに、本実施例によれば、ノイズフィルタ１の第２の位相補償コンデンサＣ２として、ＰチャネルトランジスタＰＣＨを分離するためのストッパＳＴＰの寄生容量を利用しているので、ノイズフィルタ１用の第２の位相補償コンデンサＣ２を独立して設ける必要がない。この結果、半導体装置１００の小型化を実現できる。
【００６９】
Ｂ．変形例：
・第１変形例：
上記実施例では、スパイラルコイル配線は、第１配線層と第２配線層の２層を用いて構成されているが、これに限られない。例えば、スパイラルコイル配線は、１つの配線層のみを用いて構成することもできる。１つの配線層を用いて構成されるスパイラル配線を第１変形例および第２変形例として説明する。
【００７０】
図１４は、第１変形例に係るスパイラルコイル配線１５０ａを示す図である。図１４に示す全ての配線は、１つの層、例えば、第１配線層に配置されている。図１４に示すスパイラルコイル配線１５０ａにおいて、シングルハッチングされた部分は第１のスパイラルコイル１５１ａを示し、クロスハッチングされた部分は第２のスパイラルコイル１５２ａを示す。
【００７１】
第１変形例では、主要電源電圧配線１１０との接続端から延びる電源電圧給電配線１１１ａが、第１のスパイラルコイル１５１ａの外側の端部に接続されている。第１のスパイラルコイル１５１ａは、外側の端部から中心部の端部に向かって、反時計回りに、概ね３周に亘って渦状に巻かれた渦形状を形成している。第１のスパイラルコイル１５１ａの中心部の端部は、第２のスパイラルコイル１５２ａの中心部の端部に接続されている。
【００７２】
第２のスパイラルコイル１５２ａは、中心部の端部から外側の端部に向かって、時計回りに概ね３周に亘って、第１のスパイラルコイル１５１ａの渦形状に沿って、渦状に巻かれた渦形状を形成している。第２のスパイラルコイル１５２ａの外側の端部は、電源電圧給電配線１１１ａに接続されている。第２のスパイラルコイル１５２ａの外側の端部に接続された電源電圧給電配線１１１ａを介して、電源電圧ＶＤＤが各セルのトランジスタに給電される。
【００７３】
以上のように構成された第１変形例に係るスパイラルコイル配線１５０ａでは、図１に示す回路図と等価になるように、第１のスパイラルコイル１５１ａと、第２のスパイラルコイル１５２ａとが直列に結合されている。また、第１のスパイラルコイル１５１ａ、および、第２のスパイラルコイル１５２ａに電流が流れるとき、互いに電流の向きが逆になるように巻き方向が設定されている。すなわち、第１のスパイラルコイル１５１ａと第２のスパイラルコイル１５２ａは、マイナスの相互インダクタンスを生じる電磁結合を形成するように配置されている。
【００７４】
第１のスパイラルコイル１５１ａと第２のスパイラルコイル１５２ａの中心部の端部は近接している。そして、図１４に示す直線ＬＮを参照すればわかるように、これらのスパイラルコイル１５１ａ、１５２ａの中心部から外縁部に向かって、第１のスパイラルコイル１５１ａの巻き線と第２のスパイラルコイル１５２ａの巻き線が交互に配置されている。
【００７５】
以上説明した第１変形例によれば、実施例と同様の作用・効果が実現される。
【００７６】
・第２変形例：
図１５は、第２変形例に係るスパイラルコイル配線１５０ｂを示す図である。スパイラルコイル配線１５０ｂは、第２配線層に形成されている。第１のスパイラルコイル１５１ｂと第２のスパイラルコイル１５２は、概ね第１変形例と同様の形状および位置関係に配置されているが、第１変形例と異なり、第２変形例の第１のスパイラルコイル１５１ｂと第２のスパイラルコイル１５２ｂは、渦の外側の端部において、直列に接続されている。そして、主要電源電圧配線１１０との接続端から延びる電源電圧給電配線１１１ｂは、ビア１５５ｂを介して、第１のスパイラルコイル１５１ｂの中心部の端部に接続されている。第２のスパイラルコイル１５２ａの中心部の端部は、負荷側の電源電圧給電配線１１１ａに接続されている。第２のスパイラルコイル１５２ｂの中心部の端部に接続された電源電圧給電配線１１１ｂを介して、電源電圧ＶＤＤが各セルのトランジスタに給電される。
【００７７】
第２変形例におけるスパイラルコイル配線１５０ｂにおいて、第１変形例と同様に、第１のスパイラルコイル１５１ｂと第２のスパイラルコイル１５２ｂの中心部の端部は近接している。そして、図１５に示す直線ＬＮを参照すればわかるように、これらのスパイラルコイル１５１ｂ、１５２ｂの中心部から外縁部に向かって、第１のスパイラルコイル１５１ｂの巻き線と第２のスパイラルコイル１５２ｂの巻き線が交互に配置されている。
【００７８】
第２変形例に係るスパイラルコイル配線１５０ｂによれば、第１変形例と同様の作用・効果が実現される。
【００７９】
・第３変形例：
上記実施例では、スパイラルコイル配線は、２本の電源電圧給電配線１１１に対して１つ設けられているが、これに限られない。例えば、スパイラルコイル配線は、１本の電源電圧給電配線１１１に対して１つ設けられても良い。
【００８０】
図１６は、第３変形例に係るスパイラルコイル配線１５０ｃを示す図である。図１７は、図１６におけるＤ−Ｄ断面およびＥ−Ｅ断面を示す図である。
【００８１】
図１６および図１７において、粗いシングルハッチングが付された部分は、第１配線層に配線が形成されている領域を示し、細かいシングルハッチングが付された部分は、第２配線層に配線が形成されている領域を示している。図１６において、クロスハッチングが付された部分は、第１配線層と第２配線層の両方に配線が形成されている領域を示している。図１６および図１７において、黒く塗りつぶされた部分は、第１配線層の配線と第２配線層の配線とを接続するビアが配置されている領域を示す。また、図１７において、破線でハッチングされた領域は、各配線層の間を絶縁する絶縁層（例えば、シリコン酸化物層）を示している。
【００８２】
第３変形例では、主要電源電圧配線１１０との接続端から延びる第１配線層の１本の電源電圧給電配線１１１ｃが、図１６および図１７（Ｂ）に示すように、ビア１５５ｃにより第２配線層に形成された第１のスパイラルコイル１５１ｃの外側の端部に接続されている。第１のスパイラルコイル１５１ｃは、第２配線層において、外側の端部から中心部の端部に向かって、反時計回りに、概ね３周に亘って渦状に巻かれている。第１のスパイラルコイル１５１ｃの中心部の端部は、ビア１５６ｃを介して、第１配線層に形成された第２のスパイラルコイル１５２ｃの中心部の端部に接続されている（図１６、図１７（Ａ））。
【００８３】
第２のスパイラルコイル１５２ｃは、中心部の端部から外側の端部に向かって、時計回りに概ね３周に亘って、第２配線層の第１のスパイラルコイル１５１ｃと重なるように、渦状に巻かれている。第２のスパイラルコイル１５２ｃの外側の端部は、電源電圧給電配線１１１ｃに接続されている。第２のスパイラルコイル１５２ｃの外側の端部に接続された電源電圧給電配線１１１ｃを介して、電源電圧ＶＤＤが各セルのトランジスタに給電される。
【００８４】
以上のように構成された第３変形例に係るスパイラルコイル配線１５０ｃでは、図１に示す回路図と等価になるように、第１のスパイラルコイル１５１ｃと、第２のスパイラルコイル１５２ｃとがビア１５６ｃにより直列に結合されている。また、第１のスパイラルコイル１５１ｃ、および、第２のスパイラルコイル１５２ｃに電流が流れるとき、互いに電流の向きが逆になるように巻き方向が設定されている。すなわち、第１のスパイラルコイル１５１ｃと第２のスパイラルコイル１５２ｃは、マイナスの相互インダクタンスを生じる電磁結合を形成するように配置されている。
【００８５】
以上説明した第３変形例によれば、実施例と同様の作用・効果が実現される。
【００８６】
・第４変形例：
上記実施例および変形例において、第１のスパイラルコイルおよび第２のスパイラルコイルは、一巻きが略８角形状に形成されているが、スパイラルコイル配線の形状は、これに限られない。例えば、８角より角数の多い多角形状、８角より角数の少ない多角形状、曲線を有する形状など、様々な形状のスパイラルコイル配線が用いられ得る。
【００８７】
図１８は、スパイラルコイル配線の形状の他の例を示す図である。図１８（Ａ）に示すスパイラルコイル配線１５０ｄには、一巻きの形状が略四角形状の第１のスパイラルコイル１５１ｄ、および、第２のスパイラルコイル１５２ｄが採用されている。図１８（Ｂ）に示すスパイラルコイル配線１５０ｅには、一巻きの形状が略円形状の第１のスパイラルコイル１５１ｅ、および、第２のスパイラルコイル１５２ｅが採用されている。図１８に示すスパイラルコイル配線１５０ｄ、１５０ｅにおける、スパイラクコイルの平面形状以外の構成は、図１６および図１７を参照して説明した第３変形例におけるスパイラルコイル配線１５０ｃの構成と同様であるので、詳しい説明は省略する。
【００８８】
なお、第１のスパイラルコイルと第２のスパイラルコイルの形状は、必ずしも一致していなくとも良い。例えば、第１のスパイラルコイルが略八角形状、第２のスパイラルコイル１５２が略四角形状であっても良い。
【００８９】
・第５変形例：
上記実施例では、セル領域には、ロジック回路が形成されているが、これに限られない。セル領域には、様々な回路が形成され得る。また、セル領域には、形成される回路に応じて、様々な態様で主要電源配線および電源電圧給電配線が配置され得るので、スパイラルコイル配線もまた、主要電源配線や電源電圧給電配線の配置に応じて、様々な態様で配置され得る。
【００９０】
セル領域の他の一例を第５変形例として説明する。図１９は、第５変形例におけるセル領域Ａ１０を概略的に示す図である。図１９では、図の煩雑を避けるため、主要電源電圧配線１１０と、電源電圧給電配線１１１と、スパイラルコイル配線１５０のみを図示し、他の構成要素の図示は省略している。
【００９１】
第５変形例におけるセル領域Ａ１０は、破線で示すように複数の領域に分けられ、複数種類の回路が形成されている。すなわち、セル領域Ａ１０は、ＲＯＭやＲＡＭなどメモリが形成されたメモリ領域Ａ１１と、デジタルロジック回路が形成されたロジック領域Ａ１２と、ＰＬＬ（Phase Locked Loop）回路が形成されたＰＬＬ領域Ａ１３と、アナログ回路が形成されたアナログ領域Ａ１４と、を含んでいる。本実施例では、各領域Ａ１１〜Ａ１４のそれぞれに独立した環状の主要電源電圧配線１１０が、各領域の外縁部に沿って配置されている。各主要電源電圧配線１１０は、それぞれ、入出力領域（図示省略）を介して、外部から、電源電圧ＶＤＤの供給を受けている。
【００９２】
第３変形例では、各領域Ａ１１〜Ａ１４の環状の主要電源電圧配線１１０の内部には、それぞれ、両端が主要電源電圧配線１１０に接続された複数の電源電圧給電配線１１１が配置されている。そして、各電源電圧給電配線１１１の途中であって両端の近傍に、主要電源電圧配線１１０のうちの図１９における上下方向の配線に沿って、複数のスパイラルコイル配線１５０が設けられている。そして、２本の電源電圧給電配線１１１の片側の端部にそれぞれ１つずつ設けられている。そして、各領域Ａ１１〜Ａ１４の内部に形成されたセルには、スパイラルコイル配線１５０を介して、電源電圧ＶＤＤが供給されるように配線されている。
【００９３】
以上のように構成されたセル領域Ａ１０を有する半導体装置によれば、ノイズフィルタ１として実装されたスパイラルコイル配線１５０により、各領域Ａ１１〜Ａ１４の内部に形成されたセルの動作により発生したノイズが、外部に放出されることを抑制することができる。また、外部から電源電圧ＶＤＤに侵入したノイズが、各領域Ａ１１〜Ａ１４の内部に形成されたセルに侵入することを抑制することができる。
【００９４】
・第６変形例：
上記実施例におけるスパイラルコイル配線１５０および変形例におけるスパイラルコイル配線１５０ｂ〜１５０ｄでは、第２配線層に形成された第１のスパイラルコイルと、第１配線層に形成された第２のスパイラルコイルとが、きれいに重なっているが、多少ずれていても良い。少なくとも、直列に接続された第１のスパイラルコイルと第２のスパイラルコイルとが、電流が流れるときに、負の相互インダクタンスを生じる電磁結合を形成するように、配置されていれば良い。そのためには、両コイルの配線がきれいに重なっていなくとも良いが、両コイルが配置された領域の少なくとも一部が配線層の垂直方向に重なっていることが好ましい。
【００９５】
・第７変形例：
上記実施例および変形例では、セル領域のセルに対する電源電圧ＶＤＤの給電は、全てノイズフィルタとしてのスパイラルコイル配線を介して、行われているが、これに限られない。例えば、動作時のノイズの発生量が多いセルに対してはスパイラルコイル配線を介して電源電圧ＶＤＤを給電し、ノイズの発生量が少ないセルに対してはスパイラルコイル配線を介さず、電源電圧ＶＤＤを給電しても良い。例えば、ノイズ発生量が少ないセルに対して電源電圧ＶＤＤを給電する電源電圧給電配線１１１には、スパイラルコイル配線１５０を配置しないこととしても良い。
【００９６】
・第８変形例：
実施例では、ロジック回路をノイズ発生源としての負荷としているが、これに限られない。ノイズフィルタ１は、定電圧により駆動されるあらゆる負荷に対して適用可能である。具体的には、ノイズフィルタ１は、増幅回路や発振回路などのアナログ回路や、中央演算装置（ＣＰＵ）、メモリ装置などのデジタル回路用のＥＭＩフィルタあるいはＥＭＳフィルタとして適用可能である。
【００９７】
・第９変形例：
上記実施例では、ノイズフィルタ１の第１の位相補償コンデンサＣ１として、バイパスコンデンサ２１０を採用し、第２の位相補償コンデンサＣ２として、寄生容量としてのストッパＳＴＰを採用しているが、これに限られない。第１の位相補償コンデンサＣ１および第２の位相補償コンデンサＣ２として、独立した専用のコンデンサを、半導体装置１００の内部または外部に配置しても良い。また、ノイズフィルタ１をＥＭＩフィルタとして用いる場合には、第２の位相補償コンデンサＣ２はなくても良いし、ノイズフィルタ１をＥＭＳフィルタとして用いる場合には、第１の位相補償コンデンサＣ１はなくても良い。
【００９８】
第１０変形例：
上記実施例では、主要電源電圧配線１１０と、負荷としてのセルとの間にスパイラルコイル配線１５０を配置しているが、これに限られない。例えば、主要電源電圧配線１１０と電源パッド１０との間、具体的には、入出力領域Ａ２にスパイラルコイル配線１５０を形成しても良い。
【００９９】
第１１変形例：
上記実施例では、ノイズフィルタ１の第１のコイルＬ１および第２のコイルＬ２として、平面上に形成されるスパイラルコイルを採用しているが、これに限られない。第１のコイルＬ１および第２のコイルＬ２として、スプリング状コイルなどの巻き線コイルや、セラミックスシートなどの薄膜に配線を印刷して積層した積層コイル、など、様々なコイルが用いられ得る。
【０１００】
以上、実施例、変形例に基づき本発明について説明してきたが、上記した発明の実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明は、その趣旨並びに特許請求の範囲を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれる。
【図面の簡単な説明】
【０１０１】
【図１】ノイズフィルタの回路構成を示す図。
【図２】ノイズフィルタが実装される半導体装置の平面図。
【図３】半導体装置がプリント基板上に配置されている状態の概略図。
【図４】セル領域における主要電源配線の配置について説明する図。
【図５】図４において一点破線で示した領域の詳細配線構成をそれぞれ示した図。
【図６】図５におけるスパイラルコイル配線近傍の領域を拡大して示す図。
【図７】図６におけるＡ−Ａ断面を示す断面図。
【図８】図６におけるＢ−Ｂ断面を示す断面図。
【図９】図６におけるＣ−Ｃ断面を示す断面図。
【図１０】半導体装置に実装されたノイズフィルタを概略的に示す図。
【図１１】半導体装置に実装されたノイズフィルタの効果について説明する図。
【図１２】ノイズフィルタのインピーダンスを示す図。
【図１３】位相補償容量とノイズフィルタ１の効果との関係を示す図。
【図１４】第１変形例に係るスパイラルコイル配線を示す図。
【図１５】第２変形例に係るスパイラルコイル配線を示す図。
【図１６】第３変形例に係るスパイラルコイル配線を示す図。
【図１７】図１６におけるＤ−Ｄ断面およびＥ−Ｅ断面を示す図。
【図１８】スパイラルコイル配線の形状の他の例を示す図。
【図１９】第５変形例におけるセル領域を概略的に示す図。
【符号の説明】
【０１０２】
１…ノイズフィルタ
２…定圧電源
３…負荷
１０…電源パッド
２０…接地パッド
１００…半導体装置
１１０…主要電源電圧配線
１１１、１１１ａ〜１１１ｅ…電源電圧給電配線
１２０…主要接地電圧配線
１２１…接地電圧給電配線
１５０、１５０〜１５０ｅ…スパイラルコイル配線
１５１、１５１ａ〜１５１ｅ…第１のスパイラルコイル
１５２、１５２ａ〜１５２ｅ…第２のスパイラルコイル
１５５、１５５ｃ〜１５５ｅ、１５６ｃ〜１５６ｅ…ビア
２００…プリント基板
２１０…バイパスコンデンサ
２２０…電源供給ライン
２３０…接地電圧ライン
Ｌ１…第１のコイル
Ｌ２…第２のコイル
Ｃ１…第１の位相補償コンデンサ
Ｃ２…第２の位相補償コンデンサ
ＬＦ…リードフレーム
ＰＣＨ…Ｐチャネルトランジスタ
ＮＣＨ…Ｎチャネルトランジスタ
ＳＴＰ…ストッパ
【図１】
2009135815.tif 000003
【図２】
2009135815.tif 000004
【図３】
2009135815.tif 000005
【図４】
2009135815.tif 000006
【図５】
2009135815.tif 000007
【図６】
2009135815.tif 000008
【図７】
2009135815.tif 000009
【図８】
2009135815.tif 000010
【図９】
2009135815.tif 000011
【図１０】
2009135815.tif 000012
【図１１】
2009135815.tif 000013
【図１２】
2009135815.tif 000014
【図１３】
2009135815.tif 000015
【図１４】
2009135815.tif 000016
【図１５】
2009135815.tif 000017
【図１６】
2009135815.tif 000018
【図１７】
2009135815.tif 000019
【図１８】
2009135815.tif 000020
【図１９】
2009135815.tif 000021