(57)【要約】【課題】フィルタ回路のキャパシタ素子の容量値の適正な調整を可能にする。【解決手段】抵抗素子の抵抗値とキャパシタ素子の容量値の積であるＲＣ値を調整する集積回路装置１００であって、少なくとも１つの抵抗素子Ｒfと少なくとも１つのキャパシタ素子Ｃfを有し、ＲＣ値によってフィルタ特性が定まるフィルタ回路１５０と、フィルタ回路の抵抗素子およびキャパシタ素子にそれぞれ対応する調整用抵抗素子Ｒおよび調整用キャパシタ素子Ｃを有し、調整用抵抗素子と調整用キャパシタ素子の接続ノードＮrcの電圧である接続ノード電圧Ｖrcをモニターして、接続ノード電圧が所定電圧に達するまでの充電時間に対応する容量値設定データＱcdを出力するＲＣキャリブレーション回路１１０と、を含み、フィルタ回路は、容量値設定データに基づいてキャパシタ素子の容量値を調整する。【選択図】図１
2009224718.tif 000002
【特許請求の範囲】
【請求項１】
抵抗素子の抵抗値とキャパシタ素子の容量値の積であるＲＣ値を調整する集積回路装置であって、
少なくとも１つの抵抗素子と少なくとも１つのキャパシタ素子を有し、前記ＲＣ値によってフィルタ特性が定まるフィルタ回路と、
前記フィルタ回路の前記抵抗素子および前記キャパシタ素子にそれぞれ対応する調整用抵抗素子および調整用キャパシタ素子を有し、前記調整用抵抗素子と前記調整用キャパシタ素子の接続ノードの電圧である接続ノード電圧をモニターして、前記接続ノード電圧が所定電圧に達するまでの充電時間に対応する容量値設定データを出力するＲＣキャリブレーション回路と、
を含み、
前記フィルタ回路は、前記容量値設定データに基づいて前記キャパシタ素子の容量値を調整することを特徴とする集積回路装置。
【請求項２】
請求項１において、
前記ＲＣキャリブレーション回路は、
前記接続ノード電圧と基準電圧とを比較するコンパレータと、
前記コンパレータからの出力信号に基づいて前記充電時間を求めるカウント動作を行うカウンタと、
前記カウンタから出力されるカウンタ値に基づいて前記容量値設定データを出力するロジック回路と、を含むことを特徴とする集積回路装置。
【請求項３】
請求項２において、
前記ロジック回路は、ルックアップテーブル回路を有し、
前記ルックアップテーブル回路は、前記カウンタから出力される前記カウンタ値に基づいて前記容量値設定データを出力することを特徴とする集積回路装置。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記容量値設定データの調整を行う容量値設定データ調整回路をさらに含み、
前記容量値設定データ調整回路は、
所定周波数のテスト信号を前記フィルタ回路に入力した時の前記フィルタ回路からのテスト出力信号をモニターして、前記テスト出力信号のモニター結果に基づいて前記容量値設定データを調整することを特徴とする集積回路装置。
【請求項５】
請求項４において、
前記容量値設定データ調整回路は、
前記テスト出力信号から求められた前記フィルタ回路の減衰量の実測値と前記減衰量の理想値との差分を演算する演算回路と、
前記演算回路の演算結果に基づいて前記容量値設定データを調整して出力する調整回路と、
を含むことを特徴とする集積回路装置。
【請求項６】
請求項１乃至３のいずれかにおいて、
前記容量値設定データの調整を行う容量値設定データ調整回路をさらに含み、
前記容量値設定データ調整回路は、
第１の周波数の第１のテスト信号を前記フィルタ回路に入力した時の前記フィルタ回路からの第１のテスト出力信号と、
第２の周波数の第２のテスト信号を前記フィルタ回路に入力した時の前記フィルタ回路からの第２のテスト出力信号と、
をモニターして、前記第１および第２のテスト出力信号のモニター結果に基づいて前記容量値設定データを調整することを特徴とする集積回路装置。
【請求項７】
請求項６において、
前記容量値設定データ調整回路は、
前記第１のテスト出力信号から求められた前記フィルタ回路の第１の減衰量の実測値と前記第１の減衰量の理想値との差分である第１の差分値と、
前記第２のテスト出力信号から求められた前記フィルタ回路の第２の減衰量の実測値と前記第２の減衰量の理想値との差分である第２の差分値と、
を演算する演算回路と、
前記演算回路の演算結果に基づいて前記容量値設定データを調整して出力する調整回路と、
を含むことを特徴とする集積回路装置。
【請求項８】
請求項５または請求項７において、
前記調整回路として、ルックアップテーブル回路が設けられることを特徴とする集積回路装置。
【請求項９】
請求項２において、
前記ロジック回路は、
前記カウンタから出力される前記カウンタ値と前記カウンタ値の目標値との差分データを演算する差分演算回路を有し、
前記差分演算回路は、前記差分データに基づいて前記容量値設定データを調整することを特徴とする集積回路装置。
【請求項１０】
請求項９において、
前記差分演算回路は、前記カウンタ値と前記目標値との前記差分データが許容誤差範囲内になるまで前記調整用キャパシタ素子の容量を変更して、前記容量値設定データの調整を行うことを特徴とする集積回路装置。
【請求項１１】
請求項１乃至１０のいずれかにおいて、
前記フィルタ回路は、複素バンドパスフィルタであることを特徴とする集積回路装置。
【請求項１２】
請求項１乃至１１のいずれかに記載の集積回路装置を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路装置、および電子機器等に関する。
【背景技術】
【０００２】
通信端末装置や画像処理装置等の各種電子機器には、入力信号の周波数に帯域制限をかけたり、特定の周波数成分を取り出すためのフィルタ回路が設けられている。当該フィルタ回路として、幅広い周波数帯で使用可能なアクティブフィルタ回路が使用されることが多く、当該アクティブフィルタ回路として、抵抗、キャパシタなどの受動素子と、演算増幅器等の能動素子から構成されるＲＣ型アクティブフィルタ回路がある。ＲＣ型アクティブフィルタ回路の特性は、主に当該フィルタ回路に含まれる抵抗素子の抵抗値とキャパシタ素子の容量値の積であるＲＣ値等に応じて定まる。
【０００３】
実際の半導体集積回路において、抵抗素子およびキャパシタ素子は、何れも製造バラツキと温度特性を持つため、通常では、ＲＣ値は、設計値から変動してしまう。その結果、周波数特性が設計時に比べて大きくかけ離れてしまい、チップの歩留まりの低下等が生じてしまう。なお、フィルタ回路のＲＣ値を一定に校正するフィルタ回路が特許文献１に開示されている。
【特許文献１】特開２００５−２４５５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年では、携帯無線端末の普及に伴い、従来の受信方式であるスーパーヘテロダイン方式の代わりに、中間周波数（ＩＦ）を数ＭＨｚ以下に設定するＬｏｗ−ＩＦ方式が注目されている。このＬｏｗ−ＩＦ方式の無線通信システムでは、イメージ信号除去等のために複素バンドパスフィルタ回路が使用される。複素バンドパスフィルタ回路では、動作の安定化のためにＲＣ値を所定誤差範囲内に収めることが重要となる。
【０００５】
本発明に係る幾つかの態様によれば、フィルタ回路のキャパシタ素子の容量値の適正な調整を可能にする集積回路装置およびこれを含む電子機器を提供できる。
【課題を解決するための手段】
【０００６】
本発明は、抵抗素子の抵抗値とキャパシタ素子の容量値の積であるＲＣ値を調整する集積回路装置であって、少なくとも１つの抵抗素子と少なくとも１つのキャパシタ素子を有し、前記ＲＣ値によってフィルタ特性が定まるフィルタ回路と、前記フィルタ回路の前記抵抗素子および前記キャパシタ素子にそれぞれ対応する調整用抵抗素子および調整用キャパシタ素子が設けられ、前記調整用抵抗素子と前記調整用キャパシタ素子の接続ノードの電圧である接続ノード電圧をモニターして、前記接続ノード電圧が所定電圧に達するまでの充電時間に対応する容量値設定データを出力するＲＣキャリブレーション回路と、を含み、前記フィルタ回路では、前記容量値設定データに基づいて前記キャパシタ素子の容量値を調整する集積回路装置に関係する。
【０００７】
本発明の集積回路装置によれば、ＲＣキャリブレーション回路が出力する容量値設定データに基づいてフィルタ回路のキャパシタ素子の容量値を調整するので、フィルタ回路のＲＣ値の変動を許容誤差範囲内に収めることができる。
【０００８】
このとき、本発明では、前記ＲＣキャリブレーション回路は、前記接続ノード電圧と基準電圧とを比較するコンパレータと、前記コンパレータからの出力信号に基づいて前記充電時間を求めるカウント動作を行うカウンタと、前記カウンタから出力されるカウンタ値に基づいて前記容量値設定データを出力するロジック回路と、を含むこととしてもよい。
【０００９】
このようにすれば、ロジック回路がカウンタから出力されるカウンタ値に基づいて容量値設定データを出力するので、フィルタ回路のＲＣ値の変動を許容誤差範囲内に収めることができる。
【００１０】
また、本発明では、前記ロジック回路は、ルックアップテーブル回路を有し、前記ルックアップテーブル回路は、前記カウンタから出力される前記カウンタ値に基づいて前記容量値設定データを出力することとしてもよい。
【００１１】
このようにすれば、ルックアップテーブル回路によって、カウンタから出力されるカウンタ値に対応する容量値設定データを即時に出力することができる。
【００１２】
また、本発明では、前記容量値設定データの調整を行う容量値設定データ調整回路をさらに含み、前記容量値設定データ調整回路は、所定周波数のテスト信号を前記フィルタ回路に入力した時の前記フィルタ回路からのテスト出力信号をモニターして、前記テスト出力信号のモニター結果に基づいて容量値設定データを調整することとしてもよい。
【００１３】
このようにすれば、容量値設定データ調整回路において、フィルタ回路からのテスト出力信号をモニターして、そのテスト出力信号のモニター結果に基づいて容量値設定データを調整するので、容量値設定データ調整回路から出力される容量値設定データの精度が向上する。
【００１４】
また、本発明では、前記容量値設定データ調整回路は、前記テスト出力信号から求められた前記フィルタ回路の減衰量の実測値と前記減衰量の理想値との差分を演算する演算回路と、前記演算回路の演算結果に基づいて前記容量値設定データを調整して出力する調整回路と、を含むこととしてもよい。
【００１５】
このようにすれば、ルックアップテーブル回路から出力された容量値設定データを供給後のフィルタ回路からのテスト出力信号から求められたフィルタ回路の減衰量の実測値と理想値との差分を演算して、その演算結果に基づいて、容量値設定データを調整することができる。
【００１６】
また、本発明では、前記容量値設定データの調整を行う容量値設定データ調整回路をさらに含み、前記容量値設定データ調整回路は、第１の周波数の第１のテスト信号を前記フィルタ回路に入力した時の前記フィルタ回路からの第１のテスト出力信号と、第２の周波数の第２のテスト信号を前記フィルタ回路に入力した時の前記フィルタ回路からの第２のテスト出力信号と、をモニターして、前記第１および第２のテスト出力信号のモニター結果に基づいて容量値設定データを調整することとしてもよい。
【００１７】
このようにすれば、容量値設定データ調整回路において、フィルタ回路からの第１および第２のテスト出力信号をモニターして、これらのテスト出力信号のモニター結果に基づいて容量値設定データを調整するので、容量値設定データ調整回路から出力される容量値設定データの精度がさらに向上する。
【００１８】
また、本発明では、前記容量値設定データ調整回路は、前記第１のテスト出力信号から求められた前記フィルタ回路の第１の減衰量の実測値と前記第１の減衰量の理想値との差分である第１の差分値と、前記第２のテスト出力信号から求められた前記フィルタ回路の第２の減衰量の実測値と前記第２の減衰量の理想値との差分である第２の差分値と、を演算する演算回路と、前記演算回路の演算結果に基づいて前記容量値設定データを調整して出力する調整回路と、を含むこととしてもよい。
【００１９】
このようにすれば、ルックアップテーブル回路から出力された容量値設定データを供給後のフィルタ回路からの第１および第２のテスト出力信号から求められたフィルタ回路の第１および第２の減衰量の実測値と理想値との差分である第１および第２の差分値を演算して、その演算結果に基づいて、容量値設定データを調整することができる。
【００２０】
また、本発明では、前記調整回路として、ルックアップテーブル回路が設けられることとしてもよい。
【００２１】
このようにすれば、ルックアップテーブル回路によって、演算回路から出力される差分データに対応する容量値設定データを即時に出力することができる。
【００２２】
また、本発明では、前記ロジック回路は、前記カウンタから出力される前記カウンタ値と前記カウンタ値の目標値との差分データを演算する差分演算回路を有し、前記差分演算回路は、前記差分データに基づいて前記容量値設定データを調整することとしてもよい。
【００２３】
このようにすれば、差分演算回路によって、容量値設定データをフィルタ回路の特性に応じた好適な値に調整することができる。
【００２４】
また、本発明では、前記差分演算回路は、前記カウンタ値と前記目標値との前記差分データが許容誤差内になるまで前記調整用キャパシタ素子の容量を変更して、前記容量値設定データの調整を行うこととしてもよい。
【００２５】
このようにすれば、差分演算回路から出力される容量値設定データの精度がさらに向上する。
【００２６】
また、本発明では、前記フィルタ回路は、複素バンドパスフィルタであることとしてもよい。
【００２７】
このようにすれば、ＲＣキャリブレーション回路によって、ＲＣ値が変動しないように安定させることによって、複素バンドパスフィルタのフィルタ特性も安定するようになる。
【００２８】
また、本発明は、上記のいずれかに記載の集積回路装置を含むことを特徴とする電子機器に関係する。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の好適な実施の形態について詳細に説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３０】
１．集積回路装置
図１に、本実施形態の集積回路装置１００の構成の概要を示す。なお、本実施形態の集積回路装置１００は、図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００３１】
集積回路装置１００は、携帯情報端末、センサデバイス、ＰＣ、画像処理装置等の電子機器内に設けられる。そして、内蔵する抵抗素子、キャパシタ素子の抵抗値、容量値の積であるＲＣ値によって回路特性が定まる回路のＲＣ値を調整する。特に、本実施形態の集積回路装置１００は、ＲＣ値によって中心周波数やカットオフ周波数等のフィルタ特性が定まるＲＣ型の複素バンドパスフィルタ（ＢＰＦ）等のＲＣ型のフィルタ回路１５０のＲＣ値の調整に使用される。なお、ＲＣ型のフィルタ回路１５０は、複素バンドパスフィルタに限定されるものではなく、抵抗素子Ｒとキャパシタ素子Ｃ等の能動素子を含む各種のフィルタ回路を想定できる。
【００３２】
集積回路装置１００は、抵抗素子Ｒfとキャパシタ素子Ｃfを含むフィルタ回路１５０と、当該フィルタ回路１５０のＲＣ値を調整するための容量値設定データ（調整コード信号）Ｑcdをフィルタ回路１５０に供給するＲＣキャリブレーション回路１１０とを含む。フィルタ回路１５０は、抵抗素子Ｒfの抵抗値とキャパシタ素子Ｃfの容量値の積を表わすＲＣ値によってフィルタ特性が定まる。ＲＣキャリブレーション回路１１０は、図１に示すように、調整用抵抗素子Ｒと、調整用キャパシタ素子Ｃと、コンパレータＣＰと、カウンタ１２０と、ロジック回路１３０と、を含む。
【００３３】
調整用抵抗素子Ｒは、フィルタ回路１５０の抵抗素子Ｒfに対応し、高電位側の電源ＶＤＤとコンパレータＣＰの非反転入力端子との間に設けられる。調整用キャパシタ素子Ｃは、フィルタ回路１５０のキャパシタ素子Ｃfに対応し、コンパレータＣＰの非反転入力端子と低電位側の電源ＶＳＳ（ＡＧＮＤ）との間に設けられ、容量値が可変式のキャパシタ素子である。このように、可変式の調整用キャパシタ素子Ｃの容量値を調整することによって、調整用抵抗素子Ｒと調整用キャパシタ素子Ｃの接続ノードＮrcの電圧である接続ノード電圧Ｖrcの充電時間が変化する。なお、調整用キャパシタ素子Ｃとして容量値が固定式のキャパシタを用いてもよい。
【００３４】
本実施形態では、ＲＣキャリブレーション回路１１０に有する調整用抵抗素子Ｒおよび調整用キャパシタ素子Ｃは、フィルタ回路１５０の抵抗素子Ｒfおよびキャパシタ素子Ｃfとデバイス構造的に同一なレプリカである。具体的には、例えば、調整用抵抗素子Ｒおよび調整用キャパシタ素子Ｃの抵抗値、容量値の設計値がフィルタ回路１５０の抵抗素子Ｒfおよびキャパシタ素子Ｃfと同一であると共に、レイアウトも同一になっている。このため、温度が高くなり、フィルタ回路１５０側のＲＣ値が大きくなると、ＲＣキャリブレーション回路１１０側のＲＣ値も大きくなる。また、接続ノード電圧Ｖrcの充電時間は、ＲＣの時定数で決まり、ＲＣ値が大きくなると長くなる。
【００３５】
従って、温度が高くなると、充電時間が長くなるので、フィルタ回路１５０側の抵抗素子Ｒfおよびキャパシタ素子ＣfのＲＣ値を目標値に近づくように指示する容量値調整データＱcdをフィルタ回路１５０に出力できる。ＲＣキャリブレーション回路１１０から出力される容量値調整データＱcdによって、フィルタ回路１５０は、可変式のキャパシタ素子Ｃfの容量値（抵抗素子Ｒfの抵抗値でもよい）を調整する。このため、温度が変動しても、フィルタ回路１５０側のＲＣ値は、変動しなくなり、その変動範囲が許容誤差の範囲内に収まるようになる。このようにして、ＲＣキャリブレーション回路１１０は、フィルタ回路１５０のＲＣ値のキャリブレーションを行う。
【００３６】
コンパレータＣＰは、接続ノード電圧Ｖrcと基準電圧Ｖref（広義には所定電圧）の大小の比較を行い、その比較結果を表す信号Ｑcpをカウンタ１２０に出力する。
【００３７】
カウンタ１２０は、基準クロック信号ＣＬＫとコンパレータＣＰからの出力信号Ｑcpを受ける。そして、コンパレータＣＰからの出力信号Ｑcpに基づいて、カウンタ１２０は、接続ノード電圧Ｖrcが基準電圧Ｖref（広義には所定電圧）に到達する時間、すなわち調整用キャパシタ素子Ｃの充電時間を求めるカウント動作を行い、そのカウンタ値Ｑcnをロジック回路１３０に供給する。
【００３８】
ロジック回路１３０は、カウンタ１２０から出力されるカウンタ値Ｑcnに基づいて、フィルタ回路１５０のキャパシタ素子Ｃfの容量値を設定する容量値設定データＱcdを出力する。本実施形態では、ロジック回路１３０から出力される容量値設定データＱcdに基づいて、フィルタ回路１５０では、キャパシタ素子Ｃfの容量値が調整される。
【００３９】
このようにして、ＲＣキャリブレーション回路１１０は、調整用抵抗素子Ｒと調整用キャパシタ素子Ｃの接続ノード電圧Ｖrcをモニターして、接続ノード電圧Ｖrcが所定電圧である基準電圧Ｖrefに達するまでの充電時間に対応する容量値設定データＱcdをフィルタ回路１５０に出力する。そして、フィルタ回路１５０では、容量値設定データＱcdに基づいてキャパシタ素子Ｃfの容量値を調整することによって、フィルタ回路１５０のＲＣ値を許容誤差の範囲内に収まるようにする。なお、複素バンドバスフィルタが適正に動作するためには、ＲＣ値の具体的な許容誤差が設計値から例えば＋／−１％程度の範囲内であることが必要とされる。
【００４０】
以上説明したように、本実施形態のＲＣキャリブレーション回路１１０がフィルタ回路１５０のＲＣ値を調整することによって、フィルタ回路１５０の抵抗素子Ｒfおよびキャパシタ素子Ｃfの製造バラツキや温度特性によって、抵抗値や容量値が大きく変動しても、フィルタ回路１５０のＲＣ値の変動を許容誤差範囲内に収めることができる。このため、フィルタ回路１５０の周波数特性等のフィルタ特性が設計時に比べて大きくかけ離れることを未然に防げるので、チップの歩留まりの低下等を抑制し、フィルタ回路１５０の動作不具合の発生を低減できる。
【００４１】
２．ＲＣキャリブレーション回路
２．１．第１の構成例
図２に、本実施形態のＲＣキャリブレーション回路の第１の構成例を示す。第１の構成例のＲＣキャリブレーション回路１１１は、図２に示すように、調整用抵抗素子Ｒと、調整用キャパシタ素子Ｃと、コンパレータＣＰと、カウンタ１２０と、ルックアップテーブル（Lookup Table；以下、ＬＵＴと記載）回路１３１とを含む。
【００４２】
調整用抵抗素子Ｒは、フィルタ回路１５０の抵抗素子Ｒfに対応する抵抗素子である。調整用キャパシタ素子Ｃは、フィルタ回路１５０のキャパシタ素子Ｃfに対応し、コンパレータＣＰの非反転入力端子と低電位側の電源ＶＳＳ（ＡＧＮＤ）との間に設けられ、容量値が可変式のキャパシタ素子である。
【００４３】
本実施形態では、図３に示すように、調整用キャパシタ素子Ｃは、固定容量の基準キャパシタ素子ＣＣと、容量値がそれぞれ異なる６つの可変キャパシタ素子Ｃ０〜Ｃ５とを含み、これらのキャパシタ素子ＣＣ、Ｃ０〜Ｃ５が並列に接続されている。各可変キャパシタ素子Ｃ０〜Ｃ５の容量比は、例えば、２０：２１：２２：２３：２４：２５＝１：２：４：８：１６：３２と異なる値となるように設定されている。また、基準キャパシタ素子ＣＣは、直接接地されているのに対し、各可変キャパシタ素子Ｃ０〜Ｃ５は、それぞれスイッチ素子ＳＷ０〜ＳＷ５を介して接地される。すなわち、調整用キャパシタ素子Ｃは、各可変キャパシタ素子Ｃ０〜Ｃ５のスイッチ素子ＳＷ０〜ＳＷ５のオン・オフを切り替えることによって、調整用キャパシタ素子Ｃの容量値を調整する。
【００４４】
このように、調整用キャパシタ素子Ｃの容量値を調整することによって、調整用抵抗素子Ｒと調整用キャパシタ素子Ｃの接続ノード電圧Ｖrcが所定電圧に達するまでの充電時間が変化する。そして、前述したように、調整用キャパシタ素子Ｃは、フィルタ回路１５０のキャパシタ素子Ｃfとデバイス構造的に同一なレプリカであるので、フィルタ回路１５０側のＲＣ値が大きくなると、ＲＣキャリブレーション回路１１１側のＲＣ値が大きくなる。また、接続ノード電圧Ｖrcの充電時間は、ＲＣの時定数で決まり、ＲＣ値が大きくなると長くなる。
【００４５】
従って、温度が高くなると、充電時間が長くなるので、ＲＣキャリブレーション回路１１１は、フィルタ回路１５０側の抵抗素子Ｒfおよびキャパシタ素子ＣfのＲＣ値を目標値に近づくように指示する容量値調整データＱcdをフィルタ回路１５０に出力する。当該容量値調整データＱcdによって、フィルタ回路１５０は、キャパシタ素子Ｃfの容量値（抵抗素子Ｒｆの抵抗値でもよい）を調整する。このようにして、ＲＣ値の変動因子となる温度が変動しても、フィルタ回路１５０側のＲＣ値は、その変動範囲が許容誤差の範囲内に収まるように安定する。このように、第１の構成例のＲＣキャリブレーション回路１１１は、接続ノード電圧Ｖrcの充電時間をモニターすることによって、フィルタ回路１５０のキャパシタ素子Ｃfの容量値を調整して、ＲＣ値のキャリブレーションを行う。
【００４６】
第１の構成例では、ＲＣキャリブレーション回路１１１のロジック回路として、ルックアップテーブル（Lookup table；以下、ＬＵＴと記載）回路１３１が設けられ、ＬＵＴ回路１３１がカウンタ１２０から出力されるカウンタ値Ｑcnに基づいて容量値設定データＱcdをフィルタ回路１５０に出力する。
【００４７】
ＬＵＴ回路１３１は、カウンタ１２０から出力される各カウンタ値Ｑcnに対応する容量値設定データＱcd（容量値の補正コード）を予め記憶するＲＯＭ、または当該ＲＯＭと同等の機能を実現するロジック回路により構成できる。すなわち、ＬＵＴ回路１３１は、各カウンタ値Ｑcnに対応する容量値設定データＱcdが予め計算された値の配列として記憶している。このため、カウンタ１２０からカウンタ値ＱcnがＬＵＴ回路１３１に供給されると、ＬＵＴ回路１３１を参照することにより、当該カウンタ値Ｑcnに対応する容量値設定データＱcdが選択されることによって、カウンタ値Ｑcnに対応する容量値設定データＱcdが求められる。
【００４８】
ここで、ＬＵＴ回路１３１による容量値設定データＱcdを求める動作について、具体的に説明する。図４に、ＬＵＴ回路１３１に記憶されるカウンタ値Ｑcnと容量値設定データＱcdとの対応関係の一例を示す。なお、図４は、横軸にカウンタ値Ｑcn、縦軸に容量値設定データＱcdの１０進表記をとって、両者の対応関係をグラフに表した一例である。
【００４９】
接続ノード電圧Ｖrcは、以下の式（１）で表せる。
Ｖrc＝Ｖref(１−exp(−ｔ／ＲＣ))＝ｒ*ＶＤＤ(１−exp(−ｔ／ＲＣ))・・・（１）
【００５０】
接続ノード電圧Ｖrcが基準電圧Ｖrefに達するまでの時間をｔ＝Ｔmeasとすると、
Ｔmeas＝R(CC+C5)*(ln(1/(1-r)))・・・（２）
ここで、Ｔmeasは、温度、バラツキを含む。
【００５１】
Ｔidをフィルタ設計に用いた時定数ＲＣ（ＲＣ値）の理想値、Ｒid、ＣidをそれぞれＲとＣの理想値とすると、
Ｔid＝Ｒid(CC_id+C5_id）* (ln(1/(1-r)))・・・（３）
ΔＴ＝Ｔmeas−Ｔid  ：時定数における測定値と理想値の差
ΔＮ＝Ｎmeas−Ｎid  ：カウントにおける測定値と理想値の差（ΔTに比例する）
とすると、測定値を理想値に一致させるために必要なＣの補正量ΔＣは、次式であらわされる。
ΔＣ＝（（Ｎmeas-Ｎid）/Ｎmeas）*（CC+C5）・・・（４)
【００５２】
容量値設定データＱcdに適切な値を持たせることにより式（４）の補正値に相当する補正を実現する。ＮmeasをＬＵＴ回路１３１のアドレスとして与えることにより容量値設定データＱcdがデータとしてＬＵＴ回路１３１より読み出される。
【００５３】
このように、フィルタ回路１５０の容量値設定データＱcdを出力するロジック回路１３０としてＬＵＴ回路１３１を用いることによって、カウンタ１２０からカウンタ値ＱcnがＬＵＴ回路１３１に供給されると、ＬＵＴ回路１３１を参照することにより、当該カウンタ値Ｑcnに対応する容量値設定データＱcdが選択される。すなわち、ＬＵＴ回路１３１にカウンタ値Ｑcnが供給されると、当該カウンタ値Ｑcnに対応する容量値設定データＱcdが求められる。このため、当該容量値設定データＱcdを算出する計算処理の負担を軽減し、より迅速に容量値設定データＱcdを出力できる。これによって、フィルタ回路１５０のキャパシタ素子Ｃfの容量値がより短時間で調整され、ＲＣ値のキャリブレーションを効率よく実行できるようになる。
【００５４】
２．２．第２の構成例
図５に、本実施形態のＲＣキャリブレーション回路の第２の構成例を示す。第２の構成例のＲＣキャリブレーション回路１１２は、第１の構成例のキャリブレーション回路１１１に加えて、容量値設定データＱcdの調整を行う容量値設定データ調整回路１４０（容量値設定データの補正回路、微調整回路）をさらに含む。また、当該ＲＣキャリブレーション回路１１２には、ＬＵＴ回路１３１から出力されるデータＱlutまたは容量値設定データ調整回路１４０から出力される調整後データQadjのいずれかを選択して、容量値設定データＱcdとしてフィルタ回路１５０に出力するための出力信号選択用スイッチ回路ＳＷＣが設けられる。
【００５５】
さらに、ＲＣキャリブレーション回路１１２には、ＬＵＴ回路１３１から出力されるデータＱlutを容量値設定データＱcdとしてフィルタ回路１５０に供給後に、所定周波数のテスト信号ＴＳを当該フィルタ回路１５０に入力するための入力切替スイッチ回路ＳＷＤが設けられる。第２の構成例では、当該テスト信号ＴＳをフィルタ回路１５０に入力する際に、入力切替スイッチ回路ＳＷＤでフィルタ回路１５０の入力信号を実動作時の信号ＡＳからテスト信号ＴＳに切り替える。
【００５６】
第２の構成例では、ＲＣキャリブレーション回路１１２は、当該テスト信号ＴＳをフィルタ回路１５０に入力した時の当該フィルタ回路１５０からのテスト出力信号ＴＳＯをモニターして、当該テスト出力信号ＴＳＯのモニター結果に基づいて容量値設定データＱcdを調整することを特徴とする。すなわち、フィルタ回路１５０にテスト信号ＴＳを入力して、当該フィルタ回路１５０からのテスト出力信号ＴＳＯをモニターすることによって、モニター結果としてフィルタ回路１５０の減衰量が求められ、当該減衰量に基づいて容量値設定データを調整する。このように、ＲＣキャリブレーション回路１１２は、容量値設定データ調整回路１４０において、フィルタ回路１５０からのテスト出力信号ＴＳＯをモニターする。そして、当該テスト出力信号ＴＳＯのモニター結果をフィードバックして、ＲＣキャリブレーション回路１１２から出力される容量値設定データＱcdを微調整することにより、当該容量値設定データＱcdの精度を上げる。
【００５７】
容量値設定データ調整回路１４０は、図５に示すように、Ａ／Ｄ変換器１４５と、第１のメモリ１４６と、第２のメモリ１４７と、演算回路１４８と、および調整回路１４３と、を含む。なお、これらの構成要素の一部（例えば、第１のメモリ１４６）を省略する変形実施も可能である。
【００５８】
Ａ／Ｄ変換器１４５は、フィルタ回路１５０からのテスト出力信号ＴＳＯをデジタルデータに変換する。その際に、テスト出力信号ＴＳＯのモニター結果として求められるフィルタ回路１５０の減衰量もデジタルデータに変換される。テスト出力信号ＴＳＯのデジタルデータに変換後のテスト出力データＴＳＤは、第１のメモリ１４６に格納される。なお、第１のメモリ１４６を省略して、直接にテスト出力データＴＳＤを演算回路１４８に入力させてもよい。
【００５９】
演算回路１４８は、テスト出力信号ＴＳＯから求められたフィルタ回路１５０の減衰量の実測値と当該減衰量の理想値との差分を演算する減算処理を行う。具体的には、図５に示す構成例では、演算回路１４８は、Ａ／Ｄ変換器１４５から出力されるテスト出力データＴＳＤの減衰量と、第２のメモリ１４７に事前に記憶されている当該減衰量の目標値Ｎtgとの差分を求める減算処理を行う。
【００６０】
調整回路１４３は、演算回路１４８の演算結果Ｑsbに基づいて容量値設定データＱcdの調整（微調整）を行う。具体的には、調整回路１４３は、ＬＵＴ回路１３１の出力データＱlutおよび演算回路１４８の演算結果Ｑsbに基づいて、容量値設定データＱcdの調整を行う。第２の構成例では、当該調整回路１４３として、ルックアップテーブル回路が設けられる。すなわち、調整回路（微調整用ＬＵＴ回路）１４３は、演算回路１４８から出力される演算結果Ｑsbに対応する容量値設定データＱcd（容量値の補正コード）を予め記憶するＲＯＭ、または当該ＲＯＭと同等の機能を実現するロジック回路により構成できる。すなわち、調整回路１４３は、各演算結果Ｑsbに対応する容量値設定データＱcdが予め計算された値の配列として記憶している。このため、演算回路１４８から演算結果Ｑsbが調整回路１４３に供給されると、調整回路１４３として設けられる微調整用ＬＵＴ回路を参照することにより、当該演算結果Ｑsbに対応する容量値設定データＱcdが選択されて、演算結果Ｑsbに対応する容量値設定データＱcdが求められる。
【００６１】
次に、第２の構成例のＲＣキャリブレーション回路１１２による容量値設定データの調整動作の詳細について、図面を用いながら説明する。図６に、第２の構成例のＲＣキャリブレーション回路の動作フローチャートを示し、図７に、所定周波数に対するフィルタ回路の減衰量を示す。
【００６２】
第２の構成例のＲＣキャリブレーション回路１１２では、まず、調整用キャパシタ素子Ｃの容量値を所定の初期値に設定してから、当該調整用キャパシタ素子Ｃの充電を開始する（ステップＳ１０１）。
【００６３】
調整用キャパシタ素子Ｃの充電完了後、次にコンパレータＣＰで接続ノード電圧Ｖrcと基準電圧Ｖrefの大小の比較を行って、その比較結果を表す信号Ｑcpをカウンタ１２０に出力する。そして、当該カウンタ１２０で接続ノード電圧Ｖrcが基準電圧Ｖrefに到達する時間、すなわち調整用キャパシタ素子Ｃの充電時間を求めるカウント動作を行う（ステップＳ１０２）。
【００６４】
その後、カウンタ１２０の出力信号となるカウンタ値ＱcnをＬＵＴ回路１３１に入力する（ステップＳ１０３）。カウンタ値ＱcnがＬＵＴ回路１３１に供給されると、ＬＵＴ回路１３１では、当該カウンタ値Ｑcnに対応する容量値設定データＱcdが求められる。
【００６５】
ＬＵＴ回路１３１で容量値設定データＱcdを求めると、次に当該容量値設定データＱcdをフィルタ回路１５０に供給し、フィルタ回路１５０のキャパシタ素子Ｃｆ（図１１に示すＣfa、Ｃfb）の容量値を設定する（ステップＳ１０４）。本実施形態では、フィルタ回路１５０のキャパシタ素子Ｃｆ（Ｃfa、Ｃfb）の容量値を設定後に、入力切替スイッチ回路ＳＷＤによってフィルタ回路１５０の入力信号を実動作時の信号ＡＳからテスト信号ＴＳに切り替えて、所定周波数のテスト信号ＴＳをフィルタ回路１５０に入力する（ステップＳ１０５）。
【００６６】
フィルタ回路１５０にテスト信号ＴＳが入力されると、当該フィルタ回路１５０により振幅が減衰されたテスト出力信号ＴＳＯが出力される。そして、当該テスト出力信号ＴＳＯをＡ／Ｄ変換器１４５でデジタルデータに変換し、当該Ａ／Ｄ変換器１４５から出力されるデジタル出力データＴＳＤをＲＯＭ等からなる第１のメモリ１４６に書き込んで保存する（ステップＳ１０６）。このとき、テスト出力信号ＴＳＯのモニター結果として求められるフィルタ回路１５０の減衰量もデジタルデータに変換されて、第１のメモリ１４６に書き込まれる。
【００６７】
その後、演算回路１４８において、当該減衰量の実測値と、ＲＯＭ等からなる第２のメモリ１４７に予め記憶されている当該減衰量（所定周波数のテスト出力信号ＴＳＯに対応するフィルタ回路１５０の減衰量）の理想値Ｎtgとの差分を演算する（ステップＳ１０７）。当該差分を演算する際に、フィルタ回路１５０の減衰特性の変化に応じて、より好適な容量値設定データＱcdの調整をするために、少なくとも２つの所定周波数のテスト信号ＴＳに対応するテスト出力信号ＴＳＯから求められるフィルタ回路１５０の減衰量の理想値Ｎtgと、当該減衰量の実測値との差分を演算する。本実施形態では、図７に示すように、演算回路１４８において、カットオフ周波数ｆ１、ｆ２（第１の周波数、第２の周波数）のテスト出力信号ＴＳＯ（第１のテスト出力信号、第２のテスト出力信号）から求まる減衰量（第１の減衰量、第２の減衰量）の実測値と当該実測値の理想値との差分ａ１、ａ２（第１の差分値、第２の差分値）を演算する。
【００６８】
各周波数のテスト出力信号ＴＳＯから求まる減衰量の理想値と実測値との差分を演算して差分値を求めたら、次に、当該減衰量の差分値の差分（ａ１−ａ２）を演算する（ステップＳ１０８）。すなわち、各周波数ｆ１、ｆ２（第１の周波数、第２の周波数）のテスト出力信号ＴＳＯ（第１のテスト出力信号、第２のテスト出力信号）から求まる減衰量（第１の減衰量、第２の減衰量）の理想値Ｎtgと実測値との差分値ａ１、ａ２（第１の差分値、第２の差分値）の差分を演算する（ステップＳ１０８）。本実施形態では、図７に示すように、フィルタ回路１５０の減衰量を波線で示す実特性（実測値）が実線で示す理想特性（理想値）に対して高周波側にずれると、差分値の差分（ａ１−ａ２）が負の値となる。そして、当該差分（ａ１−ａ２）の絶対値が大きいほどズレ量が大きいこと、すなわち必要な調整量も大きいことが分かる。
【００６９】
その後、演算回路１４８から出力される演算結果Ｑsbは、調整回路（微調整用ＬＵＴ回路）１４３に供給され、当該調整回路１４３で演算結果Ｑsbに基づいて容量値設定データＱcdを調整する（ステップＳ１０９）。第２の構成例では、調整回路１４３として、ルックアップテーブル回路が設けられ、微調整用ＬＵＴ回路となっている。このため、容量値設定データＱcdと、演算回路１４８から出力される演算結果Ｑsbに基づいて、容量値設定データＱcdを調整して、調整後データＱadjを調整回路１４３から即時に出力することができる。そして、出力信号選択用スイッチ回路ＳＷＣによって、フィルタ回路１５０に供給するデータを、ＬＵＴ回路１３１からの出力データＱlutから、調整回路１４３から出力される調整後データＱadjに切り替え、フィルタ回路１５０に供給する容量値設定データＱcdとして、好適値に調整した調整後データＱadjをフィルタ回路１５０に出力する。
【００７０】
このように、第２の構成例では、ＬＵＴ回路１３１で求められた容量値調整データＱcdに基づいてフィルタ回路１５０のキャパシタＣfを調整してから、当該フィルタ回路１５０の減衰量を計測するテスト信号ＴＳを入力し、フィルタ回路１５０からのテスト出力信号ＴＳＯから求まる減衰量の計測結果をモニターする。そして、当該計測結果をフィードバックして、容量値設定データＱcdを微調整する。このため、フィルタ回路１５０のＲＣキャリブレーションを行うために、当該フィルタ回路１５０に供給する容量値設定データＱcdのより細かな調整が可能となる。従って、当該容量値設定データＱcdによるフィルタ回路１５０のキャパシタ素子Ｃfの容量の調整の精度が向上するので、フィルタ回路１５０の周波数特性を安定させて、チップの歩留まりの低下等を防止できる。
【００７１】
２．３．第３の構成例
図８に、本実施形態のＲＣキャリブレーション回路の第３の構成例を示す。第３の構成例のＲＣキャリブレーション回路１１３は、図８に示すように、調整用抵抗素子Ｒと、調整用キャパシタ素子Ｃと、コンパレータＣＰと、カウンタ１２０と、差分演算回路１３２と、および出力回路１３４とを含む。第３の構成例では、カウンタ値Ｑcnに基づいてフィルタ回路１５０の容量値設定データＱcdを出力するロジック回路は、差分演算回路１３２と、出力回路１３４とから構成される。
【００７２】
第３の構成例では、コンパレータＣＰは、接続ノード電圧Ｖrcと基準電圧Ｖrefの大小の比較を行い、その比較結果を表す信号Ｑcpを出力し、当該比較結果をカウンタ１２０に出力する。カウンタ１２０は、基準クロック信号ＣＬＫとコンパレータＣＰからの出力信号Ｑcpを受ける。そして、コンパレータＣＰからの出力信号Ｑcpに基づいて、カウンタ１２０は、接続ノード電圧Ｖrcが基準電圧Ｖrefに到達する時間、すなわち調整用キャパシタ素子Ｃの充電時間を求めるカウント動作を行い、そのカウンタ値Ｑcnを差分演算回路１３２に供給する。
【００７３】
差分演算回路１３２は、カウンタ１２０から出力されるカウンタ値Ｑcnとカウンタ値の目標値である目標カウンタ値Ｎctgとの差分データを演算する減算処理を行い、差分値Ｑsbbを出力する。そして、カウンタ値Ｑcnと目標カウンタ値Ｎctgとの差分データＱsbbが例えば許容誤差範囲内の値等の所望の値になるまで、調整用キャパシタ素子Ｃの容量を変更することによって、容量値設定データＱcdの調整を行う。その後、差分値Ｑsbbが当該許容誤差範囲内の所望の値に達すると、差分演算の完了を報知する演算完了信号Ｑcmpを出力回路１３４に送信する。そして、出力回路１３４は、差分演算回路１３２からの出力信号Ｑsbbを容量値設定データＱcdとして出力回路１３４から出力し、当該容量値設定データＱcdをフィルタ回路１５０に供給する。
【００７４】
次に、第３の構成例のＲＣキャリブレーション回路１１３による容量値設定データの調整動作の詳細について、図面を用いながら説明する。図９に、第３の構成例のＲＣキャリブレーション回路の動作フローチャートを示す。
【００７５】
第３の構成例のＲＣキャリブレーション回路１１３では、まず、調整用キャパシタ素子Ｃの容量値を所定の初期値に設定してから、当該調整用キャパシタ素子Ｃの充電を開始する（ステップＳ２０１）。
【００７６】
調整用キャパシタ素子Ｃの充電完了後、次にコンパレータＣＰで接続ノード電圧Ｖrcと基準電圧Ｖrefの大小の比較を行う（ステップＳ２０２）。そして、その比較結果を表す信号Ｑcpをカウンタ１２０に出力し、当該カウンタ１２０で接続ノード電圧Ｖrcが基準電圧Ｖrefに到達する時間、すなわち調整用キャパシタ素子Ｃの充電時間を求めるカウント動作を行う（ステップＳ２０３）。
【００７７】
その後、カウンタ１２０から出力されるカウンタ値Ｑcnが差分演算回路１３２に入力され、カウンタ値Ｑcnと当該カウンタ値Ｑcnの目標値となる目標カウンタ値Ｎctgとの差分データが演算され、これらの値Ｑcn、Ｎctgの比較をする（ステップＳ２０４）。
【００７８】
このとき、差分演算回路１３２において、カウンタ値Ｑcnと目標カウンタ値Ｎctgとの差分データＱsbbを演算した際に、当該差分データＱsbbが許容誤差範囲内にあるか否かの判定が行われる（ステップＳ２０５）。
【００７９】
差分データＱsbbが許容誤差範囲内の所望の値に達すると、差分演算が完了したことを示す演算完了信号Ｑcmpを出力回路１３４に送信して、出力回路１３４は、差分演算回路１３２からの出力信号Ｑsbbを容量値設定データＱcdとして出力回路１３４から出力し、当該容量値設定データＱcdをフィルタ回路１５０に供給して、フィルタ回路１５０のキャパシタ素子Ｃfの容量を設定する（ステップＳ２０６）。
【００８０】
一方、ステップＳ２０５で差分データＱsbbが許容誤差範囲内にないと判定されると、差分データＱsbbが許容誤差範囲内の値になるまで、調整用キャパシタ素子Ｃの容量を変更する（ステップＳ２０７）。このようにして、フィルタ回路１５０のＲＣキャリブレーションを行う際に、容量値設定データＱcdをより細かに調整できるので、当該容量値設定データＱcdによるフィルタ回路１５０のキャパシタ素子Ｃfの容量の調整の精度が向上する。
【００８１】
３．フィルタ回路
図１０に、本実施形態のフィルタ回路１５０を用いた受信回路の構成を示す。図１０において、この受信回路は、アンテナ１６０を介して受信した信号を増幅するＬＮＡ（Low Noise Amplifier）１７０と、受信信号に対して周波数変換を行なうミキサ１８０と、周波数変換するための信号を生成してミキサ１８０に与える局部発振器１９０と、周波数変換により抽出された所望波から不要な周波数帯域の信号を正確に除去するフィルタ回路１５０とを含む。本実施形態のフィルタ回路１５０としては、以下に示す複素バンドパスフィルタやＲＣ型アクティブフィルタが使用される。
【００８２】
３．１．第１の構成例
図１１に、本実施形態の集積回路装置１００に含まれるフィルタ回路の第１の構成例となる複素バンドパスフィルタの回路図を示す。複素バンドパスフィルタ１５１は、複素信号が入力される入力端子Ｘａおよび入力端子Ｘｂと、第１〜第６の抵抗素子Ｒfa1〜Ｒfa3、Ｒfb1〜Ｒfb3と、第１および第２の可変キャパシタ素子Ｃfa、Ｃfbと、第１および第２のオペアンプＯＰfa、ＯＰfbと、複素信号が出力される出力端子Ｙａおよび出力端子Ｙｂとを含む。
【００８３】
複素バンドパスフィルタ１５１は、図１１に示すように、入力端子Ｘａが第１の抵抗素子Ｒfa1を介して第１のオペアンプＯＰfaの反転入力端子、第１の可変キャパシタ素子Ｃfaの一端、第２の抵抗素子Ｒfa2、および第３の抵抗素子Ｒfa3の一端に接続される。また、入力端子Ｘｂは、第４の抵抗素子Ｒfb1を介して第２のオペアンプＯＰfbの反転入力端子、第２の可変キャパシタ素子Ｃfbの一端、第５の抵抗素子Ｒfb2、および第６の抵抗素子Ｒfb3の一端に接続される。一方、出力端子Ｙａは、第１のオペアンプＯＰfaの出力端子、第１の可変キャパシタ素子Ｃfaの他端、第２の抵抗素子Ｒfa2および第６の抵抗素子Ｒfb3の他端に接続され、出力端子Ｙｂは、第２のオペアンプＯＰfbの出力端子、第２の可変キャパシタ素子Ｃfbの他端、第３の抵抗素子Ｒfa3および第５の抵抗素子Ｒfb2の他端に接続される。
【００８４】
入力端子Ｘａには、複素信号のＩ信号が入力され、入力端子Ｘｂには、複素信号のＱ信号が入力される。このため、第１のオペアンプＯＰfaには、入力端子Ｘａから入力された信号が入力されて、増幅された後、増幅された信号が差動入力端子Ｘｂから入力された信号と共に出力端子Ｙａから出力される。これに対して、第２のオペアンプＯＰfbには、入力端子Ｘｂから入力された信号が入力され増幅された後、増幅された信号は、入力端子Ｘａから入力された信号と共に出力端子Ｙｂから出力される。
【００８５】
これにより、複素バンドパスフィルタ１５１は、入力された複素信号のＩ信号およびＱ信号それぞれに対して、周波数特性を変化させるようになっている。なお、複素バンドパスフィルタ１５１には、複素信号のＩ信号およびＱ信号の他に、基準信号発生器からの基準信号も入力され、同様の処理を施すようになっている。
【００８６】
フィルタ回路１５０の第１の構成例となる複素バンドパスフィルタ１５１において、周波数特性は、第１〜第６の抵抗素子Ｒfa1〜Ｒfa3、Ｒfb1〜Ｒfb3のそれぞれの抵抗値、第１および第２の可変キャパシタ素子Ｃfa、Ｃfbのそれぞれの容量値によって決定される。第１および第２の可変キャパシタ素子Ｃfa、Ｃfbは、本実施形態のＲＣキャリブレーション回路に含まれる調整用キャパシタ素子Ｃと同様に、前述の図３に示すような容量値を調整可能な回路構造を有する。
【００８７】
第１および第４の抵抗素子Ｒfa1、Ｒfb1の抵抗値をＲ１、第２および第５の抵抗素子Ｒfa2、Ｒfb2の抵抗値をＲ２、第３および第６の抵抗素子Ｒfa3、Ｒfb3の抵抗値をＲ３とし、第１および第２の可変キャパシタ素子Ｃfa、Ｃfbの容量値をＣとした場合、図１１に示す複素バンドパスフィルタ１５１の伝達関数は、以下の式で示すように、ＲＣ値が変動因子となる。
【数１】
2009224718.tif 000003
【００８８】
このため、本実施形態のＲＣキャリブレーション回路１１０によって、ＲＣ値が変動しないように安定させれば、複素バンドパスフィルタ１５１のフィルタ特性も安定するようになる。
【００８９】
３．２．第２の構成例
図１２に、本実施形態の集積回路装置１００に含まれるフィルタ回路の第２の構成例となるＲＣ型アクティブフィルタの構成例を示す。ＲＣ型アクティブフィルタ１５２は、第１〜第４の抵抗素子Ｒfc1〜Ｒfc4と、第１および第２のキャパシタ素子Ｃfc1、Ｃfc2と、オペアＯＰfcと、入力端子Ｘｃと、および出力端子Ｙｃとを含む。
【００９０】
入力端子Ｘｃは、直列で接続された第１および第２のキャパシタ素子Ｃfc1、Ｃfc2を介して、オペアンプＯＰfcの非反転入力端子に接続される。第１および第２のキャパシタ素子Ｃfc1、Ｃfc2の間の第１のノードＮc1は、第４の抵抗素子Ｒfc4を介してオペアンプＯＰfcの出力端子と接続されている。また、第２のキャパシタ素子Ｃfc2とオペアＯＰfcの非反転入力端子との間の第２のノードＮc2は、第１の抵抗素子Ｒfc1を介して接地されている。一方、オペアンプＯＰfcの反転入力端子は、第２の抵抗素子Ｒfc2を介して接地されている。また、第２のキャパシタ素子Ｃfc2とオペアＯＰfcの反転入力端子との間の第４のノードＮc4は、第３の抵抗素子Ｒfc3を介して出力端子Ｙｃと接続されている。
【００９１】
第２の構成例のフィルタ回路であるＲＣ型アクティブフィルタ１５２の遮断周波数は、第１および第２のキャパシタ素子Ｃfc1、Ｃfc2の容量値と、第１〜第４の抵抗素子Ｒfc1〜Ｒfc4の抵抗値の積であるＲＣ値に依存する。
【００９２】
４．電子機器
次に本実施形態の電子機器について、図１３（Ａ）〜図１３（Ｃ）を用いて説明する。なお、本実施形態の電子機器は、図１３（Ａ）〜図１３（Ｃ）の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００９３】
図１３（Ａ）は、本実施形態の電子機器の第１の構成例である。この第１の構成例の電子機器は、本実施形態の集積回路装置１００を含む無線回路５００とセンサデバイス５１０を含む。図１３（Ａ）の電子機器では、センサデバイス５１０が力、加速度、質量等の各種の物理量を検出する。そして物理量を電流や電圧等に変換して、検出信号として出力する。
【００９４】
無線回路５００は、センサデバイス５１０からの検出信号を受け、検出信号の増幅や、増幅後の信号に対する各種の信号処理を行う。また、無線回路５００は、本実施形態の集積回路装置１００を備え、温度変化や製造バラツキがあっても、当該集積回路装置１００のフィルタ回路のフィルタ特性等が安定する。また、無線回路５００は、アンテナ５０を用いて外部機器からのデータを受信し、ＩＤ認証を行ったり、センサデバイス５１０の制御等を行う。
【００９５】
図１３（Ｂ）は、本実施形態の電子機器の第２の構成例である。この第２の構成例では、図１３（Ａ）の第１の構成例に対して、さらに電源装置５２０が設けられている。この電源装置５２０は、例えば、バッテリ（電池）や電源回路により構成できる。そして、本実施形態の集積回路装置１００を含む無線回路５００（例えば図１０の受信回路）は、この電源装置５２０から供給される電源に基づいて動作する。なお、アンテナ５０を用いて、非接触（無接点）で外部機器から電力を供給する場合には、電源装置５２０の構成は、省略できる。
【００９６】
図１３（Ｃ）は、本実施形態の第３の構成例である。図１３（Ｃ）の電子機器は、ＣＰＵ５３０（広義にはプロセッサ）とメモリ５４０と本実施形態の集積回路装置１００が設けられた無線回路５００を含む。
【００９７】
ＣＰＵ５３０は、電子機器全体の制御や、メモリ５４０の読み出し、書き込み制御や、無線回路５００の制御を行う。ＣＰＵ５３０の機能は、ＣＰＵ５３０のハードウェアと、ＣＰＵ５３０上で動作するソフトウェアにより実現できる。
【００９８】
メモリ５４０は、ＣＰＵ５３０や無線回路５００のワーク領域となるメモリであり、各種データを記憶する。このメモリ５４０は、ＲＡＭ等により実現できる。
【００９９】
無線回路５００は、ＣＰＵ５３０からの指示に基づいて、アンテナ５０を用いてメモリ５４０に記憶されるデータ等の各種データを外部機器に送信する。また、無線回路５００は、アンテナ５０を用いて、外部機器からのデータを受信して、ＣＰＵ５３０に転送したり、ＣＰＵ５３０を介してメモリ５４０に転送して書き込む作業を実行する。
【０１００】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは、当業者には、容易に理解できるであろう。従って、このような変形例は、全て本発明の範囲に含まれるものとする。
【０１０１】
例えば、明細書または図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書または図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、集積回路装置、電子機器の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。
【図面の簡単な説明】
【０１０２】
【図１】本実施形態の集積回路装置の構成例。
【図２】ＲＣキャリブレーション回路の第１の構成例。
【図３】調整用キャパシタ素子の構成例。
【図４】ルックアップテーブル回路におけるカウンタ値と容量値設定データの対応関係の一例。
【図５】ＲＣキャリブレーション回路の第２の構成例。
【図６】第２の構成例のＲＣキャリブレーション回路の動作フローチャート。
【図７】所定周波数に対するフィルタ回路の減衰量図。
【図８】ＲＣキャリブレーション回路の第３の構成例。
【図９】第３の構成例のＲＣキャリブレーション回路の動作フローチャート。
【図１０】本実施形態のフィルタ回路を用いた受信回路の構成例。
【図１１】フィルタ回路の第１の構成例。
【図１２】フィルタ回路の第２の構成例。
【図１３】図１３（Ａ）、図１３（Ｂ）、図１３（Ｃ）は、電子機器の構成例。
【符号の説明】
【０１０３】
１００  集積回路装置、
１１０、１１１、１１２、１１３  ＲＣキャリブレーション回路、１２０  カウンタ、
１３０  ロジック回路、１３１  ルックアップテーブル（ＬＵＴ）回路、
１３２  差分演算回路、１３４  出力回路、１４０  容量値設定データ調整回路、
１４３  調整回路（微調整用ＬＵＴ回路）、１４５  Ａ／Ｄ変換器、１４８  演算回路、
１５０  フィルタ回路、１５１  複素バンドパスフィルタ、
Ｃ  調整用キャパシタ素子、Ｃf、Ｃｆａ、Ｃｆｂ  キャパシタ素子、
ＣＰ  コンパレータ、Ｒ  調整用抵抗素子、Ｒf  抵抗素子、
ＳＷＣ  出力信号選択用スイッチ回路、ＳＷＤ  入力切替スイッチ回路、
ＶＤＤ  電源、Ｖref  基準電圧
【図１】
2009224718.tif 000004
【図２】
2009224718.tif 000005
【図３】
2009224718.tif 000006
【図４】
2009224718.tif 000007
【図５】
2009224718.tif 000008
【図６】
2009224718.tif 000009
【図７】
2009224718.tif 000010
【図８】
2009224718.tif 000011
【図９】
2009224718.tif 000012
【図１０】
2009224718.tif 000013
【図１１】
2009224718.tif 000014
【図１２】
2009224718.tif 000015
【図１３】
2009224718.tif 000016