(57)【要約】【課題】ダイナミックレンジ拡大画面における、通常領域とダイナミックレンジ拡張領域との間のノイズ感による境界線を見えにくくすることができる撮像装置を提供する。【解決手段】撮像素子は、第１の種類の画素群からなる第１の画素領域と第２の種類の画素群からなる第２の画素領域とを有する。入射光量がレベルＥ１〜Ｅ２の間にある場合、第１の種類の画素からの信号は、ＰＤが既に飽和しているので、「ダイナミック拡大モード」の出力信号となる。一方、第２の種類の画素からの信号は、未だＰＤが飽和していないので、「通常モード」の出力信号となる。ノイズ量の少ない入射光量がレベルＥ１以下の領域と、ノイズ量の多い入射光量がレベルＥ２以下の領域との間に、一部の画素のみノイズ量の多い入射光量がレベルＥ１〜Ｅ２の「緩衝領域」が存在する。【選択図】図４
2009188819.tif 000002
【特許請求の範囲】
【請求項１】
光電変換手段によって生成された電気信号を蓄積する第１の蓄積手段と、
前記第１の蓄積手段によって蓄積された電気信号量が所定レベルに達した後に蓄積を開始する第２の蓄積手段と、
前記第１の蓄積手段および前記第２の蓄積手段によって蓄積された電気信号を読み出す読出手段とを有する画素が複数配置された撮像素子を備え、
前記複数の画素は、前記所定レベルが異なる少なくとも２つ以上の画素群からなる画素領域を有することを特徴とする撮像装置。
【請求項２】
前記撮像素子は、前記第１の蓄積手段による電気信号と前記第２の蓄積手段による電気信号とを合成して出力することを特徴とする請求項１記載の撮像装置。
【請求項３】
前記撮像素子の外部に、前記読出手段によって読み出された前記第１の蓄積手段による電気信号と前記第２の蓄積手段による電気信号との合成処理を行う信号処理手段を有することを特徴とする請求項１記載の撮像装置。
【請求項４】
前記画素領域は列単位であることを特徴とする請求項１記載の撮像装置。
【請求項５】
前記画素領域は行単位であることを特徴とする請求項１記載の撮像装置。
【請求項６】
前記複数の画素はベイヤー配列を有することを特徴とする請求項４または５記載の撮像装置。
【請求項７】
前記画素領域は、偶数行×偶数列からなるブロック単位であることを特徴とする請求項１記載の撮像装置。
【請求項８】
前記画素領域は色単位であることを特徴とする請求項１記載の撮像装置。
【請求項９】
前記所定レベルは、前記第１の蓄積手段によって蓄積される電気信号量が飽和に達するレベルであることを特徴とする請求項１記載の撮像装置。
【請求項１０】
前記第１の蓄積手段はフォトダイオードであることを特徴とする請求項１記載の撮像装置。
【請求項１１】
前記第２の蓄積手段はフローティングディフュージョン領域であることを特徴とする請求項１記載の撮像装置。
【請求項１２】
前記第２の蓄積手段は、前記第１の蓄積手段から溢れた電荷の少なくとも一部が蓄積されるオーバーフロー領域であることを特徴とする請求項９記載の撮像装置。
【請求項１３】
光電変換手段によって生成された電気信号を蓄積する第１の蓄積手段と、前記第１の蓄積手段によって蓄積された電気信号量が所定レベルに達した後に蓄積を開始する第２の蓄積手段と、前記第１の蓄積手段および前記第２の蓄積手段によって蓄積された電気信号を読み出す読出手段とを有する画素が複数配置された撮像素子を有する撮像装置の制御方法であって、
前記所定レベルが異なる少なくとも２つ以上の画素群からなる画素領域を有する前記複数の画素それぞれから、前記読み出された電気信号を画像信号として出力する工程を有することを特徴とする撮像装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像を撮像する撮像装置及びその制御方法に関する。
【背景技術】
【０００２】
従来、この種の撮像装置として、メモリ素子を有するメモリカードを記録媒体とし、ＣＣＤイメージセンサ、ＣＭＯＳイメージセンサ等の撮像素子で撮像した画像を記録あるいは再生するデジタルカメラ等が知られている。特に、ＣＭＯＳイメージセンサは、低電圧・低消費電力等の観点から、撮像装置に搭載される撮像素子として広く用いられている。
【０００３】
また、ＣＭＯＳイメージセンサを用いた撮像装置において、ダイナミックレンジを拡大する方法がいくつか提案されている。例えば、２回以上の異なる露光量の撮影画像を合成してダイナミックレンジを拡大させる方法が提案されているが、この提案による方法では、２回以上の撮影を必要とするため、２回の画像の撮影時刻の差により合成画像が不適切なものになり得るという問題があった。
【０００４】
また、固体撮像素子自体がダイナミックレンジを拡大できる構成を有するという提案もいくつかなされており、特許文献１や特許文献２等にこのような技術が示されている。これら２つの文献に示された提案では、フォトダイオードから溢れた光電荷を「ダイナミックレンジ拡張領域」の信号として有効利用することが示されている。その際、フォトダイオードが飽和する前の「通常領域」の信号からフォトダイオードが飽和した後の「ダイナミックレンジ拡張領域」の信号に自然に繋ぐことができないと、ダイナミックレンジ拡張処理後の画像に不自然な「繋ぎ目」が確認されることが懸念される。この懸念に関する提案として、通常領域からダイナミックレンジ拡張領域に切り替わる繋ぎ目の所を滑らかに繋ぐ技術も提案されている。
【０００５】
これらの技術により、通常信号とワイドダイナミックレンジ信号との合成信号が入射光量に対して偏曲点を持たないリニアな直線となるようにすることができ、それによって、通常領域とダイナミックレンジ拡張領域の繋ぎ目を分らないようにすることができた。
【特許文献１】特開２００５−３２８４９３号公報
【特許文献２】特開２００６−１９７３９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前述した従来の技術には、以下のような課題があった。信号に関しては、前述の技術により、通常領域とダイナミックレンジ拡張領域との間の繋ぎ目を分らないレベルにすることは可能である。しかし、ダイナミックレンジ拡張領域では、通常領域に比べてノイズが多くなることが多く、そのため、通常領域とダイナミックレンジ拡張領域との間のノイズ感の違いによって、両者の領域の繋ぎ目が認識されかねないというおそれがあった。
【０００７】
例えば、ダイナミックレンジ拡大モードに入ると、フォトダイオードから溢れ、フローティングディフュージョン領域に蓄積された信号電荷をダイナミックレンジ拡張信号として使用することになる。しかし、フォトダイオードから溢れる電荷の量が、時間的、空間的にばらつくと、そのばらつきがノイズ成分となってしまう。
【０００８】
このようなノイズ成分が、総合的なノイズ成分のオフセット成分として上積みされるので、ダイナミックレンジ拡大モードに入った場合、たとえ入射光量が同程度でも、通常モード時と比べてノイズが多くなる。このノイズのレベルが大きい場合、合成された画面上で、通常領域とダイナミックレンジ拡張領域の違いがノイズ感として認識されてしまう可能性がある。その結果、撮影画像中に不自然な段差が確認されてしまい、画像の品質を落としてしまいかねなかった。
【０００９】
そこで、本発明は、このような問題点を鑑みなされたものであり、ダイナミックレンジ拡大画面において、通常領域とダイナミックレンジ拡張領域との間のノイズ感による境界線を見えにくくすることができる撮像装置及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の撮像装置は、光電変換手段によって生成された電気信号を蓄積する第１の蓄積手段と、前記第１の蓄積手段によって蓄積された電気信号量が所定レベルに達した後に蓄積を開始する第２の蓄積手段と、前記第１の蓄積手段および前記第２の蓄積手段によって蓄積された電気信号を読み出す読出手段とを有する画素が複数配置された撮像素子を備え、前記複数の画素は、前記所定レベルが異なる少なくとも２つ以上の画素群からなる画素領域を有することを特徴とする。
【００１１】
本発明の撮像装置の制御方法は、光電変換手段によって生成された電気信号を蓄積する第１の蓄積手段と、前記第１の蓄積手段によって蓄積された電気信号量が所定レベルに達した後に蓄積を開始する第２の蓄積手段と、前記第１の蓄積手段および前記第２の蓄積手段によって蓄積された電気信号を読み出す読出手段とを有する画素が複数配置された撮像素子を有する撮像装置の制御方法であって、前記所定レベルが異なる少なくとも２つ以上の画素群からなる画素領域を有する前記複数の画素それぞれから、前記読み出された電気信号を画像信号として出力する工程を有することを特徴とする。
【発明の効果】
【００１２】
本発明の請求項１に係る撮像装置によれば、複数の画素は、所定レベルが異なる少なくとも２つ以上の画素群からなる画素領域を有する。従って、ノイズ量の少ない入射光量の領域とノイズ量の多い入射光量の領域との間に、一部の画素のみノイズ量の多くなる入射光量の「緩衝領域」が存在することになる。これにより、ダイナミックレンジ拡大画面において、通常領域とダイナミックレンジ拡張領域との間のノイズ感による境界線を見えにくくすることができる。このように、画面上で、通常領域とダイナミックレンジ拡張領域との繋ぎ目が認識しづらく自然な画像が得られるように、ダイナミックレンジの拡大が可能となる。
【００１３】
請求項２に係る撮像装置によれば、後段の信号処理回路の処理の一部を省くことができる。請求項３に係る撮像装置によれば、信号処理手段において、種々の合成処理を行うことが可能となる。請求項４、５、６、７、８に係る撮像装置によれば、各画素を細かく割り振ることができ、通常領域およびダイナミックレンジ拡張領域間の繋ぎ目を判りにくくすることができる。請求項９に係る撮像装置によれば、第１の蓄積手段の蓄積容量を有効利用することができる。請求項１０に係る撮像装置によれば、撮像素子の回路構成を簡単化できる。請求項１１に係る撮像装置によれば、オーバーフロー領域を設けなくて済み、回路構成を簡単化できる。請求項１２に係る撮像装置によれば、信号の読み出し制御が簡単になる。
【発明を実施するための最良の形態】
【００１４】
本発明の撮像装置及びその制御方法の実施の形態について図面を参照しながら説明する。本実施形態の撮像装置は、静止画像や動画像を撮像、記録および再生可能な、ＣＭＯＳイメージセンサを用いた撮像装置に適用される。図１は実施の形態における撮像装置の構成を示すブロック図である。
【００１５】
撮像装置は、レンズおよび絞りからなる光学系２１、メカニカルシャッタ（メカシャッタと図示）２２、撮像素子２３、アナログ信号処理を行うＡＧＣ回路２４、およびアナログ信号をデジタル信号に変換するＡ／Ｄ変換器２５を有する。
【００１６】
また、撮像装置は、タイミング信号発生回路２６、駆動回路２７、デジタル信号処理回路２８、画像メモリ２９、画像記録媒体（記録媒体と図示）３０、記録回路３１および画像表示装置３２を有する。タイミング信号発生回路２６は、撮像素子２３、 ＡＧＣ回路２４およびＡ／Ｄ変換器２５を動作させるための信号を発生する。駆動回路２７は、光学系２１、メカニカルシャッタ２２および撮像素子２３を駆動する。デジタル信号処理回路２８は、撮影した画像データに必要な信号処理を行う。画像メモリ２９は、信号処理された画像データを記憶する。画像記録媒体３０は、撮像装置から取り外し可能である。記録回路３１は、信号処理された画像データを画像記録媒体３０に記録する。画像表示装置３２は、信号処理された画像データを表示する。
【００１７】
また、撮像装置は、表示回路３３、システム制御部３４、不揮発性メモリ（ＲＯＭ）３５、揮発性メモリ（ＲＡＭ）３６を有する。表示回路３３は、画像表示装置３２に画像を表示する。システム制御部３４は、撮像装置全体を制御する。ＲＯＭ３５には、システム制御部３４で実行される制御方法を記載したプログラム、プログラムを実行する際に使用されるパラメータやテーブル等の制御データ、およびキズアドレス等の補正データが記憶される。ＲＡＭ３６には、不揮発性メモリ３５に記憶されたプログラム、制御データおよび補正データが転送されて記憶される。ＲＡＭ３６は、システム制御部３４が撮像装置を制御する際に使用される。
【００１８】
上記構成を有する撮像装置の撮影動作について説明する。撮影動作に先立ち、撮像装置の電源投入時等のシステム制御部３４の動作開始時において、不揮発性メモリ３５から必要なプログラム、制御データおよび補正データを揮発性メモリ３６に転送して記憶しておくものとする。これらのプログラムやデータは、システム制御部３４が撮像装置を制御する際に使用される。また、必要に応じて、追加のプログラムやデータは不揮発性メモリ３５から揮発性メモリ３６に転送され、システム制御部３４は不揮発性メモリ３５内のデータを直接読み出して使用する。
【００１９】
まず、光学系２１は、システム制御部３４からの制御信号によって制御される駆動回路により駆動されると、絞りとレンズを調節し、適切な明るさに設定された被写体像を撮像素子２３に結像させる。
【００２０】
メカニカルシャッタ２２は、静止画撮影時においては、システム制御部３４からの制御信号によって制御される駆動回路により、必要な露光時間となるように撮像素子２３の動作に合わせて撮像素子２３を遮光するように、駆動される。このとき、撮像素子２３が電子シャッタ機能を有する場合、メカニカルシャッタ２２と併用して、必要な露光時間を確保してもよい。なお、動画撮影時および静止画撮影時、メカシャッタ２２を用いずに撮像素子２３の電子シャッタ機能のみで露光時間を制御するモードで、撮影を行う場合、撮影動作中、メカシャッタ２２を常に開いた状態に維持しておく。
【００２１】
撮像素子２３は、システム制御部３４により制御されるタイミング信号発生回路２６が発生する動作パルスを元にした駆動パルスで駆動され、被写体像を光電変換により電気信号に変換し、アナログ画像信号として出力する。本実施形態では、撮像素子２３はＣＭＯＳイメージセンサからなる。撮像素子（ＣＭＯＳイメージセンサ）２３から出力されたアナログ画像信号は、タイミング信号発生回路２６が発生する動作パルスにより、 ＡＧＣ回路２４でクロック同期性ノイズが除去された後、Ａ／Ｄ変換器２５でデジタル画像信号に変換される。ここで、タイミング信号発生回路２６は、システム制御部３４により制御される。
【００２２】
デジタル信号処理回路２８は、システム制御部３４により制御され、ダイナミックレンジ拡大画像生成処理を行うとともに、デジタル画像信号に対し、色変換、ホワイトバランス、ガンマ補正等の画像処理、解像度変換処理、画像圧縮処理等を行う。
【００２３】
画像メモリ２９は、信号処理中のデジタル画像信号を一時的に記憶したり、信号処理が行われたデジタル画像信号である画像データを記憶するために用いられる。
【００２４】
デジタル信号処理回路２８で信号処理が行われた画像データや、画像メモリ２９に記憶されている画像データは、記録回路３１において、画像記録媒体３０に適したデータに変換され、画像記録媒体３０に記録される。この画像記録媒体３０に適したデータとしては、例えば、階層構造を持つファイルシステムデータが挙げられる。また、これらの画像データは、デジタル信号処理回路２８で解像度変換処理が実行された後、表示回路３３において、画像表示装置３２に適した信号（例えば、ＮＴＳＣ方式のアナログ信号等）に変換され、画像表示装置３２に表示される。
【００２５】
ここで、デジタル信号処理回路２８は、システム制御部３４からの制御信号により、信号処理を行わずにデジタル画像信号をそのまま画像データとして、画像メモリ２９や記録回路３１に出力してもよい。
【００２６】
また、デジタル信号処理回路２８は、システム制御部３４から要求があった場合、信号処理の過程で生じたデジタル画像信号や画像データの情報をシステム制御部３４に出力する。デジタル画像信号や画像データの情報としては、例えば、画像の空間周波数、指定領域の平均値、圧縮画像のデータ量等の情報、あるいはそれらから抽出された情報が挙げられる。さらに、記録回路３１は、システム制御部３４から要求があった場合、画像記録媒体３０の種類や空き容量等の情報をシステム制御部３４に出力する。
【００２７】
つぎに、画像記録媒体３０に画像データが記録されている場合の再生動作について説明する。記録回路３１は、システム制御部３４からの制御信号により、画像記録媒体３０から画像データを読み出す。デジタル信号処理回路２８は、同じくシステム制御部３４からの制御信号により、画像データが圧縮画像であった場合、画像伸長処理を行い、画像メモリ２９に記憶する。画像メモリ２９に記憶されている画像データは、デジタル信号処理回路２８で解像度変換処理が実行された後、表示回路３３において、画像表示装置３２に適した信号に変換され、画像表示装置３２に表示される。
【００２８】
図２は撮像素子（ＣＭＯＳイメージセンサ）２３の概略的構成を示す図である。固体撮像素子であるＣＭＯＳイメージセンサ２３は、４つの画素を１行×４列の１次元マトリックス状に配置して構成される。各画素は、フォトダイオード５２、第１の転送ＭＯＳトランジスタ５６、リセットＭＯＳトランジスタ５７、第２の転送ＭＯＳトランジスタ５８、選択ＭＯＳトランジスタ６２およびソースフォロアＭＯＳトランジスタ６３を有する。なお、図中、４つの画素の構成要素を区別するために、対応する構成要素には、それぞれ添え字ａ、ｂ、ｃ、ｄが付されている。また、図２では、説明を簡単にするために、撮像素子には、複数配置される画素として、１行×４列の１次元マトリクス状に複数の画素が配置された。しかし、画素の配置およびその数は、これに限定されるものではなく、複数の画素を任意の行数×任意の列数からなる２次元マトリクス状に配置してもよい。
【００２９】
フォトダイオード５２は、第１の転送ＭＯＳトランジスタ５６を介して、ＦＤ領域（フローティングディフュージョン領域）５５に接続されている。ＦＤ領域５５は、リセットＭＯＳトランジスタ５７、ソースフォロアＭＯＳトランジスタ６３および第２の転送ＭＯＳトランジスタ５８と相互に接続されている。また、第２の転送ＭＯＳトランジスタ５８に隣接して横型オーバーフロー領域（ラテラルオーバーフロー領域）６０が形成されている。ソースフォロアＭＯＳトランジスタ６３は、選択ＭＯＳトランジスタ６２と相互に接続されており、ＦＤ領域５５に転送された電荷に基づく信号を増幅する。
【００３０】
第１の転送ＭＯＳトランジスタ５６、リセットＭＯＳトランジスタ５７、第２の転送ＭＯＳトランジスタ５８および選択ＭＯＳトランジスタ６２は、それぞれゲートに供給される制御信号（ゲート信号）によりオンまたはオフに制御される。なお、第１の転送ＭＯＳトランジスタ５６、リセットＭＯＳトランジスタ５７、第２の転送ＭＯＳトランジスタ５８および選択ＭＯＳトランジスタ６２は、ハイレベルのゲート信号がゲートに供給されると、オン（導通）状態となる。一方、ロウレベルのゲート信号がゲートに供給されると、これらのトランジスタはオフ（遮断）状態となる。
【００３１】
具体的に、第１の転送ＭＯＳトランジスタ５６のゲートには、制御信号ＴＸ１が供給され、第２の転送ＭＯＳトランジスタ５８には、制御信号ＴＸ２が供給される。また、選択ＭＯＳトランジスタ６２のゲートには、制御信号ＳＥＬが供給され、リセットＭＯＳトランジスタ５７のゲートには、制御信号ＰＲＥＳが供給される。
【００３２】
ここで、制御信号ＴＸ１は、フォトダイオード５２に蓄積された電荷をＦＤ領域５５に転送するための制御信号である。制御信号ＴＸ２は、フォトダイオード５２から溢れて横型オーバーフロー領域６０に蓄積された電荷をＦＤ領域５５に転送するための制御信号である。制御信号ＳＥＬは、画素を選択するための制御信号である。制御信号ＰＲＥＳは、ＦＤ領域５５の電位を電源電位ＶＤＤ（例えば＋５Ｖ）にリセットするための制御信号である。
【００３３】
また、本実施形態の固体撮像素子には、信号レベル保持容量Ｃｓと、リセットレベル（Ｎ）の信号を保持するリセットレベル保持容量Ｃｎとを有する行メモリ回路が設けられている。信号レベル保持容量Ｃｓは、ＦＤ領域５５に転送された電荷の信号レベル（Ｓ）とリセットレベル（Ｎ）とを加算したレベルの信号を保持する。本実施形態では、制御信号ＰＴＳに従って、信号レベル保持容量Ｃｓへの保持動作が行われ、制御信号ＰＴＮに従って、リセットレベル保持容量Ｃｎへの保持動作が行われる。
【００３４】
水平走査回路（ＨＳＲ）６４は、行メモリ回路で保持された１行分の信号レベル（Ｓ）とリセットレベル（Ｎ）とを転送するための回路である。差動アンプ６５は、信号レベル保持容量Ｃｓに保持された信号レベル（Ｓ）とリセットレベル（Ｎ）とが加算された信号と、リセットレベル保持容量Ｃｎに保持されたリセットレベル（Ｎ）の信号との差分信号を増幅し、出力信号ＯＵＴとして出力する。この差分信号は、信号レベル（Ｓ）の信号に相当する。
【００３５】
本実施形態の撮像装置の動作の一例について、図３のタイミングチャートを参照しながら、説明する。図３は撮像装置の動作手順を示すタイミングチャートである。
【００３６】
まず、時刻Ｔ１において、タイミング信号発生回路２６は、ハイレベルの制御信号ＳＥＬを、選択ＭＯＳトランジスタ６２ａ〜６２ｄのゲートに供給する。すると、選択ＭＯＳトランジスタ６２ａ〜６２ｄがオンになる。すなわち、選択ＭＯＳトランジスタ６２が前述したマトリクスの行単位で選択される。なお、本実施形態では、１行の１次元マトリクス状に画素が配置された場合を例に挙げて説明しているので、全ての選択ＭＯＳトランジスタ６２（６２ａ〜６２ｄ）が選択されることになる。
【００３７】
時刻Ｔ２において、タイミング信号発生回路２６は、ハイレベルの制御信号ＰＲＥＳを、全てのリセットＭＯＳトランジスタ５７ａ〜５７ｄに供給する。すると、リセットＭＯＳトランジスタ５７ａ〜５７ｄがオンになる。これにより、ＦＤ領域５５ａ〜５５ｄの電位が電源電位ＶＤＤにリセットされる。
【００３８】
時刻Ｔ３において、タイミング信号発生回路２６は、ロウレベルの制御信号ＰＲＥＳを、全てのリセットＭＯＳトランジスタ５７ａ〜５７ｄに供給し、リセットＭＯＳトランジスタ５７ａ〜５７ｄをオフにする。これにより、ＦＤ領域５５ａ〜５５ｄのリセット動作が終了する。
【００３９】
時刻Ｔ４において、タイミング信号発生回路２６は、ハイレベルの制御信号ＰＴＮを、前述した行メモリ回路に供給する。すると、選択ＭＯＳトランジスタ６２ａ〜６２ｄとリセットレベル保持容量Ｃｎとの間に設けられたＭＯＳトランジスタ７２ａ〜７２ｄがオンになる。そして、リセット動作により得られたリセットレベル（Ｎ）の信号が、ソースフォロアＭＯＳトランジスタ６３ａ〜６３ｄおよび選択ＭＯＳトランジスタ６２ａ〜６２ｄを介して、リセットレベル保持容量Ｃｎに伝達され、保持される。
【００４０】
時刻Ｔ５において、タイミング信号発生回路２６は、ロウレベルの制御信号ＰＴＮを、前述した行メモリ回路に供給し、選択ＭＯＳトランジスタ６２ａ〜６２ｄとリセットレベル保持容量Ｃｎとの間に設けられたＭＯＳトランジスタ７２ａ〜７２ｄをオフにする。これにより、リセットレベル（Ｎ）の信号をリセットレベル保持容量Ｃｎに保持させるための動作が終了する。
【００４１】
時刻Ｔ６において、タイミング信号発生回路２６は、ハイレベルの制御信号ＴＸ１を第１の転送ＭＯＳトランジスタ５６ａ〜５６ｄに供給する。すると、第１の転送ＭＯＳトランジスタ５６ａ〜５６ｄがオンになる。これにより、フォトダイオード５２ａ〜５２ｄに蓄積された電荷がＦＤ領域５５ａ〜５５ｄに転送される。
【００４２】
時刻Ｔ７において、タイミング信号発生回路２６は、ロウレベルの制御信号ＴＸ１を第１の転送ＭＯＳトランジスタ５６ａ〜５６ｄに供給し、第１の転送ＭＯＳトランジスタ５６ａ〜５６ｄをオフにする。これにより、フォトダイオード５２ａ〜５２ｄに蓄積された電荷の転送動作が終了する。
【００４３】
時刻Ｔ８において、タイミング信号発生回路２６は、ハイレベルの制御信号ＴＸ２を第２の転送ＭＯＳトランジスタ５８ａ〜５８ｄに供給する。すると、第２の転送ＭＯＳトランジスタ５８ａ〜５８ｄがオンになる。これにより、フォトダイオード５２ａ〜５２ｄから溢れて横型オーバーフロー領域６０ａ〜６０ｄに蓄積された電荷が、ＦＤ領域５５ａ〜５５ｄに転送される。
【００４４】
時刻Ｔ９において、タイミング信号発生回路２６は、ロウレベルの制御信号ＴＸ２を第２の転送ＭＯＳトランジスタ５８ａ〜５８ｄに供給し、第２の転送ＭＯＳトランジスタ５８ａ〜５８ｄをオフにする。これにより、フォトダイオード５２ａ〜５２ｄから溢れた電荷の転送動作が終了する。
【００４５】
時刻Ｔ１０において、タイミング信号発生回路２６は、ハイレベルの制御信号ＰＴＳを、前述した行メモリ回路に供給する。すると、選択ＭＯＳトランジスタ６２ａ〜６２ｄと信号レベル保持容量Ｃｓとの間に設けられたＭＯＳトランジスタ７１ａ〜７１ｄがオンになる。ＦＤ領域５５ａ〜５５ｄに転送された電荷に基づく信号（信号レベル（Ｓ）とリセットレベル（Ｎ）とが加算された信号）が、信号レベル保持容量Ｃｓに伝達され、保持される。
【００４６】
時刻Ｔ１１において、タイミング信号発生回路２６は、ロウレベルの制御信号ＰＴＳを前述した行メモリ回路に供給し、選択ＭＯＳトランジスタ６２ａ〜６２ｄと信号レベル保持容量Ｃｓとの間に設けられたＭＯＳトランジスタ７１ａ〜７１ｄをオフにする。これにより、ＦＤ領域５５ａ〜５５ｄに転送された電荷に基づく信号を信号レベル保持容量Ｃｓに保持させるための動作が終了する。
【００４７】
時刻Ｔ１２において、タイミング信号発生回路２６は、ハイレベルの制御信号ＰＲＥＳをリセットＭＯＳトランジスタ５７ａ〜５７ｄに供給すると共に、ハイレベルの制御信号ＴＸ２を第２の転送ＭＯＳトランジスタ５８ａ〜５８ｄに供給する。これにより、リセットＭＯＳトランジスタ５７ａ〜５７ｄがオンになり、ＦＤ領域５５ａ〜５５ｄおよび横型オーバーフロー領域６０ａ〜６０ｄが電源電位ＶＤＤにリセットされる。
【００４８】
時刻Ｔ１３において、タイミング信号発生回路２６は、ロウレベルの制御信号ＰＲＥＳをリセットＭＯＳトランジスタ５７ａ〜５７ｄに供給すると共に、ロウレベルの制御信号ＴＸ２を第２の転送ＭＯＳトランジスタ５８ａ〜５８ｄに供給する。すると、リセットＭＯＳトランジスタ５７ａ〜５７ｄと第２の転送ＭＯＳトランジスタ５８ａ〜５８ｄとがオフになる。これにより、ＦＤ領域５５ａ〜５５ｄと横型オーバーフロー領域６０ａ〜６０ｄのリセット動作が終了する。なお、このリセット動作は、次回の読み出し動作を適切に行うための動作である。
【００４９】
時刻Ｔ１４において、タイミング信号発生回路２６は、ロウレベルの制御信号ＳＥＬを、選択ＭＯＳトランジスタ６２ａ〜６２ｄのゲートに供給する。すると、選択ＭＯＳトランジスタ６２ａ〜６２ｄがオフになり、選択ＭＯＳトランジスタ６２の選択動作が終了する。
【００５０】
時刻Ｔ１５において、タイミング信号発生回路２６は、ハイレベルの制御信号Ｂ１を前述した行メモリ回路に供給する。すると、図２の上側の信号レベル保持容量Ｃｓと差動アンプ６５ａの正側入力端子（＋）との間に設けられたＭＯＳトランジスタ７３ａがオンになる。同様に、図２の下側の信号レベル保持容量Ｃｓと差動アンプ６５ｂの正側入力端子（＋）との間に設けられたＭＯＳトランジスタ７３ｃがオンになる。さらに、図２の上側のリセットレベル保持容量Ｃｎと差動アンプ６５ａの負側入力端子（−）との間に設けられたＭＯＳトランジスタ７４ａがオンになる。同様に、図２の下側のリセットレベル保持容量Ｃｎと差動アンプ６５ｂの負側入力端子（−）との間に設けられたＭＯＳトランジスタ７４ｃがオンになる。これにより、差動アンプ６５ａ、６５ｂの正側入力端子（＋）側には、信号レベル（Ｓ）とリセットレベル（Ｎ）とが加算された信号が入力される。また、差動アンプ６５ａ、６５ｂの負側入力端子（−）側には、リセットレベル（Ｎ）の信号が入力される。
【００５１】
時刻Ｔ１６において、タイミング信号発生回路２６は、ロウレベルの制御信号Ｂ１を前述した行メモリ回路に供給する。すると、図２の上側の信号レベル保持容量Ｃｓと差動アンプ６５ａの正側入力端子（＋）との間に設けられたＭＯＳトランジスタ７３ａがオフになる。同様に、図２の下側の信号レベル保持容量Ｃｓと差動アンプ６５ｂの正側入力端子（＋）との間に設けられたＭＯＳトランジスタ７３ｃがオフになる。さらに、図２の上側のリセットレベル保持容量Ｃｎと差動アンプ６５ａの負側入力端子（−）との間に設けられたＭＯＳトランジスタ７４ａがオフになる。同様に、図２の下側のリセットレベル保持容量Ｃｎと差動アンプ６５ｂの負側入力端子（−）との間に設けられたＭＯＳトランジスタ７４ｃがオフになる。これにより、１列目および２列目の画素における読み出し動作が終了する。
【００５２】
時刻Ｔ１７において、タイミング信号発生回路２６は、ハイレベルの制御信号ＰＨＲＥＳを供給する。すると、差動アンプ６５ａは、１列目の画素における信号レベル（Ｓ）の信号ＯＵＴ１を出力し、差動アンプ６５ｂは、２列目の画素における信号レベル（Ｓ）の信号ＯＵＴ２を出力する。
【００５３】
時刻Ｔ１８において、タイミング信号発生回路２６は、ロウレベルの制御信号ＰＨＲＥＳを供給すると、１列目および２列目の画素における信号の出力動作が終了する。
【００５４】
時刻Ｔ１９〜Ｔ２２において、時刻Ｔ１５〜Ｔ１８と同様の動作、つまり３列目および４列目の画素における信号の出力動作が行われる。これにより、信号を読み出して出力する動作が全ての画素で行われたことになる。なお、時刻Ｔ１５〜Ｔ１８の動作および時刻Ｔ１９〜Ｔ２２の動作は、請求項に記載の読出手段に相当する。
【００５５】
このように、本実施形態の撮像装置は、横型オーバーフロー領域６０ａ〜６０ｄに溢れた電荷と、フォトダイオード５２ａ〜５２ｄに蓄積された電荷とを、ＦＤ領域５５ａ〜５５ｄに転送する。そして、撮像装置は、これらの電荷に基づく信号を合わせて信号レベル保持容量Ｃｓに保持し、保持された電荷の信号を読み出すことにより、撮像装置のダイナミックレンジを拡大するように動作する。
【００５６】
また、本実施形態の撮像素子は、フォトダイオードに蓄積される信号が飽和に達し、フォトダイオードから溢れ出る際の入射光量のレベルが異なる２つの画素群からなる画素領域を有する。２つの画素領域として、例えば、１列目の画素と３列目の画素である第１の種類の画素群からなる第１の画素領域、および２列目の画素と４列目の画素である第２の種類の画素群からなる第２の画素領域が挙げられる。
【００５７】
つぎに、上記第１の種類の画素および第２の種類の画素における、入射光量に対する出力信号の推移について説明する。図４は撮像装置における入射光量に対する出力信号量の推移を示すグラフである。同図（ａ）のグラフは第１の種類の画素における入射光量に対する出力信号量を表す。このグラフでは、フォトダイオード（以下、ＰＤと表す）に蓄積される信号の電荷（電気信号量）は、入射光量がレベルＥ１に達したところで飽和し、それ以上の光が入射しても、ＰＤに蓄積される光信号の電荷は一定のままである。一方、オーバーフロー領域(以下、ＯＦＤと表す)に蓄積される光信号の電荷は、入射光量がレベルＥ１に達した後、ＰＤから溢れ出た光信号の電荷がそのままＯＦＤ（第２の蓄積手段に相当）に蓄積されるため、レベルＥ１からの入射光量に比例して増加していく。
【００５８】
ここで、ＯＦＤに蓄積される光信号電荷量の入射光量に対する増加の傾きは、ＰＤで溢れた電荷が全てＯＦＤで蓄積されるのであれば、ＰＤに蓄積される光信号電荷量の入射光量に対する増加の傾きと同じになる。また、ＰＤで溢れた電荷の一部だけがＯＦＤで蓄積されるのであれば、ＯＦＤで蓄積される電荷の割合に応じた傾きになる。
【００５９】
同図（ｂ）のグラフは、第２の種類の画素における入射光量に対する出力信号量を表す。第２の種類の画素における入射光量に対するＰＤ、ＯＦＤそれぞれの光信号電荷量の推移は、同図（ａ）で説明した第１の種類の画素における推移と同じである。ただし、本実施形態の撮像装置では、ＰＤが飽和する所定レベルを、第１の種類の画素と第２の種類の画素とで異なる値にしているため、ＰＤが飽和に達する入射光量は、レベルＥ１とは異なる値であるレベルＥ２となっている（Ｅ１＜Ｅ２）。
【００６０】
同図（ｃ）のグラフは、第１および第２の種類の画素における入射光量に対するＰＤ信号とＯＦＤ信号を加算した出力信号量の推移を表す。このグラフから分かるように、入射光量がレベルＥ１からＥ２の間にある場合、第１の種類の画素からの信号は、ＰＤが既に飽和しているので、「ダイナミック拡大モード」の出力信号となっている。一方、第２の種類の画素からの信号は、未だＰＤが飽和していないので、「通常モード」の出力信号となっている。
【００６１】
本実施形態の撮像装置において発生するノイズの種類として、ＰＤ飽和前の「通常領域」では、読み出し回路系などで発生するような「入射光量によらず一定のノイズ」と、光ショットノイズのような「入射光量とともに増加するノイズ」がある。これらのノイズに加え、「ダイナミックレンジ拡張領域」では、ＰＤからＯＦＤに溢れ出る信号電荷量のばらつきなどに起因する「ＰＤ溢れ時に発生するノイズ」などがある。
【００６２】
従って、「ダイナミックレンジ拡張領域」においては、「通常領域」よりもノイズ量が多くなる。従って、本実施形態の撮像装置においては、ノイズ量の少ない入射光量がレベルＥ１以下の領域と、ノイズ量の多い入射光量がレベルＥ２以下の領域との間に、一部の画素のみノイズ量の多い入射光量がレベルＥ１〜Ｅ２の「緩衝領域」が存在する。この緩衝領域が存在することにより、「通常領域」と「ダイナミックレンジ拡張領域」との間のノイズ感の違いによる「領域の繋ぎ目」を判りにくくすることができる。
【００６３】
このように、本実施形態の撮像装置では、複数の画素は、入射光量が飽和に達する際の所定レベル（ＰＤ飽和レベル）が異なる、少なくとも２つ以上の画素群からなる画素領域を有する。これにより、ダイナミックレンジ拡大画面において、通常領域とダイナミックレンジ拡張領域との間のノイズ感による境界線を見えにくくすることができる。このように、画面上で、通常領域とダイナミックレンジ拡張領域との繋ぎ目が認識しづらく自然な画像が得られるように、ダイナミックレンジの拡大が可能となる。
【００６４】
また、各画素からの出力信号には、ＰＤ、ＯＦＤそれぞれの光信号の電荷量が合成されているので、後段のデジタル信号処理回路の処理の一部を省くことができる。また、フォトダイオードの蓄積容量を有効利用することができ、撮像素子の回路構成を簡単化できる。また、ＯＦＤを用いることで、信号の読み出し制御が簡単になる。
【００６５】
なお、本発明は、上記実施形態の構成に限られるものではなく、特許請求の範囲で示した機能、または本実施形態の構成が持つ機能が達成できる構成であればどのようなものであっても適用可能である。
【００６６】
例えば、図４で説明した「第１の種類の画素」からなる画素領域と、「第２の種類の画素」からなる画素領域とを、撮像素子に配置された複数の画素に割り振る割り振り方としては、様々な組み合わせが考えられる。ただし、画素領域間の繋ぎ目を見えにくくするという目的を考えると、より細かく割り振ることが望ましい。
【００６７】
具体的に、マトリクス状に配置された複数の画素のうち、偶数行の画素を「第１の種類の画素」とし、奇数行の画素を「第２の種類の画素」として、一行置きに画素を配置する割り振り方が考えられる。あるいは、同様に、偶数列と奇数列とで画素の種類を変えて一列置きに画素を配置する割り振り方も考えられる。また、ベイヤー配列等で各画素毎に色が割り振られている場合、行単位や列単位に、あるいは対応する色毎（色単位）に画素の種類を割り振る割り振り方も考えられる。さらには、任意の偶数行×偶数列からなるブロック単位で割り振るようにしてもよい。このように、各画素を細かく割り振ることができ、通常領域およびダイナミックレンジ拡張領域間の繋ぎ目を判りにくくすることができる。
【００６８】
なお、本実施形態においては、ＰＤ飽和レベルを異ならせる画素の種類を２種類としたが、本発明はこれに限定されず、３種類以上とすることも可能である。このように、画素の種類を増やすことで、「通常領域」と「ダイナミックレンジ拡張領域」の繋ぎ目をより一層判りにくくすることが可能である。
【００６９】
また、上記実施形態では、撮像素子は、通常領域のアナログ信号とダイナミックレンジ拡張領域のアナログ信号を合成し、その合成信号を出力する構成であった。これに対し、デジタル信号処理回路が、通常領域のデジタル信号とダイナミックレンジ拡張領域のデジタル信号を合成してダイナミックレンジ拡大画像を生成するようにしてもかまわない。
【００７０】
具体的に、上記実施形態では、撮像素子は、フォトダイオードに蓄積された電荷と、フォトダイオードから溢れ、横型オーバーフロー領域で蓄積された電荷を、ＦＤ領域で合わせた後に信号レベル保持容量に保持して読み出す構成を有していた。これに対し、前記別の実施形態では、撮像装置は、フォトダイオードに蓄積された電荷に相当する信号と、横型オーバーフロー領域で蓄積された電荷に相当する信号を別々に読み出し、撮像素子の外部にある回路で信号を合成する構成を有してもよい。撮像素子の外部にある回路としては、デジタル信号処理回路などが挙げられる。これにより、デジタル信号処理回路において、種々の合成処理を行うことが可能となる。
【００７１】
また、上記実施形態の撮像素子は、フォトダイオードから溢れた電荷を蓄積するために、横型オーバーフロー領域を有する構成を有していたが、本発明はこれに限定されない。例えば、撮像素子は、横型オーバーフロー領域を持たずに、フォトダイオードから溢れた電荷を直接ＦＤ領域に蓄積する構成を有することも可能である。その際、信号の読み出し方法としては、フォトダイオードから溢れてＦＤ領域に蓄積された電荷と、フォトダイオードから転送された電荷とをそれぞれ別々に読み出し、撮像素子の外部で合成するようにしてもよい。また、ＦＤ領域において合わせた後に読み出すようにしてもよい。これにより、オーバーフロー領域を設けなくて済み、撮像素子の回路構成を簡単化できる。
【図面の簡単な説明】
【００７２】
【図１】実施の形態における撮像装置の構成を示すブロック図である。
【図２】撮像素子（ＣＭＯＳイメージセンサ）２３の概略的構成を示す図である。
【図３】撮像装置の動作手順を示すタイミングチャートである。
【図４】撮像装置における入射光量に対する出力信号量の推移を示すグラフである。
【符号の説明】
【００７３】
２３  撮像素子
２６  タイミング信号発生回路
５２  フォトダイオード
５５  フローティングディフュージョン領域（ＦＤ領域）
６０  横型オーバーフロー領域
６２  選択ＭＯＳトランジスタ
Ｃｓ  信号レベル保持容量
Ｃｎ  リセットレベル保持容量
【図１】
2009188819.tif 000003
【図２】
2009188819.tif 000004
【図３】
2009188819.tif 000005
【図４】
2009188819.tif 000006