(57)【要約】【課題】優れた高周波特性が得られる半導体装置を提供する。【解決手段】基板と、基板の主面に積層された絶縁層と、絶縁層に積層された高周波信号導通部とを有する積層体と、基板の主面の反対側の面が接合され積層体を支持する導電性を有する支持体と、直流信号に対しては支持体と外部回路との間を通過させ、交流信号に対しては支持体と外部回路との間を遮断して支持体の電位をフローティング状態にする素子とを備えている。【選択図】図１
2009117445.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板の主面に積層された絶縁層と、前記絶縁層に積層された高周波信号導通部とを有する積層体と、
前記基板の前記主面の反対側の面が接合され、前記積層体を支持する導電性を有する支持体と、
直流信号に対しては前記支持体と外部回路との間を通過させ、交流信号に対しては前記支持体と前記外部回路との間を遮断して前記支持体の電位をフローティング状態にする素子と、
を備えたことを特徴とする半導体装置。
【請求項２】
基板と、前記基板の主面に積層された絶縁層と、前記絶縁層に積層された高周波信号導通部とを有する積層体における前記基板の前記主面の反対側の面を絶縁性の支持体に接合させて前記積層体を前記支持体に支持させることで、前記基板の電位がフローティング状態とされたことを特徴とする半導体装置。
【請求項３】
基板と、前記基板に積層された絶縁層と、前記絶縁層に積層された高周波信号導通部とを有する積層体における前記高周波信号導通部を配線基板の配線に接合させて前記積層体を前記配線基板に支持させることで、前記基板の電位がフローティング状態とされたことを特徴とする半導体装置。
【請求項４】
前記高周波信号導通部は、前記絶縁層に積層された半導体層を含むことを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
前記半導体層に高周波スイッチング素子が形成されていることを特徴とする請求項４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
近年、携帯電話や無線ＬＡＮ（Local Area Network）などに代表されるモバイルコミュニケーション市場が急速に発展しており、無線通信機器に搭載される送受切り替えスイッチに対する小型化、高性能化、多機能化が強く要求されている。そのため、送受切り替えスイッチに用いられるスイッチング素子として、小型化、多機能化が容易に可能であるＦＥＴ（Field Effect Transistor）が注目されている。
【０００３】
現在、高周波スイッチ回路におけるスイッチング素子として用いられるＦＥＴとしてはＧａＡｓ基板を用いたものが主流である。これは、ＧａＡｓ基板は、シリコン基板と比較して、半絶縁性のものを容易に得られ寄生容量が小さくでき、また移動度が高いためにオン抵抗が小さく、そのため高周波スイッチ特性として求められる小さい挿入損失、大きい遮断特性が得られるためである。しかし、ＧａＡｓ基板はコストが高いという欠点がある。
【０００４】
そこで、低コスト化のためにＳＯＩ（Silicon On Insulator）構造のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）を用いることが検討されている（例えば特許文献１）。また、ＳＯＩデバイスを用いた高周波スイッチが発表されている(例えば非特許文献１)。
【特許文献１】特開２０００−２９４７８６号公報
【非特許文献１】C. Tinella, et. al. ,“0.13/spl mu/m CMOS SOI SP6T antenna switch for multi-standard handsets”, Silicon Monolithic Integrated Circuits in RF Systems, 2006. Digest of Papers. 2006 Topical Meeting on 18-20 Jan. 2006 Page(s):4 pp. Digital Object Identifier 10.1109/SMIC.2005.1587904.IEEE
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、優れた高周波特性が得られる半導体装置を提供する。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、基板と、前記基板の主面に積層された絶縁層と、前記絶縁層に積層された高周波信号導通部とを有する積層体と、前記基板の前記主面の反対側の面が接合され、前記積層体を支持する導電性を有する支持体と、直流信号に対しては前記支持体と外部回路との間を通過させ、交流信号に対しては前記支持体と前記外部回路との間を遮断して前記支持体の電位をフローティング状態にする素子と、を備えたことを特徴とする半導体装置が提供される。
【０００７】
また、本発明の他の一態様によれば、基板と、前記基板の主面に積層された絶縁層と、前記絶縁層に積層された高周波信号導通部とを有する積層体における前記基板の前記主面の反対側の面を絶縁性の支持体に接合させて前記積層体を前記支持体に支持させることで、前記基板の電位がフローティング状態とされたことを特徴とする半導体装置が提供される。
【０００８】
また、本発明のさらに他の一態様によれば、基板と、前記基板に積層された絶縁層と、前記絶縁層に積層された高周波信号導通部とを有する積層体における前記基板の前記高周波信号導通部を配線基板の配線に接合させて前記積層体を前記配線基板に支持させることで、前記基板の電位がフローティング状態とされたことを特徴とする半導体装置が提供される。
【発明の効果】
【０００９】
本発明によれば、優れた高周波特性が得られる半導体装置が提供される。
【発明を実施するための最良の形態】
【００１０】
ＳＯＩ（Silicon On Insulator）構造を有するＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）は、通常のＭＯＳＦＥＴよりも低寄生容量であるので、高周波動作における信号伝達損失の低減が可能である。さらに、ＳＯＩ構造を有するＭＯＳＦＥＴは、動作素子領域（シリコン層）が絶縁層によって基板に対して完全に分離された構造であるので、高い抵抗を有するシリコン等を基板として用いることで、受動素子を含め、優れた高周波特性（挿入損失及び遮断特性）を実現可能である。
【００１１】
以下に、図面を参照し、本発明の実施形態について具体的に説明する。なお、各図面中同一の要素については同じ符号を付している。
【００１２】
［第１の実施形態］
図１は、本発明の第１の実施形態に係る半導体装置の構成を示す模式図である。  
図２は、図１における半導体装置１０を抽出して示す模式斜視図である。
【００１３】
本実施形態に係る半導体装置は、半導体装置１０と、この半導体装置１０とは別の部品として構成された、もしくは同じ基板１に形成された素子７とを備える。
【００１４】
半導体装置１０は、基板１と絶縁層２と半導体層３との積層構造、ずなわちＳＯＩ構造を有する例えばチップ状の積層体（半導体チップ）と、これを支持する支持体としての例えばリードフレーム６を有する。
【００１５】
上記積層体（半導体チップ）は、基板１と、この基板１の主面上に設けられた絶縁層２と、絶縁層２における基板１との界面の反対側の表面上に設けられた半導体層３と、半導体層３の表面に選択的に設けられた入出力電極４とを有する。
【００１６】
入出力電極４は導電性のワイヤやバンプ等を介して外部回路に接続され、入出力電極４には高周波信号が導通する。例えばシリコン層などの半導体層３には、入出力電極４に接続され高周波信号のスイッチング機能を有する例えばＭＯＳＦＥＴ等の高周波スイッチング素子が形成され、本実施形態においてはその高周波スイッチング素子と入出力電極４が高周波信号導通部を構成する。
【００１７】
基板１としては、良好な素子高周波特性を得るため、例えば比抵抗１（ｋΩ・ｃｍ）の高抵抗シリコン基板が用いられる。その他、基板１としては、サファイア、ＳｉＣ、ダイヤモンド等を用いてもよい。絶縁層２としては、例えばＢＯＸ（Buried Oxide）構造の酸化シリコンを用いることができる。
【００１８】
基板１の主面の反対側の面は、例えば銀（Ａｇ）ペースト等の導電性接着剤５によって、導電性を有するリードフレーム６に接合されている。基板１は、配線、素子、グランド等には接続されずリードフレーム６とのみ電気的に接続されている。なお、導電性接着剤５は、銀（Ａｇ）ペーストに限らず、基板１をリードフレーム６に対して導通させた状態で接合できるものであればその種類を問わない。
【００１９】
リードフレーム６は、素子７を介して、外部回路（グランドや電源８）に接続可能となっている。この素子７は、直流信号に対してはリードフレーム６と外部回路（グランドや電源８）との間を通過させ、交流信号に対してはリードフレーム６と外部回路（グランドや電源８）との間を遮断してリードフレーム６の電位をフローティング状態にする機能を有し、例えば、リードフレーム６と外部回路（グランドや電源８）との間に直列に接続されたコイルや、交流信号の所望の周波数帯を通過させないフィルタなどである。素子７は、半導体装置１０とは別個に構成して半導体装置１０に対して外付けしてもよいし、半導体装置１０の製造工程において基板１上に金属配線の引き回しによって形成したコイルであってもよい。
【００２０】
一般に、ＳＯＩ構造において基板１と絶縁層２との界面に、絶縁層２中に存在する固定電荷によってキャリアが発生する。このとき、入出力電極４に高周波信号が導通されると、リードフレーム６との電位差変化に基づいて上記界面のキャリアが移動し、空乏層幅が変化する。この空乏層幅の変化は容量の変化を引き起こし、これにより、基板１のインピーダンスが変化し、高調波成分（２次高調波、３次高調波）が発生する問題がある。
【００２１】
しかし、本実施形態では、リードフレーム６に接続された素子７が交流信号に対してはリードフレーム６と外部回路（グランドや電源８）との間を遮断し、リードフレーム６及びこれに導通した状態で接合された基板１の裏面の電位を交流信号に対してフローティング状態とする。これにより、高周波信号導通部（入出力電極４及び半導体層３に形成された高周波スイッチング素子）と、基板１の裏面（主面の反対面）との間の電位差変化が抑制され、基板１のインピーダンスを一定に保つことが可能となり、この結果、高調波成分を低減して良好な高周波信号特性が得られる。
【００２２】
素子７は、直流信号に対してはリードフレーム６と外部回路（グランドや電源８）との間を通過させるため、高周波信号導通部（入出力電極４及び半導体層３に形成された高周波スイッチング素子）の電位の基準をグランドまたは所定の電位にすることで、スイッチング素子を構成するＭＯＳＦＥＴの閾値電圧や耐圧特性などを安定させることができる。
【００２３】
また、絶縁層２の上に半導体層３が設けられず、図３に示すように、絶縁層２の上に直接、高周波信号が導通する配線９を高周波導通部として設けた構造に対しても、前述した素子７を設けることで、リードフレーム６及びこれに導通した状態で接合された基板１の裏面の電位を交流信号に対してフローティング状態とし、配線９と基板１の裏面との間の電位差変化が抑制され、基板１のインピーダンスを一定に保つことが可能となり、この結果、高調波成分を低減して良好な高周波信号特性が得られる。なおかつ、直流信号はリードフレーム６と外部回路（グランドや電源８）との間を導通するため、配線９の電位の基準をグランドまたは所定の電位にして電気的特性を安定させることができる。
【００２４】
［第２の実施形態］
図４は、本発明の第２の実施形態に係る半導体装置の模式断面図である。
【００２５】
本実施形態に係る半導体装置は、基板１と絶縁層２と半導体層３との積層構造、ずなわちＳＯＩ構造を有する例えばチップ状の積層体（半導体チップ）と、これを支持する支持体としての例えばセラミック基板などの絶縁基板１１を有する。
【００２６】
積層体（半導体チップ）は、上記第１の実施形態と同様、基板１と、この基板１の主面上に設けられた絶縁層２と、絶縁層２における基板１との界面の反対側の表面上に設けられた半導体層３と、半導体層３の表面に選択的に設けられた入出力電極４とを有する。
【００２７】
入出力電極４は導電性のワイヤやバンプ等を介して外部回路に接続され、入出力電極４には高周波信号が導通する。例えばシリコン層などの半導体層３には、入出力電極４に接続され高周波信号のスイッチング機能を有する例えばＭＯＳＦＥＴ等の高周波スイッチング素子が形成され、本実施形態においてはその高周波スイッチング素子と入出力電極４が高周波信号導通部を構成する。
【００２８】
基板１としては、良好な素子高周波特性を得るため、例えば比抵抗１（ｋΩ・ｃｍ）の高抵抗シリコン基板が用いられる。その他、基板１としては、サファイア、ＳｉＣ、ダイヤモンド等を用いてもよい。絶縁層２としては、例えばＢＯＸ（Buried Oxide）構造の酸化シリコンを用いることができる。
【００２９】
基板１の主面の反対側の面は、例えばアルミナ（Ａｌ２Ｏ３）等の絶縁性接着剤１２によって絶縁基板１１に接合されている。なお、絶縁性接着剤１２は、アルミナに限らず、基板１を絶縁基板１１に対して電気的に絶縁した状態で接合できるものであればその種類を問わない。
【００３０】
基板１は絶縁基板１１とは電気的に接続されていない。また、基板１及び絶縁基板１１は、配線、素子、グランド等の電気要素にも接続されていない。したがって、基板１の裏面（主面の反対面）の電位はフローティング状態とされている。
【００３１】
したがって、高周波信号導通部（入出力電極４及び半導体層３に形成された高周波スイッチング素子）と、基板１の裏面との間の電位差変化が抑制され、基板１のインピーダンスを一定に保つことが可能となり、この結果、高調波成分を低減して良好な高周波信号特性が得られる。
【００３２】
［第３の実施形態］
図５は、本発明の第３の実施形態に係る半導体装置の模式断面図である。
【００３３】
本実施形態に係る半導体装置は、基板１と絶縁層２と半導体層３との積層構造、ずなわちＳＯＩ構造を有する例えばチップ状の積層体（半導体チップ）と、これを支持する配線基板２０を有する。
【００３４】
配線基板２０は、絶縁基板１５と、この少なくとも一方の表面に形成された配線１６を有する。配線基板２０において、配線が絶縁基板１５の両面や内層部分にも形成された多層配線構造であってもよい。配線基板２０に支持される積層体（半導体チップ）は、上記第１、第２の実施形態と同様に構成されるが、本実施形態では配線基板２０に対してフリップチップ実装されている。
【００３５】
すなわち、入出力電極４は導電性のバンプ１７を介して配線基板２０の配線１６に接続されて外部回路と接続可能となっている。バンプ１７を介した入出力電極４と配線１６との接合部は絶縁性を有する樹脂材１８によって覆われて保護されている。
【００３６】
基板１は、配線基板２０には接続されず、その他の配線、素子、グランド等の電気要素にも接続されていない。したがって、基板１の裏面（主面の反対面）の電位はフローティング状態とされている。
【００３７】
したがって、高周波信号導通部（入出力電極４及び半導体層３に形成された高周波スイッチング素子）と、基板１の裏面との間の電位差変化が抑制され、基板１のインピーダンスを一定に保つことが可能となり、この結果、高調波成分を低減して良好な高周波信号特性が得られる。
【００３８】
［第４の実施形態］
図６は、本発明の第４の実施形態に係る半導体装置を用いた回路の構成を示す回路図である。図６に示す回路は、ＭＯＳＦＥＴをスイッチング素子Ｔｒとして用いた、ＳＰＤＴ（Single-Pole Double-Throw）スイッチ回路である。
【００３９】
この回路は、例えば３つの端子５１、５２、５３を有し、これら端子５１、５２、５３を介して高周波信号が入出力される。
【００４０】
端子５１と端子５２との間には、第１の半導体装置６１が接続されている。第１の半導体装置６１は複数個のスイッチング素子（ＭＯＳＦＥＴ）Ｔｒを有し、各スイッチング素子Ｔｒのゲートは抵抗Ｒｇを介してコントロール回路５４に接続されている。コントロール回路５４からの制御信号により、各スイッチング素子Ｔｒのオン／オフを制御することで、端子５１と端子５２との間の高周波信号の導通／遮断を切り替える。
【００４１】
同様に、端子５３と端子５２との間には、第２の半導体装置６２が接続されている。第２の半導体装置６２は複数個のスイッチング素子（ＭＯＳＦＥＴ）Ｔｒを有し、各スイッチング素子Ｔｒのゲートは抵抗Ｒｇを介してコントロール回路５５に接続されている。コントロール回路５５からの制御信号により、各スイッチング素子Ｔｒのオン／オフを制御することで、端子５３と端子５２との間の高周波信号の導通／遮断を切り替える。
【００４２】
ここで、第１の半導体装置６１、第２の半導体装置６２は、前述した各実施形態におけるＳＯＩ構造を有する半導体装置に対応し、スイッチング素子Ｔｒは上記半導体層３に形成されたスイッチング素子（ＭＯＳＦＥＴ）に対応する。
【００４３】
この回路は例えば携帯電話機等の移動体通信機器における送受信に用いられ、端子５１、５２、５３には３００（ＭＨｚ）以上の周波数、２０（ｄＢｍ）以上のパワーの高周波信号が入出力する。
【００４４】
端子５２をアンテナ端子、端子５１を送信端子、端子５３を受信端子とした場合、第１の半導体装置６１がオン、第２の半導体装置６２がオフになることにより端子５１と端子５２間が導通し、端子５３と端子５２間が遮断される送信モードとなり、第２の半導体装置６２がオン、第１の半導体装置６１がオフになることにより端子５３と端子５２間が導通し、端子５１と端子５２間が遮断される受信モードとなる。第１の半導体装置６１と第２の半導体装置６２のオン／オフを制御することで、送信モードと受信モードが交互に繰り返される。
【００４５】
この回路において、第１の半導体装置６１および第２の半導体装置６２における基板裏面の電位は前述した実施形態で説明したようにフローティング状態とされているため、高周波信号導通部（スイッチング素子Ｔｒ）と、基板裏面との間の電位差変化が抑制され、基板のインピーダンスを一定に保つことが可能となり、この結果、高調波成分を低減して良好な高周波信号特性が得られる。
【００４６】
なお、本発明は図６に示す回路に限らず、他の高周波回路に適用可能であり、また、前述した半導体層３に形成され、高周波信号導通部を構成する素子としては、トランジスタ、サイリスタ、ダイオード等の能動素子、抵抗、インダクタ、コンデンサ等の受動素子、高周波スイッチや共振器等を構成するＭＥＭＳ（Micro Electro Mechanical Systems）などが挙げられる。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１の実施形態に係る半導体装置の構成を示す模式図。
【図２】図１における半導体装置１０を抽出して示す模式斜視図。
【図３】本発明の第１の実施形態に係る半導体装置の変形例を示す模式図。
【図４】本発明の第２の実施形態に係る半導体装置の模式断面図。
【図５】本発明の第３の実施形態に係る半導体装置の模式断面図。
【図６】本発明の第４の実施形態に係る半導体装置を用いた回路の構成を示す回路図。
【符号の説明】
【００４８】
１…基板、２…絶縁層、３…半導体層、４…入出力電極、５…導電性接着剤、６…支持体、１０…半導体装置、１１…支持体、１２…絶縁性接着剤、１５…絶縁基板、１６…配線、２０…配線基板
【図１】
2009117445.tif 000003
【図２】
2009117445.tif 000004
【図３】
2009117445.tif 000005
【図４】
2009117445.tif 000006
【図５】
2009117445.tif 000007
【図６】
2009117445.tif 000008