(57)【要約】【課題】ＧａＮ系ＦＥＴと同等の高耐圧特性を有し、かつオン抵抗の低いダイオードを実現すること。【解決手段】半導体装置１は、低耐圧特性を有するシリコンダイオード３と、高耐圧特性を有し、低損失で動作可能なＧａＮ系化合物半導体で形成されたＧａＮ系ＨＥＭＴ５とを備え、シリコンダイオード３のカソード側にＧａＮ系ＨＥＭＴ５のソース電極が接続され、シリコンダイオード３のアノード側にＧａＮ系ＨＥＭＴ５のゲート電極が接続されて構成される。【選択図】図１
2009182107.tif 000002
【特許請求の範囲】
【請求項１】
ソース電極、ドレイン電極およびゲート電極を有するＧａＮ系化合物半導体からなる電界効果トランジスタと、
前記Ｇａｎ系化合物半導体よりも小さいバンドギャップを有する半導体材料からなり、前記ソース電極に電気的に接続されたカソード電極と、前記ゲート電極に電気的に接続されたアノード電極とを有するダイオードと、
を備えることを特徴とする半導体装置。
【請求項２】
前記半導体材料は、シリコンであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
アノード電極およびカソード電極を有するダイオードが形成されたシリコン基板と、
前記シリコン基板の一方の面上に積層されたＧａＮ系化合物半導体層に形成され、ソース電極、ドレイン電極およびゲート電極を有する電界効果トランジスタと、
を備え、
前記カソード電極と前記ソース電極とが電気的に接続され、かつ前記アノード電極と前記ゲート電極とが電気的に接続されていることを特徴とする半導体装置。
【請求項４】
前記電界効果トランジスタは、ＧａＮ層と該ＧａＮ層上に積層されたＡｌＧａＮ層とを備えることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
前記ダイオードは、ｐｎ接合ダイオードであることを特徴とする請求項３または４に記載の半導体装置。
【請求項６】
前記ダイオードは、第１導電型のＳｉ層と、該第１導電型のＳｉ層上に形成された第２導電型のＳｉ層とを備えることを特徴とする請求項３〜５のいずれか１つに記載の半導体装置。
【請求項７】
前記ダイオードは、ショットキーバリアダイオードであることを特徴とする請求項３または４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高耐圧特性を有するダイオードを実現する半導体装置に関するものである。
【背景技術】
【０００２】
ＧａＮ，ＩｎＧａＮ，ＡｌＩｎＧａＮ等のＧａＮ系化合物半導体を用いて形成された電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）が種々提案されている。例えば、特許文献１には、ＧａＮ系ＦＥＴの一種である、ＧａＮ系化合物半導体で形成された高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が開示されている。ＧａＮ系化合物半導体で形成されたＧａＮ系ＦＥＴは、材料自体の特性から高い耐圧特性を有する。
【０００３】
【特許文献１】特開２００３−１７９０８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＧａＮ系化合物半導体を用いてダイオード構造が作製できれば、大電流・高耐圧で動作可能なダイオードが実現できる。しかしながら、ＧａＮ系化合物半導体では、ダイオード構造の作製が困難であった。
【０００５】
本発明は、上記に鑑みてなされたものであって、ＧａＮ系ＦＥＴと同等の高耐圧特性を有し、かつオン抵抗の低いダイオードを実現することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記した課題を解決し、目的を達成するため、本発明にかかる半導体装置は、ソース電極、ドレイン電極およびゲート電極を有するＧａＮ系化合物半導体からなる電界効果トランジスタと、前記Ｇａｎ系化合物半導体よりも小さいバンドギャップを有する半導体材料からなり、前記ソース電極に電気的に接続されたカソード電極と、前記ゲート電極に電気的に接続されたアノード電極とを有するダイオードと、を備えることを特徴とする。
【０００７】
また、本発明にかかる半導体装置は、上記の発明において、前記半導体材料は、シリコンであることを特徴とする。
【０００８】
また、本発明にかかる半導体装置は、アノード電極およびカソード電極を有するダイオードが形成されたシリコン基板と、前記シリコン基板の一方の面上に積層されたＧａＮ系化合物半導体層に形成され、ソース電極、ドレイン電極およびゲート電極を有する電界効果トランジスタと、を備え、前記カソード電極と前記ソース電極とが電気的に接続され、かつ前記アノード電極と前記ゲート電極とが電気的に接続されていることを特徴とする。
【０００９】
また、本発明にかかる半導体装置は、上記の発明において、前記電界効果トランジスタは、ＧａＮ層と該ＧａＮ層上に積層されたＡｌＧａＮ層とを備えることを特徴とする。
【００１０】
また、本発明にかかる半導体装置は、上記の発明において、前記ダイオードは、ｐｎ接合ダイオードであることを特徴とする。
【００１１】
また、本発明にかかる半導体装置は、上記の発明において、前記ダイオードは、第１導電型のＳｉ層と、該第１導電型のＳｉ層上に形成された第２導電型のＳｉ層とを備えることを特徴とする。
【００１２】
また、本発明にかかる半導体装置は、上記の発明において、前記ダイオードは、ショットキーバリアダイオードであることを特徴とする。
【発明の効果】
【００１３】
本発明の半導体装置によれば、ＧａＮ系化合物半導体からなる電界効果トランジスタと、このＧａＮ系化合物半導体よりも小さいバンドギャップを有する半導体材料からなるダイオードを用いているので、高耐圧特性を有し、かつオン抵抗の低いダイオードを実現することができる。
【発明を実施するための最良の形態】
【００１４】
以下、添付図面を参照して、本発明にかかる半導体装置の好適な実施の形態について詳細に説明する。なお、この実施の形態によって本発明が限定されるものではない。また、図面の記載において、同一部分には同一の符号を付している。
【００１５】
（実施の形態）
図１は、本実施の形態の半導体装置１の構成を示す回路図である。図１に示すように、本実施の形態の半導体装置１は、低耐圧特性を有するシリコンダイオード３と、高耐圧特性を有し、低損失で動作可能なＧａＮ系化合物半導体で形成されたＧａＮ系ＨＥＭＴ５とを備え、シリコンダイオード３のカソード側にＧａＮ系ＨＥＭＴ５のソース電極が接続され、シリコンダイオード３のアノード側にＧａＮ系ＨＥＭＴ５のゲート電極が接続されて構成される。
【００１６】
図２は、横軸を電圧（Ｖ）、縦軸を順方向電流（Ａ）として、半導体装置１の順方向特性Ｇ１１を示したグラフであり、半導体装置１の順方向特性とともに、シリコンダイオード単体の順方向特性Ｇ１３を示している。また、図３は、横軸を電圧（Ｖ）、縦軸をリーク電流（Ａ）として、半導体装置１の逆方向特性を示したグラフである。この半導体装置１によれば、耐圧特性では、ＧａＮ系ＨＥＭＴ５のオフ時と同等の高耐圧特性を有し、リーク電流の増加を抑制することができる。また、半導体装置１の順方向の抵抗は、シリコンダイオード３の抵抗とＧａＮ系ＨＥＭＴ５のオン抵抗との和になるため、シリコンダイオード単体よりも高くなるが、同程度の耐圧特性を有するシリコンダイオードよりも低いものが得られる。さらに、ＧａＮ系化合物半導体によって作製されたダイオードでは、バンドギャップが大きいため、閾値電圧が高くなるが、本実施の形態の半導体装置１では、順方向特性は、Ｇａｎ系化合物半導体よりも小さいバンドギャップを有するシリコンを用いて作製したシリコンダイオード１の特性を利用することができるため、閾値を低減することができる。
【００１７】
本実施の形態では、シリコンダイオードとＧａＮ系ＨＥＭＴとを集積化して半導体装置１を得る。図４は、半導体装置１の概略集積構造を示す模式図である。図４に示すように、半導体装置１は、ダイオード構造が形成されたシリコン基板３０を備え、例えばｐ型Ｓｉ半導体層３１とｎ型Ｓｉ半導体層３３とが積層されてシリコンダイオードを構成している。そして、このシリコン基板３０上にバッファ層５１、ＧａＮ層５２およびＡｌＧａＮ層５３が積層されており、ＡｌＧａＮ層５３上の一部領域にソース電極７１、ドレイン電極７２およびゲート電極７３が形成されてＧａＮ系ＨＥＭＴを構成している。また、ソース電極７１近傍のバッファ層５１、ＧａＮ層５２およびＡｌＧａＮ層５３を除去して露出させたシリコン基板３０上面のｎ型Ｓｉ半導体層３３表面の一部領域に、第１の導体層としての電極７４が形成されている。電極７４は、接続導体層としての電極層７５によってソース電極７１と接続されており、これによってシリコンダイオードのカソード側をソース電極７１と電気的に接続している。さらに、シリコン基板３０裏面のｐ型Ｓｉ半導体層３１表面には、その全面に亘って第２の導体層としての裏面電極９０が形成されている。裏面電極９０は、ゲート電極７３とワイヤボンディング接続されており、これによってシリコンダイオードのアノード側をゲート電極７３と電気的に接続している。この半導体装置１は、裏面電極９０をアノード電極とし、ドレイン電極７２をカソード電極としたダイオードとして機能する。
【００１８】
このように、ダイオード構造が形成されたシリコン基板３０を用い、このシリコン基板３０上にバッファ層５１、ＧａＮ層５２およびＡｌＧａＮ層５３を積層することによれば、シリコン基板３０のカソード側の表面上にＧａＮ系ＨＥＭＴを形成してシリコンダイオードとＧａＮ系ＨＥＭＴとを集積化でき、シリコンダイオードの低オン抵抗化が図れる。したがって、高耐圧化と低オン抵抗化を両立して図ることができ、半導体装置１によって、高耐圧特性を有し且つ低オン抵抗の高効率なダイオードが実現できる。また、シリコン基板３０のｎ型Ｓｉ半導体層３３上に形成した電極７４とソース電極７１とを電極層７５によって接続するため、電極間の配線抵抗の低抵抗化が図れる。
【００１９】
次に、半導体装置１の製造工程について説明する。図５〜図１２は、半導体装置１の製造工程を示す説明図である。先ず、図５に示すように、ダイオード構造が形成されたＳｉ（１１１）基板３００を準備し、このＳｉ（１１１）基板３００上に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によってＡｌＮ層５０１、バッファ層５０２、ｐＧａＮ層５０３、ｕＧａＮ層５０４およびＡｌＧａＮ層５０５を積層する。
【００２０】
具体的には先ず、Ｓｉ（１１１）基板を用い、エピタキシャル成長、不純物拡散、イオン注入等の適宜の手法を採用してダイオード構造を形成する。例えば、ｐｎ接合ダイオードを形成する。図６−１は、ｐｎ接合ダイオードが形成されたＳｉ（１１１）基板３００の構造を示す図である。図６−１に示すように、ｐｎ接合ダイオードの場合には、不純物濃度１×１０19（ｃｍ-3）のｐ+型拡散層３０１と、不純物濃度５×１０16（ｃｍ-3）のｎ-型拡散層３０２と、不純物濃度２×１０19（ｃｍ-3）のｎ+型拡散層３０３とによって構成されるダイオード構造を形成してＳｉ（１１１）基板３００を準備する。なお、形成するダイオード構造は、ショットキーバリアダイオードでもよい。図６−２は、ショットキーバリアダイオードが形成されたＳｉ（１１１）基板の構造を示す図である。図６−２に示すように、ショットキーバリアダイオードの場合であれば、不純物濃度２×１０19（ｃｍ-3）のｎ+型拡散層３１１と、不純物濃度５×１０16（ｃｍ-3）のｎ-型拡散層３１２とによって構成されるダイオード構造を形成してＳｉ（１１１）基板を準備する。
【００２１】
続いて、準備したＳｉ（１１１）基板３００をＭＯＣＶＤ装置内に設置し、トリメチルガリウム（ＴＭＧａ）と、トリメチルアルミニウム（ＴＭＡｌ）と、アンモニア（ＮＨ3）とを、それぞれ５８（μｍｏｌ／ｍｉｎ）、１００（μｍｏｌ／ｍｉｎ）、１２（ｌ／ｍｉｎ）の流量で導入する。そして、図５に示すように、成長温度１０５０℃で、層厚１００（ｎｍ）のＡｌＮ層５０１、層厚２００（ｎｍ）のＧａＮ層および層厚２０（ｎｍ）のＡｌＮ層からなる８層のＧａＮ／ＡｌＮ積層構造のバッファ層５０２、層厚５００（ｎｍ）のｐＧａＮ層５０３を順次Ｓｉ（１１１）基板３００上にエピタキシャル成長させる。
【００２２】
続いて、ＴＭＧａとＮＨ3とをそれぞれ１９（μｍｏｌ／ｍｉｎ）、１２（ｌ／ｍｉｎ）の流量で導入し、成長温度１０５０℃で、層厚１００（ｎｍ）の電子走行層であるｕＧａＮ層５０４をｐＧａＮ層５０３上にエピタキシャル成長させる。さらに、ＴＭＡｌとＴＭＧａとＮＨ3とを、それぞれ１２５（μｍｏｌ／ｍｉｎ）、１９（μｍｏｌ／ｍｉｎ）、１２（ｌ／ｍｉｎ）の流量で導入し、成長温度１０５０℃で、Ａｌ組成２５％，層厚２０（ｎｍ）の電子供給層であるＡｌＧａＮ層５０５をｕＧａＮ層５０４上にエピタキシャル成長させる。なお、各層の形成工程において、ＴＭＡｌ，ＴＭＧａ，ＮＨ3の導入に濃度１００％の水素がキャリアガスとして用いられる。
【００２３】
このようにしてＳｉ（１１１）基板３００上にＧａＮ系化合物半導体層を含む各層５０１〜５０５を積層したならば、続いて、フォトリソグラフィを利用したパターンニングによってＡｌＧａＮ層５０５上にＳｉＯ2膜からなる図示しないマスク層を形成するとともに、フッ酸を用いてマスク層のソース電極およびドレイン電極を形成すべき領域に各々の電極形状に対応した開口部を形成する。そして、図７に示すように、リフトオフ法を用い、形成した開口部にＴｉ（２５（ｎｍ））／Ａｌ（３００（ｎｍ））からなる電極をスパッタ法や真空蒸着法を適宜採用して成膜し、ソース電極７０１およびドレイン電極７０２を形成する。電極形成後、６００℃で１０分間アニールを行う。また、図８に示すように、リフトオフ法を用い、Ｔｉ／Ａｕ／Ｔｉからなる電極層をスパッタ法や真空蒸着法を適宜採用して成膜し、ゲート電極７０３を形成する。
【００２４】
続いて、図８に示すように、ソース電極７０１近傍のゲート電極７０３側と反対側の領域８００をドライエッチングによって除去し、図９に示すように、Ｓｉ（１１１）基板３００の上面、具体的には、図６−１のｎ+型拡散層３０３を露出させる。そして、図１０に示すように、リフトオフ法を用い、露出させたＳｉ（１１１）基板３００上に、スパッタ法や真空蒸着法を適宜採用して第１の導体層である電極７０４を形成する。Ｓｉ（１１１）基板３００のダイオード構造がｐｎ接合ダイオードの場合には、Ｔｉからなる電極層を成膜して電極７０４とする。なお、Ｓｉ（１１１）基板３００のダイオード構造がショットキーバリアダイオードの場合には、Ｐｔからなる電極層を成膜して電極とする。
【００２５】
続いて、図１１に示すように、リフトオフ法を用い、スパッタ法や真空蒸着法を適宜採用し、ソース電極７０１と電極７０４とを電気的に接続するように接続導体層である電極層７０５を成膜する。そして、図１２に示すように、スパッタ法や真空蒸着法を適宜採用して、Ｓｉ（１１１）基板３００の裏面、具体的には、図６−１のｐ+型拡散層３０１の表面に、Ｔｉ／Ｎｉ／Ａｕからなる第２の導体層である裏面電極９００を成膜する。そして、ダイサーで素子分離し、パッケージングを行う。このときに、図示しないが、ゲート電極７０３とＳｉ（１１１）基板３００裏面の裏面電極９００とをワイヤボンディングによって接続する。
【００２６】
以上説明したように、本実施の形態の半導体装置１によれば、ＧａＮ系ＨＥＭＴと同等の高耐圧特性を有し、かつオン抵抗の低い、大電流・高耐圧で動作可能なダイオードが実現できる。
【００２７】
なお、上記した実施の形態では、ＧａＮ系ＦＥＴの一例として、ＧａＮ系化合物半導体で形成されたＧａＮ系ＨＥＭＴを用いた場合について説明したが、ＧａＮ系ＨＭＥＴにかえて、ＧａＮ系化合物半導体で形成された種々のＦＥＴを用いることができる。また、低耐圧特性を有するダイオードとしてシリコンダイオードを用いた場合について説明したが、これに限定されるものではない。使用するダイオードの耐圧に比して、組み合わせるＧａＮ系ＦＥＴの耐圧特性が高ければ、本願発明の効果を奏することができる。
【００２８】
また、上記した実施の形態では、化合物半導体層がＧａＮ，ＡｌＧａＮで形成されたＧａＮ系ＨＥＭＴを用いることとしたが、ＩｎＧａＮ，ＡｌＩｎＧａＮ等の他の元素を適宜添加したＧａＮ化合物半導体で形成されたＧａＮ系ＦＥＴを適宜用いることができる。
【００２９】
また、上記した実施の形態では、ダイオード構造が形成されたシリコン基板のカソード側の表面を露出させて電極を形成し、この電極とソース電極とを接続するように電極層を積層する場合について説明したが、これらの間をワイヤボンディング接続することとしてもよい。
【図面の簡単な説明】
【００３０】
【図１】半導体装置の構成を示す回路図である。
【図２】半導体装置の順方向特性を示したグラフである。
【図３】半導体装置の逆方向特性を示したグラフである。
【図４】半導体装置の概略集積構造を示す模式図である。
【図５】半導体装置の製造工程を示す説明図である。
【図６−１】半導体装置の製造工程を示す説明図である。
【図６−２】半導体装置の製造工程を示す説明図である。
【図７】半導体装置の製造工程を示す説明図である。
【図８】半導体装置の製造工程を示す説明図である。
【図９】半導体装置の製造工程を示す説明図である。
【図１０】半導体装置の製造工程を示す説明図である。
【図１１】半導体装置の製造工程を示す説明図である。
【図１２】半導体装置の製造工程を示す説明図である。
【符号の説明】
【００３１】
１      半導体装置
３      シリコンダイオード
５      ＧａＮ系ＨＥＭＴ
３０      シリコン基板
３１      ｐ型Ｓｉ半導体層
３３      ｎ型Ｓｉ半導体層
５１      バッファ層
５２      ＧａＮ層
５３      ＡｌＧａＮ層
７１      ソース電極
７２      ドレイン電極
７３      ゲート電極
７４      電極
７５      電極層
９０      裏面電極
【図１】
2009182107.tif 000003
【図２】
2009182107.tif 000004
【図３】
2009182107.tif 000005
【図４】
2009182107.tif 000006
【図５】
2009182107.tif 000007
【図６−１】
2009182107.tif 000008
【図６−２】
2009182107.tif 000009
【図７】
2009182107.tif 000010
【図８】
2009182107.tif 000011
【図９】
2009182107.tif 000012
【図１０】
2009182107.tif 000013
【図１１】
2009182107.tif 000014
【図１２】
2009182107.tif 000015