(57)【要約】【課題】不要電磁波の漏洩を効果的に抑制し、回路規模が大きくなっても電子機器における占拠領域の増大を抑制することができる回路基板を提供する。【解決手段】ワンチップマイコン２ならびにその周辺回路を構成する複数の回路部品が実装された回路基板であって、第一のプリント配線基板２９と、枠状部材を挟んで積み重ねられた第二のプリント配線基板３０とを備え、第一のプリント配線基板２９に形成された回路配線層３７および第二のプリント配線基板３０に形成された回路配線層３８は枠状部材の側面に敷設された複数の導電経路４４を介して電気的に相互接続されており、ワンチップマイコン２は、第一および第二のプリント配線基板２９、３０ならびに枠状部材で包囲される電磁遮蔽空間に収容されるように第一のプリント配線基板２９に実装されている。【選択図】図４
2009117409.tif 000002
【特許請求の範囲】
【請求項１】
ワンチップマイコンならびにその周辺回路を構成する複数の回路部品が実装された回路基板であって、
第一のプリント配線基板と、前記第一のプリント配線基板上に枠状に成形された枠状部材を挟んで積み重ねられた第二のプリント配線基板とを備え、
前記第一および第二のプリント配線基板はそれぞれ回路配線層を有し、これらの回路配線層は前記枠状部材の内部または側面に敷設された複数の導電経路を介して電気的に相互接続されており、
前記ワンチップマイコンと前記複数の回路部品のうちの一部の回路部品とは、前記第一および第二のプリント配線基板ならびに前記枠状部材で包囲される電磁遮蔽空間に収容されるように前記第一および第二のプリント配線基板の一方または両方に実装され、前記複数の回路部品のうちの残余の回路部品は、外部に露呈するように前記第二のプリント配線基板に実装されていること
を特徴とする回路基板。
【請求項２】
前記複数の回路部品には一または複数のＭＯＳ形集積素子が含まれており、一または複数のＭＯＳ型集積素子はいずれも前記第一および第二のプリント配線基板ならびに前記枠状部材で包囲される電磁遮蔽空間に収容されていること
を特徴とする請求項１に記載の回路基板。
【請求項３】
前記第一および第二のプリント配線基板は、いずれも耐熱性ガラス基材両面銅張り積層板からなること
を特徴とする請求項１に記載の回路基板。
【請求項４】
前記複数の導電経路はいずれも金めっき層からなること
を特徴とする請求項１に記載の回路基板。
【請求項５】
前記枠状部材の内周面には金属層が形成されていること
を特徴とする請求項１に記載の回路基板。
【請求項６】
前記第一および第二のプリント配線基板の一方または両方には、回路配線層とは別に金属層が形成されていること
を特徴とする請求項１に記載の回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ワンチップマイコンならびにその周辺回路を構成する複数の回路部品が実装された回路基板に関し、特に、不要電磁波対策の技術に関する。
【背景技術】
【０００２】
樹脂成型技術の向上による回路部品の小型化と回路基板実装技術の急速な進歩により、多種類の回路部品で構成される大規模な回路が単一のプリント基板に実装されている。その一つとして、ワンチップマイコン（ワンチップに成形されたマイクロコンピュータ）ならびにその周辺回路を構成する複数の回路部品が単一のプリント基板に実装され、高度の制御機能を発揮する回路基板がある。
【０００３】
この種の回路基板においては、ワンチップマイコンがスイッチング動作を行なうデジタル半導体デバイスであることから、回路動作時のスイッチング動作により高周波電流が発生し、不要電磁波の発生が避けられないところとなる。このため、デジタル半導体デバイスを含んで構成される制御回路を実装した回路基板を使用する電子機器ではその動作時に電子機器から漏れ出す不要電磁波が他の機器に影響を及ぼすことが懸念される。
【０００４】
また、大規模な制御回路を構成する回路部品の全てを単一のプリント基板に二次元的に配置する実装方式では、制御回路の構成が大規模になると、この制御回路を実装するためのプリント基板面積が増大するため回路基板による電子機器の占有領域の増大が避けられず、電子機器の小型を阻む要因の一つになる。
図９は、ワンチップマイコンとその周辺回路を構成する回路部品を単一のプリント基板に実装した回路基板の実装状態を模式的に示した図であり、プリント配線基板１の一方の主面にワンチップマイコン２、ＭＯＳ形ＩＣ３、４、バイポーラＩＣ５、６、７、トランジスタ８、定電圧ダイオード９、ダイオード１０、抵抗１１、コンデンサ１２等の回路部品を二次元的に配置し、これらの外部端子を回路配線層（図示していない）に接続した構成となっている。
【０００５】
この回路基板では、ワンチップマイコンならびにその周辺回路を構成する全ての回路部品がプリント配線基板１上に配されており、外部に露出している。したがって、この回路基板を用いた電子機器を動作させた場合にワンチップマイコンで発生する高周波電流が発生源となる不要電磁波が電子機器外に放射されることになる。
また、制御回路を構成する全ての回路部品のプリント配線基板１上への配置が二次元的であるため、制御回路の規模が増大して構成部品点数が増加するとプリント配線基板１の面積を大きくしなければならないことになる。
【０００６】
なお電子素子の動作時に発生する電磁波の外部への漏洩を防止するための電子素子封止用パッケージの構造が例えば特許文献１で提案されている。
この電子素子封止用パッケージの構造を簡単に説明すると次の通りである。
図１０に示すように、電子素子封止用パッケージは電子素子の取付け基板１３と一部を破断して示した金属キャップ１４とで構成され、取付け基板１３の周縁に形成されている金属層１５と金属キャップ１４のフランジとを電気溶接して電子素子１６を気密封止している。なお、電子素子１６の電極端子１７と１８は電子素子封止用パッケージの外部に
導出されている。
【０００７】
また、二枚のプリント配線基板を所定の間隙を設けて積層配置し、上段と下段のプリント配線基板上に制御回路を構成する全ての電子部品を配置する構成として高密度実装を実現した多層基板が例えば特許文献２で提案されている。
この多層基板の構造を簡単に説明すると次の通りである。
図１１に示すように、二枚の電子部品搭載用基板１９と２０が枠体２１により所定の離間距離を付与されて積層され、夫々の電子部品搭載用基板には電子部品２２が半田ボール２３により固着されている。この多層基板では制御回路を形成するための回路接続が半田ボール２３、導電パターン層２４、スルーホール２５を利用して実現され、枠体２１と電子部品搭載用基板１９および２０とは導電パターン層の一部２６と半田ボール２７を利用して機械的に固着されている。なお、電子部品２２と電子部品搭載用基板１９ならびに２０との間にできる隙間は樹脂２８で充填されている。
【特許文献１】特開２０００−４９２４７号公報
【特許文献２】特開２００１−２１０９５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１で提案されている電子素子封止用パッケージは専用の取付け基板１３と金属キャップ１４を必要とするばかりでなく、単一の電子素子を封止した電子素子封止構体を実現するものであるため、回路基板実装に際してはこの電子素子封止構体が取付けられるプリント基板に挿入用の凹所を設けるなどの対策を施さなければならない。
【０００９】
また特許文献２で提案されている多層基板では電子部品が不要電磁波の発生源となり得ることについては言及されておらず、特に不要電磁波の漏洩を抑制するための対策は採られていない。
本発明は、上記の課題を解決するものであり、回路動作時に発生する不要電磁波の漏洩を効果的に抑制することができ、さらに、制御回路が大規模になっても電子機器における占拠領域の増大を抑制することができる回路基板を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る回路基板は、ワンチップマイコンならびにその周辺回路を構成する複数の回路部品が実装された回路基板であって、第一のプリント配線基板と、前記第一のプリント配線基板上に枠状に成形された枠状部材を挟んで積み重ねられた第二のプリント配線基板とを備え、前記第一および第二のプリント配線基板はそれぞれ回路配線層を有し、これらの回路配線層は前記枠状部材の内部または側面に敷設された複数の導電経路を介して電気的に相互接続されており、前記ワンチップマイコンと前記複数の回路部品のうちの一部の回路部品とは、前記第一および第二のプリント配線基板ならびに前記枠状部材で包囲される電磁遮蔽空間に収容されるように前記第一および第二のプリント配線基板の一方または両方に実装され、前記複数の回路部品のうちの残余の回路部品は、外部に露呈するように前記第二のプリント配線基板に実装されている。
【発明の効果】
【００１１】
上記構成によれば、第一および第二のプリント配線基板ならびに枠状部材で包囲される空間は、第一および第二のプリント配線基板がそれぞれ有する回路配線層ならびに枠状部材の内部または表面に敷設された複数の導電経路により電磁遮蔽空間として機能する。ワンチップマイコンはそのような電磁遮蔽空間に収容されているので、回路動作時に不要電磁波を発生させたとしても、その漏洩を効果的に抑制することができる。さらに、回路部品の実装が三次元的になるため、制御回路が大規模になっても回路基板による電子機器における占拠領域の増大を抑制することができる。
【００１２】
また回路部品にＭＯＳ形ＬＳＩが含まれている場合には、ＭＯＳ型集積素子も電磁遮蔽空間に収容することとすることで、ＭＯＳ型集積素子に起因する不要電磁波の漏洩を効果的に抑制することができ、不要電磁波の漏洩効果を一層高めることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について図面を参照して説明する。
（実施の形態１）
図１乃至図４は、本発明の回路基板の構造を説明するための一実施形態を示す図であり、図１および図２は、図９で示したのと同一タイプで、かつ、同数の回路部品を実装した第一および第二のプリント配線基板の平面図、図３は二枚のプリント配線基板を積層するための枠状部材の平面図、図４は二枚のプリント配線基板と枠状部材とで構成された本発明の回路基板を図１および図２のＡ−Ａ線に沿って切断して示した断面図である。
【００１４】
本実施形態の回路基板を形成するに際しては、図１に示された第一のプリント配線基板２９とこれと寸法形状が同一の図２に示された第二のプリント配線基板とに回路部品を二分して実装するが、実装に際しては第一のプリント配線基板２９に少なくともワンチップマイコン２およびＭＯＳ形ＩＣ３、４を実装することとし、第二のプリント配線基板３０にはワンチップマイコン２およびＭＯＳ形ＩＣ３、４を実装しないこととする。具体的には、第一のプリント配線基板２９には、ワンチップマイコン２、ＭＯＳ形ＩＣ３、４、トランジスタ８、ダイオード１０、抵抗１１、コンデンサ１２が実装されており、例えば当該回路基板が組み込まれる電子機器を制御する制御回路が構成されている。また第二のプリント配線基板３０には、バイポーラＩＣ５、６、７、定電圧ダイオード９、抵抗１１が実装されており、例えば電源回路が構成されている。
【００１５】
なお、第一のプリント配線基板２９と第二のプリント配線基板３０の周縁部にはそれぞれの回路配線層（図示せず）の必要部分に繋がるとともに第一のプリント配線基板２９および第二のプリント配線基板３０のそれぞれの回路配線層の要部を相互接続するための接続領域３１が形成されている。
図３は、二枚のプリント配線板とともに電磁波遮蔽空間を形成する枠状部材を例示する図であり、枠状部材３２は複数枚の口字形プリプレグを積層して所定の厚みとした枠基材３３の内周面に銅めっき層３４を被着した構成となっているため、枠状部材３２には空所３５が存在することになる。
【００１６】
図４は、以上説明した第一のプリント配線基板２９と第二のプリント配線基板３０と枠状部材３２を一体化して形成した本発明の一実施形態に係る回路基板の構造を説明するための図であり、図１のＡ−Ａ線に沿った断面図である。
第一のプリント配線基板２９の上面２９ａには回路配線層３６が形成され回路配線層３６の一部であるランドに半田４０あるいはボールバンプ４１を介してワンチップマイコン２およびＭＯＳ形ＩＣ３、４を含む回路部品が接続されている。また第一のプリント配線基板２９の下面２９ｂには回路配線層３７が形成され回路配線層３７の一部であるランドに外部接続用の突起電極４３が形成されている。さらに第一のプリント配線基板２９は多層構造になっており内部に銅箔層４５が形成されている。
【００１７】
一方、第二のプリント配線基板３０の上面３０ａには回路配線層３８が形成され回路配線層３８の一部であるランドに半田４０を介してバイポーラＩＣ６、定電圧ダイオード９など第一のプリント配線基板２９に実装されない回路部品が接続されている。また第二のプリント配線基板３０の下面３０ｂには銅箔層３９が形成されている。なお第二のプリント配線基板３０に実装する回路部品として電力損失の大きな回路部品を選定すれば、回路動作時に発生する熱の放散を効果的に行なわせることができる。
【００１８】
第一のプリント配線基板２９に形成された回路配線層３７および第二のプリント配線基板３０に形成された回路配線層３８は枠基材３３の側面に形成された金めっき層４４により相互に接続されている。また第一のプリント配線基板２９に形成された回路配線層３６、３７の間は、第一のプリント配線基板２９に設けられたスルーホールにより相互に接続されている。なおスルーホールは、銅箔層４５から絶縁するために、銅箔層４５を一部除去した領域に形成される。
【００１９】
なお第一および第二のプリント配線基板２９、３０は、耐熱性ガラス基材両面銅張り積層板からなる。第一および第二のプリント配線基板２９、３０に形成された回路配線層３６、３７、３８は、耐熱性ガラス基材に被着された銅箔層を所定の配線パターンでエッチングすることにより形成される。
上述のとおりワンチップマイコン２およびＭＯＳ形ＩＣ３、４は、空所３５に収容されることになる。この空所３５は、枠基材３３に形成された銅めっき層３４、第一のプリント配線基板２９に形成された銅箔層４５および第二のプリント配線基板３０に形成された銅箔層３９により包囲されて電磁波遮蔽空間として機能する。したがって、回路動作時に不要電磁波を発生するおそれがあるデジタル半導体デバイスを含んで構成される制御回路を実装した場合であっても、デジタル半導体デバイスの実装がプリント配線基板の電磁遮蔽空間内においてなされるため、制御回路の動作時に電子機器から漏れ出す不要電磁波が他の機器に影響を及ぼすことを防止することができる。
【００２０】
なお回路配線層３６、３７、３８を形成するにあたり、銅箔層のうちの配線部分のみを残して非配線部分を全てエッチングで除去するというのではなく、非配線部分も極力残存させることとするのが望ましい。そうすることで非配線部分としての銅箔層が隣接する配線間に島状に残存することとなり、電磁遮蔽効果を一層高めることができる。
なお上記の実施形態では第一および第二のプリント配線基板と枠状部材とを別個の構成として説明したが、一方のプリント配線基板に対して複数枚の口字形プリプレグを積層貼付して枠上部材相当物とする構成とすることもできる。
（実施の形態２）
図５乃至図８は、本発明の回路基板の構造を説明するための一実施形態を示す図であり、図５および図６は、図９で示したのと同一タイプで、かつ、同数の回路部品を実装した第一および第二のプリント配線基板の平面図、図７は二枚のプリント配線基板を積層するための枠状部材の平面図、図８は二枚のプリント配線基板と枠状部材とで構成された本発明の回路基板を図５および図６のＡ−Ａ線に沿って切断して示した断面図である。
【００２１】
本実施の形態では、第一および第二のプリント配線基板２９、３０の周縁部の全周にわたりそれぞれの接続領域３１が形成され、それに伴い接続領域３１間を電気的に接続する導電経路４６が枠基材３３の全周にわたり形成されている。また枠基材３３の内周面には銅めっき層３４が形成されていない。
このように銅めっき層３４を形成しなくても、導電経路４６を枠基材３３の全周にわたり満遍なく形成することで電磁遮蔽効果を発揮させることができる。したがって回路動作時に不要電磁波を発生するおそれがあるデジタル半導体デバイスを含んで構成される制御回路を実装した場合であっても、デジタル半導体デバイスの実装がプリント配線基板の電磁遮蔽空間内においてなされるため、制御回路の動作時に電子機器から漏れ出す不要電磁波が他の機器に影響を及ぼすことを防止することができる。
【００２２】
また本実施の形態に示すように導電経路４６を枠基材３３の内部に形成することとしてもよい。また本実施の形態に示すように第一および第二のプリント配線基板２９、３０に形成された銅箔層４５、３９に配線を形成し、これらを回路配線層として利用してもよい。
なお第二のプリント配線基板３０に形成された銅箔層３９を回路配線層として利用する場合には、空所３５に収容されるべきワンチップマイコン２等を第二のプリント配線基板３０の銅箔層３９に実装することとしてもよい。
【００２３】
また銅箔層４５、３９および銅めっき層３４は、電磁波遮蔽効果を発揮することができれば銅に限らない。他の金属を用いても構わない。また箔ではなくメッシュ状のものとしてもよい。メッシュの場合には、ワンチップマイコン２から放射される不要電磁波の波長に応じて適切に開口部のサイズを設計すれば、箔と同等の効果を得ることができる。
【産業上の利用可能性】
【００２４】
本発明は、ワンチップマイコンならびにその周辺回路を構成する回路部品が実装された回路基板に広く適用することが可能であり、本発明の適用により不要電磁波の漏洩を抑制した電子機器を実現することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態に係る回路基板を構成する第一のプリント配線基板の平面図
【図２】本発明の一実施形態に係る回路基板を構成する第二のプリント配線基板の平面図
【図３】第一および第二のプリント配線基板の間に配設されて二枚のプリント配線基板を積層するための枠状部材の平面図
【図４】二枚のプリント配線基板と枠状部材とで構成した本発明の回路基板を図１のＡ−Ａ線に沿って切断して示した断面図
【図５】本発明の一実施形態に係る回路基板を構成する第一のプリント配線基板の平面図
【図６】本発明の一実施形態に係る回路基板を構成する第二のプリント配線基板の平面図
【図７】第一および第二のプリント配線基板の間に配設されて二枚のプリント配線基板を積層するための枠状部材の平面図
【図８】二枚のプリント配線基板と枠状部材とで構成した本発明の回路基板を図５のＡ−Ａ線に沿って切断して示した断面図
【図９】ワンチップマイコンとその周辺回路を構成する回路部品を単一のプリント基板に実装した回路基板の実装状態を模式的に示した図
【図１０】電子素子の動作時に発生する電磁波の外部への漏洩を防止するための電子素子封止用パッケージの構造を示す要部断面図
【図１１】二枚のプリント配線基板を所定の間隙を設けて積層配置し、上段と下段のプリント配線基板上に制御回路を構成する全ての電子部品を配置する構成として高密度実装を実現した多層基板の構造を示す断面図
【符号の説明】
【００２６】
１、２９、３０    プリント配線基板
２    ワンチップマイコン
３、４    ＭＯＳ形ＩＣ
５、６、７    バイポーラＩＣ
８    トランジスタ
９    定電圧ダイオード
１０    ダイオード
１１    抵抗
１２    コンデンサ
１３    取付け基板
１４    金属キャップ
１５    金属層
１６    電子素子
１７、１８    電極端子
１９、２０    電子部品搭載用基板
２１    枠体
２２    電子部品
２３    半田ボール
２４、２６    導電パターン層
２５    スルーホール
２７    半田ボール
２８    樹脂
３１    接続領域
３２    枠状部材
３３    枠基材
３４    銅めっき層
３５    空所
３６、３７、３８    回路配線層
３９、４５    銅箔層
４０    半田
４１    ボールバンプ
４３    突起電極
４４    金めっき層
４６    導電経路
【図１】
2009117409.tif 000003
【図２】
2009117409.tif 000004
【図３】
2009117409.tif 000005
【図４】
2009117409.tif 000006
【図５】
2009117409.tif 000007
【図６】
2009117409.tif 000008
【図７】
2009117409.tif 000009
【図８】
2009117409.tif 000010
【図９】
2009117409.tif 000011
【図１０】
2009117409.tif 000012
【図１１】
2009117409.tif 000013