(57)【要約】【課題】封止樹脂の充填時、封止樹脂の進入速度の差を抑制させてボイドの発生を抑制させることができる半導体チップ、それを備える半導体装置、該半導体装置の製造方法、および該半導体装置を備える液晶モジュールを提供する。【解決手段】複数の突起電極１３と、複数の突起電極１３以外の領域を被覆するソルダレジスト１２とが、能動面に形成されてなる表面実装型の半導体チップ１０において、各突起電極１３の間のソルダレジスト１２に形成された溝１４、および、複数の突起電極１３のうち外側に位置する突起電極１３により囲まれた領域以外のソルダレジスト１２に形成された突起体１５を備えている。【選択図】図１
2009188275.tif 000002
【特許請求の範囲】
【請求項１】
複数の突起電極と、上記複数の突起電極以外の領域を被覆する絶縁保護膜とが、能動面に形成されてなる表面実装型の半導体チップにおいて、
上記各突起電極の間の絶縁保護膜に形成された溝、および、上記複数の突起電極のうち外側に位置する突起電極により囲まれた領域以外の絶縁保護膜に形成された突起体、の少なくとも一方を備えていることを特徴とする半導体チップ。
【請求項２】
上記能動面は、（長辺の長さ／短辺の長さ）＜１．２５を満たす長方形の形状を有していることを特徴とする請求項１に記載の半導体チップ。
【請求項３】
上記能動面は、（長辺の長さ／短辺の長さ）＞１．２５を満たす長方形の形状を有していることを特徴とする請求項１に記載の半導体チップ。
【請求項４】
上記溝および突起体は、上記能動面の中心を通る、該能動面の長辺方向に平行な面および短辺方向に平行な面のそれぞれに対して対称に形成されていることを特徴とする請求項２に記載の半導体チップ。
【請求項５】
上記溝および突起体は、上記能動面の略中心を通る長辺方向に平行な面に対して対称に形成されていることを特徴とする請求項３に記載の半導体チップ。
【請求項６】
上記突起体は、上記複数の突起電極のうち外側に位置する突起電極により囲まれた領域以外の絶縁保護膜の上に、金属からなる凸部が設けられることにより形成されていることを特徴とする請求項１に記載の半導体チップ。
【請求項７】
上記突起体は、フォトレジストを用いたエッチング加工により形成されていることを特徴とする請求項１に記載の半導体チップ。
【請求項８】
上記溝は、フォトレジストを用いたエッチング加工、または、レーザ加工により形成されていることを特徴とする請求項１に記載の半導体チップ。
【請求項９】
上記複数の突起電極は、はんだ、金、銅、錫、またはニッケルからなることを特徴とする請求項１に記載の半導体チップ。
【請求項１０】
能動面に複数の突起電極が形成された表面実装型の半導体チップと、複数の接続端子を有する配線パターンが形成された配線基板とを備え、上記複数の突起電極が上記複数の接続端子に電気的にそれぞれ接続されているとともに、少なくとも上記半導体チップと上記配線基板との隙間に封止樹脂が充填されることにより、上記半導体チップが上記配線基板に実装されてなる半導体装置において、
上記半導体チップは、請求項１〜９のいずれか１項に記載の半導体チップであることを特徴とする半導体装置。
【請求項１１】
上記配線基板は、樹脂フィルム、シリコンチップ、セラミック板、またはガラスエポキシ板を基材として構成されていることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
能動面に複数の突起電極が形成された表面実装型の半導体チップと、複数の接続端子を有する配線パターンが形成された配線基板とを備え、上記複数の突起電極が上記複数の接続端子に電気的にそれぞれ接続されているとともに、少なくとも上記半導体チップと上記配線基板との隙間に封止樹脂が充填されることにより、上記半導体チップが上記配線基板に実装されてなる半導体装置の製造方法において、
上記半導体チップとして、
上記複数の突起電極以外の領域を被覆する絶縁保護膜と、
上記各突起電極の間の絶縁保護膜に形成された溝、および、上記複数の突起電極のうち外側に位置する突起電極により囲まれた領域以外の絶縁保護膜に形成された突起体、の少なくとも一方と、を備える半導体チップを使用し、
上記能動面が、（長辺の長さ／短辺の長さ）＜１．２５を満たす長方形の形状を有し、かつ、上記溝および突起体が、上記能動面の略中心を通る長辺方向に平行な面に対して対称に形成されている場合、上記能動面の長辺側から上記封止樹脂を流し込むことを特徴とする半導体装置の製造方法。
【請求項１３】
液晶パネルと、上記液晶パネルを駆動するための信号を該液晶パネルに供給する駆動ドライバとを備える液晶モジュールにおいて、
上記駆動ドライバは、請求項１０に記載の半導体装置であり、
上記配線基板は、樹脂フィルムを基材として構成されていることを特徴とする液晶モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、接合部が樹脂封止される表面実装型の半導体チップ、半導体装置、半導体装置の製造方法、および液晶モジュールに関するものである。
【背景技術】
【０００２】
従来、配線基板に形成された接続端子に、半導体チップに形成された金属からなるバンプ（以下、金属バンプと記す。）を接合することによって、半導体チップが配線基板に実装された構造を有する半導体装置がある。このような半導体装置の実装形態には、半導体チップの金属バンプが設けられた表面を、配線基板の接続端子形成面に向かい合わせて、半導体チップを配線基板に実装するフリップチップタイプの表面実装型がある。表面実装型の半導体装置では、接続端子と金属バンプとの接合部を保護するために、配線基板と半導体チップとの隙間が封止用の樹脂（以下、封止樹脂と記す。）で充填されて、半導体チップとともに接合部が封止される。
【０００３】
表面実装型の半導体装置としては、例えば、液晶表示装置（例えばＴＶ）の駆動ドライバとして主に使用される、半導体チップをフィルム基板に実装したＴＣＰ（Tape Carrier Package）やＣＯＦ（Chip on Film）がある。ＴＣＰは、フィルム基板におけるデバイスホールの形成部分に配置されたインナーリードに、半導体チップの金属バンプが接合されるとともに、接合部間およびデバイスホールが封止樹脂で充填されて、半導体チップとともに接合部が封止されることによって、半導体チップがフィルム基板に実装された構造を有している。
【０００４】
ＴＣＰにおいても詳細には種々の構造を有しているので、各構造に応じて封止樹脂が好適に充填されることが望まれる。例えば、特許文献１には、デバイスホールを半導体チップよりも小さいサイズとし、半導体チップとフィルム基板とをオーバーラップさせた構成が記載されている。この構成において、フィルム基板のデバイスホールに連結する開口部を形成することにより、樹脂封止の際のフィルム基板の主面側から裏面側への封止樹脂の回り込みを促進するように、封止樹脂を制御している。
【０００５】
また、特許文献２には、フィルム基板のデバイスホールにおける半導体チップの実装面側から反対面側への、封止樹脂の流れ出しを抑制する構成が記載されている。図９に、特許文献２に記載の半導体装置２００の構成を示す。図９に示すように、半導体装置２００では、接続部２０２を有する半導体チップ２０１が、インナーリード２０４が形成されたフィルム基材２０３に、接続部２０２とインナーリード２０４とが接合されることにより実装されている。この構成において、フィルム基材２０３のデバイスホール２０６におけるインナーリード２０４部分以外の余白に、半導体チップ保護パターン２０５を形成することにより、封止樹脂２０７を注入したときの反対面側への流れ出しを抑制している。
【０００６】
ＣＯＦは、デバイスホールを持たず、インナーリードがフィルム基板に密着して固定された構造を有している。それゆえ、ＣＯＦは、ＴＣＰに比べて金属バンプのファインピッチ化（微細化）が可能である。ＣＯＦにおいても、インナーリードと金属バンプとによる接合部を保護するために、半導体チップとフィルム基板との隙間が封止樹脂で充填され、半導体チップとともに接合部が封止される。
【特許文献１】特開平１０−３０３２５５号公報（１９９８年１１月１３日公開）
【特許文献２】特開２０００−３４０６０５号公報（平成１２年１２月８日公開）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
近年、液晶表示装置は、高精細化（フルハイビジョン化）、高性能化（倍速駆動）、および低価格化が進んでいる。そのため、液晶表示装置に搭載される液晶ドライバにおいても、チップサイズの縮小化や多出力化が進み、高機能化および低価格化が実施されている。チップサイズの縮小化や多出力化を図るために、接合部のファインピッチ化が必要とされている。
【０００８】
しかしながら、半導体チップの金属バンプ数の増加や、接合部間隔の狭ギャップ化（２０μｍ〜５０μｍ）が進んだ結果、従来の半導体装置では、封止樹脂を充填している間、封止樹脂の進入速度に差が生じる場合がある。このため、その差が大きくなることによって、ボイドが発生し易いという問題が生じている。
【０００９】
図１０に、半導体チップ３０１と配線基板３０３との隙間に、アンダーフィルと称される樹脂（以下、アンダーフィル樹脂と記す。）を充填している様子を示す。
【００１０】
半導体チップ３０１に形成された金属バンプ３０２と、配線基板３０３に形成された接続端子（図示せず）とを接合した後、図１０に示すように、アンダーフィル樹脂が満たされた容器３５１のノズル３５２を、半導体チップ３０１の４側面のうち１側面もしくは２側面の側に設置する。そして、ノズル３５２から、半導体チップ３０１と配線基板３０３との隙間に、アンダーフィル樹脂をポッティングする。
【００１１】
ポッティングされたアンダーフィル樹脂は、毛細管現象によって半導体チップ３０１と配線基板３０３との隙間に浸透し、該隙間を充填していく。半導体チップ３０１におけるノズル３５２を設置した側面側と対向する側面側から、アンダーフィル樹脂がはみ出したことが確認されると、アンダーフィル樹脂のポッティングは終了される。
【００１２】
ところが、アンダーフィル樹脂の充填中、アンダーフィル樹脂の進入速度に差が生じる。つまりは、図１１に示すように、金属バンプ３０２間では、狭ピッチとなっているためにアンダーフィル樹脂が流れ込みにくくなり、アンダーフィル樹脂の進入速度が、金属バンプ３０２の周囲に比べて遅くなる。一方、金属バンプ３０２の周囲では、障害物が無いためにアンダーフィル樹脂が流れ込みやすくなり、アンダーフィル樹脂の進入速度が、金属バンプ３０２間に比べて速くなる。
【００１３】
それゆえ、アンダーフィル樹脂の進入速度の差が大きくなればなるほど、進入速度が速いアンダーフィル樹脂が先に回り込み、金属バンプ３０２近傍に空気を閉じ込めたままアンダーフィル樹脂のはみ出しが確認されて、アンダーフィル樹脂のポッティングが終了される。この結果、ボイドが発生してしまう。
【００１４】
接合部である金属バンプ３０２近傍に発生したボイドは、接合信頼性を低下させ、液晶表示装置の品質問題にも繋がる。多量のアンダーフィル樹脂をポッティングすることも考えられるが、材料コストの観点からも、無駄に注入せずに最小限の必要量で不良なく充填することが望まれている。
【００１５】
また、ボイド対策のために、上述した特許文献１および特許文献２のような基板側に、封止樹脂の流れ制御の構成として、ボイド対策パターンを作成することが考えられる。しかし、フィルム基板の場合、金属バンプ近傍は配線が密のために設計の自由度が無く、複雑なボイド対策パターンの作成は困難である。
【００１６】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、封止樹脂の充填時、封止樹脂の進入速度の差を抑制させてボイドの発生を抑制させることができる半導体チップ、半導体装置、半導体装置の製造方法、および液晶モジュールを提供することにある。
【課題を解決するための手段】
【００１７】
本発明の半導体チップは、上記課題を解決するために、複数の突起電極と、上記複数の突起電極以外の領域を被覆する絶縁保護膜とが、能動面に形成されてなる表面実装型の半導体チップにおいて、上記各突起電極の間の絶縁保護膜に形成された溝、および、上記複数の突起電極のうち外側に位置する突起電極により囲まれた領域以外の絶縁保護膜に形成された突起体、の少なくとも一方を備えていることを特徴としている。
【００１８】
上記の構成によれば、上記溝を備えている場合、各突起電極の間が狭ピッチになっていても、各突起電極の間に流し込まれる樹脂が流れやすくなる。上記樹脂としては、例えば、半導体チップが配線基板に実装される際、接合部を保護するために封止形成されるアンダーフィル材などの封止樹脂がある。これにより、樹脂が流れにくい箇所の進入速度が促進される。また、上記突起体を備えている場合、障害物が介在することにより、能動面の端付近に流し込まれる樹脂が流れにくくなる。これにより、樹脂が流れやすい箇所の進入速度が抑制される。
【００１９】
それゆえ、全体的に樹脂の流入速度の差が小さくなる。よって、樹脂の充填時、樹脂の進入速度の差を抑制させてボイドの発生を抑制させることが可能となる。また、突起電極の微細化が可能となり、チップサイズの縮小化や多出力化が可能となる。
【００２０】
また、本発明の半導体チップは、上記能動面は、（長辺の長さ／短辺の長さ）＜１．２５を満たす長方形の形状を有していることが好ましい。これにより、能動面がほぼ正方形に近く、樹脂を流し込む入口から出口までの流路に大差が無いので、樹脂を流し込む方向が限定されない。
【００２１】
なお、能動面のいずれの辺側から樹脂を流し込んでも上述した効果を好適に奏するためには、本発明の半導体チップは、上記溝および突起体は、上記能動面の中心を通る、該能動面の長辺方向に平行な面および短辺方向に平行な面のそれぞれに対して対称に形成されていることが望ましい。
【００２２】
また、本発明の半導体チップは、上記能動面は、（長辺の長さ／短辺の長さ）＞１．２５を満たす長方形の形状を有していることが好ましい。これにより、樹脂を流し込む入口から出口までの流路が短い方を選ぶことによって、空気を巻き込むことを低減させることが可能となる。
【００２３】
なお、上記樹脂を流し込む入口から出口までの流路が短い方、すなわち能動面の長辺側から樹脂を流し込むことによって、樹脂の流入速度の制御を最も効果的に行うためには、本発明の半導体チップは、上記溝および突起体は、上記能動面の略中心を通る長辺方向に平行な面に対して対称に形成されていることが望ましい。
【００２４】
また、本発明の半導体チップは、上記突起体は、上記複数の突起電極のうち外側に位置する突起電極により囲まれた領域以外の絶縁保護膜の上に、金属からなる凸部が設けられることにより形成されていることが好ましい。これにより、簡単な構成および形成方法で、突起体を容易に形成することが可能となる。
【００２５】
また、本発明の半導体チップは、上記突起体は、フォトレジストを用いたエッチング加工により形成されていることが好ましい。これにより、絶縁保護膜に段差を形成するだけで、突起体を容易に形成することが可能となる。
【００２６】
また、本発明の半導体チップは、上記溝は、フォトレジストを用いたエッチング加工、または、レーザ加工により形成されていることが好ましい。上記の構成によれば、フォトレジストを用いたエッチング加工により溝を形成する場合、絶縁保護膜に溝を形成するだけで、溝を容易に形成することが可能となる。レーザ加工により溝を形成する場合、微細なパターンで溝を容易に形成することが可能となる。
【００２７】
また、本発明の半導体チップは、上記複数の突起電極は、はんだ、金、銅、錫、またはニッケルからなることが好ましい。これにより、半導体チップは、種々の接合方法にも適用することが可能となる。
【００２８】
また、本発明の半導体装置は、能動面に複数の突起電極が形成された表面実装型の上記半導体チップと、複数の接続端子を有する配線パターンが形成された配線基板とを備え、上記複数の突起電極が上記複数の接続端子に電気的にそれぞれ接続されているとともに、少なくとも上記半導体チップと上記配線基板との隙間に封止樹脂が充填されることにより、上記半導体チップが上記配線基板に実装されてなることを特徴としている。
【００２９】
上記の構成によれば、半導体チップが有する溝および突起体の形成パターンによって、封止樹脂の進入速度が制御されることにより、ボイドの発生が抑制された樹脂封止が施されている。よって、半導体装置は、半導体チップを外力から保護することができるとともに、高い接合強度を有することが可能となる。また、半導体チップは、チップサイズの縮小化や多出力化を行うことが可能である。したがって、実装信頼性に優れた高機能かつ小型の半導体装置を提供することが可能となる。
【００３０】
また、本発明の半導体装置は、上記配線基板は、樹脂フィルム、シリコンチップ、セラミック板、またはガラスエポキシ板を基材として構成されていることが好ましい。これにより、半導体装置は、種々の用途に応じた構造を有することが可能となる。
【００３１】
また、本発明の半導体装置の製造方法は、能動面に複数の突起電極が形成された表面実装型の半導体チップと、複数の接続端子を有する配線パターンが形成された配線基板とを備え、上記複数の突起電極が上記複数の接続端子に電気的にそれぞれ接続されているとともに、少なくとも上記半導体チップと上記配線基板との隙間に封止樹脂が充填されることにより、上記半導体チップが上記配線基板に実装されてなる半導体装置の製造方法において、上記半導体チップとして、上記複数の突起電極以外の領域を被覆する絶縁保護膜と、上記各突起電極の間の絶縁保護膜に形成された溝、および、上記複数の突起電極のうち外側に位置する突起電極により囲まれた領域以外の絶縁保護膜に形成された突起体、の少なくとも一方と、を備える半導体チップを使用し、上記能動面が、（長辺の長さ／短辺の長さ）＜１．２５を満たす長方形の形状を有し、かつ、上記溝および突起体が、上記能動面の略中心を通る長辺方向に平行な面に対して対称に形成されている場合、上記能動面の長辺側から上記封止樹脂を流し込むことを特徴としている。
【００３２】
上記の構成によれば、能動面は、（長辺の長さ／短辺の長さ）＞１．２５を満たす長方形の形状を有していることにより、能動面の長辺側からの封止樹脂の流し込みは、封止樹脂を流し込む入口から出口までの流路が短い方を選ぶことになる。よって、空気を巻き込むことを低減させることが可能となる。また同時に、溝および突起体が、能動面の略中心を通る長辺方向に平行な面に対して対称に形成されていることにより、能動面の長辺側から封止樹脂を流し込むと、封止樹脂の流入速度の制御を最も効果的に行うことが可能となる。したがって、ボイドの発生を好適に抑制することが可能となり、実装信頼性に優れた高機能かつ小型の半導体装置を実現することが可能となる。
【００３３】
また、本発明の液晶モジュールは、液晶パネルと、上記液晶パネルを駆動するための信号を該液晶パネルに供給する駆動ドライバとを備える液晶モジュールにおいて、上記駆動ドライバは上記半導体装置であり、上記配線基板は、樹脂フィルムを基材として構成されていることを特徴としている。
【００３４】
上記の構成によれば、実装信頼性に優れた高機能かつ小型の上記半導体装置を備えているので、液晶モジュールの小型化、高精細化、および高性能化を実現することが可能となる。
【発明の効果】
【００３５】
以上のように、本発明の半導体チップは、各突起電極の間の絶縁保護膜に形成された溝、および、複数の突起電極のうち外側に位置する突起電極により囲まれた領域以外の絶縁保護膜に形成された突起体、の少なくとも一方を備えている構成である。
【００３６】
これにより、上記溝を備えている場合、各突起電極の間が狭ピッチになっていても、各突起電極の間に流し込まれる樹脂が流れやすくなる。これにより、樹脂が流れにくい箇所の進入速度が促進される。また、上記突起体を備えている場合、障害物が介在することにより、能動面の端付近に流し込まれる樹脂が流れにくくなる。これにより、樹脂が流れやすい箇所の進入速度が抑制される。
【００３７】
それゆえ、全体的に樹脂の流入速度の差が小さくなる。よって、樹脂の充填時、樹脂の進入速度の差を抑制させてボイドの発生を抑制させることができるという効果を奏する。また、突起電極の微細化が可能となり、チップサイズの縮小化や多出力化ができるという効果も併せて奏する。
【００３８】
また、本発明の半導体装置は、能動面に複数の突起電極が形成された表面実装型の上記半導体チップと、複数の接続端子を有する配線パターンが形成された配線基板とを備え、上記複数の突起電極が上記複数の接続端子に電気的にそれぞれ接続されているとともに、少なくとも上記半導体チップと上記配線基板との隙間に封止樹脂が充填されることにより、上記半導体チップが上記配線基板に実装されてなる構成である。
【００３９】
それゆえ、半導体チップが有する溝および突起体の形成パターンによって、封止樹脂の進入速度が制御されることにより、ボイドの発生が抑制された樹脂封止が施されている。よって、半導体装置は、半導体チップを外力から保護することができるとともに、高い接合強度を有することができる。また、半導体チップは、チップサイズの縮小化や多出力化を行うことができる。したがって、実装信頼性に優れた高機能かつ小型の半導体装置を提供することができるという効果を奏する。
【００４０】
また、本発明の半導体装置の製造方法は、能動面に形成された複数の突起電極と、複数の突起電極以外の領域を被覆する絶縁保護膜と、各突起電極の間の絶縁保護膜に形成された溝、および、上記複数の突起電極のうち外側に位置する突起電極により囲まれた領域以外の絶縁保護膜に形成された突起体、の少なくとも一方と、を備える表面実装型の半導体チップを使用し、上記能動面が、（長辺の長さ／短辺の長さ）＜１．２５を満たす長方形の形状を有し、かつ、上記溝および突起体が、上記能動面の略中心を通る長辺方向に平行な面に対して対称に形成されている場合、上記能動面の長辺側から上記封止樹脂を流し込む方法である。
【００４１】
これにより、能動面の長辺側からの封止樹脂の流し込みは、封止樹脂を流し込む入口から出口までの流路が短い方を選ぶことになる。よって、空気を巻き込むことを低減させることができる。また同時に、能動面の長辺側から封止樹脂を流し込むと、封止樹脂の流入速度の制御を最も効果的に行うことができる。したがって、ボイドの発生を好適に抑制することが可能となり、実装信頼性に優れた高機能かつ小型の半導体装置を実現することができるという効果を奏する。
【００４２】
また、本発明の液晶モジュールは、液晶パネルと、上記液晶パネルを駆動するための信号を該液晶パネルに供給する駆動ドライバとして上記半導体装置とを備え、上記配線基板は、樹脂フィルムを基材として構成されている構成である。
【００４３】
それゆえ、実装信頼性に優れた高機能かつ小型の上記半導体装置を備えているので、液晶モジュールの小型化、高精細化、および高性能化を実現することができるという効果を奏する。
【発明を実施するための最良の形態】
【００４４】
〔実施の形態１〕
本発明の一実施形態について図面に基づいて説明すれば、以下の通りである。
【００４５】
図１は、本実施の形態の半導体チップ１０の一構成例を示すものであり、能動面に垂直な方向から能動面を見たときの平面図である。図２は、半導体チップ１０を備える半導体装置１００の一構成例を示す、図１のＡ−Ａ線により見た断面側面図である。
【００４６】
図２に示すように、本実施の形態の半導体装置１００は、半導体チップ１０、配線基板５０、およびアンダーフィル材１０１を備え、半導体チップ１０が、アンダーフィル材１０１により封止されながら配線基板５０に実装された構造を有している。半導体チップ１０の能動面が配線基板５０の実装面に向かい合うような、所謂、半導体チップ１０の能動面が下向きとなるフェイスダウン方式により、半導体チップ１０は配線基板５０にフリップチップ接続されている。
【００４７】
半導体チップ１０は、能動面に外部と接続可能な突起電極１３を有する表面実装型の半導体素子である。半導体チップ１０は、シリコン等の半導体材料を主材料とする、薄いチップ形状の半導体基材１１にて形成されている。半導体基材１１の一方の面には、内部の素子領域と電気的に接続するように引き回された配線からなる回路（図示せず）が形成されている。この回路が形成されている面が、半導体チップ１０としての能動面となっている。半導体チップ１０の能動面は、「（長辺の長さ／短辺の長さ）＜１．２５」を満たす長方形の形状を有している。
【００４８】
半導体基材１１の一方の面、すなわち半導体チップ１０の能動面には、図１および図２に示すように、ソルダレジスト１２（絶縁保護膜）、突起電極１３、溝１４、および突起体１５が形成されている。
【００４９】
ソルダレジスト１２は、能動面における突起電極１３以外の領域を被覆するように形成されている。ソルダレジスト１２は、例えば、ポリイミド系樹脂や、フェノール樹脂などの絶縁性の樹脂からなる。ソルダレジスト１２は、半導体基材１１に形成された回路に対して、配線間の絶縁や、酸化等から保護している。
【００５０】
突起電極１３は、バンプと呼ばれる突起状の電極である。突起電極１３は、パッドメタル（図示せず）を介して、半導体基材１１に形成された配線と電気的に接続するように形成されている。突起電極１３を介して、内部の素子領域への信号の入出力が行われる。突起電極１３は金属からなり、例えば、半田、金、銅、ニッケル、錫、またはアルミニウムなどが好適に用いられる。突起電極１３は、信号の入出力数に応じて複数（図１に示す半導体チップ１０では９つ）形成されている。突起電極１３は、互いに干渉しないように定められたピッチに従って、能動面の中心を中心に、３×３のマトリクス状に配置されている。
【００５１】
溝１４は、隣り合う突起電極１３間に形成されている。例えば図１に示すように、溝１４は、図１中縦方向に２つ、および、図１中横方向に縦方向の溝と干渉しないように断続した２つ、形成されている。溝１４は、少なくとも突起電極１３に干渉しない幅、かつ、少なくともソルダレジスト１２の厚さよりも小さい深さ、でソルダレジスト１２に形成されている。溝１４の深さ方向の断面形状は、コの字型となっている。
【００５２】
突起体１５は、外側に位置する突起電極１３により囲まれた領域以外の領域に形成されている。外側に位置する突起電極１３とは、各辺に対して能動面に平行な垂直方向に、各辺から最も近い位置にある突起電極１３である。例えば図１に示すように、突起体１５は、能動面の４角付近に、対角方向に等間隔で３つずつ形成されている。突起体１５は、少なくとも突起電極１３の高さよりも低くなるように形成されている。突起体１５の高さ方向の断面形状は、コの字型となっている。
【００５３】
このように、半導体チップ１０では、図１に示すように、能動面において、溝１４および突起体１５が上下左右対称（能動面の略中心を通る長辺方向に平行な面および短辺方向に平行な面のそれぞれに対して対称）に形成されている。なお、半導体チップ１０の能動面には、配線基板５０に実装する際の位置決めとなる、位置決め用マーク（図示せず）が形成されていてもよい。位置決め用マークを形成する場合は、位置決め用マークが露出するように、ソルダレジスト１２を被覆しない。
【００５４】
配線基板５０は、基材５１に、配線からなる回路（図示せず）が形成された基板である。配線基板５０は、リジッド基板、またはフレキシブル基板のいずれの構造を有していてもよく、基材５１は、例えば、ポリイミド等の樹脂フィルム、シリコンチップ、セラミック板、またはガラスエポキシ板等から、半導体装置１００の用途に応じて好適に選択される。上記回路は、基材５１の片面のみに形成されていてもよいし、両面に形成されていてもよい。外部と物理的に接続される配線付近以外の領域は、レジスト５３により被覆されている。
【００５５】
基材５１における半導体チップ１０を実装する実装面に形成されている配線のうち、一部の配線の端部は、外部と接続可能な接続端子５２として形成されている。接続端子５２は、半導体チップ１０の突起電極１３と同数および同配置で設けられ、突起電極１３と導電可能になるようにそれぞれ接合されている。接続端子５２は金属からなり、例えば、半田、金、銅、錫、またはニッケル等が好適に用いられる。
【００５６】
アンダーフィル材１０１は、半導体チップ１０の突起電極１３を配線基板５０の接続端子５２に接続した後の、半導体チップ１０と配線基板５０との隙間を充填するように形成されている。また、アンダーフィル材１０１は、流動性のある樹脂材料が、半導体チップ１０の外側にはみ出した状態で硬化されてなることにより、半導体チップ１０の周辺に、外側に拡がるようなフィレット形状を有するように形成されている。
【００５７】
アンダーフィル材１０１に用いられる樹脂材料としては、例えば、エポキシ樹脂、シリコーン樹脂、フェノキシ樹脂、アクリル樹脂、ポリエーテルスルホン樹脂、ウレタン、ポリアミド樹脂等の、透光性を有する熱硬化性樹脂もしくは紫外線硬化性樹脂等の光硬化性樹脂が挙げられる。
【００５８】
アンダーフィル材１０１の厚みは、半導体チップ１０の厚みや突起電極１３の高さ等に応じて、封止対象領域がアンダーフィル材１０１により封止されるように適宜設定すればよく、特に限定されるものではない。一般的には、数十μｍ〜数百μｍ程度の厚みに設定される。半導体チップ１０および配線基板５０の接合部は、アンダーフィル材１０１により封止されて外部環境から保護されている。
【００５９】
以上の構成により、半導体装置１００では、半導体チップ１０が配線基板５０に実装（固着）されている。半導体装置１００は、配線基板５０にて選択する材料に応じて、種々の用途に好適に使用される構造を有することができる。
【００６０】
例えば、基材５１が樹脂フィルムからなり、配線がアウターリード、リード、およびインナーリード（接続端子５２）からなる場合、半導体装置１００は、ＴＣＰやＣＯＦの構造を有するようになる。このような半導体装置１００は、例えば、液晶表示装置の駆動ドライバに使用される。
【００６１】
図３に、液晶モジュール１５０の一構成例を示す。図３に示すように、液晶モジュール１５０は、液晶パネル１５１、ソースドライバ１５２、ゲートドライバ１５３、および入力基板１５４を備えている。
【００６２】
ソースドライバ１５２およびゲートドライバ１５３は、入力基板１５４からの信号に従って、液晶パネル１５１に駆動信号を出力する駆動ドライバである。このソースドライバ１５２およびゲートドライバ１５３には、上述した半導体装置１００を使用することができる。
【００６３】
また、基材５１が樹脂フィルム、セラミック板、またはガラスエポキシ板からなり、半導体チップ１０全体がさらに封止樹脂で封止されるとともに、基材５１における半導体チップの実装面とは反対側の面に、外部と電気的に接続可能な電極が形成されて構成される場合、半導体装置１００は、ＣＳＰ（Chip Size Package）やＢＧＡ（Ball Grid Array）等の構造を有するようになる。さらには、インターポーザ基板を適宜備えたり、半導体チップ１０の上部にさらに半導体チップを備えて、複数の半導体チップを１つのパッケージに収納するように構成するＭＣＭ（Multi Chip Module）として、半導体装置１００を構成することもできる。このような半導体装置１００は、高機能を有する小型パッケージとして提供することが可能であり、例えば、携帯電話やカメラなどのプリント制御基板に実装されるマイコンやＲＯＭなどに使用される。
【００６４】
次に、本実施の形態の半導体チップ１０の製造方法について説明する。半導体チップ１０は、複数の半導体素子が形成されたウエハが、個片化されて製造されている。
【００６５】
まず、主にシリコンからなる、薄くスライスされた円盤形状のウエハ（半導体基材１１）に、半導体素子をダイシングする領域毎に形成する。そして、所望の回路パターンに従って配線を形成する。そして、後に突起電極１３が形成される箇所以外の領域を覆うように、ソルダレジスト１２を形成する。
【００６６】
続いて、溝１４および突起体１５を順番に形成する。ここで、使用する形成方法に応じて、溝１４および突起体１５を形成する順番は異なる。溝１４および突起体１５は、例えば、３つの方法により形成することができる。
【００６７】
１つ目は、フォトレジストマスクを用いてエッチングする方法である。この方法では、まず、ソルダレジスト１２を形成する前工程において、突起体１５に必要な高さを厚みとするソルダレジスト１２を形成しておく。そして、上記厚みを有するソルダレジスト１２を被覆した後のウエハに、フォトレジストをマスクして、突起体１５の形成パターンに従ってパターニングした後、エッチングにより突起体１５を形成する。そして、フォトレジストを除去した後、新たなフォトレジストをマスクして、溝１４の形成パターンに従ってパターニングする。そして、エッチングにより溝１４を形成し、フォトレジストを除去する。これにより、突起体１５、溝１４の順番で形成することができる。
【００６８】
２つ目は、フォトレジストマスクを用いたエッチングと、メタル配線（ダミー配線）の形成との両方を行う方法である。この方法では、ソルダレジスト１２を被覆した後のウエハに、フォトレジストをマスクして、溝１４の形成パターンに従ってパターニングした後、エッチングにより溝１４を形成する。そして、フォトレジストを除去した後、新たなフォトレジストをマスクして、突起体１５の形成パターンに従ってパターニングする。そして、上記パターニングによりフォトレジストが露出した部分に対して、銅またはアルミニウムでメッキを行うことにより、突起体１５を形成する。その後、フォトレジストを除去する。これにより、溝１４、突起体１５の順番で形成することができる。
【００６９】
３つ目は、レーザ加工とメタル配線の形成との両方を行う方法である。この方法では、ソルダレジスト１２を被覆した後のウエハに、溝１４の形成パターンに従ってレーザを照射することにより、溝１４を形成する。そして、フォトレジストをマスクして、突起体１５の形成パターンに従ってパターニングする。そして、上記パターニングによりフォトレジストが露出した部分に対して、銅またはアルミニウムでメッキを行うことにより、突起体１５を形成する。その後、フォトレジストを除去する。これにより、溝１４、突起体１５の順番で形成することができる。
【００７０】
なお、３つ目の方法においては、メタル配線の形成の替わりにフォトレジストマスクを用いたエッチングを行うこともできる。つまりは、予め、突起体１５に必要な高さを厚みとするソルダレジスト１２を形成しておき、レーザ加工により溝１４を形成した後、フォトレジストマスクを用いたエッチングにより突起体１５を形成する。しかし、レーザ加工は、微細加工には適するが、加工深さが比較的大きい場合には適さないので、加工深さに応じて採用することが好ましい。
【００７１】
続いて、突起電極１３を形成する。詳細には、突起電極１３を形成するためのソルダレジスト１２が被覆されていない箇所に、土台としてパッドメタルを形成した後、配線と電気的に接続するように突起電極１３を形成する。
【００７２】
例えば、突起電極１３の材料として半田を用いる場合は、半田ボール搭載機により上記箇所に半田ボールを乗せるか、または印刷機により半田ペーストを上記箇所に印刷し、リフロー処理を行うことにより、突起電極１３を形成することができる。また、突起電極１３の材料として金、銅、ニッケル、錫、またはアルミニウムを用いる場合は、フォトレジストマスクを用いてメッキ加工により、突起電極１３を形成することができる。
【００７３】
そして最後に、ダイシング装置でウエハをダイシングすることにより個片化する。これにより、半導体チップ１０を作製し得ることが可能となる。
【００７４】
一般的に、半導体チップの製造工程では、上記個片化されるまでの工程を前半工程とし、ボンディングや樹脂封止を行って最終的にパッケージ化する工程を後半工程としている。上述した半導体チップ１０の製造方法では、前半工程で溝１４および突起体１５を形成するので、設計自由度が高い微細パターンで溝１４および突起体１５を形成することが可能である。
【００７５】
半導体チップ１０の製造方法では、例えばＣＳＰの場合、ソルダレジスト１２の厚みが１０〜２５μｍであり、突起電極１３のピッチが５００μｍおよび高さが１７０〜２７０μｍのとき、溝１４の幅は５０〜１５０μｍおよび深さは５〜１５μｍとし、突起体１５の高さは１０μｍ〜４０μｍとする微細パターンを形成することが可能である。また、半導体チップ１０の製造方法は、種々の厚みの半導体チップに適用することができる。
【００７６】
次に、本実施の形態の半導体装置１００の製造方法について説明する。
【００７７】
まず、上記構成要素がそれぞれ形成された半導体チップ１０、および配線基板５０を、実装装置に設置する。このとき、配線基板５０を、接続端子５２が形成されている面、すなわち半導体チップ１０を実装する実装面が上を向くように設置する。また、半導体チップ１０を、能動面が下を向くようにボンディングツールに保持させる。
【００７８】
続いて、半導体チップ１０の能動面を、配線基板５０における接続端子５２が形成されている面に向かい合わせ、ボンディングツールを介して熱および圧力を加えながら、突起電極１３を接続端子５２に圧着する。これにより、突起電極１３と接続端子５２とが接合される。
【００７９】
続いて、半導体チップ１０と配線基板５０との隙間に、アンダーフィル材１０１をポッティングする。ポッティングは、図１０に示したように容器３５１を用いて行う。容器３５１にアンダーフィル材１０１を満たし、半導体チップ１０の４側面のうち１側面にノズル３５２を設置する。そして、半導体チップ１０と配線基板５０との隙間へのアンダーフィル材１０１のポッティングを開始する。
【００８０】
図４に、半導体装置１００における、半導体チップ１０の能動面に垂直な方向から能動面を見たときの、アンダーフィル材１０１を充填している様子を示す。なお、図４は、配線基板５０を省略して図示している。
【００８１】
ノズル３５２からアンダーフィル材１０１が流れ出すと、毛細管現象により、アンダーフィル材１０１は、各突起電極１３の間に染み込みながら、半導体チップ１０と配線基板５０との隙間を流れる。ノズル３５２は、半導体チップ１０の側辺と略同じ長さを有している。それゆえ、半導体チップ１０における１側面の全域から、均一な量のアンダーフィル材１０１が、半導体チップ１０と配線基板５０との隙間に流れ込む。
【００８２】
従来では、図１１に示したように、通常、半導体チップ３０１における能動面の端付近は、障害物が無いのでアンダーフィル樹脂が流れやすくなっており、各金属バンプ３０２の間は、狭ピッチなほどアンダーフィル樹脂が流れにくくなっている。このため、アンダーフィル樹脂の進入速度に差が生じ、ボイドを発生してしまう場合があった。
【００８３】
これに対し、本実施の形態では、半導体チップ１０における能動面の端付近（例えば、図４中の領域Ｘ）では、突起体１５が形成されていることにより、アンダーフィル材１０１が流れ込みにくくなり、アンダーフィル材１０１の進入速度が抑制される。また、各突起電極１３の間（例えば、図４中の領域Ｙ）では、溝１４が形成されていることにより、アンダーフィル材１０１が流れ込みやすくなり、アンダーフィル材１０１の進入速度が促進される。これにより、全体的にアンダーフィル材１０１の流入速度の差が小さくなる。
【００８４】
それゆえ、所定量のアンダーフィル材１０１を注入して、半導体チップ１０におけるノズル３５２を設置した側面側と対向する側面側から、アンダーフィル材１０１がはみ出したことを確認するときには、半導体チップ１０と配線基板５０との隙間に、アンダーフィル材１０１を満遍なく充填することが可能となる。よって、アンダーフィル材１０１の進入速度の差によって生じるボイドの発生を抑制することが可能となる。
【００８５】
アンダーフィル材１０１を充填した後は、最後に、アンダーフィル材１０１を熱硬化させる。これにより、図２に示したような半導体装置１００を作製し得ることが可能となる。
【００８６】
このように、半導体チップ１０は溝１４および突起体１５を有しているので、アンダーフィル材１０１の充填時、アンダーフィル材１０１の進入速度の差を抑制させてボイドの発生を抑制させることが可能となる。それゆえ、突起電極１３の微細化が可能となり、チップサイズの縮小化や多出力化が可能となる。
【００８７】
また、半導体チップ１０を備える半導体装置１００では、溝１４および突起体１５の形成パターンによってアンダーフィル材１０１の流れ（進入速度）が制御されることにより、ボイドの発生が抑制された樹脂封止が施されている。したがって、半導体チップ１０を外力から保護することができるとともに従来よりも接合強度が高いので、実装信頼性に優れた高機能かつ小型の半導体装置１００を実現することが可能となる。
【００８８】
また、突起電極１３の配置が狭ピッチになると、不良なくアンダーフィル材１０１を充填するために、アンダーフィル材１０１に含まれるフィラー（充填材）形状の加工や小粒径化が必要となりコストの増加を引き起こすが、本実施の形態では、半導体チップ１０に溝１４が形成されているので、アンダーフィル材１０１に含まれるフィラー形状の加工や小粒径化が不要となる。これにより、コストの増加無しに、狭ギャップ領域にアンダーフィル材１０１を好適に充填することが可能となる。
【００８９】
半導体装置１００では、アンダーフィル材１０１をポッティングする箇所は、半導体チップ１０のいずれの側面であってもよい。つまりは、半導体チップ１０の能動面が、「（長辺の長さ／短辺の長さ）＜１．２５」を満たす長方形の形状を有しているため、ほぼ正方形に近く、半導体チップ１０のいずれの側面からアンダーフィル材１０１を流し込んでも、出口までの流路に大差が無いためである。
【００９０】
また、半導体チップ１０には、溝１４および突起体１５が、能動面の略中心を通る長辺方向に平行な面および短辺方向に平行な面のそれぞれに対して対称に形成されていることにより、半導体チップ１０の４側面のうち、いずれの側面であっても上述した効果を奏することが可能である。
【００９１】
言い換えると、半導体チップの能動面が、「（長辺の長さ／短辺の長さ）＜１．２５」を満たす長方形の形状を有している場合は、溝および突起体を、能動面の略中心を通る該能動面の各辺方向に平行な面のそれぞれ対して対称に形成させることが好ましい。これにより、能動面のいずれの１辺側からアンダーフィル材をポッティングしても、上述したアンダーフィル材の流れ制御による効果を奏することが可能となる。また、アンダーフィル材１０１のポッティング箇所は、１側面に限らず、半導体チップ１０のチップサイズに基づいた必要量に応じて、Ｌ字取りの２側面としてもよい。
【００９２】
なお、半導体装置１００は、半導体チップ１０と配線基板５０との隙間の領域に溝１４および突起体１５を設けることにより、アンダーフィル材１０１の流れを規定して、可能な限りどの箇所でもアンダーフィル材１０１が均等に流れるように、アンダーフィル材１０１の流れを制御している。それゆえ、半導体装置１００では、所望する好適な制御に応じて、溝１４および突起体１５のうち、少なくとも一方が形成されていればよい。例えば、突起電極１３の干渉間隔が比較的緩い場合は、突起体１５のみを設ける構成としてもよいし、外側に位置する突起電極１３が能動面のほぼ端側にある場合は、溝１４のみを設ける構成としてもよい。
【００９３】
また、半導体装置１００では、突起電極１３は、図１に示した個数および配置に限るわけではない。さらには、溝１４および突起体１５においても、図１に示した個数および配置に限らず、突起電極１３の個数および配置に応じて、その個数および配置を好適に設定することができる。溝１４および突起体１５は、凹形状および凸形状をなしていれば、長さや形状は好適に設定可能であり、能動面に垂直な方向の断面形状は多角形状や曲線形状等でもよい。
【００９４】
溝１４および突起体１５の他の例として、図５に、半導体チップ２０の一構成例を示す。図５に示す半導体チップ２０では、突起電極２３は９個形成され、３行３列のマトリクス状に配置されている。そして、溝２４は、能動面の中心から放射状に８つ形成されている。突起体２５は、Ｌ字型のものが能動面の各角に沿うように４つ形成されている。
【００９５】
このような構成は、溝２４が能動面の中心から放射状に形成されていることにより、半導体チップ２０の能動面の中心付近への、アンダーフィル材１０１の流れ込みを促進する構成として好適となる。
【００９６】
〔実施の形態２〕
本発明の他の実施の形態について図面に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１と同じである。また、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【００９７】
図６は、本実施の形態の半導体チップ３０の一構成例を示すものであり、能動面に垂直な方向から能動面を見たときの平面図である。図７は、半導体チップ３０を備える半導体装置１１０の一構成例を示す、図６のＢ−Ｂ線により見た断面側面図である。
【００９８】
図７に示すように、本実施の形態の半導体装置１１０は、半導体チップ３０、インターポーザ基板６０、配線基板７０、およびアンダーフィル材１１１を備え、アンダーフィル材１１１により封止されながら、半導体チップ３０がインターポーザ基板６０に実装されるとともに、インターポーザ基板６０が配線基板７０に実装された構造を有している。半導体チップ３０の能動面がインターポーザ基板６０の実装面に向かい合うように、半導体チップ３０はインターポーザ基板６０にフリップチップ接続されている。インターポーザ基板６０は、配線基板７０にバンプ接続されている。
【００９９】
半導体チップ３０は、能動面に外部と接続可能な突起電極３３を有する表面実装型の半導体素子である。半導体チップ３０は、シリコン等の半導体材料を主材料とする、薄いチップ形状の半導体基材３１にて形成されている。半導体基材３１の一方の面には、内部の素子領域と電気的に接続するように引き回された配線からなる回路（図示せず）が形成されている。この回路が形成されている面が、半導体チップ３０としての能動面となっている。半導体チップ３０の能動面は、「（長辺の長さ／短辺の長さ）＞１．２５」を満たす長方形の形状を有している。
【０１００】
半導体基材３１の一方の面、すなわち半導体チップ３０の能動面には、図６および図７に示すように、ソルダレジスト３２（絶縁保護膜）、突起電極３３、溝３４、および突起体３５が形成されている。
【０１０１】
ソルダレジスト３２は、能動面における突起電極３３以外の領域を被覆するように形成されている。ソルダレジスト３２には、ソルダレジスト１２と同一の材料が用いられる。ソルダレジスト３２は、半導体基材３１に形成された回路に対して、配線間の絶縁や、酸化等から保護している。
【０１０２】
突起電極３３は、前記実施の形態１の突起電極１３と同一の構成および材料を有するものである。突起電極３３が突起電極１３と異なる点は、その個数および配置である。詳細には、突起電極３３は、能動面のそれぞれの長辺側端付近に、該長辺に沿ってジグザグに７個ずつ配置されている。
【０１０３】
溝３４は、隣り合う突起電極３３間に形成されている。例えば図６に示すように、溝３４は、能動面の短辺と平行に、一定間隔で４つ形成されている。溝３４は、少なくとも突起電極３３に干渉しない幅、かつ、少なくともソルダレジスト３２の厚さよりも小さい深さ、でソルダレジスト３２に形成されている。溝３４の深さ方向の断面形状は、コの字型となっている。
【０１０４】
突起体３５は、外側に位置する突起電極３３により囲まれた領域以外の領域に形成されている。外側に位置する突起電極３３とは、各辺に対して能動面に平行な垂直方向に、各辺から最も近い位置にある突起電極３３である。例えば図６に示すように、突起体３５は、短辺の中点から該短辺に垂直な方向、および該垂直方向の±４５°方向に３つが、能動面の短辺側端付近にそれぞれ形成されている。突起体３５は、少なくとも突起電極３３の高さよりも低くなるように形成されている。突起体３５の高さ方向の断面形状は、コの字型となっている。
【０１０５】
このように、半導体チップ３０では、図６に示すように、能動面において、溝３４および突起体３５が上下対称（能動面の略中心を通る長辺方向に平行な面に対して対称）に形成されている。なお、半導体チップ３０の能動面には、インターポーザ基板６０に実装する際の位置決めとなる、位置決め用マーク（図示せず）が形成されていてもよい。位置決め用マークを形成する場合は、位置決め用マークが露出するように、ソルダレジスト３２を被覆しない。
【０１０６】
インターポーザ基板６０は、基材６１に、配線からなる回路（図示せず）が形成された基板である。基材５１は、シリコンからなる。上記回路は、半導体チップ３０が実装される基材６１の片面のみに形成されている。上記配線において、一方の端部は、外部と接続可能な第１接続端子６２として形成されおり、他方の端部は、外部と接続可能な第２接続端子６３として形成されている。
【０１０７】
第１接続端子６２は、半導体チップ３０の突起電極３３と同数および同配置で設けられ、突起電極３３と導電可能になるようにそれぞれ接合されている。第１接続端子６２は、シリコンからなる基材６１をベースにしたシリコンウエハプロセスにより形成される。それゆえ、半導体チップ３０の突起電極３３と同等なファインピッチで、第１接続端子６２を配置することが可能となっている。第１接続端子６２は金属からなり、例えば、半田、金、銅、錫、またはニッケル等が好適に用いられる。
【０１０８】
第２接続端子６３は、後述する配線基板７０のインナーリード７２と同数および同配置で設けられ、インナーリード７２と導電可能になるようにそれぞれ接合されている。第２接続端子６３は、配線基板７０にて設けられたインナーリード７２のピッチに合わせられるため、比較的幅広なピッチで配置されている。第２接続端子６３は金属からなり、例えば、半田、金、銅、錫、またはニッケル等が好適に用いられる。
【０１０９】
配線基板７０は、基材７１に、配線からなる回路（図示せず）が形成された基板である。配線基板７０はテープキャリアであり、基材７１はポリイミドからなることが好ましい。基材７１には、半導体チップ３０の配置領域に対応したデバイスホール７４が形成されている。上記回路は、インターポーザ基板６０が実装される配線基板７０の片面のみに形成されている。外部と物理的に接続される配線付近以外の領域は、レジスト７３により被覆されている。
【０１１０】
上記配線において、一方の端部は、外部と接続可能なインナーリード７２として形成されおり、他方の端部は、外部と接続可能なアウターリード（図示せず）として形成されている。インナーリード７２は、第２接続端子６３と同数および同配置で設けられ、第２接続端子６３と導電可能になるようにそれぞれ接合されている。インナーリード７２は金属からなり、例えば、金、銅、錫、またはニッケル等が好適に用いられる。
【０１１１】
アンダーフィル材１１１は、半導体チップ３０、インターポーザ基板６０、および配線基板７０をそれぞれ実装した後の、半導体チップ３０とインターポーザ基板６０との隙間、インターポーザ基板６０と配線基板７０との隙間、およびデバイスホール７４を充填するように形成されている。また、アンダーフィル材１１１は、流動性のある樹脂材料が、半導体チップ３０およびインターポーザ基板６０の外側にはみ出した状態で硬化されてなることにより、半導体チップ３０の周辺およびインターポーザ基板６０の周辺に、外側に拡がるようなフィレット形状を有するように形成されている。
【０１１２】
アンダーフィル材１１１は、アンダーフィル材１０１と同一の材料を用いればよく、その厚みは適宜設定すればよい。半導体チップ３０、インターポーザ基板６０、および配線基板７０の接合部は、アンダーフィル材１１１により封止されて外部環境から保護されている。
【０１１３】
以上の構成により、半導体装置１１０では、半導体チップ３０がインターポーザ基板６０に実装（固着）されている。半導体装置１１０は、ＴＣＰやＣＯＦの構造を有しており、例えば、図３に示した液晶モジュール１５０に、ソースドライバ１５２やゲートドライバ１５３として備えられる。
【０１１４】
本実施の形態の半導体チップ３０は、前記実施の形態１の半導体チップ１０と同一の製造方法により製造される。つまりは、半導体チップ１０の製造方法に従って、半導体チップ３０の能動面の構成要素の数量および配置を適用すればよい。
【０１１５】
次に、本実施の形態の半導体装置１１０の製造方法について説明する。
【０１１６】
まず、上記構成要素がそれぞれ形成されたインターポーザ基板６０、および配線基板７０を、実装装置に設置する。このとき、配線基板７０を、インナーリード７２が形成されている面が上を向くように設置する。また、インターポーザ基板６０を、第２接続端子６３が形成されている面が下を向くように、ボンディングツールに保持させる。
【０１１７】
続いて、インターポーザ基板６０における第２接続端子６３が形成されている面を、配線基板７０におけるインナーリード７２が形成されている面に向かい合わせ、ボンディングツールを介して熱および圧力を加えながら、第２接続端子６３をインナーリード７２に圧着する。これにより、第２接続端子６３とインナーリード７２とが接合される。
【０１１８】
続いて、上記構成要素がそれぞれ形成された半導体チップ３０を、能動面が上を向くように、ボンディングツールに保持させる。そして、半導体チップ３０の能動面を、インターポーザ基板６０における第１接続端子６２が形成されている面に向かい合わせ、ボンディングツールを介して熱および圧力を加えながら、突起電極３３を第１接続端子６２に圧着する。これにより、突起電極３３と第１接続端子６２とが接合される。
【０１１９】
続いて、アンダーフィル材１０１をポッティングする。このとき、図１０に示したような容器３５１を使用し、配線基板７０におけるインターポーザ基板６０が実装されている側であり、かつ、半導体チップ３０の長辺側のインターポーザ基板６０の側面側に、ノズル３５２を設置する。そして、インターポーザ基板６０と配線基板７０との隙間への、アンダーフィル材１１１のポッティングを開始する。
【０１２０】
ノズル３５２からアンダーフィル材１１１が流れ出すと、毛細管現象により、アンダーフィル材１１１は、各第２接続端子６３の間に染み込みながら、インターポーザ基板６０と配線基板７０との隙間を流れ、デバイスホール７４に流れ込むとともに、各第１接続端子６２および突起電極３３の間に染み込みながら、半導体チップ３０とインターポーザ基板６０との隙間に流れ込む。
【０１２１】
このとき、各第２接続端子６３の間では、比較的ピッチが緩いため、アンダーフィル材１１１が通常想定される速度で流れ込む。そして、半導体チップ３０における能動面の短辺側の端付近では、突起体３５が形成されていることにより、アンダーフィル材１１１が流れ込みにくくなり、アンダーフィル材１１１の進入速度が抑制される。また、各突起電極３３の間では、溝３４が形成されていることにより、アンダーフィル材１１１が流れ込みやすくなり、アンダーフィル材１１１の進入速度が促進される。これにより、半導体チップ３０とインターポーザ基板６０との隙間では、全体的にアンダーフィル材１１１の進入速度の差が小さくなる。
【０１２２】
それゆえ、所定量のアンダーフィル材１１１を注入して、インターポーザ基板６０におけるノズル３５２を設置した側面側と対向する側面側から、アンダーフィル材１１１がはみ出したことを確認するときには、半導体チップ３０とインターポーザ基板６０との隙間に、アンダーフィル材１１１を満遍なく充填することが可能となる。よって、アンダーフィル材１１１の進入速度の差によって生じるボイドの発生を抑制することが可能となる。
【０１２３】
アンダーフィル材１１１を充填した後は、最後に、アンダーフィル材１１１を熱硬化させる。これにより、図７に示したような半導体装置１１０を作製し得ることが可能となる。
【０１２４】
このように、半導体チップ３０は溝３４および突起体３５を有しているので、アンダーフィル材１１１の充填時、アンダーフィル材１１１の進入速度の差を抑制させてボイドの発生を抑制させることが可能となる。それゆえ、突起電極３３の微細化が可能となり、チップサイズの縮小化や多出力化が可能となる。
【０１２５】
また、半導体チップ３０を備える半導体装置１１０では、溝３４および突起体３５の形成パターンによってアンダーフィル材１１１の流れ（進入速度）が制御されることにより、ボイドの発生が抑制された樹脂封止が施されている。したがって、半導体チップ３０を外力から保護することができるとともに従来よりも接合強度が高いので、実装信頼性に優れた高機能かつ小型の半導体装置１１０を実現することが可能となる。
【０１２６】
また、突起電極３３の配置が狭ピッチになっていても、前記実施の形態１の半導体装置１００と同様に、半導体チップ３０に溝３４が形成されているので、アンダーフィル材１１１に含まれるフィラー形状の加工や小粒径化が不要となる。これにより、コストの増加無しに、狭ギャップ領域にアンダーフィル材１１１を好適に充填することが可能となる。
【０１２７】
半導体装置１１０では、アンダーフィル材１１１をポッティングする箇所は、能動面の長辺側であることが好ましい。つまりは、半導体チップ３０の能動面が、「（長辺の長さ／短辺の長さ）＞１．２５」を満たす長方形の形状を有しているため、アンダーフィル材１０１を流し込む入口から出口までの流路が短い方を選ぶことにより、空気を巻き込むことが低減されるためである。
【０１２８】
また、半導体チップ３０には、溝３４および突起体３５が、能動面の略中心を通る長辺方向に平行な面に対して対称に形成されていることにより、能動面の長辺側であればいずれの長辺でもよく、アンダーフィル材１１１の制御を効果的に行うことが可能となる。
【０１２９】
言い換えると、半導体チップの能動面が、「（長辺の長さ／短辺の長さ）＞１．２５」を満たす長方形の形状を有している場合は、溝および突起体を、能動面の略中心を通る長辺方向に平行な面に対して対称に形成させることが好ましい。これにより、能動面の長辺側（図６中の矢印Ｐ）からアンダーフィル材を流し込むことによって、アンダーフィル材の制御を最も効果的に行うことが可能となる。
【０１３０】
また、半導体装置１１０においても、突起電極３３、溝３４、および突起体３５は上述した個数および配置に限らず、その個数および配置は好適に設定することができる。また、所望する好適なアンダーフィル材１１１の流れの制御に応じて、溝３４および突起体３５のうち、少なくとも一方が形成されていればよい。例えば、図８に、半導体チップ４０の一構成例を示す。
【０１３１】
図８に示す半導体チップ４０では、突起電極４３は、３×４のマトリクス状に配置されている。そして、突起体４５は、能動面の短辺に対して４５°方向に２つが、能動面の短辺側端付近にそれぞれ形成されているとともに、能動面の長辺方向に対して平行に２つが、能動面の一方の長辺側端付近に形成されている。
【０１３２】
このような構成は、溝を設けておらず、突起電極４３の配置ピッチが比較的緩い場合に好適な構成である。溝の形成工程が削減されるので、生産性を向上することが可能となる。また、半導体チップ３０の替わりに半導体チップ４０を半導体装置１１０に備える場合は、突起体４５が設けられていない方の長辺側から、アンダーフィル材１１１をポッティングすることが好ましい。これにより、アンダーフィル材１１１の制御を最も効果的に行うことが可能となる。
【０１３３】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１３４】
本発明は、フリップチップ方式の半導体チップに関する分野に好適に用いることができるだけでなく、狭ピッチに樹脂を流し込む構成を有する半導体装置について適用することができ、さらには、半導体装置の製造方法に関する分野にも広く用いることができる。それゆえ、本発明は、例えば、携帯電話、携帯情報端末、薄型ディスプレイ、およびノート型コンピュータ等の各種半導体モジュールの駆動に好適に使用することができる半導体装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【０１３５】
【図１】本発明における半導体チップの実施の一形態を示す平面図である。
【図２】上記半導体チップを備える半導体装置の一構成例を示す断面側面図である。
【図３】上記半導体装置を備える液晶モジュールの一構成例を示す平面図である。
【図４】上記半導体装置における、アンダーフィル材をポッティングする際の様子を示す平面図である。
【図５】本発明における半導体チップの他の実施の形態を示す平面図である。
【図６】本発明における半導体チップのさらに他の実施の形態を示す平面図である。
【図７】上記半導体チップを備える半導体装置の一構成例を示す断面側面図である。
【図８】本発明における半導体チップのさらに他の実施の形態を示す平面図である。
【図９】従来の半導体装置の構造を示す断面側面図である。
【図１０】従来の半導体装置における、封止樹脂をポッティングする際の様子を示す側面図である。
【図１１】従来の半導体装置における、半導体チップの各位置の封止樹脂の進入速度の差を示す平面図である。
【符号の説明】
【０１３６】
１０，２０，３０，４０  半導体チップ
１１，３１  半導体基材
１２，３２  ソルダレジスト（絶縁保護膜）
１３，２３，３３，４３  突起電極
１４，２４，３４  溝
１５，２５，３５，４５  突起体
５０，７０  配線基板
５１，７１  基材
５２  接続端子
６０  インターポーザ基板
６１  基材
６２  第１接続端子
６３  第２接続端子
７２  インナーリード
１００，１１０  半導体装置
１０１，１１１  アンダーフィル材（封止樹脂）
１５０  液晶モジュール
１５１  液晶パネル
１５２  ソースドライバ（駆動ドライバ）
１５３  ゲートドライバ（駆動ドライバ）
３５１  容器
３５２  ノズル
【図１】
2009188275.tif 000003
【図２】
2009188275.tif 000004
【図３】
2009188275.tif 000005
【図４】
2009188275.tif 000006
【図５】
2009188275.tif 000007
【図６】
2009188275.tif 000008
【図７】
2009188275.tif 000009
【図８】
2009188275.tif 000010
【図９】
2009188275.tif 000011
【図１０】
2009188275.tif 000012
【図１１】
2009188275.tif 000013