(57)【要約】【課題】トランジスタなどの半導体素子の物理モデルの多数のパラメータを短時間で調整可能なパラメータ調整装置を提供すること。【解決手段】パラメータ調整装置は、ＢＳＩＭ等の半導体素子の物理モデルの複数のパラメータの少なくとも一部を遺伝子とする個体を定義し、ＦＥＴのゲート幅Ｗ、ゲート長Ｌの複数の組み合わせについてそれぞれ設定されたセンターＦＥＴ、BEST-FET、WORST-FETのしきい値電圧値Ｖthおよびオン電流値Ｉonの設定値に合致し、かつ物理モデルの計算値が設定値の一方の側に来るように遺伝的アルゴリズムを使用して物理モデルのパラメータを最適化するパラメータ調整手段を備える。BEST-FET、WORST-FETのモデルについてはモデルの計算値が設定値より外側になるようにＢＳＩＭパラメータを調整することが可能である。【選択図】図１
2009223710.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子の物理モデルの複数のパラメータの少なくとも一部を遺伝子とする個体を定義し、半導体素子の複数の形状に関連した複数の設定値に合致し、かつ前記物理モデルの計算値が前記複数の設定値の一方の側に来るように遺伝的アルゴリズムを使用して物理モデルのパラメータを最適化するパラメータ調整手段を備えたことを特徴とするパラメータ調整装置。
【請求項２】
前記物理モデルはＭＯＳＦＥＴモデルであり、
前記パラメータ調整手段は、前記半導体素子であるＦＥＴのゲート幅Ｗ、ゲート長Ｌの複数の組み合わせについてそれぞれ設定されたセンター、BEST、WORSTのしきい値電圧値Ｖthおよびオン電流値Ｉonに合致するように、センターＦＥＴ、BEST−ＦＥＴ、WORST−ＦＥＴそれぞれについて別に前記ＭＯＳＦＥＴモデルの一部のパラメータを調整することを特徴とする請求項１に記載のパラメータ調整装置。
【請求項３】
前記パラメータ調整手段は、前記個体の遺伝子を評価する評価手段を備え、
前記BEST−ＦＥＴおよびWORST−ＦＥＴに関する評価については、前記BEST−ＦＥＴおよびWORST−ＦＥＴに関する設定値を含み、かつ設定値のセンターＦＥＴの設定値とは反対側である外側に設定された所定の長さの許容範囲の内部においては、前記ＭＯＳＦＥＴモデルの計算値が前記設定値に近いほど前記評価手段の出力が良く、かつ許容範囲の両側においては、前記評価手段の出力が所定の値よりも悪くなっていることを特徴とする請求項２に記載のパラメータ調整装置。
【請求項４】
誤差ＥをＥ＝（（（ＭＯＳＦＥＴモデルの計算値）−設定値）／設定値）とし、前記設定値から前記許容範囲の前記設定値とは反対側の境界までの距離をｒとすると、設定値の近傍における評価関数は、ｒが正の場合には、誤差Ｅが０および正の範囲では評価関数＝Ｅの２乗、負の範囲では評価関数＝（Ｅ−ｒ）の２乗であり、rが負の場合は設定値の近傍における評価関数は、誤差Ｅが０および負の範囲では評価関数＝Ｅの２乗、正の範囲では評価関数＝（Ｅ−ｒ）の２乗であることを特徴とする請求項３に記載のパラメータ調整装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パラメータ調整装置に関するものであり、特に、遺伝的アルゴリズムを用いてトランジスタなどの半導体素子の物理モデルの多数のパラメータを短時間で調整可能なパラメータ調整装置に関するものである。
【背景技術】
【０００２】
ＬＳＩの製造を行う場合、まず試作を行い、当該製造ラインでＦＥＴ（MOSFET、電界効果トランジスタ）のゲートのチャネル長Ｌおよびチャネル幅Ｗ等の形状の異なる幾つかのＦＥＴのサンプルを試作する。次に、この試作品の電気的特性の測定結果から、当該製造ラインにおいて製造されるＦＥＴの電気的特性を高精度で表現できるように（具体的には電気的特性とシミュレーションでのグラフができる限り合致するように）、ＦＥＴの物理モデルの複数のパラメータを調整する。そして、このＦＥＴの物理モデルを使用して、ＳＰＩＣＥなどの周知の回路シミュレータによって当該製造ラインにおいて製造する各種ＬＳＩ（ＦＥＴ）の動作のシミュレーションが行われていた。
【０００３】
ＦＥＴの物理モデルは、Ｖｇ（ゲート電圧）、Ｖｄ（ドレイン電圧）、Ｉｄ（ドレイン電流）の関係等をゲートのチャネル長Ｌ、チャネル幅Ｗ等の変数および複数のパラメータを含む数式によって表現したものであり、多数のモデルが提案されている。そして、上記シミュレーションには例えば代表的な周知のＢＳＩＭ（Berkeley Short Channel IGFET Model）が使用されていた。ＢＳＩＭは多数の数式からなり、調整すべきパラメータの数は５０個以上ある。なお、ＦＥＴの物理モデルの詳細および従来のパラメータ調整方法については例えば下記文献に記載されているので、詳細な説明は省略する。
【非特許文献１】鳥谷部達監修「MOSFETのモデリングとBSIM3ユーザーズガイド」平成14年2月28日丸善発行。
【０００４】
上記した従来のパラメータ調整方法においては、多数のパラメータを同時に最適化することは出来ないので、一部のパラメータのみをまず最適化し、このパラメータを固定して他の一部のパラメータを最適化するという作業を繰り返すことによってパラメータ全体の調整を行っていた。ところが、この方法では最適化するパラメータの処理順序によっては最適なパラメータに収束しない、あるいは収束させるために多大の時間と労力を要するという問題点があった。
【０００５】
そこで、本出願人が先に出願した下記の特許文献１には、遺伝的アルゴリズムを用いてＦＥＴの物理モデルの多数のパラメータを同時に調整するパラメータ調整装置が開示されている。このパラメータ調整装置は特殊な交叉処理によって新たなパラメータ遺伝子を生成する手段を備えたことを主要な特徴とする。また、実数であるパラメータに適用するために正規化手段を備えた点にも特徴がある。更に、ＦＥＴ特有の特性に高精度で合致するようにパラメータの評価を行う評価手段にも特徴がある。
【特許文献１】特開２００５−３８２１６号公報
【０００６】
上記した従来のパラメータ調整装置においては、試作したＦＥＴの中から平均的な特性を持つ代表ＦＥＴを１つ選択し(TYPICALと通常呼ばれる。以下代表ＦＥＴをTYPICALＦＥＴと記す。)、このTYPICALＦＥＴの特性に合致するようにＢＳＩＭのパラメータを調整していた。しかし、LSI設計を行う場合、過去の製造実績のデータなどから、Vth,Ionの中心値やBEST,WORSTの値が決められていて、設計時においてはTYPICALのデータが即採用されるとは限らない。
【０００７】
また、ＬＳＩを製造した場合に、ＦＥＴの特性を示す指標であるＶth（しきい値電圧）およびＩon（オン電流）のばらつきは、センター値を中心とする正規分布を示し、BESTＦＥＴ（＝高速のＦＥＴ：例えば中心からBEST（高速）側に標準偏差の数倍だけ離れたＦＥＴ、消費電力が大きいので一般的に消費電力に見積のために使われる）においてはＶthは低、Ｉonは大となり、WORSTＦＥＴ（＝低速のＦＥＴ：例えば中心からWORST（低速）側に標準偏差の数倍だけ離れたＦＥＴ、動作が遅くなる。設計時に回路の検証に使われる）においてはＶthは高、Ｉonは小となる。
【０００８】
そこで、TYPICALＦＥＴを参照してＢＳＩＭパラメータを調整した後に、ゲートのチャネル長Ｌおよびチャネル幅Ｗの任意の組み合わせのそれぞれについて、ＦＥＴの特性を示す指標であるＶthおよびＩonのセンター値およびfast値、slow値を各種の方法（統計的手法や、経験的な実績に基づくものなど）推定して設定し、センター値、fast値、slow値のそれぞれについて別個に、ＢＳＩＭの一部のパラメータを任意の組み合わせのＶthおよびＩonの設定値に合うように調整し、この３組のＢＳＩＭパラメータを用いて回路のシミュレーションが行なわれていた。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記した従来のパラメータ調整作業においては、ゲートのチャネル長Ｌおよびチャネル幅Ｗの任意の組み合わせの数は数十組以上となり、これらの全ての組み合わせについてＶthおよびＩonが設定値に合うように、多数のＢＳＩＭパラメータを調整することは非常に困難な作業であった。
従って、BSET−ＦＥＴ、WORST−ＦＥＴのシミュレーションのためのパラメータがうまく抽出することができず、結果として回路設計時におけるシミュレーションに悪影響を及ぼすことが問題となっていた。
【００１０】
本発明の目的は、上記した課題を解決する点にあり、トランジスタなどの半導体素子の物理モデルの多数のパラメータを短時間で調整可能なパラメータ調整装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明のパラメータ調整装置は、半導体素子の物理モデルの複数のパラメータの少なくとも一部を遺伝子とする個体を定義し、半導体素子の複数の形状に関連した複数の設定値に合致し、かつ前記物理モデルの計算値が前記複数の設定値の一方の側に来るように遺伝的アルゴリズムを使用して物理モデルのパラメータを最適化するパラメータ調整手段を備えたことを主要な特徴とする。
【００１２】
また、前記したパラメータ調整装置において、前記物理モデルはＭＯＳＦＥＴモデルであり、前記パラメータ調整手段は、前記半導体素子であるＦＥＴのゲート幅Ｗ、ゲート長Ｌの複数の組み合わせについてそれぞれ設定されたセンター、BEST、WORSTのしきい値電圧値Ｖthおよびオン電流値Ｉonに合致するように、センターＦＥＴ、BEST−ＦＥＴ、WORST−ＦＥＴそれぞれについて別に前記ＭＯＳＦＥＴモデルの一部のパラメータを調整する点にも特徴がある。
【００１３】
また、前記したパラメータ調整装置において、前記パラメータ調整手段は、前記個体の遺伝子を評価する評価手段を備え、前記BESTＦＥＴおよびWORSTＦＥＴに関する評価については、前記BEST-FETおよびWORST-FETに関する設定値を含み、かつ設定値のセンターＦＥＴの設定値とは反対側である外側に設定された所定の長さの許容範囲の内部においては、前記ＭＯＳＦＥＴモデルの計算値が前記設定値に近いほど前記評価手段の出力が良く、かつ許容範囲の両側においては、前記評価手段の出力が所定の値よりも悪くなっている点にも特徴がある。
【００１４】
また、前記したパラメータ調整装置において、誤差ＥをＥ＝（（（ＭＯＳＦＥＴモデルの計算値）−設定値）／設定値）とし、前記設定値から前記許容範囲の前記設定値とは反対側の境界までの距離をｒとすると、設定値の近傍における評価関数は、ｒが正の場合には、誤差Ｅが０および正の範囲では評価関数＝Ｅの２乗、負の範囲では評価関数＝（Ｅ−ｒ）の２乗であり、rが負の場合は設定値の近傍における評価関数は、誤差Ｅが０および負の範囲では評価関数＝Ｅの２乗、正の範囲では評価関数＝（Ｅ−ｒ）の２乗である点にも特徴がある。
【発明の効果】
【００１５】
本発明のパラメータ調整装置は上記のような特徴によって、従来は非常に困難な作業であった、例えば多数の設定値それぞれとの誤差の二乗平均値を小さくするように、多数のパラメータを同時に調整することが可能となる。
【００１６】
また、BEST−ＦＥＴ、WORST−ＦＥＴのモデルについてはモデルの計算値が設定値より外側になるようにＢＳＩＭパラメータを調整することが可能である。従って、量産するＬＳＩについて、より正確なシミュレーションが可能となり、設計時の想定がしやすくなり、製品の要求仕様を満たすかどうかのチェックがより容易になると共に製品歩留まりが向上が期待できる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して実施例について説明する。
【実施例１】
【００１８】
図２は本発明を実施するための周知のパソコンのハードウェア構成例を示すブロック図である。周知のパソコン（プログラム）１０には、ディスプレイ装置１３、プリンタ１４、キーボード１１、マウス１２、ＬＡＮ１５が接続されている。
【００１９】
本発明のパラメータ調整装置は、後述するフローチャートによって示された処理を実行するプログラムを作成し、このプログラムを実行可能な、例えば図２に示すような周知のパソコンを始めとする周知の任意のコンピュータシステムにインストールすることによって実現される。なお、コンピュータシステムのハードウェアの詳細については周知であるので説明は省略する。
【００２０】
図１は、本発明のパラメータ調整装置を使用してシミュレーションを行う場合の全体の手順を示すフローチャートである。ＬＳＩの製造を行う場合、Ｓ１０においては、ＬＳＩ製造プラントにおいて、ゲートのチャネル幅Ｗ（例えば４種類）、チャネル長Ｌ（例えば５種類）の任意の組み合わせのそれぞれについてＦＥＴを百個程度づつ試作する。
【００２１】
Ｓ１１においては、試作したＦＥＴの電気的特性を測定する。具体的にはＩｄ−Ｖｄ特性（Ｖｂ固定）、Ｉｄ−Ｖｄ特性（Ｖｇ固定）、Ｉｄ−Ｖｇ特性（Ｖｄ固定）についてそれぞれ複数個のサンプル値（離散データ）を得る測定を固定値を変えて複数回行う。Ｓ１２においては、試作ＦＥＴの測定結果を統計処理し、Ｗ、Ｌの任意の組み合わせのそれぞれについて例えばＶth、Ｉonの平均値、中央値、標準偏差等を算出する。
【００２２】
Ｓ１３においては、Ｓ１２において算出されたＷ、Ｌの任意の組み合わせのそれぞれについてのＶth、Ｉonの平均値、中央値、標準偏差等の統計処理値や過去の試作経験等を参照して、線幅Ｗ、線長Ｌの任意の組み合わせのそれぞれについて、Ｖth、Ｉonのセンター値（Ｃ点の値）、fast値（Ｆ点の値）、slow値（Ｓ点の値）を推定して設定値を決定する。
【００２３】
図８は、本発明における設定値および許容範囲を示す説明図である。特定のＷ、Ｌの組み合わせでＬＳＩを製造した場合、ＦＥＴの動作速度と関連するＶthおよびＩonはそれぞれセンター値を中心とする正規分布を示し、BESTのＦＥＴ（＝fast：Ｆ点）においてはＶthは低、Ｉonは大となり、WORSTのＦＥＴ（＝slow：Ｓ点）においてはＶthは高、Ｉonは小となる。
【００２４】
ＬＳＩの製造時にはＦＥＴの動作速度と関連するＶthおよびＩonについて、図８のＦ点からＳ点までの所定の範囲を決定し、その範囲内では正常に動作することをシミュレーションによって確認している。この範囲を広げ過ぎるとＦＥＴの速度のばらつきが大きくなってＬＳＩの設計が困難になる一方、狭くすると、動作確認範囲外のＦＥＴの割合が増加し、歩留まりが低下してしまう恐れがある。
【００２５】
Ｆ点の値は、例えばＶthおよびＩonがそれぞれセンター値からBEST側に標準偏差の３倍だけ離れた値となるように決定される。また、Ｓ点の値は、例えばＶthおよびＩonがそれぞれセンター値からWORST側に標準偏差の３倍だけ離れた値となるように決定される。このように決定すると、製造したＦＥＴの約９５％はＦ点とＳ点の間に含まれる。
【００２６】
このように決定されたＦ点、Ｓ点にＢＳＩＭパラメータをフィッティングできれば、このＦ点、Ｓ点のＦＥＴを表すＢＳＩＭを使用して回路のシミュレーションを行い、動作を確認した上でＬＳＩの量産を行うことにより、歩留まりをより正確に予測可能となる。
【００２７】
ところが、例えばＳ点にフィッティングしたパラメータのＢＳＩＭの特性がＳ点よりも内側（センターＣ側）になってしまった場合には、このパラメータを使用したＢＳＩＭでシミュレーションを行い、動作を確認できても、Ｓ点よりも外側になるＦＥＴの割合が目標よりも多くなり、これらのＦＥＴについては動作が確認できていないため、歩留まりが目標値より悪化する恐れがある。
【００２８】
従って、Ｆ点およびＳ点に関するＢＳＩＭのパラメータフィッティング（Ｓ１７、Ｓ１８）においては、ＢＳＩＭのパラメータを、Ｆ点およびＳ点の外側に設けた許容範囲内にあり、かつなるべくＦ点Ｓ点に近いものに調整する必要がある。
【００２９】
図１のＳ１４においては、統計処理値を参照して、線幅Ｗ、線長Ｌの任意の組み合わせのそれぞれについて代表ＦＥＴを１個づつ選定する。Ｓ１５においては、例えば前記した特許文献１に開示されている方法によって、選択された代表ＦＥＴの測定値となるべく一致するように、遺伝的アルゴリズムを使用してＢＳＩＭのパラメータをフィッティング処理する。
【００３０】
Ｓ１６においては、Ｖth、Ｉonのセンター値に一致するように、Ｖth、Ｉonと関連する一部のＢＳＩＭパラメータをフィッティング処理する。Ｓ１７においては、Ｖth、Ｉonのfast値に一致するように、Ｖth、Ｉonと関連する一部のＢＳＩＭパラメータをフィッティング処理する。Ｓ１８においては、Ｖth、Ｉonのslow値に一致するように、Ｖth、Ｉonと関連する一部のＢＳＩＭパラメータをフィッティング処理する。フィッティング処理の詳細は後述する。
【００３１】
Ｓ１９においては、任意の形状のＦＥＴを使用してＬＳＩを設計し、Ｓ１６〜Ｓ１８において調整された３組のパラメータのＢＳＩＭを用い、ＳＰＩＣＥなどの周知の回路シミュレーションプログラムを使用して回路動作のシミュレーションを行って、動作を確認する。Ｓ２０においては、ＬＳＩを量産する。
【００３２】
本発明のパラメータ調整装置を使用することにより、物理モデルの精度の高いパラメータが短時間で得られ、より精度の高いシミュレーションを行うことができる。
【００３３】
図３は、Ｓ１６（Ｓ１７、Ｓ１８）におけるフィッティング処理の内容を示すフローチャートである。Ｓ３０においては、線幅Ｗ、線長Ｌの任意の組み合わせのそれぞれについて、Ｖth、Ｉonの設定値のセンター値（fast値、slow値および許容範囲）を読み込む。Ｓ３１においては、Ｓ１５において調整されたＢＳＩＭパラメータを読み込む。
【００３４】
Ｓ３２においては、一部のパラメータ群を遺伝子とする個体を生成する。調整すべきパラメータの数ｎはシミュレーションする目的によって異なるので、調整すべきパラメータの数ｎに依存して遺伝的アルゴリズムにおける個体数Ｎや子個体の生成数（max）などのパラメータを変化させる。実施例においては、例えば個体数Ｎ＝ｎ×１５とする。
【００３５】
図１０は、Ｓ３２において調整するパラメータのリストである。図１０（ａ）はセンター値について調整するセンターモデルの場合（Ｓ１６）のパラメータ群のリストであり、図１０（ｂ）はfast値、slow値について調整するコーナーモデルの場合（Ｓ１７、Ｓ１８）のパラメータ群のリストである。なお、ビニングパラメータとは実効チャネル長、実効チャネル幅、実効面積に基づいて補正するためのパラメータのことである。デバイスが小さいほど効くことから、小デバイスの補正に使われるパラメータである。
【００３６】
Ｓ３２においては、これらのパラメータについて初期値を発生させて各個体の遺伝子とする。各パラメータはＳ１５において概ね調整されているので、初期値は、例えばＳ１５における調整値を中心とする所定の範囲内に限定して一様分布させるか、あるいはラテン・ハイパーキューブ・サンプリング(LHS)、ラテン・スーパーキューブ・サンプリング(LSS)で発生させる。
【００３７】
Ｓ３３においては、母集団となる初期個体のそれぞれについて評価値を計算する。詳細については後述するが、評価値としては評価が良いものほど値が小さく、評価が悪いものほど値が大きくなっている。Ｓ３４においては、後述する選択、交叉処理を行う。Ｓ３３で生成された母集団から所定個の親個体を選び、親個体とは異なる遺伝子を持つ所定個数（max個）の子個体を生成する。Ｓ３５においては、新規個体（子個体）についてＳ３３と同様に評価値を計算する。
【００３８】
Ｓ３６においては、淘汰処理を行う。具体的には例えば、Ｓ３４において選択された親個体と子個体を混ぜて、評価値の悪い（値が大きい）順に並べ替えて、上位のmax個（生成した子個体数）を淘汰（削除）し、残りの評価値の良い個体を母集団に戻す。なお、この他に親個体の一部を淘汰の対象にせずにそのまま母集団に戻し、残りの親個体と子個体から評価の良い順に「残りの親個体」数分戻す方法を用いてもよい。
【００３９】
Ｓ３７においては、終了条件を満足するか否かが判定され、判定結果が否定の場合にはＳ３４に移行するが、肯定の場合にはフィッティング処理を終了する。終了条件としては例えば、「世代数（Ｓ３４の選択、交叉処理の処理回数）が所定値に達したか、あるいは最も評価の良い固体の評価値が予め定められた値以下に達したか」としてもよい。
【００４０】
図４は、Ｓ３４の選択、交叉処理の内容を示すフローチャートである。この交叉法は複数の親個体の遺伝子から計算された多面体の中から子個体の遺伝子を生成する実数値向け交叉法である。
【００４１】
Ｓ４０においては、集団中から親個体ｐ個をランダムに選択する。ｐの値は調整するパラメータがｎ個の場合、ｐ＝ｎ＋１とするのが望ましい。Ｓ４１においては、ｐ個の親個体の重心Ｇを計算する。即ち、各パラメータ毎に平均値を求める。Ｓ４２においては、生成した子個体数を示す変数ｃを１にセットする。Ｓ４３においては、重心Ｇ及び一様分布乱数を用いた下記の式１より子個体を一つ生成する。
【００４２】
【数１】
2009223710.tif 000003
【００４３】
ここで、ｐは選択された親個体の数、Ｃは生成される子個体の遺伝子（パラメータ群）を示すベクトル、Ｐｋは選択された親個体の遺伝子を示すベクトルである。なお、本実施例では選択された親個体の数はｎ＋１個であるとする。また、ｕ（０，１）は区間［０，１］の一様分布乱数である。
【００４４】
Ｓ４４においては、変数ｃに１を加算する。Ｓ４５ においては、変数ｃがmax（生成する子個体数）を超えたか否かが判定され、判定結果が否定の場合にはＳ４３に移行するが、肯定の場合には処理を終了する。なお、生成する子個体数maxは１０×ｎ程度が望ましい。
【００４５】
図５は、調整するパラメータをα、βの２個、個体集団よりランダムに選ばれた親個体の数を３個とした時の本発明におけるシンプレックス交叉の探索範囲（子固体の生成範囲）を示す説明図である。重心Ｇから各親個体Ｐ１〜Ｐ３までのベクトルをε倍して子個体の生成範囲（図４の外側の三角形の内部）を決定し、その範囲から一様乱数を用いて子個体を生成する。εの推奨値は親個体の数がｐ個の時、√(p+1)である。なお、パラメータ数が３以上の場合には子個体の生成範囲は複数の超平面によって囲まれた超多面体の内部空間となる。
【００４６】
上記の様な交叉方法を用いることで、調整対象となるパラメータが実数値である問題に対してパラメータを陽に扱うことができ、有効な調整を行う事ができる。陽に扱うことができるとは、パラメータ空間近傍にある個体が遺伝子空間でも近傍にあることを意味する。また、このような交叉手法は変数間の依存性に頑健で、スケールのとり方に依存しないという特徴があり、パラメータ間に依存性が強く、スケーリングが異なるパラメータが多数存在するトランジスタの電気特性モデル関数のパラメータ調整に適している。
【００４７】
通常、遺伝的アルゴリズムにおいては交叉の他に突然変異という処理を行う。実数値を扱う遺伝的アルゴリズムの場合でも、染色体の各遺伝子に正規分布Ｎ（０，σ２）に従って発生させた正規乱数を加算する操作が提案されている。しかし、上記したような本発明の交叉方法は交叉過程において乱数を用いているため、突然変異の性質も兼ね備えている。そのため、上記のような交叉手法を用いる場合は突然変異を行わない。
【００４８】
図６は、Ｓ１６内におけるＳ３３、Ｓ３５の評価処理（センター）の内容を示すフローチャートである。Ｓ５０においては、未評価の個体を１個選択する。Ｓ５１においては、未処理の幅Ｗ、長さＬの組み合わせを１組選択する。Ｓ５２においては、選択した個体の遺伝子であるパラメータおよび幅Ｗ、長さＬを使用し、ＢＳＩＭでVg-Id特性、Vd-Id特性を算出する。即ち、VgあるいはVdを少しずつ変化させてIdを求める。
【００４９】
Ｓ５３においては、Vg-Id特性の差分値（ｇｍ）が最大値となるVgを求める。Ｓ５４においては、Ｓ３１で求めたVgにおけるVg-Id特性曲線の接線がＸ（Vg）軸と交わる点の電圧をVthとする。Ｓ５５においては、Vd-Id特性曲線において、Vd＝Vg＝Vdd（ＬＳＩの電源電圧）の時のIdをIonとする。
【００５０】
Ｓ５６においては、Ion、Vthについて設定値との誤差Ｅを計算する。誤差Ｅ＝（ＢＳＩＭ計算値−設定値）／設定値である。Ｓ５７においては、全ての幅Ｗ，長さＬの組み合わせについて処理が終了したか否かが判定され、判定結果が否定の場合にはＳ５１に移行するが、肯定の場合にはＳ５８に移行する。
【００５１】
Ｓ５８においては、全ての幅Ｗ，長さＬの組み合わせと対応する誤差Ｅの二乗平均値を算出し、これを評価値とする。Ｓ５９においては、全ての個体について評価処理が完了したか否かが判定され、判定結果が否定の場合にはＳ５０に移行するが、肯定の場合には評価処理を終了する。
【００５２】
図７は、Ｓ１７あるいはＳ１８内におけるＳ３３、Ｓ３５の評価処理（コーナー）の内容を示すフローチャートである。Ｓ６０〜Ｓ６６までは前記した図６のセンターモデルの評価処理のＳ５０〜Ｓ５６までと同一である。従って、処理の異なるＳ６７以降について説明する。Ｓ６７においては、当サイズ（幅Ｗ，長さＬ）の許容範囲値およびfast、slowの別を考慮して誤差Ｅから個別評価値Ｈを算出する。
【００５３】
図９は、本発明において使用する評価関数を示す説明図である。本発明においては、個別評価関数Ｈ(E)として２つの関数ｆ(E)とｇ(E)を加算したものを用いる。図９（ａ）に示す関数ｆ(E)は、数式２に示すように誤差Ｅが０以上の場合にはＥの２乗、誤差Ｅが負の場合には（Ｅ−ｒ）の２乗である関数である。
【００５４】
【数２】
2009223710.tif 000004
【００５５】
なおｒは設定値から許容範囲の設定値とは反対側の境界までの距離であり、負の場合もある。許容範囲は例えば設定値の４％〜１２％程度であってもよい。なお、この関数ｆ(E)は例えば設定値がセンター値よりも大きく、ｒが正の場合、例えば図８のＳ点のVthやＦ点のIonの場合の図である。設定値がセンター値よりも小さく、ｒが負の場合、例えば図８のＳ点のIonやＦ点のVthの場合には誤差Ｅの極性が逆となり、設定値の近傍における評価関数は、誤差Ｅが０および負の範囲では評価関数＝Ｅの２乗、正の範囲では評価関数＝（Ｅ−ｒ）の２乗となる。
【００５６】
この関数ｆ(E)は、誤差が負（ＢＳＩＭの計算値が設定値の内側になった）の場合には設定値の外側の許容範囲の更に外側の悪い評価値と同じ値となり、許容範囲内の個体より淘汰される確率が高くなる。また、許容範囲の内側においては、誤差Ｅが小さい、即ちＢＳＩＭの計算値が設定値に近いほど評価が良く（値が小さく）なっている。
【００５７】
図９（ｂ）に示す関数ｇ(E)は、数式３に示すような関数であり、誤差０から許容範囲の中間点までは０であるが、それ以上はＥが大きいほど評価が悪くなる。
【００５８】
【数３】
2009223710.tif 000005
【００５９】
図９（ｃ）に示す個別評価関数Ｈ(E)は数式４に示すように２つの関数ｆ(E)とｇ(E)を加算したものである。なお、ｋは定数である。
【００６０】
【数４】
2009223710.tif 000006
【００６１】
図７のＳ６８においては、全ての幅Ｗ，長さＬの組み合わせについて処理が終了したか否かが判定され、判定結果が否定の場合にはＳ６１に移行するが、肯定の場合にはＳ６９に移行する。
【００６２】
Ｓ６９においては、全ての幅Ｗ，長さＬの組み合わせと対応する誤差Ｅの平均値を算出し、これを評価値とする。Ｓ７０においては、全ての個体について評価処理が完了したか否かが判定され、判定結果が否定の場合にはＳ６０に移行するが、肯定の場合には評価処理を終了する。
【００６３】
以上実施例１を説明したが、本発明のパラメータ調整装置には以下のような変形例も考えられる。トランジスタの物理モデル例としてはＢＳＩＭを挙げたが、本発明はＢＳＩＭの他、公知の任意のトランジスタ物理モデル（HiSIM,PSPなど表面ポテンシャルモデルをはじめとして、バイポーラモデルなどの各種モデル）を使用可能である。更に、本発明はトランジスタ以外の公知の任意の半導体素子にも適用可能である。
【図面の簡単な説明】
【００６４】
【図１】本発明のパラメータ調整装置を使用してシミュレーションを行う場合の全体の手順を示すフローチャートである。
【図２】発明を実施するための周知のパソコンのハードウェア構成例を示すブロック図である。
【図３】Ｓ１６（Ｓ１７、Ｓ１８）におけるフィッティング処理の内容を示すフローチャートである。
【図４】Ｓ３４の選択、交叉処理の内容を示すフローチャートである。
【図５】本発明におけるシンプレックス交叉の探索範囲（子固体の生成範囲）を示す説明図である。
【図６】Ｓ１６内におけるＳ３３、Ｓ３５の評価処理（センター）の内容を示すフローチャートである。
【図７】Ｓ１７あるいはＳ１８内におけるＳ３３、Ｓ３５の評価処理（コーナー）の内容を示すフローチャートである。
【図８】本発明における設定値および許容範囲を示す説明図である。
【図９】本発明において使用する評価関数を示す説明図である。
【図１０】Ｓ３２において調整するパラメータのリストである。
【符号の説明】
【００６５】
１０…パソコン（プログラム）
１１…キーボード
１２…マウス
１３…ディスプレイ装置
１４…プリンタ
１５…ＬＡＮ
Ｇ          重心
Ｐ１〜Ｐ３  親個体
α、β      パラメータ
【図１】
2009223710.tif 000007
【図２】
2009223710.tif 000008
【図３】
2009223710.tif 000009
【図４】
2009223710.tif 000010
【図５】
2009223710.tif 000011
【図６】
2009223710.tif 000012
【図７】
2009223710.tif 000013
【図８】
2009223710.tif 000014
【図９】
2009223710.tif 000015
【図１０】
2009223710.tif 000016