(57)【要約】【課題】クラックや剥離など配線基板表面の損傷による品質低下を防止できる連結配線基板を提供する。【解決手段】半導体パッケージ化される複数の配線基板領域を備える連結配線基板１００であって、同一の配線パターン２８を有する複数の配線基板２２領域と、各配線基板２２領域が個片化される際の切断部分を含む、各配線基板２２領域の境界領域内に、切り抜かれた箇所である複数のスロット１０１とが設けられ、配線パターン２８は、前記境界領域内で、かつ、複数のスロット１０１が形成されていない領域を除く領域に形成されていることを特徴とする。【選択図】図１
2009117654.tif 000002
【特許請求の範囲】
【請求項１】
半導体パッケージ化される複数の配線基板領域を備える連結配線基板であって、
同一の配線パターンを有する複数の配線基板領域と、
前記各配線基板領域が個片化される際の切断部分を含む、前記各配線基板領域の境界領域内に、切り抜かれた箇所である複数のスロットとが設けられ、
前記配線パターンは、前記境界領域内で、かつ、前記複数のスロットが形成されていない領域を除く領域に形成されている
ことを特徴とする連結配線基板。
【請求項２】
前記配線パターンで前記境界領域へと連なる端部は、前記複数のスロットで終端する
ことを特徴とする請求項１に記載の連結配線基板。
【請求項３】
前記連結配線基板は、さらに、前記配線パターンとは電気的に分離されるベタパターンを備え、
前記ベタパターンは、前記境界領域内の、前記複数のスロットが形成されていない領域内に形成される
ことを特徴とする請求項２に記載の連結配線基板。
【請求項４】
前記各配線基板領域は、矩形であり、
前記ベタパターンは、前記各配線基板領域の角の領域に位置する
ことを特徴とする請求項３に記載の連結配線基板。
【請求項５】
半導体パッケージ化される複数の配線基板領域を備える連結配線基板を製造する方法であって、
前記連結配線基板に配線パターンを形成する第１形成ステップと、
前記各配線基板領域が個片化される際の切断部分を含む前記各配線基板領域の境界領域内に、細長く切り抜かれることにより複数のスロットを形成する第２形成ステップとを含み、
前記第１形成ステップは、前記境界領域内の前記複数のスロットが形成されない領域以外に前記配線パターンを形成する
ことを特徴とする製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は連結配線基板に関し、特に半導体パッケージ化される複数の配線基板領域を備える連結配線基板に関する。
【背景技術】
【０００２】
半導体パッケージは、多くの電子機器に実装されている。昨今、特に携帯電話やモバイル用機器など電子機器の進展により、半導体パッケージには高密度実装の要求が高まっている。その要求に応えるために半導体パッケージは、ＱＦＰ（ｑｕａｄ  ｆｌａｔ  ｐａｃｋａｇｅ）やＳＯＰ（スモール・アウトライン・パッケージ）等のリードフレーム型パッケージからＢＧＡ（ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙ）やＣＳＰ（ｃｈｉｐ  ｓｉｚｅ  ｐａｃｋａｇｅ）等のエリアアレイと呼ばれる半導体パッケージへ移行している。また、エリアアレイと呼ばれる半導体パッケージの多くは、ガラス繊維を内包した樹脂からなる有機基板と、その有機基板上に搭載された半導体素子とを備えている。
【０００３】
以下、図面を参照して半導体パッケージ７０の構造について説明する。
図８は、従来の半導体パッケージの構造を説明するための図である。図８において、半導体パッケージ７０は、電気的な信号の処理を行う半導体素子７１と、半導体素子７１と電気的に接続され、半導体素子７１が配置される配線基板７２とを備える。そして、低熱膨張性の封止樹脂７３により半導体素子７１は封止されている。
【０００４】
また、半導体パッケージ７０は、以下のように形成される。
まず、配線基板７２では、例えば銅箔がエッチングされて配線パターン７８が形成されている（不図示）。
【０００５】
次に、半導体素子７１は、例えばペーストにより配線基板７２に接着される。また、半導体素子７１は、ワイヤボンディングなどの接合技術により配線基板７２と電気的に接続される。
【０００６】
次に、半導体素子７１は、例えばトランスファーモールドされる。すなわち、配線基板７２上に接着されて配置され、電気的に接続された半導体素子７１は、低熱膨張性の封止樹脂７３により封止される。
【０００７】
上述した半導体パッケージ７０の形成工程は、配線基板７２が複数個配置された連結配線基板７００の状態で行われる。
【０００８】
図９は、配線基板７２が複数個配置された連結配線基板７００を示す平面図である。図９（ａ）では、配線基板７２が４つ配置された例を示している。図９（ａ）に示すように、連結配線基板７００には、それぞれの配線基板７２の４周辺付近にスロット７０１が形成され、各配線基板７２の境界上の連結配線基板７００の長辺側には穴７０２が形成されている。
【０００９】
半導体パッケージ７０は、それを構成する配線基板７２が複数個配置された連結配線基板７００の状態で形成され、連結配線基板７００から個片化されて完成する。ここでは、連結配線基板７００から４つの半導体パッケージ７０に個片化される。
【００１０】
連結配線基板７００は、プレス金型による打ち抜き法により切断されて個片化される。打ち抜き法による切断は、切断ライン７０５に沿って行われる。切断ライン７０５は、スロット７０１の内縁を通っている。
【００１１】
図９（ｂ）では、スロット７０１の端部付近にある切断ライン７０５付近の切断部分に存在する配線パターン７８を示す図である。ここで、配線パターン７８とは、半導体パッケージ７０と外部とを電気的に接続する配線であり、配線パターン７８は、例えばめっきで形成される。
【００１２】
しかしながら、打ち抜き法による切断の際、その切断部分に存在するめっきバスなどの配線パターン７８が配線基板７２の保持を不安定にする。そのため、配線基板７２の表面にクラックや剥離などの損傷が発生しやすく半導体パッケージ７０の品質低下につながっている。
【００１３】
そこで、配線基板のバリや表面のクラック、剥離などの損傷を低減する半導体パッケージの構造が提案されている（例えば、特許文献１参照。）。
【００１４】
上記特許文献１では、連結配線基板から半導体パッケージを個片化する間に切断される基板物質量を最小に抑えることで、最終の半導体パッケージの外形に沿って発生するバリを低減することができる。
【特許文献１】特開平１０−０２７８６１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、上記特許文献１では、半導体パッケージ７０の品質低下を防止できない。
【００１６】
図１０は、連結配線基板７００から配線基板７２が打ち抜き加工される際の打ち抜きツール８００で連結配線基板７００が固定されたときの様子を模式的に示す図である。
【００１７】
また、図１０は、図９に示す領域Ｚにおいて、すなわち配線パターン７８の切断ライン７０５付近の領域において打ち抜きツール８００で連結配線基板７００が固定されている様子を模式的に示している。図１０（ａ）は、図９に示す領域ＺをＡ方向から見た場合の図であり、図１０（ｂ）は、図９に示す領域ＺをＢ方向から見た場合の図である。
【００１８】
図１０（ａ）に示すように、打ち抜きツール８００が配線パターン７８上に乗ってしまい、配線基板７２の全面を安定に固定することができない。そのため、連結配線基板７００の切断時には、配線基板７２切断時のストレスにより配線基板７２表面ではクラックや剥離などの損傷が発生してしまう。
【００１９】
以上のように、上記特許文献１における半導体パッケージ７０を構成する配線基板７２では、プレス金型による打ち抜きで連結配線基板７００から個々の素子を切断し個片化する際、その切断部分に存在するめっきバスなどの配線パターン７８により配線基板７２の保持が不安定となる。それ故、配線基板７２切断の際のストレスにより基板表面に発生するクラックや剥離などの損傷は十分に低減できない。つまり、半導体パッケージ７０の品質低下を防止できない。
【００２０】
本発明は、上記問題点を解決するものであり、クラックや剥離など配線基板表面の損傷による品質低下を防止できる連結配線基板を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記の課題を解決するために、本発明に係る連結配線基板は、半導体パッケージ化される複数の配線基板領域を備える連結配線基板であって、同一の配線パターンを有する複数の配線基板領域と、前記各配線基板領域が個片化される際の切断部分を含む、前記各配線基板領域の境界領域内に、切り抜かれた箇所である複数のスロットとが設けられ、前記配線パターンは、前記境界領域内で、かつ、前記複数のスロットが形成されていない領域を除く領域に形成されていることを特徴とする。
【００２２】
この構成より、連結配線基板を固定する領域には段差となる配線パターンが存在しない。したがって、連結配線基板を個々の配線基板の大きさに個片化する際に、安定にしっかりと固定した上で連結配線基板を切断することができるので、切断時ストレスによる配線基板表面のクラックや剥離などの損傷の発生が抑えられる。それにより、クラックや剥離など配線基板表面の損傷による品質低下を防止できる連結配線基板を実現することができる。
【００２３】
また、前記配線パターンで前記境界領域へと連なる端部は、前記複数のスロットで終端してもよい。
【００２４】
この構成より、配線パターンは、その端部がスロット部分に連なるように形成されているので、連結配線基板を個々の配線基板の大きさに個片化する際の切断ライン上に、配線パターンは存在しない。すなわち、連結配線基板を固定する領域には段差を形成することなく、配線パターンを形成することができる。
【００２５】
また、前記連結配線基板は、さらに、前記配線パターンとは電気的に分離されるベタパターンを備え、前記ベタパターンは、前記境界領域内の、前記複数のスロットが形成されていない領域内に形成されてもよい。
【００２６】
また、前記各配線基板領域は、矩形であり、前記ベタパターンは、前記各配線基板領域の角の領域に位置してもよい。
【００２７】
この構成において、連結配線基板を固定する領域には段差を発生させないように、ベタパターンが形成されている。それにより、連結配線基板を個々の配線基板の大きさに個片化する際に、安定にしっかりと固定した上で連結配線基板を切断することができるので、切断時ストレスによる配線基板表面のクラックや剥離などの損傷の発生が抑えられる。
【００２８】
本発明の連結配線基板の製造方法は、個片化されると半導体パッケージとなる複数の配線基板領域を備える連結配線基板を製造する方法であって、前記連結配線基板に配線パターンを形成する第１形成ステップと、前記各配線基板領域が個片化される際の切断部分を含む前記各配線基板領域の境界領域内に、細長く切り抜かれることにより複数のスロットを形成する第２形成ステップとを含み、前記第１形成ステップは、前記境界領域内の前記複数のスロットが形成されない領域以外に前記配線パターンを形成することを特徴としている。
【００２９】
これにより、連結配線基板を固定する領域には段差となる配線パターンが存在しない。したがって、連結配線基板を個々の配線基板の大きさに個片化する際に、安定にしっかりと固定した上で連結配線基板を切断することができるので、切断時ストレスによる配線基板表面のクラックや剥離などの損傷の発生が抑えられる。
【発明の効果】
【００３０】
本発明によれば、クラックや剥離など配線基板表面の損傷による品質低下を防止できる連結配線基板を提供することが可能となる。
【発明を実施するための最良の形態】
【００３１】
以下、図面を参照して本発明における実施の形態を詳細に説明する。なお、以下の実施の形態例は本発明を具体化した一例であって、本発明の技術範囲を限定するものではない。
【００３２】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る、配線基板２２が複数個配置されている連結配線基板１００を示す図である。図１（ａ）は、連結配線基板１００の平面図であり、図１（ｂ）は連結配線基板１００の部分拡大図である。
【００３３】
図１（ａ）に示すように、連結配線基板１００は、配線基板２２それぞれの境界領域にスロット１０１が形成されている。連結配線基板１００において、各配線基板２２が隣り合う境界で連結配線基板１００の長辺側には穴１０２が形成されている。
【００３４】
また、連結配線基板１００には、図１（ｂ）で示すように、配線パターン２８が形成されている。
【００３５】
連結配線基板１００は、配線基板２２が複数個配置された状態で形成される。そして、その配線基板２２それぞれが個片化されることで、半導体パッケージ２０が形成される。すなわち、半導体パッケージ２０は、それを構成する複数の配線基板２２が形成された連結配線基板１００の状態で形成される。
【００３６】
半導体パッケージ２０は、連結配線基板１００上の切断ライン１０５に沿って連結配線基板１００が切断されることで、各々の配線基板２２の大きさに個片化されて完成する。ここでは、１つの連結配線基板１００から４つの半導体パッケージ２０に個片化される例を示している。
【００３７】
図２は、本発明の第１の実施の形態に係る、半導体パッケージ２０の構造を説明するための図である。図２において、半導体パッケージ２０は、電気的な信号の処理を行う半導体素子２１と、半導体素子２１と電気的に接続され、半導体素子２１が接着されて配置される配線基板２２とを備える。そして、低熱膨張性の封止樹脂２３により半導体素子２１は封止される。
【００３８】
配線基板２２は、図２で示すように、半導体素子２１が実装される。また、半導体素子２１が実装された配線基板２２は、図１（ａ）に示すように、ある所定のサイズのフレーム（連結配線基板１００）の領域中にマトリックス状に配置されるように形成される。図１（ａ）では、連結配線基板１００の領域中に配線基板２２が一列に４つ配置された例を示している。
【００３９】
図１（ｂ）は、スロット１０１の端部付近にある切断ライン１０５付近の切断部分に存在する配線パターン２８を示す図である。ここで、配線パターン２８とは、半導体パッケージ２０と外部とを電気的に接続するための配線である。
【００４０】
配線パターン２８は、図１（ｂ）に示すように配線基板２２上に形成される。配線パターン２８は、例えば銅箔がエッチングされることで形成される。
【００４１】
配線パターン２８は、連結配線基板１００から半導体パッケージ２０となる配線基板２２のサイズの個片に分割する工程における切断部分、すなわち、連結配線基板１００上の切断ライン１０５を含む境界領域（配線基板２２の境界領域内）とスロット１０１が形成される領域を除いた領域に形成される。
【００４２】
また、配線パターン２８は、半導体パッケージ２０外部への引き出しが必要である。そのため、配線パターン２８は、その端部がスロット１０１部分に集められ連なるように形成されている。
【００４３】
また、配線パターン２８上の接合部表面には、まずニッケルめっきを下地として施された後に金めっきが施されている。これにより電気的な接続が可能になっている。配線パターン２８上の接合部表面へのニッケルめっきや金めっきは、通常、電解めっきで形成されている。配線パターン２８の接合部以外は、ソルダーレジストにより表面が保護されている。なお、金めっきが施された配線パターン２８の接合部は、めっきバスとして製品外部へ導かれている。
【００４４】
スロット１０１は、完成後の半導体パッケージ２０のサイズに合わせた位置、すなわち各配線基板２２の境界領域内に細長く切り抜かれて形成されている。ここでは、スロット１０１は、各配線基板２２の境界領域内に4箇所形成されている。スロット１０１は、例えば、ルーターと呼ばれるドリルを用いて、基板製造上の最終工程で形成される。
【００４５】
穴１０２は、半導体パッケージ２０の組み立ての際に必要となる基準孔として形成されている。
【００４６】
次に、半導体パッケージ２０の製造方法について、下記に説明する。
まず、配線基板２２に、配線基板２２上に設けられた所定位置に、あらかじめ例えばペースト材等を塗布する。
【００４７】
次に、半導体素子２１は、ペースト材等が塗布された配線基板２２上の所定位置に接着される。
【００４８】
次に、半導体素子２１を、例えばＡｕ線でワイヤボンディングすることで配線基板２２と電気的に接続する。
【００４９】
なお、図２で、半導体素子２１と配線基板２２との電気的な接続が、ワイヤボンディングで実施された例を示しているが、フリップチップ工法を用いて行っても構わない。ここで、フリップチップ工法とは、あらかじめ半導体素子２１の表面の所定位置にバンプを形成し、ＡＣＦ等の接合材を介して形成したバンプ部分を配線基板２２へ実装する方法である。
【００５０】
次に、半導体素子２１を、例えばトランスファーモールドする。すなわち、配線基板２２に配置され、電気的に接続された半導体素子２１は、低熱膨張性の封止樹脂２３で一括封止される。
【００５１】
次に、封止樹脂２３に一括封止された半導体素子２１を含む半導体と配線基板２２（半導体パッケージ２０）を、打ち抜き切断により連結配線基板１００から個片化する。具体的には、封止樹脂２３に一括封止された半導体素子２１とそれを搭載する配線基板２２とは、連結配線基板１００上の切断ライン１０５に沿って連結配線基板１００が切断され、連結配線基板１００から配線基板２２の大きさに個片化される。それにより、各々の半導体パッケージ２０が完成する。
【００５２】
ここで、連結配線基板１００はプレス金型による打ち抜きで切断されるが、その際には切断ライン１０５の近傍をしっかりと固定する必要がある。固定が不十分であった場合、連結配線基板１００を切断する際のストレスにより配線基板２２の浮き等が発生する。つまり、固定が不十分だと配線基板２２表面のクラックや剥離などの損傷の原因となる。
【００５３】
図３は、本発明の第１の実施の形態に係る、連結配線基板１００から配線基板２２が打ち抜き加工される際の、打ち抜きツール８００で連結配線基板１００が固定された様子を模式的に示す図である。
【００５４】
図３は、打ち抜きツール８００で連結配線基板１００における配線基板２２が固定されている様子を模式的に示している。図３では、配線パターン２８の切断ライン１０５付近の領域（図１に示す領域Ｘ付近）とスロット１０１とが打ち抜きツール８００で固定される。図３（ａ）は、図１に示す領域ＹをＡ方向から見た場合の図を示しており、図３（ｂ）は、図１に示す領域ＸをＢ方向から見た場合の図を示している。
【００５５】
本発明の連結配線基板１００では、配線基板２２の境界領域外にめっきバスなど外部への引き出しが必要な配線パターン２８はスロット１０１部分に集められ連なるように形成されている。言い換えると、切断ライン１０５及び切断ライン１０５周辺帯領域上（配線基板２２の境界領域内）に配線パターン２８が存在しないようにして、スロット１０１部分に集められるように形成されている。したがって、図３に示すように打ち抜きツール８００で連結配線基板１００を個々の配線基板２２の大きさに個片化する際に、打ち抜きツール８００が連結配線基板１００を固定する領域には段差となる配線パターン２８が存在しない。それ故、打ち抜きツール８００は、個片化後に半導体パッケージ２０となる配線基板２２を、安定にしっかりと固定することができる。
【００５６】
それにより、連結配線基板１００から配線基板２２を切断する際のストレスによる配線基板２２表面のクラックや剥離などの損傷の発生を抑えることができる。
【００５７】
図４は、本発明の第１の実施の形態に係る、連結配線基板１００から配線基板２２が打ち抜き加工され個片化された半導体パッケージ２０の上平面図である。
【００５８】
図４に示すように、半導体パッケージ２０は、配線基板２２の大きさで個片化される。半導体パッケージ２０は、半導体素子２１（不図示）と、半導体素子２１が接着され配置された配線基板２２と、半導体素子２１を一括封止している封止樹脂２３と、配線基板２２上に形成された配線パターン２８とを備える。
【００５９】
半導体パッケージ２０における各配線基板２２の境界領域には、連結配線基板１００においてスロット１０１であった切り欠け領域を４箇所備える。
【００６０】
配線パターン２８は、図４に示すように、半導体パッケージ２０における封止樹脂２３の外周部に位置する。配線パターン２８は、その端部が連結配線基板１００においてスロット１０１であった切り欠け領域に連なるように形成される。配線パターン２８は、図４に示す半導体パッケージ２０における配線基板２２の４つの角の隅領域（コーナー領域）の突出した部分を除く領域に、すなわち図１で示す連結配線基板１００上の切断ライン１０５の周辺帯領域（配線基板２２の境界領域内）とスロット１０１が形成される領域とを除く領域に形成され、さらに、その一方の端部が連結配線基板１００におけるスロット１０１に連なるように形成される。
【００６１】
以上のように、配線パターン２８は連結配線基板１００上の切断ライン１０５の周辺帯領域（配線基板２２の境界領域内）とスロット１０１が形成される領域とを除く領域に形成され、さらに、その一方の端部が連結配線基板１００におけるスロット１０１に連なるように形成される。それ故、連結配線基板１００から半導体パッケージ２０に個片化される際には、連結配線基板１００における配線基板２２は、打ち抜きツール８００で安定にしっかりと固定される。したがって、切断時ストレスによる配線基板２２表面のクラックや剥離などの損傷の発生は抑えられる。
【００６２】
それにより、クラックや剥離など配線基板表面の損傷による品質低下を防止できる連結配線基板を実現することが可能となる。
【００６３】
（第２の実施の形態）
次に、第２の実施の形態について図面を参照して説明する。
【００６４】
図５は、本発明の第２の実施の形態に係る、配線基板４２が複数個配置されている連結配線基板２００を示す図である。図５（ａ）は、連結配線基板２００の平面図であり、図１（ｂ）は連結配線基板２００の部分拡大図である。
【００６５】
図５（ａ）に示すように、連結配線基板２００は、配線基板４２それぞれの４周辺付近にスロット２０１が形成されている。連結配線基板２００において、各配線基板４２が隣り合う境界で連結配線基板２００の長辺側には穴２０２が形成されている。
【００６６】
連結配線基板２００には、図１（ｂ）で示すように、各配線基板４２上の４隅（コーナー）の領域に、配線パターン２８と、ベタパターン２０６とが形成されている。
【００６７】
図５に示す連結配線基板２００は、第１の実施の形態に係る連結配線基板１００に対して、切断ライン２０５付近上にベタパターン２０６が形成されている点が異なる。なお、連結配線基板２００、スロット２０１、穴２０２、切断ライン２０５、配線基板４２及び配線パターン４８は、第１の実施の形態に係る連結配線基板１００、スロット１０１、穴１０２、切断ライン１０５、配線基板２２、配線パターン２８と本質的に同様の要素であるので、詳細な説明は省略する。
【００６８】
配線パターン４８で前記境界領域へと連なる端部は、スロット２０１に連なるように形成される。また、配線パターン４８は連結配線基板２００上の切断ライン２０５の周辺帯領域を除いた領域（配線基板４２の境界領域内）とスロット２０１が形成される領域とを除く領域に形成される。
【００６９】
ベタパターン２０６は、配線基板４２上の４隅（コーナー）の領域で、かつ、連結配線基板２００上の切断ライン２０５の周辺帯領域（配線基板４２の境界領域内）に、高さが一定の金属の帯が例えばＬ字型に形成されている。ベタパターン２０６は、配線パターン４８とは連結していない。すなわち、ベタパターン２０６は、配線パターン４８と電気的に独立している。
【００７０】
図６は、本発明の第２の実施の形態に係る、連結配線基板２００から配線基板４２が打ち抜き加工される際の、打ち抜きツール８００で連結配線基板２００が固定された様子を模式的に示す図である。
【００７１】
図６は、打ち抜きツール８００で連結配線基板１００における配線基板２２が固定されている様子を模式的に示している。図６では、配線パターン２８の切断ライン１０５付近の領域（図５に示す領域Ｙ付近）とスロット２０１とが打ち抜きツール８００で固定される。図６（ａ）は、図５に示す領域ＹをＡ方向から見た場合の図を示しており、図６（ｂ）は、図５に示す領域ＹをＢ方向から見た場合の図を示している。
【００７２】
本発明の連結配線基板２００では、めっきバスなど外部への引き出しが必要な配線パターン４８はスロット２０１部分に集められ連なるように形成されている。また、ベタパターン２０６が配線基板４２の領域内にある近接するスロット２０１の端部を繋ぐ切断ライン２０５上に形成されている。すなわち、スロット２０１部分を除いた切断ライン２０５及び切断ライン２０５の周辺帯領域（配線基板２２の境界領域内）内には配線パターン４８は存在せず、高さが一定のベタパターン２０６が形成されている。つまり、図６に示すように打ち抜きツール８００で連結配線基板２００を個々の配線基板４２の大きさに個片化する際に、連結配線基板１００を固定する領域には段差となる配線パターン４８が存在せず、段差とならないようにベタパターン２０６が形成されている。したがって、打ち抜きツール８００は、個片化後に半導体パッケージ４０となる配線基板４２を、ベタパターン２０６を介して安定にしっかりと固定することができる。
【００７３】
それにより、連結配線基板１００から配線基板２２を切断する際のストレスによる配線基板２２表面のクラックや剥離などの損傷の発生を抑えることができる。
【００７４】
図７は、本発明の第２の実施の形態に係る、連結配線基板２００から配線基板４２が打ち抜き加工され個片化された半導体パッケージ４０の上平面図である。
【００７５】
図７に示すように、半導体パッケージ４０は、配線基板４２の大きさで個片化される。半導体パッケージ４０は、半導体素子４１（不図示）と、半導体素子４１が接着され配置された配線基板４２と、半導体素子４１を一括封止している封止樹脂４３と、配線基板４２上に形成された配線パターン４８と、ベタパターン２０６とを備える。
【００７６】
また、半導体パッケージ４０の配線基板４２の外周辺には、連結配線基板２００においてスロット２０１であった切り欠け領域と、ベタパターン２０６とを備える。
【００７７】
配線パターン４８は、図７に示すように、半導体パッケージ４０における封止樹脂４３の外周部に位置する。配線パターン４８は、その端部が連結配線基板２００においてスロット２０１であった切り欠け領域に連なって形成される。配線パターン４８は、図７に示す半導体パッケージ４０における配線基板４２の４つの角の４隅の領域（コーナー領域）の突出した部分を除く領域に、すなわち図５で示す連結配線基板２００上の切断ライン２０５の周辺帯領域（配線基板４２の境界領域）を除いた領域に形成される。
【００７８】
以上のように、配線パターン４８は、連結配線基板２００上の切断ライン２０５の周辺帯領域（配線基板４２の境界領域内）とスロット２０１が形成される領域とを除く領域に形成され、さらに、その端部が連結配線基板２００におけるスロット２０１に連なって形成される。また、ベタパターン２０６がスロット２０１を繋ぐ切断ライン２０５上に形成される。それ故、連結配線基板２００から半導体パッケージ４０に個片化される際には、連結配線基板２００における配線基板４２は、打ち抜きツール８００でベタパターン２０６を介して安定にしっかりと固定される。したがって、切断時ストレスによる配線基板４２表面のクラックや剥離などの損傷の発生は抑えられる。
【００７９】
以上、本発明によれば、クラックや剥離など配線基板表面の損傷による品質低下を防止できる連結配線基板を実現することが可能となる。
【００８０】
以上、本発明の連結配線基板について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
【産業上の利用可能性】
【００８１】
本発明は、連結配線基板に利用でき、特に、家電やモバイル機器などの製品に実装される有機基板を用いた半導体パッケージに利用することができる。
【図面の簡単な説明】
【００８２】
【図１】本発明の第１の実施の形態に係る配線基板が複数個配置されている連結配線基板を示す図である。
【図２】本発明の第１の実施の形態に係る、半導体パッケージの構造を説明するための図である。
【図３】本発明の第１の実施の形態に係る、連結配線基板から配線基板が打ち抜き加工される際の、打ち抜きツールで連結配線基板が固定された様子を模式的に示す図である。
【図４】本発明の第１の実施の形態に係る、連結配線基板から配線基板が打ち抜き加工され個片化された半導体パッケージの上平面図である。
【図５】本発明の第２の実施の形態に係る、配線基板が複数個配置されている連結配線基板を示す図である。
【図６】本発明の第２の実施の形態に係る、連結配線基板から配線基板が打ち抜き加工される際の、打ち抜きツールで連結配線基板が固定された様子を模式的に示す図である。
【図７】本発明の第２の実施の形態に係る、連結配線基板から配線基板が打ち抜き加工され個片化された半導体パッケージの上平面図である。
【図８】従来の半導体パッケージの構造を説明するための図である。
【図９】配線基板が複数個配置された連結配線基板を示す平面図である。
【図１０】連結配線基板から配線基板が打ち抜き加工される際の打ち抜きツールで連結配線基板が固定されたときの様子を模式的に示す図である。
【符号の説明】
【００８３】
２０、４０、７０    半導体パッケージ
２１、４１、７１    半導体素子
２２、４２、７２    配線基板
２３、４３、７３    封止樹脂
２８、４８、７８    配線パターン
１００、２００、７００    連結配線基板
１０１、２０１、７０１    スロット
１０２、２０２、７０２    穴
１０５、２０５、７０５    切断ライン
２０６    ベタパターン
８００    打ち抜きツール
【図１】
2009117654.tif 000003
【図２】
2009117654.tif 000004
【図３】
2009117654.tif 000005
【図４】
2009117654.tif 000006
【図５】
2009117654.tif 000007
【図６】
2009117654.tif 000008
【図７】
2009117654.tif 000009
【図８】
2009117654.tif 000010
【図９】
2009117654.tif 000011
【図１０】
2009117654.tif 000012