(57)【要約】【課題】プリント回路基板等の取り付け構造に、ショート特性のみならず、誘導性や容量性などの特性を備えさせる。【解決手段】雄ネジのねじ軸が挿通された状態で、雄ネジの皿と、当該雄ネジの締結対象との間に配置される座金であって、主たる材料が磁性体である。これにより、誘導性の接地状態をつくることが可能となり、高周波ノイズの流出または高周波ノイズの侵入を防止することが可能となる。【選択図】図１
2009281459.tif 000002
【特許請求の範囲】
【請求項１】
雄ネジのねじ軸が挿通された状態で、前記雄ネジの皿と、当該雄ネジの締結対象との間に配置される座金であって、
主たる材料が磁性体である、
ことを特徴とする座金。
【請求項２】
コイルの一部を形成するコイル導体層と磁性体層とが互い違いに複数積層された素体と、
前記素体の上下面それぞれに設けられた電極と、
を有し、
前記磁性体層は層間接続用のスルーホールを有し、
前記磁性体層を介して隣接する前記コイル導体層どうしそれぞれは、前記磁性体層に形成された前記スルーホールを介して接続されることでらせん状のコイルを構成し、
隣接する前記コイル導体層と前記電極とは、前記磁性体層に形成された前記スルーホールを介して、または直接接触し合うことで接続される、
ことを特徴とする請求項１に記載の座金。
【請求項３】
前記磁性体はフェライト材である、
ことを特徴とする請求項１または２に記載の座金。
【請求項４】
前記締結対象は、金属筐体に締結されるプリント回路基板であり、
当該座金は、前記プリント回路基板の接地パターンと、前記雄ネジとの間に介装されるものである、
ことを特徴とする請求項１ないし３のいずれかに記載の座金。
【請求項５】
雄ネジのねじ軸が挿通された状態で、前記雄ネジの皿と、当該雄ネジの締結対象との間に配置される座金であって、
主たる材料が誘電体である、
ことを特徴とする座金。
【請求項６】
内部電極層と誘電体層とが互い違いに複数積層された素体と、
前記素体の上下面それぞれに設けられた第１、第２の電極と、
前記素体の周面にその周方向に互いに離間して設けられた第１、第２の周面電極と、
を有し、
前記誘電体層を挟んで隣接する一対の前記内部電極層のうちの一方は、前記第１の周面電極に接続され、他方は、前記第２の周面電極に接続され、
前記第１の周面電極は、前記第１の電極に接続され、前記第２の周面電極は、前記第２の電極に接続されて櫛状のコンデンサを形成する、
ことを特徴とする請求項４に記載の座金。
【請求項７】
前記誘電体はチタン酸バリウムである、
ことを特徴とする請求項５または６に記載の座金。
【請求項８】
前記締結対象は、金属筐体に締結されるプリント回路基板であり、
当該座金は、前記プリント回路基板の接地パターンと、前記雄ネジとの間に介装されるものである、
ことを特徴とする請求項５ないし７のいずれかに記載の座金。
【請求項９】
雄ネジのねじ軸が挿通された状態で、前記雄ネジの皿と、当該雄ネジの締結対象との間に配置される座金であって、
主たる材料が抵抗体である、
ことを特徴とする座金。
【請求項１０】
前記締結対象は、金属筐体に締結されるプリント回路基板であり、
当該座金は、前記プリント回路基板の接地パターンと、前記雄ネジとの間に介装されるものである、
ことを特徴とする請求項７に記載の座金。
【請求項１１】
雄ネジのねじ軸が挿通された状態で、前記雄ネジの皿と、当該雄ネジの締結対象との間に配置される座金であって、
素体と、
前記素体の上下面それぞれに設けられた電極と、
前記素体の内部に格納されたチップ型電子部品と、
を有し、
前記チップ型電子部品の外部接続電極と前記電極とが接続される、
ことを特徴とする座金。
【請求項１２】
前記電極と前記外部接続電極とを接続する導電性接続部材を設ける、
ことを特徴とする請求項１１に記載の座金。
【請求項１３】
前記素体は強化プラスチックである、
ことを特徴とする請求項１１または１２に記載の座金。
【請求項１４】
前記チップ型電子部品は、薄膜チップ抵抗または積層チップインダクタまたは積層チップビーズまたは積層チップコンデンサまたは積層チップバリスタの、単独あるいは複合部品である、
ことを特徴とする請求項１１ないし１３のいずれかに記載の座金。
【請求項１５】
前記素体は、前記上下面に貫通する部品収納孔を有し、
前記チップ型電子部品は、前記上下面それぞれとの間に隙間を設けた状態で、前記部品収納孔に収納され、
前記電極は、前記上下面から前記収納孔の内周面まで延出して、前記外部接続電極に接続される、
ことを特徴とする請求項１１ないし１４のいずれかに記載の座金。
【請求項１６】
前記締結対象は、金属筐体に締結されるプリント回路基板であり、
当該座金は、前記プリント回路基板の接地パターンと、前記雄ネジとの間に介装されるものである、
ことを特徴とする請求項１１ないし１５のいずれかに記載の座金。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品が実装されたプリント回路基板を筐体に接地するとき等に使用されるＥＭＣ対策機能を持った座金に関する。
【背景技術】
【０００２】
近年、デジタル機器が増加し、デジタル信号からの不要輻射などのＥＭＣ問題が顕著になってきている。このＥＭＣ問題を解決するために、ＬＳＩからのノイズを抑制するチップ抵抗、チップインダクタ、チップコンデンサや、ケーブルからのノイズを抑制するフェライトコアなどのＥＭＣ対策部品が用いられる。ＬＳＩなどの回路部品が実装されるプリント回路基板からも、電源層と接地層による共振によるノイズが放射され、プリント回路基板の接地層と金属筐体との接続を強化することによって、ノイズ放射を抑制することが可能である。
【特許文献１】特開昭５９−２２４９０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来から、筐体との接地を強化するアイテムとしては、金属雄ネジ、導電性ガスケット、金属フィンガなどのＥＭＣ対策部品が用いられているものの、これらのＥＭＣ対策部品は、ＭＣ特性としてショート特性のみを有しており、誘導性や容量性などの特性は有していない。
【０００４】
本発明は、従来の課題を解決するものであり、ショート特性のみならず、誘導性や容量性などの特性をもった、プリント回路基板を筐体に接地するための接地アイテムを提供することを目的とする。
【課題を解決するための手段】
【０００５】
前記従来の課題を解決するために、本発明は、以下に示す第１−第４の発明を有する。第１の発明は、雄ネジのねじ軸が挿通された状態で、前記雄ネジの皿と、当該雄ネジの締結対象との間に配置される座金であって、主たる材料が磁性体である。これによれば、誘導性の接地状態をつくることが可能となる。
【０００６】
第１の発明には、
コイルの一部を形成するコイル導体層と磁性体層とが互い違いに複数積層された素体と、
前記素体の上下面それぞれに設けられた電極と、
を有し、
前記磁性体層は層間接続用のスルーホールを有し、
前記磁性体層を介して隣接する前記コイル導体層どうしそれぞれが、前記磁性体層に形成された前記スルーホールを介して接続されることでらせん状のコイルを構成し、
隣接する前記コイル導体層と前記電極とは、前記磁性体層に形成された前記スルーホールを介して、または直接接触し合うことで接続される、
という態様がある。これによれば、より効果的に誘導性の接地状態をつくることが可能となる。
【０００７】
また、第１の発明には、前記磁性体はフェライト材である、という態様がある。これによれば、誘導性の接地状態を安価に作ることが可能となる。
【０００８】
第２の発明は、雄ネジのねじ軸が挿通された状態で、前記雄ネジの皿と、当該雄ネジの締結対象との間に配置される座金であって、主たる材料が誘電体である。これによれば、容量性の接地状態を作ることが可能となる。
【０００９】
第２の発明には、
内部電極層と誘電体層とが互い違いに複数積層された素体と、
前記素体の上下面それぞれに設けられた第１、第２の電極と、
前記素体の周面にその周方向に互いに離間して設けられた第１、第２の周面電極と、
を有し、
前記誘電体層を挟んで隣接する一対の前記内部電極層のうちの一方は、前記第１の周面電極に接続され、他方は、前記第２の周面電極に接続され、
前記第１の周面電極は、前記第１の電極に接続され、前記第２の周面電極は、前記第２の電極に接続されて櫛状のコンデンサを形成する、
という態様がある。これによれば、より効果的に容量性の接地状態をつくることが可能となる。
【００１０】
また、第２の発明には、前記誘電体はチタン酸バリウムである、という態様がある。これによれば、より大容量の容量特性を得ることが可能となる。
【００１１】
第３の発明は、雄ネジのねじ軸が挿通された状態で、前記雄ネジの皿と、当該雄ネジの締結対象との間に配置される座金であって、主たる材料が抵抗体である。これによれば、全帯域にわたってノイズの流出または筐体からのノイズ進入を防止することが可能となる。
【００１２】
第４の発明は、
雄ネジのねじ軸が挿通された状態で、前記雄ネジの皿と、当該雄ネジの締結対象との間に配置される座金であって、
素体と、
前記素体の上下面それぞれに設けられた電極と、
前記素体の内部に格納されたチップ型電子部品と、
を有し、
前記チップ型電子部品の外部接続電極と前記電極とが接続される。これによれば、チップ型電子部品の特性に応じて、接地状態を変更することが可能となる。
【００１３】
第４の発明には、前記素体は強化プラスチックである、という態様がある。これによれば、ねじ止めによる圧力に耐えることが可能となる。
【００１４】
また、第４の発明には、前記チップ型電子部品は、薄膜チップ抵抗または積層チップインダクタまたは積層チップビーズまたは積層チップコンデンサまたは積層チップバリスタの、単独あるいは複合部品である、という態様がある。これによれば、ショート特性、抵抗特性、誘導特性、容量特性の接地状態を単独もしくは複合して形成することが可能となる。
【００１５】
また、第４の発明には、前記素体は、前記上下面に貫通する部品収納孔を有し、
前記チップ型電子部品は、前記上下面それぞれとの間に隙間を設けた状態で、前記部品収納孔に収納され、
前記電極は、前記上下面から前記収納孔の内周面まで延出して、前記外部接続電極に接続される、
という態様がある。これによれば、ねじ止めによる圧力が、直接、チップ型電子部品にかかることを防止して、チップ型電子部品の破損を回避することが可能となる。
【発明の効果】
【００１６】
本発明によれば、誘導性の接地状態をつくることが可能となる。そのため、この座金を、プリント回路基板等を金属筐体等に締結する際に用いれば、プリント回路基板から筐体に高周波ノイズが流出することや筐体からプリント回路基板に高周波ノイズが侵入することを防止できる。また、本発明によれば、より効果的に誘導性の接地状態をつくることが可能となる。また、本発明によれば、誘導性の接地状態を安価に作ることが可能となる。
【００１７】
また、本発明によれば、容量性の接地状態を作ることが可能となる。そのため、この座金を、プリント回路基板等を金属筐体等に締結する際に用いれば、プリント回路基板から筐体に低周波並びに高周波のノイズが流出することや、筐体からプリント回路基板に低周波数並びに高周波のノイズが侵入することを防止できる。また、本発明によれば、より効果的に容量性の接地状態をつくることが可能となる。また、本発明によれば、より大容量の容量特性を得ることが可能となる。
【００１８】
また、本発明によれば、全帯域にわたってノイズの流出または筐体からのノイズ進入を防止することが可能となる。
【００１９】
また、本発明によれば、チップ型電子部品の特性に応じて、接地状態を変更することが可能となる。また、本発明によれば、ねじ止めによる圧力に耐えることが可能となる。また、本発明によれば、ショート特性、抵抗特性、誘導特性、容量特性の接地状態を単独もしくは複合して形成することが可能となる。また、本発明によれば、ねじ止めによる圧力が、直接、チップ型電子部品にかかることを防止し、チップ型電子部品の破損を回避することが可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００２１】
（実施の形態１）
図１（ａ）、図１（ｂ）は、本発明の実施の形態１における座金１０１の構成と使用例を示す図であって、  図１（ａ）は座金１０１の斜視図であり、図１（ｂ）はその使用状態における断面図である。これらの図において、環状の座金１０１は、磁性体により構成される。座金１０１は、締結対象であるプリント回路基板１０３を、金属雄ネジ１０２を介して金属製の筐体１０４に接地接続させる際に用いられる。本実施の形態においては、プリント回路基板１０３は、筐体１０４の壁面に対して平行に配置されており、プリント回路基板１０３の接地パターン１０３ａは、プリント回路基板１０３の筐体対向面ではなく、その反対側の基板面に設けられている。
【００２２】
以上の構成を備えたプリント回路基板１０３の収納構造の一例において座金１０を装着する際には、まず、座金１０１を、
・座金１０１が接地パターン１０３ａに接し、
・座金１０１の通孔１０１ａが、接地パターン１０３ａが形成されたプリント回路基板１０３の部位にある通孔１０３ｂに一致する、
という条件を満たす位置に配置する。
【００２３】
そのうえで、金属雄ネジ１０２を座金側から通孔１０１ａ、１０３ｂに挿通させることで、金属雄ネジ１０２の皿１０２ａを座金１０１に接触させた状態で、通孔１０３ｂの下方に位置する筐体１０４のねじ穴１０４ａに、金属雄ネジ１０２のねじ軸１０２ｂを螺合させる。これにより、プリント回路基板１０３は、誘電性の特性を備えた状態で、座金１０１を介して筐体１０４に接続されて接地されることになる。そのため、本発明では誘導性の接地状態をつくることが可能となって、プリント回路基板１０３から筐体１０４を介してノイズが外部に流出すること、並びに筐体１０４を介して外部からノイズがプリント回路基板１０３の侵入することを防止することが可能となる。
【００２４】
なお、フェライト材の磁性体を主材料とする座金１０１を用いてもよい。そうすれば、プリント回路基板１０３に誘導性の接地状態を安価に備えさせることが可能となる。
【００２５】
なお、誘電体を主材料とする座金１０１を用いてもよい。そうすれば、座金１０１を介してプリント回路基板１０３に容量性の接地状態をつくることが可能となる。これにより、プリント回路基板１０３から筐体１０４を介して低周波並びに高周波のノイズが流出することと、筐体１０４を介して外部から低周波並びに高周波のノイズがプリント回路基板１０３に侵入することを防止することが可能となる。なお、この場合、座金１０１の主材料としてチタン酸バリウム材からなる誘電体を用いれば、より大容量の容量を得ることが可能となる。
【００２６】
なお、抵抗体を主材料とする座金１０１を用いてもよい。そうすれば、プリント回路基板１０３から筐体１０４を介して全帯域にわたるノイズが外部に流出することと、筐体１０４を介して外部から全帯域にわたるノイズがプリント回路基板１０３に侵入することを防止することが可能となる。
【００２７】
次に他の実施の形態を説明するが、これらの実施の形態における座金の配置構造は、実施の形態１と同様であるのでその説明は省略する。
【００２８】
（実施の形態２）
図２（ａ）−図２（ｃ）は、本発明の実施の形態２における座金２００の構成を示す図であって、図２（ａ）は、座金２００の断面図であり、図２（ｂ）は、コイル導体層２０４の平面図であり、図２（ｃ）は、磁性体層２０６の平面図である。本実施の形態では、素体２０１の上下面に電極２０２、２０３を設けることで座金２００が構成される。素体２０１は、コイル導体層２０４と磁性体層２０６とを交互に複数積層して構成される。コイル導体層２０４は、らせん状コイルの一部を構成する導体２０５を備える。磁性体層２０６は、上下に配置されるコイル導体層２０４の導体２０５、２０５同士を接続するためのスルーホール２０７を備える。なお、スルーホール２０７は、コイル導体層２０４の導体２０５と電極２０２、２０３とを接続するためにも用いられる。だだし、導体２０５と電極２０２、２０３とを、直接接触させることで両者を接続してもよい。本実施の形態では、電極２０２と電極２０３との間に設けられる磁性体の内部にコイルが形成され、これにより、効果的に誘導性の接地状態をつくることが可能となる。なお、フェライト材を主材料とする磁性体層２０６を設けてもよく、そうすれば、誘導性の接地状態を安価に作ることが可能となる。
【００２９】
（実施の形態３）
図３（ａ）−図３（ｄ）は、本発明の実施の形態３における座金３００の構成を示す図であって、図３（ａ）は、座金３００の断面図であり、図３（ｂ）は、第１の内部電極層３０４の平面図であり、図３（ｃ）は、誘電体層３０５の平面図であり、図３（ｄ）は、第２の内部電極層３０６の平面図である。本実施の形態では、座金３００は、環状の素体３０１の上下面に、第１の電極３０２と第２の電極３０３とを設けた構造を有する。素体３０１は、第１の内部電極層３０４と第２の内部電極層３０６とを交互に多重積層したうえで、隣接する第１の内部電極層３０４と第２の内部電極層３０６との間にそれぞれ誘電体層３０５を挟み込んだ形状を有する。第１、第２の内部電極層３０４、３０６は、誘電体層３０５と同様の大きさと形状を備えており、第１、第２の内部電極層３０４、３０６は、誘電体層３０５の周面に露出する。
【００３０】
第１の内部電極層３０４それぞれの外周部には弓形状の第１の切欠３０４ａを有する。第２の内部電極層３０６それぞれの外周部には弓形状の第２の切欠３０６ａを有する。第１の切欠３０４ａと第２の切欠３０６ａとは、角度にしておおよそ１８０度離間して互いに対向した状態で配置される。素体３０１の周面には、第１の周面電極３０１ａと第２の周面電極３０１ｂとが設けられる。第１の周面電極３０１ａは第１の電極３０２に接触しており、これにより両者は選択的に接続される。第２の周面電極３０１ａは第２の電極３０３に接触しており、これにより両者は選択的に接続される。第１の外部接続電極３０１ａは第２の切欠３０６ａの形成部位に配置され、第２の外部接続電極３０１ｂは第１の切欠３０４ａの形成部位に配置される。これにより、各第１の内部電極層３０４は、第１の周面電極３０１ａに接触して選択的に接続され、さらには第１の周面電極３０１ａを介して第１の電極３０２に選択的に接続される。同様に、第２の内部電極層３０６は、第２の周面電極３０１ｂに接触して選択的に接続され、さらには第２の周面電極３０１ｂを介して、第２の電極３０３に選択的に接続される。
【００３１】
以上の構成を備えることで、素体３０４１の内部には、櫛状のコンデンサが形成される。これにより、本実施の形態ではより効果的に容量性の接地状態をつくることが可能となる。なお、チタン酸バリウム材を主材料にする誘電体層３０５を用いてもよい。そうすれば、より大容量の容量特性を得ることが可能となる。
【００３２】
（実施の形態４）
図４（ａ）、図４（ｂ）は、本発明の実施の形態４における座金４００の構成を示す図であって、図４（ａ）は、座金４００の断面図であり、図４（ｂ）は、素体４０１の斜視図である。本実施の形態では、環状の座金４００は、素体４０１の上下面に電極４０２、４０３を設けた構造を有する。素体４０１は部品収納孔４０１ａを有する。部品収納孔４０１ａは、素体４０１の上下面を貫通して形成される。部品収納孔４０１ａには、チップ型電子部品４０５が格納される。チップ型電子部品４０５は、その両端にある外部接続電極を電極４０２、４０３に向けた向きで部品収納孔４０１ａに配置されており、電極４０２、４０３とチップ型電子部品４０５との間の隙間は、導電性材料４０４によって充填されている。これにより、電極４０２、４０３とチップ型電子部品４０５の外部接続電極とは接続される。以上の構成を備えた本実施の形態ではチップ型電子部品４０５の特性に応じて、接地状態を変更調整することが可能となる。
【００３３】
なお、チップ型電子部品４０５は、薄膜チップ抵抗または積層チップインダクタまたは積層チップビーズまたは積層チップコンデンサまたは積層チップバリスタ等から構成される。
【００３４】
本実施の形態の座金４００では、内蔵するチップ型電子部品４０５を、単独部品あるいは複合部品にしてその構成を各種変更することで、ショート特性の接地状態、抵抗特性の接地状態、誘導特性の接地状態、容量特性の接地状態を単独もしくは複合して形成することが可能となる。なお、素体４０１は、強化プラスチックを主材料にして構成してもよい。そうすれば、ねじ止め等に起因する圧力に対する耐久性を増大させることが可能となる。
【００３５】
（実施の形態５）
図５は、本発明の実施の形態５における座金５００の構成を示す断面図である。本実施の形態は、実施の形態４の変形例であって、チップ型電子部品５０２を内蔵する部品収納孔５０１ａの構造と、チップ型電子部品５０２の接続構造とがさらに改良されている。
【００３６】
実施の形態４では、部品収納孔４０１ａの両端において、チップ型電子部品４０５と電極４０２、４０３との間に形成された隙間は、導電性材料４０４によって充填されており、これによりチップ型電子部品４０５と電極４０２、４０３とが接続されていた。これに対して、本実施の形態では、チップ型電子部品５０５と電極５０２、５０３との間に形成された隙間は、導電性材料５０４によって全て充填されておらず、導電性材料５０４と、電極５０２、５０３との間には、空間５０６が残存している。これにより、本実施の形態では、ねじ止めによる圧力が、直接、チップ型電子部品５０５にかかることが防止されて、チップ型電子部品５０５の破損が回避されている。なお、空間５０６を設けることで、チップ型電子部品５０５と電極５０２、５０３とが接続不良になることが考えられるが、本実施の形態では、電極５０２、５０３を部品収納孔５０１ａの両端内側まで延出させ、この延出端５０２ａ、５０３ａを導電性材料５０４に接触させており、これにより、電極５０２、５０３と、チップ型電子部品５０５の外部接続電極とを確実に接触させている。さらに、本実施の形態では、部品収納孔５０１ａの両端に、テーパ面５０１ｂを形成しており、これにより延出端５０２ａ、５０３ａと導電性材料５０４との間の接触がさらに確実になっている。
【００３７】
なお、素体５０１は、強化プラスチックを主材料にして構成してもよい。そうすれば、ねじ止めによる圧力により一層耐えることが可能となる。
【産業上の利用可能性】
【００３８】
本発明にかかる座金は、ＬＳＩなどの電子部品が実装されたプリント回路基板を筐体に接地するときのＥＭＣ対策手段として応用可能である。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態１における座金の構成を示す斜視図と断面図である。
【図２】本発明の実施の形態２における座金の構成を示す断面図と、座金を構成するコイル導体層の平面図と、磁性体層の平面図である。
【図３】本発明の実施の形態３における座金の構成を示す断面図と、座金を構成する第１の内部電極層の平面図と、誘電体層の平面図と、第２の内部電極層の平面図である。
【図４】本発明の実施の形態３における座金の構成を示す断面図と、素体の斜視図である。
【図５】本発明の実施の形態５における座金の構成を示す断面図である。
【符号の説明】
【００４０】
１０１  座金
１０２  金属雄ネジ
１０３  プリント回路基板
１０４  筐体
２０１、３０１，４０１、５０１  素体
２０２、２０３、３０２、３０３、４０２、４０３、５０２、５０３  電極
２０４  コイル導体層
２０５  導体
２０６  磁性体層
２０７  スルーホール
３０４、３０６  内部電極層
３０５  誘電体層
４０４、５０４  導電体材料
４０５、５０５  チップ型電子部品
【図１】
2009281459.tif 000003
【図２】
2009281459.tif 000004
【図３】
2009281459.tif 000005
【図４】
2009281459.tif 000006
【図５】
2009281459.tif 000007