(57)【要約】【課題】装置の誤動作を抑制することが可能な表示装置を提供する。【解決手段】この液晶表示装置（表示装置）１００は、電源電圧（ＰＶＤＤ）をクロック信号（ＤＣＣＬＫおよびＢＤＣＣＬＫ）により昇圧する昇圧回路６と、クロック信号を供給する液晶ドライバＩＣ３とを備え、昇圧回路６の起動時に、電源電圧（ＰＶＤＤ）またはクロック信号（ＤＣＣＬＫおよびＢＤＣＣＬＫ）の電圧の少なくとも一方の電圧を通常動作時の電圧よりも低くするソフトスタート期間を設けるように構成されている。【選択図】図７
2009201243.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧をクロック信号により昇圧する昇圧回路と、
前記クロック信号を供給する制御回路部とを備え、
前記昇圧回路の起動時に、前記電源電圧または前記クロック信号の電圧の少なくとも一
方の電圧を通常動作時の電圧よりも低くする低電圧期間を設けるように構成されている、
表示装置。
【請求項２】
前記低電圧期間には、前記電源電圧が通常動作時の電圧に徐々に立ち上がるように構成
されている、請求項１に記載の表示装置。
【請求項３】
前記低電圧期間には、前記電源電圧または前記クロック信号の電圧の少なくとも一方の
電圧は、通常動作時よりも低い一定の大きさの電圧になるように構成されている、請求項
１に記載の表示装置。
【請求項４】
前記低電圧期間には、前記クロック信号の電圧および前記電源電圧の両方が、それぞれ
、通常動作時における前記クロック信号の電圧および前記電源電圧よりも小さくなるよう
に構成され、前記低電圧期間におけるクロック信号の周波数は、前記通常動作時における
クロック信号の周波数よりも高い、請求項１に記載の表示装置。
【請求項５】
表示パネルをさらに備え、
前記制御回路部および前記昇圧回路の少なくとも一部は、前記表示パネル内に設けられ
ている、請求項１〜４のいずれか１項に記載の表示装置。
【請求項６】
前記昇圧回路は、コンデンサとスイッチング素子とを含むチャージポンプ方式の昇圧回
路であり、
前記チャージポンプ方式の昇圧回路の少なくともスイッチング素子は、前記表示パネル
内に設けられている、請求項５に記載の表示装置。
【請求項７】
前記チャージポンプ方式の昇圧回路には、互いに位相の反転した第１クロック信号およ
び第２クロック信号からなる前記クロック信号が供給され、
前記昇圧回路のコンデンサは、第１ノードおよび第２ノードに、それぞれ、一方の端子
が接続される第１コンデンサおよび第２コンデンサと、昇圧された電圧を充電するととも
に前記表示パネルに供給する第３コンデンサとからなり、
前記スイッチング素子は、前記第１ノードにソース端子およびドレイン端子の一方が接
続され、他方が電源電位端子に接続される第１導電型の第１トランジスタと、前記第１ノ
ードにソース端子およびドレイン端子の一方が接続され、他方が電圧出力端子および前記
第３コンデンサの一方電極に接続される第２導電型の第２トランジスタと、前記第２ノー
ドにソース端子およびドレイン端子の一方が接続され、他方が電源電位端子に接続される
第１導電型の第３トランジスタと、前記第２ノードにソース端子およびドレイン端子の一
方が接続され、他方が電圧出力端子および前記第３コンデンサの一方電極に接続される第
２導電型の第４トランジスタとを備え、
前記昇圧回路において、前記第１トランジスタおよび前記第３トランジスタは電源電位
端子により共通接続され、前記第２トランジスタおよび前記第４トランジスタは電圧出力
端子および前記第３コンデンサの一方電極によりそれぞれ共通接続され、前記第１トラン
ジスタおよび前記第２トランジスタのゲート端子は共通接続されるとともに前記第２ノー
ドに接続され、前記第３トランジスタおよび前記第４トランジスタのゲート端子は共通接
続されるとともに前記第１ノードに接続されている、請求項６に記載の表示装置。
【請求項８】
前記低電圧期間には、前記電源電圧、前記第１クロック信号および前記第２クロック信
号が徐々に立ち上がるように構成されている、請求項７に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に、昇圧回路を備えた表示装置に関する。
【背景技術】
【０００２】
従来、昇圧回路を備えた表示装置が知られている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１には、昇圧回路としての機能を有するチャージポンプ制御回路を内蔵し
た表示装置が開示されている。上記特許文献１の表示装置では、外部から供給された電圧
をチャージポンプ制御回路により昇圧して表示部に供給するように構成されている。なお
、チャージポンプ方式の昇圧回路とは、コンデンサを充放電させることにより電圧を昇圧
させる方式の回路である。
【０００４】
【特許文献１】特開２００４―１４６０８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１に開示された表示装置のように、コンデンサを用いたチ
ャージポンプ方式の昇圧回路（チャージポンプ制御回路）により電圧を昇圧する構成を用
いた場合、装置本体への電源投入の際にコンデンサには電荷が蓄積されていないため、コ
ンデンサに一度に多量の電流が流れ込む状態である突入電流が発生するという不都合があ
る。この場合、突入電流が大きいとコンデンサ（昇圧回路）に接続されている外部電源回
路からの供給電流量が多くなるため、外部電源回路の動作が不安定になる。その結果、装
置が誤動作する場合があるという問題点がある。
【０００６】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つ
の目的は、装置が誤動作するのを抑制することが可能な表示装置を提供することである。
【課題を解決するための手段および発明の効果】
【０００７】
この発明の一の局面による表示装置は、電源電圧をクロック信号により昇圧する昇圧回
路と、クロック信号を供給する制御回路部とを備え、昇圧回路の起動時に、電源電圧また
はクロック信号の電圧の少なくとも一方の電圧を通常動作時の電圧よりも低くする低電圧
期間を設けるように構成されている。
【０００８】
この一の局面による液晶表示装置では、上記のように、昇圧回路の起動時に、昇圧回路
に供給される電源電圧またはクロック信号の電圧の少なくとも一方の電圧を通常動作時の
電圧よりも低くする低電圧期間を設けるように構成することによって、装置本体の電源投
入時に、昇圧回路には通常動作時に比べて低い電圧のクロック信号または電源電圧が供給
される。これにより、昇圧回路がコンデンサを含む構成である場合、昇圧回路の起動時に
コンデンサに流れ込む電流（突入電流）の大きさを小さくすることができるので、突入電
流が大きい場合と異なり、装置が誤動作するのを抑制することができる。
【０００９】
上記一の局面による表示装置において、好ましくは、低電圧期間には、電源電圧が通常
動作時の電圧に徐々に立ち上がるように構成されている。このように構成すれば、低電圧
期間における昇圧回路に対して、通常動作時の電圧が供給される場合と比べて低い電圧が
供給されるとともに、この電圧が徐々に通常動作時の電圧にまで大きくなる。したがって
、昇圧回路のコンデンサに流れ込む電流も電圧に対応して徐々に大きくなることにより、
コンデンサに流れ込む突入電流が大きくなるのを抑制しながら昇圧動作を行うことができ
る。
【００１０】
上記一の局面による表示装置において、好ましくは、低電圧期間には、電源電圧または
クロック信号の電圧の少なくとも一方の電圧は、通常動作時よりも低い一定の大きさの電
圧になるように構成されている。このように構成すれば、低電圧期間において、常に通常
動作時よりも低い電源電圧またはクロック信号の電圧が昇圧回路に供給される。したがっ
て、通常動作時の電圧において昇圧する場合と比べて緩やかに昇圧することができるので
、コンデンサに流れ込む突入電流を小さくすることができる。
【００１１】
上記一の局面による表示装置において、好ましくは、低電圧期間には、クロック信号の
電圧および電源電圧の両方が、それぞれ、通常動作時におけるクロック信号の電圧および
電源電圧よりも小さくなるように構成され、低電圧期間におけるクロック信号の周波数は
、通常動作時におけるクロック信号の周波数よりも高い。このように構成すれば、昇圧回
路の起動時に、昇圧回路に供給される電源電圧が通常動作時よりも低いことによりコンデ
ンサに流れ込む突入電流が大きくなるのを抑制することができる。また、これに加えて、
電源電圧を昇圧するためのクロック信号の電圧も通常動作時よりも低いので、その分、電
源電圧は緩やかに昇圧される。したがって、電源電圧を徐々に昇圧することができるので
、コンデンサに流れ込む突入電流が大きくなるのをより抑制することができる。また、ク
ロック信号の周波数を高くした分だけ一度の昇圧動作の期間が短くなるので、その分、一
度の昇圧動作における電源電圧の昇圧分を小さくすることができる。その結果、電源電圧
を緩やかに昇圧することができるので、これによっても、コンデンサに流れ込む突入電流
が大きくなるのを抑制することができる。
【００１２】
上記一の局面による表示装置において、好ましくは、表示パネルをさらに備え、制御回
路部および昇圧回路の少なくとも一部は、表示パネル内に設けられている。このように構
成すれば、表示パネルの基板上に形成することにより部品点数を減少させることができる
とともに、表示装置の小型化を図ることができる。
【００１３】
この場合、好ましくは、昇圧回路は、コンデンサとスイッチング素子とを含むチャージ
ポンプ方式の昇圧回路であり、チャージポンプ方式の昇圧回路の少なくともスイッチング
素子は、表示パネル内に設けられている。このように構成すれば、スイッチング素子を表
示パネルの基板上に形成した分、小型化を図ることができる。
【００１４】
上記昇圧回路がコンデンサとスイッチング素子とを含むチャージポンプ方式の昇圧回路
である構成において、好ましくは、チャージポンプ方式の昇圧回路には、互いに位相の反
転した第１クロック信号および第２クロック信号からなるクロック信号が供給され、昇圧
回路のコンデンサは、第１ノードおよび第２ノードに、それぞれ、一方の端子が接続され
る第１コンデンサおよび第２コンデンサと、昇圧された電圧を充電するとともに表示パネ
ルに供給する第３コンデンサとからなり、スイッチング素子は、第１ノードにソース端子
およびドレイン端子の一方が接続され、他方が電源電位端子に接続される第１導電型の第
１トランジスタと、第１ノードにソース端子およびドレイン端子の一方が接続され、他方
が電圧出力端子および第３コンデンサの一方電極に接続される第２導電型の第２トランジ
スタと、第２ノードにソース端子およびドレイン端子の一方が接続され、他方が電源電位
端子に接続される第１導電型の第３トランジスタと、第２ノードにソース端子およびドレ
イン端子の一方が接続され、他方が電圧出力端子および第３コンデンサの一方電極に接続
される第２導電型の第４トランジスタとを備え、昇圧回路において、第１トランジスタお
よび第３トランジスタは電源電位端子により共通接続され、第２トランジスタおよび第４
トランジスタは電圧出力端子および第３コンデンサの一方電極によりそれぞれ共通接続さ
れ、第１トランジスタおよび第２トランジスタのゲート端子は共通接続されるとともに第
２ノードに接続され、第３トランジスタおよび第４トランジスタのゲート端子は共通接続
されるとともに第１ノードに接続されている。このように構成すれば、互いに位相の反転
した第１クロック信号および第２クロック信号により、半サイクルごとにポンピング動作
を行うことができるので、効率的にポンピング動作を行うことができる。したがって、目
標出力電圧に到達するまでの時間を短縮することができる。
【００１５】
この場合、好ましくは、低電圧期間には、電源電圧、第１クロック信号および第２クロ
ック信号が徐々に立ち上がるように構成されている。このように構成すれば、徐々に立ち
上がる第１および第２クロック信号によって電源電圧を緩やかに昇圧することにより、突
入電流が大きくなるのを抑制することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態を図面に基づいて説明する。
【００１７】
（第１実施形態）
図１は、本発明の第１実施形態による液晶表示装置の全体構成を示すブロック図である
。図２は、本発明の第１実施形態による液晶表示装置の液晶パネルにおけるブロック図で
ある。図３は、本発明の第１実施形態による液晶表示装置における昇圧回路の等価回路図
である。まず、図１〜図３を参照して、本発明の第１実施形態による液晶表示装置１００
の構成について説明する。なお、第１実施形態では、表示装置の一例である液晶表示装置
に本発明を適用した場合について説明する。
【００１８】
第１実施形態による液晶表示装置１００は、図１に示すように、フレキシブルプリント
基板１（ＦＰＣ）が接続された液晶パネル２により構成されている。なお、液晶パネル２
は、本発明における「表示パネル」の一例である。
【００１９】
ここで、第１実施形態における液晶表示装置１００では、チップ・オン・グラス方式（
Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）により、液晶パネル２に液晶ドライバＩＣ３がＣＯＧ接続
され、システム・オン・グラス方式（Ｓｙｓｔｅｍ  Ｏｎ  Ｇｌａｓｓ）により、表示部
４とパネル内蔵電源部５とが一体的に形成されている。なお、液晶ドライバＩＣ３は、本
発明における「制御回路部」の一例である。
【００２０】
液晶ドライバＩＣ３は、液晶表示装置１００全体を制御するように構成されている。ま
た、液晶ドライバＩＣ３は、図２に示すように、外部から供給される約３Ｖの外部電源Ｖ
ＨＨを約５Ｖに昇圧するとともに、この昇圧された電源（約５Ｖ）をＰＶＤＤ電源として
パネル内蔵電源部５に供給するように構成されている。
【００２１】
また、パネル内蔵電源部５は、昇圧回路６を含む。この昇圧回路６は、液晶ドライバＩ
Ｃ３を介して供給される約５Ｖの電源（ＰＶＤＤ）を、約１０Ｖに昇圧してＶＨＨ電源と
して表示部４に出力する機能を有する。
【００２２】
また、液晶ドライバＩＣ３は、クロック信号（ＤＣＣＬＫおよびＢＤＣＣＬＫ）を昇圧
回路６に供給する機能を有するとともに、昇圧回路６は、液晶ドライバＩＣ３から供給さ
れるＰＶＤＤ電源をＤＣＣＬＫ信号およびＢＤＣＣＬＫ信号に基づいて昇圧する機能を有
する。なお、ＤＣＣＬＫ信号およびＢＤＣＣＬＫ信号は、本発明における「第１クロック
信号」および「第２クロック信号」の一例であるとともに、互いに位相の反転した約５Ｖ
の振幅を有する信号である。また、液晶ドライバＩＣ３は、液晶駆動回路（図示せず）に
電源（液晶駆動用電源）を供給する機能を有する。なお、液晶駆動回路は、液晶（図示せ
ず）を駆動させるための回路であるとともに、たとえば、ＶドライバおよびＨドライバな
どからなる。また、液晶ドライバＩＣ３は、液晶駆動回路にスタート信号（ＳＴＶ）など
の液晶駆動用信号を供給する機能を有する。なお、液晶駆動用電源および液晶駆動用信号
は、それぞれ、約５Ｖの振幅を有する。
【００２３】
また、昇圧回路６は、図３に示すように、コンデンサＣ１、コンデンサＣ２およびコン
デンサＣ３からなる昇圧用コンデンサと、ｎ型ＭＯＳトランジスタＴｒ１、ｐ型ＭＯＳト
ランジスタＴｒ２、ｎ型ＭＯＳトランジスタＴｒ３およびｐ型ＭＯＳトランジスタＴｒ４
からなるスイッチング素子とにより構成されている。これらのスイッチング素子は、ｎ型
ＭＯＳトランジスタＴｒ１およびｐ型ＭＯＳトランジスタＴｒ２からなるインバータ回路
と、ｎ型ＭＯＳトランジスタＴｒ３およびｐ型ＭＯＳトランジスタＴｒ４からなるインバ
ータ回路とがクロスカップル接続された構成を有する。なお、コンデンサＣ１、コンデン
サＣ２およびコンデンサＣ３は、それぞれ、本発明における「第１コンデンサ」、「第２
コンデンサ」および「第３コンデンサ」の一例である。また、ｎ型ＭＯＳトランジスタＴ
ｒ１、ｐ型ＭＯＳトランジスタＴｒ２、ｎ型ＭＯＳトランジスタＴｒ３およびｐ型ＭＯＳ
トランジスタＴｒ４は、それぞれ、本発明における「第１トランジスタ」、「第２トラン
ジスタ」、「第３トランジスタ」および「第４トランジスタ」の一例である。
【００２４】
具体的には、コンデンサＣ１の一方電極、ｎ型ＭＯＳトランジスタＴｒ１のソースおよ
びｐ型ＭＯＳトランジスタＴｒ２のソースは、ノードＮＤ１において互いに共通接続され
ているとともに、ｎ型ＭＯＳトランジスタＴｒ３およびｐ型ＭＯＳトランジスタＴｒ４の
各ゲートに接続されている。また、コンデンサＣ２の一方電極、ｎ型ＭＯＳトランジスタ
Ｔｒ３のソースおよびｐ型ＭＯＳトランジスタＴｒ４のソースは、ノードＮＤ２において
互いに共通接続されているとともに、ｎ型ＭＯＳトランジスタＴｒ１およびｐ型ＭＯＳト
ランジスタＴｒ２の各ゲートに接続されている。また、ｎ型ＭＯＳトランジスタＴｒ１お
よびｎ型ＭＯＳトランジスタＴｒ３の各ドレインは、互いに共通接続されているとともに
、ＰＶＤＤ電源が供給される電源電位端子６ａに接続されている。また、ｐ型ＭＯＳトラ
ンジスタＴｒ２およびｐ型ＭＯＳトランジスタＴｒ４の各ドレインは、互いに共通接続さ
れているとともに、ＶＨＨ電源を供給するための電圧出力端子６ｂおよびコンデンサＣ３
の一方電極に接続されている。また、コンデンサＣ１の他方電極にはＤＣＣＬＫ信号が供
給されるとともに、コンデンサＣ２の他方電極にはＢＤＣＣＬＫ信号が供給されるように
構成されている。また、コンデンサＣ３の他方電極は、接地されている。
【００２５】
ここで、第１実施形態では、スイッチング素子は、液晶パネル２内に一体的に形成され
ているとともに、昇圧回路６の昇圧用コンデンサはフレキシブルプリント基板１上に形成
されている。
【００２６】
昇圧回路６は、以上のような構成であるとともに、チャージポンプ方式により昇圧する
機能を有する。なお、昇圧回路６の昇圧動作については後述する。
【００２７】
図４は、本発明の第１実施形態による液晶表示装置の昇圧回路における動作を説明する
ためのタイミングチャートである。図５および図６は、本発明の第１実施形態による液晶
表示装置の昇圧回路における動作を説明するための等価回路図である。図７は、本発明の
第１実施形態による液晶表示装置の起動時における動作を説明するためのタイミングチャ
ートである。図８は、昇圧回路における従来の昇圧動作を説明するためのタイミングチャ
ートである。次に、図４〜図８を参照して、本発明の第１実施形態による液晶表示装置１
００の昇圧回路６における昇圧動作について説明する。
【００２８】
まず、本発明の第１実施形態による液晶表示装置１００の昇圧回路６の動作について説
明する。
【００２９】
まず、図４および図５に示すように、時刻ｔ１において、昇圧回路６のコンデンサＣ１
には、ＨレベルのＤＣＣＬＫ信号が供給される。これにより、ノードＮＤ１の電位は、Ｄ
ＣＣＬＫ信号のＨレベルに相当する分だけ底上げされて上昇する。そして、これに伴い、
ノードＮＤ１にゲートが接続されたｎ型ＭＯＳトランジスタＴｒ３がオン状態に移行する
。また、ノードＮＤ１にゲートが接続されたｐ型ＭＯＳトランジスタＴｒ４がオフ状態に
移行する。一方で、昇圧回路６のコンデンサＣ２には、ＬレベルのＢＤＣＣＬＫ信号が供
給される。これにより、ノードＮＤ２の電位は低下する。そして、これに伴い、ノードＮ
Ｄ２にゲートが接続されたｎ型ＭＯＳトランジスタＴｒ１がオフ状態に移行するとともに
、ｐ型ＭＯＳトランジスタＴｒ２がオン状態に移行する。
【００３０】
このとき、電源電位端子６ａから、ＰＶＤＤ電源がオン状態のｎ型ＭＯＳトランジスタ
Ｔｒ３を介してコンデンサＣ２に供給される。そして、コンデンサＣ２に電荷が蓄積され
る。
【００３１】
次に、図４および図６に示すように、時刻ｔ２において、昇圧回路６のコンデンサＣ１
には、ＬレベルのＤＣＣＬＫ信号が供給される。これにより、ノードＮＤ１の電位は低下
する。そして、これに伴い、ｎ型ＭＯＳトランジスタＴｒ３およびｐ型ＭＯＳトランジス
タＴｒ４の各ゲートにはＬレベルの信号が供給される。これにより、ｎ型ＭＯＳトランジ
スタＴｒ３がオフ状態に移行するとともに、ｐ型ＭＯＳトランジスタＴｒ４がオン状態に
移行する。一方で、昇圧回路６のコンデンサＣ２には、ＨレベルのＢＤＣＣＬＫ信号が供
給される。これにより、ノードＮＤ２の電位がＨレベルに相当する分だけ底上げされて上
昇する。そして、これに伴い、ｎ型ＭＯＳトランジスタＴｒ１がオン状態に移行するとと
もに、ｐ型ＭＯＳトランジスタＴｒ２がオフ状態に移行する。
【００３２】
このとき、ｐ型ＭＯＳトランジスタＴｒ４がオン状態になることにより、コンデンサＣ
２に蓄積されていた電荷がコンデンサＣ３に向かって放電される。また、このとき、ｎ型
ＭＯＳトランジスタＴｒ１がオン状態に移行することにより、電源電位端子６ａから出力
されたＰＶＤＤ電源がｎ型ＭＯＳトランジスタＴｒ１を介してコンデンサＣ１に供給され
る。そして、コンデンサＣ１に電荷が蓄積される。
【００３３】
そして、次に、時刻ｔ３において、上述したｔ１における動作と同様の動作（図５参照
）が行われる。ここで、再度、ｐ型ＭＯＳトランジスタＴｒ２がオン状態に移行ことによ
り、コンデンサＣ１に蓄積されていた電荷がコンデンサＣ３に向かって放電される。また
、ｐ型ＭＯＳトランジスタＴｒ４がオフ状態に移行することにより、コンデンサＣ２には
、再度、ＰＶＤＤ電源が供給されて電荷が蓄積される。以上のように、上述した動作を繰
り返し行うことにより、コンデンサＣ１およびコンデンサＣ２において交互に充放電され
るとともに、ノードＮＤ１およびノードＮＤ２における電位の上昇に基づいて昇圧された
電圧がコンデンサＣ３に蓄積される。
【００３４】
次に、本発明の第１実施形態における液晶表示装置１００の電源投入時における動作に
ついて説明する。
【００３５】
ここで、第１実施形態では、図７に示すように、電源投入時において、昇圧回路６に供
給されるＰＶＤＤ電源の電圧を、通常動作時の電圧（約５Ｖ）よりも低くするソフトスタ
ート期間が設けられている。なお、ソフトスタート期間は、本発明における「低電圧期間
」の一例である。具体的には、電源が投入された際、外部から約３ＶのＶＤＤ電源が液晶
ドライバＩＣ３に供給される。そして、ソフトスタート期間において、液晶ドライバＩＣ
３から昇圧回路６に対して、ＰＶＤＤ電源が徐々に通常動作時の電圧にまで立ち上がるよ
うにして供給される。そして、ソフトスタート期間の終了時においてＰＶＤＤ電源が通常
動作時の電圧である約５Ｖの大きさにまで上昇するとともに、昇圧動作が完全にオン状態
になる。つまり、通常動作時の電圧における昇圧動作が開始される。
【００３６】
次に、図８を参照して、昇圧回路により従来の比較例による昇圧動作を行った場合につ
いて説明する。
【００３７】
図８に示すように、従来の比較例による昇圧動作を行った場合、電源投入時において、
昇圧回路６には最初から通常動作時の大きさのＰＶＤＤ電源（約５Ｖ）が供給される。そ
して、ＰＶＤＤ電源は、昇圧回路６においてＤＣＣＬＫ信号およびＢＤＣＣＬＫ信号に基
づいてＶＨＨ電源（約１０Ｖ）に昇圧される。ここで、比較例では、ソフトスタート期間
を設けていない分、電源投入時に昇圧回路６に供給されるＰＶＤＤ電圧が大きい。そして
、その分だけ比較例では、図７に示した第１実施形態よりもコンデンサＣ３に流れ込む突
入電流（ＰＶＤＤ電流）が大きいのがわかる。
【００３８】
図９および図１０は、それぞれ、本発明の第１実施形態による液晶表示装置を用いた電
子機器の一例および他の例を説明するための図である。次に、図９および図１０を参照し
て、本発明の第１実施形態による液晶表示装置１００を用いた電子機器について説明する
。
【００３９】
本発明の一実施形態による液晶表示装置１００は、図９および図１０に示すように、携
帯電話５０およびＰＣ（パーソナルコンピュータ）６０などに用いることが可能である。
図９の携帯電話５０においては、表示画面５０ａに本発明の第１実施形態における液晶表
示装置１００が用いられる。また、図１０のＰＣ６０においては、キーボード６０ａなど
の入力部および表示画面６０ｂなどに用いることが可能である。また、周辺回路を液晶パ
ネル内の基板に内蔵することにより部品点数を大幅に減らすとともに、装置本体の軽量化
および小型化を行うことが可能になる。
【００４０】
第１実施形態では、上記のように、昇圧回路６の起動時に、昇圧回路６に供給されるＰ
ＶＤＤ電源の電圧を通常動作時の電圧よりも低くするソフトスタート期間を設けることに
よって、液晶表示装置１００本体の電源投入時に、昇圧回路６には通常動作時に比べて低
い電圧のＰＶＤＤ電源が供給される。これにより、昇圧回路６にＰＶＤＤ電源が供給され
た際に、コンデンサＣ３に流れ込む電流（突入電流）を小さくすることができる。つまり
、ＰＶＤＤ電源の電圧が小さい分だけ、コンデンサＣ３に流れ込む電流（突入電流）の大
きさも小さくなるので、突入電流が大きい場合と異なり、装置が誤動作するのを抑制する
ことができる。
【００４１】
また、第１実施形態では、ソフトスタート期間において、液晶ドライバＩＣ３によりＰ
ＶＤＤ電源が通常動作時の電圧に徐々に立ち上がるようにして昇圧回路６に供給するよう
に構成する。これにより、ソフトスタート期間における昇圧回路６に対して、起動時直後
から通常動作時の電圧が供給される場合と比べて、低い電圧が供給されるとともに、この
電圧が徐々に通常動作時の電圧にまで大きくなる。したがって、昇圧回路６のコンデンサ
Ｃ３に流れ込む電流も電圧に対応して徐々に大きくなることにより、コンデンサＣ３に流
れ込む突入電流が大きくなるのを抑制しながら昇圧動作を行うことができる。
【００４２】
また、第１実施形態では、液晶ドライバＩＣ３および昇圧回路６のスイッチング素子（
Ｔｒ１〜Ｔｒ４）を液晶パネル２内に設けることによって、部品点数を減少させることが
できるとともに、液晶表示装置１００の小型化を行うことができる。
【００４３】
また、第１実施形態では、昇圧回路６を、昇圧用のコンデンサＣ１〜Ｃ３と、クロスカ
ップル接続されたスイッチング素子（Ｔｒ１〜Ｔｒ４）とからなるチャージポンプ方式の
昇圧回路として構成することによって、ＤＣＣＬＫ信号およびＢＤＣＣＬＫ信号により、
半サイクル毎にポンピング動作を行うことができる。したがって、効率的にポンピング動
作を行うことができるので、目標出力電圧に到達するまでの時間を短縮することができる
。
【００４４】
（第２実施形態）
図１１は、本発明の第２実施形態における液晶表示装置の電源投入時における動作を説
明するためのタイミングチャートである。図１１を参照して、この第２実施形態では、電
源投入時にＰＶＤＤ電源の電圧を徐々に立ち上げるように制御した第１実施形態とは異な
り、ＰＶＤＤ電源の電圧のみならずクロック信号の電圧も徐々に立ち上げるように制御す
る例について説明する。なお、第２実施形態における液晶表示装置２００の構成（図１参
照）は、第１実施形態と同様である。
【００４５】
ここで、第２実施形態では、図１１に示すように、電源投入された際、外部から約３Ｖ
のＶＤＤ電源が液晶ドライバＩＣ３に供給される。そして、ソフトスタート期間において
、液晶ドライバＩＣ３から昇圧回路６に対して、ＰＶＤＤ電源、ＤＣＣＬＫ信号およびＢ
ＤＣＣＬＫ信号が、それぞれ、徐々に通常動作時の電圧にまで立ち上がるようにして供給
される。そして、ソフトスタート期間の終了時において、ＰＶＤＤ電源、ＤＣＣＬＫ信号
およびＢＤＣＣＬＫ信号が通常動作時の電圧である約５Ｖの大きさにまで上昇するととも
に、昇圧動作が完全にオン状態になる。つまり、通常動作時の電圧における昇圧動作が開
始される。
【００４６】
以上により、第２実施形態において発生する突入電流の大きさも、比較例（図８参照）
において発生する突入電流よりも小さいことがわかる。
【００４７】
第２実施形態では、上記のように、ソフトスタート期間には、クロック信号およびＰＶ
ＤＤ電源の両方が、それぞれ、通常動作時におけるクロック信号の電圧およびＰＶＤＤ電
源の電圧よりも低くなるように構成する。これにより、昇圧回路６の起動時に、昇圧回路
６に供給されるＰＶＤＤ電源が通常動作時よりも低いので、コンデンサＣ３に流れ込む突
入電流が大きくなるのを抑制することができる。また、これに加えて、ＰＶＤＤ電源を昇
圧するためのクロック信号の電圧も通常動作時よりも低いので、その分、ＰＶＤＤ電源を
緩やかに昇圧することができる。したがって、ＰＶＤＤ電源を徐々に昇圧することができ
るので、その分、コンデンサＣ３に流れ込む突入電流が大きくなるのをより抑制すること
ができる。また、電源電圧およびクロック信号の電圧を徐々に立ち上げることにより、突
入電流が大きくなるのを抑制しながら確実に電源電圧を昇圧することができる。
【００４８】
なお、第２実施形態のその他の効果は、第１実施形態の効果と同様である。
【００４９】
（第３実施形態）
図１２は、本発明の第３実施形態における液晶表示装置の電源投入時における動作を説
明するためのタイミングチャートである。図１２を参照して、この第３実施形態では、Ｐ
ＶＤＤ電源またはクロック信号を徐々に立ち上げるように制御した第１および第２実施形
態とは異なり、通常動作時よりも低い一定の大きさのＰＶＤＤ電源およびクロック信号を
昇圧回路６に供給する例について説明する。なお、第３実施形態における液晶表示装置３
００の構成（図１参照）は、第１および第２実施形態と同様である。
【００５０】
ここで、第３実施形態では、図１２に示すように、電源投入された際、外部から約３Ｖ
のＶＤＤ電源が液晶ドライバＩＣ３に供給される。そして、ソフトスタート期間において
、液晶ドライバＩＣ３から通常動作時の電圧（約５Ｖ）よりも小さい一定の大きさの電圧
（約３Ｖ）のＰＶＤＤ電源が昇圧回路６に供給される。また、このとき、液晶ドライバＩ
Ｃ３から昇圧回路６に対して、通常動作時の電圧よりも低い約３Ｖの大きさの振幅で、か
つ、通常動作時よりも約２倍高い周波数からなるＤＣＣＬＫ信号およびＢＤＣＣＬＫ信号
が供給される。そして、ソフトスタート期間終了後に、通常動作に移行する。通常動作移
行後は、液晶ドライバＩＣ３から昇圧回路６に対して、約５ＶのＰＶＤＤ電源と、約５Ｖ
の振幅で、かつ、ソフトスタート期間における周波数の約１／２の高さの周波数からなる
ＤＣＣＬＫ信号およびＢＤＣＣＬＫ信号とが供給される。
【００５１】
以上により、第３実施形態において発生する突入電流の大きさも、比較例（図８参照）
において発生する突入電流よりも小さいことがわかる。
【００５２】
第３実施形態では、上記のように、ソフトスタート期間において、液晶ドライバＩＣ３
から一定の大きさ（約３Ｖ）のＰＶＤＤ電源が昇圧回路６に供給することによって、昇圧
回路６に常に通常動作時よりも低い電圧のＰＶＤＤ電源およびクロック信号を供給するの
で、通常動作時の電圧において昇圧する場合と比べて、ＰＶＤＤ電源を緩やかに昇圧する
ことができる。その結果、コンデンサＣ３に流れ込む突入電流が大きくなるのを抑制する
ことができる。また、液晶ドライバＩＣ３から昇圧回路６に対して、通常動作時の電圧よ
りも低い約３Ｖの大きさの振幅で、かつ、通常動作時よりも約２倍高い周波数からなるク
ロック信号を供給することによって、クロック信号の周波数を高くした分だけ一度の昇圧
動作の期間が短くなるので、その分、一度の昇圧動作におけるＰＶＤＤ電源の昇圧分を小
さくすることができる。その結果、ＰＶＤＤ電源を緩やかに昇圧することができるので、
これによってもコンデンサＣ３に流れ込む突入電流が大きくなるのを抑制することができ
る。
【００５３】
なお、第３実施形態の効果は、第１および第２実施形態のその他の効果と同様である。
【００５４】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと
考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範
囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が
含まれる。
【００５５】
たとえば、上記第１〜第３実施形態では、昇圧回路を用いた液晶表示装置に本発明を適
用する例を示したが、本発明はこれに限らず、昇圧回路を用いた表示装置であれば、有機
ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などの液晶表示装置以外の
表示装置にも適用可能である。
【００５６】
また、上記第１および第２実施形態では、ソフトスタート期間において、クロック信号
およびＰＶＤＤ電源の少なくとも一方を徐々に立ち上げる例を示したが、本発明はこれに
限らず、上記第１および第２実施形態に第３実施形態を適用することにより、クロック信
号の周波数を通常動作時よりも高い状態にしながら徐々に立ち上げる場合も適用可能であ
る。
【図面の簡単な説明】
【００５７】
【図１】本発明の第１実施形態による液晶表示装置の全体構成を示すブロック図である。
【図２】本発明の第１実施形態による液晶表示装置の液晶パネルにおけるブロック図である。
【図３】本発明の第１実施形態による液晶表示装置の昇圧回路における等価回路図である。
【図４】本発明の第１実施形態による液晶表示装置の昇圧回路における動作を説明するためのタイミングチャートである。
【図５】本発明の第１実施形態による液晶表示装置の昇圧回路における動作を説明するための等価回路図である。
【図６】本発明の第１実施形態による液晶表示装置の昇圧回路における動作を説明するための等価回路図である。
【図７】本発明の第１実施形態による液晶表示装置の起動時における動作を説明するためのタイミングチャートである。
【図８】昇圧回路における従来の昇圧動作を説明するためのタイミングチャートである。
【図９】本発明の第１実施形態による液晶表示装置を用いた電子機器の一例を示す図である。
【図１０】本発明の第１実施形態による液晶表示装置を用いた電子機器の一例を示す図である。
【図１１】本発明の第２実施形態による液晶表示装置の起動時における動作を説明するためのタイミングチャートである。
【図１２】本発明の第３実施形態による液晶表示装置の起動時における動作を説明するためのタイミングチャートである。
【符号の説明】
【００５８】
２                      液晶パネル（表示パネル）
３                      液晶ドライバＩＣ（制御回路部）
６                      昇圧回路
１００、２００、３００  液晶表示装置（表示装置）
【図１】
2009201243.tif 000003
【図２】
2009201243.tif 000004
【図３】
2009201243.tif 000005
【図４】
2009201243.tif 000006
【図５】
2009201243.tif 000007
【図６】
2009201243.tif 000008
【図７】
2009201243.tif 000009
【図８】
2009201243.tif 000010
【図９】
2009201243.tif 000011
【図１０】
2009201243.tif 000012
【図１１】
2009201243.tif 000013
【図１２】
2009201243.tif 000014