(57)【要約】【課題】  複数のＰＨＳシステムをＬＡＮ接続した無線通信システムにおいて、現行のＰＨＳシステムの資産を有効利用して、低コストで、システム間の５msの同期を確立することができる無線通信システムを提供する。【解決手段】  基準のクロックを生成する第１のＰＨＳ制御装置１-1から他のＰＨＳ制御装置がマスタ−スレーブで順次接続し、第１のＰＨＳ制御装置が、８kHzのクロックと当該８kHzに同期した５msのタイミングを生成して出力し、他のＰＨＳ制御装置が、上位装置から出力されたクロックとタイミングを受信し、それに同期して８kHzのクロックを生成し、受信したタイミングに基づいて当該８kHzに同期した５msのタイミングを生成し、当該ＰＨＳ制御装置に接続される基地局に供給すると共に、下位装置が接続されている場合には、生成したクロック及びタイミングをマスタポートから出力する無線通信システムとしている。【選択図】        図１
2009182822.tif 000002
【特許請求の範囲】
【請求項１】
複数のＰＨＳ制御装置がＬＡＮによって接続された無線通信システムであって、
前記複数のＰＨＳ制御装置の内、基準となるクロックを生成する第１のＰＨＳ制御装置から、他のＰＨＳ制御装置がマスタ−スレーブで順次接続しており、
前記第１のＰＨＳ制御装置が、基準のクロックと当該基準のクロックに同期した所定のタイミングを生成して、前記他のＰＨＳ制御装置に出力し、
前記他のＰＨＳ制御装置が、上位装置から出力されたクロックとタイミングを受信して、受信したクロックに同期して新たに基準のクロックを生成し、受信したタイミングに基づいて当該基準のクロックに同期した所定のタイミングを生成して、当該ＰＨＳ制御装置に接続される基地局に供給すると共に、下位装置が接続されている場合には、生成したクロック及びタイミングを当該下位装置に出力することを特徴とする無線通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＨＳシステムを制御する制御装置を複数、ＬＡＮによって接続した無線通信システムに係り、特に従来システムを有効活用して低コストで制御装置間の５msの同期を確立することができる無線通信システムに関する。
【背景技術】
【０００２】
［先行技術の説明］
ＰＨＳシステムをＩＰネットワーク上に配置して、ＬＡＮを介して複数のＰＨＳシステムを接続した無線通信システムがある。
ＬＡＮ接続型のシステムにした場合、従来の技術では、各々のＰＨＳシステムが独立しており、システム間でＰＨＳの基本となる５msの同期を取る構成はなかった。
【０００３】
ＢＳ−ＢＳ間の電波で同期させるようにすると、全てのＢＳを入れ替えなければならず、従来システムの資産を有効活用することができない。
【０００４】
［先行技術文献］
尚、無線通信システムに関する先行技術としては、特開平１０−１２６８７１号公報（特許文献１）、特開２００３−９２１８号公報（特許文献２）がある。
【０００５】
特許文献１には、制御装置と親機とを２線式伝送線路で接続した簡易タイプのシステムで、制御装置は基準信号発生器に同期してフォーマッタで各親機宛に同期捕捉用データを設定し、親機は捕捉用データを受信してこれに基づいて自己の基準信号を制御装置の基準信号に同期させる構内ディジタルコードレス電話システムが記載されている。
【０００６】
また、特許文献２には、同一の商用電源を使用しているＰＨＳ無線基地局が、それぞれその商用電源の電圧ピークを検出し、無線基地局毎に、予め設定されている異なる遅延時間が経過した後に、制御チャネルの送信を始めることにより、制御用チャネルが同一周波数チャネルを共有している複数の無線基地局の送信時の干渉発生を防止する無線基地局同期化装置が記載されている。
【０００７】
【特許文献１】特開平１０−１２６８７１号公報
【特許文献２】特開２００３−９２１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来のＰＨＳシステムをＬＡＮによって接続した無線通信システムでは、ＰＨＳシステム間で５msの同期を取ることができず、システム間では通信不能となってしまうという問題点があった。
また、基地局装置（ＢＳ）間の無線を用いて同期を取ろうとすると、全ての基地局を入れ替えなければならないため、現行システムの資産を有効活用できず、コストがかかるという問題点があった。
【０００９】
本発明は上記実状に鑑みて為されたもので、複数のＰＨＳシステムをＬＡＮ接続した無線通信システムにおいて、現行のＰＨＳシステムの資産を有効利用して、低コストで、システム間の５msの同期を確立することができる無線通信システムを提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記従来例の問題点を解決するための本発明は、複数のＰＨＳ制御装置がＬＡＮによって接続された無線通信システムであって、各ＰＨＳ制御装置は、スレーブポートと、クロック生成部と、マスタポートとを備えた同期部を有し、複数のＰＨＳ制御装置の内、基準となるクロックを生成する第１のＰＨＳ制御装置から、他のＰＨＳ制御装置がマスタ−スレーブで順次カスケード接続しており、第１のＰＨＳ制御装置が、同期部のクロック生成部で８kHzのクロックと当該８kHzに同期した５msのタイミングを生成して、マスタポートから出力し、他のＰＨＳ制御装置が、同期部のスレーブポートで、上位装置のマスタポートから出力されたクロック及びタイミングを受信して、クロック生成部で、受信したクロックに同期して、新たに８kHzのクロックを生成し、受信したタイミングに基づいて当該８kHzに同期した５msのタイミングを生成して、当該ＰＨＳ制御装置に接続される基地局に供給すると共に、マスタポートに下位装置が接続されている場合には、生成したクロック及びタイミングをマスタポートから出力することを特徴としている。
【００１１】
また、本発明は、複数のＰＨＳ制御装置がＬＡＮによって接続された無線通信システムであって、各ＰＨＳ制御装置は、スレーブポートと、クロック生成部と、マスタポートと、同期用ＰＨＳ受信機に接続するＳＢＳポートとを備えた同期部を有し、基準となるクロックを生成する第１のＰＨＳ制御装置と、上位の無線基地局から出力されたクロックを受信してピンポン伝送により出力する同期用ＰＨＳ受信機と、同期用ＰＨＳ受信機に接続して、同期用ＰＨＳ受信機からピンポン伝送により受信したクロックに同期したクロックを生成する第２のＰＨＳ制御装置とを備え、第１のＰＨＳ制御装置が、同期部のクロック生成部で８kHzのクロックと当該８kHzに同期した５msのタイミングを生成して、クロックを当該ＰＨＳ制御装置に接続される基地局に供給し、第２のＰＨＳ制御装置が、同期用ＰＨＳ受信機からクロック及びタイミングを受信して、受信したクロックに同期して、新たに８kHzのクロックを生成し、受信したタイミングに基づいて当該８kHzに同期した５msのタイミングを生成して、クロック及びタイミングを当該ＰＨＳ制御装置に接続される基地局に供給することを特徴としている。
【００１２】
また、本発明は、複数のＰＨＳ制御装置がＬＡＮによって接続された無線通信システムであって、各ＰＨＳ制御装置は、スレーブポートと、クロック生成部と、マスタポートと、同期用ＰＨＳ受信機に接続するＳＢＳポートとを備えた同期部を有し、基準となるクロックを生成する第１のＰＨＳ制御装置と、上位の無線基地局から出力されたクロックを受信してピンポン伝送により出力する同期用ＰＨＳ受信機と、同期用ＰＨＳ受信機に接続して、同期用ＰＨＳ受信機からピンポン伝送により受信したクロックに同期したクロックを生成する第２のＰＨＳ制御装置と、第２のＰＨＳ制御装置にカスケード接続され、第２のＰＨＳ制御装置に同期したクロックを生成する第３のＰＨＳ制御装置とを備え、第１のＰＨＳ制御装置が、同期部のクロック生成部で８kHzのクロックと当該８kHzに同期した５msのタイミングを生成して、クロックを当該ＰＨＳ制御装置に接続される基地局に供給し、第２のＰＨＳ制御装置が、同期用ＰＨＳ受信機から受信したクロック及びタイミングを受信して、受信したクロックに同期して、新たに８kHzのクロックを生成し、受信したタイミングに基づいて当該８kHzに同期した５msのタイミングを生成して、クロック及びタイミングを当該ＰＨＳ制御装置に接続される基地局に供給すると共に、マスタポートに下位装置が接続されている場合には、生成したクロック及びタイミングをマスタポートから出力することを特徴としている。
【発明の効果】
【００１３】
本発明によれば、複数のＰＨＳ制御装置がＬＡＮによって接続された無線通信システムであって、各ＰＨＳ制御装置は、スレーブポートと、クロック生成部と、マスタポートとを備えた同期部を有し、複数のＰＨＳ制御装置の内、基準となるクロックを生成する第１のＰＨＳ制御装置から、他のＰＨＳ制御装置がマスタ−スレーブで順次カスケード接続しており、第１のＰＨＳ制御装置が、同期部のクロック生成部で８kHzのクロックと当該８kHzに同期した５msのタイミングを生成して、マスタポートから出力し、他のＰＨＳ制御装置が、同期部のスレーブポートで、上位装置のマスタポートから出力されたクロック及びタイミングを受信して、クロック生成部で、受信したクロックに同期して、新たに８kHzのクロックを生成し、受信したタイミングに基づいて当該８kHzに同期した５msのタイミングを生成して、クロック及びタイミングを当該ＰＨＳ制御装置に接続される基地局に供給すると共に、マスタポートに下位装置が接続されている場合には、生成したクロック及びタイミングをマスタポートから出力する無線通信システムとしているので、下位のＰＨＳ制御装置は、全て第１のＰＨＳ制御装置に同期したクロック及びタイミングを生成して、当該クロック及びタイミングに基づいて動作することができ、既存システムの構成を活用して、低コストで、ＬＡＮ接続された全てのＰＨＳ制御装置が制御するＰＨＳシステム間で５msの同期を確立することができる効果がある。
【発明を実施するための最良の形態】
【００１４】
［発明の概要］
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る無線通信システムは、複数のＰＨＳ制御装置をＬＡＮ接続した無線通信システムであって、第１のＰＨＳ制御装置をマスタとし、残りのＰＨＳ制御装置をマスタからカスケード接続し、マスタのＰＨＳ制御装置の同期部ではＰＬＬ自走により５msのタイミングを示すクロックを生成してマスタポートから出力し、下位のＰＨＳ制御装置は、スレーブポートで受信した上位装置の５msのクロックに同期したクロックを生成し、マスタポートに下位装置が接続されている場合には生成したクロックをマスタポートから出力する無線通信システムであり、従来のＰＨＳ制御装置の構成を有効に活用して、低コストで、ＬＡＮ接続されたＰＨＳシステム間の５msの同期を確立することができるものである。
【００１５】
また、本発明の実施の形態に係る無線通信システムは、複数のＰＨＳ制御装置をＬＡＮ接続した無線通信システムであって、第１のＰＨＳ制御装置をマスタとして、第２のＰＨＳ制御装置は、マスタに接続される基地局（ＢＳ）からの電波を同期用ＰＨＳ（ＳＢＳ）を介して受信して、受信した５msのタイミングを示すクロックに基づいて内部のクロックをマスタに同期させて生成し、他のＰＨＳ制御装置は、第２のＰＨＳ制御装置にカスケード接続してスレーブとして第２のＰＨＳ制御装置の５msのクロックに同期するクロックを生成し、更に下位装置が接続されている場合には生成したクロックをマスタポートから出力するよう構成したものであり、従来のＰＨＳ制御装置の構成を有効に活用して、低コストで、ＬＡＮ接続されたＰＨＳシステム間の５msの同期を確立することができるものである。
【００１６】
本発明の実施の形態に係る無線通信システムは、複数のＰＨＳ制御装置をＬＡＮ接続した無線通信システムであって、第１のＰＨＳ制御装置をマスタとして、他のＰＨＳ制御装置は、順次、上位に接続される基地局（ＢＳ）からの５msのタイミングを示すクロックを同期用ＰＨＳ（ＳＢＳ）を介して受信して、受信した５msのクロックに内部のクロックを同期させて生成し、接続された基地局から５msのクロックを出力するよう構成したものであり、従来のＰＨＳ制御装置の構成を有効に活用して、低コストで、ＬＡＮ接続されたＰＨＳシステム間の５msの同期を確立することができるものである。
【００１７】
［第１の実施の形態のシステム構成：図１］
第１の実施の形態に係る無線通信システムについて図１を用いて説明する。図１は第１の実施の形態に係る無線通信システム（第１のシステム）の概略構成図である。
図１に示すように、第１のシステムは、ＰＨＳ制御装置１-1、１-2、１-3…が、ＬＡＮ２によって接続されたシステムであり、各ＰＨＳ制御装置１には、無線基地局（ＢＳ：Base Station）１１が接続され、更にＢＳ１１を介して携帯機（ＰＳ：Personal Station）１２が無線接続されている。尚、ここでは説明を簡単にするためにＰＨＳ制御装置１を３台としているが、これに限るものではない。
【００１８】
［ＰＨＳ制御装置１の構成］
ＰＨＳ制御装置１-1、１-2、１-3…は、基本的な構成部分は同じであり、ＢＳ１１を制御するＢＳＩＦ基板１３と、システムの制御を行うＩＰＩＦ基板１４とを備えている。
【００１９】
ＩＰＩＦ基板１４は、システムの基本となる５msのクロック生成を行う。
そして、クロック生成を行うＰＬＬ（Phase Locked Loop）部１５、上位装置からの同期信号を入力するスレーブポート１６、下位装置に同期信号を出力するマスタポート１７、更に後述する同期用ＰＨＳを接続するＳＢＳポート１８を備えている。
【００２０】
そして、ＰＨＳ制御装置１は、同期確立の際は、システム構成により、マスタモード又はスレーブモードで動作する。更に、スレーブモードには、上位のマスタポートからの出力に同期するスレーブモードと、上位のＰＨＳ制御装置１に接続された無線基地局１１からの出力に同期するＢＳ−スレーブモードとがある。
図１の例では、ＰＨＳ制御装置１-1はマスタモードであり「ＩＰＩＦ−Ｍ」と示され、他のＰＨＳ制御装置１-2，１-3はスレーブモードであり「ＩＰＩＦ−Ｓ」と示されている。尚、ＰＨＳ制御装置１-1は請求項に記載した「第１のＰＨＳ制御装置」に相当する。
また、ＩＰＩＦ基板１４は、ＬＡＮ接続インタフェース（図示せず）を備え、イーサネット（登録商標）を介してシステム間の相互接続を行う。
【００２１】
ＢＳＩＦ基板１３は、ピンポン伝送用ＩＣ（図示せず）を備え、ＩＰＩＦ基板１４から出力される５msのクロックを入力して、接続されているＢＳ１１に、当該クロックをピンポン伝送用ＩＣを用いて送信する。
そして、ＢＳ１１は、ピンポン伝送用ＩＣより５msを受信し、５msのタイミングで電波を送出してＰＳ１２と通信を行う。
【００２２】
［第１のシステムの動作］
次に、第１のシステムの動作について図１を用いて説明する。
第１のシステムでは、ＰＨＳ制御装置１-1はマスタモードで動作し、ＩＰＩＦ基板１４のＰＬＬ部１５において５msのクロックを生成して、マスタポート１７から下位のＰＨＳ制御装置１-2に出力する。また、それと共に、生成したクロックをＢＳＩＦ基板１３に供給する。
【００２３】
ＰＨＳ制御装置１-2は、ＰＨＳ制御装置１-1のマスタポート１７から出力された同期信号をスレーブポート１６で受信し、内部のクロックを受信したクロックに同期させて出力用の５msのクロックを生成し、マスタポート１７から更に下位のＰＨＳ制御装置１-3に出力する。
【００２４】
以下同様にして、カスケード接続された全てのＰＨＳ制御装置１をマスタであるＰＨＳ制御装置１-1のクロックに同期させることができるものである。
これにより、ＬＡＮ接続された複数のＰＨＳシステムの制御装置は全て同期することになり、異なるＰＨＳシステム間での通信が可能となるものである。
【００２５】
［第２の実施の形態のシステム構成：図２］
次に、本発明の第２の実施の形態に係る無線通信システムについて図２を用いて説明する。図２は第２の実施の形態に係る無線通信システム（第２のシステム）の概略構成図である。
図２に示すように、第２のシステムにおけるＰＨＳ制御装置１は、第１のシステムにおけるＰＨＳ制御装置１と同じ構成であり、マスタであるＰＨＳ制御装置１-1と、他のＰＨＳ制御装置１とはＨＵＢを介してＬＡＮ接続されている。
【００２６】
第２のシステムの特徴として、上位のＰＨＳ制御装置に接続されたＢＳ１１〜のクロックを受信する同期用ＰＨＳ受信機（ＳＢＳ）２１を備え、スレーブのＰＨＳ制御装置１-2は、ＳＢＳ２１に接続され、更にＰＨＳ制御装置１-3は、ＰＨＳ制御装置１-2にマスタ−スレーブによりカスケード接続されている。より多くのＰＨＳ制御装置１を備える場合には、以下順次カスケード接続する。
【００２７】
［第２のシステムの動作］
ここで、第２のシステムの動作について説明する。
マスタのＰＨＳ制御装置１-1では、第１のシステムと同様に、ＰＬＬの自走により５msのクロックを生成し、ＢＳＩＦ基板１３に供給する。クロックは、ＢＳＩＦ１３のピンポン伝送用ＩＣを介して、ＰＨＳ制御装置１-1に接続されたＢＳ１１に送信され、ＢＳ１１によって無線送信される。
【００２８】
ＳＢＳ２１は、ＢＳ１１から出力された同期信号を受信して、当該同期信号をスレーブのＰＨＳ制御装置１-2に出力する。
ＰＨＳ制御装置１-2は、ＩＰＩＦ基板１４のＳＢＳポート１８でＳＢＳ２１からの同期信号を受信して、当該同期信号に同期する５msのクロックを生成して、マスタポート１７からＰＨＳ制御装置１-3に出力すると共にＢＳＩＦ基板１３に供給する。
【００２９】
ＰＨＳ制御装置１-3は、第１のシステムにおけるカスケード接続されたＰＨＳ制御装置１と同様にスレーブモードで動作し、上位装置のマスタポート１７から出力されたクロックをスレーブポート１６で受信して、当該クロックに同期して５msのクロックを生成し、マスタポート１７から更に下位の装置に出力する。
このようにして第２のシステムの全てのＰＨＳ制御装置間において５msの同期が確立されるものである。
【００３０】
［第３のシステム：図３］
次に、本発明の第３の実施の形態に係る無線通信システムについて図３を用いて説明する。図３は第３の実施の形態に係る無線通信システム（第３のシステム）の概略構成図である。
図３に示すように、第３のシステムでは、下位のＰＨＳ制御装置１-2、１-3は、ＳＢＳ２１に接続されており、上位のＰＨＳ制御装置１に接続されたＢＳ１１から無線送信された５msのクロックをＳＢＳ２１で受信して、当該クロックに同期した５msのクロックを生成して、ＢＳＩＦ基板１３に接続されたＢＳ１１から更に下位のＳＢＳ２１に無線送信する構成である。つまり、図３の例では、ＰＨＳ制御装置１-2以下のＰＨＳ制御装置は、全て、ＢＳ−スレーブモードで動作する。
これにより、第３のシステムにおける全てのＰＨＳ制御装置１間で５msの同期が確立されるものである。
【００３１】
［同期部の構成：図４］
次に、ＰＨＳ制御装置１間で同期確立の制御を行う部分（以下「同期部」とする）の構成について図４を用いて説明する。図４は、ＰＨＳ制御装置１の同期部の概略構成を示す回路図である。尚、同期部の構成は本システムの全てのＰＨＳ制御装置１において共通としている。
同期部は、ＰＨＳ制御装置１のＩＰＩＦ基板１４に設けられ、図４に示すように、主要な構成要素として、スレーブポート３１と、優先度エンコーダ（priority encoder）３２と、ＰＬＬ回路３３と、タイミング生成回路３４と、５ms生成回路３５と、マスタポート３６と、バックボード３７と、ＳＢＳポート３８と、ピンポン伝送回路３９と、終端回路４０と、同期検出部４１とを備えている。
【００３２】
各構成部分について説明する。
スレーブポート３１は、第１のシステムにおける下位装置（図１の例では、ＰＨＳ制御装置１-2、１-3）において、上位装置からのクロック（８kHz on ５ms-M）を入力するポートである。尚、８kHz on ５ms-Mは、８kHzのクロックと、それに同期する５msのタイミングとを含むものである。
【００３３】
優先度エンコーダ３２は、同期検出部４１及びスレーブポート３１からの入力の有無に基づいて、ＰＬＬ回路３３への入力線の内、優先する入力線を選択するデータを出力する。これにより、当該ＰＨＳ制御装置１がどのモードで動作するが決定される。
【００３４】
ＰＨＳ制御装置１のモードについて説明する。
図４内の表に示したように、ＳＢＳ２１が接続されておらず（同期検出部４１からの入力なし）、スレーブポート３１からの入力もない場合には、優先度エンコーダ３２からの出力はない。この場合、ＰＨＳ制御装置１はマスタモードとして動作し、ＰＬＬ回路３３が自走してクロックを生成する。
【００３５】
また、ＳＢＳ２１が接続されておらず（同期検出部４１からの入力なし）、スレーブポート３１からの入力がある場合には、優先度エンコーダ３２からはＰＬＬ回路３３のＰＲＩを指定するデータが出力され、ＰＨＳ制御装置１はスレーブモードとして動作し、スレーブポート３１から入力されるクロックに同期したクロックを生成して出力する。
【００３６】
更に、ＳＢＳ２１が接続されている場合には（同期検出部４１からの入力あり）、スレーブポート３１からの入力の有無に関わらず、優先度エンコーダ３２からはＰＬＬ回路３３のＳＥＣを指定するデータが出力され、ＰＨＳ制御装置１は、ＢＳ−スレーブモードとして動作し、ＳＢＳ２１に同期したクロックを生成して出力する。
各モードにおける同期部の動作については後で詳細に説明する。
【００３７】
ＰＬＬ回路３３は、局部発振器からの周波数（20,000MHz）に基づいて４MHz（図では「４Ｍ」）と８kHz（図では「８Ｋ」）の周波数信号を生成する。
タイミング生成回路３４は、入力された周波数に基づいて２MHzと８kHzと２５６kHzのクロックを生成してバックボード３７に供給し、５msをカウントしてタイミングを５ms生成回路３５に出力する。
【００３８】
５ms生成回路３５は、入力された８kHzのクロックと５msのタイミングに基づいて、８kHzのクロックに同期した５msのタイミングを示す「５ms」のクロックを生成してバックボード３７に出力すると共に、「８kHz on ５ms-M」のクロックを生成してマスタポート３６に出力する。バックボードに供給されたクロックは、接続されるＢＳ１１に供給される。
８kHz on ５ms-Mは、８kHzのパルスで４０発毎にパルス幅を変化させて５msのタイミングを乗せて生成されるものである。
尚、ＰＬＬ回路３３と、タイミング生成回路３４と、５ms生成回路３５が、請求項に記載した「クロック生成部」に相当しているものである。
【００３９】
マスタポート３６は、下位装置に８kHz on ５ms-Mのクロックを出力するポートである。
バックボード３７は、ＢＳＩＦ基板１３に各クロックを供給するものである。ＢＳＩＦ基板１３は、供給された５msのクロックをピンポン伝送用ＩＣ（図示せず）を介してＢＳ１１に出力する。
【００４０】
ＳＢＳポート３８は、ＳＢＳ２１に接続するインタフェースである。
ピンポン伝送回路（Ｐ．Ｐ(Slave)）３９は、ＳＢＳ２１（図示せず）とＰＨＳ制御装置１とのピンポン伝送を制御するものである。
終端回路４０は、反射を防ぐ回路である。
同期検出部４１は、ピンポン伝送回路３９から出力されるＳＢＳ２１からの受信クロックの同期を検出して優先度エンコーダ３２出力するものである。
尚、ＳＢＳ用電源を２線式メタリックケーブルに重畳して供給するようにしている。
【００４１】
［同期部の動作：図４］
次に、同期部の動作について図４を用いて説明する。
同期部の動作は、ＰＨＳ制御装置１がどのモードで動作するかによって異なるため、モード別に説明する。
［マスタモードの動作］
マスタモードで動作するのは、ＳＢＳポート３８及びスレーブポート３１からの入力がなく、優先度エンコーダ３２からの出力がない場合である。図１〜３の例では、ＰＨＳ制御装置１-1がマスタモードで動作している。
【００４２】
マスタモードでは、ＰＬＬ回路３３は自走して、タイミング生成回路３４で５msをカウントし、５ms生成回路３５において、８kHzに同期した５msのタイミングを示す「５ms」と、８kHzの４０発毎に５msを乗せる「８kHz on ５ms」のクロックを生成する。５msのクロックはduty比５０％とする。８kHz on ５ms-Mのクロックは、マスタポート３６から出力される。
それと共に、バックボード３７を介してＢＳＩＦ基板１３にも８kHzに同期した５msのタイミングを示す５msのクロックが供給され、ＰＨＳ制御装置１に接続されたＢＳ１１にも当該５msのクロックが供給される。
マスタモードにおいては同期部はこのように動作し、下位に接続された全てのＰＨＳシステムの基準となるクロックを出力する。
【００４３】
［スレーブモードの動作］
スレーブモードで動作するのは、ＳＢＳポート３８からの入力がなく、スレーブポート３１からの入力がある場合で、上位装置のマスタポート３６からの出力に同期するものである。図１に示したＰＨＳ制御装置１-2、１-3がスレーブモードで動作している。
スレーブポート３１では、上位装置から出力された８kHz on ５ms-Mを、８kHz on ５ms-Sとして受信し、ＰＬＬ回路３３のＰＲＩと、５ms生成回路３５に出力する。
【００４４】
優先度エンコーダ３２によってＰＲＩが選択されてＰＨＳ制御装置がスレーブモードになると、ＰＬＬ回路３３は、ＰＲＩに入力される８kHz on ５ms-Sの８kHzに同期して各クロックを生成する。
そして、５ms生成回路３５は、入力された８kHz on ５ms-Sのパルス幅に基づいて５msを抽出して、５msのタイミングを示すクロックをduty比５０％でバックボード３７に出力する。
また、マスタポート３６に下位装置が接続されている場合には、５ms生成回路３５は、入力された８kHz on ５ms-Sをスルーして、そのまま８kHz on ５ms-Mのクロックとしてマスタポート３６から出力する。
スレーブモードにおいては、同期部はこのように動作して上位のＰＨＳ制御装置１に同期する。
【００４５】
［ＢＳ−スレーブモードの動作］
ＢＳ−スレーブモードで動作するのは、ＳＢＳポート３８からの入力がある場合で、上位装置に接続されたＢＳ１１に同期するものである。図２及び図３に示したＰＨＳ制御装置１-2はＢＳ−スレーブモードで動作している。
ＳＢＳポート３８が、図２及び図３に示したＳＢＳ２１からのクロックを受信すると、ピンポン伝送回路（Ｐ．Ｐ(Slave)）３９から、８kHzのクロックがＰＬＬ回路３３のＳＥＣに入力され、更に、ピンポン伝送で受信した５msのクロックであるＰＰ５msが５ms生成回路３５に入力される。
【００４６】
優先度エンコーダ３２によってＳＥＣが選択されてＰＨＳ制御装置がＢＳ−スレーブモードになると、ＰＬＬ回路３３は、ＳＥＣに入力される８kHzのクロックに同期して各クロックを生成する。
そして、５ms生成回路３５は、ＰＰ５msのクロックの５msを抽出して、ＰＬＬ回路３３からの８kHzに同期させて、duty比５０％でバックボード３７に出力する。
また、マスタポート３６に下位装置が接続されている場合には、５ms生成回路３５は、入力されたＰＰ５msの５msを８kHzに同期させて８kHz on ５ms-Mとしてマスタポート３６から出力する。
ＢＳ−スレーブモードにおいては、同期部はこのように動作し、上位のＢＳ１１に同期する。
【００４７】
［同期用ＰＨＳ受信機（ＳＢＳ）２１の構成：図５］
次に、ＳＢＳ２１の構成について図５を用いて説明する。図５は、ＳＢＳ２１の概略回路図である。
図５に示すように、ＳＢＳ２１は、無線部（１）、制御部（２）、ＰＬＬ部（３）、ピンポン伝送インタフェース部（４）、電源部（５）とから構成されている。
無線部（１）は、アンテナとＲＦ（Radio Frequency）部５１とから構成され、ＲＦ部５１は、無線信号の送受信を行うものであり、アンテナで受信したＢＳ１１からの無線信号の信号処理を行ってＣＰＵ５２に出力する。受信信号には８kHzのクロックと５msのタイミングが含まれる。
【００４８】
制御部（２）は、ＣＰＵ（Central Processing Unit）５２を備え、ＣＰＵ５２は、ＲＦ部５１の制御と、符号化及び復号化を行うものであり、ＲＦ部５１から入力されたデータから５msのタイミングを抽出する。
【００４９】
ＰＬＬ部（３）は、局部発振器と、ＰＬＬ回路５３と、タイミング生成回路５４とを備え、制御部（２）からの８kHz及び５msに同期して、ピンポン伝送に必要なクロックを生成し、ピンポン伝送回路（Ｐ．Ｐ(Master)）５５に出力する。
【００５０】
ピンポン伝送インタフェース部（４）は、ピンポン伝送回路（Ｐ．Ｐ(Master)）５５と、ＳＢＳポート５６と、終端回路５７とを備え、ＰＬＬ部（３）からのクロックを、ＳＢＳポート５６からピンポン伝送によってＰＨＳ制御装置１のＳＢＳポート３８に出力する。
【００５１】
電源部（５）は、ダイオード５８と、ＤＣ／ＤＣコンバータ５９とを備え、２線式メタリックケーブルに重畳されたＤＣ電圧を、ＤＣ／ＤＣコンバータ５９によって内部動作電圧にまで降圧して各部に供給する。
【００５２】
ＳＢＳ２１の動作について説明する。
ＳＢＳ２１は、まず、無線部（１）で受信した高周波信号をダウンコンバートし、制御部（２）で５msを抽出し、ＰＬＬ部（３）で、入力された５msに同期して８kHzのクロックと５msのタイミングを示すクロック（ＰＰ５ms）を生成し、ピンポン伝送インタフェース部（４）で、生成したクロックをＰＨＳ制御装置１にピンポン伝送により送信する。
このようにして、ＳＢＳ２１では、上位ＢＳ１１から無線受信した８kHzのクロックと５msのタイミングに同期したクロック及びタイミングを生成して、ＰＨＳ制御装置１に伝送するものである。
【００５３】
［実施の形態の効果］
本発明の第１の実施の形態に係る無線通信システム（第１のシステム）によれば、同期部を備えたＰＨＳ制御装置１がＬＡＮにより複数接続された無線通信システムであって、当該複数のＰＨＳ制御装置の内、マスタモードで動作するＰＨＳ制御装置に、スレーブモードで動作するＰＨＳ制御装置が順次カスケード接続され、同期部が、スレーブポート３１と、ＰＬＬ回路３３と、タイミング生成回路３４と、５ms生成回路３５と、マスタポート３６とを備え、ＰＨＳ制御装置がマスタモードで動作する場合には、ＰＬＬ回路３３が自走して８kHzのクロックを生成し、タイミング生成回路３４が５msをカウントして５ms生成回路にタイミングを出力し、５ms生成回路３５が、８kHz on ５ms-Mのクロックを生成してマスタポート３６から出力し、ＰＨＳ制御装置１がスレーブモードで動作する場合には、上位装置から出力された８kHz on ５ms-Mをスレーブポート３１で８kHz on ５ms-Sとして受信し、ＰＬＬ回路３３が、受信した８kHzに同期してクロックを生成し、マスタポート３６に下位装置が接続されている場合には、５ms生成回路３５が、受信した８kHz on ５ms-Sをそのまま８kHz on ５ms-Mとしてマスタポート３６から出力する無線通信システムとしているので、スレーブとなるＰＨＳ制御装置は、マスタとなるＰＨＳ制御装置から出力されたクロックに同期したクロック及びタイミングを生成して、更に下位のＰＨＳ制御装置に出力でき、ＬＡＮ接続された全てのＰＨＳ制御装置によって制御されるＰＨＳシステム間で５msの同期を確立することができる効果がある。
【００５４】
本発明の第２の実施の形態に係る無線通信システム（第２のシステム）によれば、同期部を備えた複数のＰＨＳ制御装置１がＬＡＮにより接続された無線通信システムであって、マスタモードで動作する第１のＰＨＳ制御装置１-1と、ＳＢＳ２１に接続されてＢＳ−スレーブモードで動作する第２のＰＨＳ制御装置１-2と、第２のＰＨＳ制御装置１-2にカスケード接続され、スレーブモードで動作する第３のＰＨＳ制御装置１-3とを備え、各ＰＨＳ制御装置の同期部が、スレーブポート３１と、ＰＬＬ回路３３と、タイミング生成回路３４と、５ms生成回路３５と、マスタポート３６と、ＳＢＳポート３８とを備え、第１のＰＨＳ制御装置１-1が、ＰＬＬ回路３３が自走して８kHzのクロックを生成し、タイミング生成回路３４が５msをカウントして５ms生成回路にタイミングを出力し、５ms生成回路３５が、８kHzに同期した５msのタイミングを示すクロックを生成してＢＳＩＦ基板１３からＢＳ１１に８kHzに同期した５msのクロックを供給し、第２のＰＨＳ制御装置１-2が、上位のＢＳ１１から出力された８kHzに同期した５msのクロックをＳＢＳポート３８で受信して、ＰＬＬ回路３３が、受信した８kHzに同期してクロックを生成し、５ms生成回路３５が、受信した５msを８kHzに同期させて８kHz on ５ms-Mとしてマスタポート３６から出力し、第３のＰＨＳ制御装置１-3が、上位装置から出力された８kHz on ５ms-Mをスレーブポート３１で８kHz on ５ms-Sとして受信し、ＰＬＬ回路３３が、受信した８kHzに同期してクロックを生成し、マスタポート３６に下位装置が接続されている場合には、５ms生成回路が、受信した８kHz on ５ms-Sをそのまま８kHz on ５ms-Mとしてマスタポート３６から出力する無線通信システムとしているので、ＰＨＳ制御装置１-2、１-3は、マスタとなるＰＨＳ制御装置１から出力されたクロックに同期したクロックを生成して、更に下位のＰＨＳ制御装置に出力でき、ＬＡＮ接続された全てのＰＨＳシステム間で５msの同期を確立することができる効果がある。
【００５５】
本発明の第３の実施の形態に係る無線通信システム（第３のシステム）によれば、同期部を備えた複数のＰＨＳ制御装置１がＬＡＮにより接続された無線通信システムであって、マスタモードで動作する第１のＰＨＳ制御装置１-1と、ＳＢＳ２１に接続されてＢＳ−スレーブモードで動作する第２のＰＨＳ制御装置１-2とを備え、各ＰＨＳ制御装置の同期部が、スレーブポート３１と、ＰＬＬ回路３３と、タイミング生成回路３４と、５ms生成回路３５と、マスタポート３６と、ＳＢＳポート３８とを備え、第１のＰＨＳ制御装置１-1が、ＰＬＬ回路３３が自走して８kHzのクロックを生成し、タイミング生成回路３４が５msをカウントして５ms生成回路にタイミングを出力し、５ms生成回路３５が、８kHzに同期した５msのタイミングを示すクロックを生成してＢＳＩＦ基板１３からＢＳ１１に８kHzに同期した５msのクロックを供給し、第２のＰＨＳ制御装置１-2が、上位のＢＳ１１から出力された８kHz及び５msをＳＢＳポート３８で受信して、ＰＬＬ回路３３が、受信した８kHzに同期してクロックを生成し、５ms生成回路３５が、受信した５msを８kHzに同期させたクロックを生成してＢＳＩＦ基板１３からＢＳ１１にクロックを供給する無線通信システムとしているので、下位装置は、上位装置に接続された基地局から同期信号を受信して、上位装置に同期したクロックを生成して更に下位装置に出力することができ、ＬＡＮ接続された全てのＰＨＳシステム間で５msの同期を確立することができる効果がある。
【００５６】
また、第１〜第３の無線通信システムによれば、システム間で同期を確立するための新たな機能を備えた基地局を必要とせず、現行の無線通信システムの資産を有効利用して、低コストで、システム間の５msの同期を確立することができる効果がある。
【産業上の利用可能性】
【００５７】
本発明は、複数のＰＨＳシステムをＬＡＮ接続した無線通信システムにおいて、現行のＰＨＳシステムの資産を有効利用して、低コストで、システム間の５msの同期を確立することができる無線通信システムに適している。
【図面の簡単な説明】
【００５８】
【図１】第１の実施の形態に係る無線通信システム（第１のシステム）の概略構成図である。
【図２】第２の実施の形態に係る無線通信システム（第２のシステム）の概略構成図である。
【図３】第３の実施の形態に係る無線通信システム（第３のシステム）の概略構成図である。
【図４】ＰＨＳ制御装置１の同期部の概略構成を示す回路図である。
【図５】ＳＢＳ２１の概略回路図である。
【符号の説明】
【００５９】
１…ＰＨＳ制御装置、  １１…無線基地局（ＢＳ）、  １２…携帯機（ＰＳ）、  １３…ＢＳＩＦ基板、  １４…ＩＰＩＦ基板、  １５…ＰＬＬ部、  １６…スレーブポート、  １７…マスタポート、  １８…ＳＢＳポート、  ２１…同期用ＰＨＳ受信機（ＳＢＳ）、  ３１…スレーブポート、  ３２…優先度エンコーダ、  ３３…ＰＬＬ回路、  ３４…タイミング生成回路、  ３５…５ms生成回路、  ３６…マスタポート、  ３７…バックボード、  ３８…ＳＢＳポート、  ３９…ピンポン伝送回路、  ４０…終端回路、  ４１…同期検出部、  ５１…ＲＦ部、  ５２…ＣＰＵ、  ５３…ＰＬＬ回路、  ５４…タイミング生成回路、  ５５…ピンポン伝送回路、  ５６…ＳＢＳポート、  ５７…終端回路、  ５８…ダイオード、  ５９…ＤＣ／ＤＣコンバータ
【図１】
2009182822.tif 000003
【図２】
2009182822.tif 000004
【図３】
2009182822.tif 000005
【図４】
2009182822.tif 000006
【図５】
2009182822.tif 000007