(57)【要約】      （修正有）【課題】光連結手段を備えたマルチチップを提供する。【解決手段】平行に積層された複数のシリコンチップ２１０、２３０と、各シリコンチップの側面に互いに対応するようにそれぞれ接着され、それぞれ発光素子及び／または受光素子を備える複数の光素子アレイ２２０、２４０と、シリコンチップとシリコンチップの側面に設置された光素子アレイとを連結する配線２２８、２３８とを備え、光素子アレイは、複層で形成されて相異なる層の対応する光素子間の光信号を送受信するマルチチップである。【選択図】図２
2009117810.tif 000002
【特許請求の範囲】
【請求項１】
平行に積層された複数のシリコンチップと、
前記各シリコンチップの側面に互いに対応するようにそれぞれ接着され、それぞれ発光素子及び／または受光素子を備えた複数の光素子アレイと、
前記シリコンチップと前記シリコンチップの側面に設置された前記光素子アレイとを連結する配線と、を備え、
前記互いに対応する光素子アレイは、相異なる層の対応する光素子間の光信号を送受信する光連結手段を形成することを特徴とする光連結手段を備えたマルチチップ。
【請求項２】
前記発光素子の表面に形成された集光レンズをさらに備えていることを特徴とする請求項１に記載のマルチチップ。
【請求項３】
前記発光素子は、面発光レーザーであることを特徴とする請求項１に記載のマルチチップ。
【請求項４】
前記配線は、ワイヤーまたはソルダボンディングであることを特徴とする請求項１に記載のマルチチップ。
【請求項５】
前記光素子アレイは、ＩＩＩ−Ｖ族半導体化合物であることを特徴とする請求項１に記載のマルチチップ。
【請求項６】
平行に積層された複数のシリコンチップと、
前記各シリコンチップの側面にそれぞれ互いに対応して形成され、それぞれ発光素子及び／または受光素子を備えた複数の光素子アレイと、
前記シリコンチップと前記シリコンチップの側面に形成された前記光素子アレイとを連結する配線と、を備え、
前記互いに対応する光素子アレイは、相異なる層の対応する光素子間の光信号を送受信する光連結手段を形成することを特徴とする光連結手段を備えたマルチチップ。
【請求項７】
前記光素子アレイの受光素子は、前記対応するシリコンチップから延びたシリコン基板に形成されたｐｎ接合フォトダイオードであることを特徴とする請求項６に記載のマルチチップ。
【請求項８】
前記光素子アレイで前記ｐｎ接合フォトダイオードと対応する発光素子は、１μｍ以下の波長光を放出することを特徴とする請求項７に記載のマルチチップ。
【請求項９】
前記光素子アレイの発光素子は、ＩＩＩ−Ｖ族半導体化合物であることを特徴とする請求項８に記載のマルチチップ。
【請求項１０】
前記発光素子の表面に形成された集光レンズをさらに備えていることを特徴とする請求項６に記載のマルチチップ。
【請求項１１】
前記発光素子は、面発光レーザーであることを特徴とする請求項７に記載のマルチチップ。
【請求項１２】
前記光素子アレイの受光素子は、ＩＩＩ−Ｖ族半導体化合物で形成され、
前記ＩＩＩ−Ｖ族半導体化合物の受光素子と対応し、その間に少なくとも一つのシリコン基板を挟んだ発光素子は、１．２μｍ以上の波長光を放出することを特徴とする請求項６に記載のマルチチップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチチップ間の光連結手段を備えたマルチチップに係り、特にマルチチップの側面に付着された光連結手段（ｏｐｔｉｃａｌ  ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ  ｕｎｉｔ）を備えたマルチチップに関する。
【背景技術】
【０００２】
シリコンチップを積層したマルチチップ構造において、シリコンチップ間の電気的な信号連結のためには、ワイヤーボンディング、スルーシリコンビアホール連結方法が使われる。
【０００３】
ワイヤーボンディングでは、ワイヤーの長さが増加するにつれて超高速信号の伝送時に信号遅滞現象が起こり、ボンディングパッドを必要とするので、シリコンチップの積層数が増加するにつれてボンディングパッド面積が増大して、コンパクトなチップを製造しがたい。
【０００４】
スルーシリコンビアホール連結方法では、超短距離の連結が可能になってワイヤーボンディングに比べてＲＣディレイが少なく、消費電力も少ない。しかし、スルーシリコンビアホール連結方法は、ビアホール形成工程、絶縁工程、メタル充填工程など複雑な製造工程を必要とする。
【０００５】
一方、光連結のために発光素子及び受光素子を対向するチップにそれぞれ設置できるが、発光素子及び受光素子の厚さが数十μｍないし２００μｍと厚くてマルチチップの層間距離を広げるので、コンパクトなマルチチップパッケージを具現しがたい。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、発光素子及び受光素子を備えた光素子アレイを各チップの側面に形成することによって、チップ間の垂直距離を短縮させた光連結手段を備えたマルチチップを提供するところにある。
【課題を解決するための手段】
【０００７】
前記目的を達成するために、本発明の一実施形態による光連結手段を備えたマルチチップは、平行に積層された複数のシリコンチップと、前記各シリコンチップの側面に互いに対応するようにそれぞれ接着され、それぞれ発光素子及び／または受光素子を備える複数の光素子アレイと、前記シリコンチップと前記シリコンチップの側面に設置された前記光素子アレイとを連結する配線と、を備え、前記互いに対応する光素子アレイは、相異なる層の対応する光素子間の光信号を送受信する光連結手段を形成することを特徴とする。
【０００８】
本発明によれば、前記発光素子の表面に形成された集光レンズをさらに備える。
【０００９】
前記発光素子は、面発光レーザーでありうる。
【００１０】
前記配線は、ワイヤーあるいはソルダボンディングでありうる。
【００１１】
本発明によれば、前記光素子アレイは、ＩＩＩ−Ｖ族半導体化合物で形成される。
【００１２】
本発明の他の実施形態による光連結手段を備えたマルチチップは、平行に積層された複数のシリコンチップと、前記各シリコンチップの側面にそれぞれ互いに対応して形成され、それぞれ発光素子及び／または受光素子を備える複数の光素子アレイと、前記シリコンチップと前記シリコンチップの側面に形成された前記光素子アレイとを連結する配線と、を備え、前記互いに対応する光素子アレイは、相異なる層の対応する光素子間の光信号を送受信する光連結手段を形成することを特徴とする。
【００１３】
前記光素子アレイの受光素子は、前記対応するシリコンチップから延びたシリコン基板に形成されたｐｎ接合フォトダイオードでありうる。
【００１４】
前記光素子アレイで前記ｐｎ接合フォトダイオードと対応する発光素子は、１μｍ以下の波長光を放出する。
【００１５】
本発明の一態様によれば、前記光素子アレイの受光素子は、ＩＩＩ−Ｖ族半導体化合物で形成され、前記ＩＩＩ−Ｖ族半導体化合物受光素子と対応し、その間に少なくとも一つのシリコン基板を挟んだ発光素子は、１．２μｍ以上の波長光を放出する。
【発明を実施するための最良の形態】
【００１６】
以下、添付された図面を参照して、本発明の実施形態による光連結手段を備えたマルチチップを詳細に説明する。この過程で、図面に示した層や領域の厚さは、明細書の明確性のために誇張されて示されたものである。
【００１７】
図１は、本発明の一実施形態による光連結手段を備えたマルチチップ１００の分離斜視図である。
【００１８】
図１に示すように、光連結手段を備えたマルチチップ１００は、第１シリコンチップ１１０と第２シリコンチップ１３０とを備える。第１シリコンチップ１１０には、複数のシリコン素子１１２、光素子駆動素子１１４及び配線１１６が形成されている。第１シリコンチップ１１０の側面には、第１光素子アレイ１２０が付着されている。第１光素子アレイ１２０は、ＩＩＩ−Ｖ族半導体化合物で形成された複数の光素子１２２を備える。光素子１２２は、発光素子及び／または受光素子を備える。光素子１２２及び光素子駆動素子１１４は、それぞれの電極パッド１２５，１１５を連結するワイヤー１１８により電気的に連結されている。
【００１９】
前記シリコン素子１１２は、半導体工程でシリコン基板に形成されたＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）、特定用途向け集積回路（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ：ＡＳＩＣ）でありうる。
【００２０】
第２シリコンチップ１３０は、第１シリコンチップ１１０と所定間隔をおいて配置される。第１シリコンチップ１１０と第２シリコンチップ１３０との間には、スペーサがさらに形成され、図１にはスペーサを示していない。第２シリコンチップ１３０は、実質的に前記第１シリコンチップ１１０と同一な構成要素を含むので、詳細な説明は省略する。第２シリコンチップ１３０の側面には、第２光素子アレイ１４０が付着されている。第２光素子アレイ１４０及び光素子駆動素子（図示せず）は、第２シリコンチップの上面でそれぞれの電極パッドを連結するワイヤーにより電気的に連結される。
【００２１】
第２光素子アレイ１４０は、ＩＩＩ−Ｖ族半導体化合物で形成された複数の光素子１４２を備える。光素子１４２は、発光素子及び／または受光素子を備える。
【００２２】
前記第１光素子アレイ１２０及び第２光素子アレイ１４０は、互いに対応して対向して設置されて、対応する発光素子及び受光素子は対を形成する。前記第１光素子アレイ１２０がいずれも発光素子で構成された場合、第２光素子アレイ１４０は、いずれも受光素子で構成され、前記第１光素子アレイ１２０がいずれも受光素子である場合、前記第２光素子アレイ１４０は、いずれも発光素子である。
【００２３】
また、前記第１光素子アレイが発光素子及び受光素子を備える場合、第２光素子アレイ１４０は、前記第１光素子アレイ１２０の発光素子に対応する受光素子と、前記第１光素子アレイ１２０の受光素子に対応する発光素子と、を備える。
【００２４】
第１光素子アレイ１２０及び第２光素子アレイ１４０の発光素子は、面発光レーザー（Ｖｅｒｔｉｃａｌ  Ｃａｖｉｔｙ  Ｓｕｒｆａｃｅ  Ｅｍｉｔｔｉｎｇ  Ｌａｓｅｒ：ＶＣＳＥＬ）であり、光ファイバ通信用の標準波長である８５０ｎｍ、１３１０ｎｍ、１５５０ｎｍ波長の赤外線光を放出できる。
【００２５】
第１光素子アレイ１２０及び第２光素子アレイ１４０の受光素子は、前記発光素子の波長を検出するフォトダイオードでありうる。
【００２６】
前記発光素子の表面には、光の拡散角を狭める集光レンズ（図示せず）がさらに形成される。かかる集光レンズは、光素子間のクロストークを防止できる。
【００２７】
本発明による光連結手段を備えたマルチチップ１００の光連結は、次のように行われる。前記発光素子は、その駆動素子から電気的信号を受けて赤外線光を放出し、対応する受光素子は、前記赤外線光を検出して電気的信号に変換して連結された駆動素子に伝達できる。
【００２８】
本発明による光連結手段を備えたマルチチップ１００は、光連結手段がシリコンチップの側面に形成されて、複層のシリコンチップが積層されても光連結手段による厚さの増大がない。また、光通信による信号伝達により信号伝達速度を速めることができ、シリコンチップ間のワイヤーボンディングを減少させる。また、光素子アレイを別途に製造して付着できるので、製造工程が簡単になる。
【００２９】
図１には、二つのシリコンチップが積層された構造を示したが、本発明は、これに限定されるものではない。例えば、三つ以上のシリコンチップが積層され、各シリコンチップの側面に光素子アレイが配置される。
【００３０】
図２は、本発明の他の実施形態による光連結手段を備えたマルチチップ２００の概略的な断面図である。
【００３１】
図２に示すように、光連結手段を備えたマルチチップ２００は、互いに平行に積層された第１シリコンチップ２１０と第２シリコンチップ２３０とを備える。第１シリコンチップ２１０には、光素子駆動素子２１４が形成されている。第１シリコンチップ２１０の側面には、第１光素子アレイ２２０が付着されている。第１光素子アレイ２２０及び光素子駆動素子２１４は、それぞれの電極パッド２２５，２１５を連結するワイヤー２２８により電気的に連結されている。
【００３２】
第１光素子アレイ２２０は、ＩＩＩ−Ｖ族半導体化合物で形成された複数の発光素子２２２を備える。発光素子２２２上には集光レンズ２２３が形成されて、発光素子２２２からの光の広がる角を縮める。前記集光レンズ２２３は、光素子間のクロストークを防止できる。第１シリコンチップ２１０には、半導体工程で形成されたＲＡＭ、ＬＳＩ、ＡＳＩＣなどのシリコン素子（図示せず）が形成される。
【００３３】
第２シリコンチップ２３０は、第１シリコンチップ２１０と所定間隔をおいて配置される。第１シリコンチップ２１０と第２シリコンチップ２３０との間には、スペーサ２１８が形成される。スペーサ２１８は、エポキシ樹脂のような絶縁性物質で形成される。第２シリコンチップ２３０には、光素子駆動素子２３４が形成されている。第１発光素子アレイ２２０と対応する領域には、第２光素子アレイ２４０が形成されている。第２光素子アレイは、複数のｐｎ接合フォトダイオード２４２でありうる。第２光素子アレイ２４０のフォトダイオード２４２及び光素子駆動素子２３４は、それぞれの電極パッド２４５，２３５を連結する配線２３８により電気的に連結されている。
【００３４】
ｐｎ接合フォトダイオード２４２は、ｐ型シリコンである第２シリコンチップ２３０から延びた部分にｎ型不純物がドーピングされた領域２４３を備える。ｐｎ接合フォトダイオード２４２は、１μｍ以下の光を受ければ、ｐｎ接合部分に電子及び正孔の対が形成され、そのうち、電子は、ｎ型領域２４３に印加された正電圧によりｎ型領域２４３に移動し、これによる電気的信号を生成する。この電気的信号が光素子駆動素子２３４に伝達される。
【００３５】
２４８は、第２シリコンチップ２３０から受光素子アレイ２４０を電気的に分離する絶縁領域である。
【００３６】
前記発光素子２２２は、ＶＣＳＥＬであり、１μｍ以下の波長光、例えば標準波長である８５０ｎｍ波長の赤外線光を放出できる。
【００３７】
本発明による光連結手段を備えたマルチチップ２００の光連結は、次のように駆動される。前記発光素子２２２は、その駆動素子２１４から電気的信号を受けて赤外線光を放出し、対応する受光素子２４２は、前記赤外線光を検出して電気的な信号に変換して連結された駆動素子２３４に伝達できる。
【００３８】
図２では、第１シリコンチップと連結された光素子がいずれもＩＩＩ−Ｖ族半導体化合物で形成された発光素子であり、第２シリコンチップと連結された光素子がいずれも受光素子であるが、本発明は、必ずしもこれに限定されるものではない。例えば、第１光素子アレイ２２０及び第２光素子アレイ２４０にそれぞれ発光素子及び受光素子を備え、受光素子が形成された部分のみでシリコン層が延びてｐｎ接合フォトダイオードが形成されることもある。
【００３９】
本発明による光連結手段を備えたマルチチップ２００は、光連結手段がシリコンチップの側面に形成されて、複層のシリコンチップが積層されても光連結手段による厚さの増大がない。また、受光素子がシリコン層のドーピングにより形成されるので、受光素子アレイのボンディング工程が減少する。
【００４０】
図２には、二つのシリコンチップが積層された構造を示したが、本発明は、これに限定されるものではない。例えば、三つ以上のシリコンチップが積層され、各シリコンチップの側面に光素子アレイが配置される。
【００４１】
図３は、本発明のさらに他の実施形態による光連結手段を備えたマルチチップ３００の概略的な断面図である。
【００４２】
図３に示すように、光連結手段を備えたマルチチップ３００は、互いに平行に積層された第１シリコンチップ３１０、第２シリコンチップ３３０及び第３シリコンチップ３５０を備える。第１シリコンチップ３１０には、光素子駆動素子３１４が形成されている。第１シリコンチップ３１０の側面には、第１光素子アレイ３２０が付着されている。第１光素子アレイ３２０は、ＩＩＩ−Ｖ族半導体化合物で形成された複数の光素子３２２を備える。光素子３２２及び光素子駆動素子３１４は、それぞれの電極パッド３２５，３１５を連結するソルダボンディング３２８により電気的に連結されている。
【００４３】
前記光素子３２２は、複数の発光素子及び／または受光素子を備える。第１シリコンチップ３１０には、半導体工程で形成されたＲＡＭ、ＬＳＩ、ＡＳＩＣなどのシリコン素子（図示せず）が形成される。
【００４４】
第２シリコンチップ３３０は、第１シリコンチップ３１０と所定間隔をおいて配置される。第１シリコンチップ３１０と第２シリコンチップ３３０との間には、スペーサ３１８が形成される。スペーサ３１８は、エポキシ樹脂のような絶縁性物質で形成される。
【００４５】
第３シリコンチップ３５０は、第２シリコンチップ３３０と所定間隔をおいて配置される。第２シリコンチップ３３０と第３シリコンチップ３５０との間には、スペーサ３４８が形成される。第３シリコンチップ３５０には、光素子駆動素子３５４が形成されており、第１発光素子アレイ３２０と対応する領域には、第２光素子アレイ３６０が形成されている。第２光素子アレイ３６０及び光素子駆動素子３５４は、それぞれの電極パッド３６５，３５５を連結するソルダボンディング３５８により電気的に連結されている。
【００４６】
第２光素子アレイは、ＩＩＩ−Ｖ族半導体化合物で形成された複数の光素子３６２を備える。前記光素子３６２は、複数の発光素子及び／または受光素子を備える。前記光素子３６２が発光素子である場合、その上に集光レンズ３６４がさらに形成される。集光レンズ３６４は、発光素子３６２からの光が第２シリコンチップ３３０を透過して第１光素子アレイ３２０の受光素子３２２に光を照射する。
【００４７】
前記発光素子３６２は、シリコン層を透過する光、例えば１．２μｍ以上の赤外線光、例えば光ファイバ通信用の標準波長である１３１０ｎｍまたは１５５０ｎｍ赤外線光を放出できる。前記発光素子３６２は、垂直に光を放出するようにＶＣＳＥＬでありうる。
【００４８】
本発明は、図面を参照して実施形態を参考にして説明されたが、これは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲により決まらねばならない。
【産業上の利用可能性】
【００４９】
本発明は、マルチチップ関連の技術分野に適用可能である。
【図面の簡単な説明】
【００５０】
【図１】本発明の一実施形態による光連結手段を備えたマルチチップの分離斜視図である。
【図２】本発明の他の実施形態による光連結手段を備えたマルチチップの概略的な断面図である。
【図３】本発明のさらに他の実施形態による光連結手段を備えたマルチチップの概略的な断面図である。
【符号の説明】
【００５１】
２００    マルチチップ
２１０    第１シリコンチップ
２１４，２３４    光素子駆動素子
２１５，２２５，２３５，２４５    電極パッド
２２０    第１光素子アレイ
２２２    発光素子
２２３    集光レンズ
２２８    ワイヤー
２３０    第２シリコンチップ
２３８    配線
２４０    第２光素子アレイ
２４２    フォトダイオード
２４３    ｎ型領域
２４８    絶縁領域
【図１】
2009117810.tif 000003
【図２】
2009117810.tif 000004
【図３】
2009117810.tif 000005