(57)【要約】【課題】電気光学装置における受光素子の受光効率を向上させて、表示画像の輝度を適切に設定する。【解決手段】電気光学装置（１００）は、基板（１０）と、該基板上の画素領域（１０ａ）にマトリクス状に配列された複数の画素部（９）と、画素領域の周辺に位置する周辺領域に配置され、相互に平面的に重ならないＰ型半導体領域（２１０ｐ）、イントリンシック領域（２１０ｉ）及びＮ型半導体領域（２１０ｎ）を含む受光素子（２１０）と、該受光素子の光が入射する側に積層された導電部（２２０）と、該導電部を覆うように積層されると共に、イントリンシック領域の少なくとも一部に対応する開口部（４３ａ）を有する絶縁膜部（４３）とを備える。基板上で平面的に見て、前記開口部内に位置する領域は、前記導電部が配置されていない部分を有する。【選択図】図４
2009223218.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
該基板上の画素領域にマトリクス状に配列された複数の画素部と、
前記画素領域の周辺に位置する周辺領域に配置され、相互に平面的に重ならないＰ型半導体領域、イントリンシック領域及びＮ型半導体領域を含む受光素子と、
該受光素子の光が入射する側に積層された導電部と、
該導電部を覆うように積層されると共に、前記イントリンシック領域の少なくとも一部に対応する開口部を有する絶縁膜部と
を備え、
前記基板上で平面的に見て、前記開口部内に位置する領域は、前記導電部が配置されていない部分を有する
ことを特徴とする電気光学装置。
【請求項２】
前記開口部は、前記イントリンシック領域に対応していることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記画素部は、相互に平面的に重ならないソース領域及びドレイン領域を含む半導体部、並びにゲート電極部を有する画素スイッチング用素子を備え、
前記受光素子は、前記半導体部が配置される第１層に配置され、
前記導電部は、前記ゲート電極部が配置される第２層に配置されている
ことを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記導電部は、前記Ｐ型半導体領域及び前記Ｎ型半導体領域のうち少なくとも一方の半導体領域にドーパントを添加する際の前記イントリンシック領域のマスクの少なくとも一部を構成することを特徴とする請求項１乃至３のいずれか一項に記載の電気光学装置。
【請求項５】
基板上の画素領域となるべき一の領域の周辺に位置する周辺領域に、相互に平面的に重ならないＰ型半導体領域、イントリンシック領域及びＮ型半導体領域を含む受光素子を形成する受光素子形成工程と、
前記受光素子の光が入射する側に、前記基板上で平面的に見て、前記受光素子に少なくとも部分的に重なるように導電パターンを形成する導電パターン形成工程と、
前記導電パターンを覆うように絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜に対し、パターニングを施して、前記基板上で平面的に見て、前記導電パターンの前記イントリンシック領域に重なる領域の少なくとも一部が露出するように開口部を形成する開口部形成工程と、
前記開口部をマスクとして、前記導電パターンに対し、エッチングを施して、前記少なくとも一部を除去するエッチング工程と
を備えることを特徴とする電気光学装置の製造方法。
【請求項６】
前記開口部形成工程において、前記開口部は、前記基板上で平面的に見て、前記受光素子内又は前記導電パターン内に形成されることを特徴とする請求項５に記載の電気光学装置の製造方法。
【請求項７】
前記導電パターンを前記イントリンシック領域のマスクの少なくとも一部として前記Ｐ型半導体領域及び前記Ｎ型半導体領域のうち少なくとも一方の半導体領域にドーパントを添加して、前記Ｐ型半導体領域及び前記Ｎ型半導体領域間に前記イントリンシック領域を形成するドープ工程を更に備えることを特徴とする請求項５又は６に記載の電気光学装置の製造方法。
【請求項８】
請求項１乃至４のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶表示装置等の電気光学装置、及び該電気光学装置の製造方法、並びに、電気光学装置を備える、例えば携帯電話機、携帯情報端末機等の電子機器に関し、特に、電気光学装置に入射する光を検出する受光素子の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置では、周囲の明るさに応じて、例えば表示画像の輝度を変更して、表示画像を見やすくすることが図られる。例えば、特許文献１には、ＰＩＮ（ｐ−ｉｎｔｒｉｎｓｉｃ−ｎ）ダイオードを光検出器として用い、該光検出器によって検出された光電流に応じて、バックライトの輝度を制御する技術が記載されている。ここでは特に、ＰＩＮダイオードのイントリンシック層の受光面に対して、斜め方向からも光が入射可能なように、ＰＩＮダイオードのｐ＋層及びｎ＋層の少なくとも一方の上部に、ｐ＋層及びｎ＋層の各々に接続される金属配線の存在しない領域を所定面積以上設けて、受光効率を向上させる技術が記載されている。
【０００３】
【特許文献１】特開２００７−２１４４０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１によれば、ＰＩＮダイオードのイントリンシック層の上層側に、該ＰＩＮダイオードの製造工程において、イントリンシック層を形成するためのマスク用導電層が配置されているため、イントリンシック層に対して斜め方向から光が入射するように構成しても、受光効率が十分ではない可能性がある。すると、表示画像の輝度を適切に設定することが困難になる可能性があるという技術的問題点がある。
【０００５】
本発明は、例えば上記問題点に鑑みてなされたものであり、表示画像の輝度を適切に設定することができる電気光学装置及びその製造方法、並びに電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明の電気光学装置は、上記課題を解決するために、基板と、該基板上の画素領域にマトリクス状に配列された複数の画素部と、前記画素領域の周辺に位置する周辺領域に配置され、相互に平面的に重ならないＰ型半導体領域、イントリンシック領域及びＮ型半導体領域を含む受光素子と、該受光素子の光が入射する側に積層された導電部と、該導電部を覆うように積層されると共に、前記イントリンシック領域の少なくとも一部に対応する開口部を有する絶縁膜部とを備え、前記基板上で平面的に見て、前記開口部内に位置する領域は、前記導電部が配置されていない部分を有する。
【０００７】
本発明の電気光学装置によれば、複数の画素部は、例えば石英基板等の基板上の画素領域にマトリクス状に配列されている。ここに、「画素領域」とは、個々の画素の領域を意味するのではなく、複数の画素が平面配列された領域全体を意味し、典型的には、「画像表示領域」或いは「表示領域」に相当する。
【０００８】
画素部は、典型的には、基板上に相互に交差して配線された複数の走査線及び複数のデータ線の交差の夫々に対応して設けられると共に、走査線及びデータ線の各々に電気的に接続されている。画素部は、データ線により供給される、例えば画像信号を選択的に印加するための画素スイッチング用素子と、入力された画像信号を保持するための画素電極とを備えて構成されている。
【０００９】
例えば横型ＰＩＮダイオード等である受光素子は、相互に平面的に重ならないＰ型半導体領域、イントリンシック領域及びＮ型半導体領域を含んでおり、画素領域の周辺に位置する周辺領域に配置されている。
【００１０】
導電部は、受光素子の光が入射する側に積層されている。ここに、「受光素子の光が入射する側」とは、受光素子の光が入射する側、且つ基板上で平面的に見て、少なくとも部分的に受光素子に重なる位置、或いは、受光素子の光が入射する側、且つ基板上で平面的に見て、受光素子の外縁の少なくとも一部と接する位置を意味する。このような導電部は、当該電気光学装置の製造工程において、受光素子のイントリンシック領域を形成するためのマスクとして、受光素子の一部（即ち、イントリンシック領域となるべき部分）に重なるように形成された導電パターンの一部が、イントリンシック領域が形成された後に、例えばエッチングにより除去されることによって形成される。
【００１１】
絶縁膜部は、導電部を覆うように導電部上に積層されると共に、イントリンシック領域の少なくとも一部に対応する開口部を有している。基板上で平面的に見て、開口部内に位置する領域は、導電部が配置されていない部分を有する。言い換えれば、基板上で平面的に見て、イントリンシック領域の少なくとも一部には、導電部及び絶縁膜部が配置されていない。
【００１２】
Ｐ型半導体領域とＮ型半導体領域との間にイントリンシック領域を形成することで空乏層が広がり、光電変換効率が向上するが、仮に、基板上で平面的に見て、イントリンシック領域に導電部が配置されていると、当該導電部は、モリブデン等の光透過性の低い金属などの材料で形成されているため、当該電気光学装置に入射する光が導電部によって妨げられ、受光素子の受光効率が大幅に低下される。この結果、受光素子の出力に応じて、画素領域を照明する、例えばバックライト等の明るさを設定する場合に、適切に明るさを設定することが困難となる可能性がある。
【００１３】
しかるに本発明では、上述の如く、基板上で平面的に見て、イントリンシック領域の少なくとも一部には、導電部が配置されていない。このため、受光素子が、当該電気光学装置に入射する光を導電部に妨げられることなく受光することができるので、受光効率を飛躍的に向上させることができる。従って、受光素子の出力に応じて、例えばバックライトの明るさを適切に設定することができ、画素領域に表示される表示画像の輝度を適切に設定することができる。
【００１４】
本発明の電気光学装置の一態様では、前記開口部は、前記イントリンシック領域に対応している。
【００１５】
この態様によれば、基板上で平面的に見て、開口部内にイントリンシック領域が配置されている。このため、基板上で平面的に見て、イントリンシック領域に導電部が配置されていないので、受光素子の受光効率をより向上させることができ、実用上非常に有利である。
【００１６】
本発明の電気光学装置の他の態様では、前記画素部は、相互に平面的に重ならないソース領域及びドレイン領域を含む半導体部、並びにゲート電極部を有する画素スイッチング用素子を備え、前記受光素子は、前記半導体部が配置される第１層に配置され、前記導電部は、前記ゲート電極部が配置される第２層に配置されている。
【００１７】
この態様によれば、画素部は、相互に平面的に重ならないソース領域及びドレイン領域を含む半導体部、並びにゲート電極部を有する、例えばＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）等である画素スイッチング用素子を備える。基板上において、受光素子は、半導体部が配置される第１層に配置され、導電部は、ゲート電極部が配置される第２層に配置されている。これにより、当該電気光学装置の製造工程において、受光素子を、画素スイッチング用素子と同時に形成することができ、実用上非常に有利である。
【００１８】
本発明の電気光学装置の他の態様では、前記導電部は、前記Ｐ型半導体領域及び前記Ｎ型半導体領域のうち少なくとも一方の半導体領域にドーパントを添加する際の前記イントリンシック領域のマスクの少なくとも一部を構成する。
【００１９】
この態様によれば、導電部は、当該電気光学装置の製造工程において、Ｐ型半導体領域及び又はＮ型半導体領域にｐ型ドーパントまたはｎ型ドーパントを添加する際のイントリンシック領域のマスクの少なくとも一部として利用される。これにより、当該電気光学装置の製造工程において、イントリンシック領域のマスクを新たに形成する必要がなく、実用上非常に有利である。特に、導電部は、画素スイッチング用素子のゲート電極部と同層に形成されている場合は、ゲート電極部をマスクとするドーパントのドープ工程と同時に、受光素子のＰ型半導体領域及びＮ型半導体領域のうち少なくとも一方の半導体領域にドーパントの添加ができるため、実用上非常に有利である。
【００２０】
本発明の電気光学装置の製造方法は、上記課題を解決するために、基板上の画素領域となるべき一の領域の周辺に位置する周辺領域に、相互に平面的に重ならないＰ型半導体領域、イントリンシック領域及びＮ型半導体領域を含む受光素子を形成する受光素子形成工程と、前記受光素子の光が入射する側に、前記基板上で平面的に見て、前記受光素子に少なくとも部分的に重なるように導電パターンを形成する導電パターン形成工程と、前記導電パターンを覆うように絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜に対し、パターニングを施して、前記基板上で平面的に見て、前記導電パターンの前記イントリンシック領域に重なる領域の少なくとも一部が露出するように開口部を形成する開口部形成工程と、前記開口部をマスクとして、前記導電パターンに対し、エッチングを施して、前記少なくとも一部を除去するエッチング工程とを備える。
【００２１】
本発明の電気光学装置の製造方法によれば、受光素子形成工程において、基板上の画素領域となるべき一の領域の周囲に位置する周辺領域に、相互に平面的に重ならないＰ型半導体領域、イントリンシック領域及びＮ型半導体領域を含む受光素子が形成される。導電パターン形成工程において、受光素子の光が入射する側に、基板上で平面的に見て、受光素子に少なくとも部分的に重なるように導電パターンが形成される。尚、典型的には、受光素子及び導電パターンの形成と同時に、基板上の画素領域に、画素スイッチング用素子が形成される。
【００２２】
絶縁膜形成工程において、導電パターンを覆うように絶縁膜が形成される。開口部形成工程において、絶縁膜に対し、パターニングを施して、基板上で平面的に見て、導電パターンのイントリンシック領域に重なる領域の少なくとも一部が露出するように開口部が形成される。尚、開口部形成工程において、受光素子のＰ型半導体領域及びＮ型半導体領域、並びに画素スイッチング用素子のソース領域及びドレイン領域の各々と、配線とを電気的に接続するための複数のコンタクトホールも形成される。次に、パターニングを施された絶縁膜上に、導電材料からなる導電膜を形成する。続いて、該形成された導電膜上に、前記基板上で平面的に見て、開口部に重ならず、且つ所定の配線パターンとなるように、レジスト膜が形成される。
【００２３】
エッチング工程において、レジスト膜をマスクとして導電膜に対してエッチングが施され、所定の配線パターンが形成される。本発明では特に、基板上で平面的に見て、開口部が形成されている領域にはレジスト膜が形成されていないので、エッチングにより導電膜が除去された後に、導電パターンの少なくとも一部が露出することとなる。エッチングが更に進行することによって、開口部をマスクとして導電パターンの少なくとも一部が除去される。
【００２４】
これにより、基板上で平面的に見て、イントリンシック領域の少なくとも一部には、導電パターンが配置されない。このため、受光素子が、当該電気光学装置に入射する光を導電パターンに妨げられることなく受光することができるので、受光効率を飛躍的に向上させることができる。加えて、導電パターンの少なくとも一部の除去と、配線パターンの形成とを一工程で行うことができる。即ち、導電パターンの少なくとも一部を除去するために、製造工程を増加させる必要がなく、例えば製造コスト等の増加を抑制することができる。
【００２５】
本発明の電気光学装置の製造方法の一態様では、前記開口部形成工程において、前記開口部は、前記基板上で平面的に見て、前記受光素子内又は前記導電パターン内に形成される。
【００２６】
この態様によれば、エッチング工程において、受光素子の下層側に積層されている部材がエッチングされることを防止することができ、実用上非常に有利である。
【００２７】
本発明の電気光学装置の製造方法の他の態様では、前記導電パターンを前記イントリンシック領域のマスクの少なくとも一部として前記Ｐ型半導体領域及び前記Ｎ型半導体領域のうち少なくとも一方の半導体領域にドーパントを添加して、前記Ｐ型半導体領域及び前記Ｎ型半導体領域の間に前記イントリンシック領域を形成するドープ工程を更に備える。
【００２８】
この態様によれば、Ｐ型半導体領域及びＮ型半導体領域のうち少なくとも一方の半導体領域にｐ型ドーパントまたはｎ型ドーパントを添加する際に、導電部をイントリンシック領域のマスクの少なくとも一部として利用する。これにより、当該電気光学装置の製造工程において、イントリンシック領域のマスクを新たに形成する必要がなく、実用上非常に有利である。特に、導電部は、画素スイッチング用素子のゲート電極部と同層に形成されている場合は、ゲート電極部をマスクとするドーパントのドープ工程と同時に、受光素子のＰ型半導体領域及び又はＮ型半導体領域にドーパントの添加ができるため、実用上非常に有利である。
【００２９】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様を含む）を備える。
【００３０】
本発明の電子機器によれば、上述した本発明の電気光学装置を備えてなるので、受光素子の受光効果を向上させることができる。このため、適切な輝度を有する表示画像を表示可能な、投射型表示装置、テレビ、携帯電話、電子手帳、携帯オーディオプレーヤ、ワードプロセッサ、デジタルカメラ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル等の各種電子機器を実現できる。
【００３１】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明に係る電気光学装置及び電子機器の各実施形態を図面に基づいて説明する。尚、以下の図では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また、以下の実施形態では、電気光学装置の一例として、駆動回路内蔵型のＴＦＴアクティブマトリックス駆動方式の液晶装置を挙げる。
【００３３】
＜液晶装置＞
（液晶装置の構成）
先ず、液晶装置の構成について、図１及び図２を参照して説明する。ここに、図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図２は、図１のＨ−Ｈ´線断面図である。
【００３４】
図１及び図２において、液晶装置１００では、ＴＦＴアレイ基板１０及び対向基板２０が対向配置されている。本発明に係る「基板」の一例としてのＴＦＴアレイ基板１０は、例えば、石英基板、ガラス基板、シリコン基板等の基板からなり、対向基板２０は、例えば、石英基板、ガラス基板等の基板からなる。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、本発明に係る「画素領域」の一例としての画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００３５】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂や熱硬化樹脂、又は紫外線・熱併用型硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（即ち、ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。尚、ギャップ材を、シール材５２に混入されるものに加えて若しくは代えて、画像表示領域１０ａ又は画像表示領域１０ａの周辺に位置する周辺領域に、配置するようにしてもよい。
【００３６】
図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａを規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００３７】
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側にサンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域５２ａの内側の額縁領域に、額縁遮光膜５３に覆われるようにして設けられている。
【００３８】
ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。更に、外部回路接続端子１０２と、データ線駆動回路１０１、走査線駆動回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。
【００３９】
図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成される。複数の走査線及び複数のデータ線は、相互に交差して配線され、これら交差に対応して画素に対応する画素部がマトリクス状に設けられている。この積層構造の詳細な構成については図２では図示を省略してあるが、この積層構造の上に、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の透明材料からなる画素電極９ａが、画素毎に所定のパターンで島状に形成されている。
【００４０】
画素電極９ａは、後述する対向電極２１に対向するように、ＴＦＴアレイ基板１０上の画像表示領域１０ａに形成されている。ＴＦＴアレイ基板１０における液晶層５０の面する側の表面、即ち画素電極９ａ上には、配向膜１６が画素電極９ａを覆うように形成されている。
【００４１】
ここで、画素部について、図３を参照して説明を加える。図３は、画素部における各種素子、配線等の等価回路である。
【００４２】
図３に示すように、複数の画素部９の各々に、画素電極９ａと、該画素電極９ａをスイッチング制御するための、本発明に係る「画素スイッチング用素子」の一例としてのＴＦＴ３０とが形成されている。画像信号を供給するためのデータ線６ａがＴＦＴ３０のソースに電気的に接続されている。また、ＴＦＴ３０のゲートにゲート電極が電気的に接続されており、所定のタイミングで、走査線１１ａ及びゲート電極に、パルス的に走査信号が印加されるように構成されている。
【００４３】
画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される、画像信号を所定のタイミングで書き込む。
【００４４】
画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号は、対向基板２０（図２参照）に形成されると共に、共通電位ＬＣＣＯＭとされた対向電極２１との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素部９の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素部９単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置１００からは画像信号に応じたコントラストをもつ光が出射する。
【００４５】
ここで保持されたデータ信号がリークするのを防ぐために、画素電極９ａと対向電極２１との間に形成される液晶容量と並列に蓄積容量７０を付加する。蓄積容量７０の一方の電極は、走査線１１ａに並んで設けられ、共通電位ＬＣＣＯＭとされた容量線３００と電気的に接続されており、固定電位側容量電極として機能する。蓄積容量７０の他方の電極は、画素電極９ａと電気的に接続されており、画素電位側容量電極として機能する。
【００４６】
再び、図１及び図２に戻り、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば対向基板２０における対向面上に平面的に見て、格子状に形成されている。対向基板２０において、遮光膜２３によって非開口領域が規定され、遮光膜２３によって区切られた領域が、例えば直視用のバックライトから出射された光を透過させる開口領域となる。尚、遮光膜２３をストライプ状に形成し、該遮光膜２３と、ＴＦＴアレイ基板１０側に設けられたデータ線等の各種構成要素とによって、非開口領域を規定するようにしてもよい。
【００４７】
遮光膜２３上に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して形成されている。遮光膜２３上に、画像表示領域１０ａにおいてカラー表示を行うために、開口領域及び非開口領域の一部を含む領域に、図２には図示しないカラーフィルタが形成されるようにしてもよい。対向基板２０の対向面上における、対向電極２１上には、配向膜２２が形成されている。
【００４８】
尚、図１及び図２に示したＴＦＴアレイ基板１０上の周辺領域には、これらのデータ線駆動回路１０１、走査線駆動回路１０４、サンプリング回路７等に加えて、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００４９】
次に、ＴＦＴアレイ基板１０の周辺領域に配置された、本発明に係る「受光素子」の一例としてのＰＩＮダイオードについて、図４及び図５を参照して説明する。ここに、図４は、本実施形態に係るＰＩＮダイオードの平面図であり、図５（ａ）は、図４のＡ−Ａ´線断面図であり、図５（ｂ）は、図４のＢ−Ｂ´線断面図である。尚、図５（ａ）及び（ｂ）において、図中の上層側に、図２に示した液晶層５０が封入されている。
【００５０】
図４及び図５に示すように、ＰＩＮダイオード２１０は、相互に平面的に重ならないＰ型半導体領域２１０ｐ、イントリンシック領域２１０ｉ及びＮ型半導体領域２１０ｎを含んで構成されており、バッファー絶縁膜４１上に配置されている。Ｐ型半導体領域２１０ｐ及びＮ型半導体領域２１０ｎの各々には、ゲート絶縁膜４２及び層間絶縁膜４３に設けられたコンタクトホール２３１を介して、配線２３０が電気的に接続されている。尚、本実施形態に係る「層間絶縁膜４３」は、本発明に係る「絶縁膜部」の一例である。
【００５１】
ＰＩＮダイオード２１０の上層側であって、ＰＩＮダイオード２１０の光が入射する側には、該ＰＩＮダイオード２１０に少なくとも部分的に重なるように、導電部２２０が積層されている。該導電部２２０は、液晶装置１００の製造工程において、ＰＩＮダイオード２１０のイントリンシック領域２１０ｉを形成するためのマスクとして用いられた導電パターンの一部が、イントリンシック領域２１０ｉが形成された後に、層間絶縁膜４３に形成された開口部４３ａをマスクとして、エッチングが施されることによって除去されることにより形成される。このため、図４に示すように、開口部４３ａ内には、導電部２２０が配置されていない。
【００５２】
従って、液晶装置１００では、該液晶装置に入射する光が導電部２２０に妨げられることなく、ＰＩＮダイオード２１０のイントリンシック領域２１０ｉに到達するので、受光効率を飛躍的に向上させることができる。これにより、ＰＩＮダイオード２１０の出力に応じて、バックライトの明るさを適切に設定することができ、画像表示領域１０ａに表示される表示画像の輝度を適切に設定することができる。
【００５３】
（液晶装置の製造方法）
次に、本実施形態に係る液晶装置の製造方法について、図６乃至図１３を参照して説明する。ここに、図６は、本実施形態に係る液晶装置の製造方法の工程の一部を示す工程断面図である。尚、以降の図は、図６と同様に図４のＡ−Ａ´線に沿って切った断面図である。
【００５４】
先ず、ＴＦＴアレイ基板１０上に、バッファー絶縁膜４１が成膜される。該成膜されたバッファー絶縁膜４１の上に、アモルファスシリコン層が成膜され、該成膜されたアモルファスシリコン層に対し、エキシマレーザアニールが施され、図６に示すような、低温プロセス多結晶シリコン（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ  Ｓｉ：ｐｏｌｙ−Ｓｉ）パターン４１０、４２０及び４３０が形成される。
【００５５】
ここで、ｐｏｌｙ−Ｓｉパターン４１０は、ＴＦＴアレイ基板１０上の周辺領域に形成され、以降の工程を経ることにより、ＰＩＮダイオード２１０となるべきパターンである。また、ｐｏｌｙ−Ｓｉパターン４２０及び４３０は、ＴＦＴアレイ基板１０上の画素表示領域１０ａに形成され、夫々、Ｎｃｈ  ＴＦＴ及びＰｃｈ  ＴＦＴとなるべきパターンであり、例えば液晶装置１００におけるＴＦＴ３０（図３参照）等として用いられる。尚、ＰＩＮダイオード２１０、Ｎｃｈ  ＴＦＴ及びＰｃｈ  ＴＦＴは、液晶装置１００において、必ずしも同一の断面上に配置されないが、便宜上、同一の断面上に配置されているとして説明する。
【００５６】
次に、図７に示すように、ｐｏｌｙ−Ｓｉパターン４１０、４２０及び４３０の上に、レジスト層が成膜され、該成膜されたレジスト層に対してパターニングが施され、レジストパターン５０１が形成される。続いて、該形成されたレジストパターン５０１をマスクとして、高濃度のｎ型ドーパント（ｄｏｐａｎｔ（不純物））が添加（ドープ（ｄｏｐｅ））され、Ｎ＋高濃度不純物領域４１０ｎ及び４２０ｎが形成される。尚、図７は、図６の工程に続く工程を示す工程断面図である。
【００５７】
次に、図８に示すように、レジストパターン５０１が剥離された後に、ｐｏｌｙ−Ｓｉパターン４１０、４２０及び４３０の上に、ゲート絶縁膜４２が成膜される。続いて、該成膜されたゲート絶縁膜４２の上に、例えばモリブデン等の光透過性の良くない金属製導電材料からなる導電層５０２が成膜される。尚、図８は、図７の工程に続く工程を示す工程断面図である。  次に、図９に示すように、成膜された導電層５０２に対してパターニングが施される。この際に、ｐｏｌｙ−Ｓｉパターン４３０の上層側に、ゲート電極４３１が形成される。続いて、パターニングされた導電層５０２をマスクとして、高濃度のｐ型ドーパントが添加され、Ｐ＋高濃度不純物領域４１０ｐ及び４３０ｐが形成される。尚、図９は、図８の工程に続く工程を示す工程断面図である。このように、Ｐ型半導体領域４１０ｐ及び４３０ｐにはアクセプター型不純物が第１のドーズ量だけ添加され、Ｎ型半導体領域４１０ｎおよび４２０ｎにはドナー型不純物が第２のドーズ量だけ添加される。イントリンシック領域には不純物が添加されない、もしくは第１のドーズ量より少ないアクセプター型不純物が添加される、もしくは第２のドーズ量より少ないドナー型不純物が添加される。
次に、図１０に示すように、パターニングされた導電層５０２に対して、更にパターニングが施され、導電パターン４１１及びゲート電極４２１が形成される。Ｎｃｈ  ＴＦＴについてはオフセット構造となるようにゲート電極を形成する。続いて、低濃度のｎ型ドーパントが添加され、Ｎｃｈ  ＴＦＴにはＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域が形成される。これにより、ＰＩＮダイオード２１０、Ｎｃｈ  ＴＦＴ及びＰｃｈ  ＴＦＴが形成される。尚、図１０は、図９の工程に続く工程を示す工程断面図である。また、以降の図では、図４及び図５との整合性を保つために、図中において、ｐｏｌｙ−Ｓｉパターン４１０をＰＩＮダイオード２１０と表記する。
【００５８】
次に、図１１に示すように、導電パターン４１１、並びにゲート電極４２１及び４３１の上に、層間絶縁膜４３を成膜する。続いて、該成膜された層間絶縁膜４３に対してパターニングが施され、開口部４３ａ、並びにコンタクトホール４３ｂ、４３ｃ及び２３１が形成される。ここで、開口部４３ａは、ＴＦＴアレイ基板１０上で平面的に見て、導電パターン４１１におけるＰＩＮダイオード２１０のイントリンシック領域２１０ｉに重なる領域の少なくとも一部が露出するように形成される。また、開口部４３ａは、ＴＦＴアレイ基板１０上で平面的に見て、ＰＩＮダイオード２１０内又は導電パターン４１１内に形成される。尚、図１１は、図１０の工程に続く工程を示す工程断面図である。
【００５９】
次に、図１２に示すように、パターニングが施された層間絶縁膜４３の上に、導電材料を含んでなる導電膜５０３が成膜される。ここに、図１２は、図１１の工程に続く工程を示す工程断面図である。
【００６０】
次に、図１３に示すように、成膜された導電膜５０３の上に、レジスト層５０４が成膜される。続いて、該成膜されたレジスト層５０４に対し、ＴＦＴアレイ基板１０上で平面的に見て、開口部４３ａに重ならず、且つ所定のパターンとなるようにパターニングが施される。次に、パターニングされたレジスト層５０４をマスクとして、成膜された導電膜５０３がエッチングされ所定の配線パターン２３０、４２２及び４３２が形成される。尚、図１３は、図１２の工程に続く工程を示す工程断面図である。
【００６１】
ここで、本実施形態では特に、パターニングされたレジスト層５０４は、ＴＦＴアレイ基板１０上で平面的に見て、開口部４３ａに重なっていないので、エッチングにより導電膜５０３が除去された後に、導電パターン４１１の少なくとも一部が露出することとなる。エッチングが更に進行することによって、開口部４３ａをマスクとして導電パターン４１１の少なくとも一部が除去され、導電部２２０が形成される。これにより、ＰＩＮダイオード２１０のイントリンシック領域２１０ｉに重なる導電パターン４１１を少なくとも部分的に除去することができ、ＰＩＮダイオード２１０の受光効率を向上させることができる。
【００６２】
加えて、上述の如く、Ｎｃｈ  ＴＦＴ及びＰｃｈ  ＴＦＴを形成しつつ、導電パターン４１１の少なくとも一部を除去することができる。即ち、導電パターン４１１の少なくとも一部を除去するために、製造工程を増加させる必要がなく、例えば製造コスト等の増加を抑制することができる。
【００６３】
図１３の工程に続いて、レジスト層５０４が除去され、平坦化層が成膜され、更に、上層に画素電極や共通電極等、配向膜が形成され、素子基板１０が形成される。この際、開口部４３ａ上には、透明な樹脂層を充填して保護層を兼ねる構成としてもよいし、何も充填しなくてもよい。
【００６４】
＜変形例＞
次に、本実施形態に係る液晶装置の変形例について、図１４及び図１５を参照して説明する。ここに、図１４は、図４と同趣旨の、本実施形態の変形例に係るＰＩＮダイオードの平面図であり、図１５（ａ）は、図５（ａ）と同趣旨の、図１４のＣ−Ｃ´線断面図であり、図１５（ｂ）は、図５（ｂ）と同趣旨の、図１４のＤ−Ｄ´線断面図である。
【００６５】
図１４に示すように、層間絶縁膜４３に形成される開口部４３ａの、図中の左右方向（Ｃ−Ｃ´線に沿う方向）の幅は、ＰＩＮダイオード２１０のイントリンシック領域２１０ｉの幅より大きい。このため、イントリンシック領域２１０ｉに重なる導電部２２０がより少なくなるので、ＰＩＮダイオード２１０の受光効率をより向上させることができる。
【００６６】
尚、本変形例では、図１５（ａ）に示すように、ゲート絶縁膜４２の一部がエッチングにより除去されるが、ＰＩＮダイオード２１０の特性には何らの影響も与えられないことが、本願発明者の研究により判明している。
【００６７】
＜電子機器＞
続いて、図１６及び図１７を参照しながら、上述の液晶装置１００を具備してなる電子機器の例を説明する。
【００６８】
図１６は、上述した液晶装置１００が適用されたモバイル型のパーソナルコンピュータの斜視図である。図１６において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、上述した液晶装置１００を含んでなる液晶表示ユニット１２０６とから構成されている。液晶表示ユニット１２０６は、液晶装置１００の背面にバックライトを付加することにより構成されている。
【００６９】
次に、上述した液晶装置１００を携帯電話に適用した例について説明する。図１７は、電子機器の一例である携帯電話の斜視図である。図１７において、携帯電話１３００は、複数の操作ボタン１３０２とともに、半透過反射型の表示形式を採用し、且つ上述した液晶装置１００と同様の構成を有する液晶装置１００５を備えている。
【００７０】
これらの電子機器においても、上述した液晶装置１００を含んでいるため、上述した各種効果を好適に享受することができる。
【００７１】
尚、図１６及び図１７を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた直視型の表示装置や、液晶プロジェクタ等の投射型の表示装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【００７２】
本発明は、上述した実施例に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその製造方法、並びに電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００７３】
【図１】本発明の実施形態に係る液晶装置を、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図２】図１のＨ−Ｈ´線断面図である。
【図３】本発明の実施形態に係る画素部における各種素子、配線等の等価回路である。
【図４】本発明の実施形態に係るＰＩＮダイオードの平面図である。
【図５】（ａ）は、図４のＡ−Ａ´線断面図であり、（ｂ）は、図４のＢ−Ｂ´線断面図である。
【図６】本発明の実施形態に係る液晶装置の製造方法の工程の一部を示す工程断面図である。
【図７】図６の工程に続く工程を示す工程断面図である。
【図８】図７の工程に続く工程を示す工程断面図である。
【図９】図８の工程に続く工程を示す工程断面図である。
【図１０】図９の工程に続く工程を示す工程断面図である。
【図１１】図１０の工程に続く工程を示す工程断面図である。
【図１２】図１１の工程に続く工程を示す工程断面図である。
【図１３】図１２の工程に続く工程を示す工程断面図である。
【図１４】本発明の実施形態の変形例に係るＰＩＮダイオードの平面図である。
【図１５】（ａ）は、図１４のＣ−Ｃ´線断面図であり、（ｂ）は、図１４のＤ−Ｄ´線断面図である。
【図１６】液晶装置が適用されたモバイル型のパーソナルコンピュータの斜視図である。
【図１７】液晶装置が適用された携帯電話の斜視図である。
【符号の説明】
【００７４】
６ａ…データ線、７…サンプリング回路、１１ａ…走査線、９…画素部、９ａ…画素電極、１０…素子基板、１０ａ…画像表示領域、２０…対向基板、２１…対向電極、２３…遮光膜、３０…ＴＦＴ、４１…バッファー絶縁膜、４２…ゲート絶縁膜、４３…層間絶縁膜、５０…液晶層、５２…シール材、５３…額縁遮光膜、７０…蓄積容量、１００…液晶装置、１０１…データ線駆動回路、１０２…外部回路接続端子、１０４…走査線駆動回路、２１０…ＰＩＮダイオード、２１０ｉ…イントリンシック領域、２１０ｎ…Ｎ型半導体領域、２１０ｐ…Ｐ型半導体領域、２２０…導電部
【図１】
2009223218.tif 000003
【図２】
2009223218.tif 000004
【図３】
2009223218.tif 000005
【図４】
2009223218.tif 000006
【図５】
2009223218.tif 000007
【図６】
2009223218.tif 000008
【図７】
2009223218.tif 000009
【図８】
2009223218.tif 000010
【図９】
2009223218.tif 000011
【図１０】
2009223218.tif 000012
【図１１】
2009223218.tif 000013
【図１２】
2009223218.tif 000014
【図１３】
2009223218.tif 000015
【図１４】
2009223218.tif 000016
【図１５】
2009223218.tif 000017
【図１６】
2009223218.tif 000018
【図１７】
2009223218.tif 000019