(57)【要約】【課題】半導体装置の信頼性を向上させる。【解決手段】列状に配置された複数の電極パッド２０ｐａと、電極パッド２０ｐａの夫々に電気的に接続され、電極パッド２０ｐａの列より外側に位置する、列状に配置された複数の試験パッド２０ｔａと、を有する半導体素子２０と、半導体素子２０を搭載し、半導体素子２０の搭載領域以外に、複数の電極端子１０ａを列状に配置した配線基板１０と、を備え、全ての試験パッド２０ｔａが、電極端子１０ａと電極パッド２０ｔａとを電気的に接続するボンディングワイヤ４０ａの下に位置している半導体装置が提供される。当該半導体装置１ａによれば、ボンディングワイヤ４０ａ自体の変形によってもたらされる、半導体素子２０の電極パッド２０ｐａ，２０ｐｂ間の短絡を解除し、半導体装置の製造歩留りを高め、より高い信頼性を有する半導体装置を提供することができる。【選択図】図１
2009224350.tif 000002
【特許請求の範囲】
【請求項１】
主面の外周部に、列状に配置された複数の電極パッドと、前記電極パッドの夫々に電気的に接続され、前記主面に於ける前記電極パッドの列より外側に位置する、列状に配置された複数の試験パッドと、を有する半導体素子と、
前記半導体素子を搭載し、前記半導体素子の搭載領域以外に、複数の電極端子を列状に配置した配線基板と、
を備え、
全ての前記ボンディングワイヤは、当該ボンディングワイヤにより接続される前記電極パッドに接続された前記試験パッドの直上に位置していることを特徴とする半導体装置。
【請求項２】
前記複数の試験パッドのピッチが、前記複数の電極パッドのピッチよりも大きいことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記複数の試験パッドのピッチが、前記試験パッドの列の中央から端に向かい、徐々に大きくなることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記半導体素子に、前記電極パッドの列より内側に位置し、前記半導体素子の主面に列状に配置された複数の別の電極パッドと、前記別の電極パッドに電気的に接続され、前記試験パッドと交互に配置された、複数の別の試験パッドと、が設けられ、
前記配線基板に、前記半導体素子の搭載領域以外及び前記電極端子の配置領域以外に、複数の別の電極端子が設けられ、
前記別の電極パッドと前記別の電極端子とが、別のボンディングワイヤにより接続されていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項５】
前記ボンディングワイヤは，前記電極端子から前記電極パッドに向かう方向で結線されてなり、前記別のボンディングワイヤは、前記別の電極パッドから前記別の電極端子に向かう方向で結線されてなることを特徴とする請求項４記載の半導体装置。
【請求項６】
前記別のボンディングワイヤのループの高さが前記ボンディングワイヤのループの高さより高いことを特徴とする請求項４または５記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、ワイヤボンディングにより半導体素子と配線基板との電気的接続が構成されている半導体装置に関する。
【背景技術】
【０００２】
半導体素子の多端子化、或いは半導体素子の小型化に対応するため、半導体素子の外周に沿って、複数の電極パッドを千鳥状に２列に配置して、更に、当該複数の電極パッドに導通する試験パッドを、上記電極パッドとは離間させて、電極パッドの列よりも外側に列状に配置する半導体素子が開示されている（例えば、特許文献１参照）。
【０００３】
例えば、当該半導体素子の要部平面図を、図１２に示す。この図では、上記電極パッド等が配設された半導体素子の端の部分が表示されている。
半導体素子１００では、半導体素子１００の外周に沿って、複数の電極パッド１０１，１０２が千鳥状に２列になって配置されている。更に、当該複数の電極パッド１０１，１０２に導通する試験パッド１０３が、上記電極パッド１０１，１０２とは離間させて、電極パッド１０２の列よりも外側に列状に配置されている。
【０００４】
このような半導体素子１００の構造によれば、電極パッド１０１，１０２が千鳥状の配置となっているために、電極パッド１０１，１０２のピッチが微細化した場合に於いても、電極パッド１０１，１０２に接合させるボンディングワイヤの配設が容易になる。
【０００５】
また、通常、半導体素子の試験を行う際には、半導体チップの切り離し前の半導体ウェハの状態でカンチレバー型のプローブカードを用いて個々の半導体チップの特性試験が行われる。このプローブカードは、プローブの先端が半導体チップの周辺部に配置されている電極パッドと同一の配置となるよう列状に配置されており、特性試験に際しては全ての電極パッドに適切な荷重を印加して同時にプローブに当接させるようにしており、極めて効率的に特性試験を行うことができる。
【０００６】
上記のような半導体素子１００の構造によれば、試験パッド１０３に於いては、上記電極パッド１０１，１０２とは離間して１列で配列しているために、通常のカンチレバー型のプローブカードを用いて、半導体素子の特性試験を行うことができる。
【０００７】
一方、配線基板に半導体素子を搭載した半導体装置の薄型化、または小型化の要求から、半導体素子と配線基板とのボンディングワイヤによる接続を、所謂、逆ボンディング法により行う方法が開示されている（例えば、特許文献２参照）。
【０００８】
この方法によれば、ボンディングワイヤのループの高さを低く抑えることが容易となり、半導体装置の薄型化が可能になる。また、配線基板に配設する電極端子を半導体素子の近傍に配置できるために、半導体装置の小型化が可能になる。
【特許文献１】特開平０７−１２２６０４号公報
【特許文献２】特開平１１−０９７４７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、図１２に例示する半導体素子１００に配設した電極パッド１０１，１０２と、配線基板に配設された電極端子とを、逆ボンディング法でワイヤ接続を行う際には、次のような問題が生じる。
【００１０】
例えば、図１３には逆ボンディングが実施された半導体装置の要部図が示されている。ここで、図１３（Ｂ）は、平面形状を示す図１３（Ａ）に於ける、線Ａ−Ａ’に沿った断面が示されている。
【００１１】
ボンディングワイヤ２０２は、１ｓｔボンディングを配線基板２００に配設された電極端子２０１上で行い、２ｎｄボンディングを半導体素子１００に配設された電極パッド１０２ａ上で行っている。ここで、電極パッド１０２ａ上には、電極パッド１０２ａに導通するバンプ１０２Ｂが設けられ、ボンディングワイヤ２０２と電極パッド１０２ａとの電気的接続は、当該バンプ１０２Ｂを介してなされている。
【００１２】
そして、電極パッド１０１ａに導通する試験パッド１０３ａは、電極パッド１０２ａが配置されている列よりも外側に配置されているために、ボンディングワイヤ２０２が、電極パッド１０１ａに導通する試験パッド１０３ａ上を通過する場合がある（図１３（Ａ）参照）。
【００１３】
このようなボンディングワイヤ２０２の配置を行った半導体装置に、樹脂封止体２０３を形成する際、ボンディングワイヤ２０２のループが垂れ下がると、ボンディングワイヤ２０２の一部と試験パッド１０３ａとが接触し、ボンディングワイヤ２０２と試験パッド１０３ａとが短絡する場合がある。尚、このような現象は、樹脂封止工程の場合の他、ワイヤボンディング自体を行う際にも、ボンディングワイヤ２０２が垂れ下がってしまい、上記接触が生じる場合がある。この状態を図１４に示す。
【００１４】
樹脂封止体２０３が形成されると、樹脂封止工程の圧力により、ボンディングワイヤ２０２のループが垂れ下がり、ボンディングワイヤ２０２の一部と試験パッド１０３ａとが接触する現象が生じる。
【００１５】
そして、ボンディングワイヤ２０２と電極パッド１０２ａとは、上述した如く、導通していることから、当該接触が生じると、半導体素子１００に配設された電極パッド１０１ａと、電極パッド１０２ａとが短絡してしまう。
【００１６】
このような異なる電極パッド間が短絡した半導体装置では、正常動作ができなくなる。また、上記短絡が起きなくても、ボンディングワイヤ２０２のループが垂れ下がり、半導体素子１００に配設された電極パッド１０１ａと、電極パッド１０２ａとが実質的に近接した場合に於いても、当該半導体装置に於いて、充分な電気的特性が得られなくなる場合がある。
【００１７】
本発明はこのような点に鑑みてなされたものであり、上記ボンディングワイヤ自体の変形によってもたらされる、半導体素子の電極パッド間の短絡、或いは異なる電極パッド間の実質的な近接を解除し、半導体装置の製造歩留りを高め、より高い信頼性を有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記課題を解決するために、主面の外周部に、列状に配置された複数の電極パッドと、前記電極パッドの夫々に電気的に接続され、前記主面に於ける前記電極パッドの列より外側に位置する、列状に配置された複数の試験パッドと、を有する半導体素子と、前記半導体素子を搭載し、前記半導体素子の搭載領域以外に、複数の電極端子を列状に配置した配線基板と、を備え、全ての前記ボンディングワイヤは、当該ボンディングワイヤにより接続される前記電極パッドに接続された前記試験パッドの直上に位置していることを特徴とする半導体装置が提供される。
【発明の効果】
【００１９】
上記手段によれば、上記ボンディングワイヤ自体の変形によってもたらされる、半導体素子の電極パッド間の短絡を解除し、半導体装置の製造歩留りを高め、より高い信頼性を有する半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本実施の形態に係る半導体装置を、図面を参照して詳細に説明する。
＜第１の実施の形態＞
第１の実施の形態である、ワイヤボンディングにより半導体素子と配線基板との電気的接続が構成されている半導体装置１ａを、図１に示す。図１は、半導体装置１ａの平面形状の一部を示しており、半導体装置１ａは、配線基板１０と、配線基板１０上に搭載された半導体素子２０の端部と、配線基板１０と半導体素子２０とを電気的に接続するボンディングワイヤ４０ａ，４０ｂとを含む。
【００２１】
当該半導体装置１ａにあっては、配線基板１０の一方の主面上に、接着部材（図示しない）を介して、半導体素子２０が搭載・固着されている。そして、半導体素子２０の主面の外周部に於いては、当該半導体素子２０の活性領域（電子回路形成領域）２０ａ上に、複数の電極パッド（接続パッド）２０ｐｂ及び２０ｐａが夫々列状に配置され、複数の電極パッド２０ｐａの列は、複数の電極パッド２０ｐｂの列よりも外側に配置され、電極パッド２０ｐｂと電極パッドｐａとは千鳥状に配置されている。また、当該半導体素子２０の上記活性領域２０ａ以外の領域には、上記電極パッド２０ｐｂの夫々に導通する、複数の試験パッド２０ｔｂ、及び、上記電極パッド２０ｐａの夫々に導通する、複数の試験パッド２０ｔａが配置されている。そして、これらの試験パッド２０ｔａ，２０ｔｂは、夫々が交互になって、上記活性領域２０ａ以外の領域に、列状に１列に配置されている。
【００２２】
また、半導体装置１ａにあっては、半導体素子２０の搭載領域外の配線基板１０の前記主面上に、複数の電極端子（接続端子）１０ｂが列状に配置されている。また、電極端子１０ｂの列の内側には、上記電極端子１０ｂとは別の複数の電極端子１０ａが列状に配置されている。これらの電極端子１０ａ，１０ｂの列は、夫々が若干、弧を描くように配置され、電極端子１０ａと電極端子１０ｂとは千鳥状に配置されている。また、これらの電極端子１０ａ，１０ｂの列の長さは、半導体素子２０に配置された電極パッド２０ｐａ，２０ｐｂの列の長さよりも、長くなるように構成されている。
【００２３】
そして、半導体素子２０の電極パッド２０ｐａと配線基板１０に配設された電極端子１０ａとの間は、ボンディングワイヤ４０ａによって、電気的に接続され、半導体素子２０の電極パッド２０ｐｂと配線基板１０に配設された電極端子１０ｂとの間はボンディングワイヤ４０ｂによって、電気的に接続されている。
【００２４】
尚、半導体装置１ａにあっては、ボンディングワイヤ４０ｂのループの高さは、ボンディングワイヤ４０ａのループの高さよりも高く構成され、ボンディングワイヤ４０ａとボンディングワイヤ４０ｂとが接触しない状態が維持されている（後述）。
【００２５】
そして、当該半導体装置１ａにあっては、その特徴的な構成として、半導体素子２０に複数個配置された、全ての試験パッド２０ｔａが、前記電極端子１０ａと前記電極パッド２０ｐａとを電気的に接続するボンディングワイヤ４０ａの直下に配置されている。換言すれば、ボンディングワイヤ４０ａは、電極パッド２０ｐａに電気的に接続された試験パッド２０ｔａの直上に位置している。
【００２６】
また、以上の構成に於いて、半導体素子２０は、シリコン（Ｓｉ）或いはガリウム砒素（ＧａＡｓ）等の半導体基材の一方の主面に、所謂ウェハプロセスが適用されて、トランジスタ等の能動素子、容量素子等の受動素子、並びにこれらの機能素子を接続する配線層を含む上記活性領域２０ａが形成されて構成されている。
【００２７】
また、配線基板１０は、ガラス−エポキシ樹脂、ガラス−ＢＴ（ビスマレイミドトリアジン）、或いはポリイミド等の有機材絶縁性樹脂、或いはセラミック、ガラス等の無機絶縁材料から形成された絶縁性基材とし、その表面及び／或いは裏面、更には必要に応じて内部（内層）に配設された導電層を具備している。
【００２８】
当該導電層は、銅（Ｃｕ）を主体とし、配線基板の表面及び／或いは裏面に配設された前記電極端子１０ａ，１０ｂ及び電極ランドに接続されている。尚、前記電極端子１０ａ，１０ｂ及び前記電極ランドは、当該導電層の一部として形成されてもよく、また、前記電極端子１０ａ，１０ｂの表面は下層よりニッケル（Ｎｉ）／金（Ａｕ）めっきが形成されてもよい。
【００２９】
当該配線基板１０は、支持基板、回路基板或いはインターポーザとも称される。
また、前記接着部材は、ポリイミド系の熱可塑性樹脂、或いはエポキシ系の熱硬化性樹脂を主体として構成される。
【００３０】
また、前記ボンディングワイヤ４０ａ，４０ｂは、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）或いはこれらの何れかを含む合金からなる金属細線をもって形成される。
尚、半導体素子２０、並びにボンディングワイヤ４０ａ，４０ｂ等は、当該配線基板１０の一方の主面を覆って配設された封止用樹脂（図示しない）により被覆・封止されている。
【００３１】
次に、図１に示す半導体装置１ａの何れかのボンディングワイヤ４０ａのラインに沿った半導体装置１ａの要部断面模式図を、図２に示す。尚、図２では、上記ボンディングワイヤ４０ａと上記ボンディングワイヤ４０ｂとの配置を明確に説明するために、ボンディングワイヤ４０ａに隣接するボンディングワイヤ４０ｂ、ボンディングワイヤ４０ｂに接合されてなる電極パッド２０ｐｂ、並びに上記電極端子１０ｂを実線にて表示している。
【００３２】
上述した如く、半導体装置１ａにあっては、配線基板１０の一方の主面上に、接着部材３０を介して、半導体素子２０が搭載・固着されている。
当該半導体素子２０の活性領域２０ａ上には、電極パッド２０ｐａ，２０ｐｂが配置されている。また、当該半導体素子２０の活性領域２０ａ以外の領域には、上記電極パッド２０ｐａに導通する試験パッド２０ｔａが配置されている。尚、電極パッド２０ｐｂに導通する上記試験パッド２０ｔｂは、図２では、表示されていない。
【００３３】
また、配線基板１０に於いては、半導体素子２０の搭載領域外の配線基板１０の前記主面上に、電極端子１０ａ，１０ｂが配置されている。
そして、半導体素子２０の電極パッド２０ｐａと配線基板１０に配設された電極端子１０ａとの間は、ボンディングワイヤ４０ａによって、電気的に接続され、半導体素子２０の電極パッド２０ｐｂと配線基板１０に配設された電極端子１０ｂとの間は、ボンディングワイヤ４０ｂによって、電気的に接続されている。
【００３４】
ここで、ボンディングワイヤ４０ａに於いては、ボンディングワイヤ４０ａの一方の端と、電極端子１０ａとの間に、１ｓｔボンディングが施され、当該端と電極端子１０ａとが接合している。そして、ボンディングワイヤ４０ａは、上記１ｓｔボンディング後、電極端子１０ａから電極パッド２０ｐａに向かい、ループを描くように繰出され、ボンディングワイヤ４０ａの他方の端と、電極パッド２０ｐａ上に設けられたバンプ２０Ｂとの間に、２ｎｄボンディングが施された形態をなしている。
【００３５】
即ち、電極端子１０ａと電極パッド２０ｐａとは、所謂、逆ボンディング法により接合されたボンディングワイヤ４０ａを通じて、導通している。
また、ボンディングワイヤ４０ｂに於いては、ボンディングワイヤ４０ｂの一方の端と、電極パッド２０ｐｂとの間に、１ｓｔボンディングが施され、当該端と電極パッド２０ｐｂとが接合している。そして、ボンディングワイヤ４０ｂは、上記１ｓｔボンディング後、電極パッド２０ｐｂから電極端子１０ｂに向かい繰出され、ボンディングワイヤ４０ｂの他方の端と、電極端子１０ｂとの間に、２ｎｄボンディングが施された形態をなしている。即ち、電極端子１０ｂと電極パッド２０ｐｂとは、所謂、順ボンディング法により接合されたボンディングワイヤ４０ｂを通じて、導通している。
【００３６】
従って、ボンディングワイヤ４０ｂのループの高さは、ボンディングワイヤ４０ａのループの高さよりも高く構成され、ボンディングワイヤ４０ａとボンディングワイヤ４０ｂとが接触しない状態が維持されている。
【００３７】
そして、半導体装置１ａにあっては、上述した如く、電極パッド２０ｐａに導通する試験パッド２０ｔａが、ボンディングワイヤ４０ａの下に位置・配置されている。
一方、配線基板１０の他方の主面には、複数の電極ランド１０ｃが配設され、電極ランド１０ｃ上に外部接続端子となる半田ボール１１が配設されている。
【００３８】
尚、半導体素子２０、並びにボンディングワイヤ４０ａ，４０ｂ等は、当該配線基板１０の一方の主面を覆って配設された樹脂封止体５０により被覆・封止されている。当該樹脂封止体５０としては、シリカ（ＳｉＯ2）またはアルミナ（Ａｌ2Ｏ3）等からなる無機フィラーを含有するエポキシ系樹脂が適用され、封止方法としては所謂トランスファーモールド法が適用される。
【００３９】
次に、半導体素子２０に配置された、電極パッド２０ｐａ，２０ｐｂ並びに試験パッド２０ｔａ，２０ｔｂの配置関係をより明確に説明するために、ボンディングワイヤ４０ａ，４０ｂ、バンプ２０Ｂ、並びに樹脂封止体５０を取り除いた半導体素子２０の形態を、図３に示す。ここで、図３（ａ）は、半導体素子２０の上面形状を、図３（ｂ）は、半導体素子２０の端部を拡大した上面形状を示す。尚、図３（ｂ）は、電極パッド２０ｐａ，２０ｐｂの列の中央２０ｃから端２０ｅまでの領域ａ内に位置する、複数の電極パッド２０ｐａ，２０ｐｂ、並びに当該領域ａ内に位置する、複数の試験パッド２０ｔａ，２０ｔｂを表示している。
【００４０】
当該半導体素子２０の活性領域２０ａ上には、複数の電極パッド２０ｐｂが列状に配置されている。また、複数の電極パッド２０ｐｂの列よりも外側には、複数の電極パッド２０ｐａが列状に配置され、電極パッド２０ｐｂと電極パッドｐａとは千鳥状に配置されている。
【００４１】
尚、図３（ａ）並びに図３（ｂ）に例示する半導体素子２０では、これらの電極パッド２０ｐａ，２０ｐｂの全面が、上記活性領域２０ａ内に配置された形態を有しているが、当該電極パッド２０ｐａ，２０ｐｂにあっては、電極パッド２０ｐａ，２０ｐｂの一部を活性領域２０ａ内に配置させた形態であってもよい。
【００４２】
また、当該半導体素子２０の活性領域２０ａ以外の領域に、上記電極パッド２０ｐｂの夫々に導通する、複数の試験パッド２０ｔｂと、上記電極パッド２０ｐａの夫々に導通する、複数の試験パッド２０ｔａとが、列状に交互に配置されている。
【００４３】
また、電極パッド２０ｐｂと試験パッド２０ｔｂとは、電極パッド２０ｐｂ並びに試験パッド２０ｔｂと同一層に形成された接続配線２０ｌｂを通じて電気的に接続されている。また、電極パッド２０ｐａと試験パッド２０ｔａとは、電極パッド２０ｐａ並びに試験パッド２０ｔａと同一層に形成された接続配線２０ｌａを通じて電気的に接続されている。
【００４４】
また、接続配線２０ｌａの少なくとも一つは、その配線の方向を半導体素子２０の端部に対し、斜めになるように配設されている。また、接続配線２０ｌｂの少なくとも一つは、その配線形状を屈曲させている。
【００４５】
また、半導体素子２０にあっては、試験パッド２０ｔａの配列のピッチが電極パッド２０ｐａの配列のピッチよりも大きくなるように構成されている。また、試験パッド２０ｔｂの配列に於いても、そのピッチが電極パッド２０ｐｂの配列のピッチよりも大きくなるように構成されている。
【００４６】
そして、電極パッド２０ｐａ，２０ｐｂ、並びに試験パッド２０ｔａ，２０ｔｂの平面の形態は、例えば、８角形になるように構成されている。尚、電極パッド２０ｐａ，２０ｐｂ、並びに試験パッド２０ｔａ，２０ｔｂの平面の形態に於いては、上記８角形に限らず、５角形以上の多角形、或いは円形、或いは楕円形のいずれかの形態であってもよい。
【００４７】
このような平面形態であれば、上記接続配線２０ｌｂを、電極パッド２０ｐａと試験パッド２０ｔａとの間に引き回す際の自由度が向上する。また、上記接続配線２０ｌａを、接続配線２０ｌｂと試験パッド２０ｔｂとの間に引き回す際の自由度が向上する。
【００４８】
次に、半導体素子２０に配置された、電極パッド２０ｐａ，２０ｐｂ並びに試験パッド２０ｔａ，２０ｔｂと、配線基板１０に配置された電極端子１０ａ，１０ｂの配置関係をより明確に説明するために、半導体装置１ａからボンディングワイヤ４０ａ，４０ｂ、バンプ２０Ｂ、並びに樹脂封止体５０を取り除いた形態を、図４に示す。
【００４９】
上述した如く、配線基板１０の前記主面上に、複数の電極端子１０ｂが列状に配置されている。また、電極端子１０ｂの列の内側には、複数の電極端子１０ａが列状に配置されている。これらの電極端子１０ａ，１０ｂの列は、夫々が弧を描くように配置され、電極端子１０ａと電極端子１０ｂとは千鳥状に配置されている。また、配線基板１０に配置された、これらの電極端子１０ａ，１０ｂの列の長さは、半導体素子２０に配置された電極パッド２０ｐａ，２０ｐｂの列の長さよりも、長くなるように構成されている。
【００５０】
そして、半導体素子２０の電極パッド２０ｐａと、配線基板１０に配設された電極端子１０ａとの間を仮想直線ｂで繋ぐと、全ての仮想直線ｂが全ての試験パッド２０ｔａを通過するように試験パッド２０ｔａが配置されている。
【００５１】
そして、半導体素子２０の電極パッド２０ｐａと、配線基板１０に配設された電極端子１０ａとを、電気的に接続するボンディングワイヤ４０ａは、上述した仮想直線ｂ上に位置することから、半導体素子２０に配置された、全ての試験パッド２０ｔａは、ボンディングワイヤ４０ａの下に位置することになる。かかる状態を、図５に示す。
【００５２】
次に、ボンディングワイヤ４０ａの形態を変形させた、第１の実施の形態に係る半導体装置１ａの変形例について説明する。
＜第１の実施の形態の変形例１＞
図６に、半導体装置１ａの形態を変形させた半導体装置１ｂの要部断面を示す。
【００５３】
半導体装置１ｂにあっては、配線基板１０の一方の主面上に、接着部材３０を介して、半導体素子２０が搭載・固着されている。
当該半導体素子２０の活性領域２０ａ上には、電極パッド２０ｐａ，２０ｐｂが配置されている。また、当該半導体素子２０の活性領域２０ａ以外の領域には、上記電極パッド２０ｐａに導通する試験パッド２０ｔａが配置されている。尚、電極パッド２０ｐｂに導通する上記試験パッド２０ｔｂは、図６では、表示されていない。
【００５４】
また、配線基板１０に於いては、半導体素子２０の搭載領域外の配線基板１０の前記主面上に、電極端子１０ａ，１０ｂが配置されている。
そして、ボンディングワイヤ４０ａの一方の端と、電極端子１０ａとの間に、１ｓｔボンディングが施され、ボンディングワイヤ４０ａの他方の端と、電極パッド２０ｐａ上に設けられたバンプ２０Ｂとの間に、２ｎｄボンディングが施されている。即ち、電極端子１０ａと電極パッド２０ｐａとは、所謂、逆ボンディング法により接合されたボンディングワイヤ４０ａを通じて、導通している。
【００５５】
但し、第１の実施の形態の変形例に係る半導体装置１ｂにあっては、ボンディングワイヤ４０ａの一部に、屈曲部４０ｃが設けられている。そして、当該屈曲部４０ｃは、半導体素子２０の電極パッド２０ｐａ、並びに試験パッド２０ｔａよりも、配線基板１０に近接する位置に設けられている。
【００５６】
また、ボンディングワイヤ４０ｂの一方の端と、電極パッド２０ｐｂとの間に、１ｓｔボンディングが施され、ボンディングワイヤ４０ｂの他方の端と、電極端子１０ｂとの間に、２ｎｄボンディングが施された形態をなしている。即ち、電極端子１０ｂと電極パッド２０ｐｂとは、所謂、順ボンディング法により接合されたボンディングワイヤ４０ｂを通じて、導通している。
【００５７】
従って、ボンディングワイヤ４０ｂのループの高さは、ボンディングワイヤ４０ａのループの高さよりも高く構成され、ボンディングワイヤ４０ａとボンディングワイヤ４０ｂとが接触しない状態が維持されている。
【００５８】
特に、半導体装置１ｂにあっては、ボンディングワイヤ４０ａのループを変形させ、ボンディングワイヤ４０ａの一部に、上記屈曲部４０ｃが設けられていることから、上記半導体装置１ａの構成よりも、ボンディングワイヤ４０ａとボンディングワイヤ４０ｂとの相対距離がより離れた構成となっている。
【００５９】
従って、半導体装置１ｂは、半導体装置１ａに比べ、ボンディングワイヤ４０ａとボンディングワイヤ４０ｂとがより接触しない構成となっている。
そして、半導体装置１ｂに於いても、電極パッド２０ｐａに導通する試験パッド２０ｔａが、ボンディングワイヤ４０ａの下に配置されている。換言すれば、ボンディングワイヤ４０ａは、電極パッド２０ｐａに電気的に接続された試験パッド２０ｔａの直上に位置している。
【００６０】
一方、配線基板１０の他方の主面には、複数の電極ランド１０ｃが配設され、電極ランド１０ｃ上に外部接続端子となる半田ボール１１が配設されている。
尚、半導体素子２０、並びにボンディングワイヤ４０ａ，４０ｂ等は、当該配線基板１０の一方の主面を覆って配設された樹脂封止体５０により被覆・封止されている。
【００６１】
＜第１の実施の形態の変形例２＞
図７に、半導体装置１ａの形態を変形させた、別の半導体装置１ｃの要部断面を示す。
半導体装置１ｃにあっては、配線基板１０の一方の主面上に、接着部材３０を介して、半導体素子２０が搭載・固着されている。
【００６２】
当該半導体素子２０の活性領域２０ａ上には、電極パッド２０ｐａ，２０ｐｂが配置されている。また、当該半導体素子２０の活性領域２０ａ以外の領域には、上記電極パッド２０ｐａに導通する試験パッド２０ｔａが配置されている。尚、電極パッド２０ｐｂに導通する上記試験パッド２０ｔｂは、図７では、表示されていない。
【００６３】
また、配線基板１０に於いては、半導体素子２０の搭載領域外の配線基板１０の前記主面上に、電極端子１０ａ，１０ｂが配置されている。
そして、ボンディングワイヤ４０ａの一方の端と、電極端子１０ａとの間に、１ｓｔボンディングが施され、ボンディングワイヤ４０ａの他方の端と、電極パッド２０ｐａ上に設けられたバンプ２０Ｂとの間に、２ｎｄボンディングが施されている。即ち、電極端子１０ａと電極パッド２０ｐａとは、所謂、逆ボンディング法により接合されたボンディングワイヤ４０ａを通じて、導通している。
【００６４】
但し、第１の実施の形態の変形例に係る、別の半導体装置１ｃにあっては、ボンディングワイヤ４０ａの一部に、傾斜した直線部４０ｌが設けられている。そして、当該直線部４０ｌの一部は、半導体素子２０の電極パッド２０ｐａ、並びに試験パッド２０ｔａよりも、配線基板１０に近接する位置に設けられている。
【００６５】
また、ボンディングワイヤ４０ｂの一方の端と、電極パッド２０ｐｂとの間に、１ｓｔボンディングが施され、ボンディングワイヤ４０ｂの他方の端と、電極端子１０ｂとの間に、２ｎｄボンディングが施された形態をなしている。即ち、電極端子１０ｂと電極パッド２０ｐｂとは、所謂、順ボンディング法により接合されたボンディングワイヤ４０ｂを通じて、導通している。
【００６６】
従って、ボンディングワイヤ４０ｂのループの高さは、ボンディングワイヤ４０ａのループの高さよりも高く構成され、ボンディングワイヤ４０ａとボンディングワイヤ４０ｂとが接触しない状態が維持されている。
【００６７】
特に、半導体装置１ｃにあっては、ボンディングワイヤ４０ａのループを変形させ、ボンディングワイヤ４０ａの一部に、上記傾斜した直線部４０ｌが設けられていることから、上記半導体装置１ａの構成よりも、ボンディングワイヤ４０ａとボンディングワイヤ４０ｂとの相対距離がより離れた構成となっている。
【００６８】
従って、半導体装置１ｃは、半導体装置１ａに比べ、ボンディングワイヤ４０ａとボンディングワイヤ４０ｂとがより接触しない構成となっている。
そして、半導体装置１ｃに於いても、電極パッド２０ｐａに導通する試験パッド２０ｔａが、ボンディングワイヤ４０ａの下に配置されている。換言すれば、ボンディングワイヤ４０ａは、電極パッド２０ｐａに電気的に接続された試験パッド２０ｔａの直上に位置している。
【００６９】
一方、配線基板１０の他方の主面には、複数の電極ランド１０ｃが配設され、電極ランド１０ｃ上に外部接続端子となる半田ボール１１が配設されている。
尚、半導体素子２０、並びにボンディングワイヤ４０ａ，４０ｂ等は、当該配線基板１０の一方の主面を覆って配設された樹脂封止体５０により被覆・封止されている。
【００７０】
次に、上記ボンディングワイヤ４０ａ、上記電極パッド２０ｐａ、並びに上記試験パッド２０ｔａ等を備えた半導体装置１ａ，１ｂ，１ｃにもたらされる、具体的な効果について説明する。
【００７１】
上記半導体装置１ａ，１ｂ，１ｃにあっては、全てのボンディングワイヤ４０ａの下に、夫々のボンディングワイヤ４０ａに導通する試験パッド２０ｔａが位置している。即ち、当該試験パッド２０ｔａは、ボンディングワイヤ４０ａが接合している電極パッド２０ｐａに導通しているために、夫々のボンディングワイヤ４０ａの下には、当該ボンディングワイヤ４０ａに導通する試験パッド２０ｔａが位置することになる。
【００７２】
従って、樹脂封止体５０を形成する際、或いはボンディングワイヤ４０ａを半導体素子２０と配線基板１０との間に配設する際に、上述した如く、ボンディングワイヤ４０ａのループが垂れ下がり、ボンディングワイヤ４０ａの一部と試験パッド２０ｔａとが接触しても、ボンディングワイヤ４０ａは、ボンディングワイヤ４０ａ自体が導通している試験パッド２０ｔａとの接触に止まる。これにより、上記接触が生じても、電極パッド２０ｐａと電極パッド２０ｐａに隣接する他の電極パッドとの間に、電気的な短絡が発生せず、半導体装置１ａ，１ｂ，１ｃの電気的特性に支障が生じない。
【００７３】
更に、ボンディングワイヤ４０ａは、電極パッド２０ｐａと導通する試験パッド２０ｔａの直上に位置しているために、ボンディングワイヤ４０ａには、他の電極パッドと導通する試験パッドから発せられるノイズ等が重畳され難くなる。
【００７４】
また、上記半導体装置１ａ，１ｂ，１ｃにあっては、ボンディングワイヤ４０ａ自体を逆ボンディング法で形成しているために、半導体装置１ａ，１ｂ，１ｃの小型化または薄型化が可能になる。
【００７５】
また、上記半導体装置１ａ，１ｂ，１ｃにあっては、配線基板１０に配設した電極端子１０ａ，１０ｂのピッチが、半導体素子２０に配設した電極パッド２０ｐａ，２０ｐｂのピッチより大きく構成されている。従って、電極パッドのピッチの微細化に対応した配線基板の製造が容易になる。
【００７６】
更に、半導体素子２０の切り離し前の半導体ウェハの状態で個々の半導体素子２０の特性試験を行う際には、試験パッド２０ｔａ，２０ｔｂのピッチが電極パッド２０ｐａ，２０ｐｂのピッチよりも大きいため、電極パッド２０ｐａ，２０ｐｂのピッチを微細化しても、試験パッド２０ｔａ，２０ｔｂを利用して、カンチレバー型のプローブカードを用いたプローブ試験が容易に実施できる。
【００７７】
また、上記半導体装置１ａ，１ｂ，１ｃにあっては、半導体素子２０に電極パッド２０ｐａ，２０ｐｂを千鳥状に配置している。これにより、電極パッド２０ｐａと電極パッド２０ｐｂとを交互に横一列に配置する場合に比べ、電極パッド２０ｐａ並びに電極パッド２０ｐｂのピッチを微細化することができる。これにより、半導体素子２０の外形サイズを縮小させ、半導体装置の小型化が可能になる。
【００７８】
更に、半導体素子２０に電極パッド２０ｐａ，２０ｐｂを千鳥状に配置しているために、電極パッド２０ｐａと電極パッド２０ｐｂとを交互に横一列に配置する場合に比べ、電極パッド２０ｐａ，２０ｐｂの列方向に於ける電極パッド幅を、より拡大することができる。
【００７９】
これにより、電極パッド２０ｐａ，２０ｐｂが微細化しても、電極パッド２０ｐａ，２０ｐｂの平面は、所定の面積を有し、電極パッド２０ｐａ，２０ｐｂ上のワイヤボンディングを容易に実施することができる。また、電極パッド２０ｐａ，２０ｐｂを千鳥状に配置し、電極パッド２０ｐａ，２０ｐｂの少なくとも一部を、活性領域２０ａ内に配置することにより、半導体素子２０の外形サイズを縮小させ、半導体装置の小型化が可能になる。
【００８０】
また、上記半導体装置１ａ，１ｂ，１ｃにあっては、ボンディングワイヤ４０ｂを、ボンディングワイヤ４０ａより高い位置に配置し、ボンディングワイヤ４０ａ，４０ｂ同士を、クロスさせた配置としているため、ボンディングワイヤ４０ａ，４０ｂ同士の接触を抑制することができる。
【００８１】
また、当該クロス配置により、ボンディングワイヤ４０ａ，４０ｂに接合される、配線基板１０の電極端子１０ａ，１０ｂの列を分け、更に電極端子１０ａ，１０ｂのピッチをずらした構成としていることから、配線基板１０の電極端子１０ａ，１０ｂの配置の自由度を向上させることができる。
【００８２】
また、上記半導体装置１ａ，１ｂ，１ｃにあっては、電極パッド２０ｐａに接合するボンディングワイヤ４０ａを２ｎｄボンディングで接合しているために、電極パッド２０ｐａ付近に位置するボンディングワイヤ４０ａを、半導体素子２０の主面に対し、略平行に配置することができる。これに対し、電極パッド２０ｐｂに接合するボンディングワイヤ４０ｂを１ｓｔボンディングで接合しているために、電極パッド２０ｐｂ付近に位置するボンディングワイヤ４０ｂを、半導体素子２０の主面に対し、略垂直に配置することができる。
【００８３】
従って、半導体素子２０の上方に於いては、ボンディングワイヤ４０ａ，４０ｂ同士の間隔が拡がり、ボンディングワイヤ４０ａ，４０ｂ同士の接触を抑制することができる。
また、ボンディングワイヤ４０ａの一部に、屈曲部４０ｃまたは傾斜した直線部４０ｌを設けることにより、配線基板１０の電極端子１０ａ，１０ｂの上方に於いて、ボンディングワイヤ４０ａ，４０ｂ同士の間隔が拡がり、ボンディングワイヤ４０ａ，４０ｂ同士の接触を抑制することができる。
【００８４】
また、上記半導体装置１ａ，１ｂ，１ｃにあっては、電極パッド２０ｐａ，２０ｐｂ、並びに試験パッド２０ｔａ，２０ｔｂの平面の形態を、５角形以上の多角形、或いは円形、或いは楕円形のいずれかの形態としている。
【００８５】
このような形態であれば、上記接続配線２０ｌｂを、電極パッド２０ｐａと試験パッド２０ｔａ間に引き回す際の自由度が向上する。また、上記接続配線２０ｌａを、接続配線２０ｌｂと試験パッド２０ｔｂ間に引き回す際の自由度が向上する。
【００８６】
また、上記半導体装置１ａ，１ｂ，１ｃにあっては、電極パッド２０ｐｂと試験パッド２０ｔｂとを、電極パッド２０ｐｂ並びに試験パッド２０ｔｂと同一層に形成された接続配線２０ｌｂを通じて電気的に接続し、電極パッド２０ｐａと試験パッド２０ｔａとを、電極パッド２０ｐａ並びに試験パッド２０ｔａと同一層に形成された接続配線２０ｌａを通じて電気的に接続している。これにより、半導体素子２０の小型化を図ることができ、半導体装置の小型化を図ることができる。
【００８７】
更に、半導体素子２０の主面に於いては、接続配線２０ｌａの少なくとも一部を、上記の如く、斜めに配線し、ピッチの異なる電極パッド２０ｐａと試験パッド２０ｔａとを導通させている。これにより、電極パッド２０ｐａの列と、試験パッド２０ｔａの列との間隔を、近接して配置することが可能になる。従って、電極パッド２０ｐａ並びに試験パッド２０ｔａの配設領域を小さくすることができ、半導体素子２０の小型化を図ることができる。
【００８８】
＜第２の実施の形態＞
第２の実施の形態である、ワイヤボンディングにより半導体素子と配線基板との電気的接続が構成されている半導体装置２を、図８に示す。尚、図８に於いて、図１に示す部材と同じ部材には同じ符号を付し、その説明を省略する。
【００８９】
図８は、半導体装置２の平面形状の一部を示しており、半導体装置２は、配線基板１０と、配線基板１０上に搭載された半導体素子２０の端部と、配線基板１０と半導体素子２０とを電気的に接続するボンディングワイヤ４０ａａ，４０ａｂとを含む。
【００９０】
当該半導体装置２にあっては、配線基板１０の一方の主面上に、接着部材（図示しない）を介して、半導体素子２０が搭載・固着されている。そして、半導体素子２０の主面の外周部に於いては、当該半導体素子２０の活性領域２０ａ上に、複数の電極パッド２０ｐａが列状に配置されている。また、当該半導体素子２０の上記活性領域２０ａ以外の領域には、上記電極パッド２０ｐａの夫々に導通する、複数の試験パッド２０ｔａが列状に配置されている。
【００９１】
また、半導体装置２にあっては、半導体素子２０の搭載領域外の配線基板１０の前記主面上に、複数の電極端子１０ａｂが列状に配置されている。また、電極端子１０ａｂの列の内側には、上記電極端子１０ａｂとは別の複数の電極端子１０ａａが列状に配置されている。これらの電極端子１０ａａ，１０ａｂの列は、夫々が若干、弧を描くように配置され、電極端子１０ａａと電極端子１０ａｂとは千鳥状に配置されている。また、これらの電極端子１０ａａ，１０ａｂの列の長さは、半導体素子２０に配置された電極パッド２０ｐａの列の長さよりも、長くなるように構成されている。
【００９２】
そして、半導体素子２０の電極パッド２０ｐａと配線基板１０に配設された電極端子１０ａａとの間は、ボンディングワイヤ４０ａａによって、電気的に接続され、別の電極パッド２０ｐａと配線基板１０に配設された電極端子１０ａｂとの間は、ボンディングワイヤ４０ａｂによって、電気的に接続されている。
【００９３】
そして、当該半導体装置２にあっては、その特徴的な構成として、半導体素子２０に複数個配置された、全ての試験パッド２０ｔａが、ボンディングワイヤ４０ａａ，４０ａｂの直下に配置されている。換言すれば、夫々のボンディングワイヤ４０ａａ，４０ａｂは、電極パッド２０ｐａに電気的に接続された試験パッド２０ｔａの直上に位置している。
【００９４】
尚、半導体素子２０、並びにボンディングワイヤ４０ａａ，４０ａｂ等は、当該配線基板１０の一方の主面を覆って配設された封止用樹脂（図示しない）により被覆・封止されている。
【００９５】
次に、図８に示す半導体装置２の何れかのボンディングワイヤ４０ａａのラインに沿った半導体装置２の要部断面模式図を、図９に示す。尚、図９では、上記ボンディングワイヤ４０ａａと上記ボンディングワイヤ４０ａｂとの配置を明確に説明するために、ボンディングワイヤ４０ａａに隣接するボンディングワイヤ４０ａｂ、並びに上記電極端子１０ａｂを実線にて表示している。
【００９６】
上述した如く、半導体装置２にあっては、配線基板１０の一方の主面上に、接着部材３０を介して、半導体素子２０が搭載・固着されている。
当該半導体素子２０の活性領域２０ａ上には、電極パッド２０ｐａが配置されている。また、当該半導体素子２０の活性領域２０ａ以外の領域には、上記電極パッド２０ｐａに導通する試験パッド２０ｔａが配置されている。
【００９７】
また、配線基板１０に於いては、半導体素子２０の搭載領域外の配線基板１０の前記主面上に、電極端子１０ａａ，１０ａｂが配置されている。
そして、半導体素子２０の電極パッド２０ｐａと配線基板１０に配設された電極端子１０ａａとの間は、ボンディングワイヤ４０ａａによって、電気的に接続され、半導体素子２０の別の電極パッド２０ｐａと配線基板１０に配設された電極端子１０ａｂとの間は、ボンディングワイヤ４０ａｂによって、電気的に接続されている。
【００９８】
ここで、ボンディングワイヤ４０ａａに於いては、ボンディングワイヤ４０ａａの一方の端と、電極端子１０ａａとの間に、１ｓｔボンディングが施され、当該端と電極端子１０ａａとが接合している。そして、ボンディングワイヤ４０ａａは、上記１ｓｔボンディング後、電極端子１０ａａから電極パッド２０ｐａに向かい、ループを描くように繰出され、ボンディングワイヤ４０ａａの他方の端と、電極パッド２０ｐａ上に設けられたバンプ２０Ｂとの間に、２ｎｄボンディングが施された形態をなしている。
【００９９】
即ち、電極端子１０ａａと電極パッド２０ｐａとは、所謂、逆ボンディング法により接合されたボンディングワイヤ４０ａａを通じて、導通している。
また、ボンディングワイヤ４０ａｂに於いては、ボンディングワイヤ４０ａｂの一方の端と、電極端子１０ａｂとの間に、１ｓｔボンディングが施され、当該端と当該電極端子１０ａｂとが接合している。そして、ボンディングワイヤ４０ａｂは、上記１ｓｔボンディング後、上記電極端子１０ａｂから別の電極パッド２０ｐａに向かい繰出され、ボンディングワイヤ４０ａｂの他方の端と、別の電極パッド２０ｐａ上に設けられたバンプ（図示せず）との間に、２ｎｄボンディングが施された形態をなしている。即ち、電極端子１０ａｂと上記別の電極パッド２０ｐａとは、所謂、逆ボンディング法により接合されたボンディングワイヤ４０ａｂを通じて、導通している。
【０１００】
そして、半導体装置２にあっては、上述した如く、電極パッド２０ｐａに導通する試験パッド２０ｔａが、ボンディングワイヤ４０ａａの直下に位置・配置されている。
一方、配線基板１０の他方の主面には、複数の電極ランド１０ｃが配設され、電極ランド１０ｃ上に外部接続端子となる半田ボール１１が配設されている。
【０１０１】
尚、半導体素子２０、並びにボンディングワイヤ４０ａａ，４０ａｂ等は、当該配線基板１０の一方の主面を覆って配設された樹脂封止体５０により被覆・封止されている。
次に、半導体素子２０に配置された、電極パッド２０ｐａ並びに試験パッド２０ｔａの配置関係をより明確に説明するために、ボンディングワイヤ４０ａａ，４０ａｂ、バンプ２０Ｂ、並びに樹脂封止体５０を取り除いた半導体素子２０の形態を、図１０に示す。ここで、図１０（ａ）は、半導体素子２０の上面形状を、図１０（ｂ）は、半導体素子２０の端部を拡大した上面形状を示す。尚、図１０（ｂ）は、電極パッド２０ｐａの列の中央２０ｃから端２０ｅまでの領域ａ内に位置する、複数の電極パッド２０ｐａ、並びに当該領域ａ内に位置する、複数の試験パッド２０ｔａを表示している。
【０１０２】
尚、図１０（ａ）並びに図１０（ｂ）に例示する半導体素子２０では、電極パッド２０ｐａの全面が、上記活性領域２０ａ内に配置された形態を有しているが、当該電極パッド２０ｐａにあっては、電極パッド２０ｐａの一部を活性領域２０ａ内に配置させた形態であってもよい。
【０１０３】
また、電極パッド２０ｐａと試験パッド２０ｔａとは、電極パッド２０ｐａ並びに試験パッド２０ｔａと同一層に形成された接続配線２０ｌａを通じて電気的に接続されている。また、接続配線２０ｌａの少なくとも一つは、その配線形状を屈曲させている。
【０１０４】
また、半導体素子２０にあっては、試験パッド２０ｔａの配列のピッチが電極パッド２０ｐａの配列のピッチよりも大きくなるように構成されている。
また、第２の実施の形態に係る半導体装置２にあっては、当該試験パッド２０ｔａの配列のピッチが上記中央２０ｃから端２０ｅに向かい、徐々に大きくなっている。
【０１０５】
そして、試験パッド２０ｔａの平面の形態は、例えば、８角形になるように構成されている。尚、試験パッド２０ｔａの平面の形態に於いては、上記８角形に限らず、５角形以上の多角形、或いは円形、或いは楕円形のいずれかの形態であってもよい。
【０１０６】
このような平面形態であれば、上記接続配線２０ｌａを、電極パッド２０ｐａと試験パッド２０ｔａとの間に引き回す際の自由度が向上する。
次に、半導体素子２０に配置された、電極パッド２０ｐａ、並びに試験パッド２０ｔａと、配線基板１０に配置された電極端子１０ａａ，１０ａｂの配置関係をより明確に説明するために、半導体装置２からボンディングワイヤ４０ａａ，４０ａｂ、バンプ２０Ｂ、並びに樹脂封止体５０を取り除いた形態を、図１１に示す。
【０１０７】
上述した如く、配線基板１０の前記主面上に、複数の電極端子１０ａｂが列状に配置されている。また、電極端子１０ａｂの列の内側には、複数の電極端子１０ａａが列状に配置されている。これらの電極端子１０ａａ，１０ａｂの列は、夫々が弧を描くように配置され、電極端子１０ａａと電極端子１０ａｂとは千鳥状に配置されている。また、配線基板１０に配置された、これらの電極端子１０ａａ，１０ａｂの列の長さは、半導体素子２０に配置された電極パッド２０ｐａの列の長さよりも、長くなるように構成されている。
【０１０８】
そして、半導体素子２０の電極パッド２０ｐａと、配線基板１０に配設された電極端子１０ａａ，１０ａｂとの間を仮想直線ｂで繋ぐと、全ての仮想直線ｂが全ての試験パッド２０ｔａを通過するように試験パッド２０ｔａが配置されている。
【０１０９】
そして、半導体素子２０の電極パッド２０ｐａと、配線基板１０に配設された電極端子１０ａａ，１０ａｂとを、電気的に接続する上記ボンディングワイヤ４０ａａは、上述した仮想直線ｂ上に位置することから、半導体素子２０に配置された、全ての試験パッド２０ｔａは、ボンディングワイヤ４０ａａの直下に位置することになる。
【０１１０】
次に、上記ボンディングワイヤ４０ａａ，４０ａｂ、上記電極パッド２０ｐａ、並びに上記試験パッド２０ｔａ等を備えた半導体装置２にもたらされる、具体的な効果について説明する。
【０１１１】
上記半導体装置２にあっては、全てのボンディングワイヤ４０ａａ，４０ａｂの下に、夫々のボンディングワイヤ４０ａａ，４０ａｂに導通する試験パッド２０ｔａが位置している。そして、夫々の試験パッド２０ｔａは、夫々のボンディングワイヤ４０ａａ，４０ａｂが接合している電極パッド２０ｐａに導通しているために、全てのボンディングワイヤ４０ａａ，４０ａｂの下には、夫々のボンディングワイヤ４０ａａ，４０ａｂに導通する試験パッド２０ｔａが位置することになる。
【０１１２】
従って、樹脂封止体５０を形成する際、或いはボンディングワイヤ４０ａａ，４０ａｂを半導体素子２０と配線基板１０との間に配設する際に、上述した如く、ボンディングワイヤ４０ａａ，４０ａｂのループが垂れ下がり、ボンディングワイヤ４０ａａ，４０ａｂの一部と、その下に位置する試験パッド２０ｔａとが接触しても、ボンディングワイヤ４０ａａ，４０ａｂは、ボンディングワイヤ４０ａａ，４０ａｂ自体が導通している試験パッド２０ｔａとの接触に止まる。これにより、上記接触が生じても、隣接する電極パッド２０ｐａ間に、電気的な短絡が発生せず、半導体装置２の電気的特性に支障が生じない。
【０１１３】
更に、ボンディングワイヤ４０ａａは、電極パッド２０ｐａと導通する試験パッド２０ｔａの直上に位置しているために、ボンディングワイヤ４０ａａには、他の電極パッドと導通する試験パッドから発せられるノイズ等が重畳され難くなる。尚、ボンディングワイヤ４０ａｂについても、同様の効果を得る。
【０１１４】
また、上記半導体装置２にあっては、ボンディングワイヤ４０ａａ，４０ａｂ自体を逆ボンディング法で形成しているために、半導体装置２の小型化または薄型化が可能になる。
【０１１５】
また、上記半導体装置２にあっては、配線基板１０に配設した電極端子１０ａａ，１０ａｂのピッチが、半導体素子２０に配設した電極パッド２０ｐａのピッチより大きく構成されている。従って、電極パッドのピッチの微細化に対応した配線基板の製造が容易になる。
【０１１６】
更に、半導体素子２０の切り離し前の半導体ウェハの状態で個々の半導体素子２０の特性試験を行う際には、試験パッド２０ｔａのピッチを、試験パッド２０ｔａの列の中央から端に向かい、徐々に大きくさせているため、電極パッド２０ｐａのピッチを微細化しても、試験パッド２０ｔａを利用して、カンチレバー型のプローブカードを用いたプローブ試験が容易に実施できる。
【０１１７】
また、電極パッド２０ｐａの少なくとも一部を、活性領域２０ａ内に配置することにより、半導体素子２０の外形サイズを縮小させ、半導体装置の小型化が可能になる。
また、配線基板１０の電極端子１０ａａ，１０ａｂの列を分け、更に電極端子１０ａａ，１０ａｂのピッチをずらした構成としていることから、配線基板１０の電極端子１０ａａ，１０ａｂの配置の自由度を向上させることができる。
【０１１８】
また、上記半導体装置２にあっては、試験パッド２０ｔａの平面の形態を、５角形以上の多角形、或いは円形、或いは楕円形のいずれかの形態としている。
このような形態であれば、上記接続配線２０ｌａを、電極パッド２０ｐａと試験パッド２０ｔａ間に引き回す際の自由度が向上する。
【０１１９】
また、上記半導体装置２にあっては、電極パッド２０ｐａと試験パッド２０ｔａとを、電極パッド２０ｐａ並びに試験パッド２０ｔａと同一層に形成された接続配線２０ｌａを通じて電気的に接続している。これにより、半導体素子２０の小型化を図ることができ、半導体装置の小型化を図ることができる。
【０１２０】
更に、半導体素子２０の主面に於いては、接続配線２０ｌａの少なくとも一部を、上記の如く、屈曲させ、ピッチの異なる電極パッド２０ｐａと試験パッド２０ｔａとを導通させている。これにより、電極パッド２０ｐａの列と、試験パッド２０ｔａの列との間隔を、近接して配置することが可能になる。従って、電極パッド２０ｐａ並びに試験パッド２０ｔａの配設領域を小さくすることができ、半導体素子２０の小型化を図ることができる。
【０１２１】
尚、上述した第１の実施の形態、当該第１の実施の形態の変形例、並びに第２の実施の形態は、夫々が独立の実施の形態ではなく、これらのうち、２つ以上の実施の形態を複合させてもよい。
【０１２２】
（付記１）  主面の外周部に、列状に配置された複数の電極パッドと、前記電極パッドの夫々に電気的に接続され、前記主面に於ける前記電極パッドの列より外側に位置する、列状に配置された複数の試験パッドと、を有する半導体素子と、
前記半導体素子を搭載し、前記半導体素子の搭載領域以外に、複数の電極端子を列状に配置した配線基板と、
を備え、
全ての前記ボンディングワイヤは、当該ボンディングワイヤにより接続される前記電極パッドに接続された前記試験パッドの直上に位置していることを特徴とする半導体装置。
【０１２３】
（付記２）  前記複数の試験パッドのピッチが、前記複数の電極パッドのピッチよりも大きいことを特徴とする付記１記載の半導体装置。
（付記３）  前記複数の試験パッドのピッチが、前記試験パッドの列の中央から端に向かい、徐々に大きくなることを特徴とする付記１または２記載の半導体装置。
【０１２４】
（付記４）  前記半導体素子に、前記電極パッドの列より内側に位置し、前記半導体素子の主面に列状に配置された複数の別の電極パッドと、前記別の電極パッドに電気的に接続され、前記試験パッドと交互に配置された、複数の別の試験パッドと、が設けられ、
前記配線基板に、前記半導体素子の搭載領域以外及び前記電極端子の配置領域以外に、複数の別の電極端子が設けられ、
前記別の電極パッドと前記別の電極端子とが、別のボンディングワイヤにより接続されていることを特徴とする付記１乃至３のいずれか一項に記載の半導体装置。
【０１２５】
（付記５）  前記ボンディングワイヤは，前記電極端子から前記電極パッドに向かう方向で結線されてなり、前記別のボンディングワイヤは、前記別の電極パッドから前記別の電極端子に向かう方向で結線されてなることを特徴とする付記４記載の半導体装置。
【０１２６】
（付記６）  前記別のボンディングワイヤのループの高さが前記ボンディングワイヤのループの高さより高いことを特徴とする付記４または５記載の半導体装置。
（付記７）  前記ボンディングワイヤに、屈曲部または直線部が設けられていることを特徴とする付記１、５、６のいずれか一項に記載の半導体装置。
【０１２７】
（付記８）  前記電極パッドの少なくとも一部、または前記別の電極パッドの少なくとも一部が前記半導体素子の活性領域内に配置されていることを特徴とする付記１、２、４、５のいずれか一項に記載の半導体装置。
【０１２８】
（付記９）  前記試験パッドまたは前記別の試験パッドの平面形状が５角形以上の多角形、円形、または楕円形のいずれかの形状であることを特徴とする付記１乃至４のいずれか一項に記載の半導体装置。
【０１２９】
（付記１０）  前記電極パッドの平面形状が５角形以上の多角形、円形、または楕円形のいずれかの形状であることを特徴とする付記１、２、４、５、８のいずれか一項に記載の半導体装置。
【図面の簡単な説明】
【０１３０】
【図１】第１の実施の形態に係る半導体装置の要部平面図である（その１）。
【図２】第１の実施の形態に係る半導体装置の要部断面模式図である。
【図３】第１の実施の形態に係る半導体素子の要部平面図である。
【図４】第１の実施の形態に係る半導体装置の要部平面図である（その２）。
【図５】第１の実施の形態に係る半導体装置の要部平面図である（その３）。
【図６】第１の実施の形態の変形例に係る半導体装置の要部断面模式図である（その１）。
【図７】第１の実施の形態の変形例に係る半導体装置の要部断面模式図である（その２）。
【図８】第２の実施の形態に係る半導体装置の要部平面図である（その１）。
【図９】第２の実施の形態に係る半導体装置の要部断面模式図である。
【図１０】第２の実施の形態に係る半導体素子の要部平面図である。
【図１１】第２の実施の形態に係る半導体装置の要部平面図である（その２）。
【図１２】半導体素子の要部平面図である。
【図１３】半導体装置の要部図である。
【図１４】半導体装置の要部断面模式図である。
【符号の説明】
【０１３１】
１ａ，１ｂ，１ｃ，２  半導体装置
１０  配線基板
１０ａ，１０ｂ，１０ａａ，１０ａｂ  電極端子
１０ｃ  電極ランド
１１  半田ボール
２０  半導体素子
２０ａ  活性領域
２０Ｂ  バンプ
２０ｃ  中央
２０ｅ  端
２０ｌａ，２０ｌｂ  接続配線
２０ｐａ，２０ｐｂ  電極パッド
２０ｔａ，２０ｔｂ  試験パッド
３０  接着部材
４０ａ，４０ｂ，４０ａａ，４０ａｂ  ボンディングワイヤ
４０ｃ  屈曲部
４０ｌ  直線部
５０  樹脂封止体
【図１】
2009224350.tif 000003
【図２】
2009224350.tif 000004
【図３】
2009224350.tif 000005
【図４】
2009224350.tif 000006
【図５】
2009224350.tif 000007
【図６】
2009224350.tif 000008
【図７】
2009224350.tif 000009
【図８】
2009224350.tif 000010
【図９】
2009224350.tif 000011
【図１０】
2009224350.tif 000012
【図１１】
2009224350.tif 000013
【図１２】
2009224350.tif 000014
【図１３】
2009224350.tif 000015
【図１４】
2009224350.tif 000016