(57)【要約】【課題】均一で良好な表示特性が得られる表示駆動装置および表示装置を提供する。【解決手段】走査線制御信号Ｖｓｃａｎを出力する出力回路３１と、外部電源入力端子３４、３６と出力回路３１の電源入力端３５、３７との間に接続され、外部電源入力端子３４、３６と電源入力端３５、３７との間の抵抗を可変する抵抗可変手段３２、３３と、具備する。複数の表示駆動装置２０を用いて液晶表示ドライバを構成し、各表示駆動装置２０において、外部電源２１、２２から外部電源入力端子３４、３６に至る配線の抵抗値と抵抗可変手段３２、３３の抵抗値との和が、互いに等しい。【選択図】図２
2009047866.tif 000002
【特許請求の範囲】
【請求項１】
走査線制御信号を出力する出力回路と、
外部電源入力端子と前記出力回路の電源入力端との間に接続され、前記外部電源入力端子と前記電源入力端との間の抵抗値を可変する抵抗可変手段と、
を具備することを特徴とする表示駆動装置。
【請求項２】
前記抵抗可変手段が、
一端が前記外部電源入力端子に共通接続された複数の抵抗と、
複数の入力端と出力端とを有し、前記複数の入力端に前記複数の抵抗の他端がそれぞれ接続され、出力端が前記出力回路の前記電源入力端に接続されたスイッチング回路と、
選択信号に応じて、前記スイッチング回路を駆動し、前記複数の抵抗のいずれかを選択する選択回路と、
を具備することを特徴とする請求項１に記載の表示駆動装置。
【請求項３】
前記抵抗可変手段が、
一端が複数の前記外部電源入力端子にそれぞれ接続され、他端が前記出力回路の前記電源入力端に共通接続された複数の抵抗を具備することを特徴とする請求項１に記載の表示駆動装置。
【請求項４】
アクティブマトリックス方式で駆動される表示パネルと、
前記表示パネルに供給される走査線制御信号を出力する出力回路と、外部電源入力端子と前記出力回路の電源入力端との間に接続され、前記外部電源入力端子と前記電源入力端との間の抵抗値を可変する抵抗可変手段とを有する複数の表示駆動装置と、
を具備することを特徴とする表示装置。
【請求項５】
前記複数の表示駆動装置において、前記外部電源から前記外部電源入力端子に至る配線の抵抗値と前記抵抗可変手段の抵抗値との和が、互いに等しいことを特徴とする請求項４に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示駆動装置および表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、透明電極が形成された一対のガラス基板の間に充填された液晶セルがマトリックス状に配列された液晶パネルと、液晶パネルをアクティブマトリックス駆動するための走査線と、信号線と、その交差部に接続されたスイッチング素子であるＴＦＴ（Thin Film Transistor）とを有する液晶表示部と、走査線または信号線の一端に接続された液晶表示ドライバとを具備している。  
従来、走査線に接続される液晶表示ドライバは、走査線の本数に応じて複数の表示駆動装置を有している。
【０００３】
然しながら、各表示駆動装置を電源に接続する配線は、例えばスクリーン印刷法、または印刷抵抗をエッチングすることなどにより形成されているので、配線抵抗が高いという問題がある。  
この配線抵抗に起因して、各表示駆動装置から出力される走査線制御信号の波形が異なるという問題がある。  
そのため、液晶セルがオンおよびオフされるタイミングにずれが生じ、均一で良好な表示特性が得られないという問題がある。
【０００４】
これに対して、配線抵抗の影響を補正した液晶表示装置が知られている（例えば、特許文献１または特許文献２参照。）。
【０００５】
特許文献１に開示された液晶表示装置は、線幅が電源入力側において太く、且つ終端側において細く構成された電源配線を具備している。  
これにより、デジタル映像信号をデジタルアナロク変換器でアナログ変換し、変換されたアナログ信号を増幅する増幅回路に供給される電源電圧を極力一定にして、表示面内において均一で良好な表示装置を得ている。
【０００６】
然しながら、特許文献１に開示された液晶表示装置は、信号線に接続される液晶表示ドライバに対して、電源配線のパターンを変更することにより配線抵抗を変えるものであり、走査線に接続される液晶表示ドライバに関しては、何も開示していない。
【０００７】
特許文献２に開示された液晶表示装置は、出力配線のピッチが、この出力配線に接続される液晶パネルの画素ピッチよりも狭い液晶駆動用ドライバを具備し、ゲート配線と信号配線とがマトリクス構造の液晶パネルのゲート配線または信号配線に一端がつながる各引き出し配線パターンの他端の電極部にドライバ出力が接続された出力回路を設け、この複数の出力回路へ電源を供給する電源供給配線パターンの配線抵抗を、各引き出し配線パターンの配列方向の配線抵抗の傾斜傾向を補正するように異ならせている。
【０００８】
然しながら、特許文献２に開示された液晶表示装置は、表示駆動装置の出力負荷の均一化を図るものであり、電源配線の配線抵抗に関しては、何も開示していない。
【特許文献１】特開２００３−６６４７５号公報
【特許文献２】特開２０００−２９３１４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、均一で良好な表示特性が得られる表示駆動装置および表示装置を提供する。
【課題を解決するための手段】
【００１０】
本発明の一態様の表示駆動装置は、走査線制御信号を出力する出力回路と、外部電源入力端子と前記出力回路の電源入力端との間に接続され、前記外部電源入力端子と前記電源入力端との間の抵抗値を可変する抵抗可変手段と、を具備することを特徴としている。
【００１１】
本発明の一態様の表示装置は、アクティブマトリックス方式で駆動される表示パネルと、前記表示パネルに供給される走査線制御信号を出力する出力回路と、外部電源入力端子と前記出力回路の電源入力端との間に接続され、前記外部電源入力端子と前記電源入力端との間の抵抗を可変する抵抗可変手段とを有する複数の表示駆動装置と、を具備することを特徴としている。
【発明の効果】
【００１２】
本発明によれば、均一で良好な表示特性が得られる表示駆動装置および表示装置が得られる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１４】
本発明の実施例について、図１乃至図７を用いて説明する。図１は本実施例の液晶表示装置を示すブロック図、図２は液晶表示装置に用いられる表示駆動装置を示す回路図、図３は表示駆動装置の抵抗可変手段の要部を示す回路図、図４は液晶表示装置の液晶表示ドライバを示す回路図、図５は液晶ドライバの出力抵抗を示す図、図６は液晶表示ドライバの動作を示す図、図７は液晶表示ドライバの走査線制御信号を、比較例と対比して示すタイミングチャートで、図７（ａ）が本実施例のタイミングチャート、図７（ｂ）が比較例のタイミングチャートである。
【００１５】
図１に示すように、本実施例の液晶表示装置１０は、透明電極が形成された一対のガラス基板の間に充填された液晶セル１１がマトリックス状に配列された液晶パネル１２と、液晶パネル１２をアクティブマトリックス駆動するために、複数の平行な走査線１３と、走査線１３と互いに交差するように配置された信号線１４と、その交差部に、ゲートが走査線１３に接続され、ソースが信号線１４に接続され、ドレインが液晶セル１１の画素電極（図示せず）に接続されたＴＦＴ１５とを有する液晶表示部１６と、走査線１３を選択する駆動回路である液晶表示ドライバ１７と、信号線１４に映像信号を入力する駆動回路である液晶表示ドライバ１８とを具備している。  
なお、液晶表示ドライバ１７はＹドライバ、液晶表示ドライバ１８はＸドライバとも呼ばれている。
【００１６】
液晶表示ドライバ１７は、走査線１３の本数に応じて、走査線制御信号を出力する出力回路と、外部電源入力端子と出力回路の電源入力端との間に接続され、外部電源入力端子と電源入力端との間の抵抗を可変する抵抗可変手段とを備えた複数の表示駆動装置２０を具備している。  
例えば、液晶パネル１２の走査線１３の本数が１０２４、表示駆動装置２０の走査線制御信号の出力本数が２５６の場合は、４個の表示駆動装置２０が用いられる。
【００１７】
後述する表示駆動装置２０の出力回路は、正負の２電源で動作する。各表示駆動装置２０は、正の外部電源２１（Ｖｇｇ）および負の外部電源２２（Ｖｅｅ）に、配線２３、２４によりそれぞれ接続されている。
【００１８】
次に、表示駆動装置２０について説明する。  
図２に示すように、表示駆動装置２０は、走査線制御信号Ｖｓｃａｎを出力する出力回路３１と、外部電源入力端子３４と出力回路３１の電源入力端３５との間に接続され、外部電源入力端子３４と電源入力端３５との間の抵抗値を可変する抵抗可変手段３２と、外部電源入力端子３６と出力回路３１の電源入力端３７との間に接続され、外部電源入力端子３６と電源入力端３７との間の抵抗を可変する抵抗可変手段３３とを具備している。
【００１９】
外部電源入力端子３４は、配線２３により正の外部電源２１（Ｖｇｇ）に接続され、外部電源入力端子３６は、配線２４により負の外部電源２２（Ｖｅｅ）に接続されている。
【００２０】
出力回路３１は、クロック信号に同期して、シフトレジスタ３８、レベルシフタ３９により生成された走査線制御信号Ｖｓｃａｎを、走査線制御信号出力端子４０を介して、外部に出力する。
【００２１】
抵抗可変手段３２は、一端が外部電源入力端子３４に共通接続された抵抗４１、４２、４３、４４と、複数の入力端と出力端とを有し、複数の入力端に抵抗４１、４２、４３、４４の他端がそれぞれ接続され、出力端が出力回路３１の電源入力端３５に接続されたスイッチング回路４５と、選択信号Ｖｓｅｌｅｃｔに応じて、スイッチング回路４５を駆動し、抵抗４１、４２、４３、４４のいずれかを選択する選択回路４６と、を具備している。ここで、抵抗４１は抵抗素子を有せず、配線抵抗を意味している。
【００２２】
選択信号入力端子４７に選択信号Ｖｓｅｌｅｃｔが入力されると、選択回路４６は選択信号Ｖｓｅｌｅｃｔをデコードして、スイッチング回路４５のスイッチング素子を駆動し、抵抗４１、４２、４３、４４から選択された抵抗を外部電源入力端子３４と出力回路３１の電源入力端３５との間に接続する。
【００２３】
これにより、抵抗可変手段３２は、選択信号Ｖｓｅｌｅｃｔにより外部電源入力端子３４と電源入力端３５との間の抵抗値を可変することが可能である。
【００２４】
抵抗可変手段３３は、抵抗可変手段３２と同様に、選択信号Ｖｓｅｌｅｃｔにより外部電源入力端子３６と電源入力端３７との間の抵抗値を可変することが可能であり、その説明は省略する。
【００２５】
図３は表示駆動装置２０の抵抗可変手段３２のスイッチング回路４５および選択回路４６を示す回路図である。  
図３に示すように、スイッチング回路４５は、例えばスイッチング素子としてソースが共通接続され、ドレインがそれぞれ抵抗４１、４２、４３、４４の他端に接続された４個のＭＯＳトランジスタ５０を有している。
【００２６】
選択回路４６は、例えば選択信号Ｖｓｅｌｅｃｔとして、制御信号を受け取り、制御回路により、ＭＯＳトランジスタ５０のオン、オフを制御する。
【００２７】
次に、液晶表示ドライバ１７について説明する。  
図４に示すように、液晶表示ドライバ１７は、4つの表示駆動装置２０ａ、２０ｂ、２０ｃ、２０ｄを有し、表示駆動装置２０ａ、２０ｂ、２０ｃ、２０ｄは、正の外部電源２１（Ｖｇｇ）および負の外部電源２２（Ｖｅｅ）に、配線２３、２４により接続されている。
【００２８】
即ち、表示駆動装置２０ａは、配線２３ａにより正の外部電源２１に接続され、配線２４ａにより負の外部電源２２に接続されている。  
表示駆動装置２０ｂは、配線２３ａ、２３ｂにより正の外部電源２１に接続され、配線２４ａ、２４ｂにより負の外部電源２２に接続されている。  
表示駆動装置２０ｃは、配線２３ａ、２３ｂ、２３ｃにより正の外部電源２１に接続され、配線２４ａ、２４ｂ、２４ｃにより負の外部電源２２に接続されている。  
表示駆動装置２０ｄは、配線２３ａ、２３ｂ、２３ｃ、２３ｄにより正の外部電源２１に接続され、配線２４ａ、２４ｂ、２４ｃ、４ｄにより負の外部電源２２に接続されている。
【００２９】
ここで、Ｒ１は配線２３ｂおよび配線２４ｂの配線抵抗、Ｒ２は配線２３ｃおよび配線２４ｃの配線抵抗、Ｒ３は配線２３ｄおよび配線２４ｄの配線抵抗を意味している。  
配線２３と配線２４は、配線の比抵抗、膜厚、幅、長さが、それぞれほぼ等しく形成されており、配線２３および配線２４の抵抗値は等しい。
【００３０】
また、表示駆動装置２０ａ、２０ｂ、２０ｃ、２０ｄは、配線２３ａ、配線２４ａにより外部電源２１、２２に共通接続されているので、配線２３ａ、配線２４ａの抵抗値は、ここでは０として扱う。
【００３１】
これにより、図５に示すように、表示駆動装置２０ａ、２０ｂ、２０ｃ、２０ｄにおいて、抵抗４１、４２、４３、４４の抵抗値を配線２３、２４の抵抗値を補償するように設定しておくことにより、配線２３、２４の抵抗値と抵抗可変手段３２、３３の抵抗値との和の抵抗値（出力抵抗値と称する）を互いに等しく、Ｒ１＋Ｒ２＋Ｒ３とすることが可能である。
【００３２】
即ち、表示駆動装置２０ａは、配線が０なので、抵抗可変手段３２ａ、３３ａの抵抗値をＲ１＋Ｒ２＋Ｒ３に設定する。  
表示駆動装置２０ｂは、配線の抵抗値がＲ１なので、抵抗可変手段３２ｂ、３３ｂの抵抗をＲ２＋Ｒ３に設定する。  
表示駆動装置２０ｃは、配線の抵抗値がＲ１＋Ｒ２なので、抵抗可変手段３２ｃ、３３ｃの抵抗値をＲ３に設定する。  
表示駆動装置２０ｄは、配線の抵抗値がＲ１＋Ｒ２＋Ｒ３なので、抵抗可変手段３２ｄ、３３ｄの抵抗値を０に設定する。
【００３３】
例えば、抵抗可変手段３２、３３の抵抗４１の抵抗値を０、抵抗４２の抵抗値をＲ３、抵抗４３の抵抗値をＲ２＋Ｒ３、抵抗４４の抵抗値をＲ１＋Ｒ２＋Ｒ３に設定し、選択信号Ｖｓｅｌｅｃｔにより、カスケード接続された順に抵抗４１、４２、４３、４４のいずれかを選択する。
【００３４】
次に、液晶ドライバ１７の動作について説明する。  
図６に示すように、液晶ドライバ１７の出力回路３１は、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタが相補的に接続されたＣＭＯＳバッフア６０を有している。
【００３５】
レベルシフタ３９からの信号が“Ｌ”レベルになると、ＰチャネルＭＯＳトランジスタがオン、ＮチャネルＭＯＳトランジスタがオフになるので、外部電源２１から正電圧Ｖｇｇが走査線１３に供給される。
【００３６】
走査線１３は、配線抵抗６１および配線容量６２を有しているので、配線２３の配線抵抗と、抵抗可変手段３２の抵抗と、走査線１３の配線抵抗６１と、配線容量６２を通る充電路６３により、配線容量６２が充電される。  
この充電路６３の抵抗と配線容量６２によるＣＲ時定数に応じて、走査線制御信号Ｖｓｃａｎが立ち上がる。
【００３７】
一方、レベルシフタ３９からの信号が“Ｈ”レベルになると、ＰチャネルＭＯＳトランジスタがオフ、ＮチャネルＭＯＳトランジスタがオンになるので、外部電源２２から負電圧Ｖｅｅが走査線１３に供給される。
【００３８】
配線２４の抵抗と、抵抗可変手段３３の抵抗と、走査線１３の配線抵抗６１、配線容量６２を通る放電路６４により、配線容量６２の電荷が引き抜かれる。  
この放電路６４の抵抗と配線容量６２によるＣＲ時定数に応じて、走査線制御信号Ｖｓｃａｎが立ち下がる。
【００３９】
次に、走査線制御信号Ｖｓｃａｎについて説明する。  
図７は走査線制御信号Ｖｓｃａｎを、比較例と対比して示すタイミングチャートで、図７（ａ）が本実施例のタイミングチャート、図７（ｂ）が比較例のタイミングチャートである。  
ここで、比較例とは、抵抗可変手段３２、３３を有しない表示駆動装置２０を用いた液晶表示ドライバ１７を意味している。始めに、比較例について説明する。
【００４０】
図７（ｂ）に示すように、比較例では、表示駆動装置２０ａ、２０ｂ、２０ｃ、２０ｄにおいて、初段の表示駆動装置２０ａから最終段の表示駆動装置２０ｄにかけて配線２３の配線抵抗が加算されて高くなるので、上述したＣＲ時定数が大きくなり、走査線制御信号Ｖｓｃａｎの立ち上がりが次第に遅くなる。
【００４１】
表示駆動装置２０ａの走査線制御信号Ｖｓｃａｎの立ち上がり時間をｔ１とすると、表示駆動装置２０ｂの走査線制御信号Ｖｓｃａｎの立ち上がり時間はｔ１より長いｔ２となる。  
表示駆動装置２０ｃの走査線制御信号Ｖｓｃａｎの立ち上がり時間はｔ２より長いｔ３となり、表示駆動装置２０ｄの走査線制御信号Ｖｓｃａｎの立ち上がり時間はｔ３より長いｔ４となる。
【００４２】
同様に、走査線制御信号Ｖｓｃａｎの立ち下がりが次第に遅くなる。表示駆動装置２０ａ、２０ｂ、２０ｃ、２０ｄの走査線制御信号Ｖｓｃａｎの立下り時間は、それぞれｔ１、ｔ２、ｔ３、ｔ４となる。
【００４３】
更に、配線２３、２４の配線抵抗による電圧降下も次第に大きくなるので、出力回路３１の電源入力端３５、３７に供給される電圧が次第に小さくなる。  
そのため、表示駆動装置２０ａ、２０ｂ、２０ｃ、２０ｄの走査線制御信号Ｖｓｃａｎの振幅は、次第に小さくなる。表示駆動装置２０の出力回路の消費電流をＩとすると、最大で、ΔＶｇｇ、Δｖｅｅ＝（Ｒ１＋Ｒ２＋Ｒ３）Ｉだけ振幅が小さくなる。
【００４４】
その結果、表示駆動装置２０ａ、２０ｂ、２０ｃ、２０ｄにおいて、波形の異なる走査線制御信号Ｖｓｃａｎが得られる。  
従って、液晶セル１１がオンおよびオフされるタイミングにずれが生じ、均一で良好な表示特性が得られない。
【００４５】
一方、図７（ａ）に示すように、本実施例では、表示駆動装置２０ａ、２０ｂ、２０ｃ、２０ｄにおいて、配線２３の抵抗値と抵抗可変手段３２の抵抗値との和がいずれもＲ１＋Ｒ２＋Ｒ３になるので、上述したＣＲ時定数が等しく、走査線制御信号Ｖｓｃａｎの立ち上がり時間は、比較例の表示駆動装置２０ｄと同じｔ４となる。
【００４６】
同様に、配線２４の抵抗値と抵抗可変手段３３の抵抗値との和がいずれもＲ１＋Ｒ２＋Ｒ３になるので、上述したＣＲ時定数が等しく、走査線制御信号Ｖｓｃａｎの立ち下がり時間はｔ４となる。
【００４７】
更に、配線の抵抗値と、抵抗可変手段３２、３３の抵抗値とによる電圧降下が等しいので、出力回路３１の電源入力端３５、３７に一定の電圧が供給され、走査線制御信号Ｖｓｃａｎの振幅も等しくなる。振幅は、上述した表示駆動装置２０ｄと同じΔＶｇｇ、Δｖｅｅだけ小さい。
【００４８】
その結果、表示駆動装置２０ａ、２０ｂ、２０ｃ、２０ｄにおいて、波形の等しい走査線制御信号Ｖｓｃａｎが得られる。  
従って、液晶セル１１がオンおよびオフされるタイミングにずれが生じることは皆無であり、均一で良好な表示特性を得ることが可能である。
【００４９】
本明細書では、表示駆動装置２０ａ、２０ｂ、２０ｃ、２０ｄにおいて、配線２３、２４の抵抗値と抵抗可変手段３２、３３の抵抗値との和が互いに等しいとは、数学的に等しいだけでなく、目的の表示特性が得られる範囲内にあることをも意味している。
【００５０】
以上説明したように、本実施例では、外部電源入力端子３４、３６と出力回路３１の電源入力端３５、３７との間に接続され、外部電源入力端子３４、３６と電源入力端３５、３７との間の抵抗値を可変する抵抗可変手段３２、３３を有する表示駆動装置２０を具備している。
【００５１】
その結果、複数の表示駆動装置２０を、外部電源２１、２２に接続する配線２３、２４の抵抗値と抵抗可変手段３２、３３の抵抗値との和が互いに等しくなるようにすることができるので、波形の等しい走査線制御信号Ｖｓｃａｎが得られる。  
従って、均一で良好な表示特性が得られる表示駆動装置および表示装置が得られる。
【００５２】
ここでは、表示駆動装置２０が、２つの抵抗可変手段３２、３３を有する場合について説明したが、どちらか一方だけでも構わない。  
例えば、図８に示すように、表示駆動装置７０は、正の外部電源２１に接続される抵抗可変手段３２を有している。  
この場合、各表示駆動装置２０の走査線制御信号Ｖｓｃａｎの立ち上がり時間がｔ４となり、立ち上がりの波形の等しい走査線制御信号Ｖｓｃａｎが得られるので、液晶セル１１がオンされるタイミングが重視される表示特性に適している。
【００５３】
液晶ドライバ１７が、４個の表示駆動装置を有する場合について説明したが、使用する表示駆動装置の数については、特に制限はない。  
使用する表示駆動装置の数に応じて、抵抗可変手段３２、３３が有する抵抗の数も増減すればよい。
【００５４】
抵抗可変手段３２、３３が有する抵抗4１、４２、４３、４４は、それぞれ抵抗値が等しい場合について説明したが、異なっていても構わない。  
例えば、配線２３、２４のレイアウトの違いにより、配線２３、２４の配線抵抗Ｒ１、Ｒ２、Ｒ３がそれぞれ異なる場合は、それに応じて抵抗可変手段３２、３３の抵抗4１、４２、４３、４４をそれぞれ設定することが望ましい。
【００５５】
抵抗可変手段３２、３３が、使用する表示駆動装置２０と同じ数の抵抗４１、４２、４３、４４を有している場合について説明したが、更に多くの抵抗を有していても構わない。例えば、図９に示すように、抵抗可変手段７２は、抵抗４１、４２、４３、４４に加えて、抵抗7３、７４、７５、７６を有している。
【００５６】
表示駆動装置２０を電源に接続する配線２３、２４の抵抗値が異なる液晶表示装置であっても、配線の抵抗値に応じた抵抗値を選択する機会が増えるので、表示駆動装置２０を汎用化することができる利点がある。
【００５７】
抵抗可変手段３２、３３が、いずれか１つの抵抗を選択する場合について説明したが、複数の抵抗を選択するようにしても構わない。  
例えば、図９において、選択信号Ｖｓｅｌｅｃｔにより２つの抵抗を選択し、２つの抵抗を並列接続することにより、抵抗可変手段７２の抵抗値を減ずる方向に調整することができる利点がある。
【００５８】
図１０に示すように、スイッチング回路８５を用いて、抵抗４１、４２、４３、４４に、抵抗８１、８２、８３、８４をそれぞれ短絡可能に直列接続しておき、選択信号Ｖｓｅｌｅｃｔにより抵抗８１、８２、８３、８４の短絡または開放を選択することにより、可変抵抗手段８０の抵抗値を増加する方向に調整することができる利点がある。
【００５９】
複数の表示駆動装置２０を外部電源２１、２２に接続する配線２３、２４が、液晶表示部１６上に形成されている場合について説明したが、配線２３、２４の一部が表示駆動装置２０の内部に形成されていても構わない。
【００６０】
例えば、図１１に示すように、表示駆動装置９０は、外部電源入力端子３４に内部配線９１でスルー接続された外部電源出力端子９２と、外部電源入力端子３６に内部配線９３でスルー接続された外部電源出力端子９４とを有している。
【００６１】
表示駆動装置９０の外部電源出力端子９２が隣接する表示駆動装置９０の外部電源入力端子３４に接続される。  
同様に、表示駆動装置９０の外部電源出力端子９４が、隣接する表示駆動装置９０の外部電源入力端子３６に接続される。
【００６２】
スイッチング回路４５が、スイッチング素子として単一のＭＯＳトランジスタ５０を有する場合について説明したが、スイッチング素子としてＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタを有し、双方向に導通するトランスミッションゲートを用いても構わない。
【００６３】
選択回路４６がシフトレジスタ５１と、ラッチ回路５２と、バッファ５３を有する場合について説明したが、選択回路４６がスイッチング回路４５の各ＭＯＳトランジスタ５０のゲートを外部に接続するための複数の端子であっても構わない。
【００６４】
オンさせるＭＯＳトランジスタ５０のゲートに接続された端子に“Ｈ”レベルの電位を外部から与え、オフさせるＭＯＳトランジスタ５０のゲートに接続された端子に“Ｌ”レベルの電位を外部から与えることにより、抵抗４１、４２、４３、４４いずれかを選択し、抵抗可変手段３２、３３の抵抗値を可変することができる。
【００６５】
これによれば、選択回路４６が簡単になるので、抵抗可変手段３２、３３の占有面積を小さくできる利点がある。
【実施例２】
【００６６】
図１２は本発明の実施例２に係る液晶表示装置の表示駆動装置を示す回路図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
【００６７】
本実施例が実施例１と異なる点は、表示駆動装置を電源に接続する際に、抵抗可変手段の抵抗値を選択するようにしたことにある。
【００６８】
即ち、本実施例の表示駆動装置１００は、一端が複数の外部電源入力端子１０１にそれぞれ接続され、他端が出力回路３１の電源入力端３５に共通接続された複数の抵抗４１、４２、４３、４４を有する抵抗可変手段１０２を具備している。
【００６９】
同様に、一端が複数の外部電源入力端子１０３にそれぞれ接続され、他端が出力回路３１の電源入力端３７に共通接続された複数の抵抗４１、４２、４３、４４を有する抵抗可変手段１０４を具備している。
【００７０】
具体的には、抵抗可変手段１０２は、抵抗４１の一端が外部電源入力端子１０１ａに接続され、抵抗４２の一端が外部電源入力端子１０１ｂに接続され、抵抗４３の一端が外部電源入力端子１０１ｃに接続され、抵抗４４の一端が外部電源入力端子１０１ｄに接続されている。
【００７１】
同様に、抵抗可変手段１０４は、抵抗４１の一端が外部電源入力端子１０３ａに接続され、抵抗４２の一端が外部電源入力端子１０３ｂに接続され、抵抗４３の一端が外部電源入力端子１０３ｃに接続され、抵抗４４の一端が外部電源入力端子１０３ｄに接続されている。
【００７２】
表示駆動装置１００を、配線２３、２４により外部電源２１、２２に接続する際に、外部電源入力端子１０１、１０３のいずれかが選択される。
【００７３】
具体的には、外部電源２１、２２に一番近い表示駆動装置１００では、配線２３ａ、２４ａは外部電源入力端子１０１ｄ、１０３ｄに接続され、抵抗可変手段１０２、１０３の抵抗４４が選択される。  
次に近い表示駆動装置１００では、配線２３ｂ、２４ｂは外部電源入力端子１０１ｃ、１０３ｃに接続され、抵抗可変手段１０２、１０４の抵抗４３が選択される。  
その次に近い表示駆動装置１００では、配線２３ｃ、２４ｃは外部電源入力端子１０１ｂ、１０３ｂに接続され、抵抗可変手段１０２、１０４の抵抗４２が選択される。  
外部電源２１、２２に一番遠い表示駆動装置１００では、配線２３ｄ、２４ｄは外部電源入力端子１０１ａ、１０３ａに接続され、抵抗可変手段１０２、１０４の抵抗４１が選択される。
【００７４】
以上説明したように、本実施例では、一端が複数の外部電源入力端子１０１、１０３にそれぞれ接続され、他端が出力回路３１の電源入力端３５、３７に共通接続された抵抗４１、４２、４３、４４を有する抵抗可変手段１０２、１０４を有する表示駆動装置１００を具備している。
【００７５】
複数の表示駆動装置１００を電源に接続する際に、配線２３、２４を接続する外部電源入力端子１０１、１０３を選択することにより、抵抗可変手段１０２、１０４の抵抗値が可変される。
【００７６】
その結果、スイッチング回路４５および選択回路４６が不要であり、抵抗可変手段１０２、１０４の回路が簡単になるとともに、表示駆動装置１００のチップサイズを縮小することができる利点がある。
【実施例３】
【００７７】
図１３は本発明の実施例３に係る液晶表示装置の表示駆動装置の抵抗可変手段を示す回路図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。  
本実施例が実施例１と異なる点は、複数の抵抗が短絡可能に直列接続された抵抗可変手段を有することにある。
【００７８】
即ち、本実施例の表示駆動装置の抵抗可変手段１１０は、スイッチング回路１１１により、抵抗とスイッチング素子の並列回路が直列接続されており、選択信号Ｖｓｅｌｅｃｔに応じて抵抗の短絡または開放を選択することにより、抵抗値を可変することができる。
【００７９】
抵抗４２、４３、４４は、それぞれスイッチング素子１１１ａ、１１１ｂ、１１１ｃと並列接続され、直列接続されている。  
更に、抵抗１１２、１１３が、それぞれスイッチング素子１１１ｄ、１１１ｅと並列接続され、直列接続されている。
【００８０】
スイッチング素子１１１ａのみをオフにし、残りのスイッチング素子１１１ｂ〜１１１ｅをオンにして抵抗４３、４４、１１２、１１３をそれぞれ短絡することにより、抵抗４２を選択することができる。  
同様に、スイッチング素子１１１ｂのみオフにすることにより、抵抗４３を選択することができる。スイッチング素子１１１ｃのみオフにすることにより、抵抗４４を選択することができる。  
更に、全てのスイッチング素子１１１ａ〜１１１ｅをオンすることにより、抵抗４１を選択することができる。
【００８１】
これにより、選択信号Ｖｓｅｌｅｃｔに応じて選択回路４６により、スイッチング回路１１１を駆動し、外部電源端子３４と電源入力端子３５との間に接続された抵抗可変手段１１０の抵抗値を可変することが可能である。
【００８２】
更に、スイッチング素子１１１ａおよびスイッチング素子１１１ｄをオフにし、残りのスイッチング素子１１１ｂ、１１１ｃ、１１１ｅをオンにして抵抗４３、４４、１１３をそれぞれ短絡することにより、抵抗４２と抵抗１１２を選択することができる。  
これにより、抵抗可変手段１１０の抵抗値を増加する方向に調整することができる利点がある。
【００８３】
以上説明したように、本実施例では、複数の抵抗が短絡可能に直列接続された抵抗可変手段１１０を具備し、選択信号Ｖｓｅｌｅｃｔに応じて各抵抗の短絡または開放を選択することにより、抵抗値を可変することができる。
【００８４】
その結果、短絡可能に直列接続された抵抗の数に応じて、抵抗可変手段１１０の抵抗値を最も低い抵抗４１の抵抗値からステップで抵抗値を自由に可変することができる利点がある。
【００８５】
ここでは、外部電源端子３４と電源入力端子３５との間に接続された抵抗可変手段１１０について説明したが、外部電源端子３６と電源入力端子３７との間に接続される抵抗可変手段についても同様である。
【００８６】
本発明は、上述した実施例に限定されるものではなく、本発明の要旨を変えない範囲において、種々変更可能である。
【００８７】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  請求項１において、前記抵抗可変手段が、一端が前記外部電源入力端子に接続され、他端が前記出力回路の電源入力端に接続された複数の抵抗の直列回路と、前記抵抗に並列接続され、前記抵抗を短絡可能に設定する複数のスイッチング素子を有するスイッチング回路と、選択信号に応じて、前記スイッチング回路を駆動し、前記複数の抵抗のいずれかを選択する選択回路と、を具備する表示駆動装置。
【図面の簡単な説明】
【００８８】
【図１】本発明の実施例１に係る液晶表示装置を示すブロック図。
【図２】本発明の実施例１に係る液晶表示装置の表示駆動装置を示す回路図。
【図３】本発明の実施例１に係る表示駆動装置の抵抗可変手段の要部を示す回路図。
【図４】本発明の実施例１に係る液晶表示装置の液晶表示ドライバを示す回路図。
【図５】本発明の実施例１に係る液晶表示ドライバの出力抵抗を示す図。
【図６】本発明の実施例１に係る液晶表示ドライバの動作を示す図。
【図７】本発明の実施例１に係る液晶表示ドライバの走査線制御信号を、比較例と対比して示すタイミングチャートで、図７（ａ）が本実施例を示すタイミングチャート、図７（ｂ）が比較例を示すタイミングチャートである。
【図８】本発明の実施例１に係る液晶表示装置の別の表示駆動装置を示す回路図。
【図９】本発明の実施例１に係る表示駆動装置の別の抵抗可変手段を示す図。
【図１０】本発明の実施例１に係る表示駆動装置の別の抵抗可変手段を示す図。
【図１１】本発明の実施例１に係る液晶表示装置の別の表示駆動装置を示す図。
【図１２】本発明の実施例２に係る液晶表示装置の表示駆動装置を示す回路図。
【図１３】本発明の実施例３に係る液晶表示装置の抵抗可変手段を示す図。
【符号の説明】
【００８９】
１０  液晶表示装置
１１  液晶セル
１２  液晶パネル
１３  走査線
１４  信号線
１５  ＴＦＴ
１６  液晶表示部
１７、１８  液晶ドライバ
２１、２２  外部電源
２３、２４  配線
２０、７０、９０、１００  表示駆動装置
３１  出力回路
３２、３３、７２、８０、１０２、１０４、１１０  可変抵抗手段
３４、３６、１０１、１０３  外部電源入力端子
３５、３７  電源入力端子
３８  シフトレジスタ
３９  レベルシフタ
４０  走査線制御信号出力端子
４１  抵抗（配線抵抗）
４２、４３、４４、７３、７４、７５。７６、８１、８２、８３、８４、１１２、１１３  抵抗
４５、８５、１１１  スイッチング回路
４６  選択回路
４７  選択信号入力回路
５０  ＭＯＳトランジスタ
６０  バッフア
６１  配線抵抗
６２  配線容量
６３  充電路
６４  放電路
９１、９３  内部配線
９２、９４  外部電源出力端子
１１１ａ、１１１ｂ、１１１ｃ、１１１ｄ、１１１ｅ  スイッチング素子
Ｒ１、Ｒ２、Ｒ３  配線抵抗
【図１】
2009047866.tif 000003
【図２】
2009047866.tif 000004
【図３】
2009047866.tif 000005
【図４】
2009047866.tif 000006
【図５】
2009047866.tif 000007
【図６】
2009047866.tif 000008
【図７】
2009047866.tif 000009
【図８】
2009047866.tif 000010
【図９】
2009047866.tif 000011
【図１０】
2009047866.tif 000012
【図１１】
2009047866.tif 000013
【図１２】
2009047866.tif 000014
【図１３】
2009047866.tif 000015