(57)【要約】【課題】センサ感度を損なうことなく、バックライトからの直接光を遮蔽し、ノイズの発生を低減させる。【解決手段】本発明の光センサは、ゲート電極１７と、ゲート電極１７とゲート絶縁膜１８を介して対向する状態に形成されるとともに、ソース領域２２、チャネル領域２１及びドレイン領域２３を有する半導体膜２０と、を備える薄膜トランジスタを受光素子１５に用いたもので、ゲート電極１７は、チャネル領域２１と対向する側の面を光反射面とし、チャネル領域２１は、ノイズ成分となる光の入射に対してゲート電極１７により遮光される領域内に配置され、ゲート電極１７のゲート長方向において、チャネル領域２１のドレイン端２１ｄはソース端２１ｓよりもゲート中心位置Ｐｃ寄りに配置されている。【選択図】図４
2009135260.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と、前記ゲート電極とゲート絶縁膜を介して対向する状態に形成されるとともに、ソース領域、チャネル領域及びドレイン領域を有する半導体層と、を備える薄膜トランジスタを受光素子に用いた光センサであって、
前記ゲート電極は、前記チャネル領域と対向する側の面を光反射面とし、
前記チャネル領域は、ノイズ成分となる光の入射に対して前記ゲート電極により遮光される領域内に配置され、
前記ゲート電極のゲート長方向において、前記チャネル領域のドレイン領域側の端部は前記チャネル領域のソース領域側の端部よりもゲート中心位置寄りに配置されている
ことを特徴とする光センサ。
【請求項２】
前記薄膜トランジスタのゲートとソースを電気的に非接続としてなる
ことを特徴とする請求項１記載の光センサ。
【請求項３】
前記薄膜トランジスタのドレイン領域は、低濃度領域と高濃度領域に区分されるとともに、前記低濃度領域と前記高濃度領域の境界部が前記ゲート電極の一端部よりも外側に配置されている
ことを特徴とする請求項１記載の光センサ。
【請求項４】
基板上に画素部と共に光センサが設けられた表示装置であって、
前記光センサは、
ゲート電極と、前記ゲート電極とゲート絶縁膜を介して対向する状態に形成されるとともに、ソース領域、チャネル領域及びドレイン領域を有する半導体層と、を備える薄膜トランジスタを受光素子に用いたもので、
前記ゲート電極は、前記チャネル領域と対向する側の面を光反射面とし、
前記チャネル領域は、ノイズ成分となる光の入射に対して前記ゲート電極により遮光される領域内に配置され、
前記ゲート電極のゲート長方向において、前記チャネル領域のドレイン領域側の端部は前記チャネル領域のソース領域側の端部よりもゲート中心位置寄りに配置されている
ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光センサ及び表示装置に関し、特に、半導体膜を用いた光センサとこれを備える表示装置に関する。
【背景技術】
【０００２】
現在、表示装置自体に座標入力機能を設けた技術がいくつか提案されている。例えば、感圧式タッチパネル（特許文献１，２）や電磁誘導型タッチパネル（特許文献３）などが知られている。しかし、この種の座標入力機能付きの表示装置は、小型化が困難であるとともに、座標入力機能を持たない通常の表示装置と比較してコストが高いという欠点があった。
【０００３】
そこで近年においては、光センサを備えた表示装置が提案されている。具体的には、光センサの受光素子を表示装置の各画素に設け、当該受光素子への入射光を検知することにより、表示装置内の座標を特定するものが知られている（例えば、特許文献４，５）。光センサを備える表示装置は、小型化やコスト低減だけでなく、多点座標入力や面積入力が可能になるという利点も有している。
【０００４】
光センサを内蔵する表示装置は、受光素子の光活性層に表示装置外部からの光（以下、「外光」と記す）が入射することで発生する電子正孔対により、光電流が生成される仕組みになっている。このため、表示装置のバックライトからの直接光（以下、「バックライト光」と記す）が受光素子の光活性層に入射すると、これがノイズ成分となる。そこで、バックライトからの直接光を金属膜で遮蔽することにより、ノイズの発生を防止する技術が提案されている（例えば、特許文献６，７）。
【０００５】
【特許文献１】特開２００２−１４９０８５号公報
【特許文献２】特開２００２−４１２４４号公報
【特許文献３】特開平１１−１３４１０５号公報
【特許文献４】特開２００４−３１８０６７号公報
【特許文献５】特開２００４−３１８８１９号公報
【特許文献６】特開２００４−１４０３３８号公報
【特許文献７】特開２００４−４５８７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、バックライト光を金属膜で遮蔽するには、平面的に見て光活性層を金属膜と重なり合うように配置する必要がある。このため、受光素子に関する寄生容量が増大し、光センサの感度が低下してしまう。
【０００７】
本発明の主たる目的は、センサ感度を損なうことなく、バックライトからの直接光を遮蔽し、ノイズの発生を低減させることができる光センサとこれを備える表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る光センサは、
ゲート電極と、前記ゲート電極とゲート絶縁膜を介して対向する状態に形成されるとともに、ソース領域、チャネル領域及びドレイン領域を有する半導体層と、を備える薄膜トランジスタを受光素子に用いた光センサであって、
前記ゲート電極は、前記チャネル領域と対向する側の面を光反射面とし、
前記チャネル領域は、ノイズ成分となる光の入射に対して前記ゲート電極により遮光される領域内に配置され、
前記ゲート電極のゲート長方向において、前記チャネル領域のドレイン領域側の端部は前記チャネル領域のソース領域側の端部よりもゲート中心位置寄りに配置されている
ことを特徴としている。
【０００９】
本発明に係る表示装置は、
基板上に画素部と共に光センサが設けられた表示装置であって、
前記光センサは、
ゲート電極と、前記ゲート電極とゲート絶縁膜を介して対向する状態に形成されるとともに、ソース領域、チャネル領域及びドレイン領域を有する半導体層と、を備える薄膜トランジスタを受光素子に用いたもので、
前記ゲート電極は、前記チャネル領域と対向する側の面を光反射面とし、
前記チャネル領域は、ノイズ成分となる光の入射に対して前記ゲート電極により遮光される領域内に配置され、
前記ゲート電極のゲート長方向において、前記チャネル領域のドレイン領域側の端部は前記チャネル領域のソース領域側の端部よりもゲート中心位置寄りに配置されている
ことを特徴としている。
【００１０】
本発明に係る光センサとこれを備える表示装置においては、受光素子の光活性層となるチャネル領域の中で、電子正孔対の主な発生源となるドレイン領域側の端部を、ソース領域側の端部よりもゲート中心位置寄りに配置することにより、ノイズ成分となる光の入射に伴う、チャネル領域での電子正孔対の発生が有効に抑えられる。また、ゲート電極のチャネル領域に対向する側の面を光反射面とすることにより、上記電子正孔対の主な発生源となるドレイン領域側の端部に効率良く光が照射される。
【発明の効果】
【００１１】
本発明によれば、受光素子の光活性層となるチャネル領域の中で、電子正孔対の主な発生源となるドレイン領域側の端部に対し、ノイズ成分となる光の入射をゲート電極による遮光効果によって防止できる一方、ゲート電極の光反射面でセンシングに必要な光を効率良く入射させることができる。このため、センサ感度を損なうことなく、ノイズ成分の光を遮蔽し、ノイズの発生を低減させることが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、本発明の技術的範囲は以下に記述する実施の形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。
【００１３】
＜表示装置の全体構成＞
図１は本発明に係る表示装置の全体構成を示すブロック図である。この表示装置１は、表示パネル２と、バックライト３と、表示ドライブ回路４と、受光ドライブ回路５と、画像処理部６と、アプリケーションプログラム実行部７とを備えている。
【００１４】
表示装置１は、表示パネル２に液晶パネルを用いた液晶表示装置（ＬＣＤ（Liquid Crystal Display））からなるものである。表示パネル２は、画像を表示するための表示領域８を有している。表示パネル２の表示領域８には複数の画素が全面に渡ってマトリクス状に配置されている。表示パネル２は、線順次動作をしながら表示データに基づく所定の図形や文字などの画像を表示する。また、表示領域８には、表示パネル２の表示面（画面）に接触又は近接する物体を検出する光センサが設けられている。この光センサは、例えば、指やスタイラスペン等による表示領域８内での座標入力や、表示パネル２の表示面近くの物体の撮像、さらには表示パネル２が設置されている環境の明るさ検知などを可能にするものである。
【００１５】
バックライト３は、表示パネル２に画像を表示するための光源となるものである。バックライト３は、例えば複数の発光ダイオードを面内に配列した構成となっている。バックライト３は、表示パネル２の動作タイミングに同期した所定のタイミングで、高速に発光ダイオードのオン・オフ動作を行なう。
【００１６】
表示ドライブ回路４は、表示パネル２において表示データに基づく画像が表示されるように（表示動作を行なうように）、表示パネル２の駆動（線順次動作の駆動）を行なう回路である。
【００１７】
受光ドライブ回路５は、表示パネル２において受光データが得られるように（物体の接触や近接を感知するように）、表示パネル２の駆動を行なう（線順次動作の駆動を行なう）回路である。受光ドライブ回路５はフレームメモリ９を有している。各画素での受光データは、例えばフレーム単位でフレームメモリ９に蓄積された後、画像処理部１１に出力される。
【００１８】
画像処理部６は、受光ドライブ回路５から出力される受光データに基づいて所定の画像処理（演算処理）を行ない、表示パネル２に接触又は近接する物体に関する情報（位置座標データ、物体の形状や大きさに関するデータなど）を検出し、取得するものである。
【００１９】
アプリケーションプログラム実行部７は、画像処理部６による検出結果に基づいて所定のアプリケーションソフトに応じた処理を実行するものであり、例えば画像処理部６で検出した物体の位置座標を表示データに含むようにし、表示パネル２上に表示させるものなどが挙げられる。アプリケーションプログラム実行部７で生成される表示データは、表示ドライブ回路４に供給される。
【００２０】
＜表示領域の回路構成＞
図２は表示パネルの表示領域における回路構成を示す図である。図示のように、表示領域８には、画素部１１と、光センサ１２とが設けられている。画素部１１と光センサ１２は、それぞれ表示領域８に複数設けられるものである。また、複数の画素部１１は、表示領域８全体に渡ってマトリクス状に配置され、複数の光センサ１２も、表示領域８全体に渡ってマトリクス状に配置される。具体的には、表示パネル２の垂直走査方向（タテ方向）において、例えば図３に示すように、画素部１１と光センサ１２が交互に並ぶように配置される。光センサ１２の配置に関しては、赤（Ｒ），緑（Ｇ），青（Ｂ）の各色成分に対応するサブ画素と１：１の関係で光センサ１２を配置してもよいし、ＲＧＢの３つのサブ画素を組としたメイン画素と１：１の関係で光センサ１２を配置してもよし、複数のメイン画素につき１個の光センサ１２を配置してもよい。また、表示領域８の全体ではなく、表示領域８の一部（所定部位）に限定して光センサ１２を設けてもよい。
【００２１】
画素部１１は、表示領域８内において、水平方向に複数配線される走査線１１ａと垂直方向に複数配線される信号線１１ｂとの各交差部に配置される。各画素部１１には、例えば画素駆動用のスイッチング素子となる薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）Ｔｒが設けられている。
【００２２】
薄膜トランジスタＴｒは、ゲートが走査線１１ａに接続され、ソース／ドレインの一方が信号線１１ｂに接続され、ソース／ドレインの他方が画素電極１１ｃに接続されている。また、各画素部１１には、全ての画素部１１に共通電位Ｖcomを与える共通電極１１ｄが設けられている。
【００２３】
そして、走査線１１ａを介して供給される駆動信号に基づいて薄膜トランジスタＴｒがオン・オフ動作し、オン状態のときに信号線１１ｂから供給される表示信号に基づいて画素電極１１ｃに画素電圧が印加され、画素電極１１ｃと共通電極１１ｄとの間の電界によって液晶層が駆動される構成となっている。
【００２４】
一方、光センサ１２は、薄膜トランジスタを用いた受光素子１５を備えている。受光素子１５は、例えば、上記画素部１１の薄膜トランジスタＴｒと同一層（同一工程）を用いて構成されるものである。すなわち、画素部１１を例えば透明なガラス基板上に設けるものとすると、光センサ１２は、当該ガラス基板上に画素部１１と共に設けられるものである。その場合、画素部１１と光センサ１２がそれぞれ薄膜トランジスタを用いて構成され、この薄膜トランジスタが基板上にアレイ状に設けられることから、当該基板はＴＦＴアレイ基板又は駆動基板とも呼ばれる。上記表示パネル２は、ＴＦＴアレイ基板と対向基板（例えば、カラーフィルタ層が形成されたカラーフィルタ基板）との間に液晶層を封入して挟持することにより構成されるものである。
【００２５】
受光素子１５には、電源電圧ＶＤＤが供給されるようになっている。また、受光素子１５には、リセット用のスイッチング素子１２ａとコンデンサ（蓄積容量）１２ｂが接続されている。受光素子１５は、光の入射（照射）によって電子正孔対を発生することにより、受光量に応じた光電流を生成するものである。この光電流による信号電荷は、受光信号としてコンデンサ１２ｂに蓄積される。スイッチング素子１２ａは、コンデンサ１２ｂに蓄積された電荷を所定のタイミングでリセットする。コンデンサ１２ｂに蓄積された電荷は、読み出し用のスイッチング素子１２ｃがオンとなるタイミングで、バッファアンプ１２ｄを介して受光信号配線１２ｅに供給（読み出し）され、外部へ出力される。リセット用のスイッチング素子１２ａのオン・オフ動作は、リセット制御線１２ｆにより供給されるリセット信号により制御される。また、読み出し用のスイッチング素子１２ｃのオン・オフ動作は、読み出し制御線１２ｇにより供給される読み出し信号により制御される。
【００２６】
＜第１実施形態＞
図４は本発明の第１実施形態に係る光センサの主要部を示す断面図である。光センサは、ｎチャネル型の薄膜トランジスタ（ＭＯＳトランジスタ）構造を有する受光素子１５を用いて構成されている。受光素子１５は、例えば透明なガラス基板などのように、光透過性を有する基板１６をベースに形成されている。基板１６の下面は、前述したバックライト３（図１参照）と対向する状態で配置される。このため、バックライト光（バックライト３からの直接光）は、図中矢印で示すように、基板１６の基板面に対して垂直な向きで入射するとともに、この基板１６を通して受光素子１５内に進入するようになっている。
【００２７】
基板１６上には、薄膜トランジスタの構成要素として、ゲート電極１７、ゲート絶縁膜１８、半導体膜２０等が形成されている。ゲート電極１７は、基板１６の上面に形成されている。ゲート電極１７は、例えばアルミニウムや高融点金属などの光反射性材料を用いて構成されている。ゲート電極１７は、２層構造のゲート絶縁膜１８によって覆われている。ゲート絶縁膜１８は、ゲート電極１７を覆う状態で基板１６の上面に積層形成されている。ゲート絶縁膜１８は、光透過性の成膜材料として、例えば基板１６側から順にＳｉＮｘ（窒化シリコン）膜とＳｉＯｘ（酸化シリコン）膜を順に積層してなるものである。半導体膜２０は、ゲート絶縁膜１８の最上面に、ゲート電極１７を跨ぐ状態で形成されている。
【００２８】
半導体膜２０は、例えば多結晶シリコンからなる薄膜である。半導体膜２０は、基板１６の厚み方向において、ゲート絶縁膜１８を介してゲート電極１７と対向する状態に配置されている。このため、ゲート電極１７と半導体膜２０との間にはゲート絶縁膜１８が介在している。また、半導体膜２０は、ゲート長方向（図の左右方向）において、チャネル領域２１と、ソース領域２２と、ドレイン領域２３に区分されている。ソース領域２２とドレイン領域２３は、チャネル領域２１の両側に配置されている。このため、チャネル領域２１は、ソース領域２２とドレイン領域２３の間に挟まれた状態で配置されている。ソース領域２２は、低濃度領域２２ａと高濃度領域２２ｂに区分されている。同様に、ドレイン領域２３は、低濃度領域２３ａと高濃度領域２３ｂに区分されている。ソース／ドレインの各低濃度領域２２ａ，２３ａは、チャネル領域２１の両側に当該チャネル領域２１に隣接するように形成されている。また、ソース／ドレインの各高濃度領域２２ｂ，２３ｂは、それぞれに対応する低濃度領域２２ａ，２３ａに隣接するように形成されている。
【００２９】
半導体膜２０のチャネル領域２１は、ｎＭＯＳ構造の薄膜トランジスタを用いた受光素子１５において、光の入射（照射）によって電子正孔対を発生する光活性層となるものである。半導体膜２０のソース領域２２及びドレイン領域２３は、それぞれ不純物の導入（注入）によって形成されるものである。その場合、不純物濃度が相対的に高い領域が「高濃度領域」となり、不純物濃度が相対的に低い領域が「低濃度領域」となる。このようなトランジスタの構造は、ＬＤＤ(Lightly Doped Drain)構造とも呼ばれている。ＬＤＤ構造を採用する目的は、ドレイン電界の低減を図ることにある。これに対して、高濃度領域は、半導体層の両端部を電極（ソース電極、ドレイン電極）とするために設けられるものである。ソース領域２２の高濃度領域２２ｂとドレイン領域２３の高濃度領域２３ｂは、チャネル長方向において、互いに同じ長さで形成されている。
【００３０】
ここで、チャネル領域２１のソース領域２２側の端部２１ｓを「ソース端」とし、チャネル領域２１のドレイン領域２３側の端部２１ｄを「ドレイン端」と定義すると、チャネル領域２１のソース端２１ｓ及びドレイン端２１ｄは、いずれも、バックライト光の入射方向から見てゲート電極１７の背面側（裏側）、つまりノイズ成分となる光（本形態例ではバックライト光）の入射に対してゲート電極１７により遮光される領域内に配置されている。また、ゲート電極１７のゲート長方向の中心位置Ｐｃを「ゲート中心位置」と定義すると、チャネル領域２１のソース端２１ｓは、ゲート電極１７のソース側の端部よりもゲート中心位置Ｐｃ寄りに配置され、チャネル領域２１のドレイン端２１ｄは、ゲート電極１７のドレイン側の端部よりもゲート中心位置Ｐｃ寄りに配置されている。すなわち、チャネル領域２１は、ゲート長の範囲内に収まるように形成されている。
【００３１】
また、チャネル領域２１のソース端２１ｓとドレイン端２１ｄは、ゲート中心位置Ｐｃに対して左右非対称に配置されている。具体的には、ゲート長方向において、ゲート中心位置Ｐｃからソース端２１ｓまでの距離Ｌ１と、ゲート中心位置Ｐｃからドレイン端２１ｄまでの距離Ｌ２の関係が、Ｌ１＞Ｌ２に設定されている。すなわち、ドレイン端２１ｄがソース端２１ｓよりもゲート中心位置Ｐｃ寄りに配置されている。このため、ゲート長方向においては、ドレイン領域２３の低濃度領域２３ａがソース領域２２の低濃度領域２２ａよりも長く形成されている。また、ゲート長方向において、ゲート電極１７に対するソース領域２２の重なり寸法Ｌ３は、ゲート電極１７に対するドレイン領域２３の重なり寸法Ｌ４よりも小となっている。ゲート長方向におけるドレイン端２１ｄの位置に関しては、ゲート長をＬｇとすると、ゲート中心位置ＰｃからＬｇ／４の寸法範囲内にドレイン端２１ｄを配置することが望ましい。一例として、チャネル領域２１のドレイン端２１ｄをゲート中心位置Ｐｃの近傍（ここで記述する「近傍」とは、ゲート中心位置ＰｃからＬｇ／２０の寸法範囲内をいう）に配置した受光素子１５の構成を図５に示す。
【００３２】
ゲート絶縁膜１８の上には、半導体膜２０を覆う状態で２層構造の層間絶縁膜２４が積層形成されている。層間絶縁膜２４は、例えばＳｉＯ2／ＳｉＮxなどの光透過性の成膜材料を用いて構成されている。層間絶縁膜２４には、ソース側引き出し電極２５とドレイン側引き出し電極２６が形成されている。ソース側引き出し電極２５は、ソース領域２２の高濃度領域２２ｂに接続され、ドレイン側引き出し電極２６は、ドレイン領域２３の高濃度領域２３ｂに接続されている。ソース側引き出し電極２５は、前述した電源電圧Ｖｄｄに接続されるもので、ドレイン側引き出し電極２６は、前述したリセット用のスイッチング素子１２ａとコンデンサ１２ｂに接続されるものである。層間絶縁膜２４の上面には、それらの引き出し電極２５，２６を覆う状態で絶縁性の平坦化膜２７が形成されている。
【００３３】
上述のように受光素子１５を構成する薄膜トランジスタは、半導体膜２０のチャネル領域２１の下にゲート電極１７が存在するボトムゲート構造になっている。一般に、ボトムゲート構造の薄膜トランジスタを作製する際には、ゲート電極越しに半導体膜を裏面露光することによりチャネル形成を自己整合的に行なっているが、上記構成の受光素子１５では、ゲート電極１７とチャネル領域２１の相対的な位置の不整合（ずれ）により、裏面露光によってチャネル形成を行なうことができない。このため、チャネル形成は、別途フロント露光によって行なう必要がある。具体的には、光センサ部以外の薄膜トランジスタ形成のための裏面露光を行なった後、続けて、フロント露光を行えばよい。この場合、光センサ部をフロント露光で形成するための工程の増加は１工程分で済むため、大きな負担とはならない。
【００３４】
上記構成からなる受光素子１５を備えた光センサにおいては、基板１６を透過したバックライト光がゲート電極１７によって遮光される。このため、ゲート電極１７の裏側に配置されたチャネル領域２１にバックライト光が入射するのを防止することができる。これにより、受光素子１５の光活性層となるチャネル領域２１では、バックライト光の入射に伴う電子正孔対の発生が抑えられる。このため、バックライト光に起因するノイズの発生を低減することができる。
【００３５】
図６はバックライト光に起因する表示パネル内のノイズ分布を示す図である。図中の（比較例）はゲート中心位置Ｐｃからドレイン端２１ｄまでの距離Ｌ２が距離Ｌ１と同じになるように、ゲート中心位置Ｐｃに対してチャネル領域２１を左右対称に配置した場合のノイズ分布を示し、図中の（適用例）はゲート中心位置Ｐｃからドレイン端２１ｄまでの距離Ｌ２が距離Ｌ１よりも短くなるように、ゲート中心位置Ｐｃに対してチャネル領域２１を左右非対称に配置した場合のノイズ分布を示している。図６から分かるように、表示パネルの面方向（垂直走査方向、水平走査方向等）においては、バックライト光に起因するノイズ量が、（比較例）に比較して（適用例）の方が一様に低く抑えられている。
【００３６】
また、上記構成の受光素子１５においては、光活性層となるチャネル領域２１に光が入射した際に、光電流を生じさせる電子正孔対が、主にドレイン端２１ｄで発生する。その理由は、ソース端２１ｓを含めてドレイン端２１ｄから離れたところで発生した電子正孔対の多くはドレイン端２１ｄ側に移動する途中で再結合して消滅するのに対し、ドレイン端２１ｄで発生した電子正孔対の多くは再結合することなくドレイン端２１ｄから取り出されるためである。
【００３７】
本発明の第１実施形態に係る光センサにおいては、特に、電子正孔対の発生に支配的となるチャネル領域２１のドレイン端２１ｄを、ソース端２１ｓよりもゲート中心位置Ｐｃ寄りに配置しているため、基板１６を通して入射するバックライト光はもちろんのこと、表示パネル内でのバックライト光の反射によって生じる迷光についても、ドレイン端２１ｄに入射するのを確実に防止することができる。このため、バックライト光に起因するノイズの発生をより有効に低減することができる。
【００３８】
また、ゲート長方向において、ゲート電極１７に対するソース領域２２の重なり寸法Ｌ３が、ゲート電極１７に対するドレイン領域２３の重なり寸法Ｌ４よりも小さく設定されているため、ゲート−ドレイン間の寄生容量Ｃgdに比較してゲート−ソース間の寄生容量Ｃgsが小さくなる。このため、例えば上記の距離Ｌ１，Ｌ２を同じ距離に設定してチャネル領域２１を左右対称に配置した状態から、距離Ｌ１が徐々に大きく、距離Ｌ２が徐々に小さくなるように、ゲート中心位置Ｐｃに対してチャネル領域２１の位置をソース側にずらして左右非対称に配置すれば、ドレイン端２１ｄでの寄生容量は相対的に増加し、ソース端２１ｓでの寄生容量が相対的に減少する。したがって、それらの相殺により、受光素子１５内での寄生容量の増加が抑えられる。よって、センサ感度を損なうことがない。
【００３９】
また、本発明の第１実施形態に係る光センサでは、ゲート電極１７を光反射性材料によって形成することにより、ゲート電極１７の上面（チャネル領域２１と対向する側の面）を光反射面としている。このため、表示パネル２の表示面から出射されたバックライト光が物体（指など）の表面で反射して得られる戻り光が、外光となって表示パネル２内に入射した場合に、当該外光がチャネル領域２１を通過した後、ゲート電極１７の上面で反射して再びチャネル領域２１を通過するようになる。その際、チャネル領域２１のドレイン端２１ｄをゲート中心位置Ｐｃ寄りに配置しておけば、ゲート電極１７の上面で反射した光（外光）が効率良くドレイン端２１ｄに照射される。このため、チャネル領域２１のドレイン端２１ｄに照射される光量（受光量）が大幅に増加する。したがって、チャネル領域２１のドレイン端２１ｄで生成される電子正孔対の数が増大し、より大きな光電流が得られる。その結果、光センサ１２から出力される受光信号を増大し、センサ感度を向上させることが可能となる。
【００４０】
また、一般に、画素駆動用のスイッチング素子となる薄膜トランジスタＴｒ（図２参照）を含む画素回路では、薄膜トランジスタＴｒのゲートとソースを電気的に接続している。そこで、この回路構成にならって、例えば図７に示すように、受光素子１５を構成する薄膜トランジスタのゲートｇとソースｓを電気的に接続すると、光電流による信号電荷を受光信号として蓄積するコンデンサ１２ｂからみた場合に、ゲート−ドレイン間の容量Ｃgdが受光素子（薄膜トランジスタ）１５の寄生容量となる。この寄生容量Ｃgdは、前述したドレイン領域２３の重なり寸法Ｌ４が相対的に大きいことから、その分だけ容量が大きくなり、センサ感度が高くなる。
【００４１】
そこで、本発明の第１実施形態に係る光センサにおいては、図８に示すように、受光素子１５を構成する薄膜トランジスタのゲートｇとソースｓを電気的に非接続とした回路構成を採用することとする。この場合、トランジスタがオン状態になると光センサとして機能しなくなるので、ゲートｇに印加する電圧は、トランジスタをオフ状態に保持し得る電圧、具体的には、例えばソース電圧がグランド電位（０Ｖ）であれば、それよりも低い電圧（例えば、−３Ｖ）に設定する。広義ではゲート−ソース間の電圧Ｖgsがトランジスタの閾値電圧以下となる条件でゲート電圧を設定すればよい。かかる回路構成を採用すれば、受光信号を蓄積するコンデンサ１２ｂからみた場合に、ゲート−ソース間の容量Ｃgsが受光素子（薄膜トランジスタ）１５の寄生容量となる。この寄生容量Ｃgsは、前述したソース領域２２の重なり寸法Ｌ３が相対的に小さいことから、その分だけ容量が小さくなり、センサ感度が高くなる。
【００４２】
より具体的に記述すると、上記構成の光センサにおいては、受光素子１５での受光によって発生した光電荷Qをセンサ部内の全容量Ctotalに蓄積し、それをVs=Q/Ctotalという式が示すように電圧Vsに変換して読み取っている。そのため、光センサから出力される受光信号のレベルを高く保つためには、センサ部内の全容量を小さく保つ必要がある。上記図７に示すように薄膜トランジスタのゲートとソースを電気的に接続した場合は、センサ部内の全容量が、薄膜トランジスタ起因以外の容量C0と薄膜トランジスタのゲート−ドレイン間容量Cgdの和となる（Ctotal = C0＋Cgd）。このため、ゲート中心位置Ｐｃに対してゲート電極１７を左右非対称に配置すると、薄膜トランジスタのゲート−ドレイン間容量Cgdが増大し、結果として受光信号レベルが低下してしまう。一方、上記図８に示すように薄膜トランジスタのゲートとソースを電気的に非接続とした場合は、センサ部内の全容量が、薄膜トランジスタ起因以外の容量C0と薄膜トランジスタのゲート−ソース間容量Cgsの和（Ctotal = C0＋Cgs）となる。このため、ゲート−ドレイン間容量Cgdの増大は、受光信号レベルの低下に関与しなくなる。したがって、ドレイン端２１ｄでの寄生容量増加に伴う感度低下の影響を回避することができる。
【００４３】
ちなみに、図７及び図８においては、リセット用のスイッチング素子１２ａと読み出し用のスイッチング素子１２ｃが、それぞれ薄膜トランジスタを用いて構成されている。そして、リセット用のスイッチング素子１２ａとなる薄膜トランジスタのゲートにはリセット制御線１２ｆが接続され、読み出し用のスイッチング素子１２ｃとなる薄膜トランジスタのゲートには読み出し制御線１２ｇが接続されている。
【００４４】
さらに、本発明の第１実施形態に係る光センサにおいては、受光素子１５として用いる薄膜トランジスタのドレイン領域２３の配置構成として、上記図４に示すように、当該ドレイン領域２３を低濃度領域２３ａと高濃度領域２３ｂに区分するとともに、低濃度領域２３ａと高濃度領域２３ｂの境界部をゲート電極１７のドレイン側の端部よりも外側に配置している。すなわち、ドレイン領域２３の低濃度領域２３ａの一部をゲート電極１７と重なり合わない状態で配置している。これにより、ドレイン領域２３の低濃度領域２３ａの一部は、ゲート長方向でゲート電極１７から外れた位置に存在することになる。
【００４５】
ここで、例えば図９に示すように、ドレイン領域２３の配置構成として、低濃度領域２３ａと高濃度領域２３ｂの境界部をゲート電極１７のドレイン側の端部よりも内側に配置した場合（換言すると、ドレイン領域２３の低濃度領域２３ａをゲート電極１７のゲート長の範囲内に配置した場合）は、低濃度領域２３ａによるゲート−ドレイン間電界の緩和効果が発揮されなくなる。これに対して、上記図４に示すようにドレイン領域２３の低濃度領域２３ａを配置した場合は、低濃度領域２３ａによるゲート−ドレイン間電界の緩和効果が発揮される。
【００４６】
図１０は薄膜トランジスタを用いて光センサを構成した場合のＶgs−Ｉds特性を示す図である。この図１０においては、上記図４に示すドレイン領域２３の配置構成を採用した場合のＶgs−Ｉds特性を実線で示し、上記図９に示すドレイン領域２３の配置構成を採用した場合のＶgs−Ｉds特性を破線で示している。図から分かるように、上記図４に示すドレイン領域２３の配置構成を採用した場合は、低濃度領域２３ａによる電界緩和効果によってオフ時のリーク電流が低く抑えられている。これに対して、上記図９に示す２３の配置構成を採用した場合は、低濃度領域２３ａによる電界緩和効果が発揮されないことに伴い、オフ時のリーク電流が増大している。このため、光照射の有無によるオフ時のリーク電流の変化を捉えることが困難となり、光センサとして機能しなくなる。したがって、ドレイン領域２３の配置構成としては、上記図４に示す構成を採用することが望ましい。
【００４７】
＜第２実施形態＞
図１１は本発明の第２実施形態に係る光センサの主要部を示す断面図である。なお、本第２実施形態においては、上記第１実施形態で挙げた構成要素と相対応する部分に同じ符号を付して説明する。光センサは、ｎチャネル型の薄膜トランジスタ（ＭＯＳトランジスタ）構造を有する受光素子１５を用いて構成されている。受光素子１５は、例えば透明なガラス基板などのように、光透過性を有する基板１６をベースに形成されている。
【００４８】
基板１６上には、２層構造の絶縁膜２８が積層形成されている。絶縁膜２８は、例えばＳｉＮｘ／ＳｉＯｘなどの光透過性の成膜材料を用いて構成されている。基板１６の絶縁膜２８上には、薄膜トランジスタの構成要素として、半導体膜２０、ゲート絶縁膜１８、ゲート電極１７等が形成されている。基板１６の上面は、前述したバックライト３（図１参照）と対向する状態で配置される。このため、バックライト光（バックライト３からの直接光）は、図中矢印で示すように、基板１６の基板面に対して垂直な向きで入射するとともに、平坦化膜２７、層間絶縁膜２４等を通して受光素子１５内に進入するようになっている。
【００４９】
半導体膜２０は、例えば多結晶シリコンからなる薄膜である。半導体膜２０は、基板１６の厚み方向において、ゲート絶縁膜１８を介してゲート電極１７と対向する状態に配置されている。また、半導体膜２０は、ゲート長方向（図の左右方向）において、チャネル領域２１と、ソース領域２２と、ドレイン領域２３に区分されている。ソース領域２２とドレイン領域２３は、チャネル領域２１の両側に配置されている。このため、チャネル領域２１は、ソース領域２２とドレイン領域２３の間に挟まれた状態で配置されている。ソース領域２２は、低濃度領域２２ａと高濃度領域２２ｂに区分されている。同様に、ドレイン領域２３は、低濃度領域２３ａと高濃度領域２３ｂに区分されている。ソース／ドレインの各低濃度領域２２ａ，２３ａは、チャネル領域２１の両側に当該チャネル領域２１に隣接するように形成されている。また、ソース／ドレインの各高濃度領域２２ｂ，２３ｂは、それぞれに対応する低濃度領域２２ａ，２３ａに隣接するように形成されている。
【００５０】
半導体膜２０のチャネル領域２１は、ｎＭＯＳ構造の薄膜トランジスタを用いた受光素子１５において、光の入射（照射）によって電子正孔対を発生する光活性層となるものである。ソース領域２２の高濃度領域２２ｂとドレイン領域２３の高濃度領域２３ｂは、チャネル長方向において、互いに同じ長さで形成されている。
【００５１】
ゲート絶縁膜１８は、半導体膜２０を覆う状態で絶縁膜２８の上面に積層形成されている。ゲート絶縁膜１８は、光透過性の成膜材料として、例えばＳｉＯｘなどを用いて構成されている。ゲート電極１７は、半導体膜２０と対向する状態でゲート絶縁膜１８の上面に形成されている。このため、ゲート電極１７と半導体膜２０との間にはゲート絶縁膜１８が介在している。ゲート電極１７は、例えばアルミニウムや高融点金属などの光反射性材料を用いて構成されている。
【００５２】
ここで、前述と同様に、チャネル領域２１のソース領域２２側の端部２１ｓを「ソース端」とし、チャネル領域２１のドレイン領域２３側の端部２１ｄを「ドレイン端」と定義すると、チャネル領域２１のソース端２１ｓ及びドレイン端２１ｄは、いずれも、バックライト光の入射方向から見てゲート電極１７の背面側（裏側）、つまりノイズ成分となる光（本形態例ではバックライト光）の入射に対してゲート電極１７により遮光される領域内に配置されている。また、ゲート電極１７のゲート長方向の中心位置Ｐｃを「ゲート中心位置」と定義すると、チャネル領域２１のソース端２１ｓは、ゲート電極１７のソース側の端部よりもゲート中心位置Ｐｃ寄りに配置され、チャネル領域２１のドレイン端２１ｄは、ゲート電極１７のドレイン側の端部よりもゲート中心位置Ｐｃ寄りに配置されている。すなわち、チャネル領域２１は、ゲート長の範囲内に収まるように形成されている。
【００５３】
また、チャネル領域２１のソース端２１ｓとドレイン端２１ｄは、ゲート中心位置Ｐｃに対して左右非対称に配置されている。具体的には、ゲート長方向において、ゲート中心位置Ｐｃからソース端２１ｓまでの距離Ｌ１と、ゲート中心位置Ｐｃからドレイン端２１ｄまでの距離Ｌ２の関係が、Ｌ１＞Ｌ２に設定されている。すなわち、ドレイン端２１ｄがソース端２１ｓよりもゲート中心位置Ｐｃ寄りに配置されている。このため、ゲート長方向においては、ドレイン領域２３の低濃度領域２３ａがソース領域２２の低濃度領域２２ａよりも長く形成されている。また、ゲート長方向において、ゲート電極１７に対するソース領域２２の重なり寸法Ｌ３は、ゲート電極１７に対するドレイン領域２３の重なり寸法Ｌ４よりも小となっている。ゲート長方向におけるドレイン端２１ｄの位置に関しては、ゲート長をＬｇとすると、ゲート中心位置ＰｃからＬｇ／４の寸法範囲内にドレイン端２１ｄを配置することが望ましい。
【００５４】
ゲート絶縁膜１８の上には、ゲート電極１７を覆う状態で２層構造の層間絶縁膜２４が積層形成されている。層間絶縁膜２４は、例えばＳｉＯ2／ＳｉＮxなどの光透過性の成膜材料を用いて構成されている。層間絶縁膜２４には、ソース側引き出し電極２５とドレイン側引き出し電極２６が形成されている。ソース側引き出し電極２５は、ソース領域２２の高濃度領域２２ｂに接続され、ドレイン側引き出し電極２６は、ドレイン領域２３の高濃度領域２３ｂに接続されている。ソース側引き出し電極２５は、前述した電源電圧Ｖｄｄに接続されるもので、ドレイン側引き出し電極２６は、前述したリセット用のスイッチング素子１２ａとコンデンサ１２ｂに接続されるものである。層間絶縁膜２４の上面には、それらの引き出し電極２５，２６を覆う状態で絶縁性の平坦化膜２７が形成されている。
【００５５】
上述のように受光素子１５を構成する薄膜トランジスタは、半導体膜２０のチャネル領域２１の上にゲート電極１７が存在するトップゲート構造になっている。一般的にトップゲート構造の薄膜トランジスタを受光素子１５に用いる場合は、薄膜トランジスタ側の基板を上下逆さにして受光素子内蔵の表示装置として使用する。このため、上記図１１に示すようにゲート電極１７と半導体膜２０の位置関係を設定することにより、上記第１実施形態と同様の作用効果を得ることができる。
【００５６】
すなわち、平坦化膜２７及び層間絶縁膜２４を透過したバックライト光はゲート電極１７によって遮光されるため、ゲート電極１７の裏側に配置されたチャネル領域２１にバックライト光が入射するのを防止することができる。これにより、受光素子１５の光活性層となるチャネル領域２１では、バックライト光の入射に伴う電子正孔対の発生が抑えられる。このため、バックライト光に起因するノイズの発生を低減することができる。
【００５７】
特に、前述のように電子正孔対の発生に支配的となるチャネル領域２１のドレイン端２１ｄを、ソース端２１ｓよりもゲート中心位置Ｐｃ寄りに配置しているため、平坦化膜２７及び層間絶縁膜２４を通して入射するバックライト光はもちろんのこと、表示パネル内でのバックライト光の反射によって生じる迷光についても、ドレイン端２１ｄに入射するのを確実に防止することができる。このため、バックライト光に起因するノイズの発生をより有効に低減することができる。
【００５８】
また、ゲート長方向において、ゲート電極１７に対するソース領域２２の重なり寸法Ｌ３が、ゲート電極１７に対するドレイン領域２３の重なり寸法Ｌ４よりも小さく設定されているため、ゲート−ドレイン間の寄生容量Ｃgdに比較してゲート−ソース間の寄生容量Ｃgsが小さくなる。このため、例えば上記の距離Ｌ１，Ｌ２を同じ距離に設定してチャネル領域２１を左右対称に配置した状態から、距離Ｌ１が徐々に大きく、距離Ｌ２が徐々に小さくなるように、ゲート中心位置Ｐｃに対してチャネル領域２１の位置をソース側にずらして左右非対称に配置すれば、ドレイン端２１ｄでの寄生容量は相対的に増加し、ソース端２１ｓでの寄生容量が相対的に減少する。したがって、それらの相殺により、受光素子１５内での寄生容量の増加が抑えられる。よって、センサ感度を損なうことがない。
【００５９】
また、本発明の第２実施形態に係る光センサでは、ゲート電極１７の下面（チャネル領域２１と対向する側の面）を光反射面としているため、表示パネル２の表示面から出射されたバックライト光が物体（指など）の表面で反射して得られる戻り光が、外光となって表示パネル２内に入射した場合に、当該外光がチャネル領域２１を通過した後、ゲート電極１７の上面で反射して再びチャネル領域２１を通過するようになる。その際、チャネル領域２１のドレイン端２１ｄをゲート中心位置Ｐｃ寄りに配置しておけば、ゲート電極１７の下面で反射した光（外光）が効率良くドレイン端２１ｄに照射される。このため、チャネル領域２１のドレイン端２１ｄに照射される光量（受光量）が大幅に増加する。したがって、チャネル領域２１のドレイン端２１ｄで生成される電子正孔対の数が増大し、より大きな光電流が得られる。その結果、光センサ１２から出力される受光信号を増大し、センサ感度を向上させることが可能となる。
【００６０】
また、本発明の第２実施形態に係る光センサにおいても、上記図８に示すように、受光素子１５を構成する薄膜トランジスタのゲートｇとソースｓを電気的に非接続とした回路構成を採用することにより、ゲート−ドレイン間容量Cgdの増大が、受光信号レベルの低下に関与しなくなるため、ドレイン端２１ｄでの寄生容量増加に伴う感度低下の影響を回避することができる。
【００６１】
また、受光素子１５として用いる薄膜トランジスタのドレイン領域２３の配置構成として、低濃度領域２３ａと高濃度領域２３ｂの境界部をゲート電極１７のドレイン側の端部よりも外側に配置することにより、トランジスタのオフ時のリーク電流を低く抑え、光照射の有無によるオフ時のリーク電流の変化を的確に捉えることが可能となる。
【００６２】
＜適用例＞
上記構成からなる液晶表示装置１は、図１２〜図１６に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器に適用可能である。
【００６３】
＜第１適用例＞
図１２は第１適用例となるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１に上記の表示装置１を適用可能である。
【００６４】
＜第２適用例＞
図１３は第２適用例となるデジタルカメラを示す図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２に上記の表示装置１を適用可能である。
【００６５】
＜第３適用例＞
図１４は第３適用例となるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３に上記の表示装置１を適用可能である。
【００６６】
＜第４適用例＞
図１５は第４適用例となるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４に上記の表示装置１を適用可能である。
【００６７】
＜第５適用例＞
図１６は第５適用例となる携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５に上記の表示装置１を適用可能である。
【図面の簡単な説明】
【００６８】
【図１】本発明に係る表示装置の全体構成を示すブロック図である。
【図２】表示パネルの表示領域における回路構成を示す図である。
【図３】画素部と光センサの配置例を示す図である。
【図４】本発明の第１実施形態に係る光センサの主要部を示す断面図である。
【図５】受光素子のチャネル領域とゲート電極の配置例を示す図である。
【図６】バックライト光に起因する表示パネル内のノイズ分布を示す図である。
【図７】光センサの回路構成の一例を示す等価回路図である。
【図８】本発明の実施形態に係る光センサの回路構成を示す等価回路図である。
【図９】ドレイン領域の配置構成の一例を示す図である。
【図１０】薄膜トランジスタを用いて光センサを構成した場合のＶgs−Ｉds特性を示す図である。
【図１１】本発明の第２実施形態に係る光センサの主要部を示す断面図である。
【図１２】第１適用例となるテレビを示す斜視図である。
【図１３】第２適用例となるデジタルカメラを示す図である。
【図１４】第３適用例となるノート型パーソナルコンピュータを示す斜視図である。
【図１５】第４適用例となるビデオカメラを示す斜視図である。
【図１６】第５適用例となる携帯端末装置を示す図である。
【符号の説明】
【００６９】
１…表示装置、１１…画素部、１２…光センサ、１５…受光素子、１６…基板、１７…ゲート電極、１８…ゲート絶縁膜、２０…半導体膜、２１…チャネル領域、２１ｄ…ドレイン端、２１ｓ…ソース端２１ｓ、２２…ソース領域、２２ａ…低濃度領域２２ａ、２２ｂ…高濃度領域２２ｂ、２３…ドレイン領域、２３ａ…低濃度領域２３ａ、２３ｂ…高濃度領域２３ｂ、Ｐｃ…ゲート中心位置
【図１】
2009135260.tif 000003
【図２】
2009135260.tif 000004
【図３】
2009135260.tif 000005
【図４】
2009135260.tif 000006
【図５】
2009135260.tif 000007
【図６】
2009135260.tif 000008
【図７】
2009135260.tif 000009
【図８】
2009135260.tif 000010
【図９】
2009135260.tif 000011
【図１０】
2009135260.tif 000012
【図１１】
2009135260.tif 000013
【図１２】
2009135260.tif 000014
【図１３】
2009135260.tif 000015
【図１４】
2009135260.tif 000016
【図１５】
2009135260.tif 000017
【図１６】
2009135260.tif 000018