(57)【要約】    【課題】  半導体素子を内蔵し、ファインピッチで配線を配置できる組合せ基板を提供する。    【解決手段】  組合せ基板１０では、インターポーザ１２Ｍの貫通孔８２に嵌入されたポスト８６により下基板１２Ｌの接続用パッド４２Ｇと上基板１２Ｕの接続用パッド４２Ｆとを電気接続する。このため、半田バンプよりも径の細いポスト８６で接続を取ることが可能となり、ファインピッチで配線を配置することができる。また、均一に製造さられたポスト８６を用いるため、大小の生じる半田バンプと異なり、均一に発熱して局所的に高熱に成り難い。更に、インターポーザ１２Ｍが介在されるため、上基板１２Ｕと下基板１２Ｌとの間の高さを調整することができ、電気的接続性や信頼性が確保し易くなる。【選択図】  図６
2009135398.tif 000002
【特許請求の範囲】
【請求項１】
プリント配線板に取り付けられる下基板と、該下基板の上側に取り付けられパッケージ基板を実装する上基板とからなり、前記下基板の前記上基板との対向面、又は、前記上基板の前記下基板との対向面にダイが実装される組合せ基板であって：
前記下基板は、前記上基板との対向面に、上基板との電気接続のための接続用パッドを有し、上基板との対向面の反対面に、前記プリント配線板に取り付けるための実装用パッドを有し、
前記上基板は、前記下基板との対向面に、下基板との電気接続のための接続用パッドを有し、前記下基板との対向面の反対面に、パッケージ基板を実装するための実装用パッドを有し、
前記上基板と前記下基板の間に介在し、前記下基板の接続用パッドと前記上基板の接続用パッドとを電気接続する導電部材を備える中間基板を有することを特徴とする組合せ基板。
【請求項２】
前記導電部材は、金属によりポスト状に形成され、前記中間基板の貫通孔に嵌入されていることを特徴とする請求項１の組合せ基板。
【請求項３】
前記上基板と前記下基板との間にアンダーフィルが充填されていることを特徴とする請求項１の組合せ基板。
【請求項４】
前記実装用パッドは、前記上基板のほぼ全面に配置されることを特徴とする請求項１の組合せ基板。
【請求項５】
前記実装用パッドは、互いに一定距離に規則的に配置されることを特徴とする請求項１の組合せ基板。
【請求項６】
前記実装用パッドは、マトリクス状又は千鳥状に配置されることを特徴とする請求項１の組合せ基板。
【請求項７】
前記実装用パッドは、ランダムに配置されることを特徴とする請求項１の組合せ基板。
【請求項８】
前記実装用パッドは、２個以上のパッケージ基板を実装するためのパッドであることを特徴とする請求項１の組合せ基板。
【請求項９】
前記実装用パッドは、円形状であることを特徴とする請求項１〜請求項８のいずれか１の組合せ基板。
【請求項１０】
前記上基板の前記下基板との対向面の反対面に、受動部品を実装するためのパッドを備えることを特徴とする請求項１〜請求項９のいずれか１の組合せ基板。
【請求項１１】
前記上基板および前記下基板と前記中間基板との間にアンダーフィルが充填されていることを特徴とする請求項１又は請求項２の組合せ基板。
【請求項１２】
前記中間基板はダイとの干渉を避けるための開口を備え、該開口内にはアンダーフィルが充填されていないことを特徴とする請求項１１の組合せ基板。
【請求項１３】
前記中間基板はダイとの干渉を避けるための開口を備え、該開口内には前記アンダーフィルよりも低弾性の樹脂が充填されていることを特徴とする請求項１１の組合せ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を実装したパッケージ基板を実装するための組合せ基板に関するものである。特に、少なくとも２枚の基板で構成されるＰＯＰ（Ｐackage  Ｏn  Ｐackage）において、パッケージ基板と基板の間で電気接続される組合せ基板に関する。
【背景技術】
【０００２】
電子部品の実装密度を高めることが要求されている。その要求されている背景は、機能の追加や機能の集約により、限られた基板面積における実装スペースの確保するためである。例えば、携帯電話において、２つのＩＣチップが実装されたパッケージ基板が必要であった部品を、２つのＩＣチップを積層し、そのＩＣチップの端子と基板とをワイヤーボンディング等により接続させたパッケージ基板や、パッケージの上にパッケージを形成する、いわゆるパッケージオンパッケージで積層した多段パッケージにすることで対応している。
特許文献１には、第１の配線基板と第２の配線基板との間に半導体素子を挟み込み、該第１の配線基板と第２の配線基板との間を半田バンプで接続を取る積層型半導体装置が開示されている。
【特許文献１】特開２００４−２７３９３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１の積層型半導体装置では、半田バンプを半導体素子を収容する第１の配線板と第２の配線板との間隔を保つスペーサーの役割を果たさせている。このため、半田バンプを半導体素子の厚みよりも小径化することができず、ファインピッチで配線を設けることができなかった。更に、半田バンプで局所的に発生する熱により、第１の配線基板と第２の配線基板とに反りを生じさせることがある。  
【０００４】
本発明の目的とするところは、半導体素子を内蔵し、ファインピッチで配線を配置できる組合せ基板を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、本願発明は、プリント配線板に取り付けられる下基板と、該下基板の上側に取り付けられパッケージ基板を実装する上基板とからなり、前記下基板の前記上基板との対向面、又は、前記上基板の前記下基板との対向面にダイが実装される組合せ基板であって：
前記下基板は、前記上基板との対向面に、上基板との電気接続のための接続用パッドを有し、上基板との対向面の反対面に、前記プリント配線板に取り付けるための実装用パッドを有し、
前記上基板は、前記下基板との対向面に、下基板との電気接続のための接続用パッドを有し、前記下基板との対向面の反対面に、パッケージ基板を実装するための実装用パッドを有し、
前記上基板と前記下基板の間に介在し、前記下基板の接続用パッドと前記上基板の接続用パッドとを電気接続する導電部材を備える中間基板を有することを技術的特徴とする。
【発明の効果】
【０００６】
請求項１の組合せ基板では、中間基板が介在されるため、上基板と下基板との間の高さを調整することができ、電気的接続性や信頼性が確保し易くなる。
【０００７】
導電部材は、金属によりポスト状に形成され、中間基板の貫通孔に嵌入されることが望ましい。ポスト状の導電部材により下基板の接続用パッドと上基板の接続用パッドとを電気接続するため、半田バンプよりも径の細い導電部材で接続を取ることが可能となり、ファインピッチで配線を配置することができる。また、均一に製造さられたポスト状の導電部材を用いるため、大小の生じる半田バンプと異なり、均一に発熱して局所的に高熱に成り難い。
また、上基板と下基板との間にアンダーフィルを充填することが望ましい。アンダーフィルにより、半導体素子、電力線として使用されるポスト状の導電部材で局所的に発熱が生じても、上基板、下基板に反りを生じさせず、上基板、下基板での断線を防ぐことができる。また、導体回路や外部からの湿分の侵入による劣化速度が遅くなり、信頼性を確保しやすくなる。
【０００８】
アンダーフィルと上基板及び下基板との熱膨張係数の差が○○○以内であることが更に望ましい。これにより、アンダーフィルと上基板及び下基板との熱膨張係数が近似することで、アンダーフィルと上基板及び下基板との熱膨張差が小さく、上基板及び下基板に反りを生じさせ難くできる。
【０００９】
また、実装用パッドは、上基板のほぼ全面に配置できる。
実装用パッドは、互いに一定距離に規則的に配置できる。
実装用パッドは、マトリクス状又は千鳥状に配置できる。
実装用パッドは、ランダムに配置できる。
実装用パッドは、２個以上のパッケージ基板を実装するためのパッドであることができる。
実装用パッドは、円形状であることが望ましい。この場合における、円形状とは、円形状、楕円形状、擬似的な円形状等も含まれる。
上基板の前記下基板との対向面の反対面に、電子部品を実装するためのパッドを備えることができる。
【発明を実施するための最良の形態】
【００１０】
[実施例１]
図６（Ａ）に実施例１の組合せ基板１０の断面図を示す。組合せ基板１０は、上基板１２Ｕと中間体であるインターポーザ１２Ｍと下基板１２Ｌとから成る。上基板１２Ｕには、図６（Ａ）のａ矢視図に相当する図７（Ａ）の平面図に示すように、パッケージ基板接続用のパッド４２Ｐのパッド群が、上基板１２Ｕの中央部に配置されている。下基板１２Ｌには同様にプリント配線板に接続するためのパッド４２Ｄのパッド群が形成されている。下基板１２Ｌの上面にはＩＣチップ５０が実装されている。下基板１２Ｌには、ビア４４を介して下面側の導体回路４２ｂと上面側の導体回路４２ａとが接続され、ＩＣチップ５０と上面側の導体回路４２ｂとは半田バンプ５２を介して接続されている。下基板１２Ｌの上面側の導体回路４２ａのソルダーレジスト４８の開口部４８ａに、上基板接続用のパッド４２Ｇが形成され、下面側の導体回路４２ｂのソルダーレジスト４８の開口部４８ａに、プリント配線板接続用のパッド４２Ｄのパッド群が形成されている。
【００１１】
同様に、上基板１２Ｕには、ビア４４を介して下面側の導体回路４２ａと上面側の導体回路４２ｂとが接続されている。上基板１２Ｕの下面側の導体回路４２ａのソルダーレジスト４８の開口部４８ａに、下基板接続用のパッド４２Ｆが形成され、上面側の導体回路４２ｂのソルダーレジスト４８の開口部４８ａに、パッケージ基板接続用のパッド４２Ｐが形成されている。下基板１２ＬとＩＣチップ５０との間には、絶縁樹脂であるアンダーフィル６０が充填され、上基板１２Ｕと下基板１２Ｌとの間には、樹脂充填剤６２が充填されている。上基板１２Ｕの下面側のパッド４２Ｆと、下基板１２Ｌの上面側のパッド４２Ｇとは、インターポーザ１２Ｍの円柱状の金属ポスト８６により電気接続されている。金属ポスト８６は、例えば、銅又は銅合金から形成される。
【００１２】
図６（Ｂ）に示すように、組合せ基板１０の下面側のパッド４２Ｄに半田バンプ６４ＬもしくはＢＧＡが設けられ、プリント配線板７４のパッド７６のパッド群に接続されることで、該組合せ基板１０がプリント配線板７４に搭載される。
【００１３】
実施例１の組合せ基板１０では、インターポーザ１２Ｍの貫通孔８２に嵌入されたポスト８６により下基板１２Ｌの接続用パッド４２Ｇと上基板１２Ｕの接続用パッド４２Ｆとを電気接続するため、半田バンプよりも径の細いポスト８６で接続を取ることが可能となり、ファインピッチで配線を配置することができる。また、均一に製造さられたポスト８６を用いるため、大小の生じる半田バンプと異なり、均一に発熱して局所的に高熱に成り難い。更に、インターポーザ１２Ｍが介在されるため、上基板１２Ｕと下基板１２Ｌとの間の高さを調整することができ、電気的接続性や信頼性が確保し易くなる。
【００１４】
また、上基板１２Ｕと下基板１２Ｌとの間に絶縁樹脂からなる樹脂充填剤６２が充填されている。樹脂充填剤（アンダーフィル）６２により、半導体素子、電力線として使用されるポスト８６で局所的に発熱が生じても、上基板１２Ｕ、下基板１２Ｌに反りを生じさせず、上基板、下基板での断線を防ぐことができる。また、導体回路や外部からの湿分の侵入による劣化速度が遅くなり、信頼性を確保しやすくなる。
【００１５】
樹脂充填剤（アンダーフィル）６２と上基板１２Ｕ及び下基板１２Ｌとの熱膨張係数の差が小さいことが更に望ましい。これにより、樹脂充填剤（アンダーフィル）と上基板及び下基板との熱膨張係数が近似することで、アンダーフィルと上基板及び下基板との熱膨張差が小さく、上基板及び下基板に反りを生じさせ難くできる。
【００１６】
引き続き、図６（Ａ）及び図６（Ｂ）を参照した実施例１の組合せ基板の製造工程について図１〜図５を参照して説明する。
Ａ．上基板の作成
１．基材の準備
両面に銅箔３２ａ、３２ｂの積層された両面銅張積層板３０Ａを用意する。絶縁材料３０には、主として樹脂材料を用いたものを用いことが望ましい（図１（Ａ））。
その一例として、ガラエポ樹脂、ポリイミド樹脂、フェノール樹脂、ＢＴ樹脂などが挙げられる。また、セラミック系材料や金属基板などを適用することが可能である。絶縁材料の厚みは、６０〜３００μｍの間であることが望ましい。また、銅箔の厚みは、５〜３０μｍの間であることが望ましい。上下の銅箔３２ａ、３２ｂの厚みを同じにしてもよいし、厚みが異なってもよい。厚めの銅箔を用意しておき、エッチングなどの薄膜化工程を経て、適時銅箔の厚みを調整してもよい。
【００１７】
２．レーザ穴明け
両面銅張積層板３０Ａ内で電気的な接続を取るために、レーザにより、穴明け加工を行い、開口３４を形成する（図１（Ｂ））。上面側銅箔３２ａにダイレクトにレーザを照射するダイレクト加工により穴明けを行う。レーザにはＣＯ2レーザなどを用いることができる。照射条件としては、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、周波数２０００〜３０００Ｈｚ、ショット数が１〜１０の範囲内であることが望ましい。それにより、レーザを受ける下面側の銅箔３２ｂまで到達する開口３４を有する銅張積層板３０Ａとなる。
【００１８】
３．メッキ膜形成
開ロ３４を有する鍋張積層板３０Ａの表裏に導通を得るために、めっきにより、膜を形成させる。めっきは、先ず、無電解めっき膜３６を形成し（図１（Ｃ））、電解めっきを形成させる。この場合、無電解めっきだけで形成してもよいし、電解めっきだけで形成してもよい。あるいはそれらの複数層による膜を形成させてもよい。必要に応じて、めっき膜３８の充填させるフィールド形状にしてもよい（図１（Ｄ））。これにより、銅張り基板３０Ａの表裏の導体層と電気的な接続を確保するのである。
【００１９】
４．配線パターン形成
めっき膜を形成後の導体層上に、レジスト層を施す。記線パターン等が描画されたマスクをレジスト層上に載置し、集光・現像を経て、導体層３８、銅箔３２ｂ上に、レジスト層形成部４０とレジスト層非形成部とを形成する（図２（Ａ））。その後、塩化第二鉄等のエッチング液によるエッチング処理工程を経ることで、レジスト層非形成部に該当する導体層が削除される。その後、アルカリ溶液等で、レジスト層を剥離することにより、基板上に配線パターン４２ａ、４２ｂ、及び、ビア４４を有する両面回路基板３０ができる（図２（Ｂ））。
【００２０】
上基板１２Ｕには、導体回路４２を保護するために、ソルダーレジスト層４８を必要に応じて形成してもよい（図２（Ｃ））。このとき、上基板１２Ｕにおいて、下基板側の面（図中上側）に、ソルダーレジスト層４８の開口４８ａによって下基板との接続用のパッド４２Ｆのパッド群を有する。下基板の反対側（図中下側）の面では、ソルダーレジスト層４８の開口４８ａによってパッケージ基板に接続するためのパッド４２Ｐのパッド群が形成される。
【００２１】
Ｂ．下基板の作成
上基板の１〜５工程までと同じである（図３（Ａ））。
６．ＩＣチップ実装
下基板１２ＬのＩＣチップ接続用パッド４２Ｅ上に半田バンプ５２を形成する。その半田バンプ５２とにより、リフローを経てＩＣチップ５０のフリップチップ実装を行なう（図３（Ｂ））。この後、ＩＣチップ５０と下基板１２Ｌの隙間にはアンダーフィル６０を充填させる（図３（Ｃ））。これにより、ＩＣチップ５０が実装された実装基板（下基板１２Ｌ）を作成する。アンダーフィル６０には、熱硬化性樹脂、感光性樹脂のいずれかを用いることができる。具体的には、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂などを１種類以上からなる樹脂を用いることができる。それらの樹脂には、無機などの粒子が含有させてもよい。
また、フリップチップ実装の代わりに、ワイヤーボンディング実装し、封止させたものでもよい、また、２以上のＩＣチップを実装させてもよいし、コンデンサなどの受動部品を混載させてもよい。
【００２２】
Ｃ．インターポーザの作成
絶縁材料８０を用意する（図４（Ａ））。絶縁材料８０を貫通する開口８２を形成し（図４（Ｂ））、該開口８２に導体層８４を形成する（図４（Ｃ））。導体層８４は、スルーホール、ビア、インプラントなどのポストにより形成させるのである。導体層は、Ｃｕ、Ｎｉ、貴金属などの金属を用いることができる。
【００２３】
その一例として、インプラントによるポストを充填させる方式がある。
両面に銅箔、めっきなどで形成した導体層を有する絶縁基板を用意する。絶縁基板に貫通用の開口をドリルもしくはレーザなどにより設ける。この後、導体層の全面にレジスト層を設け、配線パターンが描画されたマスクを載置する。その後、露光・現像を経て、エッチング処理を経ることにより、インターボーザ用のパターン形成がされる。この後、必要の応じて、ソルダーレジスト層を形成や外形加工（インターポーザの個片加工）を行なってもよい。これにより、インプラント用の開口を有する絶縁基板が準備されることとなる。
【００２４】
インプラント用のポストになるインプラント材を用意する。その厚み（高さ）は、絶縁基板よりも厚いものが望ましい。予めインプラント材の下部に、インプラント工程用の下治具を配置する。このとき、インプラント材の上部には、突起状を有し、打ち抜き用の上治具を配置する。上治具をインプラント材の途中まで打ち抜く。
【００２５】
この打ち抜かれたインプラント材を先ほど準備した絶縁基板８０の開口８２内に挿入し、打つ込みことにより、絶縁基板を貫通する導体部材（金属ポスト）８６が形成される（図４（Ｄ））。この後、インプラント材から切り離して、絶縁基板８０からの突出している複数のポスト８６の高さを揃える。これにより、インターポーザ１２Ｍである絶縁基板８０は、表裏の電気接続を行なうことを可能にし、絶縁基板８０から突出している高さがほぼ同一となっている導体部材（ポスト）８６を有する。このとき、必要に応じて、導体層であるポスト８６を固定するために接着剤８８を塗るなどをしてもよい（図４（Ｅ））。また、導体層の先端部分に、酸化防止や基板の導体層との接続を改良する（粗面形成、鏡面処理など）工程を経てもよい。更に、ＩＣチップとの干渉を避ける通孔８０ａを形成することができる（図４（Ｆ））。これにより、上基板と下基板とに介在させるインターポーザ１２Ｍを用意することができる。
【００２６】
Ｃ．積層基板の作成
１．下基板と上基板の位置合わせ
下基板１２Ｌの回路（パッド）４２Ｇとインターポーザ１２Ｍのポスト８６と上基板１２Ｕの回路（パッド）４２Ｆとを位置合わせする（図５（Ａ））。このとき、下基板１２Ｌの回路部分４２Ｇとインターポーザ１２Ｍのポスト８６と接触させる。上基板１２Ｕの回路部分４２Ｆとインターポーザ１２Ｍのポスト８６と接触させる。それにより、インターポーザ１２Ｍを介して、上基板１２Ｕと下基板１２Ｌが電気接続される。インターポーザのポスト８６と各基板の導体層４２Ｇ、４２Ｆとは導電性接着剤８８として、半田などを用いて接続させてもよい。このとき、インターポーザの中心部分を軸に上基板と下基板を見ると、接続部の回路部分が鏡面構造（上下対称構造）となっている。
【００２７】
２．基板間の樹脂充填
上基板１２Ｕと下基板１２Ｌとの間に充填樹脂６２を充填する（図５（Ｂ））。その場合の充填樹脂６２の端面も基板に対して、直線状となっていることが望ましい。基板間に充填される樹脂には、熱硬化性樹脂、感光性樹脂のいずれかを用いることができる。具体的には、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂などを１種類以上からなる樹脂を用いることができる。それらの樹脂には、無機などの粒子が含有させてもよい。また、アンダーフィルと同一の樹脂であってもよいし、異なる樹脂あってもよい。
なお、樹脂充填の代わりに、図４（Ｇ）に示すようにインターポーザ１２Ｍの両面に樹脂９０を塗布し、該樹脂９０により上基板１２Ｕと下基板１２Ｌとの間を封止することも可能である。
【００２８】
必要に応じて、下基板１２Ｌのパッド４２Ｄに半田バンプ６４Ｌを形成することができる（図５（Ｃ））。上基板１２Ｕの上部のパッド４２Ｐのパッド群には、ＩＣチップ７１を内蔵又は実装されたパッケージ基板７０を実装させてもよい（図６（Ａ））。それにより、２以上のＩＣチップ５０、７１を有する積層したパッケージ基板の構造体となる。ここでは、外部端子として半田バンプもしくはＢＧＡを用いたが、接続ピン（ＰＧＡ）を用いることもできる。そして、下基板１２Ｌのパッド４２Ｌのパッド群に形成した半田バンプ６４ＬあるいはＢＧＡを介して、プリント配線板７４のパッド７６に接続し、該組合せ基板１０をプリント配線板７４に接続できる（図６（Ｂ））。
【００２９】
図７（Ａ）を参照して上述した例で、パッケージ基板実装用のパッド４２Ｐのパッド群は、円形に形成され、上基板１２Ｕの中央部に配置させてもよい。これにより、ＢＧＡ等の外部端子が配置されたパッケージ基板を載置させることが可能となる。
【００３０】
図７（Ｂ）、図７（Ｃ）に示すようにパッケージ基板実装用のパッド４２Ｐのパッド群は、上基板１２Ｕのほぼ全面に配置できる。これにより、ＢＧＡ等の外部端子がフルグリッド状に配置されたパッケージ基板を載置させることが可能となる。
【００３１】
図７（Ｂ）、図７（Ｃ）に示すようにパッケージ基板実装用のパッド４２Ｐのパッド群は、互いに一定距離に規則的に配置できる。
【００３２】
図７（Ｂ）に示すようにパッケージ基板実装用のパッド４２のパッド群Ｐは、マトリクス状に配置できる。
【００３３】
図７（Ｃ）に示すようにパッケージ基板実装用のパッド４２Ｐのパッド群は、千鳥状に配置できる。
【００３４】
図７（Ｄ）に示すようにパッケージ基板実装用のパッド４２Ｐは、ランダムに配置できる。また更に、パッケージ基板実装用のパッドは、２個以上のパッケージ基板を実装するための２種類のパッド４２Ｐ、４２Ｐ２であることができる。更に、図７（Ｆ）に示すように、上基板１２Ｕには、パッド４２Ｐと共に電子部品実装用のパッド４３を備えることもできる。上基板上には、ＩＣチップが実装されているパッケージ基板とコンデンサなどの受動部品とを混載させることが可能となる。
【００３５】
図８は、実施例１の改変例１に係る組合せ基板を示している。実施例１では、図６（Ａ）に示すように下基板１２Ｌの上面にＩＣチップ５０を実装した。この代わりに、図８に示すように、上基板１２Ｕの下面にＩＣチップ５０を実装することもできる。
【００３６】
図９は、実施例１の改変例２に係る組合せ基板を示している。実施例１では、上基板１２Ｕと下基板１２Ｌとを鏡面構造にした。この代わりに、図９に示すよう下基板１２Ｌのビア６６及び回路４２ｂを外側に広がるように（ファンアウト）配置することもできる。
【００３７】
図１０は、実施例２に係る組合せ基板を示している。実施例１では、インターポーザ１２Ｍの通孔８０ａ内をアンダーフィル６２、又は、樹脂９０で充填した。これに対して、実施例２では、図１０（Ｃ）に示すようにインターポーザ１２Ｍの通孔８０ａ内を樹脂９０で充填しない構成になっている。ここで、インターポーザ１２Ｍの通孔８０ａ内を樹脂９０で充填しないため、下基板１２Ｌと実装されたＩＣチップ５０との界面（特に、ＩＣチップの角部）からクラックが発生することを抑えることができる。
【００３８】
実施例２では、１０（Ａ）に示すようにインターポーザ１２Ｍの両面に、通孔８０ａを除き、ノンフロータイプのアンダーフィル９０を塗布し、図１０（Ｂ）に示すように下基板１２Ｌ、インターポーザ１２Ｍ、上基板１２Ｕを位置合わせして、図１０（Ｃ）に示すように積層する。この際に、アンダーフィル９０が開口８０ａへ流入するのを最小限に留める。
【００３９】
図１１は、実施例２の改変例１に係る組合せ基板を示している。実施例２では、図１０（Ｃ）を参照して上述したインターポーザ１２Ｍの通孔８０ａ内をアンダーフィル９０で充填しない構成になっていた。これに対して、実施例２の改変例１では、通孔８０ａ内にアンダーフィルよりも低弾性の樹脂９１を充填している。このため、下基板１２Ｌと実装されたＩＣチップ５０との界面（特に、ＩＣチップの角部）からクラックが発生することを抑えることができる。
【００４０】
実施例２では、１０（Ａ）に示すようにインターポーザ１２Ｍの両面に、通孔８０ａを除き、ノンフロータイプのアンダーフィル９０を塗布し、図１０（Ｂ）に示すように下基板１２ＬのＩＣチップ５０上に低弾性の樹脂９１を塗布し、インターポーザ１２Ｍ、上基板１２Ｕを位置合わせして、図１０（Ｃ）に示すように積層する。この際に、低弾性の樹脂９１がインターポーザ１２Ｍの開口８０ａ内に充填される。
【図面の簡単な説明】
【００４１】
【図１】実施例１の組合せ基板の製造方法を示す工程図である。
【図２】実施例１の組合せ基板の製造方法を示す工程図である。
【図３】実施例１の組合せ基板の製造方法を示す工程図である。
【図４】実施例１の組合せ基板の製造方法を示す工程図である。
【図５】実施例１の組合せ基板の製造方法を示す工程図である。
【図６】実施例１の組合せ基板の製造方法を示す工程図である。
【図７】実施例１の組合せ基板のパッケージ基板実装用のパッド配置を示す平面図である。
【図８】実施例１の改変例１に係る組合せ基板の断面を示す断面図である。
【図９】実施例１の改変例２に係る組合せ基板の断面を示す断面図である。
【図１０】実施例２の組合せ基板の製造方法を示す工程図である。
【図１１】実施例２の改変例１に係る組合せ基板の製造方法を示す工程図である。
【符号の説明】
【００４２】
１０  組合せ基板
３０  両面回路基板
３８  導体層
４８  ソルダーレジスト
５０  ＩＣチップ
５２  半田バンプ
６２  樹脂充填剤
【図１】
2009135398.tif 000003
【図２】
2009135398.tif 000004
【図３】
2009135398.tif 000005
【図４】
2009135398.tif 000006
【図５】
2009135398.tif 000007
【図６】
2009135398.tif 000008
【図７】
2009135398.tif 000009
【図８】
2009135398.tif 000010
【図９】
2009135398.tif 000011
【図１０】
2009135398.tif 000012
【図１１】
2009135398.tif 000013