(57)【要約】【課題】  半導体層の表層部にp型半導体領域とn型半導体領域の両者を有するダイオードにおいて、ダイオードの順方向電圧降下を低減化する技術を提供する。【解決手段】  表面６ａに複数本の溝２が形成されている半導体層３は、p型半導体領域４０と、そのp型半導体領域を取り囲む領域に形成されているn型半導体領域３０と、n+型カソード領域２０を有している。p型半導体領域４０は、溝２の底面６ｃにおいて露出している。オーミック電極５１は、溝２の底面６ｃの範囲内に形成されてp型半導体領域４０にオーミック接合Ｊ１している。ショットキー電極５３は、溝２の側面６を含む表面側の露出範囲に形成されてn型半導体領域３０にショットキー接合Ｊ２している。カソード電極１０は、カソード領域２０の裏面側の露出範囲に形成されてカソード領域２０にオーミック接合Ｊ１している。【選択図】  図１
2009224485.tif 000002
【特許請求の範囲】
【請求項１】
半導体層と、第１アノード電極と、第２アノード電極と、カソード電極を備えており、
前記半導体層の表面に、複数本の溝が形成されており、
前記半導体層は、p型半導体領域と、そのp型半導体領域を取り囲む領域に形成されているn型半導体領域を有しており、
前記p型半導体領域は、前記溝を形成している溝形成面の一部の範囲において露出しており、
前記第１アノード電極は、前記p型半導体領域が前記溝形成面に露出している範囲内に形成されて前記p型半導体領域にオーミック接合しており、
前記第２アノード電極は、前記n型半導体領域が前記溝形成面に露出している範囲を含む表面側の露出範囲に形成されて前記n型半導体領域にショットキー接合しており、
前記カソード電極は、前記n型半導体領域の裏面側の露出範囲に形成されて前記n型半導体領域にオーミック接合していることを特徴とするダイオード。
【請求項２】
前記溝形成面は、前記溝を形成している側面と底面を有しており、
前記p型半導体領域が、前記底面の少なくとも一部の範囲において露出していることを特徴とする請求項１に記載のダイオード。
【請求項３】
前記半導体層の材料が、炭化珪素であり、
前記第１アノード電極の材料が、チタン、アルミニウム、ニッケル、又はそれらから選択される２種以上の積層であり
前記第２アノード電極の材料が、モリブデン、チタン、ニッケルのうちのいずれかであることを特徴とする請求項１又は２に記載のダイオード。
【請求項４】
n型半導体層の表面に、複数本の開口を有するマスクを形成するマスク形成工程と、
前記マスクの開口から前記n型半導体層をエッチングして、複数本の溝を形成する溝形成工程と、
前記溝を形成する溝形成面の一部にp型不純物を注入して、p型半導体領域を形成するp型半導体領域形成工程と、
前記p型半導体領域が前記溝形成面に露出している範囲内に、前記p型半導体領域にオーミック接合する第１アノード電極を形成する第１アノード電極形成工程と、
前記マスクを除去するマスク除去工程と、
前記n型半導体層が前記溝形成面に露出している範囲を含む表面側の露出範囲に、前記n型半導体領域にショットキー接合する第２アノード電極を形成する第２アノード電極形成工程と、
前記n型半導体層の裏面側の露出範囲に、前記n型半導体領域にオーミック接合するカソード電極を形成するカソード電極形成工程と、
を備えているダイオードの製造方法。
【請求項５】
前記第１アノード電極形成工程と前記マスク除去工程の間に、前記マスクの表面と前記第１アノード電極の表面に導電性の被覆膜を形成する工程をさらに備えており、
前記被覆膜は、前記マスク除去工程で用いるエッチング剤に対して耐性を有しており、
前記マスク除去工程で前記マスクを除去すると、前記マスクの表面の前記被覆膜は前記マスクとともに除去され、前記第１アノード電極の表面の前記被覆膜は除去されないことを特徴とする請求項４に記載のダイオードの製造方法。
【請求項６】
前記第１アノード電極と前記被覆膜が、電子ビーム蒸着によって形成されることを特徴とする請求項５に記載のダイオードの製造方法。
【請求項７】
前記被覆膜はタングステンであり、
前記マスク除去工程で用いられるエッチング剤がフッ酸を含むことを特徴とする請求項５又は６に記載のダイオードの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ショットキー接合とpn接合の両者を利用するダイオードに関する。
【背景技術】
【０００２】
ショットキー接合を利用するダイオードの耐圧を高めるために、n型半導体領域のアノード電極側に、p型半導体領域を分散して形成したJBS(Junction Barrier Schottky)型のダイオードが知られている。JBS型のダイオードのアノード電極は、n型半導体領域とp型半導体領域の双方にショットキー接合している。JBS型ダイオードの一例が特許文献１に開示されている。
【０００３】
図１１に、特許文献１に開示されているJBS型ダイオード１００の構成を示す。ダイオード１００は、カソード電極１１０と、表面に複数本の溝１０２が形成されている半導体層１０３と、アノード電極１５３を備えている。半導体層１０３は、n+型のカソード領域１２０とn型半導体領域１３０とp型半導体領域１４０を備えている。p型半導体領域１４０は、溝１０２の底面１０６ｃに露出する領域に形成されている。n型半導体領域１３０は、p型半導体領域１３０を取り囲んでいる。アノード電極１５３は、半導体層１０３の表面全体を被覆している。即ち、溝１０２を形成している底面１０６ｃと側面１０６ｂと、溝１０２が形成されていない範囲におけるn型半導体領域１３０の表面１０６ａに、アノード電極１５３が形成されている。アノード電極１５３は、n型半導体領域１３０とp型半導体領域１４０の双方にショットキー接合している。
【０００４】
アノード電極１５３にカソード電極１１０よりも高い電圧を印加すると（順方向電圧を印加すると）、アノード電極１５３から、アノード電極１５３とn型半導体領域１３０の間のショットキー接合と、n型半導体領域１３０と、カソード領域１２０を介してカソード電極１１０に電流が流れる。
カソード電極１１０にアノード電極１５３よりも高い電圧を印加すると（逆方向電圧を印加すると）、p型半導体領域１４０とn型半導体領域１３０の間のpn接合面から空乏層が広がる。複数個のp型半導体領域１４０が半導体層１０３の表面近傍に分散して配置されていると、空乏層が半導体層１０３の広い範囲に広がり、高い耐圧特性を得ることができる。JBS型のダイオード１００は、p型半導体領域１４０が形成されていない従来のショットキーダイオードよりも、耐圧特性を向上させることができる。
【０００５】
ダイオード１００は、半導体層１０３の表面に複数本の溝１０２を形成することによって、アノード電極１５３とn型半導体領域１３０の間のショットキー接合の面積を広く確保している。ダイオード１００は、広いショットキー接合を利用して広い電流経路を確保することができる。ダイオード１００は、順方向電圧降下を低減することができる。
【０００６】
【特許文献１】特開２００７−３６０５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図１１のダイオード１００の構造では、アノード電極１５３とカソード電極１１０の間に順方向電圧を印加しても、p型半導体領域１４０とn型半導体領域１３０で構成されるpn接合が導通し難く、pn接合ダイオードとして機能しない。ダイオード１００は、p型半導体領域１４０を備えているにも関わらず、p型半導体領域１４０とn型半導体領域１３０で形成されるpn接合ダイオードの構造を活用することができない。p型半導体領域１４０とn型半導体領域１３０で形成されるpn接合ダイオードの構造を活用できれば、さらに順方向の電圧降下を下げられるのに、その利点を享受していない。
本発明は、半導体層の表層部にn型半導体領域とp型半導体領域の両者を有するJBS型のダイオードにおいて、p型半導体領域とn型半導体領域で形成されるpn接合ダイオードの構造を活用することによって、ダイオードの順方向電圧降下を低減化する技術を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明のダイオードは、半導体層と、第１アノード電極と、第２アノード電極と、カソード電極を備えている。
半導体層の表面には、複数本の溝が形成されている。半導体層は、p型半導体領域と、そのp型半導体領域を取り囲む領域に形成されているn型半導体領域を有している。そのp型半導体領域は、半導体層の表面に形成されている溝を形成している面（例えば溝の側面や底面）の一部の範囲において露出している。
第１アノード電極は、p型半導体領域が溝を形成している面に露出している範囲内に形成されており、p型半導体領域にオーミック接合している。
第２アノード電極は、n型半導体領域が溝を形成している面に露出している範囲を含む表面側の露出範囲に形成されており、n型半導体領域にショットキー接合している。すなわち、第２アノード電極は、溝が形成されていない範囲におけるn型半導体領域の表面のみならず、溝を形成している底面または側面であってn型半導体領域が露出している面にも形成されている。
カソード電極は、n型半導体領域の裏面側の露出範囲に形成されてn型半導体領域にオーミック接合している。
【０００９】
ここで、ショットキー接合とは、半導体と金属との間にショットキー障壁が存在する接合のことをいう。ショットキー接合では、半導体のバリアハイトと金属のバリアハイトの間に実質的な差が生じている。一方、オーミック接合とは、実質的なショットキー障壁が存在しない接合をいう。オーミック接合では、半導体のバリアハイトと金属のバリアハイトの間に大きな差が存在しない。オーミック接合に順方向の電圧を印加すると、オームの法則に従って電圧に比例した電流が流れる。
【００１０】
上記したダイオードは、p型半導体領域とオーミック接合する第１アノード電極を備えていることを特徴としている。このため、p型半導体領域と第１アノード電極の間に実質的な電位差が生じない。p型半導体領域とn型半導体領域で構成されるpn接合に印加される電位差が、p型半導体領域と電極との間に生じる電位差によって低下しない。pn接合が導通するための電位差がpn接合に印加され易い。pn接合をpn接合ダイオードとして機能させることができる。半導体層の表層部にn型半導体領域とp型半導体領域の両者を有するダイオードの順方向電圧降下を低減することができる。
【００１１】
溝を形成している面が、溝を形成している側面と底面で構成されている場合、p型半導体領域が、溝の底面の少なくとも一部の範囲において露出していることが好ましい。
上記した構成のダイオードによると、逆方向電圧が印加されているときに、pn接合から広がる空乏層によって溝のコーナー部を覆うことができる。これにより、溝のコーナー部に電界が集中する現象を緩和することができ、高耐圧のダイオードを得られる。
【００１２】
半導体層の材料が炭化珪素である場合、第１アノード電極の材料は、チタン、アルミニウム、ニッケル、又はそれらから選択される２種以上の積層であり、第２アノード電極の材料は、モリブデン、チタン、ニッケルのうちのいずれかであることが好ましい。
第１アノード電極が上記した材料であれば、炭化珪素のp型半導体領域と第１アノード電極がオーミック接合する。第２アノード電極が上記した材料であれば、炭化珪素のn型半導体領域と第２アノード電極がショットキー接合する。
【００１３】
本発明のダイオードの製造方法は、マスク形成工程と、溝形成工程と、p型半導体領域形成工程と、第１アノード電極形成工程と、マスク除去工程と、第２アノード電極形成工程とカソード電極形成工程を備えている。
マスク形成工程では、n型半導体層の表面に複数本の開口を有するマスクを形成する。
溝形成工程では、マスクの開口からn型半導体層をエッチングして、複数本の溝を形成する。
p型半導体領域形成工程では、溝を形成する面の一部にp型不純物を注入してp型半導体領域を形成する。
第１アノード電極形成工程では、p型半導体領域が溝を形成する面に露出している範囲内に、p型半導体領域にオーミック接合する第１アノード電極を形成する。
マスク除去工程では、マスクを除去する。
第２アノード電極形成工程では、n型半導体層が溝を形成している面に露出している範囲を含む表面側の露出範囲に、n型半導体領域にショットキー接合する第２アノード電極を形成する。
カソード電極形成工程では、n型半導体層の裏面側の露出範囲に、n型半導体領域にオーミック接合するカソード電極を形成する。
これらの工程を経て、本発明のダイオードを製造することができる。
【００１４】
第１アノード電極形成工程とマスク除去工程の間に、マスクの表面と第１アノード電極の表面に導電性の被覆膜を形成する工程をさらに備えていることが好ましい。この被覆膜は、マスク除去工程で用いられるエッチング剤に対して耐性を有しているものを選択する。マスク除去工程でマスクを除去すると、マスクの表面の被覆膜はマスクとともに除去され、第１アノード電極の表面の被覆膜は除去されない。被覆膜を用いると、マスク除去工程でマスクを除去する際に、第１アノード電極を被覆膜によって保護することができる。その一方で、マスク表面の被覆膜はリフトオフ法によって容易に除去することができる。
【００１５】
第１アノード電極と被覆膜は、電子ビーム蒸着によって形成されることが好ましい。
電子ビーム蒸着によって第１アノード電極と被覆膜を形成すると、溝を形成している面のうちの深さ方向に伸びている面（例えば溝の側面）に、第１アノード電極と被覆膜が蒸着され難い。マスク除去工程でマスクを除去した時点で、溝を形成している面のうちの深さ方向に伸びている面にn型半導体領域を露出させておくことができる。第２アノード電極形成工程で、溝を形成している面のうちのn型半導体領域が露出している面を被覆する第２アノード電極を簡単に形成することができる。
【００１６】
被覆膜はタングステンであり、マスク除去工程で用いられるエッチング剤がフッ酸を含むことが好ましい。
フッ酸を含むエッチング剤を用いる場合に、被覆膜としてタングステンを用いると、被覆膜によって第１アノード電極を保護することができる。
【発明の効果】
【００１７】
本発明によると、半導体層の表面近傍にn型半導体領域とp型半導体領域の両者を有するショットキーダイオードを、pn接合ダイオードとしても機能するようにできる。これによってショットキーダイオードとpn接合ダイオードの特性を併せ持ったダイオード特性を得ることができる。例えば、ショットキーダイオードの特性である低い閾値電圧と、pn接合ダイオードの特性である低い順方向電圧降下特性を併せ持ったハイブリッドダイオードを実現することができる。
【発明を実施するための最良の形態】
【００１８】
以下に説明する実施例の特徴を整理しておく。
（第１特徴）半導体層内に、ショットキーダイオード構造と、pn接合ダイオード構造が繰返して配列されている。ショットキーダイオード構造が形成されている範囲では、カソード電極と、カソード領域と、n型半導体領域と、ショットキー電極が順に積層されている。pn接合ダイオードの構造が形成されている範囲では、カソード電極と、カソード領域と、n型半導体領域と、p型半導体領域と、オーミック電極が順に積層されている。
（第２特徴）ショットキー電極とオーミック電極は、電気的に接続されている。
（第３特徴）p型半導体領域は、n型半導体基板の表面に形成された溝の底面に、p型不純物を注入して拡散することによって形成されている。
【実施例】
【００１９】
図１に、ショットキーダイオードの構造と、pn接合ダイオードの構造が混在しているダイオード１の要部断面図を示す。
ダイオード１は、カソード電極１０と、炭化珪素の半導体層３と、アノード電極５０を備えている。
カソード電極１０は、半導体層３の裏面３ｂに形成されている。
半導体層３の表面６ａには、複数本の溝２が形成されている。溝２を形成している溝形成面は、側面６ｂと底面６ｃを有している。また、半導体層３は、n+型のカソード領域２０とn型半導体領域３０とp型半導体領域４０を備えている。カソード領域２０は、半導体層３の裏面３ｂに露出している。そのカソード領域２０に、カソード電極１０がオーミック接合している。p型半導体領域４０は、溝２の底面６ｃに露出する領域に形成されている。n型半導体領域３０は、p型半導体領域４０を取り囲んでいる。n型半導体領域３０は、溝２の側面６ｂと半導体層３の表面６ａに露出している。なお、半導体層３の材料は、炭化珪素である。
【００２０】
アノード電極５０は、オーミック電極５１（第１アノード電極の一例）と被覆膜５２とショットキー電極５３（第２アノード電極の一例）と表面配線５４を備えている。
オーミック電極５１は、溝２の底面６ｃに形成されている。オーミック電極５１は、p型半導体領域４０にオーミック接合Ｊ１している。オーミック電極５１は、チタン、アルミニウム、ニッケル、又はそれらから選択される２種以上の積層を用いて形成されている。被覆膜５２は、オーミック電極５１の表面に形成されている。被覆膜５２は、導電性を有している。被覆膜５２は、タングステンを用いて形成されている。ショットキー電極５３は、n型半導体領域３０が表面側に露出している範囲（溝２の側面６ｂと半導体層３の表面６ａ）と、被覆膜５２の表面に形成されている。ショットキー電極５３は、n型半導体領域３０にショットキー接合Ｊ２している。ショットキー電極５３は、モリブデン、チタン、ニッケルのいずれかを用いて形成されている。表面配線５４は、ショットキー電極５３の表面に形成されている。表面配線５４は、溝２を充填している。表面配線５４の表面は平坦化されている。表面配線５４は、アルミニウムによって形成されている。
【００２１】
ダイオード１の半導体層３内に、ショットキーダイオードの構造とpn接合ダイオードの構造が繰り返して配列されている。ショットキーダイオードの構造が形成されている範囲では、カソード電極１０と、カソード領域２０と、n型半導体領域３０と、ショットキー電極５３が順に積層されている。pn接合ダイオードの構造が形成されている範囲では、カソード電極１０と、カソード領域２０と、n型半導体領域３０と、p型半導体領域４０と、オーミック電極５１が順に積層されている。
【００２２】
ダイオード１に逆方向電圧を印加すると、p型半導体領域４０とn型半導体領域３０の間のpn接合面から空乏層が広がる。ダイオード１では、複数個のp型半導体領域４０が半導体層３の表面近傍に分散して配置されている。これにより、ダイオード１に逆方向電圧を印加する際に、空乏層が半導体層３の広い範囲に広がり、高い耐圧特性を得ることができる。
【００２３】
ダイオード１に順方向電圧を印加すると、アノード電極５０からカソード電極１１０に電流が流れる。ショットキーダイオードの構造では、ショットキー電極５３から、ショットキー電極５３とn型半導体領域３０の間のショットキー接合Ｊ２と、n型半導体領域３０と、カソード領域２０を介してカソード電極１０に電流が流れる。ダイオード１は、半導体層３の表面６ａに複数本の溝２が形成されていることによって、ショットキー電極５３とn型半導体領域３０の間のショットキー接合Ｊ２の面積を確保している。ダイオード１は、広いショットキー接合Ｊ２を利用して広い電流経路を確保することができる。ダイオード１は、順方向電圧降下を低減することができる。
【００２４】
また、ダイオード１は、p型半導体領域４０とオーミック接合Ｊ１するオーミック電極５１を備えている。このため、p型半導体領域４０とオーミック電極５１の間に実質的な電位差が生じない。p型半導体領域４０とその下方のn型半導体領域３０で構成されるpn接合に印加される電位差が、p型半導体領域４０と電極との間に生じる電位差によって低下しない。pn接合を導通させるための電位差がpn接合に印加され易い。pn接合をpn接合ダイオードとして機能させることができる。したがって、ダイオード１に順方向電圧を印加すると、pn接合ダイオードの構造にも電流を流すことができる。pn接合ダイオードの構造では、オーミック電極５１から、オーミック電極５１とp型半導体領域の間のオーミック接合Ｊ１と、p型半導体領域４０と、p型半導体領域４０とn型半導体領域３０の間のpn接合と、n型半導体領域３０と、カソード領域２０を介してカソード電極１０に電流が流れる。pn接合をpn接合ダイオードとして機能させることができる。
【００２５】
ここで、一般的に、ショットキーダイオードは、pn接合ダイオードと比較すると、順方向電圧が比較的に低い値であってもアノード・カソード間に電流を流すことができる。一方、pn接合ダイオードは、ショットキーダイオードと比較すると、順方向電圧が高い範囲でアノード・カソード間に電流が流れる際の順方向電圧降下が低い。
【００２６】
ダイオード１は、印加する順方向電圧が低くても、ショットキーダイオード構造によってアノード・カソード間に電流を流すことができる。ダイオード１に印加する順方向電圧が高い場合には、ショットキーダイオード構造に加えてpn接合ダイオード構造が導通する。これにより、ダイオード１を用いると、特に順方向電圧が高い範囲において、順方向電圧降下を低減化することができる。ダイオード１によって、ショットキーダイオードの特性である低い閾値電圧と、pn接合ダイオードの特性である低い順方向電圧降下特性を併せ持ったハイブリッドダイオードを実現することができる。
【００２７】
次に、図２から図１０を参照し、ダイオード１の製造方法のうち特徴のある工程を説明する。図２に示すように、n+型のカソード領域２０となるＳｉＣ半導体基板を準備する。カソード領域２０のn型不純物の濃度は1×1018/cm3とする。カソード領域２０の厚さは３５０μｍとする。カソード領域２０の表面に、n型半導体領域３０を結晶成長させる。結晶成長は、減圧下において、シランと、プロパンと、水素と、不純物を導入するガスとして窒素との混合ガス雰囲気で、１６００℃の温度にて行う。n型不純物の濃度が5×1015/cm3であるとともに、厚さが１５μｍのn型半導体領域３０が形成される。n型半導体領域３０の上面が、半導体層３の上面６ａになっている。
【００２８】
次に、半導体層３の上面６ａに、化学気相成長法によって２μｍの酸化膜を形成する。次に、レジスト（図示していない）をパターンニングした後に、反応性イオンエッチングによって酸化膜を選択的に除去する。次に、レジストを除去する。残存させた酸化膜により、複数本の開口４を有するマスクＭが形成される。
【００２９】
次に、図４に示すように、反応性イオンエッチングによってマスクＭの複数本の開口４からn型半導体領域３０をエッチングする。これにより、半導体層３の上面６ａから深さ２μｍの複数本の溝２を形成する。
【００３０】
次に、図５に示すように、溝２の底面６ｃに、p型不純物としてＡｌをイオン注入する。
次に、図６に示すように、１６００℃にて３０分間の熱処理を行うことにより、注入したp型不純物を活性化する。溝２内の底面６ｃを含む領域に、p型不純物の濃度が1×1020/cm3であり、底面６ｃからの深さが１μｍのp型半導体領域４０が形成される。上記した濃度であるとともに、上記した深さのp型半導体領域４０が形成されるように、図５に示すイオン注入工程でp型不純物の注入エネルギーや注入量等の条件を制御する。
【００３１】
次に、図７に示すように、溝２の底面６ｃに、p型半導体領域４０とオーミック接合Ｊ１するオーミック電極５１を、厚さが０．５μｍに至るまで電子ビーム蒸着する。オーミック電極５１として、チタン、アルミニウム、ニッケル、またはそれらから選択される２種以上の積層を用いる。オーミック電極５１は、マスクＭの表面にも蒸着される。電子ビーム蒸着によってオーミック電極５１を形成すると、溝２の側面６ｂにはオーミック電極５１が蒸着されない。
【００３２】
次に、図８に示すように、オーミック電極５１の表面に、タングステンの被覆膜５２を、厚さ０．５μｍに至るまで電子ビーム蒸着する。溝２の側面６ｂには被覆膜５２が蒸着されない。
【００３３】
次に、図９に示すように、エッチング剤としてフッ酸を用い、半導体層３の上面６ａのマスクＭをエッチングする。マスクＭ上に形成されたオーミック電極５１と被覆膜５２もマスクＭとともにリフトオフされる。フッ酸に対してエッチングされないタングステンの被覆膜５２で被覆されているオーミック電極５１は、被覆膜５２に保護される。したがって、規制された範囲に形成されたp型半導体領域４０の表面にのみ、オーミック電極５１が自己選択的に形成される。
【００３４】
次に、図１０に示すように、半導体層３の表面６ａと溝２の側面６ｂと被覆膜５２の表面に、厚さが０．５μｍに至るまでモリブデン、チタン、ニッケルいずれかの金属を電子ビーム蒸着する。この際に、溝２の側面６ｂにも金属が蒸着されるように斜め方向の電子ビーム蒸着を複数回にわたって行う。金属膜によってショットキー電極５３が形成される。
【００３５】
次に、図１に示すように、ショットキー電極５３の表面に、アルミニウムを蒸着して溝２を充填する表面配線５４を形成する。表面配線５４の表面を平坦化する。また、カソード領域２０の裏面３ｂにニッケルを蒸着して、カソード電極１０を形成する。
【００３６】
本実施例のダイオード１では、半導体層３の表面６ａに、側面６ｂと底面６ｃによって画定されている溝２が形成されている場合について説明した。溝２を形成する面は、側面６ｂと底面６ｃを備えていなくても良い。溝２を形成する面は、深部に向けて閉じていれば、側面６ｂと底面６ｃを区別することができなくてもよい。p型半導体領域４０は、その溝形成面の一部の範囲において露出していればよい。
【００３７】
本実施例では、ダイオード１が、p型半導体領域４０の表面の全領域を被覆するオーミック電極５１を備えている場合について説明した。オーミック電極５１は、p型半導体領域４０の表面の少なくとも一部を被覆していればよい。
【００３８】
本実施例では、ダイオード１が、半導体層３の表面６ａと、溝２の側面６ｂと、被覆膜５２の表面を被覆しているショットキー電極５３を備えている場合について説明した。ショットキー接合Ｊ２の面積が広い方が好ましいが、ショットキー電極５３は、n型半導体領域３０が溝形成面に露出している範囲を含む表面側の露出範囲に形成されていればよい。
【００３９】
本実施例では、複数本の溝２の各々について、その底面６ｃを含む領域にp型半導体領域４０が形成されている場合について説明した。しかしながら、p型半導体領域４０が全ての溝２ごとに形成されていなくてもよい。また、本実施例では、複数個のp型半導体領域４０の各々について、各々のp型半導体領域４０とオーミック接合している各々のオーミック電極５１が形成されている場合について説明した。しかしながら、オーミック電極５１は全てのp型半導体領域４０ごとに形成されていなくてもよい。
【００４０】
本実施例では、ダイオード１を断面視したときに、各々の溝２について１個ずつのp型半導体領域４０が形成されている場合について説明した。各々の溝２について複数個のp型半導体領域４０が形成されていてもよい。
【００４１】
本実施例では、ダイオード１が、オーミック電極５１の表面に形成されている被覆膜５２を備えている場合について説明した。溝２を形成する面（側面６ｂと底面６ｃ）の少なくとも一部の範囲において露出しているp型半導体領域４０を形成することができ、なおかつ、p型半導体領域４０が溝２を形成する面に露出している範囲内（底面６ｃ内）にオーミック電極５１を形成することができれば、被覆膜５２を備えている必要はない。また、被覆膜５２は、ショットキー電極５３を形成する前に除去してもよい。
【００４２】
本実施例では、表面が平坦化されている表面配線５４によってショットキー電極５３が被覆されている場合について説明した。ダイオード１は、ショットキー電極５３と表面配線５４に代わって、表面が平坦化されているショットキー電極を備えていてもよい。
【００４３】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００４４】
【図１】ダイオード１の要部断面図である。
【図２】ダイオード１の製造方法を示す。
【図３】ダイオード１の製造方法を示す。
【図４】ダイオード１の製造方法を示す。
【図５】ダイオード１の製造方法を示す。
【図６】ダイオード１の製造方法を示す。
【図７】ダイオード１の製造方法を示す。
【図８】ダイオード１の製造方法を示す。
【図９】ダイオード１の製造方法を示す。
【図１０】ダイオード１の製造方法を示す。
【図１１】従来技術によるダイオード１００の要部断面図である。
【符号の説明】
【００４５】
１：ダイオード
２：溝
３：半導体層
３ｂ：裏面
４：開口
６ａ：半導体層３の表面
６ｂ：側面
６ｃ：底面
１０：カソード電極
２０：カソード領域
３０：n型半導体領域
４０：p型半導体領域
５０：アノード電極
５１：オーミック電極
５２：被覆膜
５３：ショットキー電極
５４：表面配線
Ｊ１：オーミック接合
Ｊ２：ショットキー接合
Ｍ：マスク
【図１】
2009224485.tif 000003
【図２】
2009224485.tif 000004
【図３】
2009224485.tif 000005
【図４】
2009224485.tif 000006
【図５】
2009224485.tif 000007
【図６】
2009224485.tif 000008
【図７】
2009224485.tif 000009
【図８】
2009224485.tif 000010
【図９】
2009224485.tif 000011
【図１０】
2009224485.tif 000012
【図１１】
2009224485.tif 000013