(57)【要約】【課題】プラズマディスプレイなどの表示用信号処理において、ディザトグルパターンとしてマトリクス状のランダムパターンを用いることで、ディザ処理に起因する画質劣化を抑制する。【解決手段】ディザトグルパターンとしてマトリクス状のランダムパターンを擬似ランダム符号生成部でフレームごとに生成し、またはビット反転の後再利用する。【選択図】図７
2009092837.tif 000002
【特許請求の範囲】
【請求項１】
水平同期信号をカウントするラインカウンタ、前記水平同期信号入力後のドットクロックをカウントするドットカウンタ、初期値設定部、該初期値設定部より与えられる初期値に基づき擬似乱数を生成する擬似ランダム符号生成部及び前記擬似ランダム符号生成部の出力ｍビット（ｍ：整数）を記憶するｍビットレジスタ、選択部を有するディザトグルパターン生成部、ディザ合成部及び誤差拡散処理部を含むデジタル表示装置であって、
前記初期値設定部は前記ラインカウンタの出力タイミングで初期値を前記擬似ランダム符号生成部に出力し、
前記擬似ランダム符号生成部は前記ドットカウンタによるｍドットカウント信号が出力されていないときの前記ドットクロックのタイミングで擬似ランダム符号を生成・出力し、
前記ｍビットレジスタは前記ドットカウンタの前記ｍドットカウント信号非出力時に前記擬似ランダム符号を記憶し、
前記選択部は前記ドットカウンタの前記ｍドットカウント信号非出力時に前記擬似ランダム符号生成部の出力を、前記ドットカウンタの前記ｍドットカウント信号出力時に前記ｍビットレジスタの出力をディザトグルパターンとして前記ディザ合成部へ出力し、
前記ディザ合成部においてディザ合成された結果を前記誤差拡散処理部に出力することを特徴とするデジタル表示装置。
【請求項２】
請求項１記載のデジタル表示装置において、フレーム変調のトグルパターンとの干渉を排する目的で前記ディザトグルパターンがフレーム単位でランダムに変化することを特徴とするデジタル表示装置。
【請求項３】
請求項１または２に記載のデジタル表示装置において、前記ラインカウンタは前記水平同期信号が入力される間ｍ回カウントを繰り返し、ｍカウントごとに前記初期値設定部にタイミング信号を出力することを特徴とするデジタル表示装置。
【請求項４】
請求項１または２に記載のデジタル表示装置において、前記ドットカウンタは前記ドットクロックをｍ回入力されることでカウントを停止し、前記ｍドットカウント信号を出力することを特徴とするデジタル表示装置。
【請求項５】
請求項１記載のデジタル表示装置において、
前記初期値設定部は同一フレームのｍラインごとに同じ初期値を前記擬似ランダム符号生成部に出力することを特徴とするデジタル表示装置。
【請求項６】
請求項１ないし５のいずれか１項に記載のデジタル表示装置において、前記初期値設定部はフレームごとに前記初期値を変更することを特徴とするデジタル表示装置。
【請求項７】
請求項１、３ないし５のいずれか１項に記載のデジタル表示装置において、前記初期値設定部は奇数フレーム及び偶数フレームごとに前記初期値を変更することを特徴とするデジタル表示装置。
【請求項８】
請求項１に記載のデジタル表示装置において、更に反転判定部を有し、
前記選択部の出力が分岐反転され、前記反転判定部が前記選択部の出力または反転された出力のいずれか１を前記ディザトグルパターンとして出力することを特徴とするデジタル表示装置。
【請求項９】
請求項１に記載のデジタル表示装置において、前記ラインカウンタは垂直同期信号によってリセットされることを特徴とするデジタル表示装置。
【請求項１０】
請求項９に記載のデジタル表示装置において、前記垂直同期信号を遅延する（Ｖ０−ｎ）ラインシフト部を更に有することを特徴とするデジタル表示装置。
【請求項１１】
請求項９に記載のデジタル表示装置において、前記水平同期信号を遅延する（Ｈ０−ｎ）ドットシフト部を更に有することを特徴とするデジタル表示装置。
【請求項１２】
請求項１記載のデジタル表示装置において、前記ラインカウンタは表示ラインをカウントし、前記ドットカウンタは表示ドットをカウントすることを特徴とするデジタル表示装置。
【請求項１３】
請求項１ないし１０、１１、１２のいずれか１項に記載のデジタル表示装置において、該ディザトグルパターン生成部は赤青緑の三色の描画データに対する各色のディザトグルパターンを生成し、緑用描画データのディザトグルパターンは赤用描画データのディザトグルパターンを反転したものであることを特徴とするデジタル表示装置。
【請求項１４】
請求項１ないし１０、１１、１２のいずれか１項に記載のデジタル表示装置において、該ディザトグルパターン生成部は赤青緑の三色の描画データに対する各色のディザトグルパターンを生成し、緑用描画データのディザトグルパターンは青用描画データのディザトグルパターンを反転したものであることを特徴とするデジタル表示装置。
【請求項１５】
水平同期信号をカウントするラインカウンタ、前記水平同期信号入力後のドットクロックをカウントするドットカウンタ、誤差拡散処理部及び初期値設定部、該初期値設定部より与えられる初期値に基づき擬似乱数を生成する擬似ランダム符号生成部及び前記擬似ランダム符号生成部の出力ｍビット（ｍ：整数）を記憶するｍビットレジスタ、選択部を有する取り扱う色データの数のディザトグルパターン生成部を含むデジタル表示装置であって、
前記各ディザトグルパターン生成部の前記初期値設定部は前記ラインカウンタの出力タイミングで初期値を同じディザトグルパターン生成部内の前記擬似ランダム符号生成部に出力し、
前記各ディザトグルパターン生成部の前記擬似ランダム符号生成部は前記ドットカウンタによるｍドットカウント信号が出力されていないときの前記ドットクロックのタイミングで擬似ランダム符号を同じディザトグルパターン生成部内に生成・出力し、
前記各ディザトグルパターン生成部の前記ｍビットレジスタは前記ドットカウンタの前記ｍドットカウント信号非出力時に同じディザトグルパターン生成部内の前記擬似ランダム符号を記憶し、
前記各ディザトグルパターン生成部の前記選択部は前記ドットカウンタの前記ｍドットカウント信号非出力時に前記擬似ランダム符号生成部の出力を、前記ドットカウンタの前記ｍドットカウント信号出力時に前記ｍビットレジスタの出力をディザトグルパターンとして前記ディザ合成部へ出力し、
前記ディザ合成部に入力された前記選択部からの出力を用いてディザ合成された結果を前記誤差拡散処理部に出力することを特徴とするデジタル表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばテレビやコンピュータの表示端末等として用いられるデジタル表示装置及びその表示方法の技術に関し、特に、表示データ（デジタル信号）の信号処理の技術に関する。
【背景技術】
【０００２】
従来のデジタル表示装置として、例えばプラズマディスプレイパネル（ＰＤＰと略称する）及びその表示制御及び駆動回路部を備えるプラズマディスプレイ装置 （ＰＤＰ装置と略称する）がある。例えばＰＤＰ装置におけるＰＤＰの表示のための表示データの信号処理において、複数の処理の組合せにより、ＰＤＰの表示画像にノイズの発生を引き起こす場合がある。複数の処理の組合せは、例えば、誤差拡散処理とその後段のＰＤＰ出力のためのデータ変換処理との組合せである。ノイズの発生としては、画像における特定の階調にノイズが発生する場合が挙げられる。従来、ノイズの対策として、複数の処理の組合せに対し、更に別の処理、例えばディザ処理等を付加することにより、表示データ及び画像のノイズの解消又は低減が図られる。例えば誤差拡散処理工程の前段にディザ処理工程を付加する。この際、ディザ処理に用いられるディザトグルパターンとしては、常に一定のディザトグルパターンを用いるものの他、一定周期でディザトグルパターンを変更するようなものが公知の技術として知られている。たとえば特開平６−３２４６５６号公報では、奇数フィールドと偶数フィールドで異なるディザトグルパターンを用いてディザ処理を行う方法が開示されている。
【特許文献１】特開平６−３２４６５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、周波数の最も高い市松模様のディザトグルパターンを使用し続けると、画面上に千鳥状のざらつきが生じる。
【０００４】
また、特開平６−３２４６５６号公報で用いられている周期的にディザトグルパターンを変更するような場合、フレーム変調のトグルパターンとディザトグルパターンが干渉し、ストライプや斜め線などの固定模様的ノイズが発生する場合がある。
【０００５】
本発明の目的は、プラズマディスプレイなどの表示用信号処理において、ディザトグルパターンとしてマトリクス状のランダムパターンを用いることで、ディザ処理に起因する画質劣化を抑制することにある。
【課題を解決するための手段】
【０００６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。
【０００７】
本発明の代表的な実施の形態に関わるデジタル表示装置は水平同期信号をカウントするラインカウンタ、水平同期信号入力後のドットクロックをカウントするドットカウンタ、初期値設定部、初期値設定部より与えられる初期値に基づき擬似乱数を生成する擬似ランダム符号生成部及び擬似ランダム符号生成部の出力ｍビット（ｍ：整数）を記憶するｍビットレジスタ、選択部を有するディザトグルパターン生成部、ディザ合成部及び誤差拡散処理部を含み、初期値設定部はラインカウンタの出力タイミングで初期値を擬似ランダム符号生成部に出力し、擬似ランダム符号生成部はドットカウンタによるｍドットカウント信号が出力されていないときのドットクロックのタイミングで擬似ランダム符号を生成・出力し、ｍビットレジスタはドットカウンタのｍドットカウント信号非出力時に擬似ランダム符号を記憶し、選択部はドットカウンタのｍドットカウント信号非出力時に擬似ランダム符号生成部の出力を、ドットカウンタのｍドットカウント信号出力時にｍビットレジスタの出力をディザトグルパターンとしてディザ合成部へ出力し、ディザ合成部においてディザ合成された結果を誤差拡散処理部に出力することを特徴とする。
【発明の効果】
【０００８】
ディザ処理に起因する画質劣化を防ぐことが可能になる。
【発明を実施するための最良の形態】
【０００９】
（プラズマディスプレイ装置の基本技術）
まずプラズマディスプレイ装置の構成に付いて説明する。図２はデジタル表示装置であるプラズマディスプレイ装置の全体構成図である。プラズマディスプレイ装置（ＰＤＰ装置）１００は、表示パネル部（ＰＤＰ）４０、駆動回路部３０、表示制御回路部２０、及び画像信号処理部１０（図１の回路）などを有する。表示パネル部４０に対して駆動回路部３０が接続され、表示制御回路部２０に対して駆動回路部３０が接続される。また、表示制御回路部２０に対して接続される画像信号処理部１０を有する。なお、表示制御回路部２０内に画像信号処理部１０を設ける等の形態でも構わない。
【００１０】
プラズマディスプレイ装置１００のハードウェア構成として、例えば、図示しないシャーシ部に対し表示パネル部４０が貼り合わせられ、シャーシ部の背面側に表示制御回路部２０などの各回路部を実装したＩＣや図示しない電源回路部などが配置されたＰＤＰモジュールを有する。シャーシ部の背面側の回路部と、表示パネル部４０の端部とが、駆動回路部３０に対応するドライバモジュール（フレキシブル基板に対しドライバＩＣ等を実装したモジュール）により接続される。このような構成のＰＤＰモジュールが、外部筐体に収容され、ＰＤＰ装置セットが構成される。
【００１１】
画像信号処理部１０は、図１に示すとおり、外部から表示データを入力し、表示データ変換や表示データのノイズ低減処理などが行われ、画像データ制御部２１に対し表示データＤｏ  を出力する。入力される表示データは、例えばＲＧＢ形式であり、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した表示データ（Ｒ）、表示データ（Ｇ）、表示データ（Ｂ）の信号から成る。表示データ（入力デジタル信号）は、まず、ディザ処理部９１２に入力されディザ処理される。その出力が、次に、誤差拡散処理部９１３に入力され誤差拡散処理される。誤差拡散処理後に、さらにデータ変換部９１４に送られ、表示パネルへの出力のためのデータ変換が行われ表示データＤｏとして出力される。画像信号処理部１０は、例えばＡＳＩＣ（特定用途向け集積回路）等のハードウェアで実装される。
【００１２】
表示制御回路部２０は、画像データ制御部２１、タイミング制御部２２を有する。表示制御回路部２０は、外部より入力されるインタフェース信号｛ＣＬＫ（ドットクロック）、Ｂ（ブランキング信号）、ＶＳＹＮＣ（垂直同期）、ＨＳＹＮＣ（水平同期）｝に基づき、駆動回路部３０を制御するための制御信号を形成し、これにより駆動回路部３０を制御する。画像データ制御部２１から、フレームメモリ部２３に蓄積される表示データＤｏをもとに、データ電極駆動回路部３１を制御する。またタイミング制御部２２からのタイミング信号により、データ電極駆動回路部３１、走査電極駆動回路部３２、Ｘ及びＹ維持電極駆動回路部（３３、３４）をそれぞれ制御する。
【００１３】
画像データ制御部２１は、フレームメモリ部２３、フレームメモリ制御回路部２４を有する。画像データ制御部２１は、駆動回路部３０に対する表示データの供給を制御する。タイミング制御部２２は、表示処理タイミングを制御するタイミング信号を生成し、フレームメモリ制御回路部２４、データ電極駆動回路部３１、走査電極駆動回路部３２、Ｘ維持電極駆動回路部３３、及びＹ維持電極駆動回路部３４に供給する。フレームメモリ部２３は、画像信号処理部１０からの表示データＤｏを蓄積する。フレームメモリ制御回路部２４は、タイミング信号に従ってフレームメモリ部２３を制御し、フレームメモリ部２３からデータ電極駆動回路部３１に対し表示データを出力する。
【００１４】
駆動回路部３０は、データ（アドレス）電極駆動回路部３１、走査電極駆動回路部３２、Ｘ維持電極駆動回路部３３、Ｙ維持電極駆動回路部３４を有する。駆動回路部３０では、表示制御回路部２０からの制御信号に従ってＰＤＰ４０の電極を駆動する。データ電極駆動回路部３１は、フレームメモリ部２３からの表示データをもとに、ＰＤＰ４０のデータ線（アドレス電極）を駆動する。走査電極駆動回路部３２は、ＰＤＰ４０の走査線（Ｙ電極に対応する）を駆動する。Ｘ維持電極駆動回路部３３は、ＰＤＰ４０のＸ電極を駆動する。Ｙ維持電極駆動回路部３４は、走査電極駆動回路部３２を介して、ＰＤＰ４０のＹ電極を駆動する。ＰＤＰ４０の表示画面において、データ電極駆動回路部３１と走査電極駆動回路部３２からの駆動により、表示セル決定のためのアドレス放電が行われる。次いでＸ及びＹ維持電極駆動回路部（３３、３４）からの駆動により、表示セル発光のための維持放電が行われる。
【００１５】
以下、このプラズマディスプレイ装置の基本構成を前提に、本発明の実施の形態を説明する。
【００１６】
（第１の実施の形態）
図３及び図４は本発明の第１の実施の形態が想定する動作を説明するための図である。
【００１７】
本実施の形態においてはｍ行ｍ列のマトリクス状のトグルパターン（マトリクスパターン）を生成し、メモリ中に記憶する。ここにおける「ｍ」は任意の整数値である。この際、実際のディザトグルパターンは列単位で出力されるため、一行分の出力期間中メモリに記憶すれば良い。図３の矢印の無いハッチングされた箇所がこの生成するマトリクス状のトグルパターンである。
【００１８】
本実施の形態では、フレームに表示する画像データの先頭に当たるフレームの左上のトグル生成時にトグルパターン生成に用いる擬似乱数の「所定の初期値」を投入する。投入後、ｍビットの間は、擬似乱数の生成を行うため、擬似乱数生成器にクロックを供給する。この動作クロック供給期間中、擬似乱数生成器は擬似乱数を出力し続け、これを所定の記憶部に記憶すると共に、ディザトグルパターン用の最初のｍビットの情報として出力する。
【００１９】
ｍ回クロックが供給されると、以降はディザトグルパターンの1行分（画面の横のドット数）の残りのビットは、記憶部に記憶した情報から出力する。
【００２０】
1行分の出力が終わると、再度擬似乱数生成器にクロックを供給する。このとき、初期値の設定は行わずに擬似乱数の生成を続行する。擬似乱数生成器にｍ回クロックが供給されると、ディザトグルパターンの1行分（画面の横のドット数）の残りのビットは、記憶部に記憶した情報から出力する。以上の処理をフレーム左上の画素からｍ行分反復して続行する。その後ｍ＋１行目において再度フレームの左上端でセットした「所定の初期値」を投入して、擬似乱数を生成する。これを繰り返すと、フレーム中にｍ×ｍのトグルパターンを敷き詰めた1フレーム分のディザトグルパターンが生成される。
【００２１】
この処理を行う上で必要とされる記憶部の容量はｍ×ｍビットではなくｍビットで済む。すなわち、1行分のｍビットの記憶を行うだけで済む。
【００２２】
図５は、本実施の形態におけるディザ処理部９１２の構成を示すブロック図である。このディザ処理部９１２はディザトグルパターン生成部８０１と、ディザ合成部８０２より構成される。
【００２３】
ディザトグルパターン生成部８０１はフレームごとのマトリクスパターンを生成するための回路である。ディザトグルパターン生成部８０１には垂直同期信号（ＶＳｙｎｃ）信号が入力され、これが動作のトリガーとなる。ディザトグルパターン生成部８０１の出力はディザ合成部８０２に入力される。
【００２４】
図６はディザ合成部８０２のブロック図である。ディザ合成部８０２には画像信号処理部１０に入力されたデータ信号及びディザトグルパターン生成部の出力信号が入力される。ディザ合成部８０２では、ディザトグルパターン生成部の出力とデータ信号を論理合成（ディザ合成）することで誤差拡散処理部に対する出力データが生成される。
【００２５】
ディザトグルパターン生成部８０１から出力されたディザトグルパターンはディザ合成部の選択部７０１に送出される。この選択部７０１にはディザ係数（＋）格納レジスタ７０２及びディザ係数（−）格納レジスタ７０３が接続されている。また、この選択部７０１には表示データも入力される。これらのレジスタの設定及び、入力される表示データの階調レベルに応じて表示データに加算減算するディザ係数（＋または−）が選択される。そして、この加算または減算の判断とあわせて、係数加算部７０４に送出され、論理演算をした後に、誤差拡散処理部９１３に送出される。
【００２６】
次に、このディザトグルパターン生成部８０１の構成について図７に基づき説明する。本実施の形態に関わるディザトグルパターン生成部は、ラインカウンタ１００１、初期値設定部１００２、ドットカウンタ１００３、擬似ランダム符号生成部１００４、ｍビットレジスタ１００５、選択部１００６より構成される。また入力信号の処理に際して、入力信号加工部２０００を有する。
【００２７】
ラインカウンタ１００１はｍ行（０からｍ−１まで）を繰り返しカウントするカウンタである。また、ラインカウンタ１００１には垂直同期信号が入力され、フレームの先頭がどこであるかを容易に識別することが可能となる。この目的のため、垂直同期信号はラインカウンタ１００１のリセットに用いられる。
【００２８】
一方、ドットカウンタ１００３は水平同期信号後のｍドット（０からｍ−１まで）をカウントして停止するカウンタである。ドットカウンタ１００３には水平同期信号（ＨＳＹＮＣ）が入力され、これにより、横方向のドットの先頭が容易に確認可能である。従って、入力信号加工部２０００を経由した水平同期信号（ＨＳＹＮＣ）を用いてドットカウンタ１００３のリセットが行われる。
【００２９】
また、ドットカウンタ１００３では、上記水平同期信号のリセット後、ｍビット分ドットクロックが入力されることをカウントし、ｍビット入力後はキャリー信号をアクティブにする。このキャリー信号をインバータで反転させた後にドットクロックと論理積をとることで擬似ランダム符号生成部１００４へのクロックの供給を停止する。また、キャリー信号がアクティブに成ることで選択部１００６はディザトグルパターンとして、ｍビットレジスタ１００５の値を出力する。さらにキャリー信号の反転信号をｍビットレジスタに入力することで擬似ランダム符号生成部１００４で生成した擬似乱数の記憶タイミングを生成する。
【００３０】
ドットカウンタ１００３はリセットでキャリー信号が非アクティブとなり、再度カウントアップ可能な状態になる。そしてドットクロックがｍビット入力されることをカウントする。この間、擬似ランダム符号生成部１００４は動作し、同時に擬似ランダム符号生成部１００４で生成した擬似乱数をｍビットレジスタ１００５に記憶する。
【００３１】
選択部１００６は擬似ランダム符号生成部１００４の出力をディザ合成部８０２に出力することとなる。初期値設定部１００２は生成するディザトグルパターンの初期値を決定する箇所である。ディザトグルパターンは使用目的上、ディザトグルパターン内の明暗が一定になる必要があるが、擬似ランダム符号生成部１００４に投入する初期値は設計事項である。ただし、1フレームで数度訪れる、初期値の再設定タイミングでは同じ初期値を擬似ランダム符号生成部１００４に設定する必要がある（図３参照）。
【００３２】
擬似ランダム符号生成部１００４はｍ行ｍ列のマトリクス状のトグルパターンを生成する擬似乱数の生成部である。ここで生成されたｍビット分の擬似乱数はｍビットレジスタ１００５及び選択部１００６に送信される。ｍビットレジスタ１００５は擬似ランダム符号生成部１００４から出力される１行分（ｍビット）のトグルパターンを記憶するためのメモリである。
【００３３】
選択部１００６はディザトグルパターン生成部の出力として、擬似ランダム符号生成部１００４の出力を用いるか、ｍビットレジスタ１００５の出力を用いるかを決定する回路である。この際、ドットカウンタ１００３の出力（キャリー）を参照していずれを出力信号にするか決定する。
【００３４】
一般にデジタル映像信号には、画像表示領域ではない部分に水平同期信号やドットクロックが存在する。従って、これらの入力信号を前段で処理を行わないと、ディザトグルパターンを本来意図する表示データに対応させることはできない。入力信号加工部２０００は、この無効な水平同期信号排除することを目的とした回路である。この入力信号加工部２０００には水平同期信号（ＨＳＹＮＣ）、ドットクロックの他に、データイネーブル信号が入力される。
【００３５】
水平同期信号（ＨＳＹＮＣ）は1ラインの先頭を表す信号である。前述の通り、この信号は描画領域の先頭を表す信号ではない。また、ドットクロックは１ラインに属する各ビットのデータを識別するための動作クロックである。これもまた、水平同期信号（ＨＳＹＮＣ）同様描画領域であることを保証するものではない。
【００３６】
データイネーブル信号は、入力中のこれらの水平同期信号（ＨＳＹＮＣ）及びドットクロックが描画領域に属するか否かを判別するための信号である。これがアクティブなときに水平同期信号（ＨＳＹＮＣ）及びドットクロックはラインカウンタ１００１やドットカウンタ１００３に入力され、ディザ合成部は動作することとなる。
【００３７】
次に、このディザトグルパターン生成部の擬似ランダム符号生成部１００４の構成を図８に基づき説明する。
【００３８】
図８は本実施の形態におけるディザトグルパターン生成部に適用可能な擬似乱数生成器（ＰＲＢＳ１１）を表すブロック図である。この回路では、シフトレジスタ１１個を直列に接続し、１クロックに１ビットずつ上位ビットにシフトする。また、このとき１１ビットと９ビットの論理計算を行い、１ビット目に設定するとともに擬似ランダム符号生成部１００４及び選択部１００６に出力される。なお動作タイミングはドットクロックと、キャリー信号の反転出力の論理積である。
【００３９】
なお、ここでは便宜上ＰＲＢＳ１１という、１１ビットのレジスタを有する回路を提示した。しかし、十分な周期の長ささえ担保できれば、この擬似ランダム符号生成部１００４のビット数をいくつにしても良い。
【００４０】
以上の回路構成により、水平同期信号の入力からｍビットの間で１行ｍビットの擬似ランダムデータを生成し、ｍビットレジスタ１００５に記録される。一方、ｍ＋１ビットから次の水平同期信号の入力まではｍビットレジスタ１００５に記録された擬似ランダムデータを繰り返し出力することで１フレームの１行分のディザトグルパターンが生成される。
【００４１】
これを水平同期信号（入力信号加工部２０００による加工済みのもの）の最初の入力から、ｍ行分繰り返すことで、ｍ行分のディザトグルパターンが生成される。
【００４２】
ｍ＋１個目の水平同期信号で再度、初期値設定部１００２から擬似ランダム符号生成部１００４に対して初期値が設定される。このとき、設定される初期値は先頭の行で設定される初期値と同じ値を用いる。
【００４３】
以降、全てのフレーム内のビットに対応した１フレーム用のディザトグルパターンを生成し、ディザ合成部に出力する。１フレーム用のディザトグルパターンを生成・出力した後は、ｍビットレジスタ１００５をリセットないしは上書き可能な状態にすることで次のフレームに備える。
【００４４】
以上のような構成により、各フレームにランダム性のあるディザトグルパターンを生成する。これにより、自然画に適合した目に付きにくく、ノイズ感の少ない画像を提供することが可能となる。
【００４５】
（第２の実施の形態）
次に本発明の第２の実施の形態について説明する。
【００４６】
図９は本発明の第２の実施の形態で想定する動作を示す図である。本実施の形態では、４フレームで１周期を構成する。また、本実施の形態ではディザトグルパターンを異なるタイミングで２種生成する。すなわち１フレーム目の最初に水平同期信号が入力された時にｍ×ｍドットのマトリクスパターンＡの作成を開始する。第１の実施の形態同様に１フレーム目用のディザトグルパターンを生成し終えると、次の２フレーム目用のマトリクスパターンＢの作成をすると同時に２フレーム目用のｍ×ｍドットのマトリクスパターンを生成する。この際第１の実施の形態では１フレーム目のｍ×ｍドットのマトリクスパターンをリセット若しくは上書きできるようにしていた。本実施の形態では、１フレーム目のマトリクスパターンＡと２フレーム目のマトリクスパターンＢをフレームで切り替える。
【００４７】
この後、３フレーム目では１フレーム目のマトリクスパターンＡと同じものを用いる。３フレーム目では、１フレーム目の初期値と同じ初期値を擬似ランダム符号生成部１００４に投入することで同じマトリクスパターン及び１フレーム分のディザトグルパターンを生成する。４フレーム目も３フレーム目と同様に、２フレーム目の初期値と同じ初期値を擬似ランダム符号生成部１００４に投入することで同じマトリクスパターン及び１フレーム分のディザトグルパターンを生成する。４フレームまで行くと一巡し、フレームカウンタ１００７及び初期値設定部１００８は初期化され、次のフレームからは上記の手順を繰り返す。
【００４８】
図１０は本発明の第２の実施の形態に関わるディザトグルパターン生成部のブロック図である。第１の実施の形態との相違は、フレームカウンタ１００７の存否である。また、初期値設定部１００８にはフレームカウンタ１００７の出力が入力され、それに伴い構成が第１の実施の形態と相違している。
【００４９】
フレームカウンタ１００７は、現在取り扱っているフレームが上記の１フレームから４フレーム目のいずれに相当するかを確認するためのカウンタである。第１の実施の形態でも入力されていた垂直同期信号（ＶＳＹＮＣ）が本カウンタに入力される。このフレームカウンタ１００７の出力が初期値設定部１００８に入力され、初期値の設定に反映される。
【００５０】
初期値設定部１００８は基本的には第１の実施の形態の初期値設定部１００２と同様の機能を有するが、１フレーム目と３フレーム目、２フレーム目と４フレーム目は同じ初期値を用いるため、これらの初期値を記憶するメモリが含まれている。
【００５１】
（第３の実施の形態）
次に本発明の第３の実施の形態について説明する。
【００５２】
図１１は本発明の第３の実施の形態で想定する動作を示す図である。本実施の形態では、４フレームで１周期を構成する点で第２の実施の形態と同様である。ただし、第２の実施の形態では１フレーム目と３フレーム目、２パフレーム目と４フレーム目で同じマトリクスパターン及びディザトグルパターンを用いていた。これに対し、本実施の形態では３フレーム目のマトリクスパターンと４フレーム目のマトリクスパターンは、それぞれ１フレーム目のマトリクスパターンと２フレーム目のマトリクスパターンの反転パターンである点が相違する。これにより、１フレーム目と３フレーム目、２フレーム目と４フレーム目とのパターンの「振れ」が０となるので、マトリクスパターンにより画面の濃淡が付く等を防ぐことができる。
【００５３】
図１２は本発明の第３の実施の形態に関わるディザトグルパターン生成部のブロック図である。選択部の出力にインバータが設けられ、フレームカウンタ１００７の出力に応じて反転判定部１００９が出力を切り替える点が特徴である。
【００５４】
反転判定部１００９はフレームカウンタ１００７の出力に応じて切り替えを行うスイッチである。すなわち上記の例では１フレーム目と２フレーム目ではインバータを介さずに入力したものをディザ合成部に出力する。また、３フレーム目と４フレーム目ではインバータを介した反転したランダムパターンをディザ合成部に出力する。
【００５５】
（第４の実施の形態）
次に本発明の第４の実施の形態について説明する。図１３は本発明の第４の実施の形態で想定する動作を説明する概念図である。これは、第３の実施の形態をより簡素化したものであり、２フレームで１周期を構成する。そして、１フレーム目のマトリクスパターンを反転させたものを２フレーム目で用いる。
【００５６】
なお回路構成は第３の実施の形態のものを同様に用いることが可能であるが、１フレーム目と２フレーム目で同じ初期値を用いることがわかっているため、フレームカウンタ１００７の出力を初期値設定部１００８に入力せずに済ませることも可能である。またフレームカウンタ１００７の必要なカウント数は第３の実施の形態の「４」（２ビット）と異なり「２」（１ビット）である。従って、全体的に、第３の実施の形態より回路構成が簡略化可能なことが特徴である。
【００５７】
（第５の実施の形態）
以下に本発明の第５の実施の形態について説明する。図１４は、本実施の形態と、第１の実施の形態までの相違点を示す図である。これまでの実施の形態では、データイネーブル信号によって描画有効領域を保障し、ラインカウンタ値を用いてｍラインごとにディザパターンの初期値の設定をする構成を取っていた。これに対し、図１４に示すとおり、本実施の形態では画面表示領域とディザパターンを並べる領域をずらすところに特徴がある。すなわち、画面左端からｎドット移動した点からディザパターンを並べる。すなわち、データイネーブル信号による描画領域の保障を意識的に外すだけでなく、意識的に、ディザトグルパターンを水平方向及び垂直方向ｎドット（ｎ：可変）ずつずらすことで、１つのディザトグルパターンを複数通りに遣うことが可能になる。これは、第1の実施の形態で述べたとおり、描画領域以外にも水平同期信号及びドットクロックが動作していることを利用したものである。
【００５８】
垂直同期信号（ＨＳＹＮＣ）の入力から表示が有効となるまでのドットをＶ０とする。また、水平同期信号（ＶＳＹＮＣ）から表示が有効となるまでのクロック数をＨ０とする。描画有効領域の原点は垂直同期信号（ＨＳＹＮＣ）入力からＶ０ライン及びＨ０ドットずれた位置となる。本実施の形態では、この描画有効領域の原点からｎライン、ｎドット移動した点をｍ行ｍ列のトグルパターンの基点とする。そして、ここからｍ行ｍ列のトグルパターンを生成することとなる。
【００５９】
図１５は、本発明の第５の実施の形態に関わるディザトグルパターン生成部のブロック図である。基本構成は第１の実施の形態のそれと同じであるが、上述したとおり、本実施の形態においては、データイネーブル信号による描画有効領域の保障は行わないため、第４の実施の形態にまで存在した入力信号加工部２０００は存在しない。そのかわり、（Ｖ０−ｎ）ラインシフト部１０２１、（Ｈ０−ｎ）ドットシフト部１０２２が存在する。
【００６０】
（Ｖ０−ｎ）ラインシフト部１０２１は垂直同期信号を（Ｖ０−ｎ）ライン遅延させた出力を生成する。そして、この出力をラインカウンタ１００１のリセット信号として用いる。（Ｈ０−ｎ）ドットシフト部１０２２は水平同期信号を（Ｈ０−ｎ）ドット遅延させた出力を生成する。そして、この出力をラインカウンタ１００１の増加タイミング信号及びドットカウンタ１００３のリセット信号として用いる。
【００６１】
このようにすることで、ラインカウンタ１００１は描画有効領域上端よりｎライン分先行する。また、ドットカウンタ１００３は描画有効領域左端よりｎドット分先行して動作を開始する。これにより、ディザトグルパターンを「ずらす」ことが可能となる。
【００６２】
（第６の実施の形態）
以下に本発明の第６の実施の形態について説明する。
【００６３】
図１６は本実施の形態で想定する動作を説明する概念図である。これまでの実施の形態では、画面の表示構成色である赤（Ｒ）、緑（Ｇ）、青（Ｂ）の三色とも、同じディザトグルパターンを使用していた。これに対し、本実施の形態では上記三色のうち緑（Ｇ）のみを他の２色と反転したトグルパターンを用いることで、画面全体としてディザトグルパターンの影響でザラツキ感が生じることを防ぐことにある。緑（Ｇ）のみを反転させているのは、各ドットを構成するＲＧＢの明るさは、それぞれ３：６：１であり、緑（Ｇ）を反転させると明るさのバランスが取れるためである。
【００６４】
図１７は本実施の形態で想定するディザトグルパターン生成部のブロック図である。このブロック図では、第３の実施の形態にかかわる図１２のブロック図を基礎として、本実施の形態にかかわる箇所を追加している。しかし、第１の実施の形態ないし第５の実施の形態のいずれにも適用可能である。図１７からも分かるとおり、反転判定部１００９の出力を緑（Ｇ）のみ反転させ出力する。これにより、明るさのばらつきが均等化され、モアレ風の出力を意図しない模様が画面から浮かび上がることを防ぐことができる。
【００６５】
（第７の実施の形態）
以下に本発明の第７の実施の形態について説明する。第７の実施の形態では、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の三色のうち、二色と他の一色を反転させていた。これに対し、第7の実施の形態は各色ごとにランダムパターンを出力する。
【００６６】
図１８は第７の実施の形態のディザトグルパターン生成部の構成を表すブロック図である。このディザトグルパターン生成部では、制御信号を生成するラインカウンタ、ドットカウンタ及びフレームカウンタは三色で共用する。そして、初期値設定部以降の擬似ランダム符号を生成する箇所については、各色に回路を構成する。これにより、三色それぞれで異なるディザトグルパターンを生成することで、明暗の輝度差だけでなく、赤（Ｒ）、緑（Ｇ）、青（Ｂ）輝度の偏りをより分散させることが可能となる。
【００６７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更が可能であることは言うまでもない。
【００６８】
（付記）
本発明に関わるデジタル表示装置は、フレーム変調のトグルパターンとの干渉を排する目的でディザトグルパターンがフレーム単位でランダムに変化することを特徴としても良い。
【００６９】
また、このデジタル表示装置のラインカウンタは水平同期信号が入力される間ｍ回カウントを繰り返し、ｍカウントごとに初期値設定部にタイミング信号を出力することを特徴としても良い。
【００７０】
また、このデジタル表示装置のドットカウンタはドットクロックをｍ回入力されることでカウントを停止し、ｍドットカウント信号を出力することを特徴としても良い。
【００７１】
このデジタル表示装置の初期値設定部は同一フレームのｍラインごとに同じ初期値を擬似ランダム符号生成部に出力することを特徴としても良い。
【００７２】
このデジタル表示装置の初期値設定部はフレームごとに初期値を変更することを特徴としてもよく、また、奇数フレーム及び偶数フレームごとに初期値を変更することを特徴としても良い。
【００７３】
このデジタル表示装置は更に反転判定部を有し、選択部の出力が分岐反転され、反転判定部が選択部の出力または反転された出力のいずれか１をディザトグルパターンとして出力することを特徴としても良い。
【００７４】
このデジタル表示装置のラインカウンタは垂直同期信号によってリセットされることを特徴としても良い。
【００７５】
このデジタル表示装置は、垂直同期信号を遅延する（Ｖ０−ｎ）ラインシフト部を更に有することを特徴としても良く、水平同期信号を遅延する（Ｈ０−ｎ）ドットシフト部を更に有することを特徴としても良い。
【００７６】
このデジタル表示装置のラインカウンタは表示ラインをカウントし、ドットカウンタは表示ドットをカウントすることを特徴としてもよい。
【００７７】
これらのデジタル表示装置において、ディザトグルパターン生成部は赤青緑の三色の描画データに対する各色のディザトグルパターンを生成し、緑用描画データのディザトグルパターンは赤用描画データのディザトグルパターンを反転したものであることを特徴としても良い。また、青用描画データのディザトグルパターンを反転したものであることを特徴としても良い。
【００７８】
本発明の代表的な実施の形態に関わるデジタル表示装置は、水平同期信号をカウントするラインカウンタ、この水平同期信号入力後のドットクロックをカウントするドットカウンタ、誤差拡散処理部及び、初期値設定部、該初期値設定部より与えられる初期値に基づき擬似乱数を生成する擬似ランダム符号生成部及び前記擬似ランダム符号生成部の出力ｍビット（ｍ：整数）を記憶するｍビットレジスタ、選択部を有するディザトグルパターン生成部を有する取り扱う色データの数だけ含み、各ディザトグルパターン生成部の初期値設定部はラインカウンタの出力タイミングで初期値を同じディザトグルパターン生成部内の擬似ランダム符号生成部に出力し、各ディザトグルパターン生成部の擬似ランダム符号生成部はドットカウンタによるｍドットカウント信号が出力されていないときのドットクロックのタイミングで擬似ランダム符号を同じディザトグルパターン生成部内に生成・出力し、各ディザトグルパターン生成部のｍビットレジスタはドットカウンタのｍドットカウント信号非出力時に同じディザトグルパターン生成部内の擬似ランダム符号を記憶し、各ディザトグルパターン生成部の選択部はドットカウンタのｍドットカウント信号非出力時に擬似ランダム符号生成部の出力を、ドットカウンタのｍドットカウント信号出力時にｍビットレジスタの出力をディザトグルパターンとしてディザ合成部へ出力し、ディザ合成部に入力された選択部からの出力を用いてディザ合成された結果を誤差拡散処理部に出力することを特徴としても良い。
【産業上の利用可能性】
【００７９】
液晶若しくはプラズマディスプレイと言ったデジタル表示装置のディザトグルパターンの提供を想定するが、必ずしもこれにはこだわらない。たとえば表示装置側では有機ＥＬやＳＥＤ（表面電界ディスプレイ）といった、次世代のデジタル表示装置にも適用可能である。
【図面の簡単な説明】
【００８０】
【図１】デジタル表示装置の画像信号処理部の構成を表すブロック図である。
【図２】デジタル表示装置の中の画像信号処理部の位置づけを表すブロック図である。
【図３】第1の実施の形態が想定する動作を説明するための図である。
【図４】第1の実施の形態が想定する動作を説明するための図である。
【図５】ディザ処理部の構成を表すブロック図である。
【図６】ディザ合成部のブロック図である。
【図７】第１の実施の形態に関するディザトグルパターン生成部の構成を表すブロック図である。
【図８】擬似ランダム符号生成部の基本構成を表すブロック図である。
【図９】第２の実施の形態が想定する動作を説明するための図である。
【図１０】第２の実施の形態に関するディザトグルパターン生成部の構成を表すブロック図である。
【図１１】第３の実施の形態が想定する動作を説明するための図である。
【図１２】第３の実施の形態に関するディザトグルパターン生成部の構成を表すブロック図である。
【図１３】第４の実施の形態が想定する動作を説明するための図である。
【図１４】第５の実施の形態が想定する動作を説明するための図である。
【図１５】第５の実施の形態に関するディザトグルパターン生成部の構成を表すブロック図である。
【図１６】第６の実施の形態が想定する動作を説明するための図である。
【図１７】第６の実施の形態に関するディザトグルパターン生成部の構成を表すブロック図である。
【図１８】第７の実施の形態に関するディザトグルパターン生成部の構成を表すブロック図である。
【符号の説明】
【００８１】
１０…画像信号処理部、２０…表示制御回路部、２１…画像データ制御部、
２２…タイミング制御部、２３…フレームメモリ部、
２４…フレームメモリ制御回路部、３０…駆動回路部、
３１…データ電極駆動回路部、３２…走査電極駆動回路部、
３３…Ｘ維持電極駆動回路部、３４…Ｙ維持電極駆動回路部、４０…表示パネル部、
７０１…選択部、７０２…ディザ係数（＋）格納レジスタ、
７０３…ディザ係数（−）格納レジスタ、７０４…係数加算部、
８０１…ディザトグルパターン生成部、８０２…ディザ合成部、
９１２…ディザ処理部、９１３…誤差拡散処理部、９１４…データ変換部、
１００１…ラインカウンタ、１００２…初期値設定部、１００３…ドットカウンタ、
１００４…擬似ランダム符号生成部、１００５…ｍビットレジスタ、
１００６…選択部、１００７…フレームカウンタ、１００８…初期値設定部、
１００９…反転判定部、１０２１…（Ｖ０−ｎ）ラインシフト部、
１０２２…（Ｈ０−ｎ）ドットシフト部、２０００…入力信号加工部。
【図１】
2009092837.tif 000003
【図２】
2009092837.tif 000004
【図３】
2009092837.tif 000005
【図４】
2009092837.tif 000006
【図５】
2009092837.tif 000007
【図６】
2009092837.tif 000008
【図７】
2009092837.tif 000009
【図８】
2009092837.tif 000010
【図９】
2009092837.tif 000011
【図１０】
2009092837.tif 000012
【図１１】
2009092837.tif 000013
【図１２】
2009092837.tif 000014
【図１３】
2009092837.tif 000015
【図１４】
2009092837.tif 000016
【図１５】
2009092837.tif 000017
【図１６】
2009092837.tif 000018
【図１７】
2009092837.tif 000019
【図１８】
2009092837.tif 000020