(57)【要約】【課題】マトリクス型電界放出電子源を撮像装置に用いるとき、その駆動をパッシブ型とし点順次駆動で用いると、ショートが発生したアドレスのセルだけでなく、そのショート発生箇所と同一のゲート電極と同一のエミッタ電極の全てのセルにおいて、ショート箇所を通じての電位降下が起こるために電位差を確保できず電子が放出されないので、撮像映像に線欠陥が表示される。【解決手段】マトリクス配列されたセルエリア３０，３０，・・・毎に複数の電子源アレイ３１，３２を配置し、同一のセルエリア３０に属する電子源アレイ３１，３２を別々のドライブ回路によって同一の期間内に駆動するので、一方の電子源アレイ３１にショートが起こった場合でも他方の電子源アレイ３２からの電子放出で、画像の品位を確保でき、線欠陥を解消する。【選択図】図１
2009224232.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス配列されたセルエリア毎に複数の電子源アレイを配置し、
同一のセルエリアに属する前記複数の電子源アレイを別々のドライブ回路によって同一の期間内に駆動する
マトリクス型電界放出電子源の駆動方法。
【請求項２】
マトリクス配列されたセルエリア毎に第１の電子源アレイと第２の電子源アレイが少なくとも設けられ、
第１の電子源アレイを、
エミッタが複数配列された第１のエミッタアレイとこの第１のエミッタアレイの各エミッタに対向して設けられた第１のゲート電極を有し第１のエミッタアレイと第１のゲート電極との電位差によって前記エミッタからそれぞれ電子を放出するよう構成し、
第２の電子源アレイを、
エミッタが複数配列された第２のエミッタアレイとこの第２のエミッタアレイの各エミッタに対向して設けられた第２のゲート電極を有し第２のエミッタアレイと第２のゲート電極との電位差によって前記エミッタからそれぞれ電子を放出するよう構成した
電界放出電子源。
【請求項３】
第１の電子源アレイと第２の電子源アレイを別々のドライブ回路によって励起できるように、
行方向に並んだ各第１の電子源アレイのゲート電極を接続して第１のドライブ回路に接続し、
行方向に並んだ各第２の電子源アレイのゲート電極を接続して第２のドライブ回路に接続し、
第１，第２のドライブ回路を同時に駆動するように構成した
請求項２記載の電界放出電子源。
【請求項４】
セルエリア毎に第１の電子源アレイと第２の電子源アレイの２つの電子源アレイを設けるとともに、単一の前記セルエリアの形状を矩形とした場合に、
前記セルエリアを対角線で分割するように第１の電子源アレイと第２の電子源アレイの形状を、略三角形状に形成した
請求項２記載の電界放出電子源。
【請求項５】
請求項２記載の電界放出電子源を備えた撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界放出電子源を用いたマトリクス型電界放出電子源に関するものである。
【背景技術】
【０００２】
一般にマトリクス型電界放出電子源は、電界放出型ディスプレイ（Ｆield Ｅmission Ｄisplay）や撮像装置などで使用されている。
図７は電界放出型ディスプレイの動作原理を示している。
【０００３】
電子源アレイ１は、シリコン基板２の上に微小な円錐状のエミッタ３を所定のピッチで形成したエミッタアレイ４と、各エミッタ３を取り囲むように凹部５を形成するようシリコン基板２の上に形成された絶縁層６と、電子７が通過する孔８が形成されたゲート電極９とで構成されている。ゲート電極９は絶縁層６の上に設けられエミッタ３との間にサブミクロンの程度の間隔が形成されている。このゲート電極９とシリコン基板２の間に電圧を印加すると、エミッタ３の先端に電界が集中し、真空中で電子７が放出される。この電子源アレイ１を図８に示すようにマトリクス状に配列することによって電界放出電子源１００が構成されている。電界放出型ディスプレイでは図７に示すように電界放出電子源１００と対向して配置された前面板１０の内側に蛍光膜１１が形成されており、電界放出電子源１００から放出された電子７が蛍光膜１１に衝突して発光することにより表示動作が行われる。
【０００４】
実際の電子源アレイ１では、エミッタアレイ４におよそ数百から数千のエミッタ３が作り込まれたものが、図８に示すようにマトリクス状に配列して電界放出電子源が構成されている。図８では、前記シリコン基板２に接続されるエミッタ配線１２ａ，１２ｂ，１２ｃ，１２ｄ，・・・を横方向に長く配線し、ゲート配線１３ａ，１３ｂ，１３ｃ，１３ｄ，・・・が縦方向に長く配線されている。列方向ドライブ回路１４と行方向ドライブ回路１５は、エミッタ配線１２ａ，１２ｂ，１２ｃ，１２ｄ，・・・と、ゲート配線１３ａ，１３ｂ，１３ｃ，１３ｄ，・・・を選択して順次駆動することにより、表示動作を行っている。
【０００５】
この電界放出電子源は、通常の半導体工程にて作製される。エミッタ３は、一般には、フォト工程を通し円形の熱酸化膜をマスクとして台形状に加工する。このときには、ＳＦ６＋Ｏ２ガスを用いた反応性イオンエッチング、あるいは、ＫＯＨなどによる異方性ウェットエッチングなどの方法を利用する。次に、絶縁層６およびゲート電極（Ｎｂ、シリコン）９の形成を行う。次にＢＨＦによるリフトオフを行い完成する。
【０００６】
ゲート電極９とシリコン基板２の間に電圧を印加すると、エミッタ３に対しゲート電極９の電位が所定の値になったとき、列方向ドライブ回路１４と行方向ドライブ回路１５で選択された交点の電子源アレイ１のエミッタ３の先端に電界が集中し、このエミッタ３の先端から電子が放出される。また、所定の電圧以下の場合には電子の放出が停止するので、エミッタ配線とゲート配線との間の電圧を変化させることにより、エミッタ３からの電子の放出を制御することができる。
【０００７】
エミッション（電子放出）のオン−オフの制御の一例は、つぎのようなものである。
電子が放出されるように選択されたゲート配線に、必要なエミッション（電子放出）量が得られる所要の電圧Ｖｓｔ、選択されていないゲート配線にＶｂを印加し、電子が放出されるように選択されたエミッタ配線にＶｋ、選択されていないエミッタ配線に前記Ｖｓｔの電圧とを印加する。一般に  Ｖｓｔ  ＞  Ｖｂ  ＞  Ｖｋ  である。Ｖｓｔ−Ｖｋの電位差で、所定のエミッション（電子放出）電流が得られるようになっている。
【０００８】
その結果、選択されたエミッタ配線とゲート配線の交点のエミッタとゲートの電圧は所要の電圧となり、所要な量の電子を放出することができる。選択されていないエミッタ配線とゲート配線のエミッタアレイとゲート電極アレイは、ゲート配線の電位がエミッタ配線に対して負電位または同電位となり、電子は放出されない。
【０００９】
時系列にエミッション（電子放出）を行うためには、たとえば、選択ゲート配線をＶｓｔにしたうえで、同時に選択エミッタ配線をＶｋとし順次選択エミッタ配線を変更していくことで、順にエミッション（電子放出）させるセルを切り換えていく。これを順にゲート配線の数だけ繰り返すことにより全ての画素を点順次で操作することができる。
【００１０】
このときゲート配線の選択時間は、たとえば、ＮＴＳＣ規格に準ずるような場合には、６３．５μｓとなる。またそのときの、エミッタ電極の選択時間は、画素数にも依存するが、ＮＴＳＣに準ずるような画素数であるとおよそ９０ｎｓになる。これらの時間幅で所定の電位が選択ラインそれぞれに印加される。
【００１１】
撮像装置の場合には、蛍光膜１１に代わって光電変換膜を設け、エミッタ配線１２ａ，１２ｂ，１２ｃ，１２ｄ，・・・と、ゲート配線１３ａ，１３ｂ，１３ｃ，１３ｄ，・・・を選択して順次駆動することにより、光電子面上の蓄積電荷を読み出す。前面板（フェースプレート）１０とゲート電極９との間には、中間電極（メッシュ電極）が一般に存在し、それぞれ０．５〜１ｍｍ程度の距離が保たれている。つまり、前記光電変換膜が入射光量に応じて信号電荷を発生してこれを蓄積する。蓄積された被写体像の電荷を、電界放出電子源１００から電子を光電変換膜に順次放出することで、出力信号電流が透明電極、負荷抵抗、コンデンサを介し映像信号として出力される。
【特許文献１】特開平６―１７６７０４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
電子源アレイ１のエミッタ３とゲート電極９とが微少な間隔で配置されているため、この間隙に微小な導電性異物などが入り込むなどした場合には、ゲート電極−エミッタ間でショートが発生する場合がある。また、アノード（前面板１０の内側の透明電極）には高電圧を印加するため、アノードからエミッタへ放電が発生し、これによってもゲート−エミッタショートをする場合がある。
【００１３】
ゲート電極とエミッタ間にショートが発生すると、電圧降下によりゲート電極−エミッタ間に所定の電位がかからないといった不具合が生じる。電位差が発生しないと、エミッション（電子放出）電流を確保することができなくなり、エミッション（電子放出）電流を得られないと撮像装置においては、欠陥となる。
【００１４】
この電界放出電子源を上記のパッシブ型の点順次駆動で用いると、その上記の動作原理よりショートが発生したアドレスの素子だけでなく、そのショート発生箇所と同一のゲート電極と同一のエミッタ電極の全ての画素において、ショート箇所を通じての電位降下が起こるために電位差を確保できす電子が放出されない、すなわち、撮像した映像に線欠陥が表示されるという不具合が発生する。
【００１５】
本発明は、前記従来の課題を解決するもので、線欠陥のない映像情報を得ることができる撮像装置を実現できるマトリクス型電界放出電子源の駆動方法と電界放出電子源を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明の請求項１記載のマトリクス型電界放出電子源の駆動方法は、マトリクス配列されたセルエリア毎に複数の電子源アレイを配置し、同一のセルエリアに属する前記複数の電子源アレイを別々のドライブ回路によって同一の期間内に駆動することを特徴とする。
【００１７】
本発明の請求項２記載の電界放出電子源は、マトリクス配列されたセルエリア毎に第１の電子源アレイと第２の電子源アレイが少なくとも設けられ、第１の電子源アレイを、エミッタが複数配列された第１のエミッタアレイとこの第１のエミッタアレイの各エミッタに対向して設けられた第１のゲート電極を有し第１のエミッタアレイと第１のゲート電極との電位差によって前記エミッタからそれぞれ電子を放出するよう構成し、第２の電子源アレイを、エミッタが複数配列された第２のエミッタアレイとこの第２のエミッタアレイの各エミッタに対向して設けられた第２のゲート電極を有し第２のエミッタアレイと第２のゲート電極との電位差によって前記エミッタからそれぞれ電子を放出するよう構成したことを特徴とする。
【００１８】
本発明の請求項３記載の電界放出電子源は、請求項２において、第１の電子源アレイと第２の電子源アレイを別々のドライブ回路によって励起できるように、行方向に並んだ各第１の電子源アレイのゲート電極を接続して第１のドライブ回路に接続し、行方向に並んだ各第２の電子源アレイのゲート電極を接続して第２のドライブ回路に接続し、第１，第２のドライブ回路を同時に駆動するように構成したことを特徴とする。
【００１９】
本発明の請求項４記載の電界放出電子源は、請求項２において、セルエリア毎に第１の電子源アレイと第２の電子源アレイの２つの電子源アレイを設けるとともに、単一の前記セルエリアの形状を矩形とした場合に、前記セルエリアを対角線で分割するように第１の電子源アレイと第２の電子源アレイの形状を、略三角形状に形成したことを特徴とする。
【００２０】
本発明の請求項５記載の撮像装置は、請求項２記載の電界放出電子源を備えたことを特徴とする。
【発明の効果】
【００２１】
本発明によれば、第１，第２の電子源アレイを、それぞれ単独でもエミッション（電子放出）に必要な電位を持つよう構成することによって、第１の電子源アレイにおいてゲート電極とエミッタとがショートしてエミッションができなくなっても、第２の電子源アレイによってエミッションすることができるため、画質劣化をさせることなく高品位な撮像装置を作製することができる。
【００２２】
撮像装置においては、所定の電荷さえ放出すれば、必要とされる映像信号レベルは確保でき、表示映像がエミッションの量の違いにより変化することはない。本来、撮像装置において必要とされるエミッション量は、前面板（フェースプレート）面に形成された光電変換膜に発生・蓄積した電荷とカップリングさせるだけの量である。必要分以上のエミッション電荷は、陰極との間にある中間電極により吸収される。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態を図１〜図５に基づいて説明する。
図５は本発明の電界放出電子源を使用した撮像装置を示す。
ベース板１６の上側には、筒状の側壁１７とフェースプレート１８で囲まれた第１の容器１９が形成されている。ベース板１６の下側には、筒状の側壁２０と背面板２１で囲まれた第２の容器２２が形成されている。第１の容器１９の内部と第２の容器２２の内部とは、ベース板１６に形成された孔２３を介して連通している。フェースプレート１８の内側には光電変換膜２４が形成されている。第１の容器１９の内部で光電変換膜２４に対向して電子源アレイ１が、ベース板１６の上に設けられている。第２の容器２２の内部にはゲッター２５が設けられている。２６はフェースプレート１８と側壁１７の間をシールするインジュームシール、２７は側壁１７とベース板１６の間、ベース板１６と側壁２０の間、側壁２０と背面板２１の間をシールするフリットシールである。加工中の第２の容器２２は、排気管２８を介して真空装置（図示せず）に接続されており、ここを通して真空排気され、ゲッターリード２９を介してゲッター２５に通電してチップオフすることにより第１，第２の容器１９，２２の内部を真空環境にできる。
【００２４】
図１（ａ）（ｂ）は電界放出電子源１００Ａの一部を示している。
この電界放出電子源１００Ａは、マトリクス配列された矩形形状のセルエリア３０毎に第１の電子源アレイ３１と第２の電子源アレイ３２が設けられている。第１，第２の電子源アレイ３１，３２は何れも、基本的な構造は図７に示した電界放出電子源と同じ構成であって、エミッタアレイ４におよそ数百から数千のエミッタが作り込まれたものである。
【００２５】
第１，第２の電子源アレイ３１，３２を使用した本発明の実施の形態の電界放出電子源１の構成を、図２と図３に示す製造工程に基づいて詳しく説明する。
図２は各エミッタ配線１２ａ，１２ｂ，１２ｃ，１２ｄ，・・・の形状と各セルエリア３０との配置関係を示している。横方向（行方向）に長く配線されたエミッタ配線１２ａは、隣接するセルのエミッタ配線部分３３とが底辺３４の近傍３５で繋がった鋸歯状で、谷部３６に同一形状のエミッタ配線１２ｂの山部３７が隙間３８を空けて配置され、山部３９にエミッタ配線１２ｂの谷部４０が隙間３８を空けて配置されている。エミッタ配線１２ｂに隣接したエミッタ配線１２ｃ，１２ｄも同じであって、エミッタ配線１２ｂの底辺４１に隙間４２を空けて エミッタ配線１２ｃの底辺４３が配置されている。
【００２６】
このように配置された各エミッタ配線１２ａ，１２ｂ，１２ｃ，１２ｄ，・・・の上には、図３に示すように各セルエリア３０毎に、頂点の一部を切断した三角形状の第１，第２の電子源アレイ３１，３２が形成されている。ここでは第１の電子源アレイ３１の底辺４４をエミッタ配線１２ａ，１２ｃ，・・・の垂直の立ち上がり部分４５に揃えて配置されている。第２の電子源アレイ３２の底辺４６はエミッタ配線１２ｂ，１２ｄ，・・・の垂直の立ち上がり部分４７に揃えて配置されている。
【００２７】
次に図３に仮想線で示すように、縦方向（列方向）に並んだ第１の電子源アレイ３１の上にゲート電極９の間を繋ぐようにゲート配線１３ａ１が配線される。また、縦方向（列方向）に並んだ第２の電子源アレイ３２の上にゲート電極９の間を繋ぐようにゲート配線１３ａ２が配線される。
【００２８】
ここで、第１，第２の電子源アレイ３１，３２の平面形状が、前記のように三角形の頂点の一部を切断した形状であるため、第１の電子源アレイ３１の先端とゲート配線１３ａ２の間には隙間４８が形成され、第２の電子源アレイ３２の先端とゲート配線１３ａ１の間には隙間４９が形成されており、第１の電子源アレイ３１はゲート配線１３ａ２に接触しない。第１の電子源アレイ３２もゲート配線１３ａ１に接触しない。
【００２９】
その他のセルエリアについても同様に、ゲート配線１３ｂ１とゲート配線１３ｂ２、ゲート配線１３ｃ１とゲート配線１３ｃ２、ゲート配線１３ｄ１とゲート配線１３ｄ２、・・・が、ゲート配線１３ｂ１，１３ｂ２と並行に配線される。
【００３０】
このような工程で完成した電界放出電子源１を示したものが図１（ａ）（ｂ）である。このように各セルエリア３０に第１，第２の電子源アレイ３１，３２が設けられた電界放出電子源１に対して、図４に示すように第１のドライブ回路としての第１のＸ軸ドライブ回路５１の出力リード５３ａ，５３ｂ，５３ｃ，５３ｄ，・・・が、ゲート配線１３ａ１，１３ｂ１，１３ｃ１，１３ｄ１，・・・に接続され、第２のドライブ回路としての第２のＸ軸ドライブ回路５２の出力リード５４ａ，５４ｂ，５４ｃ，５４ｄ，・・・が、ゲート配線１３ａ２，１３ｂ２，１３ｃ２，１３ｄ２，・・・に接続されている。
【００３１】
第１のＸ軸ドライブ回路５１の出力リード５３ａ，５３ｂ，５３ｃ，５３ｄ，・・・が順に選択されると同時に出力リード５４ａ，５４ｂ，５４ｃ，５４ｄ，・・・も第２のＸ軸ドライブ回路５２によって順に選択されて、各セルエリア３０に設けられている第１，第２の電子源アレイ３１，３２は、セルが選択されたタイミングに第１，第２のＸ軸ドライブ回路５１，５２によって同時に駆動される。
【００３２】
また、エミッタ配線１２ａ，１２ｃ，・・・は、第１のＹ軸ドライブ回路５５の出力リード５７ａ，５７ｂ，・・・に接続され、エミッタ配線１２ｂ，１２ｄ，・・・は、第２のＹ軸ドライブ回路５６の出力リード５８ａ，５８ｂ，・・・に接続されている。
【００３３】
第１，第２のＹ軸ドライブ回路５５，５６による列方向の選択は、第１のＹ軸ドライブ回路５５の出力リード５７ａ，５７ｂ，・・・が順に選択されると同時に出力リード５８ａ，５８ｂ，・・・も第２のＹ軸ドライブ回路５６によって順に選択されるように構成されている。
【００３４】
このように、出力リード５３ａ，５３ｂ，５３ｃ，５３ｄ，・・・が順に選択されると同時に出力リード５４ａ，５４ｂ，５４ｃ，５４ｄ，・・・も第２のＸ軸ドライブ回路５２によって順に選択されて、各セルエリア３０に設けられている第１，第２の電子源アレイ３１，３２は、セルが選択されたタイミングに別々の第１，第２のＸ軸ドライブ回路５１，５２によって同時に駆動される。
【００３５】
エミッタ、ゲートなどの構造物は、シリコン基板に搭載する前に基板表面を定法により加工しておく。エミッタは、およそ２μｍのピッチで配列した。
ゲート電極、およびエミッタ電極は以下のように動作させる。
【００３６】
同期回路からのゲート電極側スタート信号を第１，第２のＸ軸ドライブ回路５１，５２が受けると、ゲート配線には、１行目から順番に最後行まで順に選択的に電圧印加される。また、エミッタ電極側スタート信号を第１，第２のＹ軸ドライブ回路５５，５６が受けると、これも１列目から順番に最後列まで順に選択的に電圧印加される。エミッタ電極側スタート信号は、各ゲート配線が選択されている間に入力される。本実施例では、ゲート配線選択開始から１０μｓ後にエミッタ電極側スタート信号を入力した。
【００３７】
ここで、第２の電子源アレイ３２は第１の電子源アレイ３１と同期させて同時に動作させる。印加電圧は、第１，第２の電子源アレイ３１，３２で同じに設定した。印加電圧の設定値は、それぞれの画素のみでの動作で十分なエミッション（電子放出）量を確保できる値とした。同一のセルエリアにおける第１，第２の電子源アレイ３１，３２は互いに絶縁されており、別の駆動回路として第１，第２のＸ軸ドライブ回路５１，５２を用意して独立で駆動できる構成したため、第１，第２の電子源アレイ３１，３２の一方に、異物などでゲート電極−エミッタ間リークが発生しても、他方が補完するため、ショートが起こった箇所についても線欠陥となることなくエミッション（電子放出）を確保することができ、高品位な撮像映像を表示することが出来た。
【００３８】
なお、上記の実施の形態ではセルエリア毎に第１，第２の電子源アレイ３１，３２の２つの電子源アレイを設けるとともに、単一の前記セルエリアの形状を矩形とした場合に、セルエリアを図６（ａ）に示すように対角線で分割するように第１，第２の電子源アレイ３１，３２の形状を略三角形状に形成したが、これは図６（ｂ）に示すように矩形のセルエリアを上下に二等分するように第１，第２の電子源アレイ３１，３２の形状を矩形に形成することもできる。
【００３９】
また、上記の説明では各セルエリア毎に二つの電子源アレイを設けたが、各セルエリア毎に３つ以上の電子源アレイを設け、格別のドライブ回路で同時に駆動するように構成することもできる。矩形のセルエリアを上下に三等分するように第１，第２，第３の電子源アレイ３１，３２，５９を設けた場合を図６（ｃ）に示す。
【産業上の利用可能性】
【００４０】
本発明は撮像装置などの高性能化に寄与できる。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施の形態の電界放出電子源の一部の拡大平面図と側面図
【図２】同実施の形態のエミッタ配線の拡大平面図
【図３】同実施の形態のエミッタ配線の上の各セルエリア毎に第１，第２の電子源アレイを形成した拡大平面図
【図４】同実施の形態の電界放出電子源とドライブ回路の接続図
【図５】同実施の形態の電界放出電子源を使用した撮像装置の断面図
【図６】同実施の形態の概略図と変形例の概略図
【図７】電界放出電子源を使用した一般的なディスプレイ装置の動作原理を説明する断面図
【図８】マトリクス配列した電界放出電子源の拡大平面図
【符号の説明】
【００４２】
１００Ａ    電界放出電子源
２    シリコン基板
３    エミッタ
４    エミッタアレイ
５    凹部
６    絶縁層
８    孔
９    ゲート電極
１２ａ，１２ｂ，１２ｃ，１２ｄ，・・・    エミッタ配線
１３ａ１，１３ｂ１，１３ｃ１，１３ｄ１，・・・    ゲート配線
１３ａ２，１３ｂ２，１３ｃ２，１３ｄ２，・・・    ゲート配線
１６    ベース板
１７，２０    側壁
１８    フェースプレート
１９    第１の容器
２１    背面板
２２    第２の容器
２３    孔
２４    光電変換膜
２５    ゲッター
２６    インジュームシール
２７    フリットシール
２８    排気管
２９    ゲッターリード
３０    セルエリア
３１    第１の電子源アレイ
３２    第２の電子源アレイ
３３    隣接するセルのエミッタ配線部分
３４，４１，４３，４４，４６    底辺
３５    底辺の近傍
３６，４０    谷部
３７，３９    山部
３８，４２，４８，４９    隙間
４５，４７    立ち上がり部分
５１    第１のＸ軸ドライブ回路（第１のドライブ回路）
５２    第２のＸ軸ドライブ回路（第２のドライブ回路）
５３ａ，５３ｂ，５３ｃ，５３ｄ，・・・    出力リード
５４ａ，５４ｂ，５４ｃ，５４ｄ，・・・    出力リード
５５    第１のＹ軸ドライブ回路
５６    第２のＹ軸ドライブ回路
５７ａ，５７ｂ，・・・    出力リード
５８ａ，５８ｂ，・・・    出力リード
５９    第３の電子源アレイ
【図１】
2009224232.tif 000003
【図２】
2009224232.tif 000004
【図３】
2009224232.tif 000005
【図４】
2009224232.tif 000006
【図５】
2009224232.tif 000007
【図６】
2009224232.tif 000008
【図７】
2009224232.tif 000009
【図８】
2009224232.tif 000010