(57)【要約】【課題】被検査基板に当接する基板検査装置の接触端子相互間に発生する電気的ショートを効率よく検出することが出来る基板検査装置及びその方法を提供すること【解決手段】基板(16)の配線パターン(2)の所定の検査点に接触されて検査信号を伝送する複数本のピン（接触端子）(1a〜8p)を有し、該ピンを介して配線パターンの電気的特性の良否を検査する基板検査装置(50)において、該基板を外した状態で、該ピン相互間の電気的ショートの有無を検査する手段を備え、該手段は、前記複数本のピンを二分割してピン群を形成し、更に形成された各ピン群を二分割してピン群を形成することを、１本のピンに分割されるまで繰り返す手段と、二分割する毎に、分割されたピン群相互間又はピン相互間の電気的ショートの有無を検査する手段とを有し、２回目の分割以降は、分割されたピン群相互間又はピン相互間の検査を同時に実施している。【選択図】図４Ａ
2009244077.tif 000002
【特許請求の範囲】
【請求項１】
基板の配線パターンの所定の検査点に接触されて検査信号を伝送する複数本のピン（接触端子）を有し、該ピンを介して配線パターンの電気的特性の良否を検査する基板検査装置において、該基板を外した状態で、該ピン相互間の電気的ショートの有無を検査する手段を備え、該手段は、
前記複数本のピンを二分割してピン群を形成し、更に形成された各ピン群を二分割してピン群を形成することを、１本のピンに分割されるまで繰り返す手段と、
二分割する毎に、分割されたピン群相互間又はピン相互間の電気的ショートの有無を検査する手段とを有し、２回目の分割以降は、分割されたピン群相互間又はピン相互間の検査を同時に実施することを特徴とする、基板検査装置。
【請求項２】
基板の配線パターンの所定の検査点に接触されて検査信号を伝送する複数本のピン（接触端子）を有し、該ピンを介して配線パターンの電気的特性の良否を検査する基板検査装置において、
前記基板を外した状態で、ピン相互間又はピン群相互間の電気的ショートの有無を検査する手段を備え、前記複数本の全てのピンに対して、ピン相互間の電気的ショートの有無を同時に検査し、電気的ショート無しとされたピンを１つのピン群にまとめて、これらピン群相互間の電気的ショートの有無を同時に検査し、更に、電気的ショート無しとされたピン群を１つのピン群にまとめて、これらピン群相互間の電気的ショートの有無を同時に検査することを繰り返して、前記複数本の全てのピンが２つの群に分かれるまで検査することを特徴とする、基板検査装置。
【請求項３】
請求項１又は２に記載の基板検査装置において、
前記複数本のピンの実際のピン総数が２の倍数でないとき、実際のピン総数より大きい２の倍数であって最小の数字を仮のピン総数とし、仮のピン総数と実際のピン総数の差を空きピンと定義して、ピン群相互間又はピン相互間の電気的ショートの有無を検査し、空きピンと他のピン間又は空きピン同士間の検査は電気的ショート無しとして処理する、基板検査装置。
【請求項４】
請求項１又は２に記載の基板検査装置において、
前記ピン群相互間又はピン相互間の電気的ショートの有無の検査は、基板に対する通常の基板検査を終了後であって次の基板に対する通常の基板検査の開始前の期間に実施される、基板検査装置。
【請求項５】
請求項２に記載の基板検査装置において、
前記複数本のピンに対して、検査治具で固定されたときに位置的に近いピンに対しては近いピン番号を付与して、ピン番号の近いピンに関する検査を早い段階で実施する、基板検査装置。
【請求項６】
基板の電気的特性の良否を検査する基板検査の際に配線パターンの所定の検査点に接触されて検査信号を伝送する複数本のピン（接触端子）に対するピン相互間の電気的ショートの有無を検査する方法において、
(a)前記基板を前記ピンから取り外し、
(b)前記複数本のピンを二分割して、電気的に並列接続されたピンの集まりであるピン群を形成し、
(c)前記ピン群相互間の電気的ショートの有無を検査し、
(d)更に、各ピン群を二分割して、電気的に接続されたピン群を形成し、
(e)分割されたピン群相互間の電気的ショートの有無を同時に検査し、
(f)工程(d)〜(e)を１本のピン相互間の検査まで繰り返す、検査する方法。
【請求項７】
基板の電気的特性の良否を検査する基板検査の際に配線パターンの所定の検査点に接触されて検査信号を伝送する複数本のピン（接触端子）に対するピン相互間の電気的ショートの有無を検査する方法において、
(a)前記基板を前記ピンから取り外し、
(b)前記複数本の全てのピンに対して、ピン相互間の電気的ショートの有無を同時に検査し、
(c)電気的ショート無しとされたピンを１つのピン群にまとめて、これらピン群相互間の電気的ショートの有無を同時に検査し、
(d)電気的ショート無しとされたピン群を１つのピン群にまとめて、これらピン群相互間の電気的ショートの有無を同時に検査し、
(e)工程(c)〜(d)を前記複数本の全てのピンが２つの群に分かれるまで繰り返す、検査する方法。
【請求項８】
請求項６又は７に記載のピン相互間の電気的ショートの有無を検査する方法において、
前記複数本のピンの実際のピン総数が２の倍数でないとき、実際のピン総数より大きい２の倍数であって最小の数字を仮のピン総数とし、仮のピン総数と実際のピン総数の差を空きピンと定義して、ピン群相互間又はピン相互間の電気的ショートの有無を検査し、空きピンと他のピン間又は空きピン同士間の検査は電気的ショート無しとして処理する、検査する方法。
【請求項９】
請求項６又は７に記載のピン相互間の電気的ショートの有無を検査する方法において、
前記ピン群相互間又はピン相互間の電気的ショートの有無の検査は、基板に対する通常の基板検査を終了後であって次の基板に対する通常の基板検査の開始前の期間に実施される、検査する方法。
【請求項１０】
請求項７に記載のピン相互間の電気的ショートの有無を検査する方法において、
前記複数本のピンに対して、検査治具で固定されたときに位置的に近いピンに対しては近いピン番号を付与して、ピン番号の近いピンに関する検査を早い段階で実施する、検査する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板検査装置及びその方法に関する。更に具体的には、被検査基板の導体パターンに接触する基板検査装置の接触端子間に電気的ショートが発生したとき、効率よく短絡発生を検出することが出来る基板検査装置及びその方法に関する。
【背景技術】
【０００２】
基板検査装置の接触端子間に電気的ショートが発生しているか否かを確認するため、現在行われている検査では、１枚の基板の基板検査が終了する毎に全ての接触端子間を逐次ペアにして電気的ショートの有無を検査している。このような検査が必要な理由は、基板の所定位置に設定される検査点に接触端子が接触する場合に、接触端子に検査点が接触することにより、接触端子に異物（検査点を構成する組成物）が付着することがあり、特に、検査点がはんだで形成されている場合には、接触端子に検査点の半田が付着して、隣接する接触端子と電気的ショートを発生する場合が生じることがあるためである。配線の両端に配置される接触子同士がこのように電気的にショートしていた場合には、例えば、配線が断線しているときでも、接触子同士が導通状態となり、配線の断線を検出できない不具合がある。
【０００３】
ここで、本出願書類では、「基板」は、単層又は多層のプリント配線板、フレキシブル基板、液晶ディスプレイやプラズマディスプレイ用の電極板、フィルムキャリア、半導体ウェハ等の種々の基板を総称するものとする。
【０００４】
本発明者等は、以下の説明するような基板検査装置の接触端子間の電気的ショートの有無を検査する方法に関する公開特許文献又は公開非特許文献の存在を知らない。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
一方、最近の電子機器の小型化、それに伴う基板の高密度化により、基板検査に使用する接触端子の本数は、多いときでは数1000本にのぼる。そのため、接触端子間の全数検査は、検査ポイントが非常に多くなり、検査に長時間を要している。
【課題を解決するための手段】
【０００６】
そこで、本発明は、被検査基板に当接する基板検査装置の接触端子相互間に発生する電気的ショートを効率よく検出することが出来る基板検査装置及びその方法を提供することを目的とする。
【０００７】
上記目的に鑑みて、本発明に係る基板検査装置は、基板の配線パターンの所定の検査点に接触されて検査信号を伝送する複数本のピン（接触端子）を有し、該ピンを介して配線パターンの電気的特性の良否を検査する基板検査装置において、該基板を外した状態で、該ピン相互間の電気的ショートの有無を検査する手段を備え、該手段は、前記複数本のピンを二分割してピン群を形成し、更に形成された各ピン群を二分割してピン群を形成することを、１本のピンに分割されるまで繰り返す手段と、二分割する毎に、分割されたピン群相互間又はピン相互間の電気的ショートの有無を検査する手段とを有し、２回目の分割以降は、分割されたピン群相互間又はピン相互間の検査を同時に実施することを特徴とする。
【０００８】
更に、本発明に係る基板検査装置は、基板の配線パターンの所定の検査点に接触されて検査信号を伝送する複数本のピン（接触端子）を有し、該ピンを介して配線パターンの電気的特性の良否を検査する基板検査装置において、前記基板を外した状態で、ピン相互間又はピン群相互間の電気的ショートの有無を検査する手段を備え、前記複数本の全てのピンに対して、ピン相互間の電気的ショートの有無を同時に検査し、電気的ショート無しとされたピンを１つのピン群にまとめて、これらピン群相互間の電気的ショートの有無を同時に検査し、更に、電気的ショート無しとされたピン群を１つのピン群にまとめて、これらピン群相互間の電気的ショートの有無を同時に検査することを繰り返して、前記複数本の全てのピンが２つの群に分かれるまで検査することを特徴とする。
【０００９】
更に、上記基板検査装置では、前記複数本のピンの実際のピン総数が２の倍数でないとき、実際のピン総数より大きい２の倍数であって最小の数字を仮のピン総数とし、仮のピン総数と実際のピン総数の差を空きピンと定義して、ピン群相互間又はピン相互間の電気的ショートの有無を検査し、空きピンと他のピン間又は空きピン同士間の検査は電気的ショート無しとして処理することもできる。
【００１０】
更に、上記基板検査装置では、前記ピン群相互間又はピン相互間の電気的ショートの有無の検査は、基板に対する通常の基板検査を終了後であって次の基板に対する通常の基板検査の開始前の期間に実施されるようにしてもよい。
【００１１】
更に、上記基板検査装置では、前記複数本のピンに対して、検査治具で固定されたときに位置的に近いピンに対しては近いピン番号を付与して、ピン番号の近いピンに関する検査を早い段階で実施するようにしてもよい。
【００１２】
更に、本発明に係るピン相互間の電気的ショートの有無を検査する方法は、基板の電気的特性の良否を検査する基板検査の際に配線パターンの所定の検査点に接触されて検査信号を伝送する複数本のピン（接触端子）に対するピン相互間の電気的ショートの有無を検査する方法であって、(a)前記基板を前記ピンから取り外し、(b)前記複数本のピンを二分割して、電気的に並列接続されたピンの集まりであるピン群を形成し、(c)前記ピン群相互間の電気的ショートの有無を検査し、(d)更に、各ピン群を二分割して、電気的に接続されたピン群を形成し、(e)分割されたピン群相互間の電気的ショートの有無を同時に検査し、(f)工程(d)〜(e)を１本のピン相互間の検査まで繰り返す。
【００１３】
更に、本発明に係るピン相互間の電気的ショートの有無を検査する方法は、基板の電気的特性の良否を検査する基板検査の際に配線パターンの所定の検査点に接触されて検査信号を伝送する複数本のピン（接触端子）に対するピン相互間の電気的ショートの有無を検査する方法であって、(a)前記基板を前記ピンから取り外し、(b)前記複数本の全てのピンに対して、ピン相互間の電気的ショートの有無を同時に検査し、(c)電気的ショート無しとされたピンを１つのピン群にまとめて、これらピン群相互間の電気的ショートの有無を同時に検査し、(d)電気的ショート無しとされたピン群を１つのピン群にまとめて、これらピン群相互間の電気的ショートの有無を同時に検査し、(e)工程(c)〜(d)を前記複数本の全てのピンが２つの群に分かれるまで繰り返す。
【００１４】
更に、上記本発明に係るピン相互間の電気的ショートの有無を検査する方法では、前記複数本のピンの実際のピン総数が２の倍数でないとき、実際のピン総数より大きい２の倍数であって最小の数字を仮のピン総数とし、仮のピン総数と実際のピン総数の差を空きピンと定義して、ピン群相互間又はピン相互間の電気的ショートの有無を検査し、空きピンと他のピン間又は空きピン同士間の検査は電気的ショート無しとして処理することもできる。
【００１５】
更に、上記本発明に係るピン相互間の電気的ショートの有無を検査する方法では、前記ピン群相互間又はピン相互間の電気的ショートの有無の検査は、基板に対する通常の基板検査を終了後であって次の基板に対する通常の基板検査の開始前の期間に実施することもできる。
【００１６】
更に、上記本発明に係るピン相互間の電気的ショートの有無を検査する方法では、前記複数本のピンに対して、検査治具で固定されたときに位置的に近いピンに対しては近いピン番号を付与して、ピン番号の近いピンに関する検査を早い段階で実施することもできる。
【発明の効果】
【００１７】
本発明によれば、被検査基板に当接する基板検査装置の接触端子相互間に発生する電気的ショートを効率よく検出することが出来る基板検査装置及びその方法を提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明に係る基板検査装置及び方法の実施形態に関して、添付の図面を参照しながら詳細に説明する。なお、図中、同じ要素に対して同じ参照符号を付して、重複した説明を省略する。
【００１９】
［基板検査］
基板製造メーカでは、基板を製造後、基板単体に対して、基板の仕上がりを保証するため各種の検査を実施している。電気的な検査の代表的なものとして、導通検査や短絡検査と呼ばれる検査がある。本出願書類ではこれらをまとめて、単に「基板検査」という。
【００２０】
基板検査の１つは、本来、一端と他端が電気的に導通するように設計された導体が、所定の範囲の直流抵抗値で形成されていることを確認する導通検査である。導体パターンの断線、細り等の不良を検出するためである。また、基板検査の他の１つは、本来、相互に電気的に接続しないように設計された隣接する導体が、電気的に短絡（ショート）していないこと又は所定の抵抗値以上で電気的に絶縁されていることを確認する短絡検査（絶縁検査）である。各導体間の電気的ショート、絶縁不良等を検出するためである。
【００２１】
基板検査は、二端子法と呼ばれる方法で行われる。二端子法は、基板表面に形成された導体パターンの所定の複数個の検査点に対して、基板検査装置の複数本のプローブを夫々接触し、選択された２本のプローブ間を通して導体パターンに直流電流を流し、そのプローブ間に生じる直流電圧で抵抗値を求めることにより実施される。導体パターンの検査点は、通常、パッドと呼ばれる表面実装タイプの部品の端子を半田付け又はボンディングするために設けたランド又はこのランド上に形成された半田バンプである。
【００２２】
（四端子法）
ここで、導体パターンの抵抗値がごく小さい場合、プローブにつながるケーブルの導体抵抗、プローブと導体パターンとの接触抵抗が無視できなくなり、測定誤差が生じる。ＪＩＳによれば、この測定誤差は5％以内に納めなければならない。
【００２３】
このケーブルや接触抵抗の誤差を防ぐための計測方法が、四端子法である。図１は、四端子法を説明する図である。四端子法では、導体パターン２に電流を流す電流プローブ４−１，４−２と、導体パターン２から生じた電圧を検出する電圧プローブ６−１，６−２とを別々に設けて電圧プローブ間で計測を行う。
【００２４】
定電流源８で一定電流を流すため、電流側のケーブル４−１，４−２の導体抵抗、プローブと導体パターン２との接触抵抗に影響されることなく規定の電流が被検査導体パターン２に流れる。そして、被検査導体パターンの抵抗Ｒ２、検出側のケーブルの導体抵抗、電圧プローブ６−１，６−２と被検査導体パターン２との接触抵抗に比べ、電圧検出器９の入力インピーダンスを非常に大きくすれば、これらの抵抗による電圧降下は無視でき、２本の電圧プローブ６−１，６−２間に生じた電圧が正確に計測できる。この計測された電圧Ｖと導体パターンＩに流れる電流から、被検査導体の抵抗Ｒ２（＝Ｖ／Ｉ）を算出することができる。
【００２５】
図２に示すように、このような高密度配線パターンの基板１６を四端子法で検査するため、電流プローブと電圧プローブを纏めたり（図２（Ａ））又は一体化して１本の接触子１０とし形成して（図２（Ｂ））、複数本の接触子を一体化した検査治具（図７，８符号５８ｕ，５８ｄ参照）が採用されている。本出願書類では、電流プローブ又は電圧プローブを「接触端子」又は「ピン」と呼び、電流プローブと電圧プローブを一体化又は一対として扱うものを「接触子」と呼ぶこととする。
【００２６】
典型的には、相互に電気的に絶縁された２本のピン（電流ピンと電圧ピン）が形成されている。２本のピンは、例えば、図２（Ａ）に示すような平行に並んだ一組のピン１２−１，１２−２として、又は図２（Ｂ）に示すような芯のピン１２−４とそれを取り巻く円環状ピン１２−３が１本の接触子１０−１に一体に形成される。
【００２７】
なお、基板１６の全ての配線パターンの基板検査を、四端子法で行う必要はない。ケーブルや接触抵抗の誤差の存在が問題にならない場合は二端子法が採用され、二端子法や四端子法を適宜組み合わせて実際の検査は行われる。以下に説明するピン相互間の電気的ショートの検出方法は、四端子法及び二端子法のいずれの場合にも採用され、特に、二端子法や四端子法に限定されるものではない。
【００２８】
［ピン相互間の電気的ショートの検出］
近年、電子機器の小型化による基板の高密度実装の要請から、配線パターンは高密度になり、搭載部品は表面実装タイプが採用される傾向にある。このため、検査点は、配線パターンのランドに加えて、表面実装タイプの部品の端子を半田付け又はボンディングするために設けたランド１８に形成された半田バンプ２０であることが多い。
【００２９】
基板検査に際して、密に並んだ複数本の接触端子１２−１、１２−２を有する検査治具（図７，８５８ｕ，５８ｄ参照）を、被検査基板１６に対して位置決めする。検査治具を被検査基板１６に接近させて、各接触端子１２−１，１２−２を、対応する被検査基板１６の検査点に当接させる。この結果、各接触端子１２−１，１２−２は、所定の検査点である半田バンプ２０に夫々当接し、電流ピンを介して半田バンプ２０に電流を流し、電圧ピンを介して半田バンプ２０の電位を測定する。最近のピンの直径は、大きくても数十ミクロンオーダーである。電流ピンと電圧ピンを一体として接触子として用いる場合には、１本の接触子に形成された２本のピン１２−１〜１２−２の間隙は、広くても数十ミクロンオーダーと非常に密に配置されている。被検査基板１６は、典型的には数センチ平方の面積であって、この面積内に多いときでは数千ポイントの検査点が設定されている。
【００３０】
各ピン１２−１〜１２−２は、例えば、周囲を金コーティングされたベリリウム銅(BeCu)やタングステン(W)等の金属から形成されている。ピンを被検査基板１６の半田バンプ２０へ接触させ、更に接触する。図２に示すように、ランド１８の上に形成される半田バンプ２０に若干突き刺さる。このため、半田バンプ２０は凹み、検査終了後に接触端子１２−１，１２−２を引き上げてピン１２−１〜１２−２を半田バンプ２０から抜いたとき、半田がピンへ付着することがある。
【００３１】
この結果、ピンへ付着した半田によってピン相互間（１２−１と１２−２の間）で電気的ショートが発生する場合がある。ピン相互間で電気的ショートが発生すると、次の基板検査を実施することが出来ない。このため、１枚の基板の基板検査する毎に、ピン相互間を電気的に短絡するような半田付着の有無、即ち、ピン相互間の導通検査が必要となる。
【００３２】
また、隣接する接触子相互間の距離も短いため、１本の接触端子（１２−１又は１２−２）の２本の一対のピン相互間（１２−１と１２−２の間）の検査だけでなく、隣接する接触端子に夫々属するピン相互間の検査も実施する必要がある。結局、検査の信頼性を向上させるためにも、ピン相互間の全数検査が必要となる。ピン相互間を全数検査するには、非常に長い検査時間が必要であり、本来の基板検査よりピンの全数検査に長い時間が必要な場合もある。
【００３３】
（ピン相互間の電気的ショートの検出方法）
本実施形態に係るピン相互間の電気的ショートを検出する方法を、現在のピン相互間の電気的ショート検出方法を比較しながら説明する。図３は、現在実施されているピン相互間の全数検査の方法を説明する図である。ここでは、説明の便宜上、全体のピン１２の本数を8,192本と仮定する。また、視覚的に分かり易くするため、図示するように各ピン１２が正規状に配置されているものとする。ピンを特定するため、行数を１，２，…，８とし、列数をａ，ｂ，…，ｐとする。第１行に配置されたピン１２を左から右に、１ａ，１ｂ，１ｃ，…，１ｐと呼び、第２行に配置されたピン１２を左から右に、２ａ，２ｂ，２ｃ，…，２ｐと呼ぶこととする。
【００３４】
現在実施されているピン相互間の電気的ショートの有無に関する検査は、ピン−ピン間の総当たり検査である。具体的には、基準となるピンを定め、この基準ピンと他の全てのピンとの間で電気的ショートが発生しているか否かを順次検査する。検査内容は、ピン相互間の導通検査、即ち所定の抵抗値以下で接続しているか否かである。他の全てのピンに対する検査が終了したら、基準ピンを次のピンに定め、既に終了したピンとの間を除き、他のピンとの間で電気的ショートが発生しているか否かを順次検査している。
【００３５】
図３を用いて説明すると、例えば、最初に、ピン１ａを基準ピンに定め、（１ａ）−（１ｂ，１ｃ，１ｄ，………，８ｐ）間を検査する。次に、ピン１ｂを基準として、（１ｂ）−（１ｃ，１ｄ，１ｅ，………，８ｐ）間を検査する。このとき、１ｂ−１ａ間は、最初の段階で検査済みであるので再検査はしない。これを繰り返し、最後には、（８ｏ）−（８ｐ）間を検査する。次に、ピン１ｂを基準ピンに定め、１ｂ−１ｃ間，１ｂ−１ｄ間，…，１ｂ−８ｐ間を順次検査する。
【００３６】
検査中に電気的ショートの発生を検出した時は、直ちに検査を中断して、ピン１２の清浄作業を行う。このピン清浄作業は、ピン先端部に付着した半田などを除去するためのものであり、例えば、ピン先端部をワイヤブラシで擦ったり、清浄空気を高圧で吹き付けたり、加熱して半田を溶融したり、又はこれらの幾つかを同時に行ったりしている。清浄作業後、再度、同じ検査を実施して、付着半田が除去され電気的ショートが無くなったことを確認する。
【００３７】
本発明者等は、このピン−全ピン検査の時間を大幅に短縮するため、次の方法を提案する。現在の方法で説明した条件と同様に、全体のピンの本数を8,192本とする。同様に、視覚的に分かり易くするため、各接触端子が正規状に配置されているものとする。
【００３８】
本発明者等の提案する第１の方法を、図４Ａ及び図５を用いて説明する。図４Ａ及び図５Ａに示すように、検査順序１回目では、8,192本のピンを二等分して4,096ピンの群を２個形成し、これら4,096ピン群の間で電気的ショートの有無を検査する。即ち、この検査は、同じ群に属するピンを電気的に並列接続し、ピン群相互間の導通検査（即ち、所定の抵抗値以下で接続しているか否かの検査）を実施する。各ピンのピン番号の付与、各ピンがいずれのピン群に属するかの決定に関しては、後で特に言及しない限り任意であり、検査プログラム上で行われる。検査に際して、実際のピン群の電気的な形成は、後述するように基板検査装置のスキャナで実施される。
【００３９】
ここで、4,096ピン群の間で電気的ショートが発生していないと判明した場合、仮に何処かのピン相互間で電気的ショートが発生していたとしても、その電気的ショートは２つの4,096ピン群のいずれか一方の群に属するピン相互間で発生しているのであって、２つの4,096ピン群にまたがって発生しているのではない。即ち、一方の群に属するピンと他方の群に属するピンとの間では電気的ショートは無いことが保証される。
【００４０】
図４Ａ及び図５Ｂに示すように、検査順序２回目では、一方の4,096本のピンを更に二等分して2,048ピンの群を２個形成し、これら2,028ピン群の間で電気的ショートの有無を検査する。同時に、他方の4,096本のピンも二等分して2,048ピンの群を２個形成し、これら2,028ピン群の間で電気的ショートの有無を検査する。即ち、同時に２箇所で検査を実施する。上述したように、2,028ピン群の間で電気的ショートが発生していないと判明した場合、仮に何処かの接触端子間で電気的ショートが発生していたとしても、そのショートはいずれか一方のピン群に属するピン間で発生しているのであって、ピン群にまたがった電気的ショートは無い。
【００４１】
同様に、図４Ａ及び図５Ｃに示すように、検査順序３回目では、各2,048本のピン群を更に夫々二等分して1,024ピンの群とし、これら1,024ピン群の間でショートの有無を検査する。同時に４箇所で検査を実施する。
【００４２】
同様に、図４Ａ及び図５Ｄに示すように、検査順序４回目では、各1,024本のピン群を更に夫々二等分して512ピンの群とし、これら512ピン群の間でショートの有無を検査する。同時に８箇所で検査を実施する。
【００４３】
これを繰り返し、検査順序１３回目では、各２本のピン群を夫々二等分して１ピンとし、これら１ピン同士の間でショートの有無を検査する。このとき、同時に4,096箇所で検査を実施することになる。
【００４４】
仮に１箇所の検査に１秒間必要としても、現在実施されている方法では、基準ピン１ａを順に８ｏまでずらして検査するので、全てのピン間の検査に8,190秒間と非常に長い時間を必要とする。これに対して、第１の方法によれば、１３回の検査、即ち、13秒間で検査が終了することとなる。
【００４５】
現在実施されている方法では、順次個別に全数検査していたピン相互間の検査を、本発明者等の提案する第１の方法では、ピン群間で検査することにより実質的にピン群間に夫々属するピン相互間の検査を一回で終了してしまうこと、更に、検査順序を重ねることにより同時検査箇所が倍数で増加すること、により検査時間を大幅に短縮することが出来る。
【００４６】
検査中に電気的ショートを検出した時は、現在実施の方法で説明したように、検査を中断してピンの清浄作業を行う。清浄作業後、付着半田が除去され電気的ショートが無くなったことを確認するため、再度、検査を実施する。
【００４７】
更に、本発明者等は第２の方法を提案する。第２の方法は、第１の方法の検査順序を逆転して検査を実施する方法である。第２の方法は、電気的ショートは距離的に近いピン相互間で発生する確率が高いので、このようなピン相互間を早い段階で検査する方が電気的ショートを早期に発見できる、との考え方に基づくものである。
【００４８】
第２の方法は、図４Ｂに示すように、検査順序１回目では、１本のピン相互間を、4,096箇所同時に検査する。この検査は、第１の方法の検査順序１３回目の検査と同じである。
【００４９】
検査順序２回目では、第１回目の検査でショート発生無と判明したピン−ピンをまとめて２ピンの群として、このようにして形成された２ピン群間を、2,096箇所同時に検査する。この検査は、第１の方法の検査順序１２回目の検査と同じである。同様に、検査順序３回目では、検査順序２回目でショート発生無と判明した４ピンを群とし、このようにして形成された４ピン群間を、1,024箇所同時に検査する。この検査は、第１の方法の検査順序１１回目の検査と同じである。これを繰り返し、検査順序１３回目では、4,096ピン群間を検査する。
【００５０】
第２の方法による全てのピンに対する検査に要する時間は、第１の方法の検査時間と同じである。しかし、検査中に電気的ショートを検出した時は、検査を中断してピンの清浄作業を行っている。以下に説明するように、第２の方法は、第１の方法に比較して、検査順序の早い段階でショート発生を検出する確率が高い。即ち、ショート検出までの検査時間を、第１の方法に比較して更に短縮することが期待できる。
【００５１】
即ち、第２の方法では、同じ接触子１０に形成された隣接する１対のピンに対して、連続したピン番号を付与して、隣接する１対のピンを早い段階で検査する検査プログラムを作成することが出来る。更に、隣接する接触子に属するピンに対しても前後連続したピン番号を付与して、これらのピンに対するショート有無の検査を比較的早い段階で実施することが出来る。更に、検査治具により位置的に近傍に配置された接触子のピンに対して比較的近いピン番号を付与することにより、同様の効果が得られる。このように位置的に近い関係にあるピンに対して近いピン番号を付与して、ピン番号の近いピンに関する検査を早い段階で検査する検査プログラムを作成することにより、ショート発生を検出するまでの時間を一層短縮することができる。
【００５２】
なお、第２の方法でも、清浄作業後に実施するショート無の確認検査では、検査順序1〜１３回目を全て検査するため、第１の方法の検査時間と同じである。
【００５３】
ここで、第１及び第２の方法に関して補足説明をする。第１の方法及び第２の方法を説明するに際して幾つかの前提を置いている。この前提に関して、実際のピンの状況を勘案して説明する。
【００５４】
上記説明に於いて、ピンの本数を8,192本と仮定して説明した。被除数8,192を除数2で除算すると、商は4,096となり、余りは無い。更に、被除数4,096を除数2で除算すると、商は2,048となり、余りは無い。これを繰り返して、順次算出された商を除数2で除算しても、最後まで（即ち、商が１となるまで）除算は可能であり、余りは生じない。
【００５５】
しかし、実際の基板検査装置のピン数は、このような都合の良い数字ではない。実際のピン数が、例えば、6,345本又は1,564本の場合にどうするかを説明する。実際のピン数が、6,345本の場合、6,345より大きい２の倍数であって最小の数字8,192をピン総数とする。このとき、8,192と6,345の差を架空のピン、即ち、空きピンとして定義する。そして、この検査を実行するプログラム上では、ピン総数を（実際のピン数＋空きピン）の合計8,192として取り扱う。
【００５６】
実際のピン数が1,564本の場合は、1,564より大きい２の倍数であって最小の数字2,048をピン総数とする。このとき、2,048と1,564の差を架空のピン、即ち、空きピンとして定義し、空きピンを含めてプログラム上ではピン総数を2,048として取り扱う。
【００５７】
空きピンと他のピン間、又は空きピン同士間の検査は、検査プログラム上でショート無しとして処理することにより、上記第１及び第２の方法を実行することが出来る。
【００５８】
このように空きピンの概念を持ち込むことにより、実際のピン数より大きい２の倍数であって最小の数字をプログラム上のピン総数と規定することにより、上記第１及び第２の方法は、任意のピン数に対して適用可能となる。
【００５９】
また、上記説明に於いて各接触端子が正規状に配置されているものとしたのは、視覚的に分かり易くするためである。四端子測定法のみを用いる場合であれば、実際のピンは、２本ずつ接触子単位で形成され、接触子１０の配置は被検査基板１６の配線パターンの検査点に対応して決定される。このような場合でも、各ピンに対して順次ピン番号を付与することにより、ピン群の形成、ピン群の分割、ピン群相互間で実施される検査等は、上記説明に従って実行することが出来る。
【００６０】
更に、第２の方法の長所・利点は、接触子及び各接触子の配置（即ち、被検査パターンの検査点の配置）に基づき位置的に近いピンに対して近いピン番号を付して、検査プログラム上、ピン番号の近い関係のピンを早期に検査することにより実現できる。
【００６１】
なお、ピン番号は、ピンの識別記号であり、上記説明したような英数字だけでなく、任意の記号を用いてもよい。
【００６２】
（ピン相互間の電気的ショートの検出及び基板検査）
ピン相互間のショート検出検査は、基板検査の効率を向上させるために、被検査基板に対する通常の基板検査の終了後であって、次の被検査基板に対する通常の基板検査の開始前の、基板検査装置が基板検査を実施していない期間（アイドルタイム）に実施することが好ましい。これは、このアイドルタイム中に、検査終了後の基板が取り外され、次の検査を行うための基板が搬入されて、所定検査位置にセットされる間に行われることにより、大量の基板の検査を効率よく処理を行うことができるからである。
【００６３】
図６に示すように、ステップＳ０１で、最初の基板検査が実施され、ステップＳ１１で基板検査が終了すると、破線で囲まれたピン相互間の電気的ショートの有無の検査ブロックに入る。
【００６４】
ステップＳ１２で、ピン相互間の電気的ショートの有無の検査が開始される。ステップＳ１３で、電気的ショートが検出されると、直ちに検査を中止して、ステップＳ１４でピン先端部の清浄化作業が実施される。ショートが検出されない場合は、ステップＳ１７の検査終了に進む。
【００６５】
ピンに対する清浄化作業後、ステップＳ１５で、ショートが無くなったことを確認する確認検査が開始され、ステップＳ１６でショートの有無が判定される。ここでも、ショートが検出されると、直ちに検査を中止して、ステップＳ１４に戻りピン先端部の清浄化作業が実施される。ショートが検出されず、確認検査が最後まで終了した場合は、ステップ１７の検査終了に進む。以上が、ピン相互間の電気的ショートの有無の検査の手順である。
【００６６】
ステップＳ１８で、最後の基板か否かが判定され、最後の基板でなければ、ステップＳ１９で次の基板検査が実施される。ステップＳ２０で、基板検査が終了すると、破線で囲まれたピン相互間のショートの有無の検査ブロックのステップＳ１２でショート検査が開始される。最後の基板であれば、終了する。
【００６７】
［基板検査装置］
次に、通常の基板検査及びピン相互間の電気的ショートの有無の検査を実施する基板検査装置に関して、簡単に説明する。
【００６８】
図７は、基板検査装置全体の側面断面図であり、図８は、基板検査装置の電気的構成の説明図であり、図９は、基板検査装置のスキャナの構成の説明図である。
【００６９】
図７に示すように、基板検査装置５０は、搬送テーブル６０に固定された被検査基板１６の上方及び下方に、複数本の接触子（各接触子には電流ピンと電圧ピンが形成されている。）１０を束ねて固定した検査治具５８ｕ，５８ｄが夫々配置されている。検査治具５８ｕ，５８ｄは同じものであるので、上方の検査治具について説明する。図８に示すように、検査治具５８ｕは検査治具駆動機構５６ｕによりＸ，Ｙ，Ｚ，θ（Ｚ軸周りの回転）方向に移動し位置決め可能となっている。
【００７０】
図８に示すように、基板検査装置５０は、予め記憶装置（図示せず。）に記憶された検査プログラムに従って装置全体の動作を制御する制御部７６と、制御部からの検査開始指令を受けて、検査プログラムに従って所定の接触子１０を順次選択してスキャナ７２にスキャン指令を出力するテスターコントローラ７４とを備えている。
【００７１】
図９に示すように、スキャナ７２は、検査処理部８２と、切換スイッチ８０とを有する。検査処理部８２は、テスターコントローラ７４からのスキャン指令に応じて、所定のピンを順次選択して切換スイッチ８０に切換信号を出力すると共に測定された電圧値（又は、電圧値と電流値から算出した抵抗値）を基準電圧値（又は、基準抵抗値）と比較して配線パターンの良否を判定する。切換スイッチ８０は、検査処理部８２からの切換信号に応じて、所定のピンを定電流源８又は電圧検出部９に夫々接続するスイッチアレイ等から成る。
【００７２】
基板検査の動作を説明する。被検査基板１６は、開閉扉５２から搬入部５４に搬入され、搬送テーブル６０に載せられて、上下２つの検査治具５８ｕ，５８ｄの間に搬送されて固定される。検査治具駆動機構５６ｕ，５６ｄにより検査治具５８ｕ，５８ｄが検査可能な位置に位置決めされ、接触子１０のピンが、被検査基板１６の配線パターン上の対応する検査点１８に当接される。
【００７３】
制御部７６、テスターコントローラ７４、スキャナ７２等により、検査プログラムに従って、基板検査が実行される。基板検査が終了すると、検査治具５８ｕ，５８ｄが被検査基板１６より離され、搬送テーブル６０により搬送部５４に送られ、開閉扉５２より取り出される。以上により、通常の基板検査が行われる。
【００７４】
図６に関連して説明した様に、ピン相互間ショート検出検査及び清浄化作業後の確認検査は、上記通常の基板検査の間に実施される。この検査は、ピン相互間の電気的ショートの有無の検査プログラムに従って、被検査基板がない状態で、通常の基板検査と同じように実施される。
【００７５】
具体的には、予め、記憶装置（図示せず。）に記憶された本実施形態に係るピン相互間の電気的ショート検出プログラム（第１の方法及び／又は第２の方法を実行する検査プログラム）に従って、制御部７６はテスターコントローラ７４に対して検査開始指令を発する。テスターコントローラ７４は、ピン相互間の電気的ショート検出プログラムに従って、スキャナ７２に対してスキャン指令を出力する。スキャナ７２の検査処理部８２は、スキャン指令を受けて、切換スイッチ８０に切換信号を出力する。
【００７６】
具体的には、第１の方法の場合には、図４Ａに示す様に、検査順序第１回目では4096ピン群−4096ピン群の間の導通検査が出来るように、同じピン群内のピンを並列接続して、ピン群間で検査を実行する。検査順序第２回目では、２箇所で、2048ピン群−2048ピン群の間の導通検査を同時に実行する。検査順序第３回目では、４箇所で、1024ピン群−1024ピン群の間の導通検査を同時に実行する。以下、図４Ａに示す様に進める。
【００７７】
第２の方法の場合には、図４Ｂに示す様に、検査順序第１回目では、４０９６箇所で、1ピン−1ピンの間の導通検査を同時に実行する。検査順序第２回目では、２０４８箇所で、2ピン群−2ピン群の間の導通検査が出来るように、同じピン群内のピンを並列接続して、ピン群間の検査を同時に実行する。検査順序第３回目では、１０２４箇所で、4ピン群−4ピン群の間の導通検査を同時に実行する。以下、図４Ｂに示す様に進める。
【００７８】
検査処理部８２は、定電流を流したときの電圧値を基準電圧値と比較して、ピン相互間の電気的ショートの有無を判定する。ショートが検出された場合、直ちに、操作パネル７８に表示されると共に検査が中断され、操作員の指示に従う。ショートが検出されなかった場合、操作パネル７８にその旨が表示される。
【００７９】
本発明にかかるピン相互間のショート検査方法では、検査対象となる全ピンを、二つの群に分割し、一方の群に一の電極（例えば、正極）を印加し、他方の群に他の電極（例えば、負極）を印加する。このように、夫々の電極を各群に印加することにより、二つの群間の導通を測定し、その群間の電気的特性（例えば、抵抗値や電流値）を計測・算出して、ピン同士のショートを検出する。
【００８０】
次いで、ピン同士のショートが検出されない場合には、一方の群を更に二つの群に分割して、これらの二つの群間に各電極を印加してショートを検出するとともに、他方の群も二つの群に分割して、これらの二つの群間に各電極を印加してショートを検出する。この分割を繰り返すことにより、ピン間のショートの有無を検出する。
【００８１】
［本実施形態の利点・効果］
本実施形態は、次のような利点・効果を有している。
(1)現在の方法に比較して、本実施形態に係る方法では、ピン相互間に発生する電気的ショートの有無を短時間で検査することが出来る。
(2)第１の方法及び第２の方法とも、任意のピン本数に対して適用できる。
(3)第２の方法は、ピンの位置的関係を考慮して、第１の方法より更に短時間で電気的ショート発生を検出することが期待できる。
【００８２】
［代替例その他］
以上説明した実施形態は、例示であって、本発明はこれに限定されない。当業者が容易になしえる、実施形態に対する追加、削除、変更、改良等は、本発明の範囲内である。例えば、次の様な代替例が挙げられる。
【００８３】
(1)上記実施形態で、第1及び第２の方法をピン相互間の電気的ショートの有無を検査する内容で説明した。しかし、第1及び第２の方法は、通常の基板検査、即ち、配線パターンに対する基板導通検査、基板短絡検査及び基板絶縁検査においても採用できる。
【００８４】
(2)上記実施形態で、ピン相互間に発生する電気的ショートは半田の付着によるものとして説明したが、これに限定されない。他の導電性物質の付着、ピンの変形、検査治具の不良等による全てのピン相互間の電気的ショートに対して、本発明は適用できる。
【００８５】
(3)図４Ａ、５Ａ〜５Ｄを用いて第１の方法を説明した際に、検査対象となる両方のピン群は同数のピンの群としている。例えば、検査順序第１回目は4096ピン群と4096ピン群との間で検査し、検査順序第２回目は2048ピン群と2048ピン群との間で検査している。
【００８６】
しかし、検査対象となるピン群のピン数は同数である必要はない。例えば、図４Ａに示す検査順序で、ほぼ0.6:0.4に群分割するように、ピン総数8192ピンを、第１回目で4916ピン群と3276ピン群に分割して検査し、２回目で最初のグループを2950ピン群と1966ピン群に分割し、且つ次のグループを1966ピン群と1310ピン群に分割して検査して検査することもできる。奇数個のピン群が発生して群分割が出来ない場合には、検査プログラム上で架空のピン（空ピン）を追加して偶数個に整えることにより、最後まで群分割しながら検査を実行することが出来る。
【００８７】
図４Ｂを用いて説明した第２の方法でも、同様に、必ずしも検査でショート発生無しと判明したピン全部をまとめる対象とせず、一部のピンをそのままにすることにより、検査対象となるピン群のピン数を同数としない方法を採用してもよい。
【００８８】
従って、本発明の技術的範囲は、添付の特許請求の範囲の記載によって定められる。
【図面の簡単な説明】
【００８９】
【図１】図１は、基板検査における四端子法を説明する図である。
【図２】図２は、高密度配線パターンの基板を四端子法で検査するため、電流プローブと電圧プローブとを組み合わせた様子を示す図であり、図２（Ａ）に示すような平行に並んだピンとして、又は図２（Ｂ）に示すような芯のピンとそれを取り巻く円環状ピンとして形成される。
【図３】図３は、現在実施されているピン相互間の全数検査の方法を説明する図である。
【図４Ａ】図４Ａは、本発明者等の提案するピン相互間の全数検査の第１の方法を説明する表である。
【図４Ｂ】図４Ｂは、本発明者等の提案するピン相互間の全数検査の第２の方法を説明する表である。
【図５Ａ】図５Ａは、図４Ａで説明する第１の方法の検査順序第１回目を説明する図である。
【図５Ｂ】図５Ｂは、図４Ａで説明する第１の方法の検査順序第２回目を説明する図である。
【図５Ｃ】図５Ｃは、図４Ａで説明する第１の方法の検査順序第３回目を説明する図である。
【図５Ｄ】図５Ｄは、図４Ａで説明する第１の方法の検査順序第４回目を説明する図である。
【図６】図６は、ピン相互間のショートの検出検査及び確認検査を、基板検査と基板検査の間に実施するフローである。
【図７】図７は、基板検査装置全体の側面断面図である。
【図８】図８は、基板検査装置の電気的構成の説明図である。
【図９】図９は、基板検査装置のスキャナの構成の説明図である。
【符号の説明】
【００９０】
１ａ〜１ｐ〜２ａ〜８ｐ：ピン、  ２：被検査導体パターン，導体パターン、  ４，４−１，４−２：電流プローブ、６，６−１，６−２：電圧プローブ、  ８：定電流源、  ９：  電圧検出部：  １０，１０−１，１０−２：接触子、  １２−１，１２−２，１２−３，１２−４：ピン、  １６：基板，被検査基板、  １８：検査点，ランド、  ２０：半田バンプ、  ５０：基板検査装置、  ５２：開閉扉、  ５４：搬送部、  ５６ｕ，５６ｄ：検査治具駆動機構、  ５８ｕ，５８ｄ：検査治具、  ６０：搬送テーブル、  ７２：スキャナ、  ７６：制御部、  ７４：テスターコントローラ、  ８０：切換スイッチ、  ８２：検査処理部
【図１】
2009244077.tif 000003
【図２】
2009244077.tif 000004
【図３】
2009244077.tif 000005
【図４Ａ】
2009244077.tif 000006
【図４Ｂ】
2009244077.tif 000007
【図５Ａ】
2009244077.tif 000008
【図５Ｂ】
2009244077.tif 000009
【図５Ｃ】
2009244077.tif 000010
【図５Ｄ】
2009244077.tif 000011
【図６】
2009244077.tif 000012
【図７】
2009244077.tif 000013
【図８】
2009244077.tif 000014
【図９】
2009244077.tif 000015