(57)【要約】      （修正有）【課題】複数のセンサチップを搭載した画像読取装置において、読み取り速度の高速化と画質の向上とに配慮しつつ、ユーザのニーズに柔軟に対応可能とする。【解決手段】複数のセンサチップを備え複数の出力チャンネルからパラレルにデータ出力が可能な画像読取装置であって、複数のセンサチップに同時にスタート信号を入力して複数の出力チャンネルからパラレルにデータを出力するパラレル出力モードと、複数のセンサチップに時間間隔を設けてスタート信号を順次入力して、前記複数のチャンネルのいずれか１つからデータを順次出力するインターバル出力モードと、のいずれかの出力モードで画像読取り処理を行う画像読取手段と、設定された解像度に基づいて出力ノードを切り替えるモード切替手段とを備える。【選択図】図１
2009188485.tif 000002
【特許請求の範囲】
【請求項１】
複数のセンサチップを備え複数の出力チャンネルからパラレルにデータ出力が可能なイメージセンサを備えた画像読取装置であって、
複数のセンサチップに同時にスタート信号を入力して複数の出力チャンネルからパラレルにデータを出力するパラレル出力モードと、複数のセンサチップに時間間隔を設けてスタート信号を順次入力して、前記複数のチャンネルのいずれか１つからデータを順次出力するインターバル出力モードと、のいずれかの出力モードで画像読取り処理を行う画像読取手段と、
設定された解像度に基づいて前記出力モードを切り替えるモード切替手段とを備える
ことを特徴とする画像読取装置。
【請求項２】
請求項１に記載の画像読取装置であって、
前記モード切替手段は、
低解像度の場合にはパラレル出力モードに設定し、
高解像度の場合にはインターバル出力モードに設定する
ことを特徴とする画像読取装置。
【請求項３】
請求項１または２に記載の画像読取装置であって、
前記インターバル出力モードにおける前記スタート信号の時間間隔は、少なくとも、
先にスタート信号が入力されたセンサチップからのデータの出力が完了するまでの時間が確保されている
ことを特徴とする画像読取装置。
【請求項４】
請求項１〜３のいずれか一項に記載の画像読取装置であって、
前記複数のセンサチップが出力したアナログデータの中から、画像データとして有効なデータを選択して出力する選択回路を備える
ことを特徴とする画像読取装置。
【請求項５】
請求項１〜３のいずれか一項に記載の画像読取装置であって、
前記センサチップが出力したデータのデジタル変換後のデータの中から、画像データとして有効なデータを選択して出力するデジタル信号処理回路を備える
ことを特徴とする画像読取装置。
【請求項６】
複数のセンサチップを備え複数の出力チャンネルからパラレルにデータ出力が可能なイメージセンサを備えた画像読取装置の画像読取方法であって、
複数のセンサチップに同時にスタート信号を入力して複数の出力チャンネルからパラレルにデータを出力するパラレル出力モードと、
複数のセンサチップに時間間隔を設けてスタート信号を順次入力して、前記複数のチャンネルのいずれか１つからデータを順次出力するインターバル出力モードと、を設定された解像度に基づいて切り替える
ことを特徴とする画像読取装置の画像読取方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像読取装置及び画像読取方法に関する。
【背景技術】
【０００２】
ＣＩＳ（Contact Image Sensor）スキャナでは、複数のセンサチップを搭載していることから、出力チャンネルを複数化し、データ出力をパラレルに行うことにより、読み取り速度の高速化を図ることができる。
【特許文献１】特開２００１−９４７８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
一方で、出力チャンネルの複数化には、データ処理の複雑化やチャンネル間のクロストークによる画質の劣化といったデメリットも存在する。
【０００４】
また、読み取り速度の高速化は、低解像度（〜600dpi）の場合に要求されることが多く、高解像度での読み取りでは、あまり要求されない。したがって、高解像度での読み取りではパラレル出力に拘る必要性は低い。
【０００５】
しかし、パラレル出力が可能に設計された従来のＣＩＳスキャナでは、解像度に関係なく一律にパラレル出力を行うため、ユーザのニーズに柔軟に対応できない。
【０００６】
本発明は、複数のセンサチップを搭載した画像読取装置において、読み取り速度の高速化と画質の向上とに配慮しつつ、ユーザのニーズに柔軟に対応可能とする。
【課題を解決するための手段】
【０００７】
上記課題を解決すべく、本発明は、複数センサチップを搭載した複数チャンネル出力可能な画像読取装置において、読み取り解像度に応じて、センサチップの制御を変更する。
【０００８】
例えば、本発明は、複数のセンサチップを備え複数の出力チャンネルからパラレルにデータ出力が可能なイメージセンサを備えた画像読取装置であって、
複数のセンサチップに同時にスタート信号を入力して複数の出力チャンネルからパラレルにデータを出力するパラレル出力モードと、
複数のセンサチップに時間間隔を設けてスタート信号を順次入力して、前記複数のチャンネルのいずれか１つからデータを順次出力するインターバル出力モードと、のいずれかの出力モードで画像読取り処理を行う画像読取手段と、
設定された解像度に基づいて前記出力ノードを切り替えるモード切替手段とを備える
ことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、複数のセンサチップを搭載した画像読取装置において、読み取り速度の高速化と画質の向上とに配慮しつつ、ユーザのニーズに柔軟に対応可能となる。
【発明を実施するための最良の形態】
【００１０】
以下に、本発明の一実施形態について説明する。
【００１１】
図１は、本発明の一実施形態である画像読取装置１の概略構成図を示す。
【００１２】
画像読取装置１は、筐体の上面に原稿台を備えたいわゆるフラットベッド型画像読取装置である。画像読取装置１は、ＣＩＳ（Contact Image Sensor）方式のイメージセンサ１２を走査して、透明板の原稿台に固定された原稿の画像を読み取る。
【００１３】
画像読取装置１は、ＬＥＤ光源１１、イメージセンサ１２、及びチャンネル選択回路を搭載したキャリッジ１０と、キャリッジ１０の往復移動を制御する駆動機構２０と、画像読取装置１の全体を制御し画像を読み取るための様々な処理を行う制御部３０と、を備えている。
【００１４】
ＬＥＤ光源１１は、ＲＧＢの三色の光を順に発生する。
【００１５】
イメージセンサ１２は、原稿に反射した光を受光し、受光量に応じた電荷を蓄積し、画像の読み取り信号（データ）として、制御部３０に送る。
【００１６】
キャリッジ１０は、イメージセンサ１２を、ＬＥＤ光源１１とともに副走査方向に運搬する。キャリッジ１０は、原稿台の盤面に対し平行なガイド用のシャフト等にスライド自在に係止されており、駆動機構２０のモータ２１により回転するベルトにより牽引され、往復移動をする。キャリッジの移動量は、モータ２１の回転量に応じてパルスを出力するエンコーダ２２の出力値により制御される。
【００１７】
制御部３０は、イメージセンサ１２から出力されたアナログデータをデジタルデータに変換するＡ／Ｄ変換器３１と、Ａ／Ｄ変換器３１から出力されたデジタルデータに対して各種補正処理を行うデジタルデータ処理部３２と、デジタルデータ処理部３２からのデータをパーソナルコンピュータなどのホストに送るための出力部３３と、制御部３０内の機能部を全体的に制御するとともに、キャリッジ１０内のＬＥＤ光源１１やイメージセンサ１２、及び駆動機構２０を制御する読取制御部３４と、を備えている。
【００１８】
なお、Ａ／Ｄ変換器３１は、キャリッジ内の基板に搭載されていてもよい。
【００１９】
読取制御部３４は、駆動機構２０を制御し、モータ２１の回転を制御し、キャリッジ１０の移動を制御する。また、ＬＥＤ光源１１の点灯・消灯を制御する。
【００２０】
また、読取制御部３４は、イメージセンサ１２の画像読み取り動作を制御する。具体的には、読み取ったデータのＡ／Ｄ変換器３１への転送のタイミングを制御する。
【００２１】
また、読取制御部３４は、チャンネル選択回路１３のチャンネル選択を制御する。
【００２２】
このような制御部３０は、主制御装置であるＣＰＵと、プログラム等が記録されたＲＯＭと、メインメモリとしてデータ等を一時的に格納するＲＡＭと、ホスト等との入出力を制御するインタフェースと、各装置間の通信経路となるシステムバスとを備えたコンピュータにより達成することができる。なお、各処理を専用に行うように設計されたＡＳＩＣ（Application Specific Integrated Circuit）で構成されていてもよい。
【００２３】
次に、イメージセンサ１２について詳述する。図２は、イメージセンサ１２の構成を示す図である。
【００２４】
イメージセンサ１２は、主走査方向に並んだ複数のセンサチップ（Ｃｈｉｐ）からなる。図２の例は、４画素のセンサチップで、３チャンネル（ｃｈ０、ｃｈ１、ｃｈ２）の場合である。各センサチップは、通常のＣＣＤ（Charge Coupled Device）イメージセンサと同様の構成を備えている。すなわち、各センサチップは、光電変換素子（フォトダイオードＰＤ）と、シフトゲート（ＳＨ）と、シフトレジスタ（ＣＣＤ）とを備える。そして、光電変換素子に蓄積された電荷をシフトゲートを開通させてシフトレジスタへ転送し、シフトレジスタにより電荷を順次移動させながら出力する。シフトゲートの開通は、シフトゲートパルスにより制御される。シフトレジスタは、駆動パルス（読取クロック）の印加に応答して電荷を転送する。転送された電荷は、シフトレジスタの末端の出力部（不図示）により、電気信号（アナログデータ）に変換されて、Ａ／Ｄ変換器３１に送られる。
【００２５】
図３は、３チャンネル出力のイメージセンサ１２のセンサチップ配置の例を示す図である。
【００２６】
センサチップからのデータの出力は、タイミングジェネレータＴＧの発生するスタート信号と、ネクスト信号とにより制御される。なお、タイミングジェネレータＴＧは、読取制御部３４により制御される。
【００２７】
センサチップは、タイミングジェネレータＴＧからスタート信号を受け取ると、データの出力を開始する。また、スタート信号と同時に、ネクスト信号を受けとると、受け取ったスタート信号を次のセンサチップ（同一の出力チャンネルに接続している主走査方向の次のセンサチップ）に転送する。
【００２８】
図３の例では、ネクスト信号「ＮＥＸＴ０」は、Ｃｈｉｐ０、３、６、・・・に入力される。ネクスト信号「ＮＥＸＴ１」は、Ｃｈｉｐ１、４、７、・・・に入力される。ネクスト信号「ＮＥＸＴ２」は、Ｃｈｉｐ２、５、８、・・・に入力される。
【００２９】
また、スタート信号「ＳＴＡＲＴ０」は、最初にＣｈｉｐ０に入力され、Ｃｈｉｐ０により、「ＮＥＸＴ０」に従ってＣｈｉｐ３に転送される。続いて、「ＳＴＡＲＴ０」は、Ｃｈｉｐ３により、「ＮＥＸＴ０」に従ってＣｈｉｐ６に転送される。以降、同様に「ＳＴＡＲＴ０」のリレーが行われる。Ｃｈｉｐ１，３についても同様に行われる。
【００３０】
本実施形態の画像読取装置１は、イメージセンサ１２のデータ出力モードとして、パラレル出力モードと、インターバル出力モードとを備える。
【００３１】
図４は、パラレル出力モード時のスタート信号及びネクスト信号のタイミングチャートである。
【００３２】
図示するように、ネクスト信号ＮＥＸＴ０、ＮＥＸＴ１、ＮＥＸＴ２は、同時に、ぞれぞれ、Ｃｈｉｐ０、３、６、・・・；Ｃｈｉｐ１、４、７、・・・；Ｃｈｉｐ２、５、８、・・・に入力される。
【００３３】
また、スタート信号ＳＴＡＲＴ０、ＳＴＡＲＴ１、ＳＴＡＲＴ２は、ネクスト信号に同期して、ぞれぞれ、最初のＣｈｉｐ０、Ｃｈｉｐ１、Ｃｈｉｐ２、に同時に入力される。これにより、Ｃｈｉｐ０、Ｃｈｉｐ１、Ｃｈｉｐ２、から同時にデータ出力が開始され、パラレル出力が達成される。
【００３４】
そして、スタート信号ＳＴＡＲＴ０、ＳＴＡＲＴ１、ＳＴＡＲＴ２は、ネクスト信号によりリレーされ、Ｃｈｉｐ３、Ｃｈｉｐ４、Ｃｈｉｐ５に同時に入力される。これにより、Ｃｈｉｐ３、Ｃｈｉｐ４、Ｃｈｉｐ５、から同時にデータ出力が開始され、パラレル出力となる。以降、最後のセンサチップに至るまで同様の処理が行われる。
【００３５】
上記のように、各チャンネルの最初のセンサチップに対してスタート信号が同時に入力されることで、パラレル出力が達成される。
【００３６】
図５は、インターバル出力モード時のスタート信号及びネクスト信号のタイミングチャートである。
【００３７】
図示するように、最初のネクスト信号ＮＥＸＴ０、ＮＥＸＴ１、及びＮＥＸＴ２は、同時に入力されるのではなく、時間間隔Ｔを設けて、入力される。
【００３８】
また、各チャンネルに対するスタート信号ＳＴＡＲＴ０、ＳＴＡＲＴ１、ＳＴＡＲＴ２は、最初のネクスト信号に同期して、各チャンネルの最初のセンサチップＣｈｉｐ０、Ｃｈｉｐ１、Ｃｈｉｐ２、に入力される。すなわち、スタート信号ＳＴＡＲＴ０、ＳＴＡＲＴ１、ＳＴＡＲＴ２は、各チャンネルのセンサチップに対して同時に入力されるのではなく、時間間隔Ｔを設けて入力される。
【００３９】
なお、各チャンネルの最初のセンサチップに入力されるネクスト信号（ＮＥＸＴ０、ＮＥＸＴ１、及びＮＥＸＴ２）の時間間隔Ｔ、すなわち、各チャンネルの最初のセンサチップに入力されるスタート信号（ＳＴＡＲＴ０、ＳＴＡＲＴ１、ＳＴＡＲＴ２）の時間間隔Ｔは、先にスタート信号が入力されたセンサチップからのデータが完全に出力されるまでの時間が確保されているのが好ましい。さもなければ、複数のチャンネルでデータがパラレルに転送される時間が発生し、クロストークによる画質の劣化の原因となる。
【００４０】
スタート信号の入力時間の差により、Ｃｈｉｐ０、Ｃｈｉｐ１、Ｃｈｉｐ２からは、時間間隔Ｔを設けて、データ出力が開始され、インターバル出力が達成される。
【００４１】
スタート信号ＳＴＡＲＴ０、ＳＴＡＲＴ１、ＳＴＡＲＴ２は、ネクスト信号によりリレーされ、次のセンサチップＣｈｉｐ３、Ｃｈｉｐ４、Ｃｈｉｐ５に入力される。ただし、最初のスタート信号の入力時間が異なるため、Ｃｈｉｐ３、Ｃｈｉｐ４、Ｃｈｉｐ５からのデータ出力も時間間隔Ｔが発生しインターバル出力となる。以降、最後のセンサチップに至るまで同様の処理が繰り返される。
【００４２】
上記のように、各チャンネルの最初のセンサチップに対してスタート信号が時間間隔を設けて入力されることで、インターバル出力が達成される。
【００４３】
次に、チャンネル選択回路１３について説明する。
【００４４】
図６は、チャンネル選択回路１３の構成を示す図である。
【００４５】
チャンネル選択回路１３は、イメージセンサ１２側のチャンネルを、出力モードに応じて選択して、Ａ／Ｄ変換器３１に側のチャンネル（ＡＦＥチャンネル）に接続する。
【００４６】
具体的には、チャンネル選択回路１３は、パラレル出力モードの場合、図６（Ａ）に示すように、イメージセンサ１２側のチャンネルを、同じチャンネル番号のＡ／Ｄ変換器３１側のチャンネルに接続する。一方、チャンネル選択回路１３は、インターバル出力モードの場合、イメージセンサ側の各チャンネルを、１つに纏めて、Ａ／Ｄ変換器側のいずれか１つのチャンネルに接続する。これにより、一つのＡＦＥチャンネルにデータが集約される。
【００４７】
次に、画像読み取り動作の流れについて説明する。
【００４８】
図７は、画像読取装置１の動作を示すフローチャートである。
【００４９】
まず、読取制御部３４は、ホストからの指示に基づいて、画像読み取りの解像度を設定する（Ｓ１１）。
【００５０】
次に、読取制御部３４は、設定した解像度が低解像度か高解像度かを判定する（Ｓ１２）。なお、読取制御部３４は、設定された解像度の値が、所定の閾値（例えば、６００ｄｐｉ）を超えるか否かにより、高解像度か低解像度かを判定する。
【００５１】
低解像度に設定されている場合（Ｓ１２で「低解像度」）、読取制御部３４は、出力モードを、パラレル出力モードに切り替える。このとき、読取制御部３４は、チャンネル選択回路１３に対して、パラレル出力モードとなるように制御する（図６（Ａ）参照）。そして、読取制御部３４は、パラレル出力モードで、かつ設定された解像度（例えば、６００ｄｐｉ）で画像読み取りを行う。
【００５２】
具体的には、読取制御部３４は、イメージセンサ１２のタイミングジェネレータＴＧに対して、図４で示したように、スタート信号及びネクスト信号を発生するように制御する。これにより、パラレル出力が行われる。
【００５３】
図８（Ａ）は、図２で示したセンサチップ構成におけるパラレル出力の様子を示す図である。図示するように、各チャンネルに対応するセンサチップに対して、同時に、シフトゲートの開通信号（ＳＨ０，ＳＨ１、ＳＨ２）が入力され、各チャンネル（ｃｈ０、ｃｈ１、ｃｈ２）に同時にセンサチップ内のデータが転送され、パラレル出力されている。
【００５４】
さらに、図８（Ｂ）は、図３で示したセンサチップの構成におけるパラレル出力の様子を示す図である。図示するように、Ｃｈｉｐ０、１、２のデータが同時に転送され、続いて、Ｃｈｉｐ３、４、５のデータが同時に転送され、・・・というように、パラレル出力を達成している。
【００５５】
一方、高解像度に設定されている場合（Ｓ１２で「高解像度」）、読取制御部３４は、出力モードを、インターバル出力モードに切り替える。このとき、読取制御部３４は、チャンネル選択回路１３に対して、インターバル出力モードとなるように制御する（図６（Ｂ）参照）。そして、読取制御部３４は、インターバル出力モードで、かつ設定された解像度（例えば、１２００ｄｐｉ）で画像読み取りを行う。
【００５６】
具体的には、読取制御部３４は、イメージセンサ１２のタイミングジェネレータＴＧに対して、図５で示したように、スタート信号及びネクスト信号を発生するように制御する。これにより、インターバル出力が行われる。
【００５７】
図９（Ａ）は、図２で示したセンサチップ構成におけるインターバル出力の様子を示す図である。図示するように、各チャンネルに対応するセンサチップに対して、時間間隔が設けられて、シフトゲートの開通信号（ＳＨ０，ＳＨ１、ＳＨ２）が入力され、各チャンネル（ｃｈ０、ｃｈ１、ｃｈ２）から、時間間隔をおいて、センサチップ内のデータが転送され、順に出力されている。
【００５８】
さらに、図９（Ｂ）は、図３で示したセンサチップの構成におけるインターバル出力の様子を示す図である。図示するように、Ｃｈｉｐ０、１、２のデータが重複することなく順に転送され、続いて、Ｃｈｉｐ３、４、５のデータが重複することなく順に転送され、・・・というように、インターバル出力が達成されている。
【００５９】
画像の読み取りが終了すると、読取制御部３４は、図７で示したフローを終了する。
【００６０】
以上、本発明の一実施形態について説明した。
【００６１】
上記実施形態によれば、解像度に応じて、パラレル出力モードかインターバル出力モードかを設定する。そして、設定されたモードでイメージセンサからデータが出力されるように、制御する。したがって、ユーザから迅速な処理が要求される低解像度の読み取りでは、パラレル出力モードにより、高速読み取りが実現する。一方、迅速性があまり要求されない一方高い画質が求められる高解像度の読み取りでは、インターバル出力により、クロストークの発生を抑え、高画質の読み取りが実現する。
【００６２】
なお、上記実施形態では、チャンネル選択回路１３を設け、アナログデータの段階で、データを１つのチャンネルに纏めている。しかし、本発明はこれに限定されない。デジタルデータの段階で、有効なデータを選択することで、同様の効果を達成してもよい。
【００６３】
かかる場合、チャンネル選択回路１３は不要である。イメージセンサ１２側の各チャンネルと、Ａ／Ｄ変換器３１側の各チャンネルは、チャンネル番号に対応して接続している（図６（Ａ）と同様の状態）。Ａ／Ｄ変換器３１は、各チャンネルのアナログデータをデジタルデータに変換し、デジタルデータ処理部３２に転送する。そして、デジタルデータ処理部３２は、複数のチャンネルの中から、画像データとして読み込むべき有効なデータが転送されてくるチャンネルを選択し、選択したチャネルのデータを出力部３３に転送する。これにより、画像データとして読み込むべき有効なデータが、出力部３３に転送される。
【図面の簡単な説明】
【００６４】
【図１】画像読取装置の概略構成図。
【図２】イメージセンサの構成図。
【図３】イメージセンサの構成図。
【図４】パラレル出力モードにおけるタイミングチャート。
【図５】インターバル出力モードにおけるタイミングチャート。
【図６】チャンネル選択回路の構成図。
【図７】処理フロー図。
【図８】パラレル出力を説明するための図。
【図９】インターバル出力を説明するための図。
【符号の説明】
【００６５】
１…画像読取装置、１０…キャリッジ、１１…ＬＥＤ光源、１２…イメージセンサ、１３チャンネル選択回路
２０…駆動機構、２１…モータ、２２…エンコーダ、
３０…制御部、３１…Ａ／Ｄ変換器、３２…デジタルデータ処理部、３３…出力部、３４…読取制御部
【図１】
2009188485.tif 000003
【図２】
2009188485.tif 000004
【図３】
2009188485.tif 000005
【図４】
2009188485.tif 000006
【図５】
2009188485.tif 000007
【図６】
2009188485.tif 000008
【図７】
2009188485.tif 000009
【図８】
2009188485.tif 000010
【図９】
2009188485.tif 000011