(57)【要約】【課題】従来インダクタやトランス等によっていた起電力素子を小型化、低消費電力化し、携帯機器などの電源回路を飛躍的に小型化するスピンダイナミクスを利用した電磁エネルギー蓄積・放出デバイスおよびその製造方法を提供すること。【解決手段】シリコン基板上に下部電極層を形成した後、磁化固定層１としてＣｏ５０Ｆｅ膜を５０ｎｍ成膜し、その上に非磁性中間層２としてＣｕを６ｎｍ、さらに磁化フリー層３としてＣｏ５０Ｆｅ膜を２．５ｎｍ成膜する。磁化固定層１及び磁化フリー層３は、成膜後、磁界中熱処理をして磁化異方性を付与する。この上にネガレジストを塗布して電子線リソグラフィーにより微細マスクを形成する。その後、イオンミリングにより積層膜をｗ＝１００ｎｍ、ｌ＝１００ｎｍとなるように加工する。絶縁層形成後、レジストを除去し、上部電極層を作製する。コイル４は、磁化フリー層３の磁化容易軸に平行な配置で設置する。【選択図】図１
2009245959.tif 000002
【特許請求の範囲】
【請求項１】
磁化方向の固定された強磁性層である磁化固定層、
磁化方向を比較的容易に変化させられる強磁性層である磁化フリー層、
前記磁化固定層と前記磁化フリー層とを磁気的に絶縁する非磁性中間層
が積層された積層素子と、
前記積層素子が内側に位置するように配置されたコイルと
を備えたことを特徴とするスピンダイナミクスを利用した電磁エネルギー蓄積・放出デバイス。
【請求項２】
前記磁化固定層から前記磁化フリー層に膜面垂直方向に電流を流したときのスピントランスファー効果による磁化フリー層のスピン歳差運動を、前記コイルに生じる誘導起電力源として利用することを特徴とする請求項１に記載のスピンダイナミクスを利用した電磁エネルギー蓄積・放出デバイス。
【請求項３】
前記磁化フリー層は、前記スピン歳差運動の緩和時間が、前記スピン歳差運動の周期に比べて十分長くされており、前記磁化固定層から前記磁化フリー層に膜面垂直方向に流した電流を遮断にした場合、歳差運動が緩和するまでの時間、誘導起電力を出力し続けることを特徴とする請求項１又は２に記載のスピンダイナミクスを利用した電磁エネルギー蓄積・放出デバイス。
【請求項４】
磁化方向の固定された強磁性層である磁化固定層、
磁化方向を比較的容易に変化させられる強磁性層である磁化フリー層、及び
前記磁化固定層と前記磁化フリー層とを磁気的に絶縁する非磁性中間層
が積層された複数の積層素子が１０ｎｍ以上５００ｎｍ以下の間隔で絶縁材料を介して集積された集積素子と、
前記集積素子が内側に位置するように配置されたコイルと
を備えたことを特徴とするスピンダイナミクスを利用した電磁エネルギー蓄積・放出デバイス。
【請求項５】
前記集積素子は、アルミニウム膜を陽極酸化して形成されたアルミナ・ナノホール・アレイ内に前記積層素子を成膜したことを特徴とする請求項４に記載のスピンダイナミクスを利用した電磁エネルギー蓄積・放出デバイス。
【請求項６】
前記積層素子の各前記磁化固定層に結合された第１の電極層と、
前記積層素子の各前記磁化フリー層に結合された第２の電極層と
を備えたことを特徴とする請求項４又は５に記載のスピンダイナミクスを利用した電磁エネルギー蓄積・放出デバイス。
【請求項７】
基板上に第１の金属膜を成膜するステップと、
前記第１の金属膜上にＡｌ膜を成膜し、前記Ａｌ膜を陽極酸化してアルミナ・ナノホール・アレイを形成するステップと、
前記アルミナ・ナノホール・アレイ内に、磁化方向の固定された強磁性層である磁化固定層、磁化方向を比較的容易に変化させられる強磁性層である磁化フリー層、及び前記磁化固定層と前記磁化フリー層とを磁気的に絶縁する非磁性中間層を成膜して複数の積層素子を作製するステップと、
前記第１の金属膜から前記積層素子に膜面垂直方向に電流を流すための電極として、前記積層素子に第２の金属膜を成膜するステップと、
前記積層素子が内側に位置するようにコイルを配置するステップと
を有することを特徴とするスピンダイナミクスを利用した電磁エネルギー蓄積・放出デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スピンダイナミクスを利用した電磁エネルギー蓄積・放出デバイスおよびその製造方法に関し、より詳細には、スイッチング電源などに搭載されるトランスやインダクタの代替部品となるスピンダイナミクスを利用した電磁エネルギー蓄積・放出デバイスおよびその製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話をはじめとする各種電子機器の小型・軽量化、あるいは低消費電力化に対するニーズは依然として高いものがある。その中で、電池の電圧を各種電子回路に必要な電圧に変換して供給する電源回路にも小型・高効率が求められる。この電源回路として最近スイッチング電源が多く用いられるようになってきたが、その小型・高効率化の鍵となっているのがインダクタやトランスといった磁気部品である。従来のインダクタやトランスの基本的な構造は、強磁性体からなる磁心にコイルを巻いたものとなっている。
【０００３】
一方、近年、スピントランスファーまたはスピン注入などのスピンダイナミクスに関する技術が注目をあびているが（例えば、特許文献１，２，３、非特許文献１，２など）、主に磁気記憶素子や発振器への適用が検討されていて、スイッチング電源などに用いることができる起電力素子への適用については検討がされていなかった。
【０００４】
【特許文献１】特開２００７−５６６４号公報
【特許文献２】特開２００７−１５０２０５号公報
【特許文献３】特開２００７−１８４９２３号公報
【特許文献４】特開２００２−８４０１８号公報
【特許文献５】特開２００２−８４０１９号公報
【非特許文献１】日経エレクトロニクス、２００６年１月２日、ｐ．８２−８５
【非特許文献２】Ｈ．Ｘｉ，Ｙ．Ｓｈｉ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，２００４年８月１日，Ｖｏｌ．９６，Ｎｏ．３，ｐ．１５８５−１５９０
【発明の開示】
【発明が解決しようとする課題】
【０００５】
インダクタやトランスを小型化するためには、（１）高周波駆動する、（２）磁心の透磁率を上げる、（３）コイルの巻き数を増やす、といった方法が考えられる。しかし、（１）の高周波化では、ヒステリシス損失及び磁心の渦電流損失によって効率の維持が難しい。（２）の透磁率は、磁心の材料に依存し、近年頭打ちの傾向にある。（３）のようにコイルの巻き数を増やすと、直流抵抗が増加してやはり効率が低下してしまう。このように、従来のインダクタやトランスの小型化は技術的な限界に差し掛かっているのが現状である。
【０００６】
本発明は、このような課題に鑑みてなされたもので、その目的とするところは、従来インダクタやトランス等によっていた起電力素子を小型化、低消費電力化し、携帯機器などの電源回路を飛躍的に小型化するスピンダイナミクスを利用した電磁エネルギー蓄積・放出デバイスおよびその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
このような目的を達成するために、請求項１に記載の発明は、スピンダイナミクスを利用した電磁エネルギー蓄積・放出デバイスであって、磁化方向の固定された強磁性層である磁化固定層、磁化方向を比較的容易に変化させられる強磁性層である磁化フリー層、前記磁化固定層と前記磁化フリー層とを磁気的に絶縁する非磁性中間層が積層された積層素子と、前記積層素子が内側に位置するように配置されたコイルとを備えたことを特徴とする。
【０００８】
請求項２に記載の発明は、請求項１に記載のスピンダイナミクスを利用した電磁エネルギー蓄積・放出デバイスにおいて、前記磁化固定層から前記磁化フリー層に膜面垂直方向に電流を流したときのスピントランスファー効果による磁化フリー層のスピン歳差運動を、前記コイルに生じる誘導起電力源として利用することを特徴とする。
【０００９】
請求項３に記載の発明は、前記磁化フリー層は、請求項１又は２に記載のスピンダイナミクスを利用した電磁エネルギー蓄積・放出デバイスにおいて、前記スピン歳差運動の緩和時間が、前記スピン歳差運動の周期に比べて十分長くされており、前記磁化固定層から前記磁化フリー層に膜面垂直方向に流した電流を遮断にした場合、歳差運動が緩和するまでの時間、誘導起電力を出力し続けることを特徴とする。
【００１０】
請求項４に記載の発明は、スピンダイナミクスを利用した電磁エネルギー蓄積・放出デバイスであって、磁化方向の固定された強磁性層である磁化固定層、磁化方向を比較的容易に変化させられる強磁性層である磁化フリー層、及び前記磁化固定層と前記磁化フリー層とを磁気的に絶縁する非磁性中間層が積層された複数の積層素子が１０ｎｍ以上５００ｎｍ以下の間隔で絶縁材料を介して集積された集積素子と、前記集積素子が内側に位置するように配置されたコイルとを備えたことを特徴とする。
【００１１】
請求項５に記載の発明は、請求項４に記載のスピンダイナミクスを利用した電磁エネルギー蓄積・放出デバイスにおいて、前記集積素子は、アルミニウム膜を陽極酸化して形成されたアルミナ・ナノホール・アレイ内に前記積層素子を成膜したことを特徴とする。
【００１２】
請求項６に記載の発明は、請求項４又は５に記載のスピンダイナミクスを利用した電磁エネルギー蓄積・放出デバイスにおいて、前記積層素子の各前記磁化固定層に結合された第１の電極層と、前記積層素子の各前記磁化フリー層に結合された第２の電極層とを備えたことを特徴とする。
【００１３】
請求項７に記載の発明は、スピンダイナミクスを利用した電磁エネルギー蓄積・放出デバイスの製造方法であって、基板上に第１の金属膜を成膜するステップと、前記第１の金属膜上にＡｌ膜を成膜し、前記Ａｌ膜を陽極酸化してアルミナ・ナノホール・アレイを形成するステップと、前記アルミナ・ナノホール・アレイ内に、磁化方向の固定された強磁性層である磁化固定層、磁化方向を比較的容易に変化させられる強磁性層である磁化フリー層、及び前記磁化固定層と前記磁化フリー層とを磁気的に絶縁する非磁性中間層を成膜して複数の積層素子を作製するステップと、前記第１の金属膜から前記積層素子に膜面垂直方向に電流を流すための電極として、前記積層素子に第２の金属膜を成膜するステップと、前記積層素子が内側に位置するようにコイルを配置するステップとを有することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、従来インダクタやトランス等によっていた起電力素子を小型化、低消費電力化し、携帯機器などの電源回路を飛躍的に小型化することが可能になる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
【００１６】
図１に、本発明の一実施形態に係る磁化固定層／非磁性中間層／磁化フリー層の積層素子と、誘電起電力を検出するコイルからなるスピンダイナミクスを利用した電磁エネルギー蓄積・放出デバイス示す。面積が百数十ｎｍ2以下に微細加工された強磁性層（磁化固定層１）／非磁性中間層２（数ｎｍ厚）／強磁性層（磁化フリー層３）の積層構造素子において膜面に垂直に電流を流すと、スピン偏極した伝導電子により磁化フリー層３の磁化がトルクを受ける（これをスピントランスファーまたはスピン注入と呼ぶ）。磁化フリー層３の磁化がトルクを受けてスピン歳差運動を始めると、磁化フリー層３付近に設けられたコイル４を貫く磁束を変化させ、コイル４に誘導起電力を生じさせる。なお、図１の磁化固定層１中に示す矢印は磁化固定層１の磁化ベクトルであり、磁化フリー層３中の回転している矢印は磁化フリー層３の磁化ベクトルである。
【００１７】
スピン注入磁化反転は、上記積層構造に対して膜面に垂直に電流を流したときに、磁化フリー層３の磁化が磁化固定層１の磁化と同じ向きに反転するという現象である（非特許文献１参照）。このスピン注入磁化反転を用いて、巨大磁気抵抗効果（ＧＭＲ：Ｇｉａｎｔ  Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ  Ｅｆｆｅｃｔ）やトンネル磁気抵抗効果（ＴＭＲ：Ｔｕｎｎｅｌ  Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ  Ｅｆｆｅｃｔ）などの分野において、素子の小型化に伴い外部磁場による磁化の反転が困難な場合にも、微細な領域の磁化を制御することができる（例えば、特許文献１〜３参照）。
【００１８】
上述のスピン注入磁化反転は臨界電流以上の電流を流した時に生じるが、それ以下の電流では磁化フリー層３の磁化は磁化容易軸の周りを歳差運動する。本発明はこの現象を利用したものである。磁化方向の固定された強磁性層（磁化固定層１）と磁化方向を比較的容易に変化させられる強磁性層（磁化フリー層３）とが、非磁性中間層２を介して積層された素子に対して膜面垂直方向に電流を流し、スピントランスファー効果による磁化フリー層３の磁化のスピン歳差運動を、積層素子の磁化フリー層３付近に設けられたコイル４に生じる誘導起電力として利用するデバイスである。
【００１９】
磁化フリー層３の磁化の運動は、下記のようなＬａｎｄａｕ−Ｌｉｆｓｈｉｔｚ−Ｇｉｌｂｅｒｔ（ＬＬＧ）方程式によって記述される（例えば、非特許文献２）。
【００２０】
【数１】
2009245959.tif 000003
【００２１】
ここで、ｍ＝Ｍ／Ｍs（Ｍ：磁化フリー層３の磁化ベクトル、Ｍs：磁化フリー層３の飽和磁化）、Ｈeff：（磁化フリー層３の異方性磁界＋磁化フリー層３の反磁界＋外部磁場）を表すベクトル、γ：ジャイロ磁気定数、α：Ｇｉｌｂｅｒｔのダンピング定数である。
【００２２】
また、Ｉsは次式で定義されるスピン偏極電流を表すベクトルである。
【００２３】
【数２】
2009245959.tif 000004
【００２４】
ここで、η：磁化固定層１のスピン偏極率、ｖ：磁化フリー層３の体積、ｇ（θ）：スピントランスファーの効率、ハット記号付のｚ：ｚ方向の単位ベクトル、Ｉ：素子に流す電流の大きさである。
【００２５】
式（１）から磁化フリー層３の磁化ベクトルが、磁化フリー層３の磁化容易軸、すなわちｚ軸となす角θおよびｘ−ｙ面内の角
【００２６】
【数３】
2009245959.tif 000005
【００２７】
は下記の式で記述される（非特許文献２参照）。
【００２８】
【数４】
2009245959.tif 000006
【００２９】
【数５】
2009245959.tif 000007
【００３０】
歳差運動の角周波数
【００３１】
【数６】
2009245959.tif 000008
【００３２】
は、αが１より十分小さいためα、α2の項を無視できるものとすると、式（４）より、
【００３３】
【数７】
2009245959.tif 000009
【００３４】
となる。１巻きのコイルに生じる誘導起電力は、コイルを貫く磁束の時間変化から
【００３５】
【数８】
2009245959.tif 000010
【００３６】
となる。但し、ｗとｌは、図１に示すように、それぞれ素子の幅と長さである。
【００３７】
積層素子の膜面垂直方向の電流をオンにした時のθの時間変化は式（３）を解いて、
【００３８】
【数９】
2009245959.tif 000011
【００３９】
ここで、
【００４０】
【数１０】
2009245959.tif 000012
【００４１】
【数１１】
2009245959.tif 000013
【００４２】
である。ここで、τ0は緩和時間である。出力波形を求める際には、式（７）から数値的にθ（ｔ）を求めて、式（６）に代入すればよい。このようにして求めた出力波形の包絡線を図２（ａ）に示す。
【００４３】
本発明の別の実施形態に係るデバイスは、歳差運動の緩和時間を歳差運動の周期に比べて十分長くすることにより、積層素子の膜面垂直方向に流した電流をオフにした場合にも、歳差運動が緩和するまでの時間、誘導起電力を出力し続ける。
【００４４】
定常状態から電流をゼロにした場合、θの時間変化は、
【００４５】
【数１２】
2009245959.tif 000014
【００４６】
を解くことにより次式のように求められる。
【００４７】
【数１３】
2009245959.tif 000015
【００４８】
式（１１）のθ（ｔ）を式（６）に代入すれば、積層素子の膜面垂直方向の電流をオフにした後の出力波形が求められる。図２（ｂ）は、その包絡線を図示したものである。
【００４９】
交流出力を全波整流してコンデンサで平滑化すれば直流に変換でき、図２（ａ）および（ｂ）に示した包絡線の＋側のみを出力させることができる。さらに、緩和時間τ0以下の周期でパルス電流を入力することによって、直流に近い電圧出力のデバイスが実現できる。このように、本発明のデバイスにより、現在用いられているスイッチング電源のインダクタやトランスを代替することが可能である。
【００５０】
（実施形態１）
シリコン基板上に下部電極層を形成した後、磁化固定層１としてＣｏ５０Ｆｅ膜を５０ｎｍ成膜し、その上に非磁性中間層２としてＣｕを６ｎｍ、さらに磁化フリー層３としてＣｏ５０Ｆｅ膜（Ｃｏが５０重量％の膜）を２．５ｎｍ成膜する。磁化固定層１及び磁化フリー層３は、成膜後、磁界中熱処理をして磁化異方性を付与する。この上にネガレジストを塗布して電子線リソグラフィーにより微細マスクを形成する。その後、イオンミリングにより積層膜を１００ｎｍ×１００ｎｍの寸法に加工する。すなわち、図１においてｗ＝１００ｎｍ、ｌ＝１００ｎｍとなるように加工する。絶縁層形成後、レジストを除去し、上部電極層を作製する。コイル４は、磁化フリー層３の磁化容易軸に平行な配置で設置する。
【００５１】
このような構成にすると、磁化フリー層３はα＝０．００５、｜γ｜＝１．８５×１０7Ｈｚ／Ｏｅ、Ｈeff＝２０Ｏｅとなり、式（５）より歳差運動の角周波数ωは約０．２８ＧＨｚ、式（９）より歳差運動の緩和時間τ0は約０．５４μｓｅｃとなる。
【００５２】
このようにして作製した積層素子に、図３（ａ）に示す振幅２μＡ・周期τ0のパルス電流を加えて、出力を全波整流してコンデンサで平滑化すると、図３（ｂ）に示すようなＶmin約３μＶ・Ｖmax約４μＶの鋸波形の出力電圧が得られる。
【００５３】
（実施形態２）
実施形態１の積層素子において、入力パルスの電流値や周期を変えることによって、出力電圧の大きさや波形をコントロールすることが可能である。
【００５４】
実施形態２では、実施形態１と同じ積層素子に対し、入力パルス電流の振幅を１μＡとし、他は実施形態１と同じ条件とする。すると、図４に示したようなＶmin約１．５μＶ・Ｖmax約２．３μＶの出力電圧が得られる。
【００５５】
（実施形態３）
実施形態３として、実施形態１の積層素子に対し、入力パルス電流の周期を実施形態１のτ0に対し０．１τ0≒０．０５μｓｅｃとし、他は実施形態１と同じ条件にした場合の出力電圧を図５に示す。但し、電流を十分な時間流して磁化フリー層３の磁化のスピン歳差運動が定常状態に達したところを初期状態とした。このように、入力パルス電流を高速でスイッチングすることにより、出力電圧の変動を小さく抑制することができる。
【００５６】
（実施形態４）
実施形態１の積層素子を基板上に集積することにより、実用上有用なレベルの出力が得られる。例えば、基板上に素子間隔５０ｎｍで１０6個を並列に集積すると、分離領域も含めた総面積は概略１５０μｍ×１５０μｍ＝２２５００μｍ2となり、２Ａ・２ＭＨｚのパルス電流入力に対してＶmin約３Ｖ−Ｖmax約４Ｖの出力電圧が得られる。また、このような配列にした場合、Ｃｏ５０Ｆｅの抵抗率は約１０×１０-8Ωｍなので、デバイス全体の抵抗は約０．６μΩとなる。
【００５７】
この結果と同等の出力を従来方式のスイッチング電源で実現するためには、仮に２ＭＨｚで駆動した場合には約０．１２μＨのインダクタを用いなければならず、かつ、本発明のような小面積・低抵抗でこのようなインダクタンスを実現することはできなかった。
【００５８】
（実施形態５）
実施形態１の積層素子に、図３（ａ）のような電流パルスを入力すると、図３（ｂ）で表されるような誘導起電力が出力される。このような特性は、従来のインダクタを用いたスイッチング電源を代替し得るものである。しかし、素子１つ当たりの出力電圧はμＶオーダーと低く、出力電圧を数Ｖオーダーまで高めることが望ましい。
【００５９】
そこで本実施形態では、実施の形態４に示したような積層素子として、積層素子が１０ｎｍ以上５００ｎｍ以下の間隔で絶縁材料を介して集積され、誘導起電力が増幅されていることを特徴とする集積素子を提供するものである。図６は、集積素子の一例を模式図で示したものである。図６のような配線で各素子を並列に、例えば、１０3×１０3個集積した場合、１つの素子に比べて１０6倍の出力電圧が得られ、数Ｖオーダーまで高めることが可能である。素子間の間隔は１０ｎｍ以上５００ｎｍ以下であることが望ましく、より好しくは２０ｎｍから２００ｎｍ程度の間隔であり、さらに好ましくは２０ｎｍから１００ｎｍ程度の間隔である。また、素子の間隔を数十ｎｍから数百ｎｍ程度にすると、素子１つの面積は百数十ｎｍ2程度であるから、デバイス全体の面積は、（数百μｍ）2オーダーとなり、従来のスイッチング電源に使用されているインダクタに比べると１桁以上小型化できる。
【００６０】
尚、増幅された誘導起電力を出力として取り出すためには、例えば、図６に模式的に示したように集積素子全体を取り囲む高周波コイル１２を設ければよい。この時、コイル１２の向きは磁化フリー層７の磁化変化を効率良く受けられる方向に向ける必要がある。あるいは、スピンの歳差運動は通常ＧＨｚオーダーであるので、マイクロ波が放射されるので、そのマイクロ波を小型の「レクテナ（マイクロ波の電力変換に用いられるアンテナ）」で受けてもよい。
【００６１】
次に、本実施形態に係る集積素子の作製方法について説明する。上述のように、（百数十ｎｍ）2程度の素子を、数十ｎｍ〜数百ｎｍの間隔で集積するためには、通常、電子線リソグラフィーによるレジストマスク形成とエッチングによる手法が用いられる。しかし、現在の技術では電子線リソグラフィーを広い面積に亘って行うには非常に時間がかかり、量産には向いていない。そこで、本発明では、アルミニウム膜を陽極酸化して形成されるアルミナ・ナノホール・アレイ内に、上述の積層素子の積層構造を成膜する。
【００６２】
陽極酸化ポーラス・アルミナは、アルミニウムを酸性電解溶液中で陽極酸化することにより表面に形成される多孔性酸化皮膜であり、その特徴は直交するｎｍスケールの細孔（ナノホール）が自己組織化的にほぼ等間隔に平行に形成されるハニカム構造をとる点にある。このナノホール中に種々の物質を埋め込むことにより、ナノコンポジット材料を作製することができ、これまでに垂直磁気記録媒体などへの応用が検討されている（例えば、特許文献４、５参照）。
【００６３】
このようなナノホール・アレイを「鋳型」として、磁化固定層９／非磁性中間層８／磁化フリー層７の積層構造を成膜する方法は、電子線リソグラフィーなどに比べて非常に短時間で集積素子を作製することが可能であり、量産に適している。
【００６４】
以下、この方法を用いた集積素子の作製工程を詳しく説明する。シリコン基板５上に下部電極層６としてＣｕ膜をスパッタ法で５０ｎｍ成膜した後、さらにＡｌ膜を１００ｎｍ成膜する。このＡｌ膜を、電解液として０．３ｍｏｌ／ｌのリン酸溶液を使用して陽極酸化処理を行う。電解液は恒温槽にて０℃に保持し、陽極酸化電圧はＤＣ８０Ｖとした。ナノホールを下部電極層６まで貫通させるために、陽極酸化電流をモニタし、一定領域の電流値から５０％低下した時点で終了させる。この陽極酸化処理により、直径約７０ｎｍのナノホールが中心間隔２００ｎｍで規則的に配列したナノホール・アレイが得られる。
【００６５】
さらに、ナノホール底部のアルミナ・バリア層の除去と、ホール径拡張のために、１０ｗｔ％のリン酸溶液中で９０分間エッチング処理を行う。これにより、下部電極層６まで貫通した、直径約１００ｎｍ・中心間隔２００ｎｍのナノホール・アレイが得られる。各ナノホール間を隔てているＡｌ膜が絶縁層１１となって、各積層素子間を絶縁している。
【００６６】
このアルミナ・ナノホール・アレイの上から、スパッタ法にて磁化フリー層７としてＣｏ５０Ｆｅ膜を２．５ｎｍ、その上に非磁性中間層８としてＣｕを６ｎｍ、さらに磁化固定層９としてＣｏ５０Ｆｅ膜を５０ｎｍ成膜した。最後に、上部電極層１０としてＣｕ膜を５０ｎｍ成膜した。磁性膜を成膜後、磁界中熱処理をして磁気異方性を付与した。以上のプロセスにより、（０．１ｍｍ）2中に約６×１０5個の素子を集積させることができた。
【００６７】
この集積素子に、１．２Ａのパルス電流を周波数２ＭＨｚで印加したところ、集積素子近傍に設けたコイルにはＶmin約１．８Ｖ−Ｖmax約２．４Ｖの誘導起電力が生じた。
【図面の簡単な説明】
【００６８】
【図１】本発明の一実施形態に係る磁化固定層／非磁性中間層／磁化フリー層の積層素子と、誘電起電力を検出するコイルを示した図である。
【図２】（ａ）は、本発明に係るデバイスにおいて、積層素子の膜面垂直方向の入力電流をオンにした時点からの出力電圧の包絡線を示した図あり、（ｂ）は、本発明に係るデバイスにおいて、積層素子の膜面垂直方向の入力電流をオフにした時点からの出力電圧の包絡線を示した図ある。
【図３】（ａ）は、本発明の実施形態１に係る素子の膜面垂直方向に入力したパルス電流を示した図であり、（ｂ）は、（ａ）のパルス電流に対する出力電圧を示した図である。
【図４】本発明の実施形態２に係る積層素子の膜面垂直方向に入力したパルス電流に対する出力電圧を示した図である。
【図５】本発明の実施形態３に係る積層素子の膜面垂直方向に入力したパルス電流に対する出力電圧を示した図である。
【図６】本発明の積層素子を多数集積した場合の構成を示す模式図である。
【符号の説明】
【００６９】
１、９  磁化固定層
２、８  非磁性中間層
３、７  磁化フリー層
４、１２  コイル
５  基板
６  下部電極層
１０  上部電極層
１１  絶縁層
【図１】
2009245959.tif 000016
【図２】
2009245959.tif 000017
【図３】
2009245959.tif 000018
【図４】
2009245959.tif 000019
【図５】
2009245959.tif 000020
【図６】
2009245959.tif 000021