(57)【要約】【課題】専用のプロセスを付加することなく、ポリシリコン薄膜トランジスタの製造プロセスにより、ダイオード機能を実現可能な半導体装置を提供する。【解決手段】基板上に形成される低濃度ｐ型ポリシリコン領域で構成される半導体層を有する半導体装置であって、前記基板上で、前記低濃度ｐ型ポリシリコン領域の両側に形成される高濃度ｐ型ポリシリコン領域および高濃度ｎ型ポリシリコン領域と、前記高濃度ｐ型ポリシリコン領域、前記低濃度ｐ型ポリシリコン領域、および前記高濃度ｎ型ポリシリコン領域上に形成される絶縁膜と、前記絶縁膜上で、前記低濃度ｐ型ポリシリコン領域上に形成される制御電極とを有し、前記高濃度ｐ型ポリシリコン領域と前記制御電極とは電気的に接続されている。【選択図】図１
2009049027.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成される低濃度ｐ型ポリシリコン領域で構成される半導体層を有する半導体装置であって、
前記基板上で、前記低濃度ｐ型ポリシリコン領域の両側に形成される高濃度ｐ型ポリシリコン領域および高濃度ｎ型ポリシリコン領域と、
前記高濃度ｐ型ポリシリコン領域、前記低濃度ｐ型ポリシリコン領域、および前記高濃度ｎ型ポリシリコン領域上に形成される絶縁膜と、
前記絶縁膜上で、前記低濃度ｐ型ポリシリコン領域上に形成される制御電極とを有し、
前記高濃度ｐ型ポリシリコン領域と前記制御電極とは電気的に接続されていることを特徴とする半導体装置。
【請求項２】
基板上に形成される低濃度ｐ型ポリシリコン領域で構成される半導体層を有する半導体装置であって、
前記基板上で、前記低濃度ｐ型ポリシリコン領域の両側に形成される高濃度ｐ型ポリシリコン領域および高濃度ｎ型ポリシリコン領域と、
前記高濃度ｐ型ポリシリコン領域、前記低濃度ｐ型ポリシリコン領域、および前記高濃度ｎ型ポリシリコン領域上に形成される絶縁膜と、
前記絶縁膜上で、前記低濃度ｐ型ポリシリコン領域上に形成される制御電極とを有し、
前記高濃度ｎ型ポリシリコン領域と前記制御電極とは電気的に接続されていることを特徴とする半導体装置。
【請求項３】
基板上に形成される低濃度ｎ型ポリシリコン領域で構成される半導体層を有する半導体装置であって、
前記基板上で、前記低濃度ｎ型ポリシリコン領域の両側に形成される高濃度ｐ型ポリシリコン領域および高濃度ｎ型ポリシリコン領域と、
前記高濃度ｐ型ポリシリコン領域、前記低濃度ｎ型ポリシリコン領域、および前記高濃度ｎ型ポリシリコン領域上に形成される絶縁膜と、
前記絶縁膜上で、前記低濃度ｎ型ポリシリコン領域上に形成される制御電極とを有し、
前記高濃度ｐ型ポリシリコン領域と前記制御電極とは電気的に接続されていることを特徴とする半導体装置。
【請求項４】
基板上に形成される低濃度ｎ型ポリシリコン領域で構成される半導体層を有する半導体装置であって、
前記基板上で、前記低濃度ｎ型ポリシリコン領域の両側に形成される高濃度ｐ型ポリシリコン領域および高濃度ｎ型ポリシリコン領域と、
前記高濃度ｐ型ポリシリコン領域、前記低濃度ｎ型ポリシリコン領域、および前記高濃度ｎ型ポリシリコン領域上に形成される絶縁膜と、
前記絶縁膜上で、前記低濃度ｎ型ポリシリコン領域上に形成される制御電極とを有し、
前記高濃度ｎ型ポリシリコン領域と前記制御電極とは電気的に接続されていることを特徴とする半導体装置。
【請求項５】
前記基板は、ガラス基板であることを特徴とする請求項１ないし請求項４のいずれか１項に記載の半導体装置。
【請求項６】
複数のサブピクセルを有する表示パネルと、
前記複数のサブピクセルを駆動する駆動回路とを備える表示装置であって、
前記駆動回路は、ダイオードを有し、
前記ダイオードは、前記請求項１ないし請求項５のいずれか１項に記載の半導体装置であることを特徴とする表示装置。
【請求項７】
複数のサブピクセルを有する表示パネルと、
前記複数のサブピクセルを駆動する駆動回路とを備える表示装置であって、
前記駆動回路は、ダイオードとコンデンサを有する昇圧回路を有し、
前記ダイオードは、前記請求項１ないし請求項５のいずれか１項に記載の半導体装置であることを特徴とする表示装置。
【請求項８】
複数のサブピクセルを有する表示パネルと、
前記複数のサブピクセルを駆動する駆動回路とを備える表示装置であって、
前記駆動回路は、直列に接続された複数のダイオードを有する電圧生成回路を有し、
前記複数のダイオードは、前記請求項１ないし請求項５のいずれか１項に記載の半導体装置であることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および表示装置に係り、特に、ポリシリコン（多結晶シリコン）で構成されるダイオードに関するものである。
【背景技術】
【０００２】
アクティブ素子として、薄膜トランジスタ（Thin Film Transistor）を有するＴＦＴ方式の液晶表示装置は、コンピュータやその他の情報機器の高精細度カラーモニター、あるいはテレビ受像機の表示デバイスとして多用されている。
従来、ＴＦＴ方式の液晶表示装置では、アクティブ素子として、半導体層がアモルファスシリコンで構成される薄膜トランジタ（以下、アモルファスシリコン薄膜トランジスタという。）が使用されていた。
しかしながら、近年、アクティブ素子として、半導体層がポリシリコン（多結晶シリコン）で構成される薄膜トランジタ（以下、ポリシリコン薄膜トランジスタという。）を用いるＴＦＴ方式の液晶表示装置（以下、Ｐｏｌｙ−ＳｉＴｒ液晶表示装置という。）も使用されつつある。
ポリシリコン薄膜トランジスタは、低温ポリシリコン技術などにより、結晶シリコンより安価なガラス基板上に回路を形成できるため、特に、Ｐｏｌｙ−ＳｉＴｒ液晶表示装置は、携帯電話器用のディスプレイとして盛んに使用されるようになってきている。
しかも、ポリシリコン薄膜トランジスタは、その動作速度が、アモルファスシリコン薄膜トランジスタよりも高速（約２桁高移動度）であるため、Ｐｏｌｙ−ＳｉＴｒ液晶表示装置では、その周辺回路も、液晶表示パネルの基板上に作り込むことが可能である。
そして、最近では、液晶表示パネル上に付加される半導体チップの機能を、全てガラス基板上に形成されたポリシリコン薄膜トランジスタで構成される回路に取り込み、必要な駆動回路等を表示領域内の薄膜トランジスタ（アクティブ素子）と同時に形成することができるシステム内臓パネルも研究されている。
【０００３】
なお、本願発明に関連する先行技術文献としては以下のものがある。
【非特許文献１】「日経エレクトロニクス」，日経マグロウヒル社，1994年 2月28日，pp103〜109
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、現状において、ポリシリコン薄膜トランジスタを使用するシステム内蔵パネルの実現には課題も多い。その一つは、ポリシリコン薄膜トランジスタが、アモルファスシリコン薄膜トランジスタよりも高移動度とはいっても、トランジスタの性能（スピード、特性ばらつき）としては、半導体層が結晶シリコンで構成されるトランジスタ（以下、シリコントランジスタという。）には遠く及ばず、外付け半導体チップの液晶表示パネルと同等の回路パフォーマンスを同等の消費電力で得ることが難しいためである。従って、現段階では、最終製品のトータルメリットを考慮した回路内蔵が主流である。
一方、内蔵回路には、スイッチ機能としての薄膜トランジスタだけではなく、ダイオードのような受動デバイスも必要になる。
ポリシリコン薄膜トランジスタで、ダイオード機能を実現させるには、ポリシリコン薄膜トランジスタのゲート（Ｇ）とソース（Ｓ）、或いはゲート（Ｇ）とドレイン（Ｄ）を接続した、所謂、ダイオード接続のポリシリコン薄膜トランジスタを用いるのが一般的である。
しかしながら、ポリシリコン薄膜トランジスタの特性ばらつきは、シリコントランジスタに比べて大きく、ダイオード接続のポリシリコン薄膜トランジスタから成るダイオードも、その特性のばらつきを含有することになる。
特に、ポリシリコン薄膜トランジスタの閾値電圧（Ｖｔｈ）のばらつきは大きく、しかも、ばらつきを見込んでシリコントランジスタに比べ高目（エンハンス側）に設定されているので、それはそのままダイオード特性のばらつき、及び性能低下となる。
【０００５】
実例を図９，図１０を用いて説明する。
図９は、ダイオード（Ｄ）と容量（Ｃ）を用いたチャージポンプ方式による昇圧電源回路である。図９に示す昇圧電源回路において、入力電圧の振幅をＶｉｎとするとき、出力電圧（Ｖｏｕｔ）は、Ｖｏｕｔ≒３×Ｖｉｎ−６×ＶＤとなる。なお、ＶＤは、ダイオードの順方向降下電圧である。
図９に示す昇圧電源回路を、ダイオード接続のポリシリコン薄膜トランジスタ（ＴＦＴ）を用いて構成した回路が図１０である。図１０に示す昇圧電源回路において、入力電圧の振幅をＶｉｎとするとき、出力電圧（Ｖｏｕｔ）は、Ｖｏｕｔ≒３×Ｖｉｎ−（Ｖｔｈ１＋Ｖｔｈ２＋Ｖｔｈ３＋Ｖｔｈ４＋Ｖｔｈ５＋Ｖｔｈ６）となる。なお、Ｖｔｈは、ダイオード接続のポリシリコン薄膜トランジスタ（ＴＦＴ）のしきい値電圧である。
図１０に示す昇圧電源回路では、ダイオード接続のポリシリコン薄膜トランジスタ（ＴＦＴ）のしきい値電圧（Ｖｔｈ）が大きく、それが１段辺りの昇圧電圧ロス、および、最終的な昇圧電圧のばらつきとなる。
前述したダイオード接続のポリシリコン薄膜トランジスタ（ＴＦＴ）のしきい値電圧（Ｖｔｈ）のばらつきを回避する方法として、ｐｎ接合のダイオードを使用する方法がある。但し、高濃度のｐ形半導体層とｎ形半導体層との接合は逆方向耐圧がなく、一般にはｐ形とｎ形の間に低濃度層（Ｉ層、または、ｎ−層、あるいは、ｐ−層）を挟んだ、所謂ｐｉｎ構造が用いられる。
しかしながら、ｐｉｎ構造は、ポリシリコン半導体装置の製造プロセスでは実現できない場合が多く、ｐｉｎ構造用の専用の製造プロセスを付加しなければならない場合が多く、即ち、プロセス負荷を伴うことになる。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、専用のプロセスを付加することなく、ポリシリコン薄膜トランジスタの製造プロセスにより、ダイオード機能を実現可能な半導体装置を提供することにある。
また、本発明の他の目的は、前述の半導体装置を使用する表示装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）基板上に形成される低濃度ｐ型ポリシリコン領域で構成される半導体層を有する半導体装置であって、前記基板上で、前記低濃度ｐ型ポリシリコン領域の両側に形成される高濃度ｐ型ポリシリコン領域および高濃度ｎ型ポリシリコン領域と、前記高濃度ｐ型ポリシリコン領域、前記低濃度ｐ型ポリシリコン領域、および前記高濃度ｎ型ポリシリコン領域上に形成される絶縁膜と、前記絶縁膜上で、前記低濃度ｐ型ポリシリコン領域上に形成される制御電極とを有し、前記高濃度ｐ型ポリシリコン領域と前記制御電極とは電気的に接続されている。
（２）基板上に形成される低濃度ｐ型ポリシリコン領域で構成される半導体層を有する半導体装置であって、前記基板上で、前記低濃度ｐ型ポリシリコン領域の両側に形成される高濃度ｐ型ポリシリコン領域および高濃度ｎ型ポリシリコン領域と、前記高濃度ｐ型ポリシリコン領域、前記低濃度ｐ型ポリシリコン領域、および前記高濃度ｎ型ポリシリコン領域上に形成される絶縁膜と、前記絶縁膜上で、前記低濃度ｐ型ポリシリコン領域上に形成される制御電極とを有し、前記高濃度ｎ型ポリシリコン領域と前記制御電極とは電気的に接続されている。
【０００７】
（３）基板上に形成される低濃度ｎ型ポリシリコン領域で構成される半導体層を有する半導体装置であって、前記基板上で、前記低濃度ｎ型ポリシリコン領域の両側に形成される高濃度ｐ型ポリシリコン領域および高濃度ｎ型ポリシリコン領域と、前記高濃度ｐ型ポリシリコン領域、前記低濃度ｎ型ポリシリコン領域、および前記高濃度ｎ型ポリシリコン領域上に形成される絶縁膜と、前記絶縁膜上で、前記低濃度ｎ型ポリシリコン領域上に形成される制御電極とを有し、前記高濃度ｐ型ポリシリコン領域と前記制御電極とは電気的に接続されている。
（４）基板上に形成される低濃度ｎ型ポリシリコン領域で構成される半導体層を有する半導体装置であって、前記基板上で、前記低濃度ｎ型ポリシリコン領域の両側に形成される高濃度ｐ型ポリシリコン領域および高濃度ｎ型ポリシリコン領域と、前記高濃度ｐ型ポリシリコン領域、前記低濃度ｎ型ポリシリコン領域、および前記高濃度ｎ型ポリシリコン領域上に形成される絶縁膜と、前記絶縁膜上で、前記低濃度ｎ型ポリシリコン領域上に形成される制御電極とを有し、前記高濃度ｎ型ポリシリコン領域と前記制御電極とは電気的に接続されている。
（５）（１）ないし（４）の何れかにおいて、前記基板は、ガラス基板である。
【０００８】
（６）複数のサブピクセルを有する表示パネルと、前記複数のサブピクセルを駆動する駆動回路とを備える表示装置であって、前記駆動回路は、ダイオードを有し、前記ダイオードは、前述の（１）ないし（５）の何れかに記載の半導体装置である。
（７）複数のサブピクセルを有する表示パネルと、前記複数のサブピクセルを駆動する駆動回路とを備える表示装置であって、前記駆動回路は、ダイオードとコンデンサを有する昇圧回路を有し、前記ダイオードは、前述の（１）ないし（５）の何れかに記載の半導体装置である。
（８）複数のサブピクセルを有する表示パネルと、前記複数のサブピクセルを駆動する駆動回路とを備える表示装置であって、前記駆動回路は、直列に接続された複数のダイオードを有する電圧生成回路を有し、前記複数のダイオードは、前述の（１）ないし（５）の何れかに記載の半導体装置である。
【発明の効果】
【０００９】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、専用のプロセスを付加することなく、ポリシリコン薄膜トランジスタの製造プロセスにより、ダイオード機能を実現することが可能となる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の実施例の半導体装置の概略構成を示す図である。
図１は、プロセス負荷を伴うことなく、また、薄膜トランジスタの特性ばらつきの影響を受けないダイオードを、ポリシリコン薄膜トランジスタの製造プロセスで実現するものである。
図１において、１は制御電極、２０は低濃度ｐ型ポリシリコン領域から成る半導体層、２２は高濃度ｐ型ポリシリコン領域、２３は高濃度ｎ型ポリシリコン領域である。図１において、高濃度ｐ型ポリシリコン領域２２と制御電極１とは電気的に接続される。
図１に示す構造は、半導体層２０を挟んで、高濃度ｐ型ポリシリコン領域２２と、高濃度ｎ型ポリシリコン領域２３が形成される点で、一般のポリシリコン薄膜トランジスタ（ＴＦＴ）と相異しており、この図１に示す構造は、ダイオード特性を示す。
したがって、高濃度ｐ型ポリシリコン領域２２はアノード領域に、高濃度ｎ型ポリシリコン領域２３はカソード領域に対応する。
半導体層２０を挟んで、それぞれ導電型の異なる高濃度ｐ型ポリシリコン領域２２と、高濃度ｎ型ポリシリコン領域２３を形成するには、ポリシリコン薄膜トランジスタの製造プロセスにおける、不純物インプラ時のマスクをホトレジストと既形成のゲートとすることで実現でき、またゲート下チャネルの低濃度不純物層は、通常のｎＭＯＳ，ｐＭＯＳのＶｔｈ制御用インプラで代用することができる。
【００１１】
図２は、図１に示す半導体装置の断面構造を示す断面図である。
図２に示すように、本実施例の半導体装置は、基板（例えば、ガラス基板）２４上に形成される高濃度ｐ型ポリシリコン領域２２、半導体層２０および高濃度ｎ型ポリシリコン領域２３と、高濃度ｐ型ポリシリコン領域２２、半導体層２０および高濃度ｎ型ポリシリコン領域上に形成される第１層間絶縁膜２５と、第１層間絶縁膜２５上で半導体層２０上に形成される制御電極１と、制御電極１上に形成される第２層間絶縁膜２６と、第２層間絶縁膜２６上に形成される第１配線層３および第２配線層４と、第１配線層３と第２配線装置４を覆う保護膜２７とで構成される。
なお、第１配線層３は、層間絶縁膜（２５，２６）に形成されたスルーホール６を介して高濃度ｐ型ポリシリコン領域２２と制御電極１に接続され、第２配線層４は、層間絶縁膜（２５，２６）に形成されたスルーホール６を介して高濃度ｎ型ポリシリコン領域２３に接続される。
【００１２】
図３〜図５は、本実施例の半導体装置の変形例の概略構成を示す図である。
図３に示す半導体装置は、図１に示す半導体装置において、制御電極１と高濃度ｐ型ポリシリコン領域２２とを電気的に接続する代わりに、制御電極１と高濃度ｎ型ポリシリコン領域２３とを電気的に接続したものである。
図４に示す半導体装置は、図１に示す半導体装置において、低濃度ｐ型ポリシリコン領域から構成される半導体層２０に代えて、低濃度ｎ型ポリシリコン領域から構成される半導体層２１を使用したものである。
図５に示す半導体装置は、図３に示す半導体装置において、低濃度ｐ型ポリシリコン領域から構成される半導体層２０に代えて、低濃度ｎ型ポリシリコン領域から構成される半導体層２１を使用したものである。図３〜図５に示すいずれの構造も、ダイオード特性を示す。
【００１３】
図６は、本実施例の半導体装置の一例の電圧（Ｖ）−電流（Ａ）を示すグラフであり、図６から、本実施例の半導体装置は、ダイオード特性を示すことが分かる。この図６に示すダイオード特性において、順方向降下電圧（ＶＤ）は、結晶シリコンで構成されるダイオードと同じく、約０．７Ｖであった。
以上説明したように、本実施例によれば、特性ばらつきの小さいダイオードを、製造コストを上昇させることなく実現することができる。即ち、本実施例によれば、構造的にはｐｉｎ構造のダイオードであるが、半導体層を構成する低濃度領域をゲート電極下のチャネル層と同時に形成できるので、プロセス負荷を伴うことなく、特性ばらつきの小さいダイオードを製造コストを上昇させることなく実現することができる。
【００１４】
前述したように、Ｐｏｌｙ−ＳｉＴｒ液晶表示装置（例えば、携帯電話機用の液晶表示装置）では、その周辺回路も、液晶表示パネルを構成する基板上に形成するとが可能である。
本実施例の半導体装置は、Ｐｏｌｙ−ＳｉＴｒ液晶表示装置の周辺回路の中で、ダイオード特性を必要とする周辺回路に適用可能である。なお、当然のことであるが、本実施例の半導体装置が適用される周辺回路は、液晶表示パネルを構成する一対の基板（例えば、ガラス基板）の一方の基板上に、液晶表示パネルの各サブピクセルのアクティブ素子を構成する画素トランジスタと同時に形成される。
図７、図８は、本発明の半導体装置が適用される周辺回路の一例を示す図である。
図７は、前述の図１０に示す昇圧電源回路において、ダイオード接続のポリシリコン薄膜トランジスタに代えて、ｐｉｎダイオード機能を有する、本発明の半導体装置（ＴＦＴＤ）を使用したものである。図７に示す昇圧電源回路において、入力電圧の振幅をＶｉｎとするとき、出力電圧（Ｖｏｕｔ）は、Ｖｏｕｔ≒３×Ｖｉｎ−６×ＶＤとなる。なお、ＶＤは、本発明の半導体装置（ＴＦＴＤ）の順方向降下電圧である。本発明の半導体装置を使用することで安定した電源電圧を得ることが可能である。
【００１５】
図８は、電圧生成回路の一例を示す回路図である。図８に示す回路は、ＶＣの電圧と基準電圧（ＧＮＤ）との間に、電流制限抵抗（Ｒ）を介して、ｐｉｎダイオード機能を有する、本発明の半導体装置（ＴＦＴＤ）を４個直列に接続したものである。
図８に示す電圧生成回路において、出力電圧（Ｖｏｕｔ）は、Ｖｏｕｔ≒４×ＶＤとなる。なお、ＶＤは、本発明の半導体装置（ＴＦＴＤ）の順方向降下電圧である。本発明の半導体装置（ＴＦＴＤ）を使用することで、バラツキの小さい電圧を得ることが可能である。
なお、本発明の半導体装置は、液晶表示装置に限られず、例えば、有機ＥＬ表示装置など、画素を有する表示装置全般で、表示パネルの基板上に形成される周辺回路の中で、ダイオード特性を必要とする周辺回路に適用可能である。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本
発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施例の半導体装置の概略構成を示す図である。
【図２】図１に示す半導体装置の断面構造を示す断面図である。
【図３】本発明の実施例の半導体装置の変形例の概略構成を示す図である。
【図４】本発明の実施例の半導体装置の変形例の概略構成を示す図である。
【図５】本発明の実施例の半導体装置の変形例の概略構成を示す図である。
【図６】本発明の実施例の半導体装置の一例の電圧（Ｖ）−電流（Ａ）を示すグラフである。
【図７】本発明の実施例の半導体装置が適用される周辺回路の一例を示す図である。
【図８】本発明の実施例の半導体装置が適用される周辺回路の一例を示す図である。
【図９】ダイオード（Ｄ）と容量（Ｃ）を用いたチャージポンプ方式による昇圧電源回路を示す回路図である。
【図１０】図９に示す昇圧電源回路を、ダイオード接続のポリシリコン薄膜トランジスタを用いて構成した昇圧電源回路を示す回路図である。
【符号の説明】
【００１７】
１  制御電極
３  第１配線層
４  第２配線層
６  スルーホール
２０  低濃度ｐ型ポリシコン領域から成る半導体層
２１  低濃度ｎ型ポリシコン領域から成る半導体層
２２  高濃度ｐ型ポリシコン領域
２３  高濃度ｎ型ポリシコン領域
２４  基板（例えば、ガラス基板）
２５，２６  層間絶縁膜
２７  保護膜
Ｄ  ダイオード
Ｃ  容量
ＴＦＴ  ダイオード接続のポリシリコン薄膜トランジスタ
ＴＦＴＤ  ｐｉｎダイオード機能を有する本発明の半導体装置
【図１】
2009049027.tif 000003
【図２】
2009049027.tif 000004
【図３】
2009049027.tif 000005
【図４】
2009049027.tif 000006
【図５】
2009049027.tif 000007
【図６】
2009049027.tif 000008
【図７】
2009049027.tif 000009
【図８】
2009049027.tif 000010
【図９】
2009049027.tif 000011
【図１０】
2009049027.tif 000012