(57)【要約】【課題】特性に優れた積層リードフレームを備えた半導体装置及びその製造方法を提供する。【解決手段】上端子の下面に凸部を有する上層リードフレームを、下端子の上面に凹部を有する下層リードフレームと重ね合わせ、加圧することによって、凸部を凹部に挿入し、上端子と下端子を勘合させる。また、勘合後、上端子に電極を当てると共に、下端子にアース側電極を接地させ、若干の加圧を与えながら電流を流して、抵抗溶接を実施し、勘合部を溶着させる。【選択図】  図１
2009049174.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
前記半導体素子と電気的に接続するボンディングパッドと、
少なくとも前記半導体素子及び前記ボンディングパッドを封止する封止樹脂と、
前記封止樹脂の表面に露出した部分が上面端子となる上端子と、
前記封止樹脂の裏面に露出した部分が下面端子となる下端子と
を具備し、
前記下端子の凹部に前記上端子の凸部が挿入され、前記上端子と前記下端子が勘合している
ことを特徴とする半導体装置。
【請求項２】
前記上端子と前記下端子の接続界面は、溶着されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記接続界面は、金属ペーストが塗布されていることを特徴とする請求項２記載の半導体装置。
【請求項４】
封止樹脂の表面に形成された上面端子と、前記封止樹脂の裏面に形成された下面端子を具備する半導体装置の製造方法において、
下層リードフレームの表面側に選択的にハーフエッチングを施し、裏面側が前記下面端子となる下端子を少なくとも突出させると共に、該下端子の凹部を形成する第１のエッチング工程と、
前記封止樹脂から露出した面が前記上面端子となる上端子の凸部を前記下端子の凹部に挿入して勘合する積層工程と、
前記上端子の一部が露出するように前記下層リードフレームの表面側を樹脂封止する封止工程と、
前記下層リードフレームの裏面側から選択的にエッチングを施して前記下端子を形成する第２のエッチング工程と
を具備することを特徴とする半導体装置製造方法。
【請求項５】
前記積層工程は、前記下端子に対応する位置に前記上端子を備えた上層リードフレームを前記下層リードフレーム上に重ね合わせ、前記上端子の凸部を前記下端子の凹部に挿入して勘合することを特徴とする請求項４記載の半導体装置製造方法。
【請求項６】
金型を用いて前記上層リードフレームをプレスし、前記上端子の凸部を形成する凸部形成工程をさらに具備することを特徴とする請求項４又は５記載の半導体装置製造方法。
【請求項７】
前記積層工程後、前記上端子と前記下端子の接続界面を溶着することを特徴とする請求項４乃至６記載の半導体装置製造方法。
【請求項８】
前記積層工程は、前記上端子の凸部と前記下端子の凹部の間に金属ペーストを塗布して勘合させることを特徴とする請求項７記載の半導体装置製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、半導体装置を積層したＰｏＰパッケージの下層となる半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置の実装形態の一つとして、３次元方向に積層したＰｏＰ(Package on Package)パッケージが知られており、複数の半導体装置を平面方向に配置する場合に比べて、小さな面積で高密度実装を図ることが可能なことから、例えば、携帯電話機などの小型電子機器において非常に有効な実装方法となっている（例えば、特許文献１参照）。
【０００３】
そして、図６に示すように、下側の半導体装置（下層パッケージ）１をリードフレームで実現する場合、上側の半導体装置（上層パッケージ）と接続するための上面端子１０を封止樹脂１１の表面に形成する必要がある。
【０００４】
上面端子１０を形成する方法としては、例えば、上面端子１０を形成する位置に上端子１２が形成された上層リードフレームを下層リードフレーム上に複数枚積載して接合する「積層リードフレーム工法」がある。
【０００５】
この方法では、封止樹脂１１の下面に露出した部分が下面端子１３となる下端子１４上に上端子１２を積層することによって、下層パッケージ１の下面端子１３をＺ方向にかさ上げし、上面端子１０が封止樹脂１１の上面と同じ高さになるように樹脂封止を行うことによって、上端子１２の一部を封止樹脂１１の表面に露出させ、上面端子１０を形成する。
【０００６】
上端子１２と下端子１４を接続する方法としては、例えば、接続界面にAgなどの金属ペーストを塗布する「接着法」やリードフレームを加熱・加圧して密着界面の金属拡散を促す「拡散接合法」などがある（例えば、特許文献２参照）。
【特許文献１】特開2002-76175号公報
【特許文献２】特開2006-210594号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上層リードフレーム（上端子）と下層リードフレーム（下端子）を接続した積層リードフレームに求められる品質としては、
・変形、板厚変動などがないこと（弾性変形範囲内）。
・表面の酸化、変色がないこと。
・熱伝導性、電気伝導性の確保、などが挙げられる。
また、連続加工性、加工時間短縮といった生産性に関しても考慮する必要がある。
【０００８】
そして、前述した「接着法」、「拡散接合法」については、次のようなメリット、デメリットがある。
【表１】
2009049174.tif 000003
【０００９】
そこで本発明では、このような特性に優れた積層リードフレームを備えた半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明における半導体装置は、半導体素子と、前記半導体素子と電気的に接続するボンディングパッドと、少なくとも前記半導体素子及び前記ボンディングパッドを封止する封止樹脂と、前記封止樹脂の表面に露出した部分が上面端子となる上端子と、前記封止樹脂の裏面に露出した部分が下面端子となる下端子とを具備し、前記下端子の凹部に前記上端子の凸部が挿入され、前記上端子と前記下端子が勘合していることを特徴とする。
【００１１】
そして、前記上端子と前記下端子の接続界面は、溶着されていることが望ましい。
【００１２】
また、前記接続界面は、金属ペーストが塗布されていることが望ましい。
【００１３】
次に、本発明は、封止樹脂の表面に形成された上面端子と、前記封止樹脂の裏面に形成された下面端子を具備する半導体装置の製造方法において、下層リードフレームの表面側に選択的にハーフエッチングを施し、裏面側が前記下面端子となる下端子を少なくとも突出させると共に、該下端子の凹部を形成する第１のエッチング工程と、前記封止樹脂から露出した面が前記上面端子となる上端子の凸部を前記下端子の凹部に挿入して勘合する積層工程と、前記上端子の一部が露出するように前記下層リードフレームの表面側を樹脂封止する封止工程と、前記下層リードフレームの裏面側から選択的にエッチングを施して前記下端子を形成する第２のエッチング工程とを具備することを特徴とする。
【００１４】
そして、前記積層工程は、前記下端子に対応する位置に前記上端子を備えた上層リードフレームを前記下層リードフレーム上に重ね合わせ、前記上端子の凸部を前記下端子の凹部に挿入して勘合することが望ましい。
【００１５】
また、金型を用いて前記上層リードフレームをプレスし、前記上端子の凸部を形成する凸部形成工程をさらに具備することが望ましい。
【００１６】
さらに、前記積層工程後、前記上端子と前記下端子の接続界面を溶着することが望ましい。
【００１７】
加えて、前記積層工程は、前記上端子の凸部と前記下端子の凹部の間に金属ペーストを塗布して勘合させることが望ましい。
【発明の効果】
【００１８】
本発明では、品質の優れた積層リードフレームを備えた半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明を実施するための最良の形態について、添付図面を参照して詳細に説明する。なお、以下に示す本発明を実施するための形態は、本発明の具体的態様の一例であり、当該形態に限定されるものではない。
【実施例１】
【００２０】
図１は、本実施例における積層リードフレームを備えた半導体装置（下層パッケージ）の一例を示す図である。同図に示すように下層パッケージ１は、素子搭載部１５に搭載された半導体素子１６とボンディングパッド１７を具備し、ワイヤ１８を介して接続している。
【００２１】
また、上端子１２と接する面に凹部が形成された下端子１４と、下端子１４と接する面に凸部が形成された上端子１２を具備し、上端子１２と下端子１４が接合した積層リードフレームを形成している。
【００２２】
ここで図２は、本実施例における上端子１２に凸部を形成する方法の一例を示す図である。同図(ａ)に示すように、凸形状の上金型３０と凹形状の下金型３１の間に、上層リードフレームの上端子１２となる部分を載置してプレスすることによって、上端子１２の裏面側に「半抜き加工」を行い、表面側（下金型３１側）に凸形状を突出させることによって、凸部を形成する。
【００２３】
なお、半抜き加工によって、上金型３０の凸部の形状に応じた凹部が上端子１２の上側（上金型側）に形成される。例えば、上金型３０の凸部が円筒形の場合は、図２(ｂ)に示すように、円筒形の凹部が形成されるが、図３に示すように、上層パッケージ２を積層する際に塗布されるハンダ１９が凹部２０に入り込むため、特に問題とはならず、むしろ、平面である場合に比べてハンダ１９の表面積が増加することから、上層パッケージ２との良好な接続が期待できる。また、複数の上端子を積層する場合には、上方の上端子の凸部を下方の上端子の凹部に挿入することによって、勘合することができる。
【００２４】
上端子１２の凸部を形成する方法は、「半抜き加工」に限られるものではなく、例えば、リードフレームのエッチング加工など、任意の方法を用いることができる。しかし、リードフレームのエッチング加工では、突起の高さに相当する板厚のリードフレーム材（Cu材）を使用し、突起以外の面を全てエッチングしなければならず、「半抜き加工」による凸部の形成が望ましい。
【００２５】
次に図４を用いて、本実施例における下層パッケージ（半導体装置）の製造方法の一例について説明する。
【００２６】
まず、銅あるいは銅合金などの導電性材料からなる板状のリードフレーム材２１を用意し、下端子、ボンディングパッド、素子搭載部の裏面に下地ニッケルめっき、及び金めっき２２を施す（図４(ａ)参照）。この際、下端子の凹部を形成する箇所には、めっきを施さずにリードフレーム材２１の表面が露出した状態にしておく。
【００２７】
次に、リードフレーム材２１の裏面にカバーテープ２３を貼り付け、金めっき２２をレジスト膜としてハーフエッチング（ファーストエッチング）を行い、下端子１４及びボンディングパッド１７を表面側に突出させると共に、下端子の凹部を形成する（図４(ｂ)参照）。
【００２８】
そして、図５(ａ)に示すように、下端子１４に対応する位置に上端子１２が形成された上層リードフレーム２４を、リードフレーム材２１（下層リードフレーム）に重ね合わせ（図４(ｃ)参照）、上端子１２の凸部を下端子１４の凹部に勘合させる（図４(ｄ)参照）。
【００２９】
この際、図５(ｂ)に示すように、上層リードフレーム２４の上端子１２に電極２６を当てると共に、下層リードフレームの下端子１４にアース側電極２７を接地させ、若干の加圧を与えながら電流を流して抵抗溶接を実施することにより、接続界面を溶着することができる。
【００３０】
また、図５(ｃ)に示すように、上端子１２の凸部にハンダ、スズ等の低融点めっきを施しておいたり、上端子１２と下端子１４の接続界面に銀などの金属ペースト２５を塗布して勘合させることにより、より低電流領域での溶着が実現し、リードフレームの焼けや変色を防止することができる。
【００３１】
図４(ｄ)で、積層リードフレームを形成した後、素子搭載部１５に半導体素子１６を搭載し、ワイヤ１８を介してボンディングパッド１７と接続すると共に、上面端子１０が封止樹脂１１の上面と同じ高さになるように樹脂封止を行う（図４(ｅ)参照）。
【００３２】
そして、リードフレーム材２１を裏面からエッチング（セカンドエッチング）し、隣接する下端子１４やボンディングパッド１７の間を絶縁する（図４(ｆ)参照）。
【００３３】
このように本発明では、下層リードフレームの接続端子（下端子）上面を凹形状とし、上層リードフレームの接続端子（上端子）下面を、上端子凹に対して若干径の大きな凸形状に加工し、両リードフレームを重ね合わせた状態でプレスすることにより、凹凸同士を挿入勘合させ、カシメ接合法による積層リードフレームを形成することができる。
【００３４】
また、端子同士を勘合させた後に上層リードフレーム各端子に電極を当て、下層リードフレームにアース側電極を接地させ、若干の加圧を与えながら電流を流して、抵抗溶接を実施し、勘合部を溶着することによって、接続強度および熱・電気伝導性をさらに向上させることができる。
【００３５】
なお、上端子の凸部分にハンダ、スズ等の低融点めっきを施しておくことにより、より低電流領域での溶着が実現し、リードフレームの焼けや変色を防止することが可能となる。
【００３６】
ここで、カシメ接合法、カシメ及び抵抗溶接、拡散接合法、接着法の各工法による接合強度、熱伝導性、電気伝導性、生産性の相対評価を表に示す。
【表２】
2009049174.tif 000004
【００３７】
カシメ接合法では、拡散接合法には劣るものの、接着法に比べて優れた接合強度、熱伝導性を備えており、生産性の点では、拡散接合法や接着法に比べて非常に優れている。
【００３８】
また、カシメ接合に抵抗溶接を加えた工法では、高い生産性を維持した状態で、拡散接合法や接着法に比べて優れた接合強度、熱伝導性、電気伝導性を備えている。
【００３９】
なお、本発明の実施例では、ファーストエッチングの際に素子搭載部の表面にハーフエッチングを施しているが、例えば、リードフレーム材の素子搭載部を形成する領域の表面及び裏面に金めっきを形成した後、ファーストエッチングを施し、素子搭載部を下端子と同様の形状としてもよい。また、表面にのみ金めっきを形成し、センカンドエッチングで裏面をハーフエッチングして、素子搭載部の下面と封止樹脂の下面の高さを同一とするなど、任意の方法を用いて任意の形状とすることができる。さらにはまた、金めっきに替えてスズめっき、パラジウムめっきを使用することもできる。
【図面の簡単な説明】
【００４０】
【図１】本実施例における下層パッケージの一例を示す図である。
【図２】半抜き工法の一例を示す図である。
【図３】本実施例における下層パッケージを用いた積層パッケージの一例を示す図である。
【図４】本実施例における下層パッケージの製造方法の一例を示す図である。
【図５】本実施例における積層リードフレームの製造方法の一例を示す図である。
【図６】積層リードフレーム構造による積層パッケージの一例を示す図である。
【符号の説明】
【００４１】
１…下層パッケージ
２…上層パッケージ
１０…上面端子
１１…封止樹脂
１２…上端子
１３…下端子
１３…下面端子
１４…下端子
１５…素子搭載部
１６…半導体素子
１７…ボンディングパッド
１８…ワイヤ
１９…ハンダ
２０…凹部
２１…リードフレーム材
２２…金めっき
２３…カバーテープ
２４…上層リードフレーム
２５…金属ペースト
２６…電極
２７…アース側電極
３０…上金型
３１…下金型
【図１】
2009049174.tif 000005
【図２】
2009049174.tif 000006
【図３】
2009049174.tif 000007
【図４】
2009049174.tif 000008
【図５】
2009049174.tif 000009
【図６】
2009049174.tif 000010