(57)【要約】【課題】電子機器の保守性に優れたソリッドステートリレーおよびこれを搭載した電子機器を提供する。【解決手段】電気信号を光信号に変換する発光素子と該発光素子からの光信号を電気信号に変換する受光素子とを備えた光結合素子２と、該光結合素子２とともに略同一平面上に配置された負荷駆動用のトライアック素子１と、前記光結合素子２およびトライアック素子１を樹脂封止するパッケージ樹脂部（領域Ａに形成される）と、前記光結合素子２およびトライアック素子１の各電極と電気的に接続された複数のリード端子１１ａ，２１ａ，３１ａ，４１ａ，５１ａを備えたフレームと、トライアック素子１の第２電極１ｂが接続されている第６リードフレーム６１の電極パッド部６１ｂと第２リードフレーム２１の電極パッド２１ｂとの間に直列に接続され、かつ、パッケージ樹脂部４内部に封止されたＰＴＣ素子３とから構成されている。【選択図】図２
2009117535.tif 000002
【特許請求の範囲】
【請求項１】
電気信号を光信号に変換する発光素子と該発光素子からの光信号を電気信号に変換する受光素子とを備えた光結合素子と、該光結合素子とともに略同一平面上に配置された負荷駆動用の電力素子と、前記光結合素子および電力素子を樹脂封止するパッケージ樹脂部と、前記光結合素子および電力素子の各電極と電気的に接続された複数のリード端子を備えたフレームとから構成されたソリッドステートリレーであって、
前記フレームに電気的に接続されることにより電力素子の一つの電極とリード端子との間に直列に接続されたＰＴＣ素子を搭載しており、該ＰＴＣ素子がパッケージ樹脂部内部に封止されていることを特徴とするソリッドステートリレー。
【請求項２】
請求項１記載のソリッドステートリレーであって、前記ＰＴＣ素子が、電力素子の定格電流以上の大きさの電流が流れた場合に０．００５〜０．５秒で抵抗値を変化させて電流を遮断するものであるソリッドステートリレー。
【請求項３】
請求項１または２記載のソリッドステートリレーであって、前記フレームのＰＴＣ素子接続部位にＰＴＣ素子用放熱板が一体形成されており、該ＰＴＣ素子用放熱板がパッケージ樹脂部外部に導出されているソリッドステートリレー。
【請求項４】
請求項３記載のソリッドステートリレーであって、前記ＰＴＣ素子用放熱板の熱抵抗が、前記ＰＴＣ素子に電力素子の定格電流よりも小さい電流が流れる値であり、かつ、前記ＰＴＣ素子に電力素子の定格電流以上の大きさの電流が流れた場合に０．００５〜０．５秒で抵抗値を変化させて電流を遮断する範囲の値であるソリッドステートリレー。
【請求項５】
請求項１、２または３記載のソリッドステートリレーであって、前記ＰＴＣ素子の抵抗値変化を外部に取り出すＰＴＣ素子用リード端子を備えているソリッドステートリレー。
【請求項６】
請求項３、４または５記載のソリッドステートリレーであって、前記ＰＴＣ素子用放熱板または前記ＰＴＣ素子用リード端子に抵抗が搭載され、該抵抗が前記ＰＴＣ素子に並列に接続されているソリッドステートリレー。
【請求項７】
請求項３、４、５または６記載のソリッドステートリレーであって、前記フレームの電力素子実装部に固定された外部放熱板を備えており、該外部放熱板がパッケージ樹脂部表面上に配置され、前記ＰＴＣ素子用放熱板または前記ＰＴＣ素子用リード端子が、パッケージ樹脂部表面に沿って、前記パッケージ樹脂部表面の外部放熱板が配置された部位とは反対側に向けて折り曲げられているソリッドステートリレー。
【請求項８】
請求項３、４または５記載のソリッドステートリレーであって、前記ＰＴＣ素子用放熱板または前記ＰＴＣ素子用リード端子にＰＴＣ素子が搭載され、該ＰＴＣ素子が前記パッケージ樹脂部内部に封止されたＰＴＣ素子に直列に接続されているソリッドステートリレー。
【請求項９】
請求項１〜８のうちのいずれか一つの請求項記載のソリッドステートリレーを搭載した電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電流防止構造を備えたソリッドステートリレーおよびこれを搭載した電子機器に関わるものである。
【背景技術】
【０００２】
従来のソリッドステートリレーの一例として、入力側に、発光ダイオードなどの発光素子を有し、出力側に、トライアック素子などの負荷駆動用の電力素子と、発光素子の光を受けてトライアック素子を点弧するフォトトライアックなどの受光素子とを有するものがある。このようなソリッドステートリレーの内部構造例を図１１に示す。なお、図１１は、内部構造をより明確に示すために、ソリッドステートリレーの樹脂封止前の状態を示している。
【０００３】
ソリッドステートリレーは、タイバー部１０１ａおよびフレーム部１０１ｂに一体形成された複数のリードフレーム（第１リードフレーム１１１、第２リードフレーム１２１、第３リードフレーム１３１、第４リードフレーム１４１および第５リードフレーム１５１）から構成されたフレーム上に、トライアック素子１０２および光結合素子１０３が搭載されたものである。さらに、これらトライアック素子１０２および光結合素子１０３は、複数のリードフレームの素子搭載部または電極パッド部を包括する領域Ａ１００に形成されたパッケージ樹脂部（図示せず）によって樹脂封止されている。
【０００４】
また、図示していないが、樹脂封止後、タイバーカットを施すことにより、第１リードフレーム１１１、第２リードフレーム１２１、第３リードフレーム１３１、第４リードフレーム１４１および第５リードフレーム１５１の各リード端子１１１ａ，１２１ａ，１３１ａ，１４１ａ，１５１ａ間を接続しているタイバー部１０１ａおよびフレーム部１０１ｂが除去される。さらに、これらリード端子１１１ａ，１２１ａ，１３１ａ，１４１ａ，１５１ａには、完成品の形状により必要に応じてリードフォーミングが施される。
【０００５】
このようなソリッドステートリレーを製造する際には、まず、第１リードフレーム１１１の素子実装部上に、底面に第1電極１０２ａを備えているトライアック素子１０２を導電性ペーストなどを用いて固定し電気的に接続するとともに、ワイヤを介して、トライアック素子１０２の第２電極１０２ｂを第２リードフレーム１２１の電極パッド部に電気的に接続し、トライアック素子１０２のゲート電極１０２ｃを第３リードフレーム１３１の一電極パッド部に電気的に接続することによって、トライアック素子１０２を実装する。
【０００６】
次いで、第１リードフレーム１１１の素子実装部と一体形成された電極パッド部に、光結合素子１０３の第1端子１０３ａを電気的に接続する。これにより、トライアック素子１０２の第1電極１０２ａと光結合素子１０３の第１端子１０３ａとが電気的に接続された状態になる。さらに、第３リードフレーム１３１の一電極パッド部と一体形成されている他の電極パッド部に、光結合素子１０３の第２端子１０３ｂを電気的に接続することにより、トライアック素子１０２のゲート電極１０２ｃと光結合素子１０３の第２端子１０３ｂとを電気的に接続する。またさらに、光結合素子１０３の第３端子１０３ｃを第４リードフレーム１４１の電極パッド部に電気的に接続し、光結合素子１０３の第３端子１０３ｄを第５リードフレーム１５１の電極パッド部に電気的に接続する。
【０００７】
その後、図示していないが、トライアック素子１０２および光結合素子１０３を、領域Ａ１００に形成されるパッケージ樹脂部によって、第１リードフレーム１１１の素子実装部および電極パッド部、第２リードフレーム１２１の電極パッド部、第３リードフレーム１３１の電極パッド部、第４リードフレーム１４１の電極パッド部ならびに第５リードフレーム１５１の電極パッド部全体を樹脂封止する。最後に、タイバーカットやリードフォーミングなどを施すことにより、ソリッドステートリレーを得る。
【０００８】
また、前記光結合素子１０３は、発光ダイオードとフォトトライアックとを一つのパッケージに組み込むことにより形成されている。
【０００９】
このようなソリッドステートリレーにおいて例えばモータの負荷を駆動する際には、第１リードフレーム１１１のリード端子１１１ａと第２リードフレーム１２１のリード端子１２１ａとの間にモータを並列接続した状態で、リード端子１１１ａおよびリード端子１２１ａ間に電流を流すことにより、モータの負荷を駆動していた。
【００１０】
しかしながら、このようなソリッドステートリレーにおいては、負荷の短絡等によってソリッドステートリレーに過大な電流が流れたときに、トライアック素子１０２が発熱し、ジャンクション温度（トライアック素子１０２を構成する半導体層間の接合部温度）が上昇する場合があった。このジャンクション温度の上昇によって、特性の悪化や信頼性の低下が生じるのみならず、トライアック素子１０２の破壊または焼損や、ソリッドステートリレーを搭載した電子機器の破壊または焼損等が起こる場合があるといった問題があった。
【００１１】
このような問題を解決するために、過電流が流れた場合の保護手段としてヒューズを搭載したソリッドステートリレーがあった。また、特開昭６３−２９５６４号公報に開示されている半導体装置およびリードフレームおよび特開平８−１１６００４号公報に開示されているパワーモールドダイオードは、ソリッドステートリレー内部の電力素子の電極とソリッドステートリレーのリード端子とを接続しているワイヤ線が、過電流が流れた場合に溶断するように構成されていた。
【特許文献１】特開昭６３−２９５６４号公報
【特許文献２】特開平８−１１６００４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
従来のソリッドステートリレーによれば、一般に、負荷短絡などによって過電流が流れた場合、ソリッドステートリレーを構成するトライアック素子やこのソリッドステートリレーを搭載した電子機器の破壊および焼損は防止できる。しかしながら、内部の配線経路を断線することを過電流対策としているため、負荷の交換などの電子機器の部品の補修と合わせて、断線したヒューズの交換やトライアック素子の交換などの回路基板の補修も実施する必要があり、補修に多大な時間と費用がかかるといった問題があった。
【００１３】
一方、近年、ポリマＰＴＣ（ｐｏｓｉｔｉｖｅ  ｔｅｍｐｅｒａｔｕｒｅ  ｃｏｅｆｆｉｃｉｅｎｔ）と呼ばれる高分子系のＰＴＣサーミスタ等が、性能向上に伴い、過電流や過熱対策用の保護素子として用いられている。このポリマＰＴＣは、リセットできる自己復旧型のヒューズとして使われている。
【００１４】
前記ポリマＰＴＣは、導電性の粉体を混ぜ込んだ高分子の膜を２枚の電極箔で挟み、電極箔にリード端子を取り付けた構造になっている。このポリマＰＴＣは、温度が上がると抵抗値が上昇する「正温度特性」を備えている。即ち、定常状態では、高分子中に分散する導電性の粉体を通じて電気が流れるため導電性をもち、高温状態では、高分子が熱膨張することで電極箔間の間隔が拡がり抵抗値が上昇する。従って、このポリマＰＴＣを回路のヒューズとして用いることで、過電流が流れたときの発熱によってポリマＰＴＣ自体が過熱した状態になり抵抗値が上昇することにより、回路に流れ込む電流を制限することができる。さらに、その後、回路に印加される電圧を充分に下げたり、電源を切ったりしてポリマＰＴＣの温度を下げることによって、ポリマＰＴＣの抵抗値は再び下がり元の抵抗値に戻るので、従来のヒューズなどの過電流保護素子のように過電流遮断後に交換する必要がない。
【００１５】
しかしながら、ポリマＰＴＣをソリッドステートリレーに内蔵した場合、ポリマＰＴＣは過電流による温度変化を検知して過電流を遮断する構造となっているため、搭載位置によっては、ソリッドステートリレー自体の正常な駆動による発熱や、電子機器の周囲温度の上昇などによる温度変化の影響を受けてしまう場合があり、ソリッドステートリレーを過電流から適切に保護することができないといった問題があった。
【００１６】
本発明はかかる問題点を解決すべく創案されたもので、その目的は、パッケージ内部において、ポリマＰＴＣを用いて構成されたＰＴＣ素子を電力素子と直列接続した状態で挿入することで、ソリッドステートリレーおよびこのソリッドステートリレーを搭載した電子機器の焼損を防止することにより、電子機器の保守性に優れたソリッドステートリレーおよびこれを搭載した電子機器を提供することにある。
【課題を解決するための手段】
【００１７】
上記課題を解決するため、本発明のソリッドステートリレーは、図２に示すように、電気信号を光信号に変換する発光素子と該発光素子からの光信号を電気信号に変換する受光素子とを備えた光結合素子２と、該光結合素子２とともに略同一平面上に配置された負荷駆動用の電力素子としてのトライアック素子１と、前記光結合素子２およびトライアック素子１を樹脂封止するパッケージ樹脂部（領域Ａに形成される）と、前記光結合素子２およびトライアック素子１の各電極と電気的に接続された複数のリード端子１１ａ，２１ａ，３１ａ，４１ａ，５１ａを備えたフレームと、トライアック素子１の第２電極１ｂが接続されている第６リードフレーム６１の電極パッド部６１ｂと第２リードフレーム２１の電極パッド２１ｂとの間に直列に接続されたＰＴＣ素子３とから構成されている。さらに、このＰＴＣ素子３はパッケージ樹脂部４内部に封止されている。
【００１８】
即ち、過電流が流れた場合に、より早くＰＴＣ素子の抵抗値の上昇が起こるため、ＰＴＣ素子による電流制限をより早く実施することができ、トライアック素子の破壊を防止することができる。その結果、電子機器の保守性に優れたソリッドステートリレーを得ることができる。
【００１９】
また、前記ＰＴＣ素子が、電力素子の定格電流以上の大きさの電流が流れた場合に０．００５〜０．５秒で抵抗値を変化させて電流を遮断するものであることが、トライアック素子の破壊を確実に防止することができるので好ましい。
【００２０】
また、前記フレームのＰＴＣ素子接続部位にＰＴＣ素子用放熱板が一体形成されており、該ＰＴＣ素子用放熱板がパッケージ樹脂部外部に導出されているものであってもよい。この場合、外部放熱部によってパッケージ樹脂部内部のＰＴＣ素子周辺部で発生した熱を外部に放熱させることができる
また、前記ＰＴＣ素子用放熱板の熱抵抗が、前記ＰＴＣ素子に電力素子の定格電流よりも小さい電流が流れる値であり、かつ、前記ＰＴＣ素子に電力素子の定格電流以上の大きさの電流が流れた場合に０．００５〜０．５秒で抵抗値を変化させて電流を遮断する範囲の値であることが、外部放熱部２１ｃによってパッケージ樹脂部４内部の熱を外部に過大に放熱させることができるため好ましい。
【００２１】
また、前記ＰＴＣ素子の抵抗値変化を外部に取り出すＰＴＣ素子用リード端子を備えているものであってもよい。この場合、ＰＴＣ素子の抵抗値の増加量を取り出し、この増加量をソリッドステートリレーが搭載された電子機器の制御側へフィードバックすることにより、出力電流の制限を行うなどの動作制御を実施することができる。
【００２２】
また、前記ＰＴＣ素子用放熱板または前記ＰＴＣ素子用リード端子に抵抗が搭載され、該抵抗が前記ＰＴＣ素子に並列に接続されているものであってもよい。この場合、パッケージ樹脂部内部に搭載されたＰＴＣ素子と外部ＰＴＣ素子との抵抗分圧比によってパッケージ樹脂部内部に搭載されたＰＴＣ素子の抵抗値の調整を行うことができる。
【００２３】
また、前記フレームの電力素子実装部に固定された外部放熱板を備えており、該外部放熱板がパッケージ樹脂部表面上に配置され、前記ＰＴＣ素子用放熱板または前記ＰＴＣ素子用リード端子が、パッケージ樹脂部表面に沿って、前記パッケージ樹脂部表面の外部放熱板が配置された部位とは反対側に向けて折り曲げられているものであってもよい。この場合には、トライアック素子とＰＴＣ素子３との電気絶縁性を確保することができる。
【００２４】
また、前記ＰＴＣ素子用放熱板または前記ＰＴＣ素子用リード端子にＰＴＣ素子が搭載され、該ＰＴＣ素子が前記パッケージ樹脂部内部に封止されたＰＴＣ素子に直列に接続されているものであってもよい。この場合には、ソリッドステートリレー周囲において過大な熱が発生した場合にソリッドステートリレーの出力を遮断することができる。
【００２５】
また、本発明の電子機器は、前述したソリッドステートリレーを搭載したものである。
【００２６】
即ち、過電流が流れた場合に、より早くＰＴＣ素子の抵抗値の上昇が起こるため、ＰＴＣ素子による電流制限をより早く実施することができ、トライアック素子の破壊を防止することができる。その結果、ソリッドステートリレーによる保守性が優れた電子機器を得ることができる。
【発明の効果】
【００２７】
本発明は上記のように構成したので、過電流が流れた場合に、ＰＴＣ素子の抵抗値をより早く上昇することができるため、ＰＴＣ素子による電流制限をより早く実施することができ、トライアック素子の破壊を防止することができる。その結果、電子機器の保守性に優れたソリッドステートリレーおよびこれを搭載した電子機器を得ることができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明のソリッドステートリレーおよびこれを搭載した電子機器の実施形態について説明する。
【００２９】
＜実施形態１＞
まず、本発明のソリッドステートリレーの実施形態１について、図面を参照しつつ説明する。
【００３０】
図１は、本発明のソリッドステートリレーの一実施形態を示す斜視図であり、図２は、図１に示すソリッドステートリレーの内部構造を示す説明図である。なお、図２は、ソリッドステートリレーの樹脂封止前の状態を示している。
【００３１】
本実施形態において、ソリッドステートリレーは、パッケージ樹脂部４の底面から外部に複数のリード端子（ここでは５本のリード端子１１ａ，２１ａ，３１ａ，４１ａ，５１ａ）が導出されたシングルインラインパッケージと呼ばれる形状のものであり、主に小電力型から中電力型のソリッドステートリレーとして使用される。
【００３２】
また、ソリッドステートリレーは、パッケージ樹脂部４内部において、入力側に、発光素子としての発光ダイオードを有し、出力側に、電力素子である負荷駆動用のトライアック素子１と、発光素子の光を受けてトライアック素子１を点弧する受光素子としてのフォトトライアックとを有している。ここでは、前記発光ダイオードとフォトトライアックとを１個のパッケージに組み込んだ光結合素子２を用いている。この光結合素子２の第1端子２ａは、フォトトライアックの一方の電極と接続されており、第２端子２ｂは、フォトトライアックの他方の電極と接続されており、第３端子２ｃは、発光ダイオードの一方の電極と接続されており、第４端子２ｄは、発光ダイオードの他方の電極と接続されている。
【００３３】
さらに、パッケージ樹脂部４の一側面には、トライアック素子１の自己発熱による特性低下を防ぐための外部放熱板５が配置されている。
【００３４】
このソリッドステートリレーを形成する際には、タイバー部１０ａおよびフレーム部１０ｂに一体形成された複数のリードフレーム（第１リードフレーム１１、第２リードフレーム２１、第３リードフレーム３１、第４リードフレーム４１、第５リードフレーム５１および第６リードフレーム６１）から構成されたフレームを用いている。また、このフレーム上には、前記トライアック素子１と、前記光結合素子２と、ポリマＰＴＣを用いて形成されたＰＴＣ素子３とが搭載されている。さらに、これらトライアック素子１、光結合素子２およびＰＴＣ素子３は、図２において領域Ａに形成されるパッケージ樹脂部４（図１参照）によって、前記フレームの素子搭載部および電極パッド部とともに樹脂封止されている。
【００３５】
また、樹脂封止後には、タイバーカットを施すことにより、第１リードフレーム１１、第２リードフレーム２１、第３リードフレーム３１、第４リードフレーム４１、第５リードフレーム５１の各リード端子１１ａ，２１ａ，３１ａ，４１ａ，５１ａ間および第６リードフレーム６１の延長部６１ａを接続しているタイバー部１０ａおよびフレーム部１０ｂが除去される。さらに、本実施形態では実施しないが、前記リード端子１１ａ，２１ａ，３１ａ，４１ａ，５１ａには、完成品の形状により必要に応じてリードフォーミングが施される。
【００３６】
このようなソリッドステートリレーを製造する際には、まず、第１リードフレーム１１の素子実装部１１ｂと、この素子実装部１１ｂと一体形成された電極パッド部１１ｃと、第２リードフレーム２１の電極パッド部２１ｂと、第３リードフレーム３１の第１電極パッド部３１ｂと、第４リードフレーム４１の電極パッド部４１ｂと、第５リードフレーム５１の電極パッド部５１ｂと、第６リードフレーム６１の電極パッド部６１ｂとに導電性ペーストをそれぞれ塗布する。さらに、素子実装部１１ｂ上に、底面に第1電極１ａを備えているトライアック素子１を配置し、電極パッド部１１ｃ上に光結合素子２の第1端子２ａを配置し、電極パッド部２１ｂ上にＰＴＣ素子３の一方の電極３ａを配置し、電極パッド部３１ｂ上に光結合素子２の第２端子２ｂを配置し、電極パッド部４１ｂ上に光結合素子２の第３端子２ｃを配置し、電極パッド部５１ｂ上に光結合素子２の第４端子２ｄを配置し、電極パッド部６１ｂ上にＰＴＣ素子３の他方の電極３ｂを配置した状態で、リフローはんだを実施し、導電性ペーストを加熱硬化させる。
【００３７】
次いで、ワイヤ２０ａ，２０ｂを介して、トライアック素子１の第２電極１ｂを第６リードフレーム６１の電極パッド部６１ｂに電気的に接続し、トライアック素子１の第２電極１ｂと第２リードフレーム２１のリード端子２１ａとの間に、ＰＴＣ素子３を直列接続する。さらに、ワイヤ２０ｃを介して、トライアック素子１のゲート電極１ｃを第３リードフレーム３１の第２電極パッド部３１ｃに電気的に接続する。
【００３８】
その後、トライアック素子１、光結合素子２およびＰＴＣ素子３を、領域Ａに形成されるパッケージ樹脂部４によって、第１リードフレーム１１の素子実装部１１ｂおよび電極パッド部１１ｃ、第２リードフレーム２１の電極パッド部２１ｂ、第３リードフレーム３１の第１電極パッド部３１ｂおよび第２電極パッド部３１ｃ、第４リードフレーム４１の電極パッド部４１ｂ、ならびに第５リードフレーム５１の電極パッド部５１ｂとともに樹脂封止する。
【００３９】
なお、トライアック素子１の自己発熱による特性低下を防ぐために、第１リードフレーム１１の素子実装部１１ｂは面積が大きく取られているとともに、この素子実装部１１ｂには後に外部放熱板５を固定するための放熱板取付穴１１ｂ１が形成されている。さらに、パッケージ樹脂部４には前記放熱板取付穴１１ｂ１に連通した図示しない貫通孔（または凹部）が形成されており、放熱板取付穴１１ｂ１は、樹脂封止後もパッケージ樹脂部４で覆われずに露出した状態となっている。
【００４０】
最後に、タイバーカットや必要に応じてリードフォーミングなどを施した後、放熱板取付穴１１ｂ１および前記貫通孔（または凹部）に嵌合する形状の凸部を備えた外部放熱板５を、放熱板取付穴１１ｂ１および貫通孔（または凹部）に前記凸部を加圧挿入することによって、パッケージ樹脂部４の側面に取り付ける。この外部放熱板５により、トライアック素子１の自己発熱により生じたパッケージ樹脂部４内部の熱を外部に放熱することができる。
【００４１】
本実施形態のような形態でＰＴＣ素子３を搭載する場合、ＰＴＣ素子３としては、面実装タイプを用いることが好ましく、特にリフローはんだに耐え得る程度の耐熱性を有するものを使用する。
【００４２】
本実施の形態では、トライアック素子１、即ち電力素子にＰＴＣ素子３を直列に接続しているので、正常時にはＰＴＣ素子３に定常電流が流れている。そして、負荷短絡が起きるなどして過電流が流れた場合には、電力素子の発熱も重畳し、より早くＰＴＣ素子３の抵抗値の上昇が起こり、ＰＴＣ素子３による電流制限が行われるため、トライアック素子の破壊を防止することができる。その結果、ソリッドステートリレーおよびこのソリッドステートリレーを搭載した電子機器の破壊を防止することができる。さらに、ＰＴＣ素子３は自己復帰型の素子であるため、負荷の交換等といった主原因を取り除くことで前記電子機器を修復することができる。そのため、電子機器の保守・修復に必要な負担（時間およびコスト）が軽減される。
【００４３】
一般的に、ポリマＰＴＣが高抵抗になりＰＴＣ素子に流れる電流を制限（または遮断）している状態を「トリップしている」といい、通常の状態からトリップしている状態になるまでに要する時間をトリップ時間という。本実施形態においては、ソリッドステートリレーを保護するために、このトリップ時間の長さが０．００５〜０．５Ｓ（秒）程度であることが望ましい。
【００４４】
図３は、図１に示すソリッドステートリレーを構成するＰＴＣ素子の動作特性の一例を示すグラフである。
【００４５】
例えば、ソリッドステートリレーの実効オン電流の最大定格電流（ＩＴ）が、ＩＴ＝４Ａ（アンペア）であり、電力素子の耐電流量が１０Ａの場合は、ＰＴＣ素子として、図３に示すような遮断電流−トリップ時間特性を有するものを用いることが望ましい。これは、定常状態では、充分な動作電流を確保でき、かつ、電力素子を破壊するような過電流が流れた場合には、瞬時に過電流を遮断するためである。
【００４６】
＜実施形態２＞
次に、本発明のソリッドステートリレーの実施形態２について、図面を参照しつつ説明する。
【００４７】
図４は、本発明のソリッドステートリレーの実施形態２を示す説明図であり、ソリッドステートリレーの樹脂封止前の状態を示している。また、図５は、図４に示すソリッドステートリレーを構成する外部放熱部の一例を示す底面図であり、図６は、図４に示すソリッドステートリレーを構成する外部放熱部の他の例を示す底面図である。
【００４８】
一般に、ソリッドステートリレーを基板上に搭載して使用する際には搭載位置によって熱がこもりやすい場合がある。前述の実施形態１に示すソリッドステートリレーにおいては、図２に示すように、外部放熱板５によって自己発熱による性能低下を防止しているが、この外部放熱板５は素子搭載部１１ｂに接続されているため、この素子搭載部１１ｂにトライアック素子１、ワイヤ２０ａ，２０ｂおよび電極パッド６１ｂを介して直列接続されているＰＴＣ素子３に対しては、この外部放熱板５を設けた効果が得られない場合がある。この場合、ＰＴＣ素子３のみが温度上昇してしまい、高抵抗になって電流を遮断してしまう場合がある。
【００４９】
本実施形態においては、図４に示すように、ＰＴＣ素子３の一方の電極３ａが接続されている電極パッド部２１ｂに外部放熱部２１ｃを一体形成している。この外部放熱部２１ｃは、図５に示すように、樹脂封止時にパッケージ樹脂部４によって覆われず、樹脂封止後はパッケージ樹脂部４側面から外部に導出される。このような構成を有するため、本実施形態のソリッドステートリレーによれば、外部放熱部２１ｃによってパッケージ樹脂部４内部のＰＴＣ素子３周辺部で発生した熱を外部に放熱させることができる。
【００５０】
なお、外部放熱部２１ｃによってパッケージ樹脂部４内部の熱を外部に過大に放熱させてしまうと、過電流時にトリップできないといった現象が起きてしまう。このような現象を防止するために、外部放熱部２１ｃの大きさは、外部放熱部２１ｃの熱抵抗を考慮して決定する必要がある。さらに、ソリッドステートリレーの実効オン電流の最大定格電流に対して電力素子の耐電流量に余力がある場合は、外部放熱部２１ｃを形成することなく、第２リードフレーム２１のリード端子２１ａのみで、ＰＴＣ素子３で発生した熱をパッケージ樹脂部４内部から外部へ充分に放熱できる場合もある。
【００５１】
なお、トライアック素子１に電気的に接続されている外部放熱板５とＰＴＣ素子３に電気的に接続されている外部放熱部２１ｃとの間は、電気絶縁性を確保する必要がある。そのために、図示していないが、外部放熱部２１ｃを各リード端子と同様のリード形状に形成して、基板にソリッドステートリレーを搭載した際に同時に外部放熱部２１ｃの下端部を基板に形成された孔に挿入固定することで、外部放熱板５や各リード端子との間隔を確保してもよい。また、図６に示すように、外部放熱部２１ｃを、パッケージ樹脂部４側面に沿って、外部放熱板５取付位置とは反対側の矢印Ｃで示す方向へ折り曲げてもよい。
【００５２】
＜実施形態３＞
次に、本発明のソリッドステートリレーの実施形態３について、図面を参照しつつ説明する。
【００５３】
図７は、本発明のソリッドステートリレーの実施形態３を示す説明図であり、ソリッドステートリレーの樹脂封止前の状態を示している。
【００５４】
本実施形態のソリッドステートリレーにおいては、ＰＴＣ素子３の一方の電極が接続されている電極パッド部２１ｂとＰＴＣ素子３の他方の電極が接続されている電極パッド部６１ｂとに、ＰＴＣ素子用リード端子２１ｄ，６１ｃがそれぞれ一体形成されている。
【００５５】
これらＰＴＣ素子用リード端子２１ｄ，６１ｃは、ＰＴＣ素子３の抵抗値を測定するために形成されている。ＰＴＣ素子３の抵抗値は、パッケージ樹脂部４底面から導出されているリード端子を用いて測定することもできるが、各リード端子には動作電流が流れているため、専用のリード端子を設ける方が精度良く抵抗値を測定することができる。
【００５６】
一般に、ＰＴＣ素子３は、遮断電流よりも低い電流が流れている場合にも、抵抗値が増加している。本実施形態のソリッドステートリレーによれば、ＰＴＣ素子用リード端子２１ｄ，６１ｃを備えているため、これらＰＴＣ素子用リード端子２１ｄ，６１ｃを用いてＰＴＣ素子３の抵抗値の増加量を取り出し、この増加量をソリッドステートリレーが搭載された電子機器の制御側へフィードバックすることにより、例えばマイコン（マイクロコンピュータ）などで出力電流の制限を行うなどの動作制御を実施することができる。この場合、低電流領域でのトリップ時間までの反応が早すぎるＰＴＣ素子を用いた場合はマイコンの制御前に低電流領域でトリップしてしまう。そのため、ここでは、ＰＴＣ素子として遮断電流−トリップ時間特性の傾きが急峻なものを使用する必要がある。
【００５７】
また、ＰＴＣ素子用リード端子２１ｄ，６１ｃを、その表面積を大きくして、実施形態２のソリッドステートリレーのように、外部放熱部として用いてもよい。
【００５８】
＜実施形態４＞
次に、本発明のソリッドステートリレーの実施形態４について、図面を参照しつつ説明する。
【００５９】
図８は、本発明のソリッドステートリレーの実施形態４の一実施例を示す説明図であり、図９は、本発明のソリッドステートリレーの実施形態４の他の実施例を示す説明図であり、図８および図９は、ソリッドステートリレーの樹脂封止前の状態を示している。
【００６０】
本実施形態のソリッドステートリレーは、前述の実施形態１〜３のソリッドステートリレーと比較すると、パッケージ樹脂部４外部に、パッケージ樹脂部４内部に搭載されたＰＴＣ素子３と並列に接続された抵抗としての外部ＰＴＣ素子３０を備えている点で異なっている。
【００６１】
図８に示すソリッドステートリレーにおいては、ＰＴＣ素子３の一方の電極が接続されている電極パッド部２１ｂとＰＴＣ素子３の他方の電極が接続されている電極パッド部６１ｂとに、抵抗接続用電極パッド部２１ｅ，６１ｄがそれぞれ一体形成されている。さらに、抵抗接続用電極パッド部２１ｅには外部ＰＴＣ素子３０の一方の電極３０ａが接続されており、抵抗接続用電極パッド部６１ｄには外部ＰＴＣ素子３０の他方の電極３０ｂが接続されている。
【００６２】
また、図９に示すソリッドステートリレーにおいては、図７に示すソリッドステートリレーと同様に、ＰＴＣ素子３の一方の電極が接続されている電極パッド部２１ｂとＰＴＣ素子３の他方の電極が接続されている電極パッド部６１ｂとに、リレー形状の抵抗接続用リード端子２１ｆ，６１ｅがそれぞれ一体形成されている。さらに、本実施形態においては、抵抗接続用リード端子２１ｆに外部ＰＴＣ素子３０の一方の電極３０ａが接続されており、抵抗接続用リード端子６１ｅに外部ＰＴＣ素子３０の他方の電極３０ｂが接続されている。
【００６３】
前述した実施形態１〜３のソリッドステートリレーのようにパッケージ樹脂部４内部にＰＴＣ素子３を搭載した場合、樹脂封止後にＰＴＣ素子３の抵抗値を調整することはできない。本実施形態のソリッドステートリレーによれば、パッケージ樹脂部４外部に抵抗として外部ＰＴＣ素子３０を搭載することにより、パッケージ樹脂部４内部に搭載されたＰＴＣ素子３と外部ＰＴＣ素子３０との抵抗分圧比によってパッケージ樹脂部４内部に搭載されたＰＴＣ素子３の抵抗値の調整を行うことができる。
【００６４】
しかしながら、このような形態においては、パッケージ樹脂部４内部に配置されたＰＴＣ素子３が高抵抗になった際に大電流が流れてしまう場合があるので、ソリッドステートリレーの耐電流量に注意するとともに、パッケージ樹脂部４内部に搭載されたＰＴＣ素子３自体のワッテージ（消費電力）にも注意する必要がある。
【００６５】
＜実施形態５＞
次に、本発明のソリッドステートリレーの実施形態５について、図面を参照しつつ説明する。
【００６６】
図１０は、本発明のソリッドステートリレーの実施形態５を示す説明図であり、ソリッドステートリレーの樹脂封止前の状態を示している。
【００６７】
本実施形態のソリッドステートリレーを製造する際には、フレームとして、トライアック素子１の第１電極１ａが接続されている第１リードフレーム１１とＰＴＣ素子３の一方の電極が接続されている電極パッド部２１ｂとに、リレー形状の外部ＰＴＣ素子接続用リード端子１１ｄ，２１ｆがそれぞれ一体形成されたものが用いられる。この外部ＰＴＣ素子接続用リード端子２１ｆには外部ＰＴＣ素子３１の一方の電極３１ａが接続されており、外部ＰＴＣ素子接続用リード端子１１ｄには外部ＰＴＣ素子３１の他方の電極３１ｂが接続されている。さらに、ソリッドステートリレーを基板に搭載する際には、外部ＰＴＣ素子接続用リード端子１１ｄ，２１ｆの下端部を基板にそれぞれ固定した後、例えば図中破線Ｂ１，Ｂ２で示す位置をカットすることによって、第１リードフレーム１１から外部ＰＴＣ素子接続用リード端子１１ｄを切り離している。即ち、本実施形態のソリッドステートリレーには、パッケージ樹脂部４内部に搭載されたＰＴＣ素子３のみならず、このＰＴＣ素子３に直列に接続された外部ＰＴＣ素子３１も搭載されている。
【００６８】
このような構成を有するため、本実施形態のソリッドステートリレーによれば、ソリッドステートリレー周囲において過大な熱が発生した場合にソリッドステートリレーの出力を遮断することができる。なお、本実施形態においては、外部ＰＴＣ素子として、ソリッドステートリレーのディレーティング（故障原因の軽減）を考慮して、最大動作温度における電流量がソリッドステートリレー自体やこのソリッドステートリレーが搭載される電子機器の耐電流量以下となるような特性を有するものが選択される。
【００６９】
また、本発明の電子機器は、前述した実施形態１〜５に示すソリッドステートリレーのうちのいずれか一つを搭載したものであるため、電子機器の焼損を防止することができる。
【産業上の利用可能性】
【００７０】
本発明のソリッドステートリレーおよびこれを搭載した電子機器は、過電流遮断後のリレー交換が困難な場合、または補修にかかる時間や費用を削減する場合に活用できる。
【図面の簡単な説明】
【００７１】
【図１】本発明のソリッドステートリレーの一実施形態を示す斜視図である。
【図２】図１に示すソリッドステートリレーの内部構造を示す説明図である。
【図３】図１に示すソリッドステートリレーを構成するＰＴＣ素子の動作特性の一例を示すグラフである。
【図４】本発明のソリッドステートリレーの実施形態２を示す説明図である。
【図５】図４に示すソリッドステートリレーを構成する外部放熱部の一例を示す底面図である。
【図６】図４に示すソリッドステートリレーを構成する外部放熱部の他の例を示す底面図である。
【図７】本発明のソリッドステートリレーの実施形態３を示す説明図である。
【図８】本発明のソリッドステートリレーの実施形態４の一実施例を示す説明図である。
【図９】本発明のソリッドステートリレーの実施形態４の他の実施例を示す説明図である。
【図１０】本発明のソリッドステートリレーの実施形態５を示す説明図である。
【図１１】従来のソリッドステートリレーの内部構造例を示す説明図である。
【符号の説明】
【００７２】
１      トライアック素子
２      光結合素子
３      ＰＴＣ素子
４      パッケージ樹脂部
５      外部放熱板
１０ａ    タイバー部
１０ｂ    フレーム部
１１      第１リードフレーム
１１ａ    リード端子
２１      第２リードフレーム
２１ａ    リード端子
３１      第３リードフレーム
３１ａ    リード端子
４１      第４リードフレーム
４１ａ    リード端子
５１      第５リードフレーム
５１ａ    リード端子
６１      第６リードフレーム
３０      外部ＰＴＣ素子
【図１】
2009117535.tif 000003
【図２】
2009117535.tif 000004
【図３】
2009117535.tif 000005
【図４】
2009117535.tif 000006
【図５】
2009117535.tif 000007
【図６】
2009117535.tif 000008
【図７】
2009117535.tif 000009
【図８】
2009117535.tif 000010
【図９】
2009117535.tif 000011
【図１０】
2009117535.tif 000012
【図１１】
2009117535.tif 000013