(57)【要約】【課題】基板に規定された実装領域に対するその実装領域に実装された他の基板の剥離強度を高め、且つ実装領域を小さくする。【解決手段】複数の接続電極１５を有する実装領域１１ａが端部に規定された第１基板１１と、複数の接続電極の一部１５ｂ，１５ａに対応して突起状に設けられた複数のバンプ電極２１を底面に有し、各バンプ電極２１を各接続電極１５ｂ，１５ａにそれぞれ電気的に接続して実装領域１１ａに実装された集積回路チップ２０と、集積回路チップ２０よりも外側で複数の接続電極１５の他部１５ｃに電気的に接続して上記実装領域１１ａに実装された第２基板２５とを備え、第２基板２５の一部を、各バンプ電極２１よりも外側で第１基板１１と集積回路チップ２０との間に設けるようにした。【選択図】図２
2009188202.tif 000002
【特許請求の範囲】
【請求項１】
複数の接続電極を有する実装領域が端部に規定された第１基板と、
上記複数の接続電極の一部に対応して突起状に設けられた複数のバンプ電極を底面に有し、該各バンプ電極を上記複数の接続電極の一部にそれぞれ電気的に接続して上記実装領域に実装された集積回路チップと、
上記集積回路チップよりも外側で上記複数の接続電極の他部に電気的に接続して上記実装領域に実装された第２基板とを備えた基板実装構造であって、
上記第２基板の一部は、上記各バンプ電極よりも外側で上記第１基板と上記集積回路チップとの間に設けられている
ことを特徴とする基板実装構造。
【請求項２】
請求項１に記載の基板実装構造において、
上記集積回路チップは、回路部を有し、
上記各バンプ電極は、接続された上記各接続電極から外部信号が入力される複数の入力用バンプ電極と、該各入力用バンプ電極を介して入力された外部信号に基づいて上記回路部によって生成された出力信号を接続された上記各接続電極へ出力する複数の出力用バンプ電極とを含み、
上記回路部は、上記各入力用バンプ電極及び上記各出力用バンプ電極よりも外側で上記第２基板に重なる領域に設けられている
ことを特徴とする基板実装構造。
【請求項３】
請求項１に記載の基板実装構造において、
上記集積回路チップ及び上記第２基板の一方は、幅方向の全体が他方に重なっている
ことを特徴とする基板実装構造。
【請求項４】
請求項３に記載の基板実装構造において、
上記集積回路チップは、上記第２基板の幅方向の全体に重なっている
ことを特徴とする基板実装構造。
【請求項５】
請求項１に記載の基板実装構造において、
上記集積回路チップは、絶縁性を有する接着材中に導電粒子が分散されてなる異方性導電フィルムを介して上記実装領域に実装されている
ことを特徴とする基板実装構造。
【請求項６】
請求項５に記載の基板実装構造において、
上記集積回路チップ及び上記第２基板は、共通の上記異方性導電フィルムを介して上記実装領域に実装されている
ことを特徴とする基板実装構造。
【請求項７】
複数の接続電極を有する実装領域が端部に規定された第１基板と、
上記複数の接続電極の一部に対応して突起状に設けられた複数のバンプ電極を底面に有し、該各バンプ電極を上記複数の接続電極の一部にそれぞれ電気的に接続して上記実装領域に実装された集積回路チップと、
上記集積回路チップよりも外側で上記複数の接続電極の他部に電気的に接続して上記実装領域に実装された第２基板と、
上記第１基板に対向して配置された第３基板と、
上記第１基板と上記第３基板との間に設けられた液晶層とを備え、
上記実装領域が上記第３基板よりも外側に設けられた液晶表示装置であって、
上記第２基板の一部は、上記各バンプ電極よりも外側で上記第１基板と上記集積回路チップとの間に設けられている
ことを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板実装構造及び液晶表示装置に関するものである。
【背景技術】
【０００２】
液晶表示装置は、一般に、一対の基板の間に設けられた枠状のシール材の内側に液晶層が封入された液晶表示パネルと、液晶表示パネルを駆動するためのＩＣ（Integrated Circuit）チップと、ＩＣチップに電気的に接続されたフレキシブルプリント配線基板（ＦＰＣ：Flexible Printed Circuit、以下、ＦＰＣと称する）とを備え、液晶表示パネルにＩＣチップ及びＦＰＣが実装された基板実装構造である。
【０００３】
ＩＣチップを液晶表示パネルに実装する方法としては、ＣＯＧ（Chip On Glass）方式の実装方法が知られている。図９は、ＣＯＧ方式の従来の液晶表示装置を概略的に示す断面図である。
【０００４】
液晶表示パネル１００は、図９に示すように、複数のＴＦＴ（Thin Film Transistor：図示省略）等が形成されたＴＦＴ基板１０１と、ＴＦＴ基板１０１に対向して配置されて複数のカラーフィルタ（Color Filter：図示省略）等が形成されたＣＦ基板１０２と、ＴＦＴ基板１０１とＣＦ基板１０２との間で枠状のシール材１０３の内側に封入された液晶層１０４とを備えている。ＴＦＴ基板１０１は、ＣＦ基板１０２よりも突出した突出部１０１ａを実装領域として有している。
【０００５】
この液晶表示パネル１００は、図中に示すように、画像表示を行う表示部Ｄと、表示部Ｄの外側の非表示部である額縁部Ｆとを有している。そして、額縁部Ｆに配置された突出部１０１ａには、ＩＣチップ１０５が実装されていると共に、ＩＣチップ１０５よりも外側にＦＰＣ１０６が実装されている。これらＩＣチップ１０５及びＦＰＣ１０６は、絶縁性を有する接着材１０７ａ，１０８ａ中に導電粒子１０７ｂ，１０８ｂが分散されてなる異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film、以下、ＡＣＦと称する）１０７，１０８を介して突出部１０１ａにそれぞれ実装され、ＡＣＦ１０７，１０８中の導電粒子１０７ｂ，１０８ｂを介して突出部１０１ａに設けられた各端子パッド１０９にそれぞれ接続されている。
【０００６】
ＩＣチップ１０５に接続された各出力用端子パッド１０９ａは、ＴＦＴ基板１０１の表示部Ｄから突出部１０１ａに引き出された複数の引き出し配線１１０にそれぞれ接続されている。同じくＩＣチップ１０５に接続された各入力用端子パッド１０９ｂ、及びＦＰＣ１０６に接続された各外部接続用端子パッド１０９ｃは、突出部１０１ａに形成された複数の配線１１１の両端部にそれぞれ接続され、それら各配線１１１を介して互いに接続されている。そうして、ＩＣチップ１０５とＦＰＣ１０６とが電気的に接続され、ＦＰＣ１０６に入力された信号をＩＣチップ１０５を介して液晶表示パネル１００に供給することが可能になっている。
【０００７】
ところで、液晶表示装置は、表示部が広いことが好ましく、額縁部が狭いことが求められている。
【０００８】
しかし、上記ＣＯＧ方式の液晶表示装置においては、ＩＣチップ及びＦＰＣをＴＦＴ基板に実装するときに、ＩＣチップ及びＦＰＣをそれぞれ圧着する際の位置ずれや、ＩＣチップ及びＦＰＣのうち後に実装する一方の圧着ツールが先に実装した他方に干渉すること等を考慮する必要がある。特に、ＩＣチップ及びＦＰＣの一方の圧着ツールが他方に干渉することを考慮すると、図９に示すように、ＩＣチップ１０５とＦＰＣ１０６との間には比較的大きな間隔１１２を設ける必要がある。そのことによって、突出部１０１ａにおけるＩＣチップ１０５の接続領域１０１ｂとＦＰＣ１０６の接続領域１０１ｃとの間隔１１３が比較的大きくなるため、突出部１０１ａが比較的長くなり額縁部Ｆが広くなっている。
【０００９】
そこで、特許文献１の液晶表示装置は、図１０に示すように、絶縁性の接着材１１４ａ中に導電粒子１１４ｂが分散されてなる１つのＡＣＦ１１４を共用してＩＣチップ１０５及びＦＰＣ１０６が突出部１０１ａに実装されている。そのことにより、ＩＣチップ１０５及びＦＰＣ１０６を別々のＡＣＦで実装する場合に対し、ＩＣチップ１０５とＦＰＣ１０６とを接近させて突出部１０１ａを短くしている。また、特許文献１には、この液晶表示装置を製造する場合に、図中に示すように、ＩＣチップ１０５とＦＰＣ１０６との突出部１０１ａの表面からの高さの差に合わせた段差を有する圧着ツール１１５によって、ＩＣチップ１０５及びＦＰＣ１０６を突出部１０１ａに同時に押圧して圧着することが記載されている。
【特許文献１】特開２００６−３３９６１３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、ＩＣチップ及びＦＰＣの突出部の表面からの高さは、ＩＣチップ及びＦＰＣの厚みの公差等によってばらつく。したがって、ＩＣチップとＦＰＣとにおける突出部の表面からの高さの差がばらつくため、上述したように、段差を有する圧着ツールによってＩＣチップ及びＦＰＣを突出部に圧着する方法では、ＩＣチップとＦＰＣとにおける突出部の表面からの高さの差が圧着ツールの段差よりも大きくなった場合に、ＦＰＣを十分に押圧できずにＦＰＣの剥離強度が低くなってしまう虞がある。
【００１１】
また、額縁部Ｆを狭くするために、図９及び図１０に示す突出部１０１ａにおけるＦＰＣ１０６の接着領域１１６が小さくなった場合にも、ＦＰＣ１０６の剥離強度が低くなってしまう。その結果、ＦＰＣ１０６が突出部１０１ａから剥離する虞がある。
【００１２】
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、液晶表示装置等の基板実装構造において、基板に規定された実装領域に対するその実装領域に実装された他の基板の剥離強度を高め、且つ実装領域を小さくすることにある。
【課題を解決するための手段】
【００１３】
上記の目的を達成するために、この発明では、第１基板の実装領域に実装された第２基板の一部が、その第２基板よりも内側で実装領域に実装された集積回路チップの各バンプ電極よりも外側において、その集積回路チップと第１基板との間に設けられるようにした。
【００１４】
具体的に、本発明に係る基板実装構造は、複数の接続電極を有する実装領域が端部に規定された第１基板と、上記複数の接続電極の一部に対応して突起状に設けられた複数のバンプ電極を底面に有し、該各バンプ電極を上記複数の接続電極の一部にそれぞれ電気的に接続して上記実装領域に実装された集積回路チップと、上記集積回路チップよりも外側で上記複数の接続電極の他部に電気的に接続して上記実装領域に実装された第２基板とを備えた基板実装構造であって、上記第２基板の一部は、上記各バンプ電極よりも外側で上記第１基板と上記集積回路チップとの間に設けられている。
【００１５】
上記集積回路チップは、回路部を有し、上記各バンプ電極は、接続された上記各接続電極から外部信号が入力される複数の入力用バンプ電極と、該各入力用バンプ電極を介して入力された外部信号に基づいて上記回路部によって生成された出力信号を接続された上記各接続電極へ出力する複数の出力用バンプ電極とを含み、上記回路部は、上記各入力用バンプ電極及び上記各出力用バンプ電極よりも外側で上記第２基板に重なる領域に設けられていることが好ましい。
【００１６】
上記集積回路チップ及び上記第２基板の一方は、幅方向の全体が他方に重なっていることが好ましい。
【００１７】
上記集積回路チップは、上記第２基板の幅方向の全体に重なっていることが好ましい。
【００１８】
上記集積回路チップは、絶縁性を有する接着材中に導電粒子が分散されてなる異方性導電フィルムを介して上記実装領域に実装されていることが好ましい。
【００１９】
上記集積回路チップ及び上記第２基板は、共通の上記異方性導電フィルムを介して上記実装領域に実装されていてもよい。
【００２０】
また、本発明に係る液晶表示装置は、複数の接続電極を有する実装領域が端部に規定された第１基板と、上記複数の接続電極の一部に対応して突起状に設けられた複数のバンプ電極を底面に有し、該各バンプ電極を上記複数の接続電極の一部にそれぞれ電気的に接続して上記実装領域に実装された集積回路チップと、上記集積回路チップよりも外側で上記複数の接続電極の他部に電気的に接続して上記実装領域に実装された第２基板と、上記第１基板に対向して配置された第３基板と、上記第１基板と上記第３基板との間に設けられた液晶層とを備え、上記実装領域が上記第３基板よりも外側に設けられた液晶表示装置であって、上記第２基板の一部は、上記各バンプ電極よりも外側で上記第１基板と上記集積回路チップとの間に設けられている。
【００２１】
−作用−
次に、本発明の作用について説明する。
【００２２】
本発明に係る基板実装構造によると、第１基板の実装領域に実装された第２基板の一部が、その第２基板よりも内側で実装領域に実装された集積回路チップの各バンプ電極よりも外側において、その集積回路チップと第１基板との間に設けられているため、集積回路チップ及び第２基板を実装領域に配置させた後、集積回路チップのみを第１基板側へ押圧することにより、集積回路チップを介して第２基板の一部を集積回路チップと共に第１基板側に押圧し、集積回路チップ及び第２基板を同時に実装領域に実装することが可能になる。このようにすれば、集積回路チップ及び第２基板の一方を押圧する押圧ツールが他方に直接に干渉して他方の位置をずらす虞がない。そして、実装領域における集積回路チップの接続領域と第２基板の接続領域との間隔が小さくなり、実装領域が小さくなる。
【００２３】
さらに、集積回路チップを介して第２基板の一部を集積回路チップと共に第１基板側に押圧することにより、集積回路チップ及び第２基板の一部の双方が所望の圧力で十分に押圧される。そのことに加えて、集積回路チップと実装領域との間に第２基板の一部が設けられていることにより、第２基板の実装領域からの剥離が集積回路チップによって抑制される。したがって、実装領域に対する第２基板の剥離強度が高められ、且つ実装領域が小さくなる。さらに、実装領域における第２基板の接着領域を比較的小さくした場合であっても、実装領域に対する第２基板の剥離強度が低くなることが抑制される。
【００２４】
ところで、集積回路チップの各バンプ電極の外側でその集積回路チップと第１基板との間に第２基板の一部を設けるためには、第２基板に重なる領域を集積回路チップに設ける必要がある。集積回路チップが回路部を有して、各バンプ電極が複数の入力用バンプ電極及び複数の出力用バンプ電極を含み、これら各入力用バンプ電極と各出力用バンプ電極との間に回路部が設けられている場合には、回路部とは別個に第２基板に重なる領域を集積回路チップに新たに設ける必要があるため、集積回路チップが第２基板に重なる領域の分大きくなる。これに対して、回路部が、各入力用バンプ電極及び各出力用バンプ電極よりも外側で第２基板に重なる領域に設けられている場合には、各入力用バンプ電極と各出力用バンプ電極との間隔が回路部の分小さくなり、集積回路チップが大きくなることが抑制される。これによって、実装領域を回路部の分さらに小さくすることが可能になる。
【００２５】
また、集積回路チップ及び第２基板の一方の幅方向の全体が他方に重なっている場合には、集積回路チップ及び第２基板が互いに幅方向の一部のみ重なっている場合に比べて、集積回路チップと第２基板との重なり合う領域が大きいため、第２基板の実装領域からの剥離がより抑制され、実装領域に対する第２基板の剥離強度がさらに高められる。
【００２６】
特に、集積回路チップが第２基板の幅方向の全体に重なっている場合には、第２基板の実装領域からの剥離が幅方向の全体に亘って抑制され、実装領域に対する第２基板の剥離強度がより一層高められる。
【００２７】
集積回路チップが絶縁性を有する接着材中に導電粒子が分散されてなる異方性導電フィルムを介して実装領域に実装されている場合には、集積回路チップにおける隣り合うバンプ電極の間に絶縁性の接着材が充填されているため、各バンプ電極の間に十分な絶縁性が容易に確保される。
【００２８】
集積回路チップ及び第２基板が共通の上記異方性導電フィルムを介して実装領域に実装されている場合にも、本発明の作用効果が具体的に奏される。
【００２９】
また、本発明に係る液晶表示装置によっても、第１基板の実装領域に実装された第２基板の一部が、その第２基板よりも内側で実装領域に実装された集積回路チップの各バンプ電極よりも外側において、その集積回路チップと第１基板との間に設けられているため、集積回路チップ及び第２基板を実装領域に配置させた後、集積回路チップのみを第１基板側へ押圧することにより、集積回路チップ及び第２基板を同時に実装領域に実装することが可能になる。このようにすれば、集積回路チップ及び第２基板の一方を押圧する押圧ツールが他方に直接に干渉して他方の位置をずらす虞がなく、実装領域における集積回路チップの接続領域と第２基板の接続領域との間隔が小さくなり、実装領域が小さくなる。
【００３０】
さらに、集積回路チップ及び第２基板の一部の双方が所望の圧力で十分に押圧されて圧着されることに加え、第２基板の実装領域からの剥離が集積回路チップによって抑制される。したがって、実装領域に対する第２基板の剥離強度が高められ、且つ実装領域が小さくなる。そして、液晶表示装置における画像表示を行う表示部の外側に配置された非表示部である額縁部が狭くなる。さらに、その額縁部を狭くするために実装領域における第２基板の接着領域を比較的小さくした場合であっても、実装領域に対する第２基板の剥離強度が低くなることが抑制される。
【発明の効果】
【００３１】
本発明によれば、第１基板の実装領域に実装された第２基板の一部が、その第２基板よりも内側で実装領域に実装された集積回路チップの各バンプ電極よりも外側において、その集積回路チップと第１基板との間に設けられているので、実装領域に対する第２基板の剥離強度を高めることができ、且つ実装領域を小さくできる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の各実施形態に限定されるものではない。
【００３３】
《発明の実施形態１》
図１〜図５は、本発明の実施形態１を示している。図１は、液晶表示装置Ｓを概略的に示す平面図である。図２は、図１のII−II線に沿って液晶表示装置Ｓを拡大して概略的に示す断面図である。図３は、集積回路チップ２０を底面側から概略的に示す平面図である。
【００３４】
液晶表示装置Ｓは、図１及び図２に示すように、液晶表示パネル１０と、液晶表示パネル１０を駆動するための液晶駆動用の集積回路（ＩＣ：Integrated Circuit）チップ（以下、ＩＣチップと称する）２０と、画像表示を行うための信号及び電源を外部回路（図示省略）から液晶表示パネル１０に供給するための第２基板であるフレキシブルプリント配線基板（ＦＰＣ：Flexible Printed Circuit、以下、ＦＰＣと称する）２５とを備え、液晶表示パネル１０にＩＣチップ２０及びＦＰＣ２５が実装された基板実装構造の一例である。
【００３５】
液晶表示パネル１０は、複数のＴＦＴ（Thin Film Transistor：図示省略）等が形成された第１基板であるＴＦＴ基板１１と、ＴＦＴ基板１１に対向して配置され、例えばカラーフィルタ（Color Filter：図示省略）等が形成された第３基板であるＣＦ基板１２と、ＴＦＴ基板１１とＣＦ基板１２との間に設けられた液晶層１３とを備えている。この液晶表示パネル１０は、画像表示を行う表示部Ｄと、表示部Ｄの外側に配置された非表示領域である額縁部Ｆとを有している。
【００３６】
ＴＦＴ基板１１及びＣＦ基板１２は、例えば矩形状に形成され、図示は省略するが、液晶層１３側の表面に配向膜がそれぞれ設けられていると共に、液晶層１３とは反対側の表面に偏光板がそれぞれ設けられている。これらＴＦＴ基板１１とＣＦ基板１２との間にはエポキシ樹脂等からなる枠状のシール材１４が配置されており、このシール材１４の内側に液晶材料が封入されていることにより、上記液晶層１３が構成されている。
【００３７】
ＴＦＴ基板１１は、図示は省略するが、表示部Ｄを構成する領域に、複数のソース線及び複数のゲート線が互いに交差して延びるように設けられ、これら各ソース線及び各ゲート線との交差部に上記各ＴＦＴが設けられている。さらに、ＴＦＴ基板１１には、各ＴＦＴにそれぞれ接続された複数の画素電極がマトリクス状に形成されている。また、ＴＦＴ基板１１は、図示は省略するが、シール材１４の外縁よりも内側の領域に電源回路、ゲートドライバやスイッチング回路等を有する回路部が形成されている。
【００３８】
このＴＦＴ基板１１は、図１及び図２に示すように、額縁部Ｆを構成する領域に、一辺側がＣＦ基板１２よりも外側に突出した突出部１１ａを有している。突出部１１ａは、ＴＦＴ基板１１の端部に規定された実装領域として設けられている。
【００３９】
突出部１１ａには、図２に示すように、接続電極である端子パッド１５が複数形成されている。各端子パッド１５は、突出部１１ａに形成された複数の配線１６に、それら各配線１６を覆う絶縁膜１７に形成された貫通孔１７ｂを介してそれぞれ接続されている。各出力用端子パッド１５ａは、上記ソース線から突出部１１ａに引き出された複数の引き出し配線１６ａにそれぞれ接続されている。各入力用端子パッド１５ｂ及び各外部接続用端子パッド１５ｃは、複数の配線１６ｂの両端部にそれぞれ接続され、それら各配線１６ｂを介して互いに電気的に接続されている。これら各出力用端子パッド１５ａ、各入力用端子パッド１５ｂ及び各外部接続用端子パッド１５ｃは、ＴＦＴ基板１１の内側から突出部１１ａの先端側に向かって順に設けられている。
【００４０】
この突出部１１ａには、上記ＩＣチップ２０及びＦＰＣ２５が、例えば絶縁性を有する接着材１８ａ，１９ａ中に導電粒子１８ｂ，１９ｂが分散されてなる異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film、以下、ＡＣＦと称する）１８，１９を介して実装されている。ＦＰＣ２５は、ＩＣチップ２０よりも外側（突出部１１ａの先端側）に実装されている。そして、ＦＰＣ２５の一部は、図１及び図２に示すように、後述するＩＣチップ２０の各バンプ電極２１よりも外側で突出部（ＴＦＴ基板１１）１１ａとＩＣチップ２０との間に設けられている。
【００４１】
ＩＣチップ２０は、突出部１１ａにおけるＦＰＣ２５の接続領域１１ｃの全体を覆うようにＦＰＣ２５の一部に重なり、図１に示すように、幅方向の全体がＦＰＣ２５に重なっている。ＩＣチップ２０は、ＢＧＡ（Ball Grid Array）パッケージのＩＣチップであり、図３に示すように、突出部１１ａ上の複数の端子パッド１５の一部である各出力用端子パッド１５ａ及び各入力用端子パッド１５ｂに対応して底面に突起状に設けられた複数のバンプ電極２１と、駆動回路部２２とを有している。
【００４２】
複数のバンプ電極２１は、入力用端子パッド１５ｂから外部信号が入力される複数の入力用バンプ電極２１ａ、及びその入力用バンプ電極２１ａを介して入力された外部信号に基づいて駆動回路部２２によって生成された出力信号を出力用端子パッド１５ａへ出力する出力用バンプ電極２１ｂである。
【００４３】
駆動回路部２２は、例えばソースドライバ及びタイミングコントローラを有し、各入力用バンプ電極２１ａ及び各出力用バンプ電極２１ｂよりも外側でＩＣチップ２０におけるＦＰＣ２５に重なる領域に設けられている。そして、各入力用バンプ電極２１ａ及び各出力用バンプ電極２１ｂは、駆動回路部２２よりも内側に寄せられて互いに隣り合って配置されている。このＩＣチップ２０は、ＡＣＦ１８中の接着材１８ａによって突出部１１ａに接着されていると共に、導電粒子１８ｂを介して各入力用バンプ電極２１ａ及び各出力用バンプ電極２１ｂが入力用端子パッド１５ｂ及び出力用端子パッド１５ａにそれぞれ電気的に接続されている。
【００４４】
ＦＰＣ２５は、図示は省略するが、例えばポリイミド又はポリエチレンテレフタラート等からなる絶縁性を有するフィルム基板を備え、そのフィルム基板の表面に銅箔線が形成されている。このＦＰＣ２５は、ＡＣＦ１９中の接着材１９ａによって突出部１１ａの接着領域２６に接着されていると共に、導電粒子１９ｂを介して複数の端子パッド１５の他部である外部接続用端子パッド１５ｃに銅箔線が電気的に接続されている。そうして、ＦＰＣ２５は、外部接続用端子パッド１５ｃを介して入力用端子パッド１５ｂに電気的に接続されている。また、ＦＰＣ２５は、ＴＦＴ基板１１に形成された上記回路部にも外部接続用端子パッド１５ｃ及び配線（図示省略）を介して電気的に接続されている。
【００４５】
こうして、液晶表示装置Ｓは、ＦＰＣ２５を介してＴＦＴ基板１１に形成された回路部及びＩＣチップ２０へ入力される信号に応じて液晶層１３に電圧を印加することにより、液晶層１３における液晶分子の配向状態を制御して所望の表示を行うように構成されている。
【００４６】
−製造方法−
次に、上記液晶表示装置Ｓの製造方法について説明する。
【００４７】
液晶表示装置Ｓを製造するには、まず、ＴＦＴ基板１１及びＣＦ基板１２をそれぞれ作製し、これら両基板１１，１２をシール材１４を介して互いに貼り合わせると共に、そのシール材１４によってＣＦ基板１２とＴＦＴ基板１１との間に液晶層１３を封入することによって液晶表示パネル１０を作製する。そして、液晶表示パネル１０の両面に偏光板をそれぞれ貼り付けた後、その液晶表示パネル１０にＩＣチップ２０及びＦＰＣ２５を実装する。本発明に係る液晶表示装置Ｓは、液晶表示パネル１０に対するＩＣチップ２０及びＦＰＣ２５の実装構造に特徴があるので、液晶表示パネル１０へのＩＣチップ２０及びＦＰＣ２５の実装方法について、以下に図４及び図５を参照しながら詳述する。図４及び図５は、液晶表示パネル１０へのＩＣチップ２０及びＦＰＣ２５の実装方法を説明するための断面図である。
【００４８】
液晶表示パネル１０にＩＣチップ２０及びＦＰＣ２５を実装するときには、まず、ＦＰＣ２５における突出部１１ａに接着する領域にＡＣＦ１９を貼り付ける。次に、図４に示すように、貼り付けたＡＣＦ１９を介してＦＰＣ２５を突出部１１ａに配置させて仮圧着する。
【００４９】
次に、突出部１１ａにおけるＩＣチップ２０を配置する領域にＡＣＦ１８を貼り付ける。このとき、ＦＰＣ２５の表面にＡＣＦ１８が重なってもよい。続いて、図５に示すように、突出部１１ａに貼り付けたＡＣＦ１８上にＩＣチップ２０を配置させて仮圧着する。
【００５０】
その後、各ＡＣＦ１８，１９を加熱すると共に、平坦な押圧面を有する押圧ツール３０によってＩＣチップ２０を突出部１１ａ側へ押圧する。図５の矢印３１は、押圧ツール３０がＩＣチップ２０を押圧する方向を示している。そうして、ＩＣチップ２０を介してＦＰＣ２５の一部をＩＣチップ２０と共に突出部１１ａ側に押圧し、ＩＣチップ２０及びＦＰＣ２５を突出部１１ａに同時に圧着して実装する。以上のようにして、液晶表示パネル１０にＩＣチップ２０及びＦＰＣ２５が実装される。
【００５１】
−実施形態１の効果−
したがって、この実施形態１によると、ＴＦＴ基板１１の突出部１１ａに実装されたＦＰＣ２５の一部が、そのＦＰＣ２５よりも内側で突出部１１ａに実装されたＩＣチップ２０の各バンプ電極２１よりも外側において、そのＩＣチップ２０とＴＦＴ基板１１との間に設けられているため、上述の製造方法に示したように、ＩＣチップ２０及びＦＰＣ２５を突出部１１ａに配置させた後、ＩＣチップ２０のみをＴＦＴ基板１１側へ押圧することにより、ＩＣチップ２０を介してＦＰＣ２５の一部をＩＣチップ２０と共にＴＦＴ基板１１側に押圧し、ＩＣチップ２０及びＦＰＣ２５を同時に突出部１１ａに実装できる。このようにすれば、ＩＣチップ２０及びＦＰＣ２５の一方を押圧する押圧ツールが他方に直接に干渉して他方の位置をずらす虞がない。そして、突出部１１ａにおけるＩＣチップ２０の接続領域１１ｂとＦＰＣ２５の接続領域１１ｃとの間隔２７を小さくでき、突出部１１ａを短くできる。
【００５２】
さらに、ＩＣチップ２０を介してＦＰＣ２５の一部をＩＣチップ２０と共にＴＦＴ基板１１側に押圧することにより、ＩＣチップ２０及びＦＰＣ２５の一部の双方を所望の圧力で十分に押圧できる。そのことに加えて、ＩＣチップ２０と突出部１１ａとの間にＦＰＣ２５の一部が設けられていることにより、ＦＰＣ２５の突出部１１ａからの剥離をＩＣチップ２０によって抑制できる。したがって、突出部１１ａに対するＦＰＣ２５の剥離強度を高めることができ、且つ突出部１１ａを短くできる。そして、液晶表示装置Ｓにおける額縁部Ｆを狭くできる。さらに、額縁部Ｆを狭くするために突出部１１ａにおけるＦＰＣ２５の接着領域２６を比較的小さくした場合であっても、突出部１１ａに対するＦＰＣ２５の剥離強度が低くなることを抑制できる。
【００５３】
ところで、ＩＣチップ２０の各バンプ電極２１よりも外側でそのＩＣチップ２０とＴＦＴ基板１１との間にＦＰＣ２５の一部を設けるには、ＦＰＣ２５に重なる領域をＩＣチップ２０に設ける必要がある。ＩＣチップ２０において、後述する図８に示すように、各入力用バンプ電極２１ａと各出力用バンプ電極２１ｂとの間に駆動回路部２２が設けられている場合には、駆動回路部２２とは別個にＦＰＣ２５に重なる領域をＩＣチップ２０に新たに設ける必要があるため、ＩＣチップ２０がＦＰＣ２５に重なる領域の分大きくなる。これに対して、駆動回路部２２が、図２に示すように、各入力用バンプ電極２１ａ及び各出力用バンプ電極２１ｂよりも外側でＦＰＣ２５に重なる領域に設けられているため、各入力用バンプ電極２１ａと各出力用バンプ電極２１ｂとの間隔を駆動回路部２２の分小さくでき、ＩＣチップ２０が大きくなることを抑制できる。その結果、突出部１１ａをＩＣチップ２０の駆動回路部２２の分さらに短くできる。
【００５４】
また、ＩＣチップ２０の幅方向の全体がＦＰＣ２５に重なっていることにより、ＩＣチップ２０の一部のみがＦＰＣ２５に重なっている場合に比べて、ＩＣチップ２０とＦＰＣ２５との重なり合う領域が大きいため、ＦＰＣ２５の突出部１１ａからの剥離をより抑制でき、突出部１１ａに対するＦＰＣ２５の剥離強度をさらに高めることができる。
【００５５】
ＩＣチップ２０がＡＣＦ１８を介して突出部１１ａに実装されているため、ＩＣチップ２０における隣り合うバンプ電極２１の間に絶縁性の接着材１８ａが充填されており、各バンプ電極２１の間に十分な絶縁性を容易に確保できる。
【００５６】
《発明の実施形態２》
図６は、本発明の実施形態２を示している。尚、以降の各実施形態では、図１〜図５と同じ部分については同じ符号を付して、その詳細な説明を省略する。図６は、本実施形態の液晶表示装置ＳにおけるＩＣチップ２０及びＦＰＣ２５の実装箇所を拡大して概略的に示す断面図である。
【００５７】
上記実施形態１では、互いに別個のＡＣＦ１８，１９を介してＩＣチップ２０及びＦＰＣ２５が突出部１１ａに実装されているとしたが、本実施形態では、図６に示すように、共通のＡＣＦ２８を介してＩＣチップ２０及びＦＰＣ２５が突出部１１ａに実装されている。
【００５８】
ＩＣチップ２０の各バンプ電極２１の高さは、ＦＰＣ２５の厚みに略等しく形成されている。そして、ＩＣチップ２０及びＦＰＣ２５は、共通のＡＣＦ２８の接着材２８ａによって突出部１１ａにそれぞれ接着されていると共に、そのＡＣＦ２８中の導電粒子２８ｂを介して各端子パッド１５にそれぞれ接続されている。
【００５９】
このように共通のＡＣＦ２８によってＩＣチップ２０及びＦＰＣ２５を液晶表示パネル１０に実装する方法の一例を以下に説明する。
【００６０】
まず、突出部１１ａにおけるＩＣチップ２０及びＦＰＣ２５を実装する領域にＡＣＦ２８を配置する。次に、ＦＰＣ２５を突出部１１ａに配置させて仮圧着する。続いて、ＩＣチップ２０を突出部１１ａに配置させて仮圧着する。その後、ＡＣＦ２８を加熱すると共に、上記実施形態１と同様の押圧ツール３０によってＩＣチップ２０を押圧することにより、ＩＣチップ２０及びＦＰＣ２５を突出部１１ａに圧着して実装する。
【００６１】
−実施形態２の効果−
したがって、この実施形態２によっても、ＴＦＴ基板１１の突出部１１ａに実装されたＦＰＣ２５の一部が、そのＦＰＣ２５よりも内側で突出部１１ａに実装されたＩＣチップ２０の各バンプ電極２１よりも外側において、そのＩＣチップ２０と突出部１１ａとの間に設けられているので、上記実施形態１と同様に、突出部１１ａに対するＦＰＣ２５の剥離強度を高めることができ、且つ突出部１１ａを短くできる。そして、液晶表示装置Ｓにおける額縁部Ｆを狭くできる。
【００６２】
《その他の実施形態》
上記各実施形態では、ＩＣチップ２０が幅方向の全体でＦＰＣ２５に重なっているとしたが、本発明はこれに限られず、図７に示すように、ＦＰＣ２５の幅がＩＣチップ２０の幅よりも小さく形成され、ＩＣチップ２０がＦＰＣ２５の幅方向の全体に重なっていることが好ましい。このようにすれば、ＦＰＣ２５の突出部１１ａからの剥離が幅方向の全体に亘って抑制され、突出部１１ａに対するＦＰＣ２５の剥離強度をより一層高めることが可能になる。
【００６３】
上記各実施形態では、駆動回路部２２が、各バンプ電極２１ａ，２１ｂよりも外側でＩＣチップ２０におけるＦＰＣ２５に重なる領域に設けられているとしたが、本発明はこれに限られず、駆動回路部２２は、図８に示すように、ＩＣチップ２０における各入力用バンプ電極２１ａと各出力用バンプ電極２１ｂとの間の領域に設けられていてもよい。このような構成であっても、突出部１１ａに対するＦＰＣ２５の剥離強度を高めて、且つ突出部１１ａを短くすることが可能になる。
【００６４】
上記各実施形態では、ＡＣＦ１８，１９又はＡＣＦ２８を介してＩＣチップ２０及びＦＰＣ２５が突出部１１ａに実装されているとしたが、本発明はこれに限られず、導電材料が混入されたペースト状の熱硬化性樹脂を介してＩＣチップ２０及びＦＰＣ２５が突出部１１ａ実装されていてもよい。また、ＩＣチップ２０は、各バンプ電極２１がインジウム等からなる低融点金属材料から形成され、各バンプ電極２１と各端子パッド１５ｂ，１５ａとが直接に接続されていてもよい。
【００６５】
上記各実施形態では、液晶表示パネル１０に実装される基板の一例としてＦＰＣ２５を例に挙げて説明したが、本発明はこれに限られず、ＦＰＣ２５に代えてプリント回路基板（ＰＣＢ：Printed Circuit Board）が突出部１１ａに実装されていてもよい。
【００６６】
上記各実施形態では、液晶表示パネル１０にＩＣチップ２０及びＦＰＣ２５が実装された液晶表示装置Ｓについて説明したが、本発明はこれに限られず、有機エレクトロルミネッセンス表示装置等の他の表示装置にも適用することが可能であり、実装領域が規定された基板にＩＣチップ及び他の基板が実装された構造を有する基板実装構造に適用することが可能である。
【産業上の利用可能性】
【００６７】
以上説明したように、本発明は、基板実装構造及び液晶表示装置について有用であり、特に、基板に規定された実装領域に対するその実装領域に実装された他の基板の剥離強度を高め、且つ実装領域を小さくすることが要望される基板実装構造及び液晶表示装置に適している。
【図面の簡単な説明】
【００６８】
【図１】実施形態１の液晶表示装置を概略的に示す平面図である。
【図２】図１のII−II線断面を概略的に示す図である。
【図３】ＩＣチップを底面側から概略的に示す平面図である。
【図４】ＦＰＣが仮圧着された状態の突出部を示す断面図である。
【図５】ＩＣチップ及びＦＰＣを本圧着するときの突出部を示す断面図である。
【図６】実施形態２の液晶表示装置におけるＩＣチップ及びＦＰＣの実装箇所を拡大して概略的に示す断面図である。
【図７】その他の実施形態におけるＩＣチップがＦＰＣの幅方向の全体に重なっている液晶表示装置を概略的に示す平面図である。
【図８】その他の実施形態における各入力用バンプ電極と各出力用バンプ電極との間に駆動回路部が設けられたＩＣチップ及びＦＰＣの実装箇所を拡大して示す断面図である。
【図９】従来の液晶表示装置におけるＩＣチップ及びＦＰＣの実装箇所を拡大して概略的に示す断面図である。
【図１０】従来の液晶表示装置における共通のＡＣＦを介して実装されたＩＣチップ及びＦＰＣの実装箇所を拡大して概略的に示す断面図である。
【符号の説明】
【００６９】
Ｓ    液晶表示装置
１１    ＴＦＴ基板（第１基板）
１１ａ    突出部（実装領域）
１２    ＣＦ基板（第３基板）
１３    液晶層
１５    端子パッド（接続電極）
１５ａ    出力用端子パッド
１５ｂ    入力用端子パッド
１５ｃ    外部接続用端子パッド
１８，１９，２８    ＡＣＦ（異方性導電フィルム）
１８ａ，１９ａ，２８ａ    接着材
１８ｂ，１９ｂ，２８ｂ    導電粒子
２０    ＩＣチップ（集積回路チップ）
２１    バンプ電極
２１ａ    入力用バンプ電極
２２ｂ    出力用バンプ電極
２２    駆動回路部（回路部）
２５    ＦＰＣ（第２基板）
【図１】
2009188202.tif 000003
【図２】
2009188202.tif 000004
【図３】
2009188202.tif 000005
【図４】
2009188202.tif 000006
【図５】
2009188202.tif 000007
【図６】
2009188202.tif 000008
【図７】
2009188202.tif 000009
【図８】
2009188202.tif 000010
【図９】
2009188202.tif 000011
【図１０】
2009188202.tif 000012