(57)【要約】【課題】協調検証装置の処理速度を向上させる。【解決手段】協調検証装置１００は、シミュレーションを行うシミュレータ１３０を実現するプロセッサ１２０と、エミュレーションを行うエミュレータ１４０と、シミュレータ１３０とエミュレータ１４０との間でトランザクションを転送するトランザクタ１５０と、シミュレータ１３０のシミュレーション結果をエミュレータ１４０へ転送し、エミュレータ１４０のエミュレーション結果をシミュレータ１３０へ転送する転送部と、を備え、シミュレータ１３０は、条件ファイルの変更条件が成立した場合にシミュレーションを中断し、設定ファイルの設定内容に基づいてシミュレーション回路の構成の変更を指示するシミュレーション制御部を更に有し、エミュレータ１４０は、条件ファイルの変更条件が成立した場合にエミュレーションを中断し、設定ファイルの設定内容に基づいてエミュレーション回路の構成の変更を指示するエミュレーション制御部を更に有する。【選択図】図１
2009223762.tif 000002
【特許請求の範囲】
【請求項１】
シミュレーションプログラム、検証対象回路であるシミュレーション回路、前記シミュレーション回路及び検証対象回路であるエミュレーション回路の変更条件が記述された条件ファイル並びに前記シミュレーション回路及び前記エミュレーション回路の変更内容が記述された設定ファイルを記憶する記憶部と、
前記シミュレーションプログラムを起動することによって、検証対象回路の全ての情報を有し、有効なモジュールのシミュレーションを行うシミュレータを実現するプロセッサと、
検証対象回路の全ての情報を有し、有効なモジュールのエミュレーションを行うエミュレータと、
前記シミュレータと前記エミュレータとの間でトランザクションを転送するトランザクタと、
前記条件ファイルの変更条件が成立した場合に、前記設定ファイルの設定内容に基づいて、前記シミュレータのシミュレーション結果を前記エミュレータへ転送し、前記エミュレータのエミュレーション結果を前記シミュレータへ転送する転送部と、を備え、
前記シミュレータは、前記条件ファイルの変更条件が成立した場合にシミュレーションを中断し、前記設定ファイルの設定内容に基づいて、前記シミュレーション回路の構成の変更を指示するシミュレーション制御部を更に有し、
前記エミュレータは、前記条件ファイルの変更条件が成立した場合にエミュレーションを中断し、前記設定ファイルの設定内容に基づいて、前記エミュレーション回路の構成の変更を指示するエミュレーション制御部を更に有することを特徴とする協調検証装置。
【請求項２】
前記転送部は、前記シミュレーション回路又は前記エミュレーション回路の構成が変更された場合に、前記設定ファイルの設定内容に基づいて、シミュレーション結果又はエミュレーション結果を前記エミュレータ又は前記シミュレータへ転送するモジュール実行状態転送を行う請求項１に記載の協調検証装置。
【請求項３】
前記シミュレーション制御部は、シミュレーションの実行の途中で前記条件ファイルの変更条件が満たされた場合にシミュレーションを中断し、前記設定ファイルの設定内容に基づいて、前記シミュレーション回路を構成する各モジュールを有効又は無効に設定し、
前記エミュレーション制御部は、エミュレーションの実行の途中で、前記条件ファイルの変更条件が成立した場合にエミュレーションを中断し、前記設定ファイルの設定内容に基づいて、前記エミュレーション回路を構成する各モジュールを有効又は無効に設定する請求項１又は２に記載の協調検証装置。
【請求項４】
前記シミュレータは、前記シミュレーション実行中において、前記シミュレーション制御部によって無効に設定されたシミュレーション回路のモジュールにアクセスする場合に、トランザクションを前記トランザクタに指示するシミュレーションブリッジを更に有し、
前記エミュレータは、前記エミュレーション実行中において、前記エミュレーション制御部によって無効に設定されたエミュレーション回路のモジュールにアクセスする場合に、トランザクションを前記トランザクタに指示するエミュレーションブリッジを更に有し、
前記トランザクタは、前記シミュレーションブリッジによって指示されたトランザクションを前記エミュレータへ転送し、前記エミュレーションブリッジによって指示されたトランザクションを前記シミュレータへ転送することを特徴とする請求項３に記載の協調検証装置。
【請求項５】
前記シミュレーションブリッジは、前記シミュレーション制御部によって無効に設定されたシミュレーション回路のモジュールが前記エミュレーション制御部によって有効に設定されたモジュールに対応する場合に、前記トランザクションを転送するように前記トランザクタに指示し、
前記エミュレーションブリッジは、前記エミュレーション制御部によって無効に設定されたエミュレーション回路のモジュールが前記シミュレーション制御部によって有効に設定されたモジュールに対応する場合に、前記トランザクションを転送するように前記トランザクタに指示する請求項４に記載の協調検証装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、協調検証装置に関し、特に、システムＬＳＩを検証するための協調検証装置に関する。
【背景技術】
【０００２】
一般的な検証装置として、ＲＴＬ（Register Transfer Level）シミュレーションを行うＲＴＬシミュレータと、ＦＰＧＡ（Field Programmable Gate Array）エミュレーションを行うＦＰＧＡエミュレータが知られている。
【０００３】
近年では、ＲＴＬシミュレーションを行うシミュレータとＦＰＧＡエミュレーションを行うエミュレータとが協調的に動作する協調検証装置が知られている。
【０００４】
従来の協調検証装置では、初めに、検証対象回路のモジュールがＲＴＬシミュレーションの対象となるＲＴＬモジュールとＦＰＧＡエミュレーションの対象となるＦＰＧＡモジュールに分割された後に協調検証処理が実行される。
【０００５】
このような協調検証環境において、ＲＴＬシミュレータは、フリップフロップ（以下、「ＦＦ」という）や信号などの内部状態を自由に観測するようなシミュレーションを実行することができるが、ＦＰＧＡエミュレータに比べて処理速度が遅く、ＲＴＬモジュールが多くなるほど協調検証装置の処理速度が低下する。
【０００６】
一方、ＦＰＧＡエミュレータは、高速なエミュレーションを実行することができるが、ＦＦや信号などの内部状態を観測することができないので、内部状態の観測が求められているモジュールはＲＴＬモジュールとなるように分割される。しかし、従来の協調検証装置では、初めにモジュールが分割された後の協調検証動作の実行中にＲＴＬモジュールとFPGAモジュールの構成を動的に変更することはできないので、ある検証処理において正常動作が確認されたＲＴＬモジュールは、別のモジュールの検証処理においてもＲＴＬモジュールとして検証される。その結果、正常なモジュールについてもＲＴＬシミュレーションを行うことになるので、協調検証装置の処理速度が低下する。
【０００７】
また、上記のような協調検証環境では、各モジュールの開発担当者毎に異なるモジュール構成の検証環境を提供することは困難である。
【０００８】
特許文献１は、ハードウェアシミュレータとソフトウェアシミュレータのモジュール構成を静的に変更し、サイクルレベルと動作レベルの切り替えを行う技術について開示している。
【０００９】
しかし、特許文献１の技術は、ＲＴＬシミュレータとＦＰＧＡエミュレータの間のモジュール構成を動的に変更することはできない。
【００１０】
特許文献２は、エミュレータ上のＣＰＵと命令セットシミュレータ（以下、「ＩＳＳ」という）が設けられ、ＣＰＵの高速実行はエミュレータによって行われ、デバッグはＩＳＳのソフトウェアデバッガによって行われる技術について開示している。
【００１１】
しかし、特許文献２の技術は、ＣＰＵのみを切り替えるので、任意のモジュールを切り替えることはできない。また、その目的もソフトウェアデバッグの効率化に過ぎない。
【特許文献１】特開２００６−７９４１７号公報
【特許文献２】特開２００７−５８８１３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明の目的は、協調検証装置の処理速度を向上させることである。
【課題を解決するための手段】
【００１３】
本発明の第１態様によれば、シミュレーションプログラム、検証対象回路であるシミュレーション回路、前記シミュレーション回路及び検証対象回路であるエミュレーション回路の変更条件が記述された条件ファイル並びに前記シミュレーション回路及び前記エミュレーション回路の変更内容が記述された設定ファイルを記憶する記憶部と、
前記シミュレーションプログラムを起動することによって、検証対象回路の全ての情報を有し、有効なモジュールのシミュレーションを行うシミュレータを実現するプロセッサと、
検証対象回路の全ての情報を有し、有効なモジュールのエミュレーションを行うエミュレータと、
前記シミュレータと前記エミュレータとの間でトランザクションを転送するトランザクタと、
前記条件ファイルの変更条件が成立した場合に、前記設定ファイルの設定内容に基づいて、前記シミュレータのシミュレーション結果を前記エミュレータへ転送し、前記エミュレータのエミュレーション結果を前記シミュレータへ転送する転送部と、を備え、
前記シミュレータは、前記条件ファイルの変更条件が成立した場合にシミュレーションを中断し、前記設定ファイルの設定内容に基づいて、前記シミュレーション回路の構成の変更を指示するシミュレーション制御部を更に有し、
前記エミュレータは、前記条件ファイルの変更条件が成立した場合にエミュレーションを中断し、前記設定ファイルの設定内容に基づいて、前記エミュレーション回路の構成の変更を指示するエミュレーション制御部を更に有することを特徴とする協調検証装置が提供される。
【発明の効果】
【００１４】
本発明によれば、協調検証装置の処理速度を向上させることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施例について図面を参照して説明する。なお、以下の実施例は、本発明の実施の一形態であって、本発明の範囲を限定するものではない。
【実施例１】
【００１６】
はじめに、本発明の実施例１について説明する。
【００１７】
図１は、本発明の実施例１に係る協調検証装置１００の構成を示すブロック図である。
【００１８】
本発明の実施例１に係る協調検証装置１００は、記憶部１１０、プロセッサ１２０、エミュレータ１４０、トランザクタ１５０及び転送部１６０を備えている。
【００１９】
記憶部１１０は、シミュレーションプログラム１１１、条件ファイル１１２、設定ファイル１１３及び検証対象回路データ１１４を記憶する。
【００２０】
シミュレーションプログラム１１１は、シミュレータ１３０を実現するためのアプリケーションプログラムである。
【００２１】
条件ファイル１１２は、後述のシミュレーション回路１３１及び後述のエミュレーション回路１４１のモジュールの有効／無効を切り替える条件（以下、「変更条件」という）が記述されたファイルである。
【００２２】
設定ファイル１１３は、後述のシミュレーション回路１３１及び後述のエミュレーション回路１４１のモジュールの有効／無効を切り替える内容（以下、「設定内容」という）が記述されたファイルである。
【００２３】
検証対象回路データ１１４は、シミュレータ１３０の検証対象回路であるシミュレーション回路１３１が記述されたデータである。例えば、検証対象回路データ１１４は、ＲＴＬ記述のデータである。
【００２４】
プロセッサ１２０は、記憶部１１０に記憶されたシミュレーションプログラム１１１を起動することによって、シミュレータ１３０を実現する。
【００２５】
シミュレータ１３０は、後述のシミュレーション回路１３１の全ての情報を有し、有効なモジュールのシミュレーションを行う。例えば、シミュレータ１３０は、ＲＴＬ（Register Transfer Level）シミュレータである。
【００２６】
エミュレータ１４０は、後述のエミュレーション回路１４１の全ての情報を有し、有効なモジュールのエミュレーションを行う。例えば、エミュレータ１４０は、ＦＰＧＡ（Field Programmable Gate Array）エミュレータである。
【００２７】
トランザクタ１５０は、シミュレータ１３０とエミュレータ１４０との間でトランザクションを生成し、転送する。トランザクションは、後述のシミュレーション回路１３１と後述のエミュレーション回路１４１の間で同期を取るための情報であり、バスアクセス情報を含んでも良い。
【００２８】
転送部１６０は、条件ファイル１１２の変更条件が成立した場合に、設定ファイル１１３の設定内容に基づいて、シミュレータ１３０のシミュレーション結果をエミュレータ１４０へ転送し、エミュレータ１４０のエミュレーション結果をシミュレータ１３０へ転送する。転送部１６０は、条件ファイル１１２の変更条件が成立し、後述のシミュレーション回路１３１及び後述のエミュレーション回路１４１のモジュールの有効／無効が切り替わるときに、シミュレータ１３０の無効となったモジュールのフリップフロップ（以下、「ＦＦ」という）、信号などの内部情報及び実行したクロック数などのシミュレーション結果をエミュレータ１４０に転送してエミュレーション回路１４１の当該モジュールを有効にし、エミュレータ１４０の無効となったモジュールのＦＦ、信号などの内部情報及び実行したクロック数などのエミュレーション結果をシミュレータ１３０に転送してシミュレーション回路１３１の当該モジュールを有効にする。
【００２９】
なお、本発明の実施例１では、トランザクタ１５０及び転送部１６０は、シミュレータ１３０及びエミュレータ１４０に共有されるモジュールである。
【００３０】
図２は、本発明の実施例１に係るシミュレータ１３０及びエミュレータ１４０の構成を示すブロック図である。
【００３１】
シミュレータ１３０は、シミュレーション回路１３１、シミュレーション制御部１３２及びシミュレーションブリッジ１３３を備えている。例えば、シミュレータ１３０は、ＲＴＬシミュレータである。
【００３２】
シミュレーション回路１３１は、複数のシミュレーション対象モジュール（ＣＰＵ、メモリ、メディアプロセッサＭ１，Ｍ２、ハードウェア（以下、「ＨＷ」という））から構成されるＲＴＬモデルの検証対象回路である。
【００３３】
シミュレーション制御部１３２は、シミュレーション回路１３１について条件ファイル１１２の変更条件が成立するか否かを監視し、変更条件が成立した場合には、シミュレーションを中断し、設定ファイル１１３の設定内容に基づいてシミュレーション回路１３１の構成を変更するために、モジュールの有効／無効の切り替えを指示する。
【００３４】
シミュレーションブリッジ１３３は、シミュレーション回路１３１のモジュールの有効／無効を管理し、シミュレーション回路１３１の有効なモジュールから出力されたバスアクセスがシミュレータ１３０の内部のモジュールに対するものか又は外部のモジュールに対するもの（すなわち、エミュレータ１４０に対するアクセス）かを判断し、内部のものである場合には内部モジュールにアクセスし、外部のものである場合にはエミュレータ１４０へのトランザクションを転送するようにトランザクタ１５０に指示する。
【００３５】
エミュレータ１４０は、エミュレーション回路１４１、エミュレーション制御部１４２及びエミュレーションブリッジ１４３を備えている。例えば、エミュレータ１４０は、ＦＰＧＡエミュレータである。
【００３６】
エミュレーション回路１４１は、シミュレーション回路１３１と同一の複数のエミュレーション対象モジュール（ＣＰＵ、メモリ、メディアプロセッサＭ１，Ｍ２、ＨＷ）から構成されるＦＰＧＡデザインの検証対象回路である。
【００３７】
エミュレーション制御部１４２は、エミュレーション回路１４１について条件ファイル１１２の変更条件が成立するか否かを監視し、変更条件が成立した場合には、エミュレーションを中断し、設定ファイル１１３の設定内容に基づいてエミュレーション回路１４１の構成を変更するために、モジュールの有効／無効の切り替えを指示する。
【００３８】
エミュレーションブリッジ１４３は、エミュレーション回路１４１のモジュールの有効／無効を管理し、エミュレーション回路１４１の有効なモジュールから出力されたバスアクセスがエミュレータ１４０の内部のモジュールに対するものか又は外部のモジュールに対するもの（すなわち、シミュレータ１３０に対するアクセス）かを判断し、内部のものである場合には内部モジュールにアクセスし、外部のものである場合にはシミュレータ１３０へのトランザクションを転送するようにトランザクタ１５０に指示する。
【００３９】
図３は、条件ファイル１１２の変更条件の一例を示す概略図である。
【００４０】
図３の条件ファイル１１２の変更条件は、時間１０００ｎｓ経過したとき、信号Ａが０になったとき及びＣＰＵのプログラムカウンタの値ＰＣが“0x80020000”になったときに、モジュールの有効／無効を切り替えることを示す。
【００４１】
図４は、設定ファイル１１３の設定内容の一例を示す概略図である。
【００４２】
図４の設定ファイル１１３の設定内容は、初期状態（０ｎｓ）において、シミュレーション回路１３１のモジュールの全てを無効とし、エミュレーション回路１４１のモジュールの全てを有効とし、シミュレーション実行後の状態（１０００ｎｓ）において、シミュレーション回路１３１のＣＰＵ及びＨＷを有効とし、エミュレーション回路１４１のＣＰＵ及びＨＷを無効とすることを示す。また、図４の設定ファイル１１３の設定内容は、信号Ａが０になったとき又はＰＣが“0x80020000”になったときのシミュレーション回路１３１及びエミュレーション回路１４１の有効／無効の設定がなされていることを示す。
【００４３】
図５は、本発明の実施例１に係る協調検証処理の処理手順を示すフローチャートである。
【００４４】
はじめに、シミュレーション制御部１３２によってシミュレーション回路１３１のシミュレーションの開始が指示され、エミュレーション制御部１４２によってエミュレーション回路１４１のエミュレーションの開始が指示されることによって、シミュレーション及びエミュレーションが始まる（Ｓ５０１）。このとき、シミュレーション制御部１３２は、シミュレーション回路１３１について、エミュレーション制御部１４２は、エミュレーション回路１４１について、それぞれ条件ファイル１１２の変更条件が成立するか否かを監視する。
【００４５】
条件ファイル１１２の変更条件が成立した場合には（Ｓ５０２−ＹＥＳ）、シミュレーション制御部１３２は、シミュレーションを中断し、エミュレーション制御部１４２は、エミュレーションを中断する（Ｓ５０３）。
【００４６】
次に、転送部１６０は、設定ファイル１１３の設定内容に基づいて、Ｓ５０１のシミュレーション結果をエミュレータ１４０へ転送し、エミュレーション結果をシミュレータ１３０へ転送するモジュール実行状態転送を行う（Ｓ５０４）。例えば、転送されるシミュレーション結果やエミュレーション結果は、設定ファイル１１３の設定内容に示された有効なモジュール内の全てのＦＦ、信号などの内部情報及び実行したクロック数である。
【００４７】
モジュール実行状態転送が完了すると、設定ファイル１１３の設定内容に基づいてシミュレーション回路１３１の構成が変更され、エミュレーション回路１４１の構成が変更される（Ｓ５０５）。
【００４８】
その後、シミュレーション制御部１３２及びエミュレーション制御部１４２は、シミュレーション及びエミュレーションの実行を再開する（Ｓ５０６）。
【００４９】
Ｓ５０１〜Ｓ５０６は、協調検証処理が終了するまで繰り返される（Ｓ５０７−ＮＯ）。協調検証処理は、例えば、シミュレーションがある規定の時刻を経過したとき又は図示されないキーボード又はマウスなどの入力デバイスからユーザの終了指示が受け付けられたときに終了する。
【００５０】
図６は、協調検証処理の概略を示すシーケンス図である。
【００５１】
図６は、シミュレーション回路１３１のモジュールが全て無効であって、エミュレーション回路１４１のモジュールが全て有効であるような初期状態から協調検証が始まり、条件ファイル１１２の変更条件が時刻Ｎ（Ｎサイクル目）にモジュールの有効／無効を切り替える様子を示し、設定ファイル１１３の設定内容がシミュレーション回路１３１のＣＰＵ及びＨＷを有効とし、エミュレーション回路１４１のメモリ及びメディアプロセッサＭ１，Ｍ２を有効とすることを示す場合の例である。
【００５２】
時刻０〜Ｎでは、図７に示されるように、シミュレーション回路１３１の全てのモジュールが無効であり、エミュレーション回路１４１の全てのモジュールが有効であるので、エミュレーション回路１４１の全てのモジュールについてエミュレーションが実行される。
【００５３】
時刻Ｎでは、エミュレーション制御部１４２によってエミュレーションが中断され、転送部１６０によってモジュール実行状態転送が行われる。
【００５４】
図９は、モジュール実行状態転送において転送されるデータのデータ構造の一例を示す概略図である。
【００５５】
モジュール実行状態転送において転送されるデータは、モジュール情報及びクロック数を含む。モジュール情報は、モジュール名、階層名、ＦＦ名、信号名及びその値を含む。
【００５６】
モジュール実行状態転送が行われると、モジュールの有効／無効が切り替わり、図８に示されるように、エミュレーション回路１４１のＣＰＵ及びＨＷが無効となり、シミュレーション回路１３１のＣＰＵ及びＨＷが有効となる。
【００５７】
モジュール実行状態転送及びモジュールの有効／無効が切り替わった後は、協調動作が再開される。シミュレーション制御部１３２及びエミュレーション制御部１４２は、図１０に示されたように、トランザクタ１５０によって転送されたトランザクションに基づいて同期を取りながら協調動作を行う。
【００５８】
時刻Ｎ以降の協調動作では、シミュレーション回路１３１の有効なモジュールについてシミュレーションが実行される。シミュレーションが完了した後は、シミュレーションブリッジ１３３−トランザクタ１５０−エミュレーションブリッジ１４３というルートでトランザクションが転送される。その後、エミュレーション回路１４１の有効なモジュールについてエミュレーションが実行される。エミュレーションが完了した後は、エミュレーションブリッジ１４３−トランザクタ１５０−シミュレーションブリッジ１３３というルートでトランザクションが転送される。その後、再び、シミュレーション回路１３１についてシミュレーションが実行されるという処理が繰り返される。
【００５９】
なお、トランザクタ１５０の同期方法は、１クロックに１トランザクションを生成する方法であっても良いし、他の方法であっても良い。
【００６０】
時刻Ｎ以降の協調動作では、シミュレーション制御部１３２及びエミュレーション制御部１４２は、条件ファイル１１２の変更条件が成立するか否かを監視する。シミュレーション制御部１３２及びエミュレーション制御部１４２は、変更条件が成立した場合には協調動作を中断させ、設定ファイル１１３の設定内容に基づいてシミュレーション回路１３１及びエミュレーション回路１４１のモジュールの有効／無効を切り替える。その際、転送部１６０は、エミュレーション回路１４１に対してシミュレーション結果を転送し、シミュレーション回路１３１に対してエミュレーション結果を転送する。その後、シミュレーション制御部１３２及びエミュレーション制御部１４２は、協調動作を再開する。
【００６１】
図１１に示されるように、シミュレーション回路１３１の有効なモジュールであるＣＰＵからエミュレーション回路１４１の有効なモジュールであるメモリに対してバスアクセスがある場合には、シュミレーションブリッジ１３３は、エミュレーション回路１４１のメモリが有効であるので、エミュレータ１４０へのトランザクションを転送するようにトランザクタ１５０へ指示する。トランザクタ１５０は、バスアクセス情報を載せたトランザクションを作成し、エミュレータ１４０へ送信する。エミュレーションブリッジ１４３は、トランザクタ１５０によって転送されたトランザクションを受け取り、エミュレーション回路１４１にバスアクセス情報を送信し、メモリにアクセスする。
【００６２】
図１２に示されるように、シミュレーション回路１３１の有効なモジュールであるＣＰＵからＨＷに対してバスアクセスがある場合には、シュミレーションブリッジ１３３は、シミュレーション回路１３１のＨＷが有効であるので、シミュレーション回路１３１へバスアクセスの内容を送信し、ＨＷにアクセスする。
【００６３】
本発明の実施例１によれば、シミュレータ１３０とエミュレータ１４０が協調動作を行う場合に、シミュレーション回路１３１のモジュールとエミュレーション回路１４１のモジュールの有効／無効を動的に変更できるため、状況に応じた回路構成による協調検証が可能となり、協調検証装置の処理速度を向上させることができる。
【００６４】
また、本発明の実施例１によれば、モジュールの有効／無効を協調検証動作の実行中に動的に変更するので、協調検証装置の処理速度を向上させ且つ様々なモジュールのデバッグ環境を容易に構築することができる。
【図面の簡単な説明】
【００６５】
【図１】本発明の実施例１に係る協調検証装置１００の構成を示すブロック図である。
【図２】本発明の実施例１に係るシミュレータ１３０及びエミュレータ１４０の構成を示すブロック図である。
【図３】条件ファイル１１２の変更条件の一例を示す概略図である。
【図４】設定ファイル１１３の設定内容の一例を示す概略図である。
【図５】本発明の実施例１に係る協調検証処理の処理手順を示すフローチャートである。
【図６】協調検証処理の概略を示すシーケンス図である。
【図７】本発明の実施例１に係る協調動作を説明するブロック図である。
【図８】本発明の実施例１に係る協調動作を説明するブロック図である。
【図９】モジュール実行状態転送において転送されるデータのデータ構造の一例を示す概略図である。
【図１０】本発明の実施例１に係る協調動作を説明するブロック図である。
【図１１】本発明の実施例１に係る協調動作を説明するブロック図である。
【図１２】本発明の実施例１に係る協調動作を説明するブロック図である。
【符号の説明】
【００６６】
１００  協調検証装置
１１０  記憶部
１２０  プロセッサ
１３０  シミュレータ
１３１  シミュレーション回路
１３２  シミュレーション制御部
１３３  シミュレーションブリッジ
１４０  エミュレータ
１４１  エミュレーション回路
１４２  エミュレーション制御部
１４３  エミュレーションブリッジ
１５０  トランザクタ
１６０  転送部
【図１】
2009223762.tif 000003
【図２】
2009223762.tif 000004
【図３】
2009223762.tif 000005
【図４】
2009223762.tif 000006
【図５】
2009223762.tif 000007
【図６】
2009223762.tif 000008
【図７】
2009223762.tif 000009
【図８】
2009223762.tif 000010
【図９】
2009223762.tif 000011
【図１０】
2009223762.tif 000012
【図１１】
2009223762.tif 000013
【図１２】
2009223762.tif 000014