(57)【要約】【課題】専用の検知回路を設けることなく、液晶表示部への残像および焼き付きが発生するのを抑制することが可能な液晶表示装置を提供することが可能な液晶表示装置を提供する。【解決手段】この液晶表示装置１００は、液晶パネル１０に設けられ、各々が画素トランジスタ１１ａを有する複数の画素１１を含む液晶表示部１と、液晶パネル１０に設けられ、液晶表示部１に電源を供給するための表示部用電源部１４と、液晶パネル１０外に設けられ、液晶表示部１に制御信号を供給する制御部２０と、液晶パネル１０外に設けられ、表示部用電源部１４および制御部２０に電力を供給するための外部電源部３とを備え、制御部２０は、少なくとも、外部電源部３がオン状態からオフ状態に変化される際に、画素トランジスタ１１ａを一括してオン状態にするように制御するように構成されている。【選択図】図３
2009092951.tif 000002
【特許請求の範囲】
【請求項１】
液晶パネルに設けられ、各々が画素トランジスタを有する複数の画素を含む液晶表示部と、
前記液晶パネルに設けられ、前記液晶表示部に電源を供給するための表示部用電源部と、
前記液晶パネル外に設けられ、前記液晶パネルに制御信号を供給する制御部と、
前記液晶パネル外に設けられ、前記表示部用電源部および前記制御部に電力を供給するための外部電源部とを備え、
前記制御部は、少なくとも、前記外部電源部がオン状態からオフ状態に変化される際に、前記画素トランジスタを一括してオン状態にするように制御するように構成されている、液晶表示装置。
【請求項２】
前記制御部は、前記外部電源部がオン状態からオフ状態に変化される際に、Ｌレベルのリセット信号により、前記画素トランジスタを一括してオン状態にするように制御するように構成されている、請求項１に記載の液晶表示装置。
【請求項３】
前記制御部は、前記外部電源部がオン状態からオフ状態に変化されることに起因して前記表示部用電源部がオン状態から完全にオフ状態に変化する前に、Ｌレベルのリセット信号により、前記画素トランジスタを一括してオン状態にするように制御するように構成されている、請求項２に記載の液晶表示装置。
【請求項４】
前記制御部は、前記表示部用電源部がオフ状態からオン状態に変化され、前記液晶表示部に画像が表示される前の所定の時間内に、Ｌレベルのリセット信号により、前記画素トランジスタを一括してオン状態にするように制御するように構成されている、請求項１〜３のいずれか１項に記載の液晶表示装置。
【請求項５】
前記制御部は、前記外部電源部がオン状態で、前記表示部用電源部がオン状態からオフ状態に変化される際に、前記表示部用電源部がオフ状態に変化してから所定の時間の経過後に、Ｌレベルのリセット信号により、前記画素トランジスタを一括してオン状態にするように制御するように構成されている、請求項１〜４のいずれか１項に記載の表示装置。
【請求項６】
前記制御部と前記液晶表示部との間に接続され、前記制御部から出力される信号を反転させる反転回路をさらに備え、
前記制御部からのＬレベルのリセット信号は、前記反転回路によりＨレベルに反転されて前記画素トランジスタのゲートに供給されるように構成されている、請求項２〜５のいずれか１項に記載の液晶表示装置。
【請求項７】
前記制御部は、前記液晶表示部に画像が表示される期間には、Ｈレベルのリセット信号を出力するように制御されるとともに、前記Ｈレベルのリセット信号は、前記反転回路によりＬレベルに反転されるように構成されている、請求項６に記載の液晶表示装置。
【請求項８】
前記画素トランジスタのゲートに接続されるゲート線と、
前記表示部に画像を表示する際に、前記ゲート線を介して前記画素トランジスタのゲートをオンオフ制御するゲート線駆動回路と、
複数の入力部を有するとともに、前記複数の入力部の少なくとも１つの入力部にＨレベルの信号が入力された場合に、Ｈレベルの信号が出力される論理回路とをさらに備え、
前記反転回路は、前記制御部と前記論理回路の一方の入力部との間に接続されており、
前記論理回路の他方の入力部には、前記ゲート線駆動回路が接続されているとともに、前記論理回路の出力部は、前記ゲート線に接続されている、請求項６または７に記載の液晶表示装置。
【請求項９】
液晶パネルに設けられ、各々が画素トランジスタを有する複数の画素を含む液晶表示部と、前記液晶パネルに設けられ、前記液晶表示部に電源を供給するための表示部用電源部と、前記液晶パネル外に設けられ、前記液晶パネルに制御信号を供給する制御部と、前記液晶パネル外に設けられ、前記表示部用電源部および前記制御部に電力を供給するための外部電源部とを備える液晶表示装置の制御方法であって、
前記制御部により、少なくとも、前記外部電源部がオン状態からオフ状態に変化される際に、前記画素トランジスタを一括してオン状態にするように制御するステップを備える、液晶表示装置の制御方法。
【請求項１０】
前記画素トランジスタを一括してオン状態にするように制御するステップは、前記外部電源部がオン状態からオフ状態に変化される際に、Ｌレベルのリセット信号により、前記画素トランジスタを一括してオン状態にするように制御するステップを含む、請求項９に記載の液晶表示装置の制御方法。
【請求項１１】
前記画素トランジスタを一括してオン状態にするように制御するステップは、前記外部電源部がオン状態からオフ状態に変化されることに起因して前記表示部用電源部がオン状態から完全にオフ状態に変化される前に、Ｌレベルのリセット信号により、前記画素トランジスタを一括してオン状態にするように制御するステップを含む、請求項１０に記載の液晶表示装置の制御方法。
【請求項１２】
前記画素トランジスタを一括してオン状態にするように制御するステップは、前記表示部用電源部がオフ状態からオン状態に変化され、前記液晶表示部に画像が表示される前の所定の時間内に、Ｌレベルのリセット信号により、前記画素トランジスタを一括してオン状態にするように制御するステップを含む、請求項９〜１１のいずれか１項に記載の液晶表示装置の制御方法。
【請求項１３】
前記画素トランジスタを一括してオン状態にするように制御するステップは、前記外部電源部がオン状態で、前記表示部用電源部がオン状態からオフ状態に変化される際に、前記表示部用電源部がオフ状態に変化してから所定の時間の経過後に、Ｌレベルのリセット信号により、前記画素トランジスタを一括してオン状態にするように制御するステップを含む、請求項９〜１２のいずれか１項に記載の液晶表示装置の制御方法。
【請求項１４】
前記液晶表示装置は、前記制御部と前記液晶表示部との間に接続されるとともに、前記制御部から出力される信号を反転させる反転回路をさらに備え、
前記画素トランジスタを一括してオン状態にするように制御するステップは、前記制御部からのＬレベルのリセット信号が前記反転回路によりＨレベルに反転されて前記画素トランジスタのゲートに供給するステップを含む、請求項１０〜１３のいずれか１項に記載の液晶表示装置の制御方法。
【請求項１５】
前記画素トランジスタを一括してオン状態にするように制御するステップは、前記液晶表示部に画像が表示される期間には、Ｈレベルのリセット信号を出力するように制御するとともに、前記Ｈレベルのリセット信号を前記反転回路によりＬレベルに反転するステップを含む、請求項１４に記載の液晶表示装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、各々が画素トランジスタを有する複数の画素を含む液晶表示部を備えた液晶表示装置に関する。
【背景技術】
【０００２】
従来、各々が画素トランジスタを有する複数の画素を含む液晶表示部を備えた液晶表示装置が知られている。この従来の液晶表示装置では、外部電源部からの装置本体への電源供給が切断された場合に画素トランジスタのゲートが閉じることにより、画素内に電荷が残存する場合があるとともに、残存した電荷に起因して液晶表示部に残像および焼き付きが発生する場合がある。
【０００３】
そこで、従来、このような液晶表示部に発生する残像および焼き付きを抑制するための液晶表示装置が提案されている（たとえば、特許文献１参照）。上記特許文献１には、各々が画素トランジスタを有する複数の画素を含む液晶表示部と、装置本体から外部電源部が切断されるのを検知する電源断検知回路とを備えた液晶表示装置が開示されている。上記特許文献１に記載の液晶表示装置では、複数の画素は、それぞれ、Ｘ軸方向に配置されたゲート線（走査線）と、Ｙ軸方向に配置されたデータ線（信号線）とに接続されることにより、マトリクス状に配置されている。また、電源断検知回路は、データ線およびゲート線にそれぞれ接続されているとともに、装置本体から外部電源部が切断されるのを検知した場合に、画素に保持された電荷を放電するように構成されている。
【０００４】
【特許文献１】特開２００４−４５７８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１に記載の液晶表示装置では、液晶表示部に残像および焼き付きが発生するのを抑制するために、別途、専用の電源断検知回路を設ける必要があるという問題点がある。
【０００６】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、専用の検知回路を設けることなく、液晶表示部への残像および焼き付きが発生するのを抑制することが可能な液晶表示装置を提供することである。
【課題を解決するための手段および発明の効果】
【０００７】
この発明の第１の局面による液晶表示装置は、液晶パネルに設けられ、各々が画素トランジスタを有する複数の画素を含む液晶表示部と、液晶パネルに設けられ、液晶表示部に電源を供給するための表示部用電源部と、液晶パネル外に設けられ、液晶パネルに制御信号を供給する制御部と、液晶パネル外に設けられ、表示部用電源部および制御部に電力を供給するための外部電源部とを備え、制御部は、少なくとも、外部電源部がオン状態からオフ状態に変化される際に、画素トランジスタを一括してオン状態にするように制御するように構成されている。
【０００８】
この発明の第１の局面による液晶表示装置では、上記のように、液晶パネルに制御信号を供給する制御部を用いて、少なくとも外部電源部がオン状態からオフ状態に変化される際に、画素トランジスタを一括してオン状態に制御するように構成することによって、電源が切断されるのを検知する専用の検知回路を別途設けることなく、画素に残存する電荷を放電することができる。
【０００９】
上記第１の局面による液晶表示装置において、好ましくは、制御部は、外部電源部がオン状態からオフ状態に変化される際に、Ｌレベルのリセット信号により、画素トランジスタを一括してオン状態にするように制御するように構成されている。このように構成すれば、たとえば、外部電源部が突然切断されることによりオン状態からオフ状態へ瞬間的に変化して制御部に電源が供給されない場合であっても、制御部として電源（電力）を必要としないＬレベル（約０Ｖ）のリセット信号により、画素トランジスタが一括してオン状態になるように制御されるので、画素に残存する電荷を放電することができる。したがって、この場合でも、液晶表示部に残像および焼き付きが発生するのを抑制することができる。
【００１０】
この場合、好ましくは、制御部は、外部電源部がオン状態からオフ状態に変化されることに起因して表示部用電源部がオン状態から完全にオフ状態に変化する前に、Ｌレベルのリセット信号により、画素トランジスタを一括してオン状態にするように制御するように構成されている。このように構成すれば、制御部からのＬレベルのリセット信号に基づいてゲート線を駆動して画素トランジスタを一括してオン状態にする制御を、表示部用電源部がオン状態から完全にオフ状態に変化するまでに残存する電力により行うことができる。したがって、外部電源部がオン状態からオフ状態に瞬間的に変化する場合でも、画素に残存する電荷を放電することができる。
【００１１】
上記第１の局面による液晶表示装置において、好ましくは、制御部は、表示部用電源部がオフ状態からオン状態に変化され、液晶表示部に画像が表示される前の所定の時間内に、Ｌレベルのリセット信号により、画素トランジスタを一括してオン状態にするように制御するように構成されている。このように構成すれば、表示部用電源部の電源立ち上げ時において、液晶表示部に画像が表示される前にも、全ての画素において、それぞれ保持された電荷を放電することができるので、電源立ち上げ時においても、残像が発生するのを抑制することができる。
【００１２】
上記第１の局面による液晶表示装置において、好ましくは、制御部は、外部電源部がオン状態で、表示部用電源部がオン状態からオフ状態に変化される際に、表示部用電源部がオフ状態に変化してから所定の時間の経過後に、Ｌレベルのリセット信号により、画素トランジスタを一括してオン状態にするように制御するように構成されている。このように構成すれば、表示部用電源部の電源立ち下げ時においても、全ての画素において、それぞれ保持された電荷を放電することができるので、電源立ち下げ時においても、残像が発生するのを抑制することができるとともに、液晶表示部に焼き付きが発生するのを抑制することができる。
【００１３】
上記Ｌレベルのリセット信号により画素トランジスタが一括してオン状態に制御されるように構成される液晶表示装置において、好ましくは、制御部と液晶表示部との間に接続され、制御部から出力される信号を反転させる反転回路をさらに備え、制御部からのＬレベルのリセット信号は、反転回路によりＨレベルに反転されて画素トランジスタのゲートに供給されるように構成されている。このように構成すれば、制御部から電源（電力）を必要としないＬレベルの信号を出力したとしても画素トランジスタをオン状態に制御することができるので、外部電源部がオン状態からオフ状態に変化して制御部に電力が供給されない場合でも、画素トランジスタをオン状態に制御することができる。
【００１４】
この場合、好ましくは、制御部は、液晶表示部に画像が表示される期間には、Ｈレベルのリセット信号を出力するように制御されるとともに、Ｈレベルのリセット信号は、反転回路によりＬレベルに反転されるように構成されている。このように構成すれば、液晶表示部に画像が表示される期間に制御部から出力されるＨレベルのリセット信号は、反転回路によりＬレベルに反転されて液晶パネルに供給されるので、画像の表示期間には、画素に残存する電荷を放電させる制御をしないようにすることができる。
【００１５】
上記反転回路を備えた液晶表示装置において、好ましくは、画素トランジスタのゲートに接続されるゲート線と、表示部に画像を表示する際に、ゲート線を介して画素トランジスタのゲートをオンオフ制御するゲート線駆動回路と、複数の入力部を有するとともに、複数の入力部の少なくとも１つの入力部にＨレベルの信号が入力された場合に、Ｈレベルの信号が出力される論理回路とをさらに備え、反転回路は、制御部と論理回路の一方の入力部との間に接続されており、論理回路の他方の入力部には、ゲート線駆動回路が接続されているとともに、論理回路の出力部は、ゲート線に接続されている。このように構成すれば、液晶表示部に画像が表示される期間には、制御部から出力されるＨレベルのリセット信号が反転回路によりＬレベルに反転される一方で、ゲート線駆動回路からＨレベルの信号が論理回路およびゲート線を介して出力されるので、画素トランジスタをオン状態に制御することができる。そして、外部電源部の切断時、電源立ち上げ時および電源立ち下げ時には、ゲート線駆動回路からＨレベルの信号が出力されない一方で、制御部からのＬレベルのリセット信号が反転回路によりＨレベルのリセット信号に反転されるとともに論理回路およびゲート線を介して画素トランジスタのゲートに供給されることにより、画素トランジスタをオン状態に制御することができる。
【００１６】
この発明の第２の局面による液晶表示装置の制御方法は、液晶パネルに設けられ、各々が画素トランジスタを有する複数の画素を含む液晶表示部と、液晶パネルに設けられ、液晶表示部に電源を供給するための表示部用電源部と、液晶パネル外に設けられ、液晶パネルに制御信号を供給する制御部と、液晶パネル外に設けられ、表示部用電源部および制御部に電力を供給するための外部電源部とを備える液晶表示装置の制御方法であって、制御部により、少なくとも、外部電源部がオン状態からオフ状態に変化される際に、画素トランジスタを一括してオン状態にするように制御するステップを備える。
【００１７】
この発明の第２の局面による液晶表示装置の制御方法では、上記のように、液晶パネルに制御信号を供給する制御部を用いて、少なくとも外部電源部がオン状態からオフ状態に変化される際に、画素トランジスタを一括してオン状態に制御するように構成することによって、電源が切断されるのを検知する専用の検知回路を別途設けることなく、画素に残存する電荷を放電することができる。
【００１８】
上記第２の局面による液晶表示装置の制御方法において、好ましくは、画素トランジスタを一括してオン状態にするように制御するステップは、外部電源部がオン状態からオフ状態に変化される際に、Ｌレベルのリセット信号により、画素トランジスタを一括してオン状態にするように制御するステップを含む。このように構成すれば、たとえば、外部電源部が突然切断されることによりオン状態からオフ状態へ瞬間的に変化して制御部に電源が供給されない場合であっても、制御部として電源（電力）を必要としないＬレベル（約０Ｖ）のリセット信号により、画素トランジスタが一括してオン状態になるように制御されるので、画素に残存する電荷を放電することができる。したがって、この場合でも、液晶表示部に残像および焼き付きが発生するのを抑制することができる。
【００１９】
この場合、好ましくは、画素トランジスタを一括してオン状態にするように制御するステップは、外部電源部がオン状態からオフ状態に変化されることに起因して表示部用電源部がオン状態から完全にオフ状態に変化される前に、Ｌレベルのリセット信号により、画素トランジスタを一括してオン状態にするように制御するステップを含む。このように構成すれば、制御部からのＬレベルのリセット信号に基づいてゲート線を駆動して画素トランジスタを一括してオン状態にする制御を、表示部用電源部がオン状態から完全にオフ状態に変化するまでに残存する電力により行うことができる。したがって、外部電源部がオン状態からオフ状態に瞬間的に変化する場合でも、画素に残存する電荷を放電することができる。
【００２０】
上記第２の局面による液晶表示装置の制御方法において、好ましくは、画素トランジスタを一括してオン状態にするように制御するステップは、表示部用電源部がオフ状態からオン状態に変化され、液晶表示部に画像が表示される前の所定の時間内に、Ｌレベルのリセット信号により、画素トランジスタを一括してオン状態にするように制御するステップを含む。このように構成すれば、表示部用電源部の電源立ち上げ時において、液晶表示部に画像が表示される前にも、全ての画素において、それぞれ保持された電荷を放電することができるので、電源立ち上げ時においても、残像が発生するのを抑制することができる。
【００２１】
上記第２の局面による液晶表示装置の制御方法において、好ましくは、画素トランジスタを一括してオン状態にするように制御するステップは、外部電源部がオン状態で、表示部用電源部がオン状態からオフ状態に変化される際に、表示部用電源部がオフ状態に変化してから所定の時間の経過後に、Ｌレベルのリセット信号により、画素トランジスタを一括してオン状態にするように制御するステップを含む。このように構成すれば、表示部用電源部の電源立ち下げ時においても、全ての画素において、それぞれ保持された電荷を放電することができるので、電源立ち下げ時においても、残像が発生するのを抑制することができるとともに、液晶表示部に焼き付きが発生するのを抑制することができる。
【００２２】
上記Ｌレベルのリセット信号により、画素トランジスタを一括してオン状態にするように制御するステップを含む液晶表示装置の制御方法において、好ましくは、液晶表示装置は、制御部と液晶表示部との間に接続されるとともに、制御部から出力される信号を反転させる反転回路をさらに備え、画素トランジスタを一括してオン状態にするように制御するステップは、制御部からのＬレベルのリセット信号が反転回路によりＨレベルに反転されて画素トランジスタのゲートに供給するステップを含む。このように構成すれば、制御部から電源（電力）を必要としないＬレベルの信号を出力したとしても画素トランジスタをオン状態に制御することができるので、外部電源部がオン状態からオフ状態に変化して制御部に電力が供給されない場合でも、画素トランジスタをオン状態に制御することができる。
【００２３】
この場合、好ましくは、画素トランジスタを一括してオン状態にするように制御するステップは、液晶表示部に画像が表示される期間には、Ｈレベルのリセット信号を出力するように制御するとともに、Ｈレベルのリセット信号を反転回路によりＬレベルに反転するステップを含む。このように構成すれば、液晶表示部に画像が表示される期間に制御部から出力されるＨレベルのリセット信号は、反転回路によりＬレベルに反転されて液晶パネルに供給されるので、画像の表示期間には、画素に残存する電荷を放電させる制御をしないようにすることができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施形態を図面に基づいて説明する。
【００２５】
（第１実施形態）
図１は、本発明の第１実施形態による液晶表示装置の全体構成を示すブロック図である。図２は、本発明の第１実施形態による液晶表示装置の画素部分におけるブロック図である。図３は、本発明の第１実施形態による液晶表示装置のＶドライバの構成を示すブロック図である。まず、図１〜図３を参照して、本発明の第１実施形態による液晶表示装置１００の構成について説明する。
【００２６】
第１実施形態による液晶表示装置１００は、図１に示すように、液晶表示部１と駆動制御部２と外部電源部３とから構成されている。
【００２７】
液晶表示部１は、液晶パネル１０内に設けられているとともに、マトリクス状に配置された複数の画素１１と、Ｖドライバ（垂直駆動回路）１２と、Ｈドライバ１３（水平駆動回路）とが配置されている。また、Ｖドライバ１２およびＨドライバ１３には、それぞれ、複数のゲート線１２ａおよびデータ線１３ａが接続されているとともに、複数のゲート線１２ａおよびデータ線１３ａは、互いに直交するように配置されている。また、ゲート線１２ａとデータ線１３ａとが直交する位置には、それぞれ、画素１１が配置されている。また、Ｖドライバ１２は、ゲート線１２ａの駆動回路として機能するとともに、Ｈドライバ１３は、データ線１３ａの駆動回路として機能する。
【００２８】
駆動制御部２は、液晶パネル１０の外部に設けられている。この駆動制御部２は、液晶表示装置１００全体を制御するための制御部２０と、タイミング制御回路２１と、メモリ部２２とを含んでいる。タイミング制御回路２１は、液晶表示部１の画素１１を表示させる際のＳＴＶ信号、ＣＫＶ信号およびＥＮＢ信号などのタイミング信号を発生する機能を有するとともに、発生した信号をＶドライバ１２およびＨドライバ１３に供給するように構成されている。メモリ部２２は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）からなるデジタル信号を記憶する機能を有する。また、外部電源部３は、液晶パネル１０の外部に設けられているとともに、液晶表示部１の表示部用電源部１４および駆動制御部２に電源を供給する機能を有する。
【００２９】
また、図２に示すように、各々の画素１１は、ｎ型からなる画素トランジスタ１１ａ（ＴＦＴ）と、画素電極１１ｂと、画素電極１１ｂに対向する位置に配置された対向電極１１ｃと、補助容量１１ｄとにより構成されている。また、画素１１の画素電極１１ｂと対向電極１１ｃとの間には、液晶１５が配置されている。また、画素トランジスタ１１ａのドレイン領域Ｄは、データ線１３ａに接続されているとともに、ソース領域Ｓは、画素電極１１ｂと補助容量１１ｄの一方の電極とに接続されている。また、画素トランジスタ１１ａのゲートＧはゲート線１２ａに接続されている。これにより、Ｖドライバ１２（図１参照）からＨレベルの信号（オン信号）がゲート線１２ａを介してゲートＧに供給された際に、画素トランジスタ１１ａがオン状態になる。そして、Ｈドライバ１３から供給される信号が、データ線１３ａ、画素トランジスタ１１ａのドレインＤおよびソースＳを介して画素電極１１ｂに供給されることにより、画素電極１１ｂの電位が制御されるように構成されている。また、対向電極１１ｃは、ＣＯＭ（図示せず）に接続されているとともに、ＣＯＭにより電位が制御されるように構成されている。以上により、画素電極１１ｂおよび対向電極１１ｃ間の電位差が液晶１５に印加されるとともに、液晶１５に印加される電位差の大きさにより液晶分子の配向が変化する。そして、光源（図示せず）から液晶１５に入射する光の屈折率を変化させるように構成されている。なお、図２は、図面の簡略化のために４画素分の画素１１を図示している。
【００３０】
ここで、第１実施形態では、図３に示すように、Ｖドライバ１２は、シフトレジスタ回路１２ｂと、複数のＯＲ回路１２ｃと、複数のレベルシフト回路１２ｄと、レベルシフト回路１２ｅと、インバータ回路１２ｆとを含んでいる。シフトレジスタ回路１２ｂは、直列接続されたＯＲ回路１２ｃおよびレベルシフト回路１２ｄを介して、各ゲート線１２ａに接続されているとともに、各ゲート線１２ａを介して画素１１の画素トランジスタ１１ａをオンオフ制御する信号を供給する機能を有する。具体的には、シフトレジスタ回路１２ｂとＯＲ回路１２ｃの一方の入力部とが接続されているとともに、ＯＲ回路１２ｃの出力部がレベルシフト回路１２ｄに接続されている。そして、レベルシフト回路１２ｄがゲート線１２ａを介して画素１１の画素トランジスタ１１ａのゲートＧに接続されている。なお、ＯＲ回路１２ｃは、複数（第１実施形態では２つ）の入力部を有するとともに１つの出力部を有し、いずれか一方の入力部にＨレベルの信号が入力される場合に出力部からＨレベルの信号が出力されるように構成されている。また、ＯＲ回路１２ｃおよびインバータ回路１２ｆは、それぞれ、本発明の「論理回路」および「反転回路」の一例である。
【００３１】
また、第１実施形態では、レベルシフト回路１２ｅおよびインバータ回路１２ｆが直列接続されているとともに、制御部２０とＯＲ回路１２ｃの他方の入力部とがレベルシフト回路１２ｅおよびインバータ回路１２ｆを介して接続されている。具体的には、制御部２０とレベルシフト回路１２ｅとが接続されているとともに、レベルシフト回路１２ｅとインバータ回路１２ｆの入力部とが接続されている。そして、インバータ回路１２ｆの出力部とＯＲ回路１２ｃの他方の入力部とが接続されている。これにより、制御部２０からレベルシフト回路１２ｅを介してインバータ回路１２ｆにＨレベルのリセット信号が供給された場合に、インバータ回路１２ｆからはＬレベルのリセット信号が出力するとともに、制御部２０からＬレベルのリセット信号が供給された場合に、インバータ回路１２ｆからはＨレベルのリセット信号が出力するように構成されている。ここで、リセット信号とは、後述するような、液晶表示部１による画素トランジスタ１１ａをオン状態にするための信号である。なお、インバータ回路１２ｆは、Ｈレベルの信号が入力される場合にＬレベルの信号が出力されるとともに、Ｌレベルの信号が入力される場合にＨレベルの信号が出力されるように構成されている。
【００３２】
また、第１実施形態では、制御部２０は、液晶表示部１に画像が表示される期間には、Ｈレベルのリセット信号を出力するように制御されるとともに、Ｈレベルのリセット信号は、インバータ回路１２ｆによりＬレベルに反転されて出力されるように構成されている。
【００３３】
また、制御部２０は、シフトレジスタ回路１２ｂに接続されている。また、表示画面部用電源部１４は、ＤＣ／ＤＣコンバータ１４ａと、正電圧電源部１４ｂと、負電圧電源部１４ｃとを含んでいる。ＤＣ／ＤＣコンバータ１４ａは、外部電源部３から供給された電源電圧を昇圧する機能を有する。また、正電圧電源部１４ｂは、各回路の動作電源部としての機能を有する。具体的には、正電圧電源部１４ｂは、ＤＣ／ＤＣコンバータ１４ａに接続されているとともに、シフトレジスタ回路１２ｂと、それぞれのＯＲ回路１２ｃと、それぞれのレベルシフト回路１２ｄと、レベルシフト回路１２ｅと、インバータ回路１２ｆとに接続され、各回路に正電圧（１０Ｖ）を供給している。また、負電圧電源部１４ｃは、ドライバ系の動作電源部としての機能を有し、ＤＣ／ＤＣコンバータ１４ａに接続されているとともに、複数のレベルシフト回路１２ｄに接続されている。また、正電圧電源部１４ｂとレベルシフト回路１２ｅとの間、および、負電圧電源部１４ｃとレベルシフト回路１２ｄとの間には、それぞれ、回路を安定化させるためのコンデンサ１６が接続されている。
【００３４】
図４は、第１実施形態による液晶表示装置の外部電源部の瞬間停止時における信号波形図である。次に、図１〜図４を参照して、第１実施形態による液晶表示装置１００の外部電源部３の瞬間停止時における動作について説明する。なお、瞬間停止時とは、たとえば、液晶表示部１に画像を表示している最中にコンセントなどを抜いた場合など、外部電源部３からの電源供給が突然切断される場合のことをいう。
【００３５】
図４に示す期間Ａにおいては、液晶表示部１に画像が表示されており、ＤＣ／ＤＣコンバータ１４ａにより昇圧された電源電圧がそれぞれ正電圧電源部１４ｂおよび負電圧電源部１４ｃに供給されている。このとき、期間Ａは、液晶表示部１に画像が表示されている期間であるので、制御部２０からインバータ回路１２ｆに約５ＶのＨレベルのリセット信号が供給されている。これにより、インバータ回路１２ｆからはＬレベルのリセット信号がＯＲ回路１２ｃに供給されている。また、シフトレジスタ回路１２ｂからはＯＲ回路１２ｃにＨレベルのオン信号が供給されるとともに、ＯＲ回路１２ｃからは、Ｈレベルのオン信号が出力されている。これにより、ＯＲ回路１２ｃから、レベルシフト回路１２ｄおよびゲート線１２ａを介して、画素トランジスタ１１ａのゲートＧにＨレベルのオン信号が供給されるとともに、画素トランジスタ１１ａがオン状態となる。
【００３６】
次に、期間Ｂにおいて、外部電源部３からの電源供給が切断された際に、液晶表示装置１００は瞬間停止される。これにより、シフトレジスタ回路１２ｂから画素トランジスタ１１ａのゲートＧへのオン信号の供給が停止され、液晶表示部用電源１４の電源電圧が緩やかに低下する（図４の正電圧／負電圧）。そして、液晶表示部用電源１４の電源電圧が徐々に低下するとともに、画素トランジスタ１１ａが徐々にオフ状態（閉じた状態）に移行する（図４のＧＡＴＥ）。このとき、画素トランジスタ１１ａがオフ状態に移行することにより、画素１１の保持容量１１ｄに蓄積された電荷が残存した状態になる。
【００３７】
ここで、第１実施形態では、制御部２０は、外部電源部３がオン状態からオフ状態に変化される際（瞬間停止の際）に、Ｌレベルのリセット信号により、画素トランジスタ１１ａを一括してオン状態にするように制御する。具体的には、期間Ｂにおいて液晶表示部１の画像表示が終了されることにより、期間ＡにおいてはＨレベルのリセット信号を出力していた制御部２０から、インバータ回路１２ｆに対して０ＶのＬレベルのリセット信号が供給される。これにより、インバータ回路１２ｆの出力部からＯＲ回路１２ｃの入力部にＨレベルのリセット信号が供給される。そして、ＯＲ回路１２ｃからＨレベルのリセット信号が出力するとともに、レベルシフト回路１２ｄおよびゲート線１２ａを介して、画素トランジスタ１１ａのゲートＧに供給される。これにより、画素トランジスタ１１ａがオン状態になる。このとき、Ｈドライバ１３およびＣＯＭからそれぞれデータ線１３ａおよび対向電極１１ｃに対するオン信号の供給が停止されている（図４のＣＯＭおよびデータ線出力）ことにより、データ線１３ａおよび対向電極１１ｃの電位は約０Ｖの同電位の状態である。この状態で画素トランジスタ１１ａがオン状態になることにより、補助容量１１ｄに残存する電荷は、オン状態の画素トランジスタ１１ａを介してデータ１３ａに流れ出るとともに放電される。
【００３８】
また、第１実施形態では、制御部２０は、外部電源部３がオン状態から完全にオフ状態に変化するまでに、Ｌレベルのリセット信号により、画素トランジスタ１１ａを一括してオン状態にするように制御する。具体的には、図４に示すように、外部電源部３が切断されることにより制御部２０への電源供給が停止される一方で、外部電源部３が完全にオフ状態に変化するまでの期間に、制御部２０は、電源（電力）を必要としないＬレベル（０Ｖ）のリセット信号をインバータ回路１２ｆに供給する。これにより、リセット信号は、インバータ回路１２ｆによりＬレベルからＨレベルに反転されて画素トランジスタ１１ａのゲートＧに供給されるので、画素トランジスタ１１ａがオン状態になる。また、上記の制御は、外部電源部３がオフに変化した際に、表示部用電源部１４がオン状態から完全にオフ状態に変化するまでに残存する電源電圧により行われる。
【００３９】
第１実施形態では、上記のように、液晶表示部１に制御信号を供給する制御部２０を用いて、外部電源部３がオン状態からオフ状態に変化される際に、画素トランジスタ１１ａを一括してオン状態に制御するように構成することによって、電源が切断されるのを検知する専用の検知回路を別途設けることなく、画素１１に残存する電荷を放電することができる。
【００４０】
また、第１実施形態では、制御部２０が、外部電源部３がオン状態からオフ状態に変化される際に、Ｌレベルのリセット信号により、画素トランジスタ１１ａを一括してオン状態にするように制御することによって、外部電源部３が突然切断されることによりオン状態からオフ状態へ瞬間的に変化して制御部２０に電源が供給されない場合であっても、制御部２０として電源（電力）を必要としないＬレベル（約０Ｖ）のリセット信号により、画素トランジスタ１１ａが一括してオン状態になるように制御されるので、画素１１に残存する電荷を放電することができる。したがって、この場合でも、液晶表示部１に残像および焼き付きが発生するのを抑制することができる。
【００４１】
また、第１実施形態では、外部電源部３がオン状態からオフ状態に変化されることに起因して表示部用電源部１４がオン状態から完全にオフ状態に変化する前に、制御部２０が、Ｌレベルのリセット信号により、画素トランジスタ１１ａを一括してオン状態にするように制御することによって、制御部２０からのＬレベルのリセット信号に基づいてゲート線１２ａを駆動して画素トランジスタ１１ａを一括してオン状態にする制御を、表示部用電源部１４がオン状態から完全にオフ状態に変化するまでに残存する電力により行うことができる。したがって、外部電源部３がオン状態からオフ状態に瞬間的に変化する場合でも、画素１１に残存する電荷を放電することができる。
【００４２】
また、第１実施形態では、制御部２０からのＬレベルのリセット信号が、インバータ回路１２ｆによりＨレベルに反転されて画素トランジスタ１１ａのゲートＧに供給されるように構成することによって、制御部２０から電源（電力）を必要としないＬレベルの信号を出力したとしても画素トランジスタ１１ａをオン状態に制御することができるので、外部電源部３がオン状態からオフ状態に変化して制御部２０に電力が供給されない場合でも、画素トランジスタ１１ａをオン状態に制御することができる。
【００４３】
また、第１実施形態では、制御部２０の制御により、液晶表示部１に画像が表示される期間には、Ｈレベルのリセット信号を出力されるように構成するとともに、Ｈレベルのリセット信号が、インバータ回路１２ｆによりＬレベルに反転されるように構成することによって、液晶表示部１４に画像が表示される期間に制御部２０から出力されるＨレベルのリセット信号は、インバータ回路１２ｆによりＬレベルに反転されて液晶パネル１０に供給されるので、画像の表示期間には、画素１１に残存する電荷を放電させる制御をしないようにすることができる。
【００４４】
また、第１実施形態では、インバータ回路１２ｆが、制御部２０とＯＲ回路１２ｃの一方の入力部との間に接続され、ＯＲ回路１２ｃの他方の入力部には、シフトレジスタ回路１２ｂが接続されているとともに、ＯＲ回路１２ｃの出力部は、ゲート線１２ａに接続されるように構成することによって、液晶表示部１４に画像が表示される期間には、制御部２０から出力されるＨレベルのリセット信号がインバータ回路１２ｆによりＬレベルに反転される一方で、シフトレジスタ回路１２ｂからＨレベルの信号がＯＲ回路１２ｃおよびゲート線１２ａを介して出力されるので、画素トランジスタ１１ａをオン状態に制御することができる。そして、外部電源部３の切断時には、シフトレジスタ回路１２ｂからＨレベルの信号が出力されない一方で、制御部２０からのＬレベルのリセット信号がインバータ回路１２ｆによりＨレベルのリセット信号に反転されるとともにＯＲ回路１２ｃおよびゲート線１２ａを介して画素トランジスタ１１ａのゲートＧに供給されることにより、画素トランジスタ１１ａをオン状態に制御することができる。
【００４５】
（第２実施形態）
図５は、第２実施形態による液晶表示装置の立ち上げ時における信号波形図である。次に、図１〜図３および図５を参照して、この第２実施形態では、上記第１実施形態とは異なり、液晶表示装置２００の立ち上げ時に電荷を放出する場合について説明する。なお、第２実施形態による液晶表示装置２００の回路構成は、第１実施形態と同様である。
【００４６】
まず、液晶表示装置２００の液晶表示部１をオン状態にして立ち上げる場合、図１に示すように、外部電源部３から表示部用電源部１４へ電源が供給される。このとき、ＤＣ／ＤＣコンバータ１４ａにおいて、図５の期間Ｃに示すように、昇圧されたクロック信号が液晶表示部１に供給されることにより、正電圧電源部１４ｂおよび負電圧電源部１４ｃに、それぞれ、約１０Ｖおよび−５Ｖのオン電圧が供給される。このとき、タイミング制御回路２１からはＨレベルのタイミング信号は供給されておらず、シフトレジスタ回路１２ｂからＯＲ回路１２ｃにはＬレベルの信号が供給されている。また、期間Ｃにおいては、液晶表示部１に画像が表示されていない状態であり、制御部２０からインバータ回路１２ｆには０ＶのＬレベルのリセット信号が供給されている。これにより、インバータ回路１２ｆからＨレベルのリセット信号がＯＲ回路１２ｃに供給されるとともに、ＯＲ回路１２ｃからＨレベルのリセット信号が出力される。そして、レベルシフト回路１２ｄおよびゲート線１２ａを介して画素トランジスタ１１ａ（図２参照）がオン状態になる。
【００４７】
ここで、期間Ｃにおいては、画素トランジスタ１１ａのゲートＧがオン状態になる一方で、Ｈドライバ１３およびＣＯＭ（図示せず）からデータ線１３ａおよび対向電極１１ｃに対してオン信号が供給されていないことから、データ線１３ａおよび対向電極１１ｃの電位は約０Ｖの同電位の状態である。この状態で画素トランジスタ１１ａがオン状態になることにより、回路内の残留電荷が放電される。そして、期間Ｄにおいて、制御部２０が、インバータ回路１２ｆに対して約５ＶのＨレベルのリセット信号を出力することによりトランジスタ１１ａのゲートＧが閉じる。そして、期間Ｅにおいて、タイミング制御回路２１によりタイミング信号がシフトレジスタ回路１２ｂに供給され、シフトレジスタ回路１２ｂからＨレベルのオン信号がＯＲ回路１２ｃ、レベルシフト回路１２ｄおよびゲート線１２ａを介して画素トランジスタ１１のゲートＧに供給される。これにより、ゲートＧがオン状態になるとともに、Ｈドライバ１３およびＣＯＭにより画素電極１１ｂおよび対向電極１１ｃの電位がオン状態に制御されて液晶表示部１に画像が表示される。
【００４８】
すなわち、第２実施形態では、制御部２０は、表示用電源部１４がオフ状態からオン状態に変化された後、液晶表示部１に画像が表示される前の所定の期間内（期間Ｃ）に、Ｌレベルのリセット信号により、画素トランジスタ１１ａを一括してオン状態にするように制御する。
【００４９】
第２実施形態では、上記のように、制御部２０が、表示部用電源部１４がオフ状態からオン状態に変化され、液晶表示部１に画像が表示される前の所定の期間内（期間Ｃ）に、Ｌレベルのリセット信号により、画素トランジスタ１１ａを一括してオン状態にするように制御することによって、表示部用電源部１４の電源立ち上げ時において、液晶表示部１に画像が表示される前にも、全ての画素１１において、それぞれ保持された電荷を放電することができるので、電源立ち上げ時においても、残像が発生するのを抑制することができる。
【００５０】
また、第２実施形態では、上記第１実施形態と同様の回路構成において、電源立ち上げ時にも、シフトレジスタ回路１２ｂからＨレベルの信号が出力されない一方で、制御部２０からのＬレベルのリセット信号がインバータ回路１２ｆによりＨレベルのリセット信号に反転されて画素トランジスタ１１ａのゲートＧに供給されるので、画素トランジスタ１１ａをオン状態に制御することができる。
【００５１】
なお、第２実施形態のその他の効果は、第１実施形態と同様である。
【００５２】
（第３実施形態）
図６は、第３実施形態による液晶表示装置の立ち下げ時における信号波形図である。次に、図１〜図３および図６を参照して、この第３実施形態では、上記第１実施形態と異なり、液晶表示装置３００の立ち下げ時に電荷を放出する場合について説明する。なお、第３実施形態による液晶表示装置３００の回路構成は、第１実施形態と同様である。
【００５３】
第３実施形態において、図６に示すように、まず、第１実施形態と同様に、液晶表示部１には画像が表示されている状態（期間Ａの状態）では、制御部２０は、インバータ回路１２ｆに約５ＶのＨレベルのリセット信号が供給されているとともに、インバータ回路１２ｆからは、反転されたＬレベルのリセット信号が出力するとともに、ＯＲ回路１２ｃに供給されている。また、シフトレジスタ回路１２ｂからはＯＲ回路１２ｃにＨレベルのオン信号が供給されるとともに、ＯＲ回路１２ｃからは、Ｈレベルのオン信号が出力されている。これにより、ＯＲ回路１２ｃから、レベルシフト回路１２ｄおよびゲート線１２ａを介して、画素トランジスタ１１ａのゲートＧにＨレベルのオン信号が供給され、画素トランジスタ１１ａがオン状態に維持されている。
【００５４】
この状態において、液晶表示部１の画像表示を終了する信号が供給された場合に、全ての画素１１に対して、図６に示す期間Ｆに示すように、液晶表示部１の画像のオフ表示の制御信号が順次供給される。これにより、タイミング制御回路２１（図１参照）からのタイミング信号の供給が停止されるとともに、シフトレジスタ回路１２ｂから画素トランジスタ１１ａのゲートＧへのオン信号の供給が順次停止される。また、Ｈドライバ１３およびＣＯＭ（図示せず）による画素電極１１ｂおよび対向電極１１ｃへのオン信号の供給も停止される。
【００５５】
そして、期間Ｇにおいて、外部電源部３からの電源供給が停止されることにより、表示部用電源部１４における電源電圧も徐々に低下する。これにより、液晶表示部１の画像表示が終了する。つまり、液晶表示部１がオフ状態になる。
【００５６】
ここで、第３実施形態では、制御部２０は、外部電源部３がオン状態で、表示部用電源部１４がオン状態からオフ状態に変化することにより画像の表示が終了される際に、表示部用電源部１４がオフ状態に変化してから所定の時間（図６の期間Ｇ、全ての画素１１へのオフ表示の書き込みに対する応答時間）経過後に、Ｌレベルのリセット信号を出力することにより、画素トランジスタ１１ａを一括してオン状態にするように制御する。具体的には、期間Ｆにおいて液晶表示部１による画像表示が終了するとともに、所定の時間（期間Ｇ）の経過後、期間Ｈにおいて、制御部２０からインバータ回路１２ｆにＬレベルのリセット信号が供給される。そして、インバータ回路１２ｆからはＨレベルのリセット信号が出力される。そして、インバータ回路１２ｆから出力されたＨレベルのリセット信号は、ＯＲ回路１２ｃ、レベルシフト回路１２ｄおよびゲート線１２ａを介して、画素トランジスタ１１ａのゲート線Ｇに供給される。このとき、画素トランジスタ１１ａがオン状態になる一方で、Ｈドライバ１３およびＣＯＭ（図示せず）からデータ線１３ａおよび対向電極１１ｃに対してオン信号が供給されていないことから、データ線１３ａおよび対向電極１１ｃの電位は約０Ｖの同電位の状態になる。これにより、補助容量１１ｄに残存する電荷が放電される。
【００５７】
第３実施形態では、上記のように、制御部２０が、外部電源部３がオン状態で、表示部用電源部１４がオン状態からオフ状態に変化される際に、表示部用電源部１４がオフ状態に変化してから所定の時間（期間Ｇ）の経過後に、Ｌレベルのリセット信号により、画素トランジスタ１１ａを一括してオン状態にするように制御することによって、表示部用電源部１４の電源立ち下げ時においても、全ての画素１１において、それぞれ保持された電荷を放電することができるので、電源立ち下げ時においても、残像が発生するのを抑制することができるとともに、液晶表示部１に焼き付きが発生するのを抑制することができる。
【００５８】
また、第３実施形態では、上記第１実施形態と同様の回路構成において、電源立ち下げ時にも、シフトレジスタ回路１２ｂからＨレベルの信号が出力されない一方で、制御部２０からのＬレベルのリセット信号がインバータ回路１２ｆによりＨレベルのリセット信号に反転されて画素トランジスタ１１ａのゲートＧに供給されるので、画素トランジスタ１１ａをオン状態に制御することができる。
【００５９】
なお、第３実施形態のその他の効果は上記第１および第２実施形態と同様である。
【００６０】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００６１】
たとえば、上記第２実施形態では、図５の期間Ｄにおいて、制御部２０からＨレベルのリセット信号を供給することにより画素トランジスタ１１ａをオフ状態にした後に、期間Ｅにおいて、シフトレジスタ回路１２ｂからのオン信号により画素トランジスタ１１ａをオン状態にする例を示したが、本発明はこれに限らず、画素トランジスタ１１ａに対して、制御部２０からＨレベルのリセット信号を供給するのと同時に、シフトレジスタ回路１２ｂからオン信号を供給するように制御してもよい。
【００６２】
また、上記第３実施形態では、制御部２０は、外部電源部３がオン状態で、表示部用電源部１４がオン状態からオフ状態に変化する際に、表示部用電源部１４がオフ状態に変化してから所定の時間（図６の期間Ｇ）の経過後に、Ｌレベルのリセット信号を出力するように制御する例を示したが、本発明はこれに限らず、制御部は、表示部用電源部１４がオン状態からオフ状態に変化すると同時にＬレベルのリセット信号を出力するように制御してもよい。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１実施形態による液晶表示装置の全体構成を示すブロック図である。
【図２】本発明の第１実施形態による液晶表示装置の画素部分におけるブロック図である。
【図３】本発明の第１実施形態による液晶表示装置のＶドライバの構成を示すブロック図である。
【図４】本発明の第１実施形態による液晶表示装置の瞬間停止時における信号波形図である。
【図５】本発明の第２実施形態による液晶表示装置の立ち上げ時における信号波形図である。
【図６】本発明の第３実施形態による液晶表示装置の立ち下げ時における信号波形図である。
【符号の説明】
【００６４】
１                      液晶表示部
３                      外部電源部
１０                    液晶パネル
１１                    画素
１１ａ                  画素トランジスタ
１２ａ                  ゲート線
１２ｂ                  シフトレジスタ回路（ゲート線駆動回路）
１２ｃ                  ＯＲ回路（論理回路）
１２ｆ                  インバータ回路（反転回路）
１４                    表示部用電源部
１５                    液晶
２０                    制御部
１００、２００、３００  液晶表示装置
【図１】
2009092951.tif 000003
【図２】
2009092951.tif 000004
【図３】
2009092951.tif 000005
【図４】
2009092951.tif 000006
【図５】
2009092951.tif 000007
【図６】
2009092951.tif 000008