(57)【要約】【課題】半導体素子等の電子部品の実装時などに発生し得る基板の反りを有効に低減し、高信頼度の実装に寄与すること。【解決手段】電子部品を実装するのに適応された配線基板１０であって、複数の配線層１１，１３，１５が絶縁層１２，１４を介在させて積層され、各絶縁層１２，１４に形成されたビアホールＶＨ１，ＶＨ２を介して層間接続された構造体を有している。この構造体の配線が形成されていない部分Ｒ２に、厚さ方向に貫通する複数の開口部ＴＨが形成されている。さらに、最外層の配線層の所要箇所に画定されたパッド部１１Ｐ，１５Ｐを露出させてソルダレジスト層１６，１７が形成されている。【選択図】図１
2009135162.tif 000002
【特許請求の範囲】
【請求項１】
電子部品を実装するのに適応された配線基板であって、
複数の配線層が絶縁層を介在させて積層され、該絶縁層に形成されたビアホールを介して層間接続された構造体を有し、該構造体の配線が形成されていない部分に、厚さ方向に貫通する複数の開口部が形成されていることを特徴とする配線基板。
【請求項２】
前記複数の開口部は、前記電子部品を熱硬化性材料を用いて実装したときに前記配線基板との界面に発生する熱膨張係数の違いに応じた応力が基板内を伝播するのを分断するような配置形態で形成されていることを特徴とする請求項１に記載の配線基板。
【請求項３】
前記構造体は、前記電子部品が実装される領域に対応する部分に画定された配線形成領域とその外側の周辺領域とを有し、前記複数の開口部は、前記周辺領域に形成されていることを特徴とする請求項２に記載の配線基板。
【請求項４】
さらに、最外層の配線層の所要箇所に画定されたパッド部を露出させてソルダレジスト層が形成されていることを特徴とする請求項１に記載の配線基板。
【請求項５】
前記構造体は、支持基材を含まないことを特徴とする請求項１に記載の配線基板。
【請求項６】
請求項１から５のいずれか一項に記載の配線基板に熱硬化性材料を介在させて電子部品が実装されるとともに、該熱硬化性材料の一部が前記複数の開口部に充填されていることを特徴とする電子部品装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子等の電子部品を実装するのに用いられる配線基板に関し、より詳細には、複数の配線層が絶縁層を介在させて積層され、該絶縁層に形成されたビアホールを介して層間接続された構造を有し、電子部品を熱硬化性材料を用いて実装するのに適応された配線基板（以下、「半導体パッケージ」ともいう。）、及び該配線基板に電子部品を実装した電子部品装置に関する。
【背景技術】
【０００２】
従来、多層構造の配線基板を製造する技術として、ビルドアップ工法が広く用いられている。このビルドアップ工法を用いた多層配線基板は、層間絶縁層の材料（代表的には、樹脂）とビアホール形成プロセスの組合せにより多種類のものが作製可能であり、その典型的な製造プロセスは、支持基材としてのコア基板を中心としてその両面もしくは一方の面に、絶縁層の形成、絶縁層におけるビアホールの形成、ビアホールの内部を含めた配線パターンの形成を順次繰り返して積み上げていくものである。かかる構造では、配線層と絶縁層の部分はビルドアップ工法で積層しているので薄く形成することができるが、コア基板の部分は配線基板に剛性をもたせるために相応の厚さを必要とし、半導体パッケージ全体としての薄型化に限界があった。
【０００３】
そのため、最近では、配線基板（半導体パッケージ）の更なる薄型化を図るべく、コア基板（支持基材）を除去した構造が採用されている。かかる構造の配線基板は、「コア」の部分が無いという意味で、「コアレス基板」とも呼ばれている。
【０００４】
かかるコアレス基板の製造方法については後で説明するが、基本的なプロセスは、支持体としての仮基板を用意し、この仮基板上に所要数のビルドアップ層（ビアホールを含む絶縁層、ビアホールの内部を含めた配線パターン）を順次形成した後、仮基板（支持体）を除去するものである。
【０００５】
かかる従来技術に関連する技術としては、例えば、特許文献１に記載されるように、半導体装置用多層基板において、半導体素子が搭載される搭載面を可及的に平坦に形成し、且つ厚さを可及的に薄く形成し得るようにしたものがある。この半導体装置用多層基板においては、導体配線が絶縁層を介して多層に形成されて成る多層基板の一面側が、搭載される半導体素子の電極端子と接続される半導体素子用パッドが形成された半導体素子搭載面であり、且つ前記多層基板の他面側が、外部接続端子用パッドが形成された外部接続端子装着面であり、前記絶縁層の両面に形成された導体配線及び／又はパッドを電気的に接続するビアが、絶縁層を貫通して形成され、且つ当該絶縁層の外部接続端子装着面側に開口されていると共に、半導体素子搭載面側に形成された導体配線又はパッドの外部接続端子装着面側の内面に底面が形成された、開口面積が底面面積よりも大の円錐台状の凹部に形成されている。
【特許文献１】特開２０００−３２３６１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したように従来のコアレス基板（半導体パッケージ）では、コア基板を不要とするので薄型化という点では有利であるが、その反面、コア基板がないためにパッケージ全体の剛性が小さく、基板に「反り」が発生し易いといった不利がある。このような問題は、チップを実装したときに一層顕著に表れる。図８はその一例を示したものである。
【０００７】
先ず図８（ａ）に示すように、コアレス基板５０に搭載すべきチップ６０にバンプ（電極端子）６１を形成した後、コアレス基板５０の一方の面（図示の例では上側の面）に露出しているパッド部５１にチップ６０の電極端子６１を電気的に接続する（フリップチップ接続）。次に図８（ｂ）に示すように、基板５０とチップ６０の隙間にアンダーフィル樹脂７０を充填し、両者の接続部分（パッド部５１と電極端子６１）を外部から絶縁保護する。その際、アンダーフィル樹脂７０を熱硬化させるべくベーキング（加熱処理）を施すが、基板５０との熱膨張係数が異なるため、図示のようにアンダーフィル樹脂７０が収縮し、基板５０の周囲部分が上方側（チップ６０側）に反ってしまう。
【０００８】
このように従来のコアレス基板（半導体パッケージ）の構造では、パッケージ全体の剛性が小さいことに起因してチップ実装の際に「反り」が発生し、その反り具合の程度によってはチップが剥がれてしまうこともあり、チップ実装を高信頼度で行うことができないといった課題があった。
【０００９】
また、基板の反りは、チップ実装時にのみ発生するとは限らず、チップを実装する前の段階であっても発生し得る。例えば、コアレス基板を客先に出荷し、客先でチップを実装する場合、コアレス基板は元々剛性が小さくフレキシブルな状態にあるため、出荷から実装までの途中の取扱いの態様次第では、基板に反りが発生することも考えられる。
【００１０】
また、このような問題は、必ずしもコアレス基板に特有のものではなく、コア基板を有したビルドアップ多層配線板においても同様に起こり得る。すなわち、配線層を構成する銅（Ｃｕ）等の材料と絶縁層を構成するエポキシ樹脂等の材料とでは熱膨張係数が大きく異なるため、配線層と絶縁層を交互に時間をおいて積み重ねていく手法（ビルドアップ工法）をコア基板の一方の面について施すと、その積み重ねていく過程において配線層と絶縁層の界面に熱膨張係数の違いに応じた熱応力が各層の厚さ方向に発生し、その結果、基板に反りが発生するおそれがある。
【００１１】
本発明は、かかる従来技術における課題に鑑み創作されたもので、半導体素子等の電子部品の実装時などに発生し得る基板の反りを有効に低減し、高信頼度の実装に寄与することができる配線基板及び電子部品装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上述した従来技術の課題を解決するため、本発明の基本形態によれば、電子部品を実装するのに適応された配線基板であって、複数の配線層が絶縁層を介在させて積層され、該絶縁層に形成されたビアホールを介して層間接続された構造体を有し、該構造体の配線が形成されていない部分に、厚さ方向に貫通する複数の開口部が形成されていることを特徴とする配線基板が提供される。
【００１３】
本発明に係る配線基板の構成によれば、所定の箇所（配線が形成されていない部分）に複数の開口部が形成されているので、例えば、本配線基板に熱硬化性材料を用いて電子部品を実装したときにその界面に熱膨張係数の違いに応じた応力（つまり、基板の反りの原因となる応力）が発生しても、その応力の伝わり（伝播）を開口部において分断することができる。これにより、基板全体の反りを有効に低減させることができ、従来技術に見られたような、チップの「剥がれ」といった不都合を解消することができる。つまり、高信頼度の実装に寄与することができる。
【００１４】
また、上記の形態に係る配線基板に、さらに、最外層の配線層の所要箇所に画定されたパッド部を露出させてソルダレジスト層が形成されていてもよい。この場合には、配線基板の両面がソルダレジスト層で覆われていることにより基板全体が補強されるので、基板全体の反りを更に抑制することができ、電子部品の実装時の取扱い性が向上する。
【００１５】
また、本発明の他の形態によれば、上記の形態に係る配線基板に熱硬化性材料を介在させて電子部品が実装されるとともに、該熱硬化性材料の一部が前記複数の開口部に充填されていることを特徴とする電子部品装置が提供される。
【００１６】
本発明に係る配線基板及び電子部品装置の他の構成上の特徴及びそれに基づく有利な利点等については、以下に記述する発明の実施の形態を参照しながら説明する。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。
【００１８】
図１は本発明の一実施形態に係る配線基板（半導体パッケージ）の構成を示したものであり、（ａ）は配線基板１０を上側（電子部品としての半導体素子（チップ）を搭載する側）から見た平面図、（ｂ）は（ａ）のＡ−Ａ線に沿って見たときの断面図である。
【００１９】
本実施形態に係る配線基板１０は、図示のように、複数の配線層１１，１３，１５が絶縁層１２，１４を介在させて積層され、各絶縁層１２，１４に形成されたビアホールＶＨ１，ＶＨ２に充填された導体（それぞれ、配線層１３，１５を構成する材料の一部分）を介して層間接続された構造体の形態を有している。つまり、支持基材を含まない「コアレス基板」の形態を有している。このコアレス基板は、図１（ａ）に示すように、チップが実装される領域に対応する部分に画定された配線形成領域Ｒ１（破線で囲んだ部分）とその外側の周辺領域Ｒ２とを有している。本実施形態では、コアレス基板（配線基板１０）の大きさは４０ｍｍ×４０ｍｍ、その中央部分に画定される配線形成領域Ｒ１の大きさは１０ｍｍ×１０ｍｍ、基板の厚さは３００μｍ程度に選定されている。
【００２０】
さらに、このコアレス基板の配線が形成されていない部分に、本発明を特徴付ける複数の開口部（貫通孔ＴＨ）が基板の厚さ方向に貫通して形成されている。貫通孔ＴＨは、後述するように所要のプロセスを経てコアレス基板を作成した後、所定の箇所に、レーザや機械ドリル等を用いた穴開け加工により形成することができる。形成される貫通孔ＴＨの直径は８０μｍ〜１０００μｍ程度であり、図示の例では、周辺領域Ｒ２において対角線方向にそれぞれ４個（計１６個）の貫通孔ＴＨが形成されている。
【００２１】
貫通孔ＴＨは、基本的には、配線形成領域Ｒ１の外側の周辺領域Ｒ２に形成するのが望ましいが、内装される配線のレイアウトによっては、配線形成領域Ｒ１内（配線が形成されていない部分）に形成することも可能である。要は、本配線基板１０にアンダーフィル樹脂（熱硬化性材料）を用いてチップを実装したときにその界面に発生する熱膨張係数の違いに応じた応力（つまり、基板の反りの原因となる応力）が基板内を伝播するのを分断するような配置形態で形成されていれば十分である。
【００２２】
さらに、コアレス基板の表層（上下）には、保護膜として機能する絶縁層（ソルダレジスト層）１６及び１７が、最外層の配線層（図示の例では、配線層１１，１５）の所定の箇所に画定されたパッド部１１Ｐ，１５Ｐを除いて全面を覆うように形成されている。上側の絶縁層１６から露出するパッド部１１Ｐには、本基板１０に搭載されるチップの電極端子がはんだバンプ等を介してフリップチップ接続され、下側の絶縁層１７から露出するパッド部１５Ｐには、本基板１０をマザーボード等に実装する際に使用される外部接続端子（金属ボールや金属ピン等）がはんだ等を介して接合されるようになっている。
【００２３】
コアレス基板の両面に形成される絶縁層（ソルダレジスト層）１６及び１７は、保護膜としての機能の他に、補強層としての機能も有している。すなわち、貫通孔ＴＨを形成する個数やその大きさにもよるが、本実施形態の配線基板１０は剛性の小さいコアレス基板であり厚さも薄いため、複数の貫通孔ＴＨの存在により基板の強度が少なからず低下することは否めない。そこで、本実施形態では、所要の箇所に貫通孔ＴＨを形成した後、図示のようにコアレス基板の両面にそれぞれ絶縁層１６，１７を形成して補強している。
【００２４】
本実施形態に係る配線基板１０を構成する各部材の材料等については、以下に記述するプロセスに関連させて具体的に説明する。
【００２５】
以下、本配線基板１０の基本構造をなすコアレス基板を製造する方法について、その製造工程を順に示す図６及び図７を参照しながら説明する。なお、コアレス基板を製造する方法自体は本発明の特徴をなすものではなく、かかるプロセスを経て作製されたコアレス基板の所定の箇所に貫通孔ＴＨ（図１）を設けたことが特徴であることは上述した通りである。
【００２６】
先ず最初の工程では（図６（ａ）参照）、仮基板としての支持基材２０を用意する。この支持基材２０の材料としては、後述するように最終的にはエッチングされることを考慮して、エッチング液で溶解可能な金属（典型的には、銅（Ｃｕ））が用いられる。また、支持基材２０の形態としては、基本的には金属板もしくは金属箔で十分であるが、具体的には、例えば、本願出願人が前に提案した「配線基板の製造方法及び電子部品実装構造体の製造方法」（特開２００７−１５８１７４号公報）において開示されているような形態のものが使用され得る。すなわち、プリプレグ（補強材のガラス布にエポキシ樹脂、ポリイミド樹脂等の熱硬化性樹脂を含浸させ、半硬化のＢステージ状態にした接着シート）上に下地層及び銅箔を配置して加熱・加圧することにより得られた構造体を、支持基材２０として好適に使用することができる。
【００２７】
次の工程では（図６（ｂ）参照）、支持基材２０上に、パターニング材料を使用してめっき用レジストを形成し、所定の部分を開口する。この開口する部分は、形成すべき所要の配線層（パターン）の形状に従ってパターニング形成される。パターニング材料としては、感光性のドライフィルム又は液状のフォトレジストを用いることができる。例えば、ドライフィルムを使用する場合には、支持基材２０の表面を洗浄した後、ドライフィルムを熱圧着により貼り付け、このドライフィルムを、所要の配線層の形状にパターニングされたマスク（図示せず）を用いて紫外線（ＵＶ）照射による露光を施して硬化させ、更に所定の現像液を用いて当該部分をエッチング除去し（開口部ＯＰ）、所要の配線層（パターン）の形状に応じためっきレジスト層２１を形成する。液状のフォトレジストを用いた場合にも、同様の工程を経て、めっきレジスト層２１を形成することができる。
【００２８】
次の工程では（図６（ｃ）参照）、めっきレジスト層２１の開口部ＯＰから露出している支持基材（Ｃｕ）２０上に、この支持基材２０を給電層として利用した電解めっきにより、配線層１１を形成する。この配線層１１は、半導体素子（チップ）を搭載するためのパッド部１１Ｐとして機能する。配線層１１（パッド部１１Ｐ）の材料としては、これに接触する支持基材２０が最終的にエッチングされることを考慮して、そのエッチング液で溶解されない金属種を選定する。本実施形態では、支持基材２０の材料として銅（Ｃｕ）を用いているので、これとは異なる金属として、良好な導電性を確保できるという点を考慮し、金（Ａｕ）を使用している。さらに、このＡｕめっき層の上にニッケル（Ｎｉ）めっきを施している。これは、後の段階で配線層１１（パッド部１１Ｐ）上に銅（Ｃｕ）の配線層を接続したときの密着性を高めるためと、ＣｕがＡｕ中へ拡散するのを防止するためである。つまり、この工程では、Ａｕめっき層とＮｉめっき層の２層構造からなる配線層１１（パッド部１１Ｐ）を形成する。
【００２９】
次の工程では（図６（ｄ）参照）、めっきレジスト層２１を、例えば、水酸化ナトリウムやモノエタノールアミン系などのアルカリ性の薬液を用いて除去する。
【００３０】
次の工程では（図６（ｅ）参照）、先ず、支持基材２０及び配線層１１（パッド部１１Ｐ）上に絶縁層１２を形成する。この絶縁層１２の材料としては、エポキシ系樹脂やポリイミド系樹脂等が使用される。形成方法としては、例えば、エポキシ系樹脂フィルムを支持基材２０及び配線層１１（パッド部１１Ｐ）上にラミネートした後に、この樹脂フィルムをプレスしながら１３０〜１５０℃の温度で熱処理して硬化させることにより、絶縁層１２を形成することができる。次に、支持基材２０上の配線層１１（パッド部１１Ｐ）が露出するように絶縁層１２をレーザ等で加工してビアホールＶＨ１を形成する。なお、絶縁層１２は、感光性樹脂膜をフォトリソグラフィによりパターニングして形成してもよいし、あるいは、スクリーン印刷により開口部が設けられた樹脂膜をパターニングして形成してもよい。
【００３１】
次の工程では（図６（ｆ）参照）、ビアホールＶＨ１が形成された絶縁層１２上に、ビアホールＶＨ１を充填して配線層１１（パッド部１１Ｐ）に接続される所要の配線層（パターン）１３を形成する。この配線層１３は、例えば、セミアディティブ法により形成される。具体的には、先ず、無電解めっきやスパッタリング等により、ビアホールＶＨ１の内部を含めて絶縁層１２上に銅（Ｃｕ）のシード層（図示せず）を形成した後、形成すべき配線層１３の形状に応じた開口部を備えたレジスト膜（図示せず）を形成する。次に、このレジスト膜の開口部から露出しているシード層（Ｃｕ）上に、このシード層を給電層として利用した電解銅（Ｃｕ）めっきにより、導体（Ｃｕ）パターン（図示せず）を形成する。さらに、レジスト膜を除去した後に、導体（Ｃｕ）パターンをマスクにしてシード層をエッチングすることで、所要の配線層１３が得られる。なお、上記のセミアディティブ法以外に、サブトラクティブ法など各種の配線形成方法を用いることも可能である。
【００３２】
次の工程では（図７（ａ）参照）、図６（ｅ）及び（ｆ）の工程で行った処理と同様にして、絶縁層と配線層を多層に積層する。図示の例では、簡単化のため、１層の絶縁層と１層の配線層が積層されている。すなわち、絶縁層１２及び配線層１３上に絶縁層１４を形成し、この絶縁層１４に、配線層１３のパッド部（図示せず）に到達するビアホールＶＨ２を形成した後、ビアホールＶＨ２の内部を含めて絶縁層１４上に所要の配線層（パターン）１５を形成する。この配線層（Ｃｕ）１５は、本実施形態では最外層の配線層を構成する。従って、この配線層１５の所定の箇所に画定されるパッド部１５Ｐには、マザーボード等に実装する際に使用される外部接続端子（はんだボール等）が接合されるので、コンタクト性を良くするためにＡｕめっきを施しておくのが望ましい。その際、配線層（Ｃｕ）１５上にＮｉめっきを施してからＡｕめっきを施す。つまり、Ｎｉめっき層とＡｕめっき層の２層構造からなる導体層（図示せず）を配線層１５上に形成しておく。
【００３３】
次の工程では（図７（ｂ）参照）、支持基材２０（図７（ａ））を配線層１１，１５及び絶縁層１２，１４に対して選択的に除去する。例えば、塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより、配線層１１，１５（それぞれの表層部にＡｕめっき層が形成されている）及び絶縁層１２，１４に対して、支持基材（Ｃｕ）２０を選択的にエッチングして除去することができる。なお、図示の例では上下を反転させて示している。この場合、上側の面は半導体素子等のチップ部品が搭載される面（チップ搭載面）、下側の面はマザーボード等に実装される面（外部接続端子接合面）である。
【００３４】
さらにこの後、本実施形態では、上記のプロセスを経て作製されたコアレス基板の所定の箇所に、例えば、機械ドリルによる穴開け加工、ＣＯ２ レーザ、ＹＡＧレーザ等による穴開け加工等により、貫通孔ＴＨ（図１）を形成する。
【００３５】
最後の工程では（図７（ｃ）参照）、最外層の配線層１１，１５に画定されたパッド部１１Ｐ，１５Ｐを除いて全面（絶縁層１２，１４及び配線層１１，１５上）を覆うようにソルダレジスト層１６，１７を形成する。各ソルダレジスト層１６，１７は、図６（ｂ）の工程で行った処理と同様にして形成することができる。すなわち、感光性のドライフィルムをラミネートし、又は液状のフォトレジストを塗布し、当該レジストを所要の形状にパターニングすることでソルダレジスト層１６，１７を形成することができる。
【００３６】
以上の工程により、本実施形態の配線基板１０（図１）が製造されたことになる。
【００３７】
以上説明したように、本実施形態に係る配線基板（半導体パッケージ）１０の構成によれば、パッケージ上の所定の箇所（周辺領域Ｒ２）に複数の貫通孔ＴＨが所要の配置形態で形成されているので、本パッケージにアンダーフィル樹脂を用いてチップを実装したときにその界面に熱膨張係数の違いに応じた応力（基板の反りの原因となる応力）が発生しても、その応力の伝播を貫通孔ＴＨで分断することができ、これによって基板全体の反りを有効に低減させることが可能となる。その結果、従来技術に見られたような、チップの「剥がれ」といった不都合も解消され、チップ実装を高信頼度で行うことができる。
【００３８】
また、コアレス基板（配線基板１０）の両面がソルダレジスト層１６，１７で覆われていることにより基板全体が補強されているので、基板全体の反りが更に抑制されて、チップ実装時の取扱い性が向上する。
【００３９】
上述した実施形態に係る配線基板（半導体パッケージ）１０の構成では、コアレス基板に貫通孔ＴＨを形成した後に両面をソルダレジスト層１６，１７で覆った場合（つまり、貫通孔ＴＨが外部に露出していない場合）を例にとって説明したが、本発明の要旨からも明らかなように、貫通孔ＴＨは外部に露出させてもよいことはもちろんである。図２はその場合の実施形態を示したものである。
【００４０】
この実施形態に係る配線基板１０ａ（図２）の構成では、上述した実施形態に係る配線基板１０（図１）と比べて、コアレス基板の所定の箇所に形成された貫通孔ＴＨ１が外部に露出している点で相違している。つまり、この実施形態では、図６及び図７（ａ）に例示したようなプロセスを経てコアレス基板を作製し、支持基材２０を除去した後、その両面にソルダレジスト層１６ａ，１７ａを形成し、所定の箇所に貫通孔ＴＨ１を形成して、配線基板１０ａを得ている。他の構成については、図１の実施形態と同様であるのでその説明は省略する。
【００４１】
図２の実施形態に係る配線基板（半導体パッケージ）１０ａの構成によれば、図１の実施形態に係る配線基板（半導体パッケージ）１０と同様に、所定の箇所に設けられた貫通孔ＴＨ１の存在により、同様の効果（基板の反りの低減、高信頼度の実装、パッケージ全体の補強等）を奏することができる。
【００４２】
また、上述した実施形態（配線基板１０，１０ａ）では、コアレス基板の所定の箇所に形成する開口部の形状として貫通孔（丸い孔）ＴＨ，ＴＨ１を形成する場合を例にとって説明したが、開口部の形状がこれに限定されないことはもちろんである。要は、配線基板にアンダーフィル樹脂（熱硬化性材料）を用いてチップを実装したときにその界面に発生する熱膨張係数の違いに応じた応力（つまり、基板の反りの原因となる応力）が基板内を伝播するのを分断できるような開口形状であれば十分であり、例えば、図３に示すように細長い孔（スリット）の形状としてもよい。
【００４３】
図３において、（ａ）に示す配線基板１０ｂは、図１の実施形態の配線基板１０において各対角線方向に形成された４個の貫通孔ＴＨの代わりに１個のスリットＳＬを形成したものに相当し、（ｂ）に示す配線基板１０ｃは、図２の実施形態の配線基板１０ａにおいて各対角線方向に形成された４個の貫通孔ＴＨ１の代わりに１個のスリットＳＬ１を形成したものに相当する。各スリットＳＬ，ＳＬ１は、それぞれ貫通孔を各対角線方向に複数個形成してこれらを繋ぐように結合させることで、形成することができる。形成される各スリットＳＬ，ＳＬ１の大きさは、幅が８０μｍ〜１０００μｍ程度で、長さが０．０８ｍｍ〜２０ｍｍ程度である。
【００４４】
また、図１、図２の各実施形態では、レーザもしくは機械ドリルを用いて貫通孔ＴＨ，ＴＨ１を形成する場合を例にとって説明したが、貫通孔を形成する方法はこれに限定されず、他の方法を用いることも可能である。図４はその方法の一例を示したものである。
【００４５】
この方法では、先ず図４（ａ）に示すように、配線形成領域Ｒ１の各絶縁層１２，１４に層間接続用のビアホールＶＨ１，ＶＨ２を形成して導体（Ｃｕ）で充填する際に、同時に周辺領域Ｒ２の各絶縁層１２，１４に貫通孔用のビアホールＶＨ３，ＶＨ４も形成して導体（Ｃｕ）１３ａ，１５ａで充填し、貫通孔用のビアホールについては、図示のように積み重ねて「スタックビア」構造とする。この場合、層間接続用のビアホールＶＨ１，ＶＨ２を充填して形成された配線層１３，１５のうち外側に露出する配線層１５（パッド部１５Ｐ）については、図７（ａ）の工程に関連して説明したように、その表層部にＮｉ／Ａｕめっきが施されているが、貫通孔用のビアホールＶＨ３，ＶＨ４を充填して形成された導体（Ｃｕ）のうち外側に露出する導体については、何も処理せずにそのままとする。つまり、層間接続用のビアホールＶＨ１，ＶＨ２に充填された導体については外側に露出する金属はＡｕであるのに対し、貫通孔用のビアホールＶＨ３，ＶＨ４に充填された導体については外側に露出する金属はＣｕとなっている。
【００４６】
この状態で、貫通孔用のビアホールＶＨ３，ＶＨ４に充填された導体（Ｃｕ）１３ａ，１５ａを、層間接続用のビアホールＶＨ１，ＶＨ２に充填された表層の導体（Ａｕ）に対して選択的にエッチング除去することで、図４（ｂ）に示すように、当該箇所にそれぞれ貫通孔ＴＨ２を形成することができる。選択エッチングの方法は、図７（ｃ）の工程で行った処理と同様である。
【００４７】
前述した機械ドリルによる方法では小さくても８０μｍ程度の貫通孔を形成できるに留まるが、この方法では、ビルドアップ工法において一般に用いられているビアホール形成プロセスを用いているので、機械ドリルで開けられないような小さな（限られた）領域に貫通孔を形成するのに有効である。
【００４８】
図５は、上述した実施形態に係る配線基板（半導体パッケージ）にチップ等の電子部品を実装して出荷する場合の構成例を示したものであり、特定的には、図２の実施形態の配線基板１０ａを用いた電子部品装置の構成（断面図）を示している。
【００４９】
電子部品（チップ３０）を実装するにあたっては、先ず、チップ３０にバンプ（電極端子）３１を形成した後、配線基板１０ａの一方の面（図示の例では上側の面）に露出しているパッド部１１Ｐにチップ３０の電極端子３１をフリップチップ接続し、次いで、配線基板１０ａとチップ３０の隙間にアンダーフィル樹脂４０を充填し、アンダーフィル樹脂４０を熱硬化させてチップ３０を固定（実装）する。アンダーフィル樹脂４０としては、一般に使用されている液状エポキシ樹脂等が用いられる。液状エポキシ樹脂の場合は、弾性率が５〜１５ＧＰａ、熱膨張係数（ＣＴＥ）が２０〜４０ｐｐｍ／℃であり、フィラーが６０〜８０％程度添加されている。樹脂４０を充填する方法としては、好適にはアンダーフィルフローが用いられる。これ以外に、インジェクションモールド等の方法を用いてもよい。
【００５０】
図５に示す構成例では、配線基板（半導体パッケージ）１０ａの両面がソルダレジスト層１６ａ，１７ａで被覆されていることによりパッケージ全体が補強されていることに加え、さらに、配線基板１０ａにチップ３０を実装した際、アンダーフィル樹脂４０が配線基板１０ａの貫通孔ＴＨ１にも充填されて硬化することにより、補強の効果を高めることができる。
【００５１】
なお、図５の例では、アンダーフィル樹脂４０を用いてチップ３０を固定（実装）する場合の構成例を示しているが、アンダーフィル樹脂以外にも、モールド樹脂を用いてチップ３０を固定化するようにしてもよい。この場合には、チップ３０を封止するよう配線基板１０ａ上にトランスファモールドを行い、その際、モールド樹脂を貫通孔ＴＨ１に充填するようにする。また、図示の例では、配線基板１０ａにチップ３０をフリップチップ接続しているが、チップ３０を実装する形態としては、ワイヤボンディングで行ってもよいことはもちろんである。この場合にも同様に、ボンディングワイヤ及びチップ３０を封止するよう配線基板１０ａ上にトランスファモールドを行い、その際、モールド樹脂を貫通孔ＴＨ１に充填するようにする。
【００５２】
また、図５の例では、電子部品を実装して出荷する場合の構成例を示しているが、配線基板（半導体パッケージ）にチップを実装しないで出荷する場合もある。この場合にも同様に、配線基板１０ａの貫通孔ＴＨ１にモールド樹脂もしくはアンダーフィル樹脂を充填して硬化させておくことで、補強の効果を高めることができる。
【００５３】
また、図１の実施形態に係る配線基板（半導体パッケージ）１０においても、図１には特に明示していないが、コアレス基板に貫通孔ＴＨを形成した後に両面をソルダレジスト層１６，１７で覆ったときに、そのレジスト材料が貫通孔ＴＨ内に充填されるので、同様に補強の効果を高めることができる。
【図面の簡単な説明】
【００５４】
【図１】本発明の一実施形態に係る配線基板（半導体パッケージ）の構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線に沿った断面図である。
【図２】本発明の他の実施形態に係る配線基板（半導体パッケージ）の構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線に沿った断面図である。
【図３】配線基板に形成する開口部の変形例を示す図であり、（ａ）は図１の実施形態に対応する図、（ｂ）は図２の実施形態に対応する図である。
【図４】図１、図２の実施形態における開口部（貫通孔）を形成する他の方法を説明するための図である。
【図５】図２の実施形態に係る配線基板を用いた電子部品装置の構成を示す断面図である。
【図６】典型的なコアレス基板の製造方法の工程（その１）を示す断面図である。
【図７】図６の工程に続く工程（その２）を示す断面図である。
【図８】従来のコアレス基板における問題点を説明するための図である。
【符号の説明】
【００５５】
１０，１０ａ，１０ｂ，１０ｃ…配線基板（半導体パッケージ）、
１１，１３，１５…配線層、
１２，１４…絶縁層、
１１Ｐ，１５Ｐ…パッド部、
１３ａ，１５ａ…導体、
１６，１６ａ，１７，１７ａ…ソルダレジスト層（絶縁層）、
３０…チップ（電子部品）、
３１…バンプ（電極端子）、
４０…アンダーフィル樹脂（熱硬化性材料）、
Ｒ１…配線形成領域、
Ｒ２…周辺領域、
ＳＬ，ＳＬ１…スリット（開口部）、
ＴＨ，ＴＨ１，ＴＨ２…貫通孔（開口部）、
ＶＨ１，ＶＨ２，ＶＨ３，ＶＨ４…ビアホール。
【図１】
2009135162.tif 000003
【図２】
2009135162.tif 000004
【図３】
2009135162.tif 000005
【図４】
2009135162.tif 000006
【図５】
2009135162.tif 000007
【図６】
2009135162.tif 000008
【図７】
2009135162.tif 000009
【図８】
2009135162.tif 000010