(57)【要約】【課題】部品点数の削減及び実装面積を小さくすることができる半導体装置及び半導体集積装置を提供する。【解決手段】トランジスタＱ１に形成されたコレクタ電極は、リードフレームによりコレクタ端子Ｔｃに直接接続してあり、エミッタ電極は、ボンディングワイヤによりエミッタ端子Ｔｅに直接接続してある。また、トランジスタＱ１のベース電極には、抵抗素子Ｒ１を介して接続された第１ベース端子Ｔｂ１と、ベース電極に直接接続した第２ベース端子Ｔｂ２とを備えている。また、トランジスタＱ１のベース電極とエミッタ電極との間には抵抗素子Ｒ２を接続してある。トランジスタ装置１０は、外部との接続用の端子を４つ備える４端子構造を有する。【選択図】図１
2009245999.tif 000002
【特許請求の範囲】
【請求項１】
信号入力用電極、正側電圧用電極及び負側電圧用電極を有する半導体素子を内蔵し、各電極を外部に接続するための複数の端子を備える半導体装置において、
前記信号入力用電極に一端を接続した第１の抵抗素子と、
該第１の抵抗素子の他端に接続した第１の端子と、
前記信号入力用電極に接続した第２の端子と
を備えることを特徴とする半導体装置。
【請求項２】
前記信号入力用電極と負側電圧用電極との間に接続した第２の抵抗素子を備えることを特徴とする半導体装置。
【請求項３】
前記半導体素子は、
トランジスタであり、
前記信号入力用電極は、
ベース電極であることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか１つに記載の半導体装置を複数備えることを特徴とする半導体集積装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタを内蔵した半導体装置及び該半導体装置を複数備えた半導体集積装置に関する。
【背景技術】
【０００２】
基板にトランジスタなどの半導体素子（半導体チップ）を内蔵した半導体装置、抵抗器、コンデンサ、ダイオードなど様々な部品を実装することにより、所要の機能を有する電子回路を実現することができる。例えば、ディスクリート・トランジスタを用いたスイッチング回路が開示されている（特許文献１参照）。
【０００３】
図９は従来のトランジスタ装置の構成例を示す説明図である。図９（ａ）の例は、トランジスタＱ１をワンチップ化したものであり、コレクタ端子、エミッタ端子、ベース端子を備えた３端子の構造を有している。また、図９（ｂ）の例は、トランジスタＱ１のベースに対して直列に内蔵の抵抗素子を備えることにより、外付け部品の点数削減を図ったものである。
【特許文献１】特開平８−２５０６５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のトランジスタ装置が有する性能を十分に発揮させるためには、トランジスタ装置の３端子の周辺に種々の外付け部品を接続する必要がある。例えば、スイッチング回路では、抵抗素子とコンデンサとの並列回路を外付け部品としてベース端子に直列に接続することにより、所要の直流バイアス電流を供給しつつ、トランジスタ装置のスイッチング特性を向上させる必要があった。
【０００５】
このため、所要の電子回路を実現するために多数のトランジスタ装置を使用する場合には、外付け部品の点数が多くなるとともに、基板上の部品実装面積が大きくなり、装置の小型化、低価格化を実現することができないという問題があった。
【０００６】
本発明は斯かる事情に鑑みてなされたものであり、部品点数の削減及び実装面積を小さくすることができる半導体装置及び該半導体装置を複数備える半導体集積装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
第１発明に係る半導体装置は、信号入力用電極、正側電圧用電極及び負側電圧用電極を有する半導体素子を内蔵し、各電極を外部に接続するための複数の端子を備える半導体装置において、前記信号入力用電極に一端を接続した第１の抵抗素子と、該第１の抵抗素子の他端に接続した第１の端子と、前記信号入力用電極に接続した第２の端子とを備えることを特徴とする。
【０００８】
第２発明に係る半導体装置は、第１発明において、前記信号入力用電極と負側電圧用電極との間に接続した第２の抵抗素子を備えることを特徴とする。
【０００９】
第３発明に係る半導体装置は、第１発明又は第２発明において、前記半導体素子は、トランジスタであり、前記信号入力用電極は、ベース電極であることを特徴とする。
【００１０】
第４発明に係る半導体集積装置は、第１発明乃至第３発明のいずれか１つに係る半導体装置を複数備えることを特徴とする。
【００１１】
第１発明にあっては、半導体装置は、半導体素子（例えば、トランジスタ）の信号入力用電極（例えば、ベース電極）に第１の抵抗素子を介して接続した第１の端子（例えば、第１ベース端子）と、信号入力用電極に直接接続した第２の端子（例えば、第２ベース端子）とを備えた４端子構造を有する。このような半導体装置では、例えば、第１の端子と第２の端子との間にコンデンサを外付け部品として接続するだけでスイッチング特性を向上させることができ、従来であれば抵抗素子とコンデンサとの並列回路を外付け部品として接続する必要があったのに対し、コンデンサのみを外付け部品として接続すればよく、実装部品の点数を削減及び実装工数を削減することができるとともに実装面積を小さくすることができる。
【００１２】
また、第２の端子と正側電圧用端子（例えば、コレクタ端子）との間に外付け部品としてのダイオードを、アノードを第２の端子に、カソードを正側電圧用端子に接続することができる。従来のようなベース端子とベース電極との間に内蔵の抵抗素子を備えた３端子構造の半導体装置では、ベース端子とコレクタ端子との間に外付け部品としてダイオードを接続した場合、ベース電極を介してダイオードと直列に内蔵の抵抗素子が入ってしまい、ダイオードによるスイッチング特性の向上には限界があった。これに対して、第２の端子と正側電圧用端子（例えば、コレクタ端子）との間に外付け部品としてのダイオードを接続することにより、例えば、ベース電極とコレクタ電極との間に直接ダイオードを接続することができ、従来よりもスイッチング速度を向上させることができる。
【００１３】
また、第２の端子にコンデンサの一端を接続し、そのコンデンサの他端を接地電圧又は所要の電圧レベルに接続することができる。従来のようなベース端子とベース電極との間に内蔵の抵抗素子を備えた３端子構造の半導体装置では、ベース端子と接地電圧又は所要の電圧レベルとの間にコンデンサを接続した場合、ベース電極と接地電圧又は所要の電圧レベルとの間にはコンデンサと直列に内蔵の抵抗素子が入ってしまい、十分なノイズ低減を図ることができなかった。第２の端子と接地電圧又は所要の電圧レベルとの間にコンデンサを接続することにより、例えば、トランジスタのベース電極に直接デカップリング用のコンデンサを接続することができ、ベース端子から進入するノイズを従来よりも効果的に低減することができる。
【００１４】
第２発明にあっては、信号入力用電極（例えば、ベース電極）と負側電圧用電極（例えば、エミッタ電極）との間に内蔵の第２の抵抗素子を接続する。これにより、さらに外付け部品点数を削減することができ、実装面積を小さくすることができる。
【００１５】
第３発明にあっては、半導体素子は、トランジスタであり、信号入力用電極は、ベース電極である。これにより、ベース電極に抵抗素子を介して接続した第１のベース端子と、ベース電極に直接接続した第２のベース端子を有する４端子のトランジスタ装置を構成することができる。
【００１６】
第４発明にあっては、半導体集積装置は、複数の半導体装置を備える。これにより、さらに、実装部品の点数を削減及び実装工数を削減することができるとともに実装面積を小さくすることができる。
【発明の効果】
【００１７】
本発明によれば、実装部品の点数を削減及び実装工数を削減することができるとともに実装面積を小さくすることができる。
【発明を実施するための最良の形態】
【００１８】
実施の形態１
以下、本発明をその実施の形態を示す図面に基づいて説明する。図１は本発明に係る半導体装置としてのトランジスタ装置１０の構成の一例を示す説明図である。トランジスタ装置１０は、ワンチップ化され、ＮＰＮ型のトランジスタ（半導体チップ）Ｑ１、抵抗素子Ｒ１、Ｒ２を内蔵するとともに、外部端子としてのコレクタ端子Ｔｃ、エミッタ端子Ｔｅ、第１ベース端子Ｔｂ１、第２ベース端子Ｔｂ２を備える。
【００１９】
トランジスタＱ１に形成されたコレクタ電極は、例えば、リードフレーム（不図示）によりコレクタ端子Ｔｃに直接接続してあり、エミッタ電極は、ボンディングワイヤ（不図示）によりエミッタ端子Ｔｅに直接接続してある。また、トランジスタＱ１のベース電極には、抵抗素子Ｒ１を介して接続された第１ベース端子Ｔｂ１と、ベース電極に直接接続した第２ベース端子Ｔｂ２とを備えている。また、トランジスタＱ１のベース電極とエミッタ電極との間には抵抗素子Ｒ２を接続してある。これにより、トランジスタ装置１０は、外部との接続用の端子を４つ備える４端子構造を有する。
【００２０】
トランジスタ装置１０は、トランジスタＱ１、抵抗素子Ｒ１、Ｒ２などを封止する樹脂製のケースに収納し、４つの各端子として適長のリードを取り付けた構造を有する。また、トランジスタ装置１０は、板状のケースの一面に４つの各端子としてのボンディングパッドを設けた表面実装型の構造であってもよい。
【００２１】
トランジスタＱ１のベース電極に対して、内蔵の抵抗素子Ｒ１を介して外部との接続を行うことができる第１ベース端子Ｔｂ１と、ベース電極に直接接続した第２ベース端子Ｔｂ２との２つのベース端子を備えた４端子構造を有することにより、トランジスタ装置１０は、以下に説明するような従来にない優れた作用効果を奏する。次に、トランジスタ装置１０を用いて外付け部品を接続する例について説明する。
【００２２】
図２は第１ベース端子Ｔｂ１と第２ベース端子Ｔｂ２との間に外付け部品としてコンデンサＣ１を接続した例を示す説明図である。図２に示すように、スピードアップコンデンサとしてのコンデンサＣ１を接続するだけで、コンデンサＣ１と抵抗素子Ｒ１との並列回路がベース電極に接続されることになり、トランジスタＱ１のスイッチング特性（スイッチング速度）を向上させることができる。
【００２３】
従来の図９（ａ）及び図９（ｂ）の例において、スピードアップコンデンサをベース端子に接続する場合には、少なくともコンデンサと抵抗素子との並列回路を外付け部品として用いる必要がある。これに対して、図２の例の場合は、従来に比べて、抵抗素子の分だけ部品点数を削減することができるとともに、基板等に実装する際の実装工数を削減することができる。また、トランジスタＱ１、コンデンサＣ１、外付け部品としての抵抗素子の実装面積がほぼ等しいとすれば、図２の例では、外付け部品としての抵抗素子が不要であることにより、部品数を３から２にすることができ、実装面積を従来よりも約３０％程度小さくすることができる。
【００２４】
図３は第２ベース端子Ｔｂ２とコレクタ端子Ｔｃとの間に外付け部品としてダイオードＤを接続した例を示す説明図である。図３に示すように、ダイオードＤのアノードを第２ベース端子Ｔｂ２に接続し、ダイオードＤのカソードをコレクタ端子Ｔｃに接続してある。これにより、トランジスタＱ１のベース電極とコレクタ電極との間に直接ダイオードＤを接続することができ、トランジスタＱ１をオンからオフにする際のキャリア（電流）を引き抜くことによりトランジスタＱ１のスイッチング速度を向上させることができる。
【００２５】
従来の図９（ａ）の例では、トランジスタ装置のベース端子とコレクタ端子との間にダイオードを接続することにより、トランジスタＱ１のベース電極とコレクタ電極との間に直接ダイオードを接続することができるものの、トランジスタ装置には抵抗素子を内蔵していないため、図２の例の場合に比べて、外付け部品の数は多くなる。すなわち、図２の例では、外付け部品としての抵抗素子が不要であるので、従来の例よりも実装面積を少なくとも約３０％程度小さくすることができる。
【００２６】
また、図９（ｂ）の例では、トランジスタ装置のベース端子とコレクタ端子との間にダイオードを接続した場合、トランジスタＱ１のベース電極に対してベース端子を介してダイオードと直列に内蔵の抵抗素子が入ってしまい、ダイオードＤによるトランジスタＱ１のスイッチング特性の向上には限界があった。図３の例では、トランジスタＱ１のベース電極とコレクタ電極との間に直接ダイオードＤを接続することができ、従来よりもスイッチング速度を向上させることができる。
【００２７】
図４は第２ベース端子Ｔｂ２に外付け部品としてコンデンサＣ２を接続した例を示す説明図である。図４に示すように、デカップリング用のコンデンサＣ２を、その一端を第２ベース端子Ｔｂ２に接続し、他端を接地レベル又は所要の電圧レベルに接続してある。これにより、トランジスタＱ１のベース電極に直接デカップリング用のコンデンサＣ２を接続することができ、第１ベース端子Ｔｂ１から信号とともに進入するノイズをコンデンサＣ２で除去することができる。
【００２８】
従来の図９（ａ）の例では、トランジスタ装置のベース端子にデカップリング用のコンデンサを接続することにより、トランジスタＱ１のベース電極に直接デカップリング用のコンデンサを接続することができるものの、トランジスタ装置には抵抗素子を内蔵していないため、図２の例の場合に比べて、外付け部品の数は多くなる。すなわち、図２の例では、外付け部品としての抵抗素子が不要であるので、従来の例よりも実装面積を少なくとも約３０％程度小さくすることができる。
【００２９】
また、図９（ｂ）の例では、トランジスタ装置のベース端子と接地電圧又は所要の電圧レベルとの間にデカップリング用のコンデンサを接続した場合、トランジスタＱ１のベース電極と接地電圧又は所要の電圧レベルとの間にはコンデンサと直列に内蔵の抵抗素子が入ってしまい、ノイズが抵抗素子により十分に減衰せず、十分なノイズ低減を図ることができなかった。図４の例では、トランジスタＱ１のベース電極に直接デカップリング用のコンデンサＣ２を接続することができ、第１ベース端子Ｔｂ１から進入するノイズを従来よりも効果的に低減することができる。
【００３０】
図５は第１ベース端子Ｔｂ１と第２ベース端子Ｔｂ２との間に外付け部品として抵抗素子Ｒ３を接続した例を示す説明図である。図５に示すように、抵抗素子Ｒ３を接続するだけで、トランジスタＱ１のベース電極には、抵抗素子Ｒ３及び抵抗素子Ｒ１の並列抵抗と抵抗素子Ｒ２とにより分圧された電圧を印加することができ、外付け部品としての抵抗素子Ｒ３の抵抗値を変化させるだけで、ベース電極に印加される電圧を変化させて、ベース電流を調整することができる。特に、トランジスタ装置１０をアナログ回路（例えば、トランジスタ装置１０のベースにアナログ信号を入力してトランジスタ装置１０を動作させる回路）において使用する場合には、抵抗素子Ｒ３のみでベース電流を微調整することが可能となり、デジタル回路（例えば、トランジスタ装置１０のベースにデジタル信号を入力してトランジスタ装置１０を動作させる回路）のみならずアナログ回路でもトランジスタ装置１０を使用することができるとともに、外付け部品の点数を削減することができる。
【００３１】
従来の図９（ａ）及び図９（ｂ）の例のトランジスタ装置をアナログ回路に用いる場合には、外付けの抵抗素子を接続することしかできず、トランジスタＱ１のベース電極に接続される抵抗値を上げることはできても、下げることはできない。このため、トランジスタＱ１のベース電流を微調整することができない場合があったが、本発明によれば、抵抗素子Ｒ３のみでベース電流を微調整することが可能となる。
【００３２】
実施の形態２
図６は実施の形態２のトランジスタ装置２０の構成の一例を示す説明図である。図１の例と同様に、トランジスタ装置２０は、ワンチップ化され、ＮＰＮ型のトランジスタ（半導体チップ）Ｑ１、抵抗素子Ｒ４を内蔵するとともに、外部端子としてのコレクタ端子Ｔｃ、エミッタ端子Ｔｅ、第１ベース端子Ｔｂ１、第２ベース端子Ｔｂ２を備える。
【００３３】
トランジスタＱ１に形成されたコレクタ電極は、例えば、リードフレーム（不図示）によりコレクタ端子Ｔｃに直接接続してあり、エミッタ電極は、ボンディングワイヤ（不図示）によりエミッタ端子Ｔｅに直接接続してある。また、トランジスタＱ１のベース電極には、抵抗素子Ｒ４を介して接続された第１ベース端子Ｔｂ１と、ベース電極に直接接続した第２ベース端子Ｔｂ２とを備えている。これにより、トランジスタ装置２０は、外部との接続用の端子を４つ備える４端子構造を有する。
【００３４】
トランジスタＱ１のベース電極に対して、内蔵の抵抗素子Ｒ４を介して外部との接続を行うことができる第１ベース端子Ｔｂ１と、ベース電極に直接接続した第２ベース端子Ｔｂ２との２つのベース端子を備えた４端子構造を有することにより、トランジスタ装置２０は、図２〜図４の例で示したのと同様の作用効果を奏する。
【００３５】
実施の形態３
図７は実施の形態３のトランジスタ装置３０の構成の一例を示す説明図である。トランジスタ装置３０は、ワンチップ化され、ＰＮＰ型のトランジスタ（半導体チップ）Ｑ２、抵抗素子Ｒ５、Ｒ６を内蔵するとともに、外部端子としてのコレクタ端子Ｔｃ、エミッタ端子Ｔｅ、第１ベース端子Ｔｂ１、第２ベース端子Ｔｂ２を備える。
【００３６】
トランジスタＱ２に形成されたコレクタ電極は、例えば、リードフレーム（不図示）によりコレクタ端子Ｔｃに直接接続してあり、エミッタ電極は、ボンディングワイヤ（不図示）によりエミッタ端子Ｔｅに直接接続してある。また、トランジスタＱ２のベース電極には、抵抗素子Ｒ５を介して接続された第１ベース端子Ｔｂ１と、ベース電極に直接接続した第２ベース端子Ｔｂ２とを備えている。また、トランジスタＱ２のベース電極とエミッタ電極との間には抵抗素子Ｒ６を接続してある。これにより、トランジスタ装置３０は、外部との接続用の端子を４つ備える４端子構造を有する。なお、抵抗素子Ｒ６を省略した構成であってもよい。
【００３７】
トランジスタＱ２のベース電極に対して、内蔵の抵抗素子Ｒ５を介して外部との接続を行うことができる第１ベース端子Ｔｂ１と、ベース電極に直接接続した第２ベース端子Ｔｂ２との２つのベース端子を備えた４端子構造を有することにより、トランジスタ装置３０は、図２〜図５の例で示したのと同様の作用効果を奏する。
【００３８】
実施の形態４
図８は本発明に係る半導体集積装置１００の構成の一例を示す説明図である。図８に示すように、半導体集積装置１００は、図１の例で示したトランジスタ装置１０を複数備え、１つのパッケージ内に収納してある。なお、トランジスタ装置１０に代えて、トランジスタ装置２０、３０のいずれか、あるいは、これらを組み合わせてワンチップ化することができる。これにより、さらに、実装部品の点数を削減及び実装工数を削減することができるとともに実装面積を小さくすることができる。
【００３９】
以上説明したように、本発明によれば、ベース電極に抵抗素子を介して接続された第１ベース端子と、ベース電極に直接接続した第２ベース端子との２つのベース端子を備えた４端子構造とすることで、各端子に直列に又は端子間に外付け部品を接続した場合に、従来の例に比べて、実装部品の点数を削減及び実装工数を削減することができるとともに実装面積を小さくすることができる。
【図面の簡単な説明】
【００４０】
【図１】本発明に係る半導体装置としてのトランジスタ装置の構成の一例を示す説明図である。
【図２】第１ベース端子と第２ベース端子との間に外付け部品としてコンデンサを接続した例を示す説明図である。
【図３】第２ベース端子とコレクタ端子との間に外付け部品としてダイオードを接続した例を示す説明図である。
【図４】第２ベース端子に外付け部品としてコンデンサを接続した例を示す説明図である。
【図５】第１ベース端子と第２ベース端子との間に外付け部品として抵抗素子を接続した例を示す説明図である。
【図６】実施の形態２のトランジスタ装置の構成の一例を示す説明図である。
【図７】実施の形態３のトランジスタ装置の構成の一例を示す説明図である。
【図８】本発明に係る半導体集積装置の構成の一例を示す説明図である。
【図９】従来のトランジスタ装置の構成例を示す説明図である。
【符号の説明】
【００４１】
１０、２０、３０  トランジスタ装置（半導体装置）
１００  半導体集積装置
【図１】
2009245999.tif 000003
【図２】
2009245999.tif 000004
【図３】
2009245999.tif 000005
【図４】
2009245999.tif 000006
【図５】
2009245999.tif 000007
【図６】
2009245999.tif 000008
【図７】
2009245999.tif 000009
【図８】
2009245999.tif 000010
【図９】
2009245999.tif 000011