(57)【要約】【課題】コンタクトホール内へのスペーサの落ち込みが生じ易いＦＦＳ方式において、基板間を所定のギャップに良好に保持できる、液晶表示装置を提供する。【解決手段】第１基板１０及び第２基板２０を有し、第１基板１０に設けられた第１電極１１と第２電極１７との間に生じる電界により液晶分子を駆動させる液晶表示装置１００である。第１基板１０は、画素毎に配置されたスイッチング素子と、スイッチング素子上に設けた絶縁膜２５，２７と、第１電極１１または第２電極１７のどちらか一方とスイッチング素子のドレイン電極７を電気的に接続するコンタクトホール１２とを有し、第２基板２０は、平面視した状態において、画素Ｇ毎の少なくとも一つにおけるコンタクトホール１２及び半導体４層間のドレイン電極７に対応する第１スペーサＰ１と、ドレイン電極７における第１スペーサＰ１とは異なる位置に対応する第２スペーサＰ２と、を有する。【選択図】図４
2009251417.tif 000002
【特許請求の範囲】
【請求項１】
液晶層を挟持する第１基板及び第２基板を有し、前記第１基板に設けられた第１電極と第２電極との間に生じる電界によって前記液晶層を構成する液晶分子を駆動させる液晶表示装置において、
前記第１基板は、マトリクス状に形成された画素毎に配置されたスイッチング素子と、前記スイッチング素子上に設けた絶縁膜と、前記第１電極または第２電極のどちらか一方と前記スイッチング素子のドレイン電極を電気的に接続するために前記絶縁膜に形成されたコンタクトホールとを有し、
前記第２基板は、平面視した状態において、前記ドレイン電極と重なり、且つコンタクトホール近傍に設けられた第１スペーサと、前記ドレイン電極と重なり、且つ前記第1スペーサと異なる位置に設けられた第２スペーサと、を有することを特徴とする液晶表示装置。
【請求項２】
前記第１スペーサ及び、第２スペーサが、夫々、画素毎に形成されている事を特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第1スペーサ及び、第２スペーサが、同一画素内に形成されている事を特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記第１電極及び前記第２電極は透明電極から構成され、前記第１電極、前記第２電極、及びこれら電極間に配置される透明絶縁層で容量を構成していることを特徴とする請求項１〜３のいずれか一項に記載の液晶表示装置。
【請求項５】
前記透明絶縁層上に形成された前記第１電極または前記第２電極はスリットを有している事を特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記第２基板は、前記第１スペーサを前記画素毎に備え、前記第１スペーサに対する前記第２スペーサの位置が前記画素毎に異なることを特徴とする請求項１〜５のいずれか一項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関するものである。
【背景技術】
【０００２】
従来、対向配置された基板間に液晶層を配置し、かかる液晶層に含まれる液晶分子の配向性を制御することによって画像表示を行う液晶表示装置が知られている。液晶表示装置は、素子基板と対向基板との間の距離をスペーサにより所定距離に規定している（例えば、特許文献１参照）。
【０００３】
液晶表示装置は表示画素（画素）内で略同一の構成を有するため、画素電極、トランジスタ等の配線構造がそれぞれの表示画素内でほぼ同一の構造を有し、表示画素内におけるコンタクトホールの位置もほぼ一定となる。また、スペーサは、表示画素に対応して規則的に、対向基板の内面側に配置されている。
【０００４】
ところで、広い視野角を得るために液晶層の液晶分子を駆動するための一対の電極として同一基板上に画素電極と共通電極とを形成し、これら画素電極と共通電極との間に電圧を印加し、基板に略平行な電界を発生させ、液晶分子を基板面に平行な面内で駆動するＦＦＳ（Fringe Field Switch）方式の液晶表示装置がある。このようなＦＦＳ方式の液晶表示装置においても上述のようなスペーサを基板間に配置している。
【特許文献１】特開平２−２２３９２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、液晶表示装置の製造工程において、素子基板と対向基板とを貼り合せる際に位置ズレが生じると、スペーサとコンタクトホールの形成位置とが重なり、全てのスペーサがコンタクトホール内に嵌り込むことで一対の基板間を所定ギャップに保持することができなり、表示品質を低下させるおそれがある。特に、上述のようなＦＦＳ方式の液晶表示装置は、その構造上、無駄な配線や容量を排除し、共通電極と画素電極とを透明導電性膜（例えばＩＴＯ／ＩＺＯ）等を用いて絶縁膜を介して形成する事で、高い開口率が得られ、画素全体を補助容量として使用する事ができる一方、上記スペーサを配置するための遮光領域が狭くなっている。そのため、設計上必然的に遮光部の存在するスイッチング素子（ＴＦＴ）部分に、上記コンタクトホールに接近した状態でスペーサを配置する必要がある。特に高精細化が求められる近年では、ＴＦＴ部分に配置する遮光領域も縮小され、スペーサとコンタクトホールの位置がより接近した状態になり、コンタクトホール内へのスペーサの落ち込みが生じるおそれが高くなる。
【０００６】
本発明はこのような事情に鑑みてなされたものであって、コンタクトホール内へのスペーサの落ち込みが生じ易いＦＦＳ方式において、基板間を所定のギャップに良好に保持できる、液晶表示装置を提供することを目的としている。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の液晶表示装置は、液晶層を挟持する第１基板及び第２基板を有し、前記第１基板に設けられた第１電極と第２電極との間に生じる電界によって前記液晶層を構成する液晶分子を駆動させる液晶表示装置において、前記第１基板は、マトリクス状に形成された画素毎に配置されたスイッチング素子と、前記スイッチング素子上に設けた絶縁膜と、前記第１電極または第２電極のどちらか一方と前記スイッチング素子のドレイン電極を電気的に接続するために前記絶縁膜に形成されたコンタクトホールとを有し、前記第２基板は、平面視した状態において、前記ドレイン電極と重なり、且つコンタクトホール近傍に設けられた第１スペーサと、前記ドレイン電極と重なり、且つ前記第1スペーサと異なる位置に設けられた第２スペーサと、を有することを特徴とする。
【０００８】
また、上記液晶表示装置においては、前記第１スペーサ及び、第２スペーサが、夫々、画素毎に形成されている事が好ましい。
この構成によれば、基板組合せ時にどちらかのスペーサがコンタクトホールに嵌ってしまった場合でも、どちらかのコンタクトホールでギャップを良好に保持する事が可能となる。
【０００９】
また、上記液晶表示装置においては、本発明の液晶表示装置は、前記第1スペーサ及び、第２スペーサが、同一画素内に形成されている事が好ましい。
この構成によれば、同一画素内に、ドレイン電極から形成される遮光領域内に収まるようにコンタクトホールを中心に、夫々のスペーサが異なる位置に形成される事により、基板組合せ時にどちらかのスペーサがコンタクトホールに嵌ったとしても、もう一方のスペーサでギャップを良好に保持する事ができ、尚且つ、各画素毎に1本ずつスペーサを配置するよりもギャップの均一化を図りやすい。
【００１０】
遮光領域が小さい横電界方式（例えば、ＦＦＳ方式）の液晶表示装置においては、スペーサとコンタクトホールとが近接して配置されるため、スペーサがコンタクトホール内に落ち込む可能性が高い。そこで、本発明を採用すれば、第２基板の液晶層側にドレイン電極の近傍に対応して設けられる第１、第２スペーサを備えているので、例えば第１基板と第２基板との貼り合せ時に位置ズレが生じ、各画素において第１スペーサ又は第２スペーサのいずれか一方がコンタクトホール内に落ち込む位置に配置される場合であっても、異なる位置に配置された第１、第２スペーサの他方により第１、第２基板間のギャップを良好に保持することができる。
【００１１】
また、上記液晶表示装置においては、前記第１電極及び前記第２電極は透明電極から構成され、前記第１電極、前記第２電極、及びこれら電極間に配置される透明絶縁層で容量を構成しているのが望ましい。
この構成よれば、第１、第２電極によって構成される容量が透明となるため、遮光領域を小さくできるため、容量と開口率が向上する。従来は遮光膜で形成した容量部分にスペーサを配置していたが、本発明は透明電極で形成している為、遮光領域が小さく、コンタクトホールに近接した限られた位置にスペーサを配置するしかない。そのため、同じ配列にスペーサを形成すると、第1基板と第２基板を組み合わせる際に、近傍に配置されたコンタクトホールにスペーサが入り込み、ギャップ不良を発生してしまう。しかしながら、本発明によれば、上述したように遮光領域を小さく保持し、補助容量と高開口率を維持したまま、第１スペーサがコンタクトホール内に落ち込んだとしても、第２スペーサはコンタクトホールに落ち込み難い、ＦＦＳ方式の液晶表示装置に好適に採用することができる。
【００１２】
また、上記液晶表示装置においては、前記透明絶縁層上に形成された前記第１電極または前記第２電極はスリットを有している事が好ましい。
この構成によれば、横電界方式（ＦＦＳ方式）の液晶表示装置を良好に機能させる事ができ、且つ高視野角、高開口率な表示装置を提供する事が可能となる。
【００１３】
また、上記液晶表示装置においては、前記第２基板は、前記第１スペーサを前記画素毎に備え、前記第１スペーサに対する前記第２スペーサの位置が前記画素毎に異なるのが好ましい。
この構成によれば、画素毎に第１スペーサに対する第２スペーサの位置が異なるため、全ての第２スペーサがコンタクトホール内に落ち込むといったことが防止され、第１、第２基板間を所定ギャップに確実に保持することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の一実施形態について説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。
【００１５】
図１は、本実施形態の液晶表示装置を各構成要素とともに対向基板の側から見た平面図、図２は図１のＨ−Ｈ´線に沿う断面図である。なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や部材毎に縮尺を異ならせてある。また、液晶表示装置の各構成部材における液晶層側を内側と呼び、その反対側を外側と呼ぶことにする。
【００１６】
図１及び図２に示すように、本実施形態の液晶表示装置１００は、ＴＦＴアレイ基板１０（第１基板）と対向基板２０（第２基板）とがシール材５２によって貼り合わされ、このシール材５２によって区画された領域内に液晶層５０が封入されている。シール材５２の形成領域の内側の領域には、遮光性材料からなる遮光膜（周辺見切り）５３が形成されている。シール材５２の外側の周辺回路領域には、データ線駆動回路２０１及び入力端子２０２がＴＦＴアレイ基板１０の一辺に沿って形成されており、この一辺に隣接する二辺に沿って走査線駆動回路１０４が形成されている。ＴＦＴアレイ基板１０の残る一辺には、表示領域の両側に設けられた走査線駆動回路１０４の間を接続するための複数の配線１０５が設けられている。
【００１７】
次に、本発明の実施形態における液晶表示装置を図３及び図４に基づいて説明する。図３は同液晶表示装置の各画素の拡大平面図、図４は図３のＡ−Ａ´線に沿う同液晶表示装置の断面図である。
【００１８】
液晶表示装置１００の表示領域内には、複数の画素Ｇがマトリクス状に配置されている。図３に示すように、走査線１が水平方向（図３における横方向）に延在するとともに、データ線３が縦方向（図３における縦方向）に延在し、これら走査線１及びデータ線３とに四方を囲まれた領域が１つの画素Ｇを構成している。多結晶シリコン膜からなる半導体層４が、データ線３と走査線１の交差点の近傍で略Ｕ字状に形成されている。半導体層４の両端にはコンタクトホール５，６が形成されており、一方のコンタクトホール５はデータ線３と半導体層４のソース領域４ｓとを電気的に接続するソースコンタクトホールであり、他方のコンタクトホール６は半導体層４のドレイン領域４ｄとドレイン電極７とを電気的に接続するドレインコンタクトホールである（図４参照）。ドレイン電極７上のドレインコンタクトホール６が設けられた側と反対側には、ドレイン電極７と後述する画素電極１７とを電気的に接続するための画素コンタクトホール（コンタクトホール）１２が形成されている。すなわち、上記ドレイン電極７及び画素コンタクトホール１２は、画素Ｇ毎に設けられている。
【００１９】
本実施形態におけるＴＦＴ１３は、略Ｕ字状の半導体層４が走査線１と交差しており、半導体層４と走査線１とが２箇所で交差しているため、１つの半導体層上に２つのゲートを有するＴＦＴ、いわゆるデュアルゲート型ＴＦＴを構成している。
【００２０】
共通電極１１は、下部電極を構成し、例えばＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ、以下ＩＴＯと略記する）やＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ、以下ＩＺＯと略記する）などの材料により形成され、複数の画素がマトリクス状に配置された表示領域全体に亘って形成されている。また、画素電極１７もＩＴＯなどの透明電極により形成され、１つの画素領域に対応してフリンジ状のスリットを有した透明電極がパターニングされている。また、画素電極１７は、上部電極を構成し、共通電極１１との重なり部分においてスリット状の開口部１７ａを有しており、隣接する開口部１７ａと開口部１７ａとの間が帯状の電極部１７ｂを構成する。そして、開口部１７ａを介して共通電極１１と画素電極１７との間で印加される電界によって液晶分子を駆動可能としている。
【００２１】
図４に示されるように、液晶表示装置１００は、ガラス、石英などの透明基板２１からなるＴＦＴアレイ基板１０（図４における下側基板）と、ガラス、石英などの透明基板２２からなる対向基板２０（図４における上側基板）とを有し、これら基板間に液晶層５０を挟持している。ＴＦＴアレイ基板１０を構成する透明基板２１上に多結晶シリコンからなる上記半導体層４が設けられ、この半導体層４を覆うようにシリコン酸化膜などからなるゲート絶縁膜２３が形成されている。半導体層４は各画素電極１７をスイッチング制御するＴＦＴ１３を構成し、ＴＦＴ１３は、モリブデンなどからなる走査線１で構成されるゲート電極と、当該ゲート電極からの電界によりチャネルが形成される半導体層４と、ゲート電極と半導体層４とを絶縁するゲート絶縁膜２３と、データ線３の一部により構成されるソース電極と、ドレイン電極７と、を備えている。
【００２２】
また、ＴＦＴアレイ基板１０上には、半導体層４におけるソース領域４ｓへ通じるソースコンタクトホール５、ドレイン領域４ｄへ通じるドレインコンタクトホール６が各々形成されたシリコン酸化膜からなる第１層間絶縁膜２４が形成されている。つまり、データ線３（ソース電極）は第１層間絶縁膜２４を貫通するソースコンタクトホール５を介して半導体層４のソース領域４ｓに電気的に接続されており、ドレイン電極７は、第１層間絶縁膜２４を貫通するドレインコンタクトホール６を介して半導体層４のドレイン領域４ｄに電気的に接続されている。ドレイン電極７は、データ線３と同一材料からなり、第１層間絶縁膜２４上に形成されている。更に、ドレイン電極７へ通じる画素コンタクトホール１２が形成された第２層間絶縁膜２５が順次形成されている。第２層間絶縁膜２５は有機樹脂膜から構成される。
【００２３】
第２層間絶縁膜２５上に、ＩＴＯなどの透明導電膜からなる共通電極１１が略ベタ状に全体を覆うように形成されている。また、共通電極１１上には第３層間絶縁膜２７が設けられている。そして、第３層間絶縁膜２７上に、画素電極１７がフリンジ状のスリットを有して形成されている。以上の構成により、画素電極１７は、画素コンタクトホール１２を介し、ドレイン電極７を中継層として半導体層４のドレイン領域４ｄと電気的に接続されることになる。ＴＦＴアレイ基板１０の最上層で液晶層５０に接する面には、ポリイミドなどからなる配向膜２８が設けられている。なお、第３層間絶縁膜２７は、ＳｉＯ２等の透明絶縁材料から構成されている。本実施形態に係る液晶表示装置１００は、上述のように透明材料（ＩＴＯ）からなる共通電極１１、画素電極１７、及びこれらの間に挟持される上記第３層間絶縁膜２７によって画素容量を構成している。このように液晶表示装置１００においては、画素容量が透明材料から構成されるため、後述する遮光領域を小さくすることが可能となっている。
【００２４】
一方、対向基板２０は、透明基板２２上にカラーフィルターを構成する赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれかの色材層３１が画素毎に形成されている。各色材層３１の周囲には、画素周辺の光漏れを防止するために、金属クロムなどの遮光性材料からなるブラックマトリクス４３（図３参照）が形成されている。なお、このブラックマトリクス４３により覆われた領域が遮光領域を構成している。また、色材層３１を保護するとともに色材層３１による段差を平坦化するためのオーバーコート層３２が形成され、オーバーコート層３２上にＴＦＴアレイ基板１０側と同様の配向膜３３が形成されラビングが施されている。
【００２５】
ＴＦＴアレイ基板１０及び対向基板２０の外面側には、偏光板６１，６２が配置されている。また、ＴＦＴアレイ基板１０の背面側（図４における下側）には、導光板９１と反射板９２とを具備したバックライト９０が設けられている。
【００２６】
一般に、本実施形態のようなＦＦＳ方式の液晶表示装置１００は、上述のように画素電極１７と共通電極１１との間に画素容量が構成されるため、ＴＮ方式、ＶＡ方式などの液晶表示装置とは異なり、容量電極及び容量線を別途設ける必要が無い。よって、遮光領域（ブラックマトリクス４３）を小さくでき、その結果、高い開口率が得られる。しかしながら、画素電極と共通電極が透明電極で形成されて画素電極を形成しており、遮光領域がほとんど無く開口率が高い表示装置になるため、必然的にTFT部分の遮光領域にセルギャップを確保するためのスペーサを配置するスペースに制約が生じる。そのため、ＴＮ方式、ＶＡ方式などの液晶表示装置に比べてスペーサと画素コンタクトホールとを近接した状態に配置する必要がある。
【００２７】
ところで、一般的な液晶表示装置は、ＴＦＴアレイ基板と対向基板とを貼り合せることで構成されるため、これら基板の貼り合せ時に多少の位置ズレが生じる可能性がある。このような基板間の位置ズレが生じた場合、ＦＦＳ方式の液晶表示装置では、上述のように、画素コンタクトホールとスペーサとが近接しているため、コンタクトホール内にスペーサが嵌り込みやすく、良好なセルギャップを確保できなくなる可能性が高い。
【００２８】
このような問題を解消すべく、本実施形態に係る液晶表示装置１００においては、対向基板２０における液晶層５０側には、図３に示したように、第１スペーサＰ１及び第２スペーサＰ２を設けている。なお、図３は、説明を分かり易くするため、ＴＦＴアレイ基板１０と対向基板２０との間には位置ズレが生じていないものとして図示している。
これら第１、第２スペーサＰ１，Ｐ２は、ＴＦＴアレイ基板１０及び対向基板２０間を所定のセルギャップ（液晶厚）に保持するためのものである。また、第１、第２スペーサＰ１，Ｐ２は、ＴＦＴ１３に形成された遮光領域に対向する上記ブラックマトリクス４３に重なる位置に設けられる。
【００２９】
第１、第２スペーサＰ１，Ｐ２は、対向基板２０の内表面上に感光性樹脂を塗布した後、フォトリソグラフィ法等によってパターニングを行うことで形成される。そのため、パターニングの際に使用するマスクパターンを調整することによって、ほぼ任意の配置パターンを実現できる。
【００３０】
上記第１スペーサＰ１は、平面視した状態において、所定の画素Ｇにおける画素コンタクトホール１２及び半導体層４間のドレイン電極７の形成された位置に対応している。また、第２スペーサＰ２は、平面視した状態において、ドレイン電極７における第１スペーサＰ１とは異なる位置に対応している。
【００３１】
ここで、画素Ｇにおける画素コンタクトホール１２及び半導体層４間のドレイン電極７の形成された位置に対応する第１スペーサＰ１とは、対向基板２０及びＴＦＴアレイ基板１０の位置合わせ時に、第１スペーサＰ１が画素コンタクトホール１２及び半導体層４間のドレイン電極７に平面視した状態で少なくとも一部分が重なる位置に設けられることを意味する。また、ドレイン電極７における第１スペーサＰ１とは異なる位置に対応する第２スペーサＰ２とは、第２スペーサＰ２が第１スペーサＰ１とは異なるドレイン電極７上に平面視した状態で重なる位置に設けられることを意味する。これら第１、第２スペーサＰ１，Ｐ２は、必ずしも全ての画素Ｇの各々に対応させて形成する必要は無く、複数の画素Ｇ毎に形成すればよい。
【００３２】
なお、上記第２スペーサＰ２を配置する位置は、第１スペーサＰ１と異なる位置であり、且つ上述のようにドレイン電極７に重なる領域であれば、図５中２点鎖線で示されるようにいずれの位置に配置してもよい。すなわち、画素Ｇ毎に第１スペーサＰ１および第２スペーサＰ２を備えている場合、第１スペーサＰ１に対する第２スペーサＰ２の位置を画素Ｇ、或いは画素Ｇの配列における列又は行毎に異ならせるようにしてもよい。このようにすれば、画素Ｇ毎に第２スペーサＰ２における第１スペーサＰ１の相対位置が異なるため、基板１０，２０間のズレが生じた場合でも、全てのスペーサＰ１，Ｐ２が画素コンタクトホール１２内に落ち込むといったことが無く、基板１０，２０間を所定のセルギャップに保持することができる。また、図６に示されるように、第２スペーサＰ２が第１スペーサＰ１とは異なる画素Ｇに配置するようにしてもよい。ここで、図６（ａ）は第１スペーサＰ１が配置された第１画素Ｇ１を示し、図６（ｂ）は第２スペーサＰ２が配置された第２画素Ｇ２を示すものである。このようにすれば、基板１０，２０間のズレが生じた場合、第１画素Ｇ１に配置されている第１スペーサＰ１は、図６（ａ）に示されるようにコンタクトホール１２内に落ち込むものの、第２画素Ｇ２に配置されている第２スペーサＰ２は、図６（ｂ）に示されるようにコンタクトホール１２内に落ち込むことが無く、第２画素Ｇ２に設けられた第２スペーサＰ２により基板１０，２０間を所定のセルギャップに保持することができる。
【００３３】
あるいは、図７に示されるように同一画素Ｇ内に第１スペーサＰ１及び第２スペーサＰ２を形成するようにしてもよい。この構成によれば、基板１０，２０間のズレが生じた場合でも第１スペーサＰ１及び第２スペーサＰ２のいずれかによりセルギャップが必ず保持されるので、一対の基板１０，２０間を確実に所定ギャップに保持することができる。
【００３４】
以上述べたように、本実施形態に係る液晶表示装置１００によれば、図６，７に示されるように、上述のような基板１０，２０間の位置ズレが生じることで第１スペーサＰ１が画素コンタクトホール１２内に嵌まり込んでしまう位置に配置された場合でも、第２スペーサＰ２は画素コンタクトホール１２内に嵌まり込むことがなく、第２スペーサＰ２によってＴＦＴアレイ基板１０及び対向基板２０間のセルギャップを所定の値に保持することができる。なお、図６，７においては、画素電極１７及びブラックマトリクス４３の図示を省略している。
【００３５】
反対に、上述のような基板１０，２０間の位置ズレが生じることで第２スペーサＰ１が画素コンタクトホール１２内に嵌まり込んでしまう位置に配置された場合でも、第１スペーサＰ１は画素コンタクトホール１２内に嵌まり込むことがないため、第１スペーサＰ１によってＴＦＴアレイ基板１０及び対向基板２０間のセルギャップを所定の値に保持することができる。
【００３６】
また、本発明の構造によれば、例えば、夫々の第１基板に成膜された配向膜２８及び、第２基板に成膜された配向膜３３をスペーサに対してある一定の方向でラビングした時、スペーサが壁になり、ラビング直進方向側にラビングできない箇所が発生する事がある。しかし、発明の構造において、第1、第２スペーサは、平面視した状態で、所定の画素Ｇにおける画素毎に、ＴＦＴ１３を形成するコンタクトホール１２及び半導体層４間のドレイン電極７の遮光領域に納まる位置に配置されているため、ラビングされていない部分は、その遮光領域内に隠れてしまう。そのため、配向不良がラビングされていない部分で発生したとしても、遮光領域で覆われているため、目視で確認されることはない。
【００３７】
したがって、本発明によれば、遮光領域の形成領域が小さく、スペーサと画素コンタクトホールとが近接することで、基板間のズレが生じた際に画素コンタクトホール内にスペーサが嵌ることでギャップ不良が生じさせるおそれが高い、ＦＦＳ方式の液晶表示装置１００においてもセルギャップを確実に確保でき、信頼性の高い表示品位を得ることができる。
【図面の簡単な説明】
【００３８】
【図１】液晶表示装置の平面構成を示す図である。
【図２】図１のＨ−Ｈ´線矢視による側断面構造を示す図である。
【図３】液晶表示装置の各画素の拡大平面図である。
【図４】図３のＡ−Ａ´線矢視による側断面構造を示す図である。
【図５】第１スペーサと第２スペーサとの位置関係を説明するための図である。
【図６】別々の画素内に第１、第２スペーサを配置した画素構造を示す図である。
【図７】同一画素内に第１、第２スペーサを配置した画素構造を示す図である。
【符号の説明】
【００３９】
４…半導体層、７…ドレイン電極、１０…ＴＦＴアレイ基板（第１基板）、１１…共通電極（第１電極）、１２…画素コンタクトホール（コンタクトホール）、１７…画素電極（第２電極）、２０…対向基板、２１…透明基板、５０…液晶層、１００…液晶表示装置、Ｐ１…第１スペーサ、Ｐ２…第２スペーサ、Ｇ…画素
【図１】
2009251417.tif 000003
【図２】
2009251417.tif 000004
【図３】
2009251417.tif 000005
【図４】
2009251417.tif 000006
【図５】
2009251417.tif 000007
【図６】
2009251417.tif 000008
【図７】
2009251417.tif 000009