(57)【要約】【課題】複数の回路を搭載する場合において、回路間のノイズ伝播などの誤動作を抑制することが可能な半導体装置を提供すること。【解決手段】支持基板と、前記支持基板上に設けられた絶縁層と、前記絶縁層上に設けられ第１回路を有する第１半導体層と、前記絶縁層上に設けられ、前記第１半導体層と絶縁され、第２回路を有する第２半導体層と、前記絶縁層上のうち前記第１半導体層と前記第２半導体層との間に設けられ、前記第１半導体層及び前記第２半導体層とそれぞれ絶縁された分離層と、前記分離層との間で静電容量を保持するように前記分離層の上層に設けられ、電気的に接地された容量層とを備える。【選択図】図１
2009182101.tif 000002
【特許請求の範囲】
【請求項１】
支持基板と、
前記支持基板上に設けられた絶縁層と、
前記絶縁層上に設けられ第１回路を有する第１半導体層と、
前記絶縁層上に設けられ、前記第１半導体層と絶縁され、第２回路を有する第２半導体層と、
前記絶縁層上のうち前記第１半導体層と前記第２半導体層との間に設けられ、前記第１半導体層及び前記第２半導体層とそれぞれ絶縁された分離層と、
前記分離層との間で静電容量を保持するように前記分離層の上層に設けられ、電気的に接地された容量層と
を備えることを特徴とする半導体装置。
【請求項２】
前記第１回路及び前記第２回路のうち少なくとも一方が高周波回路である
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１回路及び前記第２回路のうち少なくとも一方が高電圧回路である
ことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記分離層及び前記容量層は半導体からなり、
前記容量層は前記分離層に比べて不純物濃度が高くなっている
ことを特徴とする請求項１から請求項３のうちいずれか一項に記載の半導体装置。
【請求項５】
前記分離層は、ｐ型の不純物を有するｐ型領域から構成され、
前記ｐ型領域は、電気的に接地されている
ことを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記分離層は、ｎ型の不純物を有するｎ型領域から構成され、
前記ｎ型領域は、電気的に設置されている
ことを特徴とする請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
半導体集積回路などの半導体装置において、ディジタル回路、アナログ回路、高電圧回路、低電圧回路、高周波回路、低周波回路などによって構成される回路ブロックを、１つのチップに混載する技術が知られている。半導体装置は微細化、高集積化、高機能化、多機能化、多電源化が進んでいる。例えばディジタル回路、アナログ回路の電源は低電圧化が進み、高周波回路の周波数は高周波化が進んでいる。このような半導体装置において、複数の回路ブロックを１つのチップに混載することにより、ラッチアップの問題や回路ブロック間のノイズ伝播によるクロストークなどの誤動作が問題になっている。
【０００３】
以前の混載技術では、互いの距離を十分に確保するように回路ブロックを配置した構成や、ガードリングエリアのレイアウトを工夫するようにした構成などによって、回路ブロック間のノイズ伝播、クロストーク等を抑制してきた。一方、半導体基板自体が導電性をもっているため、ノイズの伝播やラッチアップ、クロストークなどの誤動作の抑制には限界があった。
【０００４】
このような誤動作の抑制の限界に対して、例えば特許文献１に示すようなＳＯＩ基板上に回路ブロックを混載する技術が用いられるようになった。ＳＯＩ基板は、各回路ブロックの間に分離絶縁物を配置した構成になっており、当該分離絶縁物によって回路ブロックが完全に囲い込まれた状態になっている。この構成により、回路ブロック間を完全に絶縁分離することが可能となり、ラッチアップフリーが実現可能となるため、一定の誤動作については抑制することができるようになった。  
【特許文献１】特開平８−２０４１３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のＳＯＩ基板を用いた混載技術では、回路ブロック間の埋め込み絶縁膜が各回路ブロックに接続されたコンデンサとして作用するため、十分なクロストークの抑制効果が得ることができない。例えば、１つの半導体装置において高耐圧素子と低耐圧素子とが同一基板上に混載され複数種類の電源電圧が供給される場合、電圧パルス状のノイズが埋め込み絶縁膜を介して容量結合で低耐圧回路領域に伝播し、回路ブロックの誤動作を招くことがある。
【０００６】
また、高周波回路を有する半導体装置においては、高周波領域における信号やノイズが回路ブロック間を伝播してしまい、クロストークの抑制が非常に困難になっている。これらの問題に加えて、近年では１つの半導体チップに混載する回路がさらに高電圧化、高周波数化しており、ノイズ伝播の抑制が一層困難になってきている。
【０００７】
以上のような事情に鑑み、本発明の目的は、複数の回路を搭載する場合において、回路間のノイズ伝播などの誤動作を抑制することが可能な半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明に係る半導体装置は、支持基板と、前記支持基板上に設けられた絶縁層と、前記絶縁層上に設けられ第１回路を有する第１半導体層と、前記絶縁層上に設けられ、前記第１半導体層と絶縁され、第２回路を有する第２半導体層と、前記絶縁層上のうち前記第１半導体層と前記第２半導体層との間に設けられ、前記第１半導体層及び前記第２半導体層とそれぞれ絶縁された分離層と、前記分離層との間で静電容量を保持するように前記分離層の上層に設けられ、電気的に接地された容量層とを備えることを特徴とする。
【０００９】
本発明によれば、ＳＯＩ基板に複数の半導体層が混載される半導体装置において、第１半導体層と第２半導体層との間に配置される分離層と、当該分離層との間で静電容量を保持するように分離層の上層に設けられ電気的に接地された容量層とを備えることとしたので、第１半導体層、分離層、容量層及び第２半導体層の間でローパスフィルタ回路が構成されることになる。これにより、高周波をカットすることができるので、回路間のノイズ伝播を抑制することができる。
【００１０】
上記の半導体装置は、前記第１回路及び前記第２回路のうち少なくとも一方が高周波回路であることを特徴とする。  
本発明によれば、第１回路及び第２回路のうち少なくとも一方が高周波回路であることとしたので、当該高周波回路において発生する高周波のノイズが伝播するのをローパスフィルタ回路によって防ぐことができる。
【００１１】
上記の半導体装置は、前記第１回路及び前記第２回路のうち少なくとも一方が高電圧回路であることを特徴とする。  
本発明によれば、第１回路及び第２回路のうち少なくとも一方が高電圧回路であることとしたので、当該高電圧回路に印加される高電圧によって発生するノイズが伝播するのをローパスフィルタ回路によって防ぐことができる。
【００１２】
上記の半導体装置は、前記分離層及び前記容量層は半導体からなり、前記容量層は前記分離層に比べて不純物濃度が高くなっていることを特徴とする。  
本発明によれば、分離層は半導体からなり、分離層及び容量層は半導体からなり、容量層は分離層に比べて不純物濃度が高くなっていることとしたので、分離層と接地部分との間の導電性を向上させることができる。
【００１３】
上記の半導体装置は、前記分離層は、ｐ型の不純物を有するｐ型領域から構成され、前記ｐ型領域は、電気的に接地されていることを特徴とする。  
本発明によれば、分離層がｐ型の不純物を有するｐ型領域から構成され、当該ｐ型領域が電気的に接地されていることとしたので、容量層と分離層との間の静電容量をローパスフィルタの容量として利用することができる。
【００１４】
上記の半導体装置は、前記分離層は、ｎ型の不純物を有するｎ型領域から構成され、前記ｎ型領域は、電気的に設置されていることを特徴とする。  
本発明によれば、分離層がｎ型の不純物を有するｎ型領域から構成され、当該ｎ型領域が電気的に設置されていることとしたので、容量層と分離層との間の静電容量をローパスフィルタの容量として利用することができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して、本発明の実施の形態を説明する。  
図１は、本実施形態に係る半導体装置の一部の構成を模式的に示す断面図である。  
同図に示すように、半導体装置１は、支持基板２と、絶縁層３と、半導体層４と、容量層９とを有しており、支持基板２上のほぼ全面に絶縁層３が積層され、絶縁層３上に半導体層４が積層されたＳＯＩ基板の構成になっている。半導体層４の上層には容量層９が設けられている。
【００１６】
半導体層４は、例えばシリコンなどの半導体を主成分とする第１半導体層５、第２半導体層６及び分離層７と、これら各層を絶縁する分離絶縁層８とを有している。この半導体層４の厚さｔは１０μｍ程度になっている。
【００１７】
第１半導体層５は高周波回路が形成された回路ブロックである。第２半導体層６は例えば低周波回路が形成された回路ブロックである。分離層７はｐ型半導体層からなるブロックである。分離層７には例えばｐ型の不純物が２×１０１６ｃｍ−３程度の濃度でドーピングされている。分離層７のうち容量層９が配置される領域以外の領域には、ｐ型の不純物が他の領域に比べて高い濃度でドーピングされた領域（高濃度領域７ａ）になっている。高濃度領域７ａには不純物が、１×１０２０ｃｍ−３程度の濃度でドーピングされている。高濃度領域７ａは例えば配線などによって電気的に接地されている。
【００１８】
容量層９は分離層７の上層に設けられた層である。容量層９は絶縁層９ａと電極層９ｂとを有している。絶縁層９ａは容量層９の下層側に配置され分離層７に接する層であり、例えばＳｉＯ２などの絶縁物からなり、層厚は２５００Å程度になっている。電極層９ｂは容量層９の上層側に配置され配線等によって電気的に接地される層であり、例えばポリシリコンなどからなり、層厚は３０００Å程度になっている。平面視では絶縁層９ａ及び電極層９ｂが重なるように設けられており、図中横方向の寸法はそれぞれ２．５μｍ程度になっている。
【００１９】
分離層７と容量層９とがこのように配置されていることで、半導体層である分離層７と同じく半導体層である電極層９ｂとの間で絶縁層９ａを挟持する構成になっている。このため、分離層７と容量層９との間で静電容量が保持されるようになっている。
【００２０】
分離絶縁層８は第１半導体層５と分離層７との間、第２半導体層６と分離層７との間にそれぞれ設けられている。第１半導体層５、第２半導体層６及び分離層７が分離絶縁層８で囲まれた状態になっている。分離絶縁層８の幅（図中横方向の寸法）は１μｍ程度に形成されている。第１半導体層５、第２半導体層６、分離層７及び分離絶縁層８は絶縁層３上に同一層として形成されており、この層の上層に容量層９が形成された状態になっている。
【００２１】
図２は、本実施形態に係る半導体装置の他の構成を模式的に示す断面図である。  
同図に示すように、半導体装置２１は、支持基板２２と、絶縁層２３と、半導体層２４と、容量層２９とを有しており、支持基板２２上のほぼ全面に絶縁層２３が積層され、絶縁層２３上に半導体層２４が積層されたＳＯＩ基板の構成になっている。半導体層２４の上層には容量層２９が設けられている。
【００２２】
半導体層２４は、例えばシリコンなどの半導体を主成分とする第１半導体層２５、第２半導体層２６及び分離層２７と、これら各層を絶縁する分離絶縁層２８とを有している。この半導体層２４の厚さは１０μｍ程度になっている。
【００２３】
第１半導体層２５は高周波回路が形成された回路ブロックである。第２半導体層２６は例えば低周波回路が形成された回路ブロックである。分離層２７はｎ型半導体層からなるブロックである。分離層２７には例えばｎ型の不純物が２×１０１６ｃｍ−３程度の濃度でドーピングされている。分離層２７のうち容量層２９が配置される領域以外の領域には、ｎ型の不純物が他の領域に比べて高い濃度でドーピングされた領域（高濃度領域２７ａ）になっている。高濃度領域２７ａには不純物が、１×１０２０ｃｍ−３程度の濃度でドーピングされている。高濃度領域２７ａは例えば配線などによって電気的に接地されている。
【００２４】
容量層２９は分離層２７の上層に設けられた層である。容量層２９は絶縁層２９ａと電極層２９ｂとを有している。絶縁層２９ａは容量層２９の下層側に配置され分離層２７に接する層であり、例えばＳｉＯ２などの絶縁物からなり、層厚は２５００Å程度になっている。電極層２９ｂは容量層２９の上層側に配置され配線等によって電気的に接地される層であり、例えばポリシリコンなどからなり、層厚は３０００Å程度になっている。平面視では絶縁層２９ａ及び電極層２９ｂが重なるように設けられており、図中横方向の寸法はそれぞれ２．５μｍ程度になっている。
【００２５】
分離層２７と容量層２９とがこのように配置されていることで、半導体層である分離層２７と同じく半導体層である電極層２９ｂとの間で絶縁層２９ａを挟持する構成になっている。このため、分離層２７と容量層２９との間で静電容量が保持されるようになっている。
【００２６】
分離絶縁層２８は第１半導体層２５と分離層２７との間、第２半導体層２６と分離層２７との間にそれぞれ設けられている。第１半導体層２５、第２半導体層２６及び分離層２７が分離絶縁層２８で囲まれた状態になっている。分離絶縁層２８の幅（図中横方向の寸法）は１μｍ程度に形成されている。第１半導体層２５、第２半導体層２６、分離層２７及び分離絶縁層２８は絶縁層２３上に同一層として形成されており、この層の上層に容量層２９が形成された状態になっている。
【００２７】
図３は図１及び図２に記載の半導体装置１、２１の回路構成を示す図である。  
同図に示すように、上記の半導体装置１、２１の回路構成は２つのハイパスフィルタで１つのローパスフィルタを挟むように接続された同一の回路構成として表すことができる。
【００２８】
具体的な対応関係について説明する。図１内に電気記号として書き込まれているように、第１半導体層５は電気抵抗Ｒ１に相当する。第２半導体層６は電気抵抗Ｒ２に相当する。分離絶縁層８のうち第１半導体層５と分離層７との間に設けられている部分がコンデンサＣ１に相当する。分離絶縁層８のうち第２半導体層６と分離層７との間に設けられている部分がコンデンサＣ２に相当する。分離層７は電気抵抗Ｒ３に相当する。分離層７と電極層９ｂとによって形成される容量がコンデンサＣ３に相当する。
【００２９】
上記半導体装置１は、電気抵抗Ｒ１とコンデンサＣ１とでハイパスフィルタＨ１が構成されており、電気抵抗Ｒ２とコンデンサＣ２とでハイパスフィルタＨ２が構成されている。これに加えて、電気抵抗Ｒ３とコンデンサＣ３とでローパスフィルタＬ３が構成されている。
【００３０】
また、図２内に電気記号として書き込まれているように、第１半導体層２５は電気抵抗Ｒ１に相当する。第２半導体層２６は電気抵抗Ｒ２に相当する。分離絶縁層２８のうち第１半導体層２５と分離層２７との間に設けられている部分がコンデンサＣ１に相当する。分離絶縁層２８のうち第２半導体層２６と分離層２７との間に設けられている部分がコンデンサＣ２に相当する。分離層２７は電気抵抗Ｒ３に相当する。分離層２７と電極層２９ｂとによって形成される容量がコンデンサＣ３に相当する。
【００３１】
上記のように半導体装置２１は、半導体装置１と同様、電気抵抗Ｒ１とコンデンサＣ１とでハイパスフィルタＨ１が構成されており、電気抵抗Ｒ２とコンデンサＣ２とでハイパスフィルタＨ２が構成されている。これに加えて、電気抵抗Ｒ３とコンデンサＣ３とでローパスフィルタＬ３が構成されている。
【００３２】
このように、本実施形態によれば、ＳＯＩ基板に複数の回路が混載される半導体装置１、２１において、第１半導体層５、２５と第２半導体層６、２６との間に配置される分離層７、２７の上層に当該分離層７、２７との間で静電容量を形成する容量層９、２９が設けられていることとしたので、第１半導体層５、２５、分離層７、２７及び第２半導体層６、２６の間でローパスフィルタ回路Ｌ３が構成されることになる。これにより、高周波をカットすることができるので、回路間のノイズ伝播を抑制することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の第１実施形態に係る半導体装置の概略断面図。
【図２】本実施形態に係る半導体装置の他の構成を示す概略断面図。
【図３】本実施形態に係る半導体装置の回路構成を概略的に示す図。
【符号の説明】
【００３４】
１、２１…半導体装置  ２…支持基板  ３…絶縁層  ４…半導体層  ５…第１半導体層  ６…第２半導体層  ７…分離層  ８…分離絶縁層  ９…容量層  ９ａ…絶縁層  ９ｂ…電極層
【図１】
2009182101.tif 000003
【図２】
2009182101.tif 000004
【図３】
2009182101.tif 000005