(57)【要約】【課題】積分回路を用いて微小な振幅の交流電流信号を大きな振幅の電圧信号に変換する回路装置の高性能化【解決手段】入力交流電流信号の周期の第１位相にて積分回路オペアンプの出力電圧を第１キャパシタ６に記憶させ、第１位相と１８０度位相が異なる第２位相にて積分回路オペアンプの出力電圧を第２キャパシタ８に記憶させ、第３位相にて第１キャパシタ６の記憶電圧と第２キャパシタ８の記憶電圧を読み出して加算するとともに、当該加算電圧から第３キャパシタ１０の記憶電圧を減算し、当該減算結果の電圧を第３キャパシタ１０に記憶させ、第３キャパシタ１０の記憶電圧に基づいて積分回路オペアンプの反転入力に補正電流を与える。【選択図】図２
2009049711.tif 000002
【特許請求の範囲】
【請求項１】
積分回路と、ドリフト補正回路を備え、信号源から入力される微小な振幅の交流電流信号を大きな振幅の電圧信号に変換する回路装置であって、
交流電流信号は、一定周期の正負対称波形で、１周期内の１８０度位相の異なる２点の電流絶対値が等しく、
積分回路は、反転入力に信号源が接続されるオペアンプと、オペアンプの反転入力と出力を接続する帰還キャパシタを備え、信号源から入力される交流電流信号を積分した電圧信号を出力し、
ドリフト補正回路は、第１〜第３キャパシタと、各キャパシタに電圧を記憶させるとともに記憶電圧を読み出すための第１〜第３周辺回路と、各周辺回路の動作タイミングを統一して制御する制御回路とを備え、
制御回路は、交流電流信号の周期の第１位相にて、積分回路の出力電圧を第１キャパシタに記憶させ、
制御回路は、第１位相と１８０度位相が異なる第２位相にて、積分回路の出力電圧を第２キャパシタに記憶させ、
制御回路は、交流電流信号の周期の第３位相にて、第１キャパシタの記憶電圧と第２キャパシタの記憶電圧を読み出して加算するとともに、当該加算電圧から第３キャパシタの記憶電圧を減算し、当該減算結果の電圧を第３キャパシタに記憶させ、
第３キャパシタの記憶電圧は、積分回路オペアンプの反転入力に補正電流を与える
回路装置。
【請求項２】
第３周辺回路は、第２オペアンプを含み、制御回路の制御により、第２オペアンプの反転入力と出力間に可逆に第３キャパシタを接続可能とし、
第２オペアンプは、第３キャパシタの記憶電圧に基づく出力電流を積分回路オペアンプの反転入力に与える
請求項１記載の回路装置。
【請求項３】
第２オペアンプの出力は、抵抗分圧回路を介して積分回路オペアンプの反転入力に接続されている
請求項２に記載の回路装置。
【請求項４】
第２オペアンプは、反転入力と出力間にノイズ吸収用キャパシタが接続されている
請求項２または３に記載の回路装置。
【請求項５】
積分回路と、ドリフト補正回路を備え、信号源から入力される微小な振幅の交流電流信号を大きな振幅の電圧信号に変換する回路装置であって、
交流電流信号は、一定周期の正負対称波形で、１周期内の１８０度位相の異なる２点の電流絶対値が等しく、
積分回路は、反転入力に信号源が接続されるオペアンプと、オペアンプの反転入力と出力を接続する帰還キャパシタを備え、信号源から入力される交流電流信号を積分した電圧信号を出力し、
ドリフト補正回路は、第１〜第３キャパシタと、各キャパシタに電圧を記憶させるとともに記憶電圧を読み出すための第１〜第３周辺回路と、各周辺回路の動作タイミングを統一して制御する制御回路とを備え、
制御回路は、交流電流信号の周期の第１位相にて、積分回路の出力電圧を第１キャパシタに記憶させ、
制御回路は、第１位相と１８０度位相が異なる第２位相にて、積分回路の出力電圧を第２キャパシタに記憶させ、
制御回路は、交流電流信号の周期の第３位相にて、第１キャパシタの記憶電圧と第２キャパシタの記憶電圧を読み出して加算するとともに、当該加算電圧を第３キャパシタに記憶させ、
第３キャパシタの記憶電圧は、積分回路オペアンプの反転入力に補正電荷を与える
回路装置。
【請求項６】
積分回路と、ドリフト補正回路を備え、信号源から入力される微小な振幅の交流電流信号を大きな振幅の電圧信号に変換する回路装置であって、
交流電流信号は、一定周期の正負対称波形で、１周期内の１８０度位相の異なる２点の電流絶対値が等しく、
積分回路は、反転入力に信号源が接続されるオペアンプと、オペアンプの反転入力と出力を接続する帰還キャパシタを備え、信号源から入力される交流電流信号を積分した電圧信号を出力し、
ドリフト補正回路は、第１〜第３キャパシタと、各キャパシタに電圧を記憶させるとともに記憶電圧を読み出すための第１〜第３周辺回路と、各周辺回路の動作タイミングを統一して制御する制御回路とを備え、
制御回路は、交流電流信号の半周期ごとに、積分回路の出力電圧を第１キャパシタに記憶させ、
制御回路は、交流電流信号の半周期ごとに、第１キャパシタの記憶電圧を読み出して第２キャパシタの記憶電圧に加算して第２キャパシタに記憶させ、
制御回路は、交流電流の半周期ごとに、第２キャパシタの記憶電圧を読み出して第３キャパシタに記憶させ、
第３キャパシタの記憶電圧は、積分回路オペアンプの反転入力に補正電荷を与える
回路装置。
【請求項７】
第２周辺回路は、第２キャパシタを反転入力と出力間に接続した第２オペアンプを含み、第１キャパシタから順次読み出される電圧を第２キャパシタにより積分させ、
第３周辺回路は、第２キャパシタの記憶電圧に基づく第２オペアンプの出力により第３キャパシタに電圧を記憶させる
請求項６に記載の回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、静電容量型センサや圧電素子型センサなどから出力される微小な振幅の交流電流信号を入力とし、これを大きな振幅の電圧信号に変換して出力し、ＡＤ変換・マイコン回路などに供給する微小信号前処理用の回路装置に関し、とくに、簡単な構成によって高精度・高安定な動作を実現する回路技術に関する。
【背景技術】
【０００２】
たとえば特開平４−３２４３１１号公報・特開平５−９６６２９号公報・特開平８−２９１７８号公報・特開平１１−１４２１５７号公報などに開示されている振動式ジャイロにおいては、一定周期で励振される圧電素子型センサから、微小な振幅の交流電流信号が出力される。出力波形は励振周期に同期した正弦波である。
【０００３】
周知のように、振動式ジャイロとしては、センサ出力の振幅最大値あるいはピークトゥピーク値の変化を高精度に検出する必要がある。そのために、センサ出力をまずセンスアンプと呼ばれる前処理回路で高精度・高安定に増幅し、後続のＡＤ変換・マイコン回路に供給するという構成をとるのが普通である。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
＝＝＝発明の導入部＝＝＝
上記の前処理回路がこの発明の対象となる回路装置に相当する。この分野の技術者にはよく知られていることだが、微小な振幅の交流電流信号を大きな振幅の電圧信号に変換する高精度・高安定な回路を実現することは容易ではない。入力信号が微小であればあるほど、その困難度が増大する。
【０００５】
正弦波のような正負対称波形の微小な交流電流信号を増幅する合理的な回路の１つとして、図１に示す周知の積分回路が有力な候補となる。この積分回路はオペアンプとキャパシタからなるシンプルな構成であり、しかも大きなゲインが得られる。
【０００６】
図１に示すように、たとえば圧電素子型センサからのサイン波の交流電流信号を入力抵抗を介して積分回路オペアンプの反転入力に印加すると、オペアンプからは入力を積分したコサイン波の交流電圧信号が出力される。周知のようにゲインは入力抵抗値と帰還キャパシタ容量値の積に反比例し、入力信号の振幅最大値の変化は忠実に出力信号の振幅最大値に反映する。
【０００７】
＝＝＝発明が解決しようとする課題＝＝＝
図１の積分回路が上述のように動作するのは、外乱を完全に無視した理想状態においてである。理想状態では、入力信号の正の半波と負の半波の対称性が維持されて、入力信号の１周期ごとに帰還キャパシタの蓄積電荷がゼロになる。しかし現実に図１の回路で試験すれば一目瞭然となるが、外部要因による漏洩電流がオペアンプに流れ込んだり流れ出したりすることは避けられないことと、オペアンプのオフセットがあることが主因で、積分動作の正負対称性が保たれない。
【０００８】
つまり、入力波形は正負対称なので、これだけであれば、１周期ごとに帰還キャパシタの蓄積電荷がゼロになる。しかし、外乱要因により超微弱な直流レベルの漏洩電流が入力電流に加減されると、正または負の直流入力成分が積分され、積分出力のコサイン波の中心線がゼロボルトでなくなり、正または負の一方に振れていき、オペアンプはすぐに正または負に飽和してしまう。漏洩電流やオフセットが極小であっても、入力信号が微小振幅の電流信号であることを前提としているので、なんらの対策も講じなければ、オペアンプが飽和することを避けられない。
【０００９】
＝＝＝既知の対策＝＝＝
対策としては、帰還キャパシタと並列に高抵抗を接続する対策Ａと、適当な間隔で入力信号のゼロクロス点に合わせて帰還キャパシタを短絡する対策Ｂが知られている。いずれも直流成分による積分電荷を帰還キャパシタに貯め込まないように作用する。
【００１０】
対策Ａでは、ＩＣに作り込めないような高抵抗が必要であるということと、高抵抗自体が雑音発生源になるという問題点があり、好ましくない。対策Ｂでは、微小な入力信号のゼロクロス点を増幅する前に検出することは困難であり、他の方法で入力信号の位相に同期した信号を得られる環境になければ、対策Ｂを採用することができない。
【００１１】
＝＝＝発明の前提要件＝＝＝
この発明は、つぎの事項（ａ）〜（ｃ）を前提とする回路装置において、ドリフト補正回路により、上述した既知の対策ＡおよびＢとは異なる新対策を講じるものである。  
（ａ）積分回路と、ドリフト補正回路を備え、信号源から入力される微小な振幅の交流電流信号を大きな振幅の電圧信号に変換する回路装置であること
（ｂ）交流電流信号は、一定周期の正負対称波形で、１周期内の１８０度位相の異なる２点の電流絶対値が等しいこと
（ｃ）積分回路は、反転入力に信号源が接続されるオペアンプと、オペアンプの反転入力と出力を接続する帰還キャパシタを備え、信号源から入力される交流電流信号を積分した電圧信号を出力すること
【００１２】
＝＝＝新対策の動作原理＝＝＝
この発明におけるドリフト補正回路は、交流電流信号の半周期離れた２点において積分回路オペアンプの出力電圧を記憶する。記憶した電圧を第１電圧値および第２電圧値と呼ぶ。入力となる交流電流信号は「１周期内の１８０度位相の異なる２点の電流絶対値が等しい」ので、積分動作の正負対称性が維持されているならば、第１電圧値と第２電圧値を加算するとゼロになる。この状態を偏差がゼロであると称する。
【００１３】
積分動作の正負対称性が保たれていないと、第１電圧値と第２電圧値の加算結果（これを偏差とする）はゼロにはならない。この偏差に基づいて、ドリフト補正回路は、積分回路オペアンプの反転入力に補正電流または電荷を与え、偏差が抑制される方向のフィードバック制御を実行する。
【００１４】
＝＝＝第１発明の要旨＝＝＝
第１発明に係る回路装置は、分説すると、つぎの事項（１）〜（８）により特定されるものである。  
（１）積分回路と、ドリフト補正回路を備え、信号源から入力される微小な振幅の交流電流信号を大きな振幅の電圧信号に変換する回路装置であること
（２）交流電流信号は、一定周期の正負対称波形で、１周期内の１８０度位相の異なる２点の電流絶対値が等しいこと
（３）積分回路は、反転入力に信号源が接続されるオペアンプと、オペアンプの反転入力と出力を接続する帰還キャパシタを備え、信号源から入力される交流電流信号を積分した電圧信号を出力すること
（４）ドリフト補正回路は、第１〜第３キャパシタと、各キャパシタに電圧を記憶させるとともに記憶電圧を読み出すための第１〜第３周辺回路と、各周辺回路の動作タイミングを統一して制御する制御回路とを備えること
（５）制御回路は、交流電流信号の周期の第１位相にて、積分回路の出力電圧を第１キャパシタに記憶させること
（６）制御回路は、第１位相と１８０度位相が異なる第２位相にて、積分回路の出力電圧を第２キャパシタに記憶させること
（７）制御回路は、交流電流信号の周期の第３位相にて、第１キャパシタの記憶電圧と第２キャパシタの記憶電圧を読み出して加算するとともに、当該加算電圧から第３キャパシタの記憶電圧を減算し、当該減算結果の電圧を第３キャパシタに記憶させること
（８）第３キャパシタの記憶電圧は、積分回路オペアンプの反転入力に補正電流を与えること
【００１５】
＝＝＝第１実施例の構成と動作＝＝＝
図２に第１発明の一実施例の構成を示し、図３にその動作タイミングを示している。信号源である振動式ジャイロの圧電素子型センサ１が入力抵抗２を介して積分回路オペアンプ３の反転入力に接続されている。オペアンプ３には帰還キャパシタ４が接続されている。この回路構成は図１と同一である。帰還キャパシタ４に並列接続されたスイッチ5は、動作開始時に帰還キャパシタ4を短絡し、積分回路の初期状態を確定するために設けられている。
【００１６】
図２において、積分回路の構成以外はドリフト補正回路である。ドリフト補正回路は、第１キャパシタ６および第１周辺回路（スイッチ７ａ〜７ｄ）と、第２キャパシタ８および第２周辺回路（スイッチ９ａ〜９ｄ）と、第３キャパシタ１０および第３周辺回路（スイッチ１１ａ〜１１ｄおよび第２オペアンプ１２）とを含んでいる。
【００１７】
第２オペアンプ１２の出力は、抵抗分圧回路（抵抗１３ａ〜１３ｃ）を介して積分回路オペアンプ３の反転入力に接続されている。第２オペアンプ１２の反転入力と出力間に、リセット用のスイッチ１４と、微小容量値のノイズ吸収用のキャパシタ１５が接続されている。この実施例の基本動作の理解のためには、スイッチ１４とキャパシタ１５を無視しても差し支えない。
【００１８】
第１〜第３周辺回路を統一的に制御する制御回路は図示省略している。制御回路は、振動式ジャイロの励振回路と同期して動作し、圧電素子型センサ１から生じる交流電流信号と同じ周期で以下のように動作する（位相は自由である）。
【００１９】
（Ａ）まず説明の初期状態として第３周辺回路のスイッチ１１ｃと１１ｄがオン、スイッチ１１ａと１１ｂがオフであり、第１周辺回路と第２周辺回路のすべてのスイッチがオフであるとする。この状態において、第２オペアンプ１２は、第３キャパシタ１０の記憶電圧に基づく出力電流を積分回路オペアンプ３の反転入力に与えており、積分回路オペアンプ３から入力サイン波を積分したほぼコサイン波の電圧信号が出力される。  
（Ｂ）上記の状態（Ａ）における１周期中の第１位相にて、第１周辺回路のスイッチ７ａと７ｂを瞬時オンにし、第１位相での積分回路オペアンプ３の出力電圧（第１電圧値とする）を第１キャパシタ６に記憶する。  
（Ｃ）第１位相と１８０度位相が異なる第２位相にて、第２周辺回路のスイッチ９ａと９ｂを瞬時オンにし、第２位相での積分回路オペアンプ３の出力電圧（第２電圧値とする）を第２キャパシタ７に記憶する。  
（Ｄ）つぎに１周期中の第３位相にて、第３周辺回路のスイッチ１１ｃと１１ｄをオフ、スイッチ１１ａと１１ｂをオンとし、第３キャパシタ１０の第２オペアンプ１２に対する接続向きを反対にする。同時に、第１周辺回路のスイッチ７ｃと７ｄ、および、第２周辺回路のスイッチ９ｃと９ｄを同一タイミングで瞬時オンにし、第１キャパシタ６からの第１電圧値および第２キャパシタ８からの第２電圧値を読み出して第３キャパシタ１０に電荷移転させる。この回路操作は、第１電圧値と第２電圧値が加算されるとともに、当該加算電圧から状態（Ａ）での第３キャパシタ１０の記憶電圧を減算し、当該減算結果の電圧を第３キャパシタ１０に記憶させることに相当する。  
（Ｅ）上記の状態（Ｄ）の回路操作が終了したあとの状態が説明の初期状態（Ａ）に相当する。以上の動作を圧電素子型センサ１の出力周期に合わせて繰り返し行う。
【００２０】
＝＝＝第１実施例の作用効果＝＝＝
第３キャパシタ１０にゼロでない電圧が記憶され、その記憶電圧に基づく補正電流が第２オペアンプ１２から積分回路オペアンプ３に与えられ、その状態にて外乱要因による直流電流が相殺され、積分回路オペアンプ３から正負対称性の保たれたコサイン波が安定に出力されているとする。
【００２１】
ドリフト補正回路では、入出力の１周期ごとに「第１キャパシタ６の記憶電圧と第２キャパシタ８の記憶電圧を読み出して加算するとともに、当該加算電圧から第３キャパシタ１０の記憶電圧を減算し、当該減算結果の電圧を第３キャパシタ１０に記憶させる」動作を繰り返している。
【００２２】
上記の安定状態とは、第３キャパシタ１０の記憶電圧更新動作を繰り返していても、その記憶電圧が変化しない状態である。この安定状態における第３キャパシタ１０の蓄積電荷量を１とすると、安定状態では、第１キャパシタ６の蓄積電荷量と第２キャパシタ８の蓄積電荷量の和は２に保たれていることを意味する。２−１＝１であり、第３キャパシタ１０の記憶電圧更新動作を繰り返していても、第３キャパシタ１０の蓄積電荷量は１のまま変化しない。
【００２３】
そして、第１キャパシタ６の蓄積電荷量と第２キャパシタ８の蓄積電荷量の和が２である状態とは、ほとんどゼロに近い状態であり、積分回路オペアンプ３から出力されるコサイン波信号の正負対称性がきわめて高度に保たれている状態なのである。
【００２４】
以上説明した安定状態から外乱要因が変化し、積分回路オペアンプ３の出力信号の正負対称性が乱れたとする。すると、第１キャパシタ６の蓄積電荷量と第２キャパシタ８の蓄積電荷量の和がたとえば４となり、第３キャパシタ１０の蓄積電荷量が４−１＝３となる。
【００２５】
これにより補正電流が変化し、出力信号の正負非対称性を逆転させるようにフィードバック制御が作用し、つぎの周期では、第１キャパシタ６の蓄積電荷量と第２キャパシタ８の蓄積電荷量の和がたとえば−２となり、第３キャパシタ１０の蓄積電荷量が−２−１＝−３となる。
【００２６】
これにより補正電流が変化し、出力信号の正負非対称性を再度逆転させるようにフィードバック制御が作用し、つぎの周期では、第１キャパシタ６の蓄積電荷量と第２キャパシタ８の蓄積電荷量の和がたとえば３となり、第３キャパシタ１０の蓄積電荷量が３−１＝２となる。
【００２７】
以上のように振動現象を何周期か繰り返しながら上記の安定状態に収束する。この発明が想定しているは漏洩電流やオフセットによりごく緩やかに変化するドリフトであり、そのような現実的な条件下では、電源投入から上記安定状態に収束するまでは大きな減衰振動現象が見られるだけで、いちど安定状態に収束してしまえば、きわめて高いループゲインのフィードバック制御の働きで、第１キャパシタ６の蓄積電荷量と第２キャパシタ８の蓄積電荷量の和がほぼ２で、第３キャパシタ１０の蓄積電荷量がほぼ１である安定状態が持続する。
【００２８】
なお、第２オペアンプ１２に接続したノイズ吸収用キャパシタ１５は、第３キャパシタ１０の接続向きを反転させる際、第２オペアンプ１２の入出力が一瞬たりとも開放状態になるのを防ぐための超小容量のキャパシタであり、一瞬開放されることにより生ずるノイズを防止する。また、スイッチ5やスイッチ14は動作開始時にキャパシタを短絡して放電させるためのリセット用であり、動作開始直後の安定化までの時間が長くてもよい場合には省略できる。
【００２９】
＝＝＝第２発明の要旨＝＝＝
第２発明に係る回路装置は、分説すると、つぎの事項（21）〜（28）により特定されるものである。  
（21）積分回路と、ドリフト補正回路を備え、信号源から入力される微小な振幅の交流電流信号を大きな振幅の電圧信号に変換する回路装置であること
（22）交流電流信号は、一定周期の正負対称波形で、１周期内の１８０度位相の異なる２点の電流絶対値が等しいこと
（23）積分回路は、反転入力に信号源が接続されるオペアンプと、オペアンプの反転入力と出力を接続する帰還キャパシタを備え、信号源から入力される交流電流信号を積分した電圧信号を出力すること
（24）ドリフト補正回路は、第１〜第３キャパシタと、各キャパシタに電圧を記憶させるとともに記憶電圧を読み出すための第１〜第３周辺回路と、各周辺回路の動作タイミングを統一して制御する制御回路とを備えること
（25）制御回路は、交流電流信号の周期の第１位相にて、積分回路の出力電圧を第１キャパシタに記憶させること
（26）制御回路は、第１位相と１８０度位相が異なる第２位相にて、積分回路の出力電圧を第２キャパシタに記憶させること
（27）制御回路は、交流電流信号の周期の第３位相にて、第１キャパシタの記憶電圧と第２キャパシタの記憶電圧を読み出して加算するとともに、当該加算電圧を第３キャパシタに記憶させること
（28）第３キャパシタの記憶電圧は、積分回路オペアンプの反転入力に補正電荷を与えること
【００３０】
＝＝＝第２実施例の構成と動作＝＝＝
図４に第２発明の一実施例の構成を示し、図５にその動作タイミングを示している。圧電素子型センサ１・入力抵抗２・積分回路オペアンプ３・帰還キャパシタ４・リセットスイッチ５の構成は図２の回路と同じであり、他の回路がドリフト補正回路である。
【００３１】
ドリフト補正回路は、第１キャパシタ１６および第１周辺回路（スイッチ１７ａ・１７ｂ）と、第２キャパシタ１８および第２周辺回路（スイッチ１９ａ・１９ｂ）と、第３キャパシタ２０および第３周辺回路（スイッチ２１ａ・２１ｂ）と、抵抗２２を含んでいる。抵抗２２は、第３キャパシタ２０の影響で積分回路オペアンプが不安定になるのを抑制するための制限抵抗であり、本方式の基本回路動作上は不要である。
【００３２】
第１〜第３周辺回路を統一的に制御する制御回路は図示省略している。制御回路は、振動式ジャイロの励振回路と同期して動作し、圧電素子型センサ１から生じる交流電流信号と同じ周期で以下のように動作する（位相は自由である）。
【００３３】
（Ａ）まず説明の初期状態として、スイッチはすべてオフであり、第１キャパシタ１６と第２キャパシタ１８および第３キャパシタ２０の蓄積電荷はすべてゼロである。  
（Ｂ）上記の状態（Ａ）における１周期中の第１位相にて、第１周辺回路のスイッチ１７ａを瞬時オンにし、第１位相での積分回路オペアンプ３の出力電圧（第１電圧値とする）を第１キャパシタ１６に記憶する。  
（Ｃ）第１位相と１８０度位相が異なる第２位相にて、第２周辺回路のスイッチ１９ａを瞬時オンにし、第２位相での積分回路オペアンプ３の出力電圧（第２電圧値とする）を第２キャパシタ１８に記憶する。  
（Ｄ）つぎに１周期中の第３位相にて、スイッチ１７ｂと１９ｂを同時に一瞬オンにし、第１キャパシタ１６からの第１電圧値および第２キャパシタ１８からの第２電圧値を読み出して第３キャパシタ２０に電荷分配させる。この回路操作は、第１電圧値と第２電圧値の加算電圧を第３キャパシタ３０に記憶させることに相当する。この直後にスイッチ２１ｂをオンにし、第３キャパシタ３０に新たに記憶された電圧に基づく補正電荷を積分回路オペアンプ３に与える。  
（Ｅ）そしてスイッチ２１ａを一瞬オンとし、第３キャパシタ２０の残留電荷を放電させると、説明の初期状態（Ａ）となる。一般にスイッチ２１aをオンしなくても第３キャパシタ２０の電荷は全て積分回路オペアンプに転送されるため、スイッチ２１ａは省略することができる。以上の動作を圧電素子型センサ１の出力周期に合わせて繰り返し行う。
【００３４】
＝＝＝第２実施例の作用効果＝＝＝
第１実施例（図２）と比較すると、第２実施例の回路では、第３キャパシタ２０に記憶した電荷が各周期ごとに放電され、つぎの周期のフィードバック制御には反映しない点が相違する。第１キャパシタ１６に記憶された第１電圧と第２キャパシタ１８に記憶された第２電圧の和に基づいて、つぎの周期の開始時点でフィードバック制御が行われる。これにより第１実施例よりは精度・連続性が劣るが、ほぼ同等の制御作用を実現する簡易式の回路装置となり、用途によっては第２実施例の構成で十分である。
【００３５】
＝＝＝第３発明の要旨＝＝＝
第３発明に係る回路装置は、分説すると、つぎの事項（31）〜（38）により特定されるものである。  
（31）積分回路と、ドリフト補正回路を備え、信号源から入力される微小な振幅の交流電流信号を大きな振幅の電圧信号に変換する回路装置であること
（32）交流電流信号は、一定周期の正負対称波形で、１周期内の１８０度位相の異なる２点の電流絶対値が等しいこと
（33）積分回路は、反転入力に信号源が接続されるオペアンプと、オペアンプの反転入力と出力を接続する帰還キャパシタを備え、信号源から入力される交流電流信号を積分した電圧信号を出力すること
（34）ドリフト補正回路は、第１〜第３キャパシタと、各キャパシタに電圧を記憶させるとともに記憶電圧を読み出すための第１〜第３周辺回路と、各周辺回路の動作タイミングを統一して制御する制御回路とを備えること
（35）制御回路は、交流電流信号の半周期ごとに、積分回路の出力電圧を第１キャパシタに記憶させること
（36）制御回路は、交流電流信号の半周期ごとに、第１キャパシタの記憶電圧を読み出して第２キャパシタの記憶電圧に加算して第２キャパシタに記憶させること
（37）制御回路は、交流電流の半周期ごとに、第２キャパシタの記憶電圧を読み出して第３キャパシタに記憶させること
（38）第３キャパシタの記憶電圧は、積分回路オペアンプの反転入力に補正電荷を与えること
【００３６】
＝＝＝第３実施例の構成と動作＝＝＝
図６に第３発明の一実施例の構成を示し、図７にその動作タイミングを示している。圧電素子型センサ１・入力抵抗２・積分回路オペアンプ３・帰還キャパシタ４・リセットスイッチ５の構成は図２の回路と同じであり、他の回路がドリフト補正回路である。
【００３７】
ドリフト補正回路は、第１キャパシタ２３および第１周辺回路（スイッチ２４ａ〜２４ｄ）と、第２キャパシタ２５および第２周辺回路（第２オペアンプ２６・スイッチ２７）と、第３キャパシタ２８および第３周辺回路（スイッチ２９ａ・２９ｂ）と、抵抗３０を含んでいる。抵抗３０は、第３キャパシタ２８の影響で積分回路オペアンプが不安定になるのを抑制するための制限抵抗であり、本方式の基本回路動作には必要ない。
【００３８】
第１〜第３周辺回路を統一的に制御する制御回路は図示省略している。制御回路は、振動式ジャイロの励振回路と同期して動作し、圧電素子型センサ１から生じる交流電流信号と同じ周期で以下のように動作する（位相は自由である）。
【００３９】
（Ａ）まず説明の初期状態として、すべてのスイッチはオフとなっている。  
（Ｂ）上記の状態（Ａ）において、交流電流信号の１周期中の第１位相にて、第１周辺回路のスイッチ２４ａ・２４ｂおよび第２周辺回路のスイッチ２７を瞬時オンにし、第１位相での積分回路オペアンプ３の出力電圧（第１電圧値とする）を第１キャパシタ２３に記憶するとともに、第２キャパシタ２５をリセットする。  
（Ｃ）第１位相の直後の第２位相にて、第１周辺回路のスイッチ２４ｃ・２４ｄを瞬時オンにし、第１電圧値を第２キャパシタ２５に電荷転送する。  
（Ｄ）そして第１位相から１８０度たった第３位相にて、第１位相と同様にスイッチ２４ａ・２４ｂを瞬時オンにし、第１位相から１８０度遅れた第５位相での積分回路オペアンプ３の出力電圧（第２電圧値とする）を第１キャパシタ２３に記憶させる。  
（Ｅ）第３位相の直後の第４位相にて、第１周辺回路のスイッチ２４ｃ・２４ｄを瞬時オンにし、第２電圧値を第２キャパシタ２５の記憶電圧値に加算する。  
（Ｆ）第４位相の直後に第５位相にて、第３周辺回路のスイッチ２９ａを瞬時オンにし、第２キャパシタの記憶電圧を第３キャパシタ２８に記憶させる。
【００４０】
（Ｇ）第５位相の直後の第６位相にて、第３周辺回路のスイッチ２９ｂを瞬時オンにし、積分回路オペアンプの反転入力に補正電荷を与える。  
（Ｆ）第６位相の直後で第３位相から１８０度たった時点で再び第１位相となる。以上の動作を圧電素子型センサ１の出力周期に合わせて繰り返し行う。
【００４１】
＝＝＝第３実施例の作用効果＝＝＝
第２実施例（図４）と比較すると、第３実施例の回路では、入力の交流電流信号の半周期ごとに積分回路の出力電圧を第１キャパシタに記憶させた後に第２キャパシタに転送する方法で、２回分の記憶電圧を第２キャパシタにて逐次加算するというサンプリング方式が相違する。フィードバック制御の性能的には第２実施例と同等である。
【図面の簡単な説明】
【００４２】
【図１】前提説明用の積分回路の構成図
【図２】第１実施例の回路構成図
【図３】第１実施例のタイミング説明図
【図４】第２実施例の回路構成図
【図５】第２実施例のタイミング説明図
【図６】第３実施例の回路構成図
【図７】第３実施例のタイミング説明図である。
【符号の説明】
【００４３】
６  第１キャパシタ
８  第２キャパシタ
１０  第３キャパシタ
１６  第１キャパシタ
１８  第２キャパシタ
２０  第３キャパシタ
２３  第１キャパシタ
２５  第２キャパシタ
２８  第３キャパシタ
【図１】
2009049711.tif 000003
【図２】
2009049711.tif 000004
【図３】
2009049711.tif 000005
【図４】
2009049711.tif 000006
【図５】
2009049711.tif 000007
【図６】
2009049711.tif 000008
【図７】
2009049711.tif 000009