(57)【要約】【課題】複数のキャパシタセルを直列接続したキャパシタモジュールにおいて、各セルの劣化のバラツキ抑制の制御を随時行い、静電容量の自己収束性を持たせ、長期にわたり信頼性を高めるようにする。【解決手段】所定のタイミングで複数のキャパシタセルを直列接続したキャパシタモジュールの電圧ＶCT及び電圧変動幅ΔＶCTを検出して（１）、それらの１セル当たりの平均値を求め（２）、同タイミングでキャパシタモジュール内の各セルのセル電圧ＶCC及び電圧変動幅ΔＶCCを検出し（３）、セルの電圧及び電圧変動幅を１セル当たりの電圧の平均値及び電圧変動幅の平均値と比較し、セルの電圧及び電圧変動幅がいずれも１セル当たりの電圧の平均値及び電圧変動幅の平均値より大きいセルに対して、当該セルに並列接続した開閉機能付バイパス回路（６）を一定時間オンにしてバイパス電流を流す（４）。【選択図】図１
2009201320.tif 000002
【特許請求の範囲】
【請求項１】
複数のキャパシタセルを直列接続したキャパシタモジュールにおいて、
所定のタイミングで前記キャパシタモジュールの電圧及び電圧変動幅を検出して、前記キャパシタモジュール内の１セル当たりの電圧の平均値及び電圧変動幅の平均値を求めると共に、
前記所定のタイミングで前記キャパシタモジュール内の各セルの電圧及び電圧変動幅を検出して、前記セルの電圧及び電圧変動幅を前記１セル当たりの電圧の平均値及び電圧変動幅の平均値と比較し、
前記セルの電圧及び電圧変動幅がいずれも前記１セル当たりの電圧の平均値及び電圧変動幅の平均値より大きいセルに対して、当該セルに並列接続した開閉機能付バイパス回路を一定時間オンにしてバイパス電流を流すことにより、
所定の間隔で前記開閉機能付バイパス回路によるバイパス制御を実行して、前記キャパシタモジュール内の各セルの劣化のバラツキを抑制し、静電容量の自己収束性をもたせるようにしたことを特徴とする直列接続キャパシタのバラツキ抑制法。
【請求項２】
周期的に制御信号を発生する制御信号発生手段と、
前記制御信号に基づき所定のタイミングで複数のキャパシタセルを直列接続したキャパシタモジュールの電圧及び電圧変動幅を検出するモジュール電圧検出手段と、
前記キャパシタモジュール内の１セル当たりの電圧の平均値及び電圧変動幅の平均値を求める演算手段と、
前記制御信号に基づき所定のタイミングで前記キャパシタモジュール内の各セルの電圧及び電圧変動幅を検出するセル電圧検出手段と、
前記セル電圧検出手段により検出した前記セルの電圧及び電圧変動幅を前記演算手段により求めた前記キャパシタモジュール内の１セル当たりの電圧の平均値及び電圧変動幅の平均値と比較し、前記セルの電圧及び電圧変動幅がいずれも前記１セル当たりの電圧の平均値及び電圧変動幅の平均値より大きいセルに対して、当該セルに並列接続した開閉機能付バイパス回路を一定時間オンにしてバイパス電流を流すバイパス制御手段と
を備え、所定の間隔で前記開閉機能付バイパス回路によるバイパス制御を実行して、前記キャパシタモジュール内の各セルの劣化のバラツキを抑制し、静電容量の自己収束性をもたせるようにしたことを特徴とする直列接続キャパシタのバラツキ抑制制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所定の間隔で各セルに並列接続した開閉機能付バイパス回路の電流のバイパス制御を実行することにより、複数のキャパシタセルを直列接続したキャパシタモジュール内の各セルの劣化のバラツキを抑制し、静電容量の自己収束性をもたせるようにした直列接続キャパシタのバラツキ抑制法及び制御装置に関する。
【背景技術】
【０００２】
図６は直列接続キャパシタの初期化を行う設定レベルの例を説明する図である。複数の大容量のキャパシタを組み合わせて蓄電装置を構成する際に不可欠な条件として、キャパシタの直列接続時に生ずる、負担電圧の均等化の問題がある。本出願人らは、直列接続されるキャパシタの個々のセルに電圧監視制御装置としての並列モニタを接続して初期化する装置を提案している（例えば、特許文献１〜３参照）。
【０００３】
並列モニタは、セルの電圧が特定の電圧に達したことを検出してバイパス回路を動作させることにより、そのセルの電圧がそれ以上高くなることを抑制するものである。つまり、並列モニタでは、コンパレータＣＭＰによって各セルの電圧を基準電圧と比較して監視し、セルの電圧が基準電圧を越えるとバイパス回路（トランジスタ）をオンにして充電電流をバイパスしている。この動作により、初期化電圧として所定の値の基準電圧を設定し、充電電圧が基準電圧の設定値に達したセルから順次基準電圧で初期化（クランプ）して、個々のセルの負担電圧が不均一になる問題を解決している。
【０００４】
直列接続キャパシタの初期化を行う場合の基準電圧（初期化電圧）の設定レベルは、大きく３つに分類される。１つめは、図６（ａ）に示すように最高充電電圧（満充電電圧）で各セルの電圧を一致させるようにする初期化である。２つめは、図６（ｂ）に示すようにの最低電圧（ゼロ近傍の電圧）で各セルの電圧を一致させるようにする初期化である。そして、３つめは、図６（ｃ）に示すように中間電圧で各セルの電圧を一致させるようにする初期化である。
【特許文献１】特許第３４９１８７５号公報
【特許文献２】特許第３５０４８７１号公報
【特許文献３】特許第３５０７３８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記のように並列モニタを利用して直列接続キャパシタの全てのセルの電圧を特定の電圧で一致させる従来の初期化の技術において、例えば図６（ａ）に示すように満充電電圧で初期化して各セル電圧を一致させる場合、漏れ電流等の固体差を無視すれば、初期化を行った後はいかなる充放電条件を経ても、再び最高充電電圧で各セルの電圧が一致する。そのため、通常使用条件でのセルの過電圧を防ぐことはできる。
【０００６】
しかし、実際には、漏れ電流等の個体差の影響により、特定の電圧で一致させた各セルの電圧も徐々にずれていく。そのため、定期的な初期化やそれに類する操作が求められる。しかも、不特定の電圧範囲で長期連続稼働するようなアプリケーションでは、定期的に初期化を実施することが困難であり、課題となっている。
【０００７】
因みに、直列接続キャパシタの各セルの電圧を初期化により最高充電電圧で一致させると、図６（ａ）に示すように静電容量の大きいセルＣａ、小さいセルＣｂ、より小さいセルＣｃのように、静電容量に個体差がある場合、最高充電電圧より下の電圧範囲で各セルの電圧が不均一になる。この場合、静電容量の大きいセルＣａの電圧が静電容量の小さいセルＣｃの電圧に比べて常に高くなる。
【０００８】
一方、電気二重層キャパシタにおいて、電圧は主要な劣化要因であり、電圧が高いほど劣化は促進される。ここで、他の劣化要因が等しいと仮定すると、静電容量の大きいセルＣａが静電容量の小さいセルＣｃよりも電圧が高いため、静電容量の大きいセルＣａの劣化が相対的に進行し静電容量が小さくなる。これは、当初の静電容量の個体差を縮小する方向の変化であるから、最高充電電圧で一致した状態を維持することにより、静電容量の個体差を縮小方向に仕向けることができる。つまり、静電容量の自己収束性を持たせることができる。
【０００９】
しかし、上述の如く、アプリケーションによっては最高充電電圧で一致された状態を維持することが困難になると、静電容量の自己収束性が見込めなくなる。また、最高充電電圧で一致された状態を維持することができる場合であっても、最高充電電圧で初期化するため電圧差が拡大し、一致するまでの時間が長くなり、初期化終了までの電力の損失や発熱が大きくなるという問題も生じる。
【００１０】
また、図６（ｂ）に示すように最低電圧で初期化してセル電圧を一致させると、最高充電電圧で初期化するのとは逆に静電容量の小さいセルＣｃが静電容量の大きいセルＣａよりも電圧が高くなる。そのため、相対的に静電容量の小さいセルの劣化が進行して静電容量がさらに小さくなり、静電容量差が拡大（発散）する。図６（ｃ）に示すように中間電圧で初期化してセル電圧を一致させる場合には、電圧の平均値の相対的な大小関係で静電容量差が縮小したり拡散したりする。
【００１１】
本発明は、上記課題を解決するものであって、直列接続キャパシタの各セルの劣化のバラツキ抑制の制御を随時行って、静電容量の自己収束性を持たせ、長期にわたり信頼性を高めるようにするものである。
【課題を解決するための手段】
【００１２】
そのために本発明に係る直列接続キャパシタのバラツキ抑制法は、複数のキャパシタセルを直列接続したキャパシタモジュールにおいて、所定のタイミングで前記キャパシタモジュールの電圧及び電圧変動幅を検出して、前記キャパシタモジュール内の１セル当たりの電圧の平均値及び電圧変動幅の平均値を求めると共に、前記所定のタイミングで前記キャパシタモジュール内の各セルの電圧及び電圧変動幅を検出して、前記セルの電圧及び電圧変動幅を前記１セル当たりの電圧の平均値及び電圧変動幅の平均値と比較し、前記セルの電圧及び電圧変動幅がいずれも前記１セル当たりの電圧の平均値及び電圧変動幅の平均値より大きいセルに対して、当該セルに並列接続した開閉機能付バイパス回路を一定時間オンにしてバイパス電流を流すことにより、所定の間隔で前記開閉機能付バイパス回路によるバイパス制御を実行して、前記キャパシタモジュール内の各セルの劣化のバラツキを抑制し、静電容量の自己収束性をもたせるようにしたことを特徴とする。
【００１３】
また、直列接続キャパシタのバラツキ抑制制御装置は、周期的に制御信号を発生する制御信号発生手段と、前記制御信号に基づき所定のタイミングで複数のキャパシタセルを直列接続したキャパシタモジュールの電圧及び電圧変動幅を検出するモジュール電圧検出手段と、前記キャパシタモジュール内の１セル当たりの電圧の平均値及び電圧変動幅の平均値を求める演算手段と、前記制御信号に基づき所定のタイミングで前記キャパシタモジュール内の各セルの電圧及び電圧変動幅を検出するセル電圧検出手段と、前記セル電圧検出手段により検出した前記セルの電圧及び電圧変動幅を前記演算手段により求めた前記キャパシタモジュール内の１セル当たりの電圧の平均値及び電圧変動幅の平均値と比較し、前記セルの電圧及び電圧変動幅がいずれも前記１セル当たりの電圧の平均値及び電圧変動幅の平均値より大きいセルに対して、当該セルに並列接続した開閉機能付バイパス回路を一定時間オンにしてバイパス電流を流すバイパス制御手段とを備え、所定の間隔で前記開閉機能付バイパス回路によるバイパス制御を実行して、前記キャパシタモジュール内の各セルの劣化のバラツキを抑制し、静電容量の自己収束性をもたせるようにしたことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、複数のキャパシタセルを直列接続したキャパシタモジュールにおいて、所定の間隔で、セルの電圧及び電圧変動幅がいずれもキャパシタモジュール内の１セル当たりの電圧の平均値及び電圧変動幅の平均値より大きいセルに対して、当該セルに並列接続した開閉機能付バイパス回路を一定時間オンにしてバイパス電流を流すので、静電容量の小さいセルの電圧が静電容量の大きいセルの電圧より大きくなっていくのを防ぎ、キャパシタモジュール内の各セルの劣化のバラツキ抑制の制御を随時行うことができる。しかも、ゼロ電圧近傍から最高充電電圧近傍まで充電レベルに関係なくセル劣化のバラツキ抑制の制御を繰り返し行うことができるので、静電容量の自己収束性を持たせ、長期にわたり信頼性を高めることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図面を参照しつつ説明する。図１は本発明に係る直列接続キャパシタのバラツキ抑制制御装置の実施の形態を説明する図、図２は制御信号Ｓg と電圧の検出・制御タイミング、制御サイクルを説明する図である。図１において、１はモジュール電圧検出部、２は演算処理部、３(1) 〜３(n) はセル電圧検出部、４(1) 〜４(n) はバイパス制御部、５は制御信号発生部、６(1) 〜６(n) は開閉機能付バイパス回路  、１００はキャパシタモジュール、２００は充放電部、３００はバラツキ抑制制御装置、Ｃ(1) 〜Ｃ(n) はセル、Ｒ(1) 〜Ｒ(n) は抵抗、ＶCCはセル電圧、ＶCTはモジュール電圧、ΔＶCCはセル電圧変動幅、ΔＶCTはモジュール電圧変動幅、ｎはセルの直列接続数を示す。
【００１６】
図１において、セルＣ(1) 〜Ｃ(n) は、ｎ（直列接続数）個が直列接続され充電電源や負荷を含む充放電部２００より任意の電圧範囲で充放電されるキャパシタモジュール１００を構成し、例えば電気二重層キャパシタからなるキャパシタ蓄電装置（ユニット、バンク）を構成している。各セルＣ(1) 〜Ｃ(n) には、それぞれバイパス電流をオンオフバイパスする開閉機能付バイパス回路４(1) 〜６(n) が抵抗Ｒ(1) 〜Ｒ(n) と共に並列接続されている。
【００１７】
バラツキ抑制制御装置３００において、モジュール電圧検出部１は、セルＣ(1) 〜Ｃ(n) からなるキャパシタモジュール１００の電圧を検出するものであり、所定のタイミングでモジュール電圧ＶCTと所定時間におけるモジュール電圧変動幅ΔＶCTを出力する。演算処理部２は、モジュール電圧検出部１の出力するモジュール電圧ＶCTとモジュール電圧変動幅ΔＶCTをそれぞれｎで除算したｎ分の１の値、つまりキャパシタモジュール１００内の１セル当たりの平均値を計算するものである。セル電圧検出部３(1) 〜３(n) は、各セルＣ(1) 〜Ｃ(n) の電圧を検出するものであり、所定のタイミングでセルの電圧ＶCCと所定時間におけるセル電圧変動幅ΔＶCCを出力する。ここで、電圧変動幅は、充電時の電圧上昇幅、放電時の電圧降下幅を含む絶対値である。
【００１８】
バイパス制御部４(1) 〜４(n) は、各セルＣ(1) 〜Ｃ(n) 毎に、演算処理部２の出力するモジュール電圧ＶCTとモジュール電圧変動幅ΔＶCTのそれぞれｎ分の１の値（１セル当たりの平均値）、及びセル電圧検出部３(1) 〜３(n) の出力するセル電圧ＶCCとセル電圧変動幅ΔＶCCを入力して、開閉機能付バイパス回路６(1) 〜６(n) をオン／オフ制御するものである。バイパス制御部４(1) 〜４(n) では、セル電圧ＶCCがモジュール電圧ＶCTのｎ分の１の値より大きく、且つセル電圧変動幅ΔＶCCがモジュール電圧変動幅ΔＶCTのｎ分の１の値より大きい場合に、そのセルＣ(1) 〜Ｃ(n) に対し並列接続された開閉機能付バイパス回路６(1) 〜６(n) をオンにする。開閉機能付バイパス回路６(1) 〜６(n) がオンにされると、そのセルＣ(1) 〜Ｃ(n) の端子間は、抵抗Ｒ(1) 〜Ｒ(n) を通して短絡されるので、セル電圧ＶCCと抵抗Ｒ(1) 〜Ｒ(n) に依存して電流がバイパスされる。このバイパス制御により静電容量が小さいため平均より大きくなったセルの充電電圧が選択的に抑えられ、結果的に最高電圧での均等化がなされ、各セルの劣化のバラツキを抑制し、静電容量の自己収束性をもたせることができる。
【００１９】
制御信号発生部５は、モジュール電圧検出部１、セル電圧検出部３(1) 〜３(n) 、バイパス制御部４(1) 〜４(n) を動作させるための制御信号Ｓg を発生するものである。この制御信号Ｓg により、モジュール電圧ＶCT、セル電圧ＶCCをそれぞれ検出（サンプリング）するタイミングｔ１、ｔ２、……、モジュール電圧変動幅ΔＶCT、セル電圧変動幅ΔＶCCをそれぞれ計算する時間幅、セルＣ(1) 〜Ｃ(n) をバイパス制御する時間幅を制御する。
【００２０】
抵抗Ｒ(1) 〜Ｒ(n) は、開閉機能付バイパス回路６(1) 〜６(n) を流れる電流の大きさを規定するものバイパス回路のインピーダンス素子である。例えば抵抗Ｒ(1) 〜Ｒ(n) の値を小さくするほど、開閉機能付バイパス回路６(1) 〜６(n) をオンにしたときにそのセルＣ(1) 〜Ｃ(n) の充電電流をバイパスして開閉機能付バイパス回路６(1) 〜６(n) に流れる電流が大きくなる。また、放電時には、セルＣ(1) 〜Ｃ(n) から流れる放電電流が大きくなる。このことにより、充電時には電圧の上昇がより抑えられ、放電時には電圧の降下がより促進される。充電時において、抵抗Ｒ(1) 〜Ｒ(n) の値がゼロであれば、全充電電流をバイパスし、さらにセルＣ(1) 〜Ｃ(n) からの放電電流も流れることになる。
【００２１】
抵抗Ｒ(1) 〜Ｒ(n) を通して開閉機能付バイパス回路６(1) 〜６(n) に流れる電流による電圧降下は、そのときのセルＣ(1) 〜Ｃ(n) の電圧と等しくなる。すなわち、定電流充電によるときのバイパス電流は、セルＣ(1) 〜Ｃ(n) の充電電圧が大きくなるにしたがって大きくなる。一方、放電時においてはセルＣ(1) 〜Ｃ(n) の充電電圧が降下するにしたがって放電電流は小さくなる。すなわち、充電時において、セル電圧が低い時には、充電電流の一部がバイパスして流れ、セル電圧が高くなるとセルからの放電電流が流れることもある。しかし、放電時においては、セル電圧と抵抗値により規定される放電電流がセルから流れる。
【００２２】
本実施の形態では、例えば図２に示すように制御信号Ｓg の立ち下がりｔ１で１回目の電圧Ｖt1を検出し、次に制御信号Ｓg の立ち上がりｔ２で２回目の電圧Ｖt2を検出する。そして、モジュール電圧の検出では、２回目の電圧Ｖt2をモジュール電圧ＶCTとして出力すると共に、２回目の電圧Ｖt2から１回目の電圧Ｖt1を引いた差をモジュール電圧変動幅ΔＶCTとして出力する。同様に、セル電圧の検出では、それぞれのセルにおいて、２回目の電圧Ｖt2をセル電圧ＶCCとして出力すると共に、２回目の電圧Ｖt2から１回目の電圧Ｖt1を引いた差をセル電圧変動幅ΔＶCCとして出力する。これらの出力に基づき、バイパス制御では、セル電圧ＶCC、セル電圧変動幅ΔＶCCをそれぞれモジュール電圧ＶCTのセル当たりの平均値、モジュール電圧変動幅ΔＶCTのセル当たりの平均値、つまりこれらをセルの直列接続数ｎで割った１セル当たりの値と比較する。そして、セル電圧ＶCC、セル電圧変動幅ΔＶCCのいずれも平均値より大きい値を示すセルにおいて制御信号Ｓg がＨｉｇｈとなっているｔ２から次のｔ１の間を制御期間として、充電時には充電電流をバイパスすることにより充電電圧の上昇を抑制する。また、放電時には、放電電流をバイパス回路にも流すことによりさらに電圧を降下させる。このことにより、各セルが最高電圧で均等化され、各セルの劣化のバラツキが抑制され、静電容量の自己収束性をもたせることができる。
【００２３】
図３は本発明に係るキャパシタモジュールの充電時のバラツキ抑制法の実施の形態を説明するための図、図４はバラツキ抑制処理の実行に伴うキャパシタモジュールの各セルの電圧の推移の例を示す図である。
【００２４】
本発明に係るキャパシタモジュール１００の充電時のバラツキ抑制法による処理アルゴリズムは、例えば図３に示すようにまず、計時をスタートさせ（ステップＳ１１）、計時がｔ１になると（ステップＳ１２）、モジュール電圧ＶCTt1とセル電圧ＶCCt1を測定してメモリに格納する（ステップＳ１３）。ｔ１は０、つまり計時スタートと同時でもよいし、計時スタートから所定の時間をおいてもよい。続いて計時がｔ２になるのを待って、ｔ２になると（ステップＳ１４）、モジュール電圧ＶCTt2とセル電圧ＶCCt2を測定してメモリに格納する（ステップＳ１５）。次に、ΔＶCT＝ＶCTt2−ＶCTt1、ΔＶCC＝ＶCCt2−ＶCCt1によりｔ１からｔ２の間の各電圧の変動幅ΔＶCT、ΔＶCCをそれぞれ計算する（ステップＳ１６）。
【００２５】
そして、セル電圧ＶCCt2がモジュール電圧ＶCTt2のセル当たりの平均値より大きいか（ステップＳ１７）、セル電圧変動幅ΔＶCCがモジュール電圧ＶCTのセル当たりの平均値より大きいか（ステップＳ１８）を判定する。セル電圧ＶCCt2がモジュール電圧ＶCTt2のセル当たりの平均値より大きく（ステップＳ１７の処理でＹＥＳ）、且つセル電圧変動幅ΔＶCCがモジュール電圧ＶCTのセル当たりの平均値より大きい（ステップＳ１８の処理でＹＥＳ）の場合には、そのセルの開閉機能付バイパス回路をオンにする（ステップＳ１９）。ステップＳ１７、Ｓ１７の処理で少なくともいずれかがＮＯの場合には、そのセルの開閉機能付バイパス回路はオフのままとし、さらに計時がｔ３になるのを待って、ｔ３になると（ステップＳ２０）、オンにした開閉機能付バイパス回路をオフにして（ステップＳ２１）、計時をリセットし（ステップＳ２２）、ステップＳ１１の処理に戻る。
【００２６】
相対的に静電容量の大きいセルＣa 、静電容量の小さいセルＣb 、さらに静電容量の小さいセルＣc からなり、平均値との関係では、セルＣa のみが大きいものとして以下に説明する。キャパシタモジュールの例により、本実施形態のバラツキ抑制処理を実行したときの各セルの電圧の推移を示すと図４（ａ）のようになる。すなわち、セルＣa は、セル電圧変動幅ΔＶCCが平均値より小さくなるので、開閉機能付バイパス回路はオンにならない。これに対し、静電容量の一番小さいセルＣc は、セル電圧変動幅ΔＶCCが平均値より大きく、セル電圧ＶCCもすぐに平均値より大きくなってしまうので、高い頻度で開閉機能付バイパス回路がオンになる（ｔc4−ｔc5、ｔc6−ｔc7、ｔc8〜）。中間の静電容量のセルＣb は、セル電圧変動幅ΔＶCCが平均値より大きいが、セル電圧ＶCCが平均値より大きくなる機会が少なくなるので、その分開閉機能付バイパス回路がオンになる頻度は減ってくる（ｔc2−ｔc3、ｔc6−ｔc7）。
【００２７】
充電モードに対し、放電モードでは、図４（ｂ）、（ｃ）に示すように静電容量の小さいセルＣb 、Ｃc のうち放電開始時に電圧の高いセルに対して初期の段階で開閉機能付バイパス回路がオンになるだけである。図４（ｂ）に示す例は、放電開始時にセルＣb の電圧が高い場合であり、ｔd1〜ｔd2間で判定してｔd2〜ｔd3間で開閉機能付バイパス回路をオンさせることにより、低い電圧レベルに調整している。同様に図４（ｃ）に示す例は、放電開始時にセルＣc の電圧が高い場合であり、ｔd5〜ｔd6間で判定してｔd6〜ｔd7間で開閉機能付バイパス回路をオンさせることにより、低い電圧レベルに調整している。このことにより、静電容量の小さいセルの電圧が静電容量の大きいセルの電圧より高くなる状態を早期（細破線／点線→太破線／点線）に解消し、結果的に各セルの最高電圧を均等化する図６（ａ）に近い制御を実現し、静電容量の自己収束性を持たせている。
【００２８】
図５はモジュール電圧検出部とセル電圧検出部とバイパス制御部と制御信号発生部の回路構成例を示す図であり、１１、１２、２１、２２はレジスタ、１３、２３は減算回路、１４、１５は除算回路、３１、３２はコンパレータ、３３はアンド回路、５１は立ち下がり検出回路、５２は立ち上がり検出回路を示す。
【００２９】
図５において、モジュール電圧検出部１は、制御信号Ｓg の立ち下がり信号Ｓgt1 により、入力のモジュール電圧の測定データを格納するレジスタ１１、制御信号Ｓg の立ち上がり信号Ｓgt2 により入力のモジュール電圧の測定データを格納するレジスタ１２、レジスタ１２の出力データからレジスタ１１の出力データを減算する減算回路１３を備えたものである。演算処理部２は、減算回路１３の出力データをｎで除算する除算回路１４、レジスタ１２の出力データをｎで除算する除算回路１４を備えたものである。このモジュール電圧検出部１により、除算回路１４からモジュール電圧変動幅ΔＶCTのセル当たりの平均値ΔＶCT／ｎが出力され、除算回路１４からモジュール電圧ＶCTのセル当たりの平均値ＶCT／ｎが出力される。
【００３０】
セル電圧検出部２は、制御信号Ｓg の立ち下がり信号Ｓgt1 により入力のセル電圧の測定データを格納するレジスタ２１、制御信号Ｓg の立ち上がり信号Ｓgt2 により入力のセル電圧の測定データを格納するレジスタ２２、レジスタ２２の出力データからレジスタ２１の出力データを減算する減算回路２３を備えたものである。このセル電圧検出部３により、減算回路２３からセル電圧変動幅ΔＶCCが出力され、レジスタ２２からセル電圧ＶCCが出力される。
【００３１】
バイパス制御部３は、セル電圧ＶCCとモジュール電圧ＶCTの平均値ＶCT／ｎとを比較するコンパレータ３１、セル電圧変動幅ΔＶCCとモジュール電圧変動幅ΔＶCTの平均値ΔＶCT／ｎとを比較するコンパレータ３２、コンパレータ３１の出力とコンパレータ３２の出力と制御信号Ｓg とをアンド処理するアンド回路３３を備えたものである。
【００３２】
制御信号発生部５は、制御信号Ｓg のＨｉｇｈからＬｏｗへの立ち下がりを検出して立ち下がり信号Ｓgt1 を出力する立ち下がり検出回路５１、制御信号Ｓg のＬｏｗからＨｉｇｈへの立ち上がりを検出して立ち上がり信号Ｓgt2 を出力する立ち上がり検出回路５２を備えたものである。
【００３３】
なお、本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば上記実施の形態では、充電時と共に放電時も開閉機能付バイパス回路の制御を行い、制御できる時間を多くして迅速な電圧の抑制を図っているが、放電時の損失を極力減らして蓄電量を限界まで有効利用したい場合など、充電時のみ開閉機能付バイパス回路の制御を行うようにしてもよい。また、本実施形態について具体的な処理、回路の構成例を示して説明したが、これらの処理や回路等の構成は当業者における設計事項として適宜変形、変更可能であることはいうまでもない。
【図面の簡単な説明】
【００３４】
【図１】本発明に係るキャパシタモジュールのバラツキ抑制制御装置の実施の形態を説明する図。
【図２】制御信号Ｓg と電圧の検出・制御タイミング、制御サイクルを説明する図。
【図３】本発明に係るキャパシタモジュールのバラツキ抑制法の実施の形態を説明するための図。
【図４】バラツキ抑制処理の実行に伴うキャパシタモジュールの各セルの電圧の推移の例を示す図。
【図５】モジュール電圧検出部とセル電圧検出部とバイパス制御部と制御信号発生部の回路構成例を示す図。
【図６】キャパシタモジュールの初期化を行う設定レベルの例を説明する図。
【符号の説明】
【００３５】
１…モジュール電圧検出部、２…演算処理部、３(1) 〜３(n) …セル電圧検出部、４(1) 〜４(n) …バイパス制御部、５…制御信号発生部、６(1) 〜６(n) …開閉機能付バイパス回路  、１００…キャパシタモジュール、２００…充放電部、３００…バラツキ抑制制御装置、Ｃ(1) 〜Ｃ(n) …セル、Ｒ(1) 〜Ｒ(n) …抵抗、ＶCC…セル電圧、ＶCT…モジュール電圧、ΔＶCC…セル電圧変動幅、ΔＶCT…モジュール電圧変動幅、ｎ…セルの直列接続数
【図１】
2009201320.tif 000003
【図２】
2009201320.tif 000004
【図３】
2009201320.tif 000005
【図４】
2009201320.tif 000006
【図５】
2009201320.tif 000007
【図６】
2009201320.tif 000008