(57)【要約】【課題】半導体パッケージにおいて、安定して他素子との接続実装を実現でき、かつ小型化に対応可能な構成にする。【解決手段】パッケージ基板２上に形成され、他素子を接続するための外部接続端子１の一部分または外周部を絶縁物３により覆い、前記接続に必要な部分に覆われた絶縁物３を選択的に除去して端子露出部４を形成し、この端子露出部４で外部接続端子１を露出して他の素子と接続する。このようにして隣接する外部接続端子１間の分離を確実にし、実装時にショートなどを防止することにより、従来の構造に比して狭いピッチでの外部接続端子１の配列を可能にし、パッケージの小型化を実現する。【選択図】図１
2009117589.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を実装する半導体パッケージにおいて、パッケージ基板上に外部接続端子と絶縁物とが設けられ、前記外部接続端子上部における前記絶縁物に端子露出部を形成することにより、パッケージ基板表面の前記絶縁物に対し、前記端子露出部に前記外部接続端子を配設したことを特徴とする半導体パッケージ。
【請求項２】
前記端子露出部内に半田を設けたことを特徴とする請求項１記載の半導体パッケージ。
【請求項３】
絶縁物の内部に少なくともシールド線あるいはコンデンサの一方を設け、かつ他素子との接続が必要な部分の前記絶縁物を除去し、選択的に他素子との接続を行うことを特徴とする請求項１記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を実装する半導体パッケージに関するものである。
【背景技術】
【０００２】
特許文献１などに記載されている従来の半導体パッケージにおいては、図５に示すパッケージ基板の斜視図のように、パッケージ基板２上の外部接続端子１は、他の素子との接続を安定にするため、接触面積を広げたパッド７を有する。その上で、隣接し合う外部接続端子１のパッド７と狭窄部８とを互い違いに配置することにより、安定した接続を確保し、しかも半田付け時のショート発生を防止するための間隔を維持しつつ、端子間距離の小型化を実現する構成となっている。
【特許文献１】特公平１−４４０３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
近年、半導体プロセスの技術向上により、半導体素子の小型化が進んでいる。その一方で、他素子との接続は半田実装が主であって、小型化された場合には端子間距離が短くなるため、隣接する外部接続端子を安定して分離することが困難となっている。
【０００４】
前記従来の技術においては、実装時にパッケージの端子がショートしないように、図５に示すように、外部接続端子１を幅の広いパッド７部分と狭窄部８部分を有する形状にし、その上で隣接する外部接続端子を幅の異なる部分が対向するように互い違いに配置することにより、端子幅を確保し、しかも安定な接触を維持しつつ、隣接し合う外部接続端子の間隔を広げてショートを防止するようにしていた。
【０００５】
しかし、このような構成では端子間の分離が不十分であり、今後の更なる小型化の対応は困難であるといえる。
【０００６】
そこで、本発明においては、安定して他素子との接続実装を実現できる小型化対応可能な半導体パッケージを提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記目的を解決するため、請求項１に記載の発明は、半導体素子を実装する半導体パッケージにおいて、パッケージ基板上に外部接続端子と絶縁物とが設けられ、前記外部接続端子上部における前記絶縁物に端子露出部を形成することにより、パッケージ基板表面の前記絶縁物に対し、前記端子露出部に前記外部接続端子を配設したことを特徴とする。
【０００８】
請求項２に記載の発明は、請求項１記載の半導体パッケージにおいて、端子露出部内に半田を設けたことを特徴とする。
【０００９】
請求項３に記載の発明は、請求項１記載の半導体パッケージにおいて、絶縁物の内部に少なくともシールド線あるいはコンデンサの一方を設け、かつ他素子との接続が必要な部分の前記絶縁物を除去し、選択的に他素子との接続を行うことを特徴とする。
【００１０】
本発明では、前記構成により、半田実装時に隣接し合う外部接続端子への半田の流出を防止し、外部接続端子同士のショートを防止し、小型化を行っても安定した他素子との接続実装を実現できる半導体パッケージとなる。
【発明の効果】
【００１１】
本発明の半導体パッケージによれば、隣接する端子間の分離を確実にできるため、実装時にショートなどの不具合を防止することができる。その結果、従来の方法よりも狭いピッチでの外部接続端子の配列が可能となり、パッケージの小型化が実現する。
【００１２】
また、絶縁膜により裏面を覆うため、外部基板と接続の必要がないシールド線あるいはバイパス用のコンデンサを外部素子と接続するための端子と同一面に配置することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について図面を参照して説明する。
【００１４】
（第１の実施形態）
図１は本発明の第１の実施形態における半導体パッケージの要部を示す斜視図である。
【００１５】
図１において、半導体素子を実装するパッケージは、パッケージ基板２上に形成された外部接続端子１と、外部接続端子１を覆うように形成された絶縁物３を有しており、外部接続端子１直上の他素子と接続するために絶縁物３に、溝状に端子露出部４を形成することにより、外部接続端子１を基板外部に対して露出しており、形成されたパッケージ表面である絶縁物３に対し、窪んだ状態の位置に外部接続端子１を形成して露出させるようにしている。
【００１６】
また、半田により他素子と接続することを考慮し、素子実装前に端子露出部４内部に、メッキにて半田９をあらかじめ形成しておき、他素子の接続の際に半田９を融解させ、他素子との接続を図るようにすることもできる。
【００１７】
ここで絶縁物３としては、半田実装温度に耐え得るガラス，エポキシ樹脂，ガラスエポキシ樹脂，シリコン樹脂などを用いる。また、外部接続端子１としては、Ａｕ，Ｐｄ，Ｃｕ，Ｎｉ，Ａｇなどの半田９との密着性のよい金属により形成する。
【００１８】
また、端子露出部４は、外部接続端子１全体を露出する必要がないが、半導体パッケージが他素子の半田実装を安定して行うには、小面積であると半田９との接触性および接続強度が低くなるため、最低でも０.０１５ｍｍ２以上の面積が必要である。さらに、端子露出部４は、酸やアルカリなどによる選択的なエッチングやレーザ加工により形成することができるため、外部接続端子１が形成された領域であれば、形状や位置に制約はない。
【００１９】
端子露出部４としては、図３（ａ）〜（ｃ）に示すような円形状や四角形または角を丸めた四角形などにすることが考えられるが、端子間隔を有効に利用するために、図３（ｄ）〜（ｆ）に示すような直角三角形、あるいは山形，矢印形状が望ましい。
【００２０】
しかしながら、他素子との接続の際に、端子毎の接続インピーダンスを等しくするために、同一パッケージ内に形成された端子露出部４の面積は５０％以内の差異にとどめることが望ましい。
【００２１】
なお、メッキによる半田９は厚さ０.１ｍｍを超えると形状が安定しないため、半田９の厚みは０.１ｍｍ以下とする必要がある。また、半田付け性の安定を考慮して、半田９は厚さ０.００３ｍｍ以上とする。この際に、半田９を安定して他素子と接触させるためには、絶縁物３の表面から外部接続端子１の表面部までの厚みも半田９と同等レベルとする必要があるため、０.００３ｍｍ以上０.１ｍｍ以下とする。
【００２２】
ここで、絶縁物３の厚みを厚くしたい場合は、外部接続端子１の厚みを厚くすることにより、絶縁物３の表面から外部接続端子１の表面部までの厚みを抑えつつ、絶縁物３の厚みを厚くすることができる。
【００２３】
さらに、図１、および図２に示す本実施形態における半導体パッケージの平面図のように、絶縁物３の厚みをｄ、隣接し合う外部接続端子１の間隔をＷ１、露出した外部接続端子１の幅をＷ２とした場合、隣接し合う外部接続端子１間に形成された絶縁物３の強度と形状の安定性を保つためにｄ＜Ｗ１とする。また、半導体パッケージを他素子に実装および接続する際に、半田の密着性と接続強度を保つためにｄ＜Ｗ２とする。
【００２４】
以上の本実施形態の構成により、半導体パッケージを他素子に半田により実装および接続する際に、端子接続の安定性と端子間の分離の安定性を両立することができる。この結果、端子部を掘り下げることにより、従来、半田実装の際に接続あるいは端子間の分離を安定させることが困難であった０.６ｍｍ以下の狭ピッチの端子間隔においても、安定して半田実装を行うことができる。
【００２５】
なお、本実施形態の半導体パッケージは、パッケージ基板に蒸着もしくはメッキにより、選択的に外部接続端子１を形成することができ、その上に、熱あるいは圧力成型、もしくはポッティングやコーティング技術により、絶縁物３を形成することができ、その絶縁物３に酸あるいはアルカリによる選択的なエッチングにより、形状を選ぶことなく容易に端子露出部４を形成することができる。
【００２６】
また、端子露出部４は、本質的に金属を露出させるものであるので、レーザ加工を行うことにより端子露出部４を形成し、その後にメッキにて半田９を行うことにより容易に製造することができる。
【００２７】
なお、実装前における半田９に関しては、前もって半導体パッケージの外部接続端子１部分に形成しておいても、また、半導体パッケージに接続すべき他素子の端子部分に前もって形成するようにしても、実装時においては半田９を融解して、半導体パッケージと半導体パッケージの端子露出部４を半田９で満して実装されるため、どちらでも機能的な差異はない。
【００２８】
（第２の実施形態）
図４は本発明の第２の実施形態における半導体パッケージの要部を示す斜視図である。
【００２９】
図４において、複数の円柱状に開けられた端子露出部４が形成され、第１の実施形態に加えて絶縁物３の内部にバイパスコンデンサ５あるいはシールド線６のような簡易な電子回路を構成している。
【００３０】
バイパスコンデンサ５あるいはシールド線６は、必要に応じて外部接続端子１との接続を選択することができる。一般的に、バイパスコンデンサ５あるいはシールド線６は他素子との接続を必要としないため、絶縁物３によりパッケージ内部に埋め込められるが、必要に応じてバイパスコンデンサ５あるいはシールド線６を外部接続端子１と同様に端子露出部４により、露出させるようにすることもできる。
【００３１】
なお、シールド線６は第１の実施形態で示した形成法において、外部接続端子１を形成するときに、外部接続端子１と同一の形成法を使用することにより、外部接続端子１と同時に形成することができる。
【００３２】
また、バイパスコンデンサ５に関しては、外部接続端子１あるいはシールド線６の形成後に半田付けあるいは圧着により接続される。その後は、第１の実施形態と同一の手法により絶縁物３により覆い、端子露出部４を形成することにより、外部接続端子１を露出することによって選択的に外部との接続が可能な状態にする。
【産業上の利用可能性】
【００３３】
本発明は、半導体素子を実装する半導体パッケージに適用され、特に、他素子との安定した接続実装、および小型化対応が要求される半導体パッケージに実施して有効である。
【図面の簡単な説明】
【００３４】
【図１】本発明の第１の実施形態における半導体パッケージの要部を示す斜視図
【図２】本実施形態における半導体パッケージの平面図
【図３】本実施形態における半導体パッケージに使用される端子露出部の形状例を示す図
【図４】本発明の第２の実施形態における半導体パッケージの要部を示す斜視図
【図５】従来の半導体パッケージの構成を説明するための斜視図
【符号の説明】
【００３５】
１  外部接続端子
２  パッケージ基板
３  絶縁物
４  端子露出部
５  バイパスコンデンサ
６  シールド線
７  パッド
８  狭窄部
９  半田
【図１】
2009117589.tif 000003
【図２】
2009117589.tif 000004
【図３】
2009117589.tif 000005
【図４】
2009117589.tif 000006
【図５】
2009117589.tif 000007