(57)【要約】【課題】液晶を駆動する電源の電圧に歪みが生じることに起因して液晶を駆動する電源を使用する他の回路が誤作動するのを抑制することが可能な液晶表示装置を提供する。【解決手段】この液晶表示装置１００は、液晶２１８ｃを駆動するために画素電極２１８ａと共通電極２１８ｂに印加する電圧を供給するＦＶＤＤ１５およびＦＶＳＳ１６に接続された電源線１５ａおよび１６ａと、走査線駆動回路３およびデータ線駆動回路４の少なくとも一方を駆動する電圧を供給するＶＤＨ１２およびＶＳＳ１４に接続された電源線１２ａおよび１４ａとを備え、ＦＶＤＤ１５およびＦＶＳＳ１６に接続された電源線１５ａおよび１６ａとＶＤＨ１２およびＶＳＳ１４に接続された電源線１２ａおよび１４ａとを別系統としたことを特徴とする。【選択図】図１
2009223125.tif 000002
【特許請求の範囲】
【請求項１】
互いに交差するように配置される走査線およびデータ線と、
前記走査線と前記データ線との交差に対応して配置され、液晶と前記液晶に電圧を印加する画素電極と共通電極とを含む画素と、
前記画素を駆動する走査線駆動回路とデータ線駆動回路とを備えた液晶表示装置において、
前記液晶を駆動するために前記画素電極と前記共通電極に印加する電圧を供給する第１電源線と、
前記走査線駆動回路および前記データ線駆動回路の少なくとも一方を駆動する電圧を供給する第２電源線とを備え、
前記第１電源線と前記第２電源線とを別系統としたことを特徴とする、液晶表示装置。
【請求項２】
前記第１電源線は、パルス状の第１信号を供給する第１信号線と、前記第１信号を反転させた第２信号を供給する第２信号線とを含み、
前記画素電極には、前記第１信号線と前記第２信号線とが、前記第１信号線または前記第２信号線のいずれかを選択して接続する選択回路を介して接続され、
前記共通電極には、前記第１信号線または前記第２信号線のいずれかが接続されていることを特徴とする、請求項１に記載の液晶表示装置。
【請求項３】
前記第１電源線には、第１電位を生成する第１電源部と、前記第１電位とは異なる第２電位を生成する第２電源部とが接続され、
前記第１電源部および前記第２電源部によりパルス状の前記第１信号が生成されるように構成されている、請求項２に記載の液晶表示装置。
【請求項４】
前記第１信号を反転することにより、前記第２信号を生成する反転信号生成回路をさらに備える、請求項３に記載の液晶表示装置。
【請求項５】
前記反転信号生成回路は、インバータ回路から構成されている、請求項４に記載の液晶表示装置。
【請求項６】
前記画素が複数設けられる基板をさらに備え、
前記第１電源部および前記第２電源部の少なくとも一方は、前記基板上に設けられている、請求項３〜５のいずれか１項に記載の液晶表示装置。
【請求項７】
前記第１信号を反転することにより、前記第２信号を生成する反転信号生成回路をさらに備え、
前記反転信号生成回路は、前記基板上に設けられる前記第１電源部および前記第２電源部の少なくとも一方を用いるように構成されている、請求項６に記載の液晶表示装置。
【請求項８】
前記複数の画素が配置される表示部をさらに備え、
前記第１電源部および前記第２電源部の一方は、前記表示部を挟んで、前記走査線駆動回路と対向するように設けられている、請求項６または７に記載の液晶表示装置。
【請求項９】
前記画素は、前記画素電極に接続される第１トランジスタと第２トランジスタとを含み、
前記第１トランジスタまたは前記第２トランジスタの一方には、前記第１信号が前記第１信号線を介して入力され、前記第１トランジスタまたは前記第２トランジスタの他方には、前記第２信号が前記第２信号線を介して入力され、前記第１トランジスタおよび第２トランジスタの制御入力端子には、前記第１信号または前記第２信号の一方を選択する前記選択回路が接続され、前記選択回路は、前記第１信号または前記第２信号の一方を選択する状態を記憶する記憶素子を備え、
前記共通電極には、前記第１信号が入力されるように構成されている、請求項２〜８のいずれか１項に記載の液晶表示装置。
【請求項１０】
前記第１電源線と前記第２電源線とには、略同電位の電位が供給されていることを特徴とする、請求項１〜９のいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関する。
【背景技術】
【０００２】
従来、液晶表示装置の一例として、画素に記憶素子を備えた液晶表示装置が知られている（たとえば、特許文献１参照）。上記特許文献１には、画素電極と、画素電極とスイッチ素子を介して接続されるデジタルメモリとを備え、携帯電話などに用いられる液晶表示装置が開示されている。この液晶表示装置は、通話時には、データ線から画素電極に供給される映像信号により、表示部に画像表示を行い、待ち受け時には、デジタルメモリに保持された映像信号により表示部に画像表示を行う。また、液晶が劣化するのを抑制するために、スイッチ素子をオン／オフさせることにより液晶に印加される電圧を切り替えることによって、液晶を反転駆動するように構成されている。
【０００３】
【特許文献１】特開２００１−２６４８１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１に記載の液晶表示装置では、液晶を反転駆動する際に、瞬間的ではあるが、液晶を反転駆動するための高電圧側の電位を供給する電源と低電圧側の電位を供給する電源とが導通し、高電圧側の電位を供給する電源と低電圧側の電位を供給する電源との間に貫通電流が流れるので、電源の電圧に歪みが生じるという不都合がある。その結果、液晶を反転駆動するための高電圧側の電位を供給する電源と低電圧側の電位を供給する電源とを使用する回路が誤作動するという問題点がある。
【０００５】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、液晶を駆動する電源の電圧に歪みが生じることに起因して液晶を駆動する電源を使用する他の回路が誤作動するのを抑制することが可能な液晶表示装置を提供することである。
【課題を解決するための手段および発明の効果】
【０００６】
上記目的を達成するために、この発明の一の局面における液晶表示装置は、互いに交差するように配置される走査線およびデータ線と、走査線とデータ線との交差に対応して配置され、液晶と液晶に電圧を印加する画素電極と共通電極とを含む画素と、画素を駆動する走査線駆動回路とデータ線駆動回路とを備えた液晶表示装置において、液晶を駆動するために画素電極と共通電極に印加する電圧を供給する第１電源線と、走査線駆動回路およびデータ線駆動回路の少なくとも一方を駆動する電圧を供給する第２電源線とを備え、第１電源線と第２電源線とを別系統としたことを特徴とした。
【０００７】
この一の局面による液晶表示装置では、上記のように、液晶を駆動する第１電源線と、第１電源とは別個に設けられた走査線駆動回路およびデータ線駆動回路の少なくとも一方を駆動する第２電源線とを備えることによって、たとえば液晶を反転駆動する場合、第１電源線は高電圧側の電位を供給する電源線と低電圧側の電位を供給する電源線とを含み、高電圧側の電位を供給する電源線から低電圧側の電位を供給する電源線に瞬間的に貫通電流が流れて第１電源線の電圧に歪みが生じることが考えられるが、走査線駆動回路およびデータ線駆動回路の少なくとも一方を駆動する第２電源線は、液晶を駆動する第１電源線とは別系統に構成された電源であるので、第１電源線の電圧の歪みによって第２電源線の電圧が歪むことはない。これにより、液晶を駆動する電源の電圧に歪みが生じることによって、走査線駆動回路およびデータ線駆動回路の少なくとも一方が誤作動し、画素が誤作動するのを抑制することができる。また、走査線駆動回路およびデータ線駆動回路の少なくとも一方を駆動する第２電源線が、液晶を駆動する第１電源線とは異なる電源であることにより、第１電源線の電圧の歪みによって第２電源線の電圧が歪むことはないので、走査線駆動回路およびデータ線駆動回路の少なくとも一方の動作マージンが小さくなるのを抑制することができる。
【０００８】
上記一の局面による液晶表示装置において、好ましくは、第１電源線は、パルス状の第１信号を供給する第１信号線と、第１信号を反転させた第２信号を供給する第２信号線とを含み、画素電極には、第１信号線と第２信号線とが、第１信号線または第２信号線のいずれかを選択して接続する選択回路を介して接続され、共通電極には、第１信号線または第２信号線のいずれかが接続されている。このように構成すれば、液晶に印加される電圧の方向が切り替わるので、液晶が劣化するのを抑制することができる。
【０００９】
この場合、好ましくは、第１電源線には、第１電位を生成する第１電源部と、第１電位とは異なる第２電位を生成する第２電源部とが接続され、第１電源部および第２電源部によりパルス状の第１信号が生成されるように構成されている。このように構成すれば、容易に、第１電位と第２電位とからなるパルス状の信号を生成することができる。
【００１０】
上記第１電源が第１電源部と第２電源部とを含む液晶表示装置において、好ましくは、第１信号を反転することにより、第２信号を生成する反転信号生成回路をさらに備える。このように構成すれば、第１信号と第２信号とを液晶表示装置の外部から入力する場合と異なり、入力信号が１つになるので、接続端子の数を減らすことができる。
【００１１】
この場合、好ましくは、反転信号生成回路は、インバータ回路から構成されている。このように構成すれば、容易に、第１信号を反転させた第２信号を生成することができる。
【００１２】
上記第１電源が第１電源部と第２電源部とを含む液晶表示装置において、好ましくは、画素が複数設けられる基板をさらに備え、第１電源部および第２電源部の少なくとも一方は、基板上に設けられている。このように構成すれば、液晶表示装置の外部だけから電力を供給する場合と異なり、より安定した電源を液晶表示装置に供給することができる。
【００１３】
この場合、好ましくは、第１信号を反転することにより、第２信号を生成する反転信号生成回路をさらに備え、反転信号生成回路は、基板上に設けられる第１電源部および第２電源部の少なくとも一方を用いるように構成されている。このように構成すれば、液晶表示装置の外部だけから電力を供給する場合と異なり、反転信号生成回路をより安定して駆動することができる。
【００１４】
上記第１電源部および第２電源部の少なくとも一方が基板上に設けられている液晶表示装置において、好ましくは、複数の画素が配置される表示部をさらに備え、第１電源部および第２電源部の一方は、表示部を挟んで、走査線駆動回路と対向するように設けられている。このように構成すれば、基板の走査線駆動回路が形成されていない額縁部に第１電源部および第２電源部の一方を設けることができるので、基板が大きくなるのを抑制することができる。
【００１５】
上記液晶が第１信号と第２信号とにより反転駆動される液晶表示装置において、好ましくは、画素は、画素電極に接続される第１トランジスタと第２トランジスタとを含み、第１トランジスタまたは第２トランジスタの一方には、第１信号が第１信号線を介して入力され、第１トランジスタまたは第２トランジスタの他方には、第２信号が第２信号線を介して入力され、第１トランジスタおよび第２トランジスタの制御入力端子には、第１信号または第２信号の一方を選択する選択回路が接続され、選択回路は、第１信号または第２信号の一方を選択する状態を記憶する記憶素子を備え、共通電極には、第１信号が入力されるように構成されている。このように構成すれば、第１トランジスタと第２トランジスタとのオン／オフを切り替えることにより、画素電極と共通電極との間の電位差を切り替えることができるので、液晶のオン／オフを切り替えることができる。
【００１６】
上記一の局面による液晶表示装置において、好ましくは、第１電源線と第２電源線とには、略同電位の電位が供給されていることを特徴とする。第１電源線と第２電源線とには、略同電位の電位が供給されているので、第１電源線と第２電源線とを別系統とする必要はないが、第１電源線と第２電源線とを別系統とすることにより、液晶を駆動する第１電源線の電圧の歪みが第２電源線側に影響するのを抑制することができるので、画素が誤作動するのをより抑制することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態を図面に基づいて説明する。
【００１８】
（第１実施形態）
図１は、本発明の第１実施形態による液晶表示装置の平面図である。図２は、本発明の第１実施形態による画素の回路図である。図３は、本発明の第１実施形態による／Ｆ生成回路の回路図である。まず、図１〜図３を参照して、本発明の第１実施形態による液晶表示装置１００の構成について説明する。
【００１９】
第１実施形態による液晶表示装置１００は、図１に示すように、透明のガラス基板１上に形成される表示部２と、走査線駆動回路３と、データ線駆動回路４と、インターフェース回路５（ＩＦ）と、／Ｆ生成回路６とにより構成されている。なお、／Ｆ生成回路６は、本発明の「反転信号生成回路」の一例である。
【００２０】
また、走査線駆動回路３は、デコーダ回路３１とバッファ回路３２とから構成されている。走査線駆動回路３は、デコーダ回路３１に入力された信号が、バッファ回路３２を介して表示部２に入力されるように構成されている。
【００２１】
また、データ線駆動回路４は、デコーダ回路４１と、バッファ回路４２と、サンプルホールド回路４３とから構成されている。データ線駆動回路４は、後述するプリデコード回路５２からデコーダ回路４１に入力された信号が、バッファ回路４２と、サンプルホールド回路４３とを介して表示部２に入力されるように構成されている。
【００２２】
また、走査線駆動回路３からは、複数のＹゲート線７が表示部２に接続されている。なお、Ｙゲート線７は、本発明の「走査線」の一例である。また、データ線駆動回路４のデコーダ回路４１およびバッファ回路４２からは、複数のＸゲート線８が表示部２に接続されている。なお、Ｘゲート線８は、本発明の「走査線」の一例である。また、データ線駆動回路４のサンプルホールド回路４３からは、複数のデータ線９が表示部２接続されている。
【００２３】
また、インターフェース回路５は、イネーブル回路５１とプリデコード回路５２とから構成されている。そして、イネーブル回路５１およびプリデコード回路５２には、外部からの信号が入力されるように、接続端子１０ａが接続されている。
【００２４】
また、基板１上には、後述する共通電極２１８ｂと接続されるコンタクト部１１が形成されている。また、基板１上には、接続端子１０ｂが設けられており、接続端子１０ｂを介して、外部から入力されるＦ信号が、／Ｆ生成回路６と、表示部２と、コンタクト部１１に入力されるように構成されている。なお、Ｆ信号は、本発明の「第１信号」の一例である。
【００２５】
また、基板１の外部（例えば、外付け制御ＩＣ上等）には、液晶表示装置１００に電力を供給するための電源であるＶＤＨ１２、ＶＤＤ１３、ＶＳＳ１４、ＦＶＤＤ１５およびＦＶＳＳ１６が設けられている。なお、ＶＤＨ１２、ＶＤＤ１３およびＶＳＳ１４に接続された電源線１２ａ、１３ａおよび１４ａは、本発明の「第２電源線」の一例である。また、ＦＶＤＤ１５およびＦＶＳＳ１６に接続された電源線１５ａおよび１６ａは、本発明の「第１電源線」の一例である。また、ＦＶＤＤ１５およびＦＶＳＳ１６は、それぞれ、本発明の「第１電位を生成する第１電源部」および「第２電位を生成する第２電源部」の一例である。ＶＨＤ１２は、走査線駆動回路３とデータ線駆動回路４とに高電圧側の電位を供給するための電源である。また、ＶＤＤ１３は、インターフェース回路５に高電圧側の電位を供給するための電源である。また、ＶＳＳ１４は、走査線駆動回路３、データ線駆動回路４、インターフェース回路５に低電圧側の電位を供給するための電源である。また、ＦＶＤＤ１５とＦＶＳＳ１６とは、それぞれ、／Ｆ生成回路６に高電圧側の電位と低電圧側の電位とを供給するための電源である。また、ＦＶＤＤ１５とＦＶＳＳ１６とは、Ｆ信号を生成するための電源である。なお、第１実施形態では、ＶＤＨ１２とＶＤＤ１３とＦＶＤＤ１５とは、略同電位であるとともに、ＶＳＳ１４とＦＶＳＳ１６とは、略同電位である。また、ＦＶＤＤ１５とＦＶＳＳ１６とは、後述する液晶２１８ｃを駆動するための電源であり、第１実施形態では、液晶２１８ｃを駆動するための電源（ＦＶＤＤ１５およびＦＶＳＳ１６）と、走査線駆動回路３やデータ線駆動回路４などを駆動するための電源（ＶＤＨ１２、ＶＤＤ１３およびＶＳＳ１４）とは異なる電源が用いられるように構成されており、各電源に接続された電源線も別系統となるように構成されている。
【００２６】
また、図１に示すように、表示部２には、複数の画素２１が設けられている。画素２１は、図２に示すように、トランジスタ２１１〜トランジスタ２１４と、ＳＲＡＭ２１５と、トランスミッションゲート２１６およびトランスミッションゲート２１７と、液晶素子２１８とにより構成されている。なお、ＳＲＡＭ２１５は、本発明の「記憶素子」の一例である。また、トランスミッションゲート２１６およびトランスミッションゲート２１７は、それぞれ、本発明の「第１トランジスタ」および「第２トランジスタ」の一例である。また、ＳＲＡＭ２１５、トランスミッションゲート２１６、トランスミッションゲート２１７、データ線９、Ｙゲート線７およびＸゲート線８などにより構成される回路は、本発明の「選択回路」の一例である。
【００２７】
トランジスタ２１１のゲートには、Ｙゲート線７が接続されているとともに、ソース／ドレインの一方がデータ線９（９ａ）に接続されている。また、トランジスタ２１１のソース／ドレインの他方には、トランジスタ２１２のソース／ドレインの一方が接続されている。また、トランジスタ２１２のゲートには、Ｘゲート線８が接続されているとともに、ソース／ドレインの他方には、ＳＲＡＭ２１５が接続されている。また、トランジスタ２１３のゲートには、Ｘゲート線８が接続されているとともに、ソース／ドレインの一方には、ＳＲＡＭ２１５が接続されている。また、トランジスタ２１３のソース／ドレインの他方には、トランジスタ２１４のソース／ドレインの一方が接続されている。また、トランジスタ２１４のゲートには、Ｙゲート線７が接続されているとともに、ソース／ドレインの他方には、データ線９（９ｂ）が接続されている。なお、データ線９ａとデータ線９ｂとには、それぞれ、極性の異なる（ＨレベルまたはＬレベルの）データＤと／Ｄとが入力されるように構成されている。
【００２８】
また、ＳＲＡＭ２１５は、２つのインバータ回路２１５ａおよびインバータ回路２１５ｂにより構成されている。なお、インバータ回路２１５ａの出力信号がインバータ回路２１５ｂの入力信号として接続されているとともに、インバータ回路２１５ｂの出力信号がインバータ回路２１５ａの入力信号として接続されている。
【００２９】
また、第１実施形態では、トランスミッションゲート２１６の入力端子２１６ａ、２１６ｂおよび２１６ｃは、それぞれ、ＳＲＡＭ２１５の端子Ｑ、端子／Ｑ、および、／Ｆ信号が供給される／Ｆ信号線１７に接続されている。なお、／Ｆ信号は、本発明の「第２信号」の一例であり、／Ｆ信号線１７は、本発明の「第２信号線」の一例である。また、トランスミッションゲート２１６の入力端子２１６ａ、２１６ｂは、本発明の「第１トランジスタの制御入力端子」の一例である。また、トランスミッションゲート２１７の入力端子２１７ａ、２１７ｂおよび２１７ｃは、それぞれ、ＳＲＡＭ２１５の端子／Ｑ、端子Ｑ、および、Ｆ信号が供給されるＦ信号線１８に接続されている。なお、Ｆ信号線１８は、本発明の「第１信号線」の一例である。また、トランスミッションゲート２１７の入力端子２１７ａ、２１７ｂは、本発明の「第２トランジスタの制御入力端子」の一例である。また、トランスミッションゲート２１６の出力端子２１６ｄとトランスミッションゲート２１７の出力端子２１７ｄとは、液晶素子２１８の画素電極２１８ａに接続されている。
【００３０】
また、液晶素子２１８は、画素電極２１８ａと、画素電極２１８ａに対向配置された共通電極２１８ｂと、画素電極２１８ａおよび共通電極２１８ｂの間に挟持された液晶２１８ｃとにより構成されている。ここで、第１実施形態では、液晶２１８ｃは、パルス状のＦ信号と／Ｆ信号とにより反転駆動されるように構成されている。
【００３１】
また、第１実施形態では、図３に示すように、／Ｆ生成回路６は、インバータ回路６１から構成されている。なお、インバータ回路６１は、ｐチャネルトランジスタ６１１とｎチャネルトランジスタ６１２とから構成されている。ｐチャネルトランジスタ６１１のソース／ドレインの一方とｎチャネルトランジスタ６１２のソース／ドレインの他方とが接続されている。ｐチャネルトランジスタ６１１のソース／ドレインの他方には、高電圧側の電位を供給するＦＶＤＤ１５が接続されている。また、ｎチャネルトランジスタ６１２のソース／ドレインの一方には、低電圧側の電位を供給するＦＶＳＳ１６が接続されている。ｐチャネルトランジスタ６１１とｎチャネルトランジスタ６１２とのゲートには、信号が入力されるように構成されている。また、ｐチャネルトランジスタ６１１のソース／ドレインの一方、または、ｎチャネルトランジスタ６１２ソース／ドレインの他方を介して、ＦＶＤＤ１５またはＦＶＳＳ１６の電位が供給されるように構成されている。
【００３２】
図４は、本発明の第１実施形態によるＦ信号と／Ｆ信号との信号波形図である。次に、図１〜図４を参照して、本発明の第１実施形態による液晶表示装置１００の動作について説明する。
【００３３】
まず、走査線駆動回路３およびデータ線駆動回路４からの信号により、図２に示す所定の画素２１のＹゲート線７およびＸゲート線８にＨレベルの信号が入力される。これにより、トランジスタ２１１〜トランジスタ２１４がオン状態となる。その結果、データ線９ａおよびデータ線９ｂを介して、ＳＲＡＭ２１５の端子Ｑおよび端子／Ｑに極性の異なる画像データがそれぞれ入力される。
【００３４】
また、図１に示すように、接続端子１０ｂには、Ｆ信号が入力されている。なお、第１実施形態では、Ｆ信号は、図４に示すように、ＦＶＤＤ１５とＦＶＳＳ１６とによって形成された、高電圧側の電位と低電圧側の電位とからなるパルス状の信号である。そして、Ｆ信号は、表示部２と、／Ｆ生成回路６と、コンタクト部１１とに入力される。また、第１実施形態では、／Ｆ生成回路６に入力されたＦ信号は、インバータ回路６１によって反転させられ、／Ｆ生成回路６において／Ｆ信号が生成される。この／Ｆ信号は、表示部２に入力される。なお、インバータ回路６１に入力されるＦ信号の極性がＨレベルからＬレベル、または、ＬレベルからＨレベルに切り替わる際に、瞬間的ではあるが、インバータ回路６１のｐチャネルトランジスタ６１１とｎチャネルトランジスタ６１２との両方がオン状態となる。このとき、ＦＶＤＤ１５からＦＶＳＳ１６に貫通電流が流れて、ＦＶＤＤ１５とＦＶＳＳ１６との電圧に歪みが生じる。
【００３５】
そして、図２に示すように、表示部２に入力されたＦ信号は、トランスミッションゲート２１７と共通電極２１８ｂとに入力される。また、表示部２に入力された／Ｆ信号は、トランスミッションゲート２１６に入力される。
【００３６】
ここで、例として、ＳＲＡＭ２１５の端子Ｑに、Ｈレベルのデータが入力され、端子／Ｑに、Ｌレベルのデータが入力された場合について説明する。このとき、トランスミッションゲート２１６がオン状態となるとともに、トランスミッションゲート２１７は、オフ状態のままである。これにより、画素電極２１８ａには、／Ｆ信号が入力される。その結果、共通電極２１８ｂには、Ｆ信号が入力されているので、液晶２１８ｃには、Ｆ信号の電位と／Ｆ信号の電位との差に相当する電位が印加される。これにより、液晶２１８ｃは、オン状態となる。なお、ＳＲＡＭ２１５の端子Ｑに、Ｌレベルのデータが入力され、端子／Ｑに、Ｈレベルのデータが入力された場合は、画素電極２１８ａには、Ｆ信号が入力され、共通電極２１８ｂには、Ｆ信号が入力されるので、液晶２１８ｃには、電圧が印加されない。その結果、液晶２１８ｃは、オフ状態となる。
【００３７】
第１実施形態では、上記のように、液晶２１８ｃを駆動するＦＶＤＤ１５およびＦＶＳＳ１６に接続された電源線１５ａおよび１６ａと、走査線駆動回路３およびデータ線駆動回路４を駆動するＶＤＨ１２およびＶＳＳ１４に接続された電源線１２ａおよび１４ａとを備えることによって、ＦＶＤＤ１５に接続された電源線１５ａからＦＶＳＳ１６に接続された電源線１６ａに瞬間的に貫通電流が流れてＦＶＤＤ１５に接続された電源線１５ａおよびＦＶＳＳ１６に接続された電源線１６ａの電圧に歪みが生じても、走査線駆動回路３およびデータ線駆動回路４を駆動するＶＤＨ１２およびＶＳＳ１４に接続された電源線１２ａおよび１４ａは、液晶２１８ｃを駆動するＦＶＤＤ１５およびＦＶＳＳ１６に接続された電源線１５ａおよび１６ａとは異なるので、ＦＶＤＤ１５およびＦＶＳＳ１６に接続された電源線１５ａおよび１６ａの電圧の歪みによってＶＤＨ１２およびＶＳＳ１４に接続された電源線１２ａおよび１４ａの電圧が歪むことはない。これにより、液晶２１８ｃを駆動するＦＶＤＤ１５およびＦＶＳＳ１６の電圧に歪みが生じることによって、走査線駆動回路３およびデータ線駆動回路４が誤作動し、画素２１８ｃが誤作動するのを抑制することができる。また、走査線駆動回路３およびデータ線駆動回路４を駆動するＶＤＨ１２およびＶＳＳ１４に接続された電源線１２ａおよび１４ａが、液晶２１８ｃを駆動するＦＶＤＤ１５およびＦＶＳＳ１６に接続された電源線１５ａおよび１６ａとは異なる電源であることにより、ＦＶＤＤ１５およびＦＶＳＳ１６に接続された電源線１５ａおよび１６ａの電圧の歪みによってＶＤＨ１２およびＶＳＳ１４に接続された電源線１２ａおよび１４ａの電圧が歪むことはないので、走査線駆動回路３およびデータ線駆動回路４の動作マージンが小さくなるのを抑制することができる。
【００３８】
また、第１実施形態では、上記のように、液晶２１８ｃを、パルス状のＦ信号と、Ｆ信号を反転させた／Ｆ信号とにより反転駆動するように構成することによって、液晶２１８ｃに印加される電圧の方向が切り替わるので、液晶２１８ｃが劣化するのを抑制することができる。
【００３９】
また、第１実施形態では、上記のように、ＦＶＤＤ１５およびＦＶＳＳ１６によりパルス状のＦ信号および／Ｆ信号を生成することによって、容易に、高電圧側の電位と低電圧側の電位とからなるパルス状の信号を生成することができる。
【００４０】
また、第１実施形態では、上記のように、Ｆ信号を反転することにより、／Ｆ信号を生成する／Ｆ生成回路６を備えることによって、Ｆ信号と／Ｆ信号とを液晶表示装置１００の外部から入力する場合と異なり、入力信号が１つになるので、接続端子の数を減らすことができる。
【００４１】
また、第１実施形態では、上記のように、／Ｆ生成回路６を、インバータ回路６１から構成することによって、容易に、Ｆ信号を反転させた／Ｆ信号を生成することができる。
【００４２】
また、第１実施形態では、上記のように、トランスミッションゲート２１６には、／Ｆ信号が入力され、トランスミッションゲート２１７には、Ｆ信号が入力され、共通電極２１８ｂには、Ｆ信号が入力されるように構成することによって、トランスミッションゲート２１６とトランスミッションゲート２１７とのオン／オフを切り替えることにより、画素電極２１８ａと共通電極２１８ｂとの間の電位差を切り替えることができるので、液晶２１８ｃのオン／オフを切り替えることができる。
【００４３】
また、第１実施形態では、上記のように、ＦＶＤＤ１５およびＦＶＳＳ１６に接続された電源線１５ａおよび１６ａと、走査線駆動回路３およびデータ線駆動回路４を駆動する電圧を供給するＶＤＨ１２およびＶＳＳ１４に接続された電源線１２ａおよび１４ａとには、略同電位の電位を供給する。電源線１５ａおよび１６ａと、電源線１２ａおよび１４ａとには、略同電位の電位が供給されているので、電源線１５ａおよび１６ａと、電源線１２ａおよび１４ａとを別系統とする必要はないが、電源線１５ａおよび１６ａと、電源線１２ａおよび１４ａとを別系統とすることにより、画素２１８ｃが誤作動するのをより抑制することができる。
【００４４】
（第２実施形態）
図５は、本発明の第２実施形態による液晶表示装置の平面図である。次に、図５を参照して、この第２実施形態では、上記第１実施形態と異なり、ＦＶＤＤ電源回路２０が基板１上に設けられている液晶表示装置１１０について説明する。
【００４５】
第２実施形態による液晶表示装置１１０は、図５に示すように、基板１上にＶＤＤ電源回路１９およびＦＶＤＤ電源回路２０が設けられている。ここで、ＶＤＤ電源回路１９およびＦＶＤＤ電源回路２０は、低温ポリシリコンプロセスによりガラス基板上に回路機能を集積するシステム・オン・グラス（ＳＯＧ）技術により、基板１上に形成される。これによれば、半導体部品点数の削減、組立の簡便化ができ、外部回路基板も縮小でき、全体として小型・軽量化を実現することができる。なお、ＦＶＤＤ電源回路２０は、本発明の「第１電源部」の一例である。ここで、第２実施形態では、ＶＤＤ電源回路１９およびＦＶＤＤ電源回路２０は、表示部２を挟んで、走査線駆動回路３と対向するように基板１の額縁部１ａに配置されている。また、ＶＤＤ電源回路１９は、インターフェース回路５に接続されており、インターフェース回路５を駆動するための電源として用いられる。また、第２実施形態では、ＦＶＤＤ電源回路２０は、／Ｆ生成回路６に接続されており、／Ｆ信号を生成するための電源として用いられる。また、Ｆ信号を生成するために用いられるＦＶＤＤ１５は、基板１の外部（例えば、外付け制御ＩＣ上等）に別途設けられている。
【００４６】
なお、第２実施形態のその他の構成および動作は、上記第１実施形態と同様である。
【００４７】
第２実施形態では、上記のように、ＦＶＤＤ電源回路２０を基板１上に設けることによって、液晶表示装置１１０の外部だけから電力を供給する場合と異なり、より安定した電源を液晶表示装置１１０に供給することができる。
【００４８】
また、第２実施形態では、上記のように、／Ｆ生成回路６は、基板１上に設けられるＦＶＤＤ電源回路２０を用いるように構成することによって、液晶表示装置１１０の外部だけから電力を供給する場合と異なり、／Ｆ生成回路６をより安定して駆動することができる。
【００４９】
また、第２実施形態では、上記のように、ＦＶＤＤ電源回路２０を、表示部２を挟んで走査線駆動回路３と対向するように設けることによって、基板１の走査線駆動回路３が形成されていない額縁部にＦＶＤＤ電源回路２０を設けることができるので、基板１が大きくなるのを抑制することができる。
【００５０】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００５１】
たとえば、上記第１および第２実施形態では、／Ｆ生成回路を１つのインバータにより構成する例を示したが、本発明はこれに限らず、複数のインバータから／Ｆ生成回路を構成してもよい。
【００５２】
また、上記第１および第２実施形態では、共通電極にＦ信号を印加する例を示したが、本発明はこれに限らず、共通電極に／Ｆ信号を印加するようにしてもよい。
【００５３】
また、上記第１および第２実施形態では、画素内にＳＲＡＭを設ける例を示したが、本発明はこれに限らず、ＤＲＡＭを設けてもよい。
【００５４】
また、上記第２実施形態では、ＶＤＤ電源回路とＦＶＤＤ電源回路とを基板の上に形成する例を示したが、本発明はこれに限らず、ＶＳＳ電源回路とＦＶＳＳ電源回路とを基板の上に形成してもよい。
【００５５】
また、上記第１実施形態では、ＦＶＤＤ１５およびＦＶＳＳ１６に接続された電源線１５ａおよび１６ａと、走査線駆動回路３およびデータ線駆動回路４を駆動する電圧を供給するＶＤＨ１２およびＶＳＳ１４に接続された電源線１２ａおよび１４ａとには、略同電位の電位を供給する例を示したが、本発明はこれに限らず、ＦＶＤＤ１５およびＦＶＳＳ１６に接続された電源線１５ａおよび１６ａと、インターフェース回路５を駆動する電圧を供給するＶＤＤ１３およびＶＳＳ１４に接続された電源線１３ａおよび１４ａに略同電位の電位を供給する構成としてもよい。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１実施形態による液晶表示装置の平面図である。
【図２】本発明の第１実施形態による画素の回路図である。
【図３】本発明の第１実施形態による／Ｆ生成回路の回路図である。
【図４】本発明の第１実施形態によるＦ信号と／Ｆ信号との信号波形図である。
【図５】本発明の第２実施形態による液晶表示装置の平面図である。
【符号の説明】
【００５７】
１  基板
２  表示部
３  走査線駆動回路
４  データ線駆動回路
６  ／Ｆ生成回路（反転信号生成回路）
７  Ｙゲート線（走査線）
８  Ｘゲート線（走査線）
９、９ａ、９ｂ  データ線
１２ａ  電源線（第２電源線）
１３ａ  電源線（第２電源線）
１４ａ  電源線（第２電源線）
１５  ＦＶＤＤ（第１電源、第１電源部）
１５ａ  電源線（第１電源線）
１６  ＦＶＳＳ（第１電源、第２電源部）
１６ａ  電源線（第１電源線）
１７  ／Ｆ信号線（第２信号線）
１８  Ｆ信号線（第１信号線）
２０  ＦＶＤＤ電源回路（第１電源部）
２１  画素
６１  インバータ回路
２１５  ＳＲＡＭ（記憶素子）
２１６  トランスミッションゲート（第１トランジスタ）
２１６ａ  入力端子（制御入力端子）
２１６ｂ  入力端子（制御入力端子）
２１７  トランスミッションゲート（第２トランジスタ）
２１７ａ  入力端子（制御入力端子）
２１７ｂ  入力端子（制御入力端子）
２１８ａ  画素電極
２１８ｂ  共通電極
２１８ｃ  液晶
【図１】
2009223125.tif 000003
【図２】
2009223125.tif 000004
【図３】
2009223125.tif 000005
【図４】
2009223125.tif 000006
【図５】
2009223125.tif 000007