(57)【要約】【課題】  生産性及び信頼性の向上が可能な小型の半導体装置及び半導体装置の製造方法を提供すること。【解決手段】  半導体ウェハ部１１の一方の主面に、略同一寸法で形成された半導体素子である能動領域１２を、電極パッド１３の一部を開口させるパッシベーション膜１４で覆われた半導体チップ１０の電極パッド１３に接続させる第１接続部２３、基板１００に接続させ、半導体ウェハ部１１よりも外側に位置する第２接続部２５、及び、第１接続部２３と第２接続部２５とを連続させるとともに、第１接続部２３と第２接続部２５とに対して所定の角度を有する屈曲部２４を備えるリード部２０を、めっきにより形成する。【選択図】      図１
2009224711.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェハ上に配置された半導体素子、及び、前記半導体素子と接続され、少なくとも一部が一方の主面から電極を有する半導体チップと、
一方の端部が前記電極に接続され、他方の端部が前記半導体チップの側面から突出するめっき法で形成された複数のリードと、を備えることを特徴とする半導体装置。
【請求項２】
前記リードは、前記一方の端部と前記他方の端部とを互いに前記半導体チップの高さ方向に離間させ、且つ、前記一方の端部と前記他方の端部とを連続させる、前記半導体チップの主面に対して角度が設けられた屈曲部を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記リードは、前記半導体チップの相対する側面側にそれぞれ設けられ、これら側面に平行な前記半導体チップの中心線、又は、前記半導体チップの中心点に対して非対称にそれぞれ設けられることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記半導体チップは、半導体ウェハ、この半導体ウェハの一方の主面に複数配置された前記半導体素子、この半導体素子にそれぞれ接続された前記電極、及び、前記複数の半導体素子を覆う絶縁性保護膜を、少なくとも一の前記半導体素子を含む個片としたものであることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記半導体素子は前記半導体チップの外形と同等形状に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項６】
複数配置された半導体素子にそれぞれ接続された電極の少なくとも一部を開口し、前記半導体素子を覆う絶縁性保護膜を一方の主面に有する半導体ウェハの、前記一方の主面に、前記電極を開口する開口部を有する樹脂層を形成する工程と、
前記電極及び前記樹脂層に導電性膜を形成する工程と、
前記導電性膜を陰極として電気めっき法により、前記開口部にリードを形成する工程と、
前記半導体ウェハの他方の面から、前記樹脂層までダイシングにより切断する工程と、
前記樹脂層を剥離除去する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項７】
前記樹脂層を形成する工程は、前記開口部を、連続する段形状に形成することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記樹脂層を形成する工程は、前記開口部を、前記複数の半導体素子に対してそれぞれ設けられる前記開口部が、隣り合う前記半導体素子上に形成された前記開口部と干渉しない位置に形成することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項９】
前記樹脂層を形成する工程は、前記開口部を、隣り合う前記半導体素子上まで形成することを特徴とする請求項６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、小型の半導体装置及び半導体装置の製造方法に関し、特に、生産性及び信頼性の向上が可能なものに関する。
【背景技術】
【０００２】
近年、情報処理技術の発達及び普及により、電子機器の小型化、薄型化及び高性能化に伴って、半導体装置の小型化も要求されている。従来、携帯端末等に用いられる数ピン〜１００ピン程度の半導体装置は、ＳＯＰ（Ｓｍａｌｌ  Ｏｕｔ−ｌｉｎｅ  Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）等が用いられていた。しかし、更なる小型化の要求から、ノンリードタイプのＳＯＮ(Ｓｍａｌｌ  Ｏｕｔ−ｌｉｎｅ  Ｎｏｎ−ｌｅａｄ  Ｐａｃｋａｇｅ)やＱＦＮ（Ｑｕａｄ  Ｆｌａｔ  Ｎｏｎ−ｌｅａｄ  Ｐａｃｋａｇｅ）等が用いられている。さらに近年では、さらに小型なＣＳＰ（Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ）も用いられている。
【０００３】
ＳＯＮやＱＦＮは、ノンリードタイプであるため、リードがパッケージの外側へ突出しておらず、電極がパッケージ下面及び側面に露出しているタイプの半導体装置では、半田による基板電極への接続は、半導体装置の下面及び側面にて行なわれる。
【０００４】
また、ＣＳＰは、内部の半導体素子と半導体装置とのサイズが略同一に形成された最も小さな半導体装置である。このようなＣＳＰは、一般的にパッケージの下面に半田ボールが格子状に複数形成され、この半田ボールで基板電極に接続することで、基板に実装される。
【０００５】
これらのＳＯＰ、ＱＦＰ、ＳＯＮ及びＱＦＮといった半導体装置の製造工程は、主として、まず、ダイシング後の個片化した半導体チップを、リードフレームにマウントする。次に、ワイヤボンディングにより半導体チップの電極とリードに接続し、封止樹脂で半導体チップをモールドし、リードを切り離し、最後に、リードを外装メッキする。これらの工程により、半導体装置が製造される。
【０００６】
これに対し、ＣＳＰの製造工程は、半導体ウェハの表面上に半田ボールを搭載し、ダイシングして個片化することで、半導体装置が製造される。このように、ＣＳＰは、他の半導体装置に比べ生産性が高い。
【０００７】
このようなＣＳＰは、半導体ウェハに設けられた半田ボールを介して基板電極に接続される。しかし、一般的なＣＳＰの半導体装置には、例えばガラスエポキシ基板に、シリコンで形成された半導体ウェハが実装されるため、基板と半導体装置との線熱膨張係数が異なる。このため、温度変化に伴う、ＣＳＰと基板との熱膨張差（寸法差）により、半田ボールの接続部にせん断応力が集中する。電子機器の信頼性試験の温度サイクル試験や、電子機器の使用等により、半田ボールの接続部にせん断応力が繰り返し印可され、疲労破断（せん断）する可能性が高い。
【０００８】
しかし、このような半田ボールによる接続は、半導体チップの下面で接続されていることが多く、実装後の外観検査が実質的に不可能であるため、接続不良等を発見できない虞もある。このため、現状として、外観検査が不可能なＣＳＰではなく、外観検査が可能なＳＯＰやＱＦＰ等の比較的接続信頼性が高い半導体装置が用いられている。
【０００９】
しかし、ＣＳＰであっても、外部の外観検査が可能な半導体装置が知られている（例えば、特許文献１参照）。このような半導体装置は、半導体ウェハのダイシングライン上に貫通孔を設け、この貫通孔をメタライズしダイシングすることで、貫通孔を半円状に分割し、半導体チップの端面部に電極を設ける、というものである。
【００１０】
このような構成の半導体装置とすることで、半導体素子と半導体チップとのサイズが略同一であって、基板に実装する際に、パッケージ端面の電極を用いて半田接続可能となる。また、半導体チップの端面よりも外部に電極が形成されているため、実装後の外観検査が可能となる。
【特許文献１】特開平１１−２０４５１９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述した半導体装置では問題があった。即ち、半導体ウェハに貫通孔を設けるために、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）等の技術が必要となり、新たに設備投資が必要となり、製造コストの増大となる。また、実装後の温度サイクルにより発生する基板と半導体装置との熱膨張差により、基板と半導体装置との半田接続部に応力が集中し、半田接続部の疲労破断の虞があり、高い信頼性を得ることができない。
【００１２】
そこで本発明は、半導体チップと半導体素子とが略同一なサイズの半導体装置であっても、生産性及び実装時の信頼性の向上が可能な小型の半導体装置及び半導体装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１３】
前記課題を解決し目的を達成するために、本発明の半導体装置及び半導体装置の製造方法は次のように構成されている。
【００１４】
本発明の一態様とし、半導体ウェハ、この半導体ウェハ上に配置された半導体素子、この半導体素子を覆う保護膜、及び、前記半導体素子と接続され、少なくとも一部が一方の主面且つ前記保護膜から露出する電極を有する半導体チップと、一方の端部が前記電極に接続され、他方の端部が前記半導体チップの側面から突出するめっき法で形成された複数のリードと、を備えることを特徴とする半導体装置が提供される。
【００１５】
本発明の一様体とし、複数配置された半導体素子にそれぞれ接続された電極の少なくとも一部を開口し、前記半導体素子を覆う絶縁性保護膜を一方の主面に有する半導体ウェハの、前記一方の主面に、前記電極を開口する開口部を有する樹脂層を形成する工程と、前記電極及び前記樹脂層に導電性膜を形成する工程と、前記導電性膜を陰極として電気めっき法により、前記開口部にリードを形成する工程と、前記半導体ウェハの他方の面から、前記樹脂層までダイシングにより切断する工程と、前記樹脂層を剥離除去する工程と、を備えることを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１６】
本発明によれば、半導体チップと半導体素子とが略同一なサイズの半導体装置であっても、生産性及び実装時の信頼性の向上が可能となる。
【発明を実施するための最良の形態】
【００１７】
図１は本発明の一実施の形態に係る半導体装置１の構成を示す下面図、図２は同半導体装置１のＸ−Ｘ断面を示す断面図、図３は同半導体装置１の実装を示す上面図、図４は同半導体装置１の実装の一例のＹ−Ｙ断面を示す断面図である。
【００１８】
図１、２に示すように、半導体装置１は、ＣＳＰ（Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ）に形成され、半導体チップ１０と、半導体チップ１０に設けられたリード部２０とを備えている。
【００１９】
半導体チップ１０は、例えば直方体にＳｉで形成された半導体ウェハ部（以下「ウェハ部」）１１と、このウェハ部１１の一方の主面に形成されたトランジスタ等の半導体素子である能動領域１２と、この能動領域１２上に形成され、Ａｌ及びＣｕ等を主体とする複数の電極パッド１３と、ウェハ部１１の一方の主面及び能動領域１２をコーティングするパッシベーション（受動）膜（保護膜）１４とを備えている。パッシベーション膜１４は、ＳｉＯ２膜、ＳｉＮ膜及びポリイミド膜等を積層することで形成されており、電極パッド１３に対応する位置に開口部１５を有している。
【００２０】
ウェハ部１１及び能動領域１２の、主面方向の寸法は、ウェハ部１１が能動領域１２より若干大きく、又は、略同一寸法に形成されている。なお、ウェハ部１１上に設けられた能動領域１２の表面は、パッシベーション膜１４によりコーティングされている。
【００２１】
電極パッド１３は、半導体チップ１０の互いに対向する側面側の端部、且つ、半導体チップ１０の側面から第２接続部２５の端部が突出する位置に複数（図１，２中、対向する半導体チップ１０の端面部にそれぞれ２つ）形成されている。
【００２２】
リード部２０は、Ｃｕ又はＣｕを主体とする合金により形成されたリード２１と、リード２１の表面に、Ｓｎ又はＳｎ−Ａｇ等のＳｎ合金を鍍金することで形成された積層膜２２とを備えている。リード２１は、開口部１５を介して各電極パッド１３に接続される第１接続部２３と、この第１接続部２３から半導体チップ１０の主面に対して所定の角度屈折する屈曲部２４と、この屈曲部２４の端部に設けられ、後述する基板１００の金属パッド１０２に接続される第２接続部２５とを備えている。また、電極パッド１３及び開口部１５と、リード部２０（第１接続部２３）とは、後述するシード層３２を介して接続されている。
【００２３】
なお、複数の電極パッド１３及び複数のリード部２０は、半導体チップ１０の中心点に対して点対称、又は、電極パッド１３（リード部２０）が設けられている側面に平行な中心線に対して線対称に移動させた際に、他の電極パッド１３及びリード部２０が位置しない配置で形成されている。なお、電極パッド１３が設けられている側面に沿った方向の半導体チップ１０の中心線が平行でない場合（例えば、半導体チップ１０が正方形又は長方形でない場合）には、電極パッド１３が設けられた半導体チップ１０の側面間に位置する中心線とする。
【００２４】
第１接続部２３は、少なくとも、開口部１５から露出する電極パッド１３を覆うとともに、開口部１５から離間する方向に広がる形状、例えば断面が台形形状に形成されている。
【００２５】
屈曲部２４は、第１接続部２３及び第２接続部２５に対して所定の角度を有して形成されている。この角度は、半導体装置１へ熱印可時に、半導体チップ１０と後述する基板１００との熱膨張差のより、第１接続部２３及び第２接続部２５が離間した際に、第１接続部２３の下面（ここでは、半導体チップ１０側の面とは相対する面）が基板１００に当接しない角度に形成されている。このため、屈曲部２４の角度は、半導体チップ１０及び基板１００の熱膨張率の関係により、適宜設定する。
【００２６】
第２接続部２５は、半導体チップ１０とリード部２０とを接続した際に、少なくとも第２接続部２５の一部が半導体チップ１０の外周から突出する形状に形成されている。なお、第２接続部２５の突出長さは、半導体装置１の実装環境、屈曲部２４の角度、必要接合強度、及び、第１接続部２３の位置等により適宜設定される。
【００２７】
なお、図３、４に示すように、半導体装置１は、基板１００に実装されることとなる。  
基板１００は、ＦＲ−４等で形成された樹脂基板１０１と、この樹脂基板１０１上に設けられ、他構成品や配線回路へと接続される金属パッド１０２と、この金属パッド１０２の一部又は全部を除く樹脂基板１０１上に設けられたソルダレジスト１０３とを備えている。ソルダレジスト１０３は、金属パッド１０２上を開口することで、金属パッド１０２を外部に露出可能に形成されている。
【００２８】
このような基板１００を用いた一例として、半導体装置１は、基板１００の金属パッド１０２とリード２１の第２接続部２５とを、半田Ｈにより接続することで実装されている。
【００２９】
次に、半導体装置１の製造方法を図５〜１９を用いて説明する。  
図５に示すように、まず、半導体ウェハ（以下「ウェハ」）１１Ａ上に、複数の能動領域１２、各能動領域１２に複数接続された電極パッド１３、及び、各電極パッド１３上に開口部１５を有するパッシベーション膜１４をそれぞれ形成する。なお、能動領域１２、電極パッド１３及びパッシベーション膜１４は、ウェハ１１Ａを個片（ウェハ部１１）とした際に、各ウェハ部１１が能動領域１２及び電極パッド１３を有する位置となるように、ウェハ１１Ａ上に配置させる。なお、後述にもあるが、ウェハ部１１は、ウェハ１１Ａの破線で示す切断部Ｑで切断した個片である。
【００３０】
次に、図６に示すように、パッシベーション膜１４上であって、ウェハ１１Ａ全面に、第１のレジスト層（樹脂層）３０を、例えば感光性の液状レジストにより形成する。この第１のレジスト層３０形成後、第１のレジスト層３０の電極パッド１３が位置する個所に遮光マスクを用いて露光及び現像することで、電極パッド１３上を開口させる第１開口部３１を形成する。この第１開口部３１は、例えば、ウェハ１１Ａからウェハ１１Ａの厚み方向に離間するに従い、開口面積が広くなるように形成されている。尚、第１のレジスト層３０は、液状レジストで形成するのではなくドライフィルムレジスト等でもよい。
【００３１】
第１のレジスト層３０を形成後、図７に示すように、ウェハ１１Ａの電極パッド１３側の全面に、後述する電気めっきのための給電層としてシード層（導電性膜）３２を蒸着法やスパッタ法等の物理的被着法により形成する。即ち、シード層３２は、電極パッド１３、パッシベーション膜１４、開口部３１を含む第１のレジスト層３０上に形成されることとなる。
【００３２】
シード層３２は、例えば、ウェハ１１Ａ上全面にＴｉ膜を０．１μｍ形成し、Ｃｕ膜を少なくとも０．２μｍ形成することでＴｉ／Ｃｕの積層膜を形成する。このシード層３２のＴｉ層は、第１のレジスト層３０及び電極パッド１３等とＣｕ層との密着強度を向上させ、Ｃｕ層は、電気めっき時の通電路となる。
【００３３】
次に、図８に示すように、シード層３２上に感光性の液状レジストにより、第１のレジスト層３０と略同一の厚みに第２のレジスト層３３を形成する。この第２のレジスト層３３形成後、第２のレジスト層３３の第１開口部３１が位置する個所に、露光及び現像を行い、第２開口部３４を形成する。この第２開口部３４は、第１のレジスト層３０の第１開口部３１よりも大であって、第１開口部３１と隣り合うウェハ部１１上まで第２開口部３４の一部が位置する形状に形成する。
【００３４】
即ち、ウェハ１１Ａ上方から視認した場合の第２開口部３４の形状は、例えば長方形状に形成されている。このように、第１開口部３１と第２開口部３４とが連続することで、その深さが異なる方形の開口部３５が形成されることとなる。なお、第２のレジスト層３３の厚みは、後述するＣｕめっき膜３６の形成厚さよりも若干厚く形成する。
【００３５】
次に、図９に示すように、電気めっき法により、Ｃｕめっき膜３６を、第１のレジスト層３０及び第２のレジスト層３３に設けられた開口部３５（第１開口部３１及び第２開口部３４）に形成する。ここで、電気めっき法の説明をすると、例えば、主に硫酸銅及び硫酸からなるめっき液中にウェハ１１Ａを浸漬させ、シード層３２に直流電源の負極を接続する。次に、ウェハ１１Ａの被めっき面（シード層３２）と対向するように設置したアノードとして、Ｃｕ板を配置させ、このＣｕ板に直流電源の陽極を接続し、電流を流す。このようにして、電気めっきを行い、Ｃｕめっき膜３６を形成する。なお、Ｃｕめっき膜３６は、経過時間に比例してその厚みが増加するため、Ｃｕめっき膜３６の厚みが、第２のレジスト層３３の厚みと同一に達する前（第２のレジスト層３３の厚みよりＣｕめっき膜３６が薄いとき）に、通電を停止する。
【００３６】
Ｃｕめっき膜３６形成後、図１０に示すように、第２のレジスト層３３に、ダイシング用、即ち、ウェハ１１Ａを一つに固定するための第１マウントフィルム３７にマウントさせる。なお、第１マウントフィルム３７は、例えばマウント面に粘着剤が設けられており、この粘着剤により、第２のレジスト層３３をマウント固定させる。なお、例えば、第１マウントフィルム３７の接着剤は、ＵＶ光により、その粘着力が低下する性質のものを用いる。
【００３７】
次に、図１１に示すように、ウェハ１１ＡのＣｕめっき膜３６が形成された側とは反対の面から、第１のレジスト層３０の途中部までダイシングブレード３８を用いてダイシングを行なう。ここで、例えば、ダイシングの位置（ダイシングライン）が第１のレジスト層３０を超えないように確認しながらダイシングを行なう。この確認には、例えば赤外線カメラを用い、ダイシングブレード３８の位置合わせを行なう。このダイシングにより、ウェハ１１Ａは、第１マウントフィルム３７に固着された第２のレジスト層３３から、シード層３２及び第１のレジスト層３０が連続しているが、パッシベーション膜１４を含むウェハ部１１が個片化されることとなる。
【００３８】
このようにダイシングを行なった後、図１２に示すように、複数のウェハ部１１の、第２のレジスト層３３が設けられたウェハ部１１の主面とは相対する主面全てに、一枚の第２マウントフィルム３９をマウントする。このように、第２マウントフィルム３９により、各ウェハ部１１を全て固定させたら、第１マウントフィルム３７にＵＶ光を照射し、第１マウントフィルム３７を剥離する。なお、第２マウントフィルム３９は、第１マウントフィルム３７と同一のマウントフィルムを用いてもよいし、異なるマウントフィルムでもよい。但し、少なくとも第２マウントフィルム３９は、弾性を有するものを用いる。
【００３９】
次に、第１マウントフィルム３７を剥離したら、図１３に示すように、第２のレジスト層３３を有機剥離液に浸漬又は塗布することで、第２のレジスト層３３を除去する。このとき、有機剥離液は、シード層３２により第１のレジスト層３０へ達しないため、第１のレジスト層３０は、除去されずに残存することとなる。
【００４０】
次に、図１４に示すように、エッチングを行い、シード層３２を除去する。このエッチングは、例えば、過硫酸アンモニウム水溶液でシード層３２のＣｕを溶解し、過酸化水素水、アンモニア水及びキレート剤の混合溶液によりシード層３２のＴｉをエッチングする。
【００４１】
なお、このとき、除去するシード層３２は、第１のレジスト層３０上であって、Ｃｕめっき膜３６が設けられた範囲外のシード層３２、即ち、第２のレジスト層３３を除去したことで外部に露出しているシード層３２のみとなる。また、エッチング時において、過硫酸アンモニウム水溶液によりシード層３２のＣｕを溶解する際に、Ｃｕめっき膜３６をも溶解することとなる。しかし、シード層３２のＣｕの溶解においては、シード層３２のＣｕの膜厚である０．２μｍ程度の溶解であるため、Ｃｕめっき膜３６も０．２μｍ程度溶解するだけとなる。また、シード層３２のＴｉの溶解時には、過酸化水素水、アンモニア水及びキレート剤の混合溶液を用いるため、Ｃｕめっき膜３６は殆ど溶解することはない。このように、エッチングにより、Ｃｕめっき膜３６が殆どエッチングされることなく、さらに、Ｃｕめっき膜３６がエッチングマスクとなり、第１のレジスト層３０上に露出したシード層３２だけが完全にエッチングされる。
【００４２】
次に、図１５に示すように、第１のレジスト層３０を有機剥離液により除去する。この工程により、それぞれのＣｕめっき膜３６を有する半導体チップ１０は、第２マウントフィルム３９にマウントされているだけで、各半導体チップ１０は完全に分離している。
【００４３】
続いて、図１６に示すように、過酸化水素水、アンモニア水及びキレート剤の混合溶液により、Ｃｕめっき膜３６に残っているシード層３２表面のＴｉをエッチングすることで、Ｃｕのめっき膜（Ｃｕめっき膜３６）により形成されたリード２１を形成する。
【００４４】
リード２１形成後、図１７に示すように、例えば無電解めっき法により、リード２１表面にＮｉ及びＳｎ膜からなる積層膜２２を形成する。なお、積層膜２２は、リード２１を基板１００上に半田付けする際に、半田との濡れを高めるために形成するものであり、積層膜２２を設けない代わりに、有機防錆剤を塗布してもよい。このように、リード２１表面に積層膜２２を形成することで、リード部２０が形成される。これらの工程により、半導体チップ１０とリード部２０とが形成され、半導体装置１が形成されることとなる。
【００４５】
次に、図１８の矢印に示すように、第２マウントフィルム３９を、半導体チップ１０のリード部２０が形成されている方向、又は、リード部２０が形成されている方向を含む複数方向に拡張させる。このように、第２マウントフィルム３９を拡張させることで、第２マウントフィルム３９が弾性変形し、半導体チップ１０に間隔ができるため、隣り合う半導体チップ１０の端部にリード部２０が位置することがない。
【００４６】
この状態で、図１９に示すように、半導体装置１をピックアップすることで、ピックアップする半導体装置１の半導体チップ１０と、隣り合う半導体装置１のリード部２０とが干渉することなく、半導体装置１が第２マウントフィルム３９から離間する。
【００４７】
このように構成された半導体装置１では、半導体装置１が基板１００に実装されることで、半導体装置１のリード部２０の第２接続部２５と基板１００の金属パッド１０２とが半田Ｈにより固着（接続）される。また、半導体装置１は、リード部２０の第１接続部２３が、半導体チップ１０の開口部１５を介して電極パッド１３に電解めっき法により接続（固着）されており、第１接続部２３と第２接続部２５とは、屈曲部２４により連続している。
【００４８】
このような基板１００に実装された半導体装置１を実際に用いた場合、例えば電流を基板１００の配線回路を介して金属パッド１０２へ流すと、金属パッド１０２に接続されたリード部２０から半導体チップ１０に入力される。この入力された電流は、半導体チップ１０の能動領域１２を介して別のリード部２０から下流へと流れることとなる。
【００４９】
このとき、電流が基板１００の配線回路及び金属パッド１０２と半導体装置１とに流れるため、半導体装置１及び基板１００は発熱することになる。このような発熱により、基板１００及び半導体装置１は、高温となる。また、半導体装置１が設けられている機器の電源がＯＦＦとなり、電流が遮断されると、半導体装置１及び基板１００は自然冷却（電子機器によってはファン等による冷却）がなされることとなる。このように、半導体装置１及び基板１００の発熱／冷却等の温度サイクルが繰返し行なわれることとなる。
【００５０】
また、例えば、基板１００に半導体装置１を実装し、上述した半導体装置１の実際の使用時に発生する発熱／冷却のサイクルを予測して試験する熱サイクル試験を行なうこともある。このような熱サイクル試験による熱印可は、例えば基板１００及び半導体装置１に、例えば高温槽等を用いて、半導体装置１の使用時に印可されると考えられる熱及びこの熱のサイクルを印可し、各リード部２０の接続状況、及び、半導体装置１の動作状況を確認するものである。主として、製品（半導体装置１）開発時、製品出荷時、又は、製品改良時等に行なわれる。
【００５１】
このような、半導体装置１の使用及び熱サイクル試験等により、半導体装置１及び基板１００に熱が印可されると、半導体装置１及び基板１００は熱膨張することとなる。なお、この熱膨張量は各材料により異なる物性値、即ち熱膨張係数が異なるため、各材料により異なる寸法に膨張する。
【００５２】
即ち、基板１００と半導体装置１（半導体チップ１０）とは、それぞれ異なる熱膨張係数であり、熱膨張量は互いに異なる。ここで、基板１００と半導体チップ１０とは、例えば方形であり、その厚み寸法は幅寸法よりも小さいため、主として、幅方向（主面方向）が厚み方向より膨張する（大きくなる）こととなる。
【００５３】
例えば、図４の矢印に示すように、基板１００と半導体チップ１０とが熱膨張すると、幅方向に膨張することとなる。このとき、基板１００と半導体チップ１０とは、熱膨張係数が異なるため、幅方向の膨張量も異なる。
【００５４】
このような熱膨張により、第１接続部２３及び第２接続部２５は、それぞれが固着された半導体チップ１０及び基板１００との膨張にあわせて移動することとなる。しかし、基板１００及び半導体チップ１０との膨張量が異なるため、第１接続部２３及び第２接続部２５の移動量も異なることとなる。例えば、基板１００の熱膨張係数が半導体チップ１０よりも高い場合には、基板１００が半導体チップ１０よりも熱膨張を行い、第１接続部２３と第２接続部２５とが離間する。また、基板１００の熱膨張係数が半導体チップ１０よりも低い場合には、半導体チップ１０が基板１００よりも熱膨張を行い、第１接続部２３と第２接続部２５とが近接する方向に移動する。
【００５５】
このとき、第１接続部２３と第２接続部２５との間に所定の角度有して屈曲部２４が設けられており、第１接続部２３及び第２接続部２５が離接移動する際には、屈曲部２４の角度が変わることで、第１接続部２３及び第２接続部２５とが離接することとなる。
【００５６】
このように構成された半導体装置１によれば、半導体チップ１０と能動領域１２との寸法が略同一なもの（ＣＳＰ）であっても、めっきによりリード部２０を形成することが可能となる。また、第１、第２のレジスト層３０、３３を設けることで、これらレジスト層３０、３３に形成される第１、第２開口部３１，３４が２段に形成されるため、リード２１に屈曲部２４を設けることが可能となる。
【００５７】
このようなリード部２０とすることで、半導体装置１の使用時（又は熱サイクル試験）に発生する熱による熱膨張により、半導体チップ１０及び基板１００の熱膨張率が異なっても、熱膨張時に、屈曲部２４の角度が変わることで、第１接続部２３及び第２接続部２５との離接が可能となる。また、第１接続部２３と第２接続部２５との離接を可能することで、第１接続部２３及び第２接続部２５と半導体チップ１０及び基板１００との各接続部にせん断応力が印可することを防止可能となる。即ち、第１接続部２３及び第２接続部２５と半導体チップ１０及び基板１００との各接着部の、せん断応力による破断を防止し、接着部の信頼性を向上させることが可能となる。
【００５８】
また、半導体装置１を基板１００に実装しても、第２接続部２５と基板１００（金属パッド１０２）との接続部が、半導体チップ１０の側面よりも外側に位置する構成としたことで、第２接続部２５と基板１００との接続部を容易に視認可能となる。これにより、半導体装置１を基板１００へ実装した際の、第２接続部２５と基板１００との接着状況の確認、即ち外観検査を容易に行なうことが可能となる。また、確実に視認が可能となるため、第１接続部２３と基板１００との未接着や破断の発見が可能となり、半導体装置１の実装の信頼性が向上となる。また、視認により外観検査が可能となり、検査時間の短縮、及び、検査装置等を導入による検査コストの低減とすることが可能となる。
【００５９】
また、リード部２０を半導体チップ１０に半導体チップ１０の中心点に対して点対称、又は、リード部２０が設けられている側面側の端面方向の中心線に対して線対称となる位置に、他のリード部２０が位置しない配置で複数設けられている。これにより、製造時に、半導体チップ１０に設けられた隣り合うリード部２０、及び、隣り合う半導体チップ１０に設けられたリード部２０が互いに干渉することがない。このため、複数の半導体装置１を、上述した一連の工程で同一のウェハ１１Ａで形成することが可能となり、製造工程の容易化及び生産性の向上となる。
【００６０】
上述したように、本実施の形態に係る半導体装置１によれば、半導体チップ１０と略同等の半導体装置１であっても、半導体装置１実装後のリード部２０と基板１００との接続部の目視確認が可能となる。この目視確認により、基板１００と第２接続部２５との未接続や熱印可による破断を確認することができ、信頼性の向上となる。また、リード部２０に屈曲部２４を設けることで、半導体装置１実装後の熱膨張による半導体装置１及び基板１００とリード部２０との第１、第２接続部２３、２５へのせん断応力の印加を防止し、各接続部のせん断（破断）が防止可能となり、半導体装置１の信頼性を向上することができる。
【００６１】
さらに、リード部２０を半導体装置１に設けられた他のリード部２０、及び、隣り合う半導体装置１のリード部２０と干渉しない配置で半導体チップ１０上に形成することで、ウェハ１１Ａレベルで、半導体装置１を形成し、個片とすることが可能となる。このため、リード部２０を形成する半導体装置１であっても、半導体装置１の生産性の向上とすることが可能となる。
【００６２】
なお、上述した発明の形態以外の変形例について説明する。例えば、上述した例では、半導体チップ１０に形成されたリード部２０は、一方の端部に２つ、対向する他方の端部に２つ設ける構成としたが、これは、それぞれ２つに限定されるものではない。即ち、半導体チップ１０に設けられたリード部２０は、ウェハ１１Ａに一体に形成されたときに、隣り合う半導体チップ１０の範囲上であって、リード部２０が互いに干渉しない配置であれば良い。
【００６３】
また、上述した例では、半導体装置１は、パッシベーション膜１４上にリード部２０を設ける構成としたが、図２０に示すように、半導体装置５０として、パッシベーション膜１４上にさらに、エポキシ等の樹脂層５１をコーティングし、そこにリード部２０Ａを形成しても適用可能となる。なお、このときの樹脂層５１の厚さの薄厚に制限はなく、リード部２０Ａを、屈曲部２４を有する構成で、樹脂層５１の開口部にから電極パッド１３と接続可能あれば適用できる。また、図２１に示すように、半導体装置６０として、電極パッド１３上に、Ｃｕポスト６１を形成し、樹脂層６２により封止してもよい。この場合、リード部２０ＢをＣｕポスト６１に接続するように、電極めっき法により形成すればよい。
【００６４】
また、上述した例でのウェハ部１１、シード層３２、第１、第２のレジスト層３０、３３、リード２１及び積層膜２２は、その材質、組成、寸法等を適宜変更しても適用でき、また、めっき液の組成やめっきの条件も同様に適宜変更可能である。
【００６５】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００６６】
【図１】本発明の一実施の形態に係る半導体装置の構成を示す下面図。
【図２】同半導体装置の構成を示す断面図。
【図３】同半導体装置の実装の一例を示す上面図。
【図４】同半導体装置の実装の一例を示す断面図。
【図５】同半導体装置の製造工程を示す説明図。
【図６】同半導体装置の製造工程を示す説明図。
【図７】同半導体装置の製造工程を示す説明図。
【図８】同半導体装置の製造工程を示す説明図。
【図９】同半導体装置の製造工程を示す説明図。
【図１０】同半導体装置の製造工程を示す説明図。
【図１１】同半導体装置の製造工程を示す説明図。
【図１２】同半導体装置の製造工程を示す説明図。
【図１３】同半導体装置の製造工程を示す説明図。
【図１４】同半導体装置の製造工程を示す説明図。
【図１５】同半導体装置の製造工程を示す説明図。
【図１６】同半導体装置の製造工程を示す説明図。
【図１７】同半導体装置の製造工程を示す説明図。
【図１８】同半導体装置の製造工程を示す説明図。
【図１９】同半導体装置の製造工程を示す説明図。
【図２０】本実施の変形例に係る半導体装置を示す断面図。
【図２１】本実施の変形例に係る半導体装置を示す断面図。
【符号の説明】
【００６７】
１…半導体装置、１０…半導体チップ、１１…半導体ウェハ部、１１Ａ…半導体ウェハ、１２…能動領域、１３…電極パッド、１４…パッシベーション膜、１５…開口部、２０、２０Ａ、２０Ｂ…リード部、２１…リード、２２…積層膜、２３…第１接続部、２４…屈曲部、２５…第２接続部、３０…第１のレジスト層、３１…第１開口部、３２…シード層、３３…第２のレジスト層、３４…第２開口部、３５…開口部、３６…膜、３７…マウントフィルム、３８…ダイシングブレード、３９…マウントフィルム、５０…半導体装置、５１…樹脂層、６０…半導体装置、６１…ポスト、６２…樹脂層、１００…基板、１０１…樹脂基板、１０２…金属パッド、１０３…ソルダレジスト、Ｈ…半田、Ｑ…切断部。
【図１】
2009224711.tif 000003
【図２】
2009224711.tif 000004
【図３】
2009224711.tif 000005
【図４】
2009224711.tif 000006
【図５】
2009224711.tif 000007
【図６】
2009224711.tif 000008
【図７】
2009224711.tif 000009
【図８】
2009224711.tif 000010
【図９】
2009224711.tif 000011
【図１０】
2009224711.tif 000012
【図１１】
2009224711.tif 000013
【図１２】
2009224711.tif 000014
【図１３】
2009224711.tif 000015
【図１４】
2009224711.tif 000016
【図１５】
2009224711.tif 000017
【図１６】
2009224711.tif 000018
【図１７】
2009224711.tif 000019
【図１８】
2009224711.tif 000020
【図１９】
2009224711.tif 000021
【図２０】
2009224711.tif 000022
【図２１】
2009224711.tif 000023