(57)【要約】【課題】基板の反り量を低減できる化合物半導体基板の製造方法を提供する。【解決手段】この化合物半導体基板の製造方法は、主表面と、主表面の反対面である裏面とを有する化合物半導体基板を、両面同時ラッピング装置を用いて機械的に加工する、ラッピング工程（Ｓ３０）を備える。また、ラッピングされた化合物半導体基板を研磨する、研磨工程（Ｓ５０）を備える。ラッピング工程（Ｓ３０）では、化合物半導体基板は、裏面のラッピング量が主表面のラッピング量よりも大きくなるように、両面同時ラッピング装置によって機械的に加工される。研磨工程（Ｓ５０）では、化合物半導体基板の主表面が鏡面研磨される。【選択図】図１
2009182135.tif 000002
【特許請求の範囲】
【請求項１】
主表面と、前記主表面の反対面である裏面とを有する化合物半導体基板の製造方法において、
両面同時ラッピング装置を用いて、前記化合物半導体基板を機械的に加工するラッピング工程と、
ラッピングされた前記化合物半導体基板を研磨する研磨工程とを備え、
前記ラッピング工程では、前記化合物半導体基板の前記裏面のラッピング量が前記主表面のラッピング量よりも大きくなるように、前記両面同時ラッピング装置によって機械的に加工され、
前記研磨工程では、前記化合物半導体基板の前記主表面が鏡面研磨される、化合物半導体基板の製造方法。
【請求項２】
前記両面同時ラッピング装置は、
回転運動する定盤と、
前記定盤と回転軸を共有して回転運動する他の定盤と、
前記定盤と前記他の定盤とによって挟まれるように設けられ、前記定盤と回転軸を共有して回転運動する、前記化合物半導体基板を保持するキャリヤとを含み、
前記ラッピング工程では、前記化合物半導体基板は、前記裏面が前記定盤に対向し、前記主表面が前記他の定盤に対向するように、前記キャリヤに保持され、
前記定盤の前記化合物半導体基板に対する相対速度は、前記他の定盤の前記化合物半導体基板に対する相対速度よりも大きい、請求項１に記載の化合物半導体基板の製造方法。
【請求項３】
前記他の定盤は、前記キャリヤと同じ角速度で同じ方向に回転運動を行なう、請求項２に記載の化合物半導体基板の製造方法。
【請求項４】
前記両面同時ラッピング装置は、
回転運動する定盤と、
前記定盤と回転軸を共有して回転運動する他の定盤と、
前記定盤と前記他の定盤とによって挟まれるように設けられ、前記定盤と回転軸を共有して回転運動する、前記化合物半導体基板を保持するキャリヤとを含み、
前記キャリヤには、前記化合物半導体基板を内側に設置可能な凹部が形成されており、
前記ラッピング工程では、前記化合物半導体基板は、前記裏面が前記定盤に対向し、前記主表面が前記凹部の底部に対向するように、前記キャリヤに保持される、請求項１に記載の化合物半導体基板の製造方法。
【請求項５】
前記化合物半導体基板は、ＧａＡｓ、ＩｎＰ、ＺｎＳｅ、ＧａＮ、ＡｌＮ、およびＳｉＣのいずれかの基板である、請求項１から請求項４のいずれかに記載の化合物半導体基板の製造方法。
【請求項６】
請求項１から請求項５のいずれかの製造方法によって製造された、直径が３インチの化合物半導体基板であって、
Ｗａｒｐの平均値が３μｍ以下、標準偏差が０．５μｍ以下である、片面のみ鏡面研磨された、化合物半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、化合物半導体基板の製造方法および化合物半導体基板に関し、特に、異方性を有する化合物半導体基板の製造方法および化合物半導体基板に関する。
【背景技術】
【０００２】
光デバイスや電子デバイスなどの半導体装置を製造する場合には、一般に半導体基板をチャンバ（反応室）内で加熱し、加熱の間に様々な化学および物理処理を実行する。たとえば、基板上へのエピタキシャル層の形成は、チャンバ内に原料ガスを供給し、加熱された基板の表面に原料ガス成分を原料とした膜をエピタキシャル成長させることにより行なわれる。
【０００３】
このような場合には、半導体装置の信頼性および品質の確保ならびに歩留り向上のため、基板の温度分布の均一化が重要視されている。このとき、基板の反り量が大きいと、基板を保持するサセプタから基板への熱伝達が不均一となるため、基板表面の温度分布も不均一となる。そのため、基板表面に形成されるエピタキシャル層の組成も不均一となる。
【０００４】
また、加熱した状態で基板表面にエピタキシャル成長により半導体膜を形成した後に、室温まで温度降下させると、半導体膜側と基板側とに生じる歪によって、基板の反りが誘起される。したがって、もともとの反り量の大きい基板を使うと、エピタキシャル成長後に基板が割れやすい。また、エピタキシャル成長の際には、基板と同サイズの穴の形成されたキャリヤに基板をセットし、キャリヤを回転させながら原料ガスの供給・薄膜成長を行なうため、もともとの反り量の大きい基板を使うと、回転により発生する遠心力および揚力により基板がキャリヤの穴から飛び出してしまうという不具合もある。
【０００５】
したがって、半導体膜積層のために基板を加熱する前に、基板の反り量をできる限り小さくしておくことが重要である。一般に基板の反り量を低減させるには、基板を結晶から切り出すスライスプロセスでの改善が最も寄与率が高いとされていた。したがって、従来技術の枠組みでも、スライスプロセスでの技術開発に重点が置かれている。スライスプロセスの改善によって基板の反り量を低減させる技術は、たとえば特許文献１および２に提案されている。
【特許文献１】特開２００２−１８８３１号公報
【特許文献２】特開２００３−３４０７０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
化合物半導体基板には異方性がある。異方性とは、通常、方向によって性質が異なることをいうが、本明細書では特に、基板の面方位による硬度の違いを指すものとする。一般に、［０１１］方向と［０−１１］方向とにおいて、結晶の硬さ（ビッカース硬度）に違いがある。特に、閃亜鉛鉱型（Zinc blend）結晶構造を有するＧａＡｓのシリコンドープ品では、異方性が大きい。この異方性によって、基板には鞍型状の反りが発生する。鞍型状の反りとは、基板の一の直径方向において半径方向外方に行くに従い上方に反り上がるとともに、当該一の直径方向に対し直交する他の直径方向において半径方向外方に行くに従い下方に反り垂れ下がる変形をいう。
【０００７】
化合物半導体で鞍型の反りが発生するメカニズムについて詳述した文献はないが、一般には、材料による転位（刃状転位、らせん転位）の入り方の違いによるもの、また、転位に関連した破壊靭性の方位依存性によるものが原因になっているものといわれている。同じ材料でもドーパントが異なれば、鞍型反りの状態も変化する。結晶からウェハを切り出し、整形加工を経てラッピングで厚さ調整を行ない、最終鏡面（無ひずみ面）に仕上げる、一連の加工プロセスにおいて、加工中に加工変質層が入る、つまり加工により表面層が材質的に変化することによって、異方性に基づく鞍型反りが発生する。
【０００８】
基板の表面が面内で凹凸しているような鞍型の反りが発生すると、その後の研磨工程で反りを矯正するのは困難である。つまり、基板に鞍型のそりが発生すると、研磨後にも基板に反りが残る。したがって、基板の反り量を効率的に低減することは困難であった。
【０００９】
本発明は上記の問題に鑑みてなされたものであり、その主たる目的は、基板の反り量を低減できる化合物半導体基板の製造方法を提供することである。また、この発明の他の目的は、上記製造方法によって反り量が改善された、化合物半導体基板を提供することである。
【課題を解決するための手段】
【００１０】
本発明者は、化合物半導体基板の製造過程で鞍型状の反りが発生する理由について鋭意検討した。その結果、スライス後の基板間の厚みばらつきを矯正するラッピング工程において、ラッピング量が大きいほど相対的に鞍型反りが強調される傾向があることを見出した。ラッピング加工中、基板表面に加工ひずみが導入されるが、その際基板には鞍状に反ろうとする力がはたらく。つまり、加工中に鞍型状の反りが発生することで、基板表面内の応力分布が不均一になり、その応力分布が基板表面内の不均一ラッピング量として転写されるために、より鞍型の反りが強調される。以上のメカニズムから、ラッピング加工中において応力分布が不均一な状態が長いほど、鞍型状反りは強調されてくると考えられる。本発明では、このメカニズムを応用してラッピング量を少なく制限することで、基板の反りの改善を図るものである。
【００１１】
すなわち、本発明に係る化合物半導体基板の製造方法は、主表面と、主表面の反対面である裏面とを有する化合物半導体基板を、両面同時ラッピング装置を用いて機械的に加工する、ラッピング工程を備える。また、ラッピングされた化合物半導体基板を研磨する、研磨工程を備える。ラッピング工程では、化合物半導体基板は、裏面のラッピング量が主表面のラッピング量よりも大きくなるように、両面同時ラッピング装置によって機械的に加工される。研磨工程では、化合物半導体基板の主表面が鏡面研磨される。
【００１２】
このようにすれば、基板の裏面のラッピング量に対して主表面のラッピング量が小さくなることにより、基板の表裏面を両面同時ラッピングする場合と比較して基板のラッピング量が小さくなる。よって、ラッピング後の基板の反りの形状が鞍型状になることを抑制できる。鞍型状の反りを有していない基板は、その後の研磨工程で比較的反りの矯正が容易である。つまり、研磨によって効率的に反りを低減させ、反り量を小さくした基板を製造することができる。
【００１３】
ここで、ラッピング量とは、ラッピングによって基板表面が研磨されて除去される、基板の材料の研削量であって、たとえば基板の厚みの減少量に基づいて定めることができる。
【００１４】
上記化合物半導体基板の製造方法において好ましくは、両面同時ラッピング装置は、回転運動する定盤と、定盤と回転軸を共有して回転運動する他の定盤とを含む。また、両面同時ラッピング装置は、定盤と他の定盤とによって挟まれるように設けられ、定盤と回転軸を共有して回転運動する、化合物半導体基板を保持するキャリヤを含む。ラッピング工程では、化合物半導体基板は、裏面が定盤に対向し、主表面が他の定盤に対向するように、キャリヤに保持される。定盤の化合物半導体基板に対する相対速度は、他の定盤の化合物半導体基板に対する相対速度よりも大きい。
【００１５】
このようにすれば、化合物半導体基板に対する定盤の相対速度が大きいほど基板のラッピング量が大きくなるために、基板の裏面のラッピング量に対して主表面のラッピング量を小さくし、基板の表裏面を両面同時ラッピングする場合と比較して基板のラッピング量を小さくすることができる。
【００１６】
上記化合物半導体基板の製造方法において好ましくは、他の定盤は、キャリヤと同じ角速度で同じ方向に回転運動を行なう。このようにすれば、他の定盤の化合物半導体基板に対する相対速度を一層小さくすることができるので、基板の主表面側のラッピング量を一層小さくすることができる。よって、基板の表裏面を両面同時ラッピングする場合と比較して、基板のラッピング量を一層小さくすることができる。
【００１７】
上記化合物半導体基板の製造方法において好ましくは、両面同時ラッピング装置は、回転運動する定盤と、定盤と回転軸を共有して回転運動する他の定盤とを含む。また、両面同時ラッピング装置は、定盤と他の定盤とによって挟まれるように設けられ、定盤と回転軸を共有して回転運動する、化合物半導体基板を保持するキャリヤを含む。キャリヤには、化合物半導体基板を内側に設置可能な凹部が形成されている。ラッピング工程では、化合物半導体基板は、裏面が定盤に対向し、主表面が凹部の底部に対向するように、キャリヤに保持される。
【００１８】
このようにすれば、基板の主表面は定盤によって研磨されることがないために、基板の裏面のラッピング量に対して確実に主表面のラッピング量を小さくすることができる。よって、基板の表裏面を両面同時ラッピングする場合と比較して、基板のラッピング量を確実に小さくすることができる。
【００１９】
上記化合物半導体基板の製造方法において好ましくは、化合物半導体基板は、ＧａＡｓ、ＩｎＰ、ＺｎＳｅ、ＧａＮ、ＡｌＮ、およびＳｉＣのいずれかの基板である。これらの化合物半導体基板には異方性があると考えられる。ＧａＡｓにＳｉをドープしたものは最も顕著な異方性を示す傾向がある。よって、異方性のあるＧａＡｓなどの化合物半導体基板について、裏面のラッピング量に対して主表面のラッピング量を小さくすることにより、ラッピング後の基板の反りの形状が鞍型状となることを抑制することができ、その後の研磨工程において基板の反り量を小さくすることができる。
【００２０】
本発明に係る化合物半導体基板は、上記のいずれかの製造方法によって製造された、直径が３インチの化合物半導体基板である。化合物半導体基板は、Ｗａｒｐの平均値が３μｍ以下、標準偏差が０．５μｍ以下であって、片面のみ鏡面研磨されている。
【００２１】
基板の鏡面研磨されていない裏面は、ラッピング加工された面であり、面粗さは５点算術平均粗さ（Ｒａ）が０．５μｍ以上３．０μｍ以下程度の、梨地状の面である。従来、直径が３インチである、片面鏡面研磨された化合物半導体基板では、Ｗａｒｐの値が３μｍ以下である基板の発生頻度はきわめて低く数％程度であった。本発明によれば、上記の製造方法によって、Ｗａｒｐの平均値が３μｍ以下であって、かつ標準偏差が０．５μｍ以下とばらつきも小さい、片面のみ鏡面研磨された化合物半導体基板を得ることができる。
【発明の効果】
【００２２】
この発明の化合物半導体基板の製造方法によると、基板の反り量を低減することができる。
【発明を実施するための最良の形態】
【００２３】
以下、図面に基づいてこの発明の実施の形態を説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
【００２４】
（実施の形態１）
図１は、本発明の化合物半導体基板の製造方法を説明する流れ図である。図１を参照して、化合物半導体基板の製造方法を説明する。図１に示すように、まず工程（Ｓ１０）において、化合物半導体の結晶原料よりバルク単結晶成長により得られた化合物半導体単結晶インゴットを、板状に切断（スライス）する。たとえば、内周刃式切断機やマルチワイヤソーを用いて、インゴットをスライスすることができる。次に工程（Ｓ２０）において、スライス後の基板周囲の角張りを削り落とす、円形加工（ベベリング）、ヘキカイ加工が行なわれる。
【００２５】
次に工程（Ｓ３０）において、砥粒を使用した機械的研磨により、円形加工後の基板を所定の厚み、平坦性、表面粗さに加工する、ラッピングが行なわれる。図２は、実施の形態１の化合物半導体基板の製造方法に用いられる、両面同時ラッピング装置の分解斜視図である。図２に示すように、両面同時ラッピング装置１０は、回転運動する定盤としての上定盤１１と、上定盤１１と回転軸を共有して回転運動する他の定盤としての下定盤１２と、保持孔１４の内側に加工対象である化合物半導体基板を保持するキャリヤ１３とを含む。キャリヤ１３は、上定盤１１と下定盤１２とによって挟まれるように設けられている。
【００２６】
図２に示す両面同時ラッピング装置１０では、保持孔１４が各々３個形成されたキャリヤ１３が下定盤１２上に３個配置されているが、この構成に限られるものではない。たとえば任意の個数の保持孔１４が形成されたキャリヤ１３を任意の個数含むような、両面同時ラッピング装置１０であってもよい。
【００２７】
図３は、両面同時ラッピング装置に基板を設置した状態を示す模式図である。図３に示すように、化合物半導体基板１は、キャリヤ１３の保持孔の内部に設置されている。化合物半導体基板１の厚みがキャリヤ１３の厚みよりも大きくなるように、キャリヤ１３は形成されている。
【００２８】
図４は、キャリヤの移動機構について示す斜視図である。図４に示すように、両面同時ラッピング装置は、下定盤１２の中心に位置する外歯歯車である太陽ギヤ１６と、下定盤１２の外周周囲に位置する内歯歯車であるインターナルギヤ１７とを含む。下定盤１２は、太陽ギヤ１６を設置するために、中心部が開口している形状に形成されている。キャリヤ１３は、太陽ギヤ１６とインターナルギヤ１７とにかみ合って、上定盤１１と下定盤１２との間を自転しながら公転する、略円板形状の遊星歯車である。遊星歯車の公転運動によって、キャリヤ１３は、上定盤１１および下定盤１２と回転軸を共有して回転運動する。
【００２９】
図５は、キャリヤの保持孔付近の断面を拡大して示す両面同時ラッピング装置の断面模式図である。図５に示すように、化合物半導体基板１は、下面３と、下面３の反対面である上面２とを有する。上述の通り、化合物半導体基板１は、厚みがキャリヤ１３の厚みよりも大きく、下面３が下定盤１２に対向し、上面２が上定盤１１に対向するように、キャリヤ１３の保持孔１４に保持されている。
【００３０】
以下、実施の形態１の、両面同時ラッピング装置１０を用いたラッピング加工法について説明する。図２および図３に、ラッピングが行なわれる場合の上定盤１１、下定盤１２およびキャリヤ１３の回転の方向を矢印３１〜３４により示す。図示しないモータなどの駆動機構により、矢印３１に示すように上定盤１１を時計回り方向へ回転させ、矢印３２に示すように下定盤１２を反時計回り方向へ回転させる。つまり、上定盤１１と下定盤１２とは、反対方向へ回転する。
【００３１】
また、遊星歯車の公転運動によって、キャリヤ１３は矢印３３に示すように反時計回り方向へ回転する。同時に、遊星歯車の自転運動によって、矢印３４に示すようにキャリヤ１３は時計回り方向へ回転する。たとえば、インターナルギヤ１７を固定し、太陽ギヤ１６を反時計回り方向へ回転させることによって、上記のような遊星歯車の自転および公転運動を得ることができ、矢印３３、３４に示すようにキャリヤ１３を回転させることができる。
【００３２】
このように上定盤１１、下定盤１２およびキャリヤ１３が回転運動するときに、アルミナ、セリア、ベンガラなどの砥粒と加工液とを含むスラリーを供給する。これにより、上定盤１１と下定盤１２との間で自転しながら公転する化合物半導体基板１と定盤との間の砥粒の転がりによって、化合物半導体基板１が機械的に加工される、ラッピングが行なわれる。
【００３３】
矢印３２で示す下定盤１２の回転運動と、矢印３３で示すキャリヤ１３の公転運動とは、同じ反時計回り方向の回転運動である。一方、上定盤１１とキャリヤ１３とは、反対方向の回転運動を行なう。
【００３４】
またこのとき、下定盤１２とキャリヤ１３とは、反時計回り方向に同じ角速度で回転する。下定盤１２とキャリヤ１３とが同じ角速度で同じ方向に回転（つれ回り）する場合、キャリヤ１３の太陽ギヤ１６周りの公転によって、下面３に対するキャリヤ１３の相対速度は発生しない。つまり下面３は、キャリヤ１３の自転によってのみ下定盤１２に対する相対速度を得ることになる。
【００３５】
その結果、上定盤１１の化合物半導体基板１に対する相対速度は、下定盤１２の化合物半導体基板１に対する相対速度よりも、大きいことになる。
【００３６】
定盤と化合物半導体基板１との相対速度が大きくなるほど、ラッピング量は大きくなる。そのため化合物半導体基板１は、上定盤１１に対向する片面である上面２のラッピング量が、下定盤１２に対向する他の片面である下面３のラッピング量よりも大きくなるように、両面同時ラッピング装置１０によって機械的に加工されることになる。
【００３７】
このように化合物半導体基板１が加工されることにより、ラッピング直後の化合物半導体基板１では、上面２は従来の両面同時ラッピングされた場合と同様にラッピングされるのに対し、下面３では表面の凸部分が削れる程度の加工に留まる。その結果、化合物半導体基板１の表裏面が両面同時ラッピングされた場合に対して下面３のラッピング量が相対的に小さくなり、下面３に導入される鞍型状反りが小さくなる。
【００３８】
図１に戻って、次に工程（Ｓ４０）において、化合物半導体基板の表面を溶解させ、スライスやラッピングなどの機械的な加工に起因して発生する傷や加工ひずみなどの欠陥を除去する、エッチングが行なわれる。次に工程（Ｓ５０）において、ラッピングされた化合物半導体基板１を研磨布に押し付けて研磨して鏡面加工をする、ポリッシングが行なわれる。
【００３９】
図７は、片面鏡面研磨装置の概念を示す模式図である。図８は、研磨プレートの基板を保持する面を示す模式図である。図７および図８に示すように、片面鏡面研磨装置２０は、研磨プレート２１と、ノズル２４と、定盤２５とを備える。化合物半導体基板１は、研磨プレート２１に接着または吸着されて固定される。定盤２５の表面には、研磨布２３が貼り付けられている。化合物半導体基板１は、ラッピング工程で相対的にラッピング量が小さくなるように加工された面である下面３が研磨布２３と対向するように、研磨プレート２１に貼り付けられる。
【００４０】
図７および図８に示す片面鏡面研磨装置２０では、４枚の化合物半導体基板１が貼り付けられた１個の研磨プレート２１が配置されているが、この構成に限られるものではない。たとえば任意の個数の化合物半導体基板１を貼り付けられる研磨プレートを複数個含むような、片面鏡面研磨装置２０であってもよい。
【００４１】
上記のように構成された片面鏡面研磨装置２０を用いて、図７に示す矢印３５のように定盤２５を回転させ、また研磨プレート２１を矢印３６のように回転させる。研磨プレート２１と定盤２５とは、各々独立に回転する。このとき、矢印３７に示すように、たとえば気体圧を利用したエアシリンダにより荷重を加える、またたとえば重錘を搭載して荷重を加えるなどの方法により、研磨プレート２１を定盤２５に押し付ける。同時に、ノズル２４からは、ラッピング用の砥粒よりもさらに細かい砥粒を加工液に混合させた研磨液が供給される。研磨液としては、たとえばコロイダルシリカと塩素系研磨剤とを調合した溶液を使用することができる。
【００４２】
このようにして、化合物半導体基板１の下面３が鏡面研磨される。片面鏡面研磨された化合物半導体基板１においては、鏡面研磨されたミラー面である下面３が、表面上に半導体層が積層されて半導体素子が形成される、主表面となる。一方鏡面研磨されていない非ミラー面である上面２が、主表面の反対面である裏面となる。
【００４３】
このとき、ラッピング工程（Ｓ３０）において、化合物半導体基板１はラッピング後に鞍型状の反りを有さないように加工されている。そのため、化合物半導体基板１の下面３を鏡面研磨することによって、鏡面研磨後のウェハに従来のような顕著な鞍型状の反りは残存せず、反り量を低減できる。
【００４４】
図６は、ラッピング後の化合物半導体基板の一例を示す斜視図である。化合物半導体基板１が図６に示す形状の反りを有する場合には、化合物半導体基板１の外周部４同士を結ぶ方向が、平面形状円形の研磨プレート２１の周方向に沿うように、化合物半導体基板１を研磨プレート２１に貼り付けることが好ましい。このようにすれば、化合物半導体基板１の下面３においてより大きく凸型に反っている部分が研磨プレート２１の径方向に沿うように、化合物半導体基板１が研磨プレート２１に貼り付けられるので、下面３の凸部分をより多く研磨することができる。したがって、研磨後の化合物半導体基板１の反り量を効率的に低減することができる。
【００４５】
図１に戻って、次に工程（Ｓ６０）において、後処理として化合物半導体基板１を研磨プレート２１から剥離し、その後化合物半導体基板１は洗浄される。洗浄後、乾燥を行ない、さらに検査を行なって、化合物半導体基板１の製造が完了する。
【００４６】
以上説明したように、本発明の化合物半導体基板１の製造方法では、ラッピング工程において、化合物半導体基板１の下面３と対向する下定盤１２と、化合物半導体基板１を保持するキャリヤ１３とは、同じ角速度で同じ方向に回転運動を行なう。よって、化合物半導体基板１に対する上定盤１１の相対速度は、下定盤１２の相対速度よりも大きくなっている。その結果、化合物半導体基板１は、上面２のラッピング量が下面３のラッピング量よりも大きくなるように、両面同時ラッピング装置によって機械的に加工される。また研磨工程では、化合物半導体基板１の下面３のみが鏡面研磨される。
【００４７】
このようにすれば、化合物半導体基板１の上面２のラッピング量に対して下面３のラッピング量が小さくなることにより、化合物半導体基板１の表裏面を両面同時ラッピングする場合と比較して、化合物半導体基板１のラッピング量が小さくなる。そのため、ラッピング後の化合物半導体基板１の反りの形状が鞍型状になることを抑制できる。鞍型状の反りを有していない化合物半導体基板１は、その後の研磨工程で反りを軽減できる。
【００４８】
化合物半導体基板１は、ＧａＡｓにシリコン（Ｓｉ）をドープしたものとすることができる。ＧａＡｓにＳｉをドープした化合物半導体基板１では、両面同時ラッピングを行なった場合、鞍型状反りが特に顕著に現れる。但し、ドープされていないＧａＡｓ、Ｐ型ＺｎをドープしたＧａＡｓでも、程度は小さいものの同様の鞍型状反りを示す。また、ＩｎＰ、ＺｎＳｅなどの他の立方晶閃亜鉛鉱型結晶構造を有する化合物半導体や、ＧａＮ、ＡｌＮ、ＳｉＣなどの六方晶ウルツ鉱型結晶構造を有する化合物半導体基板についても同様に、両面同時ラッピングを行なった場合、鞍型状反りが存在するものと考えられる。
【００４９】
化合物半導体基板１がＧａＡｓ、ＩｎＰ、ＺｎＳｅ、ＧａＮ、ＡｌＮ、およびＳｉＣのいずれかの基板である場合、本発明の製造方法に従えば、ラッピング後の化合物半導体基板１の反りの形状が鞍型形状になることを抑制できる。そのため、研磨によって効率的に反りを低減させ、化合物半導体基板１の反り量を小さくすることができる。
【００５０】
これまでの説明においては、化合物半導体基板１の下面３を主表面とし、上面２を裏面として、ラッピング工程では上面２のラッピング量が下面３のラッピング量よりも大きくなるように化合物半導体基板１を加工する例について説明したが、上面２を主表面とし下面３を裏面としてラッピング量を調整しても構わないことは勿論である。
【００５１】
また、ラッピング後の化合物半導体基板の形状は、図６に示す下面３側が凸面になるように反っている形状に限られない。たとえば、ラッピング量のより小さい面である下面３が、ラッピング後に略平面形状であっても、ラッピング直後の化合物半導体基板が鞍型状の反りを有していない形状であるため、その後の研磨工程で反りを矯正し、基板の反り量を低減することができる。
【００５２】
（実施の形態２）
図９は、実施の形態２の化合物半導体基板の製造方法に用いられる、両面同時ラッピング装置の断面模式図である。実施の形態２の両面同時ラッピング装置と、上述した実施の形態１の両面同時ラッピング装置とは、基本的に同様の構成を備えている。しかし、実施の形態２では、キャリヤ１３が図９に示すような形状となっている点で実施の形態１とは異なっている。
【００５３】
具体的には、キャリヤ１３には、一方側としての下側の面が他方側としての上方に凹んだ、天井部４５を有する凹み部４４が形成されている。化合物半導体基板１は、凹み部４４の内部において、キャリヤ１３に保持される。凹み部４４は、化合物半導体基板１を内側に設置可能であるように、形状および寸法を調整されて形成されている。
【００５４】
ラッピング工程（図１に示す工程（Ｓ３０））では、化合物半導体基板１は、キャリヤ１３に保持される。このとき図９に示すように、化合物半導体基板１は、上面２が凹み部４４の天井部４５に対向し、下面３が下定盤１２に対向するように、キャリヤ１３に保持される。このように配置すれば、ラッピング工程中に供給されるスラリーが凹み部４４の天井部４５と化合物半導体基板１との隙間に滞留することも防止でき、良好なラッピングが可能となる。
【００５５】
実施の形態２の化合物半導体基板の製造方法では、ラッピング工程において、上面２は上下いずれの定盤にも接触しないので、定盤とキャリヤ１３との相対速度に関わらず、上面２が研磨されることはない。一方下面３は、下定盤１２と下面３との間の砥粒の転がりによって、機械的に加工される。よって、化合物半導体基板１の下面３のラッピング量に対して、上面２のラッピング量は確実に小さくなる。
【００５６】
つまり、実施の形態２は、上面２を主表面とし、下面３を裏面として、ラッピング工程では下面３のラッピング量が上面２のラッピング量よりも大きくなるように、化合物半導体基板１を加工する例である。下面３のラッピング量に対して上面２のラッピング量が確実に小さくなるため、化合物半導体基板１の表裏面を両面同時ラッピングする場合と比較して、化合物半導体基板１のラッピング量を確実に小さくすることができる。したがって、ラッピング後の化合物半導体基板１の反りの形状が鞍型状になることを抑制することができる。
【実施例】
【００５７】
以下、この発明の実施例について説明する。この発明の化合物半導体基板の製造方法に従い、両面同時ラッピング装置を用いて主表面と裏面とのラッピング量を調整した化合物半導体基板について、反り量を計測する検証実験を行なった。また、両面同時ラッピング装置を用いて表裏両面を同等に加工する、従来の製造方法によって製造した化合物半導体基板の反り量を、比較例として計測した。
【００５８】
化合物半導体基板の反り量は、Ｗａｒｐによって評価した。図１０は、Ｗａｒｐの定義について説明するための模式図である。Ｗａｒｐとは、非吸着時の基板において、基板中心部における基準面（Three point focal plane）からの最高値と最低値とを合わせた距離である。つまり、図１０に示す吸着固定されていない状態の化合物半導体基板１で、化合物半導体基板１の中心部における、化合物半導体基板１の自重による変形成分を補正した基準面ＦＰを考える。基準面ＦＰよりも下側に位置する上面２において基準面ＦＰから最も離れた点と、基準面ＦＰとの距離を、Ｄａとする。基準面ＦＰよりも上側に位置する上面２において基準面ＦＰから最も離れた点と、基準面ＦＰとの距離を、Ｄｂとする。そのときＷａｒｐは次式で表される。
Ｗａｒｐ＝Ｄａ＋Ｄｂ
このようなＷａｒｐの測定値は、常に正の値となる。
【００５９】
実施例の化合物半導体基板は以下のように加工した。まず、ＧａＡｓ種結晶から結晶成長した後に加熱処理により熱歪みを除去した、ＧａＡｓ単結晶インゴットを、マルチワイヤソーなどにより板状にスライス（切断）して、ＧａＡｓ基板を作製した。インゴットには、スライスする前に、スライス後の基板の面方位を揃えるためのオリエンテーションフラットやノッチを形成することができる。次にスライスされたＧａＡｓ基板の形状加工として、基板周囲の面取り（ベベリング）を行なった。
【００６０】
続いて、両面同時ラッピング装置を用いて、アルミナ、セリア、ベンガラなどの砥粒を使用し、ＧａＡｓ基板の機械的研磨（ラッピング）によりＧａＡｓ基板の厚さ調整を行なった。表１に示す実施例１〜３では、裏面（非ミラー面）のラッピング量が主表面（ミラー面）のラッピング量よりも大きくなるように、主表面と対向する定盤と基板を保持するキャリヤとが同じ角速度で同じ方向に回転運動を行なうように調整した。
【００６１】
その後、基板表面の欠陥の除去および表面粗さの軽減のために基板表面を溶解するエッチングを行なった。さらに、片面鏡面研磨装置を用いて、ＧａＡｓ基板の主表面のみの鏡面研磨を行なった。片面鏡面研磨後のＧａＡｓ基板を研磨プレートから剥離し、洗浄により不純物などを除去し、乾燥させた後にＧａＡｓ基板のＷａｒｐの計測を実施した。
【００６２】
また、比較例の化合物半導体基板は、実施例と同じＧａＡｓ基板とし、ラッピング工程において従来の両面同時ラッピング加工を行なった。つまり、表１に示す比較例１〜３では、主表面および裏面の両面を同時に加工し、両面のラッピング量を略等しくした点のみ、実施例と異なる条件とした。実施例、比較例ともに３インチ、４インチおよび６インチのＧａＡｓ基板をそれぞれ５０サンプル準備し、各サンプルについて基板表面の約１５万ポイントを測定してＷａｒｐを求め、５０サンプルのＷａｒｐの平均値および標準偏差を算出した。化合物半導体基板１の厚みは、研磨プレートへ貼り付けた状態で５００±１５μｍの範囲とした。結果を表１に示す。
【００６３】
【表１】
2009182135.tif 000003
表１に示すように、実施例のＧａＡｓ基板では、Ｗａｒｐの平均値が４．８μｍ以下であり、標準偏差は０．９μｍ以下であった。直径が３インチの場合には、Ｗａｒｐの平均値は２．８μｍであって標準偏差は０．５μｍと、より好ましい結果が得られた。これに対し、比較例のＧａＡｓ基板では、Ｗａｒｐの平均値はいずれも６．５μｍ以上であり、標準偏差は１．３μｍ以上であった。
【００６４】
つまり、実施例、比較例ともに、ラッピング後のＧａＡｓ基板の片面のみを研磨して鏡面としており、鏡面研磨される研磨面と反対側の裏面は、ラッピング加工後の機械加工された面であり、梨地状の面である。このような片面研磨方式の場合、両面同時ラッピング装置を用いてＧａＡｓ基板の両面を同時に機械的に加工する従来の製造方法では、Ｗａｒｐの値が３μｍ以下である基板も存在するがその発生頻度はきわめて低く数％程度であって、その結果Ｗａｒｐの平均値を３μｍ以下にすることはできない。また標準偏差がより大きいことから、Ｗａｒｐの値のばらつきも大きかった。
【００６５】
これに対し、本発明の製造方法によって製造された、直径が３インチのＧａＡｓ基板では、Ｗａｒｐの平均値が３μｍ以下であり、従来と比較し大幅に低減させることができる。Ｗａｒｐが劇的に改善しているために、基板加熱時の表面温度分布を均一化でき、そのため基板表面に形成されるエピタキシャル層の膜質を均一化できるので、デバイスの信頼性および品質の向上を達成することができる。かつ、標準偏差も０．５μｍと小さくなっており、Ｗａｒｐの値のばらつきが小さくなっていることより、歩留りの向上をも達成できるＧａＡｓ基板を得ることができることが示された。
【００６６】
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。この発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００６７】
【図１】本発明の化合物半導体基板の製造方法を説明する流れ図である。
【図２】実施の形態１の化合物半導体基板の製造方法に用いられる、両面同時ラッピング装置の分解斜視図である。
【図３】両面同時ラッピング装置に基板を設置した状態を示す模式図である。
【図４】キャリヤの移動機構について示す斜視図である。
【図５】キャリヤの保持孔付近の断面を拡大して示す両面同時ラッピング装置の断面模式図である。
【図６】ラッピング後の化合物半導体基板の一例を示す斜視図である。
【図７】片面鏡面研磨装置の概念を示す模式図である。
【図８】研磨プレートの基板を保持する面を示す模式図である。
【図９】実施の形態２の化合物半導体基板の製造方法に用いられる、両面同時ラッピング装置の断面模式図である。
【図１０】Ｗａｒｐの定義について説明するための模式図である。
【符号の説明】
【００６８】
１  化合物半導体基板、２  上面、３  下面、４  外周部、１０  両面同時ラッピング装置、１１  上定盤、１２  下定盤、１３  キャリヤ、１４  保持孔、１６  太陽ギヤ、１７  インターナルギヤ、２０  片面鏡面研磨装置、２１  研磨プレート、２３  研磨布、２４  ノズル、２５  定盤、３１，３２，３３，３４，３５，３６，３７  矢印、４４  凹部、４５  底部。
【図１】
2009182135.tif 000004
【図２】
2009182135.tif 000005
【図３】
2009182135.tif 000006
【図４】
2009182135.tif 000007
【図５】
2009182135.tif 000008
【図６】
2009182135.tif 000009
【図７】
2009182135.tif 000010
【図８】
2009182135.tif 000011
【図９】
2009182135.tif 000012
【図１０】
2009182135.tif 000013