(57)【要約】【課題】差動アンプと終端抵抗との間の抵抗が変化したときでも、その抵抗変化に起因する異常の発生を防止することができる差動インタフェース装置、及びこれを用いた表示制御装置、並びに表示装置を提供する。【解決手段】差動アンプ１７と終端抵抗Ｒｔを備え、データをシリアル転送する差動インタフェース装置１６において、終端抵抗Ｒｔを含むとともに、終端抵抗Ｒｔと差動アンプ１７の２つの入力端子との間に構成される閉回路の抵抗を検知する抵抗検知部と、抵抗検知部の検知結果を使用して、閉回路を流れる電流の大きさを変化させることにより、上記２つの入力端子の間に発生するオフセット電圧を所定範囲内の値に調整する可変電流源（調整部）１８を設ける。【選択図】図３
2009224993.tif 000002
【特許請求の範囲】
【請求項１】
差動アンプと、前記差動アンプの２つの入力端子に対して、一端部側及び他端部側がそれぞれ接続される終端抵抗を具備し、データをシリアル転送する差動インタフェース装置であって、
前記差動アンプに対して、バイアス電圧を印加することにより、前記２つの入力端子の間に所定範囲のオフセット電圧を発生させるバイアス部を備え、
前記終端抵抗を含むとともに、当該終端抵抗と前記差動アンプとの間に構成される閉回路の抵抗を検知する抵抗検知部、及び
前記抵抗検知部の検知結果を使用して、前記バイアス電圧、前記閉回路の抵抗、及び前記閉回路を流れる電流の少なくとも一つの大きさを変化させることにより、前記２つの入力端子の間に発生するオフセット電圧を前記所定範囲内の値に調整する調整部が設けられている、
ことを特徴とする差動インタフェース装置。
【請求項２】
前記調整部には、前記検知結果から求められる前記閉回路での抵抗の変化を用いて、当該閉回路を流れる電流の大きさを変更するカレントミラー回路が用いられている請求項１に記載の差動インタフェース装置。
【請求項３】
前記差動アンプ、前記バイアス部、前記抵抗検知部、及び前記調整部が、一体的に設けられている請求項１または２に記載の差動インタフェース装置。
【請求項４】
前記閉回路には、前記終端抵抗と前記差動アンプの２つの各入力端子との間に配置されるとともに、前記差動アンプが設置されているガラス基板上に形成された配線抵抗が含まれている請求項１〜３のいずれか１項に記載の差動インタフェース装置。
【請求項５】
情報を表示する表示部の駆動制御を行う表示制御装置であって、
前記表示部で表示される情報のデータを入力する入力部に、請求項１〜４のいずれか１項に記載の差動インタフェース装置を用いたことを特徴とする表示制御装置。
【請求項６】
情報を表示する表示部、及び前記表示部の駆動制御を行う表示制御装置を備えた表示装置であって、
前記表示制御装置に、請求項５に記載の表示制御装置を用いたことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像信号などのデータをシリアル転送する差動インタフェース装置、及びこれを用いた表示制御装置、並びに表示装置に関する。
【背景技術】
【０００２】
近年、例えば液晶表示装置は、在来のブラウン管に比べて薄型、軽量などの特長を有するフラットパネルディスプレイとして、液晶テレビ、モニター、携帯電話などに幅広く利用されている。このような液晶表示装置では、複数の画素を有する液晶パネルが用いられている。そして、液晶表示装置では、複数の各画素に対して、表示すべき情報の階調値に応じた電圧信号を供給することにより、表示動作が行われて、当該情報が液晶パネルの表示面に表示されるようになっている。
【０００３】
また、上記のような液晶表示装置には、映像などの情報のデータが外部から入力されるとともに、入力されたデータを用いて、表示部としての上記液晶パネルの駆動制御を行う表示制御装置が設けられている。すなわち、この表示制御装置には、例えば差動インタフェース装置が設けられており、表示制御装置では、当該差動インタフェース装置を介して液晶表示装置の外部から上記データを入力するようになっている。また、表示制御装置には、液晶パネル側に設けられた複数のソース線及び複数のゲート線に対して、それぞれソース信号及びゲート信号を出力するソースドライバ及びゲートドライバが含まれている。そして、表示制御装置では、これらのソースドライバ及びゲートドライバが差動インタフェース装置を介して入力された外部からのデータを基にソース信号及びゲート信号を生成して出力することにより、液晶パネルでは、当該外部からのデータに応じた情報表示が行われる。
【０００４】
また、従来の差動インタフェース装置には、例えば下記特許文献１に記載されているように、差動アンプ（差動増幅器）を用いて、映像などの情報のデータを高速にシリアル転送するものが提案されている。
【特許文献１】特開２００６−１４６８８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上記のような従来の差動インタフェース装置では、一般的に、データの入力が行われないとき、上記差動アンプの出力が安定するように当該差動アンプに対して、所定のバイアス処理を行うようになっている。すなわち、従来の差動インタフェース装置では、バイアス処理を行うバイアス部が設けられており、差動アンプに対して、バイアス電圧を印加することによって、当該差動アンプの２つの入力端子の間に所定範囲のオフセット電圧を発生させるように構成されている。
【０００６】
具体的にいえば、従来の差動インタフェース装置では、一端部側及び他端部側が差動アンプの２つの入力端子に対しそれぞれ接続される終端抵抗が設けられている。また、従来の差動インタフェース装置には、終端抵抗の一端部側と一方の入力端子との間及び終端抵抗の他端部側と他方の入力端子との間において、上記液晶パネルに設けられたガラス基板（アレイ基板）上に、例えばＣＯＧ（Chip On Glass）実装された配線抵抗が含まれている。そして、従来の差動インタフェース装置では、差動アンプと終端抵抗との間に、当該終端抵抗及び配線抵抗を含んだ閉回路が構成されており、バイアス部が上記バイアス処理を行うことにより閉回路にオフセット電流が流れる。この結果、従来の差動インタフェース装置では、２つの入力端子の間に上記オフセット電圧を発生させて、データの入力が行われないとき、つまりデータ転送を行っていないとき、差動アンプの出力を安定させるようになっている。
【０００７】
ところが、上記のような従来の差動インタフェース装置では、差動アンプと終端抵抗との間の抵抗が変化したときに、データを入力できなくなったり、ノイズを生じてデータ転送を適切に行えなかったりするという異常を発生することがあった。すなわち、従来の差動インタフェース装置では、上記終端抵抗や配線抵抗などの閉回路に含まれる抵抗素子の抵抗が製品バラツキなどによって設計値と大きく異なっていたり、これらの抵抗素子に経年劣化が生じて抵抗変化が発生したりしたときに、この閉回路での抵抗変化の悪影響を排除することができずに、オフセット電圧を所定範囲内の値にすることができないことがあった。この結果、従来の差動インタフェース装置では、データの入力（転送）が行われたときに、当該データを入力できなくなったり、ノイズを生じてデータ転送を適切に行えなかったりするという異常を発生することがあった。
【０００８】
上記の課題を鑑み、本発明は、差動アンプと終端抵抗との間の抵抗が変化したときでも、その抵抗変化に起因する異常の発生を防止することができる差動インタフェース装置、及びこれを用いた表示制御装置、並びに表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の目的を達成するために、本発明にかかる差動インタフェース装置は、差動アンプと、前記差動アンプの２つの入力端子に対して、一端部側及び他端部側がそれぞれ接続される終端抵抗を具備し、データをシリアル転送する差動インタフェース装置であって、
前記差動アンプに対して、バイアス電圧を印加することにより、前記２つの入力端子の間に所定範囲のオフセット電圧を発生させるバイアス部を備え、
前記終端抵抗を含むとともに、当該終端抵抗と前記差動アンプとの間に構成される閉回路の抵抗を検知する抵抗検知部、及び
前記抵抗検知部の検知結果を使用して、前記バイアス電圧、前記閉回路の抵抗、及び前記閉回路を流れる電流の少なくとも一つの大きさを変化させることにより、前記２つの入力端子の間に発生するオフセット電圧を前記所定範囲内の値に調整する調整部が設けられていることを特徴とするものである。
【００１０】
上記のように構成された差動インタフェース装置では、終端抵抗を含んだ上記閉回路の抵抗を検知する抵抗検知部が設けられている。また、差動インタフェース装置には、抵抗検知部の検知結果を使用して、バイアス電圧、閉回路の抵抗、及び閉回路を流れる電流の少なくとも一つの大きさを変化させることにより、２つの入力端子の間に発生するオフセット電圧を所定範囲内の値に調整する調整部が設けられている。これにより、上記従来例と異なり、差動アンプと終端抵抗との間の抵抗が変化したときでも、その抵抗変化に起因する異常の発生を防止することができる差動インタフェース装置を構成することができる。
【００１１】
また、上記差動インタフェース装置において、前記調整部には、前記検知結果から求められる前記閉回路での抵抗の変化を用いて、当該閉回路を流れる電流の大きさを変更するカレントミラー回路が用いられていることが好ましい。
【００１２】
この場合、構造簡単な調整部を容易に構成することができ、差動インタフェース装置のコンパクト化を容易に行うことができる。
【００１３】
また、上記差動インタフェース装置において、前記差動アンプ、前記バイアス部、前記抵抗検知部、及び前記調整部が、一体的に設けられてもよい。
【００１４】
この場合、構造簡単で取扱性に優れた差動インタフェース装置を容易に構成することができる。
【００１５】
また、上記差動インタフェース装置において、前記閉回路には、前記終端抵抗と前記差動アンプの２つの各入力端子との間に配置されるとともに、前記差動アンプが設置されているガラス基板上に形成された配線抵抗が含まれてもよい。
【００１６】
この場合、経年劣化が比較的大きい上記配線抵抗が含まれている場合でも、上記調整部はオフセット電圧を所定範囲内の値に適切に調整することができ、差動インタフェース装置での誤動作などの異常の発生を確実に防ぐことができる。
【００１７】
また、本発明の表示制御装置は、情報を表示する表示部の駆動制御を行う表示制御装置であって、
前記表示部で表示される情報のデータを入力する入力部に、上記いずれかの差動インタフェース装置を用いたことを特徴とするものである。
【００１８】
上記のように構成された表示制御装置では、上記入力部に、差動アンプと終端抵抗との間の抵抗が変化したときでも、その抵抗変化に起因する異常の発生を防止することができる差動インタフェース装置が用いられているので、優れた信頼性を有する表示制御装置を容易に構成することができる。
【００１９】
また、本発明の表示装置は、情報を表示する表示部、及び前記表示部の駆動制御を行う表示制御装置を備えた表示装置であって、
前記表示制御装置に、上記の表示制御装置を用いたことを特徴とするものである。
【００２０】
上記のように構成された表示装置では、差動アンプと終端抵抗との間の抵抗が変化したときでも、その抵抗変化に起因する異常の発生を防止することができる差動インタフェース装置を用いた表示制御装置が使用されているので、優れた信頼性を有する表示装置を容易に構成することができる。
【発明の効果】
【００２１】
本発明によれば、差動アンプと終端抵抗との間の抵抗が変化したときでも、その抵抗変化に起因する異常の発生を防止することができる差動インタフェース装置、及びこれを用いた表示制御装置、並びに表示装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の差動インタフェース装置、表示制御装置、及び表示装置の好ましい実施形態について、図面を参照しながら説明する。なお、以下の説明では、本発明を透過型の液晶表示装置に適用した場合を例示して説明する。また、各図中の構成部材の寸法は、実際の構成部材の寸法及び各構成部材の寸法比率等を忠実に表したものではない。
【００２３】
図１は、本発明の一実施形態にかかる液晶表示装置を説明する図である。図１において、本実施形態の液晶表示装置１は、図１の上側が視認側（表示面側）として設置される液晶パネル２と、液晶パネル２の非表示面側（図１の下側）に配置されて、当該液晶パネル２を照明する照明光を発生するバックライト装置３とが設けられている。液晶パネル２は、文字や画像等の情報を表示する表示部を構成している。
【００２４】
また、液晶パネル２は、一対の基板を構成するＣＦ（Color Filter）基板４及びアレイ基板（ＴＦＴ基板）５と、ＣＦ基板４及びアレイ基板５の各外側表面にそれぞれ設けられた偏光板６、７とを備えている。ＣＦ基板４とアレイ基板５との間には、図示を省略した液晶層が狭持されている。
【００２５】
また、アレイ基板５は、上記一対の基板の一方の基板を構成するものであり、アレイ基板５では、液晶パネル２の表示面に含まれる複数の画素に応じて、画素電極やＴＦＴ（Thin Film Transistor）などが上記液晶層との間に形成されている（図示せず）。一方、ＣＦ基板４は、一対の基板の他方の基板を構成するものであり、ＣＦ基板４には、カラーフィルタや対向電極などが上記液晶層との間に形成されている（図示せず）。また、これらＣＦ基板４及びアレイ基板５は、例えば透明なガラス基板を用いて、構成されている。
【００２６】
また、液晶パネル２では、当該液晶パネル２の駆動制御を行う後述の表示制御装置に接続されたＦＰＣ（Flexible Printed Circuit）８が設けられており、上記液晶層を画素単位に動作することで表示面を画素単位に駆動して、当該表示面上に所望画像を表示するようになっている。また、このＦＰＣ８の内部には、後に詳述するように、本実施形態の差動インタフェース装置に含まれた終端抵抗が設置されている。
【００２７】
尚、液晶パネル２の液晶モードや画素構造は任意である。また、液晶パネル２の駆動モードも任意である。すなわち、液晶パネル２としては、情報を表示できる任意の液晶パネルを用いることができる。それ故、図１においては液晶パネル２の詳細な構造を図示せず、その説明も省略する。
【００２８】
バックライト装置３は、光源としての冷陰極蛍光管９と、冷陰極蛍光管９に対向して配置された導光板１０とを備えている。また、バックライト装置３では、断面Ｌ字状のベゼル１４により、導光板１０の上方に液晶パネル２が設置された状態で、冷陰極蛍光管９及び導光板１０が狭持されている。また、ＣＦ基板４には、ケース１１が載置されている。これにより、バックライト装置３は、液晶パネル２に組み付けられて、当該バックライト装置３からの照明光が液晶パネル２に入射される透過型の液晶表示装置１として一体化されている。
【００２９】
導光板１０には、例えば透明なアクリル樹脂などの合成樹脂が用いられており、冷陰極蛍光管９からの光が入光される。導光板１０の液晶パネル２と反対側（対向面側）には、反射シート１２が設置されている。また、導光板１０の液晶パネル２側（発光面側）には、レンズシートや拡散シートなどの光学シート１３が設けられており、導光板１０の内部を所定の導光方向（図１の左側から右側への方向）に導かれた冷陰極蛍光管９からの光が均一な輝度をもつ平面状の上記照明光に変えられて液晶パネル２に与えられる。
【００３０】
尚、上記の説明では、エッジライト型のバックライト装置３を用いた構成について説明したが、本実施形態はこれに限定されるものではなく、直下型のバックライト装置を用いてもよい。また、冷陰極蛍光管以外の熱陰極蛍光管やＬＥＤなどの他の光源を有するバックライト装置も用いることができる。
【００３１】
ここで、図２及び図３を参照して、本実施形態の差動インタフェース装置、及び表示制御装置について具体的に説明する。
【００３２】
図２は本発明の一実施形態にかかる差動インタフェース装置、及び表示制御装置の要部構成を説明する図であり、図３は図２に示した差動インタフェース装置の具体的な構成を説明する図である。
【００３３】
図２において、アレイ基板５には、液晶パネル２の有効表示領域Ｐの外側に上記表示制御装置１５が実装されている。この表示制御装置１５には、ソースドライバ及びゲートドライバが含まれており（図示せず）、これらのソースドライバ及びゲートドライバが液晶パネル２側に設けられた複数のソース線及び複数のゲート線に対して、それぞれソース信号及びゲート信号を出力するようになっている。
【００３４】
また、表示制御装置１５では、液晶表示装置１の外部から入力される映像信号などのデータの入力部に、本実施形態の差動インタフェース装置１６が複数使用されている。つまり、表示制御装置１５では、上記ソースドライバ及びゲートドライバに加えて、例えば４個の各差動インタフェース装置１６の一部分がＩＣ（集積回路）として一体的に構成されている（詳細は後述。）。
【００３５】
そして、表示制御装置１５では、液晶パネル２で表示される情報のデータが差動インタフェース装置１６を介して入力されるようになっている。その後、表示制御装置１５は、入力したデータを基にソース信号及びゲート信号を生成して、上述のソース線及びゲート線にそれぞれ出力することにより、液晶パネル２の駆動制御を行って当該入力したデータに応じた情報表示を実施させる。
【００３６】
尚、差動インタフェース装置１６の設置数は、液晶パネル２の有効表示領域Ｐ内に含まれた画素数などに応じて、適宜変更されるようになっている。
【００３７】
また、差動インタフェース装置１６は、図３も参照して、差動アンプ１７と、差動アンプ１７の２つの入力端子である正（＋）端子及び負（−）端子にそれぞれ接続された信号線Ｓ１及びＳ２を備えている。また、差動インタフェース装置１６には、一端部側及び他端部側が信号線Ｓ１及びＳ２に接続されることによって差動アンプ１７の正端子及び負端子にそれぞれ接続された上記終端抵抗Ｒｔが設けられており、この終端抵抗Ｒｔは差動アンプ１７での信号反射を防いで、当該差動アンプ１７から出力される映像信号などのシリアルデータのデータ転送に異常が生じるのを防止できるようになっている。尚、差動アンプ１７の出力端子は、表示制御装置１５の内部に設けられたシリアル／パラレルコンバータに接続されている。
【００３８】
また、差動インタフェース装置１６では、差動アンプ１７と終端抵抗Ｒｔとの間に複数の抵抗素子が存在している。具体的にいえば、信号線Ｓ１上には、表示制御装置１５のＩＣ内部に設置されたメタル配線抵抗Ｒｍ１と、アレイ基板５上にＣＯＧ実装にて形成された配線抵抗Ｒｉ１とが設けられている。また、この信号線Ｓ１上には、例えばＡＣＦ（異方性導電膜）を用いて接続された表示制御装置１５とアレイ基板５との間の接続抵抗Ｒｐ１と、例えばＡＣＦを用いて接続されたアレイ基板５とＦＰＣ８との間の接続抵抗Ｒｆ１とが含まれている。
【００３９】
同様に、信号線Ｓ２上には、表示制御装置１５のＩＣ内部に設置されたメタル配線抵抗Ｒｍ２と、アレイ基板５上に形成された配線抵抗Ｒｉ２とが設けられている。また、この信号線Ｓ２上には、例えば表示制御装置１５とアレイ基板５との間の接続抵抗Ｒｐ２と、アレイ基板５とＦＰＣ８との間の接続抵抗Ｒｆ２とが含まれている。
【００４０】
そして、差動インタフェース装置１６では、データの入力（転送）を行うとき、信号線Ｓ１及びＳ２にそれぞれ供給された２つの信号に対して、差動アンプ１７が差動増幅処理を行い、その出力端子から出力される信号をハイレベルまたはローレベルとすることで外部からのデータが表示制御装置１５側に転送される。
【００４１】
また、差動インタフェース装置１６には、外部からデータが入力されていないときに、差動アンプ１７の出力端子の信号レベルを所定のレベルに安定させるために、差動アンプ１７に対しバイアス処理を行うバイアス部が設けられている。そして、差動インタフェース装置１６では、上記バイアス部が差動アンプ１７に対して、バイアス電圧を印加することによって、当該差動アンプ１７の２つの入力端子の間に所定範囲のオフセット電圧Ｖｏｓを発生させるように構成されている。
【００４２】
具体的にいえば、差動インタフェース装置１６では、差動アンプ１７の正端子とメタル配線抵抗Ｒｍ１との間に定電圧源ＶＣＣ、スイッチ素子ＳＷ０、及び電流制限抵抗Ｒｖ１が接続され、差動アンプ１７の負端子とメタル配線抵抗Ｒｍ２との間に電流制限抵抗Ｒｖ２が接続されている。これらの定電圧源ＶＣＣ、スイッチ素子ＳＷ０、及び電流制限抵抗Ｒｖ１、Ｒｖ２は、上記バイアス部に用いられたものであり、外部からデータが入力されていないときに、図３に示すように、スイッチ素子ＳＷ０がオン状態とされる。そして、バイアス部は、定電圧源ＶＣＣからの電圧を用いて、バイアス電圧を供給することによって、終端抵抗Ｒｔを含むとともに、当該終端抵抗Ｒｔと差動アンプ１７との間に構成される閉回路にオフセット電流Ｉｏｓを流す。
【００４３】
すなわち、このバイアス部は、メタル配線抵抗Ｒｍ１、Ｒｍ２、接続抵抗Ｒｐ１、Ｒｐ２、Ｒｆ１、Ｒｆ２、配線抵抗Ｒｉ１、Ｒｉ２、及び終端抵抗Ｒｔを含んだ上記閉回路に、図３に点線の矢印にて示すオフセット電流Ｉｏｓを流すことにより、上記オフセット電圧Ｖｏｓを差動アンプ１７の２つの入力端子の間に発生させる。
【００４４】
一方、外部からデータが入力されているとき、すなわち差動インタフェース装置１６がデータ転送を行っているときには、スイッチ素子ＳＷ０がオフ状態とされて、バイアス部は信号線Ｓ１、Ｓ２（データ伝送路）から切り離される。
【００４５】
さらに、差動インタフェース装置１６では、上記バイアス部でのバイアス処理を常に適切に行うことができるように、上記閉回路の抵抗を検知する抵抗検知部と当該閉回路を流れる電流（オフセット電流Ｉｏｓ）を変化させて、オフセット電圧Ｖｏｓを所定範囲内の値に調整する調整部が設けられている。すなわち、差動インタフェース装置１６では、抵抗検知部が閉回路上の任意の点、例えば信号線Ｓ２上のＡ点での電圧を検知することにより、当該閉回路の抵抗を検知するようになっている。また、差動インタフェース装置１６では、調整部としての可変電流源１８が電流制限抵抗Ｒｖ２の接地側のＢ点及びＣ点との間に設けられている。このように差動インタフェース装置１６では、差動アンプ１７、上記バイアス部、抵抗検知部、及び可変電流源（調整部）１８が、表示制御装置１５の内部に一体的に設けられている。
【００４６】
ここで、図４〜図６を参照して、差動インタフェース装置１６の上記抵抗検知部及び可変電流源（調整部）１８について具体的に説明する。
【００４７】
図４は、上記差動インタフェース装置に設けられた調整部の構成を説明する図である。図５は上記差動インタフェース装置に設けられた抵抗検知部の構成を説明する図であり、図６は図５に示したカウンタ回路の具体的な構成を説明する図である。
【００４８】
図４に示すように、可変電流源１８は、３つのスイッチ素子ＳＷ１、ＳＷ２、ＳＷ３と、バンドギャップ定電圧回路１９を有するカレントミラー回路を用いて構成されており、上記抵抗検知部の検知結果から求められる閉回路での抵抗の変化を用いて、当該閉回路にオフセット電流Ｉｏｓとして流される基準電流Ｉｒｅｆを変更できるように構成されている。つまり、可変電流源１８では、スイッチ素子ＳＷ１〜ＳＷ３の各一端部側はＢ点に接続され、スイッチ素子ＳＷ１〜ＳＷ３の各他端部側はＭＯＳトランジスタを介してＣ点に接続されている。また、バンドギャップ定電圧回路１９は、基準抵抗Ｒｒｅｆ及びＭＯＳトランジスタを介してＣ点に接続されており、所定の基準電圧Ｖｒｅｆを出力するようになっている。
【００４９】
そして、可変電流源１８では、差動インタフェース装置１６がデータ転送を行っているときには、上記スイッチ素子ＳＷ０と同様に、スイッチ素子ＳＷ１〜ＳＷ３はオフ状態とされて、可変電流源１８は信号線Ｓ２（データ伝送路）から切り離される。
【００５０】
一方、差動インタフェース装置１６がデータ転送を行っていないとき、すなわち上記バイアス部がバイアス処理を行っているときには、スイッチ素子ＳＷ１は常時オン状態とされ、かつ、スイッチ素子ＳＷ２、ＳＷ３は上記抵抗検知部の検知結果を基に順次オン状態からオフ状態に切り換えられる。言い換えれば、全てのスイッチ素子ＳＷ１〜ＳＷ３がオン状態とされているときには、可変電流源１８は基準電流Ｉｒｅｆの３倍の大きさ（電流値）を有する電流を、オフセット電流Ｉｏｓとして閉回路に流すようになっている。また、スイッチ素子ＳＷ２がオフ状態に切り換えられると、基準電流Ｉｒｅｆの２倍の大きさを有する電流がオフセット電流Ｉｏｓとして閉回路に流され、さらにスイッチ素子ＳＷ３がオフ状態に切り換えられると、基準電流Ｉｒｅｆと同じ大きさを有する電流がオフセット電流Ｉｏｓとして閉回路に流される（詳細は後述。）。
【００５１】
また、バンドギャップ定電圧回路１９は、その出力電圧である上記基準電圧Ｖｒｅｆを変更可能に構成されている。これにより、可変電流源１８では、基準電流Ｉｒｅｆ（オフセット電流Ｉｏｓ）の大きさを変更し、ひいてはオフセット電圧Ｖｏｓの値を調整できるようになっている。さらに、このバンドギャップ定電圧回路１９は、抵抗検知部に共用されており、当該抵抗検知部で用いられる所定の閾値電圧Ｖｎを基準電圧Ｖｒｅｆと同時に出力できるように構成されている。
【００５２】
すなわち、図５に示すように、抵抗検知部は、バンドギャップ定電圧回路１９と、このバンドギャップ定電圧回路１９に順次接続されたコンパレータ２０及びカウンタ回路２１を備えており、カウンタ回路２１の出力信号によってスイッチ素子ＳＷ２、ＳＷ３のオン状態及びオフ状態の各切換動作が行われるようになっている。具体的にいえば、抵抗検知部では、同図５に示すように、バンドギャップ定電圧回路１９がコンパレータ２０の正端子に上記閾値電圧Ｖｎを出力するとともに、当該コンパレータ２０の負端子にはＡ点の電圧が入力されるようになっている。そして、コンパレータ２０は、閾値電圧ＶｎとＡ点の電圧との比較を行って、その比較結果に応じた指示電圧Ｖｏをカウンタ回路２１に出力する。
【００５３】
カウンタ回路２１には、図６に例示するように、指示電圧Ｖｏが入力されるＡＮＤ回路２１ａと、このＡＮＤ回路２１ａに順次接続された２つのＴフリップフロップ２１ｂ、２１ｃが設けられている。また、カウンタ回路２１は、Ｔフリップフロップ２１ｂ、２１ｃの出力が入力されるＯＲ回路２１ｄと、ＡＮＤ回路２１ａとＴフリップフロップ２１ｃとの間に設けられたＮＯＴ回路２１ｅを備えている。そして、カウンタ回路２１では、後に詳述するように、ＯＲ回路２１ｄの出力に応じて、スイッチ素子ＳＷ２のオン／オフ制御が行われ、Ｔフリップフロップ２１ｃの出力に応じて、スイッチ素子ＳＷ３のオン／オフ制御が行われる。
【００５４】
上記のように構成された本実施形態の液晶表示装置１の動作について、図７を参照して具体的に説明する。尚、以下の説明では、本実施形態の差動インタフェース装置１６におけるオフセット電圧の調整動作について主に説明する。また、以下の説明では、上記閉回路の抵抗が経年劣化に伴って増加する場合を例示して説明する。
【００５５】
図７は、上記差動インタフェース装置の具体的な動作例を説明するタイミングチャートである。
【００５６】
図７において、図７（ｄ）に示すＲｘは、上記閉回路の抵抗素子の抵抗値の総和である。すなわち、このＲｘの抵抗値は、メタル配線抵抗Ｒｍ１、Ｒｍ２、接続抵抗Ｒｐ１、Ｒｐ２、Ｒｆ１、Ｒｆ２、配線抵抗Ｒｉ１、Ｒｉ２、及び終端抵抗Ｒｔの各抵抗値の和であり、図７（ｄ）に示すように、経年劣化に応じて、時点Ｔ０での初期値、例えば１５０Ωから３１０Ω程度まで増加する。尚、このような経年劣化に伴う閉回路での抵抗増加の主な要因は、上記抵抗素子のうち、接続抵抗Ｒｐ１、Ｒｐ２、Ｒｆ１、Ｒｆ２及び配線抵抗Ｒｉ１、Ｒｉ２の各抵抗値が比較的大きく変化（増加）するからである。また、このような抵抗増加を生じる経過時間は、例えば２〜３年程度である。
【００５７】
また、時点Ｔ０では、可変電流源１８の全てのスイッチ素子ＳＷ１〜ＳＷ３はオン状態とされており、上記閉回路を流れるオフセット電流Ｉｏｓは、例えば３ｍＡである。それ故、この時点Ｔ０では、図７（ｅ）に示すように、上記オフセット電圧Ｖｏｓは、４５０ｍＶ（＝１５０（Ω）×３（ｍＡ））である。
【００５８】
その後、図７（ｄ）に示すように、抵抗値Ｒｘが経年劣化に応じて増加し、時点Ｔ１で２００Ωに達すると、可変電流源１８はオフセット電流Ｉｏｓを変更して、オフセット電圧Ｖｏｓが６００ｍＶを超過しないように調整する。具体的にいえば、抵抗検知部では、バンドギャップ定電圧回路１９がコンパレータ２０の正端子に対して、上記閾値電圧Ｖｎとして６００ｍＶを出力している。そして、時点Ｔ１でＡ点での電圧が６００ｍＶに到達すると、コンパレータ２０では、図７（ａ）に示すように、所定時間の間指示電圧Ｖｏをハイレベルに変化させる。これにより、カウンタ回路２１からスイッチ素子ＳＷ２に出力される指示信号が、図７（ｂ）に示すように、ローレベルからハイレベルに変更され、当該スイッチ素子ＳＷ２では、オン状態からオフ状態に切り換えられる。このため、可変電流源１８では、時点Ｔ１で基準電流Ｉｒｅｆの大きさが２／３に低減され、図７（ｆ）に示すように、オフセット電流Ｉｏｓが２ｍＡに変更される。この結果、オフセット電圧Ｖｏｓは、図７（ｅ）に示すように、時点Ｔ１で４００ｍＶに調整される。
【００５９】
続いて、図７（ｄ）に示すように、抵抗値Ｒｘが経年劣化に応じてさらに増加し、時点Ｔ２で３００Ωに達すると、可変電流源１８はオフセット電流Ｉｏｓを変更して、オフセット電圧Ｖｏｓが６００ｍＶを超過しないように調整する。具体的にいえば、抵抗検知部では、バンドギャップ定電圧回路１９がコンパレータ２０の正端子に対して、上記閾値電圧Ｖｎとして６００ｍＶを出力している。そして、時点Ｔ２でＡ点での電圧が６００ｍＶに到達すると、コンパレータ２０では、図７（ａ）に示すように、所定時間の間指示電圧Ｖｏをハイレベルに変化させる。これにより、カウンタ回路２１からスイッチ素子ＳＷ３に出力される指示信号が、図７（ｃ）に示すように、ローレベルからハイレベルに変更され、当該スイッチ素子ＳＷ３では、オン状態からオフ状態に切り換えられる。このため、可変電流源１８では、時点Ｔ３で基準電流Ｉｒｅｆの大きさが時点Ｔ１での初期値の１／３に低減され、図７（ｆ）に示すように、オフセット電流Ｉｏｓが１ｍＡに変更される。この結果、オフセット電圧Ｖｏｓは、図７（ｅ）に示すように、時点Ｔ２で３００ｍＶに調整される。
【００６０】
以上のように、本実施形態の差動インタフェース装置１６では、経年劣化に伴う閉回路での抵抗増加に応じて、図７（ｅ）に例示したように、オフセット電圧Ｖｏｓを３００ｍＶ〜６００ｍＶの範囲内の値に自動的に調整している。
【００６１】
尚、上記の説明では、経年劣化に伴う閉回路の抵抗増加に応じて、オフセット電流Ｉｏｓを段階的に変化させて、オフセット電圧Ｖｏｓを所定範囲内の値に調整する場合について説明した。しかしながら、本実施形態の差動インタフェース装置１６はこれに限定されるものではなく、上記終端抵抗Ｒｔやメタル配線抵抗Ｒｍ１、Ｒｍ２などの閉回路に含まれる抵抗素子の抵抗が製品バラツキなどによって設計値と大きく異なっていた場合でも、オフセット電圧Ｖｏｓを所定範囲内の値に調整することができる。
【００６２】
具体的にいえば、例えばメタル配線抵抗Ｒｍ１、Ｒｍ２の値が製品バラツキなどによって設計値よりも大幅に小さい場合、オフセット電圧Ｖｏｓが例えば上記３００ｍＶよりも小さくなることがある。このような場合、本実施形態の差動インタフェース装置１６では、例えばバンドギャップ定電圧回路１９からの基準電圧Ｖｒｅｆを大きい値に変更することにより、オフセット電流Ｉｏｓを大きい値に変えて、オフセット電圧Ｖｏｓを上記所定範囲内の値に調整することができる。
【００６３】
また、３個のスイッチ素子ＳＷ１〜ＳＷ３を並列に設けた可変電流源（カレントミラー回路）１８に代えて、並列に設けられるスイッチ素子の個数をさらに増加させることにより、オフセット電流Ｉｏｓを初期値から大きい値に変更可能な可変電流源を用いることもできる。
【００６４】
以上のように、本実施形態の差動インタフェース装置１６では、終端抵抗Ｒｔを含んだ上記閉回路の抵抗を検知する抵抗検知部がバンドギャップ定電圧回路１９、コンパレータ２０、及びカウンタ回路２１を用いて構成されている。また、本実施形態の差動インタフェース装置１６には、上記抵抗検知部の検知結果を使用して、閉回路を流れる電流（オフセット電流）の大きさを変化させることにより、差動アンプ１７の２つの入力端子の間に発生するオフセット電圧を所定範囲内の値に調整する可変電流源（調整部）１８が設けられている。これにより、本実施形態の差動インタフェース装置１６では、上記従来例と異なり、差動アンプ１７と終端抵抗Ｒｔとの間の抵抗が変化したときでも、当該終端抵抗Ｒｔを含んだ閉回路での抵抗変化の悪影響を排除することができ、オフセット電圧を所定範囲内の値に容易に調整することができる。この結果、本実施形態では、上記抵抗変化に起因する異常の発生を防止することができる差動インタフェース装置１６を構成することができる。
【００６５】
また、本実施形態では、差動アンプ１７と終端抵抗Ｒｔとの間の抵抗が変化したときでも、その抵抗変化に起因する異常の発生を防止することができる差動インタフェース装置１６が用いられているので、優れた信頼性を有する表示制御部（表示制御装置）１５及び液晶表示装置（表示装置）１を容易に構成することができる。
【００６６】
また、本実施形態の差動インタフェース装置１６では、経年劣化が比較的大きい配線抵抗Ｒｉ１、Ｒｉ２が上記閉回路に含まれている場合でも、可変電流源１８はオフセット電圧Ｖｏｓを所定範囲内の値に適切に調整することができ、差動インタフェース装置１６での誤動作などの異常の発生を確実に防ぐことができる。
【００６７】
尚、上記の実施形態はすべて例示であって制限的なものではない。本発明の技術的範囲は特許請求の範囲によって規定され、そこに記載された構成と均等の範囲内のすべての変更も本発明の技術的範囲に含まれる。
【００６８】
例えば、上記の説明では、本発明を透過型の液晶表示装置に適用した場合について説明したが、本発明はこれに限定されるものではなく、本発明の差動インタフェース装置を、表示部に表示される情報のデータを入力する入力部に用いた表示制御装置及び表示装置であれば何等限定されない。具体的には、半透過型や反射型の液晶表示装置や有機ＥＬ等の各種表示制御装置及び表示装置に適用することができる。
【００６９】
また、上記の説明では、可変電流源（カレントミラー回路）を調整部に用いた場合について説明したが、本発明の調整部はこれに限定されるものではなく、上記抵抗検知部の検知結果を使用して、バイアス電圧、閉回路の抵抗、及び閉回路を流れる電流の少なくとも一つの大きさを変化させることにより、差動アンプの２つの入力端子の間に発生するオフセット電圧を所定範囲内の値に調整するものであれば何等限定されない。
【００７０】
但し、上記実施形態のように、調整部に可変電流源を用いる場合の方が、構造簡単な調整部を容易に構成することができ、差動インタフェース装置のコンパクト化を容易に行うことができる点で好ましい。
【００７１】
また、上記の説明では、可変電流源（調整部）が経年劣化に伴う閉回路の抵抗変化（増加）に応じて、オフセット電流を段階的に変化させて、オフセット電圧を所定範囲内の値に調整する場合について説明したが、本発明の調整部はこれに限定されるものではなく、閉回路の抵抗変化に応じて、オフセット電流を連続的に変化させて、オフセット電圧を所定範囲内の値に調整する構成でもよい。
【００７２】
また、上記の説明では、バンドギャップ定電圧回路、コンパレータ、及びカウンタ回路を備えた抵抗検知部について説明したが、本発明の抵抗検知部は上記終端抵抗を含むとともに、当該終端抵抗と差動アンプとの間に構成される閉回路の抵抗を検知可能に構成されたものであれば何等限定されない。
【００７３】
また、上記の説明では、可変電流源（調整部）と抵抗検知部とにおいて、バンドギャップ定電圧回路を共用した構成について説明したが、本発明はこれに限定されるものではなく、調整部と抵抗検知部とに各々別個の電源を設ける構成でもよい。
【００７４】
また、上記の説明では、差動アンプ、バイアス部、抵抗検知部、及び調整部を一体的に設けた場合について説明したが、本発明はこれに限定されるものではなく、これらの構成要素を互いに独立して設けることもできる。
【００７５】
但し、上記実施形態のように、差動アンプ、バイアス部、抵抗検知部、及び調整部を一体的に設ける場合の方が、構造簡単で取扱性に優れた差動インタフェース装置を容易に構成することができる点で好ましい。
【産業上の利用可能性】
【００７６】
本発明は、差動アンプと終端抵抗との間の抵抗が変化したときでも、その抵抗変化に起因する異常の発生を防止することができる差動インタフェース装置と、これを用いた優れた信頼性を有する表示制御装置及び表示装置に対して有用である。
【図面の簡単な説明】
【００７７】
【図１】本発明の一実施形態にかかる液晶表示装置を説明する図である。
【図２】本発明の一実施形態にかかる差動インタフェース装置、及び表示制御装置の要部構成を説明する図である。
【図３】図２に示した差動インタフェース装置の具体的な構成を説明する図である。
【図４】上記差動インタフェース装置に設けられた調整部の構成を説明する図である。
【図５】上記差動インタフェース装置に設けられた抵抗検知部の構成を説明する図である。
【図６】図５に示したカウンタ回路の具体的な構成を説明する図である。
【図７】上記差動インタフェース装置の具体的な動作例を説明するタイミングチャートである。
【符号の説明】
【００７８】
１  液晶表示装置
２  液晶パネル（表示部）
１５  表示制御装置
１６  差動インタフェース装置
１７  差動アンプ
１８  可変電流源（調整部）
１９  バンドギャップ回路（調整部、抵抗検知部）
２０  コンパレータ（抵抗検知部）
２１  カウンタ回路（抵抗検知部）
Ｒｔ  終端抵抗（閉回路）
ＶＣＣ  定電圧源（バイアス部）
ＳＷ０  スイッチ素子（バイアス部）
Ｒｖ１、Ｒｖ２  電流制限抵抗（バイアス部）
ＳＷ１〜ＳＷ３  スイッチ素子（調整部）
Ｒｉ１、Ｒｉ２  配線抵抗（閉回路）
Ｒｍ１、Ｒｍ２  メタル配線抵抗（閉回路）
Ｒｐ１、Ｒｐ２  接続抵抗（閉回路）
Ｒｆ１、Ｒｆ２  接続抵抗（閉回路）
Ｖｏｓ  オフセット電圧
【図１】
2009224993.tif 000003
【図２】
2009224993.tif 000004
【図３】
2009224993.tif 000005
【図４】
2009224993.tif 000006
【図５】
2009224993.tif 000007
【図６】
2009224993.tif 000008
【図７】
2009224993.tif 000009