(57)【要約】【課題】少ないメモリ容量で補正処理にかかる時間を短縮して撮影時間を抑えたシェーディング補正を行なう。【解決手段】デジタルカメラの製造工程の最終段階において、ＣＣＤを遮光した状態で５本の水平ライン３３を分断して設定したブロック４４からノイズ信号を取り込み、これをブロック４４ごとに積算して平均値を算出する。この平均値をブロック４４内に含まれる各画素３２の補正データとし、この補正データをフラッシュメモリに記憶する。撮影時には、フラッシュメモリから補正データが読み出され、演算処理回路によって画像データから補正データが水平ラインごとに減算され、水平方向のシェーディング補正がなされる。【選択図】図４
2009049902.tif 000002
【特許請求の範囲】
【請求項１】
複数個の画素が水平方向及び垂直方向に二次元配列された固体撮像素子と、
非露光状態の固体撮像素子から撮像信号を読み出す際に、前記水平方向又は垂直方向のラインを分断するように複数に分割した各領域の画素からノイズ信号を取り込んで各領域毎の平均値を算出して補正データとする補正データ作成手段と、
前記補正データを記憶するメモリと、
前記補正データをメモリから読み出し、露光状態の固体撮像素子から読み出された撮像信号に基づいて得られる画像データから補正データを減算する演算処理手段とを備えたことを特徴とする撮像装置。
【請求項２】
前記各領域の幅は、前記固体撮像素子の撮像画面の水平方向又は垂直方向の両端部の方が撮像画面の中央部よりも狭くなるように設定されていることを特徴とする請求項１記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被写体光を光電変換して撮像信号を得る固体撮像素子を備えた撮像装置に関するものである。
【背景技術】
【０００２】
撮影レンズによって結像された被写体光を固体撮像素子（イメージセンサ）で光電変換し、固体撮像素子から出力された撮像信号から画像データを生成することで撮影を行い、得られた画像データをメモリに記録するデジタルカメラが普及している。この固体撮像素子としては、ＣＣＤ型やＣＭＯＳ型などの半導体素子が用いられている。
【０００３】
このような固体撮像素子を有する撮像装置で撮影を行った場合には、暗電流を起因とするダークノイズや、電源電圧や素子特性のバラツキによる回路ノイズにより、固体撮像素子の水平方向や垂直方向に沿って、画像データにシェーディングと呼ばれる固定パターンノイズが生じ、画質が劣化するといった問題がある。
【０００４】
暗電流は、半導体の熱励起による電子−正孔対の発生に起因するものであり、露光時間（信号電荷蓄積時間）が長くなるほど影響が大きくなる。従って、暗所での撮影時や長時間の露光時には、画像データへのダークノイズの影響を無視できないため、このダークノイズによるシェーディングを補正するための種々の方法が開示されている（例えば、特許文献１，２参照）。
【０００５】
特許文献１には、１コマ撮影するごとに一旦シャッタを閉じた状態（非露光状態）で固体撮像素子から電荷信号を読み出し、この電荷信号から得られるダーク画像データを射影演算することにより、垂直，水平方向の一次元のダーク固定パターンノイズ補正データを作成し、これによって撮影画像データのダーク固定パターンノイズを補正する撮像装置が開示されている。
【０００６】
特許文献２には、予め定められた複数行からなる補正データ生成用画像領域を設定し、その領域内のダーク画像データを取り込み、そのダーク画像データをもとに水平シェーディング補正データを作成し、この補正データをメモリに記憶しておくことにより、撮影時のダーク画像データの撮影を不要にして、シャッタレリーズのタイムラグを軽減する撮像装置が開示されている。
【特許文献１】特開２００４−２６０５９６号公報
【特許文献２】特開２００６−１０８８７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記特許文献１記載の撮像装置では、射影演算を用いるため、表示画面上のシェーディングを補正できない。また、上記特許文献２記載の撮像装置では、表示画面上のシェーディングも補正できるが、固体撮像素子の画素数が増加するにつれて補正データを記憶するメモリの容量が増加し、また信号処理に要する時間も増加するという問題点がある。
【０００８】
本発明は、上記の事情を考慮してなされたものであり、少ないメモリ容量で補正処理にかかる時間を短縮して撮影時間を抑えたシェーディング補正ができる撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の撮像装置は、複数個の画素が水平方向及び垂直方向に二次元配列された固体撮像素子と、非露光状態の固体撮像素子から撮像信号を読み出す際に、前記水平方向又は垂直方向のラインを分断するように複数に分割した各領域の画素からノイズ信号を取り込んで各領域毎の平均値を算出して補正データとする補正データ作成手段と、前記補正データを記憶するメモリと、前記補正データをメモリから読み出し、露光状態の固体撮像素子から読み出された撮像信号に基づいて得られる画像データから補正データを減算する演算処理手段とを備えたことを特徴とする。
【００１０】
前記各領域の幅は、前記固体撮像素子の撮像画面の水平方向又は垂直方向の両端部の方が撮像画面の中央部よりも狭くなるように設定されていることを特徴とする。
【発明の効果】
【００１１】
本発明の撮像装置は、非露光状態の固体撮像素子から撮像信号を読み出す際に、水平方向又は垂直方向のラインを分断するように複数に分割した各領域の画素からノイズ信号を取り込んで各領域毎の平均値を算出して補正データとしてメモリに記憶しておき、露光状態の固体撮像素子から読み出された撮像信号に基づいて得られる画像データから補正データを減算するようにしたので、補正データのデータ量を少なくすることができ、大容量の不揮発性メモリを不要とすることができる。また、処理すべきデータ量が少なくなるから、補正処理にかかる時間を短縮でき、撮影時間を抑えることができる。
【００１２】
各領域の幅を、前記固体撮像素子の撮像画面の水平方向又は垂直方向の両端部の方が撮像画面の中央部よりも狭くなるように設定したので、比較的少ない量の補正データでありながら、シェーディングが発生しやすい撮像画面の両端部をきめ細かく効果的にシェーディング補正することができる。
【発明を実施するための最良の形態】
【００１３】
本発明の実施形態であるデジタルカメラ１０の電気的な構成を示す図１において、デジタルカメラ１０の各部は、ＣＰＵ１５によって制御される。ＲＯＭ１６には、制御プログラムや各種設定データが記憶されている。ＣＰＵ１５は、電源スイッチ１７、シャッタボタン１８、モード切り替えスイッチ１９等を含む操作部２０から入力される操作信号に基づいて、制御プログラムに記述されるステップに従って各部の制御を行う。ＲＡＭ２１は、ＣＰＵ１５が制御プログラムを実行するための作業用のメモリである。
【００１４】
撮影レンズ２４の後方には、撮影レンズ２４から入射した被写体光の光量を制限する絞り機構２５が組み込まれている。撮影レンズ２４は、ドライバ回路を備えたレンズモータ２６によって光軸方向に沿って移動され、焦点調整が行われる。絞り機構２５は、ドライバ回路を備えたアクチュエータ２７によって駆動され、絞り値が切り換えられる。
【００１５】
絞り機構２５の背後には、撮影レンズ２４によって結像される被写体光を光電変換する固体撮像素子としてのＣＣＤイメージセンサ（以下単にＣＣＤという）３０が配置されている。
【００１６】
ＣＣＤ３０は、図２に示すように、二次元マトリクス状に配列されたフォトダイオード（受光素子）からなる（受光面を構成する）画素３２と、画素３２に蓄積された信号電荷を水平ライン３３ごとに垂直方向に転送する垂直転送路（垂直レジスタ）３４と、垂直転送路３４によって転送された１水平ライン分の信号電荷を水平方向に転送する水平転送路（水平レジスタ）３５と、水平転送路３５によって転送された信号電荷を電圧信号に変換してシリアルに外部へ出力するための出力部３６とを備えている。なお、水平ライン３３は、水平転送路３５に沿って配列された複数の画素３２からなる。
【００１７】
画素３２の各前面には、特定の色（赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれか）の光だけを透過させるカラーフィルタが設けられている。同図中において、符号Ｒを付した画素３２は赤色の光を受光し、符号Ｇを付した画素３２は緑色の光を受光し、符号Ｂを付した画素３２は青色の光を受光する。このような色の配列は、ベイヤー配列と呼ばれるものである。
【００１８】
図１に戻り、ＣＣＤ３０は、ＣＣＤドライバ３８によって駆動される。ＣＣＤ３０の信号電荷蓄積時間（露光時間）および感度は、ＣＰＵ３０からの指示に基づきＣＣＤドライバ３８によって変更される。ＣＣＤ３０は、ＣＣＤドライバ３８から供給される垂直転送クロック及び水平転送クロックに同期して、撮像信号（ＣＣＤ−ＲＡＷデータ）を出力する。
【００１９】
ＣＣＤ３０から出力された撮像信号は、Ａ／Ｄ変換器３９に入力される。Ａ／Ｄ変換器３９は、アナログの撮像信号をデジタル信号へ変換して画像データを生成し、これをバッファメモリ４０に入力する。バッファメモリ４０は、入力された画像データを一時的に記憶する。バッファメモリ４０に記憶された画像データがＬＣＤドライバ４１を介して液晶ディスプレイ（ＬＣＤ）４２にスルー画として表示される。
【００２０】
補正データ作成回路４３は、デジタルカメラ１０の製造工程の最終段階において、撮影レンズ２４にキャップをしてＣＣＤ３０が遮光された状態でＣＣＤ３０からの撮像信号（主に暗電流に起因するノイズ信号）を取り込み、撮影された画像データのシェーディングを補正するための補正データを算出する。
【００２１】
補正データの算出について、図３のフローチャートに従って具体的に説明する。補正データ作成回路４３は、図４に示すように、例えばＣＣＤ３０の受光面の下端から５本の水平ライン３３を４個の画素３２ずつで均等分割してブロック４４を設定する（ｓｔ１）。次に、補正データ作成回路４３は、各ブロック４４からのノイズ信号（非露光状態での撮像信号）を取り込み（ｓｔ２）、これをブロック４４ごとに積算してから各ブロック４４に含まれる画素３２の個数（本実施形態では２０個）で除算して平均値を算出する。
【００２２】
この平均値を、全ての水平ライン３３を４個の画素３２ずつで均等分割した垂直方向に細長い領域（ブロック４４を垂直方向に端まで延ばした領域）内に含まれる各画素３２の補正データとし（ｓｔ３）、この補正データを不揮発性メモリであるフラッシュメモリ４５に記憶する。
【００２３】
例えば、ＣＣＤ３０の水平方向の全画素数を２０００個とすると、一次元の補正データを求める従来例（特開２００４−２６０５９６）の場合、２０００個の補正データが必要となるのに対して、本実施形態では、水平方向のラインを５００個のブロック（各ブロック４４の水平方向の画素数が４個）に分割し、各ブロック毎に１個の補正データを求めるから、５００個の補正データでよい。したがって、フラッシュメモリ４５の必要なメモリ容量は、従来に比べて、１／４になる。また、これに伴い、信号処理量も少なくなるから、補正処理にかかる時間を短縮して撮影時間を抑えることができる。
【００２４】
図１に戻り、演算処理回路４６は、撮影時にフラッシュメモリ４５から補正データを読み出し、撮影によりバッファメモリ４０に記憶された画像データから補正データを水平ラインごとに減算して、水平方向のシェーディングの補正を行う。補正された画像データは、バッファメモリ４０に記憶される。
【００２５】
補正が行われた画像データは、圧縮伸長回路４７へ送られる。圧縮伸長回路４７は、入力された画像データに対して圧縮処理を施し、これをリードライト（Ｒ／Ｗ）回路４８に入力する。リードライト回路４８は、圧縮された画像データをメモリカード４９へ書き込む。
【００２６】
ＣＰＵ３０は、シャッタボタン１８が半押しされた時に各部を動作させて焦点調整および露出調整を行い、シャッタボタン１８が全押しされた時に各部を動作させて撮影処理を実行する。また、ＣＰＵ３０は、ＣＣＤ３０の信号電荷蓄積時間または感度の設定値に応じて、演算処理回路４６を動作させるか否かを判定する。具体的には、信号電荷蓄積時間が所定値より長く（または感度が所定値より高く）設定されたときには、演算処理回路４６を動作させて補正処理を行わせ、信号電荷蓄積時間が所定値より短く（または感度が所定値より低く）設定されたときには、演算処理回路４６を動作させずに補正処理を行わないようにする。
【００２７】
このように構成されたデジタルカメラ１０の撮影処理手順を図５のフローチャートを参照して説明する。デジタルカメラ１０の工場出荷時には、上述したように求められたシェーディング補正用の補正データが予めフラッシュメモリ４５に記憶されている。デジタルカメラ１０が撮影モードに設定された状態において、シャッタボタン１８が半押しされた後に全押しされることにより、シャッタレリーズ操作が行われる（ｓｔ１１）。
【００２８】
撮像された画像データがバッファメモリ４０に格納される（ｓｔ１２）。この後、ＣＰＵ３０によってシェーディングの補正処理を行うか否かが判定される。ＣＰＵ３０によって補正処理を行わないと判定されると（ｓｔ１３）、バッファメモリ４０の画像データが圧縮処理されて（ｓｔ１５）メモリカード４９に記録され（ｓｔ１６）、撮影処理が終了する。
【００２９】
ＣＰＵ３０によって補正処理を行うと判定されると（ｓｔ１３）、フラッシュメモリ４５から補正データが読み出され、演算処理回路４６によって画像データから補正データが水平ラインごとに減算され、水平方向のシェーディング補正がなされる（ｓｔ１４）。この後、シェーディング補正がなされた画像データが圧縮処理されて（ｓｔ１５）メモリカード４９に記録され（ｓｔ１６）、撮影処理が終了する。
【００３０】
このように補正データは予めフラッシュメモリ４５に記憶されており、撮影する度に補正データの算出を行なわず、かつ処理すべきデータ量が少ないから、シェーディング補正に係る時間を短縮でき、シャッタチャンスを逃すおそれが少なくなる。
【００３１】
以上説明した実施形態では、水平ライン３３を均等（４画素ずつ）に分割してブロック４４を設定したが、シェーディングが目立ちやすい画面の両端部については他の部分よりもきめ細かい補正データを算出できるように、水平ライン３３の分割の幅を狭くすることがより好ましい。
【００３２】
例えば、図６に示すように、水平方向の画素数が２０００画素の場合、５本の水平ライン３３について、ＣＣＤ３０の受光面の両端から５００個目までは２画素ずつ分割することによりそれぞれ２５０個ずつのブロックＢ１〜Ｂ２５０，ブロックＢ５０１〜Ｂ７５０を設定し、中央部の１０００画素については４画素ずつ分割することにより２５０個のブロックＢ２５１〜Ｂ５００を設定する。この場合、必要なメモリ容量は、従来例に比べて、７５０／２０００＝３／８に減少する。なお、本実施形態は一例であって、ＣＣＤのシェーディング特性に応じてブロックの分割の幅や位置や数を変更するのが好ましい。
【００３３】
上記実施形態において、複数の水平ライン３３を分断するように複数のブロック４４を設けて水平方向のシェーディング補正を行なったが、本発明はこれに限定されず、垂直ラインを分断するように複数のブロックを設け、上記実施形態と同様に、各ブロック毎の補正データの算出を行なうようにしてもよい。
【００３４】
上記実施形態では、補正データの算出及びメモリへの記憶を出荷時に行なったが、本発明はこれに限定されることなく、例えばデジタルカメラに電源を投入する都度行なってもよい。この場合、例えばＣＣＤの前方に機械式のシャッタを設け、電源を投入した直後のノイズ信号の読み出しをシャッタを閉じた状態で行なうようにする。また、このようにデジタルカメラの電源を投入する都度、補正データの作成を行なうと、シェーディングが温度の変化によって変動することに対応することができる。
【００３５】
上記実施形態では、受光面の下端から５本の水平ラインについてブロックに分割したが、本発明はこれに限定されることなく、例えば水平ラインの本数を１本としてもよいし、また１０本としてもよく、また受光面の上端までの全ての本数としてもよい。また、上記実施形態では、固体撮像素子としてＣＣＤを例に挙げて本発明の説明を行ったが、ＣＣＤに代えて、ＣＭＯＳイメージセンサを用いた場合にも本発明を適用することが可能である。
【図面の簡単な説明】
【００３６】
【図１】デジタルカメラの電気的構成を示すブロック図である。
【図２】ＣＣＤの構成を示すブロック図である。
【図３】シェーディング補正用の補正データを作成する際の主なシーケンスを示すフローチャートである。
【図４】ＣＣＤの画素を水平方向に対して均等に分割してブロックを設定した例を示す説明図である。
【図５】デジタルカメラの撮影処理手順を示すフローチャートである。
【図６】ＣＣＤの画素を水平方向に対して画面の両端を中央部よりも細かく分割してブロックを設定した例を示す説明図である。
【符号の説明】
【００３７】
１０  デジタルカメラ
３０  ＣＣＤ
３２  画素
３３  水平ライン
４３  補正データ作成回路
４４，Ｂ１〜Ｂ７５０  ブロック
４５  フラッシュメモリ
４６  演算処理回路
【図１】
2009049902.tif 000003
【図２】
2009049902.tif 000004
【図３】
2009049902.tif 000005
【図４】
2009049902.tif 000006
【図５】
2009049902.tif 000007
【図６】
2009049902.tif 000008