(57)【要約】【課題】従来のＧａＮ系ダイオードに比べ、十分に低いオン抵抗を有するとともに、容量の低い高速性に優れた特性を有する半導体装置を提供する。【解決手段】基板１０１と、バッファー層１０２と、窒化物半導体からなる層（ＧａＮ層１０３）と、その窒化物半導体（ＧａＮ層１０３）よりもバンドギャップが大きい窒化物半導体からなる層（ＡｌＧａＮ層１０４）とが積層されたヘテロ接合体（１０３および１０４）を少なくとも一つ有する積層構造体（１０３および１０４）と、積層構造体（１０３および１０４）の第一の端部に形成され、ヘテロ接合体（１０３および１０４）とショットキー接続されるショットキー電極１０６と、積層構造体（１０３および１０４）の第二の端部に形成され、ヘテロ接合体（１０３および１０４）とオーミック接続されるオーミック電極１０７とを備える。【選択図】図１
2009117485.tif 000002
【特許請求の範囲】
【請求項１】
窒化物半導体からなる層と、前記窒化物半導体よりもバンドギャップが大きい窒化物半導体からなる層とが積層されたヘテロ接合体を少なくとも一つ有する積層構造体と、
前記積層構造体の第一の端部に形成され、前記ヘテロ接合体とショットキー接続されるショットキー電極と、
前記積層構造体の第二の端部に形成され、前記ヘテロ接合体とオーミック接続されるオーミック電極と
を備えることを特徴とする半導体装置。
【請求項２】
前記第一の端部には、前記積層構造体の表面から、前記積層構造体を構成する窒化物半導体からなる層のうちの最下層に達する第一の凹部が設けられ、
前記第二の端部には、前記積層構造体の表面から、前記積層構造体を構成する窒化物半導体からなる層のうちの最下層に達する第二の凹部が設けられ、
前記ショットキー電極は、前記第一の凹部の側壁に接触するように形成され、
前記オーミック電極は、前記第二の凹部の側壁に接触するように形成されている
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記積層構造体は、複数のヘテロ接合体を有し、
前記ショットキー電極は、前記複数のヘテロ接合体とショットキー接続され、
前記オーミック電極は、前記複数のヘテロ接合体とオーミック接続されている
ことを特徴とする請求項２記載の半導体装置。
【請求項４】
前記積層構造体は、前記複数のヘテロ接合体として、最下層から上層に向けて順に、第一の窒化物半導体からなる第一の層と、前記第一の窒化物半導体よりもバンドギャップが大きい第二の窒化物半導体からなる第二の層と、前記第二の窒化物半導体よりもバンドギャップが小さい第三の窒化物半導体からなる第三の層と、前記第三の窒化物半導体よりもバンドギャップが大きい第四の窒化物半導体からなる第四の層とを有する
ことを特徴とする請求項３記載の半導体装置。
【請求項５】
前記第四の層の厚みは、２０ｎｍより厚く、６０ｎｍより薄い
ことを特徴とする請求項４記載の半導体装置。
【請求項６】
前記第二の層の厚みは、２０ｎｍより厚く、６０ｎｍより薄い
ことを特徴とする請求項４記載の半導体装置。
【請求項７】
前記第二および第四の窒化物半導体の混晶比は、０．２以上、かつ、０．５以下である
ことを特徴とする請求項４記載の半導体装置。
【請求項８】
前記ショットキー電極から前記オーミック電極までの電極間の最短距離が一定となるように形成され、
前記ショットキー電極が前記オーミック電極を囲うように配置されている、または、前記オーミック電極が前記ショットキー電極を囲うように配置されている
ことを特徴とする請求項２記載の半導体装置。
【請求項９】
前記半導体装置はさらに、前記積層構造体を支える基板を備え、
前記基板には、前記ショットキー電極に囲まれた前記オーミック電極または前記オーミック電極に囲まれた前記ショットキー電極の直下の位置に、貫通孔が設けられ、
前記ショットキー電極に囲まれた前記オーミック電極または前記オーミック電極に囲まれた前記ショットキー電極は、前記貫通孔を介して前記基板の裏面と電気的に接続されている
ことを特徴とする請求項８記載の半導体装置。
【請求項１０】
前記積層構造体及び前記基板は、共通の中空部を有する円筒体であり、
前記第一の凹部は、前記円筒体の外側面に設けられ、
前記第二の凹部は、前記中空部である
ことを特徴とする請求項９記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、産業用パワーエレクトロニクス機器あるいは家電機器用途のインバーターに代表される電力応用回路に好適なパワー半導体装置に関するものである。
【背景技術】
【０００２】
近年、電力応用回路には、その高出力化、高効率化、小型化が強く要望されている。代表的な電力応用回路のひとつであるインバーターは、パワートランジスタのコレクタとエミッタに並列にダイオードを接続した基本ブロックを複数個用いることにより構成されている。このダイオードは、トランジスタがＯＦＦしたときの逆方向電流を逃がすために設けられており、性能として特にＯＮからＯＦＦへの切り替え時間を短縮することが要求されている。この切り替え速度が十分でない場合、インバーター回路のハイサイドとローサイドが短絡するという問題が発生する。そのため、一般に高速性能に優れたＦａｓｔ  Ｒｅｃｏｖｅｒｙ  Ｄｉｏｄｅ  （ＦＲＤ）が使用される。
【０００３】
このＦＲＤには、逆方向バイアス印加時の高耐圧特性と、順方向バイアス時の低オン抵抗特性の両立が必要である。一般に、ダイオードの耐圧とオン抵抗はトレードオフの関係にあり、その限界は半導体素子を構成する半導体の物性によって決定付けられる。従来、これらの半導体素子としてＳｉを用いたダイオードが用いられてきたが、近年、より高性能化を実現するためにＳｉＣあるいはＧａＮといったワイドギャップ半導体を用いたパワー用半導体素子の開発が推進されている。
【０００４】
特に、窒化物半導体を用いたＡｌＧａＮ／ＧａＮへテロ構造には、従来のシリコンと比較して高い絶縁破壊電界と高いシートキャリア濃度を合わせもつため、高耐圧特性と低オン抵抗特性とを両立できる。そのため、この材料を用いたダイオードは、高出力ＦＲＤ用材料として注目されてきた。これまでに、高出力半導体素子をターゲットとしたＡｌＧａＮ／ＧａＮヘテロ接合をもつダイオードに関する研究が国内外の多くの機関から報告されている。
【０００５】
ＡｌＧａＮ／ＧａＮヘテロ構造を利用することにより１０13（ｃｍ−２）オーダーの高い二次元電子ガス濃度が得られているが、より一層の低オン抵抗化のために、複数のヘテロ接合を利用したダイオードも提案されている（例えば、特許文献１参照）。
【０００６】
以下、従来の窒化物半導体を用いたダイオードについて、図８を用いて説明する。図８によれば、基板２８上にバッファ層３０、ＧａＮ層３９、ＡｌＧａＮ層４１、ＧａＮ層３８、ＡｌＧａＮ層４０が順次形成されており、エピタキシャル構造の最表面のＡｌＧａＮ層４０にショットキー電極２０とオーミック電極３６が形成されている。ＡｌＧａＮ層４０とＧａＮ層３８の界面に第一の二次元電子ガス、および、ＡｌＧａＮ層４１とＧａＮ層３９の界面には第二の二次元電子ガスが誘起されている。この二次元電子ガスにより形成される複数のチャネルによりオン抵抗が低減されている。
【特許文献１】特開２００６−１０８６７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、ショットキー電極２０はＡｌＧａＮ層４０と接合を形成しているために、ダイオードに順方向バイアスを印加した際に、ショットキー電極２０と第一の二次元電子ガスとの抵抗は、比較的低いものの、第二の二次元電子ガスに至るアクセス抵抗は、その高いヘテロバリアに起因して、増加してしまう。その結果、総合的なオン抵抗は、複数のチャネルを適用しているにも関わらず、期待するほど小さくならないという課題がある。
【０００８】
さらに、ショットキー電極２０はＡｌＧａＮ層４０と接合を形成しているために、電極２０と二次元電子ガスの間に平行平板のキャパシタが形成される。その結果、ダイオードの容量が大きくなってしまい、ダイオードをＯＮ／ＯＦＦさせる際に、その切り替え時の高速性を実現できないという課題がある。
【０００９】
上記課題に鑑み、本発明は、従来のＧａＮ系ダイオードに比べ、十分に低いオン抵抗を有するとともに、容量の低い高速性に優れた特性を有する半導体装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１０】
前記従来の課題を解決するために、複数のチャネルを形成しても、そのいずれのチャネルにも十分に低損失に接合を形成でき、かつ、容量を極限まで低減できる構造に関して、シミュレーションと実験を鋭意おこなった。その結果、ＡｌＧａＮ層とＧａＮ層の端面からショットキー接合を形成するという手法をとれば、チャネル数が複数であっても、ショットキー電極とチャネルが直接接合を実現することができ、かつ、ショットキー電極と二次元電子ガスの間に、平行平板キャパシタの形成を避けることができることがわかった。さらに、このような構造では、ＧａＮ系材料のもつ高耐圧特性を実現することができることもわかった。
【００１１】
具体的には、本発明に半導体装置は、窒化物半導体からなる層と、前記窒化物半導体よりもバンドギャップが大きい窒化物半導体からなる層とが積層されたヘテロ接合体を少なくとも一つ有する積層構造体と、前記積層構造体の第一の端部に形成され、前記ヘテロ接合体とショットキー接続されるショットキー電極と、前記積層構造体の第二の端部に形成され、前記ヘテロ接合体とオーミック接続されるオーミック電極とを備えることを特徴とする。このとき、前記第一の端部には、前記積層構造体の表面から、前記積層構造体を構成する窒化物半導体からなる層のうちの最下層に達する第一の凹部が設けられ、前記第二の端部には、前記積層構造体の表面から、前記積層構造体を構成する窒化物半導体からなる層のうちの最下層に達する第二の凹部が設けられ、前記ショットキー電極は、前記第一の凹部の側壁に接触するように形成され、前記オーミック電極は、前記第二の凹部の側壁に接触するように形成されるのが好ましい。
【００１２】
このように、表面から最も遠い窒化物半導体の層に達する凹部を備え、その凹部にショットキー電極を形成することで、ヘテロ接合の端面に、ショットキー接合を形成することができる。その結果、低抵抗な接合を実現することが可能となる。さらに、ショットキー電極と二次元電子ガスとの間に平行平板キャパシタが形成されないために、容量の低減を実現することが可能となる。以上の結果、極めて低損失で高速な半導体装置、つまり、ショットキーバリアダイオードを実現することが可能となる。
【００１３】
なお、前記積層構造体は、複数のヘテロ接合体を有するのが望ましい。このとき、前記ショットキー電極は、前記複数のヘテロ接合体とショットキー接続され、前記オーミック電極は、前記複数のヘテロ接合体とオーミック接続される。その一例として、前記積層構造体は、前記複数のヘテロ接合体として、最下層から上層に向けて順に、第一の窒化物半導体からなる第一の層と、前記第一の窒化物半導体よりもバンドギャップが大きい第二の窒化物半導体からなる第二の層と、前記第二の窒化物半導体よりもバンドギャップが小さい第三の窒化物半導体からなる第三の層と、前記第三の窒化物半導体よりもバンドギャップが大きい第四の窒化物半導体からなる第四の層とを有する。これにより、複数のチャネルをもつダイオードが実現され、順方向のオン抵抗がより低減される。
【００１４】
ここで、第四の層の厚みが２０ｎｍより厚く、６０ｎｍより薄い構成が好ましい。このような構成にすることにより、第一のチャネル（表面に近いチャネル）に高濃度の二次元電子ガスが誘起される。その結果、極めて低損失な半導体装置を実現することが可能となる。
【００１５】
また、第二の層の厚みが２０ｎｍより厚く、６０ｎｍより薄い構成となっているのがさらに好ましい。このような構成にすることにより、第二のチャネル（表面から深いチャネル）にも高濃度の二次元電子ガスが誘起される。その結果、さらに低損失な半導体装置を実現することが可能となる。
【００１６】
また、第二の窒化物半導体および第四の窒化物半導体の混晶比（例えば、Ａｌの成分比）が０．２以上、かつ、０．５以下であることが望ましい。このような構成にすることにより、分極電荷密度が増加するため、第一のチャネルと第二のチャネルに高濃度の二次元電子ガスが誘起される。その結果、極めて低損失な半導体装置を実現することが可能となる。
【００１７】
また、前記ショットキー電極から前記オーミック電極までの電極間の最短距離が一定となるように形成され、オーミック電極がショットキー電極を囲うように配置されていること、あるいは、ショットキー電極がオーミック電極を囲うように配置されるのが好ましい。このような構成にすることにより、ショットキー電極とオーミック電極の電極間において電界が集中する箇所を完全になくすことができる。その結果、極めて高い耐圧を有する半導体装置を実現することが可能となる。
【００１８】
また、前記半導体装置はさらに、前記積層構造体を支える基板を備え、前記基板には、前記ショットキー電極に囲まれた前記オーミック電極または前記オーミック電極に囲まれた前記ショットキー電極の直下の位置に、貫通孔が設けられ、前記ショットキー電極に囲まれた前記オーミック電極または前記オーミック電極に囲まれた前記ショットキー電極は、前記貫通孔を介して前記基板の裏面と電気的に接続される構成となっているのが好ましい。このような構成にすることにより、一方の電極をダイパッドに接続することができるため、貫通孔側壁の導電体を介して、電流だけではなく、デバイスに発生した熱も基板裏面に逃がすことが可能となり、デバイスの寄生インダクタンス成分と熱抵抗を低減させることが可能となる。その結果、放熱特性が良好な半導体装置を実現することが可能となる。
【発明の効果】
【００１９】
以上説明したように、本発明によれば、ショットキー電極とＡｌＧａＮ／ＧａＮ等の窒化物半導体層のへテロ接合に誘起される二次元電子ガスとの間の抵抗成分を低減できるとともに、容量成分をも低減できるために、極めて低抵抗かつ低容量な特性を実現できる。その結果、低損失で高速動作の可能な半導体装置を実現することができる。
【００２０】
よって、本発明は、電力応用回路に使用されるショットキーバリアダイオードとして、その実用的価値は極めて高い。
【発明を実施するための最良の形態】
【００２１】
本発明の実施の形態について、図面を用いて以下に説明する。
図１は、本発明の第１の実施形態における半導体装置の図面である。この半導体装置は、ショットキーバリアダイオードであり、基板１０１と、バッファー層１０２と、窒化物半導体からなる層（ＧａＮ層１０３）と、その窒化物半導体（ＧａＮ層１０３）よりもバンドギャップが大きい窒化物半導体からなる層（ＡｌＧａＮ層１０４）とが積層されたヘテロ接合体（１０３および１０４）を少なくとも一つ有する積層構造体（１０３および１０４）と、積層構造体（１０３および１０４）の第一の端部に形成され、ヘテロ接合体（１０３および１０４）とショットキー接続されるショットキー電極１０６と、積層構造体（１０３および１０４）の第二の端部に形成され、ヘテロ接合体（１０３および１０４）とオーミック接続されるオーミック電極１０７とを備える。ここで、第一の端部には、積層構造体（１０３および１０４）の表面から、積層構造体（１０３および１０４）を構成する窒化物半導体からなる層のうちの最下層（ＧａＮ層１０３）に達する第一の凹部１０５ａが設けられ、第二の端部には、積層構造体（１０３および１０４）の表面から、積層構造体（１０３および１０４）を構成する窒化物半導体からなる層のうちの最下層（ＧａＮ層１０３）に達する第二の凹部１０５ｂが設けられ、ショットキー電極１０６は、第一の凹部１０５ａの側壁に接触するように形成され、オーミック電極１０７は、第二の凹部１０５ｂの側壁に接触するように形成されている。
【００２２】
このように、表面から最下層の窒化物半導体（ＧａＮ層１０３）に達する凹部１０５ａを備え、その凹部１０５ａにショットキー電極１０６を形成することで、ヘテロ接合の端面に、ショットキー接合を形成することができる。その結果、低抵抗な接合を実現することが可能となる。さらに、凹部１０５ａが設けられていることにより、その領域の二次元電子ガスの誘起を抑制できる。その結果、ショットキー電極１０６と二次元電子ガスとの間に平行平板キャパシタの面積を大幅に削減できるため、このダイオードの容量低減を実現することが可能となる。
【００２３】
図２は、このダイオードの容量とバイアス電圧依存性の実験結果を示す図面である。ここで、横軸は、ダイオードに印加したバイアス電圧（オーミック電極１０７を基準としてショットキー電極１０６に印加した電圧）を示し、縦軸は、各バイアス電圧において計測された両電極間の容量を示す。なお、本図には、本実施形態のような凹部（リセス構造）を有するダイオードと、リセス構造を有しない従来構造のダイオードのそれぞれの実験結果が示されている。この図面より、容量低減のためには、リセス構造が極めて有効であることがわかる。以上の結果、極めて高速な半導体装置を実現することが可能となる。
【００２４】
なお、オーミック電極１０７に関しても、図１に示すようなリセス構造を設けることで、オーミック抵抗をより一層低減することが可能となる。
【００２５】
基板１０１としては、サファイア、シリコン、ＳｉＣ、ＧａＮをはじめとする多くの基板材料を適用可能である。基板１０１上のバッファー層１０２としては、ＡｌＮが望ましく、これにより、結晶の転位密度を低減することができ、優れたデバイス特性を実現することができる。
【００２６】
なお、リセス構造（凹部１０５ａおよび１０５ｂ）は、フォトリソグラフィー工程とエッチング工程により形成することができる。ショットキー電極１０６は、ショットキー金属（Ｎｉ／Ａｕ、Ｐｔ／Ａｕ、Ｐｄ／Ａｕ、Ａｕ、ＴｉＷ等）を第一の凹部１０５ａに積層させることによって形成し、一方、オーミック電極１０７は、オーミック金属（Ｔｉ／Ａｌ等）を第二の凹部１０５ｂに堆積し、その後にアニール工程を施すことによって形成することができる。
【００２７】
図３は、本発明の第２の実施形態における半導体装置の図面である。この半導体装置は、ショットキーバリアダイオードであり、基板２０１と、バッファー層２０２と、窒化物半導体からなる層（ＧａＮ層２０３、ＧａＮ層２０５）と、その窒化物半導体（ＧａＮ層２０３、ＧａＮ層２０５）よりもバンドギャップが大きい窒化物半導体からなる層（ＡｌＧａＮ層２０４、ＡｌＧａＮ層２０６）とが積層されたヘテロ接合体（２０３および２０４、２０５および２０６）を２つ有する積層構造体（２０３〜２０６）と、積層構造体（２０３〜２０６）の第一の端部に形成され、ヘテロ接合体（２０３〜２０６）とショットキー接続されるショットキー電極２０８と、積層構造体（２０３〜２０６）の第二の端部に形成され、ヘテロ接合体（２０３〜２０６）とオーミック接続されるオーミック電極２０９とを備える。ここで、第一の端部には、積層構造体（２０３〜２０６）の表面から、積層構造体（２０３〜２０６）を構成する窒化物半導体からなる層のうちの最下層（ＧａＮ層２０３）に達する第一の凹部２０７ａが設けられ、第二の端部には、積層構造体（２０３〜２０６）の表面から、積層構造体（２０３〜２０６）を構成する窒化物半導体からなる層のうちの最下層（ＧａＮ層２０３）に達する第二の凹部２０７ｂが設けられ、ショットキー電極２０８は、第一の凹部２０７ａの側壁に接触するように形成され、オーミック電極２０９は、第二の凹部２０７ｂの側壁に接触するように形成されている。
【００２８】
つまり、本実施形態では、積層構造体（２０３〜２０６）は、複数のヘテロ接合体として、最下層から上層に向けて順に、第一の窒化物半導体からなる第一の層（ＧａＮ層２０３）と、第一の窒化物半導体よりもバンドギャップが大きい第二の窒化物半導体からなる第二の層（ＡｌＧａＮ層２０４）と、第二の窒化物半導体よりもバンドギャップが小さい第三の窒化物半導体からなる第三の層（ＧａＮ層２０５）と、第三の窒化物半導体よりもバンドギャップが大きい第四の窒化物半導体からなる第四の層（ＡｌＧａＮ層２０６）とを有する。
【００２９】
このような構成にすることにより、複数のヘテロ接合から構成される構造であっても、すべてのヘテロ接合の端面にショットキー接合を形成することができる。その結果、極めて低抵抗な接合を実現することが可能となる。さらに、凹部が設けられていることにより、その領域の二次元電子ガスの誘起を抑制できる。その結果、ショットキー電極と二次元電子ガスとの間に平行平板キャパシタの面積を大幅に削減できるため、ダイオードの容量低減を実現することが可能となる。以上の結果、極めて低損失で高速な半導体装置を実現することが可能となる。
【００３０】
なお、本実施形態では、チャネル（つまり、ヘテロ接合体）の数が２の場合に関して説明したが、チャネルの数が３以上であっても、同様に低損失な半導体装置を実現することができる。
【００３１】
なお、第一のヘテロ接合を形成する２種類の半導体（ＧａＮ層２０３およびＡｌＧａＮ層２０４）と、第二のヘテロ接合を形成する２種類の半導体（ＧａＮ層２０５およびＡｌＧａＮ層２０６）は、バンドギャップが異なりさえすれば、同一である必要はない。たとえば、最下層から上層に向けて順に、ＧａＮ／Ａｌ0.2Ｇａ0.8Ｎ／ＧａＮ／Ａｌ0.3Ｇａ0.7Ｎのような構造であってもよい。
【００３２】
また、第二のＡｌＧａＮ層２０６は２０ｎｍより厚く６０ｎｍより薄いことが望ましい。これは、このような構成にすることで、第二のヘテロ接合においても高い二次元電子ガス濃度が得られるためである。一般に、複数チャネルにおける二次元電子ガスの濃度の予測は極めて困難であるが、発明者は、Poisson方程式とSchrodinger方程式を同時に解くことにより、この濃度を計算した。その結果を、図４に示す。図４（ａ）は、本実施形態のダイオードのうち、ショットキー電極２０８および積層構造体（２０３〜２０６）を横断する断面におけるエネルギー構造図であり、図４（ｂ）は、表面側ＡｌＧａＮ層２０６の厚み（横軸）に対するキャリア濃度（縦軸）を示す図である。なお、図４（ｂ）には、３つの曲線、つまり、「バルク側チャネル」（ＧａＮ層２０３およびＡｌＧａＮ層２０４からなる第一のヘテロ接合におけるキャリア濃度）、「表面側チャネル」（ＧａＮ層２０５およびＡｌＧａＮ層２０６からなる第二のヘテロ接合におけるキャリア濃度）、および、「トータル」（第一および第二のヘテロ接合におけるキャリア濃度の合計）が示されている。
【００３３】
図４（ｂ）の「表面側チャネル」および「トータル」の曲線からわかるように、ＡｌＧａＮ層２０６の膜厚が薄い（２０ｎｍよりも薄い）場合には、二次元電子ガスがほとんど誘起されないことがわかった。一方、ＡｌＧａＮ層２０６の膜厚を、２０ｎｍより厚くすることにより、飛躍的に電子濃度を増加させることが可能であることを明らかにすることができた。一方、ＡｌＧａＮ層２０６の厚さは６０ｎｍ以上にしても、実際には結晶の結晶格子の緩和により分極電荷が発生しない上、クラックが発生するという問題が発生する。
【００３４】
図５は、バルク側ＡｌＧａＮ層２０４の厚み（横軸）に対するキャリア濃度（縦軸）を示す図である。ここには、図４（ｂ）と同様に、３つの曲線、つまり、「バルク側チャネル」、「表面側チャネル」、および、「トータル」が示されている。図５の「バルク側チャネル」および「トータル」の曲線からわかるように、第一のＡｌＧａＮ層２０４についても、２０ｎｍより厚く６０ｎｍより薄いことが望ましい。これは、このような構成にすることで、第一のヘテロ接合においても高い二次元電子ガス濃度が得られるためである。これは前述のシミュレーションにより得られた結果である。つまり、ＡｌＧａＮ層２０４の膜厚を、２０ｎｍより厚くすることにより、飛躍的に電子濃度を増加させることが可能であることを明らかにすることができた。一方、ＡｌＧａＮ層２０４の厚さは６０ｎｍ以上にしても、実際には結晶の結晶格子の緩和により分極電荷が発生しない上、クラックが発生するという問題が発生する。
【００３５】
図６は、ＡｌＧａＮ層の混晶比（Ａｌの重量成分比）に対するキャリア濃度を示す図である。本図からわかるように、第一のＡｌＧａＮ層２０４およびは第二のＡｌＧａＮ層２０６の混晶比は０．２以上０．５以下であることが望ましい。これは、このような構成にすることで、二つのヘテロ接合においても高い二次元電子ガス濃度が得られるためである。これは前述のシミュレーションにより得られた結果である。
【００３６】
図７は、本発明の第３の実施形態における半導体装置の図面である。この半導体装置は、円筒形のショットキーバリアダイオードであり、裏面電極３１１と、基板３０１と、バッファー層３０２と、窒化物半導体からなる層（ＧａＮ層３０３、ＧａＮ層３０５）と、その窒化物半導体（ＧａＮ層３０３、ＧａＮ層３０５）よりもバンドギャップが大きい窒化物半導体からなる層（ＡｌＧａＮ層３０４、ＡｌＧａＮ層３０６）とが積層されたヘテロ接合体（３０３および３０４、３０５および３０６）を２つ有する積層構造体（３０３〜３０６）と、積層構造体（３０３〜３０６）の第一の端部（ここでは、円筒の中空部）に形成され、ヘテロ接合体（３０３〜３０６）とショットキー接続されるショットキー電極３０８と、積層構造体（３０３〜３０６）の第二の端部（ここでは、円筒の外側面）に形成され、ヘテロ接合体（３０３〜３０６）とオーミック接続されるオーミック電極３０９とを備える。ここで、第一の端部には、積層構造体（３０３〜３０６）の表面から、積層構造体（３０３〜３０６）を構成する窒化物半導体からなる層のうちの最下層（ＧａＮ層３０３）に達する第一の凹部３０７ａ（ここでは、円筒の中空部）が設けられ、第二の端部には、積層構造体（３０３〜３０６）の表面から、積層構造体（３０３〜３０６）を構成する窒化物半導体からなる層のうちの最下層（ＧａＮ層３０３）に達する第二の凹部３０７ｂが設けられ、ショットキー電極３０８は、第一の凹部３０７ａの側壁に接触するように（ここでは、中空部に充填されて）形成され、オーミック電極３０９は、第二の凹部３０７ｂの側壁に接触するように形成されている。
【００３７】
ここで、ショットキー電極３０８からオーミック電極３０９までの電極間の最短距離が一定となるように形成され、オーミック電極３０９がショットキー電極３０８を囲うように配置されている。また、基板３０１およびバッファー層３０２には、ショットキー電極３０８の直下の位置に、貫通孔３１０が設けられ、ショットキー電極３０８は、貫通孔３１０を介して裏面電極３１１と電気的に接続されている。
【００３８】
このような構成にすることにより、ショットキー電極３０８とオーミック電極３０９の領域において、電界集中を抑制することが可能となる。さらに、貫通孔３１０を通して、熱を基板裏面に放熱することが可能となる。以上の結果、極めて低損失で高速であり、かつ、高耐圧で放熱性に優れた半導体装置を実現することが可能となる。
【００３９】
なお、本実施形態では、ショットキー電極３０８が内側、オーミック電極３０９が外側に配置した例に関して説明したが、ショットキー電極３０８が外側、オーミック電極３０９が内側であっても同様に、極めて低損失で高速であり、かつ、高耐圧で放熱性に優れた半導体装置を実現することができる。
【００４０】
以上、本発明に係る半導体装置について、第１〜第３の実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、これらの実施の形態に対して当業者が思いつく各種変形を施して得られる半導体装置や、各実施の形態での特徴を任意に組み合わせて実現される他の形態も本発明に含まれる。
【００４１】
たとえば、第３の実施形態で示された円筒構造は、チャネル数が２の半導体装置だけでなく、図１に示されたようなチャネル数が１の半導体装置や、その他のチャネル数をもつ半導体装置にも適用できる。
【００４２】
また、図２、図４〜図６に示される特性についても、対応する実施の形態だけで得られるのではなく、チャネル数が異なる他の実施形態における半導体装置についても、類似の特性が得られる。
【産業上の利用可能性】
【００４３】
本発明にかかる半導体装置は、電力応用回路に使用されるパワー半導体装置に使用される電力用の高出力スイッチング素子あるいは大電力高周波素子などに使用されるショットキーバリアダイオードとして有用である。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１の実施形態を示す断面図
【図２】本発明の半導体装置におけるリセス構造による容量低減効果を示す図面
【図３】本発明の第２の実施形態を示す断面図
【図４】本発明の半導体装置における電子濃度のデバイス構造（表面側ＡｌＧａＮ厚）依存性示す図面
【図５】本発明の半導体装置における電子濃度のデバイス構造（バルク側ＡｌＧａＮ厚）依存性示す図面
【図６】本発明の半導体装置における電子濃度のデバイス構造（ＡｌＧａＮのＡｌ混晶比）依存性示す図面
【図７】本発明の第３の実施形態を示す断面図
【図８】従来の半導体装置の断面図発明のデバイス特性を示す図面
【符号の説明】
【００４５】
１０１、２０１、３０１  基板
１０２、２０２、３０２  バッファー層
１０３、２０３、２０５、３０３、３０５  ＧａＮ層
１０４、２０４、２０６、３０４、３０６  ＡｌＧａＮ層
１０５ａ、１０５ｂ、２０７ａ、２０７ｂ、３０７ａ、３０７ｂ  凹部
１０６、２０８、３０８  ショットキー電極
１０７、２０９、３０９  オーミック電極
３１０  貫通孔
３１１  裏面電極
【図１】
2009117485.tif 000003
【図２】
2009117485.tif 000004
【図３】
2009117485.tif 000005
【図４】
2009117485.tif 000006
【図５】
2009117485.tif 000007
【図６】
2009117485.tif 000008
【図７】
2009117485.tif 000009
【図８】
2009117485.tif 000010