(57)【要約】【課題】ソース抵抗を低くし、ゲートしきい値電圧を浅くし、かつ信頼性を高くする。【解決手段】サファイヤからなる基板１上にアンドープのＧａＮからなるチャネル層２を形成し、チャネル層２上にＡｌＧａＮからなる電子供給層３を形成し、電子供給層３のドレイン領域３ｂおよびソース領域３ｃにＳｎを拡散して、ドレイン領域３ｂおよびソース領域３ｃのキャリア濃度をチャネル領域３ａのキャリア濃度よりも高くし、チャネル領域３ａ上にＮｉからなるゲート電極４を形成し、ドレイン領域３ｂ上にＴｉ／Ａｌからなるドレイン電極５を形成し、ソース領域３ｂ上にＴｉ／Ａｌからなるソース電極６を形成する。【選択図】図１
2009224643.tif 000002
【特許請求の範囲】
【請求項１】
ナイトライド系半導体のヘテロ接合を有する電界効果トランジスタにおいて、
チャネル層上に形成された電子供給層のソース領域のキャリア濃度を上記電子供給層のチャネル領域のキャリア濃度より高くした
ことを特徴とする電界効果トランジスタ。
【請求項２】
上記電子供給層のドレイン領域のキャリア濃度を上記チャネル領域のキャリア濃度より高くしたことを特徴とする請求項１に記載の電界効果トランジスタ。
【請求項３】
上記チャネル層がＧａＮからなり、上記電子供給層がＡｌＧａＮまたはＩｎＧａＮからなることを特徴とする請求項１または２に記載の電界効果トランジスタ。
【請求項４】
上記ソース領域または上記ドレイン領域にＳｎまたはＳｉを拡散したことを特徴とする請求項３に記載の電界効果トランジスタ。
【請求項５】
ナイトライド系半導体のヘテロ接合を有する電界効果トランジスタの製造方法において、
チャネル層上に電子供給層を形成する電子供給層形成工程と、
上記電子供給層のソース領域上に拡散物質膜を形成する拡散物質膜形成工程と、
上記拡散物質膜形成工程後に、熱処理することにより、上記ソース領域のキャリア濃度を上記電子供給層のチャネル領域のキャリア濃度より高くする熱処理工程とを有する
ことを特徴とする電界効果トランジスタの製造方法。
【請求項６】
上記熱処理工程後に、上記拡散物質膜を除去し、上記ソース領域上にソース電極を形成することを特徴とする請求項５に記載の電界効果トランジスタの製造方法。
【請求項７】
上記熱処理工程後に、上記ソース領域上の上記拡散物質膜上にソース電極を形成することを特徴とする請求項５に記載の電界効果トランジスタの製造方法。
【請求項８】
上記拡散物質膜形成工程後に、上記ソース領域上の上記拡散物質膜上にソース電極膜を形成したのち、上記熱処理工程を行なうことを特徴とする請求項５に記載の電界効果トランジスタの製造方法。
【請求項９】
上記拡散物質膜形成工程において、上記ソース領域および上記電子供給層のドレイン領域に拡散物質膜を形成することを特徴とする請求項５乃至８のいずれかに記載の電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はナイトライド系半導体のヘテロ接合を有する電界効果トランジスタおよびその製造方法に関するものである。
【背景技術】
【０００２】
従来のナイトライド系半導体のヘテロ接合を有する電界効果トランジスタにおいては、電子供給層のキャリア濃度を一様に高くすることにより、あるいはゲート電極をリセス構造にすることにより、ソース抵抗を低減している。
【非特許文献１】葛原正明等、電子情報通信学会論文誌Ｃ、VOL.J86-C、NO.4、pp.396-403、2003年
【非特許文献２】佐野芳明等、電子情報通信学会論文誌Ｃ、VOL.J86-C、NO.4、pp.404-411、2003年
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、電子供給層のキャリア濃度を一様に高くしたときには、電子供給層のチャネル領域のキャリア濃度も高くなるから、ゲートしきい値電圧の浅い電界効果トランジスタを実現することが困難である。また、ゲート電極をリセス構造にしたときには、ナイトライド系半導体に低損傷のリセスエッチングを行なうことは困難であるから、電界効果トランジスタの信頼性が低下する。
【０００４】
本発明は上述の課題を解決するためになされたもので、ソース抵抗が低く、ゲートしきい値電圧が浅く、かつ信頼性が高い電界効果トランジスタおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
この目的を達成するため、本発明においては、ナイトライド系半導体のヘテロ接合を有する電界効果トランジスタにおいて、チャネル層上に形成された電子供給層のソース領域のキャリア濃度を上記電子供給層のチャネル領域のキャリア濃度より高くする。
【０００６】
この場合、上記電子供給層のドレイン領域のキャリア濃度を上記チャネル領域のキャリア濃度より高くしてもよい。
【０００７】
これらの場合、ＧａＮからなる上記チャネル層、ＡｌＧａＮまたはＩｎＧａＮからなる上記電子供給層を形成してもよい。
【０００８】
この場合、上記ソース領域または上記ドレイン領域にＳｎまたはＳｉを拡散してもよい。
【０００９】
また、ナイトライド系半導体のヘテロ接合を有する電界効果トランジスタの製造方法において、チャネル層上に電子供給層を形成する電子供給層形成工程と、上記電子供給層のソース領域上に拡散物質膜を形成する拡散物質膜形成工程と、上記拡散物質膜形成工程後に、熱処理することにより、上記ソース領域のキャリア濃度を上記電子供給層のチャネル領域のキャリア濃度より高くする熱処理工程とを行なう。
【００１０】
この場合、上記熱処理工程後に、上記拡散物質膜を除去し、上記ソース領域上にソース電極を形成してもよい。
【００１１】
また、上記熱処理工程後に、上記ソース領域上の上記拡散物質膜上にソース電極を形成してもよい。
【００１２】
また、上記拡散物質膜形成工程後に、上記ソース領域上の上記拡散物質膜上にソース電極膜を形成したのち、上記熱処理工程を行なってもよい。
【００１３】
これらの場合、上記拡散物質膜形成工程において、上記ソース領域および上記電子供給層のドレイン領域に拡散物質膜を形成してもよい。
【発明の効果】
【００１４】
本発明に係る電界効果トランジスタ、その製造方法においては、電子供給層のソース領域のキャリア濃度を高くしているから、ソース抵抗を低減することができ、また電子供給層のチャネル領域のキャリア濃度が低いから、ゲートしきい値電圧の浅い電界効果トランジスタを実現することができ、さらにゲート電極をリセス構造にする必要がないから、電界効果トランジスタの信頼性が低下することがない。
【００１５】
また、熱処理工程後に、ソース領域上の拡散物質膜上にソース電極を形成したときには、拡散物質膜を除去する必要がないので、簡単に電界効果トランジスタを製造することができる。
【００１６】
また、拡散物質膜形成工程後に、ソース領域上の拡散物質膜上にソース電極膜を形成したのち、熱処理工程を行なったときには、１回の熱処理を行なうことにより、ソース領域のキャリア濃度を高くするとともに、オーミック電極であるソース電極を形成することができるので、簡単に電界効果トランジスタを製造することができる。
【発明を実施するための最良の形態】
【００１７】
図１は本発明に係る電界効果トランジスタを示す図である。図に示すように、サファイヤからなる基板１上にアンドープのＧａＮからなるチャネル層２が形成され、チャネル層２上にＡｌＧａＮからなる電子供給層３が形成されている。そして、電子供給層３のチャネル領域３ａのキャリア濃度は、ゲートしきい値電圧が−１Ｖよりも浅くなる濃度であり、電子供給層３のドレイン領域３ｂおよびソース領域３ｃにはＳｎ（スズ）が拡散されており、ドレイン領域３ｂおよびソース領域３ｃのキャリア濃度はチャネル領域３ａのキャリア濃度よりも高い。また、チャネル領域３ａ上にＮｉからなるゲート電極４が形成され、ドレイン領域３ｂ上にＴｉ／Ａｌからなるドレイン電極５が形成され、ソース領域３ｂ上にＴｉ／Ａｌからなるソース電極６が形成されている。
【００１８】
つぎに、図１に示した電界効果トランジスタの製造方法、すなわちに本発明に係る電界効果トランジスタの製造方法を図２により説明する。まず、図２(ａ)に示すように、基板１上にアンドープのＧａＮをエピタキシャル成長させることによりチャネル層２を形成し、チャネル層２上にＡｌＧａＮをエピタキシャル成長させることにより電子供給層３を形成する（電子供給層形成工程）。つぎに、図２(ｂ)に示すように、電子供給層３のドレイン領域３ｂおよびソース領域３ｃとなる部分の上に、蒸着およびリフトオフにより、ｎ型のドーパントとなるＳｎ膜１１、１２（拡散物質膜）を形成する（拡散物質膜形成工程）。つぎに、図２(ｃ)に示すように、６００℃以上の温度で熱処理することにより、ドレイン領域３ｂおよびソース領域３ｃにＳｎを拡散して、ドレイン領域３ｂおよびソース領域３ｃのキャリア濃度をチャネル領域３ａのキャリア濃度よりも高くする（熱処理工程）。この場合、図３に示すように、ドレイン領域３ｂ、ソース領域３ｃ中のキャリア濃度は熱処理時間が長いほど高くなるが、ある濃度で飽和する。つぎに、図２(ｄ)に示すように、エッチングによりＳｎ膜１１、１２を除去したのち、ドレイン領域３ｂおよびソース領域３ｂ上に蒸着およびリフトオフによりＴｉ／Ａｌを堆積し、６００℃以上の温度で熱処理することにより、オーミック電極であるドレイン電極５およびソース電極６を形成する。つぎに、蒸着およびリフトオフにより、ゲート電極４を形成する。
【００１９】
このような電界効果トランジスタ、その製造方法においては、電子供給層３のソース領域３ｃのキャリア濃度を高くしているから、ソース抵抗を低減することができる。また、電子供給層３のチャネル領域３ａのキャリア濃度が低いから、ゲートしきい値電圧の浅いエンハンスメント型の電界効果トランジスタを実現することができる。さらに、ゲート電極４をリセス構造にする必要がないから、電界効果トランジスタの信頼性が低下することがない。このため、高速、高出力のディジタル集積回路を実現することができる。
【００２０】
つぎに、本発明に係る他の電界効果トランジスタの製造方法を図４により説明する。まず、図２により説明した電界効果トランジスタの製造方法と同様に、基板１上にチャネル層２を形成し、チャネル層２上に電子供給層３を形成し、ドレイン領域３ｂおよびソース領域３ｃとなる部分の上に、Ｓｎ膜１１、１２を形成する。つぎに、図４(ａ)に示すように、６００℃以上の温度で熱処理することにより、ドレイン領域３ｂおよびソース領域３ｃにＳｎを拡散して、ドレイン領域３ｂおよびソース領域３ｃのキャリア濃度をチャネル領域３ａのキャリア濃度よりも高くする。つぎに、図４(ｂ)に示すように、Ｓｎ膜１１、１２上に蒸着およびリフトオフによりＴｉ／Ａｌを堆積したのち、６００℃以上の温度で熱処理することにより、オーミック電極であるドレイン電極１３およびソース電極１４を形成する。つぎに、図４(ｃ)に示すように、蒸着およびリフトオフにより、ゲート電極４を形成する。
【００２１】
このような電界効果トランジスタの製造方法においては、熱処理工程後に、ドレイン領域３ｂ、ソース領域３ｃ上のＳｎ膜１１、１２上にドレイン電極５、ソース電極６を形成しているから、Ｓｎ膜１１、１２を除去する必要がないので、簡単に電界効果トランジスタを製造することができる。
【００２２】
さらに、本発明に係る他の電界効果トランジスタの製造方法を図５により説明する。まず、図２により説明した電界効果トランジスタの製造方法と同様に、基板１上にチャネル層２を形成し、チャネル層２上に電子供給層３を形成し、ドレイン領域３ｂおよびソース領域３ｃとなる部分の上に、Ｓｎ膜１１、１２を形成する。つぎに、図５(ａ)に示すように、Ｓｎ膜１１、１２上に蒸着およびリフトオフによりＴｉ／Ａｌからなるドレイン電極膜１３ａ、ソース電極膜１４ａを堆積する。つぎに、図５(ｂ)に示すように、６００℃以上の温度で熱処理することにより、ドレイン領域３ｂおよびソース領域３ｃにＳｎを拡散して、ドレイン領域３ｂおよびソース領域３ｃのキャリア濃度をチャネル領域３ａのキャリア濃度よりも高くするとともに、オーミック電極であるドレイン電極１３およびソース電極１４を形成する。つぎに、図５(ｃ)に示すように、蒸着およびリフトオフにより、ゲート電極４を形成する。
【００２３】
このような電界効果トランジスタの製造方法においては、拡散物質膜形成工程後に、ドレイン領域３ｂおよびソース領域３ｃ上のＳｎ膜１１、１２上にドレイン電極膜１３ａ、ソース電極膜１４ａを形成したのち、熱処理工程を行なうから、１回の熱処理を行なうことにより、ドレイン領域３ｂおよびソース領域３ｃのキャリア濃度を高くするとともに、オーミック電極であるドレイン電極１３およびソース電極１４を形成することができるので、簡単に電界効果トランジスタを製造することができる。
【００２４】
なお、上述実施の形態においては、サファイヤからなる基板１を用いたが、ＳｉＣからなる基板、Ｓｉからなる基板を用いてもよい。また、上述実施の形態においては、電子供給層３がＡｌＧａＮからなる場合について説明したが、ＩｎＧａＮからなる電子供給層を形成してもよい。また、上述実施の形態においては、ドレイン領域３ｂおよびソース領域３ｃのキャリア濃度をチャネル領域３ａのキャリア濃度よりも高くしたが、ソース領域のみのキャリア濃度をチャネル領域のキャリア濃度よりも高くしてもよい。また、上述実施の形態においては、Ｔｉ／Ａｌからなるドレイン電極５、ソース電極６を形成したが、Ａｌ／Ｔｉ／Ａｌからなるドレイン電極、ソース電極を形成してもよい。また、上述実施の形態においては、Ｎｉからなるゲート電極４を形成したが、Ｐｔ、ＰｄまたはＷからなるゲート電極を形成してもよい。
【００２５】
また、上述実施の形態においては、拡散物質膜としてＳｎ膜１１、１２を用いたが、拡散物質膜としてＳｉ（シリコン）膜を用い、ソース領域、ドレイン領域にＳｉを拡散することにより、ソース領域、ドレイン領域のキャリア濃度をチャネル領域のキャリア濃度よりも高くしてもよい。また、上述実施の形態においては、蒸着およびリフトオフにより、Ｓｎ膜１１、１２、Ｔｉ／Ａｌ、ゲート電極４を形成したが、スパッタ法でＳｎ膜、Ｔｉ／Ａｌ、Ｎｉ膜を堆積したのち、エッチングすることにより、Ｓｎ膜１１、１２、ドレイン電極５およびソース電極６、ゲート電極４を形成してもよい。
【図面の簡単な説明】
【００２６】
【図１】本発明に係る電界効果トランジスタを示す図である。
【図２】本発明に係る電界効果トランジスタの製造方法の説明図である。
【図３】熱処理時間とキャリア濃度との関係を示すグラフである。
【図４】本発明に係る他の電界効果トランジスタの製造方法の説明図である。
【図５】本発明に係る他の電界効果トランジスタの製造方法の説明図である。
【符号の説明】
【００２７】
２…チャネル層
３…電子供給層
３ａ…チャネル領域
３ｂ…ドレイン領域
３ｃ…ソース領域
１１…Ｓｎ膜
１２…Ｓｎ膜
１３ａ…ドレイン電極膜
１４ａ…ソース電極膜
【図１】
2009224643.tif 000003
【図２】
2009224643.tif 000004
【図３】
2009224643.tif 000005
【図４】
2009224643.tif 000006
【図５】
2009224643.tif 000007