(57)【要約】【課題】半導体メモリ装置における実質的な性能とその消費電流との関係から、ホスト機器がこれらを考慮し、半導体メモリ装置の性能とその消費電流を選択することができる半導体メモリ装置を提供する。【解決手段】半導体メモリ装置は、データを記憶するＮＡＮＤメモリ３−１、３−２と、ＮＡＮＤメモリ３−１、３−２に対する書き込み及び読み出し時の性能を示す性能指標、性能指標に対応する消費電流値を記憶するレジスタ群２１Ａと、レジスタ群２１Ａに記憶された性能指標と消費電流値との組み合わせを出力し、前記組み合わせのうちのいずれを選択するかを示すコマンドを受け取るＳＤカードインタフェース２１と、前記コマンドに応じて性能指標を選択し、選択された性能指標に従って書き込み及び読み出しの動作モードを設定するコントローラ２とを備える。【選択図】図１
2009251888.tif 000002
【特許請求の範囲】
【請求項１】
データを記憶する半導体メモリと、
前記半導体メモリに対する書き込み及び読み出し時の性能を示す性能指標と、前記性能指標に対応する消費電流値とを記憶する記憶部と、
前記記憶部に記憶された前記性能指標と前記消費電流値との組み合わせを出力し、前記組み合わせのうちのいずれを選択するかを示すコマンドを受け取るインタフェースと、
前記コマンドに応じて前記性能指標を選択し、選択された性能指標に従って書き込み及び読み出しの動作モードを設定するコントローラと、
を具備することを特徴とする半導体メモリ装置。
【請求項２】
前記性能指標の選択は、前記半導体メモリ内で同時にアクセスするメモリセル数の変更によって行うことを特徴とする請求項１に記載の半導体メモリ装置。
【請求項３】
前記性能指標の選択は、前記コントローラの共通なデータバス線に接続された複数の半導体メモリに対する、データアクセス開始タイミングの変更によることを特徴とする請求項１に記載の半導体メモリ装置。
【請求項４】
複数の電源電圧を供給する電源回路をさらに具備し、
前記性能指標の選択は、前記電源回路から供給される電源電圧の電圧を変更することを特徴とする請求項１に記載の半導体メモリ装置。
【請求項５】
前記性能指標の選択は、複数の前記半導体メモリ間の動作タイミングを調整することによって行うことを特徴とする請求項１に記載の半導体メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリ装置に関するものであり、例えばＳＤメモリカード等の半導体メモリカードに関するものである。
【背景技術】
【０００２】
カードの高性能化に伴い、カードの消費電流が増大する傾向にある。しかし、小型携帯機器ではカードに対する電流供給能力に制約があり、高性能カードが要求する電流を十分供給できない場合がある。なお、電流供給能力としては、特にピーク電流が問題となる。
【０００３】
従来においても、カードインタフェースにおけるバスの動作クロックやバスの動作モードの設定ごとにその消費電流を、カードがホスト機器に提示して、それに応じたバスの動作モードをホストが設定するようなカードは存在した（例えば、特許文献１参照）。
【０００４】
しかし、ホスト機器にとってより重要な、カード内部の半導体メモリ、例えばＮＡＮＤフラッシュメモリ（以下、ＮＡＮＤメモリ）に対するデータの書き込み／読み出し速度性能の指標ごとにその消費電流をカードがホスト機器へ提示して、速度性能とその消費電流に応じた適切な設定をホスト機器から実施することが可能なカードは存在しなかった。
【特許文献１】国際公開第２００５／０１５４０６号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、半導体メモリ装置における実質的な性能とその消費電流との関係から、ホスト機器がこれらを考慮し、半導体メモリ装置の性能とその消費電流を選択することができる半導体メモリ装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一実施態様の半導体メモリ装置は、データを記憶する半導体メモリと、前記半導体メモリに対する書き込み及び読み出し時の性能を示す性能指標と、前記性能指標に対応する消費電流値とを記憶する記憶部と、前記記憶部に記憶された前記性能指標と前記消費電流値との組み合わせを出力し、前記組み合わせのうちのいずれを選択するかを示すコマンドを受け取るインタフェースと、前記コマンドに応じて前記性能指標を選択し、選択された性能指標に従って書き込み及び読み出しの動作モードを設定するコントローラとを具備することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、半導体メモリ装置における実質的な性能とその消費電流との関係から、ホスト機器がこれらを考慮し、半導体メモリ装置の性能とその消費電流を選択することができる半導体メモリ装置を提供可能である。
【発明を実施するための最良の形態】
【０００８】
前述したように、カードの高性能化に伴い、カードの消費電流が増大する傾向にある。しかし、小型携帯機器ではカードに対する電流供給能力に制約があり、高性能カードが要求する電流を十分供給できない場合がある。本発明においては、以下のような処理によって、ホスト機器が、カードの実質的な性能とそれによって消費される消費電流との組み合わせを考慮し、これらの組み合わせのうちの最適な組合せを選択できるようにする。以下に本発明の概要を説明する。
【０００９】
（Ａ）カードは、カードで実現可能な書き込み／読み出し性能(具体的にはＳＤカードのスピードクラス)と、その性能を実現するために必要な消費電流(平均電流、ピーク電流)との複数の組合せを、レジスタに記憶しホスト機器に提示する。
【００１０】
（Ｂ）ホスト機器は、自らのアプリケーションが必要とする書き込み／読み出し性能と、供給可能な消費電流に応じて、（Ａ）の組合せの中で適当な組合せを選択して、その組合せをカードに設定する。
【００１１】
（Ｃ）カードは、設定された組合せに応じて、以下のようなパラメータを設定して、その性能の確保と電流制限を行う。
【００１２】
（１）内部的な動作クロックの制御
カード内部の動作クロックの周波数を高くすると、カード内の回路の動作速度は速くなるが、消費電流も多くなる。一方、動作クロックの周波数を低くすると、カード内の回路の動作速度は遅くなるが、消費電流も少なくなる。そこで、動作クロックの周波数の高低を選択することにより、回路の動作速度とその消費電力を制御できる。
【００１３】
（２）ＮＡＮＤメモリの制御方式(ＮＡＮＤメモリ内の同時書き込みビット数(プレーン数))の制御
ＮＡＮＤメモリ内の複数の記録領域（プレーン）に同時に書き込みを行えば、書き込み速度は速くなるが、それに伴って消費電流も大きくなる。そこで、同時にアクセスし並列に動作させるＮＡＮＤメモリ内のプレーンの数を選択すれば、動作速度とその消費電流を制御できる。
【００１４】
（３）ＮＡＮＤメモリへの同時アクセスの並列動作数の制御
例えば、コントローラより複数のＮＡＮＤメモリに同時に書き込みを行えば、書き込み速度は速くなるが、それに伴って消費電流も大きくなる。そこで、同時にアクセスし並列に動作させるＮＡＮＤメモリの数を選択すれば、動作速度とその消費電流を制御できる。
【００１５】
（４）ＮＡＮＤメモリとコントローラとの間のアクセスバス幅(バスの本数)の制御
例えば、ＮＡＮＤメモリとコントローラとの間のバス幅が１６本ある場合、１６本のうちの８本を使用してＮＡＮＤメモリにアクセスすることが可能である。１６本を使用した場合は、書き込み速度は速くなるが、それに伴って消費電流も大きくなる。一方、８本を使用した場合は、書き込み速度は遅くなるが、それに伴って消費電流も小さくなる。そこで、使用するバス幅を選択すれば、動作速度とその消費電流を調整することができる。
【００１６】
（５）その他、ＮＡＮＤメモリの使い方で性能と省電力に関係する使い方（キャッシュの使い方など）
高電源と低電源の２系統の電源を使用している場合、ＮＡＮＤメモリを高電源で動作させれば、書き込み速度は速くなるが、それに伴って消費電流も大きくなる。一方、ＮＡＮＤメモリを低電源で動作させれば、書き込み速度は遅くなるが、それに伴って消費電流も小さくなる。そこで、使用する電源を選択すれば、動作速度とその消費電流を制御することができる。
【００１７】
以下、図面を参照して本発明の実施形態の半導体メモリ装置について説明する。ここでは、半導体メモリ装置として、例えばＳＤカードを例に取る。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１８】
［第１実施形態］
まず、本発明の第１実施形態のＳＤカードについて説明する。図１は、第１実施形態のＳＤカードの構成を示すブロック図である。
【００１９】
ＳＤカード１は、一つのコントローラ２と２つのＮＡＮＤメモリ３−１、３−２から構成されている。
【００２０】
コントローラ２は、ＳＤカードインタフェース２１、ＭＰＵ２２、クロック発振回路２３、ＲＯＭ２４、ＲＡＭ２５、ＣＰＲＭ用回路２６、レギュレータ２７、及びＮＡＮＤインタフェースを２８含む。
【００２１】
ＭＰＵ２２は、ＳＤカード１全体の動作を制御する。ＭＰＵ２２は、例えばＳＤカード１が電源供給を受けたときに、ＲＯＭ２４に格納されているファームウェア（制御プログラム）をＲＡＭ２５上に読み出して所定の処理を実行することにより、各種のテーブルをＲＡＭ２５上に作成する。
【００２２】
また、ＭＰＵ２２は、書き込みコマンド、読み出しコマンド、及び消去コマンドをホスト機器から受け取り、ＮＡＮＤメモリ３−１、３−２に対して所定の処理を実行したり、データバッファを通じたデータの転送処理を制御したりする。
【００２３】
ＲＯＭ２４は、ＭＰＵ２２により制御される制御プログラムなどを格納する。ＲＡＭ２５は、ＭＰＵ２２の作業エリアとして使用され、制御プログラムや各種のテーブルを記憶する。ＳＤカードインタフェース２１は、ホスト機器とコントローラ２との間のインタフェース処理を行う。ＮＡＮＤインタフェース２８は、コントローラ２とＮＡＮＤメモリ３−１、３−２との間のインタフェース処理を行う。
【００２４】
コントローラ２とＮＡＮＤメモリ３−１、３−２は以下のような特徴を有する。
【００２５】
（１）コントローラ２は内蔵するＰＬＬ(Phase Lock Loop)方式によるクロック発振回路２３を内蔵しており、ＭＰＵ２２からの指示で内部動作クロックの周波数やＮＡＮＤバスの基準動作クロックの周波数を変更することができる。
【００２６】
これらのクロック周波数を上げることにより、ホスト機器から見たデータのライト性能、及びリード性能（ホスト機器からＳＤカードインタフェース２１を経由してＮＡＮＤメモリ３−１、３−２にデータをライト、及びリードできる速度性能）は高くなる。しかし、動作クロック周波数が高くなるため、コントローラ２とＮＡＮＤメモリの入出力回路（Ｉ／Ｏ）が持つインタフェースの消費電流は増加する。
【００２７】
（２）ＮＡＮＤメモリ３−１は２つのプレーン３−１−１、３−１−２からなっており、それぞれのプレーンは記憶容量が４ＫＢのデータバッファ１−１Ｄ、１−２Ｄをそれぞれ有している。ＮＡＮＤメモリ３−２は２つのプレーン３−２−１、３−２−２からなっており、それぞれのプレーンは記憶容量が４ＫＢのデータバッファ２−１Ｄ、２−２Ｄをそれぞれ有している。
【００２８】
書き込み及び読み出しに際して、１プレーンずつのデータの書き込み及び読み出し（一度に４ＫＢのデータ書き込み及び読み出し）とするか、２つのプレーン同時の書き込み及び読み出し（一度に８ＫＢのデータ書き込み及び読み出し）とするか、の２つの書き込み方式が可能であり、どちらを選択するかをコントローラ２が選択できる。
【００２９】
２つのプレーンに同時に書き込みを行う方式では、一度に多くのデータを書き込めるのでデータ書き込み速度が速くなるが、同時に動作する回路規模が大きくなるため、ＮＡＮＤメモリの合計した消費電流は増加する。
【００３０】
（３）コントローラ２は、２つのＮＡＮＤメモリ３−１、３−２とそれぞれ別々のデータバス４−１、４−２で接続されている。コントローラ２は、２つのＮＡＮＤメモリ３−１、３−２に対して並行してデータの書き込み及び読み出しのアクセスを行う動作モードと、一方のＮＡＮＤメモリずつしかアクセスしない動作モードを選択可能である。２つのＮＡＮＤメモリ３−１、３−２に対して並行にアクセスしたほうが高速なデータの書き込み及び読み出しが可能であるが、同時に動作する回路規模が大きくなるため、コントローラ２とＮＡＮＤメモリ３−１、３−２の合計した消費電流は増加する。
【００３１】
（４）コントローラ２は、コントローラ２からＮＡＮＤメモリ３−１、３−２の入出力回路（Ｉ／Ｏ）とＮＡＮＤメモリのメモリセル部にそれぞれ電源ＶDD1，ＶDD2を供給するためのレギュレータ２７を内蔵している。ＮＡＮＤメモリ３−１、３−２は、デュアルボルテージ仕様となっている。コントローラ２からは、電源ＶDD1、ＶDD2のそれぞれに対して高電圧（例えば、約３Ｖ）と低電圧（例えば、約１．８Ｖ）を選択して供給できる。電源の電圧を低くして動作電圧を低くすることで、それぞれの電源が供給されている部分の消費電流を小さく抑えることができるが、ドライブ能力が低下するため、動作速度は低下する。
【００３２】
ＳＤカード規格では、スピードクラスが規定されており、所定の動作条件でのデータの書き込み及び読み出し性能ごとに、クラス２(２ＭＢ/sの書き込み及び読み出しが可能)、クラス４(４ＭＢ/sの書き込み及び読み出しが可能)、クラス６(６ＭＢ/sの書き込み及び読み出しが可能)の３つのクラスがある。
【００３３】
従来のＳＤカードでは、このスピードクラスはカードごとに固定のクラス値であったが、本発明の実施形態のＳＤカードでは、このスピードクラスをホスト機器からの指示で変更することができる。すなわち、前述した（１）〜（４）の設定をコントローラ２が変更することにより、データの書き込み及び読み出し性能を変えることができ、以下の設定１〜設定３に示すように、スピードクラスを変更することができる。
【００３４】
＜設定１＞
(1)コントローラのクロック周波数＝４０ＭＨｚ、(2)ＮＡＮＤメモリにおける同時書き込みサイズ＝４ＫＢ、(3)複数のＮＡＮＤメモリに対して並列アクセスはしない、(4)電源ＶDD1＝低電圧，電源ＶDD2＝低電圧。
【００３５】
このような設定では、スピードクラス２を実現可能である。
【００３６】
＜設定２＞
(1)コントローラのクロック周波数＝６０ＭＨｚ、(2)ＮＡＮＤメモリにおける同時書き込みサイズ＝８ＫＢ、(3)複数のＮＡＮＤメモリに対して並列アクセスはしない、(4)電源ＶDD1＝低電圧，電源ＶDD2＝高電圧。
【００３７】
このような設定では、スピードクラス４を実現可能である。
【００３８】
＜設定３＞
(1)コントローラのクロック周波数＝６０ＭＨｚ、(2)ＮＡＮＤメモリにおける同時書き込みサイズ＝８ＫＢ、(3)複数のＮＡＮＤメモリに対して並列アクセスをする、(4)電源ＶDD1＝高電圧，電源ＶDD2＝高電圧。
【００３９】
このような設定では、スピードクラス６を実現可能である。
【００４０】
さらに、このとき、前記（１）〜（４）で述べたように、消費電流がそれぞれの設定で異なる。すなわち＜設定１＞→＜設定２＞→＜設定３＞の順に消費電流は大きくなる。
【００４１】
各設定の実現可能なスピードクラスと、それぞれの設定での消費電流の上限を表１に示す。電流は平均電流(１secでの最大平均電流)とピーク電流(１０μsec平均での最大電流)をＳＤカードインタフェース２１のクロックモード(２５ＭＨｚ：ノーマルモードと５０ＭＨｚ:ハイスピード)ごとに記載している。
【表１】
2009251888.tif 000003
【００４２】
ＳＤカードインタフェース２１は、ホスト機器がＳＤカードインタフェース２１から読み込み可能なレジスタ群(「性能―電流レジスタ」)２１Ａを内蔵している。そのレジスタ群２１Ａに、表１に示したテーブルデータを格納している。なお、表１は電源電圧３．６Ｖ(仕様内の最大電源電圧)に対する電流値のみを記述した例であるが、２．７Ｖ(仕様内の最小電源電圧)に対する電流値、あるいは３．３Ｖ(標準電源電圧)に対する電流値をレジスタ群２１Ａに格納してもよい。
【００４３】
さらに、ＳＤカードインタフェース２１は、ホスト機器がＳＤカードインタフェース２１から書き込み及び読み出し可能なレジスタ(性能選択レジスタ)２１Ｂを内蔵している。ホスト機器は、レジスタ２１Ｂに表１の設定番号を書き込む。これにより、コントローラ２は、レジスタ２１Ｂに書き込まれた設定番号に対応した動作モードに内部動作モードを設定する。
【００４４】
なお、ＳＤカード規定ではカードのスピードクラス値をホスト機器に通知するためのレジスタ(スピードクラスレジスタ)が規定されているが、内部動作モードの設定変更で実現可能なスピードクラス値が変更された場合は、スピードクラスレジスタの値も合わせて変更する。
【００４５】
［ホスト機器からの動作モードの設定］
ホスト機器（例えば、デジタルカメラ等）側からは以下のようにして、ＳＤカードにおける動作モードの設定を行う。図２は、第１実施形態のＳＤカードとホスト機器との間の動作を示すフロー図である。
【００４６】
［１］ホスト機器は、表１に示した「性能−電流レジスタ」を読み込む。詳述すると、ホスト機器は、ＳＤカード１のレジスタ群２１Ａに記憶された書き込み／読み出し性能とその消費電流を読み出すためのリードコマンドをＳＤカード１に発行する（ステップＳ１）。ＳＤカード１おけるコントローラ２は、ホスト機器から受け取ったリードコマンドに応じて、書き込み／読み出し性能とその消費電流をレジスタ群２１Ａから読み出し、ホスト機器へ出力する（ステップＳ２）。
【００４７】
［２］次に、ホスト機器が供給可能な電流値と設定可能なＳＤカードインタフェース２１のクロックモードと、表１に示した「性能−電流レジスタ」のそれぞれの＜設定＞のピーク電流値を比較して、設定可能なスピードクラスを取得する。このとき、＜設定＞のピーク電流値が、ホスト機器が供給可能な電流値以下となる設定が設定可能なスピードクラスである。
【００４８】
［３］ホスト機器が実行しようとしているアプリケーション（例えば、動画撮影等）が必要としているスピードクラスと、前記［２］で得た設定可能なスピードクラスとを比較して、必要なスピードクラスが設定可能でない場合は、当該カードは使えない旨をユーザインタフェース(例えば、ディスプレイ等)を通してユーザに伝える。必要なスピードクラスが設定可能な場合は、性能選択レジスタ２１Ｂにその設定値を書き込んで、動作モードを設定する。
【００４９】
ここで、複数のスピードクラスが設定可能な場合は(必要なスピードクラスが４で設定可能なスピードクラスが６の場合など）、表１に示した「性能−電流レジスタ」の平均電流値などを考慮してどちらかのスピードクラスを設定する。例えば、２つの設定での平均電流値の差が大きい場合には、バッテリ持続時間を優先しスピードクラス４を選択し、２つの設定での平均電流値の差が小さい場合には、性能を優先してスピードクラス６を選択する。
【００５０】
言い換えると、ホスト機器は、ＳＤカード１から受け取った書き込み／読み出し性能及びその消費電流と、ホスト機器のピーク電流供給能力とを比較して、供給可能なピーク電流以下で最も高速なモードを選択する（ステップＳ３）。ホスト機器は、選択したモードを設定するための設定コマンドをＳＤカード１に発行する（ステップＳ４）。
【００５１】
ＳＤカード１は、設定コマンドにて指定されたモードから内部動作モードを設定するための対応をＲＯＭ２４から読み出す（ステップＳ５）。次に、ＳＤカード１は設定コマンドにて指定されたモードに応じて、以下の内部動作モードを設定する（ステップＳ６）。設定される内部動作モードでは、前述した動作クロックの制御、ＮＡＮＤメモリ内の同時書き込みサイズの制御、複数のＮＡＮＤメモリに対する並列アクセス数の制御、及びＮＡＮＤメモリへの供給電圧の制御などが行われる。
【００５２】
なお、この第１実施形態では、内部的な動作クロック、ＮＡＮＤメモリ内の同時書き込みサイズ（プレーン数）、複数のＮＡＮＤメモリに対する並列アクセス数（インタリーブ数）、及びＮＡＮＤメモリへの供給電圧を変更する例を示したが、必要に応じてこれらのいずれかのみを変更するようにしてもよい。
【００５３】
また、上記以外にも、以下のような項目の制御方法を変更することにより、ＳＤカードにおける動作速度と消費電流の関係を変更することも考えられる。
【００５４】
［１］ 同一データバス上のインタリーブ数
図３は、第２実施形態のＳＤカードの構成を示す図である。図３に示すように、ＮＡＮＤインタフェース２８に接続された同一データバス５上に、複数のＮＡＮＤメモリ３−１、３−２を接続している。その他の構成は図１に示した構成と同様である。
【００５５】
図３に示したＳＤカードにおいては、一方のＮＡＮＤメモリが内部でメモリセルにデータ書き込みを実施している間に、同時に、もう一方のＮＡＮＤメモリにデータを転送することにより、ＮＡＮＤメモリへのデータ書き込み速度を向上させることができる（インタリーブ動作）。このインタリーブ動作は、複数のＮＡＮＤメモリへのデータ書き込み制御の開始タイミングをコントローラ２にて変更することによって、インタリーブ動作する、しないを変更可能である。
【００５６】
ただし、このインタリーブ動作をさせると、ＮＡＮＤメモリのメモリセルへの書き込みとデータ転送が同時に発生し、消費電流が増加する。このようなインタリーブ動作をするか、しないかをコントローラ２が選択することにより、ＳＤカード１における速度性能と消費電流を変更する。
【００５７】
［２］ＮＡＮＤメモリのデータバス幅
ＮＡＮＤメモリによってはデータバスが１６ビットと８ビットのいずれかを選択できるものがある。このようなＮＡＮＤメモリの場合、１６ビットでのアクセスモードを使用すると、ＮＡＮＤメモリとコントローラ２間のデータ転送速度が速くなり、カードとしてのデータアクセス速度が向上する。しかし、同時に動作する入出力回路が多くなるため、その分、消費電流が増加する。このように、ＮＡＮＤメモリにおけるバス幅（動作モード）をコントローラ２が選択することにより、ＳＤカード１における速度性能と消費電流を変更する。
【００５８】
［３］ＮＡＮＤメモリ内のキャッシュ動作
ＮＡＮＤメモリは、内部にデータバッファ（ＲＡＭ）を持ち、データバスからデータバッファへのデータ転送と、データバッファに蓄積されたデータのメモリセルへの書き込みを並行して実施できるものがある。これにより、ＮＡＮＤメモリの稼働時間を短縮することができ、アクセス性能を向上させることができる。このデータバッファ（キャッシュ）を使用するか使用しないかは、コントローラ２からＮＡＮＤメモリへのコマンドの種類によって選択可能である。
【００５９】
データバッファを使用することで性能は向上するが、データバッファとメモリセルへの書き込みが同時に動作するため、ＮＡＮＤメモリにおける消費電流は増加する。このようにＮＡＮＤメモリにおいてキャッシュ動作をさせるか、させないかをコントローラ２が選択することにより、ＳＤカード１における速度性能と消費電流を変更する。
【００６０】
［４］コントローラ内のキャッシュ動作
コントローラ２は、内部にデータバッファ(ＲＡＭ)を持ち、ホスト機器とＳＤカード間に接続されたカードバスから転送されたデータをデータバッファに蓄積する。そして、カードバスによるデータバッファへのデータ転送と、データバッファに蓄積されたデータのＮＡＮＤメモリへの書き込みとを並行して実施することにより、カードバス上の稼働時間を短縮する。これにより、ＳＤカード１のアクセス性能を向上させることができる。このデータバッファ（キャッシュ）を使用するか使用しないかは、コントローラ２のプログラム動作によって選択可能である。
【００６１】
データバッファ（キャッシュ）を使用することで性能は向上するが、コントローラ２内でのデータバッファへの書き込みと、ＮＡＮＤメモリのメモリセルへの書き込みが同時に動作するため、コントローラ２の消費電流は増加する。このコントローラ２内においてキャッシュ動作をさせるか、させないかをコントローラ２が選択することにより、ＳＤカード１における速度性能と消費電流を変更する。
【００６２】
［５］各ＮＡＮＤメモリの動作タイミングの調停
コントローラ２や各ＮＡＮＤメモリ３−１、３−２が消費するピーク電流は、その動作タイミングによって変わる。各ＮＡＮＤメモリの動作タイミングのピークが重ならないように制御することにより、ＳＤカード全体のピーク電流を低減することができる（例えば、特開２００５−２６７８２１号公報参照）。ただし、タイミングの調停を行うためのオーバヘッドのために、性能自体は低下する。この各ＮＡＮＤメモリの動作タイミングをコントローラ２によって調停（制御）することにより、ＳＤカード１における速度性能と消費電流を変更する。
【００６３】
［６］ＮＡＮＤメモリ内でのピーク電流低減モード
ＮＡＮＤメモリ３−１、３−２の各々内で、昇圧方式等を変更することによってピーク電流を低減することが可能である（例えば、特開２００５−２６７８２１号公報参照）。ただし、この動作モードでは、ＮＡＮＤメモリの性能が低下する副作用が生じる場合がある。このように、コントローラ２からの制御により、ＮＡＮＤメモリにおけるピーク電流低減モードを実行するかどうかを選択することにより、ＳＤカード１における速度性能と消費電流を変更する。
【００６４】
なお、前述した実施形態では、ＳＤカードへの適用例を記述したが、他の半導体メモリカードや半導体メモリ装置にも適用できる。
【００６５】
また、本発明は以下の実施態様を取りうる。
【００６６】
（１）データを記憶する半導体メモリと、
前記半導体メモリに対する書き込み及び読み出し時の性能を示す性能指標と、前記性能指標に対応する消費電流値とを記憶する記憶部と、
前記記憶部に記憶された前記性能指標と前記消費電流値との組み合わせを出力し、前記組み合わせのうちのいずれを選択するかを示すコマンドを受け取るインタフェースと、
前記コマンドに応じて前記性能指標を選択し、選択された性能指標に従って書き込み及び読み出しの動作モードを設定するコントローラと、
を具備することを特徴とする半導体メモリ装置。
【００６７】
（２）前記性能指標の選択は、前記半導体メモリ内で同時にアクセスするメモリセル数の変更によって行うことを特徴とする前記（１）に記載の半導体メモリ装置。
【００６８】
（３）前記性能指標の選択は、前記コントローラの共通なデータバス線に接続された複数の半導体メモリに対する、データアクセス開始タイミングの変更によることを特徴とする前記（１）に記載の半導体メモリ装置。
【００６９】
（４）複数の電源電圧を供給する電源回路をさらに具備し、
前記性能指標の選択は、前記電源回路から供給される電源電圧の電圧を変更することを特徴とする前記（１）に記載の半導体メモリ装置。
【００７０】
（５）前記性能指標の選択は、複数の前記半導体メモリ間の動作タイミングを調整することによって行うことを特徴とする前記（１）に記載の半導体メモリ装置。
【００７１】
（６）前記性能指標の選択は、前記複数の半導体メモリに対する並行アクセス数の変更によって行うことを特徴とする前記（１）に記載の半導体メモリ装置。
【００７２】
（７）前記性能指標の選択は、前記半導体メモリに接続されたデータバス線において、同時に動作する前記データバス線のバス数の変更によって行うことを特徴とする前記（１）に記載の半導体メモリ装置。
【００７３】
（８）前記性能指標の選択は、前記半導体メモリ内の動作モードの違いによって行うことを特徴とする前記（１）に記載の半導体メモリ装置。
【００７４】
（９）前記動作モードの違いは、前記半導体メモリに内蔵されたバッファメモリの動作モードの違いであることを特徴とする前記（８）に記載の半導体メモリ装置。
【００７５】
（１０）前記性能指標の選択は、前記コントローラ内のデータバッファの使い方の違いによることを特徴とする前記（１）に記載の半導体メモリ装置。
【００７６】
（１１）前記性能指標の選択は、内部動作クロックの周波数の変更によることを特徴とする前記（１）に記載の半導体メモリ装置。
【００７７】
（１２）前記半導体メモリ装置はＳＤカードを含み、前記性能指標はスピードクラスを含むことを特徴とする前記（１）に記載の半導体メモリ装置。
【００７８】
（１３）前記消費電流値は、平均電流とピーク電流であることを特徴とする前記（１）に記載の半導体メモリ装置。
【００７９】
また、前述した各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
【図面の簡単な説明】
【００８０】
【図１】本発明の第１実施形態のＳＤカードの構成を示すブロック図である。
【図２】第１実施形態のＳＤカードとホスト機器との間の動作を示すフロー図である。
【図３】本発明の第２実施形態のＳＤカードの構成を示すブロック図である。
【符号の説明】
【００８１】
１…ＳＤカード、１−１Ｄ，１−２Ｄ，２−１Ｄ、２−２Ｄ…データバッファ、２…コントローラ、３−１，３−２…ＮＡＮＤメモリ、３−１−１，３−１−２，３−２−１，３−２−２…プレーン、４−１，４−２，５…データバス、２１…ＳＤカードインタフェース、２１Ａ…レジスタ群、２１Ｂ…レジスタ(性能選択レジスタ)、２２…ＭＰＵ、２３…クロック発振回路、２４…ＲＯＭ、２５…ＲＡＭ、２６…ＣＰＲＭ用回路、２７…レギュレータ、２８…ＮＡＮＤインタフェース。
【図１】
2009251888.tif 000004
【図２】
2009251888.tif 000005
【図３】
2009251888.tif 000006