(57)【要約】【課題】不連続データを出力させることなく、高ビットレート通信が可能なＢＰＳＫ変調回路及びＢＰＳＫ変調方法を提供する。【解決手段】フリップフロップ回路１と、遅延回路２とＥＸＯＲ回路３と、バッファ回路４と、が示されている。フリップフロップ回路１にはＤＩＡ（データ信号）が入力され、遅延回路２とフリップフロップ回路１の両者にＣＫ（クロック信号）も入力される。フリップフロップ回路１から出力されるＤＩＡ´と遅延回路２から出力されるＣＫ´は共にＥＸＯＲ回路３に入力される。ＥＸＯＲ回路３からの出力信号はバッファ回路４を介して外部へＳＩＧ（出力信号）として出力される。【選択図】図１
2009290753.tif 000002
【特許請求の範囲】
【請求項１】
送信すべき情報に基づく電界を電界伝達媒体に誘起することによって情報を送信するための送信器を構成するＢＰＳＫ変調回路において、
入力されたデータとクロックに基づいて変調処理をし信号出力するためのＥＸＯＲ回路と、
前記データと前記クロックの同期を取って出力データを出力するためのフリップフロップ回路と、
前記フリップフロップ回路と同等の遅延時間を前記クロックに与えて遅延クロックを出力するための遅延回路と、
を備え、
前記ＥＸＯＲ回路のクロック入力部に前記遅延回路から出力された前記遅延クロックを入力し、前記フリップフロップからの出力データを前記ＥＸＯＲ回路のデータ入力部に入力して前記データと前記クロックの同期を取ること
を特徴とするＢＰＳＫ変調回路。
【請求項２】
ＥＸＯＲ回路により、入力されたデータとクロックに基づいて変調処理をして信号を出力するステップを有するＢＰＳＫ変調方法において、
フリップフロップ回路により、前記データと前記クロックの同期を取ってＥＸＯＲ回路へのデータ信号を出力するステップと、
遅延回路により、前記クロックに前記フリップフロップ回路と同等の遅延時間を与えて前記ＥＸＯＲ回路へ出力するステップと、
を有することを特徴とするＢＰＳＫ変調方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界伝達媒体に電界を誘起して通信を行うための電界通信装置に好適なＢＰＳＫ変調回路及びＢＰＳＫ変調方法に関する。
【背景技術】
【０００２】
従来において、電界を人体などの電界伝達媒体に誘起させて、この誘起した電界を介して様々な情報通信を行う電界通信システムが提案されている。この電界通信システムは送信手段と受信手段あるいはそのいずれか一方を備えた電界通信装置を人間が所持し、他の人間や設備（ＰＣ、駅の改札、自動販売機、ドアや門扉など）に同様の電界通信装置を所持あるいは設置し、目的に応じた情報通信を行っている。この情報通信によりセキュリティ認証や課金、位置などのデータ収集などが可能になっている（特許文献１参照）。
【０００３】
こうした従来の電界通信システムにおいては、電界通信を行うための送信器が備わり、この送信器が電界伝達媒体に電界を誘起させている。送信器はデジタルデータを変調して送信するためにＢＰＳＫ（Binary Phase Shift Keyring）変調回路を用いている。
【０００４】
このＢＰＳＫ変調回路は、たとえば図３に示すような構成よりなる。この図３に示すように、ＤＩＡ（データ信号）とＣＫ（クロック信号）がＥＸＯＲ回路１０に入力され、このＥＸＯＲ回路１０からの出力がバッファ回路１１を介して外部へＳＩＧ（出力信号）として出力される。
【０００５】
バッファ回路１１から外部へ出力するＳＩＧとＤＩＡおよびＣＫのタイミングチャートを図４に示す。
【特許文献１】特開２００６−８１１１１
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述のような従来の技術においては、ＢＰＳＫ変調回路においてＤＩＡとＣＫの同期が取られていないため、たとえばＤＩＡの切り替わり時に不連続な信号をＳＩＧに出力してしまっていた。この不連続信号は図４中のＧ１、Ｇ２に示す部分である。このような不連続信号Ｇ１、Ｇ２が存在すると、電界通信装置自体の動作速度の低下の原因となり、また、余計な電力消費の一因ともなっていた。
【０００７】
本発明は上記を鑑みてなされたものであり、その目的は、不連続データを出力させることなく、高ビットレート通信が可能なＢＰＳＫ変調回路及びＢＰＳＫ変調方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、請求項１に記載の本発明は、送信すべき情報に基づく電界を電界伝達媒体に誘起することによって情報を送信するための送信器を構成するＢＰＳＫ変調回路において、入力されたデータとクロックに基づいて変調処理をし信号出力するためのＥＸＯＲ回路と、前記データと前記クロックの同期を取って出力データを出力するためのフリップフロップ回路と、前記フリップフロップ回路と同等の遅延時間を前記クロックに与えて遅延クロックを出力するための遅延回路と、を備え、前記ＥＸＯＲ回路のクロック入力部に前記遅延回路から出力された前記遅延クロックを入力し、前記フリップフロップからの出力データを前記ＥＸＯＲ回路のデータ入力部に入力して前記データと前記クロックの同期を取る。
【０００９】
また、請求項２に記載の本発明は、ＥＸＯＲ回路により、入力されたデータとクロックに基づいて変調処理をして信号を出力するステップを有するＢＰＳＫ変調方法において、フリップフロップ回路により、前記データと前記クロックの同期を取ってＥＸＯＲ回路へのデータ信号を出力するステップと、遅延回路により、前記クロックに前記フリップフロップ回路と同等の遅延時間を与えて前記ＥＸＯＲ回路へ出力するステップと、を有する。
【発明の効果】
【００１０】
本発明によれば、不連続データを出力させることなく、高ビットレート通信が可能なＢＰＳＫ変調回路及びＢＰＳＫ変調方法を提供することができる。
【発明を実施するための最良の形態】
【００１１】
図１には、本発明のＢＰＳＫ変調回路の実施の形態に係る回路図を示している。このＢＰＫ変調回路は人体などの電界伝達媒体に電界を誘起して電界通信を行うための電界通信装置（送信器）に好適である。
【００１２】
この図１には、フリップフロップ回路１と、遅延回路２とＥＸＯＲ回路３と、バッファ回路４と、が示されている。フリップフロップ回路１にはＤＩＡ（データ信号）が入力され、遅延回路２とフリップフロップ回路１の両者にＣＫ（クロック信号）も入力される。
【００１３】
フリップフロップ回路１から出力されるＤＩＡ´と遅延回路２から出力されるＣＫ´は共にＥＸＯＲ回路３が備える図示しないクロック入力部とデータ入力部に入力される。そしてＥＸＯＲ回路３からの出力信号は、バッファ回路４を介して外部へＳＩＧ（出力信号）として出力される。
【００１４】
このような図１の構成において、その動作時におけるタイミングチャートを図２に示す。
【００１５】
この図２には、ＤＩＡ、ＣＫ、ＤＩＡ´、ＣＫ´、ＳＩＧのそれぞれの波形とタイミングチャートが示されている。データとクロックの同期をとるためのフリップフロップ回路１と、このフリップフロップ回路１と同じ遅延時間を持つ遅延回路２をクロック信号に挿入することで、ＥＸＯＲ回路３の入力データＤＩＡ´とクロックＣＫ´の立ち上がり／立ち下りのタイミングが一致する。そのため、図２中のタイミングＴ１、Ｔ２におけるデータの切り替わり時の不連続信号（図４中のＧ１、Ｇ２）が出力されることを防止できる。そして、不連続信号が出力されないので、ＣＰＵの動作が中断することなく効率よく持続されるので、不要な電力消費を減らすことができ、さらに不連続信号による無駄時間が廃されるので、ＣＰＵによるデータ処理時間を短縮して高ビットレート通信を実現することができる。
【００１６】
以上説明した本発明の実施の形態によれば、不連続データを出力させることなく、高ビットレート通信が可能なＢＰＳＫ変調回路及びＢＰＳＫ変調方法を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明のＢＰＳＫ変調回路の実施の形態に係る回路図を示す。
【図２】本発明の実施の形態に係るＢＰＳＫ変調波形を示す。
【図３】従来技術によるＢＰＳＫ変調回路を示す。
【図４】従来技術によるＢＰＳＫ変調波形を示す。
【符号の説明】
【００１８】
１…フリップフロップ回路
２…遅延回路
３…ＥＸＯＲ回路
４…バッファ回路
【図１】
2009290753.tif 000003
【図２】
2009290753.tif 000004
【図３】
2009290753.tif 000005
【図４】
2009290753.tif 000006