(57)【要約】【課題】レベルシフト回路を備える表示装置において、レベルシフト動作の信頼性を向上させる。【解決手段】前記レベルシフト回路は、半導体層がポリシリコン層で構成される第１薄膜トランジスタと、前記第１薄膜トランジスタの第２電極に接続される波形整形回路と、前記第１薄膜トランジスタの第２電極と、基準電源との間に接続される定電流源とスイッチ素子とを有し、前記第１薄膜トランジスタの制御電極にはバイアス電圧が入力され、前記第１薄膜トランジスタの第１電極には入力信号が入力される。【選択図】図２
2009251573.tif 000002
【特許請求の範囲】
【請求項１】
レベルシフト回路を備える表示装置であって、
前記レベルシフト回路は、半導体層がポリシリコン層で構成される第１薄膜トランジスタと、
前記第１薄膜トランジスタの第２電極に接続される波形整形回路と、
前記第１薄膜トランジスタの第２電極と、基準電源との間に接続される定電流源とスイッチ素子とを有し、
前記第１薄膜トランジスタの制御電極にはバイアス電圧が入力され、前記第１薄膜トランジスタの第１電極には入力信号が入力され、
前記第１薄膜トランジスタは、ｎ型の薄膜トランジスタであり、
前記入力信号は、電圧レベルが第２電圧と前記第２電圧よりも高電位の第３電圧との間で変化する信号であり、
前記基準電源の電圧レベルは、前記第３電圧よりも高電位の第１電圧であり、
前記レベルシフト回路は、電圧レベルが前記第３電圧と前記第２電圧との間で変化する入力信号を、電圧レベルが前記第１電圧と前記第２電圧との間で変化する信号に変換することを特徴とする表示装置。
【請求項２】
レベルシフト回路を備える表示装置であって、
前記レベルシフト回路は、半導体層がポリシリコン層で構成される第１薄膜トランジスタと、
前記第１薄膜トランジスタの第２電極に接続される波形整形回路と、
前記第１薄膜トランジスタの第２電極と、基準電源との間に接続される定電流源とスイッチ素子とを有し、
前記第１薄膜トランジスタの制御電極にはバイアス電圧が入力され、前記第１薄膜トランジスタの第１電極には入力信号が入力され、
前記第１薄膜トランジスタは、ｐ型の薄膜トランジスタであり、
前記入力信号は、電圧レベルが第４電圧と前記第４電圧よりも低電位の第５電圧との間で変化する信号であり、
前記基準電源の電圧レベルは、前記第５電圧よりも低電位の第６電圧であり、
前記レベルシフト回路は、電圧レベルが前記第４電圧と前記第５電圧との間で変化する入力信号を、電圧レベルが前記第４電圧と前記第６電圧との間で変化する信号に変換することを特徴とする表示装置。
【請求項３】
前記定電流源は、抵抗であることを特徴とする請求項１または請求項２に記載の表示装置。
【請求項４】
前記スイッチ素子は、半導体層がポリシリコン層で構成される第２薄膜トランジスタで構成されることを特徴とする請求項１ないし請求項３のいずれか１項に記載の表示装置。
【請求項５】
前記スイッチ素子は、半導体層がポリシリコン層で構成される第２薄膜トランジスタで構成され、
前記第２薄膜トランジスタは、オン状態のときに前記定電流源を兼用することを特徴とする請求項１または請求項２に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に係り、特に、アクティブ素子が形成された同一の基板上で、表示領域の周辺に駆動回路（周辺回路）が形成されたアクティブマトリクス型の表示装置に関する。
【背景技術】
【０００２】
従来、液晶表示装置として、画素毎にアクティブ素子を有し、このアクティブ素子をスイッチング動作させるアクティブマトリクス型液晶表示装置が知られている。
このアクティブマトリクス型液晶表示装置の一つに、半導体層がポリ・シリコン（多結晶シリコン）層で構成される薄膜トランジスタ（以下、ポリ・シリコン・薄膜トランジスタという。）を、アクティブ素子としてするものが公知である。そして、この種の液晶表示装置では、ポリ・シリコンの移動度がアモルファス・シリコンよりも高速であるため、アクティブ素子を駆動するための駆動回路も同一基板上に、アクティブ素子と同一工程で作り込むことが可能である。
そのため、最近では、ポリ・シリコン・薄膜トランジスタを用いて、外部ドライバの回路を画素と同一ガラス基板上に同時につくり込む、所謂、システムイン液晶パネルも製品化されている。
システムイン液晶パネルの場合、マイコンからの低電圧振幅（３．３Ｖ以下）のデータ・制御信号などは、直接ポリ・シリコン・薄膜トランジスタで構成される駆動回路に入力されるため、駆動回路には、データ・制御信号などの電圧振幅を、ポリ・シリコン・薄膜トランジスタが動作可能な電圧振幅まで変換するレベルシフト回路が必要となる。
また、システムイン液晶パネルの中で画素アレイ内に、ＳＲＡＭ（Static Random Access Memory）を設け、映像の更新以外は映像信号の書き換えを不要とすることで低消費電力化を可能とした液晶パネルにおいて、マイコンとのアクセスが無い状態では外部との遮断機能を持たせたレベルシフト回路が、下記、特許文献１で提案されている。
【０００３】
前述の特許文献１で提案されているレベルシフト回路は、基本的には、ゲート接地回路構成で、電圧増幅用のポリ・シリコン・薄膜トランジスタが外部との遮断機能も兼ねている点が特徴である。
図５に、前述の特許文献１で提案されているレベルシフト回路を示す。
図５に示すレベルシフト回路において、レベルシフト動作時は、電圧増幅用のポリ・シリコン・薄膜トランジスタ１１１のゲート１１２がＨｉｇｈレベル（以下、Ｈレベルという。）となり、ソース１１３からの入力電圧振幅が、増幅されてドレイン１１４に出力され、次段以降のインバータ１１５で電源振幅に波形整形される。
一方、外部とのアクセス遮断時には、電圧増幅用のポリ・シリコン・薄膜トランジスタ１１１のゲート１１２がＬｏｗレベル（以下、Ｌレベルという。）となり、入力側のソース１１３とドレイン１１４は遮断されると共に、電源から抵抗１１６、増幅用のポリ・シリコン・薄膜トランジスタ１１１を経由して外部入力端子に流れる電流も遮断される。
【０００４】
【特許文献１】特願２００８−４３７９５
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ポリ・シリコン・薄膜トランジスタは、一般にしきい値電圧が大きく、また、そのばらつきも大きいことから、例えば、入力信号がＨレベルの場合でも、出力電圧が所定の電圧まで上昇しない場合があった。
そのため、前述の特許文献１に記載されているレベルシフト回路において、ポリ・シリコン・薄膜トランジスタ１１１のゲート１１２に、パルス波形のイネーブル信号ＥＮＡが入力され、ポリ・シリコン・薄膜トランジスタ１１１がパルス動作している場合に、ドレイン１１４が所定の電圧まで上昇せず、レベルシフト動作の安定性を損なうという問題があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、ポリ・シリコン・薄膜トランジスタで構成されるレベルシフト回路を備える表示装置において、レベルシフト動作の信頼性を向上させることにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）レベルシフト回路を備える表示装置であって、前記レベルシフト回路は、半導体層がポリシリコン層で構成される第１薄膜トランジスタと、前記第１薄膜トランジスタの第２電極に接続される波形成形回路と、前記第１薄膜トランジスタの第２電極と、基準電源との間に接続される定電流源とスイッチ素子とを有し、前記第１薄膜トランジスタの制御電極にはバイアス電圧が入力され、前記第１薄膜トランジスタの第１電極には入力信号が入力され、前記第１薄膜トランジスタは、ｎ型の薄膜トランジスタであり、前記入力信号は、電圧レベルが第２電圧と前記第２電圧よりも高電位の第３電圧との間で変化する信号であり、前記基準電源の電圧レベルは、前記第３電圧よりも高電位の第１電圧であり、前記レベルシフト回路は、電圧レベルが前記第３電圧と前記第２電圧との間で変化する入力信号を、電圧レベルが前記第１電圧と前記第２電圧との間で変化する信号に変換する。
（２）レベルシフト回路を備える表示装置であって、前記レベルシフト回路は、半導体層がポリシリコン層で構成される第１薄膜トランジスタと、前記第１薄膜トランジスタの第２電極に接続される波形整形回路と、前記第１薄膜トランジスタの第２電極と、基準電源との間に接続される定電流源とスイッチ素子とを有し、前記第１薄膜トランジスタの制御電極にはバイアス電圧が入力され、前記第１薄膜トランジスタの第１電極には入力信号が入力され、前記第１薄膜トランジスタは、ｐ型の薄膜トランジスタであり、前記入力信号は、電圧レベルが第４電圧と前記第４電圧よりも低電位の第５電圧との間で変化する信号であり、前記基準電源の電圧レベルは、前記第５電圧よりも低電位の第６電圧であり、前記レベルシフト回路は、電圧レベルが前記第４電圧と前記第５電圧との間で変化する入力信号を、電圧レベルが前記第４電圧と前記第６電圧との間で変化する信号に変換する。
（３）（１）または（２）において、前記定電流源は、抵抗である。
（４）（１）ないし（３）の何れかにおいて、前記スイッチ素子は、半導体層がポリシリコン層で構成される第２薄膜トランジスタで構成される。
（５）（１）または（２）において、前記スイッチ素子は、半導体層がポリシリコン層で構成される第２薄膜トランジスタで構成され、前記第２薄膜トランジスタは、オン状態のときに前記定電流源を兼用する。
【発明の効果】
【０００７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、ポリ・シリコン・薄膜トランジスタで構成されるレベルシフト回路を備える表示装置において、レベルシフト動作の信頼性を向上させることが可能となる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明を液晶表示装置に適用した実施例を図面を参照して詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の実施例の液晶表示装置の概略構成を示すブロック図である。図１において、１は液晶パネル、２はマイコンである。
一般に、液晶パネル１は、一対の基板と、一対の基板の間に挟持される液晶を有し、液晶パネル１は、表示部を構成する画素アレイ１０と、画素アレイ１０の周辺に配置されるＸアドレスデコーダ１２と、Ｙアドレスデコーダ１３と、インターフェース回路１１と、発振回路１４とを有する。
なお、以下の説明では、半導体層がポリ・シリコン層で構成される薄膜トランジスタを、ポリ・シリコン・薄膜トランジスタと称する。
画素アレイ１０は、マトリクス状に配置された複数の画素を有し、各画素は、アクティブ素子として、ポリ・シリコン・薄膜トランジスタ（以下、画素トランジスタという。）を有する。また、画素アレイ１０の周辺に配置されるＸアドレスデコーダ１２、Ｙアドレスデコーダ１３、インターフェース回路１１、あるいは、発振回路１４も、ポリ・シリコン・薄膜トランジスタ（以下周辺回路用トランジスタという。）で構成される。
そして、周辺回路用トランジスタと画素トランジスタとは、一対の基板の一方の基板上に、同一工程で作成される。
なお、本実施例の液晶パネル１は、画素アレイ１０内の各画素が、ＳＲＡＭ（Static Random Access Memor）を有しており、映像の更新以外は映像信号の書き換えを不要とすることで低消費電力化を可能としている。
【０００９】
本実施例の液晶パネル１では、マイコン１からの信号は、インターフェース回路１１を介して、直接、Ｘアドレスデコーダ１２、およびＹアドレスデコーダ１３に入力される。そのため、インターフェース回路１１の入力段には、マイコン２から出力される、３．３Ｖｐ−ｐ以下の小振幅信号を、液晶パネル１に内蔵された周辺回路用トランジスタが動作可能な５Ｖｐ−ｐ以上の信号へレベルシフトするレベルシフト回路が有する。
なお、図１において、ＶＳＳ、ＶＤＤは電源電圧、バーＣＳ、バーＷＲ、ＲＳはデータ書き込みの制御信号、ＤＢ０〜ＤＢ７はデータ信号である。
【００１０】
図２は、本発明の実施例のレベルシフト回路を示す回路図である。
本実施例のレベルシフト回路は、電圧増幅用のポリ・シリコン・薄膜トランジスタ（本願発明の第１薄膜トランジスタ）２１１のゲート２１２に、固定のバイアス電圧（ＶＢＩＡＳ）が入力され、ソース２１３に入力信号（ＶＩＮ）が入力される。なお、電圧増幅用のポリ・シリコン・薄膜トランジスタ２１１は、ｎ型のポリ・シリコン・薄膜トランジスタである。
電圧増幅用のポリ・シリコン・薄膜トランジスタ２１１のドレイン２１４と、ＶＤＤの電源電圧との間には、電流経路遮断用のスイッチ素子２１７と、定電流源２１６が接続される。また、電圧増幅用のポリ・シリコン・薄膜トランジスタ２１１のドレイン２１４には、波形整形用のインバータ２１５が接続される。
電流計路遮断用のスイッチ素子２１７は、マイコン２とのアクセスが無い状態では、液晶パネル１と外部との接続を遮断する。
本実施例のレベルシフト回路は、図５に示すレベルシフト回路と比して、ＶＤＤの電源と外部端子間の電流経路を遮断する電流経路遮断用のスイッチ素子２１７を、ＶＤＤの電源側に設けた点にある。
なお、スイッチ素子２１７は、一般にｐ型のポリ・シリコン・薄膜トランジスタ（本願発明の第２薄膜トランジスタ）が使用されるが、特に、ｐ型のポリ・シリコン・薄膜トランジスタに限定されるものではなく、例えば、ｐ型のポリ・シリコン・薄膜トランジスタと、ｎ型のポリ・シリコン・薄膜トランジスタとを並列に接続したアナログスイッチ素子（所謂、トランスファゲート回路）でも構わない。
また、定電流源２１６は、抵抗素子であっても構わないし、電流経路遮断用のスイッチ素子２１７は、オン状態の時に定電流源２１６を兼ねる構成でも構わない。
【００１１】
以下、本発明の効果について、図３（ａ）、図３（ｂ）、図６（ａ）、図６（ｂ）を用いて説明する。図３、図６に示すレベルシフト回路では、Ｌｏｗレベル（以下、Ｌレベルという。）が０Ｖ、Ｈｉｇｈレベル（以下、Ｈレベルとい。）が３Ｖの入力信号（ＶＩＮ）を、Ｌレベルが０Ｖ、Ｈレベルが６Ｖの信号に変換する。そのため、図３に示すインバータ４１５、および、図６に示すインバータ３１５は、Ｈレベル（３Ｖの電圧）が入力されたときに、出力はＬレベル（０Ｖの電圧）となるように設定されている。
図６（ａ）は、前述の特許文献１に記載のレベルシフト回路であり、その動作時のノードＡ（電圧増幅用のポリ・シリコン・薄膜トランジスタ３１１のドレイン３１４）の電圧増幅波形を図６（ｂ）に示す。
図６（ａ）において、電圧増幅用のポリ・シリコン・薄膜トランジスタ３１１のソース３１３に入力電圧としてＨレベル（例えば直流３．３Ｖ）が入力され、ゲート３１２に常時直流電圧が入力されている時（即ち、イネーブル信号ＥＮＡがＬレベル固定時）のノードＡの波形が、図６（ｂ）の３２０であり、電圧増幅用のポリ・シリコン・薄膜トランジスタ３１１のゲート３１２に、パルス波形のイネーブル信号ＥＮＡが入力され、電圧増幅用のポリ・シリコン・薄膜トランジスタ３１１がパルス動作している時のノードＡ（nodeA）の波形が、図３（ｂ）の３２１である。
なお、図６（ａ）のレベルシフト回路において、イネーブル信号ＥＮＡがＬレベルの時に、レベルシフト回路はレベルシフト動作を行う。また、図６（ａ）において、３１３はポリ・シリコン・薄膜トランジスタ３１１のソース、３１６は抵抗である。
ポリ・シリコン・薄膜トランジスタがパルス動作しているときのポリ・シリコン・薄膜トランジスタの特性により、図６（ｂ）のＡに示すように、電圧増幅用のポリ・シリコン・薄膜トランジスタ３１１がパルス動作（即ち、図６（ｂ）のイネーブル信号ＥＮＡがＬレベル期間）している時のノードＡの電圧は、電圧増幅用のポリ・シリコン・薄膜トランジスタ３１１のゲート３１２に常時直流電圧（Ｌレベル）が入力されている時のノードＡの電圧よりも低くなっており、両者の電圧が異なっているのが判る。
そのため、前述の特許文献１に記載のレベルシフト回路では、本来は、入力信号（ＶＩＮ）がＨレベル（３Ｖの電圧）の時に、インバータ３１５の出力はＬレベル（０Ｖの電圧）とならなければならないのに、前述した現象により、入力信号（ＶＩＮ）がＨレベル（３Ｖの電圧）の時に、インバータ３１５の出力はＨレベル（６Ｖの電圧）となることが想定され、レベルシフト回路の信頼性を損なわせるという問題点があった。
【００１２】
本実施例のレベルシフト回路の一例を図３（ａ）に示し、その動作時のノードＢ（電圧増幅用のポリ・シリコン・薄膜トランジスタ４１１のドレイン４１４）の電圧増幅波形を図３（ｂ）に示す。
図３（ａ）に示すレベルシフト回路は、図２に示す定電流源２１６を抵抗４１６で構成し、図２に示す電流経路遮断用のスイッチ素子２１７をｐ型のポリ・シリコン・薄膜トランジスタ４１７で構成したものである。
また、電圧増幅用のポリ・シリコン・薄膜トランジスタ４１１のゲート４１２には、常時、バイアス電圧（ＶＢＩＡＳ）としてＶＤＤの電圧が入力されており、電圧増幅用のポリ・シリコン・薄膜トランジスタ４１１は常時オンとなっている。
ポリ・シリコン・薄膜トランジスタ４１７が常時オン状態（即ち、イネーブル信号ＥＮＡがＬレベル固定）の時のノードＢ（nodeB）の波形が、図３（ｂ）の４２０であり、パルス波形のイネーブル信号ＥＮＡが入力され、ポリ・シリコン・薄膜トランジスタ４１７がパルス動作時のノードＢの波形が、図３（ｂ）の４２１である。
なお、図３（ａ）のレベルシフト回路において、イネーブル信号ＥＮＡがＬレベルの時に、レベルシフト回路はレベルシフト動作を行う。また、図３（ａ）において、４１３はポリ・シリコン・薄膜トランジスタ４１１のソースである。
図３（ｂ）に示すように、本実施例では、電流経路遮断用のスイッチ素子２１７を構成するポリ・シリコン・薄膜トランジスタ４１７がパルス動作（即ち、図３（ｂ）のイネーブル信号ＥＮＡが、Ｌレベル期間）している時のノードＢの電圧と、ポリ・シリコン・薄膜トランジスタ４１７のゲート４１８に常時直流電圧（Ｌレベル）が入力されている時のノードＢの電圧とは一致していることが判る。
このことから、本実施例のレベルシフト回路を使用すれば、電流経路遮断動作するときのポリ・シリコン・薄膜トランジスタの特性による影響を受けることを回避でき、レベルシフト回路の安定動作を実現することができる。
なお、図３（ａ）に示すレベルシフト回路では、イネーブル信号ＥＮＡがＨレベル期間にポリ・シリコン・薄膜トランジスタ４１７はオフとなり、ノードＢがフローティング状態となるが、この状態の時に、ポリ・シリコン・薄膜トランジスタ４１１がオンしている為、ノードＢの電圧が低下している。
【００１３】
本発明の要点は、ゲート接地型電圧増幅回路において、電流経路遮断用のスイッチ素子２１７を設ける場合は、電圧増幅用のポリ・シリコン・薄膜トランジスタのドレインと電源との間に設けることを特徴とする。
したがって、図４に示すように、電圧増幅用のポリ・シリコン・薄膜トランジスタとして、ｐ型のポリ・シリコン・薄膜トランジスタ５１１を用いる場合は、電流経路遮断用のスイッチ素子２１７として、ｎ型のポリ・シリコン・薄膜トランジスタ５１７を、ポリ・シリコン・薄膜トランジスタ５１１のドレイン５１４とＧＮＤの電源との間に設けることになる。
なお、図４において、５１２はポリ・シリコン・薄膜トランジスタ５１１のゲート、５１３はポリ・シリコン・薄膜トランジスタ５１１のソース、５１５は波形整形回路を構成するインバータ、５１６は抵抗である。また、図４に示すレベルシフト回路では、Ｌレベルが３Ｖ、Ｈレベルが６Ｖの入力信号（ＶＩＮ）を、Ｌレベルが０Ｖ、Ｈレベルが６Ｖの信号に変換する。
なお、前述した実施例では、本発明を液晶表示装置に適用した実施例について説明したが、本発明は、これに限定されることなく、例えば、ＥＬ表示装置などの他の表示装置に使用されるレベルシフト回路にも適用できることはいうまでもない。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施例の液晶表示装置の概略構成を示すブロック図である。
【図２】本発明の実施例のレベルシフト回路を説明するための図である。
【図３】本発明の実施例のレベルシフト回路の一例を示す回路図である。
【図４】本発明の実施例のレベルシフト回路の他の例を示す回路図である。
【図５】従来のレベルシフト回路を説明するための図である。
【図６】従来のレベルシフト回路の一例を示す回路図である。
【符号の説明】
【００１５】
１  液晶パネル
２  マイコン
１０  画素アレイ
１１  インターフェース回路
１２  Ｘアドレスデコーダ
１３  Ｙアドレスデコーダ
１４  発振回路
１１１，２１１，３１１，４１１，５１１  電圧増幅用のポリ・シリコン・薄膜トランジスタ
１１２，２１２，３１２，４１２，４１８，５１２  電圧増幅用のポリ・シリコン・薄膜トランジスタのゲート
１１３，２１３，３１３，４１３，５１３  電圧増幅用のポリ・シリコン・薄膜トランジスタのソース
１１４，２１４，３１４，４１４，５１４  電圧増幅用のポリ・シリコン・薄膜トランジスタのドレイン
１１５，２１５，３１５，４１５，５１５  インバータ
１１６，３１６，４１６，５１６  抵抗
２１６  定電流源
２１７  スイッチ素子
３１７，４１７，５１７  ポリ・シリコン・薄膜トランジスタ
【図１】
2009251573.tif 000003
【図２】
2009251573.tif 000004
【図３】
2009251573.tif 000005
【図４】
2009251573.tif 000006
【図５】
2009251573.tif 000007
【図６】
2009251573.tif 000008