(57)【要約】【課題】ラジオチューナーシステム用ＩＣの調整作業の省力化を図る。【解決手段】動作パラメータを保持するレジスタ５４を内蔵するラジオチューナー部３０と、レジスタ５４にプリセットされるデータを記憶する不揮発性メモリ６２を内蔵する電子同調制御部３２とを、１つのチューナーシステムＩＣ２０として構成する。この構成により、不揮発性メモリ６２には、同じパッケージ内のラジオチューナー部３０に対応したデータを、チューナーシステムＩＣ２０の製造段階で書き込むことができる。この不揮発性メモリ６２の調整作業を、チューナーシステムＩＣ２０のパッケージング後の完成品検査にて併せて行うことで当該作業の省力化が図れる。また、当該検査では高速の半導体テスターが一般に用いられ、不揮発性メモリ６２の調整作業も高速に行うことができる。【選択図】図１
2009049813.tif 000002
【特許請求の範囲】
【請求項１】
ラジオチューナー部と、前記ラジオチューナー部の動作を制御するコントローラ部とを単一の半導体パッケージに内蔵し、
前記ラジオチューナー部は、格納するデータに応じて当該ラジオチューナー部の所定の機能を調整する調整レジスタを有し、
前記コントローラ部は、
前記調整レジスタに対するプリセットデータを予め記憶しているメモリと、
前記ラジオチューナー部の動作開始時に前記プリセットデータを前記メモリから読み出して前記調整レジスタに格納する制御部と、
を有することを特徴とするラジオチューナー用の半導体装置。
【請求項２】
請求項１に記載のラジオチューナー用の半導体装置を製造する方法であって、
前記ラジオチューナー部及び前記コントローラ部を前記半導体パッケージに内蔵するパッケージング工程と、
前記パッケージング工程後、半導体テスターを用いて前記半導体装置の動作の良否を判定する完成品検査を行う完成品検査工程と、
を有し、
前記完成品検査工程は、
前記半導体テスターから前記半導体パッケージの端子に印加される電気信号によって、前記半導体装置の動作確認と、前記メモリへの前記プリセットデータの書き込みとを行うこと、
を特徴とするラジオチューナー用の半導体装置の製造方法。
【請求項３】
ラジオチューナー部と、前記ラジオチューナー部の動作を制御するコントローラ部とを単一の半導体チップに内蔵し、
前記ラジオチューナー部は、格納するデータに応じて当該ラジオチューナー部の所定の機能を調整する調整レジスタを有し、
前記コントローラ部は、
前記調整レジスタに対するプリセットデータを予め記憶しているメモリと、
前記ラジオチューナー部の動作開始時に前記プリセットデータを前記メモリから読み出して前記調整レジスタに格納する制御部と、
を有することを特徴とするラジオチューナー用の半導体装置。
【請求項４】
請求項３に記載のラジオチューナー用の半導体装置を製造する方法であって、
前記ラジオチューナー部及び前記コントローラ部が共通の半導体基板上に形成された後、半導体テスターを用いて前記半導体装置の動作の良否を判定する完成品検査を行う完成品検査工程と、
を有し、
前記完成品検査工程は、
前記半導体テスターから前記半導体装置の端子に印加される電気信号によって、前記半導体装置の動作確認と、前記メモリへの前記プリセットデータの書き込みとを行うこと、
を特徴とするラジオチューナー用の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ラジオチューナー用の半導体装置とその製造方法に関し、特に、ラジオチューナーシステムを構成する集積回路（ＩＣ）に関する。
【背景技術】
【０００２】
図２は、従来のラジオチューナーの構成を示す模式図である。従来のラジオチューナーでは、チューナー本体の主要部を含むチューナーＩＣ２と、チューナーＩＣ２の制御機能を有する電子同調制御ＩＣ４とがプリント基板等の上に搭載される。チューナーＩＣ２は、レジスタ６を有し、当該チューナーの様々な動作を、レジスタ６に設定した１ビット等のデータに応じて調整できるように構成されている。ここで、レジスタ６に格納されるデータは基本的には電源のオフにより失われてしまう。また、動作中に書き換えられるデータもある。そのため、チューナーの起動時に好適な動作状態を実現するデータは、電子同調制御ＩＣ４に形成されたＥＥＰＲＯＭ等の不揮発性メモリ８に格納される。そして、チューナーの起動時に、当該メモリ８から読み出して、バス等を介して電子同調制御ＩＣ４からチューナーＩＣ２のレジスタ６に設定される。例えば、ＲＦ同調の精度、放送局のシークする際の停止感度（局検出感度）、Ｓメータの出力特性、ＩＦアンプのゲイン、ステレオ分離度などがレジスタ６に格納されたデータに基づいて設定される。
【０００３】
なお、バイポーラプロセスで形成されたＩＣは、ＣＭＯＳプロセスで形成されたＩＣに比べてフリッカーノイズの帯域上限を低くできるため、チューナーＩＣ２は主にバイポーラプロセスで形成されている。特に、ＡＭラジオのチューナーＩＣ２は、ＣＭＯＳで構成すると、１ＭＨｚ程度まであるＣＭＯＳのフリッカーノイズの影響を受けて感度を確保できないため、専らバイポーラで構成されている。一方、電子同調制御ＩＣ４は基本的にデジタル回路で構成され、ノイズの影響を受けにくい。そのため、電子同調制御ＩＣ４は、バイポーラに比べて低消費電力化が図れるといったメリットがあるＣＭＯＳで構成されている。
【特許文献１】特開平９−１８１６３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来は、チューナーＩＣ２のレジスタ６にプリセットされるデータを、チューナーＩＣ２とは別のＩＣである電子同調制御ＩＣ４のメモリ８に記憶する。このメモリ８へのデータの書き込みは、セットメーカーやチューナーメーカーが、チューナーＩＣ２及び電子同調制御ＩＣ４を基板上に実装してラジオチューナーを組み立てる際に行われている。セットメーカーやチューナーメーカーにてメモリ８にプリセットデータを書き込んで、組み立てられたラジオチューナーを調整する作業は、プリセットされる項目数が相当数あるため、工数を要し生産コストを増加させるという問題があった。また、その調整のための設備は、一般に、汎用的な測定器を、マイクロコンピュータやＧＰＩＢなどで制御して行うものである。すなわち、ＩＣの動作を高速に制御可能な半導体テスターを当該調整に用いる場合に比べて、少ない費用で調整設備を構築できる反面、調整工程の生産性向上が難しいという問題があった。
【０００５】
本発明は上記問題点を解決するためになされたものであり、セットメーカーやチューナーメーカーにおける生産コストの低減や生産性の向上を可能とするラジオチューナーシステム用ＩＣ、及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係るラジオチューナー用の半導体装置は、ラジオチューナー部と、前記ラジオチューナー部の動作を制御するコントローラ部とを単一の半導体パッケージに内蔵し、前記ラジオチューナー部は、格納するデータに応じて当該ラジオチューナー部の所定の機能を調整する調整レジスタを有し、前記コントローラ部が、前記調整レジスタに対するプリセットデータを予め記憶しているメモリと、前記ラジオチューナー部の動作開始時に前記プリセットデータを前記メモリから読み出して前記調整レジスタに格納する制御部と、を有するものである。
【０００７】
また、本発明に係るラジオチューナー用の半導体装置製造方法は、上記半導体装置を製造する方法であって、前記ラジオチューナー部及び前記コントローラ部を前記半導体パッケージに内蔵するパッケージング工程と、前記パッケージング工程後、半導体テスターを用いて前記半導体装置の動作の良否を判定する完成品検査を行う完成品検査工程と、を有し、前記完成品検査工程が、前記半導体テスターから前記半導体パッケージの端子に印加される電気信号によって、前記半導体装置の動作確認と、前記メモリへの前記プリセットデータの書き込みとを行う。
【発明の効果】
【０００８】
本発明によれば、ラジオチューナー部とコントローラ部とが１つのＩＣとして構成されるので、当該ＩＣの製造工程にて、ラジオチューナー部の動作を好適な状態に設定するプリセットデータをコントローラ部のメモリに格納することができる。すなわち、調整作業がＩＣメーカーにて行われ、セットメーカーやチューナーメーカーでの調整作業が不要となる。メモリへのプリセットデータの書き込みは、ＩＣの完成品検査と共に行うことができ、完成品検査に用いられる半導体テスターの処理速度に応じたスループットで実行することができる。完成品検査工程で用いられる半導体テスターは一般に高速であるので、ラジオチューナーシステムを構成するＩＣの調整作業が高速に行われ得る。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００１０】
図１は、本発明の実施形態であるラジオチューナーシステムの模式的な構成図である。当該システムは、チューナーシステムＩＣ２０、アンテナ２２、メインマイコン２４を含んで構成される。
【００１１】
チューナーシステムＩＣ２０は、ラジオチューナー部３０及び電子同調制御部３２（コントローラ部）を含んで構成される。ラジオチューナー部３０及び電子同調制御部３２は例えば、別々の半導体チップに構成することができる。チューナーシステムＩＣ２０はそれら複数のチップを１つのＩＣパッケージに収納し、パッケージ内でラジオチューナー部３０と電子同調制御部３２との間の必要な配線が行われる。このハイブリッドＩＣ構成は、ラジオチューナー部３０を低ノイズ化が可能なバイポーラプロセスで製造し、電子同調制御部３２を低消費電力等が可能なＣＭＯＳプロセスで製造する場合に有効である。一方、チューナーシステムＩＣ２０に内蔵されるラジオチューナー部３０及び電子同調制御部３２は１チップに構成されたものであってもよい。さらにこの１チップのチューナーシステムＩＣ２０は、パッケージングせずに、直接、プリント基板等に表面実装されるものであってもよい。
【００１２】
ラジオチューナー部３０は、アンテナ２２が受信する無線周波数（ＲＦ）の信号を入力され、当該ＲＦ信号から希望放送局の信号を抽出、検波して出力する回路であり、フロントエンド回路４０、ＩＦ復調回路４２、ノイズキャンセル回路４４、マルチプレクサ回路（ＭＰＸ）４６、低雑音アンプ（ＬＮＡ）４８、バンドパスフィルタ（ＢＰＦ）５０、Ｄ／Ａ（Digital-to-Analog）変換回路（ＤＡＣ）５２、レジスタ５４、バス５６を有する。
【００１３】
一方、電子同調制御部３２は、ＣＰＵ（Central Processing Unit）６０、不揮発性メモリ６２、ＰＬＬ（Phase Locked Loop）回路６４、ＲＤＳ（Radio Data System）デコーダ６６、Ａ／Ｄ（Analog-to-Digital）変換回路（ＡＤＣ）６８、ＤＡＣ７０、バス７２、Ｉ２Ｃ（Inter-Integrated Circuit）インターフェース回路７４を有する。
【００１４】
フロントエンド回路４０は、ＰＬＬ回路６４が生成する発振信号を入力され、当該発振信号を分周した信号とＲＦ信号とを混合して、希望局のＲＦ受信信号を中間周波数（Intermediate Frequency：ＩＦ）を有するＩＦ信号へ変換する。ＩＦ復調回路４２は、ＡＭ信号又はＦＭ信号であるＩＦ信号を復調する。ノイズキャンセル回路４４はパルスノイズを除去する機能を有する。マルチプレクサ回路４６は、ＩＦ復調回路４２により検波されたＦＭ変調信号がコンポジット信号である場合に、当該信号を構成する差信号（Ｌ−Ｒ）と和信号（Ｌ＋Ｒ）とを抽出し、さらにそれら差信号と和信号とからマトリクス方式によりＬ信号とＲ信号とを分離し、Ｌ信号及びＲ信号からなるステレオ信号を出力する。ＬＮＡ４８は例えば、ＲＦ信号を低雑音で増幅する。ＢＰＦ５０は、例えば通過帯域を可変に構成され、隣接妨害の有無や受信電界強度等に応じて通過帯域の広狭を切り換えられ、これにより隣接妨害やノイズの低減を図ることができる。
【００１５】
レジスタ５４はバス５６に接続され、バス５６を介してデータを格納される。このレジスタ５４は、上述のようなラジオチューナー部３０内の各部の動作を、レジスタに格納されたデータに応じて調整できるように構成されている。各部の回路は１ビット、又は複数ビットで表されるデータに応じて動作を制御される。ＤＡＣ５２は、レジスタ５４に格納されたデータを電圧信号に変換し、制御対象の回路へ印加する。例えば、既に述べたように、ＲＦ同調の精度、放送局のシークする際の停止感度（局検出感度）、Ｓメータの出力特性、ＩＦアンプのゲイン、ステレオ分離度などがレジスタに格納されたデータに基づいて調整される。
【００１６】
ＣＰＵ６０は、例えば、バス７２を介して電子同調制御部３２の各部の動作を制御し、その各部の動作を通じてラジオチューナー部３０の動作を制御する。ＰＬＬ回路６４は、ＣＰＵ６０の制御の下、希望局の周波数に応じて発振信号の周波数を切り換える。ＲＤＳデコーダ６６は、ＩＦ復調回路４２にて復調された信号に重畳されているＲＤＳ情報を抽出する。Ｉ２Ｃインターフェース回路７４は、チューナーシステムＩＣ２０の２つの外部接続端子を利用して外部回路と通信を行う。例えば、メインマイコン２４は、このＩ２Ｃインターフェース回路７４を介して、電子同調制御部３２を制御することができる。
【００１７】
不揮発性メモリ６２はバス７２に接続される。不揮発性メモリ６２は例えば、ＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）で構成される。不揮発性メモリ６２の記憶内容はチューナーシステムＩＣ２０の外部から与えられる信号により書き換えることができる。一方、書き込まれたデータは、ＣＰＵ６０の制御の下、バス７２に読み出すことができる。
【００１８】
ラジオチューナー部３０のバス５６と、電子同調制御部３２のバス７２とは互いに接続され、ＣＰＵ６０は、例えば、チューナーシステムＩＣ２０の起動時に、不揮発性メモリ６２に記憶されたデータを読み出して、レジスタ５４に設定することができる。
【００１９】
次に、チューナーシステムＩＣ２０の製造方法について説明する。チューナーシステムＩＣ２０は、レジスタ５４を設けたラジオチューナー部３０と、レジスタ５４にプリセットされるデータを記憶する不揮発性メモリ６２を有した電子同調制御部３２とを１つのパッケージに内蔵したことにより、ラジオチューナー部３０のレジスタ５４の好適なプリセットデータを、チューナーシステムＩＣ２０の製造時に不揮発性メモリ６２に書き込むことができる。
【００２０】
具体的には、半導体製造メーカーでは、ラジオチューナー部３０と電子同調制御部３２とを１つの半導体パッケージに内蔵し、チューナーシステムＩＣ２０を形作るパッケージング工程の完了後、半導体テスターを用いてチューナーシステムＩＣ２０の動作の良否を判定する完成品検査を行う。または、半導体チップのまま表面実装されるチューナーシステムＩＣ２０の場合は、ウェハー上にラジオチューナー部３０及び電子同調制御部３２を形成する工程が完了した後、ウェハー状態にて、またはダイシングされたチップの状態にて、完成品検査を行う。この完成品検査工程にて、半導体テスターからチューナーシステムＩＣ２０の外部接続端子に印加される電気信号によって、チューナーシステムＩＣ２０の動作確認だけでなく、不揮発性メモリ６２へのプリセットデータの書き込みを行う。
【００２１】
例えば、完成品検査では、チューナーシステムＩＣ２０の様々な機能をバス５６，７２にて制御することにより調整を行う。その調整にて得られる好適なレジスタ５４の格納値を不揮発性メモリ６２に書き込むことができる。
【００２２】
特に、半導体メーカーで用いられる半導体テスターは、非常に高価である反面、汎用的な測定器をＧＰＩＢなどで制御するよりも１００倍以上高速にＩＣの調整を行うことが可能であり、ＩＣの製造コストを低減可能である。そのため、一般的に半導体メーカーではこのような装置を導入している。一方、この装置をセットメーカーやチューナーメーカーが不揮発性メモリ６２の設定のためだけに導入することに対しては、費用負担が大きいことがネックとなる。
【００２３】
すなわち、半導体メーカーにて半導体テスターを用いてチューナーシステムＩＣ２０の調整を行うことは、セットメーカー等にて調整を行うよりも容易である。そして、半導体メーカーにて当該調整を行うことで、セットメーカー等は、当該調整工程を省くことができ、基板にチューナーシステムＩＣ２０を搭載すれば無調整で所望の特性・規格を満足するチューナーを構成することができる。
【００２４】
なお、異なる規格・特性のチューナーシステムＩＣ２０を製造する必要がある場合は、当該規格等に応じて半導体テスターのプログラムを変更し、レジスタ５４の値を変えて調整できるようにすることが可能である。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施形態であるラジオチューナーシステムの模式的な構成図である。
【図２】従来のラジオチューナーの構成を示す模式図である。
【符号の説明】
【００２６】
２０  チューナーシステムＩＣ、２２  アンテナ、２４  メインマイコン、３０  ラジオチューナー部、３２  電子同調制御部、４０  フロントエンド回路、４２  ＩＦ復調回路、４４  ノイズキャンセル回路、４６  マルチプレクサ回路、４８  ＬＮＡ、５０  ＢＰＦ、５２，７０  ＤＡＣ、５４  レジスタ、５６，７２  バス、６０  ＣＰＵ、６２  不揮発性メモリ、６４  ＰＬＬ回路、６６  ＲＤＳデコーダ、６８  ＡＤＣ、７４  Ｉ２Ｃインターフェース回路。
【図１】
2009049813.tif 000003
【図２】
2009049813.tif 000004