(57)【要約】【課題】ＩＰ変換に必要となるメモリ帯域幅が１つのメモリのメモリ帯域幅を上回ることを回避すること。【解決手段】インターレース画像データをプログレッシブ画像データに変換するＩＰ変換装置が、第１のメモリと、相関導出部と、第２のメモリと、補間部と、を備えている。前記第１のメモリは、第（ｉ−１）フィールド画像と第ｉフィールド画像と第（ｉ＋１）フィールド画像とを記憶するＤＲＡＭを含み、前記第２のメモリは相関画像を記憶する他のＤＲＡＭを含む。【選択図】図２
2009182387.tif 000002
【特許請求の範囲】
【請求項１】
インターレース画像データをプログレッシブ画像データに変換するＩＰ変換装置であって、
ｉを２以上の整数とし、第（ｉ−１）フィールド画像と、第ｉフィールド画像と、第（ｉ＋１）フィールド画像と、を記憶する第１のメモリと、
前記第１のメモリに記憶された前記第（ｉ−１）フィールド画像と前記第（ｉ＋１）フィールド画像とに基づいて、前記第ｉフィールド画像の期間内での動領域と静領域とを画素毎に区別するための相関画像を導出する相関導出部と、
前記相関画像を記憶する第２のメモリと、
前記第ｉフィールド画像の複数のラインの間に対応した複数の補間ラインを生成し、前記複数のラインと前記複数の補間ラインとを含んだフレーム画像を生成する補間部と、
を備え、
前記補間部は、前記複数の補間ラインを構成する複数の補間画素のそれぞれを生成する際に、前記第２のメモリに記憶された前記相関画像を用いて前記補間画素の位置が前記動領域と前記静領域とのどちらに属するかを判定し、前記補間画素の位置が前記動領域に属する場合にはフィールド内補間を選択し、前記補間画素の位置が前記静領域に属する場合にはフィールド間補間を選択し、選択した前記補間を実行することで前記補間画素を生成し、
前記第１のメモリは、前記第（ｉ−１）フィールド画像と前記第ｉフィールド画像と前記第（ｉ＋１）フィールド画像とを記憶するＤＲＡＭを含み、
前記第２のメモリは前記相関画像を記憶する他のＤＲＡＭを含む、
ＩＰ変換装置。
【請求項２】
請求項１記載のＩＰ変換装置を備えた表示装置。
【請求項３】
請求項１記載のＩＰ変換装置を備えたプロジェクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＰ変換装置、表示装置、およびプロジェクタに関する。
【背景技術】
【０００２】
インターレース画像データをプログレッシブ画像データに変換する処理は、ＩＰ変換と呼ばれる。ＩＰ変換の際には、インターレース画像データが表す画像における動き検出が行われる（特許文献１および非特許文献２）。この動き検出に基づいて、フィールド画像内にない画素（補間画素）の位置が動領域に属するか、静領域に属するかが判定される。そして、動領域に属する補間画素はフィールド内補間によって生成され、一方、静領域に属する補間画素はフィールド間補間によって生成される。このようなＩＰ変換は、コーミングノイズを避ける上で有効である。
【０００３】
【特許文献１】特開２００６−５０３２７号公報（図９）
【非特許文献１】日本放送協会，「ＮＨＫ  テレビ技術教科書［上］」，日本放送出版協会刊，平成元年（１９８９年）４月，ｐ３２０−３２２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
さて、フィールド内補間とフィールド間補間とのどちらかを適宜に選択するためには、メモリに複数のフィールド画像を記憶し、記憶された複数のフィールド画像に基づいて画素毎に動きを示すデータ（例えば相関画像）を生成し、さらに、動き検出に備えて、生成した当該データをメモリに記憶する必要がある。つまり、複数のフィールド画像に加えて、画素毎に動きを示すデータをもメモリに書き込んだりメモリから読み出したりする。ここで、１つのフィールド画像の画素数が増えれば、ＩＰ変換に必要となるメモリ帯域幅が増える。この場合、ＩＰ変換に必要となるメモリ帯域幅が、１つのメモリのメモリ帯域幅を上回ることがある。
【課題を解決するための手段】
【０００５】
本発明は、上記課題の少なくとも一部を解決するようになされ、以下の形態または適用例として実現される。
【０００６】
［適用例１］インターレース画像データをプログレッシブ画像データに変換するＩＰ変換装置が、ｉを２以上の整数とし、第（ｉ−１）フィールド画像と、第ｉフィールド画像と、第（ｉ＋１）フィールド画像と、を記憶する第１のメモリと、前記第１のメモリに記憶された前記第（ｉ−１）フィールド画像と前記第（ｉ＋１）フィールド画像とに基づいて、前記第ｉフィールド画像の期間内での動領域と静領域とを画素毎に区別するための相関画像を導出する相関導出部と、前記相関画像を記憶する第２のメモリと、前記第ｉフィールド画像の複数のラインの間に対応した複数の補間ラインを生成し、前記複数のラインと前記複数の補間ラインとを含んだフレーム画像を生成する補間部と、を備えている。ここで、前記補間部は、前記複数の補間ラインを構成する複数の補間画素のそれぞれを生成する際に、前記第２のメモリに記憶された前記相関画像を用いて前記補間画素の位置が前記動領域と前記静領域とのどちらに属するかを判定し、前記補間画素の位置が前記動領域に属する場合にはフィールド内補間を選択し、前記補間画素の位置が前記静領域に属する場合にはフィールド間補間を選択し、選択した前記補間を実行することで前記補間画素を生成する。そして、前記第１のメモリは、前記第（ｉ−１）フィールド画像と前記第ｉフィールド画像と前記第（ｉ＋１）フィールド画像とを記憶するＤＲＡＭを含み、前記第２のメモリは前記相関画像を記憶する他のＤＲＡＭを含む。
【０００７】
［適用例２］表示装置が上記ＩＰ変換装置を備えている。
【０００８】
［適用例３］プロジェクタが上記ＩＰ変換装置を備えている。
【０００９】
上記適用例１〜３のいずれによっても、第（ｉ−１）フィールド画像と第ｉフィールド画像と第（ｉ＋１）フィールド画像とを記憶するＤＲＡＭに加えて、相関画像を記憶する他のＤＲＡＭがあることから、インターレース画像データをプログレッシブ画像データへ変換する際に要求されるメモリ帯域幅が増えても、うまく処理できる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しつつ実施形態を説明する。なお、以下に示す実施形態は、特許請求の範囲に記載された発明の内容を何ら限定するものではない。
【００１１】
図１のプロジェクタ１は、入力端子１０と、Ａ／Ｄ変換器１１と、ＩＰ変換装置１２と、Ｄ／Ａ変換器１３と、駆動部１４と、ＣＰＵ１５と、ＲＯＭ１６と、ＲＡＭ１７と、光源部１９と、空間光変調器２０と、投写光学系２１と、を備えている。
【００１２】
入力端子１０には、パーソナルコンピュータまたはＤＶＤプレーヤ、などの外部装置から、アナログ画像信号Ｉｖａが供給される。Ａ／Ｄ変換器１１は、入力端子１０に供給されたアナログ画像信号Ｉｖａをデジタル画像信号Ｉｖｂに変換する。ＩＰ変換装置１２は、デジタル画像信号Ｉｖｂがインターレース画像データである場合に、当該インターレース画像データをプログレッシブ画像データに変換し、このことでデジタル画像信号Ｉｖｃを生成する。Ｄ／Ａ変換器１３は、ＩＰ変換装置１２が生成したデジタル画像信号Ｉｖｃをアナログ画像信号Ｉｖｄに変換する。
【００１３】
駆動部１４は、アナログ画像信号Ｉｖｄに応じて空間光変調器２０を駆動する。なお、本実施形態の空間光変調器２０は液晶パネルＬＣＤである。
【００１４】
光源部１９は、ランプ１９Ａと照明光学系１９Ｂとを備え、この構成よって空間光変調器２０を照明する光束を射出する。光源部１９が射出した光束は、空間光変調器２０によって変調される。そして変調された光束は、投写光学系２１によって投写される。
【００１５】
ＣＰＵ１５と、ＲＯＭ１６と、ＲＡＭ１７とは、バス１８によって互いに連絡可能に接続されている。ＣＰＵ１５は、ＲＯＭ１６またはＲＡＭ１７に格納されたコンピュータプログラムに規定された処理を実行する。ＲＡＭ１７は、ＣＰＵ１５が当該処理を実行する際の記憶領域としても機能する。また、ＣＰＵ１５は、バス１８と、図示しないアクセスコントローラと、を介して、ＩＰ変換装置１２内の各部にアクセスできる。
【００１６】
図２を参照しながら、ＩＰ変換装置１２を詳細に説明する。なお、以下の説明において、第ｉフィールドが奇フィールドである場合には、第（ｉ−１）フィールドおよび第（ｉ＋１）フィールドは、どちらも偶フィールドである。同様に、第ｉフィールドが偶フィールドである場合には、第（ｉ−１）フィールドおよび第（ｉ＋１）フィールドは、どちらも奇フィールドである。また、以下の説明では、例えばｉ番目のフィールドに対応する画像データを、単に「第ｉフィールド画像」とも表記している。
【００１７】
ＩＰ変換装置１２は、メモリ５０と、相関導出部５１と、メモリ５２と、補間部５３と、を備えている。
【００１８】
メモリ５０はＤＲＡＭを含んでいる。メモリ５０におけるＤＲＡＭは、インターレース画像データの連続した５つのフィールド画像を記憶する容量を備えている。ここでは説明の便宜上、ＤＲＡＭが記憶する５つのフィールド画像を、第（ｉ−１）フィールド画像、第ｉフィールド画像、第（ｉ＋１）フィールド画像、第（ｉ＋２）フィールド画像、および第（ｉ＋３）フィールド画像と表記する。ここで、ｉは２以上の整数である。なお、他の実施形態では、メモリ５０におけるＤＲＡＭは、少なくとも３つのフィールド画像を記憶する容量を備えていればよい。
【００１９】
相関導出部５１は、メモリ５０に記憶されているフィールド画像のうちの最も古いフィールド画像と、当該フィールド画像から２フィールド後のフィールド画像と、に基づいて、相関画像を導出する（図３（ａ））。例えば、メモリ５０に記憶されているフィールド画像のうちの最も古いフィールド画像が第（ｉ−１）フィールド画像である場合には、相関導出部５１は、第（ｉ−１）フィールド画像と第（ｉ＋１）フィールド画像と、に基づいて、相関画像を導出する。こうして導出された相関画像は、第ｉフィールド画像の期間内での動領域と静領域とを画素毎に区別する際に用いられるだけでなく、第（ｉ＋１）フィールド画像の期間内での動領域と静領域とを画素毎に区別する際にも用いられてもよい。
【００２０】
言い換えると、１つのフィールド画像の期間内での動領域と静領域とを画素毎に区別する際に、１つ以上の相関画像が用いられてよい。例えば、第ｉフィールド画像の期間内での動領域と静領域とを画素毎に区別する際には、第（ｉ−１）フィールド画像と第（ｉ＋１）フィールド画像とに基づいて導出された相関画像が用いられるだけでなく、第（ｉ−２）フィールド画像と第ｉフィールド画像とに基づいて導出された相関画像も用いられてよい。なお、この説明においては、ｉは３以上の整数である。
【００２１】
なお、相関画像を導出する際に相関導出部５１が用いる２つのフィールド画像は、互いに同相である。つまり、これら２つのフィールド画像は、どちらも偶フィールドに属し、そうでなければ、これら２つのフィールド画像は、どちらも奇フィールドに属する。
【００２２】
ところで、本実施形態では、相関画像内のそれぞれの画素は、上記２つのフィールド画像の対応する画素間の差分の絶対値で表される。しかしながら、相関画像内のそれぞれの画素が、上記２つのフィールド画像の対応する画素間の差分の２乗の値で表されてもよいし、対応する画素間の比の値で表されてもよい。
【００２３】
メモリ５２は、相関導出部５１が導出した相関画像を記憶する。本実施形態では、メモリ５２は、連続した３つの相関画像を記憶する。例えば、メモリ５２は、第（ｉ−２）フィールド画像と第ｉフィールド画像とに基づいて導出された相関画像と、第（ｉ−１）フィールド画像と第（ｉ＋１）フィールド画像とに基づいて導出された相関画像と、第ｉフィールド画像と第（ｉ＋２）フィールド画像とに基づいて導出された相関画像と、を記憶している。
【００２４】
なお、本実施形態では、メモリ５２が、３つの相関画像を記憶する容量を備えているが、他の実施形態では、メモリ５２が、少なくとも２つの相関画像を記憶する容量を備えていればよい。
【００２５】
メモリ５２のより詳細な構成は以下の通りである。メモリ５２は、３つのラインメモリ５２１，５２２，５２３と、ＤＲＡＭ５２４と、を備えている。ＤＲＡＭ５２４は、上述の３つの相関画像を記憶する。３つのラインメモリ５２１，５２２，５２３のそれぞれは、ＦＩＦＯバッファとして機能するデュアルポートＳＲＡＭであり、相関導出部５１からＤＲＡＭ５２４へ相関画像が書き込まれる際のバッファとして機能する。また、３つのラインメモリ５２１，５２２，５２３のそれぞれは、ＤＲＡＭ５２４から補間部５３へ相関画像が転送される際のバッファとしても機能する。
【００２６】
ここで、ＤＲＡＭ５２４へ一つの相関画像が書き込まれている期間中、３つのラインメモリ５２１，５２２，５２３のいずれか一つが当該一つの相関画像のＤＲＡＭ５２４への書き込みに用いられ、一方、残り２つが当該一つの相関画像より古い２つの相関画像のＤＲＡＭ５２４からの読み出しに用いられる。３つのラインメモリ５２１，５２２，５２３のＤＲＡＭ５２４に対する書き込み・読み出しのこの割り当ては、当該一つの相関画像が書き込まれている期間に亘って変わらない。なお、当該一つの相関画像が書き込まれた後では、リングバッファ方式に従ってこの割り当てが変わる。
【００２７】
なお、上述の通り、３つのラインメモリ５２１，５２２，５２３はいずれもデュアルポートＳＲＡＭであるが、メモリ５２は、このような３つのラインメモリ５２１，５２２，５２３に代えて、それぞれがシングルポートＳＲＡＭから構成された６つのラインメモリを備えていてもよい。デュアルポートのラインメモリがシングルポートのラインメモリで置き換わった場合でも、ラインメモリの数を２倍にすれば、上述のバッファとしての機能が実現され得る。
【００２８】
補間部５３は、第ｉフィールド画像の複数のラインの間に対応した複数の補間ラインを生成し、これら複数のラインと、複数の補間ラインと、を含んだフレーム画像を生成する。そして補間部５３は、例えば６０フィールド／秒のレートを有したインターレース画像データから、６０フレーム／秒のレートを有したプログレッシブ画像データを生成する。
【００２９】
ここで、複数の補間ラインのそれぞれは、複数の補間画素から構成されている。そして、補間部５３は、これら複数の補間画素を生成する際に、メモリ５２に記憶された相関画像を用いて、補間画素の位置が動領域と静領域とのどちらに属するかを判定する。補間画素の位置が動領域に属する場合には、補間部５３はフィールド内補間を選択し、補間画素の位置が静領域に属する場合には、補間部５３はフィールド間補間を選択する。そして、補間部５３は、選択した補間を実行することで補間画素を生成する。
【００３０】
フィールド内補間とは、第ｉフィールド画像にないライン（補間ライン）に含まれた画素（補間画素）を、第ｉフィールド画像内にあるラインに含まれた画素に基づいて生成する補間である（図３（ｂ）の下部）。本実施形態では、動領域に属する画素を生成する場合に、このフィールド内補間が実行される。
【００３１】
一方、フィールド間補間とは、時間軸に沿って隣接した他のフィールド画像内の対応する画素を、上記補間画素として用いる補間である（図３（ｂ）の上部）。本実施形態では、静領域に属する補間画素を生成する際に、フィールド間補間が実行される。なお、図３（ｂ）の場合には、上記他のフィールド画像として第（ｉ−１）フィールド画像が用いられているが、第（ｉ＋１）フィールド画像が用いられてもよい。
【００３２】
補間部５３の詳細は、次の通りである。補間部５３は、４つのラインメモリ５３１Ａ，５３１Ｂ，５３１Ｃ，５３１Ｄと、差分導出部５３２と、２つのラインメモリ５３３Ａ，５３３Ｂと、補正値計算回路５３４と、を備えている。
【００３３】
４つのラインメモリ５３１Ａ，５３１Ｂ，５３１Ｃ，５３１Ｄのそれぞれは、シングルポートＳＲＡＭである。また、２つのラインメモリ５３３Ａ，５３３Ｂのそれぞれも、シングルポートＳＲＡＭである。
【００３４】
４つのラインメモリ５３１Ａ，５３１Ｂ，５３１Ｃ，５３１Ｄのうち、ラインメモリ５３１Ａ，５３１Ｂには、メモリ５０から第（ｉ−１）フィールド画像内の隣り合う２つのラインが、順番に書き込まれていく。一方、ラインメモリ５３１Ｃ，５３１Ｄには、メモリ５０から第ｉフィールド画像内の隣り合う２つのラインが、順番に書き込まれていく。
【００３５】
差分導出部５３２は、第ｉフィールド画像内の隣り合う２つのライン間の差分ラインを生成する。生成された差分ラインは、２つのラインメモリ５３３Ａ，５３３Ｂへ、差分ライン毎に交互に書き込まれる。この差分ラインは、フレーム内補間が実行される場合に用いられる。
【００３６】
補正値計算回路５３４には、２つのラインメモリ５３３Ａ，５３３Ｂに記憶された差分ラインと、ラインメモリ５３１Ａ，５３１Ｂに記憶された第（ｉ−１）フィールド画像内のラインと、ラインメモリ５３１Ｃ，５３１Ｄに記憶された第ｉフィールド画像内のラインと、メモリ５２に記憶された３つの相関画像のうちの古い方の２つと、が供給される。
【００３７】
そして、補正値計算回路５３４は、第ｉフィールド画像内の複数のラインの間に対応する複数の補間ラインを生成し、当該複数のラインと、複数の補間ラインと、を交互に出力し、このことで１つのフレーム画像を生成する。
【００３８】
ここで、補正値計算回路５３４は、複数の補間ラインを構成する複数の補間画素を生成する際に、メモリ５２に記憶された上記２つの相関画像を用いて、補間画素の位置が動領域と静領域とのどちらに属するかを判定する。補間画素の位置が動領域に属する場合には、補正値計算回路５３４はフィールド内補間を選択し、補間画素の位置が静領域に属する場合には、補正値計算回路５３４はフィールド間補間を選択する。そして、補正値計算回路５３４は、選択した補間を実行することで補間画素を生成する。なお、動領域・静領域の判定の際に用いられる相関画像の数は、１つでもよい。ただし、複数の相関画像を用いて上記判定を行えば、より判定の精度が上がる。
【００３９】
このように、本実施形態では、メモリ５０に加えて、フィールド内補間とフィールド間補間とのどちらかを選択する際の基準となる相関画像を記憶するＤＲＡＭ５２４が設けられているので、インターレース画像データをプログレッシブ画像データへ変換する際に要求されるメモリ帯域幅が増えても、うまく処理できる。さらに、相関画像を記憶する構成要素がＤＲＡＭ５２４であることから、相関画像を記憶する構成要素がＳＲＡＭである場合と比べて、相対的にコストが低くて済む。
【００４０】
なお、本実施形態ではプロジェクタ１がＩＰ変換装置１２を備えているが、他の実施形態では、直視型のモニタなどの表示装置がＩＰ変換装置１２を備えていてもよい。
【図面の簡単な説明】
【００４１】
【図１】本実施形態のプロジェクタを示すブロック図。
【図２】本実施形態のＩＰ変換装置を示すブロック図。
【図３】（ａ）は相関画像の概念図であり、（ｂ）はフィールド間補間およびフィールド内補間の概念図である。
【符号の説明】
【００４２】
１…プロジェクタ、１０…入力端子、１１…Ａ／Ｄ変換器、１２…ＩＰ変換装置、１３…Ｄ／Ａ変換器、１４…駆動部、１５…ＣＰＵ、１６…ＲＯＭ、１７…ＲＡＭ、１８…バス、１９…光源部、１９Ａ…ランプ、１９Ｂ…照明光学系、２０…空間光変調器、２１…投写光学系、５０…メモリ（ＤＲＡＭ）、５１…相関導出部、５２…メモリ、５３…補間部、５２１，５２２，５２３…ラインメモリ、５２４…ＤＲＡＭ、５３１Ａ，５３１Ｂ，５３１Ｃ，５３１Ｄ…ラインメモリ、５３２…差分導出部、５３３Ａ，５３３Ｂ…ラインメモリ、５３４…補正値計算回路。
【図１】
2009182387.tif 000003
【図２】
2009182387.tif 000004
【図３】
2009182387.tif 000005