(57)【要約】【課題】  安価な構成でウォブル信号に同期したクロックを生成する。【解決手段】  ウォブル信号を生成する手段と、ウォブル信号とウォブル信号に係る周波数の信号を乗算する乗算手段と、乗算手段に入力されるウォブル信号に基づいてディスク媒体のランドプリピットを検出するＬＰＰ検出手段と、乗算手段の出力とＬＰＰ検出手段の出力とを多重して、シリアルデータとして出力する多重手段と、多重手段から出力されたシリアルデータを入力し、乗算手段の出力とＬＰＰ検出手段の信号を検出する受信手段と、受信手段により検出された乗算手段の出力に基づいてウォブル信号とクロックとの位相差を検出する手段と、検出された位相差に応じてウォブル信号に同期したクロックを生成する手段と、受信手段により検出されたＬＰＰ検出手段の出力に基づいてディスク媒体のアドレスを検出する手段とを備える。【選択図】  図２
2009205761.tif 000002
【特許請求の範囲】
【請求項１】
所定の周期で蛇行するトラックが形成されたディスク状記録媒体に対して光ビームを照射する照射手段と、
前記ディスク状記録媒体からの前記光ビームの反射光を受光し、前記トラックの蛇行周期に係る周波数を有するウォブル信号を生成する信号生成手段と、
前記ウォブル信号に対して前記ウォブル信号に係る周波数の信号を乗算する乗算手段と、
前記乗算手段に入力されるウォブル信号に基づいて前記ディスク状記録媒体に形成されたランドプリピットを検出するＬＰＰ検出手段と、
前記乗算手段の出力信号と前記ＬＰＰ検出手段の出力信号とを多重して、シリアルデータとして出力する多重手段と、
前記多重手段から出力されたシリアルデータを入力し、前記シリアルデータから前記乗算手段の出力信号と前記ＬＰＰ検出手段の出力信号を検出する受信手段と、
前記受信手段により検出された前記乗算手段の出力信号に基づいて前記ウォブル信号とクロックとの位相差を検出する位相差検出手段と、
前記位相差検出手段により検出された位相差に応じて前記ウォブル信号に同期した前記クロックを生成するクロック生成手段と、
前記受信手段により検出された前記ＬＰＰ検出手段の出力信号に基づいて前記ディスク状記録媒体のアドレスを検出するアドレス検出手段とを備える信号処理装置。
【請求項２】
前記乗算手段、前記ＬＰＰ検出手段、及び前記多重手段を一つのアナログ集積回路で構成し、前記受信手段、前記位相差検出手段及び前記アドレス検出手段を一つのデジタル集積回路で構成したことを特徴とする請求項１記載の信号処理装置。
【請求項３】
前記多重手段は、前記乗算手段の出力信号と前記ＬＰＰ検出手段の出力信号及び、同期信号を多重して、シリアルデータとして出力し、前記受信手段は前記シリアルデータ中の同期信号に基づいて前記乗算手段の出力信号と前記ＬＰＰ検出手段の出力信号を検出することを特徴とする請求項１または２記載の信号処理装置。
【請求項４】
前記クロック生成手段は、前記位相差検出手段の出力に応じた周波数の正弦波を発生する発生手段と、前記発生手段からの正弦波の周波数を逓倍し、前記クロックを生成する逓倍手段とを有することを特徴とする請求項１から３の何れか１項に記載の信号処理装置。
【請求項５】
前記発生手段は前記デジタル集積回路として構成され、前記逓倍手段は前記アナログ集積回路として構成されることを特徴とする請求項４記載の信号処理装置。
【請求項６】
前記多重手段は、前記クロックに応じた周期で、前記乗算手段の出力信号と前記ＬＰＰ検出手段の出力信号とを１ビットづつ順次、多重して送信することを特徴とする請求項１から５の何れか１項に記載の信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は信号処理装置に関し、特に、ディスク状記録媒体に対して光ビームを照射して、その反射光を用いてクロックを生成する装置に関する。
【背景技術】
【０００２】
従来、ＤＶＤなどの光ディスクに対して映像データなどの情報信号を記録再生する装置が知られている。
【０００３】
ＤＶＤには所定の周期で蛇行するトラック（ウォブル）が予め形成されており、ディスク上に記録されるデータはこの蛇行周期（ウォブル周期）と同期している必要がある。
【０００４】
そのため、ＤＶＤにデータを記録する際、ディスクに対する光ビームの反射光を利用して、ウォブルを位相同期したクロックを生成し、このクロックを用いてディスク上にデータを記録している。（例えば、特許文献１参照）
【特許文献１】特開２００２−２３０７５７
【発明の開示】
【発明が解決しようとする課題】
【０００５】
光ディスクに記録再生を行う回路構成として、アナログ信号の増幅器やＰＬＬを搭載する集積回路（以下、アナログＩＣと呼ぶ）と、デジタル処理回路を搭載する集積回路（以下、デジタルＩＣと呼ぶ）とが知られている。
【０００６】
デジタルＩＣはミクロンルールが進み、膨大なデジタル回路を１チップに内蔵することができるようになっている。一つのチップにＡＤ変換器やＶＣＯなどのアナログマクロも混載させることは可能ではあるが、当該アナログマクロはミクロンルールが進んでも絶対面積としてはあまり小さくならない。
【０００７】
１８０ｎｍ→１３０ｎｍ→９０ｎｍ→６５ｎｍという、近年のデジタル集積回路の微細化の進歩を考えると、相対的にアナログマクロが大きな面積を占めるようになっている。そのため、アナログ関係の回路をデジタル回路とは別のチップにする構成は、コストミニマムの見地では解の一つである。
【０００８】
しかし、アナログ関係の回路を別チップにすると、アナログＩＣとデジタルＩＣとの間をピンで接続する必要が生じる。その結果、デジタルＩＣとしては、ピンを接続するためのパッドがチップ周辺を取り囲むことになり、内蔵するデジタル回路より、ピンと接続するパッドがチップ面積を決めてしまうという課題があった。
【０００９】
本発明はこの様な問題を解決し、回路規模やコストを抑えながら、ディスク媒体からの反射光を適切に処理可能な装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
所定の周期で蛇行するトラックが形成されたディスク状記録媒体に対して光ビームを照射する照射手段と、前記ディスク状記録媒体からの前記光ビームの反射光を受光し、前記トラックの蛇行周期に係る周波数を有するウォブル信号を生成する信号生成手段と、前記ウォブル信号に対して前記ウォブル信号に係る周波数の信号を乗算する乗算手段と、前記乗算手段に入力されるウォブル信号に基づいて前記ディスク状記録媒体に形成されたランドプリピットを検出するＬＰＰ検出手段と、前記乗算手段の出力信号と前記ＬＰＰ検出手段の出力信号とを多重して、シリアルデータとして出力する多重手段と、前記多重手段から出力されたシリアルデータを入力し、前記シリアルデータから前記乗算手段の出力信号と前記ＬＰＰ検出手段の出力信号を検出する受信手段と、前記受信手段により検出された前記乗算手段の出力信号に基づいて前記ウォブル信号とクロックとの位相差を検出する位相差検出手段と、前記位相差検出手段により検出された位相差に応じて前記ウォブル信号に同期した前記クロックを生成するクロック生成手段と、前記受信手段により検出された前記ＬＰＰ検出手段の出力信号に基づいて前記ディスク状記録媒体のアドレスを検出するアドレス検出手段とを備える。
【発明の効果】
【００１１】
回路規模を抑えながら、安価な構成でウォブル信号とランドプリピット信号に同期したクロックを生成することができ、デジタルＩＣに必要なピン数を削減することができる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を用いて本発明の実施形態を説明する。
【００１３】
図１は、本発明の実施形態におけるディスク装置の構成を示す図である。図１の装置では、予め蛇行するトラックが形成された光ディスクＤに対して光ビームを照射して情報信号を記録する。
【００１４】
図１において、入力部１１０より入力された映像データ、音声データなどの情報データは記録データ生成部１０９に送られ、記録に適した形態に変換される。システム制御部１１１は、クロック生成部１０６からのアドレス情報などに従い、記録データ生成部１０９を制御する。
【００１５】
記録データ生成部１０９からの記録用の情報信号がストラテジ部１０８に送られる。ストラテジ部１０８は、記録用の情報信号の１、０のマーク長に応じて光ビームの変調を制御する。レーザドライバ１０７は、ストラテジ部１０８による変調結果に応じてレーザダイオード１０３によるレーザビームの照射を制御し、ビームスプリッタ１０２、レンズ１０１を介してディスクＤ上にビームを照射する。
【００１６】
ストラテジ部１０８、及び、記録データ生成部１０９は、ディスク上のトラックのウォブル周期に同期した記録用クロックに従って動作する。そのため、ディスクＤに対して記録を行う前に、予めディスク上のウォブル周期並びにランドプリピット信号（以下、ＬＰＰ信号と呼ぶ）に位相同期したクロックを生成する必要がある。
【００１７】
そこで、本実施形態では、記録を行う前にディスクＤに対して光ビームを照射し、ディスクからの反射光をビームスプリッタ１０２により受け、センサ１０４に送る。センサ１０４は、反射光を受光して電気信号に変換し、信号生成部１０５に送る。信号生成部１０５は、公知の方法でウォブル信号を生成し、クロック生成部１０６に送る。クロック生成部１０６は、ウォブル信号を用いて記録用のクロックを生成する。
【００１８】
図２はクロック生成部１０６の機能構成を示すブロック図である。図２のクロック生成部１０６は、アナログ部２１とデジタル部２２から構成される。本実施形態では、アナログ部２１を構成する各回路ブロックを一つのアナログ集積回路（アナログＩＣ）として構成する。また、デジタル部２２を構成する各回路ブロックをデジタル集積回路（デジタルＩＣ）として構成する。
【００１９】
図２において、信号生成部１０５からのウォブル信号はアナログ部２１に送られる。
【００２０】
ウォブル信号は、スイッチ２０１、２０５の一方の端子と、符号反転回路２０２、比較器２０７に送られる。符号反転回路２０２は入力されたウォブル信号の符号を反転してスイッチ２０１、２０５の他方の端子に出力する。
【００２１】
スイッチ２０１、２０５の出力は、それぞれΔΣＡＤ変換器２０３、２０６に送られる。ΔΣＡＤ変換器２０３、２０６はそれぞれ、分周器２１６からの動作クロックに従い、スイッチ２０１、２０５の出力を１サンプル１ビットのデジタルデータに変換し、多重部２０４に出力する。
【００２２】
これらスイッチ２０１、２０５及び、符号反転部２０２は乗算回路として機能する。即ち、スイッチ２０１、２０５からは、それぞれ、ウォブル信号に対してカウンタ２１１からの信号を乗算した結果が得られる。
【００２３】
比較器２０７は入力されたウォブル信号とＤＡ変換器２０８からの閾値の電圧とを比較することにより、ウォブル信号に重畳されているランドプリピット（ＬＰＰ）信号を検出し、検出結果をＬＰＰ位相検出部２０９に出力する。
【００２４】
ＰＬＬ２１０は、後述するデジタル部２２から出力された、約６．５４ＭＨｚの正弦波を８逓倍し、結果を記録クロックとしてカウンタ２１１、分周器２１６、及びデジタル部２２へ出力する。また、ＰＬＬ２１０からの記録クロックは、図１の記録データ生成部１０９にも送られ、記録用データの変調処理などに用いられる。
【００２５】
カウンタ２１１は、ＰＬＬ２１０から出力された記録クロック（例えばＤＶＤの２倍速なら５２．３２ＭＨｚ）を１８６カウントすることで、ウォブル周波数（２８１ｋＨｚ）に相当する矩形のサイン波信号とコサイン波信号を生成する。
【００２６】
そして、これらの信号をスイッチ２０１、２０５の切り替え信号としてそれぞれ出力する。また、カウンタ２１１は、０〜１８５のカウント値をスイッチ２０９に出力している。ＬＰＰ位相検出部２０９は、比較器２０７がＬＰＰ信号を検出した時のカウンタ２１１のカウント値を取得し、ＬＰＰ位相信号としてレジスタ２１２に出力する。また、ＬＰＰ位相検出部２０９は、カウンタ２１１が０〜１８５までカウントする間に比較器２０７からのＬＰＰ検出信号が得られない場合、１８５より大きい所定値、例えば２５５をレジスタ２１２に出力する。
【００２７】
カウンタ２１１はさらに、１８６を２回カウントした時点で多重部２０４に対してタイミング信号を出力する。即ち、カウンタ２１１は、計３７２クロックに一回のタイミング信号を多重部２０４に出力する。
【００２８】
多重部２０４は、ΔΣＡＤ変換器２０３、２０６からの出力信号と、レジスタ２１２からのＬＰＰ位相の信号、及び同期信号を多重し、シリアルデータとして出力する。
【００２９】
多重部２０４の出力するデータの様子を図３に示す。
【００３０】
多重部２０４は、ΔΣＡＤ変換器２０３、２０６からの出力信号と、レジスタ２１２からのＬＰＰ位相の信号、及び同期信号を図３の矢印３０１の順に、順次、多重して出力する。
【００３１】
本実施形態では、ΔΣＡＤ変換器２０３、２０４の動作クロックが１３．０８ＭＨｚである。そのため、記録クロック５２．３２ＭＨｚの４クロックに１クロックの割合でΔΣＡＤ変換器２０３、２０４からの出力が１ビットづつ出力されることになる。
【００３２】
そこで、ΔΣＡＤ変換器２０３、２０４からの出力を、記録クロックの４クロックに１回の割合で多重して送信する。こうすることで、ΔΣＡＤ変換器２０３、２０６からの出力データを保持するためのレジスタ等の構成が不要となる。
【００３３】
また、ＤＶＤ−Ｒ、−ＲＷ規格では、ウォブル周期は１８６クロックであり４で割り切れない。例えばあるウォブルの開始位置に合わせて、３０２の位置に同期信号を置くと、１ウォブル後である１８６クロック後の位置は３０３となる。そのため、ΔΣＡＤ変換器のデータを４クロックおきに定期的に送ろうとすると、同期信号を入れることができない。
【００３４】
そこで、本実施例では２ウォブルに一回同期信号を入れる。即ち、カウンタ２１１からの２ウォブル周期のクロックに同期して、８ビットの同期信号を４クロックおきに多重する。そして、引き続き、ＬＰＰ位相の８ビット分の情報を４クロックおきに多重して送信する。即ち、ＬＰＰ位相の情報は、２ウォブルの同期信号から３２クロック目である３０４の位置と、２２０クロック目である３０５の位置に多重することで、ウォブル毎にＬＰＰ位相の情報を送信している。
【００３５】
また、図３に示す様に、１列目で同期信号８ビット、ＬＰＰ位相情報８ビットを送信した後、２２０クロック目までの間は０データを送信する。また、２列目も０データで埋め、この列のデータは４クロックおきに０が送信される。
【００３６】
上から３列目はΔΣＡＤ変換器２０３の出力、上から４列目はΔΣＡＤ変換器２０６の結果を配置する。ΔΣＡＤ変換器２０３、２０６の変換周波数が、記録クロック５２．３２ＭＨｚの４分周である１３．０８ＭＨｚなので、このような多重が可能となる。
【００３７】
そして、この様に多重化したデータを、矢印３０１の順に出力する。
【００３８】
これら１列から４列のデータ、矢印３０１の順に順次、１ビットのシリアルデータとして、アナログ部２１からデジタル部２２に送ることでアナログ部、デジタル部の１ピンで送受信する。
【００３９】
ＬＰＰ位相について図４を用いて説明する。ＤＶＤ−Ｒ、−ＲＷにおけるＬＰＰは、位相の基準であると同時に、ディスク上のアドレスやディスク情報を乗せる目的があり、ウォブルにＬＰＰがある場合と無い場合がある。
【００４０】
４０１が再生ウォブル信号であり、ウォブル１周期における０から３６０°に至る位相を、０から１８５の数値で定義する。Ａ区間のウォブルにはＬＰＰ信号が含まれているので、点線で表記されたしきい値を越えたことを比較器２０７が検出すると、ＬＰＰ位相検出部２０９によりその時の位相１４０が取得され、この位相情報を多重して送信する。また、Ｂ区間のようにＬＰＰ信号が無い場合、例えば２５５（８ビット１６進数の最大値であり、１８５を越える値）を送信することで、後段のデジタル部２２が、ＬＰＰ信号のありなしと、あった場合のＬＰＰ位相を把握することができる。
【００４１】
次に、デジタル部２２について説明する。
【００４２】
アナログ部２１の多重部２０４から出力されたシリアルデータは、デジタル部２２の分離部２２０入力される。
【００４３】
分離部２２０は、入力したシリアルデータ中から、ΔΣＡＤ変換器２０３、２０６の出力信号を検出し、それぞれデシメーションフィルタ２２１、２２４に出力する。また、レジスタ２１２のＬＰＰ位相信号を検出し、減算器２４５とアドレス検出部２４４に出力する。また、分離部２２０は、シリアルデータ中の同期信号のタイミングを検出することで、ウォブル周期の信号を生成し、カウンタ２３８に出力する。カウンタ２３８には、ＰＬＬ２１０からの記録クロックが供給され、カウンタ２３８が分離部２２０からのウォブル周期信号によりリセットされる。これにより、カウンタ２３８はカウンタ２１１と同じタイミングで動作する。
【００４４】
デシメーションフィルタ２２１、２２４は、ΔΣＡＤ変換器２０３、２０６からの１ビットデータを時間方向に平均化し、多ビットの出力としてそれぞれ積分器２２２、２２５に加える。積分器２２２、２２５は、カウンタ２３８から加えられるタイミングに従い、デシメーションフィルタ２２１、２２４から加えられた多ビットのデータを１ウォブル期間積分し、結果を乗算器２２３、２２６の一方の端子にそれぞれ加える。実効値算出部２２７は乗算器２２３、２２６からの出力信号を、それぞれ２乗してから加算し、平方根を求めることで実効値（ＲＭＳ：Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）を求め、その結果をＡＧＣ回路２２８に出力する。ＡＧＣ回路２２８は、ＲＭＳ値と所定の基準値との誤差を積分し、積分結果を乗算器２２３、２２６の他方の端子に加えることで、積分器２２２、２２５の出力ゲインを一定に保つ。
【００４５】
乗算器２２６から出力された信号は、後述するように、ＰＬＬ２１０からのクロックと再生されたウォブル信号（再生データ）との位相誤差を示している。当該ウォブルの位相誤差は、位相加算部２２９にて後述する積分器２３９が出力するＬＰＰ信号の位相誤差と位相加算され、ループフィルタ２３０に加えられる。ループフィルタ２３０は加えられた位相誤差信号を平均化することで周波数誤差信号に変換し、デジタルＶＣＯ２３７に出力する。
【００４６】
デジタルＶＣＯ２３７は、ループフィルタ２３０からの周波数情報に従って正弦波を発生し、ＰＬＬ２１０に出力する。ここで、本実施形態では、例えば水晶を元に生成した１０８ＭＨｚの固定周波数のクロックをデジタルＶＣＯ２３７に供給する。デジタルＶＣＯ２３７では、この固定周波数のクロックを順次カウントし、カウント値に応じた約６．５４ＭＨｚ程度の正弦波を発生する。ＤＶＣＯ２３７は、ループフィルタ２３０からの出力に応じてカウント値を変更することにより、ＰＬＬ２１０に出力する正弦波の位相を変更する。
【００４７】
ここで、信号生成部１０５が出力するウォブル信号と、カウンタ２１１が出力する矩形のコサイン波の関係について、図５を用いて説明する。図５の波形はすべてスイッチ２０５の出力波形を示している。
【００４８】
図５（Ａ）はウォブル信号とカウンタ２１１の計数している位相が合致している場合を示している。この場合、平均値は０なので、位相差検出結果としての乗算器２２６から０が出力される。
【００４９】
図５（Ｂ）はウォブル信号の位相が進んだ場合を示している。図のように、この場合、点線に示す平均レベルが上昇するので、乗算器２２６からは位相差を示す信号として正の値が出力される。そして、この位相差信号が後述するＬＰＰ位相誤差と加算されたのち、デジタルＶＣＯに正の値が加えられることでカウンタ２１１に加えられる記録クロックの周波数が上昇し、位相を合わせるように動く。
【００５０】
図５（Ｃ）は、逆にウォブル信号の位相が遅れた場合を示している。この場合、点線に示す平均レベルが負になるので、同様の動作で位相を合わせるように動くＰＬＬ（位相ロックループ）を構成している。
【００５１】
減算器２４５は加えられた１４０程度を中心とするＬＰＰ位相を規定値から減算することで、０を中心とするＬＰＰ位相誤差に変換し、結果を積分器２３９に加える。積分器２３９は、加えられたＬＰＰ位相誤差を積分し、結果を位相加算部２２９に加える。位相加算部２２９は、乗算器２２６から出力されたウォブル信号の位相誤差と、積分器２３９から出力されたＬＰＰ信号の位相誤差とを位相加算し、ＰＬＬ２１０から出力されるクロックの位相を制御する。
【００５２】
また、ＬＰＰ位相はアドレス検出部２４４に加えられる。アドレス検出部２４４は、ＬＰＰ位相検出信号の値によって、ウォブル期間毎にＬＰＰ信号の有り無しを検出する。具体的には、ＬＰＰ位相検出信号の値が０〜１８５の場合には、ＬＰＰありと判断し、２５５だった場合にはＬＰＰ無しと判断する。そして、このＬＰＰ検出結果に基づいて、ディスクＤのアドレスを検出し、結果を図示しないシステム制御用のマイコンへ出力する。
【００５３】
この様に、本実施形態では、アナログ部２１において、ウォブル信号とウォブル信号周波数の信号とを乗算し、これをデジタル信号に変換した信号と、ＬＰＰの検出位相の信号とを多重し、シリアルデータとして出力する。
【００５４】
そして、デジタル部２２において、シリアルデータから乗算結果の信号とＬＰＰの検出信号を取り出して、ウォブル信号と記録クロックとの位相差、並びに、ディスクのアドレスを検出する。
【００５５】
そのため、アナログ部２１とデジタル部２２を、互いに別のチップで構成しても、乗算結果、並びにＬＰＰの検出結果を一つのピンで送信することが可能となる。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施形態における信号処理装置の構成を示す図である。
【図２】クロック生成部の構成を示す図である。
【図３】多重部から出力されるシリアルデータの様子を示す図である。
【図４】ウォブル信号とＬＰＰの様子を示す図である。
【図５】ウォブル信号とその符号を反転した信号の様子を示す図である。
【図１】
2009205761.tif 000003
【図２】
2009205761.tif 000004
【図３】
2009205761.tif 000005
【図４】
2009205761.tif 000006
【図５】
2009205761.tif 000007