(57)【要約】【課題】高周波信号の正帰還を防止可能なマイクロ波集積回路装置及びマイクロ波集積回路装置の製造方法を提供すること。【解決手段】マイクロ波集積回路装置１は、誘電体材料により形成された基板１０の一方の主面に設けられ、マイクロストリップ線路で形成された入力端子１１と、基板１０の他方の主面に設けられコプレーナ線路で形成された出力端子１２と、基板１０の上面に配置されたマイクロ波集積回路素子２０と、を備え、入力端子１１と出力端子１２との偏波面が直交する構成とする。【選択図】      図１
2009182874.tif 000002
【特許請求の範囲】
【請求項１】
誘電体で形成された基板と、
この基板の一方の主面に設けられたマイクロ波集積回路と、
前記基板に設けられるとともに、前記マイクロ波集積回路に接続された入力端子と、
前記基板に設けられるとともに、前記マイクロ波集積回路に接続され、前記入力端子の偏波面と直交する偏波面を有する出力端子と、
を備えることを特徴とするマイクロ波集積回路装置。
【請求項２】
前記入力端子及び前記出力端子のいずれか一方は前記基板の一方の主面に設けられ、他方が前記基板の他方の主面に設けられていることを特徴とする請求項１に記載のマイクロ波集積回路装置。
【請求項３】
前記入力端子及び前記出力端子の一方はマイクロストリップ線路により形成され、他方はコプレーナ線路により形成されていることを特徴とする請求項１に記載のマイクロ波集積回路装置。
【請求項４】
誘電体で形成された基板に入力端子を形成する工程と、
前記基板に前記入力端子の偏波面と直交する偏波面を有する出力端子を形成する工程と、
前記基板の一方の主面にマイクロ波集積回路を実装する工程と、
前記入力端子と前記マイクロ波集積回路とを接続する工程と、
前記出力端子と前記マイクロ波集積回路とを接続する工程と、
を備えることを特徴とするマイクロ波集積回路装置の製造方法。
【請求項５】
前記入力端子を形成する工程は、前記入力端子として、マイクロストリップ線路及びコプレーナ線路のいずれか一方を形成し、
前記出力端子を形成する工程は、前記出力端子として、前記入力端子として形成されたマイクロストリップ線路又はコプレーナ線路の他方を形成されること特徴とする請求項４に記載のマイクロ波集積回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波増幅素子を搭載したマイクロ波集積回路装置及びその製造方法に関し、特に、高周波信号の正帰還が防止可能なものに関する。
【背景技術】
【０００２】
一般的なマイクロ波集積回路装置として、例えば、誘電体基板に高周波増幅素子であるマイクロ波集積回路（ＭＭＩＣ：Monolithic Microwave Integrated Circuits）素子をマウントされたものが知られている。このようなマイクロ波集積回路装置は、基板上の同一面に高周波（ＲＦ）信号の入出力端子が設けられ、ＭＭＩＣ素子にボンディング接続される。これら、入出力端子の一部、ボンディングワイヤ、及び、ＭＭＩＣ素子を覆う誘電体で形成されたキャップで密着されることで、キャビティが構成されている。ここで用いられている入出力端子は、主としてマイクロストリップ線路で形成されている。
【０００３】
このようなマイクロ波集積回路装置は、キャビティ外部から、入力端子を介してＲＦ信号をＭＭＩＣ素子に伝達し、この伝達されたＲＦ信号が、ＭＭＩＣ素子により増幅される。この増幅されたＲＦ信号は、出力端子からキャビティ外部へと伝達されることとなる。
【０００４】
なお、マイクロ波集積回路装置は、金属等により形成された収納ケース内に他のユニットに接続され配置することで実装される。このような構成でマイクロ波集積回路装置を動作させると、マイクロ波集積回路装置の出力端子から、ＲＦ信号の一部が放射されることとなる。しかし、収納ケース内は閉空間となっているため、出力端子から放射されたＲＦ信号は、空間結合により、入力端子に戻る正帰還が発生する。このため、マイクロ波集積回路装置の性能が著しく低下する問題があった。
【０００５】
そこで、入出力端子間に遮蔽板を設けたものや、基板の表裏にそれぞれ入出力端子としてマイクロストリップ線路を設けたものが知られている（例えば特許文献１）。
【特許文献１】特開平６−２５２６６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したマイクロ波集積回路装置では問題があった。即ち、入力端子と出力端子との間に遮蔽板を設ける場合には、収納ケースに遮蔽板を設ける必要がある。しかし、収納ケースに遮蔽板を設けると、収納ケースの構造が複雑となり、マイクロ波集積回路装置を収納ケース内に実装するコストが増大してしまう。
【０００７】
また、基板の表裏に入出力端子を設けた場合であっても、遮蔽板を設けない場合には、基板から露出した端子間で正帰還が発生する虞があり、マイクロ波集積回路装置の性能が著しく低下してしまう虞があった。
【０００８】
そこで本発明は、高周波増幅素子を搭載し、高周波信号の正帰還を防止可能なマイクロ波集積回路装置及びマイクロ波集積回路装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００９】
前記課題を解決し目的を達成するために、本発明のマイクロ波集積回路装置及びマイクロ波集積回路装置の製造方法は次のように構成されている。
【００１０】
本発明の一態様とし、誘電体で形成された基板と、この基板の一方の主面に設けられたマイクロ波集積回路と、前記基板に設けられるとともに、前記マイクロ波集積回路に接続された入力端子と、前記基板に設けられるとともに、前記マイクロ波集積回路に接続され、前記入力端子の偏波面と直交する偏波面を有する出力端子と、を備えることを特徴とするマイクロ波集積回路装置が提供される。
【００１１】
本発明の一様体とし、誘電体で形成された基板に入力端子を形成する工程と、前記基板に前記入力端子の偏波面と直交する偏波面を有する出力端子を形成する工程と、前記基板の一方の主面にマイクロ波集積回路を実装する工程と、前記入力端子と前記マイクロ波集積回路とを接続する工程と、前記出力端子と前記マイクロ波集積回路とを接続する工程と、を備えることを特徴とするマイクロ波集積回路装置の製造方法が提供される。
【発明の効果】
【００１２】
本発明によれば、高周波信号の正帰還の防止が可能となる。
【発明を実施するための最良の形態】
【００１３】
図１は本発明の一実施の形態に係るマイクロ波集積回路装置１の構成を示す断面図、図２は同マイクロ波集積回路装置１に用いられる基板１０及びマイクロ波集積回路素子２０を示す上面図、図３は同基板１０を示す下面図である。
【００１４】
図１に示すように、マイクロ波集積回路装置１は、誘電体材料により形成された基板１０と、この基板１０の一方の主面（以下、「上面」とする）に形成された入力端子１１と、基板１０の他方の主面（以下、「下面」とする）に形成された出力端子１２と、基板１０の上面に配置された高周波増幅素子を搭載したマイクロ波集積回路素子（以下、「ＭＭＩＣ素子」とする）２０と、を備えている。また、マイクロ波集積回路装置１は、基板１０の上面に設けられたＭＭＩＣ素子２０と、入力端子１１及び出力端子１２とを電気的に接続するボンディングワイヤ２１とを備えている。また、基板１０の上面とＭＭＩＣ素子２０との間に導体膜２２が形成されている。なお、入力端子１１と出力端子１２とは、高周波（ＲＦ）信号の入出力が可能に形成され、ＭＭＩＣ素子２０が設けられる部位の複数のスルーホール１３を挟んで対向する位置にそれぞれ設けられている。
【００１５】
マイクロ波集積回路装置１は、基板１０の上面であって、ＭＭＩＣ素子２０、入出力端子１１、１２の一部を覆う、例えば誘電体材料で形成されたキャップ３０を有しており、キャップ３０が基板１０上面に密着して固着されている。なお、このようなマイクロ波集積回路装置１は、金属等の収納ケース１００内に配置され、入力端子１１及び出力端子１２が他のユニットＵ、例えば増幅器やスウィッチ（ＳＷ）等と接続されている。
【００１６】
図１〜３に示すように、基板１０は、出力端子１２、及び、ＭＭＩＣ素子２０が配置される位置（範囲内）に設けられた複数のスルーホール１３と、出力端子１２及び出力端子１２の周囲を除く基板１０の下面に設けられた接地パターン１４と、を備えている。
【００１７】
なお、ＭＭＩＣ素子２０が位置する基板１０上に設けられたスルーホール１３は、その内部に金属等の導体Ｃが充填されており、ＭＭＩＣ素子２０と接地パターン１４とが接続されている。
【００１８】
入力端子１１は、基板上に形成された導体パターン１５と、基板１０の下面に設けられた接地パターン１４と、により形成されている。このように、入力端子１１は、基板１０の上下面にそれぞれ設けられた導体パターン１５と接地パターン１４とによりマイクロストリップ線路が形成されている。尚、ＭＭＩＣ素子２０と導体パターン１５とは、ワイヤボンディング法等によりボンディングワイヤ２１により接続されている。
【００１９】
出力端子１２は、基板１０上面に設けられた導体パターン１６と、この導体パターン１６に設けられたスルーホール１３と、スルーホール１３を介して基板１０の下面に設けられた導体パターン１７と、この導体パターン１７の周囲に離間して設けられた接地パターン１４と、により形成されている。なお、スルーホール１３は、例えばスルーホール１３内部に金属等の導体Ｃが充填、又は、スルーホール１３内周面に金属等の導体が塗布されることで、導体パターン１６と導体パターン１７とを電気的に接続している。このように、出力端子１２は、基板１０上面に設けられた導体パターン１６と、この導体パターン１６とスルーホール１３とにより連続する導体パターン１７と、接地パターン１４と、によりコプレーナ線路が形成されている。尚、ＭＭＩＣ素子２０と導体パターン１６とはワイヤボンディング法等によりボンディングワイヤ２１により接続されている。
【００２０】
このようなマイクロ波集積回路装置１の製造方法は、まず、所定の位置にスルーホール１３が設けられた基板１０の上面に入力端子１１が、基板１０の下面に出力端子１２がそれぞれ形成される。このとき、入力端子１１の導体パターン１５は基板１０の上面に、出力端子１２の導体パターン１７は基板１０の下面に設けられるとともに、ＭＭＩＣ素子２０と直接接続される導体パターン１６も基板１０の上面に形成されることとなる。同様に、基板１０の下面には、基板１０の下面の導体パターン１７と連続しない範囲に接地パターン１４が形成される。
【００２１】
次に、このように形成された基板１０の上面に、ＭＭＩＣ素子２０が実装される。このとき、ＭＭＩＣ素子２０は、ＭＭＩＣ素子２０の接地面と、ＭＭＩＣ素子２０が配置される基板１０の上面とが、接地のための導体膜２２により接続される。また、ＭＭＩＣ素子２０が配置される範囲に設けられた複数のスルーホール１３に導体Ｃが充填される。これにより、ＭＭＩＣ素子２０、スルーホール１３及び基板１０の下面に設けられた接地パターン１４が連続することとなる。
【００２２】
ＭＭＩＣ素子２０の実装後、入力端子１１とＭＭＩＣ素子２０の入力側、及び、出力端子１２とＭＭＩＣ素子２０の出力側とがそれぞれワイヤボンディング法により、ボンディングワイヤ２１で接続される。
【００２３】
このような工程で製造されたマイクロ波集積回路装置１は、例えば、収納ケース１００に配置されると、他のユニットＵとマイクロ波集積回路装置１の入出力端子１１、１２とがそれぞれボンディングワイヤ２１やパターンＰにより接続されることとなる。これにより、マイクロ波集積回路装置１が実装される。
【００２４】
このように構成されたマイクロ波集積回路装置１は、まず、入力端子１１側に設けられたユニットＵから高周波信号が入力されると、この高周波信号が入力端子１１からボンディングワイヤ２１を介してＭＭＩＣ素子に流れる（移動する）。入力端子１１を介してＭＭＩＣ素子２０に入力された高周波信号は、ＭＭＩＣ素子２０内部で増幅される。この増幅された高周波信号は、出力端子１２の導体パターン１６からスルーホール１３を介して基板１０の下面に設けられた導体パターン１７へと順次流れ、出力端子１２に接続されたユニットＵに入力される。このように、入力端子１１から入力された高周波信号は、ＭＭＩＣ素子２０で増幅され、出力端子１２から出力される。
【００２５】
ここで、入力端子１１であるマイクロストリップ線路は、導体パターン１５と接地パターン１４とが基板１０の上下面に設けられている。このため、高周波信号がマイクロストリップ線路を流れると、図１の矢印Ｈに示すように、導体パターン１５と接地パターン１４とを往来する電界が基板１０の厚み方向に発生する。即ち、マイクロストリップ線路により発生した電界の向きに沿った面である偏波面は、基板１０の厚み方向となる。
【００２６】
また、出力端子１２であるコプレーナ線路は、導体パターン１７と接地パターン１４とが、基板１０の下面に所定距離離間して設けられている。このため、高周波信号がコプレーナ線路を流れると、図３の矢印Ｒに示すように、導体パターン１７と接地パターン１４とを往来する電界が発生する。即ち、コプレーナ線路により発生する偏波面は、基板１０の幅（主面）方向となる。このように、入力端子１１及び出力端子１２の偏波面の方向は直交する。
【００２７】
また、このような高周波信号の増幅を行なう場合に、キャップ３０内に収納されていない出力端子１２の部位からは、高周波信号の一部が漏洩し、収納ケース１００内の空間に放射されることとなる。このような高周波信号の放射は、空間結合により、出力端子１２から、他の構成品へと空間結合がなされる虞がある。
【００２８】
ここで、この空間結合により出力端子１２から入力端子１１への高周波信号の正帰還が発生すると、マイクロ波集積回路装置の性能が低下してしまう。しかし、このような正帰還は、電界が同一方向（偏波面が同じ）であると、電界の干渉により、放射された高周波信号が案内されることで、正帰還が発生する可能性が高くなる。また、正帰還先、即ち、入力端子１１と出力端子１２との距離が短く、さらに、障害物が間にないほど、正帰還が発生する可能性が高くなる。
【００２９】
しかし、マイクロストリップ線路とコプレーナ線路との、発生する電界は、その電界の偏波面が直交するため、それぞれの偏波面も直交することとなる。このため、マイクロストリップ線路とコプレーナ線路との間（入出力端子１１、１２間）の電界による干渉を極力小さくすること（干渉を大きく抑圧すること）となる。また、入力端子１１と出力端子１２とは、基板１０の上下面にそれぞれ設けられているため、その距離は基板１０の同一面（例えば上面）上に入出力端子１１、１２を設ける場合より遠くなる。また、基板１０の上下面に入出力端子１１、１２を設けることで、入出力端子１１、１２間に基板１０や、収納ケース１００の壁部（底面）、及び、キャップ３０等が位置するため、これら構成品が障害物として、正帰還の発生を防止することとなる。
【００３０】
このように構成されたマイクロ波集積回路装置によれば、入力端子１１として、基板１０の上面にマイクロストリップ線路が、出力端子１２として、基板１０の下面にコプレーナ線路がそれぞれ形成されている。このため、入力端子１１の偏波面が基板１０の厚み方向、出力端子１２の偏波面が基板１０の幅方向にそれぞれ形成され、互いの偏波面が直交することとなる。これにより、入出力端子１１、１２にそれぞれ発生する電界が互いに干渉することを極力防止（抑圧）することが可能となり、出力端子１２から入力端子への正帰還を防止することが可能となる。
【００３１】
また、基板１０の上下面に入力端子１１及び出力端子１２を設けることで、入出力端子１１、１２間の距離を離すとともに、他構成品により、間に障害物を有する構成とすることで、正帰還の発生を防止することが可能となる。このように正帰還の発生を防止することで、正帰還によるマイクロ波集積回路装置１の性能低下を防止することが可能となる。
【００３２】
また、マイクロ波集積回路装置１の性能低下を防止することで、小型であっても高出力が可能となるため、マイクロ波集積回路装置１の小型化とすることが可能となる。
【００３３】
さらに、従来のマイクロ波集積回路装置を用いた場合では、収納ケース１００に遮蔽板等を設ける構成とすることで、マイクロ波集積回路装置を用いていたが、マイクロ波集積回路装置１では、入出力端子１１、１２の構成により正帰還を防止することが可能となっている。このため、収納ケース１００に遮蔽板等を設ける必要がないため、収納ケース１００の製造コストの低減となる。また、遮蔽板を有する収納ケースでは、マイクロ波集積回路装置１の実装時に、実装作業に規制が発生するなど、作業性が悪い。しかし、遮蔽板を有さない収納ケース１００を用いることで、マイクロ波集積回路装置１の実装時の実装コストをも低減することが可能となる。
【００３４】
上述したように本実施の形態のマイクロ波集積回路装置１によれば、正帰還を防止することで、性能の低下を防止することが可能となり、マイクロ波集積回路装置１の小型化にもなる。また、マイクロ波集積回路装置１を実装する際に、正帰還防止用の遮蔽板等の構成品を収納ケース１００に設ける必要がないため、実装コストも低減することが可能となる。
【００３５】
次に、図４、５を用いて上述したマイクロ波集積回路装置１の変形例を説明する。図４は本発明の変形例に係るマイクロ波集積回路装置１Ａに用いられる基板１０Ａを示す上面図、図５は同基板１０Ａを示す下面図である。なお、図４、５において図１〜３と同一機能部分には同一符号を付し、その詳細な説明は省略する。
【００３６】
図４、５に示すように、基板１０Ａは、第１端子４０と、第２端子５０とを、ＭＭＩＣ素子２０が設けられる部位の複数のスルーホール１３を挟んで対向する位置にそれぞれ設けられている。
【００３７】
第１端子４０は、その中央に設けられた入力端子（以下、「第１入力端子」とする）１１と、この第１入力端子１１を挟むように設けられた一対の第２入力端子４３と、を備えている。また、第１端子４０は、第１、第２入力端子１１、４３及びＭＭＩＣ素子２０を各組み合わせでボンディングワイヤ２１等により連続的に接続可能な位置に形成されており、第１入力端子１１を挟むように設けられた一対の接続用導体パターン４４と、を備えている。
【００３８】
第２入力端子４３は、基板１０Ａ上面に設けられた導体パターン４５と、この導体パターン４５に設けられたスルーホール１３と、スルーホール１３を介して基板１０Ａの下面に設けられた導体パターン４６と、この導体パターン４６の周囲に離間して設けられた接地パターン１４と、により形成されている。なお、スルーホール１３内部には例えば金属等の導体Ｃが充填、又は、内周面に塗布されることで、基板１０Ａの上面と下面とを電気的に接続している。このように、第２入力端子４３は、基板１０Ａ上面に設けられた導体パターン４５と、この導体パターン４５とスルーホール１３により連続する基板１０下面に設けられた導体パターン４６と、接地パターン１４と、によって、コプレーナ線路が形成されている。
【００３９】
第２端子５０は、その中央に設けられた出力端子（以下、「第１出力端子」とする）１２と、この第１出力端子１２を挟むように設けられた一対の第２出力端子５３と、を備えている。また、第２端子５０は、第１、第２出力端子１２、５３及びＭＭＩＣ素子２０を各組み合わせでボンディングワイヤ２１等により連続的に接続可能に形成され、第１出力端子１２を挟むように設けられた一対の接続用導体パターン５４と、を備えている。
【００４０】
第２出力端子５３は、基板１０Ａ上面に設けられた導体パターン５５と、この導体パターン５５が位置する基板１０下面に設けられた接地パターン１４と、により形成されている。このように、第２出力端子５３は、基板１０Ａ上下面にそれぞれ設けられた導体パターン５５と接地パターン１４とによりマイクロストリップ線路として形成されている。
【００４１】
即ち、基板１０Ａは、第１端子４０と第２端子５０とに、それぞれマイクロストリップ線路及びコプレーナ線路の両方を有する構成となっている。
【００４２】
また、接地パターン１４は、基板１０の第２入力端子４３及びその周囲と、第１出力端子１２及びその周囲とを除く基板１０の下面に設けられている。
【００４３】
このように構成されたマイクロ波集積回路装置１Ａによれば、上述したマイクロ波集積回路装置１と同等の効果を有するとともに、第１端子４０及び第２端子５０のどちらの一方でマイクロストリップ線路を、他方でコプレーナ線路を用いることが可能となる。即ち、マイクロ波集積回路装置１Ａの実装時に、各構成品の配置や製造の容易さによって、第１、第２入力端子１１、４３と、第１、第２出力端子１２、５３とのうち、いずれかのマイクロストリップ線路とコプレーナ線路とを任意に選択して用いることが可能となる。
【００４４】
このとき、例えば、収納ケース１００や他の構成品の形状及び配置等によって、正帰還が発生しない場合には、第１入力端子１１と第２出力端子５３の組み合わせや、第２入力端子４３と第１出力端子１２の組み合わせを用いても良い。なお、説明の便宜上、第１端子４０を入力側とし、第２端子５０を出力側としたが、これら入出力側は限定されない構成である。
【００４５】
このように、第１端子４０と第２端子５０とに、マイクロストリップ線路及びコプレーナ線路を任意に選択可能とすることで、基板１０Ａの汎用性が向上することとなる。また、マイクロストリップ線路及びコプレーナ線路は第１端子４０と第２端子５０とで選択可能なため、複数種のマイクロ波集積回路装置で共用できる。このため、基板１０Ａの維持や管理等が容易となり、管理コストの低減とすることが可能となる。また、基板１０Ａを共用とすることで、生産ライン等は基板１０Ａ用の１つでよいため、生産性の向上及び生産コストの低減とすることが可能となる。
【００４６】
なお、上述した発明の形態以外の変形例について説明する。例えば、上述した例では、基板１０、１０ＡのＭＭＩＣ素子２０が設けられる部位のスルーホール１３を挟んで対向する位置に入力部（入力端子１１、第１端子４０）及び出力部（出力端子１２、第２端子５０）を設けるとしたが、これは基板１０の上面及び下面に設けてあれば、対向する位置でなくても適用できる。また、上述したＭＭＩＣ素子２０と各端子１１、１２、４０、５０とは、ボンディングワイヤ２１で接続するとしたが、他のもので接続してもよい。
【００４７】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００４８】
【図１】本発明の一実施の形態に係るマイクロ波集積回路装置の構成を示す断面図。
【図２】同マイクロ波集積回路装置に用いられる基板及びマイクロ波集積回路を示す上面図。
【図３】同基板を示す下面図。
【図４】本発明の変形例に係るマイクロ波集積回路装置に用いられる基板を示す上面図。
【図５】同基板を示す下面図。
【符号の説明】
【００４９】
１、１Ａ…マイクロ波集積回路装置、１０、１０Ａ…基板、１１…入力端子、１２…出力端子、１３…スルーホール、１４…接地パターン、１５、１６、１７、４５、４６、５５…導体パターン、２０…マイクロ波集積回路（ＭＭＩＣ）素子、２１…ボンディングワイヤ、２２…導体膜、３０…キャップ、４０…第１端子、４３…第２入力端子、４４、５４…接続用導体パターン、５０…第２端子、５３…第２出力端子、１００…収納ケース、Ｃ…導体、Ｐ…パターン、Ｕ…ユニット。
【図１】
2009182874.tif 000003
【図２】
2009182874.tif 000004
【図３】
2009182874.tif 000005
【図４】
2009182874.tif 000006
【図５】
2009182874.tif 000007