(57)【要約】      （修正有）【課題】多数個取り配線基板実装パッケージの状態で多層化し、その後、一括切断による個片化をおこなって多層ＰＯＰ構造半導体装置を製造するとき、多層化接続個所での欠陥を抑止した、高歩留りでの製造方法を提供する。【解決手段】多数個取り配線基板実装パッケージの多層化時において、少なくとも各基板の分割領域９Ａ同士の基板間間隙に、熱硬化性樹脂などの間隙充填層１３を充填した上で、その分割領域９Ａでダイシングブレードにより多層ＰＯＰ構造半導体装置として個片化することにより、球状電極などの基板間の接続個所への切断時ストレスの集中を排除でき、接続場所でのクラック発生を抑止することができる。【選択図】図２
2009224636.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１の半導体素子が搭載された第１の配線基板上に、複数の第２の半導体素子が搭載された第２の配線基板を配置するとともに、前記第１の配線基板と前記第２の配線基板とを導電部材により電気的に接続する工程と、
前記第１の配線基板と前記第２の配線基板とを電気的に接続した後、前記第１の配線基板及び前記第２の配線基板を切断する工程と、を含み、
前記第１の配線基板及び前記第２の配線基板を切断する前に、前記第１の配線基板と前記第２の配線基板との間に補強部材が配置されていることを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の配線基板と前記第２の配線基板とを電気的に接続する前に、前記第１の配線基板及び前記第２の配線基板の少なくとも一方に前記補強部材を配設しておくことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記補強部材は、前記第１の配線基板上に供給される樹脂であることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記補強部材は、前記第１の配線基板上に配置されるテープ材であることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項５】
前記第１の配線基板は、前記第１の半導体素子が搭載される複数の第１の領域と、前記複数の第１の領域を画定する第２の領域とを含み、
前記補強部材は、前記第２の領域上に配設されることを特徴とする請求項１ないし４のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体など電子部品を三次元的に積層形成する半導体装置の製造方法に関し、特に封止電子部品搭載の多数取り配線基板を用いて効率良く、三次元積層型の半導体装置を製造する方法に関するものである。
【背景技術】
【０００２】
電子機器の機能向上・小型化に伴い、それに使用される半導体素子等電子部品点数の増加とともに電子部品の小型化が進む一方、それら部品の高密度実装の実現が重要なポイントとなっている。半導体素子等電子部品の二次元的な実装技術は、適用装置に応じて各種方法によって高密度化が進んできたが、その高密度化は、ほぼ限界状況に近づいて来ているとも言える。そこで、昨今、三次元的な実装技術の開発が活発に行われるようになってきた。
【０００３】
配線基板上に半導体素子等電子部品を搭載して樹脂封止し、基板裏面に球形（ボール）電極を形成した単体の半導体実装パッケージに、同様に形成された他の機能をもつ単体の半導体実装パッケージを搭載して、二層に、更にその上に複数の他のパッケージを順次搭載して多層に実装して形成する、いわゆるパッケージ・オン・パッケージ（ＰＯＰ）と称される、三次元の半導体装置が提案されている（例えば、特許文献１、２、３）。
【０００４】
図７は、このような半導体装置の製造方法における工程を示す断面模式図である。図７（１）は、二種類の、多数個取りの配線基板上に形成された、多数個取り配線基板実装パッケージ１０１Ａ、１０１Ｂを示す。多数個取り配線基板実装パッケージ１０１Ａは、基板１０２Ａの主面（上面）に、半導体素子など電子部品が樹脂封止された封止体１０３Ａが搭載され、裏面（下面）には、封止体１０３Ａと電気接続された電極パッド１０４Ａとその面上に形成された球状（ボール）電極１０５Ａが形成される。
【０００５】
他方、多数個取り配線基板実装パッケージ１０１Ｂは、基板１０２Ｂの主面（上面）に、例えば他の種類の半導体素子など電子部品が樹脂封止された封止体１０３Ｂが搭載され、裏面（下面）には、封止体１０３Ｂと電気接続された電極パッド１０４Ｂとその面上に形成された球状（ボール）電極１０５Ｂが形成される。
【０００６】
多数個取り配線基板実装パッケージ１０１Ａの一つの個片実装パッケージ上に、多数個取り配線基板実装パッケージ１０１Ｂの一つの個片実装パッケージが搭載かつ接続されて、一つのＰＯＰの半導体装置が形成される。そのために、多数個取り配線基板実装パッケージ１０１Ａの主面には、多数個取り配線基板実装パッケージ１０１Ｂの球状（ボール）電極１０５Ｂが相応する位置に接続電極１０６が形成される。
【０００７】
各多数個取り配線基板実装パッケージを個片実装パッケージに分離するために、図中、各多数個取り配線基板実装パッケージ基板の分割領域内の、それぞれ図中のＺ−Ｚ’のラインの位置で、例えばダイシングソウを用いて切断する。
【０００８】
図７（２）に個片実装パッケージ１０７Ａ、１０７Ｂを示し、これを図７（３）の示すように両者を球状（ボール）電極１０５Ｂと接続電極１０６とで接続して、二層ＰＯＰ構造半導体装置１０８が完成する。
【０００９】
なお、封止体１０３については、図７内では、便宜上、封止樹脂などでモールドパッケージした一個の封止素子のように図示しているが、これに限らないのは勿論である。例えば、複数の半導体チップを配線基板上にワイヤ接続して搭載し、更に他種の電子部品等を搭載し、それらを封止樹脂で封止した構成でも構わないし、例えばモールドパッケージしたＬＳＩ素子を複数搭載したもの、更にこれを一体で樹脂封止したものでも良い。その他多様な半導体電子部品封止体が適用可能である。
【特許文献１】特開平１０−１３５２６７号公報
【特許文献２】特開２００３−１８８３４２号公報
【特許文献３】特開２００７−５９５５７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
先に述べたように、従来の多層ＰＯＰ構造半導体装置の製造方法は、異なる各多数個取り配線基板実装パッケージを個片実装パッケージに分離し、個片実装パッケージ同士を積層接続する方法をとる。しかし、この方法では効率よくＰＯＰ構造半導体装置を製造することができなかった。
【００１１】
そこで、本発明の課題は、効率よくＰＯＰ構造半導体装置を製造することが可能な半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の半導体装置の製造方法は、
複数の第１の半導体素子が搭載された第１の配線基板上に、複数の第２の半導体素子が搭載された第２の配線基板を配置するとともに、前記第１の配線基板と前記第２の配線基板とを導電部材により電気的に接続する工程と、
前記第１の配線基板と前記第２の配線基板とを電気的に接続した後、前記第１の配線基板及び前記第２の配線基板を切断する工程と、を含み、
前記第１の配線基板及び前記第２の配線基板を切断する前に、前記第１の配線基板と前記第２の配線基板との間に補強部材が配置されていることを特徴とする。
【００１３】
そして、
前記第１の配線基板と前記第２の配線基板とを電気的に接続する前に、前記第１の配線基板及び前記第２の配線基板の少なくとも一方に前記補強部材を配設しておくことを特徴とする。
【００１４】
そして、
前記補強部材は、前記第１の配線基板上に供給される樹脂であることを特徴とする。
【００１５】
そして、
前記補強部材は、前記第１の配線基板上に配置されるテープ材であることを特徴とする。
【００１６】
そして、
前記第１の配線基板は、前記第１の半導体素子が搭載される複数の第１の領域と、前記複数の第１の領域を画定する第２の領域とを含み、
前記補強部材は、前記第２の領域上に配設されることを特徴とする。
【発明の効果】
【００１７】
開示した半導体装置の製造方法は、多数個取り配線基板実装パッケージの状態で多層化し、その後、ブレードダイシング装置などによる一括切断による個片化をおこなって多層ＰＯＰ構造半導体装置を製造する場合において、多層ＰＯＰ構造を構成する球状電極やそれを含む電極近傍にクラックが発生するのを抑制することができる。
【発明を実施するための最良の形態】
【００１８】
これまでの製造方法は、前述のように、個片実装パッケージ化して、不良個片実装パッケージを除外するという意味がある。しかし、例えば、不良の個片実装パッケージの発生が非常に稀である場合は、異なる、多数個取り配線基板実装パッケージを基板同士で一度に積層・接続し、その後、個片の多層ＰＯＰ構造半導体装置にするために、積層・接続した基板を切断するといった、より効率的な方法が考えられる。
【００１９】
図１に、一括した多層ＰＯＰ構造化による多層構造の三次元半導体装置を形成する工程の断面模式図を示す。
【００２０】
図１（１）は、同数同列で、互いに機能が異なるあるいは同じの、多数個取り配線基板実装パッケージ１Ａと１Ｂとで、多数個取り配線基板実装パッケージ１Ｂ上に多数個取り配線基板実装パッケージ１Ａを用意する。これらを積層し、後者の球状電極と前者の接続電極で電気的接続をなし、二層多数個取り配線基板ＰＯＰ構造パッケージ化していく。
【００２１】
ここにおいて、例えば基材が樹脂で、多層の配線層を用いて形成された、同数同列で同配置の個片領域（図中の個片領域８Ａ、８Ｂに関して、主面平面においていずれも同じものとする。その際、分離領域９Ａ、９Ｂも、主面平面においていずれも同じものとする）の多数個取りの配線基板２Ａ、２Ｂを用い、その主面（上面）に封止体３Ａ、３Ｂが形成される。
【００２２】
封止体３Ａ、３Ｂは、主面の各個片領域毎に配置されており、各個片上の封止体３Ａ、３Ｂは、図示されていない配線パッド上に、１Ａ、１Ｂ互いに異なる、あるいは同じ機能を有する、半導体チップ・モールド半導体素子・その他の電子部品などをワイヤボンディング・はんだリフローなどの方法で搭載し、それら素子全体、あるいは一部を例えばシリコーン樹脂などの封止樹脂で封止した機能素子モジュールである。
【００２３】
配線基板２Ａ、２Ｂの裏面（下面）に、例えばＡｕの電極パッド４Ａ、４Ｂと、その上に、例えばはんだ製の球状（ボール）電極５Ａ、５Ｂが形成される。電極パッド４Ａ、４Ｂ及び球状（ボール）電極５Ａ、５Ｂは、裏面の各個片領域毎にそれぞれ必要数からなる一群のものが配置形成されている。本例のように、多数個取りの配線基板２Ｂが多数個取りの配線基板２Ａ上に積層・接続される場合は、個片領域の球状（ボール）電極５Ｂの一群の配置は、多数個取りの配線基板２Ａの主面の個片の領域毎に形成される、一群の接続電極６の配置に相応している。
【００２４】
図１（２）は、多数個取り配線基板実装パッケージ１Ａ、１Ｂを、はんだリフロー法を用いて、球状（ボール）電極５Ｂと接続電極６とを接続して積層したときの状態（二層多数個取り配線基板ＰＯＰ構造パッケージ７）を示す。分割領域９Ａ、９Ｂ（９Ａ＝９Ｂ）の内の位置Ｚ−Ｚ’で、多数個取り配線基板実装パッケージ１Ｂの上面側から、下の多数個取り配線基板実装パッケージ１Ａの裏面に向かって、ダイシングブレードを用いて切断した。
【００２５】
そして、図１（２）中に示すような、多数個取り分の、二層ＰＯＰ構造半導体装置１０を得ることができる。この手法は、個片実装パッケージ化し、それぞれを接続・積層して二層ＰＯＰ構造半導体装置を得るのに比べ、工数削減が可能である。例えば、多数個取りのパッケージ個数が５００個であれば、従来法では５００回の個別の多層化のための位置あわせとはんだリフローが必要であるが、この多数個取り配線基板実装パッケージを重ねる方法では一回の位置あわせと一回のリフロー、そして、ダイシング装置での一括切断で形成できる。
【００２６】
こうして製造したときの、図１（２）の円形点線領域で示す切断個所要部の拡大模式図を図１（３）に示す。この図にあるように、このようにして製造した二層ＰＯＰ構造半導体装置１０において、特に、多数個取り配線基板実装パッケージ１Ｂの球状電極５Ｂが電極パッド４Ｂや接続電極６と接続する個所およびそれに繋がる球形電極５Ｂに、切断個所の隣接場所や近接場所でのそれらはもとより、比較的離れた場所においても、クラック１１状の欠陥が入る現象がかなりの確率で見られた。このような欠陥発生が抑止することは、多層ＰＯＰ構造半導体装置を効率よく製造する上で非常に重要となる。
【００２７】
図１（３）に模式的に示した、電極パッド４Ｂ，接続電極６と球状電極５Ｂとの接続点とそれに繋がる球状電極５Ｂ内に発生するクラックは、多数個取り配線基板実装パッケージの、樹脂からなる配線基板１Ｂ主面の分割領域９Ｂにブレードを押し当てながら回路基板２Ｂを切断し、そして更に配線基板２Ａを切断している中で発生する。これは、ブレードが配線基板を切断中に、各配線基板を下に押し曲げるような強い変形ストレスがかかり、そのストレスが、はんだリフローで接続した球状電極５Ｂとパッド電極３４Ｂや接続電極６との狭い接続点に集中するともの考えられる。より強いストレスや、電極間接続強度が弱い場合は、その狭い接続領域個所での切断に至るが、多くは切断まで至らずに、その途中を示すクラックが、接続境界ないし球状電極５Ｂ内に進入するように発生するものと考えられる。従って、ブレードを押し当てても配線基板が変形しないようにすることが重要で、そのためには、配線基板を強い強度で平坦状態で固定する対策を講じる必要がある。
【００２８】
その方法として、両配線基板の切断個所同士の基板間の間隙、つまり切断個所は各配線基板の分割領域を用いることから、この分割領域同士での基板間の間隙に、例えば熱硬化樹脂等の間隙充填層を埋め込み、固着化した状態とすることで、各配線基板に対するブレード押し当てによる変形（ストレス発生）を抑止することが、最も有効かつ容易に行える方法であると考えられる。
【００２９】
この固着化する場所は、上述のようにブレードで切断する場所でもあり、固定化樹脂領域の、例えば中心部分を通過するように両配線基板は切断され、基板切断中であっても、ブレードの押し下げストレスが他の配線基板領域に伝わらないことともなり、離れた領域での基板変形による接続点などでのクラック発生を抑止できるといった効果が期待できるといえよう。
【００３０】
以下に、本発明の実施の形態を、添付図を参照しつつ説明する。
【００３１】
（実施例）
図２は、本発明の半導体装置の製造方法によって形成される工程を示すものである。図２（１）に示した、二層多数個取り配線基板ＰＯＰ構造パッケージ１２は、基本的に、図１（１）に示した、多数個取り配線基板実装パッケージ１Ａ、１Ｂと同等のものを用意し、それを同じく図１（２）に示した、二層多数個取り配線基板ＰＯＰ構造パッケージ７を形成した状態と類似であるが、但し、各分割領域９Ａ、９Ｂ（９Ａ＝９Ｂ）において各多数個取りの配線基板の間隙に間隙充填層１３を形成している点で異なる。
【００３２】
この間隙充填層１３によって、この個所での上下二つの基板間の間隙を固定化し、この基板個所で上下からの加圧に対して基板の変形を阻止するように作用する。この分割領域９Ａ、９Ｂ（９Ａ＝９Ｂ）において、二層多数個取り配線基板ＰＯＰ構造パッケージ１２は、間隙充填層１３とともにダイシングブレードで切断され、個片の二層ＰＯＰ構造半導体装置となる。
【００３３】
図２（２）に、図２（１）に対応する間隙充填層１３形成例の平面図を示す。この図は多数個取り配線基板実装パッケージ１Ｂの裏面の平面から、多数個取り配線基板実装パッケージ１Ａの主面方向を見たときの平面図である。この場合の多数個取り配線基板実装パッケージ１Ａは、一方向（横方向）にのみ多数個配列がなされた（即ち縦方向は一個）の多数個取りの配線基板２Ａを用いた例である。
【００３４】
このとき、封止体３Ａと接続電極６からなる個片の形成領域１０の外側である分割領域９Ａ以外の領域である、外周領域１５Ａにも間隙充填層１３を形成している。勿論、（本図面上の）横方向と共に縦方向にも多数個配列をした、マトリックス状に個片の形成領域８Ａが配列された配線基板である場合は、外周領域１５Ａは、分割領域機９Ａに相当し、ダイシングブレードによる切断個所となることは言うまでもない。
【００３５】
図２（３）は、図１（３）に相当し、図２（１）のＺ−Ｚ’個所にダイシングブレードが、上側の配線基板２Ｂの主面側から入って、全基板を切断するときの状況を説明するためのもので、図２（１）の円形点線領域で示す切断個所要部の拡大模式図である。切断個所である分割領域９Ａに、間隙充填層１３が挿入されているために、球状（バール）電極５Ｂ内、および電極パッド４Ｂ、接続電極６との接続個所近傍などでクラック発生が観察されることは無かった。またこれと離れた領域でのクラック発生は見出されなかった。これにより、本方法の有効性が確認できた。
【００３６】
上記の、間隙充填層６の形成方法は、以下に述べるような方法を実施した。
【００３７】
（１）印刷方式
図３に、印刷方式による間隙充填層１３の形成工程断面図を示す。本方式は、マスクを用い、流動性材料をスクリーン印刷と同様な孔版印刷と類似の方法を用いる。図３（１）において、二層多数個取り配線基板ＰＯＰ構造パッケージ７（図１（２）参照）の下側の多数個取り配線基板実装パッケージ１Ａの主面に、封止体３Ａと接続電極６、裏面に球状（ボール）電極５Ａが形成された状態で、この主面上に、所要の位置と厚さを有する間隙充填層１３を形成するに必要な開口部１５と厚さを持つマスク１４をセットする。マスク１４は、例えば金属・ガラスなどの材料で製作可能である。開口部１５の位置は、勿論、後にダイシングブレードで切断する所定幅の分割領域９Ａを、少なくとも含んでいる。
【００３８】
この際、図に示すように、マスク１４を、封止体３Ａ上をブリッジするなどの構成にし、所定の個所の基板主面上のみに流動性材料が印刷されるようにすることも必要である。
【００３９】
このマスク７上に、例えば流動性材料として、エポキシ樹脂・ポリイミドなどを原料とした、室温で流動性をもつ熱硬化性樹脂１６を滴下し、スキージ１７を用いて、図３（２）に示すように摺動（図中のＨ方向）させ、開口部１５に熱硬化性樹脂１６を充填する。
【００４０】
そして、図３（３）に示すように、所定の樹脂乾燥工程を経て、マスク１４を上方（図中のＶ方向）に取り外し、多数個取り配線基板実装パッケージ１Ａの主面上に乾燥した熱硬化性樹脂１６パターンを得る。こうして、例えば図２（２）の平面図に示したような。間隙充填層１３のパターンと同等の熱硬化性樹脂１６のパターンを形成できる。
【００４１】
次いで、例えば、この上に多数個取り配線基板実装パッケージ（Ｂ）を搭載・接続（図２（１）参照）し、所定の熱処理を行って熱硬化性樹脂１６パターンを熱硬化させ、所期の間隙充填層１３を得ることができる。
【００４２】
この場合、はじめに、多数個取り配線基板実装パッケージ１Ｂの裏面側に、同様にマスクを用いて熱硬化性樹脂１６パターンを形成し、その後、これを多数個取り配線基板実装パッケージ１Ａの主面側と接続するようにしても構わないことは言うまでもない。
【００４３】
（２）ディスペンス方式
図４に、ディスペンス方式による間隙充填層１３の形成工程斜視図を示す。本方式は、図１（１）に示したように、上側となる多数個取り配線基板実装パッケージ１Ｂと、下側となる多数個取り配線基板実装パッケージ１Ａを用意し、図４の斜視図に示すように、前者の多数個取り配線基板実装パッケージの配線基板２Ｂ側に、図示するようなスリット１８を開口して、両多数個取り配線基板実装パッケージ１Ｂ、１Ａを積層・接続し、二層多数個取り配線基板ＰＯＰ構造パッケージ１２とする。勿論、各種実装が行われる前の、多数個取りの配線基板２Ｂの状態でスリットを開口してもよい。
【００４４】
このスリット１８の、位置と形状は、個片領域を分ける分割領域相当とする。但しスリット１８の形成上、配線基板の全体形状維持の点から、適宜、スリットの非開口個所１９を設ける必要がある。
【００４５】
そして、例えばエポキシ樹脂・ポリイミドなどを原料とした、室温で流動性をもつ熱硬化性樹脂１６を、ディスペンサのノズル２０を用いて、スリット１８中に充填する。
【００４６】
次いで、この充填済みの二層多数個取り配線基板ＰＯＰ構造パッケージ１２を恒温槽などに入れて熱処理を行い、熱硬化性樹脂１６を硬化させて、基本的に分離領域を含む個所の配線基板間の間隙に間隙充填層１３（図２（１）参照）を得ることができる。
【００４７】
（３）テープ方式
図５の、テープ方式による間隙充填層１３の形成工程の断面斜視図を示す。本方式は、図１（１）に示したように、上側となる多数個取り配線基板実装パッケージ１Ｂと、下側となる多数個取り配線基板実装パッケージ１Ａを準備し、そして絶縁性・耐熱性を有する、例えば、テフロン（登録商標）などの樹脂材料からなる、所定の厚さ（例えば、封止体３Ａの高さより厚い）のテープ（使用面積により、より広いシートを使用）を個片領域８Ａの形状に開口、あるいは分割領域９Ａの幅形状で切り出し、この形状化テープ２１を、多数個取り配線基板実装パッケージ１Ａ、１Ｂで挟み、両配線基板２Ａ、２Ｂの面に接着剤を介して強固に接着させ、両多数個取り配線基板実装パッケージ１Ｂ、１Ａを積層・接続して二層多数個取り配線基板ＰＯＰ構造パッケージ１２を形成する。実際的には、形状化テープ２１は多数個取り配線基板実装パッケージ１Ａの主面所上、あるいは多数個取り配線基板実装パッケージ１Ｂの裏面上に先ず接着し、その後に、両方の多数個取り配線基板実装パッケージを接続することとなろう。
【００４８】
上記間隙充填層１３の形成工程に関しては、間隙充填層用材料の形成順序に関して、
タイプ１：多数個取り配線基板実装パッケージ１Ａ、１Ｂのどちらか一方に先ず間隙充填層用材料を形成し、その後、両方の多数個取り配線基板実装パッケージを接続する方法（印刷方式、テープ方式）
タイプ２：、両多数個取り配線基板実装パッケージ１Ｂ、１Ａを積層・接続した後、間隙充填層用材料を間隙に（注入して）形成する方法（ディスペンス方式）
の２タイプがあることを示した。
【００４９】
こうして、二層多数個取り配線基板ＰＯＰ構造パッケージ１２には、少なくとも分割領域に、配線基板に固着した絶縁・耐熱樹脂材料が挿入され、固着されており、これにより上記の間隙充填層１３（図２（１）参照）として機能せしめることができる。
【００５０】
以上述べたような方法で、間隙充填層１３が挿入された二層多数個取り配線基板ＰＯＰ構造パッケージを形成した後、分割領域を用いて、例えばダイシングブレードで切断して個片化することで、図６（１）に示すような、球状（ボール）電極やその近傍にクラックなどの欠陥が生じることのない、二層ＰＯＰ構造半導体装置２２を製造することができる。
【００５１】
これまでは、二枚の多数個取り配線基板実装パッケージを積層・接続し、かつ間隙充填層を挿入して、二層多数個取り配線基板ＰＯＰ構造パッケージを形成し、これを個片化して二層ＰＯＰ構造半導体装置を製造する方法を述べた。同様な方法を繰り返えすことにより、二枚以上の多数枚の多数個取り配線基板実装パッケージを用いて、二層以上の多層ＰＯＰ構造半導体装置を製造することは容易であることは言うまでもない。
【００５２】
図６（２）に、こうして間隙充填層１３が挿入されて製造された、四層のＰＯＰ構造半導体装置２３の例を示す。こうした多層のＰＯＰ構造半導体装置でも、各層の間での間隙充填層１３の存在により、多数個取り基板から個片化へのダイシング工程を経ても、球状端子の接続個所へストレスが集中することなく、歩留まり良く製造することが可能となる。
【００５３】
上記実施例で述べた半導体装置の製造方法においては、配線基板上に搭載される半導体素子（半導体素子など電子部品が樹脂封止された封止体）の電極は、配線基板上に形成された薄膜電極上に形成される断面模式図を用いているが、勿論、この接続においても、球状（ボール）電極を用いたフリップチップ接続によって実施しても構わない。また半導体素子（半導体素子など電子部品が樹脂封止された封止体）が配線基板の表面（上面）に配された構成の断面模式図を示してきたが、勿論、配線基板の裏面（下面）や、両面に配された構成でも構わない。
【図面の簡単な説明】
【００５４】
【図１】本発明の課題を説明する図
【図２】本発明の方法を説明する図
【図３】本発明の方法を実施する具体的方法を説明する図（その１）
【図４】本発明の方法を実施する具体的方法を説明する図（その２）
【図５】本発明の方法を実施する具体的方法を説明する図（その３）
【図６】本発明による半導体装置を説明する図
【図７】従来の方法を説明する図
【符号の説明】
【００５５】
１Ａ、１Ｂ、１０１Ａ、１０１Ｂ  多数個取り配線基板実装パッケージ
２Ａ、２Ｂ、１０２Ａ、１０２Ｂ  配線基板    
３Ａ、３Ｂ、１０３Ａ、１０３Ｂ  封止体    
４Ａ、４Ｂ、１０４Ａ、１０４Ｂ  電極パッド    
５Ａ、５Ｂ、１０５Ａ、１０５Ｂ  球状（ボール）電極
６、１０６  接続電極
７  二層多数個取り配線基板ＰＯＰ構造パッケージ
８Ａ、８Ｂ  個片領域
９Ａ、９Ｂ  分割領域
１０、１０８  二層ＰＯＰ構造半導体装置
１１  クラック
１２  間隙充填層入り二層多数個取り配線基板ＰＯＰ構造パッケージ
１３  間隙充填層
１４  マスク
１５  開口部
１６  熱硬化性樹脂
１７  スキージ
１８  スリット
１９  非開口個所
２０  ノズル
２１  形状化テープ
２２  二層ＰＯＰ構造半導体装置
２３  多層（四層）ＰＯＰ構造半導体装置
１０７Ａ、１０７Ｂ  個片実装パッケージ  
【図１】
2009224636.tif 000003
【図２】
2009224636.tif 000004
【図３】
2009224636.tif 000005
【図４】
2009224636.tif 000006
【図５】
2009224636.tif 000007
【図６】
2009224636.tif 000008
【図７】
2009224636.tif 000009