(57)【要約】【課題】配線に十分なＥＭ耐性を確保しつつ、配線層間・線間リークを低減しかつＴＤＤＢ寿命を向上することができるとともに、ビアエッチの際に高選択比を確保して高信頼性な配線を得ることができる半導体装置およびその製造方法を提供する。【解決手段】シリコン基板上の第１の絶縁膜１に形成された配線溝Ｍ１と、配線溝Ｍ１側壁及び底部に形成されたタンタル系バリアメタル２ａと、タンタル系バリアメタル２ａに沿って配線溝Ｍ１を埋め込むように形成されたＣｕ膜２ｂと、Ｃｕ膜２ｂ表面に形成された銅とシリコンの合金層または銅とシリコンと窒素のＣｕＳｉＮ層３ａと、ＣｕＳｉＮ層３ａの上及び第１の絶縁膜１の上に形成され第１の絶縁膜１より高密度なＳｉＮｘ膜３ｄとを有する。【選択図】図１
2009117673.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の層形成絶縁膜に形成された配線溝と、
前記配線溝を埋め込むように形成された導電体からなる膜と、
前記導電体からなる膜の表面に形成された合金層と、
前記合金層の上及び前記層形成絶縁膜の上に形成された窒素及びシリコンを含む絶縁性バリア膜とを有し、
前記合金層は、前記導電体とシリコンの合金層または前記導電体とシリコンと窒素の合金層であり、
前記窒素及びシリコンを含む絶縁性バリア膜は、前記層形成絶縁膜より高密度な膜であり、
前記層形成絶縁膜内の上部には、窒素を含有した層が形成されている
ことを特徴とする半導体装置。
【請求項２】
前記絶縁性バリア膜は、ＳｉＮｘ膜又はＳｉＣＮ膜又はＳｉＣＯ膜及びＳｉＣＮ膜の積層膜又はＢＮを有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板上に形成された層形成絶縁膜に配線溝を形成する工程（ａ）と、
前記工程（ａ）の後に、前記配線溝内に導電体からなる膜を堆積させて配線を形成する工程（ｂ）と、
前記工程（ｂ）の後に、前記導電体からなる膜の表面に前記導電体とシリコンまたは前記導電体とシリコンと窒素の合金層を形成し、前記合金層の上及び前記層形成絶縁膜の上に窒素及びシリコンを含む絶縁性バリア膜を形成する工程（ｃ）と、
前記工程（ｃ）の後に、前記窒素及びシリコンを含む絶縁性バリア膜を前記層形成絶縁膜より高密度になるように処理する工程（ｄ）とを有する
ことを特徴とする半導体装置の製造方法。
【請求項４】
前記工程（ｄ）は、ＵＶキュアまたはＥＢキュアまたはアニールまたはプラズマ処理により実行することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
半導体基板上に形成された層形成絶縁膜に配線溝を形成する工程（ａ）と、
前記工程（ａ）の後に、前記配線溝内に導電体からなる膜を堆積させて配線を形成する工程（ｂ）と、
前記工程（ｂ）の後に、前記導電体からなる膜の表面に前記導電体とシリコン又は前記導電体とシリコンと窒素の合金層を形成し、前記合金層の上及び前記層形成絶縁膜の上に窒素及びシリコンを含む絶縁性バリア膜を形成する工程（ｃ）と、
前記工程（ｃ）の後に、前記窒素及びシリコンを含む絶縁性バリア膜を除去する工程（ｄ）とを有する
ことを特徴とする半導体装置の製造方法。
【請求項６】
前記工程（ｄ）の後に、前記合金層及び前記層形成絶縁膜の上に絶縁性バリア膜を形成する工程（ｅ）とを有することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記工程（ｅ）は、プラズマＣＶＤ法により実行することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記工程（ｃ）は、ガスクラスタ・イオンビームの照射により実行することを特徴とする請求項３〜請求項７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記ガスクラスタ・イオンビーム照射と、
前記ＵＶキュアまたは前記ＥＢキュアまたは前記アニールまたはプラズマ処理は、
同一装置内で連続して実行する
ことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記プラズマ処理は、不活性ガスもしくは窒素を含むガスを用いて実行することを特徴とする請求項４または請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記ガスクラスタ・イオンビームは、シラン、窒素、アンモニア、ヘリウムのいずれかのガスクラスタ・イオンを用いて形成することを特徴とする請求項８〜１０に記載の半導体装置の製造方法。
【請求項１２】
前記絶縁性バリア膜は、ＳｉＮｘ膜又はＳｉＣＮ膜又はＳｉＣＯ膜及びＳｉＣＮ膜の積層膜又はＢＮを有することを特徴とする請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置における配線の製造方法に関し、特に配線上に導電体キャップ膜を形成することにより信頼性を向上させる技術に関するものである。
【背景技術】
【０００２】
近年、半導体装置（特に、半導体集積回路装置）の高集積化、高機能化及び高速化に伴って、その内部配線として銅（Ｃｕ）もしくは銅を主体とした配線（以下、Ｃｕ配線と記す）が多く用いられている。そのようなＣｕ配線に対しても、更なる微細化の進展により、配線断面積が小さくなって配線中の電流密度が増大しているために、更なるエレクトロマイグレーション（以下、ＥＭと記す）耐性の向上が求められている。
【０００３】
その対策の一つとして、Ｃｕ配線上面に銅シリサイド（ＣｕＳｉｘ）または銅シリコンナイトライド（ＣｕＳｉＮ）層を形成する手法が提案されている。従来の構造では、Ｃｕ配線と層間絶縁膜との界面が主要なＣｕ拡散経路となっているが、Ｃｕ配線表面に、ＣｕＳｉｘまたはＣｕＳｉＮ層を形成することにより、Ｃｕ上界面の界面密着性を向上し、Ｃｕ拡散を抑制することができる。
【０００４】
そのＣｕＳｉＮ層を形成する手法の一つとして、最近、ガスクラスタ・イオンビーム（Ｇａｓ  Ｃｌｕｓｔｅｒ  Ｉｏｎ  Ｂｅａｍ：以下、ＧＣＩＢと記す）照射が提案（例えば、特許文献１、非特許文献１、２を参照）されている。
【０００５】
上記のようなＧＣＩＢ照射によりＣｕ配線を形成する従来の半導体装置の製造方法について、図面を参照しながら以下に説明する。
図４は従来の半導体装置の製造方法における各工程を示す断面図である。
【０００６】
まず、シリコン基板（図示せず）上に低誘電率膜である炭素含有シリコン酸化膜（ＳｉＯＣ）からなる層形成絶縁膜としての第１の絶縁膜１０１に第１の金属配線溝パターンをフォトリソグラフィー法により形成し、ドライエッチ法により第１の絶縁膜１０１をエッチング除去し配線溝Ｍ１を形成する。
【０００７】
その後、タンタル系バリアメタル１０２ａ、シードＣｕ層をスパッタ法により成膜し、その後、電界めっき法によりＣｕ膜１０２ｂを成膜し、Ｎ２雰囲気で３００℃アニールを行った後、化学的機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法により第１のＣｕ配線１０２を形成する（図４（ａ））。
【０００８】
次に、ＧＣＩＢ法によりシラン（ＳｉＨ４）と窒素（Ｎ２）とヘリウム（Ｈｅ）からできたガスクラスタ・イオンビームを表面に照射する。この際、Ｃｕ表面が露出している部分はＣｕとＳｉＨ４とＮ２が反応しＣｕＳｉＮ１０３ａが形成されるが、ＣｕＳｉＮ１０３ａでＣｕ表面が覆われるとこんどはＳｉＨ４とＮ２が反応し、シリコンナイトライド（ＳｉＮｘ）膜１０３ｃが形成される。一方、第１の絶縁膜１０１上はＳｉＯＣとＳｉＨ４とＮ２の反応層１０３ｂが形成され、その後、ＳｉＮｘ膜１０３ｃが形成される（図４（ｂ））。
【０００９】
このようにＧＣＩＢ法では、Ｃｕ配線１０２上にＣｕＳｉＮ層１０３ａが形成されると同時に、絶縁膜バリア層であるＳｉＮｘ膜１０３ｃが連続的に形成されることになる。
その後、上層配線を形成するためのＳｉＯＣからなる層形成絶縁膜としての第２の絶縁膜１０４の形成を行い、通常のデュアルダマシン法によりビアホールＨ１（図４（ｃ））及び配線溝Ｍ２（図４（ｄ））を形成した後に、全面エッチによりビア底のＳｉＮｘ膜１０３ｃを抜く（図４（ｅ））。
【００１０】
その後、第１のＣｕ配線１０２と同様の形成方法で、第２のＣｕ配線１０５を形成し、再度ＧＣＩＢ法によりＣｕＳｉＮ層１０６ａ、反応層１０６ｂ、ＳｉＮｘ膜１０６ｃが形成される（図４（ｆ））。
【００１１】
以上のような工程を繰り返すことにより多層配線を形成することができる。
【特許文献１】特表２００６−５０７６７０号公報
【非特許文献１】Ｓ．Ｋｏｎｄｏ，ｅｔ．ａｌ．，“Ｉｎｆｕｓｉｏｎ  Ｐｒｏｃｅｓｓｉｎｇ  ｆｏｒ  Ｒｅｌｉａｂｌｅ  Ｃｏｐｐｅｒ  Ｉｎｔｅｒｃｏｎｎｅｃｔｓ”，Ａｄｖａｎｃｅｄ  Ｍｅｔａｌｌｉｚａｔｉｏｎ  Ｃｏｎｆｅｒｅｎｃｅ  ２００６  ｐ．７５−７６
【非特許文献２】Ｒ．Ｇｒａｓ，ｅｔ．ａｌ．，“Ｉｎｔｅｇｒａｔｉｏｎ  ａｎｄ  Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ  ｏｆ  Ｇａｓ  Ｃｌｕｓｔｅｒ  Ｐｒｏｃｅｓｓｉｎｇ  ｆｏｒ  Ｃｏｐｐｅｒ  Ｉｎｔｅｒｃｏｎｎｅｃｔｓ  Ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ  Ｉｍｐｒｏｖｅｍｅｎｔ，”Ｍａｔｅｒｉａｌｓ  ｆｏｒ  Ａｄｖａｎｃｅｄ  Ｍｅｔａｌｌｉｚａｔｉｏｎ  ２００７
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記のような従来の半導体装置の製造方法において利用されるＧＣＩＢ法では、前述のように、ＣｕＳｉＮ層１０３ａ上にＳｉＮｘ膜１０３ｃが連続的にできるが、このＧＣＩＢ法では、主にはガスクラスタ・イオンビームの衝突エネルギーをもとにＳｉＨ４とＮ２を反応させＳｉＮｘ膜１０３ｃを形成しており、この形成の際はあくまで室温であるため、十分な分解・反応・結合が行われずに、密度が低くかつ原子間の結合が十分できていない膜質の悪いＳｉＮｘ膜１０３ｃとなってしまう。
【００１３】
以上のことに起因して、以下に示すようなさまざまな問題が発生していた。
ＳｉＮｘ膜１０３ｃの電気的なバリア性が不十分であり、第１のＣｕ配線１０２と第２のＣｕ配線１０５間の層間リークやＴＤＤＢ（Ｔｉｍｅ  Ｄｅｐｅｎｄｅｎｔ  Ｄｉｅｌｅｃｔｒｉｃ  ＢｒｅａｋＤｏｗｎ）が劣化してしまう。
【００１４】
また、ＳｉＮｘ膜１０３ｃの膜質が良くないので、第１の絶縁膜１０１と反応層１０３ｂとＳｉＮｘ膜１０３ｃとの界面も膜質が良くないものとなり、Ｃｕ配線１０２間の配線間リークやＴＤＤＢも劣化し、さらに密着性もあまり良くない。
【００１５】
また、上層配線１０５形成時のビアホールＨ１形成のためのビアエッチ時に、このＳｉＮｘ膜１０３ｃでビアホールＨ１の底部を止める必要があるが（図４（ｃ）参照）、膜質があまり良くないので、通常のＳｉＮ等に比べエッチングレートが高くなり、止めることができないため、下層配線１０２のＣｕが露出してしまい、そのため、その後のアッシングや洗浄でＣｕが削れ、結果的には不良に至る。それを防ぐためにＳｉＮｘ膜１０３ｃの膜厚を厚くすると、配線間容量が大きくなり配線遅延が大きくなる。
【００１６】
一方、これらの問題を防ぐため、ＳｉＮｘ膜１０３ｃを形成する前にＧＣＩＢ照射を止める方法もある。しかしＧＣＩＢによるＣｕＳｉＮ１０３ａ形成は、Ｃｕ表面状態に大きく依存することと、ガスクラスタのサイズにもばらつきがあるため、ウェハ面内やウェハ間・ロット間で同じ膜厚のＣｕＳｉＮ１０３ａを形成しようとした場合、それに必要なガスクラスタ・イオンビームの照射時間にばらつきが発生する。
【００１７】
従って、ＥＭ耐性の向上に必要な膜厚のＣｕＳｉＮ１０３ａを確保するためには、照射時間にかなりのマージンを持っておく必要があるが、そうすると、ウェハ全面でＳｉＮｘ１０３ｃを全く成膜させないのは、不可能である。
【００１８】
本発明は、上記従来の問題点を解決するもので、配線に十分なＥＭ耐性を確保しつつ、配線層間・線間リークを低減しかつＴＤＤＢ寿命を向上することができるとともに、ビアエッチの際に高選択比を確保して高信頼性な配線を得ることができる半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【００１９】
上記の課題を解決するために、本発明の請求項１に記載の半導体装置は、半導体基板上の層形成絶縁膜に形成された配線溝と、前記配線溝を埋め込むように形成された導電体からなる膜と、前記導電体からなる膜の表面に形成された合金層と、前記合金層の上及び前記層形成絶縁膜の上に形成された窒素及びシリコンを含む絶縁性バリア膜とを有し、前記合金層は、前記導電体とシリコンの合金層または前記導電体とシリコンと窒素の合金層であり、前記窒素及びシリコンを含む絶縁性バリア膜は、前記層形成絶縁膜より高密度な膜であり、前記層形成絶縁膜内の上部には、窒素を含有した層が形成されていることを特徴とする。
【００２０】
また、本発明の請求項２に記載の半導体装置は、請求項１に記載の半導体装置であって、前記絶縁性バリア膜は、ＳｉＮｘ膜又はＳｉＣＮ膜又はＳｉＣＯ膜及びＳｉＣＮ膜の積層膜又はＢＮを有することを特徴とする。
【００２１】
また、本発明の請求項３に記載の半導体装置の製造方法は、半導体基板上に形成された層形成絶縁膜に配線溝を形成する工程（ａ）と、前記工程（ａ）の後に、前記配線溝内に導電体からなる膜を堆積させて配線を形成する工程（ｂ）と、前記工程（ｂ）の後に、前記導電体からなる膜の表面に前記導電体とシリコンまたは前記導電体とシリコンと窒素の合金層を形成し、前記合金層の上及び前記層形成絶縁膜の上に窒素及びシリコンを含む絶縁性バリア膜を形成する工程（ｃ）と、前記工程（ｃ）の後に、前記窒素及びシリコンを含む絶縁性バリア膜を前記層形成絶縁膜より高密度になるように処理する工程（ｄ）とを有することを特徴とする。
【００２２】
また、本発明の請求項４に記載の半導体装置の製造方法は、請求項３に記載の半導体装置の製造方法であって、前記工程（ｄ）は、ＵＶキュアまたはＥＢキュアまたはアニールまたはプラズマ処理により実行することを特徴とする。
【００２３】
また、本発明の請求項５に記載の半導体装置の製造方法は、半導体基板上に形成された層形成絶縁膜に配線溝を形成する工程（ａ）と、前記工程（ａ）の後に、前記配線溝内に導電体からなる膜を堆積させて配線を形成する工程（ｂ）と、前記工程（ｂ）の後に、前記導電体からなる膜の表面に前記導電体とシリコン又は前記導電体とシリコンと窒素の合金層を形成し、前記合金層の上及び前記層形成絶縁膜の上に窒素及びシリコンを含む絶縁性バリア膜を形成する工程（ｃ）と、前記工程（ｃ）の後に、前記窒素及びシリコンを含む絶縁性バリア膜を除去する工程（ｄ）とを有することを特徴とする。
【００２４】
また、本発明の請求項６に記載の半導体装置の製造方法は、請求項５に記載の半導体装置の製造方法であって、前記工程（ｄ）の後に、前記合金層及び前記層形成絶縁膜の上に絶縁性バリア膜を形成する工程（ｅ）とを有することを特徴とする。
【００２５】
また、本発明の請求項７に記載の半導体装置の製造方法は、請求項６に記載の半導体装置の製造方法であって、前記工程（ｅ）は、プラズマＣＶＤ法により実行することを特徴とする。
【００２６】
また、本発明の請求項８に記載の半導体装置の製造方法は、請求項３〜請求項７のいずれかに記載の半導体装置の製造方法であって、前記工程（ｃ）は、ガスクラスタ・イオンビームの照射により実行することを特徴とする。
【００２７】
また、本発明の請求項９に記載の半導体装置の製造方法は、請求項８に記載の半導体装置の製造方法であって、前記ガスクラスタ・イオンビーム照射と、前記ＵＶキュアまたは前記ＥＢキュアまたは前記アニールまたはプラズマ処理は、同一装置内で連続して実行することを特徴とする。
【００２８】
また、本発明の請求項１０に記載の半導体装置の製造方法は、請求項４または請求項９に記載の半導体装置の製造方法であって、前記プラズマ処理は、不活性ガスもしくは窒素を含むガスを用いて実行することを特徴とする。
【００２９】
また、本発明の請求項１１に記載の半導体装置の製造方法は、請求項８〜請求項１０のいずれかに記載の半導体装置の製造方法であって、前記ガスクラスタ・イオンビームは、シラン、窒素、アンモニア、ヘリウムのいずれかのガスクラスタ・イオンを用いて形成することを特徴とする。
【００３０】
また、本発明の請求項１２に記載の半導体装置の製造方法は、請求項６に記載の半導体装置の製造方法であって、前記絶縁性バリア膜は、ＳｉＮｘ膜又はＳｉＣＮ膜又はＳｉＣＯ膜及びＳｉＣＮ膜の積層膜又はＢＮを有することを特徴とする。
【発明の効果】
【００３１】
以上のように本発明によれば、配線上にガスクラスタ・イオンビームを照射してＣｕＳｉＮ層を形成することにより、配線のＥＭ耐性を向上するとともに、高密度で高品質な絶縁膜バリアを形成することができる。
【００３２】
そのため、配線に十分なＥＭ耐性を確保しつつ、配線層間・線間リークを低減しかつＴＤＤＢ寿命を向上することができるとともに、ビアエッチの際に高選択比を確保して高信頼性な配線を得ることができる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施の形態を示す半導体装置およびその製造方法について、図面を参照しながら具体的に説明する。なお＜＞には代表的な膜厚や寸法を記載する。
本実施の形態の半導体装置の製造方法は、基本工程として、半導体基板上に形成された層形成絶縁膜に溝パターンを形成する工程と、前記層形成絶縁膜の上層にバリア層および銅を主成分とした膜を順次形成する工程と、前記銅を主成分とした膜の表面および前記バリア層の露出した表面を化学的機械研磨法によって平坦化し、前記溝パターン内にのみ前記銅を主成分とした膜および前記バリア層を残置させる工程と、ガスクラスタ・イオンビームを照射し、前記溝パターンに埋め込まれた銅を主成分とした膜上に銅とシリコンまたは銅とシリコンと窒素の合金層と、その上に全面に窒化シリコン膜を形成する工程と、ＵＶキュアまたはＥＢキュアまたはアニールまたはプラズマ処理を行う工程とを備えている。
【００３４】
また、他の製造方法における基本工程として、半導体基板上に形成された層形成絶縁膜に溝パターンを形成する工程と、前記層形成絶縁膜の上層にバリア層および銅を主成分とした膜を順次形成する工程と、前記銅を主成分とした膜の表面および前記バリア層の露出した表面を化学的機械研磨法によって平坦化し、前記溝パターン内にのみ前記銅を主成分とした膜および前記バリア層を残置させる工程と、ガスクラスタ・イオンビームを照射し、前記溝パターンに埋め込まれた銅を主成分とした膜上に銅とシリコンまたは銅とシリコンと窒素の合金層と、その上に窒化シリコン膜を形成する工程と、ウェットエッチングにより前記窒化シリコン膜を除去する工程とを備えている。
（実施の形態１）
以下、本発明の実施の形態１の半導体装置およびその製造方法を説明する。
【００３５】
図１は本実施の形態１の半導体装置の製造方法における各工程を示す断面図である。
まず、シリコン基板（図示せず）上に低誘電率膜である炭素含有シリコン酸化膜（ＳｉＯＣ）からなる層形成絶縁膜としての第１の絶縁膜１＜１５０ｎｍ＞及びプラズマ酸化膜（図示せず）＜３０ｎｍ＞を成膜する。その後、第１の金属配線溝パターンをフォトリソグラフィー法により形成し、ドライエッチ法によりプラズマ酸化膜と第１の絶縁膜１をトータル１７０ｎｍまでエッチング除去し配線溝Ｍ１を形成する。
【００３６】
その後、タンタル系バリアメタル２ａ＜１５ｎｍ＞、シードＣｕ層＜３０ｎｍ＞をスパッタ法により成膜し、その後、電界めっき法によりＣｕ膜２ｂ＜４００ｎｍ＞を成膜し、Ｎ２雰囲気でアニール＜３００℃＞を行った後に、ＣＭＰ法により配線溝Ｍ１内以外のＣｕ膜２ｂ、バリアメタル２ａを除去すると共に、プラズマ酸化膜の全てとＳｉＯＣ膜１の表面を２０ｎｍ削り取り、第１のＣｕ配線２＜高さ：１２０ｎｍ＞を形成する（図１（ａ））。
【００３７】
次に、ＧＣＩＢ法によりＳｉＨ４とＮ２とＨｅからできたガスクラスタ・イオンビームを表面に照射する。この際に、Ｃｕ表面が露出している部分はＣｕとＳｉＨ４とＮ２が反応しＣｕＳｉＮ層３ａが形成されるが、ＣｕＳｉＮ層３ａでＣｕ表面が覆われるとこんどはＳｉＨ４とＮ２が反応し、シリコンナイトライド（ＳｉＮｘ）膜３ｃ＜３０ｎｍ＞が形成される。一方、第１の絶縁膜１上は、ＳｉＯＣとＳｉＨ４とＮ２の反応層３ｂが形成され、その後、ＳｉＮｘ膜３ｃが形成される（図１（ｂ））。
【００３８】
その後、ＵＶキュアを施し、ＳｉＮｘ膜３ｃを高密度化させ、ＳｉＮｘ膜３ｄとする（図１（ｃ））。
その後、上層配線を形成するためのＳｉＯＣからなる層形成絶縁膜としての第２の絶縁膜４＜２４０ｎｍ＞とプラズマ酸化膜５＜８０ｎｍ＞を成膜する。その後、通常のデュアルダマシン法によりフォトリソグラフィー法及びドライエッチ法およびアッシングと洗浄により、ビアホールＨ１（図１（ｄ））を形成する。この際のビアエッチはＳｉＮｘ膜３ｄを完全に抜かないようにする。
【００３９】
その後、ビアホールＨ１をレジストプラグで埋め込み平坦化した後に、フォトリソグラフィー法とドライエッチ法及びアッシングと洗浄により配線溝Ｍ２（図１（ｅ））を形成し、その後、全面エッチによりビアホールＨ１の底部のＳｉＮｘ膜３ｄを抜き、洗浄を行う（図１（ｆ））。この全面エッチの際に、表面のプラズマ酸化膜５も＜５０ｎｍ＞削れる。またこの際に、ビアホールＨ１の底部のＣｕＳｉＮ層３ａについては、抜いても抜かなくても良い。
【００４０】
その後、ビアホールＨ１の底部のＣｕ上の酸化膜を還元するためにＨ２雰囲気中でのアニールを行い、大気開放せず、タンタル系バリアメタル６ａ＜１５ｎｍ＞、シードＣｕ層＜３０ｎｍ＞をスパッタ法により成膜し、その後、電界めっき法によりＣｕ膜６ｂ＜４００ｎｍ＞を成膜し、Ｎ２雰囲気でアニール＜３００℃＞を行った後に、ＣＭＰ法により配線溝Ｍ２内以外のＣｕ膜６ｂ、バリアメタル６ａを除去すると共に、プラズマ酸化膜５の全てとＳｉＯＣ膜４の表面を２０ｎｍ削り取り、第２のＣｕ配線６＜高さ：１２０ｎｍ＞を形成する。
【００４１】
その後、再度、ＧＣＩＢ法によりＣｕＳｉＮ層７ａ、反応層７ｂ、ＳｉＮｘ膜を形成し、更にＵＶキュアを行い、高密度化したＳｉＮｘ膜７ｄを形成する（図１（ｇ））。以上のような工程を繰り返すことにより、多層配線を形成することができる。
【００４２】
以上の実施の形態１によると、ＧＣＩＢ法により形成されたＳｉＮｘ膜がＵＶキュアにより高密度化できるため、良好な膜質のＳｉＮｘ膜３ｄ、７ｄが得られる。従って、ＳｉＮｘ膜のバリア性が十分確保できるため、第１のＣｕ配線２と第２のＣｕ配線６間の層間リークが低減できると共に、ＴＤＤＢ寿命を改善することができる。ここでいう、ＳｉＮｘ膜のバリア性とは、Ｃｕ拡散及び水分に対するバリア性である。
【００４３】
また同時に、第１の絶縁膜１と反応層３ｂとＳｉＮｘ膜３ｄとの界面についても、膜質も向上するので、第１のＣｕ配線２間及び第２のＣｕ配線６間の各配線間リークは低減し、ＴＤＤＢ寿命も向上すると共に、層および膜間の密着性も向上する。
【００４４】
また、上層配線形成時のビアホール形成のためのビアエッチ時に（図１（ｄ）参照）、このＳｉＮｘ膜３ｄは高密度な膜になるので、第２の絶縁膜４と高いエッチング選択比を確保できるため、良好なコンタクト特性を確保できつつ、ＳｉＮｘ膜の膜厚も薄くできるため、配線間の実効誘電率を低くでき、配線遅延の低減が可能となる。
【００４５】
なお、本実施の形態１では、ＳｉＮｘ膜の高密度化にＵＶキュアを用いたが、ＥＢ（Ｅｌｅｃｔｒｏｎ  Ｂｅａｍ）キュア、３００〜４００℃程度（３００〜４００℃程度であることが好ましいが、５００℃以下でればプロセス工程上構わない。）のアニール（ファーネスアニール、枚葉アニール、レーザーアニール等）、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）ガス等の希ガスを使ったプラズマ処理による高密度化処理を適用しても良い。これらは、いずれも熱エネルギーや、イオン・電子による衝突エネルギー、紫外線などの光エネルギーにより、ＳｉＮｘ膜の脱・重合反応を促進することにより、高密度化・原子間結合を促進できる。ここで、ＵＶキュアにより、ＳｉＮｘ膜は、誘電率の低い層間絶縁膜（例えば、ＳｉＯＣ膜（密度：１．２ｋｇ／ｍ−３以下））よりも密度の高い膜となっている。低誘電率絶縁膜は、一般的に空孔率が高いことが知られている。そのため、低誘電率絶縁膜は、密度が低い。ＳｉＮｘ膜は、ＵＶキュアにより、密度が高くなっている（密度：２．２〜３．０ｋｇ／ｍ−３）が、少なくとも低誘電率絶縁膜の密度よりは高くなっている。ここで、低誘電率な層間絶縁膜としては、ＳｉＯＣ膜に限られることはない。
【００４６】
また、窒素（Ｎ２）ガスやアンモニア（ＮＨ３）ガス等の反応性ガスを使ったプラズマ処理により、ＳｉＮｘ膜の未反応部分の反応・結合を促進させても良い。反応性ガスを使うことにより、上記の熱・衝突・光エネルギー以外に、未結合種に窒素（Ｎ）を反応させることによっても、結合促進と高密度化を行うことができる。またそれらを組み合わせて繰り返し適用しても良い。
【００４７】
ちなみにＨｅプラズマの条件例としては、２００ｍｍウェハ対応装置では、
Ｈｅ：１８０ｓｃｃｍ、圧力：５６０Ｐａ
ＲＦパワー：１５５０Ｗ
ウェハ温度：４００℃
ＮＨ３プラズマの条件例としては、２００ｍｍウェハ対応装置では、
ＮＨ３：３００ｓｃｃｍ、圧力：５３０Ｐａ
Ｈｅ：１００ｓｃｃｍ、圧力：５３０Ｐａ
ＲＦパワー：４００Ｗ
ウェハ温度：４００℃
また、通常はＧＣＩＢを行った後に、別装置で上記ＵＶキュア、ＥＢキュア、アニール、プラズマ処理等の処理を行う。しかし、ＧＣＩＢは照射スポットが小さいため、ウェハをスキャンさせてウェハ全面に照射する必要があり、スループットがあまり高く無い。
【００４８】
また、ＧＣＩＢ照射してからＵＶキュア等をするまでの放置時間が場所により違うことになるため、その放置時間によりウェハ内で場所により若干の膜質が変わる可能性もある。
【００４９】
それらの対策として、図２に示す装置を利用することにより、上記の問題を解決することができる。
この装置は、図２に示すように、１１〜１８に示す部分がＧＣＩＢ装置に相当する部分であり、１９〜２１に示す部分がＥＢキュア装置に相当する部分であり、ステージ１７上に搭載したウェハ１６上でＧＣＩＢ照射後に連続的にＥＢを照射することができる。
【００５０】
ＧＣＩＢ装置は、ガスクラスターノズル１１、イオナイザー１２、加速用高電圧電極１３、ビームニュートライザー１４、アパーチャー１５からなり、ガスクラスタービーム１８をステージ１７上のウェハ１６に照射する。ステージをスキャンすることにより、ウェハ全面にガスクラスタービーム１８を照射することができる。ＥＢキュア装置は、ＥＢチューブ１９から発生した電子ビーム２２を、アパーチャー２０で絞った後、偏向マグネット２１で方向を制御し、所望のウェハ１６上に照射する。
【００５１】
以上のように、ＧＣＩＢとＥＢキュアを組み合わせた装置でウェハをスキャンすれば、ＧＣＩＢとＥＢキュアが連続して照射できるため、ＧＣＩＢによりＣｕＳｉＮとＳｉＮｘを成膜した後、すぐにＥＢキュアを照射でき、ＧＣＩＢとＥＢキュアを合わせた処理時間が低減でき、スループットも向上すると共に、ＧＣＩＢからＥＢキュアまでの放置時間が場所に寄らず一定のため、ウェハ内で均質な膜質を実現できる。
【００５２】
また、ＧＣＩＢからＥＢキュアの間を大気に出すこともないので、水分吸着等の影響による膜質変動もなく、良好な膜質を得ることができる。
同様に、ＧＣＩＢとＵＶキュア、ＧＣＩＢとレーザーアニール、ＧＣＩＢとプラズマ処理の組み合わせに関しても、同一装置で行うことにより、同様な効果を得ることができる。
【００５３】
また、ステージにヒーターを入れることにより、ＧＣＩＢ後、すぐにかつ大気開放せずにアニールをすることも可能である。
（実施の形態２）
次に、本発明の実施の形態２の半導体装置およびその製造方法を説明する。
【００５４】
図３は本実施の形態２の半導体装置の製造方法における各工程を示す断面図である。
実施の形態１の図１（ａ）と同様に、シリコン基板上に低誘電率膜である炭素含有シリコン酸化膜（ＳｉＯＣ）からなる層形成絶縁膜としての第１の絶縁膜１と、タンタル系バリアメタル２ａ、Ｃｕ膜２ｂからなる第１のＣｕ配線２を形成する（図３（ａ））。
【００５５】
次に、ＧＣＩＢ法によりＳｉＨ４とＮ２とＨｅからできたガスクラスタ・イオンビームを表面に照射する。この際に、Ｃｕ表面が露出している部分はＣｕとＳｉＨ４とＮ２が反応しＣｕＳｉＮ層３３ａが形成されるが、そのようにＣｕＳｉＮ層でＣｕ表面が覆われると、こんどはＳｉＨ４とＮ２が反応し、シリコンナイトライド（ＳｉＮｘ）膜３３ｃが形成される。一方、第１の絶縁膜１上はＳｉＯＣとＳｉＨ４とＮ２の反応層３３ｂが形成され、その後に、ＳｉＮｘ膜３３ｃが形成される（図３（ｂ））。
【００５６】
その後、ウェットエッチにより上記のＳｉＮｘ膜３３ｃを除去する（図３（ｃ））。この際に用いる薬液として例えばＨＦ系を用いれば、ＣｕＳｉＮ層３３ａやＣｕ膜２ｂ、タンタル系バリアメタル２ａ、ＳｉＯＣからなる第１の絶縁膜１と選択比を確保しながら、ＳｉＮｘ膜３３ｃを確実に除去することが可能である。
【００５７】
その後、ＮＨ３プラズマ処理を行った後に、ＳｉＣＯ（上）／ＳｉＣＮ（下）等やＳｉＮｘのライナー膜３３ｄ＜３０ｎｍ＞をプラズマＣＶＤ法で成膜する（図３（ｄ））。
その後、実施の形態１と同様に、上層配線を形成するためのＳｉＯＣからなる層形成絶縁膜としての第２の絶縁膜４＜２４０ｎｍ＞とプラズマ酸化膜５＜８０ｎｍ＞を成膜する。その後、通常のデュアルダマシン法によりフォトリソグラフィー法及びドライエッチ法およびアッシングと洗浄により、ビアホールＨ１（図３（ｅ））を形成する。この際に、ビアエッチはライナー膜３３ｄを完全に抜かないようにする。
【００５８】
その後、ビアホールＨ１をレジストプラグで埋め込み平坦化した後に、フォトリソグラフィー法とドライエッチ法及びアッシングと洗浄により、配線溝Ｍ２（図３（ｆ））を形成し、その後に、全面エッチによりビアホールＨ１の底部のライナー膜３３ｄを抜き、洗浄を行う（図３（ｇ））。この全面エッチの際に、表面のプラズマ酸化膜５も＜５０ｎｍ＞削れる。またこの際には、ビアホールＨ１の底部のＣｕＳｉＮ層３３ａは抜いても抜かなくても良い。
【００５９】
その後、ビアホールＨ１底部のＣｕ上の酸化膜を還元するためにＨ２雰囲気中でのアニールを行い、大気開放せず、タンタル系バリアメタル６ａ＜１５ｎｍ＞、シードＣｕ層＜３０ｎｍ＞をスパッタ法により成膜し、その後に、電界めっき法によりＣｕ膜６ｂ＜４００ｎｍ＞を成膜し、Ｎ２雰囲気でアニール＜３００℃＞を行った後、ＣＭＰ法により配線溝Ｍ２内以外のＣｕ膜６ｂ、バリアメタル６ａを除去すると共に、プラズマ酸化膜５の全てとＳｉＯＣ膜の表面を２０ｎｍ削り取り、第２のＣｕ配線６＜高さ：１２０ｎｍ＞を形成する。
【００６０】
その後、再度ＧＣＩＢ法によりＣｕＳｉＮ層３７ａ、反応層３７ｂ、ＳｉＮｘ膜を形成し、ウェットエッチでＳｉＮｘ膜を除去し、その後、ＮＨ３プラズマ処理を行った後に、ＳｉＣＮ単層膜やＳｉＣＯ（上）／ＳｉＣＮ（下）等の積層膜やＳｉＮｘのライナー膜３７ｄ＜３０ｎｍ＞やＢＮ（ボロンナイトライド）膜をプラズマＣＶＤ法で成膜する（図３（ｈ））。以上のような工程を繰り返すことにより多層配線を形成することができる。ここで、ＳｉＣＯ膜はＳｉベースでＯが結合したものである。また、ＳｉＯＣ膜はＳｉ−Ｏの骨格がベースで、Ｓｉ−Ｏの骨格に−ＣＨ３基がついたものであるＳｉＯＣ膜の方が、ＳｉＣＯ膜よりも骨格ベースの違いにより、密度が小さくなっている。
【００６１】
ＧＣＩＢ法によれば、ＣｕＳｉＮ層形成の時間がＣｕ表面状態に大きく依存する。従ってＣｕ表面状態のばらつきにより、所望のＣｕＳｉＮ層を形成するまでの時間等が場所によりばらつくため、ウェハ全面で所望のＣｕＳｉＮ層を確保しようとすると、膜質の悪いＳｉＮｘ膜ができてしまうところが必ず存在すると共に、その膜厚もばらつく（図３（ｂ）参照）。
【００６２】
しかし、上記実施の形態２によると、ＧＣＩＢ法により余分に形成された膜質が悪く膜厚ばらつきのあるＳｉＮｘ膜３３ｃを除去でき、プラズマＣＶＤ法により新たに膜質が良く膜厚均一性の良いライナー膜３３ｄを形成することができる。
【００６３】
従って、ライナー膜３３ｄ、３７ｄのバリア性が十分確保できるため、第１のＣｕ配線２と第２のＣｕ配線６間の層間リークが低減できると共に、ＴＤＤＢ寿命が改善する。また同時に第１の絶縁膜１と反応層３３ｂとＳｉＮｘ層３３ｄとの界面についても膜質が向上するので、第１のＣｕ配線２間及び第２のＣｕ配線６間の配線間リークは低減し、ＴＤＤＢ寿命も向上すると共に、密着性も向上する。
【００６４】
また、上層配線形成時のビアホール形成のためのビアエッチ時に（図３（ｅ）参照）、このライナー膜３３ｄは高密度な膜になるので、第２の絶縁膜４と高いエッチング選択比を確保できるため、良好なコンタクト特性を確保できつつ、ライナー膜３３ｄ、３７ｄの膜厚も薄くできるため、配線間の実効誘電率を低くでき、配線遅延の低減が可能となる。
【００６５】
ちなみに、従来例では、ＳｉＯＣとＳｉＨ４とＮ２の反応層１０３ｂと、その上のＳｉＮｘ膜１０３ｃは連続的に徐々に成分が変化する構造になっているが、本実施の形態で仕上がった構造では、ＳｉＯＣとＳｉＨ４とＮ２の反応層３３ｂとライナー膜３３ｄは連続的にはなっていないため、界面がはっきりした構造になっている。
【００６６】
なお、実施の形態１で行ったＧＣＩＢ照射によるＳｉＮｘ膜形成後、ＵＶキュア等を施した後に、上記ウェットエッチを行い、十分高密度化されず残留したＳｉＮｘ膜を除去する手法も、膜質を向上するのに十分に有効である。
【産業上の利用可能性】
【００６７】
本発明の半導体装置およびその製造方法は、配線に十分なＥＭ耐性を確保しつつ、配線層間・線間リークを低減しかつＴＤＤＢ寿命を向上することができるとともに、ビアエッチの際に高選択比を確保して高信頼性な配線を得ることができるもので、配線上に導電体キャップ膜を形成して信頼性を向上させる技術等に有用である。
【図面の簡単な説明】
【００６８】
【図１】本発明の実施の形態１の半導体装置の製造方法における各工程を示す断面図
【図２】同実施の形態１の半導体装置の製造方法においてＧＣＩＢとＵＶキュアを同一装置で行うための製造装置の概念図
【図３】本発明の実施の形態２の半導体装置の製造方法における各工程を示す断面図
【図４】従来の半導体装置の製造方法における各工程を示す断面図
【符号の説明】
【００６９】
１    第１の絶縁膜
２    第１のＣｕ配線
２ａ    タンタル系バリアメタル
２ｂ    Ｃｕ膜
３ａ、３３ａ    ＣｕＳｉＮ層
３ｃ、３３ｃ    シリコンナイトライド（ＳｉＮｘ）膜
３ｂ、３３ｂ    反応層
３ｄ    （高密度化した）ＳｉＮｘ膜
３３ｄ、３７ｄ    （高密度化した）ＳｉＮｘのライナー膜
４    第２の絶縁膜
５    プラズマ酸化膜
６    第２のＣｕ配線
６ａ    タンタル系バリアメタル
６ｂ    Ｃｕ膜
７ａ、３７ａ    ＣｕＳｉＮ層
７ｂ、３７ｂ    反応層
７ｄ    （高密度化した）ＳｉＮｘ膜
Ｍ１、Ｍ２    配線溝
Ｈ１    ビアホール
【図１】
2009117673.tif 000003
【図２】
2009117673.tif 000004
【図３】
2009117673.tif 000005
【図４】
2009117673.tif 000006