(57)【要約】【課題】メモリセルアレイのバンク構成を任意に設定することができる半導体メモリを実現する。【解決手段】本発明の半導体メモリは、メモリセルが行および列方向に繰り返し配置され、複数のバンク領域に分割されたメモリセルアレイ１４と、バンク領域ごとに設けられ、入力されるバンクアドレスに基づいてバンク領域を選択的に活性化するバンクデコーダ１３と、あらかじめ設定されているアドレス対応に基づいて、外部から入力される外部アドレスをバンクアドレスに変換してバンクデコーダ１３へ出力するバンク制御回路１２を有する。【選択図】図１
2009245561.tif 000002
【特許請求の範囲】
【請求項１】
メモリセルが行および列方向に繰り返し配置され、複数のバンク領域に分割されたメモリセルアレイと、
前記バンク領域ごとに設けられ、入力されるバンクアドレスに基づいて前記バンク領域を選択的に活性化するバンクデコーダと、
あらかじめ設定されているアドレス対応に基づいて、外部から入力される外部アドレスを前記バンクアドレスに変換して前記バンクデコーダへ出力するバンク制御手段を有することを特徴とする半導体メモリ。
【請求項２】
前記アドレス対応は、前記バンクアドレスへの変換に先立って前記バンク制御手段に入力されるコンフィグレーションコマンドにより設定されることを特徴とする請求項１に記載の半導体メモリ。
【請求項３】
前記コンフィグレーションコマンドは、前記バンクアドレスに対応させる前記外部アドレスを有することを特徴とする請求項２に記載の半導体メモリ。
【請求項４】
前記コンフィグレーションコマンドでは、複数の異なる前記バンクアドレスに対して同一の前記外部アドレスを設定することができることを特徴とする請求項２に記載の半導体メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリに係わり、特に、バンクを有する半導体メモリに関する。
【背景技術】
【０００２】
複数のバンクを有する従来の半導体メモリは、半導体プロセス技術の微細化に伴ってデザインルールが縮小され、バンク構成も変更される場合が多くあった。例えば、１２８ＭｂｉｔのＮＯＲ型ＥＥＰＲＯＭでは、デザインルール１６０ｎｍ世代のバンク構成は、１６Ｍｂｉｔ×２Ｂａｎｋ＋４８Ｍｂｉｔ×２Ｂａｎｋ（Ｔｏｔａｌ ４Ｂａｎｋ）であり、１３０ｎｍ世代のバンク構成は、８Ｍｂｉｔ×１６Ｂａｎｋ（Ｔｏｔａｌ １６Ｂａｎｋ）であり、９０ｎｍ世代のバンク構成は、１６Ｍｂｉｔ×８Ｂａｎｋ（Ｔｏｔａｌ ８Ｂａｎｋ）であるというように世代ごとにバンクサイズおよびバンク数が異なっていた。
【０００３】
このため、半導体メモリの世代交代にあたって、ユーザは古い世代の半導体メモリに対して開発されたソフトウェアをバンク構成の変更にあわせて修正するか、新しい世代の半導体メモリを古い世代のバンク構成に見せかけるための特別なコントローラ（例えば、「特許文献１」を参照。）を用意しなければならないという問題があった。
【特許文献１】特開２００５−２５８８０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、メモリセルアレイのバンク構成を任意に設定することができる半導体メモリを提供する。
【課題を解決するための手段】
【０００５】
本発明の一態様によれば、メモリセルが行および列方向に繰り返し配置され、複数のバンク領域に分割されたメモリセルアレイと、前記バンク領域ごとに設けられ、入力されるバンクアドレスに基づいて前記バンク領域を選択的に活性化するバンクデコーダと、あらかじめ設定されているアドレス対応に基づいて、外部から入力される外部アドレスを前記バンクアドレスに変換して前記バンクデコーダへ出力するバンク制御手段を有することを特徴とする半導体メモリが提供される。
【発明の効果】
【０００６】
本発明によれば、メモリセルアレイのバンク構成を任意に設定することができるので、新しい世代の半導体メモリを容易に使用することができる。
【発明を実施するための最良の形態】
【０００７】
以下、図面を参照しながら、本発明の実施例を説明する。
【実施例】
【０００８】
図１は、本発明の実施例に係わる半導体メモリを示す回路ブロック図である。ここでは、主に、メモリセルアレイ１４のバンク制御にかかわる部分を示した。また、ここでは、一例として、１２８Ｍｂｉｔのメモリセルを有する１６バンク構成の半導体メモリを用いて説明する。
【０００９】
本発明の実施例に係わる半導体メモリは、コマンドデコーダ１１、バンク制御回路１２、１６個のバンクデコーダ１３（ＤＢ-０〜ＤＢ-１５）、およびメモリセルアレイ１４を備えている。
【００１０】
コマンドデコーダ１１の第１の入力にはアドレスバスを介して外部アドレス信号（Ａｄｄｒｅｓｓ）が入力され、第２の入力にはデータバスを介してデータ信号（Ｄａｔａ）が入力され、第３の入力にはチップイネーブル信号（/ＣＥ）が入力され、第４の入力にはライトイネーブル信号（/ＷＥ）が入力され、コマンドデコーダ１１の出力はバンク制御回路１２へ供給され、バンク制御回路１２の出力はバンクアドレスとしてバンクデコーダ１３へ供給されている。
【００１１】
コマンドデコーダ１１は、ＡｄｄｒｅｓｓおよびＤａｔａを解析してコンフィグレーションコマンドやアクセスコマンドなどユーザが入力したコマンド群を認識し、これらに基づいてバンク制御回路１２へ必要な内部信号を出力する。
【００１２】
コンフィグレーションコマンドは、メモリセルアレイ１４へのアクセスに先立って、ユーザが入力する外部アドレスとメモリセルアレイ１４のバンク領域とのアドレス対応を設定するコマンドである。コンフィグレーションコマンドによって半導体メモリのバンク構成が見かけ上古い世代のバンク構成と同じになるように設定される。コンフィグレーションコマンドの詳細は、図２を用いて後述する。
【００１３】
アクセスコマンドは、メモリセルアレイ１４へのデータの書き込み、メモリセルアレイ１４からのデータの読み出し、およびそれらに伴うバンクの指定などを行う通常のコマンド群で、アクセスコマンドに付随して入力される外部アドレスは古い世代の半導体メモリに対するものと同じである。すなわち、コンフィグレーションコマンドで古い世代のバンク構成を設定すれば、古い世代の半導体メモリ用に開発されたプログラムをそのまま新しい世代の半導体メモリで使用することができるようになる。
【００１４】
バンク制御回路１２は、コンフィグレーションコマンドによってあらかじめ設定されているアドレス対応に基づいて、アクセスコマンドに伴って外部から入力される外部アドレスをメモリセルアレイ１４の物理的なバンク構成（以下、「物理バンク」ともいう。）に対応したバンクアドレスに変換してバンクデコーダ１３へ出力する。
【００１５】
バンクデコーダ１３は、メモリセルアレイ１４のバンク領域ごとに設けられた１６個のバンクデコーダＢＤ-０〜ＢＤ-１５で構成され、バンク制御回路１２から供給された物理的なバンクアドレスに基づいて特定のバンク領域を選択的に活性化する。
【００１６】
メモリセルアレイ１４は、行および列方向に繰り返し配置された１２８Ｍｂｉｔのメモリセルで構成され、８Ｍｂｉｔごとの１６個のバンク領域（以下、「バンク０〜バンク１５」という。）に分割されている。バンク領域の分割およびそれぞれの領域に対応するＢＤ-０〜ＢＤ-１５は物理的な配置が固定されており、これらはバンクアドレス（物理バンク）によって識別される。
【００１７】
次に、上述した構成を持つ半導体メモリの動作について説明する。  
図２は、本発明の実施例に係わる半導体メモリのコンフィグレーションコマンドを示す入力波形図である。ここでは、一例として、バンク０〜バンク１５の見かけ上のバンクアドレスをデータバスから順次コード入力する例を示した。
【００１８】
本発明の実施例に係わる半導体メモリのコンフィグレーションコマンドは、バンク設定コマンドおよびバンク指定コード入力を備えている。
【００１９】
バンク設定コマンドは、コンフィグレーションコマンドの開始を識別するもので、ＡｄｄｒｅｓｓおよびＤａｔａから入力される。
【００２０】
バンク指定コード入力は、バンク設定コマンドに続いてＤａｔａから入力され、バンク０〜バンク１５に対応する見かけ上のバンクアドレス（外部アドレス）が順次入力される。バンク制御回路１２は、コンフィグレーションコマンドで入力されたこれらのバンクアドレス（外部アドレス）をアドレス対応として保持し、この後アクセスコマンドが入力されるとそのアドレス対応に基づいてバンクアドレス（物理バンク）を生成し、バンクデコーダ１３へ供給する。
【００２１】
図３は、本発明の実施例に係わる半導体メモリのバンク設定例を示すイメージ図である。ここでは、一例として、物理的に１６バンクあるバンク構成を見かけ上古い世代の４バンク構成（１６Ｍｂｉｔ×２Ｂａｎｋ＋４８Ｍｂｉｔ×２Ｂａｎｋ）に設定する例を示した。
【００２２】
ここに示したバンク設定例では、物理バンク０および物理バンク１が見かけ上のバンク０に設定され、物理バンク２〜物理バンク７が見かけ上のバンク１に設定され、物理バンク８〜物理バンク１３が見かけ上のバンク２に設定され、物理バンク１４および物理バンク１５が見かけ上のバンク３に設定される。
【００２３】
すなわち、コンフィグレーションコマンドのバンク指定コード入力としては、バンク０およびバンク１に対して“００ｈ”（末尾の“ｈ”は１６進数であることを示す。）が入力され、バンク２〜バンク７に対して“０１ｈ”が入力され、バンク８〜バンク１３に対して“０２ｈ”が入力され、バンク１４およびバンク１５に対して“０３ｈ”が入力される。
【００２４】
このようにコンフィグレーションコマンドでひとたびアドレス対応が設定されると、それ以降のアクセスコマンドでは、バンク制御回路１２は設定された見かけ上のバンクアドレスに対応するバンクアドレス（物理バンク）をバンクデコーダ１３へ出力する。例えば、アクセスコマンドで外部アドレスとしてバンク３が入力されると、バンク制御回路１２はバンク１４またはバンク１５のバンクアドレスをバンクデコーダ１３へ出力する。どちらのバンクアドレス（物理バンク）が出力されるかは、そのアクセスコマンドに付随したアドレス（通常はローアドレスの上位ビット。）に基づいて決定される。
【００２５】
なお、半導体メモリの電源投入直後におけるデフォルト設定では、アドレス対応は物理バンクに基づくものとなっている。すなわち、見かけ上のバンクアドレスは物理バンクと同じになっている。
【００２６】
図４は、本発明の実施例に係わる半導体メモリの別のバンク設定例を示すイメージ図である。ここでは、一例として、物理的に１６バンクあるバンク構成を見かけ上古い世代の１バンク構成に設定する例を示した。
【００２７】
ここに示したバンク設定例では、物理バンク０〜物理バンク１５がすべて見かけ上のバンク０に設定される。すなわち、コンフィグレーションコマンドでのバンク指定コード入力はすべて“００ｈ”である。
【００２８】
このため、これ以降のアクセスコマンドの入力に対しては、そのアクセスコマンドに付随したアドレス（通常はローアドレスの上位ビット。）に基づいてバンクデコーダ１３へ出力されるバンクアドレス（物理バンク）が決定される。
【００２９】
このように、アドレス対応を設定することで、バンク構成を前提としない半導体メモリ用に開発されたプログラムを複数のバンクを有する新しい半導体メモリで容易に使用することができるようになる。
【００３０】
上記実施例によれば、メモリセルアレイ１４のバンク構成を任意に設定することができるので、バンク構成の異なる新しい世代の半導体メモリを容易に使用することができる。
【００３１】
上述の実施例では、メモリセルアレイ１４は１６のバンク領域に分割されているとしたが、本発明はこれに限られるものではなく、原理的にはどのようなバンク構成であっても適用可能である。また、１つのバンク領域は８Ｍｂｉｔのメモリセルで構成されるとしたが、本発明はこれに限られるものではない。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施例に係わる半導体メモリを示す回路ブロック図。
【図２】本発明の実施例に係わる半導体メモリのコンフィグレーションコマンドを示す入力波形図。
【図３】本発明の実施例に係わる半導体メモリのバンク設定例を示すイメージ図。
【図４】本発明の実施例に係わる半導体メモリの別のバンク設定例を示すイメージ図。
【符号の説明】
【００３３】
１１  コマンドデコーダ
１２  バンク制御回路
１３  バンクデコーダ
１４  メモリセルアレイ
【図１】
2009245561.tif 000003
【図２】
2009245561.tif 000004
【図３】
2009245561.tif 000005
【図４】
2009245561.tif 000006