(57)【要約】【課題】半導体基板（第一基板）上に配された一方の配線の上方空間において、前記半導体基板上に配された他方の配線が、はんだバンプを介して前記半導体基板とは別体をなす基板（第二基板）と接続を可能とする構成を備えた半導体パッケージを提供することを目的とする。【解決手段】半導体基板１、半導体基板１の一面に配された絶縁樹脂層６、絶縁樹脂層６上に配された樹脂ポスト５、絶縁樹脂層６上にあって、一部が樹脂ポスト５内部を通過するように配された第一配線３ａ、及び一端が樹脂ポスト５の頂面にあり、他端が絶縁樹脂層６の上面に延設された第二配線３ｂ、を少なくとも備え、第一配線３ａと第二配線３ｂが非接触状態にあること。【選択図】図１
2009117481.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板、前記半導体基板の一面に配された絶縁樹脂層、前記絶縁樹脂層上に配された樹脂ポスト、前記絶縁樹脂層上にあって、一部が前記樹脂ポスト内部を通過するように配された第一配線、及び一端が前記樹脂ポストの頂面にあり、他端が前記絶縁樹脂層の上面に延設された第二配線、を少なくとも備え、前記第一配線と前記第二配線が非接触状態にあることを特徴とする半導体パッケージ。
【請求項２】
前記第一配線の一部と前記第二配線の一端とが略平行に配されていることを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記第二配線を複数備え、前記樹脂ポストの頂面において、少なくとも１つのはんだバンプがそれぞれの前記第二配線の一端に載置されていることを特徴とする請求項２に記載の半導体パッケージ。
【請求項４】
半導体基板、前記半導体基板の一面に配された絶縁樹脂層、前記絶縁樹脂層上に配された樹脂ポスト、前記絶縁樹脂層上にあって、一部が前記樹脂ポスト内部を通過するように配された第一配線、及び一端が前記樹脂ポストの頂面にあり、他端が前記絶縁樹脂層の上面に延設された第二配線、を少なくとも備え、前記第一配線と前記第二配線が非接触状態にある半導体パッケージの製造方法であって、
前記絶縁樹脂層、前記第一配線、及び前記樹脂ポストをレジストで覆う工程、
前記樹脂ポストの頂面が埋まるように、前記レジスト上に樹脂を形成する工程、
前記樹脂を削り、前記樹脂ポストの頂面を平坦化する工程、
及び前記樹脂及び前記レジストを除去する工程、を少なくとも備えたことを特徴とする半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージに係り、より詳しくは、半導体基板上におけるはんだバンプの設計自由度を向上せしめた半導体パッケージおよびその製造方法に関する。
【背景技術】
【０００２】
近年の情報通信市場の急速な発展により、無線通信機に搭載される高周波回路に対し、小型化、低コスト化が強く求められている。そのため、高周波回路の分野において、トランジスタ等の能動素子と、誘導素子等の受動素子を同一半導体基板上に作りこみ、ワンチップに集積したＩＣの開発が進んでいる。
【０００３】
ウエハレベルパッケージ（Wafer Level Package,ＷＬＰ）は半導体パッケージの一種であり、ウエハ上に、絶縁樹脂層、配線、封止層などを形成し、さらにはんだバンプを形成した後、ダイシングにより複数のチップを得る。このＷＬＰでは、前記チップがそのままのサイズでパッケージの施された半導体チップとなるため、その占有面積を狭くすることができ、高密度実装が可能である。この、ＷＬＰにおいては、半導体基板上に作製されたＩＣの入出力端子を、配線によりグリッドアレイ状に配置されたはんだバンプに接続する。ＷＬＰをプリント配線板等に実装する際は、このはんだバンプ面をフェイスダウンにし、フリップチップ接合する。
【０００４】
例えば、半導体基板上のＩＣに集積可能な誘導素子として、ＷＬＰの再配線を用いて誘導素子を形成する技術が提案されている（特許文献１）。この従来のＷＬＰの再配線を用いた誘導素子は、厚い配線厚のＣｕ配線を用いるため抵抗が小さく、また、絶縁樹脂層の上に形成することから、誘導素子と半導体基板との距離が遠くなるため、基板損失を小さくできる。
【０００５】
しかしながら、誘導素子等は、はんだバンプを形成するためのバンプ用パッドと同一平面上に形成されているため、誘導素子等とバンプ用パッドを互いに避けて配置する必要があり、はんだバンプを介して半導体パッケージを他の基板と電気的に接続する場合、はんだバンプの配置、あるいは誘導素子の形状や配置に制約を受ける虞があった。また、狭ピッチのはんだバンプが必要な半導体パッケージにおいては、再配線による誘導素子の形成が困難であった。
【特許文献１】特開２００３−３４７４１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記事情に鑑みてなされたものであって、半導体基板（第一基板）上に配された一方の配線の上方空間において、前記半導体基板上に配された他方の配線が、はんだバンプを介して前記半導体基板とは別体をなす基板（第二基板）と接続を可能とする構成を備えた半導体パッケージ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の請求項１に係る半導体パッケージは、半導体基板、前記半導体基板の一面に配された絶縁樹脂層、前記絶縁樹脂層上に配された樹脂ポスト、前記絶縁樹脂層上にあって、一部が前記樹脂ポスト内部を通過するように配された第一配線、及び一端が前記樹脂ポストの頂面にあり、他端が前記絶縁樹脂層の上面に延設された第二配線、を少なくとも備え、前記第一配線と前記第二配線が非接触状態にあることを特徴とする。
【０００８】
本発明の請求項２に係る半導体パッケージは、請求項１において、前記第一配線の一部と前記第二配線の一端とが略平行に配されていることを特徴とする。
【０００９】
本発明の請求項３に係る半導体パッケージは、請求項２において、前記第二配線を複数備え、前記樹脂ポストの頂面において、少なくとも１つのはんだバンプがそれぞれの前記第二配線の一端に載置されていることを特徴とする。
【００１０】
本発明の請求項４に係る半導体パッケージの製造方法は、半導体基板、前記半導体基板の一面に配された絶縁樹脂層、前記絶縁樹脂層上に配された樹脂ポスト、前記絶縁樹脂層上にあって、一部が前記樹脂ポスト内部を通過するように配された第一配線、及び一端が前記樹脂ポストの頂面にあり、他端が前記絶縁樹脂層の上面に延設された第二配線、を少なくとも備え、前記第一配線と前記第二配線が非接触状態にある半導体パッケージの製造方法であって、前記絶縁樹脂層、前記第一配線、及び前記樹脂ポストをレジストで覆う工程、前記樹脂ポストの頂面が埋まるように、前記レジスト上に樹脂を形成する工程、前記樹脂を削り、前記樹脂ポストの頂面を平坦化する工程、及び前記樹脂及び前記レジストを除去する工程、を少なくとも備えたことを特徴とする。
【発明の効果】
【００１１】
本発明の半導体パッケージは、半導体基板の一面に配した絶縁樹脂層を介して樹脂ポストが配している。この樹脂ポストの内部を、絶縁樹脂層上に配した第一配線の一部が通過している。また、樹脂ポストの頂面には、絶縁樹脂層上に配した第二配線の一端が配している。
この構成により、半導体基板上の第一配線が配された上方空間において、樹脂ポストを介して他の基板と接続するはんだバンプを第二配線上に形成することが可能となり、半導体基板上の限られたスペースを有効利用することが可能となる。
例えば、誘導素子に本発明を適用した際には、該誘導素子の形状や配置における設計の自由度を向上することができる。
【００１２】
本発明の半導体パッケージの製造方法は、半導体基板、前記半導体基板の一面に配された絶縁樹脂層、前記絶縁樹脂層上に配された樹脂ポスト、前記絶縁樹脂層上にあって、一部が前記樹脂ポスト内部を通過するように配された第一配線、及び一端が前記樹脂ポストの頂面にあり、他端が前記絶縁樹脂層の上面に延設された第二配線、を少なくとも備え、前記第一配線と前記第二配線が非接触状態にある半導体パッケージの製造方法であって、前記絶縁樹脂層、前記第一配線、及び前記樹脂ポストをレジストで覆う工程、前記樹脂ポストの頂面が埋まるように、前記レジスト上に樹脂を形成する工程、前記樹脂を削り、前記樹脂ポストの頂面を平坦化する工程、及び前記樹脂及び前記レジストを除去する工程、を少なくとも備えている。
樹脂ポスト平坦化プロセスにより、第一配線または第一配線よりなる誘導素子と絶縁樹脂層とによって生じる段差上に、頂上部が平坦な樹脂ポストを形成することが可能となる。そのため、半導体基板上に形成した第一配線や誘導素子の配置等に囚われることなく樹脂ポスト及び樹脂ポスト上にはんだバンプを形成することが可能となる。
また、絶縁樹脂層と平行で、かつ、平坦な頂上部を有した樹脂ポストを形成することができるため、半導体基板と配線基板とをフリップチップ接合する場合、両者を水平に接合することが可能となる。従って、電気的な接続不良や位置ずれ等を抑制することができ、接続信頼性の向上が図れる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明を、図面を参照して詳細に説明するが、本発明はこれに限定されるものではなく、本発明の主旨を逸脱しない範囲において種々の変更が可能である。
図１は、本発明の第一実施形態に係る半導体パッケージの模式的な図である。図1（ａ）は、紙面上において上面より見た本発明のＷＬＰにおける平面図、図１（ｂ）は、図１（ａ）におけるＭ−Ｍ断面図であり、Ａが本発明に係る構造を示し、Ｂは従来の構造を示している。
図１（ｂ）の構造Ａに示すように、本発明の半導体パッケージは、半導体基板１の一面に配した絶縁樹脂層６上に、第一配線３ａの一部と、第二配線３ｂの一端とが樹脂ポスト５を介して順に配されている。
【００１４】
半導体基板１に関しては、その表面に集積回路を形成する基板であり、例えば厚みが数百μｍ程度をしたシリコンやガリウム砒素、ゲルマニウム等である。また、半導体基板１の表面には、ＳｉＮまたはＳｉＯ２等のパッシベーション膜（図示略）を形成したものが好ましい。このパッシベーション膜は、膜厚が例えば０．１〜０．５μｍである。
また、半導体基板１は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法に切断（ダイシング）した半導体チップであってもよい。半導体基板１が半導体チップである場合、シリコンウエハ等の半導体ウエハの上に、各種半導体素子やＩＣ、誘導素子やはんだバンプ等を複数組、形成した後、チップ寸法に切断することにより複数の半導体パッケージを得ることができる。
【００１５】
絶縁樹脂層６に関しては、その材料は、例えばポリイミド樹脂、エポキシ樹脂、シリコン樹脂等が挙げられ、その厚さは、所要の絶縁性を具備可能な厚さに設定でき、例えば５〜５０μｍである。
【００１６】
配線３（第一配線３ａ及び第二配線３ｂ）に関しては、導電性に優れる材料が好ましい。このような材料として、例えば、ＣｕやＡｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ等が挙げられ、Ｃｕが好ましい。配線３の厚さとしては、例えば５〜５０μｍであり、これにより十分な導電性が得られる。
第一配線３ａは、例えば、一端が半導体基板１上に設けた電極と電気的に接続され、他端が他の電極と電気的に接続されているものである。この一端から他端までの第一配線３ａ間の一部に、樹脂ポスト５が配する。また、第一配線３ａは誘導素子等を形成してもよい。
第二配線３ｂは、一端が樹脂ポスト５上に配し、他端が、例えば電極等に電気的に接続される。樹脂ポスト５上に配された第二配線３ｂの一端は、ＷＬＰのはんだバンプを形成するためのパッドであり、厚膜のＣｕ等により形成される。その厚さに関しては、５〜５０μｍ程度が好ましい。また、はんだバンプとの濡れ性を向上させるため、樹脂ポスト頂上部に配した第二配線３ｂの一端は、Ｎｉ及びＡｕからなるめっき層を備えていてもよい。
【００１７】
樹脂ポスト５に関しては、絶縁樹脂層６または第一配線３ａの一部を介して円錐台状に突設され、その大きさに関しては、適用する半導体パッケージを考慮して適宜調節して用いることができ、例えば高さが１０〜１００μｍ、頂部の直径が５０〜５００μｍ、底部の直径が５５〜５５０μｍである。樹脂ポスト５を形成する材料としては、例えばポリイミド系、エポキシ系、またはシリコン系等の液状樹脂が挙げられる。
樹脂ポスト５は、平坦な頂上部を有し、その頂上部に第二配線３ｂの一端が配している。樹脂ポスト５の側面には、頂上部から延設される第二配線３ｂが配している。また、樹脂ポスト５の頂上部に設けられた第二配線３ｂの一端には、はんだバンプ（図示略）が形成されるようになっている。樹脂ポスト５は半導体基板１上に複数設けることができ、それぞれの樹脂ポスト５の高さを略同一とすることが好ましい。具体的には、各樹脂ポスト５の高さのばらつきが、２μｍ以内とすることが好ましい。
これにより、半導体パッケージと他の基板（図示略）とをフリップチップ接合した場合、樹脂ポスト５の頂上部が平坦であり、かつ、複数の樹脂ポストの高さが略同一であることから、両者の間隔が接合面内で一定となり、均一な接合を得ることができる。これにより、半導体基板１と他の基板との電気的な接続不良や位置ずれ等が抑制され、接続信頼性の向上が図れる。他の基板としては、半導体基板でもよく、配線基板等でもよい。
【００１８】
はんだバンプ７に関しては、半導体パッケージ１０の第二配線３ｂと図示略の配線基板とを電気的に接続するためのものであり、樹脂ポスト５の頂上部に配した第二配線３ｂ上に形成される。はんだバンプ７は、ボイドの数が極めて少ない高密度のはんだボールにより構成され、単位体積あたりのボイドの数は１×１０−７〜２×１０−７個／μｍ３程度である。これは、１個のはんだバンプが１〜２個のボイドを有することを意味する。はんだバンプ７には、共晶はんだ、鉛を含まない高温はんだ等を用いることができる。また、Ａｕからなるスタッドバンプを用いることにより、狭ピッチのはんだバンプを備えることが可能となる。
【００１９】
以上に説明したような半導体パッケージは、第一配線３ａと絶縁樹脂層６とで生じる段差部上に樹脂ポスト５が配している。この樹脂ポスト５の頂上部に設けた第二配線３ｂには、はんだバンプ７が形成できる。よって、半導体基板１上に形成された第一配線３ａの配置に囚われることなく、樹脂ポスト５を介してはんだバンプ７を形成することが可能となり、半導体基板１上に自由度を高く第一配線３ａや第二配線３ｂ、はんだバンプ７を形成することができる。
また、樹脂ポスト５の頂上部は平坦であるため、配線基板とフリップチップ接合をした場合、均一な接合を得ることができる。従って、半導体パッケージ１０と配線基板との電気的な接続信頼性の向上を図ることができる。
また、樹脂ポスト上に延設される第二配線３ｂは樹脂ポスト５の側面を利用して形成するため、第一配線３ａと第二配線３ｂとの接触を避けることができる。
【００２０】
絶縁樹脂層上に配した第一配線の一部と、樹脂ポスト５の頂面に配した第二配線の一端とを平行とすることが好ましい。これにより、半導体パッケージと配線基板（図示略）とをフリップチップ接合した場合、半導体基板１と配線基板とが水平に接合する。そのため、電気的な接続不良や位置ずれ等が抑制され、接続信頼性の向上が図れる。
【００２１】
図２（ａ）は、図１（ａ）と同一であり、図２（ｂ）は、図２（ａ）において半導体基板１と誘導素子４のみを記載した模式図である。
【００２２】
図２に示すように、本発明の半導体パッケージ１０は、半導体基板１の他面に複数の機能素子（図示略）を配しており、半導体基板１の一面に、機能素子と電気的に接続した複数の電極２が絶縁樹脂層上で露呈して配している。
電極２に関しては、機能素子、第一配線３ａ、または第二配線３ｂ等と電気的に接続され、Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ等が用いられる。これらは、Ｉ／Ｏパッドとして用いられる。
【００２３】
また、絶縁樹脂層６上には、その一端が電極２と電気的に接続する第一配線３ａが配しており、この第一配線３ａによって誘導素子４が絶縁樹脂層６上に形成されている。
【００２４】
誘導素子４に関しては、第一配線３ａにより形成され、例えば、対称型誘導素子、メアンダ型誘導素子、スパイラル型誘導素子等が挙げられる。この場合、半導体基板１上に絶縁樹脂層６を介して配した一層目の第一配線３ａによりスパイラル配線の交差部のアンダーパスを形成した後、その上に更に二層目の絶縁樹脂層６を形成する。この二層目の絶縁樹脂層上に二層目の第一配線３ａを形成し、この二層目の第一配線３ａを用いて誘導素子４のスパイラル配線を形成する。
または、一層目の第一配線３ａにより誘導素子４のスパイラルを形成し、ＩＣ側のＡｌ配線（図示略）を用いてスパイラル配線の交差部のアンダーパスを形成しても良い。
【００２５】
本発明の半導体パッケージ１０は、機能素子、電極２、絶縁樹脂層６、第一配線３ａ、第二配線３ｂ、樹脂ポスト５、及びはんだバンプ等を形成し、パッケージングが完了した後に、半導体基板１をチップ状に切り出すことが好ましい。
【００２６】
図２に示すように、第一配線３ａにより形成された誘導素子４が半導体基板１上に配している場合においても、誘導素子４の一部上に樹脂ポスト５を形成できることから、誘導素子４の半導体基板１上における配置に囚われることなく樹脂ポスト５を介してはんだバンプ７を形成することが可能となる。従来においては、このように誘導素子４が形成された半導体基板１上においては、はんだバンプ７の形成位置が限定されることから、狭ピッチのはんだバンプを形成することが困難であったが、本発明を適用することにより、樹脂ポスト５を介して狭ピッチのはんだバンプを容易に形成することが可能となる。
また、樹脂ポスト５の側面を利用して第二配線３ｂを形成するため、第一配線３ａと第二配線３ｂとが接触することはなく、両者のクロストークに起因するノイズの発生を低減することができる。
【００２７】
図３は、本発明の第二実施形態に係る模式図である。
図３に示すように、第二配線３ｂは、１つの樹脂ポスト５の頂上部に複数個設けることも可能である。また、樹脂ポストの頂面に配した同一の第二配線３ｂに複数のはんだバンプ７を形成することも可能である。この場合、適用するはんだバンプ７の数やサイズに応じて、樹脂ポスト５、及び樹脂ポスト５の頂上部の大きさを適宜調節することが好ましい。１つの樹脂ポスト５上に複数個のはんだバンプ７を設けることによって、より安定して半導体基板１と配線基板とを接合することができる。従って、半導体パッケージと配線基板との電気的な接続不良や位置ずれ等が抑制され、接続信頼性の向上が図れる。また、狭ピッチはんだバンプの形成が容易になる。
【００２８】
次に、本発明の製造方法について図４及び図５を参照して説明する。
まず、図４（ａ）に示すように、半導体基板１に、パッシベーション膜（図示略）をＬＰ−ＣＶＤ法等により形成した後、半導体基板１の一面に絶縁樹脂層６を形成する。その形成方法としては、スピンコート法、キャスティング法、ディスペンス法等が挙げられ、絶縁樹脂を半導体基板１上に塗布し、ＩＣ側の電極と電気的に接続するための開口部をフォトリソグラフィにより形成した後、樹脂を加熱、硬化させ、絶縁樹脂層６を形成する。
【００２９】
次に図４（ｂ）に示すように、絶縁樹脂層６上に、例えばスパッタ法または蒸着法等によりシード層（図示略）を形成した後、第一配線３ａを形成する。シード層としては、例えば、銅、クロム、チタン、アルミ、チタン・タングステン合金、ニッケル、金等が用いられ、その厚さは、例えば、１０〜１００ｎｍである。
その後、レジストを塗布し、フォトリソグラフィにより所望のパターンを形成し、第一配線３ａをめっき法により形成する。
その後、余分なレジスト及びシード層をエッチングにより除去する。エッチングに関しては、エッチング溶液を用いた方法でもよく、また、プラズマを用いたドライエッチング法でもよい。
【００３０】
次に、図４（ｃ）に示すように、面状をなす頂上部を備えた円錐台状の樹脂ポストを、絶縁樹脂層６上に形成する。その形成方法に関しては、まず、スピンコート法、キャスティング法、ディスペンス法等により、絶縁樹脂層６上に絶縁樹脂を塗布・乾燥する。その後、フォトリソグラフィ技術を利用してパターニングする。その際、ポジ型レジストを用いることによって、樹脂ポスト５を円錐台状に形成することができる。
特に、樹脂ポスト５を、第一配線３ａと絶縁樹脂層６とにより生じる段差上に形成する場合、図５（ａ）に示すように樹脂ポスト５を形成した後、レジストを塗布して剥離層２１を形成する。その後、図５（ｂ）に示すように、該剥離層２１の上に例えばポリイミド等の樹脂層２２を塗布して加熱、硬化させた後、図５（ｃ）に示すようにＣＭＰにより平坦化を行う。その後、図５（ｄ）に示すように、有機溶剤等によるウェットエッチングにより、ポリイミド等の樹脂層２２ごと剥離層２１を除去して樹脂ポスト５の項上部を平坦、かつ絶縁樹脂層６と平行にすることが好ましい。
【００３１】
次に、図５（ｅ）に示すように、樹脂ポスト５の頂上部に配し、かつこの樹脂ポストの側面を通って絶縁樹脂層６上に延設される第二配線３ｂを形成する。まず、シード層（図示略）をスパッタ法や蒸着法により絶縁樹脂層６上または樹脂ポストの側面及び頂上部に形成する。その後、レジストを塗布し、フォトリソグラフィにより所望のパターンを形成し、めっき法により第二配線３ｂを形成する。また、樹脂ポストの頂上部に設けた第二配線３ｂは、はんだバンプとの濡れ性を向上させるため、例えば、Ｎｉ及びＡｕからなるめっき層を形成してもよい。
【００３２】
以上で、本発明の半導体パッケージを製造することができる。また、必要に応じて樹脂ポスト５の頂上部に配した第二配線３ｂ上にはんだバンプを形成する（図示略）。その方法は、例えば、印刷法によりはんだペーストを載せ、リフロー処理によって溶解させてはんだバンプとする方法や、めっき方式、メタルジェット方式、はんだボールの搭載方式等が挙げられる。
はんだバンプ形成後、接合条件によっては、はんだバンプの高さを揃えるためのレベリングを行ってもよい。
【００３３】
以上に説明したような半導体パッケージの製造方法において、樹脂ポスト平坦化プロセスにより、第一配線３ａまたは第一配線よりなる誘導素子４と絶縁樹脂層６とによって生じる段差上に、頂上部が平坦な樹脂ポスト５を形成することが可能となる。そのため、半導体基板１上に形成した第一配線３や誘導素子４の配置等に囚われることなく樹脂ポスト５及び樹脂ポスト５上にはんだバンプを形成することが可能となる。
また、絶縁樹脂層６と平行で、かつ、平坦な頂上部を有した樹脂ポスト５を形成することができるため、半導体基板１と配線基板とをフリップチップ接合する場合、両者を水平に接合することが可能となる。従って、電気的な接続不良や位置ずれ等を抑制することができ、接続信頼性の向上が図れる。
【産業上の利用可能性】
【００３４】
本発明は、半導体パッケージに適用でき、特に誘導素子や狭ピッチはんだバンプを必要とする半導体パッケージにおいて、誘導素子及びはんだバンプを自由度高く設計・形成することが可能となる。
【図面の簡単な説明】
【００３５】
【図１】本発明における半導体パッケージの模式的な断面図である。
【図２】本発明における半導体パッケージの模式図である。
【図３】本発明の第二実施形態に係る模式図である。
【図４】本発明における半導体パッケージの製造工程を模式的に示した第一断面工程図である。
【図５】本発明における半導体パッケージの製造工程を模式的に示した第二断面工程図である。
【符号の説明】
【００３６】
１  半導体基板、２  電極、３  配線、３ａ  第一配線、３ｂ  第二配線、４  誘導素子、５  樹脂ポスト、６  絶縁樹脂層、７  はんだバンプ、１０  半導体パッケージ。  
【図１】
2009117481.tif 000003
【図２】
2009117481.tif 000004
【図３】
2009117481.tif 000005
【図４】
2009117481.tif 000006
【図５】
2009117481.tif 000007