(57)【要約】【課題】  シリコン基板および該シリコン基板上に設けられた低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部を備えた半導体装置において、低誘電率膜が剥離しにくいようにする。【解決手段】  シリコン基板１の上面の周辺部を除く領域には低誘電率膜４と配線５との積層構造からなる低誘電率膜配線積層構造部３が設けられている。低誘電率膜配線積層構造部３の上面にはパッシベーション膜７および保護膜９が設けられている。低誘電率膜配線積層構造部３の周囲におけるシリコン基板１の上面には側部絶縁膜１１がその上面が保護膜９の上面とほぼ面一となるように設けられている。これにより、低誘電率膜４が剥離しにくい構造となっている。【選択図】      図１
2009135420.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板の一面上の周辺部を除く領域に設けられ、比誘電率が３．０以下である低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部と、前記低誘電率膜配線積層構造部の側面を覆うように設けられた側部絶縁膜と、前記低誘電率膜配線積層構造部上に設けられた絶縁膜と、前記絶縁膜上に前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続されて設けられた電極用接続パッド部と、前記電極用接続パッド部上に設けられた外部接続用バンプ電極と、前記外部接続用バンプ電極の周囲における前記絶縁膜上および前記側部絶縁膜上に設けられた有機樹脂からなる封止膜とを備えていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の発明において、前記低誘電率膜のガラス転移温度は４００℃以上であることを特徴とする半導体装置。
【請求項３】
請求項１に記載の発明において、前記側部絶縁膜は有機シランを含むことを特徴とする半導体装置。
【請求項４】
請求項１に記載の発明において、前記絶縁膜は無機材料からなるパッシベーション膜とその上に設けられた有機材料からなる保護膜とを含むことを特徴とする半導体装置。
【請求項５】
請求項４に記載の発明において、前記パッシベーション膜および前記低誘電率膜配線積層構造部の側面は、実質的に一面を形成し、前記側部絶縁膜によって覆われていることを特徴とする半導体装置。
【請求項６】
請求項５に記載の発明において、前記側部絶縁膜の側面は前記封止膜によって覆われていることを特徴とする半導体装置。
【請求項７】
請求項６に記載の発明において、前記側部絶縁膜の下部は前記低誘電率膜配線積層構造部の周囲における前記半導体基板の一面全体に設けられていることを特徴とする半導体装置。
【請求項８】
請求項４に記載の発明において、前記保護膜、前記パッシベーション膜および前記低誘電率膜配線積層構造部の側面は、実質的に一面を形成し、前記側部絶縁膜によって覆われていることを特徴とする半導体装置。
【請求項９】
請求項４に記載の発明において、前記保護膜の側面は、前記パッシベーション膜の側面よりも内側に配置され、前記封止膜によって覆われていることを特徴とする半導体装置。
【請求項１０】
請求項１に記載の発明において、前記絶縁膜上に前記電極用接続パッド部を有する上層配線が形成されていることを特徴とする半導体装置。
【請求項１１】
請求項１０に記載の発明において、前記上層配線の接続パッド部上に形成された前記外部接続用バンプ電極は柱状電極であることを特徴とする半導体装置。
【請求項１２】
請求項１１に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
【請求項１３】
請求項１に記載の発明において、前記低誘電率膜配線積層構造部の周囲における前記半導体基板の一面は凸凹面となっていることを特徴とする半導体装置。
【請求項１４】
請求項１３に記載の発明において、前記側部絶縁膜は前記半導体基板の凸凹面上に設けられていることを特徴とする半導体装置。
【請求項１５】
請求項１に記載の発明において、前記低誘電率膜は、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料、Ｓｉ−Ｏ結合とＳｉ−ＣＨ3 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のｌｏｗ−ｋ材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とする半導体装置。
【請求項１６】
半導体ウエハの一面上に、比誘電率が３．０以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成されたものを準備する工程と、
ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部を除去する工程と、
前記低誘電率膜配線積層構造部の側面を覆う側部絶縁膜を形成する工程と、
前記前記低誘電率膜配線積層構造部上に電極用接続パッド部を前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続させて形成する工程と、
前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程と、
前記低誘電率膜配線積層構造部上における前記外部接続用バンプ電極の周囲および前記側部絶縁膜上に封止膜を形成する工程と、
少なくとも前記封止膜および前記半導体ウエハを前記ダイシングストリートに沿って切断して、個々の半導体装置を複数個得る工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６に記載の発明において、前記低誘電率膜のガラス転移温度は４００℃以上であることを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１６に記載の発明において、前記溝を形成する工程は、前記低誘電率膜配線積層構造部にレーザビームを照射する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１８に記載の発明において、前記溝を形成する工程は、前記半導体ウエハの一面を露出させる工程を含み、この直後に、この露出された前記半導体ウエハの一面上に前記側部絶縁膜を形成することを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１６に記載の発明において、前記側部絶縁膜を形成する工程は、インクジェット法により側部絶縁膜形成用インクを塗布する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２１】
請求項２０に記載の発明において、前記側部絶縁膜形成用インクは有機シランを含むことを特徴とする半導体装置の製造方法。
【請求項２２】
請求項１６に記載の発明において、前記封止膜および前記半導体ウエハを前記ダイシングストリートに沿って切断する工程は、前記側部絶縁膜を切断する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２３】
請求項１６に記載の発明において、前記低誘電率膜は、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料、Ｓｉ−Ｏ結合とＳｉ−ＣＨ3 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のｌｏｗ−ｋ材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
携帯型電子機器等に代表される小型の電子機器に搭載される半導体装置として、半導体基板とほぼ同じ大きさ（サイズ＆ディメンション）を有するＣＳＰ（Chip Size Package）が知られている。ＣＳＰの中でも、ウエハ状態でパッケージングを完成させ、ダイシングにより個々の半導体装置に分離されたものは、ＷＬＰ（Wafer Level Package）とも言われている。
【０００３】
従来のこのような半導体装置（例えば、特許文献１参照）では、半導体基板に形成された接続パッドを覆う絶縁膜の上面に配線が延出され、延出された配線の一端に形成された接続パッド部上面に多数の柱状電極が設けられ、絶縁膜の上面における柱状電極間に配線を覆って封止膜が形成されている。封止膜はその上面が柱状電極の上面と面一となるように設けられ、柱状電極の上面に半田ボールが設けられている。
【０００４】
【特許文献１】特開２００４−３４９４６１号公報
【０００５】
ところで、上記のような半導体装置には、半導体基板の一面に形成される集積回路に、層間絶縁膜と配線との積層構造からなる層間絶縁膜配線積層構造部を採用したものがある。この場合、微細化に伴って層間絶縁膜配線積層構造部の配線間の間隔が小さくなると、当該配線間の容量が大きくなり、当該配線を伝わる信号の遅延が増大してしまう。
【０００６】
この点を改善するために、層間絶縁膜の材料として、誘電率が層間絶縁膜の材料として一般的に用いられている酸化シリコンの誘電率４．２〜４．０よりも低いｌｏｗ−ｋ材料等と言われる低誘電率材料が注目されている。ｌｏｗ−ｋ材料としては、酸化シリコン（ＳｉＯ２）に炭素（Ｃ）をドープしたＳｉＯＣやさらにＨを含むＳｉＯＣＨ等が挙げられる。また、誘電率をさらに低くするため、空気を含んだポーラス（多孔性）型の低誘電率膜の検討も行われている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した低誘電率膜を備えた半導体装置では、特に、中空構造を有するポーラス型の低誘電率膜に代表されるように、機械的強度が低く、また水分の影響を受けやすく、ひいては下地層から剥離しやすいという問題がある。
【０００８】
そこで、この発明は、低誘電率膜の剥離を大幅に改善することができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１に記載の発明に係る半導体装置は、半導体基板と、前記半導体基板の一面上の周辺部を除く領域に設けられ、比誘電率が３．０以下である低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部と、前記低誘電率膜配線積層構造部の側面を覆うように設けられた側部絶縁膜と、前記低誘電率膜配線積層構造部上に設けられた絶縁膜と、前記絶縁膜上に前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続されて設けられた電極用接続パッド部と、前記電極用接続パッド部上に設けられた外部接続用バンプ電極と、前記外部接続用バンプ電極の周囲における前記絶縁膜上および前記側部絶縁膜上に設けられた有機樹脂からなる封止膜とを備えていることを特徴とするものである。
請求項２に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記低誘電率膜のガラス転移温度は４００℃以上であることを特徴とするものである。
請求項３に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記側部絶縁膜は有機シランを含むことを特徴とするものである。
請求項４に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記絶縁膜は無機材料からなるパッシベーション膜とその上に設けられた有機材料からなる保護膜とを含むことを特徴とするものである。
請求項５に記載の発明に係る半導体装置は、請求項４に記載の発明において、前記パッシベーション膜および前記低誘電率膜配線積層構造部の側面は、実質的に一面を形成し、前記側部絶縁膜によって覆われていることを特徴とするものである。
請求項６に記載の発明に係る半導体装置は、請求項５に記載の発明において、前記側部絶縁膜の側面は前記封止膜によって覆われていることを特徴とするものである。
請求項７に記載の発明に係る半導体装置は、請求項６に記載の発明において、前記側部絶縁膜の下部は前記低誘電率膜配線積層構造部の周囲における前記半導体基板の一面全体に設けられていることを特徴とするものである。
請求項８に記載の発明に係る半導体装置は、請求項４に記載の発明において、前記保護膜、前記パッシベーション膜および前記低誘電率膜配線積層構造部の側面は、実質的に一面を形成し、前記側部絶縁膜によって覆われていることを特徴とするものである。
請求項９に記載の発明に係る半導体装置は、請求項４に記載の発明において、前記保護膜の側面は、前記パッシベーション膜の側面よりも内側に配置され、前記封止膜によって覆われていることを特徴とするものである。
請求項１０に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記絶縁膜上に前記電極用接続パッド部を有する上層配線が形成されていることを特徴とするものである。
請求項１１に記載の発明に係る半導体装置は、請求項１０に記載の発明において、前記上層配線の接続パッド部上に形成された前記外部接続用バンプ電極は柱状電極であることを特徴とするものである。
請求項１２に記載の発明に係る半導体装置は、請求項１１に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とするものである。
請求項１３に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記低誘電率膜配線積層構造部の周囲における前記半導体基板の一面は凸凹面となっていることを特徴とするものである。
請求項１４に記載の発明に係る半導体装置は、請求項１３に記載の発明において、前記側部絶縁膜は前記半導体基板の凸凹面上に設けられていることを特徴とするものである。
請求項１５に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記低誘電率膜は、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料、Ｓｉ−Ｏ結合とＳｉ−ＣＨ3 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のｌｏｗ−ｋ材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とするものである。
請求項１６に記載の発明に係る半導体装置の製造方法は、半導体ウエハの一面上に、比誘電率が３．０以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成されたものを準備する工程と、ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部を除去する工程と、前記低誘電率膜配線積層構造部の側面を覆う側部絶縁膜を形成する工程と、前記前記低誘電率膜配線積層構造部上に電極用接続パッド部を前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続させて形成する工程と、前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程と、前記低誘電率膜配線積層構造部上における前記外部接続用バンプ電極の周囲および前記側部絶縁膜上に封止膜を形成する工程と、少なくとも前記封止膜および前記半導体ウエハを前記ダイシングストリートに沿って切断して、個々の半導体装置を複数個得る工程と、を含むことを特徴とするものである。
請求項１７に記載の発明に係る半導体装置の製造方法は、請求項１６に記載の発明において、前記低誘電率膜のガラス転移温度は４００℃以上であることを特徴とするものである。
請求項１８に記載の発明に係る半導体装置の製造方法は、請求項１６に記載の発明において、前記溝を形成する工程は、前記低誘電率膜配線積層構造部にレーザビームを照射する工程を含むことを特徴とするものである。
請求項１９に記載の発明に係る半導体装置の製造方法は、請求項１８に記載の発明において、前記溝を形成する工程は、前記半導体ウエハの一面を露出させる工程を含み、この直後に、この露出された前記半導体ウエハの一面上に前記側部絶縁膜を形成することを特徴とするものである。
請求項２０に記載の発明に係る半導体装置の製造方法は、請求項１６に記載の発明において、前記側部絶縁膜を形成する工程は、インクジェット法により側部絶縁膜形成用インクを塗布する工程を含むことを特徴とするものである。
請求項２１に記載の発明に係る半導体装置の製造方法は、請求項２０に記載の発明において、前記側部絶縁膜形成用インクは有機シランを含むことを特徴とするものである。
請求項２２に記載の発明に係る半導体装置の製造方法は、請求項１６に記載の発明において、前記封止膜および前記半導体ウエハを前記ダイシングストリートに沿って切断する工程は、前記側部絶縁膜を切断する工程を含むことを特徴とするものである。
請求項２３に記載の発明に係る半導体装置の製造方法は、請求項１６に記載の発明において、前記低誘電率膜は、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料、Ｓｉ−Ｏ結合とＳｉ−ＣＨ3 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のｌｏｗ−ｋ材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とするものである。
【発明の効果】
【００１０】
この発明によれば、半導体基板上の周辺部を除く領域に比誘電率が３．０以下である低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部を設け、この低誘電率膜配線積層構造部の側面を側部絶縁膜によって覆っているので、低誘電率膜の剥離を大幅に改善することができる。
【発明を実施するための最良の形態】
【００１１】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置はシリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路、特に、トランジスタ、ダイオード、抵抗、コンデンサ等の素子（図示せず）が形成され、上面周辺部には、上記集積回路の各素子に接続されたアルミニウム系金属等からなる接続パッド２が設けられている。接続パッド２は２個のみを図示するが実際にはシリコン基板１の上面に多数配列されている。
【００１２】
シリコン基板１の上面において接続パッド２の外側の周辺部を除く領域には、集積回路の各素子を接続するための低誘電率膜配線積層構造部３が設けられている。低誘電率膜配線積層構造部３は、複数層例えば４層の低誘電率膜４と同数層の銅やアルミニウム系金属等からなる配線５とが交互に積層された構造となっている。
【００１３】
低誘電率膜４の材料としては、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料（ＨＳＱ：Hydrogen silsesquioxane、比誘電率３．０）、Ｓｉ−Ｏ結合とＳｉ−ＣＨ3 結合を有するポリシロキサン系材料（ＭＳＱ：Methyl silsesquioxane、比誘電率２．７〜２．９）、炭素添加酸化シリコン（ＳｉＯＣ：Carbon doped silicon oxide、比誘電率２．７〜２．９）、有機ポリマー系のｌｏｗ−ｋ材料等が挙げられ、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。
【００１４】
有機ポリマー系のｌｏｗ−ｋ材料としては、Dow Chemical社製の「ＳｉＬＫ（比誘電率２．６）」、Honeywell Electronic Materials社製の「ＦＬＡＲＥ（比誘電率２．８）」等が挙げられる。ここで、ガラス転移温度が４００℃以上であるということは、後述する製造工程における温度に十分に耐え得るようにするためである。なお、上記各材料のポーラス型も用いることができる。
【００１５】
また、低誘電率膜４の材料としては、以上のほかに、通常の状態における比誘電率が３．０よりも大きいが、ポーラス型とすることにより、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。例えば、フッ素添加酸化シリコン（ＦＳＧ：Fluorinated Silicate Glass、比誘電率３．５〜３．７）、ボロン添加酸化シリコン（ＢＳＧ：Boron-doped Silicate Glass、比誘電率３．５）、酸化シリコン（比誘電率４．０〜４．２）である。
【００１６】
低誘電率膜配線積層構造部３において、各層の配線５は層間で互いに接続されている。最下層の配線５の一端部は、最下層の低誘電率膜４に設けられた開口部６を介して接続パッド２に接続されている。最上層の配線５の接続パッド部５ａは最上層の低誘電率膜４の上面周辺部に配置されている。
【００１７】
最上層の配線５を含む最上層の低誘電率膜４の上面には酸化シリコン等の無機材料からなるパッシベーション膜（絶縁膜）７が設けられている。最上層の配線５の接続パッド部５ａに対応する部分におけるパッシベーション膜７には開口部８が設けられている。パッシベーション膜７の上面には主成分がポリイミド、エポキシ、フェノール、ビスマレイミド、アクリル、合成ゴム、ポリベンゾオキサイド等の有機材料からなる保護膜（絶縁膜）９が設けられている。パッシベーション膜７の開口部８に対応する部分における保護膜９には開口部１０が設けられている。
【００１８】
ここで、低誘電率膜配線積層構造部３の周囲におけるシリコン基板１の上面は凸凹面１ａとなっている。低誘電率膜配線積層構造部３の周囲におけるシリコン基板１の凸凹面１ａ上には後述する材料からなる側部絶縁膜１１がその上面が保護膜９の上面とほぼ面一となるように設けられている。この状態では、低誘電率膜配線積層構造部３、パッシベーション膜７および保護膜９の側面は、実質的に一面を形成し、側部絶縁膜１１によって覆われている。
【００１９】
保護膜９の上面には上層配線１２が設けられている。上層配線１２は、保護膜９の上面に設けられた銅等からなる下地金属層１３と、下地金属層１３の上面に設けられた銅からなる上部金属層１４との２層構造となっている。上層配線１２の一端部は、パッシベーション膜７および保護膜９の開口部８、１０を介して最上層の配線５の接続パッド部５ａに接続されている。
【００２０】
上層配線１２の接続パッド部（電極用接続パッド部）上面には銅からなる柱状電極（外部接続用バンプ電極）１５が設けられている。上層配線１２を含む保護膜９の上面および側部絶縁膜１１の上面にはエポキシ系樹脂等の有機材料からなる封止膜１６がその上面が柱状電極１５の上面と面一となるように設けられている。柱状電極１５の上面には半田ボール１７が設けられている。
【００２１】
以上のように、この半導体装置では、シリコン基板１上の周辺部を除く領域に低誘電率膜４と配線５との積層構造からなる低誘電率膜配線積層構造部３を設け、低誘電率膜配線積層構造部３、パッシベーション膜７および保護膜９の側面を側部絶縁膜１１によって覆っており、シリコン基板１から低誘電率膜配線積層構造部３が剥離しにくい構造となっている。
【００２２】
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ２１という）上に、接続パッド２と、各４層の低誘電率膜４および配線５と、パッシベーション膜７とが設けられ、最上層の配線５の接続パッド部５ａの中央部がパッシベーション膜７に設けられた開口部８を介して露出されたものを準備する。
【００２３】
低誘電率膜４の材料としては、上記のようなものが挙げられ、ポーラス型となったものを含めて、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。なお、図２において、符号２２で示す領域はダイシングストリートに対応する領域である。
【００２４】
次に、図３に示すように、パッシベーション膜７の上面にポリイミド系樹脂等の有機材料からなる保護膜９をパターン形成する。この場合、まず、パッシベーション膜７の開口部８を介して露出された最上層の配線５の接続パッド部５ａを含むパッシベーション膜７の上面に、スクリーン印刷法、スピンコート法等により、ポリイミド系樹脂等からなる有機材料膜を成膜する。次に、この成膜された有機材料膜をフォトリソグラフィ技術を用いてパターニングすると、パッシベーション膜７の開口部８に対応する部分に開口部１０を有する保護膜９が形成される。
【００２５】
次に、図４に示すように、レーザビームを照射するレーザ加工により、ダイシングストリート２２およびその両側の領域において保護膜９によって覆われずに露出された領域におけるパッシベーション膜７および４層の低誘電率膜４に溝２３を形成する。この状態では、半導体ウエハ２１上に積層された４層の低誘電率膜４およびパッシベーション膜７が溝２３により分離されることにより、低誘電率膜配線積層構造部３が形成されている。また、保護膜９、パッシベーション膜７および低誘電率膜配線積層構造部３の側面は、実質的に一面を形成している。したがって、溝２３は、実質的には、保護膜９、パッシベーション膜７および低誘電率膜配線積層構造部３に形成されている。
【００２６】
ここで、低誘電率膜４は脆いため、ブレードにより切断して溝２３を形成する場合には、切断面において低誘電率膜４に多数の切欠け、破損が生じてしまうので、溝２３の形成はレーザビームの照射により低誘電率膜４を切断する方法が推奨される。レーザビームの照射により溝２３を形成する場合、レーザビームがシリコン基板１の上面に照射されるとシリコン基板１の上面が溶融し、この溶融したものがシリコン基板１から跳ね上がってからシリコン基板１上に落下するため、溝２３の底面は凹凸面１ａとなる。すなわち、低誘電率膜配線積層構造部３の周囲における半導体ウエハ２１の上面は、溝２３を介して露出され、且つ、凹凸面１ａとなる。
【００２７】
ところで、図２に示す状態において、パッシベーション膜７の上面にポリイミド系樹脂等からなる有機材料膜を成膜し、次いで、レーザビームの照射により、有機材料膜、パッシベーション膜７および４層の低誘電率膜４に溝２３を形成することが考えられる。しかしながら、有機材料膜の材料が、ポリイミド系樹脂等のように、レーザエネルギーを吸収しやすく、レーザビームの照射で切断しにくいものである場合には、好ましくない。そこで、上述の如く、保護膜９はフォトリソグラフィ技術を用いてパターニングする方が好ましい。
【００２８】
次に、図５に示すように、溝２３を介して露出された半導体ウエハ２１の凸凹面１ａ上に側部絶縁膜形成用膜１１ａを形成する。側部絶縁膜形成用膜１１ａの形成方法としては、微小領域に一定量のインクを正確に塗布することが可能なインクジェット法により、粒径１〜１００ｎｍの側部絶縁膜形成用粒子を溶媒中に分散させた側部絶縁膜形成用インクを塗布することにより形成することができる。
【００２９】
側部絶縁膜形成用インクとしては、ポリアミック酸や高次シラン化合物（有機シラン）等からなる有機微粒子をトルエンで希釈した溶液や硬化性ポリエステルを含む溶液等が挙げられる。この場合、側部絶縁膜形成用膜１１ａは、溶媒を含むため、保護膜９の上面よりもある程度盛り上がるように形成する。例えば、側部絶縁膜形成用膜１１ａの体積は形成すべき側部絶縁膜膜９の体積の５〜２０％程度大目としておく。
【００３０】
次に、温度８０〜４００℃で焼成すると、側部絶縁膜形成用膜１１ａ中の溶媒が蒸発し、図６に示すように、溝２３を介して露出された半導体ウエハ２１の凸凹面１ａ上に側部絶縁膜１１がその上面が保護膜９の上面とほぼ面一となるように形成される。この状態では、保護膜９、パッシベーション膜７および低誘電率膜配線積層構造部３の側面は側部絶縁膜１１によって覆われている。
【００３１】
ここで、側部絶縁膜形成用インクが高次シラン化合物をトルエンで希釈した溶液である場合には、温度４００℃で３０分焼成すると、アモルファスシリコンからなる側部絶縁膜１１が形成される。側部絶縁膜形成用インクが硬化性ポリエステルを含む溶液である場合には、温度８０〜２００℃で３０分焼成すると、ポリエステルからなる側部絶縁膜１１が形成される。
【００３２】
ところで、この製造方法では、図４に示すように、パッシベーション膜７および４層の低誘電率膜４に溝２３を形成した直後に、図５に示す工程を経て、図６に示すように、溝２３を介して露出された半導体ウエハ２１の凸凹面１ａ上に側部絶縁膜１１をその上面が保護膜９の上面とほぼ面一となるように形成しているので、溝２３を介して露出された低誘電率膜４の側面の露出時間を可及的に短くすることができる。したがって、可及的に早い時点において、低誘電率膜配線積層構造部３が半導体ウエハ２１から剥離しにくい構造とすることができる。なお、側部絶縁膜１１の上面は、保護膜９の上面とほぼ面一ではなく、保護膜９の上面よりもある程度低くなっても高くなっても別に構わない。
【００３３】
次に、図７に示すように、パッシベーション膜７および保護膜９の開口部８、１０を介して露出された最上層の配線５の接続パッド部５ａの上面を含む保護膜９の上面および側部絶縁膜１１の上面に下地金属層１３を形成する。この場合、下地金属層１３は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
【００３４】
次に、下地金属層１３の上面にメッキレジスト膜２４をパターン形成する。この場合、上部金属層１４形成領域に対応する部分におけるメッキレジスト膜２４には開口部２５が形成されている。次に、下地金属層１３をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜２４の開口部２５内の下地金属層１３の上面に上部金属層１４を形成する。次に、メッキレジスト膜２４を剥離する。
【００３５】
次に、図８に示すように、上部金属層１４を含む下地金属層１３の上面にメッキレジスト膜２６をパターン形成する。この場合、上部金属層１４の接続パッド部（柱状電極１５形成領域）に対応する部分におけるメッキレジスト膜２６には開口部２７が形成されている。次に、下地金属層１３をメッキ電流路とした銅の電解メッキを行うことにより、メッキレジスト膜２６の開口部２７内の上部金属層１４の接続パッド部上面に高さ５０〜１５０μｍの柱状電極１５を形成する。
【００３６】
次に、メッキレジスト膜２６を剥離し、次いで、上部金属層１４をマスクとして下地金属層１３の不要な部分をエッチングして除去すると、図９に示すように、上部金属層１４下にのみ下地金属層１３が残存される。この状態では、下地金属層１３および上部金属層１４により２層構造の上層配線１２が形成されている。
【００３７】
次に、図１０に示すように、スクリーン印刷法、スピンコート法等により、上層配線１２、柱状電極１５を含む保護膜９の上面および側部絶縁膜１１の上面にエポキシ系樹脂等の有機材料からなる封止膜１６をその厚さが柱状電極１５の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１５の上面は封止膜１６によって覆われている。
【００３８】
次に、封止膜１６の上面側を適宜に研削し、図１１に示すように、柱状電極１５の上面を露出させ、且つ、この露出された柱状電極１５の上面を含む封止膜１６の上面を平坦化する。この封止膜１６の上面の平坦化に際し、封止膜１６と共に柱状電極１５の上面部を数μｍ〜十数μｍ研削してもよい。
【００３９】
次に、図１２に示すように、柱状電極１５の上面に半田ボール１７を形成する。次に、図１３に示すように、封止膜１６、側部絶縁膜１１および半導体ウエハ２１を溝２３内の中央部のダイシングストリート２２に沿って切断する。すると、図１に示すように、保護膜９、パッシベーション膜７および低誘電率膜配線積層構造部３の側面が側部絶縁膜１１によって覆われた構造の半導体装置が複数個得られる。
【００４０】
ところで、図５および図６に示す工程において、側部絶縁膜１１を形成しない場合には、図７に示す工程において、半導体ウエハ２１の凸凹面１ａ上に下地金属層１３およびメッキレジスト膜２４を形成することになる。このようにした場合には、半導体ウエハ２１の凸凹面１ａに倣って下地金属層１３が凸凹となり、この下地金属層１３が凸凹に起因してメッキレジスト膜２４にクラックが発生することがある。
【００４１】
メッキレジスト膜２４にクラックが発生した場合には、下地金属層１３をメッキ電流路とした銅の電解メッキにより上部金属層１４を形成するとき、メッキレジスト膜２４のクラックが発生した部分に銅メッキが形成されるという不都合が生じてしまう。これに対し、上記製造方法では、半導体ウエハ２１の凸凹面１ａ上に側部絶縁膜１１を形成し、側部絶縁膜１１の上面に下地金属層１３およびメッキレジスト膜２４を形成しているので、そのような不都合が生じることはない。
【００４２】
また、図５および図６に示す工程において、側部絶縁膜１１を形成しない場合には、図４に示す工程において、溝２３を形成した後、図１０に示す工程において、封止膜１６を形成するまでの期間の大部分において、半導体ウエハ２１の凸凹面１ａが溝２３を介して露出された状態となる。このようにした場合には、当該期間において半導体ウエハ２１を搬送するとき、半導体ウエハ２１に凸凹面１ａに起因する割れや欠け等が発生しやすい。
【００４３】
これに対し、上記製造方法では、図４に示す工程において、溝２３を形成し、次いで、図５および図６に示す工程において、溝２３を介して露出された半導体ウエハ２１の凸凹面１ａ上に側部絶縁膜１１を形成しているので、溝２３を形成した後の比較的早い時点で半導体ウエハ２１の凸凹面１ａを側部絶縁膜１１で覆うことができ、したがって半導体ウエハ２１に凸凹面１ａに起因する割れや欠け等が発生しにくいようにすることができる。
【００４４】
（第２実施形態）
図１４はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、低誘電率膜配線積層構造部３の周囲におけるシリコン基板１の凸凹面１ａ上に断面ほぼＬ字状の側部絶縁膜１１をその最上面が保護膜９の上面とほぼ面一となるように設け、側部絶縁膜１１の側面を封止膜１６で覆った点である。この場合、側部絶縁膜１１の下部は低誘電率膜配線積層構造部３の周囲におけシリコン基板１の凸凹面１ａ全体に設けられている。
【００４５】
この半導体装置の製造方法では、図５に示す工程において、インクジェット法により、溝２３を介して露出されたシリコン基板１の凸凹面１ａ上において溝２３の幅方向両側およびその間に側部絶縁膜形成用インクを断面凹字状に塗布し、焼成すると、シリコン基板１の凸凹面１ａ上において溝２３の幅方向両側およびその間に断面凹字状の側部絶縁膜１１がその最上面が保護膜９の上面とほぼ面一となるように形成される。そして、上記第１実施形態の場合と同様に、封止膜１６および半田ボール１７を形成した後に、封止膜１６、側部絶縁膜１１および半導体ウエハ２１をダイシングストリート２２に沿って切断すると、図１４に示す半導体装置が複数個得られる。
【００４６】
この場合も、図４に示すように、パッシベーション膜７および４層の低誘電率膜４に溝２３を形成した直後に、溝２３を介して露出された半導体ウエハ２１の凸凹面１ａ上において溝２３の幅方向両側およびその間に断面凹字状の側部絶縁膜１１をその最上面が保護膜９の上面とほぼ面一となるように形成しているので、溝２３を介して露出された低誘電率膜４の側面の露出時間を可及的に短くすることができる。したがって、可及的に早い時点において、低誘電率膜配線積層構造部３が半導体ウエハ２１から剥離しにくい構造とすることができる。
【００４７】
（第３実施形態）
図１５はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、低誘電率膜配線積層構造部３の周囲におけるシリコン基板１の凸凹面１ａ上の周辺部を除く領域に側部絶縁膜１１をその上面が保護膜９の上面とほぼ面一となるように設け、側部絶縁膜１１の外側におけるシリコン基板１の凸凹面１ａの周辺部上に封止膜１６を設けた点である。
【００４８】
この半導体装置の製造方法では、図５に示す工程において、インクジェット法により、溝２３を介して露出されたシリコン基板１の凸凹面１ａ上において溝２３の幅方向両側のみに側部絶縁膜形成用インクを塗布し、焼成すると、シリコン基板１の凸凹面１ａ上において溝２３の幅方向両側のみに側部絶縁膜１１がその上面が保護膜９の上面とほぼ面一となるように形成される。そして、上記第１実施形態の場合と同様に、封止膜１６および半田ボール１７を形成した後に、封止膜１６および半導体ウエハ２１をダイシングストリート２２に沿って切断すると、図１５に示す半導体装置が複数個得られる。
【００４９】
（第４実施形態）
図１６はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、保護膜９の平面サイズをやや小さくして、保護膜９の側面をパッシベーション膜７の側面よりも内側に位置させ、低誘電率膜配線積層構造部３の周囲におけるシリコン基板１の凸凹面１ａ上に側部絶縁膜１１をその上面がパッシベーション膜７の上面とほぼ面一となるように設けた点である。この場合、保護膜９の側面は封止膜１６によって覆われている。
【００５０】
この半導体装置の製造方法では、図３に示す工程において、保護膜９の平面サイズをやや小さくし、図５および図６に示す工程において、溝２３を介して露出されたシリコン基板１の凸凹面１ａ上に側部絶縁膜１１をその上面がパッシベーション膜７の上面とほぼ面一となるように形成する。そして、上記第１実施形態の場合と同様に、封止膜１６および半田ボール１７を形成した後に、封止膜１６、側部絶縁膜１１および半導体ウエハ２１をダイシングストリート２２に沿って切断すると、図１６に示す半導体装置が複数個得られる。
【００５１】
この場合、図４に示すようす工程において、パッシベーション膜７および４層の低誘電率膜４に溝２３を形成した直後に、溝２３を介して露出された半導体ウエハ２１の凸凹面１ａ上に側部絶縁膜１１をその上面がパッシベーション膜７の上面とほぼ面一となるように形成しているので、溝２３を介して露出された低誘電率膜４の側面の露出時間を可及的に短くすることができる。したがって、可及的に早い時点において、低誘電率膜配線積層構造部３が半導体ウエハ２１から剥離しにくい構造とすることができる。
【００５２】
（その他の実施形態）
上記実施形態では、保護膜９上に上層配線１２を形成し、この上層配線１２の接続パッド部上に柱状電極１５を形成した構造を有するものであるが、この発明は、保護膜９上に接続パッド部のみを形成し、この接続パッド部上に半田ボール１７等の外部接続用バンプ電極を形成する構造に適用することもできる。
【図面の簡単な説明】
【００５３】
【図１】この発明の第１実施形態としての半導体装置の断面図。
【図２】図１に示す半導体装置の製造方法の一例において、当初準備したものの断面図。
【図３】図２に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】図７に続く工程の断面図。
【図９】図８に続く工程の断面図。
【図１０】図９に続く工程の断面図。
【図１１】図１０に続く工程の断面図。
【図１２】図１１に続く工程の断面図。
【図１３】図１２に続く工程の断面図。
【図１４】この発明の第２実施形態としての半導体装置の断面図。
【図１５】この発明の第３実施形態としての半導体装置の断面図。
【図１６】この発明の第４実施形態としての半導体装置の断面図。
【符号の説明】
【００５４】
１  シリコン基板
１ａ  凸凹面
２  接続パッド
３  低誘電率膜配線積層構造部
４  低誘電率膜
５  配線
７  パッシベーション膜
９  保護膜
１１  側部絶縁膜
１２  上層配線
１５  柱状電極
１６  封止膜
１７  半田ボール
２１  半導体ウエハ
２２  ダイシングストリート
２３  溝
【図１】
2009135420.tif 000003
【図２】
2009135420.tif 000004
【図３】
2009135420.tif 000005
【図４】
2009135420.tif 000006
【図５】
2009135420.tif 000007
【図６】
2009135420.tif 000008
【図７】
2009135420.tif 000009
【図８】
2009135420.tif 000010
【図９】
2009135420.tif 000011
【図１０】
2009135420.tif 000012
【図１１】
2009135420.tif 000013
【図１２】
2009135420.tif 000014
【図１３】
2009135420.tif 000015
【図１４】
2009135420.tif 000016
【図１５】
2009135420.tif 000017
【図１６】
2009135420.tif 000018