(57)【要約】【課題】  偶発的に生成される層を異方性エッチングすることにより、エッチングを行う時間によるエッチングのばらつきを改善し、かつ任意の層を異方性エッチングで一定量エッチングすることにより、回り込みエッチングの制御性の向上を図ることを実現する。【解決手段】  第１の層の表面に第２の層を積層したものに、前記第１の層を横方向にエッチングする半導体素子の製造方法において、前記第２の層側から前記第１の層側に向かって縦方向に異方性エッチングを行うステップと前記第１の層を横方向に等方性エッチングを行うステップとを有することを特徴とする。【選択図】    図１
2009224629.tif 000002
【特許請求の範囲】
【請求項１】
第１の層の表面に第２の層を積層したものに、前記第１の層を横方向にエッチングする半導体素子の製造方法において、
前記第２の層側から前記第１の層側に向かって縦方向に異方性エッチングを行うステップと
前記第１の層を横方向に等方性エッチングを行うステップと
を有することを特徴とする半導体素子の製造方法。
【請求項２】
前記異方性エッチングは、前記第１の層の範囲内で一定の深さまで行うことを特徴とする請求項１記載の半導体素子の製造方法。
【請求項３】
前記第１の層の下層にエッチングブロック層を積層することを特徴とする請求項１記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に関し、詳しくは、任意の層を横方向にエッチングする際の半導体素子の製造方法に関する。
【背景技術】
【０００２】
図２は、従来の半導体の製造工程における光通信用モジュールに使用するアンプ用ＩＣチップ内のヘテロ接合バイポーラトランジスタ（以下、ＨＢＴと略記する。）のコレクタ層を選択エッチングする方法の一例を示す構造断面図である。
図２（ａ）の基本構造は、サブコレクタ層１であるＩｎＧａＡｓ層の表面にコレクタ層２であるＩｎＰ層が積層され、このコレクタ層２であるＩｎＰ層の表面にベース層３であるＩｎＧａＡｓ層が積層され、このベース層３であるＩｎＧａＡｓ層の表面にマスク材である保護レジスト層４が積層された構成になっている。
【０００３】
図２（ｂ）は、図２（ａ）の拡大断面図である。
ＨＢＴのエピタキシャル成長において多層構造をとる場合、層と層が接合する部分において、本来成長を目的としていないミキシング層５が生成される。つまり、ＩｎＰからなるコレクタ層２とＩｎＧａＡｓからなるベース層３とが接合する部分において、偶発的にＩｎＧａＡｓＰからなるミキシング層５が生成された構成になっている。
【０００４】
次に、任意の層であるコレクタ層２を選択エッチングする方法について説明する。
先ず、保護レジスト層４に覆われていない箇所のベース層３であるＩｎＧａＡｓ層について、ウエットエッチング液Ｅ１を使用して、エッチングを行う。次いで、ＩｎＧａＡｓＰからなるミキシング層５についてウエットエッチング液Ｅ１を使用して、エッチングを行う。その後、コレクタ層２であるＩｎＰ層についてウエットエッチング液Ｅ２を使用して、エッチングを行う。コレクタ層２であるＩｎＰ層を材質が異なるＩｎＧａＡｓ層からなるベース層３およびサブコレクタ層１で挟むことにより、コレクタ層２であるＩｎＰ層が完全になくなるまでウエットエッチング液Ｅ２を使用して、ウエットエッチングすることができる。コレクタ層２であるＩｎＰ層の縦方向のウエットエッチングが終了後、さらにウエットエッチングを延長することでコレクタ層２であるＩｎＰ層の横方向へのウエットエッチングを一定量行う。また、エッチング量は、時間により決定している。
また、ＩｎＧａＡｓＰからなるミキシング層５が厚い場合、ウエットエッチングの処理時間が遅くなり、ＩｎＧａＡｓＰからなるミキシング層５が薄い場合、このミキシング層５が厚い場合よりもウエットエッチングの処理時間が早くなる。
【０００５】
【特許文献１】特開２００８−１６６５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、このような半導体素子の製造方法には、次のような問題点があった。
【０００７】
多層構造をとる場合、層と層が接合する部分において、偶発的にミキシング層が生成されるため、ミキシング層の厚さが不均一であり、かつこの生成されるミキシング層と接合する層がミキシング層と異なる化合物半導体材料であるため、エッチングを行う時間が極端に遅くなり、エッチングの制御性を阻害するという問題がある。
【０００８】
そこで、本発明は、上記のような従来技術の欠点をなくし、偶発的に生成される層を異方性エッチングすることにより、エッチングを行う時間によるエッチングのばらつきを改善し、かつ任意の層を異方性エッチングで一定量エッチングすることにより、回り込みエッチングの制御性の向上を図ることを目的としたものである。
【課題を解決するための手段】
【０００９】
上記のような目的を達成するために、本発明の請求項１では、第１の層の表面に第２の層を積層したものに、前記第１の層を横方向にエッチングする半導体素子の製造方法において、前記第２の層側から前記第１の層側に向かって縦方向に異方性エッチングを行うステップと前記第１の層を横方向に等方性エッチングを行うステップとを有することを特徴とする。
【００１０】
請求項２では、請求項１の半導体装置の製造方法において、前記異方性エッチングは、前記第１の層の範囲内で一定の深さまで行うことを特徴とする。
【００１１】
請求項３では、請求項１または２の半導体装置の製造方法において、前記第１の層の下層にエッチングブロック層を積層することを特徴とする。
【発明の効果】
【００１２】
本願において開示される発明のうち代表的なものによって得られる効果を説明すれば下記の通りである。
【００１３】
偶発的に生成される層の有無に関わらず、異方性エッチングを行うことにより、従来エッチングを行うことにより生じていた縦方向の面内のばらつきをなくすことができる。
また、さらに等方性エッチングにより、横方向のエッチングを行う場合にも同一面内でエッチングを開始することができることにより、面内のムラを無くし、面内均一性を図り、かつエッチングの制御性の向上をより図ることができる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を用いて、本発明の半導体素子の製造方法を説明する。
【実施例１】
【００１５】
図１は、本発明の一実施例を示す構成図である。また、図において、前記図２と同様のものは同一符号を付して示す。
【００１６】
図１（ａ）の基本構造は、図２と同様に、エッチングブロック層（以下、サブコレクタ層１とする。）の表面に第１の層（以下、コレクタ層２とする。）が積層され、このコレクタ層２の表面に第２の層（以下、ベース層３とする。）が積層され、このベース層３の表面に保護レジスト層４が積層された構成になっている。
また、ＩｎＰからなるコレクタ層２とＩｎＧａＡｓからなるベース層３とが接合する部分において、偶発的にＩｎＧａＡｓＰからなるミキシング層５が生成された構成になっている。
【００１７】
なお、偶発的にＩｎＧａＡｓＰからなるミキシング層５は、サブコレクタ層１であるＩｎＧａＡｓ層とコレクタ層２であるＩｎＰ層とが接合する部分にも生成されるが、図１には示していない。
【００１８】
また、コレクタ層２の下層にサブコレクタ層１が積層されている。つまり、コレクタ層２を等方性エッチング１１する場合、コレクタ層２以外の層をエッチングしないようにするために、コレクタ層２を等方性エッチング１１する際に使用するウエット液では等方性エッチング１１をすることができない層、つまりサブコレクタ層１がコレクタ層２の下層に積層されている。
【００１９】
次に、製造方法について説明する。
図１（ｂ）は、図１（ａ）の構造について異方性エッチングを行う図であり、図１（ｃ）は、図１（ａ）の構造について等方性エッチングを行う図である。
先ず、保護レジスト層４に覆われていない箇所のベース層３であるＩｎＧａＡｓ層について、ウエットエッチング液Ｅ１を使用して、ウエットエッチングを行う。
次いで、ＩｎＧａＡｓＰからなるミキシング層５について異方性エッチング１０を行う。つまり、ベース層３であるＩｎＧａＡｓ層側からコレクタ層２であるＩｎＰ層側に向かって縦方向に異方性エッチング１０を行う。
さらに、コレクタ層２であるＩｎＰ層について異方性エッチング１０を行い、コレクタ層２であるＩｎＰ層の範囲内の一定の深さまで異方性エッチング１０を行う。つまり、異方性エッチング１０がエッチングブロック層であるサブコレクタ層１であるＩｎＧａＡｓ層に到達しないように、コレクタ層２の範囲内で異方性エッチング１０を行う。
異方性エッチング１０を行った後、コレクタ層２であるＩｎＰ層を横方向に等方性エッチング１１を行う。
【００２０】
つまり、コレクタ層２をベース層３側からコレクタ層２側に向かって縦方向にサブコレクタ層１に到達しない深さまで異方性エッチング１０を行った後、異方性エッチング１０がされていない縦方向のコレクタ層２と、残りのコレクタ層２について、等方性エッチング１１を行うことにより、所定の回り込みエッチング量を制御することができる。
【００２１】
また、偶発的に生成される層の有無に関わらず、従来ではエッチング液を使用して任意の層を横方向に等方性エッチング１１する方法に比べ、本実施例では任意の層を縦方向に異方性エッチング１０した後、横方向に等方性エッチング１１を行うことにより、従来の製造方法で生じていた任意の層の縦方向の面内のばらつきをなくすことができる。
【００２２】
また、任意の層を等方性エッチング１１のみで除去するのではなく、異方性エッチング１０と等方性エッチング１１を併用することにより、任意の層の面内の安定性および面内均一性の向上を図ることができる。
【００２３】
つまり、任意の層について、先ず、縦方向について異方性エッチング１０を行った後、任意の層の横方向について等方性エッチング１１を行う場合、同一面内で等方性エッチング１１を開始することができることにより、任意の層の面内のムラを無くし、面内均一性を図り、かつエッチングの制御性の向上を図ることができる。
【００２４】
なお、多層構造の界面で生じるミキシング層５が、異方性エッチング１０により除去することが難しい構造の場合にも本発明の製造方法を使用することができる。
【００２５】
なお、異方性エッチング１０の中でもドライエッチングを使用することで、等方性エッチングよりも制御性が良くエッチングすることができ、等方性エッチング１１の中でもウエットエッチングを使用することで、任意の薄膜を横方向からエッチングすることができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施例を示す構成図である。
【図２】従来の一例を示す構成図である。
【符号の説明】
【００２７】
１  サブコレクタ層
２  コレクタ層
３  ベース層
４  保護レジスト層
５  ミキシング層
１０  異方性エッチング
１１  等方性エッチング
【図１】
2009224629.tif 000003
【図２】
2009224629.tif 000004