(57)【要約】【課題】画像のスケーリングを実行する画像処理装置において、平均化処理または直線補間処理または多値化処理を容易にして回路規模を低減させる技術を提供する。【解決手段】本発明に係る階調数変換回路は、入力階調数に対する入力データ値に基づいて、出力階調数に対する出力データ値を計算する。第１に、階調数変換回路は、出力階調数および入力階調数の差分値について、１／２、１／４、・・・の除算値を計算する。第２に、階調数変換回路は、１／２、１／４、・・・の除算値のうち、いずれかの除算値を選択して加算することにより、出力データ値および入力データ値の差分値を構成する。階調数変換回路は、階調数変換処理を容易にできる。また、階調数変換回路は、階調数変換処理の応用として、平均化処理または直線補間処理または多値化処理を容易にできる。さらに、階調数変換回路は、回路規模を低減できる。【選択図】図１
2009205575.tif 000002
【特許請求の範囲】
【請求項１】
入力階調数に対する入力データ値に基づいて、出力階調数に対する出力データ値を計算する階調数変換回路であって、
ｎが１からｍまでの各自然数を採用するときにおいて、前記入力階調数を２ｎで除算することにより、第ｎ階調数除算値を計算する第ｎ階調数除算器と、
前記入力データ値が前記第１階調数除算値以上であるときには、前記入力データ値から前記第１階調数除算値を減算することにより、第１比較結果値を計算して、前記入力データ値が前記第１階調数除算値未満であるときには、前記入力データ値を前記第１比較結果値として採用する第１比較差分器と、
ｎが２からｍまでの各自然数を採用するときにおいて、第（ｎ−１）比較結果値が前記第ｎ階調数除算値以上であるときには、前記第（ｎ−１）比較結果値から前記第ｎ階調数除算値を減算することにより、第ｎ比較結果値を計算して、前記第（ｎ−１）比較結果値が前記第ｎ階調数除算値未満であるときには、前記第（ｎ−１）比較結果値を前記第ｎ比較結果値として採用する第ｎ比較差分器と、
前記出力階調数から前記入力階調数を減算することにより、差分結果値を計算する差分器と、
ｎが１からｍまでの各自然数を採用するときにおいて、前記差分結果値を２ｎで除算することにより、第ｎ差分除算値を計算する第ｎ差分除算器と、
前記入力データ値が前記第１階調数除算値以上であるときには、前記入力データ値に前記第１差分除算値を加算することにより、第１加算結果値を計算して、前記入力データ値が前記第１階調数除算値未満であるときには、前記入力データ値を前記第１加算結果値として採用する第１加算器と、
ｎが２からｍまでの各自然数を採用するときにおいて、前記第（ｎ−１）比較結果値が前記第ｎ階調数除算値以上であるときには、第（ｎ−１）加算結果値に前記第ｎ差分除算値を加算することにより、第ｎ加算結果値を計算して、前記第（ｎ−１）比較結果値が前記第ｎ階調数除算値未満であるときには、前記第（ｎ−１）加算結果値を前記第ｎ加算結果値として採用する第ｎ加算器と、
前記第ｍ加算結果値を前記出力データ値として採用する出力データ値計算器と、
を備えることを特徴とする階調数変換回路。
【請求項２】
請求項１に記載の階調数変換回路において、さらに、
前記入力データ値が前記入力階調数から１を減算した値に等しいときには、前記出力階調数から１を減算した値を前記出力データ値として採用する出力データ最大値計算器、
を備えることを特徴とする階調数変換回路。
【請求項３】
請求項１または請求項２に記載の階調数変換回路において、
前記第ｎ階調数除算器は、
前記入力階調数を２ｎで除算した値について、小数点以下を切り捨てることにより、前記第ｎ階調数除算値を計算する第ｎ切り捨て除算器、
を含み、
前記第ｎ差分除算器は、
前記差分結果値を２ｎで除算した値について、小数点以下を四捨五入することにより、前記第ｎ差分除算値を計算する第ｎ四捨五入除算器、
を含むことを特徴とする階調数変換回路。
【請求項４】
所定画素領域において直線補間処理を実行する直線補間処理回路であって、
各画素についての重み付け係数を各画素値に乗算することにより、各画素について画素値乗算結果を計算した後に、各画素についての画素値乗算結果を加算することにより、前記所定画素領域について画素値加算結果を計算する画素値加算回路と、
各画素についての重み付け係数を前記所定画素領域についての所定階調数に乗算することにより、各画素について階調数乗算結果を計算した後に、各画素についての階調数乗算結果を加算することにより、前記所定画素領域について階調数加算結果を計算する階調数加算回路と、
前記画素値加算結果を前記入力データ値として入力して、前記階調数加算結果を前記入力階調数として入力して、前記所定階調数を前記出力階調数として入力する、請求項１ないし請求項３のいずれかに記載の階調数変換回路と、
を備えることを特徴とする直線補間処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像のスケーリングを実行する画像処理装置において、平均化処理または直線補間処理または多値化処理を容易にして回路規模を低減させる技術に関する。
【背景技術】
【０００２】
画像処理装置は、入力画像を縮小または拡大して出力画像を生成できる。第１の方法として、画像処理装置は、複数の入力画素について、平均化処理または直線補間処理を実行する。第２の方法として、画像処理装置は、モノクロデータまたはビット深度が小さいデータについて、多値化処理を実行する。そのため、画像処理装置は、除算を実行する必要がある。
【０００３】
特許文献１が開示する平均値算出回路は、２ｎ／（ａ０×２０＋ａ１×２１＋・・・＋ａｋ×２ｋ）により、除算における除数を近似する。ここで、ｎ、ｋは０以上の整数であり、ａｋは０または１である。そのため、平均値算出回路は、シフト演算および加算演算により、除算を近似して実行できる。
【０００４】
【特許文献１】特開２００３−３０９７２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１が開示する平均値算出回路は、様々な除算における除数を近似するとき、各々のｎ、ｋ、ａｋを計算する必要がある。そのため、平均値算出回路は、平均化処理を容易にできない。また、平均値算出回路は、平均化処理の応用として、直線補間処理または多値化処理を容易にできない。さらに、平均値算出回路は、回路規模を低減できない。
【０００６】
そこで、本発明は前記問題点に鑑み、画像のスケーリングを実行する画像処理装置において、平均化処理または直線補間処理または多値化処理を容易にして回路規模を低減させる技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、請求項１記載の発明は、入力階調数に対する入力データ値に基づいて、出力階調数に対する出力データ値を計算する階調数変換回路であって、ｎが１からｍまでの各自然数を採用するときにおいて、前記入力階調数を２ｎで除算することにより、第ｎ階調数除算値を計算する第ｎ階調数除算器と、前記入力データ値が前記第１階調数除算値以上であるときには、前記入力データ値から前記第１階調数除算値を減算することにより、第１比較結果値を計算して、前記入力データ値が前記第１階調数除算値未満であるときには、前記入力データ値を前記第１比較結果値として採用する第１比較差分器と、ｎが２からｍまでの各自然数を採用するときにおいて、第（ｎ−１）比較結果値が前記第ｎ階調数除算値以上であるときには、前記第（ｎ−１）比較結果値から前記第ｎ階調数除算値を減算することにより、第ｎ比較結果値を計算して、前記第（ｎ−１）比較結果値が前記第ｎ階調数除算値未満であるときには、前記第（ｎ−１）比較結果値を前記第ｎ比較結果値として採用する第ｎ比較差分器と、前記出力階調数から前記入力階調数を減算することにより、差分結果値を計算する差分器と、ｎが１からｍまでの各自然数を採用するときにおいて、前記差分結果値を２ｎで除算することにより、第ｎ差分除算値を計算する第ｎ差分除算器と、前記入力データ値が前記第１階調数除算値以上であるときには、前記入力データ値に前記第１差分除算値を加算することにより、第１加算結果値を計算して、前記入力データ値が前記第１階調数除算値未満であるときには、前記入力データ値を前記第１加算結果値として採用する第１加算器と、ｎが２からｍまでの各自然数を採用するときにおいて、前記第（ｎ−１）比較結果値が前記第ｎ階調数除算値以上であるときには、第（ｎ−１）加算結果値に前記第ｎ差分除算値を加算することにより、第ｎ加算結果値を計算して、前記第（ｎ−１）比較結果値が前記第ｎ階調数除算値未満であるときには、前記第（ｎ−１）加算結果値を前記第ｎ加算結果値として採用する第ｎ加算器と、前記第ｍ加算結果値を前記出力データ値として採用する出力データ値計算器と、を備えることを特徴とする。
【０００８】
請求項２記載の発明は、請求項１に記載の階調数変換回路において、さらに、前記入力データ値が前記入力階調数から１を減算した値に等しいときには、前記出力階調数から１を減算した値を前記出力データ値として採用する出力データ最大値計算器、を備えることを特徴とする。
【０００９】
請求項３記載の発明は、請求項１または請求項２に記載の階調数変換回路において、前記第ｎ階調数除算器は、前記入力階調数を２ｎで除算した値について、小数点以下を切り捨てることにより、前記第ｎ階調数除算値を計算する第ｎ切り捨て除算器、を含み、前記第ｎ差分除算器は、前記差分結果値を２ｎで除算した値について、小数点以下を四捨五入することにより、前記第ｎ差分除算値を計算する第ｎ四捨五入除算器、を含むことを特徴とする。
【００１０】
請求項４記載の発明は、所定画素領域において直線補間処理を実行する直線補間処理回路であって、各画素についての重み付け係数を各画素値に乗算することにより、各画素について画素値乗算結果を計算した後に、各画素についての画素値乗算結果を加算することにより、前記所定画素領域について画素値加算結果を計算する画素値加算回路と、各画素についての重み付け係数を前記所定画素領域についての所定階調数に乗算することにより、各画素について階調数乗算結果を計算した後に、各画素についての階調数乗算結果を加算することにより、前記所定画素領域について階調数加算結果を計算する階調数加算回路と、前記画素値加算結果を前記入力データ値として入力して、前記階調数加算結果を前記入力階調数として入力して、前記所定階調数を前記出力階調数として入力する、請求項１ないし請求項３のいずれかに記載の階調数変換回路と、を備えることを特徴とする。
【発明の効果】
【００１１】
本発明に係る階調数変換回路は、入力階調数に対する入力データ値に基づいて、出力階調数に対する出力データ値を計算する。第１に、階調数変換回路は、出力階調数および入力階調数の差分値について、１／２、１／４、・・・の除算値を計算する。第２に、階調数変換回路は、１／２、１／４、・・・の除算値のうち、いずれかの除算値を選択して加算することにより、出力データ値および入力データ値の差分値を構成する。
【００１２】
階調数変換回路は、階調数変換処理を容易にできる。また、階調数変換回路は、階調数変換処理の応用として、平均化処理または直線補間処理または多値化処理を容易にできる。さらに、階調数変換回路は、回路規模を低減できる。
【発明を実施するための最良の形態】
【００１３】
｛階調数変換回路の計算原理｝
以下、図面を参照しつつ、本発明の実施の形態について説明する。図１および図２は、階調数変換回路の計算原理を示す図である。階調数変換回路は、入力階調数に対する入力データ値に基づいて、出力階調数に対する出力データ値を計算する。ここで、入力階調数は任意の自然数ｍである。また、出力階調数は任意の自然数ｎについて２ｎである。
【００１４】
第１に、図１について説明する。領域Ａ１の横方向長さは、入力データ値に対応する。領域Ｂ１、Ｂ２を合わせた領域の横方向長さは、出力データ値に対応する。領域Ａ１、Ｂ１の横方向長さは同一である。
【００１５】
領域Ａ２の横方向長さは、入力階調数に対応する。領域Ｂ３、Ｂ４、Ｂ５、Ｂ６、Ｂ７、Ｂ８を合わせた領域の横方向長さは、出力階調数に対応する。領域Ａ２、Ｂ３の横方向長さは同一である。領域Ｂ４、Ｂ５、Ｂ６、Ｂ７、Ｂ８の横方向長さは、それぞれ、８Ｎ、４Ｎ、２Ｎ、Ｎ、Ｎである。ここで、Ｎは任意の実数である。
【００１６】
階調数変換回路は、領域Ｂ４、Ｂ５、Ｂ６、Ｂ７、Ｂ８のうち、いずれかの領域を選択して合わせることにより、領域Ｂ２を構成しようとする。ここで、階調数変換回路は、領域Ｂ４、Ｂ５、Ｂ６、Ｂ７、Ｂ８の横方向長さをあらかじめ計算できる。しかし、階調数変換回路は、領域Ｂ２の横方向長さをあらかじめ計算できない。そのため、階調数変換回路は、領域Ｂ２を直ちに構成できない。
【００１７】
第２に、図２について説明する。領域Ａ１１、Ａ１２、Ａ１３を合わせた領域の横方向長さは、入力データ値に対応する。領域Ａ２１、Ａ２２、Ａ２３、Ａ２４、Ａ２５を合わせた領域の横方向長さは、入力階調数に対応する。
【００１８】
領域Ａ２１、Ａ２２、Ａ２３、Ａ２４、Ａ２５の横方向長さは、それぞれ、８Ｍ、４Ｍ、２Ｍ、Ｍ、Ｍである。ここで、Ｍは任意の実数である。すなわち、領域Ａ２１、Ａ２２、Ａ２３、Ａ２４、Ａ２５の横方向長さは、それぞれ、入力階調数の１／２、１／４、１／８、１／１６、１／１６に対応する。
【００１９】
領域Ｂ２１、Ｂ２２、Ｂ２３を合わせた領域の横方向長さは、出力データ値および入力データ値の差分値に対応する。領域Ｂ４、Ｂ５、Ｂ６、Ｂ７、Ｂ８を合わせた領域の横方向長さは、出力階調数および入力階調数の差分値に対応する。
【００２０】
領域Ｂ４、Ｂ５、Ｂ６、Ｂ７、Ｂ８の横方向長さは、それぞれ、８Ｎ、４Ｎ、２Ｎ、Ｎ、Ｎである。ここで、Ｎは任意の実数である。すなわち、領域Ｂ４、Ｂ５、Ｂ６、Ｂ７、Ｂ８の横方向長さは、それぞれ、出力階調数および入力階調数の差分値の１／２、１／４、１／８、１／１６、１／１６に対応する。
【００２１】
階調数変換回路は、領域Ａ２１、Ａ２２、Ａ２３、Ａ２４、Ａ２５のうち、いずれかの領域を選択して合わせることにより、入力データ値を構成しようとする。ここで、階調数変換回路は、領域Ａ２１、Ａ２２、Ａ２３、Ａ２４、Ａ２５の横方向長さをあらかじめ計算できる。そして、階調数変換回路は、入力データ値をあらかじめ入力できる。そのため、階調数変換回路は、入力データ値を直ちに構成できる。
【００２２】
階調数変換回路は、領域Ｂ４、Ｂ５、Ｂ６、Ｂ７、Ｂ８のうち、いずれかの領域を選択して合わせることにより、出力データ値および入力データ値の差分値を構成しようとする。ここで、階調数変換回路は、領域Ｂ４、Ｂ５、Ｂ６、Ｂ７、Ｂ８の横方向長さをあらかじめ計算できる。そして、入力階調数に対する入力データ値の比率は、（出力階調数および入力階調数の差分値）に対する（出力データ値および入力データ値の差分値）の比率に等しい。そのため、階調数変換回路は、以下に示す処理を実行することにより、出力データ値および入力データ値の差分値を構成できる。
【００２３】
第１に、領域Ａ２１が領域Ａ１１として、入力データ値を構成することを、階調数変換回路は判断する。そのため、領域Ｂ４が領域Ｂ２１として、出力データ値および入力データ値の差分値を構成することを、階調数変換回路は判断する。
【００２４】
第２に、領域Ａ２２が入力データ値の残り部分を構成しないことを、階調数変換回路は判断する。そのため、領域Ｂ５が出力データ値および入力データ値の差分値の残り部分を構成しないことを、階調数変換回路は判断する。
【００２５】
第３に、領域Ａ２３が領域Ａ１２として、入力データ値の残り部分を構成することを、階調数変換回路は判断する。そのため、領域Ｂ６が領域Ｂ２２として、出力データ値および入力データ値の差分値の残り部分を構成することを、階調数変換回路は判断する。
【００２６】
第４に、階調数変換回路は、以上に示した処理と同様な処理を実行する。すなわち、領域Ａ２４が領域Ａ１３に包含されるかどうかが判断される。そして、領域Ｂ７が領域Ｂ２３に包含されるかどうかが判断される。
【００２７】
｛階調数変換回路の構成要素｝
図３および図４は、階調数変換回路の構成要素を示す図である。図３に示した回路は、階調数変換回路のうち、第１段階として、入力階調数を中間階調数に変換する回路である。図４に示した回路は、階調数変換回路のうち、第２段階として、中間階調数を出力階調数に変換する回路である。ここで、中間階調数は、自然数ｋについて２ｋである。ただし、中間階調数が入力階調数以上の２ｋかつ入力階調数に最も近い２ｋとなるように、自然数ｋが選択される。
【００２８】
［図３に示した回路の構成要素］
図３に示した回路は、中間階調数計算器１、差分器２、シフタ３１、３２、３３、３４、加算器４１、４２、４３、４４、シフタ５１、５２、５３、５４、比較差分器６１、６２、６３、６４、比較器７などから構成される。
【００２９】
中間階調数計算器１は、図３に示した回路の外部から、入力階調数を入力する。そして、中間階調数計算器１は、中間階調数を計算する。さらに、中間階調数計算器１は、差分器２および図４に示した回路に、中間階調数を出力する。
【００３０】
差分器２は、図３に示した回路の外部および中間階調数計算器１から、それぞれ、入力階調数および中間階調数を入力する。そして、差分器２は、中間階調数から入力階調数を減算することにより、差分結果値を計算する。さらに、差分器２は、シフタ３１、３２、３３、３４に、差分結果値を出力する。ここで、差分結果値は、領域Ｂ４、Ｂ５、Ｂ６、Ｂ７、Ｂ８を合わせた領域の横方向長さに対応する。
【００３１】
シフタ３１は、差分器２から、差分結果値を入力する。そして、シフタ３１は、差分結果値について右方向に１ビットのシフト演算を実行することにより、第１差分シフト値を計算する。さらに、シフタ３１は、加算器４１に、第１差分シフト値を出力する。ここで、第１差分シフト値は、領域Ｂ４の横方向長さに対応する。
【００３２】
シフタ３２は、差分器２から、差分結果値を入力する。そして、シフタ３２は、差分結果値について右方向に２ビットのシフト演算を実行することにより、第２差分シフト値を計算する。さらに、シフタ３２は、加算器４２に、第２差分シフト値を出力する。ここで、第２差分シフト値は、領域Ｂ５の横方向長さに対応する。
【００３３】
シフタ３３は、差分器２から、差分結果値を入力する。そして、シフタ３３は、差分結果値について右方向に３ビットのシフト演算を実行することにより、第３差分シフト値を計算する。さらに、シフタ３３は、加算器４３に、第３差分シフト値を出力する。ここで、第３差分シフト値は、領域Ｂ６の横方向長さに対応する。
【００３４】
シフタ３４は、差分器２から、差分結果値を入力する。そして、シフタ３４は、差分結果値について右方向に４ビットのシフト演算を実行することにより、第４差分シフト値を計算する。さらに、シフタ３４は、加算器４４に、第４差分シフト値を出力する。ここで、第４差分シフト値は、領域Ｂ７の横方向長さに対応する。
【００３５】
加算器４１は、図３に示した回路の外部から、入力データ値を入力する。また、加算器４１は、シフタ３１から、第１差分シフト値を入力する。
【００３６】
加算器４１は、後述の第１加算イネーブル信号が“Ｈ”であるとき、入力データ値および第１差分シフト値を加算することにより、第１加算結果値を計算する。そして、加算器４１は、加算器４２に、第１加算結果値を出力する。すなわち、領域Ｂ４が出力データ値および入力データ値の差分値を構成することが判断される。
【００３７】
加算器４１は、後述の第１加算イネーブル信号が“Ｌ”であるとき、入力データ値を第１加算結果値として採用する。そして、加算器４１は、加算器４２に、第１加算結果値を出力する。すなわち、領域Ｂ４が出力データ値および入力データ値の差分値を構成しないことが判断される。
【００３８】
加算器４２は、加算器４１から、第１加算結果値を入力する。また、加算器４２は、シフタ３２から、第２差分シフト値を入力する。
【００３９】
加算器４２は、後述の第２加算イネーブル信号が“Ｈ”であるとき、第１加算結果値および第２差分シフト値を加算することにより、第２加算結果値を計算する。そして、加算器４２は、加算器４３に、第２加算結果値を出力する。すなわち、領域Ｂ５が出力データ値および入力データ値の差分値を構成することが判断される。
【００４０】
加算器４２は、後述の第２加算イネーブル信号が“Ｌ”であるとき、第１加算結果値を第２加算結果値として採用する。そして、加算器４２は、加算器４３に、第２加算結果値を出力する。すなわち、領域Ｂ５が出力データ値および入力データ値の差分値を構成しないことが判断される。
【００４１】
加算器４３は、加算器４２から、第２加算結果値を入力する。また、加算器４３は、シフタ３３から、第３差分シフト値を入力する。
【００４２】
加算器４３は、後述の第３加算イネーブル信号が“Ｈ”であるとき、第２加算結果値および第３差分シフト値を加算することにより、第３加算結果値を計算する。そして、加算器４３は、加算器４４に、第３加算結果値を出力する。すなわち、領域Ｂ６が出力データ値および入力データ値の差分値を構成することが判断される。
【００４３】
加算器４３は、後述の第３加算イネーブル信号が“Ｌ”であるとき、第２加算結果値を第３加算結果値として採用する。そして、加算器４３は、加算器４４に、第３加算結果値を出力する。すなわち、領域Ｂ６が出力データ値および入力データ値の差分値を構成しないことが判断される。
【００４４】
加算器４４は、加算器４３から、第３加算結果値を入力する。また、加算器４４は、シフタ３４から、第４差分シフト値を入力する。
【００４５】
加算器４４は、後述の第４加算イネーブル信号が“Ｈ”であるとき、第３加算結果値および第４差分シフト値を加算することにより、中間データ値を計算する。そして、加算器４４は、図４に示した回路に、中間データ値を出力する。すなわち、領域Ｂ７が出力データ値および入力データ値の差分値を構成することが判断される。
【００４６】
加算器４４は、後述の第４加算イネーブル信号が“Ｌ”であるとき、第３加算結果値を中間データ値として採用する。そして、加算器４４は、図４に示した回路に、中間データ値を出力する。すなわち、領域Ｂ７が出力データ値および入力データ値の差分値を構成しないことが判断される。
【００４７】
シフタ５１は、図３に示した回路の外部から、入力階調数を入力する。そして、シフタ５１は、入力階調数について右方向に１ビットのシフト演算を実行することにより、第１階調数シフト値を計算する。さらに、シフタ５１は、比較差分器６１に、第１階調数シフト値を出力する。ここで、第１階調数シフト値は、領域Ａ２１の横方向長さに対応する。
【００４８】
シフタ５２は、図３に示した回路の外部から、入力階調数を入力する。そして、シフタ５２は、入力階調数について右方向に２ビットのシフト演算を実行することにより、第２階調数シフト値を計算する。さらに、シフタ５２は、比較差分器６２に、第２階調数シフト値を出力する。ここで、第２階調数シフト値は、領域Ａ２２の横方向長さに対応する。
【００４９】
シフタ５３は、図３に示した回路の外部から、入力階調数を入力する。そして、シフタ５３は、入力階調数について右方向に３ビットのシフト演算を実行することにより、第３階調数シフト値を計算する。さらに、シフタ５３は、比較差分器６３に、第３階調数シフト値を出力する。ここで、第３階調数シフト値は、領域Ａ２３の横方向長さに対応する。
【００５０】
シフタ５４は、図３に示した回路の外部から、入力階調数を入力する。そして、シフタ５４は、入力階調数について右方向に４ビットのシフト演算を実行することにより、第４階調数シフト値を計算する。さらに、シフタ５４は、比較差分器６４に、第４階調数シフト値を出力する。ここで、第４階調数シフト値は、領域Ａ２４の横方向長さに対応する。
【００５１】
比較差分器６１は、図３に示した回路の外部から、入力データ値を入力する。また、比較差分器６１は、シフタ５１から、第１階調数シフト値を入力する。そして、比較差分器６１は、入力データ値および第１階調数シフト値を比較する。
【００５２】
比較差分器６１は、入力データ値が第１階調数シフト値以上であるとき、入力データ値から第１階調数シフト値を減算することにより、第１比較結果値を計算する。そして、比較差分器６１は、比較差分器６２に、第１比較結果値を出力する。
【００５３】
比較差分器６１は、第１加算イネーブル信号として“Ｈ”を出力する。すなわち、領域Ａ２１が入力データ値を構成するため、領域Ｂ４が出力データ値および入力データ値の差分値を構成することが判断される。
【００５４】
比較差分器６１は、入力データ値が第１階調数シフト値未満であるとき、入力データ値を第１比較結果値として採用する。そして、比較差分器６１は、比較差分器６２に、第１比較結果値を出力する。
【００５５】
比較差分器６１は、第１加算イネーブル信号として“Ｌ”を出力する。すなわち、領域Ａ２１が入力データ値を構成しないため、領域Ｂ４が出力データ値および入力データ値の差分値を構成しないことが判断される。
【００５６】
比較差分器６２は、比較差分器６１から、第１比較結果値を入力する。また、比較差分器６２は、シフタ５２から、第２階調数シフト値を入力する。そして、比較差分器６２は、第１比較結果値および第２階調数シフト値を比較する。
【００５７】
比較差分器６２は、第１比較結果値が第２階調数シフト値以上であるとき、第１比較結果値から第２階調数シフト値を減算することにより、第２比較結果値を計算する。そして、比較差分器６２は、比較差分器６３に、第２比較結果値を出力する。
【００５８】
比較差分器６２は、第２加算イネーブル信号として“Ｈ”を出力する。すなわち、領域Ａ２２が入力データ値を構成するため、領域Ｂ５が出力データ値および入力データ値の差分値を構成することが判断される。
【００５９】
比較差分器６２は、第１比較結果値が第２階調数シフト値未満であるとき、第１比較結果値を第２比較結果値として採用する。そして、比較差分器６２は、比較差分器６３に、第２比較結果値を出力する。
【００６０】
比較差分器６２は、第２加算イネーブル信号として“Ｌ”を出力する。すなわち、領域Ａ２２が入力データ値を構成しないため、領域Ｂ５が出力データ値および入力データ値の差分値を構成しないことが判断される。
【００６１】
比較差分器６３は、比較差分器６２から、第２比較結果値を入力する。また、比較差分器６３は、シフタ５３から、第３階調数シフト値を入力する。そして、比較差分器６３は、第２比較結果値および第３階調数シフト値を比較する。
【００６２】
比較差分器６３は、第２比較結果値が第３階調数シフト値以上であるとき、第２比較結果値から第３階調数シフト値を減算することにより、第３比較結果値を計算する。そして、比較差分器６３は、比較差分器６４に、第３比較結果値を出力する。
【００６３】
比較差分器６３は、第３加算イネーブル信号として“Ｈ”を出力する。すなわち、領域Ａ２３が入力データ値を構成するため、領域Ｂ６が出力データ値および入力データ値の差分値を構成することが判断される。
【００６４】
比較差分器６３は、第２比較結果値が第３階調数シフト値未満であるとき、第２比較結果値を第３比較結果値として採用する。そして、比較差分器６３は、比較差分器６４に、第３比較結果値を出力する。
【００６５】
比較差分器６３は、第３加算イネーブル信号として“Ｌ”を出力する。すなわち、領域Ａ２３が入力データ値を構成しないため、領域Ｂ６が出力データ値および入力データ値の差分値を構成しないことが判断される。
【００６６】
比較差分器６４は、比較差分器６３から、第３比較結果値を入力する。また、比較差分器６４は、シフタ５４から、第４階調数シフト値を入力する。そして、比較差分器６４は、第３比較結果値および第４階調数シフト値を比較する。
【００６７】
比較差分器６４は、第３比較結果値が第４階調数シフト値以上であるとき、第４加算イネーブル信号として“Ｈ”を出力する。すなわち、領域Ａ２４が入力データ値を構成するため、領域Ｂ７が出力データ値および入力データ値の差分値を構成することが判断される。
【００６８】
比較差分器６４は、第３比較結果値が第４階調数シフト値未満であるとき、第４加算イネーブル信号として“Ｌ”を出力する。すなわち、領域Ａ２４が入力データ値を構成しないため、領域Ｂ７が出力データ値および入力データ値の差分値を構成しないことが判断される。
【００６９】
比較器７は、図３に示した回路の外部から、入力データ値および入力階調数を入力する。そして、比較器７は、入力階調数から１を減算した値および入力データ値を比較する。  比較器７は、入力データ値が入力階調数から１を減算した値に等しいとき、すなわち、入力データ値が最大値であるとき、図４に示した回路に、最大値イネーブル信号として“Ｈ”を出力する。
【００７０】
比較器７は、入力データ値が入力階調数から１を減算した値に等しくないとき、すなわち、入力データ値が最大値でないとき、図４に示した回路に、最大値イネーブル信号として“Ｌ”を出力する。
【００７１】
図３に示した回路は、以上に説明した構成要素により、入力階調数（ｍ）に対する入力データ値に基づいて、中間階調数（２ｋ）に対する中間データ値を計算している。
【００７２】
［図４に示した回路の構成要素］
図４に示した回路は、比較差分器８、シフタ９１、９２、９３、９４、９５、出力データ値計算器１０などから構成される。
【００７３】
比較差分器８は、図４に示した回路の外部から、出力階調数を入力する。また、比較差分器８は、中間階調数計算器１から、中間階調数を入力する。そして、比較差分器８は、出力階調数における自然数ｎ、および、中間階調数における自然数ｋを比較する。
【００７４】
比較差分器８は、ｎ−ｋ＝２であるとき、シフタ９１に、左２ビットシフトイネーブル信号として“Ｈ”を出力する。また、比較差分器８は、他のシフタ９２、９３、９４、９５に、それぞれ、他のイネーブル信号として“Ｌ”を出力する。
【００７５】
比較差分器８は、ｎ−ｋ＝１であるとき、シフタ９２に、左１ビットシフトイネーブル信号として“Ｈ”を出力する。また、比較差分器８は、他のシフタ９１、９３、９４、９５に、それぞれ、他のイネーブル信号として“Ｌ”を出力する。
【００７６】
比較差分器８は、ｎ−ｋ＝０であるとき、シフタ９３に、スルーシフトイネーブル信号として“Ｈ”を出力する。また、比較差分器８は、他のシフタ９１、９２、９４、９５に、それぞれ、他のイネーブル信号として“Ｌ”を出力する。
【００７７】
比較差分器８は、ｎ−ｋ＝−１であるとき、シフタ９４に、右１ビットシフトイネーブル信号として“Ｈ”を出力する。また、比較差分器８は、他のシフタ９１、９２、９３、９５に、それぞれ、他のイネーブル信号として“Ｌ”を出力する。
【００７８】
比較差分器８は、ｎ−ｋ＝−２であるとき、シフタ９５に、右２ビットシフトイネーブル信号として“Ｈ”を出力する。また、比較差分器８は、他のシフタ９１、９２、９３、９４に、それぞれ、他のイネーブル信号として“Ｌ”を出力する。
【００７９】
シフタ９１は、加算器４４から、中間データ値を入力する。また、シフタ９１は、比較差分器８から、左２ビットシフトイネーブル信号（“Ｈ”または“Ｌ”）を入力する。
【００８０】
シフタ９１は、左２ビットシフトイネーブル信号が“Ｈ”であるとき、中間データ値について左方向に２ビットのシフト演算を実行することにより、出力データ値を計算する。シフタ９１は、左２ビットシフトイネーブル信号が“Ｌ”であるとき、シフト演算を実行せず、出力データ値を計算しない。
【００８１】
シフタ９２は、加算器４４から、中間データ値を入力する。また、シフタ９２は、比較差分器８から、左１ビットシフトイネーブル信号（“Ｈ”または“Ｌ”）を入力する。
【００８２】
シフタ９２は、左１ビットシフトイネーブル信号が“Ｈ”であるとき、中間データ値について左方向に１ビットのシフト演算を実行することにより、出力データ値を計算する。シフタ９２は、左１ビットシフトイネーブル信号が“Ｌ”であるとき、シフト演算を実行せず、出力データ値を計算しない。
【００８３】
シフタ９３は、加算器４４から、中間データ値を入力する。また、シフタ９３は、比較差分器８から、スルーシフトイネーブル信号（“Ｈ”または“Ｌ”）を入力する。
【００８４】
シフタ９３は、スルーシフトイネーブル信号が“Ｈ”であるとき、中間データ値を出力データ値として採用することにより、出力データ値を計算する。シフタ９３は、スルーシフトイネーブル信号が“Ｌ”であるとき、中間データ値を出力データ値として採用せず、出力データ値を計算しない。
【００８５】
シフタ９４は、加算器４４から、中間データ値を入力する。また、シフタ９４は、比較差分器８から、右１ビットシフトイネーブル信号（“Ｈ”または“Ｌ”）を入力する。
【００８６】
シフタ９４は、右１ビットシフトイネーブル信号が“Ｈ”であるとき、中間データ値について右方向に１ビットのシフト演算を実行することにより、出力データ値を計算する。シフタ９４は、右１ビットシフトイネーブル信号が“Ｌ”であるとき、シフト演算を実行せず、出力データ値を計算しない。
【００８７】
シフタ９５は、加算器４４から、中間データ値を入力する。また、シフタ９５は、比較差分器８から、右２ビットシフトイネーブル信号（“Ｈ”または“Ｌ”）を入力する。
【００８８】
シフタ９５は、右２ビットシフトイネーブル信号が“Ｈ”であるとき、中間データ値について右方向に２ビットのシフト演算を実行することにより、出力データ値を計算する。シフタ９５は、右２ビットシフトイネーブル信号が“Ｌ”であるとき、シフト演算を実行せず、出力データ値を計算しない。
【００８９】
出力データ値計算器１０は、図４に示した回路の外部から、出力階調数を入力する。また、出力データ値計算器１０は、比較器７から、最大値イネーブル信号（“Ｈ”または“Ｌ”）を入力する。
【００９０】
出力データ値計算器１０は、最大値イネーブル信号が“Ｈ”であるとき、出力階調数から１を減算することにより、出力データ値を計算する。出力データ値計算器１０は、最大値イネーブル信号が“Ｌ”であるとき、出力階調数から１を減算せず、出力データ値を計算しない。
【００９１】
シフタ９１、９２、９３、９４、９５、出力データ値計算器１０は、図４に示した回路の外部に、出力データ値を出力する。ただし、出力データ値計算器１０からの出力は、シフタ９１、９２、９３、９４、９５からの出力より優先される。
【００９２】
図４に示した回路は、以上に説明した構成要素により、中間階調数（２ｋ）に対する中間データ値に基づいて、出力階調数（２ｎ）に対する出力データ値を計算している。図４に示した回路は、中間階調数および出力階調数によっては、｜ｎ−ｋ｜＞２であるときに対処する比較差分器およびシフタを備えてもよい。
【００９３】
｛階調数変換回路の計算例｝
図５から図８までは、階調数変換回路の計算例を示す図である。図５においては、入力階調数は４８、入力データ値は３０である。図６においては、入力階調数は４８、入力データ値は４３である。図７においては、入力階調数は３６、入力データ値は３１である。図８においては、入力階調数は４８、入力データ値は４７である。図５から図８までにおいて、出力階調数は２５６（＝２８）である。図５から図８までにおいて、括弧内は階調数、データ値、信号値を示している。
【００９４】
［入力階調数が４８、入力データ値が３０である場合］
中間階調数計算器１は、入力階調数として４８を入力して、中間階調数として６４（＝２６）を出力する。差分器２は、入力階調数として４８を入力して、中間階調数として６４を入力して、差分結果値として１６（＝６４−４８）を出力する。
【００９５】
シフタ３１は、差分結果値として１６を入力して、第１差分シフト値として８（＝１６／２１）を出力する。シフタ３２は、差分結果値として１６を入力して、第２差分シフト値として４（＝１６／２２）を出力する。シフタ３３は、差分結果値として１６を入力して、第３差分シフト値として２（＝１６／２３）を出力する。シフタ３４は、差分結果値として１６を入力して、第４差分シフト値として１（＝１６／２４）を出力する。
【００９６】
シフタ５１は、入力階調数として４８を入力して、第１階調数シフト値として２４（＝４８／２１）を出力する。シフタ５２は、入力階調数として４８を入力して、第２階調数シフト値として１２（＝４８／２２）を出力する。シフタ５３は、入力階調数として４８を入力して、第３階調数シフト値として６（＝４８／２３）を出力する。シフタ５４は、入力階調数として４８を入力して、第４階調数シフト値として３（＝４８／２４）を出力する。
【００９７】
比較差分器６１は、入力データ値として３０を入力して、第１階調数シフト値として２４を入力する。比較差分器６１は、入力データ値が第１階調数シフト値以上であるため、第１比較結果値として６（＝３０−２４）を出力する。また、比較差分器６１は、第１加算イネーブル信号として“Ｈ”を出力する。
【００９８】
比較差分器６２は、第１比較結果値として６を入力して、第２階調数シフト値として１２を入力する。比較差分器６２は、第１比較結果値が第２階調数シフト値未満であるため、第２比較結果値として６を出力する。また、比較差分器６２は、第２加算イネーブル信号として“Ｌ”を出力する。
【００９９】
比較差分器６３は、第２比較結果値として６を入力して、第３階調数シフト値として６を入力する。比較差分器６３は、第２比較結果値が第３階調数シフト値以上であるため、第３比較結果値として０（＝６−６）を出力する。また、比較差分器６３は、第３加算イネーブル信号として“Ｈ”を出力する。
【０１００】
比較差分器６４は、第３比較結果値として０を入力して、第４階調数シフト値として３を入力する。比較差分器６４は、第３比較結果値が第４階調数シフト値未満であるため、第４加算イネーブル信号として“Ｌ”を出力する。
【０１０１】
加算器４１は、入力データ値として３０を入力して、第１差分シフト値として８を入力する。加算器４１は、第１加算イネーブル信号が“Ｈ”であるため、第１加算結果値として３８（＝３０＋８）を出力する。
【０１０２】
加算器４２は、第１加算結果値として３８を入力して、第２差分シフト値として４を入力する。加算器４２は、第２加算イネーブル信号が“Ｌ”であるため、第２加算結果値として３８を出力する。
【０１０３】
加算器４３は、第２加算結果値として３８を入力して、第３差分シフト値として２を入力する。加算器４３は、第３加算イネーブル信号が“Ｈ”であるため、第３加算結果値として４０（＝３８＋２）を出力する。
【０１０４】
加算器４４は、第３加算結果値として４０を入力して、第４差分シフト値として１を入力する。加算器４４は、第４加算イネーブル信号が“Ｌ”であるため、中間データ値として４０を出力する。
【０１０５】
比較器７は、入力データ値として３０を入力して、入力階調数として４８を入力する。比較器７は、入力データ値が入力階調数から１を減算した値に等しくないため、最大値イネーブル信号として“Ｌ”を出力する。
【０１０６】
比較差分器８は、出力階調数として２５６（＝２８）を入力して、中間階調数として６４（＝２６）を入力する。比較差分器８は、ｎ−ｋ＝２であるため、シフタ９１に、左２ビットシフトイネーブル信号として“Ｈ”を出力する。
【０１０７】
シフタ９１は、中間データ値として４０を入力する。シフタ９１は、左２ビットシフトイネーブル信号として“Ｈ”を入力するため、出力データ値として１６０（＝４０×２２）を出力する。
【０１０８】
出力データ値計算器１０は、出力階調数として２５６を入力する。出力データ値計算器１０は、最大値イネーブル信号として“Ｌ”を入力するため、出力データ値を出力しない。そして、シフタ９１からの出力データ値が最終的に採用される。
【０１０９】
入力階調数に対する入力データ値の比率は３０／４８である。出力階調数に対する出力データ値の比率は１６０／２５６である。後者の比率は前者の比率に等しい。
【０１１０】
［入力階調数が４８、入力データ値が４３である場合］
中間階調数計算器１が中間階調数を出力する処理、差分器２が差分結果値を出力する処理、シフタ３１、３２、３３、３４が差分シフト値を出力する処理、シフタ５１、５２、５３、５４が階調数シフト値を出力する処理は、図５の場合と同様である。
【０１１１】
比較差分器６１は、入力データ値として４３を入力して、第１階調数シフト値として２４を入力する。比較差分器６１は、入力データ値が第１階調数シフト値以上であるため、第１比較結果値として１９（＝４３−２４）を出力する。また、比較差分器６１は、第１加算イネーブル信号として“Ｈ”を出力する。
【０１１２】
比較差分器６２は、第１比較結果値として１９を入力して、第２階調数シフト値として１２を入力する。比較差分器６２は、第１比較結果値が第２階調数シフト値以上であるため、第２比較結果値として７（＝１９−１２）を出力する。また、比較差分器６２は、第２加算イネーブル信号として“Ｈ”を出力する。
【０１１３】
比較差分器６３は、第２比較結果値として７を入力して、第３階調数シフト値として６を入力する。比較差分器６３は、第２比較結果値が第３階調数シフト値以上であるため、第３比較結果値として１（＝７−６）を出力する。また、比較差分器６３は、第３加算イネーブル信号として“Ｈ”を出力する。
【０１１４】
比較差分器６４は、第３比較結果値として１を入力して、第４階調数シフト値として３を入力する。比較差分器６４は、第３比較結果値が第４階調数シフト値未満であるため、第４加算イネーブル信号として“Ｌ”を出力する。
【０１１５】
加算器４１は、入力データ値として４３を入力して、第１差分シフト値として８を入力する。加算器４１は、第１加算イネーブル信号が“Ｈ”であるため、第１加算結果値として５１（＝４３＋８）を出力する。
【０１１６】
加算器４２は、第１加算結果値として５１を入力して、第２差分シフト値として４を入力する。加算器４２は、第２加算イネーブル信号が“Ｈ”であるため、第２加算結果値として５５（＝５１＋４）を出力する。
【０１１７】
加算器４３は、第２加算結果値として５５を入力して、第３差分シフト値として２を入力する。加算器４３は、第３加算イネーブル信号が“Ｈ”であるため、第３加算結果値として５７（＝５５＋２）を出力する。
【０１１８】
加算器４４は、第３加算結果値として５７を入力して、第４差分シフト値として１を入力する。加算器４４は、第４加算イネーブル信号が“Ｌ”であるため、中間データ値として５７を出力する。
【０１１９】
比較器７は、入力データ値として４３を入力して、入力階調数として４８を入力する。比較器７は、入力データ値が入力階調数から１を減算した値に等しくないため、最大値イネーブル信号として“Ｌ”を出力する。
【０１２０】
比較差分器８がイネーブル信号を出力する処理、出力データ値計算器１０による処理は、図５の場合と同様である。シフタ９１は、中間データ値として５７を入力する。シフタ９１は、左２ビットシフトイネーブル信号として“Ｈ”を入力するため、出力データ値として２２８（＝５７×２２）を出力する。
【０１２１】
入力階調数に対する入力データ値の比率は４３／４８である。出力階調数に対する出力データ値の比率は２２８／２５６である。後者の比率は前者の比率より若干小さい。後者の比率が前者の比率より若干小さい理由について、図２を用いて説明する。
【０１２２】
図３に示す回路がシフタ３４、加算器４４、シフタ５４、比較差分器６４を備えていないと仮定する。入力階調数の１／２、１／４、１／８のみが、入力データ値に包含されるかどうかを判断される。出力階調数および入力階調数の差分値の１／２、１／４、１／８のみが、出力データ値および入力データ値の差分値に包含されるかどうかを判断される。
【０１２３】
入力階調数の１／２ｐ（ｐは４以上の自然数）は、領域Ａ１３に対応するデータ値に包含されるかどうか判断されない。出力階調数および入力階調数の差分値の１／２ｐ（ｐは４以上の自然数）は、領域Ｂ２３に対応するデータ値に包含されるかどうか判断されない。
【０１２４】
出力階調数に対する出力データ値の比率が入力階調数に対する入力データ値の比率より若干小さい理由は、加算演算が少数の加算器により実行されることにある。そこで、出力階調数が入力階調数より大きいため、誤差が増幅されるとき、または、回路規模の低減より演算の精度を優先させるときには、加算器およびそれに関係するシフタ、比較差分器の個数を増加させればよい。しかし、出力階調数が入力階調数より小さいため、誤差が増幅されないとき、または、演算の精度より回路規模の低減を優先させるときには、加算器およびそれに関係するシフタ、比較差分器の個数を減少させてもよい。
【０１２５】
［入力階調数が３６、入力データ値が３１である場合］
中間階調数計算器１は、入力階調数として３６を入力して、中間階調数として６４（＝２６）を出力する。差分器２は、入力階調数として３６を入力して、中間階調数として６４を入力して、差分結果値として２８（＝６４−３６）を出力する。
【０１２６】
シフタ３１は、差分結果値として２８を入力して、第１差分シフト値として１４（＝２８／２１）を出力する。シフタ３２は、差分結果値として２８を入力して、第２差分シフト値として７（＝２８／２２）を出力する。
【０１２７】
シフタ３３は、差分結果値として２８を入力して、第３差分シフト値として２８／２３を出力してもよい。しかし、図７においては、シフタ３３は、小数点以下を四捨五入することにより、第３差分シフト値として４を出力する。
【０１２８】
シフタ３４は、差分結果値として２８を入力して、第４差分シフト値として２８／２４を出力してもよい。しかし、図７においては、シフタ３４は、小数点以下を四捨五入することにより、第４差分シフト値として２を出力する。
【０１２９】
シフタ５１は、入力階調数として３６を入力して、第１階調数シフト値として１８（＝３６／２１）を出力する。シフタ５２は、入力階調数として３６を入力して、第２階調数シフト値として９（＝３６／２２）を出力する。
【０１３０】
シフタ５３は、入力階調数として３６を入力して、第３階調数シフト値として３６／２３を出力してもよい。しかし、図７においては、シフタ５３は、小数点以下を切り捨てることにより、第３階調数シフト値として４を出力する。
【０１３１】
シフタ５４は、入力階調数として３６を入力して、第４階調数シフト値として３６／２４を出力してもよい。しかし、図７においては、シフタ５４は、小数点以下を切り捨てることにより、第４階調数シフト値として２を出力する。
【０１３２】
中間階調数計算器１、差分器２、シフタ３１、３２、３３、３４、シフタ５１、５２、５３、５４以外の処理は、図５および図６の場合と同様である。図３に示した回路は、中間データ値として５６を出力して、最大値イネーブル信号として“Ｌ”を出力する。図４に示した回路は、出力データ値として２２４を出力する。
【０１３３】
入力階調数に対する入力データ値の比率は３１／３６である。出力階調数に対する出力データ値の比率は２２４／２５６である。後者の比率が前者の比率より若干小さいことはない。シフタ３１、３２、３３、３４は小数点以下を四捨五入して、シフタ５１、５２、５３、５４は小数点以下を切り捨てる理由について、図３を用いて説明する。
【０１３４】
図３に示す回路が通常のシフタ３１、３２、３３、３４、および、通常のシフタ５１、５２、５３、５４を備えていると仮定する。出力階調数に対する出力データ値の比率は、入力階調数に対する入力データ値の比率より若干小さいことがある。
【０１３５】
シフタ３１、３２、３３、３４が小数点以下を四捨五入する理由は、差分結果値の１／２、１／４、１／８、１／１６が、小数点以下を四捨五入されたうえで、加算器により加算されることにある。すなわち、加算器が差分シフト値として若干大きい値を加算することにある。
【０１３６】
シフタ５１、５２、５３、５４が小数点以下を切り捨てる理由は、入力階調数の１／２、１／４、１／８、１／１６が、小数点以下を切り捨てられたうえで、比較差分器により比較されることにある。すなわち、比較差分器が加算イネーブル信号として“Ｈ”を出力しやすくなることにある。
【０１３７】
［入力階調数が４８、入力データ値が４７である場合］
比較器７は、入力データ値として４７を入力して、入力階調数として４８を入力する。比較器７は、入力データ値が入力階調数から１を減算した値に等しいため、最大値イネーブル信号として“Ｈ”を出力する。
【０１３８】
出力データ値計算器１０は、出力階調数として２５６を入力する。出力データ値計算器１０は、最大値イネーブル信号として“Ｈ”を入力するため、出力データ値として２５５（＝２５６−１）を出力する。
【０１３９】
比較器７および出力データ値計算器１０以外の処理は、図５および図６の場合と同様である。しかし、出力データ値計算器１０からの出力データ値が最終的に採用される。階調数変換回路が比較器７および出力データ値計算器１０を備えることにより、入力データ値が最大値であるときであっても、出力データ値が簡便かつ正確に計算される。
【０１４０】
［中間階調数および出力階調数についての変形例］
図３から図８までにおいては、中間階調数は、自然数ｋについて２ｋである。ただし、中間階調数が入力階調数以上の２ｋかつ入力階調数に最も近い２ｋとなるように、自然数ｋが選択される。以下の説明においては、図３から図８までとは異なり、中間階調数は、入力階調数との大小および遠近を問わない。
【０１４１】
中間階調数が入力階調数以上であるときには、図３に示した回路は構成要素を変更させなくてもよい。中間階調数が入力階調数未満であるときには、図３に示した回路は構成要素を加算器から減算器に変更させればよい。
【０１４２】
図３から図８までにおいては、出力階調数は、任意の自然数ｎについて２ｎである。以下の説明においては、図３から図８までとは異なり、出力階調数は、任意の自然数ｎについて２ｎであるかどうかを問わない。
【０１４３】
図３に示した回路は、中間階調数計算器１を構成要素とせず、差分器２において入力階調数および出力階調数を入力すればよい。図４に示した回路は、比較差分器８およびシフタ９１、９２、９３、９４、９５を構成要素としなくてもよい。
【０１４４】
｛平均化処理および直線補間処理｝
図９は、平均化処理の具体例を示す図である。処理単位１１は、注目画素Ｐ２２、周辺画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ２１、Ｐ２３、Ｐ３１、Ｐ３２、Ｐ３３から構成される。各画素について、重み付け係数は同一値である。
【０１４５】
各画素についての画素値を、階調数を２５６として、Ｐ１１、Ｐ１２、Ｐ１３、Ｐ２１、Ｐ２２、Ｐ２３、Ｐ３１、Ｐ３２、Ｐ３３により表現する。平均化処理の結果値は、（Ｐ１１＋Ｐ１２＋Ｐ１３＋Ｐ２１＋Ｐ２２＋Ｐ２３＋Ｐ３１＋Ｐ３２＋Ｐ３３）／（１×９）である。すなわち、平均化処理において、除数９による除算が必要となる。
【０１４６】
ここで、階調数変換回路において、データ値および階調数を、以下のように設定する：入力データ値＝Ｐ１１＋Ｐ１２＋Ｐ１３＋Ｐ２１＋Ｐ２２＋Ｐ２３＋Ｐ３１＋Ｐ３２＋Ｐ３３、入力階調数＝２５６×９、出力階調数＝２５６。
【０１４７】
出力データ値は、（Ｐ１１＋Ｐ１２＋Ｐ１３＋Ｐ２１＋Ｐ２２＋Ｐ２３＋Ｐ３１＋Ｐ３２＋Ｐ３３）／９である。階調数変換回路は、階調数変換処理の応用として、除数９による除算を直接実行することなく、平均化処理を実行できる。
【０１４８】
図１０は、直線補間処理の具体例を示す図である。処理単位１２は、注目画素Ｐ５２、周辺画素Ｐ４１、Ｐ４２、Ｐ４３、Ｐ５１、Ｐ５３、Ｐ６１、Ｐ６２、Ｐ６３から構成される。注目画素Ｐ５２については、重み付け係数は３である。注目画素Ｐ５２の第１近接の周辺画素Ｐ４２、Ｐ５１、Ｐ５３、Ｐ６２については、重み付け係数は２である。注目画素Ｐ５２の第２近接の周辺画素Ｐ４１、Ｐ４３、Ｐ６１、Ｐ６３については、重み付け係数は１である。
【０１４９】
各画素についての画素値を、階調数を２５６として、Ｐ４１、Ｐ４２、Ｐ４３、Ｐ５１、Ｐ５２、Ｐ５３、Ｐ６１、Ｐ６２、Ｐ６３により表現する。直線補間処理の結果値は、（Ｐ４１＋２×Ｐ４２＋Ｐ４３＋２×Ｐ５１＋３×Ｐ５２＋２×Ｐ５３＋Ｐ６１＋２×Ｐ６２＋Ｐ６３）／（３×１＋２×４＋１×４）である。すなわち、直線補間処理において、除数１５による除算が必要となる。
【０１５０】
ここで、階調数変換回路において、データ値および階調数を、以下のように設定する：入力データ値＝Ｐ４１＋２×Ｐ４２＋Ｐ４３＋２×Ｐ５１＋３×Ｐ５２＋２×Ｐ５３＋Ｐ６１＋２×Ｐ６２＋Ｐ６３、入力階調数＝２５６×１５、出力階調数＝２５６。
【０１５１】
出力データ値は、（Ｐ４１＋２×Ｐ４２＋Ｐ４３＋２×Ｐ５１＋３×Ｐ５２＋２×Ｐ５３＋Ｐ６１＋２×Ｐ６２＋Ｐ６３）／１５である。階調数変換回路は、階調数変換処理の応用として、除数１５による除算を直接実行することなく、直線補間処理を実行できる。
【図面の簡単な説明】
【０１５２】
【図１】階調数変換回路の計算原理を示す図である。
【図２】階調数変換回路の計算原理を示す図である。
【図３】階調数変換回路の構成要素を示す図である。
【図４】階調数変換回路の構成要素を示す図である。
【図５】階調数変換回路の計算例を示す図である。
【図６】階調数変換回路の計算例を示す図である。
【図７】階調数変換回路の計算例を示す図である。
【図８】階調数変換回路の計算例を示す図である。
【図９】平均化処理の具体例を示す図である。
【図１０】直線補間処理の具体例を示す図である。
【符号の説明】
【０１５３】
１  中間階調数計算器
２  差分器
３１、３２、３３、３４  シフタ
４１、４２、４３、４４  加算器
５１、５２、５３、５４  シフタ
６１、６２、６３、６４  比較差分器
７  比較器
８  比較差分器
９１、９２、９３、９４、９５  シフタ
１０  出力データ値計算器
【図１】
2009205575.tif 000003
【図２】
2009205575.tif 000004
【図３】
2009205575.tif 000005
【図４】
2009205575.tif 000006
【図５】
2009205575.tif 000007
【図６】
2009205575.tif 000008
【図７】
2009205575.tif 000009
【図８】
2009205575.tif 000010
【図９】
2009205575.tif 000011
【図１０】
2009205575.tif 000012