(57)【要約】【課題】装置サイズの縮小並びに、安定した電源及びＧＮＤの供給、装置の生産安定性の向上および組立信頼性の向上を実現することができる半導体装置及びその製造方法を提供する。【解決手段】半導体素子を２層構造とし、その外周部では上層の半導体素子１よりも下層の半導体素子２が大きくなるように階段状に形成し、それらの外周で上層の半導体素子１の表面上および下層の半導体素子２の表面上にそれぞれ形成された電極パッド７上に、それぞれ金属性のボンディングワイヤー４を接続する。【選択図】図１
2009224525.tif 000002
【特許請求の範囲】
【請求項１】
表面に複数の電極が形成され裏面に複数の外部電極端子が形成された回路基板と、
表面に複数の電極パッドが形成され前記回路基板の表面に固着された半導体素子と、
前記半導体素子の前記電極パッドと前記回路基板の前記電極とを電気的に接続するボンディングワイヤーと、
前記回路基板の表面上で前記半導体素子および前記ボンディングワイヤーを被覆する封止樹脂とを有する半導体装置において、
前記半導体素子は、
２層構造で、
その外周部で上層よりも下層が大きくなるように階段状に形成され、
前記複数の電極パッドが前記上層および前記下層の各表面外周部に形成された状態で、
前記複数の電極パッドに前記ボンディングワイヤーが接続された
ことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記半導体素子は、前記下層側の電極パッドが電源用あるいはＧＮＤ用として形成された
ことを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置であって、
前記半導体素子は、前記下層側の電極パッドより外周方向の端辺に絶縁領域が形成された
ことを特徴とする半導体装置。
【請求項４】
請求項１に記載の半導体装置であって、
前記半導体素子は、前記上層として、前記下層側の電極パッドへの配線を覆うように絶縁層が形成された
ことを特徴とする半導体装置。
【請求項５】
請求項１に記載の半導体装置であって、
前記半導体素子は、前記上層として、あらかじめ前記下層とは別に準備され外周部が前記下層よりも内側になるように形成された第二の半導体素子が、前記下層の表面上に積層されて、前記階段状に形成された
ことを特徴とする半導体装置。
【請求項６】
請求項１に記載の半導体装置であって、
前記半導体素子は、前記上層として、前記下層側の電極パッドの隣接する両端部に絶縁領域が形成された
ことを特徴とする半導体装置。
【請求項７】
フレーム内で、表面に複数の電極を形成し裏面に複数の外部端子用電極を形成した回路基板の表面に、表面に複数の電極パッドを形成した半導体素子を搭載して固着する工程と、
前記半導体素子の前記電極パッドと前記回路基板の前記電極とをボンディングワイヤーにより電気的に接続する工程と、
前記回路基板の表面上で前記半導体素子および前記ボンディングワイヤーを封止樹脂により被覆する工程と、
前記回路基板の外部端子用電極に外部電極端子を形成する工程と、
前記の各工程により前記フレーム内に複数形成した半導体装置を、前記フレームを分割して個片化する工程とを有する半導体装置の製造方法であって、
前記半導体素子は、
２層構造とし、
その外周部で上層よりも下層を大きくして階段状になるように形成し、
前記複数の電極パッドを前記上層および前記下層の各表面外周部に形成した状態で、
前記複数の電極パッドに前記ボンディングワイヤーを接続する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ボール・グリッド・アレイ型の半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
従来から、半導体素子を搭載したボール・グリッド・アレイ（ＢＧＡ）型半導体装置としては、種々の形態のものが提案されている。その一例として、図８に示す形態のＢＧＡ型半導体装置について、以下に説明する。
【０００３】
図８は従来のＢＧＡ型半導体装置の構造説明図であり、図８（ａ）が半導体装置の平面図、図８（ｂ）がａ部の拡大平面図、図８（ｃ）が図８（ｂ）のＡ−Ａ’間の拡大断面図である。
【０００４】
図８において、１は半導体素子、３は回路基板、４はボンディングワイヤー、５は外部電極端子、６は封止樹脂、７は電極パッド、８は接着剤、９は電極、１１はソルダーレジストである。
【０００５】
上記の半導体装置において、回路基板３は、ＢＧＡ型半導体装置を構成するための半導体素子１を搭載する基板であり、ガラスエポキシ樹脂等からなる有機樹脂から形成されている。回路基板３の表面には銅（Ｃｕ）等の金属により複数の電極９が形成されており、回路基板３の裏面には銅（Ｃｕ）等の金属により格子状に配列した外部電極端子５が形成され、回路基板３内で銅（Ｃｕ）等の金属配線パターン（図示せず）により、回路基板３の表面の電極９と裏面の外部電極端子５が電気的に接続するように形成されている。
【０００６】
また、半導体素子１は回路基板３の表面上にエポキシ樹脂等からなる接着剤８により固着され、半導体素子１の表面上の電極パッド７と回路基板３の表面上の電極９とが、金（Ａｕ）等の金属性のボンディングワイヤー４により、電気的に接続されており、回路基板３の表面上で、上記半導体素子１及びボンディングワイヤー４が、それらを外部から保護するためにエポキシ樹脂等からなる封止樹脂６にて被覆されている。また、回路基板３の裏面には、半導体装置を外部回路基板（図示せず）上へ実装するために、はんだ（例えば、ボール状）等の外部電極端子５が形成されている。
【０００７】
このような従来の半導体装置に対して、拡散プロセスの進化及び低電圧化に伴い、半導体素子１の外形サイズの縮小及びピン数の増加、電極パッド間ピッチの狭ピッチ化が進展し、それに伴い半導体装置サイズの拡大やボンディングワイヤー長の増加等が進行し、組立生産性の安定並びに組立信頼性向上のため、電極パッド数の削減及びボンディングワイヤー長の低減を確立するための開発が必要となってきている。
【０００８】
そこで、電極パッドの形成位置に関する従来技術（例えば、特許文献１を参照）として、半導体素子の側面に電極パッドを形成することで、半導体素子表面上の電極パッド領域を削除し、半導体素子サイズの縮小及び、ワイヤー高さ及び長さの低減を実現し、高集積な半導体素子を提供するとともに、半導体装置の組立安定性及び組立信頼性向上の実現を図ってきた。
【特許文献１】特開昭６２−２８５４３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記のような従来の半導体装置では、半導体素子の側面に電極パッドが形成されていることから、ボンディングワイヤーを形成することが非常に困難であり、また、電極パッド数が増加すると、半導体素子側面のみでの電極パッドの配置が困難となり、高集積な半導体素子の提供及び半導体装置の組立安定性、組立信頼性向上を実現することが難しくなってくるという問題点を有していた。
【００１０】
本発明は、上記従来の問題点を解決するもので、装置サイズの縮小並びに、安定した電源及びＧＮＤの供給、装置の生産安定性の向上、組立信頼性の向上を実現することができる半導体装置及びその製造方法を提供する。
【課題を解決するための手段】
【００１１】
上記の課題を解決するために、本発明の請求項１に記載の半導体装置は、表面に複数の電極が形成され裏面に複数の外部電極端子が形成された回路基板と、表面に複数の電極パッドが形成され前記回路基板の表面に固着された半導体素子と、前記半導体素子の前記電極パッドと前記回路基板の前記電極とを電気的に接続するボンディングワイヤーと、前記回路基板の表面上で前記半導体素子および前記ボンディングワイヤーを被覆する封止樹脂とを有する半導体装置において、前記半導体素子は、２層構造で、その外周部で上層よりも下層が大きくなるように階段状に形成され、前記複数の電極パッドが前記上層および前記下層の各表面外周部に形成された状態で、前記複数の電極パッドに前記ボンディングワイヤーが接続されたことを特徴とする。
【００１２】
また、本発明の請求項２に記載の半導体装置は、請求項１に記載の半導体装置であって、前記半導体素子は、前記下層側の電極パッドが電源用あるいはＧＮＤ用として形成されたことを特徴とする。
【００１３】
また、本発明の請求項３に記載の半導体装置は、請求項１に記載の半導体装置であって、前記半導体素子は、前記下層側の電極パッドより外周方向の端辺に絶縁領域が形成されたことを特徴とする。
【００１４】
また、本発明の請求項４に記載の半導体装置は、請求項１に記載の半導体装置であって、前記半導体素子は、前記上層として、前記下層側の電極パッドへの配線を覆うように絶縁層が形成されたことを特徴とする。
【００１５】
また、本発明の請求項５に記載の半導体装置は、請求項１に記載の半導体装置であって、前記半導体素子は、前記上層として、あらかじめ前記下層とは別に準備され外周部が前記下層よりも内側になるように形成された第二の半導体素子が、前記下層の表面上に積層されて、前記階段状に形成されたことを特徴とする。
【００１６】
また、本発明の請求項６に記載の半導体装置は、請求項１に記載の半導体装置であって、前記半導体素子は、前記上層として、前記下層側の電極パッドの隣接する両端部に絶縁領域が形成されたことを特徴とする。
【００１７】
また、本発明の請求項７に記載の半導体装置の製造方法は、フレーム内で、表面に複数の電極を形成し裏面に複数の外部端子用電極を形成した回路基板の表面に、表面に複数の電極パッドを形成した半導体素子を搭載して固着する工程と、前記半導体素子の前記電極パッドと前記回路基板の前記電極とをボンディングワイヤーにより電気的に接続する工程と、前記回路基板の表面上で前記半導体素子および前記ボンディングワイヤーを封止樹脂により被覆する工程と、前記回路基板の外部端子用電極に外部電極端子を形成する工程と、前記の各工程により前記フレーム内に複数形成した半導体装置を、前記フレームを分割して個片化する工程とを有する半導体装置の製造方法であって、前記半導体素子は、２層構造とし、その外周部で上層よりも下層を大きくして階段状になるように形成し、前記複数の電極パッドを前記上層および前記下層の各表面外周部に形成した状態で、前記複数の電極パッドに前記ボンディングワイヤーを接続することを特徴とする。
【発明の効果】
【００１８】
以上のように本発明によれば、２層構造の半導体素子の外周部で、上層の半導体素子の表面上および下層の半導体素子の表面上にそれぞれ形成された各電極パッド上に、それぞれ金属性のボンディングワイヤーを接続することにより、ボンディングワイヤーの高さ及び長さを確実に低減した状態で、回路基板上を樹脂封止することができる。
【００１９】
そのため、装置サイズの縮小並びに、安定した電源及びＧＮＤの供給、さらに装置の生産安定性の向上および組立信頼性の向上を実現することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態を示す半導体装置及びその製造方法について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１の半導体装置を説明する。
【００２１】
図１は本実施の形態１の半導体装置の構造説明図であり、図１（ａ）が半導体装置の平面図、図１（ｂ）がａ部の拡大平面図、図１（ｃ）が図１（ｂ）のＡ−Ａ’間の拡大断面図である。
【００２２】
図１において、１は上層の半導体素子、２は下層の半導体素子、３は回路基板、４はボンディングワイヤー、５は外部電極端子、６は封止樹脂、７は電極パッド、８は接着剤、９は電極、１１はソルダーレジストである。
【００２３】
上記の半導体装置において、回路基板３は、ＢＧＡ型半導体装置を構成するための半導体素子搭載基板であり、ガラスエポキシ樹脂等からなる有機樹脂から形成されている。回路基板３の表面には銅（Ｃｕ）等の金属により複数の電極９が形成されており、回路基板３の裏面には銅（Ｃｕ）等の金属により格子状に配列された外部電極端子５が形成され、回路基板３内で、銅（Ｃｕ）等の金属配線パターン（図示せず）により、回路基板３の表面の電極９と裏面の外部電極端子５とが電気的に接続するように形成されている。
【００２４】
また、半導体素子１、２は半導体素子２側で回路基板３の表面上にエポキシ樹脂等からなる接着剤８により固着され、半導体素子１、２の表面上の電極パッド７と回路基板３の表面上の電極９とが、金（Ａｕ）等の金属性のボンディングワイヤー４により、電気的に接続されており、回路基板３の表面上で、上記半導体素子１、２及びボンディングワイヤー４が、それらを外部から保護するためにエポキシ樹脂等からなる封止樹脂６にて被覆されている。回路基板３の裏面には、半導体装置を外部回路基板（図示せず）上へ実装するために、はんだ等の外部電極端子５が形成されている。
【００２５】
そして、本実施の形態１の半導体装置の特徴は、図１（ａ）、（ｂ）、（ｃ）に示すように、半導体素子が２層構造で、その外周部では上層の半導体素子１よりも下層の半導体素子２が大きくなるように階段状に形成され、それらの外周部で上層の半導体素子１の表面上および下層の半導体素子２の表面上にそれぞれ形成された電極パッド７上に、それぞれ金属性のボンディングワイヤー４が接続されていることである。
【００２６】
以上の構成により、最近の拡散プロセスの進化に伴い、半導体素子サイズの縮小及びピン数の増加、電極パッド間ピッチの狭ピッチ化が進展し、それに伴い半導体装置サイズの拡大やワイヤー長の増加等が進行し、組立生産性の安定並びに組立信頼性向上のため、電極パッド数の削減及びワイヤー長の低減を確立するための開発の必要性に対して、２層構造の半導体素子の外周部で、上層の半導体素子の表面上および下層の半導体素子の表面上にそれぞれ形成された各電極パッド上に、それぞれ金属性のボンディングワイヤーを接続することにより、ボンディングワイヤーの高さ及び長さを確実に低減した状態で、回路基板上を樹脂封止することができる。
【００２７】
その結果、装置サイズの縮小並びに、安定した電源及びＧＮＤの供給、さらに装置の生産安定性の向上および組立信頼性の向上を実現することができる。
（実施の形態２）
本発明の実施の形態２の半導体装置を説明する。
【００２８】
図２は本実施の形態２の半導体装置の構造説明図であり、図２（ａ）が半導体装置の平面図、図２（ｂ）がａ部の拡大平面図、図２（ｃ）が図２（ｂ）のＡ−Ａ’間の拡大断面図である。
【００２９】
図２において、１は上層の半導体素子、２は下層の半導体素子、３は回路基板、４はボンディングワイヤー、５は外部電極端子、６は封止樹脂、７は電極パッド、８は接着剤、９は電極、１０は電源或いはＧＮＤ用の電極パッド、１１はソルダーレジストである。
【００３０】
本実施の形態２の半導体装置の特徴は、図２（ａ）、（ｂ）、（ｃ）に示すように、実施の形態１において下層の半導体素子２で表面上の外周部に形成された電極パッド７が、電源用あるいは接地（ＧＮＤ）用の電極パッド１０として形成されていることである。
【００３１】
これにより、上層の半導体素子の表面上に形成する電極パッド数の削減が可能であるとともに、下層の半導体素子に形成された電源用及びＧＮＤ用の電極パッドと回路基板上の電極を接続するワイヤー本数及び位置に対する自由度が向上することにより、回路基板上に形成する電極数の削減が可能となり、半導体装置サイズの縮小並びに、安定した電源及びＧＮＤの供給、半導体装置の生産安定性の向上および組立信頼性の向上を図ることが可能となる。
（実施の形態３）
本発明の実施の形態３の半導体装置を説明する。
【００３２】
図３は本実施の形態３の半導体装置の構造説明図であり、図３（ａ）が半導体装置の平面図、図３（ｂ）がａ部の拡大平面図、図３（ｃ）が図３（ｂ）のＡ−Ａ’間の拡大断面図である。
【００３３】
図３において、１は上層の半導体素子、２は下層の半導体素子、３は回路基板、４はボンディングワイヤー、５は外部電極端子、６は封止樹脂、７は電極パッド、８は接着剤、９は電極、１０は電源或いはＧＮＤ用の電極パッド、１１はソルダーレジスト、１２は絶縁領域である。
【００３４】
本実施の形態３の半導体装置の特徴は、図３（ａ）、（ｂ）、（ｃ）に示すように、下層の半導体素子２において、表面上の外周部に形成された電極パッド１０より外周方向の端辺に、絶縁領域１２を形成することである。
【００３５】
これにより、下層の半導体素子で表面上の外周部に形成された電極パッド上に、金属性のボンディングワイヤーを形成する際に、ボンディングワイヤーが下層の半導体素子端面に接触した状態でも形成することが可能となり、更なるボンディングワイヤー高さの低減が可能となり、さらに半導体装置の生産安定性の向上および組立信頼性の向上を図ることが可能となる。
（実施の形態４）
本発明の実施の形態４の半導体装置を説明する。
【００３６】
図４は本実施の形態４の半導体装置の構造説明図であり、図４（ａ）が半導体装置の平面図、図４（ｂ）がａ部の拡大平面図、図４（ｃ）が図４（ｂ）のＡ−Ａ’間の拡大断面図である。
【００３７】
図４において、２は下層の半導体素子、３は回路基板、４はボンディングワイヤー、５は外部電極端子、６は封止樹脂、７は電極パッド、８は接着剤、９は電極、１０は電源或いはＧＮＤ用の電極パッド、１１はソルダーレジスト、１２は絶縁領域、１４は上層の絶縁層である。
【００３８】
本実施の形態４の半導体装置の特徴は、図４（ａ）、（ｂ）、（ｃ）に示すように、下層の半導体素子２の端部に電源或いはＧＮＤ用の電極パッド１０を形成する。この電源或いはＧＮＤ用の電極パッド１０に接続するように下層の半導体素子２上に配線を形成する。この配線を覆うように、下層の半導体素子２上に、外周部が下層の半導体素子２の外周部より内側になるような外形寸法の絶縁層１４を形成する。絶縁層１４の表面上には電極パッド７を形成し、下層の半導体素子２と絶縁層１４とで階段状の半導体素子を形成する。なお、図面では、下層の半導体素子２上の配線は、その上の絶縁層１４に覆われているため見えない状態になっている。
【００３９】
以上のように、半導体素子の上層を絶縁層１４にすることで、その絶縁層１４からなる上層に金属が接触してもショートしないため、下層の半導体素子２で表面上の外周部に形成された電極パッド１０上に、金属性のボンディングワイヤー４の接合部（ボール形状部）を形成する際に、そのボンディングワイヤー４が絶縁層１４の端面に接触した状態でも形成することが可能となる。
【００４０】
これにより、上層の絶縁層とボンディングワイヤーの接合部との間に間隔（すきま）を確保することが不要となり、半導体素子外周において下層の半導体素子の表面上に形成された電極パッドのサイズ縮小化、および半導体素子サイズの縮小化が可能となり、半導体素子のさらなる高集積化を図ることが可能となる。
（実施の形態５）
本発明の実施の形態５の半導体装置を説明する。
【００４１】
図５は本実施の形態５の半導体装置の構造説明図であり、図５（ａ）が半導体装置の平面図、図５（ｂ）がａ部の拡大平面図、図５（ｃ）が図５（ｂ）のＡ−Ａ’間の拡大断面図である。
【００４２】
図５において、２は下層の半導体素子、３は回路基板、４はボンディングワイヤー、５は外部電極端子、６は封止樹脂、７は電極パッド、８およびＳ５は接着剤、９は電極、１０は電源或いはＧＮＤ用の電極パッド、１１はソルダーレジスト、１２は絶縁領域、１３は上層の第二の半導体素子である。
【００４３】
本実施の形態５の半導体装置の特徴は、図５（ａ）、（ｂ）、（ｃ）に示すように、表面に電極パッド７が形成され外周部が下層の半導体素子２の外周部より内側になるような外形寸法の第二の半導体素子１３を、あらかじめ下層の半導体素子２とは別に準備しておき、その第二の半導体素子１３を、下層の半導体素子２の表面上に、例えば接着剤Ｓ５により固着して積層することにより、外周部が階段状に構成された半導体素子を形成することである。
【００４４】
以上のように、半導体素子の外周部を階段状に形成する場合、従来の半導体拡散プロセスで外周部を階段状に形成するよりも、予め、大／小の下層の半導体素子２および第二の半導体素子１３を形成しておき、それらを接着剤Ｓ５で上下に固着して積層することにより外周部を階段状に形成する方が、形成方法として簡略化することができる。
【００４５】
その結果、半導体装置を製造する際の製造工程を大幅に簡略化しつつ、半導体装置の生産安定性の向上および組立信頼性の向上を図ることが可能となる。
（実施の形態６）
本発明の実施の形態６の半導体装置を説明する。
【００４６】
図６は本実施の形態６の半導体装置の構造説明図であり、図６（ａ）が半導体装置の平面図、図６（ｂ）がａ部の拡大平面図、図６（ｃ）が図６（ｂ）のＡ−Ａ’間の拡大断面図である。
【００４７】
図６において、２は下層の半導体素子、３は回路基板、４はボンディングワイヤー、５は外部電極端子、６は封止樹脂、７は電極パッド、８は接着剤、９は電極、１０は電源或いはＧＮＤ用の電極パッド、１１はソルダーレジスト、１２は絶縁領域、１４は上層の絶縁層である。
【００４８】
本実施の形態６の半導体装置の特徴は、図６（ａ）、（ｂ）、（ｃ）に示すように、半導体素子として、下層の半導体素子２の表面上に形成された複数の電極パッド１０に対して、それらが隣接する両端部にリブ状の絶縁領域１２が配置されるように、上層の絶縁層１４を形成することである。
【００４９】
これにより、下層の半導体素子の表面上に形成された電極パッド上に、金属性のボンディングワイヤーを形成する際に、それら隣接する電極パッド上にそれぞれ接続したボンディングワイヤー同士が接触することを防止することが可能となり、半導体装置の生産安定性の向上および組立信頼性の向上を図ることが可能となる。
（半導体装置の製造方法）
次に、本発明の実施の形態の半導体装置の製造方法について、実施の形態１の半導体装置の場合を例に挙げて説明する。
【００５０】
図７は本実施の形態１の半導体装置の製造方法における生産工程を示すフロー図である。
図７において、１は上層の半導体素子、２は下層の半導体素子、３は回路基板、４はボンディングワイヤー、５は外部電極端子、６は封止樹脂、８は接着剤、９は電極、１１はソルダーレジストである。
【００５１】
実施の形態１の半導体装置の製造方法として、まず、図７（ａ）に示すように、フレーム内で、表面に例えば銅（Ｃｕ）等の金属膜により複数の電極９を形成し、裏面に例えば銅（Ｃｕ）等の金属膜により格子状に配列した複数の外部端子用電極を形成して、回路基板３を形成する。また、回路基板３上に形成された配線パターン（図示せず）を保護するために、回路基板３の表面上および裏面上にソルダーレジスト１１を形成する。
【００５２】
上記の回路基板３の表面に、例えばＡｇペースト等の接着剤８を用いて、半導体素子を搭載して固着する。この際に、半導体素子は上層の半導体素子１と下層の半導体素子２とで２層構造とし、それらの半導体素子１、２は、その外周部で外形寸法が上層の半導体素子１よりも下層の半導体素子２の方が大きくなるように、階段状に固着する。
【００５３】
なお、半導体素子の構成としては、電源用あるいはＧＮＤ用配線上に絶縁層１４を形成し、表面に電極パッド１０を形成することで、外周部が階段状の半導体素子を形成することも可能であり、また、半導体素子の表面上に第二の半導体素子１３を積層することにより、外周部が階段状に構成された半導体素子を形成することも可能である。
【００５４】
また、下層の半導体素子２の外周部の表面上に形成した電極パッド７より半導体素子外周方向の端辺に絶縁領域１２を形成すること、および、下層の半導体素子２の表面に形成した電極パッドの互いに隣接する両端部に絶縁領域１２を形成することも可能である。
【００５５】
次に、図７（ｂ）に示すように、上層の半導体素子１および下層の半導体素子２の各表面上の外周部に形成した複数の電極パッド７と、回路基板３の表面上に形成した複数の電極９とを、例えばＡｕ線等による金属性のボンディングワイヤー４により、電気的に接続する。
【００５６】
次に、図７（ｃ）に示すように、回路基板３の表面上で半導体素子１、２およびボンディングワイヤー４を保護するために、それらをエポキシ樹脂等の封止樹脂６により被覆する。封止工法としては、例えば金型を用いたトランスファー成型方法や液状樹脂を用いた印刷工法等により、樹脂封止する。
【００５７】
次に、図７（ｄ）に示すように、回路基板３の裏面上に形成した金属膜からなる外部端子用電極面上にはんだ等からなる外部電極端子５を形成する。形成方法としては、例えば、外部端子用電極上にはんだボールの搭載、あるいは、はんだペーストの印刷を行い、リフロー等の温度を加えることで外部端子用電極部分と溶着し、外部電極端子５を形成する。
【００５８】
次に、図７（ｅ）に示すように、上記の各工程によりフレーム内に複数形成した半導体装置を、フレームを分割して個片化する。このようにしてフレームから個片に分割した半導体装置を形成する。分割方法としては、例えばダイシングブレードを用いた方法や、金型による打ち抜き方法を使用することで個片に分割する。
【００５９】
以上の方法により、２層構造の半導体素子の外周部で、上層の半導体素子の表面上および下層の半導体素子の表面上にそれぞれ形成された各電極パッド上に、それぞれ金属性のボンディングワイヤーを接続することにより、ボンディングワイヤーの高さ及び長さを確実に低減した状態で、回路基板上を樹脂封止することができる。
【００６０】
その結果、装置サイズの縮小並びに、安定した電源及びＧＮＤの供給、さらに装置の生産安定性の向上および組立信頼性の向上を実現することができる。
【産業上の利用可能性】
【００６１】
本発明の半導体装置及びその製造方法は、装置サイズの縮小並びに、安定した電源及びＧＮＤの供給、装置の生産安定性の向上、組立信頼性の向上を実現することができるもので、半導体装置において、半導体装置サイズの縮小並びに、半導体装置の生産安定性の向上、組立信頼性の向上等を図るのに有用である。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施の形態１の半導体装置の構造を示す平面図、拡大平面図および拡大断面図
【図２】本発明の実施の形態２の半導体装置の構造を示す平面図、拡大平面図および拡大断面図
【図３】本発明の実施の形態３の半導体装置の構造を示す平面図、拡大平面図および拡大断面図
【図４】本発明の実施の形態４の半導体装置の構造を示す平面図、拡大平面図および拡大断面図
【図５】本発明の実施の形態５の半導体装置の構造を示す平面図、拡大平面図および拡大断面図
【図６】本発明の実施の形態６の半導体装置の構造を示す平面図、拡大平面図および拡大断面図
【図７】本発明の実施の形態１の半導体装置の製造方法における生産工程を示すフロー図
【図８】従来の半導体装置の構造を示す平面図、拡大平面図および拡大断面図
【符号の説明】
【００６３】
１    上層の半導体素子
２    下層の半導体素子
３    回路基板
４    ボンディングワイヤー
５    外部電極端子
６    封止樹脂
７    電極パッド
８、Ｓ５    接着剤
９    電極
１０    （電源或いはＧＮＤ用の）電極パッド
１１    ソルダーレジスト
１２    絶縁領域
１３    第二の半導体素子
１４    絶縁層
【図１】
2009224525.tif 000003
【図２】
2009224525.tif 000004
【図３】
2009224525.tif 000005
【図４】
2009224525.tif 000006
【図５】
2009224525.tif 000007
【図６】
2009224525.tif 000008
【図７】
2009224525.tif 000009
【図８】
2009224525.tif 000010