(57)【要約】      （修正有）【課題】トレンチ側壁のボウィング部によるボイドが発生するのを抑制し得る半導体素子の素子分離膜形成方法を提供する。【解決手段】半導体基板１００上にトンネル絶縁膜１０１、フローティングゲート用導電膜１０２、及びハードマスク膜を順に形成する段階と、上記ハードマスク膜、上記フローティングゲート用導電膜１０２、上記トンネル絶縁膜１０１、及び上記半導体基板をエッチングして第１のトレンチ１０５を形成する段階と、上記第１のトレンチ１０５を含む全体構造上にスペーサ膜１０６を形成する段階と、上記第１のトレンチ１０５の底面に形成された上記スペーサ膜１０６及び上記半導体基板１００をエッチングして第２のトレンチ１０７を形成する段階、及び上記第２のトレンチ１０７を含む全体構造上に素子分離用絶縁膜１０８を形成する段階を含む。【選択図】図６
2009117799.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、トンネル絶縁膜、及びフローティングゲート用導電膜を形成する段階;
上記フローティングゲート用導電膜、上記トンネル絶縁膜、及び上記半導体基板をエッチングして第１のトレンチを形成する段階;
上記第１のトレンチを含む全体構造上にスペーサ膜を形成する段階;
上記第１のトレンチの底面に形成された上記スペーサ膜及び上記半導体基板をエッチングして第２のトレンチを形成する段階;及び
上記第２のトレンチを含む全体構造上に素子分離用絶縁膜を形成する段階を含む半導体素子の素子分離膜形成方法。
【請求項２】
半導体基板上にトンネル絶縁膜、フローティングゲート用導電膜、及びハードマスク膜を順に形成する段階;
上記ハードマスク膜、上記フローティングゲート用導電膜、上記トンネル絶縁膜、及び  上記半導体基板をエッチングして第１のトレンチを形成する段階;
上記第１のトレンチを含む全体構造上にスペーサ膜を形成する段階;
上記第１のトレンチの底面に形成された上記スペーサ膜及び上記半導体基板をエッチングして第２のトレンチを形成する段階;及び
上記第２のトレンチを含む全体構造上に素子分離用絶縁膜を形成する段階を含む半導体素子の素子分離膜形成方法。
【請求項３】
上記ハードマスク膜は、ハードマスク用窒化膜及びハードマスク用酸化膜を順に積層して形成する請求項２に記載の半導体素子の素子分離膜形成方法。
【請求項４】
上記ハードマスク用窒化膜は、50〜1000Åの厚さで形成する請求項３に記載の半導体素子の素子分離膜形成方法。
【請求項５】
上記ハードマスク用酸化膜は、100〜3000Åの厚さで形成する請求項３に記載の半導体素子の素子分離膜形成方法。
【請求項６】
上記第１のトレンチ及び第２のトレンチ形成段階は、エッチングガスとしてHBr、O2、Cl2、CHF3、CF4、He、Arガスを用いて行う請求項１または２に記載の半導体素子の素子分離膜形成方法。
【請求項７】
上記第１のトレンチの深みは、50〜1000Åになるように形成する請求項１または２に記載の半導体素子の素子分離膜形成方法。
【請求項８】
上記第２のトレンチの深みは、1500〜4000Åになるように形成する請求項１または２に記載の半導体素子の素子分離膜形成方法。
【請求項９】
上記スペーサ膜は、酸化膜で形成する請求項１または２に記載の半導体素子の素子分離膜形成方法。
【請求項１０】
上記スペーサ膜は、0.5〜10Åの厚さで形成する請求項１または２に記載の半導体素子の素子分離膜形成方法。
【請求項１１】
半導体基板の素子分離領域をエッチングして第１のトレンチを形成する段階;
上記第１のトレンチを含む全体構造上にスペーサ膜を形成する段階;
上記第１のトレンチの底面に形成された上記スペーサ膜及び半導体基板をエッチングして第２のトレンチを形成する段階;及び
上記第２のトレンチを素子分離用絶縁膜で埋め込んで素子分離膜を形成する段階を含む半導体素子の素子分離膜形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の素子分離膜形成方法に関するものであり、特に、トレンチのボウィング部によるボイドが発生するのを抑制し得る半導体素子の素子分離膜形成方法に関するものである。
【背景技術】
【０００２】
一般に、70nm以下のデザインルール(design rule)を要求する半導体素子では、ウェハ基板に加えられるストレスを大きく減らすSTI(Shallow Trench Isolation)工程を主に用いている。STI工程は、半導体基板に一定の深みを有するトレンチを形成し、このトレンチに化学気相蒸着法(Chemical Vapor Deposition:以下CVDという)で酸化膜を蒸着し、化学的機械的研磨(Chemical Mechanical Polishing:以下CMPという)工程で不必要な酸化膜をエッチングして素子分離膜を形成する技術である。
【０００３】
図１は、従来技術による半導体素子の素子分離膜の写真である。
【０００４】
図１を参照すれば、従来技術の半導体素子の素子分離膜形成方法は、半導体基板上にトンネル絶縁膜とポリシリコン膜及びハードマスクパターンを順に形成する。その後、これらを順にエッチングして素子分離用トレンチを形成する。トレンチエッチング工程時、トレンチ側壁中、トンネル絶縁膜と半導体基板の境界領域が他の部分よりたくさんエッチングされてボウィング部が形成される。この時に発生されたボウィング部は、後続の絶縁膜の埋め込み工程時にボイドを誘発させて半導体素子の電気的特性を低下させる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明がなそうとする技術的課題は、半導体素子の素子分離用第１のトレンチを形成した後、第１のトレンチ側壁にスペーサを形成し、これをマスクにしたエッチング工程で第２のトレンチを形成することにより、トレンチ側壁のボウィング部の発生を抑制し、後続の絶縁膜埋め込み工程時にボイドの生成を防止し、素子の電気的特性を改善し得る半導体素子の素子分離膜形成方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一実施例による半導体素子の素子分離膜形成方法は、半導体基板上にトンネル絶縁膜、フローティングゲート用導電膜、及びハードマスク膜を順に形成する段階と、上記ハードマスク膜、上記フローティングゲート用導電膜、上記トンネル絶縁膜、及び上記半導体基板をエッチングして第１のトレンチを形成する段階と、上記第１のトレンチを含む全体構造上にスペーサ膜を形成する段階と、上記第１のトレンチの底面に形成された上記スペーサ膜及び上記半導体基板をエッチングして第２のトレンチを形成する段階、及び上記第２のトレンチを含む全体構造上に素子分離用絶縁膜を形成する段階を含む。
【０００７】
上記ハードマスク膜は、ハードマスク用窒化膜及びハードマスク用酸化膜を順に積層して形成する。上記ハードマスク用窒化膜は50〜1000Åの厚さで形成する。上記ハードマスク用酸化膜は100〜3000Åの厚さで形成する。
【０００８】
上記第１のトレンチ及び第２のトレンチ形成段階は、エッチングガスとしてHBr、O2、Cl2、CHF3、CF4、He、Arガスを用いて行う。上記第１のトレンチの深みは50〜1000Åになるように形成する。上記第２のトレンチの深みは1500〜4000Åになるように形成する。
【０００９】
上記スペーサ膜は酸化膜で形成する。上記スペーサ膜は0.5〜10Åの厚さで形成する。
【発明の効果】
【００１０】
本発明の一実施例によれば、半導体素子の素子分離用第１のトレンチを形成した後、第１のトレンチ側壁にスペーサを形成し、これをマスクにしたエッチング工程で第２のトレンチを形成することにより、トレンチ側壁のボウィング部の発生を抑制し、後続の絶縁膜埋め込み工程時にボイドの生成を防止し、素子の電気的特性を改善することができる。
【発明を実施するための最良の形態】
【００１１】
以下、添付した図面を参照し、本発明の好ましい実施例を説明する。しかし、本発明は以下で開示される実施例により限定されるものではなく、互いに異なる多様な形態に具現されることができ、単に本実施例は、本発明の開示が完全であるようにし、通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。
【００１２】
図２〜図６は、本発明の一実施例による半導体素子の素子分離膜形成方法を説明するための素子の断面図である。
【００１３】
図２を参照すれば、半導体基板(100)上にトンネル絶縁膜(101)、フローティングゲート用導電膜(102)、ハードマスク用窒化膜(103)、及びハードマスク用酸化膜(104)を順に形成する。トンネル絶縁膜(101)は酸化膜で形成することが好ましい。トンネル絶縁膜(101)は、湿式酸化工程を用いて50〜100Åで蒸着し、後続工程でN2Oのアニーリング工程を行い、トンネル絶縁膜(101)の内部の窒化物(nitrogen)を結合(incorporation)させてトラップ密度(trap density)を減らし、信頼性を向上させることが好ましい。フローティングゲート用導電膜(102)は、不純物が含まれていない非晶質ポリシリコン膜と不純物が含有されたポリシリコン膜で構成された二重膜で形成するのが好ましい。フローティングゲート用導電膜(102)は、500〜550℃の温度範囲内でSiH4ガスとPH3ガスをソースガスとして形成することが好ましい。フローティングゲート用導電膜(102)は、100〜1000Åの厚さで蒸着することが好ましい。ハードマスク用窒化膜(103)は、50〜1000Åの厚さで蒸着することが好ましい。ハードマスク用酸化膜(104)は、100〜3000Åの厚さで蒸着することが好ましい。
【００１４】
その後、ハードマスク用酸化膜(104)上にフォトレジストパターン(PR)を形成する。
【００１５】
図３を参照すれば、フォトレジストパターンをマスクとするエッチング工程を行ってハードマスク用酸化膜(104)、及びハードマスク用絶縁膜(103)をエッチングしてハードマスクパターン(103、104)を形成する。その後、フォトレジストパターンを除去する。
【００１６】
ハードマスクパターン(103、104)をエッチングマスクにしてトンネル絶縁膜(101)が露出するようにフローティングゲート用導電膜(102)をエッチングする。
【００１７】
図４を参照すれば、露出するトンネル絶縁膜(101)、及び半導体基板(100)をエッチングして第１のトレンチ(105)を形成する。第１のトレンチ(105)の深みは50〜1000Åになるように形成することが好ましい。第１のトレンチ(105)エッチング工程は、HBr、O2、Cl2、CHF3、CF4、He、Arガスを用いて行うことが好ましい。
【００１８】
図５を参照すれば、第１のトレンチ(105)を含む全体構造上にスペーサ膜(106)を形成する。スペーサ膜(106)は、酸化膜で形成することが好ましい。スペーサ膜(106)は、0.5〜10Åの厚さで形成することが好ましい。その後、エッチング工程を行い、第１のトレンチ(105)の底面に形成されたスペーサ膜(106)及び半導体基板(100)をエッチングして第２のトレンチ(107)を形成する。第２のトレンチ(107)の深み(半導体基板の上部面からの深み)は、1500〜4000Åになるように形成することが好ましい。第２のトレンチ(107)エッチング工程は、HBr、O2、Cl2、CHF3、CF4、He、Arガスを用いて行うことが好ましい。
【００１９】
図６を参照すれば、第２のトレンチ(107)を含む全体構造上に素子分離用絶縁膜(108)を形成して第２のトレンチ(107)を埋め込む。その後、平坦化工程を行ってハードマスク用窒化膜を露出させて素子分離膜(108)を形成する。
【００２０】
その後、ハードマスク用窒化膜を除去した後、素子分離膜のEFHの所望の水準になるようにターゲットを制御して素子分離膜(108)の上部をエッチングする。
【００２１】
本発明は、具体的な実施例についてのみ詳しく説明したが、本発明の技術的思想の範囲内で変形や変更が可能であることは、本発明が属する分野の当業者には明白であり、そのような変形や変更は、本発明の特許請求の範囲に属するものである。
【図面の簡単な説明】
【００２２】
【図１】従来技術による半導体素子の素子分離膜の写真である。
【図２】本発明の一実施例による半導体素子の素子分離膜形成方法を説明するための素子の断面図である。
【図３】本発明の一実施例による半導体素子の素子分離膜形成方法を説明するための素子の断面図である。
【図４】本発明の一実施例による半導体素子の素子分離膜形成方法を説明するための素子の断面図である。
【図５】本発明の一実施例による半導体素子の素子分離膜形成方法を説明するための素子の断面図である。
【図６】本発明の一実施例による半導体素子の素子分離膜形成方法を説明するための素子の断面図である。
【符号の説明】
【００２３】
100 :半導体基板
101 :トンネル絶縁膜
102 :フローティングゲート用導電膜
103 :ハードマスク用窒化膜
104 :ハードマスク用酸化膜
105 :第１のトレンチ
106 :スペーサ膜
107 :第２のトレンチ
108 :素子分離膜
【図２】
2009117799.tif 000003
【図３】
2009117799.tif 000004
【図４】
2009117799.tif 000005
【図５】
2009117799.tif 000006
【図６】
2009117799.tif 000007
【図１】
2009117799.tif 000008