(57)【要約】【課題】駆動回路に使用される電源回路の数を削減することができるプラズマディスプレイ装置を提供する。【解決手段】Ｙ電極に所定の電位を印加するスキャンドライバの高電位側端子ＶＤＨ及び低電位側端子ＶＤＬ間に接続され、電位Ｖｓｃとグランド電位との電位差に応じた電荷が充電される容量Ｃ１と、高電位側端子及びグランド電位間に接続されるスイッチＳＷＹ３と、低電位側端子及びグランド電位間に接続されるスイッチＳＷＹ７とを備え、スイッチＳＷＹ３及びＳＷＹ７をオンにし、高電位側端子の電位をグランド電位にして容量により低電位側端子に供給される電位をＹ電極にスキャンパルスとして印加するようにする。【選択図】図２
2009229565.tif 000002
【特許請求の範囲】
【請求項１】
走査電極に所定の電位を印加するスキャンドライバと、
前記スキャンドライバの高電位側端子及び低電位側端子間に接続され、第１の電位とグランド電位との電位差に応じた電荷が充電される容量素子と、
前記スキャンドライバの高電位側端子及び前記グランド電位の供給端子間に接続される第１のスイッチと、
前記スキャンドライバの低電位側端子及び前記グランド電位の供給端子間に接続される第２のスイッチとを備え、
前記走査電極に印加するスキャンパルスとして、前記第１のスイッチ及び前記第２のスイッチをオンにし、前記スキャンドライバの高電位側端子の電位を前記グランド電位にして前記容量素子により前記スキャンドライバの低電位側端子に供給される電位を走査電極に印加することを特徴とするプラズマディスプレイ装置。
【請求項２】
前記スキャンドライバの高電位側端子及び前記グランド電位の供給端子間に接続され、前記スキャンドライバの高電位側端子の電位を前記グランド電位にして前記走査電極に印加される負極性のリセットパルスを生成する第１の回路をさらに備えることを特徴とする請求項１記載のプラズマディスプレイ装置。
【請求項３】
前記第１の回路は、直列接続された第３のスイッチ及び第１の抵抗を有することを特徴とする請求項２記載のプラズマディスプレイ装置。
【請求項４】
第２の電位の供給端子及び前記グランド電位の供給端子間に直列接続される第４のスイッチ及び第５のスイッチをさらに備え、
前記第４のスイッチの一端が前記スキャンドライバの低電位側端子に接続され、
前記第２のスイッチは、前記第４のスイッチの前記一端及び前記第５のスイッチ間、又は前記第５のスイッチ及び前記グランド電位の供給端子間に接続されることを特徴とする請求項１〜３の何れか１項に記載のプラズマディスプレイ装置。
【請求項５】
前記スキャンドライバの低電位側端子及び第２の電位の供給端子間に接続され、前記スキャンドライバの低電位側端子の電位を前記第２の電位にして前記走査電極に印加される前記第１の電位及び前記第２の電位が重畳された正極性のリセットパルスを生成する第２の回路をさらに備えることを特徴とする請求項１〜４の何れか１項に記載のプラズマディスプレイ装置。
【請求項６】
前記第２の回路は、直列接続された第６のスイッチ及び第２の抵抗を有することを特徴とする請求項５記載のプラズマディスプレイ装置。
【請求項７】
走査電極に所定の電位を印加するスキャンドライバと、
前記スキャンドライバの高電位側端子及び低電位側端子間に接続され、第１の電位とグランド電位との電位差に応じた電荷が充電される容量素子と、
前記スキャンドライバの低電位側端子及び第２の電位の供給端子間に接続される第２の回路とを備え、
前記第２の回路は、前記スキャンドライバの低電位側端子の電位を前記第２の電位にして前記走査電極に印加される前記第１の電位及び前記第２の電位が重畳された正極性のリセットパルスを生成することを特徴とするプラズマディスプレイ装置。
【請求項８】
前記第２の回路は、直列接続された第６のスイッチ及び第２の抵抗を有することを特徴とする請求項７記載のプラズマディスプレイ装置。
【請求項９】
前記第２の電位は、異なる複数の電位から選択可能であることを特徴とする請求項５〜８の何れか１項に記載のプラズマディスプレイ装置。
【請求項１０】
前記第２の回路と第３の電位の供給端子間に接続される第７のスイッチと、
前記第２の回路と第４の電位の供給端子間に接続される第８のスイッチとを備え、
前記第３の電位又は前記第４の電位を前記第２の電位として前記第２の回路に供給することを特徴とする請求項９記載のプラズマディスプレイ装置。
【請求項１１】
前記容量素子は、コンデンサであることを特徴とする請求項１〜１０の何れか１項に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネルの駆動において、１つのフィールドは、複数のサブフィールドから構成され、どのサブフィールドでセルを点灯させるかを選択することによって階調表現が実現される。また、各サブフィールドは、電極上の壁電荷状態を初期化するリセット期間、表示データに基づいて壁電荷状態を調整し点灯させようとするセルの選択を行うアドレス期間、及び表示データに対応したセルを点灯させる（表示データに応じて選択されたセルを放電発光させる）サステイン期間で構成される。
【０００３】
図６は、従来のプラズマディスプレイ装置において、Ｙ電極（走査電極）を駆動するＹ駆動回路を示す回路図である。Ｙ駆動回路は、複数のＹ電極に所定の電圧を印加する。
【０００４】
Ｙ駆動回路は、スイッチＳＷ１１〜ＳＷ１９、抵抗Ｒ１１、Ｒ１２、ダイオードＤ１１〜Ｄ１３、及び容量Ｃ１１を有する。スイッチＳＷ１１、ＳＷ１２及びダイオードＤ１、Ｄ２は、スキャンドライバの一部であって、１つのＹ電極Ｙを駆動するサブドライバＳＤを構成している。サブドライバＳＤの高電位側端子ＶＤＨは電位Ｖｓｃに接続可能であり、サブドライバＳＤの低電位側端子ＶＤＬは電位Ｖｓ、Ｖｗ、（−Ｖｙ）、及びグランド電位に接続可能に構成される。
【０００５】
Ｙ駆動回路は、リセット期間において、スイッチＳＷ１７をオンにする（導通状態にする）ことにより到達電位Ｖｗの第１のリセットパルス（書き込みパルス）をＹ電極に印加し、スイッチＳＷ１２、ＳＷ１４をオンにすることにより到達電位（−Ｖｙ）の第２のリセットパルス（消去パルス）をＹ電極に印加する。アドレス期間においては、スキャンパルスを印加しないＹ電極（非選択のＹ電極）には、スイッチＳＷ１１をオンにし、スイッチＳＷ１２をオフにして電位Ｖｓｃを供給し、スキャンパルスを印加するＹ電極（選択されたＹ電極）には、スイッチＳＷ１１をオフにし、スイッチＳＷ１２をオンにして電位（−Ｖｙ）のスキャンパルスを印加する。また、サステイン期間においては、スイッチＳＷ１２をオンにした状態でスイッチＳＷ１８及びＳＷ１９を交互にオンにして電位Ｖｓ及びグランド電位を交互に供給することにより、Ｙ電極にサステインパルスを印加する。
【０００６】
図６に示した従来のＹ駆動回路では、アドレス期間中及びリセット期間における第２のリセットパルスの印加時には、スイッチＳＷ１３又はスイッチＳＷ１４をオンにすることでサブドライバＳＤの低電位側端子ＶＤＬが負電位になる。そこで、サブドライバＳＤの低電位側端子ＶＤＬが負電位になったときに、スイッチＳＷ１９の寄生ダイオードを介して電流が流れることを防止するため、スイッチＳＷ１５、ＳＷ１６からなる双方向スイッチ２０を必要とする。一方、双方向スイッチ２０を設けることで、サステイン期間におけるサステインパルスの印加時に電力の損失（電力ロス）が発生していた。また、図６に示した従来のＹ駆動回路では、Ｙ電極に電位Ｖｓｃ、Ｖｓ、Ｖｗ、（−Ｖｙ）を供給するための各電位に係る電源回路を必要とする。
【０００７】
【特許文献１】特開２００７−３０９９９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、駆動回路に使用される電源回路の数を削減することができるプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一観点によれば、走査電極に所定の電位を印加するスキャンドライバと、前記スキャンドライバの高電位側端子及び低電位側端子間に接続され、第１の電位とグランド電位との電位差に応じた電荷が充電される容量素子と、前記スキャンドライバの高電位側端子及び前記グランド電位の供給端子間に接続される第１のスイッチと、前記スキャンドライバの低電位側端子及び前記グランド電位の供給端子間に接続される第２のスイッチとを備え、前記走査電極に印加するスキャンパルスとして、前記第１のスイッチ及び前記第２のスイッチをオンにし、前記スキャンドライバの高電位側端子の電位を前記グランド電位にして前記容量素子により前記スキャンドライバの低電位側端子に供給される電位を走査電極に印加するプラズマディスプレイ装置が提供される。
【発明の効果】
【００１０】
走査電極に印加される各電位に応じた電源回路を各々設けずに、スキャンドライバの高電位側端子及び低電位側端子間に接続された容量素子に係る電位を適宜制御して走査電極に所望の電位を印加することで、電源回路の数を削減することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態を図面に基づいて説明する。
【００１２】
図１は、本発明の一実施形態に係るプラズマディスプレイ装置の構成例を示す図である。
制御回路１は、画像データＤＡＴＡ、クロック信号ＣＬＯＣＫ、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣを入力し、Ｘ駆動回路２、Ｙ駆動回路３及びアドレス駆動回路４を制御する。
【００１３】
Ｘ駆動回路２は、維持放電を繰り返す回路からなり、複数のＸ電極（維持電極）Ｘ１、Ｘ２、・・・に所定の電圧を供給する。以下、Ｘ電極Ｘ１、Ｘ２、・・・の各々を又はそれらの総称を、Ｘ電極Ｘｉといい、ｉは添え字を意味する。
【００１４】
Ｙ駆動回路３は、線順次走査して表示すべき行を選択する回路及び維持放電を繰り返す回路からなり、複数のＹ電極（走査電極）Ｙ１、Ｙ２、・・・に所定の電圧を供給する。具体的には、Ｙ駆動回路３は、アドレス期間においてＹ電極Ｙ１、Ｙ２、・・・にスキャンパルスが順に印加され、サステイン期間（維持放電期間）においてＹ電極Ｙ１、Ｙ２、・・・にサステインパルス（維持放電パルス）が同時に印加されるよう動作する。以下、Ｙ電極Ｙ１、Ｙ２、・・・の各々を又はそれらの総称を、Ｙ電極Ｙｉといい、ｉは添え字を意味する。
【００１５】
アドレス駆動回路４は、表示すべき列を選択する回路からなり、複数のアドレス電極Ａ１、Ａ２、・・・に所定の電圧を供給する。以下、アドレス電極Ａ１、Ａ２、・・・の各々を又はそれらの総称を、アドレス電極Ａｊといい、ｊは添え字を意味する。
【００１６】
プラズマディスプレイパネル５では、Ｙ電極Ｙｉ及びＸ電極Ｘｉが水平方向に並列に延びる行を形成し、アドレス電極Ａｊが垂直方向に延びる列を形成する。Ｙ電極Ｙｉ及びＸ電極Ｘｉは、垂直方向に交互に配置される。すなわち、Ｙ電極Ｙｉ及びＸ電極Ｘｉは互いに平行に配置され、アドレス電極ＡｊはＹ電極Ｙｉ及びＸ電極Ｘｉに略垂直な方向に配置される。Ｙ電極Ｙｉ及びアドレス電極Ａｊは、ｉ行ｊ列の２次元行列を形成する。
【００１７】
セルＣｉｊは、Ｙ電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接するＸ電極Ｘｉにより形成される。なお、Ｙ電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接するＸ電極Ｘｉによりセルが形成されるとともに、Ｙ電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接するＸ電極Ｘ（ｉ＋１）によりセルが形成される場合もある。
【００１８】
このセルＣｉｊが、例えば赤色、緑色、青色のサブピクセルに対応し、これら３色のサブピクセルで１画素が構成される。プラズマディスプレイパネル５は２次元配列された複数の画素の点灯により画像を表示する。Ｙ駆動回路３の線順次走査して表示すべき行を選択する回路とアドレス駆動回路４によりどこのセルを点灯させるかを決め、Ｘ駆動回路２とＹ駆動回路３の維持放電を繰り返す回路により繰り返し放電を行うことによって表示動作が行われ、プラズマディスプレイパネル５は２次元画像を表示することができる。
【００１９】
図２は、本実施形態におけるＸ駆動回路２及びＹ駆動回路３の構成例を示す回路図である。容量性負荷１０は、１つのＸ電極Ｘと１つのＹ電極Ｙとの間に形成されているセルの合計の容量である。負荷１０には、Ｘ電極Ｘ及びＹ電極Ｙが形成されている。Ｘ駆動回路２は、負荷１０のＸ電極Ｘに所定の電圧を印加する。Ｙ駆動回路３は、負荷１０のＹ電極Ｙに所定の電圧を印加する。
【００２０】
以下、ＭＯＳ電界効果トランジスタを単にトランジスタという。ｎチャネルトランジスタは、寄生ダイオードを有し、ソースが寄生ダイオードのアノードに接続され、ドレインが寄生ダイオードのカソードに接続される。また、以下では、ある電位Ｐを供給する電源回路や供給端子に接続されることを電位Ｐに接続されると記す。
【００２１】
Ｘ駆動回路について説明する。Ｘ駆動回路は、スイッチＳＷＸ１〜ＳＷＸ３及び抵抗Ｒ１を有する。スイッチＳＷＸ１〜ＳＷＸ３は、ｎチャネルトランジスタで構成される。スイッチＳＷＸ１は、Ｘ電極Ｘ及び電位Ｖｓ間に接続され、スイッチＳＷＸ２は、Ｘ電極Ｘ及びグランド電位（基準電位）間に接続される。スイッチＳＷＸ３及び抵抗Ｒ１は、Ｘ電極Ｘ及びグランド電位間に直列接続される。
【００２２】
Ｙ駆動回路について説明する。Ｙ駆動回路は、スイッチＳＷＹ１〜ＳＷＹ８、抵抗Ｒ２、Ｒ３、ダイオードＤ１〜Ｄ３、及び容量（コンデンサ）Ｃ１を有する。スイッチＳＷＹ１〜ＳＷＹ８は、ｎチャネルトランジスタで構成される。
【００２３】
スイッチＳＷＹ１、ＳＷＹ２及びダイオードＤ１、Ｄ２は、スキャンドライバの一部であって、１つのＹ電極Ｙを駆動するサブドライバＳＤを構成している。スキャンドライバは、駆動するＹ電極の本数分のサブドライバを有し、アドレス期間ＴａにおけるＹ電極Ｙのスキャンパルスを出力するためのスイッチング動作を行う。
【００２４】
スイッチＳＷＹ１は、Ｙ電極Ｙ及びサブドライバＳＤの高電位側端子ＶＤＨ間に接続され、スイッチＳＷＹ２は、Ｙ電極Ｙ及びサブドライバＳＤの低電位側端子ＶＤＬ間に接続される。ダイオードＤ１は、アノードがＹ電極Ｙに接続され、カソードがサブドライバＳＤの高電位側端子ＶＤＨに接続される。ダイオードＤ２は、アノードがサブドライバＳＤの低電位側端子ＶＤＬに接続され、カソードがＹ電極Ｙに接続される。
【００２５】
また、スキャンドライバが有するすべてのサブドライバＳＤの高電位側端子ＶＤＨは、第１の電位ラインＬＮ１に共通接続される。同様に、スキャンドライバが有するすべてのサブドライバＳＤの低電位側端子ＶＤＬは、第２の電位ラインＬＮ２に共通接続される。第１の電位ラインＬＮ１は、電位Ｖｓｃを供給するためのＶｓｃ電源に接続される。本実施形態では、電位Ｖｓｃはスキャンパルスの電位の絶対値に対応する電位である。
【００２６】
スイッチＳＷＹ３は、第１の電位ラインＬＮ１及びグランド電位間に接続される。スイッチＳＷＹ３は、アドレス期間ＴａにおけるＹ電極Ｙのスキャンパルスを生成することができる。
【００２７】
スイッチＳＷＹ４及び抵抗Ｒ２は、ダイオード（ツェナーダイオード）Ｄ３のアノード及びグランド電位間に直列接続される。ダイオードＤ３は、カソードが第１の電位ラインＬＮ１に接続される。スイッチＳＷＹ４、抵抗Ｒ２及びダイオードＤ３で構成される回路により、リセット期間ＴｒにおけるＹ電極Ｙの到達電位（−Ｖｓｃ）である第２のリセットパルス（消去パルス）を生成することができる。
【００２８】
スイッチＳＷＹ５は、電位Ｖｓ及び第２の電位ラインＬＮ２間に接続される。スイッチＳＷＹ５は、第２の電位ラインＬＮ２をサステインパルスの電位Ｖｓにするための高電位クランプ用スイッチである。
【００２９】
スイッチＳＷＹ６及びスイッチＳＷＹ７は、第２の電位ラインＬＮ２及びグランド電位間に直列接続される。スイッチＳＷＹ６は、第２の電位ラインＬＮ２をグランド電位にするための低電位クランプ用スイッチである。スイッチＳＷＹ７は、第２の電位ラインＬＮ２が負電位になったときに、スイッチＳＷＹ６の寄生ダイオードを介して第２の電位ラインＬＮ２に電流が流れるのを防止するためのスイッチである。
【００３０】
図２に示す例では、スイッチＳＷＹ６のドレインが第２の電位ラインＬＮ２に接続され、スイッチＳＷＹ６のソースとスイッチＳＷＹ７のソースが接続され、スイッチＳＷＹ７のドレインがグランド電位に接続される。なお、本発明はこれに限定されるものではなく、スイッチＳＷＹ７のソースが第２の電位ラインＬＮ２に接続され、スイッチＳＷＹ７のドレインとスイッチＳＷＹ６のドレインが接続され、スイッチＳＷＹ６のソースがグランド電位に接続されるようにしても良い。すなわち、スイッチＳＷ６及びスイッチＳＷＹ７のソース同士又はドレイン同士を接続した直列接続構成が、第２の電位ラインＬＮ２及びグランド電位間に接続されれば良い。
【００３１】
スイッチＳＷＹ８及び抵抗Ｒ３は、電位Ｖｓ及び第２の電位ラインＬＮ２間に直列接続される。スイッチＳＷＹ８及び抵抗Ｒ３で構成される回路により、リセット期間ＴｒにおけるＹ電極Ｙの到達電位（Ｖｓｃ＋Ｖｓ）である第１のリセットパルス（書き込みパルス）を生成することができる。容量Ｃ１は、第１の電位ラインＬＮ１及び第２の電位ラインＬＮ２間に接続される。
【００３２】
図３は、画像の１フィールドＦＤの構成例を示す図である。画像は、例えば６０フィールド／秒で形成される。１フィールドＦＤは、第１のサブフィールドＳＦ１、第２のサブフィールドＳＦ２、・・・、第ｎのサブフィールドＳＦｎにより形成される。このｎは、例えば１０であり、階調ビット数に相当する。サブフィールドＳＦ１、ＳＦ２等の各々を又はそれらの総称を、以下、サブフィールドＳＦという。
【００３３】
各サブフィールドＳＦは、リセット期間Ｔｒ、アドレス期間Ｔａ及びサステイン期間Ｔｓを有する。リセット期間Ｔｒでは、セルＣｉｊの初期化を行う。アドレス期間Ｔａでは、アドレス電極Ａｊ及びＹ電極Ｙｉ間のアドレス放電により各セルＣｉｊの発光又は非発光を選択することができる。具体的には、Ｙ電極Ｙ１、Ｙ２、Ｙ３、Ｙ４、・・・、Ｙｎに順次スキャンパルスを印加し、そのスキャンパルスに対応してアドレス電極Ａｊにアドレスパルスを印加することにより、所望のセルＣｉｊの発光を選択することができる。サステイン期間Ｔｓでは、発光が選択されたセルＣｉｊのＸ電極Ｘｉ及びＹ電極Ｙｉ間でサステイン放電を行い、発光を行う。各サブフィールドＳＦでは、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間のサステインパルスによる発光回数（サステイン期間Ｔｓの長さ）が異なる。これにより、階調値を決めることができる。
【００３４】
図４は、図２に示した駆動回路の１サブフィールドにおける動作例を示す波形図であり、Ｘ電極、Ｙ電極及びアドレス電極の電圧の波形例を示す。１つのサブフィールドは、リセット期間Ｔｒとアドレス期間Ｔａとサステイン期間Ｔｓとに区分される。
【００３５】
リセット期間Ｔｒでは、セルＣｉｊの初期化を行う。リセット期間においては、Ｙ電極に正極性の鈍波を一斉に印加してリセット放電（書き込み）を行うことにより壁電荷を形成し、続いて負極性の鈍波を一斉に印加してリセット放電（消去）を行うことによりセルＣｉｊの壁電荷量を調整する。なお、正極性の鈍波とは、正の傾斜を持つ波形であり、印加電圧が時間経過と共に正方向に連続的に変化するものである。また、負極性の鈍波とは、負の傾斜を持つ波形であり、印加電圧が時間経過と共に負方向に連続的に変化するものである。
【００３６】
具体的には、リセット期間Ｔｒにおいて、時刻ｔ１の前では、図２に示した駆動回路の各スイッチのうち、スイッチＳＷＸ１、ＳＷＹ２、ＳＷＹ６、ＳＷＹ７はオン（導通状態）であり、その他のスイッチはオフ（非導通状態）である。このとき、Ｘ電極Ｘの電位は電位Ｖｓであり、Ｙ電極Ｙの電位はグランド電位である。また、容量Ｃ１には、電位差Ｖｓｃに応じた電荷が充電される。
【００３７】
時刻ｔ１では、スイッチＳＷＸ１をオフにし、スイッチＳＷＸ３をオンにする。これにより、Ｘ電極Ｘの電位が徐々に電位Ｖｓからグランド電位に低下する。また、スイッチＳＷＹ１をオンにし、スイッチＳＷＹ２をオフにする。これにより、Ｙ電極Ｙに電位Ｖｓｃが印加される。
【００３８】
次に、時刻ｔ２では、スイッチＳＷＹ６及びＳＷＹ７をオフにし、スイッチＳＷＹ８をオンにする。これにより、第２の電位ラインＬＮ２の電位が徐々にグランド電位から電位Ｖｓに上昇していき、それに応じて時刻ｔ２〜ｔ３に示すように第１の電位ラインＬＮ１の電位が徐々に電位Ｖｓｃから電位（Ｖｓｃ＋Ｖｓ）に上昇する。このようにして、Ｙ電極Ｙに正極性の鈍波である到達電位（Ｖｓｃ＋Ｖｓ）の第１のリセットパルス（書き込みパルス）が印加される。
【００３９】
時刻ｔ３では、スイッチＳＷＹ１をオフにし、スイッチＳＷＹ２をオンにし、続く時刻ｔ４では、スイッチＳＷＹ８をオフにし、スイッチＳＷＹ６及びＳＷＹ７をオンにする。これにより、Ｙ電極Ｙの電位が、電位（Ｖｓｃ＋Ｖｓ）から電位Ｖｓに変化し、続いてグランド電位に変化する。
【００４０】
次に、時刻ｔ５では、スイッチＳＷＸ３をオフにし、スイッチＳＷＸ１をオンにする。これにより、Ｘ電極Ｘに電位Ｖｓが印加される。また、スイッチＳＷＹ７をオフにし、スイッチＳＷＹ４をオンにする。これにより、第１の電位ラインＬＮ１の電位が徐々に電位Ｖｓｃからグランド電位に低下していき、それに応じて時刻ｔ５〜ｔ６に示すように第２の電位ラインＬＮ２の電位が徐々にグランド電位から電位（−Ｖｓｃ）に低下する。このようにして、Ｙ電極Ｙに負極性の鈍波である到達電位（−Ｖｓｃ）の第２のリセットパルス（消去パルス）が印加される。なお、第２の電位ラインＬＮ２の電位がグランド電位から電位（−Ｖｓｃ）に低下する、すなわち負電位となるが、スイッチＳＷＹ７はオフであるのでスイッチＳＷＹ６の寄生ダイオードを介して電流が流れることはない。
【００４１】
時刻ｔ６では、スイッチＳＷＹ２及びＳＷＹ４をオフにし、スイッチＳＷＹ１及びＳＷＹ３をオンにする。これにより、Ｙ電極Ｙの電位がグランド電位になる。なお、時刻ｔ６において、スイッチＳＷＹ４をオフするようにしているが、スイッチＳＷＹ４をオフするタイミングは時刻ｔ６以降でアドレス期間Ｔａの開始以前であれば任意である。
【００４２】
続いて、アドレス期間Ｔａでは、表示データに基づくアドレス指定により表示ラインの各セルＣｉｊの発光（点灯）又は非発光（非点灯）を選択するスキャン動作を行う。アドレス期間Ｔａにおいては、表示ラインのＹ電極Ｙに順次スキャンパルスを印加し、そのスキャンパルスに対応してアドレス電極にアドレスパルスを印加する。これにより、アドレス電極及びＹ電極Ｙ間に放電が生じ、この放電によってＸ電極Ｘ及びＹ電極Ｙに壁電荷が形成され、セルＣｉｊの発光又は非発光を選択する。
【００４３】
具体的には、Ｙ電極Ｙにスキャンパルスを印加するときには、時刻ｔ７〜ｔ８に示すように、スイッチＳＷＹ１をオフにし、スイッチＳＷＹ２をオンにする。これにより、Ｙ電極Ｙに電位（−Ｖｓｃ）のスキャンパルスが印加される。このスキャンパルスに対応してアドレス電極のアドレスパルス（Ｖａ）が生成されれば、そのＹ電極Ｙｉ及びＸ電極Ｘｉとアドレス電極Ａｊとにより形成されるセルＣｉｊの発光が選択される。一方、スキャンパルスに対応してアドレス電極Ａのアドレスパルスが生成されなければ、そのＹ電極Ｙｉ及びＸ電極Ｘｉとアドレス電極Ａｊとにより形成されるセルＣｉｊの発光が選択されず、非発光が選択される。
【００４４】
このアドレス期間Ｔａにおいて、第２の電位ラインＬＮ２の電位は電位（−Ｖｓｃ）であり負電位となるが、スイッチＳＷＹ７はオフであるのでスイッチＳＷＹ６の寄生ダイオードを介して電流が流れることはない。
【００４５】
続いて、サステイン期間Ｔｓでは、Ｘ電極Ｘ及びＹ電極Ｙに交互にサステインパルス（電位Ｖｓ）が印加され、アドレス期間Ｔａにおいて選択されたセルのＸ電極Ｘ及びＹ電極Ｙ間でサステイン放電を行い、発光を行う。
【００４６】
具体的には、時刻ｔ９では、スイッチＳＷＹ１及びＳＷＹ３をオフにし、スイッチＳＷＹ２及びＳＷＹ７をオンにする。この状態で、時刻ｔ９以降に示すように、スイッチＳＷＸ１及びＳＷＹ６をオフにし、スイッチＳＷＸ２及びスイッチＳＷＹ５をオンにする第１の動作と、スイッチＳＷＸ２及びＳＷＹ５をオフにし、スイッチＳＷＸ１及びスイッチＳＷＹ６をオンにする第２の動作とを交互に行う。これにより、Ｘ電極Ｘ及びＹ電極Ｙに電位Ｖｓのサステインパルスが交互に印加される。
【００４７】
本実施形態によれば、スキャンドライバが有するサブドライバＳＤの低電位側端子ＶＤＬに接続される第２の電位ラインＬＮ２の電位が負電位となる場合には、スイッチＳＷＹ７をオフして第２の電位ラインＬＮ２とグランド電位との接続を遮断する。これにより、第２の電位ラインＬＮ２とグランド電位とを電気的に分離し、第２の電位ラインＬＮ２にスイッチＳＷＹ６の寄生ダイオードを介して電流が流れることを防止することができる。なお、リセット期間ＴｒにおいてＹ電極に負極性の鈍波を印加しないなどアドレス期間Ｔａ以外は第２の電位ラインＬＮ２の電位が負電位とならない場合には、少なくともアドレス期間ＴａでスイッチＳＷＹ７をオフにすれば良い。
【００４８】
また、サブドライバＳＤの高電位側端子ＶＤＨ（第１の電位ラインＬＮ１）及び低電位側端子ＶＤＬ（第２の電位ラインＬＮ２）間に容量素子Ｃ１を接続し、電位ラインＬＮ１、ＬＮ２の電位を適宜制御することで、Ｙ電極Ｙに印加される各パルスを生成する。これにより、プラズマディスプレイ装置の駆動において、Ｙ電極に各パルスの電位を供給するための電源回路の数を削減することができる。
【００４９】
図５は、本実施形態におけるＹ駆動回路の他の構成例を示す回路図である。この図５において、図２に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。
【００５０】
図５に示すＹ駆動回路は、電位Ｖｓだけではなく、電位Ｖｓと電位Ｖｕとのうちから何れかの電位を選択して供給できるようにしたものである。電位Ｖｕは、電位Ｖｓよりも若干高い電位（例えば、グランド電位を基準として電位Ｖｓが１８０Ｖのとき、電位Ｖｕが２１０Ｖ程度）であり、プラズマディスプレイパネルの放電を安定させるために、より強い放電を発生させる場合などに使用される。
【００５１】
スイッチＳＷＹ９は、電位Ｖｓ及びノードＮＶ間に接続され、スイッチＳＷＹ１０は、電位Ｖｕ及びノードＮＶ間に接続される。また、スイッチＳＷＹ５は、ノードＮＶ及び第２の電位ラインＬＮ２間に接続され、スイッチＳＷＹ８及び抵抗Ｒ３は、ノードＮＶ及び第２の電位ラインＬＮ２間に直列接続される。このように構成し、スイッチＳＷＹ９又はスイッチＳＷＹ１０を選択的にオンすることにより、電位Ｖｓ又は電位Ｖｕの何れかが供給される。例えば、リセット期間ＴｒにおけるＹ電極Ｙの第１のリセットパルスとして到達電位が（Ｖｓｃ＋Ｖｓ）又は（Ｖｓｃ＋Ｖｕ）のパルスを選択して供給することができる。また、同様に例えば、サステイン期間Ｔｓにおけるサステインパルスとして電位がＶｓ又はＶｕのパルスを選択して供給することができる。
【００５２】
なお、上述した実施形態では、電位ラインＬＮ１、ＬＮ２の電位を適宜制御することで、容量素子Ｃ１に係る電位を変化させて、リセット期間ＴｒにおけるＹ電極Ｙの第１のリセットパルス（書き込みパルス）、第２のリセットパルス（消去パルス）、及びアドレス期間ＴａにおけるＹ電極Ｙのスキャンパルスを生成するようにしている。しかし、第１のリセットパルス、又は第１のリセットパルス及び第２のリセットパルスだけを容量素子Ｃ１に係る電位を変化させることにより生成するようにしても良いし、スキャンパルスだけを容量素子Ｃ１に係る電位を変化させることにより生成するようにしても良く、他のパルスは従来と同様の手法で生成するようにしても良い。
【００５３】
また、上述した実施形態では、第２の信号ラインＬＮ２及びグランド電位間にスイッチＳＷＹ６及びＳＷＹ７を接続することにより、サブドライバＳＤの低電位側端子ＶＤＬが負電位となった場合にグランド電位からの電流が流れることを防止するようにしている。しかし、本発明はこれに限定されるものではなく、図６に示した双方向スイッチ２０を用いてサブドライバＳＤの低電位側端子ＶＤＬが負電位となった場合にグランド電位からの電流が流れることを防止するようにしても良い。
【００５４】
また、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施形態に係るプラズマディスプレイ装置の構成例を示す図である。
【図２】本実施形態におけるＸ駆動回路及びＹ駆動回路の構成例を示す回路図である。
【図３】画像の１フィールドの構成例を示す図である。
【図４】図２に示した駆動回路の１サブフィールドにおける動作例を示す波形図である。
【図５】本実施形態におけるＹ駆動回路の他の構成例を示す回路図である。
【図６】従来技術によるＹ駆動回路の構成例を示す回路図である。
【符号の説明】
【００５６】
１  制御回路
２  Ｘ駆動回路
３  Ｙ駆動回路
４  アドレス駆動回路
５  プラズマディスプレイパネル
１０  容量性負荷
ＳＤ  サブドライバ
【図１】
2009229565.tif 000003
【図２】
2009229565.tif 000004
【図３】
2009229565.tif 000005
【図４】
2009229565.tif 000006
【図５】
2009229565.tif 000007
【図６】
2009229565.tif 000008