(57)【要約】【課題】  トランジスタとダイオードが混在している半導体装置において、ダイオードのオン抵抗を小さくする技術を提供する。【解決手段】  半導体装置１００は、ｎ型のドリフト領域２２と、ドリフト領域２２上に分散して設けられている複数のｐ型のボディ領域１２と、ボディ領域１２上に設けられており、ボディ領域１２によってドリフト領域２２から隔てられているｎ型のエミッタ領域４と、ドリフト領域２２とエミッタ領域４を隔てているボディ領域１２にゲート絶縁膜１４を介して対向しているゲート電極６と、隣接するボディ領域１２とボディ領域１２の間のドリフト領域２２上に設けられているｐ型のアノード領域１０を備えている。アノード領域１０の不純物濃度は、ボディ領域１２の不純物濃度よりも濃い。【選択図】  図１
2009182205.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタとダイオードが混在している半導体装置であって、
第１導電型の第１半導体領域と、
その第１半導体領域上に分散して設けられている複数の第２導電型の第２半導体領域と、
第２半導体領域上に設けられており、第２半導体領域によって第１半導体領域から隔てられている第１導電型の第３半導体領域と、
第１半導体領域と第３半導体領域を隔てている第２半導体領域にゲート絶縁膜を介して対向しているゲート電極と、
隣接する第２半導体領域と第２半導体領域の間の第１半導体領域上に設けられている第２導電型の第４半導体領域と、を備えており、
第４半導体領域の不純物濃度は、第２半導体領域の不純物濃度よりも濃い半導体装置。
【請求項２】
少なくとも一部が第４半導体領域の下方に設けられている第２導電型の第５半導体領域をさらに備えており、
前記第５半導体領域の少なくとも一部は、第２半導体領域の最深部よりも浅い位置に配置されており、
第５半導体領域を超えて第４半導体領域と第１半導体領域が導通する導通経路が確保されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
複数個の第５半導体領域が設けられており、少なくとも１つの第５半導体領域が隣接する一方の第２半導体領域に接しており、少なくとも他の１つの第５半導体領域が隣接する他方の第２半導体領域に接しており、
前記導通経路が前記一方の第２半導体領域に接する第５半導体領域と前記他方の第２半導体領域に接する第５半導体領域の間に確保されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
第５半導体領域は、第１半導体領域によって取り囲まれており、
前記導通経路が第５半導体領域と隣接する一方の第２半導体領域の間に確保されているとともに隣接する他方の第２半導体領域の間にも確保されていることを特徴とする請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板内にトランジスタとダイオードが混在している半導体装置に関する。
【背景技術】
【０００２】
図５に、半導体装置５００の要部断面図を模式的に示す。半導体装置５００は、半導体基板５２４内にＩＧＢＴとダイオードが混在していることを特徴としている。この種の半導体装置５００の一例が、例えば特許文献１に開示されている。半導体装置５００は縦型の素子であり、ｎ型のドリフト領域５２２と、そのドリフト領域５２２上に分散して設けられている複数のｐ型のボディ領域５１２と、各ボディ領域５１２上に設けられているｎ型のエミッタ領域５０４と、ドリフト領域５２２とエミッタ領域５０４を隔てているボディ領域５１２にゲート絶縁膜５１４を介して対向しているゲート電極５０６を備えている。半導体装置５００はさらに、ドリフト領域５２２の裏面にｐ型のコレクタ領域５１６とｎ型のカソード領域５２０を備えている。エミッタ領域５０４とボディ領域５１２は、表面電極５０２に電気的に接続している。コレクタ領域５１６とカソード領域５２０は、裏面電極５１８に電気的に接続している。
【０００３】
ＩＧＢＴは、主にエミッタ領域５０４とボディ領域５１２とゲート電極５０６とドリフト領域５２２とコレクタ領域５１６で構成されている。ダイオードは、主にボディ領域５１２とドリフト領域５２２とカソード領域５２０で構成されている。半導体装置５００は、半導体基板５２４の裏面にｐ型のコレクタ領域５１６とｎ型のカソード領域５２０が設けられているので、半導体基板５２４内にＩＧＢＴとダイオードを同時に混在させることができる。半導体装置５００のボディ領域５１２は、ダイオードのアノード領域として機能する。
【０００４】
特許文献１の半導体装置５００は、半導体基板５２４の表面部にボディ領域５１２をウェル状に形成することを特徴としている。ボディ領域５１２をウェル状に形成することによって、ボディ領域５１２から注入される正孔量を抑え、リカバリー特性を改善する。特許文献１はさらに、図６に示すように、隣接するボディ領域５１２とボディ領域５１２の間のドリフト領域５２２上にｐ−型半導体領域５１０を設ける技術を提案している。ｐ−型半導体領域５１０の不純物濃度は、ボディ領域５１２の不純物濃度よりも薄い。特許文献１の記載によれば、ｐ−型半導体領域５１０が設けられていると、ダイオードがオンするときに、ｐ−型半導体領域５１０から電子が供給され、ボディ領域５１２から供給された正孔と結合する。これにより、ドリフト領域５２２内に注入される正孔量がさらに抑制され、ダイオードのリカバリー特性がさらに改善する。
【０００５】
【特許文献１】特開２００５−１０１５１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、ボディ領域５１２は、半導体装置５００の耐圧を向上させるために、あるいは、ゲートの閾値を調整するために、ある程度の深さを必要としている。このため、ボディ領域５１２をダイオードのアノードとして機能させる技術では、ダイオードのオン抵抗が高いという問題がある。
【０００７】
本発明は、トランジスタとダイオードが混在している半導体装置において、ダイオードのオン抵抗を小さくする技術を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本明細書で開示される半導体装置は、隣接するボディ領域とボディ領域の間に、ボディ領域よりも不純物濃度が濃く調整されたアノード領域が設けられていることを特徴としている。アノード領域の不純物濃度がボディ領域の不純物濃度よりも濃く形成されていると、ダイオードがオンするときに、アノード領域から優先的に正孔が注入されるので、ボディ領域がアノード領域として機能しにくい。ボディ領域をアノード領域として機能させないので、ダイオードのオン抵抗を小さくすることができる。
【０００９】
本明細書で開示される半導体装置のアノード領域は、図６に示すｐ−型半導体領域５１０の形態と類似している。しかしながら、本明細書のアノード領域の不純物濃度は、ボディ領域の不純物濃度よりも濃い。図６に示すｐ−型半導体領域５１０の不純物濃度はボディ領域の不純物濃度よりも薄く、その点において本明細書のアノード領域と相違する。前記したように、本明細書のアノード領域は、不純物濃度が濃く形成されていることにより、図６に示す半導体装置５００とは全く異質な作用効果を示す。本明細書の半導体装置では、オン抵抗が小さくなるという効果が得られる。
【００１０】
すなわち、本明細書で開示される半導体装置は、トランジスタとダイオードが混在している半導体装置であって、第１導電型の第１半導体領域と、複数の第２導電型の第２半導体領域と、第１導電型の第３半導体領域と、ゲート電極と、第２導電型の第４半導体領域を備えている。複数の第２半導体領域は、第１半導体領域上に分散して設けられている。第３半導体領域は、第２半導体領域上に設けられており、第２半導体領域によって第１半導体領域から隔てられている。ゲート電極は、第１半導体領域と第３半導体領域を隔てている第２半導体領域にゲート絶縁膜を介して対向している。第４半導体領域は、隣接する第２半導体領域と第２半導体領域の間の第１半導体領域上に設けられている。第４半導体領域の不純物濃度は、第２半導体領域の不純物濃度よりも濃い。
ここで、上記トランジスタには、例えばＩＧＢＴ、ＭＯＳＦＥＴ、ＭＯＳゲートサイリスタが含まれる。
【００１１】
本明細書で開示される半導体装置は、少なくとも一部が第４半導体領域の下方に設けられている第２導電型の第５半導体領域をさらに備えていることが好ましい。その第５半導体領域の少なくとも一部は、第２半導体領域の最深部よりも浅い位置に配置されている。この半導体装置では、第５半導体領域を超えて第４半導体領域と第１半導体領域が導通する導通経路が確保されている。
ここで、「少なくとも一部が第４半導体領域の下方に設けられている第２導電型の第５半導体領域」とは、半導体装置を平面視したときに、第４半導体領域と第５半導体領域の少なくとも一部が重複することをいう。平面視したときに、第４半導体領域と第５半導体領域の全体が重複していてもよい。
第４半導体領域の下方に第５半導体領域の少なくとも一部が設けられていると、半導体装置がオフしたときに、第５半導体領域によって形成される空乏層が第４半導体領域に集中する電界を緩和する。このため、第４半導体領域に高い電界がかかることを抑制することができる。
【００１２】
本明細書で開示される半導体装置の一態様では、複数個の第５半導体領域が設けられており、少なくとも１つの第５半導体領域が隣接する一方の第２半導体領域に接しており、少なくとも他の１つの第５半導体領域が隣接する他方の第２半導体領域に接していてもよい。この場合、導通経路が前記一方の第２半導体領域に接する第５半導体領域と前記他方の第２半導体領域に接する第５半導体領域の間に確保されていることを特徴としている。
上記の半導体装置によると、ダイオードのキャリア（正孔と電子）が最短経路を通過することができる。そのため、ダイオードのオン抵抗をより小さくすることができる。
【００１３】
本明細書で開示される半導体装置の他の一態様は、第５半導体領域が第１半導体領域によって取り囲まれていてもよい。この場合、導通経路が第５半導体領域と隣接する一方の第２半導体領域の間に確保されているとともに隣接する他方の第２半導体領域の間にも確保されていることを特徴としている。
上記の半導体装置によると、第５半導体領域から第１半導体領域に正孔が供給されることがない。第１半導体領域に供給される正孔の量を抑制することができるので、ダイオードのリカバリー特性を悪化させることがない。
【発明の効果】
【００１４】
本発明によると、トランジスタとダイオードが混在している半導体装置において、ダイオードのオン抵抗を小さくすることができる。そのため、スイッチング特性に優れた半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下に説明する実施例の特徴について記載する。
（特徴１）  第１半導体領域の一部に、第１半導体領域よりも高濃度の不純物を含む第６半導体領域が設けられており、第６半導体領域は、第４半導体領域を取り囲んでいる（半導体装置２００）。
（特徴２）  第５半導体領域が第１半導体領域に取り囲まれており、第５半導体領域の幅は、アノード領域の幅よりも大きい（半導体装置３００）。
（特徴３）  第５半導体領域の最深部の深さが、ボディ領域の最深部の深さと等しい（半導体装置３００）。
【実施例】
【００１６】
（第１実施例）
図１に、半導体装置１００の要部断面図を模式的に示す。図１の断面図は半導体装置１００の単位構造を示しており、この単位構造が紙面左右方向に繰り返し形成されている。半導体装置１００は、半導体基板２４内に設けられているｎ型のドリフト領域（第１半導体領域の一例）２２と、ドリフト領域２２上に分散して設けられている複数のｐ型のボディ領域（第２半導体領域の一例）１２を備えている。ボディ領域１２は、ｎ型の半導体基板２４の表面にｐ型不純物をイオン注入して形成することができる。ドリフト領域２２は、半導体基板２４の表面に不純物がイオン注入されなかった範囲である。
【００１７】
ボディ領域１２上に、ｎ＋型のエミッタ領域（第３半導体領域の一例）４が設けられている。エミッタ領域４は、ボディ領域１２によってドリフト領域２２から隔てられている。そのため、エミッタ領域４とドリフト領域２２は電気的に分離されている。エミッタ領域４とボディ領域１２は、エミッタ電極２に電気的に接続している。なお、エミッタ領域４は、半導体基板２４の表面にｎ型不純物をイオン注入することで形成される。半導体装置１００はさらに、エミッタ領域４からボディ領域１２を貫通してドリフト領域２２に達しているトレンチゲート電極６を備えている。トレンチゲート電極６は、ゲート絶縁膜６を介して、エミッタ領域４とドリフト領域２２を隔てているボディ領域１２に対向している。
【００１８】
ｐ＋型のアノード領域（第４半導体領域の一例）１０が、隣接するボディ領域１２とボディ領域１２の間のドリフト領域２２上に設けられている。アノード領域１０は、ドリフト領域２２によって、ボディ領域１２から隔てられている。図１から明らかなように、アノード領域１０は、ボディ領域１２の厚み（半導体基板２４の表面から、ボディ領域１２の最深部Ｄ１までの距離）よりも薄い。アノード領域１０は、アノード電極８に電気的に接続している。なお、図示は省略しているが、アノード電極８とエミッタ電極２は接続されており、電源の低電圧側に接続されている。ｐ＋型のエミッタ領域１６とｎ＋型のカソード領域２０が、ドリフト領域２２の裏面に設けられている。エミッタ領域１６とカソード領域２０は、コレクタ電極１８に電気的に接続している。コレクタ電極１８は、電源の高電圧側に接続されている。エミッタ領域１６とカソード領域２０は、イオン注入技術を利用して、半導体基板２４の裏面に不純物を導入して形成することができる。
【００１９】
半導体装置１００はさらに、アノード領域１０の下方に設けられており、ボディ領域１２の最深部よりも浅い位置に配置されているｐ型半導体領域（第５半導体領域の一例）７を備えている。図１に、アノード領域１０の幅Ｗ１と、ボディ領域１２の最深部Ｄ１を示している。図１から明らかなように、ｐ型半導体領域７は、その一部がアノード領域１０の下方に設けられており、ボディ領域１２に接している。ｐ型半導体領域７は、ボディ領域１２の一部と評価することができる。アノード領域１０の下方には、ｐ型半導体領域７を超えてアノード領域１０とドリフト領域２２を電気的に接続する導通経路１５が確保されている。
【００２０】
ここで、ドリフト領域２２の不純物濃度は、およそ１×１０１３ｃｍ−３に調整されており、ボディ領域１２の不純物濃度はおよそ１×１０１７ｃｍ−３に調整されており、エミッタ領域４の不純物濃度はおよそ１×１０２０ｃｍ−３に調整されており、アノード領域の１０の濃度はおよそ１×１０２０ｃｍ−３に調整されている。すなわち、アノード領域１０の不純物濃度は、ボディ領域１２の不純物濃度よりも濃い。また、ゲート絶縁膜１４は熱酸化膜で形成されており、その厚みは０．１μｍに調整されている。なお、ボディ領域１２の不純物濃度は、ゲート電極６に電圧を印加したときに、電子のチャネルが形成される濃度（１×１０１６〜１×１０１７ｃｍ−３程度）であればよい。
【００２１】
半導体装置１００の動作について説明する。
ゲート電極６に電圧が印加されていないときは、エミッタ領域４とドリフト領域１６の間にボディ領域１２が介在しており、電子がエミッタ領域４からドリフト領域２２に移動することができない。そのため、ゲート電極６に電圧が印加されていないときは、半導体装置１００がオフしている。ゲート電極６におよそ１５Ｖの電圧を印加すると、電子のチャネルが、ゲート電極６に対向しているボディ領域１２に形成される。エミッタ領域４から供給される電子は、そのチャネルを通過してドリフト領域２２内に移動することができる。そのときに、コレクタ領域１６から正孔が供給され、半導体装置１００がオンする。なお、ボディ領域１２の不純物濃度がおよそ１×１０１７ｃｍ−３に調整されているので、ゲート電極６に電圧を印加したときにチャネルが形成される。ボディ領域１２の不純物濃度が高すぎると、チャネルが形成されないので半導体装置１００がオンしない。半導体装置１００では主に、ゲート電極６、コレクタ電極１８、エミッタ領域４、ボディ領域１２、ドリフト領域２２、カソード領域１６によってＩＧＢＴが構成されている。
【００２２】
ゲート電極に印加していた電圧をオフすると、半導体装置１００がオンからオフに切り換わる。そのときに、半導体装置１００が接続されている負荷（モータ等）に蓄積されていたエネルギーによって、アノード領域１０からカソード領域２０に向けて電流が流れる。換言すると、電子が、カソード領域２０からドリフト領域２２を経てアノード領域１０に移動する。そのときに、アノード領域１０から正孔が供給され、ダイオードがオンする。半導体装置１００では主に、アノード領域１０、ドリフト領域２２、カソード領域２０によってダイオードが構成されている。半導体装置１００では、導通経路１５がアノード領域１０の下方に設けられているので、アノード領域１０とカソード領域２０の間で、キャリア（正孔と電子）が最短経路を通過することができる。
【００２３】
ダイオードは、カソード領域２０からアノード領域１０に電子が供給され、その電子がアノード電極８に達したときに、アノード領域１０から正孔が放出されてオンする。そのため、アノード領域１０内の電子の移動抵抗が小さい程、ダイオードのオン抵抗が小さい。上記したように、アノード領域１０の不純物濃度は、ボディ領域１２の不純物濃度よりも濃い。また、アノード領域１０の厚みは、ボディ領域１２の厚みよりも薄い。そのため、アノード領域１０内の電子の移動抵抗は、ボディ領域１２内の電子の移動抵抗よりも小さい。ダイオードがオンするときに、正孔は、ボディ領域１２からはほとんど供給されずに、主としてアノード領域１０からドリフト領域２２に供給される。半導体装置１００では、電子の移動抵抗が小さいアノード領域１０を設けているので、ダイオードのオン抵抗を小さくすることができる。
【００２４】
また、ボディ領域１２とボディ領域１２の間にアノード領域１０を設けているので、電子は、ボディ領域１２内に導入されないで、アノード領域１０内に優先的に導入される。そのため、ダイオードがオンするときに、ボディ領域１２から正孔が供給されにくい。さらに、半導体装置１００では、アノード領域１０とボディ領域１２が、ドリフト領域２２によって隔てられている。アノード領域１０から放出される正孔が、ボディ領域１２内に導入されにくい。そのため、正孔が、アノード領域１０からドリフト領域２２に速やかに放出される。アノード領域１０とボディ領域１２が接している形態と比較して、ダイオードのオン抵抗がより小さくなる。
【００２５】
上記したように、半導値装置１００では、ｐ型半導体領域７が、アノード領域１０の下方に形成されている。そのため、半導体装置１００がオフしているときに、ｐ型半導体領域７からドリフト領域２２に向けて空乏層が伸びる。その空乏層によって、アノード領域１０に高い電界がかかることを抑制することができる。半導体装置１００は、ｐ型半導体領域７を設けているので、オン抵抗が小さく、耐圧の高い半導体装置を実現している。
【００２６】
半導体装置１００では、アノード領域１０がドリフト領域２４に囲まれており、アノード領域１０とｐ型半導体領域７（ボディ領域１２の一部）が分離して設けられている。また、ｐ型半導体領域７は、アノード領域１０を覆うように設けられている。アノード領域１０は、ボディ領域１２にｎ型不純物をイオン注入してボディ領域１２の一部をｎ型半導体領域（ドリフト領域２２）にし、その後、そのｎ型半導体領域にｐ型不純物をイオン注入することにより形成することができる。
【００２７】
上記半導体装置１００は、本発明の技術の一例を示しているものであり、図２に示す半導体装置２００のような変形例も挙げられる。
半導体装置２００では、高濃度のｎ型不純物を含んでいる高濃度ドリフト領域（第６半導体領域）２２６が、アノード領域１０を取り囲むドリフト領域２２の一部に設けられている。高濃度ドリフト領域２２６が設けられていると、ＩＧＢＴがオンしているときに、正孔がドリフト領域２２からアノード領域１０に移動することを妨げることができる。ドリフト領域２２内の正孔の濃度を高くすることができるので、ＩＧＢＴのオン抵抗を小さくすることができる。
【００２８】
（第２実施例）
図３に、半導体装置３００の要部断面図を模式的に示す。半導体装置３００は、半導体装置１００の変形例である。
半導体装置３００では、ｐ型の不純物を含んでいる第５半導体領域３０７が、隣接するボディ領域１２とボディ領域１２の間に設けられている。さらに、第５半導体領域３０７の幅Ｗ２が、アノード領域１０の幅Ｗ１よりも大きい。アノード領域１０に高い電界がかかることが、より効果的に抑制される。また、第５半導体領域３０７の最深部は、ボディ領域１２の最深部Ｄ１と等しい。そのため、ボディ領域１２と第５半導体領域３０７からドリフト領域２２に向けて伸びる空乏層が、半導体基板２４の表面にほぼ平行に形成される。半導体装置３００がオフしているときに、半導体基板２４内に形成される等電位線がほぼ平行になる。半導体基板２４内に局所的に高い電界がかかることが抑制される。
【００２９】
第５半導体領域３０７は、ドリフト領域２２によって取り囲まれている。第５半導体領域３０７は、エミッタ電極２やアノード電極８に接していない。そのため、第５半導体領域３０７からドリフト領域２２に正孔が供給されない。ドリフト領域２２に供給される正孔の量が抑制されるので、ＩＧＢＴのリカバリー特性が悪化することがない。半導体装置３００では、キャリアが移動することができる導通経路３１５が、第５半導体領域３０７と第２半導体領域１２の間に確保されている。
【００３０】
（第３実施例）
図４に、半導体装置４００の縦断面図を示している。半導体装置４００は、半導体装置１００の変形例である。
半導体装置４００では、ゲート電極４０６が、半導体基板２４の表面に形成されており、エミッタ領域４とドリフト領域２２を隔てているボディ領域１２に対向している。すなわち、ゲート電極４０６は、プレーナー型のゲート電極である。半導体装置４００は、本発明の技術をトレンチゲートタイプの半導体装置のみならず、プレーナーゲートタイプの半導体装置にも適用することができることを示している。
【００３１】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００３２】
例えば、上記実施例では、ｐ型半導体領域（第５半導体領域）が、ボディ領域の最深部よりも浅い位置に形成されている。しかしながら、ｐ型半導体領域の一部がボディ領域の最深部よりも浅く形成されており、一部がボディ領域の最深部よりも深く形成されていてもよい。その場合でも、半導体装置がオフしているときに、アノード領域に電界が集中することを抑制することができる。
【００３３】
例えば、上記実施例では、トランジスタとしてＩＧＢＴが形成されている半導体装置を例示した。本発明の技術を、ＩＧＢＴ以外のトランジスタが形成されている半導体装置に適用することもできる。例えばトランジスタの例として、ＭＯＳＦＥＴ、ＭＯＳゲートサイリスタ等が挙げられる。
【００３４】
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００３５】
【図１】第１実施例の半導体装置の要部断面図を示す。
【図２】第１実施例の半導体装置の変形例の要部断面図を示す。
【図３】第２実施例の半導体装置の要部断面図を示す。
【図４】第３実施例の半導体装置の要部断面図を示す。
【図５】従来の半導体装置の要部断面図を示す。
【図６】従来の半導体装置の変形例の要部断面図を示す。
【符号の説明】
【００３６】
４：エミッタ領域（第３半導体領域）
６、４０６：ゲート電極
７、３０７：第５半導体領域
１０：アノード領域（第４半導体領域）
１２：ボディ領域（第２半導体領域）
１４、４１４：ゲート絶縁膜
１５、３１５、４１５：導電通路
２２：ドリフト領域（第１半導体領域）
１００、２００、３００、４００、５００：半導体装置
【図１】
2009182205.tif 000003
【図２】
2009182205.tif 000004
【図３】
2009182205.tif 000005
【図４】
2009182205.tif 000006
【図５】
2009182205.tif 000007
【図６】
2009182205.tif 000008