(57)【要約】【課題】小型化を達成することのできる２ポート型アイソレータ及び通信装置を得る。【解決手段】内部に互いに電気的に絶縁された第１中心電極３５及び第２中心電極３６を形成したフェライト３１と永久磁石とからなる中心電極組立体３０を備えた２ポート型アイソレータ。フェライト３１は互いに平行な第１主面３１ａ及び第２主面３１ｂを有する直方体形状をなし、回路基板２０上に第１主面３１ａ及び第２主面３１ｂが垂直方向に配置されている。また、永久磁石はフェライト３１の主面３１ａ，３１ｂに対して磁界をほぼ垂直方向に印加するように回路基板２０上に配置されている。第１中心電極３５及び第２中心電極３６はそれぞれ巻線状に巻回され、第２中心電極３６はその巻回軸が回路基板２０に対してほぼ平行になるように巻回されている。【選択図】図４
2009135557.tif 000002
【特許請求の範囲】
【請求項１】
永久磁石と、該永久磁石により直流磁界が印加されるフェライトと、該フェライトに配置され、一端が第１入出力ポートに電気的に接続され、他端が第２入出力ポートに電気的に接続された第１中心電極と、該第１中心電極と電気的絶縁状態で交差して前記フェライトに配置され、一端が第２入出力ポートに電気的に接続され、他端が接地用第３ポートに電気的に接続された第２中心電極と、回路基板と、を備えた２ポート型アイソレータにおいて、
前記フェライトは互いに平行な第１主面及び第２主面を有する直方体形状をなし、前記回路基板上に第１及び第２主面がほぼ垂直方向に配置され、
前記永久磁石は前記フェライトの第１及び第２主面に対して磁界を該主面にほぼ垂直方向に印加するように前記回路基板上に配置され、
前記第１及び第２中心電極はそれぞれ巻線状に巻回されて前記フェライトに内蔵されていること、
を特徴とする２ポート型アイソレータ。
【請求項２】
前記第１及び第２中心電極がフォトリソグラフィ法で形成されていることを特徴とする請求項１に記載の２ポート型アイソレータ。
【請求項３】
請求項１又は請求項２に記載の２ポート型アイソレータを備えたことを特徴とする通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２ポート型アイソレータ及び通信装置、特に、マイクロ波帯で使用される２ポート型アイソレータ及び通信装置に関する。
【背景技術】
【０００２】
一般に、アイソレータは、信号を伝送方向にのみ通過させ、逆方向への伝送を阻止する機能を有しており、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。
【０００３】
従来、２ポート型アイソレータとして、特許文献１には、略正方形のフェライトに中心電極として絶縁被覆導線を巻回した組立体を、整合回路用の回路素子（コンデンサ、抵抗、インダクタ）を備え、かつ、端子電極が形成された積層基板上に垂直方向に縦置き配置したものが開示されている。
【０００４】
また、特許文献２には、フェライトの中心電極を電極膜で形成した中心電極組立体を整合回路用の回路素子を備え、かつ、端子電極が形成された積層基板上に配置したものが開示されている。
【０００５】
しかしながら、特許文献１に記載のアイソレータでは、中心電極が取り付けられたフェライトは略正方形であり、これを積層基板上に垂直方向に縦置き配置しており、これではアイソレータとしての小型化を損なうという問題点を有している。また、特許文献２に記載のアイソレータでは、フェライトと永久磁石とを積層基板上に垂直方向に積み重ねて配置しているが、この場合も所望の磁界を得るためには、永久磁石にある程度の厚さを必要とすることから、アイソレータとしての小型化を損ねている。
【特許文献１】特開２００２−２６６１５号公報
【特許文献２】特開２００４−１５４３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の目的は、小型化を達成することのできる２ポート型アイソレータ及び通信装置を提供することにある。
【課題を解決するための手段】
【０００７】
前記目的を達成するため、本発明に係る２ポート型アイソレータは、
永久磁石と、該永久磁石により直流磁界が印加されるフェライトと、該フェライトに配置され、一端が第１入出力ポートに電気的に接続され、他端が第２入出力ポートに電気的に接続された第１中心電極と、該第１中心電極と電気的絶縁状態で交差して前記フェライトに配置され、一端が第２入出力ポートに電気的に接続され、他端が接地用第３ポートに電気的に接続された第２中心電極と、回路基板と、を備えた２ポート型アイソレータにおいて、
前記フェライトは互いに平行な第１主面及び第２主面を有する直方体形状をなし、前記回路基板上に第１及び第２主面がほぼ垂直方向に配置され、
前記永久磁石は前記フェライトの第１及び第２主面に対して磁界を該主面にほぼ垂直方向に印加するように前記回路基板上に配置され、
前記第１及び第２中心電極はそれぞれ巻線状に巻回されて前記フェライトに内蔵されていること、
を特徴とする。
【０００８】
本発明に係る２ポート型アイソレータにおいては、回路基板上のフェライトの両側に永久磁石が配置されることで、アイソレータを厚み方向（回路基板に直交する方向）に大きくすることなく所望の磁界を得ることができる。また、第１及び第２中心電極が巻線状に巻回されてフェライトに内蔵されているために、実効透磁率が増加する。そして、第１及び第２中心電極をフォトリソグラフィ法で形成することにより、第１及び第２中心電極のファインライン化が可能となる。
【０００９】
さらに、本発明に係る通信装置は前記２ポート型アイソレータを備えたものであり、装置の小型化が達成される。
【発明の効果】
【００１０】
本発明によれば、回路基板上のフェライトの両側に永久磁石が配置されることでアイソレータを厚み方向（回路基板に直交する方向）に大きくすることなく所望の磁界を得ることができるので小型化が可能である。また、第１及び第２中心電極をフェライトに内蔵しているので、実効透磁率が増加し、巻回数を減らすことができる。この結果、フェライトを小型化でき、２ポート型アイソレータの小型化を図ることができる。さらに、第１及び第２中心電極をフォトリソグラフィ法で形成することにより、第１及び第２中心電極のファインライン化が可能となり、より一層のフェライトの小型化及び２ポート型アイソレータの小型化が達成できる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明に係る２ポート型アイソレータ及び通信装置の実施例について添付図面を参照して説明する。
【００１２】
本発明に係る２ポート型アイソレータの一実施例の外観斜視図を図１に示し、平面図を図２に示し、分解斜視図を図３に示す。この２ポート型アイソレータ１は、集中定数型アイソレータであり、概略、金属製ヨーク１０と、回路基板２０と、フェライト３１を含む中心電極組立体３０と、フェライト３１に直流磁界を印加するための永久磁石４１，４１とで構成されている。図１はこのアイソレータ１が基板５０上に実装されている状態を示している。
【００１３】
ヨーク１０は軟鉄などの強磁性体材料からなり、銀めっきが施され、回路基板２０上で中心電極組立体３０と永久磁石４１，４１を囲む枠体形状とされている。また、ヨーク１０の上開口部は磁性体などからなる図示しないキャップで閉止されている。
【００１４】
中心電極組立体３０は、図４に示すように、マイクロ波フェライト３１の内部に互いに電気的に絶縁された第１中心電極３５及び第２中心電極３６を形成したものである。ここで、フェライト３１は互いに平行な第１主面３１ａ及び第２主面３１ｂを有する直方体形状をなし、第１主面３１ａ及び第２主面３１ｂはその短辺寸法と長辺寸法との比が１：１．５〜５であり、かつ、回路基板２０上に第１主面３１ａ及び第２主面３１ｂがほぼ垂直方向に配置されている。
【００１５】
また、永久磁石４１，４１はフェライト３１の主面３１ａ，３１ｂに対して磁界をほぼ垂直方向に印加するように回路基板２０上であってフェライト３１の両側に配置されている。
【００１６】
図４に示すように、第１中心電極３５及び第２中心電極３６はそれぞれ巻線状に形成されてフェライト３１に内蔵されており、第２中心電極３６はその巻回軸が回路基板２０に対してほぼ平行になるように巻回されている。
【００１７】
詳しくは、図５に示すように、フェライト３１は５枚のフェライトシート３１ａ〜３１ｅからなる。フェライトシート３１ａは無地の外層用シートである。フェライトシート３１ｂには、上面に第２中心電極３６を構成する導体パターン３６ｂ，３６ｄが形成され、かつ、層間接続用ビアホール導体４２ａが形成されている。フェライトシート３１ｃには、上面に第１中心電極３５を構成する導体パターン３５ｂが形成され、下面に第１中心電極３５を構成する導体パターン３５ｃ，３５ｄが形成され、かつ、層間接続用ビアホール導体４１ａ及び第２中心電極３６を構成する層間接続用ビアホール導体４２ｂが形成されている。導体パターン３５ｂはビアホール導体４１ａを介して導体パターン３５ｃ，３５ｄに接続されている。
【００１８】
フェライトシート３１ｄには、下面に第１中心電極３５を構成する導体パターン３５ｅ，３５ｆが形成され、かつ、層間接続用ビアホール導体４１ｂと第２中心電極３６を構成する層間接続用ビアホール導体４２ｃが形成されている。導体パターン３５ｅ，３５ｆはビアホール導体４１ｂを介して導体パターン３５ｃ，３５ｄと接続されている。フェライトシート３１ｅには、上面に第２中心電極３６を構成する導体パターン３６ｃが形成され、下面に第１中心電極３５の接続用電極３５ａ，３５ｇ、第２中心電極３６の接続用電極３６ａ，３６ｅ及び第１中心電極３５を構成する導体パターン３５ｈ，３５ｉが形成され、かつ、層間接続用ビアホール導体４１ｃ及び第２中心電極３６を構成する層間接続用ビアホール導体４２ｄが形成されている。
【００１９】
即ち、第１中心電極３５は、導体パターン３５ｈ，３５ｅ，３５ｃ，３５ｂ，３５ｄ，３５ｆ，３５ｉとそれぞれの層間接続用ビアホール導体４１ａ，４１ｂ，４１ｃにて形成され、一端が接続用電極３５ａに、他端が接続用電極３５ｇに接続されている。第２中心電極３６は、導体パターン３６ｂ，３６ｃ，３６ｄとそれぞれの層間接続用ビアホール導体４２ａ，４２ｂ，４２ｃ，４２ｄにて形成され、一端が接続用電極３６ａに他端が接続用電極３６ｅに接続されている。
【００２０】
フェライトシート３１ａ〜３１ｅは、Ｂｉ系ＹＩＧ原料粉末を結合剤などとともに混練した感光性フェライトペーストをシート状にしたものが使用される。電極／導体パターン３５ａ〜３５ｇ、３６ａ〜３６ｅは、感光性Ａｇペーストを用いてフォトリソグラフィ法により形成される。層間接続用ビアホール導体４１ａ〜４１ｃ，４２ａ〜４２ｄは、フェライトシート３１ｂ〜３１ｅにレーザビームを用いて貫通孔を形成し、この貫通孔にＡｇなどの導電ペーストを印刷塗布などの方法により充填することによって形成される。
【００２１】
第１中心電極３５はフェライト３１の第１主面３１ａ側において左下から右上に長辺に対して比較的小さな角度で傾斜して形成され、フェライトシート３１ｃ上の導体パターン３５ｂを介して第２主面３１ｂ側において左下に長辺に対して比較的小さな角度で傾斜して形成されている。第１中心電極３５はフェライト３１内で１ターン巻回されており、第２中心電極３６はフェライト３１内で螺旋状に２ターン巻回されている。中心電極３５，３６の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。
【００２２】
回路基板２０は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板であり、その内部には、図４に示すように、整合用コンデンサＣ１，Ｃ２，Ｃｓ１，Ｃｓ２、整合用インダクタＬ３、終端抵抗Ｒが内蔵されている。また、上面には端子電極２５ａ〜２５ｆが、下面には外部接続用端子電極２６，２７，２８がそれぞれ形成されている。
【００２３】
これらの整合用回路素子と前記第１及び第２中心電極３５，３６との接続関係を図４及び図６の等価回路を参照して説明する。
【００２４】
回路基板２０の下面に形成された外部接続用端子電極２６が入力ポートＰ１として機能し、この電極２６は整合用コンデンサＣｓ１を介して整合用コンデンサＣ１と終端抵抗Ｒとの接続点２１ａに接続されている。また、この接続点２１ａは回路基板２０の上面に形成された端子電極２５ｂ及びフェライト３１に形成された接続用電極３５ａを介して第１中心電極３５の一端に接続されている。
【００２５】
第１中心電極３５の他端はフェライト３１に形成された接続用電極３５ｇ及び回路基板２０の上面に形成された端子電極２５ｃを介して終端抵抗Ｒと整合用コンデンサＣ１に接続されている。また、第１中心電極３５の他端は整合用コンデンサＣ１，Ｃ２，Ｃｓ２の接続点２１ｂに接続されている。
【００２６】
一方、回路基板２０の下面に形成された外部接続用端子電極２７が出力ポートＰ２として機能し、この電極２７は整合用コンデンサＣｓ２を介して前記接続点２１ｂに接続され、第２中心電極３６の一端と接続している。
【００２７】
第２中心電極３６の他端はフェライト３１に形成された接続用電極３６ｅ及び回路基板２０の上面に形成された端子電極２５ｅを介して整合用コンデンサＣ２及び整合用インダクタＬ３の接続点２１ｃに接続されている。整合用インダクタＬ３の他端は回路基板２０の下面に形成された外部接続用端子電極２８と接続されている。この外部接続用電極２８は接地ポートＰ３として機能するものである。また、この外部接続用電極２８は、回路基板２０の上面に形成された端子電極２５ａ，２５ｆを介して前記ヨーク１０にも接続されている。
【００２８】
回路基板２０とヨーク１０とは端子電極２５ａ，２５ｆを介してはんだ付けされて一体化され、中心電極組立体３０はフェライト３１の接続用電極３５ａ，３５ｇ，３６ａ，３６ｅが回路基板２０上の端子電極２５ｂ〜２５ｅとはんだ付けされて一体化される。また、永久磁石４１，４１はヨーク１０の内壁に接着剤にて一体化される。
【００２９】
以上の構成からなる２ポート型アイソレータ１において、第１及び第２中心電極３５，３６がフェライト３１に内蔵されているので、実効透磁率が増加し、巻回数を減らすことができる。この結果、フェライト３１を小型化でき、２ポート型アイソレータ１の小型化を図ることができる。さらに、第１及び第２中心電極３５，３６をフォトリソグラフィ法で形成することにより、第１及び第２中心電極３５，３６のファインライン化が可能となり、より一層のフェライト３１の小型化及び２ポート型アイソレータ１の小型化が達成できる。
【００３０】
（通信装置、図７参照）
次に、本発明に係る通信装置として、携帯電話を例にして説明する。図７は携帯電話２２０のＲＦ部分の電気回路ブロック図である。図７において、２２２はアンテナ素子、２２３はデュプレクサ、２３１は送信側アイソレータ、２３２は送信側増幅器、２３３は送信側段間用帯域通過フィルタ、２３４は送信側ミキサ、２３５は受信側増幅器、２３６は受信側段間用帯域通過フィルタ、２３７は受信側ミキサ、２３８は電圧制御発振器（ＶＣＯ）、２３９はローカル用帯域通過フィルタである。
【００３１】
ここに、送信側アイソレータ２３１として、前記２ポート型アイソレータ１を使用することができる。アイソレータ１を実装することにより、挿入損失が小さく電気特性の良好なかつ小型の携帯電話を実現することができる。
【００３２】
（他の実施例）
なお、本発明に係る２ポート型アイソレータ及び通信装置は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【００３３】
例えば、永久磁石４１，４１のＮ極とＳ極を反転させれば、入力ポートＰ１と出力ポートＰ２が入れ替わる。また、低損失、広帯域といったアイソレータの所望の特性を考慮して、第１中心電極３５又は第２中心電極３６のターン数を例えば１〜４ターンの範囲で任意に設計することが可能である。
【００３４】
前記実施例では、整合用回路素子の全てを回路基板に内蔵したものを示したが、チップタイプのインダクタやコンデンサを回路基板に外付けしてもよい。また、フェライトは直方体形状のものを示したが、角部をバレル研磨などで研磨したものであってもよい。
【図面の簡単な説明】
【００３５】
【図１】本発明に係る２ポート型アイソレータの一実施例を示す斜視図である。
【図２】前記２ポート型アイソレータを示す平面図である。
【図３】前記２ポート型アイソレータの分解斜視図である。
【図４】前記２ポート型アイソレータの要部を示す分解斜視図である。
【図５】フェライトの分解斜視図である。
【図６】前記２ポート型アイソレータの等価回路図である。
【図７】本発明に係る通信装置の一実施例を示すブロック図である。
【符号の説明】
【００３６】
１…２ポート型アイソレータ
２０…回路基板
３０…中心電極組立体
３１…フェライト
３１ａ，３１ｂ…主面
３５…第１中心電極
３６…第２中心電極
４１…永久磁石
２２０…携帯電話
Ｐ１…入力ポート
Ｐ２…出力ポート
Ｐ３…接地ポート
【図１】
2009135557.tif 000003
【図２】
2009135557.tif 000004
【図３】
2009135557.tif 000005
【図４】
2009135557.tif 000006
【図５】
2009135557.tif 000007
【図６】
2009135557.tif 000008
【図７】
2009135557.tif 000009