(57)【要約】【課題】ポッピング現象を抑制することができるアッシング方法、アッシング装置、及び半導体装置の製造方法を提供すること。【解決手段】シリコン基板１００の上方に形成されて表層に変質層１０１ｂが形成されたレジストパターン１０１に対し、酸素含有雰囲気中において加熱ガスを照射しながら、加熱ガスよりも低い温度にシリコン基板１００を冷却してレジストパターン１０１を除去するアッシング方法による。【選択図】図６
2009188220.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上方に形成されて表層に変質層が形成されたレジストパターンに対し、酸素含有雰囲気中において加熱ガスを照射しながら、前記加熱ガスよりも低い温度に前記半導体基板を冷却して、前記レジストパターンを除去することを特徴とするアッシング方法。
【請求項２】
前記レジストパターンの前記変質層が除去された後、前記半導体基板を加熱して、前記変質層の下の前記レジストパターンの非変質層を除去することを特徴とする請求項１に記載のアッシング方法。
【請求項３】
前記加熱ガスは、不活性ガスであることを特徴とする請求項１又は請求項２に記載のアッシング方法。
【請求項４】
前記加熱ガスは、シャワーヘッドにより基板垂直方向に整流された状態で前記レジストパターンに照射されることを特徴とする請求項１〜請求項３のいずれか一項に記載のアッシング方法。
【請求項５】
チャンバと、
前記チャンバ内に設けられ、表層に変質層が形成されたレジストパターンを備えた半導体基板を冷却するステージと、
前記ステージの温度制御を行う制御部と、
加熱ガス生成部と、
前記チャンバ内において前記ステージに対向して設けられ、前記半導体基板に向けて前記加熱ガスを照射するシャワーヘッドと、
前記チャンバに酸素ガスを供給する酸素供給部とを有し、
前記レジストパターンを除去するときに、前記制御部の制御下で、前記加熱ガスよりも低い温度に前記ステージを冷却することを特徴とするアッシング装置。
【請求項６】
半導体基板の上方に形成されて表層に変質層が形成されたレジストパターンに対し、酸素含有雰囲気において加熱ガスを照射しながら、前記加熱ガスよりも低い温度に前記半導体基板を冷却して、前記レジストパターンを除去する工程を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アッシング方法、アッシング装置、及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
LSI等の半導体装置の製造工程では、レジストパターンをマスクにして半導体基板に不純物をイオン注入することにより、MOSトランジスタのソース／ドレイン領域等の不純物拡散領域が形成される。
【０００３】
このようにイオン注入のマスクに使用されたレジストパターンは、不純物によるダメージによってその表層部に変質層が形成されることが知られている（特許文献１〜４参照）。その一方、レジストパターンの下層部は、不純物のダメージが少なく、非変質層の状態となる。
【０００４】
イオン注入後には、酸素プラズマ雰囲気中でのアッシングによりレジストパターンを除去するが、アッシングにより加熱されたレジストパターンの非変質層が変質層よりも先に剥離反応を起こし、変質層に覆われた非変質層が膨張することになる。その結果、表層の変質層が非変質層によって急激に持ち上げられ、変質層が正常な剥離反応を起こす前に破裂する現象が発生する。このような現象は、ポッピング現象と呼ばれる（特許文献５〜８参照）。
【０００５】
ポッピング現象により飛び散った変質レジストは細かいカス状となり、アッシングチャンバやその中の治具類、或いは排気配管等いたるところに付着し、パーティクルの発生源となる。そのため、次に処理する半導体基板にそのパーティクルが付着すると、パーティクルがエッチングのマスクとなって回路パターンに不良が発生し、歩留まりや信頼性を損なう結果となる。
【０００６】
このようなポッピング現象を回避するために、アッシングを行わずに、過酸化水素水と硫酸との混合溶液（硫酸過水）を用いたウエット処理のみでレジストパターンを剥離することも考えられるが、硫酸過水によるレジストパターンの剥離作用が十分でないため、レジストパターンの残渣が発生する可能性がある。
【０００７】
この場合、剥離作用を高めるために、過酸化水素水とアンモニアとの混合溶液（アンモニア過水）やフッ酸を硫酸過水に添加することも考えられる。しかし、レジストパターンの下にゲート絶縁膜のような酸化シリコン膜がある場合は、フッ酸やアンモニア過水によって酸化シリコン膜が削れてしまう。その結果、ゲート電極と半導体基板との間においてゲート絶縁膜の耐圧が劣化するという新たな問題が生じてしまう。
【０００８】
また、アッシングだけでレジストパターンを除去する場合、アッシングの初期の段階で非変質層を除去してポッピング現象を抑制すべく、CF4等のレジストとの反応性の高いガスを酸素と供にアッシングチャンバに供給することも考えられる。しかし、この方法でもCF4等によって酸化シリコン膜がエッチングされてしまうため、耐圧劣化の問題を回避できない。
【０００９】
更に、アッシング時のステージ温度を１００℃程度の低温にすることで、下層の非変質層の膨張を抑制してポッピング減少の防止を図ることも考えられるが、この場合のアッシングレートは通常の１０分の１程度となってしまい、スループットが極めて低い非現実的な方法である。
【００１０】
なお、前述の特許文献１では、変質層が形成されたレジストパターンの残渣を残さないようにするために、アッシングを前半と後半の２ステップに分け、前半では基板温度を１００℃以下にしながら低いプラズマパワーを用い、後半では高いプラズマパワーを用いている。
【００１１】
但し、特許文献１でもアッシングガスにCF4を添加しており、前述したようにゲート絶縁膜の耐圧が劣化してしまう。また、前半では基板温度を１００℃以下に抑えているためアッシングレートが低くなり、前半と後半とをあわせた全体のスループットが低くなり、やはり実際の量産工程には不向きな非現実的な方法である。
【００１２】
その他に、本発明に関連する技術が特許文献９〜１２にも開示されている。
【特許文献１】特開２００４−１９３５３６号公報
【特許文献２】特開２００７−１２９１４５号公報
【特許文献３】特公平７−７３１０４号公報
【特許文献４】特許第２６８１３６０号明細書
【特許文献５】特開２００１−３３８９１６号公報
【特許文献６】特開２００７−７３５６４号公報
【特許文献７】特許第３３１８２４１号公報
【特許文献８】特開平８−１６７５９０号公報
【特許文献９】特許第３５２９８４９号明細書
【特許文献１０】特許第３５７５２４０号明細書
【特許文献１１】特許第２９６９９１８号明細書
【特許文献１２】特開２００４−１６９９３３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明の目的は、ポッピング現象を抑制することができるアッシング方法、アッシング装置、及び半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
本発明の一観点によれば、半導体基板の上方に形成されて表層に変質層が形成されたレジストパターンに対し、酸素含有雰囲気中において加熱ガスを照射しながら、前記加熱ガスよりも低い温度に前記半導体基板を冷却して、前記レジストパターンを除去するアッシング方法が提供される。
【００１５】
また、本発明の別の観点によれば、チャンバと、前記チャンバ内に設けられ、表層に変質層が形成されたレジストパターンを備えた半導体基板を冷却するステージと、前記ステージの温度制御を行う制御部と、加熱ガス生成部と、前記チャンバ内において前記ステージに対向して設けられ、前記半導体基板に向けて前記加熱ガスを照射するシャワーヘッドと、前記チャンバに酸素ガスを供給する酸素供給部とを有し、前記レジストパターンを除去するときに、前記制御部の制御下で、前記加熱ガスよりも低い温度に前記ステージを冷却するアッシング装置が提供される。
【００１６】
そして、本発明の他の観点によれば、半導体基板の上方に形成されて表層に変質層が形成されたレジストパターンに対し、酸素含有雰囲気において加熱ガスを照射しながら、前記加熱ガスよりも低い温度に前記半導体基板を冷却して、前記レジストパターンを除去する工程を含む半導体装置の製造方法が提供される。
【発明の効果】
【００１７】
本発明によれば、半導体基板を冷却することによりレジストパターンの下層に形成された非変質層の膨張を抑えながら、レジストパターンの表層に形成された変質層を加熱ガスによって選択的に加熱して除去するので、非変質層の膨張に伴って変質層が飛び散るポッピング現象を抑制することが可能となる。
【発明を実施するための最良の形態】
【００１８】
本発明の実施の形態に先立ち、ポッピング現象について図面を参照して説明する。
【００１９】
図１（ａ）、（ｂ）は、イオン注入が行われていないレジストパターン３のアッシングについて示す断面図である。
【００２０】
そのレジストパターン３は、例えばエッチングマスクとして使用されるものであって、シリコン基板２の上に形成される。
【００２１】
アッシングに際しては、図１（ａ）に示されるように、２５０℃程度に保持されたステージ１の上にシリコン基板２を載置して、レジストパターン３を酸素プラズマに曝す。
【００２２】
このような基板加熱と酸素プラズマによって、図１（ｂ）に示すように、レジストパターン３が二酸化炭素（CO2）や水（H2O）に分解し、レジストパターン３が綺麗に除去されることになる。
【００２３】
一方、図２（ａ）、（ｂ）は、イオン注入が行われたレジストパターン５のアッシングについて示す断面図である。
【００２４】
図２（ａ）に示すように、イオン注入のダメージによりレジストパターン５の表層には炭素の共有結合を含んだ強固な変質層５ｂが形成される。これに対し、レジストパターン５の下層はダメージをあまり受けておらず非変質層５ａの状態となる。このようなイオン注入時に受けたダメージの違いにより、変質層５ｂのアッシングレートは非変質層５ａのそれよりも低くなる。
【００２５】
そのレジストパターン５に対し、基板加熱と酸素プラズマとを用いる通常のアッシングを行うと、変質層５ｂで覆われた非変質層５ａが熱により膨張して、変質層５ｂが破裂するポッピング現象が発生することになる。
【００２６】
図３は、アッシングチャンバの側壁に設けられた覗き窓からレジストパターン５を目視観察し、基板温度とポッピング現象の発生度合いとの関係を調査して得られた模式図である。同図では、ポッピング現象の発生度合いを色の濃淡で表しており、色が濃くなるにつれ発生度合いが高くなることを示している。
【００２７】
これに示されるように、１００℃〜２００℃程度の基板温度は軽微なポッピング現象が発生する。そして、基板温度が２００℃を超えると大規模なポッピング現象が発生する。
【００２８】
以下に説明する本実施形態は、このようなポッピング現象を抑制するのに極めて有効である。
【００２９】
（アッシング装置）
図４は、本実施形態に係るアッシング装置の構成図である。
【００３０】
このアッシング装置１０は、シリコン（半導体）基板１００の上に形成されたレジストパターン１０１をアッシングするために用いられ、チャンバ１１の中にシリコン基板１００を載置するステージ１２を有する。
【００３１】
ステージ１２は、高低温チラー（加熱・冷却部）１８において加熱若しくは冷却された熱媒体２５により、所定の温度に加熱したり冷却したりすることができる。
【００３２】
また、チャンバ１１内には、ステージ１２に対向してシャワーヘッド１３が設けられる。シャワーヘッド１３とステージ１２との距離は特に限定されないが、本実施形態では４cm〜５cm程度とする。
【００３３】
シャワーヘッド１３は、ガス配管１５と酸素配管（酸素供給部）１４とに接続されており、これらの配管から供給される後述の加熱ガスと酸素ガスとを混合し、これらのガスを基板垂直方向に整流してシリコン基板１００に照射する機能を有する。
【００３４】
ガス配管１５は、窒素ガスやアルゴンガス等の不活性ガスをシャワーヘッド１３に供給するものであって、その周囲には配管内を流れる不活性ガスを加熱するためのヒータ１６が設けられる。
【００３５】
ヒータ１６は、ガス配管１５と供に加熱ガス生成部３０を構成する。そのヒータ１６によって、シャワーヘッド１３を出た直後の不活性ガスは温度が２００℃〜２５０℃程度の加熱ガスとなる。
【００３６】
更に、シャワーヘッド１３は、周波数が１３．５６MHzの高周波電源２０と電気的に接続されており、チャンバ１１内にプラズマを生成するための高周波電極を兼ねる。このようにしてプラズマ化された不活性ガスと酸素ガスとの混合雰囲気により、シリコン基板１００上のレジストパターン１０１がアッシングされることになる。
【００３７】
チャンバ１１の下部には排気口１９が設けられており、チャンバ１１内の雰囲気を排気口１９から排気することにより、アッシング中のチャンバ１１の内部が所定の圧力に維持される。
【００３８】
そして、チャンバ１１の側壁には、チャンバ１１の内部の状況を目視で観察するための覗き窓２７と、終点検出器１７とが設けられる。
【００３９】
終点検出器１７は、シリコン基板１００上に形成されたレジストパターン１０１からの反射光を受け、その反射光の波長に基づいて、レジストパターン１０１の変質層の除去が終了した時点を検出する。
【００４０】
その検出結果は、検出信号S1として制御部２１に入力される。
【００４１】
制御部２１は、その検出信号S1に基づいて、高低温チラー１８に温度制御信号S2を出力したり、各配管１４、１５の途中に設けられたマスフローメータ２２、２３に流量制御信号S3を出力したりして、ステージ１２の温度や各配管１４、１５内のガス流量を制御する。
【００４２】
（アッシング方法）
次に、前述のアッシング装置１０を用いたアッシング方法について、CMOS (Complementary Metal Oxide Semiconductor)構造の製造工程を例にして説明する。
【００４３】
図５〜図６は、このアッシング方法について説明するための断面図である。また、図７は、アッシング時におけるステージ１２（図４参照）の温度の制御方法について示すグラフである。
【００４４】
最初に、図５（ａ）に示す断面構造を得るまでの工程について説明する。
【００４５】
まず、p型シリコン基板１００の溝にSTI(Shallow Trench Isolation)用の素子分離絶縁膜１０２として酸化シリコン膜を形成する。
【００４６】
そして、素子分離絶縁膜１０２で画定されたシリコン基板１００の活性領域にp型不純物とn型不純物をイオン注入し、図示のようにpウェル１０３とnウェル１０４とを形成する。
【００４７】
次いで、シリコン基板１００の表面を熱酸化してゲート絶縁膜１０５となる熱酸化膜を形成する。更に、その熱酸化膜の上にポリシリコン膜を形成し、それをパターニングして各ウェル１０３、１０４の上方にゲート電極１０６を形成する。
【００４８】
その後、このゲート電極１０６をマスクにしながら、n型不純物とp型不純物とをシリコン基板１００にイオン注入して、ゲート電極１０６の横のシリコン基板１００にn型ソース／ドレインエクステンション１０９とp型ソース／ドレインエクステンション１０８とを形成する。なお、このイオン注入におけるn型不純物とp型不純物との打ち分けは、不図示のレジストパターンを用いて行われる。
【００４９】
そして、シリコン基板１００の上側全面に酸化シリコン膜等の絶縁膜を形成し、それをエッチバックして各ゲート電極１０６の横に絶縁性サイドウォール１０７として残す。
【００５０】
更に、この絶縁性サイドウォール１０７とゲート電極１０６とをマスクにして、nウェル１０４におけるシリコン基板１０４に再びp型不純物をイオン注入し、p型ソース／ドレイン領域１１０を形成する。
【００５１】
このとき、pウェル１０３は不図示のレジストパターンで覆われており、pウェル１０３に前述のp型不純物がイオン注入されることはない。
【００５２】
ここまでの工程により、nウェル１０４の上に、p型ソース／ドレイン領域１１０、ゲート絶縁膜１０５、及びゲート電極１０６等で構成されるp型MOSトランジスタTRpの基本構造が完成したことになる。
【００５３】
これ以降の工程は、pウェル１０３にn型ソース／ドレイン領域を形成する工程となる。
【００５４】
まず、図５（ｂ）に示すように、シリコン基板１００の上側全面にフォトレジストを塗布し、それを露光、現像することにより、pウェル１０３の上に窓１０１ｃを備えたレジストパターン１０１を形成する。
【００５５】
次いで、図５（ｃ）に示すように、窓１０１ｃを通じてn型不純物、例えばリン（P）をシリコン基板１００にイオン注入する。これにより、ゲート電極１０６の横のpウェル１０３にp型ソース／ドレイン領域１１１が形成される。
【００５６】
イオン注入のマスクに使用したレジストパターン１０１は、イオン注入の後には不要となるので、アッシングして除去する必要がある。
【００５７】
但し、そのレジストパターン１０１は、イオン注入によりダメージを受けた表層部に変質層１０１ｂが形成されているので、通常のアッシングにより除去しようとしたのでは、下層部の非変質層１０１ａの膨張によって変質層１０１ｂが飛び散るポッピング現象が発生して、飛び散ったレジストによってチャンバ１１の内部が汚染されてしまう。
【００５８】
そのようなポッピング現象を抑制すべく、本実施形態では、図７に示すようにステージ１３の温度を制御しながら、次のようにしてレジストパターン１０１をアッシングして除去する。
【００５９】
まず、図６（ａ）に示すように、冷却された状態のステージ１２の上にシリコン基板１００を載置する。この時点でのステージ１２の温度は、室温（２０℃）以下、例えば−１０℃〜０℃程度である。
【００６０】
そして、このようにシリコン基板１００を冷却しながら、シャワーヘッド１３（図４参照）から不活性ガスよりなる加熱ガスと酸素ガスとの混合ガスをレジストパターン１０１に照射する。
【００６１】
このときのガス流量は特に限定されない。本実施形態では、加熱ガスとして流量が約１００sccmの窒素ガスを供給すると供に、酸素ガスの流量を約１０００sccmとする。また、チャンバ１１内の圧力は、例えば約１０００mTorrとし、高周波電源２０のパワーを約１０００Wとする。
【００６２】
そして、加熱ガスの温度は、シャワーヘッド１３を出た時点で２００℃〜２５０℃とする。なお、ヒータ１６により温められた加熱ガスがシャワーヘッド１３を出るまでに自然冷却するのを見込み、ヒータ１６の温度は２００℃〜２５０℃よりも若干高くしておくのが好ましい。
【００６３】
これにより、非変質層１０１ａが膨張するのをシリコン基板１０１側からの冷却によって抑制しつつ、加熱ガスによって変質層１０１ｂが選択的に加熱され、窒素よりなる加熱ガスと酸素とのプラズマ雰囲気内において変質層１０１ｂのみを酸素と反応させて剥離することができる。
【００６４】
また、シャワーヘッド１３によって加熱ガスを基板垂直方向に整流してレジストパターン１０１に上から照射することにより、加熱ガスをシリコン基板１０１の横から照射する場合と比較して、加熱ガスで非変質層１０１ａが加熱され難くなり、非変質層１０１ａの膨張を防ぎ易くなる。
【００６５】
なお、加熱ガスとしてレジストパターン１０１と化学反応性のあるガスを用いると、変質層１０１ｂが残存している状態で非変質層１０１ａにも剥離反応が生じ、ポッピング現象が発生する恐れがある。そのため、加熱ガスとしては、レジストパターン１０１との間で化学反応を起こさない不活性ガスを使用するのが好ましい。そのような不活性ガスとしては、前述の窒素ガスのほか、アルゴンガスもある。
【００６６】
このようにして変質層１０１ｂの除去が終了したら、その下の非変質層１０１ａの除去に移る。
【００６７】
変質層１０１ｂが除去されたかどうかは、例えば図４に示した終点検出器１７からの検出信号S1に基づいて、制御部２１が判断する。
【００６８】
図８は、終点検出器１７が検出するレジストパターン１０１からの反射光の波長とアッシング時間との関係を示すグラフである。
【００６９】
同図に示されるように、変質層１０１ｂの除去が終了し、非変質層１０１ａの除去が開始する時点Tでは、各層１０１ａ、１０１ｂからの反射光の波長の違いに起因して、グラフに変曲点Pが現れる。終点検出器１７は、その変曲点Pを検出することにより変質層１０１ｂの除去が終了した時点を認識し、その旨を検出信号S1として出力する。
【００７０】
或いは、このように終点検出器１７を利用しなくても、変質層１０１ｂの除去に要するアッシング時間を予め求めておき、その時間になったら制御部２１が変質層１０１ｂの除去が終了したと認識してもよい。
【００７１】
非変質層１０１ａの除去に際しては、図６（ｂ）に示すように、ステージ１２の温度制御を冷却から加熱に転じさせ、シリコン基板１００を２００〜２５０℃程度に加熱する。
【００７２】
また、変質層１０１ｂ（図６（ａ）参照）を選択的に加熱するために使用した加熱ガスは、変質層１０１ｂの除去後は不要となるので、制御部２１がその加熱ガスの供給を停止し、シャワーヘッド１３からシリコン基板１００に向けて酸素ガスのみを照射し、加熱ガスの無駄な消費を抑える。なお、酸素ガスの流量と高周波電源２０のパワーはそのまま維持しておく。
【００７３】
このようにシリコン基板１００を加熱することで、酸素を含むプラズマと非変質層１０１ａとの剥離反応が熱により促進され、非変質層１０１ａの除去を効率的に行うことができる。更に、この時点では変質層１０１ｂが既に除去されているので、剥離反応に伴って非変質層１０１ａが膨張しても、変質層１０１ｂが飛び散るポッピング現象は発生しない。
【００７４】
その結果、ポッピング現象によってチャンバ１１内にレジストが飛び散るのを防止でき、レジストに起因したパーティクルで歩留まりが低下するのを抑制できる。
【００７５】
そして、図６（ｃ）に示すように非変質層１０１ａが除去されたら、チャンバ１１からシリコン基板１００を取り出し、必要に応じて硫酸過水でウエット処理を行い、非変質層１０１ａの残渣を除去する。
【００７６】
以上により、n型MOSトランジスタTRnとp型MOSトランジスタTRpとが隣接したCMOS構造が完成した。
【００７７】
この後は、制御部２１の制御下でステージ１２を再び冷却し、次に受け入れるシリコン基板の冷却に備えるようにする（図７参照）。
【００７８】
上記した本実施形態によれば、図６（ａ）で説明したように、シリコン基板１００を冷却することで非変質層１０１ａの膨張を抑えながら、加熱ガスによって変質層１０１ｂを選択的に加熱して除去するようにしたので、非変質層１０１ａの膨張に伴って変質層１０１ｂが飛び散るポッピング現象を抑制できる。
【００７９】
このとき、非変質層１０１ａの膨張を抑えるには、加熱ガスよりも低い温度にシリコン基板１００を冷却する必要がある。その冷却温度はなるべく低いのが好ましく、本実施形態では上述のように室温（２０℃）以下、より好ましくは−１０℃〜０℃程度にシリコン基板１００を冷却する。
【００８０】
ここで、レジストパターン１０１の除去を促進するようなガス、例えばCF4ガス等を加熱ガスや酸素ガスに添加すると、アッシング時に酸化シリコンよりなるゲート絶縁膜１０５が削れ、ゲート絶縁膜１０５の耐圧が低下する危険性がある。そのため、不活性ガスよりなる加熱ガスと酸素ガスのみからなる雰囲気中でレジストパターン１０１のアッシングを行うのが好ましい。
【００８１】
また、加熱ガスに代えて、チャンバ１１自体の加熱やランプ加熱によりによる変質層１０１ｂを加熱することも考えられる。しかし、これらの手法では、チャンバ１１からの輻射熱等によって非変質層１０１ａも加熱されてしまい、変質層１０１ｂを選択的に加熱するのが困難なため、加熱によって非変質層１０１ａが膨張してポッピング現象が発生する危険性がある。
【００８２】
本実施形態のように加熱ガスを用いることは、変質層１０１ｂを選択的に加熱できるという点で有利である。
【００８３】
また、本実施形態では、図７に示したように、変質層１０１ｂが除去されてポッピング現象が発生する危険性がなくなった時点でステージ１３の温度を上昇させることにより、酸素含有のプラズマ雰囲気中で非変質層１０１ａを効率的に除去することができる。
【００８４】
そして、非変質層１０１ａが除去された後、次のシリコン基板を受け入れるまでの間にステージ１３を再び冷却することで、そのシリコン基板の受け入れと同時にすぐさま冷却を開始することができ、アッシング装置１０のスループット向上が期待できるようになる。
【００８５】
非変質層１０１ａは、ドーズ量が１０15cm-2以上の高濃度イオン注入のマスクとして用いたレジストパターン１０１に顕著に形成される傾向があるので、そのような高濃度イオン注入が行われる半導体装置の製造工程において本実施形態は特に実益がある。
【００８６】
なお、一般的な半導体素子の形成、配線層の形成、及び絶縁層の形成を含む半導体装置の製造方法に本実施形態を適用してもよい。
【００８７】
以下に、本発明の特徴について付記する。
【００８８】
（付記１）  半導体基板の上方に形成されて表層に変質層が形成されたレジストパターンに対し、酸素含有雰囲気中において加熱ガスを照射しながら、前記加熱ガスよりも低い温度に前記半導体基板を冷却して、前記レジストパターンを除去することを特徴とするアッシング方法。
【００８９】
（付記２）  前記レジストパターンの前記変質層が除去された後、前記半導体基板を加熱して、前記変質層の下の前記レジストパターンの非変質層を除去することを特徴とする付記１に記載のアッシング方法。
【００９０】
（付記３）  前記非変質層を除去するとき、前記加熱ガスの供給を停止することを特徴とする付記２に記載のアッシング方法。
【００９１】
（付記４）  前記非変質層が除去された後、前記半導体基板が載置されたステージを冷却して、次に受け入れる前記半導体基板の冷却に備えることを特徴とする付記２又は付記３に記載のアッシング方法。
【００９２】
（付記５）  前記加熱ガスは、不活性ガスであることを特徴とする付記１〜付記４のいずれかに記載のアッシング方法。
【００９３】
（付記６）  前記冷却により前記半導体基板の温度を室温（２０℃）以下にすると供に、
前記加熱ガスの温度を２００℃〜２５０℃とすることを特徴とする付記１〜付記５のいずれかに記載のアッシング方法。
【００９４】
（付記７）  前記加熱ガスは、シャワーヘッドにより基板垂直方向に整流された状態で前記レジストパターンに照射されることを特徴とする付記１〜付記６のいずれかに記載のアッシング方法。
【００９５】
（付記８）  酸素含有雰囲気はプラズマ雰囲気であることを特徴とする付記１〜付記７のいずれかに記載のアッシング方法。
【００９６】
（付記９）  チャンバと、
前記チャンバ内に設けられ、表層に変質層が形成されたレジストパターンを備えた半導体基板を冷却するステージと、
前記ステージの温度制御を行う制御部と、
加熱ガス生成部と、
前記チャンバ内において前記ステージに対向して設けられ、前記半導体基板に向けて前記加熱ガスを照射するシャワーヘッドと、
前記チャンバに酸素ガスを供給する酸素供給部とを有し、
前記レジストパターンを除去するときに、前記制御部の制御下で、前記加熱ガスよりも低い温度に前記ステージを冷却することを特徴とするアッシング装置。
【００９７】
（付記１０）  前記加熱ガス生成部は、前記シャワーヘッドに接続されたガス配管と、前記ガス配管内を通るガスを加熱して前記加熱ガスを生成する加熱部とを有することを特徴とする付記９に記載のアッシング装置。
【００９８】
（付記１１）  前記酸素供給部は、前記シャワーヘッドに接続された酸素配管であり、
前記酸素ガスと前記加熱ガスとの混合ガスが前記シャワーヘッドから前記半導体基板に向けて照射されることを特徴とする付記９又は付記１０に記載のアッシング装置。
【００９９】
（付記１２）  前記ステージは前記半導体基板を加熱する機能を有し、
前記変質層の除去が終了したとき、前記制御部の制御下において前記ステージを加熱することにより、前記変質層の下の前記レジストパターンの非変質層の除去を開始することを特徴とする付記９〜付記１１のいずれかに記載のアッシング装置。
【０１００】
（付記１３）  前記制御部は前記加熱ガスの流量を制御する機能を有し、
前記非変質層を除去するとき、前記制御部の制御下において前記加熱ガスの供給を停止することを特徴とする付記１２に記載のアッシング装置。
【０１０１】
（付記１４）  前記非変質層が除去された後、前記制御部の制御下において前記ステージを冷却して、次に受け入れる前記半導体基板の冷却に備えることを特徴とする付記１２又は付記１３に記載のアッシング装置。
【０１０２】
（付記１５）  前記制御部は、前記非変質層に対するアッシング時間、又は前記チャンバに設けられた終点検出器が出力する検出信号に基づいて、前記変質層が除去されたことを認識することを特徴とする付記１２〜付記１４のいずれかに記載のアッシング装置。
【０１０３】
（付記１６）  前記シャワーヘッドは、前記チャンバ内にプラズマを生成する高周波電極を兼ねることを特徴とする付記９〜付記１５のいずれかに記載のアッシング装置。
【０１０４】
（付記１７）  前記加熱ガスは、加熱された不活性ガスであることを特徴とする付記９〜付記１６のいずれかに記載のアッシング装置。
【０１０５】
（付記１８）  前記加熱ガスの温度は、前記シャワーヘッドを出た直後で２００℃〜２５０℃であることを特徴とする付記９〜付記１７のいずれかに記載のアッシング装置。
【０１０６】
（付記１９）  前記ステージは室温（２０℃）以下に冷却されることを特徴とする付記９〜付記１８のいずれかに記載のアッシング装置。
【０１０７】
（付記２０）  半導体基板の上方に形成されて表層に変質層が形成されたレジストパターンに対し、酸素含有雰囲気において加熱ガスを照射しながら、前記加熱ガスよりも低い温度に前記半導体基板を冷却して、前記レジストパターンを除去する工程を含むことを特徴とする半導体装置の製造方法。
【図面の簡単な説明】
【０１０８】
【図１】図１（ａ）、（ｂ）は、イオン注入が行われていないレジストパターンのアッシングについて示す断面図である。
【図２】図２（ａ）、（ｂ）は、イオン注入が行われたレジストパターンのアッシングについて示す断面図である。
【図３】図３は、基板温度とポッピング現象の発生度合いとの関係を目視観察により調査して得られた模式図である。
【図４】図４は、本発明の実施の形態に係るアッシング装置の構成図である。
【図５】図５（ａ）〜（ｃ）は、本発明の実施の形態に係るアッシング方法について説明するための断面図（その１）である。
【図６】図６（ａ）〜（ｃ）は、本発明の実施の形態に係るアッシング方法について説明するための断面図（その２）である。
【図７】図７は、本発明の実施の形態において、アッシング時におけるステージの温度の制御方法について示すグラフである。
【図８】図８は、終点検出器が検出するレジストパターンからの反射光の波長とアッシング時間との関係を示すグラフである。
【符号の説明】
【０１０９】
１…ステージ、２…シリコン基板、３、５…レジストパターン、５ａ…非変質層、５ｂ…変質層、１０…アッシング装置、１１…チャンバ、１２…ステージ、１３…シャワーヘッド、１４…酸素配管、１５…ガス配管、１６…ヒータ、１７…終点検出器、１８…高低温チラー、１９…排気口、２０…高周波電源、２１…制御部、２２、２３…マスフローメータ、２５…熱媒体、２７…覗き窓、３０…加熱ガス生成部、１００…シリコン基板、１０１…レジストパターン、１０１ａ…非変質層、１０１ｂ…変質層、１０１ｃ…窓、１０２…素子分離絶縁膜、１０３…pウェル、１０４…nウェル、１０５…ゲート絶縁膜、１０６…ゲート電極、１０７…絶縁性サイドウォール、１０８…p型ソース／ドレインエクステンション、１０９…n型ソース／ドレインエクステンション、１１０…p型ソース／ドレイン領域、１１１…p型ソース／ドレイン領域。
【図１】
2009188220.tif 000003
【図２】
2009188220.tif 000004
【図３】
2009188220.tif 000005
【図４】
2009188220.tif 000006
【図５】
2009188220.tif 000007
【図６】
2009188220.tif 000008
【図７】
2009188220.tif 000009
【図８】
2009188220.tif 000010