(57)【要約】【課題】入力された音声信号の処理に対する設定が可能であり、実装面積の小さい音声信号処理回路を提供する。【解決手段】音声信号処理回路は、クロック信号及びクロック信号に応じた設定データが入力され、設定データを保持する保持回路と、並列に入力される第１音声信号及び第２音声信号に対して、保持回路の設定データに基づく処理を施す処理回路と、クロック信号に応じた第１音声信号に基づいて、クロック信号を保持回路に出力するとともに、設定データに応じた第２音声信号に基づいて、設定データを保持回路に出力する設定データ出力回路と、を備えることを特徴とする。【選択図】図１
2009135899.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号及び前記クロック信号に応じた設定データが入力され、前記設定データを保持する保持回路と、
並列に入力される第１音声信号及び第２音声信号の少なくとも何れか一方の信号に対して、前記保持回路の前記設定データに基づく処理を施す処理回路と、
前記クロック信号に応じた前記第１音声信号に基づいて、前記クロック信号を前記保持回路に出力するとともに、前記設定データに応じた前記第２音声信号に基づいて、前記設定データを前記保持回路に出力する設定データ出力回路と、
を備えることを特徴とする音声信号処理回路。
【請求項２】
前記処理回路は、
前記第１音声信号または前記第２音声信号の少なくとも何れか一方の信号を処理する信号処理回路と、
前記保持回路の前記設定データに基づいて、前記信号処理回路の動作を制御するための設定回路と、
を含むことを特徴とする請求項１に記載の音声信号処理回路。
【請求項３】
前記設定データ出力回路は、
前記第１音声信号のレベルに応じた第１出力信号と、前記第２音声信号のレベルに応じた第２出力信号とを前記保持回路に出力可能な出力回路と、
前記クロック信号に応じた前記第１音声信号と前記設定データに応じた前記第２音声信号とが前記出力回路に並列に入力される際に一方の論理レベルとなる選択信号が、前記一方の論理レベルの場合、前記第１出力信号と前記第２出力信号とを前記保持回路に出力させ、他方の論理レベルの場合、前記第１出力信号と前記第２出力信号とが前記保持回路に出力されないよう、前記出力回路を制御する制御回路と、
を含むことを特徴とする請求項１または請求項２に記載の音声信号処理回路。
【請求項４】
前記保持回路は、
前記クロック信号に応じて入力されるアドレスデータが所定アドレスデータと一致する場合に、前記設定データを保持し、
前記設定データ出力回路は、
前記クロック信号に応じた前記第１音声信号に基づいて、前記クロック信号を前記保持回路に出力するとともに、前記アドレスデータに応じた前記第２音声信号に基づいて、前記アドレスデータを前記保持回路に出力した後、さらに、前記前記クロック信号に応じた前記第１音声信号に基づいて、前記クロック信号を前記保持回路に出力するとともに、前記設定データに応じた前記第２音声信号に基づいて、前記設定データを前記保持回路に出力すること、
を特徴とする請求項１〜３の何れか一項に記載の音声信号処理回路。
【請求項５】
前記保持回路は、
入力される指示信号が一方の論理レベルの場合に前記設定データを更新可能であり、
前記クロック信号に応じた前記第１音声信号が前記設定データ出力回路に入力される際に一方の論理レベルとなる更新制御信号が、前記一方の論理レベルの場合、前記一方の論理レベルの前記指示信号を出力し、前記更新制御信号が他方の論理レベルの場合、前記他方の論理レベルの前記指示信号を出力する更新制御回路を更に備えること、
を特徴とする請求項１〜４の何れか一項に記載の音声信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、音声信号処理回路に関する。
【背景技術】
【０００２】
近年、携帯用音楽再生装置等に保存した音楽データを、例えばカーステレオで再生するために、ＦＭ（Frequency Modulation）送信回路が用いられている（例えば、特許文献１、または特許文献２参照）。
【０００３】
図５に、音声信号を送信するための、ＦＭ送信回路３００を用いた送信装置２００の一般的な構成の一例を示す。ＦＭ送信回路３００における搬送波の周波数は、周辺で使用されているＦＭラジオ等の周波数を考慮して決定される必要がある。したがって、まず利用者は、ＦＭ送信回路３００における搬送波の周波数を設定する必要がある。具体的には、利用者は、設定装置３１０の表示画面（不図示）に表示された搬送波の周波数が、所望の周波数となるように設定装置３１０のキー（不図示）を操作する。さらに、搬送波の周波数が決定されると、マイコン３２０へ搬送波の周波数データが出力されるよう、利用者は設定装置３１０のキー（不図示）を操作する。マイコン３２０は、設定装置３１０からの周波数データを、クロック信号ＳＣＬに同期したシリアルデータＳＤＡとしてＦＭ送信回路３００へ出力する。ＦＭ送信回路３００は、音楽再生装置３３０から入力される音声信号ＲＩＮ，ＬＩＮに基づいたステレオコンポジット信号と、マイコン３２０から入力されるシリアルデータＳＤＡに基づいた周波数の搬送波とを生成し、搬送波をステレオコンポジット信号により変調することにより、出力信号ＯＵＴとしてアンテナ（不図示）へ出力する。なお、抵抗４００，４１０は夫々クロック信号ＳＣＬ及びシリアルデータＳＤＡのプルアップ抵抗である。
【特許文献１】特開２００６−２６２５２１号公報
【特許文献２】特開２００７−８８６５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前述の送信装置２００においては、ＦＭ送信回路３００の他に、ＦＭ送信回路３００における搬送波の周波数を設定するための、設定装置３１０及びマイコン３２０が必要であった。一般的に、設定装置３１０は、搬送波の周波数を表示させる表示画面（不図示）及び表示画面を駆動する駆動回路等を備え、マイコン３２０は、ＦＭ送信回路３００とは別チップで構成される。さらに、一般的な送信装置２００においては、例えば、利用者がＦＭ送信回路３００の送信電力を設定する場合も、前述の搬送波の周波数を設定する場合と同様にマイコン３２０等が必要となる。したがって、送信装置２００の実装面積が大きくなるという課題があった。
【０００５】
本発明は上記課題を鑑みてなされたものであり、音声信号の処理に対する設定が可能であり、実装面積の小さい音声信号処理回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明の音声信号処理回路は、クロック信号及び前記クロック信号に応じた設定データが入力され、前記設定データを保持する保持回路と、並列に入力される第１音声信号及び第２音声信号に対して、前記保持回路の前記設定データに基づく処理を施す処理回路と、前記クロック信号に応じた前記第１音声信号に基づいて、前記クロック信号を前記保持回路に出力するとともに、前記設定データに応じた前記第２音声信号に基づいて、前記設定データを前記保持回路に出力する設定データ出力回路と、
を備えることとする。
【発明の効果】
【０００７】
入力された音声信号の処理に対する設定が可能であり、実装面積の小さい音声信号処理回路を提供することができる。
【発明を実施するための最良の形態】
【０００８】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【０００９】
図１は、本発明の一実施形態である送信装置１０の構成を示す図である。送信装置１０は、トグルスイッチ等の外部スイッチ（不図示）から夫々入力される第１制御信号ＣＯＮＴ１（選択信号）、第２制御信号ＣＯＮＴ２（更新制御信号）のレベルに基づいて、例えば音楽再生装置（不図示）から入力される音声信号ＲＩＮ（第１音声信号），ＬＩＮ（第２音声信号）を送信すべく、アンテナ（不図示）に出力信号ＯＵＴ（出力信号）を出力する装置であり、データ生成回路２０、ＦＭ送信回路２１、スイッチＳＷ１から構成される。なお、本実施形態において音声信号ＲＩＮ，ＬＩＮは夫々、ステレオ音声信号のうち右側の音声信号と左側音声信号に相当することとする。
【００１０】
まず、送信装置１０を構成する各回路の概要を説明する。  
データ生成回路２０は、第１制御信号ＣＯＮＴ１に基づいて、音楽再生装置（不図示）から入力される音声信号ＲＩＮ，ＬＩＮの夫々のレベルに応じたデジタル信号であるクロック信号ＳＣＬＫ（第１出力信号）及びデータＳＤＡ（第２出力信号）を生成する回路であり、ＮＭＯＳトランジスタ３０，３１、抵抗３２，３３、スイッチＳＷ２を含んで構成される。なお、第１制御信号ＣＯＮＴ１は、利用者が外部スイッチ（不図示）を操作する事によりハイレベル（以下、Ｈレベル）またはローレベル（以下、Ｌレベル）の何れかとなることとする。また、データ生成回路２０が本発明の設定データ出力回路に相当し、ＮＭＯＳトランジスタ３０，３１、抵抗３２，３３が本発明の出力回路に相当し、スイッチＳＷ２が本発明の制御回路に相当する。
【００１１】
ＦＭ送信回路２１は、データ生成回路２０から出力されるクロック信号ＳＣＬＫ、データＳＤＡ、スイッチＳＷ１から出力されるイネーブル信号ＣＥ（指示信号）に基づいて、音声信号ＲＩＮ，ＬＩＮをＦＭラジオ（不図示）で受信可能な出力信号ＯＵＴとして出力する回路であり、第１設定回路４０、出力回路４１、端子８０〜８５から構成される。なお、ＦＭ送信回路２１は、集積回路であることとする。また、第１設定回路４０が本発明の保持回路に相当し、出力回路４１が本発明の処理回路に相当する。
【００１２】
第１設定回路４０は、クロック信号ＳＣＬＫ、データＳＤＡ、イネーブル信号ＣＥに基づいて、ＦＭ送信回路２１から出力される出力信号ＯＵＴの周波数、レベル等を設定するためのラッチデータＬＤを出力回路４１に出力する回路であり、ＡＮＤ回路５０，５１、シフトレジスタ５２、アドレスデコーダ５３、ラッチ回路５４を含んで構成される。なお、クロック信号ＳＣＬＫ、データＳＤＡ、イネーブル信号ＣＥの夫々は、端子８０〜８２を介して入力される。
【００１３】
出力回路４１は、音楽再生装置（不図示）から端子８３，８４を介して入力される音声信号ＲＩＮ，ＬＩＮに、第１設定回路４０から入力されるラッチデータＬＤに基づいて変調、増幅等の処理を施し、端子８５に接続されたアンテナ（不図示）を駆動可能な出力信号ＯＵＴとして出力する回路であり、第２設定回路６０、ステレオ変調回路６１、周波数変調回路６２、パワーアンプ６３を含んで構成される。なお、第２設定回路６０が本発明の設定回路に相当し、ステレオ変調回路６１、周波数変調回路６２、パワーアンプ６３が本発明の信号処理回路に相当する。
【００１４】
スイッチＳＷ１は、外部スイッチ（不図示）を操作する事によりハイレベル（以下、Ｈレベル）またはローレベル（以下、Ｌレベル）の何れかとなる第２制御信号ＣＯＮＴ２に基づいて、端子８２にイネーブル信号ＣＥを出力する。本実施形態において、イネーブル信号ＣＥは、第２制御信号ＣＯＮＴ２がＨレベルの場合、Ｈレベルとなり、第２制御信号ＣＯＮＴ２がＬレベルの場合、Ｌレベルとなることとする。すなわち、第２制御信号ＣＯＮＴ２がＨレベルの場合、スイッチＳＷ１は電源ＶＣＣと端子８２とを接続し、第２制御信号ＣＯＮＴ２がＬレベルの場合、スイッチＳＷ１はグランドＧＮＤと端子８２とを接続するように動作する。なお、スイッチＳＷ１が本発明の更新制御回路に相当する。
【００１５】
つぎに、送信装置１０を構成する各回路の詳細について説明する。  
データ生成回路２０のスイッチＳＷ２は、一端がＮＭＯＳトランジスタ３０，３１の夫々のソース電極に接続されており、スイッチＳＷ２の他端は、第１制御信号ＣＯＮＴ１がＨレベルの場合、グランドＧＮＤに接続され、第１制御信号ＣＯＮＴ１がＬレベルの場合、電源ＶＣＣに接続されることとする。
【００１６】
まず、第１制御信号ＣＯＮＴ１がＨレベルの場合のデータ生成回路２０の動作について説明する。ＮＭＯＳトランジスタ３０と抵抗３２とはインバータを構成するため、ＮＭＯＳトランジスタ３０のゲート電極に入力される音声信号ＲＩＮのレベルに応じたデジタル信号であるクロック信号ＳＣＬＫが出力されることとなる。詳述すると、音声信号ＲＩＮのレベルが、ＮＭＯＳトランジスタ３０と抵抗３２とからなるインバータのしきい値電圧より高い場合、クロック信号ＳＣＬＫはＬレベルとなり、音声信号ＲＩＮのレベルが、前述のしきい値電圧より低い場合、クロック信号ＳＣＬＫはＨレベルとなる。同様に、ＮＭＯＳトランジスタ３１及び抵抗３３もインバータを構成するため、ＮＭＯＳトランジスタ３１と抵抗３３とからなるインバータからは、音声信号ＬＩＮのレベルに応じたデジタル信号であるデータＳＤＡが出力されることとなる。
【００１７】
つぎに、第１制御信号ＣＯＮＴ１がＬレベルの場合、ＮＭＯＳトランジスタ３０，３１の夫々のソース電極及びドレイン電極は電源ＶＣＣと接続される。したがって、クロック信号ＳＣＬＫとデータＳＤＡとは、入力される音声信号ＲＩＮ，ＬＩＮのレベルによらず常にＨレベルとなる。
【００１８】
ＦＭ送信回路２１の第１設定回路４０に入力されるイネーブル信号ＣＥは、前述のように、利用者が外部スイッチ（不図示）の状態を切り替えることにより、ＨレベルまたはＬレベルに変化する。また、ＡＮＤ回路５０，５１の一方の入力にはイネーブル信号ＣＥが入力される。したがって、イネーブル信号ＣＥがＨレベルの場合、ＡＮＤ回路５０からは、クロック信号ＳＣＬＫがクロック信号ＣＬＫとして出力され、ＡＮＤ回路５１からは、データＳＤＡがデータＤＡとして出力される。一方、イネーブル信号がＬレベルの場合、ＡＮＤ回路５０から出力されるクロック信号ＣＬＫ、ＡＮＤ回路５１から出力されるデータＤＡは、夫々Ｌレベルとなる。
【００１９】
シフトレジスタ５２は、ｎビットのレジスタからなり、ＡＮＤ回路５０から出力されるクロック信号ＣＬＫの立ち上がり時に、ＡＮＤ回路５１から出力されるデータＤＡを順次シフトするとともに、保持する回路である。また、シフトレジスタ５２は、保持されたｎビットのデータのうち、時間的に早く入力されたｎ１ビットのデータをアドレス選択信号ＡＯとしてアドレスデコーダ５３に出力し、時間的に遅く入力されたｎ２ビットのデータを設定データＤＯとしてラッチ回路５４に出力することとする。
【００２０】
アドレスデコーダ５３には、ｎ１ビットの所定のアドレスが割り振られていることとし、アドレス選択信号ＡＯが所定のアドレスと一致する場合、ラッチ回路５４が保持するデータを更新するためのデコード信号ＤＥＣを、ラッチ回路５４へ出力することとする。
【００２１】
ラッチ回路５４は、デコード信号ＤＥＣが出力された場合、シフトレジスタ５２から出力されるｎ２ビットの設定データＤＯをラッチし、設定データＤＯをラッチデータＬＤとして出力回路４１へ出力する回路であることとする。
【００２２】
まず、イネーブル信号ＣＥがＨレベルの場合の第１設定回路４０の動作について説明する。ＡＮＤ回路５０，５１の夫々における一方の入力がＨレベルとなるため、ＡＮＤ回路５０からはクロック信号ＳＣＬＫがクロック信号ＣＬＫとして出力され、ＡＮＤ回路５１からはデータＳＤＡがデータＤＡとして出力されることとなる。シフトレジスタ５２には、クロック信号ＣＬＫの立ち上がり時に入力されるデータＤＡが順次シフトされ、保持されることとなる。また、シフトレジスタ５２から出力されるアドレス選択信号ＡＯが、アドレスデコーダ５３の所定アドレスと一致する場合、ラッチ回路５４は、ラッチデータＬＤとして、シフトレジスタ５２に入力されたデータＤＡのうち、時間的に遅く入力されたｎ２ビットの設定データＤＯを出力する。一方、シフトレジスタ５２から出力されるアドレス選択信号ＡＯが、アドレスデコーダ５３の所定アドレスと一致しない場合は、ラッチ回路５４にデコード信号ＤＥＣが入力されないため、ラッチデータＬＤは更新されない。
【００２３】
つぎに、イネーブル信号ＣＥがＬレベルの場合、ＡＮＤ回路５０，５１の夫々における一方の入力がＬレベルとなる。したがって、ＡＮＤ回路５０，５１から出力されるクロック信号ＣＬＫ、データＤＡは、入力されるクロック信号ＳＣＬＫ、データＳＤＡによらずＬレベルとなり、シフトレジスタ５２に保持されたデータは更新されない。したがって、アドレスデコーダ５３からデコード信号が出力されることもないため、ラッチデータＬＤは更新されない。
【００２４】
出力回路４１における第２設定回路６０は、ラッチ回路５４から入力されるｎ２ビットのラッチデータＬＤのうち、所定のｎ３ビットのデータを第１設定信号ＳＥＴ１としてステレオ変調回路６１に出力し、所定のｎ４ビットのデータを第２設定信号ＳＥＴ２として周波数変調回路６２に出力し、所定のｎ５ビットのデータを第３設定信号ＳＥＴ３としてパワーアンプ６３に出力する回路である。なお、第１設定信号ＳＥＴ１、第２設定信号ＳＥＴ２、第３設定信号ＳＥＴ３が本発明における設定信号に相当する。
【００２５】
ステレオ変調回路６１は、音楽再生装置（不図示）から入力される音声信号ＲＩＮ，ＬＩＮを、ｎ３ビットの第１設定信号ＳＥＴ１に基づいたレベルとした後、ステレオコンポジット信号ＳＯ生成する回路である。なお、本実施形態のステレオ変調回路６１には、ｎ３ビットの第１設定信号ＳＥＴ１に基づいて、音声信号ＲＩＮ，ＬＩＮのレベルを減衰可能なアッテネータ（不図示）が含まれていることとする。
【００２６】
周波数変調回路６２は、ｎ４ビットの第２設定信号ＳＥＴ２に基づいた周波数の搬送波を生成し、搬送波をステレオ変調回路６１からのステレオコンポジット信号ＳＯで変調する回路である。なお、本実施形態において、ステレオコンポジット信号ＳＯにより変調された搬送波は変調信号ＭＯＤとする。
【００２７】
パワーアンプ６３は、ｎ５ビットの第３設定信号ＳＥＴ３に基づいた増幅率で変調信号ＭＯＤの電力を増幅し、端子８５に接続されたアンテナ（不図示）から出力信号ＯＵＴとして出力する回路である。
【００２８】
なお、本実施形態においては、前述の様に、ステレオ変調回路６１、周波数変調回路６２、パワーアンプ６３の夫々の回路の状態を設定可能な構成としているが、ラッチデータＬＤが更新される度に全ての回路の状態を変更する必要はない。すなわち、ステレオ変調回路６１、周波数変調回路６２、パワーアンプ６３のうち、１つまたは２つの回路の状態を変更することも可能である。具体的には、例えば、パワーアンプ６３における増幅率のみを変更する場合は、既に保持されているラッチデータＬＤのうち、第１設定信号ＳＥＴに対するｎ３ビットのデータと、第２設定信号ＳＥＴ２に対するｎ４ビットのデータとが変更されず、第３設定信号ＳＥＴ３に対するｎ５ビットのデータのみが変更されたデータが、新たなラッチデータＬＤとして、ラッチ回路５４に更新されれば良い。
【００２９】
ここで、本実施形態における送信装置１０の動作について説明する。  
なお、以下の本実施形態においては、シフトレジスタ５２は１０ビットとし、シフトレジスタ５２に入力されるデータのうち、時間的に早く入力された４ビットをアドレス選択信号ＡＯ、時間的に遅く入力された６ビットを設定データＤＯであるとして説明する。また、６ビットの設定データＤＯのうち、アドレス選択信号ＡＯに続きシフトレジスタ５２に入力される２ビットをアッテネータ（不図示）の減衰量を設定するためのデータ、つぎの２ビットを搬送波の周波数を設定するためのデータ、最後の２ビットをパワーアンプ６３の増幅率を設定するためのデータとする。
【００３０】
さらに、アドレスデコーダ５３に割り当てられたアドレスを、例えば（１，０，１，０）とし、以下、本実施形態では第１アドレスデータＡＤ１とする。また、アッテネータ（不図示）の所望の減衰量に対するデータを、例えば（１，１）、搬送波の所望の周波数に対するデータを、例えば（０，１）、パワーアンプ６３の所望の増幅率に対するデータを、例えば（１，０）であることとする。したがって、本実施形態において上記の所望のデータが、ステレオ変調回路６１、周波数変調回路６２、パワーアンプ６３の夫々に設定されるためには、第１設定回路４０には、クロック信号ＳＣＬＫの立ち上がり時に、データ（１，０，１，０）とデータ（１，１）、（０，１）、（１，０）とが、順次データＳＤＡとしてシフトレジスタ５２に入力される必要がある。なお、本実施形態では、ステレオ変調回路６１、周波数変調回路６２、パワーアンプ６３の各回路に所望の設定をするために順次入力されるデータ（１，１）、（０，１）、（１，０）を纏めて、第１データＤ１（１，１，０，１，１，０）とする。
【００３１】
また、前述の様に、データ生成回路２０は、入力信号ＲＩＮ，ＬＩＮのレベルを夫々インバータで反転し、クロック信号ＳＣＬＫ、データＳＤＡとしている。したがって、データＳＤＡとして第１アドレスデータＡＤ１及び第１データＤ１がクロック信号ＳＣＬＫの立ち上がり時にデータ生成回路２０から出力されるためには、反転したクロック信号ＳＣＬＫの立下り時に、第１アドレスデータＡＤ１及び第１データＤ１の各ビットを反転したデータが音声信号ＬＩＮとして、データ生成回路２０に入力される必要がある。本実施形態では、第１アドレスデータＡＤ１の各ビットを反転したデータ（０，１，０，１）を、第２アドレスデータＡＤ２とし、第１データＤ１の各ビットを反転したデータ（０，０，１，０，０，１）を第２データＤ２とする。
【００３２】
なお、本実施形態において音楽再生回路（不図示）には、音声信号ＲＩＮとして出力される所定クロック信号の立ち下がりに同期して、第２アドレスデータＡＤ２及び第２データＤ２が音声信号ＬＩＮとして出力されるよう、設定用音楽ファイルが予め保存されていることとする。
【００３３】
まず、利用者は、図２に示した送信装置１０における主要な信号のタイミングチャートに示すように、第１制御信号ＣＯＮＴ１及びイネーブル信号ＣＥが共にＨレベルとなるよう、外部スイッチ（不図示）を操作する。さらに、音楽再生装置（不図示）に保存された前述の設定用音楽ファイルを読み出し、設定用音楽ファイルを再生する。その結果、データ生成回路２０には、音声信号ＲＩＮとして所定クロック信号が、音声信号ＬＩＮとして第２アドレスデータＡＤ２及び第２データＤ２が夫々入力されることとなる。前述の様に、データ生成回路２０は、音声信号ＲＩＮのレベルと音声信号ＬＩＮとのレベルを、夫々インバータで反転する。したがって、データ生成回路２０からは、クロック信号ＳＣＬＫの立ち上がりに同期して、第１アドレスデータＡＤ１及び第１データＤ１がデータＳＤＡとして出力されることとなる。また、イネーブル信号ＣＥはＨレベルであるため、第１設定回路４０におけるシフトレジスタ５２には、第１アドレスデータＡＤ１に続き、第１データＤ１が順次入力される。第１アドレスデータＡＤ１は、アドレスデコーダ５３に割り当てられたアドレスと一致するよう設定されているため、第１アドレスデータＡＤ１及び第１データＤ１が全てシフトレジスタ５２保持されると、アドレスデコーダ５３は、デコード信号ＤＥＣを出力する。また、シフトレジスタ５２は、第１データＤ１を設定データＤＯとして、ラッチ回路５４へ出力し、ラッチ回路５４は、デコード信号ＤＥＣが入力されると、ラッチデータＬＤとして第１データＤ１を出力回路４１の第２設定回路６０へ出力することとなる。したがって、第２設定回路６０は、第１データＤ１に基づき、第１設定信号ＳＥＴ１、第２設定信号ＳＥＴ２、第３設定信号ＳＥＴ３を、ステレオ変調回路６１、周波数変調回路６２、パワーアンプ６３の夫々に出力するため、前述の各回路には、所望の状態が設定される。
【００３４】
つぎに、利用者は、第１制御信号ＣＯＮＴ１及びイネーブル信号ＣＥがＬレベルとなるように、外部スイッチ（不図示）を操作する。なお、本実施形態においては、第１アドレスデータＡＤ１及び第１データＤ１のビット数とクロック信号ＳＣＬＫの周期は、予め決まっているため、利用者はラッチデータＬＤが更新されてから、第１制御信号ＣＯＮＴ１及びイネーブル信号ＣＥがＬレベルとなるよう外部スイッチ（不図示）を操作可能である。さらに、利用者は、音楽再生装置（不図示）に保存された所望の音楽ファイルを選択し、所望の音楽ファイルに基づいた音声信号ＲＩＮ，ＬＩＮが音楽再生装置（不図示）から出力されるよう、音楽再生装置（不図示）を操作する。この時、第１制御信号ＣＯＮＴ１はＬレベルであることから、データ生成回路２０の出力は、音声信号ＲＩＮ，ＬＩＮのレベルによらず、Ｈレベルとなる。さらに、イネーブル信号ＣＥはＬレベルであることから、シフトレジスタ５２に保持されたデータは更新されず、出力回路４１の状態は変化しない。その結果、出力回路４１は、音声信号ＲＩＮ，ＬＩＮに応じたステレオコンポジット信号ＳＯで、所望の周波数の搬送波を変調し、所望のレベルの出力信号ＯＵＴをアンテナ(不図示)へ出力することとなる。
【００３５】
以上に説明した構成からなる本実施形態の送信装置１０は、音楽再生装置（不図示）から、音声信号ＲＩＮとして所定クロック信号を、音声信号ＬＩＮとして第２アドレスデータＡＤ２及び第２データＤ２を入力させることにより、ＦＭ送信回路２１に入力される音声信号ＲＩＮ，ＬＩＮの減衰量、搬送波の周波数、変調信号ＭＯＤの増幅率を設定可能である。一般的に、ＦＭ送信回路における前述の周波数等を設定するためには、マイコンが必要となる。また、搬送波の周波数を設定するためには、例えば、特開２００７−８８６５７号公報に記載されている様に、搬送波の周波数を設定するための設定装置、搬送波の周波数を表示させる表示画面（不図示）及び表示画面を駆動する駆動回路等を備える必要がある。本実施形態の送信装置１０は、前述の一般的な送信装置と比較すると、実装面積を小さくできる。また、前述の搬送波の周波数を表示させる表示画面等も不要であるため、コストも削減可能である。本実施形態ではスイッチＳＷ１，ＳＷ２が備えられているが、スイッチＳＷ１，ＳＷ２を用いず、例えば、端子８２を電源ＶＣＣに、ＮＭＯＳトランジスタ３０，３１のソース電極をグランドＧＮＤに夫々接続する構成としても良い。一般的な音楽ファイルを再生する場合、音声信号ＲＩＮ，ＬＩＮとして図２に例示したようなデジタル信号の波形が出力される可能性は低い。したがって、上記のスイッチＳＷ１，ＳＷ２を用いない構成とした場合であっても、音声信号ＲＩＮ，ＬＩＮによりラッチ回路５４に保持されたデータが更新される可能性は低いため、出力回路４１における第２設定回路６０に誤ってデータが設定される可能性は低い。
【００３６】
また、本実施形態の送信装置１０においては、ＦＭ送信回路２１の搬送波の周波数を設定した後、第１制御信号ＣＯＮＴ１がＬレベルになるように外部スイッチ（不図示）が操作されている。したがって、音楽ファイルを再生している場合、データ生成回路２０からは常にＨレベルのクロック信号ＳＣＬＫ及びデータＳＤＡが出力されることとなるため、ラッチ回路５４に保持されたデータが誤って更新される可能性を極めて低くすることが可能である。さらに、第１制御信号ＣＯＮＴ１がＬレベルになると、音楽ファイルを再生している場合であってもＮＭＯＳトランジスタ３０と抵抗３２とからなるインバータ及び、ＮＭＯＳトランジスタ３０と抵抗３２とからなるインバータには電流が流れないため、消費電力を削減できる。
【００３７】
また、本実施形態のＦＭ送信回路２１においては、アドレスデコーダ５３がデコード信号ＤＥＣを出力する場合のみ、出力回路４１のラッチデータＬＤが更新される。したがって、例えば、スイッチＳＷ１，ＳＷ２を備えず、端子８２を電源ＶＣＣに、ＮＭＯＳトランジスタ３０，３１のソース電極をグランドＧＮＤに夫々接続する構成とした場合や、本実施形態においてスイッチＳＷ１，ＳＷ２の操作を誤った場合であっても、出力回路４１の第２設定回路のデータが誤って設定される可能性が低くなる。
【００３８】
また、本実施形態の送信装置１０は、外付けスイッチ（不図示）を操作することにより、イネーブル信号ＣＥのレベルを変更可能なスイッチＳＷ１が備えられている。したがって、例えば、ＦＭ送信回路２１の搬送波の周波数をクロックＳＣＬＫ、データＳＤＡ、イネーブル信号ＣＥで設定する場合、すなわち一般的な３線式によるデータ通信により周波数を設定する場合は、利用者は、クロック信号ＳＣＬＫ、データＳＤＡの入力に合わせて外部スイッチ（不図示）を操作することにより対応が可能である。
【００３９】
なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。
【００４０】
例えば、本実施形態におけるＦＭ送信回路２１において、利用者は、クロック信号ＳＣＬＫ、データＳＤＡの入力に合わせて外部スイッチ（不図示）を操作し、イネーブル信号ＣＥを変更することとしたが、一般的な２線式によるデータ通信の場合、ＦＭ送信回路２１には、クロック信号ＳＣＬＫ及びデータＳＤＡのみが入力されることとなる。したがって、ＦＭ送信回路２１を２線式のデータ通信にのみ使用する場合は、クロック信号ＳＣＬＫ及びデータＳＤＡがシフトレジスタ５２に直接入力される構成とすればよい。したがって、送信装置１０において、スイッチＳＷ１及びスイッチＳＷ１を制御するための外部スイッチ（不図示）と、ＦＭ送信回路２１におけるＡＮＤ回路５０，５１、端子８２とが削除可能となる。なお、前述のスイッチＳＷ１等を削除した場合であっても、クロック信号ＳＣＬＫ及びデータＳＤＡがシフトレジスタ５２に直接入力された後に、第１制御信号ＣＯＮＴ１をＬレベルとすると、クロック信号ＳＣＬＫ及びデータＳＤＡは共にＨレベルとなるため、シフトレジスタ５２に誤ったデータが入力される可能性を低減できる。
【００４１】
また、本実施形態の送信装置１０においては、ＦＭ送信回路２１のみ集積回路としているが、データ生成回路２０及びスイッチＳＷ１も集積化が可能である。また、データ生成回路２０及びスイッチＳＷ１を集積化した場合は、端子８０，８１を削減可能となる。
【００４２】
また、本実施形態の出力回路４１は、ラッチデータＬＤに基づいて、ステレオ変調回路６１におけるアッテネータ（不図示）の減衰量、周波数変調回路６２における搬送波の周波数、パワーアンプ６３の増幅率が設定される構成としているがそれに限定されるものではない。例えば、出力回路４１が、基準電流に応じたバイアス電流を、出力回路４１を構成する各回路に供給するバイアス電流回路（不図示）を含む構成とし、ラッチデータＬＤに基づいて、バイアス電流回路（不図示）の基準電流値が設定される構成としても良い。この場合、例えば、ラッチデータＬＤに基づいて第２設定回路６０が、基準電流の値がゼロになるよう設定すると、出力回路４１の消費電流は抑制される。また、ラッチデータＬＤに基づいて、第２設定回路６０が、ステレオ変調回路６１からの出力されるステレオコンポジット信号ＳＯを、ステレオ信号からモノラル信号に変更可能な構成としても良い。
【００４３】
また、本実施形態のステレオ変調回路６１のアッテネータ（不図示）は、入力される音声信号ＲＩＮ，ＬＩＮのレベルをラッチデータＬＤに基づいて共に減衰させることとしているが、例えば、アッテネータ（不図示）を、音声信号ＲＩＮ，ＬＩＮの夫々のレベルを減衰可能なように、第１アッテネータ（不図示）、第２アッテネータ（不図示）と二つ設け、ラッチデータＬＤに基づいて、二つ設けられたアッテネータそのうちの一方のアッテネータの減衰量のみを変更することとしても良い。
【００４４】
また、前述のように本実施形態の音楽再生装置（不図示）は、格納された設定用音楽ファイルを再生することにより、音声信号ＲＩＮとして出力される所定クロック信号の立ち下がりに同期して、第２アドレスデータＡＤ２及び第２データＤ２を音声信号ＬＩＮとして出力する。しかしながら、音楽再生装置によっては、前述の設定用音楽ファイルを再生した場合であっても、所望の第２アドレスデータＡＤ２及び第２データＤ２の代わりに、反転された第１アドレスデータ及び第１データＤ１と、反転された音声信号ＲＩＮとを出力するものもある。つまり、設定用音楽ファイルを再生すると、音楽再生装置には所望の論理のデータ等を出力するものと、所望の論理を反転させた論理のデータ等を出力するものがある。なお、ここで、設定用音楽ファイルを再生した際に所望の論理のデータを出力する音楽再生装置を正論理出力の音楽再生装置とし、所望の論理を反転させたデータを出力する音楽再生装置を負論理出力の音楽再生装置とする。したがって、利用者が用いる音楽再生装置が負論理出力の音楽再生装置である場合、シフトレジスタ５２には、音声信号ＲＩＮとして出力される所定クロック信号の立ち上がりに同期して、音声信号ＬＩＮの反転データが取り込まれる。このため、ラッチデータＬＤを更新すべく、設定用音楽ファイルを再生した場合であっても、アドレスデコーダ５３に割り当てられた第１アドレスデータＡＤ１が入力されることは無く、ラッチデータＬＤが更新されることは無い。そこで、前述の設定用音楽ファイルの代わりに、正論理出力及び負論理出力の夫々音楽再生装置に対応したデータを出力可能な設定用音楽ファイルを用いても良い。以下、そのような設定用音楽ファイルを用いた際の送信装置１０の動作を図３、図４を参照しつつ説明する。
【００４５】
図３は、正論出力の音楽再生装置が前述の設定用音楽ファイルを再生した際の波形の一例である。なお、ここでは、正論理出力の音楽再生装置が出力する右側の音声信号を音声信号ＲＩＮ１とし、左側の音声信号を音声信号ＬＩＮ１とする。また、ここでは、設定用音楽ファイルを再生されると、正論理出力に対応したデータ、負論理出力に対応したデータが順次出力されることとする。正論理出力の音楽再生装置は、まず、音声信号ＲＩＮ１として出力される所定クロック信号の立ち下がりに同期して、正論理出力に対応したデータである第２アドレスデータＡＤ２及び第２データＤ２を出力する。そして、正論理出力の音楽再生装置は、音声信号ＲＩＮ１として出力される所定クロック信号の立ち上がりに同期して、負論理出力に対応したデータである第１アドレスデータＡＤ１及び第１データを出力する。音声信号ＲＩＮ１，ＬＩＮ１はデータ生成回路２０で反転されてクロック信号ＳＣＬＫ及びデータＳＤＡとなる。したがって、シフトレジスタ５２には、クロック信号ＳＣＬＫの立ち上がりに同期して、第１アドレスデータＡＤ１及び第１データＤ１が入力され、クロック信号ＳＣＬＫの立ち上がりに同期して、音声信号ＬＩＮ１の反転データが入力されることとなる。しかしながら、前述のように、アドレスデータ５３に割り当てられているアドレスは第１アドレスデータＡＤ１であるため、結果的に、正論理出力に対応したデータに基づいて、第１データＤ１のみがラッチ回路５４に格納されることとなる。つまり、負論理出力に対応したデータに基づく音声信号ＬＩＮ１の反転データは、ラッチ回路５４に取り込まれることはない。
【００４６】
図４は、負論出力の音楽再生装置が、正論理出力及び負論理出力の夫々音楽再生装置に対応したデータを出力可能な設定用音楽ファイルを再生した際の波形の一例である。なお、ここでは、負論理出力の音楽再生装置が出力する右側の音声信号を音声信号ＲＩＮ２とし、左側の音声信号を音声信号ＬＩＮ２とする。前述の設定用音楽ファイルが再生されると、負論理出力の音楽再生装置は、音声信号ＲＩＮ１，ＬＩＮ１の論理を反転した音声信号ＲＩＮ２，ＬＩＮ２を出力する。つまり、音楽再生装置からは、まず正論理出力に対応するデータとして、所定クロック信号の立ち上がりに同期した第１アドレスデータＡＤ１及び第１データＤ１が出力される。そして、音楽再生装置からは、負論理出力に対応するデータとして、所定クロック信号の立下りに同期した第２アドレスデータＡＤ２及び第２データＤ２が出力される。このため、シフトレジスタ５２には、まずクロック信号ＳＣＬＫの立ち上がりに同期して、音声信号ＬＩＮ２の反転データが入力される。そして、シフトレジスタ５２には、クロック信号ＳＣＬＫの立ち上がりに同期して第１アドレスデータＡＤ１及び第１データＤ１が入力される。この結果、負論理出力に対応したデータに基づいた第１データＤ１のみがラッチ回路５４に格納されることとなる。一方、正論理出力に対応したデータに基づく音声信号ＬＩＮ２の反転データは、ラッチ回路５４には取り込まれない。このように、正論理出力及び負論理出力の夫々音楽再生装置に対応した設定用音楽ファイルを用いることにより、正論理出力または負論理出力のいずれの音楽再生装置を用いた場合であっても、確実にラッチデータＬＤを更新させることができる。
【図面の簡単な説明】
【００４７】
【図１】本発明の一実施形態である送信装置１０の構成を示す図である。
【図２】送信装置１０の動作を説明するためのタイミングチャートである。
【図３】正論理出力の音楽再生装置から出力されるアドレス及びデータの一例を示すタイミングチャートである。
【図４】負論理出力の音楽再生装置から出力されるアドレス及びデータの一例を示すタイミングチャートである。
【図５】一般的な送信装置の一例である。
【符号の説明】
【００４８】
１０  送信装置
２０  データ生成回路
２１  ＦＭ送信回路
４０  第１設定回路
４１  出力回路
５２  シフトレジスタ
５３  アドレスデコーダ
５４  ラッチ回路
６０  第２設定回路
６１  ステレオ変調回路
６２  周波数変調回路
６３  パワーアンプ
ＳＷ１，ＳＷ２  スイッチ
【図１】
2009135899.tif 000003
【図２】
2009135899.tif 000004
【図３】
2009135899.tif 000005
【図４】
2009135899.tif 000006
【図５】
2009135899.tif 000007