(57)【要約】【課題】不揮発性メモリ素子及びその製造方法を提供する。【解決手段】トンネリング膜、電荷保存層、ブロッキング絶縁膜及びゲート電極を備える電荷トラップメモリ素子において、ブロッキング絶縁膜は、ガンマ相のアルミニウム酸化膜よりエネルギーバンドギャップが大きいアルミニウム酸化膜であることを特徴とする不揮発性メモリ素子である。ブロッキング絶縁膜として結晶質アルミニウム酸化膜は、エネルギーバンドギャップが７．０ｅＶ以上であり、欠陥が少ない。結晶質アルミニウム酸化膜は、非晶質アルミニウム酸化膜の上部または内部にＡｌＦ３膜を導入するか、またはＡｌＦ３を非晶質アルミニウム酸化膜の拡散またはイオンインプランテーション後に熱処理してなされる。したがって、メモリ素子の電荷保有能が高まり、プログラム及び消去に必要な動作電圧が低くなり、その動作速度も速くなりうる。【選択図】図１
2009049409.tif 000002
【特許請求の範囲】
【請求項１】
トンネリング膜と、
電荷保存層と、
ブロッキング絶縁膜と、
ゲート電極と、を備え、
前記ブロッキング絶縁膜は、ガンマ相のアルミニウム酸化膜のエネルギーバンドギャップより大きいエネルギーバンドギャップを有するアルミニウム酸化膜である不揮発性メモリ素子。
【請求項２】
前記トンネリング膜は、シリコン酸化膜を備えることを特徴とする請求項１に記載の不揮発性メモリ素子。
【請求項３】
前記電荷保存層は、膜層、ナノドット層、ナノドットが散在された膜を備える混合層であるか、または前記膜層、前記ナノドット層及び前記混合層のうち少なくとも一つを備える多層構造であることを特徴とする請求項１に記載の不揮発性メモリ素子。
【請求項４】
前記膜層は、ドーピングされたポリシリコン、シリコン窒化物、金属酸化物またはこれらの混合物を含むことを特徴とする請求項３に記載の不揮発性メモリ素子。
【請求項５】
前記金属酸化物は、ＨｆＯ２、Ｌａ２Ｏ３及びＺｒＯ２のうち少なくとも何れか一つであることを特徴とする請求項４に記載の不揮発性メモリ素子。
【請求項６】
前記ナノドットは、シリコン及び金属のうち少なくとも一つであることを特徴とする請求項３に記載の不揮発性メモリ素子。
【請求項７】
前記ブロッキング絶縁膜は、α相の結晶構造を有することを特徴とする請求項１に記載の不揮発性メモリ素子。
【請求項８】
前記ブロッキング絶縁膜は、７．０ｅＶ以上のエネルギーバンドギャップを有することを特徴とする請求項１に記載の不揮発性メモリ素子。
【請求項９】
前記ゲート電極の仕事関数は、４．０ｅＶ以上であることを特徴とする請求項１に記載の不揮発性メモリ素子。
【請求項１０】
前記ゲート電極は、ＴａＮ電極であることを特徴とする請求項１に記載の不揮発性メモリ素子。
【請求項１１】
トンネリング膜を形成する工程と、
電荷保存層を形成する工程と、
α相の結晶構造を有するアルミニウム酸化膜を備えるブロッキング絶縁膜を形成する工程と、
ゲート電極を形成する工程と、を含む不揮発性メモリ素子の製造方法。
【請求項１２】
前記ブロッキング絶縁膜を形成する工程は、
前記電荷保存層上に予備ブロッキング絶縁膜を形成する工程と、
前記予備ブロッキング絶縁膜内にアルミニウム化合物を導入する工程と、
前記アルミニウム化合物が導入された前記予備ブロッキング絶縁膜を結晶化する工程と、を含むことを特徴とする請求項１１に記載の不揮発性メモリ素子の製造方法。
【請求項１３】
前記アルミニウム化合物を導入する工程は、
前記予備ブロッキング絶縁膜上にＡｌＦ３膜を形成する工程と、
前記ＡｌＦ３膜から前記予備ブロッキング絶縁膜にＡｌＦ３を拡散させる工程と、を含むことを特徴とする請求項１２に記載の不揮発性メモリ素子の製造方法。
【請求項１４】
前記アルミニウム化合物を導入する工程は、
前記予備ブロッキング絶縁膜内にＡｌＦ３をイオン注入する工程をさらに含むことを特徴とする請求項１２に記載の不揮発性メモリ素子の製造方法。
【請求項１５】
前記アルミニウム化合物を導入する工程は、
前記アルミニウム化合物を含むソースから前記予備ブロッキング絶縁膜にアルミニウム化合物を拡散させる工程を含むことを特徴とする請求項１２に記載の不揮発性メモリ素子の製造方法。
【請求項１６】
前記ＡｌＦ３膜を前記予備ブロッキング絶縁膜に拡散させる工程と前記予備ブロッキング絶縁膜を結晶化する工程とは、同時に実施することを特徴とする請求項１３に記載の不揮発性メモリ素子の製造方法。
【請求項１７】
前記アルミニウム化合物を含むソース膜をサンドイッチ形態に前記予備ブロッキング絶縁膜内に形成する工程をさらに含むことを特徴とする請求項１２に記載の不揮発性メモリ素子の製造方法。
【請求項１８】
前記ソース膜がサンドイッチ形態に形成された結果物を熱処理して、前記ソース膜から前記予備ブロッキング絶縁膜に前記アルミニウム化合物を拡散させる工程をさらに含むことを特徴とする請求項１７に記載の不揮発性メモリ素子の製造方法。
【請求項１９】
前記ソース膜は、ＡｌＦ３膜を含むことを特徴とする請求項１７に記載の不揮発性メモリ素子の製造方法。
【請求項２０】
前記予備ブロッキング絶縁膜を結晶化する工程は、
前記予備ブロッキング絶縁膜を８００℃〜１２００℃の温度範囲で熱処理する工程をさらに含むことを特徴とする請求項１２に記載の不揮発性メモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリ素子に係り、さらに詳細には、低い電圧で消去可能であり、リテンション特性に優れた不揮発性メモリ素子及びその製造方法に関する。
【背景技術】
【０００２】
長時間安全に保存せねばならないデータ量が増加し、メモリスティックのように、一ヶ所で作業した後の他の所への移動に使われるデータ保存手段が普及してきており、不揮発性メモリ素子、特に、電気的にデータの保存及び消去が可能であり、かつ電力が供給されなくても保存されたデータをそのまま保存しうる不揮発性メモリ素子に対する関心が高まっている。
【０００３】
現在広く使われている高容量不揮発性メモリ素子は、ＮＡＮＤ型フラッシュメモリ素子である。ＮＡＮＤ型メモリセルは、電荷が保存される、すなわち、データが保存されるフローティングゲートとこれを制御するコントロールゲートとが順次に積層された構造を有することが一般的である。
【０００４】
しかしながら、従来のＮＡＮＤ型フラッシュメモリ素子は、フローティングゲート物質としてドーピングされたポリシリコンのような導電物質を使用するため、高集積化時に隣接したメモリセル間の寄生キャパシタンスが大きくなるという問題がある。
【０００５】
これにより、最近には、フラッシュメモリ素子のかかる問題を解消するために、ＳＯＮＯＳ（Ｓｉｌｉｃｏｎ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）あるいはＭＯＮＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）のようなＭＯＩＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｉｎｓｕｌａｔｏｒ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）メモリ素子と呼ばれる不揮発性メモリ素子が提案され、それについての研究が活発に進められている。ここで、ＳＯＮＯＳは、コントロールゲート物質にシリコンを使用し、ＭＯＮＯＳは、コントロールゲート物質に金属を使用するという点で差がある。
【０００６】
ＭＯＩＯＳメモリ素子は、電荷を保存する手段としてポリシリコンを使用するフローティングゲートの代りに、シリコン窒化膜（Ｓｉ３Ｎ４）のような電荷トラップ層を使用する。すなわち、ＭＯＩＯＳメモリ素子は、メモリセルの構成として基板とコントロールゲートとの間の積層物を酸化膜、窒化膜及び酸化膜を順次に積層した（ＯＮＯ）ものであって、前記窒化膜に電荷がトラップされることによって、しきい電圧が移動される特性を利用するメモリ素子である。
【０００７】
前記ＳＯＮＯＳメモリ素子についての詳細な内容は、非特許文献１に記載されている。
【非特許文献１】Ｃ．Ｔ．Ｓｗｉｆｔ外、“Ａｎ  Ｅｍｂｅｄｄｅｄ  ９０ｎｍ  ＳＯＮＯＳ  Ｎｏｎｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ  Ｕｔｉｌｉｚｉｎｇ  Ｈｏｔ  Ｅｌｅｃｔｒｏｎ  Ｐｒｏｇｒａｍｍｉｎｇ  ａｎｄ  Ｕｎｉｆｏｒｍ  Ｔｕｎｎｅｌ  Ｅｒａｓｅ”、Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ  ｏｆ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｍｅｅｔｉｎｇ（ＩＥＤＭ）、２００２年１２月、ｐｐ．９２７−９３０
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする技術的課題は、動作電圧が低く、電荷保有能を向上させうる電荷トラップ型不揮発性メモリ素子を提供することである。
【０００９】
本発明が解決しようとする他の技術的課題は、このような不揮発性メモリ素子の製造方法を提供することである。
【課題を解決するための手段】
【００１０】
前記課題を達成するために、本発明は、トンネリング膜、電荷保存層、ブロッキング絶縁膜及びゲート電極を備える電荷トラップメモリ素子において、前記ブロッキング絶縁膜は、ガンマ相のアルミニウム酸化膜よりエネルギーバンドギャップが大きいアルミニウム酸化膜であることを特徴とする不揮発性メモリ素子を提供する。
【００１１】
前記トンネリング膜は、シリコン酸化膜を備えうる。
【００１２】
前記電荷保存層は、膜層、ナノドット層、ナノドットが散在された膜を備える混合層であるか、または前記膜層、前記ナノドット層及び前記混合層のうち少なくとも一つを備える多層構造でありうる。
【００１３】
前記膜層は、ドーピングされたポリシリコン、シリコン窒化物、金属酸化物及びこれらの混合物を含みうる。
【００１４】
前記金属酸化物は、ＨｆＯ２、Ｌａ２Ｏ３及びＺｒＯ２のうち少なくとも何れか一つでありうる。
【００１５】
前記ナノドットは、シリコン及び金属のうち少なくとも一つでありうる。
【００１６】
前記ブロッキング絶縁膜は、α相の結晶構造を有しうる。
【００１７】
前記ブロッキング絶縁膜は、７．０ｅＶ以上のエネルギーバンドギャップを有しうる。
【００１８】
前記ゲート電極の仕事関数は、４．０ｅＶ以上でありうる。
【００１９】
前記ゲート電極は、ＴａＮ電極を含みうる。
【００２０】
前記他の課題を達成するために、本発明は、トンネリング膜を形成する工程と、電荷保存層を形成する工程と、α相の結晶構造を有するアルミニウム酸化膜を備えるブロッキング絶縁膜を形成する工程と、ゲート電極を形成する工程と、を含む不揮発性メモリ素子の製造方法を提供する。
【００２１】
このような製造方法で、前記ブロッキング絶縁膜を形成する工程は、前記電荷保存層上に予備ブロッキング絶縁膜を形成する工程と、前記予備ブロッキング絶縁膜内にアルミニウム化合物を導入する工程と、前記アルミニウム化合物が導入された前記予備ブロッキング絶縁膜を結晶化する工程と、を含みうる。
【００２２】
前記アルミニウム化合物を導入する工程は、前記予備ブロッキング絶縁膜上にＡｌＦ３膜を形成する工程と、前記ＡｌＦ３膜から前記予備ブロッキング絶縁膜にＡｌＦ３を拡散させる工程と、を含みうる。
【００２３】
他の実施形態によれば、前記アルミニウム化合物を導入する工程は、前記予備ブロッキング絶縁膜内にＡｌＦ３をイオン注入する工程を含みうる。
【００２４】
また、他の実施形態によれば、前記アルミニウム化合物を導入する工程は、前記アルミニウム化合物を含むソースから前記予備ブロッキング絶縁膜にアルミニウム化合物を拡散させる工程を含みうる。
【００２５】
前記ＡｌＦ３膜を前記予備ブロッキング絶縁膜に拡散させる工程と前記予備ブロッキング絶縁膜を結晶化する工程とは、同時に実施しうる。
【００２６】
前記アルミニウム化合物を含むソース膜をサンドイッチ形態に前記予備ブロッキング絶縁膜内に形成する工程をさらに含みうる。
【００２７】
前記ソース膜がサンドイッチ形態に形成された結果物を熱処理して、前記ソース膜から前記予備ブロッキング絶縁膜に前記アルミニウム化合物を拡散させる工程をさらに含みうる。
【００２８】
前記ソース膜は、ＡｌＦ３膜を含みうる。
【００２９】
前記予備ブロッキング絶縁膜を結晶化する工程は、前記予備ブロッキング絶縁膜を８００℃〜１２００℃の温度範囲で熱処理する工程をさらに含みうる。
【００３０】
前記非晶質アルミニウム酸化膜は、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ：原子層堆積）法、スパッタリング法または化学気相蒸着（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法のうち何れか一つを利用して形成しうる。
【発明の効果】
【００３１】
本発明によるメモリ素子は、ブロッキング絶縁膜としてエネルギーバンドギャップが７．０ｅＶより大きいアルファ（α）相の結晶構造を有するアルミニウム酸化膜を備える。したがって、本発明のメモリ素子は、電荷保存層にトラップされた電荷がブロッキング絶縁膜を通じて漏れることを防止しうる。したがって、本発明のメモリ素子の電荷保有能は高まる。また、プログラム及び消去に必要な動作電圧が低くなり、その速度は速くなる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施例による不揮発性半導体メモリ素子について、添付図面を参照して詳細に説明する。この過程で、図面に示された層や領域の厚さは、明細書の明確性のために多少誇張して示されている。
【００３３】
図１は、本発明の実施例による不揮発性メモリ素子の一例である電荷トラップメモリ素子を示す断面図である。
【００３４】
図１を参照すれば、基板１０に相互離隔された領域に第１及び第２不純物領域１２，１４が存在する。基板１０は、半導体基板であって、例えば、シリコン基板、特に、ｐ型シリコン基板でありうる。第１及び第２不純物領域１２，１４は、基板１０のタイプと反対になるタイプの不純物を含みうる。第１及び第２不純物領域１２，１４は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造でありうるが、そうでなくともよい。第１及び第２不純物領域１２，１４のうち一つは、ソース領域であり、残りは、ドレイン領域でありうる。第１及び第２不純物領域１２，１４間の基板１０上にメモリセル積層物ＣＳが存在する。セル積層物ＣＳは、第１及び第２不純物領域１２，１４と接触している。セル積層物ＣＳは、第１及び第２不純物領域１２，１４間の基板１０上に第１及び第２不純物領域１２，１４と接触したトンネリング膜１６を備える。そして、セル積層物ＣＳは、トンネリング膜１６上に順次に積層された電荷保存膜１８、ブロッキング絶縁膜２０及びゲート電極２２を備える。また、セル積層物ＣＳは、トンネリング膜１６、電荷保存膜１８、ブロッキング絶縁膜２０及びゲート電極２２の側面を覆うゲートスペーサ２４を備えうる。
【００３５】
図１に示したメモリ素子を複数個連結してＮＡＮＤアレイを構成することもできる。
【００３６】
セル積層物ＣＳで、トンネリング膜１６は、所定厚さの酸化膜でありうるが、例えば、シリコン酸化膜でありうる。そして、電荷保存膜１８は、所定の厚さ及び所定密度のトラップサイトを有する物質層でありうるが、例えば、シリコン窒化膜（Ｓｉ３Ｎ４）でありうる。電荷保存膜１８はまた、シリコン窒化膜、金属ナノドット及びシリコンナノドットのうち何れか一つを含みうる。また、電荷保存膜１８は、シリコン窒化膜、金属ナノドット及びシリコンナノドットのうち少なくとも二つを含む複層または混合された構造を有することもできる。また、電荷保存膜１８は、ドーピングされたポリシリコン膜、シリコン窒化膜、ＨｆＯ２膜、Ｌａ２Ｏ３膜及びＺｒＯ２膜のうち何れか一つまたはこれらの混合物のうち何れか一つでありうる。
【００３７】
ブロッキング絶縁膜２０は、アルファ（α）相の結晶構造を有するアルミニウム酸化膜でありうる。ゲート電極２２は、仕事関数が４ｅＶ以上である導電層でありうるが、例えば、窒化タンタル（ＴａＮ）層でありうる。ゲートスペーサ２４は、例えば、シリコン酸化物（ＳｉＯ２）でありうる。
【００３８】
次いで、このようなメモリ素子の動作について説明する。
【００３９】
前記メモリ素子の動作は、ゲート電極２２に＋１７Ｖを印加し、基板１０からトンネリング膜１６を通じて電子を電荷保存膜１８に注入する過程を通じて、メモリ素子を０の状態で表示する。前記“メモリ素子を０の状態で表示する”という意味は、前記メモリ素子にデータ０が記録されたということを意味する。また、基板１０に＋１９Ｖを印加し、トンネリング膜１２を通じて基板１０から電荷保存膜１６に正孔を注入する。このような過程を通じて、前記メモリ素子は１の状態となる。すなわち、前記過程を通じて前記メモリ素子にデータ１が記録される。
【００４０】
一般的に、電荷保存膜１８から電子を消去する時に、ゲート電極２２からブロッキング絶縁膜２０を通じて電荷保存膜１８に注入されるバックトンネリング電子によって、基板１０から電荷保存膜１８に導入される正孔が中和される。従って、前記消去動作が円滑になされない。これにより、消去時間が長くなり、消去電圧が高まる。
【００４１】
前記バックトンネリングを防止して、消去時間を短縮させ、消去電圧を低めるためには、ゲート電極２２からブロッキング絶縁膜２０を通じて電荷保存膜１８に入る電子を効果的に遮断せねばならない。
【００４２】
一般的に、ゲート電極２２からブロッキング絶縁膜２０に注入される電子、すなわち、漏れ電流のメカニズムとしてＦ−Ｎ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネリングとＰ−Ｆ（Ｐｏｏｌ−Ｆｒｅｎｋｅｌ）伝導機構が知られている。前記Ｆ−Ｎトンネリング機構によれば、ゲート電極２２のフェルミエネルギーレベルとブロッキング絶縁膜２０のアルミニウム酸化膜の伝導帯のエネルギーとの差、すなわち、電子が注入されるためのエネルギー障壁とブロッキング絶縁膜２０にかかる電界の強度とによって漏れ電流の大きさが変化する。前記エネルギー障壁が大きいほど、同一電界でＦ−Ｎトンネリング電流値は減少する。
【００４３】
また、Ｐ−Ｆ伝導機構によれば、ブロッキング絶縁膜２０内の欠陥とこの欠陥のエネルギーレベルとによって流れる漏れ電流の値が決定される。欠陥が少ない場合、Ｐ−Ｆ機構によって伝導される漏れ電流の値は、小さくなる。
【００４４】
また、ブロッキング絶縁膜２０のエネルギーバンドギャップが小さく、ブロッキング絶縁膜２０内に欠陥が大きい場合、プログラム時に、基板１０から電荷保存層１８に注入される電子の一部がブロッキング絶縁膜２０に流入されて、ブロッキング絶縁膜２０にトラップされる。ブロッキング絶縁膜２０内にトラップされた電子は、熱的に安定しないので、容易にゲート電極２２に漏れる。また、電荷保存層１８に保存された電子が、熱的に励起されてブロッキング絶縁膜２０の伝導帯に容易に移動しうるので、前記メモリ素子の情報維持特性、すなわち、リテンション特性が悪くなりうる。
【００４５】
前述したように、プログラム及び消去特性を向上させ、また、情報保存時のリテンション特性を向上させるためには、ブロッキング絶縁膜２０としては、エネルギーバンドギャップがさらに大きく、かつ欠陥が少ない物質が要求される。すなわち、ブロッキング絶縁膜２０のエネルギーバンドギャップが大きいとき、メモリ素子の電荷保存層１８に保存された電荷がブロッキング絶縁膜２０を通じてゲート電極２２に漏れ難い。ブロッキング絶縁膜２０のエネルギーバンドギャップが大きいほど、電荷保存層１８からブロッキング絶縁膜２０を通じた電荷の漏れが抑制される。
【００４６】
本発明の実施例によるブロッキング絶縁膜２０のアルミニウム酸化物は、α相の結晶構造を有する。前記α相のアルミニウム酸化膜は、１３００℃以上で形成されるスピネル構造の安定した結晶構造であり、欠陥が形成され難く、７．０ｅＶ以上、望ましくは、８．６−９．０ｅＶの高いエネルギーバンドギャップを有する。
【００４７】
通常のアルミニウム酸化物は、９００℃〜１２００℃で形成される、ガンマ（γ）、シータ（θ）、カッパ（κ）の構造を有する準安定結晶構造であり、７．０ｅＶ以下のエネルギーバンドギャップを有する。特に、ガンマ構造のアルミニウム酸化物の場合、構造特性上多数の酸素空孔欠陥を含んでいる。
【００４８】
図１に示した本発明の実施例によるメモリ素子の場合、α相の結晶構造を有するアルミニウム酸化膜をブロッキング絶縁膜２０として使用することにより、消去時にゲート電極２２からブロッキング絶縁膜２０に注入されるバックトンネリング電子を防止しうる。また、前述したように、ブロッキング絶縁膜２０に存在する多数の欠陥によって電荷保存層１８に保存された電荷が漏れることを、防止しうる。このような特性によって、消去電圧が低く、電荷リテンション特性が向上したメモリ素子を具現しうる。
【００４９】
次いで、図１に示したメモリ素子の製造方法を説明する。
【００５０】
図２を参照すれば、基板１０上に熱酸化方法でトンネリング膜１６を形成する。基板１０は、シリコン基板でありうる。トンネリング膜１６上にＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：低圧化学気相蒸着）法を利用して電荷保存層１８を形成する。電荷保存層１８は、シリコン窒化膜（Ｓｉ３Ｎ４）で形成しうる。電荷保存層１８上にブロッキング絶縁膜２０を形成する。ブロッキング絶縁膜２０は、図１で説明したようなα相の結晶構造を有するアルミニウム酸化膜でありうる。このようなブロッキング絶縁膜２０の形成方法は、下記で別途説明する。次いで、ブロッキング絶縁膜２０上にゲート電極２２を形成する。
【００５１】
図３に示したように、ゲート電極２２上にマスクＭ１を形成した後、マスクＭ１の周りのゲート電極２２とその下の積層物２０，１８，１６とを順次にエッチングする。図４は、前記エッチングの結果を示す。
【００５２】
図４を参照すれば、前記エッチングによってトンネリング膜１６、電荷保存膜１８、ブロッキング絶縁膜２０及びゲート電極２２からなるゲート積層物ＧＳが形成されたことが分かる。次いで、前記エッチングによって露出された基板１０に導電性不純物を注入して、基板１０に第１及び第２浅い不純物領域１２ａ，１４ａを形成する。次いで、マスクＭ１を除去する。マスクＭ１は、第１及び第２浅い不純物領域１２ａ，１４ａを形成する前に除去されることもある。
【００５３】
次いで、図５を参照すれば、ゲート積層物ＧＳの側面にゲートスペーサ２４を形成する。次いで、基板１０に導電性不純物を注入して第１及び第２浅い不純物領域１２ａ，１４ａにそれぞれ第１及び第２深い不純物領域１２ｂ，１４ｂを形成する。この結果、基板１０には、図１に示したようなＬＤＤ構造の第１及び第２不純物領域１２，１４が形成される。
【００５４】
次いで、前記の製造過程中で、電荷保存層１８上に前記α相の結晶構造を有するアルミニウム酸化膜で形成されたブロッキング絶縁膜２０を形成する方法についてさらに詳細に説明する。
【００５５】
図６を参照すれば、電荷保存層１８上に予備ブロッキング絶縁膜２０ａを形成する。予備ブロッキング絶縁膜２０ａは、例えば、非晶質アルミニウム酸化膜で形成しうる。このとき、前記非晶質アルミニウム酸化膜は、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ：原子層堆積）、スパッタリングまたはＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：化学気相蒸着）法で蒸着しうる。前記非晶質アルミニウム酸化膜は、多くの不純物及び欠陥を内包することもある。予備ブロッキング絶縁膜２０ａを形成した後、その上にアルミニウム化合物、例えば、ＡｌＦ３を含むソース膜としてＡｌＦ３膜４０を蒸着する。ＡｌＦ３膜４０は、１〜５ｎｍの厚さに形成しうる。ＡｌＦ３膜４０は、前記非晶質アルミニウム酸化膜がα相に変化することを促進させるためのものである。ＡｌＦ３膜４０の存在によって、α相核生成エネルギーが低下するだけでなく、前記非晶質アルミニウム酸化膜の相がγ相からα相に転移するとき、その閾エネルギーが低下する。ＡｌＦ３膜４０を形成した後、ＡｌＦ３膜４０が蒸着された基板１０を８００℃〜１２００℃の温度で熱処理する。前記熱処理によってＡｌＦ３膜４０のＡｌＦ３が前記非晶質アルミニウム酸化膜の内部に広がり、この結果、予備ブロッキング絶縁膜２０ａ、すなわち、前記非晶質アルミニウム酸化膜は、α相の結晶構造を有するアルミニウム酸化膜に変化する。これにより、図７に示したように、電荷保存層１８上に前記α相の結晶構造を有するアルミニウム酸化膜で形成されたブロッキング絶縁膜２０が形成される。
【００５６】
前記熱処理後、ブロッキング絶縁膜２０上にＡｌＦ３膜４０が残っても、その厚さは非常に薄いため、後続工程でもメモリ素子の特性に影響を与えない。それでも、前記熱処理の間にＡｌＦ３膜４０が、完全に前記非晶質アルミニウム酸化膜の内部に広がって、前記熱処理後ブロッキング絶縁膜２０上にはＡｌＦ３膜４０が残らないことが望ましい。したがって、前記熱処理時間や温度を考慮して、ＡｌＦ３膜４０を、前記熱処理の間に完全に広がる厚さに形成することが望ましい。
【００５７】
一方、ＡｌＦ３膜４０の拡散と前記非晶質アルミニウム酸化膜の結晶化とを分離して進めることもある。例えば、前記非晶質アルミニウム酸化膜の結晶化温度より低い温度でＡｌＦ３膜４０が形成された基板１０を熱処理して、ＡｌＦ３膜４０を前記非晶質アルミニウム酸化膜の内部に拡散させうる。次いで、内部にＡｌＦ３を含む前記非晶質アルミニウム酸化膜の結晶化のための熱処理を前記のように実施しうる。
【００５８】
他方、ＡｌＦ３膜４０は、予備ブロッキング絶縁膜２０ａの内部にサンドイッチされた形態に形成しうる。言い換えれば、ＡｌＦ３膜４０は、予備ブロッキング絶縁膜２０ａを上部と下部とに両分する形態に予備ブロッキング絶縁膜２０ａ内に形成しうる。
【００５９】
ＡｌＦ３を前記非晶質アルミニウム酸化膜の内部に浸透させるための他の方法としては、イオンインプランテーションまたは拡散方法がありうる。
【００６０】
前記のように、ＡｌＦ３を前記非晶質アルミニウム酸化膜の内部に導入し、その結果物を熱処理してブロッキング絶縁膜２０を形成した後、ブロッキング絶縁膜２０上にゲート電極２２を形成する。
【００６１】
図８は、前記ＡＬＤ法で形成した非晶質アルミニウム酸化膜をＡｌＦ３膜４０が形成されていない状態で１１００℃で１分間熱処理した後、これをＸＲＤ（Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ：Ｘ線回折）測定した結果を示す。
【００６２】
図８を参照すれば、Ｘ線回折角度、６０〜７０゜で観察されるピークＰ１は、熱処理の結果得られる結晶質アルミニウム酸化膜の結晶構造がガンマ相である時に現れる。このようなピークＰ１は、熱処理が９００℃〜１１００℃でなされる時に観察される。１３００℃以上の熱処理でα相の結晶質アルミニウム酸化膜が現れるが、熱処理温度が１２００℃以上であるとき、基板が熱的に曲がる。したがって、前記熱処理を１２００℃以上で実施することは、現実的に難しい。
【００６３】
本発明の実施例は、１２００℃より低い温度での熱処理を通じてα相のアルミニウム酸化膜を得るための方法でＡｌＦ３を非晶質アルミニウム酸化膜内に導入する方法を使用する。
【００６４】
α相のアルミニウム酸化膜の結晶構造は、熱力学的に安定している一方、前記ガンマ相のアルミニウム酸化膜は、表面エネルギーがα相のアルミニウム酸化膜より低くて核生成が容易である。したがって、通常の方法によって、１２００℃以下での熱処理を通じて形成される結晶質アルミニウム酸化膜の結晶構造は、主にガンマ相となる。言い換えれば、通常の方法では、主にガンマ相のアルミニウム酸化膜が形成され、１２００℃以下でα相のアルミニウム酸化膜を形成するためには、前述したような本発明の追加工程が必要である。
【００６５】
アルミニウム酸化膜の誘電率は、シリコン酸化膜の誘電率より２．５倍ほど高い。また、連続した多層の異種誘電体積層構造を有するセル構造体において、電極から各層に形成される電界強度は、各誘電体層の誘電率に逆比例する。
【００６６】
したがって、前記セル構造体において、同じゲート電圧が印加される時に、トンネリング膜であるシリコン酸化膜に印加される電界の大きさは、ブロッキング絶縁膜の誘電率が高ければ高いほど大きくなる。これにより、比較的低い電圧をゲート電極に印加しても、前記シリコン基板で前記トンネリング膜のシリコン酸化膜をトンネリングして、前記電荷保存層に流入される電子の量は増加するものの、前記ゲート電極を通じて漏れる電荷の量は減少する。
【００６７】
前記の説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものではなく、望ましい実施例の例示として解釈されねばならない。したがって、本発明の範囲は、説明された実施例によって決定されず、特許請求の範囲に記載された技術的思想によって決定されねばならない。
【産業上の利用可能性】
【００６８】
本発明は、メモリ関連の技術分野に適用可能である。
【図面の簡単な説明】
【００６９】
【図１】本発明の実施例による電荷トラップメモリ素子を示す断面図である。
【図２】図１のメモリ素子の製造方法を段階別に示す断面図である。
【図３】図１のメモリ素子の製造方法を段階別に示す断面図である。
【図４】図１のメモリ素子の製造方法を段階別に示す断面図である。
【図５】図１のメモリ素子の製造方法を段階別に示す断面図である。
【図６】図２ないし図５に示した製造方法の一部であって、ガンマ相の予備ブロッキング絶縁膜をアルファ（α）相のブロッキング絶縁膜に変化させる過程をさらに詳細に示す断面図である。
【図７】図２ないし図５に示した製造方法の一部であって、ガンマ相の予備ブロッキング絶縁膜をアルファ（α）相のブロッキング絶縁膜に変化させる過程をさらに詳細に示す断面図である。
【図８】通常の熱処理方法で結晶化されたアルミニウム酸化膜に対して、ＸＲＤ分析結果を示すグラフである。
【符号の説明】
【００７０】
１０  基板
１２  第１不純物領域
１４  第２不純物領域
１６  トンネリング膜
１８  電荷保存膜
２０  ブロッキング絶縁膜
２２  ゲート電極
２４  ゲートスペーサ
ＣＳ  メモリセル積層物
【図１】
2009049409.tif 000003
【図２】
2009049409.tif 000004
【図３】
2009049409.tif 000005
【図４】
2009049409.tif 000006
【図５】
2009049409.tif 000007
【図６】
2009049409.tif 000008
【図７】
2009049409.tif 000009
【図８】
2009049409.tif 000010