(57)【要約】【課題】アナログＩＣとパワーデバイスとが形成されたデバイス領域の面積を増大させることなくパワーデバイスに許容電流を流して電気的特性の検査を半導体ウェハレベルで行う。【解決手段】スクライブ領域１１に各デバイス領域２０のパワーデバイス２２それぞれに接続されるパワーデバイス用配線１３が形成され、半導体ウェハ１０の外縁部１４にパワーデバイス用配線１３に接続される外部接続端子１５が設けられた半導体ウェハ１０を用意する。そして、例えばプローブカードを用いて、アナログＩＣ２１に当該アナログＩＣ２１の許容電流を流してアナログＩＣ２１の電気的特性の検査を行うと共に、外部接続端子１５およびパワーデバイス用配線１３を介してパワーデバイス２２に当該パワーデバイス２２の許容電流を流してパワーデバイス２２の電気的特性の検査を行う。【選択図】図２
2009117628.tif 000002
【特許請求の範囲】
【請求項１】
スクライブ領域（１１）にて区画された半導体ウェハ（１０）にアナログＩＣ（２１）と前記アナログＩＣ（２１）よりも許容電流が大きいパワーデバイス（２２）とが形成されたデバイス領域（２０）を複数設けたものにおいて、前記アナログＩＣ（２１）および前記パワーデバイス（２２）の電気的特性を検査する検査工程を含んだ半導体装置の製造方法であって、
前記検査工程は、
前記スクライブ領域（１１）に前記各デバイス領域（２０）の前記パワーデバイス（２２）それぞれに接続されるパワーデバイス用配線（１３）が形成され、前記半導体ウェハ（１０）のうち前記複数のデバイス領域（２０）が設けられたチップ領域（１２）を除く外縁部（１４）に前記パワーデバイス用配線（１３）に接続される外部接続端子（１５）が設けられた半導体ウェハ（１０）を用意する工程と、
前記アナログＩＣ（２１）に当該アナログＩＣ（２１）の許容電流を流して前記アナログＩＣ（２１）の電気的特性の検査を行う工程と、
前記外部接続端子（１５）および前記パワーデバイス用配線（１３）を介して前記パワーデバイス（２２）に当該パワーデバイス（２２）の許容電流を流して前記パワーデバイス（２２）の電気的特性の検査を行う工程とを含んでいることを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体ウェハ（１０）を用意する工程では、前記半導体ウェハ（１０）として、前記外縁部（１４）に前記外部接続端子（１５）が複数設けられたものを用意することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体ウェハ（１０）を用意する工程では、テープ（４０）に前記半導体ウェハ（１０）を貼り付け、リード（４１）を用意し、前記リード（４１）の一端を前記テープ（４０）に貼り付け、前記半導体ウェハ（１０）の前記外部接続端子（１５）と前記リード（４１）の一端とをそれぞれボンディングワイヤ（４２）で接続し、前記リード（４１）の他端をＩＣソケット用プローブ（４３）に差し込むことで、前記ＩＣソケット用プローブ（４３）から、前記リード（４１）、前記ボンディングワイヤ（４２）を介して前記外部接続端子（１５）に許容電流を流すことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記電気的特性の検査を行う工程では、前記外部接続端子（１５）にプローブ針（５０）を複数接触させ、前記複数のプローブ針（５０）を介して前記外部接続端子（１５）に許容電流を流すことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項５】
前記電気的特性の検査を行う工程では、前記外部接続端子（１５）に一本のプローブ針（６０）を接触させ、前記一本のプローブ針（６０）を介して前記外部接続端子（１５）に許容電流を流すことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項６】
前記電気的特性の検査を行う工程では、前記外部接続端子（１５）に接触するパッド（７１）を備えたコネクタ（７０）を用意し、前記コネクタ（７０）のパッド（７１）を前記半導体ウェハ（１０）の前記外部接続端子（１５）に接触させることで、前記コネクタ（７０）を介して前記外部接続端子（１５）に許容電流を流すことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項７】
前記コネクタ（７０）を用意する工程では、前記コネクタ（７０）として前記パッド（７１）に突起物（７２）が設けられたものを用意することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記アナログＩＣ（２１）の電気的特性の検査を行う工程と前記パワーデバイス（２２）の電気的特性の検査を行う工程とを同時に行うことを特徴とする請求項１ないし７のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログＩＣとパワーデバイスとが設けられたチップの電気的特性の検査を半導体ウェハレベルで行う工程を含む半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来より、半導体ウェハに当該半導体ウェハがダイシングカットされることで半導体チップとなるデバイス領域が複数形成されたものにおいて、各デバイス領域間のスクライブ領域に配線を引き回し、当該配線を経由して各チップに許容電流（実使用電流）を流すことにより、各デバイス領域に形成されたアナログＩＣ等の電気的特性の検査を行う手法が知られている（例えば特許文献１参照）。
【特許文献１】特開平５−３０４１９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記従来の技術では、一つのデバイス領域にアナログＩＣが形成されたものを検査する場合についてであるが、発明者らは、取り扱う電流の大きさが異なるアナログＩＣとパワーデバイスとを一つのデバイス領域に形成したものにおいて、ウェハレベルでアナログＩＣとパワーデバイスとの両者の電気的特性の検査を行うことについて検討を行った。デバイス領域におけるアナログＩＣやパワーデバイスの電気的特性の検査は、デバイス領域内に形成されたパッドに電流を流すことにより行う。
【０００４】
まず、半導体ウェハの検査で使用するプローブカードは、モールド時のワイヤボンド（最大数Ａ程度）に比べて許容電流値が低く、針１本あたり最大１００ｍＡ程度となっている。針にそれ以上の電流を印加する場合には、パワーデバイス用のプローブカードの導入が必要であるが、針とアナログＩＣとの接触面積を増やすためにプローブカードに大径針を設ける必要があり、デバイス領域内に大面積パッドを設ける必要がある。
【０００５】
そして、アナログＩＣとパワーデバイスとを一つのデバイス領域に形成したものにおいて、ウェハ検査では、アナログＩＣ検査用の針と半導体ウェハの複数のパッドとを１つのパワーデバイス用に使用して検査することとなる。この場合、パワーデバイスに印加できる電流量は、針の許容電流量に左右されてしまうため、上記のように最大１００ｍＡ程度が限度であり、パワーデバイスに数Ａオーダーの許容電流を印加できないという問題がある。
【０００６】
また、プローブカードにパワーデバイス用の針を設け、デバイス領域内に大面積のパッドを設けた場合はパワーデバイスに許容電流を印加することが可能となるが、デバイス領域内に大面積パッドが必要であるのでデバイス領域の面積の増大という問題がある。これにより、１枚の半導体ウェハにおける半導体チップの取れ数が少なくなってしまう。
【０００７】
本発明は、上記点に鑑み、一つのデバイス領域にアナログＩＣとパワーデバイスとが形成されたものにおいて、デバイス領域の面積を増大させることなくパワーデバイスに許容電流を流して電気的特性の検査を半導体ウェハレベルで行うことができる方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、請求項１に記載の発明では、スクライブ領域（１１）にて区画された半導体ウェハ（１０）にアナログＩＣ（２１）とアナログＩＣ（２１）よりも許容電流が大きいパワーデバイス（２２）とが形成されたデバイス領域（２０）を複数設けたものにおいて、アナログＩＣ（２１）およびパワーデバイス（２２）の電気的特性を検査する検査工程を含んだ半導体装置の製造方法であって、検査工程は、スクライブ領域（１１）に各デバイス領域（２０）のパワーデバイス（２２）それぞれに接続されるパワーデバイス用配線（１３）が形成され、半導体ウェハ（１０）のうち複数のデバイス領域（２０）が設けられたチップ領域（１２）を除く外縁部（１４）にパワーデバイス用配線（１３）に接続される外部接続端子（１５）が設けられた半導体ウェハ（１０）を用意する工程と、アナログＩＣ（２１）に当該アナログＩＣ（２１）の許容電流を流してアナログＩＣ（２１）の電気的特性の検査を行う工程と、外部接続端子（１５）およびパワーデバイス用配線（１３）を介してパワーデバイス（２２）に当該パワーデバイス（２２）の許容電流を流してパワーデバイス（２２）の電気的特性の検査を行う工程とを含んでいることを特徴とする。
【０００９】
これによると、１つのデバイス領域（２０）内に、パワーデバイス（２２）に許容電流を流すためのパッド（７１）を設ける必要がない。すなわち、パワーデバイス（２２）の許容電流を流すことができる外部接続端子（１５）を半導体ウェハ（１０）の外縁部（１４）に設け、当該許容電流を流すことができるパワーデバイス用配線（１３）をスクライブ領域（１１）に設けることで、デバイス領域（２０）の面積を増大させることなく、パワーデバイス（２２）に許容電流を流してパワーデバイス（２２）の電気的特性の検査を行うことを半導体ウェハレベルで行うことができる。
【００１０】
請求項２に記載の発明では、半導体ウェハ（１０）を用意する工程では、半導体ウェハ（１０）として、外縁部（１４）に外部接続端子（１５）が複数設けられたものを用意することができる。
【００１１】
また、請求項３に記載の発明では、半導体ウェハ（１０）を用意する工程では、テープ（４０）に半導体ウェハ（１０）を貼り付け、リード（４１）を用意し、リード（４１）の一端をテープ（４０）に貼り付け、半導体ウェハ（１０）の外部接続端子（１５）とリード（４１）の一端とをそれぞれボンディングワイヤ（４２）で接続し、リード（４１）の他端をＩＣソケット用プローブ（４３）に差し込むことで、ＩＣソケット用プローブ（４３）から、リード（４１）、ボンディングワイヤ（４２）を介して外部接続端子（１５）に許容電流を流すことができる。
【００１２】
これによると、リード（４１）を検査装置に備えられたＩＣソケット用プローブ（４３）に差し込む（接続する）ことにより、リード（４１）およびボンディングワイヤ（４２）を介して外部接続端子（１５）にパワーデバイス（２２）の許容電流を流すことができる。検査後は、例えば半導体ウェハ（１０）をテープ（４０）に貼り付けたままダイシングカットすれば、半導体チップ化されたものにリード（４１）やボンディングワイヤ（４２）を残さないようにすることができる。
【００１３】
他方、請求項４に記載の発明では、電気的特性の検査を行う工程では、外部接続端子（１５）にプローブ針（５０）を複数接触させ、複数のプローブ針（５０）を介して外部接続端子（１５）に許容電流を流すこともできる。
【００１４】
そして、請求項５に記載の発明では、電気的特性の検査を行う工程では、外部接続端子（１５）に一本のプローブ針（６０）を接触させ、一本のプローブ針（６０）を介して外部接続端子（１５）に許容電流を流すこともできる。
【００１５】
また、請求項６に記載の発明では、電気的特性の検査を行う工程では、外部接続端子（１５）に接触するパッド（７１）を備えたコネクタ（７０）を用意し、コネクタ（７０）のパッド（７１）を半導体ウェハ（１０）の外部接続端子（１５）に接触させることで、コネクタ（７０）を介して外部接続端子（１５）に許容電流を流すこともできる。
【００１６】
この場合、コネクタ（７０）を半導体ウェハ（１０）に押し付けるだけであるので、容易に許容電流を流すことができる。
【００１７】
請求項７に記載の発明では、コネクタ（７０）を用意する工程では、コネクタ（７０）としてパッド（７１）に突起物（７２）が設けられたものを用意することができる。これにより、突起物（７２）が外部接続端子（１５）を潰すように外部接続端子（１５）に接触するため、突起物（７２）が設けられない場合に対してパッド（７１）と外部接続端子（１５）との接触面積を増やすことができる。
【００１８】
請求項８に記載の発明では、アナログＩＣ（２１）やパワーデバイス（２２）の電気的特性の検査を行う場合、アナログＩＣ（２１）の電気的特性の検査を行う工程とパワーデバイス（２２）の電気的特性の検査を行う工程とを同時に行うことができる。これにより、検査工程の時間短縮を図ることができる。
【００１９】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００２１】
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本実施形態に係る製造方法により製造される半導体装置は、デバイスとして、許容電流が例えば数百ｍＡ程度のアナログＩＣと許容電流が数Ａ程度のパワーデバイスとを搭載した半導体チップである。
【００２２】
半導体チップを製造する方法として、おおまかに、半導体チップとなる複数の領域に上記デバイスがそれぞれ形成された半導体ウェハを用意する工程と、各デバイスの電気的特性の検査を行う工程とが含まれている。
【００２３】
まず、半導体ウェハを用意する工程について説明する。図１は、半導体チップを製造するために用意される半導体ウェハの平面図である。また、図２は、図１のＡ部拡大図である。本工程では、図１および図２に示される半導体ウェハ１０を用意する。
【００２４】
図２に示されるように、半導体ウェハ１０にはデバイス領域２０が複数設けられている。半導体ウェハ１０として、例えばＳｉウェハやＳｉＣウェハ等が用いられる。複数のデバイス領域２０は、スクライブ領域１１にて区画されており、半導体ウェハ１０のうち複数のデバイス領域２０が設けられた領域全体がチップ領域１２になっている。
【００２５】
デバイス領域２０は、半導体ウェハ１０がダイシングカットされると、１つの半導体チップとなる領域であり、アナログＩＣ２１とパワーデバイス２２とが形成されている。図２に示されるように、本実施形態では、デバイス領域２０のうち二個所にパワーデバイス２２が形成されており、パワーデバイス２２を除いた領域にアナログＩＣ２１が形成されている。
【００２６】
アナログＩＣ２１はいわゆる集積回路が形成されたものである。また、パワーデバイス２２はアナログＩＣ２１よりも許容電流が大きい例えば数Ａオーダーの電流を流すトランジスタである。
【００２７】
各デバイス領域２０の外縁部には、複数のパッド２３が形成されている。複数のパッド２３は、半導体ウェハ１０がダイシングカットされてデバイス領域２０がチップ化されたときに、半導体チップのパッドとなるものである。各パッド２３は、アナログＩＣ２１やパワーデバイス２２に接続されている。パワーデバイス２２に接続されるパッド２３は、ソース電極やドレイン電極として用いられる。
【００２８】
後で詳しく説明するが、図２に示されるように、パッド２３にプローブ３０が押し当てられてアナログＩＣ２１やパワーデバイス２２の電気的特性の検査が行われる。
【００２９】
なお、図２に示されるアナログＩＣ２１やパワーデバイス２２の形成領域、パッド２３の数やサイズ等は一例を示したものであり、設計に応じて適宜変更可能である。
【００３０】
また、スクライブ領域１１には、各デバイス領域２０のパワーデバイス２２それぞれに接続されるパワーデバイス用配線１３が形成されている。本実施形態では、デバイス領域２０に二つのパワーデバイス２２が設けられているため、スクライブ領域１１には各パワーデバイス２２のドレインとソースとにそれぞれ接続される四本のパワーデバイス用配線１３が設けられている。すなわち、複数のパワーデバイス用配線１３のうち二本がドレイン用の配線、他の二本がソース用の配線とされる。また、図２に示されるように、各パワーデバイス用配線１３は、スクライブ領域１１の一つのパッド２３に接続されたり、複数のパッド２３に接続される。
【００３１】
このようなパワーデバイス用配線１３は、例えば積層構造とされ、例えばビアを介して最上層まで引き伸ばされる。パワーデバイス用配線１３は、パワーデバイス２２に許容電流（実使用電流）として数Ａ程度の大電流を流すことができる太さになっている。また、パワーデバイス用配線１３としてＡｌ（アルミニウム）が採用され、各パワーデバイス用配線１３はデバイス領域２０に素子を形成する際にスクライブ領域１１に形成される。
【００３２】
なお、デバイス領域２０に二つのパワーデバイス２２が設けられている場合、図２に示されるように、パワーデバイス２２ごとにドレイン用やソース用のパワーデバイス用配線１３を設けても良いし、各パワーデバイス２２に共通のパワーデバイス用配線１３を設けても良い。
【００３３】
さらに、半導体ウェハ１０のうちチップ領域１２を除く外縁部１４にパワーデバイス用配線１３に接続される外部接続端子１５が設けられている。本実施形態では、スクライブ領域１１に四本のパワーデバイス用配線１３が設けられているため、外縁部１４に四個の外部接続端子１５が設けられている。
【００３４】
外部接続端子１５のサイズは、デバイス領域２０に形成されたパッド２３に対して、例えば少なくとも１０倍以上のサイズになっている。これにより、半導体ウェハ１０の外部から外部接続端子１５に数Ａ程度の大電流を流すことができるようになっている。外部接続端子１５として、例えばＡｌやＣｕ（銅）が採用される。なお、外部接続端子１５として、パワーデバイス用配線１３と同じ材質のものを用いることが好ましい。
【００３５】
このように、半導体ウェハ１０を用意する工程では、上記デバイス領域２０内のアナログＩＣ２１やパワーデバイス２２、パワーデバイス用配線１３、外部接続端子１５を、半導体プロセスにより半導体ウェハ１０に形成したものを用意する。
【００３６】
次に、電気的特性の検査を行う工程について説明する。まず、パワーデバイス用配線１３に電流を流すための準備を行う。このことについて、図３を参照して説明する。図３は、半導体ウェハ１０のうち外部接続端子１５近傍を拡大した平面図である。
【００３７】
上記工程にて用意した半導体ウェハ１０を図３に示されるテープ４０に貼り付けて固定する。テープ４０として、例えばバックグラインドテープやダイシングテープを用いることができる。
【００３８】
そして、例えば金属板状のリード４１を用意し、リード４１の一端をテープ４０に貼り付ける。リード４１として、例えばＣｕの板が採用される。両面接着可能なテープ４０であれば、テープ４０の一面に半導体ウェハ１０およびリード４１を貼り付け、他面を図示しない台座に貼り付けて固定しても良い。
【００３９】
また、リード４１の一端と半導体ウェハ１０の外部接続端子１５とをそれぞれボンディングワイヤ４２で接続することで、リード４１、ボンディングワイヤ４２、外部接続端子１５という電流経路を形成する。
【００４０】
なお、図３では、リード４１ごとに接続されるボンディングワイヤ４２の本数が異なるが、一本のボンディングワイヤ４２に流すことができる許容電流が異なるため、パワーデバイス用配線１３に流したい電流量に応じてその本数が決定される。
【００４１】
この後、電気的特性の検査を行う。電気的特性の検査は、アナログＩＣ２１およびパワーデバイス２２の両者に対して行うが、本実施形態では、アナログＩＣ２１の電気的特性の検査とパワーデバイス２２の電気的特性の検査とを同時に行う。これにより、検査工程の時間短縮を図ることができる。
【００４２】
検査の際には、アナログＩＣ２１およびパワーデバイス２２の電気的特性の検査を行うために、図示しないプローブカードを用いる。このプローブカードには、図２に示されるようなプローブ３０が設けられている。プローブカードとして、アナログＩＣ２１の電気的特性の検査とパワーデバイス２２の電気的特性の検査を同時に行うものを用いる。
【００４３】
アナログＩＣ２１の電気的特性の検査を行うプローブカードには、アナログＩＣ２１に実使用電流を流すプローブ３０やアナログＩＣ２１の電気的特性の検査を行うプローブ３０が設けられている。また、パワーデバイス２２の電気的特性の検査を行うプローブカードには、パワーデバイス２２の電気的特性の検査を行うプローブ３０が設けられている。
【００４４】
そして、例えばパワーデバイス用配線１３に電流を流すための接続部材としてのＩＣソケット用プローブ４３を備えた装置（例えば検査装置）において、ＩＣソケット用プローブ４３を移動させて、当該ＩＣソケット用プローブ４３にリード４１を差し込む。なお、ＩＣソケット用プローブ４３の位置を固定し、リード４１（すなわち半導体ウェハ１０）を移動させてＩＣソケット用プローブ４３にリード４１を差し込んでも良い。
【００４５】
他方、半導体ウェハ１０の上方にプローブカードを配置すると共に、プローブカードを半導体ウェハ１０上に設置し、プローブカードの各プローブ３０をデバイス領域２０のパッド２３に接触させる。
【００４６】
この後、ＩＣソケット用プローブ４３から、リード４１、ボンディングワイヤ４２、外部接続端子１５を介してパワーデバイス用配線１３にパワーデバイス２２の許容電流（実使用電流）を流してプローブカードにてパワーデバイス２２の電気的特性の検査を行うと共に、アナログＩＣ２１の電気的特性の検査を行うプローブカードからアナログＩＣ２１に許容電流（実使用電流）を流して電気的特性の検査を行う。
【００４７】
電気的特性の検査とは、例えばアナログＩＣ２１やパワーデバイス２２が要求仕様通りに動作するか、故障がないか等の検査を行うことである。
【００４８】
そして、プローブカードを移動させて、半導体ウェハ１０に形成されたすべてのデバイス領域２０における各アナログＩＣ２１および各パワーデバイス２２について検査を行う。この場合、１つのプローブカードで１つのデバイス領域２０におけるアナログＩＣ２１およびパワーデバイス２２の電気的特性の検査を行うようにしても良いし、１つのプローブカードで複数のデバイス領域２０における電気的特性の検査を行うようにしても良い。こうして、電気的特性の検査の工程が完了する。
【００４９】
この後、リード４１をＩＣソケット用プローブ４３から引き抜き、半導体ウェハ１０をデバイス領域２０ごとにダイシングカットして個々のチップに分割することで、半導体チップが完成する。この場合、ダイシングカットによって各半導体チップにリード４１やボンディングワイヤ４２を残さないようにすることができる。
【００５０】
以上説明したように、本実施形態では、リード４１と外部接続端子１５とをボンディングワイヤ４２で接続し、ＩＣソケット用プローブ４３からリード４１、ボンディングワイヤ４２、外部接続端子１５を介してスクライブ領域１１に形成したパワーデバイス用配線１３に数Ａ程度の大電流を流してパワーデバイス２２の電気的特性の検査を行うと共に、アナログＩＣ２１の電気的特性の検査も行う。
【００５１】
このように、半導体ウェハ１０のスクライブ領域１１にパワーデバイス用配線１３を設け、半導体ウェハ１０の外縁部１４に数Ａ程度の大電流にも耐えられるサイズの外部接続端子１５を設けることで、デバイス領域２０内にパワーデバイス２２に許容電流を流すためのパッドを設けることなくパワーデバイス２２の電気的特性の検査を行うことが可能となる。すなわち、デバイス領域２０の面積を増大させることなく、半導体ウェハレベルでパワーデバイス２２の電気的特性の検査を行うことができる。
【００５２】
（第２実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。上記第１実施形態では、半導体ウェハ１０の外縁部１４に各パワーデバイス用配線１３に対応する外部接続端子１５が設けられていたが、本実施形態では図１に示される場合よりもさらに多くの外部接続端子１５を外縁部１４に設けることが特徴となっている。
【００５３】
図４は、半導体ウェハ１０の外縁部１４に複数の外部接続端子１５を設けた平面図を示したものである。この図に示されるように、半導体ウェハ１０のうちチップ領域１２を除く外縁部１４全域に外部接続端子１５が設けられている。各外部接続端子１５は、チップ領域１２内の各パワーデバイス用配線１３に接続される。
【００５４】
各パワーデバイス用配線１３がチップ領域１２すべてに繋がって形成される場合、一本のパワーデバイス用配線１３に複数の外部接続端子１５が接続されることとなる。他方、各パワーデバイス用配線１３がチップ領域１２のうち一定の範囲内で繋がるように形成される場合、外部接続端子１５は当該一定の範囲内に電流を流すものとして用いられる。もちろん、外部接続端子１５は、外縁部１４全域に設けられていなくても良い。以上のように、複数の外部接続端子１５を半導体ウェハ１０の外縁部１４に設けることができる。
【００５５】
（第３実施形態）
本実施形態では、上記各実施形態と異なる部分についてのみ説明する。例えば、第１実施形態では、外部接続端子１５に電流を流すためにリード４１やボンディングワイヤ４２等を用いていたが、本実施形態では外部接続端子１５にプローブを直接接触させることにより、当該プローブから外部接続端子１５に電流を流すようにしたことが特徴となっている。
【００５６】
図５は、電気的特性の検査を行う工程において、半導体ウェハ１０のうち外部接続端子１５近傍を拡大した図である。本実施形態では、図示しない電流供給用プローブカードに複数のプローブ針５０が束ねられて一本の電流供給用プローブとされたものを外部接続端子１５に接触させる。すなわち、外部接続端子１５にプローブ針５０を複数接触させ、複数のプローブ針５０を介して外部接続端子１５に許容電流を流す。
【００５７】
図示しない電流供給用プローブカードは、半導体ウェハ１０の上方に配置される形態のものや、ＩＣソケット用プローブ４３のように検査装置に取り付けられる形態のもの等が採用される。
【００５８】
以上のように、複数のプローブ針５０を用いて外部接続端子１５を介してパワーデバイス用配線１３に電流を流すことができる。
【００５９】
（第４実施形態）
本実施形態では、第３実施形態と異なる部分についてのみ説明する。第３実施形態では、複数のプローブ針５０を束ねて一本の電流供給用プローブとしていたが、本実施形態では一本のプローブから外部接続端子１５に電流を流すことが特徴となっている。
【００６０】
図６は、電気的特性の検査を行う工程において、半導体ウェハ１０のうち外部接続端子１５近傍を拡大した図である。本実施形態では、図示しない電流供給用プローブカードに電流供給用プローブとされるプローブ針６０を設け、一本のプローブ針６０を外部接続端子１５に接触させる。これにより、一本のプローブ針６０を介して外部接続端子１５に許容電流を流す。
【００６１】
以上のように、一本のプローブ針６０を用いて外部接続端子１５を介してパワーデバイス用配線１３に電流を流すことができる。
【００６２】
（第５実施形態）
本実施形態では、上記各実施形態と異なる部分についてのみ説明する。本実施形態では、コネクタを用いて外部接続端子１５に電流を流すことが特徴となっている。
【００６３】
図７（ａ）は電気的特性の検査を行う工程において、半導体ウェハ１０のうち外部接続端子１５近傍を拡大した図である。また、図７（ｂ）は図７（ａ）に示されるコネクタ７０のうち半導体ウェハ１０の外縁部１４に接触する面の平面図である。
【００６４】
図７（ｂ）に示されるように、コネクタ７０は各外部接続端子１５に接触するパッド７１を備えている。各パッド７１には複数の突起物７２が設けられている。コネクタ７０は、検査装置に備えられたり、プローブカード等に備えられる。
【００６５】
このようなコネクタ７０を用意し、図７（ａ）に示されるようにコネクタ７０で半導体ウェハ１０の外縁部１４を挟み込む。これにより、コネクタ７０の各パッド７１を各外部接続端子１５に接触させる。すなわち、コネクタ７０を半導体ウェハ１０に押し付ける。そして、コネクタ７０を介して外部接続端子１５に許容電流を流す。
【００６６】
この場合、パッド７１に設けられた突起物７２が外部接続端子１５を押しつぶして外部接続端子１５に接触する。これにより、パッド７１に突起物７２が設けられない場合に対してパッド７１と外部接続端子１５との接触面積が増加する。外部接続端子１５が突起物７２によって潰されても、外部接続端子１５はパワーデバイス２２の電気的特性の検査のために用いられるだけであるので、半導体チップの製造に支障が出ることはない。
【００６７】
また、コネクタ７０のみで半導体ウェハ１０の外縁部１４を挟む方法の他、半導体ウェハ１０を例えば台座に配置してコネクタ７０を外縁部１４に押し付けても良い。これにより、外縁部１４を台座とコネクタ７０とで挟むようにすることもできる。以上のように、コネクタ７０を用いて外部接続端子１５に電流を流すことができる。
【００６８】
（他の実施形態）
上記各実施形態では、半導体ウェハ１０の外縁部１４に設けた外部接続端子１５に許容電流を流す具体的な手法について説明したが、これらは一例を示すものであって、上記以外の手法を採用しても構わない。すなわち、スクライブ領域１１に各デバイス領域２０のパワーデバイス２２それぞれに接続されるパワーデバイス用配線１３が形成され、外縁部１４にパワーデバイス用配線１３に接続される外部接続端子１５が設けられた半導体ウェハ１０を用意することが大前提であり、当該半導体ウェハ１０を用意することができれば、外部接続端子１５に許容電流を流す手法は問わない。
【００６９】
第５実施形態では、パッド７１に突起物７２が設けられたものが用いられているが、これは一例を示すものであって、パッド７１に突起物７２が設けられていないものを用いても構わない。
【００７０】
上記各実施形態では、アナログＩＣ２１の電気的特性の検査とパワーデバイス２２の電気的特性の検査とを同時に行っているが、それぞれ別々に行っても良い。例えば、アナログＩＣ２１の電気的特性の検査を先に行った後、パワーデバイス２２の電気的特性の検査を行う工程順でも良いし、その逆でも良い。
【図面の簡単な説明】
【００７１】
【図１】本発明の第１実施形態において、半導体装置を製造するために用意される半導体ウェハの平面図である。
【図２】図１のＡ部拡大図である。
【図３】半導体ウェハのうち外部接続端子近傍を拡大した平面図である。
【図４】本発明の第２実施形態において、半導体ウェハの外縁部に複数の外部接続端子を設けた平面図である。
【図５】本発明の第３実施形態において、半導体ウェハのうち外部接続端子近傍を拡大した図である。
【図６】本発明の第４実施形態において、半導体ウェハのうち外部接続端子近傍を拡大した図である。
【図７】（ａ）は本発明の第５実施形態において、半導体ウェハのうち外部接続端子近傍を拡大した図であり、（ｂ）は（ａ）に示されるコネクタのうち半導体ウェハの外縁部に接触する面の平面図である。
【符号の説明】
【００７２】
１０…半導体ウェハ、１１…スクライブ領域、１２…チップ領域、１３…パワーデバイス用配線、１４…外縁部、１５…外部接続端子、２０…デバイス領域、２１…アナログＩＣ、２２…パワーデバイス、４０…テープ、４１…リード、４２…ボンディングワイヤ、４３…ＩＣソケット用プローブ、５０、６０…プローブ針、７０…コネクタ、７１…パッド、７２…突起物。
【図１】
2009117628.tif 000003
【図２】
2009117628.tif 000004
【図３】
2009117628.tif 000005
【図４】
2009117628.tif 000006
【図５】
2009117628.tif 000007
【図６】
2009117628.tif 000008
【図７】
2009117628.tif 000009