(57)【要約】【課題】小型化及び所望の電磁波を確実に反射することができる回路を提供する。【解決手段】電源プレーン１２と、グランドプレーン１１と、電源プレーン１２及びグランドプレーン１１の間に接続される線路素子１と、を備え、少なくとも、線路素子１の一端と電源プレーン１２とが複数のビア４，７で接続され、複数のビア４，７を、電源プレーン１２及びグランドプレーン１１間を伝搬する電磁波１３１の進行方向に対して略垂直に配置するとともに、隣接するビア４，７同士を電磁波１３１の波長の実効値の１／４の奇数倍の距離だけ電磁波１３１の進行方向にずらすことにより複数のビア４，７をジグザグ状に配置した回路５１を用いることにより、上記課題を解決する。【選択図】図１
2009224566.tif 000002
【特許請求の範囲】
【請求項１】
電源プレーンと、グランドプレーンと、前記電源プレーン及び前記グランドプレーンの間に接続される線路素子と、を備え、
少なくとも、前記線路素子の一端と前記電源プレーン又は前記グランドプレーンとが複数のビアで接続され、
該複数のビアを、前記電源プレーン及び前記グランドプレーン間を伝搬する電磁波の進行方向に対して略垂直に配置するとともに、
隣接するビア同士を前記電磁波の波長の実効値の１／４の奇数倍の距離だけ前記進行方向にずらすことにより前記複数のビアをジグザグ状に配置する、
ことを特徴とする回路。
【請求項２】
前記線路素子の両端が、前記電源プレーン及び前記グランドプレーンとそれぞれ接続される、請求項１に記載の回路。
【請求項３】
前記隣接するビア同士が、前記電磁波の波長の実効値の１／４の距離だけ前記進行方向にずらして配置される、請求項１又は２に記載の回路。
【請求項４】
前記電源プレーンが第１電源プレーン領域及び第２電源プレーン領域に分割されるとともに、前記線路素子の両端がそれぞれ前記第１電源プレーン領域及び前記第２電源プレーン領域に接続される、請求項１〜３のいずれか１項に記載の回路。
【請求項５】
請求項１〜４のいずれか１項に記載の回路を用いる、ことを特徴とする半導体回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は回路、及びこの回路を用いた半導体回路に関する。
【背景技術】
【０００２】
電子回路の高速化に伴い、スイッチング素子による電源電圧変動に伴って電磁放射が発生し、これが他の電気・電子回路の動作に干渉し、妨害する問題が発生している。そして、上記の電磁放射は、電子回路の電源回路として用いられる平板状の電源プレーン及びグランドプレーンがパッチアンテナとして機能してしまうため、スイッチング素子で発生した電源電圧変動が、電源−グランドプレーンに伝達することで増幅されて、上記干渉・妨害の影響が大きくなる。
【０００３】
こうした現象を回避するため、低インピーダンスの線路型デカップリング素子（線路素子）が電源−グランドプレーンとスイッチング素子に接続される配線線路の間に設けられることが行われる。スイッチング素子の配線線路に比して線路素子は非常にインピーダンスが低いため、スイッチング素子で発生した電源電圧変動に基づいて発生する電磁波が反射され、電源−グランドプレーンに達しないため、電磁放射を低減できる。
【０００４】
こうした現象に関連する技術としては、特許文献１，２がある。
【０００５】
特許文献１には、高周波信号を伝送するメタル信号線、及びこのメタル信号線に対向配置された接地用のグランドメタル層を含む複数のメタル層を有し、メタル層の外部露出部からなり、上記のメタル信号線よりも大きな幅を有するメタルバンプパッドにメタルバンプを接続し、メタルバンプを介して実装基板の外部接続端子に接続される高周波回路モジュールにおいて、上記の実装基板との間で高周波信号を伝送する伝送路の一部となるメタルバンプパッドが対向するグランドメタル層の対応位置に、高周波信号の１／４波長より小さな開口幅を有する孔からなるスリットを設けた高周波回路モジュールが記載されている。
【０００６】
そして、同文献の高周波回路部品によれば、高周波回路モジュールにおいて、高周波信号を伝送する伝送路の一部となるメタルバンプパッドが対向するグランドメタルの対応位置に、高周波信号の１／４波長より小さな開口幅を有するスリットを設けたため、そのメタルバンプパッドの部分におけるインピーダンスの不整合を軽減し、さらに、そのスリットからの不要放射を軽減することができる、とことである。
【０００７】
また、特許文献２には、電源回路および伝送線路型ノイズフィルタが同一面に実装されるプリント基板を備え、このプリント基板は、上記の電源回路および上記の伝送線路型ノイズフィルタの実装面に形成される、所定の第１電源ラインパターンと、所定の第２電源ラインパターンと、所定の接地ランドパターンと、を備えることを特徴とする電子回路が記載されている。そして、上記の伝送線路型ノイズフィルタは、信号入力端子、信号出力端子および、それぞれに対応した２つの接地端子を備え、信号入力端子に印加された直流電圧の高周波成分を除去して前記信号出力端子から出力する、とのことである。
【特許文献１】特開２００５−７９７６２号公報（請求項１、第００４４段落）
【特許文献２】特開２００７−１０４２６６号公報（請求項１）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１においては、高周波信号の１／４波長より小さな開口幅を有するスリットを設け、不要放射を軽減しているが、広い周波数域のノイズを反射するため、電磁波を発生させた元の回路側にも悪影響を及ぼすことになる。特許文献２においては、線路素子（伝送線路型ノイズフィルタ）による電源デカップリングを行っているが、線路素子に接続されたビアをフィルタとして用いることに関しては記載されていない。ビアを利用してフィルタを形成することで、線路素子の高性能化を余分な占有面積を増加させることなく実現できる。
【０００９】
線路素子を用いた回路間のデカップリング方法として、図１３のような回路を考えることができる。図１３は、線路素子の回路間デカップリングへの応用例を示す模式的な平面図と断面図である。具体的には、図１３（ａ）には回路５０の平面図を示すが、説明の便宜から、信号配線層１０９及びグランドプレーン１１０を省略して、電源プレーン１１１を透視して示している。また、図１３（ｂ）は、図１３（ａ）のＤ−Ｄ’での断面図を示している
【００１０】
回路５０は、図１３（ｂ）に示すとおり、上側より、信号配線層１０９、グランドプレーン１１０、電源プレーン１１１、及び信号配線層１１２よりなる４層基板として形成されている。線路素子１００は、誘電体膜１０７を金属板１０８ａ，１０８ｂで挟んだ構造となっており、電源プレーン１１１とグランドプレーン１１０との間に接続されている。より具体的には、電源プレーン１１１−グランドプレーン１１０とスイッチング素子に接続される配線線路の間に４端子接続される。回路５０では、スイッチング素子に接続される配線線路は、島状分離された第２電源プレーン領域１０２と全体で共通なグランドプレーン１１０とからなっている。これは、電源プレーン１１１を第１電源プレーン領域１０１と第２電源プレーン領域１０２とに分離し間に線路素子１００を設けたほうが線路素子１００によるデカップリング効果が高まるからである。一方、グランドプレーン１１０は全体としての低インピーダンスを優先して分離されていない。線路素子１００の金属板１０８ａは、ビア１０３を介して電源配線の一端が第２電源プレーン領域１０２と、ビア１０６を介して電源配線の他端が第１電源プレーン領域１０１と接続されている。また、線路素子１００の金属板１０８ｂは、ビア１０４，１０５を介してグランド配線の両端がグランドプレーン１１０と接続されている。
【００１１】
ところが、回路５０では、電磁波１３０が線路素子１００により全て反射されず、線路素子１００に接続されているビア列たるビア１０３，１０６の隙間からもれて、電源−グランドプレーンに伝達（図１３（ｂ）中右から左に伝達）してしまうという課題がある。したがって、所望の電磁波を含む多くの電磁波を確実に反射できないという課題がある。
【００１２】
一方で、線路素子に接続されたビアをフィルタとして電磁波を反射する場合における実使用上の要請として、全ての電磁波を反射することまでは求められない。図１４は、ＲＦ回路とデジタル回路が混載された無線回路の一例の模式的な平面図である。無線回路１１５においては、デジタル回路１１３からの電磁放射による電磁波が、ＲＦ回路１１４にもれこむことを抑制することが重要となるが、ＲＦ回路１１４の信号周波数帯は限定されている。このため、デジタル回路１１３で発生した電磁放射のうち、信号周波数帯に影響がある成分のみを線路素子に接続されたビアによりフィルタリングすればよい。例えば、無線ＬＡＮのＩＥＥＥ８０２．１１ａやＩＥＥＥ８０２．１１ｇではキャリアの周波数は２．４ＧＨｚであり信号帯域は２０ＭＨｚである。また、キャリアの周波数の高周波化や信号帯域の広帯域化が進められている。こうした特定のキャリアの周波数を反射するような機能を線路素子に接続されたビアによりフィルタリングすればよい。
【００１３】
無線回路１１５において、デジタル回路１１３の電源−グランドプレーンを線路素子１００で接続した場合、電磁結合の経路としては線路素子１００の内部伝達（金属板１０８ａ，１０８ｂを伝達するもの）と外部の直接結合（電磁波１３０）とが考えられる。線路素子１００（図１３参照）で接続することで両者の電磁結合を高周波広帯域に渡って遮断することはできる。しかしながら、電磁結合が全て線路素子１００の内部を伝達すれば線路素子１００の遮断性能は高いが、実際は、線路素子１００の入力と出力の線路素子１００外部を経由した直接結合も存在する。したがって、電磁結合のうちの外部を直接結合する電磁波を確実に遮断することが重要となる。特に無線回路においては、上記特定周波数帯域の電磁結合のうち外部を直接結合する電磁波を確実に遮断することが重要となる。
【００１４】
本発明の目的は、上記課題を解決するためになされたものである。より具体的には、小型化及び所望の電磁波を確実に反射することができる回路を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するための本発明の回路は、電源プレーンと、グランドプレーンと、前記電源プレーン及び前記グランドプレーンの間に接続される線路素子と、を備え、少なくとも、前記線路素子の一端と前記電源プレーン又は前記グランドプレーンとが複数のビアで接続され、該複数のビアを、前記電源プレーン及び前記グランドプレーン間を伝搬する電磁波の進行方向に対して略垂直に配置するとともに、隣接するビア同士を前記電磁波の波長の実効値の１／４の奇数倍の距離だけ前記進行方向にずらすことにより前記複数のビアをジグザグ状に配置する、ことを特徴とする。
【００１６】
本発明の回路の好ましい態様においては、前記線路素子の両端が、前記電源プレーン及び前記グランドプレーンとそれぞれ接続される。
【００１７】
本発明の回路の好ましい態様においては、前記隣接するビア同士が、前記電磁波の波長の実効値の１／４の距離だけ前記進行方向にずらして配置される。
【００１８】
本発明の回路の好ましい態様においては、前記電源プレーンが第１電源プレーン領域及び第２電源プレーン領域に分割されるとともに、前記線路素子の両端がそれぞれ前記第１電源プレーン領域及び前記第２電源プレーン領域に接続される。
【００１９】
上記課題を解決するための本発明の半導体回路は、前記回路を用いる、ことを特徴とする。
【発明の効果】
【００２０】
本発明によれば、小型化及び所望の電磁波を確実に反射することができる回路を提供することができる。電磁波の反射については、より具体的には、スイッチング素子で発生したスイッチングノイズに基づく電磁ノイズについて、特定の周波数成分の伝達を抑制することができるようになる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施例につき説明するが、本発明は以下の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲において任意に変形して実施することができる。
【００２２】
図１は、本発明の回路の第１の実施例を示す模式的な平面図と断面図である。具体的には、図１（ａ）には回路５１の平面図を示すが、説明の便宜から、信号配線層１０及びグランドプレーン１１を省略して、電源プレーン１２を透視して示している。また、図１（ｂ）は、図１（ａ）のＡ−Ａ’での断面図を示している。
【００２３】
回路５１は、電源プレーン１２と、グランドプレーン１１と、電源プレーン１２及びグランドプレーン１１の間に接続される線路素子１と、を備え、少なくとも、線路素子１の両端と電源プレーン１２とが複数のビア４，７で接続され、複数のビア４，７を、電源プレーン１２及びグランドプレーン１１間を伝搬する電磁波１３１の進行方向に対して略垂直に配置するとともに、隣接するビア４，７同士を電磁波１３１の波長の実効値の１／４の奇数倍の距離だけ電磁波１３１の進行方向にずらすことにより複数のビア４，７をジグザグ状に配置している。なお、回路５１では、線路素子１の両端が、電源プレーン１２とそれぞれ複数のビア４，７で接続されているが、複数のビアは線路素子の少なくとも一端に設けられていれば本発明の効果を奏することができる。また、回路５１では、後述するようにデカップリング効果の観点から、電源プレーン１２が第１電源プレーン領域２及び第２電源プレーン領域３に分割されるとともに、線路素子１の両端がそれぞれ第１電源プレーン領域２及び第２電源プレーン領域３に接続されている。但し、電源プレーンは分割せずに平板状に設けてもよい。さらに、回路５１は半導体回路に用いることができるが、これに限られるものではない。
【００２４】
回路５１は、より具体的には、図１（ｂ）に示すとおり、上側より、信号配線層１０、グランドプレーン１１、電源プレーン１２、及び信号配線層１３よりなる４層基板に形成されている。線路素子１は、誘電体膜８を金属板９ａ，９ｂで挟んだ構造となっており、金属板９ａは電源配線、金属板９ｂはグランド配線となっている。そして、線路素子１は、電源プレーン１２とグランドプレーン１１との間に接続されている。より具体的には、電源プレーン１２−グランドプレーン１１とスイッチング素子に接続される配線線路の間に４端子接続される。回路５１では、スイッチング素子に接続される配線線路は、島状分離された第２電源プレーン領域３と全体で共通なグランドプレーン１１とからなっている。これは、電源プレーン１２を第１電源プレーン領域２と第２電源プレーン領域３とに分離し間に線路素子１を設けたほうが線路素子１によるデカップリング効果が高まるからである。一方、グランドプレーン１１は全体としての低インピーダンスを優先して分離されていない。線路素子１の金属板９ａは、ビア４ａ，４ｂ，４ｃ，４ｄを介して電源配線の一端が第２電源プレーン領域３と、ビア７ａ，７ｂ，７ｃ．７ｄを介して電源配線の他端が第１電源プレーン領域２と接続されている。また、線路素子１の金属板９ｂは、ビア５，６を介してグランド配線の両端がグランドプレーン１１と接続されている。
【００２５】
回路５１においては、第１電源プレーン領域２と線路素子１の金属板９ａとは、複数、具体的には４本のビア７ａ，７ｂ，７ｃ，７ｄで接続されており、第２電源プレーン領域３と線路素子１の金属板９ａとは、複数、具体的には４本のビア４ａ，４ｂ，４ｃ，４ｄで接続されている。
【００２６】
回路５１においては、複数のビア４ａ，４ｂ，４ｃ，４ｄが、電源プレーン１２及びグランドプレーン１１間を伝搬する電磁波１３１の進行方向に対して略垂直に配置されている。同様に、複数のビア７ａ，７ｂ，７ｃ，７ｄが、電源プレーン１２及びグランドプレーン１１間を伝搬する電磁波１３１の進行方向に対して略垂直に配置されている。さらに、複数のビア４ａ，４ｂ，４ｃ，４ｄにおいて、隣接する、ビア４ａとビア４ｂ、ビア４ｂとビア４ｃ、ビア４ｃとビア４ｄの間を、それぞれ電磁波１３１の波長の実効値の１／４の奇数倍の距離ｇだけ、電磁波１３１の進行方向にずらすことにより４本のビア４ａ，４ｂ，４ｃ，４ｄをジグザグ状に配置している。同様に、複数のビア７ａ，７ｂ，７ｃ，７ｄにおいて、隣接する、ビア７ａとビア７ｂ、ビア７ｂとビア７ｃ、ビア７ｃとビア７ｄの間を、それぞれ電磁波１３１の波長の実効値の１／４の奇数倍の距離ｇだけ、電磁波１３１の進行方向にずらすことにより４本のビア７ａ，７ｂ，７ｃ，７ｄをジグザグ状に配置している。なお、距離ｇは、円筒状のビア４ａ，４ｂ，４ｃ，４ｄ及びビア７ａ，７ｂ，７ｃ，７ｄそれぞれの中心で測定して決めている。また、より具体的には、回路５１では、距離ｇを電磁波１３１の波長の実効値の１／４としている。すなわち、距離ｇは、奇数倍（１倍、３倍、５倍、７倍・・・）のうちの１倍に設定されている。これにより、回路５１をより小型化することができる。
【００２７】
回路５１において、線路素子１の接続ビア列の配置を上記のようなジグザグ状の配置とすることにより、スイッチング素子で発生したスイッチングノイズに基づく電磁ノイズの接続ビア列から漏れ出す成分のうち、特定の周波数成分の伝達に対してフィルタリング効果を持たせることができるようになる。なお、設計が容易となる観点から、ビア４ａ，４ｂ，４ｃ，４ｄ及びビア７ａ，７ｂ，７ｃ，７ｄはそれぞれ等間隔にジグザグ状に配置されているが、必ずしも等間隔に設置する必要はない。また、隣接するビア４ａとビア４ｂとの横方向（図１（ａ）でＡ−Ａ’断面に垂直な方向、図１（ｂ）では奥行き方向）の間隔は、電磁波１３１の波長と同等の距離としている。これは、ビア４ｂとビア４ｃ、ビア４ｃとビア４ｄ、ビア７ａとビア７ｂ、ビア７ｂとビア７ｃ、及びビア７ｃとビア７ｄにおいても同様である。ただ、本発明の要旨の範囲内であれば、上記の横方向の間隔は特に制限されない。
【００２８】
回路５１においては、ビア４，７の配置を所定の間隔をもってジグザグ状に配置しているが、これにより、上述の外部の直接的な電磁結合を抑制することができる。すなわち、上述のとおり、無線回路において、デジタル回路の電源−グランドプレーンを線路素子で接続した場合、電磁結合の経路としては線路素子の内部伝達と外部の直接結合とが考えられるが、本発明においては、両者を遮断することができるので、無線回路とデジタル回路の信号帯域成分の伝達性の電磁結合を完全に遮断することができる。
【００２９】
図２は、本発明の回路を簡略化した模式的な平面図と断面図である。具体的には、図２（ａ）には回路５２の平面図を示すが、説明の便宜から、グランドプレーン１１を省略して、電源プレーン１２を透視して示している。また、図２（ｂ）は、図１（ａ）のＢ−Ｂ’での断面図を示している。
【００３０】
回路５２は、図１に示す回路５１において、信号配線層１０，１３及びビア５，６を省略し、電源プレーン１２を構成する第１電源プレーン領域２と第２電源プレーン領域３とを、第２電源プレーン領域３が第１電源プレーン領域２に囲まれるような形態（島状に分離した形態）ではなく、第１電源プレーン領域２と第２電源プレーン領域３とを対抗するように分離して配置したものである。
【００３１】
回路５２においては、ビア列４とビア列７との間の距離は４０ｍｍ、ビア列４，７それぞれにおいて電磁波１３１の伝送方向にずらした距離ｇ（ビア伝送方向間隔）は２．５ｍｍ、電磁波１３１の伝送方向垂直方向（図２（ａ）ではＢ−Ｂ’断面と垂直な方向、図２（ｂ）では奥行き方向）の間隔は２．５ｍｍ、ビア直径は０．５ｍｍとしている。基板内（グランドプレーン１１と電源プレーン１２内）の誘電体の比誘電率は４．３としている。本構造に関して、ｍｗ−ｓｔｕｄｉｏで電磁界シミュレーションを行い、Ｐｏｒｔを両端に設けＳパラメータの計算と電源プレーン開口部からの放射に関して計算を行った。
【００３２】
図８は、ビアを電磁波の進行方向にずらさない回路を簡略化した模式的な平面図と断面図である。具体的には、図８（ａ）には回路５３の平面図を示すが、説明の便宜から、グランドプレーン１１０を省略して、電源プレーン１１１を透視して示している。また、図８（ｂ）は、図８（ａ）のＥ−Ｅ’での断面図を示している。
【００３３】
回路５３においては、複数のビア１０３，１０６を電磁波１３１の進行方向に対して、電磁波１３１の波長の実効値の１／４の距離だけずらすということをしていない。すなわち、ビア１０３，１０６は１列に並んでいる。回路５３は、具体的には、ビア１０３，１０６は１列に並べ、その間隔を２．５ｍｍとしたこと以外は、回路５２と同様の構成とした。そして、回路５３についても回路５２と同様に、ｍｗ−ｓｔｕｄｉｏで電磁界シミュレーションを行い、Ｐｏｒｔを両端に設けＳパラメータの計算と電源プレーン開口部からの放射に関して計算を行った。
【００３４】
図３は、図２に示す回路のＳパラメータ（Ｓ２１）の計算結果を示すグラフである。図９は、図８に示す回路のＳパラメータ（Ｓ２１）の計算結果を示すグラフである。図２に示す回路５２の寸法の場合、特定の周波数は１４．５ＧＨｚ（特定波長（電磁波１３１の波長）＝４×√εｒ×距離ｇ＝４×√４．３×２．５ｍｍ＝２０．７ｍｍとなるので）である。実際に図３及び図９に示されるとおり、図２の回路５２は、図８の回路５３に比して、１４ＧＨｚでの減衰が認められる。なお、特定波長の算出には垂直入射時の多層膜干渉の式を利用している。図２の回路５２においては、多層のビアを多層膜として特定波長を算出しているために多少のずれが認められるが、設計の目安として十分使用可能と考えられる。
【００３５】
図４は、図２に示す回路における電源プレーン開口からの放射を示すグラフである。図１０は、図８に示す回路における電源プレーン開口からの放射を示すグラフである。図４，１０を比較してわかるように、放射に関しては両者の差は小さい。一般に無線回路とデジタル回路の電磁結合は、電源―グランドを介した伝達性のノイズと、電源プレーン開口からの放射による空間性のノイズとの２種類が考えられているが、本発明を適用して、ビアをジグザグに配置しても、電源プレーン開口からの放射による空間性のノイズには悪影響がないと考えられる。なお、伝達性のノイズが低減されることは上記のとおりである。
【００３６】
以上より、本発明の回路構成を採用することにより、特定の周波数の電源ノイズの電源プレーン−グランドプレーンを介した伝達が低減できる一方で、電源プレーン開口からの放射は差が無く、悪影響が発生しないことが示された。
【００３７】
図５は、図２の回路の複数のビアの電磁波方向のずらし量をさらに１／５（ｇ＝０．５ｍｍ）にした場合におけるＳパラメータ（Ｓ２１）の計算結果を示すグラフである。図１１は、図８の回路の複数のビアの間隔をさらに１／５（０．５ｍｍ）にした場合におけるＳパラメータ（Ｓ２１）の計算結果を示すグラフである。図６は、図２の回路の複数のビアの電磁波方向のずらし量をさらに１／５（ｇ＝０．５ｍｍ）にした場合における電源プレーン開口からの放射を示すグラフである。図１２は、図８の回路の複数のビアの間隔をさらに１／５（０．５ｍｍ）にした場合における電源プレーン開口からの放射を示すグラフである。
【００３８】
図６，１２を比較してわかるように、複数のビアを電磁波の進行方向にずらした場合とずらさない場合とで放射はほとんど変わらないことがわかる。一方で、図５，１１を比較してわかるように、減衰の周波数が、先に示した図２の回路５２の寸法（ｇ＝２．５ｍｍ）における１４．５ＧＨｚの５倍の７２．５ＧＨｚ近辺に移動していることがわかる。
【００３９】
図７は、本発明の回路の第２の実施例を示す模式的な平面図と断面図である。具体的には、図７（ａ）には回路５４の平面図を示すが、説明の便宜から、信号配線層１０を省略して、電源プレーン１２を透視して示している。また、図７（ｂ）は、図７（ａ）のＣ−Ｃ’での断面図を示している。
【００４０】
回路５４は、電源プレーン１２と、グランドプレーン１１と、電源プレーン１２及びグランドプレーン１１の間に接続される線路素子１と、を備え、少なくとも、線路素子１の両端とグランドプレーン１１とが複数のビア５，６で接続され、複数のビア５，６を、電源プレーン１２及びグランドプレーン１１間を伝搬する電磁波１３１の進行方向に対して略垂直に配置するとともに、隣接するビア５，６同士を電磁波１３１の波長の実効値の１／４の奇数倍の距離だけ電磁波１３１の進行方向にずらすことにより複数のビア５，６をジグザグ状に配置している。なお、回路５４では、線路素子１の両端が、グランドプレーン１１とそれぞれ複数のビア５，６で接続されているが、複数のビアは線路素子の少なくとも一端に設けられていれば本発明の効果を奏することができる。
【００４１】
回路５４は、電源プレーン１２とグランドプレーン１１との上下が入れ替わったこと、電源プレーン１２とグランドプレーン１１との間に存在するビア５，６が線路素子１の金属板９ｂとグランドプレーン１１とを接続するビアとなっていること、以外は、図１に示す回路５１と同様である。したがって、設計のバリエーションも回路５１で説明したものと同様のものを採用することができる。回路５４においても、図１に示す回路５１と同様の効果が得られる。
【００４２】
なお、本発明の回路は、線路素子の接続ビアのうち、電源、グランドに関わらず、基板の電源プレーンとグランドプレーン間に存在するビアを用いて構成することができる。
【図面の簡単な説明】
【００４３】
【図１】本発明の回路の第１の実施例を示す模式的な平面図と断面図である。
【図２】本発明の回路を簡略化した模式的な平面図と断面図である。
【図３】図２に示す回路のＳパラメータ（Ｓ２１）の計算結果を示すグラフである。
【図４】図２に示す回路における電源プレーン開口からの放射を示すグラフである。
【図５】図２の回路の複数のビアの電磁波方向のずらし量をさらに１／５（ｇ＝０．５ｍｍ）にした場合におけるＳパラメータ（Ｓ２１）の計算結果を示すグラフである。
【図６】図２の回路の複数のビアの電磁波方向のずらし量をさらに１／５（ｇ＝０．５ｍｍ）にした場合における電源プレーン開口からの放射を示すグラフである。
【図７】本発明の回路の第２の実施例を示す模式的な平面図と断面図である。
【図８】ビアを電磁波の進行方向にずらさない回路を簡略化した模式的な平面図と断面図である。
【図９】図８に示す回路のＳパラメータ（Ｓ２１）の計算結果を示すグラフである。
【図１０】図８に示す回路における電源プレーン開口からの放射を示すグラフである。
【図１１】図８の回路の複数のビアの間隔をさらに１／５（０．５ｍｍ）にした場合におけるＳパラメータ（Ｓ２１）の計算結果を示すグラフである。
【図１２】図８の回路の複数のビアの間隔をさらに１／５（０．５ｍｍ）にした場合における電源プレーン開口からの放射を示すグラフである。
【図１３】線路素子の回路間デカップリングへの応用例を示す模式的な平面図と断面図である。
【図１４】ＲＦ回路とデジタル回路が混載された無線回路の一例の模式的な平面図である。
【符号の説明】
【００４４】
５０，５１，５２，５３，５４  回路
１，１００  線路素子
２，１０１  第１電源プレーン領域
３，１０２  第２電源プレーン領域
４（４ａ，４ｂ，４ｃ，４ｄ），５，６，７（７ａ，７ｂ，７ｃ，７ｄ），１０３，１０４，１０５，１０６  ビア
８，１０７  誘電体膜
９（９ａ，９ｂ），１０８（１０８ａ，１０８ｂ）  金属板
１０，１３，１０９，１１２  信号配線層
１１，１１０  グランドプレーン
１２，１１１  電源プレーン
１１３  デジタル回路
１１４  ＲＦ回路
１１５  無線回路
１３０，１３１  電磁波
【図１】
2009224566.tif 000003
【図２】
2009224566.tif 000004
【図３】
2009224566.tif 000005
【図４】
2009224566.tif 000006
【図５】
2009224566.tif 000007
【図６】
2009224566.tif 000008
【図７】
2009224566.tif 000009
【図８】
2009224566.tif 000010
【図９】
2009224566.tif 000011
【図１０】
2009224566.tif 000012
【図１１】
2009224566.tif 000013
【図１２】
2009224566.tif 000014
【図１３】
2009224566.tif 000015
【図１４】
2009224566.tif 000016