(57)【要約】      （修正有）【課題】1ｍｍ2以下の小さいチップが多数配置されたウェハのアライメントを容易且つ正確に行えるようにする。【解決手段】アライメントマーク１は、ウェハに対するパターン転写に用いられるレチクル５のスクライブライン領域３に、素子構成要素のパターンを密集して配置することにより構成されている。アライメントマーク１とその周囲環境との間において十分なコントラストを確保できるため、検査・測定設備がアライメントマーク１をユニークマークとして容易に認識することができるので、アライメントマーク認識不良を防止してウェハのアライメントを正確に実施することができる。【選択図】図１
2009251455.tif 000002
【特許請求の範囲】
【請求項１】
ウェハに対するパターン転写に用いられるレチクルのスクライブライン領域に、素子構成要素のパターンを密集して配置することにより構成されていることを特徴とするアライメントマーク。
【請求項２】
請求項１に記載のアライメントマークにおいて、
前記素子構成要素のパターンのサイズは、チップサイズの１／１００以下であることを特徴とするアライメントマーク。
【請求項３】
請求項１又は２に記載のアライメントマークにおいて、
前記素子構成要素のパターンはドットパターンであることを特徴とするアライメントマーク。
【請求項４】
請求項１〜３のいずれか１項に記載のアライメントマークにおいて、
前記素子構成要素は、シリコン領域、素子分離領域又は配線の少なくとも１つであることを特徴とするアライメントマーク。
【請求項５】
請求項１〜４のいずれか１項に記載のアライメントマークにおいて、
前記スクライブライン領域は、第１の方向に沿って延びる複数の第１のスクライブライン領域と、前記第１の方向に対して垂直な第２の方向に沿って延びる複数の第２のスクライブライン領域とを有することを特徴とするアライメントマーク。
【請求項６】
請求項５に記載のアライメントマークにおいて、
前記複数の第１のスクライブライン領域のうちの２つ以上の第１のスクライブライン領域に５ｍｍ以上で且つ１５ｍｍ以下の同じ長さで配置されていることを特徴とするアライメントマーク。
【請求項７】
請求項５に記載のアライメントマークにおいて、
前記複数の第２のスクライブライン領域のうちの２つ以上の第２のスクライブライン領域に５ｍｍ以上で且つ１５ｍｍ以下の同じ長さで配置されていることを特徴とするアライメントマーク。
【請求項８】
請求項６又は７に記載のアライメントマークにおいて、
前記スクライブライン領域の幅全体に亘って配置されていることを特徴とするアライメントマーク。
【請求項９】
請求項１〜８のいずれか１項に記載のアライメントマークが転写されていることを特徴とするウェハ。
【請求項１０】
請求項１〜８のいずれか１項に記載のアライメントマークを２回の露光ショットによってウェハ上の異なる２箇所に転写した後、当該２箇所のそれぞれに転写されたアライメントマーク及びその周辺領域の画像を検査測定装置に記憶させ、当該各画像の比較結果を用いて前記ウェハのアライメントを行うことを特徴とするアライメント方法。
【請求項１１】
請求項６に記載のアライメントマークを２回の露光ショットによって、ウェハ上における前記第１の方向に沿って並ぶ２箇所に転写した後、当該２箇所のそれぞれに転写されたアライメントマーク及びその周辺領域の画像を検査測定装置に記憶させ、当該各画像の比較結果を用いて前記ウェハのアライメントを行うことを特徴とするアライメント方法。
【請求項１２】
請求項７に記載のアライメントマークを２回の露光ショットによって、ウェハ上における前記第２の方向に沿って並ぶ２箇所に転写した後、当該２箇所のそれぞれに転写されたアライメントマーク及びその周辺領域の画像を検査測定装置に記憶させ、当該各画像の比較結果を用いて前記ウェハのアライメントを行うことを特徴とするアライメント方法。
【請求項１３】
請求項１０〜１２のいずれか１項に記載のアライメント方法において、
前記２回の露光ショットの縮小倍率は１倍以上で且つ５倍以下であることを特徴とするアライメント方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造の検査・測定工程において使用するアライメントマーク及び当該アライメントマークを使用したアライメント方法に関する。
【背景技術】
【０００２】
本願において、アライメントマーク（アライメント構造）という用語は、ウェハ上の絶対位置又は相対位置を識別するために用いられる任意の測定マークを意味する。具体的には、
（１）異なる層に設けられた２つのパターンの間のずれを比較するために露光装置又は重ね合わせターゲットにおけるステージにウェハをアライメントするためのマーク
（２）ライブラリ又は基準ウェハから得られる基準データと比較することによってウェハ上の絶対位置を測定するためのマーク（レジストレーションマーク）
（３）ウェハ上に配線や絶縁膜を所定の形状で形成する工程等の工程を終了する毎に配線の短絡や切断の有無又はパーティクルが付着しているか否か等の検査・解析を行う際の座標の原点を決定するためのマーク
等を総称して本願ではアライメントマークという。
【０００３】
図１２は特許文献１に開示されたアライメントマーク及びその周辺部の平面図であり、図１３は、図１２に示すアライメントマークが設けられたチップ領域の平面図である。
【０００４】
図１２に示すアライメントマーク１０１は、右上部を切り欠いた３／４円形状を有している。すなわち、アライメントマーク１０１は、右上部に直角部１０６を１つだけ有している。図１３に示すように、アライメントマーク１０１は、スクライブライン１０５に囲まれており且つメモリセル１０４ａ〜１０４ｄが配置されているチップ能動領域１０７の隅部に形成されている。ここで、アライメントマーク１０１は、検査・解析工程を実施する前のエッチング工程においてエッチング除去される部材であるアルミニウムを用いて形成されている。また、図１２に示すように、アライメントマーク１０１の近傍にはアルミニウム配線１０２が配置されている。アルミニウム配線１０２の角部は、アライメントマーク１０１の直角部１０６と異なる角度にアルミニウム配線１０２を折り曲げることによって形成されている。このようにすると、アライメントマーク１０１の近傍に直角部１０６と同じ向きの直角を有するパターンが存在しないようにすることができる。すなわち、検査・解析装置の位置決め機構の視野領域１１０においてアライメントマーク１０１を認識したときに、視野領域１１０内にアライメントマーク１０１の直角部１０６以外の他の直角部を有するパターンが存在しないようにすることができる。これにより、視野領域１１０内に形成されている十字状位置合わせマーク１１５の直角部をアライメントマーク１０１の直角部１０６に確実に合わせることができるため、アライメントを行う際に検査・解析装置が誤認識や認識不能を生じるおそれがなくなるので、アライメントを確実に行うことができる。
【特許文献１】特開２０００−１３８１４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示されたアライメントマーク等の従来のアライメントマークによると、ＲＦ−ＩＣ（integrated circuit）やディスクリートＩＣ等のようにチップサイズが１ｍｍ2 以下の小さい製品を製造する際にアライメントマーク認識不良が発生している。
【０００６】
前記に鑑み、本発明は、１ｍｍ2 以下の小さいチップが多数配置されたウェハのアライメントを容易且つ正確に行えるようにすることを目的としている。
【課題を解決するための手段】
【０００７】
前記の目的を達成するために、従来のアライメントマークによって、１ｍｍ2 以下の小さいチップが多数配置されたウェハのアライメントを正確に行うことができない原因を本願発明者が検討した結果、以下のような知見を得るに至った。
【０００８】
検査・測定設備を用いた半導体ウェハのアライメントにおいて、ＣＣＤ（Charge Coupled Device ）カメラ等の撮像手段によってウェハの画像を電気信号に変換し、その画像信号に基づいてアライメントマークの位置情報を計測する方式が知られている。ここで、画像信号の分解能を向上させるためには、アライメントマークとその周囲との間のコントラストが要求される。また、前述の方式を用いたアライメントの実施手順としては、まず、アライメントマーク及びその周囲の画像を記憶させておき、次に、縦方向又は横方向にずらした２つの露光ショットによってアライメントマークを転写し、転写されたアライメントマークを認識させる。ところが、チップサイズが１ｍｍ2 以下の小チップ品種の場合、露光領域内に占めるスクライブライン領域の割合が大きくなるため、ウェハの画像全体が黒く見えるので、アライメントマークとその周囲とのコントラストが弱くなってしまう。すなわち、前述の特許文献１に開示されたアライメントマーク等の従来のアライメントマークによると、周囲環境に対するコントラストを十分に確保することができないため、検査・測定装置がアライメントマークを認識できないので、アライメント不良が発生してしまう。さらに、従来のアライメントマークによると、低倍率でのアライメントを実施する際（露光ショットによるアライメントマークの転写を小さい縮小倍率で実施する際）には、検査・測定設備の視野領域に対してアライメントマークが小さくなりすぎる結果、アライメントマーク認識不良が発生してしまうという問題が生じる。
【０００９】
本発明は、前述の知見に基づくものであって、具体的には、本発明に係るアライメントマークは、ウェハに対するパターン転写に用いられるレチクルのスクライブライン領域に、素子構成要素のパターンを密集して配置することにより構成されている。
【００１０】
尚、本発明において、「パターンが密集して配置された領域」とは、例えば複数の凹部が当該凹部の幅と同程度の間隔を置いて配置されている領域をいうものとする。ここで、凹部とは、素子分離を形成する場合にはフィールド酸化膜を形成しない箇所であり、多結晶シリコンや配線を形成する場合にはそれらがエッチングされている箇所である。
【００１１】
本発明に係るアライメントマークによると、当該アライメントマークが転写された半導体ウェハにおいて検査・測定設備によりアライメントを実施するために、まず、アライメントマーク及びその周囲環境の画像を記憶させ、次に、縦方向又は横方向にずらした２つの露光ショットによってアライメントマークを認識させた場合に、次のような効果が得られる。すなわち、本発明に係るアライメントマークは、レチクルのスクライブライン領域に、素子構成要素のパターンを密集して配置することにより構成されているため、チップサイズが１ｍｍ2 以下となって露光領域内に占めるスクライブライン領域の割合が大きくなったとしても、ウェハの画像全体が黒く見えることを防止することができる。従って、アライメントマークとその周囲環境との間のコントラストについて、検査・測定設備で一般的に必要とされるレベルを確保できるため、アライメントマークを容易に認識することができるので、アライメントマーク認識不良を防止してウェハのアライメントを正確に実施することができる。
【００１２】
また、本発明に係るアライメントマークは、半導体製造プロセスにおいてウェハ上の最下層である素子分離の形成工程から上層である配線の形成工程までの各工程で形成可能であるため、ほぼ全ての製造工程での検査・測定において前述の効果を得ることができる。
【００１３】
本発明に係るアライメントマークにおいて、前記素子構成要素のパターンのサイズは、チップサイズの１／１００以下であることが好ましい。
【００１４】
本発明に係るアライメントマークにおいて、前記素子構成要素のパターンはドットパターンであることが好ましい。
【００１５】
本発明に係るアライメントマークにおいて、前記素子構成要素は、シリコン領域、素子分離領域又は配線の少なくとも１つであることが好ましい。このようにすると、例えば多結晶シリコン、素子分離、配線等の加工により、アライメントマークを構成する段差を簡単に形成することができる。
【００１６】
前記スクライブライン領域が、第１の方向に沿って延びる複数の第１のスクライブライン領域と、前記第１の方向に対して垂直な第２の方向に沿って延びる複数の第２のスクライブライン領域とを有する場合、本発明に係るアライメントマークは、前記複数の第１のスクライブライン領域のうちの２つ以上の第１のスクライブライン領域に５ｍｍ以上で且つ１５ｍｍ以下の同じ長さで配置されているか、又は前記複数の第２のスクライブライン領域のうちの２つ以上の第２のスクライブライン領域に５ｍｍ以上で且つ１５ｍｍ以下の同じ長さで配置されていることが好ましい。また、この場合、本発明に係るアライメントマークは、スクライブライン領域の幅全体に亘って配置されていることが特に好ましい。このようにすると、等倍から５倍程度までの低倍率でアライメントを実施する際に、検査・測定設備における画像を記憶させる認識領域（視野領域）に対してアライメントマークの大きさを十分に確保することができる。従って、縦方向（例えば前述の第１の方向）又は横方向（例えば前述の第２の方向）にずらした２つの露光ショットを用いてアライメントを実施する際に、アライメントマークが検査・測定設備の認識領域から外れてしまうという認識不良を防止できるので、アライメントを正確に実施することができる。
【００１７】
本発明に係るウェハは、以上に述べた本発明に係るアライメントマークが転写されている。従って、本発明に係るアライメントマークと同様の効果を奏する。
【００１８】
本発明に係る第１のアライメント方法は、以上に述べた本発明に係るアライメントマークを２回の露光ショットによってウェハ上の異なる２箇所に転写した後、当該２箇所のそれぞれに転写されたアライメントマーク及びその周辺領域の画像を検査測定装置に記憶させ、当該各画像の比較結果を用いて前記ウェハのアライメントを行う。従って、本発明に係るアライメントマークと同様の効果を奏する。
【００１９】
また、本発明に係る第２のアライメント方法も本発明に係るアライメントマークを用いたアライメント方法であって、レチクルのスクライブライン領域は、第１の方向に沿って延びる複数の第１のスクライブライン領域と、前記第１の方向に対して垂直な第２の方向に沿って延びる複数の第２のスクライブライン領域とを有しており、アライメントマークは、前記複数の第１のスクライブライン領域のうちの２つ以上の第１のスクライブライン領域に５ｍｍ以上で且つ１５ｍｍ以下の同じ長さで配置されており、当該アライメントマークを２回の露光ショットによって、ウェハ上における前記第１の方向に沿って並ぶ２箇所に転写した後、当該２箇所のそれぞれに転写されたアライメントマーク及びその周辺領域の画像を検査測定装置に記憶させ、当該各画像の比較結果を用いて前記ウェハのアライメントを行う。従って、本発明に係るアライメントマークと同様の効果を奏する。
【００２０】
また、本発明に係る第３のアライメント方法も本発明に係るアライメントマークを用いたアライメント方法であって、レチクルのスクライブライン領域は、第１の方向に沿って延びる複数の第１のスクライブライン領域と、前記第１の方向に対して垂直な第２の方向に沿って延びる複数の第２のスクライブライン領域とを有しており、アライメントマークは、前記複数の第２のスクライブライン領域のうちの２つ以上の第２のスクライブライン領域に５ｍｍ以上で且つ１５ｍｍ以下の同じ長さで配置されており、当該アライメントマークを２回の露光ショットによって、ウェハ上における前記第２の方向に沿って並ぶ２箇所に転写した後、当該２箇所のそれぞれに転写されたアライメントマーク及びその周辺領域の画像を検査測定装置に記憶させ、当該各画像の比較結果を用いて前記ウェハのアライメントを行う。従って、本発明に係るアライメントマークと同様の効果を奏する。
【００２１】
尚、本発明に係る第１〜第３のアライメント方法において、前記２回の露光ショットの縮小倍率が１倍以上で且つ５倍以下であると、従来と比べて、前述の効果がより顕著に発揮される。
【発明の効果】
【００２２】
以上に説明したように、本発明によると、１ｍｍ2 以下の小さいチップが多数配置されたウェハのアライメントを行う際にも、検査・測定装置が誤認識を生じたり、認識不能となるおそれがないので、アライメントを確実且つ容易に行うことができる。
【発明を実施するための最良の形態】
【００２３】
（実施形態）
以下、本発明の一実施形態に係るアライメントマーク、具体的には、ウェハに対するパターン転写に用いられる露光用レチクル上のアライメントマークについて、図面を参照しながら説明する。
【００２４】
図１は、本実施形態のアライメントマークが設けられた露光用レチクルの平面図である。図１に示すように、露光用レチクル５は、格子状に配置されたスクライブライン領域３と、スクライブライン領域３により区画された複数のチップ領域４とを有している。また、露光用レチクル５の周縁部には重ね合わせマーク２（基準となるレイヤとの重ね合わせずれを測定するためのマーク）が設けられている。
【００２５】
本実施形態の特徴として、アライメントマーク１は、レチクル５のスクライブライン領域３に、例えば素子分離領域や配線等の素子構成要素のパターンを密集して配置することにより構成されている。ここで、素子分離領域のパターンとは、例えばバイポーラトランジスタの素子分離のドットパターンであり、配線のパターンとは、例えばタングステンプラグやアルミニウム電極等のドットパターンであり、これらのドットパターンを繰り返し並べて形成することにより、アライメントマーク１が構成されている。
【００２６】
尚、各素子構成要素のパターンのサイズは、チップサイズ（チップ領域４のサイズ）の１／１００程度以下である。また、素子構成要素のパターンとしては、素子分離領域や配線層の他に、シリコン領域等を用いることができる。
【００２７】
以下、図１に示す本実施形態のアライメントマーク（露光用レチクル上のアライメントマーク）１を半導体ウェハに転写していく方法、つまり、本実施形態の半導体ウェハの製造方法について説明する。
【００２８】
図２〜図４は本実施形態の半導体ウェハの製造方法の各工程を示す断面図である。尚、以下の説明においては、一般的な技術として使用されているＭＯＳ（metal oxide semiconductor ）トランジスタのゲート電極形成工程、配線形成工程中において層間絶縁膜を平坦化するＣＭＰ（化学的機械的研磨）工程等は省略している。
【００２９】
まず、図２に示すように、例えば比抵抗が１０〜１５Ω・ｃｍ程度のＰ型の半導体基板（シリコンウェハ）８の（１００）面上に、本実施形態のアライメントマーク（スクライブライン領域に素子分離領域のパターンを密集して配置することにより構成されたアライメントマーク）が設けられた露光用レチクルを用いて、例えば厚さ約４００ｎｍ程度のフィールド酸化膜９を形成する。これにより、半導体基板８の表面はトランジスタ領域６とトランジスタ接合分離領域７とに区画される。その後、選択的イオン注入を順次実施することにより、トランジスタ領域６にコレクタ領域１０、ベース領域１１及びエミッタ領域１２を形成すると共に、トランジスタ接合分離領域７に接合分離領域１３を形成する。次に、例えば８００〜９００℃程度で６０分程度の熱処理を実施することにより、各不純物拡散領域の注入不純物の活性化を行う。
【００３０】
その後、図３に示すように、半導体基板８の表面を覆うように、例えば厚さ１０００〜１５００ｎｍ程度のＢＰＳＧ（boron-doped phospho-silicate glass）膜１４Ａを層間絶縁膜として形成する。次に、本実施形態のアライメントマーク（スクライブライン領域にホールパターンを密集して配置することにより構成されたアライメントマーク）が設けられた露光用レチクルを用いたフォトリソグラフィ及びドライエッチングにより、ＢＰＳＧ膜１４Ａに半導体基板８に到達する複数のホールを形成した後、当該各ホール中にタングステンを埋め込むことにより、プラグ１５Ａを形成する。その後、プラグ１５Ａ上を含むＢＰＳＧ膜１４Ａ上にアルミニウム膜をスパッタリング形成した後、本実施形態のアライメントマーク（スクライブライン領域に電極パターンを密集して配置することにより構成されたアライメントマーク）が設けられた露光用レチクルを用いたフォトリソグラフィ及びドライエッチングにより、前記アルミニウム膜をパターニングして、プラグ１５Ａと接続するアルミニウム電極１６Ａを形成する。
【００３１】
その後、図４に示すように、図３に示す工程と同様の工程を繰り返し実施する。具体的には、ＢＰＳＧ膜１４Ａ及びアルミニウム電極１６Ａの上にＢＰＳＧ膜１４Ｂを形成した後、ＢＰＳＧ膜１４Ｂ中にプラグ１５Ｂを形成し、その後、ＢＰＳＧ膜１４Ｂ上に、プラグ１５Ｂと接続するアルミニウム電極１６Ｂを形成した後、ＢＰＳＧ膜１４Ｂ及びアルミニウム電極１６Ｂの上にＢＰＳＧ膜１４Ｃを形成し、その後、ＢＰＳＧ膜１４Ｃ中にプラグ１５Ｃを形成した後、ＢＰＳＧ膜１４Ｃ上に、プラグ１５Ｃと接続するアルミニウム電極１６Ｃを形成する。
【００３２】
図５は、本実施形態のアライメントマーク１（スクライブライン領域に素子分離領域のパターンを密集して配置することにより構成されたアライメントマーク）が半導体基板８（シリコンウェハ）に転写された様子を示す平面図である。図５に示すように、転写されたアライメントマーク１の幅及び長さはそれぞれ５０μｍ程度及び１０ｍｍ程度である。また、図５に示すアライメントマーク１内においては、例えば幅（横方向寸法）及び長さ（縦方向寸法）が４μｍ程度の複数のトランジスタ領域６が２μｍ程度の間隔（つまりトランジスタ接合分離領域７の寸法）で規則的に配列されている。図５に示す場合、素子分離領域（フィールド酸化膜９）とトランジスタ領域６とによって、アライメントマーク１となるドットパターンが構成される。
【００３３】
図６は、本実施形態のアライメントマーク１（スクライブライン領域に素子分離領域のホールパターン又は電極パターンを密集して配置することにより構成されたアライメントマーク）が半導体基板８（シリコンウェハ）に転写された様子を示す平面図である。図６に示すように、転写されたアライメントマーク１の幅及び長さはそれぞれ５０μｍ程度及び１０ｍｍ程度である。また、図６に示すアライメントマーク１内においては、直径０．４μｍ程度のプラグ１５Ａ〜１５Ｃ又は同程度の寸法のアルミニウム電極１６Ａ〜１６Ｃが０．４μｍ程度の間隔で規則的に配列されている。尚、プラグ１５Ａ〜１５Ｃ及びアルミニウム電極１６Ａ〜１６Ｃは、下層のトランジスタの配列とは無関係に同一間隔で配列されている。また、図６に示す場合、実際には、プラグ１５Ａ〜１５Ｃが埋め込まれる前のホールが規則的に配列された状態が、アライメントマーク１となるドットパターンを構成している。
【００３４】
以下、図１に示す本実施形態のアライメントマーク（露光用レチクル上のアライメントマーク）１を使用したアライメント方法、つまり、本実施形態のアライメント方法について説明する。
【００３５】
図７は、本実施形態のアライメント方法を説明するための図である。また、図８は、本実施形態のアライメント方法において露光ショットにより半導体ウェハに転写されたレチクルのパターン（アライメントマークを含む）を示す平面図である。尚、図８において、図１に示す構成要素と同一の構成要素には同一の符号を付し、重複する説明を省略する。
【００３６】
図７に示すように、ウェハ１９に対して複数の露光ショット２０が設定されている。また、図８に示すように、スクライブライン領域３は、第１の方向（図８の縦方向）に沿って延びる複数の第１のスクライブライン領域と、第１の方向に対して垂直な第２の方向（図８の横方向）に沿って延びる複数の第２のスクライブライン領域とを含んでいる。また、図８に示すように、アライメントマーク１は、複数の第１のスクライブライン領域のうち隣り合う２つの第１のスクライブライン領域に同じ１０ｍｍ程度の長さで配置されている。尚、アライメントマーク１は、第１のスクライブライン領域の幅全体に亘って配置されている。すなわち、アライメントマーク１の幅は５０μｍ程度である。
【００３７】
本実施形態のアライメント方法においては、まず、ウェハ１９の周縁部に対する露光ショット２１において、検査・測定設備の認識領域（視野領域）１８を、隣り合う２つの第１のスクライブライン領域上に（つまり縦方向に）配置されている長さ１０ｍｍ程度、幅５０μｍ程度の２つのアライメントマーク１の少なくとも一部分が当該認識領域１８に含まれるように設定し、当該アライメントマーク１及びその周辺部の画像を記憶させる。
【００３８】
次に、ウェハ１９の中心部に対する露光ショット２２においても同様の処理を行った後、露光ショット２１及び２２のそれぞれと対応する画像の比較結果を用いてウェハ１９のアライメントを行う。尚、本実施形態においては、図７に示すように、露光ショット２１と露光ショット２２とは第１の方向（縦方向）に沿って並んでいる。すなわち、露光ショットを縦方向にスキャンさせている。
【００３９】
本実施形態のアライメント方法によると、アライメントマーク１は、スクライブライン領域３に、素子構成要素のパターンを密集して配置することにより構成されているため、チップサイズが１ｍｍ2 以下となって露光領域（１つの露光ショット）内に占めるスクライブライン領域３の割合が大きくなったとしても、ウェハ１９の画像全体が黒く見えることを防止することができる。従って、アライメントマーク１とその周囲環境との間において十分なコントラストを確保できるため、検査・測定設備がアライメントマーク１をユニークマークとして容易に認識することができるので、アライメントマーク認識不良を防止してウェハ１９のアライメントを正確に実施することができる。
【００４０】
すなわち、本実施形態によると、１ｍｍ2 以下の小さいチップが多数配置されたウェハのアライメントを行う際にも、検査・測定装置が誤認識を生じたり、認識不能となるおそれがないので、アライメントを確実且つ容易に行うことができる。また、このような効果は、アライメントにおける露光ショットの縮小倍率が１倍以上で且つ５倍以下であると、従来と比べて、より顕著に発揮される。
【００４１】
また、本実施形態によると、アライメントマーク１は、半導体製造プロセスにおいてウェハ上の最下層である素子分離の形成工程から上層である配線の形成工程までの各工程で形成可能であるため、ほぼ全ての製造工程での検査・測定において前述の効果を得ることができる。さらに、多結晶シリコン、素子分離、配線等の加工により、アライメントマーク１を構成する段差を簡単に形成することができる。
【００４２】
尚、本実施形態において、アライメントマーク１を、隣り合う２つのスクライブライン領域３に配置したが、アライメントマーク１を、３つ以上のスクライブライン領域３に配置してもよい。また、各スクライブライン領域３に配置するアライメントマーク１の長さを１０ｍｍ程度に設定したが、アライメントマーク１の長さについては５ｍｍ以上で且つ１５ｍｍ以下の長さに設定することが好ましい。このようにすると、等倍から５倍程度までの低倍率でアライメントを実施する際に、検査・測定設備における画像を記憶させる認識領域（視野領域）１８に対してアライメントマーク１の大きさを十分に確保することができる。従って、第１の方向（縦方向）にずらした２つの露光ショットを用いてアライメントを実施する際に、アライメントマーク１が検査・測定設備の認識領域１８から外れてしまうという認識不良を防止できるので、アライメントを正確に実施することができる。尚、アライメントマーク１の長さについては、検査・測定設備の認識領域１８の大きさや、スクライブライン領域３に他のアクセサリパターンが配置されること等を考慮した場合にも、５ｍｍ以上で且つ１５ｍｍ以下の長さに設定することが好ましい。
【００４３】
図９は、比較例に係るアライメント方法において露光ショットにより半導体ウェハに転写されたレチクルのパターン（比較例に係るアライメントマークを含む）を示す平面図である。尚、図９において、図１に示す構成要素と同一の構成要素には同一の符号を付し、重複する説明を省略する。図９に示すように、比較例においては、本実施形態のアライメントマーク１に代えて、チップ領域４の隅部に、本実施形態のアライメントマーク１と比較して小さいアライメントマーク５１が設けられている。その結果、アライメントを実施する際に、アライメントマーク５１が検査・測定設備の認識領域５２から外れてしまうという認識不良が生じやすいので、アライメントを正確に実施することができない。
【００４４】
また、本実施形態において、アライメントマーク１を、第１の方向（縦方向）に沿って延びるスクライブライン領域３（第１のスクライブライン領域）に配置する場合について、説明したが、これに代えて、アライメントマーク１を、第２の方向（横方向）に沿って延びるスクライブライン領域３（第２のスクライブライン領域）に配置してもよい。以下、その場合（変形例）について詳述する。
【００４５】
図１０は、変形例のアライメント方法を説明するための図である。また、図１１は、変形例のアライメント方法において露光ショットにより半導体ウェハに転写されたレチクルのパターン（アライメントマークを含む）を示す平面図である。尚、図１１において、図１に示す構成要素と同一の構成要素には同一の符号を付し、重複する説明を省略する。
【００４６】
図１０に示すように、ウェハ１９に対して複数の露光ショット２０が設定されている。また、図１１に示すように、スクライブライン領域３は、第１の方向（図１１の縦方向）に沿って延びる複数の第１のスクライブライン領域と、第１の方向に対して垂直な第２の方向（図１１の横方向）に沿って延びる複数の第２のスクライブライン領域とを含んでいる。また、図１１に示すように、アライメントマーク１は、複数の第２のスクライブライン領域のうち隣り合う２つの第２のスクライブライン領域に５ｍｍ以上で且つ１５ｍｍ以下の同じ長さで配置されている。尚、アライメントマーク１は、第２のスクライブライン領域の幅全体に亘って配置されている。すなわち、アライメントマーク１の幅は５０μｍ程度である。
【００４７】
変形例のアライメント方法においては、まず、ウェハ１９の周縁部に対する露光ショット２１において、検査・測定設備の認識領域（視野領域）１８を、隣り合う２つの第２のスクライブライン領域上に（つまり横方向に）配置されている長さ５ｍｍ〜１５ｍｍ程度、幅５０μｍ程度の２つのアライメントマーク１の少なくとも一部分が当該認識領域１８に含まれるように設定して、当該アライメントマーク１及びその周辺部の画像を記憶させる。
【００４８】
次に、ウェハ１９の中心部に対する露光ショット２２においても同様の処理を行った後、露光ショット２１及び２２のそれぞれと対応する画像の比較結果を用いてウェハ１９のアライメントを行う。尚、変形例においては、図１０に示すように、露光ショット２１と露光ショット２２とは第２の方向（横方向）に沿って並んでいる。すなわち、露光ショットを横方向にスキャンさせている。
【００４９】
以上に述べた変形例のアライメント方法においても、本実施形態のアライメント方法と同様の効果が得られる。
【産業上の利用可能性】
【００５０】
本発明は、半導体製造の検査・測定工程において使用するアライメントマーク及び当該アライメントマークを使用したアライメント方法に関し、１ｍｍ2 以下の小さいチップが多数配置されたウェハのアライメントを確実且つ容易に行うことができるという効果が得られ、非常に有用である。
【図面の簡単な説明】
【００５１】
【図１】本発明の一実施形態に係るアライメントマークが設けられた露光用レチクルの平面図である。
【図２】本発明の一実施形態に係るアライメントマークを半導体ウェハに転写していく方法の一工程を示す断面図である。
【図３】本発明の一実施形態に係るアライメントマークを半導体ウェハに転写していく方法の一工程を示す断面図である。
【図４】本発明の一実施形態に係るアライメントマークを半導体ウェハに転写していく方法の一工程を示す断面図である。
【図５】本発明の一実施形態に係るアライメントマークが半導体ウェハに転写された様子を示す平面図である。
【図６】本発明の一実施形態に係るアライメントマークが半導体ウェハに転写された様子を示す平面図である。
【図７】本発明の一実施形態に係るアライメント方法を説明するための図である。
【図８】本発明の一実施形態に係るアライメント方法において露光ショットにより半導体ウェハに転写されたレチクルのパターン（アライメントマークを含む）を示す平面図である。
【図９】比較例に係るアライメント方法において露光ショットにより半導体ウェハに転写されたレチクルのパターン（比較例に係るアライメントマークを含む）を示す平面図である。
【図１０】本発明の一実施形態の変形例に係るアライメント方法を説明するための図である。
【図１１】本発明の一実施形態の変形例に係るアライメント方法において露光ショットにより半導体ウェハに転写されたレチクルのパターン（アライメントマークを含む）を示す平面図である。
【図１２】特許文献１に開示された従来のアライメントマーク及びその周辺部の平面図である。
【図１３】図１２に示すアライメントマークが設けられたチップ領域の平面図である。
【符号の説明】
【００５２】
１    アライメントマーク
２    重ね合わせマーク
３    スクライブライン領域
４    チップ領域
５    露光用レチクル
６    トランジスタ領域
７    トランジスタ接合分離領域
８    半導体基板
９    フィールド酸化膜
１０    コレクタ領域
１１    ベース領域
１２    エミッタ領域
１３    接合分離領域
１４Ａ、１４Ｂ、１４Ｃ    ＢＰＳＧ膜
１５Ａ、１５Ｂ、１５Ｃ    プラグ
１６Ａ、１６Ｂ、１６Ｃ    アルミニウム電極
１８    検査・測定設備の画像認識領域
１９    ウェハ
２０    露光ショット
２１    アライメントを実施するための露光ショット（ウェハ周縁部）
２２    アライメントを実施するための露光ショット（ウェハ中心部）
【図１】
2009251455.tif 000003
【図２】
2009251455.tif 000004
【図３】
2009251455.tif 000005
【図４】
2009251455.tif 000006
【図５】
2009251455.tif 000007
【図６】
2009251455.tif 000008
【図７】
2009251455.tif 000009
【図８】
2009251455.tif 000010
【図９】
2009251455.tif 000011
【図１０】
2009251455.tif 000012
【図１１】
2009251455.tif 000013
【図１２】
2009251455.tif 000014
【図１３】
2009251455.tif 000015