(57)【要約】【課題】  構成元素として窒素とシリコンとを含む絶縁膜の形成時に、窒素原子の過度の拡散を抑制し、かつその絶縁膜の窒素濃度を高めることが可能な半導体装置の製造方法を提供する。【解決手段】  （ａ）半導体基板上に、窒素とシリコンとを含む第１の絶縁膜を形成する。（ｂ）第１の絶縁膜を還元性雰囲気に晒す。（ｃ）工程ｂの後、第１の絶縁膜を窒化性雰囲気に晒す。【選択図】  図１
2009081371.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体基板上に、窒素とシリコンとを含む第１の絶縁膜を形成する工程と、
（ｂ）前記第１の絶縁膜を還元性雰囲気に晒す工程と、
（ｃ）前記工程（ｂ）の後、前記第１の絶縁膜を窒化性雰囲気に晒す工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記工程（ａ）が、さらに、前記半導体基板上に、酸素とシリコンとを含み、窒素は含まないか、または前記第１の絶縁膜の窒素原子濃度よりも低い窒素濃度を有する第２の絶縁膜を形成する工程を有し、前記第１の絶縁膜を、前記第２の絶縁膜の上に形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記工程（ａ）において、化学気相成長により前記第１の絶縁膜を堆積させることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記工程（ｃ）において、前記半導体基板を第１の温度で加熱しながら、前記第１の絶縁膜を前記窒化性雰囲気に晒し、該工程（ｃ）の後、さらに、前記第１の温度よりも高い温度で前記半導体基板を加熱する工程を含むことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記工程（ｃ）の後、さらに、
前記第１の絶縁膜上に、ゲート電極を形成する工程と、
前記ゲート電極の両側の、前記半導体基板に不純物イオンを注入する工程と
を含むことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、ＭＯＳ型電界効果トランジスタのゲート絶縁膜に適し、構成元素として窒素とシリコンとを含む絶縁膜を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＭＯＳ型電界効果トランジスタ（以下、「ＭＯＳＦＥＴ」という。）のゲート絶縁膜には、所定の静電容量を確保することができ、かつゲートリーク電流を抑制することができる程度の物理的膜厚が求められる。静電容量を高めるためには、ゲート絶縁膜を薄くすることが好ましいが、薄くすることは、リーク電流の増大に繋がる。膜厚を薄くすることなく、ある程度の静電容量を維持するために、ゲート絶縁膜に、酸化シリコンよりも誘電率の高い酸化ハフニウム等の高誘電率材料を用いる方法や、酸化シリコン膜に窒素を含有させることによってその誘電率を高める方法等が用いられる。
【０００３】
ゲート絶縁膜中に窒素を含有させる方法が、下記の特許文献１に記載されている。この方法では、シリコン基板表面を酸化して酸化シリコン膜を形成しておき、この酸化シリコン膜を窒化することによって、酸化シリコンに窒素が導入される。
【０００４】
下記の特許文献２及び３に、酸化シリコン膜と窒化シリコン膜とを積層した構造のゲート絶縁膜が開示されている。特許文献２では、化学気層成長（ＣＶＤ）により窒化シリコン膜が形成され、特許文献３では、原子層堆積（ＡＬＤ）により窒化シリコン膜が形成される。
【０００５】
また、窒化シリコン膜を堆積させた後、この窒化シリコン膜をさらに窒化することによって、窒素濃度を向上させる方法も提案されている。
【０００６】
【特許文献１】特開２００３−６０１９８号公報
【特許文献２】特開２００３−３１８２７７号公報
【特許文献３】特開２００４−６４５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１に開示された方法では、ゲート絶縁膜を薄くすると、酸化シリコン膜の窒化時に、窒素原子が、シリコン基板と酸化シリコン膜との界面まで拡散してしまう。シリコン基板と酸化シリコン膜との界面まで窒素原子が拡散すると、ＭＯＳＦＥＴの電気的特性が低下してしまう。シリコン基板と酸化シリコン膜との界面まで窒素原子が到達しない条件で窒化を行うと、窒素濃度を十分高めることができず、ゲート絶縁膜の高誘電率化を図ることが困難である。
【０００８】
特許文献２及び３に開示された方法では、例えばゲート絶縁膜の膜厚を２μｍ程度まで薄くするためには、窒化シリコン膜の膜厚を１μｍ程度にしなければならない。このように極薄い窒化シリコン膜を堆積させる際には、窒化シリコン膜中に窒素原子を十分含有させることが困難である。すなわち、ゲート絶縁膜の十分な高誘電率化を行うことが困難である。
【０００９】
堆積させた窒化シリコン膜を窒化することにより、窒素濃度を高める方法も提案されているが、窒化シリコン膜をさらに窒化することによって十分な窒素を導入しようとすると、窒素原子が過度に拡散し、酸化シリコン膜とシリコン基板との界面まで到達してしまう。
【００１０】
本発明の目的は、構成元素として窒素とシリコンとを含む絶縁膜の形成時に、窒素原子の過度の拡散を抑制し、かつその絶縁膜の窒素濃度を高めることが可能な半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明の一観点によると、
（ａ）半導体基板上に、窒素とシリコンとを含む第１の絶縁膜を形成する工程と、
（ｂ）前記第１の絶縁膜を還元性雰囲気に晒す工程と、
（ｃ）前記工程（ｂ）の後、前記第１の絶縁膜を窒化性雰囲気に晒す工程と
を有することを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１２】
第１の絶縁膜の少なくとも表層部の還元処理を行うと、還元された部分が窒化されやすくなる。このため、弱い窒化条件でも、上側絶縁膜に多くの窒素原子を導入することができる。
【発明を実施するための最良の形態】
【００１３】
図１Ａ〜図１Ｄを参照して、第１の実施例による半導体装置の製造方法について説明する。
【００１４】
図１Ａに示すように、シリコンからなる基板１の表面上に、酸化シリコンからなる下側絶縁膜２を形成する。下側絶縁膜２は、例えば、基板１を、酸化性ガス雰囲気で熱処理を行うことにより形成する。熱処理条件は、例えば下記の通りである。
・圧力：１３．３Ｐａ〜１．０１×１０５Ｐａ
・基板温度：５００℃〜１０００℃
・熱処理時間：１ｓ〜６００ｓ
酸化性ガスとして、一酸化窒素、一酸化二窒素、二酸化窒素、水蒸気、オゾン、水素と酸素との混合ガス、酸素、または、これらのガスを２種類以上含んだ混合ガスを用いることができる。または、これらの酸化性ガスに、窒素ガスやアルゴンガス等の不活性ガスを添加した混合ガスを用いてもよい。下側絶縁膜２の厚さは、例えば０．３ｎｍ〜２．０ｎｍの範囲内とする。
【００１５】
また、基板１の表面を、酸素を含むプラズマに晒すことにより下側絶縁膜２を形成することも可能である。プラズマを用いた酸化条件、例えばプラズマ発生のための投入電力、圧力等は、プラズマ処理装置によって異なる。
【００１６】
図１Ｂに示すように、下側絶縁膜２の上に、窒化シリコンからなる上側絶縁膜３をＣＶＤにより形成する。シリコン原料として、例えばシラン、ジシラン、ジクロロシラン、ヘキサクロロジシラン、ビスターシャリブチルアミノシラン等を用い、窒素原料として、例えばアンモニア等を用いることができる。成膜中の基板温度は、４５０℃〜６００℃とすることが好ましい。基板温度を高くしすぎると、成膜中に、窒素原子が下側絶縁膜２内を拡散して、下側絶縁膜２と基板１との界面まで到達してしまう。また、基板温度が低すぎると、堆積速度が低くなり、生産性の点で好ましくない。成膜時間は、上側絶縁膜３の厚さが、０．３ｎｍ〜２．０ｎｍの範囲内になるように設定する。
【００１７】
図１Ｃに示すように、上側絶縁膜３を還元性ガス４に晒し、基板１を加熱することにより、少なくとも上側絶縁膜３の表層部を還元する。このとき、上側絶縁膜３内のシリコン原子と窒素原子との結合が切断され、一部の窒素原子が上側絶縁膜３から脱離する。Ｓｉ及びＮの、切断された結合手には、水素原子が結合する。還元性ガスとして、水素ガス、シラン系ガス、これらのガスを含んだ混合ガスを用いることができる。一例として、還元性ガスに水素ガスを用い、圧力１３．３Ｐａ〜１．０１×１０５Ｐａ、基板温度７００℃〜１１００℃、熱処理時間１ｓ〜６００ｓの条件で還元処理を行うことができる。
【００１８】
また、上記還元性ガスのプラズマを用いて、還元処理を行ってもよい。このとき、上側絶縁膜３内の一部の窒素原子が脱離することによって、上側絶縁膜３の膜厚が大幅に減少することのないように、プラズマ処理条件を設定することが好ましい。
【００１９】
図１Ｄに示すように、還元された上側絶縁膜３を、窒化性プラズマ５に晒すことにより、上側絶縁膜５内に窒素原子を導入して、上側絶縁膜５を窒化する。窒化性プラズマ５として、窒素プラズマ、アンモニアプラズマ、一酸化窒素プラズマ等を用いることができる。プラズマ窒化条件、例えばプラズマ発生用の投入電力、圧力等は、プラズマ処理装置によって異なる。ただし、上側絶縁膜５に導入された窒素原子が、下側絶縁膜２内を拡散して、下側絶縁膜２と基板１との界面まで到達しない条件とすることが好ましい。
【００２０】
プラズマ窒化を行った後、温度８００℃〜１１００℃の条件で熱処理を行い、上側絶縁膜３に導入された窒素原子を、シリコン原子に結合させる。これにより、上側絶縁膜３の窒素濃度を、成膜直後の窒素濃度よりも高くすることができる。
【００２１】
なお、プラズマを用いた窒化処理に代えて、窒化性ガス雰囲気で熱処理を行うことにより、上側絶縁膜３を窒化してもよい。窒化性ガスとして、アンモニアガス、一酸化窒素ガス、一酸化二窒素ガス等を用いることができる。一例として、圧力を１３．３Ｐａ〜１．０１×１０５Ｐａ、基板温度を５００℃〜１０００℃、熱処理時間を１ｓ〜６００ｓとすればよい。この場合、窒化後の熱処理は、窒化時の基板温度よりも高い温度で行うことが好ましい。
【００２２】
酸化シリコンからなる下側絶縁膜２と、窒化シリコンからなる上側絶縁膜３との２層は、例えばＭＯＳＦＥＴのゲート絶縁膜に適用される。下側絶縁膜２には、ＭＯＳＦＥＴの性能低下を引き起こさない程度の少量の窒素を含む酸窒化シリコンを用いてもよい。
【００２３】
上側絶縁膜３に、構成元素として窒素とシリコンとを含む絶縁材料を用い、下側絶縁膜２に、構成元素として酸素とシリコンとを含む絶縁材料を用いてもよい。この場合、下側絶縁膜２は、窒素を含まないか、または窒素を含むとしても、その窒素原子濃度は、上側絶縁膜３の窒素原子濃度よりも低くなるようにすることが好ましい。
【００２４】
なお、図１Ｄでは、下側絶縁膜２と上側絶縁膜３との境界を明確に示しているが、実際には、両者の境界は明確ではないであろう。例えば、基板１の表面から厚さ方向に遠ざかるに従って、窒素濃度が高くなり、酸素濃度が低くなる。窒素濃度が急激に高くなる位置、または酸素濃度が急激に低くなる位置を、下側絶縁膜２と上側絶縁膜３との境界と考えることができる。
【００２５】
次に、第１の実施例による半導体装置の製造方法の効果について説明する。図１Ｂに示した窒化シリコンからなる上側絶縁膜３の厚さが１ｎｍ程度の場合、その窒素濃度を化学量論的組成である約６０原子％程度まで高くすることは困難であり、一般には、窒素濃度が２０原子％程度にしかならない。シリコン原子同士、及びシリコン原子と窒素原子とが強く結合した窒化シリコンからなる上側絶縁膜３をさらに窒化するためには、窒化処理時に、これらの結合を切断しなければならない。このため、上側絶縁膜３の窒素濃度を高めるためには、上側絶縁膜３に大きな熱エネルギを与えて（強い窒化条件で）窒化を行う必要がある。このような強い窒化条件で窒化を行うと、上側絶縁膜３の表層部の窒素濃度を高めるのみではなく、下側絶縁膜２と基板１との界面まで窒素原子が拡散してしまう。
【００２６】
第１の実施例では、図１Ｃに示した工程で、上側絶縁膜３を還元することにより、シリコン原子同士の結合、及びシリコン原子と窒素原子との結合を切断している。このため、窒化時に、これらの結合を切断するための大きな熱エネルギを上側絶縁膜３に与える必要がない。このように、窒素が導入されやすい状態で窒化を行うため、比較的弱い窒化条件でも、大量の窒素原子を上側絶縁膜３内に導入することができる。
【００２７】
窒化時に大きな熱エネルギを与える必要がないため、上側絶縁膜３に導入された窒素原子の拡散が抑制される。このため、下側絶縁膜２と基板１との界面まで窒素原子が到達しない窒化条件で、上側絶縁膜３に大量の窒素原子を導入することが可能になる。なお、窒素原子が、下側絶縁膜２と基板１との界面まで到達したとしても、強い窒化条件で窒化を行う場合に比べて、界面まで到達する窒素原子の量を少なくすることができる。これにより、界面における窒素濃度の顕著な増加を防止することができる。
【００２８】
実際に、第１の実施例による方法で、下側絶縁膜２及び上側絶縁膜３を含む複数の試料を作製し、その窒素濃度を測定した。なお、上側絶縁膜２の還元処理を行わないで窒化処理を行う方法（比較例による方法）でも試料を作製した。
【００２９】
図２に、各試料の窒素原子濃度の測定結果を示す。横軸は、上側絶縁膜３を還元処理する際の基板温度を単位「℃」で表し、縦軸は窒素原子濃度を単位「原子％」で表す。いずれの試料においても下側絶縁膜２の厚さを１ｎｍとし、上側絶縁膜３の厚さを１．５ｎｍとした。上側絶縁膜３は、原料としてビスターシャリブチルアミノシランとアンモニアとを用い、基板温度５００℃の条件で、熱ＣＶＤにより形成した。
【００３０】
上側絶縁膜３の還元処理は、還元性ガスとして水素ガスを用い、熱処理時間１０ｓの条件で行った。
【００３１】
還元処理後の上側絶縁膜３の窒化処理は、平行平板型プラズマ処理装置を用いて行った。窒化ガスとしてＮ２を用い、投入ＲＦ電力を１８０Ｗ、圧力を６．７Ｐａ（５０ｍＴｏｒｒ）、窒化時間を３０ｓとした。なお、基板１の直径は８インチである。
【００３２】
図２の縦軸の窒素原子濃度は、Ｘ線光電子分光法により測定した値であり、下側絶縁膜２及び上側絶縁膜３内に含有される窒素の濃度を厚さ方向に関して平均した値となる。横軸の温度０℃の試料は、上側絶縁膜３を形成した後、還元処理を行うことなく、窒化処理を行ったものである。
【００３３】
還元処理を、温度８００℃〜９００℃で行った試料の窒素濃度が、還元処理を行わなかった試料の窒素濃度よりも高くなっていることがわかる。この評価結果から、還元処理を行うことにより、窒化後の窒素濃度を高めることができることがわかる。図２に示した窒素濃度は、下側絶縁膜２と上側絶縁膜３との厚さ方向に関する平均値であるが、窒素原子濃度は、実際には、上側絶縁膜３の表層部で高く、下側絶縁膜２と基板１との界面で低くなるような分布を持つ。厚さ方向に関して平均してしまうと、窒素原子濃度の増加量はわずかであるように見えるが、窒素濃度が相対的に高い領域に着目すると、窒素原子濃度の増加量は顕著になる。
【００３４】
還元処理によって、上側絶縁膜３内の一部の窒素原子が脱離することにより、一旦、窒素原子濃度は低下する。ただし、この還元処理により、上側絶縁膜３が窒化され易い状態になる。このように、窒素原子濃度は一旦低下するが、最終的に得られる窒化シリコンからなる上側絶縁膜３の窒素原子濃度を、より高めることが可能になる。
【００３５】
還元処理の温度を１０００℃とすると、還元処理を行わない場合に比べて、窒素原子濃度が低下している。これは、還元処理時に多くの窒素原子等が脱離して、上側絶縁膜３が薄くなってしまったことに起因する。なお、還元処理時間を１０ｓよりも短くすれば、還元処理温度を１０００℃としても、多くの窒素原子の導入が可能であろう。
【００３６】
上側絶縁膜３の還元処理は、上側絶縁膜３がほとんど薄くならない条件、例えば膜厚の目減り分が、元の膜厚の３％以下となる条件で行うことが好ましい。
【００３７】
還元処理時の好適な温度条件は、還元処理時のガス、圧力、処理時間等に依存する。例えば、還元処理時の圧力を高くすれば、処理温度を低くしてもよいであろう。また、処置時間を長くすれば、処理温度を低くしてもよいであろう。ただし、還元処理時に、上側絶縁膜３内の窒素原子が、下側絶縁膜２内を拡散して、下側絶縁膜２と基板１との界面まで到達しない条件で行うことが好ましい。
【００３８】
次に、図３Ａ〜図３Ｄを参照して、第２の実施例による半導体装置の製造方法について説明する。
【００３９】
図３Ａに示すように、シリコンからなる基板１の表面上に、酸化シリコンからなる下側絶縁膜２を形成する。下側絶縁膜２は、図１Ａに示した第１の実施例の下側絶縁膜２と同じ方法で形成される。
【００４０】
図３Ｂに示すように、下側絶縁膜２を窒化性プラズマ１０に晒すことにより、その表層部を窒化する。これにより、酸窒化シリコンからなる上側絶縁膜３が形成される。プラズマ窒化条件は、上側絶縁膜３の厚さが０．１ｎｍ〜１．５ｎｍとなるように設定する。上側絶縁膜３の下には、窒化されていない下側絶縁膜２が残る。なお、窒化性プラズマ１０によるプラズマ窒化に代えて、窒化性ガス雰囲気で熱窒化を行ってもよい。熱窒化時の圧力は１３．３Ｐａ〜１．０１×１０５Ｐａ、基板温度は５００℃〜１０００℃、窒化時間は１ｓ〜６００ｓとする。この場合も、上側絶縁膜３の厚さが０．１ｎｍ〜１．５ｎｍとなるように条件を設定する。
【００４１】
図３Ｃに示すように、酸窒化シリコンからなる上側絶縁膜３を還元性ガス４に晒して還元処理を行う。図３Ｄに示すように、還元された上側絶縁膜３を窒化性プラズマ５に晒して窒化処理を行う。図３Ｃに示した還元処理、及び図３Ｄに示した窒化処理は、それぞれ図１Ｃに示した第１の実施例の還元処理、及び図１Ｄに示した第１の実施例の窒化処理と同様の方法で行うことができる。
【００４２】
第２の実施例でも、図３Ｃに示したように還元処理を行うため、第１の実施例と同様に、上側絶縁膜３の窒素濃度を高めることができると共に、下側絶縁膜２と基板１との界面における窒素濃度の増加を抑制することができる。
【００４３】
図４Ａ〜図４Ｆを参照して、上記第１及び第２の実施例を適用したＭＯＳＦＥＴの製造方法について説明する。
【００４４】
図４Ａに示すように、シリコンからなる基板２０の表層部にシャロートレンチアイソレーション（ＳＴＩ）法等を用いて素子分離絶縁膜２１を形成する。素子分離絶縁膜２１に囲まれた活性領域２２が画定される。必要に応じて、活性領域２２の表層部に、閾値電圧調整のためのチャネル注入を行う。
【００４５】
図４Ｂに示すように、活性領域２２の表層部を熱酸化することにより、酸化シリコンからなる下側絶縁膜２５を形成する。下側絶縁膜２５は、図１Ａ及び図３Ａに示した第１及び第２の実施例の下側絶縁膜２と同じ方法により形成される。
【００４６】
図４Ｃに示すように、下側絶縁膜２５及び素子分離絶縁膜２１の上に、窒化シリコンからなる上側絶縁膜３０を形成する。上側絶縁膜３０は、第１の実施例の図１Ｂ〜図１Ｄに示した成膜処理、還元処理、及び窒化処理を行うことにより形成される。なお、第２の実施例の図３Ｂ〜図３Ｄに示したように、１回目の窒化処理、還元処理、及び２回目の窒化処理を行うことにより形成してもよい。
【００４７】
図４Ｄに示すように、上側絶縁膜３０の上に、多結晶シリコン膜３５をＣＶＤ等により形成する。
【００４８】
図４Ｅに示すように、多結晶シリコン膜３５、上側絶縁膜３０、及び下側絶縁膜２５をパターニングする。これにより、上側絶縁膜３０と下側絶縁膜２５とからなる２層構造のゲート絶縁膜４０、及び多結晶シリコン膜３５からなるゲート電極４１が形成される。
【００４９】
図４Ｆに示すように、ソース４２及びドレイン４３のエクステンション領域の形成、サイドウォールスペーサ４４の形成、ソース４２及びドレイン４３の深い領域の形成、及び金属シリサイド膜５０の形成を順次行う。金属シリサイド膜５０は、ソース４２、ドレイン４３、及びゲート電極４１の上面に形成される。金属シリサイド膜５０には、コバルトシリサイドやニッケルシリサイドが用いられる。
【００５０】
ゲート絶縁膜４０を構成する上側絶縁膜３０が、第１または第２の実施例による方法で形成される。このため、基板２０とゲート絶縁膜４０との界面における窒素原子濃度の上昇を抑制しつつ、上側絶縁膜３０の窒素濃度を高めることができる。
【００５１】
上側絶縁膜３０の窒素濃度が高くなるため、ゲート絶縁膜４０の実効的な誘電率を高くすることができる。また、ゲート絶縁膜４０と基板２０との界面における窒素濃度の上昇が抑制されるため、キャリア移動度の低下が抑制される。
【００５２】
図４Ａ〜図４Ｆに示した例では、基板２０にシリコン基板を用いたが、その他、ＳＯＩ（シリコンオンインシュレータ）基板等を用いてもよい。
【００５３】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００５４】
以上の第１及び第２の実施例を含む実施形態に関し、更に以下の付記を開示する。
【００５５】
（付記１）
（ａ）半導体基板上に、窒素とシリコンとを含む第１の絶縁膜を形成する工程と、
（ｂ）前記第１の絶縁膜を還元性雰囲気に晒す工程と、
（ｃ）前記工程（ｂ）の後、前記第１の絶縁膜を窒化性雰囲気に晒す工程と
を有することを特徴とする半導体装置の製造方法。
【００５６】
（付記２）
前記工程（ｂ）において、前記第１の絶縁膜を前記還元性雰囲気に晒すことにより、前記第１の絶縁膜中の窒素原子の一部を脱離させることを特徴とする付記１に記載の半導体装置の製造方法。
【００５７】
（付記３）
前記工程（ａ）が、さらに、前記半導体基板上に、酸素とシリコンとを含み、窒素は含まないか、または前記第１の絶縁膜の窒素原子濃度よりも低い窒素濃度を有する第２の絶縁膜を形成する工程を有し、前記第１の絶縁膜を、前記第２の絶縁膜の上に形成することを特徴とする付記１または２に記載の半導体装置の製造方法。
【００５８】
（付記４）
前記工程（ａ）において、化学気相成長により前記第１の絶縁膜を堆積させることを特徴とする付記３に記載の半導体装置の製造方法。
【００５９】
（付記５）
前記工程（ｃ）において、前記半導体基板を第１の温度で加熱しながら、前記第１の絶縁膜を前記窒化性雰囲気に晒し、該工程（ｃ）の後、さらに、前記第１の温度よりも高い温度で前記半導体基板を加熱する工程を含むことを特徴とする付記１乃至４のいずれか１項に記載の半導体装置の製造方法。
【００６０】
（付記６）
前記工程（ｃ）の後、さらに、
前記第１の絶縁膜上に、ゲート電極を形成する工程と、
前記ゲート電極の両側の、前記半導体基板に不純物イオンを注入する工程と
を含むことを特徴とする付記１乃至５のいずれか１項に記載の半導体装置の製造方法。
【００６１】
（付記７）
前記工程（ａ）において、前記第２の絶縁膜の表層部を窒化することにより前記第１の絶縁膜を形成することを特徴とする付記３に記載の半導体装置の製造方法。
【図面の簡単な説明】
【００６２】
【図１】第１の実施例による半導体装置の製造方法の、製造途中段階の基板断面図である。
【図２】第１の実施例及び比較例による方法で作製した試料の窒素原子濃度を示すグラフである。
【図３】第２の実施例による半導体装置の製造方法の、製造途中段階の基板断面図である。
【図４−１】第１または第２の実施例による方法を適用したＭＯＳＦＥＴの製造方法の製造途中段階におけるＭＯＳＦＥＴの断面図である。
【図４−２】第１または第２の実施例による方法を適用したＭＯＳＦＥＴの製造方法の製造途中段階におけるＭＯＳＦＥＴの断面図、及び完成したＭＯＳＦＥＴの断面図である。
【符号の説明】
【００６３】
１  基板
２  下側絶縁膜（第２の絶縁膜）
３  上側絶縁膜（第１の絶縁膜）
４  還元性ガス
５、１０  窒化性プラズマ
２０  基板
２１  素子分離絶縁膜
２２  活性領域
２５  下側絶縁膜
３０  上側絶縁膜
３５  多結晶シリコン膜
４０  ゲート絶縁膜
４１  ゲート電極
４２  ソース
４３  ドレイン
４４  サイドウォールスペーサ
５０  金属シリサイド膜
【図１】
2009081371.tif 000003
【図２】
2009081371.tif 000004
【図３】
2009081371.tif 000005
【図４−１】
2009081371.tif 000006
【図４−２】
2009081371.tif 000007