(57)【要約】【課題】  小型で接続信頼性に優れた半導体パッケージ及びこれを用いたパッケージオンパッケージ構造体を提供する。【解決手段】  上面と下面に外部接続端子を備えた半導体パッケージであって、少なくとも前記外部接続端子が、各面の半導体素子搭載領域に１以上形成された半導体パッケージ及び複数の半導体パッケージが上下に積み重ねられ、且つ電気的に接続したパッケージオンパッケージ構造であって、上側の半導体パッケージの下面に設けられた外部接続端子と下側の半導体パッケージの上面に設けられた外部接続端子がはんだを介して電気的に接続されており、少なくとも前記外部接続端子は、上下の各面の半導体素子搭載領域に１以上形成されたパッケージオンパッケージ構造体。【選択図】      図１
2009081261.tif 000002
【特許請求の範囲】
【請求項１】
上面と下面に外部接続端子を備えた半導体パッケージであって、少なくとも前記外部接続端子が、各面の半導体素子搭載領域に１以上形成された半導体パッケージ。
【請求項２】
半導体素子の片面のみにワイヤボンディング接続用の電極及びフリップチップ接続用の電極を有し、前記フリップチップ接続用の電極は、前記半導体素子の外縁に対して、前記ワイヤボンディング接続用の電極より内側に形成されており、前記半導体素子の電極を有した面に配置された第２配線基板と半導体素子の逆の面に配置された第１の配線基板を有し、前記第１の配線基板は、ワイヤボンディング端子と、外部接続端子とを配線の一部とした配線パターンを備え、前記ワイヤボンディング端子は、前記半導体素子が搭載される領域の外側の配線に設けられ、前記外部接続端子は前記半導体素子が搭載される領域内に設けられ、前記ワイヤボンディング端子と前記ワイヤボンディング接続用の電極がワイヤを介して接続され、また前記第２の配線基板は、フリップチップ端子と、外部接続端子とを配線の一部とした配線パターンを備え、前記プリップチップ端子は、前記半導体素子が搭載される領域の内側の配線に設けられ、前記外部接続端子は前記フリップチップ端子より内側に設けられ、前記半導体素子のフリップチップ接続用の電極と前記フリップチップ端子がフリップチップ接続された請求項１記載の半導体パッケージ。
【請求項３】
複数の半導体パッケージが上下に積み重ねられ、且つ電気的に接続したパッケージオンパッケージ構造であって、上側の半導体パッケージの下面に設けられた外部接続端子と下側の半導体パッケージの上面に設けられた外部接続端子がはんだを介して電気的に接続されており、少なくとも前記外部接続端子は、上下の各面の半導体素子搭載領域に１以上形成されたパッケージオンパッケージ構造体。
【請求項４】
半導体パッケージが、半導体素子の片面のみにワイヤボンディング接続用の電極及びフリップチップ接続用の電極を有し、前記フリップチップ接続用の電極は、前記半導体素子の外縁に対して、前記ワイヤボンディング接続用の電極より内側に形成されており、前記半導体素子の電極を有した面に配置された第２配線基板と半導体素子の逆の面に配置された第１の配線基板を有し、前記第１の配線基板は、ワイヤボンディング端子と、外部接続端子とを配線の一部とした配線パターンを備え、前記ワイヤボンディング端子は、前記半導体素子が搭載される領域の外側の配線に設けられ、前記外部接続端子は、前記半導体素子が搭載される領域内に設けられ、前記ワイヤボンディング端子と前記ワイヤボンディング接続用の電極がワイヤを介して接続され、また前記第２の配線基板は、フリップチップ端子と、外部接続端子とを配線の一部とした配線パターンを備え、前記プリップチップ端子は、前記半導体素子が搭載される領域の内側の配線に設けられ、前記外部接続端子は前記フリップチップ端子より内側に設けられ、前記半導体素子のフリップチップ接続用の電極と前記フリップチップ端子がフリップチップ接続された請求項３記載のパッケージオンパッケージ構造体。
【請求項５】
上下に積み重ねられた複数の半導体パッケージのうち、最上段の半導体パッケージの上面には、外部接続端子がない請求項３又は４記載のパッケージオンパッケージ構造体。
【請求項６】
上下に積み重ねられた複数の半導体パッケージのうち、最下段の半導体パッケージの外部接続端子には、はんだボールが設けられた請求項３、４又は５記載のパッケージオンパッケージ構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層化実装可能な小型の半導体パッケージ及びこれを用いたパッケージオンパッケージ構造体に関する。
【背景技術】
【０００２】
近年の情報化社会の発展は目覚しく、民生機器ではパソコン、携帯電話等の小型化、軽量化、高性能化、高機能化が進められ、産業用機器としては無線基地局、光通信装置、サーバ、ルータ等のネットワーク関連機器など、大型、小型を問わず、同じように機能の向上が求められている。
また、情報伝達量の増加に伴い、年々扱う信号の高周波化が進む傾向にあり、高速処理および高速伝送技術の開発が進められている。
【０００３】
実装関係についてみると、ＣＰＵ、ＤＳＰや各種のメモリなどのＬＳＩの高速化、高機能化と共に、新たな高密度実装技術としてシステムオンチップ（ＳｏＣ）、システムインパッケージ（ＳｉＰ）などの開発が盛んに行われている。特にシステムインパッケージは、スタックドＣＳＰに代表されるように、複数の半導体素子を２次元又は３次元的に多層化実装して1個の半導体パッケージとするもので、既にメモリを中心に量産化も進んでいる。
【０００４】
しかし、組み合わせる半導体素子の種類や各半導体素子の大きさなどに制限が多く、多層化する際の問題となっている。これらの制限を緩和できる技術として、薄い半導体パッケージを多層化して実装するパッケージオンパッケージ（ＰｏＰ）が提案されている。
【０００５】
ＰｏＰの従来技術としては、特許文献１に示すような半導体パッケージ構造が提案されている。これは、図６に示すような薄型の半導体パッケージを作製し、図７に示すように、複数の半導体パッケージを、半導体素子搭載領域の外側に形成された外部接続端子にはんだボールを溶融して接続し、多層化する構造を特徴としている。
【０００６】
従来技術のＰｏＰ構造体では、外部接続端子を半導体素子搭載領域の外側に形成する。このため、半導体素子に比べて半導体パッケージが大きくなり、小型化できないという課題があった。
【０００７】
また、外部接続端子を半導体チップ搭載領域の外側にのみ形成しているため、多ピンの半導体パッケージでは外部接続端子を大きくできないことから、半導体パッケージ間の接続信頼性が劣るという課題があった。
【０００８】
【特許文献１】特開平１１−３３０３０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、小型で接続信頼性に優れた半導体パッケージ及びこれを用いたパッケージオンパッケージ構造体を提供することを目的とするものである。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本願発明は、上面と下面に外部接続端子を備えた半導体パッケージであって、少なくとも前記外部接続端子は、各面の半導体素子搭載領域に１以上形成される半導体パッケージ及びこの半導体パッケージを複数個多層化して形成されるＰｏＰ構造体を基本とし、次のように構成される。即ち、本発明は、次の事項に関する。
（１）上面と下面に外部接続端子を備えた半導体パッケージであって、少なくとも前記外部接続端子が、各面の半導体素子搭載領域に１以上形成された半導体パッケージ。
【００１１】
（２）半導体素子の片面のみにワイヤボンディング接続用の電極及びフリップチップ接続用の電極を有し、前記フリップチップ接続用の電極は、前記半導体素子の外縁に対して、前記ワイヤボンディング接続用の電極より内側に形成されており、前記半導体素子の電極を有した面に配置された第２配線基板と半導体素子の逆の面に配置された第１の配線基板を有し、前記第１の配線基板は、ワイヤボンディング端子と、外部接続端子とを配線の一部とした配線パターンを備え、前記ワイヤボンディング端子は、前記半導体素子が搭載される領域の外側の配線に設けられ、前記外部接続端子は前記半導体素子が搭載される領域内に設けられ、前記ワイヤボンディング端子と前記ワイヤボンディング接続用の電極がワイヤを介して接続され、また前記第２の配線基板は、フリップチップ端子と、外部接続端子とを配線の一部とした配線パターンを備え、前記プリップチップ端子は、前記半導体素子が搭載される領域の内側の配線に設けられ、前記外部接続端子は前記フリップチップ端子より内側に設けられ、前記半導体素子のフリップチップ接続用の電極と前記フリップチップ端子がフリップチップ接続された上記（１）記載の半導体パッケージ。
【００１２】
（３）複数の半導体パッケージが上下に積み重ねられ、且つ電気的に接続したパッケージオンパッケージ構造であって、上側の半導体パッケージの下面に設けられた外部接続端子と下側の半導体パッケージの上面に設けられた外部接続端子がはんだを介して電気的に接続されており、少なくとも前記外部接続端子は、上下の各面の半導体素子搭載領域に１以上形成されたパッケージオンパッケージ構造体。
【００１３】
（４）半導体パッケージが、半導体素子の片面のみにワイヤボンディング接続用の電極及びフリップチップ接続用の電極を有し、前記フリップチップ接続用の電極は、前記半導体素子の外縁に対して、前記ワイヤボンディング接続用の電極より内側に形成されており、前記半導体素子の電極を有した面に配置された第２配線基板と半導体素子の逆の面に配置された第１の配線基板を有し、前記第１の配線基板は、ワイヤボンディング端子と、外部接続端子とを配線の一部とした配線パターンを備え、前記ワイヤボンディング端子は、前記半導体素子が搭載される領域の外側の配線に設けられ、前記外部接続端子は、前記半導体素子が搭載される領域内に設けられ、前記ワイヤボンディング端子と前記ワイヤボンディング接続用の電極がワイヤを介して接続され、また前記第２の配線基板は、フリップチップ端子と、外部接続端子とを配線の一部とした配線パターンを備え、前記プリップチップ端子は、前記半導体素子が搭載される領域の内側の配線に設けられ、前記外部接続端子は前記フリップチップ端子より内側に設けられ、前記半導体素子のフリップチップ接続用の電極と前記フリップチップ端子がフリップチップ接続された上記（３）記載のパッケージオンパッケージ構造体。
【００１４】
（５）上下に積み重ねられた複数の半導体パッケージのうち、最上段の半導体パッケージの上面には、外部接続端子がない上記（３）又は（４）記載のパッケージオンパッケージ構造体。
（６）上下に積み重ねられた複数の半導体パッケージのうち、最下段の半導体パッケージの外部接続端子には、はんだボールが設けられた上記（３）、（４）又は（５）記載のパッケージオンパッケージ構造体。
【発明の効果】
【００１５】
本発明によれば、小型で接続信頼性に優れた半導体パッケージ及びＰｏＰ構造体を製造することができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を引用して発明を実施するための最良の形態について説明する。
（半導体パッケージの構造）
図１及び図２に本発明の半導体パッケージの断面図の一例を示す。図１は半導体素子のフェース面（電極形成面）と裏面に２枚の配線基板を配置した半導体パッケージの構成例であり、図２はワイヤボンディング接続用電極が形成されるウエハレベルＣＳＰとその裏面に配線基板を配置した構成例である。
【００１７】
図１の例では、半導体素子の片面のみにワイヤボンディング接続用の電極及びフリップチップ接続用の電極を有し、フリップチップ接続用の電極は半導体素子の外縁に対して、ワイヤボンディング接続用の電極より内側に形成されているものを使用する。半導体パッケージの構造は、半導体素子の電極を有した面に第２配線基板、半導体素子の逆の面に第１の配線基板が接着剤で接着されている。
【００１８】
第１の配線基板は、ワイヤボンディング端子と、外部接続端子とを配線の一部とした配線パターンを備えており、ワイヤボンディング端子は半導体素子が搭載される領域の外側の配線に設けられ、前記外部接続端子は前記半導体素子が搭載される領域内に設けられる。第２の配線基板のワイヤボンディング端子と半導体素子のワイヤボンディング接続用の電極は、ワイヤで電気的に接続される。
【００１９】
また、第２の配線基板は、フリップチップ端子と、外部接続端子とを配線の一部とした配線パターンを備えており、プリップチップ端子は半導体素子が搭載される領域の内側の配線に設けられ、外部接続端子はフリップチップ端子より内側に設けられる。半導体素子のフリップチップ接続用の電極と第２の配線基板のフリップチップ端子は、バンプ等によりフリップチップ接続される。
【００２０】
図２の例では、半導体素子の周辺部にワイヤボンディング接続用の電極を形成したウエハレベルＣＳＰを、外部接続端子が形成された逆の面で配線基板に接着剤で接着される。配線基板は、ワイヤボンディング端子と、外部接続端子とを配線の一部とした配線パターンを備えており、ワイヤボンディング端子は半導体素子が搭載される領域の外側の配線に設けられ、前記外部接続端子は前記半導体素子が搭載される領域内に設けられる。配線基板のワイヤボンディング端子と半導体素子のワイヤボンディング接続用の電極は、ワイヤで電気的に接続される。
図１及び図２では外部接続端子が全て半導体素子搭載領域に配置した例を示したが、必要に応じてワイヤボンディング端子の外側に配置することも可能である。
【００２１】
（ＰｏＰの構造）
図３に、本発明のＰｏＰ構造の断面図の一例を示す。図１又は図２に示す半導体パッケージを複数個はんだボールを介して多層化実装した構造となる。図３では図１の半導体パッケージを多層化した例を示しているが、はんだボールで接続される外部接続端子の配置が同じであれば、これらを混在することも可能であり、また大きさの異なる半導体パッケージを多層化してＰｏＰ構造とすることも可能である。
【００２２】
さらに、図３では最上段の半導体パッケージの上面にも外部接続端子が形成された例を示したが、最上段の半導体パッケージは、従来のＣＳＰのような上面に外部接続端子のない半導体パッケージを多層化するのが絶縁信頼性を向上できるため好ましい。また、最下段の半導体パッケージの下面の外部接続端子にもはんだボールを設けておくことが、マザーボードへの実装性が向上し好ましい。
【００２３】
（配線基板）
本発明に使用する配線基板には、一般的な半導体素子搭載基板を使用することができるが、半導体パッケージの厚みを薄くするためには、使用する配線基板の厚みが薄いものが好ましく、特に図４に示すようなポリイミドフィルムを用いた配線１層の配線基板が好ましい。
【００２４】
また、図５にワイヤボンディングタイプの配線基板の平面図の一例を示す。図に示すように、配線は外部接続端子、ワイヤボンディング端子及び展開配線を含んだ配線パターンとして形成される。
【００２５】
また、外部接続端子は半導体素子搭載領域に配置し、ワイヤボンディング端子は半導体素子搭載領域の外側に配置して、両端子は展開配線により接続される。フリップチップタイプの基板もフリップチップ端子が半導体素子搭載領域に形成される点が違うが、同様の構成とすることができる。
【００２６】
（配線基板の製造方法）
図４を用いて、配線基板の製造方法の一例を説明する。絶縁基材の配線を形成する側に接着剤（不図示）を形成し（図４(ａ)）、ドリル、パンチ等で外部接続端子が形成される位置に開口を形成する（図４（ｂ））。この時点では開口は貫通穴となる。次に、銅箔を、接着剤を形成した面側にプレス又はラミネートなどにより接着し（図４（ｃ））、既存のエッチグ法を用いて銅箔をエッチングして配線を形成する。最後に配線の表面にニッケル、金めっき（不図示）を施す（図４（ｄ））。
【００２７】
（半導体パッケージ及びＰｏＰ構造の製造方法）
図８を用いて、半導体パッケージの製造方法の一例を説明する。前述の方法で製造した第１の配線基板及び第２の配線板を用意し、バンプ付の半導体素子を第２の配線基板に接着剤を用いて搭載する。このとき半導体素子のフリップチップ接続用の電極と第２の配線基板のフリップチップ端子はバンプを介して電気的にフリップチップ接続される。
【００２８】
次に、第１の配線基板に第２の配線基板を接着した半導体素子を、接着剤を用いて搭載する。その後、金ワイヤを用いて半導体素子のワイヤボンディング接続用の電極と第１の配線基板のワイヤボンディング端子をワイヤボンディングし、電気的に接続する。
【００２９】
その後、半導体素子が搭載された配線基板を封止用金型に装填し、トレスファーモールドで樹脂封止後、半導体パッケージの下面の外部接続端子にはんだボールを溶融して半導体パッケージが完成する。さらに、複数個の半導体パッケージを重ねて、はんだボールを溶融して各半導体パッケージを接続してＰｏＰ構造が完成する。
【実施例】
【００３０】
以下、図面を引用して本発明の実施例を説明するが、本発明はこれに制限するものではない。
（実施例１）
本発明を適用した半導体パッケージ及びＰｏＰ構造体を、以下のように作製した。
（配線基板の製造）
図４に示す工程で第１及び第２の配線基板を作製した。具体的には、 厚さ０．０７５ｍｍのポリイミドフィルム：カプトン３００ＥＮ（東レデュポン（株）製、商品名）に、ポリイミド系接着剤：Ｎ４（日立化成工業（株）製、商品名）を塗布した後、乾燥してＮ４をＢステージ状態にした（図４(ａ)）。
【００３１】
次に、直径０．４ｍｍのドリルを用いて外部接続端子が形成される位置に開口(貫通穴)を形成し（図４（ｂ））、厚み１８μｍの電解銅箔：ＳＬＰをカプトン３００ＥＮのＮ４を塗布した面にプレスにより接着した（図４（ｃ））。
【００３２】
その後、感光性ドライフィルムレジスト：フォテックＨＮ３４０（日立化成工業（株）製、商品名）をラミネートし、配線パターンを露光、現像して、エッチングレジストを形成した。続いて、銅箔をエッチングし、レジストを剥離し、配線パターンを形成した後、配線の表面に無電解のニッケル、パラジウム、金めっきを順次施した。
【００３３】
以上により、外部接続端子数：１００ピン、外部接続端子ピッチ０．８ｍｍ、外部接続端子開口径０．４ｍｍ、基板サイズ１１．５ｍｍ角のワイヤボンディングタイプの第１の配線基板と、外部接続端子数：１００ピン、外部接続端子ピッチ０．８ｍｍ、外部接続端子開口径０．４ｍｍ、基板サイズ９．５ｍｍ角のフリップチップタイプの第２の配線基板を製造した。
【００３４】
（半導体パッケージ及びＰｏＰ構造体の製造方法）
図８に示す工程で半導体パッケージを製造した。前述の方法で製造した第１の配線基板及び第２の配線板を用意し（図８（ａ））、ワイヤボンディング接続用電極及びのバンプ付のフリップチップ接続用電極が各１００ピン形成された１０ｍｍ角サイズの半導体素子を、第２の配線基板にフリップチップ用接着フィルムを用いてフリップチップボンダで搭載した（図８（ｂ））。このとき半導体素子のフリップチップ接続用の電極と第２の配線基板のフリップチップ端子はバンプを介して電気的にフリップチップ接続される。
【００３５】
次に、第１の配線基板に、第２の配線基板を接着した半導体素子を、ダイボンドフィルム：ＤＦ−４０２（日立化成工業（株）製、商品名）を用いて搭載し、次いで、金ワイヤを用いて半導体素子のワイヤボンディング接続用の電極と第１の配線基板のワイヤボンディング端子をワイヤボンディングし、電気的に接続した（図８（ｃ））。
【００３６】
次に、半導体素子が搭載された配線基板を封止用金型に装填し、封止樹脂：ＣＥＬ−９２００（日立化成工業（株）製、商品名）を用いてトランスファーモールド法で樹脂封止し（図８（ｄ））、１１．５ｍｍ角サイズの半導体パッケージを製造した。
【００３７】
その後、半導体パッケージの下面の外部接続端子に直径０．４５ｍｍの鉛・錫の共晶はんだボールを、Ｎ２リフロー装置を用いて溶融した。さらに、３個の半導体パッケージを重ね、ＩＲリフロー装置を用いてはんだボールを溶融し、各半導体パッケージを電気的に接続して図３に示すＰｏＰ構造体を製造した。
【００３８】
（実施例２）
実施例１と同様にして外部接続端子数：１００ピン、外部接続端子ピッチ０．８ｍｍ、外部接続端子開口径０．４ｍｍ、基板サイズ１１．５ｍｍ角のワイヤボンディングタイプの配線基板を製造した。
【００３９】
また、ワイヤボンディング接続用電極１００ピン、外部接続端子数：１００ピン、外部接続端子ピッチ０．８ｍｍ、外部接続端子開口径０．４ｍｍが形成された１０ｍｍ角サイズのウエハレベルＣＳＰを別途製造し、配線基板にウエハレベルＣＳＰをダイボンドフィルム：ＤＦ−４０２（日立化成工業（株）製、商品名）を用いて搭載した。
【００４０】
その後、金ワイヤを用いてウエハレベルＣＳＰのワイヤボンディング接続用の電極と配線基板のワイヤボンディング端子をワイヤボンディングし、電気的に接続した。次に、ウエハレベルＣＳＰが搭載された配線基板を封止用金型に装填し、封止樹脂：ＣＥＬ−９２００（日立化成工業（株）製、商品名）を用いてトランスファーモールド法で樹脂封止し、１１．５ｍｍ角サイズの半導体パッケージを製造した。
【００４１】
次に、半導体パッケージの下面の外部接続端子に直径０．４５ｍｍの鉛・錫の共晶はんだボールを、Ｎ２リフロー装置を用いて溶融した。さらに、３個の半導体パッケージを重ね、ＩＲリフロー装置を用いてはんだボールを溶融し、各半導体パッケージを電気的に接続してＰｏＰ構造体を製造した。
【００４２】
（比較例１）
（配線基板の製造）
厚さ０．２ｍｍの両面銅箔付積層板：ＭＣＬ−Ｅ−６７９Ｆ（日立化成工業（株）製、商品名）に層間接続用穴をドリルで形成し、無電解銅めっき及び電気銅めっきを順次施し、層間接続部を形成した。
【００４３】
次に、感光性ドライフィルムレジスト：フォテックＨＮ３４０（日立化成工業（株）製、商品名）を両面にラミネートし、配線パターンを露光、現像して、エッチングレジストを形成し、次いで、銅箔をエッチングし、レジストを剥離し、配線パターンを形成した後、基板表面の必要な部分にソルダレジストを形成した。
【００４４】
その後、配線の表面に無電解のニッケル、パラジウム、金めっきを順次施し、配線基板の半導体素子が搭載される箇所にサイズ１０．５ｍｍ角のデバイスホールをルータで形成した。
【００４５】
最後に配線基板の下面側から粘着テープを貼り付け、外部接続端子数：１００ピン、外部接続端子ピッチ０．５ｍｍ、外部接続端子開口径０．２５ｍｍ、基板サイズ１４ｍｍ角のワイヤボンディングタイプの配線基板を製造した。
【００４６】
（半導体パッケージ及びＰｏＰ構造体の製造方法）
前述の方法で製造した配線基板を用意し、ワイヤボンディング接続用電極１００ピンが形成された１０ｍｍ角サイズの半導体素子を、デバイスホール部の粘着テープに貼り付け、金ワイヤを用いて半導体素子のワイヤボンディング接続用の電極と配線基板のワイヤボンディング端子をワイヤボンディングし、電気的に接続した。
【００４７】
次に、半導体素子が搭載された配線基板を封止用金型に装填し、封止樹脂：ＣＥＬ−９２００（日立化成工業（株）製、商品名）を用いてトランスファーモールド法で樹脂封止した。
【００４８】
その後、粘着テープを剥離した後、半導体パッケージ下面の外部接続端子に直径０．３ｍｍの鉛・錫の共晶はんだボールを、Ｎ２リフロー装置を用いて溶融し、図６に示す１４ｍｍ角サイズの半導体パッケージを製造した。
さらに、３個の半導体パッケージを重ね、ＩＲリフロー装置を用いてはんだボールを溶融し、各半導体パッケージを電気的に接続して図７に示すＰｏＰ構造体を製造した。
【００４９】
（ＰｏＰ構造体の接続信頼性試験）
実施例１、２及び比較例１で製造したＰｏＰ構造体各２２個を、厚み０．８ｍｍｔのマザーボードに実装し、−５５℃、３０分〜１２５℃、３０分の条件で温度サイクル試験を行い、２００サイクル毎にはんだボールの接続信頼性を調べた。その結果を表１に示す。
【００５０】
【表１】
2009081261.tif 000003
【００５１】
表１に示されるように、温度サイクル試験結果から、本発明を適用した実施例１及び２のＰｏＰ構造体では、外部接続端子径を０．４ｍｍに設計することが可能であり、優れたはんだボールの接続信頼性が得られることが明らかである。
【００５２】
これに対し、比較例１では、外部接続端子径が０．２５ｍｍと小径であるため、はんだボールの破断が発生した。また同じ１０ｍｍ角の半導体素子を搭載した場合でも、実施例１及び実施例２では半導体パッケージサイズは１１．５ｍｍ角であったが、比較例１では１４ｍｍ角となった。
【図面の簡単な説明】
【００５３】
【図１】本発明の一実施形態になる半導体パッケージの断面図である。
【図２】本発明の一実施形態になる半導体パッケージの断面図である。
【図３】本発明の一実施形態になるＰｏＰ構造体の断面図である。
【図４】本発明に使用する配線基板の製造プロセスの断面図である。
【図５】本発明に使用する配線基板の平面図である。
【図６】従来技術の半導体パッケージの断面図である。
【図７】従来技術のＰｏＰ構造体の断面図である。
【図８】本発明の一実施形態になるＰｏＰ構造体の製造プロセスの断面図である。
【符号の説明】
【００５４】
１  半導体素子
２  絶縁基材
３  配線
４  ソルダレジスト
５  封止樹脂
６  金ワイヤ
７  ワイヤボンディング端子
８  外部接続端子
９  バンプ
【００５５】
１０  はんだボール
１１  開口
１２  接着剤（ダイボンディング材）
１３  配線基板
１４  絶縁基材
１６  ワイヤボンディング端子
１７  ダイボンドフィルム接着領域（ワイヤボンドタイプ）
１８  半導体素子搭載領域（ワイヤボンドタイプ）
１９  外部接続端子
【００５６】
２０  展開配線
２１  フリップチップ端子
２３  配線基板
２４  第１の配線基板
２５  第２の配線基板
２６  ウエハレベルＣＳＰ
２７  層間接続部
２８  半導体パッケージの上面
２９  半導体パッケージの下面
３０  銅箔
３１  半導体パッケージ
【図１】
2009081261.tif 000004
【図２】
2009081261.tif 000005
【図３】
2009081261.tif 000006
【図４】
2009081261.tif 000007
【図５】
2009081261.tif 000008
【図６】
2009081261.tif 000009
【図７】
2009081261.tif 000010
【図８】
2009081261.tif 000011