(57)【要約】【課題】従来の無駄を省くことでコストの低減、スペースの有効活用、及び電源効率の上昇を実現することができるリレー制御装置及び半導体試験装置を提供する。【解決手段】リレー制御装置１は、リレー２０ａ〜２０ｎを駆動する駆動電源１１を備えており、リレー２０ａ〜２０ｎと駆動電源１１との間を開状態又は閉状態にすることでリレー２０ａ〜２０ｎの制御を行う。このリレー制御装置１は、一端がリレー２０ａ〜２０ｎの一端に接続され、外部からの制御信号に応じてオン状態又はオフ状態になり、オン状態の場合には双方向に電流を流すことが可能な双方向スイッチ１３ａ〜１３ｎと、駆動電源１１の正極及び負極とリレー２０ａ〜２０ｎの他端及び双方向スイッチ１３ａ〜１３ｎの他端との接続関係を切り替える極性切替スイッチ１２とを備える。【選択図】図１
2009121923.tif 000002
【特許請求の範囲】
【請求項１】
リレーを駆動する駆動電源を備えており、前記リレーと前記駆動電源との間を開状態又は閉状態にすることで前記リレーの制御を行うリレー制御装置において、
一端が前記リレーの一端に接続され、外部からの制御信号に応じてオン状態又はオフ状態になり、オン状態の場合には双方向に電流を流すことが可能な双方向スイッチと、
前記駆動電源の正極及び負極と前記リレーの他端及び前記双方向スイッチの他端との接続関係を切り替える極性切替スイッチと
を備えることを特徴とするリレー制御装置。
【請求項２】
前記リレーは複数並列して設けられており、前記双方向スイッチは前記複数のリレーに対応して複数設けられていることを特徴とする請求項１記載のリレー制御装置。
【請求項３】
前記双方向スイッチは、前記制御信号に応じてオン状態になる複数のＭＯＳＦＥＴを直列接続してなる素子を有するスイッチであることを特徴とする請求項１又は請求項２記載のリレー制御装置。
【請求項４】
リレーを駆動する駆動電源を備えており、前記リレーと前記駆動電源との間を開状態又は閉状態にすることで前記リレーの制御を行うリレー制御装置において、
前記駆動電源の正極と前記リレーの一端とに接続された第１トランジスタと、
前記リレーの他端と前記駆動電源の負極とに接続された第２トランジスタと、
前記第１，第２トランジスタの何れか一方をオン状態にするとともに、前記第１，第２トランジスタの何れか他方のオン状態及びオフ状態を制御することで前記リレーの制御を行う制御部と
を備えることを特徴とするリレー制御装置。
【請求項５】
前記制御部は、前記第１，第２トランジスタの何れをオン状態にするかを示す設定信号と前記リレーの制御を行う制御信号との論理和を演算し、当該演算結果に基づいて前記第２トランジスタを制御する第１演算回路と、
前記設定信号と前記制御信号の論理を反転した信号との論理積を演算し、当該演算結果に基づいて前記第１トランジスタを制御する第２演算回路と
を備えることを特徴とする請求項４記載のリレー制御装置。
【請求項６】
被試験デバイスに試験信号を印加して得られる信号を用いて前記被試験デバイスの試験を行う半導体試験装置において、
前記被試験デバイスを載置するテストボードに設けられた補助回路のリレーを制御する請求項１から請求項５の何れか一項に記載のリレー制御装置を備えることを特徴とする半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リレーの制御を行うリレー制御装置、及び当該リレー制御装置を備える半導体試験装置に関する。
【背景技術】
【０００２】
半導体試験装置は、テストヘッドのテストボード上に載置された被試験デバイス（以下、ＤＵＴ（Device Under Test）という）に試験信号を印加して得られる信号を用いてパス／フェイルを判定することによりＤＵＴの良否試験を行う装置である。この半導体試験装置のテストボード上にはリレー等を備える補助回路が設けられており、テストヘッド内にはこの補助回路に設けられたリレーを制御するリレー制御装置が設けられている。
【０００３】
図５は、従来のリレー制御装置の要部構成を示すブロック図であって、（ａ）は負論理出力型のリレー制御装置であり、（ｂ）は正論理出力型のリレー制御装置である。まず、図５（ａ）を参照すると、負論理出力型のリレー制御装置１００は、テストヘッド内の制御カード上に設けられた駆動電源１０１、ＮＰＮ型のトランジスタ１０２ａ〜１０２ｎ、及び駆動回路１０３ａ〜１０３ｎからなり、テストボード上の補助回路に設けられたリレー１１０ａ〜１１０ｎの制御を行う。
【０００４】
リレー１１０ａ〜１１０ｎは、その一端が端子１０４を介して駆動電源１０１の正極に接続されており、他端が端子１０５ａ〜１０５ｎを介してトランジスタ１０２ａ〜１０２ｎのコレクタ電極にそれぞれ接続されている。尚、トランジスタ１０２ａ〜１０２ｎのエミッタ電極は駆動電源１０１の負極に接続されており、トランジスタ１０２ａ〜１０２ｎのベース電極には、駆動回路１０３ａ〜１０３ｎがそれぞれ接続されている。かかる構成のリレー制御装置１００は、駆動電源１０１の負極とリレー１１０ａ〜１１０ｎとの間のトランジスタ１０２ａ〜１０２ｎを、駆動回路１０３ａ〜１０３ｎの駆動によってオン状態又はオフ状態にすることで、リレー１１０ａ〜１１０ｎの制御を行う。
【０００５】
次に、図５（ｂ）を参照すると、正論理出力型のリレー制御装置２００は、テストヘッド内の制御カード上に設けられた駆動電源２０１、ＰＮＰ型のトランジスタ２０２ａ〜２０２ｎ、及び駆動回路２０３ａ〜２０３ｎからなり、テストボード上の補助回路に設けられたリレー２１０ａ〜２１０ｎの制御を行う。リレー２１０ａ〜２１０ｎは、その一端が端子２０４を介して駆動電源２０１の負極に接続されており、他端が端子２０５ａ〜２０５ｎを介してトランジスタ２０２ａ〜２０２ｎのコレクタ電極にそれぞれ接続されている。
【０００６】
尚、トランジスタ２０２ａ〜２０２ｎのエミッタ電極は駆動電源２０１の正極に接続されており、トランジスタ２０２ａ〜２０２ｎのベース電極には、駆動回路２０３ａ〜２０３ｎがそれぞれ接続されている。かかる構成のリレー制御装置２００は、駆動電源２０１の正極とリレー２１０ａ〜２１０ｎとの間のトランジスタ２０２ａ〜２０２ｎを、駆動回路２０３ａ〜２０３ｎの駆動によってオン状態又はオフ状態にすることで、リレー２１０ａ〜２１０ｎの制御を行う。
【０００７】
図５では説明を簡単にするために、制御カードとテストボード上の補助回路とが端子１０４，１０５ａ〜１０５ｎ又は端子２０４，２０５ａ〜２０５ｎを介して接続されているとしているが、これらは複数のケーブル等によって接続されていても良い。尚、以下の特許文献１には、ＩＣテスタのＤＵＴボードにおけるリレーの搭載を抑制できる従来技術が開示されている。
【特許文献１】特開２００５−６２８９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、上述した通り、リレー制御装置には正論理出力型のものと負論理出力型のものとが存在するが、必要な制御信号の論理は、テストボード上に設けられた補助回路のリレー回路の組み方によって決まる。ここで、リレー回路の組み方は半導体試験装置のユーザ毎に異なるため、従来の半導体試験装置においては、ユーザのリレー回路の組み方に応じて選択可能とすべく、正論理出力型のリレー制御装置と負論理出力型のリレー制御装置とが共に組み込まれている。
【０００９】
しかしながら、近年においては、テストボードに接続される配線数が飛躍的に増大しており、コネクタ等を新たに設けるスペースが殆ど無く使用可能な配線数及びコネクタの数が極めて限られている状況であるため、不要な配線を極力排除する必要がある。ここで、補助回路のリレー回路の組み方はユーザ毎に異なるものの、同一ユーザに着目するとリレー回路の組み方はほぼ同じであるため、正論理出力型のリレー制御装置及び負論理出力型のリレー制御装置のうちの何れか一方のみが使用されることが多く、使用されないリレー制御装置に関する配線が無駄になっておりいるという問題があった。
【００１０】
また、正論理出力型のリレー制御装置と負論理出力型のリレー制御装置とを共に備えている半導体試験装置においては、各々のリレー制御装置で駆動電源（図５中の駆動電源１０１，２０１）を独立して用意する必要がある。このため、従来は、電源効率についても無駄が生じているという問題があった。
【００１１】
本発明は上記事情に鑑みてなされたものであり、従来の無駄を省くことでコストの低減、スペースの有効活用、及び電源効率の上昇を実現することができるリレー制御装置及び半導体試験装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の第１の態様によるリレー制御装置は、リレー（２０ａ〜２０ｎ）を駆動する駆動電源（１１）を備えており、前記リレーと前記駆動電源との間を開状態又は閉状態にすることで前記リレーの制御を行うリレー制御装置（１）において、一端が前記リレーの一端に接続され、外部からの制御信号に応じてオン状態又はオフ状態になり、オン状態の場合には双方向に電流を流すことが可能な双方向スイッチ（１３ａ〜１３ｎ）と、前記駆動電源の正極及び負極と前記リレーの他端及び前記双方向スイッチの他端との接続関係を切り替える極性切替スイッチ（１２）とを備えることを特徴としている。
この発明によると、極性切替スイッチによって駆動電源の正極とリレーの他端とが接続されるとともに駆動電源の負極と双方向スイッチの他端とが接続されることにより負論理出力型のリレー制御装置が実現され、極性切替スイッチによって駆動電源の正極と双方向スイッチの他端とが接続されるとともに駆動電源の負極とリレーの他端とが接続されることにより正論理出力型のリレー制御装置が実現される。
また、本発明の第１の態様によるリレー制御装置は、前記リレーが複数並列して設けられており、前記双方向スイッチは前記複数のリレーに対応して複数設けられていることを特徴としている。
また、本発明の第１の態様によるリレー制御装置は、前記双方向スイッチが、前記制御信号に応じてオン状態になる複数のＭＯＳＦＥＴを直列接続してなる素子を有するスイッチであることを特徴としている。
上記課題を解決するために、本発明の第２の態様によるリレー制御装置は、リレー（５０）を駆動する駆動電源（４１）を備えており、前記リレーと前記駆動電源との間を開状態又は閉状態にすることで前記リレーの制御を行うリレー制御装置（２）において、前記駆動電源の正極と前記リレーの一端とに接続された第１トランジスタ（４２）と、前記リレーの他端と前記駆動電源の負極とに接続された第２トランジスタ（４３）と、前記第１，第２トランジスタの何れか一方をオン状態にするとともに、前記第１，第２トランジスタの何れか他方のオン状態及びオフ状態を制御することで前記リレーの制御を行う制御部（４４）とを備えることを特徴としている。
この発明によると、制御部の制御の下で第１トランジスタをオン状態にすれば、駆動電源の正極とリレーの一端とが接続されるとともに駆動電源の負極とリレーの他端との間に接続された第２トランジスタによりリレーの制御を行う負論理出力型のリレー制御装置が実現され、制御部の制御の下で第２トランジスタをオン状態にすれば、駆動電源の負極とリレーの他端とが接続されるとともに駆動電源の正極とリレーの一端との間に接続された第１トランジスタによりリレーの制御を行う正論理出力型のリレー制御装置が実現される。
また、本発明の第２の態様によるリレー制御装置は、前記制御部が、前記第１，第２トランジスタの何れをオン状態にするかを示す設定信号（Ｓ１）と前記リレーの制御を行う制御信号（Ｃ１）との論理和を演算し、当該演算結果に基づいて前記第２トランジスタを制御する第１演算回路（６３）と、前記設定信号と前記制御信号の論理を反転した信号との論理積を演算し、当該演算結果に基づいて前記第１トランジスタを制御する第２演算回路（６１、６２）とを備えることを特徴としている。
本発明の半導体試験装置は、被試験デバイスに試験信号を印加して得られる信号を用いて前記被試験デバイスの試験を行う半導体試験装置において、前記被試験デバイスを載置するテストボードに設けられた補助回路のリレーを制御する上記の何れかに記載のリレー制御装置を備えることを特徴としている。
【発明の効果】
【００１３】
本発明によれば、極性切替スイッチによって、駆動電源の正極とリレーの他端とが接続されるとともに駆動電源の負極と双方向スイッチの他端とが接続された負論理出力型のリレー制御装置と、駆動電源の正極と双方向スイッチの他端とが接続されるとともに駆動電源の負極とリレーの他端とが接続された正論理出力型のリレー制御装置との双方を実現することができる。
また、本発明によれば、制御部の制御により第１トランジスタをオン状態にすることで、駆動電源の正極とリレーの一端とが接続されるとともに駆動電源の負極とリレーの他端との間に接続された第２トランジスタによりリレーの制御を行う負論理出力型のリレー制御装置が実現され、制御部の制御により第２トランジスタをオン状態にすることで、駆動電源の負極とリレーの他端とが接続されるとともに駆動電源の正極とリレーの一端との間に接続された第１トランジスタによりリレーの制御を行う正論理出力型のリレー制御装置が実現される。
以上から、従来のように負論理出力型のリレー制御装置と正論理出力型のリレー制御装置とを両方備える必要が無く、従来の無駄を省くことができるため、コストの低減、スペースの有効活用、及び電源効率の上昇を実現することができるという効果がある。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照して本発明の実施形態によるリレー制御装置及び半導体試験装置について詳細に説明する。尚、以下に説明する実施形態では、リレー制御装置が、テストボード上に載置された被試験デバイスの試験を行う半導体試験装置のテストヘッド内の制御カードに設けられており、テストボード上の補助回路に設けられたリレーを制御する態様を例に挙げて説明する。
【００１５】
〔第１実施形態〕
図１は、本発明の第１実施形態によるリレー制御装置の要部構成を示すブロック図である。図１に示す通り、本実施形態のリレー制御装置１は、テストヘッド内の制御カード上に設けられた駆動電源１１、極性切替スイッチ１２、双方向スイッチ１３ａ〜１３ｎ、及び駆動回路１４ａ〜１４ｎからなり、テストボード上の補助回路に設けられたリレー２０ａ〜２０ｎの制御を行う。
【００１６】
リレー２０ａ〜２０ｎは、その一端が端子１５を介して極性切替スイッチ１２に接続されるとともに、その他端が端子１６ａ〜１６ｎを介して双方向スイッチ１３ａ〜１３ｎの一端にそれぞれ接続される。尚、ここでは説明を簡単にするために、制御カードとテストボード上の補助回路とが端子１５，１６ａ〜１６ｎを介して接続されているとしているが、これらは複数のケーブル等によって接続されていても良い。
【００１７】
駆動電源１１は、テストボード上の補助回路に設けられたリレー２０ａ〜２０ｎを駆動する直流電圧又は直流電流を供給する直流電源である。極性切替スイッチ１２は、４つのスイッチ１２ａ〜１２ｄを備えており、駆動電源１１の正極及び負極とリレー２０ａ〜２０ｂの一端及び双方向スイッチ１３ａ〜１３ｎの他端との接続関係を切り替えるスイッチである。
【００１８】
具体的に、スイッチ１２ａは駆動電源１１の正極が接続される接続点Ｐ１とリレー２０ａ〜２０ｂの一端が接続される接続点Ｐ２との間を開状態又は閉状態にするスイッチである。スイッチ１２ｂは駆動電源１１の負極が接続される接続点Ｐ３と双方向スイッチ１３ａ〜１３ｎの他端が接続される接続点Ｐ４との間を開状態又は閉状態にするスイッチである。また、スイッチ１２ｃは接続点Ｐ１と接続点Ｐ４との間を開状態又は閉状態にするスイッチであり、スイッチ１２ｄは接続点Ｐ３と接続点Ｐ２との間を開状態又は閉状態にするスイッチである。
【００１９】
極性切替スイッチ１２に設けられたこれらのスイッチ１２ａ〜１２ｄは、連動して動作する。具体的には、スイッチ１２ａがオン状態になればスイッチ１２ｂもオン状態になるが、スイッチ１２ｃ，１２ｄは共にオフ状態になる。また、スイッチ１２ａがオフ状態になればスイッチ１２ｂもオフ状態になるが、スイッチ１２ｃ，１２ｄは共にオン状態になる。
【００２０】
双方向スイッチ１３ａ〜１３ｎは、一端がリレー２０ａ〜２０ｎの他端にそれぞれ接続されるとともに他端が接続点Ｐ４に接続されており、駆動回路１４ａ〜１４ｎからの制御信号に応じてオン状態又はオフ状態となることにより、リレー２０ａ〜２０ｎを制御する。この双方向スイッチ１３ａ〜１３ｎは、オン状態になると、リレー２０ａ〜２０ｎから接続点Ｐ４への向き、及び接続点Ｐ４からリレー２０ａ〜２０ｎへの向きの双方向に電流を流すことが可能である。
【００２１】
これら双方向スイッチ１３ａ〜１３ｎとしては、例えば図２に示す構成のフォトモスリレーを用いることができる。図２は、双方向スイッチ１３ａ〜１３ｎの構成例を示す回路図である。尚、双方向スイッチ１３ａ〜１３ｎは同様の構成であるため、ここでは双方向スイッチ１３ａの構成についてのみ説明し、他の双方向スイッチ１３ｂ〜１３ｎについての説明は省略する。
【００２２】
図２に示す通り、双方向スイッチ１３ａは、発光ダイオード３１、フォトダイオード３２、及びＭＯＳＦＥＴ３３，３４を備える。発光ダイオード３１は駆動回路１４ａから出力される制御信号を光信号に変換し、フォトダイオード３２は発光ダイオード３１からの光を受光して電気信号に変換する。ＭＯＳＦＥＴ３３，３４はソース電極同士が接続されて直列接続されており、ＭＯＳＦＥＴ３３のドレイン電極が接続点Ｐ４に接続され、ＭＯＳＦＥＴ３４のドレイン電極が接点１６ａを介してリレー２０ａの他端に接続される。また、ＭＯＳＦＥＴ３３，３４のゲート電極はフォトダイオード３２のアノード電極に接続され、フォトダイオード３２のカソード電極はＭＯＳＦＥＴ３３，３４のソース電極に接続されている。
【００２３】
駆動回路１４ａから出力された制御信号が双方向スイッチ１３ａに入力されると発光ダイオード３１で光信号に変換され、この光信号がフォトダイオード３２で受光されることにより電気信号に変換される。これにより、駆動回路１４ａからの制御信号が再生され、ＭＯＳＦＥＴ３３，３４が共にオン状態になることにより、ＭＯＳＦＥＴ３３のドレイン電極とＭＯＳＦＥＴ３４のドレイン電極との間で双方向の電流を流すことが可能になる。
【００２４】
駆動回路１４ａ〜１４ｎは、双方向スイッチ１３ａ〜１３ｎに制御信号を出力してオン状態又はオフ状態をそれぞれ制御することで、駆動電源１１とリレー２０ａ〜２０ｎとの間を開状態又は閉状態にすることでリレー２０ａ〜２０ｎの制御を行う。具体的に、オフ状態の双方向スイッチに接続されたリレーには電流が流れず又は電圧が印加されないためそのリレーは駆動されない。これに対し、オン状態の双方向スイッチに接続されたリレーには電流が流れ又は電圧が印加されるためそのリレーは駆動されることになる。
【００２５】
上記構成において、極性切替スイッチ１２に設けられたスイッチ１２ａ，１２ｂをオン状態にし、スイッチ１２ｃ，１２ｄをオフ状態にすると、駆動電源１１の正極にはリレー２０ａ〜２０ｎの一端が接続され、駆動電源１１の負極には双方向スイッチ１３ａ〜１３ｎの他端が接続される。これにより、図５（ａ）のリレー制御装置１００と同様に、駆動電源１１の負極とリレー２０ａ〜２０ｎとの間に双方向スイッチ１３ａ〜１３ｎが配置された負論理出力型のリレー制御装置が実現されることになる。尚、駆動電源１１の正極から流出した電流は、スイッチ１２ａ、リレー２０ａ〜２０ｎ、双方向スイッチ１３ａ〜１３ｎ、及びスイッチ１２ｂを順に介して駆動電源１１の負極に流れ込む。
【００２６】
これに対し、極性切替スイッチ１２に設けられたスイッチ１２ａ，１２ｂをオフ状態にし、スイッチ１２ｃ，１２ｄをオン状態にすると、駆動電源１１の正極には双方向スイッチ１３ａ〜１３ｎの他端が接続され、駆動電源１１の負極にはリレー２０ａ〜２０ｎの一端が接続される。これにより、図５（ｂ）のリレー制御装置２００と同様に、駆動電源１１の正極とリレー２０ａ〜２０ｎとの間に双方向スイッチ１３ａ〜１３ｎが配置された正論理出力型のリレー制御装置が実現されることになる。尚、駆動電源１１の正極から流出した電流は、スイッチ１２ｃ、双方向スイッチ１３ａ〜１３ｎ、リレー２０ａ〜２０ｎ、及びスイッチ１２ｄを順に介して駆動電源１１の負極に流れ込む。
【００２７】
以上の通り、本実施形態のリレー制御装置１は、駆動回路１４ａ〜１４ｎからの制御信号に応じてオン状態又はオフ状態になり、オン状態の場合には双方向に電流を流すことが可能な双方向スイッチ１３ａ〜１３ｎと、駆動電源１１の正極及び負極とリレー２０ａ〜２０ｎ及び双方向スイッチ１３ａ〜１３ｎとの接続関係を切り替える極性切替スイッチ１２とを備えている。これにより、極性切替スイッチ１２の切り替えを行えば、負論理出力型のリレー制御装置及び正論理出力型のリレー制御装置の何れのリレー制御装置も実現することができる。この結果として、従来のように負論理出力型のリレー制御装置と正論理出力型のリレー制御装置とを両方備える必要が無く、従来の無駄を省くことができるため、コストの低減、スペースの有効活用、及び電源効率の上昇を実現することができる。また、リレー制御装置の設計自由度も向上する。
【００２８】
〔第２実施形態〕
図３は、本発明の第２実施形態によるリレー制御装置の要部構成を示すブロック図である。図３に示す通り、本実施形態のリレー制御装置２は、テストヘッド内の制御カード上に設けられた駆動電源４１、ＰＮＰ型のトランジスタ４２（第１トランジスタ）、ＮＰＮ型のトランジスタ４３（第２トランジスタ）、及び制御部４４からなり、外部から入力される設定信号Ｓ１及び制御信号Ｃ１に基づいて、テストボード上の補助回路に設けられたリレー５０の制御を行う。
【００２９】
リレー５０は、その一端が端子４５を介してトランジスタ４２のコレクタ電極に接続されるとともに、その他端が端子４６を介してトランジスタ４３のコレクタ電極に接続される。このように、本実施形態においては、制御カードとテストボード上の補助回路とが一対の端子４５，４６を介して接続されている。尚、ここでは説明を簡単にするために、一対の端子４５，４６を介して制御カードとテストボード上の補助回路とが接続されているとしているが、これらは一対の複数のケーブル等によって接続されていても良い。
【００３０】
駆動電源４１は、テストボード上の補助回路に設けられたリレー５０を駆動する直流電圧又は直流電流を供給する直流電源である。トランジスタ４２は、エミッタ電極が駆動電源４１の正極に接続されるとともにベース電極が制御部４４に設けられたＡＮＤ（論理積）回路６２の出力端に接続されており、制御部４４の制御の下でオン状態又はオフ状態になる。トランジスタ４３は、エミッタ電極が駆動電源４１の負極に接続されるとともにベース電極が制御部４４に設けられたＯＲ（論理和）回路６３に接続されており、制御部４４の制御の下でオン状態又はオフ状態になる。
【００３１】
制御部４４は、トランジスタ４２，４３の何れをオン状態にするかを示す設定信号Ｓ１とリレー５０の制御を行う制御信号Ｃ１に基づいて、トランジスタ４２，４３の何れか一方をオン状態にするとともに、トランジスタ４２，４３の何れか他方のオン状態及びオフ状態を制御することでリレー５０の制御を行う。具体的に、制御部４４は、ＮＯＴ（否定）回路６１（第２演算回路）、ＡＮＤ回路６２（第２演算回路）、及びＯＲ回路６３（第１演算回路）を備える。
【００３２】
ＮＯＴ回路６１は、外部から入力される制御信号Ｃ１の論理を反転した信号を出力する。ＡＮＤ回路６２は、ＮＯＴ回路６１から出力される信号（制御信号Ｃ１の論理を反転した信号）と外部から入力される設定信号Ｓ１との論理積を演算し、この演算結果に基づいてトランジスタ４２のオン状態及びオフ状態を制御する。ＯＲ回路６３は、設定信号Ｓ１と制御信号Ｃ１との論理和を演算し、この演算結果に基づいてトランジスタ４３のオン状態及びオフ状態を制御する。
【００３３】
上記構成において、まず「Ｌ（ロー）」レベルの設定信号Ｓ１が制御部４４に入力される場合を考える。制御部４４に入力された設定信号Ｓ１は、ＡＮＤ回路６２及びＯＲ回路６３の一方の入力端にそれぞれ入力される。「Ｌ」レベルの設定信号Ｓ１がＡＮＤ回路６２の一方の入力端に入力されることによってＡＮＤ回路６２は閉状態になり、ＡＮＤ回路６２からは、他方の入力端に入力される制御信号Ｃ１の論理レベルに拘わらず、常に「Ｌ」レベルの信号が出力されてトランジスタ４２はオン状態になる。
【００３４】
一方、「Ｌ」レベルの設定信号Ｓ１がＯＲ回路６３の一方の入力端に入力されてもＯＲ回路６３の開閉状態は確定せず、ＯＲ回路６３の出力レベルは他方の入力端に入力される制御信号Ｃ１のレベルに依存することになる。つまり、ＯＲ回路６３の他方の入力端に入力される制御信号Ｃ１が「Ｈ」レベルの場合には出力レベルは「Ｈ」レベルになり、「Ｌ」レベルの場合には出力レベルは「Ｌ」レベルになる。従って、制御信号Ｃ１を「Ｈ」レベルにすればトランジスタ４３をオン状態にし、「Ｌ」レベルにすればトランジスタ４３をオフ状態に制御することができる。
【００３５】
図４は、本発明の第２実施形態によるリレー制御装置の等価回路であって、（ａ）は設定信号を「Ｌ」レベルにした場合の等価回路であり、（ｂ）は設定信号を「Ｈ」レベルにした場合の等価回路である。図４（ａ）に示す通り、設定信号Ｓ１を「Ｌ」レベルにすることで、駆動電源４１の正極とリレー５０の一端とが接続されるとともに、駆動電源４１の負極とリレー５０の他端との間にトランジスタ４３が配置された負論理出力型のリレー制御装置が実現されることになる。
【００３６】
次に、「Ｈ」レベルの設定信号Ｓ１が制御部４４に入力される場合を考える。制御部４４に入力された設定信号Ｓ１は、ＡＮＤ回路６２及びＯＲ回路６３の一方の入力端にそれぞれ入力される。「Ｈ」レベルの設定信号Ｓ１がＯＲ回路６３の一方の入力端に入力されることによってＯＲ回路６３は閉状態になり、ＯＲ回路６３からは、他方の入力端に入力される制御信号Ｃ１の論理レベルに拘わらず、常に「Ｈ」レベルの信号が出力されてトランジスタ４３はオン状態になる。
【００３７】
一方、「Ｈ」レベルの設定信号Ｓ１がＡＮＤ回路６２の一方の入力端に入力されると、ＡＮＤ回路６２は開状態になり、ＡＮＤ回路６２の出力レベルは他方の入力端に入力される信号のレベルに依存することになる。ここで、ＡＮＤ回路６２の他方の入力端にはＮＯＴ回路６１が接続されているため、制御信号Ｃ１が「Ｈ」レベルの場合にはＡＮＤ回路６２の出力レベルは「Ｌ」レベルになり、制御信号Ｃ１が「Ｌ」レベルの場合にはＡＮＤ回路６２の出力レベルは「Ｈ」レベルになる。従って、制御信号Ｃ１を「Ｈ」レベルにすればトランジスタ４２をオン状態にし、「Ｌ」レベルにすればトランジスタ４２をオフ状態に制御することができる。
【００３８】
ここで、図４（ｂ）に示す通り、設定信号Ｓ１を「Ｈ」レベルにすることで、駆動電源４１の負極とリレー５０の他端とが接続されるとともに、駆動電源４１の正極とリレー５０の一端との間にトランジスタ４２が配置された正論理出力型のリレー制御装置が実現されることになる。
【００３９】
以上の通り、本実施形態のリレー制御装置２は、駆動電源４１の正極とリレー５０の一端とに接続されたＰＮＰ型のトランジスタ４２、駆動電源４１の負極とリレー５０の他端とに接続されたＮＰＮ型のトランジスタ４３、及びトランジスタ４２，４３の何れか一方をオン状態にするとともに、トランジスタ４２，４３の何れか他方のオン状態及びオフ状態を制御することでリレー５０の制御を行う制御部４４を備えている。これにより、制御部４４の制御によって負論理出力型のリレー制御装置及び正論理出力型のリレー制御装置の何れのリレー制御装置も実現することができる。この結果として、従来のように負論理出力型のリレー制御装置と正論理出力型のリレー制御装置とを両方備える必要が無く、従来の無駄を省くことができるため、コストの低減、スペースの有効活用、及び電源効率の上昇を実現することができる。また、リレー制御装置の設計自由度も向上する。
【００４０】
以上、本発明の実施形態によるリレー制御装置及び半導体試験装置について説明したが、本発明は上記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上述した第１実施形態では、複数のリレー２０ａ〜２０ｎのに対して複数の双方向スイッチ１３ａ〜１３ｎがそれぞれ対応して設けられた構成を例に挙げたが、第２実施形態と同様に、リレー及び双方向スイッチが１つずつ設けられた構成であっても良い。また、上述した第１，第２実施形態では、リレー制御装置が半導体試験装置に設けられている場合を例に挙げて説明したが、本発明のリレー制御装置は半導体試験装置に限らず、リレーを備える種々の機器及び装置に適用することが可能である。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１実施形態によるリレー制御装置の要部構成を示すブロック図である。
【図２】双方向スイッチ１３ａ〜１３ｎの構成例を示す回路図である。
【図３】本発明の第２実施形態によるリレー制御装置の要部構成を示すブロック図である。
【図４】本発明の第２実施形態によるリレー制御装置の等価回路である。
【図５】従来のリレー制御装置の要部構成を示すブロック図である。
【符号の説明】
【００４２】
１，２            リレー制御装置
１１              駆動電源
１２              極性切替スイッチ
１３ａ〜１３ｎ    双方向スイッチ
２０ａ〜２０ｎ    リレー
４１              駆動電源
４２              トランジスタ
４３              トランジスタ
４４              制御部
５０              リレー
６１              ＮＯＴ回路
６２              ＡＮＤ回路
６３              ＯＲ回路
Ｃ１              制御信号
Ｓ１              設定信号
【図１】
2009121923.tif 000003
【図２】
2009121923.tif 000004
【図３】
2009121923.tif 000005
【図４】
2009121923.tif 000006
【図５】
2009121923.tif 000007