(57)【要約】【課題】装置のマザーボードへの実装時の高い信頼性および小型で良好な放熱性を兼ね備え、かつ半導体素子とダイパッドとの間に良好な導電性を得ることができ、半導体素子の裏面で電気的な接続が必要な製品にも適用させることができる半導体装置及びその製造方法を提供する。【解決手段】樹脂基板１上のダイパッド２と、ダイパッド２に接着剤３にて固着された半導体素子４と、半導体素子４と電気的に接続された複数の電極端子６と、ダイパッド２と半導体素子４と電極端子６とを封止する樹脂封止体７と、電極端子６とビアを通じて各々電気的に接続された外部端子８とを備え、ダイパッド２の表面に酸化ケイ素（ＳｉＯ２）１８ｂが形成され、酸化ケイ素上に半導体素子４を接着剤３にて固着する。【選択図】図１
2009147095.tif 000002
【特許請求の範囲】
【請求項１】
樹脂基板上に形成されたダイパッドと、
前記ダイパッドに接着剤にて固着された半導体素子と、
前記半導体素子と電気的に接続された複数の電極端子と、
前記ダイパッドと前記半導体素子と前記電極端子とを封止する樹脂封止体と、
前記電極端子と各々電気的に接続された外部端子とを備え、
前記ダイパッドの表面に前記樹脂封止体および前記接着剤に対して良好な接着性を有する酸化物が形成され、
前記ダイパッドの表面の前記酸化物上に前記半導体素子が固着された
ことを特徴とする半導体装置。
【請求項２】
前記酸化物が前記電極端子表面の金属細線接続箇所以外の部分に形成された
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記酸化物が前記ダイパッド上の一部分にのみ形成され、
前記接着剤を介して前記ダイパッドと前記半導体素子の裏面とが電気的に接続された
ことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記半導体素子の裏面にＡｕめっき又はＡｕ蒸着が施され、
前記酸化物が前記半導体素子の裏面における前記Ａｕめっき又は前記Ａｕ蒸着の表面の一部分にのみ形成され、
前記接着剤を介して前記ダイパッドと前記半導体素子の裏面とが電気的に接続された
ことを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記酸化物が、前記ダイパッド上の一部分にのみおよび前記半導体素子の裏面における前記Ａｕめっき又は前記Ａｕ蒸着の表面の一部分にのみ形成され、
前記接着剤を介して前記ダイパッドと前記半導体素子の裏面とが電気的に接続された
ことを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記ダイパッドと前記電極端子と前記外部電極の表面に、無電解の下地Ｎｉめっき及び外層Ａｕめっきが施された
ことを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記半導体素子がＧａＡｓからなる
ことを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記酸化物は、酸化ケイ素（ＳｉＯ２）である
ことを特徴とする請求項１から請求項７のいずれかに記載の半導体装置。
【請求項９】
請求項８に記載の半導体装置の製造方法であって、
前記樹脂基板上に前記ダイパッドと前記ダイパッドの周囲に前記電極端子を形成する工程と、
前記ダイパッド上にシロキサン（ＳｉＯ）を転写する工程と、
前記ダイパッド上に前記半導体素子を接着により搭載する工程と、
前記半導体素子と前記電極端子とを電気的に接続する工程と、
前記半導体素子と前記ダイパッドと前記電極端子とを樹脂封止する工程と、
前記樹脂封止された前記半導体装置を個々の半導体装置に分割する工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項１０】
前記ダイパッド上にシロキサン（ＳｉＯ）を転写した後に、前記シロキサン（ＳｉＯ）にプラズマ照射を施して前記酸化ケイ素（ＳｉＯ２）へ変化させる工程を有し、
前記酸化ケイ素（ＳｉＯ２）を介して前記ダイパッド上に前記半導体素子を接着する
ことを特徴とする請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば情報通信機器や家電機器などに用いられ面実装用で樹脂封止型の半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、例えば情報通信機器や家電機器などにおいて、電子機器の小型化かつ高密度化に対応するために、それらの機器に内蔵される半導体装置の小型化が進んでいる。このような小型の樹脂封止型半導体装置のひとつとして、実質的に片面封止されたＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ  Ｐａｃｋａｇｅ）や、ＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ  Ｐａｃｋａｇｅ）、ＱＦＮ（Ｑｕａｄ  Ｆｌａｔ  Ｎｏ  Ｌｅａｄ  Ｐａｃｋａｇｅ）と称される半導体装置が開発されている。
【０００３】
また、これらの半導体装置においては、マザーボードへの実装時の熱ストレスによる半導体装置内部での剥離を防止するために、内部電極やダイパッド表面の密着性を改善する方法が提案されている。
【０００４】
以上のような半導体装置の従来技術１（例えば、特許文献１を参照）について図９を参照し、また、従来技術２（例えば、特許文献２を参照）について図１０、図１１を参照して、以下に説明する。
【０００５】
図９は従来技術１を用いた半導体装置の概略的な構成を示す断面図である。この半導体装置は、樹脂基板１上に半導体素子４を固着するためのダイパッド２と、半導体素子４の各電極を接続するための電極端子６とを有する回路基板１７に、半導体素子４を搭載し、この半導体素子４を樹脂封止体７によって封止してなる半導体装置であり、電極端子６の金属細線５を接続する一部分のみにＮｉめっき１０とＡｕめっき１１を施し、電極端子６の他の部分及びダイパッド２のめっきが施されていない部分に、酸化膜（ＣｕＯやＣｕ２Ｏ）１９を形成した構成となっている。
【０００６】
この酸化膜１９によって、電極端子６と樹脂封止体７との間およびダイパッド２と接着剤３との間の密着性を向上させることができるので、上記の剥離を抑制することができ、半導体装置の信頼性を向上することができる。
【０００７】
図１０は従来技術２を用いた半導体装置の概略的な構成を示す断面図である。この半導体装置は、樹脂基板１上に半導体素子４を固着するためのソルダーレジスト９と、半導体素子４の各電極を接続するための電極端子６とを有する回路基板１７に、半導体素子４を搭載し、この半導体素子４を樹脂封止体７によって封止してなる半導体装置であり、電極端子６に金属細線５を接続した後に加熱することで、電極端子６の下地のＮｉめっき１０を最表面のＡｕめっき１１上に析出させて、Ｎｉの酸化膜１９を形成した構成となっている。
【０００８】
この酸化膜１９によって、電極端子６と樹脂封止体７との密着性を向上させることができるので、上記の剥離を抑制することができ、半導体装置の信頼性を向上することができる。
【０００９】
また、図１１は従来技術２を用いた半導体装置の別の概略的な構成を示す断面図である。この半導体装置は、良好な放熱性を得るために、半導体素子４を搭載する部分にメタルから成るダイパッド２が形成されていることが、図１０の半導体装置との相違点である。
【００１０】
同様に、金属細線５の接続後、電極端子６以外にダイパッド２の周縁部においても、下地のＮｉめっき１０を最表面のＡｕめっき１１上に析出させてＮｉの酸化膜１９を形成した構成となっている。
【特許文献１】特許第３８７９１３５号公報
【特許文献２】特許第３８７９６５８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記のような従来技術１を用いた半導体装置（図９）では、ダイパッド２や電極端子６の表面で部分的にＮｉめっき１０やＡｕめっき１１を形成する構成となっているため、この場合には、導通をとるための配線が必要な電解めっきを採用する必要がある。
【００１２】
それに対し別の方法として、無電解めっきで部分的なＮｉめっき１０やＡｕめっき１１を施そうとした場合、レジストマスクが必要となるが、このマスク（レジスト）材料がめっき浴に耐えられず、マスク材料によりめっき浴を汚染してしまうため、めっきの信頼性が著しく低下するという問題がある。
【００１３】
また、電解めっきを採用する場合には、電解めっきを行う場合に導通をとるための配線が必要になるため、回路基板当たりの半導体装置の取れ数が減少することで大幅なコストアップとなったり、また、半導体装置の小型化が困難となるという問題がある。
【００１４】
また、従来技術２を用いた半導体装置では、電極端子６において金属細線５の接続後にしか酸化膜１９を形成できないため、半導体素子４を搭載する部分にメタルのダイパッド２を形成すると、ダイパッド２上でも半導体素子４の搭載部分には酸化膜１９が形成できないので、ダイパッド２と接着剤３との接続信頼性の向上が望めない。
【００１５】
以上のため、上記のような従来技術１、２では、放熱性や半導体素子裏面で電気的な接続が必要な製品には、適用できないといった問題がある。
本発明は、上記従来の問題点を解決するもので、装置のマザーボードへの実装時の高い信頼性および小型で良好な放熱性を兼ね備え、かつ半導体素子とダイパッドとの間に良好な導電性を得ることができ、半導体素子の裏面で電気的な接続が必要な製品にも適用させることができる半導体装置及びその製造方法を提供する。
【課題を解決するための手段】
【００１６】
上記の課題を解決するために、本発明の請求項１に記載の半導体装置は、樹脂基板上に形成されたダイパッドと、前記ダイパッドに接着剤にて固着された半導体素子と、前記半導体素子と電気的に接続された複数の電極端子と、前記ダイパッドと前記半導体素子と前記電極端子とを封止する樹脂封止体と、前記電極端子と各々電気的に接続された外部端子とを備え、前記ダイパッドの表面に前記樹脂封止体および前記接着剤に対して良好な接着性を有する酸化物が形成され、前記ダイパッドの表面の前記酸化物上に前記半導体素子が固着されたことを特徴とする。
【００１７】
また、本発明の請求項２に記載の半導体装置は、請求項１に記載の半導体装置であって、前記酸化物が前記電極端子表面の金属細線接続箇所以外の部分に形成されたことを特徴とする。
【００１８】
また、本発明の請求項３に記載の半導体装置は、請求項１に記載の半導体装置であって、前記酸化物が前記ダイパッド上の一部分にのみ形成され、前記接着剤を介して前記ダイパッドと前記半導体素子の裏面とが電気的に接続されたことを特徴とする。
【００１９】
また、本発明の請求項４に記載の半導体装置は、請求項１に記載の半導体装置であって、前記半導体素子の裏面にＡｕめっき又はＡｕ蒸着が施され、前記酸化物が前記半導体素子の裏面における前記Ａｕめっき又は前記Ａｕ蒸着の表面の一部分にのみ形成され、前記接着剤を介して前記ダイパッドと前記半導体素子の裏面とが電気的に接続されたことを特徴とする。
【００２０】
また、本発明の請求項５に記載の半導体装置は、請求項１に記載の半導体装置であって、前記酸化物が、前記ダイパッド上の一部分にのみおよび前記半導体素子の裏面における前記Ａｕめっき又は前記Ａｕ蒸着の表面の一部分にのみ形成され、前記接着剤を介して前記ダイパッドと前記半導体素子の裏面とが電気的に接続されたことを特徴とする。
【００２１】
また、本発明の請求項６に記載の半導体装置は、請求項１に記載の半導体装置であって、前記ダイパッドと前記電極端子と前記外部電極の表面に、無電解の下地Ｎｉめっき及び外層Ａｕめっきが施されたことを特徴とする。
【００２２】
また、本発明の請求項７に記載の半導体装置は、請求項１に記載の半導体装置であって、前記半導体素子がＧａＡｓからなることを特徴とする。
また、本発明の請求項８に記載の半導体装置は、請求項１から請求項７のいずれかに記載の半導体装置であって、前記酸化物は、酸化ケイ素（ＳｉＯ２）であることを特徴とする。
【００２３】
また、本発明の請求項９に記載の半導体装置の製造方法は、請求項８に記載の半導体装置の製造方法であって、前記樹脂基板上に前記ダイパッドと前記ダイパッドの周囲に前記電極端子を形成する工程と、前記ダイパッド上にシロキサン（ＳｉＯ）を転写する工程と、前記ダイパッド上に前記半導体素子を接着により搭載する工程と、前記半導体素子と前記電極端子とを電気的に接続する工程と、前記半導体素子と前記ダイパッドと前記電極端子とを樹脂封止する工程と、前記樹脂封止された前記半導体装置を個々の半導体装置に分割する工程とを有することを特徴とする。
【００２４】
また、本発明の請求項１０に記載の半導体装置の製造方法は、請求項９に記載の半導体装置の製造方法であって、前記ダイパッド上にシロキサン（ＳｉＯ）を転写した後に、前記シロキサン（ＳｉＯ）にプラズマ照射を施して前記酸化ケイ素（ＳｉＯ２）へ変化させる工程を有し、前記酸化ケイ素（ＳｉＯ２）を介して前記ダイパッド上に前記半導体素子を接着することを特徴とする。
【発明の効果】
【００２５】
以上のように本発明によれば、ダイパッドや電極端子の最表面がＡｕめっきなど、封止樹脂や半導体素子をダイパッドに接続するための接着剤との密着強度が弱いめっきであっても、ダイパッドや電極端子の最表面に形成した酸化物（酸化ケイ素（ＳｉＯ２））により、半導体素子とダイパッドとの密着強度、および封止樹脂と電極端子との密着強度を向上させることができる。
【００２６】
また、ダイパッドの最表面に酸化物（酸化ケイ素（ＳｉＯ２））が部分的に形成されているため、酸化物（酸化ケイ素（ＳｉＯ２））が形成されていない部分を通じて、半導体素子の裏面とダイパッドとの電気的および熱的な接続を確保することができる。
【００２７】
そのため、半導体素子とダイパッドとの間および封止樹脂と電極端子との間に十分な密着性を確保しつつ、半導体素子からの発熱に対して良好な放熱性を得ることができるとともに、半導体素子とダイパッドとの間に良好な導電性を得ることができ、ダイパッドをメタルで形成しても、半導体装置のマザーボードへの実装時の信頼性をさらに向上することができる。
【００２８】
また、ダイパッドや電極端子をその最表面に形成した酸化物（酸化ケイ素（ＳｉＯ２））により部分的に被うことにより、ダイパッドや電極端子の最表面に部分めっきを採用する必要性を無くして、ＮｉめっきやＡｕめっきを無電解めっきで形成することができため、従来電解めっきを行う場合に必要であった導通のための配線を不要とすることができる。
【００２９】
そのため、樹脂基板当たりの半導体装置の取れ数を増やすことができ、半導体装置のコストが安価となるだけではなく、半導体装置自体の更なる小型化を実現することができる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施の形態を示す半導体装置及びその製造方法について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１の半導体装置及びその製造方法を説明する。
【００３１】
図１は実施の形態１の半導体装置の概略的な構成を示す断面図であり、図２はその平面図、図３はその背面図である。この半導体装置は、Ｃｕ箔＋Ｃｕめっき１５（図６で後述する）で形成されたダイパッド２と、電極端子６、および外部端子８に、下地にＮｉめっき１０、最外層にＡｕめっき１１が施されている。更に、ダイパッド２のＡｕめっき１１上には、樹脂封止体７および接着剤３に対して良好な接着性を有する酸化物としての酸化ケイ素（ＳｉＯ２）１８ｂが部分的に形成されている。
【００３２】
半導体素子４は、ダイパッド２上で部分的に形成された酸化ケイ素（ＳｉＯ２）１８ｂ上に、導電性を有する接着剤３（後述する）で固着されているので、ダイパッド２と良好な密着性を得ることができるとともに、酸化ケイ素（ＳｉＯ２）１８ｂがダイパッド２上で部分的にしか形成されていないため、酸化ケイ素（ＳｉＯ２）１８ｂが形成されていない部分を通じて、半導体素子４の裏面とダイパッド２とは電気的な接続も確保されている。
【００３３】
また、放熱性や電気特性を考えた場合、図１に示すように、ダイパッド２上で酸化ケイ素（ＳｉＯ２）１８ｂが形成されていない場所と、ダイパッド２をグランド端子１３に電気接続している回路基板１７のビアの位置とを合わせたほうが良い。
【００３４】
ダイパッド２の周辺には、半導体素子４と金属細線５によって電気的に接続された複数の電極端子６が設置されている。電極端子６はビアを通じて各々外部端子８と電気的に接続されて、各々外部端子８は半導体装置の裏面側に設置されており、電極端子６の金属細線５との接続部には、下地にＮｉめっき１０及び最外層にＡｕめっき１１が施されている。
【００３５】
電極端子６の金属細線５との接続部以外は、ソルダーレジスト９で覆われており、樹脂封止体７との密着性を向上させている。この場合、実質的には、ソルダーレジストの密着性を向上させるには、Ａｒプラズマなどで表面の活性化が必要である。
【００３６】
ダイパッド２、接着剤３、半導体素子４、金属細線５、電極端子６、ソルダーレジスト９は、樹脂封止体７で封止されている。
ここで、電極端子６および外部端子８は、Ｃｕ箔＋Ｃｕめっき１５（図６で後述する）上にさらにＣｕめっきを施したものであり、Ｃｕ箔＋Ｃｕめっき１５の総厚は０．０２〜０．０５ｍｍ程度である。また、Ｎｉめっき１０の厚みは０．００５〜０．０１５ｍｍ程度であり、Ａｕめっき１１の厚みは０．０００１〜０．００１ｍｍ程度である。
【００３７】
また、本実施の形態では、Ｎｉめっき１０およびＡｕめっき１１は無電解めっきであるが、電解めっきとしてもよい。ソルダーレジスト９は、一例としてアルカリ現像型のレジストインキ（他の例として、エポキシ系の熱硬化型でもよい）であり、樹脂基板１上で０．０１〜０．０５ｍｍ程度の厚さ、電極端子６上で０．００５〜０．０３ｍｍ程度の厚さで被膜される。
【００３８】
また、金属細線５は、φ０．０２０〜φ０．０３０ｍｍ程度のＡｕ線である。接着剤３は、７０〜９０％のＡｇフィラーを含有したエポキシ樹脂である。なお、接着剤３のベース樹脂は、アクリル系の樹脂であっても良い。また、樹脂封止体７は、フィラー含有率７０〜９０％程度のエポキシ樹脂である。
【００３９】
樹脂基板１は、一例としてガラスエポキシ樹脂等から成る３層構造（層数は任意である）であり、内部にＣｕ箔１２を設置してダイパッド２及びグランド端子１３とを、貫通穴（ビアホール）の壁面のＣｕめっきで繋げることによって、半導体素子４からの発熱に対する半導体装置外への放熱性を向上させている。なお、図が複雑になるため、ＣｕめっきはＣｕ箔１２と区分せずに図示している。
【００４０】
貫通穴を穴埋め樹脂１４によって埋めることで、半導体装置をマザーボード基板へ実装する際の応力集中や、貫通穴内部の吸湿気化膨張によるＣｕめっき等の断線を防止でき、信頼性を向上することができる。樹脂基板１を構成するガラスエポキシ樹脂の厚みは、１層あたり０．０５〜０．１０ｍｍである。
（実施の形態２）
本発明の実施の形態２の半導体装置及びその製造方法を説明する。
【００４１】
図４は本実施の形態２の半導体装置の概略的な構成を示す断面図である。この半導体装置は、実施の形態１の半導体装置と同様の基本構成を有するので、主に実施の形態１との相違点について説明する。
【００４２】
実施の形態１では、電極端子６の金属細線５との接続部には、下地にＮｉめっき１０及び最外層にＡｕめっき１１が施されており、電極端子６の金属細線５との接続部以外はソルダーレジスト９で覆われており、樹脂封止体７との密着性を向上（実質的には、ソルダーレジストの密着性を向上させるには、Ａｒプラズマなどで表面の活性化が必要）させている。
【００４３】
これに対して本実施の形態では、電極端子６の金属細線５との接続部以外にはソルダーレジスト９を形成せずに、樹脂封止体７および接着剤３に対して良好な接着性を有する酸化物としての酸化ケイ素（ＳｉＯ２）１８ｂを形成する。酸化ケイ素（ＳｉＯ２）１８ｂは、ダイパッド２上の酸化ケイ素（ＳｉＯ２）１８ｂと同時に形成することができるので、回路基板１７を製造する際のソルダーレジスト形成工程が省略できる分、安価に作製することができる。
（実施の形態３）
本発明の実施の形態３の半導体装置及びその製造方法を説明する。
【００４４】
図５は本実施の形態３の半導体装置の概略的な構成を示す断面図である。この半導体装置は、実施の形態１の半導体装置と同様の基本構成を有するので、主に実施の形態１との相違点について説明する。
【００４５】
実施の形態１では、半導体素子４としては、その裏面はめっき又は蒸着が施されていないが、接着剤３との密着性の良好なシリコン（Ｓｉ）などの材料を想定したものである。
これに対して本実施の形態では、半導体素子４の裏面には、Ａｕめっき１１が施されており、接着剤３との密着性の向上を図るために、さらにＡｕめっき１１の表面にも、樹脂封止体７および接着剤３に対して良好な接着性を有する酸化物としての酸化ケイ素（ＳｉＯ２）１８ｂが部分的に形成されている。
【００４６】
これにより、本実施の形態の半導体装置では、半導体素子４において、その裏面と接着剤３との良好な密着性を得るとともに、半導体素子４の裏面とダイパッド２との電気的な接続も確保している。
【００４７】
また、放熱性や電気特性を考えた場合、図５に示すように、半導体素子４の裏面で酸化ケイ素（ＳｉＯ２）１８ｂが形成されていない場所と、ダイパッド２の酸化ケイ素（ＳｉＯ２）１８ｂが形成されていない場所と、ダイパッド２をグランド端子１３に電気接続している回路基板１７のビアの位置とを合わせたほうが良い。
【００４８】
本実施の形態では、半導体素子４の裏面はＡｕめっきとしているが、Ａｕ蒸着であっても良いし、めっきや蒸着が施されていなくても、ＧａＡｓなど、半導体素子４自体が密着力の弱い材質で構成された場合にも適している。
【００４９】
次に、図６（ａ）〜（ｊ）を参照して、本実施の形態の半導体装置に用いる回路基板１７を製造する工程を説明する。
図６（ａ）〜（ｊ）は、回路基板１７を製造する工程を示す概略的な断面図を示している。図６において、図６（ａ）はＣｕ箔が積層された樹脂基板を準備する工程断面図、図６（ｂ）は表裏のＣｕ箔を所定の形状へエッチング加工した状態を示す工程断面図、図６（ｃ）は半硬化樹脂基板とＣｕ箔を積層した状態を示す工程断面図、図６（ｄ）は製品エリアに貫通孔を開ける工程断面図、図６（ｅ）は電解Ｃｕめっきにより表裏層と内層のメタル部を電気的に繋げた状態を示す工程断面図、図６（ｆ）は貫通孔を穴埋め樹脂で埋めた状態を示す工程断面図、図６（ｇ）はＣｕめっきにより穴埋め樹脂部に蓋をした状態を示す工程断面図、図６（ｈ）は表裏のＣｕ箔＋Ｃｕめっきを所定の形状へエッチング加工した状態を示す工程断面図、図６（ｉ）はソルダーレジストを所定の箇所へ形成した状態を示す工程断面図、図６（ｊ）はＮｉめっき及び、Ａｕめっきを施した工程断面図である。
【００５０】
まず、図６（ａ）に示すように、両面にＣｕ箔１２が積層された樹脂基板１ａを準備する。後にＣｕ箔１２を所定の形状にエッチング加工する際の位置決め用の貫通孔を、製品エリア外にドリル等を用いて開ける（図示せず）。一例として、樹脂基板１ａは厚さ０．０５〜０．１０ｍｍ程度のガラスエポキシ樹脂である。また、Ｃｕ箔１２は、厚さ０．０１〜０．０２ｍｍ程度である。
【００５１】
次に、図６（ｂ）に示すように、表裏面のＣｕ箔１２を所定の形状にエッチング加工する。
次に、図６（ｃ）に示すように、半硬化の樹脂基板１ａとＣｕ箔１２を加熱・加圧して積層し、樹脂基板１を作製する。一例として、半硬化の樹脂基板１ａは厚さ０．０５〜０．１０ｍｍ程度のガラスエポキシ樹脂または、エポキシ樹脂である。また、Ｃｕ箔１２は、厚さ０．０１〜０．０２ｍｍ程度である。
【００５２】
次に、図６（ｄ）に示すように、製品エリア内の所定箇所に貫通孔をドリル等で開ける。同時に、後にＣｕを所定の形状にエッチング加工する際の位置決め用の貫通孔を、製品エリア外にドリル等を用いて開ける（図示せず）。
【００５３】
次に、図６（ｅ）に示すように、電解Ｃｕめっきを施して内層のＣｕ箔１２と表裏層のＣｕ箔１２を繋げてＣｕ箔＋Ｃｕめっき１５を形成する。ここで、電解Ｃｕめっき前に化学エッチング等によるデスミア処理を施しＣｕ箔１２とＣｕめっき及び樹脂基板１との密着性を向上させる。一例として、Ｃｕめっき厚さは０．００５〜０．０２５ｍｍ程度である。
【００５４】
次に、図６（ｆ）に示すように、貫通孔に穴埋め樹脂１４を充填し、表面を平面に研磨する。一例として、貫通孔はφ０．１５ｍｍ程度である。
次に、図６（ｇ）に示すように、電解Ｃｕめっきを施して穴埋め樹脂１４の上をＣｕめっきによって蓋をし、最終的なＣｕ厚となるＣｕ箔＋Ｃｕめっき１５を形成する。ここで、電解Ｃｕめっき前に化学エッチング等によるデスミア処理を施しＣｕめっき同士及び、穴埋め樹脂１４との密着性を向上させる。一例として、Ｃｕ箔＋Ｃｕめっき１５の最終的な厚さは０．０２〜０．０５ｍｍである。
【００５５】
次に、図６（ｈ）に示すように、表裏面のＣｕ箔＋Ｃｕめっき１５を所定の形状にエッチングする。
次に、図６（ｉ）に示すように、一例として、アルカリ現像型のレジストインキを印刷し、乾燥させた後、マスク等を用いて露光、現像し所定の形状を形成した後、加熱して硬化させる。現像型のレジストインキを使用した場合、ソルダーレジスト９の底面側はオーバーエッチングされるため、ソルダーレジスト９の断面を表面側が裏面側より広くなるように形成できる（図示せず）ので、樹脂封止体７との密着強度を高められる。
【００５６】
次に、図６（ｊ）に示すように、Ｎｉめっき１０、Ａｕめっき１１を施す。ここで、各メタル部が配線で繋がれている場合は電解めっきが可能であるが、各メタル部を配線で繋ぐスペースが無い場合や、内層のＣｕ箔１２との関係で電極端子６と外部端子８を繋げることができない場合、あるいは回路基板１７当たりの半導体装置の取れ数を増やした安価な半導体装置を提供する場合などは、無電解めっきとする。
【００５７】
以上のようにして、各実施の形態の半導体装置に用いる回路基板１７を完成することができる。
次に、図７（ａ）〜（ｆ）を参照して、上述の回路基板１７を用いた実施の形態１の半導体装置を製造する工程を説明する。図７において、図７（ａ）は回路基板を準備する工程断面図、図７（ｂ）は基板表面の一部にＳｉＯを転写した後、プラズマ照射によりＳｉＯをＳｉＯ２へ変化させる工程を示す工程断面図、図７（ｃ）は半導体素子を接着剤にて固着した状態を示す工程断面図、図７（ｄ）は半導体素子と電極端子とを金属細線にて接続した状態を示す工程断面図、図７（ｅ）は樹脂封止した状態を示す工程断面図、図７（ｆ）は半導体装置を個別に分割した状態を示す工程断面図である。
【００５８】
まず、図７（ａ）に示すように、上述の製造方法で製造した回路基板１７を準備する。
次に、図７（ｂ）に示すように、ダイパッド２の外層のＡｕめっき１１上にシロキサン（ＳｉＯ）１８ａを部分的に形成した後、Ａｒプラズマを照射して酸化ケイ素（ＳｉＯ２）１８ｂへ変化させる。シロキサン（ＳｉＯ）１８ａを形成する方法は、一例としてシリコーンゴムを用いて転写する方法が最も容易な方法である。
【００５９】
次に、図７（ｃ）に示すように、ダイパッド２上に、ディスペンサ（図示せず）等を用いて接着剤３を塗布した後、コレット（図示せず）等を用いて半導体素子４を搭載する。接着剤３は一例として、熱硬化性のエポキシ樹脂（アクリル系の樹脂でも良い）にＡｇフィラーを混合させたものである。
【００６０】
次に、ヒートステージ（図示せず）上で加熱し、接着剤３を硬化させる。一例として半導体素子４は０．１〜０．２ｍｍ程度のシリコン単結晶（ＧａＡｓでも良い）である。また、加熱条件は１５０〜２５０℃、３０〜６０秒で徐々に温度を上げていく方法をとると、接着剤３中のボイドが発生しにくい。なお、接着剤３の硬化は硬化炉を用いても良い。この場合は、１５０〜１７０℃程度の低温で１〜２時間程度硬化させる。
【００６１】
次に、図７（ｄ）に示すように、半導体素子４のボンディングパッド（図示せず）と電極端子６とを金属細線４を用いて電気的に接続する。ワイヤーボンド装置のヒートステージ（図示せず）には、真空孔が開いており、回路基板１７を吸引固定する。また、回路基板１７の製品エリア外を押さえ治具（図示せず）により固定した状態で、ワイヤーボンディングを実施する。一例として、金属細線としては、直径０．０２０〜０．０３０ｍｍのＡｕワイヤーを用いる。
【００６２】
次に、図７（ｅ）に示すように、シリンダにより型締めされた１７０〜１８０℃程度に加熱した封止金型（図示せず）を搭載したトランスファー装置により、複数の半導体装置を一括して樹脂封止する。封止樹脂が硬化して樹脂封止体７が形成された後、型開きされると共にトランスファー装置より脱装される。そして、オモリなどで加圧しながら硬化炉などで樹脂封止体７の本硬化を実施する。一例として、オモリの重量は５ｋｇ程度である。また、樹脂封止体７は、液状樹脂で、真空印刷封止方式を用いたものでも良い。
【００６３】
次に、図７（ｆ）に示すように、ダイシング装置（図示せず）により個々の半導体装置に分割する。樹脂封止体７側を、リングに貼り付けたＵＶシート（図示せず）上に貼り付け固定し、ブレードにより切断する。ブレードとしては、例えば電鋳製で０．１０〜０．３ｍｍ程度の厚みのものを用いる。
【００６４】
次に、図８（ａ）〜（ｄ）を参照して、実施の形態３の半導体装置に用いる半導体素子４の裏面処理を行う工程を説明する。
図８は実施の形態３の半導体装置に用いる半導体素子の裏面処理工程を示す断面図である。図８において、図８（ａ）は裏面にＡｕめっき又はＡｕ蒸着した半導体素子を準備する工程断面図、図８（ｂ）は半導体素子裏面の一部にＳｉＯを転写した後、プラズマ照射によりＳｉＯをＳｉＯ２へ変化させる工程を示す工程断面図、図８（ｃ）は半導体素子を個別に分割した状態を示す工程断面図、図８（ｄ）は半導体素子が完成した状態を示す断面図である。
【００６５】
まず、図８（ａ）に示すように、シリコン単結晶（ＧａＡｓでも良い）で形成されたウェーハ（半導体素子４の集合体）を準備する。一例として実施の形態では、ウェーハの裏面にＡｕめっき１１が施されている。
【００６６】
次に、図８（ｂ）に示すように、Ａｕめっき１１上にシロキサン（ＳｉＯ）１８ａを部分的に形成し、次いでＡｒプラズマを照射することで酸化ケイ素（ＳｉＯ２）１８ｂへ変化させる。シロキサン（ＳｉＯ）１８ａを形成する方法は、一例としてシリコーンゴムを用いて転写する方法が最も容易な方法である。
【００６７】
次に、図８（ｃ）に示すように、ダイシング装置（図示せず）により個々の半導体素子４に分割する。半導体素子４の金属配線接続側を、リングに貼り付けたＵＶシート（図示せず）上に貼り付け固定し、ブレードにより切断する。ブレードとしては、例えば電鋳製で０．０５〜０．１０ｍｍ程度の厚みのものを用いる。
【００６８】
このようにして、図８（ｄ）に示す実施の形態３に用いる半導体素子４を製造する。
なお、上記の各実施の形態の半導体装置では、樹脂封止体７および接着剤３に対して良好な接着性を有する酸化物として、酸化ケイ素（ＳｉＯ２）を用いた場合を例に挙げて説明したが、酸化物として、酸化ケイ素（ＳｉＯ２）と同じ機能と物性的特性および電気的特性を有するものであれば、どのような他の物質を用いても同様に構成することができ、同様の効果が得られる。
【産業上の利用可能性】
【００６９】
本発明の半導体装置及びその製造方法は、装置のマザーボードへの実装時の高い信頼性および小型で良好な放熱性を兼ね備え、かつ半導体素子とダイパッドとの間に良好な導電性を得ることができ、半導体素子の裏面で電気的な接続が必要な製品にも適用させることができるもので、情報通信機器や家電機器などに用いられる半導体装置に有用である。
【図面の簡単な説明】
【００７０】
【図１】本発明の実施の形態１の半導体装置の概略構成を示す断面図
【図２】同実施の形態１の半導体装置の概略構成を示す平面図
【図３】同実施の形態１の半導体装置の概略構成を示す背面図
【図４】本発明の実施の形態２の半導体装置の概略構成を示す断面図
【図５】本発明の実施の形態３の半導体装置の概略構成を示す断面図
【図６】本発明の各実施の形態の半導体装置に用いる回路基板を製造する各工程を示す断面図
【図７】本発明の各実施の形態の半導体装置の製造方法における各工程を示す断面図
【図８】本発明の実施の形態３の半導体装置に用いる半導体素子の裏面処理工程を示す断面図
【図９】従来例１の半導体装置の概略構成を示す断面図
【図１０】従来例２の半導体装置の概略構成を示す断面図
【図１１】同従来例の半導体装置の別の概略構成を示す断面図
【符号の説明】
【００７１】
１    樹脂基板
１ａ    樹脂基板（積層前）
２    ダイパッド
３    接着剤
４    半導体素子
５    金属細線
６    電極端子
７    樹脂封止体
８    外部端子
９    ソルダーレジスト
１０    Ｎｉめっき
１１    Ａｕめっき
１２    Ｃｕ箔
１３    グランド端子
１４    穴埋め樹脂
１５    Ｃｕ箔＋Ｃｕめっき
１６    貫通穴
１７    回路基板
１８ａ    シロキサン（ＳｉＯ）
１８ｂ    酸化ケイ素（ＳｉＯ２）
１９    酸化膜
【図１】
2009147095.tif 000003
【図２】
2009147095.tif 000004
【図３】
2009147095.tif 000005
【図４】
2009147095.tif 000006
【図５】
2009147095.tif 000007
【図６】
2009147095.tif 000008
【図７】
2009147095.tif 000009
【図８】
2009147095.tif 000010
【図９】
2009147095.tif 000011
【図１０】
2009147095.tif 000012
【図１１】
2009147095.tif 000013