(57)【要約】【課題】所望の閾値補正処理を確実に行うことによって表示品質をより向上できるようにする。【解決手段】最終回の閾値補正処理の終了後、駆動トランジスタのゲート電位Ｖｇを基準電位Ｖｏｆｓ１よりも低い基準電位Ｖｏｆｓ２に確定させ、しかる後基準電位Ｖｏｆｓ２からそれよりも高い基準電位Ｖｏｆｓ３に切り替えて当該基準電位Ｖｏｆｓ３を信号電圧Ｖｓｉｇの書込み直前まで維持させる。これにより、信号出力回路による信号線への信号電圧Ｖｓｉｇの書込み時には、基準電位Ｖｏｆｓ２からではなく、それよりも高い基準電位Ｖｏｆｓ３、より具体的には基準電位Ｖｏｆｓ１と同等かそれよりも高い電位から信号電圧Ｖｓｉｇを書き込めばよいことになる。【選択図】図１２
2009104013.tif 000002
【特許請求の範囲】
【請求項１】
電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と
を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第１電源電位と当該第１電源電位よりも低い第２電源電位とを選択的に供給する電源供給走査回路と、
前記信号線に対して映像信号と、第１基準電位と、当該第１基準電位よりも低い第２基準電位と、当該第２基準電位よりも高い第３基準電位とを選択的に出力する信号出力回路とを備え、
前記電源供給走査回路は、
前記電源供給線を介して前記駆動トランジスタの他方の電極に前記第２電源電位を供給することによって当該他方の電極の電位の初期化を行った後、前記電源供給線の電位を前記第２電源電位から前記第１電源電位に切り替え、
前記信号出力回路は、
前記走査線を通して与えられる走査信号によって前記書込みトランジスタが導通状態にあるときに、前記信号線に前記第１基準電位を出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給することによって当該ゲート電極の電位の初期化を行い、
次いで、前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理を行っている途中で前記第１基準電位に代えて前記第２基準電位を前記信号線に出力して前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給し、
次いで、前記書込みトランジスタが導通状態にある期間内に前記第２基準電位に代えて前記第３基準電位を前記信号線に出力し、
次いで、前記閾値補正処理の修了後に前記第３基準電位に代えて前記映像信号を前記信号線に出力する
ことを特徴とする表示装置。
【請求項２】
前記第３基準電位は、前記第１基準電位と同等または当該第１基準電位よりも高い電位である
ことを特徴とする請求項１記載の表示装置。
【請求項３】
前記第３基準電位は、前記第１基準電位よりも高い電位であって、前記映像信号の最大振幅レベルの半分程度の電位である
ことを特徴とする請求項２記載の表示装置。
【請求項４】
前記信号出力回路から前記信号線に出力された前記映像信号を前記書込みトランジスタによって前記駆動トランジスタのゲート電極に書き込む信号書込み処理を行う１水平走査期間に先立つ複数の水平走査期間に亘って前記閾値補正処理を複数回実行する場合において、
前記複数回の閾値補正処理の実行のために各回ごとに前記書込みトランジスタを導通状態にする前記走査信号のうち、最終回の閾値補正処理のための走査信号のパルス幅は、最終回よりも前の閾値補正処理のための走査信号のパルス幅よりも広く設定されることで、前記信号出力回路から前記信号線に出力された前記第３基準電位を前記書込みトランジスタによって前記駆動トランジスタのゲート電極に書き込む
ことを特徴とする請求項１記載の表示装置。
【請求項５】
前記信号出力回路から前記信号線に出力された前記映像信号を前記書込みトランジスタによって前記駆動トランジスタのゲート電極に書き込むときに、前記駆動トランジスタに流れる電流を当該駆動トランジスタのゲート電極側に負帰還させる移動度補正処理を並行して実行する
ことを特徴とする請求項１記載の表示装置。
【請求項６】
電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と
を有する画素が行列状に配置された画素アレイ部を備え、
前記電源供給線の電位を第１電源電位と当該第１電源電位よりも低い第２電源電位とに選択的に切り替える表示装置の駆動方法であって、
前記電源供給線を介して前記駆動トランジスタの他方の電極に前記第２電源電位を供給することによって当該他方の電極の電位の初期化を行うとともに、前記書込みトランジスタが導通状態にあるときに、前記書込みトランジスタによって第１基準電位を前記駆動トランジスタのゲート電極に書き込むことによって当該ゲート電極の電位の初期化を行い、
次いで、前記電源供給線の電位を前記第２電源電位から前記第１電源電位に切り替え、
次いで、前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理を行ない、
次いで、前記閾値補正処理を行っている途中で前記第１基準電位に代えて当該第１基準電位よりも低い第２基準電位を前記書込みトランジスタによって前記駆動トランジスタのゲート電極に書き込み、
次いで、前記書込みトランジスタが導通状態にある期間内に前記第２基準電位に代えて当該第２基準電位よりも高い第３基準電位を前記書込みトランジスタによって前記駆動トランジスタのゲート電極に書き込み、
次いで、前記閾値補正処理の修了後に再度導通状態になる前記書込みトランジスタによって前記第３基準電位に代えて映像信号を前記駆動トランジスタのゲート電極に書き込む
ことを特徴とする表示装置の駆動方法。
【請求項７】
電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と
を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第１電源電位と当該第１電源電位よりも低い第２電源電位とを選択的に供給する電源供給走査回路と、
前記信号線に対して映像信号と、第１基準電位と、当該第１基準電位よりも低い第２基準電位と、当該第２基準電位よりも高い第３基準電位とを選択的に出力する信号出力回路とを備えた表示装置を有する電子機器であって、
前記電源供給走査回路は、
前記電源供給線を介して前記駆動トランジスタの他方の電極に前記第２電源電位を供給することによって当該他方の電極の電位の初期化を行った後、前記電源供給線の電位を前記第２電源電位から前記第１電源電位に切り替え、
前記信号出力回路は、
前記走査線を通して与えられる走査信号によって前記書込みトランジスタが導通状態にあるときに、前記信号線に前記第１基準電位を出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給することによって当該ゲート電極の電位の初期化を行い、
次いで、前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理を行っている途中で前記第１基準電位に代えて前記第２基準電位を前記信号線に出力して前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給し、
次いで、前記書込みトランジスタが導通状態にある期間内に前記第２基準電位に代えて前記第３基準電位を前記信号線に出力し、
次いで、前記閾値補正処理の修了後に前記第３基準電位に代えて前記映像信号を前記信号線に出力する
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に２次元配置された平面型（フラットパネル型）の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子を含む画素（画素回路）が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子を用いた有機ＥＬ表示装置が開発され、商品化が進められている。
【０００３】
有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は、自発光素子であるために、画素ごとに液晶にて光源（バックライト）からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
【０００５】
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
【０００６】
ところで、一般的に、有機ＥＬ素子のＩ−Ｖ特性（電流−電圧特性）は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。有機ＥＬ素子を電流駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）としてＮチャネル型のＴＦＴを用いた画素回路では、駆動トランジスタのソース側に有機ＥＬ素子が接続されることになるために、有機ＥＬ素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化し、その結果、有機ＥＬ素子の発光輝度も変化する。
【０００７】
このことについてより具体的に説明する。駆動トランジスタのソース電位は、当該駆動トランジスタと有機ＥＬ素子の動作点で決まる。そして、有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機ＥＬ素子の動作点が変動してしまうために、駆動トランジスタのゲートに同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化するために、当該駆動トランジスタに流れる電流値が変化する。その結果、有機ＥＬ素子に流れる電流値も変化するために、有機ＥＬ素子の発光輝度が変化することになる。
【０００８】
また、ポリシリコンＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタの閾値電圧Ｖｔｈや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度（以下、「駆動トランジスタの移動度」と記述する）μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Ｖｔｈや移動度μが画素ごとに異なったりする（個々のトランジスタ特性にばらつきがある）。
【０００９】
駆動トランジスタの閾値電圧Ｖｔｈや移動度μが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲート電極に画素間で同じ電圧を印加しても、有機ＥＬ素子の発光輝度に画素間でばらつきが生じ、その結果、画面のユニフォーミティ（一様性）が損なわれる。
【００１０】
そこで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子の特性変動に対する補償機能、さらには駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正（以下、「閾値補正」と記述する）や、駆動トランジスタの移動度μの変動に対する補正（以下、「移動度補正」と記述する）の各補正機能を画素回路の各々に持たせる構成を採っている（例えば、特許文献１参照）。
【００１１】
このように、画素回路の各々に、有機ＥＬ素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせることで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができるために、有機ＥＬ表示装置の表示品質を改善できる。
【００１２】
【特許文献１】特開２００６−１３３５４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
特許文献１記載の従来技術では、画素回路の各々に、有機ＥＬ素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせることで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができるが、その反面、画素回路を構成する素子数が多く、画素サイズの微細化、ひいては表示装置の高精細化の妨げとなる。
【００１４】
これに対して、画素回路を構成する素子数や配線数の削減を図るために、例えば、画素回路の駆動トランジスタに供給する電源電位を切り替え可能な構成とし、当該電源電位の切り替えによって有機ＥＬ素子の発光／非発光を制御するトランジスタと、駆動トランジスタのソース電位を初期化するトランジスタを省略し、さらに、駆動トランジスタのゲート電位に与える基準電位を映像信号と同じ信号線から供給する構成を採ることで、駆動トランジスタのゲート電位を初期化するトランジスタを省略した画素回路が本願出願人によって提案されている（特願２００６−１４１８３６号明細書参照）。
【００１５】
この提案に係る画素構成を採ることにより、必要最小限の構成素子数、具体的には、輝度情報に応じた映像信号の信号電圧を画素内に書き込む書込みトランジスタと、この書込みトランジスタによって書き込まれた映像信号の信号電圧を保持する保持容量と、この保持容量に保持された映像信号の信号電圧に基づいて有機ＥＬ素子を駆動する駆動トランジスタとによって画素回路を構成できる。
【００１６】
この画素回路の場合は、書込みトランジスタが導通状態になることにより、信号線を通して供給される基準電位Ｖｏｆｓを駆動トランジスタのゲート電極に印加することによって閾値補正処理が行われるのであるが、閾値補正期間が終わって書込みトランジスタが非導通状態になると、駆動トランジスタのゲート電極が信号線から電気的に切り離されるために、閾値補正後から映像信号を書き込むまでの期間に駆動トランジスタのゲート電極がフローティング状態となる期間ができる。
【００１７】
このように、駆動トランジスタのゲート電極がフローティング状態になると、後述する理由により、駆動トランジスタのゲート電位、ソース電位が共に上昇してしまい、所望の閾値補正処理を行うことができなくなるために、閾値補正処理に伴う表示品質（画品位）の改善効果が十分に得られないことになる。
【００１８】
そこで、本発明は、所望の閾値補正処理を確実に行うことによって表示品質をより向上できるようにした表示装置、当該表示装置の駆動方法および当該表示装置を用いた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明による表示装置は、
電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と
を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第１電源電位と当該第１電源電位よりも低い第２電源電位とを選択的に供給する電源供給走査回路と、
前記信号線に対して映像信号と、第１基準電位と、当該第１基準電位よりも低い第２基準電位と、当該第２基準電位よりも高い第３基準電位とを選択的に出力する信号出力回路とを備え、
前記電源供給走査回路は、
前記電源供給線を介して前記駆動トランジスタの他方の電極に前記第２電源電位を供給することによって当該他方の電極の電位の初期化を行った後、前記電源供給線の電位を前記第２電源電位から前記第１電源電位に切り替え、
前記信号出力回路は、
前記走査線を通して与えられる走査信号によって前記書込みトランジスタが導通状態にあるときに、前記信号線に前記第１基準電位を出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給することによって当該ゲート電極の電位の初期化を行い、
次いで、前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理を行っている途中で前記第１基準電位に代えて前記第２基準電位を前記信号線に出力して前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給し、
次いで、前記書込みトランジスタが導通状態にある期間内に前記第２基準電位に代えて前記第３基準電位を前記信号線に出力し、
次いで、前記閾値補正処理の修了後に前記第３基準電位に代えて前記映像信号を前記信号線に出力する
構成となっている。
【００２０】
上記構成の表示装置および当該表示装置を有する電子機器において、閾値補正処理を行っている途中で駆動トランジスタのゲート電極に書き込む基準電位を第１基準電位からそれよりも低い第２基準電位に切り替えることで、駆動トランジスタのゲート電位が下がるために、駆動トランジスタが確実に非導通状態となる。これにより、閾値補正処理が終了し、書込みトランジスタが非導通状態になることによって駆動トランジスタのゲート電極が信号線から電気的に切り離され、フローティング状態になったときに、駆動トランジスタの電流リークの発生を抑えることができる。
【００２１】
そして、閾値補正処理の終了後、駆動トランジスタのゲート電極の電位を第１基準電位よりも低い第２基準電位に確定させ、しかる後第２基準電位からそれよりも高い第３基準電位に切り替えて当該第３基準電位を映像信号の書込み直前まで維持させることにより、信号出力回路による信号線への映像信号の書込み時には、第２基準電位からではなく、それよりも高い第３基準電位から映像信号を書き込めばよいために、安定して映像信号の書き込み処理を行うことができる。
【発明の効果】
【００２２】
本発明によれば、駆動トランジスタのゲート電極のフローティング状態で駆動トランジスタにはリーク電流が流れないために、駆動トランジスタの他方の電極の電位が変動することがない。したがって、駆動トランジスタのリーク電流のばらつきに起因する発光輝度の画素間の差を抑えることができるために、閾値補正処理が不完全となったりあるいは過剰補正となったりすることなく、所望の閾値補正処理を実行でき、閾値補正処理に伴う表示品質の改善効果を十分に得ることができる。
【００２３】
しかも、閾値補正処理の終了後に、駆動トランジスタのゲート電極に印加する基準電位を、第２基準電位からそれよりも高い第３基準電位に切り替えて当該第３基準電位を映像信号の書込み直前まで維持させることで、第２基準電位からではなく、それよりも高い第３基準電位から映像信号を書き込めばよいために、安定して映像信号の書き込み処理を行うことができ、表示品質をより向上できる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２５】
［システム構成］
図１は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。
【００２６】
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子（有機電界発光素子）を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。
【００２７】
図１に示すように、有機ＥＬ表示装置１０は、発光素子を含む複数の画素（ＰＸＬＣ）２０と、当該画素２０が行列状（マトリクス状）に２次元配置された画素アレイ部３０と、当該画素アレイ部３０の周辺に配置され、各画素２０を駆動する駆動部とを有する構成となっている。画素２０を駆動する駆動部としては、例えば、書込み走査回路４０、電源供給走査回路５０および信号出力回路６０が設けられている。
【００２８】
ここで、有機ＥＬ表示装置１０がカラー表示用の場合は、１つの画素は複数の副画素から構成され、この副画素が画素２０に相当することになる。より具体的には、カラー表示用の表示装置では、１つの画素は、赤色光（Ｒ）を発光する副画素、緑色光（Ｇ）を発光する副画素、青色光（Ｂ）を発光する副画素の３つの副画素から構成される。
【００２９】
ただし、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素にさらに１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光（Ｗ）を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００３０】
画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、第１の方向（図１では、左右方向／水平方向）に沿って走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが画素行ごとに配線され、第１の方向と直交する第２の方向（図１では、上下方向／垂直方向）にそって信号線３３−１〜３３−ｎが画素列ごとに配線されている。
【００３１】
走査線３１−１〜３１−ｍは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２−１〜３２−ｍは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３−１〜３３−ｎは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。
【００３２】
画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、書込み走査回路４０、電源供給走査回路５０および信号出力回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。
【００３３】
書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成され、画素アレイ部３０の各画素２０への映像信号の書込みに際して、走査線３１−１〜３１−ｍに順次書込みパルス（走査信号）ＷＳ１〜ＷＳｍを供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。
【００３４】
電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成され、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖｃｃｐと当該第１電源電位Ｖｃｃｐよりも低い第２電源電位Ｖｉｎｉで切り替わる電源供給線電位ＤＳ１〜ＤＳｍを電源供給線３２−１〜３２−ｍに供給することにより、画素２０の発光／非発光の制御を行なうとともに、発光素子である有機ＥＬ素子に駆動電流を供給する。
【００３５】
信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇと基準電位Ｖｏｆｓのいずれか一方を適宜選択し、信号線３３−１〜３３−ｎを介して画素アレイ部３０の各画素２０に対して例えば行単位で書き込む。すなわち、信号出力回路６０は、映像信号の信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書き込みの駆動形態を採っている。
【００３６】
ここで、基準電位Ｖｏｆｓは、輝度情報に応じた映像信号の信号電圧Ｖｓｉｇの基準となる電位（例えば、黒レベルに相当する電位）である。また、第２電源電位Ｖｉｎｉは、基準電位Ｖｏｆｓよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶｔｈとするときＶｏｆｓ−Ｖｔｈよりも低い電位、好ましくはＶｏｆｓ−Ｖｔｈよりも十分に低い電位に設定される。
【００３７】
（画素回路）
図２は、画素（画素回路）２０の具体的な構成例を示す回路図である。
【００３８】
図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１と、当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（いわゆる、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。
【００３９】
有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２と、書込みトランジスタ２３と、保持容量２４と、補助容量２５とから構成されている。ここでは、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いている。ただし、駆動トランジスタ２２および書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００４０】
なお、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いると、アモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができる。ａ−Ｓｉプロセスを用いることで、ＴＦＴを作成する基板の低コスト化、ひいては本有機ＥＬ表示装置１０の低コスト化を図ることが可能になる。また、駆動トランジスタ２２および書込みトランジスタ２３を同じ導電型の組み合わせにすると、両トランジスタ２２，２３を同じプロセスで作成することができるため低コスト化に寄与できる。
【００４１】
駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ドレイン／ソース電極）が電源供給線３２（３２−１〜３２−ｍ）に接続されている。
【００４２】
書込みトランジスタ２３は、ゲート電極が走査線３１（３１−１〜３１−ｍ）に接続され、一方の電極（ソース／ドレイン電極）が信号線３３（３３−１〜３３−ｎ）に接続され、他方の電極（ドレイン／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。
【００４３】
駆動トランジスタ２２および書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００４４】
保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極および有機ＥＬ素子２１のアノード電極に接続されている。
【００４５】
補助容量２５は、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が共通電源供給線３４にそれぞれ接続されている。この補助容量２５は、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるために、必要に応じて設けられるものである。すなわち、補助容量２５は必須の構成要素ではなく、有機ＥＬ素子２１の容量が十分である場合は省略可能である。
【００４６】
ここでは、補助容量２５の他方の電極を共通電源供給線３４に接続するとしたが、他方の電極の接続先としては、共通電源供給線３４に限られるものではなく、固定電位のノードであれば、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるという所期の目的を達成することができる。
【００４７】
上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加される高レベルの走査信号ＷＳに応答して導通状態となることにより、信号線３３を通して信号出力回路６０から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇまたはオフセット電圧Ｖｏｆｓをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖｓｉｇまたはオフセット電圧Ｖｏｆｓは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。
【００４８】
駆動トランジスタ２２は、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳが第１電源電位Ｖｃｃｐにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作し、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００４９】
駆動トランジスタ２２はさらに、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳが第１電源電位Ｖｃｃｐから第２電源電位Ｖｉｎｉに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作し、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。
【００５０】
この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御するデューティ制御を行なうことにより、１フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
【００５１】
（画素構造）
図３は、画素２０の断面構造の一例を示す断面図である。図３に示すように、画素２０は、駆動トランジスタ２２等を含む駆動回路が形成されたガラス基板２０１上に絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４がその順に形成され、当該ウインド絶縁膜２０４の凹部２０４Ａに有機ＥＬ素子２１が設けられた構成となっている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ２２のみを図示し、他の構成素子については省略して示している。
【００５２】
有機ＥＬ素子２１は、上記ウインド絶縁膜２０４の凹部２０４Ａの底部に形成された金属等からなるアノード電極２０５と、当該アノード電極２０５上に形成された有機層（電子輸送層、発光層、ホール輸送層/ホール注入層）２０６と、当該有機層２０６上に全画素共通に形成された透明導電膜等からなるカソード電極２０７とから構成されている。
【００５３】
この有機ＥＬ素子２１において、有機層２０６は、アノード電極２０５上にホール輸送層/ホール注入層２０６１、発光層２０６２、電子輸送層２０６３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０５を通して有機層２０６に電流が流れることで、当該有機層２０６内の発光層２０６２において電子と正孔が再結合する際に発光するようになっている。
【００５４】
駆動トランジスタ２２は、ゲート電極２２１と、半導体層２２２の一方側に設けられたソース／ドレイン領域２２３と、半導体層２２２の他方側に設けられたドレイン／ソース領域２２４と、半導体層２２２のゲート電極２２１と対向する部分のチャネル形成領域２２５とから構成されている。ソース／ドレイン領域２２３は、コンタクトホールを介して有機ＥＬ素子２１のアノード電極２０５と電気的に接続されている。
【００５５】
そして、図３に示すように、駆動トランジスタ２２を含む駆動回路が形成されたガラス基板２０１上に、絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４を介して有機ＥＬ素子２１が画素単位で形成された後は、パッシベーション膜２０８を介して封止基板２０９が接着剤２１０によって接合され、当該封止基板２０９によって有機ＥＬ素子２１が封止されることにより、表示パネル７０が形成される。
【００５６】
（有機ＥＬ表示装置の理想的な動作状態での回路動作）
次に、上記構成の画素２０が行列状に２次元配置されてなる有機ＥＬ表示装置１０における理想的な動作状態での回路動作について、図４のタイミング波形図を基に図５および図６の動作説明図を用いて説明する。
【００５７】
なお、図５および図６の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。また、有機ＥＬ素子２１は容量成分を持っており、当該容量成分と補助容量２５との合成容量をＣｓｕｂとして図示している。
【００５８】
図４のタイミング波形図においては、走査線３１（３１−１〜３１−ｍ）の電位（走査信号）ＷＳの変化、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳの変化、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を表している。また、ゲート電位Ｖｇの波形を一点鎖線で示し、ソース電位Ｖｓの波形を点線で示すことで、両者を識別できるようにしている。
【００５９】
＜前フレームの発光期間＞
図４のタイミング波形図において、時刻ｔ１以前は、前のフレームにおける有機ＥＬ素子２１の発光期間となる。この発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖｃｃｐにあり、また、書込みトランジスタ２３が非導通状態にある。
【００６０】
このとき、駆動トランジスタ２２は飽和領域で動作するように設定されているために、図５（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン−ソース間電流）Ｉｄｓが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。
【００６１】
＜閾値補正準備期間＞
そして、時刻ｔ１になると、線順次走査の新しいフレーム（現フレーム）に入る。そして、図５（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖｃｃｐから、信号線３３の基準電位Ｖｏｆｓに対してＶｏｆｓ−Ｖｔｈよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖｉｎｉに切り替わる。
【００６２】
ここで、有機ＥＬ素子２１の閾値電圧をＶｅｌ、共通電源供給線３４の電位をＶｃａｔｈとするとき、低電位ＶｉｎｉをＶｉｎｉ＜Ｖｅｌ＋Ｖｃａｔｈとすると、駆動トランジスタ２２のソース電位Ｖｓが低電位Ｖｉｎｉにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。
【００６３】
次に、時刻ｔ２で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図５（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき、信号出力回路６０から信号線３３に対して基準電位Ｖｏｆｓが供給されているために、駆動トランジスタ２２のゲート電位Ｖｇが基準電位Ｖｏｆｓになる。また、駆動トランジスタ２２のソース電位Ｖｓは、基準電位Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉにある。
【００６４】
このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｉｎｉとなる。ここで、Ｖｏｆｓ−Ｖｉｎｉが駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈなる電位関係に設定する必要がある。
【００６５】
このように、駆動トランジスタ２２のゲート電位Ｖｇを基準電位Ｖｏｆｓに、ソース電位Ｖｓを低電位Ｖｉｎｉにそれぞれ固定して（確定させて）初期化する処理が、後述する閾値補正処理を行う前の準備（閾値補正準備）の処理である。
【００６６】
＜閾値補正期間＞
次に、時刻ｔ３で、図５（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わると、駆動トランジスタ２２のゲート電位Ｖｇが保たれた状態で、当該ゲート電位Ｖｇから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向かって駆動トランジスタ２２のソース電位Ｖｓが上昇を開始する。やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに収束し、当該閾値電圧Ｖｔｈに相当する電圧が保持容量２４に保持される。
【００６７】
ここでは、便宜上、駆動トランジスタ２２のゲート電位Ｖｇを保った状態で、駆動トランジスタ２２のゲート電極の初期化電位Ｖｏｆｓを基準として、当該初期化電位Ｖｏｆｓ（＝ゲート電位Ｖｇ）から駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向かって駆動トランジスタ２２のソース電位Ｖｓを変化、具体的には上昇させ、最終的に収束した駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓを駆動トランジスタ２２の閾値電圧Ｖｔｈとして検出して当該閾値電圧Ｖｔｈに相当する電圧を保持容量２４に保持する処理を行なう期間を閾値補正期間と呼んでいる。
【００６８】
なお、この閾値補正期間において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖｃａｔｈを設定しておくこととする。
【００６９】
次に、時刻ｔ４で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になるが、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、駆動トランジスタ２２にドレイン−ソース間電流Ｉｄｓは流れない。
【００７０】
＜書込み期間／移動度補正期間＞
次に、時刻ｔ５で、図６（Ｂ）に示すように、信号線３３の電位が基準電位Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。続いて、時刻ｔ６で、走査線３１の電位ＷＳが高電位側に遷移することで、図６（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖｓｉｇをサンプリングして画素２０内に書き込む。
【００７１】
この書込みトランジスタ２３による信号電圧Ｖｓｉｇの書き込みにより、駆動トランジスタ２２のゲート電位Ｖｇが信号電圧Ｖｓｉｇとなる。そして、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持された閾値電圧Ｖｔｈに相当する電圧と相殺されることによって閾値補正が行われる。閾値補正の原理の詳細については後述する。
【００７２】
このとき、有機ＥＬ素子２１は始めカットオフ状態（ハイインピーダンス状態）にあるために、映像信号の信号電圧Ｖｓｉｇに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）は有機ＥＬ素子２１に並列に接続された合成容量Ｃｓｕｂに流れ込む。よって、合成容量Ｃｓｕｂの充電が開始される。
【００７３】
この合成容量Ｃｓｕｂの充電により、駆動トランジスタ２２のソース電位Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきは補正されており、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ２２の移動度μに依存したものとなる。
【００７４】
ここで、書込みゲイン（映像信号の信号電圧Ｖｓｉｇに対する保持容量２４の保持電圧Ｖｇｓの比率）が１（理想値）であると仮定すると、駆動トランジスタ２２のソース電位ＶｓがＶｏｆｓ−Ｖｔｈ＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。
【００７５】
すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。
【００７６】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓを当該駆動トランジスタ２２のゲート入力に、即ちゲート‐ソース間電圧Ｖｇｓに負帰還することにより、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。
【００７７】
より具体的には、映像信号の信号電圧Ｖｓｉｇが高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量（補正量）ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。
【００７８】
また、映像信号の信号電圧Ｖｓｉｇを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。移動度補正の原理の詳細については後述する。
【００７９】
＜発光期間＞
次に、時刻ｔ７で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。
【００８０】
ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖｓが変動すると、当該ソース電位Ｖｓの変動に連動して(追従して）駆動トランジスタ２２のゲート電位Ｖｇも変動する。このように、駆動トランジスタ２２のゲート電位Ｖｇがソース電位Ｖｓの変動に連動して変動する動作が、保持容量２４によるブートストラップ動作である。
【００８１】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、有機ＥＬ素子２１のアノード電位は、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じて上昇する。
【００８２】
そして、有機ＥＬ素子２１のアノード電位がＶｅｌ＋Ｖｃａｔｈを越えることで、有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電位Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電位Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖｇも連動して上昇する。
【００８３】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ８で信号線３３の電位が映像信号の信号電圧Ｖｓｉｇからオフセット電圧Ｖｏｆｓに切り替わる。
【００８４】
（閾値補正の原理）
ここで、駆動トランジスタ２２の閾値補正の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）2     ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。
【００８５】
図７に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの特性を示す。
【００８６】
この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきに対する補正を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になる。
【００８７】
これに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、ゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。
【００８８】
一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓがＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶであるために、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−Ｖｏｆｓ−ΔＶ）2 
……（２）
で表される。
【００８９】
すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、駆動トランジスタ２２の閾値電圧Ｖｔｈが画素ごとに変動したとしても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【００９０】
（移動度補正の原理）
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図８に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。
【００９１】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、例えば両画素Ａ，Ｂに同レベルの映像信号の信号電圧Ｖｓｉｇを書き込んだ場合に、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。
【００９２】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図８に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｖの帰還量ΔＶ２に比べて大きい。
【００９３】
そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを映像信号の信号電圧Ｖｓｉｇ側に負帰還させることにより、移動度μが大きいほど負帰還が大きくかかることになるために、移動度μの画素ごとのばらつきを抑制することができる。
【００９４】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。
【００９５】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。
【００９６】
したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを、映像信号の信号電圧Ｖｓｉｇが印加される駆動トランジスタ２２のゲート電極側に負帰還させることにより、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）を、駆動トランジスタ２２のゲート電極側に負帰還させる処理が移動度補正処理となる。
【００９７】
ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電位（サンプリング電位）Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図９を用いて説明する。
【００９８】
図９において、（Ａ）は閾値補正および移動度補正を共に行わない場合、（Ｂ）は移動度補正を行わず、閾値補正のみを行った場合、（Ｃ）は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図９（Ａ）に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン・ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。
【００９９】
これに対して、閾値補正のみを行った場合は、図９（Ｂ）に示すように、当該閾値補正によってドレイン−ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差は残る。
【０１００】
そして、閾値補正および移動度補正を共に行うことにより、図９（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差をほぼ無くすことができるために、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
【０１０１】
また、図２に示した画素２０は、閾値補正および移動度補正の各補正機能に加えて、先述した保持容量２４によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。
【０１０２】
すなわち、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタ２２のソース電位Ｖｓが変化したとしても、保持容量２４によるブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電位Ｖｇｓを一定に維持することができるために、有機ＥＬ素子２１に流れる電流は変化せず一定となる。したがって、有機ＥＬ素子２１の発光輝度も一定に保たれるために、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。
【０１０３】
（実動作状態での問題点）
次に、有機ＥＬ表示装置１０における実動作状態での回路動作について、図１０のタイミング波形図を用いて説明する。
【０１０４】
なお、以下に説明する実動作状態での回路動作では、駆動トランジスタ２２に定電流を流して当該駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓを検出する閾値補正期間を、移動度補正および信号書込みを行う１水平走査期間（１Ｈ）に加えて、当該１Ｈに先行する複数の水平走査期間、本例では先行する１Ｈの計２Ｈに亘って設けた場合を例に挙げて説明するものとする。
【０１０５】
具体的には、２Ｈに亘って閾値補正処理を２回実行する場合において、図１０のタイミング波形図に示すように、１回目の閾値補正処理は、移動度補正および信号書込みを行う１Ｈ期間よりも１Ｈ前、即ち１行前の画素行の１Ｈ期間におけるｔ１２−ｔ１４の期間で行われる。また、２回目の閾値補正処理は、移動度補正および信号書込みを行う１Ｈ期間におけるｔ１５−ｔ１６の期間で行われる。
【０１０６】
このように、移動度補正および信号書込みを行う１Ｈ期間と、当該１Ｈ期間に先行する複数Ｈ期間に亘って閾値補正期間を設けることにより、高精細化に伴い多画素化によって１Ｈ期間に割り当てられる時間が短くなったとしても、閾値補正期間として十分な時間を確保することができるために、駆動トランジスタ２２の閾値電圧Ｖｔｈを確実に検出して保持容量２４に保持し、閾値補正処理を確実に行うことができる。
【０１０７】
回路動作的には、図１０のタイミング波形図における時刻ｔ１１，ｔ１３，ｔ１７〜ｔ２０は、図４のタイミング波形図における時刻ｔ１，ｔ３，ｔ５〜ｔ８に対応しており、図１０のタイミング波形図における時刻ｔ１２とｔ１５、ｔ１４とｔ１６は、図４のタイミング波形図における時刻ｔ２とｔ４に対応している。
【０１０８】
ところで、先述した理想的な動作状態において、時刻ｔ４で走査線３１の電位ＷＳが低電位側に遷移し、書込みトランジスタ２３が非導通状態となると、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になるが、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２がカットオフ状態にあり、駆動トランジスタ２２にドレイン−ソース間電流Ｉｄｓは流れない。
【０１０９】
ただし、これはあくまでも先述した理想状態での動作である。実動作では、１回目、２回目の閾値補正処理が終わり、時刻ｔ１４，ｔ１６で走査線３１の電位ＷＳが低電位側に遷移し、書込みトランジスタ２３が非導通状態となり、駆動トランジスタ２２のゲート電極がフローティング状態になったときに、実際には駆動トランジスタ２２に電流リークがあるため、駆動トランジスタ２２には僅かではあるがリーク電流が流れる。これにより、駆動トランジスタ２２のソース電位Ｖｓが徐々に上昇し、ブートストラップ動作によってゲート電位Ｖｇも連動して徐々に上昇する。
【０１１０】
加えて、画素２０個々の駆動トランジスタ２２の特性にばらつきがあり、駆動トランジスタ２２に流れるリーク電流も駆動トランジスタ２２個々で異なるために、駆動トランジスタ２２にリーク電流が流れることによって変動するソース電位Ｖｓ，Ｖｇの変動量が画素２０個々で異なる。
【０１１１】
閾値補正処理の終了後、リーク電流によって駆動トランジスタ２２のソース電位Ｖｓおよびゲート電位Ｖｇが上昇すると、信号電圧Ｖｓｉｇの書込み期間が終わった時点でのソース電位Ｖｓは必ずしも一定ではなく、画素２０個々で異なっている。このため、書込み期間が終わった時点で駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが画素２０ごとにばらつくために、駆動トランジスタ２２のゲート電極に画素間で同じ信号電圧Ｖｓｉｇを印加しても、有機ＥＬ素子２１の発光輝度に画素間で差が生じる。
【０１１２】
このように、表示品質の改善を目的とする閾値補正処理を実行したとしても、駆動トランジスタ２２の電流リークによって駆動トランジスタ２２のゲート電位Ｖｇ、ソース電位Ｖｓが共に上昇し、それに伴って有機ＥＬ素子２１の発光輝度に画素間で差が生じるために、閾値補正処理が不完全となったりあるいは過剰補正となったりする。すなわち、所望の閾値補正処理を実行できなくなるために、閾値補正処理に伴う表示品質の改善効果を十分に得ることができないことになる。
【０１１３】
［本実施形態の特徴部分］
本実施形態では、基準電位Ｖｏｆｓとして、輝度情報に応じた映像信号の信号電圧Ｖｓｉｇの基準となる第１基準電位Ｖｏｆｓ１（例えば、黒レベルに相当する電位）の他に、第１基準電位Ｖｏｆｓ１よりも低い第２基準電位Ｖｏｆｓ２と、第１基準電位Ｖｏｆｓ１と同等かそれよりも高い第３基準電位Ｖｏｆｓ３との計３種の基準電位を用意するものとする。
【０１１４】
これら３種の基準電位Ｖｏｆｓ１，Ｖｏｆｓ２，Ｖｏｆｓ３は、信号出力回路６０（図１参照）から映像信号の信号電圧Ｖｓｉｇに代えて適宜、所定のタイミングで信号線３３を通して選択行の画素２０に供給されることになる。
【０１１５】
（信号出力回路）
図１１は、信号出力回路６０の構成の一例を示す回路図である。ここでは、図面の簡略化のために、カラー表示用の有機ＥＬ表示装置において、ある１つの画素を構成するＲＧＢの３つの副画素に対応した回路部分のみの回路構成を示している。また、信号線３３−１〜３３−ｎのうち、ＲＧＢの副画素に対応した３本の信号線を信号線３３Ｒ，３３Ｇ，３３Ｂとして示している。
【０１１６】
図１１において、信号線３３Ｒの一端には４個の選択スイッチ６１−１〜６１−４の各出力端が共通に接続されている。信号線３３Ｇの一端には４個の選択スイッチ６２−１〜６２−４の各出力端が共通に接続されている。信号線３３Ｂの一端には４個の選択スイッチ６３−１〜６３−４の各出力端が共通に接続されている。選択スイッチ６１−１〜６１−４，６２−１〜６２−４，６３−１〜６３−４は、例えばＣＭＯＳトランスミッションゲートからなるアナログスイッチであるが、これに限られるものではない。
【０１１７】
選択スイッチ６１−１，６２−１，６３−１の各入力端には、データ線６４を通して映像信号が供給される。この映像信号は、ＲＧＢの各映像信号がＲＧＢの順に供給される時系列の信号である。選択スイッチ６１−１は、時系列の信号のうちＲの映像信号のタイミングでアクティブとなる互いに逆相のスイッチ制御信号ＳＥＬ  Ｒ，ｘＳＥＬ  Ｒによって駆動されることで、Ｒの映像信号を選択して信号線３３Ｒに出力する。
【０１１８】
選択スイッチ６２−１は、時系列の信号のうちＧの映像信号のタイミングでアクティブとなる互いに逆相のスイッチ制御信号ＳＥＬ  Ｇ，ｘＳＥＬ  Ｇによって駆動されることで、Ｇの映像信号を選択して信号線３３Ｇに出力する。選択スイッチ６３−１は、時系列の信号のうちＢの映像信号のタイミングでアクティブとなる互いに逆相のスイッチ制御信号ＳＥＬ  Ｂ，ｘＳＥＬ  Ｂによって駆動されることで、Ｂの映像信号を選択して信号線３３Ｒに出力する。
【０１１９】
選択スイッチ６１−２，６２−２，６３−２の各入力端には、基準電位Ｖｏｆｓ１が与えられる。これら選択スイッチ６１−２，６２−２，６３−２は、互いに逆相のスイッチ制御信号ｏｆｓ  ｇａｔｅ１，ｘｏｆｓ  ｇａｔｅ１によって駆動されることで、基準電位Ｖｏｆｓ１を選択的に信号線３３Ｒ，３３Ｇ，３３Ｂに出力する。
【０１２０】
選択スイッチ６１−３，６２−３，６３−３の各入力端には、基準電位Ｖｏｆｓ２が与えられる。これら選択スイッチ６１−３，６２−３，６３−３は、互いに逆相のスイッチ制御信号ｏｆｓ  ｇａｔｅ２，ｘｏｆｓ  ｇａｔｅ２によって駆動されることで、基準電位Ｖｏｆｓ２を選択的に信号線３３Ｒ，３３Ｇ，３３Ｂに出力する。
【０１２１】
選択スイッチ６１−４，６２−４，６３−４の各入力端には、基準電位Ｖｏｆｓ３が与えられる。これら選択スイッチ６１−４，６２−４，６３−４は、互いに逆相のスイッチ制御信号ｏｆｓ  ｇａｔｅ３，ｘｏｆｓ  ｇａｔｅ３によって駆動されることで、基準電位Ｖｏｆｓ３を選択的に信号線３３Ｒ，３３Ｇ，３３Ｂに出力する。
【０１２２】
ここで、映像信号は、図示せぬドライバＩＣ（信号生成部）から信号出力回路６０に供給される。基準電位Ｖｏｆｓ１，Ｖｏｆｓ２，Ｖｏｆｓ３は、図示せぬ基準電位生成部から信号出力回路６０に供給される。また、スイッチ制御信号ＳＥＬ  Ｒ，ｘＳＥＬ  Ｒ，ＳＥＬ  Ｇ，ｘＳＥＬ  Ｇ，ＳＥＬ  Ｂ，ｘＳＥＬ  Ｂおよびスイッチ制御信号ｏｆｓ  ｇａｔｅ１，ｘｏｆｓ  ｇａｔｅ１，ｏｆｓ  ｇａｔｅ２，ｘｏｆｓ  ｇａｔｅ２，ｏｆｓ  ｇａｔｅ３，ｘｏｆｓ  ｇａｔｅ３は、図示せぬタイミング発生部から信号出力回路６０に供給される。
【０１２３】
スイッチ制御信号ＳＥＬ  Ｒ，ｘＳＥＬ  Ｒ，ＳＥＬ  Ｇ，ｘＳＥＬ  Ｇ，ＳＥＬ  Ｂ，ｘＳＥＬ  Ｂがアクティブとなるタイミングは、上述したように、時系列の信号のＲＧＢの各映像信号のタイミングに同期している。スイッチ制御信号ｏｆｓ  ｇａｔｅ１，ｘｏｆｓ  ｇａｔｅ１，ｏｆｓ  ｇａｔｅ２，ｘｏｆｓ  ｇａｔｅ２，ｏｆｓ  ｇａｔｅ３，ｘｏｆｓ  ｇａｔｅ３がアクティブとなるタイミングについては後述する。
【０１２４】
上述したように、本例に係る信号出力回路６０は、１本のデータ線６４に対して複数本の信号線、本例ではＲＧＢに対応した３本の信号線３３Ｒ，３３Ｇ，３３Ｂが選択スイッチ６１−１，６２−１，６３−１を介して接続されており、１本のデータ線６４を通して時系列で供給されるＲＧＢの映像信号の信号電圧を時分割で３本の信号線３３Ｒ，３３Ｇ，３３Ｂに供給する時分割駆動方式（セレクタ駆動方式）を採用した構成となっている。
【０１２５】
（本実施形態に係る回路動作）
次に、基準電位Ｖｏｆｓとして、３種の基準電位Ｖｏｆｓ１，Ｖｏｆｓ２，Ｖｏｆｓ３を用いる本実施形態に係る回路動作について、図１２のタイミング波形図を用いて説明する。
【０１２６】
図１２のタイミング波形図においても、図４および図１０のタイミング波形図の場合と同様に、走査線３１の電位ＷＳの変化、電源供給線３２の電位ＤＳの変化、駆動トランジスタ２２のゲート電位Ｖｇ（一点鎖線で示す波形）およびソース電位Ｖｓ（点線で示す波形）の変化を表している。
【０１２７】
また、本実施形態に係る回路動作においても、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきを補正する閾値補正期間を、移動度補正および信号書込みを行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平走査期間、本例では先行する１Ｈの計２Ｈに亘って設けた場合を例に挙げて説明するものとする。
【０１２８】
本実施形態に係る回路動作では、１回目の閾値補正期間（ｔ１２−ｔ１４）内における当該閾値補正期間の終了直前の時刻ｔ２１で、信号出力回路６０から出力する基準電位Ｖｏｆｓを基準電位Ｖｏｆｓ１から当該基準電位Ｖｏｆｓ１よりも低い基準電位Ｖｏｆｓ２に切り替える。基準電位Ｖｏｆｓを基準電位Ｖｏｆｓ１から基準電位Ｖｏｆｓ２に切り替えるタイミングｔ２１が、図１１において、スイッチ制御信号ｏｆｓ  ｇａｔｅ１，ｘｏｆｓ  ｇａｔｅ１が非アクティブとなり、スイッチ制御信号ｏｆｓ  ｇａｔｅ２，ｘｏｆｓ  ｇａｔｅ２がアクティブとなるタイミングである。
【０１２９】
１回目の閾値補正期間の終了直前のタイミングで、基準電位Ｖｏｆｓを基準電位Ｖｏｆｓ１からそれよりも低い基準電位Ｖｏｆｓ２に切り替えることにより、駆動トランジスタ２２のゲート電位Ｖｇが低下するために、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈ相当の電圧よりも小さくなる。したがって、駆動トランジスタ２２が確実に非導通状態になる。
【０１３０】
具体的には、電源供給線３２電位ＤＳを高電位Ｖｃｃｐに維持した状態で、走査線３１の電位ＷＳを高電位側から低電位側に遷移させ、書込みトランジスタ２３を非導通状態にする直前に、信号出力回路６０から出力する基準電位Ｖｏｆｓを基準電位Ｖｏｆｓ１から当該基準電位Ｖｏｆｓ１よりも低い基準電位Ｖｏｆｓ２に切り替える。ここで、基準電位Ｖｏｆｓ２は、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈよりも小さくなる程度の電位に設定される。
【０１３１】
すなわち、１回目の閾値補正期間の終了直前に、信号線３３から書込みトランジスタ２３を通して駆動トランジスタ２２のゲート電極に印加している基準電位Ｖｏｆｓ１を、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈよりも小さくなる基準電位Ｖｏｆｓ２に切り替える。これにより、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈよりも小さくなるために、駆動トランジスタ２２が確実に非導通状態になる。
【０１３２】
その後、２回目の閾値補正期間に入る前の時刻ｔ２２で、２回目の閾値補正処理を実行するために、信号出力回路６０から出力する基準電位Ｖｏｆｓを基準電位Ｖｏｆｓ２から基準電位Ｖｏｆｓ１に切り替える（戻す）。基準電位Ｖｏｆｓを基準電位Ｖｏｆｓ２から基準電位Ｖｏｆｓ１に切り替えるタイミングｔ２２が、図１１において、スイッチ制御信号ｏｆｓ  ｇａｔｅ１，ｘｏｆｓ  ｇａｔｅ１がアクティブとなり、スイッチ制御信号ｏｆｓ  ｇａｔｅ２，ｘｏｆｓ  ｇａｔｅ２が非アクティブとなるタイミングである。
【０１３３】
そして、２回目の閾値補正期間においても、当該閾値補正期間内の時刻ｔ２３で、信号出力回路６０から出力する基準電位Ｖｏｆｓを基準電位Ｖｏｆｓ１から当該基準電位Ｖｏｆｓ１よりも低い基準電位Ｖｏｆｓ２に切り替える。基準電位Ｖｏｆｓを基準電位Ｖｏｆｓ１から基準電位Ｖｏｆｓ２に切り替えるタイミングｔ２３が、図１１において、スイッチ制御信号ｏｆｓ  ｇａｔｅ１，ｘｏｆｓ  ｇａｔｅ１が非アクティブとなり、スイッチ制御信号ｏｆｓ  ｇａｔｅ２，ｘｏｆｓ  ｇａｔｅ２がアクティブとなるタイミングである。
【０１３４】
２回目の閾値補正期間内で、基準電位Ｖｏｆｓを基準電位Ｖｏｆｓ１からそれよりも低い基準電位Ｖｏｆｓ２に切り替えることにより、１回目の閾値補正期間の終了直前の動作の場合と同様に、駆動トランジスタ２２のゲート電位Ｖｇが低下し、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈ相当の電圧よりも小さくなるために、駆動トランジスタ２２が確実に非導通状態になる。
【０１３５】
このように、１回目、２回目の閾値補正期間内で基準電位Ｖｏｆｓを基準電位Ｖｏｆｓ１からそれよりも低い基準電位Ｖｏｆｓ２に切り替えることによって駆動トランジスタ２２を確実に非導通状態にすることで、閾値補正期間が終了し、書込みトランジスタ２３が非導通状態になることによって駆動トランジスタ２２のゲート電極がフローティング状態になったときに、駆動トランジスタ２２の電流リークの発生を抑えることができる。
【０１３６】
これにより、駆動トランジスタ２２のゲート電極がフローティング状態にある期間においては、駆動トランジスタ２２にはリーク電流が流れないために、駆動トランジスタ２２のソース電位Ｖｓが変動することがない。したがって、駆動トランジスタ２２のリーク電流のばらつきに起因する発光輝度の画素間の差を抑えることができるために、閾値補正処理が不完全となったりあるいは過剰補正となったりすることなく、所望の閾値補正処理を実行でき、閾値補正処理に伴う表示品質の改善効果を十分に得ることができる。
【０１３７】
一方、最終回（本例では、２回目）の閾値補正処理の終了後時刻ｔ１７で、信号電圧Ｖｓｉｇの書込み処理（移動度補正処理を含む）に入る訳であるが、２回目の閾値補正期間内で信号線３３の電位が基準電位Ｖｏｆｓ１から基準電位Ｖｏｆｓ２に切り替わっていることで、信号出力回路６０は信号線３３に対して基準電位Ｖｏｆｓ２から映像信号の信号電圧Ｖｓｉｇを書き込むことになる。
【０１３８】
すなわち、信号出力回路６０に映像信号を供給するドライバＩＣ（図示せず）は、基準電位ＶｏｆｓのＶｏｆｓ１→Ｖｏｆｓ２の切り替えを行わない場合に比べて、（Ｖｏｆｓ１−Ｖｏｆｓ２）の電位差分だけ余計に信号電圧Ｖｓｉｇを書き込まなければならないことになる。このことは、ドライバＩＣが扱う電圧範囲が広がることを意味することから、ドライバＩＣの仕様の観点からすると、専用のＩＣを作成しなければならないために不利である。また、ドライバＩＣの消費電力も増大することになるために好ましくない。
【０１３９】
また、信号電圧Ｖｓｉｇを書き込むときの電圧振幅が広がると、書込みトランジスタ２３による信号電圧Ｖｓｉｇの書込みが完了するまでの時間が長くなる。この信号電圧Ｖｓｉｇの書込み処理では移動度補正処理も同時に行われ、移動度補正期間が長すぎると、信号書込みが終了しないうちに移動度補正が必要以上に行われ、補正過剰となってしまうために、信号電圧Ｖｓｉｇの書込み処理は自体はできるだけ高速に行うことが望ましい。
【０１４０】
そこで、本実施形態では、信号出力回路６０において、時刻ｔ２３で基準電位Ｖｏｆｓを基準電位Ｖｏｆｓ１から基準電位Ｖｏｆｓ２に切り替えた後、時刻ｔ１７で基準電位Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替える前の時刻ｔ２４で、基準電位Ｖｏｆｓを基準電位Ｖｏｆｓ２から基準電位Ｖｏｆｓ３に切り替えるようにしている。
【０１４１】
基準電位Ｖｏｆｓ３としては、基準電位Ｖｏｆｓ１と同等かそれよりも高い電位、好ましくは映像信号の信号電圧Ｖｓｉｇの最大振幅レベルである白レベルの半分程度の電位に設定される。この基準電位Ｖｏｆｓ３は、書込みトランジスタ２３によって基準電位Ｖｏｆｓ２に代えてサンプリングされ、駆動トランジスタ２２のゲート電極に書き込まれなければならない。
【０１４２】
そのためには、２回目の閾値補正処理を行うための走査線３１の電位ＷＳの高電位期間（ｔ１５−ｔ１６′）については、１回目の閾値補正処理のときの高電位期間（ｔ１２−ｔ１４＝ｔ１５−ｔ１６）よりも広く設定する必要がある。具体的には、走査線３１の電位ＷＳが高電位から低電位に遷移するタイミングｔ１６′を、基準電位Ｖｏｆｓを基準電位Ｖｏｆｓ２から基準電位Ｖｏｆｓ３に切り替えるタイミングｔ２４よりも後になるように設定する。これにより、信号電圧Ｖｓｉｇの書込み直前の駆動トランジスタ２２のゲート電位Ｖｇのみを高く設定できる。
【０１４３】
このように、最終回の閾値補正処理の終了後、駆動トランジスタ２２のゲート電位Ｖｇを基準電位Ｖｏｆｓ１よりも低い基準電位Ｖｏｆｓ２に確定させ、しかる後基準電位Ｖｏｆｓ２からそれよりも高い基準電位Ｖｏｆｓ３に切り替えて当該基準電位Ｖｏｆｓ３を信号電圧Ｖｓｉｇの書込み直前まで維持させることにより、信号出力回路６０による信号線３３への信号電圧Ｖｓｉｇの書込み時には、基準電位Ｖｏｆｓ２からではなく、それよりも高い基準電位Ｖｏｆｓ３、より具体的には基準電位Ｖｏｆｓ１と同等かそれよりも高い電位から信号電圧Ｖｓｉｇを書き込めばよいことになるために、安定して信号電圧Ｖｓｉｇの書込みおよび移動度補正の各処理を行うことができる。
【０１４４】
ここで、基準電位Ｖｏｆｓ３を、基準電位Ｖｏｆｓ１と同等の電位に設定することで、基準電位Ｖｏｆｓを基準電位Ｖｏｆｓ１から基準電位Ｖｏｆｓ２に切り替えることによる先述した効果を得つつ、基準電位Ｖｏｆｓ１から基準電位Ｖｏｆｓ２に切り替えない場合と同程度に安定して信号書込みおよび移動度補正の各処理を行うことができる。安定度は低下するものの、基準電位Ｖｏｆｓ３が基準電位Ｖｏｆｓ１より低くても、基準電位Ｖｏｆｓ２よりも高ければ、それ相応の作用効果を得ることができる。
【０１４５】
また、例えば、走査線３１の電位ＷＳの高電位から低電位への立ち下がり時にカップリングを受けて、駆動トランジスタ２２のゲート電位が低下する場合には、基準電位Ｖｏｆｓ３を基準電位Ｖｏｆｓ１よりも高い電位に設定するのが望ましい。基準電位Ｖｏｆｓ３を基準電位Ｖｏｆｓ１よりも高い電位に設定することで、信号出力回路６０による信号線３１への信号電圧Ｖｓｉｇの書込み時の電圧振幅を抑えることができる。
【０１４６】
特に、基準電位Ｖｏｆｓ３を映像信号の信号電圧Ｖｓｉｇの最大振幅レベルの半分程度の電位に設定すると、信号出力回路６０から信号線３１に対して信号電圧Ｖｓｉｇを書き込むときに、最大振幅レベルを書き込むときでも最小振幅レベルを書き込むときでも書込み時の電圧振幅が同程度になるために、信号電圧Ｖｓｉｇの書込み処理を迅速に行うことができるとともに、信号電圧Ｖｓｉｇの書込みおよび移動度補正の各処理をより安定して行うことができる。
【０１４７】
因みに、図１２のタイミング波形図において、時刻ｔ２１で基準電位Ｖｏｆｓを基準電位Ｖｏｆｓ１から基準電位Ｖｏｆｓ２に切り替えた後、時刻ｔ２２で基準電位Ｖｏｆｓ２から基準電位Ｖｏｆｓ１に再び切り替える前の時刻ｔ３１でも、基準電位Ｖｏｆｓを基準電位Ｖｏｆｓ２から基準電位Ｖｏｆｓ３に切り替えているが、この基準電位Ｖｏｆｓの切り替えは、１行前の画素行に対して基準電位Ｖｏｆｓ３による作用効果を得るためのものである。
【０１４８】
なお、本実施形態に係る回路動作では、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきを補正する閾値補正期間を、移動度補正および信号書込みを行う１Ｈ期間に先行する複数の水平走査期間に亘って設けて、閾値補正処理を複数回に分割して実行する場合を例に挙げて説明したが、本発明はこれに限られるものではなく、閾値補正期間を移動度補正および信号書込みの各処理を行う１Ｈ期間で１回だけ実行する場合にも同様に適用可能である。
【０１４９】
［変形例］
上記実施形態では、画素回路２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【０１５０】
［適用例］
以上説明した本発明による表示装置は、一例として、図１３〜図１７に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【０１５１】
このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、先述した実施形態の説明から明らかなように、本発明による表示装置は、閾値補正処理に伴う表示品質の改善効果を十分に得ることができるために、各種の電子機器において、高品位な画像表示を行うことができる。
【０１５２】
なお、本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０１５３】
以下に、本発明が適用される電子機器の具体例について説明する。
【０１５４】
図１３は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作成される。
【０１５５】
図１４は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。
【０１５６】
図１５は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。
【０１５７】
図１６は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。
【０１５８】
図１７は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより作製される。
【図面の簡単な説明】
【０１５９】
【図１】本発明が適用される有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図２】画素（画素回路）の具体的な構成例を示す回路図である。
【図３】画素の断面構造の一例を示す断面図である。
【図４】本発明が適用される有機ＥＬ表示装置における理想的な状態での動作説明に供するタイミング波形図である。
【図５】理想的な状態での回路動作の説明図（その１）である。
【図６】理想的な状態での回路動作の説明図（その２）である。
【図７】駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。
【図８】駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。
【図９】閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。
【図１０】本発明が適用される有機ＥＬ表示装置における実動作での動作説明に供するタイミング波形図である。移動度補正における問題点の説明に供するタイミング波形図である。
【図１１】信号出力回路の構成の一例を示す回路図である。
【図１２】本発明の一実施形態に係る有機ＥＬ表示装置の動作説明に供するタイミング波形図である。
【図１３】本発明が適用されるテレビジョンセットの外観を示す斜視図である。
【図１４】本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図１５】本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。
【図１６】本発明が適用されるビデオカメラの外観を示す斜視図である。
【図１７】本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【符号の説明】
【０１６０】
１０…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書込みトランジスタ、２４…保持容量、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線、３３（３３−１〜３３−ｎ）…信号線、３４…共通電源供給線、４０…書込み走査回路、５０…電源供給走査回路、６０…信号出力回路、７０…表示パネル
【図１】
2009104013.tif 000003
【図２】
2009104013.tif 000004
【図３】
2009104013.tif 000005
【図４】
2009104013.tif 000006
【図５】
2009104013.tif 000007
【図６】
2009104013.tif 000008
【図７】
2009104013.tif 000009
【図８】
2009104013.tif 000010
【図９】
2009104013.tif 000011
【図１０】
2009104013.tif 000012
【図１１】
2009104013.tif 000013
【図１２】
2009104013.tif 000014
【図１３】
2009104013.tif 000015
【図１４】
2009104013.tif 000016
【図１５】
2009104013.tif 000017
【図１６】
2009104013.tif 000018
【図１７】
2009104013.tif 000019