(57)【要約】【課題】スキャン型のＡＤ変換方法及びＡＤ変換システムを提供する。【解決手段】アナログ信号を出力するセンサ１２と、前記アナログ信号が入力される複数のポートを有し、マイコン制御により前記ポートを遂次的に選択するマルチプレクサ１４と、前記マルチプレクサ１４に接続され、遂次的に入力された前記アナログ信号を前記マイコン制御によりＡＤ変換し、シリアルデータ化して出力するＡＤ変換器１６と、を備えるとともに、前記センサ１２と前記ポートの間に介装され、前記マルチプレクサ１４が遂次的に前記ポートを選択する時間に合わせて前記アナログ信号をポートへ入力する時間を遅延させるローパスフィルタ１８と、を備えてなる。【選択図】図１
2009278219.tif 000002
【特許請求の範囲】
【請求項１】
マイコン制御により、並列に入力される複数のアナログ信号を遂次的にＡＤ変換し、シ
リアルデータ化して出力するスキャン型のＡＤ変換方法であって、
前記複数のアナログ信号を遂次的に選択する時間に合わせて前記アナログ信号を入力
する時間を遅延させることを特徴とするスキャン型のＡＤ変換方法。
【請求項２】
アナログ信号を出力する複数のセンサと、前記複数のセンサを並列に接続し、マイコン
制御により前記センサを遂次的に選択するマルチプレクサと、前記マルチプレクサに接続
され、遂次的に入力された前記アナログ信号を前記マイコン制御によりＡＤ変換し、シリ
アルデータ化して出力するＡＤ変換器と、を備えるとともに、
前記複数のセンサと前記マルチプレクサとの間に介装され、前記マルチプレクサが遂次
的に前記センサを選択する時間に合わせて前記アナログ信号を前記マルチプレクサへ入力
する時間を遅延させるローパスフィルタと、を備えることを特徴とするスキャン型のＡＤ
変換システム。
【請求項３】
前記複数のローパスフィルタは群遅延一定の特性を有することを特徴とする請求項２に
記載のスキャン型のＡＤ変換システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＤ変換に関し、特にパラレルに接続されたセンサからのアナログ信号をシ
リアルなデジタル信号に変換するＡＤ変換技術に関する。
【背景技術】
【０００２】
センサは、アナログ信号を出力している。このためセンサを使用するユーザは、デジタ
ルの出力を必要とする場合、センサの後段にアナログ／デジタル（Ａ／Ｄ）変換器を接続
し、センサから出力したアナログ信号をデジタル信号に変換して利用している。さらに移
動体の姿勢検出、姿勢制御、バーチャルリアリティ等に使用されるヘッドマウントディス
プレイ、頭の姿勢角度を検出するトラッカー、３Ｄゲームパッド等の複数の振動センサを
必要とする機器においても、複数のアナログ信号に対してＡＤ変換を行っている。
【０００３】
従来、複数のアナログ信号をＡＤ変換する際に、ＡＤコンバータを一つとするマルチプ
レクサを用いたスキャンタイプと言われるＡＤ変換器が用いられてきた（特許文献１参照
）。スキャンタイプＡＤ変換器は、複数のセンサを並列に接続し、一のセンサからのアナ
ログ信号の入力を選択可能なマルチプレクサと、前記マルチプレクサに接続され、マルチ
プレクサが選択したアナログ信号をデジタル信号に変換するＡＤ変換器と、前記ＡＤ変換
器に接続され前記ＡＤ変換器、及び前記マルチプレクサをオペレーションして前記デジタ
ル信号を取得するマイコンから構成されている。そしてマイコンからのオペレーションに
基づいて、マルチプレクサが複数の入力から一つを選択し、その信号をＡＤ変換器に入力
させ、順番に振動センサからの入力を選択してＡＤ変換を行っている。このような構成に
より、ＡＤ変換器が一つであるためコストを削減可能であるとともに、複数のセンサから
のアナログ信号を同じ尺度でＡＤ変換可能となる。
【特許文献１】特表２００１−５２３４２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、従来のスキャン型のＡＤ変換器において、マルチプレクサは各センサからのア
ナログ信号を同時刻に取り込むことはできない。よって、このような取り込み時間のずれ
によって、ＡＤ変換器内に実際の時系列物理データと異なる物理データが再現されること
になる。そのため、１データセット（データの集まり）の代表する時刻を決定する根拠が
別途必要になる。すなわち、ある時刻のデータセットの各データが、それらが同一時刻に
サンプリングしたものと近似可能であるか判断の根拠が別途必要になる。
【０００５】
そこで、本発明は上記問題点に着目し、スキャン型でありながら、仮想的に同一時刻で
サンプリングすることを可能にしたスキャン型のＡＤ変換方法、及びＡＤ変換システムを
提供する。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題を少なくとも一部を解決するためになされたものであり、以下の
適用例として実現することが可能である。
【０００７】
［適用例１］マイコン制御により、並列に入力される複数のアナログ信号を遂次的にＡ
Ｄ変換し、シリアルデータ化して出力するスキャン型のＡＤ変換方法であって、前記複数
のアナログ信号を遂次的に選択する時間に合わせて前記アナログ信号を入力する時間を遅
延させることを特徴とするスキャン型のＡＤ変換方法。
【０００８】
上記方法により、遂次的に入力されたアナログ信号は全て同一時刻に検出されたものと
なる。また遅延時間は設計可能であるので、それを逆算して実際に検出された時刻を特定
することができる。したがって、前記時刻をもって、データセット（データの集まり）の
代表する時刻とすることができる。さらに、ある時刻のデータセットの各データは、それ
らが仮想的に同一時刻にサンプリングしたものとなるのでサンプリングにおけるアナログ
信号ごとのずれ時間、及びそれを考慮した近似等の処理を行う必要はない。
【０００９】
［適用例２］アナログ信号を出力する複数のセンサと、前記複数のセンサを並列に接続
し、マイコン制御により前記センサを遂次的に選択するマルチプレクサと、前記マルチプ
レクサに接続され、遂次的に入力された前記アナログ信号を前記マイコン制御によりＡＤ
変換し、シリアルデータ化して出力するＡＤ変換器と、を備えるとともに、前記複数のセ
ンサと前記マルチプレクサとの間に介装され、前記マルチプレクサが遂次的に前記センサ
を選択する時間に合わせて前記アナログ信号を前記マルチプレクサへ入力する時間を遅延
させるローパスフィルタと、を備えることを特徴とするスキャン型のＡＤ変換システム。
【００１０】
上記構成により、遂次的に入力されたアナログ信号は全て同一時刻に検出されたものと
なる。また遅延時間はローパスフィルタにより設計可能であるので、それを逆算して実際
に検出された時刻を特定することができる。したがって、前記時刻をもって、データセッ
ト（データの集まり）の代表する時刻とすることができる。さらに、ある時刻のデータセ
ットの各データは、それらが仮想的に同一時刻にサンプリングしたものとなるのでサンプ
リングにおけるアナログ信号ごとのずれ時間、及びそれを考慮した近似等の処理を行う必
要のないＡＤ変換システムとなる。
【００１１】
［適用例３］前記複数のローパスフィルタは群遅延一定の特性を有することを特徴とす
る適用例２に記載のスキャン型のＡＤ変換システム。
【００１２】
ローパスフィルタを群遅延一定に調整することにより、周波数依存性がなくなる。した
がって、様々な周波数の信号を包含するアナログ信号の波形を時間方向で歪ませることな
く遅延させることができるため、より正確なＡＤ変換を行うことができるＡＤ変換システ
ムとなる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記
載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限
り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
【００１４】
図１に示すように、本実施形態に係るＡＤ変換システム１０は、アナログ信号を出力す
る複数のセンサ１２、センサ１２を選択するマルチプレクサ１４、センサとマルチプレク
サとの間に介装されたローパスフィルタ１８、ＡＤ変換器１６、ＡＤ変換器１６及びマル
チプレクサ１４とから構成されている。そしてＡＤ変換システム１０はマイコン２０によ
り制御されている。なお、図１において矢印の方向は信号の伝播する方向を示し、回路中
を流れる信号は、電圧の高い信号をＨとし、電圧の低い信号をＬとする。
【００１５】
センサ１２は加速度センサ、圧力センサ、温度センサ等のように各物理量を電流値もし
くは電圧値としてアナログ的に出力するものであり、センサ１２はマルチプレクサのポー
トに並列に接続されている。本実施形態において、以後、説明の簡素化のためセンサ１２
を３つとする（第１センサ１２ａ、第２センサ１２ｂ、第３セサンサ１２ｃ）が、３つ以
上用いてもよい。
【００１６】
マルチプレクサ１４は、マイコンから出力されるマルチプレクサ１４のポートを選択す
るバイナリデータ２４を入力し、前記バイナリデータ２４をデコードして、複数のポート
から一のポートを電気的、もしくは機械的に選択するスイッチである。マルチプレクサ１
４において、第１センサ１２ａからのアナログ信号を入力する第１ポート１４ａ、第２セ
ンサ１２ｂからのアナログ信号を入力する第２センサ１４ｂ、及び第３センサ１２ｃから
のアナログ信号を入力する第３ポート１４ｃが配設されている。またマイコン２０のパラ
レルインターフェース２２から出力されるバイナリデータ２４をパラレルで入力するバイ
ナリデータ入力端子１４ｄが配設されている。そしてマルチプレクサ１４には、マイコン
２０からのバイナリデータ２４をデコードするデコーダ（不図示）が配設されている。デ
コーダ（不図示）はマルチプレクサ１４が選択する３つのポートにそれぞれ割り当てられ
たステート番号と、デコーダが解読して得られるステート番号とを比較して、互いに一致
するステート番号に係るポートのみがアナログ信号を入力可能とする信号を、マルチプレ
クサ１４の一のポートに出力することができる。よってマルチプレクサ１４はマイコン２
０から入力されたバイナリデータ２４を解読することにより一のポートを選択することが
できる。
【００１７】
ここで、バイナリデータ２４は、デコーダ（不図示）により、第１ポートセレクト２４
ａ、第２ポートセレクト２４ｂ、及び第３ポートセレクト２４ｃのうちのいずれかに解読
される（図２参照）。第１ポートセレクト２４ａは、そのネゲート（Ｈ→Ｌ）をトリガと
してマルチプレクサ１４の第１ポート１２ａを選択する信号である。第２ポートセレクト
２４ｂ（第３ポートセレクト２４ｃ）は、そのネゲートをトリガとしてマルチプレクサの
第２ポート１２ｂ（第３ポート１２ｃ）を選択する信号である。
【００１８】
一方、後述のＡＤ変換器１６に接続するマルチプレクサ１４の出力端子１４ｅは一つで
ある。これにより第１ポート１２ａ乃至第３ポート１２ｃのうちから一のポートを選択し
、一のポートに係るアナログ信号を出力端子１４ｅから出力することができる。さらに第
１ポート１４ａ、第２ポート１４ｂ，第３ポート１４ｃの順（異なる順番でも可）で遂次
的に選択することにより、第１センサ１２ａ乃至第３センサ１２ｃからのアナログ信号を
遂次的に出力端子１４ｄから出力することができる。
【００１９】
ＡＤ変換器１６は、マルチプレクサ１４を介して入力されたアナログ信号をデジタル信
号に変換するものである。ＡＤ変換器１６には上述のアナログ信号の入力端子１６ａのほ
か、マイコン２０から出力される後述のチップセレクト２６を入力するチップセレクト入
力端子１６ｂ、及びマイコン２０からの後述のシリアルクロック２８を入力するシリアル
クロック入力端子１６ｃ、アナログ信号をＡＤ変換して、シリアルクロック２８を掛け合
わせて生成されるシリアルデータ３０を出力するシリアルデータ出力端子１６ｄを有する
。そしてシリアルクロック入力端子１６ｃ、シリアルデータ出力端子１６ｄは、後述のシ
リアルインターフェース３０に接続されている。
【００２０】
ＡＤ変換器１６は、マイコン２０から出力されるチップセレクト２６のネゲートをトリ
ガとして、入力されたアナログ信号を２進数のデジタル情報に変換するものである。ＡＤ
変換器１６はアナログ信号の振幅方向の解析に必要なＳ／Ｎ比を確保するための必要なビ
ット数を有しておればよく、本実施形態では１６ビットを用いた場合について説明する。
またＡＤ変換器１６は必要なビット数（１６ビット）に応じたサンプルホールド回路（不
図示）を有し、ＡＤ変換後の各ビットの情報を保持できるようになっている。またＡＤ変
換器１６はマイコン２０からシリアルクロック２８が入力され、そのネゲートをトリガと
して、前記デジタル情報を各ビット上位の桁から順に１６個のパルス列に掛け合わされた
データ列として出力することができる。すなわち、ＡＤ変換はシリアルクロック２８のク
ロック間隔より充分短い時間でＡＤ変換を行ってデジタル情報をサンプルホールド回路（
不図示）に保持するが、デジタル情報の出力はチップセレクト２６に同期するシリアルク
ロック３０の１クロックごとに掛け合わせて、各ビットの上位（または下位）の桁から順
にパルス列として出力している。
【００２１】
さらに、上述のようにマルチプレクサ１４は遂次的に第１センサ１２ａ乃至第３センサ
１２ｃからのアナログ信号を出力する。このときサンプルホールド回路（不図示）は第２
センサ１２ｂからのアナログ信号に係る前記デジタル情報を、第１センサ１２ａからのそ
れに上書きし、第３センサ１２ｃからのアナログ信号に係るデジタル情報を第２センサ１
２ｂからのそれに上書きすることになる。したがって、前記データ列が全て出力される前
のデジタル情報の上書きを回避するように、後述のマイコン２０のソフトウェアのプロト
コル３４が設計されている。
【００２２】
これにより、第１センサ１２ａ乃至第３センサ１２ｃのアナログ信号をＡＤ変換して出
力されるパルス列が一列に並んで、４８個のパルス列から構成されるシリアルデータ３０
が形成される。そして、シリアルデータ３０はシリアルインターフェース３２のレジスタ
（不図示）にストアされる。
【００２３】
よって、ＡＤ変換器１６は複数の並列に並べられたセンサ１２からのアナログ信号を同
時にＡＤ変換することはできないが、後述のローパスフィルタ１８により、仮想的にセン
サ１２が同時に検出したアナログ信号をＡＤ変換すると考えることができる。
【００２４】
ローパスフィルタ１８は入力されたアナログ信号の伝搬を遅延させる素子であり、第１
センサ１２ａの後段に第１ローパスフィルタ１８ａ、第２センサの後段に第２ローパスフ
ィルタ１８ｂ、第３センサの後段に第３ローパスフィルタ１８ｃが配設されている。そし
て、各ローパスフィルタの遅延時間をそれぞれ遅延時間Ｔ１３８ａ、遅延時間Ｔ２３８ｂ
、遅延時間Ｔ３３８ｃとする（図２参照）。そして各遅延時間は後述のようにチップセレ
クト２６のネゲート時刻と一致するように設計される。
【００２５】
マイコン２０は、メモリ領域（不図示）に格納されたＡＤ変換システム１０を制御する
プロトコル３４を実現するソフトウェアを有し、前記プロトコル３４に従ってＡＤ変換シ
ステム１０に命令を送信するとともに、ＡＤ変換システム１０からのシリアルデータ３０
を受信してメモリ領域（不図示）に格納するものである。マイコン２０はデータバス（不
図示）及びコントロールバス（不図示）を介して、シリアルインターフェース３２及びパ
ラレルインターフェース２２に接続している。マイコン２０のパラレルインターフェース
２２はマルチプレクサ１４のバイナリデータ入力端子に接続され、マイコン２０のシリア
ルインターフェース３２はＡＤ変換器１６のシリアルクロック入力端子、及びシリアルデ
ータ出力端子に接続されている。そしてシリアルインターフェース３６（又はパラレルイ
ンターフェースでも良い）はＡＤ変換器１６のチップセレクト入力端子に接続されている
。そしてマイコン２０はバイナリデータ、チップセレクト、シリアルクロックをマルチプ
レクサ１４及びＡＤ変換器１６の各端子に出力する。よってＡＤ変換システム１０はマイ
コン制御により駆動することになる。
【００２６】
なお、シリアルインターフェース３０のレジスタ（不図示）において、シリアルデータ
３０がストアされ、レジスタ（不図示）内のデータがＦＵＬＬとなると、マイコン２０側
に割り込み信号を出力する。これに対応して、マイコン２０はポーリングもしくはダイレ
クトメモリアクセスにより、マイコン２０のメモリ（不図示）にメモリの番地順に前記デ
ータを格納するように構成されている。
【００２７】
図２にプロトコル３４のタイムチャートを示す。いずれの信号もマイコンのクロックタ
イムを最小単位として負論理で動作し、ネゲート（Ｈ→Ｌ）がトリガとなっている。第２
ポートセレクト２４ｂは第１ポートセレクト２４ａのアサート（Ｌ→Ｈ）位置でネゲート
となり、第３ポートセレクト２４ｃは、第２ポートセレクトのアサート位置でネゲートと
なるように設計されている。またチップセレクト２６は、各ポートセレクトのクロックタ
イム幅より短い幅の信号であり、各ポートセレクトのクロックタイム幅に納まる位置に設
計されている。ここで、各ポートセレクトのネゲートに対してチップセレクト２６のネゲ
ートが遅い位置に配置されているのは、各ポートセレクトが切り替わったのちセンサ１２
からのアナログ信号が安定するまでの時間を確保したものである。またチップセレクト２
６のネゲート位置とシリアルクロック２８のネゲート位置は一致し、チップセレクト２６
はシリアルクロック２８のアサート位置より１クロックタイム後にアサートするように設
計されている。なおシリアルデータ３０はシリアルクロック２８をトリガとして出力され
るものであるから、シリアルクロック２８と同期する。
【００２８】
またチップセレクトの各ネゲート位置に、後述のローパスフィルタ１８の遅延時間Ｔ１
３８ａ、遅延時間Ｔ２３８ｂ、遅延時間Ｔ３３８ｃが来るようにローパスフィルタ１８の
各素子の定数が決定される。よって、各アナログ信号の検出時刻は、第１ポートセレクト
２４ａに対応するチップセレクト２６のネゲート位置より遅延時間Ｔ１３８ａ前の位置、
第２ポートセレクト２４ｂに対応するチップセレクト２６のネゲート位置より遅延時間Ｔ
２３８ｂ前の位置、第３ポートセレクト２４ｃに対応するチップセレクト２６のネゲート
位置より遅延時間Ｔ３３８ｃ前の位置となり、これらは全て同一の時刻Ｔ３８となる。こ
こで、時刻Ｔ３８は第１ポートセレクト２４ａのネゲート位置より前であっても後ろであ
っても構わない。このようなタイムチャートの配置にすることにより、全てのセンサ（１
２ａ乃至１２ｃ）からのアナログ信号は時刻Ｔ３８を仮想サンプリング時刻として、同時
刻にサンプリングしたものとみなすことができる。
【００２９】
なお、第１ポートセレクト２４ａに対応するチップセレクトのネゲートと、その次のネ
ゲートとの間のクロックタイムが、ＡＤ変換システム１０のサンプリング周期となる。
【００３０】
図３にローパスフィルタの回路図を示す。図３に示すように。ローパスフィルタ１８は
、オペアンプ１８ａ、抵抗Ｒ２、Ｒ４、キャパシタＣ３、Ｃ５等から構成された多重帰還
型ローパスフィルタ（２次ベッセルフィルタ）である。図３において、ＩＮＰＵＴ１８ｂ
側に第１センサ１２ａ乃至第３センサ１２ｃが接続され、ＯＵＴＰＵＴ１８ｃ側に第１ポ
ート１４ａ乃至第３ポート１４ｃが接続される。
【００３１】
このような回路において、コンデンサＣ３、Ｃ５の静電容量をそれぞれＣ３、Ｃ５とし
、抵抗Ｒ２、Ｒ４の抵抗値をそれぞれＲ２、Ｒ４とすると、伝達関数Ｔ（ｓ）、利得Ｋ、
カットオフ周波数ω０、Ｑ値は以下の式に表される。
【数１】
2009278219.tif 000003
【数２】
2009278219.tif 000004
【数３】
2009278219.tif 000005
【数４】
2009278219.tif 000006
となる。ここで、周波数―位相特性が平坦なベッセル特性を持たせるため、伝達関数Ｔ（
ｓ）にＱ＝１／√３を代入する。
【００３２】
そして、ローパスフィルタ１８の遅延時間（群遅延特性）を求めるため、ｓ＝ｊωを代
入して、伝達関数Ｔ（ｓ）の位相特性ａｒｇ（Ｔ（ｊω））を求めると、
【数５】
2009278219.tif 000007
となる。よって群遅延特性は、
【数６】
2009278219.tif 000008
と得られる。［数６］式において、ωの０次項以降は微小な値として無視できるので、こ
のローパスフィルタは直線位相に近似できる。また［数６］は時間と同一の次元を持つ。
よって、遅延時間Ｔ１、Ｔ２、Ｔ３を実現するカットオフ周波数ω０１、ω０２、ω０３
は、
【数７】
2009278219.tif 000009
となる。よって［数７］の各値を［数３］に代入して、各遅延時間において［数３］を満
たす静電容量Ｃ３、Ｃ５、抵抗Ｒ２、Ｒ４の各値を決定すればよい。
【００３３】
また、遅延時間は上述のようにカットオフ周波数ω０に依存するため、ノイズの多いセ
ンサ、または高域を必要としないセンサを優先して遅延時間の長いローパスフィルタ１８
に接続することが望ましい。そして上述のように直線位相、即ち群遅延一定のフィルタを
使用することにより、周波数依存性が無くなるため、様々な周波数の信号を包含するアナ
ログ信号の波形を歪ませずに遅延させることができる。
【００３４】
従って、本実施形態に係るスキャン型のＡＤ変換方法、及びＡＤ変換システムによれば
、遂次的に入力されたアナログ信号は全て同一時刻に検出されたものとなる。また遅延時
間は設計可能であるので、それを逆算して実際に検出された時刻Ｔ３８を特定することが
できる。したがって、前記時刻Ｔ３８をもって、データセット（データの集まり）の代表
する時刻とすることができる。さらに、ある時刻のデータセットの各データは、それらが
仮想的に同一時刻にサンプリングしたものとなるのでサンプリングにおけるアナログ信号
ごとのずれ時間、及びそれを考慮した近似等の処理を行う必要はない。
【００３５】
またローパスフィルタ１８を群遅延一定に調整することにより、周波数依存性がなくな
る。したがって、様々な周波数の信号を包含するアナログ信号の波形を時間方向で歪ませ
ることなく遅延させることができるため、より正確なＡＤ変換を行うことができる。
【００３６】
本実施形態においては、複数のセンサから入力される各アナログ信号をローパスフィル
タによって遅延させてマルチプレクサに入力する構成とした。しかし、複数のセンサから
入力されるアナログ信号のうちいずれかをローパスフィルタを介さずにマルチプレクサに
入力させても、他のアナログ信号が遅延され、同一時刻のデータセットとしてサンプリン
グする構成とすることができる。本実施形態において、アナログ信号はセンサから入力さ
れる前提で述べてきたが、これに限らず他のアナログ信号を出力する電子機器等からアナ
ログ信号を入力することもできる。
【図面の簡単な説明】
【００３７】
【図１】本実施形態に係るＡＤ変換システムの概要図である。
【図２】本実施形態に係るＡＤ変換システムのタイムチャートを示す図である。
【図３】本実施形態に係るローパスフィルタの回路図である。
【符号の説明】
【００３８】
１０………ＡＤ変換システム、１２………センサ、１４………マルチプレクサ、１６……
…ＡＤ変換器、１８………ローパスフィルタ、２０………マイコン、２２………パラレル
インターフェース、２４………バイナリデータ、２６………チップセレクト、２８………
シリアルクロック、３０………シリアルデータ、３２………シリアルインターフェース、
３４………プロトコル、３６………シリアルインターフェース、３８………時刻Ｔ、３８
ａ………遅延時間Ｔ１、３８ｂ遅延時間Ｔ２、３８ｃ………遅延時間Ｔ３、Ｒ２、Ｒ４…
……抵抗、Ｃ３、Ｃ５………キャパシタ。
【図１】
2009278219.tif 000010
【図２】
2009278219.tif 000011
【図３】
2009278219.tif 000012