(57)【要約】【課題】映像信号をＺスキャンでメモリにライトして当該映像信号を当該メモリからラスタスキャンでリードするスキャン変換装置で、前記メモリのサイズを低減させる。【解決手段】映像信号の１つのマクロブロックラインに相当する分の画素データの１．５倍の記憶領域を有するメモリ１００２を備えた。メモリ制御手段１００１が、前記メモリの記憶領域を６等分した６つの記憶領域部分について、初めに、４つの記憶領域部分に１つのマクロブロックラインに相当する分の画素データをＺスキャンでライトし、その後は、２つの記憶領域部分から画素データをラスタスキャンでリードするとともに空いている２つの記憶領域部分に後続するマクロブロックラインを構成する画素データをＺスキャンでライトすることを繰り返して行うように、メモリのライト及びリードを制御する。【選択図】  図４
2009147888.tif 000002
【特許請求の範囲】
【請求項１】
映像信号をＺスキャンでメモリにライトして当該映像信号を当該メモリからラスタスキャンでリードするスキャン変換装置において、
前記メモリとして、前記映像信号の１つのマクロブロックラインに相当する分の画素データの１．５倍の記憶領域を有するメモリを備え、
前記メモリの記憶領域を６等分した６つの記憶領域部分について、初めに、４つの記憶領域部分に１つのマクロブロックラインに相当する分の画素データをＺスキャンでライトし、その後は、画素データが記憶された２つの記憶領域部分から当該画素データをラスタスキャンでリードするとともに空いている２つの記憶領域部分に後続するマクロブロックラインを構成する画素データをＺスキャンでライトすることを繰り返して行うように、前記メモリのライト及びリードを制御するメモリ制御手段を備えた、
ことを特徴とするスキャン変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、ＭＰＥＧやＨ．２６４（例えば、Ｈ．２６４  ＭＰＥＧ４  ｐａｒｔ１０  ＡＶＣ）などの符号化ストリームをリアルタイムで伸張処理する動画復号化伝送装置などに設けられるスキャン変換装置に関し、特に、マクロブロックライン相当のデータを分割して処理することにより、マクロブロック／ラスタスキャンの変換部におけるスキャン変換に必要なメモリのサイズを低減させたスキャン変換装置に関する。
【背景技術】
【０００２】
例えば、ＭＰＥＧやＨ．２６４などの画像圧縮符号化方式によりマクロブロック単位で動画圧縮符号化が行われた符号化ストリームを伸張処理する動画復号化伝送装置では、復号した映像信号に対してメモリを用いてマクロブロック／ラスタスキャン変換を行って、これにより得られる映像信号を送出することが行われている。
【０００３】
図５を参照して、動画圧縮符号化方式を説明する。
図５には、マクロブロックの構成例を示してある。
本例では、（垂直方向４画素×水平方向４画素）のサブマクロブロック１０１と、（垂直方向１６画素×水平方向１６画素）のマクロブロック（図５に示される全体）を示してある。
【０００４】
Ｈ．２６４などの動画圧縮符号化方式では、映像信号をマクロブロックと呼ばれる（垂直方向１６画素×水平方向１６画素）のブロックに分割して圧縮や復号の処理を行う。マクロブロックは、更に、（垂直方向４画素×水平方向４画素）で構成されたサブマクロブロック１０１からなる。
サブマクロブロック１０１内の画素は、図５に示されるように、「画素０、画素１、画素２、・・・、画素１３、画素１４、画素１５」といった順序でスキャンされ、「Ｚ」の形でスキャンする手順が繰り返される。同様に、図５に示されるように、マクロブロックの全体を見ても、複数のサブマクロブロック１０１について、「Ｚ」の形でスキャンする手順が繰り返される。このようなスキャンをＺスキャンと呼ぶ。
【０００５】
動画伝送システムでは、動画圧縮符号化伝送装置が映像信号をマクロブロック単位で分割して圧縮符号化を行って伝送し、動画復号化伝送装置が圧縮符号化された映像信号を受信してマクロブロック単位で復号化する。
図６には、マクロブロックラインの構成例を示してある。
マクロブロックラインとは、マクロブロック２０１を映像信号のフレームの水平方向画素数分並べた画素の集まりを意味する。これに対するメモリのサイズとしては、（マクロブロックの垂直方向画素数×水平方向画素数×画素のビット数）となる。
【０００６】
ここで、動画復号化伝送装置内では、マクロブロック／ラスタスキャン変換を行うために、つまり、Ｚスキャンで処理されるマクロブロック単位の復号映像信号を、左から右への水平走査を上から下へ１ライン毎に行うラスタスキャンの処理が為されるように、変換するために、マクロブロックラインの末尾のマクロブロックがラスタスキャンに必要となる。このため、マクロブロックライン分の画素データをメモリに保持する必要がある。
【０００７】
従来の動画復号化伝送装置におけるマクロブロック／ラスタスキャン変換では、復号化した映像信号をマクロブロックラインに相当する分蓄えてから、スキャン変換を開始していた。このため、メモリへのライトアクセスとリードアクセスを考慮すると、マクロブロックラインの２倍に相当するメモリサイズが必要であった。
このように、マクロブロックラインの２倍に相当するスキャン変換メモリを持つことにより、スキャン変換メモリに映像信号をライトする間に、蓄えられている映像信号のリードを行うことができる。つまり、このスキャン変換メモリは、マクロブロックラインサイズのメモリ領域に２等分されて制御される。
【０００８】
図７、図８、図９を参照して、従来のアドレス生成の例を示す。
図７には、（垂直方向１６画素×水平方向６４画素）のマクロブロックラインを示してある。
図８及び図９には、従来のスキャン変換メモリにおける処理の例を示してある。
【０００９】
図７に示されるマクロブロックラインの例では、サブマクロブロックのサイズを（垂直方向４画素×水平方向４画素）としてあり、１つのマクロブロックは１６つのサブマクロブロックから成っていて、１つのマクロブロックのサイズが（垂直方向１６画素×水平方向１６画素）となっており、マクロブロックラインは４つのマクロブロックから成っていて、マクロブロックラインのサイズが（垂直方向１６画素×水平方向６４画素）となっている。
【００１０】
図８及び図９に示されるように、スキャン変換メモリのサイズとしては、マクロブロックラインのサイズの２倍必要であるため、（垂直方向３２画素×水平方向６４画素）となる。ここで、スキャン変換メモリは、（垂直方向１６画素×水平方向６４画素）のメモリＡ（図８及び図９において上側のメモリ領域）と（垂直方向１６画素×水平方向６４画素）のメモリＢ（図８及び図９において下側のメモリ領域）に２等分されて制御される。
【００１１】
処理の流れとしては、まず、図８に示されるように、メモリＡに、マクロブロックラインサイズ分の画素データがＺスキャンでライト（書き込み）される。次に、図９に示されるように、メモリＡに書き込まれた画素データがラスタスキャンでリード（読み出し）され、同時に、メモリＢにマクロブロックラインサイズ分の画素データがＺスキャンでライトされる。以降、同様に、メモリＡとメモリＢについて、交互にリードとライトされる。
【００１２】
図１０には、従来のマクロブロック／ラスタスキャン変換部の構成を示してある。
動画復号化伝送装置に設けられる本例のマクロブロック／ラスタスキャン変換部は、アドレス生成部６０１と、スキャン変換メモリ６０２から構成される。
スキャン変換メモリ６０２では、復号化された映像信号がＺスキャンで入力されてメモリに保持された後に、ラスタスキャンで出力される。
アドレス生成部６０１は、スキャン変換メモリ６０２への映像信号の書き込みを制御するライトアドレス信号と、スキャン変換メモリ６０２からの映像信号の読み出しを制御するリードアドレス信号を生成して、スキャン変換メモリ６０２へ出力することにより、スキャン変換メモリ６０２を制御する。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上述のように、従来の動画復号化伝送装置におけるマクロブロック／ラスタスキャン変換では、復号化した映像信号をマクロブロックライン相当分蓄えてから、スキャン変換を開始していたため、ライトアクセスとリードアクセスを考慮すると２倍のメモリ容量が必要であり、メモリ容量を低減することが望まれていた。
【００１４】
本発明は、このような従来の事情に鑑み為されたもので、マクロブロックライン相当のデータを分割して処理することにより、マクロブロック／ラスタスキャンの変換部におけるスキャン変換に必要なメモリのサイズを低減させることができるスキャン変換装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するため、本発明では、映像信号をＺスキャンでメモリにライトして当該映像信号を当該メモリからラスタスキャンでリードするスキャン変換装置において、次のような構成とした。
すなわち、前記メモリとして、前記映像信号の１つのマクロブロックラインに相当する分の画素データの１．５倍の記憶領域を有するメモリを備えた。
また、メモリ制御手段が、前記メモリの記憶領域を６等分した６つの記憶領域部分について、初めに、４つの記憶領域部分に１つのマクロブロックラインに相当する分の画素データをＺスキャンでライトし、その後は、画素データが記憶された２つの記憶領域部分から当該画素データをラスタスキャンでリードするとともに空いている２つの記憶領域部分に後続するマクロブロックラインを構成する画素データをＺスキャンでライトすることを繰り返して行うように、前記メモリのライト及びリードを制御する。
【発明の効果】
【００１６】
以上説明したように、本発明に係るスキャン変換装置によると、マクロブロックライン相当のデータを分割して処理することにより、マクロブロック／ラスタスキャンの変換部におけるスキャン変換に必要なメモリのサイズを低減させることができる。
【発明を実施するための最良の形態】
【００１７】
本発明に係る実施例を図面を参照して説明する。
本例の動画伝送システムでは、動画圧縮符号化伝送装置が映像信号をマクロブロック単位で分割して圧縮符号化を行って伝送し、動画復号化伝送装置が圧縮符号化された映像信号を受信してマクロブロック単位で復号化する。
また、本例の動画復号化伝送装置では、復号化した映像信号について、アドレス生成部とスキャン変換メモリから構成されるマクロブロック／ラスタスキャン変換部でスキャン変換を行う。
【００１８】
本例のスキャン変換メモリは、マクロブロックラインのサイズの１．５倍のメモリサイズを有しており、６等分されて制御される。本例では、スキャン変換メモリを６等分してライトとリードのタイミングが排他的になるように処理を行うことで、メモリの使用効率を上げて、必要となるメモリサイズを減らすことを実現する。
【００１９】
本例のスキャン変換メモリにおけるメモリ分割とアドレス生成の一例を示す。
本例のマクロブロックラインでは、図７に示されるのと同様に、サブマクロブロックのサイズを（垂直方向４画素×水平方向４画素）としてあり、１つのマクロブロックは１６つのサブマクロブロックから成っていて、１つのマクロブロックのサイズが（垂直方向１６画素×水平方向１６画素）となっており、マクロブロックラインは４つのマクロブロックから成っていて、マクロブロックラインのサイズが（垂直方向１６画素×水平方向６４画素）となっている。
【００２０】
図１、図２、図３には、本発明の一実施例に係るスキャン変換メモリにおける処理の一例を示してある。
図１〜図３に示されるように、本例のスキャン変換メモリのサイズは、マクロブロックラインサイズの１．５倍であり、（垂直方向２４画素×水平方向６４画素）となっている。また、スキャン変換メモリの領域は、それぞれ（垂直方向８画素×水平方向３２画素）からなるメモリＡ、メモリＢ、メモリＣ、メモリＤ、メモリＥ、メモリＦの領域に６等分されて制御される。
【００２１】
処理の流れとしては、まず、図１に示されるように、メモリＡとメモリＢとメモリＣとメモリＤに、１つのマクロブロックラインに相当する分の画素データがＺスキャンでライトされる。次に、図２に示されるように、メモリＡとメモリＢに書き込まれた画素データがラスタスキャンでリードされ、同時に、メモリＥとメモリＦに次のマクロブロックライン（以下で、マクロブロックラインＱと言う）を構成する画素データがＺスキャンでライトされる。この場合、メモリＡとメモリＢに書き込まれた画素データの全てがリードされるときに、メモリＥとメモリＦの全ての領域に画素データがライトされることになる。
【００２２】
その後、図３に示されるように、メモリＣとメモリＤに書き込まれた画素データがラスタスキャンでリードされ、同時に、空いたメモリＡとメモリＢに前記したマクロブロックラインＱを構成する残り半分の画素データがＺスキャンでライトされる。以降、同様に、２つのメモリに書き込まれた画素データがリードされるのと同時に、空いている２つのメモリに画素データがライトされる。
【００２３】
図４には、本発明の一実施例に係るマクロブロック／ラスタスキャン変換部の構成例を示してある。
動画復号化伝送装置に設けられる本例のマクロブロック／ラスタスキャン変換部は、アドレス生成部１００１と、スキャン変換メモリ１００２から構成される。
スキャン変換メモリ１００２では、復号化された映像信号がＺスキャンで入力されてメモリに保持された後に、ラスタスキャンで出力される。
アドレス生成部１００１は、スキャン変換メモリ１００２への映像信号の書き込みを制御するライトアドレス信号と、スキャン変換メモリ１００２からの映像信号の読み出しを制御するリードアドレス信号を生成して、スキャン変換メモリ１００２へ出力することにより、スキャン変換メモリ１００２を制御する。
【００２４】
本例では、ライトアドレスとリードアドレスは、図１〜図３に示されるように、巡回して使用するメモリＡ〜Ｆの使用順序に基づいて生成することができる。
具体的には、例えば、映像信号を構成するマクロブロックラインの流れの順序に従って、初めに、４つのメモリＡ〜Ｄに画素データをＺスキャンでライトし、次に、２つのメモリＡ、Ｂから画素データをラスタスキャンでリードするのと同時に空いている２つのメモリＥ、Ｆに画素データをＺスキャンでライトし、以降においても、ラスタスキャンが可能な２つのメモリから画素データをラスタスキャンでリードするのと同時に空いている２つのメモリに画素データをＺスキャンでライトする制御を繰り返して行う。
【００２５】
以上のように、本例では、映像信号の符号化ストリームをリアルタイムで伸張処理する動画復号化伝送装置において、Ｚスキャンで処理されるマクロブロック単位で復号化された映像信号をラスタスキャンで読み出すように変換して送出するに際して、マクロブロック／ラスタスキャン変換部におけるスキャン変換を行うメモリ（スキャン変換メモリ１００２）を６等分して、データのライト及びリードに必要なアドレス信号を生成することにより、当該メモリのライト及びリードを制御する。
【００２６】
このような構成により、本例では、動画復号化伝送装置のマクロブロック／ラスタスキャン変換部のスキャン変換に必要なメモリサイズを低減させることができる。具体的には、図８〜図１０に示されるような従来技術と比較して、スキャン変換に必要となるメモリサイズを減らすことができ、従来技術で必要とされていた２マクロブロックライン分のメモリサイズに対して、３／４のメモリサイズ（つまり、１．５マクロブロックライン分のメモリサイズ）に低減させることができる。
【００２７】
ここで、本例では、送信側で符号化した映像信号を伝送して、受信側で当該映像信号を復号化する伝送システムに適用した場合を示したが、他の構成例として、このような伝送を行わない映像信号の復号化装置に本例のようなマクロブロック／ラスタスキャン変換部の構成や動作を適用することも可能である。
【００２８】
なお、本例のマクロブロック／ラスタスキャン変換部（スキャン変換装置の一例）では、図１〜図４に示されるように、映像信号の１つのマクロブロックラインに相当する分の画素データの１．５倍の記憶領域を有するメモリ（スキャン変換メモリ１００２）を備えており、アドレス生成部１００１から構成されるメモリ制御手段が、前記メモリの記憶領域を６等分した６つの記憶領域部分（メモリＡ〜Ｆ）について、初めに、４つの記憶領域部分（メモリＡ〜Ｄ）に１つのマクロブロックラインに相当する分の画素データをＺスキャンでライトし、その後は、画素データが記憶された２つの記憶領域部分（例えば、メモリＡ及びメモリＢ、など）から当該画素データをラスタスキャンでリードするとともに空いている２つの記憶領域部分（例えば、メモリＥ及びメモリＦ、など）に後続するマクロブロックラインを構成する画素データをＺスキャンでライトすることを繰り返して行うように、前記メモリのライト及びリードを制御する。
【００２９】
ここで、本発明に係るシステムや装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々なシステムや装置として提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係るシステムや装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー（登録商標）ディスクやＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ）−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体や当該プログラム（自体）として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施例に係るスキャン変換メモリにおける処理の一例を示す図である。
【図２】本発明の一実施例に係るスキャン変換メモリにおける処理の一例を示す図である。
【図３】本発明の一実施例に係るスキャン変換メモリにおける処理の一例を示す図である。
【図４】本発明の一実施例に係るマクロブロック／ラスタスキャン変換部の構成例を示す図である。
【図５】マクロブロックの構成例を示す図である。
【図６】マクロブロックラインの構成例を示す図である。
【図７】（垂直方向１６画素×水平方向６４画素）のマクロブロックラインを示す図である。
【図８】従来のスキャン変換メモリにおける処理の例を示す図である。
【図９】従来のスキャン変換メモリにおける処理の例を示す図である。
【図１０】従来のマクロブロック／ラスタスキャン変換部の構成を示す図である。
【符号の説明】
【００３１】
１０１・・サブマクロブロック、  ２０１・・マクロブロック、  ６０１、１００１・・アドレス生成部、  ６０２、１００２・・スキャン変換メモリ、
【図１】
2009147888.tif 000003
【図２】
2009147888.tif 000004
【図３】
2009147888.tif 000005
【図４】
2009147888.tif 000006
【図５】
2009147888.tif 000007
【図６】
2009147888.tif 000008
【図７】
2009147888.tif 000009
【図８】
2009147888.tif 000010
【図９】
2009147888.tif 000011
【図１０】
2009147888.tif 000012