(57)【要約】【課題】セルの間の間隔が狭くなっても干渉現象を改善することができ、トンネル絶縁膜とコントロールゲートの距離を確保することができるフラッシュメモリ素子及びその製造方法を提供する。【解決手段】半導体基板の素子分離領域に形成された素子分離膜と、半導体基板の活性領域に形成されたトンネル絶縁膜と、トンネル絶縁膜上に形成された第１導電膜と、第１導電膜及び前記素子分離膜上に形成され、素子分離膜を露出させる溝が形成された誘電体膜と、溝を介して露出して前記素子分離膜に形成されたトレンチと、トレンチを含む前記誘電体膜上に形成された第２導電膜と、を含む。【選択図】図１３
2009278098.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の素子分離領域に形成された素子分離膜と、
前記半導体基板の活性領域に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成された第１導電膜と、
前記第１導電膜及び前記素子分離膜上に形成され、前記素子分離膜を露出させる溝が形成された誘電体膜と、
前記溝を含む前記誘電体膜上に形成された第２導電膜と、
を含むことを特徴とするフラッシュメモリ素子。
【請求項２】
前記素子分離膜は、前記半導体基板の活性領域の表面より高く、前記第１導電膜の表面より低く形成されることを特徴とする請求項１記載のフラッシュメモリ素子。
【請求項３】
前記誘電体膜の溝が前記素子分離膜の中央上部に形成されることを特徴とする請求項１記載のフラッシュメモリ素子。
【請求項４】
前記溝を介して露出して前記素子分離膜に形成されたトレンチをさらに含むことを特徴とする請求項１記載のフラッシュメモリ素子。
【請求項５】
前記トレンチは、前記素子分離膜の中央に形成されることを特徴とする請求項４記載のフラッシュメモリ素子。
【請求項６】
前記トレンチは、少なくとも前記半導体基板の活性領域表面の高さに対応される深みまで形成されることを特徴とする請求項４記載のフラッシュメモリ素子。
【請求項７】
前記誘電体膜上に前記溝を露出させるキャッピング膜がさらに形成されることを特徴とする請求項１記載のフラッシュメモリ素子。
【請求項８】
前記誘電体膜は第１酸化膜、窒化膜及び第２酸化膜の積層構造に形成され、
前記溝を介して露出した前記窒化膜は、前記溝を介して露出した前記第１及び第２酸化膜に比べて突き出されるように形成されたことを特徴とする請求項１記載のフラッシュメモリ素子。
【請求項９】
素子分離領域には素子分離膜が形成され、活性領域にはトンネル絶縁膜及び第１導電膜の積層膜が形成された半導体基板が提供される段階と、
前記素子分離膜及び前記第１導電膜上に誘電体膜を形成する段階と、
前記素子分離膜上部の前記誘電体膜をエッチングして溝を形成する段階と、
前記溝を含む前記誘電体膜上に第２導電膜を形成する段階と、
を含むことを特徴とするフラッシュメモリ素子の製造方法。
【請求項１０】
前記素子分離膜は、前記半導体基板の活性領域の表面より高く、前記第１導電膜の表面より低く形成されることを特徴とする請求項９記載のフラッシュメモリ素子の製造方法。
【請求項１１】
前記誘電体膜の溝が前記素子分離膜の中央上部に形成されることを特徴とする請求項９記載のフラッシュメモリ素子の製造方法。
【請求項１２】
前記溝を介して露出した前記素子分離膜をエッチングして前記素子分離膜にトレンチを形成する段階をさらに含むことを特徴とする請求項９記載のフラッシュメモリ素子の製造方法。
【請求項１３】
前記トレンチは、前記素子分離膜の中央に形成されることを特徴とする請求項１２記載のフラッシュメモリ素子の製造方法。
【請求項１４】
前記トレンチは、少なくとも前記半導体基板の活性領域表面の高さに対応される深みまで形成されることを特徴とする請求項１２記載のフラッシュメモリ素子の製造方法。
【請求項１５】
前記溝を形成する段階は、
前記誘電体膜上に前記素子分離膜の上部より前記第１導電膜の上部で厚くエッチングバリヤ膜を形成する段階と
セルの間に前記誘電体膜が分離するように前記エッチングバリヤ膜の垂直部の間の前記エッチングバリヤ膜及び前記誘電体膜をエッチングする段階と、
をさらに含むことを特徴とする請求項９記載のフラッシュメモリ素子の製造方法。
【請求項１６】
前記エッチングバリヤ膜は、アモルファスカーボン、カーボン系列の物質、シリコン窒化膜(SixNy)(x、yそれぞれは陽の定数)、シリコン酸化窒化膜(SiON)、酸化膜及び窒化ホウ素(BN)膜のうちいずれか一つで形成されることを特徴とする請求項１５記載のフラッシュメモリ素子の製造方法。
【請求項１７】
前記エッチングバリヤ膜は、プラズマ化学気相蒸着(PECVD)方式、またはスピンコーティング方式によって形成されることを特徴とする請求項１６記載のフラッシュメモリ素子の製造方法。
【請求項１８】
前記溝は、乾式エッチング工程を単独で進行する第１エッチング工程によって形成されるか、または乾式エッチング工程と湿式エッチング工程を組み合わせて進行する第２エッチング工程によって形成されることを特徴とする請求項１５記載のフラッシュメモリ素子の製造方法。
【請求項１９】
前記第２エッチング工程は、乾式エッチング工程によって前記エッチングバリヤ膜の垂直部の間の前記エッチングバリヤ膜をエッチングした後、前記残留されたエッチングバリヤ膜をマスクとして使う湿式エッチング工程によって前記露出した誘電体膜をエッチングすることを特徴とする請求項１８記載のフラッシュメモリ素子の製造方法。
【請求項２０】
前記エッチングバリヤ膜及び前記誘電体膜をエッチングする段階の後, 前記溝を介して露出した前記素子分離膜をエッチングして前記素子分離膜にトレンチを形成する段階さらに含むことを特徴とする請求項１５記載のフラッシュメモリ素子の製造方法。
【請求項２１】
前記トレンチを形成する段階において、
前記エッチングバリヤ膜が除去されることを特徴とする請求項２０記載のフラッシュメモリ素子の製造方法。
【請求項２２】
前記誘電体膜は、プラズマ化学気相蒸着(PECVD)方式によって形成されることを特徴とする請求項９記載のフラッシュメモリ素子の製造方法。
【請求項２３】
前記溝を形成する段階は、前記エッチングバリヤ膜を形成する段階と前記誘電体膜をエッチングする段階の間にキャッピング膜を形成する段階をさらに含むことを特徴とする請求項１５記載のフラッシュメモリ素子の製造方法。
【請求項２４】
前記キャッピング膜は、プラズマ化学気相蒸着(PECVD)方式によって形成されることを特徴とする請求項２３記載のフラッシュメモリ素子の製造方法。
【請求項２５】
前記キャッピング膜は、ポリシリコン膜で形成されることを特徴とする請求項２３記載のフラッシュメモリ素子の製造方法。
【請求項２６】
前記キャッピング膜は、乾式エッチング工程により、前記エッチングバリヤ膜の垂直部の間の前記エッチングバリヤ膜がエッチングされた後、前記残留されたエッチングバリヤ膜をマスクとして使う湿式エッチング工程によってエッチングされることを特徴とする請求項２３記載のフラッシュメモリ素子の製造方法
【請求項２７】
前記エッチングバリヤ膜を形成する段階と、
前記誘電体膜をエッチングする段階の間に前記エッチングバリヤ膜上に前記エッチングバリヤ膜の垂直部の間の前記エッチングバリヤ膜を露出させる感光膜パターンを形成する段階と、
をさらに含むことを特徴とする請求項１５記載のフラッシュメモリ素子の製造方法。
【請求項２８】
前記トレンチを形成する段階と、
前記第２導電膜を形成する段階の間に前記半導体基板上に残留されるカーボン成分を除去するために洗浄工程、またはプラズマ工程を行う段階と、
をさらに含むことを特徴とする請求項１２記載のフラッシュメモリ素子の製造方法。
【請求項２９】
前記溝を形成する段階は、
前記誘電体膜の上部にエッチングバリヤ膜を形成する段階と、
前記第１導電膜の頂部の上部に前記エッチングバリヤ膜が残るように前記第１導電膜の側壁及び前記素子分離膜の上部に形成された前記エッチングバリヤ膜を除去する段階と、
前記エッチングバリヤ膜が除去された部分で露出した前記誘電体膜をエッチングする段階と、
を含むことを特徴とする請求項９記載のフラッシュメモリ素子の製造方法。
【請求項３０】
前記エッチングバリヤ膜を形成する段階以前に、
前記誘電体膜の上部にポリシリコン膜を利用してキャッピング膜を形成する段階を行うことを特徴とする請求項２９記載のフラッシュメモリ素子の製造方法。
【請求項３１】
前記素子分離膜の上部に形成された前記キャッピング膜は、前記第１導電膜の側壁及び前記素子分離膜の上部に形成された前記エッチングバリヤ膜を除去する段階で露出され、前記露出された前記キャッピング膜は前記誘電体膜をエッチングする段階以前に除去されることを特徴とする請求項３０記載のフラッシュメモリ素子の製造方法。
【請求項３２】
前記露出した前記キャッピング膜を除去する段階は、ＳＦ6ガス及びＯ2ガスの混合ガス、Ｃｌ2ガス及びＯ2ガスの混合ガスと、ＳＦ6ガス、 Ｃｌ2ガス及びＯ2ガスの混合ガスのうち、いずれか一つの混合ガスを利用して実施されることを特徴とする請求項３１記載のフラッシュメモリ素子の製造方法。
【請求項３３】
前記エッチングバリヤ膜は、前記第１導電膜の側壁及び前記素子分離膜の上部より前記第１導電膜の頂部の上部でさらに厚く形成されることを特徴とする請求項２９記載のフラッシュメモリ素子の製造方法。
【請求項３４】
前記エッチングバリヤ膜は、ＰＥ-酸化膜で形成することを特徴とする請求項２９記載のフラッシュメモリ素子の製造方法。
【請求項３５】
前記溝を形成する段階で残余する前記エッチングバリヤ膜がエッチングされることを特徴とする請求項２９記載のフラッシュメモリ素子の製造方法。
【請求項３６】
前記溝を形成する段階以後、前記溝の底面の幅を広げる段階を行うことを特徴とする請求項２９記載のフラッシュメモリ素子の製造方法。
【請求項３７】
前記溝の底面の幅を広げる段階は、前記素子分離膜にトレンチを形成する段階と同時に施されること,前記トレンチは前記溝を形成する段階以後、形成されることを 特徴とする請求項３６記載のフラッシュメモリ素子の製造方法。
【請求項３８】
前記溝の底面の幅を広げる段階は、湿式エッチング工程を利用して行うことを特徴とする請求項３６記載のフラッシュメモリ素子の製造方法。
【請求項３９】
前記溝の底面の幅を広げる段階において、
前記エッチングバリヤ膜が完全に除去されることを特徴とする請求項３６記載のフラッシュメモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフラッシュメモリ素子及びその製造方法に関し、特に、セルの間の間隔が狭くなっても干渉現象を改善することができ、トンネル絶縁膜とコントロールゲートの距離を確保することができるフラッシュメモリ素子及びその製造方法に関する。
【背景技術】
【０００２】
ＮＡＮＤフラッシュメモリ素子のセルアレイはストリング構造を含む。ストリング構造はビットラインにドレインが連結されるドレインセレクトトランジスタ、共通ソースラインにソースが連結されるソースセレクトトランジスタ、ドレインセレクトトランジスタ及びソースセレクトトランジスタの間に直列連結された多数のメモリセルを含む。
【０００３】
このようなストリング構造は平行に形成され、素子分離膜を境界にして電気的に隔離されて多数個が形成される。平行に形成されたストリング構造内で、ドレインセレクトトランジスタのゲートが連結されてドレインセレクトラインになり、ソースセレクトトランジスタのゲートが連結されてソースセレクトラインになり、メモリセルのゲートが平行に連結されてそれぞれワードラインになる。
【０００４】
ドレインセレクトライン、ワードライン及びソースセレクトラインによって連結されるゲートはプローティングゲート、誘電体膜及びコントロールゲートが積層されたスタック型構造に形成される。このようなスタック型ゲートはトンネル絶縁膜を挟んで半導体基板の上部に形成される。ドレインセレクトライン、ワードライン及びソースセレクトラインはスタック型ゲートの中でコントロールゲートが連結されて形成されたものである。
【０００５】
上述したストリング構造の間の間隔はフラッシュ素子の高集積化によって狭くなっていく傾向がある。これによって互いに異なるストリングに含まれたセルらの間隔が狭くなるので、任意のセルの動作によってそれに隣接したセルの状態が変わるようになる干渉現象が発生する。すなわち、干渉効果とは、読出ししようとする第1セルと隣接した第２セルをプログラムするようになれば、第２セルのプローティングゲートのチャージの変化によるキャパシタンス作用によって第1セルの読出しの際に第1セルのしきい値電圧より高いしきい値電圧が読出しされる現象を称するもので、読出しセルのプローティングゲートのチャージは変化しないが、隣接セルの状態変化によって実際にセルの状態が歪曲されたように見える現象を称する。
【０００６】
このような干渉効果によってセルの状態が変わるようになり、これは不良率を増加させて歩留まりを低下させるような結果をもたらす。よって、干渉効果を最小化することがセルの状態を一定に維持するのに効果的だと言える。
【０００７】
最近、セルの間の干渉現象を改善するために図１に示されたようにトンネル絶縁膜１３の側壁に形成されたウイングスペーサ（wingspacer：Ｗ）を持つ素子分離膜１７を形成する方案が提案されたことがある。このようなウイングスペーサＷは、素子分離膜１７の表面中央部の有効フィールド高さ（Effective Field Height:ＥＦＨ）をトンネル絶縁膜１３の側壁に形成された素子分離膜１７より低めることによって形成される。
【０００８】
このようなウイングスペーサＷの形成で素子分離膜１７の表面は"Ｕ"字状に形成される。これによって素子分離膜１７の上部に形成される誘電体膜１０の表面もまた"Ｕ"字状に形成されるはずで、"Ｕ"字形態の誘電体膜１９の表面上部に形成されたコントロールゲート２１はプローティングゲート１５らの間に深く形成することができる。このようにプローティングゲート１５らの間に形成されるコントロールゲート２１はセルの間の干渉現象を改善することが可能であった。
【０００９】
しかしながら、上述したように素子分離膜１７の表面中央部の有効フィールド高さを低める場合、トンネル絶縁膜１３とコントロールゲート２１の間の距離が短くなるので、トンネル絶縁膜１３のサイクリングしきい値電圧シフト(cycling Vt shift)が増加してトンネル絶縁膜１３の特性が劣化される。
【００１０】
一方、素子の高集積化によってプローティングゲート１５の間の間隔が狭くなって素子分離膜１７のウイングスペーサＷの間隔が狭くなれば、誘電体膜１９がウイングスペーサＷの間の間隔を埋め込めることができる。その結果、コントロールゲート２１がプローティングゲート１５の間に深く形成されるようにコントロールゲート２１の底面を低めることができず、セルの間干渉現象を改善するのに制限が伴う。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
したがって、本発明は前記問題を鑑みてなされたものであって、その目的は、セルの間の間隔が狭くなっても干渉現象を改善することができ、トンネル絶縁膜とコントロールゲートの距離を確保することができるフラッシュメモリ素子及びその製造方法を提供する。
【課題を解決するための手段】
【００１２】
本発明の一実施例によるフラッシュメモリ素子は、半導体基板の素子分離領域に形成された素子分離膜、半導体基板の活性領域に形成されたトンネル絶縁膜、トンネル絶縁膜上に形成された第1導電膜、第1導電膜及び素子分離膜上に形成され、素子分離膜を露出させる溝が形成された誘電体膜、溝を介して露出され、素子分離膜に形成されたトレンチ及びトレンチを含む誘電体膜上に形成された第２導電膜を含む。
【００１３】
前記において、素子分離膜は半導体基板の活性領域の表面より高く、第1導電膜の表面より低く形成される。
【００１４】
また、誘電体膜の溝が素子分離膜の中央上部に形成される。
【００１５】
また、トレンチは、素子分離膜の中央に形成される。
【００１６】
また、トレンチは少なくとも半導体基板の活性領域表面の高さに対応される深みまで形成される。
【００１７】
また、誘電体膜上に溝を露出させるキャッピング膜がさらに形成される。
【００１８】
また、誘電体膜は酸化膜、窒化膜及び酸化膜の積層構造で形成され、溝を介して露出した窒化膜は溝を介して露出した酸化膜に比べてさらに突き出されるように形成される。
【００１９】
本発明の第１実施例によるフラッシュメモリ素子の製造方法は、素子分離領域には素子分離膜が形成され、活性領域にはトンネル絶縁膜及び第１導電膜の積層膜が形成された半導体基板が提供される段階、素子分離膜及び第１導電膜上に誘電体膜を形成する段階、素子分離膜上部の誘電体膜をエッチングして溝を形成する段階、溝を介して露出した素子分離膜をエッチングして素子分離膜にトレンチを形成する段階、及びトレンチを含んだ誘電体膜上に第２導電膜を形成する段階を含む。
【００２０】
前記において、素子分離膜は半導体基板の活性領域の表面より高く、第1導電膜の表面より低く形成される。
【００２１】
また、誘電体膜の溝が素子分離膜の中央上部に形成される。
【００２２】
また、トレンチは素子分離膜の中央に形成される。トレンチは少なくとも半導体基板の活性領域表面の高さに対応される深みまで形成される。
【００２３】
また、溝を形成する段階は、誘電体膜上に素子分離膜の上部より第１導電膜の上部で厚くエッチングバリヤ膜を形成する段階、及びセルの間に誘電体膜が分離するようにエッチングバリヤ膜の垂直部の間の前記エッチングバリヤ膜及び誘電体膜をエッチングする段階をさらに含む。
【００２４】
また、エッチングバリヤ膜はアモルファスカーボン(amorphouscarbon)、カーボン系列の物質、シリコン窒化膜(SixNy)(x、yそれぞれは陽の定数)、シリコン酸化窒化膜(SiON)、酸化膜及び窒化ホウ素(BoronNitride;BN)膜のうち、いずれか一つで形成される。
【００２５】
また、エッチングバリヤ膜は、プラズマ化学気相蒸着(Plasma Enhanced Chemical Vapor Deposition;PECVD)方式、またはスピンコーティング(spin coating)方式で形成される。
【００２６】
また、溝は乾式エッチング工程を単独で進行する第１エッチング工程によって形成されたり、または乾式エッチング工程と湿式エッチング工程を組み合わせて進行する第２エッチング工程によって形成される。
【００２７】
また、第２エッチング工程は、乾式エッチング工程でエッチングバリヤ膜の垂直部の間のエッチングバリヤ膜をエッチングした後、残留されたエッチングバリヤ膜をマスクとして使う湿式エッチング工程で露出した誘電体膜をエッチングする。
【００２８】
また、トレンチを形成する段階でエッチングバリヤ膜が除去される。
【００２９】
また、溝を形成する段階はエッチングバリヤ膜を形成する段階と誘電体膜をエッチングする段階の間にキャッピング膜を形成する段階をさらに含む。
【００３０】
また、キャッピング膜は、プラズマ化学気相蒸着(PECVD)方式によって形成される。キャッピング膜はポリシリコン膜で形成される。
【００３１】
また、キャッピング膜は乾式エッチング工程でエッチングバリヤ膜の垂直部の間のエッチングバリヤ膜がエッチングされた後、残留されたエッチングバリヤ膜をマスクとして使う湿式エッチング工程でエッチングされる。
【００３２】
また、エッチングバリヤ膜を形成する段階と誘電体膜をエッチングする段階の間にエッチングバリヤ膜上にエッチングバリヤ膜の垂直部の間のエッチングバリヤ膜を露出させる感光膜パターンを形成する段階をさらに含む。
【００３３】
また、トレンチを形成する段階と第２導電膜を形成する段階の間に半導体基板上に残留されるカーボン成分を除去するために洗浄工程、またはプラズマ工程を行う段階をさらに含む。
【００３４】
他の例として、前記溝を形成する段階は、誘電体膜の上部にエッチングバリヤ膜を形成する段階、第１導電膜の頂部の上部にエッチングバリヤ膜が残るように第１導電膜の側壁及び素子分離膜の上部に形成されたエッチングバリヤ膜を除去する段階、及びエッチングバリヤ膜が除去された部分で露出した誘電体膜をエッチングする段階を含む。
【００３５】
エッチングバリヤ膜を形成する段階以前に誘電体膜の上部にポリシリコン膜を利用してキャッピング膜を形成する。
【００３６】
また、素子分離膜の上部に形成されたキャッピング膜は、第１導電膜の側壁及び素子分離膜の上部に形成されたエッチングバリヤ膜を除去する段階で露出し、露出したキャッピング膜は誘電体膜をエッチングする段階以前に除去される。
【００３７】
また、露出したキャッピング膜を除去する段階は、SF6ガス及びO2ガスの混合ガス、Cl2ガス及びO2ガスの混合ガスと、SF6ガス、Cl2ガス及びO2ガスの混合ガスのうち、いずれか一つの混合ガスを利用して施される。
【００３８】
また、エッチングバリヤ膜は第１導電膜の側壁及び素子分離膜の上部より第1導電膜の頂部上部でさらに厚く形成される。
【００３９】
また、エッチングバリヤ膜はPE-酸化膜で形成する。
【００４０】
また、溝を形成する段階において、残余するエッチングバリヤ膜がエッチングされる。
【００４１】
また、溝を形成する段階以後、溝の底面の幅を広げる段階を行う。
【００４２】
また、溝の底面の幅を広げる段階は、素子分離膜にトレンチを形成する段階と同時に施される。
【００４３】
また、溝の底面の幅を広げる段階は湿式エッチング工程を利用して行う。
【００４４】
また、溝の底面の幅を広げる段階において、前記エッチングバリヤ膜が完全に除去される。
【発明の効果】
【００４５】
本発明は次のような効果がある。
【００４６】
第一、本発明は誘電体膜の厚さ及び素子分離膜のトレンチまでコントロールゲートの底面を低めることができるので、セルの間の間隔が狭くなってもプローティングゲートの間で発生する干渉現象を改善することができる。このことで、本発明は素子の動作速度を向上することができる。
【００４７】
第二に、本発明は誘電体膜の形成の前素子分離膜の有効フィールド酸化膜の高さ(Effective FieldoxideHeight;EFH)を高く形成しても誘電体膜形成後形成される溝を介して素子分離膜にトレンチを形成することで干渉現象を改善するための有効フィールド酸化膜の高さ(IEFH)を調節することができる。
【００４８】
第三に、本発明は誘電体膜形成の前に、高く形成された素子分離膜を介してサイクリング特性に係わるトンネル絶縁膜とコントロールゲートの距離(CEFH)を確保することができるので、サイクリングしきい値電圧シフト(cycling Vt shift)を減少させてトンネル絶縁膜の劣化特性を改善することができる。
【００４９】
第四に、本発明は誘電体膜に形成された溝を介して素子分離膜にトレンチを形成するので、ウイングスペーサを持つ素子分離膜を既存と同じように二つ以上の素子分離膜形成物質を利用した蒸着、エッチング、蒸着などの繰り返し工程を省略することができるから製造工程を単純化することができる。
【００５０】
このように、本発明は単純化されて安定化された方法で、プローティングゲートの間に形成されるコントロールゲートの底面を低めることができると同時にトンネル絶縁膜とコントロールゲートの間の距離を確保することにより、フラッシュ素子の信頼性及び量産性を改善することができる。
【図面の簡単な説明】
【００５１】
【図１】従来の技術によるフラッシュメモリ素子を示した断面図。
【図２】第１実施例によるフラッシュメモリ素子の製造方法を説明するための断面図。
【図３】第１実施例によるフラッシュメモリ素子の製造方法を説明するための断面図。
【図４】第１実施例によるフラッシュメモリ素子の製造方法を説明するための断面図。
【図５】第１実施例によるフラッシュメモリ素子の製造方法を説明するための断面図。
【図６】第１実施例によるフラッシュメモリ素子の製造方法を説明するための断面図。
【図７】第２実施例によるフラッシュ素子の製造方法を説明するための断面図。
【図８】第２実施例によるフラッシュ素子の製造方法を説明するための断面図。
【図９】第２実施例によるフラッシュ素子の製造方法を説明するための断面図。
【図１０】第２実施例によるフラッシュ素子の製造方法を説明するための断面図。
【図１１】第２実施例によるフラッシュ素子の製造方法を説明するための断面図。
【図１２】第２実施例によるフラッシュ素子の製造方法を説明するための断面図。
【図１３】第２実施例によるフラッシュ素子の製造方法を説明するための断面図。
【発明を実施するための形態】
【００５２】
以下、添付された図面を参照して本発明の一実施例をより詳しく説明する。
【００５３】
図２ないし図６は、本発明の第１実施例によるフラッシュメモリ素子の製造方法を説明するための工程断面図である。
【００５４】
図２を参照すれば、フラッシュメモリ素子の通常的な製造方法によって活性領域Ａにはトンネル絶縁膜１０２及び第1導電膜１０４が積層され、活性領域Ａの間の第１トレンチ１０６には素子分離膜１０８が形成された半導体基板１００が提供される。
【００５５】
トンネル絶縁膜１０２は、シリコン酸化膜SiO2で形成することができ、この場合酸化工程によって形成することができる。第1導電膜１０４はフラッシュメモリ素子のプローティングゲートとして使用するためのもので、ポリシリコン膜で形成することができる。この時、第1導電膜１０４は素子分離膜１０８と並んでいるような方向(ビットライン方向)にパターニングされて形成される。第１トレンチ１０６は半導体基板１００上にトンネル絶縁膜１０２、第１導電膜１０４及び素子分離マスク(図示せず)を順次積層した後、フォトレジストパターン(図示せず)をエッチングマスクとして利用したエッチング工程で素子分離領域の素子分離マスク、第１導電膜１０４、トンネル絶縁膜１０２、及び半導体基板１００を一定の深みにエッチングする自己整列シェロートレンチアイソレーション(SelfAlign-Shallow Trench Isolation;SA-STI)工程によって形成することができる。
【００５６】
素子分離膜１０８は、酸化物系列の物質で形成され、例えば、高温酸化(High Temperature Oxide;HTO)膜、高密度プラズマ(High Density Plasma;HDP)酸化膜、TEOS(Tetra Ethyl Ortho Silicate)膜、BPSG(Boron-Phosphorus Silicate Glass)膜またはUSG(Undoped Silicate Galss)膜などで形成することができる。
【００５７】
素子分離膜１０８は第１トレンチ１０６が満たされるように第１トレンチ１０６を含んだ素子分離マスク上に絶縁膜を蒸着した後、絶縁膜の表面を平坦化した後、素子分離膜の高さを低めるためのエッチング工程を行うことで形成される。
【００５８】
平坦化工程は素子分離マスクの素子分離用窒化膜を研磨停止膜として使う化学機械的研磨工程(Chemical Mechanical Polishing;CMP)によって実行うることが望ましい。この時、素子分離膜１０８の表面はサイクリング特性を考慮して半導体基板１００の活性領域Ａの表面より低くならないように形成される。例えば、素子分離膜１０８の表面は第１導電膜１０４の底面より高く形成されて第１導電膜１０４の上部側壁を露出させることができる。素子分離膜１０８が形成された後、残留された素子分離用窒化膜は除去される。一方、平坦化後残留された素子分離用窒化膜が先に除去された後、素子分離膜の厚さを減らすためのエッチング工程が実施されることも可能である。このような第１トレンチ１０６及び素子分離膜１０８の形成によって活性領域Ａが定義される。
【００５９】
図示されなれていないが、第１トレンチ１０６の側壁及び底面には第1トレンチ１０６の形成のためのエッチング過程で発生されたエッチング損傷を治癒するために側壁酸化膜がさらに形成され、このような側壁酸化膜は第１トレンチ１０６を形成した後酸化工程によって形成することができる。
【００６０】
次に、素子分離膜１０８及び露出した第１導電膜１０４の表面上に誘電体膜１１０を形成する。誘電体膜１１０は第１酸化膜、窒化膜及び第２酸化膜(Oxide-Nitride-Oxide;ONO)の積層膜で形成することができる。この時、誘電体膜１１０はプラズマ化学気相蒸着(PECVD)方法によって蒸着して形成する。この場合、蒸着特性の上ステップカバレージ(step coverage)が低くて誘電体膜１１０は第１導電膜１０４の側壁及び素子分離膜１０８の上部より第１導電膜１０４の上部より厚く形成され、素子分離膜１０８の上部より第１導電膜１０４の側壁より厚く形成される。
【００６１】
図３を参照すれば、誘電体膜１１０上に誘電体膜１１０の表面に沿ってライナー形態のキャッピング膜１１２をさらに形成する。
【００６２】
キャッピング膜１１２は、後続したエッチング工程、洗浄工程及びストリップ(strip)工程で誘電体膜１１０が直接露出しないように誘電体膜１１０の保護膜の役目をするためのもので、以後共にフラッシュメモリ素子のコントロールゲート用下部導電膜として使用できるようにポリシリコン膜で形成することが望ましい。特に、キャッピング膜１１２は膜内部に注入された不純物が下部へ拡散される現象を改善するためにアンドプト(undoped)ポリシリコン膜とドプトポリシリコン膜の積層膜で形成することが望ましい。
【００６３】
キャッピング膜１１２は、PECVD方法によって蒸着し、この場合、蒸着特性上ステップカバレージが低くてキャッピング膜１１２は、誘電体膜１１０の側壁及び素子分離膜１０８の上部より誘電体膜１１０の上部でより厚く形成され、素子分離膜１０８の上部より誘電体膜１１０の側壁でより厚く形成される。
【００６４】
次に、キャッピング膜１１２上に後続した工程でセルの間キャッピング膜１１２を分離するためのエッチングバリヤ膜１１４を形成する。エッチングバリヤ膜１１４は後続したエチバック工程で第１導電膜１０４の上部と素子分離膜１０８の上部でのエッチングバリヤ膜１１４の厚さの差を利用したエッチング工程でセルの間にキャッピング膜１１２と誘電体膜１１０が効果的に分離されるようにアモルファスカーボン(amorphous carbon)を使ってPECVD方式またはスピンコーティング方式で形成することができる。
【００６５】
一方、エッチングバリヤ膜１１４はアモルファスカーボンの代わりにカーボンを主成分でカーボン系列の物質、例えば、カーボンポリマーを使ってスピンコーティング方式で形成することができる。また、エッチングバリヤ膜１１４はカーボン系列の物質の代わりにシリコン窒化膜(SixNy)(x、yそれぞれは陽の定数)、シリコン酸化窒化膜(SiON)、酸化膜または窒化ホウ素(BoronNitride;BN)膜などの薄膜でPECVD方法を利用して形成することも可能である。これにより、エッチングバリヤ膜１１４は素子分離膜１０８の上部及びキャッピング膜１１２の側壁より第1導電膜１０４の上部でより厚く形成され、素子分離膜１０８の上部よりキャッピング膜１１２の側壁でより厚く形成される。
【００６６】
図４を参照すれば、セルの間キャッピング膜１１２及び誘電体膜１１０を分離するためにエッチングバリヤ膜１１４、キャッピング膜１１２及び誘電体膜１１０をエッチングして素子分離膜１０８を露出させる溝１１５を形成する。ここで、エッチング工程は乾式エッチング工程を単独で進行する第１工程または乾式エッチングと湿式エッチング工程を組み合わせて進行する第２工程で行うことができる。
【００６７】
エッチング工程は、第１工程で行う場合、乾式エチバック工程でエッチングバリヤ膜１１４、キャッピング膜１１２及び誘電体膜１１０を順次エッチングする。この時、乾式エッチバック工程は溝１１５の形成を介してセルの間の誘電体膜１１０を分離させることができる厚さでエッチングターゲットを設定する。
【００６８】
これにより、乾式エチバック工程によってエッチングバリヤ膜１１４の垂直部の間のエッチングバリヤ膜１１４、キャッピング膜１１２及び誘電体膜１１０が順次エッチングされつつ、溝１１５が形成されてセルの間の誘電体膜１１０が分離され、溝１１５を介して素子分離膜１０８の表面が露出される。これはエッチングバリヤ膜１１４、キャッピング膜１１２及び誘電体膜１１０の水平部が第１導電膜１０４上では厚く、誘電体膜１１０を分離しようとする素子分離膜１０８上では相対的に薄く蒸着されているから可能である。この時、誘電体膜１１０の溝１１５は素子分離膜１０８の中央上部に形成される。
【００６９】
しかし、乾式エチバック工程後、水平部に比べて厚く蒸着されたエッチングバリヤ膜１１４の垂直部はキャッピング膜１１２の側壁に残留される。一方、乾式エチバック工程後素子分離膜１０８上部より第１導電膜１０４の上部でより厚く蒸着されたエッチングバリヤ膜１１４の一部が第１導電膜１０４上部に残留されることもあり、第１導電膜１０４上部のキャッピング膜１１２が一部エッチングされることもある。
【００７０】
エッチング工程が第２工程で行う場合は次のようになる。まず、乾式エッチング工程、望ましく乾式エチバック工程でエッチングバリヤ膜１１４をエッチングして溝１１５を形成する。この時、乾式エチバック工程は素子分離膜１０８の上部に形成されたエッチングバリヤ膜１１４の水平部厚さをエッチングターゲットにして行う。これで、乾式エチバック工程によって素子分離膜１０８の上部に形成されたエッチングバリヤ膜１１４の水平部がエッチングされてエッチングバリヤ膜１１４に溝１１５が形成され、溝１１５を介してキャッピング膜１１２の表面が露出する。この時、エッチングバリヤ膜１１４の溝１１５は素子分離膜１０８の中央上部に形成される。
【００７１】
しかし、乾式エチバック工程後、水平部に比べて厚く蒸着されたエッチングバリヤ膜１１４の垂直部はキャッピング膜１１２の側壁に残留され、素子分離膜１０８上部より第１導電膜１０４の上部でより厚く蒸着されたエッチングバリヤ膜１１４の一部が第１導電膜１０４の上部に残留される。
【００７２】
次に、残留されたエッチングバリヤ膜１１４をマスクとして使う湿式エッチング工程、望ましくは、湿式エチバック工程によって溝１１５を介して露出したキャッピング膜１１２とその下部の誘電体膜１１０をエッチングする。これにより、湿式エチバック工程によって溝１１５を介して露出したキャッピング膜１１２とその下部の誘電体膜１１０がエッチングされながら溝１１５が形成されてセルの間の誘電体膜１１０が分離され、溝１１５を介して素子分離膜１０８の表面が露出する。これはエッチングバリヤ膜１１４、キャッピング膜１１２及び誘電体膜１１０の水平部が第１導電膜１０４上では厚く、誘電体膜１１０を分離しようとする素子分離膜１０８上では相対的に薄く蒸着されているから可能である。この時、誘電体膜１１０の溝１１５は素子分離膜１０８の中央上部に形成される。
【００７３】
一方、セルの間の誘電体膜１１０を分離するためのエッチング工程は、エッチングバリヤ膜１１４上にエッチングバリヤ膜１１４の垂直部の間を露出させる感光膜パターン(図示せず)を追加で形成した後、感光膜パターンをマスクとして使って行うことも可能である。
【００７４】
図５を参照すれば、溝１１５を介して露出した素子分離膜１０８をエッチングして素子分離膜１０８に第２トレンチ１１６を形成する。エッチング工程は乾式エッチングまたは湿式エッチング工程で施し、トンネル絶縁膜１０２のサイクリング特性を考慮して第２トレンチ１１６は少なくとも半導体基板１００の活性領域表面の高さに対応する深みまで形成することが望ましい。その結果、溝１１５を介して露出した素子分離膜１０８がエッチングされ、素子分離膜１０８の中央上部に凹み(concave;凹)形態の第２トレンチ１１６が形成される。
【００７５】
また、第２トレンチ１１６によってトンネル絶縁膜１０２の側壁にウイングスペーサが自然に形成される。したがって、既存のようにトンネル絶縁膜の側壁にウイングスペーサを形成するために二つ以上の素子分離膜形成物質を利用した蒸着、エッチング、蒸着などの繰り返し工程を略することができるから製造工程を単純化することができる。
【００７６】
第２トレンチ１１６を形成する過程では、残留されたエッチングバリヤ膜(図４の１１４)が共に除去されて残留されたキャッピング膜１１２の表面が完全に露出される。しかし、キャッピング膜１１２によってエッチング工程において残留される誘電体膜１１０の表面が直接露出されずに保護される。
【００７７】
一方、エッチングバリヤ膜１１４が除去された後、半導体基板１００上にカーボン成分が残留される場合には、洗浄工程やプラズマ工程を利用して半導体基板１００上に残留されるカーボン成分を完全に除去する。
【００７８】
図６を参照すれば、第２トレンチ１１６を含んだキャッピング膜１１２上に第２導電膜１１８を形成する。第２導電膜１１８はフラッシュメモリ素子のコントロールゲートとして使用するためのもので、ポリシリコン膜、金属層またはこれらの積層膜で形成することができる。金属層には金属シリサイド層を含むことができる。第２導電膜１１８は、望ましくはポリシリコン膜で形成することができ、この場合ドプトポリシリコン膜で形成する。
【００７９】
以後、通常的なエッチング工程によって第２導電膜１１８、キャッピング膜１１２、誘電体膜１１０、及び第１導電膜１０４を素子分離膜１０８と交差する方向(ワードライン方向)にパターニングする。これで、第１導電膜１０４からなるプローティングゲート１０４aと、キャッピング膜１１２及び第２導電膜１１８からなるコントロールゲート１２０が形成され、プローティングゲート１０４a、誘電体膜１１０、及びコントロールゲート１２０が積層されたゲートパターンが形成される。
【００８０】
本発明の第１実施例によれば、第２導電膜１１８がプローティングゲート１０４aの間で誘電体膜１１０より低く形成されるので、従来に比べて素子分離膜１０８上部の水平部にあたる誘電体膜１１０の厚さと、第２トレンチ１１６でのエッチングされた素子分離膜１０８の厚さを合わせた高さほどコントロールゲート１２０の底面を低めることができる。したがって、プローティングゲート１０４aの間でキャッピング膜１１２の下部に突き出された部分ほどコントロールゲート１２０が占める面積を広げることができる。
【００８１】
通常、素子分離膜にトレンチを形成した後、または素子分離膜の上部を凹み形態で形成した後、誘電体膜とコントロールゲート用導電膜を形成する場合、トレンチ(または凹み部分)が誘電体膜で埋めこめられるからトレンチにコントロールゲート用導電膜が形成されないか、少ない量のコントロールゲート用導電膜が形成されることがある。しかし、本発明では誘電体膜１１０に形成された溝を介して露出した素子分離膜１０８をエッチングして第２トレンチ１１６を形成することができる。このような誘電体膜１１０の溝、及び第２トレンチ１１６には第２導電膜１１８が形成されるので、素子分離膜のトレンチに誘電体膜が共に形成される場合よりプローティングゲート１０４aの間の誘電常数値を下げることができる。すなわち、従来より第２導電膜１１８の底面を低めることができるのでプローティングゲート１０４aの間の寄生キャパシタンスを低めて隣接したセル間の干渉現象を最小化することができる。
【００８２】
また、本発明はサイクリング特性に係わるトンネル絶縁膜１０２とコントロールゲート１２０の間の距離(CEFH)を確保するために誘電体膜１１０を形成する前に素子分離膜１０８の高さを高く形成しても後続工程で誘電体膜１１０に形成された溝を介して露出された素子分離膜１０８をエッチングすることによって干渉現象に係わる有効フィールド酸化膜の高さ(IEFH)を低めることができる。したがって、本発明は干渉現象の改善と同時にトンネル絶縁膜１０２とコントロールゲート１２０の間の距離(CEFH)を確保してトンネル絶縁膜１０２がコントロールゲート１２０と近い場合、ひどくなるサイクリングしきい値電圧シフト(cycling Vt shift)を減少させてトンネル絶縁膜１０２の劣化特性を改善することができる。
【００８３】
図７ないし図１３は本発明の第２実施例によるフラッシュメモリ素子の製造方法を説明するための断面図である。
【００８４】
図７を参照すれば、フラッシュメモリ素子の通常的な製造方法によって活性領域Ａの上部にはトンネル絶縁膜２０３及び第１導電膜２０５が積層され、活性領域Ａの間の素子分離領域には素子分離膜２０７形成された半導体基板２０１が提供される。活性領域Ａの上部にトンネル絶縁膜２０３及び第１導電膜２０５を積層し、素子分離領域に素子分離膜２０７を形成する方法に対する詳細な説明は図２と同様である。
【００８５】
このように活性領域Ａの上部にトンネル絶縁膜２０３及び第１導電膜２０５が積層され、素子分離領域に素子分離膜２０７が形成された半導体基板２０１が提供された後、素子分離膜２０７及び第１導電膜２０５の表面に誘電体膜２０９を形成する。誘電体膜２０９は第１酸化膜２０９a、窒化膜２０９b、及び第２酸化膜２０９c(Oxide-Nitride-Oxide;ONO)が積層された構造に形成することができる。
【００８６】
図８を参照すれば、誘電体膜２０９の表面にキャッピング膜２１１を形成する。キャッピング膜２１１は、後続エッチング工程、洗浄工程及びストリップ工程で誘電体膜２０９が直接露出しないように誘電体膜２０９の保護膜を保護する。これと共にキャッピング膜２１１はコントロールゲート用下部導電膜として使用できるように導電膜で形成することが望ましい。
【００８７】
このようなキャッピング膜２１１はポリシリコンを利用して形成することができる。キャッピング膜２１１を構成するポリシリコン膜は燐などのドパントを含むドプトポリシリコン膜であることが望ましい。この時、ドプトポリシリコン膜は１.０E２０atoms/cm3ないし３.０E２０atoms/cm3のドパントを含み、５０Åないし２００Åの厚さに形成されることが望ましい。
【００８８】
以後、キャッピング膜２１１の表面にエッチングバリヤ膜２１３を蒸着する。エッチングバリヤ膜２１３は後続エッチング工程後、素子分離膜２０７の上部及び第１導電膜２０５の側壁に形成されたキャッピング膜２０９を露出させるが、第１導電膜２０５の上部に形成されたキャッピング膜２０９を保護できるようにステップカバレージ特性の低い方法によって蒸着されることが望ましい。すなわち、エッチングバリヤ膜２１３は素子分離膜２０７の上部及び第１導電膜２０５の側壁より第１導電膜２０５の頂部上でさらに厚く形成されることが望ましい。
【００８９】
このためにエッチングバリヤ膜２１３は、プラズマ方式で蒸着することができる。また、エッチングバリヤ膜２１３は別途の除去工程なしに後続工程を利用して除去しやすい物質を利用して形成することが望ましい。このために、エッチングバリヤ膜２１３は酸化膜で形成することが望ましく、より詳しくはPE(Plasma Enhanced)-酸化膜で形成することが望ましい。
【００９０】
PE-酸化膜は、３５０℃ないし４５０℃の温度でSiH4ガスとＯ2ガスを混合してチャンバ内に注入し、HeまたはArをキャリヤガス(carrier gas)にするプラズマを利用して形成することができる。
【００９１】
図９を参照すれば、素子分離膜２０７の上部に形成されたキャッピング膜２０９及び第１導電膜２０５の側壁に形成されたキャッピング膜２０９が露出するようにエッチングバリヤ膜２１３をエッチングする。第１導電膜２０５の頂部の上部に形成されたエッチングバリヤ膜２１３は第1導電膜２０５の側壁及び素子分離膜２０７の上部に形成されたエッチングバリヤ膜２１３より相対的に厚く形成されたので、除去されずに残る。エッチングバリヤ膜２１３はフッ酸(HF)またはBOE(buffer oxide etchant)を利用してエッチングすることができる。
【００９２】
図１０を参照すれば、図９で露出した素子分離膜２０７上部のキャッピング膜２１１をエッチングして素子分離膜２０７上部の誘電体膜２０９を露出させる。キャッピング膜２１１エッチングの時、残余するエッチングバリヤ膜２１３下部のキャッピング膜２１１はエッチングバリヤ膜２１３によって保護されるので除去されない。これによってキャッピング膜２１１のエッチング工程後素子分離膜２０７上部の誘電体膜２０９が露出し、エッチングバリヤ膜２１３によって保護されるキャッピング膜２１１下部の誘電体膜２０９は露出しない。すなわち、第１導電膜２０５の頂部の上部及び第１導電膜２０５の側壁に形成された誘電体膜２０９は露出しない。ポリシリコンで形成されたキャッピング膜２１１はSF6ガス及びO2ガスの混合ガス、Cl2ガス及びO2ガスの混合ガスと、SF6ガス、Cl2ガス及びＯ2ガスの混合ガスの中でいずれか一つの混合ガスを利用してエッチングすることができる。
【００９３】
図１１を参照すれば、図１０にて述べたキャッピング膜２１１エッチング工程後露出した素子分離膜２０７上部の誘電体膜２０９をエッチングして誘電体膜２０９に溝２１０を形成する。
【００９４】
溝２１０を形成するためのエッチング工程は乾式エッチングで実行うることができる。この時、素子分離膜２０７の上部に形成された誘電体膜２０９の一部、または全部がエッチングされることがある。このような誘電体膜２０９のエッチングにより誘電体膜２０９の第１酸化膜２０９aを露出させたり、誘電体膜２０９を貫通して素子分離膜２０７を露出させる溝２１０が定義される。また誘電体膜２０９エッチングの時、残余するエッチングバリヤ膜２１３がエッチングされる。溝２１０形成のためのエッチング工程進行の時ポリシリコン膜からなるキャッピング膜２１１は第１導電膜２０５の頂部及び側壁に形成された誘電体膜２０９がエッチングされないように保護する。
【００９５】
図１２を参照すれば、溝２１０底面の幅を広げるために湿式エッチング工程をさらに行う。これにより、誘電体膜２０９の第１酸化膜２０９aがエッチングされるだけでなく、第２酸化膜２０９cがエッチングされる。これにより、溝２１０の側壁で窒化膜２０９bは第１及び第２酸化膜（２０９a、２０９c）より突き出された形態で残るようになる。すなわち、溝２１０の側壁に凹凸が形成される。このように溝２１０底面の幅を広げることにより、後続工程で溝２１０内部に形成される第２導電膜の底面に鋭い点は発生することを防止することができる。その結果、本発明はフラッシュメモリ素子駆動の時、第２導電膜に形成された鋭い点に電荷(charge)が集中されて電界が集中されるような現象を防止することができる。
【００９６】
また、湿式エッチング工程を行うことによりキャッピング膜２１１の上部に残余し得るエッチングバリヤ膜２１３が完全に除去される。キャッピング膜２１１は溝２１０底面の幅を広げるためのエッチング工程進行の時第１導電膜２０５の頂部及び側壁に形成された誘電体膜２０９がエッチングされないように保護する。また、湿式エッチング工程を行うことにより、溝２１０下部の素子分離膜２０７がエッチングされて素子分離膜２０７に第２トレンチ２１３を形成することができる。
【００９７】
図１３を参照すれば、キャッピング膜２１１の上部に溝２１０及び第２トレンチ２１３を埋めこめる第２導電膜２１５を形成する。第２導電膜２１５はコントロールゲート用導電膜であり、溝２１０及び第１導電膜２０５の間の空間を埋めこめるように十分な厚さで形成することが望ましい。また、第２導電膜２１５はドプトポリシリコン膜で形成することができる。この時、ドプトポリシリコン膜は１.０E２０atoms/cm3ないし３.０E２０atoms/cm3のドパントを含むことができる。第１導電膜２０５の間に形成された第２導電膜２１５の底面は誘電体膜２０９で形成された溝２１０及び第２トレンチ２１３を介して低く形成することができる。
【００９８】
以後、通常的なエッチング工程によって第２導電膜２１５、キャッピング膜２１１、誘電体膜２０９、及び第１導電膜２０５を素子分離膜２０７と交差する方向にパターニングする。これにより、素子分離膜２０７と並ぶ方向に連結されていた第１導電膜２０５は多数のパターンに分離する。これにより、第１導電膜２０５からなるプローティングゲート２０５aと、キャッピング膜２１１及び第２導電膜２１５からなるコントロールゲート２２０が形成され、プローティングゲート２０５a、誘電体膜２０９、及びコントロールゲート２２０が積層されたゲートパターンが形成される。
【００９９】
このように本発明の第２実施例では本発明の第１実施例と同様に誘電体膜２０９の溝２１０及び第２トレンチ２１３の高さの和ほど第２導電膜２１５の底面を低めることができるので、第１導電膜２０５の誘電常数値を低めることができる。これにより、第１導電膜２０５の間の寄生キャパシタンスを低めて隣接したセルの間の干渉現象を最小化することができる。
【０１００】
また、本発明の第２実施例ではサイクリング特性に係わるトンネル絶縁膜２０３と第２導電膜２１５の間の距離(CEFH)を確保するために誘電体膜２０９を形成する前に素子分離膜２０７の高さを高く形成しても後続工程で誘電体膜２０９に形成された溝を介して露出された素子分離膜２０７をエッチングすることによって干渉現象に係わる有効フィールド酸化膜の高さ(IEFH)を低めることができる。したがって、本発明は干渉現象の改善と同時にトンネル絶縁膜２０３と第２導電膜２１５の間の距離(CEFH)を確保してトンネル絶縁膜２０３が第２導電膜２１５に近い場合、ひどくなるサイクリングしきい値電圧シフト(cycling Vt shift)を減少させてトンネル絶縁膜２０３の劣化特性を改善することができる。
【０１０１】
これと同時に、本発明の第２実施例では誘電体膜２０９に溝２１０を形成するためにエッチングバリヤ膜２１３を第１導電膜２０５の頂部のみに残余させるので、溝２１０の形成後第１導電膜２０５の側壁に残るエッチングバリヤ膜２１３を除去する必要がない。これによって素子分離膜２０７が溝２１０の形成後、エッチングされる恐れがないので素子分離膜２０７の高さの調節が容易になる。
【０１０２】
より詳細には、素子分離膜２０７は誘電体膜２０９に形成された溝２１０を介して露出されることがある。第１導電膜２０５の側壁にエッチングバリヤ膜２１３が残っている場合、溝２１０を介して素子分離膜２０９が露出した状態で第１導電膜２０５の側壁に残余するエッチングバリヤ膜２１３を除去しなければならない。この場合、溝２１０を介して露出した素子分離膜２０７がエッチングされることがあるので素子分離膜２０７の高さを調節しにくくなる。しかし、本発明でエッチングバリヤ膜２１３は溝２１０を形成するまでの一連の工程を介して除去されることが可能であるから素子分離膜２０７の高さの調節が容易になる。
【０１０３】
また、本発明は誘電体膜２０９に溝２１０を形成した後、溝２１０の底面の幅を拡大するためのエッチング工程を行うことで、第２導電膜２１３の底面に鋭い点が発生し、そのため電界が集中される現象を改善することができる。
【０１０４】
以上のように、 本発明は、上述した実施例に限定されるものではなく、異なる多様な形態で実現できる。これらの実施例は、本発明の開示を完全たるものにし、通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。したがって、本発明の範囲は本願の特許請求の範囲によって理解されるべきである。
【符号の説明】
【０１０５】
１００、２１０    半導体基板
１０２、２０３    トンネル絶縁膜
１０４、２０５    第１導電膜
１０４a、２０５    プローティングゲート
１０６    第１トレンチ
１０８、２０７    素子分離膜
１１０、２０９  誘電体膜
１１５、２１０  溝
１１２、２１１    キャッピング膜
１１４、２１３    エッチングバリヤ膜
１１６、２１３    第２トレンチ
１１８、２１５    第２導電膜
１２０、２２０    コントロールゲート
【図１】
2009278098.tif 000003
【図２】
2009278098.tif 000004
【図３】
2009278098.tif 000005
【図４】
2009278098.tif 000006
【図５】
2009278098.tif 000007
【図６】
2009278098.tif 000008
【図７】
2009278098.tif 000009
【図８】
2009278098.tif 000010
【図９】
2009278098.tif 000011
【図１０】
2009278098.tif 000012
【図１１】
2009278098.tif 000013
【図１２】
2009278098.tif 000014
【図１３】
2009278098.tif 000015