(57)【要約】【課題】  デジタルデータに変換すべき入力アナログ信号の電圧範囲をＡＤコンバータの入力電圧範囲に合わせなければならないので、デジタルデータの分解能が低下し、また電圧範囲を合わせるために特殊な抵抗値の抵抗が必要であったという課題を解決する。【解決手段】  複数の基準電源を入力アナログ信号の電圧に応じて選択し、入力アナログ信号とこの選択した基準電源の出力電圧の差電圧を減算部で演算し、この減算部の出力をＡＤコンバータに入力してデジタルデータに変換するようにした。入力アナログ信号の電圧範囲をＡＤコンバータの入力電圧範囲に応じて複数の区間に分割することができるので、分解能を下げることなく入力アナログ信号の電圧範囲を拡大することができる。【選択図】                    図１
2009147666.tif 000002
【特許請求の範囲】
【請求項１】
異なった電圧を出力する複数の基準電源と、
前記複数の基準電源の１つを選択する選択部と、
デジタルデータに変換すべき入力アナログ信号、および前記選択部が選択した基準電源の出力電圧が入力され、これらの信号の差に関連する電圧信号を出力する減算部と、
前記減算部が出力する電圧信号が入力され、この電圧信号をデジタルデータに変換するＡＤコンバータと、
を具備したことを特徴とするアナログデジタル変換器。
【請求項２】
前記減算部は、
反転入力端子、および前記選択部が選択した基準電源の出力電圧が入力される非反転入力端子の２つの入力端子を有するアンプと、
一端に入力アナログ信号が印加され、他端が前記アンプの反転入力端子に接続される第１の抵抗と、
前記アンプの出力端子と反転入力端子間に接続される第２の抵抗と、
で構成されることを特徴とする請求項１記載のアナログデジタル変換器。
【請求項３】
異なった電圧を出力する複数の第１の基準電源と、
前記第１の基準電源の１つを選択する第１の選択部と、
デジタルデータに変換すべき入力アナログ信号、および前記第１の選択部の出力が入力され、これらの信号の差に関連する電圧信号を出力する第１の減算部と、
異なった電圧を出力する複数の第２の基準電源と、
前記第２の基準電源の１つを選択する第２の選択部と、
前記第１の減算部の出力信号、および前記第２の選択部が選択した基準電源の出力電圧が入力され、これらの信号の差に関連する電圧信号を出力する第２の減算部と、
前記第１の減算部および前記第２の減算部の出力信号が入力され、入力された差動入力信号をデジタルデータに変換するＡＤコンバータと、
を具備したことを特徴とするアナログデジタル変換器。
【請求項４】
前記第１および／または第２の減算部は、
反転入力端子、および前記第１または第２の選択部が選択した基準電源の出力電圧が入力される非反転入力端子の２つの入力端子を有するアンプと、
一端にデジタルデータに変換すべき信号が印加され、他端が前記アンプの反転入力端子に接続される第１の抵抗と、
前記アンプの出力端子と反転入力端子間に接続される第２の抵抗と、
で構成されることを特徴とする請求項３記載のアナログデジタル変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号をデジタルデータに変換するアナログデジタル変換器に関し、分解能が低下することなく入力電圧範囲を拡大することができるアナログデジタル変換器に関するものである。
【背景技術】
【０００２】
図４に従来のアナログデジタル変換器の構成を示す。このようなアナログデジタル変換器は、例えば半導体試験装置（ＡＴＥ）に用いられている。
【０００３】
図４において、１０は増幅器、２０はＡＤコンバータである。増幅器１０はアンプ１１、このアンプ１１の非反転入力端子と共通電位点との間に接続される基準電源１４、その一方にアナログ信号が印加され、他方がアンプ１１の反転入力端子に接続される抵抗１２、アンプ１１の出力端子と反転入力端子間に接続される抵抗１３で構成されている。
【０００４】
アンプ１１の出力はＡＤコンバータ２０に入力される。ＡＤコンバータ２０は、入力されたアナログ信号をデジタルデータに変換して出力する。
【０００５】
増幅器１０の利得は抵抗１２と１３の比で決定される。抵抗１２、１３の抵抗値をそれぞれＲ１、Ｒ２とすると、増幅器１０の利得Ｇは下記（１）式で求めることができる。
Ｇ＝Ｒ２／Ｒ１  ・・・・・・・・・・  （１）
【０００６】
アナログ信号をデジタルデータに変換する場合、ＡＤコンバータ２０の入力電圧範囲より広い電圧範囲のアナログ信号をデジタルデータに変換しなければならないことが多い。このような場合は、抵抗１２、１３を選択して増幅器１０の利得Ｇを１未満にし、増幅器１０に入力されるアナログ信号の電圧範囲をＡＤコンバータ２０の入力電圧範囲にほぼ等しくなるようにする。
【特許文献１】特開２００７−０３６７２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、このようなアナログデジタル変換器には、次のような課題があった。ＡＤコンバータ２０の入力電圧範囲をＶｓ、出力デジタルデータのビット数をｎとすると、入力アナログ信号は増幅器１０でＧ倍に増幅されるので、入力アナログ信号の分解能は下記（２）式で表すことができる。なお、前記（１）式を用いた。
分解能＝（Ｒ１／Ｒ２）×Ｖｓ／２ｎ  ・・・・・・・・・・  （２）
【０００８】
前述したように、入力アナログ信号の電圧範囲がＡＤコンバータ２０の電圧範囲より広い場合には利得Ｇは１未満に設定されるので、Ｒ１＞Ｒ２になる。従って、前記（２）式からわかるようにデジタルデータの分解能が低下してしまうという課題があった。
【０００９】
また、入力アナログ信号の電圧範囲をＡＤコンバータ２０の入力電圧範囲にほぼ等しくするためには、抵抗１２と１３の比率Ｒ２／Ｒ１を細かく調整しなければならない。そのため、特殊な抵抗値の抵抗が必要になり、コストがアップしてしまうという課題もあった。また、市販されている抵抗値の抵抗を用いると利得を細かく調整することができないので、ＡＤコンバータ２０の入力電圧範囲を入力アナログ信号の電圧範囲より広く取らなければならないために、分解能が低下してしまうという課題もあった。
【００１０】
従って本発明の目的は、分解能を低下させることなく、入力アナログ信号の電圧範囲を拡大することができるアナログデジタル変換器を提供することにある。
【課題を解決するための手段】
【００１１】
このような課題を解決するために、本発明のうち請求項１記載の発明は、
異なった電圧を出力する複数の基準電源と、
前記複数の基準電源の１つを選択する選択部と、
デジタルデータに変換すべき入力アナログ信号、および前記選択部が選択した基準電源の出力電圧が入力され、これらの信号の差に関連する電圧信号を出力する減算部と、
前記減算部が出力する電圧信号が入力され、この電圧信号をデジタルデータに変換するＡＤコンバータと、
を具備したものである。分解能を下げることなく、入力アナログ信号の電圧範囲を拡大することができる。
【００１２】
請求項２記載の発明は、請求項１記載の発明において、
前記減算部を、
反転入力端子、および前記選択部が選択した基準電源の出力電圧が入力される非反転入力端子の２つの入力端子を有するアンプと、
一端に入力アナログ信号が印加され、他端が前記アンプの反転入力端子に接続される第１の抵抗と、
前記アンプの出力端子と反転入力端子間に接続される第２の抵抗と、
で構成したものである。減算部の構成を簡単にできる。
【００１３】
請求項３記載の発明は、
異なった電圧を出力する複数の第１の基準電源と、
前記第１の基準電源の１つを選択する第１の選択部と、
デジタルデータに変換すべき入力アナログ信号、および前記第１の選択部の出力が入力され、これらの信号の差に関連する電圧信号を出力する第１の減算部と、
異なった電圧を出力する複数の第２の基準電源と、
前記第２の基準電源の１つを選択する第２の選択部と、
前記第１の減算部の出力信号、および前記第２の選択部が選択した基準電源の出力電圧が入力され、これらの信号の差に関連する電圧信号を出力する第２の減算部と、
前記第１の減算部および前記第２の減算部の出力信号が入力され、入力された差動入力信号をデジタルデータに変換するＡＤコンバータと、
を具備したものである。分解能を下げることなく入力アナログ信号の電圧範囲を拡大できる。
【００１４】
請求項４記載の発明は、請求項３記載の発明において、
前記第１および／または第２の減算部を、
反転入力端子、および前記第１または第２の選択部が選択した基準電源の出力電圧が入力される非反転入力端子の２つの入力端子を有するアンプと、
一端にデジタルデータに変換すべき信号が印加され、他端が前記アンプの反転入力端子に接続される第１の抵抗と、
前記アンプの出力端子と反転入力端子間に接続される第２の抵抗と、
で構成したものである。減算部の構成を簡単にできる。
【発明の効果】
【００１５】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１、２、３および４の発明によれば、入力アナログ信号の電圧によって基準電源を選択し、入力アナログ信号とこの選択した基準電源の出力電圧の差を減算部で演算して、この減算部の出力電圧をＡＤコンバータでデジタルデータに変換するようにした。
【００１６】
入力アナログ信号の電圧範囲を複数の領域に分割できるので、分解能を下げることなく入力アナログ信号の電圧範囲を拡大することができるという効果がある。また、入力アナログ信号の電圧範囲に関わらず減算部の利得を１にすることができるので、特殊な抵抗値の抵抗を用いなくてもよいという効果もある。さらに、基準電源、選択部、減算部の組を２組用いることにより、差動入力のＡＤコンバータにも対応することができるという効果もある。
【発明を実施するための最良の形態】
【００１７】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係るアナログデジタル変換器の一実施例を示す構成図である。なお、図４と同じ要素には同一符号を付し、説明を省略する。図１において、３０は減算部であり、アンプ３１、その一端がアンプ３１の反転入力端子に接続され、他端に入力アナログ信号Ｖｉｎが印加される抵抗３２、アンプ３１の出力端子と反転入力端子の間に接続される抵抗３３で構成される。アンプ３１の出力電圧ＶｏはＡＤコンバータ２０に入力される。抵抗３２は第１の抵抗、抵抗３３は第２の抵抗に相当する。
【００１８】
抵抗３２と３３の抵抗値は同じ値を用いる。従って、アンプ３１と抵抗３２、３３で利得１の反転増幅器を構成している。また、アンプ３１の出力電圧は、入力アナログ信号Ｖｉｎとその非反転入力端子に印加される電圧の差電圧を極性反転した電圧になる。すなわち、３０は入力アナログ信号Ｖｉｎと非反転入力端子に印加される電圧の差電圧を出力する減算部として動作する。
【００１９】
４０は選択部であり、共通端子Ｄおよび端子Ａ〜Ｃを有するスイッチで構成されている。共通端子Ｄはアンプ３１の非反転入力端子に接続される。４１〜４３は異なった電圧を出力する基準電源であり、それらの出力はそれぞれ端子Ａ〜Ｃに接続される。選択部４０は図示しない制御部によって制御され、基準電源４１〜４３の１つを選択してアンプ３１の非反転入力端子に接続する。
【００２０】
減算部３０は、入力アナログ信号と選択部４０で選択された基準電源４１〜４３の出力電圧の差を極性反転した電圧信号をＡＤコンバータ２０出力する。ＡＤコンバータ２０は入力された電圧をデジタルデータに変換して出力する。
【００２１】
次に、図２に基づいてこの実施例の動作を説明する。図２は入力アナログ信号Ｖｉｎ、減算部３０の出力、およびＡＤコンバータ２０の入力電圧範囲との関係を表した図であり、横軸は電圧である。なお、Ｖｒｅｆ０、Ｖｒｅｆ１、Ｖｒｅｆ２はそれぞれ基準電源４２、４１、４３の出力電圧を表している。また、ＡＤコンバータ２０の入力電圧範囲の中点は共通電位点に等しいとする。
【００２２】
（Ａ）は減算部３０に入力される入力アナログ信号Ｖｉｎの電圧範囲、（Ｂ）は減算部３０の出力電圧Ｖｏの出力電圧範囲、（Ｃ）はＡＤコンバータ２０の入力電圧範囲を表している。減算部３０の出力電圧範囲はＡＤコンバータ２０の入力電圧範囲に等しくなるように設定される。また、入力アナログ信号の電圧範囲はＡＤコンバータの入力電圧範囲より広いものとする。
【００２３】
この実施例では、入力アナログ信号の電圧範囲をＡｒｅａ１（右上がり斜線部）、Ａｒｅａ０（クロス斜線部）、Ａｒｅａ２（左上がり斜線部）の３つの領域に分割する。各Ａｒｅａの幅はＡＤコンバータ２０の入力電圧範囲の幅に等しくなるように分割される。なお、Ｖｒｅｆ１＜Ｖｒｅｆ０＜Ｖｒｅｆ２になる。
【００２４】
入力アナログ信号の電圧がＡｒｅａ０にあるときは、選択部４０は基準電源４２を選択する。減算部３０の利得は１であり、かつアンプ３１は入力アナログ信号Ｖｉｎと選択部４０で選択された基準電源の出力電圧の差信号を出力するので、下記（３）式が成立する。
Ｖｏ＝−（Ｖｉｎ−Ｖｒｅｆ０）  ・・・・・・・・・・  （３）
【００２５】
すなわち、Ａｒｅａ０の電圧は点線のようにＡＤコンバータ２０の入力電圧範囲に一致させられる。減算部３０の利得は１なので、前記（２）式からわかるように分解能は低下しない。
【００２６】
入力アナログ信号Ｖｉｎの電圧がＡｒｅａ１にあるときは、選択部４０は基準電源４１を選択する。Ａｒｅａ１の電圧は一点鎖線のようにＡＤコンバータ２０の入力電圧範囲に一致させられる。減算部３０の出力電圧Ｖｏは下記（４）式になる。
Ｖｏ＝−（Ｖｉｎ−Ｖｒｅｆ１）  ・・・・・・・・・  （４）
この場合も分解能は低下しない。
【００２７】
入力アナログ信号Ｖｉｎの電圧がＡｒｅａ２にあるときは、選択部４０は基準電源４３を選択する。Ａｒｅａ２の電圧は２点鎖線のようにＡＤコンバータ２０の入力電圧範囲に一致させられる。減算部３０の出力電圧Ｖｏは下記（５）式になる。
Ｖｏ＝−（Ｖｉｎ−Ｖｒｅｆ２）  ・・・・・・・・・  （５）
この場合も分解能は低下しない。
【００２８】
このようにすることにより、分解能を低下させないで入力アナログ信号Ｖｉｎの電圧範囲を３倍に拡大することができる。なお、Ａｒｅａ０〜Ａｒｅａ２でＡＤコンバータ２０の出力は同じ値になるが、Ｖｒｅｆ０〜Ｖｒｅｆ２の値は既知なので、前記（３）〜（５）式から入力アナログ信号Ｖｉｎの値を算出することができる。
【００２９】
なお、基準電源の数を増加させることにより、入力アナログ信号Ｖｉｎの電圧範囲を拡大することができる。また、入力アナログ信号Ｖｉｎの分割する領域幅をＡＤコンバータ２０の入力電圧範囲より狭くし、減算部３０の利得を１以上にしてＡＤコンバータ２０の入力電圧範囲に合わせるようにしてもよい。このようにすると、分解能を高くすることができる。
【００３０】
さらに、減算部３０は図１の構成に限られることはない。要は、入力アナログ信号Ｖｉｎと選択部４０で選択された基準電源の出力電圧の差信号を出力する構成であればよい。
【００３１】
図３に本発明の他の実施例を示す。図１実施例はＡＤコンバータとしてシングル入力のものを用いたが、高速アナログデジタル変換器ではノイズ対策のために入力が差動になっているものが多くある。図３は差動入力のＡＤコンバータを用いた実施例である。なお、図１と同じ要素には同一符号を付し、説明を省略する。
【００３２】
図３において、５０は減算部であり、減算部３０の出力が入力される。減算部５０は減算部３０と同じ構成を具備している。６０は選択部、６１〜６３は基準電源であり、それぞれ選択部４０、基準電源４１〜４３と同様の構成を有している。選択部６０は図示しない制御部によって制御され、入力アナログ信号Ｖｉｎの電圧によって基準電源６１〜６３を選択し、減算部５０内のアンプの非反転入力端子に接続する。減算部３０、５０はそれぞれ第１、第２の減算部に相当し、選択部４０、６０はそれぞれ第１、第２の選択部に相当する。また、基準電源４１〜４３は第１の基準電源に相当し、基準電源６１〜６３は第２の基準電源に相当する。
【００３３】
入力アナログ信号Ｖｉｎは減算部３０で反転され、その出力は減算部５０で更に反転される。従って、減算部３０と５０の出力は差動アナログ信号になっている。すなわち、減算部５０、選択部６０、基準電源６１〜６３は差動信号を生成するために用いられている。
【００３４】
７０は差動入力のＡＤコンバータであり、減算部３０と５０の出力が入力される。ＡＤコンバータ７０は入力された差動アナログ信号をデジタルデータに変換して出力する。このような構成にすることによって、差動入力のＡＤコンバータに対応することができる。
【００３５】
なお、図１実施例と同様に、基準電源４１〜４３、６１〜６３の数を増加させて入力アナログ信号Ｖｉｎの電圧範囲を拡大させること、および減算部３０、５０に利得を持たせて分解能を高めることができる。
【００３６】
また、減算部５０はこの実施例の構成に限られることはない。減算部３０の出力信号と選択部６０で選択した基準電源の出力電圧の差を出力する構成であればよい。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施例を示す構成図である。
【図２】本発明の一実施例の動作を説明するための特性図である。
【図３】本発明の他の実施例を示す構成図である。
【図４】従来のアナログデジタル変換器の構成図である。
【符号の説明】
【００３８】
２０、７０  ＡＤコンバータ
３０、５０  減算部
３１  アンプ
３２、３３  抵抗
４０、６０  選択部
４１〜４３、６１〜６３  基準電源
Ｖｉｎ  入力アナログ信号
Ｖｏ  減算部３０の出力
【図１】
2009147666.tif 000003
【図２】
2009147666.tif 000004
【図３】
2009147666.tif 000005
【図４】
2009147666.tif 000006