(57)【要約】【課題】振幅や周期に歪がなく、クリアで一定周期のブザー音を出力できる半導体集積回路を実現する。【解決手段】半導体集積回路１００ａは、音声・ブザー切換レジスタ１２８を有し、音声・ブザー切換レジスタ１２８の設定が音声の場合には、音声用のクロックＣＬＫ１および圧縮音声データＩ１２４が音声伸張回路１０４ａに入力され、音声・ブザー切換レジスタ１２８の設定がブザーの場合には、ブザー用のクロックＣＬＫ２、ブザー振幅データＩ１２６が音声伸張回路１０４ａに入力される。音声伸張回路１０４ａは、音声データＤａとブザー音データＤｂの両方のデータを生成し、半導体集積回路１００ａの出力端子から音声信号およびブザー音信号のいずれか一方が出力される。【選択図】図１
2009063820.tif 000002
【特許請求の範囲】
【請求項１】
音声をサンプリングして生成された第１の音声データおよびブザー音を規定する第１のブザー音データに基づいて、それぞれ音声信号およびブザー音信号を切り換えて出力する半導体集積回路であって、
前記第１の音声データのサンプリング周期のｍ倍（ｍは正の整数）の周期を有する第１のクロックを生成する第１のクロック生成手段と、
所定の周期を有する第２のクロックを生成する第２のクロック生成手段と、
前記第１の音声データと前記第１のクロックとに基づいて前記音声信号を生成し、前記第１のブザー音データと前記第２のクロックとに基づいて前記ブザー音信号を生成する音声・ブザー再生手段とを備える半導体集積回路。
【請求項２】
前記音声・ブザー再生手段は、
前記第１のクロックと前記第１の音声データとに基づいて第２の音声データを生成し、前記第２のクロックと前記第１のブザー音データとに基づいて第２のブザー音データを生成する音データ生成手段と、
前記音声および前記ブザー音の再生切換を指示する音声・ブザー再生切換手段と、
前記再生切換指示に基づいて、前記音データ生成手段に前記第１のクロックおよび前記第２のクロックのいずれか一方を供給するクロック切換手段とを備える、請求項１に記載の半導体集積回路。
【請求項３】
前記第１の音声データは圧縮データであり、
前記音データ生成手段は、当該第１の音声データを伸張して前記第２の音声データを生成する音声伸張回路で構成されることを特徴とする、請求項２に記載の半導体集積回路。
【請求項４】
前記音データ生成手段は、前記音声データまたは前記ブザー音データの生成後に、割込信号を生成し、
前記割込信号に基づいて、前記音声・ブザー再生手段を制御する制御手段を更に備える、請求項１に記載の半導体集積回路。
【請求項５】
前記第１の音声データおよび前記第１のブザー音データを格納する記憶手段を更に備え、
前記第２の音声データの生成のために、前記第１の音声データを読み出す位置を示す音声開始アドレス情報が設定される音声開始第アドレス設定レジスタと、
前記音声の再生期間を規定する音声再生期間情報が設定される音声再生期間設定レジスタと、
前記第２のブザー音データの生成のために、前記ブザー音の周期を規定するブザー周期情報が設定されるブザー周期設定レジスタと、
前記ブザー音の振幅を規定するブザー振幅情報が設定されるブザー振幅設定レジスタと、
前記ブザー音の再生期間を規定するブザー再生期間情報が設定されるブザー再生期間設定レジスタとを更に備え、
前記第２のクロック生成手段は、前記設定されたブザー周期情報に基づいて第２のクロックを生成し、
前記音データ生成手段は、
前記第１の音声データに加えて、前記設定された音声開始アドレス情報および音声再生期間情報に基づいて、前記第２の音声データを生成し、
前記設定されたブザー振幅情報およびブザー再生期間情報に基づいて、前記第２のブザー音データを生成することを特徴とする、請求項２に記載の半導体集積回路。
【請求項６】
前記音声・ブザー再生手段は、
前記第２の音声データまたは前記第１のブザー音データの音量を調整するボリューム調整回路と、
前記音量調整された第２の音声データまたは前記音量調整された第２のブザー音データをＤ／Ａ変換して前記音声信号または前記ブザー音信号を生成するＤＡＣ回路とを更に備える、請求項２に記載の半導体集積回路。
【請求項７】
前記音声・ブザー再生手段は、
前記第１のクロックと前記第１の音声データとに基づいて第２の音声データを生成する音声データ生成手段と、
前記第２のクロックと前記第１のブザー音データとに基づいて前記ブザー音信号を生成するブザー音信号生成手段と、
前記音声および前記ブザー音の再生切換を指示する音声・ブザー再生切換手段とを備え、
前記再生切換指示に基づいて、前記第２の音声データおよび前記ブザー音信号の何れかを選択することを特徴とする、請求項１に記載の半導体集積回路。
【請求項８】
前記音声データ生成手段は、前記音声データの生成後に割込信号を生成し、
前記ブザー音信号生成手段は、前記ブザー音信号の生成後に前記割込信号を生成し、
前記割込信号に基づいて、前記音声・ブザー再生手段を制御する制御手段を更に備える、請求項７に記載の半導体集積回路。
【請求項９】
前記第１の音声データおよび前記ブザー音データを格納する記憶手段を更に備え、
前記第２の音声データの生成のために、前記第１の音声データを読み出す位置を示す音声開始アドレス情報が設定される音声開始アドレス設定レジスタと、
前記音声の再生期間を規定する音声再生期間情報が設定される音声再生期間設定レジスタと、
前記第２のブザー音データの生成のために、前記ブザー音の周期を規定するブザー周期情報が設定されるブザー周期設定レジスタと、
前記ブザー音の再生期間を規定するブザー再生期間情報が設定されるブザー再生期間設定レジスタとを更に備え、
前記第２のクロック生成手段は、前記設定されたブザー周期情報に基づいて第２のクロックを生成し、
前記音声データ生成手段は、前記第１の音声データに加えて、前記設定された音声開始アドレス情報および音声再生期間情報に基づいて、前記第２の音声データを生成し、
前記ブザー音信号生成手段は、前記ブザー再生期間情報に基づいて、前記第２のブザー音データを生成することを特徴とする、請求項７に記載の半導体集積回路。
【請求項１０】
前記音声・ブザー再生手段は、
前記第２の音声データの音量を調整するボリューム調整回路と、
前記音量調整された第２の音声データをＤ／Ａ変換して前記音声信号を生成するＤＡＣ回路とを更に備える、請求項７に記載の半導体集積回路。
【請求項１１】
前記音声・ブザー再生手段は、
前記再生切換指示に基づいて、前記ＤＡＣ回路から出力される前記音声信号および前記ブザー音信号生成手段から出力される前記ブザー音信号の何れか一方を出力するマルチプレクサを更に備える、請求項１０に記載の半導体集積回路。
【請求項１２】
前記第２のクロックを生成するための専用の発振子を備える請求項１に記載の半導体集積回路。
【請求項１３】
前記音声開始アドレス情報、前記ブザー周期情報、および前記ブザー振幅情報の少なくとも２つが、第１の兼用レジスタに時分割して設定されることを特徴とする請求項５に記載の半導体集積回路。
【請求項１４】
前記音声開始アドレス情報のデータサイズと、前記ブザー周期情報および前記ブザー振幅情報のデータサイズを加えたサイズは同一である、請求項１３に記載の半導体集積回路。
【請求項１５】
前記音声再生期間情報および前記ブザー再生期間情報が、第２の兼用レジスタに時分割して設定されることを特徴とする、請求項５または９に記載の半導体集積回路。
【請求項１６】
前記音声再生期間情報のデータサイズと前記前記ブザー再生期間情報のデータサイズは同一である、請求項１５に記載の半導体集積回路。
【請求項１７】
請求項１〜１６のいずれかに記載の前記半導体集積回路と、
前記半導体集積回路から出力される音声信号もしくはブザー音信号を音として出力するスピーカとを備える音声再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、音声再生回路としての機能を備えた半導体集積回路およびその半導体集積回路を用いた音声再生装置に関し、特に人の声などの音声とブザー音のいずれも再生が可能な半導体集積回路に関する。
【背景技術】
【０００２】
音声再生技術は、音響製品はもとより、電子レンジや炊飯器という白物家電を初めとし、リモコンや警報機に至る電化製品に幅広く使用されている（例えば特許文献１）。具体的な用途としては、音声やブザー音を用いた機器の操作手順のガイドや異常発生時の注意喚起や警告などがある。
【０００３】
図８に、音声を再生する音声再生回路として機能する従来の半導体集積回路の一例を示す。半導体集積回路１００ｄは、メモリＩ／Ｆ１０１ｄ、ＣＬＫジェネレータ１０２ｄ、音声伸張回路１０４ｄ、ボリューム調整回路１０５ｄ、ＤＡＣ回路（図においては、「ＤＡＣ」と表示）１０６、ＲＯＭ／ＲＡＭバス１１８、ＲＯＭ１２０ｄ、音声開始アドレス設定レジスタ１２１ｄ、音声再生期間設定レジスタ１２２ｄ、ボリューム設定レジスタ１２３ｄ、ＲＡＭ１３１ｄ、およびＣＰＵ１３２ｄを含む。
【０００４】
ＣＬＫジェネレータ１０２ｄは、半導体集積回路１００ｄにおける処理動作タイミングの基準となるクロックＣＬＫを生成して、メモリＩ／Ｆ１０１ｄ、音声伸張回路１０４ｄ、ボリューム調整回路１０５ｄ、ＤＡＣ回路１０６およびＲＯＭ１２０ｄのそれぞれに供給する。
【０００５】
ＲＯＭ１２０ｄには音声を再生する際に使用する各種の情報が格納されている。具体的には、音声開始アドレス情報（図では「音声開始アドレス」と表示）Ｉ１２１ｄ、音声再生期間情報（図では、「音声再生期間」と表示）Ｉ１２２ｄ、ボリューム情報（図では、「ボリューム」と表示）Ｉ１２３ｄ、および圧縮音声データ（図では、「圧縮音声」と表示）Ｉ１２４ｄが格納されている。圧縮音声データＩ１２４ｄは、半導体集積回路１００ｄで再生される音声のデジタルデータである。
【０００６】
音声開始アドレス情報Ｉ１２１ｄは再生される圧縮音声データが格納されている位置を規定し、音声再生期間情報Ｉ１２２ｄは音声の再生期間（時間）を規定し、ボリューム情報Ｉ１２３ｄは音声の再生音量を規定する。なお、音声開始アドレス情報Ｉ１２１ｄ、音声再生期間情報Ｉ１２２ｄ、ボリューム情報Ｉ１２３ｄ、および圧縮音声データＩ１２４ｄをＲＯＭ格納情報Ｉ１２０ｄと総称する。
【０００７】
次に、図９を参照して、半導体集積回路１００ｄの音声開始アドレス設定レジスタ１２１ｄおよび音声再生期間設定レジスタ１２２ｄに設定される情報について説明する。同図の例においては、上段に示すように音声伸張回路１０４ｄから“ブザー（１）”、“音声（１）”、“ブザー（２）”、および“音声（２）”の順番で、音声データＤａ’が出力される。なお、音声データＤａ’のうち“ブザー（１）”および“ブザー（２）”は、最終的にスピーカ１０９からブザー音として出力される。同様に音声データＤａ’のうち“音声（１）”および“音声（２）”は、スピーカ１０９から人などの音声として出力される。
【０００８】
ブザー音も音声も、ＲＯＭ１２０ｄに格納されていている圧縮音声データＩ１２４ｄに基づいて再生される。圧縮音声データＩ１２４ｄにおいては、ブザー音は一定の周波数および波形を規定するデジタルデータである。音声は、例えば人の発する声や物音等を所定の周波数でサンプリングして生成されるデジタルデータである。
【０００９】
ブザー音も音声も同一の圧縮音声データＩ１２４ｄから再生される。ブザー音と音声を再生するためには、ブザー音と音声の圧縮音声データＩ１２４ｄが格納されているＲＯＭ１２０ｄ内の位置を示す音声開始アドレス情報Ｉ１２１ｄと、ブザー音と音声の再生時間を規定する音声再生期間情報Ｉ１２２ｄが必要である。図９に示すように、本例において、音声開始アドレス情報Ｉ１２１ｄは、“ブザー（１）音声開始アドレス”、“音声（１）音声開始アドレス”、“ブザー（２）音声開始アドレス”、および“音声（２）音声開始アドレス”を含む。同様に、音声再生期間情報Ｉ１２２ｄは、“ブザー（１）音声再生期間”、“音声（１）音声再生期間”、“ブザー（２）音声再生期間”、および“音声（２）音声再生期間”を含む。なお、音声再生期間はサンプリング周期に依存する。
【００１０】
ＲＯＭ格納情報Ｉ１２０ｄは、ＣＰＵ１３２ｄにより、ＲＯＭ／ＲＡＭバス１１８を介してメモリＩ/Ｆ１０１ｄに逐次読み出される。メモリＩ/Ｆ１０１ｄは読み出されたＲＯＭ格納情報Ｉ１２０ｄから、音声開始アドレス情報Ｉ１２１ｄを音声開始アドレス設定レジスタ１２１ｄに設定し、音声再生期間情報Ｉ１２２ｄを音声再生期間設定レジスタ１２２ｄに設定し、ボリューム情報Ｉ１２３ｄをボリューム設定レジスタ１２３ｄに設定し、圧縮音声データＩ１２４ｄを音声伸張回路１０４ｄに出力する。
【００１１】
音声伸張回路１０４ｄは、ＣＬＫジェネレータ１０２ｄから出力されたクロックＣＬＫと、音声開始アドレス設定レジスタ１２１ｄおよび音声再生期間設定レジスタ１２２ｄにそれぞれ設定された音声開始アドレス情報Ｉ１２１ｄおよび音声再生期間情報Ｉ１２２ｄに基づいて、圧縮音声データＩ１２４ｄを伸張して音声データＤａ’を生成する。ボリューム調整回路１０５ｄは、ボリューム設定レジスタ１２３ｄに設定されたボリューム情報Ｉ１２３ｄに基づいて、音声データＤａ’の音量を調整して出力する。音量調整された音声データＤａ’は、ＤＡＣ回路１０６ｄによってアナログの音声信号Ｓａ’に変換され、半導体集積回路１００ｄの外部に出力される。
【００１２】
半導体集積回路１００ｄの出力端子には、ＬＰＦ１０７、アンプ１０８およびスピーカ１０９が直列に接続されている。半導体集積回路１００ｄで再生されたアナログの音声信号Ｓａ’は、ＬＰＦ１０７で高域の周波数成分が除去された後、アンプ１０８で増幅され、スピーカ１０９から音として出力される。言い換えれば、半導体集積回路１００ｄ、ＬＰＦ１０７、アンプ１０８およびスピーカ１０９と共に音声再生装置を構成している。
【００１３】
図８および図９を参照して半導体集積回路１００ｄの動作について具体的に説明する。時刻Ｔ０のタイミングで、図示しない入力手段を介して外部からＣＰＵ１３２ｄに音声開始（ＯＮ）の指示信号が入力される。最初に、ＲＯＭ１２０ｄに格納された音声開始アドレス情報Ｉ１２１ｄおよび音声再生期間情報Ｉ１２２ｄのうち“ブザー（１）”の再生に必要な情報が、ＲＯＭ／ＲＡＭバス１１８を介してメモリＩ／Ｆ１０１ｄに読み出される。そして、メモリＩ／Ｆ１０１ｄを介して“ブザー（１）音声開始アドレス”が音声開始アドレス設定レジスタ１２１ｄに設定される。同様に、“ブザー（１）音声再生期間”が音声再生期間設定レジスタ１２２ｄに設定される。
【００１４】
これらのレジスタに設定された値に基づいて、音声伸張回路１０４ｄは、ＲＯＭ１２０ｄから読み出された圧縮音声データＩ１２４ｄを伸長して“ブザー（１）”の音声データを生成する。さらに、音声伸張回路１０４ｄは、次の“音声（１）”の再生のために各レジスタの設定が可能なタイミングＴ１で再生終了割込信号Ｓ１０４ｄを発生させ、ＣＰＵ１３２ｄに送付する。
【００１５】
ＣＰＵ１３２ｄは、再生終了割込信号Ｓ１０４ｄに応答して、ＲＯＭ１２０ｄから“音声（１）音声開始アドレス”および“音声（１）音声再生期間”の各情報を読み出す。“音声（１）”の圧縮音声データ、“音声（１）音声開始アドレス”、および“音声（１）音声再生期間”の各情報は、それぞれメモリＩ/Ｆ１０１ｄを介して、音声伸張回路１０４ｄ、音声開始アドレス設定レジスタ１２１ｄおよび音声再生期間設定レジスタ１２２ｄに供給される。なお、ボリューム情報Ｉ１２３ｄは随時読み出されて、再生音量調整に用いられる。
【００１６】
以降、同様にタイミングＴ２およびＴ３に再生終了割込信号Ｓ１０４ｄが生成される。そして、“ブザー（２）”および“音声（２）”の圧縮音声データＩ１２４ｄが音声伸張回路１０４ｄに供給され、“ブザー（２）音声開始アドレス”および“音声（２）音声開始アドレス”の各情報が音声開始アドレス設定レジスタ１２１ｄに設定される。さらに、“ブザー（２）音声再生期間”および“音声（２）音声再生期間”の各情報が音声再生期間設定レジスタ１２２ｄに設定される。“音声（２）”の再生が終了したタイミングＴ４に再生終了割込信号Ｓ１０４ｄが生成され、ＣＰＵ１３２ｄに送付されて音声の再生が終了（ＯＦＦ）する。
【００１７】
なお図８に点線で示したように、ブザー音は、タイマＢ１３６により任意の周期のＰＷＭ信号を出力し、この信号を圧電ブザー１３７に供給することにより実現しても良い。このとき、タイマＡ１３５から出力されるタイマ割込み信号Ｓ１３５でブザー再生期間を制御する必要がある。
【特許文献１】実開平５−２８１４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
図１０を参照して、サンプリング周期およびブザー音の周期（以降、「ブザー周期」）と、実際に出力されるブザー音との関係について説明する。図１０において、縦軸は振幅ＡＶを表し、横軸は時間の経過を表し、●はサンプリング点を表し、隣り合う●同士の横軸上の距離はサンプリング周期を表している。また、点線Ｌｄはブザー音信号の波形（以降、「ブザー波形」）を示し、実線ＬｓはＤＡＣ回路１０６ｄから出力される音声信号の波形（以降、「音声波形」）を示している。以降、音声波形Ｌｓおよびブザー波形Ｌｄと呼ぶ。
【００１９】
なお、図１０（ａ）においては、ブザー波形Ｌｄと音声波形Ｌｓは共に正弦波であり、サンプリング周期とブザー周期が一致している。この場合、ブザー波形Ｌｄと音声波形Ｌｓとは一致している。
【００２０】
図１０（ｂ）においては、ブザー波形Ｌｄと音声波形Ｌｓは共に正弦波であり、サンプリング周期とブザー周期とは一致していない。この場合、ブザー波形Ｌｄと音声波形Ｌｓとの間に△Ｗａおよび△Ｗｂだけ振幅差が発生している。つまり、実際にスピーカ１０９から出力されるブザーの音量が変動する。
【００２１】
図１０（ｃ）においては、ブザー波形Ｌｄと音声波形Ｌｓは共に矩形波であり、サンプリング周期とブザー周期が一致している。この場合、ブザー波形Ｌｄと音声波形Ｌｓとは一致している。
【００２２】
図１０（ｄ）においては、ブザー波形Ｌｄと出力波形Ｌｓは共に矩形波であり、サンプリング周期とブザー周期とは一致していない。この場合、音声波形Ｌｓに位相差△Ｐ１および△Ｐ２が発生している。つまり、スピーカ１０９から出力されるブザー音の音程が変動する。
【００２３】
半導体集積回路を用いてブザー音を実現する場合に限定されるものではないが、サンプリング定理より明らかなように、サンプリング周期の半分を超えるブザー周期を再現することができない。またサンプリング周期（Ｓ）とブザー周期（Ｂ）の関係がＳ＝ｎ・Ｂ（ｎは偶数）でない場合、振幅と周期に歪みが生じる。
【００２４】
正弦波では、図１０（ａ）に示すサンプリング周期とブザー周期が合っている場合と比較し、図１０（ｂ）に示すサンプリング周期とブザー周期が合っていない場合には、振幅に歪みが生じる。また矩形波では、図１０（ｃ）に示すサンプリング周期とブザー周期が合っている場合と比較し、図１０（ｄ）に示すサンプリング周期とブザー周期が合っていない場合は、周期に歪みが生じる。
【００２５】
またブザー音のパターン毎に音声データを用意する必要があり、複数種類のブザー音を有する仕様においては大きなＲＯＭ容量を必要とする。またブザー音再生と音声再生を別回路で実現している場合、ブザーの終了と音声再生終了のタイミングで異なる割込みが発生するため、ソフト構造が煩雑になる。
【００２６】
本発明はこのような従来の問題点を解決するもので、サンプリング周期に影響されることなく、クリアで一定周期のブザー音を出力できる半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００２７】
上記目的を達成するため本発明にかかる半導体集積回路は、
音声をサンプリングして生成された第１の音声データおよびブザー音を規定する第１のブザー音データに基づいて、それぞれ音声信号およびブザー音信号を切り換えて出力する半導体集積回路であって、
前記第１の音声データのサンプリング周期のｍ倍（ｍは正の整数）の周期を有する第１のクロックを生成する第１のクロック生成手段と、
所定の周期を有する第２のクロックを生成する第２のクロック生成手段と、
前記第１の音声データと前記第１のクロックとに基づいて前記音声信号を生成し、前記第１のブザー音データと前記第２のクロックとに基づいて前記ブザー音信号を生成する音声・ブザー再生手段とを備えるものである。
【００２８】
ここで前記音声・ブザー再生手段は、
前記第１のクロックと前記第１の音声データとに基づいて第２の音声データを生成し、前記第２のクロックと前記第１のブザー音データとに基づいて第２のブザー音データを生成する音データ生成手段と、
前記音声および前記ブザー音の再生切換を指示する音声・ブザー再生切換手段と、
前記再生切換指示に基づいて、前記音データ生成手段に前記第１のクロックおよび前記第２のクロックのいずれか一方を供給するクロック切換手段とを備えることが好ましい。
【００２９】
前記第１の音声データは圧縮データであり、
前記音データ生成手段は、当該第１の音声データを伸張して前記第２の音声データを生成する音声伸張回路で構成されることが好ましい。
【００３０】
前記音データ生成手段は、前記音声データまたは前記ブザー音データの生成後に、割込信号を生成し、
前記割込信号に基づいて、前記音声・ブザー再生手段を制御する制御手段を更に備えることが好ましい。
【００３１】
また前記第１の音声データおよび前記第１のブザー音データを格納する記憶手段を更に備え、
前記第２の音声データの生成のために、前記第１の音声データを読み出す位置を示す音声開始アドレス情報が設定される音声開始第アドレス設定レジスタと、
前記音声の再生期間を規定する音声再生期間情報が設定される音声再生期間設定レジスタと、
前記第２のブザー音データの生成のために、前記ブザー音の周期を規定するブザー周期情報が設定されるブザー周期設定レジスタと、
前記ブザー音の振幅を規定するブザー振幅情報が設定されるブザー振幅設定レジスタと、
前記ブザー音の再生期間を規定するブザー再生期間情報が設定されるブザー再生期間設定レジスタとを更に備え、
前記第２のクロック生成手段は、前記設定されたブザー周期情報に基づいて第２のクロックを生成し、
前記音データ生成手段は、
前記第１の音声データに加えて、前記設定された音声開始アドレス情報および音声再生期間情報に基づいて、前記第２の音声データを生成し、
前記設定されたブザー振幅情報およびブザー再生期間情報に基づいて、前記第２のブザー音データを生成することが好ましい。
【００３２】
前記音声・ブザー再生手段は、
前記第２の音声データまたは前記第１のブザー音データの音量を調整するボリューム調整回路と、
前記音量調整された第２の音声データまたは前記音量調整された第２のブザー音データをＤ／Ａ変換して前記音声信号または前記ブザー音信号を生成するＤＡＣ回路とを更に備えることが好ましい。
【００３３】
ここで前記音声・ブザー再生手段は、
前記第１のクロックと前記第１の音声データとに基づいて第２の音声データを生成する音声データ生成手段と、
前記第２のクロックと前記第１のブザー音データとに基づいて前記ブザー音信号を生成するブザー音信号生成手段と、
前記音声および前記ブザー音の再生切換を指示する音声・ブザー再生切換手段とを備え、
前記再生切換指示に基づいて、前記第２の音声データおよび前記ブザー音信号の何れかを選択することが好ましい。
【００３４】
前記音声データ生成手段は、前記音声データの生成後に割込信号を生成し、
前記ブザー音信号生成手段は、前記ブザー音信号の生成後に前記割込信号を生成し、
前記割込信号に基づいて、前記音声・ブザー再生手段を制御する制御手段を更に備えることが好ましい。
【００３５】
また前記第１の音声データおよび前記ブザー音データを格納する記憶手段を更に備え、
前記第２の音声データの生成のために、前記第１の音声データを読み出す位置を示す音声開始アドレス情報が設定される音声開始アドレス設定レジスタと、
前記音声の再生期間を規定する音声再生期間情報が設定される音声再生期間設定レジスタと、
前記第２のブザー音データの生成のために、前記ブザー音の周期を規定するブザー周期情報が設定されるブザー周期設定レジスタと、
前記ブザー音の再生期間を規定するブザー再生期間情報が設定されるブザー再生期間設定レジスタとを更に備え、
前記第２のクロック生成手段は、前記設定されたブザー周期情報に基づいて第２のクロックを生成し、
前記音声データ生成手段は、前記第１の音声データに加えて、前記設定された音声開始アドレス情報および音声再生期間情報に基づいて、前記第２の音声データを生成し、
前記ブザー音信号生成手段は、前記ブザー再生期間情報に基づいて、前記第２のブザー音データを生成することが好ましい。
【００３６】
前記音声・ブザー再生手段は、
前記第２の音声データの音量を調整するボリューム調整回路と、
前記音量調整された第２の音声データをＤ／Ａ変換して前記音声信号を生成するＤＡＣ回路とを更に備えることが好ましい。
【００３７】
また前記音声・ブザー再生手段は、
前記再生切換指示に基づいて、前記ＤＡＣ回路から出力される前記音声信号および前記ブザー音信号生成手段から出力される前記ブザー音信号の何れか一方を出力するマルチプレクサを更に備えることが好ましい。
【００３８】
前記第２のクロックを生成するための専用の発振子を備えていてもよい。また前記音声開始アドレス情報、前記ブザー周期情報、および前記ブザー振幅情報の少なくとも２つが、第１の兼用レジスタに時分割して設定されるものであっても良い。この場合、前記音声開始アドレス情報のデータサイズと、前記ブザー周期情報および前記ブザー振幅情報のデータサイズを加えたサイズは同一であることが好ましい。
【００３９】
また前記音声再生期間情報および前記ブザー再生期間情報が、第２の兼用レジスタに時分割して設定されるものであっても良い。この場合、前記音声再生期間情報のデータサイズと前記前記ブザー再生期間情報のデータサイズは同一であることが好ましい。
【００４０】
また本発明にかかる音声再生装置は、
上述した半導体集積回路のいずれかと、
当該半導体集積回路から出力される音声信号もしくはブザー音信号を音として出力するスピーカとを備えるものである。
【発明の効果】
【００４１】
本発明により、従来の半導体集積回路では実現できなかった振幅や周期に歪みのない、クリアなブザー音を一定の周期で出力することが可能となる。また、従来の半導体集積回路では長さや周期が異なる複数のブザー音を有する仕様の場合、ＲＯＭ容量が増大していたが、本発明ではブザー用の音声データを持つ必要がなくなる。
【発明を実施するための最良の形態】
【００４２】
（第１の実施の形態）
以下に、図１、図２および図３を参照して、本発明の第１の実施の形態にかかる半導体集積回路について説明する。図１に示すように、半導体集積回路１００ａは、メモリＩ／Ｆ１０１、音声用ＣＬＫジェネレータ１０２、マルチプレクサ（図面では、ＭＵＸと表示）１０３ａ、音声伸張回路１０４ａ、ボリューム調整回路１０５、ＤＡＣ回路１０６、ブザー用発振子１１６、タイマ回路１１７ａ、ＲＯＭ／ＲＡＭバス１１８、ＲＯＭ１２０、音声開始アドレス設定レジスタ１２１、音声再生期間設定レジスタ１２２、ボリューム設定レジスタ１２３、ブザー周期設定レジスタ１２５、ブザー振幅設定レジスタ１２６、ブザー再生期間設定レジスタ１２７、音声・ブザー切換レジスタ１２８、ＲＡＭ１３１、およびＣＰＵ１３２を含む。
【００４３】
なお本実施の形態において、ＣＬＫジェネレータ１０２は本発明の第１のクロック生成手段を、タイマ回路１１７ａは本発明の第２のクロック発生手段を、音声伸張回路１０４ａは本発明の音データ生成手段を、音声・ブザー切換レジスタ１２８は本発明の音声・ブザー再生切換手段を、マルチプレクサ１０３ａは本発明のクロック切換手段を、ＲＯＭ１２０は本発明の記憶手段を、ＣＰＵ１３２は本発明の制御手段をそれぞれ構成している。更に音声伸張回路１０４ａ、音声・ブザー切換レジスタ１２８、マルチプレクサ１０３ａ、ボリューム調整回路１０５、ＤＡＣ回路１０６および各種レジスタは本発明の音声・ブザー再生手段を構成している。
【００４４】
半導体集積回路１００ａは、音声伸張回路１０４ａやボリューム調整回路１０５、ＤＡＣ回路１０６、ＲＯＭ１２０および各種レジスタを含む点で図８に示した従来の半導体集積回路１００ｄと類似している。しかし、半導体集積回路１００ａは、マルチプレクサ１０３ａおよびタイマ回路１１７ａを備える点で従来の半導体集積回路１００ｄと相違している。また半導体集積回路１００ａは、ＲＯＭ１２０に格納される情報の種類や、これらの情報を設定するレジスタの種類が従来の半導体集積回路１００ｄと相違している。これに伴い、音声伸張回路１０４ａの機能も音声伸張回路１０４ｄのそれとは若干異なっている。以下に、従来の半導体集積回路１００ｄと異なる点を中心にして本実施の形態の半導体集積回路１００ａの構成と動作を説明する。
【００４５】
ＲＯＭ１２０は、音声開始アドレス情報Ｉ１２１、音声再生期間情報Ｉ１２２、ボリューム情報Ｉ１２３、および圧縮音声データＩ１２４を格納している。図８のＲＯＭ１２０ｄにおける音声開始アドレス情報Ｉ１２１ｄ、音声再生期間情報Ｉ１２２ｄ、ボリューム情報Ｉ１２３ｄ、および圧縮音声データＩ１２４ｄが音声とブザー音に関する情報であるのに対して、音声開始アドレス情報Ｉ１２１、音声再生期間情報Ｉ１２２、ボリューム情報Ｉ１２３、および圧縮音声データＩ１２４は音声のみに関する情報（データ）である点が異なる。
【００４６】
ＲＯＭ１２０は、さらに、ブザー周期情報Ｉ１２５、ブザー振幅情報Ｉ１２６、ブザー再生期間情報Ｉ１２７、および音声／ブザー切換情報Ｉ１２８を格納している。ブザー周期情報Ｉ１２５、ブザー振幅情報Ｉ１２６、ブザー再生期間情報Ｉ１２７は、それぞれ半導体集積回路１００ａで再生されるブザー音の周期、振幅および再生期間を規定する。ブザー音の再生波形は、ブザー周期情報Ｉ１２５およびブザー振幅情報Ｉ１２６に含まれるデータによって定まる。音声／ブザー切換情報Ｉ１２８は、再生音がブザー音であるのか音声であるのかを表している。なお、音声／ブザー切換情報Ｉ１２８、音声開始アドレス情報Ｉ１２１、音声再生期間情報Ｉ１２２、ボリューム情報Ｉ１２３、圧縮音声データＩ１２４、ブザー周期情報Ｉ１２５、ブザー振幅情報Ｉ１２６およびブザー再生期間情報Ｉ１２７をＲＯＭ格納情報Ｉ１２０と総称する。
【００４７】
ＲＯＭ格納情報Ｉ１２０はＲＯＭ／ＲＡＭバス１１８を介してメモリＩ／Ｆ１０１に逐次読み出される。ＲＯＭ格納情報Ｉ１２０のうち音声を再生する際に使用する情報、すなわち音声開始アドレス情報Ｉ１２１ｄ、音声再生期間情報Ｉ１２２ｄおよびボリューム情報Ｉ１２３ｄは、それぞれ音声開始アドレス設定レジスタ１２１、音声再生期間設定レジスタ１２２およびボリューム設定レジスタ１２３に設定される。ＲＯＭ格納情報Ｉ１２０のうちブザー音を再生する際に使用する情報、すなわちブザー周期情報Ｉ１２５、ブザー振幅情報Ｉ１２６およびブザー再生期間情報Ｉ１２７は、それぞれブザー周期設定レジスタ１２５、ブザー振幅設定レジスタ１２６およびブザー再生期間設定レジスタ１２７に設定される。
【００４８】
更に音声／ブザー切換情報Ｉ１２８は音声・ブザー切換レジスタ１２８に設定される。音声／ブザー切換情報Ｉ１２８は、再生音がブザー音であるのかそれ以外の音声であるのかを表している。言い換えれば、圧縮音声データＩ１２４とブザー振幅情報Ｉ１２６の何れが音源であるかを表している。マルチプレクサ１０３ａは、音声・ブザー切換レジスタ１２８に設定された音声・ブザー切換情報Ｉ１２８に基づいて、音声用ＣＬＫジェネレータ１０２から供給されるクロックと、ブザー用タイマ回路１１７ａから供給されるクロックの何れか一方を音声伸張回路１０４ａに出力する。
【００４９】
上記各レジスタにそれぞれ設定された情報を参照することにより、音声伸張回路１０４ａから音声データとブザー音データの両方を出力することが可能である。また音声データ生成の終了時点とブザー音データ生成の終了時点で音声伸張回路１０４ａから同一の再生終了割込信号Ｓ１０４ａが出力され、ＣＰＵ１３２に転送される。
【００５０】
図２に各レジスタに設定される情報の種類とタイミングを示す。図９に示した例と同様に、“ブザー（１）”、“音声（１）”、“ブザー（２）”、および“音声（２）”の順番で、音声伸張回路１０４ａからブザー音データおよび音声データが出力される。本実施の形態においては、“音声（１）”および“音声（２）”は、ＲＯＭ１２０に格納されている圧縮音声データＩ１２４に基づいて再生されるが、“ブザー（１）”および“ブザー（２）”はＲＯＭ１２０に格納されているブザー周期情報Ｉ１２５およびブザー振幅情報Ｉ１２６に基づいて再生される。以降、音声伸張回路１０４ａから出力される音声データをＤａ、ブザー音データをＤｂで表す。なお図２中、レジスタに設定された情報が音声もしくはブザー音の再生に寄与しない箇所は空白で表している。従って、この箇所にはレジスタに設定された情報が消去されることなく保持されていてもよい。
【００５１】
半導体集積回路１００ａの動作について説明する前に、図３を参照して、音声データＤａもしくはブザー音データＤｂを出力する際の音声伸張回路１０４ａの基本的な動作について説明する。図８で説明した従来技術と異なり、本実施の形態では、音声データＤａを生成する場合に使用するクロックとブザー音データＤｂを生成する場合に使用するクロックが異なっている。なお図中、実線で囲ったブロックは構成要素を表し、点線で囲ったブロックは情報もしくはデータを表す。
【００５２】
図３（ａ）に、音声・ブザー切換レジスタ１２８が音声に設定されている場合の音声伸張回路１０４ａの動作を示す。ＣＬＫジェネレータ１０２で生成されたクロックＣＬＫ１がマルチプレクサ１０３ａを介して、音声伸張回路１０４ａ、ボリューム調整回路１０５、およびＤＡＣ回路１０６に出力される（図３では音声伸張回路１０４ａに出力される状態だけを表示）。なお、クロックＣＬＫ１の周期は圧縮音声データＩ１２４のサンプリング周期のｍ倍（ｍは正の整数）である。音声伸張回路１０４ａは、音声開始アドレス情報Ｉ１２１（音声開始アドレス設定レジスタ１２１に設定）に基づき、音声再生期間情報Ｉ１２２（音声再生期間設定レジスタ１２２に設定）によって設定された期間だけ、圧縮音声データＩ１２４をクロックＣＬＫ１に同期して取り出して音声データＤａを生成する。
【００５３】
図３（ｂ）に、音声・ブザー切換レジスタ１２８がブザーに設定されている場合の音声伸張回路１０４ａの動作を示す。ブザー用タイマ回路１１７ａで生成されたクロックＣＬＫ２が音声伸張回路１０４ａ、ボリューム調整回路１０５、およびＤＡＣ回路１０６に出力される（図３では音声伸張回路１０４ａに出力される状態だけを表示）。音声伸張回路１０４ａは、ブザー再生期間情報Ｉ１２７（ブザー再生期間設定レジスタ１２７に設定）で設定された期間だけ、図３（ｃ）に示す方法でブザー音データＤｂを生成する。具体的には、音声伸張回路１０４ａは、タイマ回路１１７ａのクロックＣＬＫ２に同期して、電源電圧ＶＤＤの半分（１／２ＶＤＤ）を基準に、ブザー振幅情報Ｉ１２６（ブザー振幅設定レジスタ１２６に設定）で設定された振幅データを加算し、次のクロックで減算することでブザー音データＤｂを生成する。
【００５４】
なお、ブザー用タイマ回路１１７ａのクロックＣＬＫ２は、ブザー周期情報Ｉ１２５（ブザー周期設定レジスタ１２５に設定）によって設定される。ブザー周期設定レジスタ１２５は、源発振もしくは、システムクロックをベースクロックとしたコンペアレジスタである。なお、ブザー周期設定レジスタ１２５に対するベースクロック源として、ブザー用の発振子１１６を別に設けてもよい。
【００５５】
音声伸張回路１０４ａで生成された音声データＤａおよびブザー音データＤｂは、その後ボリューム調整回路１０５およびＤＡＣ回路１０６で処理を施されて、音声信号Ｓａおよびブザー音信号Ｓｂとなる。ボリューム調整回路１０５は、音声伸張回路１０４ａから出力される音声データＤａおよびブザー音データＤｂを区別することなく、ボリューム設定レジスタ１１５で設定された音量に補正処理する。音量が調整された音声データＤａおよびブザー音データＤｂは、ＤＡＣ回路１０６で電圧信号であるアナログの音声信号Ｓａおよびブザー音信号Ｓｂに変換された後に、半導体集積回路１００ａの外部端子に出力される。
【００５６】
半導体集積回路１００ａの外部端子にはＬＰＦ１０７、アンプ１０８およびスピーカ１０９が接続されており、最終的にスピーカ１０９から音声もしくはブザー音が出力される。なお従来技術と同様、半導体集積回路１００ａは、ＬＰＦ１０７、アンプ１０８およびスピーカ１０９と共に音声再生装置を構成している。
【００５７】
次に、半導体集積回路１００ａの動作について、図１および図２を参照して具体的に説明する。時刻Ｔ０のタイミングで、図示しない入力手段を介して外部からＣＰＵ１３２に音声開始（ＯＮ）の指示信号が入力される。最初に“ブザー（１）”のブザー音データＤｂを生成するため、ＣＰＵ１３２は、ＲＯＭ１２０に格納された音声／ブザー切換情報Ｉ１２８、ブザー周期情報Ｉ１２５、ブザー振幅情報Ｉ１２６およびブザー再生期間情報Ｉ１２７から“ブザー（１）”に対応する情報を読み出し、メモリＩ／Ｆ１０１に転送する。
【００５８】
メモリＩ／Ｆ１０１は、“ブザー”を音声・ブザー切換レジスタ１２８に設定し、“ブザー（１）ブザー周期”をブザー周期設定レジスタ１２５に設定し、“ブザー（１）ブザー振幅”をブザー振幅設定レジスタ１２６に設定し、“ブザー（１）ブザー再生期間”をブザー再生期間設定レジスタ１２７に設定する。
【００５９】
マルチプレクサ１０３ａは、音声・ブザー切換レジスタ１２８に設定されている“ブザー”に基づいて、タイマ回路１１７ａから供給されるクロックＣＬＫ２を音声伸張回路１０４ａに出力する。音声伸張回路１０４ａは、上記各レジスタに設定された情報およびタイマ回路１１７ａから出力されるクロックＣＬＫ２に基づき、図３に示した方法で“ブザー（１）”のブザー音データＤｂを生成する。更に音声伸張回路１０４ａは、次に生成する“音声（１）”の再生のために各レジスタの設定が可能なタイミングＴ１で再生終了割込信号Ｓ１０４ａを発生させ、ＣＰＵ１３２に出力する。
【００６０】
ＣＰＵ１３２は、再生終了割込信号Ｓ１０４ａに応答して、“音声（１）”の音声データを生成するため、ＲＯＭ１２０に格納された音声／ブザー切換情報Ｉ１２８、音声開始アドレス情報Ｉ１２１、音声再生期間情報Ｉ１２２、ボリューム情報Ｉ１２３および圧縮音声データＩ１２４から“音声（１）”に対応する情報およびデータを読み出し、メモリＩ／Ｆ１０１に転送する。メモリＩ／Ｆ１０１は、“音声”を音声・ブザー切換レジスタ１２８に設定し、“音声（１）音声開始アドレス”を音声開始アドレス設定レジスタ１２１に設定し、“音声（１）音声再生期間”を音声再生期間設定レジスタ１２２に設定する。またメモリＩ／Ｆ１０１は、ボリューム情報Ｉ１２３をボリューム設定レジスタ１２３に設定し、圧縮音声データＩ１２４を音声伸張回路１０４ａに供給する。
【００６１】
マルチプレクサ１０３ａは、音声・ブザー切換レジスタ１２８に設定されている“音声”に基づいて、音声用ＣＬＫジェネレータ１０２から供給されるクロックＣＬＫ１を音声伸張回路１０４ａに出力する。音声伸張回路１０４ａは、上記各レジスタに設定された情報に基づき、ＣＬＫジェネレータ１０２のクロックＣＬＫ１に同期して圧縮音声データＩ１２４を取り出して“音声（１）”の音声データＤａを生成する。更に音声伸張回路１０４ａは、タイミングＴ２で再生終了割込信号Ｓ１０４ａを発生させる。以降、同様の方法で“ブザー（２）”のブザー音データＤｂおよび“音声（２）”の音声データＤａが生成される。音声伸張回路１０４ａは“音声（２）”の生成が終了したタイミングＴ４に再生終了割込信号Ｓ１０４ａを発生させ、ＣＰＵ１３２に送付して音声の再生を終了（ＯＦＦ）する。
【００６２】
なお音声伸張回路１０４ａで生成された音声データＤａおよびブザー音データＤｂは、ボリューム調整回路１０５で音量が調整された後、ＤＡＣ回路１０６でアナログの音声信号Ｓａおよびブザー音信号Ｓｂに変換され、半導体集積回路１００ａの端子に出力される。
【００６３】
以上説明したように、本実施の形態の半導体集積回路１００ａでは、ブザー音を再生する際のクロックとして、タイマ回路１１７ａで生成されたクロックＣＬＫ２を用いている。すなわちＣＬＫジェネレータ１０２で生成されたクロックＣＬＫ１とは異なるクロックを用いているため、従来技術の課題であった再生ブザー音の振幅や周期にひずみが生ずることがない。結果、クリアで一定周期のブザー音を再生できる。また図８に示した従来の半導体集積回路１００ｄでは、長さや周期が異なる複数のブザー音を有する仕様の場合、ＲＯＭの容量が増大していたが、本発明ではブザー用の音声データを持つ必要がないため、そのような問題は生じない。
【００６４】
なお、本実施の形態において、音声・ブザー音に関係なく、１音声データもしくは１ブザー音データの出力後に同一の割込信号が発生するようにしても良い。そうすれば、ユーザは複数の割込みを扱う必要がなく、この同一の割込みの発生に応答して、次のデータを設定すれば良く、ソフト構造を簡略化することができる。
【００６５】
（第２の実施の形態）
図４を参照して、本発明の第２の実施の形態にかかる半導体集積回路について説明する。前述した第１の実施の形態では、音声データＤａおよびブザー音データＤｂのいずれも音声伸張回路１０４ａで生成される。また生成された音声データＤａおよびブザー音データＤｂはボリューム調整回路１０５およびＤＡＣ回路１０６を通してアナログ信号に変換され、音声信号Ｓａおよびブザー音信号Ｓｂとして半導体集積回路１００ａの端子から外部に出力される。
【００６６】
これに対し本実施の形態の半導体集積回路１００ｂでは、音声信号Ｓａは音声伸張回路１０４ｂ、ボリューム調整回路１０５およびＤＡＣ回路を含む図１と同様の回路で生成される。一方、ブザー音信号Ｓｂについては、タイマ回路１１７ｂでアナログのブザー音信号Ｓｂが生成される。これに伴って、半導体集積回路１００ｂの構成が半導体集積回路１００ａと若干異なっている。以下、異なる点を中心にして本実施の形態の構成および動作を説明する。
【００６７】
なお本実施の形態において、ＣＬＫジェネレータ１０２は本発明の第１のクロック生成手段を、音声伸張回路１０４ｂは本発明の音声データ生成手段を、タイマ回路１１７ｂは本発明の第２のクロック生成手段およびブザー音生成手段を、ＲＯＭ１２０は本発明の記憶手段を、音声・ブザー切換レジスタ１２８は本発明の音声・ブザー再生切換手段を、ＣＰＵ１３２は本発明の制御手段をそれぞれ構成する。更に音声伸張回路１０４ｂ、ボリューム調整回路１０５、ＤＡＣ回路１０６、タイマ回路１１７ｂ、音声・ブザー切換レジスタ１２８および各種レジスタは本発明の音声・ブザー再生手段を構成している。
【００６８】
半導体集積回路１００ａでは、マルチプレクサ１０３ａはメモリＩ／Ｆ１０１と音声伸張回路１０４ａの間に配置されているが、半導体集積回路１００ｂでは、マルチプレクサ１０３ｂはＤＡＣ回路１０６の出力側に配置されている。またマルチプレクサ１０３ｂはタイマ回路１１７ｂの出力とも接続されている。マルチプレクサ１０３ｂは、音声・ブザー切換レジスタ１２８に設定されている情報に基づき、ＤＡＣ回路１０６から入力される音声信号Ｓａおよびタイマ回路１１７ｂから入力されるブザー音信号Ｓｂのいずれか一方を出力する。
【００６９】
また半導体集積回路１００ａでは、ブザー再生期間設定レジスタ１２７は音声伸張回路１０４ａに接続されているが、半導体集積回路１００ｂでは、ブザー再生期間設定レジスタ１２７はタイマ回路１１７ｂに接続されている。また本実施の形態では、ＲＯＭ格納情報Ｉ１２０のうちブザー振幅情報Ｉ１２６が欠落している。これに伴って、ブザー振幅情報Ｉ１２６を設定するブザー振幅設定レジスタ１２６が不要となる。
【００７０】
次に、本実施の形態に係る半導体集積回路１００ｂの動作について説明する。音声・ブザー切換レジスタ１２８が音声に設定されている場合、音声伸張回路１０４ｂは、音声開始アドレス設定レジスタ１２１および音声再生期間設定レジスタ１２２に設定された情報（Ｉ１２１およびＩ１２２）に基づき、ＣＬＫジェネレータ１０２のクロックＣＬＫ１に同期して圧縮音声データＩ１２４を取り出して音声データＤａを生成する。このときタイマ回路１１７ｂの出力はマルチプレクサ１０３ｂによりハイインピーダンス状態もしくは回路から切断された状態となる。なお音声データＤａに基づいて音声信号Ｓａが生成されるまでの処理は、第１の実施の形態の処理と変わらないため、ここでは説明を省略する。
【００７１】
音声・ブザー切換レジスタ１２８がブザーに設定されている場合、タイマ回路１１７ｂはブザー周期設定レジスタ１２５に設定されたブザー周期情報Ｉ１２５に基づいて第２のクロックＣＬＫ２を生成する。タイマ回路１１７ｂは更に第２のクロックＣＬＫ２に基づいてＰＷＭ信号であるブザー音信号Ｓｂを生成する。またタイマ回路１１７ｂは、ブザー再生期間設定レジスタ１２７で設定された時間だけブザー音信号Ｓｂを出力する。このときＤＡＣ回路１０６の出力はマルチプレクサ１０３ｂによりハイインピーダンス状態もしくは回路から切断された状態となる。半導体集積回路１００ｂの出力端子には、ＬＰＦ１０７、アンプ１０８およびスピーカ１０９が接続されており、スピーカ１０９から音声もしくはブザー音が出力される。
【００７２】
なお、ブザー周期設定レジスタ１２５は、源発振もしくはシステムクロックをベースクロックとしたコンペアレジスタである。ブザー周期設定レジスタ１２５に対するベースクロック源として、ブザー用の発振子１１６を別に設けてもよい。またブザー再生期間設定レジスタ１２７はブザー周期設定レジスタ１２５で設定された周期をもとにしたコンペアレジスタである。
【００７３】
本実施の形態の構成を採用することにより、音声伸張回路１０４ｂの機能を単純化することができる。結果、半導体集積回路のコストダウンに寄与できる。
【００７４】
なお、本実施の形態において、音声・ブザー音に関係なく、１音声データもしくは１ブザー音信号の出力後に同一の割込信号が発生するようにしても良い。そうすれば、ユーザは複数の割込みを扱う必要がなく、この同一の割込みの発生に応答して次のデータを設定すれば良く、ソフト構造を簡略化することができる。
【００７５】
また本実施の形態において、音声伸張回路１０４ｂはＲＯＭ１２０に格納された圧縮音声データＩ１２４を伸張して音声データＤａを生成するものとした。しかしＲＯＭ１２０に格納されるデータは圧縮されていない音声データであってもよく、この場合、音声伸張回路１０４ｂは音声データを伸張することなく、データ再生だけを行う。
【００７６】
（第３の実施の形態）
図５および図６を参照して、本発明の第３の実施の形態にかかる半導体集積回路について説明する。前述した第１および第２の実施の形態では、音声の再生に関する情報を設定するレジスタとして音声開始アドレス設定レジスタ１２１、音声再生期間設定レジスタ１２２およびボリューム設定レジスタ１２３がそれぞれ設けられている。またブザー音の生成に関する情報を設定するレジスタとして、ブザー周期設定レジスタ１２５、ブザー振幅設定レジスタ１２６およびブザー再生期間設定レジスタ１２７がそれぞれ設けられている。しかし、音声とブザー音は同時に出力されることはないため、音声の再生に関する情報を設定するレジスタとブザー音の生成に関する情報を設定するレジスタを兼用することができる。
【００７７】
例えば、図１の半導体集積回路１００ａにおいて、音声再生期間設定レジスタ１２２とブザー再生期間設定レジスタ１２７を兼用してもよい。また、音声開始アドレス設定レジスタ１２１と、ブザー周期設定レジスタ１２５およびブザー振幅設定レジスタ１２６のいずれかを兼用してもよい。更にレジスタのサイズを合わせれば、音声開始アドレス設定レジスタ１２１に対し、ブザー周期設定レジスタ１２５とブザー振幅設定レジスタ１２６を兼用しても良い。
【００７８】
また図４の半導体集積回路１００ｂにおいてはブザー振幅設定レジスタ１２６は必要ない。音声で使用するレジスタのデータ再生期間のデータサイズとブザーで使用するデータ再生期間のデータサイズを同じサイズに合わせることで、ユーザはレジスタに一連のブザーおよび音声に関する情報を設定するだけでよく、ブザーおよび音声の切り分けをプログラムで考慮する必要がなくなる。
【００７９】
図５に本実施の形態に係る半導体集積回路１００ｃの構成を示す。レジスタ１２９は、図１に示す半導体集積回路１００ａの音声開始アドレス設定レジスタ１２１と、ブザー周期設定レジスタ１２５およびブザー振幅設定レジスタ１２６を兼用している。またレジスタ１３０は、半導体集積回路１００ａの音声再生期間設定レジスタ１２２とブザー再生期間設定レジスタ１２７を兼用している。
【００８０】
図６に、第１の実施の形態と同様の音声およびブザー音を再生する際に、各レジスタ１２８、１２９および１３０に設定される情報を示す。音声データに関する情報とブザー音データに関する情報は、レジスタ１２９および１３０に重なることなく設定される。すなわちレジスタ１２９については、音声開始アドレス情報Ｉ１２１とブザー周期情報ＩＩ１２５およびブザー振幅情報Ｉ１２６とが時分割で設定される。また、レジスタ１３０については、音声再生期間情報Ｉ１２２とブザー再生期間情報Ｉ１２７とが時分割に設定される。
【００８１】
上述したしたように、音声およびブザー音の再生に必要となるレジスタを兼用することによってレジスタの数を削減し、半導体集積回路のコストダウンを図ることができる。なお半導体集積回路１００ｃの動作は半導体集積回路１００ａのそれと変わらないため、説明を省略する。
【００８２】
（第４の実施形態）
図７に、本発明の第４の実施の形態に係る半導体集積回路を音声再生回路として採用した電子レンジの構成を示す。電子レンジ２００は、前述した実施の形態１〜３のいずれかに記載した半導体集積回路で構成されたマイクロコンピュータ（以降、「マイコン」と略記）２０１を含み、その他の構成としてＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）２０２、キー入力回路２０３、ヒーターリレー２０４、ロータリースイッチ２０５およびインバータ２０６を含む。更に電子レンジ２００は、マイコン２０１で再生された音声信号Ｓａおよびブザー音信号Ｓｂを音として出力するため、ＬＰＦ１０７、アンプ１０８およびスピーカ１０９を備えている。
【００８３】
マイコン２０１は、音声やブザー音の出力を含む電子レンジ２００のシステム制御を行う。マイコン２０１は、システム制御の中で音声またはブザー音を出力する条件が成立した場合、その出力端子から音声信号Ｓａまたはブザー音信号Ｓｂを出力する。出力された音声信号Ｓａまたはブザー音信号ＳｂはＬＰＦ５０２でフィルタリングされ、アンプ１０８で増幅された後、スピーカ１０９から音声またはブザー音として出力される。
【００８４】
本発明の半導体集積回路を用いることによって、圧電ブザーを使用した従来の電子レンジのシステム制御用マイコンで必要とされる端子数を削減することができ、またクリアで一定周期のブザー音を出力することができる。結果、端子数の少ないマイコンを用いることによるコスト削減効果や、マイコンの実装面積の縮小に伴うプリント基板製造コストの削減によるコスト削減効果が得られる。
【産業上の利用可能性】
【００８５】
本発明に係る半導体集積回路は、音響機器や白物家電を初めとして、音声再生技術を採用する電化製品に広く利用可能なものである。
【図面の簡単な説明】
【００８６】
【図１】本発明の第１の実施の形態にかかる半導体集積回路の構成を示すブロック図
【図２】図１に示す半導体集積回路におけるレジスタ設定の説明図
【図３】図１に示す半導体集積回路における音声伸張回路の動作の説明図
【図４】本発明の第２の実施の形態にかかる半導体集積回路の構成を示すブロック図
【図５】本発明の第３の実施の形態にかかる半導体集積回路の構成を示すブロック図
【図６】図５に示す半導体集積回路におけるレジスタ設定の説明図
【図７】本発明にかかる半導体集積回路を用いた電子レンジの構成を示すブロック図
【図８】従来の半導体集積回路の構成を示すブロック図
【図９】図８に示す半導体集積回路におけるレジスタ設定の説明図
【図１０】サンプリング周期とブザー周期の関係の説明図
【符号の説明】
【００８７】
１００ａ〜１００ｃ    半導体集積回路
１０１    メモリＩ／Ｆ
１０２    ＣＬＫジェネレータ
１０３ａ、１０３ｂ    マルチプレクサ
１０４ａ、１０４ｂ    音声伸張回路
１０５    ボリューム調整回路
１０６    ＤＡＣ回路
１０７    ＬＰＦ
１０８    アンプ
１０９    スピーカ
１１６    ブザー用発振子
１２０    ＲＯＭ
１２１    音声開始アドレス設定レジスタ
１２２    音声再生期間設定レジスタ
１２３    ボリューム設定レジスタ
１２４    圧縮音声データ
１２５    ブザー周期設定レジスタ
１２６    ブザー振幅設定レジスタ
１２７    ブザー再生期間設定レジスタ
１２８    音声・ブザー切換レジスタ
１２９、１３０    レジスタ
１３１    ＲＡＭ
１３２    ＣＰＵ
２００    電子レンジ
２０１    マイコン
２０２    ＬＣＤ
２０３    キー入力回路
２０４    ヒーターリレー
２０５    ロータリースイッチ
２０６    インバータ
【図１】
2009063820.tif 000003
【図２】
2009063820.tif 000004
【図３】
2009063820.tif 000005
【図４】
2009063820.tif 000006
【図５】
2009063820.tif 000007
【図６】
2009063820.tif 000008
【図７】
2009063820.tif 000009
【図８】
2009063820.tif 000010
【図９】
2009063820.tif 000011
【図１０】
2009063820.tif 000012