(57)【要約】【課題】透明基板に対して略水平方向の電界を用いて液晶分子の配向を制御する液晶表示装置おいて、静電気の放電に対する保護回路のトランジスタの絶縁破壊を抑止する。【解決手段】共通電極線１７に接続された第１の保護回路４０には、２つの薄膜トランジスタが配置されている。一方のＰチャネル型薄膜トランジスタＴＲＡでは、ゲート絶縁膜１３に覆われた能動層４２のソース４２ＳＡとゲート４４Ａが第１の電源線１０１に接続されており、そのドレイン４２Ｄは抵抗素子４５Ａの一方の端に接続されている。抵抗素子４５Ａの他方の端は、共通電極線１７と接続されている。同様に、他方のＮチャネル型薄膜トランジスタＴＲＢでは、能動層４２のソース４２ＳＢとゲート４４Ｂが第２の電源線１０２に接続されており、そのドレイン４２Ｄは抵抗素子４５Ｂの一方の端に接続されている。抵抗素子４５Ｂの他方の端は、共通電極線１７と接続されている。【選択図】図３
2009063695.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を有し、各画素は、
第１の基板と第２の基板に挟持された液晶層と、
前記第１の基板上に配置され共通電位が供給される共通電極線と、
前記第１の基板上に配置され前記共通電極線に接続された共通電極と、
前記共通電極と絶縁膜を介して対向配置され表示信号線を介して表示信号が供給される画素電極と、
前記第２の基板の液晶層と接しない側に配置され外部回路に接続された透明導電膜と、
第１の保護回路と、を備え、
前記第１の保護回路は、ソース及び第１のゲートが前記電源線に接続された第１のトランジスタと、一方の端が前記第１のトランジスタのドレインと接続され他方の端が前記共通電極線と接続された第１の抵抗素子と、を具備することを特徴とする液晶表示装置。
【請求項２】
プリチャージ信号を前記表示信号線に供給するプリチャージ信号線と、第２の保護回路と、を備え、
前記第２の保護回路は、ソース及び第２のゲートが前記電源線に接続された第２のトランジスタと、一方の端が前記第２のトランジスタのドレインと接続され他方の端が前記プリチャージ信号線と接続された第２の抵抗素子と、を具備することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
複数の画素を有し、各画素は、
第１の基板と第２の基板に挟持された液晶層と、
前記第１の基板上に配置され共通電位が供給される共通電極線と、
前記第１の基板上に配置され前記共通電極線に接続された共通電極と、
前記共通電極と絶縁膜を介して対向配置され表示信号線を介して表示信号が供給される画素電極と、
前記第２の基板の液晶層と接しない側に配置され外部回路に接続された透明導電膜と、
第１の保護回路と、を備え、
前記第１の保護回路は、ソースが前記電源線に接続されドレインが前記共通電極線に接続された第１のトランジスタと、一方の端が前記第１のトランジスタの第１のゲートと接続され他方の端が前記電源線と接続された第１の抵抗素子と、を具備することを特徴とする液晶表示装置。
【請求項４】
プリチャージ信号を前記表示信号線に供給するプリチャージ信号線と、第２の保護回路と、を備え、
前記第２の保護回路は、ソースが前記電源線に接続されドレインが前記プリチャージ信号線に接続された第２のトランジスタと、一方の端が前記第２のトランジスタの第２のゲートと接続され他方の端が前記電源線と接続された第２の抵抗素子と、を具備することを特徴とする請求項３に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、透明基板に対して略水平方向の電界を用いて液晶分子の配向を制御する液晶表示装置に関する。
【背景技術】
【０００２】
高いコントラスト及び広視野角が得られる液晶表示装置としては、液晶を挟持する２つの透明基板に対して略水平方向の電界を用いて液晶分子の配向を制御する液晶表示装置、即ち、ＦＦＳ（Fringe-Field Switching）モードやＩＰＳ（In-Plain Switching）モード等により動作する液晶表示装置が知られている。この液晶表示装置では、一方の透明基板に、表示信号が供給される画素電極と、共通電位が供給される共通電極の両者が配置される。
【０００３】
この液晶表示装置がＦＦＳモードである場合について説明すると、例えば、画素電極に複数の線状部及びスリットが交互に平行に配置され、画素電極と共通電極は絶縁膜を介して対向して配置される。この液晶表示装置では、外部から静電気が放電された場合に、その静電気を除くため、最上層に、外部回路と接続された透明導電膜を配置する場合がある。この場合の断面構成は例えば図７のようになる。ここでは、ノーマリーブラック型のＦＦＳモードとして説明する。
【０００４】
ガラス等からなる第１の透明基板１０と第２の透明基板３０が対向して配置されており、それらの間には、シール層２５を介して液晶層ＬＣが挟持されている。第１の透明基板１０には、バックライト等の光源ＢＬと対向して第１の偏光板ＰＬ１が配置されている。第１の透明基板１０の光源ＢＬと対向しない側には、表示部１Ａにおいて、画素トランジスタ（不図示）の能動層（不図示）を覆うゲート絶縁膜１３が配置されている。ゲート絶縁膜１３上には、ゲート電極として画素選択信号線（不図示）が配置されている。これらは層間絶縁膜１５に覆われている。
【０００５】
層間絶縁膜１５上には、コンタクトホール（不図示）を通して画素トランジスタのドレインと接続された表示信号線１６が配置されている。表示信号線１６には表示信号Ｖｓｉｇが供給される。また、層間絶縁膜１５上には、共通電位が供給される共通電極線１７が配置されている。共通電極線１７は、表示部１Ａの外側の全体又は一部を囲むように延びており、表示部１Ａの周囲に設けられた垂直駆動回路（不図示）、水平駆動回路（不図示）等に近接している。
【０００６】
また、層間絶縁膜１５上には、表示信号線１６に接続され、プリチャージ信号Ｖｄｓｄが供給されるプリチャージ信号線１８が配置されている。表示信号線１６、ソース電極、共通電極線１７、及びプリチャージ信号線１８はパッシベーション膜１９及び平坦化膜２０に覆われている。なお、パッシベーション膜１９は必ずしも必要ではない。
【０００７】
平坦化膜２０上には表示部１Ａ内に延びる共通電極２１が配置されている。共通電極２１は、表示部１Ａの外側において、パッシベーション膜１９及び平坦化膜２０に設けられたコンタクトホールＨ０を通して、共通電極線１７と接続されている。共通電極２１は、絶縁膜２２に覆われている。
【０００８】
絶縁膜２２上には、共通電極２１と対向して、画素トランジスタのソースと接続され表示信号Ｖｓｉｇが印加される画素電極２３が配置されている。画素電極２３は、複数の線状部とスリットＳを有し、配向膜２４に覆われている。この配向膜２４のラビング方向は、第１の偏光板ＰＬ１の透過軸と平行であるか、もしくは直交である。以降の説明では、例として、配向膜２４のラビング方向は第１の偏光板ＰＬ１の透過軸と平行であるものとして説明する。
【０００９】
共通電極２１、絶縁膜２２、画素電極２３は、表示信号Ｖｓｉｇを一定期間保持する保持容量を兼ねている。
【００１０】
第１の透明基板１０に対向して配置されたガラス等からなる第２の透明基板３０には、第１の透明基板１０と対向する側に、樹脂等からなるブラックマトリクス３１及びカラーフィルタ（不図示）が配置され、それらは配向膜３２に覆われている。この配向膜３２は、第１の透明基板１０側の配向膜２４と同じラビング方向を有している。
【００１１】
また、第２の透明基板３０には、第１の透明基板１０と対向しない側に、透明導電膜３３、及び第１の偏光板ＰＬ１の透過軸と直交する透過軸を有した第２の偏光板ＰＬ２が配置されている。透明導電膜３３は、例えばＩＴＯ（Indium Tin Oxide ）からなり、外部回路６と接続されている。この透明導電膜３３は、液晶表示装置に対して静電気が放電された場合、その電荷を徐々に外部回路６に移動させて、液晶表示装置に長時間帯電することを抑止する。
【００１２】
しかしながら、短時間に大量の電荷が液晶表示装置に帯電した場合、外部回路６に移動しきらない電荷が透明導電膜３３に残存してしまう。このとき、透明導電膜３３と共通電極２１との間に容量Ｃ１が存在することになり、共通電極線１７には、透明導電膜３３の電荷に応じて電荷が移動することになる。この電荷により共通電極線１７には過剰な電流が流れることになり、共通電極線１７に近接した垂直駆動回路や水平駆動回路等にクロストーク等の誤動作が生じる場合があった。また、透明導電膜３３とプリチャージ信号線１８の間にも容量Ｃ２が存在し、上記と同様の問題が生じていた。
【００１３】
これに対処するため、例えば、共通電極線１７に対しては、端子ＴＬ近傍において、図８に示すような保護回路８０が接続される。保護回路８０には、例えばＶＤＤ電位の第１の電源線１０１と、例えばＶＳＳ電位の第２の電源線１０２が接続されている。
【００１４】
保護回路８０には、ゲート絶縁膜１３に覆われた能動層のソース７２ＳＡとゲート７４Ａが第１の電源線１０１に接続され能動層のドレイン７２Ｄが共通電極線１７に接続されたＰチャネル型薄膜トランジスタＴＲＡが配置されている。即ちＰチャネル型薄膜トランジスタＴＲＡは、共通電極線１７から第１の電源線１０１へ向かう方向を順方向とするダイオードとして機能する。また、ゲート絶縁膜１３に覆われた能動層のソース７２ＳＢとゲート７４Ｂが第２の電源線１０２に接続され能動層のドレイン７２Ｄが共通電極線１７に接続されたＮチャネル型薄膜トランジスタＴＲＢが配置されている。即ちＮチャネル型薄膜トランジスタＴＲＢは、第２の電源線１０２から共通電極線１７へ向かう方向を順方向とするダイオードとして機能する。
【００１５】
この構成により、静電気の放電により共通電極線１７から端子ＴＬへ向かって流れる電流の一部は、Ｐチャネル型薄膜トランジスタＴＲＡを通って第１の電源線１０１へ流れ、また、Ｎチャネル型薄膜トランジスタＴＲＢを通って第２の電源線１０２に流れる。こうして、共通電極線１７に過剰な電流が流れることが抑止される。
【００１６】
なお、透明基板に対して略水平方向の電界を用いて液晶分子の配向を制御する液晶表示装置については、特許文献１に記載されている。
【特許文献１】特開２００２−２９６６１１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、上記保護回路８０では、静電気の放電により共通電極線１７の電位が急激に変化すると、Ｐチャネル型薄膜トランジスタＴＲＡ及びＮチャネル型薄膜トランジスタＴＲＢを構成するゲート絶縁膜の絶縁破壊が起こり、保護回路８０が機能しなくなるという問題が生じていた。
【課題を解決するための手段】
【００１８】
本発明の液晶表示装置は、複数の画素を有し、各画素は、第１の基板と第２の基板に挟持された液晶層と、第１の基板上に配置され共通電位が供給される共通電極線と、第１の基板上に配置され共通電極線に接続された共通電極と、共通電極と絶縁膜を介して対向配置され表示信号線を介して表示信号が供給される画素電極と、第２の基板の液晶層と接しない側に配置され外部回路に接続された透明導電膜と、第１の保護回路と、を備え、第１の保護回路は、ソース及び第１のゲートが電源線に接続された第１のトランジスタと、一方の端が第１のトランジスタのドレインと接続され他方の端が共通電極線と接続された第１の抵抗素子と、を具備することを特徴とする。
【００１９】
また、本発明は、上記構成に加えて、プリチャージ信号を表示信号線に供給するプリチャージ信号線と、第２の保護回路と、を備え、第２の保護回路は、ソース及び第２のゲートが電源線に接続された第２のトランジスタと、一方の端が第２のトランジスタのドレインと接続され他方の端がプリチャージ信号線と接続された第２の抵抗素子と、を具備することを特徴とする。
【００２０】
上記構成により、放電された静電気が共通電極線に流れる場合において、第１の保護回路では、第１の抵抗素子に応じて第１のトランジスタのドレインと共通電極線との間の時定数が大きくなるため、共通電極線からゲート絶縁膜に徐々に電圧が加わるようになる。その間に共通電極線の電位が元のレベルに戻るため、ゲート絶縁膜の絶縁破壊を抑止することができる。
【００２１】
同様に、放電された静電気がプリチャージ信号線に流れる場合においても、第２の保護回路では第２の抵抗素子によりゲート絶縁膜の絶縁破壊を抑止することができる。
【００２２】
また、本発明の液晶表示装置は、複数の画素を有し、各画素は、第１の基板と第２の基板に挟持された液晶層と、第１の基板上に配置され共通電位が供給される共通電極線と、第１の基板上に配置され共通電極線に接続された共通電極と、共通電極と絶縁膜を介して対向配置され表示信号線を介して表示信号が供給される画素電極と、第２の基板の液晶層と接しない側に配置され外部回路に接続された透明導電膜と、第１の保護回路と、を備え、第１の保護回路は、ソースが電源線に接続されドレインが共通電極線に接続された第１のトランジスタと、一方の端が第１のトランジスタの第１のゲートと接続され他方の端が電源線と接続された第１の抵抗素子と、を具備することを特徴とする。
【００２３】
また、本発明の液晶表示装置は、上記構成に加えて、プリチャージ信号を表示信号線に供給するプリチャージ信号線と、第２の保護回路と、を備え、第２の保護回路は、ソースが電源線に接続されドレインがプリチャージ信号線に接続された第２のトランジスタと、一方の端が第２のトランジスタの第２のゲートと接続され他方の端が電源線と接続された第２の抵抗素子と、を具備することを特徴とする。
【００２４】
上記構成により、放電された静電気が共通電極線に流れる場合において、第１の保護回路では、第１の抵抗素子に応じて第１のトランジスタのゲートとドレイン間の容量カップリングが大きくなるため、共通電極線からゲート絶縁膜に徐々に電圧が加わるようになる。その間に共通電極線の電位が元のレベルに戻るため、ゲート絶縁膜の絶縁破壊を抑止することができる。
【００２５】
同様に、放電された静電気がプリチャージ信号線に流れる場合においても、第２の保護回路では第２の抵抗素子によりゲート絶縁膜の絶縁破壊を抑止することができる。
【発明の効果】
【００２６】
本発明によれば、透明基板に対して略水平方向の電界を用いて液晶分子の配向を制御する液晶表示装置に対して、静電気が放電された場合においても、保護回路のトランジスタの絶縁破壊を抑止することができる。
【発明を実施するための最良の形態】
【００２７】
最初に、本発明の第１の実施形態に係る表示装置の平面構成について、図面を参照して説明する。ここでは、例としてＦＦＳモードの液晶表示装置について説明する。図１は、本発明の実施形態に係る液晶表示装置１を示す平面図である。図１のＸ−Ｘ線に沿った断面構成については、図７と同様であるため説明は省略する。また、図２は、図１の液晶表示装置１の等価回路図である。この液晶表示装置１の表示部１Ａには複数の画素ＰＸＬがマトリクス状に配置されているが、図２では、その中から隣接する４つの画素ＰＸＬのみを示している。
【００２８】
図１及び図２に示すように、液晶表示装置１の表示部１Ａの周囲には、各種の駆動信号が供給される端子を備えた端子部１Ｔ、垂直駆動回路２、水平駆動回路３、プリチャージ回路４が配置されている。端子部１ＴにはＦＰＣ５が接続され、ＦＰＣ５は外部回路６と接続している。この外部回路６は、図７と同様に、液晶表示装置１の透明導電膜３３と接続されている。
【００２９】
表示部１Ａでは、垂直駆動回路２から画素選択信号が供給される画素選択信号線１４と、水平駆動回路３から表示信号Ｖｓｉｇが供給される表示信号線１６の各交差点に対応して、複数の画素ＰＸＬが配置されている。各画素ＰＸＬには、画素選択信号線１４をゲート電極とした画素トランジスタＴＲ１が配置されている。画素トランジスタＴＲ１のドレインは表示信号線１６と接続され、そのソースは表示信号Ｖｓｉｇが印加される画素電極２３に接続されている。画素電極２３は、共通電極線１７に接続された共通電極２１と共に、表示信号Ｖｓｉｇに応じて液晶層ＬＣを制御する。その際、表示信号Ｖｓｉｇは、共通電極２１、絶縁膜２２、画素電極２３からなる保持容量によって一定期間保持される。
【００３０】
表示信号線１６には、プリチャージ回路４のプリチャージスイッチＴＲ３が制御信号ＤＳＧに応じてオンすることにより、プリチャージ信号線１８からバッファＢＦを通してプリチャージ信号Ｖｄｓｄが供給され、プリチャージが行われる。その後、画素選択信号に応じて画素トランジスタＴＲ１がオンすると、水平駆動回路３の水平スイッチＴＲ２がオンして、表示信号線１６に表示信号Ｖｓｉｇが供給される。このプリチャージ動作により、表示信号Ｖｓｉｇを供給する際の電力を低くすることができる。
【００３１】
この液晶表示装置１では、共通電極線１７は、端子部１Ｔから表示部１Ａの周囲に延びており、さらに第１の保護回路４０に接続されている。第１の保護回路４０には、例えばＶＤＤ電位（約５Ｖ〜１５Ｖ）の第１の電源線１０１と、例えばＶＳＳ電位（約−５Ｖ〜０Ｖ）の第２の電源線１０２が接続されている。また、プリチャージ信号線１８は、端子部１Ｔから表示部１Ａに延びており、第２の保護回路６０に接続されている。第２の保護回路６０には、第１の電源線１０１と第２の電源線１０２が接続されている。
【００３２】
以下に、第１の保護回路４０について説明する。図３は第１の保護回路４０の等価回路図であり、図４は、その構成例を示した平面図である。なお、第１の保護回路４０は、図４の構成に限らず、図３の等価回路を実現するものであれば、他の構成を有してもよい。
【００３３】
図３及び図４に示すように、第１の保護回路４０には、Ｐチャネル型薄膜トランジスタＴＲＡと、Ｎチャネル型薄膜トランジスタＴＲＢが配置されている。
【００３４】
Ｐチャネル型薄膜トランジスタＴＲＡでは、ゲート絶縁膜１３に覆われた能動層４２のソース４２ＳＡとゲート４４Ａが第１の電源線１０１に接続されており、そのドレイン４２Ｄは抵抗素子４５Ａの一方の端に接続されている。抵抗素子４５Ａの他方の端は、共通電極線１７と接続されている。抵抗素子４５Ａの抵抗値は、約５ｋΩ〜１００ｋΩであり、好ましくは数十ｋΩである。ここで、ソース４２ＳＡとゲート４４ＡはコンタクトホールＨ１，Ｈ２を通して第１の電源線１０１に接続される。ドレイン４２Ｄは配線４６とコンタクトホールＨ５を通して接続され、配線４６は、コンタクトホールＨ６を通して抵抗素子４５Ａの一方の端と接続される。抵抗素子４５Ａの他方の端はコンタクトホールＨ７を通して他の配線４７に接続され、配線４７はコンタクトホールＨ８を通して共通電極線１７と接続される。共通電極線１７は、端子ＴＬと接続された配線１７Ｔと、コンタクトホールＨ９を通して接続されている。
【００３５】
こうして、Ｐチャネル型薄膜トランジスタＴＲＡは、共通電極線１７から第１の電源線１０１へ向かう方向を順方向とするダイオードとして機能する。さらに、抵抗素子４５Ａに応じてドレイン４２Ｄと共通電極線１７との間の時定数が大きくなる。これにより、静電気の放電により共通電極線１７の電位が急激に変化して電流がＰチャネル型薄膜トランジスタＴＲＡを通して第１の電源線１０１に流れる場合においても、共通電極線１７からゲート絶縁膜１３に徐々に電圧が加わるようになる。その間に共通電極線１７の電位が元のレベルに戻るため、ゲート絶縁膜１３の絶縁破壊を抑止することができる。
【００３６】
同様に、Ｎチャネル型薄膜トランジスタＴＲＢでは、ゲート絶縁膜１３に覆われた能動層４２のソース４２ＳＢとゲート４４Ｂが、コンタクトホールＨ３，Ｈ４を通して第２の電源線１０２に接続されており、そのドレイン４２ＤはコンタクトホールＨ５を通して配線４６に接続され、配線４６を介して、抵抗素子４５Ａと一体形成された抵抗素子４５Ｂの一方の端に接続されている。抵抗素子４５Ｂの抵抗値は、抵抗素子４５Ａと同様である。なお、抵抗素子４５Ａと抵抗素子４５Ｂは、図４に示すように一体として形成されてもよく、もしくは個別に形成されてもよい。このＮチャネル型薄膜トランジスタＴＲＢにおいても、第２の電源線１０２から共通電極線１７へ向かう方向を順方向とするダイオードとして機能する。さらに、抵抗素子４５Ｂに応じてドレイン４２Ｄと共通電極線１７との間の時定数が大きくなる。これにより、上記と同様に、静電気の放電により共通電極線１７の電位が急激に変化して電流がＮチャネル型薄膜トランジスタＴＲＢを通して第２の電源線１０２に流れる場合においても、ゲート絶縁膜１３の絶縁破壊を抑止することができる。
【００３７】
この第１の保護回路４０の構成は、プリチャージ信号線１８に接続された第２の保護回路６０に対しても適用できる。この場合、図３及び図４の構成において、共通電極線１７の替わりに、プリチャージ信号線１８を抵抗素子４５Ａ，４５Ｂに接続すればよい。
【００３８】
以下に、この液晶表示装置の通常の光学的動作の一例について図７を参照して説明する。共通電極２１と画素電極２３の間に電界が生じないオフ状態では、液晶層ＬＣの液晶分子Ｍはホモジニアス配向されており、その長軸方向は、第１の偏光板ＰＬ１の透過軸と平行である。このとき、第１の偏光板ＰＬ１によって直線偏光された光源ＢＬの光は、そのままの偏光軸で液晶層ＬＣを透過して第２の偏光板ＰＬ２に入射する。しかし、この光は、その偏光軸が第２の偏光板ＰＬ２の透過軸と直交するため、第２の偏光板ＰＬ２によって吸収される。即ち、黒表示（ノーマリーブラック）となる。
【００３９】
一方、共通電極２１と画素電極２３の間に電界が生じるオン状態では、この電界に応じて、液晶層ＬＣの液晶分子Ｍの長軸は、第１の透明基板１０に対して略水平に回転する。このとき、第１の偏光板ＰＬ１によって直線偏光された光源ＢＬの光は、液晶層ＬＣにおける複屈折により楕円偏光となり、第２の偏光板ＰＬ２に入射する。この楕円偏光のうち、第２の偏光板ＰＬ２の透過軸と一致する成分が出射され、白表示となる。
【００４０】
以下に、本発明の第２の実施形態として、上記第１の保護回路４０の変形例について図面を参照して説明する。他の構成及び動作については第１の実施形態と同様である。図５は本実施形態における第１の保護回路５０の等価回路図であり、図６は、その構成例を示した平面図である。なお、第１の保護回路５０は、図６の構成に限らず、図５の等価回路を実現するものであれば、他の構成を有してもよい。図５及び図６では、図１乃至図４に示したものと同じ構成要素については、同一の符号を付して説明を省略する。
【００４１】
図５及び図６に示すように、この第１の保護回路５０のＰチャネル型薄膜トランジスタＴＲＡでは、ゲート絶縁膜１３に覆われた能動層５２のソース５２ＳＡが第１の電源線１０１に接続されており、能動層５２のドレイン５２Ｄが共通電極線１７に接続されている。Ｐチャネル型薄膜トランジスタＴＲＡのゲート５４Ａと第１の電源線１０１との間には、抵抗素子５５Ａが接続されている。抵抗素子５５Ａの抵抗値は、約５ｋΩ〜１００ｋΩであり、好ましくは数十ｋΩである。
【００４２】
ここで、ドレイン５２Ｄは、コンタクトホールＨ１０を通して配線５６と接続されており、配線５６はコンタクトホールＨ１１を通して共通電極線１７と接続されている。このドレイン５２Ｄは、Ｎチャネル型薄膜トランジスタＴＲＢのドレインと共通している。また、ゲート５４Ａは、コンタクトホールＨ１２を通して配線５７Ａと接続され、配線５７ＡはコンタクトホールＨ１３を通して抵抗素子５５Ａの一方の端と接続されている。抵抗素子５５Ａの他方の端は、コンタクトホールＨ１４を通して第１の電源線１０１と接続されている。
【００４３】
こうして、Ｐチャネル型薄膜トランジスタＴＲＡは、共通電極線１７から第１の電源線１０１へ向かう方向を順方向とするダイオードとして機能する。さらに、抵抗素子５５Ａに応じてドレイン５２Ｄとゲート５４Ａの間で容量カップリングが増大する。これにより、静電気の放電により共通電極線１７の電位が急激に変化して電流がＰチャネル型薄膜トランジスタＴＲＡを通して第１の電源線１０１に流れる場合においても、共通電極線１７からゲート絶縁膜１３に徐々に電圧が加わるようになる。その間に共通電極線１７の電位が元のレベルに戻るため、ゲート絶縁膜１３の絶縁破壊を抑止することができる。
【００４４】
Ｎチャネル型薄膜トランジスタＴＲＢについても同様に、ゲート５４Ｂと第２の電源線１０２の間に、抵抗素子５５Ｂが接続されている。抵抗素子５５Ｂの抵抗値は、抵抗素子５５Ａと同様である。ゲート５４ＢはコンタクトホールＨ１５を通して配線５７Ｂに接続されており、配線５７Ｂは、コンタクトホールＨ１６を通して抵抗素子５５Ｂの一方の端と接続されている。抵抗素子５５Ｂの他方の端は、コンタクトホールＨ１７を通して第２の電源線１０２に接続されている。
【００４５】
こうして、Ｎチャネル型薄膜トランジスタＴＲＢは、第２の電源線１０２から共通電極線１７へ向かう方向を順方向とするダイオードとして機能する。さらに、抵抗素子５５Ｂに応じてドレイン５２Ｄとゲート５４Ｂの間で容量カップリングが増大する。これにより、上記と同様に、静電気の放電により共通電極線１７の電位が急激に変化して電流がＮチャネル型薄膜トランジスタＴＲＢを通して第２の電源線１０２に流れる場合においても、ゲート絶縁膜１３の絶縁破壊を抑止することができる。
【００４６】
この第１の保護回路５０の構成は、プリチャージ信号線１８に接続された第２の保護回路６０に対しても適用できる。この場合、図５及び図６の構成において、共通電極線１７の替わりに、プリチャージ信号線１８をドレイン５２Ｄに接続すればよい。
【００４７】
なお、上記第１及び第２の実施形態では、プリチャージ回路４を具備するものとしたが、本発明は、プリチャージ回路４を具備しない液晶表示装置に対しても適用できる。この場合、プリチャージ信号線１８及び第２の保護回路６０は配置されない。
【００４８】
また、上記第１及び第２の実施形態では、画素ＰＸＬはノーマリーブラック型のＦＦＳモードにより動作するものとしたが、本発明はこれに限定されない。即ち、本発明は、ノーマリーホワイト型のＦＦＳモードにより動作する液晶表示装置についても適用される。この場合、第１の偏光板ＰＬ１及び第２の偏光板ＰＬ２の透過軸、配向膜２４，３２のラビング方向の関係をノーマリーブラック型に対応して変更すればよい。
【００４９】
また、上記実施形態では、画素ＰＸＬはＦＦＳモードにより動作するものとしたが、本発明はこれに限定されない。即ち、本発明は、第１の透明基板１０に対して略水平方向の電界を用いて液晶層ＬＣを制御するものであれば、上記以外のモードで動作する液晶表示装置についても適用される。例えば、画素ＰＸＬはＩＰＳモードにより動作するものであってもよい。この場合、同一の透明基板上に、線状の画素電極及び共通電極が、所定の間隔で交互に配置され、画素電極と共通電極の重なりにより保持容量を形成できないため、別に保持容量を形成する構成となる。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１の実施形態による液晶表示装置を示す平面図である。
【図２】図１の表示部の等価回路図である。
【図３】図１の第１の保護回路の等価回路図である。
【図４】図１の第１の保護回路を示す平面図である。
【図５】本発明の第２の実施形態による液晶表示装置の第１の保護回路の等価回路図である。
【図６】図６の第１の保護回路を示す平面図である。
【図７】従来例による液晶表示装置の断面図である。
【図８】図７の保護回路の等価回路図である。
【符号の説明】
【００５１】
１  液晶表示装置            １Ａ  表示部
２  垂直駆動回路            ３  水平駆動回路  
４  プリチャージ回路        ５  ＦＰＣ
６  外部回路                １０  第１の透明基板
１３  ゲート絶縁膜          １４  画素選択信号線
１５  層間絶縁膜            
１６  表示信号線            １７  共通電極線
１８  プリチャージ信号線    １９  パッシベーション膜
２０  平坦化膜              ２１  共通電極
２２  絶縁膜                ２３  画素電極
２４，３２  配向膜          ３０  第２の透明基板
３１  ブラックマトリクス    ３３  透明導電膜
４０  第１の保護回路        ４２Ｄ，５２Ｄ  ドレイン
４２ＳＡ，４２ＳＢ，５２ＳＡ，５２ＳＢ，７２ＳＡ，７２ＳＢ  ソース
４４Ａ，４４Ｂ，５４Ａ，５４Ｂ，７４Ａ，７４Ｂ  ゲート
４５Ａ，４５Ｂ，５５Ａ，５５Ｂ  抵抗素子
４６，４７，５６，５７Ａ，５７Ｂ  配線
６０  第２の保護回路        ８０  保護回路
ＴＲＡ  Ｐチャネル型薄膜トランジスタ
ＴＲＢ  Ｎチャネル型薄膜トランジスタ
ＰＬ１  第１の偏光板        ＰＬ２  第２の偏光板
ＰＸＬ  画素                ＬＣ  液晶層
ＢＬ  光源                  ＴＲ１  画素トランジスタ
ＴＲ２  水平スイッチ        ＴＲ３  プリチャージスイッチ
Ｈ０〜Ｈ１７  コンタクトホール
【図１】
2009063695.tif 000003
【図２】
2009063695.tif 000004
【図３】
2009063695.tif 000005
【図４】
2009063695.tif 000006
【図５】
2009063695.tif 000007
【図６】
2009063695.tif 000008
【図７】
2009063695.tif 000009
【図８】
2009063695.tif 000010