(57)【要約】【課題】画像表示における処理速度の高い撮像装置を提供する。【解決手段】このＣＭＯＳイメージセンサ（撮像装置）は、電子を蓄積するとともに、転送するための電子蓄積部３ｂと、電子蓄積部３ｂに電子を蓄積させるための蓄積ゲート電極１０と、電子を電圧に変換するためのフローティングディフュージョン領域５と、電子を電子蓄積部３ｂからフローティングディフュージョン領域５に転送させるための読出ゲート電極１１と、電子を衝突電離させて増倍させるための電子増倍部３ａと、電子を増倍させるための増倍ゲート電極８とを備え、電子蓄積部３ｂに電子を蓄積する際および電子をフローティングディフュージョン領域５に転送する際に、蓄積ゲート電極１０にオフ電圧（０Ｖ）が印加されるように構成されている。【選択図】図２
2009147064.tif 000002
【特許請求の範囲】
【請求項１】
信号電荷を蓄積するとともに、転送するための電荷蓄積部と、
前記電荷蓄積部に信号電荷を蓄積させるための第１電極と、
信号電荷を電圧に変換するための電圧変換部と、
前記第１電極と前記電圧変換部との間に設けられ、前記電荷蓄積部に蓄積された信号電荷を前記電圧変換部に転送させるための第２電極と、
前記電荷蓄積部に蓄積された信号電荷を衝突電離させて増加させるための電荷増加部と、
衝突電離により信号電荷を増加させるための第３電極とを備え、
前記電荷蓄積部に信号電荷を蓄積する際および信号電荷を前記電圧変換部に転送する際に、前記第１電極に第１の電圧が印加されるように構成されている、撮像装置。
【請求項２】
前記第１電極に印加される前記第１の電圧は、低電位側の電圧である、請求項１に記載の撮像装置。
【請求項３】
少なくとも前記第１電極、前記第２電極および前記第３電極の下方に設けられ、信号電荷を転送する経路を形成するための不純物領域をさらに備え、
前記電荷蓄積部に信号電荷を蓄積する際および信号電荷を前記電圧変換部に転送する際に、前記第１電極に前記低電位側の第１の電圧が印加されるとともに、前記第２電極に高電位側の第２の電圧が印加されるように構成され、
前記第１電極に前記低電位側の第１の電圧を印加した際の前記第１電極の下方に対応する不純物領域の電位は、前記第２電極に前記高電位側の第２の電圧を印加した際の前記第２電極の下方に対応する不純物領域の電位よりも低くなるように構成されている、請求項２に記載の撮像装置。
【請求項４】
信号電荷を増加する際に前記第３電極に高電位側の第３の電圧を印加するように構成され、
前記第１電極と前記第３電極との間に設けられ、信号電荷を転送するための第４電極をさらに備え、
前記電荷蓄積部と前記電荷増加部との間で信号電荷を転送する際に、前記第４電極に高電位側の第４の電圧を印加するように構成され、
前記第１電極に前記低電位側の第１の電圧を印加した際の前記第１電極の下方に対応する不純物領域の電位は、前記第４電極に前記高電位側の第４の電圧を印加した際の前記第４電極の下方に対応する不純物領域の電位よりも低くなるように構成され、
前記第１電極に前記低電位側の第１の電圧を印加した状態で、前記第３電極に前記高電位側の第３の電圧を印加するとともに、前記第４電極に前記高電位側の第４の電圧を印加することにより、前記電荷蓄積部に蓄積された信号電荷を前記電子増加部に転送するとともに、増加するように構成されている、請求項４に記載の撮像装置。
【請求項５】
前記第１電極に前記低電位側の第１の電圧を印加した状態で、前記電荷蓄積部から前記電荷増加部への信号電荷の転送による信号電荷の増加動作と、前記電荷増加部から前記電荷蓄積部への信号電荷の転送動作とを交互に繰り返し行うように構成されている、請求項４に記載の撮像装置。
【請求項６】
前記第１電極と前記第３電極との間に設けられ、信号電荷を転送するための第４電極をさらに備え、
信号電荷を増加する際に前記第３電極に高電位側の第３の電圧を印加するように構成され、
前記電荷蓄積部と前記電荷増加部との間で信号電荷を転送する際に、前記第４電極に高電位側の第４の電圧を印加するように構成され、
前記高電位側の第２の電圧、第３の電圧および第４の電圧はオン電圧であるとともに、前記低電位側の第１の電圧はオフ電圧である、請求項３〜５のいずれか１項に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置に関し、特に、信号電荷を蓄積させるための電極を備えた撮像装置に関する。
【背景技術】
【０００２】
従来、電子（信号電荷）を蓄積させるための電極を備えた撮像装置が知られている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１には、光電変換により入射した光を電子に変換するためのフォトダイオードと、フォトダイオードに蓄積された電荷を転送するための電極と、フォトダイオードから転送された電荷を増加させるための電極と、増加された電荷を電気信号に変換するためのフローティングディフュージョン領域に転送するための電極とを備えたＣＭＯＳイメージセンサが開示されている。
【０００４】
【特許文献１】特開２００７−２３５０９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記特許文献１に記載の撮像装置にあっては、デジタルカメラなどの製品に適したものであるが、撮像装置については画像表示における更なる処理速度の向上が望まれている。
【０００６】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、画像表示における処理速度の高い撮像装置を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、この発明の一の局面における撮像装置は、信号電荷を蓄積するとともに、転送するための電荷蓄積部と、電荷蓄積部に信号電荷を蓄積させるための第１電極と、信号電荷を電圧に変換するための電圧変換部と、第１電極と電圧変換部との間に設けられ、電荷蓄積部に蓄積された信号電荷を電圧変換部に転送させるための第２電極と、電荷蓄積部に蓄積された信号電荷を衝突電離させて増加させるための電荷増加部と、衝突電離により信号電荷を増加させるための第３電極とを備え、電荷蓄積部に信号電荷を蓄積する際および信号電荷を電圧変換部に転送する際に、第１電極に第１の電圧が印加されるように構成されている。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施形態を図面に基づいて説明する。
【０００９】
（第１実施形態）
図１は、本発明の第１実施形態によるＣＭＯＳイメージセンサの全体構成を示した平面図である。また、図２および図３は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。また、図４は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの画素を示した平面図であり、図５は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの回路構成を示した回路図である。まず、図１〜図５を参照して、第１実施形態によるＣＭＯＳイメージセンサの構造について説明する。なお、第１実施形態では、撮像装置の一例であるアクティブ（Ａｃｔｉｖｅ）型のＣＭＯＳイメージセンサに本発明を適用した場合について説明する。
【００１０】
第１実施形態によるＣＭＯＳイメージセンサは、図１に示すように、マトリクス状（行列状）に配置された複数の画素５０を含む撮像部５１と、行選択レジスタ５２と、列選択レジスタ５３とを備えている。
【００１１】
第１実施形態によるＣＭＯＳイメージセンサの画素５０の断面構造としては、図２および図３に示すように、ｎ型シリコン基板（図示せず）の表面上に形成されたｐ型ウェル領域１の表面に、各画素５０をそれぞれ分離するための素子分離領域２が形成されている。また、素子分離領域２によって囲まれる各画素５０のｐ型ウェル領域１の表面には、ｎ−型不純物領域からなる転送チャネル３を挟むように所定の間隔を隔てて、フォトダイオード部（ＰＤ）４およびｎ型不純物領域からなるフローティングディフュージョン領域５（ＦＤ）が形成されている。なお、転送チャネル３およびフローティングディフュージョン領域５は、それぞれ、本発明の「不純物領域」および「電圧変換部」の一例である。
【００１２】
フォトダイオード部４は、入射光量に応じて電子を生成するとともに、その生成された電子を蓄積する機能を有する。また、フォトダイオード部４は、素子分離領域２に隣接するとともに、転送チャネル３に隣接するように形成されている。また、フローティングディフュージョン領域５は、転送された電子による電荷信号を保持するとともに、この電荷信号を電圧に変換する機能を有する。また、フローティングディフュージョン領域５は、素子分離領域２に隣接するとともに、転送チャネル３に隣接するように形成されている。これにより、フローティングディフュージョン領域５は、転送チャネル３を介してフォトダイオード部４と対向するように形成されている。
【００１３】
また、転送チャネル３の上面上には、ＳｉＯ２からなるゲート絶縁膜６が形成されている。また、ゲート絶縁膜６上には、転送ゲート電極７と、増倍ゲート電極８と、転送ゲート電極９、蓄積ゲート電極１０および読出ゲート電極１１とが、フォトダイオード部４側からフローティングディフュージョン領域５側に向かってこの順番に形成されている。また、フローティングディフュージョン領域５を読出ゲート電極１１と挟むような位置に、ゲート絶縁膜６を介してリセットゲート電極１２が形成されているとともに、リセットゲート電極１２を挟んでフローティングディフュージョン領域５と対向する位置に、リセットドレイン領域１３が形成されている。また、増倍ゲート電極８下の転送チャネル３には、電子増倍部３ａが設けられているとともに、蓄積ゲート電極１０下の転送チャネル３には、電子蓄積部３ｂが設けられている。なお、増倍ゲート電極８、転送ゲート電極９、蓄積ゲート電極１０および読出ゲート電極１１は、それぞれ、本発明の「第３電極」、「第４電極」、「第１電極」および「第２電極」の一例である。また、電子増倍部３ａは、本発明の「電荷増加部」の一例であるとともに、電子蓄積部３ｂは、本発明の「電荷蓄積部」の一例である。
【００１４】
また、転送ゲート電極７は、フォトダイオード部４と増倍ゲート電極８との間に形成されている。また、読出ゲート電極１１は、蓄積ゲート電極１０とフローティングディフュージョン領域５との間に形成されている。また、読出ゲート電極１１は、フローティングディフュージョン領域５と隣接するように形成されている。
【００１５】
また、転送チャネル３の蓄積ゲート電極１０下の領域（電子蓄積部３ｂ）における不純物濃度は、蓄積ゲート電極１０以外の電極下の領域における不純物濃度よりも高くなるように構成されている。具体的には、たとえば、ゲート絶縁膜６が約５０ｎｍの厚みを有する条件下において、蓄積ゲート電極１０以外の電極下の不純物領域（転送チャネル３）における不純物のピーク濃度が約８．５×１０１６ｃｍ-3であるのに対して、蓄積ゲート電極１０下の不純物領域（電子蓄積部３ｂ）における不純物のピーク濃度は、約２．５×１０１７ｃｍ-3になるように構成されている。また、不純物として、たとえば、Ａｓ（砒素）などが注入されているとともに、ピーク濃度の深さが転送チャネル３の表面から約０．１μｍ程度の位置になるように構成されている。これにより、第１実施形態では、各電極にそれぞれ同じレベルの信号を供給した際（同じ電圧を印加した際）に、蓄積ゲート電極１０下の転送チャネル３の電位が、蓄積ゲート電極１０以外の電極下の転送チャネル３の電位よりも高くなるように構成されている。
【００１６】
また、図３〜図５に示すように、転送ゲート電極７、増倍ゲート電極８、転送ゲート電極９、蓄積ゲート電極１０および読出ゲート電極１１には、それぞれ、コンタクト部７ａ、８ａ、９ａ、１０ａおよび１１ａを介して、電圧制御のためのクロック信号Φ１、Φ２、Φ３、Φ４およびΦ５を供給する配線層２０、２１、２２、２３および２４が電気的に接続されている。なお、この配線層２０、２１、２２、２３および２４は、行毎に形成されているとともに、各行の複数の画素５０の転送ゲート電極７、増倍ゲート電極８、転送ゲート電極９、蓄積ゲート電極１０および読出ゲート電極１１にそれぞれ電気的に接続されている。また、フローティングディフュージョン領域５には、コンタクト部５ａを介して信号を取り出すための信号線２５が電気的に接続されている。
【００１７】
また、図４および５に示すように、各々の画素５０は、転送ゲート電極７と、増倍ゲート電極８と、転送ゲート電極９と、蓄積ゲート電極１０と、読出ゲート電極１１と、リセットゲート電極１２を含むリセットゲートトランジスタＴｒ１と、増幅トランジスタＴｒ２と、画素選択トランジスタＴｒ３とを備えている。転送ゲート電極７には、フォトダイオード部４が接続されている。また、リセットゲートトランジスタＴｒ１のリセットゲート電極１２には、コンタクト部１２ａを介してリセットゲート線３０が接続されており、リセット信号が供給される。リセットゲートトランジスタＴｒ１のドレイン（リセットドレイン１３）は、コンタクト部１３ａを介して電源電位（ＶＤＤ）線３１に接続される。また、リセットゲートトランジスタＴｒ１のソースおよび読出ゲート電極１１のソースを構成するフローティングディフュージョン領域５と増幅トランジスタＴｒ２のゲート４０とは、コンタクト部５ａおよび４０ａを介して信号線２５により接続されている。また、増幅トランジスタＴｒ２のソースには、画素選択トランジスタＴｒ３のドレインが接続されている。また、画素選択トランジスタＴｒ３のゲート４１には、コンタクト部４１ａを介して行選択線３２が接続されるとともに、ソースには、コンタクト部４２を介して出力線３３が接続されている。
【００１８】
また、第１実施形態におけるＣＭＯＳイメージセンサは、上記の回路構成を行うことにより、配線数およびデコードのためのトランジスタ数を減らすように構成されている。これにより、ＣＭＯＳイメージセンサの全体的な小型化が可能なように構成されている。なお、この回路構成を行うことにより、読出ゲート電極１１のオンオフ制御は行毎に行われる一方で、読出ゲート電極１１以外のゲート電極のオンオフ制御は、画素５０全体に対して一斉に行われる。
【００１９】
また、図３に示すように、転送ゲート電極７、転送ゲート電極９、蓄積ゲート電極１０および読出ゲート電極１１に、それぞれ、配線層２０、２２、２３および２４を介してクロック信号Φ１、Φ３、Φ４およびΦ５のオン信号（Ｈレベルの信号）が供給されている場合には、転送ゲート電極７、転送ゲート電極９、蓄積ゲート電極１０および読出ゲート電極１１に約２．９Ｖの電圧が印加されるように構成されている。なお、転送ゲート電極７および読出しゲート電極１１に、オン信号（Ｈレベルの信号）が供給される場合に印加される電圧は、それぞれ、本発明の「高電位側の第４の電圧」および「高電位側の第２の電圧」の一例である。
【００２０】
また、転送ゲート電極７、転送ゲート電極９、蓄積ゲート電極１０および読出ゲート電極１１に約２．９Ｖの電圧が印加される場合（Ｈレベルの信号が供給される場合）には、転送ゲート電極７下、転送ゲート電極９下および読出ゲート電極１１下の転送チャネル３が約４Ｖの電位に調整された状態になるとともに、高濃度に構成された蓄積ゲート電極１０下の転送チャネル３（電子蓄積部３ｂ）が約６Ｖの電位に調整された状態になるように構成されている。
【００２１】
また、増倍ゲート電極８に配線層２１からクロック信号Φ２のオン信号（Ｈレベルの信号）が供給されている場合には、増倍ゲート電極９に約２４Ｖの電圧が印加されるように構成されている。これにより、増倍ゲート電極９にクロック信号Φ２のオン信号（Ｈレベルの信号）が供給されている場合には、増倍ゲート電極９下の転送チャネル３が約２５Ｖの高い電位に調整された状態になるように構成されている。なお、増倍ゲート電極８にオン信号（Ｈレベルの信号）が供給される場合に印加される電圧は、本発明の「高電位側の第３の電圧」の一例である。
【００２２】
また、転送ゲート電極７、増倍ゲート電極８、転送ゲート電極９、蓄積ゲート電極１０および読出ゲート電極１１に、それぞれ、クロック信号Φ１、Φ２、Φ３、Φ４およびΦ５のオフ信号（Ｌレベルの信号）が供給されている場合には、転送ゲート電極７、増倍ゲート電極８、転送ゲート電極９、蓄積ゲート電極１０および読出ゲート電極１１に約０Ｖの電圧が印加されるように構成されている。このとき、第１実施形態では、転送チャネル３において、転送ゲート電極７下、増倍ゲート電極８下、転送ゲート電極９および読出ゲート電極１１下の転送チャネル３が、約１.５Ｖの電位に調整された状態となるとともに、高濃度に構成された蓄積ゲート電極１０下の転送チャネル３（電子蓄積部３ｂ）の電位は、約３．５Ｖの電位に調整された状態となるように構成されている。なお、蓄積ゲート電極１０にオフ信号（Ｌレベルの信号）が供給される場合に印加される電圧は、本発明の「低電位側の第１の電圧」の一例である。
【００２３】
以上により、第１実施形態では、オフ信号が供給された際の蓄積ゲート電極１０の電位（約３．５Ｖ）は、オフ信号が供給された際の転送ゲート電極９下および読出ゲート電極１１下の転送チャネル３の電位（約１．５Ｖ）よりも大きくなるように構成されている。また、オフ信号が供給された際の蓄積ゲート電極１０の電位（約３．５Ｖ）は、オン信号が供給された際の転送ゲート電極９下および読出ゲート電極１１下の転送チャネル３の電位（約４Ｖ）よりも小さくなるように構成されている。
【００２４】
また、フローティングディフュージョン領域５は、約５Ｖの電位になるように調整されている。また、リセットドレイン領域１３は、約５Ｖの電位になるように調整されているとともに、フローティングディフュージョン領域５に保持された電子の排出部としての機能を有する。
【００２５】
また、転送ゲート電極７は、オン信号が供給されることにより、フォトダイオード部４により生成された電子を、転送ゲート電極７下の転送チャネル３を介して増倍ゲート電極８下の転送チャネル３に位置する電子増倍部３ａに転送する機能を有している。また、転送ゲート電極７下の転送チャネル３は、転送ゲート電極７にオフ信号（Ｌレベルの信号）が供給されている場合には、フォトダイオード部４と、増倍ゲート電極８下の転送チャネル３（電子増倍部３ａ）とを区分する分離障壁として機能する。
【００２６】
また、増倍ゲート電極８は、オン信号が供給されることにより、増倍ゲート電極８下の転送チャネル３に位置する電子増倍部３ａに高電界が印加されるように構成されている。そして、フォトダイオード部４から転送ゲート電極７下の転送チャネル３を介して転送された電子が、電子増倍部３ａに発生した高電界により加速するとともに、不純物領域における格子原子との衝突電離によって増倍されるように構成されている。
【００２７】
また、転送ゲート電極９は、オン信号が供給されることにより、増倍ゲート電極８下の転送チャネル３（電子増倍部３ａ）と、蓄積ゲート電極１０下の転送チャネル３に設けられた電子蓄積部３ｂとの間において、電子を転送する機能を有する。また、転送ゲート電極９は、オフ信号が供給されることにより、増倍ゲート電極８下の電子増倍部３ａと蓄積ゲート電極１０下の電子蓄積部３ｂとの間を電子が転送するのを抑制するための電荷転送障壁として機能する。
【００２８】
また、読出ゲート電極は、オン信号（Ｈレベルの信号）が供給されることにより、蓄積ゲート電極１０下の転送チャネル３（電子蓄積部３ｂ）に蓄積された電子をフローティングディフュージョン領域５に転送する機能を有する。また、読出ゲート電極１１にオフ信号（Ｌレベルの信号）が供給されている場合には、蓄積ゲート電極１０下の転送チャネル３（電子蓄積部３ｂ）とフローティングディフュージョン領域５とを区分する機能を有する。
【００２９】
図６および図８は、本発明の第１実施形態によるＣＭＯＳイメージセンサの電子の転送および増倍動作を説明するための信号波形図である。図７および図９は、本発明の第１実施形態によるＣＭＯＳイメージセンサの電子の転送動作および増倍動作を説明するためのポテンシャル図である。次に、図６〜図９を参照して、第１実施形態によるＣＭＯＳイメージセンサの電子の転送動作および増倍動作について説明する。
【００３０】
まず、フォトダイオード部４に光が入射されると、光電変換により、フォトダイオード部４に電子が生成される。そして、図６および図７に示す期間Ａにおいて、増倍ゲート電極８に約２４Ｖの電圧が印加された後に、転送ゲート電極７に約２．９Ｖの電圧が印加される。これにより、増倍ゲート電極８下の転送チャネル３の電位が約２５Ｖの高い電位に調整された状態で、転送ゲート電極７下の転送チャネル３の電位が約４Ｖに調整される。このとき、フォトダイオード部４（約３Ｖ）により生成された電子は、転送ゲート電極７下の転送チャネル３（約４Ｖ）を介して、より高電位（約２５Ｖ）である増倍ゲート電極８下の転送チャネル３（電子増倍部３ａ）に転送されるとともに、電子は、電子増倍部３ａにおいて衝突電離することにより増倍される。
【００３１】
次に、期間Ｂにおいて、転送ゲート電極９に約２．９Ｖの電圧が印加された後に、増倍ゲート電極８に約０Ｖの電圧を印加する。これにより、電子は、増倍ゲート電極８下の電子増倍部３ａ（約１．５Ｖ）から、より高電位（約４Ｖ）である転送ゲート電極９下の転送チャネル３に転送される。そして、期間Ｃにおいて、転送ゲート電極９に約０Ｖの電圧が印加される。これにより、電子は、転送ゲート電極９下の転送チャネル３から、より高電位（約３．５Ｖ）である蓄積ゲート電極１０下の転送チャネル３（電子蓄積部３ｂ）に転送される。このとき、第１実施形態では、各電極にオフ電圧を印加するように制御された状態で、電子蓄積部３ｂに電子が蓄積された状態が維持される。
【００３２】
そして、期間Ｄにおいて、読出ゲート電極１１に約２．９Ｖの電圧が印加されることにより、読出ゲート電極１１下の転送チャネル３の電位が約４Ｖの状態に調整される。このとき、蓄積ゲート電極１０下の転送チャネル３（電子蓄積部３ｂ）は約３．５Ｖの電位に調整されているので、電子は、読出ゲート電極１１下の転送チャネル３（約４Ｖ）を介して、より高電位に調整されているフローティングディフュージョン領域５に転送される。以上により、電子の転送動作は完了する。
【００３３】
また、電子の増倍動作においては、蓄積ゲート電極１０下の転送チャネル３（電子蓄積部３ｂ）に電子が蓄積された状態（上記の期間Ａ〜期間Ｃの動作を行った状態）で、図８および図９に示す期間Ｅにおいて、増倍ゲート電極８をオン状態にするとともに、期間Ｆにおいて、転送ゲート電極９をオン状態にする。これにより、増倍ゲート電極８下の転送チャネル３（電子増倍部３ａ）が約２５Ｖの電位に調整された後に、転送ゲート電極９下の転送チャネル３が約４Ｖの電位に調整される状態になる。このとき、第１実施形態では、蓄積ゲート電極１０は、オフ状態が維持されていることにより、蓄積ゲート電極１０下の転送チャネル３（電子蓄積部３ｂ）の電位は約３．５Ｖに維持されている。したがって、電子蓄積部３ｂに蓄積された電子は、転送ゲート電極９下の転送チャネル３（約４Ｖ）を介して、より高電位である増倍ゲート電極８下の転送チャネル３（電子増倍部３ａ）（約２５Ｖ）に転送される。このように、第１実施形態では、蓄積ゲート電極１０にオフ信号が供給された状態のまま、蓄積ゲート電極１０下の転送チャネル３（電子蓄積部３ｂ）に蓄積された電子の転送動作および増倍動作が行われる。
【００３４】
また、電子は、電子増倍部３ａに転送されることにより、上述したように増倍される。そして、期間Ｇにおいて、増倍ゲート電極８をオフ状態にするとともに、期間Ｈにおいて、転送ゲート電極９をオフ状態にする。これにより、電子増倍部３ａにおいて増倍された電子は、転送ゲート電極９下の転送チャネル３を介して電子蓄積部３ｂに転送されるとともに、電子蓄積部３ｂに保持された状態となる。以上により、増倍動作が完了する。また、この状態から上述した期間Ｄの動作を行うことによって増倍された電子をフローティングディフュージョン領域５に転送する。なお、上述の期間Ａ〜Ｃおよび期間Ｅ〜Ｈの動作（電子増倍部３ａおよび電子蓄積部３ｂ間の電子の転送動作）が複数回（たとえば、約４００回）行われるように制御されることにより、フォトダイオード部４から転送された電子は約２０００倍に増倍される。また、このように増倍されて蓄積された電子による電荷信号は、上述した読出動作により、フローティングディフュージョン領域５および信号線２５を介して、電圧信号として読み出される。
【００３５】
第１実施形態では、上記のように、蓄積ゲート電極１０にオフ信号を供給した状態で増倍された電子を電子蓄積部３ｂに保持するとともに、蓄積ゲート電極１０をオフ状態に保持したままで読出しゲート電極１１にオン信号を供給することにより蓄積された電子をフローティングディフュージョン領域５に読み出すように構成することによって、電子の蓄積時毎または読出し時毎に、蓄積ゲート電極１０に対してオフ電圧からオン信号に切り替えて供給する必要がないので、その分、制御が複雑化するのを抑制することができる。したがって、画像の表示における処理速度を高くすることができる。
【００３６】
また、上記第１実施形態では、蓄積ゲート電極１０にオフ信号（０Ｖ）を印加した状態で、増倍された電子を電子蓄積部３ｂに蓄積することができるとともに、蓄積された電子をフローティングディフュージョン領域５に読み出すことができる。したがって、電子の蓄積時毎および電子の読出し時毎にオン信号を印加する場合に比べて、消費電力を低減することができる。
【００３７】
また、上記第１実施形態では、オフ信号が供給された際の蓄積ゲート電極１０下の転送チャネル３（電子蓄積部３ｂ）の電位（約３．５Ｖ）を、オン信号が供給された際の読出ゲート電極１１下の転送チャネル３の電位（約４Ｖ）よりも低くなるように構成することによって、読出ゲート電極１１のオン状態時に、オフ状態の電子蓄積部３ｂおよびフローティングディフュージョン領域５間の電位差を形成することができ、電子を容易に転送することができる。つまり、オフ状態の電子蓄積部３ｂおよびフローティングディフュージョン領域５間の電位差により、電子の転送効率を上げることができる。
【００３８】
また、上記第１実施形態では、オフ信号が供給された際の蓄積ゲート電極１０下の転送チャネル３（電子蓄積部３ｂ）の電位（約３．５Ｖ）を、オン信号が供給された際の転送ゲート電極９下の転送チャネル３の電位（約４Ｖ）よりも低くなるように構成することによって、蓄積ゲート電極１０をオフ状態にしたままで、電子増倍部３ａに電子を転送することができるので、電子蓄積部３ｂに蓄積された電子を容易に増倍させることができる。
【００３９】
また、上記第１実施形態では、蓄積ゲート電極１０にオフ信号が供給された状態で、電子蓄積部３ｂから電子増倍部３ａへの電子の転送による電子の増倍動作と、電子増倍部３ａから電子蓄積部３ｂへの電子の転送動作とを交互に繰り返し行うように構成することによって、蓄積ゲート電極１０をオフ状態にしたままで電子の転送動作および増倍動作のいずれの動作も行うことができる。したがって、その分、制御が複雑化するのをより抑制することができる。
【００４０】
また、上記第１実施形態では、各電極に印加されるＬレベルの電圧をオフ電圧（０Ｖ）に構成することによって、装置本体の消費電力を低減することができる。
【００４１】
（第２実施形態）
図１０は、本発明の第２実施形態によるＣＭＯＳイメージセンサの断面図である。図１１および図１３は、本発明の第２実施形態によるＣＭＯＳイメージセンサの電子の転送動作および増倍動作を説明するための信号波形図である。図１２および図１４は、本発明の第２実施形態によるＣＭＯＳイメージセンサの電子の転送動作および増倍動作を説明するためのポテンシャル図である。図１０〜図１４を参照して、この第２実施形態では、上記第１実施形態におけるＣＭＯＳイメージセンサの構成とは異なり、転送チャネル３の不純物濃度が一定である場合において、電子の転送動作および増倍動作を行う例について説明する。なお、第２実施形態のその他の構成は、第１実施形態と同様である。
【００４２】
まず、第２実施形態によるＣＭＯＳイメージセンサの電子の転送動作について説明する。図１１および図１２の期間ＩおよびＪに示すように、上記した第１実施形態の期間Ａおよび期間Ｂの動作と同様の動作を行うことにより、フォトダイオード部４により生成された電子が転送ゲート電極９下の転送チャネル３にまで転送される。そして、期間Ｋにおいて、蓄積ゲート電極１０をオン状態にするとともに、転送ゲート電極９をオフ状態にする。これにより、蓄積ゲート電極１０下の転送チャネル３（電子蓄積部３ｂ）が約３．５Ｖの電位に調整された後に、転送ゲート電極９下の転送チャネル３が約１．５Ｖの電位に調整される状態になる。そして、転送ゲート電極９下の転送チャネル３にまで転送されていた電子は、より高電位である電子蓄積部３ｂに転送される。このとき、電子は、蓄積ゲート電極１０下の転送チャネル３（電子蓄積部３ｂ）に保持された状態となる。次に、期間Ｌにおいて、蓄積ゲート電極１０をオフ状態にしたまま、読出ゲート電極１１をオン状態にする。これにより、蓄積ゲート電極１０下の転送チャネル３が約３．５Ｖの電位に調整された状態で、読出ゲート電極１１下の転送チャネル３が約４Ｖの電位に調整される。そして、電子蓄積部３ｂに蓄積された電子は、読出ゲート電極１１下の転送チャネル３を介してフローティングディフュージョン領域５に転送される。以上により、電子の転送動作は完了する。
【００４３】
次に、第２実施形態によるＣＭＯＳイメージセンサの電子の増倍動作について説明する。図１３および図１４に示すように、上記した第２実施形態の期間Ｉ、期間Ｊおよび期間Ｋの動作を行うことにより、蓄積ゲート電極１０がオン状態になるとともに、蓄積ゲート電極１０下の電子蓄積部３ｂに電子が蓄積された状態となる。このとき、期間Ｍにおいて、増倍ゲート電極８をオン状態にすることにより、増倍ゲート電極８下の電子増倍部３ａが約２５Ｖの電位に調整される。そして、期間Ｎにおいて、転送ゲート電極９をオン状態にする。これにより、転送ゲート電極９下の転送チャネル３が約４Ｖの電位に調整され、電子は電子蓄積部３ｂ（約３．５Ｖ）から転送ゲート電極９下の転送チャネル３を介してより高電位である電子増倍部３ａ（約２５Ｖ）に転送されて増倍される。そして、期間Ｏにおいて、増倍ゲート電極８をオフ状態にすることにより、増倍された電子は転送ゲート電極９下の転送チャネル３に転送される。そして、期間Ｐにおいて、転送ゲート電極９をオフ状態にすることにより転送ゲート電極９下の転送チャネルが約１．５Ｖの電位に調整されることにより、電子は、転送ゲート電極９下の転送チャネル３を介して蓄積ゲート電極１０下の転送チャネル３（約３．５Ｖ）に転送される。
【００４４】
このように、第２実施形態では、蓄積ゲート電極１０をオン状態に維持することによって電子の転送動作および増倍動作を行う。なお、第１実施形態と同様に、期間Ａ、期間Ｂおよび期間Ｈ〜期間Ｌの動作（電子増倍部３ａおよび電子蓄積部３ｂ間の転送動作）を複数回（たとえば、約４００回）行われるように制御されることにより、フォトダイオード部４から転送された電子は約２０００倍に増倍される。
【００４５】
第２実施形態では、上記のように、チャネル３の不純物濃度を部分的に高くするように構成することなく一定になるように構成した場合であっても、蓄積ゲート電極１０をオン状態にして電子を蓄積するように構成することによって、電子を電子蓄積部３ｂにより保持することができるとともに、電子の転送動作および増倍動作も確実に行うことができる。
【００４６】
なお、第２実施形態のその他の効果は、上記第１実施形態における効果と同様である。
【００４７】
（第３実施形態）
図１５は、本発明の第３実施形態によるＣＭＯＳイメージセンサの断面図である。また、図１６および図１８は、本発明の第３実施形態によるＣＭＯＳイメージセンサの電子の転送動作および増倍動作を説明するための信号波形図である。図１７および図１９は、本発明の第３実施形態によるＣＭＯＳイメージセンサの電子の転送動作および増倍動作を説明するためのポテンシャル図である。図１５〜図１９を参照して、第３実施形態では、上記第１実施形態におけるＣＭＯＳイメージセンサの構成において、蓄積ゲート電極１０下の転送チャネル３のみならず、増倍ゲート電極８下の転送チャネル３における不純物濃度も高くなるように構成した例について説明する。
【００４８】
第３実施形態では、図１５に示すように、蓄積ゲート電極１０下の領域（電子蓄積部３ｂ）における不純物濃度と、増倍ゲート電極８下の領域（電子増倍部３ａ）における不純物濃度とは、それぞれ、転送チャネル３の他の領域よりも高くなるように構成されている。具体的には、第１実施形態と同様に、電子増倍部３ａおよび電子蓄積部３ｂにおける不純物のピーク濃度が約２．５×１０１７ｃｍ-３である。そして、これに対して、転送チャネル３の他の領域における不純物のピーク濃度は、約８．５×１０１６ｃｍ-3である。これにより、各電極に同じレベルの信号を供給した際（同じ電圧を印加した際）に、増倍ゲート電極８下および蓄積ゲート電極１０下の転送チャネル３の電位が、それぞれ、他の電極下の転送チャネル３の電位よりも高くなるように構成されている。
【００４９】
次に、第３実施形態によるＣＭＯＳイメージセンサの電子の転送動作について説明する。図１６および図１７の期間Ｑにおいて、上述した第１実施形態の期間Ａと同様に、増倍ゲート電極８をオン状態にした後に、転送ゲート電極７をオン状態にする。これにより、電子は、フォトダイオード部４から、転送ゲート電極７下の転送チャネル３を介して増倍ゲート電極８下の転送チャネル３に転送される。次に、期間Ｒにおいて、蓄積ゲート電極１０をオン状態にした後に、転送ゲート電極９をオン状態にする。そして、増倍ゲート電極８をオフ状態にする。これにより、蓄積ゲート電極１０下の転送チャネル３が約６Ｖの電位に調整されるとともに、転送ゲート電極９下の転送チャネル３が約４Ｖの電位に調整される。そして、この状態で、増倍ゲート電極８下の転送チャネル３が約３．５Ｖの電位に調整されることにより、電子は、より高電位（約６Ｖ）である蓄積ゲート電極１０下の転送チャネル３に転送される。そして、期間Ｓにおいて、転送ゲート電極９および蓄積ゲート電極１０をオフ状態にすることにより、蓄積ゲート電極１０下の転送チャネル３（電子蓄積部３ｂ）が約３．５Ｖの電位に調整されるとともに、転送ゲート電極９下の転送チャネル３が約１．５Ｖの電位に調整される状態になる。つまり、電子は、蓄積ゲート電極１０下の転送チャネル３（電子蓄積部３ｂ）に保持された状態となる。次に、期間Ｔにおいて、蓄積ゲート電極１０をオフ状態に維持したまま、読出ゲート電極１１をオン状態にする。これにより、蓄積ゲート電極１０下の転送チャネル３が約３．５Ｖの電位に調整された状態で、読出ゲート電極１１下の転送チャネル３が約４Ｖの電位に調整される。そして、電子蓄積部３ｂに蓄積された電子は、読出ゲート電極１１下の転送チャネル３を介してフローティングディフュージョン領域５に転送される。以上により、電子の転送動作は完了する。
【００５０】
次に、第３実施形態によるＣＭＯＳイメージセンサの電子の増倍動作について説明する。図１８および図１９に示すように、上記した第３実施形態の期間Ｑ、期間Ｒおよび期間Ｓの動作を行うことにより、蓄積ゲート電極１０がオフ状態において蓄積ゲート電極１０下の電子蓄積部３ｂに電子が蓄積された状態となる。このとき、期間Ｕにおいて、増倍ゲート電極８をオン状態にすることにより、増倍ゲート電極８下の電子増倍部３ａが約２５Ｖの電位に調整される。そして、期間Ｖにおいて、転送ゲート電極９をオン状態にする。これにより、転送ゲート電極９下の転送チャネル３が約４Ｖの電位に調整されるとともに、電子は、電子蓄積部３ｂから転送ゲート電極９下の転送チャネル３を介してより高電位である電子増倍部３ａに転送されて増倍される。そして、期間Ｗにおいて、転送ゲート電極９をオン状態に維持したまま、増倍ゲート電極８をオフ状態にするとともに、蓄積ゲート電極１０をオン状態にする。これにより、増倍ゲート電極８下の転送チャネル３は、約３．５Ｖの電位に調整されるとともに、転送ゲート電極９下の転送チャネル３が約４．０Ｖの電位に調整される。また、蓄積ゲート電極１０下の転送チャネル３は、約６Ｖの電位に調整される。したがって、電子は、転送ゲート電極９下の転送チャネル３を介して、より高電位である蓄積ゲート電極１０下の転送チャネル３に転送される。そして、期間Ｘにおいて、蓄積ゲート電極１０をオフ状態にすることにより、増倍された電子は、オフ状態における蓄積ゲート電極１０下の転送チャネル３に保持される。なお、第１実施形態と同様に、期間Ａ、および期間Ｕ〜期間Ｗの動作（電子増倍部３ａおよび電子蓄積部３ｂ間の転送動作）を複数回（たとえば、約４００回）行われるように制御されることにより、フォトダイオード部４から転送された電子は約２０００倍に増倍される。
【００５１】
第３実施形態では、上記のように、蓄積ゲート電極１０下の転送チャネル３同様、増倍ゲート電極８下の転送チャネル３の不純物濃度も高濃度に構成することによって、電子の増倍動作を行う際に、増倍ゲート電極８により大きい電圧を印加することにより電子増倍部３ｂの電位がより高い電位になるので、その分、電子をより増倍させることができる。
【００５２】
なお、第３実施形態のその他の効果は、第１実施形態の効果と同様である。
【００５３】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００５４】
たとえば、上記第１、第２および第３実施形態では、撮像装置の一例として各画素５０において電荷信号を増幅するアクティブ（Ａｃｔｉｖｅ）型のＣＭＯＳイメージセンサを示したが、本発明はこれに限らず、各画素において電荷信号を増幅しないパッシブ（Ｐａｓｓｉｖｅ）型のＣＭＯＳイメージセンサにも適用可能である。
【００５５】
また、上記第１、第２および第３実施形態では、転送ゲート電極７、転送ゲート電極９および読出ゲート電極１１がオン状態の場合に、転送ゲート電極７、転送ゲート電極９および読出ゲート電極１１下の転送チャネル３が約４Ｖの電位に調整された状態になる例を示したが、本発明はこれに限らず、転送ゲート電極７、転送ゲート電極９および読出ゲート電極１１がオン状態の場合に、転送ゲート電極７、転送ゲート電極９および読出ゲート電極１１下の転送チャネル３がそれぞれ異なる電位に調整された状態になるようにしてもよい。なお、この場合、転送ゲート電極９下および読出ゲート電極１１下の転送チャネル３のオン状態における電位は、蓄積ゲート電極１０下の転送チャネル３のオフ状態における電位よりも高くなるように制御する必要がある。
【００５６】
また、上記第１、第２および第３実施形態では、ｎ型シリコン基板（図示せず）の表面に形成されたｐ型ウェル領域１の表面に転送チャネル３、フォトダイオード部４およびフローティングディフュージョン領域５を形成する例を示したが、本発明はこれに限らず、ｐ型シリコン基板の表面に転送チャネル３、フォトダイオード部４およびフローティングディフュージョン領域５を形成するようにしてもよい。
【００５７】
また、上記第１、第２および第３実施形態では、信号電荷として電子を用いた例を示したが、本発明はこれに限らず、基板不純物の導電型および印加する電圧の極性を全て反対にすることにより、信号電荷として正孔を用いるようにしてもよい。
【００５８】
また、上記第１および第３実施形態では、蓄積ゲート電極１０下の転送チャネル３または増倍ゲート電極８下の転送チャネル３を高濃度にするためにＡｓ（砒素）を注入する例を示したが、本発明はこれに限らず、Ａｓ（砒素）以外のドーパメントを注入してもよい。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１実施形態によるＣＭＯＳイメージセンサの全体構成を示した平面図である。
【図２】図１に示した第１実施形態によるＣＭＯＳイメージセンサにおける断面図である。
【図３】図１に示した第１実施形態によるＣＭＯＳイメージセンサにおける断面図である。
【図４】図１に示した第１実施形態によるＣＭＯＳイメージセンサの画素を示した平面図である。
【図５】図１に示した第１実施形態によるアクティブ型のＣＭＯＳイメージセンサの回路構成を示した回路図である。
【図６】本発明の第１実施形態によるＣＭＯＳイメージセンサにおける電子の転送動作を説明するための信号波形図である。
【図７】本発明の第１実施形態によるＣＭＯＳイメージセンサの電子の転送動作を説明するためのポテンシャル図である。
【図８】本発明の第１実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するための信号波形図である。
【図９】本発明の第１実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するためのポテンシャル図である。
【図１０】本発明の第２実施形態によるＣＭＯＳイメージセンサにおける断面図である。
【図１１】本発明の第２実施形態によるＣＭＯＳイメージセンサにおける電子の転送動作を説明するための信号波形図である。
【図１２】本発明の第２実施形態によるＣＭＯＳイメージセンサの電子の転送動作を説明するためのポテンシャル図である。
【図１３】本発明の第２実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するための信号波形図である。
【図１４】本発明の第２実施形態によるＣＭＯＳイメージセンサの電子の増倍動作を説明するためのポテンシャル図である。
【図１５】本発明の第３実施形態によるＣＭＯＳイメージセンサにおける断面図である。
【図１６】本発明の第３実施形態によるＣＭＯＳイメージセンサにおける電子の転送動作を説明するための信号波形図である。
【図１７】本発明の第３実施形態によるＣＭＯＳイメージセンサの電子の転送動作を説明するためのポテンシャル図である。
【図１８】本発明の第３実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するための信号波形図である。
【図１９】本発明の第３実施形態によるＣＭＯＳイメージセンサの電子の増倍動作を説明するためのポテンシャル図である。
【符号の説明】
【００６０】
３    転送チャネル（不純物領域）
３ａ  電子増倍部（電荷増加部）
３ｂ  電子蓄積部（電荷蓄積部）
５    フローティングディフュージョン領域（電圧変換部）
８    増倍ゲート電極（第３電極）
９    転送ゲート電極（第４電極）
１０  蓄積ゲート電極（第１電極）
１１  読出ゲート電極（第２電極）
【図１】
2009147064.tif 000003
【図２】
2009147064.tif 000004
【図３】
2009147064.tif 000005
【図４】
2009147064.tif 000006
【図５】
2009147064.tif 000007
【図６】
2009147064.tif 000008
【図７】
2009147064.tif 000009
【図８】
2009147064.tif 000010
【図９】
2009147064.tif 000011
【図１０】
2009147064.tif 000012
【図１１】
2009147064.tif 000013
【図１２】
2009147064.tif 000014
【図１３】
2009147064.tif 000015
【図１４】
2009147064.tif 000016
【図１５】
2009147064.tif 000017
【図１６】
2009147064.tif 000018
【図１７】
2009147064.tif 000019
【図１８】
2009147064.tif 000020
【図１９】
2009147064.tif 000021