(57)【要約】【課題】マルチパスフェージングによって符号間干渉が生じた場合においても、安定したクロック再生と、タイミング制御機能とを維持出来る、適応受信器を提供する。【解決手段】判定帰還形等化器の後段にクロック同期回路が配置した結果、ＣＬＫ抽出において符号間干渉の影響を最小限に抑えることができる。また、適応整合フィルタの複素乗算器の出力部に移相器を設けた結果、信号の位相を判定データ信号の位相に一致させることで、クロックの影響を受けづらい理想的な合成を行うことが可能となる。【選択図】図４
2009081722.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を同期し、復調し、整合して出力する復調整合回路と、
前記復調整合回路の後段に接続され、主信号の符号間干渉を除去して出力すると共に、搬送波位相差も出力する判定帰還形等化器と、
前記判定帰還形等化器の後段に接続され、前記搬送波位相差に応じてクロック位相情報を制御するクロック同期回路と
を具備する
適応受信器。
【請求項２】
請求項１に記載された適応受信機において、
前記復調整合回路は、
複数のタップを有する適応整合フィルタを具備し、
前記適応整合フィルタは、
前記複数のタップのそれぞれついて、入力信号にタップ係数を複素乗算して出力する複数の複素乗算器と、
前記複数のタップのそれぞれについて、前記タップ係数を出力する複数の相関器と、
前記複数の相関器から出力される前記タップ係数を前記複数の複素乗算器に出力するタップ係数出力回路と
を具備し、
前記復調整合回路は、
前記タップ係数の分布に応じて搬送波位相制御を行う搬送波同期回路
をさらに具備する
適応受信機。
【請求項３】
請求項１または２に記載された適応受信機において、
前記適応整合フィルタは、
前記複数の複素乗算器から出力される複数の信号の位相を揃える複数の移相器
をさらに具備する
適応受信機。
【請求項４】
請求項１〜３のいずれかに記載された復調整合回路は、
所定の周波数を発振出力するローカル周波数発振器と、
入力電圧に応じてクロック信号を出力する電圧制御水晶発振器と
をさらに具備する
適応受信機。
【請求項５】
請求項１〜３のいずれかに記載された適応受信機は、
前記復調整合回路に並列に接続された１つ以上の復調整合回路と、
前記複数の復調整合回路の出力を合成して前記判定帰還形等化器に入力するダイバーシティ合成器と
をさらに具備する
適応受信機。
【請求項６】
請求項５に記載された適応受信機において、
前記複数の復調整合回路はそれぞれ、
所定の周波数を発振出力するローカル周波数発振器と、
入力電圧に応じてクロック信号を出力する電圧制御水晶発振器と
を具備する
適応受信機。
【請求項７】
請求項５に記載された適応受信機は、
所定の周波数を発振出力するローカル周波数発振器と、
入力電圧に応じてクロック信号を出力する電圧制御水晶発振器と
を具備し、
前記ローカル周波数発振器と、前記電圧制御水晶発振器とは、前記複数の復調整合回路のそれぞれに接続されている
適応受信機。
【請求項８】
（ａ）適応受信機の非同期時において、適応整合フィルタの動作を１タップ動作に設定することと、
（ｂ）前記適応受信機の前記非同期時において、搬送波同期回路の位相回転速度を所定の初期値に設定することと、
（ｃ）前記適応受信機の同期時において、前記搬送波同期回路の前記位相回転速度を前記初期値よりも遅く設定することと、
（ｄ）前記適応受信機の前記同期時において、前記適応整合フィルタの動作を複数タップ動作に設定することと、
（ｅ）前記適応整合フィルタの前記複数のタップを監視して、基準タップの中央タップからのシフトを判定することと、
（ｆ）所定時間にかけて連続で発生した場合に、前記シフトした基準タップを前記中央タップに戻すことと
を具備する
適応受信方法。
【請求項９】
請求項８に記載の適応受信方法において、
前記ステップ（ｅ）は、
（ｅ−１）前記基準タップのシフトが一定時間連続で観測された場合に、前記基準タップのシフトが発生したと判定すること
を具備する
適応受信方法。
【請求項１０】
請求項８または９に記載の適応受信方法において、
前記ステップ（ｆ）は、
（ｆ−１）前記基準タップのシフトが発生した際の方向とは逆の方向に搬送波の位相を回転すること
を具備する
適応受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、適応受信機に係り、特に、ダイバーシティ構成を有する適応受信機に係る発明である。
【背景技術】
【０００２】
厳しいマルチパスフェージングを伴う伝搬路において、品質の高い通信を行なうために、適応整合フィルタ（ＡＭＦ：Ａｄａｐｔｉｖｅ  Ｍａｔｃｈｅｄ  Ｆｉｌｔｅｒ）及び判定帰還形等化器（ＤＦＥ：Ｄｅｃｉｓｉｏｎ  Ｆｅｅｄｂａｃｋ  Ｅｑｕａｌｉｚｅｒ）を備える適応受信機が用いられている。
【０００３】
このような適応受信機に関連して、特許文献１（特開平６−２３２７７４号公報）には、復調システムに係る発明が開示されている。
特許文献１発明の復調システムは、復調器と、アナログ・デジタル変換器と、適応整合フィルタと、判定帰還形等化器と、リセット回路とを備える。ここで、復調器は、伝搬路のフェージング等による符号間干渉を有する中間周波数帯の変調信号をアナログ・ベースバンド信号に復調する。アナログ・デジタル変換器は、アナログ・ベースバンド信号を標本・量子化してデジタル・ベースバンド信号を出力する。適応整合フィルタは、デジタル・ベースバンド信号を受け、デジタル・ベースバンド信号における伝搬路の非対称なインパルス応答を対称化して、整合した信号を出力する。判定帰還形等化器は、整合した信号を受け、整合した信号の符号間干渉を除去し、等化後信号を出力する。リセット回路は、判定帰還形等化器のタップ係数に基づいて、０＜ρ＜１（ρはフェージングの遅延波における振幅／主波の振幅比）から始まるフェージングの場合には適応整合フィルタのタップ係数をあらかじめ定めた値に固定する。
【０００４】
図１は、本発明に関連する技術による適応受信機の構成図の例である。図１における適応受信機は、ミキサ３００と、ローカル周波数発振器３０１（ＬＯ：ＬＯｃａｌ）と、アナログ・デジタル変換回路３１０（Ａ／Ｄ：Ａｎａｌｏｇ／ｄｉｇｉｔａｌ  ｃｏｎｖｅｒｔｅｒ）と、電圧制御水晶発振器３１１（ＶＣＸＯ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  ＣＲＹＳｔａｌ  Ｏｓｃｉｌｌａｔｏｒ）と、復調回路３２０（ＤＥＭ：ＤＥＭｏｄｕｌａｔｏｒ）と、適応整合フィルタ３３０（ＡＭＦ）と、合成器３４０と、判定帰還形等化器３５０（ＤＦＥ）と、判定器３６０とを具備している。
【０００５】
ここで、ミキサ３００は、中間周波数帯の入力信号Ｒをベースバンド帯の信号に復調する。アナログ・デジタル変換回路３１０は、アナログのベースバンド信号をデジタルに変換する。電圧制御水晶発振器３１１は、復調回路３２０から供給される電圧に応じたクロック信号を発信してアナログ・デジタル変換回路３１０に向けて出力する。復調回路３２０は、搬送波（ＣＡＲＲ：ＣＡＲＲｉｅｒ）同期回路３２１と、クロック再生回路とを含む。搬送波同期回路３２１は、残存する搬送波位相差を除去する。適応整合フィルタ３３０は、インパルス応答の対称化や位相制御及びタイミング制御を行う。合成器３４０は、ダイバーシティ合成を行う。判定帰還形等化器３５０は、符号間干渉を除去する。判定器３６０は、符号の判定を行う。
【０００６】
なお、図１における適応受信機は２重ダイバーシティの構成であるが、これはあくまでも一例である。
【０００７】
ここで、図１における適応受信機の構成要素同士の接続関係について説明する。ミキサ３００は、入力信号Ｒが入力される外部と、ローカル周波数発振器３０１と、アナログ・デジタル変換回路３１０とに接続されている。アナログ・デジタル変換回路３１０はさらに、電圧制御水晶発振器３１１と、復調回路３２０とに接続されている。復調回路３２０はさらに、電圧制御水晶発振器３１１と、適応整合フィルタ３３０と、判定帰還形等化器３５０とに接続されている。適応整合フィルタ３３０はさらに、ダイバーシティ合成器３４０と、符号判定器３６０とに接続されている。ダイバーシティ合成器３４０はさらに、ダイバーシティを構成する別の適応整合フィルタ３３０と、判定帰還形等化器３５０とに接続されている。判定帰還形等化器３５０はさらに、ダイバーシティを構成する複数の復調回路３２０と、符号判定器３６０とに接続されている。符号判定器３６０はさらに、判定データ信号Ｓを出力する外部に接続されている。
【０００８】
ここで、復調回路３２０の構成について説明する。復調回路３２０は、搬送波同期回路３２１と、クロック抽出回路３２２と、位相比較器３２３と、ループフィルタ（ＬＰＦ：ＬｏｏＰ  Ｆｉｌｔｅｒ）３２４と、デジタル・アナログ変換回路（Ｄ／Ａ：Ｄｉｇｉｔａｌ／Ａｎａｌｏｇ  ｃｏｎｖｅｒｔｅｒ）３２５とを具備している。
【０００９】
搬送波同期回路３２１は、アナログ・デジタル変換回路３１０と、クロック抽出回路３２２と、適応整合フィルタ３３０と、判定帰還形等化器３５０とに接続されている。クロック抽出回路３２２はさらに、位相比較器３２３に接続されている。位相比較器３２３はさらに、アナログ・デジタル変換回路３１０と、ループフィルタ３２４とに接続されている。ループフィルタ３２４はさらに、デジタル・アナログ変換回路３２５に接続されている。デジタル・アナログ変換回路３２５はさらに、電圧制御水晶発振器３１１に接続されている。
【００１０】
ここで、適応整合フィルタ３３０の構成について説明する。適応整合フィルタ３３０は、遅延素子３３１ａ〜ｂと、複素乗算器３３２ａ〜ｃと、合成器３３３（Σ）と、遅延素子３３４と、遅延素子３３５ａ〜ｂと、相関器３３６ａ〜ｃとを具備している。
【００１１】
複素乗算器３３２ａは、搬送波同期回路３２１と、クロック抽出回路３２２と、遅延素子３３１ａと、合成器３３３と、遅延素子３３４と、相関器３３６ａとに接続されている。遅延素子３３１ａはさらに、搬送波同期回路３２１と、クロック抽出回路３２２と、複素乗算器３３２ｂと、遅延素子３３１ｂと、遅延素子３３４とに接続されている。複素乗算器３３２ｂはさらに、遅延素子３３１ｂと、相関器３３６ｂと、合成器３３３とに接続されている。遅延素子３３１ｂはさらに、複素乗算器３３２ｃに接続されている。複素乗算器３３２ｃはさらに、相関器３３６ｃと、合成器３３３とに接続されている。合成器３３３はさらに、ダイバーシティ合成器３４０に接続されている。遅延素子３３４はさらに、遅延素子３３５ａと、相関器３３６ａとに接続されている。相関器３３６ａはさらに、符号判定器３６０に接続されている。遅延素子３３５ａはさらに、遅延素子３３５ｂと、相関器３３６ｂとに接続されている。相関器３３６ｂはさらに、符号判定器３６０に接続されている。遅延素子３３５ｂはさらに、相関器３３６ｃとに接続されている。相関器３３６ｃはさらに、符号判定器３６０に接続されている。
【００１２】
ここで、図１における適応受信機の動作について説明する。図１における適応受信機は、準同期検波方式の構成となっている。準同期検波方式では後段の搬送波同期回路３２１にて搬送波同期を取る。したがって、ローカル周波数発振器３０１に厳密な精度を要求しない。さらに、回路の一部がデジタル化されているので調整が不要である。
【００１３】
中間周波数帯の受信信号Ｒはミキサ３００に入力され、ローカル周波数発振器３０１が出力するローカル信号と混合された後出力される。ミキサ３００からの出力信号はベースバンド信号である。前述したとおり、入力信号Ｒのローカル周波数と本受信機のローカル周波数が同期していないため、まだ位相回転が残っている。位相回転を除去する搬送波同期回路３２１はデジタル処理であるため、その前にミキサ３００の出力信号にデジタル変換処理を行う。ミキサ３００の出力信号はＡ／Ｄ変換回路３１０に入力され、デジタル変換された後出力される。尚、前記デジタル変換される際のクロックは電圧制御水晶発振器３１１より供給される。このクロックは、Ａ／Ｄ変換回路３１０内でデータ信号と同じ周波数にまで分周された後、そのデータとともに出力される。出力クロックは、適応受信機のマスタークロックとして使用される。電圧制御水晶発振器３１１は復調回路３２０内のクロック再生回路より出力されアナログ変換された信号を制御信号として入力し、所定の周波数の信号を出力する。
【００１４】
Ａ／Ｄ変換回路３１０が出力した信号は、復調回路３２０に入力される。復調回路３２０内にて、搬送波同期回路３２１は、Ａ／Ｄ変換回路３１０からの出力信号と判定帰還形等化器３５０出力の信号（図１内のＣＡＲＲ  ＰＤ：ＣＡＲＲｉｅｒ  Ｐｈａｓｅ  Ｄｉｆｆｅｒｅｎｃｅ、搬送波位相差）とを入力とする。そして、搬送波同期回路３２１は、搬送波位相差信号に従って受信信号Ｒの位相を回転させることで搬送波同期をとり、復調された信号として出力する。
【００１５】
搬送波同期回路３２１の出力信号は、復調回路３２０の出力信号として出力される一方、分岐されてクロック抽出回路３２２に入力される。クロック抽出回路３２２は搬送波同期回路３２１の出力信号を入力とし、クロック成分を抽出してこれを出力する。位相比較器３２３は、クロック抽出回路３２２の出力及びＡ／Ｄ変換回路３１０の出力クロックを入力とする。位相比較器３２３は、両信号を比較し、これらの位相を比較した後に位相差情報を出力する。ループフィルタ３２４は、位相比較器３２３からの出力信号を入力とし、これを積分してノイズを抑圧した後出力する。デジタル・アナログ変換回路３２５は、ＬＰＦ３２４の出力信号を入力とし、アナログ信号に変換後出力する。デジタル・アナログ変換回路３２５の出力信号は、前述したように電圧制御水晶発振器３１１に入力される。電圧制御水晶発振器３１１はアナログ制御を行ない、ループフィルタ３２４はデジタル回路を行なうため、Ｄ／Ａ変換回路３２５が必要となる。
【００１６】
搬送波同期回路３２１の出力信号は、適応整合フィルタ３３０に入力される。適応整合フィルタ３３０は、乗算器部と、遅延素子３３４と、相関器部とを具備するトランスバーサルフィルタである。ここで、乗算器部は、遅延素子３３１ａ〜ｂと、複素乗算器３３２ａ〜３３２ｃと、合成器３３３とを具備する。また、相関器部は、遅延素子３３５ａ〜３３５ｂと、相関器３３６ａ〜ｃとを具備する。
【００１７】
搬送波同期回路３２１から適応整合フィルタ３３０に入力された信号は、図１の点Ｐにおいて、乗算器部と相関器部へと分配される。乗算器部において、遅延素子３３１ａ及び遅延素子３３１ｂは遅延時間がＴ／２の遅延素子であり、直列に接続されている。ここで、Ｔは、乗算器部に入力される信号のシンボル周期を示す。
【００１８】
遅延素子３３１ａは、搬送波同期回路３２１から出力された信号を入力されて、これにＴ／２の遅延時間を与えて出力する。遅延素子３３１ｂは遅延素子３３１ａから出力された信号を入力とし、これにＴ／２の遅延時間をさらに与えて出力する。つまり、ある時刻の時点で、遅延時間０の信号と、前記信号を基準として時間Ｔ／２前の信号、そして時間Ｔ前の信号の３種類が存在することになる。
【００１９】
複素乗算器３３２ａは適応整合フィルタ３３０入力信号（＝遅延時間０の信号）を入力される。複素乗算器３３２ｂは遅延素子３３１ａの出力信号（＝時間Ｔ／２前の信号）を入力される。複素乗算器３３２ｃは遅延素子３３１ｂの出力信号（＝時間Ｔ前の信号）を入力される。複素乗算器３３２ａ〜ｃはそれぞれ、入力された信号にタップ係数Ｗａ〜ｃを複素乗算した後これを出力する。
【００２０】
合成器３３３は、複素乗算器３３２ａ〜ｃからそれぞれ出力された信号を入力とし、合成した後出力する。合成器３３３から出力される信号が、適応整合フィルタ３３０の出力信号となる。
【００２１】
一方、遅延素子３３４は、図１の点Ｐにおいて分岐された信号を入力され、遅延時間τを与えた後、相関器部に向けて出力する。ここで遅延時間τは、適応整合フィルタ３３０に入力されて図１の点Ｐで分岐された同一シンボルの信号が、２つの方向から相関器部に同時に入力されるために設けられた時間差である。２つの方向の一方において、図１の点Ｐで分岐された信号は、遅延素子３３４を通ってそのままの信号として相関器部に入力される。２つの方向のもう一方において、図１の点Ｐで分岐された信号は、乗算器部その他を通って判定データ信号Ｓに変換されて相関器部に入力される。
【００２２】
例として、複素乗算器３３２ｂを通るルートを基準タップと設定して、より具体的に説明する。まず、復調回路３２０から出力された信号は、適応整合フィルタ３３０に入力されると、図１の点Ｐにおいて、乗算器部と相関器部に分配される。図１の点Ｐを始点として、一方では、まず遅延素子３３４と、遅延素子３３５ａとを通って相関器３３６ｂに入力するまでの遅延時間が存在する。もう一方では、遅延素子３３１ａと、複素乗算器３３２ｂと、合成器３３３と、合成器３４０と、判定帰還形等化器３５０と、判定器３６０とを通って判定データ信号Ｓとして相関器３３６ｂに入力するまでの遅延時間が存在する。
【００２３】
複数の信号の相関は、全信号のシンボルが同一でないと取れない。そのため、２つの信号が相関器部に入力される時刻を合わせる必要がある。遅延素子３３４を出力した信号はさらに分岐され、遅延素子３３５ａと相関器３３６ａに入力される。相関器部の遅延素子３３５ａ〜ｂは、乗算器部の遅延素子３３１ａ〜ｂと同様、遅延時間Ｔ／２の遅延素子である。また、直列に接続されている点も同様である。遅延素子３３５ａは遅延素子３３４の出力信号を入力とし、遅延時間Ｔ／２を与えた後これを出力する。遅延素子３３５ｂは遅延素子３３５ａの出力を入力とし、遅延時間Ｔ／２をさらに与えた後これを出力する。
【００２４】
相関器３３６ａは遅延素子３３４の出力信号を、相関器３３６ｂは遅延素子３３５ａの出力信号を、相関器３３６ｃは遅延素子３３５ｂの出力信号をそれぞれ入力とする。相関器３３６ａ〜ｃは、それぞれに入力された信号と、判定データ信号Ｓとの相関処理を行った後、その結果を出力する。相関器３３６ａ〜ｃの出力は、それぞれタップ係数Ｗａ〜ｃとして、それぞれ複素乗算器３３２ａ〜ｃに、それぞれ同じ遅延時間にある複素乗算器に入力される。
【００２５】
ダイバーシティ構成とした場合、ミキサ３００から適応整合フィルタ３３０までの回路を、複数のダイバーシティブランチ分だけ備えることになる。これら複数の回路からの出力信号は、合成器３４０にて合成される。
【００２６】
このとき、合成器３４０における合成は、信号対雑音電力比を最大化する最大比合成となる。これは、全てのダイバーシティブランチのそれぞれにおける適応整合フィルタの出力信号の位相が、基準信号である判定データ信号Ｓの位相に揃えられるためである。全ダイバーシティブランチの出力信号の位相が一致するため、合成器３４０における合成後のエネルギーは最大となる。
【００２７】
判定帰還形等化器３５０は、合成器３４０の出力信号と、判定器３６０による判定後の信号と、判定前後の差分を取った誤差信号とを入力される。これらの入力信号から、残留している符号間干渉を除去した後これを出力する。
【００２８】
また、判定帰還形等化器３５０は、入力信号の位相誤差を検出する回路を備えており、格子点からのずれを数値化して搬送波位相差信号として出力する。判定器３６０は、符号間干渉を除去された判定帰還形等化器３５０の出力信号を入力とし、０または１の判定を行ってこれを出力する。前記出力信号が判定データ信号Ｓとなる。
【００２９】
次に、適応整合フィルタ３３０の動作について詳細に説明する。適応整合フィルタにおける信号処理は、一般的に「整合フィルタリング」と称されている。その機能としては、時間軸上に分散したインパルス応答の収束・対称化と、それに伴う信号強化と、タイミング制御機能などがある。
【００３０】
図２は、適応整合フィルタにおけるインパルス応答を説明するための図である。図２（Ａ）は、一般的な適応整合フィルタの構成図の例である。図２（Ｂ）〜（Ｄ）は、各タップにおけるインパルス応答の分布を示した図で、横軸は時間、縦軸は大きさをそれぞれ表す。図２（Ｂ）は、入力インパルス応答の波形図の例である。図２（Ｃ）は、タップ係数分布図の例である。図２（Ｄ）は、図２（Ａ）〜（Ｃ）で得られる出力インパルス応答の波形図の例である。
【００３１】
図２（Ａ）において、中央タップの波を時刻ｔ＝０の主波として考える。そのインパルス応答がｈ０、ｈ０に対してＴ／２進んだタップの波のインパルス応答がｈ−１、Ｔ／２遅れたタップの波のインパルス応答がｈ＋１である。このとき、適応整合フィルタ３３０は、タップ係数として前記インパルス応答の時間反転複素共役となる分布を図２（Ｂ）のように推定する。このことは、以下のような計算式で示すことができる。
【００３２】
計算式を示す前に相関器３３６ａ〜ｃについて補足しておく。相関器３３６ａ〜ｃはそれぞれ、９０°位相分配器と、乗算器と、２倍の増幅器と、低域通過フィルタとを具備している。相関器３３６ａ〜ｃに入力された信号は、まず９０°位相分配器で０°と９０°とにそれぞれ位相回転して出力される。その後、両出力はそれぞれ判定データ信号Ｓと乗算され、２倍に増幅され、低域通過フィルタで高周波成分をカットされてタップ係数として出力される。
【００３３】
今、相関器３３６ａ〜ｃの入力信号Ｄ及び判定データ信号Ｓを次のように定義する。
Ｄ＝ａ×ｃｏｓ（ωＣｔ＋θ）  ・・・（式１）
Ｓ＝ｃｏｓ（ωＲｔ）  ・・・（式２）
【００３４】
式１において、ａと、ωＣと、θとはそれぞれ、入力信号Ｄの振幅と、角速度と、位相角とである。また、式２において、ωＲは判定データ信号Ｓの角速度である。尚、判定データ信号の振幅は１としている。
【００３５】
このとき、相関器出力Ｙは、時間平均を表す記号をＥとすると、
実数部：ＹＲ＝Ｅ［ａ×ｃｏｓ（ωＣｔ＋θ）×ｃｏｓ（ωＲｔ）×２］  ・・・（式３）
虚数部：ＹＩ＝Ｅ［−ａ×ｓｉｎ（ωＣｔ＋θ）×ｃｏｓ（ωＲｔ）×２］  ・・・（式４）
となる。ただし、式４において、
ａ×ｃｏｓ（ωＣｔ＋θ＋π／２）＝−ａ×ｓｉｎ（ωＣｔ＋θ）
であることに注意する。
【００３６】
式３を展開すると、
ＹＲ＝Ｅ［ａ（（１／２）×ｃｏｓ（（ωＲｔ）−（ωＣｔ＋θ））＋ｃｏｓ（（ωＲｔ）＋（ωＣｔ＋θ）））×２］  ・・・（式５）
ＹＲ＝Ｅ［ａ×ｃｏｓ（（ωＲ−ωＣ）ｔ−θ）＋ａ×ｃｏｓ（（ωＲ＋ωＣ）ｔ＋θ）］  ・・・（式６）
ここで、
ｃｏｓＡ×ｃｏｓＢ＝（１／２）（ｃｏｓ（Ａ−Ｂ）＋ｃｏｓ（Ａ＋Ｂ）））
を利用して、
ＹＲ＝ａ×ｃｏｓ（（ωＲ−ωＣ）ｔ−θ））  ・・・（式７）
が得られる。ただし、ここで、
ａ×ｃｏｓ（（ωＲ＋ωＣ）ｔ＋θ）
の項は低域通過フィルタで除去されていることに注意する。
【００３７】
同様に、式４を展開すると、
ＹＩ＝ａ×ｓｉｎ（（ωＲ−ωＣ）ｔ−θ））  ・・・（式８）
が得られる。
【００３８】
ここで、ωＲ＝ωＣである場合は、さらに次式のように簡略化できる。
ＹＲ＝ａ×ｃｏｓ（−θ）  ・・・（式９）
同様にして、式８から、
ＹＩ＝ａ×ｓｉｎ（−θ）  ・・・（式１０）
が得られる。
【００３９】
この時、入力信号Ｄが複素平面において、距離ａで正方向にθ進んだ点にあるのに対し、出力Ｙは、距離ａで負方向にθ進んだ点（＝θ遅れた点）にあることになる。これはすなわち、出力信号Ｙが入力信号Ｄに対して複素共役であることを表している。
【００４０】
尚、次のように図２（Ｂ）と図２（Ｃ）との比較すると、時間が反転していることが明らかとなる。すなわち、図２（Ｂ）に示されるインパルス応答が、図２（Ａ）の適応整合フィルタに入力された場合を考える。図２（Ｂ）の主波ｈ０は、図２（Ｃ）におけるＷ０タップに対応する。同様に、進み波ｈ−１がＷ０タップよりＴ／２遅延を受けたＷ＋１タップに、遅れ波ｈ＋１がＷ０タップよりＴ／２進んだＷ−１タップに、それぞれ分布している。つまり、各時間軸上の波が、主波ｈ０の時刻に一致するように、時間反転して分布しているのである。
【００４１】
以上から、適応整合フィルタが、タップ係数として時間反転複素共役となる分布を推定することが説明できる。
【００４２】
また、式１、７および８から、適応整合フィルタの出力信号Ｚを求めることが出来る。その式は、
Ｚ＝ａ×ｃｏｓ（ωＣｔ＋θ）×ａ×ｃｏｓ（（ωＲ−ωＣ）ｔ−θ）＋（−ａ×ｓｉｎ（ωＣｔ＋θ））×ａ×ｓｉｎ（（ωＲ−ωＣ）ｔ−θ）
である。この式に、次の公式を適用する。
ｃｏｓ（Ａ）×ｃｏｓ（Ｂ）＝（１／２）（ｃｏｓ（Ａ−Ｂ）＋ｃｏｓ（Ａ＋Ｂ））
ｓｉｎ（Ａ）×ｓｉｎ（Ｂ）＝（１／２）（ｃｏｓ（Ａ−Ｂ）−ｃｏｓ（Ａ＋Ｂ））
すると、
Ｚ＝（ａ２／２）（ｃｏｓ（（２ωＣ−ωＲ）ｔ＋２θ）＋ｃｏｓ（ωＲｔ））＋（−ａ２／２）（ｃｏｓ（（２ωＣ−ωＲ）ｔ＋２θ）−ｃｏｓ（ωＲｔ））
＝ａ２ｃｏｓ（ωＲｔ）  ・・・（式１１）
となる。式１１より、適応整合フィルタの出力信号は、位相が判定データ信号Ｓの位相に揃えられ、振幅が入力信号の自乗となることがわかる。
【００４３】
図２（Ｄ）は出力インパルス応答信号の分布を図示したものであり、時刻ｔ＝０におけるｈ０を中心として時間軸上で対称となっている。また、ｈ０のエネルギーも入力時より高くなっている。これは、時間分散したインパルス応答が時刻ｔ＝０に収束、信号強化が行われたことによるものであり、整合フィルタリングの特徴の一つである。
【００４４】
次に、タイミング制御について説明する。
タイミング制御とは、遅延時間をシンボル周期の分数（例えば、ここでは１／２）としたトランスバーサルフィルタにより実現するものである。また、伝搬路の変動により遅延時間が変動している受信信号タイミングを受信機のクロックタイミング位相に一致させることである。
【００４５】
送信信号のシンボル系列において、サンプリング間隔はＴである。一方、適応整合フィルタのサンプリング間隔は、遅延素子の遅延時間によるためＴ／２である。従って、１つのシンボルは必ず２つ以上のタップ上に分布することになる。ここで、例えば、Ｓ０というシンボルが、中央タップとＴ／２だけ時間的に遅れているタップに分布していた場合を考える。このとき、タップ係数Ｗ−１とＷ０の大きさの相対関係により、出力でのＳ０のタイミングを変動させることが可能となる。つまり、Ｗ−１をＷ０より大きくすれば時間的に遅らせることと等価であり、反対にＷ０をＷ−１より大きくすれば進めることになるのである。
【００４６】
適応整合フィルタは、この性質を利用して、各ダイバーシティブランチの受信信号のタイミングを受信機のクロックタイミング位相に一致させるように動作する。図３は、適応整合フィルタにおけるタイミング制御機能を説明するための各種波形図の例である。図３（Ａ）〜（Ｃ）はそれぞれ、ダイバーシティブランチ１〜３の、整合フィルタリングを行なわない場合の出力波形である。図３（Ｄ）は、受信機におけるクロック信号の波形である。図３（Ｅ）〜（Ｇ）はそれぞれ、ダイバーシティブランチ１〜３の、整合フィルタリングを行なった場合の出力波形である。
【００４７】
各ダイバーシティブランチからの受信信号は、伝搬路にて各々独立な変動を受けるため、タイミングが一致していない。したがって、そのままダイバーシティ合成すると、時間分散が助長され、ナイキストの無歪条件から外れることになる。その結果、符号間干渉が増大して、後段の判定帰還形等化器にて除去できなくなる可能性が高くなる。従って、前記条件を満たすためにも各ダイバーシティ間でタイミングずれを吸収する必要があり、適応整合フィルタはこの役割を担うものである。
【００４８】
以上が、適応整合フィルタの動作に関する説明である。
【００４９】
上記に関連して、特許文献２（特開平７−３２１８６６号公報）には、復調装置に係る発明が開示されている。
特許文献２発明の復調装置は、復調手段と、Ａ／Ｄ変換手段と、判定帰還形等化器と、フレーム同期検出器と、クロック同期回路とを有することを特徴とする。ここで、復調手段は、入力デジタル変調波をそれぞれ互いに位相が９０°異なる２つの再生搬送波と別々に乗算して復調ベースバンド信号を得る。Ａ／Ｄ変換手段は、復調手段より取り出された復調ベースバンド信号を入力クロック信号に基づいてデジタル信号に変換する。判定帰還形等化器は、Ａ／Ｄ変換手段の出力デジタル信号が入力され、フェージングによる波形歪を等化する。フレーム同期検出器は、判定帰還形等化器の出力データを入力信号として受け、フレーム同期検出する。クロック同期回路は、復調ベースバンド信号からクロック信号成分を抽出し、フレーム同期検出器よりフレーム同期検出時の信号が入力される時には該抽出クロック信号成分に位相同期したクロック信号を発生してＡ／Ｄ変換手段へ出力し、フレーム同期検出器よりフレーム同期非検出時の信号が入力される時には該抽出クロック信号成分相当の周波数のクロック信号を発生してＡ／Ｄ変換手段へ出力する。
【００５０】
また、特許文献３（特開平８−２５１０８８号公報）には、復調システムに係る発明が開示されている。
特許文献３発明の復調システムは、検波器と、ベースバンド増幅器と、ＡＤ変換器と、フェージング量検出手段と、基準電圧発生器と、ＡＧＣ増幅器とを含むことを特徴とする。ここで、検波器は、デジタル変調された信号が無線伝送されてきた信号である受信信号を検波する。ベースバンド増幅器は、検波器が出力したベースバンド信号を増幅する。ＡＤ変換器は、ベースバンド増幅器で増幅された信号をアナログデジタル変換する。フェージング量検出手段は、ＡＤ変換器が出力したデータ信号を等化する判定帰還型等化器とを備える復調システムにおいて、受信信号が受けているフェージングの量を検出してフェージング量を表わす信号を出力する。基準電圧発生器は、フェージング量検出手段の出力信号に基づきフェージング量が零のときあらかじめ定めた値をとりフェージング量が大きくなるにつれて小さくなる値をとる電圧を発生しＡＤ変換器へアナログ入力信号の比較基準である基準電圧として供給する。ＡＧＣ増幅器は、判定帰還型等化器が等化して出力したデータ信号の値の理想値に対する誤差が小さくなるように受信信号のレベルを調整して検波器へ検波されるべき入力信号として供給する。
【００５１】
また、特許文献４（特開平１０−２８５０９１号公報）には、復調装置に係る発明が開示されている。
特許文献４発明の復調装置は、多値直交振幅変調波を受信して復調する。また、自動振幅等化手段と、復調手段と、波形等化手段と、制御手段と、検出手段と、制限手段とを含むことを特徴とする。ここで、自動振幅等化手段は、受信信号の周波数軸上での振幅等化をなす。復調手段は、自動振幅等化手段の出力を復調する。波形等化手段は、復調出力の時間軸上での波形等化をなす。制御手段は、波形等化手段の出力に応じて自動振幅等化手段の制御を行う。検出手段は、受信信号の所定周波数領域のレベルを検出する。制限手段は、検出レベルに応じて自動振幅等化手段の振幅補正量の制限をなす。
【００５２】
また、特許文献５（特開平１０−３４１１９３号公報）には、適応受信機に係る発明が開示されている。
特許文献５発明の適応受信機は、適応整合フィルタと、判定器と、リファレンスクロックと、位相比較器と、電圧制御発信器と、タイミング手段とを有することを特徴とする。ここで、適応整合フィルタは、受信データを入力とする。判定器は、前記適応整合フィルタの出力から判定データ信号を出力する。位相比較器は、適応整合フィルタの出力のクロック信号成分とリファレンスクロックとの位相を比較する。電圧制御発信器は、位相比較器からの位相差成分により制御される。タイミング手段は、判定データ信号を電圧制御発信器の出力位相に同期させ適応整合フィルタの基準信号として出力する。
【００５３】
【特許文献１】特開平６−２３２７７４号公報
【特許文献２】特開平７−３２１８６６号公報
【特許文献３】特開平８−２５１０８８号公報
【特許文献４】特開平１０−２８５０９１号公報
【特許文献５】特開平１０−３４１１９３号公報
【発明の開示】
【発明が解決しようとする課題】
【００５４】
従来の適応受信機には以下の問題点があった。
第一の問題点は、伝搬路にてマルチパスフェージングを受けた場合、クロックの位相変動を伴うことである。
【００５５】
その原因は、クロックの抽出回路が適応整合フィルタの前段に配置されていることにある。適応整合フィルタの前段には、符号間干渉が残っている。したがって、マルチパスフェージングによる進み波や遅れ波の影響により、データの変換点がずれる。クロック抽出回路は、データの変換点を参照するため、結果としてクロックの位相変動が生じてしまう。
【００５６】
第二の問題点は、準同期検波で行われる位相回転と、適応制御フィルタにおけるタイミング制御機能とが、競合してしまうことである。
【００５７】
その結果、基準タップの位置が不用意にシフトしてしまう上に、ジッタ成分を助長することにもなる。
【００５８】
本発明の目的は、マルチパスフェージングによって符号間干渉が生じた場合においても、安定したクロック再生と、タイミング制御機能とを維持出来る、適応受信器を提供することである。
【課題を解決するための手段】
【００５９】
以下に、（発明を実施するための最良の形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための最良の形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
【００６０】
本発明による適応受信機は、復調整合回路（１００、１０１、１１０、１１１、１２０、１３０）と、判定帰還形等化器（１５０）と、クロック同期回路（１８０）とを具備する。ここで、復調整合回路（１００、１０１、１１０、１１１、１２０、１３０）は、入力信号を同期し、復調し、整合して出力する。判定帰還形等化器（１５０）は、復調整合回路（１００、１０１、１１０、１１１、１２０、１３０）の後段に接続され、主信号の符号間干渉を除去して出力すると共に、搬送波位相差も出力する。クロック同期回路（１８０）は、判定帰還形等化器の後段に接続され、搬送波位相差に応じてクロック位相情報を制御する。
【００６１】
本発明による適応受信機において、復調整合回路（１００、１０１、１１０、１１１、１２０、１３０）は、複数のタップを有する適応整合フィルタ（１３０）を具備する。ここで、適応整合フィルタ（１３０）は、複数の複素乗算器（１３２ａ〜ｃ）と、複数の相関器（１３８ａ〜ｃ）と、タップ係数出力回路（１３９）とを具備する。ここで、複数の複素乗算器（１３２ａ〜ｃ）は、複数のタップのそれぞれついて、入力信号にタップ係数を複素乗算して出力する。複数の相関器（１３８ａ〜ｃ）は、タップ係数を出力する。タップ係数出力回路（１３９）は、複数の相関器（１３８ａ〜ｃ）から出力されるタップ係数を複数の複素乗算器（１３２ａ〜ｃ）に出力する。また、復調整合回路（１００、１０１、１１０、１１１、１２０、１３０）は、タップ係数の分布に応じて搬送波位相制御を行う搬送波同期回路（１２１）をさらに具備する。
【００６２】
本発明による適応受信機において、適応整合フィルタ（１３０）は、複数の複素乗算器（１３２ａ〜ｃ）から出力される複数の信号の位相を揃える複数の移相器（１３３ａ〜ｃ）をさらに具備する。
【００６３】
本発明による復調整合回路（１００、１０１、１１０、１１１、１２０、１３０）は、所定の周波数を発振出力するローカル周波数発振器（１０１）と、入力電圧に応じてクロック信号を出力する電圧制御水晶発振器（１１１）とをさらに具備する。
【００６４】
本発明による適応受信機は、復調整合回路（１００、１０１、１１０、１１１、１２０、１３０）に並列に接続された１つ以上の復調整合回路と、複数の復調整合回路（１００、１０１、１１０、１１１、１２０、１３０）の出力を合成して判定帰還形等化器（１５０）に入力するダイバーシティ合成器（１４０）とをさらに具備する。
【００６５】
本発明による適応受信機において、複数の復調整合回路（１００、１０１、１１０、１１１、１２０、１３０）はそれぞれ、所定の周波数を発振出力するローカル周波数発振器（１０１）と、入力電圧に応じてクロック信号を出力する電圧制御水晶発振器（１１１）とを具備する。
【００６６】
本発明による適応受信機は、所定の周波数を発振出力するローカル周波数発振器（１０１）と、入力電圧に応じてクロック信号を出力する電圧制御水晶発振器（１１１）とを具備する。ローカル周波数発振器（１０１）と、電圧制御水晶発振器（１１１）とは、複数の復調整合回路（１００、１０１、１１０、１１１、１２０、１３０）のそれぞれに接続されている。
【００６７】
本発明による適応受信方法は、（ａ）適応受信機の非同期時において、適応整合フィルタ（１３０）の動作を１タップ動作に設定することと、（ｂ）適応受信機の非同期時において、搬送波同期回路（１２１）の位相回転速度を所定の初期値に設定することと、（ｃ）適応受信機の同期時において、搬送波同期回路（１２１）の位相回転速度を初期値よりも遅く設定することと、（ｄ）適応受信機の同期時において、適応整合フィルタ（１３０）の動作を複数タップ動作に設定することと、（ｅ）適応整合フィルタ（１３０）の複数のタップを監視して、基準タップの中央タップからのシフトを判定することと、（ｆ）所定時間にかけて連続で発生した場合に、シフトした基準タップを中央タップに戻すこととを具備する。
【００６８】
本発明による適応受信方法において、ステップ（ｅ）は、（ｅ−１）基準タップのシフトが一定時間連続で観測された場合に、シフトの発生を判定することを具備する。
【００６９】
本発明による適応受信方法において、ステップ（ｆ）は、（ｆ−１）基準タップのシフトが発生した際の方向とは逆の方向に搬送波の位相を回転することを具備する。
【発明の効果】
【００７０】
本発明の適応受信機においては、判定帰還形等化器の後段にクロック同期（ＣＬＫ  ＳＹＮＣ：ＣＬｏｃＫ  ＳＹＮＣｈｒｏｎｉｚａｔｉｏｎ）回路が配置されている。その結果、ＣＬＫ抽出において符号間干渉の影響を最小限に抑えることができる。
【００７１】
本発明の適応受信機における適応整合フィルタ内のタップ係数出力回路は、タップ係数分布を監視し、同期情報や、タップシフトの有無を示す情報を、搬送波同期回路に渡す。搬送波同期回路では、同期情報を基に、同期時には位相制御を細かくすることで適応整合フィルタの有するタイミング制御機能と競合しないようにする。また、タップシフトの有無を示す情報を基に、タップシフトが有った場合はシフトした方向とは逆の方向にタップが推移するように位相制御を行う。
【００７２】
さらに、本発明の適応受信機における適応整合フィルタの複素乗算器の出力部に移相器が設けられている。その結果、信号の位相を判定データ信号の位相に一致させることで、クロックの影響を受けづらい理想的な合成を行うことが可能となる。
【発明を実施するための最良の形態】
【００７３】
添付図面を参照して、本発明による適応受信器を実施するための最良の形態を以下に説明する。
【００７４】
（第１の実施例）
図４は、本発明の第１の実施例による適応受信機の構成図の例である。ここでは説明を簡単にするため３タップの場合を示しているが、タップ数は伝搬路の遅延プロファイルを基に決定されるもので、本発明においても３タップに限るものではない。
【００７５】
本実施例による適応受信機は、ミキサ１００と、ローカル周波数発振器１０１と、アナログ・デジタル変換回路１１０と、電圧制御水晶発振器１１１と、復調回路１２０と、適応整合フィルタ１３０と、ダイバーシティ合成器１４０と、判定帰還形等化器１５０と、同期検出回路１６０と、符号判定器１７０と、クロック同期回路１８０とを具備する。
【００７６】
ここで、復調回路１２０は、搬送波（ＣＡＲＲ）同期回路１２１を具備する。
【００７７】
また、適応整合フィルタは、乗算器部と、遅延素子１３６と、相関器部とを具備する。乗算器部は、遅延素子１３１ａ〜ｂと、複素乗算器１３２ａ〜ｃと、移相器１３３ａ〜ｃと、合成器（Σ）１３４と、フリップフロップ１３５とを具備する。相関器部は、遅延素子１３７ａ〜ｂと、相関器１３８ａ〜ｃと、タップ係数出力回路１３９とを具備する。
【００７８】
さらに、クロック同期回路１８０は、クロック抽出回路１８１と、位相比較器１８２と、ループフィルタ（ＬＰＦ）１８３と、電圧制御発振器（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ、ＶＣＯ）と、分周回路（１／Ｎ）１８５とを具備する。
【００７９】
ここで、本実施例による適応受信機における、各構成要素同士の接続関係を説明する。
ミキサ１００は、入力信号Ｒの入力元である外部と、ローカル周波数発振器１０１と、アナログ・デジタル変換回路１１０とに接続されている。アナログ・デジタル変換回路１１０はさらに、電圧制御水晶発振器１１１と、復調回路１２０の搬送波同期回路１２１とにも接続されている。電圧制御水晶発振器１１１はさらに、クロック同期回路１８０にも接続されている。復調回路１２０の搬送波同期回路１２１はさらに、適応整合フィルタ１３０と、判定帰還形等化器１５０とにも接続されている。適応整合フィルタ１３０はさらに、ダイバーシティ合成器１４０と、符号判定器１７０と、クロック同期回路１８０とにも接続されている。ダイバーシティ合成器１４０はさらに、判定帰還形等化器１５０にも接続されている。判定帰還形等化器１５０はさらに、同期検出回路１６０と、符号判定器１７０とにも接続されている。符号判定器１７０はさらに、判定データ信号Ｓの出力先である外部にも接続されている。
【００８０】
ここで、適応整合フィルタ１３０における、各構成要素同士の接続関係を説明する。
復調回路１２０の搬送波同期回路１２１は、適応整合フィルタ１３０において、遅延素子１３１ａと、複素乗算器１３２ａと、遅延素子１３６とに接続されている。遅延素子１３１ａはさらに、遅延素子１３１ｂと、複素乗算器１３２ｂとにも接続されている。遅延素子１３１ｂはさらに、複素乗算器１３２ｃにも接続されている。複素乗算器１３２ａ〜ｃはさらに、それぞれ移相器１３３ａ〜ｃにも接続されている。移相器１３３ａ〜ｃはさらに、合成器１３４と、符号反転器１７０とにも接続されている。合成器１３４はさらに、フリップフロップ１３５にも接続されている。フリップフロップ１３５はさらに、ダイバーシティ合成器１４０と、同期検出回路１６０と、分周回路１８５とにも接続されている。
【００８１】
遅延素子１３６はさらに、遅延素子１３７ａと、相関器１３８ａとにも接続されている。遅延素子１３７ａはさらに、遅延素子１３７ｂと、相関器１３８ｂとにも接続されている。遅延素子１３７ｂはさらに、相関器１３８ｃにも接続されている。相関器１３８ａ〜ｃはさらに、タップ係数出力回路１３９にも接続されている。タップ係数出力回路１３９はさらに、復調回路１２０の搬送波同期回路１２１と、複素乗算器１３２ａ〜ｃと、同期検出回路１６０とにも接続されている。
【００８２】
ここで、クロック同期回路１８０における、各構成要素同士の接続関係を説明する。
判定帰還形等化器１５０は、位相比較器１８２に接続されている。同期検出回路１６０は、クロック抽出回路１８１に接続されている。クロック抽出回路１８１はさらに、位相比較器１８２にも接続されている。位相比較器１８２はさらに、ループフィルタ１８３にも接続されている。ループフィルタ１８３はさらに、電圧制御発振器１８４にも接続されている。電圧制御発振器１８４はさらに、分周回路１８５と、各ダイバーシティブランチの電圧制御水晶発振器１１１とにも接続されている。分周回路１８５はさらに、位相比較器１８２と、各ダイバーシティブランチのフリップフロップ１３５とにも接続されている。
【００８３】
ここで、本実施例による適応受信機の動作を説明する。
図４において、入力信号Ｒは、外部から受信される中間周波数帯の信号である。ローカル周波数発振器１０１は、ローカル信号を出力する。ミキサ１００は、入力信号Ｒと、ローカル信号とを入力されることによって、入力信号Ｒをベースバンド帯の信号に復調した後、これを出力する。なお、ローカル周波数発振器１０１の出力信号は、搬送波と完全に同期していない。従って、ミキサ１００の出力信号にはまだ搬送波位相回転が残っている。
【００８４】
電圧制御水晶発振器１１１は、所定周波数の信号を発振出力する。Ａ／Ｄ変換回路１１０は、ミキサ１００の出力信号と、電圧制御水晶発振器１１１の出力信号とを入力される。Ａ／Ｄ変換回路１１０は、電圧制御水晶発振器１１１の出力信号でミキサ１００の出力信号をサンプリングしてデジタル信号に変換した後、これを出力する。
【００８５】
搬送波同期回路１２１は、Ａ／Ｄ変換回路１１０の出力信号と、タップ係数出力回路１３９の出力信号と、判定帰還形等化器１５０より出力される搬送波位相差信号とを入力される。搬送波同期回路１２１は、Ａ／Ｄ変換回路１１０の出力信号に残存する位相差を除去した後、これを出力する。
【００８６】
適応整合フィルタ１３０は、搬送波同期回路１２１の出力信号を入力されて、２分岐した後、分岐された２つの信号を、乗算器部と、相関器部とに導く。
【００８７】
乗算器部において、遅延素子１３１ａは前記入力信号にＴ／２の遅延時間を与えた後、これを出力する。遅延素子１３１ｂは、遅延素子１３１ａの出力信号を入力され、同様にＴ／２の遅延時間を与えた後これを出力する。複素乗算器１３２ａ〜ｃは、搬送波同期回路１２１と、遅延素子１３１ａと、遅延素子１３１ｂとの出力信号をそれぞれ入力される。複素乗算器１３２ａ〜ｃはそれぞれ、入力された信号にタップ係数Ｗａ〜ｃを複素乗算処理した後、出力する。
【００８８】
すなわち、複素乗算器１３２ａは、搬送波同期回路１２１の出力信号を入力されて、入力信号にタップ係数Ｗａを複素乗算処理した後、出力する。同様に、複素乗算器１３２ｂは、遅延素子１３１ａの出力信号を入力されて、入力信号にタップ係数Ｗｂを複素乗算処理した後、出力する。また、複素乗算器１３２ｃは、遅延素子１３１ｂの出力信号を入力されて、入力信号にタップ係数Ｗｃを複素乗算処理した後、出力する。
【００８９】
移相器１３３ａ〜ｃは、それぞれ複素乗算器１３２ａ〜ｃの出力信号と、判定データ信号Ｓとを、入力される。すなわち、移相器１３３ａは、複素乗算器１３２ａの出力信号と、判定データ信号Ｓとを入力される。移相器１３３ｂは、複素乗算器１３２ｂの出力信号と、判定データ信号Ｓとを入力される。移相器１３３ｃは、複素乗算器１３２ｃの出力信号と、判定データ信号Ｓとを入力される。
【００９０】
移相器１３３ａ〜ｃは、判定データ信号Ｓの位相を基準として、各複素乗算器１３２ａ〜ｃの出力信号の位相を合わせて出力する。すなわち、移相器１３３ａは、判定データ信号Ｓの位相を基準として、複素乗算器１３２ａの出力信号の位相を合わせて出力する。すなわち、移相器１３３ｂは、判定データ信号Ｓの位相を基準として、複素乗算器１３２ｂの出力信号の位相を合わせて出力する。すなわち、移相器１３３ｃは、判定データ信号Ｓの位相を基準として、複素乗算器１３２ｃの出力信号の位相を合わせて出力する。
【００９１】
合成器１３４は移相器１３３ａ〜ｃの各出力信号を入力されて、これらを合成後出力する。
【００９２】
フリップフロップ１３５は、合成器１３４の出力信号と、分周回路１８５から出力されるクロック信号と、同期検出回路１６０から出力される同期信号Ｙとを入力される。フリップフロップ１３５は、合成器１３４の出力信号をクロック信号でリタイミングした後これを出力する。
【００９３】
もう一方では、まず、遅延素子１３６が、搬送波同期回路１２１の出力信号を入力されて、遅延時間τを与えた後、これを相関器部に向けて出力する。ここで、遅延時間τは、従来技術と同様の値である。すなわち、無歪み時において、中央タップを基準タップとした場合、中央タップの相関器１３８ｂに入力される２つの同一シンボルのタイミングが一致するように、遅延時間τが決定される。
【００９４】
遅延素子１３６の出力信号は２分岐され、遅延素子１３７ａ及び相関器１３８ａとに入力される。遅延素子１３７ａは、遅延素子１３６の出力信号を入力されて、これに遅延時間Ｔ／２を与えた後出力する。遅延素子１３７ｂは、遅延素子１３７ａの出力信号を入力され、これに遅延時間Ｔ／２を与えた後出力する。
【００９５】
相関器１３８ａは、遅延素子１３６の出力信号と、判定データ信号Ｓとを入力される。相関器１３８ａは、遅延素子１３６の出力信号と、判定データ信号Ｓとの相関処理を行った後、その結果を出力する。相関器１３８ｂは、遅延素子１３７ａの出力信号と、判定データ信号Ｓとを入力される。相関器１３８ｂは、遅延素子１３７ａの出力信号と、判定データ信号Ｓとの相関処理を行った後、その結果を出力する。相関器１３８ｃは、遅延素子１３７ｂの出力信号と、判定データ信号Ｓとを入力される。相関器１３８ｃは、遅延素子１３７ｂの出力信号と、判定データ信号Ｓとの相関処理を行った後、その結果を出力する。
【００９６】
タップ係数出力回路１３９は、これら相関器１３８ａ〜ｃの各出力信号と、同期信号Ｙとを入力される。タップ係数出力回路１３９は、入力される各信号の状態により適切な制御を行った後、タップ係数としてＷａ〜ｃを複素乗算器１３２ａ〜ｃに向けて出力する。また、タップ係数出力回路１３９は同様に、搬送波同期回路１２１に向けて制御信号を出力する。
【００９７】
ここで、乗算器部の説明に戻る。フリップフロップ１３５の出力信号が、適応整合フィルタ１３０の出力信号になる。本実施例の適応受信機がダイバーシティ構成の場合は、複数のダイバーシティブランチの適応整合フィルタの出力信号が合成器１４０に入力され、合成される。このとき、合成器１４０における合成は、従来技術と同様、入力される複数の信号の位相が揃っているので、最大比合成となる。
【００９８】
合成器１４０から出力信号は、判定帰還形等化器１５０に入力される。判定帰還形等化器１５０は、合成器１４０からの入力信号と、符号判定器１７０の前後誤差信号と、判定データ信号Ｓとを入力される。ここで、符号判定器１７０の前後誤差信号とは、符号判定器１７０に入力される信号と、符号判定器１７０から出力される信号との差分信号である。
【００９９】
判定帰還形等化器１５０は、合成器１４０からの入力信号に含まれる符号間干渉を除去した後これを出力する。また、判定帰還形等化器１５０は、合成器１４０からの入力信号の位相誤差を検出する回路を備えており、格子点からのずれを数値化して搬送波位相差として出力する。
【０１００】
同期検出回路１６０は、判定帰還形等化器１５０の出力信号を入力され、入力された信号は同期が取れているかどうかの判定を行う。同期検出回路１６０は、判定の結果を同期信号Ｙとして出力する。尚、同期検出回路１６０は、判定帰還形等化器１５０より入力された信号はそのまま後段の回路へと出力する。
【０１０１】
同期検出回路１６０から出力された信号は分岐され、クロック同期回路１８０と、判定器１７０とへ入力される。
【０１０２】
クロック同期回路１８０に入力された信号は、まず、そのままクロック抽出回路１８１に入力される。クロック抽出回路１８１は、入力された信号からそのクロック成分を抽出して出力する。
【０１０３】
位相比較器１８２は、クロック抽出回路１８１によって抽出出力されたクロック成分と、判定帰還形等化器１５０から出力された搬送波位相差信号と、分周回路１８５から出力されるクロック信号とを入力される。位相比較器１８２は、入力された各信号の位相を比較した後、その結果を電圧で出力する。
【０１０４】
ループフィルタ１８３は、位相比較器１８２から出力された電圧を入力され、積分処理を行った後これを出力する。
【０１０５】
ＶＣＯ１８４は、ループフィルタ１８３の出力電圧を入力されて、この電圧に対応する周波数の正弦波を出力する。ＶＣＯ１８４の出力信号は、Ｎ（ｆｓ）の周期のクロック信号として受信装置で使用される。
【０１０６】
分周回路１８５は、ＶＣＯ１８４の出力信号を入力され、入力された信号をＮ分周して出力する。分周回路１８５の出力信号は、データと同じ周期のクロック信号として、フリップフロップ１３５と、位相比較器１８２とに入力されて使用される。
【０１０７】
判定器１７０は、同期検出回路１６０の出力信号を入力されて、入力された信号が０であるかまたは１であるかの判定を行う。判定器１７０は、この判定の結果を判定データ信号Ｓとして出力する。
【０１０８】
次に、図４に示す本実施例の動作について説明する。
本実施例の適応受信機の検波方式は、関連技術の例と同様、準同期検波方式である。搬送波同期回路１２１は、判定帰還形等化器１５０からの搬送波位相差信号に基づいて、受信信号に残存する位相回転成分を除去する。ここで前述したように、適応整合フィルタと競合するため、同期確立後は搬送波同期回路１２１の制御速度を競合しない域まで遅くする。具体的には、以下のように制御させる。
【０１０９】
図５は状態別の制御方法を示したものである。
図５のステップＳ１において、適応受信機の立ち上がり時などの非同期時には、適応制御フィルタを１タップ動作とする。また、搬送波同期回路１２１の位相速度を通常どおりとする。ここで、適応受信機が同期状態にあるかどうかの情報は、タップ係数出力回路１３９を通して、同期信号Ｙを受けることにより得られる。
【０１１０】
適応制御フィルタを１タップ動作にする理由を説明する。
まず、同期が確立されていない時点では、復調回路１２０から出力される信号と、判定データ信号Ｓとの間で、相関が取れない。従って、全ての相関器１３８ａ〜ｃの出力がほとんど０となり、複素乗算器１３２ａ〜ｃにおける乗算結果も０となる。このことは、適応整合フィルタにおいて信号が通らないことを意味する。
【０１１１】
このままでは永遠に同期しないため、非同期時、つまり相関器１３８ａ〜ｃにおいて相関が取れて同期するまでは、タップ係数を強制的に与える必要がある。このときの手段として、１タップ動作を行う。すなわち、基準タップの係数のみを１として、その他のタップの係数を０にする。この例では、中央タップを基準タップとしているので、中央タップの複素乗算器１３２ｂのタップ係数Ｗｂのみを１とする。また、図４における複素乗算器１３２ａ、１３２ｃのタップ係数Ｗａ及びＷｃを０とする。タップ係数をこのように固定することにより、適応整合フィルタ１３０は、信号を処理せず通過させるのと同じ状態になる。
【０１１２】
前述のようなタップ係数の制御は、タップ係数出力回路１３９により行われる。ステップＳ２において、タップ係数出力回路１３９は、同期信号Ｙを取り込んでいるため、同期状態を把握することが可能である。非同期状態であると判定した場合は、ステップＳ３において、複素乗算器１３２ａ〜ｃに固定値を与えるよう動作する。すなわち、非同期状態である場合には適応整合フィルタ１３０を１タップ動作にする。以上により、適応整合フィルタにおける信号切断を防ぐことが可能となる。
【０１１３】
また、搬送波同期回路１２１では、ステップＳ３の非同期時に、ＳＷＥＥＰＥＲ信号を重畳させて、搬送波同期のためのＡＰＣ（Ａｕｔｏｍａｔｉｃ  Ｐｈａｓｅ  Ｃｏｎｔｒｏｌ）信号の振幅を大きくしている。これにより、引き込まれる周波数範囲が広がる。
【０１１４】
同期後、ステップＳ４において、搬送波同期回路１２１における位相制御を細かくする。具体的には、搬送波同期回路１２１はＰＬＬ回路になっており、内部にループフィルタを備えている。ループフィルタの出力がＡＰＣ信号であり、ＡＰＣ信号に応じた周波数のＣＡＲＲ信号が出力される。従って、前述したような位相制御を行うには、ループフィルタの出力を制御すれば良い。ループフィルタでは位相誤差信号の積分及び雑音成分の抑圧を行っているが、ここで係数を変更することにより、雑音帯域幅やダンピングファクター、ループゲインを変更することが出来る。本実施例では、同期時にＳＷＥＥＰＥＲ信号を停止させるだけではなく、係数を変更して位相制御を遅くする。これにより、適応整合フィルタのタイミング制御との競合を防ぐ。
【０１１５】
搬送波同期回路１２１の位相制御を遅くした後、ステップＳ５において、適応整合フィルタ１３０のタップ動作を１タップからフルタップに変更する。タップ係数出力回路１３９は常にタップ係数の数値を観測しており、基準タップが中央からシフトした場合も検出することが可能である。通常、伝搬路にてマルチパスフェージングの影響を受けていない無歪み時には、本実施例の適応整合フィルタ１３０は、中央タップが基準タップとなるように動作する。これは、もし基準タップが端のタップのまま符号間干渉を受けた場合、既に端にあるためこれ以上シフトすることが出来ず、従って、対称なインパルス応答を生成出来なくなるためである。また、仮に端になかったとしても、シフトするのと同じ時間軸方向のタップが減少しているために、対称なインパルス応答の生成に影響を及ぼすことになる。すなわち、結果として、後段の判定帰還形等化器１５０の負荷が増し、符号間干渉を除去できなくなる可能性があるためである。基準タップを中央タップに置くのは、以上の理由による。
【０１１６】
ここで、伝搬路の影響により遅れエコーが発生したとする。このとき、タップ係数の分布において、相関器１３８ａのタップ係数が大きくなる。遅れエコーの大きさがさらに増大し、Ｄ／Ｕ比（Ｄｅｓｉｒｅ  ｔｏ  Ｕｎｄｅｓｉｒｅ  ｒａｔｉｏ：希望波／干渉波比）が逆転するまでに大きくなると、中央タップのタップ係数よりも相関器１３８ａのタップ係数の方が大きくなる。ステップＳ６において、タップ係数出力回路１３９は、相関器１３８ａ〜ｃの出力を監視する。基準タップが中央タップよりシフトしたことを認識すると、ステップＳ７において、タップ係数出力回路１３９は搬送波同期回路１２１に対して制御を行う。すなわち、基準タップを中央タップに戻すように搬送波の位相を回転させる制御を行う。但し、瞬間的なフェージングに対しては反応する必要がないことから、前述した動作を行う条件であるタップシフトの有無は一定時間連続で観測した後に判定することが望ましい。また、タップ係数出力回路１３９による搬送波同期回路１２１に対する制御は、判定帰還形等化器１５０が出力する搬送波位相差信号による制御よりも優先される。
以上が、搬送波同期動作に関する説明である。
【０１１７】
次に、関連技術と異なる点として、適応整合フィルタ１３０内に移相器１３３ａ〜ｃを備えている点について説明する。
合成器１３４あるいは合成器１４０にて信号を合成するにあたり、位相を一致させる必要がある。各複素乗算器１３３ａ〜ｃの出力信号は、それぞれ移相器１３３ａ〜ｃにて、判定データ信号Ｓの位相に揃えられる。これにより、理想的な信号の強化及び最大比合成を期待することが出来る。
【０１１８】
次に、フリップフロップ１３５について説明する。
フリップフロップ１３５は適応整合フィルタ１３０の最終出力段にて、適応整合フィルタ１３０の出力信号を受信クロックでリタイミングする目的で設けられている。リタイミングにより、フェージングによるクロック位相の不意な変動が防止される。ただし、クロック同期が確立していない非同期時には、位相変動が助長される場合がある。従って、ステップＳ１やステップＳ３における非同期時において、フリップフロップ１３５はリタイミングを行なわずに、信号を通過させる動作を行う。
【０１１９】
その他、関連技術と異なる点として、クロック同期回路１８０が判定帰還形等化器１５０の後段に配置されている点について説明する。
クロック同期回路１８０に入力される信号からは、判定帰還形等化器１５０により符号間干渉が除去される。そのため、クロック抽出回路１８１は、ＣＬＫ抽出においてフェージングの影響を受けることがない。従って、クロック同期回路１８０は入力される信号におけるクロックの変動に対して十分な耐性を持つ。
【０１２０】
但し、クロック同期回路１８０内のＰＬＬと、判定帰還形等化器１５０のループバック回路とが２重ループを成し、適応受信機の動作が不安定となる場合がある。
【０１２１】
このような場合を避けるために、判定帰還形等化器１５０の搬送波位相差信号をクロック同期回路１８０内の位相比較器１８２に取り込む。こうすることで、搬送波の位相誤差が常に監視される。搬送波の位相誤差の値が、設定した閾値を超えるような場合は、クロック抽出回路１８１より出力されるＣＬＫ位相誤差信号を無効にして、ＰＬＬを切る。この動作により、適応受信機の動作が不安定に向かうことが予め防がれる。
【０１２２】
なお、本実施例のダイバーシティ構造は、本発明において必ずしも必要な構成ではない。本発明の適応受信機がダイバーシティ構造でない場合は、ダイバーシティ合成器１４０も省略可能である。
【０１２３】
（第２の実施例）
図６は、本発明の第２の実施例による適応受信機の構成図の例である。
第２の実施例による適応受信機は、第１の実施例に一部の変更を加えたものである。すなわち、ローカル周波数発振器１０１と、電圧制御水晶発振器１１１とを、全てまたは一部のダイバーシティブランチで共通とする。この場合、機能的に変わるところはなく、コスト及び実装の面で優れる。
【図面の簡単な説明】
【０１２４】
【図１】図１は、本発明に関連する技術による適応受信機の構成図の例である。
【図２】図２は、適応整合フィルタにおけるインパルス応答を説明するための図である。図２（Ａ）は、一般的な適応整合フィルタの構成図の例である。図２（Ｂ）は、入力インパルス応答の波形図の例である。図２（Ｃ）は、タップ係数の分布図の例である。図２（Ｄ）は、図２（Ａ）〜（Ｃ）で得られる出力インパルス応答の波形図の例である。
【図３】図３は、適応整合フィルタにおけるタイミング制御機能を説明するための各種波形図の例である。図３（Ａ）〜（Ｃ）はそれぞれ、ダイバーシティブランチ１〜３の、整合フィルタリングを行なわない場合の出力波形である。図３（Ｄ）は、受信機におけるクロック信号の波形である。図３（Ｅ）〜（Ｇ）はそれぞれ、ダイバーシティブランチ１〜３の、整合フィルタリングを行なった場合の出力波形である。
【図４】図４は、本発明の第１の実施例による適応受信機の構成図の例である。
【図５】図５は、本発明による適応受信方法のフローチャートの例である。
【図６】図６は、本発明の第２の実施例による適応受信機の構成図の例である。
【符号の説明】
【０１２５】
１００、３００  ミキサ
１０１、３０１  ローカル周波数発振器（ＬＯ）
１１０、３１０  アナログ・デジタル（Ａ／Ｄ）変換回路
１１１、３１１  電圧制御水晶発振器（ＶＣＸＯ）
１２０、３２０  復調回路（ＤＥＭ）
１２１、３２１  搬送波（ＣＡＲＲ）同期回路
１３０、３３０  適応整合フィルタ（ＡＭＦ）
１３１ａ〜ｂ、３３１ａ〜ｂ  遅延素子
１３２ａ〜ｃ、３３２ａ〜ｃ  複素乗算器
１３３ａ〜ｃ  移相器
１３４、３３３  合成器（Σ）
１３５  フリップフロップ
１３６、３３４  遅延素子
１３７ａ〜ｂ、３３５ａ〜ｂ  遅延素子
１３８ａ〜ｃ、３３６ａ〜ｃ  相関器
１３９  タップ係数出力回路
１４０、３４０  ダイバーシティ合成器
１５０、３５０  判定帰還形等化器（ＤＦＥ）
１６０  同期検出回路
１７０、３６０  符号判定器
１８０  クロック同期回路（ＣＬＫ  ＳＹＮＣ）
１８１、３２２  クロック抽出回路
１８２、３２３  位相比較器
１８３、３２４  ループフィルタ（ＬＰＦ）
１８４  電圧制御発振器（ＶＣＯ）
１８５  分周回路（１／Ｎ）
３２５  デジタル・アナログ（Ｄ／Ａ）変換回路
【図１】
2009081722.tif 000003
【図２】
2009081722.tif 000004
【図３】
2009081722.tif 000005
【図４】
2009081722.tif 000006
【図５】
2009081722.tif 000007
【図６】
2009081722.tif 000008
【手続補正書】
【提出日】平成19年10月10日(2007.10.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
入力信号を同期し、復調し、整合して出力する復調整合回路と、
前記復調整合回路の後段に接続され、主信号の符号間干渉を除去して出力すると共に、搬送波位相差信号も出力する判定帰還形等化器と、
前記判定帰還形等化器の後段に接続され、前記搬送波位相差信号に応じてクロック位相情報を制御するクロック同期回路と
を具備する
適応受信器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
尚、このことは図２（Ｂ）と図２（Ｃ）との関係にも現れている。すなわち、図２（Ｂ）に示されるインパルス応答が、図２（Ａ）の適応整合フィルタに入力された場合を考える。図２（Ｂ）の主波ｈ０は、図２（Ｃ）におけるＷ０タップに対応する。同様に、進み波ｈ−１がＷ０タップよりＴ／２遅延を受けたＷ＋１タップに、遅れ波ｈ＋１がＷ０タップよりＴ／２進んだＷ−１タップに、それぞれ分布している。つまり、各時間軸上の波が、主波ｈ０の時刻に一致するように、時間反転して分布しているのである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
第二の問題点は、準同期検波で行われる位相回転と、適応整合フィルタにおけるタイミング制御機能とが、競合してしまうことである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正の内容】
【００６０】
本発明による適応受信機は、復調整合回路（１００、１０１、１１０、１１１、１２０、１３０）と、判定帰還形等化器（１５０）と、クロック同期回路（１８０）とを具備する。ここで、復調整合回路（１００、１０１、１１０、１１１、１２０、１３０）は、入力信号を同期し、復調し、整合して出力する。判定帰還形等化器（１５０）は、復調整合回路（１００、１０１、１１０、１１１、１２０、１３０）の後段に接続され、主信号の符号間干渉を除去して出力すると共に、搬送波位相差信号も出力する。クロック同期回路（１８０）は、判定帰還形等化器（１５０）の後段に接続され、搬送波位相差信号に応じてクロック位相情報を制御する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００８０
【補正方法】変更
【補正の内容】
【００８０】
ここで、適応整合フィルタ１３０における、各構成要素同士の接続関係を説明する。
復調回路１２０の搬送波同期回路１２１は、適応整合フィルタ１３０において、遅延素子１３１ａと、複素乗算器１３２ａと、遅延素子１３６とに接続されている。遅延素子１３１ａはさらに、遅延素子１３１ｂと、複素乗算器１３２ｂとにも接続されている。遅延素子１３１ｂはさらに、複素乗算器１３２ｃにも接続されている。複素乗算器１３２ａ〜ｃはさらに、それぞれ移相器１３３ａ〜ｃにも接続されている。移相器１３３ａ〜ｃはさらに、合成器１３４と、符号判定器１７０とにも接続されている。合成器１３４はさらに、フリップフロップ１３５にも接続されている。フリップフロップ１３５はさらに、ダイバーシティ合成器１４０と、同期検出回路１６０と、分周回路１８５とにも接続されている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１０９
【補正方法】変更
【補正の内容】
【０１０９】
図５は状態別の制御方法を示したものである。
図５のステップＳ１において、適応受信機の立ち上がり時などの非同期時には、適応整合フィルタを１タップ動作とする。また、搬送波同期回路１２１の位相速度を通常どおりとする。ここで、適応受信機が同期状態にあるかどうかの情報は、タップ係数出力回路１３９を通して、同期信号Ｙを受けることにより得られる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１１０
【補正方法】変更
【補正の内容】
【０１１０】
適応整合フィルタを１タップ動作にする理由を説明する。
まず、同期が確立されていない時点では、復調回路１２０から出力される信号と、判定データ信号Ｓとの間で、相関が取れない。従って、全ての相関器１３８ａ〜ｃの出力がほとんど０となり、複素乗算器１３２ａ〜ｃにおける乗算結果も０となる。このことは、適応整合フィルタにおいて信号が通らないことを意味する。