(57)【要約】【課題】  入力回路の回路特性ばらつきが信号受信動作に与える影響が無視できないような信号伝送システムにおいて、半導体集積回路の端子数が増加せず、半導体集積回路の外部に新たな信号観測手段、ばらつき調整量計算手段を付加する必要がなく、高速動作が可能で、常時信号受信動作を続けることができる低オフセット入力回路の実現方法を提供する。【解決手段】  入力回路４０と、オートゼロアンプ４２と、アナログディジタル変換回路４３と、符号化回路４４と、信号保持回路４５とからなる信号受信回路において、入力回路４０の出力誤差信号をオートゼロアンプ４２で増幅し、その信号をディジタル化および、必要に応じて符号化した信号を保持回路４５で保持し、その保持された信号で入力回路４０の回路特性ばらつきを調整する。【選択図】  図４
2009081749.tif 000002
【特許請求の範囲】
【請求項１】
信号を受信する入力回路と、該入力回路のオフセット電圧を生む回路特性ばらつきを出力に反映するように接続される増幅回路と、調整信号に応じて該入力回路の回路特性ばらつきを調整する調整手段とを有している半導体集積回路の低オフセット入力回路であって、
前記増幅回路の出力信号をディジタル信号に変換する変換回路と、
前記変換回路で変換されたディジタル信号もしくは前記変換されたディジタル信号を符号化した信号をサンプルして保持する保持回路とを更に有し、
前記増幅回路は該増幅回路自身の回路特性ばらつきを補正する機能を有し、
前調整手段は、前記保持回路に保持された信号を受けて前記入力回路の回路特性ばらつきを補正することを特徴とする低オフセット入力回路。
【請求項２】
前記増幅回路は、前記増幅回路自身の回路特性ばらつきを補正する第１状態と、前記入力回路の回路特性ばらつきを出力に反映する第２状態とを有し、前記保持回路は前記増幅回路が第２状態とされた時点で前記ディジタル信号もしくは前記符号化した信号のサンプルを行い、このようにサンプルされた保持信号を受けた前記調整手段により前記入力回路の回路特性ばらつきの補正を行うことを特徴とする請求項１記載の低オフセット入力回路。
【請求項３】
前記入力回路は、前記保持回路にサンプルされた保持信号による回路特性ばらつきの補正をした後に、信号を受信する通常動作状態となることを特徴とする請求項２記載の低オフセット入力回路。
【請求項４】
前記入力回路が通常動作状態である期間中に、前記増幅回路が前記増幅回路自身の回路特性ばらつきを補正する第１状態になることを特徴とする請求項３記載の低オフセット入力回路。
【請求項５】
前記保持回路は、外部から補正用入力信号が前記入力回路に入力し、かつ前記増幅回路が前記入力回路の回路特性ばらつきを出力に反映する第２状態であるときに前記ディジタル信号もしくは前記符号化された信号のサンプルを行う２ことを特徴とする請求項２記載の低オフセット入力回路。
【請求項６】
前記増幅回路には前記入力回路の出力信号が接続され、もって前記第２状態とされることを特徴とする請求項２記載の低オフセット入力回路。
【請求項７】
前記増幅回路には前記入力回路の出力端が入力端に逆極性で接続された状態で前記入力端が接続され、もって前記第２状態とされることを特徴とする請求項２記載の低オフセット入力回路。
【請求項８】
それぞれの入力信号を受信する複数の入力回路であって、各入力回路はそのオフセット電圧を生む回路特性ばらつきを調整する調整手段を備えたものと、
前記複数の入力回路のそれぞれの回路特性ばらつきを出力に順次反映するように前記複数の入力回路の出力に切り替えスイッチを介して順次接続される増幅回路と、
前記増幅回路の出力をディジタル信号に変換する変換回路と、
前記増幅回路が前記複数の入力回路の各々の回路特性ばらつきを出力に反映するときの前記変換回路の出力であるディジタル信号もしくはそれを符号化した信号を順次サンプルしてそれぞれ保持する保持回路とを有し、
前記複数の入力回路のそれぞれの調整手段は前記保持回路に保持されたそれぞれの保持信号を受けてそれぞれの回路特性ばらつきを補正することを特徴とする低オフセット入力回路。
【請求項９】
前記増幅回路は、該増幅回路自身の回路特性ばらつきを補正する機能を有し、自身の回路特性ばらつきが補正された後に前記複数の入力回路の出力に順次接続されることを特徴とする請求項８記載の低オフセット入力回路。
【請求項１０】
信号を受信する入力回路と、ディジタル信号を保持する保持回路とを有しており、
前記入力回路の出力信号から調整信号を生成し、
該調整信号をディジタル化した信号を前記保持回路で記憶し、
該記憶された信号で前記入力回路の回路特性ばらつきを補正する機能を有していることを特徴とする低オフセット入力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の信号入力回路の構成方法に関し、特に入力回路の回路特性ばらつきを補正する方法に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体集積回路の信号入力回路の構成に関しては、以下のような技術が考えられる。
【０００３】
例えば、図１（ａ）に、一般的な信号入力回路の構成を示す。入力回路１０は差動信号Ｉｎｐ、Ｉｎｎを受信し、差動信号間の差情報Ｖｉｎに応じた出力信号Ｖｏｕｔを出力する。
【０００４】
図１（ｂ）に、差動構成における信号入力回路の回路図を示す。入力信号Ｉｎｐ、Ｉｎｎはそれぞれ、入力用トランジスタＭＮ１ｐ、ＭＮ１ｎのゲート端子へ入力される。定電流発生用トランジスタＭＮｃおよびバイアス電圧Ｖｂｉａｓにより生成される電流は入力信号間の差電圧に応じて２つに分配され、２つの負荷抵抗ＲＬ１ｐ、ＲＬ１ｎへ流れる。出力信号Ｏｕｔｐ、Ｏｕｔｎは負荷抵抗ＲＬ１ｐ、ＲＬ１ｎとそれぞれを流れる電流との積に応じて出力される。
【０００５】
ここで、入力信号の差信号Ｖｉｎが０である場合は、出力信号の差信号Ｖｏｕｔも０となるように回路を設計することが一般的であり、このためにＭＮ１ｐ、ＭＮ１ｎは同じ特性となるように設計し、またＲＬ１ｐ、ＲＬ１ｎも同じ特性となるように設計する。
【０００６】
しかし、何らかの理由でＭＮ１ｐ、ＭＮ１ｎの特性にばらつきが生じるとＶｉｎに０を与えてもＶｏｕｔが０にならない現象が生じる。ＲＬ１ｐ、ＲＬ１ｎの特性がばらついても同様である。
【０００７】
このような回路特性に起因する差動信号の誤差は、図１（ｃ）のような等価回路で表すことができる。すなわち、入力信号のいずれか片側に、入力信号をオフセットさせる誤差電圧Ｖｏｓを印加する。Ｖｏｓは回路特性のばらつき量に応じて正または負の値をとる。誤差電圧Ｖｏｓを一般にオフセット電圧と呼ぶ。
【０００８】
本発明者が検討したところによれば、上記で述べた信号入力回路の回路特性ばらつきを補正する方法としては、以下のような技術が考えられる。
【０００９】
例えば図２（ａ）に、信号入力回路の回路特性ばらつきを補正するための第１の従来技術を示す。その構成は、入力回路２０の出力信号を半導体集積回路の外で観測信号２３を用いて検知し、観測信号に応じた回路特性調整信号２２を半導体集積回路に与える。入力回路２０は、調整信号２２を受けて入力回路自体の特性を調整する機能を有している。
【００１０】
また、例えば図３（ａ）に、信号入力回路の回路特性ばらつきを補正するための第２の従来技術を示す。その構成は、入力回路３０の入力端子から信号を受ける増幅回路３２（オートゼロアンプ）を有しており、オートゼロアンプ３２の出力信号を用いて入力回路３０の回路特性ばらつきを補正する。オートゼロアンプ３２は自身の回路特性ばらつきを調整する機能を有している。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところで、前記のような信号入力回路の回路特性ばらつきを補正する技術について本発明者が検討した結果、以下のようなことが明らかとなった。
【００１２】
まず図２（ａ）に示す回路特性ばらつき補正技術について説明する。図２（ｂ）に、図２（ａ）で説明した回路特性ばらつき補正方法の具体的回路例を示す。入力回路２０の出力信号Ｏｕｔｐ、ＯｕｔｎはそれぞれスイッチＳＷ２１a、ＳＷ２１bを介して半導体集積回路の外で観測信号２３として観測される。観測信号２３に応じた調整信号２２が、半導体集積回路の外に設けた波形観測手段２４、演算手段２５によって計算され、入力回路２０に与えられる。入力回路２０は補正電流を流して回路特性ばらつき調整する手段となるトランジスタＭＮ２７ｐ、ＭＮ２７ｎを有しており、外部からの調整信号２２により回路特性を調整する。
【００１３】
以上説明した回路で入力回路２０の回路特性ばらつきを補正した後、スイッチＳＷ２１ｐ、ＳＷ２１ｎを図２（ａ）のように開の状態にして通常の信号受信動作を行う。
【００１４】
ところが、このような方式では、次に述べるような問題が発生する。まず、観測信号２３を取り出すための端子、および調整信号２２を印加するための端子を半導体集積回路に設ける必要がある。さらに、半導体集積回路の外に、信号を観測する手段２４と調整信号量を計算する手段２５が必要である。
【００１５】
次に図３（ａ）に示す回路特性ばらつき補正技術について説明する。
【００１６】
図３（ａ）は、オートゼロアンプ３２（増幅回路）の回路特性ばらつきを補正する状態を示す図である。図３（ａ）に示す各スイッチはそれぞれ図に示すように設定される。すなわちスイッチＳＷ１７が閉であり、オートゼロアンプ３２の正負の入力端子３５、３６はショートされる。オートゼロアンプ３２の正側出力信号３３はスイッチＳＷ２９ａにより負側入力端子３６へ、負側出力信号３４はスイッチＳＷ２９ｂにより正側入力端子３５へそれぞれ接続される。さらに正側出力端子３３はスイッチＳＷ２８ａによりコンデンサＣ１５ｐおよび負側調整端子３８へ接続される。また負側出力端子３４はスイッチＳＷ２８ｂによりコンデンサＣ１５ｎおよび正側調整端子３７へ接続される。このように接続することで、オートゼロアンプ３２は自身の回路特性ばらつきを補正することができ、さらに補正するための調整信号は、電荷量としてコンデンサＣ１５ｐ、Ｃ１５ｎへ蓄積される。このオートゼロアンプの回路特性ばらつき補正状態のとき、スイッチＳＷ３１は開の状態に設定され、入力回路３０は通常の信号受信動作を行う。
【００１７】
図３（ｂ）は入力回路３１の回路特性ばらつきを補正するための接続状態を示している。入力回路３１の回路特性ばらつきを補正するための調整信号はオートゼロアンプ３２によって生成され、コンデンサＣ１６ｐ、Ｃ１６ｎに電荷量として蓄積されると同時に入力回路３０の調整用端子３９ａ、３９ｂに与えられる。
【００１８】
このとき、スイッチＳＷ３１ａ、ＳＷ３１ｂは閉の状態になっているため、入力回路３０は受信信号Ｖｉｎを正しく受信して出力信号Ｖｏｕｔを生成することはできない。
【００１９】
図１４に、図３（ａ）（ｂ）で示した回路特性ばらつき補正技術を有する入力回路の動作状態の推移を示す。まずオートゼロアンプ３２の特性補正を図３（ａ）に示したスイッチの設定条件で行い、その後入力回路３０の特性補正を図３（ｂ）に示したスイッチの設定条件で行う。この理由は、まずオートゼロアンプ３２の特性を補償し、オートゼロアンプ３２の回路特性ばらつきがないことが保障されてから、入力回路３０の特性を補償する必要があるためである。
【００２０】
図３（ａ）（ｂ）に示した技術では、これら２つの特性補償状態を交互に繰り返す必要がある。この理由は、オートゼロアンプ３２の調整信号、および入力回路３０の調整信号をそれぞれコンデンサに電荷量として蓄積しているためである。半導体集積回路上に構成されたコンデンサは直流的にリーク特性を持つため、調整信号を無限時間に渡って保持することは不可能である。このため、保持している調整信号がリーク電流の影響で許容できない誤差を持つ以前に、特性補償を再度実行し、調整信号をコンデンサに蓄積しなおす必要がある。
【００２１】
以上、図３、および図１４を用いて説明した回路特性ばらつき補正技術には、次に述べるような問題が発生する。まず、入力回路３１の回路特性を補償している状態のときは、入力回路３０は通常の信号を受信することができない。このため、回路動作中に、通常の入力信号を受信できない時間が繰り返し現れる。さらに、入力回路３０の入力信号端子にオートゼロアンプ３２の入力信号端子を接続する必要があるため、入力回路３０の入力端子の負荷容量が増加し、高速動作の妨げになる。
【００２２】
そこで、本発明の目的は、半導体集積回路に多くの制御端子を追加する必要がなく、半導体集積回路の外部に信号観測手段や回路特性ばらつき制御信号量を計算する手段を設ける必要がなく、さらに、通常の信号受信動作を継続して行うことが可能で、かつ、高速回路動作が可能であるような、回路特性ばらつき補正方法を有する信号入力回路を提供することにある。
【００２３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２５】
本発明による低オフセット入力回路は、外部から与えられる調整信号により回路特性ばらつきを補正する機能を有する入力回路と、自身の回路特性ばらつきを補償する機能を有するオートゼロアンプと、アナログ信号をディジタル信号に変換する変換回路と、そのディジタル信号もしくはそれを符号化した信号を保持する保持回路とを備えており、入力回路の回路特性ばらつきによって生じる入力回路の出力信号の誤差信号を、事前に自身の回路特性ばらつきを自身で補正したオートゼロアンプで増幅し、該増幅された誤差信号をアナログ信号からディジタル信号へ変換し、そのディジタル信号、もしくは更にそれ符号化した信号を保持回路によって保持し、その保持された信号を用いて前記入力回路の回路特性ばらつきを補正する手段を有するものである。
【００２６】
ここで前記オートゼロアンプは、自身の回路特性ばらつきを補正する手段と補正する動作状態とを有しており、前記入力回路の回路特性ばらつきを補正する状態の前に、オートゼロアンプ自身の回路特性ばらつきを補正する状態を経過することで、オートゼロアンプ自身の回路特性ばらつきを、その影響が入力回路の回路特性ばらつきを補正することに対して無視できる程度まで減少せしめることが可能である。
【００２７】
また、前記保持回路は、外部から与えられる信号保持制御信号によって、その時点で入力されていた信号を保持し、さらに出力し続けることが可能である。
【００２８】
すなわち、以上説明した構成および方法を用いることで、入力回路の回路特性ばらつきを補正する信号を、保持回路の出力から入力回路の回路特性調整信号入力端子へ与えることで、回路特性ばらつきを十分小さく補正でき、さらに補正信号を保持し続けることで、入力回路が通常の信号受信動作を継続し続けることが可能になる。
【００２９】
そして、このような低オフセット入力回路は、例えばコンピュータやネットワーク装置に代表される情報処理装置内における、ＬＳＩ間のシリアル信号伝送に対する信号受信回路などのように、受信信号の振幅に対して受信回路の回路特性ばらつきが無視できない影響を与えるようなシステムにおいて、その性能劣化防止手段として適用して特に有益なものである。さらにこれに限らず、光伝送技術を利用したイーサネット信号伝送装置などのシステムに対しても、その電気信号部分の信号受信回路として広く適用することが可能である。
【発明の効果】
【００３０】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
（１）半導体集積回路上に形成された信号入力回路において、入力回路の回路特性ばらつきを調整することができるため、受信信号が小さい場合でも、回路特性ばらつきの影響により出力信号が劣化することを防ぐことができる。
（２）入力回路の回路特性ばらつきを調整するための手段は入力回路と同一の半導体集積回路上に形成することができるので、半導体集積回路の端子数の増加を防ぐことができる。
（３）（２）によって、半導体集積回路の外部に新たな信号観測手段や調整信号量演算手段を設ける必要がない。
（４）入力回路の回路特性ばらつきを調整する信号を保持する手段を有することにより、入力回路が通常の信号受信動作を継続することができる。
（５）入力回路の入力端子にスイッチ等の回路を接続する必要がないので、入力回路を高速に動作させることが可能である。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００３２】
図４は、本発明の一実施の形態による低オフセット入力回路において、その構成の一例を示す図である。図４（ａ）は入力回路４０の回路特性ばらつきを補正する状態を示している。図４（ｂ）は入力回路４０が通常の信号を受信しており、さらにオートゼロアンプ４２が自身の回路特性ばらつきを補正する状態を表している。本実施形態の回路は、入力回路４０、スイッチＳＷ４１ａ、オートゼロアンプ４２、アナログディジタル変換回路４３（ＡＤ変換回路）、符号化回路４４、信号保持回路４５から構成されている。
【００３３】
入力回路４０の出力信号Ｏｕｔｐ、ＯｕｔｎはそれぞれスイッチＳＷ４１ａ、ＳＷ４１ｂを介してオートゼロアンプ４２に入力される。オートゼロアンプ４２から出力されるアナログ信号はＡＤ変換回路４３の入力に接続される。ＡＤ変換回路から出力されるディジタル信号は符号化回路４４へ接続されている。符号化回路４４の出力信号は信号保持回路４５へ送られる。信号保持回路４５の出力は入力回路４０の回路特性調整信号４７として使用される。
【００３４】
入力回路４０は差動信号Ｉｎｐ、Ｉｎｎを受信し、差動信号Ｏｕｔｐ、Ｏｕｔｎを出力する。入力された差動信号の差情報Ｖｉｎに応じて、出力信号の差信号Ｖｏｕｔが決定される。
【００３５】
図４（ａ）は、入力回路４０の回路特性ばらつきを補正する状態を表している。このときスイッチＳＷ４１ａ、ＳＷ４１ｂは閉の状態であり、入力回路４０の出力ＯＵｔｐ、Ｏｕｔｎはオートゼロアンプ４２へ伝えられる。この時さらに、入力回路４０の２つの入力信号Ｉｎｐ、Ｉｎｎに同じ信号を外部から与える。この結果、入力回路４０の２つの出力Ｏｕｔｐ、Ｏｕｔｎの間には、入力回路４０自体の回路特性ばらつきに応じた誤差信号Ｖｏｕｔが発生し、この誤差信号がオートゼロアンプ４２へ入力される。
【００３６】
入力回路４０の回路特性ばらつきを補正する状態のとき、入力回路４０の入力信号Ｖｉｎには０となる信号が外部から与えられているので、入力回路４０の出力端子から入力端子へのフィードバック接続が不要である。このため、図３（ａ）（ｂ）のスイッチＳＷ３１ａ、ＳＷ３１ｂのように、入力端子にスイッチ等の回路を接続する必要がなくなり、回路の高速動作が可能になる。
【００３７】
オートゼロアンプ４２は、後に図６で説明する方法によって、事前にオートゼロアンプ自体の回路特性ばらつきが補正できている状態であり、この結果、入力回路４０から伝えられた誤差信号Ｖｏｕｔに応じた出力信号をＡＤ変換回路４３へ伝えることが可能である。ＡＤ変換回路４３の出力は必要に応じて符号化回路４４によって符号化され、信号保持回路４５へ伝えられる。
【００３８】
以上のような図４（ａ）のスイッチ接続状態の期間中に、信号保持回路４５は保持信号４６によって制御され、符号化回路４４の出力信号をサンプルして保持する。
【００３９】
信号保持回路４５の出力を入力回路４０の調整信号４７として使用することで、入力回路４０の誤差信号Ｖｏｕｔに応じた回路特性調整情報がフィードバックされる。ここで、例えば入力回路４０の誤差信号Ｖｏｕｔが正の場合はＯｕｔｐ信号を減少させ、Ｖｏｕｔが負の場合はＯｕｔｎを減少させるように調整信号４７の極性を設定しておけば、図４（ａ）の構成と方法により、入力回路４０の回路特性ばらつきを補正することが可能になる。
【００４０】
保持回路４５が、入力回路４０の回路特性ばらつき調整信号４７を保持し続けるように保持信号４６を制御することで、入力回路４０は回路特性ばらつきを補正した状態のままで使用することができる。
【００４１】
図４（ｂ）は、入力回路４０が通常の信号Ｉｎｐ、Ｉｎｎを受信し、出力Ｏｕｔｐ、Ｏｕｔｎを生成する状態を表している。このときスイッチＳＷ４１は開の状態であり、Ｏｕｔｐ、Ｏｕｔｎはオートゼロアンプ４２へは伝えられない。スイッチＳＷ４１がこの状態のときは、入力回路４０が通常動作をするのみでなく、その通常動作の期間中にオートゼロアンプ４２がオートゼロアンプ４２自身の回路特性ばらつきを補正することも可能である。オートゼロアンプ４２自身の回路特性ばらつき動作については後に図６を用いて詳しく説明する。
【００４２】
ここまでの説明から明らかなように、入力回路４０が通常の信号受信動作をしているときは、入力回路４０の出力端子の負荷はオートゼロアンプ４２の影響を受けないので、高速動作が可能である。また、図４（ａ）（ｂ）から明らかであるが、入力回路４０の入力端子には回路特性ばらつきを補正するためのスイッチ等が接続されていない。このことも入力回路４０が高速動作可能であることの理由である。
【００４３】
さらに、図４の本発明においては、入力回路４０とオートゼロアンプ４２に別の回路を用いている。このために、入力回路４０は入力回路として高性能に動作するための最適設計を施し、オートゼロアンプ４２はオートゼロアンプとして高性能に動作するための最適設計を施すことが可能になる。このことも入力回路４０が高速動作可能であることの理由である。
【００４４】
図４に示した本発明においては、入力回路４０の回路特性ばらつき調整に用いる信号をディジタル信号化し、保持回路４５で保持することがポイントである。この技術により、図３で説明した従来技術の問題点であった、入力回路の回路特性補正動作を繰り返す必要がなくなる。オートゼロアンプ４２の内部にも、それ自身の回路特性ばらつき補正する補正信号を保持する機能を有する。そのオートゼロアンプ内部の補正信号の保持にも、ディジタル化して保持する回路を採用してもかまわないが、図４の構成によれば必ずらしもその必要はない。つまり、自身の回路特性のばらつきを補償したオートゼロアンプにて入力回路の回路特性ばらつきにより生じる誤差信号を増幅し、これをディジタル信号に変換し、補正量として保持する構成により、補正量の保持特性にすぐれ、オフセット補正をした状態で入力回路の動作を継続できるという本発明の作用効果が得られる。
【００４５】
図５は、入力回路４０を具体的回路で実現する場合の一例を示している。図ではＭＯＳトランジスタで実現する場合を示しているが、バイポーラトランジスタでも実現可能であることは明らかである。  
【００４６】
回路は差動構成をしており、２つの差動入力信号Ｉｎｐ、Ｉｎｎを受信して２つの出力信号Ｏｕｔｐ、Ｏｕｔｎを出力する。２つの出力端子には、それぞれ低電流回路を複数組み合わせた電流量調整回路５１ｐ、５１ｎが接続される。調整信号４７により電流量調整回路５１ｐ、５１ｎの電流が制御される。電流量調整回路５１ｐ、５１ｎの電流は入力回路の負荷抵抗ＲＬ５ｐ、ＲＬ５ｎをそれぞれ流れる。このため、電流調整回路５１ｐ、５１ｎの電流量を調整することで、入力回路４０自体が持つ回路特性ばらつきに起因する出力信号Ｏｕｔｐ、Ｏｕｔｎの誤差成分を補正することができる。
【００４７】
電流量調整回路５１ｐ、５１ｎのおのおのは複数個のトランジスタのソース端子、ドレイン端子を並列接続した構成である。各トランジスタのゲート端子に調整信号４７を与える。調整信号４７はディジタル信号であり、各トランジスタをオン・オフ制御する。各トランジスタのゲート幅を、例えば１倍、２倍、４倍のように設計しておくことで、３ビットの調整信号により８通りの電流量を設定できる。
【００４８】
なお、回路特性ばらつきによる出力信号の誤差成分を補正する方法として、ここで示した手段以外にも、例えば負荷抵抗ＲＬ５ｐ、ＲＬ５ｎの抵抗値を制御する方法等が考えられる。しかし、本発明の本質は回路特性ばらつきを補正する手段を有している入力回路を用いること自体にあり、補正する手段が異なっていてもかまわない。
【００４９】
図６（ａ）（ｂ）は、オートゼロアンプ４２を具体的回路で実現する場合の一例を示している。図ではＭＯＳトランジスタで実現する場合を示しているが、バイポーラトランジスタでも実現可能であることは明らかである。
【００５０】
オートゼロアンプ４２は、正側および負側の入力端子Ｉｎ６ｐ、Ｉｎ６ｎ、正側および負側の出力端子Ｏｕｔ６ｐ、Ｏｕｔ６ｎを有している。入力トランジスタＭＮ６ｐ、ＭＮ６ｎ、負荷抵抗ＲＬ６ｐ、ＲＬ６ｎ、定電流回路を構成するトランジスタＭＮ６ｃ、バイアス電圧Ｖｂｉａｓ、電流量調整回路６１ｐ及び６１ｎ、入力端子間を短絡させるスイッチＳＷ６１、正側入力と負側出力間を短絡するスイッチＳＷ６２ｐ、および負側入力と正側出力間をそれぞれ短絡させるスイッチＳＷ６２ｎ、で構成されている。
【００５１】
電流量調整回路６１ｐはトランジスタＭＮ６ａ、ＭＮ６ｂ、抵抗Ｒ６１、Ｒ６２、スイッチＳＷ６３で構成されている。電流量調整回路６１ｐも全く同様な構成である。
【００５２】
図６（ａ）はオートゼロアンプ自身の回路特性ばらつきを調整する状態を表している。このとき、入力端子間はスイッチＳＷ６１によって短絡される。さらに正側入力と負側出力、負側入力と正側出力とが、それぞれスイッチＳＷ６２によって短絡される。
【００５３】
この状態のとき、正側出力Ｏｕｔ６ｐと負側出力Ｏｕｔ６ｎは同じ電圧値となる。このため、例えばトランジスタＭＮ６ｐ、ＭＮ６ｎ相互間や負荷抵抗ＲＬ６ｐ、ＲＬ６ｎ相互間に特性ばらつきがあったとしても、そのばらつき量を補正するに必要な電流が、２つの出力端子Ｏｕｔ６ｐ、Ｏｕｔ６ｎそれぞれに接続されている電流量調整回路６１ｐ、６１ｎに流れる。したがって、この状態での電流量調整回路のコンデンサＣ６１に充電される電荷量が、オートゼロアンプ４２の回路特性ばらつきを補正するために必要な信号量となる。
【００５４】
図６（ｂ）はオートゼロアンプ４２を通常の増幅回路として使用する状態を示している。このとき、スイッチＳＷ６１は図６（ｂ）の状態となり、入力信号Ｉｎ６ｐ、Ｉｎ６ｎはそれぞれ入力トランジスタＭＮ６ｐ、ＭＮ６ｎへ伝えられる。スイッチＳＷ６２は開の状態となり、差動回路は入力信号を増幅する動作を行う。電流量調整回路のスイッチＳＷ６３は開の状態となり、コンデンサＣ６１に充電されている回路特性ばらつき補正信号量を保持し続ける。
【００５５】
図７は、アナログディジタル変換回路４３の一例を示す図である。入力信号Ｉｎ７ｐ、Ｉｎ７ｎは差動増幅器７１ｐおよび７１ｎへ入力される。差増増幅器７１ｐの出力信号はさらに回路ブロック７３ｐの複数の差動増幅器７２のそれぞれ正側入力端子へ接続されている。これら差動増幅器７２の負側入力端子は、それぞれ抵抗Ｒ７１、Ｒ７２、・・・Ｒ７ｎ＋１、および正側電源ＶｂＨ、負側電源ＶｂＬから生成される参照用電圧が接続される。各差動増幅器７２は正側入力端子の信号と負側入力端子の参照用電圧との正負関係に応じた出力を、Ｏｕｔ７１ｐ、Ｏｕｔ７２ｐ、・・・、Ｏｕｔ７ｎｐ、およびＯｕｔ７１ｎ、Ｏｕｔ７２ｎ、・・・、Ｏｕｔ７ｎｎへ出力する。このとき、Ｉｎ７ｐとＩｎ７ｎの差信号Ｖｉｎ７が正の場合はＯｕｔ７１ｐ〜Ｏｕｔ７ｎｐのいずれかに１が出力されるように設定する。回路ブロック７３ｎも上記回路ブロック７３ｎと同様な構成を有し、Ｖｉｎ７が負の場合はＯｕｔ７１ｎ〜Ｏｕｔ７ｎｎのいずれかに１が出力されるように設定される。このため、入力信号Ｉｎ７ｐ、Ｉｎ７ｎの差信号Ｖｉｎ７の、符号を含めた大きさに応じて、Ｏｕｔ７１ｐ、Ｏｕｔ７２ｐ、・・・、Ｏｕｔ７ｎｐ、Ｏｕｔ７１ｎ、Ｏｕｔ７２ｎ、・・・、Ｏｕｔ７ｎｎのいずれかのビットが１を出力し、他のビットは０を出力するので、アナログ信号をディジタル信号へ変換できる。
【００５６】
出力されるディジタル信号のビット数を必要に応じて増減する構成は、抵抗Ｒ７１からＲ７ｎ＋１の個数と増幅回路７２の個数を適宜設定することで実現できることは明らかである。
【００５７】
なお、アナログ信号をディジタル信号へ変換する回路は図７に示した以外にも多数の実現方法が知られている。他の実現方法によるアナログディジタル変換回路も適用可能である。
【００５８】
図８は、符号化回路４４の一例を示す図である。入力端子Ｉｎ８ａｐ、・・・、Ｉｎ８ｄｐおよび出力端子Ｏｕｔ８ａｐ、・・・、Ｏｕｔ８ｃｐを備える符号化回路ブロック８８ｐは、ＡＮＤ回路８１、・・・、８５、ＯＲ回路８６および８７の組み合わせで構成される。ＡＮＤ回路８１から８５の入力端子には、それぞれ必要に応じて信号を反転する機能を設ける。例えば図８に示した接続の場合、Ｉｎ８ａｐ、・・・、Ｉｎ８ｄｐに００００が入力されると、Ｏｕｔ８ｃｐ、・・・、Ｏｕｔ８ａｐに０００が出力され、１０００が入力されると００１が出力される。  入力端子Ｉｎ８ａｎ、・・・、Ｉｎ８ｄｎおよび出力端子Ｏｕｔ８ａｎ、・・・、Ｏｕｔ８ｃｎを備える符号化回路ブロック８８ｎも符号化回路ブロック８８ｐと全く同様な構成をもつ。符号化回路ブロック８８ｐは図７の変換出力Ｏｕｔ７１ｐ、Ｏｕｔ７２ｐ、・・・、Ｏｕｔ７ｎｐを符号化し、符号化回路ブロック８８ｎは変換出力Ｏｕｔ７１ｎ、Ｏｕｔ７２ｎ、・・・、Ｏｕｔ７ｎｎを符号化するように接続される。
【００５９】
符号化回路は必要な符号化に応じてＡＮＤ回路、ＯＲ回路、および信号を反転する機能の接続を変更することで任意の入力に対して任意の出力を得ることが可能であるのは一般に良く知られている。
【００６０】
図９は、ディジタル信号を保持する回路４５の一例を示す図である。セット端子Ｓ、リセット端子Ｒ、クロック信号端子Ｃを有するフリップフロップ回路９１を必要数用意することで保持回路を実現できる。Ｉｎ９１、・・・、Ｉｎ９ｎは保持回路４５の入力信号端子、Ｏｕｔ９１、・・・、Ｏｕｔ９ｎは保持回路４５の出力信号端子である。保持信号４６はフリップフロップのクロック端子Ｃへ入力される。
【００６１】
保持信号が０の時、各フリップフロップ回路９１はセット端子Ｓに与えられた信号を出力端子Ｑに出力している。保持信号４６が１になると、そのときに出力していた信号Ｑを保持する。リセット信号９２が１になると、フリップフロップ回路９１の出力Ｑは０にリセットされる。
【００６２】
以上の動作により、図９に示した回路は保持信号４６が１になった時点での各入力信号Ｉｎ９１、・・・、Ｉｎ９ｎを保持することが可能である。
【００６３】
図１０は、図４に示した本発明の一実施例による低オフセット入力回路の動作状態の推移をあらわす図である。図の横方向は時間の経過を示している。
【００６４】
まず（１）の状態で、オートゼロアンプ４２の回路特性ばらつきを補正する。このとき、入力データＩｎｐ、Ｉｎｎは任意のデータを与えて良い。オートゼロアンプ４２のスイッチＳＷ６１〜ＳＷ６３の開閉状態は図６（ａ）の状態にする。低オフセット入力回路のスイッチＳＷ４１の開閉状態は図４（ｂ）の状態にする。このように設定することで、オートゼロアンプ４２自体の回路特性ばらつきを補正でき、かつその補正信号がオートゼロアンプ４２内のコンデンサＣ６１に蓄積される。
【００６５】
次に（２）の状態に遷移する。ここで、入力回路４０の回路特性ばらつきを補正する。このとき入力回路へ与える入力信号は０とする。オートゼロアンプ４２のスイッチの状態は図６（ｂ）の状態にする。低オフセット入力回路のスイッチの状態は図４（ａ）の状態にする。このように設定することで、入力回路４０の出力をオートゼロアンプ４２を介してフィードバックでき、入力回路４０の回路特性ばらつきの補正を行うことができる。
【００６６】
入力回路４０の補正量が定まった状態で、保持信号４６を１にすると、入力回路４０の回路特性ばらつき補正信号が保持回路４５によってサンプルされ、以降はこれが保持される。
【００６７】
次に（３）の状態へ遷移する。ここでは入力回路４０は通常のユーザ信号を受信する動作を行う。図４で説明した本発明の実施例によれば、入力回路４０の回路特性ばらつき補正信号は保持回路４５に保持されたままであるので、図３および図１４の従来例で説明したような、通常動作と入力回路補正動作を繰り返す必要がない。
【００６８】
以上、本発明の動作状態の推移を図１０を用いて説明した。そこでは、図１０の（３）の状態で示した通常動作を続けることが可能であると説明したが、必ずしもこの状態を継続し続ける必要はない。例えば、光ファイバーを用いた長距離通信装置における電気伝送部分等では、通常のデータ送信状態ではあるが、実際にはデータが伝送されていない時間が存在する。このような伝送動作を一般にはバースト伝送と呼んでいる。
【００６９】
バースト伝送状態を含むような伝送装置においては、データが送信されていない時間に、図１０の（１）および（２）の状態を適宜実行して、回路特性ばらつきの再補正を行うことが可能である。このような、動作途中でのばらつき補正調整は、例えば装置全体の温度環境の変化や電源電圧の長周期的変動、さらには半導体デバイスの経年変化等に起因する回路特性ばらつきの補正に対して有効である。
【００７０】
図１１は本発明の第２の実施例による低オフセット入力回路を示す図である。この実施例では、図４に示した第１の実施例に対して符号化回路４４と保持回路４５の順番が入れ替わっている。アナログディジタル変換回路４３の出力から後の信号はすべてディジタル化されているため、図１１のように符号化する前の信号を保持する構成であっても本発明の目的を達成できる。なお、回路特性ばらつきを補正するための各スイッチの状態設定等は図４の場合と同じであるため、ここでは説明を省略する。
【００７１】
図１２は本発明の第３の実施例による低オフセット入力回路を示す図である。図では、入力回路と保持回路の組が２組示されている。それぞれ、入力回路４１１と保持回路４５１、および入力回路４１２と保持回路４５２である。それに対して、オートゼロアンプ４２、アナログディジタル変換回路４３、符号化回路４４は１回路ずつ用意されている。
【００７２】
入力回路４１１の出力と入力回路４１２の出力はスイッチＳＷ１２１、ＳＷ１２２によって切り替えることができ、いずれか一方がアナログディジタル回路４２へ接続される。符号化回路４４の出力はスイッチＳＷ１２３を介して保持回路４５１、または保持回路４５２のいずれかに接続される。このような構成を取ることで、一組のオートゼロアンプ４２、アナログディジタル回路４３、符号化回路４４を時分割に使用して、２個の入力回路４１１、および４１２の回路特性ばらつきを補正し、その補正信号を保持することができる。
【００７３】
図では、入力回路と保持回路が２組の場合を示しているが、３個以上の複数個であっても同様に実現可能であることは明らかである。
【００７４】
図１３は、本発明の第４の実施例による低オフセット入力回路を示す図である。図では、オートゼロアンプ４２の入力を入力回路４０の入力端子Ｉｎｐ、Ｉｎｎから、スイッチＳＷ１３１ｐ、ＳＷ１３１ｎを介して取っている。オートゼロアンプ４２の出力から以降の回路接続は図４に示した本発明の第１の実施例と同じである。
【００７５】
この実施例ではさらに、入力回路４０の正側出力端子と負側入力端子間を接続するスイッチＳＷ１３３ａ、および、負側出力端子と正側入力端子間を接続するスイッチＳＷ１３３ｂを有している。
【００７６】
図１３では、スイッチＳＷ１３１ｐ、ＳＷ１３１ｎ、ＳＷ１３３ａ、ＳＷ１３３ｂが共に閉の状態である。このときは入力回路４０は回路特性ばらつき補正動作を行っている。図１３の状態の前に、オートゼロアンプ４２自身の回路特性ばらつきを補正する状態があり、図１３の状態の後に入力回路４１が通常のデータ受信動作を行う状態があることは、図４で説明した本発明の第１の実施例の場合と同様である。
【００７７】
通常のデータ受信動作を行う状態は、スイッチＳＷ１３１ｐ、ＳＷ１３１ｎ、ＳＷ１３３ａ、ＳＷ１３３ｂは全て開とすることにより実現する。
【００７８】
図１３に示した本発明の第４の実施例では、入力回路４１の入力端子にスイッチＳＷ１３、ＳＷ２３が接続されるため、入力回路４０の入力端子の負荷が増加するので、図４で示した第１の実施例に比べると回路の高速動作が制限される。しかし、入力回路自体の回路特性ばらつきを補正する情報をディジタル化して保持するという本発明の本質は損なわれてはいない。
【産業上の利用可能性】
【００７９】
本発明の低オフセット入力回路は、例えばコンピュータやネットワーク装置に代表される情報処理装置内における、ＬＳＩ間のシリアル信号伝送に対する信号受信回路などのように、受信信号の振幅に対して受信回路の回路特性ばらつきの影響が無視できない影響を与えるようなシステムにおいて、その性能劣化防止手段として適用して特に有益なものである。さらにこれに限らず、光伝送技術を利用したイーサネット信号伝送装置などのシステムに対しても、その電気信号部分の信号受信回路として広く適用できる。
【図面の簡単な説明】
【００８０】
【図１】本発明の前提として検討した従来技術の信号入力回路であって、（ａ）は概略構成の一例、（ｂ）はその具体的回路例、（ｃ）は回路特性ばらつきを有する場合の等価回路表現を示すものである。
【図２】本発明の前提として検討した従来技術の回路特性ばらつき補償機能を有する信号入力回路であって、（ａ）は概略構成の一例、（ｂ）はその具体的回路例を示すものである。
【図３】本発明の前提として検討した従来技術の回路特性ばらつき補償機能を有する信号入力回路であって、（ａ）は概略構成の一例であり、入力回路が通常の信号受信動作を行い、オートゼロアンプが回路特性ばらつき補償動作を行っている状態を示すものである。（ｂ）は概略構成の一例であり、入力回路の回路特性ばらつき補償動作を行っている状態を示すものである。
【図４】本発明の一実施の形態による低オフセット入力回路において、その構成の一例を示す概略図であって、（ａ）は入力回路の回路特性ばらつきを補償する状態を示し、（ｂ）はオートゼロアンプの回路特性ばらつきを補償する状態、および、入力回路が通常の信号受信動作を行う状態を示している。
【図５】本発明の一実施の形態による低オフセット入力回路において、その回路構成のうち入力回路の一例を示す等価回路図である。
【図６】本発明の一実施の形態による低オフセット入力回路において、その回路構成のうちオートゼロアンプの一例を示す等価回路であって、（ａ）はオートゼロアンプの回路特性ばらつきを補償する状態を示し、（ｂ）は通常の増幅回路として使用する状態を示す。
【図７】本発明の一実施の形態による低オフセット入力回路において、その回路構成のうちアナログ信号をディジタル信号に変換する変換回路の一例を示す等価回路である。
【図８】本発明の一実施の形態による低オフセット入力回路において、その回路構成のうち符号化回路の一例を示す等価回路である。
【図９】本発明の一実施の形態による低オフセット入力回路において、その回路構成のうち保持回路の一例を示す等価回路である。
【図１０】本発明の一実施の形態による低オフセット入力回路において、回路の動作モードの推移を示す図である。
【図１１】本発明の第２の実施形態による低オフセット入力回路の概略構成を示す図である。
【図１２】本発明の第３の実施形態による低オフセット入力回路の概略構成を示す図である。
【図１３】本発明の第４の実施形態による低オフセット入力回路の概略構成を示す図である。
【図１４】本発明の前提として検討した、図３に示す従来技術の動作状態の推移を示す図である。
【符号の説明】
【００８１】
Ｉｎｐ、Ｉｎｎ：  入力信号
Ｏｕｔｐ、Ｏｕｔｎ：  出力信号
Ｖｉｎ、Ｖｏｕｔ：  差信号
Ｃ１５ｐ、Ｃ１５ｎ、Ｃ１６ｐ、Ｃ１６ｎ：  コンデンサ
４０：  入力回路
４２：  オートゼロアンプ
４３：  アナログディジタル変換回路
４４：  符号化回路
４５：  保持回路
４６：  保持信号
４７：  回路特性調整信号
Ｖｄｄ：  電源電圧
Ｖｂｉａｓ：  バイアス電圧
ＲＬ５ｐ、Ｒｌ５ｎ：  抵抗
ＭＮ５ｐ、ＭＮ５ｎ、ＭＮ５ｃ：  ＮＭＯＳトランジスタ
５１ｐ、５１ｎ：  電流量調整回路
６１ｐ、６１ｎ：  電流量調整回路
ＲＬ６ｐ、ＲＬ６ｎ：  抵抗
ＭＮ６ｐ、ＭＮ６ｎ、ＭＮ６ｃ、ＭＮ６ａ、ＭＮ６ｂ：  ＮＭＯＳトランジスタ
ＳＷ６１、ＳＷ６２、ＳＷ６３：  スイッチ
Ｒ６１、Ｒ６２：  抵抗
Ｃ６１：  コンデンサ
７１ｐ、７１ｎ、７２：  差動増幅回路
ＩＮ７ｐ、ＩＮ７ｎ：  入力信号
Ｏｕｔ７１ｐ、Ｏｕｔ７２ｐ、Ｏｕｔ７３ｐ、Ｏｕｔ７ｎｐ、Ｏｕｔ７１ｎ、Ｏｕｔ７２ｎ、Ｏｕｔ７３ｎ、Ｏｕｔ７ｎｎ：  出力信号
Ｒ７１、Ｒ７２、Ｒ７３、Ｒ７４、Ｒ７ｎ＋１：  抵抗
８１、８２、８３、８４、８５:  ＡＮＤ回路
８６、８７:  ＯＲ回路
８８ｐ、８８ｎ：  符号化回路の回路ブロック
９１:  フリップフロップ回路
Ｉｎ９１、Ｉｎ９２、Ｉｎ９３、Ｉｎ９ｎ:  入力信号
Ｏｕｔ９１、Ｏｕｔ９２、Ｏｕｔ９３、Ｏｕｔ９ｎ:  出力信号
４１１、４１２:  入力回路
４５１、４５２:  保持回路
Ｉｎｐ１２１、Ｉｎｎ１２１、Ｉｎｐ１２２、Ｉｎｎ１２２:  入力信号
Ｏｕｔｐ１２１、Ｏｕｔｎ１２１、Ｏｕｔｐ１２２、Ｏｕｔｎ１２２:  出力信号
ＳＷ１２１、ＳＷ１２２、ＳＷ１２３:  スイッチ
ＳＷ１３１ｐ、ＳＷ１３１ｎ、ＳＷ１３３ａ、ＳＷ１３３ｂ：  スイッチ。
【図１】
2009081749.tif 000003
【図２】
2009081749.tif 000004
【図３】
2009081749.tif 000005
【図４】
2009081749.tif 000006
【図５】
2009081749.tif 000007
【図６】
2009081749.tif 000008
【図７】
2009081749.tif 000009
【図８】
2009081749.tif 000010
【図９】
2009081749.tif 000011
【図１０】
2009081749.tif 000012
【図１１】
2009081749.tif 000013
【図１２】
2009081749.tif 000014
【図１３】
2009081749.tif 000015
【図１４】
2009081749.tif 000016