(57)【要約】【課題】電子部品の実装歩留の低下を抑制することが可能であるとともに、小型化・高機能化を図ることが可能なモジュール基板を提供する。【解決手段】このモジュール基板は、ランド部３ａを含む複数の配線層３が上面上に形成されたセラミックス配線基板１と、所定の厚みを有するとともに、ランド部３ａの所定領域を露出させる開口部１１を複数含み、かつ、配線層３の一部を覆うようにセラミックス配線基板１の上面上に形成された絶縁体層１０と、セラミックス配線基板１の上面上に表面実装された複数の電子部品２０とを備えている。そして、複数の電子部品２０の各々は、半田層３０を介して、開口部１１から露出されたランド部３ａと電気的に接続されている。【選択図】図１
2009147115.tif 000002
【特許請求の範囲】
【請求項１】
ランド部を含む複数の配線導体が主表面上に形成されたセラミックス配線基板と、
所定の厚みを有するとともに、前記ランド部の少なくとも一部を露出させる開口部を複数含み、かつ、前記配線導体の一部を覆うように前記セラミックス配線基板の前記主表面上に形成された絶縁体層と、
前記セラミックス配線基板の前記主表面上に実装された複数の電子部品とを備え、
前記複数の電子部品の各々は、導電性接着材を介して、前記開口部から露出された前記ランド部と電気的に接続されていることを特徴とする、モジュール基板。
【請求項２】
前記複数の開口部は、前記複数のランド部と対応するように前記絶縁体層の所定領域にそれぞれ形成されており、
前記複数の開口部の各々は、対応する前記ランド部の所定領域のみを露出させるように構成されていることを特徴とする、請求項１に記載のモジュール基板。
【請求項３】
前記絶縁体層は、前記セラミックス配線基板と実質的に同一の平面形状を有しており、
前記絶縁体層の側面と前記セラミックス配線基板の側面とは、同一面となっていることを特徴とする、請求項１または２に記載のモジュール基板。
【請求項４】
前記セラミックス配線基板は、多層配線基板から構成されていることを特徴とする、請求項１〜３のいずれか１項に記載のモジュール基板。
【請求項５】
前記絶縁体層は、セラミックス材料から構成されていることを特徴とする、請求項１〜４のいずれか１項に記載のモジュール基板。
【請求項６】
前記絶縁体層の厚みは、前記ランド部の厚みよりも大きいことを特徴とする、請求項１〜５のいずれか１項に記載のモジュール基板。
【請求項７】
前記導電性接着材は、半田であることを特徴とする、請求項１〜６のいずれか１項に記載のモジュール基板。
【請求項８】
前記複数の電子部品は、少なくとも、半導体集積回路素子、抵抗素子、インダクタ素子、および、コンデンサ素子のいずれかを含むことを特徴とする、請求項１〜７のいずれか１項に記載のモジュール基板。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電子部品が実装されたモジュール基板に関する。
【背景技術】
【０００２】
従来、抵抗やコンデンサなどの電子部品が実装され、一種の集積回路として利用されるモジュール基板が知られている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１には、多層基板の上面上に複数の電子部品が実装されたモジュール基板が記載されている。このモジュール基板では、多層基板の上面上にランド部を含む配線導体が形成されており、多層基板の上面上に実装された電子部品は、ボンディングワイヤや半田などによって所定のランド部と電気的に接続されている。なお、このようなモジュール基板は、他の半導体装置などとともに実装基板に実装されて電子機器に搭載される。
【０００４】
【特許文献１】特開２００２−１６４６５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１に記載のモジュール基板では、半田を用いて電子部品を実装した際に、半田の濡れ広がりに起因して、配線導体間に電気的な短絡が生じるという不都合がある。このため、配線導体間の電気的な短絡に起因して、電子部品の実装歩留が低下するという問題点がある。
【０００６】
なお、近年では、電子機器の小型化および高機能化に伴い、それに用いられるモジュール基板においても小型化および電子部品の高密度実装化が要求されている。そのため、ランド部を含む配線導体間の間隔が小さくなる傾向にあり、配線導体間の電気的な短絡が生じ易くなっている。このため、配線導体間の電気的な短絡を抑制することが困難な従来のモジュール基板では、モジュール基板の小型化・高機能化を図ることが困難になる。
【０００７】
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、電子部品の実装歩留の低下を抑制することが可能であるとともに、小型化・高機能化を図ることが可能なモジュール基板を提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、この発明の一の局面によるモジュール基板は、ランド部を含む複数の配線導体が主表面上に形成されたセラミックス配線基板と、所定の厚みを有するとともに、ランド部の少なくとも一部を露出させる開口部を複数含み、かつ、配線導体の一部を覆うようにセラミックス配線基板の主表面上に形成された絶縁体層と、セラミックス配線基板の主表面上に実装された複数の電子部品とを備えている。そして、複数の電子部品の各々は、導電性接着材を介して、開口部から露出されたランド部と電気的に接続されている。
【０００９】
この一の局面によるモジュール基板では、上記のように、所定の厚みを有するとともに、ランド部の少なくとも一部を露出させる開口部を複数含み、かつ、配線導体の一部を覆うようにセラミックス配線基板の主表面上に形成された絶縁体層を備えることによって、電子部品を導電性接着材でランド部と電気的に接続する際に、導電性接着材が所定の領域以外の領域に流れ出すのを開口部の内側面で堰き止めることができる。このため、互いに隣り合うランド部の間隔が小さい場合でも、導電性接着材によってランド部同士が電気的に短絡するのを抑制することができる。すなわち、配線導体間の電気的な短絡を抑制することができる。なお、上記した構成では、絶縁体層によって配線導体の一部が覆われているので、これによっても、配線導体間の電気的な短絡を抑制することができる。
【００１０】
また、一の局面によるモジュール基板では、上記のように構成することによって、配線導体間の間隔を小さくした場合でも、配線導体間の電気的な短絡を抑制することが可能となるので、セラミックス配線基板を小さくすることができるとともに、電子部品を高密度に実装することができる。これにより、モジュール基板の小型化および高機能化を図ることができる。
【００１１】
上記一の局面によるモジュール基板において、好ましくは、複数の開口部は、複数のランド部と対応するように絶縁体層の所定領域にそれぞれ形成されており、複数の開口部の各々は、対応するランド部の所定領域のみを露出させるように構成されている。このように構成すれば、互いに隣り合うランド部（配線導体）間の電気的な短絡を、効果的に抑制することができる。
【００１２】
上記一の局面によるモジュール基板において、絶縁体層は、セラミックス配線基板と実質的に同一の平面形状を有しており、絶縁体層の側面とセラミックス配線基板の側面とは、同一面となるように構成されていてもよい。
【００１３】
上記一の局面によるモジュール基板において、セラミックス配線基板は、多層配線基板とすることができる。
【００１４】
上記一の局面によるモジュール基板において、好ましくは、絶縁体層は、セラミックス材料から構成されている。このように構成すれば、セラミックス配線基板と絶縁体層とを同一の焼成工程で形成することができるので、配線導体間の短絡を抑制することが可能なモジュール基板を容易に形成することができる。
【００１５】
上記一の局面によるモジュール基板において、絶縁体層の厚みは、ランド部の厚みよりも大きく構成することができる。
【００１６】
上記一の局面によるモジュール基板において、好ましくは、導電性接着材は、半田である。このように構成すれば、配線導体間の電気的な短絡を抑制しながら、容易に、電子部品をセラミックス配線基板上に実装することができる。
【００１７】
上記一の局面によるモジュール基板において、複数の電子部品は、少なくとも、半導体集積回路素子、抵抗素子、インダクタ素子、および、コンデンサ素子のいずれかを含むように構成することができる。
【発明の効果】
【００１８】
以上のように、本発明によれば、電子部品の実装歩留の低下を抑制することが可能であるとともに、小型化・高機能化を図ることが可能なモジュール基板を容易に得ることができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明を具体化した実施形態を図面に基づいて詳細に説明する。
【００２０】
図１および図２は、本発明の一実施形態によるモジュール基板の全体斜視図である。図３は、本発明の一実施形態によるモジュール基板の平面図である。図４および図５は、本発明の一実施形態によるモジュール基板の構造を説明するための図である。なお、図１は、電子部品を実装する前の状態を示しており、図２は、電子部品を実装した後の状態を示している。まず、図１〜図５を参照して、本発明の一実施形態によるモジュール基板の構造について説明する。
【００２１】
一実施形態によるモジュール基板は、図１〜図３に示すように、セラミックス配線基板１の上面（主表面）上に複数の電子部品２０が表面実装された構造を有している。
【００２２】
このセラミックス配線基板１は、多層配線基板から構成されている。具体的には、図４および図５に示すように、セラミックス配線基板１は、複数のセラミックス絶縁層２が積層された構造を有している。この複数のセラミックス絶縁層２は、それぞれ、約５０μｍの厚みを有しており、複数のセラミックス絶縁層２の各々の表面上には、所定の配線パターンを有する配線層３が形成されている。そして、セラミックス絶縁層２の所定領域には、上層側の配線層３と下層側の配線層３とを電気的に接続するためのビアホール４が形成されている。なお、配線層３は、Ａｇ（銀）またはＣｕ（銅）から構成されており、ビアホール４内には、Ａｇ（銀）やＣｕ（銅）などの金属材料からなるプラグ４ａが埋め込まれている。
【００２３】
また、最上層となるセラミックス絶縁層２の配線層３は、電子部品２０が半田付けされるランド部３ａを含んでいる。すなわち、セラミックス配線基板１の上面には、ランド部３ａを含む配線層３が形成されている。また、セラミックス配線基板２は、図３に示すように、平面的に見て、矩形状の平面形状を有している。なお、配線層３は、本発明の「配線導体」の一例である。
【００２４】
上記したセラミックス絶縁層２は、低温焼成セラミックス（ＬＴＣＣ：Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏ−ｆｉｒｅｄ  Ｃｅｒａｍｉｃｓ）材料から構成されている。この低温焼成セラミックス材料は、１０５０℃以下の温度で焼成可能であって、比抵抗の小さなＡｇ（銀）やＣｕ（銅）などと同時焼成が可能なセラミックス材料である。具体的には、低温焼成セラミックス材料は、たとえば、アルミナやフォルステライトなどのセラミックス粉末にホウ珪酸系ガラスを混合してなるガラス複合系ＬＴＣＣ材料、ＺｎＯ−ＭｇＯ−Ａｌ2Ｏ3−ＳｉＯ2系の結晶化ガラスを用いた結晶化ガラス系ＬＴＣＣ材料、ＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系セラミックス粉末やＡｌ2Ｏ3−ＣａＯ−ＳｉＯ2−ＭｇＯ−Ｂ2Ｏ3系セラミックス粉末等を用いた非ガラス系ＬＴＣＣ材料などから構成されている。
【００２５】
ここで、本実施形態では、図４および図５に示すように、セラミックス配線基板１の上面上に、約２０μｍ〜約３０μｍの厚みを有するとともに、上記低温焼成セラミックス材料からなる絶縁体層（セラミックス絶縁層）１０がさらに形成されている。この絶縁体層１０の所定領域には、ランド部３ａの所定領域を露出させる開口部１１が複数形成されている。また、複数の開口部１１は、複数のランド部３ａのそれぞれに対応するように絶縁体層１０の所定領域に形成されている。すなわち、一実施形態によるモジュール基板は、図４に示すように、絶縁体層１０の１つの開口部１１から、１つのランド部３ａの所定領域が露出するように構成されている。これにより、ランド部３ａの所定領域は、それぞれ、開口部１１の内側面で囲まれた状態となっている。また、絶縁体層１０は、セラミックス配線基板１（セラミックス絶縁層２）の焼成と同時に焼成されることによって、セラミックス配線基板１の上面上に形成されている。なお、絶縁体層１０は、その厚みがランド部３ａの厚みよりも大きくなるように構成されている。
【００２６】
また、絶縁体層１０は、セラミックス配線基板１と実質的に同一の平面形状を有している。そして、絶縁体層１０の側面とセラミックス配線基板１の側面とは同一面となっている。
【００２７】
また、表面実装された電子部品２０は、フリップチップＩＣ２１などの半導体集積回路素子、および、抵抗素子、インダクタ素子、コンデンサ素子などの受動素子２２等を含んでいる。なお、一実施形態では、フリップチップＩＣ２１は、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ）などのパッケージ形態に構成されている。また、上記した複数の電子部品２０は、図１および図２に示すように、絶縁体層１０の開口部１１を介して露出されたランド部３ａに、半田層３０を介して電気的に接続されている。この半田層３０は、開口部１１の内側の領域に形成されており、開口部１１の内側面によって、溶融時の濡れ広がりが抑制されている。なお、半田層３０は、本発明の「導電性接着材」の一例である。
【００２８】
図６〜図１０は、本発明の一実施形態によるモジュール基板の製造方法を説明するための図である。次に、図１および図６〜図１０を参照して、本発明の一実施形態によるモジュール基板の製造方法について説明する。
【００２９】
まず、図６に示すように、所定の厚みを有するＬＴＣＣ材料からなるセラミックスグリーンシート２ａを用意する。次に、セラミックスグリーンシート２ａの所定領域に、レーザ加工法を用いて、厚み方向に貫通する貫通孔（ビアホール）４を形成する。なお、貫通孔４の形成は、レーザ加工法以外に、たとえば、パンチング、フォトリソグラフィ、ドリル加工法などを用いてもよい。そして、セラミックスグリーンシート２ａの表面上に、印刷法などを用いて、所定の配線パターンを有するＡｇ（銀）またはＣｕ（銅）からなる配線層３を形成する。また、上記貫通孔４の内側には、Ａｇ（銀）またはＣｕ（銅）などからなるプラグ４ａを埋め込む。なお、配線層３が形成されたセラミックスグリーンシート２ａのうち最上層に配置するセラミックスグリーンシート２ａには、ランド部３ａを含むように配線層３を形成する。
【００３０】
続いて、配線層３が形成されたセラミックスグリーンシート２ａとは別に、配線層３が形成されていないセラミックスグリーンシート１０ａを用意する。次に、このセラミックスグリーンシート１０ａの所定領域に、パンチングなどにより、厚み方向に貫通する開口部１１を複数形成する。この際、開口部１１は、セラミックスグリーンシート２ａおよび１０ａを積層した際に、ランド部３ａの所定領域を露出させることが可能な位置に形成する。
【００３１】
その後、配線層３が形成されたセラミックスグリーンシート２ａおよび配線層３が形成されていないセラミックスグリーンシート１０ａを積層する。そして、所定の温度および所定の圧力で熱圧着した後、たとえば、空気雰囲気中８７０℃で焼成することによりセラミックス配線基板１を形成する。これにより、上面上に絶縁体層１０が形成されたセラミックス配線基板１が得られる。このようにして形成されたセラミックス配線基板１の断面図が図７に示されている。
【００３２】
次に、図１および図８に示すように、ランド部３ａの上面上にクリーム半田からなる半田層３０を形成する。次に、図９に示すように、セラミックス配線基板１の上面上に、電子部品２０を載置する。そして、電子部品２０が載置されたセラミックス配線基板１をリフロー炉内に入れることによって、半田層３０を溶融させるとともに、リフロー炉から取り出すことによって、半田層３０を凝固させる。これにより、図１０に示すように、電子部品２０が半田層３０を介してランド部３ａと電気的に接続され、セラミックス配線基板１上に表面実装される。なお、フリップチップＩＣ２１の半田ボール２１ａと半田層３０とは、溶融されることにより半田接続部が形成されることによって、フリップチップＩＣ２１とランド部３ａとが電気的に接続される。
【００３３】
このようにして、一実施形態によるモジュール基板が形成される。
【００３４】
本実施形態では、上記のように、所定の厚みを有するとともに、ランド部３ａの所定領域を露出させる開口部１１を複数含み、かつ、配線層３の一部を覆うようにセラミックス配線基板１の上面（主表面）上に形成された絶縁体層１０を備えることによって、電子部品２０を半田層３０を介してランド部３ａと電気的に接続する際に、半田層３０が濡れ広がるのを開口部１１の内側面で堰き止めることができる。このため、半田層３０を開口部１１の内側の領域に留めておくことができるので、互いに隣り合うランド部３ａの間隔が小さい場合でも、半田層３０によってランド部３ａ同士が電気的に短絡するのを抑制することができる。すなわち、配線層３間の電気的な短絡（いわゆる、半田ブリッジ）を抑制することができる。なお、上記した一実施形態の構成では、絶縁体層１０によって配線層３の一部が覆われた状態となっているので、これによっても、配線層３間の電気的な短絡を抑制することができる。
【００３５】
また、本実施形態では、上記したように、配線層３間の間隔を小さくした場合でも、配線層３間の電気的な短絡を抑制することが可能となるので、セラミックス配線基板１を小さくすることができるとともに、電子部品２０を高密度に実装することができる。これにより、モジュール基板の小型化および高機能化を図ることができる。
【００３６】
また、本実施形態では、複数の開口部１１を、複数のランド部３ａと対応するように絶縁体層１０の所定領域にそれぞれ形成するとともに、複数の開口部１１の各々を、対応するランド部３ａの所定領域のみが露出するように構成することによって、互いに隣り合うランド部３ａ（配線層３）間の電気的な短絡を効果的に抑制することができる。
【００３７】
また、本実施形態では、絶縁体層１０を、セラミックス配線基板１（セラミックス絶縁層２）の構成材料と同じＬＴＣＣ材料から構成することによって、絶縁体層１０をセラミックス配線基板１（セラミックス絶縁層２）と同一の焼成工程でセラミックス配線基板１上に形成することができるので、配線層３間の短絡を抑制することが可能なモジュール基板を容易に形成することができる。
【００３８】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００３９】
たとえば、上記実施形態では、セラミックス配線基板および絶縁体層をＬＴＣＣ材料から構成した例を示したが、本発明はこれに限らず、セラミックス配線基板および絶縁体層は、高温焼結セラミックス（ＨＴＣＣ：Ｈｉｇｈ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏ−ｆｉｒｅｄ  Ｃｅｒａｍｉｃｓ）材料から構成してもよい。高温焼結セラミックス材料としては、たとえば、アルミナ、窒化アルミニウム、ムライト、その他の材料にガラスなどの焼結助剤を加え、１１００℃以上で焼結されたものを用いることができる。この際、配線層としては、モリブデン、白金、パラジウム、タングステン、ニッケルおよびこれらの合金から選択される金属を使用することができる。
【００４０】
また、上記実施形態では、セラミックス配線基板上に形成される絶縁体層をセラミックス材料から構成した例を示したが、本発明はこれに限らず、セラミックス配線基板と同時に焼成可能なガラス材料などから絶縁体層を構成してもよい。
【００４１】
また、上記実施形態では、絶縁体層の開口部からランド部の所定領域が露出するように構成した例を示したが、本発明はこれに限らず、絶縁体層の開口部からランド部の全面が露出するように構成してもよい。
【００４２】
また、上記実施形態では、絶縁体層の開口部をランド部と対応するように構成することによって、１つの開口部から１つのランド部の所定領域のみが露出するように構成した例を示したが、本発明はこれに限らず、開口部は、半田の濡れ広がりに起因する配線層間の電気的な短絡を抑制することが可能な構成であれば上記した構成以外の構成であってもよい。すなわち、半田の濡れ広がりに起因する配線層間の電気的な短絡が生じるおそれがなければ、１つの開口部から複数のランド部が露出するように構成されていてもよい。
【００４３】
また、上記実施形態では、絶縁体層をセラミックス配線基板と同じ平面形状となるように構成するとともに、絶縁体層の側面とセラミックス配線基板の側面とが同一面となるように構成した例を示したが、本発明はこれに限らず、絶縁体層とセラミックス配線基板とは異なる平面形状となるように構成してもよい。また、絶縁体層の側面とセラミックス配線基板の側面とは同一面でなくてもよい。
【００４４】
また、上記実施形態では、セラミックス配線基板を多層配線基板から構成した例を示したが、本発明はこれに限らず、セラミックス配線基板を多層配線基板以外の両面基板や片面基板から構成してもよい。
【００４５】
また、上記実施形態では、電子部品とランド部とを半田を介して電気的に接続した例を示したが、本発明はこれに限らず、電子部品とランド部との電気的な接続は半田以外の導電性接着材を用いて行ってもよい。
【００４６】
また、上記実施形態では、電子部品として、フリップチップＩＣなどの半導体集積回路素子、および、抵抗素子、インダクタ素子、コンデンサ素子などの受動素子を表面実装した例を示したが、本発明はこれに限らず、フリップチップＩＣ以外のベアチップＩＣやトランジスタなどの能動素子が実装されていてもよい。
【００４７】
また、上記実施形態では、セラミックス配線基板の上面上にのみ電子部品を搭載した例を示したが、本発明はこれに限らず、セラミックス配線基板の内部に電子部品が埋め込まれていてもよい。
【図面の簡単な説明】
【００４８】
【図１】本発明の一実施形態によるモジュール基板の全体斜視図である。
【図２】本発明の一実施形態によるモジュール基板の全体斜視図である。
【図３】本発明の一実施形態によるモジュール基板の平面図である。
【図４】本発明の一実施形態によるモジュール基板の電子部品を省略した全体斜視図である。
【図５】本発明の一実施形態によるモジュール基板の分解斜視図である。
【図６】本発明の一実施形態によるモジュール基板の製造方法を説明するための斜視図である。
【図７】本発明の第１実施形態によるモジュール基板の製造方法を説明するための断面図である。
【図８】本発明の第１実施形態によるモジュール基板の製造方法を説明するための断面図である。
【図９】本発明の第１実施形態によるモジュール基板の製造方法を説明するための断面図である。
【図１０】本発明の第１実施形態によるモジュール基板の製造方法を説明するための断面図である。
【符号の説明】
【００４９】
１                            セラミックス配線基板
２                            セラミックス絶縁層
２ａ                          セラミックスグリーンシート
３                            配線層（配線導体）
３ａ                          ランド部
４                            ビアホール、貫通孔
４ａ                          プラグ
１０                          絶縁体層
１０ａ                        セラミックスグリーンシート
１１                          開口部
２０                          電子部品
２１                          フリップチップＩＣ
２１ａ、２１ｂ                半田ボール
２２                          受動素子
３０                          半田層（導電性接着材）
【図１】
2009147115.tif 000003
【図２】
2009147115.tif 000004
【図３】
2009147115.tif 000005
【図４】
2009147115.tif 000006
【図５】
2009147115.tif 000007
【図６】
2009147115.tif 000008
【図７】
2009147115.tif 000009
【図８】
2009147115.tif 000010
【図９】
2009147115.tif 000011
【図１０】
2009147115.tif 000012