(57)【要約】      （修正有）【課題】側壁転写プロセスによる微細パターンの形成において、パターン上部の形状が左右非対称になることを防止することが出来る製造方法を提供する。【解決手段】半導体基板１上に被加工膜２、シリコン酸化膜３、シリコン窒化膜４、反射防止膜を形成する。その上にライン幅とスペース幅の比率が１：１のパターンのレジストを形成する。スリミング技術を用いて反射防止膜を加工して、反射防止膜とレジストのライン幅寸法をスペース幅寸法の１／３にする。反射防止膜とレジストをマスクにしてシリコン酸化膜３とシリコン窒化膜を加工する。反射防止膜とレジストを除去した後に、加工されたシリコン窒化膜のライン幅寸法と同一膜厚のシリコン酸化膜１１を形成する。シリコン酸化膜１１上に犠牲膜１３を形成し、犠牲膜とシリコン酸化膜１１を平坦化する。犠牲膜及びシリコン窒化膜を除去し酸化膜マスクパターンとする。これをマスクに被加工膜を加工する。【選択図】図６
2009177069.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に所望の被加工膜を形成し、前記被加工膜上にシリコン酸化膜を形成し、前記シリコン酸化膜上にシリコン窒化膜を形成し、前記シリコン窒化膜上に反射防止膜を形成し、前記反射防止膜上にライン幅とスペース幅の比率が１：１のラインアンドスペースパターンにパターニングされたレジストを形成する工程と、
スリミング技術を用いて前記反射防止膜を加工し、前記反射防止膜及び前記レジストのライン幅寸法がスペース幅寸法の１／３にする工程と、
前記反射防止膜及び前記レジスト膜をマスクにしてＲＩＥ法により前記シリコン酸化膜及び前記シリコン窒化膜を加工し、前記反射防止膜及び前記レジスト膜を除去する工程と、
加工された前記シリコン酸化膜及び前記シリコン窒化膜上に、加工された前記シリコン窒化膜の幅寸法と同一膜厚のシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上に犠牲膜を形成する工程と、
前記シリコン窒化膜をストッパーにして前記犠牲膜及び前記シリコン酸化膜を平坦化する工程と、
前記犠牲膜及び前記シリコン窒化膜を除去する工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記犠牲膜は、レジストまたはポリシリコンであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記被加工膜は、導電層間絶縁膜であることを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記レジストを形成する工程において、前記シリコン窒化膜と前記反射防止膜の間にポリシリコン膜を形成したことを特徴とする請求項１ないし３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記犠牲膜を除去した後、前記被加工膜が露出するまで前記シリコン酸化膜をエッチバックする工程と、
前記シリコン酸化膜をマスクにして前記被加工膜を加工する工程とを備えたことを特徴とする請求項１ないし４のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に微細なピッチを有するラインアンドスペースパターンを形成することが可能な半導体装置の製造方法に関する。
【背景技術】
【０００２】
メモリの微細化に伴い、現状のリソグラフィ技術の解像度の限界よりも微細なピッチを有するラインアンドスペースパターンを形成する方法が考えられている。このような形成方法の一例として、側壁転写プロセスという方法が知られている。この方法においては、まず、シリコン基板上にシリコン酸化膜、ポリシリコン膜、反射防止膜、レジストを順に形成し、リソグラフィ技術によりレジストをパターニングすることにより、ラインアンドスペースパターンを形成する。ここで、形成するラインアンドスペースパターンのラインの幅寸法とスペースの幅寸法は同一寸法であり、最終的に形成するラインアンドスペースパターンのライン（スペース）の幅寸法の２倍の寸法である。
【０００３】
次に、スリミング技術を用いて反射防止膜を加工し、反射防止膜およびレジスト膜（ラインアンドスペースパターン）のライン幅寸法がスペース幅寸法の１／３になるよう調整する。続いて、反射防止膜およびレジスト膜をマスクにしてＲＩＥ法によりポリシリコン膜を加工した後、反射防止膜およびレジスト膜を除去する。この場合、加工したポリシリコン膜のラインアンドスペースパターンのライン幅寸法がスペース幅寸法の１／３となる関係を維持するよう加工する。
【０００４】
次いで、マスク材となる絶縁膜を形成する。この場合、絶縁膜の膜厚を、ラインアンドスペースパターン（ポリシリコン膜）のライン（芯材）幅寸法と同じ寸法に設定する。そして、ＲＩＥ法により絶縁膜をエッチバックした後、芯材であるポリシリコンを除去することにより、絶縁膜のラインアンドスペースパターンが形成される。このラインアンドスペースパターンのラインの幅寸法とスペースの幅寸法は同一であると共に、リソグラフィ技術で形成したラインアンドスペースパターンのライン（スペース）の幅寸法の１／２となる。
【０００５】
ここで、上記した側壁転写プロセスにより形成したラインアンドスペースパターンの上部の形状は左右非対称になる。このため、この状態で下地の導電層間絶縁膜を加工すると、マスク材であるラインアンドスペースパターンの非対称形状の影響を受けることにより、導電層間絶縁膜のラインアンドスペースパターンの、マスク材の高さが低くなっている側の側壁がサイドエッチされるという問題点があった。即ち、上記した側壁転写プロセスによると、ラインアンドスペースパターンを形成するときに、所望の形状が得られなくなるという問題点があった。尚、側壁転写プロセスが記載された公知文献として、特許文献１が知られている。
【特許文献１】特開２００７−４３１５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、側壁転写プロセスにより形成したラインアンドスペースパターンの上部の形状が左右非対称になることを防止できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の半導体装置の製造方法は、半導体基板上に所望の被加工膜を形成し、前記被加工膜上にシリコン酸化膜を形成し、前記シリコン酸化膜上にシリコン窒化膜を形成し、前記シリコン窒化膜上に反射防止膜を形成し、前記反射防止膜上にライン幅とスペース幅の比率が１：１のラインアンドスペースパターンにパターニングされたレジストを形成する工程と、スリミング技術を用いて前記反射防止膜を加工し、前記反射防止膜及び前記レジストのライン幅寸法がスペース幅寸法の１／３にする工程と、前記反射防止膜及び前記レジスト膜をマスクにしてＲＩＥ法により前記シリコン酸化膜及び前記シリコン窒化膜を加工し、前記反射防止膜及び前記レジスト膜を除去する工程と、加工された前記シリコン酸化膜及び前記シリコン窒化膜上に、加工された前記シリコン窒化膜の幅寸法と同一膜厚のシリコン酸化膜を形成する工程と、前記シリコン酸化膜上に犠牲膜を形成する工程と、前記シリコン窒化膜をストッパーにして前記犠牲膜及び前記シリコン酸化膜を平坦化する工程と、前記犠牲膜及び前記シリコン窒化膜を除去する工程とを備えたところに特徴を有する。
【発明の効果】
【０００８】
本発明によれば、側壁転写プロセスにより形成したラインアンドスペースパターンの上部の形状が左右非対称になることを防止できる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の一実施形態について、図面を参照しながら説明する。本実施形態では、リソグラフィ技術により形成したラインアンドスペースパターン（ラインの幅寸法とスペースの幅寸法が同じもの）のピッチの１／２のピッチを有するラインアンドスペースパターンを、半導体基板上の被加工膜上に形成する。
【００１０】
まず、図１に示すように、半導体基板としてのシリコン基板１上に、所望の被加工膜として導電層間絶縁膜２を形成する。この導電層間絶縁膜２の材料は、実際に形成するデバイス（ゲート電極等）のデバイス特性に合わせて決めれば良く、積層膜で形成しても構わない。上記導電層間絶縁膜２上にシリコン酸化膜３を形成し、更に、このシリコン酸化膜３上にするシリコン窒化膜４を形成する。尚、シリコン窒化膜４の膜厚は、その後、シリコン窒化膜４に置き換えられる配線の膜厚に合わせれば良い。
【００１１】
そして、シリコン窒化膜４上にポリシリコン５を形成する。続いて、ポリシリコン５上に反射防止膜６とレジスト７を順に形成する。この後、リソグラフィ技術によりレジスト７をパターニングすることにより、ラインアンドスペースパターン８を形成し、図１に示すような構造断面を得る。ここで形成するラインアンドスペースパターン８のラインの幅寸法ａ１とスペースの幅寸法ａ２は同一寸法であり、最終的に形成するラインアンドスペースパターン（図８参照）のライン（及びスペース）の幅寸法の２倍の寸法である。換言すると、ここで形成するラインアンドスペースパターン８のライン（及びスペース）の幅寸法ａ１の１／２の幅寸法のライン（及びスペース）を有するラインアンドスペースパターンを最終的に形成する。
【００１２】
次に、ＲＩＥ法によりスリミング技術を用いて反射防止膜６を加工し、図２に示すような構造断面を得る。この場合、反射防止膜６およびレジスト膜７（ラインアンドスペースパターン）のライン幅寸法ｂ１がスペース幅寸法ｂ２の１／３になるよう調整する。
【００１３】
続いて、反射防止膜６およびレジスト７（ラインアンドスペースパターン）をマスクにしてＲＩＥ法によりポリシリコン５を加工する。この後、アッシングにより反射防止膜６およびレジスト７を除去することにより、図３に示すような構造断面を得る。この場合、ポリシリコン５のラインアンドスペースパターン９のライン幅寸法ｂ１がスペース幅寸法ｂ２の１／３となる関係を維持するよう加工する。
【００１４】
次いで、ポリシリコン５（ラインアンドスペースパターン９）をマスクにしてＲＩＥ法によりシリコン窒化膜４およびシリコン酸化膜３を加工する。この後、ポリシリコン５を水酸化カリウム水溶液にて除去、もしくはＲＩＥ法によりエッチバックすることにより、図４に示すような構造断面を得る。この場合も、シリコン窒化膜４およびシリコン酸化膜３のラインアンドスペースパターン１０のライン幅寸法ｂ１がスペース幅寸法ｂ２の１／３となる関係を維持するよう加工する。尚、図４の構造断面を得る方法として、途中で、ポリシリコン５を形成しているが、可能であればポリシリコン５を形成することを省略しても構わない。
【００１５】
そして、加工されたシリコン窒化膜４及びシリコン酸化膜３（ラインアンドスペースパターン１０）上にシリコン酸化膜と同一種類のシリコン酸化膜１１をＣＶＤ法により形成する。これにより、図５に示すような構造断面を得る。ここで、シリコン酸化膜１１の膜厚は、シリコン窒化膜４（及びシリコン酸化膜３）のラインアンドスペースパターン１０のライン幅寸法ｂ１と同一膜厚とする。これにより、シリコン酸化膜１１のラインアンドスペースパターン１２のライン幅寸法ｃ１は、スペース幅寸法ｃ２の３倍の長さになる。
【００１６】
この後、シリコン酸化膜１１の上に犠牲膜１３を形成し、図６に示すような構造断面を得る。この犠牲膜１３は、次の工程でＣＭＰ法を実行するときに、シリコン窒化膜４をストッパーにして除去される膜である。このため、犠牲膜１３は、レジストなどの塗布型の膜であっても良いし、ポリシリコンなどの膜であっても良い。しかし、犠牲膜１３はシリコン窒化膜やシリコン酸化膜であってはならない。尚、犠牲膜１３を省略してしまうと、ＣＭＰ法による平坦化の際に、スラリーがスペースの溝部に埋まってしまい除去できなくなってしまうおそれがある。
【００１７】
次に、ＣＭＰ法により犠牲膜１３およびシリコン酸化膜１１をシリコン窒化膜４をストッパーにして平坦化する。これにより、図７に示すような構造断面を得る。続いて、シリコン窒化膜４と犠牲膜１３を除去する。この場合、ホット燐酸などのウエット処理にてシリコン窒化膜４を除去する。そして、犠牲膜１３がレジストであれば、アッシング処理にて除去し、犠牲膜１３がポリシリコンであれば、水酸化カリウム水溶液などのウエット処理にて除去する。これにより、図８に示すような構造断面を得る。この場合、シリコン酸化膜３とシリコン酸化膜１１とにより、ラインアンドスペースパターン１４が形成される。このラインアンドスペースパターン１４は、ラインの幅寸法ｄ１とスペースの幅寸法ｄ２が同一である。更に、ラインアンドスペースパターン１４のライン（スペース）の幅寸法ｄ１は、リソグラフィ技術で形成したラインアンドスペースパターン８（図１参照）のライン（スペース）の幅寸法ａ１の１／２となる。即ち、本実施形態の製造方法によれば、リソグラフィ技術の解像度の限界よりも微細なピッチを有するラインアンドスペースパターン１４を形成することができる。そして、本実施形態の製造方法により形成したラインアンドスペースパターン１４は、その上部の形状が左右対称になっている。
【００１８】
この後、シリコン酸化膜３及びシリコン酸化膜１１全体を導電層間絶縁膜２の上面が露出するまでエッチバックすることにより、図９に示すような構造断面を得る。この場合、シリコン酸化膜３が除去され、シリコン酸化膜３の膜厚分だけ膜厚が減少したシリコン酸化膜１１のラインアンドスペースパターン１５が形成される。このラインアンドスペースパターン１５の上部の形状も、左右対称である。次いで、上記シリコン酸化膜１１（ラインアンドスペースパターン１５）をマスクにして導電層間絶縁膜２を加工することにより、図１０に示すような構造断面を得ることができる。
【００１９】
このような構成の本実施形態においては、シリコン基板１上に所望の導電層間絶縁膜２を形成し、導電層間絶縁膜２上にシリコン酸化膜３を形成し、シリコン酸化膜３上にシリコン窒化膜４を形成し、前記シリコン窒化膜４上に反射防止膜６を形成し、前記反射防止膜６上にライン幅とスペース幅の比率が１：１のラインアンドスペースパターン８にパターニングされたレジスト７を形成する工程を備え、スリミング技術を用いて前記反射防止膜６を加工し、前記反射防止膜６及び前記レジスト７のライン幅寸法がスペース幅寸法の１／３になるよう調整する工程を備え、前記反射防止膜６及び前記レジスト７をマスクにしてＲＩＥ法により前記シリコン酸化膜３及び前記シリコン窒化膜４を加工し、前記シリコン酸化膜３及び前記シリコン窒化膜４のライン幅寸法がスペース幅寸法の１／３になるよう調整した後、前記反射防止膜６及び前記レジスト７を除去する工程を備え、加工した前記シリコン酸化膜３及び前記シリコン窒化膜４上に前記ライン幅寸法と同一膜厚のシリコン酸化膜１１を形成する工程を備え、前記シリコン酸化膜１１上に犠牲膜１３を形成する工程を備え、前記シリコン窒化膜４をストッパーにして前記犠牲膜１３及び前記シリコン酸化膜１１を平坦化する工程を備え、前記犠牲膜１３を除去する工程を備えた。これによって、本実施形態によれば、リソグラフィ技術の解像度の限界よりも微細なピッチを有するラインアンドスペースパターン１４を形成する際に、側壁転写プロセスにより形成したラインアンドスペースパターン１４、１５の上部の形状が左右対称になり、上部の形状が左右非対称になることを確実に防止できる。この結果、ラインアンドスペースパターン１５をマスクにして導電層間絶縁膜２を加工したときに、良好な加工を実現することができ、所望の形状を得ることができる。
【００２０】
ちなみに、側壁転写プロセスにおいて、犠牲膜１３を形成せずに、シリコン酸化膜１１をＲＩＥ法によりエッチバックすると、最終的に、比較例として、図１１に示すような構造断面が得られる。この場合、形成されたシリコン酸化膜１１のラインアンドスペースパターン１６は、その上部の形状が左右非対称になっている。このため、上記左右非対称のラインアンドスペースパターン１６をマスクにして導電層間絶縁膜２を加工すると、図１２に示すように、導電層間絶縁膜２のラインアンドスペースパターンの、マスク材の高さが低くなっている側の側壁がサイドエッジ形状なってしまうという問題点があった。本実施形態によれば、ラインアンドスペースパターン１４、１５の上部の形状が左右対称になるので、導電層間絶縁膜２が図１２のような形状になることを防止できる。
【００２１】
また、上記実施形態においては、レジスト７を形成する工程において、シリコン窒化膜４と反射防止膜６の間にポリシリコン５を形成するように構成したので、膜厚を制御することが可能となる。
【００２２】
（他の実施形態）
本発明は、上記実施形態にのみ限定されるものではなく、次のように変形または拡張できる。
【００２３】
上記実施形態においては、レジスト７を形成する工程において、シリコン窒化膜４と反射防止膜６の間にポリシリコン５を形成するように構成したが、これに代えて、ポリシリコン５を省略するように構成しても良い。
【００２４】
また、上記実施形態では、ラインアンドスペースパターン１５をマスクにして導電層間絶縁膜２を加工する工程まで実行する（即ち、例えばゲート電極形成に用いることが可能な）ように構成したが、これに代えて、ダマシン構造を形成する構成に適用しても良い。この構成の場合には、図８に示す工程まで実行すれば良い。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態を示すもので、製造工程の一段階における模式的な断面図（その１）
【図２】製造工程の一段階における模式的な断面図（その２）
【図３】製造工程の一段階における模式的な断面図（その３）
【図４】製造工程の一段階における模式的な断面図（その４）
【図５】製造工程の一段階における模式的な断面図（その５）
【図６】製造工程の一段階における模式的な断面図（その６）
【図７】製造工程の一段階における模式的な断面図（その７）
【図８】製造工程の一段階における模式的な断面図（その８）
【図９】製造工程の一段階における模式的な断面図（その９）
【図１０】製造工程の一段階における模式的な断面図（その１０）
【図１１】比較例を示すもので、製造工程の一段階における模式的な断面図（その１）
【図１２】製造工程の一段階における模式的な断面図（その２）
【符号の説明】
【００２６】
図面中、１はシリコン基板（半導体基板）、２は導電層間絶縁膜（被加工膜）、３はシリコン酸化膜、４はシリコン窒化膜、５はポリシリコン、６は反射防止膜、７はレジスト、１１はシリコン酸化膜、１３は犠牲膜である。
【図１】
2009177069.tif 000003
【図２】
2009177069.tif 000004
【図３】
2009177069.tif 000005
【図４】
2009177069.tif 000006
【図５】
2009177069.tif 000007
【図６】
2009177069.tif 000008
【図７】
2009177069.tif 000009
【図８】
2009177069.tif 000010
【図９】
2009177069.tif 000011
【図１０】
2009177069.tif 000012
【図１１】
2009177069.tif 000013
【図１２】
2009177069.tif 000014