(57)【要約】【課題】大振幅の信号が出力されることを抑制できるＡＧＣ回路を提供する。【解決手段】ＡＧＣ回路は、可変利得増幅器(2)と、可変利得増幅器(2)の出力信号の振幅が理想振幅になるように可変利得増幅器(2)の利得をフィードバック制御する利得制御手段(3,4)と、外部からの入力信号を可変利得増幅器(2)の入力に与える入力手段(101,102,1)と、可変利得増幅器(2)の入力に与えられるべき信号が第１の信号から第２の信号へと切り替わることを検知する検知手段(110,21)とを備える。利得制御手段(3,4)は、検知手段(110,21)による検知に応答して所定期間前記フィードバック制御に代えて可変利得増幅器(2)の利得を下げる制御を行い、入力手段(101,102,1)は、可変利得増幅器(2)の入力に与える信号を前記所定期間の経過後に前記第１の信号から前記第２の信号へ切り替える。【選択図】図１
2009147528.tif 000002
【特許請求の範囲】
【請求項１】
可変利得増幅器と、
前記可変利得増幅器の出力信号の振幅が理想振幅になるように前記可変利得増幅器の利得をフィードバック制御する利得制御手段と、
外部からの入力信号を前記可変利得増幅器の入力に与える入力手段と、
前記可変利得増幅器の入力に与えられるべき信号が第１の信号から第２の信号へと切り替わることを検知する検知手段とを備え、
前記利得制御手段は、
前記検知手段による検知に応答して所定期間前記フィードバック制御に代えて前記可変利得増幅器の利得を下げる制御を行い、
前記入力手段は、
前記可変利得増幅器の入力に与える信号を前記所定期間の経過後に前記第１の信号から前記第２の信号へ切り替える、
ことを特徴とするＡＧＣ回路。
【請求項２】
請求項１において、
前記検知手段は、
前記可変利得増幅器の入力に与えられるべき信号を示す制御信号が外部から入力される外部端子と、
前記外部端子に入力される前記制御信号に基づいて、選択すべき入力信号を示す選択制御信号を出力する機能制御回路とを含み、
前記入力手段は、
外部からの入力信号を受ける第１および第２の入力端子と、
前記機能制御回路からの前記選択制御信号に応答して前記第１の入力端子からの信号または前記第２の入力端子からの信号を前記可変利得増幅器の入力に与える入力信号選択器とを含み、
前記機能制御回路は、
前記外部端子に入力される前記制御信号において示される信号が切り替わることに応答して活性化されるリセット信号を前記利得制御手段に与え、
前記リセット信号が活性化されてから第１の時間経過後に、前記選択制御信号が示す入力信号を切り替え、
前記選択制御信号が示す入力信号を切り替えてから第２の時間経過後に前記リセット信号を不活性化し、
前記利得制御手段は、
前記リセット信号が活性化されている期間前記フィードバック制御に代えて前記可変利得増幅器の利得を下げる制御を行う、
ことを特徴とするＡＧＣ回路。
【請求項３】
請求項１において、
前記入力手段は、
外部からの信号を入力するためのコネクタを着脱可能な入力コネクタを含み、
前記入力コネクタからの信号が前記可変利得増幅器の入力に与えられ、
前記検知手段は、
前記入力コネクタへのコネクタの着脱を認識する入力コネクタ認識装置と、
前記入力コネクタ認識装置による前記認識に応答して所定期間活性化されるリセット信号を前記利得制御手段に与える機能制御回路とを含み、
前記利得制御手段は、
前記リセット信号が活性化されている期間前記フィードバック制御に代えて前記可変利得増幅器の利得を下げる制御を行う、
ことを特徴とするＡＧＣ回路。
【請求項４】
請求項１において、
前記入力手段は、
外部からの入力信号を受ける入力端子と、
前記入力端子への入力信号を前記可変利得増幅器の入力に与えるとともに、前記入力端子への入力信号の周波数を検知する入力周波数認識装置とを含み、
前記検知手段は、
前記入力周波数認識装置により検知される周波数の変化を検出するとともに、当該検出に応答して所定期間活性化されるリセット信号を前記利得制御手段に与える機能制御回路とを含み、
前記利得制御手段は、
前記リセット信号が活性化されている期間前記フィードバック制御に代えて前記可変利得増幅器の利得を下げる制御を行う、
ことを特徴とするＡＧＣ回路。
【請求項５】
請求項１において、
前記所定期間は、
前記可変利得増幅器の利得が最小利得付近に達するのに十分な期間である、
ことを特徴とするＡＧＣ回路。
【請求項６】
請求項１において、
前記可変利得増幅器の出力信号の振幅レベルを制限する振幅制限回路をさらに備える、
ことを特徴とするＡＧＣ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＧＣ(Automatic Gain Control)回路に関するものである。
【背景技術】
【０００２】
近年、デジタルＴＶやＤＶＤレコーダにおけるデジタルＡＶ分野において、ＨＤＭＩ(High-Definition Multimedia Interface)に代表される高速デジタル伝送技術が求められている。高速デジタル伝送において、信号受信側のＬＳＩの機能として、ケーブルによって減衰した信号波形を復元させるためのイコライザ技術が存在し、このイコライザ技術にＡＧＣ回路が用いられることがある。このＡＧＣ回路により、減衰した信号振幅をある一定の振幅レベルに自動調整することが可能となる。しかしながら、振幅制御状態において、減衰していない信号や大振幅の信号が何らかの影響で急に入力された時には、増幅する必要のない信号も増幅してしまい、その結果、大振幅の信号が出力されてしまうことになる。ＨＤＭＩのような高速動作が必要なシステムにおいては、低耐圧のトランジスタを使用する必要があり、出力信号の振幅が大きくなると、回路素子内の耐圧が持たず、素子が破壊されてしまう可能性がある。
【０００３】
以下、従来例のＡＧＣ回路について図８〜図１０を用いて説明する。
【０００４】
図８は従来例のＡＧＣ回路の構成を示すブロック図である。このＡＧＣ回路は、Ａ_port入力端子１０１と、Ｂ_port入力端子１０２と、外部端子１１０と、入力信号選択器１と、可変利得増幅器２と、平均値検波器３と、ＡＧＣ利得制御器４と、平均値記録部５と、入力信号レベル判定器６と、出力端子２００とを備えている。
【０００５】
次に図８のように構成されたＡＧＣ回路の動作について説明する。
【０００６】
Ａ_port入力端子１０１からの信号とＢ_port入力端子１０２からの信号は入力信号選択器１に入力される。入力信号選択器１は、外部端子１１０に入力される制御信号に応じてＡ_port入力端子１０１からの信号またはＢ_port入力端子１０２からの信号を選択し、選択した入力portの信号を可変利得増幅器２に入力する。可変利得増幅器２は、入力された信号の振幅を、ＡＧＣ利得制御器４により設定された利得で増幅して出力する。可変利得増幅器２の出力信号は、出力端子２００から外部へ出力される。
【０００７】
平均値検波器３は、可変利得増幅器２の出力信号の振幅の平均値を検波する。検波された振幅の平均値はＡＧＣ利得制御器４と平均値記録部５に入力される。平均値記録部５は入力された平均値を記録する。平均値記録部５に記録された振幅の平均値に基づいて、入力信号レベル判定器６は、過大な振幅の信号が入力されているか否かを判定する。ある一定レベルの振幅よりも大きな振幅の信号が入力された場合、入力信号レベル判定器６は、入力振幅が一定レベルになるように入力振幅を固定する。
【０００８】
平均値記録部５，入力信号レベル判定器６によって、入力信号の振幅が適正な値であると判定された後、ＡＧＣ利得制御器４は、平均値検波器３から入力される振幅の平均値を参照して、可変利得増幅器２の出力信号の振幅が最適になるように可変利得増幅器２の利得を設定する。
【０００９】
このように、可変利得増幅器２の出力信号の振幅の平均値を検波してＡＧＣ利得制御器４にフィードバックすることにより、最適な振幅の信号を出力することが可能になる。
【特許文献１】特開2004-328581号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図８のＡＧＣ回路において、Ａ_port入力端子１０１に減衰した振幅の信号が入力され、Ｂ_port入力端子１０２に理想振幅の信号が入力されている状態を考える。この状態において入力信号選択器１がＡ_port入力端子１０１からの減衰した振幅の信号を選択している場合、可変利得増幅器２は、入力信号(Ａ_port入力端子１０１からの信号)の振幅を増幅させるように動作する。この状態のときに外部端子１１０からの制御信号が切り替わり、これに応答して入力信号選択器１がＢ_port入力端子１０２からの理想振幅の信号を選択した場合には、瞬間的に可変利得増幅器２において、増幅する必要のない理想振幅の信号も増幅してしまうことになる。この時、出力端子２００からは理想振幅を超える大振幅の信号が出力され、ＡＧＣ回路の次段に別の回路が接続されていた場合には、次段回路の入力段の素子の耐圧が持たず素子が破壊されてしまう可能性がある。以下、このことについて、図９に示すタイミングチャートを参照しつつ説明する。
【００１１】
図９に示すように、Ａ_port入力端子１０１には小振幅の信号が入力されており、Ｂ_port入力端子１０２には理想振幅(１Ｖｐｐ)の信号が入力されている。ここでは時刻ｔａにおいて、外部端子１１０へ入力される制御信号のレベルがＬ(ロー)に切り替わったものとする。外部端子１１０へ入力される制御信号のレベルがＬ(ロー)のとき、入力信号選択器１は、Ａ_port入力端子１０１への入力信号を選択して可変利得増幅器２に入力する(図９のＡ_port選択期間)。Ａ_port入力端子１０１には小振幅の信号が入力されているため、ＡＧＣ利得制御器４は、可変利得増幅器２の出力信号の振幅が理想振幅(１Ｖｐｐ)になるように、可変利得増幅器２の利得を上げる制御を行う。これにより、たとえば図９に示すように、時刻ｔａから可変利得増幅器２の利得は徐々に上がっていく。そして可変利得増幅器２の出力信号の振幅が理想振幅(１Ｖｐｐ)になったところで可変利得増幅器２の利得は一定レベル(図９では最大利得[MAX])に保持される。
【００１２】
その後、時刻ｔｂにおいて、外部端子１０１へ入力される制御信号のレベルがＨ(ハイ)に切り替わる。外部端子１１０へ入力される制御信号のレベルがＨ(ハイ)のとき、入力信号選択器１は、Ｂ_port入力端子１０２への入力信号を選択して可変利得増幅器２に入力する(図９のＢ_port選択期間)。Ｂ_port入力端子１０２への入力信号の振幅は理想振幅(１Ｖｐｐ)であるため、可変利得増幅器２の利得を０ｄＢに設定する必要がある。しかしながら、入力信号選択器１による入力信号の切り替えタイミングとＡＧＣ利得制御器４による可変利得増幅器２の利得設定の切り替えタイミングとの間には時間差が生じるため、図９の９００に示すように、入力portがＡ_portからＢ_portに切り替えられた直後においては、理想振幅(１Ｖｐｐ)を超える大振幅の信号が出力端子２００から出力されることになる。このような大振幅の信号が出力される場合の次段回路への影響について図１０を参照して説明する。
【００１３】
図１０は、図８に示したＡＧＣ回路９９に次段回路４００が接続された例を示している。この次段回路４００はエミッタフォロア回路であり、入力端子４０１と、電源端子４０２[ＶＣＣ＝３.３Ｖ]と、ＧＮＤ端子４０３と、出力端子４０４と、抵抗４０５[Ｒ＝５ｋΩ]と、電流源４０６[Ｉ＝１００μＡ]と、低耐圧ＮＰＮトランジスタ４０７とを備えている。
【００１４】
入力端子４０１はトランジスタ４０７のベース電極に接続されている。トランジスタ４０７のエミッタ電極は電流源４０６の正電極側と出力端子４０４とに接続されている。電流源４０６の負電極側はＧＮＤ端子４０３に接続されている。トランジスタ４０７のコレクタ電極は抵抗４０５の一端に接続されている。抵抗４０５の他端は電源端子４０２に接続されている。
【００１５】
次に、トランジスタ４０７のベース−エミッタ間電圧ＶＢＥを０.８Ｖ，コレクタ−エミッタ間の耐圧ＣＥを２.１Ｖ，電流増幅率ｈＦＥを∞とした場合における、入力端子４０１への入力信号の振幅とトランジスタ４０７のコレクタ−エミッタ間の電圧との関係について説明する。
【００１６】
ＡＧＣ回路９９の出力端子２００から平均ＤＣ電圧レベル２.２Ｖ，振幅１Ｖｐｐの信号が出力される時、トランジスタ４０７のベース電圧は最も低い時で１.７Ｖとなる。この時、トランジスタ４０７のエミッタ電圧ＶＥは、ＶＢＥ＝０.８Ｖより、ＶＥ＝１.７Ｖ−０.８Ｖ＝０.９Ｖとなる。また、トランジスタ４０７の電流増幅率ｈＦＥは＝∞であるのでエミッタに流れる電流とコレクタに流れる電流は等しくなり、コレクタ電圧ＶＣは、ＶＣ＝３.３Ｖ−(５ｋΩ×１００μＡ)＝２.８Ｖとなる。従って、トランジスタ４０７のコレクタ−エミッタ間に印加される電圧ＶＣＥは、ＶＣＥ＝ＶＣ−ＶＥ＝２.８Ｖ−０.９Ｖ＝１.９Ｖとなる。この電圧ＶＣＥ(＝１.９Ｖ)はコレクタ−エミッタ間の耐圧ＣＥ(＝２.１Ｖ)以内であるため、トランジスタ４０７は破壊されることなく正常に動作する。
【００１７】
一方、ＡＧＣ回路９９の出力端子２００から平均ＤＣ電圧レベル２.２Ｖ，振幅２Ｖｐｐの信号が出力される時、トランジスタ４０７のベース電圧は最も低い時で１.４Ｖとなる。この時、トランジスタ４０７のエミッタ電圧ＶＥは、ＶＢＥ＝０.８Ｖより、ＶＥ＝１.２Ｖ−０.８Ｖ＝０.４Ｖとなる。また、コレクタ電圧ＶＣは、ＶＣ＝３.３Ｖ−(５ｋΩ×１００μＡ)＝２.８Ｖとなる。従って、トランジスタ４０７のコレクタ−エミッタ間に印加される電圧ＶＣＥは、ＶＣＥ＝ＶＣ−ＶＥ＝２.８Ｖ−０.４Ｖ＝２.４Ｖとなる。この電圧ＶＣＥ(＝２.４Ｖ)はコレクタ−エミッタ間の耐圧ＣＥ(＝２.１Ｖ)を超えているため、耐圧を超える電圧がトランジスタ４０７に印加されることになり、トランジスタ４０７が破壊される可能性がある。
【００１８】
このように、ＡＧＣ回路９９の出力信号の振幅が理想振幅よりも大きい場合には、耐圧を超える電圧が次段回路４００の素子４０７に印加される場合があり、これにより素子４０７が破壊される可能性がある。
【００１９】
高速で動作させるシステムを実現する場合、回路構成として、電源電圧よりも低い耐圧の素子を使用する必要があるが、いかなる場合でも正常に動作する回路構成を実現するためには、素子の耐圧を超えないような回路およびシステムを構成する必要がある。
【００２０】
本発明の目的は、大振幅の信号が出力されることを抑制できるＡＧＣ回路を提供することである。
【課題を解決するための手段】
【００２１】
本発明によるＡＧＣ回路は、
可変利得増幅器と、
前記可変利得増幅器の出力信号の振幅が理想振幅になるように前記可変利得増幅器の利得をフィードバック制御する利得制御手段と、
外部からの入力信号を前記可変利得増幅器の入力に与える入力手段と、
前記可変利得増幅器の入力に与えられるべき信号が第１の信号から第２の信号へと切り替わることを検知する検知手段とを備え、
前記利得制御手段は、
前記検知手段による検知に応答して所定期間前記フィードバック制御に代えて前記可変利得増幅器の利得を下げる制御を行い、
前記入力手段は、
前記可変利得増幅器の入力に与える信号を前記所定期間の経過後に前記第１の信号から前記第２の信号へ切り替える、
ことを特徴とする。
【００２２】
また、上記ＡＧＣ回路において、
前記検知手段は、
前記可変利得増幅器の入力に与えられるべき信号を示す制御信号が外部から入力される外部端子と、
前記外部端子に入力される前記制御信号に基づいて、選択すべき入力信号を示す選択制御信号を出力する機能制御回路とを含み、
前記入力手段は、
外部からの入力信号を受ける第１および第２の入力端子と、
前記機能制御回路からの前記選択制御信号に応答して前記第１の入力端子からの信号または前記第２の入力端子からの信号を前記可変利得増幅器の入力に与える入力信号選択器とを含み、
前記機能制御回路は、
前記外部端子に入力される前記制御信号において示される信号が切り替わることに応答して活性化されるリセット信号を前記利得制御手段に与え、
前記リセット信号が活性化されてから第１の時間経過後に、前記選択制御信号が示す入力信号を切り替え、
前記選択制御信号が示す入力信号を切り替えてから第２の時間経過後に前記リセット信号を不活性化し、
前記利得制御手段は、
前記リセット信号が活性化されている期間前記フィードバック制御に代えて前記可変利得増幅器の利得を下げる制御を行う、
ことを特徴とする。
【００２３】
また、上記ＡＧＣ回路において、
前記入力手段は、
外部からの信号を入力するためのコネクタを着脱可能な入力コネクタを含み、
前記入力コネクタからの信号が前記可変利得増幅器の入力に与えられ、
前記検知手段は、
前記入力コネクタへのコネクタの着脱を認識する入力コネクタ認識装置と、
前記入力コネクタ認識装置による前記認識に応答して所定期間活性化されるリセット信号を前記利得制御手段に与える機能制御回路とを含み、
前記利得制御手段は、
前記リセット信号が活性化されている期間前記フィードバック制御に代えて前記可変利得増幅器の利得を下げる制御を行う、
ことを特徴とする。
【００２４】
また、上記ＡＧＣ回路において、
前記入力手段は、
外部からの入力信号を受ける入力端子と、
前記入力端子への入力信号を前記可変利得増幅器の入力に与えるとともに、前記入力端子への入力信号の周波数を検知する入力周波数認識装置とを含み、
前記検知手段は、
前記入力周波数認識装置により検知される周波数の変化を検出するとともに、当該検出に応答して所定期間活性化されるリセット信号を前記利得制御手段に与える機能制御回路とを含み、
前記利得制御手段は、
前記リセット信号が活性化されている期間前記フィードバック制御に代えて前記可変利得増幅器の利得を下げる制御を行う、
ことを特徴とする。
【００２５】
また、上記ＡＧＣ回路において、
前記所定期間は、
前記可変利得増幅器の利得が最小利得付近に達するのに十分な期間である、
ことを特徴とする。
【００２６】
また、上記ＡＧＣ回路において、
前記可変利得増幅器の出力信号の振幅レベルを制限する振幅制限回路をさらに備える、
ことを特徴とする。
【発明の効果】
【００２７】
本発明によるＡＧＣ回路では、可変利得増幅器への入力信号を切り替える直前の一定期間、可変利得増幅器の利得を下げる制御を行い、その後、可変利得増幅器への入力信号を切り替える。これにより、可変利得増幅器への入力信号が切り替わった直後に理想振幅を超える大振幅の信号が可変利得増幅器から出力されてしまうことを抑制できる。この結果、ＡＧＣ回路の次段回路の素子耐圧を超える電圧が次段回路に印加されることによる素子の破壊を防ぐことができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施形態について図面を参照して詳しく説明する。なお、図面においては、実質的に同一の構成要素には同一の参照符号を付けている。
【００２９】
（第１の実施形態）
第１の実施形態によるＡＧＣ回路の構成を図１に示す。このＡＧＣ回路は、Ａ_port入力端子１０１と、Ｂ_port入力端子１０２と、入力信号選択器１と、可変利得増幅器(ＶＧＡ)２と、平均値検波器３と、ＡＧＣ利得制御器４と、外部端子１１０と、機能制御回路２１と、出力端子２００とを備えている。
【００３０】
Ａ_port入力端子１０１への入力信号とＢ_port入力端子１０２への入力信号は入力信号選択器１に入力される。
【００３１】
入力信号選択器１は、機能制御回路２１からの制御信号Ｓ２０１に応じてＡ_port入力端子１０１からの信号またはＢ_port入力端子１０２からの信号を可変利得増幅器２に入力する。
【００３２】
外部端子１１０には、入力信号選択器１において選択されるべき入力port(Ａ_portまたはＢ_port)を示す制御信号が入力される。この制御信号がＬ(ロー)レベルのときはＡ_portを示し、Ｈ(ハイ)レベルのときはＢ_portを示す。この制御信号は機能制御回路２１に入力される。
【００３３】
機能制御回路２１はリセット信号Ｓ２０２をＡＧＣ利得制御器４に出力する。リセット信号Ｓ２０２は、外部端子１１０に入力される上記制御信号のレベルの切り替わり(Ｌ→Ｈ，Ｈ→Ｌ)に応答して所定期間アクティブ(Ｈレベル)になる。
【００３４】
機能制御回路２１は制御信号Ｓ２０１を入力信号選択器１に与える。制御信号Ｓ２０１は、入力信号選択器１において選択されるべき入力port(Ａ_portまたはＢ_port)を示す。制御信号Ｓ２０１がＬレベルのときはＡ_portを示し、ＨレベルのときはＢ_portを示す。制御信号Ｓ２０１のレベルは、外部端子１１０に入力される上記制御信号のレベルと基本的に同じである。ただし、レベルの切り替わりのタイミングが異なる。外部端子１１０に入力される上記制御信号のレベルが切り替わるタイミングよりも所定時間遅れて制御信号Ｓ２０１のレベルが切り替わる。具体的には、外部端子１１０に入力される上記制御信号のレベルの切り替わりに応答してリセット信号Ｓ２０２がＬレベルからＨレベルに切り替わってから所定時間後に制御信号Ｓ２０１のレベルが切り替わる。
【００３５】
可変利得増幅器２は、ＡＧＣ利得制御器４からの利得制御信号Ｓ２０３に応じた利得で入力信号選択器１からの入力信号を増幅して出力する。可変利得増幅器２は、最小利得[MIN]と最大利得[MAX]との間で利得を変えることができる。ここでの最小利得[MIN]はゼロｄＢ(１倍)またはマイナスｄＢ(減衰)とする。可変利得増幅器２の出力信号は出力端子２００から外部へ出力される。
【００３６】
平均値検波器３は、可変利得増幅器２の出力信号の振幅の平均値を検波する。検波された振幅の平均値はＡＧＣ利得制御器４に入力される。
【００３７】
ＡＧＣ利得制御器４は、平均値検波器３から入力された上記平均値と理想振幅とを比較する。この比較に基づいてＡＧＣ利得制御器４は、可変利得増幅器２から出力される信号の振幅が上記理想振幅になるように可変利得増幅器２の利得を設定する(利得を上げる／下げる／保持する)ための利得制御信号Ｓ２０３を可変利得増幅器２に与える。ただし、機能制御回路２１からのリセット信号Ｓ２０２がアクティブ(Ｈレベル)の期間、ＡＧＣ利得制御器４は、可変利得増幅器２の利得を下げるための利得制御信号Ｓ２０３を可変利得増幅器２に与える。
【００３８】
次に、以上のように構成されたＡＧＣ回路の動作について図２を参照しつつ説明する。
【００３９】
図２に示すように、Ａ_port入力端子１０１には小振幅の信号が入力され、Ｂ_port入力端子１０２には理想振幅(１Ｖｐｐ)の信号が入力されている。
【００４０】
時刻ｔ０以前においては、外部端子１１０に入力される制御信号はＬレベルであり、機能制御回路２１から出力される制御信号Ｓ２０１もＬレベルである。Ｌレベルの制御信号Ｓ２０１に応答して入力信号選択器１は、Ａ_port入力端子１０１からの信号を可変利得増幅器２に入力する(Ａ_port選択期間)。また、時刻ｔ０以前においてはリセット信号Ｓ２０２がＬレベルであるため、可変利得増幅器２から出力される信号の振幅が理想振幅(１Ｖｐｐ)になるように可変利得増幅器２の利得を設定するための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。Ａ_port入力端子１０１への入力信号の振幅は理想振幅(１Ｖｐｐ)よりも小さいため、可変利得増幅器２の出力信号の振幅が理想振幅(１Ｖｐｐ)になるまでは可変利得増幅器２の利得を上げるための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。可変利得増幅器２の出力信号の振幅が理想振幅(１Ｖｐｐ)に達するとそのときの利得(図２では最大利得[MAX])を保持するための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。これにより可変利得増幅器２からは理想振幅(１Ｖｐｐ)の信号が出力され、この信号は出力端子２００から外部へ出力される。
【００４１】
次に、時刻ｔ０において、外部端子１１０に入力される制御信号がＬレベルからＨレベルに切り替わる。この制御信号のレベルの切り替わりに応答して、時刻ｔ０からΔｔ１後の時刻ｔ１にリセット信号Ｓ２０２がＬレベルからＨレベルに切り替わる。このリセット信号Ｓ２０２の切り替わりに応答して、可変利得増幅器２の利得を下げる(最小利得[MIN]に設定する)ための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。これにより可変利得増幅器２からは理想振幅(１Ｖｐｐ)よりも小さい振幅の信号が出力される。なお、ここでは可変利得増幅器２の利得を下げる制御の一例として、可変増幅器２の利得を最小利得[MIN]に設定する場合を示したが、必ずしも最小利得[MIN]に設定する必要はなく、状況に応じて最小利得[MIN]付近の適切なレベルを設定することが可能である。
【００４２】
次に、時刻ｔ１からΔｔ２後の時刻ｔ２において、機能制御回路２１から入力信号選択器１に与えられる制御信号Ｓ２０１のレベルがＬからＨに切り替わる。この制御信号Ｓ２０１の切り替わりに応答して入力信号選択器１は、可変利得増幅器２への入力信号をＢ_port入力端子１０２からの信号に切り替える(Ｂ_port選択期間)。Ｂ_port入力端子１０２へは理想振幅(１Ｖｐｐ)の信号が入力されているが、上述のとおり可変利得増幅器２の利得は最小利得[MIN]に設定されているため、可変利得増幅器２からは理想振幅(１Ｖｐｐ)以下の振幅の信号が出力される。なお、上記Δｔ２としては、可変利得増幅器２の利得が最小利得[MIN]に達するのに十分な期間を設定することが望ましい。
【００４３】
次に、時刻ｔ２からΔｔ３後の時刻ｔ３において、リセット信号Ｓ２０２がＨレベルからＬレベルに切り替わる。このリセット信号Ｓ２０２の切り替わりに応答して、可変利得増幅器２から出力される信号の振幅が理想振幅(１Ｖｐｐ)になるように可変利得増幅器２の利得を設定するための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。これにより可変利得増幅器２からは理想振幅(１Ｖｐｐ)の信号が出力される。なお、リセット信号Ｓ２０２がＨレベルからＬレベルに切り替わるタイミングは、制御信号Ｓ２０１がＬレベルからＨレベルに切り替わった後であればよい。これをふまえて上記Δｔ３として適切な期間を設定すればよい。
【００４４】
以上のように、本実施形態によるＡＧＣ回路では、可変利得増幅器２への入力信号を切り替える直前の一定期間(Δｔ２)、可変利得増幅器２の利得を下げる制御を行い、その後、可変利得増幅器２への入力信号を切り替える。これにより、可変利得増幅器２への入力信号が切り替わった直後に理想振幅(１Ｖｐｐ)を超える大振幅の信号が可変利得増幅器２から出力端子２００を経由して外部へ出力されてしまうことを抑制できる。この結果、ＡＧＣ回路の次段回路の素子耐圧を超える電圧が次段回路に印加されることによる素子の破壊を防ぐことができる。
【００４５】
なお、図１のＡＧＣ回路において、平均値検波器３に代えてピーク検波器(図示せず)を用いてもよい。このピーク検波器は、可変利得増幅器２の出力信号の振幅のピークレベルを検波する。検波されたピークレベルはＡＧＣ利得制御器４に入力される。ＡＧＣ利得制御器４は、ピーク検波器から入力されたピークレベルと所定の基準値とを比較する。この比較に基づいてＡＧＣ利得制御器４は、可変利得増幅器２の出力信号の振幅のピークレベルが上記基準値と等しくなるように可変利得増幅器２の利得を設定するための利得制御信号Ｓ２０３を可変利得増幅器２に与える。
【００４６】
（第２の実施形態）
第２の実施形態によるＡＧＣ回路の構成を図３に示す。このＡＧＣ回路は、Ａ_port入力コネクタ３１１と、Ａ_port入力コネクタ認識装置３１２と、Ｂ_port入力コネクタ３２１と、Ｂ_port入力コネクタ認識装置３２２と、外部端子１１０と、入力信号選択器１と、可変利得増幅器２と、平均値検波器３と、ＡＧＣ利得制御器４と、外部端子１１０と、機能制御回路２１と、出力端子２００とを備えている。
【００４７】
Ａ_port入力コネクタ３１１，Ｂ_port入力コネクタ３２１には、外部からの信号を入力するためのコネクタを接続することが可能であり、また、接続されている当該コネクタを取り外すことも可能である。
【００４８】
Ａ_port入力コネクタ認識装置３１２は、Ａ_port入力コネクタ３１１へのコネクタの着脱を認識し、この認識に応答して所定期間アクティブ(Ｈレベル)になる入力コネクタ認識信号Ｓ１１１を機能制御回路２１に与える。Ｂ_port入力コネクタ認識装置３２２は、Ｂ_port入力コネクタ３２１へのコネクタの着脱を認識し、この認識に応答して所定期間アクティブ(Ｈレベル)になる入力コネクタ認識信号Ｓ１１２を機能制御回路２１に与える。Ａ_port入力コネクタ認識装置３１２およびＢ_port入力コネクタ認識装置３２２は機械式スイッチ等で実現可能である。
【００４９】
Ａ_port入力コネクタ３１１への入力信号とＢ_port入力コネクタ３２１への入力信号は入力信号選択器１に入力される。
【００５０】
入力信号選択器１は、機能制御回路２１からの制御信号Ｓ２０１に応じてＡ_port入力コネクタ３１１からの信号またはＢ_port入力コネクタ３２１からの信号を可変利得増幅器２に入力する。
【００５１】
外部端子１１０には、入力信号選択器１において選択されるべき入力port(Ａ_portまたはＢ_port)を示す制御信号が入力される。この制御信号がＬレベルのときはＡ_portを示し、ＨレベルのときはＢ_portを示す。この制御信号は機能制御回路２１に入力される。
【００５２】
機能制御回路２１はリセット信号Ｓ２０２をＡＧＣ利得制御器４に出力する。リセット信号Ｓ２０２は、外部端子１１０に入力される上記制御信号が示す入力portに対応する入力コネクタ認識信号Ｓ１１１，Ｓ１１２のレベルの切り替わり(Ｌ→Ｈ)に応答して所定期間アクティブ(Ｈレベル)になる。
【００５３】
機能制御回路２１は制御信号Ｓ２０１を入力信号選択器１に与える。制御信号Ｓ２０１は、入力信号選択器１において選択されるべき入力port(Ａ_portまたはＢ_port)を示す。制御信号Ｓ２０１がＬレベルのときはＡ_portを示し、ＨレベルのときはＢ_portを示す。制御信号Ｓ２０１のレベルは、外部端子１１０に入力される上記制御信号のレベルと基本的に同じである。ただし、レベルの切り替わりのタイミングが異なる。外部端子１１０に入力される上記制御信号のレベルが切り替わるタイミングよりも所定時間遅れて制御信号Ｓ２０１のレベルが切り替わる。具体的には、リセット信号Ｓ２０２がＬレベルからＨレベルに切り替わってから所定時間後に制御信号Ｓ２０１のレベルが切り替わる。
【００５４】
可変利得増幅器２，平均値検波器３，ＡＧＣ利得制御器４の主な動作は第１の実施形態において説明したのと同様である。
【００５５】
次に、以上のように構成されたＡＧＣ回路の動作について図４を参照しつつ説明する。
【００５６】
時刻ｔ１以前においては、Ａ_port入力コネクタ３１１にはコネクタが接続されており、このコネクタを介して小振幅の信号が入力されている。一方、Ｂ_port入力コネクタ３２１にはコネクタが接続されておらず信号は入力されていない。
【００５７】
時刻ｔ０以前においては、外部端子１１０に入力される制御信号はＬレベルであり、機能制御回路２１から出力される制御信号Ｓ２０１もＬレベルである。Ｌレベルの制御信号Ｓ２０１に応答して入力信号選択器１は、Ａ_port入力コネクタ３１１からの信号を可変利得増幅器２に入力する(Ａ_port選択期間)。また、時刻ｔ０以前においてはリセット信号Ｓ２０２がＬレベルであるため、可変利得増幅器２から出力される信号の振幅が理想振幅(１Ｖｐｐ)になるように可変利得増幅器２の利得を設定するための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。Ａ_port入力コネクタ３１１への入力信号の振幅は理想振幅(１Ｖｐｐ)よりも小さいため、可変利得増幅器２の出力信号の振幅が理想振幅(１Ｖｐｐ)になるまでは可変利得増幅器２の利得を上げるための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。可変利得増幅器２の出力信号の振幅が理想振幅(１Ｖｐｐ)に達するとそのときの利得(図４では最大利得[MAX])を保持するための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。これにより可変利得増幅器２からは理想振幅(１Ｖｐｐ)の信号が出力され、この信号は出力端子２００から外部へ出力される。
【００５８】
次に、時刻ｔ０において外部端子１１０に入力される制御信号がＬレベルからＨレベルに切り替わり、時刻ｔ０からΔｔ１後の時刻ｔ１においてＢ_port入力コネクタ３２１にコネクタが接続され理想振幅(１Ｖｐｐ)の信号がＢ_port入力コネクタ３２１に入力される。このコネクタ接続に応答して入力コネクタ認識信号Ｓ１１２がＬレベルからＨレベルに切り替わる。この入力コネクタ認識信号Ｓ１１２の切り替わりに応答して、時刻ｔ１からΔｔ２後の時刻ｔ２にリセット信号Ｓ２０２がＬレベルからＨレベルに切り替わる。このリセット信号Ｓ２０２の切り替わりに応答して、可変利得増幅器２の利得を下げる(最小利得[MIN]に設定する)ための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。これにより可変利得増幅器２からは理想振幅(１Ｖｐｐ)よりも小さい振幅の信号が出力される。なお、ここでは可変利得増幅器２の利得を下げる制御の一例として、可変増幅器２の利得を最小利得[MIN]に設定する場合を示したが、必ずしも最小利得[MIN]に設定する必要はなく、状況に応じて最小利得[MIN]付近の適切なレベルを設定することが可能である。
【００５９】
次に、時刻ｔ２からΔｔ３後の時刻ｔ３において、機能制御回路２１から入力信号選択器１に与えられる制御信号Ｓ２０１のレベルがＬからＨに切り替わる。この制御信号Ｓ２０１の切り替わりに応答して入力信号選択器１は、可変利得増幅器２への入力信号をＢ_port入力コネクタ３２１からの信号に切り替える(Ｂ_port選択期間)。Ｂ_port入力コネクタ３２１へは理想振幅(１Ｖｐｐ)の信号が入力されているが、上述のとおり可変利得増幅器２の利得は最小利得[MIN]に設定されているため、可変利得増幅器２からは理想振幅(１Ｖｐｐ)以下の振幅の信号が出力される。なお、上記Δｔ３としては、可変利得増幅器２の利得が最小利得[MIN]に達するのに十分な期間を設定することが望ましい。
【００６０】
次に、時刻ｔ３からΔｔ４後の時刻ｔ４において、リセット信号Ｓ２０２がＨレベルからＬレベルに切り替わる。このリセット信号Ｓ２０２の切り替わりに応答して、可変利得増幅器２から出力される信号の振幅が理想振幅(１Ｖｐｐ)になるように可変利得増幅器２の利得を設定するための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。これにより可変利得増幅器２からは理想振幅(１Ｖｐｐ)の信号が出力される。なお、リセット信号Ｓ２０２がＨレベルからＬレベルに切り替わるタイミングは、制御信号Ｓ２０１がＬレベルからＨレベルに切り替わった後であればよい。これをふまえて上記Δｔ４として適切な期間を設定すればよい。
【００６１】
以上のように、本実施形態によるＡＧＣ回路では、選択された入力port(図４の例ではＢ_port入力コネクタ３２１)にコネクタが接続されると一定期間(Δｔ３)可変利得増幅器２の利得を下げる制御を行い、その後、上記入力portからの入力信号を可変利得増幅器２へ入力する。これにより、上記入力portへのコネクタ接続時に理想振幅を超える大振幅の信号が入力された場合であっても、可変利得増幅器２の出力信号が理想振幅を超える大振幅になることを抑制できる。この結果、ＡＧＣ回路の次段回路の素子耐圧を超える電圧が次段回路に印加されることによる素子の破壊を防ぐことができる。
【００６２】
なお、上記の例では、入力portへのコネクタ接続に応答して一定期間、可変利得増幅器２の利得を下げる制御を行っているが、これと同様に、入力portからのコネクタ取り外しに応答して一定期間、可変利得増幅器２の利得を下げる制御を行うことも可能である。
【００６３】
（第３の実施形態）
第３の実施形態によるＡＧＣ回路の構成を図５に示す。このＡＧＣ回路は、入力端子１０１と、入力周波数認識装置４１２と、入力周波数判定装置２１０と、可変利得増幅器２と、平均値検波器３と、ＡＧＣ利得制御器４と、出力端子２００とを備えている。
【００６４】
入力周波数認識装置４１２は、入力端子１０１への入力信号の周波数を検知し、この検知した周波数を示す周波数認識信号Ｓ１１３を入力周波数判定装置２１０に与える。また入力周波数認識装置４１２は、入力端子１０１への入力信号を所定時間(Δtd)遅延させて可変利得増幅器２に入力する。ここで、上記遅延時間Δtdは、予め想定されている入力信号の周波数のうち最も遅い周波数の１周期分に設定し、入力信号の周波数の周期を認識させる時間を確保できるようにする。
【００６５】
入力周波数判定装置２１０は、入力周波数認識装置４１２からの周波数認識信号Ｓ１１３に基づいて、入力端子１０１への入力信号の周波数の変化を検知する。入力周波数判定装置２１０はリセット信号Ｓ２０２をＡＧＣ利得制御器４に出力する。リセット信号Ｓ２０２は、上記周波数変化の検知に応答して所定期間アクティブ(Ｈレベル)になる。
【００６６】
入力周波数判定装置２１０は制御信号Ｓ２０１を入力周波数認識装置４１２に与える。制御信号Ｓ２０１は、上記周波数変化の検知に応答してリセット信号Ｓ２０２がＬレベルからＨレベルに切り替わってから所定時間が経過した後に所定期間アクティブ(Ｈレベル)になる。
【００６７】
可変利得増幅器２は、ＡＧＣ利得制御器４からの利得制御信号Ｓ２０３に応じた利得で入力周波数認識装置４１２からの入力信号を増幅して出力する。可変利得増幅器２は、最小利得[MIN]と最大利得[MAX]との間で利得を変えることができる。ここでの最小利得[MIN]はゼロｄＢ(１倍)またはマイナスｄＢ(減衰)とする。可変利得増幅器２の出力信号は出力端子２００から外部へ出力される。
【００６８】
平均値検波器３，ＡＧＣ利得制御器４の主な動作は第１の実施形態において説明したのと同様である。
【００６９】
次に、以上のように構成されたＡＧＣ回路の動作について図６を参照しつつ説明する。
【００７０】
図６に示すように、時刻ｔｓ以降、入力端子１０１には周波数の高い信号が入力される。入力端子１０１に入力される信号は、周波数が高くなるとケーブル等による減衰が大きくなるため、振幅は理想振幅(１Ｖｐｐ)よりも小さくなっている。入力端子１０１への入力信号は入力周波数認識装置４１２により所定時間(Δtd)遅延させられて可変利得増幅器２に入力される。リセット信号Ｓ２０２がＬレベルであるため、可変利得増幅器２から出力される信号の振幅が理想振幅(１Ｖｐｐ)になるように可変利得増幅器２の利得を設定するための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。入力端子１０１への入力信号の振幅は理想振幅(１Ｖｐｐ)よりも小さいため、可変利得増幅器２の出力信号の振幅が理想振幅(１Ｖｐｐ)になるまでは可変利得増幅器２の利得を上げるための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。可変利得増幅器２の出力信号の振幅が理想振幅(１Ｖｐｐ)に達するとそのときの利得(図６では最大利得[MAX])を保持するための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。これにより可変利得増幅器２からは理想振幅(１Ｖｐｐ)の信号が出力され、この信号は出力端子２００から外部へ出力される。
【００７１】
その後、時刻ｔｃ以降、入力端子１０１への入力信号の周波数に変化が生じ、周波数の低い信号が入力端子１０１に入力されるようになる。入力端子１０１への入力信号の振幅はこの周波数に変化に応じて理想の振幅(１Ｖｐｐ)になる。
【００７２】
時刻ｔ０において、入力周波数判定装置２１０により上記周波数変化が検知される。この検知に応答して、時刻ｔ０からΔｔ１後の時刻ｔ１にリセット信号Ｓ２０２がＬレベルからＨレベルに切り替わる。このリセット信号Ｓ２０２の切り替わりに応答して、可変利得増幅器２の利得を下げる(最小利得[MIN]に設定する)ための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。これにより可変利得増幅器２からは理想振幅(１Ｖｐｐ)よりも小さい振幅の信号が出力される。なお、ここでは可変利得増幅器２の利得を下げる制御の一例として、可変増幅器２の利得を最小利得[MIN]に設定する場合を示したが、必ずしも最小利得[MIN]に設定する必要はなく、状況に応じて最小利得[MIN]付近の適切なレベルを設定することが可能である。
【００７３】
次に、時刻ｔ１からΔｔ２後の時刻ｔ２において、入力周波数判定装置２１０から入力周波数認識装置４１２に与えられる制御信号Ｓ２０１のレベルがＬからＨに切り替わる。この制御信号Ｓ２０１の切り替わりに応答して入力周波数認識装置４１２は、上記周波数変化が生じた後の入力端子１０１への入力信号を可変利得増幅器２に出力する。なお、上記Δｔ２としては、可変利得増幅器２の利得が最小利得[MIN]に達するのに十分な期間を設定することが望ましい。
【００７４】
また、時刻ｔ２において、リセット信号Ｓ２０２がＨレベルからＬレベルに切り替わる。このリセット信号Ｓ２０２の切り替わりに応答して、可変利得増幅器２から出力される信号の振幅が理想振幅(１Ｖｐｐ)になるように可変利得増幅器２の利得を設定するための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。これにより可変利得増幅器２からは理想振幅(１Ｖｐｐ)の信号が出力される。
【００７５】
以上のように、本実施形態によるＡＧＣ回路では、入力端子１０１への入力信号の周波数が変化すると一定期間(Δｔ２)可変利得増幅器２の利得を下げる制御を行い、その後、周波数変化後の入力信号を可変利得増幅器２へ入力する。これにより、入力端子１０１への入力信号が周波数の高い信号から周波数の低い信号に切り替わった時に可変利得増幅器２の出力信号が理想振幅を超える大振幅になることを抑制できる。この結果、ＡＧＣ回路の次段回路の素子耐圧を超える電圧が次段回路に印加されることによる素子の破壊を防ぐことができる。
【００７６】
（第４の実施形態）
第４の実施形態によるＡＧＣ回路の構成を図７に示す。このＡＧＣ回路は、図１に示したＡＧＣ回路の構成要素に加えてさらに振幅制限回路５０５を備えている。
【００７７】
振幅制限回路５０５は、正の電源端子４０２と、入力端子５００と、出力端子５０４と、振幅下限レベル制限回路５０１とを備えている。振幅下限レベル制限回路５０１は、基準電圧源５０２と、ダイオード５０３とを有している。
【００７８】
図１のＡＧＣ回路の出力端子２００は、振幅制限回路５０５の入力端子５００に接続されている。入力端子５００は出力端子５０４に接続されている。基準電圧源５０２の正の電極は正の電源端子４０２に接続され、基準電圧源５０２の負の電極はダイオード５０３のアノード側に接続されている。ダイオード５０３のカソード側は入力端子５００に接続されている。
【００７９】
次に図７に示すＡＧＣ回路の動作を説明する。
【００８０】
振幅制限回路５０５において、正の電源端子４０２の電源電圧ＶＣＣを３.３Ｖ，基準電圧源５０２の電圧Ｖrefを０.８Ｖ，ダイオード５０３の閾値電圧１Ｄを０.８Ｖとした時、入力端子５００に入力される電圧レベルが１.７Ｖ［１.７Ｖ＝３.３Ｖ−０.８Ｖ−０.８Ｖ］より高い場合にはダイオード５０３がＯＦＦになるため、入力端子５００に入力された電圧レベルが出力端子５０４から出力される。
【００８１】
一方、入力端子５００に入力される電圧レベルが１.７Ｖ以下の場合にはダイオード５０３がＯＮになるため、入力端子５００に入力された電圧レベルは１.７Ｖに固定され、出力端子５０４からは１.７Ｖの電圧が出力される。
【００８２】
このように、図１のＡＧＣ回路の出力段に振幅制限回路５０５を設けて出力端子２００からの出力信号の振幅レベルを制限することにより、過大な振幅の信号が入力されるような場合において、次段回路の素子耐圧を超える電圧が次段回路に印加されることによる素子の破壊を防ぐことができる。
【００８３】
なお、上述の振幅制限回路５０５は、図３，５に示したＡＧＣ回路にも同様に適用できる。
【産業上の利用可能性】
【００８４】
本発明は、高速デジタル伝送が行われるデジタルＡＶ機器(デジタルＴＶ，ＤＶＤレコーダ等)における信号受信側ＬＳＩの機能の１つであるイコライザ技術に用いられるＡＧＣ回路等として有用である。
【図面の簡単な説明】
【００８５】
【図１】第１の実施形態によるＡＧＣ回路の構成を示す図である。
【図２】図１に示したＡＧＣ回路の動作を説明するためのタイミングチャートである。
【図３】第２の実施形態によるＡＧＣ回路の構成を示す図である。
【図４】図３に示したＡＧＣ回路の動作を説明するためのタイミングチャートである。
【図５】第３の実施形態によるＡＧＣ回路の構成を示す図である。
【図６】図５に示したＡＧＣ回路の動作を説明するためのタイミングチャートである。
【図７】第４の実施形態によるＡＧＣ回路の構成を示す図である。
【図８】従来のＡＧＣ回路の構成を示す図である。
【図９】図８に示したＡＧＣ回路の動作を説明するためのタイミングチャートである。
【図１０】図８に示したＡＧＣ回路に次段回路が接続された例を示す図である。
【符号の説明】
【００８６】
１………入力信号選択器
２………可変利得増幅器
３………平均値検波器
４………ＡＧＣ利得制御器
２１……機能制御回路
１０１…Ａ_port入力端子
１０２…Ｂ_port入力端子
１１０…外部端子
２００…出力端子
２１０…入力周波数判定装置
３１１…Ａ_port入力コネクタ
３１２…Ａ_port入力コネクタ認識装置
３２１…Ｂ_port入力コネクタ
３２２…Ｂ_port入力コネクタ認識装置
４００…次段回路
４０１…次段回路の入力端子
４０２…正の電源端子
４０３…ＧＮＤ端子
４０４…次段回路の出力端子
４０５…抵抗
４０６…電流源
４０７…低耐圧ＮＰＮトランジスタ
４１２…入力周波数認識装置
５００…振幅制限回路の入力端子
５０１…振幅下限レベル制限回路
５０２…基準電圧源
５０３…ダイオード
５０４…振幅制限回路の出力端子
５０５…振幅制限回路
【図１】
2009147528.tif 000003
【図２】
2009147528.tif 000004
【図３】
2009147528.tif 000005
【図４】
2009147528.tif 000006
【図５】
2009147528.tif 000007
【図６】
2009147528.tif 000008
【図７】
2009147528.tif 000009
【図８】
2009147528.tif 000010
【図９】
2009147528.tif 000011
【図１０】
2009147528.tif 000012