(57)【要約】【課題】突入電流防止回路を備えたスイッチング電源装置において電流損失を低減する。【解決手段】巻線ｂに誘起された電圧が、ＭＯＳＦＥＴ（ＴＲ２）がオンしている間、ダイオードＤ２で整流され、抵抗Ｒ５，Ｒ４で分圧され、ＭＯＳＦＥＴ（ＴＲ１）のゲートに印加され、ＭＯＳＦＥＴ（ＴＲ１）がオンする。ＭＯＳＦＥＴ（ＴＲ１）がオンすると、サイリスタＳＣＲ１のアノード側とゲート側とがバイパス抵抗Ｒ２およびＭＯＳＦＥＴ（ＴＲ１）を介して電気的に導通し、整流回路Ｄ１からの出力電流がサイリスタＳＣＲ１のゲートに印加され、サイリスタＳＣＲ１がオンして、限流用抵抗Ｒ１をバイパスする。ＭＯＳＦＥＴ（ＴＲ２）がオフの間は、平滑コンデンサＣ１に溜まった電荷がダイオードＤ３を介して巻線ｂに印加され巻線ｂにリセット電圧が発生する。さらに、リセット電圧により巻線ａに逆電圧が発生してフォワードトランスＴ１による磁束がリセットされる。【選択図】図１
2009278792.tif 000002
【特許請求の範囲】
【請求項１】
一次巻線、二次巻線、および制御巻線を含むトランスと、
入力された交流電流を整流する整流回路と、
前記整流回路からの出力電流を抑制する限流用抵抗と、
前記限流用抵抗と並列に接続され、前記限流用抵抗をバイパスするサイリスタと、
前記限流用抵抗あるいは前記サイリスタからの出力電流を平滑化する平滑コンデンサと、
前記平滑コンデンサを介して前記一次巻線に入力される直流をスイッチングするスイッチ回路と、
前記平滑コンデンサの充電電圧が予め定められた基準電圧に達すると作動する制御回路であって、前記スイッチ回路のスイッチングタイミングを制御する制御回路と、
前記制御巻線に誘起する電圧に基づいてオンするスイッチ素子であって、オンすることで前記サイリスタのアノード側とゲート側とをバイパス抵抗を介して電気的に接続するスイッチ素子と、
を備え、
前記スイッチ素子がオンすることで、前記整流回路からの出力電流に基づくゲート電流が前記サイリスタのゲートに印加され前記サイリスタがオンして、前記サイリスタが前記限流用抵抗をバイパスする、
ことを特徴とするスイッチング電源装置。
【請求項２】
請求項１に記載のスイッチング電源装置において、
前記スイッチ素子は、印加される電圧が予め定められた基準電圧に達するとオンする電圧スイッチ素子であり、
前記制御巻線は、前記スイッチ回路がオンの時に前記トランスに励磁された電流を、前記スイッチ回路がオフの間にリセットするためのリセット巻線を兼ねる、
ことを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流を入力として安定化された直流などを出力するコンデンサ・インプット型のスイッチング電源装置に関し、特に、入力投入時の突入電流を抑制するための回路を備えたスイッチング電源装置に関する。
【背景技術】
【０００２】
コンデンサ・インプット型のスイッチング電源装置では、交流入力を整流して平滑コンデンサで平滑し、その平滑コンデンサを介して得られる直流を高周波でスイッチングして所望の電力形態に変換する。この種の装置において突入電流を防止するための回路（突入電流防止回路）を設けていない場合、平滑コンデンサに充電されていない状態において交流電力が入力された時に、その直後に平滑コンデンサに向けて極めて大きな充電電流（突入電流）が流れる。そこで、平滑コンデンサがある程度充電されるまでは入力される電流を限流用の抵抗で制限して過大電流から回路素子を保護し、充電電圧が高くなってスイッチング動作が開始された時点で限流用抵抗と並列のバイパス用スイッチング素子をオンする。このように機能する回路が突入電流防止回路と呼ばれている。
【０００３】
図５は、従来の突入電流防止回路を備えたスイッチング電源装置の一例を示す。
【０００４】
図５において、商用交流電源１から入力端子１ａ，１ｂに供給された交流電流は、整流回路Ｄ１で整流され、限流用抵抗Ｒ１で抑制され平滑コンデンサＣ１に印加される。その後、平滑コンデンサＣ１の充電電圧が予め定められた基準電圧に達すると、制御回路３が作動し、制御回路３がＭＯＳＦＥＴ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）ＴＲ２を規定の周波数でオン／オフさせる。
【０００５】
このＭＯＳＦＥＴ（ＴＲ２）のオン／オフにより、フォワードトランスＴ１の１次巻線ａにスイッチング電流が印加され、１次巻線ａに発生するスイッチング電圧がフォワードトランスＴ１の巻線ｂ，ｃおよび巻線ｄに励起される。
【０００６】
巻線ｂは、いわゆるリセット巻線であり、ＭＯＳＦＥＴ（ＴＲ２）がオンの時にフォワードトランスＴ１に励磁された電流を、ＭＯＳＦＥＴ（ＴＲ２）がオフの間にリセットするための巻線である。巻線ｃは、二次側に電力を伝達するための巻線であり、巻線ｃに励起された電圧は、ダイオードＤ４，Ｄ５により整流され、コイルＬ２およびコンデンサＣ５で平滑化され、直流電圧として出力端子２ａ，２ｂに出力される。
【０００７】
出力端子２ａ，２ｂの出力電圧は、制御回路３によって監視される。制御回路３は、出力電圧が目標電圧が安定して得られるようにＭＯＳＦＥＴ（ＴＲ２）のオン／オフの時比率を適宜調整する。
【０００８】
また、フォワードトランスＴ１の巻線ｄに励起された電圧は、ダイオードＤ２で整流され、抵抗Ｒ５，Ｒ３で分圧され、サイリスタＳＣＲ１のゲートに印加されドライブ電流が流れることで、サイリスタＳＣＲ１がオン（つまり、サイリスタＳＣＲ１のアノードとカソード間が導通）し、限流用抵抗Ｒ１をバイパスする。
【特許文献１】特開平６−１５３５０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、上記のようなスイッチング電源装置において、限流用抵抗をバイパスするためのサイリスタに流すゲート電流（ドライブ電流）は、サイリスタをオンする際にごく短時間流れればよいが、例えば図５に示すような回路構成では、抵抗Ｒ５に連続的に電流が流れるため、電流損失が増える。
【００１０】
そこで、サイリスタの代わりに、ゲート電流が比較的に少なくて済むＭＯＳＦＥＴを用いることも考えられるが、ＭＯＳＦＥＴはサイリスタに比べてサージ電流に弱いため、例えば瞬時停電後の復帰時などにＭＯＳＦＥＴにサージ電流が流れ、ＭＯＳＦＥＴに悪影響を及ぼす可能性がある。
【００１１】
本発明は、突入電流を防止する回路を備えたスイッチング電源装置において、電流損失を低減することを目的とする。
【課題を解決するための手段】
【００１２】
本発明に係るスイッチング電源装置は、一次巻線、二次巻線、および制御巻線を含むトランスと、入力された交流電流を整流する整流回路と、前記整流回路からの出力電流を抑制する限流用抵抗と、前記限流用抵抗と並列に接続され、前記限流用抵抗をバイパスするサイリスタと、前記限流用抵抗あるいは前記サイリスタからの出力電流を平滑化する平滑コンデンサと、前記平滑コンデンサを介して前記一次巻線に入力される直流をスイッチングするスイッチ回路と、前記平滑コンデンサの充電電圧が予め定められた基準電圧に達すると作動する制御回路であって、前記スイッチ回路のスイッチングタイミングを制御する制御回路と、前記制御巻線に誘起する電圧が印加されることでオンするスイッチ素子であって、オンすることで前記サイリスタのアノード側とゲート側とをバイパス抵抗を介して電気的に接続するスイッチ素子と、を備え、前記スイッチ素子がオンすることで、前記整流回路からの出力電流がゲート電流として前記サイリスタのゲートに印加され前記サイリスタがオンして、前記サイリスタが前記限流用抵抗をバイパスする、ことを特徴とする。
【００１３】
本発明に係るスイッチング電源装置によれば、制御巻線に誘起する電圧が印加されることでスイッチ素子がオンして、そのスイッチ素子がオンすることで整流回路からの出力電流がバイパス抵抗を介してゲート電流としてサイリスタのゲートに印加されサイリスタがオンして、サイリスタが限流用抵抗をバイパスする。これにより、スイッチ素子をオンするために流す必要がある電流を小さくすることでき、さらに、サイリスタにゲート電流を流す時のみ、サイリスタのアノードとゲートとをバイパスするためのバイパス抵抗に電流が流れるようにすることができるため、スイッチング電源装置の電流損失を低減することができる。
【００１４】
本発明に係るスイッチング電源装置の一つの態様では、前記スイッチ素子は、印加される電圧が予め定められた基準電圧に達するとオンする電圧スイッチ素子であり、前記制御巻線は、前記スイッチ回路がオンの時に前記トランスに励磁された電流を、前記スイッチ回路がオフの間にリセットするためのリセット巻線を兼ねることを特徴とする。
【００１５】
本発明に係るスイッチング電源装置の一つの態様によれば、リセット巻線と制御巻線とで一つの巻線を共用することができるため、トランスの構成を簡素化することができる。
【発明の効果】
【００１６】
本発明によれば、制御巻線に誘起する電圧に基づいてスイッチ素子がオンすることで、整流回路からの出力電流がゲート電流としてバイパス抵抗を介してサイリスタのゲートに印加され、サイリスタが限流用抵抗をバイパスするように構成した。よって、電流が小さくてもオンすることが可能なスイッチ素子を採用することで、スイッチ素子をオンするために流す必要がある電流を小さくすることでき、さらに、サイリスタにゲート電流を流す時のみ、サイリスタのアノードとゲートとをバイパスするためのバイパス抵抗に電流が流れるように構成したので、スイッチング電源装置の電流損失を低減することができる。
【発明を実施するための最良の形態】
【００１７】
本発明を実施するための最良の形態（以下、「実施形態」と称す。）について、以下図面を用いて説明する。
【００１８】
図１は、本実施形態に係るスイッチング電源装置の回路構成を示す図である。図１において、図５と同様な構成要素については同一符号を付けて詳細な説明は省略する。
【００１９】
図１に示すように、本実施形態に係るスイッチング電源装置は、サイリスタＳＣＲ１のアノード側とゲート側とを電気的に導通させ、整流回路Ｄ１からの出力電流をサイリスタＳＣＲ１のゲートに印加するためのバイパス抵抗Ｒ２とＭＯＳＦＥＴ（ＴＲ１）とを備える。
【００２０】
さらに、本実施形態に係るスイッチング電源装置では、図５に示す従来のスイッチング電源装置におけるリセット巻線である巻線ｂが、制御巻線である巻線ｄと兼用され、フォワードトランスＴ１の巻線が一つ削減されている。
【００２１】
図１において、ＭＯＳＦＥＴ（ＴＲ１）のゲートは、ダイオードＤ２および抵抗Ｒ５を介して、フォワードトランスＴ１の巻線ｂに接続され、ＭＯＳＦＥＴ（ＴＲ１）は、フォワードトランスＴ１の巻線ｂに励起された電圧が、ダイオードＤ２および抵抗Ｒ５を介してゲートに印加されることでオンする。
【００２２】
バイパス抵抗Ｒ２の一端は、サイリスタＳＣＲ１のアノード側に接続され、バイパス抵抗Ｒ２の他端は、ＭＯＳＦＥＴ（ＴＲ１）のドレインに接続される。ＭＯＳＦＥＴ（ＴＲ２）のソースには、サイリスタＳＣＲ１のゲートが接続される。このように構成することで、ＭＯＳＦＥＴ（ＴＲ１）がオンした際に、バイパス抵抗Ｒ２を介して整流回路Ｄ１からの出力電流がサイリスタＳＣＲ１のゲートに印加される。
【００２３】
さて、このように構成されたスイッチング電源装置では、商用交流電源１から入力端子１ａ，１ｂに供給された交流電流は、整流回路Ｄ１で整流され、限流用抵抗Ｒ１で抑制され平滑コンデンサＣ１に印加される。その後、平滑コンデンサＣ１の充電電圧が予め定められた基準電圧に達すると、制御回路３が作動し、制御回路３がＭＯＳＦＥＴ（ＴＲ２）を規定の周波数でオン／オフさせる。
【００２４】
ＭＯＳＦＥＴ（ＴＲ２）のオン／オフにより、フォワードトランスＴ１の１次巻線ａにスイッチング電流が印加され、１次巻線ａに発生するスイッチング電圧がフォワードトランスＴ１の巻線ｂ，ｃに励起される。
【００２５】
巻線ｂは、上記の通り、制御巻線およびリセット巻線を兼ね、巻線ｃは、二次側に電力を伝達するための巻線である。
【００２６】
巻線ｃに励起された電圧は、ダイオードＤ４，Ｄ５により整流され、コイルＬ２およびコンデンサＣ５で平滑化され、直流電圧として出力端子２ａ，２ｂに出力される。
【００２７】
巻線ｂに誘起された電圧は、ＭＯＳＦＥＴ（ＴＲ２）がオンしている間、ダイオードＤ２で整流され、抵抗Ｒ５、抵抗Ｒ４で分圧され、ＭＯＳＦＥＴ（ＴＲ１）のゲートに印加され、ＭＯＳＦＥＴ（ＴＲ１）がオンする。ＭＯＳＦＥＴ（ＴＲ１）がオンすると、サイリスタＳＣＲ１のアノード側とゲート側とがバイパス抵抗Ｒ２およびＭＯＳＦＥＴ（ＴＲ１）を介して電気的に導通し、整流回路Ｄ１からの出力電流がサイリスタＳＣＲ１のゲートに印加され、サイリスタＳＣＲ１がオンして、限流用抵抗Ｒ１をバイパスする。
【００２８】
一方、ＭＯＳＦＥＴ（ＴＲ２）がオフの間は、平滑コンデンサＣ１に溜まった電荷がダイオードＤ３を介して巻線ｂに印加され、巻線ｂにリセット電圧が発生する。さらに、リセット電圧により巻線ａに逆電圧が発生してフォワードトランスＴ１による磁束がリセットされる。フォワードトランスＴ１をリセットすることで、フォワードトランスＴ１の磁気飽和が防止できる。
【００２９】
以上、本実施形態によれば、巻線ｂに励起される電圧は、オンするためのゲート電流が比較的に少なくて済むＭＯＳＦＥＴ（ＴＲ１）に印加される。つまり、ＭＯＳＦＥＴ（ＴＲ２）のオン／オフが継続している間、抵抗Ｒ５に継続的に流れる電流は、図５に示すような従来のスイッチング電源装置において巻線ｄに励起された電圧が限流用抵抗のバイパス用のサイリスタをオンするために用いられる場合よりも小さい。つまり、従来に比べて抵抗Ｒ５での電流損失を低減することができる。
【００３０】
また、サイリスタＳＣＲ１がオンすると、バイパス抵抗Ｒ２には、電流が印加されなくなる。つまり、バイパス抵抗Ｒ２には、サイリスタＳＣＲ１をオンする際に瞬間的に電流が印加されるだけであるため、抵抗Ｒ２での電流損失は小さい。
【００３１】
したがって、本実施形態に係るスイッチング電源装置によれば、従来の装置に比べて、抵抗による電流損失を低減することができる。
【００３２】
また、本実施形態に係るスイッチング電源装置によれば、ＭＯＳＦＥＴ（ＴＲ１）にゲート電圧を印加するための巻線がリセット巻線と併用されているため、トランスの構成を簡素化できる。
【００３３】
さらに、本実施形態に係るスイッチング電源装置によれば、瞬時停電後の復帰時などにサージ電流が発生しても、ＭＯＳＦＥＴ（ＴＲ１，ＴＲ２）のゲートに直接サージ電流が印加されにくい回路構成のため、サージ電流によるＭＯＳＦＥＴへの悪影響を避けることができる。
【００３４】
図２は、図１に示す本実施形態に係るスイッチング電源装置において、商用交流電源１から入力端子１ａ，１ｂに交流電流の供給を開始した際の、整流回路Ｄ１への入力電流Ｉ0、平滑コンデンサＣ１の電圧ＶC1、バイパス用のサイリスタＳＣＲ１のオン／オフ状態、抵抗Ｒ２，Ｒ５における損失の時間的な変化を示す図である。
【００３５】
図２に示すように、コンデンサ電圧Ｃ１の電圧ＶC1が所定の基準電圧Ｖｔに達すると、サイリスタＳＣＲ１がオンして、その後は、商用交流電源１から入力端子１ａ，１ｂに交流電流の供給が継続している限り、サイリスタＳＣＲ１はオン状態が継続する。
【００３６】
また、ＭＯＳＦＥＴ（ＴＲ１）がオンした直後、整流回路Ｄ１からの入力電流が抵抗Ｒ２に印加されサイリスタＳＣＲ１がオンする。この時、抵抗Ｒ２では電流損失が発生する。しかし、サイリスタＳＣＲ１が一端オンした後は、整流回路Ｄ１からの入力電流は、サイリスタＳＣＲ１によりバイパスされるため、抵抗Ｒ２には流れない。つまり、サイリスタＳＣＲ１が一端オンした後は、抵抗Ｒ２での電流損失は無くなる。
【００３７】
一方、抵抗Ｒ５には、ＭＯＳＦＥＴ（ＴＲ２）がオン／オフを継続する限り、巻線ｂに誘起された電圧に基づく電流が継続的に流れる。しかし、高電圧スイッチ素子であるＭＯＳＦＥＴをオンするために抵抗Ｒ５に流す必要がある電流は、大電流スイッチ素子であるサイリスタをオンするために必要な電流よりも小さく済む。つまり、ＭＯＳＦＥＴをオンするための電流が流れる抵抗Ｒ５での電流損失は、従来のようにサイリスタをオンするための電流が流れる抵抗Ｒ５での電流損失よりも低減する。
【００３８】
したがって、図２に示すように、サイリスタＳＣＲ１がオンした直後は、抵抗Ｒ２による損失の影響で瞬間的に大きくなるものの、その後、抵抗Ｒ２での損失は無くなり、抵抗Ｒ５での損失は、点線で示す従来のスイッチング電源装置（図５参照）における抵抗Ｒ５の損失に比べて小さい。よって、本実施形態に係るスイッチング電源装置における抵抗Ｒ２，Ｒ５の合計損失は、従来の抵抗Ｒ５での損失よりも小さくすることができる。
【００３９】
なお、上記の実施形態では、図５に示す従来のスイッチング電源装置におけるリセット巻線である巻線ｂと、制御巻線である巻線ｄと兼用する例について説明した。しかし、図３に示すように、従来のスイッチング電源装置の回路構成を極力用いて設計変更を少なくするために、リセット巻線（巻線ｂ）と制御巻線（巻線ｄ）とを兼用せず、それぞれフォワードトランスＴ１に設けてもよい。
【００４０】
図３において、ＭＯＳＦＥＴ（ＴＲ２）がオンしている間、巻線ｄに誘起された電圧が、ダイオードＤ２で整流され、抵抗Ｒ５、抵抗Ｒ４で分圧され、ＭＯＳＦＥＴ（ＴＲ１）のゲートに印加され、ＭＯＳＦＥＴ（ＴＲ１）がオンする。ＭＯＳＦＥＴ（ＴＲ１）がオンすると、サイリスタＳＣＲ１がオンして、限流用抵抗Ｒ１がバイパスされる。
【００４１】
一方、ＭＯＳＦＥＴ（ＴＲ２）がオフすると、平滑コンデンサＣ１に溜まった電荷がダイオードＤ３を介して巻線ｂに印加され、巻線ｂにリセット電圧が発生し、フォワードトランスＴ１による磁束がリセットされる。
【００４２】
また、図４に示すように、サイリスタＳＣＲ１として、双方向サイリスタ（ＴＲＩＡＣ）を用いてもかまわない。また、ダイオードＤ２のカソードにコンデンサＣ４を接続し、抵抗Ｒ４と並列にコンデンサＣ３を接続してもよい。コンデンサＣ４を挿入することでフォワードトランスＴ１に発生する電気的なノイズを低減することができる。また、コンデンサＣ３を挿入することで、ＭＯＳＦＥＴ（ＴＲ１）に入力される電気的なノイズを低減することができ、ＭＯＳＦＥＴ（ＴＲ１）の誤動作を防止することができる。
【産業上の利用可能性】
【００４３】
本発明によれば、スイッチ素子をオンするために流す必要がある電流を小さくして、さらに、サイリスタにゲート電流を流す時のみ、サイリスタのアノードとゲートとをバイパスするためのバイパス抵抗に電流が流れるように構成したことで、スイッチング電源装置の電流損失を低減することができる。したがって、入力投入時の突入電流を抑制するための突入電流防止回路を備えたスイッチング電源装置などに適用することができる。
【図面の簡単な説明】
【００４４】
【図１】本実施形態に係るスイッチング電源装置の回路構成を示す図である。
【図２】本実施形態に係るスイッチング電源装置における抵抗Ｒ２，Ｒ５における電流損失について説明するための図である。
【図３】本実施形態に係るスイッチング電源装置の変形例について説明するための図である。
【図４】本実施形態に係るスイッチング電源装置の変形例について説明するための図である。
【図５】従来のスイッチング電源装置の回路構成を示す図である。
【符号の説明】
【００４５】
１  商用交流電源
３  制御回路
ａ，ｂ，ｃ，ｄ  巻線
Ｃ１  平滑コンデンサ
Ｄ１  整流回路
Ｄ２，Ｄ３，Ｄ４，Ｄ５  ダイオード
Ｒ１  限流用抵抗
Ｒ２  バイパス抵抗
ＴＲ１，ＴＲ２  ＭＯＳＦＥＴ
ＳＣＲ１  サイリスタ
Ｔ１  フォワードトランス
【図１】
2009278792.tif 000003
【図２】
2009278792.tif 000004
【図３】
2009278792.tif 000005
【図４】
2009278792.tif 000006
【図５】
2009278792.tif 000007