(57)【要約】【課題】ＨＥＭＴの上にＨＢＴを成長させる際にＨＥＭＴの移動度が劣化しないトランジスタ素子を提供する。【解決手段】ＧａＡｓ基板２上に高電子移動度トランジスタ（ＨＥＭＴ）３が形成され、該ＨＥＭＴ３上にヘテロバイポーラトランジスタ（ＨＢＴ）４が形成されたトランジスタ素子１において、上記ＨＥＭＴ３内にバリア層１０を有する。【選択図】図１
2009081284.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＡｓ基板上に高電子移動度トランジスタ（ＨＥＭＴ）が形成され、該ＨＥＭＴ上にヘテロバイポーラトランジスタ（ＨＢＴ）が形成されたトランジスタ素子において、上記ＨＥＭＴ内にバリア層を有することを特徴とするトランジスタ素子。
【請求項２】
上記ＨＢＴは、上記ＨＥＭＴ上に、サブコレクタ層、コレクタ層、ベース層、エミッタ層、バラスト層、ノンアロイ層が順に積層されていることを特徴とする請求項１記載のトランジスタ素子。
【請求項３】
上記ＨＢＴは、上記ＨＥＭＴ上に、サブコレクタ層、コレクタ層、ベース層、エミッタ層、ノンアロイ層が順に積層されていることを特徴とする請求項１記載のトランジスタ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＨＥＭＴの上にＨＢＴを成長させる際にＨＥＭＴの移動度が劣化しないトランジスタ素子に関する。
【背景技術】
【０００２】
高電子移動度トランジスタ（ＨＥＭＴ；Hight electron mobility transistor）は、ＩｎＧａＡｓ層をチャネル層とし、チャネル層の両側又は片側に電子供給層を持つ。ヘテロ結合ＨＥＭＴは、電子が高速移動する利点を活かして高速動作が可能なだけでなく、マイクロ波帯等の超高周波帯における高出力かつ高効率動作が可能である。
【０００３】
図２に示されるように、従来のＨＥＭＴ素子２０１は、半絶縁性ＧａＡｓ基板２０２上に、アンドープｉ−ＡｌＧａＡｓバッファ層２０３、ｎ−ＡｌｘＧａ１−ｘＡｓ電子供給層２０４、アンドープｉ−ＡｌｘＧａ１−ｘＡｓスペーサ層２０５、アンドープｉ−ＩｎｘＧａ１−ｘＡｓチャネル層２０６、アンドープｉ−ＡｌｘＧａ１−ｘＡｓスペーサ層２０７、ｎ−ＡｌｘＧａ１−ｘＡｓ電子供給層２０８、ｎ−ＧａＡｓショットキー層２０９を順に積層したものである。
【０００４】
ヘテロバイポーラトランジスタ（ＨＢＴ）の動作は、基本的には通常のバイポーラトランジスタ（ＢＪＴ）と同様である。ｎｐｎ型ＢＪＴでは、エミッタからコレクタに向かって流れる電子量をベース電流（ホール電流）により制御することで、トランジスタとしての動作をさせている。すなわち、ホール電流を増やすことにより、コレクタ電流が増大する。しかし、ホール電流をさらに増やすと、ベースからエミッタに向かってホールが漏れだし、トランジスタの電流増幅率が低下する。ところが、エミッタにバンドギャップの大きな半導体材料を用いたｎｐｎ型ＨＢＴでは、ベースエミッタ界面に障壁ができ、ホールがエミッタへ漏れるのを抑えることができる。よって、ＨＢＴでは、電流増幅率を低下させずに、コレクタ電流を大きくできる。
【０００５】
図３に示されるように、従来のＨＢＴ素子３０１は、半絶縁性ＧａＡｓ基板３０２上に、サブコレクタ層３０３となるｎ−ＧａＡｓ層、コレクタ層３０４となるｎ−ＧａＡｓ層、ベース層３０５となるｐ型ＧａＡｓ層、エミッタ層３０６となるｎ−ＩｎｘＧａ１−ｘＰ層（ｘ＝０．４８）、エミッタコンタクト層３０７となるｎ−ＧａＡｓ層、ｇｒａｄｅｄノンアロイ層３０８となるｎ−ＩｎｘＧａ１−ｘＡｓ層（ｘ＝０→０．５）、均一組成ノンアロイ層３０９となるｎ−ＩｎｘＧａ１−ｘＡｓ層（ｘ＝０．５）を順に積層したものである。
【０００６】
これらのトランジスタ素子は、主に携帯端末の送受信用パワー増幅器に用いられてきた。近年のデータの大容量化、データ送信の高速化により、パワー増幅器の低消費電力化、高効率化が求められている。そこで現在は、電流駆動能力の高いＨＢＴとＨＥＭＴを１つの増幅器モジュールに用い、出力信号の歪みを抑え、高い振幅を持つ出力信号が得られる増幅器モジュールとしている。
【０００７】
図４に示したパワー増幅器モジュール４０１では、入力信号を駆動用ＨＢＴ４０２により増幅し、その増幅信号を後段の出力用ＨＥＭＴ４０３によりさらに増幅して出力信号とするように構成している。
【０００８】
しかしながら、図４のように駆動用ＨＢＴ４０２と出力用ＨＥＭＴ４０３とを配線で接続した場合、配線によるＲＣ遅延、素子の発熱が問題となってしまう。
【０００９】
そこでこの配線をなくし、これらの問題を解決するのが、図５に示したトランジスタ素子５０１である。このトランジスタ素子５０１は、ＧａＡｓ基板５０２上にエピタキシャル成長により、ＨＥＭＴ５０３を設け、ＨＥＭＴ５０３の上にＨＢＴ５０４を設けた２段トランジスタ構造となっている。すなわち、トランジスタ素子５０１は、半絶縁性ＧａＡｓ基板２上に、バッファ層５０５となるｉ−ＡｌＧａＡｓ層、電子供給層５０６となるｎ＋−ＡｌＧａＡｓ層、スペーサ層５０７となるｉ−ＡｌＧａＡｓ層、チャネル層５０８となるｉ−ＩｎＧａＡｓ層、スペーサ層５０９となるｉ−ＡｌＧａＡｓ層、電子供給層５１０となるｎ＋−ＡｌＧａＡｓ層、ショットキー層５１１となるｉ−ＧａＡｓ層、サブコレクタ層５１２となるｎ＋−ＧａＡｓ層、コレクタ層５１３となるｎ−−ＧａＡｓ層、ベース層５１４となるｐ＋−ＧａＡｓ層、エミッタ層５１５となるｎ＋−ＩｎＧａＰ層、バラスト層５１６となるｎ−−ＧａＡｓ層、ノンアロイ層５１７，５１８となるｎ＋−ＩｎＧａＡｓ層を順に積層したものである。
【００１０】
【特許文献１】特開平９−８２８９８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
図５に示したトランジスタ素子は、ＨＥＭＴを構成する複数のエピタキシャル層の上にＨＢＴを構成する複数のエピタキシャル層を成長させる際にＨＥＭＴの移動度が劣化してしまう。
【００１２】
そこで、本発明の目的は、上記課題を解決し、ＨＥＭＴの上にＨＢＴを成長させる際にＨＥＭＴの移動度が劣化しないトランジスタ素子を提供することにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するために本発明は、ＧａＡｓ基板上に高電子移動度トランジスタ（ＨＥＭＴ）が形成され、該ＨＥＭＴ上にヘテロバイポーラトランジスタ（ＨＢＴ）が形成されたトランジスタ素子において、上記ＨＥＭＴ内にバリア層を有するものである。
【００１４】
上記ＨＢＴは、上記ＨＥＭＴ上に、サブコレクタ層、コレクタ層、ベース層、エミッタ層、バラスト層、ノンアロイ層が順に積層されていてもよい。
【００１５】
上記ＨＢＴは、上記ＨＥＭＴ上に、サブコレクタ層、コレクタ層、ベース層、エミッタ層、ノンアロイ層が順に積層されていてもよい。
【発明の効果】
【００１６】
本発明は次の如き優れた効果を発揮する。
【００１７】
（１）ＨＥＭＴの上にＨＢＴを成長させる際にＨＥＭＴの移動度が劣化しない。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の一実施形態を添付図面に基づいて詳述する。
【００１９】
図１に示されるように、本発明に係るトランジスタ素子１は、ＧａＡｓ基板２上にＨＥＭＴ３が形成され、ＨＥＭＴ３上にＨＢＴ４が形成されたトランジスタ素子１において、ＨＥＭＴ３内にバリア層１０を有するものである。
【００２０】
バリア層１０は、ＨＥＭＴ３の移動度を劣化させないために設けられる。
【００２１】
この実施形態では、バリア層１０は、ｉ−ＩｎＧａＰ層である。
【００２２】
本発明のトランジスタ素子１の詳細な構造を製造方法と共に説明する。
【００２３】
半絶縁性ＧａＡｓ基板２上に、バッファ層５となるｉ−ＡｌｘＧａ１−ｘＡｓ層（ｘ＝０．２８）、電子供給層６となるｎ−ＡｌｘＧａ１−ｘＡｓ層（ｘ＝０．３）、スペーサ層７となるｉ−ＡｌｘＧａ１−ｘＡｓ層（ｘ＝０．３）、チャネル層８となるＩｎｘＧａ１−ｘＡｓ層（ｘ＝０．１８）、スペーサ層９となるｉ−ＡｌｘＧａ１−ｘＡｓ層（ｘ＝０．３）、バリア層１０となるｎ−ＩｎｘＧａ１−ｘＰ層（ｘ＝０．４８）、ショットキー層１１となるｉ−ＧａＡｓ層、ストッパ層１２となるｎ−ＩｎｘＧａ１−ｘＰ層（ｘ＝０．４８）、バッファ層１３となるｉ−ＧａＡｓ層、サブコレクタ層１４となるｎ−ＧａＡｓ層、コレクタ層１５となるｎ−ＧａＡｓ層、ベース層１６となるｐ型ＧａＡｓ層、エミッタ層１７となるｎ−ＩｎｘＧａ１−ｘＰ層（ｘ＝０．４８）、バラスト層１８となるｎ−ＧａＡｓ層、ノンアロイ層１９，２０となるｎ−ＩｎｘＧａ１−ｘＡｓ層（ｘ＝０．５）を順に積層することにより、本発明のトランジスタ素子１が製造される。
【００２４】
本発明のトランジスタ素子１は、図５の従来のトランジスタ素子５０１と比較すると、トランジスタ素子５０１ではＨＥＭＴ５０３のスペーサ層５０９とショットキー層５１１の間に電子供給層５１０があるのに対し、トランジスタ素子１ではＨＥＭＴ３のスペーサ層９とショットキー層１１との間にバリア層１０がある。
【００２５】
また、トランジスタ素子５０１ではＨＥＭＴ５０３のショットキー層５１１の直ぐ上がＨＢＴ５０４のサブコレクタ層５１２となっているのに対し、トランジスタ素子１ではＨＥＭＴ３のショットキー層１１とＨＢＴ４のサブコレクタ層１２との間に、ストッパ層１２とバッファ層１３がある。
【００２６】
本発明のトランジスタ素子１の作用効果を説明する。
【００２７】
従来のトランジスタ素子５０１は、ＨＥＭＴ５０３のスペーサ層５０９とショットキー層５１１の間に電子供給層５１０があるために、ＨＥＭＴ５０３の移動度が２０００ｃｍ／Ｖ・ｓであった。その点、本発明のトランジスタ素子１は、ＨＥＭＴ３のスペーサ層９とショットキー層１１との間にバリア層１０があるため、ＨＥＭＴ３の移動度が４０００ｃｍ／Ｖ・ｓであり、従来に比べて移動度が高い。
【００２８】
これは、従来、ＨＥＭＴ５０３の上にＨＢＴ５０４を成長させる際にＨＥＭＴ５０３の移動度が劣化していたのに対し、本発明は、ＨＥＭＴ３に、ＨＥＭＴ３の移動度を劣化させないためのバリア層１０を有することにより、ＨＥＭＴ３の上にＨＢＴ４を成長させる際にＨＥＭＴ３の移動度が劣化しないことによる。
【００２９】
このように、本発明のトランジスタ素子１は、ＨＥＭＴ３の上にＨＢＴ４を成長させる際にＨＥＭＴ３の移動度が劣化しないため、従来より移動度が高いＨＥＭＴが作製可能となるという利点がある。
【００３０】
また、本発明は、ＨＥＭＴ３のショットキー層１１とＨＢＴ４のサブコレクタ層１２との間に、ストッパ層１２とバッファ層１３を有する。従来は、ＨＥＭＴ素子を作製する場合、ＨＢＴを除かなければならなかったが、本発明はストッパ層１２が有ることにより、ＨＥＭＴ３の表面を露出させるのが簡単になる。
【００３１】
本発明は図１の構成に限定されない。例えば、トランジスタ素子１のＨＢＴ４は、サブコレクタ層１４、コレクタ層１５、ベース層１６、エミッタ層１７、バラスト層１８、ノンアロイ層１９，２０を順に積層してなるが、ＨＢＴ４からバラスト層１８をなくし、ＨＢＴ４がサブコレクタ層１４、コレクタ層１５、ベース層１６、エミッタ層１７、ノンアロイ層１９，２０を順に積層したものであってもよい。この構成においても、ＨＥＭＴ３にバリア層１０を有することにより、ＨＥＭＴ３の上にＨＢＴ４を成長させる際にＨＥＭＴ３の移動度が劣化しない。
【図面の簡単な説明】
【００３２】
【図１】本発明の一実施形態を示すトランジスタ素子の積層構造図である。
【図２】ＨＥＭＴ素子の積層構造図である。
【図３】ＨＢＴ素子の積層構造図である。
【図４】従来のパワー増幅器モジュールの回路図である。
【図５】従来のトランジスタ素子の積層構造図である。
【符号の説明】
【００３３】
１  トランジスタ素子
２  ＧａＡｓ基板（半絶縁性ＧａＡｓ基板）
３  ＨＥＭＴ
４  ＨＢＴ
５  バッファ層
６  電子供給層
７  スペーサ層
８  チャネル層
９  スペーサ層
１０  バリア層
１１  ショットキー層
１２  ストッパ層
１３  バッファ層
１４  サブコレクタ
１５  コレクタ層
１６  ベース層
１７  エミッタ層
１８  バラスト層
１９，２０  ノンアロイ層
【図１】
2009081284.tif 000003
【図２】
2009081284.tif 000004
【図３】
2009081284.tif 000005
【図４】
2009081284.tif 000006
【図５】
2009081284.tif 000007