(57)【要約】【課題】製造歩留まりの低下を招くことなく高密度化及び微細化を可能とし、表示装置として狭額縁化を実現可能なアレイ基板、アレイ基板用のマザー基板、及び、アレイ基板の製造方法を提供する。【解決手段】複数の画素によって構成されたアクティブエリアにおいて、各画素に対して信号を供給する信号配線と、  アクティブエリア外に配置され、アクティブエリアに信号を供給する駆動回路３０と、  駆動回路及び信号配線の少なくとも一方から、基板端の少なくとも２辺にそれぞれ引き出された検査配線ＩＷと、を備えたことを特徴とする。【選択図】      図１
2009116035.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素によって構成されたアクティブエリアにおいて、各画素に対して信号を供給する信号配線と、
前記アクティブエリア外に配置され、前記アクティブエリアに信号を供給する駆動回路と、
前記駆動回路及び前記信号配線の少なくとも一方から、基板端の少なくとも２辺にそれぞれ引き出された検査配線と、
を備えたことを特徴とするアレイ基板。
【請求項２】
前記駆動回路は、基板端の１辺に沿って配置されたゲートドライバと、基板端の他の１辺に沿って配置されたソースドライバと、を有し、
前記検査配線は、前記ゲートドライバ及び前記ソースドライバから引き出されたことを特徴とする請求項１に記載のアレイ基板。
【請求項３】
前記検査配線は、前記信号配線と同一材料によって形成されたことを特徴とする請求項１に記載のアレイ基板。
【請求項４】
各画素は、ポリシリコンからなる半導体層を備えたスイッチング素子を有することを特徴とする請求項１に記載のアレイ基板。
【請求項５】
複数のセル領域を有するアレイ基板用のマザー基板であって、
各セル領域は、複数の画素によって構成されたアクティブエリアにおいて各画素に対して信号を供給する信号配線と、前記アクティブエリア外に配置され前記アクティブエリアに信号を供給する駆動回路と、を備えた構成において、
セル領域外に配置され、各セル領域に対応した検査信号を入出力するための検査パッドと、
各セル領域の前記駆動回路及び前記信号配線の少なくとも一方から、各セル領域の少なくとも２辺を経由してセル領域外にそれぞれ引き出され、前記検査パッドと接続された検査配線と、
を備えたことを特徴とするマザー基板。
【請求項６】
セル領域外において、前記駆動回路及び前記信号配線の少なくとも一方と前記検査パッドとの間に配置された保護ダイオード及びバッファを含む検査回路の一部を備えたことを特徴とする請求項５に記載のマザー基板。
【請求項７】
アレイ基板の製造方法であって、
複数の画素によって構成されたアクティブエリアにおいて各画素に対して信号を供給する信号配線と、前記アクティブエリア外に配置され前記アクティブエリアに信号を供給する駆動回路と、を備えたセル領域を同一基板上に複数個形成し、
セル領域外に、各セル領域に対応した検査信号を入出力するための検査パッドを形成し、
各セル領域の前記駆動回路及び前記信号配線の少なくとも一方から、各セル領域の少なくとも２辺を経由してセル領域外にそれぞれ引き出され、前記検査パッドと接続された検査配線を形成し、
各セル領域を切り出すことを特徴とするアレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、表示装置などに適用可能なアレイ基板、マザー基板、及び、アレイ基板の製造方法に関する。
【背景技術】
【０００２】
近年、薄型の表示装置として液晶表示装置や、有機エレクトロ・ルミネセンス（Electro Luminescence 以下ＥＬと略す）を用いた有機ＥＬ表示装置が広く実用化されつつある。このような表示装置は、マトリクス状の画素によって構成されたアクティブエリアを備えている。このアクティブエリアは、画素の行方向に沿って延在する複数の走査線、画素の列方向に沿って延在する複数の信号線、これら走査線と信号線との交差部付近に配置されたスイッチング素子、スイッチング素子に接続された画素電極などを備えている。
【０００３】
また、近年では、高精細化による画素数の増加及び狭額縁化の要求に伴い、アクティブエリア及びアクティブエリアの外周において、走査線や信号線などの各種配線は、非常に微細な配線ルールに従って形成される傾向にある。しかしながら、各種配線の線幅及び配線間隙間を狭めることには、パターン形成精度や製造歩留まりの制約から限界があり、配線間でのショートや各配線の断線などといった配線不良、スイッチング素子の動作異常などの不具合を招くおそれがある。このような配線不良やスイッチング素子の動作異常は、製造歩留まりを悪化させるため、改善が求められている。
【０００４】
そこで、表示パネル上の各種不良を短時間で、かつ大量に検査するための手法が種々検討されている。特許文献１によれば、アクティブエリア外に各種配線不良を検査するための検査部を備えた表示装置が提案されている。この検査部は、駆動ＩＣチップの信号線駆動部に対応して設けられた信号線検査部、走査線駆動部に対応して設けられた走査線検査部のほかに、検査用の各種信号を入力するためのパッド部を有している。
【特許文献１】特開２００７−１４０３７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、設計ルールの高密度化、微細化が進んだ製品では、表示パネル上に従来ルールで検査部を設置することは困難となってきている。
【０００６】
そこで、この発明は、上述した問題点に鑑みなされたものであって、その目的は、製造歩留まりの低下を招くことなく高密度化及び微細化を可能とし、表示装置として狭額縁化を実現可能なアレイ基板、マザー基板、及び、アレイ基板の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
この発明の第１の態様によるアレイ基板は、
複数の画素によって構成されたアクティブエリアにおいて、各画素に対して信号を供給する信号配線と、
前記アクティブエリア外に配置され、前記アクティブエリアに信号を供給する駆動回路と、
前記駆動回路及び前記信号配線の少なくとも一方から、基板端の少なくとも２辺にそれぞれ引き出された検査配線と、
を備えたことを特徴とする。
【０００８】
この発明の第２の態様によるアレイ基板用のマザー基板は、
複数のセル領域を有するアレイ基板用のマザー基板であって、
各セル領域は、複数の画素によって構成されたアクティブエリアにおいて各画素に対して信号を供給する信号配線と、前記アクティブエリア外に配置され前記アクティブエリアに信号を供給する駆動回路と、を備えた構成において、
セル領域外に配置され、各セル領域に対応した検査信号を入出力するための検査パッドと、
各セル領域の前記駆動回路及び前記信号配線の少なくとも一方から、各セル領域の少なくとも２辺を経由してセル領域外にそれぞれ引き出され、前記検査パッドと接続された検査配線と、
を備えたことを特徴とする。
【０００９】
この発明の第３の態様によるアレイ基板の製造方法は、
複数の画素によって構成されたアクティブエリアにおいて各画素に対して信号を供給する信号配線と、前記アクティブエリア外に配置され前記アクティブエリアに信号を供給する駆動回路と、を備えたセル領域を同一基板上に複数個形成し、
セル領域外に、各セル領域に対応した検査信号を入出力するための検査パッドを形成し、
各セル領域の前記駆動回路及び前記信号配線の少なくとも一方から、各セル領域の少なくとも２辺を経由してセル領域外にそれぞれ引き出され、前記検査パッドと接続された検査配線を形成し、
各セル領域を切り出すことを特徴とする。
【発明の効果】
【００１０】
この発明によれば、製造歩留まりの低下を招くことなく高密度化及び微細化を可能とし、表示装置として狭額縁化を実現可能なアレイ基板、マザー基板、及び、アレイ基板の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、この発明の一実施の形態に係る表示装置に関する技術について図面を参照して説明する。
【００１２】
表示装置の一例としての液晶表示装置や有機ＥＬ表示装置は、通常、略矩形平板状の表示パネルを備えている。この表示パネルは、画像を表示する略矩形状のアクティブエリアを備えている。このアクティブエリアは、マトリクス状に配置された複数の画素ＰＸや、各画素ＰＸに各種信号を供給する複数の信号配線などによって構成されている。
【００１３】
より具体的に説明すると、図１及び図２に示すように、表示装置を構成するアレイ基板１０は、ガラス基板などの絶縁基板１１を用いて形成されている。このアレイ基板１０は、アクティブエリア２０に配置された信号配線として、例えば、画素ＰＸの行方向に沿って延在する複数の走査線Ｙ（１、２、３、…、ｍ）や、画素ＰＸの列方向に沿って延在する複数の信号線Ｘ（１、２、３、…、ｎ）などを備えている。これらの走査線Ｙ及び信号線Ｘは、絶縁層を介して互いに異なる層に配置されている。
【００１４】
また、アレイ基板１０は、アクティブエリア２０において、これらの走査線Ｙと信号線Ｘとの交差部を含む領域において画素ＰＸ毎に配置されたスイッチング素子ＳＷを備えている。このスイッチング素子ＳＷは、図示しない電極（例えば液晶表示装置の画素電極や有機ＥＬ表示装置の陽極など）や他の配線に接続されている。
【００１５】
スイッチング素子ＳＷは、例えば、薄膜トランジスタ（ＴＦＴ）などで構成されている。すなわち、このスイッチング素子ＳＷは、例えばポリシリコン（ｐ−Ｓｉ）からなる半導体層ＳＣを備えている。この半導体層ＳＣは、絶縁基板１１の表面を覆うアンダーコート層ＵＣ上に配置され、第１絶縁膜ＩＬ１によって覆われている。アンダーコート層ＵＣは、例えば、窒化シリコンの単層、酸化シリコンの単層、あるいは、これらの積層体などによって形成されている。第１絶縁膜ＩＬ１は、例えば、窒化シリコンや酸化シリコンなどによって形成されている。
【００１６】
スイッチング素子ＳＷのゲート電極Ｇは、第１絶縁膜ＩＬ１の上に配置され、対応する走査線Ｙに電気的に接続されている（あるいは走査線と一体に形成されている）。このゲート電極Ｇは、第２絶縁膜ＩＬ２によって覆われている。第２絶縁膜ＩＬ２は、例えば、窒化シリコンや酸化シリコンなどによって形成されている。
【００１７】
ゲート電極Ｇ及び走査線Ｙは、例えば、Ａｌ（アルミニウム），Ｍｏ（モリブデン），Ｔａ（タンタル），Ｃｒ（クロム），Ｔｉ（チタン），Ｗ（タングステン），Ｎｄ（ネオジウム），Ｃｕ（銅）、及びそれらの合金などによって形成されている。
【００１８】
スイッチング素子ＳＷのソース電極Ｓ及びドレイン電極Ｄは、第２絶縁膜ＩＬ２の上に配置されている。ソース電極Ｓは、第１絶縁膜ＩＬ１及び第２絶縁膜ＩＬ２を貫通するコンタクトホールを介して半導体層ＳＣのソース領域にコンタクトしているとともに、対応する信号線Ｘに電気的に接続されている（あるいは信号線と一体に形成されている）。ドレイン電極Ｄは、第１絶縁膜ＩＬ１及び第２絶縁膜ＩＬ２を貫通するコンタクトホールを介して半導体層ＳＣのドレイン領域にコンタクトしているとともに、対応する電極や他の配線に電気的に接続されている（あるいは図示しない電極や他の配線と一体に形成されている）。
【００１９】
信号線Ｘ、ソース電極Ｓ及びドレイン電極Ｄは、例えば、Ａｌ（アルミニウム），Ｍｏ（モリブデン），Ｔａ（タンタル），Ｃｒ（クロム），Ｔｉ（チタン），Ｗ（タングステン），Ｎｄ（ネオジウム），Ｃｕ（銅）、及びそれらの合金などによって形成されている。
【００２０】
アレイ基板１０は、アクティブエリア２０の外側に、各画素ＰＸのスイッチング素子ＳＷを制御して各画素に映像信号を書き込むための各種信号を出力する駆動回路３０を備えている。より詳細には、駆動回路３０は、ゲートドライバ３０Ｇ及びソースドライバ３０Ｓを備えている。
【００２１】
ゲートドライバ３０Ｇは、走査線Ｙのそれぞれに接続され、各走査線Ｙに接続されたスイッチング素子ＳＷのオン／オフを制御するための走査信号を出力する。ソースドライバ３０Ｓは、信号線Ｘのそれぞれに接続され、各信号線Ｘに接続されたスイッチング素子ＳＷを介して各画素に書き込む映像信号を出力する。
【００２２】
図１に示した例では、ゲートドライバ３０Ｇは、アクティブエリア外の走査線Ｙの一端側において、基板端の一辺１０Ａに沿って配置されている。また、ソースドライバ３０Ｓは、アクティブエリア外の信号線Ｘの一端側において、基板端の一辺１０Ａに直交する他の一辺１０Ｂに沿って配置されている。
【００２３】
また、図３に示した例では、駆動回路３０は、ゲートドライバ３０Ｇ、第１ソースドライバ３０Ｓ１及び第２ソースドライバ３０Ｓ２を備えている。ゲートドライバ３０Ｇは、図１に示した例と同様に、アクティブエリア外の走査線Ｙの一端側において、基板端の一辺１０Ａに沿って配置されている。また、第１ソースドライバ３０Ｓ１は、アクティブエリア外の信号線Ｘの一端側において、基板端の一辺１０Ａに直交する他の一辺１０Ｂに沿って配置されている。さらに、第２ソースドライバ３０Ｓ２は、アクティブエリア２０を挟んで第１ソースドライバ３０Ｓ１と対向するように、基板端の一辺１０Ａに直交する他の一辺１０Ｃに沿って配置されている。
【００２４】
さらに、アレイ基板１０は、一辺１０Ｂに沿った端部に、ゲートドライバ３０Ｇ及びソースドライバ３０Ｓが動作するために必要な電源やロジック信号など入力するための複数のＯＬＢパッドＰＤを含むＯＬＢパッド群４０を備えている。このＯＬＢパッド群４０は、信号供給源として機能するフレキシブル・プリンテッド・サーキット（ＦＰＣ）と接続可能である。
【００２５】
上述したようなアレイ基板１０は、その製造途中あるいは完成後にアレイテスタと呼ばれる検査装置で電気的な検査を実施する検査工程に投入される。この検査工程においては、良品・不良品の選別が行われ、良品と判定されたアレイ基板１０のみが次工程（セル工程）に投入される。
【００２６】
このような検査工程において、アレイ基板１０の検査に必要な検査部を設置する必要がある。特に、小型の表示装置をいわゆる多面取りの手法により製造する場合には、検査部は、アレイ基板１０を形成するためのマザー基板上に配置されている。この検査部は、アレイテスタとの間で検査信号を入出力するための検査パッド、検査に必要な回路（保護ダイオード及びバッファを含む）、検査配線などを備えている。
【００２７】
近年、設計ルールの高密度化、微細化が進んできており、従来のルールで検査部を配置することが困難となってきている。具体的には、検査配線を製品（アレイ基板）内に引き回すことで、表示装置としてのアクティブエリア外の部分（いわゆる額縁）が大きくなってしまう。このため、小型化及び軽量化が重要な要求仕様である、携帯電話用ディスプレイなどの小型の表示装置の設計に悪影響を及ぼすおそれがある。
【００２８】
そこで、この実施の形態においては、検査部を構成する要素のうち、最終製品の設計へ影響のない、それらの一部（ビデオ用パッド、検査配線など）をチップ外に配置する。具体的には、製品外形（額縁）を小さくするため、マザー基板上のセル領域間（つまり、最終製品として残らない部分）を活用して、検査部を構成する検査回路の少なくとも一部及び検査パッドの少なくとも一部の設置を行うとともに、検査配線の引き回しを行なう。
【００２９】
これにより、設計ルールの高密度化、微細化に対応した、検査容易化設計を提供できる。これにより、アレイ基板１０上に誤って形成された配線不良や不良スイッチング素子などの各種不良の発生箇所及び発生工程の特定が容易になり、問題対策の行動時期を早めることができる。また、製造工程としては、従来仕様の検査装置を使用できるため、コストの増大が抑制され、また検査条件の設定に費やす人件費、期間も縮小することが可能である。
【００３０】
一方、最終製品としては、アクティブエリアのサイズは維持しつつ狭額縁化が可能となる。また、検査部を活用した効率的な検査が可能となり、製造歩留まりの低下を招くことなく高密度化及び微細化が可能となる。
【００３１】
次に、より具体的な例について説明する。
【００３２】
図４に示すように、図１に示したアレイ基板１０を製造するためのマザー基板Ｍは、複数のセル領域Ｃを有している。各セル領域Ｃは、マザー基板Ｍから切り出された際にアレイ基板１０となる領域に相当する。各セル領域Ｃは、所定の間隔をおいて配置されている。
【００３３】
このようなセル領域Ｃは、アクティブエリア２０において上述したような構成の信号配線（走査線Ｙや信号線Ｘなど）やスイッチング素子ＳＷなどを備えており、また、アクティブエリア外に配置されたゲートドライバ３０Ｇ及びソースドライバ３０Ｓを含む駆動回路３０を備えている。
【００３４】
マザー基板Ｍは、セル領域外に配置された複数の検査パッドＩＰＤからなる検査パッド群１００を備えている。この検査パッド群１００は、検査部を構成する全ての検査パッドＩＰＤを備えていても良いし、一部の検査パッドＩＰＤを備え、マザー基板Ｍ上の他の位置（セル領域の内外問わず）に別個の検査パッド群を備えていてもよい。
【００３５】
また、マザー基板Ｍは、検査パッドＩＰＤとセル領域内とを接続する検査配線ＩＷを備えている。図４に示した例では、検査配線ＩＷＡは、セル領域Ｃ内のゲートドライバ３０Ｇからセル領域Ｃの一辺ＣＡ（アレイ基板１０の一辺１０Ａに相当する）を経由してセル領域外に引き出され、セル領域外で引き回されて検査パッドＩＰＤと接続されている。また、検査配線ＩＷＣは、セル領域Ｃ内の信号線Ｘから図示しないアナログスイッチなどを介してセル領域Ｃの一辺ＣＣ（アレイ基板１０の一辺１０Ｃに相当する）を経由してセル領域外に引き出され、セル領域外で引き回されて検査パッドＩＰＤと接続されている。このように、各セル領域Ｃからは、少なくともその２辺を経由して検査配線ＩＷがセル領域外に引き出されている。
【００３６】
なお、図４に示した例では、ＯＬＢパッドＰＤも検査信号を入出力するためのパッドとして利用するため、検査配線ＩＷＢは、セル領域Ｃ内のＯＬＢパッドＰＤからセル領域Ｃの一辺ＣＢ（アレイ基板１０の一辺１０Ｂに相当する）を経由してセル領域外に引き出され、セル領域外で引き回されて検査パッドＩＰＤと接続されている。
【００３７】
マザー基板Ｍは、さらに、セル領域外において、検査パッドＩＰＤとセル領域Ｃとの間に、保護ダイオードやバッファを含む検査回路の一部を備えていても良い。これらの検査回路の位置をセル領域Ｃの内部に配置する場合より、セル領域Ｃの額縁に余裕ができ、狭額縁化が可能となる。
【００３８】
すなわち、上述した検査パッドＩＰＤ、検査配線ＩＷ、検査回路の一部などは、マザー基板Ｍにおいて、セル領域Ｃの間、もしくはセル領域Ｃとマザー基板の端辺との間などの領域を利用して配置されている。特に、検査配線ＩＷは、セル領域Ｃ内から最短の一辺を経由してセル領域外に引き出されている（例えば、セル領域Ｃの一辺ＣＡに沿って配置されたゲートドライバ３０Ｇから引き出される検査配線ＩＷＡは一辺ＣＡを経由する）。
【００３９】
また、これらの検査パッドＩＰＤ、検査配線ＩＷ、検査回路の一部などの検査部の構成要素は、セル領域Ｃの構成要素を形成する工程で同時に形成することが可能であり、例えば、検査配線ＩＷは、走査線Ｙまたは信号線Ｘなどの信号配線と同一材料により同一工程で形成可能である。
【００４０】
このようにして複数のセル領域Ｃや、検査パッドＩＰＤ及び検査配線ＩＷなどを形成した後、検査工程を経て、良品と判定された各セル領域Ｃを切り出すことにより、図１に示したようなアレイ基板１０が製造される。
【００４１】
このようにして製造されたアレイ基板１０においては、ゲートドライバ３０Ｇ、ＯＬＢパッドＰＤ、及び、信号線Ｘから、それぞれ基板端の３辺１０Ａ、１０Ｂ、１０Ｃにそれぞれ引き出された検査配線ＩＷの一部が残る。
【００４２】
同様に、図５に示すように、図３に示したアレイ基板１０を製造するためのマザー基板Ｍは、複数のセル領域Ｃを有している。
【００４３】
このようなセル領域Ｃは、アクティブエリア２０において上述したような構成の信号配線（走査線Ｙや信号線Ｘなど）やスイッチング素子ＳＷなどを備えており、また、アクティブエリア外に配置されたゲートドライバ３０Ｇ、第１ソースドライバ３０Ｓ１及び第２ソースドライバ３０Ｓ２を含む駆動回路３０を備えている。
【００４４】
マザー基板Ｍは、図４の例と同様に、セル領域外に配置された複数の検査パッドＩＰＤからなる検査パッド群１００を備えている。また、マザー基板Ｍは、図４に示した例と同様に、ゲートドライバ３０Ｇと検査パッドＩＰＤと接続する検査配線ＩＷＡのほかに、セル領域Ｃ内の第２ソースドライバ３０Ｓ２からセル領域Ｃの一辺ＣＣを経由してセル領域外に引き出され、セル領域外で引き回されて検査パッドＩＰＤと接続された検査配線ＩＷＣを備えている。このように、図５に示した例においても、各セル領域Ｃからは、少なくともその２辺を経由して検査配線ＩＷがセル領域外に引き出されている。
【００４５】
なお、図５に示した例でも、ＯＬＢパッドＰＤも検査信号を入出力するためのパッドとして利用するため、マザー基板Ｍは、ＯＬＢパッドＰＤと検査パッドＩＰＤと接続する検査配線ＩＷＢ検査配線ＩＷＢを備えている。
【００４６】
このようにして複数のセル領域Ｃや、検査パッドＩＰＤ及び検査配線ＩＷなどを形成した後、検査工程を経て、良品と判定された各セル領域Ｃを切り出すことにより、図３に示したようなアレイ基板１０が製造される。
【００４７】
このようにして製造されたアレイ基板１０においては、ゲートドライバ３０Ｇ、ＯＬＢパッドＰＤ、及び、第２ソースドライバ３０Ｓ２から、それぞれ基板端の３辺１０Ａ、１０Ｂ、１０Ｃにそれぞれ引き出された検査配線ＩＷの一部が残る。
【００４８】
以上説明したように、この実施の形態によれば、検査を行うための検査部の構成要素をセル領域外に配置し、確実な検査を行うことにより、製造歩留まりの低下を抑制することができるとともに、アレイ基板あるいは最終製品としての表示装置としては、狭額縁化の実現が可能となる。
【００４９】
なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００５０】
【図１】図１は、この発明の一実施の形態に係る表示装置用のアレイ基板の構成を概略的に示す図である。
【図２】図２は、図１に示したアレイ基板におけるスイッチング素子の構造を概略的に示す断面図である。
【図３】図３は、この発明の他の実施の形態に係る表示装置用のアレイ基板の構成を概略的に示す図である。
【図４】図４は、図１に示したアレイ基板を製造するためのマザー基板の構成を概略的に示す図である。
【図５】図５は、図３に示したアレイ基板を製造するためのマザー基板の構成を概略的に示す図である。
【符号の説明】
【００５１】
ＰＸ…画素  Ｙ…走査線  Ｘ…信号線  ＳＷ…スイッチング素子
ＳＣ…半導体層  Ｇ…ゲート電極  Ｓ…ソース電極  Ｄ…ドレイン電極
Ｍ…マザー基板  Ｃ…セル領域  ＩＰＤ…検査パッド  ＩＷ…検査配線
ＩＷＡ…検査配線  ＩＷＢ…検査配線  ＩＷＣ…検査配線
１０…アレイ基板  ２０…アクティブエリア
３０…駆動回路  ３０Ｇ…ゲートドライバ  ３０Ｓ…ソースドライバ
３０Ｓ１…第１ソースドライバ  ３０Ｓ２…第２ソースドライバ
４０…ＯＬＢパッド群  ＰＤ…ＯＬＢパッド
【図１】
2009116035.tif 000003
【図２】
2009116035.tif 000004
【図３】
2009116035.tif 000005
【図４】
2009116035.tif 000006
【図５】
2009116035.tif 000007