(57)【要約】【課題】昇圧コンバータにおいて起動時の突入電流を抑制する。【解決手段】入力電圧が印加される入力トランジスタ（２）、これに直列接続されたインダクタ（３）、これに直列接続された主スイッチ（４）、インダクタと主スイッチとの接続点に接続された整流手段（５）、及び整流手段の出力を平滑して出力電圧を生成する平滑手段（６）を備えた昇圧コンバータにおいて、電流検出回路（７）は、入力トランジスタに流れる電流に応じた電流検出信号を生成する。電圧検出回路（８）は、出力電圧に応じた電圧検出信号を生成する。起動回路（９）は、出力電圧が第１の電圧よりも低いとき、出力電圧が第１の電圧となるまで入力トランジスタの電流を調整し、出力電圧が第１の電圧よりも高いとき、入力トランジスタをオン状態とする。制御回路（１２）は、電流検出信号及び電圧検出信号に基づいて、出力電圧が所定値となるように主スイッチをオンオフ制御する。【選択図】図１
2009278797.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧が印加される入力トランジスタと、
前記入力トランジスタに直列接続されたインダクタと、
前記インダクタに直列接続された主スイッチと、
前記インダクタと前記主スイッチとの接続点に接続された整流手段と、
前記整流手段の出力を平滑して出力電圧を生成する平滑手段と、
前記入力トランジスタに流れる電流に応じた電流検出信号を生成する電流検出回路と、
前記出力電圧に応じた電圧検出信号を生成する電圧検出回路と、
前記出力電圧が第１の電圧よりも低いとき、前記出力電圧が前記第１の電圧となるまで前記入力トランジスタの電流を調整し、前記出力電圧が前記第１の電圧よりも高いとき、前記入力トランジスタをオン状態とする起動回路と、
前記電流検出信号及び電圧検出信号に基づいて、前記出力電圧が所定値となるように前記主スイッチをオンオフ制御する制御回路とを備えている
ことを特徴とする昇圧コンバータ。
【請求項２】
請求項１に記載の昇圧コンバータにおいて、
前記起動回路は、
前記入力トランジスタと共通の電流流入端子及び制御端子を有する補助トランジスタと、
前記入力トランジスタ及び前記補助トランジスタのそれぞれの制御端子に共通に接続された電流源回路と、
前記出力電圧と前記第１の電圧とを比較する比較器と、
前記比較器の出力に基づいて、前記補助トランジスタの制御端子と電流流出端子とを短絡するか又は前記電流源回路を短絡するスイッチ回路とを備えている
ことを特徴とする昇圧コンバータ。
【請求項３】
請求項２に記載の昇圧コンバータにおいて、
前記スイッチ回路は、所定の時定数で前記電流源回路を短絡状態から非短絡状態へと遷移させる時定数回路を有する
ことを特徴とする昇圧コンバータ。
【請求項４】
請求項１に記載の昇圧コンバータにおいて、
前記電流検出回路は、
前記入力トランジスタと共通の電流流入端子を有し、オン状態に固定された補助トランジスタと、
前記補助トランジスタの電流流出端子と前記入力トランジスタの電流流出端子とが等しい電位となるように前記補助トランジスタに流れる電流を調整する帰還回路と備えている
ことを特徴とする昇圧コンバータ。
【請求項５】
請求項４に記載の昇圧コンバータにおいて、
前記制御回路は、
前記電流検出信号に基づいて生成される電圧と前記電圧検出信号との合計電圧を平均化する平均化回路と、
前記平均化回路の出力と三角波信号とを比較して前記主スイッチをオンオフ駆動する駆動信号を生成するＰＷＭ回路とを備えている
ことを特徴とする昇圧コンバータ。
【請求項６】
請求項４に記載の昇圧コンバータにおいて、
前記制御回路は、前記電流検出信号に基づいて生成される電圧が所定の範囲に収まるように前記主スイッチをオンオフ駆動する
ことを特徴とする昇圧コンバータ。
【請求項７】
請求項４に記載の昇圧コンバータにおいて、
前記制御回路は、
周期的にワンショットパルスを生成するクロック発生器と、
前記電流検出信号に基づいて生成される電圧と前記電圧検出信号とを比較する比較器と、
前記ワンショットパルスによってセットされ、前記比較器の出力によってリセットされ、前記主スイッチをオンオフ駆動するＲＳラッチとを備えている
ことを特徴とする昇圧コンバータ。
【請求項８】
請求項１に記載の昇圧コンバータにおいて、
前記起動回路は、
前記電流検出信号が所定値となるように前記入力トランジスタの電流を調整する電流源化回路と、
前記出力電圧と前記第１の電圧とを比較する比較器と、
前記比較器の出力に基づいて、前記電流源化回路の短絡及び非短絡を切り換えるスイッチ回路とを備えている
ことを特徴とする昇圧コンバータ。
【請求項９】
請求項８に記載の昇圧コンバータにおいて、
前記スイッチ回路は、所定の時定数で前記電流源化回路を短絡状態から非短絡状態へと遷移させる時定数回路を有する
ことを特徴とする昇圧コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電子機器に直流電圧を供給する昇圧コンバータに係り、特に、スイッチング方式の昇圧コンバータに関するものである。
【背景技術】
【０００２】
近年、スイッチング方式の昇圧コンバータは、高効率な電力変換特性から、電池を入力電源にした多くの電子機器において、電源回路として用いられている。一般に昇圧コンバータは入力電源に一端が接続されるインダクタと、インダクタの他端に接続されるスイッチとダイオードを備え、出力コンデンサが接続されるダイオードの他端（カソード）が出力となる構成を有している。このスイッチのオンオフ動作によってインダクタにエネルギーの蓄積と放出が繰り返され、入力電圧よりも高い出力電圧が生成される。
【０００３】
しかし、昇圧コンバータは入力電源と出力端子間にインダクタとダイオードが直列接続された構成であるため、出力が短絡された場合、昇圧のためのスイッチング動作を停止するなどしても、入力電源からインダクタとダイオードを介して短絡電流が流れる。このような短絡電流による部品の損傷を避けるために下記のような昇圧コンバータが発明されている。
【０００４】
図９は、従来の昇圧コンバータの回路構成図である。通常動作時において、入力スイッチ２ａはオン状態であり、誤差増幅器２１の出力に応じてＰＷＭコントローラ２２から出力されるパルス信号Ｖｇに従って主スイッチ４がオンオフ動作をする。そして、インダクタ３の電磁誘導作用及びダイオード５の整流作用によって出力コンデンサ６に入力電源１からの入力電圧Ｖｉよりも高く安定した出力電圧Ｖｏが発生する。出力が短絡された場合、誤差増幅回路２１の出力に応じて短絡検出回路２３が作動して入力スイッチ２ａは非導通となる。この結果、入力電源１から昇圧コンバータへの電力供給は遮断される。ここで、回路時定数を設けておき、出力短絡検出から一定時間後に主スイッチ４及び入力スイッチ２ａをオフにする。このような構成により、出力短絡時には入力スイッチ２ａをオフ状態とすることによっての過大電流の発生を抑制するとともに、回路時定数によって起動時や負荷急変による瞬間的な出力低下時の短絡検出回路２３の誤動作を防止することができる（例えば、特許文献１参照）。
【特許文献１】特開平５−３０４７６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図９の昇圧コンバータには、起動時において入力スイッチ２ａがオンすると、入力電源１から出力コンデンサ６を充電するために流れる電流が制限されずに突入電流が発生するという問題がある。また、一般に電源回路には出力短絡には至らない過負荷状態から主スイッチなどを保護する過負荷保護が必要である。
【０００６】
上記問題に鑑み、本発明は、昇圧コンバータにおいて起動時の突入電流を抑制することを課題とする。さらに、出力短絡や過負荷が発生したときに主スイッチその他の部品を保護することを課題とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために本発明は次のような手段を講じた。すなわち、昇圧コンバータとして、入力電圧が印加される入力トランジスタと、入力トランジスタに直列接続されたインダクタと、インダクタに直列接続された主スイッチと、インダクタと主スイッチとの接続点に接続された整流手段と、整流手段の出力を平滑して出力電圧を生成する平滑手段と、入力トランジスタに流れる電流に応じた電流検出信号を生成する電流検出回路と、出力電圧に応じた電圧検出信号を生成する電圧検出回路と、出力電圧が第１の電圧よりも低いとき、出力電圧が第１の電圧となるまで入力トランジスタの電流を調整し、出力電圧が第１の電圧よりも高いとき、入力トランジスタをオン状態とする起動回路と、電流検出信号及び電圧検出信号に基づいて、出力電圧が所定値となるように主スイッチをオンオフ制御する制御回路とを備えているものとする。これによると、起動時において入力電源からの入力電流を入力トランジスタが調整するので、突入電流を防ぐことができ、通常動作時において高速に応答可能なカレントモード制御による出力電圧制御や過負荷保護ができる。
【０００８】
具体的には、起動回路は、入力トランジスタと共通の電流流入端子及び制御端子を有する補助トランジスタと、入力トランジスタ及び補助トランジスタのそれぞれの制御端子に共通に接続された電流源回路と、出力電圧と第１の電圧とを比較する比較器と、比較器の出力に基づいて、補助トランジスタの制御端子と電流流出端子とを短絡するか又は電流源回路を短絡するスイッチ回路とを備えている。これによると、起動時に入力トランジスタを流れる電流を定電流とすることができる。
【０００９】
好ましくは、スイッチ回路は、所定の時定数で電流源回路を短絡状態から非短絡状態へと遷移させる時定数回路を有するものとする。これにより、インダクタ電流の急な変化が抑制されるので、インダクタに過大な逆起電力が発生することがない。
【００１０】
また、具体的には、電流検出回路は、入力トランジスタと共通の電流流入端子を有し、オン状態に固定された補助トランジスタと、補助トランジスタの電流流出端子と入力トランジスタの電流流出端子とが等しい電位となるように補助トランジスタに流れる電流を調整する帰還回路と備えている。これによると、入力トランジスタの電流を精度良く検出することができる。
【００１１】
さらに具体的には、制御回路は、電流検出信号に基づいて生成される電圧と電圧検出信号との合計電圧を平均化する平均化回路と、平均化回路の出力と三角波信号とを比較して主スイッチをオンオフ駆動する駆動信号を生成するＰＷＭ回路とを備えている。これによると、入出力条件の変動に対して高速に応答できる平均カレントモード制御が可能となる。
【００１２】
あるいは、具体的には、制御回路は、電流検出信号に基づいて生成される電圧が所定の範囲に収まるように主スイッチをオンオフ駆動する。これによると、入出力条件の変動に対して高速に応答できるヒステリシスカレントモード制御が可能となる。
【００１３】
あるいは、具体的には、制御回路は、周期的にワンショットパルスを生成するクロック発生器と、電流検出信号に基づいて生成される電圧と電圧検出信号とを比較する比較器と、ワンショットパルスによってセットされ、比較器の出力によってリセットされ、主スイッチをオンオフ駆動するＲＳラッチとを備えている。これによると、入出力条件の変動に対して高速に応答できる、周波数固定のピーク値制御のカレントモード制御が可能となる。
【００１４】
また、具体的には、起動回路は、電流検出信号が所定値となるように入力トランジスタの電流を調整する電流源化回路と、出力電圧と第１の電圧とを比較する比較器と、比較器の出力に基づいて、電流源化回路の短絡及び非短絡を切り換えるスイッチ回路とを備えている。これによると、起動時に入力トランジスタを流れる電流を精度良く定電流とすることができる。
【００１５】
好ましくは、スイッチ回路は、所定の時定数で電流源化回路を短絡状態から非短絡状態へと遷移させる時定数回路を有するものとする。これによると、インダクタ電流の急な変化が抑制されるので、インダクタに過大な逆起電力が発生することがない。
【発明の効果】
【００１６】
本発明によると、昇圧コンバータにおいて起動時の突入電流を抑制することができる。さらに、出力短絡や過負荷が発生したときに主スイッチその他の部品を保護することができる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００１８】
（第１の実施形態）
図１は、第１の実施形態に係る昇圧コンバータの回路構成図である。図１において、１はバッテリーなどの入力電源であり、直流の入力電圧Ｖｉを供給する。２はＰＭＯＳトランジスタからなる入力トランジスタであり、入力電源１に電流流入端子であるソースが接続される。３はインダクタであり、入力トランジスタ２のドレインに一端が接続される。４はＮＭＯＳトランジスタからなる主スイッチであり、ドレインがインダクタ３の他端に接続され、ソースは接地される。５は整流手段であるダイオードであり、主スイッチ４とインダクタ３の接続点にアノードが接続される。ダイオード５のカソードには、平滑手段である出力コンデンサ６が接続され、出力電圧Ｖｏを出力する。図示はしていないが、出力電圧Ｖｏは負荷回路となる各種電子回路の電源電圧として供給される。
【００１９】
７は電流検出回路であり、電流流入端子であるソースが入力電源１に接続されて制御端子であるゲートが接地されたＰＭＯＳトランジスタからなる補助トランジスタ７０と、補助トランジスタ７０の電流流出端子と入力トランジスタ２の電流流出端子とが等しい電位となるように補助トランジスタ７０に流れる電流を調整する帰還回路７１から構成される。具体的には、帰還回路７１は、補助トランジスタ７０の電流流出端子の電圧と入力トランジスタ２の電流流出端子の電圧が入力される増幅器７１０と、ソースが補助トランジスタ７０のドレインに接続され、増幅器７１０の出力がゲート入力されるＰＭＯＳトランジスタ７１１から構成される。すなわち、増幅器７１０は、入力トランジスタ２のドレイン電圧と補助トランジスタ７０のドレイン電圧が相等しくなるようにＰＭＯＳトランジスタ７１１のソース−ドレイン間インピーダンスを調整する。そして、ＰＭＯＳトランジスタ７１１のドレイン電流が電流検出信号Ｉｓとして出力される。なお、補助トランジスタ７０と入力トランジスタ２は同一基板上に近接して配置される。
【００２０】
８は電圧検出回路であり、基準電圧Ｖｒ１を出力する基準電圧源８０と、出力電圧Ｖｏを分圧する抵抗８１及び抵抗８２と、これら抵抗の接続点電圧と基準電圧Ｖｒ１が入力される誤差増幅器８３から構成され、誤差増幅器８３の出力電圧が電圧検出信号Ｖｅとして出力される。
【００２１】
９は起動回路であり、入力電源１に接続されてオフセット電圧Ｖｏｓを生成するオフセット電圧源９０と、オフセット電圧源９０の他端電位（Ｖｉ−Ｖｏｓ）と出力電圧Ｖｏが入力される比較器９１と、電流流入端子であるソースが入力電源１に接続され、制御端子であるゲートが入力トランジスタ２の制御端子であるゲートに接続されたＰＭＯＳトランジスタからなる補助トランジスタ９２と、比較器９１の出力Ｖｃに応じて入力トランジスタ２と補助トランジスタ９２のゲートを補助トランジスタ９２の電流流出端子であるドレインに接続するかあるいは接地するかを切り換えるスイッチ回路９３と、入力トランジスタ２と補助トランジスタ９２のゲートに接続される電流源回路９４とから構成される。
【００２２】
１０は平均化回路である。１１はＰＷＭ回路である。平均化回路１０とＰＷＭ回路とで制御回路１２を構成する。平均化回路１０は、基準電圧Ｖｒ２を出力する基準電圧源１００と、電圧検出回路８の誤差増幅器８３の出力に一端が接続される抵抗１０１と、基準電圧Ｖｒ２と抵抗１０１の他端の電位が非反転入力端子及び反転入力端子にそれぞれ入力され、第１の出力と第２の出力を有するトランスコンダクタンス型の差動増幅回路（以後、ＯＴＡ＝Operational Transconductance Amplifier と記述する。）１０２と、ＯＴＡ１０２の第２の出力に接続される抵抗１０３と、一端が抵抗１０３に直列接続され、他端が接地されるコンデンサ１０４とから構成される。ここで、ＯＴＡ１０２の第１の出力からの出力電流をＩａ１、第２の出力からの出力電流をＩａ２とする。ＯＴＡ１０２の反転入力端子にはＯＴＡ１０２の出力及び電流検出回路７のＰＭＯＳトランジスタ７２のドレインが接続され、電流検出信号Ｉｓが入力される。ＯＴＡ１０２の第２の出力の電位が平均化回路１０の出力電圧Ｖａとして出力される。
【００２３】
ＰＷＭ回路１１は、三角波電圧Ｖｔを出力する三角波発生器１１０と、平均化回路１０の出力電圧Ｖａと三角波電圧Ｖｔを比較するＰＷＭ比較器１１１とから構成され、ＰＷＭ比較器１１１の出力が駆動信号Ｖｇとして出力されて主スイッチ４にゲート入力される。ＰＷＭ比較器１１１は起動回路９の比較器９１の出力Ｖｃが「Ｈ」レベルのときに活性化され、Ｖｃが「Ｌ」レベルのときは不活性となり、出力Ｖｇを「Ｌ」レベルにする。
【００２４】
以上のように構成された本実施形態に係る昇圧コンバータについて、まず、入力電源１が接続されて入力電圧Ｖｉが発生した起動時の動作について説明する。
【００２５】
起動回路９において、出力電圧Ｖｏはオフセット電圧源９０の他端電位（Ｖｉ−Ｖｏｓ）より低いので、比較器９１は出力Ｖｃとして「Ｌ」レベルを出力している。このため、スイッチ回路９３は、入力トランジスタ２と補助トランジスタ９２のゲートを補助トランジスタ９２のドレインに接続する。また、電流源回路９４は定電流Ｉｃを流すので、入力トランジスタ２と補助トランジスタ９２と電流源回路９４はカレントミラー回路を形成する。入力トランジスタ２と補助トランジスタ９２とのミラー比（サイズ比）をｎ：１とすると、入力トランジスタ２を流れる電流ＩＬは次式のようなほぼ定電流となる。
ＩＬ＝ｎ・Ｉｃ  …（１）
【００２６】
一方、ＰＷＭ回路１１では、起動回路９の比較器９１の出力Ｖｃが「Ｌレベル」のとき、ＰＷＭ比較器１１１から出力される駆動信号Ｖｇも「Ｌ」レベルであり、主スイッチ４はオフ状態である。したがって、本実施形態に係る昇圧コンバータでは起動時における突入電流が発生しない。
【００２７】
なお、上述の定電流動作が終了して入力トランジスタ２がオン状態となり、電流検出回路７、電圧検出回路８、及び制御回路１２によるスイッチング昇圧制御動作（これについては後述する）に切り換わるのは、出力電圧Ｖｏが電圧（Ｖｉ−Ｖｏｓ）に至ったときである。したがって、オフセット電圧Ｖｏｓは、インダクタ３やダイオード５の導通時電圧降下を考慮し、その電圧降下の合計よりわずかに大きい電圧に設定されることが望ましい。
【００２８】
インダクタ３とダイオード５を介しての入力トランジスタ２の定電流動作によって、出力コンデンサ６の充電が進み、出力電圧Ｖｏが電圧（Ｖｉ−Ｖｏｓ）を超えると、比較器９１の出力Ｖｃは「Ｈ」レベルに反転する。するとスイッチ回路９３は入力トランジスタ２と補助トランジスタ９２のゲートを接地するので、入力トランジスタ２はオン状態に固定される。それと同時に電流源回路９４は短絡接地されて不活性になる。
【００２９】
電流検出回路７では、入力トランジスタ２と同様にオン状態に固定された補助トランジスタ７０の電流流出端子であるドレインの電圧が、入力トランジスタ２の電流流出端子であるドレインの電圧と等しくなるように、ＰＭＯＳトランジスタ７１１のソース−ドレイン間インピーダンスが増幅器７１０によって制御される。すなわち、補助トランジスタ７０からＰＭＯＳトランジスタ７１１を介して流れる電流すなわち電流検出信号Ｉｓが、補助トランジスタ７０と入力トランジスタ２の各ドレイン電圧が相等しくなるように調整される。この結果、電流検出信号Ｉｓは、入力トランジスタ２のドレイン電流に高精度で比例するようになる。入力トランジスタ２と補助トランジスタ７０とのミラー比（サイズ比）をｍ：１とすると、電流検出信号Ｉｓは次式で表される。
Ｉｓ＝ＩＬ/ｍ  …（２）
【００３０】
電圧検出回路８では、出力電圧Ｖｏが抵抗８１と抵抗８２で分圧され、その分圧電圧を基準電圧Ｖｒ１と比較増幅した誤差電圧が電圧検出信号Ｖｅとして出力される。電圧検出信号Ｖｅは分圧電圧が基準電圧Ｖｒ１より高いと上昇し、低いと低下する。起動時においては、分圧電圧は基準電圧Ｖｒ１より低いので、電圧検出信号Ｖｅは低電位レベルとなっている。
【００３１】
平均化回路１０では、一端に電圧検出信号Ｖｅが入力される抵抗１０１に、電流検出信号ＩｓとＯＴＡ（相互コンダクタンス増幅器）１０２の第１の出力電流Ｉａ１が流れる。抵抗１０１の抵抗値をＲｉとすると、ＯＴＡ１０２の反転入力端子の電圧Ｖｎは、
Ｖｎ＝Ｖｅ＋(Ｉｓ＋Ｉａ１)・Ｒｉ
で表される。また、ＯＴＡ１０２の第１の出力電流Ｉａ１を生成するための相互コンダクタンスをＧｍ１とすると、第１の出力電流Ｉａ１は、
Ｉａ１＝Ｇｍ１・(Ｖｒ２−Ｖｎ)
と表される。これらから、Ｉａ１を消去してＶｎを求めると、
Ｖｎ＝(Ｖｅ＋Ｉｓ・Ｒｉ＋Ｇｍ１・Ｖｒ２・Ｒｉ)/(１＋Ｇｍ１・Ｒｉ)
となるので、第２の出力電流Ｉａ２は次式のように表される。
Ｉａ２＝Ｇｍ２・(Ｖｒ２−Ｖｎ)
＝Ｇｍ２・(Ｖｒ２−Ｖｅ−Ｉｓ・Ｒｉ)/(１＋Ｇｍ１・Ｒｉ)  …（３）
【００３２】
電流Ｉａ２が抵抗１０３とコンデンサ１０４の直列回路を流れて、第２の出力Ｖａが得られる。起動時においては、電圧検出信号Ｖｅは低電位レベルであり、また、入力トランジスタ２の電流ＩＬも定電流後はあまり大きくないため、第２の出力電流Ｉａ２は正の電流となり、第２の出力Ｖａは上昇する。
【００３３】
ＰＷＭ回路１１では、ＰＷＭ比較器１１１が、起動回路９の比較器９１の出力Ｖｃが「Ｈ」レベルとなることによって活性化され、平均化回路１０の出力Ｖａと三角波電圧Ｖｔとの比較によって、駆動パルスＶｇが出力されて主スイッチ４のオンオフ制御が開始する。ここで、駆動パルスＶｇが「Ｈ」レベルのパルス幅すなわち主スイッチ４のオン時間は出力Ｖａの上昇とともに増大していく。
【００３４】
主スイッチ４がオンのとき、インダクタ３には入力電圧Ｖｉが印加され、流れる電流の増加とともに電磁気エネルギーが蓄積されていく。このエネルギーは、主スイッチ４がオフのときに、インダクタ３からダイオード５を介して出力コンデンサ６を充電する電流として放出される。この主スイッチ４のオンオフの繰り返しによって出力コンデンサ６の充電は進み、出力電圧Ｖｏは上昇していく。
【００３５】
さて、主スイッチ４のオン時間は平均化回路１０の出力Ｖａの上昇とともに増大していくが、このオン時間の増大やそれに伴う電流ＩＬの増加には抑制がかけられることを以下に説明する。
【００３６】
電圧検出回路８において、電圧検出信号Ｖｅの一般的な下限値は０Ｖである。したがって、（３）式において、電流検出信号ＩｓがＶｒ２/Ｒｉを上回ると、第２の出力電流Ｉａ２は負の値となる。このため、コンデンサ１０４は放電されて平均化回路１０の出力Ｖａは低下し、ＰＷＭ回路１１において駆動信号Ｖｇのパルス幅すなわち主スイッチ４のオン時間は短縮される。したがって、電流ＩＬの上限値ＩＬｍａｘは、
ＩＬｍａｘ＝ｍ・Ｖｒ２/Ｒｉ
となる。
【００３７】
図１に示していないが、上記の動作から電流ＩＬの上限値ＩＬｍａｘは、電圧検出信号Ｖｅに下限値Ｖｅｍｉｎを設定することによって次式のように調整できることがわかる。
ＩＬｍａｘ＝ｍ・(Ｖｒ２−Ｖｅｍｉｎ)/Ｒｉ  …（４）
【００３８】
次に、電圧検出回路８において抵抗８１と抵抗８２の分圧電圧が基準電圧Ｖｒ１に等しい状態で安定している動作を説明する。ここで、抵抗８１と抵抗８２の抵抗値をそれぞれＲ１，Ｒ２とすると、出力電圧Ｖｏは次式で表される。
Ｖｏ＝ (１＋Ｒ１/Ｒ２)・Ｖｒ１  …（５）
【００３９】
安定動作状態においては、ＰＷＭ比較器１１１の出力する駆動信号Ｖｇのパルス幅が安定している。このパルス幅すなわち主スイッチ４のオン時間が１スイッチング周期に占める割合（デューティ比と呼ばれる）δと入出力電圧の関係は、本実施形態のような昇圧コンバータでは次式のように表される。
Ｖｏ＝Ｖｉ/(１−δ)  …（６）
【００４０】
上記のように駆動信号Ｖｇのパルス幅が安定しているためには、平均化回路１０の出力Ｖａが直流レベルで安定である必要があり、このことからＯＴＡ１０２の第１及び第２の出力電流Ｉａ１，Ｉａ２の直流レベルは、いずれも０Ａである。また、電圧検出信号Ｖｅと平均化回路１０の出力Ｖａも直流レベルで安定しているので、電圧検出信号Ｖｅと電流検出信号Ｉｓの直流レベルは、（３）式から、
Ｖｒ２＝Ｖｅ＋Ｉｓ・Ｒｉ
で表される関係になっている。さらに（２）式を用いて、入力トランジスタ２及びインダクタ３を流れる電流ＩＬは、直流レベルすなわち平均値レベルでは次式で表される。
ＩＬ(ave)＝ｍ・(Ｖｒ２−Ｖｅ)/Ｒｉ  …（７）
【００４１】
このようにインダクタ電流ＩＬの平均値と電圧検出信号Ｖｅとが線形関係にあるので、本実施形態に係る制御方式は平均カレントモード制御方式と呼ばれる。
【００４２】
図２は、本実施形態に係る昇圧コンバータの各種信号波形図である。インダクタ電流ＩＬは主スイッチ４のオンオフ動作によって増減する三角波状の電流であり、これに比例関係にある電流検出信号Ｉｓが流れて抵抗１０１に生じる電圧がＯＴＡ１０２の入力端子に印加される。このためＯＴＡ１０２の第２の出力電流Ｉａ２と出力電圧Ｖａは、インダクタ電流ＩＬを反転したような波形となる。ただし、安定動作状態においては既述のように、ＯＴＡ１０２の第２の出力電流Ｉａ２の直流レベルは０Ａであり、出力電圧Ｖａの直流レベルも安定している。
【００４３】
この安定動作状態において、図示しない負荷回路での消費電流が増加したり、入力電圧Ｖｉが低下するなどして出力電圧Ｖｏが低下したとすると、
（１）抵抗８１と抵抗８２の分圧電圧が基準電圧Ｖｒ１より低下するので誤差増幅器８３から出力される電圧検出信号Ｖｅが低下する。
（２）電圧検出信号Ｖｅの低下に伴い、ＯＴＡ１０２の反転入力電圧Ｖｎが低下するので、第２の出力電流Ｉａ２が増加する。
（３）第２の出力電流Ｉａ２が増加すると、コンデンサ１０４が充電されて平均化回路１０の出力Ｖａが上昇する。
（４）平均化回路１０の出力Ｖａの上昇に伴い、ＰＷＭ回路１１から出力される駆動信号Ｖｇのパルス幅すなわち主スイッチ４のオン時間が長くなる。
（５）主スイッチ４のオン時間が長くなってデューティ比δが大きくなると、インダクタ電流ＩＬが増加し、出力電圧Ｖｏは上昇する。
といったフィードバックがかかり、出力電圧Ｖｏは（５）式を満たすように安定化される。
【００４４】
次に、本実施形態に係る昇圧コンバータの過負荷保護動作を説明する。安定動作状態において図示しない負荷回路での消費電流が過大になった場合、上記のフィードバックがかかってインダクタ電流ＩＬが増加する。しかし、電圧検出信号Ｖｅが下限値に至って低下できなくなると上記フィードバックから外れる。すなわち、増加するインダクタ電流ＩＬが（４）式の上限値に至ると、第２の出力電流Ｉａ２は負の値となって平均化回路１０の出力Ｖａは低下し、ＰＷＭ回路１１において駆動信号Ｖｇのパルス幅すなわち主スイッチ４のオン時間は短縮される。このため出力電圧Ｖｏは（５）式の安定化目標値を維持できずに低下する。このような過負荷動作時においては、インダクタ電流ＩＬが（４）式の上限値を維持するように動作するため、出力コンデンサ６からの出力電流Ｉｏは次式のように表される。Ｖｄはダイオード５の順方向電圧降下である。
Ｉｏ＝ＩＬｍａｘ・Ｖｉ/(Ｖｏ＋Ｖｄ)  …（８）
【００４５】
安定動作時も含めて（８）式から得られる垂下特性を図３に示す。過負荷の状況によって出力電圧Ｖｏが電圧（Ｖｉ−Ｖｏｓ）を下回ると、起動回路９において比較器９１の出力が「Ｌ」レベルに反転し、入力トランジスタ２は定電流源として動作する。このことは出力短絡の場合も同様である。なお、既述したように、電圧（Ｖｉ−Ｖｏｓ）のオフセット電圧Ｖｏｓは、インダクタ３やダイオード５の導通時電圧降下よりわずかに大きい値に設定される、すなわち、Ｖｉ−Ｖｏｓ≒Ｖｉ−Ｖｄとなるので、Ｖｏ＝Ｖｉ−Ｖｏｓという条件では、Ｉｏ≒ＩＬｍａｘとなる。
【００４６】
以上のように本実施形態では、入力トランジスタ２に流れる電流を検出することによって、通常動作時においてはインダクタ電流ＩＬを調整して出力電圧Ｖｏを制御するカレントモード制御が可能である。また、インダクタ電流ＩＬに上限値を設定できるので出力垂下特性を有する。さらには入力トランジスタ２が定電流源として動作することによって過負荷保護や出力短絡保護が可能となる。
【００４７】
（第２の実施形態）
図４は、第２の実施形態に係る昇圧コンバータの回路構成図である。本実施形態に係る昇圧コンバータは、出力短絡時などに入力トランジスタによる定電流動作へ移行する際に、急峻な電流の変化によってインダクタに逆起電力が発生することを防ぐものである。以下では、第１の実施形態に係る昇圧コンバータと異なる点についてのみ説明する。
【００４８】
スイッチ回路９３は、入力トランジスタ２と補助トランジスタ９２のゲートと補助トランジスタ９２のドレインを接続するＰＭＯＳトランジスタ９３０と、入力トランジスタ２と補助トランジスタ９２のゲートを接地するＮＭＯＳトランジスタ９３１と、ＮＭＯＳトランジスタ９３１のゲートに入力電圧Ｖｉを印加するＰＭＯＳトランジスタ９３２と、ＮＭＯＳトランジスタ９３１のゲート−ソース間に接続されたコンデンサ９３３と、ＮＭＯＳトランジスタ９３１のゲート−ソース間に直列接続された抵抗９３４とＮＭＯＳトランジスタ９３５と、ＰＭＯＳトランジスタ９３２のゲートとＮＭＯＳトランジスタ９３５のゲートに出力するインバータ９３６を備えている。ＰＭＯＳトランジスタ９３０のゲートとインバータ９３６の入力には比較器９１の出力Ｖｃが印加される。コンデンサ９３３と抵抗９３４は、そのＣＲ時定数を利用する時定数回路を構成している。ただし、時定数回路としてはこの構成に限られない。
【００４９】
以上のように構成された本実施形態に係る昇圧コンバータについて、まず、入力電源１が接続されて入力電圧Ｖｉが発生した起動時の動作について説明する。
【００５０】
起動回路９において、起動時の出力電圧Ｖｏはオフセット電圧源９０の他端電位（Ｖｉ−Ｖｏｓ）より低いので、比較器９１は出力Ｖｃとして「Ｌ」レベルを出力している。このため、スイッチ回路９３では、ＰＭＯＳトランジスタ９３０がオン状態となり、入力トランジスタ２と補助トランジスタ９２のゲートが補助トランジスタ９２のドレインに接続される。また、電流源回路９４は定電流Ｉｃを流すので、入力トランジスタ２と補助トランジスタ９２と電流源回路９４はカレントミラー回路を形成し、入力トランジスタ２を流れる電流ＩＬはほぼ定電流となる。このとき、ＰＭＯＳトランジスタ９３２とＮＭＯＳトランジスタ９３５はインバータ９３６を介してゲートに「Ｈ」レベルの電圧が印加され、ＰＭＯＳトランジスタ９３２はオフ状態、ＮＭＯＳトランジスタ９３５はオン状態になり、ＮＭＯＳトランジスタ９３１はオフ状態である。したがって、本実施形態に係る昇圧コンバータでは起動時における突入電流が発生しない。
【００５１】
インダクタ３とダイオード５を介しての入力トランジスタ２の定電流動作によって、出力コンデンサ６の充電が進み、出力電圧Ｖｏが電圧（Ｖｉ−Ｖｏｓ）を超えると、比較器９１の出力Ｖｃは「Ｈ」レベルに反転する。するとスイッチ回路９３では、ＰＭＯＳトランジスタ９３０はオフ状態となるので補助トランジスタ９２のドレインはハイインピーダンスとなる。それと同時にＰＭＯＳトランジスタ９３２がオン状態、ＮＭＯＳトランジスタ９３５はオフ状態になり、コンデンサ９３３は速やかに充電されてＮＭＯＳトランジスタ９３１はオン状態になる。このため入力トランジスタ２と補助トランジスタ９２のゲートが接地されて入力トランジスタ２はオン状態に固定され、電流源回路９４は短絡接地されて不活性になる。以後、ＰＷＭ回路１１の駆動信号Ｖｇによって主スイッチ４がオンオフ制御され、昇圧コンバータはスイッチング制御動作に移行していく。これについては実施形態１と同様である。
【００５２】
次に、急激な過負荷や出力短絡などによって、インダクタ電流ＩＬが大きくなった状態からの保護動作を説明する。第１の実施形態と同様に本実施形態に係る昇圧コンバータにおいても過負荷時には出力電圧は垂下する。その結果、出力電圧Ｖｏが電圧（Ｖｉ−Ｖｏｓ）を下回ると、起動回路９において比較器９１の出力Ｖｃが「Ｌ」レベルに反転する。このとき、ＰＭＯＳトランジスタ９３０は速やかにオン状態となる。一方、インバータ９３６の出力が「Ｈ」レベルに反転することにより、ＰＭＯＳトランジスタ９３２がオフ状態、ＮＭＯＳトランジスタ９３５はオン状態になる。しかし、ＮＭＯＳトランジスタ９３１のゲート電位であるコンデンサ９３３の電圧は抵抗９３４を介して放電されるため、ＮＭＯＳトランジスタ９３１は急速にターンオフするのではなく、緩やかにオフ状態へ遷移する。このため入力トランジスタ２のゲートは接地されていた状態から、コンデンサ９３３と抵抗９３４のＣＲ時定数に従って徐々に上昇していくので、入力トランジスタ２も徐々に（１）式で示される定電流源動作へ移行していく。
【００５３】
以上のように本実施形態によれば、出力短絡時などにおいて出力電圧Ｖｏが電圧（Ｖｉ−Ｖｏｓ）を下回っても、入力トランジスタ２は緩やかに定電流源動作へ移行していく。これによりインダクタ電流ＩＬの急な変化が抑制されるので、インダクタ３に過大な逆起電力が発生することがない。
【００５４】
（第３の実施形態）
図５は、第３の実施形態に係る昇圧コンバータの回路構成図である。本実施形態に係る昇圧コンバータは、ヒステリシスカレントモード制御を適用したものである。以下では、第１の実施形態に係る昇圧コンバータと異なる点についてのみ説明する。
【００５５】
電圧検出回路８ａにおいて、誤差増幅器８３の反転入力端子には出力電圧Ｖｏを抵抗８１と抵抗８２で分圧した電圧が入力され、非反転入力端子には基準電圧Ｖｒ１が入力される。制御回路１２ａは、電流検出回路７からの電流検出信号Ｉｓを電圧Ｖｓに変換する抵抗１２０（抵抗値Ｒｓ）と、電圧Ｖｓと電圧検出回路８からの電圧検出信号Ｖｅとを比較する第１の比較器１２１と、電圧検出信号Ｖｅにオフセット電圧ΔＶを重畳するオフセット電圧源１２２と、電圧Ｖｓと電圧（Ｖｅ＋ΔＶ）とを比較する第２の比較器１２３と、起動回路９からの比較出力Ｖｃが入力されるインバータ１２４と、第２の比較器１２３とインバータ１２４の各出力が入力されるＯＲゲート１２５と、第１の比較器１２１の出力によってセットされ、ＯＲゲート１２５の出力によってリセットされ、Ｑ出力から駆動信号Ｖｇを出力するリセット優先のＲＳラッチ１２６とから構成される。
【００５６】
第１の実施形態と同様に、出力電圧Ｖｏが低い起動時において、比較器９１の出力Ｖｃが「Ｌ」レベルであるとき、入力トランジスタ２は定電流動作する。制御回路１２ａでは、「Ｌ」レベルのＶｃがインバータ１２４とＯＲゲート１２５を介してリセット入力されたＲＳラッチ１２６は「Ｌ」レベルの駆動信号Ｖｇを出力するので、主スイッチ４はオフ状態に維持される。そして、入力トランジスタ２の定電流動作によって出力電圧Ｖｏが電圧（Ｖｉ−Ｖｏｓ）を超えると、入力トランジスタ２はオン状態に固定され、電流源回路９４が短絡接地されて不活性になる。しかし、第１の実施形態とは異なり、電圧検出回路８ａからの電圧検出信号Ｖｅは、分圧電圧が基準電圧Ｖｒ１より高いと低下し、低いと上昇する。起動時においては、分圧電圧は基準電圧Ｖｒ１より低いので、電圧検出信号Ｖｅは高電位レベルとなっている。
【００５７】
電圧Ｖｃが「Ｈ」レベルになると、制御回路１２ａにおけるＲＳラッチ１２６はリセット固定状態から解放される。高電位レベルの電圧検出信号Ｖｅは比較器１２１の出力を「Ｈ」レベルとし、比較器１２３の出力を「Ｌ」レベルとするので、ＲＳラッチ１２６はセットされて駆動信号Ｖｇが「Ｈ」レベルとなる。すなわち、主スイッチ４はオン状態となり、インダクタ電流ＩＬは増加していく。
【００５８】
入力トランジスタ２に流れるインダクタ電流ＩＬは電流検出回路７で検出され、抵抗１２０で電圧Ｖｓに変換される。電圧Ｖｓが上昇して電圧検出信号Ｖｅを超えると、比較器１２１の出力は「Ｌ」レベルとなり、さらに電圧Ｖｓが電圧（Ｖｅ＋ΔＶ）を越えると、比較器１２３の出力は「Ｈ」レベルとなる。これにより、ＲＳラッチ１２６はリセットされて駆動信号Ｖｇは「Ｌ」レベルとなる。すなわち、主スイッチ４はオフ状態とされ、インダクタ電流ＩＬは出力コンデンサ６を充電しながら減少していく。
【００５９】
インダクタ電流ＩＬの減少に伴って電圧Ｖｓも低下し、電圧Ｖｓが電圧（Ｖｅ＋ΔＶ）を下回ると、比較器１２３の出力は「Ｌ」レベルとなり、さらに電圧Ｖｓが電圧検出信号Ｖｅを下回ると、比較器１２１の出力は「Ｈ」レベルとなる。これにより、ＲＳラッチ１２６はセットされて駆動信号Ｖｇは「Ｈ」レベルとなる。主スイッチ４のオンオフの繰り返しによって出力コンデンサ６の充電は進み、出力電圧Ｖｏは上昇していく。
【００６０】
図５に示していないが、上記の動作から電流ＩＬの上限値ＩＬｍａｘは、電圧検出信号Ｖｅに上限値Ｖｅｍａｘを設定することによって次式のように調整できることがわかる。
ＩＬｍａｘ＝ｍ・Ｖｅｍａｘ/Ｒｓ  …（９）
【００６１】
次に、電圧検出回路８ａにおいて抵抗８１と抵抗８２の分圧電圧が基準電圧Ｖｒ１に等しい状態で安定している動作を説明する。図６は、本実施形態に係る昇圧コンバータが安定動作状態にあるときの各種信号波形図である。ここで、出力電圧Ｖｏは（５）式及び（６）式で表される。駆動信号Ｖｇのパルス幅が安定しているためには、電圧検出信号Ｖｅの直流レベルが安定していることが必要である。入力トランジスタ２及びインダクタ３を流れる電流ＩＬのピーク値ＩＬｐと谷値ＩＬｖは次式で表される。
Ｖｓのピーク値＝Ｒｓ・ＩＬｐ/ｍ＝Ｖｅ＋ΔＶより、
ＩＬｐ＝ｍ・（Ｖｅ＋ΔＶ)/Ｒｓ  …（１０）
Ｖｓの谷値＝Ｒｓ・ＩＬｖ/ｍ＝Ｖｅより、
ＩＬｖ＝ｍ・Ｖｅ/Ｒｓ  …（１１）
【００６２】
このようにインダクタ電流ＩＬのレベルと変化幅が電圧検出信号Ｖｅとオフセット電圧ΔＶで設定されるので、本実施形態に係る制御方式はヒステリシスカレントモード制御方式と呼ばれる。
【００６３】
この安定動作状態において、図示しない負荷回路での消費電流が増加したり、入力電圧Ｖｉが低下するなどして出力電圧Ｖｏが低下したとすると、
（１）抵抗８１と抵抗８２の分圧電圧が基準電圧Ｖｒ１より低下するので誤差増幅器８３から出力される電圧検出信号Ｖｅが上昇する。
（２）電圧検出信号Ｖｅの上昇に伴い、電圧Ｖｓが電圧（Ｖｅ＋ΔＶ）に到達するまでの時間、すなわち主スイッチ４のオン時間が延びる。
（３）主スイッチ４のオン時間が長くなってデューティ比δが大きくなると、インダクタ電流ＩＬが増加し、出力電圧Ｖｏは上昇する。
といったフィードバックがかかり、出力電圧Ｖｏは（５）式を満たすように安定化される。
【００６４】
本実施形態に係る昇圧コンバータの過負荷保護動作は、電圧検出信号Ｖｅに上限値を設けることによってインダクタ電流ＩＬに上限値を設けたこととなり、第１の実施形態と同様に（８）式に従う垂下特性となる。
【００６５】
以上のように本実施形態では、入力トランジスタ２に流れる電流を検出することによって、通常動作時においてはインダクタ電流ＩＬを調整して出力電圧Ｖｏを制御するカレントモード制御が可能である。また、インダクタ電流ＩＬに上限値を設定できるので出力垂下特性を有する。さらには出力電圧が低レベルの状態では入力トランジスタ２が定電流源として動作することによって過負荷保護や出力短絡保護が可能となる。
【００６６】
（第４の実施形態）
図７は、第４の実施形態４に係る昇圧コンバータの回路構成図である。本実施形態に係る昇圧コンバータは、第３の実施形態に係る昇圧コンバータの一部を改変したものである。以下では、第３の実施形態に係る昇圧コンバータと異なる点についてのみ説明する。
【００６７】
起動回路９ａにおいて、スイッチ回路９３ａは、入力トランジスタ２のゲートを接地するように接続されたＮＭＯＳトランジスタ９３１と、ＮＭＯＳトランジスタ９３１のゲートに入力電圧Ｖｉを印加するＰＭＯＳトランジスタ９３２と、ＮＭＯＳトランジスタ９３１のゲート−ソース間に接続されたコンデンサ９３３と、ＮＭＯＳトランジスタ９３１のゲート−ソース間に直列接続された抵抗９３４及びＮＭＯＳトランジスタ９３５と、ＰＭＯＳトランジスタ９３２のゲートとＮＭＯＳトランジスタ９３５のゲートに接続されたインバータ９３６を備えている。インバータ９３６には比較器９１の出力Ｖｃが印加される。電流源化回路９５は、基準電圧Ｖｒ３を生成する電圧源回路９５０と、制御回路１２ａにおいて生成される電圧Ｖｓと基準電圧Ｖｒ３が入力される増幅器９５１とを備えている。増幅器９５１の出力は入力トランジスタ２の制御端子であるゲートに接続される。
【００６８】
以下、本実施形態に係る昇圧コンバータについて、入力電源１が接続されて入力電圧Ｖｉが発生した起動時の動作について説明する。
【００６９】
起動回路９ａにおいて、起動時の出力電圧Ｖｏはオフセット電圧源９０の他端電位（Ｖｉ−Ｖｏｓ）より低いので、比較器９１の出力Ｖｃは「Ｌ」レベルとなっている。このため、スイッチ回路９３ａでは、ＰＭＯＳトランジスタ９３２とＮＭＯＳトランジスタ９３５にはインバータ９３６を介してゲートに「Ｈ」レベルの電圧が印加され、ＰＭＯＳトランジスタ９３２はオフ状態、ＮＭＯＳトランジスタ９３５はオン状態になり、ＮＭＯＳトランジスタ９３１はオフ状態である。一方、入力トランジスタ２に流れるインダクタ電流ＩＬは電流信検出回路７によって検出され、制御回路１２ａにおいてインダクタ電流ＩＬに応じた電圧Ｖｓが発生している。電流源化回路９５の増幅器９５１は、電圧Ｖｓが基準電圧Ｖｒ３と等しくなるように入力トランジスタ２のゲート電圧を調整する。すなわち、入力トランジスタ２に流れるインダクタ電流ＩＬは、次式のように定電流化される。
ＩＬ＝ｍ・Ｖｒ３/Ｒｓ  …（１２）
【００７０】
このようにして、起動時においては入力トランジスタ２が定電流源化されるので、本実施形態に係る昇圧コンバータでは突入電流は発生しない。
【００７１】
入力トランジスタ２の定電流動作によって、出力電圧Ｖｏが電圧（Ｖｉ−Ｖｏｓ）を超えると、比較器９１の出力Ｖｃは「Ｈ」レベルに反転する。するとスイッチ回路９３ａでは、ＰＭＯＳトランジスタ９３２がオン状態、ＮＭＯＳトランジスタ９３５はオフ状態になり、コンデンサ９３３は速やかに充電されてＮＭＯＳトランジスタ９３１はオン状態になる。このため入力トランジスタ２のゲートは接地されて入力トランジスタ２はオン状態に固定され、電流源化回路９５は短絡されて不活性になる。
【００７２】
以後、第３の実施形態と同様に、制御回路１２ａの駆動信号Ｖｇによって主スイッチ４がオンオフ制御され、昇圧コンバータはスイッチング制御動作に移行する。また、急激な過負荷や出力短絡などによってインダクタ電流ＩＬが大きくなった状態からの保護動作に関しては第２の実施形態で述べた通りである。
【００７３】
インバータ９３６の出力が「Ｈ」レベルに反転すると、ＰＭＯＳトランジスタ９３２がオフ状態、ＮＭＯＳトランジスタ９３５はオン状態になって、コンデンサ９３３の電圧は抵抗９３４を介して放電され、ＮＭＯＳトランジスタ９３１は徐々にオフ状態へ遷移していく。このため入力トランジスタ２のゲートは接地されていた状態から徐々に上昇していくので、入力トランジスタ２も徐々に定電流源動作へ移行していく。これによりインダクタ電流ＩＬの急な変化が抑制されるので、インダクタ３に過大な逆起電力が発生することがない。
【００７４】
以上のように本実施形態によれば、電流検出回路７における補助トランジスタ７０が、第１から第３の実施形態に係る昇圧コンバータにおける補助トランジスタ９２の役割を果たし、起動時の制御回路１２ａにおける電圧Ｖｓが基準電圧Ｖｒ３と一致するようにフィードバックがかかることにより、入力トランジスタ２を流れるインダクタ電流ＩＬが定電流化される。
【００７５】
（第５の実施形態）
上記の各実施形態で説明したように、本発明に係る昇圧コンバータは平均カレントモード制御方式及びヒステリシスカレントモード制御方式のいずれにも好適である。インダクタ電流を出力制御に用いるカレントモード制御方式には、上記方式の他に、スイッチング周波数を固定化したインダクタ電流ピーク値制御あるいは谷値制御、主スイッチのオフ時間を固定化したインダクタ電流ピーク値制御、主スイッチのオン時間を固定化したインダクタ電流谷値制御などがある。本発明はこれらのいずれの制御方式にも適用可能である。
【００７６】
図８は、第５の実施形態に係る昇圧コンバータの回路構成図である。本実施形態に係る昇圧コンバータは、スイッチング周波数を固定化したインダクタ電流ピーク値制御方式を採用したものである。以下では、第４の実施形態に係る昇圧コンバータと異なる点についてのみ説明する。
【００７７】
制御回路１２ｂにおけるＲＳラッチ１２６の出力である駆動信号Ｖｇが「Ｈ」レベルのとき、主スイッチ４はオン状態であり、インダクタ電流ＩＬは増加する。インダクタ電流ＩＬの増加に伴い、電流検出回路７からの電流検出信号Ｉｓも増加し、これを抵抗１２０によって電圧変換した電圧Ｖｓは上昇する。やがて電圧Ｖｓが電圧検出信号Ｖｅを越えると、比較器１２３の出力は「Ｈ」レベルに反転し、ＯＲゲート１２５を介してＲＳラッチ１２６はリセットされる。これにより、ＲＳラッチ１２６の出力である駆動信号Ｖｇが「Ｌ」レベルに反転するので主スイッチ４はターンオフする。主スイッチ４のオフ状態では、インダクタ電流ＩＬはダイオード５を介して出力コンデンサ６を充電するように流れる。主スイッチ４のオフ状態でのインダクタ電流ＩＬは、インダクタ３の電磁エネルギーの放出とともに減少する電流であり、電圧Ｖｓも低下に転じて、比較器１２３の出力も「Ｌ」レベルになる。一方、クロック発生器１２７は周期的にワンショットパルスを生成しており、このワンショットパルスでＲＳラッチ１２６はセットされ、駆動信号Ｖｇが「Ｈ」レベルとなって主スイッチ４はターンオンする。
【００７８】
主スイッチ４のオンオフ動作の繰り返しによって、昇圧コンバータは出力コンデンサ６から図示しない負荷回路へ電力を供給する。駆動信号Ｖｇのパルス幅が安定しているためには、電圧検出信号Ｖｅの直流レベルが安定している必要がある。入力トランジスタ２及びインダクタ３を流れる電流ＩＬのピーク値ＩＬｐは次式で表される。
Ｖｓのピーク値＝Ｒｓ・ＩＬｐ/ｍ＝Ｖｅより、
ＩＬｐ＝ｍ・Ｖｅ/Ｒｓ  …（１３）
【００７９】
このようにインダクタ電流ＩＬのピーク値が電圧検出信号Ｖｅで設定され、またスイッチング周波数がクロック発生器１２７の周波数に固定されるので、本実施形態に係る制御方式は周波数固定のピーク値制御のカレントモード制御方式と呼ばれる。
【００８０】
この安定動作状態において、図示しない負荷回路での消費電流が増加したり、入力電圧Ｖｉが低下するなどして出力電圧Ｖｏが低下したとすると、
（１）抵抗８１と抵抗８２の分圧電圧が基準電圧Ｖｒ１より低下するので誤差増幅器８３から出力される電圧検出信号Ｖｅが上昇する。
（２）電圧検出信号Ｖｅの上昇に伴い、電圧Ｖｓが電圧検出信号Ｖｅに到達するまでの時間、すなわち主スイッチ４のオン時間が延びる。
（３）主スイッチ４のオン時間が長くなってデューティ比δが大きくなると、インダクタ電流ＩＬが増加し、出力電圧Ｖｏは上昇する。
といったフィードバックがかかり、出力電圧Ｖｏは（５）式を満たすように安定化される。
【産業上の利用可能性】
【００８１】
本発明に係る昇圧コンバータは、起動時に突入電流が発生しないため、各種電子機器に入力電圧より大きな安定な直流電圧を供給する回路として有用である。
【図面の簡単な説明】
【００８２】
【図１】第１の実施形態に係る昇圧コンバータの回路構成図である。
【図２】第１の実施形態に係る昇圧コンバータの各種信号波形図である。
【図３】第１の実施形態に係る昇圧コンバータの過負荷垂下特性図である。
【図４】第２の実施形態に係る昇圧コンバータの回路構成図である。
【図５】第３の実施形態に係る昇圧コンバータの回路構成図である。
【図６】第３の実施形態に係る昇圧コンバータの各種信号波形図である。
【図７】第４の実施形態に係る昇圧コンバータの回路構成図である。
【図８】第５の実施形態に係る昇圧コンバータの回路構成図である。
【図９】従来の昇圧コンバータの回路構成図である。
【符号の説明】
【００８３】
２      入力トランジスタ
３      インダクタ
４      主スイッチ
５      ダイオード（整流手段）
６      出力コンデンサ（平滑手段）
７      電流検出回路
７０    補助トランジスタ
７１    帰還回路
８      電圧検出回路
８ａ    電圧検出回路
９      起動回路
９ａ    起動回路
９１    比較器
９２    補助トランジスタ
９３    スイッチ回路
９３ａ  スイッチ回路
９３３  コンデンサ
９３４  抵抗
９４    電流源回路
９５    電流源化回路
１０    平均化回路
１１    ＰＷＭ回路
１２    制御回路
１２ａ  制御回路
１２ｂ  制御回路
１２３  比較器
１２７  クロック発生器
１２６  ＲＳラッチ
【図１】
2009278797.tif 000003
【図２】
2009278797.tif 000004
【図３】
2009278797.tif 000005
【図４】
2009278797.tif 000006
【図５】
2009278797.tif 000007
【図６】
2009278797.tif 000008
【図７】
2009278797.tif 000009
【図８】
2009278797.tif 000010
【図９】
2009278797.tif 000011