(57)【要約】【課題】インダクタンス値Ｌが変動した場合でも、共振周波数ｆの変動を抑制し、安定した周波数特性が得られる誘電体共振器を提供する。【解決手段】絶縁層１４上に形成された導体層２０，２１と、導体層２０，２１の下部に絶縁層１４を介して形成されたインダクタＬと、インダクタＬに接続された第１及び第２のキャパシタＣ，Ｃｔとを備える誘電体共振器を構成する。【選択図】図１
2009147732.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層上に形成された導体層と、
前記導体層の下部に前記絶縁層を介して形成されたインダクタと、
前記インダクタに接続された第１及び第２のキャパシタとを備える
ことを特徴とする誘電体共振器。
【請求項２】
前記インダクタと前記第２のキャパシタとが、同一面上に設けられることを特徴とする請求項１に記載の誘電体共振器。
【請求項３】
前記第１のキャパシタが、前記インダクタ及び第２のキャパシタの下部に設けられることを特徴とする請求項２に記載の誘電体共振器。
【請求項４】
前記インダクタと前記第２のキャパシタとが、異なる面上に設けられることを特徴とする請求項１に記載の誘電体共振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、グランド層とキャパシタ及びインダクタを有する共振器に係わる。
【背景技術】
【０００２】
主として移動通信機器等における高周波機器には、フィルタ等の積層型の誘電体共振器が広く利用されている。
積層型の誘電体共振器は、インダクタ、キャパシタ、及び、シールド用グランド層が絶縁層を介して積層されることにより、絶縁層中に入力端子、出力端子、及び、グランド端子が形成される（例えば、特許文献１、特許文献２参照）。
【０００３】
【特許文献１】特開２００５−１０９９４８号公報
【特許文献２】特開２００５−２０３９８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述の誘電体共振器の構成の一例を図１３に示す。また、この誘電体共振器の等価回路を図１４に示す。
図１３に示す誘電体共振器は、基体１００上にキャパシタＣが形成され、さらに、このキャパシタＣ上に絶縁層１０２を介してインダクタＬが形成される。また、インダクタＬ上には、絶縁層１０３を介して導体層１０４が形成される。この導体層１０４は、誘電体共振器の表面に形成されるグランド層となる。また、キャパシタＣとインダクタＬとは、絶縁層１０２内に形成されたビア１０５によって接続される。さらに、キャパシタＣとインダクタＬとが接続された箇所の多端側から、キャパシタＣがビア１０６によって誘電体共振器の表面に導出され、インダクタＬがビア１０７により誘電体共振器の表面に導出される。
【０００５】
図１３に示す誘電体共振器の一例として、２ＧＨｚに共振点を持つ誘電体共振器の特性を図１５に示す。図１５において縦軸は入力と出力の電圧比（利得）［ｄＢ］、横軸は周波数［ＧＨｚ］を示す。また、実線１１０は反射特性Ｓ１１を示し、破線１１１は透過特性Ｓ１２を表す。
図１５に示すように、この誘電体共振器は２ＧＨｚに共振点を持つため、破線１１１で示す透過特性Ｓ１２が周波数２ＧＨｚにおいて最も高い利得［ｄＢ］のピークを示す。また、実線１１０で示す反射特性Ｓ１１が２ＧＨｚにおいて最も低い利得［ｄＢ］のピークを示す。
【０００６】
ところで、図１３に示す誘電体共振器に内蔵されるインダクタＬは、製造工程における絶縁層１０３のバラツキ等により、グランド層を構成する導体層とインダクタＬを構成する導体層との間に形成された絶縁層１０３の厚さが変化することがある。絶縁層１０３の厚さが変化すると、グランド層に流れる渦電流が変化し、インダクタンス値にばらつきを生じてしまう。
【０００７】
誘電体共振器において共振周波数ｆは、インダクタンス値をＬ、キャパシタンス値をＣとすると以下の数１で表すことができる。
【０００８】
【数１】
2009147732.tif 000003
【０００９】
上記数１に示す式（１）より、例えば、インダクタンス値が１０％変動した場合には、共振周波数ｆは約５％変動することになる。
【００１０】
ここで、図１３に示す誘電体共振器をおいて、インダクタンス値が±１０％変化した場合の周波数特性の変化を図１６に示す。
図１６では、インダクタＬのインダクタンス値が＋１０％変化した場合の透過特性を破線１１３、反射特性を実線１１２で示す。また、インダクタンス値が−１０％変化した場合の透過特性を破線１１５、反射特性を実線１１４で示す。
【００１１】
図１６において、実線１１２と破線１１３で示すように、インダクタＬのインダクタンス値が＋１０％変化した場合には、誘電体共振器の共振点が１．９ＧＨｚ付近に移動する。また、実線１１４と破線１１５で示すように、インダクタＬのインダクタンス値が−１０％変化したことにより、誘電体共振器の共振点が２．１ＧＨｚ付近に移動する。
【００１２】
このように、製造工程における絶縁層１０３の厚さのバラツキにより、インダクタＬのインダクタンス値が変化すると、誘電体共振器の共振周波数ｆが変動してしまう。このため、従来の誘電体共振器の構造では、上述の製造工程におけるバラツキ等により、インダクタンス値Ｌが変動した場合に、共振器の共振周波数ｆの変動を抑制する事が出来なかった。
【００１３】
上述した問題の解決のため、本発明においては、インダクタンス値Ｌが変動した場合でも、共振周波数ｆの変動を抑制し、安定した周波数特性が得られる誘電体共振器を提供する。
【課題を解決するための手段】
【００１４】
本発明の誘電体共振器は、絶縁層上に形成された導体層と、導体層の下部に絶縁層を介して形成されたインダクタと、インダクタに接続された第１及び第２のキャパシタとを備えることを特徴とする。
【００１５】
本発明の誘電体共振器によれば、絶縁層上に導体層が形成され、この絶縁層の下部に絶縁層を介してインダクタが形成される。また、第１のキャパシタと第２のキャパシタがインダクタに接続されて形成される。
このため、インダクタのインダクタンス値が設計値からずれた場合に、共振周波数ｆの変化をインダクタに接続された第１若しくは第２のキャパシタのキャパシタンス値により抑制することができる。
【発明の効果】
【００１６】
本発明によれば、インダクタンス値の変動による共周波数の変化を抑制することが可能な誘電体共振器を提供する。
【発明を実施するための最良の形態】
【００１７】
本発明の誘電体共振器の一実施の形態ついて図面を用いて説明する。
図１に本実施形態に係わる誘電体共振器の断面図を示す。また、図２において図１に示す誘電体共振器の等価回路を示す。
【００１８】
図１に示す誘電体共振器は、基体１０上に積層された絶縁層中に、第１のキャパシタＣ、インダクタＬ、第２のキャパシタＣｔを備え、さらに積層された絶縁層上にグランド層となる導体層２０，２１を備える。
【００１９】
基体１０上には酸化膜等による絶縁膜１１が形成され、この絶縁膜１１上に絶縁層１２が形成される。絶縁層１２には、第１のキャパシタＣが形成される。そして、第１のキャパシタＣ及び絶縁層１２上には、絶縁層１３が形成される。
また、この絶縁層１３上には、導体層１７と導体層１８が形成され、さらに、導体層１７，１８を覆って絶縁層１４が形成される。導体層１７は、誘電体共振器においてインダクタＬを構成し、導体層１８は、第２のキャパシタＣｔの下部電極を構成する。
【００２０】
また、第１のキャパシタＣとインダクタＬは、絶縁層１３を上下に貫通して形成されたビア１５により接続される。また、第１のキャパシタＣのインダクタＬと接続される箇所の多端側から、絶縁層１３を上下に貫通して形成されたビア１６により、第１のキャパシタＣと第２のキャパシタＣｔの下部電極である導体層１８とが接続される。
【００２１】
インダクタＬを構成する導体層１７と、第２のキャパシタＣｔの下部電極となる導体層１８上には、絶縁層１４が形成される。また、絶縁層１４上には、導体層２０，２１が形成される。この導体層２０，２１は、誘電体共振器の表面に形成されたグランド層である。また、絶縁層１４を上下に貫通して形成されたビア１９により、インダクタＬから誘電体共振器の表面に導出される。
【００２２】
導体層２０のうち、導体層１８上に絶縁層１４を介して形成された部分は、第２のキャパシタＣｔの上部電極を構成する。よって、導体層１８からなる下部電極、導体層２０からなる上部電極、及び、絶縁層１４からなる誘電体層により、第２のキャパシタＣｔが構成される。
このように、図１に示す誘電体共振器は、主要な第１のキャパシタＣ及びインダクタＬに加え、インダクタＬとグランド層との間に形成された絶縁層１４を誘電体層とする第２のキャパシタＣｔが形成される構成とする。
【００２３】
第２のキャパシタＣｔは、インダクタＬとグランド層ＧＮＤとの間に形成される絶縁層１４の厚さの変化によるインダクタンス値の変化を補償する作用を有する。この第２のキャパシタＣｔの作用について説明する。
【００２４】
図１に示す誘電体共振器において、インダクタＬを構成する導体層１７上には絶縁層１４を介してグランド層を構成する導体層２１が形成される。
インダクタＬにより磁束が発生すると、この磁束が導体層２１を通過することにより、導体層２１内に渦電流が発生する。そして、導体層２１に渦電流が発生することにより、インダクタＬの磁束を打ち消す向きの磁束が、導体層２１からインダクタＬに向けて発生する。
【００２５】
絶縁層１４の厚さが常に一定であれば、導体層２１内に発生する渦電流も一定となり、インダクタＬの磁束を打ち消す向きの磁束も一定となる。しかし、絶縁層１４の厚さが変化すると、導体層２１内に発生する渦電流も変化する。このため、導体層２１からインダクタＬに向けて発生する、インダクタＬの磁束を打ち消す向きの磁束が変化する。
【００２６】
例えば、絶縁層１４の層厚が減少した場合、導体層２１を通過する磁束が増加し、導体層２１に発生する渦電流が増加する。このため、インダクタＬの磁束を打ち消す向きの磁束が増加し、インダクタＬのインダクタンス値が減少する。また、例えば、絶縁層１４の層厚が増加した場合、導体層２１を通過する磁束が減少し、導体層２１に発生する渦電流が減少する。このため、インダクタＬの磁束を打ち消す向きの磁束が減少し、インダクタＬのインダクタンス値が増加する。
【００２７】
このように、インダクタＬを構成する導体層１７と、グランド層ＧＮＤを構成する導体層２１との間に介在する絶縁層１４の層厚が変化することにより、インダクタンス値が変化する。このため、上述の式（１）において、インダクタンス値Ｌが変化し、誘電体共振器における共振周波数ｆが変化してしまう。
【００２８】
そこで、図１に示した誘電体共振器において、上述のインダクタンス値の変化による共振周波数ｆの変化を、第２のキャパシタＣｔを備えていることにより、抑制することができる。
【００２９】
図１に示した誘電体共振器において、第２のキャパシタＣｔは、インダクタＬとグランド層との間に介在する絶縁層１４を誘電体層とし、この絶縁層１４を上部電極である導体層２０と下部電極である導体層１８とで挟むことにより構成される。そして、第２のキャパシタＣｔは、絶縁層１４の層厚が増加した場合には、キャパシタンス値が低下する。また、絶縁層１４の層厚が減少した場合には、キャパシタンス値が増加する。
このため、インダクタンス値の変動を起こす絶縁層１４の層厚の増減に対して、第２のキャパシタＣｔのキャパシタンス値が変動する。
第２のキャパシタＣｔのキャパシタンス値の変動は、インダクタＬのインダクタンス値の増減とは逆向きの増減となる。つまり、インダクタＬのインダクタンス値が増加した場合には、第２のキャパシタＣｔのキャパシタンス値が減少する。また、インダクタＬのインダクタンス値が減少した場合には、第２のキャパシタＣｔのキャパシタンス値が増加する。
【００３０】
例えば、絶縁層１４の層厚が増加した場合に、インダクタＬは上述の理由によりインダクタンス値が増加する。これに対し、第２のキャパシタＣｔは、絶縁層１４の層厚が増加した場合に、上部電極と下部電極とに挟まれた誘電体層の層厚が増加するため、キャパシタンス値が減少する。
また、例えば、絶縁層１４の層厚が減少した場合には、インダクタＬは上述の理由によりインダクタンス値が減少する。これに対し、第２のキャパシタＣｔは、絶縁層１４の層厚が減少した場合に、上部電極と下部電極とに挟まれた誘電体層の層厚が減少するため、キャパシタンス値が増加する。
【００３１】
このように、第２のキャパシタＣｔを備えることにより、絶縁層１４の層厚の変動により、インダクタンス値が増加又は減少した場合にも、第２のキャパシタによりキャパシタンス値がインダクタンス値とは逆の方向に増加又は減少する。このため、絶縁層１４の層厚の増減により、インダクタＬのインダクタンス値が変化した場合にも、第２のキャパシタＣｔのキャパシタンス値が変化し、上述の式（１）から求められる誘電体共振器の共振周波数ｆの増減を抑制し、周波数特性を安定させることができる。
【００３２】
従って、誘電体共振器の製造工程における絶縁層１４のバラツキ等によりインダクタＬのインダクタンス値が変動した場合でも、第２のキャパシタＣｔにより共振周波数が補正され、誘電体共振器の周波数特性への影響を抑制することができる。
【００３３】
上述の誘電体共振器において、第１のキャパシタＣは、絶縁層１４の層厚によるインダクタＬや第２のキャパシタＣｔの特性の変動に係わらず、常に安定したキャパシタンス値を有することが好ましい。
特にこの場合、第１のキャパシタＣが絶縁層１４の層厚に影響を受けないことにより、広範囲の層厚において共振周波数を安定させることが可能となる。
第１のキャパシタＣの一例の構成図を図３に示す。図３に示すキャパシタＣは、下部電極２８と誘電体層２２と上部電極２３とが積層した構成を有する。そして、下部電極２８がビア１５により図１に示すインダクタＬと接続され、上部電極２３がビア１６により図１に示す第２のキャパシタＣｔと接続される。なおインダクタＬ及び第２のキャパシタＣｔは図示を省略する。第１のキャパシタＣをこのような構成とすることにより、図１に示す絶縁層１４の層厚の変化による影響を受けず、安定したキャパシタンス値を得ることができる。
【００３４】
上述の誘電体共振器において、インダクタＬの形状は特に限定されないが、例えば図４Ａ〜Ｃに示す構成のインダクタを用いることができる。インダクタＬとしては、例えば、図４Ａに示すライン型インダクタや、図４Ｂに示すミアンダ型インダクタ、図４Ｃに示すスパイラル型インダクタ等を目的に応じて適宜選択して使用することができる。
図４Ｃに示す、スパイラル型のインダクタは、ミアンダ型やライン型に比べ同一面積でより高いインダクタンス値を得ることができる。
また、図４Ａに示すライン型インダクタ及び図４Ｂに示すミアンダ型インダクタでは、図４Ｃに示すスパイラル型のように絶縁層と導体層とを積層する必要がない。このため、誘電体共振器の構成を簡略化することができる。そして、誘電体共振器の製造工程において、工程を簡略化することができ、製造コストの削減が可能である。
また、インダクタＬは、例えば、Ｃｕ、Ａｇ等の金属により形成される。
誘電体共振器に適用するインダクタＬの形状や材質は、上記の形状等から適宜選択することができる。
【００３５】
次に、図１に示す構成の誘電体共振器において、絶縁層１４の層厚の変化によるインダクタＬと第２のキャパシタＣｔの特性の変動についてシミュレーションを行った結果を説明する。このシミュレーションに用いた誘電体共振器のシミュレーションモデルの等価回路図を図５Ａに、インダクタＬ及び第２のキャパシタＣｔの斜視構成図を図５Ｂ及びＣにそれぞれ示す。
図５Ａに示すように、この誘電体共振器のシミュレーションモデルにおいては、インダクタＬとして、インダンクタンス値Ｌが６．７ｎＨの図５Ｂに示すスパイラル型インダクタを用いた。また、第１のキャパシタＣとしてキャパシタンス値Ｃが０．０９ｐＦのキャパシタを用いた。また、第２のキャパシタＣｔとして、図５Ｃに示すように一辺１５０μｍの角形のキャパシタを用いた。
また、図１に示すインダクタＬ上の絶縁層１４として、誘電率εが１２の誘電体を用いた。そして、絶縁層１４の層厚を１０〜１００μｍまで変化させることによりシミュレーションを行った。
また、シミュレーションにはＡｎｓｏｆｔ社製Ｄｅｓｉｇｎｅｒ（２．５次元電磁界シミュレータ）を使用した。
【００３６】
図６に、上述のシミュレーションによって得られた、絶縁層１４の層厚［μｍ］とインダクタＬのインダクタンス値（Ｌ値）［ｎＨ］の関係を示す。また、図７に、上述のシミュレーションによって得られた、絶縁層１４の層厚［μｍ］と第２のキャパシタＣｔのキャパシタンス値（Ｃｔ値）［ｐＦ］との関係を示す。
【００３７】
図６に示すように、絶縁層１４の層厚を１０μｍから１００μｍまで増加することにより、インダクタＬのＬ値も増加した。絶縁層１４の層厚が増加することにより、インダクタＬとグランド層との距離が増加し、グランド層において発生するインダクタＬの磁束を打ち消す向きの磁束が減少する。このため、インダクタＬにおいて発生するインダクタンス値が増加し、図６に示すように層厚の増加とともにＬ値も増加する。また、絶縁層１４の層厚が増加するごとにＬ値の増加が緩やかになる。
【００３８】
また、図７に示すように、絶縁層１４の層厚を１０μｍから１００μｍまで増加することにより、第２のキャパシタＣｔのＣｔ値が減少する。これは、上部電極となる導体層２０と下部電極となる導体層１８との間に形成された誘電体層となる絶縁層１４の厚さが増加することにより、Ｃｔ値が低下するためである。
また、絶縁層１４の層厚が１０μｍ〜４０μｍまではＣｔ値の低下が急激であるが、絶縁層１４の層厚が５０μｍを超えるとＣｔ値の低下が緩やかになる。
【００３９】
図６及び図７に示す結果では、図１に示した誘電体共振器において絶縁層１４の層厚が増加した場合、インダクタＬではＬ値が増加し、第２のキャパシタＣｔではＣｔ値が減少する。また、絶縁層１４の層厚が減少した場合には、インダクタＬではＬ値が減少し、第２のキャパシタＣｔではＣｔ値が増加する。
このように、絶縁層１４の層厚の変動によるＬ値の増加又は減少に対して、第２のキャパシタＣｔにおいてＣｔ値がＬ値とは逆の方向に増加又は減少する。
従って、図１に示す誘電体共振器において第２のキャパシタＣｔを備えることにより、絶縁層１４の層厚の変化に対して、インダクタンス値の変動を抑制する方向に第２のキャパシタＣｔのキャパシタンス値が変動する。このため、上述の式（１）から求められる誘電体共振器の共振周波数ｆを安定させることができる。
【００４０】
次に、誘電体共振器の共振周波数ｆ［ＧＨｚ］と絶縁層１４の層厚［μｍ］との関係についてシミュレーションを行った。
図８に上述のシミュレーション結果による誘電体共振器の共振周波数ｆ［ＧＨｚ］と絶縁層１４の層厚［μｍ］との関係を示す。図８において、図５に示すシミュレーションモデルの誘電体共振器における絶縁層１４の層厚と共振周波数ｆの関係を示すシミュレーション結果を実施例として示す。
また、図５に示すシミュレーションモデルから第２のキャパシタＣｔを無くし、第１のキャパシタＣをＣ＝０．３ｐＦとした構成の誘電体共振器における絶縁層１４の層厚と共振周波数ｆの関係を示すシミュレーション結果を比較例１として図８に示す。
また図５に示すシミュレーションモデルから第１のキャパシタＣを無くした構成の誘電体共振器における絶縁層１４の層厚と共振周波数ｆの関係を示すシミュレーション結果を比較例２として図８に示す。
【００４１】
図８に示すように、実施例のシミュレーション結果では、絶縁層１４の層厚が変化した場合でも、誘電体共振器の共振周波数ｆはほぼ一定の値が得られることがわかる。
これは、図６及び図７に示すように、誘電体共振器の構成として第２のキャパシタＣｔを備えることにより、絶縁層１４の層厚の変動によるＬ値の変化に対し、Ｃｔ値がＬ値とは逆の方向に変化するためである。
従って、図１に示す誘電体共振器において第２のキャパシタＣｔを備えることにより、絶縁層１４の層厚の変化に対して、インダクタンス値の変動を抑制する方向に第２のキャパシタＣｔのキャパシタンス値が変動する。そして、上述の式（１）から求められる誘電体共振器の共振周波数ｆの安定化が可能となる。
【００４２】
実施例に対して、第２のキャパシタＣｔを備えていない比較例１では、絶縁層１４の層厚が増加するとともに、共振周波数ｆが低下する結果が得られた。
比較例１では、絶縁層１４の増加にともない増加したＬ値を補正するための第２のキャパシタＣｔを備えていない。このため、図６に示すような絶縁層１４の層厚の増加によるインダクタＬのＬ値の増加を補正することができない。この結果、Ｌ値の増加により式（１）で導かれる誘電体共振器の共振周波数ｆが小さくなる。
【００４３】
また、第１のキャパシタＣを備えていない比較例２では、絶縁層１４の層厚が増加するとともに、共振周波数ｆが増加する結果が得られた。
図７に示す絶縁層１４の層厚の増加による第２のキャパシタＣｔのＣｔ値の減少割合は、図６に示すＬ値の増加割合よりも大きい。このように、絶縁層１４の層厚が増加した場合には、Ｌ値の増加割合よりもＣｔ値の減少割合の方が大きくなる。このため、絶縁層１４の層厚が増加すると、Ｌ値とＣｔ値との積が小さくなる。この結果、絶縁層１４の層厚の増加により式（１）で導かれる誘電体共振器の共振周波数ｆが大きくなる。
【００４４】
次に、本発明の誘電体共振器の他の実施の形態について図９〜１２を用いて説明する。なお、図１に示す誘電体共振器と同様の構成については、同一の符号を付して説明を省略する。
【００４５】
図９は、図１に示す誘電体共振器において、第１のキャパシタＣが、導体層２０の下部に形成される場合を示す。
図９に示す誘電体共振器では、基体１０上に絶縁膜１１と絶縁層１２が形成される。そして、絶縁層１２上に導体層１７及び導体層１８が形成され、さらに、導体層１７及び導体層１８を覆って絶縁層１４が形成される。
また、この誘電体共振器において導体層１７はインダクタＬを構成し、導体層１８は第２のキャパシタＣｔの下部電極を構成する。
インダクタＬは、絶縁層１４を貫通するビア１９により誘電体共振器の表面に導出される。
【００４６】
絶縁層１４上には、グランド層となる導体層２０及び導体層２１が形成される。そして、導体層２０のうち、導体層１８の上部に絶縁層１４を介して形成された部分は、第２のキャパシタＣｔの上部電極となる。従って、導体層１８からなる下部電極、導体層２０からなる上部電極、及び、導体層２０と導体層１８の間に形成された絶縁層１４からなる誘電体層により、第２のキャパシタＣｔが構成される。
【００４７】
またこの例では第１のキャパシタＣが、第２のキャパシタＣｔが構成される領域から外れた位置に、例えば導体層２０下側の絶縁層１４との間に配置される。第１のキャパシタＣと第２のキャパシタＣｔとは互いに特性に影響しない距離をもって配置される。
なお、第１のキャパシタＣは、図３で示す例と同様に、上部電極２３、下部電極２８、及び誘電体層２２からなる構成とすることもできる。そして、上部電極２３と上述の導体層２０とを接続することにより、図９に示す誘電体共振器を構成することができる。
また、第１のキャパシタＣは、例えば、図３に示す構成のキャパシタにおいて、図９に示す導体層２０を上部電極として構成することもできる。
更に、第１のキャパシタＣとしてチップ型のキャパシタを用いても良い。
【００４８】
第１のキャパシタＣを図３で示す例と同様の構成とすることにより、絶縁層１４の層厚が変化した場合でも、第１のキャパシタＣの誘電体層２２の層厚が変動せず、第１のキャパシタＣの特性に影響を受けることがない。また、絶縁層１４の層厚の変化によるインダクタＬや第２のキャパシタＣｔの特性の変動の影響を受けず、安定したキャパシタンス値を得ることができる。
【００４９】
図９に示す構成の誘電体共振器は、図１に示す誘電体共振器の構成に比べ、誘電体共振器を構成する絶縁層の積層数が少ない。このため、誘電体共振器において、積層構造を簡略化することが可能である。また、誘電体共振器の製造工程において、工程数の削減や工程の簡略化を行うことができ、コストの削減等が可能となる。さらに、第１のキャパシタＣの上部電極と第２のキャパシタＣｔの上部電極を、ともに導体層２０によって構成することが可能であるため、工程の簡略化を行うことができ、コストの削減等が可能となる。
【００５０】
次に、図１０に他の実施の形態に係る誘電体共振器を示す。この例は、導体層２０上にチップ型のキャパシタを搭載することにより第１のキャパシタＣを構成した誘電体共振器である。
図１０に示す誘電体共振器では、基体１０上に絶縁膜１１と絶縁層１２が形成される。そして、絶縁層１２上に導体層１７及び導体層１８が形成され、さらに、導体層１７及び導体層１８を覆って絶縁層１４が形成される。
また、誘電体共振器において導体層１７はインダクタＬを構成し、導体層１８は第２のキャパシタＣｔの下部電極を構成する。
インダクタＬは、絶縁層１４を貫通するビア１９により誘電体共振器の表面に導出される。
【００５１】
絶縁層１４には、グランド層となる導体層２０及び導体層２１が形成される。そして、導体層２０のうち、導体層１８上に絶縁層１４を介して形成された部分は、第２のキャパシタＣｔの上部電極となる。従って、導体層１８からなる下部電極、導体層２０からなる上部電極、及び、導体層２０と導体層１８の間に形成された絶縁層１４からなる誘電体層により、第２のキャパシタＣｔが構成される。
【００５２】
また、導体層２０上に、第１のキャパシタＣとしてチップ型のキャパシタが搭載される。このチップ型の第１のキャパシタＣと上述の導体層２０とを接続することにより、図１０に示す誘電体共振器を構成することができる。
チップ型の第１のキャパシタＣの種類は特に限定されず、例えば、一般的に用いられる、セラミックス系、プラスチックフィルム系の誘電体層を用いた固定型キャパシタを用いることができる。
【００５３】
図１０に示す例では、図１に示す誘電体共振器の構成に比べて絶縁層の積層数が少ない。このため、この誘電体共振器の製造工程において、工程の簡略化を行うことができ、コストの削減等が可能となる。
また、図１０に示す誘電体共振器の構成によれば、グランド層の上部にチップ型のキャパシタを搭載することで、絶縁層１４の層厚の増加によるインダクタＬ及び第２のキャパシタＣｔの特性の変化に対し、第１のキャパシタＣが影響を受けない構成とすることができる。
【００５４】
次に、図１１及び図１２は、インダクタＬと第２のキャパシタＣｔが、誘電共振器内において異なる絶縁層内、すなわち異なる平面上に形成される形態の誘電体共振器の例を示す。
【００５５】
図１１に示す誘電体共振器は、図１に示す誘電体共振器における絶縁層１４に換えて、絶縁層２４と絶縁層２５とによる２層の絶縁層が積層された構成である。また、図１２に示す誘電体共振器は、図１に示す誘電体共振器における絶縁層１４に換えて、絶縁層２６と絶縁層２７とによる２層が積層された構成である。
【００５６】
図１１に示す誘電体共振器では、基体１０上に積層された絶縁層中に、第１のキャパシタＣ、インダクタＬ、第２のキャパシタＣｔを備え、積層された絶縁層上に導体層２０，２１を備える。
基体１０上には絶縁膜１１と絶縁層１２が形成される。また、絶縁層１２には第１のキャパシタＣが形成される。そして、第１のキャパシタＣ上に絶縁層１３が形成される。
絶縁層１３上には、第２のキャパシタＣｔの下部電極となる導体層１８と、この導体層１８を覆って絶縁層２４が形成される。また、絶縁層２４上には、インダクタＬとなる導体層１７と、この導体層１７を覆って絶縁層２５が形成される。
【００５７】
第１のキャパシタＣとインダクタＬは、絶縁層１３及び絶縁層２４を上下に貫通して形成されたビア１５により接続される。また、第１のキャパシタＣのインダクタＬと接続される箇所の多端側から、絶縁層１３を上下に貫通して形成されたビア１６により、第１のキャパシタＣと第２のキャパシタＣｔとが接続される。
絶縁層２５上には、グランド層となる導体層２０，２１が形成される。また、インダクタＬは、絶縁層２５を上下に貫通して形成されたビア１９により誘電体共振器の表面に導出される。
【００５８】
また、上述の導体層２０のうち、導体層１８上に絶縁層２４及び絶縁層２５を介して形成された部分は、第２のキャパシタＣｔの上部電極となる。従って、導体層１８からなる下部電極、導体層２０からなる上部電極、及び、導体層２０と導体層１８の間に形成された絶縁層２４，２５からなる誘電体層により、第２のキャパシタＣｔが構成される。
【００５９】
次に、図１２に示す誘電体共振器では、基体１０上に積層された絶縁層中に、第１のキャパシタＣ、インダクタＬ、第２のキャパシタＣｔを備え、積層された絶縁層上に導体層２０，２１を備える。
基体１０上には絶縁膜１１と絶縁層１２が形成される。そして、絶縁層１２には第１のキャパシタＣが形成され、第１のキャパシタＣ上には絶縁層１３が形成される。
絶縁層１３上には、インダクタＬとなる導体層１７と、この導体層１７を覆って絶縁層２６が形成される。また、絶縁層２６上には、第２のキャパシタＣｔの下部電極となる導体層１８と、この導体層１８を覆って絶縁層２７が形成される。
【００６０】
第１のキャパシタＣとインダクタＬは、絶縁層１３を上下に貫通して形成されたビア１５により接続される。また、第１のキャパシタＣのインダクタＬと接続される箇所の多端側から、絶縁層１３及び絶縁層２６を上下に貫通して形成されたビア１６により、第１のキャパシタＣと第２のキャパシタＣｔとが接続される。
絶縁層２７上には、グランド層となる導体層２０，２１が形成される。また、インダクタＬは、絶縁層２６及び絶縁層２７を上下に貫通して形成されたビア１９により誘電体共振器の表面に導出される。
【００６１】
また、上述の導体層２０のうち、導体層１８上に絶縁層２７を介して形成された部分は、第２のキャパシタＣｔの上部電極となる。従って、導体層１８からなる下部電極、導体層２０からなる上部電極、及び、導体層２０と導体層１８の間に形成された絶縁層２６，２７からなる誘電体層により、第２のキャパシタＣｔが構成される。
【００６２】
図１１及び図１２に示す構成の誘電体共振器では、インダクタＬと第２のキャパシタＣｔが異なる絶縁層上に形成される。このため、インダクタＬと第２のキャパシタＣｔとでは、グランド層を構成する導体層２０，２１間での距離がそれぞれ異なる。
このような構成の誘電体共振器は、例えば、インダクタＬ上の絶縁層の層厚の変動によるＬ値の変動を、第２のキャパシタＣｔのＣｔ値により補正する際、Ｌ値とＣｔ値の増減の割合が合わない場合に適用することができる。
【００６３】
例えば、図１１に示す誘電体共振器では、絶縁層２４によりグランド層から第２のキャパシタＣｔまでの距離が、インダクタＬまでの距離よりも大きい。
上述の図７に示すように、Ｃｔ値は誘電体層の厚さが増加するほどＣｔ値が小さくなり、また、Ｃｔ値の変化量が緩やかになるというシミュレーション結果が得られている。このため、例えば、図１に示す構成の誘電体共振器では絶縁層１４の層厚の変化によるＣｔ値の変動割合がインダクタＬのＬ値の変動割合よりも大きく、共振周波数ｆを安定させることができない場合に、図１１で示す構成の誘電体共振器を適用することができる。この場合には、図１１に示す構成の誘電体共振器において、絶縁層２４の層厚を制御することにより、Ｃｔ値を大きくし、また、Ｃｔ値の変動割合を緩やかにすることでＬ値の変動割合と釣り合うようにすることができる。
【００６４】
また、例えば、図１に示す構成の誘電体共振器では、絶縁層１４の層厚の変化による、Ｌ値の変動割合が第２のキャパシタＣｔのＣｔ値の変動割合よりも大きく、共振周波数ｆをＣｔ値により補正できない場合に、図１２で示す構成の誘電体共振器を適用することができる。この場合には、図１２に示す構成の誘電体共振器において、絶縁層２６の層厚を制御することにより、Ｌ値を大きくし、また、Ｌ値の変動割合を緩やかにすることで、Ｃｔ値による補正が可能となる。
【００６５】
このように、図１１及び図１２に示す構成の誘電体共振器では、絶縁層２４や絶縁層２６の層厚を変え、グランド層からのインダクタＬと第２のキャパシタＣｔまでの距離を変えることにより、Ｌ値とＣｔ値の変動割合が釣り合うよう調節して共振周波数ｆの変化を抑制することができる。この結果、インダクタンス値が変動した場合でも、共振周波数ｆの変動を抑制し、安定した周波数特性が得られる誘電体共振器を提供することができる。
【００６６】
本発明は、上述の構成の誘電体共振器にかかわらず、インダクタとキャパシタを有する構成、例えば、ローパスフィルタやハイパスフィルタに代表されるバンドパスフィルタ等のフィルタに発明を適用することができる。この場合にもインダクタＬのバラツキを補正するための第２のキャパシタＣｔを備えることにより、製造工程における層厚のバラツキ等による周波数特性のずれを抑制することができる。
【００６７】
本発明は、上述の構成に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【００６８】
【図１】本発明の一実施の形態に係わる誘電体共振器の構造を示す断面図である。
【図２】本発明の一実施の形態に係わる誘電体共振器の等価回路図である。
【図３】本発明の一実施の形態に係わる誘電体共振器に適用可能なキャパシタの構成例を示す断面図である。
【図４】Ａ〜Ｃは本発明の一実施形態に係わる誘電体共振器に適用可能なインダクタの各例を示す図である。
【図５】Ａ〜Ｃはシミュレーションに用いた誘電体共振器の等価回路図、インダクタ及び第２のキャパシタの斜視構成図をそれぞれ示す図である。
【図６】絶縁層の層厚とインダクタンス値との関係を示すグラフである。
【図７】絶縁層の層厚とキャパシタンス値との関係を示すグラフである。
【図８】誘電体共振器の共振周波数と絶縁層の層厚との関係を示すグラフである。
【図９】本発明の他の実施の形態に係わる誘電体共振器の構造を示す断面図である。
【図１０】本発明の他の実施の形態に係わる誘電体共振器の構造を示す断面図である。
【図１１】本発明の他の実施の形態に係わる誘電体共振器の構造を示す断面図である。
【図１２】本発明の他の実施の形態に係わる誘電体共振器の構造を示す断面図である。
【図１３】従来の誘電体共振器の構造を示す断面図である。
【図１４】図１３に示す誘電体共振器の等価回路図である。
【図１５】従来の誘電体共振器の周波数特性を示す図である。
【図１６】従来の誘電体共振器の周波数特性を示す図である。
【符号の説明】
【００６９】
１０，１００  基体、１１，１２，１３，１４，２４，２５，２６，２７，１０１，１０２，１０３  絶縁層、１５，１６，１９，１０５，１０６，１０７  ビア、１７，１８，２０，２１，１０４  導体層、２２  誘電体層、２８  下部電極、２３  上部電極、Ｃ，Ｃｔ  キャパシタ、Ｌ  インダクタ
【図１】
2009147732.tif 000004
【図２】
2009147732.tif 000005
【図３】
2009147732.tif 000006
【図４】
2009147732.tif 000007
【図５】
2009147732.tif 000008
【図６】
2009147732.tif 000009
【図７】
2009147732.tif 000010
【図８】
2009147732.tif 000011
【図９】
2009147732.tif 000012
【図１０】
2009147732.tif 000013
【図１１】
2009147732.tif 000014
【図１２】
2009147732.tif 000015
【図１３】
2009147732.tif 000016
【図１４】
2009147732.tif 000017
【図１５】
2009147732.tif 000018
【図１６】
2009147732.tif 000019