(57)【要約】【課題】デルタ配列を用いた液晶表示装置において、筋状の輝度むらを無くして、画質を向上する。【解決手段】ソースラインＳＬn(B)に印加される映像信号電圧をＶＢ(n)o、補正後の映像信号電圧をＶ’Ｂ(n)oとする。補正後の映像信号電圧をＶ’Ｂ(n)oは、以下の数式で与えられる。Ｖ’Ｂ(n)o＝ＶＢ(n)o−ηBo（ＶＧ(n-1)o−ＶＢ(n)o）  ここで、ηBoは表示色（青）に対応した補正係数、（ＶＧ(n-1)o−ＶＢ(n)o）はソースラインＳＬn(B)とソースラインＳＬn-1(G)との電位差であり、この電位差に補正係数を掛けた値が補正値となる。画素電極１１に書き込まれる映像信号電圧は、前記電位差に影響を受けるとことを前提として、その影響を打ち消すために、映像信号電圧から補正値を差し引くことにより補正を行うようにした。【選択図】図４
2009116203.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された赤、緑、青の３原色に対応した複数の画素と、列方向に延びて前記複数の画素に対応する映像信号電圧を供給する複数のソースラインと、を備え、前記ソースラインに隣接する画素の色が奇数行と偶数行とで異なる液晶表示装置であって、
前記ソースラインに印加される第１の映像信号電圧を、前記ソースラインに隣接する画素に接続された他のソースラインに印加される第２の映像信号電圧との差に基づいて補正する補正回路を設けたことを特徴する液晶表示装置。
【請求項２】
前記補正回路は、前記第１の映像信号電圧と前記第２の映像信号電圧との差電圧に補正係数を掛けた値だけ前記第１の映像信号電圧を補正することを特徴する請求項１に記載の液晶表示装置。
【請求項３】
前記補正回路は、緑の画素に対応したソースラインに印加される映像信号電圧のみを補正することを特徴する請求項１又は請求項２に記載の液晶表示装置。
【請求項４】
前記補正回路は、赤、青、緑の画素に対応した各ソースラインに印加される映像信号電圧を補正することを特徴する請求項１又は請求項２に記載の液晶表示装置。
【請求項５】
前記補正回路は、緑の画素に対応したソースラインに、非点灯の映像信号電圧を印加する場合には、対応する前記補正係数をゼロに設定することを特徴する請求項２に記載の液晶表示装置。
【請求項６】
前記補正回路は、表示色によって前記補正係数を切り替えることを特徴とする請求項２に記載の液晶表示装置。
【請求項７】
前記補正回路は、マゼンタとマゼンタ以外の表示色とで前記補正係数を異ならせることを特徴とする請求項２に記載の液晶表示装置。
【請求項８】
前記補正回路は、グラデーション表示の場合に補正することを特徴する請求項１又は請求項２に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色にそれぞれ対応した画素Ｒ、画素Ｇ、画素Ｂがマトリクス状に配置された液晶表示装置に関する。
【背景技術】
【０００２】
従来より、高精細化のためにデルタ配列のレイアウト構造を用いた液晶パネルが知られている。デルタ配列においては、奇数行と偶数行とでは、同色の画素が１．５画素ピッチだけずれた位置に配置されている。このようなデルタ配列においては、あるソースライン（画素に映像信号電圧を供給するための列方向に延びるライン）に着目すると、奇数行と偶数行とでは、当該ソースラインに隣接する画素の色が異なるという特殊性が生じる。例えば、画素Ｂに接続されたソースラインに着目すると、奇数行では画素Ｇがこれに隣接するが、隣接する偶数行では画素Ｒがこれに隣接することになる。
【０００３】
このようなデルタ配列の液晶パネルにおいて、奇数行の画素と偶数行の画素との間で輝度むらが生じ、これが横筋として視認されるという問題があった。これは上述したデルタ配列のレイアウト構造の特殊性が起因していると考えられている。尚、この問題とレイアウト的な解決方法については、特許文献１に記載されている。
【特許文献１】特開２０００−１０１２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述の問題を解決するために、奇数行と偶数行の輝度むらを無くすために、ソースラインに印加される映像信号電圧を信号処理により補正する回路を設けることが考えられる。しかしながら、輝度むらの補正に関する正確なシミュレーションは難しく、回路の設計が困難であった。例えば、液晶パネルの列方向（垂直方向）の画素の配列情報、ソースラインの電圧情報を用いる方法では、ラインメモリ等が必要となり、回路設計が複雑になる。
【課題を解決するための手段】
【０００５】
本発明の液晶表示装置は、マトリクス状に配置された赤、緑、青の３原色に対応した複数の画素と、列方向に延びて前記複数の画素に対応する映像信号電圧を供給する複数のソースラインと、を備え、前記ソースラインに隣接する画素の色が奇数行と偶数行とで異なる液晶表示装置であって、前記ソースラインに印加される第１の映像信号電圧を、前記ソースラインに隣接する画素に接続された他のソースラインに印加される第２の映像信号電圧との差に基づいて補正する補正回路を設けたことを特徴とする。
【発明の効果】
【０００６】
本発明の液晶表示装置によれば、水平方向（行方向）の画素の配列情報を用いて、ソースラインに印加される映像信号電圧を補正するようにしたので、ラインメモリ等を必要とせずに筋状の輝度むらを無くして、画質を向上することができる。
【発明を実施するための最良の形態】
【０００７】
次に、本発明の実施形態による液晶表示装置の構成について説明する。図１に示すように、行方向に延びるゲートラインと列方向に延びるソースラインの交差部に、赤、緑、青の３原色の画素Ｒ，Ｇ，Ｂがマトリクス状に配置されて画素領域を形成している。また、画素領域とソースドライバの間には、複数のダミー画素ＤＭを含んだダミーラインＬ１が設けられている。図示していないが、画素領域のソースドライバが配置される反対側にもダミーラインが設けられている。また、最初の数列についてもダミー画素ＤＭが設けられている。
【０００８】
画素の配置方法としては、デルタ配列であり、奇数行と偶数行の画素Ｂ，Ｒ，Ｇは、互いに１．５画素ピッチだけずらして配置されている。図２に画素Ｂ，Ｒ，Ｇの構成を示す。ここでは、一例として、行１の中の３つの画素Ｂ，Ｒ，Ｇを示している。
【０００９】
画素Ｂ，Ｒ，Ｇは、それぞれゲートラインＧＬ１とソースラインＳＬ３（Ｂ），ＳＬ３（Ｒ），ＳＬ３（Ｇ）の交差点に対応して配置されている。画素トランジスタ１０は、Ｎチャネル型の薄膜トランジスタからなり、そのソースは対応するソースラインＳＬ３（Ｂ），ＳＬ３（Ｒ），ＳＬ３（Ｇ）に接続されている。画素トランジスタ１０のドレインには画素電極１１が接続されている。画素電極１１と共通電極１２の間に液晶１３が設けられている。共通電極１２には共通電極信号ＶＣＯＭが供給される。また、画素電極１１と共通電極１２の間には、画素電極１１の電圧を保持するための保持容量１４が設けられている。
【００１０】
ソースラインＳＬ３（Ｂ），ＳＬ３（Ｒ），ＳＬ３（Ｇ）には、対応するソースドライバＳ３から映像信号電圧が出力される。ソースドライバＳ３には、不図示の水平スイッチが内蔵されており、水平走査信号に応じて水平スイッチがオンすることで、映像信号が出力されるように構成されている。残りのソースドライバＳ１，Ｓ２，Ｓ４，Ｓ５も同様に構成されている。尚、図１においては、５つのソースドライバだけを示しているが、ドット数に応じた個数のソースドライバが設けられる。
【００１１】
そして、ゲートラインＧＬ１にゲートドライバ２０からＨレベルのパルス信号の垂直走査信号が出力されると、画素トランジスタ１０がオンする。すると、ソースラインＳＬ３（Ｂ），ＳＬ３（Ｒ），ＳＬ３（Ｇ）に出力された映像信号電圧が画素トランジスタ１０を通して画素電極１１に書き込まれるようになっている。
【００１２】
ゲートドライバ２０は、垂直クロックに基づいてスタートパルスＳＴＶを転送するシフトレジスタＳＲ１〜ＳＲ６と、隣り合う２つのシフトレジスタの出力信号の論理積をとるＡＮＤ回路１〜６を備えている。尚、図１においては、一部のシフトレジスタ、ＡＮＤ回路だけを示している。
【００１３】
図３に示すように、シフトレジスタＳＲ１，ＳＲ２，ＳＲ３，ＳＲ４・・・の出力は、隣接シフトレジスタ間で１／２パルス幅ずつオーバーラップしている。ＡＮＤ回路１は２つのシフトレジスタＳＲ１，ＳＲ２の出力信号の論理積をとり、ＡＮＤ回路２は２つのシフトレジスタＳＲ２，ＳＲ３の出力信号の論理積をとり、ＡＮＤ回路３は２つのシフトレジスタＳＲ３，ＳＲ４の出力信号の論理積をとる。この結果、ＡＮＤ回路１から垂直走査信号ＶＳ１が出力され、ＡＮＤ回路２から垂直走査信号ＶＳ２が出力され、ＡＮＤ回路３から垂直走査信号ＶＳ３が出力される。他のＡＮＤ回路４〜６からも同様に垂直走査信号ＶＳ４〜ＶＳ６が出力される。
【００１４】
尚、ＡＮＤ回路１〜６は必ずしも必要ではなく、シフトレジスタＳＲ１，ＳＲ２，ＳＲ３・・・から直接、垂直走査信号ＶＳ１，ＶＳ２，ＶＳ３・・・を出力するような構成に変更することもできる。
【００１５】
そして、奇数行の画素と偶数行の画素との間で輝度むらを無くすために、
ソースラインに印加される映像信号電圧を補正する補正回路３０が設けられている。補正回路３０は、コントラスト調整、輝度調整、ガンマ補正等の各種の映像信号処理を行う映像信号処理回路４０の後段に設けられることが好ましい。補正回路３０は、映像信号処理がなされた映像信号電圧に対して補正を行い、補正された映像信号電圧がソースドライバＳ１〜Ｓ５を介して、対応するソースラインに出力されるように構成されている。
【００１６】
以下、補正回路３０によって行われる信号処理について図４を参照して説明する。図４は、図１の画素領域から２行×６列の画素列を抜き出して示した図である。いま、奇数行のＢＲＧ３原色に対応した、画素Ｂ(n)o、画素Ｒ(n)o、画素Ｇ(n)oと、偶数行のＢＲＧ３原色に対応した、画素Ｂ(n)e、画素Ｒ(n)e、画素Ｇ(n)eに着目する。（図４の中で、破線で囲まれた画素群を参照）
【００１７】
奇数行と偶数行とで同色の画素は、デルタ配列により、１．５画素ピッチずらして配置されている。そして、ソースラインＳＬn(B)は、列方向に延びて画素Ｂ(n)oと画素Ｂ(n)eに接続され、ソースラインＳＬn(R)は、列方向に延びて画素Ｒ(n)oと画素Ｒ(n)eに接続され、ソースラインＳＬn(G)は、列方向に延びて画素Ｇ(n)oと画素Ｇ(n)eに接続されている。
【００１８】
ソースラインＳＬn(B)に着目すると、このソースラインＳＬn(B)は、奇数行では画素Ｇ(n-1)oに隣接し、偶数行では画素Ｒ(n)eに隣接している。また、ソースラインＳＬn(R)に着目すると、これは奇数行では画素Ｂ(n)oに隣接し、偶数行では画素Ｇ(n)eに隣接している。また、ソースラインＳＬn(G)に着目すると、これは奇数行では画素Ｒ(n)oに隣接し、偶数行では画素Ｂ(n+1)eに隣接している。このようなレイアウト構造において、映像信号電圧の補正は、奇数行、偶数行に対応して異なる補正を行うので、以下では奇数行の補正と、偶数行の補正に分けて説明する。
【００１９】
（１）奇数行の補正
まず、ソースラインＳＬn(B)に印加される映像信号電圧の補正について説明する。
ソースラインＳＬn(B)に印加される映像信号電圧をＶＢ(n)o、補正後の映像信号電圧をＶ’Ｂ(n)oとする。ソースラインＳＬn(B)に隣接する画素は、画素Ｇ(n-1)oである。画素Ｇ(n-1)oに接続されたソースラインＳＬn-1(G)に印加される映像信号電圧をＶＧ(n-1)oとすると、補正後の映像信号電圧Ｖ’Ｂ(n)oは、以下の数式で与えられる。
Ｖ’Ｂ(n)o＝ＶＢ(n)o−ηBo（ＶＧ(n-1)o−ＶＢ(n)o）    ・・・（１）
ここで、ηBoは表示色（青）に対応した補正係数、（ＶＧ(n-1)o−ＶＢ(n)o）はソースラインＳＬn(B)とソースラインＳＬn-1(G)との電位差であり、この電位差に補正係数を掛けた値が補正値となる。画素電極１１に書き込まれる映像信号電圧は、前記電位差に影響を受けるとことを前提として、その影響を打ち消すために、映像信号電圧から補正値を差し引くことにより補正を行っている。
【００２０】
そうすると、垂直走査信号により対応する奇数行が選択されると、ソースドライバＳｎより、補正後の映像信号電圧をＶ’Ｂ(n)oが画素Ｂ(n)oに書き込まれることになる。
【００２１】
次に、ソースラインＳＬn(R)に印加される映像信号電圧についても同じ考え方で補正する。ソースラインＳＬn(R)に印加される映像信号電圧をＶＲ(n)o、補正後の映像信号電圧をＶ’Ｒ(n)oとする。ソースラインＳＬn(R)に隣接する画素は、画素Ｂ(n)oである。画素Ｂ(n)oに接続されたソースラインＳＬn(B)に印加される映像信号電圧をＶＢ(n)oとすると、補正後の映像信号電圧Ｖ’Ｒ(n)oは、以下の数式で与えられる。
Ｖ’Ｒ(n)o＝ＶＲ(n)o−ηRo（ＶＢ(n)o−ＶＲ(n)o）    ・・・（２）
ηRoは表示色（赤）に対応した補正係数である。
【００２２】
また、ソースラインＳＬn(G)に印加される映像信号電圧についても同じ考え方で補正する。ソースラインＳＬn(G)に印加される映像信号電圧をＶＧ(n)o、補正後の映像信号電圧をＶ’Ｇ(n)oとする。ソースラインＳＬn(Ｇ)に隣接する画素は、画素Ｒ(n)oである。画素Ｒ(n)oに接続されたソースラインＳＬn(R)に印加される映像信号電圧をＶＲ(n)oとすると、補正後の映像信号電圧Ｖ’Ｇ(n)oは、以下の数式で与えられる。
Ｖ’Ｇ(n)o＝ＶＧ(n)o−ηGo（ＶＲ(n)o−ＶＧ(n)o）    ・・・（３）
ηGoは表示色（緑）に対応した補正係数である。
【００２３】
（２）偶数行の補正
まず、ソースラインＳＬn(B)に印加される映像信号電圧の補正について説明する。偶数行においては、ソースラインＳＬn(B)に隣接する画素は、画素Ｒ(n)eである。ソースラインＳＬn(B)に印加される映像信号電圧をＶＢ(n)e、補正後の映像信号電圧をＶ’Ｂ(n)eとする。画素Ｒ(n)eに接続されたソースラインＳＬn(R)に印加される映像信号電圧をＶＲ(n)eとすると、補正後の映像信号電圧Ｖ’Ｂ(n)eは、以下の数式で与えられる。
Ｖ’Ｂ(n)e＝ＶＢ(n)e−ηBe（ＶＲ(n)e−ＶＢ(n)e）    ・・・（４）
ここで、ηBeは表示色（青）に対応した補正係数であるが、これは偶数行に対応した係数であり、奇数行の補正係数ηBoとは異なる補正係数に設定されている。そうすると、垂直走査信号により対応する偶数行が選択されると、ソースドライバＳｎより、補正後の映像信号電圧をＶ’Ｂ(n)eが画素Ｂ(n)eに書き込まれることになる。
【００２４】
次に、ソースラインＳＬn(R)に印加される映像信号電圧の補正を説明する。ソースラインＳＬn(R)に印加される映像信号電圧をＶＲ(n)e、補正後の映像信号電圧をＶ’Ｒ(n)eとする。ソースラインＳＬn(R)に隣接する画素は、画素Ｇ(n)eである。画素Ｇ(n)eに接続されたソースラインＳＬn(G)に印加される映像信号電圧をＶＧ(n)eとすると、補正後の映像信号電圧Ｖ’Ｒ(n)eは、以下の数式で与えられる。
Ｖ’Ｒ(n)e＝ＶＲ(n)e−ηRe（ＶＧ(n)e−ＶＲ(n)e）    ・・・（５）
ηReは表示色（赤）に対応した補正係数である。
【００２５】
また、同様にして、ソースラインＳＬn(G)に印加される映像信号電圧の補正については以下の通りである。ソースラインＳＬn(G)に印加される映像信号電圧をＶＧ(n)e、補正後の映像信号電圧をＶ’Ｇ(n)eとする。ソースラインＳＬn(Ｇ)に隣接する画素は、画素Ｂ(n+1)eである。画素Ｂ(n+1)eに接続されたソースラインＳＬn(B+1)に印加される映像信号電圧をＶＢ(n+1)eとすると、補正後の映像信号電圧Ｖ’Ｇ(n)eは、以下の数式で与えられる。
Ｖ’Ｇ(n)e＝ＶＧ(n)e−ηGe（ＶＢ(n+1)e−ＶＧ(n)e）    ・・・（６）
ηGeは表示色（緑）に対応した補正係数である。
【００２６】
上述の映像信号電圧の補正は、特に、補色系である、シアン、マゼンダ、イエロー（オレンジ）を表示する場合であって、左右隣接する画素間で色変化があまりないグラデーション表示の場合に有効であることが実験で確認された。シアンは、赤の画素Ｒの発光がなく、マゼンタは、緑の画素Ｇの発光がなく、イエローは、青の画素Ｂの発光がない表示色で、それぞれ赤、緑、青の補色である。
【００２７】
また、視覚特性上、緑の筋状の輝度むらは、見えやすい傾向があり、かつ、ソースドライバの構成上、例えば、ソースドライバが正スキャンの場合（ソースドライバＳｎ，Ｓｎ＋１の順番でスキャンする場合）、ソースドライバＳｎに接続されるソースラインＳＬｎ（Ｂ），ＳＬｎ（Ｒ）,ＳＬｎ（Ｇ）には、この単位で映像信号が供給され、次の単位に隣接するソースラインＳＬｎ（Ｇ）は、次のソースドライバＳｎ＋1の影響を受ける。つまり、緑の映像信号電圧は、次のソースドライバの寄生容量の影響を強く受ける。そのため、基本的には緑の映像信号電圧についての補正は行うが、その場合は、マゼンダ系（緑の画素の発光はなし）の補正はできない。そこで、マゼンダ系と、マゼンダ系以外の色に分け、それぞれ異なる補正係数を用いることが好ましい。以下、具体例を示して説明する。
【００２８】
Ａ）マゼンダ系以外のグラデーションの場合の補正例
左右隣接する画素間の色変化はないとする。奇数行については、補正係数（ηRo，ηGo，ηBo）＝（０．０１，０．０２，０．０１）である場合、（１）〜（３）式より、ＲＧＢの各色について、補正された映像信号電圧は以下のようになる。
Ｖ’Ｂ(n)o＝２．６Ｖ−０．０１×（４Ｖ−２．６Ｖ）＝２．５８６Ｖ
Ｖ’Ｒ(n)o＝１Ｖ−０．０１×（２．６Ｖ−１Ｖ）＝０．９８４Ｖ
Ｖ’Ｇ(n)o＝４Ｖ−０．０２×（１Ｖ−４Ｖ）＝４．０６Ｖ
ここで、ＶＢ(n)o＝２．６Ｖ、ＶＲ(n)o＝１Ｖ、ＶＧ(n)o＝ＶＧ(n-1)o＝４Ｖであるとした。
【００２９】
また、偶数行については、補正係数（ηRe，ηGe，ηBe）＝０．０１，０．０２，０．０１）である場合、（４）〜（６）式より、補正された映像信号電圧は以下のようになる。
Ｖ’Ｂ(n)e＝２．６Ｖ−０．０１×（１Ｖ−２．６Ｖ）＝２．６０１６
Ｖ’Ｒ(n)e＝１Ｖ−０．０１×（４Ｖ−１Ｖ）＝０．９７０Ｖ
Ｖ’Ｇ(n)e＝４Ｖ−０．０２×（２．６Ｖ−４Ｖ）＝４．０２８Ｖ
ここで、ＶＢ(n)e＝ＶＢ(n+1)e＝２．６Ｖ、ＶＲ(n)e＝１Ｖ、ＶＧ(n)e＝４Ｖであるとした。上記の映像信号電圧の補正を図５に図示した。図５は、図４の奇数行の画素Ｂ(n)o、画素Ｒ(n)o、画素Ｇ(n)oと、偶数行の画素Ｂ(n)e、画素Ｒ(n)e、画素Ｇ(n)e、画素Ｂ(n+１)eに対応しており、斜線部分の電圧が補正後の映像信号電圧であることを示している。尚、この例では、液晶パネルはノーマリーホワイトであり、映像信号電圧が０Ｖの時は、白表示（点灯）、映像信号電圧が高くなると黒表示（非点灯）になる。
【００３０】
Ｂ）マゼンダ系のグラデーションの場合の補正例
左右隣接する画素間の色変化はないとする。この場合、緑の映像信号電圧の補正を行わないため、それに対応する補正係数（ηGo、ηGe）はゼロとする。奇数行については、補正係数（ηRo，ηGo，ηBo）＝（０．０１，０．００，０．０１）である場合、（１）〜（３）式より、ＲＧＢの各色について、補正された映像信号電圧は以下のようになる。
Ｖ’Ｂ(n)o＝２Ｖ−０．０１×（０Ｖ−２Ｖ）＝２．０２Ｖ
Ｖ’Ｒ(n)o＝４Ｖ−０．０１×（２Ｖ−４Ｖ）＝４．０２Ｖ
Ｖ’Ｇ(n)o＝０Ｖ−０．００×（２Ｖ−０Ｖ）＝０Ｖ
ここで、ＶＢ(n)o＝２Ｖ、ＶＲ(n)o＝４Ｖ、ＶＧ(n)o＝ＶＧ(n-1)o＝０Ｖであるとした。
【００３１】
また、偶数行については、補正係数（ηRe，ηGe，ηBe）＝０．０１，０．００，０．０１）である場合、（４）〜（６）式より、補正された映像信号電圧は以下のようになる。
Ｖ’Ｂ(n)e＝２Ｖ−０．０１×（４Ｖ−２Ｖ）＝１．９８Ｖ
Ｖ’Ｒ(n)e＝４Ｖ−０．０１×（０Ｖ−４Ｖ）＝４．０４Ｖ
Ｖ’Ｇ(n)e＝０Ｖ−０．００×（２Ｖ−０Ｖ）＝０Ｖ
ここで、ＶＢ(n)e＝ＶＢ(n+1)e＝２Ｖ、ＶＲ(n)e＝４Ｖ、ＶＧ(n)e＝０Ｖであるとした。
【００３２】
以上のように、マゼンダ系と、マゼンダ系以外の色に分け、それぞれ異なる補正係数を用いることで、筋状の輝度むらを視覚上無くすことができることを実験上で確認された。
【００３３】
また、視覚特性上、緑の筋状の輝度むらは、見えやすい傾向があることから、緑の映像信号電圧についてのみ、上記の補正を行うようにしても良い。このような緑色に限定した補正処理は、筋状の輝度むら対策として有効であることが実験上で確認された。この場合は、上記の式（３）、（６）を用いて、映像信号電圧の補正を行うことになる。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施形態による液晶表示装置の構成を示す図である。
【図２】画素の構成を示す図である。
【図３】ゲートドライバの動作を説明するタイミング図である。
【図４】本発明の実施形態による液晶表示装置の構成を示す図である。
【図５】映像信号電圧の補正の様子を示した図である。
【符号の説明】
【００３５】
１０  画素トランジスタ    １１  画素電極    共通電極
１３  液晶    １４  保持容量    ２０  ゲートドライバ
３０  補正回路    ４０  映像信号処理回路
ＡＮＤ１〜ＡＮＤ６  ＡＮＤ回路
ＳＲ１〜ＳＲ６  シフトレジスタ
Ｓ１〜Ｓ５  ソースドライバ
【図１】
2009116203.tif 000003
【図２】
2009116203.tif 000004
【図３】
2009116203.tif 000005
【図４】
2009116203.tif 000006
【図５】
2009116203.tif 000007