(57)【要約】【課題】素子固有に存在する出力分布が低減された出力信号を発生する赤外線撮像素子を得る。【解決手段】半導体基板上の空洞部１１の中空に支持脚３にて支持された温度検知部２に熱的及び機械的に接続している赤外線吸収膜６と、赤外線吸収膜６の下部をほぼ覆うように向かい合わせに形成された金属膜９とを備え、金属膜９に電圧を印加することで画素に入射光によらない値を出力させ、そのときの値と通常動作時の出力差を画像出力することで、画素固有に存在する出力分布を低減する。【選択図】図４
2009278345.tif 000002
【特許請求の範囲】
【請求項１】
凹状の空洞部を有する基板と、
前記基板に接続された支持脚と、
前記支持脚に接続されて前記空洞内に保持された温度検知部と、
前記温度検知部と熱的に接続され、前記空洞部、前記支持脚及び前記温度検知部を覆い隠すように板状に広がった形状をとり、吸収した赤外線を熱に変換して前記温度検知部に伝える吸収傘部と、
前記基板の上部に、前記吸収傘部と所定の間隔をおいて向い合わせに配置され、絶縁膜を介して前記基板と熱的に接続された金属膜と
を備え、
前記吸収傘部は、素子の特性ばらつきを補正する際に電源により与えられる前記金属膜の電圧と前記基板の電圧との電圧差により生ずる静電気力によって、前記金属膜と前記絶縁膜を介して接する
ことを特徴とする赤外線撮像素子。
【請求項２】
請求項１に記載の赤外線撮像素子において、
前記金属膜は、画素の各行ごとに配線を介して電源に接続されている
ことを特徴とする赤外線撮像素子。
【請求項３】
請求項２に記載の赤外線撮像素子において、
前記画素の各行ごとの配線と前記電源との間に、前記配線にかかる信号を電源または第２の電源との間で切り換える入力切り換えスイッチを設けると共に、前記入力切り換えスイッチの切り換えを選択するための選択回路を備えた
ことを特徴とする赤外線撮像素子。
【請求項４】
請求項１から３までのいずれか１項に記載の赤外線撮像素子において、
前記ダイオードは、画素の各行に電圧を供給するバイアス線が接続されると共に、画素の各列に前記ダイオードに発生する電圧を読み出すための垂直信号線が接続され、
前記バイアス線は、垂直走査回路によりスイッチング制御されるスイッチを介して順次電源に接続され、
前記垂直信号線は、一端に定電流源とサンプルホールド回路が接続され、前記定電流源の両端に生じる画素毎の信号レベルを前記サンプルホールド回路によりサンプルホールドし、水平走査回路によりスイッチング制御されるスイッチを介して順次水平信号線に出力する
ことを特徴とする赤外線撮像素子。
【請求項５】
請求項４に記載の赤外線撮像素子において、
前記水平信号線に出力される補正動作時の画素毎の信号レベルを記憶し、通常動作時に、各画素の信号レベルが前記水平信号線に出力されるタイミングで、補正動作時に記憶した画素毎の信号レベルを出力する補正回路と、通常動作時に、前記水平信号線に出力される画素毎の信号レベルから前記補正回路から出力される補正動作時の画素毎の信号レベルを減じる減算器とを備えた
ことを特徴とする赤外線撮像素子。
【請求項６】
請求項４に記載の赤外線撮像素子において、
前記水平信号線に出力される補正動作時の画素毎の信号レベルを所定のレベルに換算して記憶し、通常動作時に、各画素の信号レベルが出力されるタイミングで、補正動作時に記憶した画素毎の信号レベルを出力する補正回路と、前記定電流源と前記サンプルホールド回路との間に設けられて、通常動作時に、前記定電流源の両端に生じる画素毎の信号レベルを正入力とし、前記補正回路からの画素毎の信号レベルを負入力として、前記正入力から前記負入力を減じた信号レベルを前記サンプルホールド回路に出力する差動回路とを備えた
ことを特徴とする赤外線撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、熱型検出器を用いた赤外線撮像素子に関するものである。
【背景技術】
【０００２】
熱型検出器は、被写体が放出する赤外線による温度変化を半導体基板と熱的に分離した中空構造体において検知するものである。温度変化の検知手段として、中空構造体上にボロメータを形成し抵抗変化を検知するボロメータ方式や、中空構造体上にＰＮ接合ダイオードを形成し順方向電流を流した時の電圧変化を検知するダイオード方式等が提案されている。これら熱型検出器は複数個２次元配列された構成になっている例が多い。
【０００３】
従来の赤外線撮像素子の例としては、バイアス線と垂直信号線に接続された２次元行列をなすように配置された画素を有するものがある（例えば、特許文献１参照）。これは、バイアス線及び／または垂直信号線の配線抵抗による電圧降下の影響を排除するため、ダミー画素を行及び／または列に接続した構成となっている。このダミー画素が接続してある行または列におけるバイアス線及び／または垂直信号線の配線抵抗による電圧降下が、通常画素での電圧降下と同等であることから、ダミー画素での電圧降下分を、通常画素での電圧降下として減じることにより、素子固有に存在する出力分布をなくすことができる、というものである。
【０００４】
【特許文献１】特開２００５−６４９９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の赤外線撮像素子においては、以下のような問題点があった。各画素の電気特性は等しくなるよう作られているため、バイアス線及び垂直信号線の配線抵抗は同一撮像素子内では一定である、との条件を与えられているが、実際の素子製造においては、同一に作ることは困難であり、そのため、バイアス線及び垂直信号線の配線抵抗にはばらつきが存在する。
【０００６】
また、読み出し回路もライン毎にばらつきが生ずる。そのため、ライン毎に存在する素子固有の出力分布は、改善はされるものの、まだ影響が残っている。
【０００７】
さらに、同一素子内では温度分布が存在するが、ダミー画素部分と通常画素部分とでは温度が異なるため、これによる分布の違いを補正することができないことになる。
【０００８】
この発明は、かかる問題を解決し、素子固有に存在する出力分布が低減された出力信号を発生することができる赤外線撮像素子を提供することを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係る赤外線撮像素子は、凹状の空洞部を有する基板と、前記基板に接続された支持脚と、前記支持脚に接続されて前記空洞内に保持された温度検知部と、前記温度検知部と熱的に接続され、前記空洞部、前記支持脚及び前記温度検知部を覆い隠すように板状に広がった形状をとり、吸収した赤外線を熱に変換して前記温度検知部に伝える吸収傘部と、前記基板の上部に、前記吸収傘部と所定の間隔をおいて向い合わせに配置され、絶縁膜を介して前記基板と熱的に接続された金属膜とを備え、前記吸収傘部は、素子の特性ばらつきを補正する際に電源により与えられる前記金属膜の電圧と前記基板の電圧との電圧差により生ずる静電気力によって、前記金属膜と前記絶縁膜を介して接することを特徴とする。
【発明の効果】
【００１０】
この発明によれば、動作する画素自身に存在するばらつきを補償し、画素毎の配線抵抗によるばらつきと素子内温度分布のばらつきとによるばらつきの補償を実現することができる。
【発明を実施するための最良の形態】
【００１１】
実施の形態１．
以下、この発明の実施の形態１について図を参照して説明する。図１は、この発明の実施の形態１に係る赤外線撮像素子の画素１００の構造を示す画素断面図であり、図２及び図３は図１の上部視図である。これらの図において、例えばＳｉ基板でなる凹状の空洞部１１を有する半導体基板１は接地してある。温度変化を電気信号に変換するための温度検知部２は、画素領域（温度検知部２、支持脚３、空洞部１１、アルミ配線５、配線１０を含む領域）を覆い隠すように板状に広がった形状を有し、吸収した赤外線を熱に変換して温度検知部２に伝える赤外線吸収膜傘（吸収傘部）６と熱的及び機械的に接続されており、温度検知膜７を含んでいる。温度検知膜７は、例えばシリコンを用いたダイオードである。支持脚３は、温度検知部２と基板１とを接続して温度検知部２を空洞部１１の中空に支持している。支持脚３は断熱構造をもたせるため、熱抵抗の大きい細く長い構造としており、図２ではＬ字型となっている。温度検知膜７は、薄膜金属配線４を介してアルミ配線５に電気的に接続している。金属膜９は、基板１の上部に、赤外線吸収膜傘６と所定に間隔をおいて向い合せに配置され、絶縁膜８を介して基板１に機械的に接続されている。金属膜９は、熱的に基板１と接続されており、また、配線１０と電気的に接続されている。
【００１２】
図４は、この発明の実施の形態１に係る赤外線撮像素子の回路構成図である。図４において、温度検知膜７の例として、ダイオード２４が示されている。そのため、読み出し回路２０は、ダイオード２４にあわせて、定電流源１３及びサンプルホールド回路１４の構成を備えている。また、図４では、説明を簡単にするため、画素１００が３×３画素アレイとして撮像素子を構成しているが、画素数に限定されるものではない。
【００１３】
図４において、ダイオード２４は、画素１００の各行ごとに電圧を供給するバイアス線２５が接続している。また画素１００の各列に信号を読み出すための垂直信号線２６が接続されている。バイアス線２５または垂直信号線２６がアルミ配線５でなる。バイアス線２５は、垂直走査回路１７とスイッチ１２により電源１８と順次接続するようになっている。垂直信号線２６は、一端に定電流源１３とサンプルホールド回路１４が接続されており、定電流源１３の両端に現れる画素毎の信号レベルが、サンプルホールド回路１４にてサンプルホールドし、水平走査回路１６とスイッチ１２とによって順次水平信号線２７に出力される。
【００１４】
金属膜９は、画素の各行ごとに配線１０を介して電源１９に接続されている。水平信号線２７は、減算器２１に接続されており、減算器２１は、出力端子１５に接続されている。補正回路２３は、出力端子１５と端子２２に接続されており、端子２２は、減算器２１に接続されている。補正回路２３は、例えばＡ／Ｄ変換器とメモリ及びＤ／Ａ変換器を備えたものであり、画素毎の信号レベルをＡ／Ｄ変換器にてデジタルデータに変換後メモリにて記憶することができ、また、画素読み出しタイミングにあわせてメモリに記憶した画素毎の信号レベルをＤ／Ａ変換器にてアナログ変換して出力することができるものであり、また、例えばサンプルホールド回路等による記憶でもよい。
【００１５】
次に、図４に示す赤外線撮像素子の回路における通常動作時の動作を説明する。電源１９に接地レベルまたはそれ以下の電圧を印加する状態を通常動作と呼ぶ。このとき、ダイオード２４は、基板１の温度と入射光による画素温度上昇分との和の温度に対応する電圧降下（順方向電圧）を発生する。通常動作時では、サンプルホールド回路１４に入力される信号レベルは、電源１８の信号レベルから、ダイオード２４における電圧降下とバイアス線２５及び垂直信号線２６における配線抵抗による電圧降下とを減じた値であり、配線抵抗が画素毎に異なるため、画素固有のレベルばらつきが存在する。
【００１６】
次に、図４に示す赤外線撮像素子の回路における補正動作時の動作を説明する。電源１９に接地レベルよりも高い電圧Ｖｓを印加する状態を補正動作と呼ぶ。このとき、金属膜９にも電圧Ｖｓが印加される。この際、赤外線吸収膜傘６の電位は接地レベルであるため、この両者には静電気力が働き引き付け合う。赤外線吸収膜傘６は、温度検知部２に機械的に接続されており、温度検知部２は、支持脚３により基板１に機械的に接続されている。支持脚３は細く長いため、弾性変形できることから、図５に示すように、赤外線吸収膜傘６が金属膜９に引き寄せられ、絶縁膜８を介して金属膜９と接触する。すなわち、赤外線吸収膜傘６は、素子の特性ばらつきを補正する際に電源により与えられる金属膜９の電圧と基板１の電圧との電圧差により生ずる静電気力によって、絶縁膜８を介して金属膜９と接する。
【００１７】
金属膜９は、基板１と熱的に接続されており、また、赤外線吸収膜傘６と金属膜９とは広い面積で接触するため、結果として、温度検知部２は断熱構造ではなくなり、その温度は基板１と同じになる。この時、ダイオード２４は、入射光の影響を受けず、基板１の温度に対応する電圧降下（順方向電圧）を発生する。補正動作時に、サンプルホールド回路１４に入力される信号レベルは、電源１８の信号レベルから、ダイオード２４における電圧降下とバイアス線２５及び垂直信号線２６における配線抵抗による電圧降下とを減じた値であり、基板１の各画素位置の温度と各画素における配線抵抗による画素固有のレベルばらつきが存在するが、この値は、正常動作時にも発生している画素固有のレベルばらつきである。
【００１８】
補正動作時の水平信号線２７に出力される画素毎の信号レベルを、補正回路２３に出力し、補正回路２３において出力端子１５から補正動作時の信号レベルを入力し、各画素の補正動作時信号レベルを記憶する。通常動作時は、補正回路２３にて、記憶した補正動作時信号レベルを、各画素の信号レベルが水平信号線２７に出力されるのと同じタイミングで減算器２１に出力し、減算器２１にて水平信号線２７に出力されている画素毎の信号レベルから、補正動作時の信号レベルを減ずることにより、素子固有のレベルばらつきを低減することができる。
【００１９】
これにより、従来の赤外線撮像素子のように、ダミー画素による代用的ばらつき低減ではなく、動作する画素自身に存在するばらつきを補償するため、ダミー画素方式では解決できない画素毎の配線抵抗によるばらつきと素子内温度分布のばらつきとによるばらつきの補償を実現することができる。
【００２０】
実施の形態２．
以下、図を用いて、この発明の実施の形態２に係る赤外線撮像素子について説明する。図６は、この発明実施の形態２に係る赤外線撮像素子の回路構成を示す図である。図６に示す実施の形態２では、図４に示す実施の形態１の構成に対し、読み出し回路２０の内部に差動回路２８を追加したこと、補正回路２３を第２の補正回路３０に変更としたこと、バッファ２９及び端子３１を追加したこと、減算器２１及び端子２２を削除したこと、が異なっている。その他の点は実施の形態１と同様である。
【００２１】
図６において、第２の補正回路３０は、出力端子１５に接続されており、例えばＡ／Ｄ変換器とメモリとＤ／Ａ変換器を備え、画素毎の信号レベルをＡ／Ｄ変換器にてデジタルデータに変換後メモリにて記憶することができ、また、画素読み出しタイミングにあわせてメモリに記憶した画素毎の信号レベルをＤ／Ａ変換器にてアナログ変換して出力することができるものである。第２の補正回路３０は、端子３１を介してバッファ２９に接続されている。バッファ２９は、第２の補正回路３０の出力を差動回路２８の負入力に供給するよう接続されている。差動回路２８の正入力には、垂直信号線２６が接続されており、その出力はサンプルホールド回路１４に接続される。
【００２２】
補正動作時は、第２の補正回路３０から一定値を出力した状態で素子を動作させる。このとき、水平信号線２７に出力される画素毎の信号レベルは、第２の補正回路３０に入力される。第２の補正回路３０においては、各画素の補正動作時信号レベルを差動回路２８の入力段での信号レベルに換算した値を記憶する。通常動作時は、第２の補正回路３０にて、記憶した補正動作時信号レベルを、各画素の信号レベルが差動回路２８の正入力に出力されるのと同じタイミングで端子３１及びバッファ２９を介して差動回路２８の負入力に出力し、差動回路２８にて通常動作時の画素毎の信号レベルから補正動作時の信号レベルを減ずることにより、素子固有のレベルばらつきを低減することができる。
【００２３】
これにより、従来の赤外線撮像素子のように、ダミー画素による代用的ばらつき低減ではなく、動作する画素自身に存在するばらつきを低減できるため、ダミー画素方式では解決できない画素毎の配線抵抗によるばらつきと素子内温度分布のばらつきによるばらつきの補償を実現することができる。また、差動回路２８を用いることで固定的に存在する信号ばらつきを解消することができるため、サンプルホールド回路１４から出力端子１５までの回路のダイナミックレンジを広く使うことが可能となる。
【００２４】
実施の形態３．
以下、図を用いて、この発明の実施の形態３に係る赤外線撮像素子について説明する。図７は、この発明の実施の形態３に係る赤外線撮像素子の回路構成を示す図である。図７に示す実施の形態３では、画素の各行（水平ライン）ごとの配線１０と電源１９との間に入力切り換えスイッチ３３を挿入しており、この入力切り換えスイッチ３３は、選択回路３２にてコントロールされる。また、入力切り換えスイッチ３３の入力のひとつに接続される第２の電源３４を追加している。その他の点は実施の形態１または２と同様である。
【００２５】
図７において、配線１０にかかる信号を電源１９と第２の電源３４との間で切り換える入力切り換えスイッチ３３が接続されている。選択回路３２にて入力切り換えスイッチ３３を選択すると、選択された配線１０には正の信号Ｖｓを印加してある電源１９または接地レベルまたはそれ以下の電圧を印加してある第２の電源３４の信号が印加される。第２の電源３４を選択すると、選択された行に配置された画素は正常動作となり、電源１９を選択すると、選択された行に配置された画素は補正動作となる。全画素を読み出す時、選択回路３２にて所望の行のみを補正動作状態とすれば、その他の行は通常動作とすることができる。
【００２６】
これにより、実施の形態１及び２による、ダミー画素方式では解決できない画素毎の配線抵抗によるばらつきと素子内温度分布ばらつきによるばらつきの補償を、画面の一部のみでも実施することができるため、画面全面の撮像を止めずに補正が可能となる。例えば補正動作させている行は、その上下の行の値を用いて表示するようにすれば、画面上も自然な画像となる。
【００２７】
なお、この発明は、任意のｍ×ｎ（ｍ、ｎは自然数）画素であっても上述した各実施の形態と同様の効果が得られることは言うまでもない。
【００２８】
また、温度検知膜７は、読み出し回路や画素構造を変更すれば、例えばボロメータ型など他の赤外線検知膜を用いることができる。かかる場合も同様の効果を得られることは勿論である。
【００２９】
さらに、補正回路２３及び第２の補正回路３０は、素子内部でも外部でも同様の効果を得られることは勿論である。
【図面の簡単な説明】
【００３０】
【図１】この発明の実施の形態１に係る赤外線撮像素子の画素１００の構造を示す画素断面図である。
【図２】この発明の実施の形態１に係る赤外線撮像素子の画素１００の構造を示す画素断面図（上部視図）である。
【図３】この発明の実施の形態１に係る赤外線撮像素子の画素１００の構造を示す画素断面図（上部視図）である。
【図４】この発明の実施の形態１に係る赤外線撮像素子の回路構成を示す図である。
【図５】この発明の実施の形態１に係る赤外線撮像素子の画素１００の補正動作時の構造を示す画素断面図である。
【図６】この発明の実施の形態２に係る赤外線撮像素子の回路構成を示す図である。
【図７】この発明の実施の形態３に係る赤外線撮像素子の回路構成を示す図である。
【符号の説明】
【００３１】
１  半導体基板、  ２  温度検知部、  ３  支持脚、  ４  薄膜金属配線、５  アルミ配線、  ６  赤外線吸収膜傘、７  温度検知膜、  ８  絶縁膜、  ９  金属膜、  １０  配線、  １１  空洞部、  １２  スイッチ、１３  定電流源、  １４  サンプルホールド回路、  １５  出力端子、  １６  水平走査回路、  １７  垂直走査回路、１８電源、  １９  電源、  ２０  読み出し回路、  ２１  減算器、  ２２  端子、  ２３  補正回路、２４  ダイオード、  ２５  バイアス線、  ２６  垂直信号線、  ２７  水平信号線、２８  差動回路、  ２９  バッファ、  ３０  第２の補正回路、  ３１  端子、３２  選択回路、  ３３  入力切り換えスイッチ、  ３４  第２の電源。
【図１】
2009278345.tif 000003
【図２】
2009278345.tif 000004
【図３】
2009278345.tif 000005
【図４】
2009278345.tif 000006
【図５】
2009278345.tif 000007
【図６】
2009278345.tif 000008
【図７】
2009278345.tif 000009