(57)【要約】【課題】クランプ回路の回路面積を削減する。【解決手段】出力トランジスタ４６は、ＮＰＮ型バイポーラトランジスタであり、コレクタにクランプ対象の電圧Ｖｄｃが印加される。第１抵抗Ｒ１は、出力トランジスタ４６のベースコレクタ間に設けられる。複数のダイオードＤ１〜Ｄ５は、出力トランジスタ４６のベースと接地端子の間に設けられ、カソードが接地端子となる向きで接続される。電流源４８は、出力トランジスタ４６のベースに電流を供給する。【選択図】図２
2009104455.tif 000002
【特許請求の範囲】
【請求項１】
コレクタにクランプ対象の電圧が印加されたＮＰＮ型バイポーラトランジスタの出力トランジスタと、
前記出力トランジスタのベースコレクタ間に設けられた第１抵抗と、
前記出力トランジスタのベースと固定電圧端子の間に設けられ、カソードが前記固定電圧端子となる向きで接続された複数のダイオードと、
前記出力トランジスタのベースに電流を供給する電流源と、
を備えることを特徴とするクランプ回路。
【請求項２】
電流源は、前記複数のダイオードに生ずる電圧降下に比例した電流を前記出力トランジスタのベースに供給することを特徴とする請求項１に記載のクランプ回路。
【請求項３】
前記複数のダイオードのひとつは、ベースコレクタ間が接続された第１バイポーラトランジスタであり、
前記電流源は、ベースが前記第１バイポーラトランジスタと共通に接続される第２バイポーラトランジスタを含み、当該第２バイポーラトランジスタに流れる電流に応じた電流を、前記出力トランジスタのベースに供給することを特徴とする請求項１に記載のクランプ回路。
【請求項４】
前記第１バイポーラトランジスタは、前記固定電圧端子から２つめのダイオードであり、
前記電流源は、
前記第２バイポーラトランジスタのエミッタと前記固定電圧端子の間に設けられた第２抵抗と、
前記第２バイポーラトランジスタに流れる電流をコピーするカレントミラー回路と、
をさらに含み、前記カレントミラー回路の出力電流を、前記出力トランジスタのベースに供給することを特徴とする請求項３に記載のクランプ回路。
【請求項５】
前記第１バイポーラトランジスタのベースと前記出力トランジスタのベースの間に設けられた第３抵抗をさらに備えることを特徴とする請求項３に記載のクランプ回路。
【請求項６】
外部から入力電圧が入力される入力端子と、
出力電圧を出力するための出力端子と、
前記入力端子と前記出力端子の間に設けられたＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のスイッチトランジスタと、
前記入力電圧を所定のクランプ電圧以下にクランプする請求項１から５のいずれかに記載のクランプ回路と、
前記クランプ回路の出力電圧を昇圧し、前記スイッチトランジスタのゲートに出力するチャージポンプ回路と、
前記入力電圧を所定の過電圧しきい値電圧と比較し、前記入力電圧が前記過電圧しきい値電圧より低いとき、前記チャージポンプ回路に昇圧動作を指示する過電圧監視部と、
を備えることを特徴とする過電圧保護回路。
【請求項７】
前記クランプ電圧は、前記スイッチトランジスタのゲートソース間耐圧をＶｇｓｔ、前記チャージポンプ回路の昇圧率をαとするとき、（α−１）×Ｖｇｓｔより低く設定されることを特徴とする請求項６に記載の過電圧保護回路。
【請求項８】
過電流検出回路をさらに備え、前記過電流検出回路は、
ゲートが前記過電圧保護回路のスイッチトランジスタのゲートと共通に接続され、ドレインが前記過電圧保護回路の入力端子に接続されたＮチャンネルＭＯＳＦＥＴの検出トランジスタと、
一端が前記過電圧保護回路の前記スイッチトランジスタのソースに接続された第１トランジスタと、
制御端子が前記第１トランジスタと共通に接続され、一端が前記検出トランジスタのソースに接続された第２トランジスタと、
前記第２トランジスタの他端と固定電圧端子の間に設けられた第４抵抗と、
前記第４抵抗の電圧降下を所定のしきい値電圧と比較する電圧比較部と、
前記第１トランジスタの他端に接続され、前記第１トランジスタに前記クランプ回路の出力電圧に応じたバイアス電流を供給するバイアス回路と、
を含むことを特徴とする請求項６に記載の過電圧保護回路。
【請求項９】
前記バイアス回路は、
前記第１トランジスタの他端と固定電圧端子の間に設けられた第３トランジスタと、
制御端子が前記第３トランジスタの制御端子と共通に接続され、カレントミラー回路を構成する第４トランジスタと、
前記第４トランジスタの高電位側の端子と前記クランプ回路の出力端子の間に設けられた第５抵抗と、
を含むことを特徴とする請求項８に記載の過電圧保護回路。
【請求項１０】
外部電源が着脱可能なコネクタと、
２次電池と、
前記コネクタが前記入力端子に接続された請求項６に記載の過電圧保護回路と、
前記過電圧保護回路の出力電圧を利用して前記２次電池を充電する充電回路と、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クランプ回路に関する。
【背景技術】
【０００２】
半導体集積回路に利用される回路素子は、耐圧を超える電圧が印加されると、正常な機能が実行できなくなる。外部電源を利用して動作する電子機器、特に乾電池を利用した緊急用の電源や、品質の悪いＵＳＢ（Universal Serial Bus）電源の利用が想定される機器においては、定格外の高電圧が印加される可能性があるため、過電圧から回路素子を保護するため回路が必要となる。過電圧から回路素子を保護する目的で、クランプ回路が利用される。
【特許文献１】特開平７−２８８４５６号公報
【特許文献２】特開平７−２９７３５８号公報
【特許文献３】特開２００６−３２０１９４号公報
【特許文献４】特開２００７−９７２５１号公報
【特許文献５】特開２００７−７４７９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ここで、ツェナーダイオードのツェナー電圧、あるいは多段接続された複数のダイオードの順方向電圧Ｖｆを利用してクランプ対象の電圧をクランプする回路について考察する。図１は、クランプ回路の構成を示す回路図である。図１のクランプ回路８０は、バイポーラトランジスタ８２のベースに、多段接続されたｎ個のダイオードＤ１〜Ｄｎを接続し、エミッタフォロア形式で電圧を出力する。
【０００４】
バイポーラトランジスタ８２のベース電流を供給するために、ベースコレクタ間には抵抗Ｒ１が設けられる。クランプ回路に重い負荷が接続される場合、バイポーラトランジスタのベース電流が大きくなる。このベース電流は抵抗Ｒ１を介して供給されるため、その抵抗値を小さく設計する必要がある。クランプ対象の入力電圧Ｖｄｃが過電圧となると、トランジスタ８２のベース電圧は、ｎ×Ｖｆにクランプされる。Ｖｆはダイオードの順方向電圧である。この状態で抵抗Ｒ１の両端には、Ｖｄｃ−ｎ×Ｖｆの電圧が印加されるから、抵抗Ｒ１には、（Ｖｄｃ−ｎ×Ｖｆ）／Ｒ１の電流が流れる。
【０００５】
したがって、抵抗Ｒ１の抵抗値を小さく設計すると、クランプ対象の入力電圧Ｖｄｃが上昇したときに、抵抗Ｒ１およびダイオードＤ１〜Ｄｎに大電流が流れることになる。つまり、抵抗Ｒ１は大電流に耐えうるように、抵抗の幅を広く設計する必要があり、回路面積が増大するという問題がある。ダイオードＤ１〜Ｄｎについても大電流に耐えうるように、大面積の素子を用いる必要があった。
【０００６】
本発明はかかる課題に鑑みてなされたものであり、その目的は、クランプ回路の回路面積の削減にある。
【課題を解決するための手段】
【０００７】
本発明のある態様のクランプ回路は、コレクタにクランプ対象の電圧が印加されたＮＰＮ型バイポーラトランジスタの出力トランジスタと、出力トランジスタのベースコレクタ間に設けられた第１抵抗と、出力トランジスタのベースと固定電圧端子の間に設けられ、カソードが固定電圧端子となる向きで接続された複数のダイオードと、出力トランジスタのベースに電流を供給する電流源と、を備える。
【０００８】
この態様によると、第１抵抗とは別に電流源を設けることにより、第１抵抗による電流供給能力を下げることができる。その結果第１抵抗の抵抗値を高くすることができ、回路面積を低減できる。
【０００９】
電流源は、複数のダイオードに生ずる電圧降下に応じた電流を出力トランジスタのベースに供給してもよい。この場合、クランプ対象の電圧が印加されてダイオードに電圧降下が発生すると、電流源を起動させることができる。
【００１０】
複数のダイオードのひとつは、ベースコレクタ間が接続された第１バイポーラトランジスタであってもよい。電流源は、第１バイポーラトランジスタとベースが共通に接続される第２バイポーラトランジスタを含み、当該第２バイポーラトランジスタに流れる電流に応じた電流を、出力トランジスタのベースに供給してもよい。
【００１１】
第１バイポーラトランジスタは、固定電圧端子から２つめのダイオードであってもよい。電流源は、第２バイポーラトランジスタのエミッタと固定電圧端子の間に設けられた第２抵抗と、第２バイポーラトランジスタに流れる電流をコピーするカレントミラー回路と、をさらに含み、カレントミラー回路の出力電流を、出力トランジスタのベースに供給してもよい。
【００１２】
クランプ回路は、第１バイポーラトランジスタのベースと出力トランジスタのベースの間に設けられた第３抵抗をさらに備えてもよい。
【００１３】
本発明の別の態様は、過電圧保護回路である。この過電圧保護回路は、外部から入力電圧が入力される入力端子と、出力電圧を出力するための出力端子と、入力端子と出力端子の間に設けられたＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のスイッチトランジスタと、入力電圧を所定のクランプ電圧以下にクランプする上述のいずれかのクランプ回路と、クランプ回路の出力電圧を昇圧し、スイッチトランジスタのゲートに出力するチャージポンプ回路と、入力電圧を所定の過電圧しきい値電圧と比較し、入力電圧が過電圧しきい値電圧より低いとき、チャージポンプ回路に昇圧動作を指示する過電圧監視部と、を備える。
【００１４】
クランプ電圧は、スイッチトランジスタのゲートソース間耐圧をＶｇｓｔ、チャージポンプ回路の昇圧率をαとするとき、（α−１）×Ｖｇｓｔより低く設定されてもよい。
【００１５】
ある態様の過電圧保護回路は、過電流検出回路をさらに備えてもよい。過電流検出回路は、ゲートが過電圧保護回路のスイッチトランジスタのゲートと共通に接続され、ドレインが過電圧保護回路の入力端子に接続されたＮチャンネルＭＯＳＦＥＴの検出トランジスタと、一端が過電圧保護回路のスイッチトランジスタのソースに接続された第１トランジスタと、制御端子が第１トランジスタと共通に接続され、一端が検出トランジスタのソースに接続された第２トランジスタと、第２トランジスタの他端と固定電圧端子の間に設けられた第４抵抗と、第４抵抗の電圧降下を所定のしきい値電圧と比較する電圧比較部と、第１トランジスタの他端に接続され、第１トランジスタにクランプ回路の出力電圧に応じたバイアス電流を供給するバイアス回路と、を含んでもよい。
この回路によれば、入力電圧が増加しても、第１トランジスタに流れるバイアス電流はある値でクランプされる。その結果、入力電圧の変動に対する第１トランジスタおよび第２トランジスタのバイアス状態の変動を抑制し、第４抵抗に生ずる電圧降下と検出トランジスタに流れる電流との間に良好なリニアリティを持たせることができる。
【００１６】
バイアス回路は、第１トランジスタの他端と固定電圧端子の間に設けられた第３トランジスタと、制御端子が第３トランジスタの制御端子と共通に接続され、カレントミラー回路を構成する第４トランジスタと、第４トランジスタの高電位側の端子とクランプ回路の出力端子の間に設けられた第５抵抗と、を含んでもよい。バイアス回路はさらに、第５抵抗と直列に少なくとも一つのダイオードをさらに含んでもよい。
第５抵抗にはクランプ回路の出力電圧に応じた電圧降下が発生するため、バイアス電流をクランプ回路の出力電圧に応じた電流値に設定することができる。
【００１７】
本発明のさらに別の態様は、電子機器である。この電子機器は、外部電源が着脱可能なコネクタと、２次電池と、コネクタが入力端子に接続された過電圧保護回路と、過電圧保護回路の出力電圧を利用して２次電池を充電する充電回路と、を備える。
【００１８】
過電圧保護回路は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
【００１９】
本発明の別の態様は、電子機器である。この電子機器は、外部電源が着脱可能なコネクタと、２次電池と、コネクタが入力端子に接続された上述の過電圧保護回路と、過電圧保護回路の出力電圧を利用して２次電池を充電する充電回路と、を備える。
【００２０】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２１】
本発明によれば、クランプ回路の面積を低減できる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２３】
本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２４】
図２は、実施の形態に係るクランプ回路４０の構成を示す回路図である。クランプ回路４０は、入力端子４２に入力されたクランプ対象の電圧（入力電圧という）Ｖｄｃを所定のクランプ電圧Ｖｃｌ以下にクランプし、出力端子４４から出力する。
クランプ回路４０は、出力トランジスタ４６、第１抵抗Ｒ１、第３抵抗Ｒ３、ダイオードＤ１〜Ｄ５、電流源４８を備える。
【００２５】
出力トランジスタＱ１はＮＰＮ型のバイポーラトランジスタであって、コレクタが入力端子４２に接続され、クランプ対象の入力電圧Ｖｄｃが印加される。第１抵抗Ｒ１は、出力トランジスタＱ１のベースコレクタ間に設けられる。ダイオードＤ１〜Ｄ５は、出力トランジスタＱ１のベースと固定電圧端子である接地端子の間に直列に設けられ、カソードが接地端子となる向きで多段接続される。電流源４８は、出力トランジスタＱ１のベースに電流Ｉｃを供給する。
【００２６】
出力トランジスタ４６のベース電圧は、５つのダイオードＤ１〜Ｄ５によって、５×Ｖｆ以下にクランプされる。出力トランジスタ４６はエミッタフォロア形式であるから、出力端子４４の電圧は、５×Ｖｆ−Ｖｂｅ以下にクランプされる。Ｖｂｅ≒Ｖｆであるから、出力端子４４の電圧は、クランプ電圧Ｖｃｌ＝４×Ｖｆ以下にクランプされる。
【００２７】
電流源４８を設けることにより、第１抵抗Ｒ１を介して出力トランジスタＱ１のベースに供給すべき電流が低減されるため、第１抵抗Ｒ１の抵抗値を大きく設計することができる。つまり、抵抗の長さを短くすることができ、回路面積を低減することができる。別の観点から見れば、第１抵抗Ｒ１の電流許容量を低減できるため、抵抗の線幅を小さくでき、同一の抵抗値を得るための抵抗の長さを小さくできる。
【００２８】
図１の電流源４８は、複数のダイオードＤ１〜Ｄ５に生ずる電圧降下、すなわち順方向電圧Ｖｆに比例した電流を出力トランジスタＱ１のベースに供給する。ダイオードＤ１〜Ｄ５は、ベースコレクタ間が接続されたＮＰＮ型のバイポーラトランジスタである。ダイオードＤ４を第１バイポーラトランジスタＱ１という。電流源４８は、第１バイポーラトランジスタＱ１とベースが共通に接続される第２バイポーラトランジスタＱ２を含み、第２バイポーラトランジスタＱ２に流れる電流Ｉｃ１に応じた電流Ｉｃを、出力トランジスタ４６のベースに供給する。
【００２９】
第１バイポーラトランジスタＱ１は、固定電圧端子から２つめのダイオードＤ４である。電流源４８は、第２バイポーラトランジスタＱ２のエミッタと接地端子の間に設けられた第２抵抗Ｒ２と、第２バイポーラトランジスタＱ２に流れる電流をコピーするカレントミラー回路Ｑ３、Ｑ４と、を含む。電流源４８は、カレントミラー回路Ｑ３、Ｑ４の出力電流Ｉｃを、出力トランジスタ４６のベースに供給する。
【００３０】
第２バイポーラトランジスタＱ２のベース電圧は、ダイオードＤ４、Ｄ５の２段分の順方向電圧２×Ｖｆとなる。したがって、第２抵抗Ｒ２には順方向電圧Ｖｆが印加される。第２抵抗Ｒ２および第２バイポーラトランジスタＱ２には、Ｖｆ／Ｒ２で与えられる電流Ｉｃ１が流れる。トランジスタＱ３、Ｑ４はＰＮＰ型バイポーラトランジスタであって、カレントミラー回路を構成し、電流Ｉｃ１を定数倍した電流Ｉｃを出力トランジスタ４６のベースへと出力する。
【００３１】
第３抵抗Ｒ３は、第１バイポーラトランジスタＱ１のベース（ダイオードＤ４のアノード）と出力トランジスタ４６のベースの間に設けられる。
【００３２】
図２のクランプ回路４０によれば、ダイオードの順方向電圧Ｖｆに比例した電流Ｉｃを、出力トランジスタ４６のベースに供給することができる。
電流源４８をダイオードＤ１〜Ｄ５とは無関係にバンドギャップレギュレータなどを利用して構成した場合について検討する。この場合、バンドギャップレギュレータに過電圧が印加されないように、バンドギャップレギュレータを出力端子４４側に設ける必要があるが、そうすると、バンドギャップレギュレータが起動せずに、出力トランジスタ４６に電流Ｉｃを供給できないおそれがある。これに対して、図２のクランプ回路では、入力電圧Ｖｄｃをクランプするためのダイオードを利用して電流Ｉｃを生成するため、クランプ回路４０が動作するときには、安定的に電流Ｉｃを出力トランジスタ４６のベースに供給できる。
【００３３】
別の観点から見れば、電流源４８は、ダイオードＤ１〜Ｄ５に電圧降下が発生しているときのみ動作し、それ以外のときは動作しないため、不要な消費電力を低減できる。
【００３４】
次に、図２のクランプ回路４０のアプリケーションの一例を説明する。図３は、図２のクランプ回路４０を利用した過電圧保護回路１００およびそれを用いた電子機器１０００の構成を示す回路図である。
【００３５】
電子機器１０００は、たとえば携帯電話端末や、ＰＤＡ、ノート型ＰＣなどの電池駆動型の情報端末機器である。電子機器１０００は、過電圧保護回路１００、充電回路１１２および電池１１４を備える。電子機器１０００はその他に、図示しないＣＰＵ（Central Processing Unit）、ＤＳＰ(Digital Signal Processor)、液晶パネルをはじめとするデジタル回路、アナログ回路を備える。
【００３６】
電池１１４は、リチウムイオンやＮｉＣｄ（ニッケルカドミウム）電池などの２次電池であり、その電池電圧Ｖｂａｔが、電子機器１０００のその他の回路ブロックへと供給される。
【００３７】
電子機器１０００は、外部電源１１０が着脱可能なコネクタ２０２を備える。外部電源１１０は、たとえば商用交流電圧を直流電圧に変換するＡＣアダプタや、車載バッテリ等の電圧を降圧するＤＣ／ＤＣコンバータ、ＵＳＢ電源や乾電池を利用した緊急用電源である。外部電源１１０は電池１１４に対して直流の電源電圧Ｖｄｃを供給する。
【００３８】
過電圧保護回路１００は、入力端子１０２、出力端子１０４を備え、ひとつの半導体基板上に一体集積化されている。過電圧保護回路１００は、入力電圧Ｖｄｃが所定の過電圧しきい値電圧Ｖｏｖｐより大きいとき、負荷である充電回路１１２に対する電圧供給を停止する。
【００３９】
過電圧保護回路１００は、スイッチトランジスタＭ１、チャージポンプ回路１０、過電圧監視部２０、クランプ回路４０を備える。
【００４０】
スイッチトランジスタＭ１は、ＮチャンネルＭＯＳＦＥＴであって入力端子１０２と出力端子１０４の間に設けられる。ここでは便宜的にスイッチトランジスタＭ１の出力端子１０４側の端子をソース、入力端子１０２側の端子をドレインと称する。スイッチトランジスタＭ１のバックゲートはソースに接続される。
【００４１】
クランプ回路４０は、入力電圧Ｖｄｃを所定のクランプ電圧Ｖｃｌ以下にクランプする。以下、クランプ回路４０の出力電圧をクランプ入力電圧Ｖｄｃ２と称す。
【００４２】
クランプ電圧Ｖｃｌは、スイッチトランジスタＭ１のゲートソース間耐圧をＶｇｓｔ、チャージポンプ回路１０の昇圧率をαとするとき、（α−１）×Ｖｇｓｔより低く設定される。
【００４３】
チャージポンプ回路１０は、クランプ回路４０の出力電圧Ｖｄｃ２を昇圧し、スイッチトランジスタＭ１のゲートに出力する。チャージポンプ回路１０の昇圧率αは、スイッチトランジスタＭ１がフルオンするように設定する。スイッチトランジスタＭ１がフルオンする条件は、スイッチトランジスタＭ１のゲートソース間しきい値電圧Ｖｔを用いて、
α×Ｖｄｃ２−Ｖｄｃ≧Ｖｔ
である。Ｖｄｃ２≒Ｖｄｃと近似すれば、
α≧Ｖｔ／Ｖｄｃ＋１
を得る。たとえば、Ｖｔ＝５Ｖに対して、入力電圧Ｖｄｃが５Ｖ以上で入力される場合、昇圧率２倍のチャージポンプ回路を利用すればよい。ただしチャージポンプ回路１０の昇圧率は任意であり、昇圧率が切りかえ可能であってもよい。
【００４４】
過電圧監視部２０は、入力電圧Ｖｄｃを所定の過電圧しきい値電圧Ｖｏｖｐと比較し、比較結果に応じた制御信号Ｓ１を出力する。過電圧監視部２０は、入力電圧Ｖｄｃが過電圧しきい値電圧Ｖｏｖｐより低いとき、チャージポンプ回路１０に昇圧動作を指示する。反対に入力電圧Ｖｄｃが過電圧しきい値電圧Ｖｏｖｐより高いとき、チャージポンプ回路１０に昇圧動作の停止を指示する。
【００４５】
図３の過電圧保護回路１００によれば、入力電圧Ｖｄｃが過電圧しきい値電圧Ｖｏｖｐを超えると、スイッチトランジスタＭ１のゲート電圧Ｖｇが印加されず、入力端子１０２と出力端子１０４間がスイッチトランジスタＭ１によって遮断される。つまりスイッチ素子としてＮチャンネルＭＯＳＦＥＴを用い、ゲート電圧をチャージポンプ回路によって供給することにより、過電圧保護を実現できる。ＮチャンネルＭＯＳＦＥＴは、同等の性能を有するＰチャンネルＭＯＳＦＥＴに比べて高耐圧であり、また小面積であるため、ＰチャンネルＭＯＳＦＥＴを用いた過電圧保護回路に比べて耐圧や面積を改善できる。
【００４６】
また、チャージポンプ回路１０の昇圧対象である入力電圧Ｖｄｃを、クランプ回路４０によってクランプすることにより、スイッチトランジスタＭ１のゲート電圧Ｖｇが過電圧となるのを抑制できる。半導体製造プロセスによっては、ＮチャンネルＭＯＳＦＥＴであっても、ゲートソース間耐圧が低い場合があるため、ゲート電圧Ｖｇを抑制することによって、ゲートソース間に過電圧が印加されるのを防止できる。これによってスイッチトランジスタＭ１のゲートソース間耐圧によって設計条件を拘束されなくなるため、半導体製造プロセスの選択の自由度が高まるという利点がある。
【００４７】
図４は、図３の過電圧保護回路１００の変形例を示す回路図である。図４の過電圧保護回路１００ａは、図３の構成に加えてさらに過電流検出回路６０を備える。図４において、図３と共通する回路ブロックは省略される。
【００４８】
過電流検出回路６０は、検出トランジスタＭ２、第１トランジスタ６２、第２トランジスタ６４、バイアス回路６６、電圧比較部７０を含む。
検出トランジスタＭ２はスイッチトランジスタＭ１と同型のトランジスタ、すなわちＮチャンネルＭＯＳＦＥＴであって、ゲートがスイッチトランジスタＭ１のゲートと共通に接続され、ドレインが過電圧保護回路１００ａの入力端子１０２に接続される。スイッチトランジスタＭ１、検出トランジスタＭ２のサイズ比を、１：αとする。たとえばα＝１／１０００程度とする。
【００４９】
第１トランジスタ６２は、ＰチャンネルＭＯＳＦＥＴであって、一端（ソース）がスイッチトランジスタＭ１のソースに接続される。第２トランジスタ６４は第１トランジスタ６２と同型のトランジスタ、つまりＰチャンネルＭＯＳＦＥＴであって、制御端子（ゲート）が第１トランジスタ６２と共通に接続され、一端（ソース）が検出トランジスタＭ２のソースに接続される。第１トランジスタ６２のゲートは、そのドレインとも接続される。
【００５０】
第４抵抗Ｒ４は、第２トランジスタ６４の他端（ドレイン）と接地端子の間に設けられる。電圧比較部７０は、第４抵抗Ｒ４の電圧降下Ｖｘを過電流しきい値に対応する所定のしきい値電圧（過電圧しきい値電圧）Ｖｏｃｐと比較する。
【００５１】
たとえば電圧比較部７０は、トランジスタ７２、抵抗７４、バッファ７６を含む。第４抵抗Ｒ４の電圧降下Ｖｘが、トランジスタ７２のベースエミッタ間順方向電圧Ｖｆより小さいとき、トランジスタ７２はオフ、大きいときトランジスタ７２はオンとなる。つまり過電圧しきい値電圧Ｖｏｃｐ＝Ｖｆとなる。
【００５２】
トランジスタ７２のコレクタ電圧は、Ｖｘ＞Ｖｆのときローレベル、Ｖｘ＜Ｖｆのときハイレベルとなる。バッファ７６は、トランジスタ７２のコレクタ電圧に応じたカレントリミット信号Ｓｃを出力する。カレントリミット信号Ｓｃは、過電流状態においてハイレベルとなる。なお電圧比較部７０は電圧降下Ｖｘを所定の基準電圧と比較するコンパレータを用いて構成してもよい。
【００５３】
つまり過電流検出回路６０は、検出電流Ｉｄｅｔが、
Ｉｏｃｐ＝Ｖｏｃｐ／Ｒ４＝Ｖｆ／Ｒ４
で与えられるリミットレベルを超えると、過電流状態と判定する。
【００５４】
バイアス回路６６は、第１トランジスタ６２の他端（ドレイン）に接続され、第１トランジスタ７２にクランプ回路４０の出力電圧Ｖｄｃ２に応じたバイアス電流Ｉｂｉａｓを供給する。つまり、バイアス回路６６により生成されるバイアス電流Ｉｂｉａｓは、クランプ回路４０の出力電圧Ｖｄｃ２に応じて変化する。したがって出力電圧Ｖｄｃ２がクランプされると、バイアス電流Ｉｂｉａｓは入力電圧Ｖｄｃによらずに一定値となる。
【００５５】
検出トランジスタＭ２とスイッチトランジスタＭ１はゲートおよびソースが互いに共通に接続されるため、検出トランジスタＭ２にはスイッチトランジスタＭ１に流れる電流、つまり過電圧保護回路１００aの出力電流Ｉｏｕｔに比例した検出電流Ｉｄｅｔが流れる。第４抵抗Ｒ４には、検出電流Ｉｄｅｔに比例した電圧降下Ｖｘ（＝Ｒ４×Ｉｄｅｔ）が発生する。
【００５６】
スイッチトランジスタＭ１および検出トランジスタＭ２のドレイン電圧は、第１トランジスタ６２および第２トランジスタ６４によって調節される。
【００５７】
この回路によれば、入力電圧Ｖｄｃが増加しても、第１トランジスタ６２に流れるバイアス電流はある値でクランプされる。その結果、入力電圧Ｖｄｃの変動に対する第１トランジスタ６２および第２トランジスタ６４のバイアス状態の変動を抑制し、第４抵抗Ｒ４に生ずる電圧降下Ｖｘと検出トランジスタに流れる電流との間に良好なリニアリティを持たせることができる。
【００５８】
バイアス回路６６は、第３トランジスタ６７、第４トランジスタ６８、第５トランジスタ６９、第５抵抗Ｒ５を含む。第３トランジスタ６７〜第５トランジスタ６９はＮＰＮ型バイポーラトランジスタである。
【００５９】
第３トランジスタ６７は、第１トランジスタ６２の他端（ドレイン）と接地端子の間に設けられる。第４トランジスタ６８は、制御端子（ベース）が第３トランジスタの制御端子と共通に接続され、カレントミラー回路を構成する。第５抵抗Ｒ５は、第４トランジスタ６８の高電位側の端子（コレクタ）とクランプ回路４０の出力端子の間に設けられる。
第４トランジスタ６８のコレクタとクランプ回路４０の間には、第５抵抗Ｒ５と直列に、第５トランジスタ６９が設けられる。第５トランジスタ６９はベースコレクタ間が接続され、ダイオードとして機能する。
【００６０】
第５抵抗Ｒ５には、Ｖｄｃ２−２×Ｖｆの電圧が印加される。第５抵抗Ｒ５を含む経路には、電流（Ｖｄｃ２−２×Ｖｆ）／Ｒ５が流れる。この電流がカレントミラー回路（６７、６８）によってコピーされ、バイアス電流Ｉｂｉａｓとして第１トランジスタ６２に供給される。
【００６１】
図４の過電圧保護回路１００ａの動作を説明する。図５は、入力電圧Ｖｄｃに対するクランプ回路４０の出力電圧Ｖｄｃ２およびバイアス電流Ｉｂｉａｓ、およびリミット電流の関係を示す図である。
【００６２】
図４の効果をより明確とするために、バイアス回路６６に対してクランプ回路４０の出力電圧Ｖｄｃ２ではなく、入力電圧Ｖｄｃを与えた場合の動作を説明する。このときのバイアス電流Ｉｂｉａｓ’は破線で示される。図示のごとく、入力電圧Ｖｄｃが大きくなると、バイアス電流Ｉｂｉａｓ’も増加していく。
【００６３】
バイアス電流Ｉｂｉａｓ’が大きくなりすぎると（図４の領域（ＩＩ））、第１トランジスタ６２と第２トランジスタ６４のゲートソース間電圧Ｖｇｓ１、Ｖｇｓ２にアンバランスが発生し、スイッチトランジスタＭ１、検出トランジスタＭ２のソース電圧が不一致となる。その結果、同一の出力電流Ｉｏｕｔに対する検出電流Ｉｄｅｔの値が小さくなるため、見かけ上のリミットレベルＩｏｃｐ’が大きくなる。
【００６４】
反対に入力電圧Ｖｄｃが低い減電圧状態（図４の領域（Ｉ））では、バイアス電流Ｉｂｉａｓ’が大きいと、見かけ上のリミットレベルＩｏｃｐ’が低下してしまう。
【００６５】
これに対して図４の過電流検出回路６０は、バイアス電流Ｉｂｉａｓをクランプすることにより、入力電圧Ｖｄｃが大きな領域でバイアス電流Ｉｂｉａｓの増加が抑制される。その結果、リミットレベルＩｏｃｐを一定に保つことができる。
【００６６】
また、図４の過電流検出回路６０では、バイアス電流Ｉｂｉａｓが、Ｉｂｉａｓ’よりも１Ｖｆに相当する電流量だけ小さくなっている。その結果、減電圧状態でのリミットレベルＩｏｃｐの減少を抑制できる。
【００６７】
このように、図４の過電圧保護回路１００ａによれば、バイアス電流Ｉｂｉａｓをクランプすることにより、入力電圧Ｖｄｃが大きい過電圧状態におけるリミットレベルＩｏｃｐの変動を抑制できる。
【００６８】
また、入力電圧Ｖｄｃが小さい減電圧状態において、ダイオード（第５トランジスタ６９）を利用してバイアス電流Ｉｂｉａｓを低く設定することにより、リミットレベルＩｏｃｐの変動を抑制できる。減電圧時のリミットレベルは、第５抵抗Ｒ５と直列に接続されるダイオードの段数によって調節できる。
【００６９】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００７０】
実施の形態では、過電圧保護回路１００と充電回路１１２を別々のＩＣとして構成する場合を説明したが、これらを一体として、電源管理ＩＣとして構成してもよい。あるいは反対に過電圧保護回路１００をディスクリート素子で構成してもよい。
【００７１】
実施の形態では、クランプ回路４０を、図１の過電圧保護回路１００や図４の過電圧保護回路１００ａに利用する場合を説明したが、その用途は限定されない。
【００７２】
以上、実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。
【図面の簡単な説明】
【００７３】
【図１】クランプ回路の構成を示す回路図である。
【図２】実施の形態に係るクランプ回路の構成を示す回路図である。
【図３】図２のクランプ回路を利用した過電圧保護回路およびそれを用いた電子機器の構成を示す回路図である。
【図４】図３の過電圧保護回路の変形例を示す回路図である。
【図５】入力電圧Ｖｄｃに対するクランプ回路の出力電圧およびバイアス電流およびリミット電流の関係を示す図である。
【符号の説明】
【００７４】
１００…過電圧保護回路、１０２…入力端子、１０４…出力端子、１１０…外部電源、１１２…充電回路、１１４…電池、Ｍ１…スイッチトランジスタ、１０…チャージポンプ回路、２０…過電圧監視部、４０…クランプ回路、４２…入力端子、４４…出力端子、４６…出力トランジスタ、４８…電流源、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…第３抵抗、Ｑ１…第１バイポーラトランジスタ、Ｑ２…第２バイポーラトランジスタ、６０…過電流検出回路、６２…第１トランジスタ、６４…第２トランジスタ、６６…バイアス回路、６７…第３トランジスタ、６８…第４トランジスタ、６９…第５トランジスタ、７０…電圧比較部、７２…トランジスタ、７４…抵抗、７６…バッファ、Ｍ２…検出トランジスタ、Ｒ４…第４抵抗、Ｒ５…第５抵抗、１０００…電子機器。
【図１】
2009104455.tif 000003
【図２】
2009104455.tif 000004
【図３】
2009104455.tif 000005
【図４】
2009104455.tif 000006
【図５】
2009104455.tif 000007
【手続補正書】
【提出日】平成20年9月17日(2008.9.17)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2009104455.tif 000008