(57)【要約】      （修正有）【課題】アンダーフィル剤の流出を確実に防止することのできる半導体装置及びその製造方法を提供する。【解決手段】基板１と、前記基板上にフリップチップ実装された半導体チップと、前記基板と前記半導体チップとの間を埋めるアンダーフィルと、を具備し、前記基板上には、前記半導体チップの搭載されるチップ搭載領域２０と、前記チップ搭載領域の外部に配置され、電極パッド１２の設けられた電極パッド領域３０と、前記チップ搭載領域と前記電極パッド領域との間に設けられたダム領域４０とが設けられ、前記ダム領域には、複数のダム用突起が、複数列に配置されている。【選択図】図４
2009177061.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上にフリップチップ実装された半導体チップと、
前記基板と前記半導体チップとの間を埋めるアンダーフィルと、
を具備し、
前記基板上には、
前記半導体チップの搭載されるチップ搭載領域と、
前記チップ搭載領域の外部に配置され、電極パッドの設けられた電極パッド領域と、
前記チップ搭載領域と前記電極パッド領域との間に設けられたダム領域とが設けられ、
前記ダム領域には、複数のダム用突起が、複数列に配置されている
半導体装置。
【請求項２】
請求項１に記載された半導体装置であって、
前記複数のダム用突起は、千鳥状に配置されている
半導体装置。
【請求項３】
請求項１又は２に記載された半導体装置であって、
前記複数のダム用突起の各々の直径は、５０μｍ以上、２００μｍ以下である
半導体装置。
【請求項４】
請求項１乃至３のいずれかに記載された半導体装置であって、
前記複数のダム用突起の密度は、２（個／ｍｍ２）〜５０（個／ｍｍ２）である
半導体装置。
【請求項５】
請求項１乃至４のいずれかに記載された半導体装置であって、
更に、
前記電極パッドを被覆しないように、前記半導体チップ及び前記ダム用突起を被覆する封止剤
を具備する
半導体装置。
【請求項６】
半導体チップをフリップ実装するためのチップ搭載領域と、
前記チップ搭載領域の外側に配置され、電極パッドの設けられた電極パッド領域と、
前記チップ搭載領域と前記電極パッド領域との間に設けられたダム領域と、
を具備し、
前記ダム領域には、複数のダム用突起が複数列で配列されている
プリント配線板。
【請求項７】
請求項６に記載されたプリント配線板であって、
前記チップ搭載領域には、前記半導体チップと電気的に接続されるためのバンプが形成されている
プリント配線板。
【請求項８】
チップ搭載領域と、前記チップ搭載領域の外側に配置された電極パッド領域と、前記チップ搭載領域と前記電極パッド領域との間に設けられたダム領域とを有する基板を用意する工程と、
前記電極パッド領域に電極パッドを形成する工程と、
前記ダム領域内に、複数のダム用突起を複数列で配列する工程と、
前記チップ搭載領域に、前記半導体チップを搭載する工程と、
前記搭載する工程の後に、前記基板と前記半導体チップとの間にアンダーフィルを供給する工程と、
を具備する
半導体装置の製造方法。
【請求項９】
請求項８に記載された半導体装置の製造方法であって、
前記チップ搭載領域は、矩形状であり、
前記ダム領域は、前記チップ搭載領域の第１辺と対向する前記電極パッド領域との間に設けられ、
前記供給する工程は、前記第１辺から前記アンダーフィルを供給する工程を含む
半導体装置の製造方法。
【請求項１０】
請求項８又は９に記載された半導体装置の製造方法であって、
前記搭載する工程は、前記基板上に前記半導体チップを搭載するためのバンプを形成する工程と、前記バンプを形成する工程の後に前記半導体チップを前記基板上に載せる工程とを備え、
前記配列する工程は、前記バンプを形成する工程と同一工程で前記複数のダム用突起を形成する工程を含む
半導体装置の製造方法。
【請求項１１】
請求項８乃至１０のいずれかに記載された半導体装置の製造方法であって、
前記配列する工程は、前記複数のダム用突起を千鳥状に配置する工程を含む
半導体装置の製造方法。
【請求項１２】
請求項８乃至１１のいずれかに記載された半導体装置の製造方法であって、
前記配列する工程は、前記複数のダム用突起を、各々の直径が５０μｍ以上、２００μｍ以下となるように、配置する工程を含む
半導体装置の製造方法。
【請求項１３】
請求項７乃至１２のいずれかに記載された半導体装置の製造方法であって、
更に、
前記供給する工程の後に、前記半導体チップ及び前記複数のダム用突起が封止されるように、封止剤を配置する工程、
を具備する
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、特に、基板上に半導体チップがフリップチップ実装された半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、電子部品を高密度化を実現するために、フリップチップ実装の重要性が高まっている。フリップチップ実装は、半導体チップの電極形成面を基板と対向させ、バンプを介して半導体チップを基板上に実装する手法である。基板と半導体チップとの電気的接続に要する領域が半導体チップ面積以下にできるので、高密度実装が可能となる。
【０００３】
図１は、フリップチップ実装により、半導体チップを基板に実装するときの様子を示す説明図である。基板１０１上に、バンプ１０２を介して、半導体チップ２００が搭載されている。基板１０１には、半導体チップ２００の搭載領域とは別の場所に、電極パッド１０３が設けられている。基板１０１と半導体チップ２００との間には、バンプ１０２による隙間が生じる。このすき間を埋めるため、基板１０１と半導体チップ２００との間にアンダーフィル剤１０４がにより充填される。アンダーフィル剤１０４を充填するとき、アンダーフィル剤１０４の供給量が多いと、図２に示されるように、半導体チップ２００の搭載される領域の外部にアンダーフィル剤１０４が広がってしまう。また、半導体チップ２００と基板１０１との間のギャップが狭くても、同様にアンダーフィル剤が広がってしまう。広がったアンダーフィル剤１０４が電極パッド１０３などを覆ってしまうと、電極パッド１０３における電気的接合が妨げられ、信頼性を落としてしまうことになる。
【０００４】
関連して、特許文献１（実開平６−３１１５０号公報）には、プリント配線基板上に実装した半導体回路素子の周囲に、ボンディングパッドを封止する樹脂の流れ止めるための第１のカードリングを設けることと、第１のガードリングの外周の所望の位置に第１のガードリングを乗り越えてあふれ出した樹脂の流れるための第２のガートリングを設けることとが記載されている。
【０００５】
また、特許文献２（特開２００３−９２３７４号公報）には、絶縁膜を介して配線基板に半導体チップの実装された半導体装置において、半導体チップと電極との間の絶縁膜に溝を設けることが記載されている。
【０００６】
また、特許文献３（特開２００６−２３７３６７号公報）には、エリアアレイの搭載領域の外周を取り囲むように配置した導体パターンと、この導体パターンに積層された熱溶融はんだ層と、導体パターンと熱溶融はんだ層とで堰塞されることによりエリアアレイの搭載領域に略充填されたアンダーフィルとを備えるプリント配線板が記載されている。
【０００７】
また、特許文献４（特開２００５−２７６８７９号公報）には、アンダーフィル材の流出を確実に防止するための技術が記載されている。この特許文献４には、チップ実装領域とチップ実装領域との間にダムが設けられた実装基板と、実装基板のチップ実装領域にフリップチップ実装された半導体チップと、実装基板と半導体チップとの間に充填されたアンダーフィル材とを備え、チップ実装領域の所定の辺とその所定の辺に対応するダムとの間の距離が、チップ実装領域の他の辺に対応するダムとの間の距離よりも長いことを特徴とする半導体装置が記載されている。
【０００８】
【特許文献１】実開平６−３１１５０号公報
【特許文献２】特開２００３−９２３７４号公報
【特許文献３】特開２００６−２３７３６７号公報
【特許文献４】特開２００５−２７６８７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、既述の技術を用いても、アンダーフィル剤の流出を確実に防止することは難しかった。
従って、本発明の目的は、アンダーフィル剤の流出を確実に防止することのできる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
以下に、［発明を実施するための最良の形態］で使用する括弧付き符号を用いて、課題を解決するための手段を説明する。これらの符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために付加されたものであり、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１１】
本発明に係る半導体装置は、基板と、基板上にフリップチップ実装された半導体チップと、基板と前記半導体チップとの間を埋めるアンダーフィルとを具備する。基板上には、前記半導体チップの搭載されるチップ搭載領域と、前記チップ搭載領域の外部に配置され、電極パッドの設けられた電極パッド領域と、前記チップ搭載領域と前記電極パッド領域との間に設けられたダム領域とが設けられている。前記ダム領域には、複数のダム用突起が複数列で配列されている。
この発明によれば、注入時に流出したアンダーフィルは、複数のダム用突起により表面張力を受け、堰き止められる。この際、複数のダム用突起が複数列で配置されているので、半導体チップ側に近い側の列をアンダーフィルが乗り越えても、次の列によりアンダーフィルが堰き止められる。また、複数列で配置されていることにより、更に過剰にアンダーフィル剤が流出したとしても、アンダーフィルがダム領域の全域で蓄えられる。すなわち、流出したアンダーフィルは、ダム領域で保持されることによって、堰き止められる。これにより、より確実にアンダーフィルを堰き止めることができる。
【００１２】
本発明に係るプリント配線板は、半導体チップをフリップ実装するためのチップ搭載領域と、前記チップ搭載領域の外側に配置され、電極パッドの設けられた電極パッド領域と、前記チップ搭載領域と前記電極パッド領域との間に設けられたダム領域とを具備する。ダム領域には、複数のダム用突起が複数列で配列されている。
【００１３】
本発明に係る半導体装置の製造方法は、チップ搭載領域と、前記チップ搭載領域の外側に配置された電極パッド領域と、前記チップ搭載領域と前記電極パッド領域との間に設けられたダム領域とを有する基板を用意する工程と、前記電極パッド領域に電極パッドを形成する工程と、前記ダム領域内に、複数のダム用突起を複数列で配列する工程と、前記チップ搭載領域に、前記半導体チップを搭載する工程と、前記搭載する工程の後に、前記基板と前記半導体チップとの間にアンダーフィルを供給する工程とを具備する。
【発明の効果】
【００１４】
本発明によれば、アンダーフィル剤の流出を確実に防止することのできる半導体装置及びその製造方法が提供される。
【発明を実施するための最良の形態】
【００１５】
図面を参照しつつ、本発明の実施形態について説明する。半導体装置に対する小型化の要求を満たすための技術として、ＣＰＵやメモリなどの複数機能を１つの半導体チップに収めるシステム・オン・チップ（ＳｏＣ）技術、複数の半導体チップを１つのパッケージに収めるシステム・イン・パッケージ（ＳｉＰ）技術、及び複数の半導体パッケージを積層し直接接続するパッケージ・オン・パッケージ（ＰｏＰ）技術などが知られている。本実施形態では、半導体装置として、ＰｏＰ構造におけるベースパッケージを一例として説明する。
【００１６】
図３は、本実施形態に係る半導体装置を示す概略断面図である。この半導体装置は、配線基板１（プリント配線板）と、半導体チップ２と、アンダーフィル３と、封止剤５とを備えている。配線基板１上には複数のバンプ１１と、複数のダム用突起１３と、複数の電極パッド１２とが設けられている。半導体チップ２は複数のバンプ１１を介して配線基板１上に実装されている。アンダーフィル３は、樹脂製であり、半導体チップ２と配線基板１との間に充填されている。半導体チップ２及び複数のダム用突起１３は、樹脂製の封止剤５により、封止されている。
【００１７】
図４は、配線基板１を示す平面図である。配線基板１には、チップ搭載領域２０と、電極パッド領域３０と、ダム領域４０とが設けられている。
【００１８】
チップ搭載領域２０は、矩形状である。チップ搭載領域２０には、複数のバンプ１１が形成されている。複数のバンプ１１は、半導体チップ２との電気的接続を行うために設けられている。
【００１９】
電極パッド領域３０は、チップ搭載領域２０を取り囲むように、枠状に設けられている。電極パッド領域３０は、チップ搭載領域２０から離れた位置に設けられている。電極パッド領域３０には、複数の電極パッド１２が設けられている。複数の電極パッド１２は、このＰｏＰ構造のベースパッケージを、上に積層される半導体パッケージと電気的に接続するために設けられており、ＰｏＰランドとも言われる。
【００２０】
ダム領域４０は、チップ搭載領域２０の一辺（第１辺２１）と、第１辺２１に対向する電極パッド領域３０との間に設けられている。ダム領域４０には、アンダーフィル充填時におけるアンダーフィルの流出防止を目的として、複数のダム用突起１３が配置されている。複数のダム用突起１３は、複数列で配置されている。具体的には、第１辺２１に沿う列が、第１辺２１から電極パッド領域３０に向かって複数列に並んでいる。また、ダム領域４０とチップ搭載領域２０との間には、アンダーフィルを注入するための隙間が設けられている。
【００２１】
このような複数のダム用突起１３は、充填時に流出したアンダーフィルに対して表面張力を加え、堰き止める。この際、複数のダム用突起が複数列で配置されているので、半導体チップ側に近い側の列をアンダーフィルが乗り越えても、次の列によりアンダーフィルが堰き止められる。また、流出したアンダーフィルは、ダム領域４０に染み込むようにして蓄えられる。これにより、アンダーフィルがより確実に堰き止めることができる。
【００２２】
図５は、ダム領域４０の拡大図であり、複数のダム用突起１３の配列を示している。図５には、列方向と行方向との関係が示されている。複数のダム用突起１３の各々は、千鳥状に配列されている。千鳥状で複数のダム用突起１３を配置すれば、流出したアンダーフィルに十分な表面張力を与えた上で、ダム領域４０に染み込ませて蓄えることができる。
【００２３】
アンダーフィルを堰き止めるための表面張力を大きくするためには、複数のダム用突起１３を細長くし、密に配置することが望ましいと考えられる。ダム用突起１３を樹脂により形成するのであれば、粘度の高いものを用い、突起をなるべく、高く、細く、狭間隔で配列することが望ましいと考えられる。但し、ダム用突起１３を密に配置しすぎると、アンダーフィルがダム領域４０に染み込みにくくなり、電極パッド形成領域３０側に乗り越え易くなることがある。
このような観点から、複数のダム用突起１３における列と列との距離ｂ（図５中、ｂ）は、１００μｍ以上５００μｍ以下であることが好ましい。なお、ここでの距離ｂは、各ダム用突起１３の中心を基準とした距離としている。この距離ｂが１００μｍよりも短いと、アンダーフィルがダム領域４０に染み込まず、ダム領域４０を乗り越えてしまい易くなる。一方この距離ｂが５００μｍよりも長いと、表面張力が十分にアンダーフィルに加えられず、ダム領域３０から電極パッド形成領域３０側へアンダーフィルが染み出し易くなる。また、同様の観点から、複数のダム用突起からなる行と行と距離（図５中、ａ）は、１００μｍ以上、５００μｍ以下であることが好ましい。
さらに同様の観点から、複数のダム用突起１３の各々は、直径が５０μｍ以上２００μｍ以下であることが好ましい。
また、ダム用突起１３は、直径が５０μｍ以上２００μｍ以下である場合に、２（個／ｍｍ２）〜５０（個／ｍｍ２）の密度で配置されていることが好ましい。密度が２（個／ｍｍ２）より小さいと、アンダーフィルがダム領域４０に染み込まず、ダム領域４０を乗り越えてしまい易くなる。密度が５０（個／ｍｍ２）よりも大きいと、表面張力が十分にアンダーフィルに加えられず、ダム領域３０から電極パッド形成領域３０側へアンダーフィルが染み出し易くなる。
【００２４】
各ダム用突起１３は、例えば、はんだや樹脂により形成されている。
例えば、はんだで各ダム用突起１３を形成する場合、その形成方法として、はんだペーストを印刷する方法、及びノズルから塗布する方法などを用いることができる。
印刷によって形成する場合、各ダム用突起１３の数、サイズ、配列間隔、及び配列パターンは、印刷マスクにより一意に決まる。また、チップ搭載領域２０における複数のバンプ２１がはんだバンプである場合には、バンプ２１を形成する工程と同一工程で各ダム用突起１３を形成することができる。従って、ダム用突起１３を形成するために工程を追加する必要がなく、生産性を落とすことはない。
一方、ノズルから塗布する方法は、印刷マスクを用意する必要がないので、ダム領域４０における複数のダム用突起１３の配置パターンを容易に変更することができる。したがって、複数のダム用突起１３を最適なパターンで配置しやすくなる。
【００２５】
ダム領域４０の幅（第１辺２１から対向する電極形成領域３０へ向かう方向の幅）は、アンダーフィルを確実に堰き止める観点から、０．３ｍｍ以上、０．５ｍｍ以下であることが好ましい。その幅が０．３ｍｍより小さいと、アンダーフィルがダム領域４０を超えて電極形成領域３０へ流出し易くなる。一方、その幅が０．５ｍｍより大きいと、パッケージサイズが大きくなってしまう傾向にある。
【００２６】
ダム領域４０とチップ搭載領域２０との間の隙間の幅は、０．６ｍｍ以上、０．８ｍｍ以下であることが好ましい。その隙間の幅が０．６ｍｍより小さいと、アンダーフィルを正確に供給することが難しくなる。一方、その隙間の幅が０．８ｍｍより大きいと、パッケージサイズが大きくなってしまう傾向にある。
【００２７】
次に、本実施形態に係る半導体装置の製造方法について説明する。
【００２８】
まず、図３を用いて説明した配線基板１を形成する。次に、少なくとも片面に電極の形成された半導体チップ２を用意し、チップ搭載領域２０に搭載する。このとき、半導体チップ２の電極形成面を配線基板１と対向させて、フリップチップ実装する。
【００２９】
次に、図６に示されるように、半導体チップ２と配線基板１との間に形成されたバンプ１１による隙間を埋めるため、アンダーフィル樹脂３を充填する。この際、ディスペンサ４を用いて、チップ搭載領域２０の第１辺２１とダム領域４０との間から、アンダーフィル樹脂３を注入する。アンダーフィル樹脂３は、毛細管現象により、半導体チップ２と配線基板１との隙間を埋める。
【００３０】
この際、配線基板１と半導体チップ２の間のギャップに対して少量のアンダーフィル樹脂が塗布された場合には、図７に示されるように、アンダーフィル樹脂３は外側に向かって広がる前に半導体チップ２の下部へ浸透する。その後、半導体チップ２及びダム領域４０の複数のダム用突起１３が被覆されるように、封止用の樹脂を供給する。これにより、図３で示したような構造の半導体装置が得られる。
【００３１】
しかし、半導体装置を大量生産する際に、全ての半導体装置において、配線基板１と半導体チップ２とのギャップを同じにすることは難しい。同様に、毎回、アンダーフィル樹脂３の充填量を同じにすることも難しい。従って、配線基板１と半導体チップ２との間のギャップに対して多量のアンダーフィル樹脂３が供給されることもある。図８は、多量のアンダーフィル樹脂３が供給されたときの様子を説明するための説明図である。過剰に供給されたアンダーフィル樹脂３は、半導体チップ２の下部に浸透することができず、電極パッド領域３０側へ広がっていく。しかし、本実施形態では、ダム領域４０に複数のダム用突起１３が設けられているので、過剰に塗布されたアンダーフィル樹脂３が堰き止められる。この際、複数のダム用突起が複数列で配置されていることにより、半導体チップ側に近い側の列をアンダーフィル樹脂３が乗り越えても、次の列によりアンダーフィルが堰き止められる。また、過剰にアンダーフィル樹脂３が流出した場合でも、ダム領域４０に染み込むようにして堰き止められることとなる。よって、より確実にアンダーフィル樹脂３の流出を防止することができる。その後、図９に示されるように、半導体チップ２及びダム領域４０の複数のダム用突起１３が被覆されるように、封止用の樹脂が供給される。これにより、外観上は図３で示した構造と変わらない半導体装置が得られる。
【００３２】
以上の方法により製造された半導体装置は、更にその上に半導体パッケージが積層され、積層された半導体パッケージと電極パッド３との間が電気的に接続される。これにより、ＰｏＰ構造が形成される。
【００３３】
以上説明したように、本実施形態によれば、ダム領域４０において複数のダム用突起１３が複数列に配置されるので、ダム領域４０においてアンダーフィル樹脂を蓄えることにより、アンダーフィル樹脂の流出を防ぐことができる。このため、ダム領域４０の面積に対して、アンダーフィル樹脂の流出防止効果を高めることができ、高密度実装が可能となる。
【００３４】
尚、本実施形態では、チップ搭載領域２０の第１辺２１に対応する位置にダム領域４０が設けられる例について説明した。最もアンダーフィル樹脂３が電極パッド形成領域３０側へ到達し易いのは、アンダーフィル樹脂の供給の行われる第１辺２１である。従って、ダム領域４０は、本実施形態で説明したように、少なくとも第１辺２１に対応する位置に設けられていることが望ましい。但し、ダム領域４０は、チップ搭載領域２０の全周に対応して枠状に配置されていてもよい。
【００３５】
尚、特許文献１（実開平６−３１１５０）には、第１のガードリングと第２のガードリングとを設けた構造が開示されている。しかし、本実施形態のように複数のダム用突起１３を複数列に配置することは記載されていない。
また、特許文献２（特開２００３−９２３７４）には、溝を設けることが記載されている。しかし、本実施形態のように複数のダム用突起１３を複数列に配置することは記載されていない。
また、特許文献３（特開２００６−２３７３６７）には、突起状の熱溶融はんだ層を設けることについての記載がある。しかし、本実施形態のように複数のダム用突起１３を複数列に配置することは記載されていない。
また、特許文献４（特開２００５−２７６８７９）には、ダムを設けることについての記載がある。しかし、本実施形態のように複数のダム用突起１３を複数列に配置することは記載されていない。
【図面の簡単な説明】
【００３６】
【図１】フリップチップ実装を説明するための説明図である。
【図２】アンダーフィル樹脂の流出する様子を示す説明図である。
【図３】本発明の実施形態に係る半導体装置の概略断面図である。
【図４】配線基板１の平面図である。
【図５】ダム領域４０を示す拡大図である。
【図６】アンダーフィル樹脂を注入する際の様子を説明するための説明図である。
【図７】少量のアンダーフィル樹脂が注入されたときの様子を示す説明図である。
【図８】多量のアンダーフィル樹脂が注入されたときの様子を示す説明図である。
【図９】多量のアンダーフィル樹脂が注入されたときの半導体装置を示す概略断面図である。
【符号の説明】
【００３７】
１  配線基板
２  半導体チップ
３  アンダーフィル樹脂
４  ディスペンサ
５  オーバーモールド樹脂
１１  はんだバンプ
１２  電極パッド
１３  突起
２０  チップ搭載領域
２１  第１辺
３０  電極パッド領域
４０  ダム領域
１０１  配線基板
１０２  はんだバンプ
１０３  電極パッド
１０４  アンダーフィル剤
２００  半導体チップ
【図１】
2009177061.tif 000003
【図２】
2009177061.tif 000004
【図３】
2009177061.tif 000005
【図４】
2009177061.tif 000006
【図５】
2009177061.tif 000007
【図６】
2009177061.tif 000008
【図７】
2009177061.tif 000009
【図８】
2009177061.tif 000010
【図９】
2009177061.tif 000011