(57)【要約】【課題】階調設定の変化量に対して階調電圧の変化量が微小である場合においても、データバスラインの欠陥を容易に検出することが出来る表示パネル駆動装置を提供することを目的としている。【解決手段】保持回路と変換回路との間にセレクタ回路を設け、当該セレクタ回路に入力されるテスト信号に応じて、下位ビットのビット値を上位ビットのビット値に置換する表示パネル駆動装置。【選択図】図２
2009063621.tif 000002
【特許請求の範囲】
【請求項１】
画像データ信号が供給される複数のデータバスラインと、
前記データバスライン上の前記画像データ信号を複数ビットの表示データとして取り込んでこれを保持する保持回路と、
前記保持回路に保持されている前記表示データを変換して対応する階調電圧を生成する変換回路と、
前記階調電圧に対応した駆動電圧を生成する駆動手段と、を有する表示パネル駆動装置であって、
前記変換回路の前段に配置されて、少なくとも１つのテスト信号入力端子を介して供給されたテスト信号に応じて前記表示データの複数ビットのうちのいずれか下位ビットのビット値を上位ビットのビット値に置換するセレクタ回路を更に有することを特徴とする表示パネル駆動装置。
【請求項２】
前記上位ビットが最上位ビットであることを特徴とする請求項１記載の表示パネル駆動装置。
【請求項３】
前記下位ビットが最下位ビットであることを特徴とする請求項１又は２記載の表示パネル駆動装置。
【請求項４】
前記セレクタ回路は、複数のテスト信号入力端子を有し、前記複数のテスト信号入力端子のいずれか１を介して供給されるテスト信号に対応した下位ビットのビット値を前記上位ビットのビット値に置換することを特徴とする請求項１記載の表示パネル駆動装置。
【請求項５】
前記画像データ信号は、カラー画像データ信号であることを特徴とする請求項１乃至４のいずれか１に記載の表示パネル駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、供給された画像データ信号に基づいて表示パネルの駆動電圧を供給する表示パネル駆動装置に関するものである。
【背景技術】
【０００２】
従来からＴＦＴ液晶パネル等の薄型表示装置は、表示パネルから引き出した多数の電極と複数の液晶パネル駆動用ＬＳＩをよりコンパクト且つ高信頼性を保ち、更に低コストで接続する必要があった。
【０００３】
更に、近年においては、薄型表示装置の大型化が進んでいるために、１つのＬＳＩにおけるドライバ本数が増加し、データバスラインのレイアウトは横方向に長くなっている。かかるデータバスラインの横長のレイアウトによって、製造プロセスにおける異物によって隣接するライン間においてショート不良等の欠陥が発生しやすくなるという問題点があった。
【０００４】
データバスラインの欠陥を検出する方法として、特定の画像を表示させることにより、かかる配線欠陥箇所を特定する方法が特許文献１に開示されている。
【特許文献１】特開平４−９７６９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載されたデータバスライン欠陥の検出方法においては、画像検査時に一定の角度をもたせた縞状のパターンを表示させて画像検査を行なうことによって、データバスライン欠陥の検出を可能としている。
【０００６】
しかしながら、上述したＴＦＴ液晶パネルにおける階調設定と階調電圧との関係が図１に示されるようなγカーブを特徴とするグラフで表される場合に、かかるグラフのＸ軸中心付近においては、Ｘ軸方向の変化量に対してＹ軸方向の変化量が少ないため、データバスラインのショート不良によって最下位ビットのカラー画像データ信号の用の配線がショートしている場合には、階調電圧の差はほとんどなく欠陥部分を表示することは困難となる。
【０００７】
本発明は、以上の如き事情に鑑みてなされたものであり、階調設定の変化量に対して階調電圧の変化量が微小である場合においても、データバスラインの欠陥を容易に検出することが出来る表示パネル駆動装置を提供することを目的としている。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、画像データ信号が供給される複数のデータバスラインと、前記データバスライン上の前記画像データ信号を複数ビットの表示データとして取り込んでこれを保持する保持回路と、前記保持回路に保持されている前記表示データを変換して対応する階調電圧を生成する変換回路と、前記階調電圧に対応した駆動電圧を生成する駆動手段と、を有する表示パネル駆動装置であって、前記変換回路の前段に配置されて、少なくとも１つのテスト信号入力端子を介して供給されたテスト信号に応じて前記表示データの複数ビットのうちのいずれか下位ビットのビット値を上位ビットのビット値に置換するセレクタ回路を更に有することを特徴とする表示パネル駆動装置を提供する。
【０００９】
例えば、前記上位ビットが最上位ビットであっても良く、  前記下位ビットが最下位ビットであっても良い。
【００１０】
また、前記セレクタ回路は、複数のテスト信号入力端子を有し、前記複数のテスト信号入力端子のいずれか１を介して供給されるテスト信号に対応した下位ビットのビット値を前記上位ビットのビット値に置換することとしても良い。
【００１１】
また、例えば、前記画像データ信号は、カラー画像データ信号であっても良い。
【発明の効果】
【００１２】
本発明の表示パネル駆動装置においては、セレクタ回路を設けることによりテスト信号に応じて下位ビットのビット値を上位ビットのビット値に置換する故、データバスラインの欠陥部分を用意に検出することが出来る。
【発明を実施するための形態】
【００１３】
以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。
【実施例１】
【００１４】
図２は、本発明の１つの実施例としての階調７ビットの表示パネル駆動装置１０のブロック図である。
図２に示されているように、カラー画像データ信号を入力する７個（図２には２個のみを記載し、残りは破線で省略している）のカラー画像データ入力端子１１ａ〜１１ｇ（以下、いずれかを特定しない場合にはカラー画像データ入力端子１１と称する）のそれぞれにデータバスライン１２ａ〜１２ｇ（以下、いずれかを特定しない場合にはデータバスライン１２と称する）が対応して接続されている。なお、モノクロ階調設定に対する階調電圧がリニアな関係にないことを考慮した場合には、本実施例におけるカラー画像データ信号に代えてモノクロ画像データ信号を入力しても有効である。
【００１５】
データバスライン１２の各々と複数個（図２においては任意の数量ｘとする）設けられたフリップフロップ回路１３とが独立した７本（図２には２本のみを記載し、残りは破線で省略している）の配線１４によって接続されている。また、フリップフロップ回路１３には、所定のタイミングにてフリップフロップ回路１３からカラー画像データ信号を転送するためのシフトクロック信号を入力するシフトクロック入力端子１５が接続されている。なお、本実施例においては、配線１４は階調設定が７ビットであるために７本であるが、かかる本数に限られることはなく、階調設定のビット数に応じて配線数は変わってくるものとする。
【００１６】
フリップフロップ回路１３の各々には、７本（図２には２本のみを記載し、残りは破線で省略している）の配線１６を介してラッチ回路１７接続されている。配線１６は、カラー画像データ入力端子１１の各々にて入力されたカラー画像データ信号の各々を独立して（すなわち、ビット毎に）フリップフロップ回路１３を介して受信するために、配線１４と同様にビット数と同じ本数（本実施例においては７本）となっている。従って、配線１４と同様にビット数が異なれば配線数も異なることとなる。また、ラッチ回路１７は、ラッチ信号入力端子１８と接続している。
【００１７】
ラッチ回路１７の各々は、配線１９及びセレクタ回路２０を介してＤ／Ａコンバータ回路２１と接続されている。セレクタ回路２０の各々には、後述するビット値の置換を行なうために入力されるテスト信号のテスト信号入力端子２２が接続されている。なお、ラッチ回路１７、セレクタ回路２０及びＤ／Ａコンバータ回路２１間の配線については後ほど詳細に説明する。Ｄ／Ａコンバータ回路２１の各々には、１２８個（図１には４個のみを記載し、残りは破線で省略している）の階調電圧入力端子２３と接続されている。なお、本実施例においては、階調設定が７ビットであるゆえ階調電圧入力端子２３は１２８個となっているが、階調設定のビット数に応じて階調電圧入力端子数は異なってくる。
【００１８】
Ｄ／Ａコンバータ回路２１の各々は、配線２４を介して電圧フォロア回路２５と接続されている。電圧フォロア回路２５は、オペアンプ２６から構成されていても良い。また、電圧フォロア回路２５の各々は、ソースドライバ端子２７と接続している。
【００１９】
また、表示パネル駆動装置１０は、フリップフロップ回路１３からソースドライバ端子２７までを一つのドライバ回路として、かかるドライバ回路を複数個組み合わせた構成となっている。
【００２０】
図３は、本発明の１つの実施例としての表示パネル駆動装置におけるカラー画像データ信号の転送を表す概略図である。図３左側に記載されている名称は、各信号名である。かかるカラー画像データ信号の転送の全体的な流れについて、図３を参照しつつ詳細に説明する。なお、カラー画像データ信号のビット毎の転送については後ほど説明する。
【００２１】
図３の最上部に示されているように、先ず、一定周期のクロック信号clkが生成される。例えば、クロック信号は、水晶デバイス等の圧電デバイスであっても良い。次に、カラー画像データ入力端子１１からの入力信号に応じてカラー画像データ信号ｄｂ［６：０］が生成される。カラー画像データ信号ｄｂ［６：０］は、ソースドライバ端子２７に対応した数量のカラー画像データdata_s１〜data_sｘ（ｘは任意の自然数）から構成されている。カラー画像データdata_s１〜data_sｘは、対応するフリップフロップ回路１３へと転送されることとなる。なお、カラー画像データdata_s１〜data_sｘには、例えば、１６進法で表される数値が設定されても良い。
【００２２】
シフトクロック入力端子１５から所定のタイミングで送信されるシフトクロック信号sftck１〜sftckｘ（ｘは任意の自然数）に応じて、カラー画像データdata_s１〜data_sｘが順次（図１においてs１から順に）ラッチ回路１７へと転送される。図３に示されているように、カラー画像データdata_s１〜data_sｘの転送を破線矢印で示している。以下、カラー画像データdata_s１〜data_sｘをフリップフロップ回路１３からラッチ回路１７へ転送する信号を、Ｆ／Ｆ信号s１_a［６：０］〜sｘ_a［６：０］（ｘは任意の自然数）称する。なお、Ｆ／Ｆ信号は、カラー画像データ入力端子１１から入力されたカラー画像データ信号と区別するため名称であって、フリップフロップ回路１３から送信されるカラー画像データ信号のことである。また、シフトクロック信号は、上述した一定周期のクロック信号clkを基に生成されている。
【００２３】
ラッチ信号入力端子１８から入力されたラッチ信号latenに応じて、フリップフロップ回路１３から転送されたＦ／Ｆ信号s１_a［６：０］〜sｘ_a［６：０］の各々が７ビットの表示データdisdata_s１〜disdata_sｘとして保持された後に、７ビットの表示データdisdata_s１〜disdata_sｘがＤ／Ａコンバータ回路２１へ転送される。以下、表示データdisdata_s１〜disdata_sｘをラッチ回路１７からＤ／Ａコンバータ回路２１へ転送する信号をＬＡＴ信号lat１_a［６：０］〜latｘ_a［６：０］（ｘは任意の自然数）と称する。Ｄ／Ａコンバータ回路２１へ転送されたＬＡＴ信号lat１_a［６：０］〜latｘ_a［６：０］は、対応する階調電圧として電圧フォロア回路２５を介して表示パネルの駆動電圧としてソースドライバ端子２７から出力されることとなる。
【００２４】
次に、図４を参照しつつ、カラー画像データ信号のビット毎のデータ転送について詳細に説明する。図４は、図２の一点鎖線３で囲まれた部分（すなわち、ｉ番目のソースドライバ端子２７用のドライバ回路）である。
【００２５】
カラー画像データ入力端子１１からの入力信号に応じて生成された７ビットのカラー画像データ信号ｄｂ［０］〜ｄｂ［６］（ｄｂ［０］が最下位ビット、ｄｂ［６］が最上位ビット）の各々が、配線１４ａ〜１４ｇを介してフリップフロップ回路１３の入力端子Ｆ／ＦｉＩＮ［０］〜Ｆ／ＦｉＩＮ［６］（いずれも図示せず）へと入力される。例えば、カラー画像データ信号ｄｂ［０］は、配線１２ａを介してフリップフロップ回路１３の入力端子Ｆ／ＦｉＩＮ［０］へと入力される。その後、シフトクロック信号sfctkｉのタイミング基づいて、フリップフロップ回路１３の出力端子Ｆ／ＦｉＯＵＴ［０］〜Ｆ／ＦｉＯＵＴ［６］（いずれも図示せず）からＦ／Ｆ信号sｉ_a［０］〜sｉ_a［６］が配線１６ａ〜１６ｇを介してラッチ回路１７の入力端子latｉＩＮ［０］〜latｉＩＮ［６］（いずれも図示せず）へと入力される。例えば、Ｆ／Ｆ信号sｉ_a［０］は、配線１６ａを介してラッチ回路１７の入力端子latｉＩＮ［０］へと入力される。従って、カラー画像データ信号ｄｂ［０］〜ｄｂ［６］は、それぞれ独立した配線を介してフリップフロップ回路１３、ラッチ回路１７へと入力されることとなる。
【００２６】
ラッチ回路１７へ入力されたＦ／Ｆ信号sｉ_a［０］〜sｉ_a［６］をラッチ信号latenによって７ビットの表示データdisdata_si［０］〜disdata_sｉ［６］として保持した後に、各ビットのビット値（すなわち、各表示データのビット値）をラッチ回路１７から転送するＬＡＴ信号latｉ_a［０］〜latｉ_a［５］は、ラッチ回路１７の出力端子latｉＯＵＴ［０］〜latｉＯＵＴ［５］から配線１９ａ〜１９ｆを介してＤ／Ａコンバータ回路２１の入力端子dacｉＩＮ［０］〜dacｉＩＮ［５］へと入力される。また、最下位ビットのビット値（すなわち、表示データdisdata_si［０］のビット値）を転送するＬＡＴ信号latｉ_a［０］は、配線１９ｇを介してセレクタ回路２０へも入力される。最上位ビットのビット値（すなわち、表示データdisdata_si［６］のビット値）を転送するＬＡＴ信号latｉ_a［６］は、ラッチ回路１７の出力端子latｉＯＵＴ［６］から配線１９ｈを介してセレクタ回路２０へと入力される。
【００２７】
セレクタ回路２０へ入力されたＬＡＴ信号latｉ_a［０］及びlatｉ_a［６］は、テスト信号入力端子２２からのテスト信号に応じてＬＡＴ信号latｉ_a［０］若しくはlatｉ_a［６］のいずれか一方がセレクク回路２０から出力され、配線１９ｉを介してＤ／Ａコンバータ回路２１の入力端子dacｉＩＮ［６］へと入力される。
【００２８】
Ｄ／Ａコンバータ回路２１に入力された各ビット値（すなわち、表示データdisdata_si［０］〜［６］のビット値）に基づいて、階調電圧入力端子２３から階調電圧信号（ｖｋ０〜ｖｋ１２７のいずれか）が入力されて階調電圧が生成される。生成された階調電圧は、配線２４を介して階調電圧を電圧フォロア回路２５へ入力される。更に、電圧フォロア回路２５において、入力された階調電圧に基づいて表示パネルの駆動電圧を生成され、かかる駆動電圧がソースドライバ端子２７から出力される。
【００２９】
セレクタ回路２０は、例えば、図４に示されているようにＡＮＤ−ＮＯＲ複合ゲート４１とインバータ４２から構成されていても良い。図４に示されているような論理回路により、Ｄ／Ａコンバータ回路２１の入力端子dacｉＩＮ［６］に入力される信号は、latｉＯＵＴ［０］及びテスト信号入力端子２２の入力信号の論理積とlatｉＯＵＴ［６］の入力信号及びテスト信号入力端子２２の入力信号否定の論理積と否定論理和を更に否定した値に対応した信号である。
【００３０】
セレクタ回路２０が上述した論理回路をなすことによって、図５に示される真理値表が得られる。図５に示されているように、テスト信号が“０”の場合（すなわち、テスト信号が入力されない場合）にはＬＡＴ信号latｉ_a［６］が、テスト信号が“１”の場合（すなわち、テスト信号が入力される場合）にはＬＡＴ信号latｉ_a［０］が、セレクタ回路２０から出力されＤ／Ａコンバータ回路２１の入力端子dacｉＩＮ［６］に入力されることとなる。すなわち、テスト信号の入力がない場合には、最下位ビットのビット値（すなわち、表示データdisdata_si［０］のビット値）が最上位ビットのビット値（すなわち、表示データdisdata_si［６］のビット値）に置換されて出力されることとなる。
【００３１】
具体的には、カラー画像データ入力端子１１によって１６進法にて５４（二進法では、“１０１０１００”）と設定された場合には、ＬＡＴ信号latｉ_a［０］はビット値“０”、ＬＡＴ信号latｉ_a［１］はビット値“０”、ＬＡＴ信号latｉ_a［２］はビット値“１”、ＬＡＴ信号latｉ_a［３］はビット値“０”、ＬＡＴ信号latｉ_a［４］はビット値“１”、ＬＡＴ信号latｉ_a［５］はビット値“０”、ＬＡＴ信号latｉ_a［６］はビット値“１”を表示データとして転送する。テスト信号が入力されていない場合には、ラッチ回路１７から出力されたＬＡＴ信号latｉ_a［０］〜latｉ_a［６］によって表されるビット値の列とＤ／Ａコンバータ回路２１に入力されたＬＡＴ信号latｉ_a［０］〜latｉ_a［６］によって表されるビット値の列とは同じである（すなわち、両者とも“１０１０１００”となる）。一方、テスト信号が入力されている場合には両者のビット値の列は異なり、Ｄ／Ａコンバータ回路２１に入力されるビット値の列は、“００１０１００”となる。
【００３２】
なお、セレクタ回路２０は、上述するＡＮＤ−ＮＯＲ複合ゲート４１とインバータ４２の構成に限られることはなく、制御信号によって入力された信号のいずれかを選択することができる論理回路であれば、アナログスイッチ（例えば、トランスファー回路等のアナログスイッチ）であっても良い。
【００３３】
図１にて示されたγカーブを特徴とする表示パネル駆動装置について、セレクタ回路を設け且つテスト信号を入力した場合における階調設定と階調電圧との関係グラフの一例を図６に示す。
【００３４】
図１と図６とを比較すると判るように、図６のグラフは、隣接する階調設定にたいする階調電圧の変化が図１のグラフに比べると増大している。図６のグラフにおいては、ｘ軸の中央部分でも階調設定の変化が１であってもショート不良を発見できることが出来る十分な階調電圧の変化が生じている。従って、図１のような階調設定と階調電圧との関係を有する表示パネル駆動装置であっても、上述するセレクタ回路を設けて、テスト信号を入力することによって下位ビットのショート不良等の欠陥を発見することが出来る。
【００３５】
従って、データバスライン１２のショート不良の検査を実施する場合には、テスト信号を出力し、ＬＡＴ信号latｉ_a［０］によって転送される最下位ビットのビット値を、ＬＡＴ信号latｉ_a［６］によって転送される最上位ビットのビット値に置換して出力し、ＬＡＴ信号latｉ_a［０］のビット値の変化による階調電圧の変動を大きくすることによってショート不良を発見することが容易になる。
【００３６】
なお、セレクタ回路２０に接続されたラッチ回路１７の出力端子は、上述した最下位と最上位ビットであることに限られることはなく、表示パネル駆動装置の設定によって選択しても良い。
【００３７】
また、ショート不良を判定する場合には、ソースドライバ端子２７から出力される階調電圧をテスト信号の有無に応じて比較し、階調電圧差によってショート不良の有無を判定する表示判定装置（図示せず）へ入力しても良い。
【００３８】
以上のように、本実施例による表示パネル駆動装置によれば、セレクタ回路に入力された下位ビットのビット値を上位ビットのビットに置換して出力することが出来る故、データバスラインのショート不良等の欠陥を用意に発見することが出来る。
【実施例２】
【００３９】
階調ｎ+１ビット（ｎは任意の自然数）の表示パネル駆動装置において、テスト信号［０］〜［ｎ−１］を用いて任意の下位ビットのビット値を任意の上位ビットのビット値に置換することが出来るセレクタ回路を設けも良い。かかる表示パネル駆動装置について図７を参照しつつ説明する。なお、実施例１と同様部分については同じ符号とし、説明は省略する。
【００４０】
カラー画像データ入力端子１１の各々から入力信号に応じて生成されたｎビットのカラー画像データ信号ｄｂ［０］〜ｄｂ［ｎ−１］（ｄｂ［０］が最下位ビット、ｄｂ［ｎ−１］が最上位ビット）各々が、配線１４、フリップフロップ回路１３及び配線１６を介してラッチ回路１７の入力端子latｉＩＮ［０］〜latｉＩＮ［ｎ−１］（いずれも図示せず）へと入力される。なお、実施例１と同様に、カラー画像データ信号ｄｂ［０］〜ｄｂ［ｎ−１］は、それぞれ独立した配線を介してフリップフロップ回路１３、ラッチ回路１７へと転送される。
【００４１】
ラッチ信号latenによってｎ+１ビットの表示データdisdata_si［０］〜disdata_si［ｎ］として保持された後に、各ビットのビット値をラッチ回路１７から転送するＬＡＴ信号latｉ_a［０］〜latｉ_a［ｎ−１］は、ラッチ回路１７の出力端子latｉＯＵＴ［０］〜latｉＯＵＴ［ｎ−１］から配線１９を介してＤ／Ａコンバータ回路２１の入力端子dacｉＩＮ［０］〜dacｉＩＮ［ｎ−１］へと入力される。更に、ＬＡＴ信号latｉ_a［０］〜latｉ_a［ｎ−１］は、セレクタ回路７０へ配線７１を介して入力される。ｎ+１ビットのビット値を転送するＬＡＴ信号latｉ_a［ｎ］は、ラッチ回路１７の出力端子latｉＯＵＴ［ｎ］から配線１９を介してセレクタ回路７０へと入力される。
【００４２】
セレクタ回路７０には、ｎ個のテスト信号入力端子２２が接続されており、テスト信号入力端子２２の各々からテスト信号［０］〜［ｎ−１］がセレクタ回路７０へ入力される。
【００４３】
セレクタ回路７０へ入力されたＬＡＴ信号latｉ_a［０］〜latｉ_a［ｎ］は、テスト信号入力端子２２からのテスト信号［０］〜［ｎ−１］に応じてＬＡＴ信号latｉ_a［０］〜latｉ_a［ｎ］のいずれかがセレクク回路７０から出力され、配線１９を介してＤ／Ａコンバータ回路２１の入力端子dacｉＩＮ［ｎ］へと入力される。
【００４４】
Ｄ／Ａコンバータ回路２１に入力された各ビット値（すなわち、表示データdisdata_si［０］〜［ｎ］のビット値）に基づいて、階調電圧入力端子２３から階調電圧信号（ｖｋ０〜ｖｋ２n+1−１のいずれか）が入力されて階調電圧が生成される。生成された階調電圧は、配線２４を介して階調電圧を電圧フォロア回路２５へ入力される。更に、電圧フォロア回路２５において、入力された階調電圧に基づいて表示パネルの駆動電圧を生成され、かかる駆動電圧がソースドライバ端子２７から出力される。
【００４５】
セレクタ回路７０は、例えば、図７に示されているようにＡＮＤ−ＮＯＲ複合ゲート４１、インバータ４２及びＮＯＲゲート４３から構成されていても良く、図７に示されているような論理回路を構成していても良い。かかる論理回路においては、テスト信号［ｎ］〜［ｎ−１］の否定論理積の演算結果とＬＡＴ信号latｉ_a［ｎ］との論理積が演算される。また、ＬＡＴ信号latｉ_a［０］〜［ｎ−１］の各々と対応するテスト信号［０］〜［ｎ−１］の論理積が演算される。更に、上述した複数の論理積の演算結果の否定論理和が演算され、かかる論理和の否定値がセレクタ回路７０から出力されることとなる。従って、セレクタ回路７０が図７で示された論理回路をなすことによって、テスト信号［ｎ］〜［ｎ−１］に応じた信号がdacｉＩＮ［ｎ］に入力されることとなる。かかるテスト信号とdacｉＩＮ［ｎ］に入力される信号の関係を図８に示す。
【００４６】
図８に示されているように、テスト信号“１”（すなわち、テスト信号が入力されている）に対応するビットのＬＡＴ信号がセレクタ回路７０から出力されＤ／Ａコンバータ回路２１の入力端子dacｉＩＮ［ｎ］へ入力される。
【００４７】
なお、セレクタ回路７０は、上述するＡＮＤ−ＮＯＲ複合ゲート４１、インバータ４２及びＮＯＲゲート４３の構成に限られることはなく、制御信号によって入力された信号のいずれかを選択することができる論理回路であれば、アナログスイッチ（例えば、トランスファー回路等）であっても良い。
【００４８】
以上のように、本実施例による表示パネル駆動装置によれば、複数のテスト信号入力端子から入力されるテスト信号に基づいてセレクタ回路に入力された下位ビットのビット値を上位ビットのビットに置換して出力することが出来る故、データバスラインのショート不良等の欠陥を用意に発見することが出来る。
【図面の簡単な説明】
【００４９】
【図１】従来の表示パネル駆動装置の階調設定と階調電圧との関係グラフを表す図である。
【図２】本発明の実施例における表示パネル駆動装置のブロック図である。
【図３】本発明の１つの実施例としての表示パネル駆動装置におけるカラー画像データ信号の転送を表す概略図である。
【図４】図２の一点鎖線３で囲まれたｉ番目のソースドライバ端子のドライバ回路のブロック図である。
【図５】本発明の実施例における表示パネル駆動装置のセレクタ回路の入出力の結果を示す真理値表である。
【図６】本発明の実施例の表示パネル駆動装置におけるテスト信号を入力した場合の階調設定と階調電圧との関係グラフを表す図である。
【図７】本発明の他の実施例としての表示パネル駆動装置におけるｉ番目のソースドライバ端子のドライバ回路のブロック図である。
【図８】本発明の他の実施例としての表示パネル駆動装置のセレクタ回路に入力されるテスト信号と出力される信号との関係を示した表である。
【符号の説明】
【００５０】
１０    表示パネル駆動装置
１１    カラー画像データ入力端子
１２    データバスライン
１３    フリップフロップ回路
１７    ラッチ回路
２０    セレクタ回路
２１    Ｄ／Ａコンバータ回路
２２    テスト信号入力端子
２７    ソースドライバ端子
【図１】
2009063621.tif 000003
【図２】
2009063621.tif 000004
【図３】
2009063621.tif 000005
【図４】
2009063621.tif 000006
【図５】
2009063621.tif 000007
【図６】
2009063621.tif 000008
【図７】
2009063621.tif 000009
【図８】
2009063621.tif 000010