(57)【要約】【課題】  ゲートオーバードライブ走査方式を採用した液晶表示装置において、奇数ライン側と偶数ライン側での画素書き込み電圧の差を減少させて輝度差を解消し、横縞状のムラの視認を改善した液晶表示装置を提供する。【解決手段】  液晶表示装置のゲート線を、２水平周期の長さを持つゲート走査信号で２ライン期間オーバーラップ駆動させ、ゲート走査期間に対応するソース駆動信号の極性を、＋ ＋、＋ −、− ＋および― ―の４通りの極性の組み合わせでフレーム毎に順次変化させる。【選択図】  図１
2009063881.tif 000002
【特許請求の範囲】
【請求項１】
液晶パネルと、
該液晶パネルのゲート線を駆動するゲート駆動回路と、
前記液晶パネルのソース線を駆動するソース駆動回路を備え、
前記ゲート線を順次走査し、２水平周期以上の長さを持つゲート走査信号がｎ水平周期（ｎは２以上の整数）オーバーラップスキャン駆動される液晶表示装置であって、
前記ゲート走査信号は走査期間終了直前の第一の水平周期と、該周期の１水平周期前の第二の水平周期とを含み、
前記第一の水平周期と第二の水平周期に対応する前記ソース駆動信号の極性は、正正、正負、負正および負負の４通りの極性の組み合わせがフレーム毎に変化することを特徴とする液晶表示装置。
【請求項２】
隣接するゲート線の走査信号の前記第一の水平周期と、前記第二の水平周期に対するソース信号の極性は、互いに異なった組み合わせとなり、かつ前記第一の水平周期に対応する極性と、次段のゲート線の走査信号の第一の水平周期に対応する極性は同極性でかつ２本毎に正負が交番するよう順次切換っていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
垂直ブランキング期間中の所定期間において、前記ソース駆動回路に人力する画像データ信号を中間電位に相当するデータ信号に切り換えるデータ制御回路を備えたことを特徴とする請求項１又は２に記載の液晶表示装置。
【請求項４】
垂直ブランキング期間終了後最初にゲート走査を開始するゲート走査期間において、この走査期間の前記第二の水平期間において前記ソース線に印加されるソース信号の極性は一定であることを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
ゲート線を順次走査し、２水平周期以上の長さを持つゲート走査信号がｎ水平周期（ｎは２以上の整数）分オーバーラップする液晶表示装置の駆動方法であって、
ソース線に印加するソース駆動信号は２水平周期毎に極性反転し、
前記ゲート走査信号は走査期間終了直前の第一の水平周期と、該周期の１水平周期前の第二の水平周期とを含み、
前記第一の水平周期と第二の水平周期に対応する前記ソース駆動信号の極性は、正正、正負、負正および負負の４通りの極性の組み合わせがフレーム毎に変化する液晶表示装置の駆動方法。
【請求項６】
隣接するゲート線の走査信号の前記第一の水平周期と、前記第二の水平周期に対するソース信号の極性は、互いに異なった組み合わせとなり、かつ前記第一の水平周期に対応する極性と、次段のゲート線の走査信号の第一の水平周期に対応する極性は同極性でかつ２本毎に正負が交番するよう順次切換えることを特徴とする請求項５に記載の液晶表示装置の駆動方法。
【請求項７】
垂直ブランキング期間中の所定期間において、前記ソース線に中間電位に相当する電位を印加することを特徴とする請求項５または６に記載の液晶表示装置の駆動方法。
【請求項８】
垂直ブランキング期間終了後最初にゲート走査を開始するゲート走査期間において、この走査期間の前記第二の水平期間において前記ソース線に印加されるソース信号の極性は一定となる請求項７に記載の液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置およびその駆動方法に関するもので、特にゲート駆動回路にアモルファスＴＦＴを採用した液晶表示装置に適用して好適なものである。
【背景技術】
【０００２】
従来の液晶表示装置、特にゲート駆動回路にアモルファスＴＦＴを採用したアクティブマトリクス型液晶表示装置が周知である（非特許文献１）。この液晶表示装置は、表示領域の左右の額縁領域を均等にするため、ゲート駆動回路を左右に均等に振り分けて配置する。その結果ゲート配線を左右の駆動回路で１本置きに交互に駆動することになる。従ってゲート配線の駆動方法としては、ｎ番目のゲート配線とｎ＋１番目のゲート配線のＨｉｇｈレベル期開か重複する、所謂オーバーラップスキャン駆動となる（非特許文献１、図６参照）。
【０００３】
更には、ゲート駆動回路の動作速度マージンを向上させるために、隣接するゲート配線（ｎ＝２ライン以上）間で相互に重畳させゲート走査信号のパルス幅を大きくするｎラインオーバーラップスキャン駆動が採用される場合もある。
【０００４】
一方、市松模様表示などの特定の表示画面時におけるフリッカ視認軽減のため、２Ｈドット反転駆動方式が一般に広く採用されている（特許文献１）。なお、上記“Ｈ”は水平周期すなわちライン走査期間を表す。
【０００５】
【特許文献１】特開平８−４３７９５号公報
【非特許文献１】Jin Young Choi, Jln Jeor1, Jong Heon Han, Seob Shin, Se Chun oh, Jun HO Song, Kee han Uh, and Hyung Gue1 Kim、「A Compact and Cost-efficient TFT-LCD through the Triple-Gate Pixe1 Structure」、２７４頁〜２７６頁、ＳIＤ  ’０６  ＤＩＧＥＳＴ
【発明の開示】
【発明が解決しようとする課題】
【０００６】
非特許文献１に記載の液晶表示装置においては、液晶パネルの画素配列を一般的な縦ストライプではなく、横ストライプ構成としている。（非特許文献１、図１参照）さらに３Ｈラインドット反転駆動を採用している（非特許文献１、図３参照）。しかし、ＲＧＢの色配列を横に並べた横ストライプ構成では、人物や風景等の自然画では大きな問題はないが、コンピュータの表示画面などでTrueTypeフォントを採用した文字画面において、文字の輪郭に色付きが生ずる恐れがある。これは、TrueTypeフォントのＲＧＢ色マッピングが、縦ストライプの画素構成を前提として考案されていることによる。
【０００７】
そこで液晶パネルのＲＧＢ画素構成として、一般的な縦ストライプ構成とし、さらに前述のゲート駆動回路にオーバーラップスキャン駆動を採用し、ソース駆動回路において液晶交流駆動方式として一般的な前記２Ｈドット反転駆動など、２ライン毎に極性反転する駆動方式を採用した場合、２ライン毎にソース信号の極性切り替えを行うため、奇数ラインと偶数ライン間でゲート走査信号出力時に対応するソース信号の極性が異なる。
【０００８】
さらに詳しくは、ゲート走査タイミングチャートを表した図７を用いて説明する。同図において、ゲート走査信号（Ｇｎ，Ｇｎ＋１，・・・）のＨｉｇｈレベル期間がｎラインの後半とｎ＋１ラインの前半が１水平周期に亘り重畳している（オーバーラップスキャン駆動）。このため、ｎラインの画素に対して画像データが書き込まれる場合、ｎ−１ライン（非図示）よりソース線の電位が先ず充電され始め、次いでｎラインのデータが書き込まれる。このようにｎラインの画素に対して、一旦ｎ−１ラインのデータも書き込まれることになるが、液晶の応答速度が十分に遅いため液晶表示装置上で重複して視認されることはない。即ち、ｎライン走査時の後半の水平期間に対応してソース線に印加され画像データが最終的に書き込まれ、液晶表示装置上で視認される（図７にて斜線領域にて書き込まれる画像データ）。
【０００９】
以降同様に、ｎ＋１ライン〜ｎ＋４ラインのゲート走査信号は、同様に１ライン前のｎライン〜ｎ＋３ラインのゲート走査信号と前半の１水平期間において重複しているが、ｎ＋１ライン〜ｎ＋４ライン走査時の後半の水平期間対応してソース線に印加された画像データが最終的に書き込まれる。また、図７の（ｂ）で示したように、次フレーム（ｍ＋１フレーム）時においては、各ゲート走査信号に対応するソース線の極性は、ｍフレーム特時のそれと逆極性となる。
【００１０】
一方、図７の（ａ）および（ｂ）でも明らかなように、ソース信号の極性は、例えばｍフレーム特に奇数ライン側（Ｇｎ，Ｇｎ＋２・・・）は異極性（＋−，−＋）であり、偶数ライン側（Ｇｎ＋１，Ｇｎ＋３，・・・）は同極性（− −，＋ ＋）の組み合わせとなる。次のｍ＋１フレーム時においても、奇数ライン側（Ｇｎ，Ｇｎ＋２・・・）は異極性（− ＋，＋ −）となり、偶数ライン側（Ｇｎ＋１，Ｇｎ＋３，・・・）は同極性（＋ ＋，− −）の組み合わせとなる。次のｍ＋３フレーム時（非図示）のソース信号極性は、ｍフレーム時と同一である。以後この極性反転を繰り返す。（ここで、符号”＋”は正極性、符号”−”は負極性を表す。）
このように奇数ライン側と偶数ライン側でゲート走査信号（Ｈｉｇｈレベル期間）に対応するソース信号の極性の組み合わせが異なり、その極性の組み合わせによりゲート電位の充電の容易性が異なる。このため、例えば液晶表示装置の高精細化などによりゲート駆動回路のシフトクロック信号が高速化した場合、ｎラインに対応した書き込み時間を十分に確保できず、上述の極性の組み合わせの相違により奇数ラインと偶数ライン間で画素への書き込み電圧に差異が生じる。この書き込み電圧の差が犬きいと輝度差となり、横縞状のムラとして視認されることになる。
【００１１】
本発明はこのような問題点に鑑みてなされたものであり、奇数ライン側と偶数ライン側での書き込み電圧の差を減少させて輝度差を解消し、横縞状のムラの現認を解消した液晶表示装置を提供することを目的としている。
【課題を解決するための手段】
【００１２】
本発明に係る液晶表示装置は、液晶パネルと、この液晶パネルのゲート線を駆動するゲート駆動回路および前記液晶パネルのソース線を駆動するソース駆動回路を備えており、前記ゲート線を順次走査し、２水平周期以上の長さを持つゲート走査信号がｎ水平周期（ｎは２以上の整数）オーバーラップスキャン駆動される液晶表示装置であって、前記ゲート走査信号は走査期間終了直前の第一の水平周期と、該周期の１水平周期前の第二の水平周期とを含んでおり、前記第一の水平周期と第二の水平周期に対応する前記ソース駆動信号の極性は、正正、正負、負正および負負の４通りの極性の組み合わせがフレーム毎に変化することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、オーバーラップスキャン駆動を採用した液晶表示装置において、横縞状のムラが視認されなくなり、液晶表示装置の表示品位が改善される。
【００１４】
また、本発明による別の効果では、１ライン目固有の横縞状のムラが視認、されなくなる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、説明が重複して冗長になるのを避けるため、各図における同一または相当する機能を有する要素には同一の符号を付してある。
【００１６】
実施の形態１．
本発明における実施の形態１について、図１ないし図４を用いて詳細に説明する。図１は本実施の形態における液晶表示装置１００の概略構成図である。同図において、液晶表示装置は、透明基板上に、ソース駆動回路２により駆動される複数のソース線と、ゲート駆動回路３により駆動される複数のゲート線と、それらの交差部に配置された複数の画素１と、この画素１に対向する対向基板（非図示）との間に液晶を狭持した液晶パネル１０で構成され、さらにタイミング信号生成回路４に人力し、スタートパルス、リセット、クロック信号等により構成されるタイミング制御信号５と、上記複数の画素部（表示領域）にて表示される画像信号を表す画像データ信号６と、極性選択信号７（ＰＯＬ）が外部表示コントローラ（非図示）より人力される。
【００１７】
前述のように液晶表示装置１００は複数のゲート線とソース線とが互いに交差して配置されており、それらの交点においては、画素１が前記各ゲート線とソース線に接続されたＴＦＴ（非図示）を介して該ソース線と接続される。尚、図１において液晶パネル１０内のゲート線、ソース線、ＴＦＴ、画素は一部または全てを省略し表示している。また、アモルファスＴＦＴを採用して前記透明基板上に形成されたゲート駆動回路３は、表示領域の両側に配置され、その出力は１行おきに交互にゲート線と接続されている。
【００１８】
ここで、１本のゲート線の活性期間（走査期間）における上記ＴＦＴを介したソース線電位の画素への書き込みの仕組みは一般的なアクティブマトリクス型液晶表示装置と同一であるので、ここでは詳細な説明は省略する。
【００１９】
前記タイミング信号生成回路４は、タイミング制御信号５を外部表示コントローラ（非図示）から人力し、ドットクロック信号、シフトスタート信号、ラッチ信号、ゲート走査クロック、ゲートスタート信号などを出力してソース駆動回路および液晶パネル１０の左右に位置する２つのゲート駆動回路３の動作タイミングを制御する。また、本実施の形態では２ライン反転駆動を採用しているので、前記外部表示コントローラから入力される極性選択信号７は、水平周期に同期して２Ｈ毎に反転する信号となる。この極性選択信号７は、後述する極性選択信号制御回路８に人力され、ソース駆動回路２の出力極性を制御する。
【００２０】
次に、図２に示したソース駆動回路２の構成について詳細に説明する。ソース駆動回路２はラインバッファ２１、ラッチ２２、レベルシフタ２３、Ｄ／Ａコンバータ２４，出力バッファ２５により構成される。
【００２１】
さらに動作について詳細に説明する。先ずソース駆動回路は、ラインバッファ２１に１本のゲート線に接続されたＴＦＴで駆動される全ての画素１に対応する画像データ信号（即ちゲート線に対応した１行分の画像データ）をドットクロック信号に同期して順次外部表示コントローラより入力し、ラッチ２２において画素単位の画像データ信号をラッチ信号２７（ＬＡＴＣＨ）に同期してラッチする。ラッチされた画像データ信号はレベルシフタ２３でレベル変換され、Ｄ／Ａコンバータ２４によりＤ／Ａ変換され出力バッファ２５を介して複数本のソース線に夫々印加される。図２において、符号２６はリファレンス電圧（Ｖ１〜Ｖｎ）であり、符号１１は極性選択信号（ＰＯＬ２）、符号２７はラッチ信号（ＬＡＴＣＨ）である。
【００２２】
ソース駆動回路２の出力の交流化は、後述する極性選択信号制御回路８を経由した極性選択信号１１（ＰＯＬ２）によりリＤ／Ａコンバータ２４において、リファレンス電圧２６が正負極用の電圧に切り替えられることにより行われる。上記動作は従来のソース駆動回路の動作と同様に１Ｈ毎に繰り返し行われ、１フレーム周期で１画面分の画像データ信号の取り込みと出力が行われる。
【００２３】
次に、図３を用いて極性選択信号制御回路８の構成および動作について詳しく説明する。図３において、極性選択信号制御回路８は、フレーム周期カウンタ８１とマルチプレクサ８２、インバータ回路部８３により構成される。フレーム周期カウンタ８１はフレーム周期信号（または垂直同期信号）をカウントソースとして動作する２ビットのカウンタ、マルチプレクサ８２はカウンタ出力により極性選択信号を選択して出力するマルチプレクサ回路、インバータ回路部８３は入力した極性選択信号を基に相補信号を生成するためのインバータと位相をずらすためのクロックドインバータで構成されている。
【００２４】
図３において、マルチプレクサ８２に入力されるＨｉｇｈレベルおよびＬｏｗレベルの固定信号は省略している。極性選択信号制御回路８は、フレーム周期カウンタ８１の出力により位相の異なる４種類の制御信号をマルチプレクサ８２で切り替えて出力する（極性選択信号１１）。即ち、極性選択信号７を入力して、ｍフレーム時はそのまま極性選択信号１１としてソース駆動回路２（詳しくはＤ／Ａコンバータ２４）へ出力し、ｍ＋１フレーム時は１Ｈ遅らせた極性選択信号１１を出力し、ｍ＋２フレーム時は２Ｈ遅らせた極性選択信号１１（＝反転した信号）を出力し、ｍ＋３フレーム時は３Ｈ遅らせた極性選択信号１１を出力する。
【００２５】
図４は本実施の形態におけるタイミングチャート図であり、図１の液晶表示装置１００のソース線ｍラインに対するソース信号交流化における２Ｈオーバーラップスキャン駆動時のタイミングチャートの一例である。図４に表したように本実施の形態ではソース駆動回路の極性選択信号として、フレーム周期毎に４種類のタイミングで反転する極性選択信号１１（ＰＯＬ２）を用いてソース線の極性を切り替えることにより、ゲート走査信号がＨｉｇｈ期間に対応するソース信号の極性組み合わせは＋ −，＋ ＋，− ＋，− −の４種となる。ここで、符号”＋”は正極性、符号”−”は負極性を表す。
【００２６】
ここで図４の（ａ）において、例えばゲート線ｎラインのゲート走査信号ＧｎがＨｉｇｈ期間に対応するソース信号の極性に注目すれば、ゲート走査信号ＧｎがＨｉｇｈからＬｏｗに切換る直前の水平周期（第一の水平周期）は−極性（負極性）であり、その１水平周期前の周期（第二の水平周期）は＋極性（正極性）であり、ｍフレーム時に＋、−極性の組み合わせ（第二の水平周期が＋で第一の水平周期が−）となることがわかる。また図４の（ｂ）によれば、ｍ＋１フレーム時には、上記第一の水平周期と第二の水平周期の極性は＋、＋の組み合わせとなり、図４の（ｃ）によれば、ｍ＋２フレーム時のそれは−、＋極性の組み合わせとなり、図４、の（ｄ）によれば、ｍ＋３フレーム時のそれは−、−極性の組み合わせになる。図示していないが、ｍ＋４フレームでは上記ｍフレームと同じソース信号の極性となる。以後、このような極性反転の仕組みを４フレーム毎に繰り返す。
【００２７】
また、他のゲート線ラインのゲート走査信号がＨｉｇｈ期間に対応するソース信号の極性も、同様に＋ −，＋ ＋，− ＋，− −の４種が規則的に切り替わるのがわかる。
【００２８】
さらに隣接するゲート線の走査信号のＨｉｇｈ期間に対するソース信号の極性は、互いに組み合わせが異なっており、かつ前記第一の水平周期に対応する極性と、次段のゲート線の走査信号の第一の水平周期に対応する極性は同極性でかつ２本毎に正負が入れ替わっている（２Ｈドット反転駆動）。
【００２９】
このため、各画素１に充電される電位、即ち前記第一の水平周期終了直前における画素１の電位は時間的に平均化され、奇数ライン側と偶数ライン側の画素書き込み電圧はほぼ等しくなり、奇数ライン側と偶数ライン側の画素書き込み電圧差による横縞状のムラは視認されなくなる。
【００３０】
また、本実施の形態では、ソース線ｍラインに対する２Ｈオーバーラップスキャン駆動時のタイミングチャートを一例として示したものであり、さらに上述のように液晶の交流駆動方式として２ラインドット反転方式を採用しているので、ソース線の奇数ラインの極性と偶数ラインの極性とでは全て正反対になる。例えば前記ソース線ｍラインの左右に隣接するソース線ｍ−１ラインおよびｍ＋１ラインにおける極性は、図４にて示したソース信号に関する極性のそれとは全て反対極性になる。
【００３１】
尚、本実施の形態では、ソース信号交流化における２Ｈオーバーラップスキャン駆動時を一例として説明したが、本発明内容はｎＨオーバーラップスキャン駆動（ｎは２以上の整数）においても同様に適用可能である（“Ｈ”は水平周期）。
【００３２】
実施の形態２．
発明の実施の形態２による液晶表示装置１００について、液晶パネル１０、ソース駆動回路２、ゲート駆動回路３、タイミング信号生成回路４、極性選択信号制御回路８などの概略構成は、前述した実施の形態１と同一であり、詳細な説明を省略する。以下実施の形態１と異なる点について詳しく説明する。
【００３３】
本題明における実施の形態２について、図５および図６を用いて詳細に説明する。図５は本実施の形態における液晶表示装置１００の概略構成図である。同図において液晶表示装置１００は、画素１、ソース駆動回路２、ゲート駆動回路３、タイミング信号生成回路４、極性選択信号制御回路８、データ制御回路９により構成され、タイミング制御信号５（スタートパルス，リセット，ドットクロック信号等）、画像データ信号６、極性選択信号７が外部表示コントローラ（非図示）から入力される。
【００３４】
図５で明らかなように、本実施の形態では外部表示コントローラから入力する画像データ信号６がデータ制御回路９を介してソース駆動回路２に入力する。データ制御回路９はタイミング制御信号５中のスタートパルス信号とクロック信号により、カウンタ回路（非図示）などを用いて所定のダミー期間を決定する。このダミー期間は、垂直ブランキング期間において、１ライン目の走査期間（活性期間）の直前に位置する１水平周期である。またダミー期間中はデータ制御回路９が、該回路に入力した画像データ信号に代えて、擬似データとして中間電位に相当する所定の画像データ信号をソース駆動回路２に切り替えて出力する。また、それ以外の期間は画像データ信号６をそのままソース駆動回路２に出力する。
【００３５】
例えば、図６に示した１ライン目のダミー期間に擬似データとして中心電位となるデータを挿入することにより、１ライン目におけるソース信号極性は中間電位（図６のソース信号波形中に“中間電位”と示した範囲）および正極または負極性を持つ通常駆動波形となり、ゲート走査信号出力開始時（ゲート走査信号がＬｏｗからＨｉｇｈに立ち上がる前後）におけるソース信号の電圧変動幅は常に一定かつソース信号振幅電圧の１／２となる。
尚、前述の実施の形態１と同様にソース信号の正極性、負極性は４フレーム毎に反転する。
【００３６】
ここで上記“中間電位”とは、対向電極（非図示）と画素１と間の電位差として、液晶がノーマリー状態となる所定の電圧以下であることを表しており、通常は前記対向電極と同電位に設定される。また、本実施の形態においては中間電位を生成する一般的な方法として、上記データ制御回路９にて、ソース駆動回路２が中間電位を出力するような所定の画像データ信号を発生し、ソース駆動回路２に送出する方法がある。
【００３７】
さらに別の方法としては、データ制御回路９からソース駆動回路２に中間電位に切り替える制御信号を出力し、ソース駆動回路２において抵抗分割などにより所定の電圧に調整する方法が考えられる。例えばソースバス基板上の回路中に前記抵抗分割回路や電圧切換回路などを形成することは容易であり、ここでは詳しく例示しない。
【００３８】
このように１ライン目以前のダミー期間中の電位を中間電位とすることで、ゲート走査信号出力時におけるソース信号の変動幅を小さくできる。その結果、ゲート走査信号出力時のソース信号極性の組み合わせは時間的に均一となり、ゲートの充電の容易性も向上する。これにより１ライン目にて固有に発生するゲート充電電位の差による横縞状のムラが視認され難くなる。
【００３９】
実施の形態３．
本発明の実施の形態３について、図５を用いて簡単に説明する。本実施の形態の特徴は上記実施の形態２の構成に加えて、データ制御回路９またはソース駆動回路にラインメモリ回路（非図示）が内蔵されている場合（通常内蔵されている）、上記ダミー期間中に前記中間電位の代わりに上記メモリ回路にラッチされている１ライン目のデータを前もって出力する仕組みを付加することである。これによりゲート走査信号出力時のソース信号極性を常に同極とすることが可能となる。図６においては、１ライン目のゲート走査信号Ｇ１のＨｉｇｈ期間において、最初の１Ｈ期間はｍフレーム時からｍ＋３フレーム時に亘り、−極性となっている（図６、ゲート走査信号Ｇ１の極性を参照）。
【００４０】
前述の実施の形態２と同様にダミー期間中にソース信号の電位を一時的に変更すれば、前記実施の形態１と同様の交流化手法を採用することにより１ライン目以降と同様に画素充電時の電圧は時間的に平均化することが可能である。このため、１ライン目を含めて奇数ゲート側と偶数ゲート側の画素書き込み電圧が等しくなり、奇数ゲート側と偶数ゲート側の画素書き込み電圧差による横縞状のムラは視認され難くなる。
【図面の簡単な説明】
【００４１】
【図１】この発明の実施の形態１に係る液晶表示装置の構成回である。
【図２】図１におけるソース駆動回路の構成図である。
【図３】図１における極性選択信号制御回路の構成図である。
【図４】この発明の実施の形態１に係る液晶表示装置のソース駆動回路およびゲート駆動回路の出力タイミングチャート図である。
【図５】この発明の実施の形態２に係る液晶表示装置の構成図である。
【図６】この発明の実施の形態２および３に係るソース駆動回路およびゲート駆動回路の出力タイミングチャート図である。
【図７】従来の液晶表示装置のソース駆動回路およびゲート駆動回路の出力タイミングチャート図である。
【符号の説明】
【００４２】
１  画素
３  ゲート駆動回路
４  タイミング信号生成回路
５  タイミング制御信号
６  画像データ信号
７、１１  極性選択信号
８  極性選択信号制御回路
９  データ制御回路
８１  フレーム周期カウンタ
８２  マルチプレクサ
８３  インバータ回路部
Ｇｎ、Ｇｎ＋１、Ｇｆｉｎａ１  ゲート走査信号
【図１】
2009063881.tif 000003
【図２】
2009063881.tif 000004
【図３】
2009063881.tif 000005
【図４】
2009063881.tif 000006
【図５】
2009063881.tif 000007
【図６】
2009063881.tif 000008
【図７】
2009063881.tif 000009