(57)【要約】【課題】記憶装置に格納されたエンコーダのパルス数や極性などのエンコーダパラメータと、装着するモータの出力や誘起電圧定数、トルク定数などのモータパラメータを自動的に読み出し、エンコーダ信号処理回路に設定することにより、ＣＰＵの負荷を軽減し初期化時間を削減することができるエンコーダ装置を提供する。【解決手段】システムロード開始信号により記憶装置４に格納されたパラメータを自動的に読み出しエンコーダ信号処理回路３の初期設定を行う制御信号生成回路５と、制御信号生成回路が初期設定中に設定する書き込みデータについてサム値の計算を行うサム値計算回路６を備えるようにした。【選択図】図１
2009063371.tif 000002
【特許請求の範囲】
【請求項１】
モータの回転を検出するセンサから出力されるエンコーダ信号の処理を行って上位コントローラに対してモータの回転数に応じた信号をフィードバックするエンコーダ信号処理回路と、前記モータのモータパラメータと前記モータの駆動制御に必要なエンコーダのエンコーダパラメータとが書き込まれた記憶装置と、前記エンコーダ信号処理回路と前記記憶装置に制御指令を出すＣＰＵとを備えたエンコーダ装置であって、
前記エンコーダ装置は制御信号生成回路を備え、該制御信号生成回路がシステムロード開始信号により前記記憶装置に格納された前記モータパラメータと前記エンコーダパラメータとを読み出し自動的に設定することを特徴とするエンコーダ装置。
【請求項２】
前記モータパラメータは装着するモータの出力や誘起電圧定数、トルク定数を含むパラメータで、エンコーダパラメータはパルス数や極性を含むパラメータであることを特徴とする請求項１記載のエンコーダ装置。
【請求項３】
前記エンコーダ装置はサム値の計算を行うサム値計算回路を備え、該サム値計算回路が前記制御信号生成回路動作時に自動的に設定する書き込みデータについてサム値の計算を行うことを特徴とする請求項１又は２記載のエンコーダ装置。
【請求項４】
前記システムロード開始信号として、モータおよび上位コントローラを含むシステムのリセット信号を使用し、システム起動時に前記モータパラメータと前記エンコーダパラメータとを読み出し、自動的に設定することを特徴とする請求項１〜３のいずれか１項記載のエンコーダ装置。
【請求項５】
前記システムロード開始信号として、前記ＣＰＵの出力ポートを使用し、前記ＣＰＵにて任意のタイミングで前記モータパラメータと前記エンコーダパラメータとを読み出し、自動的に設定することを特徴とする請求項１〜３のいずれか１項記載のエンコーダ装置。
【請求項６】
前記記憶装置は複数の領域に分けてモータパラメータとエンコーダパラメータが書き込まれており、前記制御信号生成回路はロード領域選択信号により選択された領域に格納されたパラメータのみを読み出し自動的に設定することを特徴とする請求項１又は２記載のエンコーダ装置。
【請求項７】
前記サム値は、前記サム値確認の結果が一致しない場合は異常と判定し通知されることを特徴とする請求項３〜６のいずれか１項記載のエンコーダ装置。
【請求項８】
モータの回転を検出するセンサから出力されるエンコーダ信号の処理をして上位コントローラに対してモータの回転数に応じた信号をフィードバックするエンコーダ信号処理回路を備えたエンコーダ装置を起動するに際し、システムロード開始信号により、前記モータのモータパラメータと前記エンコーダパラメータとが書き込まれた記憶装置から選択されたモータパラメータとエンコーダパラメータとを読み出し自動的に設定するようにしたことを特徴とするエンコーダ装置の起動方法。
【請求項９】
前記制御信号生成回路の動作時に自動的に設定する書き込みデータについてサム値の計算を行ない、前記サム値が前記サム値確認の結果が一致しない場合は異常と判定することを特徴とする請求項８記載のエンコーダ装置の起動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種エンコーダ装置に関するもので、特に、モータの回転を検出するセンサから出力されるエンコーダ信号の処理を行って上位コントローラに対してモータの回転数に応じた信号をフィードバックするエンコーダ装置およびその起動方法に関する。
【背景技術】
【０００２】
モータの回転を検出するセンサから出力されるエンコーダ信号の処理を行って上位コントローラに対してモータの回転数に応じた信号をフィードバックするエンコーダ信号処理は従来より行なわれている。例えば、図５に示す回路ブロックは、特許文献１に開示されているもので、図５において、２１はモータ１０の制御を行うための上位コントローラであり、速度制御、位置制御等の処理を行うＣＰＵ２２と、ＣＰＵ２２からの指令によりモータ１０に対して必要なトルクを発生するための電流を供給するためのドライバ回路２３と、ラインドライバ７とラインレシーバ８により構成されている。１００はエンコーダ装置であり、モータ１０の回転を検出するため軸に取り付けられたセンサから出力されるエンコーダ信号の処理を行い位置データを生成するためのＣＰＵ２、エンコーダ信号処理回路３、モータ１０の駆動制御に必要なエンコーダのパルス数や極性などのエンコーダパラメータと、装着するモータの出力や誘起電圧定数、トルク定数などのモータパラメータが書き込まれたＲＯＭ、もしくは、不揮発性のＲＡＭなどの記憶装置４と、ラインドライバ７とラインレシーバ８により構成されている。
上位コントローラ２１とエンコーダ装置１００は伝送路により接続されており、エンコーダ装置１００は上位コントローラ２１に対してモータ１０の回転数に対応した信号をフィードバックする。このように、従来のエンコーダ装置１００は、上位コントローラ２１に対してモータ１０の回転数に応じた信号をフィードバックする。
【特許文献１】特開昭６３−１９０５８４号公報（第５頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来のエンコーダ装置１００は、記憶装置４に書き込まれたモータ１０の駆動制御に必要なエンコーダのパルス数や極性などのエンコーダパラメータと、装着するモータ１０の出力や誘起電圧定数、トルク定数などのモータパラメータは、システム起動時にＣＰＵ２にて一旦読み出した後、エンコーダ信号処理回路３に対して設定データを書き込む必要があり、ＣＰＵの初期化に時間がかかるという問題があった。
本発明はこのような問題点に鑑みてなされたものであり、記憶装置に格納されたパラーメータ等の設定データを自動的に読み出し、エンコーダ信号処理回路に設定することにより、ＣＰＵの負荷を軽減し初期化時間を削減することができるエンコーダ装置およびその起動方法を提供することを目的とする。
【課題を解決するための手段】
【０００４】
上記問題を解決するため、請求項１記載のエンコーダ装置の発明は、モータの回転を検出するセンサから出力されるエンコーダ信号の処理を行って上位コントローラに対してモータの回転数に応じた信号をフィードバックするエンコーダ信号処理回路と、前記モータのモータパラメータと前記モータの駆動制御に必要なエンコーダのエンコーダパラメータとが書き込まれた記憶装置と、前記エンコーダ信号処理回路と前記記憶装置に制御指令を出すＣＰＵとを備えたエンコーダ装置であって、前記エンコーダ装置は制御信号生成回路を備え、該制御信号生成回路がシステムロード開始信号により前記記憶装置に格納された前記モータパラメータと前記エンコーダパラメータとを読み出し自動的に設定することを特徴としている。
請求項２記載の発明は、請求項１エンコーダ装置において、前記モータパラメータが、装着するモータの出力や誘起電圧定数、トルク定数を含むパラメータで、エンコーダパラメータがパルス数や極性を含むパラメータであることを特徴としている。
請求項３記載の発明は、請求項１又は２記載のエンコーダ装置において、前記エンコーダ装置がサム値の計算を行うサム値計算回路を備え、該サム値計算回路が前記制御信号生成回路動作時に自動的に設定する書き込みデータについてサム値の計算を行うことを特徴としている。
請求項４記載の発明は、請求項１〜３のいずれか１項記載のエンコーダ装置において、前記システムロード開始信号として、モータおよび上位コントローラを含むシステムのリセット信号を使用し、システム起動時に前記モータパラメータと前記エンコーダパラメータとを読み出し、自動的に設定することを特徴としている。
請求項５記載の発明は、請求項１〜３のいずれか１項記載のエンコーダ装置において、前記システムロード開始信号として、前記ＣＰＵの出力ポートを使用し、前記ＣＰＵにて任意のタイミングで前記モータパラメータと前記エンコーダパラメータとを読み出し、自動的に設定することを特徴としている。
請求項６記載の発明は、請求項１又は２記載のエンコーダ装置において、前記記憶装置が複数の領域に分けてモータパラメータとエンコーダパラメータが書き込まれており、前記制御信号生成回路はロード領域選択信号により選択された領域に格納されたパラメータのみを読み出し自動的に設定することを特徴としている。
請求項７記載の発明は、請求項３〜６のいずれか１項記載のエンコーダ装置において、前記サム値が、前記サム値確認の結果が一致しない場合は異常と判定し通知されることを特徴としている。
請求項８記載のエンコーダ装置の起動方法の発明は、モータの回転を検出するセンサから出力されるエンコーダ信号の処理をして上位コントローラに対してモータの回転数に応じた信号をフィードバックするエンコーダ信号処理回路を備えたエンコーダ装置を起動するに際し、システムロード開始信号により、前記モータのモータパラメータと前記エンコーダパラメータとが書き込まれた記憶装置から選択されたモータパラメータとエンコーダパラメータとを読み出し自動的に設定するようにしたことを特徴としている。
請求項９記載の発明は、請求項８記載のエンコーダ装置の起動方法において、前記制御信号生成回路の動作時に自動的に設定する書き込みデータについてサム値の計算を行ない、前記サム値が前記サム値確認の結果が一致しない場合は異常と判定することを特徴としている。
【発明の効果】
【０００５】
請求項１に記載の発明によると、制御信号生成回路により記憶装置に格納されたエンコーダのパルス数、極性などのエンコーダパラメータと、装着するモータの出力や誘起電圧定数、トルク定数などのモータパラメータを自動的に読み出し設定を行うことにより、従来システム起動時にＣＰＵが行っていた初期化処理を省き、初期化の時間を削減すると共にＣＰＵの処理を軽減することができる。
請求項２に記載の発明によると、モータパラメータが、装着するモータの出力や誘起電圧定数、トルク定数を含むパラメータで、エンコーダパラメータがパルス数や極性を含むパラメータとすることで、従来システム起動時にＣＰＵが行っていた初期化処理を省き、初期化の時間を削減すると共にＣＰＵの処理を軽減することができる。
請求項３に記載の発明によると、制御信号生成回路動作中に設定データのサム値を計算することにより、誤った設定データが書き込まれた場合にはチェックサム異常を検出することができ、エンコーダ装置の信頼性を向上することができる。
また、請求項４記載の発明によると、システムロード開始信号にシステムのリセット信号を使用することにより、システム起動時に記憶装置に格納されたエンコーダのパルス数や極性などのエンコーダパラメータと、装着するモータの出力や誘起電圧定数、トルク定数などのモータパラメータを読み出し自動的に設定することができ、従来システム起動時にＣＰＵが行っていた初期化処理を省き、初期化の時間を削減すると共にＣＰＵの処理を軽減することができる。
また、請求項５記載の発明によると、システムロード開始信号にＣＰＵの出力ポートを使用することにより、任意のタイミングで記憶装置に格納されたエンコーダのパルス数や極性などのエンコーダパラメータと、装着するモータの出力や誘起電圧定数、トルク定数などのモータパラメータを読み出し自動的に設定することができ、従来システム起動時にＣＰＵが行っていた初期化処理を省き、初期化の時間を削減すると共にＣＰＵの処理を軽減することができる。
また、請求項６記載の発明によると、ロード領域選択信号により選択された領域に書き込まれたパラメータのみを自動的に設定することにより、必要なパラメータのみを自動的に設定を行うことができ、初期化の時間を削減することができる。
また、請求項７記載の発明によると、サム値確認の結果が一致しない場合は異常と判定するので、常に正確なパラメータの設定が可能となる。
また、請求項８に記載の発明によると、従来システム起動時にＣＰＵが行っていた初期化処理を省き、初期化の時間を削減すると共にＣＰＵの処理を軽減することができる。
そして、請求項９に記載の発明によると、誤った設定データが書き込まれた場合にはチェックサム異常を検出することができ、エンコーダ装置の信頼性を向上することができる。
【発明を実施するための最良の形態】
【０００６】
以下、本発明の実施の形態について図を参照して説明する。
【実施例１】
【０００７】
図１は本発明の実施例１に係るエンコーダ装置１のブロック図である。
図１において、ＣＰＵ２、エンコーダ信号処理回路３、記憶装置４、ラインドライバ７、ラインレシーバ８、モータ１０、上位コントローラ２１、ＣＰＵ２２、ドライバ回路２３は従来技術の図５と同一であるので、ここでは説明を省略する。
本発明により設けられた新たな構成としては、５の制御信号生成回路と、６のサム値計算回路である。制御信号生成回路５は記憶装置４からパラメータを読出し自動的に設定するものであり、サム値計算回路６は記憶装置４から読出したデータの誤り訂正処理を行うものである。
【０００８】
次に、本発明の実施例１の動作について説明する。
先ず、システムロード開始信号が入力されると、制御信号生成回路５は、記憶装置４からモータパラメータとエンコーダパラメータを読み出しエンコーダ処理回路３に対して設定データと設定データ書き込み信号を出力し、データの設定を行う。なお、記憶装置４にはあらかじめ複数のロード領域に分けて、それぞれのロード領域にモータパラメータとエンコーダパラメータが書き込まれており、制御信号生成回路５はロード領域選択信号により選択された領域に格納されたモータパラメータとエンコーダパラメータのみを読み出し自動的に設定を行う。図４は以上のことを図示する記憶装置４のメモリマップ図である。図４に示す記憶装置４のメモリマップの例のように、記憶装置４はロード領域１〜ＮのＮ個のロード領域に分割されており、ロード領域選択信号によりロード領域１からロード領域Ｎまでのうちの１つのロード領域が選択される。各ロード領域１〜Ｎにはそれぞれモータパラメータとエンコーダパラメータが格納されており、たとえばモータの種別ごとに異なるものになっている。そこで、使用するモータによってロード領域選択信号によりモータパラメータとエンコーダパラメータを選択することでパラメータの設定ができ、このためエンコーダ装置としては共通化を図ることができる。
サム値計算回路６は制御信号生成回路５から出力される設定データ書き込み信号入力時の設定データに対してサム値の計算を行い、サム値をＣＰＵ２に対して出力する。この場合のサム値計算処理は、例えば、チェックサム方式によりデータの合計値（サム値）を計算しておき、これと読み出したデータの合計値との一致を検査するもので、サム値が一致しなければデータを廃棄し異常として処理する。
また、制御信号生成回路５はエンコーダ信号処理回路３に対するデータの設定完了時ＣＰＵ２に対してシステムロード完了信号を出力しデータの設定完了を通知する。
このように、制御信号生成回路５にて自動的に記憶装置４から設定用パラメータを読み出しエンコーダ信号処理回路３に対して設定データと設定データ書き込み信号を出力しデータの設定を行うことにより、従来システム起動時にＣＰＵが行っていた初期化処理を省き、初期化の時間を削減すると共にＣＰＵの処理を軽減することができる。
また、ＣＰＵ２はシステムロード完了信号時にサム値計算回路６から出力されるサム値の値を確認することで、エンコーダ信号処理回路３に誤った設定データが書き込まれた場合には異常を検出することができ、エンコーダ装置の信頼性を向上することができる。
本発明が図５に示した従来技術と異なる部分は、２つあり、図１で太線で示したように、１つはシステムロード開始信号により自動的に記憶装置４からパラメータ等の設定データを読み出しエンコーダ信号処理回路にデータの設定を行う制御信号生成回路５を設けたこと、２つ目は制御信号生成回路５の動作時に、エンコーダ信号処理回路３に誤った設定データが書き込まれた場合に異常を検出することができるデータのサム値計算回路６を備えたことである。
【実施例２】
【０００９】
次に、本発明の実施例２について説明する。
図２は本発明の実施例２に係るエンコーダ装置１’のブロック図である。
図２において、ＣＰＵ２、エンコーダ信号処理回路３、記憶装置４、ラインドライバ７，ラインレシーバ８、モータ１０，上位コントローラ２１、ＣＰＵ２２、ドライバ回路２３および制御信号発生回路５、サム値計算回路６は実施例１の図１とは同一構成であり、重複する説明は省略する。
図２のブロック図が図１のそれと異なる点は、太線で示すリセットＩＣ９が追加された点である。
次に、実施例２の動作について説明する。
エンコーダ装置１’上のリセットＩＣ９が出力するリセット信号をシステムロード開始信号とすることにより、システム起動時に制御信号生成回路５にて自動的に記憶装置４から前記パラメータを読み出しエンコーダ信号処理回路３に対して設定データと設定データ書き込み信号を出力しデータの設定を行うことができる。
【実施例３】
【００１０】
次に、本発明の実施例３について説明する。
図３は本発明の実施例３に係るエンコーダ装置１”のブロック図である。
図３において、ＣＰＵ２、エンコーダ信号処理回路３、記憶装置４、ラインドライバ７，ラインレシーバ８、モータ１０，上位コントローラ２１、ＣＰＵ２２、ドライバ回路２３および制御信号発生回路５、サム値計算回路６は実施例２の図２とは同一構成であり、重複する説明は省略する。
図３のブロック図が図２のそれと異なる点は、リセットIＣ９の代わりに、太線で示すＣＰＵ２の出力ポートを用いた構成である。
次に、実施例３の動作について説明する。
エンコーダ装置１”上のＣＰＵ２の出力ポートををシステムロード開始信号とすることにより、任意のタイミングにて制御信号生成回路５にて自動的に記憶装置４から設定用パラメータを読み出しエンコーダ信号処理回路３に対して設定データと設定データ書き込み信号を出力しデータの設定を行うことができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施例１に係るエンコーダ装置のブロック図である。
【図２】本発明の実施例２に係るエンコーダ装置のブロック図である。
【図３】本発明の実施例３に係るエンコーダ装置のブロック図である。
【図４】本発明の記憶装置のメモリマップ図である。
【図５】従来のエンコーダ装置のブロック図である。
【符号の説明】
【００１２】
１  本発明の実施例１に係るエンコーダ装置
１’本発明の実施例２に係るエンコーダ装置
１”本発明の実施例３に係るエンコーダ装置
２  ＣＰＵ
３  エンコーダ信号処理回路
４  記憶装置
５  制御信号生成回路
６  サム値計算回路
７  ラインドライバ
８  ラインレシーバ
９  リセットＩＣ
１０  モータ
２１  上位コントローラ
２２  ＣＰＵ
２３  ドライバ回路
【図１】
2009063371.tif 000003
【図２】
2009063371.tif 000004
【図３】
2009063371.tif 000005
【図４】
2009063371.tif 000006
【図５】
2009063371.tif 000007