(57)【要約】【課題】  隣り合う２つのＴＦＴの間に短絡が発生するのを確実に防止するとともに、回路設計の自由度を増大させることができる多結晶半導体膜の形成方法。【解決手段】  絶縁基板上において第１方向に沿って結晶成長した多結晶半導体膜を形成する本発明の方法では、第１方向に沿って第１の向きに結晶成長した結晶粒（１５ａ）と第１の向きとは逆の第２の向きに結晶成長した結晶粒（１５ｂ）とが、第１方向と直交する第２方向に沿って鋸歯状または正弦波状に衝突するように、絶縁基板上における結晶成長を制御する。【選択図】  図７
2009147045.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上において第１方向に沿って結晶成長した多結晶半導体膜を形成する方法であって、
前記第１方向に沿って第１の向きに結晶成長した結晶粒と前記第１の向きとは逆の第２の向きに結晶成長した結晶粒とが、前記第１方向と直交する第２方向に沿って鋸歯状または正弦波状に衝突するように、前記絶縁基板上における結晶成長を制御する多結晶半導体膜の形成方法。
【請求項２】
前記絶縁基板上の非晶質半導体膜に所定の光強度分布の光を照射し、前記非晶質半導体膜の再結晶化により前記多結晶半導体膜を形成する請求項１に記載の多結晶半導体膜の形成方法。
【請求項３】
請求項１または２に記載の形成方法により形成された前記多結晶半導体膜を活性層に用いた薄膜トランジスタ。
【請求項４】
請求項１または２に記載の形成方法により形成された前記多結晶半導体膜を活性層に用いて薄膜トランジスタを製造する薄膜トランジスタの製造方法。
【請求項５】
所定の光強度分布を有する光を非単結晶半導体膜に照射して結晶化半導体膜を生成する結晶化装置であって、
前記所定の光強度分布を有する光として、所定の方向に沿って光強度がＶ字状に変化する分布であり、前記Ｖ字状に変化する光強度の一方側の勾配と他方側の勾配との比が前記所定の方向と直交する方向に沿って増減する分布の光を前記非単結晶半導体膜に照射する光学系を有する結晶化装置。
【請求項６】
前記光学系は、光変調素子を介した光に基づいて前記所定の光強度分布を前記非単結晶半導体膜上に形成する結像光学系を備えている請求項５に記載の結晶化装置。
【請求項７】
入射光に基づいて所定の光強度分布を形成する光変調素子であって、
前記光変調素子は、第１方向に細長く延びる帯状領域が前記第１方向と直交する第２方向に沿って繰り返し並ぶ基本パターンを有し、
前記帯状領域では、前記第１方向に沿って、第１位相値を有する第１領域と第２位相値を有する第２領域との割合が単位領域毎にＶ字状に変化し、
前記帯状領域の一方の側での各単位領域内における前記第１領域の占有面積率の変化と前記帯状領域の他方の側での占有面積率の変化との比が、帯状領域毎に前記第２方向に沿って増減している光変調素子。
【請求項８】
請求項６に記載の結晶化装置に用いられる光変調素子であって、
前記光変調素子は、前記所定の方向に細長く延びる帯状領域が前記所定の方向と直交する方向に沿って繰り返し並ぶ基本パターンを有し、
前記帯状領域では、前記第１方向に沿って、第１位相値を有する第１領域と第２位相値を有する第２領域との割合が単位領域毎にＶ字状に変化し、
前記帯状領域の一方の側での各単位領域内における前記第１領域の占有面積率の変化と前記帯状領域の他方の側での占有面積率の変化との比が、帯状領域毎に前記第２方向に沿って増減している光変調素子。
【請求項９】
絶縁基板と、
この絶縁基板上に設けられた複数の島状多結晶半導体膜と、
これら複数の多結晶半導体膜の少なくとも２つの島状多結晶半導体膜にそれぞれ設けられた薄膜トランジスタと、
前記絶縁基板上の前記薄膜トランジスタ間に設けられ、第１の向きに沿って結晶成長した多結晶半導体膜と前記第１の向きとは逆の第２の向きに結晶成長した多結晶半導体膜とが鋸歯状または正弦波状に衝突して形成された隆起部とを具備してなることを特徴とする薄膜トランジスタ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多結晶半導体膜の形成方法、薄膜トランジスタ、および薄膜トランジスタの製造方法に関する。特に、本発明は、薄膜トランジスタの活性層となる多結晶半導体薄膜の形成方法に関するものである。
【背景技術】
【０００２】
従来、単結晶シリコン（一般には単結晶半導体）に匹敵する半導体デバイス級の多結晶シリコン薄膜（一般には多結晶半導体薄膜）を絶縁基板上に形成する技術として、非晶質シリコン薄膜（一般には非晶質半導体薄膜）に所定の光強度分布のレーザー光を照射することにより非晶質シリコン薄膜を溶融して、所定方向に沿って結晶成長させる手法が考案されている。この手法では、非晶質シリコン薄膜を一旦溶解させて再結晶化させる際に、再結晶化の開始位置と再結晶化のタイミングとを制御することにより、所望の方向に沿って連続的に結晶成長した多結晶シリコン薄膜が得られる。
【０００３】
再結晶化の開始位置およびタイミングを制御する方法については種々提案されているが、一例としてＰＭＥＬＡ（Phase Modulated Eximer Laser Annealing）法によるシリコン薄膜の再結晶化方法がある。ＰＭＥＬＡ法では、位相シフトマスク（一般には光変調素子）を用いて入射レーザー光を変調し、非晶質シリコン薄膜に所望の光強度分布のレーザー光を照射する。具体的には、非晶質シリコン薄膜上の所望の位置において光強度（照射エネルギー）が最小値を有し且つその最小値の位置と最大値の位置との間において光強度が単調に変化するような形態の光強度分布を、非晶質シリコン薄膜上に生成する。
【０００４】
こうして、非晶質シリコン薄膜内において、光強度が最小値の位置と最大値の位置との間において温度が単調に変化するような温度分布が生じる。この温度分布により、非晶質シリコンの溶融後の再結晶化が温度の変化方向に沿って連続的に発生し、単結晶シリコンに匹敵する半導体デバイス級の再結晶化された多結晶シリコン薄膜が形成される。従来技術の一例として、特許文献１には、位相シフトマスクを介して発生させた逆ピークパターンの光強度分布の光を半導体膜に照射して結晶化を行う技術が開示されている。
【０００５】
【特許文献１】特開２０００−３０６８５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
例えば特許文献１に開示された従来技術では、互いに平行な２つの直線に沿って並んだ開始点から対向する向きに結晶が成長し、中央の直線上において結晶粒が衝突して結晶化が終了する。このとき、結晶粒の衝突部分ではシリコンが隆起し、他の部分に比べて膜厚が厚くなる。このような再結晶化シリコン薄膜を用いて絶縁基板上にＴＦＴ（薄膜トランジスタ：Thin-Film-Transistor）の島分離部分（活性層）を形成すると、直線状にシリコンが隆起した部分に起因して、互いに隣り合う２つのＴＦＴの間で短絡が発生する恐れがある。また、ＴＦＴ駆動回路の設計において隆起部分を避けるようにＴＦＴを配置する必要があり、回路設計の自由度が制限されてしまう。
【０００７】
本発明は、前述の課題に鑑みてなされたものであり、隣り合う２つのＴＦＴの間に短絡が発生するのを確実に防止するとともに、回路設計の自由度を増大させることができる多結晶半導体膜の形成方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記課題を解決するために、本発明の第１形態では、絶縁基板上において第１方向に沿って結晶成長した多結晶半導体膜を形成する方法であって、
前記第１方向に沿って第１の向きに結晶成長した結晶粒と前記第１の向きとは逆の第２の向きに結晶成長した結晶粒とが、前記第１方向と直交する第２方向に沿って鋸歯状または正弦波状に衝突するように、前記絶縁基板上における結晶成長を制御する多結晶半導体膜の形成方法を提供する。
【０００９】
本発明の第２形態では、第１形態の形成方法により形成された前記多結晶半導体膜を活性層に用いた薄膜トランジスタを提供する。
【００１０】
本発明の第３形態では、第１形態の形成方法により形成された前記多結晶半導体膜を活性層に用いて薄膜トランジスタを製造する薄膜トランジスタの製造方法を提供する。
【００１１】
本発明の第４形態では、所定の光強度分布を有する光を非単結晶半導体膜に照射して結晶化半導体膜を生成する結晶化装置であって、
前記所定の光強度分布を有する光として、所定の方向に沿って光強度がＶ字状に変化する分布であり、前記Ｖ字状に変化する光強度の一方側の勾配と他方側の勾配との比が前記所定の方向と直交する方向に沿って増減する分布の光を前記非単結晶半導体膜に照射する光学系を有する結晶化装置を提供する。
【００１２】
本発明の第５形態では、所定の光強度分布を有する光を非単結晶半導体膜に照射して結晶化半導体膜を生成する結晶化方法であって、
前記所定の光強度分布を有する光として、所定の方向に沿って光強度がＶ字状に変化する分布であり、前記Ｖ字状に変化する光強度の一方側の勾配と他方側の勾配との比が前記所定の方向と直交する方向に沿って増減する分布の光を前記非単結晶半導体膜に照射する結晶化方法を提供する。
【００１３】
本発明の第６形態では、入射光に基づいて所定の光強度分布を形成する光変調素子であって、
前記光変調素子は、第１方向に細長く延びる帯状領域が前記第１方向と直交する第２方向に沿って繰り返し並ぶ基本パターンを有し、
前記帯状領域では、前記第１方向に沿って、第１位相値を有する第１領域と第２位相値を有する第２領域との割合が単位領域毎にＶ字状に変化し、
前記帯状領域の一方の側での各単位領域内における前記第１領域の占有面積率の変化と前記帯状領域の他方の側での占有面積率の変化との比が、帯状領域毎に前記第２方向に沿って増減している光変調素子を提供する。
【００１４】
本発明の第７形態では、第４形態の結晶化装置または第５形態の結晶化方法に用いられる光変調素子であって、
前記光変調素子は、前記所定の方向に細長く延びる帯状領域が前記所定の方向と直交する方向に沿って繰り返し並ぶ基本パターンを有し、
前記帯状領域では、前記第１方向に沿って、第１位相値を有する第１領域と第２位相値を有する第２領域との割合が単位領域毎にＶ字状に変化し、
前記帯状領域の一方の側での各単位領域内における前記第１領域の占有面積率の変化と前記帯状領域の他方の側での占有面積率の変化との比が、帯状領域毎に前記第２方向に沿って増減している光変調素子を提供する。
【００１５】
本発明の第８形態では、絶縁基板と、
この絶縁基板上に設けられた複数の島状多結晶半導体膜と、
これら複数の多結晶半導体膜の少なくとも２つの島状多結晶半導体膜にそれぞれ設けられた薄膜トランジスタと、
前記絶縁基板上の前記薄膜トランジスタ間に設けられ、第１の向きに沿って結晶成長した多結晶半導体膜と前記第１の向きとは逆の第２の向きに結晶成長した多結晶半導体膜とが鋸歯状または正弦波状に衝突して形成された隆起部とを具備してなることを特徴とする薄膜トランジスタ装置を提供する。
【発明の効果】
【００１６】
本発明にかかる多結晶半導体膜の形成方法では、互いに逆向きに結晶成長した結晶粒が、結晶成長の方向と直交する方向に沿って鋸歯状または正弦波状に衝突するように、結晶成長を制御する。その結果、本発明では、半導体の残留部分が鋸歯状または正弦波状に形成されるので、隣り合う２つのＴＦＴの間に短絡が発生するのを確実に防止するとともに、回路設計の自由度を増大させることができる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施形態の具体的な説明に先立って、本発明における課題の認識について説明する。例えばＰＭＥＬＡ法では、図１に示すように、直線１０に沿って並んで生成された結晶核１１が結晶成長の開始点になり、矢印Ｆ１で示す方向に沿って結晶の成長が進行する。図１において、参照符号１２で示す領域は結晶化が進んだ多結晶半導体薄膜の領域であり、参照符号１３で示す領域は結晶化されていない非晶質半導体薄膜の領域である。また、参照符号１４は結晶粒界を示し、参照符号１５は結晶粒界に囲まれた結晶粒を示している。
【００１８】
図２には、互いに平行な２つの直線１０ａ，１０ｂに沿って並んで生成された結晶核１１ａ，１１ｂから、矢印Ｆ１ａ，Ｆ１ｂで示す向きに結晶がそれぞれ成長する様子が示されている。この場合、図３に示すように、２つの直線１０ａと１０ｂとの間の中央に位置する直線１０ｃ上において、結晶核１１ａから矢印Ｆ１ａで示す向きに成長した結晶粒１５ａと結晶核１１ｂから矢印Ｆ１ｂで示す向きに成長した結晶粒１５ｂとが直線状に衝突して結晶化が終了する。このとき、結晶粒１５ａと１５ｂとの衝突部分では半導体が隆起し、この隆起部分１６の膜厚が他の部分よりも厚くなる。
【００１９】
図２および図３において、参照符号１２ａ，１２ｂで示す領域は、結晶核１１ａ，１１ｂから結晶化が進んだ多結晶半導体薄膜の領域である。また、図２において、参照符号１３で示す領域は、結晶化されていない非晶質半導体薄膜の領域である。また、図２および図３において、参照符号１４ａ，１４ｂは結晶核１１ａ，１１ｂからの結晶化により生成された結晶粒界を示し、参照符号１７はガラス基板（不図示）上に形成された絶縁層を示している。
【００２０】
図１〜図３を参照して説明した方法により多結晶半導体薄膜を形成した後、例えば図４において参照符号１８ａ，１８ｂで示す位置にＴＦＴを形成する。ＴＦＴのソースドレイン領域およびチャネル領域は、上記多結晶半導体薄膜を島状に分離することにより形成される。この島分離部分の形成にはドライエッチングを用いるのが一般的で、その条件は島分離部分の膜厚のばらつきと非形成領域のエッチングのばらつきとを考慮して決定される。その際、図３に示すように、結晶粒１５ａと１５ｂとの衝突により半導体の隆起部分１６が発生している場合、この隆起部分１６においてドライエッチング量が不足し易い。
【００２１】
その結果、図５に示すように、ＴＦＴの島分離部分１８ａ，１８ｂの形成後に多結晶半導体薄膜の隆起部分１６の底部が直線状に且つ連続的に残留し、ＴＦＴ間の半導体の残留部分１６ａが互いに隣り合う２つのＴＦＴ１８ａと１８ｂとの間で絶縁されずに短絡を発生させる恐れがある。半導体の残留部分１６ａはドライエッチングの時間を延長することにより除去することができるが、その場合には下地の絶縁層１７に対して必要以上にエッチングが進行するため好ましくない。これらの課題を解決するために、上記半導体の残留部分１６ａを回避してＴＦＴの島分離部分（活性層）１８ａ，１８ｂを設計することが考えられる。しかしながら、この設計手法では、結晶化領域を有効に利用すること、配線を短くすることなどの要求を満たすことができない。
【００２２】
本発明の第１手法では、図６に示すように、互いに平行な２つの直線１０ａ，１０ｂに沿って並んで生成された結晶核１１ａ，１１ｂから結晶粒１５ａ，１５ｂが図中水平方向に成長する際に、結晶成長の速度が結晶成長の方向と直交する方向（図６の紙面における鉛直方向：以下、単に「成長直交方向」という）に沿って鋸歯状に増減し且つ結晶粒１５ａの成長速度の鋸歯状の増減パターンと結晶粒１５ｂの成長速度の鋸歯状の増減パターンとが補完関係になるように、結晶の成長速度を制御する。
【００２３】
具体的には、結晶成長の方向に沿って光強度がＶ字状に変化する分布であって、一方側の勾配と他方側の勾配との比が成長直交方向に沿って増減する分布の光を、非晶質半導体薄膜に照射する。すなわち、図６のＥ−Ｅ断面における光強度分布では、結晶核１１ａ側の強度勾配が結晶核１１ｂ側の強度勾配よりも小さく、最大強度の位置は図中破線で示す中央位置よりも結晶核１１ｂ側にある。この場合、図６のＥ−Ｅ断面において、結晶粒１５ａの成長速度の方が、結晶粒１５ｂの成長速度よりも大きくなる。
【００２４】
図６のＦ−Ｆ断面における光強度分布では、結晶核１１ａ側の強度勾配と結晶核１１ｂ側の強度勾配とは互いに等しく、最大強度の位置は図中破線で示す中央位置にある。この場合、図６のＦ−Ｆ断面において、結晶粒１５ａの成長速度と結晶粒１５ｂの成長速度とは互いに等しくなる。図６のＧ−Ｇ断面における光強度分布では、結晶核１１ａ側の強度勾配が結晶核１１ｂ側の強度勾配よりも大きく、最大強度の位置は図中破線で示す中央位置よりも結晶核１１ａ側にある。この場合、図６のＧ−Ｇ断面において、結晶粒１５ａの成長速度の方が、結晶粒１５ｂの成長速度よりも小さくなる。
【００２５】
このように、第１手法において、例えば光変調素子を介して非晶質半導体薄膜に照射される光強度分布では、結晶核１１ａ側の勾配と結晶核１１ｂ側の勾配との比が成長直交方向に沿って増減している。その結果、図６に示すように、結晶粒１５ａの結晶成長の最先端部１５ａａおよび結晶粒１５ｂの結晶成長の最先端部１５ｂａはともに鋸歯状（ジグザク状）になり、且つ鋸歯状の最先端部１５ａａと鋸歯状の最先端部１５ｂａとが補完関係になる。
【００２６】
したがって、半導体薄膜の全面が結晶化した状態では、図７に示すように、結晶核１１ａから図中水平方向右向きに結晶成長した結晶粒１５ａと結晶核１１ｂから図中水平方向左向きに結晶成長した結晶粒１５ｂとが、成長直交方向（図７の紙面における鉛直方向）に沿って鋸歯状に衝突する。その結果、結晶粒１５ａと１５ｂとが衝突した部分には、隆起部分２０が鋸歯状に形成される。
【００２７】
なお、図６および図７において、参照符号１２ａ，１２ｂで示す領域は、結晶核１１ａ，１１ｂから結晶化が進んだ多結晶半導体薄膜の領域である。また、図６において、参照符号１３で示す領域は、結晶化されていない非晶質半導体薄膜の領域である。また、図７において、参照符号１７は、例えばガラス基板（不図示）上に形成された絶縁層を示している。
【００２８】
本発明の第２手法では、図８に示すように、結晶開始位置である結晶核１１ａ’，１１ｂ’が、成長直交方向（図８の紙面における鉛直方向）に沿って鋸歯状の線すなわち折れ線１０ａ’，１０ｂ’上に位置するように、結晶の開始位置を制御する。具体的には、結晶成長の方向に沿って光強度がＶ字状に変化する分布であって、光強度の最も小さい位置が成長直交方向に沿って鋸歯状になる分布の光を、非晶質半導体薄膜に照射する。すなわち、図８のＬ−Ｌ断面における光強度分布では最大強度の位置が図中破線で示す中央位置よりも結晶核１１ａ’側にあり、図８のＭ−Ｍ断面における光強度分布では最大強度の位置が図中破線で示す中央位置よりも結晶核１１ｂ’側にある。
【００２９】
したがって、半導体薄膜の全面が結晶化した状態では、図９に示すように、折れ線１０ａ’に沿って生成された結晶核１１ａ’から図中水平方向右向きに結晶成長した結晶粒と、折れ線１０ｂ’に沿って生成された結晶核１１ｂ’から図中水平方向左向きに結晶成長した結晶粒とが、成長直交方向（図９の紙面における鉛直方向）に沿って鋸歯状に衝突する。その結果、結晶粒の衝突部分には、隆起部分２０’が鋸歯状に形成される。なお、図８および図９において、参照符号１２ａ’，１２ｂ’で示す領域は、結晶核１１ａ’，１１ｂ’から結晶化が進んだ多結晶半導体薄膜の領域である。また、図９において、参照符号１３’で示す領域は、結晶化されていない非晶質半導体薄膜の領域である。
【００３０】
本発明では、図６〜図９を参照して説明したように再結晶化された多結晶半導体薄膜を用いて、絶縁基板（例えばガラス基板＋絶縁層）上の例えば図１０に示す位置に、ＴＦＴの島分離部分（活性層）１８ａ，１８ｂが形成される。すなわち、一方の島状多結晶半導体膜２１に一方のＴＦＴの島分離部分１８ａが形成され、他方の島状多結晶半導体膜２２に他方のＴＦＴの島分離部分１８ｂが形成される。ＴＦＴの島分離部分１８ａ，１８ｂの形成後には、島分離部分１８ａと１８ｂとの間に鋸歯状の半導体の残留部分２０ａが形成されるだけで、隣り合う２つのＴＦＴの間を短絡する半導体の残留部分２０ａが残留しないため、隣り合う２つのＴＦＴを確実に分離することができる。
【００３１】
また、図１１の比較例に示すように、半導体の残留部分３０ａが直線状に延びる従来技術では、一方の島状多結晶半導体膜３１に一方のＴＦＴ１８ａを形成し、他方の島状多結晶半導体膜３２に他方のＴＦＴ１８ｂを形成すると、ＴＦＴ１８ａと１８ｂとの距離Ｌ０が長くなり、回路設計の自由度が制限されてしまう。これに対し、図１０に示す本発明の構成例では、半導体の残留部分２０ａが鋸歯状に延びるため、２つのＴＦＴ１８ａと１８ｂとの距離Ｌ１を短くすることができ、ひいては回路設計の自由度を増大させることができる。
【００３２】
なお、上述の説明では、互いに逆向きに結晶成長した結晶粒が、結晶成長の方向と直交する方向に沿って鋸歯状に衝突するように、結晶成長を制御している。しかしながら、これに限定されることなく、図１２に示すように、結晶粒が正弦波状に衝突し、ひいては半導体の残留部分２０ｂが正弦波状に形成される変形例も可能である。この場合も、２つのＴＦＴ１８ａと１８ｂとの距離を短くすることができ、ひいては回路設計の自由度を増大させることができる。
【００３３】
また、図１３に示すように、半導体の残留部分２０ｃが直線状の部分と鋸歯状の部分とで形成される変形例も可能である。さらに、図示を省略したが、半導体の残留部分が直線状の部分と正弦波状の部分とで形成される変形例も可能である。いずれの場合も、２つのＴＦＴ１８ａと１８ｂとの距離を短くすることができ、ひいては回路設計の自由度を増大させることができる。一般に、回路のレイアウトに応じて、半導体の残留部分が鋸歯状の部分または正弦波状の部分を含む適当な形状になるように設定することができる。
【００３４】
以上のように、本発明では、ＴＦＴの活性層の形成後に直線状に且つ連続的に半導体が残留する従来技術とは異なり、半導体の残留部分が鋸歯状または正弦波状に形成されるので、隣り合う２つのＴＦＴの間に短絡が発生するのを確実に防止するとともに、回路設計の自由度を増大させることができる。なお、上述の説明では、ＰＭＥＬＡ法に対して本発明を適用しているが、絶縁基板上において一方向に沿って結晶成長した多結晶半導体膜を形成する他の方法に対しても同様に本発明を適用することができる。
【００３５】
本発明の実施形態を、添付図面に基づいて説明する。図１４は、本発明の実施形態にかかる結晶化装置の構成を概略的に示す図である。図１５は、図１４の照明系の内部構成を概略的に示す図である。図１４および図１５を参照すると、本実施形態の結晶化装置は、入射光束を位相変調して所定の光強度分布を有する光束を形成するための光変調素子１と、光変調素子１を照明するための照明系２と、結像光学系３と、被処理基板４を保持するための基板ステージ５とを備えている。
【００３６】
光変調素子１の構成および作用については後述する。照明系２は、たとえば３０８ｎｍの波長を有するレーザ光を供給するＸｅＣｌエキシマレーザ光源２ａを備えている。光源２ａとして、ＫｒＦエキシマレーザ光源やＹＡＧレーザ光源のように被処理基板４を溶融するエネルギー光線を出射する性能を有する他の適当な光源を用いることもできる。光源２ａから供給されたレーザ光は、ビームエキスパンダ２ｂを介して拡大された後、第１フライアイレンズ２ｃに入射する。
【００３７】
こうして、第１フライアイレンズ２ｃの後側焦点面には複数の小光源が形成され、これらの複数の小光源からの光束は第１コンデンサー光学系２ｄを介して、第２フライアイレンズ２ｅの入射面を重畳的に照明する。その結果、第２フライアイレンズ２ｅの後側焦点面には、第１フライアイレンズ２ｃの後側焦点面よりも多くの複数の小光源が形成される。第２フライアイレンズ２ｅの後側焦点面に形成された複数の小光源からの光束は、第２コンデンサー光学系２ｆを介して、光変調素子１を重畳的に照明する。
【００３８】
第１フライアイレンズ２ｃと第１コンデンサー光学系２ｄとにより、第１ホモジナイザが構成されている。この第１ホモジナイザにより、光源２ａから射出されたレーザ光について、光変調素子１上での入射角度に関する均一化が図られる。また、第２フライアイレンズ２ｅと第２コンデンサー光学系２ｆとにより、第２ホモジナイザが構成されている。この第２ホモジナイザにより、第１ホモジナイザからの入射角度が均一化されたレーザ光について、光変調素子１上での面内各位置での光強度に関する均一化が図られる。
【００３９】
光変調素子１により位相変調されたレーザ光は、結像光学系３を介して、被処理基板４に入射する。ここで、結像光学系３は、光変調素子１の位相パターン面と被処理基板４とを光学的に共役に配置している。換言すれば、被処理基板４（厳密には被処理基板４の被照射面）は、光変調素子１の位相パターン面と光学的に共役な面（結像光学系３の像面）に設定されている。
【００４０】
結像光学系３は、例えば、正レンズ群３ａと、正レンズ群３ｂと、これらのレンズ群の間に配置された開口絞り３ｃとを備えている。開口絞り３ｃの開口部（光透過部）の大きさ（ひいては結像光学系３の像側開口数ＮＡ）は、被処理基板４の半導体膜上（被照射面）において所要の光強度分布を発生させるように設定されている。なお、結像光学系３は、屈折型の光学系であってもよいし、反射型の光学系であってもよいし、屈折反射型の光学系であってもよい。
【００４１】
被処理基板４は、基板上に、下層絶縁膜、非単結晶半導体薄膜、上層絶縁膜の順に成膜することにより構成されている。さらに詳細には、本実施形態では、被処理基板４は、たとえば液晶ディスプレイ用板ガラスの上に、化学気相成長法（ＣＶＤ）により、下地絶縁膜、非単結晶半導体膜（例えば非晶質シリコン膜）、およびキャップ膜が順次形成されたものである。下地絶縁膜およびキャップ膜は、絶縁膜、例えばＳｉＯ2膜である。下地絶縁膜は、非晶質シリコン膜とガラス基板とが直接接触して、ガラス基板中のＮａなどの異物が非晶質シリコン膜に混入するのを防止し、非晶質シリコン膜の熱が直接ガラス基板に伝わるのを防止する。
【００４２】
非晶質シリコン膜は、結晶化される半導体膜である。キャップ膜は、非晶質シリコン膜に入射する光ビームの一部により加熱され、この加熱された温度を蓄熱する。この蓄熱効果は、光ビームの入射が遮断されたとき、非晶質シリコン膜の被照射面において高温部が相対的に急速に降温するが、この降温勾配を緩和させ、大粒径の横方向の結晶成長を促進させる。被処理基板４は、真空チャックや静電チャックなどにより基板ステージ５上において予め定められた所定の位置に位置決めされて保持されている。
【００４３】
図１６は、本実施形態において本発明の第１手法を実施するための光変調素子の構成を概略的に示す図である。図１６を参照すると、本実施形態において第１手法を実施するための光変調素子１は、ｙ方向（図中鉛直方向）に細長く延びる３種類の帯状領域１Ａ，１Ｂ，１Ｃがｘ方向（図中水平方向）に沿って繰り返し並ぶ基本パターンを有する。図１６において、参照符号１Ｄは、基本パターンの繰り返し単位領域を示している。単位構造である帯状領域１Ａ，１Ｂ，１Ｃでは、図中斜線部で示す矩形状の領域１ａが＋９０度の位相値を有し、図中空白部で示す領域１ｂが０度の位相値を有する。
【００４４】
位相値は、光が光変調素子を通過するときの位相変調量を表し、位相進みの方向を正とする。例えば、基準となる位相値０度に対して、＋９０度は位相進みを意味する。光変調素子１は、例えば合成石英により形成された基板（一般には光透過性基板）の表面をエッチングして凹凸状に形成することにより作製される。波長が３０８ｎｍの光に対して使用される光変調素子１では、０度の位相値を有する領域１ｂを基準とするとき、矩形状の領域１ａは深さが１５７ｎｍの凹部として刻設されている。
【００４５】
帯状領域１Ａ，１Ｂ，１Ｃのｘ方向のピッチは、結像光学系３の像面換算で１μｍである。換言すると、帯状領域１Ａ，１Ｂ，１Ｃでは、結像光学系３の像面換算で１μｍ×１μｍのサイズを有する正方形状のセル（単位領域）１ｃが、ｙ方向に沿って１１個並んでいる。結像光学系３の像面換算でのセル１ｃのサイズ１μｍ×１μｍは、結像光学系３の点像分布範囲の１．２５μｍよりも小さく設定されている。
【００４６】
帯状領域１Ａ，１Ｂ，１Ｃでは、＋９０度の位相値を有する領域１ａと０度の位相値を有する領域１ｂとの割合が、ｙ方向に沿ってセル毎に変化している。換言すると、帯状領域１Ａ，１Ｂ，１Ｃでは、各セルにおける領域１ａの占有面積率がｙ方向に沿って所定の変化率で変化している。具体的には、各セルにおける領域１ａの占有面積率は、帯状領域１Ａ，１Ｂ，１Ｃの中央付近において最も大きく、その両端に向かって単調に減少している。
【００４７】
さらに詳細には、第１帯状領域１Ａでは、帯状領域の中央位置よりも＋ｙ方向側（図中上側）に単位セル分だけ位置ずれした位置において領域１ａの占有面積率が最も大きく、領域１ａの占有面積率の変化率は＋ｙ方向側の方が−ｙ方向側（図中下側）よりも大きい。第３帯状領域１Ｃでは、帯状領域の中央位置よりも−ｙ方向側に単位セル分だけ位置ずれした位置において領域１ａの占有面積率が最も大きく、領域１ａの占有面積率の変化率は−ｙ方向側の方が＋ｙ方向側よりも大きい。
【００４８】
第１帯状領域１Ａと第３帯状領域１Ｃとの間に配置された第２帯状領域１Ｂでは、帯状領域の中央位置において領域１ａの占有面積率が最も大きく、領域１ａの占有面積率の変化率は−ｙ方向側と＋ｙ方向側とで互いに等しい。すなわち、光変調素子１では、各帯状領域において領域１ａの占有面積率がＶ字状に変化し、一方の側の占有面積率の変化と他方の側の占有面積率の変化との比が帯状領域毎にｘ方向に沿って増減している。
【００４９】
図１７は、本実施形態において本発明の第２手法を実施するための光変調素子の構成を概略的に示す図である。図１７を参照すると、本実施形態において第２手法を実施するための光変調素子１では、図１６の第２帯状領域１Ｂの中央位置がｘ方向に沿って鋸歯状に変化するように配列されている。図１７では隣り合う２つの第２帯状領域１Ｂがｙ方向に単位セル分だけ位置すれしているが、例えば図１８に示すように隣り合う２つの第２帯状領域１Ｂがｙ方向に単位セルの半分だけ位置すれしていてもよい。
【００５０】
図１９は、本実施形態の結晶化装置を用いて結晶化された領域に電子デバイスを作製する工程を示す工程断面図である。図１９（ａ）に示すように、透明の絶縁基板８０（例えば、アルカリガラス、石英ガラス、プラスチック、ポリイミドなど）の上に、下地膜８１（例えば、膜厚５０ｎｍのＳｉＮおよび膜厚１００ｎｍのＳｉＯ2積層膜など）および非晶質半導体膜８２（例えば、膜厚５０ｎｍ〜２００ｎｍ程度のＳｉ，Ｇｅ，ＳｉＧｅなどの半導体の膜）および不図示のキャップ膜８２ａ（例えば、膜厚３０ｎｍ〜３００ｎｍのＳｉＯ2膜など）を、化学気相成長法やスパッタ法などを用いて成膜した被処理基板５を準備する。そして、本実施形態にしたがう結晶化装置を用いて、非晶質半導体膜８２の表面の予め定められた領域に、レーザ光８３（例えば、ＫｒＦエキシマレーザ光やＸｅＣｌエキシマレーザ光など）を照射する。
【００５１】
こうして、図１９（ｂ）に示すように、大粒径の結晶を有する多結晶半導体膜または単結晶化半導体膜８４が生成される。次に、キャップ膜８２ａをエッチングにより半導体膜８４から除去した後、図１９（ｃ）に示すように、フォトリソグラフィ技術を用いて多結晶半導体膜または単結晶化半導体膜８４を例えば薄膜トランジスタを形成するための領域となる島状の半導体膜８５に加工し、表面にゲート絶縁膜８６として膜厚２０ｎｍ〜１００ｎｍのＳｉＯ2膜を化学気相成長法やスパッタ法などを用いて成膜する。さらに、図１９（ｄ）に示すように、ゲート絶縁膜上にゲート電極８７（例えば、シリサイドやＭｏＷなど）を形成し、ゲート電極８７をマスクにして不純物イオン８８（Ｎチャネルトランジスタの場合にはリン、Ｐチャネルトランジスタの場合にはホウ素）をイオン注入する。その後、窒素雰囲気でアニール処理（例えば、４５０°Ｃで１時間）を行い、不純物を活性化して島状の半導体膜８５にソース領域９１、ドレイン領域９２を形成する。次に、図１９（ｅ）に示すように、層間絶縁膜８９を成膜してコンタクト穴をあけ、チャネル９０でつながるソース９１およびドレイン９２に接続するソース電極９３およびドレイン電極９４を形成する。
【００５２】
以上の工程において、図１９（ａ）および（ｂ）に示す工程で生成された多結晶半導体膜または単結晶化半導体膜８４の大粒径結晶の位置に合わせて、即ち、結晶粒内にチャネル９０を形成する。以上の工程により、多結晶トランジスタまたは単結晶化半導体に薄膜トランジスタ（ＴＦＴ）を形成することができる。こうして製造された多結晶トランジスタまたは単結晶化トランジスタは、液晶表示装置（ディスプレイ）やＥＬ（エレクトロルミネッセンス）ディスプレイなどの駆動回路や、メモリ（ＳＲＡＭやＤＲＡＭ）やＣＰＵなどの集積回路などに適用可能である。
【図面の簡単な説明】
【００５３】
【図１】直線状に沿って並んで生成された結晶核が開始点になり一方向に沿って結晶成長が進行する様子を模式的に示す図である。
【図２】互いに平行な２つの直線に沿って並んで生成された結晶核から互いに対向する向きに結晶がそれぞれ成長する様子を模式的に示す図である。
【図３】図２の状態から結晶粒の衝突により結晶化が終了し、衝突部分において半導体が隆起する様子を模式的に示す図である。
【図４】再結晶化された多結晶半導体薄膜を用いて絶縁基板上にＴＦＴの活性層が形成されることを概略的に説明する図である。
【図５】ＴＦＴの活性層の形成後の半導体の残留部分が２つのＴＦＴの間に短絡を発生させる様子を模式的に示す図である。
【図６】本発明の第１手法にしたがって結晶の成長速度を制御する様子を模式的に示す図である。
【図７】本発明の第１手法にしたがって鋸歯状の隆起部分が形成される様子を模式的に示す図である。
【図８】本発明の第２手法にしたがって結晶の開始位置を制御する様子を模式的に示す図である。
【図９】本発明の第２手法にしたがって鋸歯状の隆起部分が形成される様子を模式的に示す図である。
【図１０】鋸歯状の隆起部分を有する多結晶半導体薄膜を用いて絶縁基板上に形成されたＴＦＴの活性層を概略的に示す図である。
【図１１】直線状の隆起部分を有する多結晶半導体薄膜を用いて絶縁基板上に形成されたＴＦＴの活性層を概略的に示す図である。
【図１２】正弦波状の隆起部分を有する多結晶半導体薄膜を用いて絶縁基板上に形成されたＴＦＴの活性層を概略的に示す図である。
【図１３】鋸歯状の隆起部分と直線状の隆起部分とを有する多結晶半導体薄膜を用いて絶縁基板上に形成されたＴＦＴの活性層を概略的に示す図である。
【図１４】本発明の実施形態にかかる結晶化装置の構成を概略的に示す図である。
【図１５】図１４の照明系の内部構成を概略的に示す図である。
【図１６】本実施形態において本発明の第１手法を実施するための光変調素子の構成を概略的に示す図である。
【図１７】本実施形態において本発明の第２手法を実施するための光変調素子の構成を概略的に示す図である。
【図１８】本実施形態において本発明の第２手法を実施するための光変調素子の変形例の構成を概略的に示す図である。
【図１９】本実施形態の結晶化装置を用いて電子デバイスを作製する工程を示す工程断面図である。
【符号の説明】
【００５４】
１  光変調素子
２  照明系
３  結像光学系
４  被処理基板
５  基板ステージ
１１  結晶核
１２  多結晶半導体薄膜の領域
１３  非晶質半導体薄膜の領域
１４  結晶粒界
１５  結晶粒
１６  直線状でかつ連続的な隆起部分
１７  絶縁層
１８  ＴＦＴ
１９  結晶粒の衝突が最も早く起こる部分
２０  鋸歯状の隆起部分
【図１】
2009147045.tif 000003
【図２】
2009147045.tif 000004
【図３】
2009147045.tif 000005
【図４】
2009147045.tif 000006
【図５】
2009147045.tif 000007
【図６】
2009147045.tif 000008
【図７】
2009147045.tif 000009
【図８】
2009147045.tif 000010
【図９】
2009147045.tif 000011
【図１０】
2009147045.tif 000012
【図１１】
2009147045.tif 000013
【図１２】
2009147045.tif 000014
【図１３】
2009147045.tif 000015
【図１４】
2009147045.tif 000016
【図１５】
2009147045.tif 000017
【図１６】
2009147045.tif 000018
【図１７】
2009147045.tif 000019
【図１８】
2009147045.tif 000020
【図１９】
2009147045.tif 000021