(57)【要約】【課題】１フレーム期間を短縮する。【解決手段】固体撮像装置は、複数の画素セルを行列状に配置してなる画素セル群（１）、画素セル群の中から一行単位で選択された画素セルに蓄積電荷に基づく画素信号を読み出させる読み出しパルス信号を供給する読み出しパルス信号供給回路（２、３）、画素セル群の中から二以上の所定数の行単位で選択された画素セルに蓄積電荷を掃き出させる電子シャッタパルス信号を供給する電子シャッタパルス信号供給回路（４、５）、複数の画素セルからそれぞれ読み出された画素信号の信号レベルを、電子シャッタパルス信号が供給されてから読み出しパルス信号が供給されるまでの電荷蓄積期間が長いほど利得を小さくして増幅する信号処理回路（９、１０、１１、１２）を備える。【選択図】図１
2009177478.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素セルを行列状に配置してなる画素セル群と、
前記画素セル群の中から一行単位で選択された画素セルに、蓄積電荷に基づく画素信号を読み出させる読み出しパルス信号を供給する読み出しパルス信号供給回路と、
前記画素セル群の中から二以上の所定数の行単位で選択された画素セルに、蓄積電荷を掃き出させる電子シャッタパルス信号を供給する電子シャッタパルス信号供給回路と、
前記複数の画素セルからそれぞれ読み出された画素信号の信号レベルを、前記電子シャッタパルス信号が供給されてから前記読み出しパルス信号が供給されるまでの電荷蓄積期間が長いほど利得を小さくして増幅する、あるいは電荷蓄積期間が短いほど利得を大きくして増幅する信号処理回路と
を備えることを特徴とする固体撮像装置。
【請求項２】
前記信号処理回路は、
前記複数の画素セルからそれぞれ読み出された画素信号をアナログ形式からデジタル形式に変換するアナログデジタル変換回路と、
前記電荷蓄積期間が長いほど利得を小さくする、あるいは電荷蓄積期間が短いほど利得を大きくする利得発生回路と、
前記アナログデジタル変換回路により得られたデジタル形式のそれぞれの画素信号に、前記利得発生回路により発生された利得に基づく数値データを乗じる乗算回路と
を備えることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記固体撮像装置は、さらに、前記複数の画素セルからそれぞれ読み出された画素信号を外部に出力する単一の水平信号線を備え、
前記乗算回路は、前記水平信号線に挿設されており、
前記利得発生回路は、前記画素セル群の中から一行単位で画素信号が読み出されるたびに、電荷蓄積期間の長さに応じた利得を発生させること
を特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記固体撮像装置は、さらに、前記複数の画素セルからそれぞれ読み出された画素信号を外部に出力する、電荷蓄積期間の長さの種類毎に設けられた複数の水平信号線を備え、
前記乗算回路は、前記複数の水平信号線のうちのひとつを除いていずれにも挿設された複数の乗算器からなり、
前記利得発生回路は、前記複数の乗算器のそれぞれに対応して設けられた複数の利得発生器からなり、
前記複数の利得発生器は、それぞれ対応する電荷蓄積期間の長さに応じた利得を発生させること
を特徴とする請求項２に記載の固体撮像装置。
【請求項５】
前記利得発生回路は、前記二以上の所定数と同数の種類の利得を発生させ、
各利得の比は、各電荷蓄積期間の長さの比の逆数に等しいこと
を特徴とする請求項１に記載の固体撮像装置。
【請求項６】
複数の画素セルを行列状に配置してなる画素セル群と、
前記画素セル群の中から一行単位で選択された画素セルに、蓄積電荷に基づく画素信号を読み出させる読み出しパルス信号を供給する読み出しパルス信号供給回路と、
前記画素セル群の中から二以上の所定数の行単位で選択された画素セルに、蓄積電荷を掃き出させる電子シャッタパルス信号を供給する電子シャッタパルス信号供給回路と、
前記複数の画素セルからそれぞれ読み出された画素信号の信号レベルを、前記電子シャッタパルス信号が供給されてから前記読み出しパルス信号が供給されるまでの電荷蓄積期間が異なる画素信号同士で合成する信号処理回路と
を備えることを特徴とする固体撮像装置。
【請求項７】
前記信号処理回路は、
複数のメモリセルを行列状に配置してなるメモリセル群と、
前記複数の画素セルからそれぞれ読み出された画素信号を、前記二以上の所定数の行単位で前記メモリセル群に記憶させ、前記メモリセル群に記憶された前記二以上の所定数の行単位の画素信号を列毎に合成させるメモリ制御回路と
を備えることを特徴とする請求項６に記載の固体撮像装置。
【請求項８】
前記固体撮像装置は、複数の垂直信号線を備え、
前記メモリセルは、前記複数の垂直信号線のいずれかにスイッチ素子を介して接続されたキャパシタからなること
を特徴とする請求項７に記載の固体撮像装置。
【請求項９】
複数の画素セルを行列状に配置してなる画素セル群を備えた固体撮像装置の駆動方法であって、
前記画素セル群の中から一行単位で選択された画素セルに、蓄積電荷に基づく画素信号を読み出させる読み出しパルス信号を供給し、
前記画素セル群の中から前記二以上の所定数と同数の行単位で選択された画素セルに、蓄積電荷を掃き出させる電子シャッタパルス信号を供給し、
前記複数の画素セルからそれぞれ読み出された画素信号の信号レベルを、前記電子シャッタパルス信号が供給されてから前記読み出しパルス信号が供給されるまでの電荷蓄積期間が長いほど利得を小さくして増幅する、あるいは電荷蓄積期間が短いほど利得を大きくして増幅すること
を特徴とする固体撮像装置の駆動方法。
【請求項１０】
複数の画素セルを行列状に配置してなる画素セル群を備えた固体撮像装置の駆動方法であって、
前記画素セル群の中から一行単位で選択された画素セルに、蓄積電荷に基づく画素信号を読み出させる読み出しパルス信号を供給し、
前記画素セル群の中から前記二以上の所定数と同数の行単位で選択された画素セルに、蓄積電荷を掃き出させる電子シャッタパルス信号を供給し、
前記複数の画素セルからそれぞれ読み出された画素信号の信号レベルを、前記電子シャッタパルス信号が供給されてから前記読み出しパルス信号が供給されるまでの電荷蓄積期間が異なる画素信号同士で合成すること
を特徴とする固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルカメラ等に用いられる固体撮像装置およびその駆動方法に関する。
【背景技術】
【０００２】
近年、固体撮像装置を内蔵したデジタルカメラ等が広く普及している。
図１１は、従来技術に係る固体撮像装置の構成を示す図である。
固体撮像装置は、画素セル群１、読み出しマルチプレクサ回路２、電子シャッタマルチプレクサ回路３、垂直ライン走査回路４、電子シャッタ走査回路５、ノイズキャンセラ回路６、水平ライン走査回路７、タイミング発生回路８、垂直信号線１３、水平信号線１４および出力アンプ１５を備える。画素セル群１は行列状に配置された複数の画素セルを備える。画素セルは、フォトダイオードＰＤ、転送トランジスタＴＲａ、リセットトランジスタＴＲｂ、増幅トランジスタＴＲｃおよび行選択トランジスタＴＲｄを含む。
【０００３】
読み出しマルチプレクサ回路２は、垂直ライン走査回路４により一行単位で選択された画素セルに、転送パルスＴＲＡＮＳ、リセットパルスＲＥＳＥＴおよび行選択パルスＶＳＥＬを供給する。本明細書では、転送パルスＴＲＡＮＳ、リセットパルスＲＥＳＥＴおよび行選択パルスＶＳＥＬを「読み出しパルス信号」と総称する。
電子シャッタマルチプレクサ回路３は、電子シャッタ走査回路５により一行単位で選択された画素セルに、電子シャッタのための転送パルスＥＴＲＡＮＳおよび電子シャッタのためのリセットパルスＥＲＥＳＥＴを供給する。本明細書では、転送パルスＥＴＲＡＮＳおよびリセットパルスＥＲＥＳＥＴを「電子シャッタパルス信号」と総称する。
【０００４】
タイミング発生回路８は、ソース電源電圧信号ＳＣＥＬ、ロードゲート信号ＬＧＣＥＬおよびサンプルホールドパルスＳＨＮＣの供給と、読み出しマルチプレクサ回路２、電子シャッタマルチプレクサ回路３、垂直ライン走査回路４、電子シャッタ走査回路５、ノイズキャンセラ回路６および水平ライン走査回路７の動作タイミングの制御とを行う。
図１２は、従来技術に係る固体撮像装置の動作を示すタイミングチャートである。
【０００５】
ここでは２水平期間のパルス波形が示されている。時刻Ｔ０から時刻Ｔ２０までが第一の水平期間であり、時刻Ｔ２０から時刻Ｔ４０までが第二の水平期間である。また時刻Ｔ０から時刻Ｔ１０までがブランキング期間、時刻Ｔ１０から時刻Ｔ２０までが信号出力期間、時刻Ｔ２０から時刻Ｔ３０までがブランキング期間、時刻Ｔ３０から時刻Ｔ４０までが信号出力期間である。
【０００６】
時刻Ｔ１から時刻Ｔ６までの間に読み出しパルス信号が供給され、時刻Ｔ７から時刻Ｔ１０までの間に電子シャッタパルス信号が供給される。また時刻Ｔ２１から時刻Ｔ２６までの間に読み出しパルス信号が供給され、時刻Ｔ２７から時刻Ｔ３０までの間に電子シャッタパルス信号が供給される。
【特許文献１】特開2003-46864号公報
【特許文献２】特開2004-304771号公報
【特許文献３】特開2004-312107号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
近年、ＨＤ画質等の市場要求に応えて固体撮像装置の多画素化が進み、１フレーム分の画素信号の数量が増加する傾向にある。また超高速度カメラ等への適用を目的として１フレーム期間が通常のカメラに比べて大幅に短い仕様も要求されている。このような要求に応えるために１フレーム期間をできるだけ短縮する技術が求められている。
１フレーム期間を短縮するには、例えば、各パルスのパルス幅を縮小したり、パルス間の時間間隔を短縮したりすることが考えられる。しかしながらトランジスタのスイッチ特性を勘案するとパルス幅やパルス間隔もある程度確保する必要があり、そのような方法で１フレーム期間を短縮するのにも限界がある。
【０００８】
そこで本発明は、上記問題点に鑑み、パルス幅やパルス間隔を確保しつつ１フレーム期間を短縮する技術を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る固体撮像装置は、複数の画素セルを行列状に配置してなる画素セル群と、前記画素セル群の中から一行単位で選択された画素セルに、蓄積電荷に基づく画素信号を読み出させる読み出しパルス信号を供給する読み出しパルス信号供給回路と、前記画素セル群の中から二以上の所定数の行単位で選択された画素セルに、蓄積電荷を掃き出させる電子シャッタパルス信号を供給する電子シャッタパルス信号供給回路と、前記複数の画素セルからそれぞれ読み出された画素信号の信号レベルを、前記電子シャッタパルス信号が供給されてから前記読み出しパルス信号が供給されるまでの電荷蓄積期間が長いほど利得を小さくして増幅する、あるいは電荷蓄積期間が短いほど利得を大きくして増幅する信号処理回路とを備える。
【００１０】
本発明に係る固体撮像装置は、複数の画素セルを行列状に配置してなる画素セル群と、前記画素セル群の中から一行単位で選択された画素セルに、蓄積電荷に基づく画素信号を読み出させる読み出しパルス信号を供給する読み出しパルス信号供給回路と、前記画素セル群の中から二以上の所定数の行単位で選択された画素セルに、蓄積電荷を掃き出させる電子シャッタパルス信号を供給する電子シャッタパルス信号供給回路と、前記複数の画素セルからそれぞれ読み出された画素信号の信号レベルを、前記電子シャッタパルス信号が供給されてから前記読み出しパルス信号が供給されるまでの電荷蓄積期間が異なる画素信号同士で合成する信号処理回路とを備える。
【００１１】
本発明に係る固体撮像装置の駆動方法は、複数の画素セルを行列状に配置してなる画素セル群を備えた固体撮像装置の駆動方法であって、前記画素セル群の中から一行単位で選択された画素セルに、蓄積電荷に基づく画素信号を読み出させる読み出しパルス信号を供給し、前記画素セル群の中から前記二以上の所定数と同数の行単位で選択された画素セルに、蓄積電荷を掃き出させる電子シャッタパルス信号を供給し、前記複数の画素セルからそれぞれ読み出された画素信号の信号レベルを、前記電子シャッタパルス信号が供給されてから前記読み出しパルス信号が供給されるまでの電荷蓄積期間が長いほど利得を小さくして増幅する、あるいは電荷蓄積期間が短いほど利得を大きくして増幅する。
【００１２】
本発明に係る固体撮像装置の駆動方法は、複数の画素セルを行列状に配置してなる画素セル群を備えた固体撮像装置の駆動方法であって、前記画素セル群の中から一行単位で選択された画素セルに、蓄積電荷に基づく画素信号を読み出させる読み出しパルス信号を供給し、前記画素セル群の中から前記二以上の所定数と同数の行単位で選択された画素セルに、蓄積電荷を掃き出させる電子シャッタパルス信号を供給し、前記複数の画素セルからそれぞれ読み出された画素信号の信号レベルを、前記電子シャッタパルス信号が供給されてから前記読み出しパルス信号が供給されるまでの電荷蓄積期間が異なる画素信号同士で合成する。
【発明の効果】
【００１３】
上記構成によれば、読み出しパルス信号は一行単位で画素セルに供給される一方、電子シャッタパルス信号は二以上の所定数の行単位で画素セルに供給される。したがって電子シャッタパルス信号が供給される回数を削減することができ、その分だけ１フレーム期間を短縮することができる。
【発明を実施するための最良の形態】
【００１４】
本発明を実施するための最良の形態を、図面を参照して詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係る固体撮像装置の構成を示す図である。
固体撮像装置は、画素セル群１、読み出しマルチプレクサ回路２、電子シャッタマルチプレクサ回路３、垂直ライン走査回路４、電子シャッタ走査回路５、ノイズキャンセラ回路６、水平ライン走査回路７、タイミング発生回路８、アナログデジタル変換回路９、カラムアンプ１０、利得発生回路１１、乗算回路１２、垂直信号線１３および水平信号線１４を備える。画素セル群１は行列状に配置された複数の画素セルを備える。画素セルは、フォトダイオードＰＤ、転送トランジスタＴＲａ、リセットトランジスタＴＲｂ、増幅トランジスタＴＲｃおよび行選択トランジスタＴＲｄを含む。
【００１５】
読み出しマルチプレクサ回路２は、垂直ライン走査回路４により一行単位で選択された画素セルに、転送パルスＴＲＡＮＳ、リセットパルスＲＥＳＥＴおよび行選択パルスＶＳＥＬを供給する。転送パルスＴＲＡＮＳは転送トランジスタＴＲａのゲートに供給され、リセットパルスＲＥＳＥＴはリセットトランジスタＴＲｂのゲートに供給され、行選択パルスＶＳＥＬは行選択トランジスタＴＲｄのゲートに供給される。
【００１６】
電子シャッタマルチプレクサ回路３は、電子シャッタ走査回路５により二行単位で選択された画素セルに、電子シャッタのための転送パルスＥＴＲＡＮＳおよび電子シャッタのためのリセットパルスＥＲＥＳＥＴを供給する。転送パルスＥＴＡＮＳは転送トランジスタＴＲａのゲートに供給され、リセットパルスＥＲＥＳＥＴはリセットトランジスタＴＲｂのゲートに供給される。
【００１７】
垂直信号線１３にはノイズキャンセラ回路６、カラムアンプ１０、アナログデジタル変換回路９が挿設されている。読み出しパルス信号が供給されることにより垂直信号線１３を通じて読み出された一行分の画素信号は、ノイズキャンセラ回路６により固定ノイズのキャンセルがされ、カラムアンプ１０により増幅され、アナログデジタル変換回路９によりアナログ形式からデジタル形式に変換される。アナログデジタル変換回路９により得られたデジタル形式の画素信号は、水平ライン走査回路７により選択された順番に水平信号線１４を介して出力される。
【００１８】
タイミング発生回路８は、ソース電源電圧信号ＳＣＥＬ、ロードゲート信号ＬＧＣＥＬ、サンプルホールドパルスＳＨＮＣおよびカラムアンプ制御信号の供給を行う。さらに、読み出しマルチプレクサ回路２、電子シャッタマルチプレクサ回路３、垂直ライン走査回路４、電子シャッタ走査回路５、ノイズキャンセラ回路６、水平ライン走査回路７および利得（ゲイン補正値）発生回路１１の動作タイミングの制御を行う。
【００１９】
利得発生回路１１は、タイミング発生回路８の制御に基づいて画素信号の信号レベルを増幅するときの利得（ゲイン補正値）を発生させる。利得発生回路１１により発生された利得は乗算回路１２に供給される。
乗算回路１２は、水平信号線１４に挿設されており、デジタル形式の画素信号の信号レベル（信号データ）に、利得発生回路１１から供給された利得に基づく数値データを乗じる。乗算回路１２により得られた画素信号は、出力信号ＣＨ１として出力される。
【００２０】
このように実施の形態１は、垂直ライン走査回路４が一行単位で画素セルを選択する一方、電子シャッタ走査回路５が二行単位で画素セルを選択することを特徴としている。また電子シャッタパルス信号が二行単位で画素セルに供給されることから、二行単位のうちの第一の行と第二の行とで電荷蓄積期間の長さが異なることになり、入射光の強度が同じレベルであっても画素信号の信号レベルに相違が生じる。実施の形態１は、画素信号の信号レベルの相違を補償する信号処理回路（アナログデジタル変換回路９、利得発生回路１１および乗算回路１２）を備えることを特徴としている。
【００２１】
次に、読み出しマルチプレクサ回路２、電子シャッタマルチプレクサ回路３、垂直ライン走査回路４および電子シャッタ走査回路５の詳細な構成について説明する。
図２は、本発明の実施の形態１に係る読み出しマルチプレクサ回路２、電子シャッタマルチプレクサ回路３、垂直ライン走査回路４および電子シャッタ走査回路５の詳細な構成を示す図である。
【００２２】
ここでは１行目から４行目までの構成が示されている。
読み出しマルチプレクサ回路２は、マルチプレクサＭＵＸ２ａ、２ｂ、２ｃ、２ｄを含む。各ＭＵＸには、タイミング発生回路８から供給されたリセットパルスＲＥＳＥＴ、転送パルスＴＲＡＮＳおよび行選択パルスＶＳＥＬが供給される。
電子シャッタマルチプレクサ回路３は、マルチプレクサＭＵＸ３ａ、３ｂ、３ｃ、３ｄを含む。各ＭＵＸには、タイミング発生回路８から供給された電子シャッタのためのリセットパルスＥＲＥＳＥＴおよび電子シャッタのための転送パルスＥＴＲＡＮＳが供給される。
【００２３】
垂直ライン走査回路４は、フリップフロップＦＦ４ａ、４ｂ、４ｃ、４ｄを含む。ＦＦは縦列接続されており全体としてシフトレジスタを構成している。各ＦＦには、タイミング発生回路８から供給された読み出しスタートパルスＶＳＴ、第一走査パルスＶ１および第二走査パルスＶ２が供給される。
電子シャッタ走査回路５は、フリップフロップＦＦ５ａ、５ｂを含む。ＦＦは縦列接続されており全体としてシフトレジスタを構成している。各ＦＦには、タイミング発生回路８から供給された電子シャッタスタートパルスＳＨＴ、第三走査パルスＶ３および第四走査パルスＶ４が供給される。
【００２４】
図３は、本発明の実施の形態１に係る読み出しマルチプレクサ回路２、電子シャッタマルチプレクサ回路３、垂直ライン走査回路４および電子シャッタ走査回路５の動作を示すタイミングチャートである。
時刻Ｔａ０から時刻Ｔａ１まで読み出しスタートパルスＶＳＴがハイレベルになり、時刻Ｔａ０から時刻Ｔａ２まで第一走査パルスＶ１がハイレベルになる。その結果、時刻Ｔａ０から時刻Ｔａ２まで、垂直ライン走査回路４中の１段目に相当するＦＦ４ａの信号ＳＩＧ１がハイレベルになる。信号ＳＩＧ１は、読み出しマルチプレクサ回路２中の１段目に相当するＭＵＸ２ａに入力される。
【００２５】
時刻Ｔａ３から時刻Ｔａ４まで電子シャッタスタートパルスＳＨＴがハイレベルになり、時刻Ｔａ３から時刻Ｔａ５まで第二走査パルスＶ２および第三走査パルスＶ３がハイレベルになる。その結果、時刻Ｔａ３から時刻Ｔａ５まで、垂直ライン走査回路４中の２段目に相当するＦＦ４ｂの信号ＳＩＧ２がハイレベルになり、電子シャッタ走査回路５中の１段目に相当するＦＦ５ａの信号ＥＳＩＧ１、ＥＳＩＧ２がハイレベルになる。信号ＳＩＧ２は、読み出しマルチプレクサ回路２中の２段目に相当するＭＵＸ２ｂに入力される。また信号ＥＳＩＧ１は電子シャッタマルチプレクサ回路３中の１段目に相当するＭＵＸ３ａに入力され、信号ＥＳＩＧ２は電子シャッタマルチプレクサ回路３中の２段目に相当するＭＵＸ３ｂに入力される。
【００２６】
時刻Ｔａ６から時刻Ｔａ７まで第一走査パルスＶ１がハイレベルになる。その結果、時刻Ｔａ６から時刻Ｔａ７まで、垂直ライン走査回路４中の３段目に相当するＦＦ４ｃの信号ＳＩＧ３がハイレベルになる。信号ＳＩＧ３は、読み出しマルチプレクサ回路２中の３段目に相当するＭＵＸ２ｃに入力される。
時刻Ｔａ８から時刻Ｔａ９まで第二走査パルスＶ２および第四走査パルスＶ４がハイレベルになる。その結果、時刻Ｔａ８から時刻Ｔａ９まで、垂直ライン走査回路４中の４段目に相当するＦＦ４ｄの信号ＳＩＧ４がハイレベルになり、電子シャッタ走査回路５中の２段目に相当するＦＦ５ｂの信号ＥＳＩＧ３、ＥＳＩＧ４がハイレベルになる。信号ＳＩＧ４は、読み出しマルチプレクサ回路２中の４段目に相当するＭＵＸ２ｄに入力される。また信号ＥＳＩＧ３は電子シャッタマルチプレクサ回路３中の３段目に相当するＭＵＸ３ｃに入力され、信号ＥＳＩＧ４は電子シャッタマルチプレクサ回路３中の４段目に相当するＭＵＸ３ｄに入力される。
【００２７】
次に、固体撮像装置全体の動作を説明する。
図４は、本発明の実施の形態１に係る固体撮像装置の動作を示すタイミングチャートである。
ここでは２水平期間のパルス波形が示されている。時刻Ｔｂ０から時刻Ｔｂ２０までが第一の水平期間であり、時刻Ｔｂ２０から時刻Ｔｂ４０までが第二の水平期間である。また時刻Ｔｂ０から時刻Ｔｂ６までがブランキング期間、時刻Ｔｂ６から時刻Ｔｂ２０までが信号出力期間、時刻Ｔｂ２０から時刻Ｔｂ３０までがブランキング期間、時刻Ｔｂ３０から時刻Ｔｂ４０までが信号出力期間である。
【００２８】
時刻Ｔｂ１から時刻Ｔｂ６までの間に、読み出しパルス信号（転送パルスＴＲＡＮＳ、リセットパルスＲＥＳＥＴおよび行選択パルスＶＳＥＬ）、クランプパルスＶＯおよびサンプルホールドパルスＳＨＮＣがそれぞれハイレベルになる。このとき信号ＳＩＧ１がハイレベルなので、読み出しマルチプレクサ回路２中の１段目に相当するＭＵＸ２ａが選択状態となり、画素セル群１の１行目の画素セルに読み出しパルス信号（転送パルスＴＲＡＮＳ１、リセットパルスＲＥＳＥＴ１および行選択パルスＶＳＥＬ１）が供給される。読み出しパルス信号が供給された画素セルからは画素信号が読み出され、ノイズキャンセラ回路６により固定ノイズのキャンセルがされ、カラムアンプ１０により増幅され、アナログデジタル変換回路９によりアナログ形式からデジタル形式に変換される。アナログデジタル変換回路９により得られたデジタル形式の画素信号は、水平ライン走査回路７により選択された順番に水平信号線１４を介して出力される。ここでは時刻Ｔｂ１１にｍ列が選択され、時刻Ｔｂ１２にｍ＋１列が選択された例のみが示されている。
【００２９】
次に、時刻Ｔｂ２１から時刻Ｔｂ２６までの間に、読み出しパルス信号（転送パルスＴＲＡＮＳ、リセットパルスＲＥＳＥＴおよび行選択パルスＶＳＥＬ）、クランプパルスＶＯおよびサンプルホールドパルスＳＨＮＣがそれぞれハイレベルになる。このとき信号ＳＩＧ２がハイレベルなので、読み出しマルチプレクサ回路２中の２段目に相当するＭＵＸ２ｂが選択状態となり、画素セル群１の２行目の画素セルに読み出しパルス信号（転送パルスＴＲＡＮＳ２、リセットパルスＲＥＳＥＴ２および行選択パルスＶＳＥＬ２）が供給される。読み出しパルス信号が供給された画素セルからは画素信号が読み出され、ノイズキャンセラ回路６により固定ノイズのキャンセルがされ、カラムアンプ１０により増幅され、アナログデジタル変換回路９によりアナログ形式からデジタル形式に変換される。
【００３０】
また時刻Ｔｂ２７から時刻Ｔｂ３０までの間に、電子シャッタパルス信号（転送パルスＥＴＲＡＮＳおよびリセットパルスＥＲＥＳＥＴ）がハイレベルになる。このとき信号ＥＳＩＧ１およびＥＳＩＧ２がハイレベルなので、電子シャッタマルチプレクサ回路３中の１段目に相当するＭＵＸ３ａおよび２段目に相当するＭＵＸ３ｂが同時に選択状態となり、画素セル群１の１行目の画素セルに電子シャッタパルス信号（転送パルスＥＴＲＡＮＳ１およびリセットパルスＥＲＥＳＥＴ１）が供給され、同時に画素セル群１の２行目の画素セルに電子シャッタパルス信号（転送パルスＥＴＲＡＮＳ２およびリセットパルスＥＲＥＳＥＴ２）が供給される。
【００３１】
アナログデジタル変換回路９により得られたデジタル形式の画素信号は、水平ライン走査回路７により選択された順番に水平信号線１４を介して出力される。ここでは時刻Ｔｂ３１にｍ列が選択され、時刻Ｔｂ３２にｍ＋１列が選択された例のみが示されている。
このように実施の形態１では、電子シャッタパルス信号は、２水平期間毎に、画素セル群１中の２行分の画素セルに供給される。したがって電子シャッタパルス信号が供給される回数を削減することができ、その分だけブランキング期間を短縮することができ、その結果１フレーム期間を短縮することができる。具体的には、画素セルからの蓄積電荷の掃き出しに要する時間をＴｓｈとし、画素セル群１の行数がＹであるとすると、１フレーム期間を（Ｔｓｈ×Ｙ×１／２）だけ短縮することができる。時間短縮の効果は、画素セル群１の行数Ｙが増加するほど高くなる。さらに電子シャッタ走査回路５に含まれるＦＦの数量を削減することができるので、回路規模を小さくすることができ、チップ面積を縮小させることができる。
【００３２】
なお実施の形態１では、電子シャッタパルス信号は、２水平期間毎に２行分の画素セルに供給されることとしているが、Ｎ（Ｎは２以上の整数）水平画素期間毎にＮ行分の画素セルに供給されることとしてもよい。この仕様変更は、例えば第三走査パルスＶ３および第四走査パルスＶ４を第二走査パルスＶ２に対してＮ倍の周期にすることで容易に実現することができる。
【００３３】
次に、利得発生回路１１が発生する利得について説明する。
実施の形態１では、電子シャッタパルス信号を１行目および２行目の画素セルに同時に供給するため、１行目および２行目で電子シャッタパルス信号が供給されてから読み出しパルス信号が供給されるまでの電荷蓄積期間の長さが異なることになる。具体的には、１行目の電荷蓄積期間は時刻Ｔｂ３０から時刻Ｔｂ４までであり、２行目の電荷蓄積期間は時刻Ｔｂ３０から時刻Ｔｂ２４までである。すなわち２行目の電荷蓄積期間は、１行目の電荷蓄積期間よりもΔＴだけ長いことになる。電荷蓄積期間の長さが異なれば、入射光の強度が同一であっても画素信号の信号レベルが異なってしまう。この信号レベルの相違を補償するために、利得発生回路１１は、１行目の画素セルの信号出力期間には利得「１」を発生させ、２行目の画素セルの信号出力期間には利得「Ｔｅ／（Ｔｅ＋ΔＴ）」を発生させる（ここでＴｅは１行目の電荷蓄積期間の長さとする）。これにより２行目の画素セルの画素信号を、１行目の画素セルと同じ長さの電荷蓄積期間としたときの信号レベルに換算することができる。
（実施の形態２）
図５は、本発明の実施の形態２に係る固体撮像装置の構成を示す図である。
【００３４】
固体撮像装置は、画素セル群１、読み出しマルチプレクサ回路２、電子シャッタマルチプレクサ回路３、垂直ライン走査回路４、電子シャッタ走査回路５、ノイズキャンセラ回路６、水平ライン走査回路７、タイミング発生回路８、カラムアンプ１０、垂直信号線１３、水平信号線１４、出力アンプ１５およびメモリセル群１６を備える。メモリセル群１６は行列状に配置された複数のメモリセルを備える。実施の形態２では、１本の垂直信号線１３に３つのメモリセルが接続されている。メモリセルは、サンプリングトランジスタおよびサンプリングキャパシタを備える。サンプリングトランジスタの導通状態は、タイミング発生回路８から供給されたキャパシタ選択パルスＳＷＡ、ＳＷＢ、ＳＷＣにより制御される。
【００３５】
図６は、本発明の実施の形態２に係る読み出しマルチプレクサ回路２、電子シャッタマルチプレクサ回路３、垂直ライン走査回路４および電子シャッタ走査回路５の詳細な構成を示す図である。
ここでは１行目から４行目までの構成が示されている。
読み出しマルチプレクサ回路２は、マルチプレクサＭＵＸ２ａ、２ｂ、２ｃ、２ｄを含む。各ＭＵＸには、タイミング発生回路８から供給されたリセットパルスＲＥＳＥＴ、転送パルスＴＲＡＮＳおよび行選択パルスＶＳＥＬが供給される。
【００３６】
電子シャッタマルチプレクサ回路３は、マルチプレクサＭＵＸ３ａ、３ｂ、３ｃ、３ｄを含む。各ＭＵＸには、タイミング発生回路８から供給された電子シャッタのためのリセットパルスＥＲＥＳＥＴおよび電子シャッタのための転送パルスＥＴＲＡＮＳが供給される。
垂直ライン走査回路４は、フリップフロップＦＦ４ａ、４ｂ、４ｃ、４ｄを含む。ＦＦは縦列接続されており全体としてシフトレジスタを構成している。各ＦＦには、タイミング発生回路８から供給された読み出しスタートパルスＶＳＴ、第一走査パルスＶ１および第二走査パルスＶ２が供給される。
【００３７】
電子シャッタ走査回路５は、フリップフロップＦＦ５ａを含む。ＦＦは縦列接続されており全体としてシフトレジスタを構成している。各ＦＦには、タイミング発生回路８から供給された電子シャッタスタートパルスＳＨＴ、第三走査パルスＶ３および第四走査パルスＶ４が供給される。
図７は、本発明の実施の形態２に係る読み出しマルチプレクサ回路２、電子シャッタマルチプレクサ回路３、垂直ライン走査回路４および電子シャッタ走査回路５の動作を示すタイミングチャートである。
【００３８】
時刻Ｔａ０から時刻Ｔａ１まで読み出しスタートパルスＶＳＴがハイレベルになり、時刻Ｔａ０から時刻Ｔａ２まで第一走査パルスＶ１がハイレベルになる。その結果、時刻Ｔａ０から時刻Ｔａ２まで、垂直ライン走査回路４中の１段目に相当するＦＦ４ａの信号ＳＩＧ１がハイレベルになる。信号ＳＩＧ１は、読み出しマルチプレクサ回路２中の１段目に相当するＭＵＸ２ａに入力される。
【００３９】
時刻Ｔａ３から時刻Ｔａ４まで第二走査パルスＶ２がハイレベルになる。その結果、時刻Ｔａ３から時刻Ｔａ４まで、垂直ライン走査回路４中の２段目に相当するＦＦ４ｂの信号ＳＩＧ２がハイレベルになる。信号ＳＩＧ２は、読み出しマルチプレクサ回路２中の２段目に相当するＭＵＸ２ｂに入力される。
時刻Ｔａ５から時刻Ｔａ６まで電子シャッタスタートパルスＳＨＴがハイレベルになり、時刻Ｔａ５から時刻Ｔａ７まで第一走査パルスＶ１および第三走査パルスＶ３がハイレベルになる。その結果、時刻Ｔａ５から時刻Ｔａ７まで、垂直ライン走査回路４中の３段目に相当するＦＦ４ｃの信号ＳＩＧ３がハイレベルになり、電子シャッタ走査回路５中の１段目に相当するＦＦ５ａの信号ＥＳＩＧ１、ＥＳＩＧ２、ＥＳＩＧ３がハイレベルになる。信号ＳＩＧ３は、読み出しマルチプレクサ回路２中の３段目に相当するＭＵＸ２ｃに入力される。また信号ＥＳＩＧ１は電子シャッタマルチプレクサ回路３中の１段目に相当するＭＵＸ３ａに入力され、信号ＥＳＩＧ２は電子シャッタマルチプレクサ回路３中の２段目に相当するＭＵＸ３ｂに入力され、信号ＥＳＩＧ３は電子シャッタマルチプレクサ回路３中の３段目に相当するＭＵＸ３ｃに入力される。
【００４０】
時刻Ｔａ１０から時刻Ｔａ１１まで第一走査パルスＶ１がハイレベルになる。その結果、時刻Ｔａ１０から時刻Ｔａ１１まで、垂直ライン走査回路４中の５段目に相当するＦＦの信号ＳＩＧ５がハイレベルになる。信号ＳＩＧ５は、読み出しマルチプレクサ回路２中の５段目に相当するＭＵＸに入力される。
時刻Ｔａ１２から時刻Ｔａ１３まで第二走査パルスＶ２および第四走査パルスＶ４がハイレベルになる。その結果、時刻Ｔａ１２から時刻Ｔａ１３まで、垂直ライン走査回路４中の６段目に相当するＦＦの信号ＳＩＧ６がハイレベルになり、電子シャッタ走査回路５中の２段目に相当するＦＦの信号ＥＳＩＧ４、ＥＳＩＧ５、ＥＳＩＧ６がハイレベルになる。信号ＳＩＧ６は、読み出しマルチプレクサ回路２中の６段目に相当するＭＵＸに入力される。また信号ＥＳＩＧ４は電子シャッタマルチプレクサ回路３中の４段目に相当するＭＵＸ３ｄに入力され、信号ＥＳＩＧ５は電子シャッタマルチプレクサ回路３中の５段目に相当するＭＵＸに入力され、信号ＥＳＩＧ６は電子シャッタマルチプレクサ回路３中の６段目に相当するＭＵＸに入力される。
【００４１】
次に、固体撮像装置全体の動作を説明する。
図８は、本発明の実施の形態２に係る固体撮像装置の動作を示すタイミングチャートである。
時刻Ｔｂ１から時刻Ｔｂ６までの間に、読み出しパルス信号（転送パルスＴＲＡＮＳ、リセットパルスＲＥＳＥＴおよび行選択パルスＶＳＥＬ）、クランプパルスＶＯおよびサンプルホールドパルスＳＨＮＣがそれぞれハイレベルになる。このとき信号ＳＩＧ１がハイレベルなので、読み出しマルチプレクサ回路２中の１段目に相当するＭＵＸ２ａが選択状態となり、画素セル群１の１行目の画素セルに読み出しパルス信号（転送パルスＴＲＡＮＳ１、リセットパルスＲＥＳＥＴ１および行選択パルスＶＳＥＬ１）が供給される。読み出しパルス信号が供給された画素セルからは画素信号が読み出され、ノイズキャンセラ回路６により固定ノイズのキャンセルがされ、カラムアンプ１０により増幅される。このときキャパシタ選択パルスＳＷＡがハイレベルになっているので、読み出された画素信号はメモリセル群１６の１行目のメモリセル（キャパシタＣ１１、Ｃ２１）に保持される。
【００４２】
次に、時刻Ｔｂ１１から時刻Ｔｂ１６までの間に、読み出しパルス信号（転送パルスＴＲＡＮＳ、リセットパルスＲＥＳＥＴおよび行選択パルスＶＳＥＬ）、クランプパルスＶＯおよびサンプルホールドパルスＳＨＮＣがそれぞれハイレベルになる。このとき信号ＳＩＧ２がハイレベルなので、読み出しマルチプレクサ回路２中の２段目に相当するＭＵＸ２ｂが選択状態となり、画素セル群１の２行目の画素セルに読み出しパルス信号（転送パルスＴＲＡＮＳ２、リセットパルスＲＥＳＥＴ２および行選択パルスＶＳＥＬ２）が供給される。読み出しパルス信号が供給された画素セルからは画素信号が読み出され、ノイズキャンセラ回路６により固定ノイズのキャンセルがされ、カラムアンプ１０により増幅される。このときキャパシタ選択パルスＳＷＢがハイレベルになっているので、読み出された画素信号はメモリセル群１６の２行目のメモリセル（キャパシタＣ１２、Ｃ２２）に保持される。
【００４３】
次に、時刻Ｔｂ２１から時刻Ｔｂ２６までの間に、読み出しパルス信号（転送パルスＴＲＡＮＳ、リセットパルスＲＥＳＥＴおよび行選択パルスＶＳＥＬ）、クランプパルスＶＯおよびサンプルホールドパルスＳＨＮＣがそれぞれハイレベルになる。このとき信号ＳＩＧ３がハイレベルなので、読み出しマルチプレクサ回路２中の３段目に相当するＭＵＸ２ｃが選択状態となり、画素セル群１の３行目の画素セルに読み出しパルス信号（転送パルスＴＲＡＮＳ３、リセットパルスＲＥＳＥＴ３および行選択パルスＶＳＥＬ３）が供給される。読み出しパルス信号が供給された画素セルからは画素信号が読み出され、ノイズキャンセラ回路６により固定ノイズのキャンセルがされ、カラムアンプ１０により増幅される。このときキャパシタ選択パルスＳＷＣがハイレベルになっているので、読み出された画素信号はメモリセル群１６の３行目のメモリセル（キャパシタＣ１３、Ｃ２３）に保持される。
【００４４】
また時刻Ｔｂ２８から時刻Ｔｂ３１までの間に、電子シャッタパルス信号（転送パルスＥＴＲＡＮＳおよびリセットパルスＥＲＥＳＥＴ）がハイレベルになる。このとき信号ＥＳＩＧ１、ＥＳＩＧ２およびＥＳＩＧ３がハイレベルなので、電子シャッタマルチプレクサ回路３中の１段目に相当するＭＵＸ３ａ、２段目に相当するＭＵＸ３ｂおよび３段目に相当するＭＵＸ３ｃが同時に選択状態となり、画素セル群１の１行目の画素セルに電子シャッタパルス信号（転送パルスＥＴＲＡＮＳ１およびリセットパルスＥＲＥＳＥＴ１）が供給され、同時に画素セル群１の２行目の画素セルに電子シャッタパルス信号（転送パルスＥＴＲＡＮＳ２およびリセットパルスＥＲＥＳＥＴ２）が供給され、さらに画素セル群１の３行目の画素セルに電子シャッタパルス信号（転送パルスＥＴＲＡＮＳ３およびリセットパルスＥＲＥＳＥＴ３）が供給される。
【００４５】
その後、時刻Ｔｂ３３からＴｂ３６までの間に、キャパシタ選択パルスＳＷＡ、ＳＷＢおよびＳＷＣがいずれもハイレベルになる。その結果、メモリセル群１６の１行目、２行目、３行目にそれぞれ保持されていた画素信号が合成される。合成の結果得られた合成信号は、水平ライン走査回路７により選択された順番に水平信号線１４を介して出力される。ここでは時刻Ｔｂ３４にｍ列が選択され、時刻Ｔｂ３５にｍ＋１列が選択された例のみが示されている。
【００４６】
このように実施の形態２では、電子シャッタパルス信号は、画素セル群１中の３行分の画素セルに供給される。したがって電子シャッタパルス信号が供給される回数を削減することができ、その分だけ１フレーム期間を短縮することができる。具体的には、画素セルからの蓄積電荷の掃き出しに要する時間をＴｓｈとし、画素セル群１の行数がＹであるとすると、１フレーム期間を（Ｔｓｈ×Ｙ×２／３）だけ短縮することができる。
【００４７】
また実施の形態２では、電子シャッタパルス信号を１行目、２行目および３行目の画素セルに同時に供給するため、１行目、２行目および３行目で電子シャッタパルス信号が供給されてから読み出しパルス信号が供給されるまでの電荷蓄積期間の長さが異なることになる。具体的には、１行目の電荷蓄積期間は時刻Ｔｂ３１から時刻Ｔｂ４までであり、２行目の電荷蓄積期間は時刻Ｔｂ３１から時刻Ｔｂ１４までであり、３行目の電荷蓄積期間は時刻Ｔｂ３１から時刻Ｔｂ２４までである。実施の形態２では、１行目、２行目および３行目の画素信号を合成し、４行目、５行目および６行目の画素信号を合成するというように、３行単位で画素信号を合成する。合成の結果得られた合成信号同士で比較すれば、いずれも同じ長さの電荷蓄積期間としたときの信号レベルとなる。したがって電荷蓄積期間の長さの相違に基づく画素信号の信号レベルの相違の発生という問題を根本的に解決することができる。実施の形態２では利得発生回路１１や乗算回路１２を必要とせず、回路の簡略化、チップ面積の縮小を図ることができる。
（実施の形態３）
図９は、本発明の実施の形態３に係る固体撮像装置の構成を示す図である。
【００４８】
固体撮像装置は、画素セル群１、読み出しマルチプレクサ回路２、電子シャッタマルチプレクサ回路３、垂直ライン走査回路４、電子シャッタ走査回路５、ノイズキャンセラ回路６、水平ライン走査回路７、タイミング発生回路８、アナログデジタル変換回路９、カラムアンプ１０、利得発生回路１１、乗算回路１２、垂直信号線１３ａ、１３ｂ、水平信号線１４ａ、１４ｂを備える。実施の形態３は、２チャンネル出力構成とした点が実施の形態１と異なる。これ以外の構成は実施の形態１と同様なので説明を省略する。
【００４９】
垂直信号線１３ａにはトランジスタＴＲとアナログデジタル変換回路９とが挿設されており、垂直信号線１３ｂにはトランジスタＴＲとアナログデジタル変換回路９とが挿設されている。トランジスタＴＲの導通状態は、タイミング発生回路８から供給されたサンプリングパルスＣＫＴ１、ＣＫＴ２により制御される。また水平信号線１４ｂには乗算回路１２が挿設されている。
【００５０】
次に、固体撮像装置全体の動作を説明する。
図１０は、本発明の実施の形態３に係る固体撮像装置の動作を示すタイミングチャートである。
時刻Ｔｂ１から時刻Ｔｂ６までの間に、読み出しパルス信号（転送パルスＴＲＡＮＳ、リセットパルスＲＥＳＥＴおよび行選択パルスＶＳＥＬ）、クランプパルスＶＯおよびサンプルホールドパルスＳＨＮＣがそれぞれハイレベルになる。このとき信号ＳＩＧ１がハイレベルなので、読み出しマルチプレクサ回路２中の１段目に相当するＭＵＸ２ａが選択状態となり、画素セル群１の１行目の画素セルに読み出しパルス信号（転送パルスＴＲＡＮＳ１、リセットパルスＲＥＳＥＴ１および行選択パルスＶＳＥＬ１）が供給される。読み出しパルス信号が供給された画素セルからは画素信号が読み出され、ノイズキャンセラ回路６により固定ノイズのキャンセルがされ、カラムアンプ１０により増幅される。このときサンプリングパルスＣＫＴ１がハイレベルになっているので、読み出された画素信号は垂直信号線１３ａに挿設されたアナログデジタル変換回路９に入力される。
【００５１】
次に、時刻Ｔｂ１１から時刻Ｔｂ１６までの間に、読み出しパルス信号（転送パルスＴＲＡＮＳ、リセットパルスＲＥＳＥＴおよび行選択パルスＶＳＥＬ）、クランプパルスＶＯおよびサンプルホールドパルスＳＨＮＣがそれぞれハイレベルになる。このとき信号ＳＩＧ２がハイレベルなので、読み出しマルチプレクサ回路２中の２段目に相当するＭＵＸ２ｂが選択状態となり、画素セル群１の２行目の画素セルに読み出しパルス信号（転送パルスＴＲＡＮＳ２、リセットパルスＲＥＳＥＴ２および行選択パルスＶＳＥＬ２）が供給される。読み出しパルス信号が供給された画素セルからは画素信号が読み出され、ノイズキャンセラ回路６により固定ノイズのキャンセルがされ、カラムアンプ１０により増幅される。このときサンプリングパルスＣＫＴ２がハイレベルになっているので、読み出された画素信号は垂直信号線１３ｂに挿設されたアナログデジタル変換回路９に入力される。
【００５２】
また時刻Ｔｂ１７から時刻Ｔｂ２０までの間に、電子シャッタパルス信号（転送パルスＥＴＲＡＮＳおよびリセットパルスＥＲＥＳＥＴ）がハイレベルになる。このとき信号ＥＳＩＧ１およびＥＳＩＧ２がハイレベルなので、電子シャッタマルチプレクサ回路３中の１段目に相当するＭＵＸ３ａおよび２段目に相当するＭＵＸ３ｂが同時に選択状態となり、画素セル群１の１行目の画素セルに電子シャッタパルス信号（転送パルスＥＴＲＡＮＳ１およびリセットパルスＥＲＥＳＥＴ１）が供給され、同時に画素セル群１の２行目の画素セルに電子シャッタパルス信号（転送パルスＥＴＲＡＮＳ２およびリセットパルスＥＲＥＳＥＴ２）が供給される。
【００５３】
アナログデジタル変換回路９により得られたデジタル形式の画素信号は、水平ライン走査回路７により選択された順番に水平信号線１４ａ、１４ｂを介して出力される。ここでは時刻Ｔｂ３１にｍ列が選択され、時刻Ｔｂ３２にｍ＋１列が選択された例のみが示されている。
実施の形態３では、２行目の電荷蓄積期間は、１行目の電荷蓄積期間よりもΔＴだけ長いことになる。そこで利得発生回路１１は利得「Ｔｅ／（Ｔｅ＋ΔＴ）」を発生させる（ここでＴｅは１行目の電荷蓄積期間の長さとする）。これにより２行目の画素セルの画素信号を、１行目の画素セルと同じ長さの電荷蓄積期間としたときの信号レベルに換算することができる。
【００５４】
以上、本発明に係る固体撮像装置について、実施の形態に基づいて説明したが、本発明はこれらの実施の形態に限られない。
（１）実施の形態１、３では、利得を「Ｔｅ／（Ｔｅ＋ΔＴ）」としている。これは画素セルに蓄積される電荷量が電荷蓄積期間に線形の関係をもつことを前提条件とした決定手法である。この前提条件は一般的に成立するので、多くの場合に適正に信号レベルを補償することができる。なお撮影条件が非常に特殊であり上記前提条件が成立しない場合には、電荷蓄積期間の長さが短いほど利得が高くなるような別の手法により利得を導出することとしてもよい。
（２）実施の形態１、３では、電荷蓄積期間の相違に基づく信号レベルの相違がデジタル形式の最小レベルである１ＬＳＢよりも小さい場合には、カラムアンプ１０を用いて信号レベルの相違が１ＬＳＢよりも大きくなるように増幅することとしてもよい。
（３）実施の形態１では、利得「１」が乗じられる画素信号については、乗算回路１２を介さずに直接出力することとしてもよい。また実施の形態３では、水平信号線１４ａにも乗算回路を挿設し、利得「１」を乗じることとしてもよい。
（４）実施の形態１、３では、２行目の電荷蓄積期間の長さを１行目の電荷蓄積期間の長さに一致させるように利得を決定しているが、逆に、１行目の電荷蓄積期間の長さを２行目の電荷蓄積期間の長さに一致させるように利得を決定することとしてもよい。また１行目および２行目の電荷蓄積期間の長さをいずれも所定の長さに一致させるように利得を決定することとしてもよい。
（５）実施の形態１、３では電子シャッタパルス信号は２行単位で画素セルに供給され、実施の形態２では電子シャッタパルス信号は３行単位で画素セルに供給されているが、Ｎ（Ｎは２以上の整数）行単位で画素セルに供給されることとしてもよい。
【産業上の利用可能性】
【００５５】
本発明は、例えば、デジタルカメラに利用することができる。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施の形態１に係る固体撮像装置の構成を示す図
【図２】本発明の実施の形態１に係る読み出しマルチプレクサ回路２、電子シャッタマルチプレクサ回路３、垂直ライン走査回路４および電子シャッタ走査回路５の詳細な構成を示す図
【図３】本発明の実施の形態１に係る読み出しマルチプレクサ回路２、電子シャッタマルチプレクサ回路３、垂直ライン走査回路４および電子シャッタ走査回路５の動作を示すタイミングチャート
【図４】本発明の実施の形態１に係る固体撮像装置の動作を示すタイミングチャート
【図５】本発明の実施の形態２に係る固体撮像装置の構成を示す図
【図６】本発明の実施の形態２に係る読み出しマルチプレクサ回路２、電子シャッタマルチプレクサ回路３、垂直ライン走査回路４および電子シャッタ走査回路５の詳細な構成を示す図
【図７】本発明の実施の形態２に係る読み出しマルチプレクサ回路２、電子シャッタマルチプレクサ回路３、垂直ライン走査回路４および電子シャッタ走査回路５の動作を示すタイミングチャート
【図８】本発明の実施の形態２に係る固体撮像装置の動作を示すタイミングチャート
【図９】本発明の実施の形態３に係る固体撮像装置の構成を示す図
【図１０】本発明の実施の形態３に係る固体撮像装置の動作を示すタイミングチャート
【図１１】従来技術に係る固体撮像装置の構成を示す図
【図１２】従来技術に係る固体撮像装置の動作を示すタイミングチャート
【符号の説明】
【００５７】
１    画素セル群
２    マルチプレクサ回路
２ａ、２ｂ、２ｃ、２ｄ  マルチプレクサ
３    電子シャッタマルチプレクサ回路
３ａ、３ｂ、３ｃ、３ｄ  マルチプレクサ
４    垂直ライン走査回路
４ａ、４ｂ、４ｃ、４ｄ  フリップフロップ
５    電子シャッタ走査回路
５ａ、５ｂ  フリップフロップ
６    ノイズキャンセラ回路
７    水平ライン走査回路
８    タイミング発生回路
９    アナログデジタル変換回路
１０    カラムアンプ
１１    利得発生回路
１２    乗算回路
１３、１３ａ、１３ｂ    垂直信号線
１４、１４ａ、１４ｂ    水平信号線
１５    出力アンプ
１６    メモリセル群
【図１】
2009177478.tif 000003
【図２】
2009177478.tif 000004
【図３】
2009177478.tif 000005
【図４】
2009177478.tif 000006
【図５】
2009177478.tif 000007
【図６】
2009177478.tif 000008
【図７】
2009177478.tif 000009
【図８】
2009177478.tif 000010
【図９】
2009177478.tif 000011
【図１０】
2009177478.tif 000012
【図１１】
2009177478.tif 000013
【図１２】
2009177478.tif 000014