(57)【要約】【課題】  再生信号に同期したクロックを迅速に生成する。【解決手段】  ディスクに対して光ビームを照射する手段と、ディスクからの光ビームの反射光を用いて、ウォブル信号と再生データを検出するための再生信号とを生成する手段と、ウォブル信号を逓倍した第１のクロックに対する前記ウォブル信号の位相変動量を検出する第１の位相検出手段と、前記第１の位相検出手段の出力に応じて第１のクロックを生成する手段と、前記再生データの検出タイミングに応じた第２のクロックに対する再生信号の位相変動量を検出する第２の位相検出手段と、前記第２の位相検出手段の出力に応じて第２のクロックの周波数を制御する周波数制御手段と、前記再生信号を用いて再生データを生成する手段とを備え、前記周波数制御手段は、第１の位相検出手段の出力に基づいて第２のクロックの周波数変動範囲を制限する。【選択図】  図２
2009116919.tif 000002
【特許請求の範囲】
【請求項１】
所定の周期で蛇行するトラックが形成されたディスク媒体に対して光ビームを照射する照射手段と、
前記ディスク媒体からの前記光ビームの反射光を受光し、前記トラックの蛇行周期に応じた周波数を有するウォブル信号と、再生データを検出するための再生信号とを生成する信号生成手段と、
前記ウォブル信号を逓倍した周波数の第１のクロックに対する前記信号生成手段により生成されたウォブル信号の位相変動量を検出する第１の位相検出手段と、
前記第１の位相検出手段の出力に応じて前記第１のクロックを生成する手段と、
前記再生データの検出タイミングに応じた第２のクロックに対する前記再生信号の位相変動量を検出する第２の位相検出手段と、
前記第２の位相検出手段の出力に応じて前記第２のクロックの周波数を制御する周波数制御手段と、
前記再生信号を用いて前記第２のクロックに応じた位置の再生データを生成する手段とを備え、
前記周波数制御手段は、前記第１の位相検出手段の出力に基づいて前記第２のクロックの周波数の変動範囲を制限することを特徴とする再生装置。
【請求項２】
前記周波数制御手段は、前記第２の位相検出手段の出力を積分する積分回路を有し、前記積分回路による積分結果と前記第２の位相検出手段の出力を加算した加算結果に基づいて前記第２のクロックの周波数を制御し、前記第１の位相検出手段の出力に基づいて前記積分回路の値を制限することにより前記第２のクロックの周波数の変動範囲を制限することを特徴とする請求項１記載の再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は再生装置に関し、特に、記録媒体に記録された情報信号に同期した再生データを検出する装置に関する。
【背景技術】
【０００２】
従来、ＤＶＤなどの光ディスクに対して映像データなどの情報信号を記録再生する装置が知られている。
【０００３】
ＤＶＤには所定の周期で蛇行するトラック（ウォブル）が予め形成されており、ディスク上に記録されるデータはこの蛇行周期（ウォブル周期）と同期している必要がある。
【０００４】
そのため、ＤＶＤにデータを記録する際、ディスクに対する光ビームの反射光を利用して、ウォブルに位相同期したクロックを生成し、このクロックを用いてディスク上にデータを記録している。
【０００５】
また、データを再生する場合は、ＰＬＬ回路を使って再生信号に同期したクロックを生成し、このクロックを用いて再生信号をデジタル信号に変換している（例えば、特許文献１参照）。
【特許文献１】特開２００１−２３６７３７
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、ディスク上にゴミが付着していたり、或いは、傷があったりすると、ディスクからの反射光が正しく受光できず、再生信号が得られなくなる。
【０００７】
そのため、再生クロックを生成するためのＰＬＬのロックが外れ、しばらく再生クロックを得ることができなくなるという問題があった。
【０００８】
また、ゴミや傷以外にも、ピックアップのシーク時など、ディスクとピックアップの相対速度が規定された速度から外れている場合などにも、ＰＬＬがロックせず、クロックが生成できない、という問題があった。
【０００９】
本発明はこの様な問題を解決し、ディスク上のゴミや傷、或いは、シーク時などに、再生信号に同期したクロックを迅速に生成することが可能な装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
所定の周期で蛇行するトラックが形成されたディスク媒体に対して光ビームを照射する照射手段と、前記ディスク媒体からの前記光ビームの反射光を受光し、前記トラックの蛇行周期に応じた周波数を有するウォブル信号と、再生データを検出するための再生信号とを生成する信号生成手段と、前記ウォブル信号を逓倍した周波数の第１のクロックに対する前記信号生成手段により生成されたウォブル信号の位相変動量を検出する第１の位相検出手段と、前記第１の位相検出手段の出力に応じて前記第１のクロックを生成する手段と、前記再生データの検出タイミングに応じた第２のクロックに対する前記再生信号の位相変動量を検出する第２の位相検出手段と、前記第２の位相検出手段の出力に応じて前記第２のクロックの周波数を制御する周波数制御手段と、前記再生信号を用いて前記第２のクロックに応じた位置の再生データを生成する手段とを備え、前記周波数制御手段は、前記第１の位相検出手段の出力に基づいて前記第２のクロックの周波数の変動範囲を制限する。
【発明の効果】
【００１１】
本発明によれば、デジタル回路によって情報信号に同期したタイミングで正確に再生データを検出することができる。
【発明を実施するための最良の形態】
【００１２】
図１は、本発明の実施形態における記録再生装置の構成を示す図である。図１の装置は、画像や音声データを入力し、ＤＶＤなどの光ディスク媒体に対して記録再生する。
【００１３】
まず、記録時の処理を説明する。
【００１４】
図１において、１１２は操作部であり、電源スイッチや記録、再生スイッチなどの各種のスイッチを備えている。ユーザが操作部１１２を操作して記録を指示すると、システム制御部１１１が各部を制御して記録を開始する。
【００１５】
記録時においては、入力部１０１は画像、音声信号を入力して信号処理部１０２に送る。信号処理部１０２は、入力された画像、音声信号に対し、公知の符号化処理を施し、記録処理部１０３に出力する。記録処理部１０３は、信号処理部１０２からの画像、音声信号に対し、エラー訂正符号化処理、変調処理などの処理を施して、レーザドライバ１０４に送る。なお、記録処理部１０３は、記録時において、後述の如くデータ検出部１０９より供給される記録クロックに従って、記録信号を処理する。
【００１６】
レーザドライバ１０４は、変調された記録信号に応じてレーザダイオード１０５を駆動し、スプリッタ１０２、レンズ１０１を介してディスクＤに対してレーザビームを照射する。ディスクＤは光ディスクであり、本実施形態ではＤＶＤである。また、ディスクＤは、不図示のスピンドルモータにより回転される。本実施形態では、ディスクＤを規格で決められた速度の４倍の速度で回転させてデータの書き込み、読み出しを行う。
【００１７】
この様に、ディスクＤに対して記録データが書き込まれるが、記録中においても、ディスクからの光ビームの反射光がスプリッタ１０６により受光センサ１０８に送られる。受光センサ１０８は、反射光を受け、電気信号に変換してデータ検出部１０９に送る。
【００１８】
データ検出部１０９は、記録モードにおいては、受光センサからの出力信号から、ディスクＤのウォブル周期に応じた周波数を持つウォブル信号を生成する。そして、このウォブル信号の周波数を逓倍して記録用のクロックを生成し、記録処理部１０３に出力する。
【００１９】
次に、再生時の処理を説明する。
【００２０】
操作部１１２より再生の指示があると、システム制御部１１１は、各部を制御して再生動作を開始する。
【００２１】
即ち、システム制御部１１１は、レーザドライバ１０４を制御して、ディスクＤに対して光ビームを照射する。ディスクＤからの光ビームの反射光は、スプリッタ１０６を介して受光センサ１０８に送られる。
【００２２】
受光センサ１０８は、反射光を受け、電気信号に変換してデータ検出部１０９に送る。データ検出部１０９は、再生モードにおいては、受光センサ１０９からの信号から元のデジタルデータを検出して再生処理部１０６に送る。再生処理部１０６はデータ検出部１０５により検出されたデジタルデータから画像データや音声データなどの情報データを復元して出力する。
【００２３】
また、システム制御部１１１は、ディスクＤの再生倍速に応じてスピンドルモータ１０７の回転速度を制御すると共に、データ検出部１０５に対し、再生倍速に応じた再生データの中心周波数情報を出力する。
【００２４】
次に、データ検出部１０９について説明する。
【００２５】
図２はデータ検出部１０９の構成を示す図である。
【００２６】
図において、受光センサ１０８からの信号が信号生成部２１１に入力される。受光センサ１０８は、図９に示す様に、四つの受光素子Ａ〜Ｄを有する。各受光素子は、ディスクの接線方向９０１に対し、図９の様に配置される。
【００２７】
信号生成部２１１は、これら四つの受光素子からの出力信号から、再生データの検出のために用いるＨＦ信号を生成し、プレフィルタ２０１に出力する。また、信号生成部２１１は、ディスクＤに対する光ビームの照射位置を制御するためのトラッキング制御信号を生成し、その高周波数成分をウォブル信号として符号反転部２１２に出力する。
【００２８】
符号反転部２１２は、分周器２１８から出力される切り替え信号に応じてウォブル信号の符号を反転し、ＡＤ変換器２１３に送る。ここで、分周器２１８からの切り替え信号は、ウォブル信号と同じ周波数を持つ矩形波信号である。
【００２９】
図１０は、ウォブル信号と切り替え信号の様子を示す図である。
【００３０】
図１０において、１００１はウォブル信号を示している。１００２は分周器２１８からの切り替え信号であり、図１０では、ウォブル信号の振幅が最大となるタイミングで反転している。１００３は、切り替え信号によりウォブル信号の符号を反転した結果を示している。
【００３１】
ここで、ディスクＤからの再生信号、つまりウォブル信号１００１の位相が、進む、或いは遅れた場合、その符号を反転した結果は１００４、或いは、１００５の様になる。１００４は、ウォブル信号の位相が遅れた場合、１００５は、ウォブル信号の位相が進んだ場合の符号反転部２１２の出力の例を示している。
【００３２】
そして、信号１００３を平均化すると、その出力はほぼ０となるが、１００４、１００５については、位相誤差に応じた値となる。つまり、符号反転部２１２の出力はＰＬＬ回路からのクロックを分周したウォブル信号の周波数を持つ切り替え信号とディスクＤから再生された信号との位相差を示すことになる。
【００３３】
ＡＤ変換器２１８は、ＰＬＬ２１７からのクロックに応じて符号反転部２１２からの出力をデジタル信号に変換し、平均化フィルタ２１４に出力する。なお、本実施形態では、ＡＤ変換器としてΔΣ型ＡＤ変換器を用いており、１サンプル１ビットのデジタル信号を出力する。また、ＰＬＬ２１７からのクロックは、ウォブル信号を逓倍した周波数を有する。
【００３４】
平均化フィルタ２１４は、ＡＤ変換器２１３からの１ビットのデジタルデータを平均化し、低いサンプリングレートで多ビットのデジタルデータに変換してループフィルタ２１５に出力する。
【００３５】
ループフィルタ２１５は、平均化フィルタ２１４から出力される位相誤差の情報を平均化することにより周波数誤差を示す情報を生成し、その結果をデジタルＶＣＯ２１６に出力する。デジタルＶＣＯ２１６は、ループフィルタ２１２からの出力に応じて正弦波信号を生成し、ＰＬＬ２１７に出力する。ＰＬＬ２１７は、デジタルＶＣＯ２１６からの正弦波信号を逓倍し、所定周波数のクロックを生成する。ＰＬＬ２１７からのクロックは、前述の様に、記録時においては記録用のクロックとして用いられる。
【００３６】
例えば、ＰＬＬ２１７からの記録用のクロックとして、周波数が５２．３２ＭＨｚのクロックを生成する場合、デジタルＶＣＯ２１６は６．５４ＭＨｚの正弦波を発生し、ＰＬＬ２１７はこの正弦波を８逓倍する。
【００３７】
デジタルＶＣＯ２１６の構成を図１１に示す。
【００３８】
図１１に示す様に、デジタルＶＣＯ２１６には、基準クロック発生部２０９より、８１ＭＨｚの固定周波数のクロックが供給されている。
【００３９】
加算器１１０２は、端子１１０１からのデジタルデータとレジスタ１１０３からの出力を加算してレジスタ１１０３に送る。レジスタ１１０３は、この８１ＭＨｚのクロック毎に加算器１１０２の加算結果を保持し、正弦波テーブル１１０４に送る。
【００４０】
ここで、レジスタ１１０３として２０ビットのレジスタを用い、加算器１１０２により、端子１１０１からのデジタルデータとレジスタ１１０３の出力をクロックごとに足し込む。
【００４１】
この場合、以下の式（１）より、
２＾２０×６．５４ｅ６÷８１ｅ６≒８４６６３  （１）
ＤＶＣＯ２１６にクロック毎に８４６６３の値を与えると、桁あふれを無視すれば６．５４ＭＨｚで２０ビットのレジスタ１１０３は一巡する。そして、正弦波テーブル１１０４により、レジスタ１１０３の上位７ビットの値を出力することで、正確な６．５４ＭＨｚの正弦波を発生させることができる。
【００４２】
また、ＤＶＣＯ２１６の入力端子１１０１に与えるデジタルデータの値を変更することで、発生する正弦波の周波数を正確に変化させることができる。デジタルＶＣＯ２１６の出力はＰＬＬ２１７で８逓倍され、５２．３２ＭＨｚのクロックとなる。このクロックが記録クロックとして用いられると共に、分周器２１８で１８６分周して、符号反転部２１２に出力することで、結果としてウォブル信号を１８６倍したクロックを記録クロックとして生成することができる。
【００４３】
前述したように、デジタルＶＣＯ２１６に対し、８４６６３の値をクロック毎に加えると、ＰＬＬ２１７からのクロックの周波数は、
８４６６３×８１ｅ６÷２＾２０×８＝５２．３２０１２２ＭＨｚ  （２）
となる。
【００４４】
また、デジタルＶＣＯ２１６に対し、８４６６３に１を加えた８４４６４の値をクロック毎に加えると、ＰＬＬ２１７からのクロックの周波数は、
８４６６４×８１ｅ６÷２＾２０×８＝５２．３２０７４０ＭＨｚ  （３）
となる。
【００４５】
従って、ＶＣＯ２１６の制御感度は、６１８Ｈｚ／１ＬＳＢとなる。
【００４６】
即ち、ループフィルタ２１５からＤＶＣＯ２１６に入力する値を１だけ変更することで、ＰＬＬ２１７からのクロックの周波数が６１８Ｈｚ変化することになる。
【００４７】
また、ループフィルタ２１５からの周波数変動の情報は、係数器２１０を介して、ループフィルタ２０８に出力される。ループフィルタ２０８については後述する。
【００４８】
以上の様に、符号反転部２１２から、ＡＤ変換器２１３、平均化フィルタ２１４、ループフィルタ２１５、ＤＶＣＯ２１６、ＰＬＬ２１７、分周器２１８と処理して符号反転部２１２に戻るループが構成されている。このループが、ウォブル信号に位相同期した記録クロックを生成するウォブルＰＬＬとなる。
【００４９】
一方、信号生成部２１１からのＨＦ信号がプレフィルタ２０１に出力される。
【００５０】
プレフィルタ２０１は、ＨＦ信号のうち、不要な周波数帯域の成分、ここでは高周波数成分を除去してＡＤ変換器２０２に出力する。このプレフィルタ２０１は、次段のＡＤ変換器２０２でＡＤ変換する際に高域の折り返しが出ないように、ＡＤ変換器２０２におけるサンプリング周波数の半分以上の周波数帯域を除去しておくためのアンチエイリアスフィルタである。
【００５１】
ＡＤ変換器２０２は、プレフィルタ２０１によりフィルタ処理された再生信号を基準クロックに従ってサンプリングし、１サンプルｎビット（ｎは２以上の整数）デジタル信号に変換してデジタルフィルタ２０３に出力する。本実施形態において、プレフィルタ２０１に入力される再生信号の周波数は５２．３２ＭＨｚである。また、ＡＤ変換器２０２には、基準クロック発生部２０９により生成された５４ＭＨｚの基準クロックが供給されており、ＡＤ変換器２０２はこの５４ＭＨｚのクロックに従ってプレフィルタ２０１からの信号をサンプリングする。
【００５２】
なお、本実施形態では、ＡＤ変換器２０２に供給するクロックの周波数を、再生信号の周波数である５２．３２ＭＨｚよりも若干高い周波数で、且つ、１３．５の整数倍である５４ＭＨｚとした。
【００５３】
デジタルフィルタ２０３は、ＡＤ変換器２０２からのデジタルデータに対し、以下を目的としてフィルタ処理を行う。
（１）不要な高域を落とす。
（２）デジタルデータのサンプル数を増加させ、次段の補間部２０４で必要な４倍オーバーサンプルデータを生成する。
【００５４】
まず、（１）について、図７を用いて模式的に説明する。
【００５５】
図７の７０１は、プレフィルタ２０１の周波数特性を示す図である。７０２に示した様に、プレフィルタ２０１は、ＡＤ変換器２０２のサンプリング周波数である５４ＭＨｚの半分の２７ＭＨｚ以上の帯域を低減している。
【００５６】
また、図７の７０２は、後述の様に、ＡＤ変換後、デジタルフィルタ２０３、及び補間部２０４による処理を通じた周波数特性を示している。補間部２０４から出力されるデータの周波数特性は、２６ＭＨｚ以上の帯域が低減されている。
【００５７】
次に、（２）の点について説明する。
【００５８】
本実施形態では、次段の補間部２０３において、基準クロックに従いＡＤ変換されたデータから、再生信号に同期したクロックのタイミングに応じた位置の再生データを生成する。そのため、ＡＤ変換器２０２から出力されたデジタルデータのサンプル数を増加させる。具体的には、ＡＤ変換器２０２からのデジタルデータにおける二つのサンプル間に三つのサンプルを挿入した４倍オーバーサンプルのデジタルデータを生成する。
【００５９】
図４を用いてこの様子を説明する。
【００６０】
図４（ａ）は、ＡＤ変換器２０２からの二つのサンプル間に三つのサンプルを挿入した様子を示している。図中の白丸はＡＤ変換器２０２からの出力データで、黒丸が挿入したサンプルである。ただし、図４（ａ）では、挿入したサンプルの値は０である。そして、ＡＤ変換器２０２からの出力サンプル（白丸）を用いて演算（補間）し、この様に挿入されたサンプル（黒丸）の値を求める。
【００６１】
図４（ｂ）はこの様に補間演算した結果を示す図である。
【００６２】
図４（ｂ）に示すＡ，Ｃ，Ｄの三つのサンプル値が、複数のＡのサンプル値を用いて求められる。
【００６３】
図３はこの様な処理を行うデジタルフィルタ２０３の構成を示す図である。
【００６４】
図３に示した様に、デジタルフィルタ２０３は、２０タップのＦＩＲフィルタを並列に四つ並べた構成となっている。
【００６５】
そして、ＡＤ２０２から出力されたデジタルデータの各サンプルが、四つのＦＩＲフィルタ３０１〜３０４に対し、それぞれ出力される。
【００６６】
各ＦＩＲフィルタのタップ係数は、それぞれ、図４（ｂ）におけるサンプルＡ，Ｂ，Ｃ，Ｄの位置に対応して設定されている。そして、各ＦＩＲフィルタは入力されたサンプル（ここでは連続した２０個のサンプル）値を用いて演算を行い、それぞれ、図４（ｂ）におけるサンプルＡ，Ｂ，Ｃ，Ｄの値を算出する。その結果、ＦＩＲフィルタ３０１〜３０４からは、図４（ｂ）における一つの白丸と三つの黒丸からなるサンプルＡ〜Ｄが同時に出力される。
【００６７】
これにより、ＡＤ変換器２０２を実際に５４ＭＨｚ×４＝２１６ＭＨｚで動作させること無く、基準クロックの４倍の周波数でサンプリングしてＡＤ変換した結果と等しいオーバーサンプルデータを得ることができる。
【００６８】
図８の８０１は、補間部２０３におけるフィルタ特性を示す図である。
【００６９】
デジタルフィルタ２０３により生成されたデジタルデータは、４系列（チャンネル）のデータとして補間部２０４に出力される。
【００７０】
補間部２０４には再生データの他に、システム制御部１０８からの再生クロックの中心周波数情報と、ループフィルタ２０８からの周波数変動の情報が与えられている。そして、これらの周波数情報を用いて、再生データに同期したクロックのタイミングを算出し、算出したクロックタイミングにおける再生データを生成する。
【００７１】
図５は補間部２０４の構成を示す図である。
【００７２】
図５において、デジタルフィルタ２０３から並列に出力された四つのサンプルＡ〜Ｄは、セレクタ５０１と５０２に供給される。ただし、サンプルＡだけは遅延部５０４により１クロック期間遅延されてセレクタ５０２に供給される。
【００７３】
変換部５０８は、システム制御部１０８からの再生倍速に応じた再生クロックの中心周波数情報から、ループフィルタ２０８からの周波数変動の情報を減算し、更に周波数の逆数に変換する。これにより、次のクロックタイミングまでの間隔Δｔを算出し、加算部５０６に出力する。
【００７４】
変換部５０８に出力される周波数情報は、後述の様に、再生信号に位相同期したクロックの周波数変動を示す情報である。この周波数情報をクロックタイミングの情報に変換することにより、再生データの位相変動に同期したクロックタイミングを得ることができる。
【００７５】
加算部５０６のもう一方の入力には、レジスタ５０７からの位置情報が入力される。レジスタ５０７は、５４ＭＨｚの基準クロック位置からの前回の再生データの位置情報が格納されており、加算部５０６はこれらを加算して区間判別部５０５に出力する。
【００７６】
具体的には、加算部５０５は、レジスタ５０７の値と変換部５０８からの値を加算した和から、基準クロック期間に対応した所定値を減算した結果を出力する。
【００７７】
区間判別部５０５は、再生データのクロックタイミングがサンプルＡ〜Ｄを両端とする４系列データのどの区間に入っているかを判別する。そして、サンプルＡ〜Ｄのうち、判定した当該区間の両端のサンプルを選択して線形補間部５０３に出力するよう、２ビットの制御信号をセレクタ５０１、５０２に出力する。また、判定結果に従い、更新されたクロックタイミングの基準クロックからの時間情報を算出してレジスタ５０７に出力する。
【００７８】
更に、区間判別部５０５は、判定した区間と、基準クロックからの時間情報とに従い、セレクタ５０１、５０２からのサンプル値を用いて補間演算を行う際に用いる比率を線形補間部５０３に出力する。
【００７９】
更に、区間判別部５０５は、基準クロック間に再生データのクロックタイミングが存在するか否かに応じて、クロックイネーブルの信号を出力する。
【００８０】
次に、図５の補間部２０４の動作の様子を、図６を用いて説明する。
【００８１】
図６において、図４と同様、白丸がＡＤ変換部２０２から出力されたサンプリングデータ、黒丸がデジタルフィルタ２０３により生成された４倍オーバーサンプリングデータである。また、６０１、６０２の三角が、再生データとして検出すべきサンプルであるとする。また、ｔｓ１〜ｔｓ５は５４ＭＨｚの基準クロックのタイミングであり、ｔ１、ｔ２はそれぞれ、４倍速再生時において再生データに位相同期したクロックによる再生データの位置（タイミング）を示している。
【００８２】
今、検出データ６０２を生成しようとしているものとする。
【００８３】
この場合、レジスタ５０７には、基準クロックのタイミングｔｓからの前回のデータ検出点ｔ１の時間差Ａ１を示す値が保持されている。そして、変換部５０８によりループフィルタ２０８からの周波数情報の逆数を演算することで、再生データのクロック期間Δｔを求め、ｔ１にΔｔを加えることで、再生データに同期した次のクロックタイミングｔ２を求める。その結果、レジスタ２０７の値は、基準クロックタイミングｔｓとｔ２との差であるＡ２の値に更新される。
【００８４】
また、区間判別部５０５は、このＡ２の値に基づいて、再生データの位置が、基準クロックの期間６０６におけるどの区間に存在するかを判別する。
【００８５】
具体的には、基準クロックの区間６０６を、その間に含まれた隣接する二つのサンプルで四つの区間Ｉ〜IVに区切る。そして、再生データの位置ｔ２が、この四つの区間の何れに含まれるかを判別する。
【００８６】
図６では、区間IVに含まれていることがわかる。
【００８７】
そこで、区間IVの隣接したサンプル６０４、６０５をセレクタ５０１、５０２により選択する。そして、これらのサンプル値を、再生データの位置に応じた比率で合成することにより線形補間し、再生データの検出タイミングにおけるデータ６０４の値を算出する。
【００８８】
同様に、再生データに同期したクロックの次のタイミングはｔ３となり、検出データ６０３の値が算出される。この時、基準クロックｔｓ３とｔｓ４の間には再生データのクロック点が無いので、クロックがディスエーブルされる。６０８はクロックイネーブル／ディスエーブルを示す２値信号であり、この２値信号６０８が図２のビタビ検出部２０５、復調部２０６、位相検出部２０７、ループフィルタ２０８に出力される。これら各回路は、クロックイネーブル期間だけ動作する。
【００８９】
４倍速再生時においては、再生データのクロック周波数が１０１．６ＭＨｚであり、一方、ＡＤ変換時の基準クロック周波数は１０８ＭＨｚである。そのため、１０８ＭＨｚのクロックタイミングのうち、数クロックに１回、再生データのクロックタイミングが存在しない期間がある。図６では、６０７がその期間に相当する。
【００９０】
ここで、例えばレジスタ５０４に格納される時間情報の最小時間分解能をｄｔとする。そして、具体的にｄｔをＡＤ変換器２０２サンプリング周期の６５５３６分の１とすると、時間分解能ｄｔは、
ｄｔ＝１÷５４ｅ６÷６５５３６＝０．２８２６ｎｓ  （４）
となる。
【００９１】
また、再生データの周波数が５２．３２ＭＨｚであるため、このクロック周波数をｄｔで表すと
１÷５２．３２ｅ６÷ｄｔ＝６７６４０  （５）
と算出できる。
【００９２】
本実施形態では、この値を中心周波数情報として変換部５０８に出力する。
【００９３】
ここで、周波数変動情報の値を＋１すると、加算器５０６によって得られる再生クロックのタイミングに応じた周波数は、
５２．３２ｅ６÷（６７６４０−１）＝＋７７３．５Ｈｚ  （６）
変化する。
【００９４】
つまり、後述の様に、ループフィルタ２０８から補間部２０４に与える周波数変動に対する、補間部２０４による再生クロック周波数の制御感度は、７７３．５Ｈｚ／１ＬＳＢとなっている。
【００９５】
図２に戻って説明を続ける。
【００９６】
補間部２０４により検出されたデータはビタビ復号部３０５と位相検出部２０７に出力される。また、再生データの検出タイミングで無い場合にクロックをディスエーブルする信号を生成し、ビタビ復号部２０５、復調部２０６、位相検出部２０７、及びループフィルタ２０８に出力する。
【００９７】
ビタビ復号部２０５は、補間部２０４から出力された再生データから１サンプル１ビットの２値デジタルデータを検出し、復調部２０６に出力する。復調部２０６は再生データに対して所定の復調処理を施して、図１の再生処理部１０６に出力する。
【００９８】
また、位相検出部２０７は、補間部２０４から出力された、再生データに同期したクロック点での再生信号レベルに基づいて、再生した情報信号の位相変動量を検出し、ループフィルタ２０８に出力する。ループフィルタ２０８は、位相検出部２０７の出力を周波数情報に変換し、補間部２０４に出力する。このように、補間部２０４、位相検出部２０７、ループフィルタ２０８により、再生データに同期したクロックを生成するための再生データＰＬＬが構成されている。
【００９９】
次に、ループフィルタ２０８について説明する。図１２はループフィルタ２０８の構成を示す図である。
【０１００】
図５において、位相検出部２０７から端子１２０１に出力された位相誤差を、係数器１２０２、１２０４によりゲイン調整し、それぞれ加算器１２０３、１２０５に出力する。
【０１０１】
加算器１２０５は係数器１２０４の出力と、レジスタ１２０７からの積分結果とを加算し、リミッタ１２０６に出力する。リミッタ１２０６は、加算器１２０５の出力信号の値が所定の範囲を超える場合、これを所定範囲に制限し、加算器１２０３とレジスタ１２０７に出力する。レジスタ１２０７はリミッタ１２０６からの出力を保持して加算器１２０５に送る。加算器１２０５、リミッタ１２０６、レジスタ１２０７により積分回路を構成している。この積分回路は、比較的長い期間における位相誤差の変化量を積分し、加算器１２０３に出力している。
【０１０２】
加算器１２０３は、この様な位相誤差の積分結果と、係数器１２０２からの位相誤差情報とを加算して出力する。
【０１０３】
本実施形態では、係数器２１０を介してループフィルタ２１５からの周波数情報をリミッタ１２０６に供給し、リミッタ１２０６における制限範囲を変更している。
【０１０４】
図１３はリミッタ１２０６の構成を示す図である。
【０１０５】
図１３において、端子１３０６には係数器２１０からの周波数情報が入力される。また、端子１３０７には、端子１３０６に入力された周波数を中心とする上下のリミット幅を示す値がシステム制御部１１１から供給される。
【０１０６】
加算器１３０４は、端子１３０６からの周波数情報と端子１３０７からのリミット幅とを加算してセレクタ１３０２に出力する。また、減算器１３０５は、端子１３０６からの周波数情報から端子１３０７からのリミット幅を減算してセレクタ１３０３に出力する。
【０１０７】
セレクタ１３０２のもう一方の入力には、端子１３０１から入力された加算器１２０５の出力が加えられている。セレクタ１３０２は、これら二つの入力のうち大きくない方を選択し、セレクタ１３０３のもう一方の入力に加える。これにより、加算器１２０５の出力が加算手段１３０４の出力を越えないように制限される。
【０１０８】
次に、セレクタ１３０３は、二つの入力のうち小さくない方を選択する。これにより、セレクタ１３０２の出力が減算器１３０５の出力より小さくならないように制限される。この結果、リミッタ１２０６は、ループフィルタ２０８における積分回路の値を、端子１３０６からの周波数情報を中心として、上下に端子１３０７からのリミット幅の範囲に制限する。
【０１０９】
なお、端子１３０７に供給するリミット幅については、広く設定しすぎるとＰＬＬの引き込み時間が遅くなるので、適正な値を設定する。
【０１１０】
リミッタ１２０６による位相誤差情報の積分結果の制限動作について、図１４を用いて説明する。
【０１１１】
同図において、１４０１がループフィルタ２１５からのウォブルＰＬＬに基づく周波数情報を示している。ここでは、ディスクＤの偏芯により、回転に同期して周波数が上下している様子を示している。リミッタ１２０６は、この周波数情報１４０１にリミット幅を加えて上限のリミット値１４０２を設定する。また、周波数情報１４０１からリミット幅を減算して下限のリミット値１４０３を設定する。この結果、ループフィルタ２０８における積分回路の値が上下限値から外れている場合は、上下限値に制限する。これにより、再生データＰＬＬにおけるクロック周波数の変動範囲を制限する。
【０１１２】
ここで、係数器２１０のゲインについて述べる。
【０１１３】
ウォブルＰＬＬにおいて、ＶＣＯ２１６の制御感度は、６１８Ｈｚ／１ＬＳＢとなる。
【０１１４】
即ち、ループフィルタ２１５からＤＶＣＯ２１６に入力する値を１だけ変更することで、ＰＬＬ２１７からのクロックの周波数が６１８Ｈｚ変化することになる。
【０１１５】
一方、補間部２０４、位相検出部２０７、ループフィルタ２０８による再生データＰＬＬにおいて、補間部２０４による再生クロック周波数の制御感度は、７７３．５Ｈｚ／１ＬＳＢとなっている。
【０１１６】
そこで、係数器２１０の係数として、７７３．５÷６１８＝１．２５を設定することで、ウォブルＰＬＬにおける周波数制御感度と、再生データＰＬＬにおける周波数制御感度とを合わせることができる。
【０１１７】
この様に、本実施形態では、再生信号の位相変動を検出し、再生データに同期したクロックタイミングを生成するための再生データＰＬＬと、ウォブル信号を用いてクロックを生成するウォブルＰＬＬとを設けた。
【０１１８】
そして、ウォブルＰＬＬにおけるループフィルタから出力される周波数情報に基づいて、再生データＰＬＬにおけるループフィルタのリミッタの範囲を設定している。
【０１１９】
再生データＰＬＬは、再生信号に位相同期したクロックタイミングを生成するための回路だが、再生信号はディスク上のゴミや傷などの影響を受け易く、その結果として、ＰＬＬのロックが外れることがあった。
【０１２０】
一方、ウォブル信号は、ディスク上の傷や汚れがあっても正確に再生できる。
【０１２１】
そのため、ウォブルＰＬＬからの周波数情報を用いて再生データのリミッタの範囲を決定することにより、再生データＰＬＬの位相誤差の積分値がウォブルＰＬＬによる周波数範囲を大きく外れることがない。
【０１２２】
従って、再生データＰＬＬのロックが外れ、位相誤差の積分値がリミット値に達するような時には、積分値がウォブルＰＬＬの中心周波数から大きく外れることを防止することができ、再生データＰＬＬを迅速に引き込むことができる。
【０１２３】
本実施例では、ウォブルＰＬＬと再生データＰＬＬの何れもデジタル回路で構成した。この様に、ウォブルＰＬＬと再生データＰＬＬの双方をデジタル回路で構成する方がゲインの安定性という点では望ましいが、アナログ回路で構成した場合においても、本発明が適用可能であることは言うまでも無い。
【図面の簡単な説明】
【０１２４】
【図１】本発明の実施形態における記録再生装置の構成を示す図である。
【図２】データ検出部の構成を示す図である。
【図３】デジタルフィルタの構成を示す図である。
【図４】デジタルフィルタによるオーバーサンプルデータの生成動作を示す図である。
【図５】補間部の構成を示す図である。
【図６】補間部による区間判別処理を示す図である。
【図７】プレフィルタの周波数特性を示す図である。
【図８】オーバーサンプルデータの周波数特性を示す図である。
【図９】受光センサの構成を示す図である。
【図１０】ウォブル信号と切り替え信号の様子を示す図である。
【図１１】デジタルＶＣＯの構成を示す図である。
【図１２】ループフィルタの構成を示す図である。
【図１３】リミッタの構成を示す図である。
【図１４】リミッタによるクロックの周波数制御の様子を示す図である。
【図１】
2009116919.tif 000003
【図２】
2009116919.tif 000004
【図３】
2009116919.tif 000005
【図４】
2009116919.tif 000006
【図５】
2009116919.tif 000007
【図６】
2009116919.tif 000008
【図７】
2009116919.tif 000009
【図８】
2009116919.tif 000010
【図９】
2009116919.tif 000011
【図１０】
2009116919.tif 000012
【図１１】
2009116919.tif 000013
【図１２】
2009116919.tif 000014
【図１３】
2009116919.tif 000015
【図１４】
2009116919.tif 000016