(57)【要約】【課題】消費電力を低減しつつ、駆動能力を向上した駆動回路を提供する。【解決手段】容量性負荷駆動回路は、マトリクス状に配置された容量性負荷回路の列方向に配列される走査電極を駆動するゲートドライバ（５）と、容量性負荷回路の行方向に配列されるデータ電極（７）を駆動するソースドライバ（４）とを具備する。ソースドライバは、行方向に配列され、データ電極（７）のそれぞれを駆動する複数の出力回路（１３）を備える。複数の出力回路（１３）の各々は、ゲートドライバ（５）が駆動する走査電極（６）の位置に基づいてプリチャージ量を変えてデータ電極（７）を駆動する。【選択図】図７
2009015178.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された容量性負荷回路の列方向に配列される走査電極を駆動するゲートドライバと、
前記容量性負荷回路の行方向に配列されるデータ電極を駆動するソースドライバと
を具備し、
前記ソースドライバは、行方向に配列され、前記データ電極のそれぞれを駆動する複数の出力回路を備え、
前記複数の出力回路の各々は、前記ゲートドライバが駆動する前記走査電極の位置に基づいてプリチャージ量を変えて前記データ電極を駆動する
容量性負荷駆動回路。
【請求項２】
前記複数の出力回路の各々は、入力する映像データの振幅が所定の閾値を越えるか否かを判定する振幅判定回路を備え、
前記振幅判定回路が、前記映像データの振幅が前記所定の閾値を越えたと判定した時、前記プリチャージ量を変えて前記データ電極を駆動する
請求項１に記載の容量性負荷駆動回路。
【請求項３】
前記振幅判定回路は、前記映像データの振幅を示すデジタルデータの上位側の少なくとも１ビットに基づいて判定する
請求項２に記載の容量性負荷駆動回路。
【請求項４】
前記振幅判定回路は、前記デジタルデータの上位側ｎビットを入力し、前記上位側ｎビットの論理積を出力するＡＮＤ回路を備え、
前記上位ｎビットが全て“１”のとき、前記所定の閾値を越えたと判定して前記プリチャージ量を変えて前記データ電極を駆動する
請求項３に記載の容量性負荷駆動回路。
【請求項５】
前記複数の出力回路の各々は、前記ゲートドライバが駆動する前記走査電極と、前記複数の出力回路の出力端との距離に基づいて、前記距離に線形的に前記プリチャージ量を増加して前記データ電極を駆動する
請求項１から請求項４のいずれかに記載の容量性負荷駆動回路。
【請求項６】
前記複数の出力回路の各々は、前記ゲートドライバが駆動する前記走査電極と、前記複数の出力回路の出力端との距離に基づいて、前記距離に指数関数的に前記プリチャージ量を増加して前記データ電極を駆動する
請求項１から請求項４のいずれかに記載の容量性負荷駆動回路。
【請求項７】
前記複数の出力回路の各々は、前記ゲートドライバが前記複数の出力回路の出力端の位置に最も近い前記走査電極を駆動するとき、前記プリチャージ量を０にして前記データ電極を駆動する
請求項５または請求項６に記載の容量性負荷駆動回路。
【請求項８】
前記複数の出力回路の各々は、前記ゲートドライバが駆動する前記走査電極の位置に基づいて、プリチャージする時間を制御して前記プリチャージ量を変える
請求項１から請求項７のいずれかに記載の容量性負荷駆動回路。
【請求項９】
前記複数の出力回路の各々は、前記ゲートドライバが駆動する前記走査電極の位置に基づいて、プリチャージする電圧を制御して前記プリチャージ量を変える
請求項１から請求項８のいずれかに記載の容量性負荷駆動回路。
【請求項１０】
前記容量性負荷回路は、液晶表示装置に搭載される液晶パネルである
請求項１から請求項９のいずれかに記載の液晶表示装置の駆動回路。
【請求項１１】
マトリクス状に配置された容量性負荷回路の列方向に配列される走査電極を駆動するゲート駆動ステップと、
前記容量性負荷回路の行方向に配列されるデータ電極のそれぞれを、前記ゲート駆動ステップにより駆動される前記走査電極の位置に基づいてプリチャージ量を変えて駆動するソース駆動ステップと
を具備する
容量性負荷駆動方法。
【請求項１２】
前記ソース駆動ステップは、入力する映像データの振幅が所定の閾値を越えるか否かを判定する振幅判定ステップを備え、
前記振幅判定ステップで、前記映像データの振幅が前記所定の閾値を越えたと判定されたとき、前記プリチャージ量を変えて前記データ電極を駆動するステップを備える
請求項１１に記載の容量性負荷駆動方法。
【請求項１３】
前記振幅判定ステップは、前記映像データの振幅を示すデジタルデータの上位側の少なくとも１ビットに基づいて判定する
請求項１２に記載の容量性負荷駆動方法。
【請求項１４】
前記振幅判定ステップは、前記デジタルデータの上位ｎビットが全て“１”であるとき、前記所定の閾値を越えたと判定して前記プリチャージ量を変えて前記データ電極を駆動するステップを含む
請求項１３に記載の容量性負荷駆動方法。
【請求項１５】
前記ソース駆動ステップは、前記ゲート駆動ステップにより駆動される前記走査電極と、前記ソース駆動ステップにより駆動されるデータ電極の駆動点との距離に基づいて、前記距離に線形的に前記プリチャージ量を増加して前記データ電極を駆動するステップを備える
請求項１１から請求項１４のいずれかに記載の容量性負荷駆動方法。
【請求項１６】
前記ソース駆動ステップは、前記ゲート駆動ステップにより駆動される前記走査電極と、前記ソース駆動ステップにより駆動される前記データ電極の駆動点との距離に基づいて、前記距離に指数関数的に前記プリチャージ量を増加して前記データ電極を駆動するステップを備える
請求項１１から請求項１４のいずれかに記載の容量性負荷駆動方法。
【請求項１７】
前記ゲート駆動ステップにより前記データ電極の駆動点の最も近い前記走査電極が駆動されるとき、前記ソース駆動ステップは、前記プリチャージ量を０にして前記データ電極を駆動するステップを備える
請求項１５または請求項１６に記載の容量性負荷駆動方法。
【請求項１８】
前記ソース駆動ステップは、前記ゲート駆動ステップにより駆動される前記走査電極に基づいて、プリチャージする時間を制御して前記プリチャージ量を変えるステップを備える
請求項１１から請求項１７のいずれかに記載の容量性負荷駆動方法。
【請求項１９】
前記ソース駆動ステップは、前記ゲート駆動ステップにより駆動される前記走査電極に基づいて、プリチャージする電圧を制御して前記プリチャージ量を変えるステップを備える
請求項１１から請求項１８のいずれかに記載の容量性負荷駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量性の負荷を駆動する駆動回路および駆動方法に関し、特に液晶表示パネル等の容量性負荷を駆動する液晶表示装置の駆動回路および駆動方法に関する。
【背景技術】
【０００２】
最近の薄型フラットパネルの動向は、益々大型化の方向に進んでいる。特に、テレビの分野では液晶パネルでさえも５０インチを越えるものまで出てきている状況であり、今後、益々この傾向は変わることはないと思われる。しかし、大型化に伴ってＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）のデータ線負荷が益々重くなることから、１水平期間（１Ｈ期間）内にデータ線の最遠端までデータの書き込みができない、という問題が生じる。この問題に対処するため、従来は、液晶パネルの上側と下側にそれぞれソースドライバ（水平ドライバ）を配置し、それらを同時に駆動するという対策（これは「両側駆動」方式と呼ばれる）が行われてきた。しかし、両側駆動方式では、ソースドライバが２倍必要になるため、大幅なコストアップになっていた。そこで、液晶パネルの上側または下側のみにソースドライバを配置する片側駆動方式のままで、ドレイン線の最遠端まで確実にデータ書き込みができるようにするため、従来から種々の改良がなされてきた。
【０００３】
図１は、液晶表示装置の構成例を示すブロック図である。この液晶表示装置は、デジタル映像データに基づいて生成されたアナログのデータ信号を液晶パネルに印加する方式の液晶表示装置である。液晶表示装置は、液晶パネル１と、制御回路２と、階調電源回路３と、データ電極駆動回路（ソースドライバ）４と、走査電極駆動回路（ゲートドライバ）５とを具備する。
【０００４】
液晶パネル１は、薄膜トランジスタ（ＴＦＴ）をスイッチ素子に用いたアクティブマトリックス駆動方式の液晶パネルである。液晶パネル１は、行方向に所定間隔で設けられたｎ本（ｎは自然数）の走査電極（ゲート線）６１〜６ｎと、列方向に所定間隔で設けられたｍ本（ｍは自然数）のデータ電極（ソース線）７１〜７ｍとで囲まれた領域を画素とする。したがって、表示画面全体の画素数は、（ｎ×ｍ）個となる。液晶パネル１の各画素は、等価的に容量性負荷である液晶容量８と、共通電極９と、対応する液晶容量８を駆動するＴＦＴ１０とを備える。
【０００５】
液晶パネル１を駆動する場合、共通電極９に共通電圧Ｖｃｏｍが印加される。その状態において、デジタル映像データに基づいて生成されるアナログのデータ信号が、データ電極７１〜７ｍに印加される。さらに、水平同期信号及び垂直同期信号等に基づいて生成されるゲートパルスが走査電極６１〜６ｎに印加される。これにより、文字や画像等が液晶パネル１の表示画面に表示される。カラー表示の場合には、デジタル映像データの赤データ、緑データ、青データに基づいてアナログのデータ赤信号、データ緑信号、データ青信号が生成され、それぞれ対応するデータ電極に印加されることになる。情報量が３倍になり、回路も３倍になるだけで動作に直接関係しないため、ここではカラーに関する説明は省略する。
【０００６】
制御回路２は、例えば、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等により構成され、外部からドットクロック信号、水平同期信号及び垂直同期信号、データイネーブル信号等が供給される。制御回路２は、これらの入力信号に基づいて、ストローブ信号、クロック信号、水平走査パルス信号、極性信号、垂直走査パルス信号等を生成し、ソースドライバ４及びゲートドライバ５に供給する。ストローブ信号は、水平同期信号と同じ周期の信号である。また、クロック信号は、ドットクロック信号に同期する同一または異なる周波数の信号である。クロック信号は、ソースドライバ４に含まれるシフトレジスタにおいて、水平走査パルス信号からサンプリングパルスを生成するためなどに使用される。水平走査パルス信号は、水平同期信号と同一周期の信号であるが、ストローブ信号からクロック信号の数周期分だけ遅延された信号である。また、極性信号は、液晶パネル１を交流駆動するために、１水平期間ごとに、すなわち、１ラインごとに反転する信号である。なお、極性信号は、１垂直同期周期ごとにも反転する。垂直走査パルス信号は、垂直同期信号と同一周期の信号である。
【０００７】
ゲートドライバ５は、制御回路２から供給される垂直走査パルス信号のタイミングに同期してゲートパルスを順次生成する。ゲートドライバ５は、生成したゲートパルスを液晶パネル１の対応する走査電極６１〜６ｎに順次印加する。
【０００８】
階調電源回路３は、基準電圧と接地との間に縦続接続された複数個の抵抗と、各入力端が隣接する抵抗の接続点に接続された複数個のボルテージ・フォロアとを備える。階調電源回路３は、隣接する抵抗の接続点に出現する階調電圧を増幅及び緩衝してソースドライバ４に供給する。階調電圧は、ガンマ変換のために設定されている。ガンマ変換は、もともとは、昔からある撮像管の特性の逆になるように補正し、結果として正常な映像信号に戻すことをいう。ここでは、ガンマ変換は、システム全体のガンマを１として、良好な階調の再生画像を得るために、アナログ映像信号又はデジタル映像データ信号を補正する。一般的には、アナログ映像信号又はデジタル映像データ信号に対してＣＲＴディスプレイの特性に適合させる、すなわち、互換性を持たせるためにガンマ変換が施されている。ここで、図２に、６ビットの入力データ（１６進数（ＨＥＸ）で表示）と、階調電圧Ｖ０〜Ｖ４及びＶ５〜Ｖ９との関係（ガンマ変換特性）の一例が示される。
【０００９】
ソースドライバ４は、図１に示されるように、映像データ処理回路１１と、デジタル・アナログ変換器（ＤＡＣ）１２と、ｍ個の出力回路１３１〜１３ｍとを備える。
【００１０】
映像データ処理回路１１は、シフトレジスタと、データレジスタと、ラッチ回路と、レベルシフタ回路とを備える（図示せず）。シフトレジスタは、複数個のディレイ・フリップフロップで構成されたシリアルイン・パラレルアウト型のシフトレジスタである。シフトレジスタは、制御回路２から供給される水平走査パルス信号を、制御回路２から供給されるクロック信号に同期してシフトするシフト動作を行うとともに、複数ビットのパラレルのサンプリングパルスを出力する。データレジスタは、シフトレジスタから供給されるサンプリングパルスに同期して、外部から供給されるデジタル映像データ信号のデータを表示データとして取り込み、ラッチ回路に供給する。ラッチ回路は、制御回路２から供給されるストローブ信号の立ち上がりに同期して、データレジスタから供給される表示データを取り込む。次にストローブ信号が供給されるまで、すなわち、１水平期間の間、ラッチ回路は、取り込んだ表示データを保持する。レベルシフタ回路は、ラッチ回路の出力データの電圧を変換して電圧変換表示データとして出力する。
【００１１】
デジタル・アナログ変換器（ＤＡＣ）１２は、映像データ処理回路１１から供給される電圧変換表示データに対して、階調電源回路３から供給される階調電圧Ｖ０〜Ｖ４の組、又は、階調電圧Ｖ５〜Ｖ９の組に基づいて、ガンマ補正を施した階調性を付与する。そして、デジタル・アナログ変換器１２は、ガンマ補正が施された補正データをアナログのデータ信号に変換して対応する出力回路１３１〜１３ｍに供給する。
【００１２】
出力回路１３１〜１３ｍは、同じ構成の回路であり、これらを総称するとき、単に出力回路１３と称する。また、データ電極（ソース線）７１〜７ｍを総称するときは、単にデータ電極７と称する。出力回路１３は、図３に示されるように、ボルテージ・フォロア１４１及び１４２と、スイッチ１５１及び１５２とを備え、データ電極７を駆動する。
【００１３】
スイッチ１５１は、制御回路２から供給される極性信号ＰＯＬが論理状態Ｈの時に回路を閉成し、ボルテージ・フォロア１４１から供給される正極性のデータ信号Ｓを液晶パネル１の対応するデータ電極７に印加する。スイッチ１５２は、制御回路２から供給される極性信号ＰＯＬが論理状態Ｌの時に回路を閉成し、ボルテージ・フォロア１４２から供給される負極性のデータ信号Ｓを液晶パネル１の対応するデータ電極７に印加する。
【００１４】
ボルテージ・フォロア１４１は、図４に示されるように、ＮチャネルのＭＯＳトランジスタＭＮ１、ＭＮ２と、ＰチャネルのＭＯＳトランジスタＭＰ１〜ＭＰ３と、定電流源ＣＩ１、ＣＩ２と、コンデンサＣ１とを有するＡ級増幅器を備える。ボルテージ・フォロア１４１は、対応するＤＡＣ１２から入力端子Ｖｉｎに供給される正極性のデータ信号を増幅及び緩衝し、出力端子Ｖｏｕｔから出力する。
【００１５】
ボルテージ・フォロア１４２は、図５に示されるように、ＰチャネルのＭＯＳトランジスタＭＰ４、ＭＰ５と、ＮチャネルのＭＯＳトランジスタＭＮ３〜ＭＮ５と、定電流源ＣＩ３、ＣＩ４と、コンデンサＣ２とを有するＡ級増幅器を備える。ボルテージ・フォロア１４２は、対応するＤＡＣ１２から入力端子Ｖｉｎに供給される負極性のデータ信号を増幅及び緩衝し、出力端子Ｖｏｕｔから出力する。
【００１６】
次に、この液晶表示装置の動作について、図６に示されるタイミングチャートを参照して説明する。図６において、期間ＴＦは１フレーム期間であり、期間ＴＨは１水平期間である。ここでは、液晶パネル１を駆動する駆動方法は、ドット反転駆動方法を採用している。すなわち、データ電極７１〜７ｍに印加される電圧の極性は、共通電極９に印加されている共通電圧Ｖｃｏｍに対してドット（画素）ごとに反転する。一般に液晶パネルは、液晶セルに同極性の電圧を印加し続けると電源を切っても画面に文字などの跡が残る“焼き付き”という現象を引き起こす。このドット反転駆動方法は、液晶パネルの“焼き付き”を防止するために従来から採用されている。通常、液晶パネルにおいて、液晶セルに印加される電圧の極性が逆になっても、液晶セルがほぼ同じ透過率特性を有している。したがって、この反転駆動方法を採用する場合、階調電圧は、正極性の場合も負極性の場合も同一の電圧値を有する階調電圧（共通電圧Ｖｃｏｍに対して絶対値の等しい正／負極性の電圧）を採用するのが一般的である。
【００１７】
図６（１）に示されるクロック信号ＶＣＫは、ゲートドライバ５で用いられる周期ＴＨのクロック信号である。周期ＴＨは、１水平期間である。このクロック信号ＶＣＫの各パルスＰ１、Ｐ２、…、Ｐｎに同期して、図６（２）〜（４）に示されるように、ゲートドライバ５は、１ラインずつゲートパルスＶＧ１、ＶＧ２、…、ＶＧｎを順次発生して、液晶パネル１の対応する走査電極６１、６２、…、６ｎに順次印加する。
【００１８】
一方、ソースドライバ４は、図６（５）及び（６）に示されるように、データ信号を各出力回路１３１、１３２、…、１３ｎからデータ電極７１、７２、…、７ｎに出力する。各データ信号は、各ゲートパルスＶＧ１、ＶＧ２、…、ＶＧｎが生成されてから数マイクロ秒後に出力される。なお、図６（５）に示されるデータ信号ＶＳｅｖｅｎは、偶数番目の出力回路１３（２ｉ）から出力されるデータ信号を示し、図６（６）に示されるデータ信号ＶＳｏｄｄは、奇数番目の出力回路１３（２ｉ−１）から出力されるデータ信号を示す。すなわち、出力回路１３２、１３４、…、１３（２ｉ）からデータ電極７２、７４、…、７（２ｉ）に出力されるデータ信号ＶＳ２、ＶＳ４、ＶＳ（２ｉ）は、データ信号ＶＳｅｖｅｎと総称される。また、出力回路１３１、１３３、…、１３（２ｉ−１）からデータ電極７１、７３、…、７（２ｉ−１）に出力されるデータ信号ＶＳ１、ＶＳ３、…、ＶＳ（２ｉ−１）は、データ信号ＶＳｏｄｄと総称される。
【００１９】
このように、出力回路１３は、ボルテージ・フォロア１４１、１４２を正極性、負極性に対応させて切り換えて液晶パネル１を駆動する。ボルテージ・フォロア１４１をなす図４に示されるようなＡ級増幅器と、ボルテージ・フォロア１４２をなす図５に示されるようなＡ級増幅器とでは、オフセット電圧が異なり、いわゆる出力偏差が生じて画質に悪影響を与える。これは、極性の切り換えに対応させて正極性専用増幅器と負極性専用増幅器とを動作させていることに起因する。オフセット電圧は、２つの増幅器間でばらつくものである。したがって、このばらつきが出力偏差として駆動電圧に現れ、画面に縦すじ等の画質劣化現象として現れてくる。
【００２０】
また、図４および図５に示される増幅器は、Ａ級動作増幅器であり、常時アイドリング電流が流れるため、消費電力も大きい。このアイドリング電流は、図４に示される増幅器では定電流源ＣＩ２、図５に示される増幅器では定電流源ＣＩ４による電流が主である。
【００２１】
更に、最近の大型液晶パネルを駆動する場合、増幅器が駆動する負荷容量が大きくなり、増幅器の出力駆動能力を上げる必要がある。出力駆動能力を上げるためには出力トランジスタのサイズを増大させなければならず、そのためにチップサイズが大きくなってしまう。さらに、最近の超大型液晶パネルを駆動する場合には、増幅器が接続されるデータ線から最も離れた最遠端のデータ線を駆動することが困難であった。そのため、液晶モジュールの上下にＬＣＤドライバＬＳＩを搭載し、その上下のＬＣＤドライバを同時に動作させて液晶パネルを駆動することにより見かけ上の負荷を軽減する両側駆動方式が用いられる。ＬＣＤドライバは、従来の２倍必要になり、液晶パネルのコスト上昇の要因となる。
【００２２】
容量性の負荷を駆動する回路例として、チャージポンプの原理で動作するＤＣ／ＤＣコンバータに関する技術が、特開２００２−３４２３４号公報に開示されている。このＤＣ／ＤＣコンバータは、第1のコンデンサと、第２のコンデンサと、制御回路と、第５のＭＯＳＦＥＴと、第３の制御可能なスイッチと、第２の制御可能なスイッチと、コンパレータとを含む。第1のコンデンサは、一方の電極が、第1のＭＯＳＦＥＴを介してコンバータの入力に、第２のＭＯＳＦＥＴを介して接地に接続され、他方の電極が、第３のＭＯＳＦＥＴを介してコンバータの入力に、第４のＭＯＳＦＥＴを介してコンバータの出力に接続される。第２のコンデンサは、コンバータの出力と接地の間に接続される。制御回路は、この４つのＭＯＳＦＥＴのゲートに接続される。
【００２３】
制御回路は、チャージポンプのチャージ・フェーズにおいて、第２及び第３のＭＯＳＦＥＴをオンにし、チャージポンプのディスチャージ・フェーズにおいて、第１及び第４のＭＯＳＦＥＴをオンにするように信号を送るためにアクティブにされるチャージポンプと共に機能するオシレータを有する。第５のＭＯＳＦＥＴは、ドレインがコンバータの入力に接続され、ソースが電流源を介して接地に接続され、ゲートが、そのソースへ接続されると共に、第１の制御可能なスイッチを介して第３のＭＯＳＦＥＴのゲートに接続される。第３の制御可能なスイッチは、第２のＭＯＳＦＥＴのゲートに接続される。第２の制御可能なスイッチは、第４のＭＯＳＦＥＴのゲートに接続される。
【００２４】
コンパレータは、一方の入力がコンバータの出力に接続され、他方の入力が基準電圧に接続される。このコンパレータは、出力電圧が基準電圧より低いとき、制御可能なスイッチ及び制御回路に第１の制御信号を出力する。それによって、第１の制御可能なスイッチをオンにするよう信号が送られる。第２及び第３の制御可能なスイッチは、第２のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴをオンにするよう信号が送られるように作動されて、チャージポンプがディアクティブにされる。出力電圧が基準電圧より高いとき、制御可能なスイッチ及び制御回路に第２の制御信号を出力し、それによって第１の制御可能なスイッチがオフにされるよう信号が送られる。第２及び第３の制御可能なスイッチは、第２のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴがオフにされるよう信号が送られるように作動されて、チャージポンプがアクティブにされる。
【００２５】
また、特開２００５−９９１７０号公報によれば、駆動回路は、増幅回路と、互いに異なる導電型の第１及び第２のトランジスタとを有する。増幅回路は、入力信号を受ける。互いに異なる導電型の第１及び第２のトランジスタは、出力点に互いのソースが接続される形態で二つの電源供給端子間に直列接続されると共に、増幅回路の出力信号に応答して出力点をプッシュプル駆動する。その出力点の信号は、増幅回路に帰還されている。また、第１及び第２のトランジスタは、Ｂ級動作に基づいてプッシュプル駆動される。
【００２６】
【特許文献１】特開２００２−３４２３４号公報
【特許文献２】特開２００５−９９１７０号公報
【発明の開示】
【発明が解決しようとする課題】
【００２７】
上述のように、正負極性専用のＡ級動作の増幅器を動作させると、消費電力が大きい。本発明は、消費電力を低減しつつ、駆動能力を向上した駆動回路を提供する。
【課題を解決するための手段】
【００２８】
以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００２９】
本発明の観点では、容量性負荷駆動回路は、マトリクス状に配置された容量性負荷回路の列方向に配列される走査電極を駆動するゲートドライバ（５）と、容量性負荷回路の行方向に配列されるデータ電極（７）を駆動するソースドライバ（４）とを具備する。ソースドライバは、行方向に配列され、データ電極（７）のそれぞれを駆動する複数の出力回路（１３）を備える。複数の出力回路（１３）の各々は、ゲートドライバ（５）が駆動する走査電極（６）の位置に基づいてプリチャージ量を変えてデータ電極（７）を駆動する。
【００３０】
本発明の他の観点では、容量性負荷駆動方法は、ゲート駆動ステップと、ソース駆動ステップとを具備する。ゲート駆動ステップは、マトリクス状に配置された容量性負荷回路の列方向に配列される走査電極を駆動するステップである。ソース駆動ステップは、容量性負荷回路の行方向に配列されるデータ電極のそれぞれを、ゲート駆動ステップにより駆動される走査電極の位置に基づいてプリチャージ量を変えて駆動するステップである。
【発明の効果】
【００３１】
本発明によれば、消費電力を低減しつつ、駆動能力を向上した駆動回路を提供することができる。また、容量性負荷を駆動するドライブ特性を改善した駆動回路を提供することができる。さらに、コスト削減可能な駆動回路を提供することができる。
【発明を実施するための最良の形態】
【００３２】
（第１の実施の形態）
図１は、本発明の実施の形態に係る液晶表示装置の構成を示すブロック図である。背景技術において説明された液晶表示装置と同じ構成であるが、再度説明する。この液晶表示装置は、デジタル映像データに基づいて生成されたアナログのデータ信号を液晶パネルに印加する方式の液晶表示装置である。液晶表示装置は、液晶パネル１と、制御回路２と、階調電源回路３と、データ電極駆動回路（ソースドライバ）４と、走査電極駆動回路（ゲートドライバ）５とを具備する。
【００３３】
液晶パネル１は、薄膜トランジスタ（ＴＦＴ）をスイッチ素子に用いたアクティブマトリックス駆動方式の液晶パネルである。液晶パネル１は、行方向に所定間隔で設けられたｎ本（ｎは自然数）の走査電極（ゲート線）６１〜６ｎと、列方向に所定間隔で設けられたｍ本（ｍは自然数）のデータ電極（ソース線）７１〜７ｍとで囲まれた領域を画素とする。したがって、表示画面全体の画素数は、（ｎ×ｍ）個となる。液晶パネル１の各画素は、等価的に容量性負荷である液晶容量８と、共通電極９と、液晶容量８を駆動するＴＦＴ１０とを備える。
【００３４】
液晶パネル１を駆動する場合、共通電極９に共通電圧Ｖｃｏｍが印加される。その状態において、デジタル映像データに基づいて生成されるアナログのデータ信号が、データ電極７１〜７ｍに印加される。さらに、水平同期信号及び垂直同期信号等に基づいて生成されるゲートパルスが走査電極６１〜６ｎに印加される。これにより、文字や画像等が液晶パネル１の表示画面に表示される。カラー表示の場合には、デジタル映像データの赤データ、緑データ、青データに基づいてアナログのデータ赤信号、データ緑信号、データ青信号が生成され、それぞれ対応するデータ電極に印加されることになる。情報量が３倍になり、回路も３倍になるだけで基本的な動作に直接関係しないため、ここではカラーに関する説明は省略する。
【００３５】
制御回路２は、外部からドットクロック信号、水平同期信号及び垂直同期信号、データイネーブル信号等が供給される。制御回路２は、これらの入力信号に基づいて、ストローブ信号、クロック信号、水平走査パルス信号、極性信号、垂直走査パルス信号等を生成し、ソースドライバ４及びゲートドライバ５に供給する。ストローブ信号は、水平同期信号と同じ周期の信号である。また、クロック信号は、ドットクロック信号に同期する同一周波数または異なる周波数の信号である。クロック信号は、ソースドライバ４に含まれるシフトレジスタにおいて、水平走査パルス信号からサンプリングパルスを生成するためなどに使用される。水平走査パルス信号は、水平同期信号と同一周期の信号であるが、ストローブ信号からクロック信号の数周期分だけ遅延された信号である。また、極性信号は、液晶パネル１を交流駆動するために、１水平期間ごとに、すなわち、１ラインごとに反転する信号である。なお、極性信号は、１垂直同期周期ごとにも反転する。垂直走査パルス信号は、垂直同期信号と同一周期の信号である。
【００３６】
ゲートドライバ５は、制御回路２から供給される垂直走査パルス信号のタイミングに同期してゲートパルスを順次生成する。ゲートドライバ５は、生成したゲートパルスを液晶パネル１の対応する走査電極６１〜６ｎに順次印加する。
【００３７】
階調電源回路３は、基準電圧と接地との間に縦続接続された複数個の抵抗と、各入力端が隣接する抵抗の接続点に接続された複数個のボルテージ・フォロアとを備える。階調電源回路３は、隣接する抵抗の接続点に出現する階調電圧を増幅及び緩衝してソースドライバ４に供給する。階調電圧は、ガンマ変換のために設定されている。ガンマ変換は、もともとは、昔からある撮像管の特性の逆になるように補正し、結果として正常な映像信号に戻すことをいう。ここでは、ガンマ変換は、システム全体のガンマを１として、良好な階調の再生画像を得るために、アナログ映像信号又はデジタル映像データ信号を補正する。一般的には、アナログ映像信号又はデジタル映像データ信号に対してＣＲＴディスプレイの特性に適合させる、すなわち、互換性を持たせるためにガンマ変換が施されている。ここで、図２に、６ビットの入力データ（１６進数（ＨＥＸ）で表示）と、階調電圧Ｖ０〜Ｖ４及びＶ５〜Ｖ９との関係（ガンマ変換特性）の一例が示される。
【００３８】
ソースドライバ４は、図１に示されるように、映像データ処理回路１１と、デジタル・アナログ変換器（ＤＡＣ）１２と、ｍ個の出力回路１３１〜１３ｍとを備える。
【００３９】
映像データ処理回路１１は、シフトレジスタと、データレジスタと、ラッチ回路と、レベルシフタ回路とを備える（図示せず）。シフトレジスタは、複数個のディレイ・フリップフロップで構成されたシリアルイン・パラレルアウト型のシフトレジスタである。シフトレジスタは、制御回路２から供給される水平走査パルス信号を、制御回路２から供給されるクロック信号に同期してシフトするシフト動作を行う。それとともに、複数ビットのパラレルのサンプリングパルスを出力する。データレジスタは、シフトレジスタから供給されるサンプリングパルスに同期して、外部から供給されるデジタル映像データ信号のデータを表示データとして取り込み、ラッチ回路に供給する。ラッチ回路は、制御回路２から供給されるストローブ信号の立ち上がりに同期して、データレジスタから供給される表示データを取り込む。次にストローブ信号が供給されるまで、すなわち、１水平期間の間、ラッチ回路は、取り込んだ表示データを保持する。レベルシフタ回路は、ラッチ回路の出力データの電圧を変換して電圧変換表示データとして出力する。
【００４０】
デジタル・アナログ変換器（ＤＡＣ）１２は、映像データ処理回路１１から供給される電圧変換表示データに対して、階調電源回路３から供給される階調電圧Ｖ０〜Ｖ４の組、又は、階調電圧Ｖ５〜Ｖ９の組に基づいて、ガンマ補正を施して階調性を付与する。そして、デジタル・アナログ変換器１２は、ガンマ補正が施された補正データをアナログのデータ信号に変換して対応する出力回路１３１〜１３ｍに供給する。
【００４１】
出力回路１３１〜１３ｍは、同じ構成の回路であり、これらを総称するとき、単に出力回路１３と称する。また、データ電極（ソース線）７１〜７ｍを総称するときは、単にデータ電極（ソース線）７と称する。出力回路１３は、図７に示されるように、上位ビット判定回路２７、スイッチ時間制御回路２８、スイッチ制御回路４０、ＬＣＤ駆動用増幅回路２０を具備する。映像データ処理回路１１から出力されるデジタル映像信号は、デジタル・アナログ変換器１２に入力されるとともに、上位ビット判定回路２７に入力される。上位ビット判定回路２７の出力は、スイッチ制御回路４０に入力される。制御回路２から出力されるストローブ信号ＳＴＢは、スイッチ時間制御回路２８に入力される。スイッチ時間制御回路２８の出力は、スイッチ制御回路４０に入力される。デジタル・アナログ変換器１２の出力は、ＬＣＤ駆動用増幅回路２０に入力される。スイッチ制御回路４０の出力は、ＬＣＤ駆動用増幅回路２０に入力され、ＬＣＤ駆動用増幅回路２０が制御される。ＬＣＤ駆動用増幅回路２０は、デジタル・アナログ変換器１２から出力されるアナログ信号を入力し、負荷端子Ｖｏｕｔからデータ電極７にデータ信号を出力する。
【００４２】
ＬＣＤ駆動用増幅回路２０は、後述するが、プリチャージ（オーバードライブ）をするためのスイッチを備えている。スイッチ制御回路４０は、そのスイッチの開閉を制御する。上位ビット判定回路２７は、デジタル映像信号の上位ｎビットに基づいて、プリチャージの必要性の有無を判定する。スイッチ時間制御回路２８は、スイッチ制御回路４０のスイッチ開閉を制御するプリチャージ時間を設定する。プリチャージ時間は、制御回路２から出力されるストローブ信号に基づいて、ゲートドライバ５が駆動するゲート線６の位置に応じて、順次変化させる。プリチャージ（オーバードライブ）の時間を制御することにより、最遠端への書き込み時間の最適化を図ることができる。なお、上位ビット判定回路２７の判定動作を停止すると、全ての映像データに対してプリチャージ機能を動作させることが可能である。
【００４３】
上位ビット判定回路２７は、図１１に示されるように、プリチャージ（オーバードライブ）が必要な領域の入力データであるか、そうでない領域の入力データであるか判別する回路である。例えば、入力されるデジタルデータの上位３ビットを判定すれば、そのデジタルデータが、図１１に示されるプリチャージが必要な範囲の入力データであるかどうかの判定が可能である。上位ビット判定回路２７は、図１０に示されるように、ＡＮＤ回路４６を備える。この場合、デジタル映像信号の上位ｎビットが全て“１”であるとき、プリチャージ（オーバードライブ）が必要であると判定され、ＡＮＤ回路４６の出力がアクティブになる。ここでは、ＡＮＤ回路を例示するが、任意の値を閾値とする場合、比較器により判定が行われる。
【００４４】
スイッチ時間制御回路２８は、図９に示されるように、カウンタ２８１とスイッチ時間変換回路２８２とを備える。カウンタ２８１は、入力端子に入力されるストローブ信号ＳＴＢのパルス数をカウントするバイナリカウンタである。カウンタ２８１のカウント値は、スイッチ時間変換回路２８２に出力される。このカウント値は、カウンタ２８１のＲｅｓｅｔ端子に入力されるゲートドライバ５のスタートパルス信号ＶＳＰによりクリアされる。したがって、カウンタ２８１のカウント値は、スタートパルス信号ＶＳＰによって駆動行の先頭を示した後のゲートドライバ５が駆動するゲート線６の位置を示すことになる。
【００４５】
スイッチ時間変換回路２８２は、カウンタ２８１のカウント値に基づいてＬＣＤ駆動用増幅回路２０のスイッチの開閉時間を設定し、スイッチの開閉時間を示す信号ＳＷＴＭをスイッチ制御回路４０に出力する。スイッチ時間変換回路２８２は、入力されるカウント値に対応する開閉時間を示す値をテーブルとして保持する。スイッチ時間変換回路２８２は、複数の変換用テーブルを備え、液晶パネル１の精細度等に合わせて切り換えて使用される。変化用テーブルの切り換えは、制御回路２により行われることが好ましい。また、カウント値と開閉時間との変換関係が演算式で示される場合、スイッチ時間変換回路２８２は、演算回路で構成されてもよい。
【００４６】
ＬＣＤ駆動用増幅回路２０は、図８に示されるように、差動増幅部２１、ＮチャネルトランジスタＭ１、ＰチャネルトランジスタＭ２、電流源部２２、プリチャージスイッチ部２３、スイッチＳ１を備える。ＮチャネルトランジスタＭ１とＰチャネルトランジスタＭ２とは、ソースフォロワのコンプリメンタリ出力段をなし、差動増幅部２１の出力を電力増幅する。ＮチャネルトランジスタＭ１のソースとＰチャネルトランジスタＭ２のソースとは、出力ノードＶｏに接続される。電流源部２２は、電源ＶＤＤと接地ＧＮＤとの間に直列に接続される電流源Ｉ１、スイッチＳ２、スイッチＳ３、電流源Ｉ２を備える。スイッチＳ２は、一端が正電源ＶＤＤに接続される吐き出し型電流源Ｉ１の他端と、出力ノードＶｏとの間に接続される。スイッチＳ３は、一端が接地される吸い込み型電流源Ｉ２の他端と、出力ノードＶｏとの間に接続される。出力ノードＶｏは、スイッチＳ１を介して負荷端子Ｖｏｕｔに接続される。プリチャージスイッチ部２３は、電源ＶＤＤと接地ＧＮＤとの間に直列に接続されるスイッチＳ４とスイッチＳ５とを備える。スイッチＳ４は、プリチャージするために正電源ＶＤＤと負荷端子Ｖｏｕｔとの間に接続される。スイッチＳ５は、プリチャージするために接地端子ＧＮＤと負荷端子Ｖｏｕｔとの間に接続される。スイッチＳ４とスイッチＳ５との接続ノードである負荷端子Ｖｏｕｔは、負荷２５（液晶パネル）に接続される。スイッチＳ１〜Ｓ５の開閉は、スイッチ制御回路４０により制御される。差動増幅部２１は、入出力がＲａｉｌ−ｔｏ−Ｒａｉｌの増幅器であり、当業者にとってよく知られ、本発明とは直接関係しないので、その詳細な説明は省略する。
【００４７】
このＬＣＤ駆動用増幅回路２０は、ＮチャネルトランジスタＭ１およびＰチャネルトランジスタＭ２がなすソースフォロワが駆動できる入力信号の範囲では、通常の増幅動作を行う。したがって、ＬＣＤ駆動用増幅回路２０は、ソースフォロワ駆動という従来にない低インピーダンスでかつ高駆動能力を持つことが可能である。このソースフォロワ駆動が可能な具体的範囲は、次式で与えられる。
【００４８】
ＶＤＤ−（ＶＧＳＭ１＋ＶＤＳ（ｓａｔ））≧Ｖｉｎ≧ＶＧＳＭ２＋ＶＤＳ（ｓａｔ）
ここで、ＶＧＳＭはトランジスタＭのゲート−ソース間電圧、ＶＤＳ（ｓａｔ）は、前段または電流源を構成するトランジスタの３極管領域と５極管領域の境界電圧を示す。
【００４９】
通常の動作において、この範囲外では、ソースフォロワによる駆動ができない。しかし、負荷端子Ｖｏｕｔに対してプリチャージを行うことにより、等価的に駆動範囲を広げることができる。すなわち、電源電圧ＶＤＤに近い範囲では、負荷端子Ｖｏｕｔ（ノードＶｏ）の電圧は、一旦電源電圧ＶＤＤまで引き上げられ、ＰチャネルトランジスタＭ２は動作可能状態になる。これにより、今まで駆動できなかった領域（図１１に“Ｍ２とＳ２が動作”と記載されている部分）も結果として出力することが可能となり、駆動したものと等価になる。これは、Ｐチャネルトランジスタのソースフォロワが、電流を吐き出す能力は無いが吸い込む能力を有することから可能になる。
【００５０】
接地電圧ＧＮＤに近い部分（図１１に“Ｍ１とＳ３が動作”と記載されている部分）においても、上述と考え方は同じである。すなわち、接地電圧ＧＮＤに近い部分では、負荷端子Ｖｏｕｔ（ノードＶｏ）の電圧は、一旦接地電圧ＧＮＤまで引き下げられ、ＮチャネルトランジスタＭ１は動作可能状態になる。これは、Ｎチャネルトランジスタのソースフォロワが、電流を吸い込む能力は無いが吐き出す能力を有することから可能になる。このようにして、全電圧範囲の出力が可能となる。
【００５１】
また、ＮチャネルトランジスタＭ１およびＰチャネルトランジスタＭ２がなすソースフォロワを駆動するＬＣＤ駆動用増幅回路２０は、Ｂ級増幅器として動作するため、スイッチＳ２またはスイッチＳ３を閉じて出力アイドリング電流を流す必要がある。アイドル電流を流すことにより、出力電流がゼロになったときのソースフォロワのゲート電圧が安定化する。したがって、スイッチＳ１が開放されて出力アイドリング電流が流れなくなるときには、アイドル電流が流れるようにスイッチＳ２またはスイッチＳ３が閉成されるように制御される。
【００５２】
プリチャージ（オーバードライブ）を必要としない場合、プリチャージ制御用のスイッチＳ４またはスイッチＳ５は、開いたままである。正極性の期間では、スイッチＳ２は閉じ、スイッチＳ３は開き、スイッチＳ１が閉じて所望の電圧を出力する。一方、負極性の期間では、スイッチＳ２は開き、スイッチＳ３は閉じ、スイッチＳ１が閉じて所望の電圧を出力する。これらにより、ソースフォロワ出力に更に帰還がかかった駆動となり、ＬＣＤ駆動用増幅回路２０は、駆動能力に優れた回路となる。これらの動作をすることにより、出力波形は、図１２（ｂ）に示されるようになる。なお、ここで説明したプリチャージ（オーバードライブ）を必要としない領域においても、液晶パネルへの書き込み時間を速めるためにプリチャージ（オーバードライブ）を実施しても問題はない。
【００５３】
プリチャージ（オーバードライブ）を必要とする場合、プリチャージスイッチ部２３のスイッチＳ４、Ｓ５が制御され、１水平期間（ＴＨ）の最初の一部の時間を使ってプリチャージ（オーバードライブ）が行われる。正極性の期間では、プリチャージ（オーバードライブ）の期間、スイッチＳ４は閉じ、スイッチＳ１が開くことにより、出力電圧は、一旦電源電圧ＶＤＤまで引き上げられる。その後、スイッチＳ４が開き、スイッチＳ１が閉じることにより、所望の電圧まで出力電圧を戻す動作が行われる。この所望の電圧まで戻す駆動は、ＰチャネルトランジスタＭ２のソースフォロワで行う。また、この正極性の期間では、確実に電源電圧まで出力電圧が上昇するように、スイッチＳ２が閉成されてＰチャネルトランジスタＭ２をバイアスする。
【００５４】
一方、負極性の期間では、プリチャージ（オーバードライブ）の期間、スイッチＳ５が閉成され、スイッチＳ１が開放されることにより、出力電圧は、一旦接地電圧（ＧＮＤ）まで引き下げられる。その後、スイッチＳ５が開放され、スイッチＳ１が閉成されることにより、所望の電圧まで出力電圧を戻す動作が行われる。この所望の電圧まで戻す駆動は、ＮチャネルトランジスタＭ１のソースフォロワで行う。また、この負極性の期間では確実に接地電圧（ＧＮＤ）まで出力が動作できるようにスイッチＳ３を閉じて、ＮチャネルトランジスタＭ１をバイアスする。
【００５５】
これらの動作をすることにより、図１２（ａ）に示されるような出力波形を得ることができる。この波形を見てわかるように、近端すなわちドライバ出力からの近いところの波形は、１水平期間の最初に角が出たような波形になるが、最終値に到達するまでの時間は、従来の通常駆動に比べて短縮され、高速書き込みができる。また、遠端すなわちドライバ出力から遠いところ（具体的には、ＬＣＤモジュールの上部にドライバが配置されている場合は、ＬＣＤモジュールの最下部）の波形は、途中のＣＲの時定数により、通常のなまった波形が観測される。しかし、この時も最終値到達時間は従来の通常駆動に比べて短縮され、高速書き込みが実現できる。
【００５６】
スイッチ制御回路４０は、図１０に示されるように、Ｄフリップフロップ４１と、レベルシフタ回路４２、４３、４９、５０と、ＡＮＤ回路４７、４８、５２と、ＮＯＲ回路４４と、ＲＳフリップフロップ５１と、ダウンカウンタ５３と、プリセット値入力回路５４とを備える。
【００５７】
Ｄフリップフロップ４１は、極性信号ＰＯＬがデータ端子Ｄに、ストローブ信号ＳＴＢがラッチ端子φに入力される。Ｄフリップフロップ４１の２つの出力端子Ｑ、ＱＮから出力される出力信号は、レベルシフタ回路４３、４２を介して出力され、それぞれスイッチＳ３、Ｓ２用の制御信号となる。レベルシフタ回路４３、４２は、低圧系ロジック電圧（例えば３．３Ｖ）から高圧系電圧（例えば１０Ｖ）に信号を変換する。
【００５８】
ストローブ信号ＳＴＢは、ＲＳフリップフロップ５１のセット端子Ｓと、ダウンカウンタ５３のデータ端子Ｐとに入力される。ダウンカウンタ５３のクロック端子ＣＬには、２入力ＡＮＤ回路５２の出力信号が入力される。ダウンカウンタ５３の出力端子ＢＬは、フリップフロップ５１のリセット端子Ｒに接続される。ＲＳフリップフロップ５１の出力端子Ｑは、２入力ＡＮＤ回路５２の一方の入力端子に接続されるとともに、３入力ＡＮＤ回路４７、４８の入力端子にもそれぞれ接続される。
【００５９】
２入力ＡＮＤ回路５２の他方の入力端子には、ドットクロック信号ＤＯＴＣＬＫが入力される。３入力ＡＮＤ回路４７の他の２つの入力端子には、Ｄフリップフロップ４１の出力端子ＱＮから出力される出力信号と、上位ｎビットの判定結果であるＡＮＤ回路４６の出力信号とが入力される。３入力ＡＮＤ回路４８の他の２つの入力端子には、Ｄフリップフロップ４１の出力端子Ｑから出力される出力信号と、上位ｎビットの判定結果であるＡＮＤ回路４６の出力信号とが入力される。３入力ＡＮＤ回路４７、４８の出力信号は、レベルシフタ回路４９、５０を介して、それぞれスイッチＳ４、Ｓ５用の制御信号として出力される。レベルシフタ回路４９、５０は、低圧系ロジック電圧から高圧系電圧に信号を変換する。
【００６０】
また、３入力ＡＮＤ回路４７、４８の出力信号は、ＮＯＲ回路４４に入力される。ＮＯＲ回路４４の出力信号は、レベルシフタ回路４５を介してスイッチＳ１を制御する制御信号として出力される。レベルシフタ回路４５は、低圧系ロジック電圧から高圧系電圧に信号を変換する。
【００６１】
プリセット値入力回路５４は、ダウンカウンタ５３にプリセット値を設定する。このプリセット値は、スイッチ時間制御回路２８のスイッチ時間変換回路２８２により設定される値、すなわち、ゲートドライバ５により駆動されるゲート線６の位置に対応するスイッチ開閉時間を示す。
【００６２】
Ｄフリップフロップ４１は、データ入力端子Ｄに印加される極性信号ＰＯＬをストローブ信号ＳＴＢの立ち下がり時に取り込み、そのときの極性信号ＰＯＬと同じ極性の信号を出力端子Ｑに、反対の極性の信号をＱＮに出力する。この出力端子Ｑ、ＱＮから出力される出力信号は、レベルシフタ回路４３、４２によってレベル変換され、それぞれスイッチＳ３、Ｓ２を開閉制御する信号となる。すなわち、スイッチＳ２、Ｓ３は、極性信号ＰＯＬにより示される極性を反映し、どちらか一方が開放状態、他方が閉成状態になる。
【００６３】
また、ストローブ信号ＳＴＢは、ＲＳフリップフロップ５１のセット端子Ｓに入力され、ストローブ信号ＳＴＢの立ち下がりに同期して、ＲＳフリップフロップ５１の出力端子Ｑは論理状態Ｈになる。すなわち、ＲＳフリップフロップ５１の出力端子Ｑが論理状態Ｈになることは、水平期間の開始を示す。この出力端子Ｑは、ＡＮＤ回路４７、４８に接続されている。ＡＮＤ回路４７、４８には、上位ｎビットを判定するＡＮＤ回路４６の出力およびＤフリップフロップ４１の出力（Ｑ、ＱＮ）が入力されている。したがって、上位ｎビットが全て“１”であり、水平期間が開始されたとき、ＡＮＤ回路４７、４８のうちの駆動すべき極性の側の回路の出力が論理状態Ｈに、駆動されない側の回路の出力が論理状態Ｌになる。ＡＮＤ回路４７、４８の出力は、レベルシフタ回路４９、５０によってレベル変換され、それぞれスイッチＳ４、Ｓ５の開閉を制御する信号となる。すなわち、プリチャージが必要となる振幅の入力データがあったときの水平期間の開始直後にスイッチＳ４またはスイッチＳ５が閉成され、プリチャージが行われる。
【００６４】
さらに、ストローブ信号ＳＴＢは、ダウンカウンタ５３のデータ端子Ｐに入力され、ダウンカウンタ５３は、ストローブ信号ＳＴＢが論理状態ＬのときのドットクロックＤＯＴＣＬＫのパルス数をダウンカウントする。ダウンカウンタ５３のカウント値が０になると、出力ＢＬが論理状態Ｈになる。このダウンカウンタ５３の出力により、ＲＳフリップフロップ５１はリセットされ、出力端子Ｑは論理状態Ｌになる。したがって、ストローブ信号ＳＴＢが立ち下がってから、ダウンカウンタ５３がダウンカウントし終わるまでの間、ＲＳフリップフロップ５１の出力端子Ｑは論理状態Ｈを示す。すなわち、ダウンカウンタ５３に設定されるプリセット値により、ＲＳフリップフロップ５１の出力端子Ｑの論理状態Ｈの時間を制御することができる。
【００６５】
プリセット値入力回路５４は、スイッチ時間変換回路２８２で変換されたスイッチの開閉時間を示す信号ＳＷＴＭを保持し、ダウンカウンタ５３に設定する。このプリセット値とドットクロック信号ＤＯＴＣＬＫの周期とによりスイッチの開閉時間すなわちプリチャージ時間が決まる。また、ＡＮＤ回路５２は、ダウンカウンタ５３を必要以上に動作させないようにするためのゲートである。
【００６６】
ＮＯＲ回路４４は、ＡＮＤ回路４７、４８の出力の少なくとも一方が論理状態Ｈを出力しているときに論理状態Ｌを出力する。ＮＯＲ回路４４の出力は、レベルシフタ回路４５によりレベル変換され、スイッチＳ１を開閉制御する。すなわち、スイッチＳ１は、スイッチＳ４またはスイッチＳ５の一方が閉成されるとき（同時に閉成することはない）、開放されるように制御される。
【００６７】
次に、図１３及び図１４を参照して、出力回路１３の動作を説明する。
【００６８】
本実施の形態において、出力回路１３は、上位ビット判定回路２７を備え、図１１に示されるように、プリチャージ（オーバードライブ）する場合と、プリチャージを行わない場合とを切り換えて動作する。図１３は、プリチャージを行わない場合のスイッチの制御動作を示すフローチャートであり、図１４は、プリチャージを行うときのスイッチの制御動作を示すフローチャートである。
【００６９】
まず、プリチャージを行わないときの動作が図１３を参照して説明される。このとき、上位ｎビットのいずれかに“０”が設定されている入力データが入力されているため、上位ビット判定回路２７すなわちＡＮＤ回路４６の出力は、論理状態Ｌになっている。したがって、ＡＮＤ回路４７、４８の出力は、ともに論理状態Ｌとなり、スイッチＳ４、Ｓ５を開放する（図１３（７）、（８））。また、ＮＯＲ回路４４の出力は論理状態Ｈになり、スイッチＳ１は閉成される（図１３（６））。この状態は、上位ｎビットが全て“１”になるまで継続する。
【００７０】
一方、Ｄフリップフロップ４１は、ストローブ信号ＳＴＢの立ち下がりごとに極性信号ＰＯＬを取り込み、保持する。したがって、Ｄフリップフロップ４１は、ストローブ信号ＳＴＢの立ち下がりに同期して論理状態Ｈ／論理状態Ｌを交互に出力する。すなわち、スイッチＳ２、Ｓ３は、極性信号ＰＯＬに従って回路を閉成あるいは開放する（図１３（４）、（５））。
【００７１】
スイッチＳ１は、閉成された状態を継続しているため、ＬＣＤ駆動用増幅回路２０は、図１３（３）に示されるように、共通電圧Ｖｃｏｍに対して正／負を交互に出力する。負荷２５は、容量性の負荷であるため、駆動波形の立ち上がり及び立ち下がりが鈍っていることがわかる。
【００７２】
次に、プリチャージを行うときの動作が図１４を参照して説明される。このとき、入力データは、上位ｎビットが全て“１”が設定されているため、上位ビット判定回路２７すなわちＡＮＤ回路４６の出力は、論理状態Ｈになっている。したがって、ＡＮＤ回路４７、４８は、Ｄフリップフロップ４１及びＲＳフリップフロップ５１の出力に基づいて動作する。
【００７３】
Ｄフリップフロップ４１は、ストローブ信号ＳＴＢの立ち下がりごとに極性信号ＰＯＬを取り込み、保持する。したがって、Ｄフリップフロップ４１のデータ端子Ｑから出力される出力信号は、時刻ｔ１〜ｔ３の間は論理状態Ｈ、時刻ｔ３〜ｔ５の間は論理状態Ｌとなる。データ端子ＱＮから出力される出力信号は、時刻ｔ１〜ｔ３の間は論理状態Ｌ、時刻ｔ３〜ｔ５の間は論理状態Ｈとなる。したがって、スイッチＳ２、Ｓ３を制御する制御信号は、図１４（４）、（５）に示されるように、ストローブ信号ＳＴＢに同期して交互に閉成／開放を繰り返す。
【００７４】
一方、ＲＳフリップフロップ５１の出力端子Ｑから出力される出力信号は、そのリセット端子Ｒにダウンカウンタ５３から論理状態Ｈの信号が入力されるまでは、論理状態Ｈに保持される。ＲＳフリップフロップ５１がリセットされる時刻をｔ２、ｔ４とすると、ＲＳフリップフロップ５１の出力端子Ｑは、時刻ｔ１〜ｔ２の間は論理状態Ｈ、時刻ｔ２〜ｔ３の間は論理状態Ｌとなる。したがって、スイッチＳ４を制御する制御信号は、図１４（７）に示されるように、時刻ｔ１〜ｔ２の間論理状態Ｈ、その後時刻ｔ５まで論理状態Ｌを示す。すなわち、スイッチＳ４は、時刻ｔ１〜ｔ２の間だけ閉成される。スイッチＳ５を制御する制御信号は、図１４（８）に示されるように、時刻ｔ３〜ｔ４の間論理状態Ｈ、時刻ｔ１〜ｔ３及び時刻ｔ４〜ｔ５の間は論理状態Ｌを示す。すなわち、スイッチＳ５は、時刻ｔ３〜ｔ４の間だけ閉成される。
【００７５】
スイッチＳ４、Ｓ５の少なくとも一方が閉成されるとき、ＮＯＲ回路４４は論理状態Ｌを出力するため、スイッチＳ１は開放される。すなわち、スイッチＳ４、Ｓ５が閉成されて負荷２５をプリチャージする期間は、スイッチＳ１が開放され、その他の期間、閉成される（図１４（６））。
【００７６】
したがって、スイッチＳ２が閉成される水平期間（ｔ１〜ｔ３）では、水平期間の開始直後の所定の期間だけスイッチＳ４が閉成されて負荷２５をプリチャージする。プリチャージが終了すると、スイッチＳ４が開放され、スイッチＳ１が閉成されて、所望の電圧まで出力電圧を戻す動作が行われる。この所望の電圧まで戻す駆動は、ＰチャネルトランジスタＭ２のソースフォロワで行われる。
【００７７】
スイッチＳ３が閉成される水平期間（ｔ３〜ｔ５）では、水平期間の開始直後の所定の期間だけスイッチＳ５が閉成されて負荷２５をプリチャージする。プリチャージが終了すると、スイッチＳ５が開放され、スイッチＳ１が閉成されて、所望の電圧まで出力電圧を戻す動作が行われる。この所望の電圧まで戻す駆動は、ＮチャネルトランジスタＭ１のソースフォロワで行われる。
【００７８】
プリチャージの期間は、ダウンカウンタ５３に設定されるプリセット値により変化する。このプリセット値は、スイッチ時間制御回路２８により設定される。スイッチ時間制御回路２８は、ストローブ信号ＳＴＢのパルス数をカウントし、ゲートドライバ５が駆動するゲート線６の位置に基づいてプリセット値を設定している。したがって、ゲートドライバ５が駆動するゲート線６の位置に基づいてプリチャージの期間を設定することができ、図１５に示されるように、出力回路１３から離れたゲート線６を駆動対象とするときはプリチャージ期間を長くすることが可能となる。
【００７９】
図１５（ａ）に、１行目のゲート線６１が駆動されるときの出力回路１３の出力波形が示され、プリチャージ期間は最短となる。１行目あるいは数行目までのプリチャージ期間は０であってもよい。図１５（ｂ）に、最終行のゲート線６ｎが駆動されるときの出力回路１３の出力波形が示され、プリチャージ期間は最長となる。図１５（ｂ）には、出力回路１３から遠い位置にある負荷遠端における波形が破線で示される。
【００８０】
ゲートドライバ５が、ＴＦＴ１０を駆動して液晶容量８に出力回路１３の出力を供給するため、各行の液晶容量８における供給状態は、図１６に示されるように、模式的に示すことができる。すなわち、１行目の液晶容量８に対してプリチャージ期間ｔｐ１のプリチャージが行われ、２行目の液晶容量８に対してプリチャージ期間ｔｐ２のプリチャージが行われ、最終行の液晶容量８に対してプリチャージ期間ｔｐｎのプリチャージが行われる。このプリチャージ期間は、最短期間から最長期間までリニアに増加してもよいが、指数関数的に増加してもよい。その変化量は、ストローブ信号ＳＴＢをカウントするカウンタ２８１のカウント値を変換するスイッチ時間変換回路２８２のテーブルあるいは演算式により設定される。
【００８１】
このように、スイッチ時間制御回路２８において駆動位置に対応するプリチャージ時間を設定し、そのプリチャージ時間に基づいてスイッチ制御回路４０においてスイッチＳ１〜Ｓ５を制御することにより、最遠端への書き込み時間の最適化を図ることができる。
【００８２】
（第２の実施の形態）
前述した第１の実施の形態では、プリチャージ（オーバードライブ）機能を有した演算増幅器は、プリチャージする電圧が正電源電圧（ＶＤＤ）または負電源電圧（ＶＳＳ）に固定し、プリチャージ時間を変化させて駆動を最適化した。第２の実施の形態では、プリチャージ時間を一定として、プリチャージ電圧（所望の電圧からの差電圧）を変化させて最適化を図る。第１の実施の形態と異なる部分は、出力回路１３のみであるため、液晶表示装置全体の説明は省略する。
【００８３】
図１７に、ソースドライバ４のデジタル・アナログ変換器１２及び出力回路１３の１回路分を示す。出力回路１３は、上位ビット判定回路２７、スイッチ制御回路３０、プリチャージ電圧制御回路３１、ＬＣＤ駆動用増幅回路６０を具備する。映像データ処理回路１１から出力されるデジタル映像信号は、デジタル・アナログ変換器１２に入力されるとともに、上位ビット判定回路２７に入力される。上位ビット判定回路２７の出力は、スイッチ制御回路３０に入力される。制御回路２から出力されるストローブ信号ＳＴＢは、スイッチ制御回路３０及びプリチャージ電圧制御回路３１に入力される。スイッチ制御回路３０及びプリチャージ電圧制御回路３１の出力は、ＬＣＤ駆動用増幅回路６０に入力される。ＬＣＤ駆動用増幅回路６０は、デジタル・アナログ変換器１２からアナログ信号を入力し、負荷端子Ｖｏｕｔからデータ電極７にデータ信号を出力する。
【００８４】
上位ビット判定回路２７は、第１の実施の形態で説明されたように、図１０に示されるＡＮＤ回路４６を備え、デジタル映像信号の上位ｎビットが所定の値、ここではｎビットが全て“１”である値を示すか否かを判定する。プリチャージの有無がデジタル映像信号の数値によらない場合、上位ビット判定回路２７は省略されてもよい。スイッチ制御回路３０は、第１の実施の形態で説明された図１０に示されるような構成であるが、駆動位置によりプリチャージ時間を変化させる必要がないため、プリセット値入力回路５４は、固定値を保持する。
【００８５】
プリチャージ電圧制御回路３１は、図１８に示されるように、カウンタ３１１とカウント電圧値変換回路３１２とを備える。カウンタ３１１は、入力端子に入力されるストローブ信号ＳＴＢのパルス数を計数するバイナリカウンタである。カウンタ３１１のカウント値は、カウント電圧値変換回路３１２に出力される。このカウント値は、カウンタ３１１のＲｅｓｅｔ端子に入力されるゲートドライバ５のスタートパルス信号ＶＳＰによりクリアされる。したがって、カウンタ３１１のカウント値は、スタートパルス信号ＶＳＰによって駆動行の先頭を示した後のゲートドライバ５が駆動するゲート線６の位置を示すことになる。
【００８６】
カウント電圧値変換回路３１２は、カウンタ３１１のカウント値に基づいてＬＣＤ駆動用増幅回路６０のプリチャージ電圧を設定し、ＬＣＤ駆動用増幅回路６０に設定信号ＶＣＴＬを出力する。カウント電圧値変換回路３１２は、入力されるカウント値に対応する電圧設定値をテーブルとして保持する。カウント電圧値変換回路３１２は、複数の変換用テーブルを備え、液晶パネル１の精細度等に合わせて切り換えて使用される。変換用テーブルの切り換えは、制御回路２により行われることが好ましい。また、カウント値と電圧値との変換関係が演算式で示される場合、カウント電圧値変換回路３１２は、演算回路で構成されてもよい。
【００８７】
ＬＣＤ駆動用増幅回路６０は、図１９に示されるように、差動増幅部９１、ＮチャネルトランジスタＭ１、ＰチャネルトランジスタＭ２、電流源部９２、プリチャージスイッチ部９３、スイッチＳ１を備える。ＮチャネルトランジスタＭ１とＰチャネルトランジスタＭ２とは、ソースフォロワのコンプリメンタリ出力段をなし、差動増幅部９１の出力を電力増幅する。ＮチャネルトランジスタＭ１のソースとＰチャネルトランジスタＭ２のソースとは、出力ノードＶｏに接続される。電流源部９２は、電源ＶＤＤと接地ＧＮＤとの間に直列に接続される電流源Ｉ１、スイッチＳ２、スイッチＳ３、電流源Ｉ２を備える。スイッチＳ２は、一端が正電源ＶＤＤに接続される吐き出し型電流源Ｉ１の他端と、出力ノードＶｏとの間に接続される。スイッチＳ３は、一端が接地される吸い込み型電流源Ｉ２の他端と、出力ノードＶｏとの間に接続される。出力ノードＶｏは、スイッチＳ１を介して負荷端子Ｖｏｕｔに接続される。プリチャージスイッチ部９３は、電源ＶＤＤと接地ＧＮＤとの間に直列に接続される可変定電圧源９７とスイッチＳ４とスイッチＳ５と可変定電圧源９８とを備える。スイッチＳ４は、正電源ＶＤＤに一端が接続される可変定電圧源９７の他端と負荷端子Ｖｏｕｔとの間に接続される。スイッチＳ５は、一端が接地される可変定電圧源９８の他端と負荷端子Ｖｏｕｔとの間に接続される。スイッチＳ４とスイッチＳ５との接続ノードである負荷端子Ｖｏｕｔは、負荷２５（液晶パネル）に接続される。
【００８８】
スイッチＳ１〜Ｓ５の開閉は、スイッチ制御回路３０により制御される。可変定電圧源９７及び９８の電圧は、プリチャージ電圧制御回路３１により制御される。可変定電圧源９７、９８は、例えば、複数の電源と切り換えスイッチとにより実現できる。差動増幅部２１は、入出力がＲａｉｌ−ｔｏ−Ｒａｉｌの増幅器であり、当業者にとってよく知られ、本発明とは直接関係しないので、その詳細な説明は省略される。
【００８９】
このＬＣＤ駆動用増幅回路６０は、第１の実施の形態において説明されたＬＣＤ駆動用増幅回路２０と同じように動作する。プリチャージ動作の際に、スイッチ４及びスイッチ５が閉成されることにより負荷端子Ｖｏｕｔから出力される電圧が、電源電圧ＶＤＤ及び接地電圧ＧＮＤではなく、プリチャージ電圧制御回路３１により設定される電圧であることが異なる。他の動作は、同じであるため、ＬＣＤ駆動用増幅回路２０の動作説明は省略される。
【００９０】
図２０に、出力回路１３の出力波形の例が示される。図２０（ａ）に、ゲートドライバ５が第１行目のゲート線６１を駆動するときの出力回路１３の出力波形が示される。このとき、プリチャージ電圧は電圧Ｖｐ１とする。図２０（ｂ）に、ゲートドライバ５が第ｎ行目のゲート線６ｎすなわち最終行のゲート線を駆動するときの出力回路１３の出力波形が示される。このときのプリチャージ電圧は電圧Ｖｐｎとする。電圧Ｖｐ１から電圧Ｖｐｎまで、プリチャージ電圧は、駆動行に対してリニアに変化してもよいし、指数関数的に変化してもよい。また、階段状に変化してもよい。
【００９１】
このように、第１の実施の形態では、プリチャージする時間が駆動行に対して変化する出力回路が説明され、第２の実施の形態においてプリチャージする電圧が駆動行に対して変化する出力回路が説明された。矛盾のない限りこれらを組み合わせて実施することは可能である。
【００９２】
上述のように、プリチャージする時間、電圧を変化させるＬＣＤドライバをＬＣＤモジュールに採用することにより、大型パネルで上述した片側駆動した場合においても、ＬＣＤドライバから最も離れた、いわゆる最遠端のラインにおいても十分な駆動能力を有することができる。したがって、従来必要としていたＬＣＤドライバの個数を減らすことができ、低コスト化につながるという効果がある。
【図面の簡単な説明】
【００９３】
【図１】液晶表示装置の構成例を示すブロック図である。
【図２】６ビットの入力データと階調電圧Ｖ０〜Ｖ４及びＶ５〜Ｖ９との関係の一例を示す図である。
【図３】出力回路１３の構成例を示す回路図である。
【図４】出力回路を構成するボルテージ・フォロアの構成例（１）を示す回路図である。
【図５】出力回路を構成するボルテージ・フォロアの構成例（２）を示す回路図である。
【図６】液晶表示装置の動作を説明するためのタイミングチャートである。
【図７】本発明の第１の実施の形態に係る出力回路の構成例を示すブロック図である。
【図８】同ＬＣＤ駆動用増幅回路の構成を示す回路図である。
【図９】同スイッチ時間制御回路の構成を示すブロック図である。
【図１０】同スイッチ制御回路の構成を示す回路図である。
【図１１】同動作範囲とプリチャージ（オーバードライブ）有無との関係を示す図である。
【図１２】同出力駆動波形例を示す図である。
【図１３】同プリチャージ（オーバードライブ）を行わない場合のタイミングチャートである。
【図１４】同プリチャージ（オーバードライブ）を行う場合のタイミングチャートである。
【図１５】同駆動行により出力駆動波形が異なる例を示す図である。
【図１６】同プリチャージ期間とゲートドライバの駆動タイミングとの関係を模式的に示す図である。
【図１７】本発明の第２の実施の形態に係る出力回路の構成を示すブロック図である。
【図１８】同プリチャージ電圧制御回路の構成を示すブロック図である。
【図１９】同ＬＣＤ駆動用増幅回路の構成を示す回路図である。
【図２０】同出力駆動波形例を示す図である。
【符号の説明】
【００９４】
１  カラー液晶パネル
２  制御回路
３  階調電源回路
４  ソースドライバ（データ電極駆動回路）
５  ゲートドライバ（走査電極駆動回路）
６、６１〜６ｎ  走査電極（ゲート線）
７、７１〜７ｍ  データ電極（ソース線）
８  液晶容量
９  共通電極
１０  ＴＦＴ
１１  映像データ処理回路
１２  デジタル・アナログ変換器（ＤＡコンバータ）
１３、１３１〜１３ｍ  出力回路
１４１、１４２  ボルテージ・フォロア
１５１、１５２  スイッチ
２０  ＬＣＤ駆動用増幅回路
２１  差動増幅器
２２  電流源部
２３  プリチャージスイッチ部
２５  液晶パネル負荷
２７  上位ビット判定回路
２８  スイッチ時間制御回路
２８１  カウンタ
２８２  スイッチ時間変換回路
３０  スイッチ制御回路
３１  プリチャージ電圧制御回路
３１１  カウンタ
３１２  カウント電圧値変換回路
４０  スイッチ制御回路
４１  Ｄフリップフロップ
４２、４３、４５、４９、５０  レベルシフト回路
４４  ＮＯＲ回路
４６、４７、４８、５２  ＡＮＤゲート
５１  フリップフロップ
５３  ダウンカウンタ
５４  プリセット値入力回路
９０  ＬＣＤ駆動用増幅回路
９１  差動増幅器
９２  電流源部
９３  プリチャージスイッチ部
９７、９８  可変定電圧源
ＭＰ１〜ＭＰ５  ＰチャネルＭＯＳトランジスタ
ＭＮ１〜ＭＮ５  ＮチャネルＭＯＳトランジスタ
ＣＩ１〜ＣＩ４  定電流源
Ｃ１、Ｃ２  コンデンサ
Ｓ１〜Ｓ５  スイッチ
【図１】
2009015178.tif 000003
【図２】
2009015178.tif 000004
【図３】
2009015178.tif 000005
【図４】
2009015178.tif 000006
【図５】
2009015178.tif 000007
【図６】
2009015178.tif 000008
【図７】
2009015178.tif 000009
【図８】
2009015178.tif 000010
【図９】
2009015178.tif 000011
【図１０】
2009015178.tif 000012
【図１１】
2009015178.tif 000013
【図１２】
2009015178.tif 000014
【図１３】
2009015178.tif 000015
【図１４】
2009015178.tif 000016
【図１５】
2009015178.tif 000017
【図１６】
2009015178.tif 000018
【図１７】
2009015178.tif 000019
【図１８】
2009015178.tif 000020
【図１９】
2009015178.tif 000021
【図２０】
2009015178.tif 000022