(57)【要約】【課題】一方の半波整流回路の電源ラインに設けられたヒューズのみが断線して、他方の半波整流回路の電源ラインに過電流が流れることによる回路部品の異常な発熱や破壊を防ぐことができる全波整流回路を提供する。【解決手段】一方の半波整流回路Ｌ１の電源ラインに設けられたヒューズ２ａ、２ｂの断線をヒューズ切れ検出回路１１が検出すると、制御回路１０が、各半波整流回路Ｌ１、Ｌ２の電源ラインに設けられた各リレー接点が開くように各リレー駆動回路３ａ〜３ｃを制御して、各半波整流回路Ｌ１、Ｌ２の電源ラインを流れる電流を遮断する。【選択図】図１
2009278780.tif 000002
【特許請求の範囲】
【請求項１】
互いに異なる整流極性となるように交流電源に接続する２つの半波整流回路により前記交流電源からの交流電圧を半波整流した電圧を合成することで、前記交流電圧を全波整流した電圧を生成する全波整流回路であって、
前記２つの半波整流回路の前記交流電源に接続する電源ラインに設けられたヒューズのうちの少なくとも一方の断線を検出するヒューズ切れ検出手段と、
前記ヒューズ切れ検出手段によりヒューズの断線が検出されると前記各半波整流回路の電源ラインにおける電流の流れを遮断する電流遮断手段と、
を備えることを特徴とする全波整流回路。
【請求項２】
前記電流遮断手段は、前記２つの半波整流回路の電源ラインに設けられたリレーの接点と、それらのリレーの接点の開閉をそれぞれ制御するリレー駆動回路と、それらのリレー駆動回路によるリレーの接点の開閉駆動を制御する制御回路からなることを特徴とする請求項１記載の全波整流回路。
【請求項３】
前記２つの半波整流回路のうちの一方の電源ラインから、その電源ラインに設けられたヒューズを介して前記交流電圧を入力し、その入力した前記交流電圧から前記制御回路へ供給する電圧を生成する補助電源回路をさらに備えることを特徴とする請求項２記載の全波整流回路。
【請求項４】
前記交流電圧の電圧低下を検出する低電圧検出手段をさらに備え、前記電流遮断手段は、前記低電圧検出手段により前記交流電圧の電圧低下が検出されると、前記各半波整流回路の電源ラインにおける電流の流れを遮断することを特徴とする請求項１ないし３のいずれかに記載の全波整流回路。
【請求項５】
前記ヒューズ切れ検出手段により生成される信号が前記低電圧検出手段に入力されて、前記低電圧検出手段が、ヒューズが断線したか否か、および前記交流電圧の電圧が低下したか否かを示す信号を生成することを特徴とする請求項４記載の全波整流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、互いに異なる整流極性となるように交流電源に接続する２つの半波整流回路により交流電圧を半波整流した電圧を合成することで、交流電圧を全波整流した電圧を生成する全波整流回路に関する。
【背景技術】
【０００２】
従来、互いに異なる整流極性となるように交流電源に接続する２つの半波整流回路により交流電圧を半波整流した電圧を合成することで、交流電圧を全波整流した電圧を生成する半波整流合成型の全波整流回路が知られている。この従来の半波整流合成型の全波整流回路について、以下、図面を用いて説明する。
【０００３】
図８は従来の半波整流合成型の全波整流回路の構成図である。図８に示すように、交流電源１０１の電源ラインは２つの半波整流回路Ｌ１００、Ｌ２００へ分岐しており、２つの半波整流回路Ｌ１００、Ｌ２００は、整流極性が互いに逆極性となるように交流電源１０１に接続している。
【０００４】
この従来の全波整流回路は、互いに異なる整流極性となるように交流電源１０１に接続する２つの半波整流回路Ｌ１００、Ｌ２００により交流電源１０１からの交流電圧を半波整流した電圧を合成することで、交流電源１０１からの交流電圧を全波整流した電圧を生成する。この半波整流された電圧を合成した電圧は、力率改善回路１０７を介して負荷１０８に供給される。
【０００５】
交流電源１０１の電源ラインはさらに補助電源回路１０９へ分岐しており、補助電源回路１０９は、交流電源１０１からの交流電圧を所定値の直流電圧に変換して、その変換された直流電圧を制御回路１１０へ供給する。
【０００６】
半波整流回路Ｌ１００において分岐された交流電源１０１の電源ラインは、リレー駆動回路１０３ａにより駆動されるリレー接点１０３ａ−１、１０３ａ−２を介してラインフィルタ１０５ａの入力側の端子に接続している。また、ラインフィルタ１０５ａの出力側の２つの端子には、整流ダイオード１０６ａ、１０６ｂがそれぞれ接続している。
【０００７】
半波整流回路Ｌ２００において分岐された交流電源１０１の電源ラインは、リレー駆動回路１０３ｂにより駆動されるリレー接点１０３ｂ−１、１０３ｂ−２を介してラインフィルタ１０５ｂの入力側の端子に接続している。また、半波整流回路Ｌ２００の一方の電源ラインには電流制限抵抗１０４が設けられており、その電流制限抵抗１０４に並列に、リレー駆動回路１０３ｃにより駆動されるリレー接点１０３ｃ−１が接続している。また、ラインフィルタ１０５ｂの出力側の２つの端子には、整流ダイオード１０６ｃ、１０６ｄがそれぞれ接続している。
【０００８】
以上のように構成された２つの半波整流回路Ｌ１００、Ｌ２００により半波整流された電圧を合成した電圧が、交流電源１０１からの交流電圧を全波整流した電圧となるように、半波整流回路Ｌ１００の整流ダイオード１０６ａのカソードと整流ダイオード１０６ｂのアノードがそれぞれ半波整流回路Ｌ２００の整流ダイオード１０６ｃのカソードと整流ダイオード１０６ｄのアノードに接続しており、それぞれの接続点が力率改善回路１０７に接続している。
【０００９】
また、半波整流回路Ｌ１００、Ｌ２００には、半波整流回路Ｌ１００、Ｌ２００の電源ラインを流れる過電流を遮断する安全手段として、ヒューズ１０２ａ〜１０２ｄが設けられている。また、補助電源回路１０９へ入力される過電流を遮断する安全手段として、ヒューズ１０２ｅが設けられている。
【００１０】
制御回路１１０は、各リレー駆動回路１０３ａ〜１０３ｃによるリレー接点の開閉駆動をそれぞれ制御する機能と、力率改善回路１０７の動作をＯＮ／ＯＦＦ（許可／停止）する機能を有する。すなわち、制御回路１１０は、本全波整流回路の外部から入力されるＯＮ／ＯＦＦ信号に基づいて、各リレー駆動回路１０３ａ〜１０３ｃによるリレー接点の開閉駆動を制御するリレー制御信号をそれぞれ生成するとともに、力率改善回路１０７の動作をＯＮ／ＯＦＦするための力率改善回路制御信号１１２を生成する。
【００１１】
また、制御回路１１０は、補助電源回路１０９から入力された直流電圧をリレー駆動電圧としてリレー駆動回路１０３ａ〜１０３ｃが有する図示しないリレー駆動コイルに印加する。なお、補助電源回路１０９からの＋１２Ｖの直流電圧はリレー駆動コイルに印加するリレー駆動電圧に使用され、＋５Ｖの直流電圧はリレー駆動コイル以外の動作電圧に使用される。
【００１２】
また、力率改善回路１０７は、負荷電流の増大による力率改善回路１０７の出力電圧の低下を検出して、出力電圧が低下しているか否かを示す出力電圧低下検出信号１１１を生成する機能を有しており、制御回路１１０は、力率改善回路１０７からの出力電圧低下検出信号１１１に基づき、出力電圧が低下していることを認識すると、リレー制御信号により各リレー接点が開くようにリレー駆動回路１０３ａ〜１０３ｃを動作させて、半波整流回路Ｌ１００、Ｌ２００の電源ラインを流れる電流を遮断するとともに、力率改善回路制御信号１１２により力率改善回路１０７の動作を停止させる。
【００１３】
続いて、以上のように構成された従来の全波整流回路の動作について説明する。制御回路１１０へ本全波整流回路の外部からＯＮ信号が入力されると、制御回路１１０は、まずリレー接点１０３ｂ−１、１０３ｂ−２が閉じるようにリレー駆動回路１０３ｂを動作させて、半波整流回路Ｌ２００からの電圧によって力率改善回路１０７の平滑コンデンサ１０７ｃを初期充電する。この初期充電時には、電流制限抵抗１０４によって平滑コンデンサ１０７ｃへの突入電流が制限される。制御回路１１０は充電時間を計測することにより初期充電の完了を認識すると、リレー接点１０３ａ−１、１０３ａ−２、１０３ｃ−１が閉じるようにリレー駆動回路１０３ａ、１０３ｃを動作させて本全波整流回路を定常動作状態（全波整流を実行する状態）にするとともに、力率改善回路１０７を起動する。これにより、負荷１０８への電力供給が開始される。
【００１４】
また、制御回路１１０へ本全波整流回路の外部からＯＦＦ信号が入力されると、制御回路１１０は、全てのリレー接点が開くようにリレー駆動回路１０３ａ〜１０３ｃを動作させるとともに、力率改善回路１０７を停止させる。
【００１５】
また、力率改善回路１０７の出力電圧が低下した場合には、制御回路１１０は、各リレー接点が開くようにリレー駆動回路１０３ａ〜１０３ｃを動作させて、半波整流回路Ｌ１００、Ｌ２００の電源ラインを流れる電流を遮断するとともに、力率改善回路１０７を停止させる。
【００１６】
以上のように構成された半波整流合成型の全波整流回路は、交流電圧の全波を扱う通常の全波整流回路と比べてヒューズを流れる平均電流が半分となるので、大電力を全波整流する場合でも、通常の全波整流回路に設けるヒューズの半分の電流容量のヒューズを使用することができる。また、通常の全波整流回路と比べてラインフィルタの発熱を抑えることができる。このように半波整流合成型の全波整流回路は、安全性や効率に利点がある。
【００１７】
しかしながら、従来の半波整流合成型の全波整流回路は、一方の半波整流回路のヒューズが断線（溶断）しても、他方の半波整流回路が働いており、負荷１０８の状態によっては他方の半波整流回路のヒューズが断線せず、また力率改善回路１０７において出力電圧の低下を検出できない。この状態では、ヒューズが断線していない半波整流回路の電源ラインに通常より多くの電流が流れ、それによりラインフィルタや整流ダイオードが異常な発熱を起こしたり、リレー接点や整流ダイオードの破壊が起こるおそれがあった。また、力率改善回路１０７を起動する前に半波整流回路Ｌ１００のヒューズ１０２ａ、１０２ｂの断線が発生しても、ヒューズ１０２ａ、１０２ｂの断線を検出する手段を備えていないので、半波整流回路Ｌ２００からの電圧によって力率改善回路１０７の平滑コンデンサ１０７ｃが充電され、力率改善回路１０７が起動してしまい、無駄な電力を消費することになる。さらに、上記したように、負荷１０８の状態によっては、半波整流回路Ｌ２００の電源ラインに通常より多くの電流が流れ、それによりラインフィルタや整流ダイオードが異常な発熱を起こしたり、リレー接点や整流ダイオードの破壊が起こるおそれがあった。
【００１８】
一方、例えば特許文献１には、ヒューズの断線を検出する手段として、モータのドライバ回路が備えるＡＣ−ＤＣコンバータにおいて、交流電圧を整流するダイオードモジュールを保護するためのヒューズの断線と回生電力放電回路の異常とを検出する手段が開示されているが、これまでに、半波整流合成型の全波整流回路においてヒューズの断線を検出するものはなかった。
【特許文献１】特開２００３−２３０２８３公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
本発明は、上記従来の問題点に鑑み、半波整流合成型の全波整流回路において、２つの半波整流回路の電源ラインに設けられたヒューズのうちの少なくとも一方の断線を検出するヒューズ切れ検出手段と、そのヒューズ切れ検出手段によりヒューズの断線が検出されると各半波整流回路の電源ラインにおける電流の流れを遮断する電流遮断手段とを設けることにより、半波整流回路の電源ラインに設けられているヒューズの断線を、半波整流回路に接続されている負荷側の回路の起動前に検出でき、さらに、動作中に一方の半波整流回路の電源ラインに設けたヒューズが断線した場合に、ヒューズが断線していない半波整流回路の電源ラインを流れる過電流を遮断することができる全波整流回路を提供することを目的とする。
【課題を解決するための手段】
【００２０】
本発明の請求項１記載の全波整流回路は、互いに異なる整流極性となるように交流電源に接続する２つの半波整流回路により前記交流電源からの交流電圧を半波整流した電圧を合成することで、前記交流電圧を全波整流した電圧を生成する全波整流回路であって、前記２つの半波整流回路の前記交流電源に接続する電源ラインに設けられたヒューズのうちの少なくとも一方の断線を検出するヒューズ切れ検出手段と、前記ヒューズ切れ検出手段によりヒューズの断線が検出されると前記各半波整流回路の電源ラインにおける電流の流れを遮断する電流遮断手段と、を備えることを特徴とする。
【００２１】
また、本発明の請求項２記載の全波整流回路は、請求項１記載の全波整流回路であって、前記電流遮断手段は、前記２つの半波整流回路の電源ラインに設けられたリレーの接点と、それらのリレーの接点の開閉をそれぞれ制御するリレー駆動回路と、それらのリレー駆動回路によるリレーの接点の開閉駆動を制御する制御回路からなることを特徴とする。
【００２２】
また、本発明の請求項３記載の全波整流回路は、請求項２記載の全波整流回路であって、前記２つの半波整流回路のうちの一方の電源ラインから、その電源ラインに設けられたヒューズを介して前記交流電圧を入力し、その入力した前記交流電圧から前記制御回路へ供給する電圧を生成する補助電源回路をさらに備えることを特徴とする。
【００２３】
また、本発明の請求項４記載の全波整流回路は、請求項１ないし３のいずれかに記載の全波整流回路であって、前記交流電圧の電圧低下を検出する低電圧検出手段をさらに備え、前記電流遮断手段は、前記低電圧検出手段により前記交流電圧の電圧低下が検出されると、前記各半波整流回路の電源ラインにおける電流の流れを遮断することを特徴とする。
【００２４】
また、本発明の請求項５記載の全波整流回路は、請求項４記載の全波整流回路であって、前記ヒューズ切れ検出手段により生成される信号が前記低電圧検出手段に入力されて、前記低電圧検出手段が、ヒューズが断線したか否か、および前記交流電圧の電圧が低下したか否かを示す信号を生成することを特徴とする。
【発明の効果】
【００２５】
本発明の好ましい形態によれば、半波整流回路の電源ラインに設けられているヒューズの断線（溶断）を、半波整流回路に接続されている負荷側の回路の起動前に検出できる。また、動作中に一方の半波整流回路の電源ラインに設けたヒューズが断線した場合に、ヒューズが断線していない半波整流回路の電源ラインを流れる過電流を遮断することができる。よって、半波整流合成型の全波整流回路の安全性をより高めることができ、特に大電流を扱う全波整流回路に有用である。
【発明を実施するための最良の形態】
【００２６】
（実施の形態１）
以下、本発明の実施の形態１における半波整流合成型の全波整流回路について、図面を用いて説明する。
【００２７】
図１は、本発明の実施の形態１における半波整流合成型の全波整流回路の一構成例の概略を示す図である。図１に示すように、交流電源１の電源ラインは２つの半波整流回路Ｌ１、Ｌ２へ分岐しており、２つの半波整流回路Ｌ１、Ｌ２は、整流極性が互いに逆極性となるように交流電源１に接続している。
【００２８】
本全波整流回路は、互いに異なる整流極性となるように交流電源１に接続する２つの半波整流回路Ｌ１、Ｌ２により交流電源１からの交流電圧を半波整流した電圧を合成することで、交流電源１からの交流電圧を全波整流した電圧を生成する半波整流合成型の全波整流回路であり、半波整流された電圧を合成した電圧を力率改善回路７を介して負荷８に供給する。
【００２９】
半波整流回路Ｌ１は、ヒューズ２ａ、２ｂ、リレー駆動回路３ａ、リレー接点３ａ−１、３ａ−２、ラインフィルタ５ａ、整流ダイオード６ａ、６ｂ、およびヒューズ切れ検出回路（ヒューズ切れ検出手段）１１を有する。
【００３０】
半波整流回路Ｌ１において分岐された交流電源１の一方の電源ラインは、ヒューズ２ａとリレー接点３ａ−１を介してラインフィルタ５ａの入力側の一方の端子に接続しており、他方の電源ラインは、ヒューズ２ｂとリレー接点３ａ−２を介してラインフィルタ５ａの入力側の他方の端子に接続している。ラインフィルタ５ａの出力側の２つの端子には、整流ダイオード６ａ、６ｂがそれぞれ接続している。リレー駆動回路３ａは、半波整流回路Ｌ１の電源ラインに設けられたリレー接点３ａ−１、３ａ−２を開閉する。
【００３１】
ヒューズ切れ検出回路１１は、ヒューズ２ａとリレー接点３ａ−１間の電源ラインと、ヒューズ２ｂとリレー接点３ａ−２間の電源ラインに接続しており、半波整流回路Ｌ１の電源ラインに設けられたヒューズ２ａ、２ｂの断線（溶断）を検出して、ヒューズ２ａ、２ｂが断線しているか否かを示すヒューズ切れ検出信号１２を生成する。このヒューズ切れ検出信号１２は制御回路１０へ入力される。
【００３２】
半波整流回路Ｌ２は、ヒューズ２ｃ、２ｄ、リレー駆動回路３ｂ、リレー接点３ｂ−１、３ｂ−２、リレー駆動回路３ｃ、リレー接点３ｃ−１、電流制限抵抗４、ラインフィルタ５ｂ、および整流ダイオード６ｃ、６ｄを有する。
【００３３】
半波整流回路Ｌ２において分岐された交流電源１の一方の電源ラインは、ヒューズ２ｃとリレー接点３ｂ−１を介してラインフィルタ５ｂの入力側の一方の端子に接続しており、他方の電源ラインは、ヒューズ２ｄとリレー接点３ｂ−２と電流制限抵抗４を介してラインフィルタ５ｂの入力側の他方の端子に接続している。電流制限抵抗４にはリレー接点３ｃ−１が並列に接続している。ラインフィルタ５ｂの出力側の２つの端子には、整流ダイオード６ｃ、６ｄがそれぞれ接続している。リレー駆動回路３ｂは、半波整流回路Ｌ２の電源ラインに設けられたリレー接点３ｂ−１、３ｂ−２を開閉する。リレー駆動回路３ｃは、半波整流回路Ｌ２の電源ラインに設けられた電流制限抵抗４に並列に接続するリレー接点３ｃ−１を開閉する。
【００３４】
以上のように構成された２つの半波整流回路Ｌ１、Ｌ２により半波整流された電圧を合成した電圧が、交流電源１からの交流電圧を全波整流した電圧となるように、半波整流回路Ｌ１の整流ダイオード６ａのカソードと整流ダイオード６ｂのアノードがそれぞれ半波整流回路Ｌ２の整流ダイオード６ｃのカソードと整流ダイオード６ｄのアノードに接続しており、それぞれの接続点が力率改善回路７に接続している。
【００３５】
また、半波整流回路Ｌ２において分岐された交流電源１の電源ラインは、さらに、ヒューズ２ｃ、２ｄの交流電源１側とは反対側から補助電源回路９へ分岐している。補助電源回路９は、交流電源１からの交流電圧をヒューズ２ｃ、２ｄを介して入力し、その入力された交流電圧を所定値の直流電圧に変換して、その変換された直流電圧を制御回路１０へ供給する。なお、半波整流回路Ｌ２から分岐する電源ラインのうちの一方には、さらにヒューズ２ｅが設けられている。
【００３６】
制御回路１０は、各リレー駆動回路３ａ〜３ｃによるリレー接点の開閉駆動をそれぞれ制御する機能と、力率改善回路７の動作をＯＮ／ＯＦＦ（許可／停止）する機能を有する。すなわち、制御回路１０は、本全波整流回路の外部から入力されるＯＮ／ＯＦＦ信号に基づいて、各リレー駆動回路３ａ〜３ｃによるリレー接点の開閉駆動を制御するリレー制御信号をそれぞれ生成するとともに、力率改善回路７の動作をＯＮ／ＯＦＦするための力率改善回路制御信号１４を生成する。
【００３７】
また、制御回路１０は、補助電源回路９から入力された直流電圧に基づいて、リレー駆動回路３ａ〜３ｃが有する図示しないリレー駆動コイルに印加するリレー駆動電圧を生成する。なお、ここでは、補助電源回路９から＋５Ｖと＋１２Ｖの直流電圧が制御回路１０へ供給される場合について説明する。補助電源回路９からの＋１２Ｖの直流電圧はリレー駆動コイルに印加するリレー駆動電圧に使用され、＋５Ｖの直流電圧はリレー駆動コイル以外の動作電圧に使用される。
【００３８】
また、力率改善回路７は、負荷電流の増大による力率改善回路７の出力電圧の低下を検出して、出力電圧が低下しているか否かを示す出力電圧低下検出信号１３を生成する機能を有する。制御回路１０は、力率改善回路７からの出力電圧低下検出信号１３に基づき、出力電圧が低下していることを認識すると、リレー制御信号により各リレー接点が開くようにリレー駆動回路３ａ〜３ｃを動作させて、半波整流回路Ｌ１、Ｌ２の電源ラインを流れる電流を遮断するとともに、力率改善回路制御信号１４により力率改善回路７の動作を停止させる。
【００３９】
さらに、制御回路１０は、ヒューズ切れ検出回路１１からのヒューズ切れ検出信号１２に基づき、ヒューズ２ａ、２ｂの断線を認識した場合にも、リレー制御信号により各リレー接点が開くようにリレー駆動回路３ａ〜３ｃを動作させて、半波整流回路Ｌ１、Ｌ２の電源ラインを流れる電流を遮断するとともに、力率改善回路制御信号１４により力率改善回路７の動作を停止させる。
【００４０】
このように、ここでは、ヒューズ切れ検出回路１１によりヒューズ２ａ、２ｂの断線が検出されると各半波整流回路Ｌ１、Ｌ２の電源ラインにおける電流の流れを遮断する電流遮断手段を、制御回路１０と各リレー接点３ａ−１、３ａ−２、３ｂ−１、３ｂ−２、３ｃ−１と各リレー駆動回路３ａ〜３ｃを用いて構成している。
【００４１】
続いて、以上のように構成された全波整流回路の動作について説明する。本全波整流回路が交流電源１に接続されて、交流電源１からの電源供給が開始されると、補助電源回路９において変換された＋５Ｖと＋１２Ｖの直流電圧が制御回路１０へ供給されて、制御回路１０が起動する。
【００４２】
次に、制御回路１０へ本全波整流回路の外部からＯＮ信号が入力されると、制御回路１０は、まずリレー接点３ｂ−１、３ｂ−２が閉じるようにリレー駆動回路３ｂを動作させて、半波整流回路Ｌ２からの電圧によって力率改善回路７の平滑コンデンサ７ｃを初期充電する。この初期充電時には、電流制限抵抗４によって平滑コンデンサ７ｃへの突入電流が制限される。制御回路１０は充電時間を計測することにより初期充電の完了を認識すると、リレー接点３ａ−１、３ａ−２、３ｃ−１が閉じるようにリレー駆動回路３ａ、３ｃを動作させて本全波整流回路を定常動作状態（全波整流を実行する状態）にするとともに、力率改善回路７を起動する。これにより、負荷８への電力供給が開始される。
【００４３】
また、制御回路１０へ本全波整流回路の外部からＯＦＦ信号が入力されると、制御回路１０は、全てのリレー接点が開くようにリレー駆動回路３ａ〜３ｃを動作させるとともに、力率改善回路７を停止させる。
【００４４】
また、力率改善回路７の出力電圧が低下した場合には、制御回路１０は、各リレー接点が開くようにリレー駆動回路３ａ〜３ｃを動作させて、半波整流回路Ｌ１、Ｌ２の電源ラインを流れる電流を遮断するとともに、力率改善回路７を停止させる。
【００４５】
また、ヒューズ２ａまたはヒューズ２ｂが断線した場合には、制御回路１０は、各リレー接点が開くようにリレー駆動回路３ａ〜３ｃを動作させて、半波整流回路Ｌ１、Ｌ２の電源ラインを流れる電流を遮断するとともに、力率改善回路７を停止させる。また、平滑コンデンサ７ｃの初期充電を行う前にヒューズ２ａまたはヒューズ２ｂが断線した場合には、制御回路１０は、各リレー接点が開いた状態を維持する。
【００４６】
一方、ヒューズ２ｃ、２ｄが断線した場合には、補助電源回路９から制御回路１０への電源供給が行われないので、制御回路１０が停止して、強制的にリレー駆動回路３ａ〜３ｂのリレー駆動コイルへの駆動電圧の印加が停止し、各リレー接点が開き、半波整流回路Ｌ１、Ｌ２の電源ラインにおける電流の流れが遮断される。また、力率改善回路制御信号１４も生成されないので、力率改善回路７は停止状態になる。
【００４７】
ヒューズ切れ検出回路１１は半波整流回路Ｌ１、Ｌ２にそれぞれに設けてもよいが、このように、半波整流回路の電源ラインに設けたヒューズを介して交流電源１と補助電源回路９を接続する構成とした場合、ヒューズ切れ検出回路１１は一方の半波整流回路の電源ラインに設けたヒューズの断線のみを検出する構成とすることができる。
【００４８】
図２は、本発明の実施の形態１におけるヒューズ切れ検出回路１１の一構成例の概略を示す図であり、図３は、図２に示すヒューズ切れ検出回路１１の動作を説明するための波形図である。図３において、ａは交流電源１から供給される交流電圧の波形、ｂは後述するフォトカプラ１７のＬＥＤ（発光素子）の発光タイミング、ｃはヒューズ切れ検出信号１２の波形をそれぞれ示す。
【００４９】
図２に示すように、ヒューズ切れ検出回路１１は、ダイオード１５、抵抗１６、１８、およびフォトカプラ１７を有する。ダイオード１５と抵抗１６は直列に接続しており、抵抗１６の一端がヒューズ２ａとリレー接点３ａ−１間の電源ラインに接続し、ダイオード１５のアノードがヒューズ２ｂとリレー接点３ａ−２間の電源ラインに接続している。フォトカプラ１７の発光素子は、ダイオード１５と抵抗１６の接続点（ダイオード１５のカソード）に接続している。ここでは、発光素子がＬＥＤの場合について説明する。このＬＥＤはアノードが抵抗１６に接続し、カソードがヒューズ２ｂとリレー接点３ａ−２間の電源ラインに接続している。一方、フォトカプラ１７の受光素子は、抵抗１８を介して、交流電源１から分岐した電源ラインとは異なる電源ラインに接続している。ここでは、受光素子がフォトトランジスタの場合について説明する。このフォトトランジスタの入力端子（コレクタ）が抵抗１８を介して＋５Ｖの電源ラインに接続し、出力端子（エミッタ）が接地ラインに接続している。
【００５０】
この構成により、ヒューズ２ａ、２ｂが断線していない場合には、図３に示すように、フォトカプラ１７の発光素子（ＬＥＤ）が、交流電圧の半周期の期間（ここでは正の位相の期間）に発光するので、抵抗１８とフォトカプラ１７の受光素子との接続点に発生するヒューズ切れ検出信号１２はパルス状の波形となる。一方、ヒューズ２ａ、２ｂの少なくともどちらか一方が断線した場合、フォトカプラ１７の発光が停止して、ヒューズ切れ検出信号１２は一定値となる。したがって、制御回路１０は、ヒューズ切れ検出信号１２に基づいて、ヒューズの断線を判断することが可能となる。よって、制御回路１０は、ヒューズ２ａまたはヒューズ２ｂが断線した場合に、各リレー接点が開くようにリレー駆動回路３ａ〜３ｃを動作させて、半波整流回路Ｌ１、Ｌ２の電源ラインを流れる電流を遮断するとともに、力率改善回路７を停止させることができる。
【００５１】
（実施の形態２）
以下、本発明の実施の形態２における半波整流合成型の全波整流回路について、図面を用いて説明する。但し、前述した実施の形態１において説明した部材に対応する部材には同一符号を付して、適宜説明を省略する。
【００５２】
図４は、本発明の実施の形態２における半波整流合成型の全波整流回路の一構成例の概略を示す図である。本全波整流回路は、交流電源１から供給される交流電圧の電圧低下の異常を検出する低電圧検出回路（低電圧検出手段）１９を備える。また、低電圧検出回路１９には、ヒューズ切れ検出回路１１からのヒューズ切れ検出信号１２が入力される。低電圧検出回路１９は、交流電源１からの交流電圧が設定電圧より低いか否か、および半波整流回路Ｌ１に設けたヒューズ２ａ、２ｂが断線しているか否かを示す信号を生成する。
【００５３】
図５は、本発明の実施の形態２におけるヒューズ切れ検出回路１１、補助電源回路９、および低電圧検出回路１９の一構成例の概略を示す図であり、図６は、図５に示すヒューズ切れ検出回路１１および低電圧検出回路１９の正常時の動作を説明するための波形図であり、図７は、図５に示すヒューズ切れ検出回路１１および低電圧検出回路１９のヒューズ断線時の動作を説明するための波形図である。図６、図７において、ａは交流電源１から供給される交流電圧の波形、ｂは後述するＦＥＴ２０のソース電圧の波形、ｃは後述する端子１１ａ−３の電圧の波形、ｄは後述するシャントレギュレータ４３のリファレンス端子電圧の波形、ｅは後述する制御回路１０のＬＶ＿ＤＥＴ端子電圧の波形をそれぞれ示す。
【００５４】
図５に示すように、ヒューズ切れ検出回路１１は、ヒューズ２ａが設けられた電源ラインに接続して、ヒューズ２ａの断線を検出する検出回路１１ａと、ヒューズ２ｂが設けられた電源ラインに接続して、ヒューズ２ｂの断線を検出する検出回路１１ｂを備える。
【００５５】
検出回路１１ａと検出回路１１ｂは同じ構成であり、電源ラインに接続するライン電圧入力端子１１ａ−１、１１ｂ−１、検出回路１１ａ、１１ｂの動作のＯＮ／ＯＦＦ制御用のＯＮ／ＯＦＦ制御端子１１ａ−２、１１ｂ−２、および出力端子１１ａ−３、１１ｂ−３の３端子を有する。なお、図５においては、検出回路１１ｂの内部回路は図示していない。
【００５６】
ＯＮ／ＯＦＦ制御端子１１ａ−２、１１ｂ−２は、制御電圧ラインＯＮ−Ｈ＿１２Ｖを介して制御回路１０に接続している。制御回路１０は、待機時に制御電圧ラインＯＮ−Ｈ＿１２Ｖを０Ｖにすることで、後述するＦＥＴ２０をＯＦＦして、検出回路１１ａ、１１ｂの内部回路を流れる電流を遮断し、低消費電力化を図る。
【００５７】
検出回路１１ａと検出回路１１ｂの内部回路について、検出回路１１ａを例に説明する。図５に示すように、検出回路１１ａは、ＦＥＴ２０、抵抗２１、２３〜２５、２９、コンデンサ２２、２６、バイポーラトランジスタ２７、およびダイオード２８を有する。ＦＥＴ２０のゲートは、ＯＮ／ＯＦＦ制御端子１１ａ−２に抵抗２１を介して接続している。また、ＦＥＴ２０のゲートと接地ライン間にはコンデンサ２２が設けられている。ＦＥＴ２０のドレインは抵抗２３を介してライン電圧入力端子１１ａ−１に接続し、ソースは抵抗２５を介して接地ラインに接続している。ＦＥＴ２０のソースと抵抗２５の接続点は抵抗２４を介してバイポーラトランジスタ２７のベースに接続している。また、ＦＥＴ２０のソースと接地ライン間にはコンデンサ２６が設けられている。バイポーラトランジスタ２７のコレクタは、直列に接続されたダイオード２８と抵抗２９の接続点に接続し、エミッタは接地ラインに接続している、ダイオード２８のカソードは出力端子１１ａ−３に接続している。抵抗２９のダイオード２８側とは反対側の端部は、ＯＮ／ＯＦＦ制御端子１１ａ−２に接続している。
【００５８】
ヒューズ切れ検出回路１１は、さらに、バイポーラトランジスタ３０、直列接続された抵抗３１、３２、およびコンデンサ３３を備える。直列接続された抵抗３１、３２の一端は、検出回路１１ａ、１１ｂの出力端子１１ａ−３、１１ｂ−３に共通に接続し、他端は接地ラインに接続している。バイポーラトランジスタ３０のベースは、抵抗３１、３２の接続点に接続し、エミッタは接地ラインに接続し、コレクタは後述するＦＥＴ３８のソースに接続している。また、バイポーラトランジスタ３０と接地ライン間にはコンデンサ３３が設けられている。
【００５９】
補助電源回路９は、ブリッジ回路３４、ダイオード３５、ＤＣ−ＤＣコンバータ回路３６、および電解コンデンサ３７を有する。ブリッジ回路３４は、半波整流回路Ｌ２において分岐した交流電源１の電源ラインに接続して、交流電源１からの交流電圧を全波整流する。ダイオード３５と電解コンデンサ３７は、ブリッジ回路３４により全波整流された電圧を整流且つ平滑化して、直流電圧を生成する。ＤＣ−ＤＣコンバータ回路３６は、ダイオード３５と電解コンデンサ３７により直流化された電圧から、＋５Ｖと＋１２Ｖの直流電圧を生成し、これらの＋５Ｖと＋１２Ｖの直流電圧を制御回路１０へ供給する。さらに、ＤＣ−ＤＣコンバータ回路３６は、後述するフォトカプラ４６の発光素子を駆動する電圧を低電圧検出回路１９へ供給する。
【００６０】
低電圧検出回路１９は、ＦＥＴ３８、抵抗３９、４０、４２、４４、４５、４７、コンデンサ４１、シャントレギュレータ４３、フォトカプラ４６を有する。ＦＥＴ３８のゲートは、抵抗４０を介して制御電圧ラインＯＮ−Ｈ＿１２Ｖに接続している。また、ＦＥＴ３８のゲートと接地ライン間にはコンデンサ４１が設けられている。制御回路１０は、待機時に制御電圧ラインＯＮ−Ｈ＿１２Ｖを０Ｖにすることで、ＦＥＴ３８をＯＦＦして、低電圧検出回路１９の内部回路を流れる電流を遮断し、低消費電力化を図る。ＦＥＴ３８のドレインには、補助電源回路９のブリッジ回路３４により全波整流された電圧が抵抗３９を介して印加される。ＦＥＴ３８のソースは抵抗４２を介して接地ラインに接続している。シャントレギュレータ４３のリファレンス端子には、ＦＥＴ３８のソースと、ヒューズ切れ検出回路１１のバイポーラトランジスタ３０のコレクタが共通に接続している。シャントレギュレータ４３のカソードは直列に接続された抵抗４４、４５を介して補助電源回路９のＤＣ−ＤＣコンバータ回路３６に接続し、アノードは接地ラインに接続している。抵抗４５にはフォトカプラ４６の発光素子が並列に接続している。ここでは、発光素子がＬＥＤの場合を例に説明する。フォトカプラ４６の受光素子は抵抗４７を介して制御回路１０に接続している。ここでは、受光素子がフォトダイオードの場合を例に説明する。このフォトダイオードの入力端子（コレクタ）が抵抗４７を介して制御回路１０の＋５Ｖ端子に接続し、出力端子（エミッタ）が制御回路１０のＶＳＳ端子に接続している。このように、制御回路１０は、フォトカプラ４６の受光素子（フォトダイオード）の駆動電圧を供給している。また、フォトダイオードの入力端子と抵抗４７の接続点が、制御回路１０のＬＶ＿ＤＥＴ端子に接続している。
【００６１】
以上のように構成されたヒューズ切れ検出回路１１と低電圧検出回路１９の動作について、図６、図７を用いて説明する。ヒューズの断線や、交流電源１からの交流電圧の電圧低下の異常を検出するときには、制御回路１０は、制御電圧ラインＯＮ−Ｈ＿１２Ｖに１２Ｖの電圧を印加して、それにより検出回路１１ａ、１１ｂのＦＥＴ２０、および低電圧検出回路１９のＦＥＴ３８をＯＮする。
【００６２】
ヒューズ２ａ、２ｂが断線していない正常時には、ライン電圧入力端子１１ａ−１、１１ｂ−１にライン電圧が印加されており、ＦＥＴ２０のソースには、半波整流回路Ｌ１、Ｌ２により半波整流された電圧を抵抗分圧し、さらにコンデンサ２６により半波の脈流を直流化した電圧が現れる（図６の「ｂ」を参照。）。よって、正常時には、バイポーラトランジスタ２７のベース電流が流れて、トランジスタ２７のコレクタは導通状態となり、出力端子１１ａ−３、１１ｂ−３の電圧は０Ｖとなる（図６の「ｃ」を参照。）。そのため、バイポーラトランジスタ３０のコレクタは開放状態となり、シャントレギュレータ４３のリファレンス端子には、補助電源回路９のブリッジ回路３４により全波整流された電圧を抵抗分圧した電圧が印加される（図６の「ｄ」を参照。）。このリファレンス端子の電圧が設定された電圧以上であれば、フォトカプラ４６のＬＥＤがパルス状に発光し、制御回路１０のＬＶ＿ＤＥＴ端子にパルス状の信号が入力される（図６の「ｅ」を参照。）。なお、抵抗４７の抵抗値は小さく、制御回路１０のＬＶ＿ＤＥＴ端子に入力されるパルス状の信号の電圧値は約５Ｖとなる。
【００６３】
一方、ヒューズ２ａが断線すると、ライン電圧入力端子１１ａ−１にライン電圧が印加されず、ＦＥＴ２０のソース電圧は０Ｖとなり（図７の「ｂ」を参照。）、トランジスタ２７のコレクタは開放状態になり、出力端子１１ａ−３に制御電圧ラインＯＮ−Ｈ＿１２Ｖからの直流電圧が抵抗２９を介して印加される（図７の「ｃ」を参照。）。これによりバイポーラトランジスタ３０のベース電流が流れて、バイポーラトランジスタ３０のコレクタが導通状態になり、シャントレギュレータ４３のリファレンス端子の電圧が０Ｖに引き込まれるため（図７の「ｄ」を参照。）、フォトカプラ４６のＬＥＤの発光が停止して、制御回路１０の＋５Ｖ端子からの直流電圧が抵抗４７を介して制御回路１０のＬＶ＿ＤＥＴ端子に入力される（図７の「ｅ」を参照。）。
【００６４】
また、ヒューズ２ｂが断線した場合も、ヒューズ２ａが断線した場合と同様に、フォトカプラ４６のＬＥＤの発光が停止して、制御回路１０の＋５Ｖ端子からの直流電圧が抵抗４７を介して制御回路１０のＬＶ＿ＤＥＴ端子に入力される。
【００６５】
また、ヒューズ２ａ、２ｂが断線していない正常時であっても、リファレンス端子の電圧が設定された電圧よりも低い場合には、フォトカプラ４６のＬＥＤの発光が停止して、制御回路１０の＋５Ｖ端子からの直流電圧が抵抗４７を介して制御回路１０のＬＶ＿ＤＥＴ端子に入力される。
【００６６】
以上説明したように、ヒューズ２ａ、２ｂが断線しておらず、かつ交流電源１からの交流電圧が設定値よりも低下していない場合には、制御回路１０のＬＶ＿ＤＥＴ端子にはパルス状の信号が入力され、ヒューズ２ａまたはヒューズ２ｂの少なくとも一方が断線した場合や、交流電源１からの交流電圧が設定値よりも低い場合には、制御回路１０のＬＶ＿ＤＥＴ端子には一定値の電圧が入力されるので、制御回路１０は、ＬＶ＿ＤＥＴ端子に入力される信号に基づいて、ヒューズ２ａ，２ｂの断線や、交流電源１からの交流電圧の電圧低下の異常を判断することが可能となる。よって、制御回路１０は、ヒューズ２ａまたはヒューズ２ｂが断線した場合や、交流電源１からの交流電圧が設定値よりも低い場合に、各リレー接点が開くようにリレー駆動回路３ａ〜３ｃを動作させて、半波整流回路Ｌ１、Ｌ２の電源ラインを流れる電流を遮断するとともに、力率改善回路７を停止させることができる。
【００６７】
また、本実施の形態２によれば、ヒューズ切れ検出回路１１と低電圧検出回路１９とを組み合わせることにより、制御回路１０の入力端子の共用化を図ることができる。
【産業上の利用可能性】
【００６８】
本発明にかかる全波整流回路は、２つの半波整流回路の電源ラインに設けたヒューズのうちの少なくとも一方のヒューズが断線したときに、各半波整流回路の電源ラインを流れる電流を遮断することができ、安全性をより高めることができ、特に大電流を扱う全波整流回路に有用である。
【図面の簡単な説明】
【００６９】
【図１】本発明の実施の形態１における半波整流合成型の全波整流回路の一構成例の概略を示す図
【図２】本発明の実施の形態１におけるヒューズ切れ検出回路の一構成例の概略を示す図
【図３】本発明の実施の形態１におけるヒューズ切れ検出回路の動作を説明するための波形図
【図４】本発明の実施の形態２における半波整流合成型の全波整流回路の一構成例の概略を示す図
【図５】本発明の実施の形態２におけるヒューズ切れ検出回路、補助電源回路、および低電圧検出回路の一構成例の概略を示す図
【図６】本発明の実施の形態２におけるヒューズ切れ検出回路および低電圧検出回路の正常時の動作を説明するための波形図
【図７】本発明の実施の形態２におけるヒューズ切れ検出回路および低電圧検出回路のヒューズ断線時の動作を説明するための波形図
【図８】従来の半波整流合成型の全波整流回路の構成図
【符号の説明】
【００７０】
Ｌ１、Ｌ２      半波整流回路
１        交流電源
２ａ〜２ｅ      ヒューズ
３ａ〜３ｃ      リレー駆動回路
３ａ−１、３ａ−２  リレー接点
３ｂ−１、３ｂ−２  リレー接点
３ｃ−１  リレー接点
４        電流制限抵抗
５ａ、５ｂ      ラインフィルタ
６ａ〜６ｄ      整流ダイオード
７        力率改善回路
７ｃ      平滑コンデンサ
８        負荷
９        補助電源回路
１０        制御回路
１１        ヒューズ切れ検出回路
１１ａ、１１ｂ      検出回路
１１ａ−１、１１ｂ−１  ライン電圧入力端子
１１ａ−２、１１ｂ−２  ＯＮ／ＯＦＦ制御端子
１１ａ−３、１１ｂ−３  出力端子
１２        ヒューズ切れ検出信号
１３        出力電圧低下検出信号
１４        力率改善回路制御信号
１５        ダイオード
１６、１８        抵抗
１７        フォトカプラ
１９        低電圧検出回路
２０        ＦＥＴ
２１、２３〜２５、２９        抵抗
２２、２６        コンデンサ
２７        バイポーラトランジスタ
２８        ダイオード
３０        バイポーラトランジスタ
３１、３２        抵抗
３３        コンデンサ
３４        ブリッジ回路
３５        ダイオード
３６        ＤＣ−ＤＣコンバータ回路
３７        電解コンデンサ
３８        ＦＥＴ
３９、４０、４２、４４、４５、４７        抵抗
４１        コンデンサ
４３        シャントレギュレータ
４６        フォトカプラ
Ｌ１００、Ｌ２００      半波整流回路
１０１        交流電源
１０２ａ〜１０２ｅ      ヒューズ
１０３ａ〜１０３ｃ      リレー駆動回路
１０３ａ−１、１０３ａ−２  リレー接点
１０３ｂ−１、１０３ｂ−２  リレー接点
１０３ｃ−１  リレー接点
１０４        電流制限抵抗
１０５ａ、１０５ｂ      ラインフィルタ
１０６ａ〜１０６ｄ      整流ダイオード
１０７        力率改善回路
１０７ｃ      平滑コンデンサ
１０８        負荷
１０９        補助電源回路
１１０        制御回路
１１１        出力電圧低下検出信号
１１２        力率改善回路制御信号
【図１】
2009278780.tif 000003
【図２】
2009278780.tif 000004
【図３】
2009278780.tif 000005
【図４】
2009278780.tif 000006
【図５】
2009278780.tif 000007
【図６】
2009278780.tif 000008
【図７】
2009278780.tif 000009
【図８】
2009278780.tif 000010