(57)【要約】【課題】価格が安い低解像度の画素数変換手段を用いて高解像度の液晶表示装置を駆動させることにより、コストの低い液晶表示装置の提供を目的とする。【解決手段】液晶表示装置１００は、前記駆動データを出力する駆動データ出力端子を所定数配置する駆動データ出力手段２０と、横方向の配列画素数が前記駆動データ出力端子の個数の整数倍である表示パネル４０と、入力側で駆動データ出力手段２０と接続するとともに、出力側を前記整数倍に分岐させて横方向に隣接した複数の前記画素と接続したデータ線ＳＬ（ｉ）と、駆動データが出力される画素をラインことに特定するゲート信号出力手段３０と、取得された映像データの画素数を駆動データ出力端子Ｓ（ｉ）の個数に対応するよう変換させて、駆動データ出力手段２０に供給する画素数変換手段１０と有する。【選択図】図１
2009015009.tif 000002
【特許請求の範囲】
【請求項１】
液晶を充填する画素をマトリクス状に配置して画面を構成するとともに、前記画素に駆動データを順次入力することで画面を駆動させる液晶表示装置において、
前記駆動データを出力する駆動データ出力端子を所定数配置する駆動データ出力手段と、
横方向の配列画素数が前記駆動データ出力端子の個数の整数倍である表示パネルと、
入力側で前記駆動データ出力手段と接続するとともに、出力側を前記整数倍に分岐させて横方向に隣接した複数の前記画素と接続したデータ線と、
前記駆動データが出力される前記画素をラインことに特定するゲート信号出力手段と、  取得された映像データの画素数を前記駆動データ出力端子の個数に対応するよう変換させて、前記駆動データ出力手段に供給する画素数変換手段と有することを特徴とする液晶表示装置。
【請求項２】
前記ゲート信号出力手段は、ゲート線を用いて前記画素と接続するとともに、前記ゲート線を介してゲート信号を出力することにより駆動データを出力する画素を特定する構成とされ、出力側を分岐させて縦方向に隣接した複数の画素列と接続させたことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記ゲート線の出力側の分岐数は、前記データ線の出力側の分岐数と同数であることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記駆動データ出力手段と、前記ゲート信号出力手段とは、画面を構成する表示パネル内に実装された配線ラインにて構成されることを特徴とする請求項１または請求項２に記載の液晶表示装置。
【請求項５】
前記画素数変換手段は、取得した映像データに対して特定の画像処理を実施するチップセット内に実装され、変換できる最大画素数が前記表示パネルの画素数以下であって、
前記駆動データ出力手段と、前記ゲート信号出力手段とは、前記表示パネルのガラス基板上に実装された配線ラインにて構成され、
前記表示パネルは、前記駆動データ出力端子の個数の２倍の画素を横方向に配列し、
前記ゲート信号出力手段は、ゲート線を用いて前記画素と接続するとともに、前記ゲート線を介してゲート信号を出力することにより駆動データを出力する画素を特定する構成とされ、出力側を２つに分岐させて縦方向に隣接した複数の画素列と接続させたことを特徴とする請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、映像データを表示パネルの解像度に合わせて画素数変換する液晶表示装置に関するものである。
【背景技術】
【０００２】
液晶表示装置では、複数の画素をマトリクス状に配置して画面を構成している。液晶表示装置では、ＲＧＢの３色を一つのまとまりとし、画面を構成する画素数によりその解像度が決定される。画面の解像度の一例としては、画素の縦横の配列数により、ＱＶＧＡ（３２０×２４０）、ＷＸＧＡ（１３６６×７６８）、フルＨＤ（１９２０×１０８０）と一定の規格が設定されている。液晶表示装置に映像データを表示させる場合、取得された映像データの解像度を液晶表示装置の解像度に合わせて画素数変換する必要がある。
【０００３】
液晶表示装置における画素数変換を行なう部位は、例えば映像データに画像処理を施す画像処理部とともに、一つのチップセット内に実装されている。そのため、液晶表示装置の高解像度化に対応するためには、チップセット全体での処理能力を上げる必要がある。また、処理能力の高性能化に伴い使用するチップセットのコストも高くなる。
【０００４】
低解像度の映像データを高解像度の液晶表示装置に表示するために、ソースドライバから出力された駆動データをデマルチプレクサ回路により分割して出力する技術が開示されている（例えば、特許文献１参照。）。
このような技術により、低解像度の映像データを高解像度の液晶表示装置に表示させることが可能となる。
【０００５】
また、液晶パネルの各画素を駆動させるマルチスキャン制御信号を、ラッチアドレス制御回路及びデータ制御回路に入力して、表示データの一画素を複数回ラッチすることにより、低解像度の表示データを高解像度の液晶パネルに表示させる技術が開示されている（例えば、特許文献２参照。）。
【０００６】
さらに、低解像度の画像データを高解像度の液晶パネルに表示させる同様な技術として、画像データを水平方向ドット数に対応したクロック信号によりサンプリングを行い、不足する画素データを隣接した画素データで置き換える技術が開示されている（例えば、特許文献３参照。）。
【特許文献１】特開２００６−３０１１６６号公報
【特許文献２】特開平１０−２６０６５７号公報
【特許文献３】特開平１０−２４０１９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述した特許文献１の発明は、次のような課題があった。つまり、デマルチプレクサ回路を用いて映像データの拡大・縮小処理を行なうため、コストが高くなっていた。また、デマルチプレクサ回路を液晶パネル内に実装する場合には、回路の大きさだけ余分なスペースを必要とし液晶パネルを無駄に大きくしていた。
【０００８】
また、特許文献２、３の発明は、次のような課題があった。表示データのラッチ（又はサンプリング）により画素数を変換させるため、制御回路の処理能力を向上させる必要が生じ、制御回路のコストが高くなっていた。
【０００９】
本発明は、上記課題にかんがみてなされたもので、価格が安い低解像度の画素数変換手段を用いて高解像度の液晶表示装置を駆動させることにより、コストの低い液晶表示装置の提供を目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明では、液晶を充填する画素をマトリクス状に配置して画面を構成するとともに、前記画素に駆動データを順次入力することで画面を駆動させる液晶表示装置において、前記駆動データを出力する駆動データ出力端子を所定数配置する駆動データ出力手段と、横方向の配列画素数が前記駆動データ出力端子の個数の整数倍である表示パネルと、入力側で前記駆動データ出力手段と接続するとともに、出力側を前記整数倍に分岐させて横方向に隣接した複数の前記画素と接続したデータ線と、前記駆動データが出力される前記画素をラインことに特定するゲート信号出力手段と、取得された映像データの画素数を前記駆動データ出力端子の個数に対応するよう変換させて、前記駆動データ出力手段に供給する画素数変換手段と有する構成としてある。
【００１１】
上記のように構成された発明では、表示パネルの横方向の配列画素数が駆動データ出力端子の整数倍とされている。このような表示パネルにおいて、まず、画素数変換手段は、取得された映像データの画素数を駆動データ出力端子の本数に対応するよう変換して、駆動データ出力手段に供給する。次に、駆動データ出力手段は、変換された映像データから駆動データを生成して画素に供給する。このとき、駆動データ出力手段と画素とを繋ぐデータ線は、入力側で駆動データ出力端子と接続するとともに、その出力側を上記した整数倍に分岐させて横方向に隣接した画素と接続しており、１つの駆動データ出力端子から出力された駆動データを分岐させて複数の画素に供給する。また、ゲート信号出力手段は、駆動データを出力する画素をラインことに特定し、画素の駆動を行なう。
【００１２】
これにより、データ線の出力側における分岐数に合わせて、１つの駆動データで横方向に隣接した所定数倍の画素を駆動させることが可能となり、映像データの画素数を少なくすることができる。そのため、画素数変換手段は、映像データを画面の画素数以下の解像度に変換すればよく、変換できる解像度が低い画素数変換手段を用いて解像度の大きい画面を駆動することができる。このことにより、画素数変換手段の最大処理能力を下げることで安い画素数変換手段を使用することができ、コストを下げることができる。
さらに、映像の一ドットを複数画素にて形成することで、一画素のドット不良が発生しても残りの画素で情報を補完することができる。
ここで、データ線の入力側とは、駆動データ出力手段と接続した側のことを言う。また、出力側とは各画素と接続した側のことを言う。
また、画素とは、液晶が充填された液晶層だけに限定されず、液晶層に電荷を供給する電極や、この電極に電荷を供給するためのスイッチング手段を含む。
【００１３】
また、ゲート信号出力手段の構成により同一データが供給される複数の画素で構成された領域の縦横比を変化させることができる。そのため、本発明では、前記ゲート信号出力手段は、ゲート線を用いて前記画素と接続するとともに、前記ゲート線を介してゲート信号を出力することにより前記駆動データを出力する画素を特定する構成とされ、出力側を分岐させて縦方向に隣接した複数の画素列と接続させた構成としてある。
上記のように構成された発明では、ゲート線の出力側の分岐数をデータ線の分岐に対応させて設定することにより、同一データが供給される画素領域の縦横比を変化させることができる。
【００１４】
そして、上述した同一データが供給される複数の画素の縦横比の具体的な構成として、本発明では、前記ゲート線の出力側の分岐数は、前記データ線の出力側の分岐数と同数である構成としてある。
上記のように構成された発明では、ゲート線とデータ線との分岐数を同一とすることにより、同一データが供給される画素領域の縦横比が同じとなり、映像を見やすくすることができる。
【００１５】
さらに、駆動データ出力手段とゲート信号出力手段とは、素子が実装された基板に限定されず様々な構成を想定することができる。そのため、本発明では、前記駆動データ出力手段と、前記ゲート信号出力手段とは、画面を構成する表示パネル内に実装された配線ラインにて構成されてもよい。
その具体的な構成としてＣＯＧ（Chip On Glass)やＣＯＦ(Chip On Film）を上げることができる。
上記のように構成した発明では、駆動データ出力手段とゲート信号出力手段とは、表示パネルのガラス基板上に実装された配線ラインであるため、素子を実装するための基板を必要とせず抹消された基板分だけ表示パネルをコンパクトにすることができる。
【００１６】
さらに、本発明の具体的な構成として、本発明では、前記画素数変換手段は、取得した映像データに対して特定の画像処理を実施するチップセット内に実装され、変換できる最大画素数が前記表示パネルの画素数以下であって、前記駆動データ出力手段と、前記ゲート信号出力手段とは、前記表示パネルのガラス基板上に実装された配線ラインにて構成され、前記表示パネルは、前記駆動データ出力端子の個数の２倍の画素を横方向に配列し、前記ゲート信号出力手段は、ゲート線を用いて前記画素と接続するとともに、前記ゲート線を介してゲート信号を出力することにより駆動データを出力する画素を特定する構成とされ、出力側を２つに分岐させて縦方向に隣接した複数の画素列と接続させた構成としてある。
【発明の効果】
【００１７】
以上説明したように本発明によれば、価格が安い低解像度の画素数変換手段を用いて高解像度の液晶表示装置を駆動させることにより、コストの低い液晶表示装置の提供を目的とする。
また映像の１ドットを複数画素にて形成することで、一画素のドット不良が発生しても残りの画素で情報を補完することができる。
そして請求項２にかかる発明によれば、同一データが供給される画素領域の縦横比を変化させることができる。
さらに請求項３にかかる発明によれば、同一データが供給される画素領域の縦横比が同じとなり、映像を見やすくすることができる。
また請求項４にかかる発明によれば、素子を実装するための基板を必要とせず抹消された基板分だけ液晶表示装置をコンパクトにすることができる。
さらに請求項５のような、より具体的な構成において、上述した請求項１〜請求項４の各発明と同様の作用を奏することはいうまでもない。
【発明を実施するための最良の形態】
【００１８】
以下、下記の順序に従って本発明の実施形態を説明する。
（１）液晶表示装置の構成
（２）液晶表示装置の作用・効果
（３）各種変形例
（４）まとめ
【００１９】
（１）液晶表示装置の構成 
本発明は、液晶が充填された複数の画素をマトリクス状に配列する液晶表示装置において、変換することのできる最大解像度が低い画素数変換手段を用いて、解像度の高い液晶画面を駆動させるものである。
【００２０】
図１は、本発明のクレーム対応図である。同図より、液晶表示装置１００は、液晶を充填する画素Ｐ（ｉ’，ｊ’）をマトリクス状に配置して画面を構成するとともに、前記画素Ｐ（ｉ’，ｊ’）に駆動データを順次入力することで画面を駆動させる。液晶表示装置１００は、前記駆動データを出力する駆動データ出力端子を所定数配置する駆動データ出力手段２０と、横方向の配列画素数が前記駆動データ出力端子の個数の整数倍である表示パネル４０と、入力側で駆動データ出力手段２０と接続するとともに、出力側を前記整数倍に分岐させて横方向に隣接した複数の画素Ｐ（ｉ’，ｊ’）と接続したデータ線ＳＬ（ｉ）と、駆動データが出力される画素Ｐ（ｉ’，ｊ’）をラインことに特定するゲート信号出力手段３０と、取得された映像データの画素数を駆動データ出力端子Ｓ（ｉ）の個数に対応するよう変換させて駆動データ出力手段２０に供給する画素数変換手段１０と有する（ｉ＝１〜ｍ，ｊ＝１〜ｎ）、（ｉ’＝１〜２ｍ，ｊ’＝１〜２ｎ）。
【００２１】
ここで、データ線ＳＬ（ｉ）は各画素Ｐ（ｉ’，ｊ’）と接続された出力側を複数に分岐させて横方向に隣接した複数の画素と接続している。つまり、１本のデータ線ＳＬ（ｉ）の分岐数がＮ（Ｎ：整数）である場合は、駆動データ出力手段２０は、隣接したＮ個の画素Ｐ（ｉ’，ｊ’）に同一の駆動信号を出力させることができる。これにより、表示パネル４０の水平方向の画素Ｐ（ｉ’，ｊ’）には、駆動データ出力手段２０に入力された映像データの水平方向における画素数のＮ倍（Ｎ：整数）の駆動信号が供給される。これにより、画素数変換手段１０は、駆動データ出力手段２０に出力する映像データを表示パネル４０の水平方向における全画素数の１／Ｎまで変換できるだけの処理能力を備えればよい。また、データ線ＳＬ（ｉ）の分岐に合わせて、ゲート線ＧＬ（ｊ）の分岐数を対応させることにより、同一データが供給される画素Ｐ（ｉ’，ｊ’）の配列における縦横比を調整することができる。
【００２２】
図２は、本発明における液晶表示装置１００を示すブロック構成図である。液晶表示装置１００は、取得した映像データに所定の信号処理を施すグラフィックコントローラ１１と、表示パネルの各画素Ｐ（ｉ’，ｊ’）を駆動するための駆動データを出力するソースドライバＩＣ２１と、駆動データが出力される画素Ｐ（ｉ’，ｊ’）を選択するゲートドライバＩＣ３１と、画素数変換された映像データを基にソースドライバＩＣ２１とゲートドライバＩＣ３１とを制御するコントローラ２２とから構成されている。本液晶表示装置１００では、グラフィックコントローラ１１が画素数変換手段１０の機能を実現する。また、ソースドライバＩＣ２１とコントローラ２２により駆動データ出力手段２０を実現し、ゲートドライバＩＣ３１によりゲート信号出力手段３０を実現する。
【００２３】
グラフィックコントローラ１１は、例えば複数の信号処理チップを内蔵したチップセットであり、フロントモジュール（図示しない）から取得された映像データに所定の信号処理を施す。ここで、映像データとは、図示しないフロントモジュールが取得した信号であり、表示すべき映像を示すディジタル映像データＤｖと、水平同期信号ＨＳＹと、垂直同期信号ＶＳＹとから構成されている。グラフィックコントローラ１１は、取得した映像データに特定の画像処理を施した後、ディジタル映像データＤｖの画素数を変換する。なお、本発明に係るグラフィックコントローラ１１は、変換できる最大解像度が表示パネル４０の解像度より低いもの使用し、この解像度内ならば取得した映像データをどの解像度にも変換できるものとする。
【００２４】
表示パネルは、複数の画素Ｐ（ｉ’，ｊ’）をマトリクス状に配置している。画素Ｐ（ｉ’，ｊ’）は、透過素子としての液晶層と、液晶層に電荷を印加する印加電極と、印加電極に駆動電圧を印加するためのスイッチであるＴＦＴ（ｉ’，ｊ’）とから構成されている。印加電極は、ＴＦＴ（ｉ’，ｊ’）のドレイン電極と接続された画素電極Ｅｇと、共通電極駆動電源４１と接続された共通電極Ｅｃとから構成されている。液晶層は、画素電極Ｅｇと共通電極Ｅｃとの間に挟持されている。また、ＴＦＴ（ｉ’，ｊ’）は、ゲート電極でゲート信号を供給するゲート線ＧＬ（ｊ）と、ソース電極で駆動データを供給するデータ線ＳＬ（ｉ）とそれぞれ接続している。これにより、ソース電極に駆動データが印加された状態で、ゲート電極にゲート信号が印加されると、ドレイン電極と接続した画素電極Ｅｇに印加される。
【００２５】
本発明に係る、データ線ＳＬ（ｉ）は、ソースドライバＩＣ２１の各駆動データ出力端子Ｓ（ｉ）とそれぞれ接続するとともに、出力側を分岐させて横方向に隣接した画素Ｐ（ｉ’，ｊ’）と接続している。図では、データ線ＳＬ（ｉ）は出力側を２つに分岐し、ｉ列とｉ＋１列に隣接したＴＦＴ（ｉ’，ｊ’）のソース電極と接続している。また、本発明に係る、ゲート線ＧＬ（ｊ）は、ゲートドライバＩＣ３１のゲート信号出力端子Ｇ（ｊ）とそれぞれ接続するとともに、出力側を分岐させて、縦方向に隣接したＴＦＴ（ｉ’，ｊ’）のゲート電極と接続している。図では、データ線ＳＬ（ｉ）の分岐数に合わせて、出力側を２つに分岐させてｊ列とｊ＋１列のＴＦＴ（ｉ’，ｊ’）と接続している。
【００２６】
コントローラ２２はグラフィックコントローラ１１から入力された映像データを取得して、ソースドライバＩＣ２１及びゲートドライバＩＣ３１とを制御する各信号を出力する。コントローラ２２は、受信したディジタル映像データＤｖ，ＨＳＹ，ＶＳＹに基づき、ラッチパルスＬＰと、ソースドライバ用スタート信号ＳＳＰと、ソースドライバ用クロック信号ＳＣＫと、ディジタル画像信号ＤＡとをソースドライバＩＣ２１に供給する。また、コントローラ２２は、ゲートドライバ用スタート信号ＧＳＰと、ゲートドライバ用クロック信号ＧＣＫとをゲートドライバＩＣ３１に供給する。
【００２７】
図３は、表示パネル４０の画素Ｐ（ｉ’，ｊ’）のｉ’列とｉ’＋１列における駆動波形を示す図である。ここで、Ｄ（ｉ）およびＤ（ｉ＋１）は、データ線ＳＬ（ｉ）から隣接した画素要素に供給される駆動データを示す。なお、駆動データＤ（ｉ）及びＤ（ｉ＋１）の同符号（ａ〜ｃ）が記載された箇所は同一データを示す。また、Ｇ（ｊ）は、ゲート線ＧＬ（ｊ）に供給されるゲート信号を示す。
【００２８】
ソースドライバＩＣ２１は、コントローラ２２から各種データを取得して駆動データを生成するとともに、駆動データを出力する駆動データ出力端子Ｓ（ｉ）を表示パネル４０の横方向の配列画素数の１／Ｎ（Ｎ：整数）だけ配置している。ソースドライバＩＣ２１は、まず、コントローラ２２からラッチパルスＬＰと、ソースドライバ用スタート信号ＳＳＰと、ソースドライバ用クロック信号ＳＣＫとを取得する。次に、ディジタル画像信号ＤＡをディジタル／アナログ変換して駆動データを生成し、取得した各信号のタイミングに合わせて駆動データを各駆動信号出力端子線Ｓ（ｉ）から出力する。ここで、駆動データ出力端子Ｓ（ｉ）の個数は、表示パネル４０の横方向の配列画素数の１／２である。また、駆動データ出力端子Ｓ（ｉ）は出力側が２本に分岐したデータ線ＳＬ（ｉ）で、横方向に隣接するｉ列とｉ＋１列の各画素Ｐ（ｉ’，ｊ’）とそれぞれ接続し、駆動データをｉ列とｉ＋１列の画素Ｐ（ｉ’，ｊ’）に出力する。
【００２９】
ゲートドライバＩＣ３１は、ゲートドライバ用スタート信号ＧＳＰと、ゲートドライバ用クロック信号ＧＣＫとに基づき、ゲート線ＧＬ（ｊ）を順次選択し、選択したゲート線ＧＬ（ｊ）にゲート信号（図３における３〜６）を供給する。ここで、ゲートドライバＩＣ３１のゲート信号出力端子Ｇ（ｊ）は、出力側が２本に分岐したゲート線ＧＬ（ｊ）であり、縦方向に隣接したｊ行とｊ＋１行の各画素Ｐ（ｉ’，ｊ’）と接続している。このため、ゲートドライバＩＣ３１は、ゲート信号出力端子Ｇ（ｊ）からゲート信号ＧＯ（ｊ）を隣接したｊ行及びｊ＋１行の画素Ｐ（ｉ’，ｊ’）に出力する。これにより、ＴＦＴ（ｉ’，ｊ’）がゲート信号ＧＯ（ｉ）を画素Ｐ（ｉ’，ｊ’）の液晶層に印加し、２ラインごとの画素Ｐ（ｉ’，ｊ’）の駆動を実現し、ｉ列とｉ＋１列の画素Ｐ（ｉ’，ｊ’）に同一の駆動データを供給する。
【００３０】
（２）液晶表示装置の作用・効果
図４を基に本発明に係る液晶表示装置の作用・効果を説明する。
図４における液晶表示装置は、表示パネルの解像度が１９２０×１０８０のフルＨＤであり、グラフィックコントローラ１１の処理できる最大解像度が１０２４×７６８（ＸＧＡ）に対応したものである。また、データ線ＳＬ（ｉ）は一本の入力側から出力側で２本に分岐し横方向に隣接したｉ列とｉ＋１列の画素Ｐ（ｉ’，ｊ’）のＴＦＴ（ｉ’，ｊ’）におけるソース電極に接続されている。さらに、ゲート線ＧＬ（ｊ）は出力側で２本に分岐し、縦方向に隣接したｊ行とｊ＋１行の画素Ｐ（ｉ’，ｊ’）のＴＦＴ（ｉ’，ｊ’）におけるゲート電極に接続されている。
【００３１】
上記構成により、グラフィックコントローラ１１は、取得された映像データの画素数を表示パネル４０の解像度である１９２０×１０８０の半分（９６０×５４０）となるよう画素数変換し、コントローラ２２に出力する。コントローラ２２を介してソースドライバＩＣ２１に映像データが入力されると、ソースドライバＩＣ２１は駆動データＤ（ｉ）を生成し、駆動データ出力端子Ｓ（１）〜Ｓ（ｍ）から、各データ線ＳＬ（１）〜ＳＬ（ｍ）に出力する。ここで、データ線ＳＬ（ｉ）はその出力側で２つに分岐しているため、同一の駆動データＤ（ｉ）はｉ列とｉ＋１列で隣接した画素Ｐ（ｉ’，ｊ’）に供給される。具体的には、データ線ＳＬ（１）から出力された駆動データは、１列と２列の画素Ｐ（１、ｊ’）及びＰ（２、ｊ’）に供給される。また、ゲートドライバＩＣ３１では、ｊ行とｊ＋１行の縦方向に隣接した画素Ｐ（ｉ’，ｊ’）にゲート信号ＧＯ（ｉ）を出力することで、２ライン分の水平走査を実現する。これにより、横方向に隣接して同一の駆動データＤ（ｉ）を供給された画素Ｐ（１，１），Ｐ（２，１），Ｐ（１，２）及びＰ（２，２）には同じ駆動データが供給され、図に示すように４つの画素で１つのデータを表示する。 
【００３２】
これにより、変換できる最大画素数が１０２４×７６８のグラフィックコントローラ１１であっても、１９２０×１０８０の画素数の表示パネル４０を駆動することができる。このため、処理能力が低く安いグラフィックコントローラ１１を使用することができ、コストを下げることができる。また、駆動データ出力端子Ｓ（ｉ）の個数及びゲート信号出力端子Ｇ（ｊ）の個数を表示パネル４０の画素数に対して少なくすることができ、ソースドライバＩＣ２１とゲートドライバＩＣ３１をコンパクトにすることができる。さらに、映像の１ドットを複数画素にて形成することで、一画素のドット不良が発生しても残りの画素で情報を補完することができる。
【００３３】
（４）各種変形例
本発明に係る液晶表示装置には様々な変形例が存在する。
駆動データ出力手段２０とゲート信号出力手段３０とを液晶パネルのガラス基板に実装された配線により実現してもよい。その具体的な例として、ＣＯＧ（Chip On Glass）やＣＯＦ（Chip On Film）が存在する。これにより、ソースドライバＩＣ２１とゲートドライバＩＣ３１は素子を実装する基板が不要となり、抹消された基板の分だけ液晶表示装置１００をコンパクトにすることができる。
【００３４】
また、上述した液晶表示装置１００では、映像データの１画素当たりのデータを表示する画素領域の縦横比を同じにしているが、縦横比を同じにしなくてもよい。例えば、画素領域の横方向が縦方向に対して整数倍であってもよい。具体的には、データ線ＳＬ（ｉ）を２つに分岐し、ゲート線を分岐させない場合では、解像度が１９２０×１０８０の表示パネルを駆動するために、グラフィックコントローラ１１は映像データを９６０×１０８０の解像度に変換するものであればよい。
さらに、データ線ＳＬ（ｉ）やゲート線ＧＬ（ｊ）の出力側の分岐数は上述した数に限定されない。例えば、各配線の分岐数を３とれば、その分だけ画素数変換手段１０の変換画素数を低くすることができる。
【００３５】
（４）まとめ
液晶表示装置１００は、液晶を充填する画素をマトリクス状に配置して画面を構成するとともに、前記画素に駆動データを順次入力することで画面を駆動させる。液晶表示装置１００は、前記駆動データを出力する駆動データ出力端子を所定数配置する駆動データ出力手段２０と、横方向の配列画素数が前記駆動データ出力端子の個数の整数倍である表示パネル４０と、入力側で駆動データ出力手段２０と接続するとともに、出力側を前記整数倍に分岐させて横方向に隣接した複数の前記画素と接続したデータ線ＳＬ（ｉ）と、駆動データが出力される画素をラインことに特定するゲート信号出力手段３０と、取得された映像データの画素数を駆動データ出力端子Ｓ（ｉ）の個数に対応するよう変換させて、駆動データ出力手段２０に供給する画素数変換手段１０と有する。
【００３６】
なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。
【図面の簡単な説明】
【００３７】
【図１】本発明のクレーム対応図である。
【図２】本発明における液晶表示装置１００を示すブロック構成図である。
【図３】表示パネル４０の画素Ｐ（ｉ’，ｊ’）のｉ列とｉ＋１列における駆動波形を示す図である。
【図４】本発明における液晶表示装置１００の画面を示す図である。
【符号の説明】
【００３８】
１０…画素数変換手段、１１…グラフィックコントローラ、２０…駆動データ出力手段、２１…ソースドライバＩＣ、２２…コントローラ、３０…ゲート信号出力手段、３１…ゲートドライバＩＣ、４０…表示パネル、４１…共通電極駆動電源、１００…液晶表示装置、Ｅｃ…共通電極、Ｅｇ…画素電極、Ｇ（ｊ）…ゲート信号出力端子、ＧＬ（ｊ）…ゲート線、Ｓ（ｉ）…駆動データ出力端子、ＳＬ（ｉ）…データ線
【図１】
2009015009.tif 000003
【図２】
2009015009.tif 000004
【図３】
2009015009.tif 000005
【図４】
2009015009.tif 000006