(57)【要約】      （修正有）【課題】等倍露光型露光装置を用いて、半導体基板などに幅１μm以下のレジストパターンおよび幅１μm以下の柱状構造や壁状構造を形成する。【解決手段】レジストパターン形成過程に、当該レジストパターンに対応する位置に微小段差を形成する段差形成工程と、この面上にフォトレジストを塗布するフォトレジスト塗布工程と、微小段差部を露光領域に含めて、微小段差の側面部近傍以外の露光領域のフォトレジストを完全に除去し、且つ微小段差の側面部近傍のみにはフォトレジストを残留させる条件のフォトレジストへの露光およびフォトレジストの現像を実行する露光・現像工程と、を有する。【選択図】図１
2009147215.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板または半導体層付き基板をフォトリソグラフィ技術とドライエッチング技術によって微細加工する半導体デバイスの製造方法であって、
フォトリソグラフィのレジストパターン形成過程に、
レジストパターンの内の微小幅のレジストパターンに対応する位置に微小な段差を形成する段差形成工程と、
前記の微小な段差を形成された基板面上にポジ型のフォトレジストを塗布するフォトレジスト塗布工程と、
塗布されたフォトレジストへの露光領域の中に、前記の微小段差に対応するレジストパターンの部分を含め、微小段差の側面部近傍以外の露光領域のフォトレジストは完全に除去し、かつ微小段差の側面部近傍のみにはフォトレジストを残留させる条件のフォトレジストへの露光およびフォトレジストの現像を実行する露光・現像工程と、を有する、
ことを特徴とする半導体デバイスの製造方法。
【請求項２】
微小段差の側面部近傍に残留させるフォトレジストの幅と厚さを、微小段差の大きさと、塗布するフォトレジストの粘度と、フォトレジストの塗布条件と、フォトレジストへの露光条件と、フォトレジストの現像条件と、によって制御する、
ことを特徴とする請求項1に記載の半導体デバイスの製造方法。
【請求項３】
請求項１に記載のレジストパターン形成過程によって形成したレジストパターンをエッチングマスクとして用い、ドライエッチング加工によって、半導体基板または半導体層付き基板の半導体層に柱状構造および壁状構造の何れかまたは両方を形成する、
ことを特徴とする半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、加速度センサやジャイロセンサ等のＭＥＭＳ（Micro Electro Mechanical Systems）製品のような半導体デバイスを製造するための微細加工技術に関する。
【背景技術】
【０００２】
ＩＣやＬＳＩ等の半導体デバイスを製作する際の微細パターン形成には、フォトリソグラフィが用いられている。半導体デバイスの集積度を高めたり、動作速度を早くしたりするためには、パターンの微細化が不可欠であり、フォトリソグラフィは必要不可欠な技術である。現在、超ＬＳＩの製作においては、縮小投影型露光法によって、幅0.1μm以下のパターンが実現されている。縮小投影型露光法においては、マスクパターンをレンズ系で縮小投影してパターンを微細化しており、縮小投影型露光装置（ステッパー）が用いられている。
一方、光の波長以上のデバイスサイズを有するＭＥＭＳ製品においては、数μmオーダー精度のフォトリソグラフィ技術でも十分に対応することができるので、マスクパターンをそのままの大きさで基板上に投影する等倍露光型露光装置（マスクアライナー）が用いられている。しかし、これからは更に微小化が進んでいくであろうことを考慮すると、パターンの微細化（線幅１μm以下）が必要となってくる。
等倍露光型露光装置として、例えば、露光光源に波長435.8nmの超高圧水銀ランプのｇ線を用いたマスクアライナを用いるフォトリソグラフィでは、幅１μm以下のパターンを加工することは困難であって、現状では、プラズマエッチング加工の加工幅には限界があり、１μm程度を限界とする。
【０００３】
なお、露光光源には、超高圧水銀ランプのｇ線の他に、波長365nm（紫外）の超高圧水銀ランプのｉ線や、波長248 nmのKrFエキシマレーザ、波長193 nmのArFエキシマレーザ等があり、光源の波長が短くなるほど、パターン幅を小さくすることができる。
実際にシリコンウェハーにスピンコータを用いてフォトレジストを塗布し、プリベークした後、そのフォトレジスト膜に、上述のｇ線を用いたマスクアライナによって、１μmから2000μmの線幅のラインアンドスペース（Ｌ＆Ｓ）のパターンを露光し、現像処理した後、ポストベークしてエッチングレジストパターンを形成し、RIE(Reactive Ion Etching）装置によるドライエッチングでエッチング加工して、壁状構造を形成し、エッチング加工後にレジストを除去して、その形状をSEM観察した。図5はその結果を示したものである。
図５が示すように、パターン幅が２μm以上の領域では、パターンが独立してエッチングされ、壁状構造部は４本のラインに分離されているが、１μmの領域では、壁状構造部に部分的な欠落が生じており（図５では「パターン連結部６」として示している）、パターンの状態が良好でないことが確認される。
フォトリソグラフィにおけるパターン精度を向上させる方法としては、例えば「特許文献１」や「特許文献２」に記載の方法がある。
【０００４】
図4は、特許文献１に開示されている半導体デバイスの製造方法の工程を示した断面図である。
表面に薄膜7を生成された半導体基板1〔図４（ａ）〕の表面にポジ型のフォトレジスト膜2をスピンコートした後にプリベークし〔図４（ｂ）〕、フォトマスク3を介してフォトレジスト膜2に選択的に紫外線４を照射した後にポストベークし〔図４（ｃ）〕、現像工程によって露光領域のフォトレジスト膜2を除去する〔図４（ｄ）〕。この状態で、未露光部がレジストパターン2aとして残る。続いて、この半導体基板を真空容器に入れて減圧状態とし、レジストパターン2aを形成した面に、レジストの飛び散りが起きない程度の強度の紫外線５を照射して脱ガスする〔図４（ｅ）〕。次に、プラズマエッチングで薄膜７をエッチングして薄膜パターン7aを形成し〔図４（ｆ）〕、最後にレジストパターン2ａを除去する。
なお、特許文献１においては、露光装置としてはステッパーが用いられているが、等倍露光型露光装置を用いる場合においても、製造工程は図4と同じ工程となる。
特許文献１の製造方法は、従来の一般的な方法に脱ガス工程を追加したものであって、従来の一般的な方法においてエッチング工程で発生するガスに伴う精度低下を排除したものである。
【０００５】
特許文献２は、段差のある基板上に精度の高いレジストパターンを形成する方法に関するものである。
【特許文献１】特開平８−２２９４６
【特許文献２】特開昭６３−３１６８５４
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したように、等倍露光型露光装置（マスクアライナー）を用いてフォトマスクのパターンを転写する方法でレジストパターンを形成する場合には、幅1μm以下のレジストパターンおよび幅1μm以下の柱状構造または壁状構造を実現することは困難である。一方、幅1μm以下の加工が可能な縮小投影型露光法に用いられる縮小投影型露光装置（ステッパー）は、その価格が等倍露光型露光装置に比べて１桁ほど高く、この方法を採用するためには、高額の設備投資が必要となる。
この発明の課題は、縮小投影型露光装置ほどの高額な設備投資を必要としない等倍露光型露光装置を用いて、幅1μm以下のレジストパターンおよび幅1μm以下の柱状構造や壁状構造の形成を可能とすること、である。
【課題を解決するための手段】
【０００７】
この発明においては、フォトリソグラフィのレジストパターン形成過程に、微小幅のレジストパターンを形成する位置にμmオーダーの微小段差を形成する工程を有し、この段差の側面近傍にフォトレジストを残留させて、微小幅のレジストパターンを形成させる。このレジストパターンの幅と厚さは、段差の大きさや、塗布するフォトレジストの粘度、フォトレジストの塗布条件、フォトレジストへの露光条件、フォトレジストの現像条件など、で制御できる。請求項１の発明は、基本工程に関するものであり、請求項２の発明は、レジストパターンの幅と厚さの制御に関するものであり、請求項３は、柱状構造や壁状構造の形成に関するものである。
請求項１の発明は、半導体基板または半導体層付き基板をフォトリソグラフィ技術とドライエッチング技術によって微細加工する半導体デバイスの製造方法であって、フォトリソグラフィのレジストパターン形成過程に、レジストパターンの内の微小幅のレジストパターンに対応する位置に微小な段差を形成する段差形成工程と、前記の微小な段差を形成された基板面上にポジ型のフォトレジストを塗布するフォトレジスト塗布工程と、塗布されたフォトレジストへの露光領域の中に、前記の微小段差に対応するレジストパターンの部分を含め、微小段差の側面部近傍以外の露光領域のフォトレジストは完全に除去し、かつ微小段差の側面部近傍のみにはフォトレジストを残留させる条件のフォトレジストへの露光およびフォトレジストの現像を実行する露光・現像工程と、を有する。
【０００８】
レジストパターンの内の微小幅のレジストパターンを、微小段差の側面部近傍に残されるフォトレジストによって形成するので、その幅や厚さは、フォトマスクの精度や光源の波長の影響を受けず、フォトレジスト塗布時に微小段差の側面部に形成されるフォトレジストの形状で決まり、その幅と厚さの比も制御可能である。
請求項2の発明は、請求項1の発明において、微小段差の側面部近傍に残留させるフォトレジストの幅と厚さを、微小段差の大きさと、塗布するフォトレジストの粘度と、フォトレジストの塗布条件と、フォトレジストへの露光条件と、フォトレジストの現像条件と、によって制御する。
微小段差の側面部近傍に残留させるフォトレジストの幅と厚さは、微小段差の大きさを大きくすれば広くなって厚くなり、小さくすれば狭くなって薄くなり、塗布するフォトレジストの粘度を高くすれば広くなって厚くなり、低くすれば狭くなって薄くなり、フォトレジストへの露光量を多くすれば狭くなって薄くなり、フォトレジストの現像時間を長くすれば狭くなって薄くなる。更に、フォトレジストの塗布条件によっても、幅および厚さ、幅と厚さの比を制御することができるので、前記の諸条件と塗布条件とを組み合わせることによって、レジストパターンの幅と厚さの制御範囲がより広くなる。
【０００９】
請求項3の発明は、請求項1に記載のレジストパターン形成過程によって形成したレジストパターンをエッチングマスクとして用い、ドライエッチング加工によって、半導体基板または半導体層付き基板の半導体層に柱状構造および壁状構造の何れかまたは両方を形成する。
請求項1の発明によれば、微小段差の側面部に形成される微小幅のレジストパターンの幅と厚さの比を制御することは可能であるから、幅の狭いレジストパターンの場合においても、柱状構造や壁状構造のような深堀りエッチングのためのドライエッチング加工に耐える厚さを確保することができる。
【発明の効果】
【００１０】
請求項１の発明においては、レジストパターンの内の微小幅のレジストパターンを微小段差の側面部近傍に残されるフォトレジストによって形成するので、その幅や厚さは、フォトマスクの精度や光源の波長の影響を受けず、フォトレジスト塗布時に微小段差の側面部に形成されるフォトレジストの形状で決まり、その幅と厚さの比も制御可能である。
したがって、この発明によれば、等倍露光型露光装置を用いてフォトマスクのパターンを転写する方式では実現できない微小幅のレジストパターンを形成することができ、この発明の課題である幅1μm以下のレジストパターンの形成を可能とすることができる。
微小段差の側面部近傍に残留させるフォトレジストの幅と厚さは、微小段差の大きさを大きくすれば広くなって厚くなり、小さくすれば狭くなって薄くなり、塗布するフォトレジストの粘度を高くすれば広くなって厚くなり、低くすれば狭くなって薄くなり、フォトレジストへの露光量を多くすれば狭くなって薄くなり、フォトレジストの現像時間を長くすれば狭くなって薄くなる。更に、フォトレジストの塗布条件によっても、幅および厚さ、幅と厚さの比を制御することができるので、前記の諸条件と塗布条件とを組み合わせることによって、レジストパターンの幅と厚さの制御範囲がより広くなる。
したがって、請求項２の発明によれば、等倍露光型露光装置を用いてフォトマスクのパターンを転写する方式では実現できない微小幅のレジストパターンを確実に形成することができ、この発明の課題である幅1μm以下のレジストパターンの形成をより確実に可能とすることができる。
【００１１】
請求項1の発明によれば微小段差の側面部に形成される微小幅のレジストパターンの幅と厚さの比を制御することは可能であるから、幅の狭いレジストパターンの場合においても、柱状構造や壁状構造のような深堀加工のためのドライエッチング加工に耐える厚さを確保することができる。
したがって、請求項３の発明によれば、この発明の課題である幅1μm以下の柱状構造や壁状構造の形成を可能とすることができる。
【発明を実施するための最良の形態】
【００１２】
この発明は、前述したように、１μm以下のような微小な幅のレジストパターンを、フォトマスクのパターン転写によらず、段差の側面部に残留させたフォトレジストによって形成するので、この発明によって形成されるレジストパターンは、フォトマスクの精度や光源の波長の影響を殆ど受けない。
図１は、この発明による半導体デバイスの製造方法の実施の形態を説明するための工程を示す断面図であり、図２は、この発明の要点を説明するための断面図である。
この発明では、微小幅のレジストパターンを形成する半導体基板１上の所定位置に、従来の汎用技術によって微小な段差11を形成し〔図１(ｂ)〕、段差11を形成された段差付き半導体基板1bの表面にフォトレジスト膜２を塗布し〔図１(ｃ)〕、現像工程でフォトレジストを除去する領域（露光領域）に段差11を含めたフォトマスク3を用いて、フォトレジスト膜２に照射光９を照射し〔図１(ｄ)〕、現像工程を経て基板の平坦部に形成されたレジストパターン2aおよび段差11の側面部に形成された段差部レジストパターン2bを得る〔図１(e)〕。
段差の側面部にレジストパターンを形成するので、段差の大きさやフォトレジストの粘度等の物性値、フォトレジストの塗布条件、フォトレジストへの露光条件、フォトレジストの現像条件などによって、レジストパターンの断面形状が決定され、これらの条件を選定することによって、1μm以下の幅のレジストパターンを形成することが可能となる。
【００１３】
図2は、塗布されたフォトレジストが段差の側面部に形成する形状が段差の大小およびフォトレジストの粘度によってどのように変わるかをモデル的に示したものであり、左側は段差の小さい場合、右側は段差の大きい場合に相当し、同じ列では、上から順に粘度の高い場合、中間の場合、低い場合に相当する。段差側面部のフォトレジストの幅は、段差が小さくなると狭くなり、段差が大きくなると広くなり、同様に、粘度が低くなると狭くなり、粘度が高くなると広くなる。同様に、塗布条件、例えばスピナーの回転数や回転数の立ち上げ条件、を変えることによっても、段差側面部のフォトレジストの幅を制御することができる。段差側面部のフォトレジストの厚さも同様である。
なお、図２では、平坦部のフォトレジストの厚さが段差より小さい状態で示されているが、フォトレジストの厚さが段差より大きくなる場合もある。
このように形成された段差側面部のフォトレジストの形状は、露光・現像工程を経ることによって、その一部が表面から除去され、段差部レジストパターン2bとなる。その除去量は露光条件および現像条件で決まるが、当然のことながら、両条件は、少なくとも、段差側面部以外の平坦な部分に塗布されたフォトレジストを完全に除去するに必要十分であることを満たしていなければならない。
【００１４】
このようにして形成された段差部レジストパターン2bをエッチングマスクとして、ドライエッチングによって、例えば1μm以下の幅の壁状構造部12や柱状構造が形成される〔図1(ｆ)〕。
以下に実施例を用いて具体的に説明する。
【実施例】
【００１５】
図３は、SOI基板を用いて壁状構造を形成した実施例を示し、（ａ）は現像工程後の状態を示すSEM写真、（ｂ）はそのＡＡ'断面をモデル的に示す断面図、（ｃ）はエッチング工程後のＡＡ'断面をモデル的に示す断面図、（ｄ）はエッチング工程後の状態を示すSEM写真である。
図3（ａ）は、SOI基板のシリコン層81の表面に、浅堀加工によって1μm程度の段差を形成し、表1に示したフォトレジストおよびフォトレジストの塗布条件（スピンコート条件）でフォトレジストを塗布し、段差部にも露光するフォトマスクを用いて表1に示した条件で露光した後、表1に示した条件で現像した状態を示したSEM写真である。
段差を含む領域に表1に示した条件で、フォトレジストを塗布し、露光・現像処理することによって、平坦部のフォトレジストは除去され、段差の側面部のみにフォトレジストが残り、段差部レジストパターン2bおよび2cを形成することができた。段差部レジストパターン2cの幅は約0.5μmである。
なお、この場合に平坦部に塗布されたフォトレジストの厚さは４μmであり、露光されなかった平坦部にはレジストパターン2aが形成されている。
【００１６】
【表１】
2009147215.tif 000003
以上で説明した諸条件は、それぞれに容易に設定できるものであるから、前述の段差の大きさと合せてこれらの諸条件を調整すれば、段差部レジストパターンの幅と厚さを所望どおりに得ることができる。
【００１７】
以上で説明したレジストパターン形成過程の諸条件は表1に示されているが、これらの条件を従来技術の場合と比較するために、従来条件の1例を表2に示す。
【００１８】
【表２】
2009147215.tif 000004
従来条件と比較して実施例の条件が異なる点は、フォトレジストの粘度を大幅に高くしていること、スピンコートの低速側の立上げを急峻にし低速から高速への立上げをゆっくりし且つ高速の保持時間を短くしていること、露光時間および現像時間を長くしていること、である。
【００１９】
なお、表２の場合に平坦部に塗布されるフォトレジストの厚さは1.2μm程度である。
このようにして得られた段差部レジストパターン2bおよび2cをエッチングマスクとし、深堀加工の可能なドライエッチング、例えばDeep-RIE（Reactive Ion Etching）装置を用いたBosch プロセス、によって加工して、図3（ｄ）に示すような壁状構造部12bおよび12cを得ることができた。図3（ｃ）は、そのＡＡ'断面をモデル的に示したものであり、半導体層81がエッチングされて、壁状構造部12cが形成されていることを示している。
以上の実施例の説明から明らかなように、この発明によれば、縮小投影型露光装置ほどの高額な設備を用いなくても、1μm以下の幅のレジストパターンを形成することが可能となり、これをエッチングマスクとして、1μm以下の幅の壁状構造や柱状構造を形成することができる。
【図面の簡単な説明】
【００２０】
【図１】この発明による半導体デバイスの製造方法の実施の形態を説明するための工程を示す断面図
【図２】この発明の要点を説明するための断面図
【図３】実施例を示し、（ａ）は現像工程後の状態を示すSEM写真、（ｂ）はそのＡＡ'断面図、（ｃ）はエッチング工程後のＡＡ'断面図、（ｄ）はエッチング工程後の状態を示すSEM写真
【図４】従来技術による半導体デバイスの製造方法の工程を示す断面図
【図５】従来技術の問題点を説明するためのSEM写真
【符号の説明】
【００２１】
１：半導体基板                1b：段差付き半導体基板
1c：加工上がり半導体基板
11：段差                      12、12b、12c：壁状構造部
２：フォトレジスト膜          2a：レジストパターン
2b、2c：段差部レジストパターン
３：フォトマスク
４、5：紫外線
６：パターン連結部
７：薄膜                      7a：薄膜パターン
８：段差付きSOI基板          8c：加工上がりSOI基板
81：シリコン層
９：照射光
【図１】
2009147215.tif 000005
【図２】
2009147215.tif 000006
【図３】
2009147215.tif 000007
【図４】
2009147215.tif 000008
【図５】
2009147215.tif 000009