(57)【要約】【課題】  アンダーフィルの未充填部分が生じない半導体装置を提案するとともに、この半導体装置を用いて、応力によるバンプやポスト電極のクラックを防止することができる回路装置を提案する。【解決手段】  半導体装置２は半導体装置２ａと、該半導体装置２ａの下面に所定の端子間ピッチＰで形成された端子３と、該端子３上に形成された柱状の金属のポスト電極６と、を有している。ポスト電極６は、互いに異なる２つの金属で構成されており、端子３に接合されている側が第一の金属部分６ａで構成され、半田バンプ７が形成されている側が第二の金属部分６ｂで構成されている。第一の金属部分６ａの幅方向の寸法Ｗ１は、第二の金属部分６ｂの幅方向の寸法Ｗ２よりも小さく形成されている。【選択図】  図１
2009081153.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、該半導体チップの下面に複数個並べて設けられた端子と、前記端子に一方の端部が接合された柱状の金属で形成されたポスト電極と、前記ポスト電極の他方の端部に形成された半田バンプと、を有する半導体装置において、
前記ポスト電極は、前記端子に接合された側の第一の金属部分と、前記半田バンプが形成された側の第二の金属部分と、で構成され、
前記第一の金属部分の幅方向の寸法が、前記第二の金属部分の幅方向の寸法よりも小さい
ことを特徴とする半導体装置。
【請求項２】
前記第一の金属部分の長さが、前記第二の金属部分の長さよりも長いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体チップと、該半導体チップの下面に複数個並べて設けられた端子と、前記端子に一方の端部が接合された柱状の金属で形成されたポスト電極と、前記ポスト電極の他方の端部に形成された半田バンプと、を有する半導体装置が配線基板上にフリップチップ実装されており、前記配線基板と前記半導体装置との間に形成された空間にアンダーフィルが充填されている回路装置において、
前記ポスト電極は、前記端子に接合された側の第一の金属部分と、前記半田バンプが形成された側の第二の金属部分と、で構成され、
前記第一の金属部分の幅方向の寸法が、前記第二の金属部分の幅方向の寸法よりも小さい
ことを特徴とする回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板上に実装される半導体装置と、この半導体装置が実装された回路装置に関するものである。
【背景技術】
【０００２】
電子機器に搭載される無線モジュールや電源モジュール等の回路装置は、集積回路（ＩＣ）等の半導体装置及びその他の受動部品をセラミック配線基板や樹脂製のプリント配線基板上に実装して形成される。近年は、電子機器の小型化が進んでおり、回路装置にも小型化の要求がなされている。回路装置において半導体装置が占める実装面積は比較的大きいので、その実装面積を小さくするために、フリップチップ実装による半導体装置の実装が用いられている。
【０００３】
フリップチップ実装は、図１３に示すように、半導体チップ１２ａの下面（配線基板１４と向かい合う面）に端子間ピッチＰ１で設けられた端子１３に直接または該端子に形成された柱状電極（ポスト電極）１６にバンプ１７を形成した半導体装置１２を、バンプ１７と配線基板１４上のランド（電子部品等の端子電極を接合する導体）１５とを接合するようにして配線基板１４上に実装するものである。  
【０００４】
半導体装置１２を実装した配線基板１４は、半導体チップ１２ａと配線基板１４との熱膨張係数の差に起因する応力を受ける。また、曲げやたわみなどの機械的な応力も受ける。これらの応力がバンプ１７やポスト電極１６に集中してクラックが発生することがある。このような応力を緩和するため、特開２００２−３１３９９３号公報に開示されているように、半導体装置と配線基板との間に形成された空間に樹脂を充填して、アンダーフィルを充填する手法が広く行われている。このようなアンダーフィルは通常次のようにして充填される。まず配線基板上に実装した半導体装置の周囲にエポキシ樹脂等の硬化性樹脂をシリンジ等で吐出させて塗布する。このとき硬化性樹脂がバンプとバンプの間またはポスト電極とポスト電極の間を通って半導体装置と配線基板との間の空間に引き込まれて充填される。そして充填された樹脂を硬化させることによりアンダーフィルが充填される。  
【０００５】
【特許文献１】特開２００２−３１３９９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
近年、半導体装置のデザインルールの微細化が進んでいる。その結果半導体チップのサイズが小さくなり、図１３に示す端子間のピッチＰ１が狭くなる傾向にある。端子間のピッチが図１４に示す端子間ピッチＰ２のように狭くなると、図１３に示すバンプ間またはポスト電極間の距離ＰＬＸが、図１４に示すバンプ間またはポスト電極間の距離ＰＬＹのように狭くなるので、硬化性樹脂が半導体装置２２と配線基板２４との間の空間に引き込まれにくくなる。その結果、半導体装置２２と配線基板２４との間の空間にアンダーフィルが充填されない部分が発生することがあった。  
【０００７】
本発明は、このような問題を解決して、アンダーフィルの未充填部分が生じない半導体装置を提案するとともに、この半導体装置を用いて、応力によるバンプやポスト電極のクラックを防止することができる回路装置を提案するものである。
【課題を解決するための手段】
【０００８】
本発明では第一の解決手段として、半導体チップと、該半導体チップの下面に複数個並べて設けられた端子と、前記端子に一方の端部が接合された柱状の金属で形成されたポスト電極と、前記ポスト電極の他方の端部に形成された半田バンプと、を有する半導体装置において、前記ポスト電極は、前記端子に接合された側の第一の金属部分と、前記半田バンプが形成された側の第二の金属部分と、で構成され、前記第一の金属部分の幅方向の寸法が、前記第二の金属部分の幅方向の寸法よりも小さい半導体装置を提案する。
【０００９】
上記第一の解決手段によれば、半導体装置のポスト電極間の距離が、第一の金属部分で端子間のピッチより広くなるので、この部分からアンダーフィルが入り込みやすくなる。その結果、半導体装置のデザインルールの微細化によって端子間のピッチが狭くなっても、半導体装置と配線基板との間の空間にアンダーフィルが充填されやすくなり、未充填部分が生じないようにできる。なお、配線基板側に接合される第二の金属部分は第一の金属部分よりも幅方向の寸法が広いので、ランドとの接合面積を大きく確保することができる。その結果、接合強度が充分に得られる。
【００１０】
また、本発明では第二の解決手段として、上記第一の解決手段に加えて、前記第一の金属部分の長さが、前記第二の金属部分の長さよりも長い半導体装置を提案する。この第二の解決手段によれば、ポスト電極間の距離が半導体装置の端子間のピッチよりも広い第一の金属部分が多くなる。これによって、アンダーフィルが入り込みやすい部分を大きく確保できる。  
【００１１】
また、本発明では第三の解決手段として、半導体チップと、該半導体チップの下面に複数個並べて設けられた端子と、前記端子に一方の端部が接合された柱状の金属で形成されたポスト電極と、前記ポスト電極の他方の端部に形成された半田バンプと、を有する半導体装置が配線基板上にフリップチップ実装されており、前記配線基板と前記半導体装置との間に形成された空間にアンダーフィルが充填されている回路装置において、前記ポスト電極は、前記端子に接合された側の第一の金属部分と、前記半田バンプが形成された側の第二の金属部分と、で構成され、前記第一の金属部分の幅方向の寸法が、前記第二の金属部分の幅方向の寸法よりも小さい回路装置を提案する。
【００１２】
上記第三の解決手段によれば、半導体装置と配線基板との間の空間に硬化性樹脂が充填されて、アンダーフィルが未充填の部分が発生しにくい回路装置が得られる。このような回路装置は応力によるバンプやポスト電極のクラックを防止する効果が高いので、信頼性が高くなる。
【発明の効果】
【００１３】
本発明によれば、アンダーフィルの未充填部分が生じない半導体装置が得られるとともに、応力によるバンプやポスト電極のクラックを防止して信頼性の高い回路装置を得ることができる。
【発明を実施するための最良の形態】
【００１４】
本発明の半導体装置及び回路装置に係る実施の形態について、図１に基づいて説明する。図１は本発明の回路装置の半導体装置を実装した部分を模式的に示す断面図である。回路装置１は配線基板４上にフリップチップ実装された半導体装置２を有している。なお、その他の配線導体や電子部品はここでは省略している。
【００１５】
半導体装置２は、下面に所定の端子間ピッチＰで形成された端子３を備えた半導体チップと、この半導体チップの端子３に接合されている柱状の金属で形成されたポスト電極６と、このポスト電極６の、端子３と接合されている側と反対側の先端に形成されている半田バンプ７と、を有している。半田バンプ７は、配線基板４上に形成されたランド５に接合されている。そして、半導体装置２と配線基板４との間の空間は、エポキシ樹脂等のアンダーフィル８が充填されている。
【００１６】
ポスト電極６は、互いに異なる２つの金属で構成されており、端子３に接合されている側が第一の金属部分６ａで構成され、半田バンプ７が形成されている側が第二の金属部分６ｂで構成されている。第一の金属部分６ａ及び第二の金属部分６ｂに用いられる金属としては、Ｃｕ、Ｎｉ、Ｃｒ、Ａｕ等がある。ポスト電極６の形状は円柱形状または角柱形状等がある。
【００１７】
第一の金属部分６ａの幅方向の寸法Ｗ１は、第二の金属部分６ｂの幅方向の寸法Ｗ２よりも小さく形成されている。幅方向の寸法は、円柱であればその直径、角柱であれば一辺の長さもしくは対角線の長さである。このようにＷ１＜Ｗ２であれば、隣接するポスト電極６間の、第一の金属部分６ａにおける距離ＰＬ１が、半導体装置２の端子３の端子間ピッチＰよりも大きくなる。そのため、デザインルールの微細化によって端子間ピッチＰが狭くなっても、第一の金属部分６ａの形成部分からアンダーフィルが入り込みやすくなる。その結果、アンダーフィル８の未充填部分が生じないように、半導体装置２と配線基板４との間の空間に充填することができるようになる。
【００１８】
なお、第一の金属部分６ａの長さＬ１が、第二の金属部分６ｂの長さＬ２よりも長く形成されていると好ましい。第ニの金属部分６ｂにおける距離ＰＬ２は第一の金属部分６ａにおける距離ＰＬ１よりも小さいので、第二の金属部分６ｂはできるだけ少ない方が好ましい。しかしながら、第ニの金属部分６ｂは配線基板４との接合を確保する役目を持っており、充分な接合強度を得るための接合面積を備える必要がある。よってＬ１＞Ｌ２とすることで、アンダーフィルの入り込みやすさと配線基板４との接合強度とを両立させることができる。
【００１９】
次に本発明の半導体装置２を形成するプロセスを図２〜図１２に基づいて説明する。なお、半導体装置２は、Ａｌ金属で構成された端子３が端子ピッチ６０μｍで形成されている半導体チップ２ａと、第一の金属部分６ａがＷ１＝直径２０μｍ、Ｌ１＝４０μｍのＣｕの円柱であり第二の金属部分６ｂがＷ２＝直径４０μｍ、Ｌ２＝２０μｍのＮｉの円柱であるポスト電極６を有しているものを例にとって説明する。
【００２０】
まず、半導体チップ２ａを用意する。図２に示すように、半導体チップ２ａを、端子３が形成されている方すなわち下面を上に向けて用意する。次に図３に示すように、半導体チップ２ａの上に、スパッタまたは蒸着法によって、端子３を覆うようにしてシード層９を形成する。このシード層９は、後に形成するポスト電極６の第一の金属部分６ａを構成する金属と略同じ種類の金属またはその合金で形成される。ここでは第一の金属部分６ａがＣｕなので、シード層９はＣｕが用いられる。
【００２１】
次に図４に示すように、シード層９上にメッキレジスト膜ＲＥを塗布形成する。このメッキレジスト膜ＲＥにはフォトレジストが用いられる。このメッキレジスト膜ＲＥに、半導体装置２上の端子３に対応するパターンを備えたフォトマスク（図示せず）を通して光を当てて感光し、その後現像して、図５に示すように、半導体チップ２ａ上の端子３に対応する位置に開口部ＯＰを形成する。フォトレジストには光が当った部分が除去されるポジ型フォトレジストを用いても良いし、光が当った部分が不溶化するネガ型フォトレジスを用いても良い。ポジ型フォトレジストを用いる場合は開口部ＯＰのパターン形状で光を通すフォトマスクを用い、ネガ型フォトレジストを用いる場合は開口部ＯＰのパターン形状で光を遮断するフォトマスクを用いる。開口部ＯＰの大きさは、第二の金属部分６ｂの幅方向の寸法Ｗ２と略同じすなわち直径４０μｍになるように形成される。
【００２２】
次に図６に示すように、電解Ｃｕメッキによって第一の金属部分６ａを形成する。電流がシード層９を通じて流れるので、Ｃｕは開口部ＯＰ内のシード層９上に析出する。第一の金属部分６ａの長さＬ１は、電解Ｃｕメッキの電流密度や通電時間によって調節が可能である。ここではＬ１が４０μｍになるように調節する。次に図７に示すように、電解Ｎｉメッキによって第二の金属部分６ｂを形成する。このときも電流がシード層９及び第一の金属部分６ａを通じて流れるので、Ｎｉは開口部ＯＰ内のＣｕ上に析出する。なお、第ニの金属部分６ｂの長さＬ２についても、電解Ｃｕメッキの電流密度や通電時間によって調節が可能である。ここではＬ２が２０μｍになるように調節する。次に図８に示すように、電解半田メッキによって半田バンプ７となる半田層を形成する。半田バンプ７の材質は、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ｐｂ、Ｓｎ−Ｚｎ等のＳｎ合金が用いられる。半田層は開口部ＯＰ内に形成されるので、この段階ではポスト電極６と略同じ直径４０μｍの円柱状に形成される。
【００２３】
次に図９に示すように、メッキレジスト膜ＲＥを除去する。このようにして、シード層９上の、半導体チップ２ａ上の端子３に対応する位置に、第一の金属部分６ａ、第二の金属部分６ｂ及び半田層で形成された直径４０μｍの柱状の金属が現れる。次に図１０に示すように、エッチングによってシード層９を除去する。エッチング液はＣｕを選択的にエッチングするものを用いる。このようにして端子３上にポスト電極６及び半田バンプ７となる金属の柱が形成された状態となる。
【００２４】
次に図１１に示すように、第一の金属部分６ａをエッチングして、第一の金属部分６ａの幅方向の寸法Ｗ１を第二の金属部分の幅方向の寸法Ｗ２より細くする。第一の金属部分６ａを構成する金属は、シード層９を構成する金属と略同じなので、同じエッチング液を用いることができる。この場合、シード層９を除去する工程に続けて第一の金属部分６ａのエッチングを行っても良いし、同じエッチング液で濃度の違うものに換えて第一の金属部分６ａのエッチングを行っても良い。幅方向の寸法はエッチングの処理時間によって調節が可能である。ここでは第一の金属部分６ａの直径を２０μｍにする。このようにして本発明のポスト電極６が形成される。
【００２５】
次に半導体装置２をリフロー炉に投入して半田層を溶融し、図１２に示すように、第二の金属部分６ｂの端部に半田バンプ７を形成する。このようにして本発明の半導体装置２を得ることができる。
【００２６】
以上、本発明の半導体装置および回路装置について説明したが、半導体チップ２ａの端子ピッチ、ポスト電極の直径等は任意であり、適宜変更可能である。また、金属材料等やプロセスの条件についても、適宜変更可能であり、用いるエッチング液等も、それに合わせて適宜選択が可能である。
【図面の簡単な説明】
【００２７】
【図１】本発明の回路装置を模式的に示す断面図である。
【図２】本発明の半導体装置の形成プロセスを示す図である。
【図３】本発明の半導体装置の形成プロセスを示す図である。
【図４】本発明の半導体装置の形成プロセスを示す図である。
【図５】本発明の半導体装置の形成プロセスを示す図である。
【図６】本発明の半導体装置の形成プロセスを示す図である。
【図７】本発明の半導体装置の形成プロセスを示す図である。
【図８】本発明の半導体装置の形成プロセスを示す図である。
【図９】本発明の半導体装置の形成プロセスを示す図である。
【図１０】本発明の半導体装置の形成プロセスを示す図である。
【図１１】本発明の半導体装置の形成プロセスを示す図である。
【図１２】本発明の半導体装置の形成プロセスを示す図である。
【図１３】従来の回路装置を模式的に示す断面図である。
【図１４】従来の回路装置を模式的に示す断面図である。
【符号の説明】
【００２８】
１、１１、２１  回路装置
２、１２、２２  半導体装置
２ａ、１２ａ、２２ａ  半導体チップ
３、１３、２３  端子
４、１４、２４  配線基板
５、１５、２５  ランド
６、１６、２６  ポスト電極
６ａ  第一の金属部分
６ｂ  第ニの金属部分
７、１７、２７  バンプ  
８  アンダーフィル
９  シード層
【図１】
2009081153.tif 000003
【図２】
2009081153.tif 000004
【図３】
2009081153.tif 000005
【図４】
2009081153.tif 000006
【図５】
2009081153.tif 000007
【図６】
2009081153.tif 000008
【図７】
2009081153.tif 000009
【図８】
2009081153.tif 000010
【図９】
2009081153.tif 000011
【図１０】
2009081153.tif 000012
【図１１】
2009081153.tif 000013
【図１２】
2009081153.tif 000014
【図１３】
2009081153.tif 000015
【図１４】
2009081153.tif 000016