(57)【要約】【課題】ＲＦ帯とＩＦ帯における小型な信号合成回路の提供。【解決手段】ＢＰＦは、誘導性結合器を備え、誘導性結合器は、一端が端子Ｊ１に交流的に接続されると共に制御電圧Ｖ１によって容量が制御されるバラクタダイオードＸ１に接続され、他端が制御電圧Ｖ２によって容量が制御されるバラクタダイオードＸ３に接続されたマイクロストリップラインＭＳＬ１と、一端が端子Ｊ３に交流的に接続されると共に制御電圧Ｖ１によって容量が制御されるバラクタダイオードＸ２に接続され、他端が低域通過型フィルタにおける端子Ｊ２の接続側の反対側に接続されるマイクロストリップラインＭＳＬ２とを備える。ＬＰＦは、端子Ｊ２、Ｊ３間に介在し、制御電圧Ｖ３によって容量が制御されるバラクタダイオードＸ４と、一端が交流的に端子Ｊ２に接続され他端がバラクタダイオードＸ４の一端に接続されるコイルＬ１とを備える。【選択図】図１
2009278344.tif 000002
【特許請求の範囲】
【請求項１】
第１、第２および第３の端子と、
前記第１および第３の端子間に介在する、第１の制御電圧によって通過中心周波数が可変とされる帯域通過型フィルタと、
前記第２および第３の端子間に介在する、第２の制御電圧によって阻止周波数が可変とされる低域通過型フィルタと、
を備えることを特徴とする信号合成回路。
【請求項２】
前記帯域通過型フィルタは、第３の制御電圧によって通過帯域の損失が調整される構成であることを特徴とする請求項１記載の信号合成回路。
【請求項３】
前記帯域通過型フィルタは、誘導性結合器を備え、該誘導性結合器の結合量が前記第１の制御電圧によって制御されることを特徴とする請求項１記載の信号合成回路。
【請求項４】
前記低域通過型フィルタは、
前記第２の制御電圧によって容量が制御される第１のバラクタダイオードと、
一端が交流的に前記第２の端子に接続され他端が前記第１のバラクタダイオードの一端に接続される第１のインダクタと、
を備えることを特徴とする請求項１記載の信号合成回路。
【請求項５】
前記低域通過型フィルタは、
第４の制御電圧によって容量が制御される第２のバラクタダイオードと、
一端が交流的に前記第２の端子に接続され他端が前記第２のバラクタダイオードの一端に接続される第２のインダクタと、
を、前記第２の端子と前記第１のインダクタとの間にさらに備えることを特徴とする請求項４記載の信号合成回路。
【請求項６】
前記第２の制御電圧と前記第４の制御電圧とが同一であることを特徴とする請求項５記載の信号合成回路。
【請求項７】
前記誘導性結合器は、一対のマイクロストリップラインまたは誘電体共振器からなることを特徴とする請求項３記載の信号合成回路。
【請求項８】
前記帯域通過型フィルタは、
第３、第４および第５のバラクタダイオードを備え、
前記誘導性結合器は、
一端が前記第１の端子に交流的に接続されると共に前記第１の制御電圧によって容量が制御される前記第３のバラクタダイオードに接続され、他端が前記第３の制御電圧によって容量が制御される前記第４のバラクタダイオードに接続される第１の伝送線路と、
一端が前記第３の端子に交流的に接続されると共に前記第１の制御電圧によって容量が制御される前記第５のバラクタダイオードに接続され、他端が前記低域通過型フィルタにおける前記第２の端子の接続側の反対側に接続される第２の伝送線路と、
を備えることを特徴とする請求項３記載の信号合成回路。
【請求項９】
前記第２の伝送線路の一端と前記第５のバラクタダイオードとの間に、第３および第４の伝送線路をさらに備え、該第３および第４の伝送線路の接続点と前記第３の端子とが交流的に接続されることを特徴とする請求項８記載の信号合成回路。
【請求項１０】
第１、第２および第３の端子と、
前記第１および第３の端子間に介在する、第１の制御電圧によって通過中心周波数が可変とされる帯域通過型フィルタと、
前記第２および第３の端子間に介在する、第２の制御電圧によって阻止周波数が可変とされる低域通過型フィルタと、
を備える信号合成回路の制御方法であって、
前記第１の制御電圧によって前記帯域通過型フィルタの通過中心周波数が所望の周波数となるように調整するステップと、
前記第２の制御電圧によって前記帯域通過型フィルタの通過帯域内の通過損失が最小となるように調整するステップと、
前記第３の制御電圧によって前記低域通過型フィルタの所望の阻止周波数帯において減衰量が最大となるように調整するステップと、
を含むことを特徴とする信号合成回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号合成回路およびその制御方法に係り、特に、ＲＦ帯とＩＦ帯とにおける信号の合成回路およびその制御方法に係る。
【背景技術】
【０００２】
交差偏波干渉補償（ＸＰＩＣ、Cross Polarization Interference Canceller）機能を有するダブルコンバート型の無線装置においては、マスター装置とスレイブ装置間において、同一の遅延時間を有するＲＦ  ＬＯ（無線信号用の局部発振信号）およびＩＦ  ＬＯ（中間周波数信号用の局部発振信号）を必要とする。このため、この２つの信号をマスター装置から分配してスレイブ装置で再合成する際に、スレイブ装置において信号合成回路が必要となる。
【０００３】
ＲＦ帯とＩＦ帯における信号合成回路は、主に、マイクロストリップラインによる帯域通過型フィルタ（以下、ＢＰＦ）や帯域阻止型フィルタ（以下、ＢＥＦ）の組み合わせによって構成される。具体的には、所望の通過中心周波数や阻止周波数におけるλ／４の共振器を数段結合させることで実現される。例えば、図１２（ａ）に示すようなマイクロストリップラインによるＢＰＦとＢＥＦの組み合わせによって構成される。図１２（ｂ）は、この等価回路である。このような組み合わせの回路によれば、図１３（ａ）、図１３（ｂ）で示すように、ＢＰＦによってＲＦ帯の信号を通してＩＦ帯の信号を阻止し、ＢＥＦによってＩＦ帯の信号を通してＲＦ帯の信号を阻止する。これらを組み合わせることで、ＲＦ帯とＩＦ帯の信号の合成回路を構成することができる。
【０００４】
なお、関連する技術として、特許文献１、２には、制御電圧によって中心周波数の制御が可能な帯域通過型フィルタあるいは帯域阻止型フィルタが開示されている。これらのフィルタは、マイクロストリップラインによる結合器を含んで構成される。
【０００５】
【特許文献１】特開２００４−２８２１６４号公報
【特許文献２】特開２００５−３４１２７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
以下の分析は本発明において与えられる。
【０００７】
ところで、ＲＦ帯の所望の通過帯域の全部をカバーするような広帯域のＢＰＦを用いようとする場合、帯域が広がるため、通過帯域の近傍の周波数の信号を充分に減衰させることが難しい。したがって、必要とする周波数メニュー毎にＢＰＦとＢＥＦの設計を行う必要性が生じる。
【０００８】
また、信号合成回路は、所望の通過帯域や阻止帯域においてλ／４の共振器を数段構成として形成されるために、特に低い周波数帯においては大きな形状となり、実装上好ましくない。
【０００９】
したがって、本発明の目的は、ＲＦ帯とＩＦ帯における小型で使用周波数帯の変更容易な信号合成回路を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の１つのアスペクト（側面）に係る信号合成回路は、第１、第２および第３の端子と、第１および第３の端子間に介在する、第１の制御電圧によって通過中心周波数が可変とされる帯域通過型フィルタと、第２および第３の端子間に介在する、第２の制御電圧によって阻止周波数が可変とされる低域通過型フィルタと、を備える。
【００１１】
本発明の信号合成回路において、帯域通過型フィルタは、第３の制御電圧によって通過帯域の損失が調整される構成であることが好ましい。
【００１２】
本発明の信号合成回路において、帯域通過型フィルタは、誘導性結合器を備え、該誘導性結合器の結合量が第１の制御電圧によって制御されることが好ましい。
【００１３】
本発明の信号合成回路において、低域通過型フィルタは、第２の制御電圧によって容量が制御される第１のバラクタダイオードと、一端が交流的に第２の端子に接続され他端が第１のバラクタダイオードの一端に接続される第１のインダクタと、を備えることが好ましい。
【００１４】
本発明の信号合成回路において、低域通過型フィルタは、第４の制御電圧によって容量が制御される第２のバラクタダイオードと、一端が交流的に第２の端子に接続され他端が第２のバラクタダイオードの一端に接続される第２のインダクタと、を、第２の端子と第１のインダクタとの間にさらに備えることが好ましい。
【００１５】
本発明の信号合成回路において、第２の制御電圧と第４の制御電圧とが同一であることが好ましい。
【００１６】
本発明の信号合成回路において、誘導性結合器は、一対のマイクロストリップラインまたは誘電体共振器からなることが好ましい。
【００１７】
本発明の信号合成回路において、帯域通過型フィルタは、第３、第４および第５のバラクタダイオードを備え、誘導性結合器は、一端が第１の端子に交流的に接続されると共に第１の制御電圧によって容量が制御される第３のバラクタダイオードに接続され、他端が第３の制御電圧によって容量が制御される第４のバラクタダイオードに接続される第１の伝送線路と、一端が第３の端子に交流的に接続されると共に第１の制御電圧によって容量が制御される第５のバラクタダイオードに接続され、他端が低域通過型フィルタにおける第２の端子の接続側の反対側に接続される第２の伝送線路と、を備えることが好ましい。
【００１８】
本発明の信号合成回路において、第２の伝送線路の一端と第５のバラクタダイオードとの間に、第３および第４の伝送線路をさらに備え、該第３および第４の伝送線路の接続点と第３の端子とが交流的に接続されることが好ましい。
【００１９】
本発明の他のアスペクト（側面）に係る信号合成回路の制御方法は、第１、第２および第３の端子と、第１および第３の端子間に介在する、第１の制御電圧によって通過中心周波数が可変とされる帯域通過型フィルタと、第２および第３の端子間に介在する、第２の制御電圧によって阻止周波数が可変とされる低域通過型フィルタと、を備える信号合成回路の制御方法であって、第１の制御電圧によって帯域通過型フィルタの通過中心周波数が所望の周波数となるように調整するステップと、第２の制御電圧によって帯域通過型フィルタの通過帯域内の通過損失が最小となるように調整するステップと、第３の制御電圧によって低域通過型フィルタの所望の阻止周波数帯において減衰量が最大となるように調整するステップと、を含む。
【発明の効果】
【００２０】
本発明によれば、帯域通過型フィルタに低域通過型フィルタを組み込むことで、ＲＦ帯とＩＦ帯における小型で使用周波数帯の変更容易な回路で信号合成が実現される。
【発明を実施するための最良の形態】
【００２１】
本発明の実施形態に係る信号合成回路は、通過中心周波数が可変な帯域通過型フィルタと阻止周波数が可変な低域通過型フィルタとによる信号合成回路を構成し、外部からの制御電圧によって通過中心周波数および阻止周波数を制御することで、複数の周波数メニューを同一の設計にてカバーすることができる。
【００２２】
これらの信号合成回路は、主に、ＢＰＦとして所望の通過周波数帯のλ／４長による１つの結合器（以下、ＣＰＬ）をベースに構成する。このため、λ／４共振器の段数を重ねる従来のフィルタとは異なり、小さな実装スペースに収めることが可能となる。
【実施例１】
【００２３】
図１は、本発明の第１の実施例に係る信号合成回路の回路図である。図１において、信号合成回路は、端子Ｊ１、Ｊ２、Ｊ３、マイクロストリップラインＭＳＬ１〜ＭＳＬ４、バラクタダイオードＸ１〜Ｘ４、コンデンサＣ１〜Ｃ１３、コイルＬ１〜Ｌ５、抵抗Ｒ１〜Ｒ４を備え、電圧制御によって通過中心周波数が可変な帯域通過型フィルタ（以下、ＶＣ−ＢＰＦ）と阻止周波数が可変な低域通過型フィルタ（ＬＰＦ）とから構成される。ＶＣ−ＢＰＦは、主としてマイクロストリップラインＭＳＬ１〜ＭＳＬ４、バラクタダイオードＸ１〜Ｘ３によって構成される。阻止周波数が可変な低域通過型フィルタ（点線部Ａ）は、インダクタＬ１、バラクタダイオードＸ４によって構成される。なお、阻止周波数が可変な低域通過型フィルタは、実装上、寄生容量等によって高域が通過する特性を有するので、以下の説明では阻止周波数が可変な帯域阻止型フィルタ（以下、ＶＣ−ＢＥＦ）であるとして説明する。
【００２４】
マイクロストリップラインＭＳＬ１、ＭＳＬ２により、所望するＶＣ−ＢＰＦの通過中心周波数のλ／４に相当する結合長を持つＣＰＬを構成する。マイクロストリップラインＭＳＬ１の一端には、アノードが接地されたバラクタダイオードＸ１のカソードと、ＤＣカット用のコンデンサＣ１を介してＲＦ信号入力用の端子Ｊ１（ＲＦポート）とが接続される。また、マイクロストリップラインＭＳＬ１の他端には、ＤＣカット用のコンデンサＣ３を介して、アノードが接地されたバラクタダイオードＸ３のカソードが接続される。
【００２５】
マイクロストリップラインＭＳＬ２の一端には、マイクロストリップラインＭＳＬ３、ＭＳＬ４を介して、アノードが接地されたバラクタダイオードＸ２のカソードが接続される。さらに、マイクロストリップラインＭＳＬ３、ＭＳＬ４の接続点からＤＣカット用のコンデンサＣ２を介して合成信号出力用の端子Ｊ３（ＲＦ／ＩＦポート）が接続される。
【００２６】
また、マイクロストリップラインＭＳＬ２の他端には、ＤＣカット用のコンデンサＣ４を介して、ＶＣ−ＢＥＦ（点線部Ａ）の一端（アノードが接地されたバラクタダイオードＸ４のカソード）が接続される。さらに、ＶＣ−ＢＥＦ（点線部Ａ）の他端（一端がバラクタダイオードＸ４のカソードに接続されたコイルＬ１の他端）は、ＤＣカット用のコンデンサＣ５を介してＩＦ信号入力用の端子Ｊ２（ＩＦポート）に接続される。ここで、ＶＣ−ＢＥＦは、コイルＬ１とバラクタダイオードＸ４によって構成され、コイルＬ１によるインダクタンス成分と、バラクタダイオードＸ４の可変容量成分とによってＶＣ−ＢＥＦの阻止周波数が決定される。なお、コイルＬ１とバラクタダイオードＸ４による構成は、低域通過型フィルタ（ＬＰＦ）であるが、先に述べたように寄生容量等によって高域の信号が通過する特性を有する。
【００２７】
マイクロストリップラインＭＳＬ１の他端から分岐された抵抗Ｒ１、インダクタＬ２、制御電圧Ｖ１のライン、および、マイクロストリップラインＭＳＬ２の他端から分岐された抵抗Ｒ２、インダクタＬ３、制御電圧Ｖ１のラインは、ＶＣ−ＢＰＦの通過中心周波数や減衰周波数を制御するための制御電圧Ｖ１の供給ラインである。制御電圧Ｖ１によって容量値が可変とされるバラクタダイオードＸ１、Ｘ２は、ＶＣ−ＢＰＦの通過中心周波数を調整する役割を担う。
【００２８】
また、マイクロストリップラインＭＳＬ１の他端からコンデンサＣ３を介して分岐された抵抗Ｒ３、インダクタＬ４、制御電圧Ｖ２のラインは、ＶＣ−ＢＰＦの通過帯域内のインピーダンス制御を行うための制御電圧Ｖ２の供給ラインである。制御電圧Ｖ２によって容量値が可変とされるバラクタダイオードＸ３は、ＶＣ−ＢＰＦの通過帯域におけるインピーダンスを調整する役割を担う。
【００２９】
さらに、マイクロストリップラインＭＳＬ２の他端からコンデンサＣ４を介して分岐された抵抗Ｒ４、インダクタＬ５、制御電圧Ｖ３のラインは、ＶＣ−ＢＥＦの阻止周波数を制御するための制御電圧Ｖ３の供給ラインである。制御電圧Ｖ３によって容量値が可変とされるバラクタダイオードＸ４は、ＶＣ−ＢＥＦの阻止周波数を調整する役割を担う。
【００３０】
なお、コンデンサＣ６〜Ｃ１３、コイルＬ２〜Ｌ５、抵抗Ｒ１〜Ｒ４は、ＲＦラインと電圧供給ラインのアイソレーションを確保する役割を担う。
【００３１】
次に、ＸＰＩＣ無線送受信装置における、受信ＲＦ  ＬＯ（４４００ＭＨｚ〜５０００ＭＨｚ）のみを通過させるためのＶＣ−ＢＰＦと、受信ＩＦ  ＬＯ（５００ＭＨｚ〜１１００ＭＨｚ）のみを通過させるためのＶＣ−ＢＥＦとの信号合成回路について、動作を説明する。
【００３２】
端子Ｊ１から入力されたＲＦ  ＬＯ信号は、ＶＣ−ＢＰＦを通って端子Ｊ３へ出力される。ここで、ＶＣ−ＢＰＦは、送受信装置内において、送信回路から受信ＲＦ  ＬＯ近傍に回り込んでくるスプリアスや、ＮＦ劣化の原因となるＲＸ  ＩＦ離れのノイズ、ＲＸ  ＩＦ  ＬＯとその高調波を減衰させる必要がある。
【００３３】
具体的に「ＮＦ劣化の原因となるＲＸ  ＩＦ離れのノイズ」に関して、例えば、ＲＸ  ＲＦ：５７４０ＭＨｚ、ＲＸ  ＬＯ：４７００ＭＨｚ、ＲＸ  ＩＦ  ＬＯ：９００ＭＨｚ、ＲＸ  １ｓｔ  ＩＦ：１０４０ＭＨｚ、ＲＸ  ２ｎｄ  ＩＦ：１４０ＭＨｚ、であるとする。本来であれば、正規信号のＲＸ  ＲＦ：５７４０ＭＨｚと、ＲＸ  ＬＯ：４７００ＭＨｚの合成（コンビネーション）により、ＲＸ  １ｓｔ  ＩＦ：１０４０ＭＨｚに落ちる。これと、ＲＸ  ＩＦ  ＬＯ：９００ＭＨｚの結合によって、ＲＸ  ２ｎｄ  ＩＦ：１４０ＭＨｚが得られる仕組みになっている。
【００３４】
ここで、仮に、ＲＸ  ＬＯ：４７００ＭＨｚに対して、ＲＸ  １ｓｔ  ＩＦ離れ、つまり、５７４０ＭＨｚにノイズがあると、これらＲＸ  ＬＯ：４７００ＭＨｚと、５７４０ＭＨｚのノイズの結合で、１０４０ＭＨｚに落ちる。よって、この１０４０ＭＨｚに落ちてきたノイズと、ＲＸ  ＩＦ  ＬＯ：９００ＭＨｚの結合によって、１４０ＭＨｚにノイズが落ちてくるので、結果として、ＮＦ劣化を引き起こす。あらかじめ、ＶＣ−ＢＰＦによって、ＲＸ  １ｓｔ  ＩＦ：１０４０ＭＨｚ離れが減衰できるようになっていると、このＮＦ劣化を防ぐことができる。
【００３５】
「ＲＸ  ＩＦ  ＬＯとその高調波を減衰させること」に関して、まず、ＲＦ  ＬＯとＲＸ  ＩＦ  ＬＯを分配／合成させることが目的であるので、ＲＦ  ＬＯを通過させるＶＣ−ＢＰＦにおいては、ＲＸ  ＩＦ  ＬＯを減衰させる必要がある。
【００３６】
また、ＲＸ  ＩＦ  ＬＯは、２倍、３倍・・・ｎ倍と高調波を発生させ、これらがスプリアスとなってしまう。よって、これら高調波をできるだけ減衰させることが好ましい。特に、これら高調波が上記の例と同様に、ＲＸ  ＩＦ離れ付近に生じる場合は、ＮＦ劣化の原因となるので減衰させる必要がある。
【００３７】
以上のことから、ＶＣ−ＢＰＦ、ＶＣ−ＢＥＦは、次のように調整される。
【００３８】
図２は、端子Ｊ１、Ｊ３間の通過特性の調整の状況を示す第１の図である。図２に示すように、端子Ｊ１、Ｊ３間の通過特性を確認しながら、制御電圧Ｖ１によってバラクタダイオードＸ１、Ｘ２の可変容量Ｃｘ１を変化させ、ＶＣ−ＢＰＦの所望の通過中心周波数（受信ＲＦ  ＬＯ）が得られるように調整する。
【００３９】
図３は、端子Ｊ１、Ｊ３間の通過特性の調整の状況を示す第２の図である。図３に示すように、制御電圧Ｖ２によってバラクタダイオードＸ３の容量値を変化させ、ＶＣ−ＢＰＦの通過帯域内のインピーダンスを調整して通過損失が最小となるように調整する。
【００４０】
端子Ｊ２から入力されたＩＦ  ＬＯ信号は、ＶＣ−ＢＥＦを通って、ＲＦ  ＬＯ信号と合成されて端子Ｊ３へ出力される。ここで、ＶＣ−ＢＥＦは、端子Ｊ１から入力されたＲＦ  ＬＯ信号が、ＲＦ  ＬＯ／ＩＦ  ＬＯ合成部分を経由して端子Ｊ２（ＩＦ  ＬＯポート）側へ流れ込んでくることを防ぐために、次のように調整される。
【００４１】
図４は、端子Ｊ２、Ｊ３間の通過特性の調整の状況を示す図である。図４に示すように、制御電圧Ｖ３によってバラクタダイオードＸ４の容量値を変化させて、ＶＣ−ＢＥＦの所望の阻止周波数帯（受信ＲＦ  ＬＯ）において減衰量が最大となるように調整する。
【００４２】
図５は、端子Ｊ１、Ｊ３間の通過特性の調整の状況を示す第３の図である。ここで単純にＶＣ−ＢＰＦとＶＣ−ＢＥＦを組み合わせるだけであると、図５中の「補正なし」に示すように、ＶＣ−ＢＰＦの通過特性が劣化してしまう。そこで、マイクロストリップラインＭＳＬ３に関し、ＶＣ−ＢＥＦの阻止特性がＶＣ−ＢＰＦの通過帯域の特性に影響を与えないように長さを定める。また、マイクロストリップラインＭＳＬ４については、ＶＣ−ＢＰＦの通過帯域よりも低い周波数帯に共振ができるように長さを定める。このような調整の結果、図５中の「補正あり」に示すように通過特性が改善される。
【００４３】
以上のように調整された信号合成回路において、図６〜図８に示す特性が実現される。図６は、端子Ｊ１、Ｊ３間の通過特性を示す図であり、図２と同一である。図７は、端子Ｊ２、Ｊ３間の通過特性を示す図である。図８は、端子Ｊ１、Ｊ２間の遮断特性を示す図である。
【００４４】
図６において、周波数５００ＭＨｚ〜１１００ＭＨｚ（受信ＩＦ  ＬＯ）、および、通過中心周波数から±１０００ＭＨｚ離れた周波数における減衰量を確保し、４４００ＭＨｚ〜５０００ＭＨｚ（受信ＲＦ  ＬＯ）において、ＶＣ−ＢＰＦの通過中心周波数を制御する様子が示される。
【００４５】
図７において、５００ＭＨｚ〜１１００ＭＨｚ（受信ＩＦ  ＬＯ）における通過特性と、４４００ＭＨｚ〜５０００ＭＨｚ（受信ＲＦ  ＬＯ）における減衰量を確保しているＶＣ−ＢＥＦの特性が示される。
【００４６】
図８において、受信ＲＦ  ＬＯポート（Ｊ１）と受信ＩＦ  ＬＯポート（Ｊ２）間のアイソレーション特性（遮断特性）が示される。
【００４７】
本実施例の信号合成回路によれば、図６〜図８に示すように、中心周波数が４４００ＭＨｚ〜５０００ＭＨｚ（受信ＲＦ  ＬＯ）であって、中心周波数から±１０００ＭＨｚ離れた周波数の信号を減衰させるＶＣ−ＢＰＦと、５００ＭＨｚ〜１１００ＭＨｚ（受信ＩＦ  ＬＯ）における通過特性、および４４００ＭＨｚ〜５０００ＭＨｚ（受信ＲＦ  ＬＯ）における減衰量を確保するＶＣ−ＢＥＦとの信号合成に関して、電圧制御のみによる同一の設計によって所望の周波数メニューをカバーできることがわかる。
【００４８】
また、本実施例の信号合成回路では、素子等のインダクタンス成分の影響により、ベースとなるＣＰＬの結合長は、所望するＶＣ−ＢＰＦの通過中心周波数のλ／４長よりも短くなるため、さらに小型化が可能となる。例えば、従来の信号合成回路では、図９（ｂ）に示すように３５ｍｍ×６５ｍｍのサイズとなるものが、本実施例の信号合成回路では、図９（ａ）に示すように１５ｍｍ×２０ｍｍのサイズで構成することができる。このように、サイズの減少によって実装スペースの大幅な削減が可能となる。
【００４９】
なお、以上の説明では、端子Ｊ１から入力されたＲＦ  ＬＯ信号と、端子Ｊ２からＲＦ  ＬＯ／ＩＦ  ＬＯ合成部分を経由して入力されたＩＦ  ＬＯ信号とを合成して端子Ｊ３に合成波信号を出力する信号合成回路として説明した。しかし、これに限定されること無く、本実施例の信号合成回路は、端子Ｊ３から合成波信号を入力し、端子Ｊ１においてＲＦ  ＬＯ信号を出力し、端子Ｊ２においてＩＦ  ＬＯ信号を出力する分配回路としても使用可能である。
【００５０】
また、ＣＰＬに関しては、マイクロストリップラインの他に、誘電体ＣＰＬ等によっても代替使用可能であり、さらに小型化が可能である。
【実施例２】
【００５１】
図１０は、本発明の第２の実施例に係る信号合成回路の回路図である。図１０において、図１と同一の符号は同一物を示し、その説明を省略する。本実施例の信号合成回路が第１の実施例の構成と異なる点は、図１０中のＶＣ−ＢＥＦ（点線部Ａ’）の構成であり、図１に示したＶＣ−ＢＥＦ（点線部Ａ）に対し、さらに、コイルＬ６とバラクタダイオードＸ５がコンデンサＣ５とコイルＬ１間に追加されている。また、バラクタダイオードＸ５に対し、抵抗Ｒ５、コイルＬ７、制御電圧Ｖ３のラインは、ＶＣ−ＢＥＦの阻止周波数を制御するための制御電圧Ｖ３の供給ラインである。制御電圧Ｖ３によって容量値が可変とされるバラクタダイオードＸ５は、バラクタダイオードＸ４と共にＶＣ−ＢＥＦの阻止周波数を調整する役割を担う。また、コンデンサＣ１４、Ｃ１５、コイルＬ７、抵抗Ｒ５は、ＲＦラインと電圧供給ラインのアイソレーションを確保する役割を担う。
【００５２】
第２の実施例に係る信号合成回路の基本的な動作、用途等は、第１の実施例と同様である。ただし、図１０に示すように構成することで、ＶＣ−ＢＥＦの阻止帯域の減衰量が大幅に大きくなる。なお、図１０のバラクタダイオードＸ４、Ｘ５は、本実施例では制御電圧Ｖ３によって同時に制御されるものとして説明したが、それぞれ異なる制御電圧を使用しても良い。
【００５３】
阻止周波数を４４００ＭＨｚ〜５０００ＭＨｚとして、図１の構成によるＶＣ−ＢＥＦの特性と、図１０の構成によるＶＣ−ＢＥＦの特性を、それぞれ、図１１（ａ）、図１１（ｂ）に示す。図１１（ａ）、図１１（ｂ）は、両者とも、制御電圧Ｖ２および制御電圧Ｖ３は、最適な値で固定しており、制御電圧Ｖ１によるＶＣ−ＢＰＦの通過帯域制御に伴い変化している様子を示している。図１１を参照するならば、図１０の回路構成を用いることで、図１の回路構成のものと比べ、減衰量が約５０ｄＢから約９０ｄＢへと大きく改善されていることが示される。
【００５４】
なお、前述の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【００５５】
【図１】本発明の第１の実施例に係る信号合成回路の回路図である。
【図２】端子Ｊ１、Ｊ３間の通過特性の調整の状況を示す第１の図である。
【図３】端子Ｊ１、Ｊ３間の通過特性の調整の状況を示す第２の図である。
【図４】端子Ｊ２、Ｊ３間の通過特性の調整の状況を示す図である。
【図５】端子Ｊ１、Ｊ３間の通過特性の調整の状況を示す第３の図である。
【図６】端子Ｊ１、Ｊ３間の通過特性を示す図である。
【図７】端子Ｊ２、Ｊ３間の通過特性を示す図である。
【図８】端子Ｊ１、Ｊ２間の遮断特性を示す図である。
【図９】本発明の第１の実施例に係る信号合成回路の実装図、および従来の信号合成回路の実装図である。
【図１０】本発明の第２の実施例に係る信号合成回路の回路図である。
【図１１】本発明の第１および第２の実施例に係る端子Ｊ２、Ｊ３間の通過特性を示す図である。
【図１２】従来のマイクロストリップラインによるＢＰＦとＢＥＦの組み合わせによる信号合成回路の構成を示す図である。
【図１３】ＢＰＦとＢＥＦによる通過特性を模式的に示す図である。
【符号の説明】
【００５６】
Ｃ１〜Ｃ１５  コンデンサ
Ｊ１、Ｊ２、Ｊ３  端子
Ｌ１〜Ｌ７  コイル
ＭＳＬ１〜ＭＳＬ４  マイクロストリップライン
Ｒ１〜Ｒ５  抵抗
Ｘ１〜Ｘ４  バラクタダイオード
【図１】
2009278344.tif 000003
【図２】
2009278344.tif 000004
【図３】
2009278344.tif 000005
【図４】
2009278344.tif 000006
【図５】
2009278344.tif 000007
【図６】
2009278344.tif 000008
【図７】
2009278344.tif 000009
【図８】
2009278344.tif 000010
【図９】
2009278344.tif 000011
【図１０】
2009278344.tif 000012
【図１１】
2009278344.tif 000013
【図１２】
2009278344.tif 000014
【図１３】
2009278344.tif 000015