(57)【要約】【課題】簡単な構成で、簡単な制御で、逆スパッタの防止による膜の高品質化、組成ズレの制御および成膜の再現性向上を図り、膜質の変化のない高品質な圧電膜、絶縁膜や導電体膜などの薄膜を成膜することができるスパッタリング方法およびスパッタリング装置を提供する。【解決手段】真空容器内に、ターゲット材を保持するスパッタ電極およびスパッタ電極と対向離間配置され、基板を保持する基板ホルダを有し、さらに基板ホルダのインピーダンスを調整するための調整可能なインピーダンス回路を備えるインピーダンス調整回路とを有し、インピーダンス回路のインピーダンスが調整されることにより、基板ホルダのインピーダンスが調整され、基板の電位が調整されることにより、上記課題を解決する。【選択図】図１
2009242927.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１面に導電性の表面を有する成膜基板に薄膜を成膜するスパッタリング方法であって、前記成膜基板の外側に、この成膜基板の前記導電性の表面と等電位である等電位表面を持つ等電位表面形成部材を設置して、前記成膜基板の前記導電性の表面上に前記薄膜を作製することを特徴とするスパッタリング方法。
【請求項２】
前記成膜基板の外側において、前記等電位表面形成部材の前記等電位表面の面積が、前記成膜基板の前記導電性の表面の面積の４０％以上である請求項１に記載のスパッタリング方法。
【請求項３】
前記成膜基板の外側において、前記等電位表面形成部材の前記等電位表面の面積が、前記成膜基板の前記導電性の表面の面積の７０％以上である請求項２に記載のスパッタリング方法。
【請求項４】
前記成膜基板の外側において、前記等電位表面形成部材の前記等電位表面の面積が、前記成膜基板の前記導電性の表面の面積の１５０％以上である請求項３に記載のスパッタリング方法。
【請求項５】
前記等電位表面形成部材が、前記等電位表面に付着している絶縁膜の厚みが１０μｍ以下の部材である請求項１〜４のいずれかに記載のスパッタリング方法。
【請求項６】
前記等電位表面形成部材は、前記等電位表面に絶縁膜が付着していない部材である請求項１〜４のいずれかに記載のスパッタリング方法。
【請求項７】
前記等電位表面形成部材の前記等電位表面に付着する絶縁膜の厚みが、０または１０μｍ以下である間に、前記成膜基板の前記導電性の表面上に前記膜を作製する請求項１〜６のいずれかに記載のスパッタリング方法。
【請求項８】
前記膜を作製する成膜材料が、絶縁体である請求項１〜７のいずれかに記載のスパッタリング方法。
【請求項９】
前記膜を作製する成膜材料が、チタン酸鉛もしくはジルコン酸鉛を含む請求項１〜８のいずれかに記載のスパッタリング方法。
【請求項１０】
前記成膜基板が、導電性基板である請求項１〜９のいずれかに記載のスパッタリング方法。
【請求項１１】
前記成膜基板の前記導電性の表面と、前記等電位表面形成部材の前記等電位表面とが、導通している請求項１〜１０のいずれかに記載のスパッタリング方法。
【請求項１２】
真空容器と、
この真空容器内に設けられ、スパッタリング用のターゲット材を保持するスパッタ電極と、
このスパッタ電極に接続され、前記スパッタ電極に高周波を印加する高周波電源と、
前記真空容器内の、前記スパッタ電極と対向する位置に離間して配置され、前記ターゲット材の成分による薄膜が成膜され、少なくとも１面に導電性の表面を有する成膜基板を保持する基板ホルダと、
前記基板ホルダに保持される前記成膜基板の外側に設置される等電位表面形成部材とを有し、
前記等電位表面形成部材は、前記スパッタ電極と対向する側に、前記成膜基板の前記導電性の表面と等電位である等電位表面を持ち、前記薄膜は、前記成膜基板の前記導電性の表面上に作製されることを特徴とするスパッタリング装置。
【請求項１３】
前記等電位表面形成部材は、前記成膜基板の外側における前記等電位表面の面積が、前記成膜基板の前記導電性の表面の面積の４０％以上である請求項１２に記載のスパッタリング装置。
【請求項１４】
前記等電位表面形成部材は、前記成膜基板の外側における前記等電位表面の面積が、前記成膜基板の前記導電性の表面の面積の７０％以上である請求項１３に記載のスパッタリング装置。
【請求項１５】
前記等電位表面形成部材は、前記成膜基板の外側における前記等電位表面の面積が、前記成膜基板の前記導電性の表面の面積の１５０％以上である請求項１４に記載のスパッタリング装置。
【請求項１６】
前記成膜基板は、導電性基板である請求項１２〜１５のいずれかに記載のスパッタリング装置。
【請求項１７】
前記成膜基板の前記導電性の表面と、前記等電位表面形成部材の前記等電位表面とは、導通している請求項１２〜１６のいずれかに記載のスパッタリング装置。
【請求項１８】
前記等電位表面形成部材は、前記等電位表面に付着している絶縁膜の厚みが１０μｍ以下の部材である請求項１２〜１７のいずれかに記載のスパッタリング装置。
【請求項１９】
前記等電位表面形成部材は、前記等電位表面に絶縁膜が付着していない部材である請求項１２〜１８のいずれかに記載のスパッタリング装置。
【請求項２０】
前記等電位表面形成部材は、前記等電位表面に付着する絶縁膜の厚みが０または１０μｍ以下である請求項１２〜１９のいずれかに記載のスパッタリング装置。
【請求項２１】
前記膜を作製する成膜材料が、絶縁体である請求項１２〜２０のいずれかに記載のスパッタリング装置。
【請求項２２】
前記膜を作製する成膜材料が、チタン酸鉛もしくはジルコン酸鉛を含む請求項１２〜２１のいずれかに記載のスパッタリング装置。
【請求項２３】
前記等電位表面形成部材は、前記等電位表面が前記成膜基板の前記導電性の表面より前記スパッタ電極に近い側に在るように、設置される請求項１２〜２２のいずれかに記載のスパッタリング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スパッタリング方法および装置に関し、詳しくは、プラズマを用いた気相成長法により絶縁膜（絶縁体）や誘電膜（誘電体）や、強誘電体（圧電体）組成物などの薄膜の成膜を行うスパッタリング方法、およびこれを実施するために用いられるスパッタリング装置に関するものである。
【背景技術】
【０００２】
従来より、圧電膜、絶縁膜、誘電体膜等の薄膜を成膜するために、プラズマを用いた気相成長法により成膜するスパッタリング方法やこれを実施するスパッタリング装置が用いられている。このようなスパッタリング方法および装置では、高真空中でプラズマ放電により生成される高エネルギのＡｒイオン等のプラズマイオンをターゲットに衝突させて、ターゲットの構成元素を放出させ、放出されたターゲットの構成元素を基板の表面に蒸着させることにより、基板上に薄膜を形成している。
【０００３】
スパッタリング方法および装置においては、良質な薄膜を形成するために、真空容器内に設けられたスパッタ電極と対向する位置に配置された基板電極に保持された基板の表面に所定の電位を与えてスパッタリングを行っている。
このようなスパッタリング方法および装置で作製される薄膜デバイスにおいては、薄膜内の膜厚、組成および結晶相などを制御し、面内特性のばらつきを押さえることが求められる。
【０００４】
このため、スパッタリング装置で薄膜を成膜する場合には、プラズマの状態を均一化させることで、面内を均一にすることが求められる（例えば、特許文献１、２、３、４および５参照）。
特許文献１では、膜厚分布や薄膜の膜組成を均一にするために、ターゲット近傍に磁場を形成するためのマグネットとして、極性や強さを制御できる電磁石を用いて、形成される磁場を制御することにより、異常放電がない均一なプラズマを生成し、ターゲット面内での全面均一エロージョンを実現する技術が開示されている。このように、均一なプラズマを生成するために、ターゲット（カソード）側に工夫することは、良く知られている。
【０００５】
ところで、金属ではなく、絶縁物（絶縁体・誘電体・焦電体・圧電体）を成膜する場合は、金属の場合よりさらに、プラズマの均一性が要求されることが知られている。
このため、例えば、特許文献２では、スパッタリング装置の装置側壁の電位に工夫を加えている。特許文献２には、スパッタリング装置で絶縁膜を成膜する場合、側壁を絶縁膜付着とともに電位を制御することで、プラズマを制御し、均一な組成を有する絶縁膜を生成する方法が記載されている。
【０００６】
また、上記ターゲット側の工夫や装置側壁の電位の工夫に対し、成膜基板付近のプラズマ状態を制御することで、絶縁膜の成膜を均一化することも試みられている。
特許文献３では、成膜基板とスパッタリング装置とを絶縁することで、均一のプラズマにし、膜中の組成分布が均一な絶縁膜を作製する技術が公開されている。
しかしながら、特許文献１、２および３に開示された技術は、それぞれの点から膜質の改善を図っているが、これだけでは膜質をより均一化するのは不十分であり、そのため、成膜基板付近のマスク・冶具などを工夫することがなされている。
【０００７】
特許文献４では、成膜基板付近に設置したマスクを、フローティング電位にしたり、アースに落したり、両者を組合せることで、適切な成膜条件を選択する技術が開示されている。具体的には、成膜マスク（成膜冶具）として、アース電位に接続されたアースマスクと、アース電位から絶縁されたフローティングマスクと、アース電位に接続された部分とアース電位から絶縁された部分とを備えるプラズマ制御マスクとで構成し、プラズマ制御マスクのアース電位に接続された部分とアース電位から絶縁されたフローティング部分との量を調節して、最適な成膜条件としている。
【０００８】
また、特許文献５では、被処理基板を保持する基板保持部材と、これに併設され、かつ装置本体との間に絶縁性部材を介して配置された防着部材とを等電位にし、かつフローティングすることにより、異常放電を抑制し、成膜レートを向上させるとともに、膜厚均一性が向上できる技術が開示されている。また、特許文献５では、上述した基板保持部材と防着部材とを等電位にするに加え、防着部材の電位を接地あるいはフローティングに切り替えることにより、絶縁膜と導電膜との膜の種類に応じて電位状態を変えることができるので、上記効果を膜の種類に応じて達成することができる技術を開示している。
【０００９】
【特許文献１】特開平６−４１７４０号公報
【特許文献２】特開２００７−４２９１９号公報
【特許文献３】特開平７−２３１０４５号公報
【特許文献４】特開２００１−３３５９３０号公報
【特許文献５】特開２００６−８３４５９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献４においては、アース部分とフローティング部分を適度な割合にする旨の記載があるが、特に理屈がなく試行錯誤により、最適条件を定めている。そのため、側壁に絶縁物がついたり、ターゲット材料が変化したりといったプラズマ状態の変化に応じて、その度に、試行錯誤を繰り返す必要があるという問題がある。また、特許文献４に開示の技術は、均一な膜厚の薄膜を形成するものであるが、薄膜の電気的特性などの膜質の均一性、例えば、絶縁膜などの絶縁特性の均一性、特に、面内均一性などについては、全く考慮されていないという問題がある。
【００１１】
また、特許文献５に関しては、膜厚が均一になることは記載されているが、特許文献４と同様に、薄膜の電気的特性などの膜質、例えば、絶縁膜などの絶縁特性など、絶縁膜の端部の電気特性がどのようになるかといったより細かいところまでは検討されておらず、不十分であるという問題がある。すなわち、特許文献５に開示の技術は、基板保持部材と防着部材とを等電位にすることにより、両者の間の異常放電の発生を防止して、成膜速度を低下させず、膜厚分布を均一にする技術に過ぎず、薄膜の電気的特性などの膜質の均一性、例えば、絶縁膜などの絶縁特性の均一性、特に、面内均一性などについては、全く考慮されていないという問題がある。
【００１２】
本発明の目的は、上記従来技術の問題点を解消し、膜質のばらつきや組成ずれがなく、電気的特性などの膜特性の均一性、特に面内均一性に優れた高品質な絶縁膜や導電体膜などの薄膜、例えば絶縁特性の均一性、特に面内均一性に優れた絶縁膜などの薄膜を成膜することができるスパッタリング方法および装置を提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明者らは、上記目的を達成するために、上記特許文献１〜５を始めとして多くの従来技術を検討し、このような膜特性に優れた高品質な薄膜を成膜することができるスパッタリング方法およびスパッタリング装置について、鋭意研究を重ねた結果、上記特許文献４および５の技術のみでは、絶縁特性や電気的特性などの膜特性が均一にならないということを見出した。すなわち、本発明者等は、特許文献４および５では共に、基板周辺部の電位については考慮されているものの、成膜基板と周辺部との電位の関係について考えられていないことが、絶縁特性や電気的特性などの膜特性が均一にならない原因であり、特に、特許文献５のように、被処理基板としてシリコン基板のような半導体基板に薄膜を成膜する場合に、膜厚を均一化や成膜速度の向上には、基板保持部材と防着部材とを等電位にして、両者の間の異常放電の発生を防止するだけで十分であるが、表面に導電性を有する成膜基板の導電性の表面に圧電幕等の絶縁膜を形成する場合には、これだけでは不十分であり、膜特性を均一にできないことを知見するとともに、膜特性を均一にするには、導電性の表面を有する成膜基板の外側に、導電性の表面と等電位である等電位表面を持つ等電位表面形成部材を設置する必要があることを知見し、本発明に至ったものである。
【００１４】
すなわち、本発明の第１の態様は、少なくとも１面に導電性の表面を有する成膜基板に薄膜を成膜するスパッタリング方法であって、前記成膜基板の外側に、この成膜基板の前記導電性の表面と等電位である等電位表面を持つ等電位表面形成部材を設置して、前記成膜基板の前記導電性の表面上に前記薄膜を作製することを特徴とするスパッタリング方法を提供するものである。
【００１５】
ここで、前記成膜基板の外側において、前記等電位表面形成部材の前記等電位表面の面積が、前記成膜基板の前記導電性の表面の面積の４０％以上であるのが好ましく、また、より好ましくは、７０％以上であるのが良く、また、最も好ましくは、１５０％以上であるのが良い。
また、前記等電位表面形成部材が、前記等電位表面に付着している絶縁膜の厚みが１０μｍ以下の部材であるのが好ましく、また、最も好ましくは、前記等電位表面に絶縁膜が付着していない部材であるのが良い。
また、前記等電位表面形成部材の前記等電位表面に付着する絶縁膜の厚みが、０または１０μｍ以下である間に、前記成膜基板の前記導電性の表面上に前記膜を作製するのが好ましい。
【００１６】
また、前記膜を作製する成膜材料が、絶縁体であるのが好ましく、また、より好ましくは、チタン酸鉛もしくはジルコン酸鉛を含むのが良い。
また、前記成膜基板が、導電性基板であるのが好ましい。
また、前記成膜基板の前記導電性の表面と、前記等電位表面形成部材の前記等電位表面とが、導通しているのが好ましい。
また、前記等電位表面形成部材は、前記等電位表面が前記成膜基板の前記導電性の表面より、前記膜を作製する成膜材料に近い側に在るまたは来るように、設置されるのが好ましい。
【００１７】
また、上記目的を達成するために、本発明の第２の態様は、真空容器と、この真空容器内に設けられ、スパッタリング用のターゲット材を保持するスパッタ電極と、このスパッタ電極に接続され、前記スパッタ電極に高周波を印加する高周波電源と、前記真空容器内の、前記スパッタ電極と対向する位置に離間して配置され、前記ターゲット材の成分による薄膜が成膜され、少なくとも１面に導電性の表面を有する成膜基板を保持する基板ホルダと、前記基板ホルダに保持される前記成膜基板の外側に設置される前記等電位表面形成部材とを有し、前記等電位表面形成部材は、前記成膜基板の前記導電性の表面と等電位である等電位表面を持ち、前記薄膜は、前記成膜基板の前記導電性の表面上に作製されることを特徴とするスパッタリング装置を提供するものである。
【００１８】
ここで、前記等電位表面形成部材は、前記成膜基板の外側における前記等電位表面の面積が、前記成膜基板の前記導電性の表面の面積の４０％以上であるのが好ましく、また、より好ましくは、７０％以上であるのが良く、また、最も好ましくは、１５０％以上であるのが良い。
また、前記成膜基板は、導電性基板であるのが好ましい。
また、前記成膜基板の前記導電性の表面と、前記等電位表面形成部材の前記等電位表面とは、導通しているであるのが好ましい。
【００１９】
また、前記等電位表面形成部材は、前記等電位表面に付着している絶縁膜の厚みが１０μｍ以下の部材であるのが好ましく、また、最も好ましくは、前記等電位表面に絶縁膜が付着していない部材であるのが良い。
また、前記等電位表面形成部材は、前記等電位表面に付着する絶縁膜の厚みが０または１０μｍ以下であるのが好ましい。
また、前記膜を作製する成膜材料が、絶縁体であるのが好ましい。
また、前記膜を作製する成膜材料が、チタン酸鉛もしくはジルコン酸鉛を含むのが好ましい。
また、前記等電位表面形成部材は、前記等電位表面が前記成膜基板の前記導電性の表面より前記スパッタ電極に近い側に在るまたは来るように、設置されるのが好ましい。
【発明の効果】
【００２０】
本発明の第１および第２の態様によれば、膜質のばらつきや組成ずれがなく、電気的特性などの膜特性の均一性、特に、面内均一性に優れた高品質な絶縁膜や導電体膜などの薄膜、例えば絶縁特性の均一性、特に、面内均一性に優れた絶縁膜などの薄膜を成膜することができるという効果を奏する。
特に、膜質のばらつきや組成ズレがなく、ＰＺＴ等のＰｂ含有ペロブスカイト型酸化物からなり、パイロクロア相の少ないペロブスカイト結晶が安定的に成長し、しかもＰｂ抜けが安定的に抑制され、絶縁特性の均一性、特に、面内均一性に優れた圧電膜を成膜することができるという効果を奏する。
【発明を実施するための最良の形態】
【００２１】
以下に、本発明の第１の態様に係るスパッタリング方法および本発明の第２の態様に係るスパッタリング装置について、添付の図面に示す好適な実施形態に基づいて詳細に説明する。
図１は、本発明のスパッタリング方法を実施する本発明のスパッタリング装置の一実施形態の装置構成を概念的に示す概略断面図である。以下では、薄膜として圧電膜を成膜するスパッタリング装置を代表例として説明するが、本発明はこれに限定されないのはいうまでもない。
【００２２】
同図に示すように、本発明のスパッタリング装置１０は、少なくとも１面に導電性の表面を有する成膜基板（以下、単に基板という）ＳＢの導電性の表面ＳＢａ上に、絶縁膜、誘電体膜などの薄膜、特に圧電膜を成膜するための、すなわち、基板ＳＢの導電性の表面ＳＢａ上にプラズマを用いた気相成長法（スパッタリング）により圧電膜などの絶縁性薄膜を成膜し、圧電素子などの薄膜デバイスを製造するＲＦスパッタリング装置であって、ガス導入管１２ａおよびガス排出管１２ｂを備える真空容器１２と、この真空容器（真空チャンバともいう）１２内に設けられ、スパッタリング用のターゲット材ＴＧを保持し、プラズマを発生させるスパッタ電極（カソード電極）１４と、このスパッタ電極１４に接続され、スパッタ電極１４に高周波を印加する高周波電源１６と、真空容器１２内の、スパッタ電極１４と対向する位置に配置され、ターゲット材ＴＧの成分による薄膜が成膜される基板ＳＢを保持する基板ホルダ１８と、基板ホルダ１８に保持される基板ＳＢの外側に設置され、基板ＳＢの導電性の表面ＳＢａと等電位である等電位表面２０ａを持つ等電位表面形成部材２０とを有する。
【００２３】
真空容器１２は、スパッタリングを行うために所定の真空度を維持する、鉄、ステンレス、アルミニウム等で形成される気密性の高い容器であって、図示例においては、接地され、その内部に成膜に必要なガスを導入するガス導入管１２ａおよび真空容器１２内のガスの排気を行うガス排出管１２ｂが取り付けられている。ガス導入管１２ａから真空容器１２内に導入されるガスとしては、アルゴン（Ａｒ）、または、アルゴン（Ａｒ）と酸素（Ｏ２）の混合ガス等を用いることができる。ガス導入管１２ａは、これらのガスの供給源（図示せず）に接続されている。一方、ガス排出管１２ｂは、真空容器１２内を所定の真空度にすると共に、成膜中にこの所定の真空度に維持するために、真空容器１２内のガスを排気するため、真空ポンプ等の排気手段に接続されている。
なお、真空容器１２としては、スパッタリング装置で利用される真空チャンバ、ベルジャー、真空槽などの種々の真空容器を用いることができる。
【００２４】
スパッタ電極１４は、真空容器１２の内部の上方に配置され、その表面上（図中、上面）に成膜する圧電膜などの薄膜の組成に応じた組成のターゲット材ＴＧを装着し、保持するようになっており、高周波電源１６に接続されている。
高周波電源１６は、真空容器１２内に導入されたＡｒなどのガスをプラズマ化させるための高周波電力（負の高周波）をスパッタ電極１４に供給するためのものであり、その一方の端部がスパッタ電極１４に接続され、他方の端部が接地されている。なお、高周波電源１６がスパッタ電極１４に印加する高周波電力は、特に制限的ではなく、例えば１３．６５ＭＨｚ、最大５ｋＷ、あるいは、最大１ｋＷの高周波電力などを挙げることができるが、例えば５０ｋＨｚ〜２ＭＨｚ、２７．１２ＭＨｚ、４０．６８ＭＨｚ、６０ＭＨｚ、１ｋＷ〜１０ｋＷの高周波電力を用いるのが好ましい。
【００２５】
スパッタ電極１４は、高周波電源１３からの高周波電力（負の高周波）の印加により放電して、真空容器１２内に導入されたＡｒなどのガスをプラズマ化し、Ａｒイオン等のプラスイオンを生成させる。したがって、スパッタ電極１４は、カソード電極またはプラズマ電極と呼ぶこともできる。
こうして生成されたプラスイオンは、スパッタ電極１４に保持されたターゲット材ＴＧをスパッタする。このようにして、プラスイオンにスパッタされたターゲット材ＴＧの構成元素は、ターゲット材ＴＧから放出され、中性あるいはイオン化された状態で、対向離間配置された基板ホルダ１８に保持された基板ＳＢ上に蒸着される。
こうして、詳細は後述するが、図中に点線で示すように、真空容器１２の内部にＡｒイオン等のプラスイオンやターゲット材ＴＧの構成元素やそのイオンなどを含むプラズマ空間Ｐが形成される。
【００２６】
基板ホルダ１８は、真空容器１２の内部の上方に、スパッタ電極１４と対向する位置に離間して配置され、スパッタ電極１４に保持されたターゲット材ＴＧの構成元素（成分）が蒸着され、圧電膜などの薄膜が成膜される基板ＳＢを保持、すなわち図中上面から支持するためのものである。なお、基板ホルダ１８は、真空容器１２の内部の上方に取り付けられる基部１８ａと、基部１８ａに取り付けられ、基板ＳＢの外径より大きい外径を持つ基板取付台１８ｂと、基板取付台１８ｂに取り付けられ、先端（図中下端）が内側に折れ曲がった複数のＬ字状の基板保持部材１８ｃとを有し、基板ＳＢの導電性表面ＳＢａがターゲット材ＴＧ（スパッタ電極１４）の側に向くように、基板保持部材１８ｃの先端のＬ字に折れ曲がった部分（以下、Ｌ字部という）１８ｄに基板ＳＢの導電性表面ＳＢａが載置される。
なお、基板ホルダ１８は、基板保持部材１８ｃによって基板ＳＢを保持するものに限定されず、基板取付台１８ｂに設けられた静電チャック等によって基板ＳＢを静電吸着するものであっても良い。
【００２７】
なお、基板ホルダ１８（の基板取付台１８ｂ）は、基板ＳＢの成膜中に、基板ＳＢを所定温度に、加熱しかつ維持するためのヒータ（図示せず）を備えている。
ここで、本発明のスパッタリング装置１０においては、特に、絶縁膜を形成する場合には、基板ＳＢが接地電位になっていない、したがって、基板ホルダ１８に保持される基板ＳＢが、接地電位になっていない構造であることが好ましい。すなわち、スパッタリング装置１０では、基板ＳＢ、したがって、基板ホルダ１８の電位がフローティング電位となる構造であるのが好ましい。したがって、基板ホルダ１８の基部１８ａは、特に、絶縁膜を形成する場合には、絶縁性であるのが好ましい。また、基板ホルダ１８の基板保持部材１８ｃは、導電性であるのが好ましい。
なお、基板ホルダ１８に装着される基板ＳＢのサイズは、特に制限的ではなく、通常の６インチサイズの基板であっても、５インチや、８インチのサイズの基板であってもよいし、５ｃｍ角のサイズの基板であってもよい。
【００２８】
等電位表面形成部材（以下、単に、等電位板ともいう）２０は、本発明の最も特徴とする部分であって、基板ホルダ１８の基板保持部材１８ｃの先端のＬ字部１８ｄの外側、すなわちターゲット材ＴＧ（スパッタ電極１４）の側に取り付けられるドーナツ状の金属製の板状部材であって、基板保持部材１８ｃの内側包絡線（包絡円）と一致する、もしくはその外側に位置する中心開口２０ｂを持つ。また、等電位板２０は、基板ＳＢの外側に、かつスパッタ電極１４の側に、配置または設置され、基板ＳＢの導電性の表面ＳＢａと等電位である等電位表面２０ａを有する。
なお、等電位板２０は、基板ホルダ１８の基板保持部材１８ｃに取り付けられるものに限定されず、基板取付台１８ｂに直接取り付けられ、基板保持部材１８ｃの先端のＬ字部１８ｄに接触されまたは接続され、もしくは、基板保持部材１８ｃに保持された基板ＳＢに直接接触され、または接続されるように構成されていても良い。
また、等電位板２０と基板ＳＢとを直接接触させる場合、または基板ホルダ１８の基板保持部材１８ｃを介して３者を接触させる場合には、接触圧を上げ、接触抵抗の影響を減らすようにするのが好ましい。
また、基板ホルダ１８が、基板取付台１８ｂに設けられた静電チャック等によって基板ＳＢを静電吸着する場合には、等電位板２０を、基板取付台１８ｂに直接取り付け、静電吸着された基板ＳＢに直接接触されまたは接続するように構成されていても良いし、静電吸着された基板ＳＢに直接取り付けるものであっても良い。
【００２９】
ここで、等電位表面形成部材２０に形成される等電位表面２０ａの面積は、等電位である基板ＳＢの導電性の表面ＳＢａの面積の４０％以上であるのが好ましく、より好ましくは７０％以上であるのが良く、最も好ましくは１５０％以上であるのが良い。
その理由は、例えば、後述する実験１から明らかなように、面積割合が４０％以上では、等電位表面２０ａがない場合に比べ、確実に、ペロブスカイト構造のチタン酸ジルコン酸鉛（ＰＺＴ）のような圧電膜を成膜することができるからであり、また、後述する実験４および５の強誘電ヒステリシス測定から明らかなように、７０％以上では、中央と端部での分極値の比の値が１．０と見積もられるからであり、中央と端部とで変化がないと考えられるからであり、また、１５０％以上では、後述する実験２〜５、特に、実験５から明らかなように、成膜回数を繰り返しても、分極値の比が大きくならず、１．０と見積もられるからである。
【００３０】
本発明においては、基板ＳＢの外側に、かつスパッタ電極１４の側に、基板ＳＢの導電性の表面ＳＢａと等電位である等電位表面２０ａを形成することにより、基板ＳＢの導電性の表面ＳＢａ上に、膜質のばらつきや組成ずれがなく、絶縁特性、電気的特性などの膜特性の均一性、特に面内均一性に優れた高品質な絶縁膜や導電体膜などの薄膜を成膜することができる。
この理由は、完全に解明されているわけではないが、本発明者らには、以下のように考えることができる。
ここで、図１に示すスパッタリング装置１０において、基板ＳＢを導電性基板とし、その導電性基板ＳＢだけを設置してスパッタリングした場合、基板ＳＢの周囲が基板ＳＢと等電位でないために、例えば、放電を起こしているＡｒ+のようなイオンの動きが、大きくことなることが考えられる。
【００３１】
一方、特許文献４および５で問題にしているように、プラズマ電位と基板電位の差が大きい場合は、Ａｒ+が成膜した膜にぶつかり、逆スパッタを起こす。そのため、逆スパッタが大きいところでは成膜レートが低く、逆スパッタが抑制されている部分では、成膜レートが高いと考えられる。そのため、基板面内で電位の差がある場合、膜厚むらができると考えられる。すなわち、特許文献４および５で解決しているのは、この膜厚むらの課題であると考えられる。
また、等電位面を設けた場合でも、その面積が小さい場合には、または十分に大きくない場合は、その効果があっても、小さく、やはり、Ａｒ+のようなイオンの基板表面への動きが、中央付近と端部で違うためと考えられる。したがって、本発明においては、等電位表面形成部材２０に形成される等電位表面２０ａの面積は、等電位である基板ＳＢの導電性の表面ＳＢａの面積の４０％以上であるのが好ましく、より好ましくは７０％以上であるのが良く、最も好ましくは１５０％以上であるのが良い。
【００３２】
例えば、チタン酸ジルコン酸鉛（ＰＺＴ）のような圧電膜を成膜する際に、上述のような膜厚むらができない程度の電位差においても、基板電位の差が基板面内で違った場合、鉛のようなスパッタ率の大きい元素から選択的にスパッタリングされるので、鉛の量が異なってくると考えられる。そのため、基板の周囲に等電位面を設置しない場合は、全体的に逆スパッタリングが大きくて、鉛の抜けが大きいので、ペロブスカイト構造を維持できず、パイロクロア構造になってしまうと考えられる。
一方、等電位面を設置した場合でも、その面積が小さい場合は、特に、成膜初期に、やはり、少なくても、鉛抜けが起こるために、膜全体の組成や結晶相は同じであるが、電気特性に差が生じると考えられる。したがって、上述のように、本発明においては、等電位表面形成部材２０に形成される等電位表面２０ａの面積は、等電位である基板ＳＢの導電性の表面ＳＢａの面積の４０％以上であるのが好ましく、より好ましくは７０％以上であるのが良く、最も好ましくは１５０％以上であるのが良い。
【００３３】
ところで、このような本発明の技術は、スパッタ膜のプラズマを均一化することで逆スパッタリングを制御し、均一化するというものであるから、どのような材料にも適用することができる。
しかし、等電位面との導通は、成膜する材料が金属や導電体の場合は、容易に取ることができ、成膜する物質が絶縁体の場合は、等電位面が接触を考慮しないと容易に導通が取れなくなることから、絶縁体（絶縁体・誘電体・強誘電体・圧電体・焦電体）などの材料に用いることがより好ましい。
【００３４】
また、絶縁体でなくても、逆スパッタリングによって組成の変化が著しい材料などの場合には、面内分布が大きくなることから、スパッタ率が高い、鉛やビスマスや亜鉛などを含む物質の場合に有効である。例えば、チタン酸鉛もしくはジルコン酸鉛を含むチタン酸ジルコン酸鉛（ＰＺＴ）や、その類似物質、ＰＬＺＴ、ＰＴなどや、その元素置換体、ＢＬＳＦと呼ばれるビスマス系誘電体、ＢｉＦｅＯ３のようなマルチフェロイック材料、Ｂｉ系超伝導体、ＩＧＺＯなどの、Ｚｎ含有の半導体などに、より好ましく応用することができる。
特に、鉛が抜けると、容易にパイロクロア相となり、強誘電性がなくなってしまうＰＺＴ系材料に好ましく用いることができる。
【００３５】
また、本発明において用いられる成膜基板としては、少なくとも１面に導電性の表面を有しており、その１つの導電性の表面に、上述のような成膜材料を成膜することができればどのような基板でも良く、例えば、金属箔や金属基板、導電性セラミックス基板などの導電体や導電性基板や、シリコンやＳｉＯ２や、ガラス基板や、セラミックス基板などの絶縁性基板や半導性基板の上に片面（１面）または両面に導電性を付与した基板、例えば絶縁性基板や半導性基板の上に導電性の材料を、たとえば、電極として成膜した基板などを用いることができる。すなわち、本発明は、導電体や導電性基板そのものに成膜する場合も、絶縁性基板や半導性基板の上に導電性の材料を電極として成膜した基板を用いる場合にも適用できる。
【００３６】
図示例の装置においては、等電位表面形成部材２０の等電位表面２０ａは、等電位である基板ＳＢの導電性の表面ＳＢａより、スパッタ電極１４の側に配置または設置されているのが好ましい。
その理由は、等電位表面形成部材２０の等電位表面２０ａを真空チャンバ１２の内壁面の側に形成した場合、Ａｒ+のようなイオンの基板表面への動きが、中央付近と端部で違うためと考えられるからである。
なお、等電位表面形成部材２０は、単一の部材であっても、複数の部材から形成されていても良く、また、等電位表面形成部材２０の表面に形成される等電位表面２０ａは、1つの面を形成するものでも、段差のある複数の面で形成されるものであっても良い。
【００３７】
ここで、等電位表面形成部材２０の、スパッタ電極１４の側に、等電位表面２０ａを形成する方法は、特に制限的ではなく、基板ＳＢの導電性表面ＳＢａと等電位となる面を形成できれば、どのようにしても良く、例えば、基板ホルダ１８の基板保持部材１８ｃの先端の少なくともＬ字部１８ｄの一部、例えば、全部、先端のＬ字部１８ｄもしくは先端のＬ字部１８ｄ一部を金属などの導電性部材で形成し、基板ＳＢの導電性表面ＳＢａと金属製の等電位板２０とを基板保持部材１８ｃの導電性の先端のＬ字部１８ｄを介して導通させるように構成しても良いし、基板保持部材１８ｃの先端のＬ字部１８ｄが導電性でない場合には、等電位板２０を基板ホルダ１８の基板保持部材１８ｃに取り付けるとともに、基板保持部材１８ｃの内側において等電位板２０を基板ＳＢの導電性表面ＳＢａとを接触させ、または電気的に接続して、導通させるようにしても良い。
なお、本発明において、等電位板２０の当電位表面２０ａと基板ＳＢの導電性表面ＳＢａとが等電位とするために、両者を導通させるとは、両表面を接触させた時、両表面を導電性部材で接続した時、または、等電位板２０と基板ＳＢとを導電性部材で接続した時、両表面間の抵抗が、数Ω、すなわち、１０Ω以下、好ましくは、５Ω以下、より好ましくは１Ω以下であることをいう。
【００３８】
また、図示例のスパッタリング装置１０では、等電位表面形成部材２０の等電位表面２０ａに絶縁膜が付着していると、あるいは成膜を繰り返し続けると、真空チャンバ１２内に設置されている等電位板２０の等電位表面２０ａに絶縁膜が付着すると、等電位板２０の等電位表面２０ａが等電位面としての機能が低下してしまい、絶縁膜の厚みが厚くなると、等電位面として機能しなくなってしまう。
したがって、本発明においては、等電位板２０は、その等電位表面２０ａに付着している絶縁膜の厚みが１０μｍ以下であるのが好ましく、より好ましくは、６μｍ以下であるのが良く、さらに好ましくは、４μｍ以下であるのが良く、最も好ましくは、等電位表面２０ａに絶縁膜が付着していない部材であるのが良い。
この理由は、後述する実験５から明らかなように、成膜回数を繰り返して、絶縁膜の厚みが１０μｍを超えると、等電位表面２０ａが等電位面として機能しなくなってしまうからである。
【００３９】
ここで、本発明のスパッタリング方法およびスパッタリング装置においては、成膜回数を繰り返していると、真空チャンバ１２内に設置されている等電位表面形成部材２０の等電位表面２０ａに付着する絶縁膜の厚みが厚くなり、等電位板２０の等電位表面２０ａが等電位面として機能しなくなってしまい、高品質の絶縁膜ができなくなり、歩留まりが悪くなってしまう。このため、真空チャンバ１２内に設置されている等電位表面形成部材２０の等電位表面２０ａに付着する絶縁膜の厚みが、０または１０μｍ以下である間に、すなわち、１０μｍを超えない間に、成膜基板ＳＢの導電性の表面ＳＢａ上に薄膜を作製するのが好ましい。なお、等電位表面２０ａ上の絶縁膜の厚みが、６μｍ以下である間がより好ましく、４μｍ以下である間がさらに好ましく良く、０である間が最も好ましい。
【００４０】
本発明のスパッタリング装置は、基本的に、以上のように構成されるものであり、以下に、その作用および本発明のスパッタリング方法について説明する。
図２は、本発明のスパッタリング方法の一例を示すフローチャートである。
まず、図２に示すように、ステップＳ１０で、図１に示すスパッタリング装置１０において、真空容器１２内に設けられたスパッタ電極１４にスパッタリング用のターゲット材ＴＧを装着して保持させるとともに、真空容器内において、スパッタ電極１４と対向する位置に離間して配置され、等電位表面形成部材２０が取り付けられた基板ホルダ１８に圧電膜などの薄膜を成膜する導電性表面ＳＢａを持つ基板ＳＢを装着して保持させる。
なお、このとき、ステップＳ１２として、基板ホルダ１８に装着された基板ＳＢの導電性表面ＳＢａと基板ホルダ１８の基板保持部材１８ｃの先端のＬ字部１８ｄに取り付けられた等電位板２０の当電位表面２０ａとがテスタ等で計測して導通していることを確認する。なお、このステップＳ１０とＳ１２とは、同時に行っても良いし、逆に、ステップＳ１２を先に、ステップＳ１０を後に行っても良い。
【００４１】
この後、ステップＳ１４において、真空容器１２内が所定に真空度になるまでガス排出管１２ｂから排気し、所定の真空度を維持するように排気し続けながら、ガス導入管１２ａからアルゴンガス（Ａｒ）などのプラズマ用ガスを所定量づつ供給し続ける。これと同時に、ステップＳ１６において、高周波電源１６からスパッタ電極１４に高周波（負の高周波電力）を印加して、スパッタ電極１４を放電させて、真空容器１２内に導入されたＡｒなどのガスをプラズマ化し、Ａｒイオン等のプラスイオンを生成させ、プラズマ空間Ｐが形成される。
次いで、ステップＳ１８において、こうして形成されたプラズマ空間Ｐ内のプラスイオンは、スパッタ電極１４に保持されたターゲット材ＴＧをスパッタし、スパッタされたターゲット材ＴＧの構成元素は、ターゲット材ＴＧから放出され、中性あるいはイオン化された状態で、対向離間配置された基板ホルダ１８に保持された基板ＳＢ上に蒸着され、成膜が開始される。
【００４２】
成膜中のプラズマのエネルギを制御し、基板電位を所定のフローティング電位に保つことにより、逆スパッタの防止による膜の高品質化、組成ズレの制御、および成膜の再現性向上を図ることができ、一定の品質の良質な、すなわち膜質の変化のない高品質な圧電膜などの薄膜を成膜することができる（ステップＳ２０）。
なお、本発明において、ステップＳ１０〜ステップＳ２０までの成膜を繰り返し行う場合には、１回の成膜において、基板ＳＢの導電性表面ＳＢａに形成される薄膜の厚みを考慮し、成膜中に等電位板２０の当電位表面２０ａに形成された薄膜の厚みが１０μｍを超えないように繰り返す必要がある。この際、成膜中に等電位板２０の当電位表面２０ａに形成された薄膜の厚みが１０μｍを超えていないことが確認できる場合には、ステップＳ１２の基板ＳＢの導電性表面ＳＢａと等電位板２０の当電位表面２０ａとの導通の確認は行わなくても良い。
【００４３】
次に、本発明のスパッタリング方法による成膜方法において、好ましいその他の成膜条件に説明する。
本発明のスパッタリングによる成膜方法における成膜条件は、成膜温度Ｔｓ（℃）と、成膜時のプラズマ中のプラズマ電位Ｖｓ（Ｖ）と基板のフローティング電位Ｖｆ（Ｖ）との差であるＶｓ−Ｖｆ（Ｖ）と、成膜される前記膜の特性との関係に基づいて決定されるのが好ましい。
ここで、前記関係が求められる前記膜の特性としては、膜の結晶構造および／または膜組成が挙げられる。
【００４４】
図３は、図１に示すスパッタリング装置における成膜中の様子を模式的に示す説明図である。
図３に模式的に示すように、スパッタ電極１４の放電により真空容器１２内に導入されたガスがプラズマ化され、Ａｒイオン等のプラスイオンＩｐが生成し、スパッタ電極１４と基板ホルダ１８との間、すなわち、スパッタ電極１４に保持されたターゲット材ＴＧと基板ホルダ１８に保持された基板ＳＢとの間にプラズマ空間Ｐが生成される。生成したプラスイオンＩｐはターゲット材ＴＧをスパッタする。プラスイオンＩｐにスパッタされたターゲット材ＴＧの構成元素Ｔｐは、ターゲット材ＴＧから放出され中性あるいはイオン化された状態で基板ＳＢに蒸着される。
このとき、基板ＳＢの外側、かつターゲット材ＴＧ側の導電性表面ＳＢａには、等電位板２０が基板ＳＢと導通するように取り付けられているので、真空容器１２内のプラスイオンＩｐの導電性表面ＳＢａへの動きは、基板ＳＢの導電性表面ＳＢａの中央でも端部でも変わらないので、ターゲット材ＴＧから放出され中性あるいはイオン化されたターゲット材ＴＧの構成元素Ｔｐは、導電性表面ＳＢａに中央でも端部でも均等に蒸着される。このため、得られる蒸着薄膜は、膜質が均一な高品質の膜となると考えられる。
【００４５】
プラズマ空間Ｐの電位は、プラズマ電位Ｖｓ（Ｖ）となる。本発明では、通常、基板ＳＢは、絶縁体であり、かつ、電気的にアースから絶縁されている。したがって、基板ＳＢはフローティング状態にあり、その電位はフローティング電位Ｖｆ（Ｖ）となる。ターゲット材ＴＧと基板ＳＢとの間にあるターゲット材ＴＧの構成元素Ｔｐは、プラズマ空間Ｐの電位と基板ＳＢの電位との電位差Ｖｓ−Ｖｆの加速電圧分の運動エネルギーを持って、成膜中の基板ＳＢに衝突すると考えられる。
【００４６】
プラズマ電位Ｖｓおよびフローティング電位Ｖｆは、ラングミュアプローブを用いて測定することができる。プラズマＰ中にラングミュアプローブの先端を挿入し、プローブに印加する電圧を変化させると、例えば、図４に示すような電流電圧特性が得られる（小沼光晴著、「プラズマと成膜の基礎」ｐ.90、日刊工業新聞社発行）。この図４では、電流が０となるプローブ電位がフローティング電位Ｖｆである。この状態は、プローブ表面へのイオン電流と電子電流の流入量が等しくなる点である。絶縁状態にある金属の表面や基板表面はこの電位になっている。プローブ電圧をフローティング電位Ｖｆより高くしていくと、イオン電流は次第に減少し、プローブに到達するのは電子電流だけとなる。この境界の電圧がプラズマ電位Ｖｓである。
プラズマ空間Ｐと基板ＳＢとの電位差Ｖｓ−Ｖｆは、基板ＳＢとターゲット材ＴＧとの間にアースを設置するなどして変えることもできるが、基板ＳＢの基板電位であるフローティング電位Ｖｆを調整することにより変えることもできる。
【００４７】
プラズマを用いるスパッタリングにおいて、成膜される膜の特性を左右するファクタとしては、成膜温度、基板の種類、基板に先に成膜された膜があれば下地の組成、基板の表面エネルギー、成膜圧力、雰囲気ガス中の酸素量、投入電極、基板／ターゲット間距離、プラズマ中の電子温度および電子密度、プラズマ中の活性種密度および活性種の寿命等が考えられる。
本発明者らは、多々ある成膜ファクタの中で、成膜される膜の特性は、成膜温度Ｔｓと電位差Ｖｓ−Ｖｆとの２つのファクタに大きく依存することを見出し、これらファクタを好適化することにより、良質な膜を成膜できることを見出している。すなわち、成膜温度Ｔｓを横軸にし、電位差Ｖｓ−Ｖｆを縦軸にして、膜の特性をプロットすると、ある範囲内において良質な膜を成膜できることを見出している（図５参照）。
【００４８】
電位差Ｖｓ−Ｖｆが基板ＳＢに衝突するターゲット材ＴＧの構成元素Ｔｐの運動エネルギーに相関することを述べた。下記式に示すように、一般に運動エネルギーＥは温度Ｔの関数で表されるので、基板ＳＢに対して、電位差Ｖｓ−Ｖｆは温度と同様の効果を持つと考えられる。
Ｅ＝１／２ｍｖ２＝３／２ｋＴ
（式中、ｍは質量、ｖは速度、ｋは定数、Ｔは絶対温度である。）
電位差Ｖｓ−Ｖｆは、温度と同様の効果以外にも、表面マイグレーションの促進効果、弱結合部分のエッチング効果などの効果を持つと考えられる。
【００４９】
特開２００４−１１９７０３号公報には、スパッタリング法により圧電膜を成膜する際に、圧電膜にかかる引張応力を緩和するために、基板にバイアスを印加することが提案されている。基板にバイアスを印加することは、基板に突入するターゲットの構成元素のエネルギ量を変えていることになる。しかしながら、特開２００４−１１９７０３号公報には、プラズマ電位Ｖｓ、およびプラズマ電位Ｖｓとフローティング電位Ｖｆとの差である電位差Ｖｓ−Ｖｆについて記載されていない。
【００５０】
通常、従来のスパッタリング装置などの成膜装置では、プラズマ空間Ｐと基板ＳＢとの電位差Ｖｓ−Ｖｆは、装置の構造によって略決まり、大きく変えることができないので、従来は、電位差Ｖｓ−Ｖｆを変えるという発想自体がほとんどなかった。スパッタリング方法ではないが、特開平１０−６０６５３号公報に、アモルファスシリコン膜等を高周波プラズマＣＶＤ法により成膜する成膜方法において、電位差Ｖｓ−Ｖｆを特定の範囲内に制御する成膜方法が開示されている。この発明では、電位差Ｖｓ−Ｖｆが基板面上で不均一になることを解消するために、電位差Ｖｓ−Ｖｆを特定の範囲内に制御するようにしている。しかしながら、特開平１０−６０６５３号公報には、成膜温度ＴｓとＶｓ−Ｖｆと成膜される膜の特性との関係に基づいて、成膜条件を決定することについては記載されていない。
【００５１】
このような成膜方法は、本発明のスパッタリング方法を始めとして、プラズマを用いる気相成長法により成膜することが可能なものであれば、いかなる膜にも適用することができる。本発明のスパッタリング方法や、このような成膜方法を適用可能な膜としては、絶縁膜、誘電体膜、および圧電膜等が挙げられる。
このような成膜方法は、１種または複数種のペロブスカイト型酸化物からなる圧電膜（不可避不純物を含んでいてもよい。）の成膜に好ましく適用できる。ペロブスカイト型酸化物からなる圧電膜は、電圧無印加時において自発分極性を有する強誘電体膜である。
【００５２】
本発明者らは、このような成膜方法を下記一般式（Ｐ）で表される１種または複数種のペロブスカイト型酸化物からなる圧電膜に適用する場合、下記式（１）および（２）を充足する範囲で成膜条件を決定することが好ましいことを見出している（図５参照）。
一般式ＡａＢｂＯ３・・・（Ｐ）
（式中、Ａ：Ａサイト元素であり、Ｐｂを含む少なくとも１種の元素、Ｂ：Ｂサイトの元素であり、Ｔｉ，Ｚｒ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｍｏ，Ｗ，Ｍｎ，Ｓｃ，Ｃｏ，Ｃｕ，Ｉｎ，Ｓｎ，Ｇａ，Ｚｎ，Ｃｄ，Ｆｅ，Ｎｉ，およびランタニド元素からなる群より選ばれた少なくとも１種の元素、Ｏ：酸素原子。ａ＝１．０かつｂ＝１．０である場合が標準であるが、これらの数値はペロブスカイト構造を取り得る範囲内で１．０からずれてもよい。）、
Ｔｓ（℃）≧４００・・・（１）、
−０．２Ｔｓ＋１００＜Ｖｓ−Ｖｆ（Ｖ）＜−０．２Ｔｓ＋１３０・・・（２）
【００５３】
上記一般式（Ｐ）で表されるペロブスカイト型酸化物としては、チタン酸鉛、チタン酸ジルコン酸鉛（ＰＺＴ）、ジルコニウム酸鉛、チタン酸鉛ランタン、ジルコン酸チタン酸鉛ランタン、マグネシウムニオブ酸ジルコニウムチタン酸鉛、ニッケルニオブ酸ジルコニウムチタン酸鉛等の鉛含有化合物、および、チタン酸バリウム、チタン酸ビスマスナトリウム、チタン酸ビスマスカリウム、ニオブ酸ナトリウム、ニオブ酸カリウム、ニオブ酸リチウム等の非鉛含有化合物が挙げられる。圧電膜は、これら上記一般式（Ｐ）で表されるペロブスカイト型酸化物の混晶系であってもよい。
【００５４】
本発明のスパッタリング方法は、下記一般式（Ｐ−１）で表されるＰＺＴまたはそのＢサイト置換系、およびこれらの混晶系に好ましく適用できる。
Ｐｂａ（Ｚｒｂ１Ｔｉｂ２Ｘｂ３）Ｏ３・・・（Ｐ−１）
（式（Ｐ−１）中、ＸはＶ族およびＶＩ族の元素群より選ばれた少なくとも１種の金属元素である。ａ＞０、ｂ１＞０、ｂ２＞０、ｂ３≧０。ａ＝１．０であり、かつｂ１＋ｂ２＋ｂ３＝１．０である場合が標準であるが、これらの数値はペロブスカイト構造を取り得る範囲内で１．０からずれてもよい。）
上記一般式（Ｐ−１）で表されるペロブスカイト型酸化物は、ｄ＝０のときチタン酸ジルコン酸鉛（ＰＺＴ）であり、ｄ＞０のとき、ＰＺＴのＢサイトの一部をＶ族およびＶＩ族の元素群より選ばれた少なくとも１種の金属元素であるＸで置換した酸化物である。
Ｘは、ＶＡ族、ＶＢ族、ＶＩＡ族、およびＶＩＢ族のいずれの金属元素でもよく、Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｍｏ，およびＷからなる群より選ばれた少なくとも１種であることが好ましい。
【００５５】
本発明者らは、上記一般式（Ｐ）で表されるペロブスカイト型酸化物からなる圧電膜を成膜する場合、上記式（１）を充足しないＴｓ（℃）＜４００の成膜条件では、成膜温度が低すぎてペロブスカイト結晶が良好に成長せず、パイロクロア相がメインの膜が成膜されることを見出している（図５参照）。
本発明者らは、さらに、上記一般式（Ｐ）で表されるペロブスカイト型酸化物からなる圧電膜を成膜する場合、上記式（１）を充足するＴｓ（℃）≧４００の条件では、成膜温度Ｔｓと電位差Ｖｓ−Ｖｆが上記式（２）を充足する範囲で成膜条件を決定することで、パイロクロア相の少ないペロブスカイト結晶を安定的に成長させることができ、しかも、Ｐｂ抜けを安定的に抑制することができ、結晶構造および膜組成が良好な良質な圧電膜を安定的に成膜することができることを見出している（図５参照）。
【００５６】
ＰＺＴのスパッタ成膜において、高温成膜するとＰｂ抜けが起こりやすくなることが知られている（特開平６−４９６３８号公報の図２等参照）。本発明者らは、Ｐｂ抜けが、成膜温度以外に電位差Ｖｓ−Ｖｆにも依存することを見出している。ＰＺＴの構成元素であるＰｂ，Ｚｒ，およびＴｉの中で、Ｐｂが最もスパッタ率が大きく、スパッタされやすい。例えば、「真空ハンドブック」（（株）アルバック編、オーム社発行）の表８.１.７には、Ａｒイオン３００ｅｖの条件におけるスパッタ率は、Ｐｂ＝０．７５、Ｚｒ＝０．４８，Ｔｉ＝０．６５であることが記載されている。スパッタされやすいということは、スパッタされた原子が基板面に付着した後に、再スパッタされやすいということである。プラズマ電位と基板の電位との差が大きい程、すなわち、Ｖｓ−Ｖｆの差が大きい程、再スパッタの率が高くなり、Ｐｂ抜けが生じやすくなると考えられる。このことは、ＰＺＴ以外のＰｂ含有ペロブスカイト型酸化物でも、同様である。また、スパッタリング法以外のプラズマを用いる気相成長法でも同様である。
【００５７】
成膜温度Ｔｓと電位差Ｖｓ−Ｖｆがいずれも過小の条件では、ペロブスカイト結晶を良好に成長させることができない傾向にある。また、成膜温度Ｔｓと電位差Ｖｓ−Ｖｆのうち少なくとも一方が過大の条件では、Ｐｂ抜けが生じやすくなる傾向にある。
すなわち、上記式（１）を充足するＴｓ（℃）≧４００の条件では、成膜温度Ｔｓが相対的に低い条件のときには、ペロブスカイト結晶を良好に成長させるために電位差Ｖｓ−Ｖｆを相対的に高くする必要があり、成膜温度Ｔｓが相対的に高い条件のときには、Ｐｂ抜けを抑制するために、電位差Ｖｓ−Ｖｆを相対的に低くする必要がある。これを表したのが、上記式（２）である。
【００５８】
本発明者らは、上記一般式（Ｐ）で表されるペロブスカイト型酸化物からなる圧電膜を成膜する場合、下記式（１）〜（３）を充足する範囲で成膜条件を決定することで、圧電定数の高い圧電膜が得られることを見出している。
Ｔｓ（℃）≧４００・・・（１）、
−０．２Ｔｓ＋１００＜Ｖｓ−Ｖｆ（Ｖ）＜−０．２Ｔｓ＋１３０・・・（２）、
１０≦Ｖｓ−Ｖｆ（Ｖ）≦３５・・・（３）
【００５９】
本発明者等は、上記一般式（Ｐ）で表されるペロブスカイト型酸化物からなる圧電膜を成膜する場合、成膜温度Ｔｓ（℃）＝約４２０の条件では、電位差Ｖｓ−Ｖｆ（Ｖ）＝約４２Ｖとすることで、Ｐｂ抜けのないペロブスカイト結晶を成長させることができるが、得られる膜の圧電定数ｄ３１は、１００ｐｍ／Ｖ程度と低いことを見出している。この条件では、電位差Ｖｓ−Ｖｆ、すなわち基板に衝突するターゲット材ＴＧの構成元素Ｔｐのエネルギが高すぎるために、膜に欠陥が生じやすく、圧電定数が低下すると考えられる。本発明者等は、上記式（１）〜（３）を充足する範囲で成膜条件を決定することで、圧電定数ｄ３１≧１３０ｐｍ／Ｖの圧電膜を成膜できることを見出している。
【００６０】
本発明のスパッタリング方法等のプラズマを用いる気相成長法において、膜特性に対して影響を与えるファクタが、成膜温度Ｔｓ（℃）、および、成膜時のプラズマ中のプラズマ電位Ｖｓ（Ｖ）とフローティング電位Ｖｆ（Ｖ）との差である電位差Ｖｓ−Ｖｆ（Ｖ）であることを明らかにしたものである。
本発明のスパッタリング方法等の成膜方法によれば、膜特性に対して影響を与える上記２つのファクタと成膜される膜の特性との関係に基づいて、成膜条件を決定する構成としているので、スパッタリング方法等のプラズマを用いる気相成長法により良質な膜を安定的に成膜することができる。
本発明による成膜方法を採用することで、装置条件が変わっても良質な膜を成膜できる条件を容易に見出すことができ、良質な膜を安定的に成膜することができる。
【００６１】
本発明のスパッタリング方法による成膜方法は、圧電膜の成膜等に好ましく適用することができる。本発明によれば、ペロブスカイト型酸化物からなる圧電膜の成膜において、パイロクロア相の少ないペロブスカイト結晶を安定的に成長させることが可能となる。本発明によれば、ＰＺＴ等のＰｂ含有ペロブスカイト型酸化物からなる圧電膜の成膜において、パイロクロア相の少ないペロブスカイト結晶を安定的に成長させることができ、しかもＰｂ抜けを安定的に抑制することが可能となる。
【００６２】
上記成膜方法を適用することで、以下の圧電膜を提供することができる。
すなわち、本圧電膜は、下記一般式（Ｐ）で表される１種または複数種のペロブスカイト型酸化物からなる圧電膜において、本発明のスパッタリング方法等のプラズマを用いる気相成長法により成膜されたものであり、下記式（１）および（２）を充足する成膜条件で成膜されたものである。
一般式ＡａＢｂＯ３・・・（Ｐ）
（式中、Ａ：Ａサイト元素であり、Ｐｂを含む少なくとも１種の元素、Ｂ：Ｂサイトの元素であり、Ｔｉ，Ｚｒ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｍｏ，Ｗ，Ｍｎ，Ｓｃ，Ｃｏ，Ｃｕ，Ｉｎ，Ｓｎ，Ｇａ，Ｚｎ，Ｃｄ，Ｆｅ，Ｎｉ，およびランタニド元素からなる群より選ばれた少なくとも１種の元素、Ｏ：酸素原子。ａ＝１．０かつｂ＝１．０である場合が標準であるが、これらの数値はペロブスカイト構造を取り得る範囲内で１．０からずれてもよい。）、
Ｔｓ（℃）≧４００・・・（１）、
−０．２Ｔｓ＋１００＜Ｖｓ−Ｖｆ（Ｖ）＜−０．２Ｔｓ＋１３０・・・（２）
【００６３】
本発明によれば、パイロクロア相の少ないペロブスカイト結晶構造を有し、しかも、Ｐｂ抜けが抑制され、結晶構造および膜組成が良好な良質な圧電膜を安定的に提供することができる。
また、本発明によれば、１．０≦ａであるＰｂ抜けのない組成の圧電膜を提供することができ、１．０＜ａであるＰｂリッチな組成の圧電膜を提供することもできる。ａの上限は特に制限なく、本発明者等は、１．０≦ａ≦１．３であれば、圧電性能が良好な圧電膜が得られることを見出している。
【００６４】
本発明による圧電膜は、下記式（１）〜（３）を充足する成膜条件で成膜されたものであることが好ましい。かかる構成とすることで、圧電定数の高い圧電膜を提供することができる。
Ｔｓ（℃）≧４００・・・（１）、
−０．２Ｔｓ＋１００＜Ｖｓ−Ｖｆ（Ｖ）＜−０．２Ｔｓ＋１３０・・・（２）、
１０≦Ｖｓ−Ｖｆ（Ｖ）≦３５・・・（３）
【００６５】
こうして得られた本発明による圧電膜は、膜質のばらつきや組成ズレのない高品質な絶縁膜や誘電体膜、特に、ＰＺＴ等のＰｂ含有ペロブスカイト型酸化物からなり、パイロクロア相の少ないペロブスカイト結晶が安定的に成長し、しかもＰｂ抜けが安定的に抑制された圧電膜であり、インクジェットヘッドなどに用いるのに適した圧電素子として利用することができる。
本発明によって得られる圧電膜、絶縁膜、誘電体膜などの薄膜は、基本的に以上のように構成される。
【００６６】
次に、圧電素子およびこれを備えたインクジェットヘッドの構造について説明する。図６は、圧電素子の一実施形態を用いたインクジェットヘッドの一実施形態の要部断面図（圧電素子の厚み方向の断面図）である。視認しやすくするため、構成要素の縮尺は、実際のものとは適宜異ならせてある。
図６に示すように、インクジェットヘッド５０は、圧電素子５２と、インク貯留吐出部材５４と、圧電素子５２とインク貯留吐出部材５４との間に設けられる振動板５６を有する。
まず、圧電素子について説明する。同図に示すように、圧電素子５２は、基板５８と、基板５８上に順次積層された下部電極６０、圧電膜６２および上部電極６４とからなる素子であり、圧電膜６２に対して、下部電極６０と上部電極６４とにより厚み方向に電界が印加されるようになっている。
【００６７】
基板５８としては、特に制限的ではなく、シリコン、ガラス、ステンレス（ＳＵＳ）、イットリウム安定化ジルコニア（ＹＳＺ）、アルミナ、サファイヤ、シリコンカーバイド等の基板を挙げることができる。なお、基板５８として、シリコン基板の表面にＳｉＯ２酸化膜が形成されたＳＯＩ基板等の積層基板を用いてもよい。
また、下部電極６０は、基板５８の略全面に形成されており、この上に図中手前側から奥側に延びるライン状の凸部６２ａがストライプ状に配列したパターンの圧電膜６２が形成され、各凸部６２ａの上に上部電極６４が形成されている。
圧電膜６２のパターンは、図示するものに限定されず、適宜設計される。なお、圧電膜６２は、連続膜でも構わないが、圧電膜６２を、連続膜ではなく、互いに分離した複数の凸部６２ａからなるパターンで形成することで、個々の凸部６２ａの伸縮がスムーズに起こるので、より大きな変位量が得られ、好ましい。
【００６８】
下部電極６０の主成分としては、特に制限的ではなく、Ａｕ，Ｐｔ，Ｉｒ，ＩｒＯ２，ＲｕＯ２，ＬａＮｉＯ３，およびＳｒＲｕＯ３等の金属または金属酸化物、およびこれらの組合せが挙げられる。
上部電極６４の主成分としては、特に制限的ではなく、下部電極６０で例示した材料、Ａｌ，Ｔａ，Ｃｒ，およびＣｕ等の一般的に半導体プロセスで用いられている電極材料、およびこれらの組合せが挙げられる。
圧電膜６２は、上述の本発明のスパッタリング方法を適用する成膜方法により成膜された膜である。圧電膜６２は、好ましくは、上記一般式（Ｐ）で表されるペロブスカイト型酸化物からなる圧電膜である。
下部電極６０と上部電極６４の厚みは、例えば２００ｎｍ程度である。圧電膜６２の膜厚は特に制限なく、通常１μｍ以上であり、例えば１〜５μｍである。
【００６９】
図６に示すインクジェットヘッド５０は、概略、上記構成の圧電素子５２の基板５８の下面に、振動板５６を介して、インクが貯留されるインク室（インク貯留室）６８およびインク室６８から外部にインクが吐出されるインク吐出口（ノズル）７０を有するインク貯留吐出部材５４が取り付けられたものである。インク室６８は、圧電膜６２の凸部６２ａの数およびパターンに対応して、複数設けられている。すなわち、インクジェットヘッド５０は、複数の吐出部７２を有し、圧電膜６２、上部電極６４、インク室６８およびインクノズル７０は、各吐出部７２毎に設けられている。一方、下部電極６０、基板５８および振動板５６は、複数の吐出部に共通に設けられているが、これに制限されず、個々に、または幾かずつまとめて設けられていても良い。
インクジェットヘッド５０では、後述する好ましい駆動方法により、または従来公知の駆動方法により、圧電素子５２の凸部６２ａに印加する電界強度を凸部６２ａ毎に増減させてこれを伸縮させ、これによってインク室６８からのインクの吐出や吐出量の制御が行われる。
本実施形態の圧電素子およびこれを用いるインクジェットヘッドは、基本的に以上のように構成されている。
【００７０】
次に、本発明によるインクジェットヘッドを備えるインクジェット式記録装置の構造について説明する。図７は、本発明によるインクジェットヘッドを備えるインクジェット式記録装置の一実施形態の全体構成を示す装置全体図であり、図８は、その部分上面図である。
図示例のインクジェット式記録装置１００は、インクの色ごとに設けられた複数のインクジェットヘッド（以下、単に「ヘッド」という）５０Ｋ，５０Ｃ，５０Ｍ，５０Ｙを有する印字部１０２と、各ヘッド５０Ｋ，５０Ｃ，５０Ｍ，５０Ｙに供給するインクを貯蔵しておくインク貯蔵／装填部１１４と、記録紙１１６を供給する給紙部１１８と、記録紙１１６のカールを除去するデカール処理部１２０と、印字部１０２のノズル面（インク吐出面）に対向して配置され、記録紙１１６の平面性を保持しながら記録紙１１６を搬送する吸着ベルト搬送部１２２と、印字部１０２による印字結果を読み取る印字検出部１２４と、印画済みの記録紙（プリント物）を外部に排紙する排紙部１２６とから概略構成されている。
【００７１】
印字部１０２をなすヘッド５０Ｋ，５０Ｃ，５０Ｍ，５０Ｙが、各々上記実施形態のインクジェットヘッド５０（図６参照）である。
デカール処理部１２０では、巻き癖方向と逆方向に加熱ドラム１３０により記録紙１１６に熱が与えられて、デカール処理が実施される。
ロール紙を使用する装置では、図７に示すように、デカール処理部１２０の後段に裁断用のカッター１２８が設けられ、このカッターによってロール紙は所望のサイズにカットされる。カッター１２８は、記録紙１１６の搬送路幅以上の長さを有する固定刃１２８Ａと、この固定刃１２８Ａに沿って移動する丸刃１２８Ｂとから構成されており、印字裏面側に固定刃１２８Ａが設けられ、搬送路を挟んで印字面側に丸刃１２８Ｂが配置される。カット紙を使用する装置では、カッター１２８は不要である。
【００７２】
デカール処理され、カットされた記録紙１１６は、吸着ベルト搬送部１２２へと送られる。吸着ベルト搬送部１２２は、ローラ１３１、１３２間に無端状のベルト１３３が巻き掛けられた構造を有し、少なくとも印字部１０２のノズル面および印字検出部１２４のセンサ面に対向する部分が水平面（フラット面）となるよう構成されている。
ベルト１３３は、記録紙１１６の幅よりも広い幅寸法を有しており、ベルト面には多数の吸引孔（図示略）が形成されている。ローラ１３１、１３２間に掛け渡されたベルト１３３の内側において印字部１０２のノズル面および印字検出部１２４のセンサ面に対向する位置には吸着チャンバ１３４が設けられており、この吸着チャンバ１３４をファン１３５で吸引して負圧にすることによってベルト１３３上の記録紙１１６が吸着保持される。
【００７３】
ベルト１３３が巻かれているローラ１３１、１３２の少なくとも一方にモータ（図示せず）の動力が伝達されることにより、ベルト１３３は、図７において時計回り方向に駆動され、ベルト１３３上に保持された記録紙１１６は、図７において左から右へと搬送される。
なお、縁無しプリント等を印字すると、ベルト１３３上にもインクが付着するので、ベルト１３３の外側の所定位置（印字領域以外の適当な位置）にベルト清掃部１３６が設けられている。
また、吸着ベルト搬送部１２２により形成される用紙搬送路上において印字部１０２の上流側に、加熱ファン１４０が設けられている。加熱ファン１４０は、印字前の記録紙１１６に加熱空気を吹き付け、記録紙１１６を加熱する。印字直前に記録紙１１６を加熱しておくことにより、インクが着弾後に乾きやすくなる。
【００７４】
印字部１０２は、最大紙幅に対応する長さを有するライン型ヘッドを、紙送り方向と直交方向（主走査方向）に配置した、いわゆるフルライン型のヘッドとなっている（図８参照）。各印字ヘッド５０Ｋ，５０Ｃ，５０Ｍ，５０Ｙは、インクジェット式記録装置１００が対象とする最大サイズの記録紙１１６の少なくとも一辺を超える長さにわたってインク吐出口（ノズル）が複数配列されたライン型ヘッドで構成されている。
記録紙１１６の送り方向に沿って上流側から、黒（Ｋ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の順に各色インクに対応したヘッド５０Ｋ，５０Ｃ，５０Ｍ，５０Ｙが配置されている。記録紙１１６を搬送しつつ、各ヘッド５０Ｋ，５０Ｃ，５０Ｍ，５０Ｙから、それぞれ色インクを吐出することにより、記録紙１１６上にカラー画像が記録される。
【００７５】
印字検出部１２４は、印字部１０２の打滴結果を撮像するラインセンサ等からなり、ラインセンサによって読み取った打滴画像からノズルの目詰まり等の吐出不良を検出する。
印字検出部１２４の後段には、印字された画像面を乾燥させる加熱ファン等からなる後乾燥部１４２が設けられている。印字後のインクが乾燥するまでは印字面と接触することは避けた方が好ましいので、熱風を吹き付ける方式が好ましい。
後乾燥部１４２の後段には、画像表面の光沢度を制御するために、加熱・加圧部１４４が設けられている。加熱・加圧部１４４では、画像面を加熱しながら、所定の表面凹凸形状を有する加圧ローラ１４５で画像面を加圧し、画像面に凹凸形状を転写する。
【００７６】
こうして得られたプリント物は、排紙部１２６から排出される。本来プリントすべき本画像（目的の画像を印刷したもの）とテスト印字とは分けて排出することが好ましい。このインクジェット式記録装置１００では、本画像のプリント物と、テスト印字のプリント物とを選別してそれぞれの排出部１２６Ａ、１２６Ｂへと送るために排紙経路を切り替える選別手段（図示略）が設けられている。
大きめの用紙に本画像とテスト印字とを同時に並列にプリントする場合には、カッター１４８を設けて、テスト印字の部分を切り離す構成とすればよい。
本実施形態のインクジェット記記録装置は、基本的に以上のように構成されている。
【００７７】
以上、本発明に係るスパッタリング方法および装置について種々の実施形態および実施例を挙げて詳細に説明したが、本発明は、上記実施形態および実施例には限定されず、本発明の要旨を逸脱しない範囲において、各種の改良や設計の変更を行ってもよいのは、もちろんである。
【実施例】
【００７８】
以下に、本発明を実施例に基づいて具体的に説明する。
（実験１）
図１に示すスパッタリング装置１０として、アルバック社製スパッタ装置を用い、ターゲット材ＴＧとして、Ｐｂ１．３Ｚｒ０．５２Ｔｉ０．４８Ｏｘの組成の焼結体ターゲットを用い、成膜温度を４５０℃としてＰＺＴ膜を成膜した。成膜基板ＳＢとしては、図９に示すように、電極３２として、Ｔｉ（Ｔｉ層３４）を２０ｎｍ、Ｉｒ（Ｉｒ層３６）を１５０ｎｍ積層した３インチ、厚み６２５μｍのシリコン基板３８を用いた。なお、シリコン基板３８の表面には、ＳｉＯ２層４が形成されていた。また、図９に示すように、成膜基板ＳＢの電極３２のＩｒ層（電極）３６の表面（ＳＢａ）上に形成されるＰＺＴ膜４２の成膜膜厚は、４μｍとした。
【００７９】
（実施例１）
図１０（ａ）に模式的に示すように、３インチ（７６．２ｍｍ）の電極３２付シリコン基板３８（成膜基板ＳＢ）を、等電位表面形成部材２０となる外径９０ｍｍのインコネル板２２（成膜冶具）にて支えた。テスタにて、基板ＳＢのＩｒ電極３６の表面（導電性表面ＳＢａ）とインコネル板２２の表面（等電位板２０の等電位表面２０ａ）の間の抵抗を計測し、計測された抵抗は、１Ω以下を示し、基板ＳＢのＩｒ電極表面ＳＢａとインコネル板２２（等電位板２０）の表面２２ａ（等電位表面２０ａ）とは、導通していることを確認した。この状態で成膜を行った。
【００８０】
（比較例１）
図１０（ｂ）に模式的に示すように、実施例１において、等電位板２０として用いた外径９０ｍｍのインコネル板２２の裏面（基板ＳＢ側）にアルミナをコートして、絶縁層２４を形成し、絶縁層２４上に実施例１で用いた基板ＳＢをセットした。テスタにて、基板ＳＢのＩｒ電極表面ＳＢａとインコネル板２２の表面２２ａとの間の抵抗を計測したところ、その抵抗は、１ＧΩ以上あり、テスタでは導通が確認できなかった。すなわち、インコネル板２２は、等電位板２０として機能していないことを確認した。この状態で同様に成膜を行った。
【００８１】
（実験１の結果）
実施例１では、ペロブスカイト相のチタン酸ジルコン酸鉛（ＰＺＴ）の膜（ＰＺＴ膜４２）ができていることを、ＸＲＤ（Ｘ線回折装置）にて確認した。
比較例１では、成膜された膜が、パイロクロア相となり、目的とするチタン酸ジルコン酸鉛の膜が得られなかった。ＸＲＦ（蛍光Ｘ線分析装置）にて膜の組成を計測した結果、鉛量（Ｐｂ／（Ｚｒ＋Ｔｉ））は、実施例１では１．０５であったが、比較例では０．８であり、本発明を用いないと、成膜中のプラズマが基板ＳＢに集中してしまうため、Ｐｂの抜けが生じて、Ｐｂが不足し、所望の膜ができないことが分かった。なお、ＸＲＦ測定では、下部電極３２のＩｒ層３６のイリジウム（Ｉｒ）の影響を除くため、ファンダメンタルパラメータ（ＦＰ）法を用いた。
これらの結果を表１に示す。
なお、表における導通面積の割合は、等電位板２０の等電位表面２０ａのみの面積を成膜基板ＳＢの導電性表面ＳＢａで除算して求めた。すなわち、導通面積の割合は、９０ｍｍのインコネル板２２が等電位板２０の場合には、（９０２−７６．２２）／７６．２２（＝４０％）として求め、９０ｍｍのインコネル板２２と１２０ｍｍのインコネル板２６とが等電位板２０の場合には、（１２０２−７６．２２）／７６．２２（＝１５０％）として求めた。
【００８２】
（実験２）
実験１で、さらに、均一性を向上させることを狙い、等電位板２０として用いた外径９０ｍｍのインコネル板２２の外側に、外径１２０ｍｍのインコネル板２６を設置した。
（実施例２）
図１１に模式的に示すように、インコネル板２２（等電位板２０）とインコネル板２６との間に絶縁性のワッシャ２８を挟み、インコネル板２６を設置したが、基板ＳＢの電極（導電性表面ＳＢａ）とは、電気的に浮かせた状態で成膜した。
実験１と同様に、テスタで導通を確認し、基板ＳＢの電極（導電性表面ＳＢａ）は、インコネル板２２（等電位板２０）の表面２２ａ（等電位表面２０ａ）までは導通しているが、インコネル板２６には導通していないことを確認した。すなわち、インコネル板２６は、等電位板２０として機能していないことを確認した。
【００８３】
（実施例３）
図１２に模式的に示すように、９０ｍｍのインコネル板２２と１２０ｍｍのインコネル板２６との間に、導電性のワッシャ３０を挟み、基板ＳＢの電極（導電性表面ＳＢａ）とインコネル板２６との間を導通させ、等電位となるようにした。実験１と同様に、テスタで確認し、基板ＳＢの電極（導電性表面ＳＢａ）からインコネル板２６の表面２６ａまで導通していることを確認した。すなわち、インコネル板２２およびインコネル板２６は、等電位板２０を構成し、インコネル板２２の表面２２ａとインコネル板２６の表面２６ａとは、等電位表面２０ａを構成していた。
実施例１〜３のいずれにおいても、ＸＲＤで、単相のペロブスカイト膜（ＰＺＴ膜４２）が全面についている事を確認し、ＸＲＦでの組成分析で、いずれも、１．０５であることを確認した。
その結果を表１に示す。
【００８４】
【表１】
2009242927.tif 000003
【００８５】
表１の結果から明らかなように、実施例１〜３のいずれにおいても、成膜基板ＳＢの外側に等電位面２０ａを設置したので、ペロブスカイト単相膜を得たことが分かる。実施例１〜３のいずれの方法においても、本発明が良質なチタン酸ジルコン酸鉛の膜（ＰＺＴ膜４２）を作製するのに有効であることが分かった。
【００８６】
次に、実施例１〜３で得られた基板ＳＢのＰＺＴ膜４２に上部電極を成膜し、下部電極と上部電極との間に電圧を印加して、強誘電ヒステリシス測定を計測した。
強誘電ヒステリシス測定の測定位置は、図１３に示すように、３インチ（７６．２ｍｍ）基板ＳＢ（ＰＺＴ膜４２）の中央の位置、中央から２０ｍｍの位置および中央から３５ｍｍの位置の３点とした。
実施例１および３で得られたＰＺＴ膜４２の強誘電ヒステリシスの測定結果をそれぞれ図１４および図１５に示す。
図１４および図１５に示すように、実施例１および実施例３における強誘電ヒステリシス測定に差異があることが分かった。図１５に示す実施例３では、面内で同じヒステリシスが得られたが、図１４に示す実施例１では、３インチ基板ＳＢの端で、ヒステリシス測定の抗電界に変化が得られた。
【００８７】
そこで、ＰＺＴ膜４２の面方向の中央の位置と端部の位置（中央から３５ｍｍの位置；図１３参照）のそれぞれのヒステリシスの測定点においてＰＺＴ膜４２を切断し、ＴＥＭ−ＥＤＸ（電界放射型透過電子顕微鏡・エネルギ分散型Ｘ線分析装置）にて、測定径を５０ｎｍ程度のスポット径として、図９に示すように、ＰＺＴ膜４２の下部電極３２の界面付近の測定位置４３ａ、ＰＺＴ膜４２の深さ方向の中央付近の測定位置４３ｂおよびＰＺＴ膜４２の上部電極４４の界面付近の測定位置４３ｃで、Ｐｂ量（＝Ｐｂ／（Ｚｒ＋Ｔｉ））をいずれの測定位置でも複数点（サンプル）測定した。なお、下部電極３２の界面付近の測定位置４３ａでは、Ｉｒにかからない位置で測定した。
【００８８】
いずれの測定位置のサンプル（測定点）でも、ＰＺＴ膜４２の中央付近の測定位置４３ｂおよびＰＺＴ膜４２の上部電極４４の界面付近の測定位置４３ｃでは、１程度の鉛量であった。（なお、ＴＥＭ−ＥＤＸの場合は、ＸＲＦと比較して測定再現性が悪く、０．９５〜１．０５の間の鉛量の場合を、１程度とした。）
また、実施例３においては、ＰＺＴ４２膜の下部電極付近の測定位置４３ａでも、１程度の鉛量であったが、実施例１および２においては、ＥＤＸの測定場所（測定位置や測定点）によっては、１程度の鉛量の測定場所と、鉛量が０．８以下の鉛量の測定場所が見られた。
ここで、ＰＺＴ膜４２の面方向の中央の位置と端部の位置（中央から３５ｍｍの位置；図１３参照）において、０．８以下の鉛量の測定点数を表２に示す。
また、実施例１において、各測定位置４３ａ、４３ｂおよび４３ｃごとにそれぞれ４点ずつ（サンプル数ｎ＝４）測定した測定結果を図１６に示す。
【００８９】
図１６から明らかなように、実施例１において、ＰＺＴ膜４２の中央の位置（図１３参照）では、いずれの測定位置４３ａ、４３ｂおよび４３ｃでも、４点（サンプル）とも１程度の鉛量であり、鉛（Ｐｂ）不足はなかったことが分かった。
一方、ＰＺＴ膜４２の端部の位置（中央から３５ｍｍの位置；図１３参照）では、測定位置４３ｂおよび４３ｃでは、４点（サンプル）とも１程度の鉛量であり、鉛（Ｐｂ）不足はなかったが、ＰＺＴ膜４２の下部電極３２の界面付近の測定位置４３ａでは、４点（サンプル）中３点で、鉛（Ｐｂ）不足が生じていたことが分かる。
【００９０】
また、図１４および図１５に示すように、実施例１および実施例３における強誘電ヒステリシス測定に差異があることが分かるので、両者を簡便に比較するため、中央の位置と端部の位置（中央から３５ｍｍの位置）の、変化が大きい電界５０ｋＶ／ｃｍでの分極値の大きさを比較した。その結果、実施例１の分極値が３．２、実施例３の分極値が１．０と見積もられた。また、実施例２の分極値は、２．９と見積もられた。
その結果を表２に示す。
【００９１】
【表２】
2009242927.tif 000004
【００９２】
表２から明らかなように、実施例１〜３では、ペロブスカイト単相膜が得られたが、導通面積の割合を増やした方が、下部電極界面付近の均一性も確保できることが分かる。すなわち、同じペロブスカイト膜でも、電気特性が異なり、これは、界面付近の鉛量が違うことによる影響と考えられる。導通面積の割合をより広げた方が、比較例で見られた鉛抜けが、基板の端の方において成膜初期でも抑制できることが分かった。
また、実施例１および２と３との比較からわかるように、成膜基板の外側に設置したインコネル板は、ただ、単にフローティングにして置くだけでは全く効果がなく、置かない場合とほとんど変化がなく、成膜基板と導通して、成膜基板と等電位となっていることが重要であると分かった。
【００９３】
（実験３）
（実施例４）
実施例３の１２０ｍｍのインコネル板２６の代わりに、１００ｍｍ（導通割合１７０％）のインコネル板を用いて、実験２と同様の実験を行い、ヒステリシスを測定した。
その結果を表３に示す。
表３から明らかなように、実施例４の場合も、実施例３と同様、導通割合１７０％程度で均一な膜が得られることが確認できた。
以上の各実験から、成膜においては、成膜基板の外側に導通部分を設けることが必須であり、その面積割合は、１７０％以上あることがより好ましいことが分かった。
【００９４】
【表３】
2009242927.tif 000005
【００９５】
（実験４）
実施例３および４において、成膜回数を繰り返すことによる変化を調べた。
その結果を表４に示す。
表４から明らかなように、成膜回数を繰り返すと、等電位面に絶縁膜が付着し、せっかく設置した等電位面が等電位面として機能しなくなると考えられる。
実施例３においては、成膜３回目で、外側の電気特性に変化がみられたが、実施例４においては、成膜を５回繰り返しても、膜全体に変化は見られなかった。そのため、面積割合２５０％の方が、面積割合１７０％の場合より好ましいことが分かった。
成膜を４回繰り返した板においては、１回の成膜膜厚である４μｍの４倍の１６μｍの絶縁膜が付着し、５回目の成膜が開始される。そのため、導通面積の割合が１７０％の場合の絶縁膜厚は、１０μｍ以下が好ましいことが分かった。
【００９６】
【表４】
2009242927.tif 000006
【００９７】
（実験５）
スパッタ装置を変え、神港精機製スパッタ装置を用いて、同様の実験を行った。成膜ターゲット材ＴＧの組成は、同一とし、成膜基板ＳＢとしては、ＩｒおよびＴｉを成膜した実験１〜４で用いたのと同じシリコン基板を、２５ｍｍ角に切断し、３０ｍｍφのインコネル成膜冶具を用いて成膜した。このインコネル成膜冶具の導通面積割合は、１３％となった。
（実施例５）
上記条件で成膜し、得られたＰＺＴ膜をＸＲＤで測定した結果、ペロブスカイト単相膜であった。
（比較例２）
一方、実施例５で用いたインコネル冶具の裏面に絶縁膜を付け、成膜基板と絶縁した状態で成膜した結果、膜は、パイロクロアとなった。
この実験５の実施例５および比較例２の結果から、成膜冶具の等電位表面の導通面積割合が、１３％であっても、本発明の効果が得られることが分かった。もちろん、スパッタ装置の種類によらず、本発明の効果が得られることも分かった。
【産業上の利用可能性】
【００９８】
本発明のスパッタリング方法および装置は、スパッタリングなどのプラズマを用いる気相成長法により、圧電膜、絶縁膜、誘電体膜などの薄膜を成膜する場合に適用することができ、インクジェット式記録ヘッド、強誘電体メモリ（ＦＲＡＭ）、および圧力センサ等に用いられる圧電膜等の成膜に適用することができる。
【図面の簡単な説明】
【００９９】
【図１】本発明のスパッタリング方法を実施するスパッタリング装置の一実施形態の装置構成を示す概略断面図である。
【図２】本発明のスパッタリング方法の一例を示すフローチャートである。
【図３】図１に示すスパッタリング装置における成膜中の様子を模式的に示す模式図である。
【図４】スパッタリング装置におけるプラズマ電位Ｖｓおよびフローティング電位Ｖｆの測定方法を示す説明図である。
【図５】本発明法で成膜される種々の圧電膜について、成膜温度Ｔｓを横軸にし、電位差Ｖｓ−Ｖｆを縦軸にして、ＸＲＤ測定結果を示すグラフである。
【図６】本発明の圧電素子およびこれを用いるインクジェットヘッドの一実施形態の構造を示す断面図である。
【図７】図６に示すインクジェットヘッドを備えるインクジェット式記録装置の一実施形態の構成を示す構成図である。
【図８】図７に示すインクジェット式記録装置の部分上面図である。
【図９】本発明の実施例で用いられた成膜基板および成膜基板上に成膜された薄膜の構成および測定位置を示す模式的断面図である。
【図１０】（ａ）および（ｂ）は、それぞれ本発明の実施例１および比較例１における成膜基板の周辺構造およびターゲット材を模式的に示す模式的断面図である。
【図１１】本発明の実施例２における成膜基板の周辺構造およびターゲット材を模式的に示す模式的断面図である。
【図１２】本発明の実施例３における成膜基板の周辺構造およびターゲット材を模式的に示す模式的断面図である。
【図１３】本発明の各実施例における強誘電ヒステリシス測定の測定位置を示す概念図である。
【図１４】本発明の実施例１における誘電ヒステリシス測定の結果を示すグラフである。
【図１５】本発明の実施例３における誘電ヒステリシス測定の結果を示すグラフである。
【図１６】本発明の実施例１における鉛量の測定結果を示すグラフである。
【符号の説明】
【０１００】
１０  スパッタリング装置
１２  真空容器
１２ａ  ガス導入管
１２ｂ  ガス排出管
１４  スパッタ電極（カソード電極）
１６  高周波電源
１８  基板ホルダ
１８ａ  基部
１８ｂ  基板取付台
１８ｃ  基板保持部材
１８ｄ  Ｌ字部１８ｄ
２０  等電位表面形成部材（等電位板）
２０ａ  等電位表面
２０ｂ  中心開口
５０、５０Ｋ，５０Ｃ，５０Ｍ，５０Ｙ  インクジェットヘッド
５２  圧電素子
５４  インク貯留吐出部材
５６  振動板
５８  基板（支持基板）
６０、６４  電極
６２  圧電膜
６８  インク室
７０  インク吐出口
１００  インクジェット式記録装置
ＩＰ  プラスイオン
Ｐ  プラズマ空間
ＳＢ  基板（成膜基板）
ＳＢａ  導電性表面
ＴＧ  ターゲット材
Ｔｐ  ターゲット材の構成元素
【図１】
2009242927.tif 000007
【図２】
2009242927.tif 000008
【図３】
2009242927.tif 000009
【図４】
2009242927.tif 000010
【図５】
2009242927.tif 000011
【図６】
2009242927.tif 000012
【図７】
2009242927.tif 000013
【図８】
2009242927.tif 000014
【図９】
2009242927.tif 000015
【図１０】
2009242927.tif 000016
【図１１】
2009242927.tif 000017
【図１２】
2009242927.tif 000018
【図１３】
2009242927.tif 000019
【図１４】
2009242927.tif 000020
【図１５】
2009242927.tif 000021
【図１６】
2009242927.tif 000022