(57)【要約】【課題】別途に電源を用意する必要なく、寄生ダイオードに対して低損失で逆回復させるための逆方向電圧を得る。【解決手段】直流電源２１は直流電圧Ｅｄよりも小さい直流電圧Ｅｓを出力する。その負極は配線８１に、正極はスイッチング素子２２の一端に接続される。スイッチング素子２２の他端はダイオード２３のアノードに接続され、ダイオード２３のカソードはＭＯＳＦＥＴのドレインに（従って寄生ダイオード４１ａのカソードに）接続される。寄生ダイオード４１ａからコイル９１へと順方向電流が流れている状態から、ＩＧＢＴ３１を経由して直流電圧Ｅｄが逆方向に印加される前に、スイッチング素子２２が導通する。これによりダイオード２３を介して直流電圧Ｅｓを用いて寄生ダイオード４１ａを逆回復させる。【選択図】図１
2009147996.tif 000002
【特許請求の範囲】
【請求項１】
第１の配線（８１）と、
前記第１の配線に対して正の直流電圧（Ｅｄ）が印加される第２の配線（８２）と、
前記第２の配線と負荷（９１）との間に接続される第１のスイッチング素子（３１）と、
前記第１の配線と前記負荷（９１）との間に接続され、前記第２の配線から前記負荷へと一方向にのみ電流を流す寄生ダイオード（４１ａ）が寄生するＭＯＳ型電界効果トランジスタ（４１）と、
前記第１のスイッチング素子が導通状態から非導通状態へと遷移するときに発生するサージ・ノイズの電力を吸収し、一時的に蓄電してから当該電力を出力する充放電回路（５）と、
前記充放電回路（５）から出力された前記電力を蓄電する第１のコンデンサ（２４）と、
前記第１コンデンサと前記寄生ダイオードとの間に介在して設けられ、前記蓄電された電力を用いて前記寄生ダイオードに逆方向電圧を印加する第２のスイッチング素子（２２）と
を備える電力変換回路。
【請求項２】
前記充放電回路（５）は、
前記第１のスイッチング素子のサージ・ノイズを吸収するスナバ回路（５１，５２）と、
前記スナバ回路から前記サージ・ノイズの電力を前記第１のコンデンサ（２４）へと移すトランス（５３）と
を有する、請求項１記載の電力変換回路。
【請求項３】
前記スナバ回路は、前記第１スイッチング素子（３１）の両端に対して相互に直列に接続される第２のコンデンサ（５１）及び第１のダイオード（５２）とを有し、前記第１のダイオードはそのアノードが前記第２の配線（８２）側で前記第１スイッチング素子に接続され、
前記トランス（５３）は、
前記第１のダイオードに対して並列に接続された第１巻線（５３ａ）と、
前記第１巻線と誘導結合する第２巻線（５３ｂ）と
を有し、
前記充放電回路（５）は、前記第１のコンデンサ（２４）の両端の間で前記第２巻線と直列に接続される第２のダイオード（５４）を更に有し、
前記第２のダイオードのカソードは、前記第２巻線であって前記第１巻線に前記第１のダイオードの順方向と反対向きに電流が流れたときに誘起される電圧の負側の端部に接続される、請求項２記載の電力変換回路。
【請求項４】
前記第１のスイッチング素子（３１）と、前記ＭＯＳ電界効果トランジスタ（４１）の導通／非導通のパターンとして、
前記第１のスイッチング素子が非導通状態であって前記寄生ダイオード（４１ａ）を介して前記負荷（９１）に向けて電流が流れる第１状態と、
前記ＭＯＳ電界効果トランジスタが非導通であって前記第１のスイッチング素子が導通して前記負荷に向けて電流が流れる第２状態と、
前記第１状態が生じた後に最初に前記第２状態が生じる迄の期間であって、前記第１スイッチング素子及び前記ＭＯＳ電界効果トランジスタのいずれもが非導通となるデッドタイムと
が設定され、
前記第２のスイッチング素子（２４）は前記デッドタイムにおいて導通する、請求項１乃至請求項３のいずれか一つに記載の電力変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は電力変換回路に関し、特にいわゆるローアーム側のスイッチング素子としてＭＯＳ型電界効果トランジスタを採用するインバータに関する。
【背景技術】
【０００２】
例えば、空気調和機のモータを駆動するために採用されるインバータは、軽負荷での運転割合のほうが大きい。よって省電力の観点からは軽負荷での低損失化が求められている。
【０００３】
インバータでは、一対の直流母線（しばしばＤＣリンクと通称される）に対して接続される一対のスイッチング素子の直列接続（しばしばレグと通称される）が、負荷の相数と同じ数で並列に設けられる。この一対のスイッチング素子のうち、高電位側の直流母線に接続される方はハイアーム側のスイッチング素子と通称され、低電位側の直流母線に接続される方はローアーム側のスイッチング素子と通称される。
【０００４】
これらのスイッチング素子の導通損失を軽負荷時に低減するには、そのオン抵抗を低減することが望まれる。そしてスイッチング素子としてＩＧＢＴを採用するよりもＭＯＳＦＥＴを採用する方が、一般にはオン抵抗を小さく設計できる。
【０００５】
なお、ＩＧＢＴは絶縁ゲート型バイポーラトランジスタの略称である。またＭＯＳＦＥＴはＭＯＳ型電界効果トランジスタを指す。ここでＭＯＳとは、古くは金属／酸化物／半導体の積層構造に用いられており、Metal-Oxide-Semiconductorの頭文字が起源と考えられている。しかし技術常識に鑑みて、ここでは「ＭＯＳ」とはその語源に起因した略語としてのみならず、広く導電体／絶縁体／半導体の積層構造をも含む意義を有する。
【０００６】
しかしながら一般的に、ＭＯＳＦＥＴのオン抵抗が小さいほど、ＭＯＳＦＥＴに寄生する寄生ダイオードの逆回復特性が悪くなる傾向がある。そして逆回復特性が悪いほど、スイッチング時の損失が増加するという問題がある。
【０００７】
図９は逆回復特性を例示するグラフであり、横軸には時間、縦軸には寄生ダイオードに流れる電流を採用している。寄生ダイオードに対し、時刻ｔ０よりも前において順方向電圧が印加されており、時刻ｔ０以降に逆方向電圧が印加された場合が示されている。寄生ダイオードに流れる電流は時刻ｔ０以降減少するが、過渡的に逆方向にも流れてから時刻ｔ１においてほぼ零となる（定常的な逆方向電流は無視した）。
【０００８】
逆回復電流の大きさは、一般に、逆回復を生じさせる印加電圧の大きさに従い大きくなり、また負荷電流の大きさにも従い大きくなる。インバータのスイッチング素子においては、ＤＣリンクの直流電圧が逆回復を生じさせる印加電圧となる。そして汎用インバータではＤＣリンクの直流電圧は２５０Ｖ程度である。この電圧値はＭＯＳＦＥＴの寄生ダイオードの両端電圧であり、しかも逆回復電流をも大きくするので、逆回復時の損失が大きくなってしまう。
【０００９】
かかる課題に対して下掲の特許文献１では、ハイアーム側及びローアーム側のいずれもがオフしているいわゆるデットタイム期間において、別途用意した直流回路によって寄生ダイオードに対して電圧を印加して寄生ダイオードの逆回復を図っている。この印加電圧をＤＣリンクの直流電圧よりも小さく設定することにより、逆回復電流を小さくし、かつこれが流れるときの寄生ダイオードの両端電圧を小さくすることにより、逆回復損失の低減が図られている。
【００１０】
その他、本願に関連する文献として特許文献２，３を挙げる。
【００１１】
【特許文献１】特開平１０−３２７５８５号公報
【特許文献２】特開２００６−１４１１６７号公報
【特許文献３】特開２００６−１４１１６８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし特許文献１においては、別途用意した直流回路の低電圧電源をどのように得るかは不明である。一般にこのような低電圧電源は、インバータのＤＣリンクからフライバックコンバータを介して得られるが、フライバックコンバータを使えば部品点数は増加し、変換効率による損失増大の課題も生じてしまう。
【００１３】
そこで本発明は、別途に電源を用意する必要なく、寄生ダイオードに対して低損失で逆回復させるための逆方向電圧を得る技術を提供する。
【課題を解決するための手段】
【００１４】
この発明にかかる電力変換回路の第１の態様は、第１の配線（８１）と、前記第１の配線に対して正の直流電圧（Ｅｄ）が印加される第２の配線（８２）と、前記第２の配線と負荷（９１）との間に接続される第１のスイッチング素子（３１）と、前記第１の配線と前記負荷（９１）との間に接続され、前記第２の配線から前記負荷へと一方向にのみ電流を流す寄生ダイオード（４１ａ）が寄生するＭＯＳ型電界効果トランジスタ（４１）と、前記第１のスイッチング素子が導通状態から非導通状態へと遷移するときに発生するサージ・ノイズの電力を吸収し、一時的に蓄電してから当該電力を出力する充放電回路（５）と、前記充放電回路（５）から出力された前記電力を蓄電する第１のコンデンサ（２４）と、前記第１コンデンサと前記寄生ダイオードとの間に介在して設けられ、前記蓄電された電力を用いて前記寄生ダイオードに逆方向電圧を印加する第２のスイッチング素子（２２）とを備える。
【００１５】
この発明にかかる電力変換回路の第２の態様は、その第１の態様であって、前記充放電回路（５）は、前記第１のスイッチング素子のサージ・ノイズを吸収するスナバ回路（５１，５２）と、前記スナバ回路から前記サージ・ノイズの電力を前記第１のコンデンサ（２４）へと移すトランス（５３）とを有する。
【００１６】
この発明にかかる電力変換回路の第３の態様は、その第２の態様であって、前記スナバ回路は、前記第１スイッチング素子（３１）の両端に対して相互に直列に接続される第２のコンデンサ（５１）及び第１のダイオード（５２）とを有し、前記第１のダイオードはそのアノードが前記第２の配線（８２）側で前記第１スイッチング素子に接続される。前記トランス（５３）は、前記第１のダイオードに対して並列に接続された第１巻線（５３ａ）と、前記第１巻線と誘導結合する第２巻線（５３ｂ）とを有する。前記充放電回路（５）は、前記第１のコンデンサ（２４）の両端の間で前記第２巻線と直列に接続される第２のダイオード（５４）を更に有する。前記第２のダイオードのカソードは、前記第２巻線であって前記第１巻線に前記第１のダイオードの順方向と反対向きに電流が流れたときに誘起される電圧の負側の端部に接続される。
【００１７】
この発明にかかる電力変換回路の第４の態様は、その第１乃至第３の態様のいずれかであって、前記第１のスイッチング素子（３１）と、前記ＭＯＳ電界効果トランジスタ（４１）の導通／非導通のパターンとして、前記第１のスイッチング素子が非導通状態であって前記寄生ダイオード（４１ａ）を介して前記負荷（９１）に向けて電流が流れる第１状態と、前記ＭＯＳ電界効果トランジスタが非導通であって前記第１のスイッチング素子が導通して前記負荷に向けて電流が流れる第２状態と、前記第１状態が生じた後に最初に前記第２状態が生じる迄の期間であって、前記第１スイッチング素子及び前記ＭＯＳ電界効果トランジスタのいずれもが非導通となるデッドタイムとが設定される。前記第２のスイッチング素子（２４）は前記デッドタイムにおいて導通する。
【発明の効果】
【００１８】
この発明にかかる電力変換回路の第１の態様によれば、第１のスイッチング素子が導通して寄生ダイオードに正の直流電圧によって逆方向電圧が印加される前に第２のスイッチング素子を導通させ、第１のコンデンサに蓄電されたより小さな逆方向電圧を印加するという用い方を行うことにより、寄生ダイオードの逆回復時の電力損失を低減できる。しかもこのようにして寄生ダイオードに逆回復させるための逆方向電圧は第１のスイッチング素子のスイッチング時に発生するサージ・ノイズの電力を利用するので、別途に電源を用意する必要がない。
【００１９】
この発明にかかる電力変換回路の第２の態様によれば、スナバ回路で吸収されたサージ・ノイズの電力を第１のコンデンサに蓄電させることができる。
【００２０】
この発明にかかる電力変換回路の第３の態様によれば、サージ・ノイズは第１のダイオードを介して第２のコンデンサに充電される。第２のコンデンサに充電された電力は第１のスイッチング素子が導通するときに、第１のダイオードの順方向とは逆向きに第１巻線を流れる。第１巻線を流れる電流により、第２のダイオードのカソード側が負であって第１のコンデンサ側が正となる電圧が第２巻線に誘起される。当該電圧の発生により、第２のダイオードを介して第１のコンデンサが充電される。以上の動作によって、スナバ回路で吸収されたサージ・ノイズの電力が第１のコンデンサに蓄電される。しかも第２スイッチング素子が導通するまでは、第２のダイオードの機能により、第１のコンデンサは放電せずに維持される。
【００２１】
この発明にかかる電力変換回路の第４の態様によれば、第１のスイッチング素子が導通して直流電圧によって寄生ダイオードに逆回復が生じることを避け、かつ寄生ダイオードに負荷からの環流電流が流れている状態を避けて、逆回復電流を寄生ダイオードに流して逆回復させる。
【発明を実施するための最良の形態】
【００２２】
図１は本発明の実施の形態が適用されるインバータその周辺の構成を示す回路図である。
【００２３】
ＤＣリンクとして配線８１，８２が設けられる。配線８２には電圧源１によって配線８１に対して正の直流電圧Ｅｄが印加される。ここでは電圧源１としてコンデンサが採用されている場合が例示されている。例えば当該コンデンサは図示されないコンバータによって充電される。
【００２４】
ここでは負荷９として三相負荷を想定し、具体的には例えば三相モータを想定する。負荷９は各相に対応したモータコイル９１，９２，９３を有しており、ここではこれらがスター結線（Ｙ結線）されている場合を例示している。但し、これらが環状結線（Δ結線）されている場合であっても本発明は奏功する。
【００２５】
配線８１，８２の間には３つのレグが接続されている。第１のレグではハイアーム側のスイッチング素子たるＩＧＢＴ３１とローアーム側のスイッチング素子たるＭＯＳＦＥＴ４１とが直列に接続されている。また第２のレグではハイアーム側のスイッチング素子たるＩＧＢＴ３２とローアーム側のスイッチング素子たるＭＯＳＦＥＴ４２が直列に接続されている。また第３のレグではハイアーム側のスイッチング素子たるＩＧＢＴ３３とローアーム側のスイッチング素子たるＭＯＳＦＥＴ４３とが直列に接続されている。
【００２６】
ここではハイアーム側のスイッチング素子としてＩＧＢＴ３１，３２，３３を採用したが、ＭＯＳＦＥＴを採用してもよい。またＩＧＢＴ３１，３２，３３のそれぞれにはこれらのＩＧＢＴの導通方向と反対の方向を順方向とするダイオード３１ｂ，３２ｂ，３３ｂが設けられている場合が例示されているが、これらは別途に設けられるのではなくＩＧＢＴ３１，３２，３３に付随的に設けられ、あるいは寄生するものであってもよい。
【００２７】
ＭＯＳＦＥＴ４１，４２，４３の各々には、ソースからドレインへと向かう方向を順方向とする寄生ダイオード４１ａ，４２ａ，４３ａが寄生している。
【００２８】
第１乃至第３のレグの各々における、ハイアーム側のスイッチング素子とローアーム側のスイッチング素子との接続点には負荷９が接続される。より具体的には、配線８２とコイル９１との間にＩＧＢＴ３１が接続され、配線８１とコイル９１との間にＭＯＳＦＥＴ４１が接続される。同様にして、配線８２とコイル９２との間にＩＧＢＴ３２が接続され、配線８１とコイル９２との間にＭＯＳＦＥＴ４２が、配線８２とコイル９３との間にＩＧＢＴ３３が、配線８１とコイル９３との間にＭＯＳＦＥＴ４３が、それぞれ接続される。
【００２９】
以下、本発明の実施の形態も含め、寄生ダイオード４１ａにおける逆回復について説明するが、寄生ダイオード４２ａ，４３ａにおける逆回復についても同様である。但し図面の繁雑を避けるため、寄生ダイオード４１ａにおける逆回復を改善する構成についてのみ描かれている。
【００３０】
図１において、寄生ダイオード４１ａにおける逆回復を改善する構成として、直流電源２１、スイッチング素子２２、ダイオード２３とが設けられている。
【００３１】
直流電源２１は直流電圧Ｅｄよりも小さい直流電圧Ｅｓを出力する。その負極は配線８１に、正極はスイッチング素子２２の一端に接続される。スイッチング素子２２の他端はダイオード２３のアノードに接続され、ダイオード２３のカソードはＭＯＳＦＥＴのドレインに（従って寄生ダイオード４１ａのカソードに）接続される。
【００３２】
寄生ダイオード４１ａからコイル９１へと順方向電流が流れている状態から、ＩＧＢＴ３１を経由して直流電圧Ｅｄが逆方向に印加される前に、スイッチング素子２２が導通する。これによりダイオード２３を介して直流電圧Ｅｓを用いて寄生ダイオード４１ａを逆回復させ、直流電圧Ｅｄを用いて寄生ダイオード４１ａを逆回復させる場合よりも逆回復時の損失を低減する。
【００３３】
次に、直流電源２１の具体的構成を説明する。図２は本発明の実施の形態が適用されるインバータその周辺の構成を示す回路図である。但し、図の煩雑を避けるため、コイル９１に対応する相のレグについての構成のみを示している。但し、他の相についても同様の構成を採用できる。
【００３４】
図１における直流電源２１がコンデンサ２４及び充放電回路５に置換されている。コンデンサ２４は上述の直流電圧Ｅｓを供給すべくスイッチング素子２２の一端と配線８１との間に接続されている。コンデンサ２４は充放電回路５によって、スイッチング素子２２の一端側が配線８１に対して高電位となる極性で充電される。
【００３５】
充放電回路５は、スナバ機能と、スナバ機能によって吸収されたエネルギーを回収する機能とを備える。具体的には充放電回路５は、ＩＧＢＴ３１がオン状態（導通状態）からオフ状態（非導通状態）へと遷移するときに発生するサージ・ノイズの電力を吸収する。そしてこの電力を一時的に蓄電してから出力（放電）し、コンデンサ２４を充電する。
【００３６】
スイッチング素子２２は、コンデンサ２４と寄生ダイオード４１ａとの間に介在し、上述のようにコンデンサ２４に蓄電された電力を用いて寄生ダイオード４１ａに逆方向電圧を印加する。
【００３７】
ＩＧＢＴ３１がオンして寄生ダイオード４１ａに直流電圧Ｅｄによって逆方向電圧が印加される前にスイッチング素子２２を導通させる。これによりコンデンサ２４に蓄電されたより小さな直流電圧Ｅｓで逆方向電圧を印加することができる。これにより寄生ダイオード４１ａの逆回復時の電力損失を低減できる。
【００３８】
しかも直流電圧ＥｓはＩＧＢＴのスイッチング時に発生するサージ・ノイズの電力を利用するので、別途に電源を用意する必要がない。
【００３９】
以下、更に、充放電回路５の詳細な構成を例示する。図３は本発明の実施の形態が適用されるインバータその周辺の構成を示す回路図であり、図２の構成に対して充放電回路５の詳細を示したものである。
【００４０】
充放電回路５は、コンデンサ５１とダイオード５２の直列接続で構成されるスナバ回路と、トランス５３とを有している。当該スナバ回路はＩＧＢＴ３１のサージ・ノイズを吸収し、トランス５３はスナバ回路で吸収されたサージ・ノイズの電力をコンデンサ２４へと移す。これにより、スナバ回路で吸収されたサージ・ノイズの電力がコンデンサ２４に蓄電される。
【００４１】
より具体的にはスナバ回路は、コンデンサ５１とダイオード５２とを有しており、これらはＩＧＢＴ３１の両端に対して相互に直列に接続される。ダイオード５２のアノードは配線８２側でＩＧＢＴ３１に接続される。
【００４２】
トランス５３は、一次巻線５３ａ及びこれと誘導結合する二次巻線５３ｂとを有する。一次巻線５３ａは、ダイオード５２に対して並列に接続される。
【００４３】
ダイオード５４はコンデンサ２４の両端の間でトランス５３の二次巻線５３ｂと直列に接続される。ダイオード５４の整流作用により、トランス５３によるコンデンサ２４への充電が行われるが、トランス５３を介してのコンデンサ２４の放電は行われない。
【００４４】
ダイオード５４のカソードは、二次巻線５３ｂの一端に接続される。但し、一次巻線５３ａにおいてダイオード５２の順方向と反対向き（図中、一次巻線５３ａで無印の端から黒丸が付記された端へ向かう向き）に電流が流れたときに、二次巻線５３ｂにはダイオード５４のカソードが接続された側からコンデンサ２４が接続された側へ向けて（図中、二次巻線５３ｂで黒丸が付記された端から無印の端へ向かう向き）と電流が流れる。換言すればダイオード５４のカソードは、二次巻線５３ｂで誘起される電圧の負側の端部において二次巻線５３ｂに接続される。
【００４５】
ＩＧＢＴ３１において発生したサージ・ノイズはダイオード５２を介してコンデンサ５１に充電される。充電されたコンデンサ５１は後述するタイミングで放電し、ダイオード５２の順方向とは逆向きに一次巻線５３ａを流れる。一次巻線５３ａを流れる電流により、二次巻線５３ｂに電圧が誘起され、コンデンサ２４がダイオード５４を介して充電される。かかる動作によって、スナバ回路で吸収されたサージ・ノイズの電力がコンデンサ２４に蓄電される。しかもスイッチング素子２２が導通するまでは、ダイオード５４の機能により、コンデンサ２４は放電せずに維持される。
【００４６】
以下、上記動作の詳細を順次に説明する。図４乃至図８は本発明の動作を説明する回路図である。以下に破線の矢印で示される電流Ｊ１〜Ｊ８は全て正であり、矢印で示される方向に電流が流れていることを示す。またスイッチング素子２２としてＭＯＳＦＥＴ２２を採用した場合を例示している。なお、図の煩雑を避けるためにトランス５３を示す記号から二重線を省略して描いている。
【００４７】
まず図４はＩＧＢＴ３１がオンし、ＭＯＳＦＥＴ２２，４１がオフしている状態であり、電圧源１によって負荷たるコイル９１に電圧源１とは反対側に電流Ｊ２が流れ出ている場合を示している。これ以前においてコンデンサ５１は充電されており、（そのタイミングは後述する）ＩＧＢＴ３１がオンすることによってコンデンサ５１が放電する。この放電により、電流Ｊ１がダイオード５２を避けて一次巻線５３ａに流れる。
【００４８】
電流Ｊ１はコンデンサ５１の放電による過渡的な電流であるので、電流Ｊ１が流れることによって二次巻線５３ｂには電圧が発生し、当該電圧によってダイオード５４を介して電流Ｊ３が流れる。電流Ｊ３はコンデンサ２４を充電する。
【００４９】
その後、ＭＯＳＦＥＴ２２，４１がオフしたまま、ＩＧＢＴ３１がオフすると、コイル９１は誘導性であるので、コイル９１には電流が流れ続ける（図５）。その電流の一つは他のコイルから配線８１を介して寄生ダイオード４１ａに順方向で流れる電流Ｊ５である。
【００５０】
ＩＧＢＴがオフしたことによるサージ・ノイズのため、コンデンサ５１及びダイオード５２を介して配線８２からコイル９１へと電流Ｊ４が流れ込む。電流Ｊ４はコンデンサ５１を充電する。一次巻線５３ａは誘導性であり、ダイオード５２の順方向のインピーダンスよりも大きいため、電流Ｊ４は一次巻線５３ａを避けてダイオード５２を流れる。
【００５１】
なお、もし電流Ｊ４が一次巻線５３ａに電流Ｊ４が流れたとしても、二次巻線５３ｂにはダイオード５４が接続されているため、逆方向に流れる電流は阻止される。
【００５２】
その後、ＭＯＳＦＥＴ２２、ＩＧＢＴ３１がオフしたまま、ＭＯＳＦＥＴ４１がオンする（図６）。通常、インバータのスイッチング周期は負荷たるコイル９１のインダクタンスが寄与する時定数よりも非常に高いので、この時点でもコイル９１にはＭＯＳＦＥＴ４１を介して配線８１から電流Ｊ６が流れ込む。このとき寄生ダイオード４１ａにも順方向電流が流れる。
【００５３】
その後、ＭＯＳＦＥＴ４１がオフしたまま、ＩＧＢＴ３１がオフする（図７、図８）。図７及び図８は電流Ｊ７，Ｊ８を区別して見やすくするために描いているが、両図の説明する事象が時間的にずれて発生することを意図してはいない。
【００５４】
図７及び図８で示されるタイミングの後、図４で示されるようにＭＯＳＦＥＴ４１がオフしたまま、ＩＧＢＴ３１がオンする状態に戻る。図７及び図８で示されるタイミングはＭＯＳＦＥＴ４１もＩＧＢＴ３１もオフしたいわゆるデッドタイムである。
【００５５】
より具体的には、このデッドタイムは、ＩＧＢＴ３１がオフしていて寄生ダイオード４１ａを介してコイル９１に向けて電流Ｊ５，Ｊ６が流れる状態（図５及び図６参照）と、その後で最初にＭＯＳＦＥＴ４１がオフしてＩＧＢＴ３１が導通してコイル９１に向けて電流Ｊ２が流れる（図４参照）までの間にあるデッドタイムである。このような状態やデッドタイムが、ＩＧＢＴ３１とＭＯＳＦＥＴ４１の導通／非導通のパターンとして、設定される。
【００５６】
当該デッドタイムにおいてＭＯＳＦＥＴ２２がオンし、コンデンサ２４はダイオード２３を介して寄生ダイオード４１ａに対して逆方向電圧（上述の直流電圧Ｅｓ）を印加する。これにより寄生ダイオード４１ａには逆回復電流Ｊ７が流れて逆回復する（図７）。またコンデンサ２４からは電流Ｊ８がコイル９１へと流れる。ダイオード２３は、電流Ｊ８が図示された向きに流れているデッドタイム中にのみＭＯＳＦＥＴ２２がオンするのであれば必要ない。しかしダイオード２３が設けられない場合でデッドタイム中に電流Ｊ８の向きが変わり、かつＭＯＳＦＥＴ２２のオフが遅れた場合、ＩＧＢＴ３１のエミッタ側の電位は約Ｅｄとなり、コンデンサ２４に想定しない大きな電流が流れ込む可能性がある。例えば電流Ｊ８に流れる交流電流がデッドタイム中にゼロクロス付近にある場合に電流Ｊ８の向きが変わる可能性がある。ダイオード２３を設けることにより、このような現象を回避でき、ＭＯＳＦＥＴ２２の制御も簡素化できる。またダイオード２３によりＭＯＳＦＥＴ２２を低耐圧ＭＯＳＦＥＴにすることができ、コストダウンすることができる。
【００５７】
このような動作により、ＩＧＢＴ３１がオンして直流電圧Ｅｄによって寄生ダイオード４１ａに逆回復が生じることを避け、かつ寄生ダイオード４１ａにコイル９１へと環流電流が流れている状態を避けて、逆回復電流を寄生ダイオード４１ａに流して逆回復させることができる。そして通常、サージ・ノイズの電力によってコンデンサ５１に充電される電荷及びその放電によってコンデンサ２４に充電される電荷は小さい。そしてこれらのコンデンサ２４，５１の静電容量を適宜に設定して、コンデンサ２４から寄生ダイオード４１ａに対して逆方向に印加する直流電圧Ｅｓを直流電圧Ｅｄよりも小さくすることができる。これは逆方向電圧を小さくするのみならず、逆回復電流を小さくすることとなり、以て逆回復時の電力損失を低減する。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施の形態が適用されるインバータその周辺の構成を示す回路図である。
【図２】本発明の実施の形態が適用されるインバータその周辺の構成を示す回路図である。
【図３】本発明の実施の形態が適用されるインバータその周辺の構成を示す回路図である。
【図４】本発明の動作を説明する回路図である。
【図５】本発明の動作を説明する回路図である。
【図６】本発明の動作を説明する回路図である。
【図７】本発明の動作を説明する回路図である。
【図８】本発明の動作を説明する回路図である。
【図９】逆回復特性を例示するグラフである。
【符号の説明】
【００５９】
２４，５１  コンデンサ
３１  ＩＧＢＴ
４１  ＭＯＳＦＥＴ
４１ａ  寄生ダイオード
５  充放電回路
５２，５４  ダイオード
５３  トランス
５３ａ  一次巻線
５３ｂ  二次巻線
８１，８２  配線
【図１】
2009147996.tif 000003
【図２】
2009147996.tif 000004
【図３】
2009147996.tif 000005
【図４】
2009147996.tif 000006
【図５】
2009147996.tif 000007
【図６】
2009147996.tif 000008
【図７】
2009147996.tif 000009
【図８】
2009147996.tif 000010
【図９】
2009147996.tif 000011