(57)【要約】【課題】被写体に動きがあっても簡単な回路構成で残フリッカの少ないフリッカ低減装置を提供する。【解決手段】スイッチ１６は、撮像素子がＮＴＳＣ方式で駆動されて、電源周波数が５０Ｈｚの照明によるフリッカを受ける場合、動き検出回路１５の結果に基づいて、被写体が静止している時は除算器１４の出力を選択し、被写体が動いている時はフリッカゲイン生成回路１９の出力を選択する。【選択図】図１
2009081684.tif 000002
【特許請求の範囲】
【請求項１】
画素単位で蓄積時刻の異なる撮像素子の出力におけるフリッカを低減させるフリッカ低減装置であって、
水平周期毎に前記撮像素子出力の有効信号区間の平均値を算出する第一の平均値算出手段と、
前記第一の平均値算出手段の出力を１フィールド或いは１フレーム単位で保持する、縦続接続された複数の記憶手段と、
前記第一の平均値算出手段の出力と、その出力と同一水平周期位置に相当する前記複数の記憶手段の保持値との平均値を算出する第二の平均値算出手段と、
前記第一の平均値算出手段の出力と前記第二の平均値算出手段の出力との比率からフリッカに起因する画像レベル変動成分を抽出する第一のフリッカゲイン算出手段と、
前記第一のフリッカゲイン算出手段の出力からフリッカ周波数成分を抽出し、そのフリッカ周波数に同期した正弦波形を生成する第二のフリッカゲイン算出手段と、
前記第一の平均値算出手段の出力変化から被写体の動きを検出する動き検出手段と、
前記動き検出手段の結果から、前記第一のフリッカゲイン算出手段の出力と前記第二のフリッカゲイン算出手段の出力を選択するようにしたゲイン選択手段と、
フリッカの影響をキャンセルするように前記ゲイン選択手段の出力を撮像素子出力に乗ずる乗算手段とを備え、
前記ゲイン選択手段は、
前記撮像素子がＮＴＳＣ方式で駆動されて、電源周波数が５０Ｈｚの照明によるフリッカを受ける場合、
前記動き検出手段の結果に基づいて、被写体が静止している時は前記第一のフリッカゲイン算出手段の出力を選択し、被写体が動いている時は前記第二のフリッカゲイン算出手段の出力を選択する、フリッカ低減装置。
【請求項２】
画素単位で蓄積時刻の異なる撮像素子の出力におけるフリッカを低減させるフリッカ低減装置であって、
水平周期毎に前記撮像素子出力の有効信号区間の平均値を算出する第一の平均値算出手段と、
前記第一の平均値算出手段の出力を１フィールド或いは１フレーム単位で保持する、縦続接続された複数の記憶手段と、
前記第一の平均値算出手段の出力と、その出力と同一水平周期位置に相当する前記複数の記憶手段の保持値との平均値を算出する第二の平均値算出手段と、
前記第一の平均値算出手段の出力と前記第二の平均値算出手段の出力との比率からフリッカに起因する画像レベル変動成分を抽出する第一のフリッカゲイン算出手段と、
前記第一のフリッカゲイン算出手段の出力からフリッカ周波数成分を抽出し、そのフリッカ周波数に同期した正弦波形を生成する第二のフリッカゲイン算出手段と、
前記第一の平均値算出手段の出力変化から被写体の動きを検出する動き検出手段と、
前記動き検出手段の結果から、前記第一のフリッカゲイン算出手段の出力と前記第二のフリッカゲイン算出手段の出力を選択するようにしたゲイン選択手段と、
フリッカの影響をキャンセルするように前記ゲイン選択手段の出力を撮像素子出力に乗ずる乗算手段とを備え、
前記ゲイン選択手段は、
前記撮像素子がＮＴＳＣ方式で駆動されて、電源周波数が６０Ｈｚの照明によるフリッカを受ける場合、
前記複数の記憶手段の更新は、フィールド周期とフリッカ周期が再度合致するまでの期間を均等に３分割した時刻で更新するようにし、
前記動き検出手段の結果に基づいて、被写体が静止している時は前記第二のフリッカゲイン算出手段の出力を選択し、被写体が動いている時は補正ゲインを出力しないよう制御する、フリッカ低減装置。
【請求項３】
画素単位で蓄積時刻の異なる撮像素子の出力におけるフリッカを低減させるフリッカ低減装置であって、
水平周期毎に前記撮像素子出力の有効信号区間の平均値を算出する第一の平均値算出手段と、
前記第一の平均値算出手段の出力を１フィールド或いは１フレーム単位で保持する、縦続接続された複数の記憶手段と、
前記第一の平均値算出手段の出力と、その出力と同一水平周期位置に相当する前記複数の記憶手段の保持値との平均値を算出する第二の平均値算出手段と、
前記第一の平均値算出手段の出力と前記第二の平均値算出手段の出力との比率からフリッカに起因する画像レベル変動成分を抽出する第一のフリッカゲイン算出手段と、
前記第一のフリッカゲイン算出手段の出力からフリッカ周波数成分を抽出し、そのフリッカ周波数に同期した正弦波形を生成する第二のフリッカゲイン算出手段と、
前記第一の平均値算出手段の出力変化から被写体の動きを検出する動き検出手段と、
前記動き検出手段の結果から、前記第一のフリッカゲイン算出手段の出力と前記第二のフリッカゲイン算出手段の出力を選択するようにしたゲイン選択手段と、
フリッカの影響をキャンセルするように前記ゲイン選択手段の出力を撮像素子出力に乗ずる乗算手段とを備え、
前記ゲイン選択手段は、
前記撮像素子がＰＡＬ方式で駆動されて、電源周波数が６０Ｈｚの照明によるフリッカを受ける場合、
前記動き検出手段の結果に基づいて、被写体が静止している時は前記第一のフリッカゲイン算出手段の出力を選択し、被写体が動いている時には前記第二のフリッカゲイン算出手段の出力を選択する、フリッカ低減装置。
【請求項４】
フリッカの周波数を検出する周波数判別手段を、さらに備え、
前記ゲイン選択手段は、前記周波数判別手段の判別結果と、前記撮像素子の駆動方式とに基づいて切替え制御される、請求項１〜３のいずれかに記載のフリッカ低減装置。
【請求項５】
画素単位で蓄積時刻の異なる撮像素子の出力におけるフリッカを低減させるフリッカ低減装置であって、
水平周期毎に前記撮像素子出力の有効信号区間の平均値を算出する第一の平均値算出手段と、
前記第一の平均値算出手段の出力を１フィールド或いは１フレーム単位で保持する、縦続接続された複数の記憶手段と、
前記第一の平均値算出手段の出力と、その出力と同一水平周期位置に相当する前記複数の記憶手段の保持値との平均値を算出する第二の平均値算出手段と、
前記第一の平均値算出手段の出力と前記第二の平均値算出手段の出力との比率からフリッカに起因する画像レベル変動成分を抽出する第一のフリッカゲイン算出手段と、
前記第一のフリッカゲイン算出手段の出力からフリッカ周波数成分を抽出し、そのフリッカ周波数に同期した正弦波形を生成する第二のフリッカゲイン算出手段と、
前記第一の平均値算出手段の出力変化から被写体の動きを検出する動き検出手段と、
前記動き検出手段の結果から、前記第一のフリッカゲイン算出手段の出力と前記第二のフリッカゲイン算出手段の出力を選択するようにしたゲイン選択手段と、
フリッカの影響をキャンセルするように前記ゲイン選択手段の出力を撮像素子出力に乗ずる乗算手段と、
フリッカの周波数を検出する周波数判別手段とを備え、
前記ゲイン選択手段は、
前記撮像素子がＮＴＳＣ方式で駆動されているとともに、前記周波数判別手段の判別結果が５０Ｈｚである場合、前記動き検出手段の結果に基づいて、被写体が静止している時は前記第一のフリッカゲイン算出手段の出力を選択し、被写体が動いている時は前記第二のフリッカゲイン算出手段の出力を選択するよう制御し、
前記撮像素子がＮＴＳＣ方式で駆動されているとともに、前記周波数判別手段の判別結果が６０Ｈｚである場合、前記動き検出手段の結果に基づいて、被写体が静止している時は前記第二のフリッカゲイン算出手段の出力を選択し、被写体が動いている時は補正ゲインを出力しないよう制御する、フリッカ低減装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電源による照明等に起因する撮像素子の出力信号における周期的変化（以下、フリッカと称す）を低減するフリッカ低減装置に関するものである。
【背景技術】
【０００２】
一般に、放送方式はその画面を形成するフレームあるいはフィールド周波数を商用電源周波数に合わせて設定される。例えば商用電源周波数が６０Ｈｚの地域で採用されているＮＴＳＣ方式はフィールド周波数がほぼ６０Ｈｚとなっており、また商用電源周波数が５０Ｈｚの地域で採用されているＰＡＬ方式はフィールド周波数が５０Ｈｚとなっている場合が多い。しかし、東日本地域のような一部の地域では商用電源の周波数（５０Ｈｚ）とフィールド周波数（６０Ｈｚ）が異なる場合もある。このような地域において、交流電源で点灯する一般的な蛍光灯は所定の周期で点滅を繰り返すため、入射光を撮像素子で電気信号に変換し読み出す際に、読み出す画素の位置により電荷の蓄積時刻が異なるような撮像素子を用いる場合は同一の画面内（フィールドもしくはフレーム内）においても、各画素の蓄積時間内に入射する光量の総和は異なるため、特定の周期で明るい部分と暗い部分が生じる。このような現象がラインフリッカである。また、同一画面内で各画素の蓄積時刻を同じとする撮像素子を用いる場合は、画面毎に明暗が生じるため、フィールドフリッカ、もしくはフレームフリッカと呼ばれる。
【０００３】
図８を参照してこれを説明する。図８において、（Ａ）は撮像素子出力を表し、破線がフリッカのない場合の出力で、実線はフリッカの影響を受けた出力を表している。（Ｂ）は電源周波数５０Ｈｚを用いる蛍光灯の発光周期を表している。
【０００４】
図８に示すように、５０Ｈｚの交流電源で点灯する一般的な蛍光灯は５０Ｈｚを整流した１００Ｈｚで発光を繰り返すので同一画面内部においても１００Ｈｚの周期で明るい部分と暗い部分が生じる。例えばＮＴＳＣ方式では、水平走査（以下、ラインと記す）周波数は１５．７５ＫＨｚであるので１／１００ｓｅｃ＝１５７．５ライン毎に明暗を繰り返す。また、フィールドの周期（１／６０ｓｅｃ）と照明の点滅周期（１／１００ｓｅｃ）との公倍数は１／２０ｓｅｃであるため、１／２０ｓｅｃ即ちほぼ３フィールド毎に同じ明暗のパターンとなる。このような現象がフリッカである。ただし、フリッカ周波数はライン周波数に対しては十分遅いため、ライン内でその影響の差異はなく図のように各ライン内では均一に影響が現れる。
【０００５】
このようなフリッカの補正方法については、一般的に３フィールド毎に同じ明暗のパターンがくることに着目し、３フィールドの平均と現出力との除算値を補正ゲインとし、現出力に乗算することでフリッカ成分の補正が行う方法が知られている。
【０００６】
図９はその説明図であり、撮像素子出力を信号入力とし、これからフリッカを低減する補正方法の一般的概略図を示すものである。
【０００７】
信号入力Ｙはライン平均回路１１０に入力され、ライン単位で有効信号区間の平均処理を行ってライン平均値ｙ0を算出する。遅延器１２００は、１画面分のライン平均値を保持可能な複数個のメモリで構成し、夫々１フィールド期間遅延して出力するもので、メモリ１で１フィールド期間遅延したものをｙ-1とし、メモリ２でさらに１フィールド期間遅延したものをｙ−２とする。夫々のライン平均値ｙ0、ｙ-1、ｙ-2は平均値演算回路１３０で３フィールド分のライン平均値の平均値を算出し、これを除算器１４０において現在のライン平均値ｙ0で除算することで３フィールド平均値に対する現在のライン平均値ｙ0の差分比率が求まる。これをフリッカ補正信号とし、遅延器２００で演算処理期間に相当する遅延を施した信号に乗算器２１０で乗算することで、フリッカによるレベル変動成分を補正した出力Ｙ’を得るように構成されるものである。
【０００８】
しかしながら、図９の構成によるフリッカ補正では、ライン単位でゲインを算出するため、被写体の動きがライン内の一部分であっても動きのない部分までゲイン補正の影響を受けてしまう。
【０００９】
図１０は、ゲイン補正の影響を説明するための模式図で、図１０（ａ）は補正入力画面を示し、図１０（ｂ）は補正出力画面を示す。例えば、図１０（ａ）の画面内に映っている円形の被写体が、点線で示す位置９１から実線で示す位置９２へ移動することよって、その影響は算出する補正ゲインに影響するため、被写体の移動範囲のライン、即ち図１０（ｂ）で示す斜線部９３全体で動きに応答して、ライン単位のレベル変動が発生し、フリッカ補正動作の副作用を生じてしまう。
【００１０】
これを改善するため、動き検出手段を設けて補正ゲインを切替える装置の提案がある（例えば、特許文献１参照）。
【００１１】
（従来例１）
図１１は、撮像素子出力を信号入力とし、被写体変化に対する影響を軽減するフリッカ低減装置の概略図である。
【００１２】
図１１において、撮像手段などから伝送される入力Ｙは、ライン平均回路１１０に入力される。ライン平均回路１１０は、入力される信号Ｙに基づいて、ライン単位で有効信号区間の平均処理を行ってライン平均値ｙ0を算出する。
【００１３】
遅延器１２００は、１フィールド分のライン平均値を保持可能な複数個のメモリ１２００ａ及び１２００ｂで構成し、夫々１フィールド期間遅延して出力する。メモリ１２００ａで１フィールド期間遅延したライン平均値をｙ-1とし、メモリ１２００ｂでさらに１フィールド期間遅延したライン平均値をｙ-2とする。ライン平均値ｙ0、ｙ-1、ｙ-2は、平均値演算回路１３０に入力される。
【００１４】
平均値演算回路１３０は、現フィールドから２フィールド前までの３フィールド分のライン平均値の平均値を算出する。平均値演算回路１３０から出力される平均値は、除算器１４０に入力される。
【００１５】
除算器１４０は、平均値演算回路１３０から出力される平均値を、現在のライン平均値ｙ0で除算することで、３フィールド平均値に対する現在のライン平均値ｙ0の差分比率を求めて、これを現在のフリッカ補正信号ｚ0とする。
【００１６】
遅延器１２１０は、１フィールド分のフリッカ補正信号を保持可能な複数個のメモリ１２１０ａ，１２１０ｂ，および１２１０ｃで構成され、夫々１フィールド期間遅延して出力する。メモリ１２１０ａで１フィールド期間遅延したフリッカ補正信号をｚ-1とし、メモリ１２１０ｂでさらに１フィールド期間遅延したフリッカ補正信号をｚ-2とし、メモリ１３でさらに１フィールド期間遅延したフリッカ補正信号をｚ-3とする。
【００１７】
動き検出回路１５０は、ライン平均値ｙ0とｙ-1との差分検出を行って、１フィールド前後の動き検出を行い、検出信号を生成する。その検出信号は、被写体が静止している時には、除算器１４０からの現在のフリッカ補正信号ｚ0を選択し、被写体が動いている場合には、メモリ１２１０ｃから動きの影響がなく且つフリッカ位相がほぼ同位相である３フィールド前のフリッカ補正信号ｚ-3を選択するように、スイッチ１６０を切替制御する。
【００１８】
スイッチ１６０から出力される補正信号は、乗算器２１０に入力される。乗算器２１０は、遅延器２００から出力される演算処理期間に相当する遅延を施した原信号に、補正信号を乗算し、フリッカによるレベル変動成分を補正した出力Ｙ’を出力する。
【００１９】
（従来例２）
図１２は、従来のフリッカ低減装置の他例の構成を示す。図１２に示すフリッカ低減装置は、撮像素子出力を信号入力とし、被写体変化に対する影響を軽減するものである。
【００２０】
図１２において、撮像手段などから伝送される入力Ｙは、ライン平均回路１１０に入力される。ライン平均回路１１０は、入力される信号Ｙに基づいて、ライン単位で有効信号区間の平均処理を行って、ライン平均値ｙ0を算出する。算出されたライン平均値ｙ0は、遅延器１２００、平均値演算回路１３０、および除算器１４０に入力される。
【００２１】
遅延器１２００は、１フィールド分のライン平均値を保持可能な複数個のメモリ１２００ａ及び１２００ｂで構成し、夫々１フィールド期間遅延して出力する。メモリ１２００ａで１フィールド期間遅延したライン平均値をｙ-1とし、メモリ１２００ｂでさらに１フィールド期間遅延したライン平均値をｙ-2とする。ライン平均値ｙ0、ｙ-1、ｙ-2は、平均値演算回路１３０に入力される。
【００２２】
平均値演算回路１３０は、入力されるライン平均値に基づき、現フィールドから２フィールド前までの３フィールド分のライン平均値の平均値を算出する。
【００２３】
除算器１４０は、平均値演算回路１３０から出力される平均値を、現在のライン平均値ｙ0で除算することで、３フィールド平均値に対する現在のライン平均値ｙ0の差分比率が求める。除算器１４０から出力される信号を、現在のフリッカ補正信号ｚ0とする。
【００２４】
遅延器１２２０は、１フィールド分のフリッカ補正信号を保持可能な複数個のメモリ１２２０ａ〜１２２０ｆで構成し、夫々１フィールド期間遅延して出力する。メモリ１２２０ａで１フィールド期間遅延したフリッカ補正信号をｚ-1とし、メモリ１２２０ｂでさらに１フィールド期間遅延したフリッカ補正信号をｚ-2とし、メモリ１２２０ｃでさらに１フィールド期間遅延したフリッカ補正信号をｚ-3とし、メモリ１２２０ｄでさらに１フィールド期間遅延したフリッカ補正信号をｚ-4とし、メモリ１２２０ｅでさらに１フィールド期間遅延したフリッカ補正信号をｚ-5とし、メモリ１２２０ｆでさらに１フィールド期間遅延したフリッカ補正信号をｚ-6とする。
【００２５】
平滑回路１７０は、現在のフリッカ補正信号ｚ0と、フリッカ位相がほぼ同位相である３フィールド前のフリッカ補正信号ｚ-3と、６フィールド前のフリッカ補正信号ｚ-6とに基づいて、過去の複数フィールドの同一領域におけるフリッカ補正ゲインに含まれる誤差成分を除去、或いは大きな変動分を抑圧する。なお、平滑回路１７０は、例えばメディアンフィルタ等から構成される。
【００２６】
一方、動き検出回路１５０は、ライン平均値ｙ0及びｙ-1の差分検出を行って、１フィールド前後の動き検出を行い、検出信号を生成する。その検出信号は、被写体が静止している時には、除算器１４０からの現在のフリッカ補正信号ｚ0を選択し、被写体に動きがある場合には、平滑回路１７０からの動きの影響が軽減されたフリッカ補正信号を選択するように、スイッチ１６０を切替制御する。スイッチ１６０から出力される信号を、フリッカ補正信号とする。フリッカ補正信号は、乗算器２１０に入力される。
【００２７】
乗算器２１０は、遅延器２００で演算処理期間に相当する遅延を施した原信号に、フリッカ補正信号を乗算し、フリッカによるレベル変動成分を補正した出力Ｙ’を出力する。
【００２８】
（従来例３）
図１３は、従来のフリッカ低減装置の他例の構成を示す。図１３に示すフリッカ低減装置は、撮像素子出力を信号入力とし、被写体変化に対する影響を軽減するものである。
【００２９】
図１３において、撮像手段などから伝送される信号Ｙは、ライン平均回路１１０に入力される。ライン平均回路１１０は、ライン単位で有効信号区間の平均処理を行って、ライン平均値ｙ0を算出する。算出されたライン平均値ｙ0は、遅延器１２００、平均値演算回路１３０、および除算器１４０に入力される。
【００３０】
遅延器１２００は、１フィールド分のライン平均値を保持可能な複数個のメモリ１２００ａ及び１２００ｂで構成し、夫々１フィールド期間遅延して出力する。メモリ１２００ａで１フィールド期間遅延したライン平均値をｙ-1とし、メモリ１２００ｂでさらに１フィールド期間遅延したライン平均値をｙ-2とする。ライン平均値ｙ0、ｙ-1、ｙ-2は、平均値演算回路１３０に入力される。
【００３１】
平均値演算回路１３０は、現フィールドから２フィールド前までの３フィールド分のライン平均値の平均値を算出する。算出された平均値は、除算器１４０に入力される。
【００３２】
除算器１４０は、平均値演算回路１３０から出力される平均値を、現在のライン平均値ｙ0で除算することで、３フィールド平均値に対する現在のライン平均値ｙ0の差分比率を求める。除算器１４０で算出された差分比率を、フリッカ成分信号とする。算出されたフリッカ成分信号は、フリッカ成分抽出回路１８０に入力される。
【００３３】
フリッカ成分抽出回路１８０は、フリッカ成分信号を周波数変換し、フリッカの成分である周波数帯域だけを抽出する。抽出された周波数帯域の情報は、フリッカゲイン生成回路１９０に入力される。なお、フリッカ成分抽出回路１８０は、例えばフーリエ変換回路から構成される。
【００３４】
フリッカゲイン生成回路１９０は、フリッカ成分抽出回路１８０で抽出されたフリッカ成分（周波数領域）から、三角関数の重畳により正弦波を生成する。生成された正弦波は、フリッカ補正信号として出力される。なお、フリッカゲイン生成回路１９０は、例えば逆フーリエ変換回路から構成されるものであり、被写体に起因する誤差成分や変動成分を排除したフリッカ補正ゲインを生成する。
【００３５】
乗算器２１０は、遅延器２００で演算処理期間に相当する遅延を施した原信号に、フリッカ補正信号を乗算し、フリッカによるレベル変動成分を補正した出力Ｙ’を出力する。
【００３６】
（従来例４）
図１４は、従来のフリッカ低減装置の他例の構成を示す。図１４に示すフリッカ低減装置は、撮像素子出力を信号入力とし、被写体変化に対する影響を軽減するものである（特許文献２参照）。
【００３７】
図１４において、撮像手段などから伝送される信号Ｙは、ライン積算ブロック１１１に入力され、ライン単位で有効信号区間の積算処理を行ってライン積算値ｓ0を算出する。算出されたライン積算値ｓ0は、遅延器１２００，平均値計算ブロック１３１、および差分計算ブロック１４１に入力される。
【００３８】
遅延器１２００は、１フィールド分のライン積算値を保持可能な複数個のメモリ１２００ａ及び１２００ｂで構成し、夫々１フィールド期間遅延して出力する。メモリ１２００ａで１フィールド期間遅延したライン積算値をｓ-1とし、メモリ１２００ｂでさらに１フィールド期間遅延したライン積算値をｓ-2とする。ライン積算値ｓ-1、ｓ-2は、平均値計算ブロック１３１に入力されるとともに、ライン積算値ｓ-1はさらに差分計算ブロック１４１に入力される。
【００３９】
平均値計算ブロック１３１は、ライン積算値ｓ0、ｓ-1、ｓ-2に基づき、現フィールドから２フィールド前までの３フィールド分のライン積算値の平均値を算出する。算出された平均値は、正規化ブロック１３１に入力される。
【００４０】
差分計算ブロック１４１は、ライン積算値ｓ0及びｓ-1の差分を算出し、被写体の変化がないとしてフリッカの影響によるレベル差分を抽出する。抽出されたレベル差分は、正規化ブロック１４２に入力される。
【００４１】
フリッカ成分は、入力信号レベルに影響される。正規化ブロック１４２は、差分計算ブロック１４１で抽出されるレベル差分を、平均値計算ブロック１３１の積算平均値で除算することで、正規化してフリッカ成分信号を生成する。生成されたフリッカ成分信号は、ＤＦＴブロック１８１に入力される。
【００４２】
ＤＦＴ（離散フーリエ変換）ブロック１８１は、フリッカ成分信号を離散フーリエ変換で周波数変換し、フリッカの成分である周波数帯域だけを抽出する。抽出された周波数帯域の情報は、フリッカゲイン生成ブロック１９１に入力される。
【００４３】
フリッカゲイン生成ブロック１９１は、ＤＦＴブロック１８１で抽出されたフリッカ成分（周波数領域）から、三角関数の重畳により正弦波を生成する。フリッカゲイン生成ブロック１９１は、その正弦波をフリッカ補正信号として出力する。なお、フリッカゲイン生成ブロック１９１は、例えば逆フーリエ変換回路から構成されるものであり、被写体に起因する誤差成分や変動成分を排除したフリッカ補正ゲインを生成する。
【００４４】
乗算器２１０は、遅延器２００で演算処理期間に相当する遅延を施した原信号に、フリッカ補正信号を乗算し、フリッカによるレベル変動成分を補正した出力Ｙ’を出力する。
【特許文献１】特許第３５０６９００号公報
【特許文献２】特開２００４−２２２２２８公報
【発明の開示】
【発明が解決しようとする課題】
【００４５】
しかしながら、上記の従来の構成では、以下の問題が発生し得る。
【００４６】
（問題点１）
図１１の構成は、被写体の動きを検出した際に、現在のフリッカ補正ゲインと３の倍数フィールド前のフリッカ補正ゲインとを切替えてフリッカを補正するものである。このような構成では、動きが連続する場合に対応するには多くのメモリが必要となり、コストアップになってしまうという問題がある。
【００４７】
また、３フィールド前のフリッカ位相は、実際にはわずかにズレを持っている。図１５は位相ずれの説明図であって、図１５（ａ）はＮＴＳＣ方式で駆動される撮像素子出力を表し、図１５（ｂ）は電源周波数５０Ｈｚを用いる蛍光灯の発光周期を表している。一般的にフリッカの位相は３フィールド周期で元に戻るとされているが、実際には図のように３フィールド間で５０μｓｅｃの位相ズレが残る。従って、過去に溯るに伴いそのズレは大きくなるため、実際の補正効果が失われてしまうという問題点が生じる。
【００４８】
また、動きを検出する際に遅延器１２１０のメモリの更新を停止し、保持しているフリッカ補正信号を用いればメモリの増加は避けられるが、３フィールド間で５０μｓｅｃの位相ズレの問題は残ってしまう。
【００４９】
（問題点２）
図１１に示す構成は、被写体の動きを検出した際に、現在のフリッカ補正ゲインと３の倍数フィールド前のフリッカ補正ゲインとを、夫々平滑回路１７０でゲインの平滑化を図って、フリッカの補正ゲインにする構成である。これも、上記（問題点１）の問題と同じく、３フィールド間で５０μｓｅｃの位相ズレが残るため、平滑化をすればするほど動きの影響は排除されるが、位相ズレによって出力される補正ゲインも現状のフリッカ位相からのズレが大きくなる。したがって、実際の補正効果が失われてしまうという問題点が生じる。
【００５０】
（問題点３）
図１２、図１３に示す構成は、影響するフリッカに同期する正弦波を生成してフリッカ補正ゲインとする構成である。このような構成では、正弦波形で補正するため、被写体の変化などによる外乱の影響は受け難いが、実際のフリッカ波形特性と異なる部分が残フリッカとして残ってしまう。
【００５１】
図１６は特性差の説明図であって、図１６（ａ）は蛍光灯の発光特性、（ｂ）は生成フリッカ補正ゲイン、（ｃ）は（ａ）と（ｂ）とを重ねて特性差を表したもの、（ｄ）はその差分を表す。蛍光灯の発光特性は、交流電源の整流性能や蛍光物質の劣化などで、図１６（ａ）に示すように正弦曲線ではなく歪みをもつため、これを正弦特性で一様にキャンセルできず、図１６（ｄ）に示すように残フリッカ成分が発生することとなる。この残フリッカ成分は、レベルは小さくなるが、元のフリッカの２倍の周波数となって、画面に影響を残すようになる。
【００５２】
本発明は、被写体に動きがあっても簡単な回路構成で残フリッカの少ないフリッカ低減装置を提供することを目的とする。
【課題を解決するための手段】
【００５３】
本発明の第１のフリッカ低減装置は、画素単位で蓄積時刻の異なる撮像素子の出力におけるフリッカを低減させるフリッカ低減装置であって、水平周期毎に前記撮像素子出力の有効信号区間の平均値を算出する第一の平均値算出手段と、前記第一の平均値算出手段の出力を１フィールド或いは１フレーム単位で保持する、縦続接続された複数の記憶手段と、前記第一の平均値算出手段の出力と、その出力と同一水平周期位置に相当する前記複数の記憶手段の保持値との平均値を算出する第二の平均値算出手段と、前記第一の平均値算出手段の出力と前記第二の平均値算出手段の出力との比率からフリッカに起因する画像レベル変動成分を抽出する第一のフリッカゲイン算出手段と、前記第一のフリッカゲイン算出手段の出力からフリッカ周波数成分を抽出し、そのフリッカ周波数に同期した正弦波形を生成する第二のフリッカゲイン算出手段と、前記第一の平均値算出手段の出力変化から被写体の動きを検出する動き検出手段と、前記動き検出手段の結果から、前記第一のフリッカゲイン算出手段の出力と前記第二のフリッカゲイン算出手段の出力を選択するようにしたゲイン選択手段と、フリッカの影響をキャンセルするように前記ゲイン選択手段の出力を撮像素子出力に乗ずる乗算手段とを備え、前記ゲイン選択手段は、前記撮像素子がＮＴＳＣ方式で駆動されて、電源周波数が５０Ｈｚの照明によるフリッカを受ける場合、前記動き検出手段の結果に基づいて、被写体が静止している時は前記第一のフリッカゲイン算出手段の出力を選択し、被写体が動いている時は前記第二のフリッカゲイン算出手段の出力を選択するものである。
【００５４】
本発明の第２のフリッカ低減装置は、画素単位で蓄積時刻の異なる撮像素子の出力におけるフリッカを低減させるフリッカ低減装置であって、水平周期毎に前記撮像素子出力の有効信号区間の平均値を算出する第一の平均値算出手段と、前記第一の平均値算出手段の出力を１フィールド或いは１フレーム単位で保持する、縦続接続された複数の記憶手段と、前記第一の平均値算出手段の出力と、その出力と同一水平周期位置に相当する前記複数の記憶手段の保持値との平均値を算出する第二の平均値算出手段と、前記第一の平均値算出手段の出力と前記第二の平均値算出手段の出力との比率からフリッカに起因する画像レベル変動成分を抽出する第一のフリッカゲイン算出手段と、前記第一のフリッカゲイン算出手段の出力からフリッカ周波数成分を抽出し、そのフリッカ周波数に同期した正弦波形を生成する第二のフリッカゲイン算出手段と、前記第一の平均値算出手段の出力変化から被写体の動きを検出する動き検出手段と、前記動き検出手段の結果から、前記第一のフリッカゲイン算出手段の出力と前記第二のフリッカゲイン算出手段の出力を選択するようにしたゲイン選択手段と、フリッカの影響をキャンセルするように前記ゲイン選択手段の出力を撮像素子出力に乗ずる乗算手段とを備え、前記ゲイン選択手段は、前記撮像素子がＮＴＳＣ方式で駆動されて、電源周波数が６０Ｈｚの照明によるフリッカを受ける場合、前記複数の記憶手段の更新は、フィールド周期とフリッカ周期が再度合致するまでの期間を均等に３分割した時刻で更新するようにし、前記動き検出手段の結果に基づいて、被写体が静止している時は前記第二のフリッカゲイン算出手段の出力を選択し、被写体が動いている時は補正ゲインを出力しないよう制御するものである。
【００５５】
本発明の第３のフリッカ低減装置は、画素単位で蓄積時刻の異なる撮像素子の出力におけるフリッカを低減させるフリッカ低減装置であって、水平周期毎に前記撮像素子出力の有効信号区間の平均値を算出する第一の平均値算出手段と、前記第一の平均値算出手段の出力を１フィールド或いは１フレーム単位で保持する、縦続接続された複数の記憶手段と、前記第一の平均値算出手段の出力と、その出力と同一水平周期位置に相当する前記複数の記憶手段の保持値との平均値を算出する第二の平均値算出手段と、前記第一の平均値算出手段の出力と前記第二の平均値算出手段の出力との比率からフリッカに起因する画像レベル変動成分を抽出する第一のフリッカゲイン算出手段と、前記第一のフリッカゲイン算出手段の出力からフリッカ周波数成分を抽出し、そのフリッカ周波数に同期した正弦波形を生成する第二のフリッカゲイン算出手段と、前記第一の平均値算出手段の出力変化から被写体の動きを検出する動き検出手段と、前記動き検出手段の結果から、前記第一のフリッカゲイン算出手段の出力と前記第二のフリッカゲイン算出手段の出力を選択するようにしたゲイン選択手段と、フリッカの影響をキャンセルするように前記ゲイン選択手段の出力を撮像素子出力に乗ずる乗算手段とを備え、前記ゲイン選択手段は、前記撮像素子がＰＡＬ方式で駆動されて、電源周波数が６０Ｈｚの照明によるフリッカを受ける場合、前記動き検出手段の結果に基づいて、被写体が静止している時は前記第一のフリッカゲイン算出手段の出力を選択し、被写体が動いている時には前記第二のフリッカゲイン算出手段の出力を選択するものである。
【００５６】
本発明の第４のフリッカ低減装置は、画素単位で蓄積時刻の異なる撮像素子の出力におけるフリッカを低減させるフリッカ低減装置であって、水平周期毎に前記撮像素子出力の有効信号区間の平均値を算出する第一の平均値算出手段と、前記第一の平均値算出手段の出力を１フィールド或いは１フレーム単位で保持する、縦続接続された複数の記憶手段と、前記第一の平均値算出手段の出力と、その出力と同一水平周期位置に相当する前記複数の記憶手段の保持値との平均値を算出する第二の平均値算出手段と、前記第一の平均値算出手段の出力と前記第二の平均値算出手段の出力との比率からフリッカに起因する画像レベル変動成分を抽出する第一のフリッカゲイン算出手段と、前記第一のフリッカゲイン算出手段の出力からフリッカ周波数成分を抽出し、そのフリッカ周波数に同期した正弦波形を生成する第二のフリッカゲイン算出手段と、前記第一の平均値算出手段の出力変化から被写体の動きを検出する動き検出手段と、前記動き検出手段の結果から、前記第一のフリッカゲイン算出手段の出力と前記第二のフリッカゲイン算出手段の出力を選択するようにしたゲイン選択手段と、フリッカの影響をキャンセルするように前記ゲイン選択手段の出力を撮像素子出力に乗ずる乗算手段と、フリッカの周波数を検出する周波数判別手段とを備え、前記ゲイン選択手段は、前記撮像素子がＮＴＳＣ方式で駆動されているとともに、前記周波数判別手段の判別結果が５０Ｈｚである場合、前記動き検出手段の結果に基づいて、被写体が静止している時は前記第一のフリッカゲイン算出手段の出力を選択し、被写体が動いている時は前記第二のフリッカゲイン算出手段の出力を選択するよう制御し、前記撮像素子がＮＴＳＣ方式で駆動されているとともに、前記周波数判別手段の判別結果が６０Ｈｚである場合、前記動き検出手段の結果に基づいて、被写体が静止している時は前記第二のフリッカゲイン算出手段の出力を選択し、被写体が動いている時は補正ゲインを出力しないよう制御するものである。
【発明の効果】
【００５７】
本発明によれば、被写体に動きがあっても簡単な回路構成で残フリッカの少ないフリッカ低減装置を提供することが可能である。
【発明を実施するための最良の形態】
【００５８】
本発明のフリッカ低減装置は、上記構成を基本として、以下のような態様をとることができる。
【００５９】
すなわち、本発明のフリッカ低減装置は、フリッカの周波数を検出する周波数判別手段を、さらに備え、前記ゲイン選択手段は、前記周波数判別手段の判別結果と、前記撮像素子の駆動方式とに基づいて切替え制御される構成とすることができる。
【００６０】
（実施の形態１）
図１は、本発明の実施の形態１におけるフリッカ低減装置の構成例を示すブロック図である。本実施の形態では、ＮＴＳＣ方式で駆動する撮像素子において、５０Ｈｚの交流電源で点灯する一般的な蛍光灯の影響を受けているものとする。図１に示すように、本実施の形態のフリッカ低減装置は、ライン平均回路１１（第一の平均値算出手段）、乗算器１４（第一のフリッカゲイン算出手段）、動き検出回路１５（動き検出手段）、スイッチ１６（ゲイン選択手段）、フリッカ成分抽出回路１８（第二のフリッカゲイン算出手段）、フリッカゲイン生成回路１９（第二のフリッカゲイン算出手段）、遅延器２０、乗算器２１（乗算手段）、遅延器１２０、平均値演算回路１３０（第二の平均値算出手段）を備えている。
【００６１】
ライン平均回路１１は、撮像手段などから伝送される信号Ｙの１ライン期間の有効信号区間の平均値ｙ0を算出する回路である。
【００６２】
遅延器１２０は、縦続接続するメモリ１２０ａとメモリ１２０ｂ（記憶手段）とで構成される遅延器である。メモリ１２０ａ及び１２０ｂは、１フィールド分のライン平均値を保持可能で、夫々１フィールド期間遅延して出力する。メモリ１２０ａで１フィールド期間遅延したものをｙ-1とし、メモリ１２０ｂでさらに１フィールド期間遅延したものをｙ-2とする。
【００６３】
平均値演算回路１３０は、ライン平均回路１１の出力ｙ0、メモリ１２０ａの出力ｙ-1、メモリ１２０ｂの出力ｙ-2の平均値を演算する。すなわち、３フィールド毎の同ライン位置のライン平均値の平均を算出し、フリッカの影響を排除した基準値を作成する。
【００６４】
除算器１４は、平均値演算回路１３０から出力される平均値を現在のライン平均値ｙ0で除算することで、３フィールド分の同ライン位置のライン平均値に対する現在のライン平均値ｙ0の差分比率を求める。求めた差分比率を、第１のフリッカ補正ゲインとする。
【００６５】
動き検出回路１５は、ライン平均値ｙ0及びｙ-1の差分をスレッシュ値と比較して、１フィールド前後の被写体の動きを検出する。
【００６６】
フリッカ成分抽出回路１８は、除算器１４で生成される第１のフリッカ補正ゲインを周波数変換し、フリッカの成分である周波数領域だけを抽出する。
【００６７】
フリッカゲイン生成回路１９は、フリッカ成分抽出回路１８で抽出されたフリッカ成分（周波数領域）に基づいて、三角関数の重畳によりフリッカ周波数に同期する正弦波を生成する。生成した正弦波を、第２のフリッカ補正ゲインとする。
【００６８】
スイッチ１６は、動き検出回路１５の検出結果に基づいて、除算器１４から出力される第１のフリッカ補正ゲインと、フリッカゲイン生成回路１９から出力される第２のフリッカ補正ゲインとのいずれか一方を選択する。選択したフリッカ補正ゲインを、最終補正ゲイン（補正信号）とする。
【００６９】
遅延器２０は、入力される信号Ｙに対して、補正ゲインを生成するまでに相当する遅延分を調整するものである。
【００７０】
乗算器２１は、遅延器２０で時間調整されたＹ信号に対してフリッカ補正ゲインを乗算することで、フリッカによる変動分を低減した補正出力Ｙ’を出力する。
【００７１】
以下、動作について説明する。
【００７２】
ＣＣＤイメージセンサーなどの撮像手段から出力される信号Ｙ（画像信号）は、図１に示すフリッカ低減装置に入力されると、ライン平均回路１１と遅延器２０に入力される。ライン平均回路１１では、入力される信号Ｙの１ライン期間の有効信号区間の平均値ｙ0を算出する。算出された平均値ｙ0は、平均値演算回路１３０、除算器１４、動き検出回路１５、および遅延器１２０におけるメモリ１２０ａに入力される。メモリ１２０ａは、入力される平均値ｙ0を保持し、１フィールド期間後に平均値ｙ-1を出力する。メモリ１２０ａから出力される信号ｙ-1は、平均値演算回路１３０とメモリ１２０ｂに入力される。メモリ１２０ｂは、入力される平均値ｙ-1を保持し、１フィールド期間後（つまりｙ0から２フィールド期間後）に平均値ｙ-2を出力する。メモリ１２０ｂから出力される平均値ｙ-2は、平均値演算回路１３０に入力される。すなわち、平均値演算回路１３０には、平均値ｙ0，ｙ-1，ｙ-2が入力される。
【００７３】
平均値演算回路１３０は、入力される平均値ｙ0，ｙ-1，ｙ-2に基づいて、３フィールド毎の同ライン位置のライン平均値の平均を算出する。平均値演算回路１３０で算出された平均値は、除算器１４に入力される。除算器１４は、平均値演算回路１３０の出力を、ライン平均回路１１から出力される平均値ｙ0で除算して、第１のフリッカ補正ゲインを求める。除算器１４から出力される第１のフリッカ補正ゲインは、スイッチ１６の一方の入力端子と、フリッカ成分抽出回路１８に入力される。
【００７４】
フリッカ成分抽出回路１８は、除算器１４から出力される第１のフリッカ補正ゲインを周波数変換し、フリッカの成分である周波数領域のみ抽出する。フリッカ成分抽出回路１８で抽出されたフリッカ成分は、フリッカゲイン生成回路１９に入力される。フリッカゲイン生成回路１９は、入力されるフリッカ成分（周波数領域）に基づいて、第２のフリッカ補正ゲインを生成する。フリッカゲイン生成回路１９で生成された第２のフリッカ補正ゲインは、スイッチ１６の他方の入力端子に入力される。
【００７５】
一方、動き検出回路１５は、入力される平均値ｙ0とｙ-1との差分と、スレッシュ値とを比較して、１フィールド前後の画像（被写体）の動きを検出する。例えば、被写体が静止している時は平均値ｙ0とｙ-1との差分が低くなり、被写体が動いている時は平均値ｙ0とｙ-1との差分は高くなる。動き検出回路１５は、差分がスレッシュ値よりも高ければ検出信号として値「１」を出力し、差分がスレッシュ値よりも低ければ検出信号として値「０」を出力する。出力される検出信号は、スイッチ１６に入力される。
【００７６】
スイッチ１６は、値「０」の検出信号が入力される（被写体が静止している時）と、残フリッカ成分の少ない除算器１４から出力される第１のフリッカ補正ゲインを選択する。また、値「１」の検出信号が入力される（被写体の動きを検出する時）と、動きによるゲイン変動が補正ゲインに作用しないフリッカゲイン生成回路１９から出力される第２のフリッカ補正ゲインを選択する。つまり、スイッチ１６からは、第１のフリッカ補正ゲインまたは第２のフリッカ補正ゲインのうちいずれか一方が、最終的な補正信号として出力される。スイッチ１６から出力される補正信号は、乗算器２１に入力される。
【００７７】
乗算器２１は、遅延器２０で時間調整されたＹ信号と補正信号とを乗算する。乗算器２１からは、遅延器２０から出力される信号Ｙからフリッカによる変動分を低減させた信号Ｙ’が出力される。
【００７８】
以上のように本実施の形態によれば、ＮＴＳＣ方式で５０Ｈｚのフリッカを受ける場合、被写体が静止している時は除算器１４で生成された第１のフリッカ補正ゲインに基づいてフリッカ補正を行い、被写体が動いている時はフリッカゲイン生成回路１９から出力される正弦波の第２のフリッカ補正ゲインに基づいてフリッカ補正を行う構成としたことにより、被写体の動きに影響され難く、且つ残フリッカ成分の少ないフリッカ低減装置を実現することができる。
【００７９】
（実施の形態２）
図２は、ＰＡＬ方式で駆動する撮像素子出力と６０Ｈｚのフリッカとの関係を示す図である。図２（ａ）は撮像素子の出力波形を表し、破線がフリッカのない場合の出力波形で、実線はフリッカの影響を受けた出力波形を表している。図２（ｂ）は電源周波数６０Ｈｚを用いる蛍光灯の発光周期を説明するための波形を表している。
【００８０】
ＰＡＬ方式の場合は、図２に示すようにフリッカ位相周期は、撮像素子の出力が５フィールドで合致する。フィールド周波数と電源周波数とが理想的であれば、図１５に示すようなＮＴＳＣ方式で５０Ｈｚ周期フリッカのようなズレは発生しない。これを踏まえて、実施の形態２の構成について説明する。
【００８１】
図３は、本発明の実施の形態２におけるＰＡＬ方式の６０Ｈｚ周期フリッカ低減装置の構成例のブロック図を示す。図３におけるフリッカ低減装置は、実施の形態１に係るフリッカ低減装置の遅延器１２０の代わりに遅延器１２１を備え、平均値演算回路１３０の代わりに平均値演算回路１３１を備えた構成である。
【００８２】
遅延器１２１は、縦続接続されたメモリ１２１ａ、メモリ１２１ｂ、メモリ１２１ｃおよびメモリ１２１ｄ（記憶手段）を備えている。各メモリ１２１ａ〜１２１ｄは、１フィールド分のライン平均値を保持可能で、夫々１フィールド期間遅延して出力する。メモリ１２１ａで１フィールド期間遅延した平均値をｙ-1とし、メモリ１２１ｂでさらに１フィールド期間遅延した平均値をｙ-2とし、メモリ１２１ｃで１フィールド期間遅延した平均値をｙ-3とし、メモリ１２１ｄで１フィールド期間遅延した平均値をｙ-4とする。
【００８３】
平均値演算回路１３１（第二の平均値算出手段）は、ライン平均回路１１の出力ｙ0と、メモリ１２１ａの出力ｙ-1と、メモリ１２１ｂの出力ｙ-2と、メモリ１２１ｃの出力ｙ-3と、メモリ１２１ｄの出力ｙ-4との平均値を演算するもので、５フィールド毎の同ライン位置のライン平均値の平均を算出し、フリッカの影響を排除した基準値を作成する。
【００８４】
その他の構成は実施の形態１に係るフリッカ低減装置と同様のため同一構成部分に同一符号を付して重複した説明は省略する。
【００８５】
以下、動作について説明する。
【００８６】
ＣＣＤイメージセンサーなどの撮像手段から出力される信号Ｙ（画像信号）は、図１に示すフリッカ低減装置に入力されると、ライン平均回路１１と遅延器２０に入力される。ライン平均回路１１では、入力される信号Ｙの１ライン期間の有効信号区間の平均値ｙ0を算出する。算出された平均値ｙ0は、平均値演算回路１３１、除算器１４、動き検出回路１５、および遅延器１２１におけるメモリ１２１ａに入力される。メモリ１２１ａは、入力される平均値ｙ0を保持し、１フィールド期間後に平均値ｙ-1を出力する。メモリ１２１ａから出力される信号ｙ-1は、平均値演算回路１３１とメモリ１２１ｂに入力される。メモリ１２１ｂは、入力される平均値ｙ-1を保持し、１フィールド期間後（つまりｙ0から２フィールド期間後）に平均値ｙ-2を出力する。メモリ１２１ｂから出力される平均値ｙ-2は、平均値演算回路１３１とメモリ１２１ｃとに入力される。メモリ１２１ｃは、入力される平均値ｙ-2を保持し、１フィールド期間後（つまりｙ0から３フィールド期間後）に平均値ｙ-3を出力する。メモリ１２１ｃから出力される平均値ｙ-3は、平均値演算回路１３１とメモリ１２１ｄとに入力される。メモリ１２１ｄは、入力される平均値ｙ-3を保持し、１フィールド期間後（つまりｙ0から４フィールド期間後）に平均値ｙ-4を出力する。メモリ１２１ｄから出力される平均値ｙ-4は、平均値演算回路１３１に入力される。すなわち、平均値演算回路１３１には、平均値ｙ0，ｙ-1，ｙ-2，ｙ-3，ｙ-4が入力される。
【００８７】
平均値演算回路１３１は、入力される平均値ｙ0，ｙ-1，ｙ-2，ｙ-3，ｙ-4に基づいて、５フィールド毎の同ライン位置のライン平均値の平均を算出する。平均値演算回路１３１で算出された平均値は、除算器１４に入力される。以降の動作は、実施の形態１で説明した動作と同じであるため省略する。
【００８８】
以上のように本実施の形態によれば、ＰＡＬ方式で６０Ｈｚのフリッカを受ける場合、被写体が静止している時は除算器１４で生成された第１のフリッカ補正ゲインに基づいてフリッカ補正を行い、被写体が動いている時はフリッカゲイン生成回路１９から出力される正弦波の第２のフリッカ補正ゲインに基づいてフリッカ補正を行う構成としたことにより、被写体の動きに影響され難く、且つ残フリッカ成分の少ないフリッカ低減装置を実現することができる。
【００８９】
ただし、ＰＡＬ方式で５０Ｈｚフリッカの影響を受ける場合、フィールド周期とフリッカ周期の位相が合致するため、今までの構成では補正できない。
【００９０】
（実施の形態３）
図４は、ＮＴＳＣ方式で駆動する撮像素子出力と６０Ｈｚのフリッカの関係を示す図である。図４（ａ）は撮像素子の出力波形を表し、破線がフリッカのない場合の出力波形で、実線はフリッカの影響を受けた場合の出力波形を表している。図４（ｂ）は電源周波数６０Ｈｚを用いる蛍光灯の発光周期を説明するための波形を表している。
【００９１】
ＮＴＳＣ方式のフィールド周期（６０Ｈｚ）と、６０Ｈｚのフリッカ位相周期の位相とはほぼ合っているように見えるが、フィールド周波数と電源周波数が理想的であれば、厳密には図４に示すように１６．６７μｓｅｃのズレが生じている。このためフィールド周期とフリッカ周期とが再度合致するまでの周期は、
フリッカ周期８．３３ｍｓ／ズレ１６．６７μｓｅｃ≒５００フィールド  ・・・（式１）
となり、非常にゆっくり動く明暗として画面上に現れる。これを踏まえて、実施の形態３の構成について説明する。
【００９２】
図５は、本発明の実施の形態３におけるＮＴＳＣ方式の６０Ｈｚ周期フリッカ低減装置の構成例のブロック図を示す。図５におけるフリッカ低減装置は、実施の形態１に係るフリッカ低減装置の遅延器１２０の代わりに、遅延器１２２を備えている。
【００９３】
遅延器１２２は、メモリ１２２ａ、メモリ１２２ｂ、メモリ１２２ｃ、およびメモリ１２２ｄ（記憶手段）で構成されている。各メモリ１２２ａ〜１２２ｄは、１フィールド分のライン平均値を保持可能である。メモリ１２２ａは１フィールド期間周期で更新し、メモリ１２２ｂ、メモリ１２２ｃ、およびメモリ１２２ｄはフィールド周期とフリッカ周期の位相が再度合致する周期の１／３位相毎に更新するようにする。つまり（式１）の周期の１／３≒１６７フィールド毎に更新するようにする。
【００９４】
メモリ１２２ａで１フィールド期間遅延した平均値をｙ-1とし、メモリ１２２ｂで１６７フィールド期間遅延した平均値をｙ-1pとし、メモリ１２２ｃで３３４フィールド期間遅延した平均値をｙ-2pとし、メモリ１２２ｄで５００フィールド期間遅延した平均値をｙ-3pとする。
【００９５】
平均値演算回路１３０は、メモリ１２１ｂの出力ｙ-1p、メモリ１２１ｃの出力ｙ-2p、およびメモリ１２１ｄの出力ｙ-3pの平均値を演算するもので、３フィールド分の同ライン位置のライン平均値の平均を算出し、フリッカの影響を排除した基準値を作成する。
【００９６】
除算器１４で、平均値演算回路１３０の出力をメモリ１出力のライン平均値ｙ-1pで除算することで３フィールド分の同ライン位置のライン平均値に対する現在保持中のライン平均値ｙ-1pの差分比率が求めて、これを第１のフリッカ補正ゲインとする。
【００９７】
動き検出回路１５は、現在のライン平均値ｙ0と１フィールド期間前のライン平均値ｙ-1の差分をスレッシュ値と比較して１フィールド前後の被写体の動きを検出する。
【００９８】
その他の構成は実施の形態１に係るフリッカ低減装置と同様のため同一構成部分に同一符号を付して重複した説明は省略する。
【００９９】
ＮＴＳＣ方式で６０Ｈｚフリッカを受ける場合は、フリッカによる明暗の動きは非常に遅いため、平均値演算回路１３０で基準値を算出するメモリの更新期間を１６７フィールド毎とするが、フィールド周波数もしくは電源周波数が理想的な値からずれていた場合にはフィールド周期とフリッカ周期が再度合致するまでの周期が変わるため、平均値演算回路１３０で算出される基準値にもズレが生じる。従って、この構成による第１のフリッカ補正ゲインにも、１６７フィールド毎にしかゲイン値更新が行われないため、そのまま補正ゲインに使うと時間的レベル変化が目につくため使えない。そこで、フリッカ成分抽出回路１８において第１のフリッカ補正ゲインに含まれるフリッカ成分のみを抽出し、フリッカゲイン生成回路１９で第２のフリッカ補正ゲインを生成し、主としてこれを使用するようにする。
【０１００】
また、１６７フィールド毎にしかゲイン値更新が行われないため、被写体の動きは第１のフリッカ補正ゲインにその期間反映されないか、或いは影響が継続するため、生成する第２のフリッカ補正ゲインにもその影響は及んで、補正ゲインは逆位相でフリッカによる明暗を増大させてしまう可能性もある。
【０１０１】
このようなことからスイッチ１６の制御は、被写体が静止時には動きによるゲイン変動が直接補正ゲインに作用しない、フリッカゲイン生成回路１９から出力される第２のフリッカ補正ゲインを選択し、被写体の動きを検出した場合はゲイン補正しないよう値「１」を選択するようにする。
【０１０２】
以上のように本実施の形態によれば、ＮＴＳＣ方式で６０Ｈｚのフリッカを受ける場合、被写体が静止している時にはフリッカゲイン生成回路１９から出力される第１のフリッカ補正ゲインに基づいてフリッカ補正処理を行い、被写体に動きが生じている時にはフリッカ補正処理を行わないように処理することで、被写体の動きに影響され難いフリッカ低減装置を実現することができる。
【０１０３】
（実施の形態４）
図６は、本発明の実施の形態４におけるフリッカ低減装置の構成例のブロック図を示す。図６におけるフリッカ低減装置は、実施の形態３に係るフリッカ低減装置に電源周波数判別回路２２を付加し、３端子のスイッチ１６に代えて４端子のスイッチ２３を備えている。
【０１０４】
電源周波数判別回路２２（周波数判別手段）は、フリッカ成分抽出回路１８で抽出されるフリッカ成分が１００Ｈｚか１２０Ｈｚかを判別する。そのどちらでもない場合はフリッカ成分が無いと判断する。電源周波数判別回路２２における判別結果は、遅延器１２３及びスイッチ２３に入力される。
【０１０５】
遅延器１２３は、メモリ１２３ａ、メモリ１２３ｂ、メモリ１２３ｃ、メモリ１２３ｄ、メモリ１２３ｅ、およびメモリ１２３ｆ（記憶手段）を備えている。各メモリ１２３ａ〜１２３ｆは、１フィールド分のライン平均値を保持可能である。メモリ１２３ａは、１フィールド周期で更新する。メモリ１２３ｂ、メモリ１２３ｃ、およびメモリ１２３ｄは、５０Ｈｚフリッカの場合は１フィールド周期で更新し、６０Ｈｚフリッカの場合は１６７フィールド周期で更新するよう、電源周波数判別回路２２の判別結果で切替えられる。メモリ１２３ｅとメモリ１２３ｆは、ＰＡＬ方式で６０Ｈｚフリッカの場合のみに１フィールド周期での更新し、その他の場合は使用しない。メモリ１２３ａで１フィールド期間遅延した平均値をｙ-1とし、メモリ１２３ｂで遅延した平均値をｙ-1pとし、メモリ１２３ｃで遅延した平均値をｙ-2pとし、メモリ１２３ｄで遅延した平均値をｙ-3pとし、メモリ１２３ｅで遅延した平均値をｙ-4pとし、メモリ１２３ｆで遅延した平均値をｙ-5pとする。
【０１０６】
平均値演算回路１３３（第二の平均値算出手段）は、フリッカの影響を排除した基準値を作成する。ＮＴＳＣ方式で動作する場合は、メモリ１２３ｂの出力ｙ-1p、メモリ１２３ｃの出力ｙ-2p、およびメモリ１２３ｄの出力ｙ-3pの平均値を演算し、３フィールド毎の同ライン位置のライン平均値の平均を算出する。また、ＰＡＬ方式で動作する場合は、メモリ１２３ｂの出力ｙ-1p、メモリ１２３ｃの出力ｙ-2p、メモリ１２３ｄの出力ｙ-3p、メモリ１２３ｅの出力ｙ-4p、およびメモリ１２３ｆの出力ｙ-5pの平均値を演算し、５フィールド毎の同ライン位置のライン平均値の平均を算出する。
【０１０７】
スイッチ２３は、動き検出回路１５の検出結果と電源周波数判別回路２２の結果とから、除算器１４から出力される第１のフリッカ補正ゲインと、フリッカゲイン生成回路１９から出力される第２のフリッカ補正ゲインと、補正しない場合のゲイン（値「１」）とのうちいずれか一つを選択する。選択した補正ゲインを最終的な補正信号とする。
【０１０８】
その他の構成は実施の形態１及び３に係るフリッカ低減装置と同様のため、同一構成部分に同一符号を付して重複した説明は省略する。
【０１０９】
スイッチ２３の制御は、動き検出回路１５の検出結果、および電源周波数判別回路２２における判別結果によって、（表１）に示すように切り換えられる。
【０１１０】
【表１】
2009081684.tif 000003
【０１１１】
（表１）に示すように、ＮＴＳＣ方式駆動で５０Ｈｚフリッカの場合、或いはＰＡＬ方式駆動で６０Ｈｚフリッカの場合において、被写体が静止時には残フリッカ成分の少ない除算器１４の第１のフリッカ補正ゲインを選択する。一方、被写体の動きを検出した場合は、動きによるゲイン変動が補正ゲインに作用しないフリッカゲイン生成回路１９の第２のフリッカ補正ゲインを選択するようにする。
【０１１２】
また、ＮＴＳＣ方式駆動で６０Ｈｚフリッカの場合において、被写体が静止時には動きによるゲイン変動が直接補正ゲインに作用しないフリッカゲイン生成回路１９の第２のフリッカ補正ゲインを選択する。一方、被写体の動きを検出した場合は、ゲイン補正しないゲイン（値「１」）を選択し、過補正による副作用が出ないようにする。
【０１１３】
また、ＮＴＳＣ方式駆動の場合（５０Ｈｚ、６０Ｈｚ）は、遅延器１２３におけるメモリ１２３ａ、１２３ｂ，１２３ｃ，１２３ｄのみを動作させ、平均値演算回路１３３はメモリ１２３ｂ，１２３ｃ，１２３ｄから出力される３フィールド分の平均値の平均を算出する。以降の動作は、実施の形態１に記載されているので省略する。また、ＰＡＬ方式駆動の場合は、遅延器１２３におけるメモリ１２３ａ〜１２３ｆを動作させ、平均値演算回路１３３はメモリ１２３ｂ，１２３ｃ，１２３ｄ，１２３ｅ，１２３ｆの５フィールド分の平均値の平均を算出する。以降の動作は、実施の形態３に記載されているので省略する。
【０１１４】
以上のように本実施の形態によれば、被写体の動きを検出するとともに、フリッカ低減装置が搭載される機器の電源周波数を検出し、それらの検出結果に基づいて補正ゲインを選択する構成としたことにより、被写体の動きに影響され難く且つ残フリッカ成分の少ないフリッカ低減装置の提供が可能である。
【０１１５】
なお、図６に示す構成にさらにＮＴＳＣ／ＰＡＬを自動判別する手段を追加した構成も考えられる。図７は、図６に示す構成に同期周波数検出部２４を追加した構成である。同期周波数検出部２４は、入力信号Ｙの同期周波数を検出するもので、１フレーム当たりのライン数をカウントし、信号ＹがＮＴＳＣ方式によるものかＰＡＬ方式によるものかを判別する。ＮＴＳＣ方式は１フレーム当たりのライン数が５２５本であるのに対し、ＰＡＬ方式は１フレーム当たりのライン数が６２５本である（ＰＡＬ−Ｍは除く）。同期周波数検出部２４は、水平同期周波数の違いに基づいて、入力される信号ＹがＮＴＳＣ方式であるのかＰＡＬ方式であるのかを判別する。同期周波数検出部２４における検出結果は、遅延器１２３及びスイッチ２３に入力される。
【０１１６】
遅延器１２３は、同期周波数検出部２４における検出結果がＮＴＳＣ方式である場合は、メモリ１２３ａ〜１２３ｄを動作させる。また、同期周波数検出部２４における検出結果がＰＡＬ方式である場合は、メモリ１２３ａ〜１２３ｆを動作させる。
【０１１７】
また、スイッチ２３は、同期周波数検出部２４における検出結果と、動き検出回路１５における検出結果とに基づいて、第１のフリッカ補正ゲイン、第２のフリッカ補正ゲイン、補正しない（値「１」）のうちのいずれかを選択する。検出結果と選択内容との組み合わせは（表１）に示す。以降の動作は、実施の形態４の動作と同じであるため省略する。
【産業上の利用可能性】
【０１１８】
本発明は、フリッカ低減効果が大きいという利点を有し、フリッカ低減装置として撮像装置の分野において利用可能である。
【図面の簡単な説明】
【０１１９】
【図１】実施の形態１におけるフリッカ低減装置のブロック図
【図２】ＰＡＬ方式でのフリッカを説明するための波形図
【図３】実施の形態２におけるフリッカ低減装置のブロック図
【図４】ＮＴＳＣ方式でのフリッカを説明するための波形図
【図５】実施の形態３におけるフリッカ低減装置のブロック図
【図６】実施の形態４におけるフリッカ低減装置のブロック図
【図７】実施の形態４の変形例を示すブロック図
【図８】フリッカを説明するための波形図
【図９】従来のフリッカ低減装置のブロック図
【図１０】従来のフリッカ低減装置における問題を説明するための模式図
【図１１】従来例１のフリッカ低減装置のブロック図
【図１２】従来例２のフリッカ低減装置のブロック図
【図１３】従来例３のフリッカ低減装置のブロック図
【図１４】従来例４のフリッカ低減装置のブロック図
【図１５】従来のフリッカ低減装置における信号波形を示す波形図
【図１６】従来のフリッカ低減装置における信号波形を示す波形図
【符号の説明】
【０１２０】
１１  ライン平均回路
１４  除算器
１５  動き検出回路
１６、２３  スイッチ
１８  フリッカ成分抽出回路
１９  フリッカゲイン生成回路
２０  遅延器
２１  乗算器
１２０  遅延器
１２０ａ，１２０ｂ  メモリ
１２１  遅延器
１２１ａ、１２１ｂ、１２１ｃ、１２１ｄ  メモリ
１２２  遅延器
１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ  メモリ
１２３  遅延器
１２３ａ、１２３ｂ、１２３ｃ、１２３ｄ、１２３ｅ、１２３ｆ  メモリ
１３０、１３１、１３３  平均値演算回路
【図１】
2009081684.tif 000004
【図２】
2009081684.tif 000005
【図３】
2009081684.tif 000006
【図４】
2009081684.tif 000007
【図５】
2009081684.tif 000008
【図６】
2009081684.tif 000009
【図７】
2009081684.tif 000010
【図８】
2009081684.tif 000011
【図９】
2009081684.tif 000012
【図１０】
2009081684.tif 000013
【図１１】
2009081684.tif 000014
【図１２】
2009081684.tif 000015
【図１３】
2009081684.tif 000016
【図１４】
2009081684.tif 000017
【図１５】
2009081684.tif 000018
【図１６】
2009081684.tif 000019