(57)【要約】【課題】低電源電圧駆動、低消費電流、高速動作を実現することが可能なコンパレータを提供することを目的とする。【解決手段】コンパレータの有するカレントミラー回路を、直列に接続された２つのトランジスタから構成される２組の回路により構成し、直列に接続された２つのトランジスタのうち電源側又は接地側に接続されたトランジスタのゲート長を、直列に接続された２つのトランジスタのうち他方のトランジスタのゲート長よりも長くする。【選択図】図１
2009177247.tif 000002
【特許請求の範囲】
【請求項１】
比較回路の電流源と、
前記比較回路の一方の出力に接続された第一のカレントミラー回路と、
前記比較回路の他方の出力に接続された第二のカレントミラー回路と、
前記第一のカレントミラー回路における前記比較回路の一方から出力される電流に追従する出力電流を制御する第三のカレントミラー回路と、を有し、
前記第二のカレントミラー回路の出力において追従する側の出力と、前記第三のカレントミラー回路において追従する側の出力とが接続されており、
該接続点の電圧が出力されることを特徴とするコンパレータ。
【請求項２】
前記第一ないし第三のカレントミラー回路は、直列に接続された２つのトランジスタから構成される２組の回路を有し、
前記第一のカレントミラー回路及び前記第二のカレントミラー回路において、
前記直列に接続された２つのトランジスタのうち、電源側に接続されたトランジスタのゲート長が、接地側に接続されたトランジスタのゲート長より長く、
前記第三のカレントミラー回路において、
前記直列に接続された２つのトランジスタのうち、接地側に接続されたトランジスタのゲート長が、電源側に接続されたトランジスタのゲート長より長いことを特徴とする請求項１記載のコンパレータ。
【請求項３】
前記電流源は、定電流源とカレントミラー回路により構成されることを特徴とする請求項１又は２記載のコンパレータ。
【請求項４】
前記電流源を構成するカレントミラー回路は、
直列に接続された２つのトランジスタから構成される２組の回路を有し、
前記直列に接続された２つのトランジスタのうち、接地側に接続されたトランジスタのゲート長が、電源側に接続されたトランジスタのゲート長より長いことを特徴とする請求項３記載のコンパレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンパレータに係り、特にカレントミラー回路を有するコンパレータに関する。
【背景技術】
【０００２】
近年では、低電源電圧駆動、低消費電流、高速動作の３つの特性を兼ね備えたコンパレータが望まれている。
【０００３】
以下に図面を参照して従来のコンパレータについて説明する。図２は、従来のコンパレータの構成の一例を示す回路図である。図２に示すコンパレータ１０は、比較回路１１、比較回路１１の電流源となるカレントミラー回路１２、比較回路１１の出力と接続されたカレントミラー回路１３とを有する。
【０００４】
比較回路１１はトランジスタＭ１、トランジスタＭ２を有し、カレントミラー回路１２は定電流源と接続されたトランジスタＭ３、トランジスタＭ４を有し、カレントミラー回路１３はトランジスタＭ５、トランジスタＭ６を有する。尚トランジスタＭ１ないしトランジスタＭ４はｎチャネルＭＯＳトランジスタであり、トランジスタＭ５、トランジスタＭ６はｐチャネルＭＯＳトランジスタである。
【０００５】
トランジスタＭ３及びトランジスタＭ４のゲートは接続されており、トランジスタＭ３のドレインと接続されている。トランジスタＭ３のドレインは、定電流源と接続されている。トランジスタＭ３、トランジスタＭ４のソースは接地されている。トランジスタＭ４のドレインは、トランジスタＭ１、トランジスタＭ２のソースと接続されている。
【０００６】
トランジスタＭ１、トランジスタＭ２のゲートには、それぞれ入力信号が印加される。トランジスタＭ１のドレインにはトランジスタＭ５のドレインが接続され、トランジスタＭ２のドレインにはトランジスタＭ６のドレインが接続される。トランジスタＭ５、トランジスタＭ６のソースは電源電圧ＶＤＤと接続されており、トランジスタＭ５、トランジスタＭ６のゲートは接続されて、トランジスタＭ６のドレインと接続されている。コンパレータ１０では、トランジスタＭ１のドレインとトランジスタＭ５のドレインの接続点の電圧をコンパレータ１０の出力として出力する。
【０００７】
コンパレータ１０では、トランジスタＭ１のゲートに印加される入力信号＋ＩＮの電圧が、トランジスタＭ２のゲートに印加される入力信号−ＩＮの電圧よりも高いとき、出力はＬレベルとなる。また入力信号＋ＩＮの電圧が入力信号−ＩＮの電圧よりも低いとき、出力はＨレベルとなる。
【０００８】
このコンパレータ１０では、例えばカレントミラー回路１３を構成するトランジスタＭ５、トランジスタＭ６の製造上のばらつきにより、トランジスタＭ５、トランジスタＭ６のスレッショルド電圧にずれが生じることがある。この場合トランジスタＭ５のドレイン電流とトランジスタＭ６のドレイン電流にずれが生じ、正確なミラー比がとれずにオフセットが生じてしまう。更に電源電圧ＶＤＤの変動により、トランジスタＭ５、トランジスタＭ６のドレイン−ソース間電圧が変動した場合にも、正確なミラー比がとれずにオフセットが生じてしまう。またコンパレータ１０において高速動作を行うためには、電圧利得を高める必要がある。
【０００９】
そこで、図２に示すコンパレータ１０を改良したものを図３に示す。図３は、従来のコンパレータの構成の別の例を示す回路図である。図３に示すコンパレータ１０Ａは、図２に示すコンパレータ１０のカレントミラー回路１３にカスコード接続を用いたものである。
【００１０】
コンパレータ１０Ａのカレントミラー回路１３Ａは、トランジスタＭ５、トランジスタＭ６のソースと電源電圧ＶＤＤとの間にトランジスタＭ７、トランジスタＭ８を設けた。トランジスタＭ７、トランジスタＭ８はｐチャネルＭＯＳトランジスタである。
【００１１】
トランジスタＭ７、トランジスタＭ８のソースは電源電圧ＶＤＤと接続されている。またトランジスタＭ７、トランジスタＭ８のゲートはそれぞれ接続されており、トランジスタＭ７のドレインと接続されている。トランジスタＭ７のドレインはトランジスタＭ５のソースと接続されている。トランジスタＭ８のドレインは、トランジスタＭ６のソースと接続されている。
【００１２】
図３に示すコンパレータ１０Ａでは、トランジスタＭ７、トランジスタＭ８によりトランジスタＭ５、トランジスタＭ６の製造上のばらつきや電源電圧ＶＤＤの変動の影響を低減し、正確なミラー比をとることができる。またコンパレータ１０Ａにおいてカレントミラー回路１３Ａを能動負荷と考えた場合、能動負荷を高くすることができ、電圧利得を高めることができる。また電圧利得を高めることができるため、消費電流も小さくすることができる。
【００１３】
尚特許文献１には、低電源電圧時に、電源電圧の変動、あるいはトランジスタのスレッショルド電圧の変動の影響が少ない、電源電流を低減した差動増幅回路が記載されている。
【特許文献１】特開平７−１５４１６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら上記従来の図３に示す従来のコンパレータ１０Ａは、図２に示すコンパレータ１０が接地と電源電圧ＶＤＤとの間に３つのトランジスタを接続する構成であるのに対し、接地と電源電圧ＶＤＤとの間に４つのトランジスタを接続する構成となる。したがって、例えばトランジスタを飽和領域で動作させるために必要なドレイン・ソース間電圧が約０．３Ｖである場合、コンパレータ１０に必要な電源電圧が０．９Ｖであるのに対し、コンパレータ１０Ａでは電源電圧に１．２Ｖ必要となる。よってコンパレータ１０Ａでは、低電源電圧駆動を実現することができない。
【００１５】
本発明は上記事情を鑑みてこれを解決すべく成されたものであり、低電源電圧駆動、低消費電流、高速動作を実現することが可能なコンパレータを提供することを目的とするものである。
【課題を解決するための手段】
【００１６】
本発明は、上記目的を達成するために以下の如き構成を採用した。
【００１７】
本発明のコンパレータは、比較回路（１１０）の電流源（１６０）と、
前記比較回路（１１０）の一方の出力に接続された第一のカレントミラー回路（１３０）と、
前記比較回路（１１０）の他方の出力に接続された第二のカレントミラー回路（１４０）と、
前記第一のカレントミラー回路（１３０）における前記比較回路（１１０）の一方から出力される電流に追従する出力電流を制御する第三のカレントミラー回路（１５０）と、を有し、
前記第二のカレントミラー回路（１４０）の出力において追従する側の出力と、前記第三のカレントミラー回路（１５０）において追従する側の出力とが接続されており、
該接続点の電圧が出力される構成により、低電源電圧駆動、低消費電流、高速動作を実現することができる。
【００１８】
また本発明のコンパレータにおいて、前記第一ないし第三のカレントミラー回路（１３０、１４０、１５０）は、直列に接続された２つのトランジスタから構成される２組の回路を有し、
前記第一のカレントミラー回路（１３０）及び前記第二のカレントミラー回路（１４０）において、
前記直列に接続された２つのトランジスタのうち、電源側に接続されたトランジスタ（Ｍ１６、Ｍ１８、Ｍ２０、Ｍ２２）のゲート長が、接地側に接続されたトランジスタ（Ｍ１７、Ｍ１９、Ｍ２１、Ｍ２３）のゲート長より長く、
前記第三のカレントミラー回路（１５０）において、
前記直列に接続された２つのトランジスタのうち、接地側に接続されたトランジスタ（Ｍ２５、Ｍ２７）のゲート長が、電源側に接続されたトランジスタ（Ｍ２４、Ｍ２６）のゲート長より長い構成としても良い。
【００１９】
また本発明のコンパレータにおいて、前記電流源（１６０）は、
定電流源（１０５）とカレントミラー回路（１２０）により構成されても良い。
【００２０】
また本発明のコンパレータにおいて、前記電流源（１６０）を構成するカレントミラー回路（１２０）は、
直列に接続された２つのトランジスタから構成される２組の回路を有し、
前記直列に接続された２つのトランジスタのうち、接地側に接続されたトランジスタ（Ｍ１３、Ｍ１５）のゲート長が、電源側に接続されたトランジスタ（Ｍ１２、Ｍ１４）のゲート長より長い構成としても良い。
【００２１】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【発明の効果】
【００２２】
本発明によれば、低電源電圧駆動、低消費電流、高速動作を実現することができる。
【発明を実施するための最良の形態】
【００２３】
本発明は、コンパレータの有するカレントミラー回路を、直列に接続された２つのトランジスタから構成される２組の回路により構成し、直列に接続された２つのトランジスタのうち電源側又は接地側に接続されたトランジスタのゲート長を、直列に接続された２つのトランジスタのうち他方のトランジスタのゲート長よりも長くすることにより、低電源電圧駆動、低消費電流、高速動作を実現する。
（実施形態）
以下に図面を参照して本発明の実施形態について説明する。図１は、本発明のコンパレータを示す回路図である。
【００２４】
本発明のコンパレータ１００は、比較回路１１０、カレントミラー回路１３０、１４０、１５０、電流源１６０を有する。
【００２５】
比較回路１１０は、定電流源１０５とカレントミラー回路１２０とから構成される電流源１６０から電流が供給されており、入力信号＋ＩＮと入力信号−ＩＮが入力される。カレントミラー回路１３０は、比較回路１１０の一方の出力に接続されており、カレントミラー回路１４０は比較回路１１０の他方の出力に接続されている。カレントミラー回路１５０は、カレントミラー回路１３０の追従する側の出力と接続されている。カレントミラー回路１５０の追従する側の出力は、カレントミラー回路１４０の追従する側の出力と接続されており、この接続点の電圧がコンパレータ１００の出力ＯＵＴとなる。
【００２６】
本実施形態のコンパレータ１００は、入力信号＋ＩＮの電圧が、入力信号−ＩＮの電圧よりも高いとき、出力ＯＵＴはＨレベルとなる。また入力信号＋ＩＮの電圧が入力信号−ＩＮの電圧よりも低いとき、出力ＯＵＴはＬレベルとなる。
【００２７】
以下に本実施形態のコンパレータ１００を構成する各回路について説明する。
【００２８】
比較回路１１０は、トランジスタＭ１０、トランジスタＭ１１を有する。トランジスタＭ１０、トランジスタＭ１１は、ｎチャネルＭＯＳトランジスタである。トランジスタＭ１０のゲートには入力信号＋ＩＮが印加される。トランジスタＭ１１のゲートには、入力信号−ＩＮが印加される。トランジスタＭ１０のドレインはカレントミラー回路１４０の有するトランジスタＭ２３のドレインと接続されている。トランジスタＭ１１のドレインはカレントミラー回路１３０の有するトランジスタＭ１７のドレインと接続されている。トランジスタＭ１０とトランジスタＭ１１のソースは接続されており、カレントミラー回路１２０の有するトランジスタＭ１２のドレインと接続されている。
【００２９】
カレントミラー回路１２０は、トランジスタＭ１２、トランジスタＭ１３、トランジスタＭ１４、トランジスタＭ１５を有する。トランジスタＭ１２ないしトランジスタＭ１５はｎチャネルＭＯＳトランジスタである。
【００３０】
トランジスタＭ１２のソースとトランジスタＭ１３のドレインは接続されており、トランジスタＭ１３のソースは接地されている。トランジスタＭ１２、トランジスタＭ１３、トランジスタＭ１４、トランジスタＭ１５のゲートはトランジスタＭ１４のドレインと接続されている。トランジスタＭ１４のドレインは、定電流源１０５に接続されており、トランジスタＭ１４のソースはトランジスタＭ１５のドレインと接続されている。トランジスタＭ１５のソースは接地されている。
【００３１】
カレントミラー回路１３０は、トランジスタＭ１６、トランジスタＭ１７、トランジスタＭ１８、トランジスタＭ１９を有する。トランジスタＭ１６ないしトランジスタＭ１９は、ｐチャネルＭＯＳトランジスタである。トランジスタＭ１６ないしトランジスタＭ１９のゲートはトランジスタＭ１７のドレインに接続されている。
【００３２】
トランジスタＭ１６のソースは電源電圧ＶＤＤに接続されており、トランジスタＭ１６のドレインはトランジスタＭ１７のソースに接続されている。トランジスタＭ１７のドレインは、比較回路１１０の有するトランジスタＭ１１のドレインと接続されている。トランジスタＭ１８のソースは電源電圧ＶＤＤに接続されており、トランジスタＭ１８のドレインはトランジスタＭ１９のソースに接続されている。トランジスタＭ１９のドレインは、カレントミラー回路１５０の有するトランジスタＭ２４のドレインに接続されている。
【００３３】
カレントミラー回路１４０は、トランジスタＭ２０、トランジスタＭ２１、トランジスタＭ２２、トランジスタＭ２３を有する。トランジスタＭ２０ないしトランジスタＭ２３は、ｐチャネルＭＯＳトランジスタである。トランジスタＭ２０ないしトランジスタＭ２３のゲートはトランジスタＭ２３のドレインに接続されている。
【００３４】
トランジスタＭ２２のソースは電源電圧ＶＤＤに接続されており、トランジスタＭ２２のドレインはトランジスタＭ２３のソースに接続されている。トランジスタＭ２３のドレインは、比較回路１１０の有するトランジスタＭ１０のドレインと接続されている。トランジスタＭ２０のソースは電源電圧ＶＤＤに接続されており、トランジスタＭ２０のドレインはトランジスタＭ２１のソースに接続されている。トランジスタＭ２１のドレインは、カレントミラー回路１５０の有するトランジスタＭ２６のドレインに接続されている。
【００３５】
カレントミラー回路１５０は、トランジスタＭ２４、トランジスタＭ２５、トランジスタＭ２６、トランジスタＭ２７を有する。トランジスタＭ２４ないしトランジスタＭ２７はｎチャネルＭＯＳトランジスタである。トランジスタＭ２４ないしトランジスタＭ２７のゲートはトランジスタＭ２４のドレインに接続されている。
【００３６】
トランジスタＭ２４のドレインはトランジスタＭ１９のドレインに接続されており、トランジスタＭ２４のソースはトランジスタＭ２５のドレインに接続されている。トランジスタＭ２５のソースは接地されている。トランジスタＭ２６のドレインはトランジスタＭ２１のドレインに接続されており、トランジスタＭ２６のソースはトランジスタＭ２７のドレインに接続されている。トランジスタＭ２７のソースは接地されている。
【００３７】
本発明のカレントミラー回路１００では、カレントミラー回路１３０、１４０において、電源電圧ＶＤＤ側に接続されたトランジスタＭ１６、トランジスタＭ１８、トランジスタＭ２０、トランジスタＭ２２のゲート長を、接地側に接続されたトランジスタＭ１７、トランジスタＭ１９、トランジスタＭ２１、トランジスタＭ２３のゲート長よりも長くした。具体的には、カレントミラー回路１３０、１４０において電源電圧ＶＤＤ側に接続されたトランジスタのゲート長は、ゲート幅を同一とした場合に接地側に接続されたトランジスタのゲート長の約３倍程度となるようにした。
【００３８】
またカレントミラー回路１５０において接地側に接続されたトランジスタＭ２５、トランジスタＭ２７のゲート長を電源側に接地されたトランジスタＭ２４、トランジスタＭ２６のゲート長よりも長くした。具体的には、接地側に接続されたトランジスタのゲート長は、ゲート幅を同一とした場合に電源側に接地されたトランジスタのゲート長の約３倍程度となるようにした。
【００３９】
またコンパレータ１００では、カレントミラー回路１２０においてもカレントミラー回路１５０の構成と同様に、接地側のトランジスタであるトランジスタＭ１３、トランジスタＭ１５のゲート長は、ゲート幅を同一とした場合にトランジスタＭ１２、トランジスタＭ１４のゲート長の約３倍程度となるようにした。
【００４０】
このように本実施形態のコンパレータ１００では、カレントミラー回路１３０、カレントミラー回路１４０においてゲート長の長いトランジスタを電源電圧ＶＤＤ側に設け、カレントミラー回路１５０においてゲート長の長いトランジスタを接地側に設けた構成により、低電源電圧駆動、低消費電流、高速動作を実現している。
【００４１】
まず始めに本実施形態のカレントミラー回路１００における低電源電圧駆動の実現について説明する。
【００４２】
例えばカレントミラー回路１３０において、電源電圧ＶＤＤ側に設けられたトランジスタＭ１６のゲート長は、ゲート幅を同一とした場合にトランジスタＭ１７のゲート長の約３倍程度とする。すると、トランジスタＭ１６のピンチオフ電圧はトランジスタＭ１７のピンチオフ電圧より小さくなり、トランジスタＭ１６の方が先に飽和領域での動作を開始する。よってトランジスタＭ１６のドレイン電流Ｉｄ１６は飽和電流となる。
【００４３】
カレントミラー回路１３０において、トランジスタＭ１６のドレイン電流Ｉｄ１６とトランジスタＭ１７のドレイン電流Ｉｄ１７の和は、比較回路１１０から出力される電流Ｉｒｅｆにより決められる。よってトランジスタＭ１６のドレイン電流Ｉｄ１６が飽和電流となった場合、トランジスタＭ１７のドレイン電流Ｉｄ１７は必然的に小さくなる。このためトランジスタＭ１７は非飽和領域で動作することとなり、トランジスタＭ１７のドレイン・ソース間電圧は低下する。
【００４４】
よってカレントミラー回路１３０では、トランジスタＭ１６のドレイン・ソース間電圧とトランジスタＭ１７のドレイン・ソース間電圧との和を、トランジスタＭ１６のピンチオフ電圧とほぼ同じ値とすることができる。尚本実施形態では、トランジスタＭ１６のピンチオフ電圧を０．２Ｖ程度とした。よって本実施形態では、トランジスタＭ１６のソースとトランジスタＭ１７のドレイン間の電圧を０．２Ｖ程度とすることができる。
【００４５】
トランジスタＭ１８とトランジスタＭ１９との関係は、トランジスタＭ１６とトランジスタＭ１７の関係と同様である。すなわちトランジスタＭ１８のドレイン・ソース間電圧とトランジスタＭ１９のドレイン・ソース間電圧の和を、トランジスタＭ１８のピンチオフ電圧とほぼ同じ値とすることができる。
【００４６】
カレントミラー回路１４０においても、カレントミラー回路１３０と同様である。すなわちトランジスタＭ２０のドレイン・ソース間電圧とトランジスタＭ２１のドレイン・ソース間電圧の和、トランジスタＭ２２のドレイン・ソース間電圧とトランジスタＭ２２のドレイン・ソース間電圧の和を、トランジスタＭ２０のピンチオフ電圧、トランジスタＭ２２のピンチオフ電圧と同じ値にできる。
【００４７】
尚実施形態では、トランジスタＭ１６、トランジスタＭ１８、トランジスタＭ２０、トランジスタＭ２２のゲート長は同一であり、ピンチオフ電圧も同一とした。
【００４８】
本実施形態のカレントミラー回路１２０、１５０においても、カレントミラー回路１３０、１４０と同様である。カレントミラー回路１２０においては、トランジスタＭ１３、トランジスタＭ１５のゲート長をトランジスタＭ１２、トランジスタＭ１４のゲート長よりも長くした。具体的には、トランジスタＭ１３、トランジスタＭ１５のピンチオフ電圧が０．２Ｖ程度となるように、トランジスタＭ１３、トランジスタＭ１５のゲート長を決定した。
【００４９】
またカレントミラー回路１５０では、トランジスタＭ２５、トランジスタＭ２７のゲート長をトランジスタＭ２４、トランジスタＭ２６のゲート長よりも長くした。具体的には、トランジスタＭ２５、トランジスタＭ２７のピンチオフ電圧が０．２Ｖ程度となるように、トランジスタＭ２５、トランジスタＭ２７のゲート長を決定した。
【００５０】
したがって本実施形態のコンパレータ１００において、カレントミラー回路１２０、１３０、１４０、１５０は、それぞれ０．２Ｖ程度の電圧を供給すれば、電源電圧ＶＤＤ側に接続されたトランジスタ又は接地側に接続されたトランジスタを飽和領域で動作させることができる。よって本実施形態のコンパレータ１００では、電源電圧ＶＤＤが０．９Ｖ以下であっても駆動することができ、低電源電圧駆動を実現することができる。
【００５１】
また本実施形態では、カレントミラー回路１３０、１４０の電源電圧ＶＤＤ側及びカレントミラー回路１２０、１５０の接地側にゲート長の長いトランジスタを設けたため、電源電圧ＶＤＤの変動を吸収することができる。また本実施形態では、トランジスタＭ１６、トランジスタＭ１８、トランジスタＭ２０、トランジスタＭ２２、トランジスタＭ２５、トランジスタＭ２７のドレイン電流は、電源電圧ＶＤＤに依存しないため、ドレイン電流変動を抑えることができる。よってカレントミラー回路１３０、１４０、１５０において正確なミラー比を実現でき、オフセットの小さくすることができる。
【００５２】
次に本実施形態における高速動作の実現について説明する。
【００５３】
本実施形態では、カレントミラー回路１３０、１４０にトランジスタＭ１６、トランジスタＭ１８、トランジスタＭ２０、トランジスタＭ２２を設け、カレントミラー回路１５０にトランジスタＭ２５、トランジスタＭ２７を設けたことにより、高速動作を可能とする。
【００５４】
トランジスタＭ１６、トランジスタＭ１８、トランジスタＭ２０、トランジスタＭ２２、トランジスタＭ２５、トランジスタＭ２７は、各カレントミラー回路を構成する他のトランジスタに比べて高抵抗値の抵抗とみなすことができる。よって本実施形態では、従来のコンパレータに比べて電圧利得を高めることができる。このため本実施形態のコンパレータ１００によれば、高速動作を実現することができる。
【００５５】
次に本実施形態における低消費電流の実現について説明する。
【００５６】
本実施形態のカレントミラー回路１００では、上述したように電圧利得を高めることができる。よって本実施形態のカレントミラー回路１００では、低電流で十分な電圧変動を得ることが可能となるため、低消費電流を実現することができる。
【００５７】
以上に説明したように、本実施形態のコンパレータ１００によれば、低電源電圧駆動、低消費電流、高速動作を実現することができる。
【００５８】
以上、実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。
【図面の簡単な説明】
【００５９】
【図１】本発明のコンパレータを示す回路図である。
【図２】従来のコンパレータの構成の一例を示す回路図である。
【図３】従来のコンパレータの構成の別の例を示す回路図である。
【符号の説明】
【００６０】
１００  コンパレータ
１０５  定電流源
１１０  比較回路
１２０、１３０、１４０、１５０  カレントミラー回路
１６０  電流源
【図１】
2009177247.tif 000003
【図２】
2009177247.tif 000004
【図３】
2009177247.tif 000005