(57)【要約】【課題】プラズマ表示装置及びその駆動方法を提供する。【解決手段】プラズマ表示装置及びその駆動方法において、アドレス期間でアドレス放電の放電遅延時間を減らすために、走査電圧をリセット最低電圧より低く設定する。そして、アドレス期間でアドレス電圧を低く設定して、走査電圧を低く設定する。これにより、アドレス期間で誤放電が発生することを防止するために、アドレス期間で維持電極をバイアスする電圧は、リセット期間の下降期間で維持電極をバイアスする電圧より低く設定する。【選択図】図５
2009116286.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１電極、前記複数の第１電極に同じ方向に配列される複数の第２電極を含むプラズマ表示装置が１フレームをそれぞれのサブフィールドに分割して表示できるようにする駆動方法であって、
前記複数のサブフィールドのうちの少なくとも一つのサブフィールドで、
リセット期間中第１期間で、前記複数の第１電極の電圧を第１電圧に維持して、前記複数の第２電極の電圧から前記複数の第１電極の電圧を差し引いた電圧を第１傾斜で漸進的に下降させる段階と、
リセット期間中第２期間で、前記複数の第２電極の電圧から前記複数の第１電極の電圧を差し引いた電圧を前記第１傾斜より緩慢な第２傾斜で第２電圧まで漸進的に下降させる段階と、
アドレス期間で、前記複数の第１電極の電圧を第１電圧より低い第３電圧で維持した状態で、前記複数の第２電極のうちの選択しようとする第２電極に第４電圧を印加する段階と、
を含むことを特徴とする、プラズマ表示装置の駆動方法。
【請求項２】
維持期間で、前記複数の第１電極と前記複数の第２電極に第５電圧と前記第５電圧より低い第６電圧を反対位相で印加する段階を更に含むことを特徴とする、請求項１に記載のプラズマ表示装置の駆動方法。
【請求項３】
前記第１電圧は前記第５電圧と同じ電圧レベルであることを特徴とする、請求項２に記載のプラズマ表示装置の駆動方法。
【請求項４】
前記リセット期間中第２期間で、前記複数の第２電極の電圧を前記第１傾斜で第５電圧まで漸進的に下降させて、
前記第５電圧は前記第４電圧より高いことを特徴とする、請求項１に記載のプラズマ表示装置の駆動方法。
【請求項５】
前記リセット期間中第２期間で、前記複数の第１電極をフローティングにすることを特徴とする、請求項４に記載のプラズマ表示装置の駆動方法。
【請求項６】
前記リセット期間中第２期間で、前記複数の第１電極の電圧は前記第１傾斜より緩慢な傾斜で第６電圧まで漸進的に下降されることを特徴とする、請求項４に記載のプラズマ表示装置の駆動方法。
【請求項７】
前記第６電圧は前記第３電圧より同じであるか高いことを特徴とする、請求項６に記載のプラズマ表示装置の駆動方法。
【請求項８】
前記第３電圧の絶対値は前記第１電極と前記第２電極との間で放電が発生し始める電圧の絶対値と同じであることを特徴とする、請求項１に記載のプラズマ表示装置の駆動方法。
【請求項９】
複数の第１電極及び複数の第２電極を含むプラズマ表示装置で１フレームをそれぞれの加重値を有する複数のサブフィールドに分割して、駆動させるプラズマ表示装置の駆動方法であって、
リセット期間の第１期間で、前記複数の第１電極の電圧を第１電圧で維持した状態で、前記複数の第２電極の電圧を前記第２電圧まで漸進的に下降させる段階と、
リセット期間の第２期間で、前記複数の第１電極の電圧を第３電圧まで漸進的に下降させる状態で、前記複数の第２電極の電圧を前記第２電圧から第４電圧まで漸進的に下降させる段階と、
アドレス期間で、前記複数の第１電極の電圧を前記第１電圧より低い第５電圧で維持した状態で、前記複数の第２電極のうちの選択しようとする第２電極に前記第４電圧より低い第６電圧を印加する段階と、
を含むことを特徴とする、プラズマ表示装置の駆動方法。
【請求項１０】
維持期間で、前記複数の第１電極と前記複数の第２電極に第７電圧と前記第７電圧より低い第８電圧を反対位相で印加する段階を更に含むことを特徴とする、請求項９に記載のプラズマ表示装置の駆動方法。
【請求項１１】
前記第１電圧は前記第７電圧と同じ電圧レベルであることを特徴とする、請求項１０に記載のプラズマ表示装置の駆動方法。
【請求項１２】
前記第３電圧は前記第５電圧より同じであるか高いことを特徴とする、請求項９に記載のプラズマ表示装置の駆動方法。
【請求項１３】
複数の第１電極及び複数の第２電極を含むプラズマ表示装置で１フレームをそれぞれの加重値を有する複数のサブフィールドに分割して、駆動させるプラズマ表示装置の駆動方法であって、
リセット期間の第１期間で、前記複数の第１電極の電圧を第１電圧で維持した状態で、前記複数の第２電極の電圧を前記第２電圧まで漸進的に下降させる段階と、
リセット期間の第２期間で、前記複数の第１電極をフローティングにする状態で、前記複数の第２電極の電圧を前記第２電圧から第３電圧まで漸進的に下降させる段階と、
アドレス期間で、前記複数の第１電極の電圧を前記第１電圧より低い第４電圧で維持した状態で、前記複数の第２電極のうちの選択しようとする第２電極に前記第３電圧より低い第５電圧を印加する段階と、
を含むことを特徴とする、プラズマ表示装置の駆動方法。
【請求項１４】
維持期間で、前記複数の第１電極と前記複数の第２電極に前記第５電圧より高い第６電圧と前記第６電圧より低い第７電圧を反対位相で印加する段階を更に含むことを特徴とする、請求項１３に記載のプラズマ表示装置の駆動方法。
【請求項１５】
前記第１電圧は前記第６電圧と同じ電圧レベルであることを特徴とする、請求項１４に記載のプラズマ表示装置の駆動方法。
【請求項１６】
前記リセット期間の第２期間で、前記複数の第１電極の電圧が下降する傾斜と前記複数の第２電極の電圧が下降する傾斜は同じであることを特徴とする、請求項１３に記載のプラズマ表示装置の駆動方法。
【請求項１７】
前記リセット期間の第２期間が終了する時点で、前記複数の第１電極の電圧は第６電圧であり、前記第６電圧は前記第４電圧より同じであるか高いことを特徴とする、請求項１３に記載のプラズマ表示装置の駆動方法。
【請求項１８】
複数の第１電極及び前記複数の第１電極に同じ方向に配列される複数の第２電極を含むプラズマ表示パネル及び
前記複数の第１電極と前記複数の第２電極に駆動電圧を印加する駆動部を含み、
前記駆動部は、
リセット期間の一部期間で、前記複数の第１電極に第１電圧から第２電圧まで漸進的に下降する電圧波形を印加すると同時に、前記複数の第２電極に第３電圧を印加した後、前記複数の第１電極に前記第２電圧が印加される時点を含む第１期間で、前記複数の第２電極に第４電圧まで漸進的に下降する電圧波形を印加し、
アドレス期間で前記複数の第２電極に前記第１電圧より低い第５電圧を印加すると同時に、前記複数の第１電極のうちの選択しようとする第１電極に前記第２電圧より低い第６電圧を印加することを特徴とする、プラズマ表示装置。
【請求項１９】
前記駆動部は、
維持期間で、前記複数の第１電極と前記複数の第２電極に第７電圧と前記第７電圧より低い第８電圧を反対位相で印加することを特徴とする、請求項１８に記載のプラズマ表示装置。
【請求項２０】
前記第３電圧は前記第７電圧と同じ電圧レベルであることを特徴とする、請求項１９に記載のプラズマ表示装置。
【請求項２１】
前記第４電圧は前記第５電圧より同じであるか高いことを特徴とする、請求項１８に記載のプラズマ表示装置。
【請求項２２】
複数の第１電極及び前記複数の第１電極に同じ方向に配列される複数の第２電極を含むプラズマ表示パネル及び
前記複数の第１電極と前記複数の第２電極に駆動電圧を印加する駆動部を含み、
前記駆動部は、
リセット期間の一部期間で、前記複数の第１電極に第１電圧から第２電圧まで漸進的に下降する電圧波形を印加すると同時に、前記複数の第２電極に第３電圧を印加した後、前記複数の第１電極に前記第２電圧が印加される時点を含む第１期間で、前記複数の第２電極をフローティングにし、
アドレス期間で前記複数の第２電極に前記第１電圧より低い第４電圧を印加すると同時に、前記複数の第１電極のうちの選択しようとする第１電極に前記第２電圧より低い第５電圧を印加することを特徴とする、プラズマ表示装置。
【請求項２３】
前記駆動部は、
維持期間で、前記複数の第１電極と前記複数の第２電極に第６電圧と前記第６電圧より低い第７電圧を反対位相で印加することを特徴とする、請求項２２に記載のプラズマ表示装置。
【請求項２４】
前記第３電圧は前記第６電圧と同じ電圧レベルであることを特徴とする、請求項２３に記載のプラズマ表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマ表示装置及びその駆動方法に関するものである。
【背景技術】
【０００２】
プラズマ表示装置とは、気体放電によって生成されたプラズマを用いて、文字又は映像を表示する平面表示装置である。プラズマ表示装置の表示パネルにはその大きさにより数十から数百万個以上の放電セル（以下、“セル”という）がマトリックス形態で配列されている。
【０００３】
このようなプラズマ表示装置は、１フレームがそれぞれの加重値を有する複数のサブフィールドに分割されて駆動され、各サブフィールドはリセット期間、アドレス期間及び維持期間で構成される。リセット期間は、アドレス放電を安定的に行うためにセルの壁電荷状態を初期化する期間であり、アドレス期間は、複数のセルのうちの点灯されるセルと点灯されないセルを選択する期間である。そして、維持期間は、実際に画像を表示するために点灯されるセルに対して維持放電を行う期間である。
【０００４】
一般に、リセット期間では、セルの壁電荷状態を初期化するために、走査電極の電圧をリセット最高電圧まで漸進的に増加させて、リセット最低電圧まで漸進的に減少させる。アドレス期間では、点灯されるセルの走査電極とアドレス電極にそれぞれ走査電圧とアドレス電圧が印加される。ここで、走査電圧とリセット最低電圧は同じ電圧レベルに設定されるのが一般的である。
【０００５】
このように、走査電圧をリセット最低電圧と同じ電圧レベルに設定する場合、アドレス期間中に点灯されるセルとして選択するセルでアドレス放電が適切に発生しない低放電が生ずる場合がある。このような低放電が生ずることを防止するために、走査電極とアドレス電極にそれぞれ走査電圧とアドレス電圧を印加する時間を長く設定すると、アドレス期間が長くなるようになる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の課題は、アドレス期間に割り当てられなければならない時間を短縮することができて、アドレス放電を安定的に発生させることができるプラズマ表示装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一特徴によれば、複数の第１電極、前記複数の第１電極に同じ方向に配列される複数の第２電極を含むプラズマ表示装置が１フレームをそれぞれのサブフィールドに分割して表示するようにする駆動方法は、前記複数のサブフィールドのうちの少なくとも一つのサブフィールドで、リセット期間中第１期間において、前記複数の第１電極の電圧を第１電圧に維持して、前記複数の第２電極の電圧から前記複数の第１電極の電圧を差し引いた電圧を第１傾斜で漸進的に下降させる段階;リセット期間中第２期間で、前記複数の第２電極の電圧から前記複数の第１電極の電圧を差し引いた電圧を前記第１傾斜より緩慢な第２傾斜で第２電圧まで漸進的に下降させる段階;及びアドレス期間において、前記複数の第１電極の電圧を第１電圧より低い第３電圧に維持した状態で、前記複数の第２電極のうちの選択しようとする第２電極に第４電圧を印加する段階を含む。そして維持期間で、前記複数の第１電極と前記複数の第２電極に第５電圧と前記第５電圧より低い第６電圧を反対位相で印加する段階を更に含み、この時、前記第１電圧は前記第５電圧と同じ電圧レベルである。
【０００８】
また前記リセット期間中第２期間で、前記複数の第２電極の電圧を前記第１傾斜で第５電圧まで漸進的に下降させて、前記第５電圧は前記第４電圧より高い。
そして前記リセット期間中第２期間で、前記複数の第１電極をフローティングさせたり、又は前記複数の第１電極の電圧は前記第１傾斜より緩慢な傾斜で第６電圧まで漸進的に下降する。この時、前記第６電圧は前記第３電圧以上である。
前記第３電圧の絶対値は前記第１電極と前記第２電極との間で放電が発生し始める電圧の絶対値と同一である。
【０００９】
本発明の他の特徴によれば、複数の第１電極及び複数の第２電極を含むプラズマ表示装置で１フレームをそれぞれの加重値を有する複数のサブフィールドに分割して、駆動させるプラズマ表示装置の駆動方法は、リセット期間の第１期間で、前記複数の第１電極の電圧を第１電圧に維持した状態で、前記複数の第２電極の電圧を前記第２電圧まで漸進的に下降させる段階;リセット期間の第２期間で、前記複数の第１電極の電圧を第３電圧まで漸進的に下降させる状態で、前記複数の第２電極の電圧を前記第２電圧から第４電圧まで漸進的に下降させる段階;及びアドレス期間で、前記複数の第１電極の電圧を前記第１電圧より低い第５電圧に維持した状態で、前記複数の第２電極のうちの選択しようとする第２電極に前記第４電圧より低い第６電圧を印加する段階を含む。そして維持期間で、前記複数の第１電極と前記複数の第２電極に第７電圧と前記第７電圧より低い第８電圧を反対位相で印加する段階を更に含み、この時、前記第１電圧は前記第７電圧と同じ電圧レベルである。また、前記第３電圧は前記第５電圧より同じであるか高い。
【００１０】
本発明のまた他の特徴によれば、複数の第１電極及び複数の第２電極を含むプラズマ表示装置で１フレームをそれぞれの加重値を有する複数のサブフィールドに分割して、駆動させるプラズマ表示装置の駆動方法は、リセット期間の第１期間で、前記複数の第１電極の電圧を第１電圧に維持した状態で、前記複数の第２電極の電圧を前記第２電圧まで漸進的に下降させる段階;リセット期間の第２期間で、前記複数の第１電極をフローティングする状態で、前記複数の第２電極の電圧を前記第２電圧から第３電圧まで漸進的に下降させる段階;及びアドレス期間で、前記複数の第１電極の電圧を前記第１電圧より低い第４電圧に維持した状態で、前記複数の第２電極のうちの選択しようとする第２電極に前記第３電圧より低い第５電圧を印加する段階を含む。そして維持期間で、前記複数の第１電極と前記複数の第２電極に前記第５電圧より高い第６電圧と前記第６電圧より低い第７電圧を反対位相で印加する段階を更に含み、この時、前記第１電圧は前記第６電圧と同じ電圧レベルである。
【００１１】
そして前記リセット期間の第２期間で、前記複数の第１電極の電圧が下降する傾斜と前記複数の第２電極の電圧が下降する傾斜は同じであり、前記リセット期間の第２期間が終了する時点で、前記複数の第１電極の電圧は第６電圧であり、前記第６電圧は前記第４電圧より同じであるか高い。
【００１２】
本発明の特徴によるプラズマ表示装置は、複数の第１電極及び前記複数の第１電極に同じ方向に配列される複数の第２電極を含むプラズマ表示パネル及び前記複数の第１電極と前記複数の第２電極に駆動電圧を印加する駆動部を含む。この時、前記駆動部は、リセット期間の一部期間で、前記複数の第１電極に第１電圧から第２電圧まで漸進的に下降する電圧波形を印加すると同時に、前記複数の第２電極に第３電圧を印加した後、前記複数の第１電極に前記第２電圧が印加される時点を含む第１期間で、前記複数の第２電極から第４電圧まで漸進的に下降する電圧波形を印加し、アドレス期間で前記複数の第２電極に前記第１電圧より低い第５電圧を印加すると同時に、前記複数の第１電極のうちの選択しようとする第１電極に前記第２電圧より低い第６電圧を印加する。
【００１３】
そして前記駆動部は、維持期間で、前記複数の第１電極と前記複数の第２電極に第７電圧と前記第７電圧より低い第８電圧を反対位相で印加し、前記第３電圧は前記第７電圧と同じ電圧レベルである。また前記第４電圧は前記第５電圧以上である。
【００１４】
また本発明の他の特徴によるプラズマ表示装置は、複数の第１電極及び前記複数の第１電極に同じ方向に配列される複数の第２電極を含むプラズマ表示パネル及び前記複数の第１電極と前記複数の第２電極に駆動電圧を印加する駆動部を含む。ここで前記駆動部は、リセット期間の一部期間で、前記複数の第１電極に第１電圧から第２電圧まで漸進的に下降する電圧波形を印加すると同時に、前記複数の第２電極に第３電圧を印加した後、前記複数の第１電極に前記第２電圧が印加される時点を含む第１期間で、前記複数の第２電極をフローティングし、アドレス期間で前記複数の第２電極に前記第１電圧より低い第４電圧を印加すると同時に、前記複数の第１電極のうちの選択しようとする第１電極に前記第２電圧より低い第５電圧を印加する。
【００１５】
そして前記駆動部は、維持期間で、前記複数の第１電極と前記複数の第２電極に第６電圧と前記第６電圧より低い第７電圧を反対位相で印加し、前記第３電圧は前記第６電圧と同じ電圧レベルである。
【発明の効果】
【００１６】
本発明によれば、アドレス電圧の電圧レベルを低くすることができて、アドレス期間を短縮することができる。また、別途の電源を追加しなくても誤放電が発生することを防止することができる。
【発明を実施するための最良の形態】
【００１７】
以下、添付した図面を参照して、本発明の好ましい実施形態について当業者が容易に実施することができるように詳細に説明する。しかしながら、本発明は多様に異なる形態で実現できて、ここで説明する実施形態に限定されるものではない。そして図面で本発明を明確に説明するために説明と関係ない部分は省略し、明細書全体を通じて類似した部分については類似した図面符号で示すものとする。
【００１８】
明細書全体で、壁電荷とは、各電極に近く放電セルの壁（例えば、誘電体層）に形成されて、前記電極に蓄積される電荷をいう。前記壁電荷は実際に電極自体に接触しないが、以下では壁電荷が電極に“形成される”、“蓄積される”又は“積もる”ように説明される。また、前記壁電圧は、壁電荷による放電セルの壁に形成される電位差を意味する。
【００１９】
以下、本発明の実施形態によるプラズマ表示装置及びその駆動方法について図面を参照して詳細に説明する。
図１は、本発明の実施形態によるプラズマ表示装置の概略的な図面である。
図１に示すように、本発明の実施形態によるプラズマ表示装置はプラズマ表示パネル１００、制御部２００、アドレス電極駆動部３００、走査電極駆動部４００及び維持電極駆動部５００を含む。プラズマ表示パネル１００は列方向に伸びている複数のアドレス電極（Ａ１〜Ａｍ）（以下、“Ａ電極”という）、そして行方向に伸びている複数の維持電極（Ｘ１〜Ｘｎ）（以下、“Ｘ電極”という）及び複数の走査電極（Ｙ１〜Ｙｎ）（以下、“Ｙ電極”という）を含む。複数のＹ電極（Ｙ１〜Ｙｎ）及びＸ電極（Ｘ１〜Ｘｎ）は互いに対を構成して配列されている。そして隣接するＹ電極（Ｙ１〜Ｙｎ）及びＸ電極（Ｘ１〜Ｘｎ）とＡ電極（Ａ１〜Ａｍ）とが交差する所に放電セル１２が形成される。
【００２０】
制御部２００は外部から映像信号を受信して、アドレス電極駆動制御信号、維持電極駆動制御信号及び走査電極駆動制御信号を出力する。そして制御部２００は、一つのフレームをそれぞれの加重値を有する複数のサブフィールドに分割して駆動する。
【００２１】
アドレス電極駆動部３００は、制御部２００からアドレス電極駆動制御信号を受信して表示しようとする放電セルを選択するための信号を各Ａ電極（Ａ１〜Ａｍ）に印加する。走査電極駆動部４００は、制御部２００から走査電極駆動制御信号を受信してＹ電極（Ｙ１〜Ｙｎ）に駆動電圧を印加し、維持電極駆動部５００は制御部２００から維持電極駆動制御信号を受信してＸ電極（Ｘ１〜Ｘｎ）に駆動電圧を印加する。
【００２２】
次に、本発明の実施形態によるプラズマ表示装置の駆動波形について調べてみる。以下では便宜上一つのセルを形成するＹ電極、Ｘ電極及びＡ電極に印加される駆動波形についてだけ説明する。
【００２３】
図２は、本発明の第１実施例によるプラズマ表示装置の駆動波形を示した図面である。
図２は、１フレームを分割した複数のサブフィールド中の連続する二つのサブフィールドを示し、便宜上二つのサブフィールドは第１サブフィールド（ＳＦ１）と第２サブフィールド（ＳＦ２）に区分した。この時、第１サブフィールド（ＳＦ１）のリセット期間（Ｒ）はリセット上昇期間（Ｒｒ）とリセット下降期間（Ｒｆ）を含むメインリセット期間で示し、第２サブフィールド（ＳＦ２）のリセット期間（Ｒ）はリセット下降期間（Ｒｆ）だけを含む補助リセット期間で示した。ここで、メインリセット期間では、全てのセルで壁電荷状態を初期化させるためのリセット放電が発生して、補助リセット期間では直前のサブフィールドで維持放電された一部セルでだけリセット放電が発生する。
【００２４】
図２に示すように、第１サブフィールド（ＳＦ１）のリセット期間（Ｒ）中の上昇期間（Ｒｒ）で、Ａ電極とＸ電極の電圧を基準電圧（図２で、‘０Ｖ’で示し、以下、‘０Ｖ電圧’という）に維持した状態で、Ｙ電極の電圧を所定の電圧（図２で、‘Ｖｓ’で示し、以下、‘上昇開始電圧’という）からリセット最高電圧（図２で、‘（Ｖｓ＋Ｖｓｅｔ）’で示し、以下、‘リセット最高電圧’という）まで漸進的に増加させる。この時、リセット最高電圧は複数のセルが有するそれぞれの壁電荷状態に関係なく全てのセルで放電が起これるほどの高い電圧で設定される。
【００２５】
このように上昇期間（Ｒｒ）でＹ電極の電圧が漸進的に上昇する間、Ｙ電極とＸ電極の間及びＹ電極とＡ電極間で微弱な放電（以下、‘リセット放電’という）が発生して、Ｙ電極には（−）の壁電荷が形成され、Ｘ電極及びＡ電極には（＋）の壁電荷が形成される。
【００２６】
そして、リセット期間（Ｒ）中の下降期間（Ｒｆ）で、Ａ電極の電圧とＸ電極の電圧をそれぞれ０Ｖ電圧と第１バイアス電圧（図２で、‘Ｖｅ１’で示し、以下、‘Ｖｅ１電圧’という）に維持した状態で、Ｙ電極の電圧を所定の電圧（図２で、‘Ｖｓ’で示し、以下、‘下降開始前圧’という）からリセット最低電圧（図２で、‘Ｖｎｆ’で示し、以下、‘Ｖｎｆ電圧’という）まで漸進的に減少させる。
【００２７】
このように、下降期間（Ｒｆ）でＹ電極の電圧が漸進的に下降する間、Ｙ電極とＸ電極の間及びＹ電極とＡ電極間でリセット放電が発生して、Ｙ電極に形成されていた（−）の壁電荷とＸ電極及びＡ電極に形成されていた（＋）の壁電荷が消去される。
【００２８】
ここで、Ｘ電極に印加されるＶｅ１電圧とＹ電極に印加されるＶｎｆ電圧の間の電位差（Ｖｅ−Ｖｎｆ）は、Ｘ電極とＹ電極との間で放電が発生し始める電圧（以下、‘Ｘ−Ｙ放電開始電圧’という）に近く設定される。このようにすると、リセット期間の終了時点で、Ｘ電極とＹ電極の間の壁電圧が０Ｖ電圧に近接するようになるので、発光するセルとして選択されないセルが維持期間で維持放電する誤放電が発生することを防止することができる。
【００２９】
次に、アドレス期間（Ａ）では、第１サブフィールド（ＳＦ１）で発光させるセル（以下、‘発光セル’という）を選択するために、Ｘ電極の電圧をＶｅ１電圧に維持した状態で、複数のＹ電極に第１走査電圧（図２で、‘ＶｓｃＬ１’で示し、以下、‘ＶｓｃＬ１電圧’という）を順次に印加する。この時、ＶｓｃＬ１電圧が印加されているＹ電極によって構成されるセルの中で、発光セルとして選択されるセルを構成するＡ電極に第１アドレス電圧（図２で、‘Ｖａ１’で示し、以下、‘Ｖａ１電圧’という）を印加する。このようにすると、Ｖａ１電圧が印加されたＡ電極とＶｓｃＬ１電圧が印加されたＹ電極の間で放電（以下、‘Ａ−Ｙアドレス放電’という）が発生して、またＡ−Ｙアドレス放電によってＶｓｃＬ１電圧が印加されたＹ電極とＶｅ１電圧が印加されたＸ電極の間で放電（以下、‘Ｘ−Ｙアドレス放電’という）が発生する。このようなＡ−Ｙアドレス放電及びＸ−Ｙアドレス放電によって、Ｙ電極に（＋）の壁電荷が形成され、Ｘ電極及びＡ電極に（−）の壁電荷が形成される。そして図２に示すように、ＶｓｃＬ１電圧が印加されない残りのＹ電極にはＶｓｃＬ１電圧より高い非走査電圧（図２で、‘ＶｓｃＨ’で示し、以下、‘ＶｓｃＨ電圧’という）が印加される。
【００３０】
一方、図２に示すように、ＶｓｃＬ１電圧はＶｎｆ電圧より低く設定され、Ｖｎｆ電圧とＶｓｃＬ１電圧の間の電位差（Ｖｎｆ−ＶｓｃＬ１）はｄＶ１電圧になる。このようにすると、アドレス期間（Ａ）でのＸ電極とＹ電極の間の電位差（Ｖｅ１−ＶｓｃＬ１）は、リセット期間の終了時点でのＸ電極とＹ電極の間の電位差（Ｖｅ１−Ｖｎｆ）よりｄＶ１電圧だけ高くなる。これによりＡ−Ｙアドレス放電及びＸ−Ｙアドレス放電の放電遅延時間が縮小されるので、Ｙ電極とＡ電極にそれぞれＶｓｃＬ１電圧とＶａ電圧を印加する時間を短縮することができる。
【００３１】
次に、維持期間（Ｓ）ではＹ電極とＸ電極に維持電圧（図２で、‘Ｖｓ’で示し、以下、‘Ｖｓ電圧’という）の維持放電パルスと０Ｖ電圧の維持放電パルスが反対位相で印加されてＹ電極とＸ電極との間で維持放電を起こす。以後、Ｙ電極にＶｓ電圧の維持放電パルスを印加する過程とＸ電極にＶｓ電圧の維持放電パルスを印加する過程を当該サブフィールドが表示する加重値に対応する回数だけ繰り返す。
【００３２】
次に、第２サブフィールド（ＳＦ２）のリセット期間（Ｒ）は補助リセット期間で構成されて、下降期間（Ｒｆ）だけを含む。
第２サブフィールド（ＳＦ２）のリセット期間（Ｒ）で、第１サブフィールド（ＳＦ１）のリセット期間のうちの下降期間（Ｒｆ）と同様に、Ｘ電極の電圧とＡ電極の電圧とをそれぞれＶｅ１電圧と０Ｖ電圧に維持した状態で、Ｙ電極の電圧を下降開始電圧（図２で、‘Ｖｓ’で示す）からＶｎｆ電圧まで漸進的に下降させる。このようにすると、Ｙ電極の電圧が漸進的に下降する間、第１サブフィールド（ＳＦ１）の維持期間（Ｓ）で維持放電されたセルは、Ｙ電極とＸ電極の間及びＹ電極とＡ電極間でリセット放電が発生する。
【００３３】
第２サブフィールド（ＳＦ２）のアドレス期間（Ａ）及び維持期間（Ｓ）についての説明は、前述した第１サブフィールド（ＳＦ１）のアドレス期間（Ａ）及び維持期間（Ｓ）について説明したものと同一又は類似しているので、以下で詳細な説明は省略する。
【００３４】
以上のように、第１実施例によれば、ＶｓｃＬ１電圧をＶｎｆ電圧より低く設定して、アドレス期間で、Ａ−Ｙアドレス放電及びＸ−Ｙアドレス放電の放電遅延時間が短くなるので、Ｙ電極とＡ電極にそれぞれＶｓｃＬ１電圧とＶａ１電圧とを印加する時間を短縮できて、アドレス期間に割当される時間を減らすことができる。
【００３５】
一方、Ａ電極に駆動電圧を印加するアドレス電極駆動部は、アドレス電圧を供給する電源と連結される。この時、アドレス電圧が低く設定されるほど、アドレス電極駆動部に構成された素子に印加される内圧が減るようになって、アドレス電極駆動部に構成された素子の損傷又は破損を防止できるので、回路の信頼性が向上される。
【００３６】
このようにアドレス電圧の電圧レベルを低く設定すれば、走査電圧の電圧レベルも一緒に低く設定されてこそ、アドレス期間でＡ−Ｙアドレス放電が安定的に発生できる。しかしながら、走査電圧の電圧レベルを低く設定すれば、アドレス期間で非発光セルとして選択されたセルでＹ電極に印加される走査電圧とＸ電極に印加されるバイアス電圧によって、放電が発生する誤放電が起こることができる。
【００３７】
以下、アドレス期間を短縮し、アドレス電圧の電圧レベルを低くしながらも、アドレス期間で誤放電の発生を防止することができるプラズマ表示装置の駆動波形について説明する。
【００３８】
図３は、本発明の第２実施例によるプラズマ表示装置の駆動波形を示した図面である。
第２実施例によれば、リセット期間の下降期間ではＸ電極をＶｅ１電圧でバイアスし、アドレス期間ではＸ電極をＶｅ１電圧より低い第２バイアス電圧（図３で、‘Ｖｅ２’で示し、以下、‘Ｖｅ２電圧’という）でバイアスする。第２実施例で、リセット期間の上昇期間及び維持期間についての説明は図２に示した第１実施例と同一なので、以下で重複される説明は省略する。
【００３９】
図３に示すように、第１サブフィールド（ＳＦ１）のリセット期間中の上昇期間（Ｒｒ）で、Ｘ電極とＡ電極に０Ｖ電圧を印加した状態で、Ｙ電極に上昇開始電圧（図３で、‘Ｖｓ’で示す）からリセット最高電圧まで漸進的に上昇する電圧波形を印加する。このようにＹ電極の電圧が漸進的に上昇する間、Ｙ電極とＸ電極の間及びＹ電極とＡ電極間でリセット放電が発生して、Ｙ電極に（−）の壁電荷が形成され、Ｘ電極及びＡ電極に（＋）の壁電荷が形成される。
【００４０】
そして、第２実施例によれば、第１サブフィールド（ＳＦ１）のリセット期間中の下降期間（Ｒｆ）で、Ａ電極に０Ｖ電圧を印加し、Ｘ電極にＶｅ１電圧を印加した状態で、Ｙ電極に下降開始電圧（図３で、‘Ｖｓ’で示す）からＶｎｆ電圧まで漸進的に下降する電圧波形を印加する。このようにＹ電極の電圧が漸進的に下降する間、Ｙ電極とＸ電極の間及びＹ電極とＡ電極の間でリセット放電が起こって、Ｙ電極、Ｘ電極及びＡ電極に形成されていた壁電荷が消去される。この時、下降期間（Ｒｆ）の終了時点で、Ｘ電極とＹ電極の間の電位差（Ｖｅ１−Ｖｎｆ）は、Ｘ−Ｙ放電開始電圧近傍に設定して、下降期間（Ｒｆ）が終了された直後にＸ電極とＹ電極の間の壁電圧が０Ｖ電圧になるようにする。
【００４１】
そして、アドレス期間（Ａ）で、Ｘ電極に第２バイアス電圧（図３で、‘Ｖｅ２’で示し、以下、‘Ｖｅ２電圧’という）を印加した状態で、複数のＹ電極に第２走査電圧（図３で、‘ＶｓｃＬ２’で示し、以下、‘ＶｓｃＬ２電圧’という）を順次に印加する。この時、ＶｓｃＬ２電圧が印加されているＹ電極によって構成されるセルの中で、発光セルとして選択されるセルを構成するＡ電極に第２アドレス電圧（図３で、‘Ｖａ２’で示し、以下、‘Ｖａ２電圧’という）を印加する。そして、ＶｓｃＬ２電圧が印加されない残りのＹ電極の電圧はＶｓｃＨ電圧に維持される。このようにすると、Ｖａ２電圧が印加されたＡ電極とＶｓｃＬ２電圧が印加されたＹ電極の間でＡ−Ｙアドレス放電が発生して、Ａ−Ｙアドレス放電によってＶｅ２電圧が印加されたＸ電極とＶｓｃＬ２電圧が印加されたＹ電極の間でＸ−Ｙアドレス放電が発生する。このようなＡ−Ｙアドレス放電及びＸ−Ｙアドレス放電により、Ｙ電極に（＋）の壁電荷が形成され、Ｘ電極及びＡ電極に（−）の壁電荷が形成される。
【００４２】
一方、Ｖａ２電圧はＶａ１電圧より低く、Ｖｅ２電圧はＶｅ１電圧より低くて、Ｖｅ２電圧はＶｅ１電圧からｄＶｘ電圧だけ低くなった電圧である。また、ＶｓｃＬ２電圧はＶｓｃＬ１電圧より低く、Ｖｎｆ電圧とＶｓｃＬ２電圧の間の電位差（Ｖｎｆ−ＶｓｃＬ２）はｄＶ２電圧になり、ｄＶ２電圧はｄＶ１電圧より高い。
【００４３】
つまり、第２実施例によれば、アドレス電圧をＶａ１電圧からＶａ２電圧に低く設定したことのように、走査電圧をＶｓｃＬ１電圧からＶｓｃＬ２電圧に低く設定して、アドレス期間中に発光セルとして選択されるセルで放電が安定的に発生するようにする。そして、走査電圧がＶｓｃＬ２電圧で低く設定されるので、リセット最低電圧と走査電圧の間の電位差（Ｖｎｆ−ＶｓｃＬ２）がｄＶ２電圧で大きくなるようになる。この時、下降期間（Ｒｆ）と同様にアドレス期間（Ａ）でＸ電極をＶｅ１電圧でバイアスすれば、アドレス期間中に非発光セルで放電が発生する誤放電が起こることができる。このような誤放電を防止するために、走査電圧が低くなったことのように、バイアス電圧もＶｅ１電圧よりｄＶｘ電圧だけ低いＶｅ２電圧に低く設定する。
【００４４】
次に、維持期間（Ｓ）で、Ｘ電極とＹ電極にＶｓ電圧の維持放電パルスと０Ｖ電圧の維持放電パルスを反対位相に印加し、当該サブフィールドを有する加重値に対応する回数だけＸ電極とＹ電極との間で維持放電を発生させる。
【００４５】
第２サブフィールド（ＳＦ２）のリセット期間（Ｒ）は、第１サブフィールド（ＳＦ１）の下降期間（Ｒｆ）についての説明と同一であり、第２サブフィールド（ＳＦ１）のアドレス期間（Ａ）及び維持期間（Ｓ）もまた、第１サブフィールド（ＳＦ１）のアドレス期間（Ａ）及び維持期間（Ｓ）についての説明と同一なので、以下で重複する説明は省略する。
【００４６】
以上のように、第２実施例によれば、アドレス電圧をＶａ１電圧より低いＶａ２電圧で設定して、走査電圧をＶｓｃＬ１電圧より低いＶｓｃＬ２電圧で設定することによって、アドレス期間でＸ電極に印加されるバイアス電圧をＶｅ１電圧より低いＶｅ２電圧で設定する。このようにすると、アドレス電圧を低くしながらも、アドレス期間で誤放電が発生することを防止することができる。
【００４７】
一方、第２実施例によれば、誤放電を防止するために、リセット期間の下降期間（Ｒｆ）でＸ電極に印加する電圧（Ｖｅ１電圧）とアドレス期間（Ａ）でＸ電極に印加する電圧（Ｖｅ２電圧）を異なる電圧レベルに設定するので、Ｖｅ１電圧を供給する電源とＶｅ２電圧を供給する電源を別途に設定しなければならない。従って、プラズマ表示装置の製造コストが増加して、簡素に構成するのに限界がある。
【００４８】
以下、電源の個数を増加させず、アドレス期間で誤放電が発生することを防止できる駆動方法について説明する。
図４は、本発明の第３実施例によるプラズマ表示装置の駆動波形を示した図面である。
第３実施例によれば、リセット期間の下降期間（Ｒｆ）で、Ｘ電極をＶｓ電圧でバイアスした後、下降期間（Ｒｆ）の終了時点を含む一部期間でＸ電極の電圧を漸進的に下降させる。第３実施例はリセット期間の一部期間でＸ電極の電圧を漸進的に下降させるという点を除くと、第２実施例で説明したことと同一なので、以下で重複する説明は省略する。
【００４９】
第３実施例によれば、第１サブフィールド（ＳＦ１）のリセット期間（Ｒ）中の上昇期間（Ｒｒ）で、Ｘ電極とＡ電極に０Ｖ電圧を印加した状態で、Ｙ電極に上昇開始電圧（図４で、‘Ｖｓ’で示す）からリセット最高電圧（図４で、‘（Ｖｓ＋Ｖｓｅｔ）’で示す）まで漸進的に上昇させる。
【００５０】
そして第１サブフィールド（ＳＦ１）のリセット期間（Ｒ）中の下降期間（Ｒｆ）で、Ａ電極に０Ｖ電圧を印加した状態で、Ｙ電極の電圧を下降開始電圧（図４で、‘Ｖｓ’で示す）からＶｎｆ電圧まで漸進的に下降させる。この時、下降期間の開始時点を含む一部期間（図４で、‘Ｔｘｂ’で示し、以下、‘Ｔｘｂ期間’という）で、Ｘ電極はＶｓ電圧に維持される。このようにすると、Ｙ電極の電圧が漸進的に下降する間、Ｘ電極とＹ電極の間及びＡ電極とＹ電極間でリセット放電が発生する。この時、Ｔｘｂ期間において、Ｙ電極の電圧からＸ電極の電圧を差し引いた電圧が第１傾斜で下降するとする時、第１傾斜は（（（Ｖｓ−Ｖｓ）−（Ｖｍ−Ｖｓ））/Ｔｘｂ）を通じて（（Ｖｓ−Ｖｍ）/Ｔｘｂ）で示すことができる。ここで、ＶｍはＴｘｂ期間の終了時点でＹ電極の電圧を示す。
【００５１】
一方、Ｖｓ電圧はＶｅ１電圧より高いので、リセット期間の終了時点までＸ電極をＶｓ電圧でバイアスするようになると、リセット期間の終了時点で、Ｘ電極とＹ電極の間の電位差がＸ−Ｙ放電開始電圧より大きくなるようになる。
【００５２】
つまり、第２実施例によれば、リセット期間の終了時点で、Ｘ電極とＹ電極の間の電位差（Ｖｅ１−Ｖｎｆ）がＸ−Ｙ放電開始電圧近傍に設定されたが、第３実施例によれば、Ｘ電極をＶｅ１電圧より高いＶｓ電圧でバイアスするので、リセット放電が過度に発生する。
【００５３】
従って、第３実施例によれば、リセット期間の終了時点で、Ｘ電極とＹ電極の間の壁電圧が０Ｖ電圧に近くなるように、下降期間の終了時点を含む一部期間（図４で、‘Ｔｘｆ’で示し、以下、‘Ｔｘｆ期間’という）でＸ電極の電圧をＶｓ電圧からＶｅ１電圧まで漸進的に下降させる。
【００５４】
このようにすると、Ｔｘｆ期間においてＸ電極の電圧が漸進的に減少することによって、Ｙ電極の電圧からＸ電極の電圧を差し引いた電圧は、第１傾斜より緩慢な第２傾斜で下降する。この時、第２傾斜は（（（Ｖｍ−Ｖｓ）−（Ｖｎｆ−Ｖｅ１）/Ｔｘｆ）で示すことができる。これによりＴｘｂ期間よりＴｘｆ期間でリセット放電がより弱く発生したり、又はリセット放電が発生しなくなる。従って、下降期間（Ｒｆ）の終了時点で、Ｘ電極とＹ電極の間の壁電圧が０Ｖ電圧に近くなって、維持期間で非発光セルが放電する誤放電の発生を防止することができる。
【００５５】
次に、第１サブフィールド（ＳＦ１）のアドレス期間（Ａ）で、Ｘ電極にＶｅ１電圧よりｄＶｘ電圧だけ低いＶｅ２電圧を印加した状態で、複数のＹ電極にＶｓｃＬ２電圧を順次に印加する。そして、ＶｓｃＬ２電圧が印加されているＹ電極によって構成されるセルの中で、発光セルとして選択されるセルを構成するＡ電極にＶａ２電圧を印加する。この時、ＶｓｃＬ２電圧が印加されない残りのＹ電極の電圧はＶｓｃＨ電圧に維持される。
第３実施例による第１サブフィールド（ＳＦ１）の維持期間（Ｓ）乃至第２サブフィールド（ＳＦ）は、図３に示した第２実施例と同一なので、以下で重複する説明は省略する。
【００５６】
以上のように、第３実施例によれば、リセット最低電圧と走査電圧の間の電位差が高くなることによって、アドレス期間で誤放電又は低放電が発生することを防止するために、リセット期間の下降期間とアドレス期間でＸ電極をバイアスする電圧をそれぞれ異なって設定することができる。つまり、アドレス期間ではＸ電極にＶｅ２電圧を印加し、リセット期間の下降期間ではＸ電極の電圧をＶｓ電圧に維持した後、漸進的に下降させる。この時、リセット期間の終了時点でＸ電極の電圧はＶｅ１電圧又はＶｅ２電圧でありうる。そして、Ｘ電極の電圧を漸進的に下降させる期間の間、リセット放電が弱く発生したり又は発生しなくなって、リセット期間の終了時点でＸ電極とＹ電極の間の壁電圧が０Ｖ電圧に近くなる。
【００５７】
また、アドレス期間でＸ電極とＹ電極の間の電位差（Ｖｅ２−ＶｓｃＬ２）は、リセット期間の終了時点でのＸ電極とＹ電極の間の電位差（Ｖｅ１−Ｖｎｆ）より、（ｄＶｘ−ｄＶ２）電圧だけ高く設定されるので、アドレス期間で発光セルとして選択されないセルで放電が起こる誤放電の発生を防止することができる。
従って、第３実施例によれば、別途の電源を追加せず、リセット期間でリセット放電が適切に起こり、アドレス期間で誤放電を防止することができる。
【００５８】
一方、第３実施例によれば、下降期間（Ｒｆ）のＴｘｆ期間で、Ｘ電極の電圧を漸進的に下降させる。ところで、Ｘ電極の電圧を漸進的に下降させるためには、Ｘ電極に駆動電圧を印加する維持電極駆動部５００は、Ｘ電極の電圧が漸進的に下降するように動作するランプスイッチを別途に構成しなければならない。このように、第３実施例によれば、Ｘ電極の電圧を漸進的に下降させるために別途のスイッチを含まなければならない。
【００５９】
以下、別途の素子を追加せず、Ｔｘｂ期間でＸ電極の電圧を漸進的に下降させることができる駆動方法について説明する。
図５は、本発明の第４実施例によるプラズマ表示装置の駆動波形を示した図面である。
第４実施例によれば、リセット期間（Ｒ）の下降期間（Ｒｆ）で、Ｙ電極の電圧を漸進的に下降させる間、Ｘ電極の電圧をＶｓ電圧に維持した後、Ｙ電極の電圧がＶｎｆ電圧になる時点を含む一部期間（Ｔｘｆ期間）でＸ電極の電圧をフローティングにする。第４実施例は、Ｔｘｆ期間でＸ電極の電圧をフローティングにするという点を除けば、第３実施例で説明したことと同一なので、以下で重複する説明は省略する。
【００６０】
第４実施例によれば、第１サブフィールド（ＳＦ１）のリセット期間（Ｒ）中の上昇期間（Ｒｒ）で、Ｘ電極とＡ電極に０Ｖ電圧を印加した状態で、Ｙ電極に上昇開始電圧（図５で、‘Ｖｓ’で示す）からリセット最高電圧（図５で、‘（Ｖｓ＋Ｖｓｅｔ）’で示す）まで漸進的に上昇させる。
【００６１】
次に、下降期間（Ｒｆ）中のＴｘｂ期間で、Ａ電極とＸ電極にそれぞれ０Ｖ電圧とＶｓ電圧を印加した状態で、Ｙ電極に下降開始電圧（図５で、‘Ｖｓ’で示す）で漸進的に下降する電圧波形を印加する。このようにすると、Ｔｘｂ期間で、Ｘ電極の電圧が漸進的に減少することによって、Ｙ電極の電圧からＸ電極の電圧を差し引いた電圧は第１傾斜で下降して、Ｘ電極とＹ電極の間及びＡ電極とＹ電極間でリセット放電が発生する。ここで、第１傾斜は第３実施例で説明したことと同様に、（（Ｖｓ−Ｖｍ）/Ｔｘｂ）で示すことができる。
【００６２】
また、Ｔｘｆ期間に続く下降期間（Ｒｆ）中のＴｘｆ期間で、Ｙ電極にＶｎｆ電圧まで漸進的に下降する電圧波形を印加する間のＸ電極をフローティングさせる。このようにすると、Ｔｘｆ期間で、Ｙ電極の電圧が変動することにより、Ｘ電極の電圧が減少するようになるので、Ｘ電極の電圧が漸進的に減少することによって、Ｙ電極の電圧からＸ電極の電圧を差し引いた電圧は第１傾斜より緩慢な第２傾斜で下降する。この時、第２傾斜は第２実施例で説明したことと同様に、（（（Ｖｍ−Ｖｓ）−（Ｖｎｆ−Ｖｅ１）/Ｔｘｆ）で示すことができる。これにより、Ｔｘｂ期間よりＴｘｆ期間でＸ電極とＹ電極の間で発生するリセット放電が更に弱く発生したり、又はリセット放電が発生しなくなる。従って、下降期間が終了する時点で、Ｘ電極とＹ電極の間の壁電圧は０Ｖ電圧に近くなる。
【００６３】
次に、第４実施例による第１サブフィールド（ＳＦ１）のアドレス期間（Ａ）乃至第２サブフィールド（ＳＦ２）は、図４に示した第３実施例と同一なので、以下で重複される説明は省略する。
【００６４】
以上のように、第４実施例によれば、Ｘ電極の電圧を漸進的に下降させるための別途の素子を追加することなく、リセット期間の下降期間中一部期間（Ｔｘｆ期間）でＸ電極をフローティングして、リセット期間の終了時点でＸ電極とＹ電極の間の壁電圧を０Ｖ電圧近傍に設定して、壁電荷状態の初期化が適切に行われるようにできる。
【００６５】
一方、図２乃至図５で、Ｙ電極に印加されるリセット上昇波形及びリセット下降波形をランプ波形の形態に図示及び説明したが、本発明の実施形態はリセット上昇波形又はリセット下降波形をＲＣ波形、漸進的に上昇又は漸進的に下降しながらフローティングされる波形などのように漸進的に上昇したり下降する波形であれば、いずれにも適用することができる。
【００６６】
また図４及び図５で、リセット期間の下降期間中のＴｘｂ期間で、Ｘ電極のバイアス電圧はＶｓ電圧で示されたが、本発明の実施形態は、Ｖｓｅｔ電圧などのように、Ｖｅ１電圧より高い電圧であり、他の期間で用いることができる電圧レベルであれば、Ｔｘｂ期間でのＸ電極をバイアスする電圧に適用できる。
【００６７】
そして図４及び図５で、Ｔｘｆ期間に割当される時間は、消去させる壁電荷の量により各サブフィールドに合うように調節できる。つまり、当該サブフィールドのリセット期間で消去させる壁電荷の量が多い場合にはＴｘｆ期間を短く割り当てて、Ｘ電極とＹ電極の間でリセット放電が長く発生するようにする。これとは反対に、当該サブフィールドのリセット期間で消去させる壁電荷の量が少ない場合には、Ｔｘｆ期間を長く割り当てて、Ｘ電極とＹ電極に形成されていた壁電荷を適切に消去させる。
【００６８】
以上、本発明の好ましい実施形態について説明したが、本発明の権利範囲はこれに限定されるものではなく、特許請求の範囲と発明の詳細な説明及び添付した図面の範囲内で多様に変形して実施することが可能であり、これもまた本発明の範囲に属するものである。
【図面の簡単な説明】
【００６９】
【図１】本発明の実施形態によるプラズマ表示装置の概念図を示した図面である。
【図２】本発明の第１実施例によるプラズマ表示装置の駆動波形を示した図面である。
【図３】本発明の第２実施例によるプラズマ表示装置の駆動波形を示した図面である。
【図４】本発明の第３実施例によるプラズマ表示装置の駆動波形を示した図面である。
【図５】本発明の第４実施例によるプラズマ表示装置の駆動波形を示した図面である。
【符号の説明】
【００７０】
１２；放電セル
１００；プラズマ表示パネル
２００；制御部
３００；アドレス電極駆動部
４００；走査電極駆動部
５００；維持電極駆動部
【図１】
2009116286.tif 000003
【図２】
2009116286.tif 000004
【図３】
2009116286.tif 000005
【図４】
2009116286.tif 000006
【図５】
2009116286.tif 000007