(57)【要約】【課題】選択パターンに変更が生じたときでも柔軟に対応することができるデータセレクト方法を提供する。【解決手段】複数のデータ信号から選択パターンに基づいて１つのデータ信号を選択して出力するデータセレクト方法であって、少なくとも１つの上記選択パターンをメモリに書き込むステップＳ１と、上記メモリに書き込まれている選択パターンのうち、コントロール信号により、上記１つのデータ信号を選択して出力するために用いる選択パターンを選択するステップＳ２と、上記選択した選択パターンに応じてデータ切替信号を出力するステップＳ３と、上記出力したデータ切替信号により、上記１つのデータ信号を選択するステップＳ４とを含む。【選択図】図２
2009081158.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータ信号から選択パターンに基づいて１つのデータ信号を選択して出力するデータセレクト方法であって、
少なくとも１つの上記選択パターンをメモリに書き込むステップと、
上記メモリに書き込まれている選択パターンのうち、制御信号により、上記１つのデータ信号を選択して出力するために用いる選択パターンを選択するステップと、
上記選択した選択パターンに応じて選択信号を出力するステップと、
上記出力した選択信号により、上記１つのデータ信号を選択するステップとを含むことを特徴とするデータセレクト方法。
【請求項２】
上記選択信号は、上記複数のデータ信号をそれぞれ特定するビット列からなることを特徴とする請求項１に記載のデータセレクト方法。
【請求項３】
上記複数のデータ信号をそれぞれ特定するビット列からなるデータを、上記メモリの連続するアドレスに順番に書き込むことにより、上記選択パターンを定めることを特徴とする請求項１に記載のデータセレクト方法。
【請求項４】
上記制御信号は上記メモリの読み出しアドレスを指定する信号であり、上記制御信号を、指定したアドレスから順番に１つずつアドレスを印加するように制御しながら、上記メモリに供給することを特徴とする請求項３に記載のデータセレクト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のデータ信号から選択パターンに基づいて１つのデータ信号を選択して出力するデータセレクト方法に関するものである。
【背景技術】
【０００２】
近年、高集積化・多機能化が進む半導体デバイスには、信頼性の向上が要望されている。この信頼性向上のため、半導体デバイスの製造工程には、信頼性試験が組み込まれている。
【０００３】
半導体デバイスの信頼性試験、また半導体デバイスの製造工程の初期段階における故障を除去するスクリーニング法のひとつとして、バーンイン（Burn-in）が実施されている。バーンインは、温度などの負荷を与えてＩＣやＬＳＩを駆動させ、ＩＣやＬＳＩを一定時間動作させるテストである。これにより、ＩＣやＬＳＩに潜在する故障を初期段階で発見し、欠陥や規格外のものを短時間で選別することができる。それゆえ、高品質な完成品を保証することができる。
【０００４】
また、半導体デバイスの製造工程におけるウエハ状態時において、ウエハ上に形成された全ＬＳＩチップ（複数のダイ）に対して同時に一括でバーンインを行う方法として、ウエハレベルバーンインがある。この試験では、複数のダイに対して同時に一括でバーンインを行った結果に応じて、各ダイから出力されるデータ信号から所望のダイのデータ信号を選択して出力することが必要な場合がある。
【０００５】
このような場合、従来、半導体・計測分野や、選択した信号を出力する必要があるシステム全般において用いられているような、複数のデータ信号から所望のデータ信号を選択する方法（手法）が用いられている。
【０００６】
そこで、図５を参照しながら、例えば、同時に２５６個のダイへの一括バーンインを行い、２５６種類のデータ信号から選択パターンに基づいて１つのデータ信号を選択して出力する場合において、従来の上記方法を実施するデータセレクト回路の構成について説明する。
【０００７】
図５は、従来のデータセレクト回路の構成を示す図である。
【０００８】
なお、図５に示す従来のデータセレクト回路は、本願発明の出願人が、本願発明の研究開発段階や出願段階において、既に研究開発を一旦完了していた先行技術である。しかしながら、本願発明の出願人は上記先行技術を文献等で開示していないため、この先行技術は文献公知発明に係るものではない。
【０００９】
従来のデータセレクト回路は、図５に示すように、ハードウェアが固定されたパターン回路である第１データセレクト回路（１−ＤＳＬ）１０１〜３５６、および第２データセレクト回路（２−ＤＳＬ）３５７を備えている。
【００１０】
従来のデータセレクト回路では、１−ＤＳＬ１０１〜３５６のそれぞれに、２５６本のデータ信号が入力される。１−ＤＳＬ１０１〜３５６は、各回路が選択するデータ信号が重複しないように設定された選択パターンに応じて、２５６本のデータ信号から１本のデータ信号を選択する。そして、各回路から出力される１本のデータ信号が、２−ＤＳＬ３５７に出力される。詳細には、１−ＤＳＬ１０１〜３５６にて選択されたデータ信号は、データ信号ｓ１〜ｓ２５６として、２−ＤＳＬ３５７に出力される。２−ＤＳＬ３５７は、データ切替信号の入力を信号切り替えのタイミングにしながら、データ信号ｓ１〜ｓ２５６を順番に出力する。これにより、２５６種類のデータ信号から選択パターンに基づいて１つのデータ信号を選択し、後段の回路に供給することができる。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記従来のデータセレクト回路では、ハードウェアが固定されたパターン回路である１−ＤＳＬ１０１〜３５６において、２５６本のデータ信号から１本のデータ信号を選択しているので、選択パターンが変更になると、ハードウェアの変更が必要であるという問題点を有している。すなわち、上記従来のデータセレクト回路では、選択パターンの変更に対しての柔軟性がない。
【００１２】
また、上記従来のデータセレクト回路では、２５６本のデータ信号から１本のデータ信号を選択するために、１−ＤＳＬを２５６個設けなければならない。すなわち、選択対象となる全てのデータ信号の数と対応するように１−ＤＳＬを設ける必要があるため、回路規模が大きくなってしまう。
【００１３】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、選択パターンに変更が生じたときでも柔軟に対応することができるデータセレクト方法を提供することにある。
【課題を解決するための手段】
【００１４】
本発明のデータセレクト方法は、上記課題を解決するために、複数のデータ信号から選択パターンに基づいて１つのデータ信号を選択して出力するデータセレクト方法であって、少なくとも１つの上記選択パターンをメモリに書き込むステップと、上記メモリに書き込まれている選択パターンのうち、制御信号により、上記１つのデータ信号を選択して出力するために用いる選択パターンを選択するステップと、上記選択した選択パターンに応じて選択信号を出力するステップと、上記出力した選択信号により、上記１つのデータ信号を選択するステップとを含むことを特徴としている。
【００１５】
従来では、複数のデータ信号から選択パターンに基づいて１つのデータ信号を選択する場合、複数のデータ信号から選択パターンに基づいて各データ信号を選択するための、複数のデータ信号と同数設けられたハードウェア固定のデータセレクト回路が備えられていたため、回路規模が大きくなるとともに、選択パターンに変更が生じるとハードウェアの変更が必要になるという問題があった。
【００１６】
これに対して、上記の構成によれば、選択パターンに変更が生じたときには、メモリに変更した選択パターンを書き込むだけで、制御信号により変更した選択パターンを選択すると、後の処理は同様に、選択信号を出力し、選択信号により複数のデータ信号から１つのデータ信号を選択することになる。それゆえ、変更した選択パターンに基づいてデータ信号を選択することが可能となる。これにより、選択パターンに変更が生じたときでも柔軟に対応することが可能となる。また、従来設けられていたハードウェア固定のデータセレクト回路が不要となるので、回路規模を縮小することが可能となる。
【００１７】
また、本発明のデータセレクト方法は、上記選択信号は、上記複数のデータ信号をそれぞれ特定するビット列からなることが好ましい。
【００１８】
上記の構成によれば、識別しなければならないデータ信号の数が多くなっても、各データ信号を特定した選択信号を容易に出力することが可能となる。例えば、２５６種類のデータ信号から選択信号に基づいて１つのデータ信号を選択する場合、８ビットの選択信号を用いるだけで、２５６種類のデータ信号をそれぞれ特定する２５６種類の選択信号を容易に作成することが可能となる。
【００１９】
また、本発明のデータセレクト方法は、上記複数のデータ信号をそれぞれ特定するビット列からなるデータを、上記メモリの連続するアドレスに順番に書き込むことにより、上記選択パターンを定めることが好ましい。
【００２０】
上記の構成によれば、制御信号によって、選択パターンを書き込んだアドレスを指定することにより、メモリに格納されている少なくとも１つの選択パターンから、複数のデータ信号から１つのデータ信号を選択して出力するために使用する選択パターンを容易に選択することが可能となる。
【００２１】
また、本発明のデータセレクト方法は、上記制御信号は上記メモリの読み出しアドレスを指定する信号であり、上記制御信号を、指定したアドレスから順番に１つずつアドレスを印加するように制御しながら、上記メモリに供給することが好ましい。
【００２２】
上記の構成によれば、上記制御信号を、指定したアドレスから順番に１つずつアドレスを印加するように制御しながら、上記メモリに供給することにより、メモリの連続するアドレスに順番に書き込まれて定めている選択パターンを読み出すことになるので、容易な処理で選択パターンを選択することが可能となる。
【発明の効果】
【００２３】
以上のように、本発明のデータセレクト方法は、本発明のデータセレクト方法は、複数のデータ信号から選択パターンに基づいて１つのデータ信号を選択して出力するデータセレクト方法であって、少なくとも１つの上記選択パターンをメモリに書き込むステップと、上記メモリに書き込まれている選択パターンのうち、制御信号により、上記１つのデータ信号を選択して出力するために用いる選択パターンを選択するステップと、上記選択した選択パターンに応じて選択信号を出力するステップと、上記出力した選択信号により、上記１つのデータ信号を選択するステップとを含む、という方法である。
【００２４】
それゆえ、選択パターンに変更が生じたときには、メモリに変更した選択パターンを書き込むだけで、制御信号により変更した選択パターンを選択すると、後の処理は同様に、選択信号を出力し、選択信号により基づいて複数のデータ信号から１つのデータ信号を選択することになる。それゆえ、変更した選択パターンに基づいてデータ信号を選択することができる。これにより、選択パターンに変更が生じたときでも柔軟に対応することができるという効果を奏する。また、従来設けられていたハードウェア固定のデータセレクト回路が不要となるので、回路規模を縮小することができるという効果を奏する。
【発明を実施するための最良の形態】
【００２５】
本発明の一実施形態について図面に基づいて説明すれば、以下の通りである。
【００２６】
図１は、本実施の形態のデータセレクト回路の一実施例を示す図である。本実施の形態のデータセレクト回路は、一例として、２５６種類のデータ信号から１つのデータ信号を選択する回路として以下では説明する。
【００２７】
本実施の形態のデータセレクト回路は、図１に示すように、２５６種類のデータ信号から選択パターンに基づいて１つのデータ信号を選択する部分であるデータセレクト回路部（ＤＳＬ）１、および、使用する選択パターンを選択してＤＳＬ１に供給する部分であるメモリ２を備えている。
【００２８】
ＤＳＬ１は、入力される２５６本のデータ信号のうち、メモリ２から出力されるデータ切替信号に基づいて、１本のデータ信号を選択する。ＤＳＬ１は、選択したデータ信号を後段の回路に供給する。
【００２９】
メモリ２は、選択パターンを格納する記憶部であり、コントロール信号に基づいてデータ切替信号をＤＳＬ１に出力する。本実施例では、メモリ２として、デュアルポートメモリ（Dual Port Memory）を用いている。デュアルポートメモリは、アドレスバスとデータバスとが競合しないように制御回路を持っているメモリであり、１つのアクセスポートからデータを読み書きしているときに、もう１つのアクセスポートを使用してデータの読み出しなどを行うことができる。
【００３０】
すなわち、メモリ２では、データの書き込みを行うために、入力側データ信号ＤＩおよび入力側アドレス信号ＡＩを入力し、データの読み出しを行うために、出力側アドレス信号ＡＯを入力して出力側データ信号ＤＯを出力するようになっている。また、本実施例では、出力側アドレス信号ＡＯ（制御信号）をコントロール信号として、出力側データ信号ＤＯ（選択信号）をデータ切替信号として用いている。なお、出力側アドレス信号ＡＯはメモリ２に入力する信号であるが、出力する出力側データ信号ＤＯを制御するため、出力という表現を用いている。
【００３１】
次に、図１〜３を参照しながら、本実施の形態のデータセレクト回路におけるデータセレクト方法について説明する。なお、以下の説明では、２５６種類のデータ信号が被検査デバイスＤ１〜Ｄ２５６（図示せず）から出力されているデータ信号であるとする。
【００３２】
図２は、本実施の形態のデータセレクト方法におけるデータ選択処理を示すフローチャートである。
【００３３】
まず、選択パターンをメモリ２に書き込む（ステップＳ１）。詳細には、８ビットの入力側データ信号ＤＩ、および、その入力側データ信号ＤＩを格納するアドレスを示す入力側アドレス信号ＡＩをセットでメモリ２に入力することにより、選択パターンを書き込んでいく。入力側データ信号ＤＩおよび入力側アドレス信号ＡＩは、外部から入力手段を介して指示されたり、または、制御手段にて指示されると、指示に応じてメモリ２に書き込むために入力側データ信号ＤＩおよび入力側アドレス信号ＡＩの供給を制御する書き込み制御部などにより供給される。
【００３４】
ここで、上記選択パターンについて説明する。図３は、選択パターンの一例である。図３では、メモリアドレス（ＨＥＸ）のゼロ番目から選択パターンを書き込んでいる。
【００３５】
選択パターンは、どのようなパターン（順番）で、被検査デバイスＤ１〜Ｄ２５６から出力されているデータ信号を１つずつ選択して出力するかを設定しているものである。例えば、被検査デバイスＤ１から１つずつ順番に被検査デバイスＤ２５６までのデータ信号を選択するような選択パターンを所望する場合を考える。単に２５６本のデータ信号を入力するだけでは、どのデータ信号がどの被検査デバイスに対応するのかを回路は認識することは困難である。そこで、被検査デバイスＤ１〜Ｄ２５６のデータ信号を識別するために、被検査デバイスＤ１〜Ｄ２５６のデータ信号を特定するためのデータを定める。そして、このデータを順番に並べることによって、選択パターンを定めている。上記データは、８ビットのビット列からなっている。すなわち、８ビットのデータを用いて、２５６種類のデータ信号のそれぞれに２５６種類のビット列を割り当てている。
【００３６】
つまり、図３を参照すると、メモリアドレス「００００００」を示す入力側アドレス信号ＡＩと、被検査デバイスＤ１のデータ信号を特定するためのデータである入力側データ信号ＤＩとをメモリ２に入力することにより、メモリアドレス「００００００」に、被検査デバイスＤ１のデータ信号を特定するためのデータを書き込む。同様に、メモリアドレス「０００００１」に、被検査デバイスＤ２のデータ信号を特定するためのデータを書き込み、メモリアドレス「０００００２」に、被検査デバイスＤ３のデータ信号を特定するためのデータを書き込む。このようにメモリアドレスを順番に１つずつ上げていきながら、最終的に、被検査デバイスＤ２５６のデータ信号を特定するためのデータを書き込むまで、メモリ２にデータを書き込んでいく。これにより、メモリアドレス「００００００」〜「ＦＦＦＦＦＦ」に定められた選択パターンが、メモリ２に書き込まれることになる（格納されることになる）。
【００３７】
次いで、選択パターンをメモリ２に書き込んだ後、コントロール信号としての出力側アドレス信号ＡＯをメモリ２に入力することにより、上記メモリ２に書き込んだ選択パターンを選択する（ステップＳ２）。詳細には、選択パターンを格納しているアドレスを示す出力側アドレス信号ＡＯをメモリ２に入力することにより、上記アドレスに格納されている選択パターンを選択する。出力側アドレス信号ＡＯは、出力側アドレス信号ＡＯの供給を制御する制御部などにより供給される。
【００３８】
図３を参照しながら説明すると、メモリアドレス「００００００」を示す出力側アドレス信号ＡＯをメモリ２に入力することにより、メモリアドレス「００００００」に格納されている被検査デバイスＤ１のデータ信号を特定するためのデータを選択する。
【００３９】
次いで、上記出力側アドレス信号ＡＯにより選択された選択パターンに応じて、データ切替信号としての出力側データ信号ＤＯをメモリ２から出力する（ステップＳ３）。詳細には、出力側アドレス信号ＡＯにより選択されたメモリ内容すなわち８ビットのビット列からなるデータを、出力側データ信号ＤＯとして、メモリ２からＤＳＬ１に出力する。
【００４０】
図３を参照しながら説明すると、出力側アドレス信号ＡＯにより、メモリアドレス「００００００」に格納されている被検査デバイスＤ１のデータ信号を特定するためのデータを選択する場合、メモリアドレス「００００００」に格納されている被検査デバイスＤ１のデータ信号を特定するためのデータが読み出され、その読み出したデータを出力側データ信号ＤＯとして、ＤＳＬ１に出力する。
【００４１】
次いで、上記メモリ２から出力された出力側データ信号ＤＯに基づいて、ＤＳＬ１は、入力される２５６種類のデータ信号から１つのデータ信号を選択する（ステップＳ４）。言い換えると、ＤＳＬ１は、出力側データ信号ＤＯから指示されたデータ信号を選択する。
【００４２】
被検査デバイスＤ１のデータ信号を特定するためのデータを示す出力側データ信号ＤＯがＤＳＬ１に入力されると、ＤＳＬ１は、２５６種類のデータ信号から、出力側データ信号ＤＯに基づいて、被検査デバイスＤ１のデータ信号を選択する。
【００４３】
ところで、出力側アドレス信号ＡＯは、基本的に、「００００００」，「０００００１」，「０００００２」，「０００００３」，・・・，「ＦＦＦＦＦＦ」、とメモリアドレスがゼロ番目から順に１つずつ印加するように制御しながら、メモリ２に供給されている。上記制御を固定パターンとすることにより、容易に制御することが可能である。
【００４４】
上述したステップＳ２〜Ｓ４の処理は、出力側アドレス信号ＡＯによって、選択パターンを格納しているアドレスを１つ指定すれば、そのアドレスに格納されているあるデータ信号を特定するためのデータを示す出力側データ信号ＤＯが出力され、ＤＳＬ１が上記あるデータ信号を選択する。つまりは、出力側アドレス信号ＡＯを出力する毎に、ステップＳ２〜Ｓ４の処理が連続して行われ、ＤＳＬ１においてデータ信号を選択することになる。
【００４５】
よって、メモリアドレス「００００００」を示す出力側アドレス信号ＡＯをメモリ２に与えることにより、メモリアドレス「００００００」に基づいたステップＳ２〜Ｓ４の処理を行いながら、続いて、メモリアドレス「０００００１」を示す出力側アドレス信号ＡＯをメモリ２に入力し、メモリアドレス「０００００１」に基づいたステップＳ２〜Ｓ４の処理を行う。このように、順番に出力側アドレス信号ＡＯをメモリ２に入力する。最終的に、メモリアドレス「ＦＦＦＦＦＦ」を示す出力側アドレス信号ＡＯをメモリ２に入力し、メモリアドレス「ＦＦＦＦＦＦ」に基づいたステップＳ２〜Ｓ４の処理を行う。
【００４６】
これにより、メモリアドレス「００００００」〜「ＦＦＦＦＦＦ」に定められた選択パターンに基づいて、２５６種類のデータ信号から１つのデータ信号が読み出されることになる。ＤＳＬ１は、出力側アドレス信号ＡＯの入力によって出力される出力側データ信号ＤＯが与えられる毎に、データ信号を選択する。言い換えると、出力側データ信号ＤＯは、選択するデータ信号を切替えるために作用していることがわかる。
【００４７】
以上の処理により、２５６種類のデータ信号から選択パターンに基づいて１つのデータ信号を選択することが可能となっている。すなわち、図３に示す選択パターンによれば、ＤＳＬ１は、被検査デバイスＤ１，Ｄ２，Ｄ３，・・・，Ｄ２５６の順番に、そのデータ信号を選択することが可能となっている。そして、ＤＳＬ１は、図１に示すように、選択したデータ信号を後段の回路に出力する。
【００４８】
また、図３に示した選択パターンに限らず、他の選択パターンでもよい。選択パターンの他の例を図４に示す。図４では、メモリアドレス（ＨＥＸ）のゼロ番目から順番に、被検査デバイスＤ５４，Ｄ２６，Ｄ１３８，Ｄ２，・・・，Ｄ８９から出力されているデータ信号を特定するためのデータが書き込まれている。この場合、ＤＳＬ１は、被検査デバイスＤ５４，Ｄ２６，Ｄ１３８，Ｄ２，・・・，Ｄ８９の順番に、そのデータ信号を選択することになる。
【００４９】
また、選択パターンをメモリ２に書き込んだ後、選択パターンを変更する場合は、入力側データ信号ＤＩと入力側アドレス信号ＡＩとを入力し直すことにより、別の選択パターンを書き込めばよい。
【００５０】
この場合の操作方法としては、一旦、メモリ２内の全ての保持データを消去して、新たに選択パターンのデータを一から順番に入力し直す方法がある。または、メモリ２内の全ての保持データのうち、不要な選択パターンのデータのみを消去して、新たな選択パターンのデータを入力する方法でもよい。動作としては、前者の方法の方が容易な処理となる。いずれの方法により選択パターンを変更しても、上述したステップＳ２〜Ｓ４の処理に変更はなく、問題なく行うことが可能である。
【００５１】
なお、上記ステップＳ１における選択パターンの書き込みは、必ずしも実施しなければならないというわけではない。すなわち、すでにメモリ２に選択パターンが書き込まれており、かつ、その書き込まれている選択パターンをそのまま用いる場合は、選択パターンを再度書き込む必要はない。使用する選択パターンが決定している場合や、使用する選択パターンがある程度固定されている場合などは、選択パターンを予めメモリ２に書き込んでおくことにより、この書き込み操作および時間を省略することが可能となる。
【００５２】
つまりは、別の側面から言うと、メモリ２には、それぞれ異なる複数の選択パターンを書き込むことが好ましい。コントロール信号すなわち出力側アドレス信号ＡＯを、それぞれ異なる複数の選択パターンの中から使用する選択パターンを格納しているアドレスを示すように制御するだけでよく、これにより、それぞれ異なる複数の選択パターンの中から選択パターンを容易に選択することが可能となる。それゆえ、選択パターンの選択肢を増やすことが可能となる。
【００５３】
しかも、メモリ２に、すでに、それぞれ異なる複数の選択パターンが格納されている場合は、選択パターンの変更が生じても、選択パターンを入力し直すことなく、出力側アドレス信号ＡＯによりメモリ２内から別の選択パターンを選ぶことが可能となる。
【００５４】
本実施の形態のデータセレクト方法によれば、どのような選択パターンであっても、その選択パターンをメモリ２内部に記憶させるだけでよいので、種々の選択パターンに幅広く対応することが可能となる。また、本実施例では、２５６種類のデータ信号から選択するため、８ビットの出力側データ信号ＤＯを供給する構成としたが、これに限らない。すなわち、何種類でもよく、識別しなければならないデータ信号が多くなっても、データ信号の数に応じて出力側データ信号ＤＯのビット数を変更することにより、好適に対応し、大量の情報を扱うことが可能である。また、ビット列からなるデータを用いるので、各データ信号をそれぞれ特定する出力側データ信号ＤＯを、容易に作成することが可能である。
【００５５】
なお、出力側アドレス信号ＡＯは、基本的に、メモリアドレスがゼロ番目から順に１つずつ印加するように制御される固定パターンとして説明したが、これに限らない。例えば、選択パターンに変更が生じた場合、すでに書き込まれているメモリ２内の選択パターンのデータは変更せず、出力側アドレス信号ＡＯが指示する出力アドレスの順番を、変更する選択パターンに合うように制御することも可能である。
【００５６】
以上、本実施の形態のデータセレクト方法は、２５６種類のデータ信号から選択パターンに基づいて１つのデータ信号を選択して出力するために、少なくとも１つの選択パターンを、入力側アドレス信号ＡＩおよび入力側データ信号ＤＩをセットで入力することによりメモリ２に書き込むステップと、メモリ２に書き込まれている選択パターンのうち、メモリ２のアドレスを指定する出力側アドレス信号ＡＯにより、使用する選択パターンを選択するステップと、選択した選択パターンに応じて出力側データ信号ＤＯを出力するステップと、出力した出力側データ信号ＤＯにより、２５６種類のデータ信号から１つのデータ信号を選択するステップとを含んでいる。
【００５７】
従来では、複数のデータ信号から選択パターンに基づいて１つのデータ信号を選択する場合、各データ信号を特定して選択パターンに合うように選択するために、複数のデータ信号と同数設けられたハードウェア固定のデータセレクト回路を備えることが必要であった。このため、回路規模が大きくなるとともに、選択パターンに変更が生じるとハードウェアの変更が必要になるという問題があった。
【００５８】
これに対して、本実施の形態のデータセレクト方法を用いると、選択パターンに変更が生じたときには、メモリ２に変更した選択パターンを書き込むだけで、出力側アドレス信号ＡＯによりこの選択パターンを選択すると、後の処理は同様に、出力側データ信号ＤＯを出力し、出力側データ信号ＤＯにより複数のデータ信号から１つのデータ信号を選択することになる。
【００５９】
これにより、選択パターンを任意に設定でき、選択パターンに変更が生じたときでも柔軟に対応することが可能となる。また、必要な構成はＤＳＬ１およびメモリ２だけであり、従来必要のため設けられていたハードウェア固定のデータセレクト回路が不要となるので、回路規模を縮小することが可能となる。
【００６０】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００６１】
本発明は、選択パターンに基づいて、複数のデータ信号から１つのデータ信号を選択するデータセレクト方法に適用できる。例えば、複数のデータ信号から選択パターンに基づいてデータ信号を１つずつ順番で出力するバーンインシステムなどに利用することができる。
【図面の簡単な説明】
【００６２】
【図１】本発明におけるデータセレクト方法の実施の一形態を示すものであり、データセレクト回路の構成を示す回路ブロック図である。
【図２】本発明におけるデータセレクト方法の実施の一形態を示すフローチャートである。
【図３】信号選択パターンの一例を示す図である。
【図４】信号選択パターンの他の例を示す図である。
【図５】従来のデータセレクト回路を構成を示す回路ブロック図である。
【符号の説明】
【００６３】
１    データセレクト回路部
２    メモリ
ＡＩ  入力側アドレス信号
ＤＩ  入力側データ信号
ＡＯ  出力側アドレス信号（制御信号）
ＤＯ  出力側データ信号（選択信号）
【図１】
2009081158.tif 000003
【図２】
2009081158.tif 000004
【図３】
2009081158.tif 000005
【図４】
2009081158.tif 000006
【図５】
2009081158.tif 000007