(57)【要約】【課題】回路規模を拡大することなく、低消費電力を実現し、かつ、垂直転送期間と水平転送期間との間でセンサ出力端子に大きな直流的なレベル差が発生する事態を回避することができる固体撮像装置を提供する。【解決手段】垂直転送期間に、出力アンプ回路の第２のソースフォロア回路１２を構成する並列接続された２つのソースフォロア回路Ａ、Ｂのうちの一方への電流供給を停止し、他方のソースフォロア回路にのみ電流を供給して、水平転送期間におけるセンサ出力信号のリセットレベルを生成する。【選択図】図２
2009177542.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置された、入射光の強度に応じた信号を生成する画素と、前記各画素からの信号に対応するセンサ出力信号を生成する出力部と、を備え、垂直転送期間に、選択した行の各画素からの信号を垂直方向へ転送し、水平転送期間に、垂直転送期間に転送された各信号を前記出力部へ順次転送して、前記出力部によりセンサ出力信号を生成する固体撮像装置であって、
前記出力部は、並列に接続された複数のソースフォロア回路と、前記複数のソースフォロア回路の一部への電流供給を制御するスイッチと、を少なくとも備え、水平転送期間には、前記各ソースフォロア回路へ電流を供給し、且つセンサ出力信号を生成し、垂直転送期間には、前記スイッチにより前記一部のソースフォロア回路への電流供給を停止し、それ以外の前記ソースフォロア回路へ電流を供給し、且つ水平転送期間におけるセンサ出力信号のリセットレベルを生成する
ことを特徴とする固体撮像装置。
【請求項２】
前記出力部は前記各ソースフォロア回路への電流供給を制御するスイッチを備え、前記各ソースフォロア回路はドライブトランジスタと電流源トランジスタからなり、前記スイッチはスイッチトランジスタからなり、それらのトランジスタが、前記各ソースフォロア回路を同じ入出力特性ないし略同じ入出力特性にするゲートサイズであることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記出力部は、前記各ソースフォロア回路の入力段に、前記各画素からの信号のレベルを増幅する機能と、センサ出力信号をリセットレベルにする期間にリセット状態となる機能と、を有する信号増幅部をさらに備え、前記信号増幅部は、垂直転送期間中にリセット状態となることを特徴とする請求項１または２のいずれかに記載の固体撮像装置。
【請求項４】
当該固体撮像装置は、ＭＯＳ型固体撮像装置であることを特徴とする請求項１ないし３のいずれかに記載の固体撮像装置。
【請求項５】
撮像素子として請求項１ないし４のいずれかに記載の固体撮像装置を備えた撮像機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置とその固体撮像装置を備える撮像機器に関する。
【背景技術】
【０００２】
近年、ＣＣＤ（Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ−Ｄｅｖｉｃｅ）イメージ・センサに代わる固体撮像装置としてＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージ・センサが主流になりつつある。
【０００３】
ＣＣＤイメージ・センサ（ＣＣＤ型固体撮像装置）が、ＰＤ（フォト・ダイオード）で生成、蓄積された信号電荷Ｑを多電圧からなる転送パルスによって垂直、水平方向に転送し、ＦＤＡ（フローティング・ディフュージョン・アンプ）でＱ−Ｖ（電荷−電圧）変換して、その変換した電圧をセンサ出力端子に発生させる構成であるのに対し、一般的なＭＯＳイメージ・センサ（ＭＯＳ型固体撮像装置）は、画素にＦＤＡを設けることで画素毎にＱ−Ｖ変換し、単一電源で列並列読み出しを行った後、順次水平読み出しを行う構成となっている。
【０００４】
近年、ＭＯＳ型固体撮像装置が主流になってきたのは、このように画素にＦＤＡを設けることにより単一電源で駆動することができ、またＣＣＤのように特殊な製造プロセスを必要とせず、アナログ回路、デジタル回路を同一チップ内に配置でき、画像ないし映像信号の処理が容易に実現できるためである。
【０００５】
一般的なＭＯＳ型固体撮像装置は、行列状に配置された画素、画素を行単位で選択するための行選択信号を生成する垂直走査回路、画素で発生するＦＰＮ（固定パターンノイズ）を除去するために各列に設けた列ＣＤＳ（相関２重サンプリング）回路、列ＣＤＳ回路でサンプルホールドされた信号を水平共通信号線に順次読み出すための列選択信号を生成する水平走査回路、水平共通信号線に読み出された信号を増幅してセンサ出力信号を生成する出力アンプ回路を備える。
【０００６】
図５に一般的なＭＯＳ型固体撮像装置のブロック図を示す。
図５に示すように、一般的なＭＯＳ型固体撮像装置は、行列状に画素（ＰＩＸ）が配置された撮像領域１０１と、行列状に配置された画素の各列ごとに設けられ、各列の画素に共通に接続する垂直信号線１０２と、画素を行単位で選択し、その選択した行の各画素から各垂直信号線１０２へ信号を読み出すための行選択信号を生成する垂直走査回路１０３と、各垂直信号線１０２の一端（撮像領域１０１の上側）に接続する電流源負荷トランジスタ１０４と、各垂直信号線１０２の他端（撮像領域１０１の下側）に接続する列ＣＤＳ回路１０５と、各列ＣＤＳ回路１０５に共通に接続する水平共通信号線１０６と、列ＣＤＳ回路１０５を順次選択し、その選択した列ＣＤＳ回路１０５でサンプルホールドされている信号を水平共通信号線１０６へ読み出すための列選択信号を生成する水平走査回路１０７と、水平共通信号線１０６に読み出された信号を増幅してセンサ出力信号を生成する出力アンプ回路１０８と、を備える。センサ出力信号は、図示しないセンサ出力端子に接続する外部回路へ入力される。
【０００７】
次に、一般的なＭＯＳ型固体撮像装置の信号読み出し動作について説明する。
ＭＯＳ型固体撮像装置における信号読み出し動作は、垂直転送期間における動作と水平転送期間における動作に分かれる。
【０００８】
まず垂直転送期間において、垂直走査回路１０３から行選択信号が撮像領域１０１に入力される。この行選択信号により、選択した行の各画素から信号が各垂直信号線１０２へ読み出される。この各垂直信号線１０２へ読み出された信号は、列ＣＤＳ回路１０５でＦＰＮを除去されてサンプルホールドされる。
【０００９】
次に水平転送期間において、水平走査回路１０７から列選択信号が各列ＣＤＳ回路１０５に順次入力される。この列選択信号により、列ＣＤＳ回路１０５にサンプルホールドされている信号が水平共通信号線１０６に順次読み出される。出力アンプ回路１０８は、水平共通信号線１０６に読み出された信号を増幅して、図示しないセンサ出力端子にセンサ出力信号を発生させる。
【００１０】
一方、ＭＯＳ型固体撮像装置には、低消費電力化が要請されている。そこで、一般的に、出力アンプ回路もしくは出力アンプ回路が備えるソースフォロア回路の電流供給線にスイッチを設けて、出力アンプ回路が動作していない期間である垂直転送期間に、出力アンプ回路もしくは出力アンプ回路が備えるソースフォロア回路への電流供給を停止する構成とすることで、低消費電力が実現されている。
【００１１】
しかしながら、このように電流供給を停止する構成とすると、垂直転送期間にセンサ出力端子に電源もしくはグランドレベルが出力され、垂直転送期間と水平転送期間との間でセンサ出力端子に大きな直流的なレベル差が発生する。そのため、電流増幅するためのエミッタフォロア回路や信号レベルを増幅するためのプリアンプなどの外部回路がセンサ出力端子に接続されている場合、センサ出力端子に発生する信号の振幅が外部回路の入力電圧レンジから外れるおそれがある。また、垂直転送期間から水平転送期間に移行する際に、センサ出力信号の波形にリンギングが生じて、センサ出力信号が安定するまでに時間がかかるおそれがある。
【００１２】
このような問題に対し、例えば特許文献１には、ＣＣＤイメージ・センサのセンサ出力端子とプリアンプとの間にサンプルホールド回路とスイッチ回路を設け、ＣＣＤイメージ・センサから信号を読み出す信号読出し期間には、スイッチ回路によりＣＣＤイメージ・センサのセンサ出力端子とプリアンプとを接続してセンサ出力信号をプリアンプに入力し、ＣＣＤイメージ・センサから信号を読み出さない非信号読出し期間には、スイッチ回路によりサンプルホールド回路とプリアンプとを接続して、サンプルホールド回路に予めサンプルホールドしておいたＯＢ（オプティカルブラック）信号をプリアンプに入力する構成が提案されている。この構成によれば、信号読出し期間と非信号読出し期間との直流的なレベル差を抑制することができる。
【００１３】
しかしながら、この従来の技術では、別途サンプルホールド回路等が必要であるため、回路規模が拡大する等の問題が発生する。
【特許文献１】特開２０００−１９４２５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、上記従来の問題点に鑑み、回路規模を拡大することなく、低消費電力を実現し、かつ、垂直転送期間と水平転送期間との間でセンサ出力端子に大きな直流的なレベル差が発生する事態を回避することができる固体撮像装置とその固体撮像装置を備える撮像機器を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の請求項１記載の固体撮像装置は、行列状に配置された、入射光の強度に応じた信号を生成する画素と、前記各画素からの信号に対応するセンサ出力信号を生成する出力部と、を備え、垂直転送期間に、選択した行の各画素からの信号を垂直方向へ転送し、水平転送期間に、垂直転送期間に転送された各信号を前記出力部へ順次転送して、前記出力部によりセンサ出力信号を生成する固体撮像装置であって、前記出力部は、並列に接続された複数のソースフォロア回路と、前記複数のソースフォロア回路の一部への電流供給を制御するスイッチと、を少なくとも備え、水平転送期間には、前記各ソースフォロア回路へ電流を供給し、且つセンサ出力信号を生成し、垂直転送期間には、前記スイッチにより前記一部のソースフォロア回路への電流供給を停止し、それ以外の前記ソースフォロア回路へ電流を供給し、且つ水平転送期間におけるセンサ出力信号のリセットレベルを生成することを特徴とする。
【００１６】
また、本発明の請求項２記載の固体撮像装置は、請求項１記載の固体撮像装置であって、前記出力部は前記各ソースフォロア回路への電流供給を制御するスイッチを備え、前記各ソースフォロア回路はドライブトランジスタと電流源トランジスタからなり、前記スイッチはスイッチトランジスタからなり、それらのトランジスタが、前記各ソースフォロア回路を同じ入出力特性ないし略同じ入出力特性にするゲートサイズであることを特徴とする。
【００１７】
また、本発明の請求項３記載の固体撮像装置は、請求項１または２のいずれかに記載の固体撮像装置であって、前記出力部は、前記各ソースフォロア回路の入力段に、前記各画素からの信号のレベルを増幅する機能と、センサ出力信号をリセットレベルにする期間にリセット状態となる機能と、を有する信号増幅部をさらに備え、前記信号増幅部は、垂直転送期間中にリセット状態となることを特徴とする。
【００１８】
また、本発明の請求項４記載の固体撮像装置は、請求項１ないし３のいずれかに記載の固体撮像装置であって、当該固体撮像装置は、ＭＯＳ型固体撮像装置であることを特徴とする。
【００１９】
また、本発明の請求項５記載の撮像機器は、撮像素子として請求項１ないし４のいずれかに記載の固体撮像装置を備えることを特徴とする。
【発明の効果】
【００２０】
本発明の好ましい形態によれば、垂直転送期間に、出力部が備える並列接続された複数の出力ソースフォロア回路の一部への電流供給を停止して、水平転送期間におけるセンサ出力信号のリセットレベルを生成するので、回路規模の増大を抑えながら、低消費電力を実現し、かつ垂直転送期間と水平転送期間との間でセンサ出力端子に発生する直流的なレベル差を抑制することができる。よって、電流増幅するためのエミッタフォロア回路や信号レベルを増幅するためのプリアンプなどの外部回路がセンサ出力端子に接続されている場合であっても、センサ出力端子に発生する信号の振幅が外部回路の入力電圧レンジから外れる事態を回避することができる。また、垂直転送期間から水平転送期間に移行する際にセンサ出力信号の波形に発生するリンギングを抑制できるので、センサ出力信号の安定化に要する時間の短縮を図ることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の固体撮像装置と撮像機器の実施の形態について、図面を交えて説明する。ここでは、固体撮像装置としてＭＯＳ型固体撮像装置を例に説明する。図１は、本発明の実施の形態に係るＭＯＳ型固体撮像装置の構成の一例を示すブロック図である。
【００２２】
図１に示すように、このＭＯＳ型固体撮像装置は、行列状に画素（ＰＩＸ）が配置された撮像領域１と、行列状に配置された画素の各列ごとに設けられ、各列の画素に共通に接続する垂直信号線２と、画素を行単位で選択し、その選択した行の各画素から各垂直信号線２へ信号を読み出すための行選択信号を生成する垂直走査回路３と、各垂直信号線２の一端（撮像領域１の上側）に接続する電流源負荷トランジスタ４と、各垂直信号線２の他端（撮像領域１の下側）に接続する列ＣＤＳ回路５とを備える。なお、図示しないが、各画素には、ＰＤ（フォト・ダイオード）や、ＦＤＡ（フローティング・ディフュージョン・アンプ）などから構成される電荷検出部などが設けられており、入射光の強度に応じた信号を生成する。
【００２３】
また、このＭＯＳ型固体撮像装置は、各列ＣＤＳ回路５に共通に接続する水平共通信号線６と、列ＣＤＳ回路５を順次選択し、その選択した列ＣＤＳ回路５でサンプルホールドされている信号を水平共通信号線６へ読み出すための列選択信号を生成する水平走査回路７と、水平共通信号線６に読み出された信号を増幅してセンサ出力信号を生成する出力アンプ回路（出力部）８と、を備える。センサ出力信号は、図示しないセンサ出力端子に接続する外部回路へ入力される。
【００２４】
このように構成されたＭＯＳ型固体撮像装置は、垂直転送期間に、選択した行の各画素からの信号を垂直方向へ転送し、水平転送期間に、垂直転送期間に転送された各信号を出力アンプ回路８へ順次転送して、各画素からの信号（入射光の強度に応じた信号）に対応するセンサ出力信号を生成する。
【００２５】
ここで、垂直転送期間における信号読出し動作の詳細について説明する。各画素のＰＤに光電変換で信号電荷が蓄積されると、まず、垂直走査回路３から、選択した行の各画素へ行リセット信号φＲＳが入力される。この行リセット信号φＲＳにより、画素の電荷検出部がリセットされ、そのリセットレベルの信号が垂直信号線２に読み出される。
【００２６】
各垂直信号線２へ読み出されたリセットレベルの信号は、列ＣＤＳ回路５のクランプ用キャパシタ５ａに保持される。クランプ用キャパシタ５ａにリセットレベルの信号が保持されると、クランプパルスφＣＬによりクランプスイッチ５ｂがオンする。これにより、クランプ用キャパシタ５ａの出力側がクランプ電圧Ｖｃｌにクランプされる。すなわち、クランプ用キャパシタ５ａの入力側と出力側で異なる電位が保持される。
【００２７】
次に、垂直走査回路３から、選択した行の各画素へ行選択信号φＴＲが入力される。この行選択信号φＴＲにより、ＰＤに蓄積されていた信号電荷が電荷検出部へ読み出され、電荷検出部の電圧が、ＰＤに入射した光の強さに相当するぶん変化し、その変化分の電圧信号が垂直信号線２に読み出されて、列ＣＤＳ回路５のクランプ用キャパシタ５ａに入力される。
【００２８】
先に説明したように、クランプ用キャパシタ５ａは入力側がリセットレベル、出力側がクランプ・レベルであり、そこに信号電荷をＱ−Ｖ変換した信号が入力されることで入力側の電位が変動し、その電位変動により出力側の電位も変動する。
【００２９】
以上の動作により、画素の電荷検出部により信号電荷をＱ−Ｖ変換した信号の信号レベルからその電荷検出部のリセットレベルを減算した信号レベルが、サンプルホールド用キャパシタ５ｃに保持される。このようにして、サンプルホールド用キャパシタ５ｃに、画素に蓄積された信号電荷をＱ−Ｖ変換した信号からＦＰＮ（固定パターンノイズ）を除去した信号がサンプルホールドされる。
【００３０】
続いて、本実施の形態における出力アンプ回路８について説明する。図２は、本実施の形態における出力アンプ回路８の構成の一例を示す回路図である。図２に示すように、出力アンプ回路８は、水平共通信号線６に接続し、列ＣＤＳ回路５から読み出された信号を電流増幅するための第１のソースフォロア回路１０と、第１のソースフォロア回路１０からの信号のレベルを増幅するためのアンプ回路１１と、アンプ回路１１からの信号を電流増幅するための第２のソースフォロア回路１２と、で構成される。
【００３１】
第２のソースフォロア回路１２の入力段に設けたアンプ回路（信号増幅部）１１は、アンプ１１ａの入力端子と出力端子とを短絡させるスイッチトランジスタ１１ｂを備える。そのスイッチトランジスタ１１ｂのゲートには、リセットパルス信号φＳＩＧＲＳが印加される端子が接続している。リセットパルス信号φＳＩＧＲＳは、水平共通信号線６を基準電位にリセットするための信号であり、スイッチトランジスタ１１ｂは、リセットパルス信号φＳＩＧＲＳによる水平共通信号線６のリセットに同期してアンプ１１ａを短絡し、アンプ１１ａをリセットする。なお、図示しないが、リセットパルス信号φＳＩＧＲＳにより水平共通信号線６を基準電位にリセットする構成としては、例えば、ドレインに基準電位（＝列ＣＤＳ回路のクランプ電圧Ｖｃｌ）が印加され、ソースが水平共通信号線に接続し、ゲートにリセットパルス信号ΦＳＩＧＲＳが供給されるＮＭＯＳトランジスタあるいはＰＭＯＳトランジスタを用いる。
【００３２】
第２のソースフォロア回路１２は、並列に接続された２つのソースフォロア回路Ａ、Ｂを備える。すなわち、ドライブトランジスタＭ１と電流源負荷トランジスタＭ３からなるソースフォロア回路Ａと、ドライブトランジスタＭ２と電流源負荷トランジスタＭ４からなるソースフォロア回路Ｂを備える。ドライブトランジスタＭ１とドライブトランジスタＭ２および電流源負荷トランジスタＭ３と電流源負荷トランジスタＭ４はそれぞれ並列に接続されている。
【００３３】
また、ソースフォロア回路Ａ、Ｂへの電流供給を制御するスイッチとして、ドライブトランジスタＭ１、Ｍ２のドレイン端子に電源スイッチトランジスタＭ５、Ｍ６が、電流源負荷トランジスタＭ３、Ｍ４のドレイン端子に電流源スイッチトランジスタＭ７、Ｍ８がそれぞれ接続している。
【００３４】
また、電源スイッチトランジスタＭ５のゲートにはグランドが、電源スイッチトランジスタＭ６のゲートには、低消費電力駆動用パルスφＰＳが印加される端子が、電流源スイッチトランジスタＭ７のゲートには電源が、電流源スイッチトランジスタＭ８のゲートには、低消費電力駆動用パルスφＰＳを反転した信号を生成するインバータ１３の出力端子がそれぞれ接続している。
【００３５】
また、ドライブトランジスタＭ１、Ｍ２のゲートにはアンプ回路１１の出力端子が接続し、電流源負荷トランジスタＭ３、Ｍ４のゲートには、バイアス電圧Ｖｌｏａｄが印加される端子が接続している。
【００３６】
また、ドライブトランジスタＭ１とドライブトランジスタＭ２、電流源負荷トランジスタＭ３と電流源負荷トランジスタＭ４、電源スイッチトランジスタＭ５と電源スイッチトランジスタＭ６、電流源スイッチトランジスタＭ７と電流源スイッチトランジスタＭ８のそれぞれのゲートサイズのアスペクト比の比率が等しい構成となっている。
【００３７】
以上説明したように、このＭＯＳ型固体撮像装置では、最終段に設けた出力アンプ回路８が、並列に接続された少なくとも２つのソースフォロア回路を備え、その複数のソースフォロア回路が並列接続されてなる回路の出力信号が出力アンプ回路８の出力信号（センサ出力信号）となって、センサ出力端子に接続する図示しない外部回路へ入力される。
【００３８】
続いて、このＭＯＳ型固体撮像装置の出力アンプ回路８の動作について、図３（ａ）に示す水平転送期間におけるタイミングチャート、図３（ｂ）に示す垂直転送期間におけるタイミングチャートを用いて説明する。
【００３９】
まず水平転送期間における動作について説明する。図３（ａ）に示すように、時刻ｔ１〜ｔ６の期間は、低消費電力駆動用パルスφＰＳの信号レベルがＬレベルとなっているため、第２のソースフォロア回路１２を構成するトランジスタＭ１〜Ｍ８は全てアクティブとなっており、ソースフォロア回路Ａ、Ｂには共に電流が供給される。
【００４０】
また、リセットパルス信号φＳＩＧＲＳは、水平走査回路７が各列選択信号φＨＳＥＬ（１）〜φＨＳＥＬ（ｎ）を生成する前に水平共通信号線６をリセットする周期でＨレベルに立ち上がり、水平走査回路７は、リセットパルス信号φＳＩＧＲＳがＬレベルの期間に列選択信号φＨＳＥＬ（１）〜φＨＳＥＬ（ｎ）を生成する。
【００４１】
上述したように、リセットパルス信号φＳＩＧＲＳに同期して、アンプ回路１１のアンプ１１ａはリセットされる。よって、アンプ１１ａがリセットされる期間（水平共通信号線６が基準電位となる期間）、センサ出力信号はリセットレベルとなる。このように、アンプ回路１１は、センサ出力信号をリセットレベルにする期間にリセット状態となる。
【００４２】
水平走査回路７により順次生成される列選択信号φＨＳＥＬ（１）〜φＨＳＥＬ（ｎ）は、図１に示す各列ＣＤＳ回路５のスイッチトランジスタ５ｄのゲートに順次印加される。各列選択信号φＨＳＥＬ（１）〜φＨＳＥＬ（ｎ）が各列ＣＤＳ回路５のスイッチトランジスタ５ｄのゲートに順次印加されると、各列ＣＤＳ回路５のサンプルホールド用キャパシタ５ｃに保持されている信号が水平共通信号線６に順次読み出され、出力アンプ回路８により増幅される。
【００４３】
このように、水平転送期間では、各画素からの信号を増幅した信号とリセットレベルからなるセンサ出力信号がセンサ出力端子に発生する。例えば、時刻ｔ２〜ｔ３の期間にリセットパルス信号φＳＩＧＲＳがＨレベルとなって、水平共通信号線６が基準電位にリセットされると同時に、アンプ回路１１のアンプ１１ａがリセット状態となり、センサ出力信号はリセットレベルとなる。その後、時刻ｔ４〜ｔ５の期間に、水平走査回路７により列選択信号φＨＳＥＬ（１）が生成され、選択した列の列ＣＤＳ回路５にサンプルホールドされている信号が水平共通信号線６に読み出され、センサ出力信号は、水平共通信号線６に読み出された信号を出力アンプ回路８により増幅した信号となる。
【００４４】
続いて、垂直転送期間における動作について説明する。図３（ｂ）に示すように、時刻ｔ１１〜ｔ１２の期間は、低消費電力駆動用パルスφＰＳの信号レベルがＨレベルとなっているため、水平共通信号線６およびアンプ回路１１のアンプ１１ａはそれぞれリセットされた状態となる。また、第２のソースフォロア回路１２を構成するトランジスタのうち、ソースフォロア回路Ｂの電源スイッチトランジスタＭ６と電流源スイッチトランジスタＭ８がインアクティブとなり、ソースフォロア回路Ｂへの電流供給が停止され、ソースフォロア回路Ａにのみ電流が供給されるので、第２のソースフォロア回路１２の電流供給能力が低下するが、出力アンプ回路８の出力インピーダンスは水平転送期間に比べ高くなる。よって、垂直転送期間中のセンサ出力端子の電位は、水平転送期間におけるセンサ出力信号のリセットレベル（フィードスルーレベル）となる。
【００４５】
以上説明した構成により、本実施の形態に係るＭＯＳ型固体撮像装置は、垂直転送期間（低消費電力駆動時）に、最終段に設けた出力アンプ回路８が備える並列に接続された２つのソースフォロア回路のうちのいずれか一方を使用して、水平転送期間におけるセンサ出力信号のリセットレベルをセンサ出力端子に発生させるので、簡単な回路構成でレイアウト面積の増加を抑えながら、低消費電力を実現し、かつ垂直転送期間と水平転送期間との間でセンサ出力端子に発生する直流的なレベル差を抑制することができる。
【００４６】
さらに、並列接続されたソースフォロア回路Ａ、Ｂを構成するトランジスタ間でゲートアスペクト比の比率を等しくすることで、ソースフォロア回路Ａ、Ｂの入出力特性に差が生じないため、電流増幅するためのエミッタフォロア回路や信号レベルを増幅するためのプリアンプなどの外部回路がセンサ出力端子に接続されている場合であっても、センサ出力端子に発生する信号の振幅が外部回路の入力電圧レンジから外れる事態を回避することができる。
【００４７】
なお、並列接続されたソースフォロア回路Ａ、Ｂのうち、ソースフォロア回路Ａを構成するトランジスタＭ１、Ｍ３、Ｍ５、Ｍ７のゲートアスペクト比は、ソースフォロア回路Ｂを構成するトランジスタＭ２、Ｍ４、Ｍ６、Ｍ８のそれと比べて小さいほうが好ましい。
【００４８】
また、並列接続されたソースフォロア回路Ａ、Ｂのうち、ソースフォロア回路Ｂを構成するトランジスタＭ２、Ｍ４、Ｍ６、Ｍ８はそれぞれ、ソースフォロア回路Ａを構成するトランジスタＭ１、Ｍ３、Ｍ５、Ｍ７のゲートサイズの整数倍で構成するのが好ましい。
【００４９】
また、並列接続されたソースフォロア回路Ａ、ＢをＮＭＯＳトランジスタで構成したが、ＰＭＯＳトランジスタで構成しても同様の効果を得ることが可能である。但し、ＰＭＯＳトランジスタは電流駆動能力が低いため、一般的にはＮＭＯＳトランジスタで構成することにより、より高い電流駆動能力を得ることができる。
【００５０】
また、出力アンプ回路を第１、第２のソースフォロア回路とアンプ回路で構成したが、第２のソースフォロア回路のみで構成しても同様の効果を得ることができる。
【００５１】
また、本実施の形態では、固体撮像装置としてＭＯＳ型固体撮像装置（ＭＯＳイメージ・センサ、ＣＭＯＳイメージ・センサ）を例に説明したが、本実施の形態における出力アンプ回路の構成（垂直転送期間に、並列接続された複数のソースフォロア回路の一部にのみ電流を供給して、水平転送期間におけるセンサ出力信号のリセットレベルを生成する構成）は、ＣＣＤ型固体撮像装置の最終段の出力アンプ回路にも流用可能である。但し、ＭＯＳ型固体撮像装置の方が、垂直転送に時間がかかるので、消費電力削減の効果が大きい。したがって、本発明は、ＭＯＳ型固体撮像装置に特に有用である。
【００５２】
続いて、本実施の形態に係る撮像機器について説明する。図４は、本発明の実施の形態に係る撮像機器（カメラシステム）の構成の一例を示すブロック図である。図４に示すように、撮像機器２０は、外光を集光する光学部材（レンズ）２１と、光学部材２１を通って入射した光を画像信号（センサ出力信号）に変換するＭＯＳ型固体撮像素子２２と、ＭＯＳ型固体撮像素子２２からの画像信号に信号処理を施して、その信号処理を施した信号を表示装置などの外部機器に入力する信号処理部２３と、ＭＯＳ型固体撮像素子２２および信号処理部２３の内部回路の動作タイミングを制御するタイミング制御部２４と、を備える。
【００５３】
ここで、ＭＯＳ型固体撮像素子２２は、上述した図１に示すＭＯＳ型固体撮像装置と同一であり、入射した光を電圧信号に変換する撮像領域３１（図１に示す撮像領域１に相当する）と、撮像領域３１からの信号を処理する信号処理部３２（図１に示す列ＣＤＳ回路５に相当する）と、信号処理部３２からの信号を増幅して画像信号（センサ出力信号）を生成する出力回路３３（図１に示す出力アンプ回路８に相当する）と、を有している。
【００５４】
また、信号処理部２３は、相関二重サンプリング回路（ＣＤＳ）３４と、自動利得制御回路（ＡＧＣ：Ａｕｔｏ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）３５と、アナログ／デジタルコンバータ（ＡＤＣ：Ａｎａｌｏｇ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）３６と、デジタル信号処理回路（ＤＳＰ：Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）３７と、を有している。なお、ＭＯＳ型固体撮像素子２２と信号処理部２３は同一半導体チップ上に形成してもよいし、互いに別々の半導体チップ上に形成してもよい。
【００５５】
ＣＤＳ３４は、ＭＯＳ型固体撮像素子２２から受信する画像信号のプリチャージレベルとデータレベルをサンプルホールドし、その差分を検出して正確な信号レベルを検出するとともに、ランダム雑音を除去する。
【００５６】
ＡＧＣ３５は、ＣＤＳ３４でサンプルホールドされている信号を読み出して増幅する。さらに、ＡＧＣ３５は、ＣＤＳ３４から読み出した信号の強弱に応じて、ＡＧＣ３５自体の利得を自動的に制御して、信号レベルを安定化させる。
【００５７】
ＡＤＣ３６は、ＡＧＣ３５から受信した信号をデジタル信号に変換する。ＤＳＰ３７は、ＡＤＣ３６から受信した信号に、例えばカラーマトリクス調整、逆光補正、ガンマ補正等のデジタル信号処理を施して、そのデジタル信号処理を施した信号を表示装置などの外部機器に入力する。
【００５８】
本実施の形態に係る撮像機器は、出力回路３３の消費電力の低減を簡単な回路構成で実現できるため、固体撮像素子のサイズを小さくし、カメラシステム全体のサイズの縮小を図ることができる。
【産業上の利用可能性】
【００５９】
本発明にかかる固体撮像装置と撮像機器は、簡単な回路構成でレイアウト面積の増加を抑えつつ、低消費電力を実現し、かつ、垂直転送期間と水平転送期間との間で固体撮像装置のセンサ出力端子に大きな直流的なレベル差が発生する事態を回避することでき、特にＭＯＳ型固体撮像装置、および撮像素子としてＭＯＳ型固体撮像装置が組み込まれた撮像機器に有用である。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施の形態に係るＭＯＳ型固体撮像装置の構成の一例を示すブロック図
【図２】本発明の実施の形態に係るＭＯＳ型固体撮像装置の出力アンプ回路の構成の一例を示す回路図
【図３】本発明の実施形態に係るＭＯＳ型固体撮像装置の出力アンプ回路の動作の一例を示すタイミングチャート図
【図４】本発明の実施の形態に係る撮像機器の構成の一例を示すブロック図
【図５】一般的なＭＯＳ型固体撮像装置のブロック図
【符号の説明】
【００６１】
１、１０１      撮像領域
２、１０２      垂直信号線
３、１０３      垂直走査回路
４、１０４      電流源負荷トランジスタ
５、１０５      列ＣＤＳ回路
５ａ    クランプ用キャパシタ
５ｂ    クランプスイッチ
５ｃ    サンプルホールド用キャパシタ
５ｄ    スイッチトランジスタ
６、１０６      水平共通信号線
７、１０７      水平走査回路
８、１０８      出力アンプ回路
１０      第１のソースフォロア回路
１１      アンプ回路
１１ａ    アンプ
１１ｂ    スイッチトランジスタ
１２      第２のソースフォロア回路
１３      インバータ
２０      撮像機器
２１      光学部材
２２      ＭＯＳ型固体撮像素子
２３      信号処理部
２４      タイミング制御部
３１      撮像領域
３２      信号処理部
３３      出力回路
３４      相関二重サンプリング回路（ＣＤＳ）
３５      自動利得制御回路（ＡＧＣ）
３６      アナログ／デジタルコンバータ（ＡＤＣ）
３７      デジタル信号処理回路（ＤＳＰ）
【図１】
2009177542.tif 000003
【図２】
2009177542.tif 000004
【図３】
2009177542.tif 000005
【図４】
2009177542.tif 000006
【図５】
2009177542.tif 000007