(57)【要約】【課題】水晶振動子やトランスのような高価な部品を使用することなくステレオヘッドフォンのような負荷に対応するシングルエンド出力型Ｄ級アンプを提供すること。【解決手段】Ｄ級アンプ２００は、入力信号をＰＷＭ変調し、逆位相の２つのＰＷＭ出力を出力するＰＷＭ回路２２１，２２２と、ＰＷＭ回路２２１，２２２の差動出力を電源電圧ＶＤＤを用いてそれぞれ増幅するＰＷＭ出力バッファ２５１〜２５４と、ＰＷＭ出力バッファ２５１〜２５４により増幅されたＰＷＭ出力を合成するインダクタ２６１〜２６４とを備える。【選択図】図９
2009147552.tif 000002
【特許請求の範囲】
【請求項１】
入力信号をＰＷＭ変調し、逆位相の２つのＰＷＭ出力を出力するＰＷＭ回路と、
前記２つのＰＷＭ出力を、電源電圧ＶＤＤを用いてそれぞれ増幅する複数のバッファと、
前記複数のバッファにより増幅されたＰＷＭ出力を合成する複数のインダクタと、
を備えるＤ級アンプ。
【請求項２】
前記ＰＷＭ回路のＰＷＭ出力のステップ数は、前記複数のインダクタにより合成された値を基に表現したステップ数の１／２である請求項１記載のＤ級アンプ。
【請求項３】
前記複数のインダクタは、その後段に設置されたキャパシタと共にＬＰＦを構成する請求項１記載のＤ級アンプ。
【請求項４】
前記ＰＷＭ回路は、逆位相の関係にある少なくとも２つのＰＷＭ出力を出力し、
前記複数のインダクタは、前記複数のバッファにより増幅された少なくとも２つのＰＷＭ出力を合成する請求項１記載のＤ級アンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力されたＰＷＭ（Pulse Width Modulation：パルス幅変調）信号をデジタル変調して電力増幅するＤ級アンプに関し、詳細には、ステレオヘッドフォンのように端子の一方が接地される負荷を駆動するシングルエンド出力Ｄ級アンプに関する。
【背景技術】
【０００２】
Ｄ級アンプは、ＡＢ級アンプ等のアナログ線形アンプと比較して、極めて良好な電力変換効率が得られ、故に放熱量も少ないことから、スピーカ駆動用アンプとして採用されることが多い。Ｄ級アンプは、音声信号などの入力信号をトランジスタ等の増幅能動素子によってスイッチング動作を行うことによってなされる。Ｄ級アンプは、入力音声信号に基づくＰＷＭ信号をデジタル変調し、そのＰＷＭ信号についての電力増幅を行い、電力増幅がなされたＰＷＭ信号を、スピーカ部に供給する。
【０００３】
特許文献１には、フルデジタルアンプにおけるＰＷＭ変調によって発生する高調波歪による性能劣化を防ぐパルス変調信号発生装置が記載されている。
【０００４】
図１０は、ステレオヘッドフォンを駆動する場合のＤ級アンプの構成を示す図である。
【０００５】
図１０において、Ｄ級アンプ１０は、８倍オーバーサンプリング回路１１，１２、ΔΣ変調回路１３，１４、ＰＷＭ回路１５，１６、レベルシフタ（ＬＳ）１７，１８，２３、Ｄフリップフロップ１９，２０、ＰＷＭ出力バッファ２１，２２、インダクタ２４，２５、キャパシタ２６〜２９、３端子コネクタ３０、及びステレオヘッドフォン３１を備えて構成される。ステレオ出力のため、各構成要素は２個ずつ存在する。記述を簡略化するため、片方のチャネルについてのみ説明する。動作自体は両チャネルとも同じである。
【０００６】
入力されるＰＣＭデータは、８倍オーバーサンプリング回路１１でサンプリング周波数ｆｓが８倍に上昇される。
【０００７】
ΔΣ変調回路１３は、さらにサンプリング周波数を２倍に上昇させる。元のサンプリング周波数ｆｓの１６倍である。同時に、再量子化及びノイズシェイピング処理を施す。
【０００８】
ＰＷＭ回路１５は、ΔΣ変調回路１３の多値出力をＰＷＭ波に変換する。この例では、ΔΣ変調回路１３は、多値出力形式であって、±６すなわち１３値に再量子化している。ＰＷＭ回路１５は、この数値に応じて図１１のようなＰＷＭ波を生成する。
【０００９】
図１１は、±６値に対応するＰＷＭ回路１５の出力波形を示す図であり、サンプリングレートが１６ｆｓの時のＰＷＭ波が取りうる出力ステップを示す。
【００１０】
クロック信号の２４パルス分で１サンプル分のデータを表現する。つまりクロックの周波数は［３８４×ｆｓ］である。
【００１１】
図１１に示すように、ＰＷＭ波は＋６のときクロックが２４パルスの間のハイレベルになる。−６のときはロウレベルになる。０のときはハイレベルの期間とロウレベルの期間は同じになる。
【００１２】
以上の、各段階での信号を周波数軸上で示したものが図１２である。
【００１３】
図１２は、入力ＰＣＭデータ、８倍オーバーサンプリング、ΔΣ変調回路出力及びＰＷＭ波を周波数軸上で示す図である。
【００１４】
まず、図１２（ａ）に示すように、入力ＰＣＭデータを８倍にオーバーサンプリングすることで、基本成分より上から［８×ｆｓ］までの変調成分が除去される。
【００１５】
次に、図１２（ｂ）に示すように、ΔΣ変調回路１３は、［１６×ｆｓ］のサンプリング周波数により再量子化及びノイズシェイピング処理を行う。その結果、量子化雑音は［８×ｆｓ］をピークにした形で分布するようになる（図１２（ｃ）参照）。
【００１６】
ＰＷＭ出力バッファ２１は、負荷を駆動可能な電流を出力するために挿入される。ＰＷＭ出力バッファ２１の出力は、ハイレベルのとき電源電圧ＶＤＤに、またロウレベルのとき０Ｖである。
【００１７】
ＰＷＭ出力バッファ２１は、その前段までの回路とは異なる電源電圧ＶＤＤで動作する。そのため、ＰＷＭ回路１５の出力は、レベルシフタ１７によりＰＷＭ出力バッファ２１が動作する電位に変換される。但し、レベルシフタ１７を通るとＰＷＭ波の波形が崩れる場合がある。これを防止するために、Ｄフリップフロップ１９を通している。Ｄフリップフロップ１９は、ＰＷＭ出力バッファ２１と同じ電源電圧ＶＤＤで動作するため、クロックもＰＷＭ波と同様にレベルシフタ２３で電位の変換を行う。
【００１８】
インダクタ２４とキャパシタ２６は、ＬＰＦ（Low Pass Filter）を構成する。
【００１９】
図１３は、ΔΣ変調回路１３の出力が０のときのＰＷＭ波形とＬＰＦ通過後の波形を示す図である。図１３に示すように、ＰＷＭ波のハイレベル期間とロウレベル期間とが同じであるため、ＬＰＦ通過後の電圧はＶＤＤ／２となる。
【００２０】
そして直流を遮断するキャパシタ２８を通して負荷であるヘッドフォン３１を駆動している。
【００２１】
なお、一般的なステレオヘッドフォンでは、負荷の片側を接地として共通化している。これにより３端子コネクタ３０の端子数は３本で済んでいる。
【特許文献１】特開２００６−１１５０２８号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
しかしながら、このような従来のＤ級アンプにあっては、以下のような問題点があった。
【００２３】
Ｄ級アンプの性能を劣化させる要因の１つに、動作クロックのジッタがある。
【００２４】
図１４は、動作クロックのジッタによるＤ級アンプの性能劣化を説明する図であり、クロックにジッタがある場合について、ΔΣ変調回路１３出力が０のときの、ＰＷＭ波形とＬＰＦ通過後の電圧を示す。図１４に示すように、動作クロックにジッタがあると図１２のような完全なＶＤＤ／２とならずノイズを含むようになる。
【００２５】
これを防止するため、水晶発振回路のようなジッタの低いクロック源を必要とする。
【００２６】
しかし水晶発振回路の水晶振動子は、抵抗やキャパシタなどの部品と比較して高額な部品であるのが問題となる。
【００２７】
また、異なる周波数の安定したクロック源がある場合は、このクロック源からＰＬＬ（Phase Locked Loop）回路を用いて、Ｄ級アンプで使用するクロックを生成させる方法がある。但し、上記の通りジッタの少ないクロックが必要になるため、ＰＬＬ回路に要求される性能は厳しくなる。これはＶＣＯ（Voltage Controlled Oscillator）やチャージポンプなどの、ＰＬＬ回路の構成要素の動作電源電流を増やすことにつながる。
【００２８】
このように、ステレオヘッドフォンのような一方の端子が接地される負荷を駆動するＤ級アンプでは、水晶振動子のような高価な部品を使うことが前提とされてきた。
【００２９】
本発明は、かかる点に鑑みてなされたものであり、水晶振動子やトランスのような高価な部品を使用することなくステレオヘッドフォンのような負荷に対応するシングルエンド出力型Ｄ級アンプを提供することを目的とする。
【００３０】
また、本発明は、動作クロック周波数を半分に下げることができ、消費電力を低減するとともに不要輻射対策も容易になるＤ級アンプを提供することを別の目的とする。
【課題を解決するための手段】
【００３１】
本発明のＤ級アンプは、入力信号をＰＷＭ変調し、逆位相の２つのＰＷＭ出力を出力するＰＷＭ回路と、前記２つのＰＷＭ出力を、電源電圧ＶＤＤを用いてそれぞれ増幅する複数のバッファと、前記複数のバッファにより増幅されたＰＷＭ出力を合成する複数のインダクタと、を備える構成を採る。
【発明の効果】
【００３２】
本発明によれば、ＰＷＭ差動出力をインダクタにより合成することにより、水晶振動子やトランスのような高価な部品を使用することなく、動作クロックのジッタによる影響を打ち消すことができ、ステレオヘッドフォンのような負荷に対応するシングルエンド出力型Ｄ級アンプを実現することができる。
【００３３】
また、ＰＷＭ出力のステップ数は、インダクタにより合成された値を基に表現したステップ数の１／２であることで、従来例に比べて動作クロック周波数を半分に下げることが可能になる。動作クロック周波数が下がることで消費電力を低減することができ、不要輻射対策も容易になる効果がある。
【００３４】
また、従来例と同じ動作クロック周波数とした場合には、オーバーサンプリングの倍率を倍に上げることができ、Ｄ級アンプのＳＮ比を向上させることができる。
【発明を実施するための最良の形態】
【００３５】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００３６】
（原理説明）
まず、本発明の基本的考え方について説明する。
【００３７】
出力を差動化することで、クロックジッタを打ち消す方法が考えられる。
【００３８】
図２は、動作クロックジッタがない場合のＰＷＭ波の波形と、ＬＰＦ通過後の波形を示す図である。図３は、図２においてジッタがある場合のＰＷＭ波系と、ＬＰＦ通過後の波形を示す図である。図３に示すように、動作クロックジッタがあっても、＋側ＰＷＭ波と−側ＰＷＭ波とで互いに打消し合うためにノイズとして現れない。
【００３９】
しかし、出力を差動化するには、２端子負荷の両方を駆動する必要がある。そのため、ヘッドフォンのように端子の一方を接地して端子が共用化される場合には適用できないことになる。
【００４０】
そのため、図４のようにトランスを使ってシングルエンド出力に変換する方法が考えられる。
【００４１】
図４は、ＰＷＭ出力を差動化するＤ級アンプ出力段の構成を示す図である。
【００４２】
図４において、Ｄ級アンプ出力段５０は、＋側ＰＷＭ出力バッファ５１、−側ＰＷＭ出力バッファ５２、トランス５３、及びキャパシタ５４から構成される。
【００４３】
トランス５３は、一次側に接続された＋側ＰＷＭ出力バッファ５１及び−側ＰＷＭ出力バッファ５２の出力をシングルエンド出力に変換して二次側に出力する。
【００４４】
キャパシタ５４は、トランス５３内のコイルのインダクタと共にＬＰＦを構成する。
【００４５】
トランス５３を使うと、差動出力をシングルエンド出力に変換するとともに、直流レベルを遮断するという効果も得ることができ、結合キャパシタを省略できる利点がある。但し、ＰＷＭ波の帯域おいても内部の損失が少ないトランスを使用しないと、Ｄ級アンプとしての効率を著しく損ねる。すなわち、所望の周波数特性や許容出力電力を満たすトランスの実現性に問題がある。そのため、水晶振動子で安定なクロックを生成する方がコストの点で有利になる。
【００４６】
本発明者は、トランスの代わりに２個のインダクタを使って差動出力を合成することに想到した。
【００４７】
図１は、ＰＷＭ出力を差動化するＤ級アンプ出力段の構成を示す図である。
【００４８】
図１において、Ｄ級アンプ出力段１００は、＋側ＰＷＭ出力バッファ１０１、−側ＰＷＭ出力バッファ１０２、インダクタ１１１，１１２、及びキャパシタ１２０，１２１を備えて構成される。
【００４９】
Ｄ級アンプ出力段１００は、図４のトランス５３の代わりに、２個のインダクタ１１１，１１２を使用し、正負の出力をインダクタ１１１，１１２により合成することで差動出力を合成する。
【００５０】
これにより、＋側ＰＷＭ出力バッファ１０１及び−側ＰＷＭ出力バッファ１０２等に供給されるクロックに、ジッタがあっても図３のように打ち消されてノイズとして現れない。
【００５１】
例えば、Ｄ級アンプ出力段１００の前段にあるΔΣ変調回路が±６（０を含めると１３値）を出す場合、このΔΣ変調回路の後段にあるＰＷＭ回路の出力は、図５に示すような波形となる。
【００５２】
図５は、±６値に対応するＰＷＭ回路の出力波形を示す図であり、ΔΣ変調回路以降のサンプリングレートが１６ｆｓの時のＰＷＭ波が取りうる出力ステップを示す。
【００５３】
図５に示すように、０のとき正負のＰＷＭ波の位相が逆になっており、表現する値に応じてデューティ比を崩す形になる。
【００５４】
次に、図１に示す構成を採った場合の副次的な効果について説明する。
【００５５】
正負のＰＷＭ波が表現する値をずらすと、インダクタ１１１，１１２で合成された値は、正負の出力の中間値となる。そのため、例えば±６を表現できるＰＷＭ回路であれば、合成することで表現できるステップ数を±１２（２５値）に拡大することができる。
【００５６】
つまり、個々のＰＷＭ波が表現するステップ数は、最終的に必要とされるステップ数の半分で済むから、必要に応じて以下のいずれかを選択することできる。
【００５７】
１つは、クロック周波数を半分に下げて省電力化を測るものである。図５は、ΔΣ変調回路のサンプリング周波数が［１６×ｆｓ］であり、クロック周波数は［３８４×ｆｓ］である。ここでクロック周波数を半分に下げると、ＰＷＭ回路出力で表現できるのは±３となる。このＰＷＭ出力を、上記ΔΣ変調回路が出力する±６に応じて図６に示すような波形で出力させる。これで正負２つのＰＷＭ波をインダクタ１１１，１１２で合成すれば、±６を表現することができる。
【００５８】
もう１つは、オーバーサンプリングの倍率をさらに上げてＳＮ比を向上させるものである。
【００５９】
上述した場合と同様に、単体のＰＷＭ波が表現できる範囲を±３としてインダクタ１１１，１１２で合成して±６を表現させる。これで、図５と同じクロック周波数で動作させた場合は、図７のように、上記ΔΣ変調回路でのサンプリング周波数は倍になる。
【００６０】
図７は、オーバーサンプリングの倍率を２倍にした場合の±６値に対応するＰＷＭ回路の出力波形を示す図である。
【００６１】
インダクタ１１１，１１２で合成して±６を表現させることで、上記ΔΣ変調回路でのオーバーサンプリングの倍率が２倍に上がる。それにより、ΔΣ変調でノイズが上昇する帯域と所要信号帯域との差が広がるのでＳＮ比が向上する。この様子を図８に示す。
【００６２】
図８は、入力ＰＣＭデータ、８倍オーバーサンプリング、ΔΣ変調回路出力及びＰＷＭ波を周波数軸上で示す図である。図８と前記図１２と比較して明らかなように、上記ΔΣ変調回路でのオーバーサンプリングの倍率が２倍となり、ΔΣ変調でノイズが上昇する帯域と所要信号帯域との差が広がることで、ＳＮ比を向上させることができる。
【００６３】
ここで、正負２つのＰＷＭ波をインダクタ１１１，１１２で合成することで、ＰＷＭ波が表現できるステップ数を倍に上げることができる。このインダクタの合成によるステップ数の増加は、正負２つのＰＷＭ波に限定されず、さらに多くのインダクタの合成によるステップ数の増加も可能である。例えば、正負の２出力を、４出力に増やすと表現できるステップ数がさらに増える。しかし、インダクタやＰＷＭ回路も増えるので、効果や回路の複雑さを考慮すると２出力の合成とするのが好ましい。
【００６４】
（実施の形態）
図９は、上記基本的な考え方に基づく本発明の一実施の形態に係るＤ級アンプの構成を示す回路図である。本実施の形態は、ステレオヘッドフォンを駆動するＤ級アンプに適用した例である。
【００６５】
図９において、Ｄ級アンプ２００は、Ｎ倍オーバーサンプリング回路２０１，２０２、ΔΣ変調回路２１１，２１２、ＰＷＭ回路２２１，２２２、レベルシフタ（ＬＳ）２３１〜２３５、Ｄフリップフロップ２４１〜２４４、ＰＷＭ出力バッファ２５１〜２５４、インダクタ２６１〜２６４、キャパシタ２７１〜２７４、３端子コネクタ２８０、及びステレオヘッドフォン２９０を備えて構成される。
【００６６】
ＰＷＭ回路２２１，２２２は、入力信号をＰＷＭ変調し、逆位相の２つのＰＷＭ出力を出力する。
【００６７】
ＰＷＭ出力バッファ２５１〜２５４は、ＰＷＭ回路２２１，２２２の差動出力を、電源電圧ＶＤＤを用いてそれぞれ増幅する。
【００６８】
インダクタ２６１〜２６４は、ＰＷＭ出力バッファ２５１〜２５４により増幅されたＰＷＭ出力を合成する。
【００６９】
Ｄ級アンプ２００は、ステレオ出力のため、各構成要素は２個ずつ存在する。
【００７０】
以下、上述のように構成されたＤ級アンプ２００の動作について説明する。動作自体は両チャネルとも同じである。
【００７１】
Ｎ倍オーバーサンプリング回路２０１，２０２は、入力ＰＣＭデータをＮ（Ｎは任意の自然数）倍にオーバーサンプリングする。この倍率は、ΔΣ変調回路２１１，２１２出力とＰＷＭ回路２２１，２２２出力との関係が前記図５又は図６に示す場合は８倍になる。図７に示すような関係にする場合は１６倍となる。これにより、入力されるＰＣＭデータは、Ｎ倍オーバーサンプリング回路２０１，２０２でサンプリング周波数ｆｓがＮ倍（ここでは８倍）に上昇される。
【００７２】
次段のΔΣ変調回路２１１，２１２で±６値に再量子化する。この場合、サンプリング周波数ｆｓを２倍に上昇させる。元のサンプリング周波数ｆｓの１６倍である。同時に、再量子化及びノイズシェイピング処理を施す。この段でのサンプリング周波数ｆｓは、前記図５又は図６を適用した場合は元データの１６倍である。図７を適用した場合は３２倍となる。
【００７３】
ＰＷＭ回路２２１，２２２は、ΔΣ変調回路２１１，２１２の多値出力をＰＷＭ波に変換する。この例では、ΔΣ変調回路２１１，２１２は、多値出力形式であって、±６すなわち１３値に再量子化している。ＰＷＭ回路２２１,２２２では、図５又は図６、あるいは図７のようなＰＷＭ波を得る。
【００７４】
ＰＷＭ回路２２１，２２２出力は、レベルシフタ２３１〜２３４により、電源電圧ＶＤＤで動作する回路の信号レベルに変換される。すなわち、ＰＷＭ出力バッファ２５１〜２５４は、その前段までの回路とは異なる電源電圧ＶＤＤで動作する。そのため、ＰＷＭ回路２２１，２２２の出力は、レベルシフタ２３１〜２３４によりＰＷＭ出力バッファ２５１〜２５４が動作する電位に変換される。但し、レベルシフタ２３１〜２３４を通るとＰＷＭ波の波形が崩れる場合がある。これを防止するために、Ｄフリップフロップ２４１〜２４４を通している。Ｄフリップフロップ２４１〜２４４は、ＰＷＭ出力バッファ２５１〜２５４と同じ電源電圧ＶＤＤで動作するため、クロックもＰＷＭ波と同様にレベルシフタ２３５で電位の変換を行う。
【００７５】
そしてＤフリップフロップ２４１〜２４４によりＰＷＭ波をクロック信号で整形する。このようにして発生されたＰＷＭ波を、ＰＷＭ出力バッファ２５１〜２５４を通す。
【００７６】
ＰＷＭ出力バッファ２５１〜２５４は、負荷を駆動可能な電流を出力するために挿入される。ＰＷＭ出力バッファ２５１〜２５４の出力は、ハイレベルのとき電源電圧ＶＤＤに、またロウレベルのとき０Ｖである。
【００７７】
ＰＷＭ出力バッファ２５１〜２５４の出力は、インダクタ２６１〜２６４で合成される。
【００７８】
インダクタ２６１とキャパシタ２７１、インダクタ２６２とキャパシタ２７１、インダクタ２６３とキャパシタ２７２、インダクタ２６４とキャパシタ２７２は、それぞれＬＰＦを構成する。そして直流を遮断するキャパシタ２７３,２７４を通して負荷であるステレオヘッドフォン２９０を駆動する。ステレオヘッドフォン２９０のそれぞれのチャネルは、３端子コネクタ２８０の端子の一方が接地されて共通化され、そのため、３端子コネクタ２８０の端子数は３本に抑えられている。
【００７９】
以上のように、本実施の形態によれば、Ｄ級アンプ２００は、入力信号をＰＷＭ変調し、逆位相の２つのＰＷＭ出力を出力するＰＷＭ回路２２１，２２２と、ＰＷＭ回路２２１，２２２の差動出力を電源電圧ＶＤＤを用いてそれぞれ増幅するＰＷＭ出力バッファ２５１〜２５４と、ＰＷＭ出力バッファ２５１〜２５４により増幅されたＰＷＭ出力を合成するインダクタ２６１〜２６４とを備え、Ｄ級アンプ出力段を差動化して、ＰＷＭ回路２２１，２２２の正負の出力をインダクタ２６１〜２６４により合成しているので、水晶振動子やトランスのような高価な部品を使用することなく、動作クロックのジッタによる影響を打ち消すことができ、ステレオヘッドフォンのような負荷に対応するシングルエンド出力型Ｄ級アンプを実現することができる。
【００８０】
また、ＰＷＭ回路２２１，２２２のＰＷＭ出力のステップ数は、インダクタ２６１〜２６４により合成された値を基に表現したステップ数の１／２であることで、従来例に比べて動作クロック周波数を半分に下げることが可能になる。動作クロック周波数が下がることで消費電力を低減することができ、不要輻射対策も容易になる効果がある。
【００８１】
また、従来例と同じ動作クロック周波数とした場合には、オーバーサンプリングの倍率を倍に上げることができ、Ｄ級アンプのＳＮ比を向上させることができる。
【００８２】
以上の説明は本発明の好適な実施の形態の例証であり、本発明の範囲はこれに限定されることはない。例えば、上記実施の形態は、各種の音響装置に適用した例であるが、音を増幅するものであればどのような機器にも同様に適用できる。
【００８３】
また、上記各実施の形態ではＤ級アンプという名称を用いたが、これは説明の便宜上であり、電力増幅回路、Ｄ級スイッチングアンプ等であってもよいことは勿論である。
【００８４】
さらに、上記Ｄ級アンプを構成する各回路部、例えばバッファ、ＬＰＦ等の種類、数及び接続方法などは前述した実施の形態に限られない。
【産業上の利用可能性】
【００８５】
本発明に係るＤ級アンプは、音声信号等に基づくＰＷＭ信号に応じたスイッチング動作により、ＰＷＭ信号についての電力増幅を行い、それにより得られる出力信号を、スピーカ等を含む負荷に供給するオーディオ用途に有効である。また、各種の音響装置におけるＤ級アンプに適用して好適であるのみならず、音響装置以外の電子機器におけるＤ級アンプにも広く適用され得るものである。
【図面の簡単な説明】
【００８６】
【図１】原理説明のＰＷＭ出力を差動化するＤ級アンプ出力段の構成を示す図
【図２】原理説明のＤ級アンプのクロックジッタがない場合のＰＷＭ波の波形とＬＰＦ通過後の波形を示す図
【図３】原理説明のＤ級アンプのクロックジッタがある場合のＰＷＭ波系とＬＰＦ通過後の波形を示す図
【図４】原理説明のＰＷＭ出力を差動化するＤ級アンプ出力段の構成を示す図
【図５】原理説明の、±６値１６ｆｓに対応するＰＷＭ回路の出力波形を示す図
【図６】原理説明の、半分のクロック周波数で±６値１６ｆｓに対応するＰＷＭ回路の出力波形を示す図
【図７】原理説明の、同じクロック周波数で±６値３２ｆｓに対応するＰＷＭ回路の出力波形を示す図
【図８】原理説明の入力ＰＣＭデータ、８倍オーバーサンプリング、ΔΣ変調回路出力及びＰＷＭ波を周波数軸上で示す図
【図９】本発明の実施の形態に係るＤ級アンプの構成を示す回路図
【図１０】従来のステレオヘッドフォンを駆動する場合のＤ級アンプの構成を示す図
【図１１】従来の±６値に対応するＰＷＭ回路の出力波形を示す図
【図１２】従来の入力ＰＣＭデータ、８倍オーバーサンプリング、ΔΣ変調回路出力及びＰＷＭ波を周波数軸上で示す図
【図１３】従来のΔΣ変調回路の出力が０のときのＰＷＭ波形とＬＰＦ通過後の波形を示す図
【図１４】従来の動作クロックのジッタによるＤ級アンプの性能劣化を説明する図
【符号の説明】
【００８７】
１００  Ｄ級アンプ出力段
１０１  ＋側ＰＷＭ出力バッファ
１０２  −側ＰＷＭ出力バッファ
１１１，１１２，２６１〜２６４  インダクタ
１２０，１２１，２７１〜２７４  キャパシタ
２００  Ｄ級アンプ
２０１，２０２  Ｎ倍オーバーサンプリング回路
２１１，２１２  ΔΣ変調回路
２２１，２２２  ＰＷＭ回路
２３１〜２３５  レベルシフタ（ＬＳ）
２４１〜２４４  Ｄフリップフロップ
２５１〜２５４  ＰＷＭ出力バッファ
２８０  ３端子コネクタ
２９０  ステレオヘッドフォン
【図１】
2009147552.tif 000003
【図２】
2009147552.tif 000004
【図３】
2009147552.tif 000005
【図４】
2009147552.tif 000006
【図５】
2009147552.tif 000007
【図６】
2009147552.tif 000008
【図７】
2009147552.tif 000009
【図８】
2009147552.tif 000010
【図９】
2009147552.tif 000011
【図１０】
2009147552.tif 000012
【図１１】
2009147552.tif 000013
【図１２】
2009147552.tif 000014
【図１３】
2009147552.tif 000015
【図１４】
2009147552.tif 000016