(57)【要約】      （修正有）【課題】高効率特性を有する小型の逆Ｆ級増幅器を提供する。【解決手段】入力信号に応答して，基本角周波数ω0の成分及びその高調波成分を含む出力信号を出力するトランジスタSと，外部負荷に接続される出力端子と，出力信号が入力される入力ノードと，出力端子に接続される出力ノードとを有する負荷回路とを備え，負荷回路は，入力ノードに接続された第１リアクタンス二端子回路と，第１リアクタンス二端子回路の他端と接地端子との間に接続された第２リアクタンス二端子回路とを含み，第１リアクタンス二端子回路は，角周波数２ω0，４ω0，…，２ｎω0において開放になり，且つ，３ω0，５ω0，…，(２ｍ＋１)ω0において短絡になるように構成され，第２リアクタンス二端子回路は，角周波数３ω0，５ω0，…，(２ｍ＋１)ω0において短絡になるように構成された逆Ｆ級増幅回路。【選択図】図１
2009081605.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に応答して，基本角周波数ω0の成分及びその高調波成分を含む出力信号を出力するトランジスタと，
外部負荷に接続される出力端子と，
前記出力信号が入力される入力ノードと，前記出力端子に接続される出力ノードとを有する負荷回路
とを備え，
前記負荷回路は，
前記入力ノードと前記出力ノードとの間に接続された第１リアクタンス二端子回路と，
前記出力ノードと接地端子との間に接続された第２リアクタンス二端子回路
とを含み，
前記第１リアクタンス二端子回路は，角周波数２ω0，４ω0，…，２ｎω0において開放になり，且つ，３ω0，５ω0，…，(２ｍ＋１)ω0において短絡になるように構成され（ただし，ｎは１以上の自然数であり，ｍは，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ-１のうちの一方），
前記第２リアクタンス二端子回路は，角周波数３ω0，５ω0，…，(２ｍ＋１)ω0において短絡になるように構成された
逆Ｆ級増幅回路。
【請求項２】
入力信号に応答して，基本角周波数ω0の成分及びその高調波成分を含む出力信号を出力するトランジスタと，
外部負荷に接続される出力端子と，
前記出力信号が入力される入力ノードと，前記出力端子に接続される出力ノードとを有する負荷回路
とを備え，
前記負荷回路は，
前記入力ノードと前記出力ノードとの間に接続された第１リアクタンス二端子回路と，
前記入力ノードと接地端子との間に接続された第２リアクタンス二端子回路
とを含み，
前記第１リアクタンス二端子回路は，角周波数２ω0，４ω0，…，２ｎω0において開放になり，且つ，３ω0，５ω0，…，(２ｍ＋１)ω0において短絡になるように構成され（ただし，ｎは１以上の自然数であり，ｍは，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ-１のうちの一方），
前記第２リアクタンス二端子回路は，角周波数２ω0，４ω0，…，２ｎω0において開放になり，且つ，３ω0，５ω0，…，(２ｍ＋１)ω0において短絡になるように構成された
逆Ｆ級増幅回路。
【請求項３】
請求項１又は請求項２に記載の逆Ｆ級増幅回路において，
前記第１リアクタンス二端子回路が，
第１〜第ｋＬＣ並列回路（ただし，ｋはｎ以上の自然数）
を備え，
前記第１〜第ｋＬＣ並列回路がリアクタンス二端子回路の端子間に直列に接続され，
角周波数２ω0，４ω0，…，２ｎω0で極となり，
角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となる特性を有する
逆Ｆ級増幅回路。
【請求項４】
請求項１又は請求項２に記載の逆Ｆ級増幅回路において，
前記第１リアクタンス二端子回路が，
第１〜第ｋＬＣ並列回路と（ただし，ｋはｎ以上の自然数），
インダクタ
とを備え，
前記第１〜第ｋＬＣ並列回路と，前記インダクタとがリアクタンス二端子回路の端子間に直列に接続され，
角周波数２ω0，４ω0，…，２ｎω0で極となり，
角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となる特性を有する
逆Ｆ級増幅回路。
【請求項５】
請求項１又は請求項２に記載の逆Ｆ級増幅回路において，
前記第１リアクタンス二端子回路が，
第１〜第ｋＬＣ並列回路と（ただし，ｋはｎ以上の自然数），
キャパシタ
とを備え，
前記第１〜第ｋＬＣ並列回路と，前記キャパシタとがリアクタンス二端子回路の端子間に直列に接続され，
角周波数２ω0，４ω0，…，２ｎω0で極となり，
角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となる特性を有する
逆Ｆ級増幅回路。
【請求項６】
請求項１又は請求項２に記載の逆Ｆ級増幅回路において，
前記第１リアクタンス二端子回路が，
第１〜第ｋＬＣ並列回路と（ただし，ｋはｎ以上の自然数），
インダクタと，
キャパシタ
とを備え，
前記第１〜第ｋＬＣ並列回路と，前記インダクタと，前記キャパシタとがリアクタンス二端子回路の端子間に直列に接続され，
角周波数２ω0，４ω0，…，２ｎω0で極となり，
角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となる特性を有する
逆Ｆ級増幅回路。
【請求項７】
請求項１又は請求項２に記載の逆Ｆ級増幅回路において，
前記第１リアクタンス二端子回路が，
第１〜第（ｋ-１）ＬＣ直列回路と（ただし，ｋはｎ以上の自然数），
インダクタと，
キャパシタ
とを備え，
前記第１〜第（ｋ-１）ＬＣ直列回路と，前記インダクタと，前記キャパシタとがリアクタンス二端子回路の端子間に並列に接続され，
角周波数２ω0，４ω0，…，２ｎω0で極となり，
角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となる特性を有する
逆Ｆ級増幅回路。
【請求項８】
請求項１又は請求項２に記載の逆Ｆ級増幅回路において，
前記第１リアクタンス二端子回路が，
第１〜第ｋＬＣ直列回路と（ただし，ｋはｎ以上の自然数），
インダクタ
とを備え，
前記第１〜第ｋＬＣ直列回路と，前記インダクタとがリアクタンス二端子回路の端子間に並列に接続され，
角周波数２ω0，４ω0，…，２ｎω0で極となり，
角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となる特性を有する
逆Ｆ級増幅回路。
【請求項９】
請求項１又は請求項２に記載の逆Ｆ級増幅回路において，
前記第１リアクタンス二端子回路が，
第１〜第ｋＬＣ直列回路と（ただし，ｋはｎ以上の自然数），
キャパシタ
とを備え，
前記第１〜第ｋＬＣ直列回路と，前記キャパシタとがリアクタンス二端子回路の端子間に並列に接続され，
角周波数２ω0，４ω0，…，２ｎω0で極となり，
角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となる特性を有する
逆Ｆ級増幅回路。
【請求項１０】
請求項１又は請求項２に記載の逆Ｆ級増幅回路において，
前記第１リアクタンス二端子回路が，
第１〜第（ｋ＋１）ＬＣ直列回路（ただし，ｋはｎ以上の自然数）
を備え，
前記第１〜第（ｋ＋１）ＬＣ直列回路がリアクタンス二端子回路の端子間に並列に接続され，
角周波数２ω0，４ω0，…，２ｎω0で極となり，
角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となる特性を有する
逆Ｆ級増幅回路。
【請求項１１】
請求項１に記載の逆Ｆ級増幅回路において，
前記第２リアクタンス二端子回路が，
第１〜第ｋＬＣ並列回路（ただし，ｋはｎ以上の自然数）
を備え，
前記第１〜第ｋＬＣ並列回路がリアクタンス二端子回路の端子間に直列に接続され，
角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となる特性を有する
逆Ｆ級増幅回路。
【請求項１２】
請求項１に記載の逆Ｆ級増幅回路において，
前記第２リアクタンス二端子回路が，
第１〜第ｋＬＣ並列回路と（ただし，ｋはｎ以上の自然数），
インダクタ
とを備え，
前記第１〜第ｋＬＣ並列回路と，前記インダクタとがリアクタンス二端子回路の端子間に直列に接続され，
角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となる特性を有する
逆Ｆ級増幅回路。
【請求項１３】
請求項１に記載の逆Ｆ級増幅回路において，
前記第２リアクタンス二端子回路が，
第１〜第ｋＬＣ並列回路と（ただし，ｋはｎ以上の自然数），
キャパシタ
とを備え，
前記第１〜第ｋＬＣ並列回路と，前記キャパシタとがリアクタンス二端子回路の端子間に直列に接続され，
角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となる特性を有する
逆Ｆ級増幅回路。
【請求項１４】
請求項１に記載の逆Ｆ級増幅回路において，
前記第２リアクタンス二端子回路が，
第１〜第ｋＬＣ並列回路と（ただし，ｋはｎ以上の自然数），
インダクタと，
キャパシタ
とを備え，
前記第１〜第ｋＬＣ並列回路と，前記インダクタと，前記キャパシタとがリアクタンス二端子回路の端子間に直列に接続され，
角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となる特性を有する
逆Ｆ級増幅回路。
【請求項１５】
請求項１に記載の逆Ｆ級増幅回路において，
前記第２リアクタンス二端子回路が，
第１〜第（ｋ-１）ＬＣ直列回路と（ただし，ｋはｎ以上の自然数），
インダクタと，
キャパシタ
とを備え，
前記第１〜第（ｋ-１）ＬＣ直列回路と，前記インダクタと，前記キャパシタとがリアクタンス二端子回路の端子間に並列に接続され，
角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となる特性を有する
逆Ｆ級増幅回路。
【請求項１６】
請求項１に記載の逆Ｆ級増幅回路において，
前記第２リアクタンス二端子回路が，
第１〜第ｋＬＣ直列回路と（ただし，ｋはｎ以上の自然数），
インダクタ
とを備え，
前記第１〜第ｋＬＣ直列回路と，前記インダクタとがリアクタンス二端子回路の端子間に並列に接続され，
角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となる特性を有する
逆Ｆ級増幅回路。
【請求項１７】
請求項１に記載の逆Ｆ級増幅回路において，
前記第２リアクタンス二端子回路が，
第１〜第ｋＬＣ直列回路と（ただし，ｋはｎ以上の自然数），
キャパシタ
とを備え，
前記第１〜第ｋＬＣ直列回路と，前記キャパシタとがリアクタンス二端子回路の端子間に並列に接続され，
角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となる特性を有する
逆Ｆ級増幅回路。
【請求項１８】
請求項１に記載の逆Ｆ級増幅回路において，
前記第２リアクタンス二端子回路が，
第１〜第（ｋ＋１）ＬＣ直列回路（ただし，ｋはｎ以上の自然数）
を備え，
前記第１〜第（ｋ＋１）ＬＣ直列回路がリアクタンス二端子回路の端子間に並列に接続され，
角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となる特性を有する
逆Ｆ級増幅回路。
【請求項１９】
請求項２に記載の逆Ｆ級増幅回路において，
前記第２リアクタンス二端子回路が，
第１〜第ｋＬＣ並列回路（ただし，ｋはｎ以上の自然数）
を備え，
前記第１〜第ｋＬＣ並列回路がリアクタンス二端子回路の端子間に直列に接続され，
角周波数２ω0，４ω0，…，２ｎω0で極となり，
角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となる特性を有する
逆Ｆ級増幅回路。
【請求項２０】
請求項２に記載の逆Ｆ級増幅回路において，
前記第２リアクタンス二端子回路が，
第１〜第ｋＬＣ並列回路と（ただし，ｋはｎ以上の自然数），
インダクタ
とを備え，
前記第１〜第ｋＬＣ並列回路と，前記インダクタとがリアクタンス二端子回路の端子間に直列に接続され，
角周波数２ω0，４ω0，…，２ｎω0で極となり，
角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となる特性を有する
逆Ｆ級増幅回路。
【請求項２１】
請求項２に記載の逆Ｆ級増幅回路において，
前記第２リアクタンス二端子回路が，
第１〜第ｋＬＣ並列回路と（ただし，ｋはｎ以上の自然数），
キャパシタ
とを備え，
前記第１〜第ｋＬＣ並列回路と，前記キャパシタとがリアクタンス二端子回路の端子間に直列に接続され，
角周波数２ω0，４ω0，…，２ｎω0で極となり，
角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となる特性を有する
逆Ｆ級増幅回路。
【請求項２２】
請求項２に記載の逆Ｆ級増幅回路において，
前記第２リアクタンス二端子回路が，
第１〜第ｋＬＣ並列回路と（ただし，ｋはｎ以上の自然数），
インダクタと，
キャパシタ
とを備え，
前記第１〜第ｋＬＣ並列回路と，前記インダクタと，前記キャパシタとがリアクタンス二端子回路の端子間に直列に接続され，
角周波数２ω0，４ω0，…，２ｎω0で極となり，
角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となる特性を有する
逆Ｆ級増幅回路。
【請求項２３】
請求項２に記載の逆Ｆ級増幅回路において，
前記第２リアクタンス二端子回路が，
第１〜第（ｋ-１）ＬＣ直列回路と（ただし，ｋはｎ以上の自然数），
インダクタと，
キャパシタ
とを備え，
前記第１〜第（ｋ-１）ＬＣ直列回路と，前記インダクタと，前記キャパシタとがリアクタンス二端子回路の端子間に並列に接続され，
角周波数２ω0，４ω0，…，２ｎω0で極となり，
角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となる特性を有する
逆Ｆ級増幅回路。
【請求項２４】
請求項２に記載の逆Ｆ級増幅回路において，
前記第２リアクタンス二端子回路が，
第１〜第ｋＬＣ直列回路と（ただし，ｋはｎ以上の自然数），
インダクタ
とを備え，
前記第１〜第ｋＬＣ直列回路と，前記インダクタとがリアクタンス二端子回路の端子間に並列に接続され，
角周波数２ω0，４ω0，…，２ｎω0で極となり，
角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となる特性を有する
逆Ｆ級増幅回路。
【請求項２５】
請求項２に記載の逆Ｆ級増幅回路において，
前記第２リアクタンス二端子回路が，
第１〜第ｋＬＣ直列回路と（ただし，ｋはｎ以上の自然数），
キャパシタ
とを備え，
前記第１〜第ｋＬＣ直列回路と，前記キャパシタとがリアクタンス二端子回路の端子間に並列に接続され，
角周波数２ω0，４ω0，…，２ｎω0で極となり，
角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となる特性を有する
逆Ｆ級増幅回路。
【請求項２６】
請求項２に記載の逆Ｆ級増幅回路において，
前記第２リアクタンス二端子回路が，
第１〜第（ｋ＋１）ＬＣ直列回路（ただし，ｋはｎ以上の自然数）
を備え，
前記第１〜第（ｋ＋１）ＬＣ直列回路がリアクタンス二端子回路の端子間に並列に接続され，
角周波数２ω0，４ω0，…，２ｎω0で極となり，
角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となる特性を有する
逆Ｆ級増幅回路。
【請求項２７】
請求項１乃至請求項２６のいずれかに記載の逆Ｆ級増幅回路において，
更に，
前記出力端子と前記出力ノードの間に，インピーダンス整合回路を備えた
逆Ｆ級増幅回路。
【請求項２８】
トランジスタから基本角周波数ω0の成分及びその高調波成分を含む出力信号を受ける入力ノードと，負荷に接続される出力ノードとの間に介設された第１リアクタンス二端子回路と，
前記出力ノードと接地端子との間に介設された第２リアクタンス二端子回路
とを備え，
前記第１リアクタンス二端子回路は，角周波数２ω0，４ω0，…，２ｎω0において開放になり，且つ，角周波数３ω0，５ω0，…，(２ｍ＋１)ω0において短絡となるように構成され（ただし，ｎは１以上の自然数であり，ｍは，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ-１のうちの一方），
前記第２リアクタンス二端子回路は，角周波数３ω0，５ω0，…，(２ｍ＋１)ω0において短絡になるように構成された
逆Ｆ級増幅器用負荷回路。
【請求項２９】
トランジスタから基本角周波数ω0の成分及びその高調波成分を含む出力信号を受ける入力ノードと，負荷に接続される出力ノードとの間に介設された第１リアクタンス二端子回路と，
前記出力ノードと接地端子との間に介設された第２リアクタンス二端子回路
とを備え，
前記第１リアクタンス二端子回路は，角周波数２ω0，４ω0，…，２ｎω0において開放になり，且つ，角周波数３ω0，５ω0，…，(２ｍ＋１)ω0において短絡となるように構成され（ただし，ｎは１以上の自然数であり，ｍは，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ-１のうちの一方），
前記第２リアクタンス二端子回路は，角周波数２ω0，４ω0，…，２ｎω0において開放になり，且つ，角周波数３ω0，５ω0，…，(２ｍ＋１)ω0において短絡になるように構成された
逆Ｆ級増幅器用負荷回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，無線システム等に使用される電力増幅器に関し，特に、逆Ｆ級増幅器，及びそのための高調波処理回路の改良に関する。
【背景技術】
【０００２】
現在，携帯電話に代表される移動体端末の普及は目覚ましく，より長時間のバッテリー動作を可能とするために，構成部品の更なる低消費電力化が求められている。また，衛星・宇宙通信装置も同様に低消費電力動作が必須条件である。その中で，マイクロ波送信部の電力増幅器の消費電力は全体の数割程度を占め，この電力増幅器の高効率化が，装置の更なる長時間動作実現の鍵となる。マイクロ波電力増幅器の高効率化は，高調波処理を行うことによりなされることが知られており，近年，増幅用トランジスタの出力側に流れ込む電流波形を基本波＋奇数次高調波成分，トランジスタの出力端子に掛かる電圧波形を基本波＋偶数次高調波成分で構成されるようにし，トランジスタ内での電流波形と電圧波形の重なりを無くして電力損失を抑える逆Ｆ級増幅器の原理が以下が提案されている。
【０００３】
【非特許文献１】A.Inoue, et al., "Analysis of class-F and inverse class-F amplifiers,"IEEE MTT-S Int. Microwave Symp. Dig., Boston, MA Jun. 2000, pp. 775-778.
【非特許文献２】外部チューナを用いて３次高調波まで調整した検証実験（C. J. Wei, et al., "Analysisand experimental waveform study on inverse class-F mode of microwave power FETs,"IEEE MTT-S Int. Microwave Symp. Dig., Boston, MA Jun. 2000, pp. 525-528.
【非特許文献３】終端開放分布定数線路をいくつか組み合わせて３次高調波まで調整した検証実験の報告（Y. Y. Woo, et al., "Analysisand experiments for high-efficiency class-F and inverse class-F poweramplifiers," IEEE Trans. Micorw. Theory Tech., vol. 54, no. 5, pp. 1969-1974, May 2006.がなされている。
【０００４】
また，我々も高次数の高調波処理が可能である逆Ｆ級増幅器用高調波処理回路を提案し（石川ら，“任意次数まで処理可能な逆F級増幅器用高調波処理回路の提案，”電子情報通信学会2007年総合大会講演論文集,
C-2-26, 2007-3），７次高調波まで処理可能な高調波処理回路の試作に成功している。
理が可能である逆Ｆ級増幅器用高調波処理回路を提案し（石川ら，“任意次数まで処理可能な逆F級増幅器用高調波処理回路の提案，”電子情報通信学会2007年総合大会講演論文集,
C-2-26, 2007-3），７次高調波まで処理可能な高調波処理回路の試作に成功している。
逆Ｆ級増幅器用高調波処理回路を提案し（石川ら，“任意次数まで処理可能な逆F級増幅器用高調波処理回路の提案，”電子情報通信学会2007年総合大会講演論文集,
C-2-26, 2007-3），７次高調波まで処理可能な高調波処理回路の試作に成功している。
高調波処理回路を提案し（石川ら，“任意次数まで処理可能な逆F級増幅器用高調波処理回路の提案，”電子情報通信学会2007年総合大会講演論文集,
C-2-26, 2007-3），７次高調波まで処理可能な高調波処理回路の試作に成功している。
を提案し（石川ら，“任意次数まで処理可能な逆F級増幅器用高調波処理回路の提案，”電子情報通信学会2007年総合大会講演論文集,
C-2-26, 2007-3），７次高調波まで処理可能な高調波処理回路の試作に成功している。
ら，“任意次数まで処理可能な逆F級増幅器用高調波処理回路の提案，”電子情報通信学会2007年総合大会講演論文集,
C-2-26, 2007-3），７次高調波まで処理可能な高調波処理回路の試作に成功している。
まで処理可能な逆F級増幅器用高調波処理回路の提案，”電子情報通信学会2007年総合大会講演論文集,
C-2-26, 2007-3），７次高調波まで処理可能な高調波処理回路の試作に成功している。
逆F級増幅器用高調波処理回路の提案，”電子情報通信学会2007年総合大会講演論文集,
C-2-26, 2007-3），７次高調波まで処理可能な高調波処理回路の試作に成功している。
高調波処理回路の提案，”電子情報通信学会2007年総合大会講演論文集,
C-2-26, 2007-3），７次高調波まで処理可能な高調波処理回路の試作に成功している。
の提案，”電子情報通信学会2007年総合大会講演論文集,
C-2-26, 2007-3），７次高調波まで処理可能な高調波処理回路の試作に成功している。
情報通信学会2007年総合大会講演論文集,
C-2-26, 2007-3），７次高調波まで処理可能な高調波処理回路の試作に成功している。
007年総合大会講演論文集,
C-2-26, 2007-3），７次高調波まで処理可能な高調波処理回路の試作に成功している。
会講演論文集,
C-2-26, 2007-3），７次高調波まで処理可能な高調波処理回路の試作に成功している。
C-2-26,
2007-3），７次高調波まで処理可能な高調波処理回路の試作に成功している。
, 2007-3），７次高調波まで処理可能な高調波処理回路の試作に成功している。
3），７次高調波まで処理可能な高調波処理回路の試作に成功している。
波まで処理可能な高調波処理回路の試作に成功している。
な高調波処理回路の試作に成功している。
路の試作に成功している。
している。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は，無線システム等に使用される電力増幅器に関し，特に、逆Ｆ級増幅器をより高効率的に、また小型に実現する増幅回路，及びそのための高調波処理回路の改良に関する。
【課題を解決するための手段】
【０００６】
前記の電圧波形を得るためには，増幅用トランジスタの出力端子において，奇数次高調波に対する負荷インピーダンスを零にすれば良く，また同様に電流波形を得るためには，偶数次高調波に対する負荷インピーダンスを無限大とすれば良い。このことを我々の提案した手法（文献４）で実現する場合の問題点としては，分布定数線路内の定在波の性質を利用した本手法では，低マイクロ波帯で構造が大きくなり，逆Ｆ級増幅回路の小型化を妨げることである。従って，逆Ｆ級増幅回路を基板に実装するために必要な面積を小さくするための技術が提供されることが望まれる。
従って、本発明の目的は，高効率電力増幅器として挙げられる逆Ｆ級増幅器に関して，小型化が実現できる逆Ｆ級増幅回路を提供することにある。
【発明の効果】
【０００７】
本発明によれば，高効率特性を有する小型の逆Ｆ級増幅器を提供することができ，また，高次までの高調波を処理する際に，その素子値を計算式により直接算出することが可能である逆Ｆ級負荷回路を提供することができる。
【発明を実施するための最良の形態】
【０００８】
（１）  実施の第１形態
図１に示されているように，本発明の実施の一形態の逆Ｆ級増幅回路は，基本角周波数ω0で動作する増幅回路である。逆Ｆ級増幅回路は，入力端子と，直流阻止用カップリングキャパシタＣ01と，入力側インピーダンス整合回路と，増幅用トランジスタＳ（図はバイポーラトランジスタ）と，ベースバイアス用インダクタＬｂと，コレクタバイアス用チョークインダクタＬｃと，高調波処理回路と，出力側基本波インピーダンス整合回路と，直流阻止用カップリングキャパシタＣ02と，出力端子とを備えている。入力端子は，基本角周波数がω0である入力信号が供給される端子であり，出力端子は，逆Ｆ級増幅回路の出力信号が負荷Ｒoに出力される端子である。
【０００９】
入力側基本波インピーダンス整合回路は，基本角周波数ω0における逆Ｆ級増幅回路の入力インピーダンスと，入力端子に接続される信号源の出力インピーダンスとを整合させるために使用される。カップリングキャパシタＣ01は，直流信号を遮断するために使用される。入力側基本波インピーダンス整合回路は，カップリングキャパシタＣ02と増幅用トランジスタＳのベース端子との間に介設されたインダクタＬiと，前記インダクタＬiとカップリングキャパシタＣ01の接続点と接地端子との間に介設されたキャパシタＣiから構成される。
【００１０】
カップリングキャパシタＣ01と入力側インピーダンス整合用インダクタＬiとの接続点には，ベースバイアス用チョークインダクタＬｂを介して直流電圧がＶｂｂが供給されている。増幅用トランジスタＳは，入力端子から入力される入力信号に応答して，そのコレクタから基本角周波数がω0である出力信号を出力する。その出力信号には，基本角周波数ω0の高調波成分が含まれている。増幅用トランジスタＳのエミッタは接地されており，また，コレクタはコレクタバイアス用チョークインダクタＬｃを介して直流電圧Ｖｃｃが供給されている。増幅用トランジスタＳのコレクタは，高調波処理回路に接続されている。
【００１１】
高調波処理回路は，入力ノードと出力ノードとの間に介設された第１リアクタンス二端子回路と，出力ノードと接地端子との間に介設された第２リアクタンス二端子回路とを備えている。ここで入力ノードは，増幅用トランジスタＳのコレクタに接続されているノードであり，出力ノードは，出力側基本波インピーダンス整合回路に接続されているノードである。
【００１２】
第１リアクタンス二端子回路は，角周波数２ω0，４ω0，…，２ｎω0において開放になり，且つ，３ω0，５ω0，…，(２ｍ＋１)ω0において短絡になるように構成されている。ただし，ｎは１以上の自然数であり，ｍは，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ-１のうちの一方である。第２リアクタンス二端子回路は，角周波数３ω0，５ω0，…，(２ｍ＋１)ω0において短絡になるように構成されている。ここで，リアクタンス二端子回路とは，抵抗素子を有しないで，リアクタンス素子（即ち，キャパシタ及びインダクタ）のみからなる二端子回路を意味する。第１リアクタンス二端子回路と第２リアクタンス二端子回路の構成は，後に詳細に説明される。
【００１３】
高調波処理回路の出力ノードと，出力端子との間には，出力側基本波インピーダンス整合回路と，カップリングキャパシタＣ02とが直列に接続されている。出力側基本波インピーダンス整合回路は，基本角周波数ω0における逆Ｆ級増幅回路の出力インピーダンスと，負荷Ｒoのインピーダンスとを整合させるために使用される。カップリングキャパシタＣ02は，直流信号を遮断するために使用される。出力側基本波インピーダンス整合回路は，高調波処理回路の出力ノードとカップリングキャパシタＣ02との間に介設されたインダクタＬoと，前記インダクタＬoとカップリングキャパシタＣ02の接続点と接地端子との間に介設されたキャパシタＣoから構成される。
【００１４】
上記の構成を有する高調波処理回路は，偶数次高調波の角周波数２ω0，４ω0，…，２ｎω0において，入力ノードから出力端子側を見込んだインピーダンスを無限大にし，更に，奇数次高調波の角周波数３ω0，５ω0，…，(２ｍ＋１)ω0において，入力ノードから出力端子側を見込んだインピーダンスを零にする。偶数次高調波の角周波数２ω0，４ω0，…，２ｎω0では，第１リアクタンス二端子回路が開放となり，ゆえに，入力ノードから出力端子側を見込んだインピーダンスが無限大になる。一方，奇数次高調波の角周波数３ω0，５ω0，…，(２ｍ＋１)ω0では，第１リアクタンス二端子回路と第２リアクタンス二端子回路との両方が短絡になり，ゆえに，入力ノードから出力端子側を見込んだインピーダンスが零になる。既述のように，逆Ｆ級増幅回路の高調波処理回路がかかる特性を有していることは，電力増幅の効率を高める上で重要である。
更に，リアクタンス回路で構成されている高調波処理回路は，伝送線路のような分布定数回路を使用せず，小さい面積に実装可能な集中定数回路で実現可能であるため，その面積を小さくすることができる。
（２）  実施の第２形態
【００１５】
図２は，本発明の実施の第２形態の逆Ｆ級増幅回路を示している。実施の第２形態では，出力ノードと接地端子との間に介設されている第２リアクタンス二端子回路が，入力ノードと接地端子との間に介設されている第２リアクタンス二端子回路に置き換えられている。
第２リアクタンス二端子回路は，奇数次高調波の角周波数３ω0，５ω0，…，(２ｍ＋１)ω0において短絡になるように構成されているのみならず，偶数次高調波の角周波数２ω0，４ω0，…，２ｎω0において開放になるように構成されている。ここで，ｎは１以上の自然数であり，ｍは，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ-１のいずれかである。
【００１６】
この場合も，高調波処理回路は，偶数次高調波の角周波数２ω0，４ω0，…，２ｎω0において，入力ノードから出力端子側を見込んだインピーダンスを無限大にし，更に，奇数次高調波の角周波数３ω0，５ω0，…，(２ｍ＋１)ω0において，入力ノードから出力端子側を見込んだインピーダンスを零にする。偶数次高調波の角周波数２ω0，４ω0，…，２ｎω0では，第１リアクタンス二端子回路と第２リアクタンス二端子回路との両方が開放となり，ゆえに，入力ノードから出力端子側を見込んだインピーダンスが無限大になる。一方，奇数次高調波の角周波数３ω0，５ω0，…，(２ｍ＋１)ω0では，第２リアクタンス二端子回路が短絡になり，ゆえに，入力ノードから出力端子側を見込んだインピーダンスが零になる。
【００１７】
図１に示されている高調波処理回路と同様に，本実施の形態の高調波処理回路は，伝送線路のような分布定数回路を使用せず，小さい面積に実装可能な集中定数回路で実現可能であるため，その面積を小さくすることができる。
図１，図２のいずれの逆Ｆ級増幅回路においても，増幅用トランジスタＳとしては，バイポーラトランジスタの中でも高周波特性に優れるＨＢＴ（Hetero-junction
Bipolar Transistor）が使用されることが望ましい。更に，ヘテロ接合ＦＥＴ及びＨＥＭＴ（High Electron Mobility
Transistor）が使用されることが可能である。ＦＥＴが使用される場合，そのドレインが入力ノードに接続され，ソースが接地端子に接続され，そのゲートが，入力側整合用インダクタＬiに接続される。
【００１８】
（３）リアクタンス二端子回路の構成
全てのリアクタンス二端子回路のインピーダンス特性は，表１の上部に示す４つの式に分類される。上記二つの実施形態において，第１リアクタンス二端子回路及び第２リアクタンス二端子回路は，前記４式をインピーダンス式あるいはアドミタンス式の形から部分分数展開して等価回路化を行うフォスターの第一の方法及び第二の方法（表１）に従い，これ以降に挙げる８種類のいずれかの回路構成とするのが好ましい。
【００１９】
（フォスターの第一の方法）
１．第１〜第ｋＬＣ並列回路（ただし，ｋはｎ以上の自然数）がリアクタンス二端子回路の端子間に直列に接続され（表１内の等価回路(1)），角周波数２ω0，４ω0，…，２ｎω0で極となり，角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となるように設計される。ただし，前者の形態（図１）での第２リアクタンス二端子回路では，極の角周波数条件を満たす必要はない。
【００２０】
２．第１〜第ｋＬＣ並列回路（ただし，ｋはｎ以上の自然数）と，１つのインダクタとが，リアクタンス二端子回路の端子間に直列に接続され（表１内の等価回路(2)），角周波数２ω0，４ω0，…，２ｎω0で極となり，角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となるように設計される。ただし，前者の形態（図１）での第２リアクタンス二端子回路では，極の角周波数条件を満たす必要はない。
【００２１】
３．第１〜第ｋＬＣ並列回路（ただし，ｋはｎ以上の自然数）と，１つのキャパシタとが，リアクタンス二端子回路の端子間に直列に接続され（表１内の等価回路(3)），角周波数２ω0，４ω0，…，２ｎω0で極となり，角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となるように設計される。ただし，前者の形態（図１）での第２リアクタンス二端子回路では，極の角周波数条件を満たす必要はない。
【００２２】
４．第１〜第ｋＬＣ並列回路（ただし，ｋはｎ以上の自然数）と，１つのインダクタと，１つのキャパシタとが，リアクタンス二端子回路の端子間に直列に接続され（表１内の等価回路(4)），角周波数２ω0，４ω0，…，２ｎω0で極となり，角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となるように設計される。ただし，前者の形態（図１）での第２リアクタンス二端子回路では，極の角周波数条件を満たす必要はない。
【００２３】
（フォスターの第二の方法）
５．第１〜第（ｋ-１）ＬＣ直列回路（ただし，ｋはｎ以上の自然数）と，１つのインダクタと，１つのキャパシタとが，リアクタンス二端子回路の端子間に並列に接続され（表１内の等価回路(5)），角周波数２ω0，４ω0，…，２ｎω0で極となり，角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となるように設計される。ただし，前者の観点（図１）での第２リアクタンス二端子回路では，極の角周波数条件を満たす必要はない。
【００２４】
６．第１〜第ｋＬＣ直列回路（ただし，ｋはｎ以上の自然数）と，１つのインダクタとが，リアクタンス二端子回路の端子間に並列に接続され（表１内の等価回路(6)），角周波数２ω0，４ω0，…，２ｎω0で極となり，角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となるように設計される。ただし，前者の観点（図１）での第２リアクタンス二端子回路では，極の角周波数条件を満たす必要はない。
【００２５】
７．第１〜第ｋＬＣ直列回路（ただし，ｋはｎ以上の自然数）と，１つのキャパシタとが，リアクタンス二端子回路の端子間に並列に接続され（表１内の等価回路(7)），角周波数２ω0，４ω0，…，２ｎω0で極となり，角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となるように設計される。ただし，前者の観点（図１）での第２リアクタンス二端子回路では，極の角周波数条件を満たす必要はない。
【００２６】
８．第１〜第（ｋ＋１）ＬＣ直列回路（ただし，ｋはｎ以上の自然数）がリアクタンス二端子回路の端子間に並列に接続され（表１内の等価回路(8)），角周波数２ω0，４ω0，…，２ｎω0で極となり，角周波数３ω0，５ω0，…，(２ｍ＋１)ω0で零点となるように設計される。ただし，前者の観点（図１）での第２リアクタンス二端子回路では，極の角周波数条件を満たす必要はない。
【００２７】
上記リアクタンス二端子回路は，表１に示すフォスターの第一及び第二の方法による各計算式に，上記条件の極と零点の周波数値を与えることで，各インダクタ並びに各キャパシタの素子値が導出される。
【実施例】
【００２８】
（１）  第１実施例
図３は，本発明の第１実施例の逆Ｆ級増幅回路を示している。高調波処理回路の第１リアクタンス二端子回路としては，表１内の等価回路(1)に示されるリアクタンス二端子回路が使用されている。前記リアクタンス二端子回路１は，直列に接続された，３つのＬＣ並列回路からなる。
【００２９】
ＬＣ並列回路を構成するキャパシタのキャパシタンスＣ11〜Ｃ13及びインダクタのインダクタンスＬ11〜Ｌ13は，
【数１】
2009081605.tif 000003
より，
Ｃ11＝１/(０．２７３４Ｍ)，
Ｃ12＝１/(０．２６２５Ｍ)，
Ｃ13＝１/(０．４６４１Ｍ)，
Ｌ11＝０．２７３４Ｍ/(２ω0 )2，
Ｌ12＝０．２６２５Ｍ/(４ω0 )2，
Ｌ13＝０．４６４１Ｍ/(６ω0 )2，
と与えられる。ただし，Ｍは任意の定数である。
基本周波数ｆ0（＝ω0 /２π）が１ＧＨｚである場合，Ｍを４×１０１２に設定することにより，
Ｃ11＝０．９１４(ｐＦ)，
Ｃ12＝０．９５２(ｐＦ)，
Ｃ13＝０．５３９(ｐＦ)，
Ｌ11＝６．９２５(ｎＨ)，
Ｌ12＝１．６６２(ｎＨ)，
Ｌ13＝１．３０６(ｎＨ)，
を得る。
【００３０】
第２リアクタンス二端子回路としては，表１内の等価回路(7)に示されるリアクタンス二端子回路が使用されている。前記リアクタンス二端子回路は，並列に接続されたＬＣ直列回路とキャパシタから構成されている。
ＬＣ直列回路を構成するキャパシタのキャパシタンスＣ21〜Ｃ23及びインダクタのインダクタンスＬ21〜Ｌ23，並びにキャパシタＣは，
【数２】
2009081605.tif 000004
より，
Ｃ21＝１０．２２１ω02 /Ｍ’/(０．１ω0
)2＝１０２２．１/Ｍ’，
Ｃ22＝６．５７０ω02 /Ｍ’/(３ω0
)2＝０．７３００/Ｍ’，
Ｃ23＝５．２００ω02 /Ｍ’/(５ω0
)2＝０．２０８０/Ｍ’，
Ｃ＝１/Ｍ’，
Ｌ21＝Ｍ’/(１０．２２１ω02 )，
Ｌ22＝Ｍ’/(６．５７０ω02 )，
Ｌ23＝Ｍ’/(５．２００ω02 )，
と与えられる。ただし，Ｍ’は任意の定数である。また，基本波角周波数ω0で短絡しないように，ω1＝０．１ω0としている。
基本周波数ｆ0（＝ω0 /２π）が１ＧＨｚである場合，Ｍ’を４×１０１１に設定することにより，
Ｃ21＝２．５５５(ｎＦ)，
Ｃ22＝１．８２５(ｐＦ)，
Ｃ23＝０．５２０(ｐＦ)，
Ｃ＝２．ｐＦ５(ｐＦ)，
Ｌ21＝０．９９１(ｎＨ)，
Ｌ22＝１．５４２(ｎＨ)，
Ｌ23＝１．９４８(ｎＨ)，
を得る。
【００３１】
図４は，このようにキャパシタンスＣ11〜Ｃ13，Ｃ21〜Ｃ23，Ｃ，及びインダクタのインダクタンスＬ11〜Ｌ13，Ｌ21〜Ｌ23，が定められた高調波処理回路のインピーダンス周波数特性を示している。入力ノードからみた高調波処理回路のインピーダンスは，偶数次高調波の周波数２ｆ0
，４ｆ0 ，６ｆ0において無限大になり，奇数次高調波の周波数３ｆ0 ，５ｆ0において零になる。
【００３２】
図５は，増幅用トランジスタＳのコレクタ端子における電圧波形と電流波形のシミュレーション結果を示している。増幅用トランジスタＳとしては，Ａ級バイアス時（コレクタバイアス電圧３．４Ｖ，ベースバイアス電圧１．３５Ｖ）の飽和コレクタ電流が１５ｍＡ，最大発信周波数ｆｍａｘが５１ＧＨｚ，電流利得遮断周波数ｆＴが３４ＧＨｚのＨＢＴが使用されている。なお，シミュレーション時はＢ級バイアス（コレクタバイアス電圧３．４Ｖ，ベースバイアス電圧１．２Ｖ）である。図５に示されているように，瞬時電圧と瞬時電流とは，ほとんど重ならない。これは，本実施例の逆Ｆ級増幅回路が，理想的な逆Ｆ級動作に近い動作を実現していることを示している。
【００３３】
図６は，第１実施例の逆Ｆ級増幅回路の電力付加効率（ＰＡＥ：Power
Added Efficiency）及び出力電力Ｐｏｕｔを示している。図６に示されているように，実施例１の逆Ｆ級増幅回路は，８０％以上のＰＡＥを達成可能である。
【００３４】
（２）  第２実施例
図７は，本発明の第２実施例の逆Ｆ級増幅回路を示している。高調波処理回路の第１リアクタンス二端子回路としては，表１内の等価回路(2)に示されるリアクタンス二端子回路が使用されている。前記リアクタンス二端子回路１は，直列に接続された，３つのＬＣ並列回路とインダクタからなる。
【００３５】
ＬＣ並列回路を構成するキャパシタのキャパシタンスＣ11〜Ｃ13及びインダクタのインダクタンスＬ11〜Ｌ13，並びにインダクタＬは，
【数３】
2009081605.tif 000005
より，
Ｃ11＝１/(１２．３０４７Ｍω02)，
Ｃ12＝１/(８．６６２５Ｍω02)，
Ｃ13＝１/(６．０３２８Ｍω02)，
Ｌ11＝１２．３０４７Ｍω02/(２ω0
)2＝３．０７６２Ｍ，
Ｌ12＝８．６６２５Ｍω02/(４ω0
)2＝０．５４１４Ｍ，
Ｌ13＝６．０３２８Ｍω02/(６ω0
)2＝０．１６７６Ｍ，
Ｌ＝Ｍ，
と与えられる。ただし，Ｍは任意の定数である。
基本周波数ｆ0（＝ω0 /２π）が１ＧＨｚである場合，Ｍを６×１０-９に設定することにより，
Ｃ11＝０．３４３(ｐＦ)，
Ｃ12＝０．４８７(ｐＦ)，
Ｃ13＝０．７００(ｐＦ)，
Ｌ11＝１８．４６(ｎＨ)，
Ｌ12＝３．２４８(ｎＨ)，
Ｌ13＝１．００６(ｎＨ)，
Ｌ＝６(ｎＨ)，
を得る。
【００３６】
第２リアクタンス二端子回路としては，表１内の等価回路(7)に示されるリアクタンス二端子回路が使用されている。前記リアクタンス二端子回路は，並列に接続されたＬＣ直列回路から構成されている。
ＬＣ直列回路を構成するキャパシタのキャパシタンスＣ21〜Ｃ24及びインダクタのインダクタンスＬ21〜Ｌ24は，
【数４】
2009081605.tif 000006
より，
Ｃ21＝０．２０８６/Ｍ’/(０．１ω0 )2，
Ｃ22＝０．１６４２/Ｍ’/(３ω0 )2，
Ｃ23＝０．２１６６/Ｍ’/(５ω0 )2，
Ｃ24＝０．４１０５/Ｍ’/(７ω0 )2，
Ｌ21＝Ｍ’/(０．２０８６)，
Ｌ22＝Ｍ’/(０．１６４２)，
Ｌ23＝Ｍ’/(０．２１６６)，
Ｌ24＝Ｍ’/(０．４１０５)，
と与えられる。ただし，Ｍ’は任意の定数である。また，基本波角周波数ω0で短絡しないように，ω1＝０．１ω0としている。
基本周波数ｆ0（＝ω0 /２π）が１ＧＨｚである場合，Ｍ’を５×１０-１０に設定することにより，
Ｃ21＝１．０５７(ｎＦ)，
Ｃ22＝０．９２４(ｐＦ)，
Ｃ23＝０．４３９(ｐＦ)，
Ｃ24＝０．４２４(ｐＦ)，
Ｌ21＝２．３９７(ｎＨ)，
Ｌ22＝３．０４５(ｎＨ)，
Ｌ23＝２．３０８(ｎＨ)，
Ｌ24＝１．２１８(ｎＨ)，
を得る。
【００３７】
図８は，このようにキャパシタンスＣ11〜Ｃ13，Ｃ21〜Ｃ24，及びインダクタのインダクタンスＬ11〜Ｌ13，Ｌ21〜Ｌ24，Ｌが定められた高調波処理回路のインピーダンス周波数特性を示している。入力ノードからみた高調波処理回路のインピーダンスは，偶数次高調波の周波数２ｆ0
，４ｆ0 ，６ｆ0において無限大になり，奇数次高調波の周波数３ｆ0 ，５ｆ0，７ｆ0において零になる。
【００３８】
図９は，増幅用トランジスタＳのコレクタ端子における電圧波形と電流波形のシミュレーション結果を示している。増幅用トランジスタＳとしては，Ａ級バイアス時（コレクタバイアス電圧３．４Ｖ，ベースバイアス電圧１．３５Ｖ）の飽和コレクタ電流が１５ｍＡ，最大発信周波数ｆｍａｘが５１ＧＨｚ，電流利得遮断周波数ｆＴが３４ＧＨｚのＨＢＴが使用されている。なお，シミュレーション時はＢ級バイアス（コレクタバイアス電圧３．４Ｖ，ベースバイアス電圧１．２Ｖ）である。図９に示されているように，瞬時電圧と瞬時電流とは，ほとんど重ならない。これは，本実施例の逆Ｆ級増幅回路が，理想的な逆Ｆ級動作に近い動作を実現していることを示している。
【００３９】
図１０は，第２実施例の逆Ｆ級増幅回路の電力付加効率（ＰＡＥ：Power Added
Efficiency）及び出力電力Ｐｏｕｔを示している。図６に示されているように，実施例２の逆Ｆ級増幅回路は，８０％以上のＰＡＥを達成可能である。
【図面の簡単な説明】
【００４０】
【図１】図１は，本発明による逆Ｆ級増幅回路の実施の一形態を示す回路図である。
【図２】図２は，本発明による逆Ｆ級増幅回路の実施の他の形態を示す回路図である。
【図３】図３は，本発明による逆Ｆ級増幅回路の第１実施例を示す回路図である。
【図４】図４は，第１実施例の高調波処理回路のインピーダンス周波数特性を示している。
【図５】図５は，増幅用トランジスタＳのコレクタ端子における電圧波形と電流波形とを示している。
【図６】図６は，第１実施例の逆Ｆ級増幅回路の電力付加効率（ＰＡＥ：Power Added Efficiency），及び出力電力Ｐｏｕｔを示している。
【図７】図７は，本発明による逆Ｆ級増幅回路の第２実施例を示す回路図である。
【図８】図８は，第２実施例の高調波処理回路のインピーダンス周波数特性を示している。
【図９】図９は，増幅用トランジスタＳのコレクタ端子における電圧波形と電流波形とを示している。
【図１０】図１０は，第２実施例の逆Ｆ級増幅回路の電力付加効率，及び出力電力を示している。
【図１１】フォスターの方法を用いたリアクタンス二端子回路の等価回路化に関する第一の手法である。
【図１２】フォスターの方法を用いたリアクタンス二端子回路の等価回路化に関する第ニの手法である。
【図１】
2009081605.tif 000007
【図２】
2009081605.tif 000008
【図３】
2009081605.tif 000009
【図４】
2009081605.tif 000010
【図５】
2009081605.tif 000011
【図６】
2009081605.tif 000012
【図７】
2009081605.tif 000013
【図８】
2009081605.tif 000014
【図９】
2009081605.tif 000015
【図１０】
2009081605.tif 000016
【図１１】
2009081605.tif 000017
【図１２】
2009081605.tif 000018