(57)【要約】【課題】ウェーハ上の検査対象チップの位置を正確に特定可能な検査工程を有する、半導体装置の製造方法を提供する。【解決手段】半導体装置に、１露光ショット内でのこの半導体装置の配置を示す情報（ユニークキー）を出力する回路を設ける工程を有する。また、特定の半導体装置のユニークキーを読み出すとともにこの半導体装置を検査する工程と、この特定の半導体装置のユニークキーが、予め設定された値と一致するか否かを判定する工程とを有する。これにより、検査が正しい位置（正しい半導体チップ）から開始されたかどうかを判定することができる。なお、上記半導体装置を形成するための露光に用いるフォトマスクには、この半導体装置のパターン領域が複数形成され、それぞれの半導体装置のパターン領域に互いに異なる上記ユニークキーが設けられるようにして製造することもできる。【選択図】図２
2009081243.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に１露光ショットで複数の半導体装置を形成する工程と、基板状態で該半導体装置を検査する工程とを有する半導体装置の製造方法において、
上記１露光ショット内の各半導体装置の形成領域のそれぞれに、該１露光ショット内での該半導体装置の配置を示す情報（以下「ユニークキー」という）を出力する回路を設ける工程と、
特定の半導体装置のユニークキーを読み出すとともに該半導体装置を検査する工程と、
上記特定の半導体装置のユニークキーが、予め設定された値と一致するか否かを判定する工程と、
を有することを特徴とする、半導体装置の製造方法。
【請求項２】
半導体基板上に１露光ショットで複数の半導体装置を形成する工程と、基板状態で該半導体装置を検査する工程とを有する半導体装置の製造方法において、
上記１露光ショット内の各半導体装置の形成領域のそれぞれに、ユニークキーを出力する回路を設ける工程と、
所定の順番で上記半導体装置のユニークキーを読み出すとともに該半導体装置を検査する工程と、
所定の順番で読み出された上記ユニークキーの列が、予め設定された順列と一致するか否かを判定する工程と、
を有することを特徴とする、半導体装置の製造方法。
【請求項３】
上記半導体装置を形成するための露光に用いるフォトマスクには該半導体装置に対応するパターン領域が複数形成され、それぞれの該半導体装置に対応するパターン領域に互いに異なる上記ユニークキーが設けられる、請求項１又は２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウェーハ状態での半導体装置のプロービング検査工程を含む半導体装置の製造方法に関し、特にこの検査工程が、検査装置によって検査対象とするチップの位置の判断が可能となる識別方法を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路を出荷するまでの一連の製造工程の中に、回路の電気特性などの機能を測定する検査工程がある。特に半導体集積回路の微細加工を行う拡散工程の後、半導体基板（ウェーハ）状態で、プローブ針をこのウェーハ上に形成された多数の半導体装置（チップ）に接触させて検査が行われる。この検査はプローブ針を、基点となるチップから始めて集積回路が配列されている順番に接触させることにより進められる。
【０００３】
このような検査を行うには、事前にウェーハ内の検査対象となるチップを正確に特定しておく必要がある。通常、ウェーハの周縁部では、拡散工程の露光工程においてフォトレジスト膜が所望の膜厚に形成されていない可能性が高くなるため、この周縁部を除いた（ウェーハの内側の）領域を有効チップ領域と呼び、有効チップ領域内のチップのみを検査対象とする。換言すると、有効チップ領域外の位置に存在するチップを検査対象から除外する必要があり、このために例えば有効チップ領域外のチップを全て不良と扱うことが行われる。
【０００４】
このようにして有効チップ領域内のチップは全て検査対象チップとするとともに有効チップ領域外のチップは全て検査対象チップから除外する。もし有効チップ領域外のチップを測定して良品となったとしても、製造工程、すなわち拡散工程における潜在的不良（例えば配線密度の規格保障ができていないことによる信頼性的な不良である経年劣化等）を内蔵しており、出荷後不良となる可能性もある。したがって、検査工程において検査対象チップが有効チップ領域内にあるかどうかの識別には、高度の正確性が要求される。
【０００５】
従来、ウェーハ状態での半導体装置のプロービング検査時における検査対象チップ及びその位置の特定方法において、上記の正確性の確保は、特許文献１に示される方法や特許文献２での方法により行われていた。図４は、特許文献１に記載された検査対象チップ認識に関する発明の説明図である。
【０００６】
この図４において、半導体ウェーハ１内の太線で囲まれた領域が上記有効チップ領域４であり、この有効チップ領域４内に多数のチップ２が形成されている。また、有効チップ領域４内には、検査工程で最初に検査するチップ位置特定の目安となる基点チップ５が設けられている。一方、有効チップ領域４外にもチップ３が存在している。
【０００７】
ウェーハ１上の検査すべき全てのチップとその位置とを決定するための基準となる基点チップ５は、検査の行われる最初のチップであることを示すマークとして、全面にアルミニウム膜を蒸着し、全自動ウェーハプローバのモニター画面上にて目視認識できるようになっている。半導体ウェーハ１上の全ての有効チップ領域４外のチップ３を除き、有効チップ領域４内にある全てのチップ２は、基点チップ５を基点とする特定の順番で検査される。
【０００８】
基点チップ５は全面にアルミニウム膜が形成されているので目視認識による位置特定が容易であるため、ウェーハの有効チップ領域４内の各半導体チップの実空間上の位置と、各半導体チップの検査データに関連付けられた、ウェーハ上の位置を示す座標データとの不一致を無くすことができる。
【０００９】
また特許文献２に記載の発明では、まず、基点チップに光学的に読み出し可能な特殊パターン（例えば鏡面）を形成しておく。次に、ウェーハの中心点の実空間上の位置が全自動ウェーハプローバでの自動計測により求められ、その座標データをメモリに記録する。そして、レーザ光を照射して上記特殊パターンを観測し、基点チップの実空間上の位置を計測し、その座標データをメモリに記録する。これにより、ウェーハ上の（２次元）実空間に対応した、正確な座標軸をメモリ内に作成することができるので、各検査対象チップの実空間上の位置と、実際の検査データに対応させられている各検査対象チップの座標データとの不一致を無くすことができる。
【特許文献１】特開昭６１−１７００４１号公報
【特許文献２】特開平６−２０４３０８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、これらの従来技術には次のような問題点がある。
【００１１】
近年、半導体集積回路装置の素子寸法の極端な微細化によって、チップサイズが１ｍｍ2未満へ極小化されてきている。一方でウェーハは、直径２００ｍｍから３００ｍｍへの大口径化が進んでいる。これに伴い、ウェーハ１枚当たりのチップの採れ数は、４桁から５桁の値へと、飛躍的に増大している。
【００１２】
極小なチップが大口径ウェーハに作り込まれている場合、上述の有効チップ領域内に本来の検査対象となっている半導体チップが極めて多く配列されている。また、有効チップ領域外に、高精度なパターンの微細加工に対するウェーハ周縁部の影響を除去するため、有効チップ領域内のチップと同一サイズで、ほぼ同一の回路パターンを有するダミーチップを形成するようになっている。
【００１３】
このようなウェーハに対して検査工程を実施したとき、チップサイズが極めて小さくその数が多いために、有効チップ領域内にある検査対象チップの位置と実際に検査したチップの座標データが完全に一致していたかどうかの判別を視覚的に実施することが非常に困難となってきている。特に最初に検査するチップ位置特定の目安となる基点チップの認識が重要であるが、これを特許文献１のように目視認識することはますます困難となってきている。
【００１４】
さらに、特許文献２に記載されたような半導体装置のプロービング検査では、主に全自動ウェーハプローバにおいて、自動的にウェーハ搬送が行われ、ウェーハ中心点および基点チップが有する特殊パターンを光学的に検出することで自動位置合わせを実施している。しかし、６５ｎｍや４５ｎｍノードなどの微細加工プロセスを採用することによって小チップ化が加速的に進む中、現行の自動位置合わせでは光学的な検出精度誤差やウェーハ搬送におけるステージ上へのウェーハの配置誤差等により、必ずしも正確な位置合わせが実施できるとは限らなくなってきた。
【００１５】
従って、従来の全自動ウェーハプローバによる自動位置合わせ方法（特許文献２）では、精度誤差による検査対象チップの位置ずれが起こり、全面アルミ蒸着基点チップなどの検出マークのみによる視覚的識別方法（特許文献１）では目視による誤認識が起こる。このため、必ずしも基点チップを含めた有効チップ領域に存在する全検査対象チップのみが正確に検査されるわけではないという問題がある。
【００１６】
なお、有効チップ領域内のチップ位置と実際に検査したチップ位置とがずれた場合には、有効チップ領域外のチップの一部も検査されることになる。このとき、このようなチップがプロービング検査で良品となった場合でも、上述したように、プロービング検査では検出できない潜在的不良等を含んでいる可能性があり、品質上問題となる可能性が極めて高くなる。
【００１７】
本発明はこのような問題点に鑑みてなされたものであり、ウェーハ上の検査対象チップの位置を正確に特定可能な検査工程を有する、半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
以上の目的を達成するために、本発明では以下のような手段を採用している。
【００１９】
まず、本発明は、半導体基板上に１露光ショットで複数の半導体装置を形成する工程を有する半導体装置の製造方法を前提としている。
【００２０】
そして、このような半導体装置の製造方法において、上記１露光ショット内の各半導体装置の形成領域のそれぞれに、上記１露光ショット内でのこの半導体装置の配置を示す情報（以下「ユニークキー」という）を出力する回路を設ける工程を有する。また、特定の半導体装置のユニークキーを読み出すとともにこの半導体装置を検査する工程と、この特定の半導体装置のユニークキーが、予め設定された値と一致するか否かを判定する工程とを有する。ここで、上記１露光ショット内の各半導体装置の形成領域は、半導体装置を構成する回路が形成されるチップ領域のほか、チップ領域に隣接する分割ライン上も含む。これにより、検査が正しい位置（正しい半導体装置）から開始されたかどうかを判定することができる。
【００２１】
さらに、所定の順番で上記半導体装置のユニークキーを読み出すとともにこの半導体装置を検査する工程と、所定の順番で読み出された上記ユニークキーの列が、予め設定された順列と一致するか否かを判定する工程とを有する。これにより、検査が正しい順序で行われているかどうかを知ることができる。
【００２２】
なお、上記半導体装置を形成するための露光に用いるフォトマスクには、この半導体装置のパターン領域が複数形成され、それぞれの半導体装置のパターン領域に互いに異なる上記ユニークキーが設けられるようにして製造することもできる。ここで、半導体装置のパターン領域は、上記半導体装置の形成領域に転写されるパターンが形成された、フォトマスク上の領域である。
【発明の効果】
【００２３】
本発明によれば、半導体装置のウェーハ状態でのプロービング検査における検査対象チップの実空間上の位置とその座標データとを、正確に一致させて特定することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施形態にについて図面を参照しながら詳細に説明する。
【００２５】
図１は、本発明に係る半導体装置の製造方法の検査工程において、検査される半導体基板（ウェーハ）とその上に形成された半導体装置（チップ）の配列を示す平面図である。また、図２は、本発明において、後述するユニークキーを備えたチップが形成された、半導体ウェーハの平面図である。
【００２６】
図１に示すとおりウェーハ１上のチップは、上記背景技術で説明した有効チップ領域４（太線で囲まれた領域）内にあるチップ２と、有効チップ領域外のチップ３とに区分される。これらのチップは、フォトリソグラフィー工程において、１露光のショット領域６（二重線で囲まれた領域）を１単位として形成される。図１では、縦と横それぞれ４つのショット領域６を配列することで、ウェーハ１上にチップが形成される。
【００２７】
図１、図２の例では前記ショット領域６は縦３チップ×横３チップの配列を示しており、ショット領域６はウェーハ１の中心部では全９チップを有している。一方、ウェーハ１の周縁部でも中心部と同様に縦３チップ×横３チップの配列で露光されてチップが形成されるため、周縁部ではショット領域６内のチップの一部がウェーハ１からはみ出し、残りの一部がウェーハ１上に形成されることとなる。なお、本実施形態では縦３チップ×横３チップの配列を例として説明するが、チップサイズが数ｍｍ2というような微細化された素子パターンを有する最新のデバイスでは、縦２１チップ×横２２チップ等の非常に多くのチップ数を持つ構成となり得る。
【００２８】
このようなウェーハ１において、図２に示すように、ショット領域６内のチップには、このショット領域６内でのこのチップの配置を示す情報（以下「ユニークキー」という）を出力する回路が形成される。図２では、１から９の番号を付与したユニークキーＫを便宜的に示しており、実際の回路は図示していない。
【００２９】
この回路は、具体的にはチップの形成と同時に半導体ウェーハ１上に製造され、チップ内部に形成しても、チップに隣接するいずれかのスクライブライン（分割ライン）上に形成してもよい。また、この回路は、ＳＲＡＭ（Static Random Access Memory）やＲＯＭ（Read Only Memory）等の不揮発性メモリまたはＢＩＳＴ（Built-In Self Test）等に組込んだ上で、入力信号に応じてユニークキーを出力する回路を有し、ユニークキーはチップ内の既存のI/O端子より出力される回路構成とする。この回路には、予めこのユニークキーの値が記録されている。ここでは、フォトリソグラフィー工程で使用するレチクル上に、ユニークキーの値に対応するパターンが形成されており、当該レチクルを用いて半導体装置を形成することにより、予めユニークキーの値が記録された上記回路が半導体ウェーハ１上に形成される。なお、ユニークキーの値は、電気的に読取りが可能で同一ショット内の各チップで異なるものであれば、特に決められた組み合わせや数字とする必要はない。上記１から９の番号は、あくまで例示である。
【００３０】
本実施の形態における検査の工程は、以下の通りである。
【００３１】
初めに、予め全自動ウェーハプローバへ登録しているウェーハ１上に配列された検査対象となっているチップの位置情報（座標データ）と、ウェーハ１上に配列されているチップの検査順番情報を全自動ウェーハプローバが読み出す。この読出された位置情報と検査順に従ってチップの検査を実施するのであるが、まずこの検査工程において、チップの機能あるいは電気的特性の検査前または検査後に、チップ毎のユニークキーＫを全自動ウェーハプローバに接続されたテスタが電気的に読取る。なお、このユニークキーは、上記の通りチップ内の既存のI/O端子から出力されることより、読取りのために検査用プローブ針とは別の専用プローブ針を設けることは不要である。
【００３２】
そして、読取ったユニークキーＫと、全自動ウェーハプローバに接続されたテスタに内蔵されているプログラムに予め記憶された、ユニークキーの値およびユニークキーの順列との比較判定を行う。なお、ユニークキーの読取りと判定は、チップ本来の検査の前後どちらであってもよい。
【００３３】
次に、図３のフローチャートを参照しながら、上記の比較判定についてさらに説明する。
【００３４】
まず、プローブ針を基点チップ５に移動させ（図３ステップＳ３１）、この基点チップ５を出発点として検査が開始される（図３ステップＳ３２）。ここでは、ウェーハ１上のチップの検査が、図２の有効チップ領域４の最上の行左端の基点チップ５を先頭にして右方向へ、次に１行下方向へ移動し２段目の右端から左方向へ移動し行われるとする。続いてユニークキーＫの読み取りが行われるが（図３ステップＳ３３）、この場合、読取られるべきユニークキーＫの期待値は“５”→“６”→“４”→“ ５”→“６”→“７”→“９”→・・・の順列となるはずである。そこで、検査の最初に読取ったチップのユニークキーが“５”であるか否か、比較判定を行う（図３ステップＳ３４）。そして、このユニークキーが５であれば、上記比較判定の結果は『一致』となる（図３ステップＳ３４Ｇ）。このときは次の隣接するチップがあるかどうか判定し（図３ステップＳ３５）、なければ検査が終了する（図３ステップＳ３５Ｎｏ）。一方、次のチップがあれば、次のチップにプローブ針を移動する（図３ステップＳ３５Ｙｅｓ→Ｓ３６）。そして、次のチップを検査する（図３ステップＳ３６→ステップＳ３２）。
【００３５】
本実施例の場合、全自動ウェーハプローバの光学的検出精度誤差やウェーハステージ移動誤差等による位置のずれは現在のところ最大でも数mmであるために、同一ショット領域６のサイズ範囲内と想定される。このため、前記ユニークキーが“５”以外の１から９の値であれば、実際に検査したチップの位置が上下左右のどちらかに１チップずれていると判断できる。
【００３６】
実際の１露光ショット当りのチップ数は、本例に挙げた縦３チップ×横３チップの配列よりも格段に多い場合もあるが、実際に２チップ以上のずれが生じたとしても、本発明では、読み出したユニークキーの列と上記順列とを比較判定することにより、検査対象チップの位置のずれを正確に判定することが可能である。
【００３７】
例えば、上記最上の行の検査が済み２段目の右端の検査に移行する段階で、プローブ針を誤って有効チップ領域４外のチップ８（そのユニークキーの値は８となる）へ移動させてしまった場合を考える。この場合、実際に読み取られるユニークキーの順列は“５”→“６”→“４”→“ ５”→“６”→“８”→“７”→・・・となり、上記の順列の期待値と異なるため、検査対象チップの位置がずれたと判断できるのである。
【００３８】
なお、予め全自動ウェーハプローバへ登録した上記座標データが誤っていた場合でも、本プローブ用検査プログラムに予め記憶されたユニークキーの順列と、実際に読み取られたユニークキーの列との不一致が発生するため、上記と同様に位置のずれを容易に判定できる。
【００３９】
以上のとおり、実際に検査して読取られた各ユニークキーと、テスタに記憶されたユニークキーの値および順列とを、順次比較判定することにより、ウェーハ１内の検査された全チップの位置を相対的に特定することができる。また、読みとったユニークキーの（検査順の）列に、１つでも記憶されている上記順列との不一致が発生した場合（図３ステップ３４ＮＧ）には、ウェーハ全体での有効チップ領域４内のチップの検査順に誤りがあったか、または有効チップ領域４外のチップ３を検査対象へ組み入れてしまったか、何れかのあることが確実に判断できる。また、不一致の内容を確認することで不一致の発生した検査対象チップの位置および原因の特定ができる。
【００４０】
また、上記順列との比較判定の結果が『不一致』となった場合（図３ステップＳ３４ＮＧ）は、全自動ウェーハプローバによる検査を停止させ、不一致データに基づき、検査対象チップの位置、基準チップ位置に対する位置アライメントの確認や上記ウェーハステージ移動誤差の要因を調査し対策を実施する（図３ステップＳ３４ＮＧ→Ｓ３７）。対策完了後、例えばウェーハプローバ停止時に検査対象となっていたチップの次に検査すべきチップから、上記順列の初項を取り直して検査を再開し、このチップのユニークキーがテスタに記憶された値とが一致することを確認し、検査を再開する（図３ステップＳ３７→Ｓ３１）。
【００４１】
以上述べたように本発明における検査工程は、多数の半導体装置を有するウェーハ状態でのプロービング検査において、チップ毎にウェーハ上での位置を電気的に検出できるユニークキーを設け、ユニークキーを用いて検査と同時に電気的に位置認識を行うようにしている。このため、検査中に各検査対象チップの位置が正確かどうかを認識することができ、座標データの誤設定により、有効チップ領域外のチップを検査して誤った良品判定をしたり、これによる不良品出荷をすることを完全に防止できる。
【産業上の利用可能性】
【００４２】
本発明の半導体装置の製造方法は、多数の半導体装置を有したウェーハ状態の有効チップに対する実検査チップとの一致性を確実に判別させ、検査結果の正確性を実現することで潜在的不良品の発生を防止することができる。従って、半導体装置を部品として用いる情報通信機器、事務用電子機器等の分野に有用である。
【図面の簡単な説明】
【００４３】
【図１】本発明の半導体ウェーハの平面図。
【図２】本発明のユニークキーの説明図。
【図３】本発明の工程を示すフローチャート。
【図４】従来の半導体ウェーハの平面図。
【符号の説明】
【００４４】
１  半導体ウェーハ
２  有効チップ領域内の半導体装置
３  有効チップ領域外の半導体装置
４  有効チップ領域
５  基点チップ
６  ショット領域
Ｋ  ユニークキー
【図１】
2009081243.tif 000003
【図２】
2009081243.tif 000004
【図３】
2009081243.tif 000005
【図４】
2009081243.tif 000006