(57)【要約】【課題】  スイッチング素子を駆動する駆動装置において、絶縁伝達回路の数を削減する技術を提供すること。【解決手段】  駆動装置１は、異常検知回路４０とバッファ回路２０と電位比較回路８０を備えている。異常検知回路４０は、スイッチング素子６０の異常を検知したときに、異常検知電圧信号ＶＦをパルストランス３０と駆動回路５０の間の配線に入力する。バッファ回路２０は、制御回路１０とパルストランス３０の間の配線に設けられており、制御回路１０側の配線に入力端子が接続し、パルストランス３０側の配線に出力端子が接続し、入力端子から出力端子に向けてのみ電圧信号を伝達する。電位比較回路８０は、バッファ回路２０の入力端子の電位の推移と出力端子の電位の推移の相違に基づいて異常発生信号ＶＣを生成し、その異常発生信号ＶＣを制御回路１０に入力する。【選択図】  図１
2009177918.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子を駆動する駆動装置であって、
スイッチング素子のオンとオフを制御する制御電圧信号を生成する制御回路と、
前記制御電圧信号に基づいてスイッチング素子に駆動電圧を印加する駆動回路と、
前記制御回路と前記駆動回路の間の配線に設けられており、前記制御回路側の配線と前記駆動回路側の配線を絶縁した状態で双方向に電圧信号を伝達する絶縁伝達回路と、
スイッチング素子の異常を検知したときに、異常検知電圧信号を前記絶縁伝達回路と前記駆動回路の間の配線に入力する異常検知回路と、
前記制御回路と前記絶縁伝達回路の間の配線に設けられており、前記制御回路側の配線に入力端子が接続し、前記絶縁伝達回路側の配線に出力端子が接続し、入力端子から出力端子に向けてのみ電圧信号を伝達するバッファ回路と、
前記バッファ回路の前記入力端子の電位の推移と前記出力端子の電位の推移の相違に基づいて異常発生信号を生成し、その異常発生信号を前記制御回路に入力する電位比較回路と、を備えている駆動装置。
【請求項２】
前記電位比較回路は、前記バッファ回路の前記入力端子の電位の推移と前記出力端子の電位の推移の相違している時間が所定時間よりも長いときに異常発生信号を生成し、その異常発生信号を前記制御回路に入力することを特徴とする請求項１に記載の駆動装置。
【請求項３】
前記絶縁伝達回路は、パルストランスであることを特徴とする請求項１又は２に記載の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子を駆動する駆動装置に関する。
【背景技術】
【０００２】
IGBT（Insulated Gate Bipolar Transistor）やMOSFET（Metal Oxide Semiconductor Field Effect Transistor）等のスイッチング素子は、様々な場面で用いられている。例えば、車載用のモーターに電力を供給するインバータには、複数のスイッチング素子が用いられている。
【０００３】
図５に、この種のインバータの構成を例示する。インバータは、高電位配線と低電位配線の間に並列に接続されているU相アームとV相アームとW相アームを備えている。各相アームは、高電位配線側に設けられた高電位側スイッチング素子ＳＷ１，ＳＷ２，ＳＷ３と低電位配線側に設けられた低電位側スイッチング素子ＳＷ４，ＳＷ５，ＳＷ６を備えている。高電位側スイッチング素子ＳＷ１，ＳＷ２，ＳＷ３と低電位側スイッチング素子ＳＷ４，ＳＷ５，ＳＷ６は、高電位配線と低電位配線の間で直列に接続されている。各相アームの高電位側スイッチング素子ＳＷ１，ＳＷ２，ＳＷ３と低電位側スイッチング素子ＳＷ４，ＳＷ５，ＳＷ６の中間点は、モーターＭの各相コイルの一端に接続されている。
【０００４】
各スイッチング素子ＳＷ１−ＳＷ６のオンとオフは、制御回路によって制御される。制御回路は、スイッチング素子ＳＷ１−ＳＷ６のオンとオフを制御する制御電圧信号を生成し、その制御電圧信号を駆動回路ＧＤ１−ＧＤ６に入力する。駆動回路ＧＤ１−ＧＤ６は、制御電圧信号に基づいてスイッチング素子ＳＷ１−ＳＷ６のゲートに駆動電圧を印加する。制御回路と各駆動回路ＧＤ１−ＧＤ６は、絶縁を確保した状態で電圧信号の伝達を行う必要がある。このため、制御回路と各駆動回路ＧＤ１−ＧＤ６の間の配線には、パルストランス（絶縁伝達回路の一例）が設けられている。
【０００５】
図６に、制御回路と各駆動回路ＧＤ１−ＧＤ６の間の回路構成を例示する。本明細書では、この回路構成の単位を駆動装置という。図６に示すように、駆動装置２は、制御回路１１０と、駆動回路１５０と、制御回路１１０と駆動回路１５０の間の配線に設けられているパルストランス１３０を備えている。
【０００６】
この種の駆動装置２はさらに、スイッチング素子１６０の異常（過電流、過電圧、高温等）を検知する異常検知回路１４０を備えている。異常検知回路１４０は、異常検知部１４２と異常検知信号発生部１４４を備えている。異常検知部１４２は、スイッチング素子１６０に異常が発生したときに、異常信号を異常検知信号発生部１４４に入力する。異常検知信号発生部１４４は、異常信号が入力すると、異常検知電圧信号をAND回路１７０に入力する。
【０００７】
例えば、異常検知信号発生部１４４は、スイッチング素子１６０が正常に動作しているときにハイレベルで推移する異常検知電圧信号をAND回路１７０に入力し、スイッチング素子１６０に異常が発生したときにローレベルで推移する異常検知電圧信号をAND回路１７０に入力する。これにより、ＡＮＤ回路１７０は、スイッチング素子１６０に異常が発生すると、制御回路１１０からパルストランス１３０を介して入力する制御電圧信号を遮断し、駆動回路１５０がスイッチング素子１６０のゲートに駆動電圧を印加するのを停止する。この結果、駆動装置２は、スイッチング素子１６０に異常が発生すると、スイッチング素子１６０を強制的にオフさせることができる。
【０００８】
また、図６に示すように、異常検知回路１４０の異常検知電圧信号は、制御回路１１０にも入力している。前記したように、制御回路１１０側の配線と駆動回路１５０側の配線の間は絶縁する必要がある。このため、特許文献１及び特許文献２の駆動装置２では、図６に示すように、制御回路１１０と異常検知回路１４０の間の配線にフォトカプラ又はパルストランスを設け、両者の間を絶縁している。
【０００９】
【特許文献１】特開２００１−２５２６７号公報
【特許文献２】特開２００５−１８４８９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図６に示すように、特許文献１及び特許文献２の駆動装置では、制御電圧信号を伝達する配線と異常検知電圧信号を伝達する配線のそれぞれに、パルストランスやフォトカプラが設けられている。このため、特許文献１及び特許文献２の駆動装置は、スイッチング素子毎に、少なくとも２つのパルストランス又はフォトカプラを必要としており、部品点数が増加してしまう。
【００１１】
本発明は、スイッチング素子を駆動する駆動装置において、絶縁伝達回路の数を削減する技術を提供することを目的としている。
【課題を解決するための手段】
【００１２】
本明細書で開示される技術は、制御電圧信号を伝達する絶縁伝達回路と異常検知電圧信号を伝達する絶縁伝達回路を共有させることを特徴としている。絶縁伝達回路を共有させることによって、駆動装置に用いられる絶縁伝達回路の数を削減する。
【００１３】
本明細書で開示される駆動装置は、制御回路と駆動回路と絶縁伝達回路を備えている。制御回路は、スイッチング素子のオンとオフを制御する制御電圧信号を生成する。駆動回路は、制御電圧信号に基づいてスイッチング素子に駆動電圧を印加する。絶縁伝達回路は、制御回路と駆動回路の間の配線に設けられており、制御回路側の配線と駆動回路側の配線を絶縁した状態で双方向に電圧信号を伝達する。本明細書で開示される駆動装置はさらに、異常検知回路とバッファ回路と電位比較回路を備えている。異常検知回路は、スイッチング素子の異常を検知したときに、異常検知電圧信号を絶縁伝達回路と駆動回路の間の配線に入力する。バッファ回路は、制御回路と絶縁伝達回路の間の配線に設けられており、制御回路側の配線に入力端子が接続し、絶縁伝達回路側の配線に出力端子が接続し、入力端子から出力端子に向けてのみ電圧信号を伝達する。電位比較回路は、バッファ回路の入力端子の電位の推移と出力端子の電位の推移の相違に基づいて異常発生信号を生成し、その異常発生信号を制御回路に入力する。
【００１４】
上記駆動装置の異常検知回路は、スイッチング素子の異常を検知したときに、異常検知電圧信号を絶縁伝達回路と駆動回路の間の配線に入力する。絶縁伝達回路は、双方向に電圧信号を伝達することができるので、その異常検知電圧信号は、絶縁伝達回路を介してバッファ回路の出力端子に伝達される。バッファ回路は、入力端子から出力端子に向けてのみ電圧信号を伝達するので、その異常検知電圧信号はバッファ回路の入力端子にまで伝達されない。したがって、バッファ回路の入力端子と出力端子の電位の推移を比較すると、入力端子の電位は制御電圧信号の電位に基づいて推移しており、出力端子の電位は制御電圧信号に異常検知電圧信号が重畳した電位に基づいて推移している。したがって、スイッチング素子に異常が発生したときは、バッファ回路の入力端子の電位の推移と出力端子の電位の推移が相違する。電位比較回路は、この電位の推移の相違に基づいて異常発生信号を生成し、その異常発生信号を制御回路に入力する。
【００１５】
上記駆動装置によると、制御回路からの制御電圧信号を伝達する絶縁伝達回路と異常検知回路からの異常検知電圧信号を伝達する絶縁伝達回路が共用されている。上記駆動装置は、従来の駆動装置と比較すると、絶縁伝達回路の数を削減することができる。
【００１６】
電位比較回路は、バッファ回路の入力端子の電位の推移と出力端子の電位の推移の相違している時間が所定時間よりも長いときに異常発生信号を生成し、その異常発生信号を制御回路に入力することが好ましい。
【００１７】
上記駆動装置では、バッファ回路の出力端子にノイズ成分が重畳することがある。一般的に、この種のノイズ成分は発生している時間が短い。したがって、異常検知回路が異常検知電圧信号を出力する時間を十分に長くすると、ノイズ成分に起因してバッファ回路の入力端子と出力端子の電位の推移が相違する時間と、異常検知電圧信号に起因してバッファ回路の入力端子と出力端子の電位の推移が相違する時間との間に明白な差異を設けることができる。電位比較回路は、バッファ回路の入力端子と出力端子の電位の推移の相違している時間が所定時間よりも長いときに、スイッチング素子に異常が発生したと判定し、異常発生信号を生成する。バッファ回路の入力端子と出力端子の電位の推移の相違している時間に閾値を設けることによって、ノイズ成分による影響を抑制することができる。
【００１８】
絶縁伝達回路は、磁気結合素子であるのが好ましい。例えば、絶縁伝達回路は、パルストランスであることが好ましい。
【発明の効果】
【００１９】
本明細書で開示される技術によると、制御回路からの制御電圧信号を伝達する絶縁伝達回路と異常検知回路からの異常検知電圧信号を伝達する絶縁伝達回路を共用させることができる。したがって、本明細書で開示される駆動装置は、従来の駆動装置と比較して絶縁伝達回路の数を削減することができる。
【発明を実施するための最良の形態】
【００２０】
本明細書で開示される技術の好ましい特徴を列記する。
（第１特徴）  スイッチング素子は、絶縁ゲート型電界効果トランジスタである。
（第２特徴）  第１特徴において、絶縁ゲート型電界効果トランジスタは、ＩＧＢＴである。
（第３特徴）  駆動装置は、インバータに用いられているスイッチング素子を駆動する。
（第４特徴）  第３特徴において、駆動装置は、高電位側スイッチング素子を駆動する。
【実施例１】
【００２１】
図１に、駆動装置１の構成を例示する。駆動装置１は、車載用のモーターに電力を供給するインバータに用いられており、インバータを構成する６つのスイッチング素子６０毎に設けられている。駆動装置１は、スイッチング素子６０のオンとオフを制御する制御電圧信号ＶＡを生成する制御回路１０と、制御電圧信号ＶＡに基づいてスイッチング素子６０に駆動電圧を印加する駆動回路５０と、制御回路１０と駆動回路５０の間の配線に設けられているパルストランス３０を備えている。駆動装置１はさらに、スイッチング素子６０の異常（過電流、過電圧、高温等）を検知する異常検知回路４０と、制御回路１０とパルストランス３０の間の配線に設けられている第１バッファ回路２０と、第１バッファ回路２０の入力端子と出力端子の電位の推移を比較する電位比較回路８０を備えている。
【００２２】
制御回路１０は、モーターにおいて所望のトルクや回転数等が得られるように、各種センサからの出力値に応じてスイッチング素子６０のオンとオフを制御する制御電圧信号ＶＡを生成する。制御電圧信号ＶＡは、第１バッファ回路２０とパルストランス３０とＡＮＤ回路７０を介して駆動回路５０に入力している。
【００２３】
駆動回路５０は、直流電源を備えており、制御電圧信号ＶＡに基づいてスイッチング素子６０のゲートに直流電圧を印加する。なお、駆動回路５０は、低電位側スイッチング素子と高電位側スイッチング素子で異なる構成であることが多い。
【００２４】
パルストランス３０は、一次側が制御回路１０側の配線に接続しており、二次側が駆動回路５０側の配線に接続している。パルストランス３０の一次側には、制御回路１０から出力された制御電圧信号ＶＡが第１バッファ回路２０を介して印加されている。パルストランス３０の二次側には、制御電圧信号ＶＡによって誘起された電圧が発生しており、その電圧がＡＮＤ回路７０を介して駆動回路５０に入力している。
【００２５】
異常検知回路４０は、異常検知部４２と異常検知信号発生部４４を備えている。異常検知回路４０は２つの出力を備えており、一方の出力はＡＮＤ回路７０の入力に接続しており、他方の出力は第２バッファ回路４６を介してパルストランス３０の二次側に接続している。第２バッファ回路４６は、入力端子から出力端子に向けてのみ電圧信号を伝達する。
【００２６】
異常検知部４２は、スイッチング素子６０に異常が発生したときに、異常信号ＶＤを異常検知信号発生部４４に入力する。異常信号ＶＤは、スイッチング素子６０に異常が発生したときに、その電位レベルをローレベルからハイレベルに反転する。異常検知信号発生部４４は、ハイレベルで推移する異常信号ＶＤが入力すると、第１異常検知電圧信号ＶＥをAND回路７０に入力し、第２異常検知電圧信号ＶＦを第２バッファ回路４６を介してパルストランス３０の二次側に入力する。
【００２７】
例えば、異常検知信号発生部４４は、スイッチング素子６０が正常に動作しているときにハイレベルで推移する第１異常検知電圧信号ＶＥをＡＮＤ回路７０に入力し、スイッチング素子６０に異常が発生したときにローレベルで推移する第１異常検知電圧信号ＶＥをＡＮＤ回路７０に入力する。これにより、ＡＮＤ回路７０は、スイッチング素子６０に異常が発生すると、制御回路１１０から出力された制御電圧信号ＶＡを遮断し、駆動回路５０がスイッチング素子６０のゲートに駆動電圧を印加するのを停止する。この結果、駆動装置１は、スイッチング素子６０に異常が発生すると、スイッチング素子６０を強制的にオフさせることができる。
【００２８】
さらに、異常検知信号発生部４４は、スイッチング素子６０が正常に動作しているときにローレベルで推移する第２異常検知電圧信号ＶＦを第２バッファ回路４６を介してパルストランス３０の二次側に入力し、スイッチング素子６０に異常が発生したときにハイレベルで推移する第２異常検知電圧信号ＶＦを第２バッファ回路４６を介してパルストランス３０の二次側に入力する。
【００２９】
パルストランス３０は、電圧信号を双方向に伝達することが可能である。したがって、第２異常検知電圧信号ＶＦは、パルストランス３０を介して第１バッファ回路２０の出力端子にまで伝達する。
【００３０】
第１バッファ回路２０は、制御回路１０とパルストランス３０の間の配線に設けられている。第１バッファ回路２０の入力端子は制御回路１０側の配線に接続しており、出力端子がパルストランス３０側の配線に接続している。第１バッファ回路２０は、入力端子から出力端子に向けてのみ電圧信号を伝達する。
【００３１】
電位比較回路８０は、第１バッファ回路２０の入力端子の電位の推移と出力端子の電位の推移を比較する。電位比較回路８０は、第１バッファ回路２０の入力端子の電位の推移と出力端子の電位の推移の相違に基づいて異常発生信号ＶＣを生成し、その異常発生信号ＶＣを制御回路１０に入力する。
【００３２】
図２に、駆動装置１の各配線の電位レベルのタイミングチャートを示す。図１の回路構成図、及び図２のタイミングチャートを参照して、駆動装置１の動作を説明する。なお、パルストランス３０は、一次側と二次側の双方向に電圧信号を伝達可能なので、一次側の電圧信号ＶＢの推移と二次側の電圧信号ＶＧの推移は同一である。したがって、図２では、一次側の電圧信号ＶＢと二次側の電圧信号ＶＧを合わせて図示している。
【００３３】
図２に示すように、制御回路１０は、タイミングｔ１，ｔ３，ｔ５，ｔ７で立ち上がり、タイミングｔ２，ｔ４，ｔ６，ｔ８で立ち下がる制御電圧信号ＶＡを出力している。スイッチング素子６０に異常が無ければ、制御電圧信号ＶＡは、第１バッファ回路２０とパルストランス３０とＡＮＤ回路７０を介して駆動回路５０に入力する。駆動回路５０は、制御電圧信号ＶＡに同期してスイッチング素子６０のゲートに駆動電圧を印加する。
【００３４】
図２に示すように、タイミングＴ１において、スイッチング素子６０に異常が発生すると、異常検知回路４０の異常検知部４２は、異常信号ＶＤを異常検知信号発生部４４に入力する。異常信号ＶＤは、異常が発生したタイミングＴ１でローレベルからハイレベルに反転し、タイミングＴ２までハイレベルで推移する。
【００３５】
異常検知信号発生部４４は、ハイレベルで推移する異常信号ＶＤが入力すると、第１異常検知電圧信号ＶＥをハイレベルからローレベルに反転させる。ＡＮＤ回路７０は、ローレベルで推移する第１異常検知電圧信号ＶＥが入力すると、駆動回路５０に制御電圧信号ＶＡが入力するのを遮断する（図２ＶＨ参照）。なお、第１異常検知電圧信号ＶＥがローレベルを維持している期間Ｔａｂは、少なくとも制御回路１０の制御電圧信号ＶＡの半周期よりも長く設定されているのが好ましい。これにより、ＡＮＤ回路７０は、スイッチング素子６０を強制的にオフすることができる。
【００３６】
異常検知信号発生部４４はさらに、ハイレベルで推移する異常信号ＶＤが入力すると、第２異常検知電圧信号ＶＦをローレベルからハイレベルに反転させる。第２異常検知電圧信号ＶＦは、第２バッファ回路４６の入力端子から出力端子に伝達する。これにより、第１バッファ回路４６の出力端子とパルストランス３０の二次側とＡＮＤ回路７０の入力端子によって閉じられた配線の電位ＶＧは、制御電圧信号ＶＡに第２異常検知電圧信号ＶＦが重畳したものになる。
【００３７】
パルストランス３０は、双方向に電圧信号を伝達可能である。このため、第２異常検知電圧信号ＶＦは、パルストランス３０の一次側に伝達する。したがって、パルストランス３０の一次側の電位ＶＢも、制御電圧信号ＶＡに第２異常検知電圧信号ＶＦが重畳したものになる。第１バッファ回路２０は、入力端子から出力端子に向けてのみ電圧信号を伝達するので、第２異常検知電圧信号ＶＦは第１バッファ回路２０の入力端子にまで伝達しない。したがって、第１バッファ回路２０の入力端子と出力端子の電位の推移を比較すると、入力端子の電位ＶＡの推移は、制御電圧信号ＶＡの推移に一致しており、出力端子の電位ＶＢの推移は制御電圧信号ＶＡに第２異常検知電圧信号ＶＦが重畳した電位の推移に一致している。したがって、第１バッファ回路２０の入力端子の電位ＶＡの推移と出力端子の電位ＶＢの推移は、スイッチング素子６０に異常が発生したときに相違する。
【００３８】
電位比較回路８０は、第１バッファ回路２０の入力端子と出力端子の電位の推移が相違しているときにハイレベルで推移する異常発生信号ＶＣを生成し、その異常発生信号ＶＣを制御回路１０に入力する。
【００３９】
上記駆動装置１によると、制御回路１０からの制御電圧信号ＶＡを伝達するパルストランス３０と異常検知回路４０からの第２異常検知電圧信号ＶＦを伝達するパルストランス３０が共用されている。上記駆動装置１は、従来の駆動装置と比較すると、パルストランス３０の数を削減することができる。
【００４０】
（変形例）
図３に、駆動装置１の変形例の構成を例示する。図３に示す駆動装置１は、電位比較回路８０が、電位比較部８２とデジタルフィルタ部８４を備えていることを特徴としている。電位比較部８２は、第１バッファ回路２０の入力端子と出力端子の電位の推移が相違しているときにハイレベルで推移する電位比較信号Ｖθを生成し、その電位比較信号Ｖθをデジタルフィルタ部８４に入力する。デジタルフィルタ部８４は、電位比較信号Ｖθがハイレベルで推移する時間が所定時間τよりも長いときに異常発生信号ＶＣを生成し、その異常発生信号ＶＣを制御回路１０に入力する。
【００４１】
図４に、変形例の駆動装置１の電位レベルのタイミングチャートを示す。図４のタイミングＴ６，Ｔ７に示すように、駆動装置１では、パルストランス３０やそれに接続する配線にノイズ成分が重畳することがある。このノイズ成分は、第１バッファ回路２０の出力端子にまで伝達される。第１バッファ回路２０の入力端子と出力端子の電位の推移は、このノイズ成分に起因して相違してしまう。電位比較回路８０の電位比較部８２は、このノイズ成分に起因した電位の推移の相違に基づいて、ハイレベルで推移する電位比較信号Ｖθを出力する。
【００４２】
一般的に、この種のノイズ成分は発生している時間が短い。したがって、デジタルフィルタ部８４は、電位比較部８２が出力する電位比較信号Ｖθが所定時間τよりも長い場合に、その電位比較信号Ｖθがスイッチング素子６０の異常に基づくものであると判定する。一方、デジタルフィルタ部８４は、電位比較部８２が出力する電位比較信号Ｖθが所定時間τ以下の場合に、その電位比較信号Ｖθがノイズ成分に起因したものであると判定する。デジタルフィルタ部８４は、電位比較部８２が出力する電位比較信号Ｖθが所定時間τよりも長い場合に異常発生信号ＶＣを生成し、制御回路１０に入力する。変形例の駆動装置１は、ノイズ成分による影響を抑制することができる。
【００４３】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００４４】
【図１】実施例の駆動装置の構成を示す。
【図２】実施例の駆動装置のタイミングチャートを示す。
【図３】変形例の駆動装置の構成を示す。
【図４】変形例の駆動装置のタイミングチャートを示す。
【図５】インバータの構成を示す。
【図６】従来の駆動装置の構成を示す。
【符号の説明】
【００４５】
１：駆動装置
１０：制御回路
２０：第２バッファ回路
３０：パルストランス
４０：異常検知回路
４２：異常検知部
４４：異常検知信号発生部
４６：第１バッファ回路
５０：駆動回路
６０：スイッチング素子
７０：ＡＮＤ回路
８０：電位比較回路
８２：電位比較部
８４：デジタルフィルタ部
【図１】
2009177918.tif 000003
【図２】
2009177918.tif 000004
【図３】
2009177918.tif 000005
【図４】
2009177918.tif 000006
【図５】
2009177918.tif 000007
【図６】
2009177918.tif 000008