(57)【要約】【課題】制御電圧の最小値と出力トランジスタのアーリー効果に伴う発光、非発光の制御不能を防止することを課題とする。【解決手段】制御電圧を発生する制御電圧発生部（１）と、前記制御電圧に応じて定電流を出力する定電流出力部（２）と、前記定電流をスイッチングすることにより発光素子の発光／非発光を制御するスイッチング部（３）とを有し、前記定電流出力部は、非反転入力端子に前記制御電圧が入力された演算増幅器（５）と、前記演算増幅器の出力電圧を電流に変換し前記スイッチング部に定電流を供給する電圧電流変換回路（Ｍ１）と、前記定電流を電圧に変換し前記演算増幅器の反転入力端子に出力する電流電圧変換回路（Ｒ１）とを有し、前記演算増幅器は、非反転入力端子に対して、反転入力端子に負の入力オフセット電圧が設定されていることを特徴とする発光素子駆動回路が提供される。【選択図】図１
2009177086.tif 000002
【特許請求の範囲】
【請求項１】
制御電圧を発生する制御電圧発生部と、
前記制御電圧に応じて定電流を出力する定電流出力部と、
前記定電流をスイッチングすることにより発光素子の発光／非発光を制御するスイッチング部とを有し、
前記定電流出力部は、
非反転入力端子に前記制御電圧が入力された演算増幅器と、
前記演算増幅器の出力電圧を電流に変換し前記スイッチング部に定電流を供給する電圧電流変換回路と、
前記定電流を電圧に変換し前記演算増幅器の反転入力端子に出力する電流電圧変換回路とを有し、
前記演算増幅器は、非反転入力端子に対して、反転入力端子に負の入力オフセット電圧が設定されていることを特徴とする発光素子駆動回路。
【請求項２】
前記定電流出力部は、前記演算増幅器の非反転入力端子の電圧が閾値電圧未満であるときに電流を出力せず、前記演算増幅器の非反転入力端子の電圧が閾値電圧以上であるときに電流を出力することを特徴とする請求項１記載の発光素子駆動回路。
【請求項３】
前記閾値電圧は、前記制御電圧発生部が出力可能な最小電圧以上であることを特徴とする請求項２記載の発光素子駆動回路。
【請求項４】
前記演算増幅器は、差動増幅器の差動段となる第１のＭＯＳトランジスタ及び第２のＭＯＳトランジスタを有し、
前記第１のＭＯＳトランジスタ及び前記第２のＭＯＳトランジスタのゲート長、ゲート幅、又はゲート長及びゲート幅双方のサイズが異なることを特徴とする請求項１〜３のいずれか１項に記載の発光素子駆動回路。
【請求項５】
前記演算増幅器は、差動増幅器の差動段となる第１のＭＯＳトランジスタ及び第２のＭＯＳトランジスタと、カレントミラーを形成する第３のＭＯＳトランジスタ及び第４のＭＯＳトランジスタとを有し、
前記第１のＭＯＳトランジスタのドレインには前記第３のＭＯＳトランジスタのドレイン及びゲートと前記第４のＭＯＳトランジスタのゲートが接続され、
前記第２のＭＯＳトランジスタのドレインには前記第４のＭＯＳトランジスタのドレインが接続され、
前記第３のＭＯＳトランジスタ及び前記第４のＭＯＳトランジスタのゲート長、ゲート幅、又はゲート長及びゲート幅双方のサイズが異なることを特徴とする請求項１〜３のいずれか１項に記載の発光素子駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子駆動回路に関する。
【背景技術】
【０００２】
ＬＢＰ（Laser Beam Printer）、ＣＤ、ＤＶＤ等各種記録媒体への書き込み、読み出し等には、半導体レーザダイオードが用いられている。半導体レーザダイオードは発光素子であり、ある閾値電流以上の電流を流すとレーザ光を発光する。
【０００３】
ＬＢＰでは、１分当たりの出力枚数は半導体レーザダイオードのスイッチング速度に依存するため、従来は予め閾値電流以下の電流を流すことにより、半導体レーザダイオードの寄生容量を充電しておくことで高速化を図っている。
【０００４】
発光素子駆動回路ではスイッチングする定電流の値を制御電圧で制御する。例えば、この制御電圧発生回路の出力段がプッシュプル回路で構成されていると、制御電圧がゼロより高い電圧Ｖｌから電源電圧より低い電圧Ｖｈまでしか出力されない。すなわち、制御電圧にはダイナミックレンジが存在し、所望の駆動電流範囲を得るためには制御電圧の出力範囲内に駆動電流を設定する必要がある。
【０００５】
近年半導体ダイオードは閾値電流の低下と発光効率の向上が目覚しく、従来数十ｍＡの駆動電流を要した発光量が数ｍＡの駆動電流で得られるようになった。半導体レーザダイオードの閾値電流が数ｍＡであると、制御電圧の最小値がＶｌであることと、駆動電流を供給するトランジスタのアーリー効果により、最小駆動電流が閾値より大きい値を示し、発光、非発光の制御を行えないという問題が生じる。
【０００６】
下記の特許文献１では、出力トランジスタにゲート接地トランジスタを挿入して、出力トランジスタのドレイン電圧を一定に保つことにより、アーリー効果による駆動電流変動を抑制している。
【０００７】
【特許文献１】特開２０００−２１６４８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献１では、電源電圧は、半導体レーザダイオードの順方向電圧と出力トランジスタ及びゲート接地トランジスタのソース・ドレイン間電圧を供給しなければならない。３Ｖ程度の低い電源電圧では上記条件を満たせず発光、非発光制御が困難となる。
【０００９】
本発明の目的は、制御電圧の最小値Ｖｌと出力トランジスタのアーリー効果に伴う発光、非発光の制御不能を防止し、低閾値電流の発光素子（半導体レーザダイオード）を所望の電流値で駆動することができる発光素子駆動回路を提供することである。
【課題を解決するための手段】
【００１０】
本発明の発光素子駆動回路は、制御電圧を発生する制御電圧発生部と、前記制御電圧に応じて定電流を出力する定電流出力部と、前記定電流をスイッチングすることにより発光素子の発光／非発光を制御するスイッチング部とを有し、前記定電流出力部は、非反転入力端子に前記制御電圧が入力された演算増幅器と、前記演算増幅器の出力電圧を電流に変換し前記スイッチング部に定電流を供給する電圧電流変換回路と、前記定電流を電圧に変換し前記演算増幅器の反転入力端子に出力する電流電圧変換回路とを有し、前記演算増幅器は、非反転入力端子に対して、反転入力端子に負の入力オフセット電圧が設定されていることを特徴とする。
【発明の効果】
【００１１】
制御電圧の最小値と出力トランジスタのアーリー効果に伴う発光／非発光の制御不能を防止することができ、低閾値電流の発光素子を所望の電流値で駆動することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態を用いて動作を詳細に説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態による発光素子駆動回路の構成例を示す図である。図１において、１は制御電圧発生部、２は定電流出力部、３はスイッチング部、４は半導体レーザダイオードである。制御電圧発生部１は、制御電圧Ｖ１を発生し、定電流出力部２を制御する。定電流出力部２は、入力された制御電圧Ｖ１に応じて定電流Ｉｓを出力する。定電流Ｉｓは、スイッチング部３に入力される。スイッチング部３は、スイッチング制御信号Ｓ１に従って定電流Ｉｓをスイッチング（オン／オフ動作）することにより、レーザダイオード４の発光及び非発光を制御する。半導体レーザダイオード４は、発光素子であり、閾値電流以上の電流を流すとレーザ光を発光する。
【００１３】
定電流出力部２は、反転入力端子が非反転入力端子に対して大きさが−Voffsetである負の入力オフセット電圧を持つ演算増幅器５と、抵抗Ｒ１と、ＮＭＯＳ（ＮチャネルＭＯＳ電界効果）トランジスタＭ１とから構成される。演算増幅器５は、非反転入力端子に制御電圧Ｖ１が入力され、反転入力端子にＮＭＯＳトランジスタＭ１のソース及び一端が接地された抵抗Ｒ１の他端が接続される。演算増幅器５の出力電圧Ｖ２はＮＭＯＳトランジスタＭ１のゲートに入力され、ＮＭＯＳトランジスタＭ１のドレインから電流Ｉｓが出力される。前述したように、ＮＭＯＳトランジスタＭ１のソース及び抵抗Ｒ１の接続点は演算増幅器５の反転入力端子に接続されているため、電流Ｉｓにより抵抗Ｒ１に発生した電圧Ｖ３は演算増幅器５に帰還される。従来の入力オフセット電圧が十分小さく設計された演算増幅器では定常状態においてＶ３≒Ｖ１となる。演算増幅器５は反転入力端子が非反転入力端子に対し大きさが−Voffsetである負の入力オフセット電圧を持つため、通常の定常状態においてＶ３＝Ｖ１−Voffsetとなる。従って、定電流出力部２は、制御電圧Ｖ１がVoffset以上のとき定電流Ｉｓを出力し、Voffsetより小さいとき定電流は０となる。Voffsetを制御電圧Ｖ１の最小出力値より大きく設定することにより、低閾値電流の半導体レーザダイオードを所望の電流値で駆動することができる。
【００１４】
図２は、本実施形態の演算増幅器５の構成例を示す回路図である。図２において、図１と同じ符号は同じ素子を示しており、６及び７は電流源、Ｍ２及びＭ３はＰＭＯＳ（ＰチャネルＭＯＳ電界効果）トランジスタ、Ｍ４、Ｍ５及びＭ６はＮＭＯＳトランジスタである。
【００１５】
回路の構成について説明する。ＰＭＯＳトランジスタＭ２のゲートには制御電圧Ｖ１が入力される。ＰＭＯＳトランジスタＭ２は、ソースをＰＭＯＳトランジスタＭ３のソース及び一端を電源ＶＤＤに接続した電流源６の他端に接続し、ドレインをＮＭＯＳトランジスタＭ４のドレインとＮＭＯＳトランジスタＭ６のゲートに接続する。ＰＭＯＳトランジスタＭ３は、ドレインをＮＭＯＳトランジスタＭ５のドレインとゲート及びＮＭＯＳトランジスタＭ４のゲートに接続し、ゲートをＮＭＯＳトランジスタＭ１のソース及び一端を接地した抵抗Ｒ１の他端に接続する。ＮＭＯＳトランジスタＭ４及びＮＭＯＳトランジスタＭ５は、カレントミラーを構成している。ＮＭＯＳトランジスタＭ６のドレインには一端を電源ＶＤＤに接続した電流源７の他端とＮＭＯＳトランジスタＭ１のゲートが接続される。ＮＭＯＳトランジスタＭ６のドレインと電流源７の接続点にはさらにＮＭＯＳトランジスタＭ１のゲートを接続し、ＮＭＯＳトランジスタＭ１のドレインはスイッチング部３へ接続し、スイッチング部３より電流Ｉｓを引出している。
【００１６】
この回路において、ＰＭＯＳトランジスタＭ２のゲート長とゲート幅のサイズ比(以下、Ｗ／Ｌサイズと記載する)をＰＭＯＳトランジスタＭ３のＷ／Ｌサイズより大きく設定する。
【００１７】
次に、回路動作を説明する。図３は、本実施形態における出力電流Ｉｓ対制御電圧Ｖ１の特性概略図である。横軸が制御電圧Ｖ１、縦軸が出力電流Ｉｓである。Ｂ１は本実施形態の特性を示し、Ｂ２は従来の特性を示す。本実施形態の特性Ｂ１は、従来の特性Ｂ２を制御電圧Ｖ１の大きい方向へシフトした特性を示す。
【００１８】
図３のＡ２の範囲の制御電圧Ｖ１が与えられているとき、図２の回路はＰＭＯＳトランジスタＭ２とＰＭＯＳトランジスタＭ３の相互コンダクタンスが等しく、Ｉ１＝Ｉ２の状態で安定する。ＰＭＯＳトランジスタＭ２のＷ／ＬサイズはＰＭＯＳトランジスタＭ３のＷ／Ｌサイズより大きいため、電圧Ｖ３は、Ｖ３＝Ｖ１−Ｖｏｆｆｓｅｔとなる。
【００１９】
図３のＡ１の範囲の制御電圧Ｖ１が与えられているときは、Ｖ３が０Ｖであっても、Ｉ１＞Ｉ２となり、Ｖ２＝０Ｖで安定する。このとき出力電流Ｉｓはゼロとなる。
【００２０】
以上のように、演算増幅器５では、ＰＭＯＳトランジスタＭ２のＷ／ＬサイズをＰＭＯＳトランジスタＭ３のＷ／Ｌサイズより大きくすることにより、定電流を出力する範囲を制御電圧の大きい方向へVoffsetシフトしている。
【００２１】
入力オフセット電圧Voffsetを制御電圧Ｖ１の最小出力電圧以上になるように設定することで、半導体レーザダイオード４を低電流領域から高電流領域まで広い電流ダイナミックレンジで駆動することを可能とする。同時に３Ｖ程度の低い電源電圧での動作を可能とする。
【００２２】
（第２の実施形態）
図４は、本発明の第２の実施形態による演算増幅器５の構成例を示す回路図である。図４において、図２と同じ符号は同じ素子を示している。以下、本実施形態が第１の実施形態と異なる点を説明する。
【００２３】
図４の演算増幅器の回路構成は図２に示す演算増幅器と同様であるが、ＰＭＯＳトランジスタＭ２とＰＭＯＳトランジスタＭ３のＷ／Ｌサイズを等しく、ＮＭＯＳトランジスタＭ４のＷ／ＬサイズをＮＭＯＳトランジスタＭ５のＷ／Ｌサイズより小さく設定している。
【００２４】
図４の演算増幅器における出力電流Ｉｓ対制御電圧Ｖ１の特性は、図３と同様の特性を示す。図３のＡ２の範囲の制御電圧Ｖ１が与えられているとき、図４の回路はＰＭＯＳトランジスタＭ２とＮＭＯＳトランジスタＭ４のドレイン電流の絶対値が等しいとき、すなわちＩ１＝Ｉ３の状態で安定する。
【００２５】
Ｉ１＝Ｉ３となる条件は、ＮＭＯＳトランジスタＭ４とＮＭＯＳトランジスタＭ５のＷ／Ｌサイズ比を１／ｍとすると、Ｉ２＝ｍ×Ｉ１となるときである。Ｉ２＝ｍ×Ｉ１となるとき、ＰＭＯＳトランジスタＭ２の相互コンダクタンスはＰＭＯＳトランジスタＭ３の相互コンダクタンスより大きい。ＰＭＯＳトランジスタＭ２とＰＭＯＳトランジスタＭ３のＷ／Ｌサイズは等しく設定されていることから、常に電圧Ｖ３は制御電圧Ｖ１より小さくなる。すなわち、Ｖ３＝Ｖ１−Ｖｏｆｆｓｅｔとなる。
【００２６】
図３のＡ１の範囲の制御電圧Ｖ１が与えられているときは、Ｖ３が０Ｖであっても、Ｉ１＞Ｉ３となり、Ｖ２＝０Ｖで安定する。このとき出力電流Ｉｓはゼロとなる。
【００２７】
以上のように、本実施形態では、ＮＭＯＳトランジスタＭ４のＷ／ＬサイズをＮＭＯＳトランジスタＭ５のＷ／Ｌサイズより小さくすることにより、定電流を出力する範囲を制御電圧の大きい方向へ電圧Voffsetシフトしている。
【００２８】
入力オフセット電圧Voffsetを制御電圧Ｖ１の最小出力電圧以上になるように設定することで、半導体レーザダイオード４を低電流領域から高電流領域まで広い電流ダイナミックレンジで駆動することを可能とする。同時に３Ｖ程度の低い電源電圧での動作を可能とする。
【００２９】
また、以上にあげた第１の実施形態及び第２の実施形態は、ＰＭＯＳトランジスタをＮＭＯＳトランジスタに、ＮＭＯＳトランジスタをＰＭＯＳトランジスタに置き換えても同様の効果を得ることができる。
【００３０】
以上詳細に説明したように、第１及び第２の実施形態の発光素子駆動回路において、制御電圧Ｖ１から定電流Ｉｓを発生する定電流出力部２の演算増幅器５を、反転入力端子が非反転入力端子に対して負の入力オフセット電圧を持つように設定する。これにより、電流駆動電流特性を、従来より制御電圧Ｖ１が高い方向にシフトし、閾値電流の低い半導体レーザダイオード４の発光、非発光制御を可能にする。かつ、ＣＭＯＳプロセスの利点である３Ｖ単一電源での動作を可能にし、３Ｖ程度の低い電源電圧を用いることができる。
【００３１】
発光素子駆動回路は、制御電圧Ｖ１を発生する制御電圧発生部１と、制御電圧Ｖ１に応じて定電流Ｉｓを出力する定電流出力部２と、定電流Ｉｓをスイッチングするスイッチング部３とを有する。定電流出力部２は、演算増幅器５と、演算増幅器５の出力電圧Ｖ２を電流Ｉｓに変換しスイッチング部３に定電流Ｉｓを供給する電圧電流変換回路Ｍ１と、定電流Ｉｓを電圧Ｖ３に変換し演算増幅器５の反転入力端子に出力する電流電圧変換回路Ｒ１を有する。演算増幅器５の非反転入力端子には、制御電圧発生部１により発生される制御電圧Ｖ１が入力される。発光素子駆動回路は、定電流Ｉｓのスイッチングに応じて半導体レーザダイオード４の発光、非発光を制御する。
【００３２】
演算増幅器５の非反転入力端子に対して、反転入力端子に負の入力オフセット電圧を設定し、定電流出力部２の出力電流特性が、非反転入力端子電圧がある閾値電圧未満であるときは電流出力せず、閾値電圧以上になったときに電流出力する。
【００３３】
定電流出力２は、制御電圧Ｖ１が０Ｖから設定した閾値電圧までは電流を出力せず、閾値電圧以上の電圧では一定の電圧電流変換ゲインで電流出力する。これにより、より高い制御電圧Ｖ１で微小なレーザ発光電流を制御することを可能にする。
【００３４】
発光素子駆動回路は、制御電圧Ｖ１を発生する制御電圧発生部１と、前記制御電圧Ｖ１に応じて定電流Ｉｓを出力する定電流出力部２と、前記定電流Ｉｓをスイッチングすることにより発光素子４の発光／非発光を制御するスイッチング部３とを有する。発光素子４は、半導体レーザダイオード等である。
【００３５】
前記定電流出力部２は、非反転入力端子に前記制御電圧Ｖ１が入力された演算増幅器５と、電圧電流変換回路（トランジスタ）Ｍ１と、電流電圧変換回路（抵抗）Ｒ１とを有する。電圧電流変換回路（トランジスタ）Ｍ１は、前記演算増幅器５の出力電圧Ｖ２を電流Ｉｓに変換し前記スイッチング部３に定電流Ｉｓを供給する。電流電圧変換回路（抵抗）Ｒ１は、前記定電流Ｉｓを電圧Ｖ３に変換し前記演算増幅器５の反転入力端子に出力する。前記演算増幅器５は、非反転入力端子に対して、反転入力端子に負の入力オフセット電圧-Voffsetが設定されている。
【００３６】
図３に示すように、前記定電流出力部２は、前記演算増幅器５の非反転入力端子の電圧が閾値電圧未満であるときに電流を出力せず、前記演算増幅器５の非反転入力端子の電圧が閾値電圧以上であるときに電流を出力する。前記閾値電圧は、前記制御電圧発生部１が出力可能な最小電圧以上である。
【００３７】
図２に示すように、前記演算増幅器５は、差動増幅器の差動段となる第１のＭＯＳトランジスタＭ３及び第２のＭＯＳトランジスタＭ２を有する。前記第１のＭＯＳトランジスタＭ３及び前記第２のＭＯＳトランジスタＭ２のゲート長、ゲート幅、又はゲート長及びゲート幅双方のサイズが異なる。
【００３８】
また、図４に示すように、前記演算増幅器５は、差動増幅器の差動段となる第１のＭＯＳトランジスタＭ３及び第２のＭＯＳトランジスタＭ２と、カレントミラーを形成する第３のＭＯＳトランジスタＭ５及び第４のＭＯＳトランジスタＭ４とを有する。前記第１のＭＯＳトランジスタＭ３のドレインには前記第３のＭＯＳトランジスタＭ５のドレイン及びゲートと前記第４のＭＯＳトランジスタＭ４のゲートが接続される。前記第２のＭＯＳトランジスタＭ２のドレインには前記第４のＭＯＳトランジスタＭ４のドレインが接続される。前記第３のＭＯＳトランジスタＭ５及び前記第４のＭＯＳトランジスタＭ４のゲート長、ゲート幅、又はゲート長及びゲート幅双方のサイズが異なる。
【００３９】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の第１の実施形態による発光素子駆動回路の構成例を示す図である。
【図２】第１の実施形態の演算増幅器の構成例を示す回路図である。
【図３】第１の実施形態における出力電流対制御電圧の特性概略図である。
【図４】本発明の第２の実施形態による演算増幅器の構成例を示す回路図である。
【符号の説明】
【００４１】
１  制御電圧発生部
２  定電流出力部
３  スイッチング部
４  半導体レーザダイオード
５  演算増幅器
６、７  電流源
Ｍ１、Ｍ４、Ｍ５、Ｍ６  ＮＭＯＳトランジスタ
Ｍ２、Ｍ３  ＰＭＯＳトランジスタ
Ｒ１  抵抗
【図１】
2009177086.tif 000003
【図２】
2009177086.tif 000004
【図３】
2009177086.tif 000005
【図４】
2009177086.tif 000006