(57)【要約】【課題】性能の低下を伴うことなく動作電圧を低くすることができる。【解決手段】リッジ型の半導体発光素子は活性層１０４の上にクラッド層１０６と電極１１１とを順に有し、クラッド層１０６は上面にリッジ１０６ａを有している。第１誘電体膜１０８がクラッド層１０６の上面のうちリッジ１０６ａが形成されていない部分とリッジ１０６ａの側面とを覆い、第２誘電体膜１１０が第１誘電体膜１０８の上面における周縁部分を覆う。第２誘電体膜１１０のエッチングレートは、第１誘電体膜１０８のエッチングレートよりも速い。【選択図】図１
2009081373.tif 000002
【特許請求の範囲】
【請求項１】
活性層と、
前記活性層の上に設けられ、ストライプ状に突起したリッジを上面に有するクラッド層と、
前記クラッド層の上面のうち前記リッジが形成されていない部分と前記リッジの側面とを覆う第１誘電体膜と、
前記第１誘電体膜の上面における周縁部分を覆う第２誘電体膜と、
前記リッジの上に設けられた電極と
を備え、
前記第２誘電体膜のエッチングレートは、前記第１誘電体膜のエッチングレートよりも速い、半導体発光素子。
【請求項２】
請求項１に記載の半導体発光素子において、
前記リッジでは、突出する方向において幅が同一である、または、突出する方向に進むにつれて幅広である、半導体発光素子。
【請求項３】
請求項１に記載の半導体発光素子において、
前記第１誘電体膜には水素が含まれており、
前記第１誘電体膜における水素濃度は、前記リッジが突出する方向に進むにつれて高くなる、半導体発光素子。
【請求項４】
請求項１に記載の半導体発光素子において、
前記光導波路部の上面に設けられたコンタクト層をさらに備え、
前記電極は、前記コンタクト層を覆っている、半導体発光素子。
【請求項５】
活性層と、
前記活性層の上に設けられ、ストライプ状に突起したリッジを上面に有するクラッド層と、
前記リッジと、前記リッジの側面を覆う誘電体膜とを有するリッジ部と、
前記リッジの上に設けられた電極と
を備え、
前記リッジ部では、リッジが突出する方向に進むにつれて幅狭である、半導体発光素子。
【請求項６】
活性層の上に、ストライプ状に突起したリッジを上面に有するクラッド層を形成する工程（ａ）と、
前記クラッド層の上面に第１誘電体膜を設ける工程（ｂ）と、
外形が逆メサ形状となるように、前記第１誘電体膜の上に前記第１誘電体膜よりもエッチングレートの速い第２誘電体膜を設ける工程（ｃ）と、
前記第２誘電体膜のうち前記リッジ上面の上に設けられた部分が露出するように、開口が形成されたレジストを前記第２誘電体膜の上に設ける工程（ｄ）と、
前記レジストをマスクとしてエッチングを行い、前記リッジの上面を前記第１誘電体膜および前記第２誘電体膜から露出させる工程（ｅ）と、
電極材料を前記レジストの前記開口から蒸着させて、前記リッジの上面を覆うように電極を設ける工程（ｆ）と、
を備えている、半導体発光素子の製造方法。
【請求項７】
請求項６に記載の半導体発光素子の製造方法において、
前記工程（ｅ）では、前記第１誘電体膜のうち前記リッジの側面を覆う部分と前記リッジとを有するリッジ部が前記リッジの突出する方向に進むにつれて幅狭となるように、前記第１誘電体膜を除去する、半導体発光素子の製造方法。
【請求項８】
請求項６または７に記載の半導体発光素子の製造方法において、
前記工程（ｄ）で用いるレジストに形成された開口の大きさは、前記リッジの上面の大きさと同一である、半導体発光素子の製造方法。
【請求項９】
請求項６から８の何れか１つに記載の半導体発光素子の製造方法において、
前記第１誘電体膜および前記第２誘電体膜として同一材質からなる膜を用い、
前記工程（ｂ）と前記工程（ｃ）との間において、前記工程（ｂ）で形成された積層体を加熱して前記第１誘電体膜のエッチングレートを遅くする、半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子に関し、特に半導体発光素子における光導波路の形成方法に関する。
【背景技術】
【０００２】
GaN 系半導体を主材料とする青紫色半導体レーザは、次世代光ディスクシステムの光源として必要不可欠である。半導体レーザを効率的に作製する際には、光を閉じ込めて共振器内を往復させる光導波路の形成工程が重要な工程のひとつである。これまでに製品化されている青紫色レーザのほとんどでは、リッジ型の導波路構造である。
【０００３】
例えば特許文献１に公開されている半導体レーザの構成を図９に示す。このような半導体レーザは以下に示す方法に従って作製され、また、リッジの形成にはドライエッチングが用いられる。
【０００４】
すなわち、まず、サファイア基板２０１の上に、ＧａＮ層（下地層）２０２、保護膜２０３、窒化物半導体基板２０４、ｎ側コンタクト層２０５、ｎ側クラッド層２０６、ｎ側光ガイド層２０７、活性層２０８、ｐ側光ガイド層２０９およびｐ側クラッド層２１０を順に形成する。
【０００５】
次に、ｐ側クラッド層２１０の上にストライプ状のマスク（例えばSiO2膜）を形成する。その後、ドライエッチングによってｐ側クラッド層２１０の一部分を所望の深さにエッチングして、ｐ側クラッド層２１０の上面にストライプ状のリッジを形成する。このとき、リッジが順メサとなるように（リッジを正面から見たときに上辺が下辺よりも短い台形状となるように）、ドライエッチングの条件を選択する。
【０００６】
続いて、リッジの側面の一部または全部とｐ側クラッド層２１０の上面のうちリッジが形成されていない部分とを覆うように、誘電体膜２１１を形成する。誘電体膜２１１には、ZrO2またはSiO2などのように、屈折率がおよそ1.5〜2.0である材料を選択する。このとき、スパッタ法または蒸着法などの堆積法を用いて誘電体膜２１１を形成することが好ましい。堆積法を用いて誘電体膜２１１を形成すると、誘電体膜２１１の外形を順メサ形状に維持することができる。
【０００７】
その後、リッジの上面にｐ側コンタクト層２１２を形成し、誘電体膜２１１とｐ側コンタクト層２１２とを覆うようにｐ側電極２１３を形成する。また、ｎ側コンタクト層２０５の上にはｎ側電極２１４を形成する。これにより、図９に示す半導体レーザを作製することができる。
【特許文献１】特開２０００−４０６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、半導体発光素子の動作電圧を考えた場合、ｐ側オーミック電極とｐ側半導体層（例えば、ｐ側コンタクト層またはｐ側クラッド層）との界面での電圧降下を避けることが好ましい。この界面では、できる限りコンタクト抵抗を低くし、かつ電極の接触面積（ｐ側オーミック電極と上記ｐ側半導体層との接触面積）を大きくすることが望ましい。
【０００９】
コンタクト抵抗の大きさは、上記ｐ側半導体層の材料および上記ｐ側半導体層における不純物濃度、ｐ側オーミック電極の材料・シンター温度などによって決まる。そのため、プロセス設計者は、コンタクト抵抗の大きさが最小となるように、上記ｐ側半導体層およびｐ側オーミック電極を設計することができる。
【００１０】
しかし、プロセス設計者は、電極の接触面積の大きさを自由に決定することができない。なぜならば、リッジの下面における幅は導波路を伝搬する光の横モードで決まるからである。
【００１１】
一般に、光ディスク装置の光源としての半導体レーザでは、光の導波モードは、単一横モードであることが求められている。そのため、１次モード以上の高次モードでの光の伝搬が抑制されるように、リッジの下面における幅を設定する必要がある。よって、リッジの下面における幅は、1.5〜2.0μm程度となる。なお、リッジの下面における幅は、光の波長または誘電体膜の屈折率などによって変化するが、実用に供される青紫色レーザの場合では1.5〜2.0μm程度である。
【００１２】
また、リッジが順メサ形状の場合、リッジの上面における幅はリッジの下面における幅よりも短くなる。これにより、リッジの上面における幅を大きくすることが難しいので、電極の接触面積を大きくすることが難しい。
【００１３】
そこで、リッジの斜面が垂直に近づければ、あるいはリッジの形状が逆メサ形状であればリッジの上面における幅を大きくすることができる。よって、電極の接触面積の拡大を図ることができる。ところが、リッジの斜面が垂直であったりまたはリッジの形状が逆メサ形状であれば、リッジの斜面上に形成された電極が薄くなって、リッジ近傍で途切れて不連続となる場合またはリッジ近傍で誘電体膜と電極との間に空間が生じる場合がある。その結果、電極を安定に形成することが難しくなり、半導体発光素子の信頼性を低下させてしまう。
【００１４】
以上をまとめると、半導体発光素子の動作電圧を低くするためには、リッジ上部の幅をできるだけ大きくすることが好ましい。しかし、リッジ上部の幅を広げると、リッジ下部の幅はデバイス設計で決められてしまうために、リッジ斜面が垂直に近づき、さらにはリッジが逆メサ形状となってしまいリッジの斜面上に形成された電極が途切れてしまう場合または誘電体膜と電極との間に空間が生じる場合があり、半導体発光素子の信頼性が低下する虞がある。
【００１５】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、性能の低下を伴うことなく動作電圧を低くすることができることにある。
【課題を解決するための手段】
【００１６】
本発明の半導体発光素子は、活性層と、クラッド層と、第１誘電体膜と、第２誘電体膜と、電極とを備えている。クラッド層は、活性層の上に設けられ、ストライプ状に突起したリッジを上面に有する。第１誘電体膜は、クラッド層の上面のうちリッジが形成されていない部分とリッジの側面とを覆う。第２誘電体膜は、第１誘電体膜の上面における周縁部分を覆う。電極は、リッジの上に設けられている。第２誘電体膜のエッチングレートは、第１誘電体膜のエッチングレートよりも速い。
【００１７】
別の言い方をすると、本発明の半導体発光素子は、活性層と、クラッド層と、リッジ部と、電極とを備えている。クラッド層は、活性層の上に設けられ、ストライプ状に突起したリッジを上面に有する。リッジ部は、リッジと、リッジの側面を覆う誘電体膜とを有する。誘電体膜は、クラッド層の上面のうちリッジが形成されていない部分とリッジの側面とを覆う。第２誘電体膜は、第１誘電体膜の上面における周縁部分を覆う。電極は、リッジの上に設けられている。リッジ部では、リッジが突出する方向に進むにつれて幅狭である。
【００１８】
本発明の半導体発光素子では、リッジでは、突出する方向において幅が同一である、または、突出する方向に進むにつれて幅広であることが好ましい。
【００１９】
本発明の半導体発光素子では、第１誘電体膜には水素が含まれており、第１誘電体膜における水素濃度はリッジが突出する方向に進むにつれて高くなることが好ましい。
【００２０】
本発明の半導体発光素子では、光導波路部の上面に設けられたコンタクト層をさらに備え、電極はコンタクト層を覆っていてもよい。
【００２１】
本発明の半導体発光素子の製造方法は、
活性層の上に、ストライプ状に突起したリッジを上面に有するクラッド層を形成する工程（ａ）と、
クラッド層の上面に第１誘電体膜を設ける工程（ｂ）と、
外形が逆メサ形状となるように、第１誘電体膜の上に第１誘電体膜よりもエッチングレートの速い第２誘電体膜を設ける工程（ｃ）と、
第２誘電体膜のうちリッジの上面の上に設けられた部分が露出するように、開口が形成されたレジストを第２誘電体膜の上に設ける工程（ｄ）と、
レジストをマスクとしてエッチングを行い、リッジの上面を第１誘電体膜および第２誘電体膜から露出させる工程（ｅ）と、
電極材料を前記レジストの開口から蒸着させて、リッジの上面を覆うように電極を設ける工程（ｆ）とを備えている。
【００２２】
本実施形態にかかる半導体発光素子の製造方法では、工程（ｅ）では、第１誘電体膜のうちリッジの側面を覆う部分とリッジとを有するリッジ部がリッジの突出する方向に進むにつれて幅狭となるように、第１誘電体膜を除去することが好ましい。
【００２３】
本実施形態にかかる半導体発光素子の製造方法では、工程（ｄ）で用いるレジストに形成された開口の大きさは、リッジの上面の大きさと同一であることが好ましい。
【００２４】
本実施形態にかかる半導体発光素子の製造方法では、第１誘電体膜および第２誘電体膜として同一材質からなる膜を用い、工程（ｂ）と工程（ｃ）との間において、工程（ｂ）で形成された積層体を加熱して第１誘電体膜のエッチングレートを遅くすることが好ましい。
【発明の効果】
【００２５】
本発明によれば、性能の低下を伴うことなく動作電圧を低くすることができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下に示す実施形態に限定されない。
【００２７】
《発明の実施形態１》
図１は実施形態１にかかる半導体発光素子の断面図である。本実施形態にかかる半導体発光素子はリッジ型の半導体発光素子である。
【００２８】
基板（例えばn型のGaN基板）１０１の上に、ｎ型クラッド層（例えば厚さ2.5μmのn-AlxGa1-xN（x=0.03）層）１０２、ｎ型光ガイド層（例えば厚さ0.1μmのn-AlxGa1-xN（x=0.003）層）１０３、活性層（例えば厚さ8nmのInyGa1-yN（y=0.02）の障壁層と厚さ3nmのInyGa1-yN（y=0.08）の井戸層とからなる多重量子井戸活性層）１０４、ｐ型光ガイド層（例えば厚さ0.1μmのp-GaN層）１０５、および、ｐ型クラッド層（例えば厚さ0.5μmのp- AlxGa1-xN（x=0.03）層；クラッド層）１０６が順に積層されている。ｐ型クラッド層１０６は、ストライプ状に突起したリッジ１０６ａを上面に有している。リッジ１０６ａの上面には、コンタクト抵抗の低減を目的として、ｐ型コンタクト層（例えば厚さ60nmのp-GaN層；コンタクト層）１０７を設けることができる。
【００２９】
ｐ型クラッド層１０６の上面のうちリッジ１０６ａが形成されていない部分とリッジ１０６ａの側面とには、第１誘電体膜（本実施形態ではSiO2膜）１０８が設けられており、第１誘電体膜１０８の周縁部分には、第２誘電体膜（本実施形態ではSiO2膜）１１０が設けられている。リッジ１０６ａとｐ型コンタクト層１０７と第１誘電体膜１０８のうちリッジ１０６ａの側面を覆う部分１０８ａとが、リッジ部１０９を構成している。リッジ１０６ａでは、突出方向において幅は略同一であるが、リッジ部１０９では、リッジ１０６ａの突出方向に進むにつれて幅狭である。
【００３０】
ｐ型コンタクト層１０７の上にはｐ型オーミック電極（例えばPd層とPt層との積層体；電極）１１１が設けられており、ｐ型オーミック電極１１１の上にはｐ型パッド電極（例えばTi層とPt層とAu層との積層体）１１２が設けられている。基板１０１の下面には、ｎ型オーミック電極（例えばTi層とPt層とAu層との積層体）１１３が設けられている。
【００３１】
図２（ａ）〜図４（ｃ）は、本実施形態にかかる半導体発光素子の製造方法を示す断面図である。
【００３２】
まず、基板１０１の上に、有機金属気相成長（MOCVD）法を用いて、ｎ型クラッド層１０２、ｎ型光ガイド層１０３、発光層１０４、ｐ型光ガイド層１０５、ｐ型クラッド層１０６、および、ｐ型コンタクト層１０７を順に積層する。その後、図２（ａ）に示すように、反応性イオンエッチング（RIE；Reactive Ion Etching）法を用いてｐ型コンタクト層１０７の上にストライプ状のマスク（例えばSiO2膜）１２１を形成する。このとき、ストライプ状のマスク１２１の幅は例えば1.5μmであることが好ましい。
【００３３】
つぎに、誘導結合型ドライエッチング装置に図２（ａ）に示す積層体を入れ、Cl2ガスを用いてストライプ状のマスク１２１をマスクとしてｐ型コンタクト層１０７およびｐ型クラッド層１０６の一部分をエッチングする。これにより、図２（ｂ）に示すように、ｐ型クラッド層１０６の上面にリッジ１０６ａが形成され、リッジ１０６ａの上面にｐ型コンタクト層１０７が形成される。このとき、リッジ１０６ａの突出する方向においてリッジ１０６ａ幅が同一となるように、また、リッジ１０６ａの高さが0.5μmとなるように、ドライエッチングを実施することが好ましい。このようにドライエッチングを行うと、リッジ１０６ａの上面をなるべく大きくすることができ、その結果、ｐ型コンタクト層１０７とｐ型オーミック電極１１１との接触面を大きくすることができる。
【００３４】
続いて、バッファードフッ酸(BHF；Buffered Hydrofluoric Acid)を用いて、ストライプ状のマスク１２１を除去する。
【００３５】
続いて、図２（ｄ）に示すように、熱CVD法を用いて、図２（ｂ）に示す積層体の上面に厚さ300nmの第１誘電体膜１０８を形成する。本実施形態では、第１誘電体膜１０８としてSiO2を用いるので、第１誘電体膜１０８を形成する際にモノシランSiH4を原料ガスとして用いる。よって、第１誘電体膜１０８には水素が混入される。前述のように水素はp型不純物を電気的に不活性な状態にしてしまうので、水素を第１誘電体膜１０８から取り除くことが好ましい。そこで、第１誘電体膜１０８を堆積させた後に、加熱工程を行う。加熱工程としては、例えばRapid Thermal Anneal (RTA)炉を用いて900℃に４分間加熱することが好ましい。
【００３６】
この加熱工程を行うと、以下に示す３つの効果を得ることができる。
【００３７】
一つ目の効果は、前述のように、第１誘電体膜１０８中の水素濃度を低下させることができ、その結果、デバイス動作中に水素がｐ型コンタクト層１０７またはｐ型クラッド層１０６に混入することを抑制することができる，ということである。これにより、後述のように、動作電圧の経時変化を抑制することができる。
【００３８】
二つ目の効果は、第１誘電体膜１０８のウエットエッチングのエッチングレートを遅くすることができる，ということである。SiO2膜を堆積した後に高温の熱処理を行なうと、BHFによるウェットエッチング時のSiO2膜のエッチングレートを大幅に低下させることができる，ということは良く知られている。上述のように、例えばRapid Thermal Anneal (RTA)炉を用いて900℃に加熱し900℃で４分間保持すると、SiO2のエッチングレートを約半分に低下させることができる。このように第１誘電体膜１０８のエッチングレートが遅くなれば、後述のようにリッジ１０６ａとｐ型コンタクト層１０７と第１誘電体膜１０８のうちリッジ１０６ａの側面に設けられた部分１０８ａとで構成されるリッジ部１０９を順メサにすることができる。
【００３９】
三つ目の効果は、リッジ１０６ａを形成するためにドライエッチングを行うと図２（ａ）に示す積層体はドライエッチングによるダメージを受けるが、そのダメージを修復してドライエッチングを行う前の状態に戻すことができる，ということである。このように加熱したドライエッチングによるダメージを修復すると、ダメージを修復しない場合に比べて、ドライエッチングにより形成された表面を流れるリーク電流を1/1000程度に減ずることができる。
【００４０】
また、加熱工程における加熱温度は650℃以上900℃以下であることが望ましい。加熱温度が650℃を下回ると、第１誘電体膜１０８膜から脱離した水素がｐ型クラッド層１０６またはｐ型コンタクト層１０７に残留するので、素子の動作電圧の経時変化を抑制できず、好ましくない。逆に、加熱温度が900℃を超えると、ｐ型コンタクト層におけるｐ型不純物(Mg)濃度のプロファイルが変化してp-コンタクト抵抗の上昇を招くので、好ましくない。
【００４１】
加熱時間に関しても同様のことが言える。すなわち、加熱時間が短すぎると、第１誘電体膜１０８から脱離した水素がｐ型クラッド層１０６またはｐ型コンタクト層１０７に残留するので、好ましくない。一方、加熱時間が長すぎると、ｐ型コンタクト層におけるｐ型不純物(Mg)濃度のプロファイルが変化してp-コンタクト抵抗の上昇を招くので、好ましくない。加熱温度が900℃であれば、加熱時間は1分以上8分以下であることが望ましい。
【００４２】
続いて、図３（ａ）に示すように、熱CVD法を用いて厚さ100nmの第２誘電体膜（SiO2膜）１１０を第１誘電体膜１０８の上に堆積させる。その後、図３（ｂ）に示すように、第２誘電体膜１１０の上にレジスト１２２を設ける。このとき、レジスト１２２のうちｐ型コンタクト層１０７の上に位置する部分には開口１２２ａを形成する。この開口１２２ａの幅はｐ型コンタクト層１０７の上面における幅と同程度であることが好ましく、その理由については後述する。
【００４３】
続いて、BHFを用いたウェットエッチングによって、図３（ｃ）に示すように第１誘電体膜１０８および第２誘電体膜１１０に開口を形成する（第１誘電体膜１０８および第２誘電体膜１１０の一部分を除去してｐ型コンタクト層の上面を露出させる）。図５には、このウエットエッチングを行った後のＳＥＭ（scanning electron microscope）写真を示す。
【００４４】
図５に示す傾斜角θは 85°である。図５に示すように、ウエットエッチングを行うと、リッジ１０６ａでは突出する方向において幅が同一であるのに対し、リッジ部１０９は順メサであることがわかる。図５中における点線はウエットエッチングを行う前の第２誘電体膜１１０の表面を示しているが、ウエットエッチングを行う前ではリッジ部１０９は逆メサであることがわかる。通常のウェットエッチングを行うとリッジ部１０９はウエットエッチングを行う前の形状を維持するが、本実施形態におけるウエットエッチングを行うとリッジ部１０９の形状を逆メサから順メサに変えることができる。その理由は、次のような考察により理解できる。
【００４５】
図６（ａ）〜（ｅ）は、本実施形態における第１誘電体膜１０８および第２誘電体膜１１０に開口が形成される様子を再現したシミュレーションの結果である。
【００４６】
傾斜角θがほぼ９０度であるリッジ１０６ａの上に、第１誘電体膜１０８および第２誘電体膜１１０を順に形成すると、第２誘電体膜１１０の外形は逆メサ形状となる。この第２誘電体膜１１０の上に、開口１２２ａが形成されたレジスト１２２を設ける。（図６（ａ））。
【００４７】
その後、BHFを用いて等方性のウェットエッチングを行なう。このとき、第２誘電体膜１１０のエッチング速度は第１誘電体膜１０８のエッチング速度よりも速いため、第２誘電体膜１１０にはサイドエッチングが進行する（図６（ｂ））。そのため、第２誘電体膜１１０の角はエッチングにより除去され、第２誘電体膜１１０の角が存在していた部分にはエッチャントが溜まる（図６（ｃ））。これにより、第１誘電体膜１０８の角の部分において等方的なエッチングが進行して、リッジ部１０９が逆メサ形状から順メサ形状に変化する（図６（ｄ））。
【００４８】
最終的にｐ型コンタクト層の上面が露出した時点では、リッジ部１０９の形状は図６（ｅ）に示すように順メサ形状となる。本実施形態のように加熱により第１誘電体膜１０８のエッチング速度を遅くすると、エッチング速度の比は第１誘電体膜１０８と第２誘電体膜１１０とでは１：２程度となるが、実用的には最低でもこの程度の比率であることが望ましい。これよりも小さなエッチング速度比であれば、すなわち第１誘電体膜１０８と第２誘電体膜１１０とでエッチング速度の差が小さければ、第２誘電体膜１１０のサイドにおけるエッチングが十分に進行しないので、リッジ部１０９の形状を順メサとすることが難しい。
【００４９】
一方、図７（ａ）〜（ｅ）には第２誘電体膜１１０を形成せずに第１誘電体膜１０８のみを形成した場合に、第１誘電体膜１０８に開口が形成される様子を再現したシミュレーションの結果である。この場合、図７（ａ）〜図７（ｄ）に示すように、レジスト１２２の開口１２２ａからエッチングが等方的に進行するだけである。したがって、エッチングが終了しても、リッジ部１０９の逆メサ形状は解消されない。ｐ型コンタクト層の上面が露出した時点においても、図７（ｅ）に示すように、リッジ部１０９は逆メサ形状である。
【００５０】
このように、本実施形態では、ｐ型コンタクト層１０７の上に第１誘電体膜１０８を形成し、第１誘電体膜１０８の上に第１誘電体膜１０８よりもエッチング速度の速い第２誘電体膜１１０を形成し、第２誘電体膜１１０の形状を逆メサ形状とする。このような第２誘電体膜１１０の上にレジスト１２２を設けてウエットエッチングを行うと、第２誘電体膜１１０に対してサイドエッチングが進行して第２誘電体膜１１０の角が存在していた部分にエッチャントが留まるので、この部分において等方的にエッチングが進行する。その結果、第１誘電体膜１０８の角も除去され、リッジ部１０９は順メサとなる。
【００５１】
さて、図３（ｃ）に戻って半導体発光素子の製造工程の説明を述べる。図３（ｃ）では、上述のようにウェットエッチングを行う。これにより、第１誘電体膜１０８および第２誘電体膜１１０には開口が形成される。具体的には、第１誘電体膜１０８のうちｐ型コンタクト層１０７の上に設けられた部分が除去され、リッジ部１０９が順メサ形状となるように第１誘電体膜１０８のうちリッジ１０６ａの側面を覆うように設けられた部分が除去される。また、第２誘電体膜１１０のうちｐ型コンタクト層１０７の上に設けられた部分と、第２誘電体膜１１０のうちｐ型コンタクト層１０７の上面を囲むように設けられた部分とが除去される。
【００５２】
その後、図４（ａ）に示す積層体の上側からPd/Ptを蒸着させる。これにより、ｐ型コンタクト層１０７を覆うようにｐ型オーミック電極１１１を形成することができる。なお、Pd膜の膜厚が例えば40nmとなりPt膜の膜厚が例えば35nmとなるように、Pd/Ptを蒸着させることが好ましい。
【００５３】
ここで、ウエットエッチングを行った後では、図５中の丸で囲った部分に示すように、レジスト１２２が第１誘電体膜１０８に対してひさし状になっている。そのため、図４（ａ）に示す積層体の上側から蒸着を行うと、図５中の丸で囲った部分においてPd/Pt膜は途切れてしまう。しかし、蒸着後にレジスト除去を行なえば、Pd/Pt膜のうちｐ型コンタクト層１０７を覆っていない部分がレジスト１２２とともに除去され、図４（ｂ）に示す状態となる。これにより、途切れることなくｐ型オーミック電極１１１を設けることができる。
【００５４】
また、上述のように、レジスト１２２の開口１２２ａの幅は、ｐ型コンタクト層１０７の上面における幅と同一であることが望ましい。レジスト１２２の開口１２２ａの幅が狭すぎると、ｐ型コンタクト層１０７の上面の一部分にしかｐ型オーミック電極１１１を形成できなくなるので、好ましくない。レジスト１２２の開口１２２ａ幅の値は、電極の蒸着装置における蒸着材料の入射角、レジスト１２２の厚さ、第１誘電体膜１０８および第２誘電体膜１１０のうちｐ型コンタクト層１０７の上に設けられた部分の厚み（レジスト１２２の開口１２２ａの下端からｐ型コンタクト層１０７の上面までの距離）の三者の大きさで幾何学的に決定される。たとえば極端な例として、ｐ型オーミック電極１１１の蒸着を法線蒸着で行う場合、レジスト１２２の開口１２２ａの幅は、ｐ型コンタクト層１０７の上面における幅よりも大きくしなければならない。逆に、レジスト１２２の開口１２２ａの幅が第２誘電体膜１１０に形成される開口よりも広い場合には、ウエットエッチングにおいてｐ型クラッド層１０６の上面のうちリッジ１０６ａが設けられていない部分の上に設けられた第１誘電体膜１０８も除去される虞がある。レジスト１２２の開口１２２ａの幅をこのように広くすると、ウエットエッチングを行ってリッジ部１０９を順メサ形状にしようという本発明の趣旨から外れてしまう。よって、レジスト１２２の開口１２２ａの幅をこのように広くすることは、避けることが好ましい。
【００５５】
一般的なプラネタリ式基板取り付け台を用いた電子ビーム（EB）蒸着装置を使用してｐ型オーミック電極１１１の蒸着を行った場合には、基板表面からみて蒸着材料の入射角がもっとも傾いた場合であってもその入射角は45°程度である。この場合には、レジスト１２２の開口１２２ａの幅は、実用的な値として、（ｐ型コンタクト層１０７の上面における幅）±0.2μmとすることが好ましい。その理由としては、以下に示すことが考えられる。レジスト１２２を塗布する際にマスクずれ等に起因してレジスト１２２の開口１２２ａの端がリッジ１０６ａの上面における端よりも0.2μm内側となった場合を考える。この場合、蒸着材料の入射角は45°であり、第１誘電体膜１０８および第２誘電体膜１１０の厚さの合計（すなわちレジスト１２２の開口１２２ａの下端からｐ型コンタクト層１０７の上面までの距離）が0.4μmであれば、レジスト１２２の開口１２２ａの端から0.4μm外側までｐ型オーミック電極１１１を形成することができる。このように、レジスト１２２の開口１２２ａの幅がリッジ１０６ａの上面における幅±0.2μmであれば、リッジ部１０９の上側を覆うようにｐ型オーミック電極１１１を形成することができる。
【００５６】
その後、図４（ｂ）に示す積層体の上面を覆うようにTi（50nm）/Pt（35nm）/Au（50nm）/Ti(50nm)/Au(10μm)（括弧内の数値は何れも好ましい膜厚の値である）からなるｐ型パッド電極１１２を形成する。（図４（ｃ））。このとき、図４（ｂ）に示すように、リッジ部１０９およびｐ型オーミック電極１１１は逆メサではない。このようにｐ型パッド電極１１２を形成する前においてリッジ部１０９およびｐ型オーミック電極１１１が逆メサでなければ、途切れることなく、また、ｐ型オーミック電極１１１または第１誘電体膜１０８などと隙間を設けることなくｐ型パッド電極１１２を形成することができる。
【００５７】
続いて、図４（ｃ）に示す積層体の裏面を研削および研磨して、基板１０１の厚みを100μm程度にする。そして、研磨面にTi（5nm）/Pt（100nm）/Au（1μm）（括弧内の数値は何れも好ましい膜厚の値である）からなるｎ型オーミック電極１１３を形成する。これにより、図１に示す半導体発光素子を作製することができる。
【００５８】
その後、図１に示す半導体発光素子を短冊状のレーザバーにへき開する一次へき開工程、反射率制御および端面保護の目的で一次へき開面（共振器端面）にコーティングを行う端面コーティング工程、レーザバーを個々のチップに分離する二次へき開工程、および、チップをパッケージングするパッケージ工程を経て、レーザ素子が完成する。
【００５９】
本実施形態にかかる半導体発光素子では、突出方向におけるリッジ１０６ａの幅はほぼ同一であるので、リッジ１０６ａの下面における幅が1.5μmであるのに対して、リッジ１０６ａの上面における幅が1.4μmである。ｐ型オーミック電極１１１とｐ型コンタクト層１０７との接触面積をできる限り大きくするためには、リッジ１０６ａの上面における幅はできるだけ大きな方が望ましい。リッジ１０６ａの上面における幅は、リッジ１０６ａの下面における幅と同一であっても構わないし、技術的に可能であればリッジ１０６ａの下面における幅よりも大きいことが好ましい（リッジ１０６ａが逆メサであることが好ましい）。理論的には、図５に示すリッジ傾斜角θが105°程度であれば、第１誘電体膜１０８の側面の傾斜角を９０度以下にすると、リッジ１０６ａを順メサ形状にすることができる。
【００６０】
（比較の形態）
本願発明者らは、上記実施形態１にかかる半導体発光素子が奏する効果を明確にするために、上記実施形態１にかかる半導体発光素子と以下に示す第１および第２の比較の形態にかかる半導体発光素子とを作製して検討した。
【００６１】
第１の比較の形態にかかる半導体発光素子では、リッジが順メサであり、第２誘電体膜を備えることなく第１誘電体膜のみを備えており、第１誘電体膜を形成した後に加熱を行わなかった。リッジでは、下面における幅が1.5μmであり、上面における幅が1.1μmであった。
【００６２】
第２の比較の形態にかかる半導体発光素子では、リッジが順メサであり、上記実施形態１と同様に第１および第２誘電体膜を備えているとともに第１誘電体膜を形成したのちに加熱した。リッジでは、第１の比較の形態と同じく、下面における幅が1.5μmであり、上面における幅が1.1μmであった。
【００６３】
上記実施形態にかかる半導体発光素子を第１および第２の比較の形態にかかる半導体発光素子と比較したところ、上記実施形態にかかる半導体発光素子では、第１の比較の形態にかかる半導体発光素子に比べて50mA通電時の動作電圧を約0.5V低減でき、第２の比較の形態にかかる半導体発光素子に比べて50mA通電時の動作電圧を約0.2V低減できた。第１の比較の形態にかかる半導体発光素子と第２の比較の形態にかかる半導体発光素子との動作電圧の違いは、約0.3Vであり、1000時間通電後には0.5Vに増大した。すなわち、第１の比較の形態にかかる半導体発光素子における動作電圧が約0.2V増大した。
【００６４】
このような現象は、リッジ部を構成するｐ型クラッド層およびｐ型コンタクト層中の水素濃度の違いを反映していると考えられる。すなわち、熱CVD法を用いてSiO2膜を形成すると、そのSiO2膜中には、原料となるSiH4ガスから分離した水素が多量に含まれている。そのため、SiO2膜そのものが水素源となって、ｐ型クラッド層またはｐ型コンタクト層を電気的に不活性化したものと推察される。上記実施形態１における半導体発光素子の誘電体膜中の水素濃度を測定したところ、誘電体膜の厚み方向における水素濃度は、表面側のSiO2膜（第２誘電体膜）で高く、基板側のSiO2膜（第１誘電体膜）で低くなっていることがわかった。熱処理により第１誘電体膜から水素を除去すると、動作電圧の経時変化を抑制する効果があると考えられる。
【００６５】
本実施形態にかかる半導体発光素子と第２の比較の形態にかかる半導体発光素子との比較では、ｐ型コンタクト層とｐ型オーミック電極との接触面積の差が反映されているものと考えられる。リッジの上面における幅が1.1μmから1.4μmに拡大したことにより、ｐ型コンタクト層とｐ型オーミック電極との界面における電圧降下を低減できたものと考えられる。
【００６６】
以上述べてきたように、本実施形態では、リッジ型の半導体発光素子の動作電圧を低減させて、かつその経時変化を抑制することができる。
【００６７】
また、同一のエッチャント(BHF)を用いて２つの誘電体膜を除去することができる。その上、第１誘電体膜１０８および第２誘電体膜１１０に開口を形成するためのレジスト１２２をｐ型オーミック電極１１１のリフトオフマスクとして利用することができるので、レジスト形成工程を一回行うと第１誘電体膜１０８および第２誘電体膜１１０への開口の形成とｐ型オーミック電極１１１の形成との両方を行うことができる。よって、半導体発光素子の製造コストを低減させることができる。
【００６８】
《発明の実施形態２》
上記実施形態１では、第１誘電体膜１０８と第２誘電体膜１１０とを同一の材質からなっている。しかし、第１誘電体膜１０８と第２誘電体膜１１０とが同一の材質でなくてもよく、実施形態２では、第１誘電体膜１０８と第２誘電体膜１１０とが相異なる材質からなっている。
【００６９】
例えばプラズマCVD（P-CVD）を用いて成膜したSiNは、フッ酸系エッチャントを用いてエッチング可能であることが多い。SiNのエッチングレートは成膜条件に大きく依存するが、本願発明者らが行った実験範囲では、SiNのエッチングレートはSiO2のエッチングレートの約1/4であったので、本願発明者らは、第１誘電体膜１０８としてSiN膜を用い第２誘電体膜１１０としてSiO2膜を用いることも可能であると考えている。第１誘電体膜１０８の材質と第２誘電体膜１１０の材質としては上記以外の組み合わせでも可能であると考えられるが、第１誘電体膜１０８および第２誘電体膜１１０が同一のエッチャントに溶解する場合に限られる。本実施形態では、上述のように、第１誘電体膜１０８としてSiN膜を用い、第２誘電体膜１１０としてSiO2膜を用いた場合について述べる。
【００７０】
第１誘電体膜１０８にSiN膜を用い第２誘電体膜１１０にSiO2膜を用いた場合、そのエッチングレート比は1:4となって、上記実施形態１で述べた場合にくらべてエッチングレート差は大きくなる。ウェットエッチングにより第１誘電体膜１０８および第２誘電体膜１１０に開口を形成した後にリッジ部１０９の形状を順メサとするためには、それぞれの誘電体膜の厚さを調整する必要がある。
【００７１】
図８（ａ）および（ｂ）は、第１誘電体膜１０８および第２誘電体膜１１０に開口が形成される様子をシミュレーションしたＳＥＭ写真図である。図８（ａ）は、第１誘電体膜１０８の厚さを375nmとし第２誘電体膜１１０の厚さを25nmとした場合に、第１誘電体膜１０８および第２誘電体膜１１０に開口を形成した直後のＳＥＭ写真図である。一方、図８（ｂ）は、上記実施形態１と同じく第１誘電体膜１０８の厚さを300nmとし第２誘電体膜１１０の厚さを100nmとした場合に、第１誘電体膜１０８および第２誘電体膜１１０に開口を形成した直後のＳＥＭ写真図である。
【００７２】
図８（ａ）では、リッジ部１０９の形状は段差の少ない順メサ形状であるのに対して、図８（ｂ）では、リッジ部１０９の下面付近における第１誘電体膜１０８が薄くなり、第１誘電体膜１０８と第２誘電体膜１１０との間に大きな段差が発生する。これは、第１誘電体膜１０８のエッチングレートが遅いために、ｐ型コンタクト層１０７の上に開口が形成されるまでに長い時間を要するからであると考えられる。その間に、第２誘電体膜１１０のサイドエッチングが進行して、大きな段差が発生する。この結果から、第１誘電体膜１０８と第２誘電体膜１１０との間に大きなエッチングレート差があるときには、できるかぎり、第２誘電体膜１１０を薄くして段差を小さくすることが好ましい。本願発明者らは、第１誘電体膜１０８としてSiN膜を用い第２誘電体膜１１０としてSiO2膜を用いた場合には、第１誘電体膜１０８の厚さを375nmとし第２誘電体膜１１０の厚さを25nmとすることが好ましい，と考えている。このように第２誘電体膜１１０の厚さを25nmとした理由は、ｐ型パッド電極１１２として用いるTi（50nm）/Pt（35nm）/Au（50nm）/Ti(50nm)/Au(10μm)の第１層であるTiの厚さが50nmであるからである。25nmの段差であれば厚さ50nmのTi層を段切れなく形成することができるからである。
【００７３】
第２誘電体膜１１０は薄いほうが望ましい。ただし、CVDにおける厚さの制御性から、第２誘電体膜１１０の厚さは10nm以上が実用的と考えられる。上記実施形態１に示したように、第２誘電体膜１１０の部分で急激な段差が生じない場合（図６のような場合）には、第２誘電体膜１１０は厚くてもかまわない。ただし、第２誘電体膜１１０のサイドエッチングの効果を充分生かしてリッジ部１０９を順メサにするためには、おおむね第２誘電体膜１１０の膜厚を第１誘電体膜１０８と第２誘電体膜１１０との総膜厚の1/3に程度に抑えることが望ましい。
【００７４】
ここで、第１誘電体膜１０８と第２誘電体膜１１０との総膜厚は、100nm以上であることが望ましい。誘電体膜が薄い場合、導波光の分布が誘電体膜を超えて電極側にまで拡がって導波損失となりうるからである。リッジ部１０９を順メサ形状とするためには、第１誘電体膜１０８と第２誘電体膜１１０との総膜厚は200nm以上とすることが好ましい。現実的には、第１誘電体膜１０８と第２誘電体膜１１０との総膜厚の上限は、リッジ１０６ａの高さの３倍程度すなわち1.5μm程度であることが好ましい。第１誘電体膜１０８と第２誘電体膜１１０との総膜厚の上限が1.5μm以上である場合には、リッジ１０６ａの上において誘電体膜を平坦に設けることが難しくなりウェットエッチングによる第１誘電体膜１０８および第２誘電体膜１１０への開口形成が困難となる虞がある。
【００７５】
本実施形態のように第１誘電体膜１０８にSiN膜を用い第２誘電体膜１１０にSiO2膜を用いた場合であっても、半導体発光素子の製造方法として上記実施形態１における製造方法を用いることができ、図２〜図４に示す方法を用いてリッジ部１０９を順メサ形状とすることができる。また、半導体発光素子のI-V特性は誘電体の屈折率とほとんど関係がないため、本実施形態では上記実施形態１とほぼ同じI-V特性をもつ半導体発光素子を得ることができる。
【００７６】
《その他の実施形態》
上記実施形態１および２において、半導体層などの材質および膜厚は一例にすぎず上記記載に限定されないということは言うまでもない。
【００７７】
また、上記実施形態１および２において、リッジの上面の上にｐ型コンタクト層が設けられているとしたが、このｐ型コンタクト層は設けられていなくても良い。ｐ型コンタクト層が設けられていない場合には、リッジの上面にはｐ型オーミック電極が設けられていればよい。
【産業上の利用可能性】
【００７８】
本発明の半導体発光素子は、光ディスク用の光源として有用である。
【図面の簡単な説明】
【００７９】
【図１】本発明の実施形態１にかかる半導体発光素子の構成を示す断面図である。
【図２】（ａ）〜（ｄ）は、本発明の実施形態１にかかる半導体発光素子の製造方法の一部分を示す工程断面図である。
【図３】（ａ）〜（ｃ）は、本発明の実施形態１にかかる半導体発光素子の製造方法の別の一部分を示す工程断面図である。
【図４】（ａ）〜（ｃ）は、本発明の実施形態１にかかる半導体発光素子の製造方法のまた別の一部分を示す工程断面図である。
【図５】本発明の実施形態１におけるウエットエッチングを行った後のリッジ部周辺の断面ＳＥＭ写真図である。
【図６】（ａ）〜（ｅ）は、本発明の実施形態１において第１および第２誘電体膜に開口が形成される様子をシミュレーションしたＳＥＭ写真図である。
【図７】（ａ）〜（ｅ）は、比較の形態において第１誘電体膜に開口が形成される様子をシミュレーションしたＳＥＭ写真図である。
【図８】（ａ）および（ｂ）は、本発明の実施形態２において第１および第２誘電体膜に開口が形成される様子をシミュレーションしたＳＥＭ写真図である。
【図９】従来の半導体発光素子の構成を示す断面図である。
【符号の説明】
【００８０】
１０１    基板
１０２    ｎ型クラッド層
１０３    ｎ型光ガイド層
１０４    活性層
１０５    ｐ型光ガイド層
１０６    ｐ型クラッド層（クラッド層）
１０６ａ    リッジ
１０７    ｐ型コンタクト層（コンタクト層）
１０８    第１誘電体膜
１０９    リッジ部
１１０    第２誘電体膜
１１１    ｐ型オーミック電極（電極）
１１２    ｐ型パッド電極
１１３    ｎ型オーミック電極
【図１】
2009081373.tif 000003
【図２】
2009081373.tif 000004
【図３】
2009081373.tif 000005
【図４】
2009081373.tif 000006
【図９】
2009081373.tif 000007
【図５】
2009081373.tif 000008
【図６】
2009081373.tif 000009
【図７】
2009081373.tif 000010
【図８】
2009081373.tif 000011