(57)【要約】【課題】２パターンテスト及び１パターンテストが可能であって、占有面積の増加を抑えながら、検査に要する時間を短くすることが可能な半導体集積回路を提供すること【解決手段】複数のセレクタと、複数のセレクタの各々に対応して設けられ、前記複数のセレクタそれぞれからの出力信号を受け付けるフリップフロップと、を有する半導体集積回路であって、フリップフロップは、マスターラッチと、スレイブラッチと、を有し、マスターラッチは、セレクタからの出力信号及びクロック信号の入力を受け付け、スレイブラッチは、マスターラッチからの出力信号、クロック信号、セット信号及びリセット信号の入力を受け付け、かつ、他のフリップフロップに対応するセレクタに信号を出力する。【選択図】  図１
2009063518.tif 000002
【特許請求の範囲】
【請求項１】
複数のセレクタと、
前記複数のセレクタの各々に対応して設けられ、前記複数のセレクタそれぞれからの出力信号を受け付けるフリップフロップと、を有する半導体集積回路であって、
前記フリップフロップは、マスターラッチと、スレイブラッチと、を有し、
前記マスターラッチは、前記セレクタからの出力信号及びクロック信号の入力を受け付け、
前記スレイブラッチは、前記マスターラッチからの出力信号、前記クロック信号、セット信号及びリセット信号の入力を受け付け、かつ、他のフリップフロップに対応する前記セレクタに信号を出力する半導体集積回路。
【請求項２】
前記複数のフリップフロップ及び複数のセレクタによりスキャンチェーンが形成される請求項１記載の半導体集積回路。
【請求項３】
前記セット信号及びリセット信号のうちいずれか一方の電圧値を変化させた場合、前記スレイブラッチの出力が所定の一定値となる請求項１記載の半導体集積回路。
【請求項４】
前記マスターラッチは、前記セット信号及びリセット信号のいずれかを受け付けない、または、前記セット信号若しくはリセット信号を無効化する請求項１記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路及び半導体集積回路の検査方法に関する。
【背景技術】
【０００２】
半導体集積回路は、半導体材料又は絶縁材料の表面又は半導体材料の内部にトランジスターその他の回路素子を配置し、電子回路の機能を有するように設計したものであり、パーソナルコンピュータや携帯電話などに用いられ、近年ますますその高機能化及び高集積化が求められてきている。
【０００３】
一方で、半導体集積回路は電子回路としての機能を発揮する必要から出荷する際の動作検査を欠かすことができず、通常の動作のための回路に加え、検査用の回路を設けることが通常行われている。
【０００４】
この動作検査に関する公知の技術として、例えば下記非特許文献１に、マスターラッチとスレイブラッチからなる複数のフリップフロップと、このフリップフロップに対応して設けられるセレクタと、を有する半導体集積回路であって、スレイブラッチの出力端子と他のフリップフロップに対応して設けられるセレクタの入力端子とが電気的に接続され、かつ、複数のフリップフロップを直列に接続しスキャンチェーンを形成させるというものがある。
【非特許文献１】ＷＯ２００６／０７７７４６
【発明の開示】
【発明が解決しようとする課題】
【０００５】
確かに上記記載の技術によると１パターンテスト及び２パターンテストを実施できる点において有用である。しかしながら、１パターン目のスキャンテスト信号及び２パターン目のスキャンテスト信号の双方を外部から入力せざるを得ず、検査に時間がかかってしまうといった課題がある。
【０００６】
そこで、本発明は、上記課題を鑑み、２パターンテスト及び１パターンテストが可能であって、占有面積の増加を抑えながら、検査に要する時間を短くすることが可能な半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明者らは、上記課題について鋭意検討を行なったところ、いわゆるユネイト関数に基づいて構成されるインバーターを用いない二線式論理回路においては、２パターンテストにおける１パターン目のテストパターンを全て０又は全て１に限定しても、限定しない場合と同等のテストを実施できる点に注目し、１パターン目を外部装置から与える必要なく回路内で生成できる半導体集積回路を設計した。
【０００８】
すなわち本発明に係る半導体集積回路は、第一の手段として、複数のセレクタと、この複数のセレクタの各々に対応して設けられ、セレクタの出力信号を受け付けるフリップフロップと、を有し、フリップフロップは、マスターラッチと、スレイブラッチと、を有し、マスターラッチは、セレクタからの出力信号、及びクロック信号の入力を受け付け、スレイブラッチは、マスターラッチからの出力信号、クロック信号、セット信号及びリセット信号の入力を受け付け、かつ、他のフリップフロップに対応するセレクタに信号を出力する。
【０００９】
なお、本手段において、限定されるわけではないが、複数のフリップフロップ及び複数のセレクタによりスキャンチェーンが形成されていることが好ましく、また、セット信号及びリセット信号のうちいずれか一方の電圧値を変化させた場合、スレイブラッチの出力が所定の一定値となるように構成されていることも好ましい。
【発明の効果】
【００１０】
以上、本発明によると、２パターンテスト及び１パターンテストが可能であって、占有面積の増加を抑えながら、検査に要する時間を短くすることが可能な半導体集積回路を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明を実施するための最良の形態について図面を用いて詳細に説明する。なお、本発明は多くの異なる形態による実施が可能であり、以下に示す実施形態にのみ限定されるものではない。
【００１２】
図１は、本実施形態に係る半導体集積回路１の機能ブロック図である。図１に示すとおり本実施形態に係る半導体集積回路１は、第一の（上流側の）論理回路ＣＫＴ１と、第二の（下流側の）論理回路ＣＫＴ２と、第一の論理回路ＣＫＴ１からの出力を受け付ける４つのセレクタＭＵＸ１〜４（以下、ＭＵＸ１を「第一のセレクタ」、ＭＵＸ２を「第二のセレクタ」、ＭＵＸ３を「第三のセレクタ」、ＭＵＸ４を「第四のセレクタ」ともいう。）と、この４つのセレクタＭＵＸ１〜４の各々に対応して設けられ、セレクタＭＵＸ１〜４のいずれかの出力信号を受け付け、その出力を第二の論理回路ＣＫＴ２に出力するフリップフロップＦＦ１〜４（以下、ＦＦ１を「第一のフリップフロップ」、ＦＦ２を「第二のフリップフロップ」、ＦＦ３を「第三のフリップフロップ」、ＦＦ４を「第四のフリップフロップ」ともいう。）を有している。本実施形態に係る半導体集積回路は複数のフリップフロップと複数のセレクタとでいわゆるスキャンチェーンを構成している。
【００１３】
本実施形態に係る半導体集積回路は、半導体材料若しくは絶縁材料の表面又は半導体材料内部にトランジスターその他の回路素子を形成し、電子回路として機能するように設計したものであり、回路配置以外は周知の構成を採用することができる。
【００１４】
本実施形態に係る第一及び第二の論理回路は、入力に基づき一定の出力を行なう回路部であり構成は限定されない。しかし検査対象となる第二の論理回路ＣＫＴ２としては、インバーターを用いない二線式論理回路であることは本発明の効果をより高める上で有用である。
【００１５】
本実施形態に係るセレクタＭＵＸ１〜４はそれぞれ二つの入力端子と一つの出力端子を有している。いずれのセレクタも入力端子の一方は第一の論理回路ＣＫＴ１と電気的に接続されており、第一の論理回路ＣＫＴ１からの出力信号を受け付けることができる。また複数のセレクタうち、第一のセレクタＭＵＸ１はスキャンテスト信号入力用端子を介して外部からのスキャンテスト信号ＳＣＩの入力を受け付けることができ、他のセレクタＭＵＸ２、ＭＵＸ３、ＭＵＸ４は、それぞれに対応するフリップフロップとは別のフリップフロップにおけるスレイブラッチＳＬ１、ＳＬ２、ＳＬ３の出力端子Ｑと電気的に接続されておりその出力を受け付けることができる。なお、本明細書において「端子」とは、電気的な接続をおこなうために設けた電流の出入り口を意味し、金具等が取り付けられている場合を含むのはもちろんであるが、金具等が取り付けられず単に導線によって構成されている場合も含む概念である。また本実施形態に係るセレクタＭＵＸ１〜４はクロック信号の入力を受けつけ、このクロック信号に応じて入力される二つの信号のうちいずれかを選択してマスターラッチに出力する。
【００１６】
本実施形態に係るフリップフロップＦＦ１〜４のそれぞれは、マスターラッチＭＬ（ＭＬ１〜４のいずれか）及びスレイブラッチＳＬ（ＳＬ１〜４のいずれか）を有している。
【００１７】
マスターラッチは、クロック信号ＣＬＫのタイミングに応じて上記セレクタからの出力信号を記憶することができる。またマスターラッチは二つの入力端子と一つの出力端子を有しており、二つの入力端子の一方（Ｄ端子）は、セレクタの出力端子と電気的に接続されており、セレクタからの入力を受け付けることができる。また二つの入力端子の他方（Ｇ端子）は、クロック信号入力端子と電気的に接続されており、クロック信号ＣＬＫの入力を受け付けることができる。またマスターラッチの出力端子（Ｑ端子）は下流側のスレイブラッチの入力端子（Ｄ端子）と電気的に接続されており、スレイブラッチに信号を出力することができる。マスターラッチの構成は、上記機能を実現できる限りにおいて限定されることなく周知の構成を採用することができるが、マスターラッチの構成の一例を図２に記載しておく。なお本実施形態において、マスターラッチのＧ端子に入力されるクロック信号とスレイブラッチのＧ端子に入力されるクロック信号は同時刻において反転したものとなっている。なお本実施形態にかかるマスターラッチは、セット信号及びリセット信号のいずれかを受け付けない構成となっているまたはセット信号及びリセット信号の少なくともいずれかを無効化する回路を有している。
【００１８】
スレイブラッチは、上記のとおりマスターラッチの出力信号をＤ端子から受け付け、クロック信号のタイミングに応じて記憶することができる。本実施形態に係るスレイブラッチは、四つの入力端子と一つの出力端子を有している。スレイブラッチの一つの入力端子であるＤ端子は、上記の通り、対応するマスターラッチのＱ端子と電気的に接続されており、マスターラッチからの出力信号を受け付ける。またスレイブラッチの一つの入力端子であるＧ端子は、クロック信号入力端子と電気的に接続されており、クロック信号ＣＬＫの入力を受け付けることができる。またスレイブラッチの一つの入力端子であるＳ端子は、セット信号入力端子に電気的に接続されており、セット信号ＳＥＴを受け付けることができる。またスレイブラッチの一つの入力端子であるＲ端子は、リセット信号入力端子に電気的に接続されており、リセット信号ＲＳＴを受け付けることができる。またスレイブラッチにおける出力端子であるＱ端子は下流側の第二の論理回路ＣＫＴ２に出力を行なうとともに、他のセレクタ又はスキャンテスト信号検出用端子ＳＣＯに接続される。本実施形態において、マスターラッチに入力されるクロック信号とスレイブラッチに入力されるクロック信号とは入力の際反転したものとなっている。図３に、本実施形態に係るスレイブラッチの回路図の一例を示す。本図で示すとおり、本実施形態に係るスレイブラッチはＲ端子及びＳ端子を有しており、Ｒ端子及びＳ端子に入力される信号の電圧値がオン状態である場合であって、クロック信号の電圧値ＣＬＫがオン状態であるときはＤ端子から入力される信号の電圧値を記憶し、出力する一方、クロック信号の電圧値ＣＬＫがオフ状態であるときはＤ端子から入力される値に関わらず、記憶した値を出力する。Ｒ端子に入力される信号の電圧値がオフ状態である場合は、Ｄ端子に入力される電圧値に関わらず０を記憶しＱ端子からこれを出力する。また、Ｓ端子に入力される電圧値がオフ状態である場合はＤ端子に入力される電圧値に関わらず１を記憶しＱ端子からこれを出力する。即ち、本実施形態はスレイブラッチの出力信号の電圧値を所定の一定値にするための端子及び回路部を有していることが特徴的である。なおこれに対し、マスターラッチは上記のとおり、セット信号及びリセット信号の少なくともいずれかの入力端子を有しておらず、セット信号及びリセット信号の少なくともいずれかを受け付けない構成となっている。この結果、セット信号及びリセット信号が変化したとき、マスターラッチの出力を変化させず、スレイブラッチの出力のみ所定の一定値とすることができる。
【００１９】
次に、本実施形態に係る半導体集積回路の検査（以下単に「本検査」という。）における動作について説明する。本検査は、さまざまな時点で行うことができるが、半導体集積回路を作製したのち、この半導体集積回路を出荷する際などにおいて行なうことが好ましい。なお本検査においては、スキャンテスト信号装置を半導体集積回路のスキャンテスト信号入力端子ＳＣＩ及びスキャンテスト信号出力端子ＳＣＯに接続させ、スキャンテスト信号装置によりスキャンテスト信号を発生させるとともに出力されるスキャンテストの結果の信号を検出し、その結果を評価する。
【００２０】
まず、２パターンテストについて説明する。図４に、本実施形態に係る半導体集積回路における２パターンテスト時における各信号の電圧値を示す。なお図中、Ｉ１は第一の論理回路ＣＫＴ１から第一のセレクタＭＵＸ１に入力される信号の電圧値を、Ｉ２は第一の論理回路ＣＫＴ１から第二のセレクタＭＵＸ２に入力される信号の電圧値を、Ｉ３は第一の論理回路ＣＫＴ１から第三のセレクタＭＵＸ３に入力される信号の電圧値を、Ｉ４は第一の論理回路ＣＫＴ１から第四のセレクタＭＵＸ４に入力される信号の電圧値を、ＳＣＩはスキャンテスト信号装置から第一のマスターラッチＭＬ１に入力されるスキャンテスト信号の電圧値、ＭＬ１は第一のマスターラッチＭＬ１におけるＱ端子からの信号の電圧値、ＭＬ２は第二のマスターラッチＭＬ２におけるＱ端子からの信号の電圧値、ＭＬ３は第三のマスターラッチＭＬ３におけるＱ端子からの信号の電圧値、ＭＬ４は第四のマスターラッチＭＬ４におけるＱ端子からの信号の電圧値、ＳＬ１は第一のスレイブラッチＳＬ１におけるＱ端子からの信号の電圧値、ＳＬ２は第二のスレイブラッチＳＬ２におけるＱ端子からの信号の電圧値、ＳＬ３は第三のスレイブラッチＳＬ３におけるＱ端子からの信号の電圧値、ＳＬ４は第四のスレイブラッチＳＬ１におけるＱ端子からの信号の電圧値、ＳＥＬはセレクタＭＵＸ１〜４に入力される制御信号の電圧値、ＳＥＴは各スレイブラッチのＳ端子に入力される制御信号の電圧値、ＲＳＴは各スレイブラッチのＲ端子に入力される制御信号の電圧値、ＣＬＫはクロック信号の電圧値、をそれぞれ示している。なお、ＳＬ４の電圧値は本図で示すとおり、ＳＣＯと同じ値を示すため、それぞれ同じ箇所に示している。なお、図中横軸は時間を表す。
【００２１】
クロック信号の電圧値ＣＬＫは一定の周期でオン状態とオフ状態を繰り返す。すなわち図４で示す期間Ｔ１、Ｔ３、Ｔ５、Ｔ７…においてクロック信号の電圧値ＣＬＫはオフ状態となり、Ｔ２、Ｔ４、Ｔ６、Ｔ８…においてオン状態となる。ただし、期間Ｔ９においてクロック信号の電圧値ＣＬＫはオン状態とする。
【００２２】
まず、期間Ｔ１において、スキャンテスト信号の電圧値ＳＣＩをＳ４、セレクタに入力される制御信号の電圧値ＳＥＬをオン状態、セット信号の電圧値ＳＥＴをオン状態とする。なお本実施形態において、セレクタに入力される制御信号の電圧値ＳＥＬがオン状態である場合、セレクタはスキャン信号又は接続されるスレイブラッチにおけるＱ端子からの信号を選択するように構成している。また本実施形態において、マスターラッチのＧ端子にはクロック信号の電圧値ＣＬＫの反転信号が入力されるように構成されており、この電圧値ＣＬＫがオフ状態の場合、Ｄ端子から入力される信号をそのままＱ端子から出力し、オン状態の場合、オン状態となったときにＤ端子から入力されている信号の電圧値を維持し、出力する。
【００２３】
この期間において、セレクタへの入力信号の電圧値ＳＥＬはオン状態であるため、第一のセレクタＭＵＸ１はスキャンテスト信号装置から入力されるスキャンテスト信号の電圧値Ｓ４を第一のマスターラッチＭＬ１に出力する。この期間において、第一のマスターラッチＭＬ１のＧ端子にはクロック信号ＣＬＫの反転信号即ちオフ状態の電圧値が入力されるため、スキャンテスト信号の電圧値Ｓ４はそのままＱ端子から出力される。
【００２４】
期間Ｔ２では、スキャンテスト信号の電圧値ＳＣＩをＳ３、セレクタへの入力信号の電圧値ＳＥＬ、セット信号の電圧値ＳＥＴ、リセット信号の電圧値ＲＳＴをオン状態とする。なお、本実施形態において、スレイブラッチのＧ端子にはクロック信号と同じ電圧値ＣＬＫが入力され、スレイブラッチは、この電圧値ＣＬＫがオフ状態の場合、Ｄ端子から入力される信号をそのままＱ端子から出力し、オン状態の場合、オン状態となった際にＤ端子から入力されている信号の電圧値を維持し、出力する。
【００２５】
この期間において、第一のマスターラッチＭＬ１のＧ端子に入力される信号の電圧値はオン状態であるため、第一のマスターラッチＭＬ１のＱ端子から出力される電圧値は、期間Ｔ１におけるスキャンテスト信号の電圧値Ｓ４となる。第一のスレイブラッチＳＬ１のＧ端子に入力されるクロック信号の電圧値ＣＬＫはオン状態であるため、第一のスレイブラッチＳＬ１のＱ端子から出力される信号の電圧値はＳ４となる。
【００２６】
期間Ｔ３では、スキャンテスト信号の電圧値ＳＣＩをＳ３、セレクタに入力される制御信号の電圧値ＳＥＬ、セット信号の電圧値ＳＥＴ、リセット信号の電圧値ＲＳＴをオン状態とする。
【００２７】
この期間において、第一のマスターラッチＭＬ１のＧ端子に入力される信号の電圧値はオフ状態であるため、第一のマスターラッチＭＬ１のＱ端子から出力される信号の電圧値はＳ３となる。第一のスレイブラッチＳＬ１のＧ端子に入力される信号の電圧値はオフ状態であるため、第一のスレイブラッチＳＬ１のＱ端子から出力される信号の電圧値はＳ４となる。第二のマスターラッチのＧ端子に入力される信号の電圧値はオフ状態であるため、第二のマスターラッチＭＬ２のＱ端子から出力される信号の電圧値はＳ４となる。
【００２８】
期間Ｔ４では、スキャンテスト信号の電圧値ＳＣＩをＳ２、セレクタに入力される制御信号の電圧値ＳＥＬ、セット信号の電圧値ＳＥＴ、リセット信号の電圧値ＲＳＴをオン状態とする。
【００２９】
この期間において、第一のマスターラッチＭＬ１のＧ端子に入力される信号の電圧値はオン状態であるため、第一のマスターラッチＭＬ１のＱ端子から出力される信号の電圧値はＳ３となる。第一のスレイブラッチＳＬ１のＧ端子に入力される信号の電圧値はオン状態であるため、第一のスレイブラッチＳＬ１のＱ端子から出力される信号の電圧値はＳ３となる。第二のマスターラッチＭＬ２のＧ端子に入力される信号の電圧値はオン状態であるため、第二のマスターラッチＭＬ２のＱ端子から出力される信号の電圧値はＳ４となる。第二のスレイブラッチＳＬ２のＧ端子に入力される電圧値はオン状態であるため、第二のスレイブラッチＳＬ２のＱ端子から出力される信号の電圧値はＳ４となる。
【００３０】
期間Ｔ５では、スキャンテスト信号の電圧値ＳＣＩをＳ２、セレクタに入力される制御信号の電圧値ＳＥＬ、セット信号の電圧値ＳＥＴ、リセット信号の電圧値ＲＳＴをオン状態とする。
【００３１】
この期間において、第一のマスターラッチＭＬ１のＧ端子に入力される信号の電圧値はオフ状態であるため、第一のマスターラッチＭＬ１のＱ端子から出力される信号の電圧値はＳ２となる。第一のスレイブラッチＳＬ１のＧ端子に入力される信号の電圧値はオフ状態であるため、第一のスレイブラッチＳＬ１のＱ端子から出力される信号の電圧値はＳ３となる。第二のマスターラッチＭＬ２のＧ端子に入力される信号の電圧値はオフ状態であるため、第二のマスターラッチＭＬ２のＱ端子から出力される信号の電圧値はＳ３となる。第二のスレイブラッチＳＬ２のＧ端子に入力される信号の電圧値はオフ状態であるため、第二のスレイブラッチＳＬ２のＱ端子から出力される信号の電圧値はＳ４となる。第三のマスターラッチＭＬ３のＧ端子から入力される信号の電圧値はオフ状態であるため、第三のマスターラッチＭＬ３のＱ端子から出力される信号の電圧値はＳ４となる。
【００３２】
期間Ｔ６では、スキャンテスト信号の電圧値ＳＣＩをＳ１、セレクタに入力される制御信号の電圧値ＳＥＬ、セット信号の電圧値ＳＥＴ、リセット信号の電圧値ＲＳＴをオン状態とする。
【００３３】
この期間において、第一のマスターラッチＭＬ１のＧ端子に入力される信号の電圧値はオン状態であるため、第一のマスターラッチＭＬ１のＱ端子から出力される信号の電圧値はＳ２となる。第一のスレイブラッチＳＬ１のＧ端子に入力される信号の電圧値はオン状態であるため、第一のスレイブラッチＳＬ１のＱ端子から出力される信号の電圧値はＳ２となる。第二のマスターラッチＭＬ２のＧ端子に入力される信号の電圧値はオン状態であるため、第二のマスターラッチＭＬ２のＱ端子から出力される信号の電圧値はＳ３となる。第二のスレイブラッチＳＬ２のＧ端子に入力される信号の電圧値はオン状態であるため、第二のスレイブラッチＳＬ２のＱ端子から出力される信号の電圧値はＳ３となる。第三のマスターラッチＭＬ３のＧ端子に入力される信号の電圧値はオン状態であるため、第三のマスターラッチＭＬ３のＱ端子から出力される信号の電圧値はＳ４となる。第三のスレイブラッチＳＬ３のＧ端子に入力される信号の電圧値はオン状態であるため、第三のスレイブラッチＳＬ３のＱ端子から出力される信号の電圧値はＳ４となる。
【００３４】
期間Ｔ７では、スキャンテスト信号の電圧値ＳＣＩをＳ２、セレクタに入力される制御信号の電圧値ＳＥＬ、セット信号の電圧値ＳＥＴ、リセット信号の電圧値ＲＳＴをオン状態とする。
【００３５】
この期間において、第一のマスターラッチＭＬ１のＧ端子に入力される信号の電圧値はオフ状態であるため、第一のマスターラッチＭＬ１のＱ端子から出力される信号の電圧値はＳ１となる。第一のスレイブラッチＳＬ１のＧ端子に印加される信号の電圧値はオフ状態であるため、第一のスレイブラッチＳＬ１のＱ端子から出力される信号の電圧値はＳ２となる。第二のマスターラッチＭＬ２のＧ端子に入力される信号の電圧値はオフ状態であるため、第二のマスターラッチＭＬ２のＱ端子から出力される信号の電圧値はＳ２となる。第二のスレイブラッチＳＬ２のＧ端子に入力される信号の電圧値はオフ状態であるため、第二のスレイブラッチＳＬ２のＱ端子からの出力信号の電圧値はＳ３となる。第三のマスターラッチＭＬ３のＧ端子に入力される信号の電圧値はオフ状態であるため、第三のマスターラッチＭＬ３のＱ端子から出力される信号の電圧値はＳ３となる。第三のスレイブラッチＳＬ３のＧ端子に入力される信号の電圧値がオフ状態であるため、第三のスレイブラッチＳＬ３のＱ端子から出力される信号の電圧値はＳ４となる。第四のマスターラッチＭＬ４のＧ端子に入力される信号の電圧値はオフ状態であるため、第四のマスターラッチＭＬ４のＱ端子から出力される信号の電圧値はＳ４となる。
【００３６】
期間Ｔ８、Ｔ９では、セレクタに入力される制御信号の電圧値ＳＥＬをオン状態、セット信号の電圧値ＳＥＴをオン状態、リセット信号の電圧値ＲＳＴをオフ状態、クロック信号の電圧値ＣＬＫをオン状態とする。期間Ｔ８から期間Ｔ１８まではいわゆる１パターンテストとなっている。なおこの１パターンテストの期間すなわち期間Ｔ８から期間Ｔ１８まで、スキャンテスト信号の電圧値ＳＣＩはどのような電圧値をとっても構わない。
【００３７】
期間Ｔ８、Ｔ９において、第一のマスターラッチＭＬ１のＧ端子に入力される信号の電圧値はオン状態であるため、第一のマスターラッチＭＬ１のＱ端子から出力される信号の電圧値はＳ１となる。第二のマスターラッチＭＬ２のＧ端子に入力される信号の電圧値はオン状態であるため、第二のマスターラッチＭＬ２のＱ端子から出力される信号の電圧値はＳ２となる。第三のマスターラッチＭＬ３のＧ端子に入力される信号の電圧値はオン状態であるため、第三のマスターラッチＭＬ３のＱ端子から出力される信号の電圧値はＳ３となる。第四のマスターラッチＭＬ４のＧ端子に入力される信号の電圧値はオン状態であるため、第四のマスターラッチＭＬ４のＱ端子から出力される信号の電圧値はＳ４となる。リセット信号の電圧値ＲＳＴはオフ状態であるため、第一乃至第四のスレイブラッチＳＬ１〜ＳＬ４のＱ端子から出力される信号の電圧値は０となる。
【００３８】
期間Ｔ１０では、セレクタに入力される制御信号の電圧値ＳＥＬをオフ状態、セット信号の電圧値ＳＥＴ、リセット信号の電圧値ＲＳＴをオン状態とする。またこの期間および期間Ｔ１１において、Ｉ１はＲ１、Ｉ２はＲ２、Ｉ３はＲ３、Ｉ４はＲ４となる。Ｒ１、Ｒ２、Ｒ３及びＲ４はテスト応答信号である。
【００３９】
期間Ｔ１０において、第一のマスターラッチＭＬ１のＧ端子に入力される信号の電圧値はオン状態であるため、第一のマスターラッチＭＬ１のＱ端子から出力される信号の電圧値はＳ１となる。第一のスレイブラッチＳＬ１のＧ端子に入力される信号の電圧値はオン状態であるため、第一のスレイブラッチＳＬ１のＱ端子から出力される信号の電圧値はＳ１となる。第二のマスターラッチＭＬ２のＧ端子に入力される信号の電圧値はオン状態であるため、第二のマスターラッチＭＬ２のＱ端子から出力される信号の電圧値はＳ２となる。第二のスレイブラッチＳＬ２のＧ端子に入力される信号の電圧値はオン状態であるため、第二のスレイブラッチＳＬ２のＱ端子から出力される信号の電圧値はＳ２となる。第三のマスターラッチＭＬ３のＧ端子に入力される信号の電圧値はオン状態であるため、第三のマスターラッチＭＬ３のＱ端子から出力される信号の電圧値はＳ３となる。第三のスレイブラッチＳＬ３のＧ端子に入力される信号の電圧値はオン状態であるため、第三のスレイブラッチＳＬ３のＱ端子から出力される信号の電圧値はＳ３となる。第四のマスターラッチＭＬ４のＧ端子に入力される信号の電圧値はオン状態であるため、第四のマスターラッチＭＬ４のＱ端子から出力される信号の電圧値はＳ４となる。第四のスレイブラッチＳＬ４のＧ端子に入力される信号の電圧値はオン状態であるため、第四のスレイブラッチＳＬ４のＱ端子から出力される信号の電圧値はＳ４となる。
【００４０】
期間Ｔ１１では、セレクタに入力される制御信号の電圧値ＳＥＬをオフ状態、セット信号の電圧値ＳＥＴ、リセット信号の電圧値ＲＳＴをオン状態とする。
【００４１】
この期間において、Ｉ１はＲ１であり、Ｉ２はＲ２であり、Ｉ３はＲ３、Ｉ４はＲ４である。第一のマスターラッチＭＬ１のＧ端子に入力される信号の電圧値はオフ状態であるため、第一のマスターラッチＭＬ１のＱ端子から出力される信号の電圧値はＲ１となる。第二のマスターラッチＭＬ２のＧ端子に入力される信号の電圧値はオフ状態であるため、第二のマスターラッチＭＬ２のＱ端子から出力される信号の電圧値はＲ２となる。第三のマスターラッチＭＬ３のＧ端子に入力される信号の電圧値はオフ状態であるため、第三のマスターラッチＭＬ３のＱ端子から出力される信号の電圧値はＲ３となる。第四のマスターラッチＭＬ４のＧ端子に入力される信号の電圧値はオフ状態であるため、第四のマスターラッチＭＬ４のＱ端子から出力される信号の電圧値はＲ４となる。
【００４２】
期間１２では、セレクタに入力される制御信号の電圧値ＳＥＬ、セット信号の電圧値ＳＥＴ、リセット信号の電圧値ＲＳＴをオン状態とする。
【００４３】
この期間において、第一のマスターラッチＭＬ１のＧ端子に入力される信号の電圧値はオン状態であるため、第一のマスターラッチＭＬ１のＱ端子から出力される信号の電圧値はＲ１となる。第一のスレイブラッチＳＬ１のＧ端子に入力される信号の電圧値はオン状態であるため、第一のスレイブラッチＳＬ１のＱ端子から出力される信号の電圧値はＲ１となる。第二のマスターラッチＭＬ２のＧ端子に入力される信号の電圧値はオン状態であるため、第二のマスターラッチＭＬ２のＱ端子から出力される信号の電圧値はＲ２となる。第二のスレイブラッチＳＬ２のＧ端子に入力される信号の電圧値はオン状態であるため、第二のスレイブラッチＳＬ２のＱ端子から出力される信号の電圧値はＲ２となる。第三のマスターラッチＭＬ３のＧ端子に入力される信号の電圧値はオン状態であるため、第三のマスターラッチＭＬ３のＱ端子から出力される信号の電圧値はＲ３となる。第三のスレイブラッチＳＬ３のＧ端子に入力される信号の電圧値はオン状態であるため、第三のスレイブラッチＳＬ３のＱ端子から出力される信号の電圧はＲ３となる。第四のマスターラッチＭＬ４のＧ端子に入力される信号の電圧値はオン状態であるため、第四のマスターラッチＭＬ４のＱ端子から出力される信号の電圧値はＲ４となる。第四のスレイブラッチＳＬ４のＧ端子に入力される信号の電圧値はオン状態であるため、第四のスレイブラッチＳＬ４のＱ端子から出力される信号の電圧値はＲ４となる。この結果、スキャンテスト信号検出用端子から出力される信号の電圧値ＳＣＯはＲ４となる。
【００４４】
期間Ｔ１３では、セレクタに入力される制御信号の電圧値ＳＥＬ、セット信号の電圧値ＳＥＴ、リセット信号の電圧値ＲＳＴをオン状態とする。
【００４５】
この期間において、第一のスレイブラッチＳＬ１のＧ端子に入力される信号の電圧値はオフ状態であるため、第一のスレイブラッチＳＬ１のＱ端子から出力される信号の電圧値はＲ１となる。第二のマスターラッチＭＬ２のＧ端子に入力される信号の電圧値はオフ状態であるため、第二のマスターラッチＭＬ２のＱ端子から出力される信号の電圧値はＲ１となる。第二のスレイブラッチＳＬ２のＧ端子に入力される信号の電圧値はオフ状態であるため、第二のスレイブラッチＳＬ２のＱ端子から出力される信号の電圧値はＲ２となる。第三のマスターラッチＭＬ３のＧ端子に入力される信号の電圧値はオフ状態であるため、第三のマスターラッチＭＬ３のＱ端子から出力される信号の電圧はＲ２となる。第三のスレイブラッチＳＬ３のＧ端子に入力される信号の電圧値はオフ状態であるため、第三のスレイブラッチＳＬ３のＱ端子から出力される信号の電圧値はＲ３となる。第四のマスターラッチＭＬ４のＧ端子に入力される信号の電圧値はオフ状態であるため、第四のマスターラッチＭＬ４のＱ端子に出力される信号の電圧値はＲ３となる。
【００４６】
期間Ｔ１４では、セレクタに入力される制御信号の電圧値ＳＥＬ、セット信号の電圧値ＳＥＴ、リセット信号の電圧値ＲＳＴをオン状態とする。
【００４７】
この期間において、第二のマスターラッチＭＬ２のＧ端子に入力される信号の電圧値はオン状態であるため、第二のマスターラッチＭＬ２のＱ端子から出力される信号の電圧値はＲ１となる。第二のスレイブラッチＳＬ２のＧ端子に入力される信号の電圧値はオン状態であるため、第二のスレイブラッチＳＬ２のＱ端子から出力される信号の電圧値はＲ１となる。第三のマスターラッチＭＬ３のＧ端子に入力される信号の電圧値はオン状態であるため、第三のマスターラッチＭＬ３のＱ端子から出力される信号の電圧値はＲ２となる。第三のスレイブラッチＳＬ３のＧ端子に入力される信号の電圧値はオン状態であるため、第三のスレイブラッチＳＬ３のＱ端子から出力される信号の電圧値はＲ２となる。第四のマスターラッチＭＬ４のＧ端子に入力される信号の電圧値はオン状態であるため、第四のマスターラッチＭＬ４のＱ端子から出力される信号の電圧値はＲ３となる。第四のスレイブラッチＳＬ４のＧ端子に入力される信号の電圧値はオン状態であるため、第四のスレイブラッチＳＬ４のＱ端子から出力される信号の電圧値はＲ３となる。この結果、スキャンテスト信号検出用端子から出力される信号の電圧値ＳＣＯはＲ３となる。
【００４８】
期間Ｔ１５では、セレクタに入力される制御信号の電圧値ＳＥＬ、セット信号の電圧値ＳＥＴ、リセット信号の電圧値ＲＳＴをオン状態とする。
【００４９】
この期間において、第二のスレイブラッチＳＬ２のＧ端子に入力される信号の電圧値はオフ状態であるため、第二のスレイブラッチＳＬ２のＱ端子から出力される信号の電圧値はＲ１となる。第三のマスターラッチＭＬ３のＧ端子に入力される信号の電圧値はオフ状態であるため、第三のマスターラッチＭＬ３のＱ端子から出力される信号の電圧値はＲ１となる。第三のスレイブラッチＳＬ３のＧ端子に入力される信号の電圧値はオフ状態であるため、第三のスレイブラッチＳＬ３のＱ端子から出力される信号の電圧値はＲ２となる。第四のマスターラッチＭＬ４のＧ端子に入力される信号の電圧値はオフ状態であるため、第四のマスターラッチＭＬ４のＱ端子から出力される信号の電圧値はＲ２となる。
【００５０】
期間Ｔ１６では、セレクタに入力される制御信号の電圧値ＳＥＬ、セット信号の電圧値ＳＥＴ、リセット信号の電圧値ＲＳＴをオン状態とする。
【００５１】
この期間において、第三のマスターラッチＭＬ３のＧ端子に入力される信号の電圧値はオン状態であるため、第三のマスターラッチＭＬ３のＱ端子から出力される信号の電圧値はＲ１となる。第三のスレイブラッチＳＬ３のＧ端子に入力される信号の電圧値はオン状態であるため、第三のスレイブラッチＳＬ３のＱ端子から出力される信号の電圧値はＲ１となる。第四のマスターラッチＭＬ４のＧ端子に入力される信号の電圧値はオン状態であるため、第四のマスターラッチＭＬ４のＱ端子から出力される信号の電圧値はＲ２となる。第四のスレイブラッチＳＬ４のＧ端子に入力される信号の電圧値はオン状態であるため、第四のスレイブラッチＳＬ４のＱ端子から出力される信号の電圧値はＲ２となる。この結果、スキャンテスト信号検出用端子から出力される信号の電圧値ＳＣＯはＲ２となる。
【００５２】
期間Ｔ１７では、セレクタに入力される制御信号の電圧値ＳＥＬ、セット信号の電圧値ＳＥＴ、リセット信号の電圧値ＲＳＴをオン状態とする。
【００５３】
この期間において、第三のスレイブラッチＳＬ３のＧ端子に入力される信号の電圧値はオフ状態であるため、第三のスレイブラッチＳＬ３のＱ端子から出力される信号の電圧値はＲ１となる。第四のマスターラッチＭＬ４のＧ端子に入力される信号の電圧値はオフ状態であるため、第四のマスターラッチＭＬ４のＱ端子から出力される信号の電圧値はＲ１となる。
【００５４】
期間Ｔ１８では、セレクタに入力される制御信号の電圧値ＳＥＬ、セット信号の電圧値ＳＥＴ、リセット信号の電圧値ＲＳＴをオン状態とする。
【００５５】
この期間において、第四のマスターラッチＭＬ４のＧ端子に入力される信号の電圧値はオン状態であるため、第四のマスターラッチＭＬ４のＱ端子から出力される信号の電圧値はＲ１となる。
第四のスレイブラッチＳＬ４のＧ端子に入力される信号の電圧値はオン状態であるため、第四のスレイブラッチＳＬ４のＱ端子から出力される信号の電圧値はＲ１となる。この結果、スキャンテスト信号検出用端子から出力される信号の電圧値ＳＣＯはＲ１となる。
【００５６】
以上のように、本実施形態に係る半導体集積回路を用いることで、ユネイト関数に基づいて構成される論理回路特にインバーターを用いない二線式論理回路に対し好適かつ容易に１パターンテスト及び２パターンテストを容易に行なうことができるようになる。
【００５７】
なお、本実施形態では説明のため、フリップフロップ及び対応して設けられるセレクタの数を４として記載しているが、これは必要に応じて適宜調整可能であり、限定されないことはいうまでもない。また、本実施形態においては、スレイブラッチにのみＲ端子とＳ端子の双方を設けた構成としているが、マスターラッチとスレイブラッチとは別のセット信号又はリセット信号を配置しておく必要もあるが、場合によってはＲ端子又はＳ端子の一方のみをマスターラッチに設ける構成も可能ではある。この場合のフリップフロップのブロック図を図５に示しておく。
【産業上の利用可能性】
【００５８】
本発明は半導体集積回路として産業上の利用可能性がある。
【図面の簡単な説明】
【００５９】
【図１】実施形態に係る半導体集積回路の機能ブロックを示す図である。
【図２】実施形態にマスターラッチの等価回路の例を示す図である。
【図３】実施形態にスレイブラッチの等価回路の例を示す図である。
【図４】実施形態に係る半導体集積回路の検査における電圧値の変化を示す図である。
【図５】他の例に係る半導体集積回路のフリップフロップを示すブロック図である。
【符号の説明】
【００６０】
ＭＵＸ１…第一のセレクタ、ＭＵＸ２…第二のセレクタ、ＭＵＸ３…第三のセレクタ、ＭＵＸ４…第四のセレクタ、ＣＫＴ１…第一の論理回路、ＣＫＴ２…第二の論理回路、ＦＦ１…第一のフリップフロップ、ＦＦ２…第二のフリップフロップ、ＦＦ３…第三のフリップフロップ、ＦＦ４…第四のフリップフロップ、ＭＬ１…第一のマスターラッチ、ＭＬ２…第二のマスターラッチ、ＭＬ３…第三のマスターラッチ、ＭＬ４…第四のマスターラッチ、ＳＬ１…第一のスレイブラッチ、ＳＬ２…第二のスレイブラッチ、ＳＬ３…第三のスレイブラッチ、ＳＬ４…第四のスレイブラッチ
【図１】
2009063518.tif 000003
【図２】
2009063518.tif 000004
【図３】
2009063518.tif 000005
【図４】
2009063518.tif 000006
【図５】
2009063518.tif 000007