(57)【要約】【課題】状態変化があったときに給電に関する機能の正常／異常を確認することが可能な無停電電源装置を提供する。【解決手段】商用電源１の交流を直流に変換する順変換器４と、順変換器４の出力を再び交流に変換して負荷３に給電する逆変換器５と、バイパス用電源１Ａから負荷３への給電を継続させるためのバイパス切換手段９と、商用電源１の停電時に逆変換器５に直流電力を供給するエネルギー蓄積手段８と、装置を運転制御するための制御手段２０と、各部の波形を記憶するための記憶手段３０とを備える。記憶手段３０は、制御手段２０から与えられるトリガ信号に応じてこのトリガ信号の所定時間前から所定時間後までのトレースデータを記憶する。トリガ信号は、商用電源１の入力電圧低下時及びバイパス切換手段９の切換え時の少なくとも一方が生じたときに出力されるようにする。【選択図】図１
2009278755.tif 000002
【特許請求の範囲】
【請求項１】
商用電源の交流を直流に変換する順変換器と、
この順変換器の直流出力を再び交流に変換して負荷に給電する逆変換器と、
バイパス用電源から前記負荷への給電を継続させるためのバイパス切換手段と、
前記商用電源の停電時に直流電力を前記逆変換器に供給するエネルギー蓄積手段と、
装置を運転制御するための制御手段と、
各部の波形を記憶するための記憶手段と
を具備し、
前記記憶手段は、
前記制御手段から与えられるトリガ信号に応じてこのトリガ信号の所定時間前から所定時間後までのトレースデータを記憶するようにし、
前記トリガ信号は、
前記商用電源の入力電圧低下時及び前記バイパス切換え手段の切換え時の少なくとも一方が生じたときに出力されるようにしたことを特徴とする無停電電源装置。
【請求項２】
前記記憶手段は、
信号記憶用のデジタル信号に変換する第１の変換演算手段を介して前記各部の信号波形を記憶するようにしたことを特徴とする請求項１に記載の無停電電源装置。
【請求項３】
前記制御手段は、
前記各部の信号波形を制御用及び監視用の少なくとも一方のデジタル信号に変換する第２の変換演算手段を有し、
前記記憶手段は、
前記第２の変換演算手段を介して前記各部の信号波形を記憶するようにしたことを特徴とする請求項１に記載の無停電電源装置。
【請求項４】
前記制御手段は、
前記各部の信号波形を監視して故障検出を行なう故障検出手段を有し、
前記トリガ信号は、
前記故障検出手段が故障を検出したときに出力されるようにしたことを特徴とする請求項１乃至請求項３の何れか１項に記載の無停電電源装置。
【請求項５】
前記記憶手段は、
装置の外部に取り出すことが可能な記憶媒体を含んでいることを特徴とする請求項１乃至請求項４の何れか１項に記載の無停電電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無停電電源装置に係り、特に各部の波形を記憶する機能を具備した無停電電源装置に関する。
【背景技術】
【０００２】
従来より、高いレベルの信頼性が要求される電力変換装置においては、当該電力変換装置が故障したときの故障解析を迅速に行なうため、故障時の各部の波形をトレースデータとして記憶し、故障前の波形を含むトレースデータを復元することのできる機能を有していた。この機能により、電力変換装置だけでなく負荷側のシステムを含めたＭＴＴＲ（平均故障修理時間）の短縮を図っていた。近年、このトレースデータを復元するとき、故障時のデータから故障モードを特定し、その故障モードに応じた波形等の表示を行なう技術が提案されている（例えば特許文献１参照。）。
【特許文献１】特開２００４−２８０６９９号公報（第４−７頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１に示されている手法は、電動機の駆動装置を想定しており、そのため上記のトレースデータの記憶は電力変換装置の故障時に限定している。ところが、無停電電源装置においては、負荷に対して品質の良い給電を継続することが使命となっているため、故障時に限らず、状態変化があったときその給電に関する機能が正常であるかどうかを常に確認することが極めて重要である。
【０００４】
本発明は上記に鑑みて為されたもので、状態変化があったときに給電に関する機能の正常／異常を確認することが可能な無停電電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の無停電電源装置は、商用電源の交流を直流に変換する順変換器と、この順変換器の直流出力を再び交流に変換して負荷に給電する逆変換器と、バイパス用電源から前記負荷への給電を継続させるためのバイパス切換手段と、前記商用電源の停電時に前記逆変換器に直流電力を供給するエネルギー供給手段と、装置を運転制御するための制御手段と、各部の波形を記憶するための記憶手段とを具備し、前記記憶手段は、前記制御手段から与えられるトリガ信号に応じてこのトリガ信号の所定時間前から所定時間後までのトレースデータを記憶するようにし、前記トリガ信号は、前記商用電源の入力電圧低下時及び前記バイパス切換え手段の切換え時の少なくとも一方が生じたときに出力されるようにしたことを特徴としている。
【発明の効果】
【０００６】
本発明によれば、状態変化があったときに給電に関する機能の正常／異常を確認することが可能であるので、負荷へ安定かつ高品質な電力を供給することが可能な無停電電源装置を提供することができる。
【発明を実施するための最良の形態】
【０００７】
以下、図面を参照して本発明の実施例を説明する。
【実施例１】
【０００８】
図１は本発明の実施例１に係る無停電電源装置の回路構成図である。
【０００９】
商用電源１から無停電電源装置２に交流が入力され、無停電電源装置２は安定した交流を負荷３に給電する。順変換器４は商用電源１から与えられる交流入力を一旦直流に変換し、逆変換器５はこの直流を再び交流に逆変換して出力変圧器６を介して負荷３に給電する。出力変圧器６の２次側にはフィルタコンデンサ７が設けられ、無停電電源装置２の出力波形を正弦波状に改善している。
【００１０】
順変換器４の出力は、エネルギー蓄積手段である蓄電池８に接続されており、順変換器４は通常時は蓄電池８の充電を行なう。そして、商用電源１に停電が生ずると、蓄電池８の直流エネルギーを逆変換器５に供給することにより交流出力を負荷３継続供給する。
【００１１】
無停電電源装置２にはバイパス用電源１Ａからも交流が入力され、順変換器４または逆変換器５に万一故障が発生した場合にも負荷３に継続して交流出力を供給するために、バイパス開閉器９が設けられている。バイパス開閉器９とこれに並列に接続されたサイリスタ９Ａとでバイパス切換器が構成されており、逆変換器５の出力による負荷３への給電からバイパス電源１Ａ側の給電へ無瞬断で切換えられるように構成している。
【００１２】
順変換器４の入力電圧及び入力電流は、夫々入力電圧検出器１１及び入力電流検出器１２によって検出されて制御回路２０及び波形記憶回路３０に与えられる。同様に、蓄電池８の入力電圧及び入力電流並びに逆変換器５の出力電流及び出力変圧器６の２次側電圧は、夫々直流電流検出器１３及び直流電圧検出器１４並びに出力電流検出器１５及び出力電圧検出器１６によって検出されて制御回路２０及び波形記憶回路３０に与えられる。また、バイパス開閉器９の補助接点信号は制御回路２０に与えられる。
【００１３】
以下、制御回路２０の内部構成について説明する。入力電圧検出器１１、入力電流検出器１２、直流電流検出器１３、直流電圧検出器１４、電流検出器１５、及び出力電圧検出器１６の検出信号は、Ａ／Ｄ変換回路２１によってデジタル信号に変換されたあと、制御演算回路２２及び計測演算回路２３に与えられる。制御演算回路２２においては、これらの信号を図示しない逆変換器５あるいは順変換器４を構成するスイッチング素子を制御するための回路に与える制御用信号に変換する。
【００１４】
計測演算回路２３は上述の検出信号を状態監視用の信号に変換する。そしてこれらの状態監視用の信号のうち、入力電圧検出器１１の検出信号に対応する信号を入力電圧低下検出回路２４に与える。入力電圧低下検出回路２４は、与えられた信号が所定値を下回ったとき論理信号１を出力する。また、状態監視用の各信号は故障検出回路２５に与えられる。故障検出回路２５においては、これらの状態監視用の信号の何れかが故障レベルに到達したとき、論理信号１を出力する。更に前述したバイパス開閉器９の補助接点信号は切換検出回路２６に与えられる。そして切換検出回路２６は補助接点信号がオンからオフまたはオフからオンに変化したとき論理信号１を出力する。
【００１５】
以上の入力電圧低下検出回路２４、故障検出回路２５及び切換検出回路２６の出力はＯＲ回路２７に与えられ、このＯＲ回路２７の出力は後述する波形記憶回路３０に対するトリガ信号を出力する。
【００１６】
次に波形記憶回路３０の内部構成を説明する。入力電圧検出器１１、入力電流検出器１２、直流電流検出器１３、直流電圧検出器１４、電流検出器１５、及び出力電圧検出器１６の検出信号は、Ａ／Ｄ変換回路３１によってデジタル信号に変換されたあと、計測演算回路３２に与えられる。計測演算回路３２は上述の検出信号を状態監視用の信号に変換して外部記憶回路３３にこれらの信号をトレースデータとして記憶させる。従って、常時は外部記憶回路３３の容量に応じて所定時間分の状態監視用のトレースデータが外部記憶回路３３に上書き記憶された状態となっている。そして、制御回路２０のＯＲ回路２７から前述のトリガ信号が計測演算回路３２に与えられたとき、あるいは与えられて所定時間経過後、計測演算回路３２は外部記憶回路３３に対する上書きを停止する。このようにすれば、トリガ信号が与えられた時刻に対して所定時間前から所定時間後までの状態監視用のトレースデータを外部記憶回路３３に保存することが可能となる。
【００１７】
ここで、外部記憶回路３３とは、波形記憶回路３０から物理的に取り出してパソコン等の外部のツールによって読み出すことが可能な記憶媒体であり、例えばコンパクトフラッシュ（Ｒ）カード、ＵＳＢメモリーあるいはＳＤカード等がこれに相当する。
【００１８】
このように本実施例によれば、外部記憶回路３３に無停電電源装置の入力電圧低下及び切換え時を含む状態変化時のトレースデータが保存されるので、装置を停止させることなくトレースデータを取り出すことができる。
【００１９】
尚、上記説明において、切換検出回路２６の入力にバイパス開閉器９の補助接点を用いたが、これに代えて制御回路２０からバイパス切換器に与えられる図示しない切換指令を用いても良い。
【００２０】
また、入力電圧低下の検出は計測演算回路２３の出力を用いたが、これに代えて入力電圧検出器１１の出力をそのまま用いるようにしても良い。
【実施例２】
【００２１】
図２は本発明の実施例２に係る無停電電源装置の回路構成図である。この実施例２の各部について、図１の本発明の実施例１に係る電力変換装置の回路構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例２が実施例１と異なる点は、波形記憶回路３０Ａの計測演算回路３２の出力を一旦内部で保存する内部記憶回路３４を設け、この内部記憶回路３４内のトレースデータを外部記憶回路３３に書き込む構成とした点である。
【００２２】
このように、内部記憶回路３４を設けることにより、外部記憶回路３３が取り外されている場合でも内部記憶回路３４にトレースデータを保存しておくことが可能となり、トレースデータの消失を防止することができる。また、装置に内部記憶回路３４のトレースデータを表示する機能を追加すれば、外部のツールを用いずにトレースデータをチェックすることが可能となる。
【実施例３】
【００２３】
図３は本発明の実施例３に係る無停電電源装置の回路構成図である。この実施例３の各部について、図１の本発明の実施例１に係る電力変換装置の回路構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例２が実施例１と異なる点は、波形記憶回路３０を削除し、制御回路２０Ａの計測演算回路２３Ａから直接外部記憶回路３３に各検出信号をトレースデータとして記憶させる構成とした点である。
【００２４】
従ってＯＲ回路２７の出力であるトリガ信号は計測演算回路２３Ａに与えられ、このトリガ信号によって計測演算回路２３Ａは状態監視用のトレースデータを外部記憶回路３３に保存させる。
【００２５】
以上説明したように、この実施例３によれば、波形記憶回路３０のＡ／Ｄ変換回路３１及び計測演算回路３２を省略することが可能となり、回路構成を単純化することが可能となる。
【実施例４】
【００２６】
図４は本発明の実施例４に係る無停電電源装置の回路構成図である。この実施例４の各部について、図３の本発明の実施例３に係る電力変換装置の回路構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例４が実施例３と異なる点は、制御回路２０Ｂの計測演算回路２３Ａの出力を一旦内部で保存する内部記憶回路３４を設け、この内部記憶回路３４内のトレースデータを外部記憶回路３３に書き込む構成とした点である。
【００２７】
この実施例４における効果は、実施例２の効果と実施例３の効果を合わせた効果となることは明らかである。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施例１に係る無停電電源装置の回路構成図。
【図２】本発明の実施例２に係る無停電電源装置の回路構成図。
【図３】本発明の実施例３に係る無停電電源装置の回路構成図。
【図４】本発明の実施例４に係る無停電電源装置の回路構成図。
【符号の説明】
【００２９】
１  商用電源
１Ａ  バイパス用電源
２  無停電電源装置
３  負荷
４  順変換器
５  逆変換器
６  出力変圧器
７  フィルタコンデンサ
８  蓄電池
９  バイパス開閉器
９Ａ  サイリスタ
１１  入力電圧検出器
１２  入力電流検出器
１３  直流電流検出器
１４  直流電圧検出器
１５  出力電流検出器
１６  出力電圧検出器
２０、２０Ａ、２０Ｂ  制御回路
２１  Ａ／Ｄ変換回路
２２  制御演算回路
２３、２３Ａ  計測演算回路
２４  入力電圧低下検出回路
２５  故障検出回路
２６  切換検出回路
２７  ＯＲ回路
３０、３０Ａ  波形記憶回路
３１  Ａ／Ｄ変換回路
３２  計測演算回路
３３  外部記憶回路
３４  内部記憶回路
【図１】
2009278755.tif 000003
【図２】
2009278755.tif 000004
【図３】
2009278755.tif 000005
【図４】
2009278755.tif 000006