(57)【要約】【課題】駆動トランジスタの駆動電流値のバラツキを低減し、表示品位の向上を図ることが可能なアクティブマトリクス型表示装置およびその駆動方法を提供する。【解決手段】表示装置は、複数の画素部の列毎にそれぞれ接続された複数の第１信号線Ｘおよび第２信号線Ｚと、第１信号線に複数階調の映像電圧信号を出力し、第２信号線に高階調、低階調に対応する複数電位のリセット電圧信号を出力する信号線駆動回路と、を備えている。各画素部の画素回路は、リセットスイッチＩＳＴを通して駆動トランジスタＤＲＴの制御端子の電位をリセットするリセット期間と、駆動トランジスタの閾値のオフセットをキャンセルするキャンセル期間と、第１信号線から供給された階調映像電圧信号を第２保持容量に書き込む信号書き込み期間と、書き込まれた階調映像電圧信号に対応する駆動電流を駆動トランジスタから表示素子に出力する発光期間と、を有し、リセット期間において、階調映像電圧信号の階調に応じて、リセット電圧信号の電位を変更する。【選択図】  図１
2009116115.tif 000002
【特許請求の範囲】
【請求項１】
表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、
前記画素部の列毎に接続された複数の第１信号線および複数の第２信号線と、
前記第１信号線に複数階調の映像電圧信号を出力するとともに、前記第２信号線に高階調および低階調に対応した複数電位のリセット電圧信号を出力する信号線駆動回路と、を具備し、
前記各画素回路は、第１端子が電圧電源に接続され第２端子が前記表示素子に接続される駆動トランジスタと、前記駆動トランジスタの第１端子と制御端子との間に接続された第１保持容量と、トランジスタにより形成され、前記駆動トランジスタの制御端子と第２端子との間の接続、非接続を制御する第１スイッチと、前記駆動トランジスタの制御端子と前記第１信号線との間に接続される第２保持容量と、前記第２信号線と前記駆動トランジスタの制御端子との間に接続されたリセットスイッチと、前記第２保持容量と第１信号線との間に接続された画素スイッチと、を備え、
前記第２信号線から前記リセットスイッチを通してリセット電圧信号を印加し、前記駆動トランジスタの制御端子の電位をリセットするリセット期間と、前記第１スイッチにより前記駆動トランジスタの制御端子と第２端子とを接続し前記駆動トランジスタの閾値のオフセットをキャンセルするキャンセル期間と、前記第１信号線から供給された階調映像電圧信号を前記第２保持容量に書き込む信号書き込み期間と、前記書き込まれた階調映像電圧信号に対応する駆動電流を前記駆動トランジスタから前記表示素子に出力する発光期間と、を有し、前記リセット期間において、前記階調映像電圧信号の階調に応じて、前記リセット電圧信号の電位を可変するアクティブマトリクス型表示装置。
【請求項２】
前記階調映像電圧信号が高階調になるに従い、前記第２信号線から供給するリセット電圧信号の電位を低電位とする請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
前記リセット電圧信号は、ビット数がＸビットで、階調映像電圧信号はビット数が階調ビット数−Ｘビットである請求項２に記載のアクティブマトリクス型表示装置。
【請求項４】
前記リセット電圧信号のビット数および階調映像電圧信号のビット数が同一である請求項２に記載のアクティブマトリクス型表示装置。
【請求項５】
前記第１信号線から書き込まれた階調映像電圧信号と前記第２信号線から供給されたリセット電圧信号との和に応じた駆動電流を前記駆動トランジスタから前記表示素子に出力する請求項１に記載のアクティブマトリクス型表示装置。
【請求項６】
前記リセットスイッチは、トランジスタにより形成され、前記第２信号線に接続された第１端子と、前記駆動トランジスタの制御端子と第２保持容量との間に接続された第２端子と、を有している請求項１に記載のアクティブマトリクス型表示装置。
【請求項７】
トランジスタにより形成され、前記第２信号線に接続された第１端子と、前記画素スイッチと第２保持容量との間に接続された第２端子と、を有し、前記第２保持容量に基準リセット電位を供給する基準リセットスイッチを備えている請求項６に記載のアクティブマトリクス型表示装置。
【請求項８】
前記リセットスイッチは、トランジスタにより形成され、前記第２信号線に接続された第１端子と、前記第１スイッチの第２端子に接続された第２端子と、を有している請求項１に記載のアクティブマトリクス型表示装置。
【請求項９】
前記リセットスイッチは、トランジスタにより形成され、前記第２信号線に接続された第１端子と、前記第２保持容量と画素スイッチとの間に接続された第２端子と、を有している請求項１に記載のアクティブマトリクス型表示装置。
【請求項１０】
前記表示素子は、対向する電極間に有機発光層を備えた自己発光素子である請求項１ないし８のいずれか１項に記載のアクティブマトリクス型表示装置。
【請求項１１】
表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、
前記画素部の列毎に接続された複数の第１信号線および複数の第２信号線と、
前記第１信号線に複数階調の映像電圧信号を出力するとともに、前記第２信号線に高階調および低階調に対応した複数電位のリセット電圧信号を出力する信号線駆動回路と、を具備し、
前記各画素回路は、第１端子が電圧電源に接続され第２端子が前記表示素子に接続される駆動トランジスタと、前記駆動トランジスタの第１端子と制御端子との間に接続された第１保持容量と、トランジスタにより形成され、前記駆動トランジスタの制御端子と第２端子との間の接続、非接続を制御する第１スイッチと、前記駆動トランジスタの制御端子と前記第１信号線との間に接続される第２保持容量と、前記第２信号線と前記駆動トランジスタの制御端子との間に接続されたリセットスイッチと、前記第２保持容量と第１信号線との間に接続された画素スイッチと、を備えたアクティブマトリクス型表示装置の駆動方法であって、
前記第２信号線から前記リセットスイッチを通して前記駆動トランジスタの制御端子にリセット電圧信号を供給し、前記駆動トランジスタの制御端子の電位をリセットし、
前記第１スイッチにより前記駆動トランジスタの制御端子と第２端子とを導通し、前記駆動トランジスタの閾値のオフセットをキャンセルし、
前記第１信号線から前記第２保持容量に階調映像電圧信号を書き込み、
前記書き込まれた階調映像電圧信号に対応する駆動電流を前記駆動トランジスタから前記表示素子に出力し前記表示素子を発光させ、
前記リセットにおいて、前記書き込む階調映像電圧信号の階調に応じて、前記リセット電圧信号の電位を可変するアクティブマトリクス型表示装置の駆動方法。
【請求項１２】
前記階調映像電圧信号が高階調になるに従い、前記第２信号線から供給するリセット電圧信号の電位を低電位とする請求項１１に記載のアクティブマトリクス型表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば有機エレクトロルミネッセンス（以下、ＥＬと称する）素子のような表示素子を含む表示画素をマトリクス状に配列して表示画面を構成したアクティブマトリクス型表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示品位が得られることから、携帯情報機器を始め、種々のディスプレイに利用されている。
【０００３】
このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機ＥＬ表示装置が注目され、盛んに研究開発が行われている。有機ＥＬ表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
【０００４】
一般に、有機ＥＬ表示装置は、複数行、複数列に並んで設けられ表示画面を構成した複数の表示画素、表示画素の各行に沿って延びた複数の走査線、表示画素の各列に沿って延びた複数の映像信号線、各走査線を駆動する走査線駆動回路、各映像信号線を駆動する信号線駆動回路等を備えている。各表示画素は自己発光素子である有機ＥＬ素子、およびこの有機ＥＬ素子に駆動電流を供給する画素回路により構成され、有機ＥＬ素子の発光輝度を制御することにより表示動作を行う。
【０００５】
電圧を映像信号とする電圧信号方式の有機ＥＬ表示装置では、各画素回路は、有機ＥＬ素子と電源線との間に直列に接続され、有機ＥＬ素子に流れる電流のオンオフ制御を行う出力スイッチと、出力スイッチと電源線との間に設けられ有機ＥＬ素子に流す電流量を映像信号に基づいて制御する駆動トランジスタと、駆動トランジスタのゲート電位を保持する保持容量と、映像信号線から映像電圧信号を画素回路に取込む画素スイッチと、を備えている。そして、映像信号線から画素回路に書き込まれた電圧信号に応じて、駆動トランジスタのゲート電位を保持容量に保持し、このゲート電位に応じた駆動電流を駆動トランジスタから有機ＥＬ素子に供給する。
【０００６】
ところで、駆動トランジスタの閾値電圧は、個々のトランジスタでばらつくため、同一の映像電圧信号を全ての画素回路に供給した場合でも有機ＥＬ素子に流れる駆動電流は画素ごとに異なり、輝度ムラが生じることになる。
【０００７】
そこで、画素回路は、画素スイッチと駆動トランジスタのゲートとの間に設けられた閾値キャンセル容量と、駆動トランジスタのゲートとドレインとを短絡させる接続スイッチとを備えている（例えば、特許文献１）。
【０００８】
このような有機ＥＬ表示装置では、映像電圧信号の書き込みに先立ち閾値キャンセル動作を行う。このキャンセル動作では、画素スイッチをオンさせ出力スイッチをオフさせると同時に映像信号線を基準電位に設定し、かつ接続スイッチをオンさせる。接続スイッチがオンであり駆動トランジスタのゲートとドレインが短絡状態になっているため、駆動トランジスタのゲート電位は閾値電圧に到達する。同時に、この電位は閾値キャンセル容量の駆動トランジスタ側の電極電位でもある。閾値キャンセル容量の他方の電極は画素スイッチを介して供給された基準電位に設定される。これにより、閾値キャンセル動作が完了する。
【０００９】
その後、接続スイッチをオフにし映像信号線に所定の映像信号電位の書き込みを行う。この時、基準電位から映像信号電位への電位変化分に応じて駆動トランジスタのゲート電位も閾値電圧を起点として変化する。つまり、閾値電圧を基準とした映像電圧信号を個々の駆動トランジスタに供給することができる。これにより、駆動トランジスタの閾値電圧ばらつきが発光電流ばらつきにつながることを低減することができる。
【特許文献１】米国特許第６２２９５０６号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１０】
電圧信号により映像信号供給を行う場合、駆動トランジスタの閾値電圧のバラツキを吸収することができるが、駆動トランジスタの移動度のバラツキを吸収することが困難となる。そのため、表示画素間で、駆動トランジスタの移動度のバラツキに起因して、駆動電流の大きさにばらつきが生じる。特に、閾値のキャンセル点から離れた電流値では、電流ばらつきが増大してしまう。その結果、高階調表示時に再現性が画素ごとにばらつき、表示品位が低下する。
【００１１】
本発明は、上記課題に鑑みなされたもので、その目的は、駆動トランジスタの駆動電流値のバラツキを低減し、表示品位の向上を図ることが可能なアクティブマトリクス型表示装置およびその駆動方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、前記画素部の列毎に接続された複数の第１信号線および複数の第２信号線と、前記第１信号線に複数階調の映像電圧信号を出力するとともに、前記第２信号線に高階調および低階調に対応した複数電位のリセット電圧信号を出力する信号線駆動回路と、を具備し、  
前記各画素回路は、第１端子が電圧電源に接続され第２端子が前記表示素子に接続される駆動トランジスタと、前記駆動トランジスタの第１端子と制御端子との間に接続された第１保持容量と、トランジスタにより形成され、前記駆動トランジスタの制御端子と第２端子との間の接続、非接続を制御する第１スイッチと、前記駆動トランジスタの制御端子と前記第１信号線との間に接続される第２保持容量と、前記第２信号線と前記駆動トランジスタの制御端子との間に接続されたリセットスイッチと、前記第２保持容量と第１信号線との間に接続された画素スイッチと、を備え、  
前記第２信号線から前記リセットスイッチを通してリセット電圧信号を供給し前記駆動トランジスタの制御端子の電位をリセットするリセット期間と、前記第１スイッチにより前記駆動トランジスタの制御端子と第２端子とを接続し前記駆動トランジスタの閾値のオフセットをキャンセルするキャンセル期間と、前記第１信号線から供給された階調映像電圧信号を前記第２保持容量に書き込む信号書き込み期間と、前記書き込まれた階調映像電圧信号に対応する駆動電流を前記駆動トランジスタから前記表示素子に出力する発光期間と、を有し、前記リセット期間において、前記階調映像電圧信号の階調に応じて、前記リセット電圧信号の電位を変更する。
【００１３】
この発明の他の態様に係るアクティブマトリクス型表示装置の駆動方法は、表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、前記画素部の列毎に接続された複数の第１信号線および複数の第２信号線と、前記第１信号線に複数階調の映像電圧信号を出力するとともに、前記第２信号線に高階調および低階調に対応した複数電位のリセット電圧信号を出力する信号線駆動回路と、を具備し、前記各画素回路は、第１端子が電圧電源に接続され第２端子が前記表示素子に接続される駆動トランジスタと、前記駆動トランジスタの第１端子と制御端子との間に接続された第１保持容量と、トランジスタにより形成され、前記駆動トランジスタの制御端子と第２端子との間の接続、非接続を制御する第１スイッチと、前記駆動トランジスタの制御端子と前記第１信号線との間に接続される第２保持容量と、前記第２信号線と前記駆動トランジスタの制御端子との間に接続されたリセットスイッチと、前記第２保持容量と第１信号線との間に接続された画素スイッチと、を備えたアクティブマトリクス型表示装置の駆動方法であって、  
前記第２信号線から前記リセットスイッチを通して前記駆動トランジスタの制御端子にリセット電圧信号を供給し、前記駆動トランジスタの制御端子の電位をリセットし、前記第１スイッチにより前記駆動トランジスタの制御端子と第２端子とを導通し、前記駆動トランジスタの前記制御端子電位を閾値キャンセル電位まで変位させ、前記第１信号線から前記第２保持容量に階調映像電圧信号を書き込み、前記書き込まれた階調映像電圧信号に対応する駆動電流を前記駆動トランジスタから前記表示素子に出力し前記表示素子を発光させ、前記リセットの際、前記書き込む階調映像電圧信号の階調に応じて前記リセット電圧信号の電位を変更する駆動方法である。
【発明の効果】
【００１４】
上記構成によれば、駆動トランジスタの駆動電流のバラツキを低減し、表示品位の向上を図ることが可能なアクティブマトリクス型表示装置およびその駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下図面を参照しながら、この発明の第１の実施形態として、有機ＥＬ表示装置を例にとり詳細に説明する。  
図１は、有機ＥＬ表示装置を概略的に示す平面図である。図１に示すように、有機ＥＬ表示装置は、例えば、１０型以上の大型アクティブマトリクス型表示装置として構成され、有機ＥＬパネル１０およびこの有機ＥＬパネル１０の動作を制御するコントローラ１２を備えている。
【００１６】
有機ＥＬパネル１０は、ガラス板等の光透過性を有する絶縁基板８、この絶縁基板上にマトリクス状に配列され表示領域１１を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１走査線Ｓｇａ（１〜ｍ）、第２走査線Ｓｇｂ（１〜ｍ）、第３走査線Ｓｇｃ（１〜ｍ）、第４走査線Ｓｇｄ（１〜ｍ）、表示画素ＰＸの列毎に接続されたｎ本の第１信号線Ｘ（１〜ｎ）およびｎ本の第２信号線Ｚ（１〜ｎ）、を備えている。また、有機ＥＬパネル１０は、第１、第２、第３、第４走査線Ｓｇａ（１〜ｍ）、Ｓｇｂ（１〜ｍ）Ｓｇｃ（１〜ｍ）、Ｓｇｄ（１〜ｍ）を表示画素ＰＸの行毎に順次駆動する走査線駆動回路１４、および複数の第１信号線Ｘ（１〜ｎ）および第２信号線Ｚ（１〜ｎ）を駆動する信号線駆動回路１５を備えている。走査線駆動回路１４および信号線駆動回路１５は、表示領域１１の外側で絶縁基板８上に一体的に形成され、コントローラ１２とともに制御部を構成している。
【００１７】
画素部として機能する各表示画素ＰＸは、対向電極間に光活性層を備えた表示素子と、この表示素子に駆動電流を供給する画素回路１８と、を含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ＥＬ素子１６を用いている。
【００１８】
図２に表示画素ＰＸの等価回路を示す。画素回路１８は、画素スイッチＳＳＴ、駆動トランジスタＤＲＴ、第１スイッチＴＣＴ、キャパシタとしての第１保持容量Ｃ１および第２保持容量（閾値キャンセル容量）Ｃ２、出力スイッチＢＣＴ、リセットスイッチＩＳＴ、基準リセットスイッチＲＳＴ、を備えている。
【００１９】
画素スイッチＳＳＴ、駆動トランジスタＤＲＴ、第１スイッチＴＣＴ、出力スイッチＢＣＴ、リセットスイッチＩＳＴ、基準リセットスイッチＲＳＴは、ここでは同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。本実施形態において、各駆動トランジスタおよび各スイッチをそれぞれ構成した薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
【００２０】
画素スイッチＳＳＴ、駆動トランジスタＤＲＴ、第１スイッチＴＣＴ、出力スイッチＢＣＴ、リセットスイッチＩＳＴ、基準リセットスイッチＲＳＴの各々は、第１端子、第２端子、および制御端子を有し、本実施形態では、これら第１端子、第２端子、および制御端子をそれぞれソース、ドレイン、ゲートとしている。
【００２１】
画素回路１８において、駆動トランジスタＤＲＴは、高電位の電圧電源線Ｖｄｄと低電位の基準電圧電源線Ｖｓｓとの間で有機ＥＬ素子１６と直列に接続され、映像信号に応じた電流量の駆動電流を有機ＥＬ素子に出力する。ここでは、駆動トランジスタＤＲＴは、そのソースが電圧電源線Ｖｄｄに接続され、ドレインが有機ＥＬ素子１６の陽極に接続される。電圧電源線Ｖｄｄおよび基準電圧電源線Ｖｓｓは、例えば、＋５Ｖおよび−９Ｖの電位にそれぞれ設定される。電圧電源線Ｖｄｄおよび基準電圧電源線Ｖｓｓは、信号線駆動回路１５に接続され、信号線駆動回路から電源電圧を供給される。
【００２２】
第１保持容量Ｃ１は、駆動トランジスタＤＲＴのソース、ゲート間に接続され、ソース、ゲート間の電位を保持する。画素スイッチＳＳＴは、対応する第１信号線Ｘ（１〜ｎ）と駆動トランジスタＤＲＴのゲートとの間に接続され、そのゲートは対応する第３走査線Ｓｇａ（１〜ｍ）に接続されている。画素スイッチＳＳＴは、第３走査線Ｓｇｃ（１〜ｍ）から供給される制御信号Ｓｃ（１〜ｍ）に応答して、画素回路１８と第１信号線Ｘ（１〜ｎ）との接続、非接続を制御し、対応する第１信号線Ｘ（１〜ｎ）から階調映像電圧信号を取り込む。
【００２３】
第２保持容量Ｃ２は、駆動トランジスタＤＲＴのゲートと画素スイッチＳＳＴのドレインとの間に接続され、駆動トランジスタのゲート制御電位を保持する。
【００２４】
第１スイッチＴＣＴは、駆動トランジスタＤＲＴのドレイン、ゲート間に接続され、そのゲートは、第２走査線Ｓｇｂ（１〜ｍ）に接続されている。第１スイッチＴＣＴは、第２走査線Ｓｇｂ（１〜ｍ）からの制御信号Ｓｂ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）され、駆動トランジスタＤＲＴのゲート、ドレイン間の接続、非接続を制御する。
【００２５】
リセットスイッチＩＳＴは、そのソースが第２信号線Ｚ（１〜ｎ）に接続され、ドレインが駆動トランジスタＤＲＴのゲートと第２保持容量Ｃ２との間に接続され、更に、そのゲートが第１走査線Ｓｇａ（１〜ｍ）に接続されている。リセットスイッチＩＳＴは、第１走査線Ｓｇａ（１〜ｍ）からの制御信号Ｓａ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）され、対応する第２信号線Ｚ（１〜ｎ）から供給されるリセット電圧信号を画素回路１８に供給する。
【００２６】
基準リセットスイッチＲＳＴは、そのソースが第２信号線Ｚ（１〜ｎ）に接続され、ドレインが画素スイッチＳＳＴと第２保持容量Ｃ２との間に接続され、更に、そのゲートが第２走査線Ｓｇｂ（１〜ｍ）に接続されている。基準リセットスイッチＲＳＴは、第２走査線Ｓｇｂ（１〜ｍ）からの制御信号Ｓｂ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）され、対応する第２信号線Ｚ（１〜ｎ）から供給されるリセット電圧信号を画素回路１８に供給する。
【００２７】
出力スイッチＢＣＴは、駆動トランジスタＤＲＴのドレインと有機ＥＬ素子１６の一方の電極、ここでは陽極、との間に接続され、そのゲートは第４走査線Ｓｇｄ（１〜ｍ）に接続されている。出力スイッチＢＣＴは、第４走査線Ｓｇｄ（１〜ｍ）からの制御信号Ｂｇ（１〜ｍ）によりオン、オフ制御され、駆動トランジスタＤＲＴと有機ＥＬ素子１６との接続、非接続を制御する。
【００２８】
次に図３を参照して、駆動トランジスタＤＲＴおよび有機ＥＬ素子１６の構成を詳細に説明する。図３は、有機ＥＬ素子１６を含む表示画素Ｐｘの断面を示している。  
駆動トランジスタＤＲＴを構成するＰチャネル型の薄膜トランジスタは、絶縁基板８上に形成されたポリシリコンからなる半導体層５０を備え、この半導体層はソース領域５０ａ、ドレイン領域５０ｂ、およびソース、ドレイン領域間に位置したチャネル領域５０ｃを有している。半導体層５０に重ねてゲート絶縁膜５２が形成され、このゲート絶縁膜上にゲート電極Ｇが設けられチャネル領域５０ｃと対向している。ゲート電極Ｇに重ねて層間絶縁膜５４が形成され、この層間絶縁膜上にソース電極（ソース）Ｓおよびドレイン電極（ドレイン）Ｄが設けられている。ソース電極Ｓおよびドレイン電極Ｄは、それぞれ層間絶縁膜５４およびゲート絶縁膜５２に貫通形成されたコンタクトを介して半導体層５０のソース領域５０ａおよびドレイン領域５０ｂにそれぞれ接続されている。駆動トランジスタＤＲＴのドレイン電極Ｄは、層間絶縁膜５４上に形成された配線を介して出力スイッチＢＣＴに接続されている。
【００２９】
なお、画素スイッチＳＳＴ、第１スイッチＴＣＴ、リセットスイッチＩＳＴ、基準リセットスイッチＲＳＴ、出力スイッチＢＣＴを構成する各薄膜トランジスタも上記と同一の構造に形成されている。
【００３０】
層間絶縁膜５４上には第１信号線Ｘ（１〜ｎ）、第２信号線Ｚ（１〜ｎ）を含む複数の配線が設けられている。また、層間絶縁膜５４上にはソース電極Ｓ、ドレイン電極Ｄ、配線を覆って保護膜５６が形成されている。保護膜５６上には、親水膜５８、隔壁膜６０が順に積層されている。
【００３１】
有機ＥＬ素子１６は、ルミネセンス性有機化合物を含む有機発光層６４を陽極６２および陰極６６間に挟持した構造を有している。陽極６２は、ＩＴＯ（インジウム・ティン・オキサイド）等の透明電極材料から形成され、保護膜５６上に設けられている。親水膜５８および隔壁膜６０の内、陽極６２と対向した部分はエッチングにより除去されている。そして、陽極６２上に陽極バッファ層６３および有機発光層６４が形成され、更に、有機発光層６４および隔壁膜６０に重ねて銀・アルミ合金から成る陰極６６が積層されている。
【００３２】
このような構造の有機ＥＬ素子１６では、陽極６２から注入されたホールと、陰極６６から注入された電子とが有機発光層６４の内部で再結合したときに、有機発光層を構成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光し、この光が有機発光層６４から透明な陽極６２および絶縁基板８を介して外部へ放出される。
【００３３】
ここで、陰極６６に光透過性をもたせ、絶縁基板８と反対側の面から光を外部に取り出してもよい。また、陽極６２を陰極６６に対して絶縁基板８側に配置した逆積層型を採用してもよい。いずれの場合も光出射面側を透明導電材料で形成する必要があり、例えば陰極６６を光出射面側に配置する場合には、アルカリ土類金属、希土類金属を光透過性を有する程度に薄く形成することで達成できる。
【００３４】
一方、図１に示すコントローラ１２は有機ＥＬパネル１０の外部に配置されたプリント回路基板上に形成され、走査線駆動回路１４および信号線駆動回路１５を制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。そして、コントローラ１２は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路１４および信号線駆動回路１５に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路１５に供給する。
【００３５】
走査線駆動回路１４は、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、図１および第２に示すように、出力バッファを介して各行の表示画素ＰＸに４種類の制御信号、すなわち、制御信号Ｓａ（１〜ｍ）、Ｓｂ（１〜ｍ）、Ｓｃ（１〜ｍ）、Ｂｇ（１〜ｍ）を供給する。これにより、各第１、第２、第３、第４走査線Ｓｇａ（１〜ｍ）、Ｓｇｂ（１〜ｍ）、Ｓｇｃ（１〜ｍ）、Ｓｇｄ（１〜ｍ）は、互いに異なる１水平走査期間において、それぞれ制御信号Ｓａ（１〜ｍ）、制御信号Ｓｂ（１〜ｍ）、Ｓｃ（１〜ｍ）、制御信号Ｂｇ（１〜ｍ）により駆動される。
【００３６】
信号線駆動回路１５は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して電圧信号とし、複数の第１信号線Ｘ（１〜ｎ）、複数の第２信号線Ｚ（１〜ｎ）に並列的に供給する。図２に示すように、信号線駆動回路１５は、各第１信号線Ｘ（１〜ｎ）に接続された第１電圧供給部３４および各第２信号線Ｚ（１〜ｎ）に接続された第２電圧供給部３６を備えている。
【００３７】
電圧源として機能する第１電圧供給部３４は、映像信号に応じた複数階調の階調電圧信号Ｖｓｉｇ１を第１信号線Ｘ（１〜ｎ）に出力する。電圧源として機能する第２電圧供給部３６は、第１信号線Ｘに供給される、すなわち、画素回路１８に書込まれる階調電圧信号Ｖｓｉｇ１の階調に対応して可変する複数電位のリセット電圧信号Ｖｓｉｇ２を第２信号線Ｚに供給する。
【００３８】
例えば、映像信号の階調を８ｂｉｔとした場合、Ｖｓｉｇ１は、（８−ｘ）ｂｉｔの階調、リセット電圧信号Ｖｓｉｇ２はＸｂｉｔの階調としている。ここで、Ｘは、例えば、１〜５に設定され、本実施形態では、Ｘ＝２ｂｉｔとしている。リセット電圧信号Ｖｓｉｇ２は、階調に応じて、例えば、０．５〜１Ｖずつ電位が変化している。そして、第２電圧供給部３６は、画素回路１８に書込まれる階調映像電圧信号Ｖｓｉｇ１の階調に応じてリセット電圧信号Ｖｓｉｇ２を変更する。例えば、第２電圧供給部３６は、階調映像電圧信号Ｖｓｉｇ１の階調が高いほど、低い電位のリセット電圧信号Ｖｓｉｇ２を第２信号線Ｚに供給する。  
なお、映像信号の階調を８ｂｉｔとした場合、Ｖｓｉｇ１は８ｂｉｔの階調、リセット電圧信号Ｖｓｉｇ２はＶｓｉｇ１の階調に１対１で対応する８ｂｉｔの階調としてもよい。
【００３９】
上記のように構成された有機ＥＬ表示装置の駆動では、表示画素Ｐｘを行毎に順次選択し、表示画素Ｐｘの選択期間において、駆動トランジスタＤＲＴのゲート電位をリセットするリセット動作、駆動トランジスタの閾値電圧（Ｖth）オフセットをキャンセルするキャンセル動作、階調電圧信号書き込み動作を順次行い、非選択期間において、発光動作を行う。
【００４０】
図４は、制御信号Ｓａ（１〜ｍ）、Ｓｂ（１〜ｍ）、Ｓｃ（１〜ｍ）、Ｂｇ（１〜ｍ）のオン、オフ（ｈｉｇｈ、Ｌｏｗ）に伴う各素子のオン・オフタイミングを示すタイミングチャートである。図５は、例えば、１行目の表示画素ＰＸにおける画素回路１８の動作を模式的に示している。
【００４１】
図４および図５に示すように、初めに、駆動トランジスタＤＲＴのゲート電位のリセット動作を行う。リセット期間では、１行目の表示画素ＰＸに対し、走査線駆動回路１４から、出力スイッチＢＣＴおよび画素スイッチＳＳＴをオフ状態とするレベル（オフ電位）、ここではハイレベルの制御信号Ｂｇ１、Ｓｃ１が出力される。これにより、出力スイッチＢＣＴおよび画素スイッチＳＳＴがそれぞれオフ（非導通状態）となる。これと同時に又は続いて、走査線駆動回路１４からリセットスイッチＩＳＴ、第１スイッチＴＣＴおよび基準リセットスイッチＲＳＴをそれぞれオン状態とするレベル（オン電位）、ここではローレベルの制御信号Ｓａ１、Ｓｂ１が出力され、リセットスイッチＩＳＴ、第１スイッチＴＣＴおよび基準リセットスイッチＲＳＴがオン（導通状態）に切換えられる。また、信号線駆動回路１５の第２電圧供給部３６からリセット電圧信号Ｖｓｉｇ２が対応する第２信号線Ｚ１に印加される。これにより、リセット動作が開始される。
【００４２】
リセット期間において、電圧供給部３４から出力されたリセット電圧信号Ｖｓｉｇ２は、リセットスイッチＩＳＴを通して駆動トランジスタＤＲＴのゲートに印加される。これにより、駆動トランジスタＤＲＴのゲート電位は、リセット電圧信号Ｖｓｉｇ２に対応する電位にリセットされる。ここで、印加されるリセット電圧信号Ｖｓｉｇ２の階調、すなわち、電位は、後述する書き込み期間において画素回路に書き込む映像信号の階調、すなわち、電位に応じて、変更される。例えば、書込まれる階調映像電圧信号が高階調になるに従い、リセット電圧信号の電位を低電位とする。リセット電圧信号の階調を低電位および高電位の２ｂｉｔとした場合、高階調表示時は低電位として、低階調表示時は高電位とする。
【００４３】
駆動トランジスタＤＲＴのゲート電位をリセット電圧信号に対応する電位にリセットした後、図４および図６に示すように、制御信号Ｓａ１がオフ電位（ハイレベル）となり、リセットスイッチＩＳＴがオフとなる。これにより、閾値オフセットのキャンセル動作が開始される。
【００４４】
キャンセル期間において、信号線駆動回路１５の第２電圧供給部３６から対応する第２信号線Ｚ１に基準リセット電圧信号Ｖｓｉｇ２が出力され、基準リセットスイッチＲＳＴを通して第２保持容量Ｃ２に印加される。また、第１スイッチＴＣＴはオン状態にあり、駆動トランジスタＤＲＴのゲート、ドレイン間が短絡状態となっている。この状態を保つことにより、電圧電源線Ｖｄｄから駆動トランジスタＤＲＴにキャンセル電流が流れる。これにより、駆動トランジスタＤＲＴのゲート、ソース間電圧は、駆動トランジスタＤＲＴの閾値Ｖthに徐々に近づいて行く。このキャンセル期間を所定期間とることにより、駆動トランジスタＤＲＴのゲート、ソース間電圧は、キャンセル点に到達する。また、第２保持容量Ｃ２にはキャンセル点に相当する電位差が蓄えられる。これによりキャンセル動作が終了する。高階調表示時には、リセット電圧信号Ｖｓｉｇ２を低電位とすることにより、閾値オフセットのキャンセル点は、低電位側にずれた状態となる。逆に、低階調表示時には、リセット電圧信号Ｖｓｉｇ２の高電位とすることにより、閾値オフセットのキャンセル点を高電位側にずれた状態とする。
【００４５】
次に、図４および図７に示すように、制御信号Ｓｂ１がオフ電位（ハイレベル）となり、第１スイッチＴＣＴおよび基準リセットスイッチＲＳＴがオフとなる。これと同時に、制御信号Ｓｃ１がオン電位となり、画素スイッチＳＳＴをオンに切り換えられる。これにより、階調映像電圧信号書き込み動作が開始する。
【００４６】
映像電圧信号書き込み期間において、信号線駆動回路１５の第１電圧供給部３４から第１信号線Ｘ１に、階調映像電圧信号として、高階調の映像電圧信号Ｖｓｉｇ１が出力され、画素スイッチＳＳＴを介して第２保持容量Ｃ２に書き込まれる。
【００４７】
映像電圧信号Ｖｓｉｇ１を書き込むことにより、第２保持容量Ｃ２の画素スイッチＳＳＴ側の電極電位は、基準リセット電圧信号Ｖｓｉｇ２から映像電圧信号Ｖｓｉｇ１に変位する。この電位変化に伴い、駆動トランジスタＤＲＴのゲート電位はリセット点の電位を基点として（Ｖｓｉｇ１−Ｖｓｉｇ２）ＸＣ２／（Ｃ２＋Ｃ１）だけ変位する。これにより、リセット点の電位を基準として、映像電圧信号Ｖｓｉｇ１および基準リセット電圧信号Ｖｓｉｇ２に対応する電位が第２保持容量Ｃ２に書き込まれる。
【００４８】
次に、図４および図８に示すように、制御信号Ｓｃ１がオフ電位（ハイレベル）となり、画素スイッチＳＳＴがオフとなる。これにより、階調映像電圧信号書込み動作が終了する。これと同時に又はこれに続いて、制御信号Ｂｇ１がオン電位となり、出力スイッチＢＣＴがオンとなる。他のスイッチはオフに維持される。これにより、発光動作が開始される。
【００４９】
発光期間において、駆動トランジスタＤＲＴは、第２保持容量Ｃ２に書込まれたゲート制御電圧により、対応した電流量の駆動電流Ｉｅを出力する。この駆動電流Ｉｅが出力スイッチＢＣＴを通して有機ＥＬ素子１６に供給される。これにより、有機ＥＬ素子１６が駆動電流Ｉｅに応じた輝度で発光し、発光動作が開始される。有機ＥＬ素子１６は、１フレーム期間後に、再び制御信号Ｂｇ１がオフ電位となるまで発光状態を維持する。
【００５０】
前述したように、低階調表示を行う場合、高階調のリセット電圧により駆動トランジスタＤＲＴのゲート電位をリセットした後、低階調の階調映像電圧信号Ｖｓｉｇ１が第２保持容量Ｃ２に書込まれる。  
上述したリセット動作、閾値オフセットキャンセル動作、映像電圧信号書き込み動作、および発光動作を順次、各表示画素で繰り返し行うことにより、所望の画像を表示する。なお、本実施形態において、高階調の範囲および低階調の範囲は、任意に選択可能である。
【００５１】
以上のように構成された有機ＥＬ表示装置およびその駆動方法によれば、表示階調に応じて、すなわち、画素回路に書込む階調映像電圧信号の階調に応じて、駆動トランジスタのゲートのリセット電圧を変更することにより、駆動トランジスタの閾値オフセットのキャンセル点をずらして、複数のキャンセル点を設定することができる。すなわち、高階調表示時には、キャンセル点を低電位側にずらして設定し、低階調表示時には、キャンセル点を高電位側にずらして設定することが可能となる。そして、第１信号線を通して供給される映像電圧信号Ｖｓｉｇおよび第２信号線を通して供給されるリセット電圧信号Ｖｓｉｇ２によって階調表現することにより、高階調表示時および低階調表示時のいずれにおいても、駆動トランジスタの出力電流値のばらつきを大幅に低減することができる。従って、高品位の画像表示を実現することができ、表示品位の向上したアクティブマトリクス型表示装置およびその駆動方法が得られる。
【００５２】
なお、上述した第１の実施形態において、画素回路１８の第１スイッチＴＣＴ、出力スイッチＢＣＴ、画素スイッチＳＳＴは、Ｐチャネル型のＴＦＴに限らず、Ｎチャネル型のＴＦＴにより構成してもよい。第１の実施形態において、画素回路は、図２に示した構造としたが、他の構造を採用することも可能である。
【００５３】
次に、この発明の第２の実施形態に係る有機ＥＬ表示装置について説明する。図９は第２の実施形態に係る有機ＥＬ表示装置における表示画素ＰＸの等価回路を示し、図１０は、制御信号ＳＧ、ＣＧ、ＩＧ、Ｂｇのオン、オフ（Ｌ、Ｈ）に伴う各素子のオン・オフタイミングを示す図である。第２の実施形態において、前述した第１の実施形態と同一の部分には同一の参照符号を付してその詳細な説明を省略する。
【００５４】
第２の実施形態によれば、図９に示すように、リセットスイッチＩＳＴは、そのソースが第２信号線Ｚに接続され、ドレインが第１スイッチＴＣＴのドレインに接続されている。基準リセットスイッチは、画素スイッチＳＳＴと共通化され、そのソースが第１信号線Ｘに接続され、ドレインが第２保持容量Ｃ２に接続されている。そして、第１信号線Ｘおよび画素スイッチＳＳＴを通して第２保持容量Ｃ２に基準リセット電圧信号が供給される。
【００５５】
図９および図１０に示すように、リセット期間において、画素スイッチＳＳＴ，第１スイッチＴＣＴ、リセットスイッチＩＳＴがオン状態となり、第２信号線ＺからリセットスイッチＩＳＴ、第１スイッチＴＣＴを通して駆動トランジスタＤＲＴのゲートにリセット電圧信号Ｖｓｉｇ２が印加される。また、第１信号線Ｘから画素スイッチＳＳＴを通して第２保持容量Ｃ２に一定の基準リセット電圧信号が印加される。高階調表示時、リセット電圧信号Ｖｓｉｇ２は低電位に設定され、低階調表示時、リセット電圧信号Ｖｓｉｇ２は高電位に設定される。
【００５６】
その後、閾値オフセットキャンセル期間において、リセットスイッチＩＳＴがオフ状態となり、駆動トランジスタＤＲＴの閾値オフセットをキャンセルし、駆動トランジスタのゲート電位をキャンセル点に設定する。
【００５７】
次に、画素スイッチＳＳＴをオンに維持し、第１スイッチＴＣＴをオフとした状態で、第１信号線Ｘから階調映像電圧信号Ｖｓｉｇ１を供給し、書き込み動作を開始する。供給された階調映像電圧信号Ｖｓｉｇ１は、画素スイッチＳＳＴを通して第２保持容量Ｃ２に書込まれる。
【００５８】
その後、発光期間において、出力スイッチＢＣＴをオンとし、他のスイッチをオフとする。これにより、駆動トランジスタＤＲＴは、第２保持容量Ｃ２に書込まれたゲート制御電圧により、対応した電流量の駆動電流Ｉｅを出力する。この駆動電流Ｉｅが出力スイッチＢＣＴを通して有機ＥＬ素子１６に供給される。有機ＥＬ素子１６が駆動電流Ｉｅに応じた輝度で発光し、発光動作が開始される。有機ＥＬ素子１６は、１フレーム期間後に、再び制御信号Ｂｇ１がオフ電位となるまで発光状態を維持する。
【００５９】
次に、この発明の第３の実施形態に係る有機ＥＬ表示装置について説明する。図１１は第３の実施形態に係る有機ＥＬ表示装置における表示画素ＰＸの等価回路を示し、図１２は、制御信号ＳＧ、ＣＧ、ＩＧ、Ｂｇのオン、オフ（Ｌ、Ｈ）に伴う各素子のオン・オフタイミングを示す図である。第３の実施形態において、前述した第２の実施形態と同一の部分には同一の参照符号を付してその詳細な説明を省略する。
【００６０】
第３の実施形態によれば、図１１に示すように、リセットスイッチＩＳＴは、そのソースが第２信号線Ｚに接続され、ドレインが駆動トランジスタＤＲＴのゲートと第２保持容量Ｃ２との間に接続されている。基準リセットスイッチは、画素スイッチＳＳＴと共通化され、そのソースが第１信号線Ｘに接続され、ドレインが第２保持容量Ｃ２に接続されている。そして、第１信号線Ｘおよび画素スイッチＳＳＴを通して第２保持容量Ｃ２に基準リセット電圧信号が供給される。
【００６１】
図９および図１０に示すように、リセット期間、オフセットキャンセル期間、信号書き込み期間、発光期間における各スイッチおよび駆動トランジスタの動作、および第１信号線Ｘおよび第２信号線Ｚからの電圧信号の供給は、第２の実施形態と同一である。
【００６２】
次に、この発明の第４の実施形態に係る有機ＥＬ表示装置について説明する。図１３は第４の実施形態に係る有機ＥＬ表示装置における表示画素ＰＸの等価回路を示し、図１４は、制御信号ＳＧ、ＣＧ、ＩＧ、ＲＧ、Ｂｇのオン、オフ（Ｌ、Ｈ）に伴う各素子のオン・オフタイミングを示す図である。第４の実施形態において、前述した第１の実施形態と同一の部分には同一の参照符号を付してその詳細な説明を省略する。
【００６３】
第４の実施形態によれば、図１３に示すように、リセットスイッチＩＳＴは、そのソースが第２信号線Ｚに接続され、ドレインが第１スイッチＴＣＴのドレインに接続されている。基準リセットスイッチＲＳＴは、そのソースが第２信号線Ｘに接続され、ドレインが第２保持容量Ｃ２と画素スイッチＳＳＴとの間に接続されている。
【００６４】
図１３および図１４に示すように、リセット期間において、画素スイッチＳＳＴおよび出力スイッチＢＣＴがオフ、第１スイッチＴＣＴ、リセットスイッチＩＳＴおよび基準リセットスイッチＲＳＴがそれぞれオン状態に切り換えられる。第２信号線ＺからリセットスイッチＩＳＴ、第１スイッチＴＣＴを通して駆動トランジスタＤＲＴのゲートにリセット電圧信号Ｖｓｉｇ２が印加される。同時に、第２信号線Ｚから基準リセットスイッチＲＳＴを通して第２保持容量Ｃ２に基準リセット電圧信号としてＶｓｉｇ２が印加される。高階調表示時、リセット電圧信号Ｖｓｉｇ２は低電位に設定され、低階調表示時、リセット電圧信号Ｖｓｉｇ２は高電位に設定される。
【００６５】
その後、閾値オフセットキャンセル期間において、リセットスイッチＩＳＴがオフ状態となり、駆動トランジスタＤＲＴの閾値オフセットをキャンセルし、駆動トランジスタのゲート電位をキャンセル点に設定する。
【００６６】
次に、画素スイッチＳＳＴをオンとし、第１スイッチＴＣＴ、リセットスイッチＩＳＴ，基準リセットスイッチＲＳＴをそれぞれオフとした状態で、第１信号線Ｘから階調映像電圧信号Ｖｓｉｇ１を供給し、書き込み動作を開始する。供給された階調映像電圧信号Ｖｓｉｇ１は、画素スイッチＳＳＴを通して第２保持容量Ｃ２に書込まれる。
【００６７】
その後、発光期間において、出力スイッチＢＣＴをオンとし、他のスイッチをオフとする。これにより、駆動トランジスタＤＲＴは、第２保持容量Ｃ２に書込まれたゲート制御電圧により、対応した電流量の駆動電流Ｉｅを出力する。この駆動電流Ｉｅが出力スイッチＢＣＴを通して有機ＥＬ素子１６に供給される。有機ＥＬ素子１６が駆動電流Ｉｅに応じた輝度で発光し、発光動作が開始される。有機ＥＬ素子１６は、１フレーム期間後に、再び制御信号Ｂｇ１がオフ電位となるまで発光状態を維持する。
【００６８】
次に、この発明の第５の実施形態に係る有機ＥＬ表示装置について説明する。図１５は第５の実施形態に係る有機ＥＬ表示装置における表示画素ＰＸの等価回路を示している。第５の実施形態において、前述した第１の実施形態と同一の部分には同一の参照符号を付してその詳細な説明を省略する。
【００６９】
前述した第１の実施形態では、第２信号線Ｚから基準リセットスイッチＲＳＴを通して基準リセット電圧信号を印加する構成としたが、第５の実施形態によれば、図１５に示すように、基準リセットスイッチＲＳＴは、そのソースが独立した基準リセット電圧供給部Ｖｒｅｆに接続され、ドレインが画素スイッチＳＳＴと第２保持容量Ｃ２との間に接続されている。そして、リセット動作およびオフセットキャンセル動作において、基準リセット電圧供給部Ｖｒｅｆから基準リセットスイッチＲＳＴを通して第２保持容量Ｃ２に基準オフセット電圧信号が印加される。  
第５の実施形態によれば、基準リセット電圧信号を、リセット電圧信号Ｖｓｉｇ２と独立して任意の電位に設定することができる。
【００７０】
上述した第２、第３、第４、第５の実施形態において、他の構成は前述した第１の実施形態と同一であり、その詳細な説明は省略した。そして、第２ないし第５の実施形態においても、第１の実施形態と同様の作用効果を得ることができる。
【００７１】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００７２】
前述した実施形態において、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。また、トランジスタおよびスイッチの寸法は、前述した実施形態に限定されることなく、必要に応じて変更可能である。表示画素を構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な表示素子を適用可能である。
【図面の簡単な説明】
【００７３】
【図１】図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置を概略的に示す平面図である。
【図２】図２は、前記有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。
【図３】図３は、前記有機ＥＬ表示装置の駆動トランジスタおよび有機ＥＬ素子を示す断面図である。
【図４】図４は、前記有機ＥＬ表示装置における制御信号のオン、オフ（Ｈ、Ｌ）タイミングを示す図である。
【図５】図５は、前記有機ＥＬ表示装置のリセット動作時における表示画素の等価回路を示す平面図である。
【図６】図６は、前記有機ＥＬ表示装置のキャンセル動作時における表示画素の等価回路を示す平面図である。
【図７】図７は、前記有機ＥＬ表示装置の信号電流書き込み時における表示画素の等価回路を示す平面図である。
【図８】図８は、前記有機ＥＬ表示装置の発光動作時における表示画素の等価回路を示す平面図である。
【図９】図９は、この発明の第２の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。
【図１０】図１０は、第２の実施形態に係る有機ＥＬ表示装置における制御信号のオン、オフタイミングおよび信号供給のタイミングを示す図である。
【図１１】図１１は、この発明の第３の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。
【図１２】図１２は、第３の実施形態に係る有機ＥＬ表示装置における制御信号のオン、オフタイミングおよび信号供給のタイミングを示す図である。
【図１３】図１３は、この発明の第４の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。
【図１４】図１４は、第４の実施形態に係る有機ＥＬ表示装置における制御信号のオン、オフタイミングおよび信号供給のタイミングを示す図である。
【図１５】図１５は、この発明の第５の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。
【符号の説明】
【００７４】
８…絶縁基板、１０…有機ＥＬパネル、１１…表示領域、１２…コントローラ、
１４…走査線駆動回路、１５…信号線駆動回路、１６…有機ＥＬ素子、
１８…画素回路、３４…第１電圧供給部、３６…第２電圧供給部、
ＳＳＴ…画素スイッチ、ＤＲＴ…駆動トランジスタ、ＴＣＴ…第１スイッチ、
ＩＳＴ…リセットスイッチ、ＲＳＴ…基準リセットスイッチ、ＢＣＴ…出力スイッチ、
Ｘ…第１信号線、Ｚ…第２信号線
【図１】
2009116115.tif 000003
【図２】
2009116115.tif 000004
【図３】
2009116115.tif 000005
【図４】
2009116115.tif 000006
【図５】
2009116115.tif 000007
【図６】
2009116115.tif 000008
【図７】
2009116115.tif 000009
【図８】
2009116115.tif 000010
【図９】
2009116115.tif 000011
【図１０】
2009116115.tif 000012
【図１１】
2009116115.tif 000013
【図１２】
2009116115.tif 000014
【図１３】
2009116115.tif 000015
【図１４】
2009116115.tif 000016
【図１５】
2009116115.tif 000017