(57)【要約】      （修正有）【課題】高感度な撮像装置を提供する。【解決手段】この撮像装置（ＣＭＯＳイメージセンサ）は、ｐ型シリコン基板１０と、ゲート絶縁膜１１と、１つの転送ゲート電極１２、１つの増倍ゲート電極１３および１つの読出ゲート電極１４の３つのゲート電極と、フォトダイオード部（ＰＤ）１５と、ｎ型不純物領域からなるフローティングディフュージョン領域１６と、素子分離領域１７とにより構成されている。転送ゲート電極１２、増倍ゲート電極１３および読出ゲート電極１４は、ゲート絶縁膜１１の上面上の所定領域に所定の間隔を隔てて形成されている。フォトダイオード部１５の表面上と、フォトダイオード部１５の素子分離領域１７と接する側の側面には、暗電流が発生するのを抑制するためのｐ＋型不純物領域１５ａが形成されている。【選択図】図２
2009147049.tif 000002
【特許請求の範囲】
【請求項１】
光電変換機能を有する第１キャリア蓄積部と、
キャリアを転送するための電界を印加する第１電極と、
前記第１電極の下方に形成され、光電変換機能を有する第２キャリア蓄積部とを備える、撮像装置。
【請求項２】
前記第１電極とは異なる第２電極と、
前記第１電極および前記第２電極の下方に形成され、キャリアの転送動作が行われる転送チャネルとをさらに備え、
前記転送チャネルは、前記第２キャリア蓄積部と、前記第２電極の下方に形成され、光電変換機能を有する第３キャリア蓄積部とを含む、請求項１に記載の撮像装置。
【請求項３】
前記第２キャリア蓄積部と、前記第３キャリア蓄積部とには、それぞれ、前記第１電極と前記第２電極とから可変の電圧が印加されるように構成されている、請求項２に記載の撮像装置。
【請求項４】
前記第２電極により印加される電界による衝突電離により、前記第２電極下の前記転送チャネルにおいてキャリアが増加されるように構成されている、請求項３に記載の撮像装置。
【請求項５】
前記第１電極と前記第２電極とには、負の電圧が印加されるように構成されている、請求項２〜４のいずれか１項に記載の撮像装置。
【請求項６】
前記第１電極および前記第２電極が形成される前記転送チャネルの表面には、前記転送チャネルと異なる導電型の不純物領域が形成されている、請求項２〜５のいずれか１項に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置に関する。
【背景技術】
【０００２】
従来、撮像装置（ＣＭＯＳイメージセンサ）が知られている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１には、光電変換機能を有するとともに、光電変換により生成された電子を蓄積するためのフォトダイオード部と、電界による衝突電離により電子を増倍（増加）するための電界を印加する増倍ゲート電極を含む増倍部と、フォトダイオード部と増倍ゲート電極との間に、フォトダイオード部および増倍ゲート電極に隣接するように設けられた１つの転送ゲート電極とを備える撮像装置（ＣＭＯＳイメージセンサ）が開示されている。
【０００４】
【特許文献１】特開２００７−２３５０９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の撮像装置にあっては、監視カメラや暗視カメラなど、光量が乏しい環境下で用いられる製品にも適したものであるが、近年のセキュリティ強化の需要もあり、撮像装置の感度については更なる向上が望まれている。
【０００６】
この発明は、上記のような課題を解決するためになされたものであり、高感度な撮像装置を提供することをその目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、この発明の一の局面における撮像装置は、光電変換機能を有する第１キャリア蓄積部と、キャリアを転送するための電界を印加する第１電極と、第１電極の下方に形成され、光電変換機能を有する第２キャリア蓄積部とを備える。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施形態を図面に基づいて説明する。なお、以下の実施形態の説明では、撮像装置の一例であるアクティブ（Ａｃｔｉｖｅ）型のＣＭＯＳイメージセンサに本発明を適用した場合について説明する。
【０００９】
（第１実施形態）
図１は、本発明の第１実施形態によるＣＭＯＳイメージセンサの全体構成を示した平面図であり、図２は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。また、図３は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの画素を示した平面図であり、図４は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの構成を示した回路図である。まず、図１〜図４を参照して、第１実施形態によるＣＭＯＳイメージセンサの構造について説明する。
【００１０】
第１実施形態によるＣＭＯＳイメージセンサは、図１に示すように、複数の画素１を含む撮像部２と、行選択レジスタ３と、列選択レジスタ４とを備えている。また、画素１は、図２に示すように、ｐ型シリコン基板１０と、ゲート絶縁膜１１と、１つの転送ゲート電極１２、１つの増倍ゲート電極１３および１つの読出ゲート電極１４の３つのゲート電極と、フォトダイオード部（ＰＤ）１５と、ｎ型不純物領域からなるフローティングディフュージョン領域１６と、素子分離領域１７とにより構成されている。なお、転送ゲート電極１２および増倍ゲート電極１３は、それぞれ、本発明の「第１電極」および「第２電極」の一例である。また、フォトダイオード部１５は、本発明の「第１キャリア蓄積部」の一例である。また、ゲート絶縁膜１１は、ｐ型シリコン基板１０の表面上に所定の間隔を隔てて形成されている。また、転送ゲート電極１２、増倍ゲート電極１３および読出ゲート電極１４は、ゲート絶縁膜１１の上面上の所定領域に所定の間隔を隔てて形成されている。また、フォトダイオード部１５は、ｐ型シリコン基板１０の表面近傍に形成されるとともに、入射光量に応じて電子を生成し、その生成された電子を蓄積する機能を有している。また、フォトダイオード部１５の表面上と、フォトダイオード部１５の素子分離領域１７と接する側の側面には、暗電流が発生するのを抑制するためのｐ＋型不純物領域１５ａが形成されている。これにより、フォトダイオード部１５は、埋め込み型フォトダイオードとなる。また、転送ゲート電極１２は、フォトダイオード部１５と増倍ゲート電極１３との間に、フォトダイオード部１５および増倍ゲート電極１３に隣接するように形成されている。
【００１１】
また、ｎ型不純物領域からなるフローティングディフュージョン領域１６は、ｐ型シリコン基板１０の表面に形成されるとともに、転送された電子による電荷信号を電圧に変換するために設けられている。このフローティングディフュージョン領域１６は、転送ゲート電極１２、増倍ゲート電極１３および読出ゲート電極１４を介して、フォトダイオード部１５と対向するとともに、読出ゲート電極１４に隣接するように形成されている。また、フォトダイオード部１５とフローティングディフュージョン領域１６との間に位置するｐ型シリコン基板１０の表面近傍には、ｎ型不純物領域からなる転送チャネル１８が形成されている。この転送チャネル１８は、フローティングディフュージョン領域１６の不純物濃度（ｎ＋）よりも低い不純物濃度（ｎ−）を有する。
【００１２】
また、転送ゲート電極１２および増倍ゲート電極１３は、約１００ｎｍ以下の厚みを有するポリシリコンまたはＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）などの光を透過することが可能な部材から形成される。ここで、第１実施形態では、転送ゲート電極１２下および増倍ゲート電極１３下の転送チャネル１８には、入射光量に応じて電子を生成し、その生成された電子を蓄積する機能を有するフォトダイオード部１８ａおよび１８ｂが形成される。なお、フォトダイオード部１８ａおよび１８ｂは、それぞれ、本発明の「第２キャリア蓄積部」および「第３キャリア蓄積部」の一例である。また、増倍ゲート電極１３の電子の転送方向のゲート長Ｌ１は、転送ゲート電極１２および読出ゲート電極１４のゲート長Ｌ２よりも大きくなるように構成されている。これにより、増倍ゲート電極１３の電子の転送方向のゲート長Ｌ１と、転送ゲート電極１２および読出ゲート電極１４のゲート長Ｌ２とが等しい場合と異なり、より多くの電子を増倍ゲート電極１３下の転送チャネル１８に蓄積することが可能となる。なお、増倍ゲート電極１３の電子の転送方向のゲート長Ｌ１と、転送ゲート電極１２および読出ゲート電極１４のゲート長Ｌ２とを等しくしてもよい。
【００１３】
また、素子分離領域１７は、フォトダイオード部１５と、隣接する画素１のフローティングディフュージョン領域１６との間のｐ型シリコン基板１０の表面近傍に形成されている。この素子分離領域１７は、隣接する画素１のフォトダイオード部１５によって生成された電子が、画素１内のフローティングディフュージョン領域１６に混入するのを抑制する機能を有している。なお、フォトダイオード部１５およびフローティングディフュージョン領域１６が形成されている領域のｐ型シリコン基板１０の表面上には、ゲート絶縁膜１１は、形成されていない。
【００１４】
また、図２に示すように、読出ゲート電極１４、フローティングディフュージョン領域１６および素子分離領域１７の表面上には、図示しない絶縁膜を挟むようにして、光が入射するのを抑制するためのＡｌなどの金属からなる遮光膜１９が形成されている。
【００１５】
また、図３に示すように、転送ゲート電極１２、増倍ゲート電極１３および読出ゲート電極１４には、それぞれ、電圧制御のためのクロック信号を供給するための配線２０、２１および２２がそれぞれコンタクト部１２ａ、１３ａおよび１４ａを介して電気的に接続されている。また、フローティングディフュージョン領域１６には、信号を取り出すための信号線２３がコンタクト部１６ａを介して電気的に接続されている。
【００１６】
ここで、第１実施形態では、図２に示すように、転送ゲート電極１２、増倍ゲート電極１３、および、読出ゲート電極１４にクロック信号のオン信号（Ｈレベルの信号）が供給されることによって、転送ゲート電極１２および読出ゲート電極１４には、約３Ｖの電圧が印加されるとともに、増倍ゲート電極１３には、約１５Ｖの電圧が印加される。これにより、転送ゲート電極１２下の転送チャネル１８、および、読出ゲート電極１４下の転送チャネル１８は、それぞれ、約５Ｖおよび約４Ｖに電位が調整された状態になる。また、増倍ゲート電極１３下の転送チャネル１８は、約１６Ｖの高い電位に調整された状態となる。また、第１実施形態では、クロック信号のオフ信号（Ｌレベルの信号）が供給されている状態では、転送ゲート電極１２下の転送チャネル１８、増倍ゲート電極１３下の転送チャネル１８、および、読出ゲート電極１４下の転送チャネル１８は、それぞれ、約２Ｖ、約１Ｖおよび約１Ｖに電位が調整された状態となっている。また、フォトダイオード部１５およびフローティングディフュージョン領域１６は、それぞれ、約３Ｖおよび約５Ｖに電位が調整された状態となっている。
【００１７】
また、第１実施形態では、図２に示すように、増倍ゲート電極１３に約１５Ｖの高電圧が印加されることによって、増倍ゲート電極１３下の転送チャネル１８は、高い電位（約１６Ｖ）に調整された状態となる。これにより、転送ゲート電極１２下の転送チャネル１８と増倍ゲート電極１３下の転送チャネル１８との境界に、高電界が印加された高電界領域１８ｃが形成される。そして、フォトダイオード部１５に蓄積された電子が転送されて、高電界領域１８ｃに達すると、高電界領域１８ｃの高電界による衝突電離によって、転送された電子が増倍（増加）される。また、増倍ゲート電極１３と増倍ゲート電極１３下の転送チャネル１８とにより増倍部２４が構成されている。
【００１８】
また、読出ゲート電極１４は、電圧が印加されることによって、高電界領域１８ｃによって増倍された電子による電荷信号を電圧信号として読み出すためのフローティングディフュージョン領域１６に転送する機能を有している。
【００１９】
また、図４に示すように、画素１には、行列状（マトリックス状）に配置された複数の画素１毎に信号を取り出すための、リセットゲートトランジスタＴｒと、増幅トランジスタＴｒ１と、増幅トランジスタＴｒ１に接続される画素選択トランジスタＴｒ２とが設けられている。リセットゲートトランジスタＴｒは、読み出し後に、信号線２３の電圧をリセット電圧ＶＲＤ（約５Ｖ）にリセットするとともに、読み出し時に、フローティングディフュージョン領域１６を電気的に浮いた状態に保持する機能を有する。このリセットゲートトランジスタＴｒのゲートには、リセット信号が供給される。また、リセットゲートトランジスタＴｒのドレインには、リセット電圧ＶＲＤ（約５Ｖ）が印加される。また、リセットゲートトランジスタＴｒのソースは、信号線２３に接続されている。また、信号線２３は、増幅トランジスタＴｒ１のゲートに接続されており、増幅トランジスタＴｒ１のドレインには、電源電圧ＶＤＤが接続されるとともに、増幅トランジスタＴｒ１のソースには、画素選択トランジスタＴｒ２のドレインが接続される。また、画素選択トランジスタＴｒ２のソースには、相関二重サンプリング（ＣＤＳ）回路２９の一方端に接続される出力線３０ａが接続されている。また、相関二重サンプリング回路２９の他方端は、列選択トランジスタのドレインに接続されている。また、列選択トランジスタのソースは、出力線３０ｂに接続されている。
【００２０】
また、図３に示すように、リセットゲートトランジスタＴｒのリセットゲート電極３１には、コンタクト部３１ａを介してリセットゲート線３２が接続されており、リセット信号が供給される。リセットゲートトランジスタＴｒのドレインは、コンタクト部３３ａを介して電源電位（ＶＤＤ）線３４に接続される。また、リセットゲートトランジスタＴｒのソースおよび読出ゲート電極１４のソースを構成するフローティングディフュージョン領域１６と増幅トランジスタＴｒ１のゲート電極３５とは、コンタクト部１６ａおよび３５ａを介して信号線２３により接続されている。また、画素選択トランジスタＴｒ２のゲート電極３６には、コンタクト部３６ａを介して画素選択線３７が接続されるとともに、ソースには、コンタクト部３８を介して出力線３０ａが接続されている。
【００２１】
次に、図４を参照して、第１実施形態によるＣＭＯＳイメージセンサの読出動作について説明する。
【００２２】
まず、所定の１行分の画素１のリセットゲートトランジスタＴｒをオン状態にすることによって、信号線２３の電位をリセットする。その後、リセットされた所定の１行分の画素１の画素選択トランジスタＴｒ２をオン状態にすることにより、リセットレベルの信号が相関二重サンプリング回路２９に読み出される。次に、相関二重サンプリング回路２９に読み出された所定の１行分の画素１の配線２２に、Ｈレベルの信号を供給することによって、撮像部２の１行分の画素１の読出ゲート電極１４をオン状態にする。これにより、１行分の画素１のフォトダイオード部１５で生成された電子が信号線２３に読み出される。そして、この状態から、リセットレベルの信号が相関二重サンプリング回路２９に読み出された所定の１行分の画素１の画素選択トランジスタＴｒ２をオン状態にすることによって、増幅トランジスタＴｒ１および画素選択トランジスタＴｒ２を介して、フォトダイオード部１５の信号が相関二重サンプリング回路２９に読み出される。そして、相関二重サンプリング回路２９では、このリセットレベルの信号とフォトダイオード部１５の信号との両方をサンプリングし、減算を行うことによって、リセットノイズを除去した信号が出力される。この後、列選択トランジスタを順次オン状態にすることにより、各画素１毎の信号が出力される。上記の動作を繰り返すことによって、第１実施形態によるＣＭＯＳイメージセンサの読出動作が行われる。なお、電子の読出動作時には、電子の読出しを行っている最中にもフォトダイオード部１５、１８ａおよび１８ｂに光が照射されるため、最初に読出動作が行われる画素１と、最後に読出動作が行われる画素１とでは、画素１に照射される光量が異なる。よって、上記のように行毎に電子を読み出す読出動作では、行毎に順次、蓄積される電子のリセットと電子の蓄積の開始とを行うローリングシャッタが行われる。
【００２３】
次に、上記行毎に電子を読み出す読出動作と異なり、全ての画素１に蓄積される電子を一斉に読み出す読出動作を説明する。まず、撮像部２の全ての配線２２に、Ｈレベルの信号を供給することによって、撮像部２の全ての画素１の読出ゲート電極１４を一斉にオン状態にする。これにより、各画素１のフォトダイオード部１５に蓄積される電子を、各画素１のフローティングディフュージョン領域１６に蓄積するとともに、信号線２３に読み出す。なお、この状態では、画素選択トランジスタＴｒ２がオフ状態であるため、相関二重サンプリング回路２９には電流は流れない。この状態から、所定の１行分の画素選択線３７（画素選択トランジスタＴｒ２のゲート電極３６）にＨレベルの信号を供給することによって、所定の１行分の画素選択トランジスタＴｒ２をオン状態にする。これによって、増幅トランジスタＴｒ１および画素選択トランジスタＴｒ２を介して、フォトダイオード部１５の信号が相関二重サンプリング回路２９に読み出される。この後、この状態から、フォトダイオード部１５の信号が相関二重サンプリング回路２９に読み出された所定の１行分の画素１のリセットゲートトランジスタＴｒをオン状態にすることにより、所定の１行分の信号線２３の電位をリセットする。そして、この所定の１行分の画素１の画素選択トランジスタＴｒ２をオン状態にすることにより、所定の１行分の画素１のリセットレベルの信号が相関二重サンプリング回路２９に読み出される。そして、相関二重サンプリング回路２９では、リセットレベルの信号とフォトダイオード部１５の信号との両方をサンプリングし、減算を行うことによって、リセットノイズを除去した信号が出力される。この後、列選択トランジスタを順次オン状態にすることにより、各画素１毎の信号が出力される。上記の動作を繰り返すことによって、第１実施形態によるＣＭＯＳイメージセンサの読出動作が行われる。なお、フローティングディフュージョン領域１６の表面上には、遮光膜１９（図２参照）が形成されているので、電子がフローティングディフュージョン領域１６に蓄積されている間に、フローティングディフュージョン領域１６に光は照射しない。これにより、フォトダイオード部１５に蓄積される電子をフローティングディフュージョン領域１６に一斉に読み出しても、読み出した後にフローティングディフュージョン領域１６に電子は追加されないので、撮像装置の画素１に蓄積される電子のリセットと電子の蓄積の開始とを一斉に行うグローバルシャッタを行うことが可能となる。
【００２４】
図５は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの増倍動作を説明するための信号波形図である。図６〜図８は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの増倍動作を説明するための断面図である。次に、図５〜図８を参照して、本発明の第１実施形態によるＣＭＯＳイメージセンサの増倍動作について説明する。
【００２５】
まず、図６に示すように、フォトダイオード部１５、１８ａおよび１８ｂに光が入射されると、図５の期間Ａにおいて、光電変換により、フォトダイオード部１５、１８ａおよび１８ｂに電子が生成される。このとき、オフ状態の転送ゲート電極１２下の転送チャネル１８は、約２Ｖに電位に調整された状態となっているとともに、オフ状態の増倍ゲート電極１３下の転送チャネル１８は、約１Ｖに電位が調整された状態となっている。また、フォトダイオード部１５は、約３Ｖに電位が調整されているため、フォトダイオード部１８ａおよび１８ｂにおいて生成された電子は、フォトダイオード部１８ａおよび１８ｂよりも電位が高いフォトダイオード部１５に蓄積される。
【００２６】
次に、図５の期間Ｂにおいて、転送ゲート電極１２をオフ状態のまま、増倍ゲート電極１３をオン状態にする。これにより、図７に示すように、増倍ゲート電極１３下の転送チャネル１８の電位を、約１６Ｖに調整する。このとき、転送ゲート電極１２下の転送チャネル１８は、約２Ｖに電位が調整された状態となっている。また、フォトダイオード部１５は、約３Ｖに電位が調整されているため、生成された電子は、フォトダイオード部１５よりも電位が低い転送ゲート電極１２下の転送チャネル１８には転送されずに、フォトダイオード部１５に蓄積された状態となる。
【００２７】
次に、図５の期間Ｃにおいて、増倍ゲート電極１３をオン状態にしておくとともに、転送ゲート電極１２をオン状態にする。これにより、図８に示すように、増倍ゲート電極１３下の転送チャネル１８が、約１６Ｖの高い電位に調整された状態で、転送ゲート電極１２下の転送チャネル１８を、約５Ｖの電位に調整する。これにより、フォトダイオード部１５に蓄積された電子は、フォトダイオード部１５の電位（約３Ｖ）よりも高い電位（約５Ｖ）に調整された転送ゲート電極１２下の転送チャネル１８へと転送されるとともに、転送ゲート電極１２下の転送チャネル１８に転送された電子は、転送ゲート電極１２下の転送チャネル１８の電位（約５Ｖ）よりも、さらに高い電位（約１６Ｖ）に調整された増倍ゲート電極１３下の転送チャネル１８へと転送される。この時、転送ゲート電極１２下の転送チャネル１８から増倍ゲート電極１３下の転送チャネル１８へと転送された電子は、転送ゲート電極１２下の転送チャネル１８と増倍ゲート電極１３下の転送チャネル１８との境界に形成された高電界領域１８ｃを移動中に、高電界領域１８ｃの高電界からエネルギを得るとともに、エネルギを得た電子は、シリコン原子と衝突して電子と正孔とが生成される（衝突電離）ことによって新たな電子が生成される。その後、フォトダイオード部１５から転送された電子および衝突電離によって生成された電子は、高電界領域１８ｃの電界によって、増倍ゲート電極１３下の転送チャネル１８に蓄積される。
【００２８】
図９は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの逆転送動作を説明するための信号波形図である。図１０および図１１は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの逆転送動作を説明するための断面図である。次に、図９〜図１１を参照して、本発明の第１実施形態によるＣＭＯＳイメージセンサの逆転送動作について説明する。なお、逆転送動作とは、増倍ゲート電極１３下の転送チャネル１８に蓄積された電子を、フォトダイオード部１５に転送する動作をいう。
【００２９】
まず、図９の期間Ｄにおいて、転送ゲート電極１２をオン状態にしておくとともに、増倍ゲート電極１３をオフ状態にする。これにより、図１０に示すように、転送ゲート電極１２下の転送チャネル１８が、約５Ｖに電位が調整された状態で、増倍ゲート電極１３下の転送チャネル１８が、約１Ｖに電位が調整される。このため、増倍ゲート電極１３下の転送チャネル１８に蓄積された電子は、増倍ゲート電極１３下の転送チャネル１８の電位（約１Ｖ）よりも高い電位（約５Ｖ）に調整されている転送ゲート電極１２下の転送チャネル１８へと転送される。
【００３０】
次に、図９の期間Ｅにおいて、増倍ゲート電極１３をオフ状態にしておくとともに、転送ゲート電極１２もオフ状態にする。これにより、図１１に示すように、増倍ゲート電極１３下の転送チャネル１８が、約１Ｖに電位が調整された状態で、転送ゲート電極１２下の転送チャネル１８も、約５Ｖに電位が調整された状態から、約２Ｖに電位が調整された状態となる。また、フォトダイオード部１５は、転送ゲート電極１２下の転送チャネル１８の電位（約２Ｖ）および増倍ゲート電極１３下の転送チャネル１８の電位（約１Ｖ）よりも高い電位（約３Ｖ）に調整された状態にある。このため、転送ゲート電極１２下の転送チャネル１８に転送された電子は、より高い電位に調整されているフォトダイオード部１５へと転送される。このようにして、増倍ゲート電極１３下の転送チャネル１８に蓄積された電子は、フォトダイオード部１５へと転送される。そして、フォトダイオード部１５へと転送された電子は、再び上記増倍動作によって、フォトダイオード部１５から高電界領域１８ｃを経て、増倍ゲート電極１３下の転送チャネル１８へと転送されるとともに、上記増倍動作および上記逆転送動作が繰り返される。これによって、電子の増倍が繰り返されるとともに、増倍された電子は、電荷信号として増倍ゲート電極１３下の転送チャネル１８に蓄積される。また、そのように増倍されて蓄積された電子による電荷信号は、上述した読出動作のように、フローティングディフュージョン領域１６および信号線２３を介して、電圧信号として読み出される。
【００３１】
第１実施形態では、上記のように、フォトダイオード部１５と、転送ゲート電極１２下の転送チャネル１８に形成されるフォトダイオード部１８ａと、増倍ゲート電極１３下の転送チャネル１８に形成されるフォトダイオード部１８ｂとの３つのフォトダイオード部を備えることによって、１つのフォトダイオード部を有する撮像装置と異なり、フォトダイオード部の表面積が大きくなるので、撮像装置の感度を高くすることができる。
【００３２】
また、第１実施形態では、上記のように、フォトダイオード部１８ａと、フォトダイオード部１８ｂとには、それぞれ、転送ゲート電極１２と増倍ゲート電極１３とから可変の電圧が印加されるように構成する。これにより、転送ゲート電極１２および増倍ゲート電極１３をオン状態にすることにより、フォトダイオード部１８ａおよびフォトダイオード部１８ｂに電子を蓄積することができるとともに、転送ゲート電極１２および増倍ゲート電極１３をオフ状態にすることにより、フォトダイオード部１８ａおよびフォトダイオード部１８ｂに蓄積された電子を転送することができる。
【００３３】
また、第１実施形態では、上記のように、増倍ゲート電極１３により印加される電界による衝突電離により、増倍ゲート電極１３下の高電界領域１８ｃにおいて電子を増倍することによって、撮像装置の感度をより高くすることができる。
【００３４】
（第２実施形態）
図１２は、本発明の第２実施形態によるＣＭＯＳイメージセンサの増倍動作を説明するための信号波形図である。図１３〜図１５は、本発明の第２実施形態によるＣＭＯＳイメージセンサの増倍動作を説明するための断面図である。図１２〜図１５を参照して、この第２実施形態では、上記第１実施形態と異なり、転送ゲート電極１２および増倍ゲート電極１３に負の電圧が印加されるＣＭＯＳイメージセンサの動作について説明する。なお、第２実施形態の構造は、上記第１実施形態と同様である。
【００３５】
まず、図１２の期間Ａにおいて、図１３に示すように、フォトダイオード部１５、１８ａおよび１８ｂに光が入射されると、光電変換により、フォトダイオード部１５、１８ａおよび１８ｂに電子が生成される。ここで、第２実施形態では、転送ゲート電極１２下の転送チャネル１８は、転送ゲート電極１２に負の電圧である−５Ｖの電圧が印加されることにより、約０Ｖに電位が調整された状態となっている。また、増倍ゲート電極１３下の転送チャネル１８は、増倍ゲート電極１３に負の電圧である−５Ｖの電圧が印加されることにより、約０Ｖに電位が調整された状態となっている。また、フォトダイオード部１５は、約３Ｖに電位が調整されているため、フォトダイオード部１８ａおよび１８ｂにおいて生成された電子は、フォトダイオード部１８ａおよび１８ｂよりも電位が高いフォトダイオード部１５に蓄積される。
【００３６】
次に、図１２の期間Ｂにおいて、転送ゲート電極１２をオフ状態のまま、増倍ゲート電極１３をオン状態にする。これにより、図１４に示すように、増倍ゲート電極１３下の転送チャネル１８の電位を、約１６Ｖに調整する。このとき、転送ゲート電極１２下の転送チャネル１８は、約０Ｖに電位が調整された状態となっている。また、フォトダイオード部１５は、約３Ｖに電位が調整されているため、生成された電子は、フォトダイオード部１５よりも電位が低い転送ゲート電極１２下の転送チャネル１８には転送されずに、フォトダイオード部１５に蓄積された状態となる。
【００３７】
次に、図１２の期間Ｃにおいて、増倍ゲート電極１３をオン状態にしておくとともに、転送ゲート電極１２をオン状態にする。これにより、図１５に示すように、増倍ゲート電極１３下の転送チャネル１８が、約１６Ｖの高い電位に調整された状態で、転送ゲート電極１２下の転送チャネル１８を、約４Ｖの電位に調整する。これにより、フォトダイオード部１５に蓄積された電子は、フォトダイオード部１５の電位（約３Ｖ）よりも高い電位（約４Ｖ）に調整された転送ゲート電極１２下の転送チャネル１８へと転送されるとともに、転送ゲート電極１２下の転送チャネル１８に転送された電子は、転送ゲート電極１２下の転送チャネル１８の電位（約４Ｖ）よりも、さらに高い電位（約１６Ｖ）に調整された増倍ゲート電極１３下の転送チャネル１８へと転送される。この時、転送ゲート電極１２下の転送チャネル１８から増倍ゲート電極１３下の転送チャネル１８へと転送された電子は、転送ゲート電極１２下の転送チャネル１８と増倍ゲート電極１３下の転送チャネル１８との境界に形成された高電界領域１８ｃを移動中に、高電界領域１８ｃの高電界からエネルギを得るとともに、エネルギを得た電子は、シリコン原子と衝突して電子と正孔とが生成される（衝突電離）ことによって新たな電子が生成される。その後、フォトダイオード部１５から転送された電子および衝突電離によって生成した電子は、高電界領域１８ｃの電界によって、増倍ゲート電極１３下の転送チャネル１８に蓄積される。
【００３８】
図１６は、本発明の第２実施形態によるＣＭＯＳイメージセンサの逆転送動作を説明するための信号波形図である。図１７および図１８は、本発明の第２実施形態によるＣＭＯＳイメージセンサの逆転送動作を説明するための断面図である。次に、図１６〜図１８を参照して、本発明の第２実施形態によるＣＭＯＳイメージセンサの逆転送動作について説明する。
【００３９】
まず、図１６の期間Ｄにおいて、転送ゲート電極１２をオン状態にしておくとともに、増倍ゲート電極１３をオフ状態にする。これにより、図１７に示すように、転送ゲート電極１２下の転送チャネル１８が、約４Ｖに電位が調整された状態で、増倍ゲート電極１３下の転送チャネル１８が、約０Ｖに電位が調整される。このため、増倍ゲート電極１３下の転送チャネル１８に蓄積された電子は、増倍ゲート電極１３下の転送チャネル１８の電位（約０Ｖ）よりも高い電位（約４Ｖ）に調整されている転送ゲート電極１２下の転送チャネル１８へと転送される。
【００４０】
次に、図１６の期間Ｅにおいて、増倍ゲート電極１３をオフ状態にしておくとともに、転送ゲート電極１２もオフ状態にする。これにより、図１８に示すように、増倍ゲート電極１３下の転送チャネル１８が、約０Ｖに電位が調整された状態で、転送ゲート電極１２下の転送チャネル１８も、約４Ｖに電位が調整された状態から、増倍ゲート電極１３下の転送チャネル１８と同じ約０Ｖに電位が調整された状態となる。また、フォトダイオード部１５は、転送ゲート電極１２下の転送チャネル１８の電位（約０Ｖ）および増倍ゲート電極１３下の転送チャネル１８の電位（約０Ｖ）よりも高い電位（約３Ｖ）に調整された状態にある。このため、転送ゲート電極１２下の転送チャネル１８に転送された電子は、より高い電位に調整されているフォトダイオード部１５へと転送される。このようにして、増倍ゲート電極１３下の転送チャネル１８に蓄積された電子は、フォトダイオード部１５へと転送される。そして、フォトダイオード部１５へと転送された電子は、再び上記増倍動作によって、フォトダイオード部１５から高電界領域１８ｃを経て、増倍ゲート電極１３下の転送チャネル１８へと転送されるとともに、上記増倍動作および上記逆転送動作が繰り返される。これによって、電子の増倍が繰り返されるとともに、増倍された電子は、電荷信号として増倍ゲート電極１３下の転送チャネル１８に蓄積される。また、そのように増倍されて蓄積された電子による電荷信号は、上述した読出動作のように、フローティングディフュージョン領域１６および信号線２３を介して、電圧信号として読み出される。
【００４１】
第２実施形態では、上記のように、転送ゲート電極１２と増倍ゲート電極１３とには、負の電圧である−５Ｖを印加することによって、転送ゲート電極１２下と増倍ゲート電極１３下の転送チャネル１８の表面に正孔が集まる。この正孔により、転送チャネル１８とゲート絶縁膜１１との界面に生じる界面準位が満たされるので、転送ゲート電極１２下と増倍ゲート電極１３下の転送チャネル１８に暗電流が流れるのを抑制することができる。
【００４２】
なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
【００４３】
（第３実施形態）
図１９は、本発明の第３実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。図１９を参照して、この第３実施形態では、上記第１実施形態と異なり、フォトダイオード部１５が読出ゲート電極１４と隣接するように形成された画素４０を含むＣＭＯＳイメージセンサの構造について説明する。
【００４４】
この第３実施形態によるＣＭＯＳイメージセンサの画素４０の断面構造としては、図１９に示すように、ｐ型シリコン基板１０の表面に、各画素４０をそれぞれ分離するための素子分離領域１７が形成されている。また、素子分離領域１７によって囲まれる各画素４０のｐ型シリコン基板１０の表面には、素子分離領域１７の一方から所定の間隔を隔てて、ｎ型不純物領域からなる転送チャネル４１を挟むように、フォトダイオード部１５が形成されている。また、フォトダイオード部１５の表面上には、暗電流が発生するのを抑制するためのｐ＋型不純物領域１５ｂが形成されている。これにより、フォトダイオード部１５は、埋め込み型フォトダイオードとなる。また、各画素４０のｐ型シリコン基板１０の表面には、フォトダイオード部１５から所定の間隔を隔てて、ｎ型不純物領域からなる転送チャネル４２を挟むように、フローティングディフュージョン領域１６が形成されている。また、転送チャネル４１および４２は、フローティングディフュージョン領域１６の不純物濃度（ｎ＋）よりも低い不純物濃度（ｎ−）を有する。また、フローティングディフュージョン領域１６は、素子分離領域１７の他方と隣接するように形成されている。
【００４５】
また、転送チャネル４１の上面上には、ゲート絶縁膜４３が形成されている。このゲート絶縁膜４３の上面上の所定領域には、所定の間隔を隔てて約１００ｎｍ以下の厚みを有するポリシリコンまたはＩＴＯなどの光を透過することが可能な部材からなる転送ゲート電極１２および増倍ゲート電極１３が形成されている。ここで、第３実施形態では、転送ゲート電極１２下および増倍ゲート電極１３下のｎ型不純物領域からなる転送チャネル４１では、入射光量に応じて電子を生成し、その生成された電子を蓄積する機能を有するフォトダイオード部４１ａおよび４１ｂが形成されている。また、転送ゲート電極１２は、フォトダイオード部１５と隣接するように形成されているとともに、増倍ゲート電極１３は、素子分離領域１７の一方と隣接するように形成されている。また、転送チャネル４２の上面上には、ゲート絶縁膜４４が形成されている。このゲート絶縁膜４４の上面上の所定領域には、読出ゲート電極１４が形成されている。この読出ゲート電極４４は、フォトダイオード部１５とフローティングディフュージョン領域１６との間に、フォトダイオード部１５およびフローティングディフュージョン領域１６と隣接するように形成されている。また、増倍ゲート電極１３と増倍ゲート電極１３下の転送チャネル４１とにより増倍部４５が構成されている。また、読出ゲート電極１４、フローティングディフュージョン領域１６および素子分離領域１７の表面上には、図示しない絶縁膜を挟むようにして、光が入射するのを抑制するためのＡｌなどの金属からなる遮光膜１９が形成されている。
【００４６】
なお、第３実施形態のその他の構成は、上記第１実施形態と同様である。また、第３実施形態の効果は、上記第１実施形態と同様である。
【００４７】
（第４実施形態）
図２０は、本発明の第４実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。図２０を参照して、この第４実施形態では、上記第１実施形態と異なり、フォトダイオード部１５上に転送ゲート電極５２が形成された画素５０を含むＣＭＯＳイメージセンサの構造について説明する。
【００４８】
この第４実施形態によるＣＭＯＳイメージセンサの画素５０の断面構造としては、図２０に示すように、ｐ型シリコン基板１０のフォトダイオード部１５および転送チャネル１８と対応する上面上に、ゲート絶縁膜５１が形成されている。このゲート絶縁膜５１の上面上のフォトダイオード部１５と対応する領域には、転送ゲート電極５２が形成されている。また、ゲート絶縁膜５１の上面上の転送チャネル１８と対応する領域には、転送ゲート電極１２、増倍ゲート電極１３および読出ゲート電極１４がフォトダイオード部１５側から順に所定の間隔を隔てて形成されている。また、転送ゲート電極５２、転送ゲート電極１２、および、増倍ゲート電極１３は、約１００ｎｍ以下の厚みを有するポリシリコンまたはＩＴＯなどの光を透過することが可能な部材から形成されている。ここで、第４実施形態では、転送ゲート電極１２下および増倍ゲート電極１３下のｎ型不純物領域からなる転送チャネル１８では、入射光量に応じて電子を生成し、その生成された電子を蓄積する機能を有するフォトダイオード部１８ａおよび１８ｂが形成されている。また、転送ゲート電極５２は、クロック信号のオン信号（Ｈレベルの信号）が供給されることにより、約３Ｖの電圧が印加されるように構成されている。また、転送ゲート電極５２に約３Ｖの電圧が印加されている場合には、転送ゲート電極５２下のフォトダイオード部１５は、約４Ｖの電位に調整されている。なお、転送ゲート電極５２にクロック信号のオフ信号（Ｌレベルの信号）が供給されている場合には、フォトダイオード部１５は、約１Ｖの電位に調整されている。
【００４９】
なお、第４実施形態のその他の構成は、上記第１実施形態と同様である。また、第４実施形態の効果は、上記第１実施形態と同様である。
【００５０】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００５１】
たとえば、上記第１〜第４実施形態では、転送チャネルの表面上に形成されるゲート絶縁膜上には、１画素あたり１本の転送ゲート電極と１本の増倍ゲート電極とが形成される例を示したが、本発明はこれに限らず、図２１に示す第１変形例のように、１画素あたり３本の転送ゲート電極１２、６１および６２と１本の増倍ゲート電極１３とを形成してもよい。なお、図２１に示す第１変形例では、転送ゲート電極１２および６１が、約１００ｎｍ以下の厚みを有するポリシリコンまたはＩＴＯなどの光を透過することが可能な部材から形成されている。そして、転送ゲート電極１２下および６１下の転送チャネル６３には、入射光量に応じて電子を生成し、その生成された電子を蓄積する機能を有するフォトダイオード部６３ａおよび６３ｂが形成される。また、遮光膜１９は、転送ゲート電極６２、増倍ゲート電極１３、読出ゲート電極１４、フローティングディフュージョン領域１６および素子分離領域１７の表面上に形成される。また、図２２に示す第２変形例のように、転送ゲート電極１２、６１および６２と増倍ゲート電極１３とが、約１００ｎｍ以下の厚みを有するポリシリコンまたはＩＴＯなどの光を透過することが可能な部材から形成されていてもよい。この場合、転送ゲート電極１２下、６１下および６２下と増倍ゲート電極１３下との転送チャネル６３には、入射光量に応じて電子を生成し、その生成された電子を蓄積する機能を有するフォトダイオード部６３ａ、６３ｂ、６３ｃおよび６３ｄが形成される。なお、遮光膜１９は、読出ゲート電極１４、フローティングディフュージョン領域１６および素子分離領域１７の表面上に形成される。また、フォトダイオード部を２つ以上有する構造であれば、上記第１〜第４実施形態、第１変形例および第２変形例以外の構造でもよい。
【００５２】
また、上記第１〜第４実施形態では、フォトダイオード部の表面上に暗電流が発生するのを抑制するためのｐ＋型不純物領域１５ａおよび１５ｂを形成する例を示したが、本発明はこれに限らず、図２３に示す第３変形例のように、転送ゲート電極１２下および増倍ゲート電極１３下の転送チャネル１８の表面上にもｐ＋型不純物領域１８ｄを形成してもよい。なお、ｐ＋型不純物領域１８ｄは、本発明の「不純物領域」の一例である。これにより、転送ゲート電極１２下および増倍ゲート電極１３下のフォトダイオード部１８ａおよび１８ｂの表面上に暗電流が発生するのを抑制することができる。
【００５３】
また、上記第１〜第４実施形態では、本発明を撮像装置の一例であるＣＭＯＳイメージセンサに適用する例を示したが、本発明はこれに限らず、ＣＭＯＳイメージセンサ以外の撮像装置に適用してもよい。たとえば、ＣＭＯＳイメージセンサ以外の撮像装置であるＣＣＤイメージセンサに本発明を適用するようにしてもよい。
【００５４】
また、上記第１〜第４実施形態では、ｐ型シリコン基板上に撮像装置を形成した例を示したが、本発明はこれに限らず、ｎ型シリコン基板上にｐ型の不純物拡散領域を形成したものを基板として用いてもよい。
【００５５】
また、上記第１〜第４実施形態では、キャリアとして電子を用いた例を示したが、本発明はこれに限らず、基板不純物の電導型および印加する電圧の極性を全て反対にすることで、キャリアとして正孔を用いるようにしてもよい。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１実施形態によるＣＭＯＳイメージセンサの全体構成を示した平面図である。
【図２】図１に示した第１実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。
【図３】図１に示した第１実施形態によるＣＭＯＳイメージセンサの画素を示した平面図である。
【図４】図１に示した第１実施形態によるＣＭＯＳイメージセンサの構成を示した回路図である。
【図５】図１に示した第１実施形態によるＣＭＯＳイメージセンサの増倍動作を説明するための信号波形図である。
【図６】図１に示した第１実施形態によるＣＭＯＳイメージセンサの増倍動作を説明するための断面図である。
【図７】図１に示した第１実施形態によるＣＭＯＳイメージセンサの増倍動作を説明するための断面図である。
【図８】図１に示した第１実施形態によるＣＭＯＳイメージセンサの増倍動作を説明するための断面図である。
【図９】図１に示した第１実施形態によるＣＭＯＳイメージセンサの逆転送動作を説明するための信号波形図である。
【図１０】図１に示した第１実施形態によるＣＭＯＳイメージセンサの逆転送動作を説明するための断面図である。
【図１１】図１に示した第１実施形態によるＣＭＯＳイメージセンサの逆転送動作を説明するための断面図である。
【図１２】本発明の第２実施形態によるＣＭＯＳイメージセンサの増倍動作を説明するための信号波形図である。
【図１３】本発明の第２実施形態によるＣＭＯＳイメージセンサの増倍動作を説明するための断面図である。
【図１４】本発明の第２実施形態によるＣＭＯＳイメージセンサの増倍動作を説明するための断面図である。
【図１５】本発明の第２実施形態によるＣＭＯＳイメージセンサの増倍動作を説明するための断面図である。
【図１６】本発明の第２実施形態によるＣＭＯＳイメージセンサの逆転送動作を説明するための信号波形図である。
【図１７】本発明の第２実施形態によるＣＭＯＳイメージセンサの逆転送動作を説明するための断面図である。
【図１８】本発明の第２実施形態によるＣＭＯＳイメージセンサの逆転送動作を説明するための断面図である。
【図１９】本発明の第３実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。
【図２０】本発明の第４実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。
【図２１】本発明の第１〜第４実施形態の第１変形例によるＣＭＯＳイメージセンサの構造を示した断面図である。
【図２２】本発明の第１〜第４実施形態の第２変形例によるＣＭＯＳイメージセンサの構造を示した断面図である。
【図２３】本発明の第１〜第４実施形態の第３変形例によるＣＭＯＳイメージセンサの構造を示した断面図である。
【符号の説明】
【００５７】
１２  転送ゲート電極（第１電極）
１３  増倍ゲート電極（第２電極）
１５  フォトダイオード部（第１キャリア蓄積部）
１８  転送チャネル
１８ａ  フォトダイオード部（第２キャリア蓄積部）
１８ｂ  フォトダイオード部（第３キャリア蓄積部）
１８ｄ  ｐ＋型不純物領域（不純物領域）
【図１】
2009147049.tif 000003
【図２】
2009147049.tif 000004
【図３】
2009147049.tif 000005
【図４】
2009147049.tif 000006
【図５】
2009147049.tif 000007
【図６】
2009147049.tif 000008
【図７】
2009147049.tif 000009
【図８】
2009147049.tif 000010
【図９】
2009147049.tif 000011
【図１０】
2009147049.tif 000012
【図１１】
2009147049.tif 000013
【図１２】
2009147049.tif 000014
【図１３】
2009147049.tif 000015
【図１４】
2009147049.tif 000016
【図１５】
2009147049.tif 000017
【図１６】
2009147049.tif 000018
【図１７】
2009147049.tif 000019
【図１８】
2009147049.tif 000020
【図１９】
2009147049.tif 000021
【図２０】
2009147049.tif 000022
【図２１】
2009147049.tif 000023
【図２２】
2009147049.tif 000024
【図２３】
2009147049.tif 000025