(57)【要約】【課題】交流電源の電源ラインに設けたリレー接点のアーク放電による劣化を抑制することができる全波整流回路を提供する。【解決手段】交流電源１からの交流電圧に同期する同期信号を発生する電圧同期信号発生回路１１を設けて、制御回路１０が、その同期信号に基づいて、半波整流回路Ｌ１の電流ラインに電流が流れない半周期の期間に当該電源ラインに設けたリレー接点３ａ−１、３ａ−２を開閉し、半波整流回路Ｌ２の電流ラインに電流が流れない半周期の期間に当該電源ラインに設けたリレー接点３ｂ−１、３ｂ−２、３ｃ−１を開閉する。【選択図】図１
2009278779.tif 000002
【特許請求の範囲】
【請求項１】
互いに異なる整流極性となるように交流電源に接続する２つの半波整流回路により前記交流電源からの交流電圧を半波整流した電圧を合成することで、前記交流電圧を全波整流した電圧を生成する全波整流回路であって、
前記各半波整流回路の前記交流電源に接続する電源ラインに少なくとも１つずつ設けられたリレーの接点をそれぞれ開閉する少なくとも２つのリレー駆動回路と、
前記交流電圧に同期する同期信号を発生する電圧同期信号発生回路と、
前記各リレー駆動回路によるリレーの接点の開閉駆動をそれぞれ制御するリレー駆動制御部と、
を備え、前記リレー駆動制御部は、前記同期信号に基づいて、各リレーの接点が設けられた電源ラインに電流が流れない半周期の期間に各リレーの接点が開閉するように、前記各リレー駆動回路によるリレーの接点の開閉駆動をそれぞれ制御することを特徴とする全波整流回路。
【請求項２】
前記リレー駆動制御部は、前記同期信号から前記交流電圧の周波数を認識し、その認識した周波数に応じて設定したタイミングで、前記各リレー駆動回路によるリレーの接点の開閉駆動を制御する信号をそれぞれ生成することを特徴とする請求項１記載の全波整流回路。
【請求項３】
前記リレー駆動回路のリレー駆動コイルに印加するリレー駆動電圧を複数の設定値の間で切り替えるリレー駆動電圧制御部をさらに備えることを特徴とする請求項１および２のいずれかに記載の全波整流回路。
【請求項４】
前記リレー駆動制御部は、前記同期信号に基づいて、各リレーの接点が設けられた電源ラインに電流が流れない半周期の期間の前部において各リレーの接点が閉じるように、前記各リレー駆動回路によるリレーの接点の開閉駆動をそれぞれ制御することを特徴とする請求項１ないし３のいずれかに記載の全波整流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、互いに異なる整流極性となるように交流電源に接続する２つの半波整流回路により交流電圧を半波整流した電圧を合成することで、交流電圧を全波整流した電圧を生成する全波整流回路に関する。
【背景技術】
【０００２】
従来、互いに異なる整流極性となるように交流電源に接続する２つの半波整流回路により交流電圧を半波整流した電圧を合成することで、交流電圧を全波整流した電圧を生成する半波整流合成型の全波整流回路が知られている。この従来の半波整流合成型の全波整流回路について、以下、図面を用いて説明する。
【０００３】
図９は従来の半波整流合成型の全波整流回路の構成図である。図９に示すように、交流電源１０１の電源ラインは２つの半波整流回路Ｌ１００、Ｌ２００へ分岐しており、２つの半波整流回路Ｌ１００、Ｌ２００は、整流極性が互いに逆極性となるように交流電源１０１に接続している。
【０００４】
この従来の全波整流回路は、互いに異なる整流極性となるように交流電源１０１に接続する２つの半波整流回路Ｌ１００、Ｌ２００により交流電源１０１からの交流電圧を半波整流した電圧を合成することで、交流電源１０１からの交流電圧を全波整流した電圧を生成する。この半波整流された電圧を合成した電圧は、力率改善回路１０２を介して負荷１０３に供給される。
【０００５】
交流電源１０１の電源ラインはさらに補助電源回路１０４へ分岐しており、補助電源回路１０４は、交流電源１０１からの交流電圧を所定値の直流電圧に変換して、その変換された直流電圧を制御回路１０５へ供給する。
【０００６】
半波整流回路Ｌ１００において分岐された交流電源１０１の電源ラインは、リレー駆動回路１０６ａにより駆動されるリレー接点１０６ａ−１、１０６ａ−２を介してラインフィルタ１０７ａの入力側の端子に接続している。また、ラインフィルタ１０７ａの出力側の２つの端子には、整流ダイオード１０８ａ、１０８ｂがそれぞれ接続している。
【０００７】
半波整流回路Ｌ２００において分岐された交流電源１０１の電源ラインは、リレー駆動回路１０６ｂにより駆動されるリレー接点１０６ｂ−１、１０６ｂ−２を介してラインフィルタ１０７ｂの入力側の端子に接続している。また、半波整流回路Ｌ２００の一方の電源ラインには電流制限抵抗１０９が設けられており、その電流制限抵抗１０９に並列に、リレー駆動回路１０６ｃにより駆動されるリレー接点１０６ｃ−１が接続している。また、ラインフィルタ１０７ｂの出力側の２つの端子には、整流ダイオード１０８ｃ、１０８ｄがそれぞれ接続している。
【０００８】
以上のように構成された２つの半波整流回路Ｌ１００、Ｌ２００により半波整流された電圧を合成した電圧が、交流電源１０１からの交流電圧を全波整流した電圧となるように、半波整流回路Ｌ１００の整流ダイオード１０８ａのカソードと整流ダイオード１０８ｂのアノードがそれぞれ半波整流回路Ｌ２００の整流ダイオード１０８ｃのカソードと整流ダイオード１０８ｄのアノードに接続しており、それぞれの接続点が力率改善回路１０２に接続している。
【０００９】
制御回路１０５は、各リレー駆動回路１０６ａ〜１０６ｃによるリレー接点の開閉駆動をそれぞれ制御する。すなわち、制御回路１０５は、本全波整流回路の外部から入力されるＯＮ／ＯＦＦ信号に基づいて、各リレー駆動回路１０６ａ〜１０６ｃによるリレー接点の開閉駆動を制御するリレー制御信号をそれぞれ生成する。
【００１０】
また、制御回路１０５は、補助電源回路１０４から入力された直流電圧をリレー駆動電圧としてリレー駆動回路１０６ａ〜１０６ｃが有する図示しないリレー駆動コイルに印加する。なお、補助電源回路１０４からの＋１２Ｖの直流電圧はリレー駆動コイルに印加するリレー駆動電圧に使用され、＋５Ｖの直流電圧はリレー駆動コイル以外の動作電圧に使用される。
【００１１】
続いて、以上のように構成された全波整流回路の動作について説明する。制御回路１０５へ本全波整流回路の外部からＯＮ信号が入力されると、制御回路１０５は、まずリレー接点１０６ｂ−１、１０６ｂ−２が閉じるようにリレー駆動回路１０６ｂを動作させて、半波整流回路Ｌ２００からの電圧によって力率改善回路１０２の平滑コンデンサ１０２ｃを初期充電する。この初期充電時には、電流制限抵抗１０９によって平滑コンデンサ１０２ｃへの突入電流が制限される。制御回路１０５は充電時間を計測することにより初期充電の完了を認識すると、リレー接点１０６ａ−１、１０６ａ−２、１０６ｃ−１が閉じるようにリレー駆動回路１０６ａ、１０６ｃを動作させて本全波整流回路を定常動作状態（全波整流を実行する状態）にする。
【００１２】
また、制御回路１０５へ本全波整流回路の外部からＯＦＦ信号が入力されると、制御回路１０５は、全てのリレー接点が開くようにリレー駆動回路１０６ａ〜１０６ｃを動作させる。
【００１３】
以上のように構成された従来の半波整流合成型の全波整流回路は、交流電圧の全波を扱う通常の全波整流回路と比べてリレーの接点を流れる平均電流が半分となるので、大電力を全波整流する場合でもリレーの接点の発熱を小さくでき、安全性に利点がある。
【００１４】
しかしながら、従来の半波整流合成型の全波整流回路は、整流する交流電圧の変化と関係なくリレーの接点の開閉を行うため、交流電圧のピーク近傍の最大電流が流れるときにリレー接点が開閉されて、接点間にアーク放電が起こり、接点劣化やアークノイズが起こる可能性があり、それによりリレーの接点の寿命が短くなる可能性があった。そのため、従来の半波整流合成型の全波整流回路では、リレーの接点の短命化を抑制する目的で、電源ラインを流れる電流に対して必要以上の接点容量を有する大型のリレーが使用されており、それにより回路の小型化が阻害されていた。また、アークノイズによる誤動作や通信機器への妨害の問題もあった。
【００１５】
一方、リレー接点の劣化やアークノイズが少ないリレー駆動装置として、リレー駆動コイルをオン／オフするトランジスタへオン／オフ信号を送信してから、交流電源の電源ラインに設けられたリレーの接点が開閉するまでにかかる時間（リレーの動作時間）を測定する手段と、交流電源から供給される交流電圧に同期する同期信号を発生する手段と、を備えることにより、リレーの接点を交流電圧のゼロクロス近傍で開閉するものが提案されている（例えば、特許文献１参照。）。
【００１６】
しかしながら、一般的に、リレーの動作時間にはばらつきがあり、またリレーの動作時間は温度変動によって変動するため、上記した従来のリレー駆動装置では、リレー駆動装置を使用するごとにリレーの動作時間を測定する必要があった。また、リレーの動作時間を測定しても使用中のリレー駆動コイルの温度変化によってリレーの動作時間が変動する可能性があり、さらにリレーには接点が閉じる際に接点があばれるバウンス現象もあり、交流電圧のゼロクロス期間は極めて短いため、交流電圧のゼロクロス近傍で正確にリレーの接点を開閉するのは非常に困難であった。
【特許文献１】特開２００１−８４８６１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明は、上記従来の問題点に鑑み、半波整流合成型の全波整流回路において、各リレーの接点が設けられた各半波整流回路の電源ラインに電流が流れない半周期の期間に各リレーの接点を開閉させることにより、リレーの動作時間を毎回測定することなく、リレーの動作時間のばらつきや、温度変化によるリレーの動作時間の変動があっても確実にゼロ電流期間にリレー接点を開閉でき、アーク放電による接点劣化や、アークノイズによる回路の誤動作や通信機器への妨害を防ぐことができる全波整流回路を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明の請求項１記載の全波整流回路は、互いに異なる整流極性となるように交流電源に接続する２つの半波整流回路により前記交流電源からの交流電圧を半波整流した電圧を合成することで、前記交流電圧を全波整流した電圧を生成する全波整流回路であって、前記各半波整流回路の前記交流電源に接続する電源ラインに少なくとも１つずつ設けられたリレーの接点をそれぞれ開閉する少なくとも２つのリレー駆動回路と、前記交流電圧に同期する同期信号を発生する電圧同期信号発生回路と、前記各リレー駆動回路によるリレーの接点の開閉駆動をそれぞれ制御するリレー駆動制御部と、を備え、前記リレー駆動制御部は、前記同期信号に基づいて、各リレーの接点が設けられた電源ラインに電流が流れない半周期の期間に各リレーの接点が開閉するように、前記各リレー駆動回路によるリレーの接点の開閉駆動をそれぞれ制御することを特徴とする。
【００１９】
また、本発明の請求項２記載の全波整流回路は、請求項１記載の全波整流回路であって、前記リレー駆動制御部は、前記同期信号から前記交流電圧の周波数を認識し、その認識した周波数に応じて設定したタイミングで、前記各リレー駆動回路によるリレーの接点の開閉駆動を制御する信号をそれぞれ生成することを特徴とする。
【００２０】
また、本発明の請求項３記載の全波整流回路は、請求項１および２のいずれかに記載の全波整流回路であって、前記リレー駆動回路のリレー駆動コイルに印加するリレー駆動電圧を複数の設定値の間で切り替えるリレー駆動電圧制御部をさらに備えることを特徴とする。
【００２１】
また、本発明の請求項４記載の全波整流回路は、請求項１ないし３のいずれかに記載の全波整流回路であって、前記リレー駆動制御部は、前記同期信号に基づいて、各リレーの接点が設けられた電源ラインに電流が流れない半周期の期間の前部において各リレーの接点が閉じるように、前記各リレー駆動回路によるリレーの接点の開閉駆動をそれぞれ制御することを特徴とする。
【発明の効果】
【００２２】
本発明の好ましい形態によれば、リレーの動作時間を毎回測定することなく、リレーの動作時間のばらつきや、温度変化によるリレーの動作時間の変動があっても確実にゼロ電流期間にリレー接点を開閉でき、アーク放電による接点劣化を抑制することができる。よって、大電流を扱う場合でもリレー接点の長寿命化を図ることができる。また、アークノイズによる回路の誤動作や通信機器への妨害を防ぐことができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の全波整流回路の実施の形態について、図面を用いて説明する。図１は、本発明の実施の形態における半波整流合成型の全波整流回路の一構成例の概略を示す図である。図１に示すように、交流電源１の電源ラインは２つの半波整流回路Ｌ１、Ｌ２へ分岐しており、２つの半波整流回路Ｌ１、Ｌ２は、整流極性が互いに逆極性となるように交流電源１に接続している。
【００２４】
本全波整流回路は、互いに異なる整流極性となるように交流電源１に接続する２つの半波整流回路Ｌ１、Ｌ２により交流電源１からの交流電圧を半波整流した電圧を合成することで、交流電源１からの交流電圧を全波整流した電圧を生成する半波整流合成型の全波整流回路であり、半波整流された電圧を合成した電圧を力率改善回路７を介して負荷８に供給する。
【００２５】
交流電源１の電源ラインはさらに補助電源回路９へ分岐しており、補助電源回路９は、交流電源１からの交流電圧を所定値の直流電圧に変換して、その変換された直流電圧を制御回路１０へ供給する。なお、交流電源１の一方の電源ラインは、ヒューズ２ｅを介して補助電源回路９と接続している。
【００２６】
半波整流回路Ｌ１は、ヒューズ２ａ、２ｂ、リレー駆動回路３ａ、リレー接点３ａ−１、３ａ−２、ラインフィルタ５ａ、および整流ダイオード６ａ、６ｂを有する。半波整流回路Ｌ１において分岐された交流電源１の一方の電源ラインは、ヒューズ２ａとリレー接点３ａ−１を介してラインフィルタ５ａの入力側の一方の端子に接続しており、他方の電源ラインは、ヒューズ２ｂとリレー接点３ａ−２を介してラインフィルタ５ａの入力側の他方の端子に接続している。ラインフィルタ５ａの出力側の２つの端子には、整流ダイオード６ａ、６ｂがそれぞれ接続している。リレー駆動回路３ａは、半波整流回路Ｌ１の電源ラインに設けられたリレー接点３ａ−１、３ａ−２を開閉する。
【００２７】
半波整流回路Ｌ２は、ヒューズ２ｃ、２ｄ、リレー駆動回路３ｂ、リレー接点３ｂ−１、３ｂ−２、リレー駆動回路３ｃ、リレー接点３ｃ−１、電流制限抵抗４、ラインフィルタ５ｂ、整流ダイオード６ｃ、６ｄ、および電圧同期信号発生回路１１を有する。
【００２８】
半波整流回路Ｌ２において分岐された交流電源１の一方の電源ラインは、ヒューズ２ｃとリレー接点３ｂ−１を介してラインフィルタ５ｂの入力側の一方の端子に接続しており、他方の電源ラインは、ヒューズ２ｄとリレー接点３ｂ−２と電流制限抵抗４を介してラインフィルタ５ｂの入力側の他方の端子に接続している。電流制限抵抗４にはリレー接点３ｃ−１が並列に接続している。ラインフィルタ５ｂの出力側の２つの端子には、整流ダイオード６ｃ、６ｄがそれぞれ接続している。リレー駆動回路３ｂは、半波整流回路Ｌ２の電源ラインに設けられたリレー接点３ｂ−１、３ｂ−２を開閉する。リレー駆動回路３ｃは、半波整流回路Ｌ２の電源ラインに設けられた電流制限抵抗４に並列に接続するリレー接点３ｃ−１を開閉する。
【００２９】
電圧同期信号発生回路１１は、ヒューズ２ｃとリレー接点３ｂ−１間の電源ラインと、ヒューズ２ｄとリレー接点３ｂ−２間の電源ラインに接続しており、交流電源１からの交流電圧に同期する同期信号を発生する。
【００３０】
以上のように構成された２つの半波整流回路Ｌ１、Ｌ２により半波整流された電圧を合成した電圧が、交流電源１からの交流電圧を全波整流した電圧となるように、半波整流回路Ｌ１の整流ダイオード６ａのカソードと整流ダイオード６ｂのアノードがそれぞれ半波整流回路Ｌ２の整流ダイオード６ｃのカソードと整流ダイオード６ｄのアノードに接続しており、それぞれの接続点が力率改善回路７に接続している。
【００３１】
制御回路１０は、電圧同期信号発生回路１１からの同期信号と本全波整流回路外部からのＯＮ／ＯＦＦ信号とに基づいて、各リレー接点が設けられた各半波整流回路Ｌ１、Ｌ２の電源ラインに電流が流れない半周期の期間に各リレー接点が開閉するように、各リレー駆動回路３ａ〜３ｃによるリレーの接点の開閉駆動をそれぞれ制御する。
【００３２】
また、制御回路１０は、補助電源回路９から入力された直流電圧に基づいて、リレー駆動回路３ａ〜３ｃが有する図示しないリレー駆動コイルに印加するリレー駆動電圧を生成する。なお、ここでは、補助電源回路９から＋５Ｖと＋１５Ｖの直流電圧が制御回路１０に供給される場合について説明する。補助電源回路９からの＋１５Ｖの直流電圧はリレー駆動コイルに印加するリレー駆動電圧に使用され、＋５Ｖの直流電圧はリレー駆動コイル以外の動作電圧に使用される。
【００３３】
続いて、リレー駆動回路３ｂ、制御回路１０、電圧同期信号発生回路１１の構成の一例について、図２を用いて説明する。図２は、本発明の実施の形態におけるリレー駆動回路３ｂ、制御回路１０、電圧同期信号発生回路１１の構成の一例を示す図である。
【００３４】
まず、電圧同期信号発生回路１１について説明する。図２に示すように、電圧同期信号発生回路１１は、抵抗１２、１４、１６、ツェナーダイオード１３、およびフォトカプラ１５を有する。
【００３５】
抵抗１２とツェナーダイオード１３は直列に接続しており、抵抗１２の一端がヒューズ２ｃとリレー接点３ｂ−１間の電源ラインに接続し、ツェナーダイオード１３のアノードがヒューズ２ｄとリレー接点３ｂ−２間の電源ラインに接続している。抵抗１４は一端が抵抗１２とツェナーダイオード１３の接続点（ツェナーダイオード１３のカソード）に接続し、他端がフォトカプラ１５の発光素子に接続している。ここでは、発光素子がＬＥＤの場合について説明する。このＬＥＤはアノードが抵抗１４に接続し、カソードがヒューズ２ｄとリレー接点３ｂ−２間の電源ラインに接続している。
【００３６】
一方、フォトカプラ１５の受光素子は、抵抗１６を介して、交流電源１から分岐した電源ラインとは異なる電源ラインに接続している。ここでは、受光素子がフォトトランジスタの場合について説明する。このフォトトランジスタの入力端子が抵抗１６を介して＋５Ｖの電源ラインに接続し、出力端子が接地ラインに接続している。
【００３７】
この構成により、図３に示すように、フォトカプラ１５の発光素子（ＬＥＤ）には、交流電源１から供給される交流電圧の半周期の期間（ここでは負の位相の期間）に駆動電圧が印加されるので、その期間に発光素子が発光して、抵抗１６とフォトカプラ１５の受光素子との接続点に、交流電源１から供給される交流電圧の半周期の期間（ここでは負の位相の期間）に信号レベルがＬＯＷレベルとなり、残りの半周期の期間（ここでは、交流電源１から供給される交流電圧の正の位相の期間）に信号レベルがＨＩＧＨレベルとなる矩形状の同期信号が発生する。なお、ここでは半波整流回路Ｌ２に電圧同期信号発生回路１１を設けたが、無論、半波整流回路Ｌ１に設けてもよい。
【００３８】
続いて、制御回路１０について説明する。図２に示すように、制御回路１０は、マイクロコンピュータ１７と、リレー駆動電圧制御部であるリレー駆動電圧切り替え回路１８を有する。
【００３９】
リレー駆動制御部として機能するマイクロコンピュータ１７は、電圧同期信号発生回路１１からの同期信号と本全波整流回路外部からのＯＮ／ＯＦＦ信号とに基づいて、各リレー駆動回路３ａ〜３ｃによるリレー接点の開閉駆動を制御するリレー制御信号をそれぞれ生成する。具体的には、各リレー駆動回路３ａ〜３ｃへ入力するリレー制御信号の信号レベルを、各リレー接点が設けられた各半波整流回路Ｌ１、Ｌ２の電源ラインに電流が流れない半周期の期間に各リレー接点が開閉するようにそれぞれ遷移させる。
【００４０】
リレー駆動電圧切り替え回路１８は、リレー駆動回路３ａ〜３ｃのリレー駆動コイルに印加するリレー駆動電圧を複数の設定値の間で切り替える機能を有する。具体的には、リレー駆動電圧として、補助電源回路９からの＋１５Ｖの直流電圧をそのままリレー駆動回路３ａ〜３ｃのリレー駆動コイルに印加するか、もしくは補助電源回路９からの＋１５Ｖの直流電圧を＋１２Ｖの直流電圧に変換して、その変換された＋１２Ｖの直流電圧をリレー駆動回路３ａ〜３ｃのリレー駆動コイルに印加する。なお、ここでは、リレー駆動回路３ａ〜３ｃの最大連続印加電圧が＋１５Ｖであり、定格電圧が＋１２Ｖである場合を例に説明する。
【００４１】
続いて、リレー駆動回路３ｂについて説明する。図２に示すように、リレー駆動回路３ｂは、トランジスタ１９、抵抗２０、２１、リレー駆動コイル２２、およびフリーホイールダイオード２３を有する。
【００４２】
トランジスタ１９のベースには、制御回路１０（マイクロコンピュータ１７）からのリレー制御信号が抵抗２０を介して入力される。また、トランジスタ１９のエミッタは接地ラインに接続しており、ベースと制御回路１０とを接続する信号ラインは抵抗２１を介して接地ラインに接続している。リレー接点３ｂ−１、３ｂ−２を駆動するリレー駆動コイル２２の一端には、制御回路１０（リレー駆動電圧切り替え回路１８）からのリレー駆動電圧が印加され、他端はトランジスタ１９のコレクタに接続している。フリーホイールダイオード２３は、リレー駆動コイル２２に発生するサージ電圧を吸収するために、リレー駆動コイル２２に並列に接続している。
【００４３】
この構成により、制御回路１０からのリレー制御信号の信号レベルに従うトランジスタ１９のオン／オフ動作に応じてリレー接点３ｂ−１、３ｂ−２が開閉する。具体的には、リレー制御信号の信号レベルがＬＯＷレベルのときにリレー接点３ｂ−１、３ｂ−２は開き、ＨＩＧＨレベルのときに閉じる。図示しないが、リレー駆動回路３ａ、３ｃも、リレー駆動回路３ｂと同様に構成することができる。
【００４４】
なお、リレーは、一般的に、駆動電圧を高くすれば動作時間が短くなり、ばらつきも小さくなる。また、リレーは、一般的に、周囲温度変化により動作時間が変動がする。すなわち、リレー駆動コイルの直流抵抗が小さくなる低温においては動作時間が短くなり、高温では長くなる。図２に示す構成を用いて説明すると、マイクロコンピュータ１７からのリレー制御信号の信号レベルがＬＯＷレベルからＨＩＧＨレベルあるいはＨＩＧＨレベルからＬＯＷレベルに遷移してからリレー接点３ｂ−１、３ｂ−２が開閉するまでの時間（リレーの動作時間）が、リレー駆動電圧切り替え回路１８からのリレー駆動電圧が高くなるほど短くなり、また低温では短くなり高温では長くなる。
【００４５】
続いて、以上のように構成された全波整流回路の動作について、詳細に説明する。まず、交流電源１からの電源供給が開始されると、補助電源回路９において変換された＋５Ｖと＋１５Ｖの直流電圧が制御回路１０へ供給されて、制御回路１０が起動する。
【００４６】
制御回路１０は、まず電圧同期信号発生回路１１からの同期信号の立ち下りタイミングを読み込み、その立ち下りタイミングの間隔に基づいて、交流電源１から供給される交流電圧の周波数（電源周波数）が５０Ｈｚ（周期：２０ｍｓ）であるか６０Ｈｚ（周期：約１６．７ｍｓ）であるか判定して、その認識した周波数（周期）に応じて、リレー制御信号の信号レベルを遷移させるタイミングである遅延時間を設定する。この設定された遅延時間分だけ同期信号の立ち下りから遅れるタイミングでリレー制御信号の信号レベルを遷移させることで、開閉するリレー接点が設けられた半波整流回路の電源ラインに電流が流れない半周期の期間に当該リレー接点を開閉させることが可能となる。
【００４７】
遅延時間には、半波整流回路Ｌ２の電源ラインに設けられたリレー接点３ｂ−１、３ｂ−２を閉じる際の遅延時間および開く際の遅延時間、半波整流回路Ｌ２の電源ラインに設けられたリレー接点３ｃ−１を閉じる際の遅延時間および開く際の遅延時間、並びに半波整流回路Ｌ１の電源ラインに設けられたリレー接点３ａ−１、３ａ−２を閉じる際の遅延時間および開く際の遅延時間があり、それぞれ、各リレー接点が設けられた電源ラインに電流が流れない半周期の期間に各リレー接点が開閉するように電源周波数に応じて設定する。具体的には、リレーの動作時間と遅延時間を合わせた時間分だけ同期信号の立ち下りから遅れるタイミングでリレー接点は開閉するので、予めリレーの動作時間を測定し、その測定したリレーの動作時間と電源周波数ごとの交流電圧の周期とを基に、電源周波数ごとの遅延時間を求めて、本全波整流回路の図示しない記憶部に記憶させておき、本全波整流回路の使用時に、制御回路１０が、記憶部に記憶している遅延時間の中から、電源周波数に応じた遅延時間を決定するように構成すればよい。
【００４８】
このように、本全波整流回路では、交流電源１からの交流電圧の周波数に応じて設定したタイミングで、リレー接点を開閉させる信号を生成する（リレー制御信号の信号レベルを遷移させる）。
【００４９】
次に、本全波整流回路の外部から制御回路１０へＯＮ信号が入力されると、同期信号の立ち下りタイミングに合わせて、各リレー駆動回路３ａ〜３ｃへのリレー制御信号の信号レベルをＬＯＷレベルからＨＩＧＨレベルへそれぞれ遷移させて、リレー接点を閉じる。
【００５０】
以下、リレー接点を閉じる際の動作について詳細に説明する。図４は、本発明の実施の形態における全波整流回路のリレー接点を閉じる際の動作の一例を示すタイミングチャート図である。図５は、本発明の実施の形態におけるリレー接点を閉じる際のリレーの動作時間を説明するためのタイミングチャート図である。
【００５１】
図４において、上から順に、ａは交流電源１から供給される交流電圧の波形、ｂは半波整流回路Ｌ１の電源ラインを流れる電流の波形、ｃは半波整流回路Ｌ２の電源ラインを流れる電流の波形、ｄは電圧同期信号発生回路１１の発光素子の発光タイミング、ｅは電圧同期信号発生回路１１において発生する同期信号の波形、ｆは本全波整流回路の外部から制御回路１０に入力されるＯＮ／ＯＦＦ信号の波形、ｇは制御回路１０において発生するリレー駆動電圧の波形、ｈは制御回路１０からリレー駆動回路３ｂへ送信されるリレー制御信号の波形、ｉはリレー接点３ｂ−１、３ｂ−２の閉タイミング、ｊは制御回路１０からリレー駆動回路３ｃへ送信されるリレー制御信号の波形、ｋはリレー接点３ｃ−１の閉タイミング、ｌは制御回路１０からリレー駆動回路３ａへ送信されるリレー制御信号の波形、ｍはリレー接点３ａ−１、３ａ−２の閉タイミングをそれぞれ示す。なお、ここでは、ＯＮ／ＯＦＦ信号ｆの信号レベルを遷移させることで、リレー接点の開閉を指示するＯＮ信号／ＯＦＦ信号を生成する場合について説明する。
【００５２】
また、ｔは交流電源１からの交流電圧の周期、ｔ１は半波整流回路Ｌ２の電源ラインに設けたリレー接点３ｂ−１、３ｂ−２、３ｃ−１を閉じる際の遅延時間、ｔ２は力率改善回路７の平滑コンデンサ７ｃの初期充電時間、ｔ３はリレーの動作時間、ｔ４は半波整流回路Ｌ１の電源ラインに設けたリレー接点３ａ−１、３ａ−２を閉じる際の遅延時間である。
【００５３】
まず、交流電源１から供給される交流電圧ａに同期する同期信号ｅが制御回路１０に入力された後、本全波整流回路の外部からのＯＮ／ＯＦＦ信号ｆの信号レベルがＨＩＧＨレベルに遷移すると、制御回路１０は、リレーの動作時間のばらつきを小さくするため、リレー駆動コイルに印加するリレー駆動電圧ｇを定格電圧１２Ｖから最大連続印加電圧１５Ｖに切り替える。図５に示すように、リレー接点を閉じる際のリレーの動作時間ｔ３は、リレー駆動電圧が１２Ｖ（定格電圧）の場合よりも１５Ｖ（最大連続印加電圧）の場合の方が短くなり、またばらつきも小さくなる。なお、ここでは、リレー接点を閉じる際のリレーの動作時間ｔ３が、リレー駆動電圧が１５Ｖのときには７．６±２．７ｍｓ（ばらつき：５．４ｍｓ）となり、リレー駆動電圧が１２Ｖのときには９．６±３．６ｍｓ（ばらつき：７．２ｍｓ）となる場合を例に説明する。
【００５４】
次に、制御回路１０は、同期信号ｅの立ち下りのタイミングに合わせて、同期信号ｅの立ち下りから予め設定した遅延時間ｔ１だけ遅れるタイミングでリレー制御信号ｈの信号レベルをＬＯＷレベルからＨＩＧＨレベルへ遷移させることにより、リレー接点３ｂ−１、３ｂ−２が閉じるようにリレー駆動回路３ｂを動作させて、半波整流回路Ｌ２からの電圧によって力率改善回路７の平滑コンデンサ７ｃを初期充電する。
【００５５】
このとき、リレーの動作時間ｔ３と遅延時間ｔ１を合わせた時間分だけ同期信号ｅの立ち下りから遅れるタイミングでリレー接点３ｂ−１、３ｂ−２は閉じる（図４の「ｈ」と「ｉ」を参照。）。遅延時間ｔ１は電源周波数に応じて設定されているので、リレー接点３ｂ−１、３ｂ−２が設けられた半波整流回路Ｌ２の電源ラインに電流が流れない半周期の期間（交流電源１からの交流電圧ａの正の位相の期間）にリレー接点３ｂ−１、３ｂ−２を閉じることができる（図４の「ａ」、「ｃ」および「ｉ」を参照。）。
【００５６】
平滑コンデンサ７ｃの初期充電時には、電流制限抵抗４によって平滑コンデンサ７ｃへの突入電流が制限される。制御回路１０は充電時間ｔ２を計測することにより初期充電の完了を認識すると、同期信号ｅの立ち下りのタイミングに合わせて、同期信号ｅの立ち下りから予め設定した遅延時間ｔ１だけ遅れるタイミングでリレー制御信号ｊの信号レベルをＬＯＷレベルからＨＩＧＨレベルへ遷移させることにより、リレー接点３ｃ−１が閉じるようにリレー駆動回路３ｃを動作させた後、同期信号ｅの同じ立ち下りから予め設定した遅延時間ｔ４だけ遅れるタイミングでリレー制御信号ｌの信号レベルをＬＯＷレベルからＨＩＧＨレベルへ遷移させることにより、リレー接点３ａ−１、３ａ−２が閉じるようにリレー駆動回路３ａを動作させて本全波整流回路を定常動作状態（全波整流を実行する状態）にする。
【００５７】
このとき、リレーの動作時間ｔ３と遅延時間ｔ１を合わせた時間分だけ同期信号ｅの立ち下りから遅れるタイミングでリレー接点３ｃ−１は閉じる（図４の「ｊ」と「ｋ」を参照。）。遅延時間ｔ１は電源周波数に応じて設定されているので、リレー接点３ｃ−１が設けられた半波整流回路Ｌ２の電源ラインに電流が流れない半周期の期間（交流電源１からの交流電圧ａの正の位相の期間）にリレー接点３ｃ−１を閉じることができる（図４の「ａ」、「ｃ」および「ｋ」を参照。）。
【００５８】
また、リレーの動作時間ｔ３と遅延時間ｔ４を合わせた時間分だけ同期信号ｅの立ち下りから遅れるタイミングでリレー接点３ａ−１、３ａ−２は閉じる（図４の「ｌ」と「ｍ」を参照。）。遅延時間ｔ４は電源周波数に応じて設定されているので、リレー接点３ａ−１、３ａ−２が設けられた半波整流回路Ｌ１の電源ラインに電流が流れない半周期の期間（交流電源１からの交流電圧ａの負の位相の期間）にリレー接点３ａ−１、３ａ−２を閉じることができる（図４の「ａ」、「ｃ」および「ｍ」を参照。）。
【００５９】
次に、全てのリレー接点が閉じた後、制御回路１０は、リレー駆動コイルに印加するリレー駆動電圧ｇを最大連続印加電圧１５Ｖから定格電圧１２Ｖに切り替えて、リレー駆動コイルの発熱と消費電力を定常状態に戻す。
【００６０】
なお、ここではリレー接点３ｂ−１、３ｂ−２を閉じる際の遅延時間とリレー接点３ｃ−１を閉じる際の遅延時間とが同じ時間である場合について説明したが、同じ遅延時間に限るものではなく、当該リレー接点３ｂ−１、３ｂ−２、３ｃ−１が設けられた半波整流回路Ｌ２の電源ラインに電流が流れない期間にリレー接点３ｂ−１、３ｂ−２、３ｃ−１を閉じることができればよい。また、平滑コンデンサ７ｃの充電が完了してリレー接点３ｂ−１、３ｂ−２、３ｃ−１に電流がほとんど流れない状態であれば、リレー接点３ｂ−１、３ｂ−２、３ｃ−１を閉じるタイミングは任意に設定可能である。また、リレー接点３ａ−１、３ａ−２を閉じる際の遅延時間は、例えば、リレー接点３ｂ−１、３ｂ−２を閉じる際の遅延時間ｔ１に同期信号ｅの半周期の時間を加えた時間に設定すればよい。
【００６１】
以下、リレー接点を閉じる際の遅延時間について、具体的に説明する。ここでは、半波整流回路の電源ラインを流れる電流の半周期の期間は、電源周波数が５０Ｈｚの場合に１０ｍｓ、６０Ｈｚの場合に約８．３ｍｓであり、リレーの動作時間のばらつきは５．４ｍｓ（±２．７ｍｓ）であり、半波整流回路の電源ラインを流れる電流の半周期の期間の方がリレーの動作時間のばらつきより長いので、例えば、半波整流回路の電源ラインに電流が流れない半周期の期間の中央付近で当該電源ラインに設けたリレー接点が閉じるように遅延時刻を設定することで、ゼロ電流期間においてリレー接点を確実に閉じることができる。
【００６２】
例えば、第２半波整流回路Ｌ２の電源ラインに設けたリレー接点３ｂ−１、３ｂ−２を閉じる際の遅延時間ｔ１を、電源周波数が５０Ｈｚの場合には７．４ｍｓ、６０Ｈｚの場合には４．９ｍｓに設定すれば、半波整流回路Ｌ２の電源ラインに電流が流れない半周期の期間の中央付近でリレー接点３ｂ−１、３ｂ−２を閉じることができる。
【００６３】
なお、この場合、リレーの動作時間に±２．７ｍｓ（５．４ｍｓ）のばらつきが存在しても、電源周波数が５０Ｈｚの場合には、半波整流回路の電源ラインに電流が流れない半周期の期間の前後に２．３ｍｓの動作余裕が生まれ、電源周波数が６０Ｈｚの場合には１．４５ｍｓ程度の動作余裕が生まれる。
【００６４】
また、リレー接点を閉じる際の接点のバウンス現象を考慮して、リレー接点の閉タイミングを、半波整流回路の電源ラインに電流が流れない半周期の期間の前部に設定して、後半の動作余裕を大きくしてもよい。このように半周期の期間の前側にリレー接点の閉タイミングを設定する場合について、リレー接点３ｂ−１、３ｂ−２を例に説明する。
【００６５】
図６はリレー接点３ｂ−１、３ｂ−２の閉タイミングを説明するための図であり、図６（ａ）は半波整流回路Ｌ２の電源ラインを流れる電流の波形を示しており、その電流波形の拡大図を図６（ｂ）、図６（ｃ）に示している。また、図６（ｂ）は、半波整流回路Ｌ２の電源ラインに電流が流れない半周期の期間の中央付近でリレー接点３ｂ−１、３ｂ−２を閉じる場合の閉タイミングを、図６（ｃ）は半波整流回路Ｌ２の電源ラインに電流が流れない半周期の期間の前側でリレー接点３ｂ−１、３ｂ−２を閉じる場合の閉タイミングをそれぞれ示している。なお、ここでは電源周波数が６０Ｈｚの場合を例に説明する。
【００６６】
図６に示すように、電源周波数が６０Ｈｚの場合、半波整流回路Ｌ２の電源ラインを流れる電流の半周期は約８．３ｍｓとなり、その半周期の期間の中央付近でリレー接点３ｂ−１、３ｂ−２を閉じる場合、図６（ｂ）に示すように、リレーの動作時間のばらつきが５．４ｍｓであるので、前後にそれぞれ１．４５ｍｓ程度の動作余裕が生まれる。
【００６７】
これに対して、例えば図６（ｃ）に示すように、前側の動作余裕が１ｍｓとなるようにリレー接点３ｂ−１、３ｂ−２の閉タイミングを設定した場合、後側の動作余裕は約１．９ｍｓとなり、リレー接点３ｂ−１、３ｂ−２が閉じる際に発生するバウンスを、半波整流回路Ｌ２の電源ラインに電流が流れない期間に吸収することができる。なお、電源周波数が５０Ｈｚの場合、前側の動作余裕が１ｍｓとなるようにリレー接点の閉タイミングを設定すると、後側の動作余裕は３．６ｍｓとなる。
【００６８】
続いて、本全波整流回路の外部から制御回路１０へＯＦＦ信号が入力された場合における本全波整流回路の動作について説明する。本全波整流回路の外部から制御回路１０へＯＦＦ信号が入力されると、制御回路１０は、同期信号の立ち下りタイミングに合わせて、各リレー駆動回路３ａ〜３ｃへのリレー制御信号の信号レベルをＨＩＧＨレベルからＬＯＷレベルへそれぞれ遷移させて、全てのリレー接点が開くようにリレー駆動回路３ａ〜３ｃを動作させる。
【００６９】
以下、リレー接点を開く際の動作について詳細に説明する。図７は、本発明の実施の形態における全波整流回路のリレー接点を開く際の動作の一例を示すタイミングチャート図である。図８は、本発明の実施の形態におけるリレー接点を開く際のリレーの動作時間を説明するためのタイミングチャート図である。
【００７０】
図７において、上から順に、ａは交流電源１から供給される交流電圧の波形、ｂは半波整流回路Ｌ１の電源ラインを流れる電流の波形、ｃは半波整流回路Ｌ２の電源ラインを流れる電流の波形、ｄは電圧同期信号発生回路１１の発光素子の発光タイミング、ｅは電圧同期信号発生回路１１において発生する同期信号の波形、ｆは本全波整流回路の外部から制御回路１０に入力されるＯＮ／ＯＦＦ信号の波形、ｇは制御回路１０において発生するリレー駆動電圧の波形、ｈは制御回路１０からリレー駆動回路３ｂへ送信されるリレー制御信号の波形、ｉはリレー接点３ｂ−１、３ｂ−２の開タイミング、ｊは制御回路１０からリレー駆動回路３ｃへ送信されるリレー制御信号の波形、ｋはリレー接点３ｃ−１の開タイミング、ｌは制御回路１０からリレー駆動回路３ａへ送信されるリレー制御信号の波形、ｍはリレー接点３ａ−１、３ａ−２の開タイミングをそれぞれ示す。なお、ここでは、ＯＮ／ＯＦＦ信号ｆの信号レベルを遷移させることで、リレー接点の開閉を指示するＯＮ信号／ＯＦＦ信号を生成する場合について説明する。
【００７１】
また、ｔは交流電源１からの交流電圧の周期、ｔ５は半波整流回路Ｌ２の電源ラインに設けられたリレー接点３ｂ−１、３ｂ−２を開く際の遅延時間、ｔ６はリレーの動作時間、ｔ７は半波整流回路Ｌ２の電源ラインに設けられたリレー接点３ｃ−１を開く際の遅延時間、ｔ８は半波整流回路Ｌ１の電源ラインに設けられたリレー接点３ａ−１、３ａ−２を開く際の遅延時間である。なお、ここではリレー接点３ｂ−１、３ｂ−２を開く際の遅延時間ｔ５とリレー接点３ｃ−１を開く際の遅延時間ｔ７は同じ時間に設定している。
【００７２】
リレー接点を開く際のリレーの動作時間ｔ６は、リレー駆動コイルに並列に接続したサージ吸収用のフリーホイールダイオード２３による還流電流に起因して発生する。ここでは、図８に示すように、リレーの動作時間ｔ６が１０．８±１．８ｍｓ（ばらつき：３．６ｍｓ）となる場合を例に説明する。
【００７３】
本全波整流回路の外部からのＯＮ／ＯＦＦ信号ｆの信号レベルがＬＯＷレベルに遷移すると、制御回路１０は、まず同期信号ｅの立ち下りのタイミングに合わせて、同期信号ｅの立ち下りから予め設定した遅延時間ｔ５（ｔ７）だけ遅れるタイミングでリレー制御信号ｈ、ｊの信号レベルをＨＩＧＨレベルからＬＯＷレベルへ遷移させることにより、リレー接点３ｂ−１、３ｂ−２、３ｃ−１が開くようにリレー駆動回路３ｂ、３ｃを動作させた後、同期信号ｅの同じ立ち下りから予め設定した遅延時間ｔ８だけ遅れるタイミングで、すなわちリレー制御信号ｈ、ｊの信号レベルの遷移タイミングから同期信号ｅの半周期の期間後のタイミングでリレー制御信号ｌの信号レベルをＨＩＧＨレベルからＬＯＷレベルへ遷移させることにより、リレー接点３ａ−１、３ａ−２が開くようにリレー駆動回路３ａを動作させて、全てのリレー接点を開く。
【００７４】
このとき、リレーの動作時間ｔ６と遅延時間ｔ５（ｔ７）を合わせた時間分だけ同期信号ｅの立ち下りから遅れるタイミングでリレー接点３ｂ−１、３ｂ−２、３ｃ−１は開く（図７の「ｈ」、「ｉ」、「ｊ」および「ｋ」を参照。）。遅延時間ｔ５（ｔ７）は電源周波数に応じて設定されているので、リレー接点３ｂ−１、３ｂ−２、３ｃ−１が設けられた半波整流回路Ｌ２の電源ラインに電流が流れない半周期の期間（交流電源１からの交流電圧ａの正の位相の期間）にリレー接点３ｂ−１、３ｂ−２、３ｃ−１を開くことができる（図４の「ａ」、「ｃ」、「ｉ」および「ｋ」を参照。）。
【００７５】
また、リレーの動作時間ｔ６と遅延時間ｔ８を合わせた時間分だけ同期信号ｅの立ち下りから遅れるタイミングでリレー接点３ａ−１、３ａ−２は開く（図４の「ｌ」と「ｍ」を参照。）。遅延時間ｔ８は電源周波数に応じて設定されているので、リレー接点３ａ−１、３ａ−２が設けられた半波整流回路Ｌ１の電源ラインに電流が流れない半周期の期間（交流電源１からの交流電圧ａの負の位相の期間）にリレー接点３ａ−１、３ａ−２を開くことができる（図４の「ａ」、「ｃ」および「ｍ」を参照。）。
【００７６】
以下、リレー接点を開く際の遅延時間について説明する。ここでは、半波整流回路の電源ラインを流れる電流の半周期の期間は、電源周波数が５０Ｈｚの場合に１０ｍｓ、６０Ｈｚの場合に約８．３ｍｓであり、リレーの動作時間のばらつきは３．６ｍｓ（±１．８ｍｓ）であり、半波整流回路の電源ラインを流れる電流の半周期の期間の方がリレーの動作時間のばらつきより長い。また、リレー接点を開く際にはバウンス現象はない。よって、例えば、半波整流回路の電源ラインに電流が流れない半周期の期間の中央付近で当該電源ラインに設けたリレー接点が開くように遅延時刻を設定すれば、ゼロ電流期間においてリレー接点を確実に開くことができる。
【００７７】
具体的には、半波整流回路Ｌ２の電源ラインに設けたリレー接点３ｂ−１、３ｂ−２、３ｃ−１を開く際の遅延時間ｔ５（ｔ７）を、電源周波数が５０Ｈｚの場合には４．２ｍｓ、６０Ｈｚの場合には１．７ｍｓに設定すれば、半波整流回路Ｌ２の電源ラインに電流が流れない半周期の期間の中央付近でリレー接点３ｂ−１、３ｂ−２、３ｃ−１を開くことができる。また、半波整流回路Ｌ１の電源ラインに設けたリレー接点３ａ−１、３ａ−２を開く際の遅延時間ｔ８を、電源周波数が５０Ｈｚの場合には１４．２ｍｓ、６０Ｈｚの場合には１０ｍｓに設定すれば、半波整流回路Ｌ１の電源ラインに電流が流れない半周期の期間の中央付近でリレー接点３ａ−１、３ａ−２を開くことができる。
【００７８】
なお、ここではリレー接点３ｂ−１、３ｂ−２を開く際の遅延時間ｔ５とリレー接点３ｃ−１を開く際の遅延時間ｔ７とが同じ時間である場合について説明したが、これに限らず、遅延時間ｔ７が遅延時間ｔ５以上であれば、リレー接点３ｂ−１、３ｂ−２が開いた後にはリレー接点３ｃ−１には電流が流れないので、遅延時間ｔ７は遅延時間ｔ５以上であればよい。
【００７９】
また、リレー接点の開タイミングは当該リレー接点が設けられた電源ラインに電流が流れない期間の中央付近に設定する場合に限るものではなく、リレー接点が設けられた電源ラインに電流が流れない期間にリレー接点が開けばよい。
【産業上の利用可能性】
【００８０】
本発明にかかる全波整流回路は、各半波整流回路の電源ラインのゼロ電流期間に、その電源ラインに設けたリレー接点を開閉でき、アーク放電による接点劣化を抑制でき、大電流を扱う全波整流回路に有用である。
【図面の簡単な説明】
【００８１】
【図１】本発明の実施の形態における半波整流合成型の全波整流回路の一構成例の概略を示す図
【図２】本発明の実施の形態におけるリレー駆動回路、制御回路、および電圧同期信号発生回路の構成の一例を示す図
【図３】本発明の実施の形態における電圧同期信号発生回路の動作を説明するためのタイミングチャート図
【図４】本発明の実施の形態における全波整流回路のリレー接点を閉じる際の動作の一例を示すタイミングチャート図
【図５】本発明の実施の形態におけるリレー接点を閉じる際のリレーの動作時間を説明するためのタイミングチャート図
【図６】本発明の実施の形態におけるリレー接点の閉タイミングを説明するための図
【図７】本発明の実施の形態における全波整流回路のリレー接点を開く際の動作の一例を示すタイミングチャート図
【図８】本発明の実施の形態におけるリレー接点を開く際のリレーの動作時間を説明するためのタイミングチャート図
【図９】従来の半波整流合成型の全波整流回路の構成図
【符号の説明】
【００８２】
１      交流電源
２ａ〜２ｅ    ヒューズ
３ａ〜３ｃ    リレー駆動回路
３ａ−１、３ａ−２    リレー接点
３ｂ−１、３ｂ−２    リレー接点
３ｃ−１    リレー接点
４      電流制限抵抗
５ａ、５ｂ    ラインフィルタ
６ａ〜６ｄ    整流ダイオード
７      力率改善回路
７ｃ    平滑コンデンサ
８      負荷
９      補助電源回路
１０      制御回路
１１      電圧同期信号発生回路
１２      抵抗
１３      ツェナーダイオード
１４      抵抗
１５      フォトカプラ
１６      抵抗
１７      マイクロコンピュータ
１８      リレー駆動電圧切り替え回路
１９      トランジスタ
２０      抵抗
２１      抵抗
２２      リレー駆動コイル
２３      フリーホイールダイオード
Ｌ１、Ｌ２      半波整流回路
１０１      交流電源
１０２      力率改善回路
１０２ｃ    平滑コンデンサ
１０３      負荷
１０４      補助電源回路
１０５      制御回路
１０６ａ〜１０６ｃ    リレー駆動回路
１０６ａ−１、１０６ａ−２    リレー接点
１０６ｂ−１、１０６ｂ−２    リレー接点
１０６ｃ−１    リレー接点
１０７ａ、１０７ｂ    ラインフィルタ
１０８ａ〜１０８ｄ    整流ダイオード
１０９      電流制限抵抗
Ｌ１００、Ｌ２００      半波整流回路
【図１】
2009278779.tif 000003
【図２】
2009278779.tif 000004
【図３】
2009278779.tif 000005
【図４】
2009278779.tif 000006
【図５】
2009278779.tif 000007
【図６】
2009278779.tif 000008
【図７】
2009278779.tif 000009
【図８】
2009278779.tif 000010
【図９】
2009278779.tif 000011