(57)【要約】【課題】画素に映像信号として電流信号を書き込む構成を採用した表示装置の製造コストの低減に有利な技術を提供する。【解決手段】本発明の表示装置は、複数の画素ＰＸが、出力制御スイッチＳＷａが同一の第１走査信号線ＳＬ１に接続され、駆動制御素子ＤＲが同一の電流源ＣＳＳに接続され、選択スイッチＳＷｂが互いに異なる第２走査信号線ＳＬ２ａ，ＳＬ２ｂに接続された２つ以上の画素ＰＸから各々がなる複数の画素群を形成していることを特徴とする。【選択図】      図３
2009063665.tif 000002
【特許請求の範囲】
【請求項１】
各々が映像信号を電流信号として出力する複数の電流源と、
複数の映像信号線と、
前記複数の映像信号線と交差した複数の第１走査信号線と、
前記複数の映像信号線と交差した複数の第２走査信号線と、
表示素子と、前記映像信号が書き込まれ、それに対応した大きさの駆動電流を出力する駆動制御素子と、第１及び第２電源端子間で前記表示素子及び前記駆動制御素子と直列に接続され、前記第１走査信号線を介して供給される第１走査信号によってスイッチング動作が制御される出力制御スイッチと、前記映像信号線と前記駆動制御素子との間に接続され、前記第２走査信号線を介して供給される第２走査信号によってスイッチング動作が制御される選択スイッチとを各々が含んだ複数の画素とを具備し、
前記複数の画素は、前記出力制御スイッチが同一の前記第１走査信号線に接続され、前記駆動制御素子が同一の前記電流源に接続され、前記選択スイッチが互いに異なる前記第２走査信号線に接続された２つ以上の画素から各々がなる複数の画素群を形成していることを特徴とする表示装置。
【請求項２】
映像信号を電流信号として出力する電流源と、複数の映像信号線と、前記複数の映像信号線の任意の１つを前記電流源に接続するセレクタとを各々が含んだ複数の映像信号供給回路と、
前記複数の映像信号線と交差した複数の第１走査信号線と、
前記複数の映像信号線と交差した複数の第２走査信号線と、
前記複数の映像信号線と前記複数の第１走査信号線との交差部に対応して配列し、表示素子と、前記映像信号が書き込まれ、それに対応した大きさの駆動電流を出力する駆動制御素子と、第１及び第２電源端子間で前記表示素子及び前記駆動制御素子と直列に接続され、前記第１走査信号線を介して供給される第１走査信号によってスイッチング動作が制御される出力制御スイッチと、前記映像信号線と前記駆動制御素子との間に接続され、前記第２走査信号線を介して供給される第２走査信号によってスイッチング動作が制御される選択スイッチとを各々が含んだ複数の画素とを具備し、
前記複数の画素は、前記出力制御スイッチが同一の前記第１走査信号線に接続され、前記駆動制御素子が互いに異なる前記映像信号線を介して同一の前記セレクタに接続され、前記選択スイッチが互いに異なる前記第２走査信号線に接続された２つ以上の画素から各々がなる複数の画素群を形成していることを特徴とする表示装置。
【請求項３】
各々が映像信号を電流信号として出力する複数の電流源と、
前記複数の電流源にそれぞれ接続された複数の映像信号線と、
前記複数の映像信号線と交差した複数の第１走査信号線と、
前記複数の映像信号線と交差した複数の第２走査信号線と、
前記複数の映像信号線と前記複数の第２走査信号線との交差部に対応して配列し、表示素子と、前記映像信号が書き込まれ、それに対応した大きさの駆動電流を出力する駆動制御素子と、第１及び第２電源端子間で前記表示素子及び前記駆動制御素子と直列に接続され、前記第１走査信号線を介して供給される第１走査信号によってスイッチング動作が制御される出力制御スイッチと、前記映像信号線と前記駆動制御素子との間に接続され、前記第２走査信号線を介して供給される第２走査信号によってスイッチング動作が制御される選択スイッチとを各々が含んだ複数の画素とを具備し、
前記複数の画素は、前記出力制御スイッチが同一の前記第１走査信号線に接続され、前記駆動制御素子が同一の前記映像信号線を介して同一の前記電流源に接続され、前記選択スイッチが互いに異なる前記第２走査信号線に接続された２つ以上の画素から各々がなる複数の画素群を形成していることを特徴とする表示装置。
【請求項４】
前記複数の画素の一部と他の一部とは前記表示素子の表示色が互いに異なり、前記複数の画素群の各々において、その画素群が含んでいる前記２つ以上の画素は、前記表示素子の表示色が同一であることを特徴とする請求項１乃至３の何れか１項に記載の表示装置。
【請求項５】
前記複数の画素の各々において、前記駆動制御素子は、制御端子と前記第１電源端子に接続された第１端子とそれらの間の電圧に対応した大きさの電流を前記駆動電流として出力する第２端子とを含み、前記出力制御スイッチは、前記第２端子と前記第２電源端子との間で前記表示素子と直列に接続され、前記選択スイッチは、前記制御端子と前記第２端子と前記映像信号線との接続をそれらが互いに接続された状態とそれらが互いから切断された状態との間で切り替えるスイッチ群の一部を構成していることを特徴とする請求項１乃至４の何れか１項に記載の表示装置。
【請求項６】
前記複数の画素の各々は、一方の電極が前記制御端子に接続されたキャパシタを更に含んだことを特徴とする請求項５に記載の表示装置。
【請求項７】
前記複数の画素の各々において、前記表示素子は有機ＥＬ素子であることを特徴とする請求項１乃至６の何れか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
有機エレクトロルミネッセンス（ＥＬ）表示装置は、表示素子の表示状態をそれに流す駆動電流によって制御する。そのような表示装置をアクティブマトリクス方式で駆動する場合、画素に書き込む映像信号として電流信号又は電圧信号を利用することができる。
【０００３】
特許文献１には、画素回路がカレントミラー回路を含んだ有機ＥＬ表示装置が記載されている。
【０００４】
この画素回路は、駆動制御素子であるｎチャネル電界効果トランジスタと、有機ＥＬ素子と、キャパシタとを含んでいる。ｎチャネル電界効果トランジスタのソースは低電位の電源線に接続されており、キャパシタはｎチャネル電界効果トランジスタのゲートと先の電源線との間に接続されている。また、有機ＥＬ素子の陽極は、より高電位の電源線に接続されている。
【０００５】
この画素回路は、以下の方法で駆動する。  
まず、ｎチャネル電界効果トランジスタのドレインとゲートとを接続し、この状態でｎチャネル電界効果トランジスタのドレイン−ソース間に映像信号に対応した大きさの電流Ｉsigを流す。この動作により、キャパシタの両電極間の電圧は、ｎチャネル電界効果トランジスタのチャネルに電流Ｉsigを流すのに必要なゲート−ソース間電圧に設定される。
【０００６】
次に、ｎチャネル電界効果トランジスタのドレインとゲートとの接続を断ち、キャパシタの両電極間の電圧を保持する。続いて、ｎチャネル電界効果トランジスタのドレインを有機ＥＬ素子の陰極に接続する。これにより、有機ＥＬ素子には、先の電流Ｉsigとほぼ等しい大きさの駆動電流Ｉdrvが流れる。有機ＥＬ素子は、この駆動電流Ｉdrvの大きさに対応した輝度で発光する。
【０００７】
このように、上記の構成を採用すると、書込期間において映像信号として供給した電流Ｉsigとほぼ等しい大きさの駆動電流Ｉdrvを、書込期間に続く保持期間においてもｎチャネル電界効果トランジスタのドレインとソースとの間に流すことができる。それゆえ、ｎチャネル電界効果トランジスタの閾値Ｖthだけでなく移動度や寸法などが駆動電流Ｉdrvに与える影響も排除することができる。
【０００８】
このように、画素に映像信号として電流信号を書き込む構成を採用した場合、優れた表示性能を達成することができる。しかしながら、この構成を採用する場合、電流信号を出力する電流源が映像信号線の数だけ必要である。電流源を含んだ回路は高価であるため、そのような表示装置は製造コストの低減が難しい。
【特許文献１】米国特許第６３７３４５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、画素に映像信号として電流信号を書き込む構成を採用した表示装置の製造コストの低減に有利な技術を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の第１側面によると、各々が映像信号を電流信号として出力する複数の電流源と、複数の映像信号線と、前記複数の映像信号線と交差した複数の第１走査信号線と、前記複数の映像信号線と交差した複数の第２走査信号線と、表示素子と、前記映像信号が書き込まれ、それに対応した大きさの駆動電流を出力する駆動制御素子と、第１及び第２電源端子間で前記表示素子及び前記駆動制御素子と直列に接続され、前記第１走査信号線を介して供給される第１走査信号によってスイッチング動作が制御される出力制御スイッチと、前記映像信号線と前記駆動制御素子との間に接続され、前記第２走査信号線を介して供給される第２走査信号によってスイッチング動作が制御される選択スイッチとを各々が含んだ複数の画素とを具備し、前記複数の画素は、前記出力制御スイッチが同一の前記第１走査信号線に接続され、前記駆動制御素子が同一の前記電流源に接続され、前記選択スイッチが互いに異なる前記第２走査信号線に接続された２つ以上の画素から各々がなる複数の画素群を形成していることを特徴とする表示装置が提供される。
【００１１】
本発明の第２側面によると、映像信号を電流信号として出力する電流源と、複数の映像信号線と、前記複数の映像信号線の任意の１つを前記電流源に接続するセレクタとを各々が含んだ複数の映像信号供給回路と、前記複数の映像信号線と交差した複数の第１走査信号線と、前記複数の映像信号線と交差した複数の第２走査信号線と、前記複数の映像信号線と前記複数の第１走査信号線との交差部に対応して配列し、表示素子と、前記映像信号が書き込まれ、それに対応した大きさの駆動電流を出力する駆動制御素子と、第１及び第２電源端子間で前記表示素子及び前記駆動制御素子と直列に接続され、前記第１走査信号線を介して供給される第１走査信号によってスイッチング動作が制御される出力制御スイッチと、前記映像信号線と前記駆動制御素子との間に接続され、前記第２走査信号線を介して供給される第２走査信号によってスイッチング動作が制御される選択スイッチとを各々が含んだ複数の画素とを具備し、前記複数の画素は、前記出力制御スイッチが同一の前記第１走査信号線に接続され、前記駆動制御素子が互いに異なる前記映像信号線を介して同一の前記セレクタに接続され、前記選択スイッチが互いに異なる前記第２走査信号線に接続された２つ以上の画素から各々がなる複数の画素群を形成していることを特徴とする表示装置が提供される。
【００１２】
本発明の第３側面によると、各々が映像信号を電流信号として出力する複数の電流源と、前記複数の電流源にそれぞれ接続された複数の映像信号線と、前記複数の映像信号線と交差した複数の第１走査信号線と、前記複数の映像信号線と交差した複数の第２走査信号線と、前記複数の映像信号線と前記複数の第２走査信号線との交差部に対応して配列し、表示素子と、前記映像信号が書き込まれ、それに対応した大きさの駆動電流を出力する駆動制御素子と、第１及び第２電源端子間で前記表示素子及び前記駆動制御素子と直列に接続され、前記第１走査信号線を介して供給される第１走査信号によってスイッチング動作が制御される出力制御スイッチと、前記映像信号線と前記駆動制御素子との間に接続され、前記第２走査信号線を介して供給される第２走査信号によってスイッチング動作が制御される選択スイッチとを各々が含んだ複数の画素とを具備し、前記複数の画素は、前記出力制御スイッチが同一の前記第１走査信号線に接続され、前記駆動制御素子が同一の前記映像信号線を介して同一の前記電流源に接続され、前記選択スイッチが互いに異なる前記第２走査信号線に接続された２つ以上の画素から各々がなる複数の画素群を形成していることを特徴とする表示装置が提供される。
【発明の効果】
【００１３】
本発明によると、画素に映像信号として電流信号を書き込む構成を採用した表示装置の製造コストの低減に有利な技術が提供される。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、全ての図面を通じて、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１５】
図１は、本発明の第１態様に係る表示装置を概略的に示す平面図である。図２は、図１の表示装置に採用可能な構造の一例を概略的に示す断面図である。図３は、図１の表示装置の一部を示す等価回路図である。
【００１６】
図１に示す表示装置は、アクティブマトリクス駆動方式を採用した上面発光型有機ＥＬ表示装置である。この表示装置は、表示パネルＤＰと映像信号線ドライバＸＤＲと走査信号線ドライバＹＤＲとを含んでいる。
【００１７】
表示パネルＤＰは、図１及び図２に示すように、アレイ基板ＡＳと封止基板ＣＳとを含んでいる。アレイ基板ＡＳと封止基板ＣＳとは、向き合っており、中空体を形成している。具体的には、封止基板ＣＳの中央部は、アレイ基板ＡＳから離間している。封止基板ＣＳの周縁部は、図２に示すシール層ＳＳを介して、アレイ基板ＡＳの一方の主面に貼り付けられている。
【００１８】
アレイ基板ＡＳは、図１及び図２に示す絶縁基板ＳＵＢを含んでいる。絶縁基板ＳＵＢは、例えばガラス基板である。
【００１９】
基板ＳＵＢ上には、図２に示すアンダーコート層ＵＣが形成されている。アンダーコート層ＵＣは、例えば、基板ＳＵＢ上に、シリコン窒化物層とシリコン酸化物層とをこの順に積層してなる。
【００２０】
アンダーコート層ＵＣ上には、例えば不純物を含有したポリシリコンからなる半導体パターンが形成されている。この半導体パターンの一部は、半導体層ＳＣとして利用している。半導体層ＳＣには、ソース及びドレインとして利用する不純物拡散領域が形成されている。また、この半導体パターンの他の一部は、後述するキャパシタの下部電極として利用している。
【００２１】
半導体パターンは、ゲート絶縁膜ＧＩで被覆されている。ゲート絶縁膜ＧＩは、例えばＴＥＯＳ（tetraethyl orthosilicate）を用いて形成することができる。
【００２２】
ゲート絶縁膜ＧＩ上には、図１及び図３に示す走査信号線ＳＬ１、ＳＬ２ａ及びＳＬ２ｂ並びに図３に示す制御線ＣＬ１及びＣＬ２などの下層配線が形成されている。走査信号線ＳＬ１、ＳＬ２ａ及びＳＬ２ｂは、画素ＰＸの行に沿ったＸ方向に延びており、画素ＰＸの列に沿ったＹ方向に配列している。制御線ＣＬ１及びＣＬ２は、Ｙ方向と交差する方向、例えばＸ方向に延びており、Ｙ方向に配列している。走査信号線ＳＬ１、ＳＬ２ａ及びＳＬ２ｂ並びに制御線ＣＬ１及びＣＬ２は、例えばＭｏＷからなる。なお、Ｚ方向は、Ｘ方向とＹ方向とに垂直な方向である。
【００２３】
図２に示すゲート絶縁膜ＧＩ上には、キャパシタの上部電極が更に配置されている。これら上部電極は、上述した下部電極と向き合っている。上部電極は、例えばＭｏＷからなり、走査信号線ＳＬ１、ＳＬ２ａ及びＳＬ２ｂなどと同一の工程で形成することができる。
【００２４】
下層配線及び上部電極を含んだ第１導体パターンは、図２に示す半導体層ＳＣと交差している。これらの交差部は、図１及び図３に示す画素ＰＸ及び図３に示すセレクタＳＬＣなどの電界効果トランジスタを構成している。
【００２５】
具体的には、走査信号線ＳＬ１と半導体層ＳＣとの交差部は、出力制御スイッチであるスイッチングトランジスタＳＷａを構成している。走査信号線ＳＬ２ａ又はＳＬ２ｂと半導体層ＳＣとの交差部は、スイッチングトランジスタであるスイッチＳＷｂ及びＳＷｃを構成している。制御線ＣＬ１と半導体層ＳＣとの交差部は、スイッチＳＷslc１を構成している。制御線ＣＬ２と半導体層ＳＣとの交差部は、スイッチＳＷslc２を構成している。
【００２６】
また、先に説明した下部電極と上部電極とそれらの間に介在した絶縁膜ＧＩとは、キャパシタＣを構成している。上部電極は、キャパシタＣからＺ方向に垂直な方向に突き出た突出部を含んでおり、この突出部と半導体層ＳＣとは交差している。この交差部は、駆動制御素子である駆動トランジスタＤＲを構成している。
【００２７】
なお、この例では、画素ＰＸ及びセレクタＳＬＣが含んでいるトランジスタは、トップゲート型のｐチャネル薄膜トランジスタである。また、図２に参照符号Ｇで示す部分は、スイッチングトランジスタＳＷａのゲートである。
【００２８】
ゲート絶縁膜ＧＩ及び第１導体パターンは、層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩは、例えばプラズマＣＶＤ法により堆積させたシリコン酸化物からなる。
【００２９】
層間絶縁膜ＩＩ上には、図１及び図３に示す映像信号線ＤＬ及び電源線ＰＳＬなどの上層配線が形成されている。映像信号線ＤＬは、Ｙ方向に延びており、Ｘ方向に配列している。電源線ＰＳＬは、例えば、Ｙ方向に延びており、Ｘ方向に配列している。
【００３０】
層間絶縁膜ＩＩ上には、図２に示すソース電極ＳＥ及びドレイン電極ＤＥが更に形成されている。ソース電極ＳＥ及びドレイン電極ＤＥは、画素ＰＸの各々において素子同士を接続している。
【００３１】
映像信号線ＤＬと電源線ＰＳＬとソース電極ＳＥとドレイン電極ＤＥとを含む第２導体パターンは、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。これらは、同一工程で形成可能である。
【００３２】
第２導体パターンは、パッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳには、スイッチングトランジスタＳＷａのドレインに接続されたドレイン電極ＤＥに対応した位置などに貫通孔が形成されている。パッシベーション膜ＰＳは、例えばシリコン窒化物からなる。
【００３３】
パッシベーション膜ＰＳは、有機平坦化層ＰＬで被覆されている。平坦化層ＰＬには、パッシベーション膜ＰＳの貫通孔と連続した貫通孔が設けられている。
【００３４】
平坦化層ＰＬ上には、画素電極ＰＥが、画素ＰＸに対応して配置されている。これら画素電極ＰＥは、光反射性の背面電極である。本態様では、画素電極ＰＥは陽極である。各画素電極ＰＥは、平坦化層ＰＬ及びパッシベーション膜ＰＳに設けた貫通孔を介してドレイン電極ＤＥに接続されており、このドレイン電極はスイッチングトランジスタＳＷａのドレインに接続されている。
【００３５】
画素電極ＰＥは、単層構造を有していてもよく、多層構造を有していてもよい。例えば、画素電極ＰＥとして、金属層、透明導電体層、又は金属層と透明導電体層との積層体を使用することができる。金属層の材料としては、例えば、アルミニウム、銀又はそれらの合金を使用することができる。透明導電体層の材料としては、例えば、インジウム錫酸化物などの透明導電性酸化物を使用することができる。なお、画素電極ＰＥとして透明導電体層を使用する場合、典型的には、画素電極ＰＥの背面側に反射層を設置する。また、画素電極ＰＥとして金属層と透明導電体層との積層体を使用する場合、金属層は、透明導電体層と平坦化層ＰＬとの間に設置する。
【００３６】
パッシベーション膜ＰＳ上には、更に、絶縁樹脂層である隔壁絶縁層ＰＩが形成されている。隔壁絶縁層ＰＩには、画素電極ＰＥに対応した位置に開口が設けられている。これら開口は、例えば、画素電極ＰＥに対応して配列した貫通孔であるか、或いは、画素電極ＰＥが形成する列に対応して配列したスリットである。ここでは、一例として、先の開口は、画素電極ＰＥに対応して配列した貫通孔であることとする。隔壁絶縁層ＰＩは、例えば、フォトリソグラフィ技術を用いて形成することができる。
【００３７】
各画素電極ＰＥ上には、活性層ＡＬが形成されている。活性層ＡＬが含んでいる各層は、画素ＰＸに対応してパターニングされていてもよい。或いは、活性層ＡＬが含んでいる各層は、画素ＰＸ間で繋がっていてもよい。
【００３８】
活性層ＡＬは、有機発光層を含んでいる。活性層ＡＬは、発光層に加え、正孔輸送層及び電子輸送層の少なくとも一方を更に含むことができる。
【００３９】
隔壁絶縁層ＰＩ及び活性層ＡＬは、対向電極である共通電極ＣＥで被覆されている。共通電極ＣＥは、可視光透過性の前面電極である。また、本態様では、共通電極ＣＥは陰極である。共通電極ＣＥは、例えば、平坦化層ＰＬとパッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを介して、映像信号線ＤＬが形成されたのと同一の層上に形成された電極配線（図示せず）に電気的に接続されている。
【００４０】
各々の有機ＥＬ素子ＯＬＥＤは、画素電極ＰＥと、活性層ＡＬと、共通電極ＣＥとを含んでいる。なお、発光層と正孔輸送層との間には、電子ブロッキング層を挿入してもよい。発光層と電子輸送層との間には、正孔ブロッキング層を挿入してもよい。また、正孔輸送層と陽極である画素電極ＰＥとの間には、正孔注入層を挿入してもよい。電子輸送層と陰極である共通電極ＣＥとの間には、電子注入層を挿入してもよい。
【００４１】
封止基板ＣＳは、図１及び図２に示すように、アレイ基板ＡＳと向き合っている。具体的には、封止基板ＣＳは、有機ＥＬ素子ＯＬＥＤを間に挟んで基板ＳＵＢと向き合っている。封止基板ＣＳは、例えばガラス基板である。
【００４２】
シール層ＳＳは、図２に示すように、アレイ基板ＡＳと封止基板ＣＳとの間に介在している。シール層ＳＳは、枠形状を有しており、有機ＥＬ素子ＯＬＥＤによって規定される表示領域を取り囲んでいる。シール層ＳＳの材料としては、例えば、接着剤を使用することができる。
【００４３】
アレイ基板ＡＳと封止基板ＣＳとシール層ＳＳとは、気密な中空体を形成している。この空間は、例えば、真空とするか又は不活性ガスで満たす。
【００４４】
アレイ基板ＡＳは、映像信号線ドライバＸＤＲと走査信号線ドライバＹＤＲとを搭載している。
【００４５】
映像信号線ドライバＸＤＲには、映像信号線ＤＬが接続されている。映像信号線ドライバＸＤＲは、これら映像信号線ＤＬに、映像信号として、電流信号、即ち書込電流を出力する。映像信号線ドライバＸＤＲは、アレイ基板ＡＳ上に実装してもよく、アレイ基板ＡＳに形成してもよい。或いは、映像信号線ドライバＸＤＲをフレキシブルプリント回路基板に搭載してなるテープキャリアパッケージをアレイ基板ＡＳに接続してもよい。
【００４６】
走査信号線ドライバＹＤＲには、走査信号線ＳＬ１、ＳＬ２ａ及びＳＬ２ｂが接続されている。走査信号線ドライバＹＤＲは、走査信号線ＳＬ１に第１走査信号を電圧信号として出力すると共に、走査信号線ＳＬ２ａ及びＳＬ２ｂに第２走査信号を電圧信号として出力する。
【００４７】
映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲは、図示しない外部回路に接続されている。外部回路は、映像信号線ドライバＸＤＲに映像信号を供給すると共に、映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲにそれらの動作を制御する制御信号等を供給する。この外部回路と映像信号線ドライバＸＤＲと走査信号線ドライバＹＤＲとは、コントローラを構成している。
【００４８】
なお、電源線ＰＳＬは、例えば、映像信号線ドライバＸＤＲ及び／又は走査信号線ドライバＹＤＲを介して、図示しない外部電源に接続する。こうすると、外部電源から、映像信号線ドライバＸＤＲ及び／又は走査信号線ドライバＹＤＲを介して、電源線ＰＳＬに電源電圧を供給することができる。また、制御線ＣＬ１及びＣＬ２は、例えば、映像信号線ドライバＸＤＲ及び／又は走査信号線ドライバＹＤＲに接続する。
【００４９】
次に、この表示装置の回路構成について、図３を参照しながら説明する。  
画素ＰＸの各々は、駆動制御素子と、出力制御スイッチと、表示素子と、スイッチ群と、キャパシタとを含んでいる。
【００５０】
駆動制御素子は、映像信号が書き込まれ、それに対応した大きさの駆動電流を出力する。駆動制御素子は、制御端子と、第１電源端子に接続された入力端子と、制御端子と入力端子との間の電圧に対応した大きさの電流を出力する出力端子とを含んでいる。この例では、第１電源端子は高電位源端子ＮＤ１であり、駆動制御素子は駆動トランジスタＤＲからなる。駆動トランジスタＤＲは、ソースが電源端子ＮＤ１に接続されている。駆動制御素子は、複数のトランジスタを含んでいてもよい。
【００５１】
出力制御スイッチは、第１走査信号線ＳＬ１を介して供給される第１走査信号によってスイッチング動作が制御される。出力制御スイッチは、この例では、スイッチングトランジスタＳＷａからなる。スイッチングトランジスタＳＷａは、ゲートが第１走査信号線ＳＬ１に接続され、ソースが駆動トランジスタＤＲのドレインに接続されている。出力制御スイッチは、更に他のトランジスタを含んでいてもよい。
【００５２】
表示素子は、映像信号線と第１走査信号線との交差部に対応して配列している。表示素子は、それに流れる駆動電流の大きさに応じて表示状態が変化する。
【００５３】
表示素子は、第１及び第２電源端子間で駆動制御素子及び出力制御スイッチと直列に接続されている。この例では、第２電源端子は、第１電源端子ＮＤ１と比較してより低い電位に設定される低電位電源端子ＮＤ２である。また、この例では、表示素子は有機ＥＬ素子ＯＬＥＤであり、その陽極はスイッチングトランジスタＳＷａのドレインに接続され、陰極は電源端子ＮＤ２に接続されている。表示素子と駆動制御素子と出力制御スイッチとの接続順は任意である。
【００５４】
スイッチ群は、出力端子と制御端子と映像信号線との接続を、それらが互いに接続された第１状態と、それらが互いから切断された第２状態との間で切り替え可能とする。この例では、スイッチ群は、スイッチングトランジスタであるスイッチＳＷｂ及びＳＷｃで構成されている。なお、スイッチＳＷｂは、映像信号線と駆動制御素子との間に接続され、第２走査信号線を介して供給される第２走査信号によってスイッチング動作が制御される選択スイッチである。
【００５５】
スイッチＳＷｂ及びＳＷｃのゲートは、一部の画素ＰＸでは走査信号線ＳＬ２ａに接続されており、他の画素ＰＸでは走査信号線ＳＬ２ｂに接続されている。スイッチＳＷｂは、駆動トランジスタＤＲのドレインと映像信号線ＤＬとの間に接続されている。スイッチＳＷｃは、駆動トランジスタＤＲのドレインとゲートとの間に接続されている。
【００５６】
スイッチＳＷｂ及びＳＷｃの接続は、変更可能である。例えば、スイッチＳＷｂｃは、駆動トランジスタＤＲのゲートと映像信号線ＤＬとの間に接続してもよい。また、スイッチ群は、更に他のスイッチを含んでいてもよい。
【００５７】
キャパシタは、駆動制御素子の制御端子に接続された電極を含んでいる。この例では、駆動トランジスタＤＲのゲートと電源端子ＮＤ１との間にキャパシタＣが接続されている。キャパシタＣは、電源端子ＮＤ１以外の定電位端子に接続してもよい。また、キャパシタＣは、省略することができる。
【００５８】
映像信号線ドライバＸＤＲは、複数の映像信号線ＤＬからなる映像信号線群毎に、電流源ＣＳＳとスイッチＳＷvsとセレクタＳＬＣとを含んでいる。この例では、映像信号線ドライバＸＤＲは、２本の映像信号線ＤＬからなる映像信号線群毎に、電流源ＣＳＳとスイッチＳＷvsとセレクタＳＬＣとを含んでいる。さらに、映像信号線ドライバＸＤＲは、マルチプレクサＭＬＴと電圧源ＶＳＳと基準トランジスタＴＲrefとを含んでいる。
【００５９】
マルチプレクサＭＬＴは、クロック信号ＣＬＫ、スタート信号ＤＡＴＡ、シリアル信号としての映像信号ＤＡＴＡが入力される入力端子を含んでいる。更に、マルチプレクサＭＬＴは、電流源ＣＳＳ毎に複数の出力端子を含んでいる。マルチプレクサＭＬＴは、クロック信号ＣＬＫとスタート信号ＤＡＴＡとに基づいて、シリアル信号としての映像信号ＤＡＴＡをパラレル信号に変換し、これを各電流源ＣＳＳへと出力する。この例では、マルチプレクサＭＬＴは、映像信号を６ビットのディジタル信号として、各電流源ＣＳＳに出力する。
【００６０】
基準トランジスタＴＲrefは、この例ではｐチャネル電界効果トランジスタである。基準トランジスタＴＲrefのソースは抵抗素子Ｒを介して定電位端子ＮＤ１’に接続されており、そのドレインは接地線に接続されている。この表示素子の駆動時には、基準トランジスタＴＲrefのソース−ドレイン間に基準電流Ｉrefを流す。
【００６１】
電流源ＣＳＳは、セレクタＳＬＣの入力端子と接地線との間に接続されている。電流源ＣＳＳは、マルチプレクサＭＬＴがパラレル信号として出力するディジタル信号をアナログ信号へと変換する。この例では、電流源ＣＳＳは、マルチプレクサＭＬＴが出力する６ビットのディジタル映像信号から、電流信号としてのアナログ映像信号を生成する。
【００６２】
電流源ＣＳＳは、複数の定電流源ＴＲdgtと複数のスイッチＳＷdgtとを含んでいる。定電流源ＴＲdgtとスイッチＳＷdgtとは、それぞれ、セレクタＳＬＣの入力端子と接地線との間で直列に接続されている。この例では、電流源ＣＳＳは、６つの定電流源ＴＲdgtと６つのスイッチＳＷdgtとを含んでいる。また、この例では、定電流源ＴＲdgt及びスイッチＳＷdgtは、ｐチャネル電界効果トランジスタである。
【００６３】
各定電流源ＴＲdgtのゲートは、基準トランジスタＴＲrefのゲートに接続されている。スイッチＳＷdgtのゲートは、それぞれ、マルチプレクサＭＬＴの出力端子に接続されている。
【００６４】
定電流源ＴＲdgtは、例えば、それらの１つが基準トランジスタＴＲrefと同一の構造を有しており、残りの５つはチャネル幅が異なること以外は基準トランジスタＴＲrefと同一の構造を有している。６つの定電流源ＴＲdgtは、それらに接続されているスイッチＳＷdgtが閉じている間、例えば、基準電流Ｉrefの１倍、２倍、４倍、８倍、１６倍、３２倍の大きさの定電流をそれぞれ出力する。
【００６５】
スイッチＳＷvsと電圧源ＶＳＳとは、映像信号線ドライバＸＤＲの出力端子と接地線との間で、この順に直列に接続されている。
【００６６】
電圧源ＶＳＳは、黒色に対応した映像信号又はリセット信号としての定電圧を出力する。例えば、電圧源ＶＳＳの出力は、映像信号が最低階調である場合に書込動作によって設定されるべき映像信号線ＤＬの電圧とほぼ等しい定電圧である。
【００６７】
スイッチＳＷvsは、この例では、ｐチャネル電界効果トランジスタである。スイッチＳＷvsのゲートには、ブランキング期間と有効走査期間との切り替わりにほぼ対応して信号レベルが変化する制御信号ＢＬＫが入力される。
【００６８】
セレクタＳＣＬの入力端子は、電流源ＣＳＳの出力端子とスイッチＳＷvsのドレインとに接続されている。セレクタＳＣＬの出力端子は、映像信号線群を構成している複数の映像信号線ＤＬに接続されている。セレクタＳＣＬは、これら映像信号線ＤＬの任意の１つを電流源ＣＳＳに接続する。
【００６９】
この例では、各セレクタＳＬＣは、スイッチＳＷslc１及びＳＷslc２を含んでいる。  
スイッチＳＷslc１は、スイッチＳＷｂ及びＳＷｃのゲートが走査信号線ＳＬ２ａに接続された画素ＰＸと後述する電流源ＣＳＳとの接続を、それらが互いに接続された状態と互いから切断された状態との間で切り替える。スイッチＳＷslc１のソースは、映像信号線ＤＬを介して、ゲートが走査信号線ＳＬ２ａに接続されたスイッチＳＷｂのドレインに接続されている。スイッチＳＷslc１のドレインは、電流源ＣＳＳに接続されている。スイッチＳＷslc１のゲートは、制御線ＣＬ１に接続されている。
【００７０】
スイッチＳＷslc２は、スイッチＳＷｂ及びＳＷｃのゲートが走査信号線ＳＬ２ｂに接続された画素ＰＸと電流源ＣＳＳとの接続を、それらが互いに接続された状態と互いから切断された状態との間で切り替える。スイッチＳＷslc２のソースは、映像信号線ＤＬを介して、ゲートが走査信号線ＳＬ２ｂに接続されたスイッチＳＷｂのドレインに接続されている。スイッチＳＷslc２のドレインは、電流源ＣＳＳに接続されている。スイッチＳＷslc２のゲートは、制御線ＣＬ２に接続されている。
【００７１】
セレクタＳＬＣとこれを介して互いに接続される電流源ＣＳＳ及び複数の映像信号線ＤＬとは、映像信号供給回路を構成している。この表示装置は、複数の映像信号供給回路を含んでいる。
【００７２】
また、これら画素ＰＸは、出力制御スイッチＳＷａが同一の走査信号線ＳＬ１に接続され、駆動制御素子である駆動トランジスタＤＲが同一の電流源ＣＳＳに接続され、選択スイッチＳＷｂが互いに異なる走査信号線ＳＬ２ａ及びＳＬ２ｂに接続された２つ以上の画素ＰＸから各々がなる複数の画素群を形成している。そして、各画素群において、それが含んでいる画素ＰＸの駆動制御素子は、互いに異なる映像信号線ＤＬを介して同一のセレクタＳＬＣに接続されている。具体的には、各画素群において、それが含んでいる画素ＰＸの駆動トランジスタＤＲのドレインは、互いに異なる映像信号線ＤＬを介して同一のセレクタＳＬＣの出力端子に接続されている。
【００７３】
この表示装置は、例えば、以下の方法により駆動する。  
図４は、図１に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。
【００７４】
図４において、横軸は時間を示し、縦軸は電位を示している。また、図４において、「ＸＤＲ出力」のうち、「Ｉsig（ｍ＋Ｍ）１」と表記した期間は、映像信号線ドライバＸＤＲが、映像信号線群を構成している２本の映像信号線ＤＬのうちの一方に映像信号Ｉsig（ｍ＋Ｍ）１を出力する期間を示している。「Ｉsig（ｍ＋Ｍ）２」と表記した期間は、映像信号線ドライバＸＤＲが、映像信号線群を構成している２本の映像信号線ＤＬのうちの他方に映像信号Ｉsig（ｍ＋Ｍ）２を出力する期間を示している。更に、図４において、「ＳＬ１電位」、「ＳＬ２ａ電位」及び「ＳＬ２ｂ電位」で示す波形は、それぞれ走査信号線ＳＬ１、ＳＬ２ａ及びＳＬ２ｂの電位を示している。そして、「ＣＬ１電位」及び「ＣＬ２電位」で示す波形は、それぞれ制御線ＣＬ１及びＣＬ２の電位を示している。
【００７５】
図４の方法では、図１乃至図３を参照しながら説明した表示装置を以下の方法により駆動する。
【００７６】
この駆動方法では、ブランキング期間と有効走査期間とを交互に繰り返す。有効走査期間では、画素ＰＸが形成する行を順次選択する。選択した行が含んでいる画素ＰＸの一部、即ち各画素群が含んでいる画素ＰＸの一方に対しては第１書込動作を実施し、選択した行が含んでいる画素ＰＸの残り、即ち各画素群が含んでいる画素ＰＸの他方に対しては第２書込動作を実施する。そして、非選択の行が含んでいる画素ＰＸでは表示動作を実施する。
【００７７】
ｍ行目の画素ＰＸへの第１及び第２書込動作を行う場合、ｍ行目の画素ＰＸを選択する期間であるｍ行目選択期間の開始と同時に又はこれに先立ち、走査信号線ドライバＹＤＲから、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ１に、出力制御スイッチＳＷａを開く、即ち、スイッチＳＷａを非導通状態とする走査信号を電圧信号として出力する。出力制御スイッチＳＷａを開いている書込期間内に、以下の第１及び第２書込動作を順次実施する。
【００７８】
まず、制御線ＣＬ１に、スイッチＳＷslc１を閉じる、即ち、スイッチＳＷslc１を導通状態とする制御信号を電圧信号として供給する。このとき、制御線ＣＬ２には、スイッチＳＷslc２を開く、即ち、スイッチＳＷslc２を非導通状態とする制御信号を電圧信号として供給している。これにより、走査信号線ＳＬ２ｂに接続された画素ＰＸが接続された映像信号線ＤＬを電流源ＣＳＳから切断したまま、走査信号線ＳＬ２ａに接続された画素ＰＸが接続された映像信号線ＤＬのみを電流源ＣＳＳと接続する。
【００７９】
そして、走査信号線ドライバＹＤＲから、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ２ａに、この走査信号線ＳＬ２ａに接続された画素ＰＸのスイッチＳＷｂ及びＳＷｃを閉じる走査信号を電圧信号として出力する。このとき、走査信号線ドライバＹＤＲは、ｍ行目以外の画素ＰＸが接続された走査信号線ＳＬ２ａには、これら走査信号線ＳＬ２ａに接続された画素ＰＸのスイッチＳＷｂ及びＳＷｃを開く走査信号を電圧信号として出力している。また、走査信号線ドライバＹＤＲは、走査信号線ＳＬ２ｂには、これら走査信号線ＳＬ２ｂに接続された画素ＰＸのスイッチＳＷｂ及びＳＷｃを開く走査信号を電圧信号として出力している。
【００８０】
この状態で、映像信号線ドライバＸＤＲから、各セレクタＳＬＣに、走査信号線ＳＬ２ａに接続されたｍ行目の画素ＰＸに供給すべき映像信号を電流信号（書込電流）Ｉsig（ｍ）１として出力する。
【００８１】
セレクタＳＬＣが含んでいるスイッチＳＷslc１及びＳＷslc２のうち、スイッチＳＷslc１のみが閉じており、スイッチＳＷslc２は開いている。従って、書込電流Ｉsig（ｍ）１は、走査信号線ＳＬ２ｂに接続された画素ＰＸの駆動トランジスタＤＲには流れず、走査信号線ＳＬ２ａに接続されたｍ行目の画素ＰＸの駆動トランジスタＤＲを流れる。走査信号線ＳＬ２ａに接続されたｍ行目の画素ＰＸが含んでいる駆動トランジスタＤＲのゲート−ソース間電圧Ｖgs（ｍ）１は、先の映像信号Ｉsig（ｍ）１に対応した大きさに設定される。
【００８２】
その後、走査信号線ドライバＹＤＲから、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ２ａに、この走査信号線ＳＬ２ａに接続された画素ＰＸのスイッチＳＷｂ及びＳＷｃを開く走査信号を電圧信号として出力する。そして、制御線ＣＬ１に、スイッチＳＷslc１を開く制御信号を電圧信号として供給する。これにより、ｍ行目の画素ＰＸの一部、即ち、ｍ行目の各画素群が含んでいる画素ＰＸの一方に対する第１書込動作を終了する。
【００８３】
続いて、第２書込動作を開始する。  
即ち、制御線ＣＬ２に、スイッチＳＷslc２を閉じる制御信号を電圧信号として供給する。このとき、制御線ＣＬ１には、スイッチＳＷslc１を開く制御信号を電圧信号として供給している。これにより、走査信号線ＳＬ２ａに接続された画素ＰＸが接続された映像信号線ＤＬを電流源ＣＳＳから切断したまま、走査信号線ＳＬ２ｂに接続された画素ＰＸが接続された映像信号線ＤＬのみを電流源ＣＳＳと接続する。
【００８４】
そして、走査信号線ドライバＹＤＲから、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ２ｂに、この走査信号線ＳＬ２ｂに接続された画素ＰＸのスイッチＳＷｂ及びＳＷｃを閉じる走査信号を電圧信号として出力する。このとき、走査信号線ドライバＹＤＲは、ｍ行目以外の画素ＰＸが接続された走査信号線ＳＬ２ｂには、これら走査信号線ＳＬ２ｂに接続された画素ＰＸのスイッチＳＷｂ及びＳＷｃを開く走査信号を電圧信号として出力している。また、走査信号線ドライバＹＤＲは、走査信号線ＳＬ２ａには、これら走査信号線ＳＬ２ａに接続された画素ＰＸのスイッチＳＷｂ及びＳＷｃを開く走査信号を電圧信号として出力している。
【００８５】
この状態で、映像信号線ドライバＸＤＲから、各セレクタＳＬＣに、走査信号線ＳＬ２ｂに接続されたｍ行目の画素ＰＸに供給すべき映像信号を電流信号（書込電流）Ｉsig（ｍ）２として出力する。
【００８６】
セレクタＳＬＣが含んでいるスイッチＳＷslc１及びＳＷslc２のうち、スイッチＳＷslc２のみが閉じており、スイッチＳＷslc１は開いている。従って、書込電流Ｉsig（ｍ）２は、走査信号線ＳＬ２ａに接続された画素ＰＸの駆動トランジスタＤＲには流れず、走査信号線ＳＬ２ｂに接続されたｍ行目の画素ＰＸの駆動トランジスタＤＲを流れる。走査信号線ＳＬ２ｂに接続されたｍ行目の画素ＰＸが含んでいる駆動トランジスタＤＲのゲート−ソース間電圧Ｖgs（ｍ）２は、先の映像信号Ｉsig（ｍ）２に対応した大きさに設定される。
【００８７】
その後、走査信号線ドライバＹＤＲから、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ２ｂに、この走査信号線ＳＬ２ｂに接続された画素ＰＸのスイッチＳＷｂ及びＳＷｃを開く走査信号を電圧信号として出力する。そして、制御線ＣＬ２に、スイッチＳＷslc２を開く制御信号を電圧信号として供給する。これにより、ｍ行目の画素ＰＸの残り、即ちｍ行目の各画素群が含んでいる画素ＰＸの他方に対する第２書込動作を終了する。
【００８８】
以上のようにして、ｍ行目の画素ＰＸに対する第１及び第２書込動作を終了する。ｍ行目選択期間は、ｍ行目の画素ＰＸへの第２書込動作の終了と同時又はその後に終了する。
【００８９】
ｍ行目の画素ＰＸへの第２書込動作の終了と同時又はその後に、ｍ行目の画素ＰＸの表示動作を開始する。即ち、走査信号線ドライバＹＤＲから、ｍ行目の画素ＰＸが接続された走査信号線ＳＬ１に、スイッチＳＷａを閉じる走査信号を電圧信号として出力する。ｍ行目の画素ＰＸのスイッチＳＷａは閉じたままとし、スイッチＳＷｂ及びＳＷｃは開いたままとする。この状態では、ｍ行目の画素ＰＸのうち、走査信号線ＳＬ２ａに接続された画素ＰＸが含んでいる有機ＥＬ素子ＯＬＥＤには、ゲート−ソース間電圧がＶgs（ｍ）１であるときに駆動トランジスタＤＲが出力する電流とほぼ等しい大きさの電流が駆動電流Ｉdrv（ｍ）１として流れる。そして、ｍ行目の画素ＰＸのうち、走査信号線ＳＬ２ｂに接続された画素ＰＸが含んでいる有機ＥＬ素子ＯＬＥＤには、ゲート−ソース間電圧がＶgs（ｍ）２であるときに駆動トランジスタＤＲが出力する電流とほぼ等しい大きさの電流が駆動電流Ｉdrv（ｍ）２として流れる。有機ＥＬ素子ＯＬＥＤは、駆動電流Ｉdrvの大きさに対応した輝度で発光する。
【００９０】
図１乃至図３を参照しながら説明した表示装置は、電流源ＣＳＳを２本の映像信号線ＤＬからなる映像信号線群毎に設置している。それゆえ、この表示装置は、電流源ＣＳＳを映像信号線ＤＬ毎に設置した表示装置と比較して、製造コストの低減が容易である。
【００９１】
また、この表示装置では、１つの電流源ＣＳＳから、同一の走査信号線ＳＬ１に接続された２つの画素ＰＸに映像信号を供給する構成を採用している。即ち、この表示装置では、各行の画素ＰＸを同一の走査信号線ＳＬ１に接続している。この構成を採用した場合、各行の画素ＰＸの一部を或る走査信号線ＳＬ１に接続し、残りを他の走査信号線ＳＬ１に接続した場合と比較して、電流源ＣＳＳの減少に伴う走査信号線数の増加が小さい。
【００９２】
この表示装置は、表示色が互いに異なる表示素子、この例では、発光色が互いに異なる有機ＥＬ素子ＯＬＥＤを使用した場合、カラー画像を表示することができる。この場合、同一の電流源ＣＳＳに接続される有機ＥＬ素子ＯＬＥＤの発光色は、互いに異なっていてもよく、互いに等しくてもよい。
【００９３】
図５は、図１に示す表示装置に採用可能な構造の一例を概略的に示す図である。図６は、図１に示す表示装置に採用可能な構造の他の例を概略的に示す図である。なお、図５及び図６において、参照符号ＰＸ（Ｒ）、ＰＸ（Ｇ）及びＰＸ（Ｂ）は、それぞれ、有機ＥＬ素子ＯＬＥＤの発光色が赤色、緑色及び青色の画素ＰＸを示している。
【００９４】
図５及び図６では、画素ＰＸ（Ｒ）の有機ＥＬ素子ＯＬＥＤと、ＰＸ（Ｇ）の有機ＥＬ素子ＯＬＥＤと、ＰＸ（Ｂ）の有機ＥＬ素子ＯＬＥＤとの各々は、映像信号線ＤＬの長さ方向に沿って配列している。即ち、発光色が赤色の有機ＥＬ素子ＯＬＥＤと、発光色が緑色の有機ＥＬ素子ＯＬＥＤと、発光色が青色の有機ＥＬ素子ＯＬＥＤとの各々は、映像信号線ＤＬの長さ方向に延びた列を形成している。発光色が赤色の有機ＥＬ素子ＯＬＥＤからなる列と、発光色が緑色の有機ＥＬ素子ＯＬＥＤからなる列と、発光色が青色の有機ＥＬ素子ＯＬＥＤからなる列とは、走査信号線ＳＬ１の長さ方向に沿って交互に配列している。
【００９５】
図５では、同一の電流源ＣＳＳに接続される画素ＰＸは、有機ＥＬ素子ＯＬＥＤの発光色が互いに異なっている。即ち、図５では、各画素群が含んでいる画素ＰＸは、有機ＥＬ素子ＯＬＥＤの発光色が互いに異なっている。他方、図６では、同一の電流源ＣＳＳに接続される画素ＰＸは、有機ＥＬ素子ＯＬＥＤの発光色が同一である。即ち、図６では、各画素群が含んでいる画素ＰＸは、有機ＥＬ素子ＯＬＥＤの発光色が同一である。
【００９６】
一般に、或る画素ＰＸと、それとは有機ＥＬ素子ＯＬＥＤの発光色が異なる画素ＰＸとは、それら画素ＰＸが含んでいる有機ＥＬ素子ＯＬＥＤの互いからの距離に拘らず、書き込む映像信号の大きさに関連性はない。これに対し、有機ＥＬ素子ＯＬＥＤの発光色が同一である画素ＰＸは、それら画素ＰＸの有機ＥＬ素子ＯＬＥＤが互いから近くに位置している場合、書き込む映像信号の大きさがほぼ等しいことが多い。また、一般に、有機ＥＬ素子ＯＬＥＤの発光色が異なる画素ＰＸには、それらに同じ階調を表示させる場合であっても、書込電流の大きさを異ならしめなければならない。
【００９７】
それゆえ、図５の構成を採用した場合には、電流源ＣＳＳの出力を比較的頻繁に及び大きく変化させなければならない。また、図５の構成を採用した場合、第１書込動作及び第２書込動作の各々を終了する毎に基準電流Ｉrefの大きさを変更しなければならない可能性がある。
【００９８】
これに対し、図６の構成を採用した場合には、図５の構成を採用した場合ほど、電流源ＣＳＳの出力を頻繁に及び大きく変化させる必要はない。そして、図６の構成を採用した場合、第１書込動作及び第２書込動作の各々を終了する毎に基準電流Ｉrefの大きさを変更する必要もない。即ち、図６の構成を採用すると、図５の構成を採用した場合と比較して、映像信号線ドライバＸＤＲにより単純な構造を採用することができるのに加え、より優れた表示特性を達成できる可能性がある。
【００９９】
次に、本発明の第２態様について説明する。  
図７は、本発明の第２態様に係る表示装置を概略的に示す平面図である。図８は、図７の表示装置の一部を示す等価回路図である。
【０１００】
この表示装置は、以下の構成を採用したこと以外は、図１乃至図３を参照しながら説明した表示装置とほぼ同様である。即ち、図７及び図８に示す表示装置では、図３に示すセレクタＳＬＣ並びに制御線ＣＬ１及びＣＬ２を省略している。そして、各電流源ＣＳＳの出力端子を１本の映像信号線ＤＬに接続し、同一の走査信号線ＳＬ１に接続された２つの画素ＰＸを１本の映像信号線ＤＬに接続している。
【０１０１】
なお、この表示装置において、画素ＰＸは、出力制御スイッチＳＷａが同一の走査信号線ＳＬ１に接続され、駆動制御素子である駆動トランジスタＤＲが同一の電流源ＣＳＳに接続され、選択スイッチＳＷｂが互いに異なる走査信号線ＳＬ２ａ及びＳＬ２ｂに接続された２つ以上の画素ＰＸから各々がなる複数の画素群を形成している。そして、各画素群において、それが含んでいる画素ＰＸの駆動制御素子は、互いに異なる映像信号線ＤＬを介して同一のセレクタＳＬＣに接続されている。具体的には、各画素群において、それが含んでいる画素ＰＸの駆動トランジスタＤＲのドレインは、同一の映像信号線ＤＬを介して同一のセレクタＳＬＣの出力端子に接続されている。
【０１０２】
この表示装置は、例えば、以下の方法により駆動する。  
図９は、図７に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。
【０１０３】
図９において、横軸は時間を示し、縦軸は電位を示している。また、図９において、「ＸＤＲ出力」のうち、「Ｉsig（ｍ＋Ｍ）１」と表記した期間は、映像信号線ドライバＸＤＲが、映像信号線群を構成している２本の映像信号線ＤＬのうちの一方に映像信号Ｉsig（ｍ＋Ｍ）１を出力する期間を示している。「Ｉsig（ｍ＋Ｍ）２」と表記した期間は、映像信号線ドライバＸＤＲが、映像信号線群を構成している２本の映像信号線ＤＬのうちの他方に映像信号Ｉsig（ｍ＋Ｍ）２を出力する期間を示している。更に、図４において、「ＳＬ１電位」、「ＳＬ２ａ電位」及び「ＳＬ２ｂ電位」で示す波形は、それぞれ走査信号線ＳＬ１、ＳＬ２ａ及びＳＬ２ｂの電位を示している。
【０１０４】
図４と図９との対比から明らかなように、図７及び図８に示す表示装置は、セレクタＳＬＣの制御を行わないこと以外は、図１乃至図３を参照しながら説明した表示装置と同じ方法で駆動することができる。即ち、この表示装置は、図１乃至図３を参照しながら説明した表示装置と比較して、駆動がより容易である。
【０１０５】
この表示装置は、電流源ＣＳＳを映像信号線ＤＬ毎に設置し、同一の走査信号線ＳＬ１に接続された２つの画素ＰＸを１本の映像信号線ＤＬに接続している。それゆえ、この表示装置は、電流源ＣＳＳを映像信号線ＤＬ毎に設置しており且つ同一の走査信号線ＳＬ１に接続された２つの画素ＰＸを同じ映像信号線ＤＬに接続していない表示装置と比較して、製造コストの低減が容易である。
【０１０６】
また、この表示装置では、１つの電流源ＣＳＳから、同一の走査信号線ＳＬ１に接続された２つの画素ＰＸに映像信号を供給する構成を採用している。即ち、この表示装置では、各行の画素ＰＸを同一の走査信号線ＳＬ１に接続している。この構成を採用した場合、各行の画素ＰＸの一部を或る走査信号線ＳＬ１に接続し、残りを他の走査信号線ＳＬ１に接続した場合と比較して、電流源ＣＳＳの減少に伴う走査信号線数の増加が小さい。
【０１０７】
そして、この表示装置は、図１乃至図３を参照しながら説明した表示装置と比較して、回路構成が簡略化されている。従って、この構成は、製造コストの低減に更に有利である。
【０１０８】
また、この表示装置では、画素ＰＸの列数が等しい場合、映像信号線ＤＬの数は、図１乃至図３を参照しながら説明した表示装置の半分である。従って、この表示装置は、図１乃至図３を参照しながら説明した表示装置と比較して、高い製造歩留まりを達成するうえで有利であるのに加え、下面発光型とした場合にはより高い開口率を達成することができる。
【０１０９】
この表示装置は、表示色が互いに異なる表示素子、この例では、発光色が互いに異なる有機ＥＬ素子ＯＬＥＤを使用した場合、カラー画像を表示することができる。この場合、同一の電流源ＣＳＳに接続される有機ＥＬ素子ＯＬＥＤの発光色は、互いに異なっていてもよく、互いに等しくてもよい。
【０１１０】
図１０は、図７に示す表示装置に採用可能な構造の一例を概略的に示す図である。図１１は、図７に示す表示装置に採用可能な構造の他の例を概略的に示す図である。なお、図１０及び図１１において、参照符号ＰＸ（Ｒ）、ＰＸ（Ｇ）及びＰＸ（Ｂ）は、それぞれ、有機ＥＬ素子ＯＬＥＤの発光色が赤色、緑色及び青色の画素ＰＸを示している。
【０１１１】
図１０及び図１１では、画素ＰＸ（Ｒ）の有機ＥＬ素子ＯＬＥＤと、ＰＸ（Ｇ）の有機ＥＬ素子ＯＬＥＤと、ＰＸ（Ｂ）の有機ＥＬ素子ＯＬＥＤとの各々は、映像信号線ＤＬの長さ方向に沿って配列している。即ち、発光色が赤色の有機ＥＬ素子ＯＬＥＤと、発光色が緑色の有機ＥＬ素子ＯＬＥＤと、発光色が青色の有機ＥＬ素子ＯＬＥＤとの各々は、映像信号線ＤＬの長さ方向に延びた列を形成している。発光色が赤色の有機ＥＬ素子ＯＬＥＤからなる列と、発光色が緑色の有機ＥＬ素子ＯＬＥＤからなる列と、発光色が青色の有機ＥＬ素子ＯＬＥＤからなる列とは、走査信号線ＳＬ１の長さ方向に沿って交互に配列している。
【０１１２】
図１０では、同一の映像信号線電流源ＣＳＳに接続される画素ＰＸは、有機ＥＬ素子ＯＬＥＤの発光色が互いに異なっている。他方、図１１では、同一の電流源ＣＳＳに接続される画素ＰＸは、有機ＥＬ素子ＯＬＥＤの発光色が同一である。
【０１１３】
それゆえ、図１０の構成を採用した場合には、電流源ＣＳＳの出力を比較的頻繁に及び大きく変化させなければならない。また、図１０の構成を採用した場合、第１書込動作及び第２書込動作の各々を終了する毎に基準電流Ｉrefの大きさを変更しなければならない可能性がある。
【０１１４】
これに対し、図１１の構成を採用した場合には、図１０の構成を採用した場合ほど、電流源ＣＳＳの出力を頻繁に及び大きく変化させる必要はない。そして、図１１の構成を採用した場合、第１書込動作及び第２書込動作の各々を終了する毎に基準電流Ｉrefの大きさを変更する必要もない。即ち、図１１の構成を採用すると、図１０の構成を採用した場合と比較して、映像信号線ドライバＸＤＲにより単純な構造を採用することができるのに加え、より優れた表示特性を達成できる可能性がある。
【０１１５】
また、この表示装置では、同一の走査信号線ＳＬ１に接続された２つの画素ＰＸを１本の映像信号線ＤＬに接続しているので、例えば、第１書込動作を終了した直後における映像信号線ＤＬの電位が、第２書込動作に影響を及ぼす可能性がある。例えば、第１書込動作において、或る映像信号線ＤＬに大きな書込電流Ｉsig（ｍ）１を流し、これに続く第２書込動作において、その映像信号線ＤＬに小さな書込電流Ｉsig（ｍ）２を流した場合、映像信号線ＤＬの配線容量等の影響で、第２書込動作に割り当てられた期間内に、駆動トランジスタＤＲのゲート−ソース間電圧Ｖgs（ｍ）２を書込電流Ｉsig（ｍ）２に対応した大きさに設定できない可能性がある。
【０１１６】
図１１に示す構造では、図１１に示す構造とは異なり、同一の映像信号線ＤＬに接続される画素ＰＸの有機ＥＬ素子ＯＬＥＤは、発光色が互いに等しい。従って、図１１の構造を採用した場合、図１０の構造を採用した場合と比較して、同一の映像信号線ＤＬに大きな書込電流Ｉsig（ｍ）１と小さな書込電流Ｉsig（ｍ）２とを続けて流す頻度がより小さい。従って、図１１の構成を採用すると、図１０の構成を採用した場合と比較して、より優れた階調再現性を達成できる。
【０１１７】
上述した表示装置には、様々な変形が可能である。例えば、第１及び第２態様では、同一の走査信号線ＳＬ１に接続された２つの画素ＰＸを同じ電流源ＣＳＳに接続する構成を採用したが、同一の走査信号線ＳＬ１に接続された３つ以上の画素ＰＸを同じ電流源ＣＳＳに接続する構成を採用してもよい。即ち、各画素群を３つ以上の画素ＰＸで構成してもよい。
【０１１８】
また、上述した技術は、有機ＥＬ表示装置以外の表示装置にも適用可能である。例えば、上述した技術は、発光ダイオード表示装置又は電界放出表示装置に適用してもよい。
【図面の簡単な説明】
【０１１９】
【図１】本発明の第１態様に係る表示装置を概略的に示す平面図。
【図２】図１の表示装置に採用可能な構造の一例を概略的に示す断面図。
【図３】図１の表示装置の一部を示す等価回路図。
【図４】図１に示す表示装置の駆動方法の一例を概略的に示すタイミングチャート。
【図５】図１に示す表示装置に採用可能な構造の一例を概略的に示す図。
【図６】図１に示す表示装置に採用可能な構造の他の例を概略的に示す図。
【図７】本発明の第２態様に係る表示装置を概略的に示す平面図。
【図８】図７の表示装置の一部を示す等価回路図。
【図９】図７に示す表示装置の駆動方法の一例を概略的に示すタイミングチャート。
【図１０】図７に示す表示装置に採用可能な構造の一例を概略的に示す図。
【図１１】図７に示す表示装置に採用可能な構造の他の例を概略的に示す図。
【符号の説明】
【０１２０】
ＡＬ…活性層、ＡＳ…アレイ基板、Ｃ…キャパシタ、ＣＥ…対向電極、ＣＬ１…制御線、ＣＬ２…制御線、ＣＳ…封止基板、ＣＳＳ…電流源、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＤＰ…表示パネル、ＤＲ…駆動制御素子、Ｇ…ゲート、ＧＩ…ゲート絶縁膜、ＩＩ…層間絶縁膜、ＭＬＴ…マルチプレクサ、ＮＤ１…電源端子、ＮＤ１’…定電位端子、ＮＤ２…電源端子、ＯＬＥＤ…有機ＥＬ素子、ＰＥ…画素電極、ＰＩ…隔壁絶縁層、ＰＬ…有機平坦化層、ＰＳ…パッシベーション膜、ＰＳＬ…電源線、ＰＸ…画素、ＰＸ（Ｂ）…画素、ＰＸ（Ｇ）…画素、ＰＸ（Ｒ）…画素、ＳＣ…半導体層、ＳＥ…ソース電極、ＳＬ１…走査信号線、ＳＬ２ａ…走査信号線、ＳＬ２ｂ…走査信号線、ＳＳ…シール層、ＳＵＢ…絶縁基板、ＵＣ…アンダーコート層、ＳＬＣ…セレクタ、ＳＷａ…スイッチ、ＳＷｂ…スイッチ、ＳＷｃ…スイッチ、ＳＷdgt…スイッチ、ＳＷslc１…スイッチ、ＳＷslc２…スイッチ、ＳＷvs…スイッチ、ＴＲdgt…定電流源、ＴＲref…基準トランジスタ、ＶＳＳ…電圧源、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。
【図１】
2009063665.tif 000003
【図２】
2009063665.tif 000004
【図３】
2009063665.tif 000005
【図４】
2009063665.tif 000006
【図５】
2009063665.tif 000007
【図６】
2009063665.tif 000008
【図７】
2009063665.tif 000009
【図８】
2009063665.tif 000010
【図９】
2009063665.tif 000011
【図１０】
2009063665.tif 000012
【図１１】
2009063665.tif 000013