(57)【要約】【課題】    消費電力が少なく、かつ省スペースで構成できる半導体試験装置の電源回路を提供する。【解決手段】      撮像素子に記憶されたデータを水平軸単位で取り出す水平ドライバと、この水平ドライバが動作しないブランキング期間に撮像素子に記憶されたデータを垂直軸方向に移動させる垂直ドライバを備え、撮像素子を試験する半導体試験装置の電源回路において、  これらの水平ドライバ、垂直ドライバを駆動するスイッチトキャパシタ電源を備え、このスイッチトキャパシタ電源をブランキング期間に同期させてスイッチングすることにより前記水平ドライバ及び前記垂直ドライバの駆動に必要とされる電源の電圧を生成する。【選択図】                    図１
2009278215.tif 000002
【特許請求の範囲】
【請求項１】
撮像素子に記憶されたデータを水平軸単位で取り出す水平ドライバと、この水平ドライバが動作しないブランキング期間に撮像素子に記憶されたデータを垂直軸方向に移動させる垂直ドライバを備え、撮像素子を試験する半導体試験装置の電源回路において、
これらの水平ドライバ、垂直ドライバを駆動するスイッチトキャパシタ電源を備え、このスイッチトキャパシタ電源をブランキング期間に同期させてスイッチングすることにより前記水平ドライバ及び前記垂直ドライバの駆動に必要とされる電源の電圧を生成すること特徴とする半導体試験装置の電源回路。
【請求項２】
前記スイッチトキャパシタ電源はブランキング期間に垂直ドライバを駆動する電源に所望の電圧を与え、前記垂直ドライバを駆動する電源は撮像動作中においてはキャパシタに充電された電圧がかかることを特徴とする請求項１記載の半導体試験装置の電源回路。
【請求項３】
撮像素子の画像をＡ／Ｄ変換した信号を、ブランキング期間に半導体試験装置に転送する半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子の試験を行う半導体試験装置の電源回路に関し、特に、消費電力が少なく、かつ省スペースで構成できる半導体試験装置の電源回路に関する。
【背景技術】
【０００２】
一般に、半導体試験装置は、被測定デバイス（以下ＤＵＴともいう）であるＣＣＤ（Charge Coupled Device Image Sensor）、ＬＳＩ（Large Scale Integration）等に試験信号を与えることにより得られるＤＵＴの出力に基づき、ＤＵＴの良否の判定を行なうものである。このような半導体試験装置に関連する先行技術文献には次のようなものがある。
【０００３】
【特許文献１】特開２００５―３２１２３８号公報
【０００４】
ところで、このようなＤＵＴのうちＣＣＤのような撮像素子は、電源や駆動クロックのノイズにも敏感に反応し、撮像した画像にノイズの影響が現れてしまう。そのため、通常電源の出力に強力なノイズフィルタを搭載して利用している。
【０００５】
以下、図６を参照して従来の半導体試験装置の電源回路を説明する。ＶＨ電源１１は垂直電源であり例えば２０Ｖに設定される。ＶＭ電源１２は垂直電源であり例えば０±３Ｖに設定される。ＶＬ電源１３も垂直電源であり例えば−１５Ｖに設定される。
【０００６】
ＨＶＤＤ電源２１は水平電源であり例えば５Ｖに設定される。ＨＶＳＳ電源２２は水平電源であり例えば±０．３Ｖに設定される。なお、ＨＶＳＳ電源２２は、例えばＤＡＣ（Ｄ／Ａコンバータ）７１とこの出力が入力されるアンプ７２とにより構成される。なお、上述したＶＨ電源１１、ＶＭ電源１２、ＶＬ電源１３、ＨＶＤＤ電源２１も図示は省略しているが、ＨＶＳＳ電源２２と同じくＤ／Ａコンバータとアンプで形成される。
【０００７】
垂直ドライバ３０は、撮像素子５０を駆動するパルスの振幅を変えられるようにアンプ等で構成され、具体的には撮像素子に記憶されたデータを垂直軸方向に移動させる際に必要となる。水平ドライバ４０は、撮像素子５０を駆動するパルスの振幅を変えられるようにアンプ等で構成され、撮像素子に記憶されたデータを水平軸単位で取り出す際に必要となる。
【０００８】
撮像素子５０は、ＣＣＤ等のイメージセンサであり、垂直ドライバ３０の出力が入力される端子（ΦＶ１〜ΦＶｎ）と水平ドライバ４０の出力が入力される端子（ΦＨ１〜ΦＨｎ）が設けられている。ＤＣ電源６１〜６４は撮像素子５０を動作させる際に必要となる直流のバイアス電源である。
【０００９】
このように、従来の半導体試験装置の電源回路は、垂直ドライバ３０、水平ドライバ４０を駆動するための電源をそれぞれ独立した部品で形成していた。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、上述のようにＣＣＤのような高感度の撮像素子は、電源やバイアス信号、そして駆動クロックのノイズにも敏感に反応し、撮像した画像にノイズの影響が現れてしまう。
【００１１】
そのため、厳密な精度が求められる半導体試験装置では、これら撮像素子の駆動回路にスイッチング電源を使用する場合、ノイズに対する対策が不可欠となる。具体的には、スイッチング電源の出力に強力なノイズフィルタを搭載し、ノイズを減らして出力する方法が採られている。
【００１２】
ところが、これらのノイズフィルタが原因となり半導体試験装置の電源回路が大型化してしまう。さらに、図６に示したように、垂直ドライバ３０、水平ドライバ４０から出力される駆動パルスの振幅は可変できることが求められるため、垂直ドライバ３０は３つ、水平ドライバ４０は２つと複数の電源が必要となる。このため、これらの電源のそれぞれにノイズフィルタを搭載する必要が生じ、半導体試験装置の電源回路を小型化することが極めて困難であった。
【００１３】
本発明は、これらの問題点に鑑みてなされたものであり、ノイズが少なく、かつ省スペースで構成できる半導体試験装置の電源回路とすることを目的とする。
【課題を解決するための手段】
【００１４】
このような課題を達成するために請求項１記載の発明は、
撮像素子に記憶されたデータを水平軸単位で取り出す水平ドライバと、この水平ドライバが動作しないブランキング期間に撮像素子に記憶されたデータを垂直軸方向に移動させる垂直ドライバを備え、撮像素子を試験する半導体試験装置の電源回路において、
これらの水平ドライバ、垂直ドライバを駆動するスイッチトキャパシタ電源を備え、このスイッチトキャパシタ電源をブランキング期間に同期させてスイッチングすることにより前記水平ドライバ及び前記垂直ドライバの駆動に必要とされる電源の電圧を生成する。
【００１５】
請求項２記載の発明は、請求項１記載の半導体試験装置の電源回路において、
前記スイッチトキャパシタ電源はブランキング期間に垂直ドライバを駆動する電源に所望の電圧を与え、前記垂直ドライバを駆動する電源は撮像動作中においてはキャパシタに充電された電圧がかかる。
【００１６】
請求項３記載の発明は、撮像素子の画像をＡ／Ｄ変換した信号を、ブランキング期間に半導体試験装置に転送する。
【発明の効果】
【００１７】
本発明では次のような効果がある。スイッチトキャパシタ電源をブランキング期間に同期させて駆動することにより、消費電力が少なく、かつ省スペースで構成できる半導体試験装置の電源回路を提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下、図１を参照して本発明の半導体試験装置の電源回路を説明する。ただし、図６と同様の構成については同一の符号を付して説明を省略する。大容量コンデンサ３１、３２は垂直ドライバ３０に新たに接続されたものであり、例えば0.1Ｆのものが用いられる。大容量コンデンサ４１、４２は水平ドライバ４０に接続され、例えば0.1Ｆのものが用いられる。
【００１９】
タイミング発生器１００から出力されるＨＢＬＫ（水平ブランク）はブランキングの期間のみ出力される信号であり、ＨＢＬＫＢはＨＢＬＫを反転させた信号である。スイッチ１１０、１１１、１１２は、ＨＢＬＫが出力されるとオン状態となり、ＶＨ電源１１、ＶＭ電源１２、ＶＬ電源１３がそれぞれ垂直ドライバ３０に接続される。スイッチ１２１、１２２は、ＨＢＬＫＢが出力されるとオン状態となり、ＨＶＤＤ電源２１、ＨＶＳＳ電源２２がそれぞれ水平ドライバ４０に接続される。
【００２０】
次に、図１の動作を説明する。垂直ドライバの電源（ＶＨ電源１１、ＶＭ電源１２、ＶＬ電源１３）は、タイミング発生器１００から出力されるＨＢＬＫにより、ＣＣＤ撮像動作におけるブランキング期間のみ接続され、有効画素エリアの撮像中は切断される。
【００２１】
この動作が可能となるのは、垂直駆動クロックはブランキング期間でのみ動作し、有効画素エリア撮像中は静止しているからである。また、一般にＣＣＤの各ゲートは入力インピーダンスが高く、ブランキング期間における電源の消費電流は、垂直駆動ドライバ自身のバイアス電流のみとなるためである。
【００２２】
次に、図２を参照して、ΦVパルス（垂直パルス）、ΦHパルス（水平パルス）とブランキング期間の関係を説明する。図２の下側の波形はΦＨ系とΦＶ系の関係を示しており、上側の波形はその要部拡大図である。ΦVパルスは、ΦHパルスが停止するブランキング期間でのみ動作する。一方、水平ドライバ４０のＨＶＤＤ電源２１とＨＶＳＳ電源２２は、基本的には有効画素エリアの撮像中にのみ動作する。
【００２３】
なお、水平ドライバ４０は、動画等の駆動のためにブランキング期間でも多少動く場合もあるが、いずれにせよ消費電流は小さく無視できる。そのため、ＨＶＤＤ電源２１とＨＶＳＳ電源２２は、スイッチ１２１とスイッチ１２２により有効画素エリアでのみ供給される。
【００２４】
次に、図３を参照してスイッチトキャパシタ電源回路の構成例を説明する。垂直ドライバ３０と水平ドライバ４０にこのような制御をすることにより、これらの電源回路を次のように構成できる。図３は、ＨＶＤＤ電源２１とＨＶＳＳ電源２２の±5Vから、ＶＨ電源１１に用いる+20V、ＶＬ電源１３に用いる-15Vを作り出す例である。
【００２５】
スイッチ１５１〜１５７は、制御信号であるＨＢＬＫによって切り替えられる。大容量コンデンサ１６１〜１６４はスイッチ１５１〜１５７が切り替えられることにより充電され、例えば0.1Ｆのものが用いられる。スイッチ１７１〜１７５は、制御信号であるＨＢＬＫＢによって切り替えられる。大容量コンデンサ１８１〜１８３はスイッチ１５１〜１５７が切り替えられることにより充電され、例えば0.1Ｆのものが用いられる。
【００２６】
次に、図３の動作を説明する。+5VからＶＨ電源１１用の+20Vを作り出す例について説明する。ブランキング期間になると、スイッチ１５１〜１５７をＨＢＬＫによって切り替えて大容量コンデンサ１６１〜１６４を充電する。また、+20Vを得る方法としては、充電されたコンデンサ１６１〜１６４が直列に接続されるようにスイッチ１５１〜１５７を切り替える。つまり、一つのコンデンサには+5Vが充電されているため、直列に繋がった状態だと20Vとなる。なお、-5VからＶＨ電源１３用の-15Vを作り出す例については、+20Vを得る場合と比較して極性とコンデンサの数が違うだけなので説明を省略する。
【００２７】
このように、HBLK信号及びHBLKB信号を使って、大容量コンデンサ（１６１〜１６４、１８１〜１８３）を制御することで、それぞれのドライバに適した電源電圧を作り出すことができる。さらに、これらの大容量コンデンサを用いて作られた電源は、ノイズを出さないので、電源にフィルタを設ける必要がない。また、コンデンサを用いて電源を作っているので、個別の電源を複数用意するよりも低消費電力化を実現できる。
【００２８】
なお、+5V、-5Vを直接使用する場合には相変わらず電源にフィルタが必要になるが、ＣＣＤを駆動するための様々な電源（ＶＨ電源１１、ＶＭ電源１２、ＶＬ電源）を図３のように構成することにより、フィルタが必要になる電源は±5V用のみとなるため、全体としてみれば小型化できる。
【００２９】
次に、図４を参照して、水平ドライバ４０と垂直ドライバ３０に用いられる電源の構成例を説明する。ここで、図４（Ａ）は水平ドライバ４０の出力波形のタイムチャートであり、（Ｂ）はＨＶＤＤ電源２１の回路の構成例であり、（Ｃ）は垂直ドライバ３０の出力波形のタイムチャートであり、（Ｄ）はＶＬ電源１３を求める際の回路の構成例である。
【００３０】
半導体試験装置の場合、これらの電源は、検査の仕様に合わせてプログラマブルに設定できる必要があるため、図４（Ｂ）、（Ｄ）のＤ／Ａコンバータ２０３、２１０を用いると共に、その出力をパワーアンプ２０４、２１２で増幅して出力する。
【００３１】
また、図４ではそのパワーアンプの電源に、図３に示したスイッチトキャパシタ電源回路を使用し、ＨＢＬＫに同期してスイッチングする。つまり、図４のＨＶＤＤＰＩ２００、ＶＬＰＩ２１１がスイッチトキャパシタ電源である。これらの電源出力には、0.1F程度の大容量のコンデンサ２０２、２１３が接続され、スイッチがオフになっている間のパワーアンプ電源電圧を保持する。
【００３２】
なお、パワーアンプ２０４、２１２の電源電圧ＨＶＤＤＰＯ及びＶＬＰＯは、スイッチ２０１、２１５がオフの間は放電により若干電圧レベルが変化する。しかし、ユーザーが使用する水平ドライバ４０のＨＶＤＤ電源２１及び垂直ドライバ３０のＶＬ電源１３は、スイッチトキャパシタ電源の出力ＨＶＤＤＰＩ、ＶＬＰＩよりもGND（グランド）電位に近いので、パワーアンプが正常に動作する電圧範囲内（つまり、ＨＶＤＤが図４（Ａ）においては３．３Ｖに設定されているのでそこまで電圧が降下しなければ）にあれば、多少変動してもＨＶＤＤ電源２１及びＶＬ電源１３に影響はない。また、スイッチ２０１、２１５がオフの間は放電により電荷を消費して動作するのでノイズが発生しない。
【００３３】
なお、垂直ドライバ３０には、その他にもＶＭ電源１２とＶＨ電源１１が必要になるが、それぞれ図３、図４と同様の方法で構成すれば済むので説明を省略する。    
【００３４】
このように、スイッチトキャパシタ電源をブランキング期間に同期させて駆動することにより、電源回路の小型化と低ノイズ化と低消費電力化を両立できる。また、電源部を低ノイズに構成できるので高画質な撮像検査ができる。
【００３５】
さらに、半導体試験装置で撮像していない場合にはドライバ駆動電源用の電源（ＶＬＰＩ２１１）が低い電圧になっているので、待機時の消費電力を低減できる。また、同様の理由でＶＨ電源１１も下がる。つまり、図３のスイッチトキャパシタ電源で昇圧して駆動している電源は、待機時に電圧が下がるので、ドライバ駆動電源回路の消費電力が少なくてすむ。
【００３６】
次に、本発明の応用例を説明する。ただし、図１と同様の構成については同一の符号を付して説明を省略する。検査装置の測定系回路２５０はアンプ２５１、Ａ／Ｄ変換機２５２、ＦＩＦＯメモリ２５３で構成される。半導体試験装置２６０ではＦＩＦＯメモリ２５３から出力された画像をキャプチャする。また、ＦＩＦＯメモリ２５３はデジタル出力用電源２７０から電源が供給されて動作する。
【００３７】
図５は、Ａ／Ｄ変換器２５２でＡ／Ｄ変換された画像をＦＩＦＯメモリ２５３に記憶し、この画像をタイミング発生器１００から出力されるＨＢＬＫ（ブランキング期間）に半導体試験装置２６０の図示しない画像キャプチャに送信することにより、有効画素エリアを撮像中のＦＩＦＯメモリ２５３の消費電力が小さくなるように構成した例である。
【００３８】
その結果、デジタル出力用電源２７０の消費電力はブランキング期間のみが大きく、有効画素エリア撮像中は消費電力が小さくなるので、低ノイズで撮像が可能になる。
【図面の簡単な説明】
【００３９】
【図１】本発明の半導体試験装置の電源回路の構成図である。
【図２】ΦVパルス、ΦHパルスとブランキング期間の関係を説明した図面である。
【図３】スイッチトキャパシタ電源回路の構成例である。
【図４】水平ドライバ４０に用いられる電源と垂直ドライバ３０に用いられる電源の構成例である。
【図５】本発明の応用例の構成図である。
【図６】従来の半導体試験装置の電源回路の構成図である。
【符号の説明】
【００４０】
１１      ＶＨ電源
１２      ＶＭ電源
１３      ＶＬ電源
１４      比較回路
１５      比較回路
２１      ＨＶＤＤ電源
２２      ＨＶＳＳ電源
３０      垂直ドライバ
３１      大容量コンデンサ
３２      大容量コンデンサ
４０      水平ドライバ
４１      大容量コンデンサ
４２      大容量コンデンサ
５０      撮像素子
６１      ＤＣ電源
６２      ＤＣ電源
６３      ＤＣ電源
６４      ＤＣ電源
１００    タイミング発生器
１１０    スイッチ
１１１    スイッチ
１１２    スイッチ
１２２    スイッチ
１５１〜１５７  スイッチ
１６１〜１６２  大容量コンデンサ
１７１〜１７５  スイッチ
１８１〜１８３  大容量コンデンサ
【図１】
2009278215.tif 000003
【図２】
2009278215.tif 000004
【図３】
2009278215.tif 000005
【図４】
2009278215.tif 000006
【図５】
2009278215.tif 000007
【図６】
2009278215.tif 000008