(57)【要約】【課題】簡易な構成でありながら、電源電圧の大きな変動に耐えうるヒステリシスを任意の値に設定可能な、電圧検出回路を提供すること。【解決手段】電源電圧が第１の電圧に低下したことを検出すると第１の信号を出力し、電源電圧が第１の電圧より大きい電圧であることまたは電源電圧が第１の電圧に低下後に第１の電圧より高い第２の電圧になったことを検出すると第２の信号を出力する電圧検出部と、分圧比によって第１の電圧を決定する第１電圧決定部と、第１の信号の出力を受けてトランジスタがオンされることによって接続されて、分圧比によって第２の電圧を決定し、第２の信号の出力を受けてトランジスタがオフされることによって切断される第２電圧決定部と、を含む、電圧検出回路が提供される。【選択図】図１
2009281825.tif 000002
【特許請求の範囲】
【請求項１】
供給電圧が第１の電圧に低下したことを検出すると第１の信号を出力し、供給電圧が前記第１の電圧より大きい電圧であることまたは供給電圧が前記第１の電圧に低下後に前記第１の電圧より高い第２の電圧になったことを検出すると第２の信号を出力する電圧検出部と、
分圧比によって前記第１の電圧を決定する第１電圧決定部と、
前記第１の信号の出力を受けてトランジスタがオンされることによって接続されて、分圧比によって前記第２の電圧を決定し、前記第２の信号の出力を受けてトランジスタがオフされることによって切断される第２電圧決定部と、
を含む、電圧検出回路。
【請求項２】
前記第１電圧決定部は、直列に接続される第１の抵抗と第２の抵抗を含み、
前記第２電圧決定部は、前記第２の抵抗と並列に接続される第３の抵抗を含む、請求項１に記載の電圧検出回路。
【請求項３】
供給電圧が、分圧比によって決定される第１の電圧より大きいかどうかを検出する第１の電圧検出ステップと、
前記第１の電圧検出ステップにおいて供給電圧が前記第１の電圧以下になったことを検出すると、第１の信号を出力する第１の信号出力ステップと、
前記第１の信号の出力によってトランジスタをオンして、検出する電圧を前記第１の電圧から前記第１の電圧より大きい前記第２の電圧に変更する第１の検出電圧変更ステップと、
供給電圧が、分圧比によって決定される第２の電圧より大きいかどうかを検出する第２の電圧検出ステップと、
前記第２の電圧検出ステップにおいて供給電圧が前記第２の電圧より大きくなったことを検出すると、第２の信号を出力する第２の信号出力ステップと、
前記第２の信号の出力によってトランジスタをオフして、検出する電圧を前記第２の電圧から前記第１の電圧に変更する第１の検出電圧変更ステップと、
を含む、電圧検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧検出回路及び電圧検出方法に関する。
【背景技術】
【０００２】
電子回路を安定して動作させるために、電子回路に供給される電圧（電源電圧）が所定の電圧（リセット電圧）以下になると、電源電圧から電源の供給を受けることで動作する電源ブロックの動作をリセットさせる、リセット電圧検出回路が一般的に用いられている。
【０００３】
図３は、従来のリセット電圧検出回路の構成について示す説明図である。図３に示したように、従来のリセット電圧を検出するリセット電圧検出回路１０は、リセットＩＣ１１と、電源ブロック１２と、を含んで構成される。
【０００４】
リセットＩＣ１１は、通常はＨＩＧＨ状態の信号を電源ブロック１２のＣＥ端子に供給している。電源ブロック１２は、リセットＩＣ１１からＨＩＧＨ状態の信号をＣＥ端子で受けることで動作が可能となる。
【０００５】
しかし、電源電圧（Ｐｏｗｅｒ  Ｉｎ）の電圧降下を検出して、電源電圧が所定の電圧以下になると、リセットＩＣ１１はＬＯＷ状態の信号を電源ブロック１２のＣＥ端子に供給する。電源ブロック１２は、リセットＩＣ１１からＬＯＷ状態の信号をＣＥ端子で受けることで動作が停止する（リセットされる）。
【０００６】
電源ブロック１２がリセットされて消費電流が低下すると、リセットＩＣ１１で検出する電圧が（Ｒ０、Ｄ０の電圧降下が無くなる為に）上昇する。すると、リセットＩＣ１１が電源ブロック１２に供給する信号がＬＯＷ状態の信号からＨＩＧＨ状態の信号に遷移する。リセットＩＣ１１から供給される信号がＬＯＷ状態の信号からＨＩＧＨ状態の信号に遷移した結果、電源ブロック１２は再び動作を開始する。
【０００７】
ここで、電源電圧が２Ｖになった時点でリセットＩＣ１１がＬＯＷ状態の信号を電源ブロック１２のＣＥ端子に供給する場合を考える。電源電圧はアナログの値を有するので、この場合において、電源電圧が２Ｖを境に細かい値（例えば０．０１Ｖ程度）で上下を繰り返すと、リセットＩＣ１１が出力する信号がＨＩＧＨ状態とＬＯＷ状態との間で細かく切り替わってしまう。
【０００８】
そのため、電源電圧が所定の値を境に細かい値で上下を繰り返してもリセットＩＣ１１が出力する信号が切り替わらないように、通常、リセットＩＣ１１は数十ｍＶ程度のヒステリシスを設けている。
【０００９】
ところが、回路の構成によっては、上記数十ｍＶよりも大きな電圧（例えば２Ｖ）で変動する場合がある。このような場合には、リセットＩＣに設けたヒステリシスだけでは大きな電圧変動に対応することができない。そのため、従来においてはリセット電圧検出回路にコンデンサ等を設けて大きな時定数を設定することで、電源の連続したＯＮ／ＯＦＦ動作（発振）を避けていた。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、コンデンサ等を設けて大きな時定数を設定した場合には、電圧の大きな変動の根本的な原因を解決したものでは無いので、条件次第では電源の連続したＯＮ／ＯＦＦ動作が生じてしまう問題があった。リセット電圧検出回路にコンデンサを設けると、回路の形状が大きくなり、またコストもかかる問題もあった。
【００１１】
また、このようなヒステリシスは回路中にマイコンを用いることによって設定することが可能ではあるが、マイコンを用いることによって消費電力の増大を招くという問題があった。特に、消費電力の低減が求められる装置においては、出来る限り簡易な回路構成であることが望ましく、大きな電源電圧の変動が生じるシステムにおいては、大きなヒステリシスの確保と回路構成の簡素化の両立が求められている。
【００１２】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、電源電圧の大きな変動に耐えうるヒステリシスを任意の値に設定可能な、新規かつ改良された電圧検出回路及び電圧検出方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明のある観点によれば、供給電圧が第１の電圧に低下したことを検出すると第１の信号を出力し、供給電圧が第１の電圧より大きい電圧であることまたは供給電圧が第１の電圧に低下後に第１の電圧より高い第２の電圧になったことを検出すると第２の信号を出力する電圧検出部と、分圧比によって第１の電圧を決定する第１電圧決定部と、第１の信号の出力を受けてトランジスタがオンされることによって接続されて、分圧比によって第２の電圧を決定し、第２の信号の出力を受けてトランジスタがオフされることによって切断される第２電圧決定部と、を含む、電圧検出回路が提供される。
【００１４】
かかる構成によれば、電圧検出部は供給電圧が第１の電圧に低下したことを検出すると第１の信号を出力し、供給電圧が第１の電圧より大きい電圧であることまたは供給電圧が第１の電圧に低下後に第１の電圧より高い第２の電圧になったことを検出すると第２の信号を出力する。そして、第１電圧決定部は分圧比によって上記第１の電圧を決定し、第２電圧決定部は分圧比によって上記第２の電圧を決定する。その結果、第１電圧決定部で決定される第１の電圧と、第２電圧決定部で決定される第２の電圧との差分をヒステリシスとして設定することができる。
【００１５】
第１電圧決定部は、直列に接続される第１の抵抗と第２の抵抗を含み、第２電圧決定部は、第２の抵抗と並列に接続される第３の抵抗を含んでいてもよい。
【００１６】
また、上記課題を解決するために、本発明の別の観点によれば、供給電圧が、分圧比によって決定される第１の電圧より大きいかどうかを検出する第１の電圧検出ステップと、第１の電圧検出ステップにおいて供給電圧が第１の電圧以下になったことを検出すると、第１の信号を出力する第１の信号出力ステップと、第１の信号の出力によってトランジスタをオンして、検出する電圧を第１の電圧から第１の電圧より大きい第２の電圧に変更する第１の検出電圧変更ステップと、供給電圧が、分圧比によって決定される第２の電圧より大きいかどうかを検出する第２の電圧検出ステップと、第２の電圧検出ステップにおいて供給電圧が第２の電圧より大きくなったことを検出すると、第２の信号を出力する第２の信号出力ステップと、第２の信号の出力によってトランジスタをオフして、検出する電圧を第２の電圧から第１の電圧に変更する第１の検出電圧変更ステップと、を含む、電圧検出方法が提供される。
【発明の効果】
【００１７】
以上説明したように本発明によれば、簡易な構成でありながらヒステリシスを任意の値に設定可能な、新規かつ改良された電圧検出回路及び電圧検出方法を提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１９】
まず、本発明の一実施形態にかかるリセット電圧検出回路について説明する。図１は、本発明の一実施形態にかかるリセット電圧検出回路１００の構成について説明する説明図である。以下、図１を用いて本発明の一実施形態にかかるリセット電圧検出回路１００の構成について説明する。
【００２０】
図１に示したように、本発明の一実施形態にかかるリセット電圧検出回路１００は、リセットＩＣ１１０と、電源ブロック１２０と、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４と、ＮチャネルトランジスタＱ１、Ｑ２と、を含んで構成される。
【００２１】
リセットＩＣ１１０は、ＶＩＮ端子で電源電圧（Ｐｏｗｅｒ  Ｉｎ）の電圧値を検出して、電源電圧の値に応じてＨＩＧＨ状態の信号またはＬＯＷ状態の信号を、ＯＵＴ端子から電源ブロック１２０のＣＥ端子に供給するものである。本実施形態におけるリセットＩＣ１１０は、単体で５０ｍＶ程度のヒステリシスを有しているものとする。
【００２２】
電源電圧の電圧値が所定の値より大きい値である場合には、リセットＩＣ１１０は、電源ブロック１２０のＣＥ端子にＨＩＧＨ状態の信号をＯＵＴ端子から供給する。一方、電源電圧の電圧値が所定の値以下になると、リセットＩＣ１１０は、電源ブロック１２０のＣＥ端子にＬＯＷ状態の信号をＯＵＴ端子から供給する。
【００２３】
本実施形態では、リセットＩＣ１１０は、ＶＩＮ端子に入力される電圧が１．８Ｖ以下になると電源ブロック１２０のＣＥ端子にＬＯＷ状態の信号をＯＵＴ端子から供給するリセットＩＣである。
【００２４】
電源ブロック１２０は、電源電圧（Ｐｏｗｅｒ  Ｉｎ）からの電圧の供給を受けて、後段の各種回路（図示せず）に電源を供給するものである。電源電圧は電源ブロック１２０のＶＩＮ端子に供給される。
【００２５】
電源ブロック１２０は、リセットＩＣ１１０からＨＩＧＨ状態の信号がＣＥ端子に供給されている状態で動作する。そして、リセットＩＣ１１０からＬＯＷ状態の信号がＣＥ端子に供給されている状態で動作を停止する。すなわち、電源ブロック１２０は、電源電圧の電圧値が所定の値以下に低下した場合に動作を停止する。そして、電源電圧の電圧値が所定の値以上に上昇してリセットＩＣ１１０のＯＵＴ端子から出力される信号がＨＩＧＨ状態の信号に変化すると、電源ブロック１２０は再び動作を開始する。
【００２６】
ＮチャネルトランジスタＱ１は、リセットＩＣ１１０のＯＵＴ端子からＬＯＷ状態の信号が出力されると非導通状態となる。そして、ＮチャネルトランジスタＱ２は、導通状態になる。
【００２７】
抵抗Ｒ１、Ｒ２は、リセットＩＣ１１０で検出する電圧値を決定するための抵抗である。すなわち、抵抗Ｒ１、Ｒ２の分圧比によって、リセットＩＣ１１０で検出する電圧値を任意の値に設定することが出来る。
【００２８】
本実施形態では、抵抗Ｒ１には抵抗値が１０ｋΩの抵抗を、抵抗Ｒ２には抵抗値が３．３ｋΩの抵抗を、それぞれ使用している。本実施形態においては、このように抵抗値を有する抵抗を用いることで、電源電圧をＶ、リセットＩＣ１１０のＶＩＮ端子の電位をＶ０とすると、Ｖ０は下記の数式１で表すことができる。
【００２９】
【数１】
2009281825.tif 000003
【００３０】
従って、電源電圧Ｖが７．２Ｖ以下に低下すると、Ｖ０は約１．７９Ｖ≒１．８Ｖ以下となるので、電源電圧Ｖが７．２Ｖ以下に低下した時点でリセットＩＣ１１０からＬＯＷ状態の信号を電源ブロックのＣＥ端子に供給するように、リセットＩＣ１１０を動作させることができる。
【００３１】
抵抗Ｒ３は、ＮチャネルトランジスタＱ１に電流を流すための抵抗である。そして、抵抗Ｒ４は、ＮチャネルトランジスタＱ２に電流を流すための抵抗であり、ＶＩＮ端子に加える電圧値を設定するものである。
【００３２】
また、抵抗Ｒ１、Ｒ２、Ｒ４は、リセットＩＣ１１０からＬＯＷ状態の信号を出力しているときに、再度ＨＩＧＨ状態の信号を出力する回復電圧の電圧値を決定するための抵抗である。抵抗Ｒ１、Ｒ２、Ｒ４の分圧比によって、回復電圧の電圧値を任意の値に設定することが出来る。
【００３３】
本実施形態では、抵抗Ｒ４には抵抗値が１０ｋΩの抵抗を使用している。本実施形態では、このような抵抗値を有する抵抗を用いることで、電源電圧をＶ、リセットＩＣ１１０のＶＩＮ端子の電位をＶ０とすると、Ｖ０は下記の数式２で表すことができる。
【００３４】
【数２】
2009281825.tif 000004
【００３５】
電源電圧が７．２Ｖ以下に低下した後に、電源電圧が９．０Ｖに上昇すると、Ｖ０は約１．７９Ｖ≒１．８Ｖとなる。従って、電源電圧が９．０Ｖに上昇した時点で、リセットＩＣ１１０からＨＩＧＨ状態の信号を電源ブロック１２０のＣＥ端子に供給するように、リセットＩＣ１１０を動作させることができる。
【００３６】
以上、図１を用いて本発明の一実施形態にかかるリセット電圧検出回路１００の構成について説明した。次に、本発明の一実施形態にかかるリセット電圧検出回路１００の動作について説明する。
【００３７】
図２は、本発明の一実施形態にかかるリセット電圧検出回路１００の動作をタイミングチャートによって示す説明図である。
【００３８】
電源電圧が７．２Ｖより大きい場合、すなわち、リセットＩＣ１１０のＶＩＮ端子の電位が１．８Ｖよりも大きい場合には、リセットＩＣ１１０のＯＵＴ端子からＨＩＧＨ状態の信号が電源ブロック１２０のＣＥ端子に供給される（区間（１））。
【００３９】
この区間（１）においては、リセットＩＣ１１０のＯＵＴ端子からＨＩＧＨ状態の信号が出力されているので、ＮチャネルトランジスタＱ１は導通状態となっている。ＮチャネルトランジスタＱ１が導通状態となっているので、ＮチャネルトランジスタＱ２のベースに電流が供給されていない。従って、ＮチャネルトランジスタＱ２が導通状態となっているので、抵抗Ｒ４には電流は流れない。よって、区間（１）においては、抵抗Ｒ４はリセット電圧検出回路１００から切り離された状態となっており、リセットＩＣ１１０のＶＩＮ端子の電位は抵抗Ｒ１と抵抗Ｒ２との分圧比によってのみ決定される。
【００４０】
しかし、電源電圧が低下しておよそ７．２Ｖ以下になった場合、すなわち、上述の数式１で示したように、リセットＩＣ１１０のＶＩＮ端子の電位が１．８Ｖ以下になった場合には、リセットＩＣ１１０のＯＵＴ端子からＬＯＷ状態の信号が電源ブロック１２０のＣＥ端子に供給される（区間（２））。
【００４１】
この区間（２）においては、リセットＩＣ１１０のＯＵＴ端子からＬＯＷ状態の信号が出力されているので、ＮチャネルトランジスタＱ１は非導通状態となっている。ＮチャネルトランジスタＱ１が非導通状態となっているので、ＮチャネルトランジスタＱ２のベースに電流が供給される。従って、ＮチャネルトランジスタＱ２が導通状態となり、抵抗Ｒ４にも電流は流れるようになる。よって、区間（２）においては、抵抗Ｒ４はリセット電圧検出回路１００に接続されている状態となっている。
【００４２】
抵抗Ｒ４が抵抗Ｒ２と並列に接続されることによって、リセット電圧検出回路１００に接続されることで、リセットＩＣ１１０のＶＩＮ端子の電位は抵抗Ｒ１と、並列に接続された抵抗Ｒ２及び抵抗Ｒ４との分圧比によって決定される。
【００４３】
従って、リセットＩＣ１１０のＶＩＮ端子の電位が１．８Ｖからさらに低下することになる。抵抗Ｒ４がリセット電圧検出回路１００に接続されている状態でリセットＩＣ１１０のＶＩＮ端子の電位が１．８Ｖより大きい電位となるには、電源電圧がおよそ９Ｖになるまでに回復する必要がある。
【００４４】
電源電圧が７．２Ｖより低くなり、その後電源電圧が上昇すると、電源電圧が７．２Ｖに達してもリセットＩＣ１１０のＶＩＮ端子の電位は１．８Ｖより小さいので、リセットＩＣ１１０のＯＵＴ端子からＬＯＷ状態の信号が継続して出力される（区間（３））。
【００４５】
そして、その後電源電圧がおよそ９．０Ｖまで回復すると、上述の数式２で示したように、リセットＩＣ１１０のＶＩＮ端子の電位は１．８Ｖに回復する。リセットＩＣ１１０のＶＩＮ端子の電位が１．８Ｖに回復することで、リセットＩＣ１１０のＯＵＴ端子からはＨＩＧＨ状態の信号が出力される（区間（４））。
【００４６】
この区間（４）においては、上述の区間（１）と同様に、リセットＩＣ１１０のＯＵＴ端子からＨＩＧＨ状態の信号が出力されているので、ＮチャネルトランジスタＱ１は導通状態となっている。ＮチャネルトランジスタＱ１が導通状態となっているので、ＮチャネルトランジスタＱ２にベース電流が供給されない。従って、ＮチャネルトランジスタＱ２も非導通状態となっているので、抵抗Ｒ４には電流は流れない。よって、区間（４）においては、抵抗Ｒ４はリセット電圧検出回路１００から再度切り離された状態となっている。
【００４７】
抵抗Ｒ２と並列に接続されていた抵抗Ｒ４がリセット電圧検出回路１００から切り離されることで、リセットＩＣ１１０のＶＩＮ端子の電位は抵抗Ｒ１と抵抗Ｒ２との分圧比によってのみ決定されるので、リセットＩＣ１１０のＶＩＮ端子の電位は１．８Ｖから上昇する。
【００４８】
従って、リセットＩＣ１１０のＯＵＴ端子からＬＯＷ状態の信号が出力されるのは、リセットＩＣ１１０のＶＩＮ端子の電位が１．８Ｖ以下になった場合、すなわち、電源電圧がおよそ７．２Ｖ以下になった場合である。従って、図１に示したリセット電圧検出回路１００はおよそ１．８Ｖのヒステリシスを有していることになる。
【００４９】
上述したように、リセットＩＣ１１０単体では５０ｍＶ程度のヒステリシスを有しているが、本実施形態では抵抗とスイッチング素子を設けてリセットＩＣ１１０のＯＵＴ端子から出力される信号の状態に応じて、リセットＩＣ１１０のＶＩＮ端子の電位を制御している。
【００５０】
このように、抵抗とスイッチング素子によってリセットＩＣ１１０のＶＩＮ端子の電位を制御することで、簡易な構成でありながらもリセットＩＣ１１０単体が有するヒステリシスよりも大きなヒステリシスを有することができる。そして、ヒステリシスの値は、抵抗Ｒ１、Ｒ２、Ｒ４の値によって任意の値に設定することができる。
【００５１】
その結果、電源電圧に大きな電圧変動が生じた場合であっても、リセットＩＣ１１０のＯＵＴ端子から出力される信号が細かく切り替わらないように、簡易な構成でありながらも大きなヒステリシスを設定することができる。
【００５２】
以上、本発明の一実施形態にかかるリセット電圧検出回路１００の動作について説明した。以上説明したように、本発明の一実施形態によれば、抵抗とスイッチング素子とによる簡易な構成を付加することにより、リセットＩＣ１１０単体が有するヒステリシスよりも大きなヒステリシスを設定ことができる。
【００５３】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【００５４】
例えば、上記実施形態では、抵抗Ｒ１、Ｒ２、Ｒ４に固定の抵抗値を有する抵抗を用いていたが、本発明は係る例に限定されない。抵抗Ｒ１、Ｒ２、Ｒ４の少なくとも１つに対して可変抵抗を用いてもよい。可変抵抗を用いることで、リセット電圧検出回路を構成した後であってもヒステリシスの値を任意の値に設定できるようにしてもよい。
【図面の簡単な説明】
【００５５】
【図１】本発明の一実施形態にかかるリセット電圧検出回路１００の構成について説明する説明図である。
【図２】本発明の一実施形態にかかるリセット電圧検出回路１００の動作について説明する説明図である。
【図３】従来のリセット電圧検出回路の構成について説明する説明図である。
【符号の説明】
【００５６】
Ｒ１、Ｒ２、Ｒ３、Ｒ４    抵抗
Ｑ１、Ｑ２    Ｎチャネルトランジスタ
１００    リセット電圧検出回路
１１０    リセットＩＣ
１２０    電源ブロック
【図１】
2009281825.tif 000005
【図２】
2009281825.tif 000006
【図３】
2009281825.tif 000007