(57)【要約】【課題】電源電圧の広範囲な変動に対して安定した電流を供給可能な定電流源を提供すること。【解決手段】直列接続されたＭＯＳトランジスタＭ１,Ｍ２を流れる電流Ｉ２の値は、ノードＫ及びノードＬの各電位によって制御される。また、直列接続されたＭＯＳトランジスタＭ３,Ｍ４を流れる電流Ｉ１の値は、ノードＫ及びノードＮの各電位によって制御される。その結果、例えば、２．２〜３．６Ｖといった電源電圧Ｖｃｃが広い範囲で変動しても、増幅回路１０１の出力電流Ｉｏｕｔは安定する。【選択図】図１
2009104287.tif 000002
【特許請求の範囲】
【請求項１】
第１のバイポーラトランジスタと、
前記第１のバイポーラトランジスタとカレントミラー回路を構成する第２のバイポーラトランジスタと、
前記第２のバイポーラトランジスタのエミッタに接続された第１の抵抗と、
第３のバイポーラトランジスタと、
前記第３のバイポーラトランジスタのエミッタに接続された第２の抵抗と、
前記第２のバイポーラトランジスタのベースと前記第３のバイポーラトランジスタのベースとの間に、前記第３のバイポーラトランジスタから前記第２のバイポーラトランジスタへの方向を順方向として設けられた第１の電圧降下部と、
前記第２のバイポーラトランジスタのベースと前記第１の電圧降下部との接続点に接続され、前記第１の電圧降下部と共に分圧手段を構成する第２の電圧降下部と、
前記第１のバイポーラトランジスタのコレクタにゲートが接続され、出力端子にソースが接続された第１のＭＯＳトランジスタと、
前記第２のバイポーラトランジスタのコレクタにゲートが接続され、前記第１のＭＯＳトランジスタのドレインにソースが接続され、ドレインに電源電圧が印加される第２のＭＯＳトランジスタと、
前記第１のバイポーラトランジスタのコレクタにゲートが接続され、前記出力端子にソースが接続された第３のＭＯＳトランジスタと、
前記第３のバイポーラトランジスタのコレクタにゲートが接続され、前記第３のＭＯＳトランジスタのドレインにソースが接続され、ドレインに電源電圧が印加される第４のＭＯＳトランジスタと、
前記第１のバイポーラトランジスタのコレクタにゲートが接続され、前記第３のバイポーラトランジスタのコレクタにソースが接続された、前記第３のＭＯＳトランジスタとカレントミラー回路を構成する第５のＭＯＳトランジスタと、
前記第３のバイポーラトランジスタのコレクタにゲートが接続され、前記第５のＭＯＳトランジスタのドレインにソースが接続され、ドレインに電源電圧が印加される、前記第４のＭＯＳトランジスタとカレントミラー回路を構成する第６のＭＯＳトランジスタと、
前記第１のバイポーラトランジスタのコレクタにゲートが接続され、前記第３のバイポーラトランジスタのベースにソースが接続された第７のＭＯＳトランジスタと、
前記第２のバイポーラトランジスタのコレクタにゲートが接続され、前記第７のＭＯＳトランジスタのドレインにソースが接続され、ドレインに電源電圧が印加される第８のＭＯＳトランジスタと、
前記第１のバイポーラトランジスタのコレクタにゲートが接続され、前記第２のバイポーラトランジスタのコレクタにソースが接続された、前記第１のＭＯＳトランジスタ及び前記第７のＭＯＳトランジスタとカレントミラー回路を構成する第９のＭＯＳトランジスタと、
前記第２のバイポーラトランジスタのコレクタにゲートが接続され、前記第９のＭＯＳトランジスタのドレインにソースが接続され、ドレインに電源電圧が印加される、前記第２のＭＯＳトランジスタ及び前記第８のＭＯＳトランジスタとカレントミラー回路を構成する第１０のＭＯＳトランジスタと、
前記第１のバイポーラトランジスタのコレクタにソース及びゲートが接続された第１１のＭＯＳトランジスタと、
前記第１１のＭＯＳトランジスタのドレインにソースが接続され、前記第１のバイポーラトランジスタのコレクタにゲートが接続され、ドレインに電源電圧が印加される第１２のＭＯＳトランジスタと、を備え、
前記第１〜第３のバイポーラトランジスタはｎｐｎ型であり、前記第１〜第１２のＭＯＳトランジスタはＰ型であることを特徴とする定電流源。
【請求項２】
第１のバイポーラトランジスタと、
前記第１のバイポーラトランジスタとカレントミラー回路を構成する第２のバイポーラトランジスタと、
前記第２のバイポーラトランジスタのエミッタに接続された第１の抵抗と、
第３のバイポーラトランジスタと、
前記第３のバイポーラトランジスタのエミッタに接続された第２の抵抗と、
前記第２のバイポーラトランジスタのベースと前記第３のバイポーラトランジスタのベースとの間に、前記第３のバイポーラトランジスタから前記第２のバイポーラトランジスタへの方向を順方向として設けられた第１の電圧降下部と、
前記第２のバイポーラトランジスタのベースと前記第１の電圧降下部との接続点に接続され、前記第１の電圧降下部と共に分圧手段を構成する第２の電圧降下部と、
前記第１のバイポーラトランジスタのコレクタにゲートが接続され、出力端子にソースが接続された第４のバイポーラトランジスタと、
前記第２のバイポーラトランジスタのコレクタにゲートが接続され、前記第４のバイポーラトランジスタのドレインにソースが接続され、ドレインに電源電圧が印加される第５のバイポーラトランジスタと、
前記第１のバイポーラトランジスタのコレクタにゲートが接続され、前記出力端子にソースが接続された第６のバイポーラトランジスタと、
前記第３のバイポーラトランジスタのコレクタにゲートが接続され、前記第６のバイポーラトランジスタのドレインにソースが接続され、ドレインに電源電圧が印加される第７のバイポーラトランジスタと、
前記第１のバイポーラトランジスタのコレクタにゲートが接続され、前記第３のバイポーラトランジスタのコレクタにソースが接続された、前記第６のバイポーラトランジスタとカレントミラー回路を構成する第８のバイポーラトランジスタと、
前記第３のバイポーラトランジスタのコレクタにゲートが接続され、前記第８のバイポーラトランジスタのドレインにソースが接続され、ドレインに電源電圧が印加される、前記第７のバイポーラトランジスタとカレントミラー回路を構成する第９のバイポーラトランジスタと、
前記第１のバイポーラトランジスタのコレクタにゲートが接続され、前記第３のバイポーラトランジスタのベースにソースが接続された第１０のバイポーラトランジスタと、
前記第２のバイポーラトランジスタのコレクタにゲートが接続され、前記第１０のバイポーラトランジスタのドレインにソースが接続され、ドレインに電源電圧が印加される第１１のバイポーラトランジスタと、
前記第１のバイポーラトランジスタのコレクタにゲートが接続され、前記第２のバイポーラトランジスタのコレクタにソースが接続された、前記第４のバイポーラトランジスタ及び前記第１０のバイポーラトランジスタとカレントミラー回路を構成する第１２のバイポーラトランジスタと、
前記第２のバイポーラトランジスタのコレクタにゲートが接続され、前記第１２のバイポーラトランジスタのドレインにソースが接続され、ドレインに電源電圧が印加される、前記第５のバイポーラトランジスタ及び前記第１１のバイポーラトランジスタとカレントミラー回路を構成する第１３のバイポーラトランジスタと、
前記第１のバイポーラトランジスタのコレクタにソース及びゲートが接続された第１４のバイポーラトランジスタと、
前記第１４のバイポーラトランジスタのドレインにソースが接続され、前記第１のバイポーラトランジスタのコレクタにゲートが接続され、ドレインに電源電圧が印加される第１５のバイポーラトランジスタと、を備え、
前記第１〜第３のバイポーラトランジスタはｎｐｎ型であり、前記第４〜第１５のバイポーラトランジスタはｐｎｐ型であることを特徴とする定電流源。
【請求項３】
請求項１又は２に記載の定電流源であって、
前記第１の電圧降下部はダイオード又は抵抗であることを特徴とする定電流源。
【請求項４】
請求項１又は２に記載の定電流源であって、
前記第２の電圧降下部はダイオード又は抵抗であることを特徴とする定電流源。
【請求項５】
請求項１又は２に記載の定電流源であって、
前記第１のバイポーラトランジスタにベース電圧を印加するスタータ回路を備えたことを特徴とする定電流源。
【請求項６】
請求項５に記載の定電流源であって、
前記スタータ回路は、電源電圧を分圧する分圧部と、分圧された電圧を減圧する減圧部と、を有することを特徴とする定電流源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、安定した電流を供給可能な定電流源に関する。
【背景技術】
【０００２】
図４は、増幅用トランジスタ１０１及びこの増幅用トランジスタ１０１に一定電流を供給する定電流源１０を示す回路図である。図４に示すように、電流源１０は、バンドギャップリファレンス回路によって構成されており、カレントミラー回路を有する。バンドギャップリファレンス回路は、バイポーラトランジスタのベース・エミッタ間電圧ＶＢＥと熱電圧ＶＴの重み付き和を基準電圧として出力する回路であり、一般的には基準電圧源として用いられる。ベース・エミッタ間電圧ＶＢＥの温度係数が負である一方で、熱電圧ＶＴの温度係数は正であるため、バンドギャップリファレンス回路の出力電圧は理論的には温度変動に対して安定である。
【０００３】
【特許文献１】米国特許第５４５１８６０号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図５は、電源電圧Ｖｃｃに対する図４に示した増幅用トランジスタ１０１の出力電流Ｉｏｕｔを示すグラフである。図５に示すように、電源電圧Ｖｃｃが約２．２〜３．６Ｖの範囲で出力電流Ｉｏｕｔは約８〜１１ｍＡの範囲で変動する。すなわち、上記電源電圧Ｖｃｃの範囲の中心電圧である２．９Ｖ時の出力電圧Ｉｏｕｔが９．５ｍＡであるため、上記電源電圧Ｖｃｃの範囲で出力電流Ｉｏｕｔは±１５％の範囲で変動する。このように、図４に示した定電流源１０によると、電源電圧Ｖｃｃの広範囲な変動に対する増幅用トランジスタＱ０の出力電流Ｉｏｕｔの変動は大きい。
【０００５】
本発明の目的は、電源電圧の広範囲な変動に対して安定した電流を供給可能な定電流源を提供することである。
【課題を解決するための手段】
【０００６】
本発明は、第１のバイポーラトランジスタと、前記第１のバイポーラトランジスタとカレントミラー回路を構成する第２のバイポーラトランジスタと、前記第２のバイポーラトランジスタのエミッタに接続された第１の抵抗と、第３のバイポーラトランジスタと、前記第３のバイポーラトランジスタのエミッタに接続された第２の抵抗と、前記第２のバイポーラトランジスタのベースと前記第３のバイポーラトランジスタのベースとの間に、前記第３のバイポーラトランジスタから前記第２のバイポーラトランジスタへの方向を順方向として設けられた第１の電圧降下部と、前記第２のバイポーラトランジスタのベースと前記第１の電圧降下部との接続点に接続され、前記第１の電圧降下部と共に分圧手段を構成する第２の電圧降下部と、前記第１のバイポーラトランジスタのコレクタにゲートが接続され、出力端子にソースが接続された第１のＭＯＳトランジスタと、前記第２のバイポーラトランジスタのコレクタにゲートが接続され、前記第１のＭＯＳトランジスタのドレインにソースが接続され、ドレインに電源電圧が印加される第２のＭＯＳトランジスタと、前記第１のバイポーラトランジスタのコレクタにゲートが接続され、前記出力端子にソースが接続された第３のＭＯＳトランジスタと、前記第３のバイポーラトランジスタのコレクタにゲートが接続され、前記第３のＭＯＳトランジスタのドレインにソースが接続され、ドレインに電源電圧が印加される第４のＭＯＳトランジスタと、前記第１のバイポーラトランジスタのコレクタにゲートが接続され、前記第３のバイポーラトランジスタのコレクタにソースが接続された、前記第３のＭＯＳトランジスタとカレントミラー回路を構成する第５のＭＯＳトランジスタと、前記第３のバイポーラトランジスタのコレクタにゲートが接続され、前記第５のＭＯＳトランジスタのドレインにソースが接続され、ドレインに電源電圧が印加される、前記第４のＭＯＳトランジスタとカレントミラー回路を構成する第６のＭＯＳトランジスタと、前記第１のバイポーラトランジスタのコレクタにゲートが接続され、前記第３のバイポーラトランジスタのベースにソースが接続された第７のＭＯＳトランジスタと、前記第２のバイポーラトランジスタのコレクタにゲートが接続され、前記第７のＭＯＳトランジスタのドレインにソースが接続され、ドレインに電源電圧が印加される第８のＭＯＳトランジスタと、前記第１のバイポーラトランジスタのコレクタにゲートが接続され、前記第２のバイポーラトランジスタのコレクタにソースが接続された、前記第１のＭＯＳトランジスタ及び前記第７のＭＯＳトランジスタとカレントミラー回路を構成する第９のＭＯＳトランジスタと、前記第２のバイポーラトランジスタのコレクタにゲートが接続され、前記第９のＭＯＳトランジスタのドレインにソースが接続され、ドレインに電源電圧が印加される、前記第２のＭＯＳトランジスタ及び前記第８のＭＯＳトランジスタとカレントミラー回路を構成する第１０のＭＯＳトランジスタと、前記第１のバイポーラトランジスタのコレクタにソース及びゲートが接続された第１１のＭＯＳトランジスタと、前記第１１のＭＯＳトランジスタのドレインにソースが接続され、前記第１のバイポーラトランジスタのコレクタにゲートが接続され、ドレインに電源電圧が印加される第１２のＭＯＳトランジスタと、を備え、前記第１〜第３のバイポーラトランジスタはｎｐｎ型であり、前記第１〜第１２のＭＯＳトランジスタはＰ型である定電流源を提供する。
【０００７】
本発明は、第１のバイポーラトランジスタと、前記第１のバイポーラトランジスタとカレントミラー回路を構成する第２のバイポーラトランジスタと、前記第２のバイポーラトランジスタのエミッタに接続された第１の抵抗と、第３のバイポーラトランジスタと、前記第３のバイポーラトランジスタのエミッタに接続された第２の抵抗と、前記第２のバイポーラトランジスタのベースと前記第３のバイポーラトランジスタのベースとの間に、前記第３のバイポーラトランジスタから前記第２のバイポーラトランジスタへの方向を順方向として設けられた第１の電圧降下部と、前記第２のバイポーラトランジスタのベースと前記第１の電圧降下部との接続点に接続され、前記第１の電圧降下部と共に分圧手段を構成する第２の電圧降下部と、前記第１のバイポーラトランジスタのコレクタにゲートが接続され、出力端子にソースが接続された第４のバイポーラトランジスタと、前記第２のバイポーラトランジスタのコレクタにゲートが接続され、前記第４のバイポーラトランジスタのドレインにソースが接続され、ドレインに電源電圧が印加される第５のバイポーラトランジスタと、前記第１のバイポーラトランジスタのコレクタにゲートが接続され、前記出力端子にソースが接続された第６のバイポーラトランジスタと、前記第３のバイポーラトランジスタのコレクタにゲートが接続され、前記第６のバイポーラトランジスタのドレインにソースが接続され、ドレインに電源電圧が印加される第７のバイポーラトランジスタと、前記第１のバイポーラトランジスタのコレクタにゲートが接続され、前記第３のバイポーラトランジスタのコレクタにソースが接続された、前記第６のバイポーラトランジスタとカレントミラー回路を構成する第８のバイポーラトランジスタと、前記第３のバイポーラトランジスタのコレクタにゲートが接続され、前記第８のバイポーラトランジスタのドレインにソースが接続され、ドレインに電源電圧が印加される、前記第７のバイポーラトランジスタとカレントミラー回路を構成する第９のバイポーラトランジスタと、前記第１のバイポーラトランジスタのコレクタにゲートが接続され、前記第３のバイポーラトランジスタのベースにソースが接続された第１０のバイポーラトランジスタと、前記第２のバイポーラトランジスタのコレクタにゲートが接続され、前記第１０のバイポーラトランジスタのドレインにソースが接続され、ドレインに電源電圧が印加される第１１のバイポーラトランジスタと、前記第１のバイポーラトランジスタのコレクタにゲートが接続され、前記第２のバイポーラトランジスタのコレクタにソースが接続された、前記第４のバイポーラトランジスタ及び前記第１０のバイポーラトランジスタとカレントミラー回路を構成する第１２のバイポーラトランジスタと、前記第２のバイポーラトランジスタのコレクタにゲートが接続され、前記第１２のバイポーラトランジスタのドレインにソースが接続され、ドレインに電源電圧が印加される、前記第５のバイポーラトランジスタ及び前記第１１のバイポーラトランジスタとカレントミラー回路を構成する第１３のバイポーラトランジスタと、前記第１のバイポーラトランジスタのコレクタにソース及びゲートが接続された第１４のバイポーラトランジスタと、前記第１４のバイポーラトランジスタのドレインにソースが接続され、前記第１のバイポーラトランジスタのコレクタにゲートが接続され、ドレインに電源電圧が印加される第１５のバイポーラトランジスタと、を備え、前記第１〜第３のバイポーラトランジスタはｎｐｎ型であり、前記第４〜第１５のバイポーラトランジスタはｐｎｐ型である定電流源を提供する。
【０００８】
上記定電流源では、前記第１の電圧降下部はダイオード又は抵抗である。
【０００９】
上記定電流源では、前記第２の電圧降下部はダイオード又は抵抗である。
【００１０】
上記定電流源は、前記第１のバイポーラトランジスタにベース電圧を印加するスタータ回路を備える。
【００１１】
上記定電流源では、前記スタータ回路は、電源電圧を分圧する分圧部と、分圧された電圧を減圧する減圧部と、を有する。
【発明の効果】
【００１２】
本発明に係る定電流源によれば、電源電圧の広範囲な変動に対して安定した電流を供給することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態について、図面を参照して説明する。
【００１４】
図１は、増幅回路、定電流源及びスタータ回路を示す回路図である。図１に示される回路は、点線で示す３つのブロックに分けられ、右から増幅回路１０１、定電流源１０３、スタータ回路１０５を示す。また、図１の回路は、図示しない電圧源からの電源電圧Ｖｃｃが印加される端子を有する。以下、各ブロックの構成を説明する。
【００１５】
本実施形態の増幅回路１０１は、図４に示した増幅用トランジスタＱ０と同様の増幅用トランジスタＱ０を有する。増幅用トランジスタＱ０はｎｐｎ型のバイポーラトランジスタであり、コレクタに電源電圧Ｖｃｃが印加される。増幅回路１０１の出力電流Ｉｏｕｔは、増幅用トランジスタＱ０のコレクタ電流である。
【００１６】
本実施形態の定電流源１０３は、バンドギャップリファレンス回路によって構成されている。本実施形態の定電流源１０３は、トランジスタＱ１〜Ｑ３と、ダイオードＤ２，Ｄ３と、抵抗Ｒ１，Ｒ４と、ＭＯＳトランジスタＭ１〜Ｍ１２とを備える。トランジスタＱ１〜Ｑ３はｎｐｎ型のバイポーラトランジスタであり、ＭＯＳトランジスタＭ１〜Ｍ１２はＰ型である。なお、各ＭＯＳトランジスタのサイズｎは、ＭＯＳトランジスタＭｋ（ｋ＝１〜１２）のサイズをｎｋとすると、ｎ１＝４、ｎ２＝２、ｎ３＝１、ｎ４＝２、ｎ５＝２、ｎ６＝１、ｎ７＝２、ｎ８＝１、ｎ９＝１、ｎ１０＝２、ｎ１１＝１、ｎ１２＝１である。
【００１７】
トランジスタＱ１とトランジスタＱ２はカレントミラー回路を形成している。トランジスタＱ１のエミッタは接地され、トランジスタＱ２のエミッタは抵抗Ｒ１を介して接地されている。また、トランジスタＱ３のエミッタは、抵抗Ｒ４を介して接地されている。トランジスタＱ２のベースとトランジスタＱ３のベースの間には、トランジスタＱ３からトランジスタＱ２への方向を順方向としてダイオードＤ３が設けられている。また、トランジスタＱ２のベースとダイオードＤ３のカソードとの接続点には、ダイオードＤ２のアノードが接続され、前記接続点はダイオードＤ２を介して接地されている。
【００１８】
ＭＯＳトランジスタＭ１１，Ｍ１２は直列接続されている。当該直列接続では、ＭＯＳトランジスタＭ１１のドレインとＭＯＳトランジスタＭ１２のソースが接続され、ＭＯＳトランジスタＭ１２のドレインには電源電圧Ｖｃｃが印加される。また、ＭＯＳトランジスタＭ１１のソースには、トランジスタＱ１のコレクタが接続されている。トランジスタＱ１のコレクタには、ＭＯＳトランジスタＭ１１，Ｍ１２のゲートも接続されている。以下、トランジスタＱ１のコレクタ、ＭＯＳトランジスタＭ１１のソース及びＭＯＳトランジスタＭ１１，Ｍ１２のゲートの接続点を「ノードＫ」という。
【００１９】
ＭＯＳトランジスタＭ９，Ｍ１０は直列接続されている。当該直列接続では、ＭＯＳトランジスタＭ９のドレインとＭＯＳトランジスタＭ１０のソースが接続され、ＭＯＳトランジスタＭ１０のドレインには電源電圧Ｖｃｃが印加される。また、ＭＯＳトランジスタＭ９のソースには、トランジスタＱ２のコレクタが接続されている。
【００２０】
ＭＯＳトランジスタＭ７，Ｍ８は直列接続されている。当該直列接続では、ＭＯＳトランジスタＭ７のドレインとＭＯＳトランジスタＭ８のソースが接続され、ＭＯＳトランジスタＭ８のドレインには電源電圧Ｖｃｃが印加される。また、ＭＯＳトランジスタＭ７のソースには、ダイオードＤ３のカソード及びトランジスタＱ３のベースが接続されている。
【００２１】
上記説明したＭＯＳトランジスタＭ９，Ｍ７及びＭＯＳトランジスタＭ１０，Ｍ８は、それぞれ、カレントミラー回路を形成している。ＭＯＳトランジスタＭ９，Ｍ７の共通ゲートにはノードＫの電位が印加される。また、ＭＯＳトランジスタＭ１０，Ｍ８の共通ゲートには、ＭＯＳトランジスタＭ９のソース電位（トランジスタＱ２のコレクタ電位）が印加される。以下、トランジスタＱ２のコレクタ、ＭＯＳトランジスタＭ９のソース及びＭＯＳトランジスタＭ１０，Ｍ８の共通ゲートの接続点を「ノードＬ」という。
【００２２】
ＭＯＳトランジスタＭ５，Ｍ６は直列接続されている。当該直列接続では、ＭＯＳトランジスタＭ５のドレインとＭＯＳトランジスタＭ６のソースが接続され、ＭＯＳトランジスタＭ６のドレインには電源電圧Ｖｃｃが印加される。また、ＭＯＳトランジスタＭ５のソースには、トランジスタＱ３のコレクタが接続されている。
【００２３】
ＭＯＳトランジスタＭ３，Ｍ４は直列接続されている。当該直列接続では、ＭＯＳトランジスタＭ３のドレインとＭＯＳトランジスタＭ４のソースが接続され、ＭＯＳトランジスタＭ４のドレインには電源電圧Ｖｃｃが印加される。また、ＭＯＳトランジスタＭ３のソースには、増幅回路１０１内の増幅用トランジスタＱ０のベースが接続されている。
【００２４】
上記説明したＭＯＳトランジスタＭ５，Ｍ３及びＭＯＳトランジスタＭ６，Ｍ４は、それぞれ、カレントミラー回路を形成している。したがって、直列接続されたＭＯＳトランジスタＭ３，Ｍ４を流れる電流Ｉ１は、ＭＯＳトランジスタＭ５に対するＭＯＳトランジスタＭ３のサイズ比及びＭＯＳトランジスタＭ６に対するＭＯＳトランジスタＭ４のサイズ比によって決定される。ＭＯＳトランジスタＭ５，Ｍ３の共通ゲートにはノードＫの電位が印加される。また、ＭＯＳトランジスタＭ６，Ｍ４の共通ゲートには、ＭＯＳトランジスタＭ５のソース電位（トランジスタＱ３のコレクタ電位）が印加される。以下、トランジスタＱ３のコレクタ、ＭＯＳトランジスタＭ５のソース及びＭＯＳトランジスタＭ６，Ｍ４の共通ゲートの接続点を「ノードＮ」という。
【００２５】
ＭＯＳトランジスタＭ１，Ｍ２は直列接続されている。当該直列接続では、ＭＯＳトランジスタＭ１のドレインとＭＯＳトランジスタＭ２のソースが接続され、ＭＯＳトランジスタＭ２のドレインには電源電圧Ｖｃｃが印加される。また、ＭＯＳトランジスタＭ１のソースには、増幅回路１０１内の増幅用トランジスタＱ０のベースが接続されている。ＭＯＳトランジスタＭ１のゲートにはノードＫの電位が印加されている。また、ＭＯＳトランジスタＭ２のゲートにはノードＬの電位が印加されている。
【００２６】
上記説明したＭＯＳトランジスタＭ９とＭＯＳトランジスタＭ７，Ｍ１は、多連出力形のカレントミラー回路を形成している。また、上記説明したＭＯＳトランジスタＭ１０とＭＯＳトランジスタＭ８，Ｍ２は、多連出力形のカレントミラー回路を形成している。したがって、直列接続されたＭＯＳトランジスタＭ１，Ｍ２を流れる電流Ｉ２は、ＭＯＳトランジスタＭ９に対するＭＯＳトランジスタＭ１のサイズ比及びＭＯＳトランジスタＭ１０に対するＭＯＳトランジスタＭ２のサイズ比によって決定される。
【００２７】
以上説明した構成の電流源１０３からは電流Ｉ１と電流Ｉ２を合成した合成電流（Ｉ１＋Ｉ２）が出力され、この合成電流が増幅回路１０１内の増幅用トランジスタＱ０のベースに供給される。また、抵抗Ｒ４の温度特性とダイオードＤ２の温度特性は、正負が相反する関係を有する。このため、ダイオードＤ３を介してダイオードＤ２に接続されたカレントミラー回路系列（ＭＯＳトランジスタＭ１，Ｍ２及びＭ７〜Ｍ１０）から出力される電流Ｉ２の温度特性と、トランジスタＱ３を介して抵抗Ｒ４に接続されたカレントミラー回路系列（ＭＯＳトランジスタＭ３〜Ｍ６）から出力される電流Ｉ１の温度特性は、正負が相反する関係を有する。このように、抵抗Ｒ４、ダイオードＤ２、及びＭＯＳトランジスタＭ３〜Ｍ６から成るカレントミラー回路系列によって、定電流源１０３の温度補償が実現される。
【００２８】
本実施形態のスタータ回路１０５は、定電流源１０３を始動するための回路である。スタータ回路１０５は、抵抗Ｒ２，Ｒ３及びダイオードＤ１を備える。スタータ回路１０５は、電源電圧Ｖｃｃを抵抗Ｒ３及びダイオードＤ１で分圧し、抵抗Ｒ２によって減圧した電圧を、定電流源１０３のトランジスタＱ１，Ｑ２の共通ベースに印加する。
【００２９】
以上説明した定電流源１０３では、トランジスタＱ１，Ｑ２によってカレントミラー回路が形成されているため、スタータ回路１０５からトランジスタＱ１，Ｑ２の共通ベースに電圧が印加され、トランジスタＱ１にコレクタ電流が流れると、トランジスタＱ２にもコレクタ電流が流れる。トランジスタＱ１のコレクタ電位（ノードＫの電位）は、直列接続されたＭＯＳトランジスタＭ１１，Ｍ１２の各オン抵抗の和によって決定される。本実施形態では、ＭＯＳトランジスタＭ１１，Ｍ１２が直列接続されているため、ＭＯＳトランジスタ単体の場合と比較して、トランジスタＱ１のコレクタ側の抵抗成分が大きい。このため、トランジスタＱ１のコレクタ電位（ノードＫの電位）は、トランジスタＱ１のコレクタに１つのＭＯＳトランジスタが接続された場合に比べて低い。上述したように、トランジスタＱ１のコレクタ電位（ノードＫの電位）は、カレントミラー回路を形成するＭＯＳトランジスタＭ９，Ｍ７，Ｍ１の共通ゲート及びカレントミラー回路を形成するＭＯＳトランジスタＭ５，Ｍ３の共通ゲートに印加される。
【００３０】
一方、トランジスタＱ２のエミッタには抵抗Ｒ１が接続されているため、トランジスタＱ２のコレクタ電位（ノードＬの電位）は、トランジスタＱ１のコレクタ電位（ノードＫの電位）よりも高い。上述したように、トランジスタＱ２のコレクタ電位（ノードＬの電位）は、カレントミラー回路を形成するＭＯＳトランジスタＭ１０，Ｍ８，Ｍ２の共通ゲートに印加される。
【００３１】
また、トランジスタＱ３のコレクタ電位（ノードＮの電位）も、トランジスタＱ３のエミッタに抵抗Ｒ４が接続されているため、トランジスタＱ１のコレクタ電位（ノードＫの電位）よりも高い。上述したように、トランジスタＱ３のコレクタ電位（ノードＮの電位）は、カレントミラー回路を形成するＭＯＳトランジスタＭ６，Ｍ４の共通ゲートに印加される。
【００３２】
図２は、電源電圧Ｖｃｃに対する図１に示した増幅回路１０１の出力電流Ｉｏｕｔの原理となるグラフを示す。実線で示される電流成分２０１は、ノードＬの電位に応じて動作するカレントミラー回路（ＭＯＳトランジスタＭ１０，Ｍ８，Ｍ２）のＭＯＳトランジスタＭ２を流れる電流と、ノードＮの電位に応じて動作するカレントミラー回路（ＭＯＳトランジスタＭ６，Ｍ４）のＭＯＳトランジスタＭ４を流れる電流との合成電流である。一方、点線で示される電流成分２０３は、ノードＫの電位に応じて動作するカレントミラー回路（ＭＯＳトランジスタＭ９，Ｍ８７，Ｍ１）のＭＯＳトランジスタＭ１を流れる電流と、同じくノードＫの電位に応じて動作するカレントミラー回路（ＭＯＳトランジスタＭ５，Ｍ３）のＭＯＳトランジスタＭ３を流れる電流との合成電流である。
【００３３】
このように、実線で示される電流成分２０１はノードＬの電位及びノードＮの電位によって変化し、点線で示される電流成分２０３はノードＫの電位によって変化する。一般的に、ＭＯＳトランジスタは、ゲート・ソース間電圧がしきい値電圧（Ｖｔ）を超えるとドレイン電流が流れる。ＭＯＳトランジスタのドレイン・ソース間電圧には非飽和領域と飽和領域とがある。上記説明した構成のように、直列接続された２つのＭＯＳトランジスタを設けることによって、上段のＭＯＳトランジスタのドレイン・ソース間電圧が飽和領域にあれば、下段のＭＯＳトランジスタのドレイン・ソース間電圧は非飽和領域にある。したがって、上述したようにノードＬ及びノードＮの各電位はノードＫの電位よりも高く、電源電圧Ｖｃｃが大きくなると上段のＭＯＳトランジスタのゲート・ソース間電位はしきい値電圧（Ｖｔ）より小さくなるため、実線で示される電流成分２０１は、電源電圧Ｖｃｃが低くても得られる。一方、ノードＫの電位はノードＬ及びノードＮの各電位よりも低いため、点線で示される電流成分２０３は、電源電圧Ｖｃｃが所定レベル以上でないと得られない。このような実線で示される電流成分２０１と点線で示される電流成分２０３を合成すると、電源電圧Ｖｃｃが広い範囲で変動しても一定の出力電流Ｉｏｕｔが得られる。
【００３４】
なお、一定の出力レベルが得られるときの実線で示される電流成分２０１と、一定の出力レベルが得られるときの点線で示される電流成分２０３がほぼ同じレベルとなるよう、ＭＯＳトランジスタＭ１０に対するＭＯＳトランジスタＭ２のサイズ比、ＭＯＳトランジスタＭ９に対するＭＯＳトランジスタＭ１のサイズ比、ＭＯＳトランジスタＭ６に対するＭＯＳトランジスタＭ４のサイズ比、及びＭＯＳトランジスタＭ５に対するＭＯＳトランジスタＭ３のサイズ比が設定される。
【００３５】
また、実線で示される電流成分２０１のレベルが下がり出す電源電圧Ｖｃｃの値は、ノードＬ及びノードＮの各電位によって変わる。ノードＬの電位は、抵抗Ｒ１及びトランジスタＱ２のオン抵抗と、ＭＯＳトランジスタＭ９又はＭ１０のオン抵抗の比によって変わる。ノードＬの電位は、カレントミラー回路を形成するトランジスタＱ１のコレクタ電流とトランジスタＱ２のコレクタ電流の比によっても変わる。トランジスタＱ１のコレクタ側には直列接続された２つのＭＯＳトランジスタＭ１１，Ｍ１２が設けられているのに対し、トランジスタＱ２のコレクタ側に設けられたノードＬの電位によって制御されるＭＯＳトランジスタは、ＭＯＳトランジスタＭ１０ひとつである。また、ノードＫの電位によって制御されるＭＯＳトランジスタも、ＭＯＳトランジスタＭ９ひとつである。
【００３６】
また、ノードＮの電位は、抵抗Ｒ４及びトランジスタＱ３のオン抵抗と、ＭＯＳトランジスタＭ５又はＭ６のオン抵抗の比によって変わる。一方、点線で示される電流成分２０３のレベルが上がり出す電源電圧Ｖｃｃの値は、ノードＫの電位によって変わる。ノードＫの電位は、トランジスタＱ１のコレクタ側に設けられた直列接続されたＭＯＳトランジスタの数、すなわち、直列接続されたＭＯＳトランジスタのオン抵抗の和によって変わる。
【００３７】
以上説明したように、本実施形態によれば、直列接続されたＭＯＳトランジスタＭ１,Ｍ２を流れる電流Ｉ２の値は、ノードＫ及びノードＬの各電位によって制御される。また、直列接続されたＭＯＳトランジスタＭ３,Ｍ４を流れる電流Ｉ１の値は、ノードＫ及びノードＮの各電位によって制御される。その結果、図３に示すように、電源電圧Ｖｃｃが広い範囲（例えば、２．２〜３．６Ｖ）で変動しても、増幅回路１０１の出力電流Ｉｏｕｔは安定する。図３は、電源電圧Ｖｃｃに対する図１に示した増幅回路１０１の出力電流３０１と図４に示した増幅回路１０１の出力電流３０３を示すグラフである。
【００３８】
なお、本実施形態では、Ｐ型のＭＯＳトランジスタＭ１〜Ｍ１２を例に説明したが、各ＰＭＯＳトランジスタの代わりにｐｎｐ型のバイポーラトランジスタを用いても良い。また、定電流源１０３に設けられたダイオードＤ２，Ｄ３の代わりに抵抗を用いても良い。さらに、スタータ回路１０５に設けられた抵抗Ｒ３の代わりにダイオードを用いても良い。
【００３９】
また、本実施形態では、ノードＫの電位を決定するＭＯＳトランジスタが、直列接続された２つのＭＯＳトランジスタＭ１１，Ｍ１２であるが、３つ以上のＭＯＳトランジスタであっても良い。また、直列接続された２つのＭＯＳトランジスタＭ１１，Ｍ１２の代わりに、同等のオン抵抗を有する１つのＭＯＳトランジスタであっても良い。さらに、カレントミラー回路を構成するＭＯＳトランジスタＭ８，Ｍ７が複数設けられても良い。
【産業上の利用可能性】
【００４０】
本発明に係る定電流源は、電源電圧の広範囲な変動に対して安定した電流を供給可能な定電流源等の用途にも適用できる。
【図面の簡単な説明】
【００４１】
【図１】増幅回路、定電流源及びスタータ回路を示す回路図
【図２】電源電圧Ｖｃｃに対する図１に示した増幅回路の出力電流Ｉｏｕｔを示すグラフ
【図３】電源電圧Ｖｃｃに対する図１に示した増幅回路の出力電流と図４に示した増幅回路の出力電流を示すグラフ
【図４】増幅用トランジスタ及びこの増幅用トランジスタに一定電流を供給する定電流源を示す回路図
【図５】電源電圧Ｖｃｃに対する図４に示した増幅用トランジスタの出力電流Ｉｏｕｔを示すグラフ
【符号の説明】
【００４２】
１０１  増幅回路
１０３  定電流源
１０５  スタータ回路
Ｑ０  増幅用トランジスタ
Ｑ１〜Ｑ３  バイポーラトランジスタ
Ｄ１〜Ｄ３  ダイオード
Ｒ１〜Ｒ４  抵抗
Ｍ１〜Ｍ１２  ＭＯＳトランジスタ
【図１】
2009104287.tif 000003
【図２】
2009104287.tif 000004
【図３】
2009104287.tif 000005
【図４】
2009104287.tif 000006
【図５】
2009104287.tif 000007