(57)【要約】【課題】入力信号の欠落により発生する出力クロック信号のずれを適切に補正しつつ、入力信号に同期した出力クロック信号を生成することができるクロック生成回路を提供する。【解決手段】所定の周波数を有する入力信号を所定の逓倍比で逓倍して出力クロック信号を生成するクロック生成回路１０を提供する。このクロック生成回路１０は、入力信号を逓倍して出力クロック信号を生成するＰＬＬ回路１００と、ＰＬＬ回路１００の逓倍比を変更する補正回路２００と、を備え、補正回路２００は、入力信号に同期した入力同期信号と出力クロック信号に同期した出力同期信号との時間差が減少するにように、入力信号の１周期より長い補正周期毎の補正区間においてのみＰＬＬ回路１００の逓倍比を所定の逓倍比から当該所定の逓倍比を増加又は減少した逓倍比に変更し、ＰＬＬ回路１００は、補正区間において、変更された逓倍比で入力信号を逓倍する。【選択図】図２
2009015927.tif 000002
【特許請求の範囲】
【請求項１】
所定の周波数を有する入力信号を所定の逓倍比で逓倍して出力クロック信号を生成するクロック生成回路であって、
前記入力信号を逓倍して出力クロック信号を生成するＰＬＬ回路と、
前記ＰＬＬ回路の逓倍比を変更する補正回路と、
を備え、
前記補正回路は、前記入力信号に同期した入力同期信号と前記出力クロック信号に同期した出力同期信号との時間差が減少するにように、前記入力信号の１周期より長い補正周期毎の補正区間においてのみ前記ＰＬＬ回路の逓倍比を前記所定の逓倍比から当該所定の逓倍比を増加又は減少した逓倍比に変更し、
前記ＰＬＬ回路は、前記補正区間において、変更された前記逓倍比で前記入力信号を逓倍することを特徴とする、クロック生成回路。
【請求項２】
前記補正回路は、前記入力同期信号と前記出力同期信号との時間差に基づいて決定した補正回数だけ、前記ＰＬＬ回路の逓倍比を前記所定の逓倍比から変更することを特徴とする、請求項１に記載のクロック生成回路。
【請求項３】
前記補正回路は、
前記出力同期信号が入力してから、前記入力同期信号が入力するまでの第１時間差と、前記入力同期信号が入力してから、前記出力同期信号が入力するまでの第２時間差と、を測定し、
前記第１時間差と前記第２時間差のうち、短い方の時間差に基づいて、前記ＰＬＬ回路の逓倍比を前記所定の逓倍比から変更する前記補正回数を決定することを特徴とする、請求項２に記載のクロック生成回路。
【請求項４】
前記ＰＬＬ回路は、
前記出力クロック信号を発振する発振器と、
変更可能な分周比で前記出力クロック信号を分周して、比較クロック信号をフィードバックする分周回路と、
前記分周回路の分周比を設定するための相異なる分周比を出力する複数の分周比設定回路と、
前記複数の分周比設定回路から、前記分周回路に接続する分周比設定回路を選択するスイッチと、
前記入力信号と前記フィードバックされた比較クロック信号との位相差を減少させるように、前記発振器が発振する出力クロック信号の位相を制御する発振制御器と、
を備え、
前記補正回路は、前記スイッチをスイッチングして、前記分周回路の分周比を変更することにより、前記ＰＬＬ回路の逓倍比を前記所定の逓倍比から変更することを特徴とする、請求項１に記載のクロック生成回路。
【請求項５】
記録媒体から読み取った所定の周波数を有する入力信号を所定の逓倍比で逓倍して記録クロック信号を生成し、前記記録クロック信号に基づいて前記記録媒体に記録データを記録する記録装置であって、
前記入力信号を逓倍して記録クロック信号を生成するＰＬＬ回路と、
前記ＰＬＬ回路の逓倍比を変更する補正回路と、
を備え、
前記補正回路は、前記入力信号に同期した入力同期信号と前記記録データに所定間隔毎に付加される記録同期信号との時間差が減少するにように、前記入力信号の１周期より長い補正周期毎の補正区間においてのみ前記ＰＬＬ回路の逓倍比を前記所定の逓倍比から当該所定の逓倍比を増加又は減少した逓倍比に変更し、
前記ＰＬＬ回路は、前記補正区間において、変更された前記逓倍比で前記入力信号を逓倍することを特徴とする、記録装置。
【請求項６】
所定の周波数を有する入力信号を所定の逓倍比で逓倍して出力クロック信号を生成するクロック信号生成方法であって、
前記入力信号に同期した入力同期信号と前記出力クロック信号に同期した出力同期信号との時間差が減少するにように、前記入力信号の１周期より長い補正周期毎の補正区間においてのみ前記入力信号を逓倍する逓倍比を前記所定の逓倍比から当該所定の逓倍比を増加又は減少した逓倍比に変更し、
前記補正区間において、変更した前記逓倍比で前記入力信号を逓倍して前記出力クロック信号を生成することを特徴とする、クロック生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック生成回路、記録装置及びクロック生成方法に関する。
【背景技術】
【０００２】
近年の再生だけでなく記録が可能な光ディスク等の記録媒体は、記録面に案内溝（「グルーブ」、Ｇｒｏｏｖｅ）が予め形成されており、この溝に「ウォブル（揺動、Ｗｏｂｂｌｅ）」と呼ばれる変調を施して「アドレス情報（位置情報）」を記録している。記録媒体に所定のデータを記憶させる場合、記録装置は、このアドレス情報を電気信号（「ウォブル信号」という。）として取り出して、ＰＬＬ回路を使用して逓倍し「記録クロック（Ｗｒｉｔｅ  Ｃｌｏｃｋ）信号」を生成する。そして、記録装置は、この記録クロック信号を使用して、記録データの書き込みを行っている。この際、記録媒体のアドレス情報に対して、記録データを記録する位置は、予め定められたフォーマットにより決定されている。
【０００３】
【特許文献１】特開２００３−１０９３１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、記録装置が読み取るウォブル信号は、記録媒体の製作誤差や記録媒体に付着した汚れや疵等により強度が減少し、一時的に欠落する場合がある。このようにウォブル信号が欠落すると、ＰＬＬの位相が、記録媒体の実際の位置に対して、欠落したウォブルの波長分だけずれ、いわゆる「スリップ」することがある。
【０００５】
この際、記録装置は、ウォブル信号を変調して得られるウォブル同期信号と記録波形の記録同期信号との間隔が所定のフォーマットに従った間隔となるように、記録を開始する。しかし、上記のようにウォブル信号の強度が減少してウォブル同期信号がスリップした場合、書き込む記録データの記録波形が、実際に記録すべきアドレス（ウォブル）から前後にずれることがある。このずれを「位置ずれ」という。位置ずれが発生した状態で、記録データの書き込みを続行して記録を完了したとしても、フォーマット外の記録となり、適切に読み出すことができなくなる場合がある。
【０００６】
このような不具合を防止するために、従来の記録装置は、このウォブル同期信号と記録同期信号との位置ずれ間隔に比例して、ＰＬＬ回路のエラー値に加算することで補正していた。
【０００７】
この従来の記録装置によれば、位置ずれ間隔が一定以内であれば有効である。しかし、データを長時間記録した場合、補正を行うために一時的に記録するデータ量や処理すべきデータ量が増加して、内部の回路がオーバフロー（Ｏｖｅｒ  Ｆｌｏｗ）してしまい、記録位置の補正回路が内部の制御限界を超えて、適切に補正することができない場合があった。
【０００８】
また、上記特許文献１には、ウォブル同期信号と記録同期信号との位置ずれ間隔に基づいて、ＰＬＬ回路の分周比を変更することにより、位置ずれを補正する記録装置が開示されている。
【０００９】
しかし、上記特許文献１に開示された記録装置は、ウォブル同期信号と記録同期信号との位置ずれ間隔をゲイン倍して、このゲイン倍した位置ずれ間隔をＰＬＬ回路の分周比にしている。従って、位置ずれ間隔が大きくなった場合、この分周比の変更量がＰＬＬ回路のキャプチャレンジ（いわゆる「ＰＬＬの引き込み幅」）をはずれてしまう可能性があり、キャプチャレンジをはずれたＰＬＬ回路の出力値は、大きく乱れる可能性があった。
【００１０】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、入力信号の欠落により発生する出力クロック信号のずれを適切に補正しつつ、入力信号に同期した出力クロック信号を生成することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明のある観点によれば、所定の周波数を有する入力信号を所定の逓倍比で逓倍して出力クロック信号を生成するクロック生成回路であって、入力信号を逓倍して出力クロック信号を生成するＰＬＬ回路と、ＰＬＬ回路の逓倍比を変更する補正回路と、を備え、補正回路は、入力信号に同期した入力同期信号と出力クロック信号に同期した出力同期信号との時間差が減少するにように、入力信号の１周期より長い補正周期毎の補正区間においてのみＰＬＬ回路の逓倍比を所定の逓倍比から当該所定の逓倍比を増加又は減少した逓倍比に変更し、ＰＬＬ回路は、補正区間において、変更された逓倍比で入力信号を逓倍することを特徴とする、クロック生成回路が提供される。
【００１２】
この構成によれば、ＰＬＬ回路により、入力信号を所定の逓倍比で逓倍した出力クロック信号を生成することができる。この際、入力信号に同期した入力同期信号と出力クロック信号に同期した出力同期信号とに時間差がある場合、補正回路は、入力信号の１周期より長い補正周期毎の補正区間において、ＰＬＬ回路の逓倍比を、所定の逓倍比から、その所定の逓倍比を増加又は減少させた逓倍比に変更する。よって、ＰＬＬ回路は、補正区間においては、この変更さえれた逓倍比で入力信号を逓倍して出力クロック信号を生成し、補正区間以外の区間では、所定の逓倍比で入力信号を逓倍して出力クロック信号を生成することができる。従って、このように逓倍比を変更することにより、入力同期信号と出力同期信号との時間差を減少させることができる。
【００１３】
また、補正回路は、入力同期信号と出力同期信号との時間差に基づいて決定した補正回数だけ、ＰＬＬ回路の逓倍比を所定の逓倍比から変更してもよい。この構成によれば、補正回路は、ＰＬＬ回路の逓倍比を所定の逓倍比から当該所定の逓倍比を増加又は減少した逓倍比に変更する補正回数を、入力同期信号と出力同期信号との時間差に基づいて決定するので、当該補正回数だけ、ＰＬＬ回路の逓倍比を変更することにより、入力同期信号と出力同期信号との時間差を減少させることができる。
【００１４】
また、補正回路は、出力同期信号が入力してから、入力同期信号が入力するまでの第１時間差と、入力同期信号が入力してから、出力同期信号が入力するまでの第２時間差と、を測定し、第１時間差と第２時間差のうち、短い方の時間差に基づいて、ＰＬＬ回路の逓倍比を所定の逓倍比から変更する補正回数を決定してもよい。この構成によれば、補正回路により、第１時間差と第２時間差のうちの短い方の時間差に基づいて、補正回数を決定することができる。従って、入力同期信号と出力同期信号との時間差を減少させることができる。
【００１５】
また、ＰＬＬ回路は、出力クロック信号を発振する発振器と、変更可能な分周比で出力クロック信号を分周して、比較クロック信号をフィードバックする分周回路と、分周回路の分周比を設定するための相異なる分周比を出力する複数の分周比設定回路と、複数の分周比設定回路から、分周回路に接続する分周比設定回路を選択するスイッチと、入力信号とフィードバックされた比較クロック信号との位相差を減少させるように、発振器が発振する出力クロック信号の位相を制御する発振制御器と、を備え、補正回路は、スイッチをスイッチングして、分周回路の分周比を変更することにより、ＰＬＬ回路の逓倍比を所定の逓倍比から変更してもよい。この構成によれば、補正回路により、スイッチがスイッチングされて、分周回路に接続される分周比設定回路が切り替えられる。その結果、分周回路の分周比は、接続された分周比設定回路が出力する分周比に設定される。よって、ＰＬＬ回路の逓倍比を変更することができる。
【００１６】
また、上記課題を解決するために、本発明の別の観点によれば、記録媒体から読み取った所定の周波数を有する入力信号を所定の逓倍比で逓倍して記録クロック信号を生成し、記録クロック信号に基づいて記録媒体に記録データを記録する記録装置であって、入力信号を逓倍して記録クロック信号を生成するＰＬＬ回路と、ＰＬＬ回路の逓倍比を変更する補正回路と、を備え、補正回路は、入力信号に同期した入力同期信号と記録データに所定間隔毎に付加される記録同期信号との時間差が減少するにように、入力信号の１周期より長い補正周期毎の補正区間においてのみＰＬＬ回路の逓倍比を所定の逓倍比から当該所定の逓倍比を増加又は減少した逓倍比に変更し、ＰＬＬ回路は、補正区間において、変更された逓倍比で入力信号を逓倍することを特徴とする、記録装置が提供される。この構成によれば、入力同期信号と記録同期信号との時間差を減少させることができる。
【００１７】
また、上記課題を解決するために、本発明の別の観点によれば、所定の周波数を有する入力信号を所定の逓倍比で逓倍して出力クロック信号を生成するクロック信号生成方法であって、入力信号に同期した入力同期信号と出力クロック信号に同期した出力同期信号との時間差が減少するにように、入力信号の１周期より長い補正周期毎の補正区間においてのみ入力信号を逓倍する逓倍比を所定の逓倍比から当該所定の逓倍比を増加又は減少した逓倍比に変更し、補正区間において、変更した逓倍比で入力信号を逓倍して出力クロック信号を生成することを特徴とする、クロック生成方法が提供される。この構成によれば、入力同期信号と出力同期信号との時間差を減少させることができる。
【発明の効果】
【００１８】
以上説明したように本発明によれば、入力信号の欠落により発生する出力クロック信号のずれを適切に補正しつつ、入力信号に同期した出力クロック信号を生成することができる。
【発明を実施するための最良の形態】
【００１９】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２０】
＜関連技術に係るクロック生成回路＞
本発明の実施形態について説明する前に、図９を参照して、関連技術に係るクロック生成回路について説明する。図９は、関連技術に係るクロック生成回路の構成を示すブロック図である。
【００２１】
図９に示すように、関連技術に係るクロック生成回路３００は、入力端子３０１からアナログの入力信号を受け取り、入力信号の周波数を逓倍した記録クロック信号を出力端子３０２から出力するＰＬＬ回路により構成される。記録装置に使用される場合、この入力信号としてウォブル信号が入力し、記録クロック信号が出力される。
【００２２】
この関連技術に係るクロック生成回路３００は、電圧制御発振器（以下、「ＶＣＯ」ともいう。）３１０と、Ａ／Ｄ変換器３２０と、分周器３３０と、位相比較器３４０と、ループフィルタ（以下、「ＬＦ」ともいう。）３５０と、を有する。関連技術に係るクロック生成回路３００は、出力信号をフィードバックするフィードバック回路を形成する。
【００２３】
ＶＣＯ３１０は、出力信号である記録クロック信号を発振する回路であって、位相比較器３４０からＬＦ３５０を介して入力する信号（電圧値）により、発振周波数が変化する。このＶＣＯ３１０は、入力する信号（電圧値）により発振周波数が変化する構成であれば如何様にも構成することができ、例えば、入力した信号をＤＡＣでアナログ値として出力するアナログ回路であってもよい。そして、ＶＣＯ３１０が発振する記録クロック信号は、クロック生成回路３００の出力信号として出力されると共に、Ａ／Ｄ変換器３２０及び分周器３３０にも出力される。
【００２４】
Ａ／Ｄ変換器３２０は、ＶＣＯ３１０が発振した記録クロック信号をサンプリングクロックとして用いて、クロック生成回路３００へのアナログの入力信号をデジタル信号に変換して、位相比較器３４０に出力する。
【００２５】
分周器３３０は、ＶＣＯ３１０が発振した記録クロック信号を受け取り、ｎ分周（つまり、周波数を１／ｎ倍）して比較クロック信号として、位相比較器３４０が有する乗算回路３４１、加算回路３４２、及びフリップフロップ（以下、「ＦＦ」ともいう。）２４３にフィードバックする。
【００２６】
位相比較器３４０は、Ａ／Ｄ変換器３２０がデジタルに変換した入力信号と、分周器３３０がフィードバックした比較クロック信号との位相差を電圧値として出力して、ＶＣＯ３１０の発振周波数を制御する回路であり、乗算回路３４１と、加算回路３４２と、ＦＦ３４３と、を有する。
【００２７】
乗算回路３４１は、Ａ／Ｄ変換器３２０からの入力信号と、分周器３３０からの比較クロック信号と、を乗算する。また、この乗算回路３４１は、分周器３３０からの比較クロック信号が１，−１を示す２値化された値の場合、Ａ／Ｄ変換器３２０からのデジタル信号を、比較クロック信号が−１のときに反転して出力する回路であっても良い。
【００２８】
加算回路３４２は分周器３３０からの比較クロック信号に基づいて、乗算回路３４１からの出力信号を比較区間分加算して、その加算結果を出力する回路である。尚、この「比較区間」とは、位相比較器３４０による位相の比較を行う時間間隔を示す。つまり、例えば、入力信号であるウォブル信号の１周期分の位相を比較する場合、この比較区間は、１周期に設定されてもよい。
【００２９】
この加算回路３４２は、例えば、クロック生成回路３００が入力信号をｎ逓倍（つまり、周波数をｎ倍）して記録クロック信号を生成する場合、ｎ個のデータを加算する。
【００３０】
ＦＦ３４３は、フリップフロップであり、分周器３３０が入力信号をｎ分周してフィードバックした比較クロック信号に基づいて、加算回路３４２が加算して出力した信号を一時的に保持してＬＦ３５０に出力する。
【００３１】
ＬＦ３５０は、位相比較器３４０からの出力信号、つまりＶＣＯ３１０の発信周波数を制御するための信号を平滑化して、ＶＣＯ３１０に出力する回路であって、例えば、ＩＩＲフィルタによって構成される。
【００３２】
以上の構成を有する関連技術に係るクロック生成回路３００は、入力信号を逓倍して記録クロック信号をＶＣＯ３１０から出力する。そして、このクロック生成回路３００を有する関連技術に係る記録装置によれば、入力信号（ウォブル信号）が記録媒体の製作誤差や記録媒体に付着した汚れや疵等により強度が減少して一時的に欠落する場合、ＰＬＬの位相が、記録媒体の実際の位置に対して、欠落したウォブルの波長分だけずれ、いわゆる「スリップ」することがある。このスリップが発生すると、書き込む記録データの記録波形が、実際に記録すべきアドレス（ウォブル）から前後にずれて、いわゆる「位置ずれ」が発生する。位置ずれが発生した状態で、記録データの書き込みを続行して記録を完了したとしても、フォーマット外の記録となり、適切に読み出すことができなくなる場合がある。
【００３３】
そこで、本願発明者は、このような関連技術に係るクロック生成回路３００の問題点を抽出して分析すると共に、このような問題点を克服すべくクロック生成回路等について鋭意研究を行った結果、本発明に想到した。以下、この本発明の実施形態に係るクロック生成回路とそれを使用した記録装置について、図１〜８を参照して詳しく説明する。
【００３４】
＜記録装置１の構成＞
まず、図１を参照して、本発明の一実施形態に係る記録装置１の構成について説明する。図１は、本発明の一実施形態に係る記録装置１の構成を説明するための説明図である。
【００３５】
尚、以下では、本実施形態に係る記録装置１は、記録媒体として、例えば、所定のフォーマットの光ディスク２に記録データを記録する装置であるとして説明する。しかし、本発明は、かかる例に限定されるものではなく、以下で説明するＰＬＬ回路１００から出力される記録クロック信号を使用して、記録媒体に記録データを記録する装置であれば如何なる構成の記録装置にも適用することができる。
【００３６】
また、この本発明を適用しうる記録媒体の一例である、光ディスク２の記録面には、予めグルーブが形成されており、このグルーブにウォブルと呼ばれる変調が施されている。このウォブルには、光ディスク２の板面上のアドレス情報を表している。本実施形態に係る記録装置１は、このウォブルを「ウォブル信号（入力信号）」として読み出し、このウォブル信号の周波数を逓倍して「記録クロック信号（出力クロック信号）」を生成する。そして、記録装置１は、この記録クロック信号を利用して記録データを光ディスク２に記録する。
【００３７】
また、以下では説明の便宜上、記録クロック信号は、例えば、ウォブル信号の周波数を逓倍比ｎ＝１６で逓倍することにより生成される場合について説明する。しかし、本発明はかかる例に限定されず、この逓倍比は、光ディスク２のフォーマット等によって決定される。
【００３８】
このような本実施形態に係る記録装置１の構成の一例の概要について説明するが、以下で説明する構成に本発明が限定されないことは言うまでもない。
【００３９】
図１に示すように、記録装置１は、クロック生成回路１０と、ピックアップ１１と、アドレス復調部１２と、アドレス復号部１３と、制御装置１４と、記録信号変調部１５と、サーボ信号アンプ１６、サーボ信号処理部１７と、スレッドモータ１８と、スピンドルモータ１９と、を有する。
【００４０】
ピックアップ１１は、記録信号変調部１５が出力する記録信号に基づいて、光ディスク２にレーザ光を照射する。このレーザの波長やスポット径等は、光ディスク２のフォーマットによって異なる。そして、ピックアップ１１は、光ディスク２からの反射光を受光して電気信号であるウォブル信号に変換して、クロック生成回路１０，アドレス復調部１２，及びサーボ信号アンプ１６に出力する。
【００４１】
クロック生成回路１０は、ピックアップ１１からウォブル信号を受け取り、このウォブル信号に同期した記録クロック信号を生成して、記録信号変調部１５に出力する。この記録クロック信号は、記録装置１が記録データを光ディスク２に記録する際に、クロックとして使用される信号である。
【００４２】
また、クロック生成回路１０は、ウォブル信号の欠落等による位置ずれを検出して、この位置ずれを補正することができる。このクロック生成回路１０については、詳しく後述する。
【００４３】
尚、このクロック生成回路１０は、ウォブル信号の周波数と同期した比較クロック信号、例えば、２値化された比較クロック信号を、アドレス復調部１２と、アドレス復号部１３とにも出力する。この比較クロック信号は、クロック生成回路１０内で位相比較を行うために分周器１３０により生成される信号である。
【００４４】
アドレス復調部１２は、クロック生成回路１０から入力する比較クロック信号に基づいて、ウォブル信号からウォブルに変調された信号を復調してデータ列とし、アドレス復号部１３に出力する。
【００４５】
アドレス復号部１３は、クロック生成回路１０から入力する比較クロック信号に基づいて、アドレス復調部１２から入力するデータ列を復号してアドレス情報に変換する。そして、アドレス復号部１３は、このアドレス情報を制御装置１４に出力する。
【００４６】
また、このアドレス復号部１３は、「ウォブル同期信号（入力同期信号）」を生成してクロック生成回路１０に出力する。このウォブル同期信号は、ウォブル信号に同期して、比較クロック信号の所定の周期毎に出力される信号であって、例えば、ＡＤＩＰ  Ｕｎｉｔ  Ｓｙｎｃ毎（５６Ｗｏｂｂｌｅ単位、つまり５６ウォブル信号毎）やＡＴＩＰ  Ｕｎｉｔ  Ｓｙｎｃ毎に出力されてもよい。
【００４７】
制御装置１４は、アドレス復号部１３から入力するアドレス情報に基づいて、ピックアップ１１が光を照射している光ディスク２上の位置を認識し、その光ディスク２の位置に記録すべき記録データを記録させるために、記録信号変調部１５と、サーボ信号処理部１７と、を制御する。このために制御装置１４は、記録信号変調部１５に、アドレス情報に基づいた記録タイミング信号と、光ディスク２に記録する記録データとを出力する。そして、制御装置１４は、アドレス情報等に基づいてサーボ信号処理部１７を制御するためのサーボ制御信号を、サーボ信号処理部１７に出力する。
【００４８】
この際、制御装置１４は、図示しない外部の記録装置や上位の制御装置等に接続されて、記録データをこの記録装置から読み出して出力してもよく、上位の制御装置等により制御されて、記録タイミング信号、記録データ、サーボ制御信号等を出力してもよい。
【００４９】
記録信号変調部１５は、記録データを光ディスク２に記録するようにピックアップ１１を駆動する信号を出力する。そのために記録信号変調部１５は、記録データを記録信号に変調してピックアップ１１に出力する。そして、この信号を受け取ったピックアップ１１は、記録信号に基づいて、光ディスク２にレーザ光を照射する。
【００５０】
この際、記録信号変調部１５は、記録データに「記録同期信号」を付加して出力するとともに、この記録同期信号をクロック生成回路１０に出力する。この記録同期信号は、記録クロック信号に同期して記録データの所定の周期毎に付加される信号であって、例えば、Ｆｒａｍｅ  Ｓｙｎｃ（２８Ｗｏｂｂｌｅ単位、つまり２８ウォブル信号毎）毎に付加されてもよい。
【００５１】
また、記録信号変調部１５は、制御装置１４が出力した記録タイミング信号に基づいて、記録信号の出力を開始する。つまり、この記録タイミング信号は、記録を開始すべきタイミングを示す信号、換言すれば、ピックアップ１１が記録データを記録するべき光ディスク２のアドレスにレーザ光を照射しうる状態にあることを示す信号である。また、記録信号変調部１５は、クロック生成回路１０が出力する記録クロック信号に同期して、この記録信号を出力する。
【００５２】
サーボ信号アンプ１６は、ピックアップ１１が出力したウォブル信号を増幅して、サーボ信号処理部１７に出力する。
【００５３】
サーボ信号処理部１７は、サーボ信号アンプが出力したウォブル信号と、制御装置１４が出力したサーボ制御信号とに基づいて、光ディスク２の回転と、ピックアップ１１の位置とを制御する。このために、サーボ信号処理部１７は、ウォブル信号とサーボ制御信号とに基づいて、スレッドモータ１８にスレッドモータ制御信号を出力し、スピンドルモータ１９にスピンドルモータ制御信号を出力する。
【００５４】
スレッドモータ１８は、サーボ信号処理部１７が出力したスレッドモータ制御信号により駆動されて、ピックアップ１１を所定の位置に移動させる。
【００５５】
スピンドルモータ１９は、サーボ信号処理部１７が出力したスピンドルモータ制御信号により駆動されて、光ディスク２を回転させる。この際、スピンドルモータ１９は、例えば、ＣＡＶ（Ｃｏｎｓｔａｎｔ  Ａｎｇｕｌａｒ  Ｖｅｌｏｃｉｔｙ）記録の場合、光ディスク２を一定の回転数で回転させ、ＣＬＶ（Ｃｏｎｓｔａｎｔ  Ｌｉｎｅａｒ  Ｖｅｌｏｃｉｔｙ）記録の場合、ピックアップ１１の位置により光ディスク２の回転数を可変させてもよい。
【００５６】
以上、記録装置１の構成について説明した。尚、この記録装置１は、上記の構成に加えてトラッキングやフォーカシング調整回路等の諸処の回路を備えうるが、ここでの詳しい説明は省略する。次に、このような構成の記録装置１による記録動作の概要について説明すれば以下のようになる。
【００５７】
＜記録装置１の動作＞
まず、制御装置１４は、所定の記録データを記録すべく、サーボ信号処理部１７等を介して、光ディスク２を回転させつつ、ピックアップ１１を所定の位置に移動させる。そして、制御装置１４は、記録信号変調部１５等を介してピックアップ１１に所定のレーザ光を照射させる。
【００５８】
このレーザ光は、光ディスク２に照射されて反射するが、この反射光は、光ディスク２のグルーブ上に形成されたウォブルによって変調している。つまり、この反射光は、ウォブルの変調周波数と同様の周波数で変調されている。そして、ピックアップ１１は、この反射光を電気信号であるウォブル信号に変換して出力する。
【００５９】
このウォブル信号を受け取ったアドレス復調部１２とそれに接続されたアドレス復号部１３とは、クロック生成回路１０が出力する比較クロック信号等を用いて、このウォブル信号に含まれる変調からアドレス情報をデコードして、制御装置１４に出力する。このアドレス情報は、ピックアップ１１がレーザ光を照射しうる状態にある光ディスク２の記録面上の位置を示す。
【００６０】
そして、制御装置１４は、このアドレス情報が、所定の記録データを記録すべき目標のアドレスと一致するように、光ディスク２の回転数やピックアップ１１の位置等を調製する。そして、両アドレスが一致した場合、つまり、記録したいアドレスにピックアップ１１が到達した場合に、記録タイミング信号と記録データとを出力する。
【００６１】
この記録タイミング信号を受け取った記録信号変調部１５、記録データを記録信号に変調してピックアップ１１に出力し、記録データを書き込むようにピックアップ１１にレーザ光を照射させる。この際、クロック生成回路１０は、ウォブル信号から記録クロック信号を生成しており、記録信号変調部１５は、この記録クロック信号と同期して、ピックアップ１１に記録データの書き込みを行わせる。
【００６２】
以上説明した動作により、記録装置１は、光ディスク２の所望のアドレスに所望の記録データを記録させることができる。しかし、光ディスク２の製作誤差や光ディスク２に付着した汚れや疵等により、ウォブル信号が欠落した場合、クロック生成回路１０が出力する記録クロック信号がスリップしてしまう。この記録クロック信号がスリップすると、記録信号の波形と、記録されるべきアドレスとに「位置ずれ」が生じる。しかし、本実施形態に係るクロック生成回路１０によれば、このような位置ずれを検出して補正することができる。この本実施形態に係るクロック生成回路１０について、以下で詳しく説明する。
【００６３】
＜クロック生成回路１０の構成＞
まず、図１〜図３を参照して、本実施形態に係る記録装置１が有するクロック生成回路１０の構成について説明する。図１に示すように、クロック生成回路１０は、ＰＬＬ回路１００と、位置ずれ補正回路２００と、を有する。
【００６４】
ＰＬＬ回路１００は、ウォブル信号を逓倍して記録クロックを生成する。また、位置ずれ補正回路２００は、補正回路の一例であって、位置ずれを検出して、ＰＬＬ回路１００の逓倍比を変更することにより、位置ずれを補正する。
【００６５】
このＰＬＬ回路１００と位置ずれ補正回路２００の各構成について図２を参照して説明する。図２は、本実施形態に係るクロック生成回路１０の構成を説明するための説明図である。
【００６６】
（ＰＬＬ回路１００の構成）
図２に示すように、ＰＬＬ回路１００は、電圧制御発振器（以下「ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）」ともいう。）１１０と、Ａ／Ｄ変換器１２０と、分周器１３０と、位相比較器１４０と、ループフィルタ（以下「ＬＦ」ともいう。）１５０と、を有する。このＰＬＬ回路１００は、出力信号をフィードバックするフィードバック回路を形成する。
【００６７】
尚、図２中、入力端子１０１は、図１中のピックアップ１１からのウォブル信号が入力する端子であり、出力端子１０２は、図１中の記録信号変調部１５に接続され、記録クロック信号を出力する端子である。更に、出力端子１０３は、図１中のアドレス復調部１２及びアドレス復号部１３に接続され、比較クロック信号を出力する端子である。
【００６８】
ＶＣＯ１１０は、ＰＬＬ回路１００の出力信号である記録クロック信号を発振する発振器の一例である。このＶＣＯ１１０は、位相比較器１４０からＬＦ１５０を介して入力する信号（電圧値）に応じて、記録クロック信号の発振周波数が変化する。このＶＣＯ１１０は、入力する信号により記録クロック信号の発振周波数が変化する構成であれば如何様にも構成することができ、例えば、入力した信号をＤＡＣ（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）でアナログ値として出力するアナログ回路であってもよく、位相比較器１４０が出力する信号が電流値の場合は、この電流値に応じて、記録クロック信号の発振周波数が変化する構成でもよい。
【００６９】
そして、ＶＣＯ１１０が発振する記録クロック信号は、ＰＬＬ回路１００の出力信号として出力されると共に、Ａ／Ｄ変換器１２０及び分周器１３０にも出力される。
【００７０】
Ａ／Ｄ変換器１２０は、ＶＣＯ１１０が発振した記録クロック信号をサンプリングクロックとして用いて、アナログの入力信号であるウォブル信号（以下「入力信号」ともいう。）をデジタル信号に変換して、位相比較器１４０に出力する変換器の一例である。
【００７１】
分周器１３０は、ＶＣＯ１１０が発振した記録クロック信号を受け取って分周し、比較クロック信号として、位相比較器１４０にフィードバックする。尚、本実施形態に係る記録装置１の場合、このフィードバックされる比較クロック信号は、アドレス復調部１２及びアドレス復号部１３にも出力される
【００７２】
この分周器１３０は、位置ずれ補正回路２００により、分周比を基準となるｎ（本実施形態ではｎ＝１６）から変更することができる回路で構成される。より具体的には、分周器１３０は、３つの分周比設定回路１３１〜１３３と、スイッチ１３４と、分周回路１３５と、を有する。
【００７３】
３つの分周比設定回路１３１〜１３３は、分周回路１３５のカウンタが０になったときに相異なる分周比を出力する。この分周比は、分周回路１３５の分周比を設定するための分周設定値である。例えば、分周設定回路１３１は、この分周比としてｎ＋１を出力し、分周設定回路１３２は、この分周比としてｎを出力し、分周設定回路１３２は、この分周比としてｎ−１を出力する。この３つの分周比設定回路のうち、分周比設定回路１３２が基準となる。尚、分周比設定回路は、３つに限られず、３つ以外の複数個備えられてもよい。
【００７４】
尚、本実施形態のようにウォブル信号を１６逓倍して記録クロックを生成する場合、例えばｎ＝１６に設定される。
【００７５】
スイッチ１３４は、位置ずれ補正回路２００によってスイッチングされ、３つの分周比設定回路１３１，１３２，１３３のうち、分周回路１３５に接続する分周比設定回路を１つ選択する。つまり、スイッチ１３４は、３つの分周比設定回路１３１，１３２，１３３が出力した分周比（ｎ＋１，ｎ，ｎ−１）のうち、どの分周比を分周回路１３４に出力するかを選択する。
【００７６】
尚、このスイッチ１３４は、普段は基準となる分周比設定回路１３２を分周回路１３５に接続しており、一時的に位置ずれ補正回路２００によって分周比設定回路１３１又は分周比設定回路１３３を分周回路１３５に接続する。
【００７７】
分周回路１３５は、ＶＣＯ１１０が発振した記録クロック信号を受け取って分周し、比較クロックを生成する。そして、分周回路１３５は、この比較クロックを位相比較器１４０等にフィードバックする。この際、分周回路１３５は、分周比設定回路１３１〜１３３から出力されスイッチ１３４により選択されたいずれかの分周比により、記録クロックを分周する。より具体的には、分周回路１３５は、分周比設定回路１３１が選択された場合には、記録クロック信号の周波数を１／（ｎ＋１）倍し、分周比設定回路１３２が選択された場合には、記録クロック信号の周波数を１／ｎ倍し、分周比設定回路１３３が選択された場合には、記録クロック信号の周波数を１／（ｎ−１）倍する。
【００７８】
位相比較器１４０は、Ａ／Ｄ変換器１２０がデジタル信号に変換したウォブル信号の位相と、分周器１３０がｎ分周してフィードバックした比較クロック信号の位相と、が一致するように、ＶＣＯ１１０が出力する記録クロック信号の位相を制御する位相制御器の一例である。
【００７９】
換言すれば、この位相比較器１４０は、Ａ／Ｄ変換器１２０がデジタル信号に変換したウォブル信号を受け取り、分周器１３０がｎ＋１、ｎ、又は、ｎ−１分周した比較クロック信号を受け取る。そして、位相比較器１４０は、このウォブル信号と比較クロック信号との位相差が、減少して約０となるように、ＬＦ１５０を介して、ＶＣＯ１１０に電圧信号を出力する。
【００８０】
そのために位相比較器１４０は、乗算回路１４１と、加算回路１４２と、フリップフロップ（以下「ＦＦ」ともいう。）１５３と、を有する。
【００８１】
乗算回路１４１は、Ａ／Ｄ変換器１２０からのウォブル信号と、分周器１３０からの比較クロック信号と、を乗算する。また、この乗算回路１４１は、分周器１３０からの比較クロック信号が１，−１を示す２値化された値の場合、Ａ／Ｄ変換器１２０からのウォブル信号を、比較クロック信号が−１のときに反転して出力し、比較クロック信号が１のときはそのまま出力する回路であってもよい。
【００８２】
加算回路１４２は、分周器１３０からの比較クロック信号に基づいて、乗算回路１４１からの出力信号を比較区間分、加算して加算結果を出力する回路である。尚、この「比較区間」とは、位相比較器１４０による位相の比較を行う時間間隔を示す。つまり、例えば、入力信号であるウォブル信号の１周期分の位相を比較する場合、この比較区間は、１周期に設定されてもよい。また、以下では単に「区間」という場合、ウォブル信号の１周期分の時間間隔を示す。
【００８３】
ＦＦ１４３は、分周器１３０からの比較クロック信号に基づいて、加算回路１４２が加算して出力した信号をＬＦ３５０に出力するために、一時的に保持する。
【００８４】
ＬＦ３５０は、位相比較器３４０からの出力信号、つまりＶＣＯ１１０の発信周波数を制御するための信号を平滑化して、ＶＣＯ１１０に出力する回路であって、例えば、ＩＩＲフィルタによって構成される。
【００８５】
以上の構成を有するＰＬＬ回路１００は、ウォブル信号に同期した記録クロック信号、つまりウォブル信号を逓倍した記録クロック信号を、ＶＣＯ１１０から出力する。また、この逓倍比は、位置ずれ補正回路２００によって変更される。
【００８６】
（位置ずれ補正回路２００の構成）
一方、図２に示すように、位置ずれ補正回路２００は、位置ずれ間隔測定回路２１０と、補正回数決定回路２２０と、補正周期出力回路２３０と、補正制御回路２４０と、有する。
【００８７】
尚、図２中、入力端子２０１は、図１中の記録信号変調部１５に接続され、記録同期信号（出力同期信号）が入力する端子であり、入力端子２０２は、図１中のアドレス復号部１３に接続され、ウォブル同期信号（入力同期信号）が入力する端子である。
【００８８】
また、本実施形態によれば、記録波形と光ディスク２上のアドレスとの位置ずれは、記録同期信号とウォブル同期信号との間隔、つまり記録同期信号とウォブル同期信号との時間差を測定することにより、検出することが可能である。この時間差は、位置ずれの間隔（以下「位置ずれ間隔」ともいう。）を表す。
【００８９】
位置ずれ間隔測定回路２１０は、記録同期信号とウォブル同期信号との時間差を測定することにより、位置ずれ間隔を測定し、この位置ずれ間隔を補正回数決定回路２２０に出力する。この際、位置ずれ間隔測定回路２１０は、ウォブル同期信号が記録同期信号に対して、進んでいるのか遅れているのかを判定することができる。また、位置ずれ間隔測定回路２１０は、補正制御回路２４０からのリセット信号によりリセットされる。この位置ずれ間隔測定回路２１０の具体的な構成について、図３を参照して説明する。
【００９０】
図３は、本実施形態に係るクロック生成回路１０が有する位置ずれ間隔測定回路２１０を説明するための説明図である。尚、図３において、出力端子２０３は、補正回数決定回路２２０に接続されて、位置ずれ間隔を出力する端子であり、入力端子２０４は、補正制御回路２４０に接続されて、位置ずれ間隔の測定をリセットするリセット信号が入力する端子である。
【００９１】
図３に示すように、位置ずれ間隔測定回路２１０は、遅延回路２１１〜２１３と、間隔測定回路２１４，２１５と、間隔比較回路２１６と、を有する。
【００９２】
遅延回路２１１〜２１３は、記録同期信号又はウォブル同期信号の遅延量を調整する遅延調整回路の一例であって、例えばカウンタ等により構成される。記録同期信号とウォブル同期信号とは、それぞれが生成されるアナログ回路、復調回路、復号回路等の回路構成により、光ディスク２のフォーマット等に定められた遅延量だけ遅延して入力される。従って、遅延回路２１１〜２１３は、回路構成等による位相のずれを調整して、記録同期信号とウォブル同期信号とを同じ位相にする。
【００９３】
より具体的には、遅延回路２１１は、記録同期信号を遅延量Ｃだけ遅延させる。この遅延量Ｃは、チャンネルクロック単位、つまり記録クロック信号の１クロック単位で設定される。
【００９４】
遅延回路２１２は、記録同期信号を遅延量Ａだけ遅延させ、遅延回路２１３は、ウォブル同期信号を遅延量Ｂだけ遅延させる。この遅延量Ａ，Ｂは、ＰＬＬ回路の比較単位、つまり１ウォブルに相当する単位、例えば、本実施形態のようにｎ＝１６の場合は１６チャンネルクロック（１ウォブル）単位で設定され、例えば、ＢＤの場合は６９チャンネルクロック、ＤＶＤ−の場合は１８６チャンネルクロック単位で設定される。また、遅延量Ａ，Ｂは、記録同期信号とウォブル同期信号のどちらかの最大間隔となるように設定される。
【００９５】
以下では、説明の便宜上、遅延回路２１１，２１２によって遅延調整された記録同期信号を、「ＳｙｎｃＡ」といい、遅延回路２１３によって遅延調整されたウォブル同期信号を、「ＳｙｎｃＢ」という。
【００９６】
遅延回路２１１〜２１３の遅延量Ａ〜Ｃは、このＳｙｎｃＡとＳｙｎｃＢとの位相がそろうように予め設定される。この遅延量Ａ〜Ｃは、回路構成や使用されているデバイス、光ディスク２のフォーマット等により決定される。
【００９７】
間隔測定回路２１４，２１５は、ＳｙｎｃＡ（記録同期信号）とＳｙｎｃＢ（ウォブル同期信号）との時間間隔（時間差）を測定する回路であって、例えばカウンタ等により構成される。
【００９８】
より具体的には、間隔測定回路２１４は、ＳｙｎｃＡが入力してからＳｙｎｃＢが入力するまでの時間間隔Δｔ１（第１時間差）を測定する。尚、ＳｙｎｃＢが入力する前に再度ＳｙｎｃＡが入力した場合、間隔測定回路２１４は、カウンタをリセットするので、最新のＳｙｎｃＡからＳｙｎｃＢまでの時間間隔Δｔ１を測定することができる。
【００９９】
また、間間隔測定回路２１５は、ＳｙｎｃＢが入力してからＳｙｎｃＡが入力するまでの時間間隔Δｔ２（第２時間差）を測定する。尚、ＳｙｎｃＡが入力する前に再度ＳｙｎｃＢが入力した場合、間隔測定回路２１５は、カウンタをリセットするので、最新のＳｙｎｃＢからＳｙｎｃＡまでの時間間隔Δｔ２を測定することができる。
【０１００】
間隔測定回路２１４をこのような回路構成にすることにより、ＳｙｎｃＡ及びＳｙｎｃＢを整数比の間隔信号にすることができ、例えば、ＳｙｎｃＡとして、Ｆｒａｍｅ  Ｓｙｎｃ（例えば、２８ウォブル単位）を使用し、ＳｙｎｃＢとして、ＡＤＩＰ  Ｕｎｉｔ  Ｓｙｎｃ（例えば、５８ウォブル単位）を使用してもよい。
【０１０１】
この間隔測定回路２１４，２１５は、一度時間間隔を測定すると停止して、測定した時間間隔を出力する。また、間隔測定回路２１４，２１５は、補正制御回路２４０からのリセット信号を受けてカウンタをリセットして、再度測定を開始する。
【０１０２】
間隔比較回路２１６は、時間間隔Δｔ１と時間間隔Δｔ２とを比較して小さい方を選択して、位置ずれ間隔（補正量）として補正回数決定回路２２０に出力する回路であって、例えば比較器等で構成される。また、この間隔比較回路２１６が選択した時間間隔により、補正する方向が決定される。また、間隔比較回路２１６は、補正制御回路２４０からのリセット信号を受けてリセットされる。
【０１０３】
再び図２を参照し、説明を位置ずれ補正回路２００の構成に戻す。
補正回数決定回路２２０は、位置ずれ間隔測定回路２１０から出力された位置ずれ間隔に基づいて「補正回数」と「補正方向」を決定し、この補正回数を補正制御回路２４０に出力する。
【０１０４】
この補正回数は、位置ずれを補正するために、分周器１３０の分周比をｎから増加又は減少させる回数を示す。換言すれば、補正回数は、分周器１３０のスイッチ１３４のスイッチングを行って分周比を変更する回数を示す。よって、補正回数決定回路２２０は、例えば、位置ずれ間隔から補正回数を算出する演算回路であってもよく、位置ずれ間隔をテーブル変換することにより補正回数を出力する回路であっても良い。
【０１０５】
また、補正方向は、位置ずれを補正するために、分周器１３０の分周比をｎから増加させるのか、又は減少させるのかを示す。換言すれば、補正方向は、スイッチ１３４のスイッチングをどの分周比設定回路１３１，１３３へ行うか、つまり、分周比をｎからｎ−１にするのかｎ＋１にするのかを示す。より具体的には、補正回数決定回路２２０は、例えば、Δｔ１が入力した場合、ＳｙｎｃＡ（記録同期信号）に対してＳｙｎｃＢ（ウォブル同期信号）が遅延していると判断して、マイナス方向（分周比をｎからｎ−１に変更する方向）を補正方向として出力し、Δｔ２が入力した場合、ＳｙｎｃＡに対してＳｙｎｃＢが進んでいると判断して、プラス方向（分周比をｎからｎ＋１に変更する方向）を補正方向として出力してもよい。
【０１０６】
補正周期出力回路２３０は、「補正周期」を記憶しており、この補正周期を補正制御回路２４０に出力する。この補正周期は、分周器１３０の分周比をｎから増加又は減少させる周期を示し、補正に対する制御ゲイン（スピード）に相当する。換言すれば、補正周期は、スイッチ１３４を分周比設定回路１３２から分周比設定回路１３１又は分周比設定回路１３３へとスイッチングした後に、次に分周比設定回路１３２から分周比設定回路１３１又は分周比設定回路１３３へとスイッチングするまでの時間間隔を示す。
【０１０７】
また、この補正周期は、回路構成や光ディスク２のフォーマット等により異なり、実測値や実験等によって定められるが、ウォブル信号の周期よりも長く設定される。尚、補正周期が長すぎる場合、位置ずれの補正にかかる時間が長くなり、補正周期が短すぎる場合、位置ずれの補正にかかる時間は短くなるが、ＰＬＬ回路１００に位相ショックが注入された場合と同様に、ＰＬＬ回路１００のキャプチャレンジをはずれてしまう可能性がある。従って、適切な補正周期を実測により定めて、補正周期出力回路２３０に記憶させておくことが好ましく、この際、補正周期をＰＬＬ回路１００の帯域よりも十分に低い制御間隔にすることが好ましい。
【０１０８】
補正制御回路２４０は、補正回数決定回路２２０からの補正回数及び補正方向と、補正周期出力回路２３０からの補正周期と、に基づいて、分周器１３０の分周比を制御する回路である。より具体的には、補正制御回路２４０は、補正方向に基づいて、ｎに設定された分周比を、一時的にｎ＋１またはｎ−１に変更する。この分周比を変更は、補正周期に基づいた間隔で行われる。そして、補正制御回路２４０は、この分周比の変更を補正回数だけ行うことで、位置ずれを補正する。尚、補正制御回路２４０により変更されていない間の分周比は、ｎに設定される。
【０１０９】
尚、スイッチングを行い分周比をｎ＋１又はｎ−１に変更してウォブル信号を処理する区間のことを「補正区間」という。つまり、補正制御回路２４０は、補正周期毎の設定される補正区間において、一時的に分周比を変更する。また、分周器１３０が１つのウォブル信号を処理されるまでの間分周比を維持するような回路構成であれば、この補正区間は、時間的な幅を有さない時点であってもよい。
【０１１０】
更に補正制御回路２４０は、補正周期で補正回数だけ分周比を変更した後、位置ずれ間隔測定回路２１０と補正回数決定回路２２０にリセット信号を出力する。このリセット信号は、補正が終了したことを示すエンド信号であり、再度新たな補正を行うスタート信号もかねる。
【０１１１】
以上、本実施形態に係るクロック生成回路１０の構成について説明した。
次に、このクロック生成回路１０の動作について説明する。
【０１１２】
＜クロック生成回路１０の動作＞
図２のＰＬＬ回路１００の入力端子１０１にウォブル信号が入力すると、Ａ／Ｄ変換器１２０によって、このウォブル信号は、ＶＣＯ１１０が出力する記録クロック信号をサンプリングクロックとして、デジタル化される。そして、このデジタル化されたウォブル信号は、位相比較器１４０に出力される。
【０１１３】
一方、ＶＣＯ１１０は、ウォブル信号に同期した記録クロック信号を発振し、この記録クロック信号は、分周器１３０により分周されて、比較クロック信号として位相比較器１４０にフィードバックされる。この際、分周器１３０の分周比は、位置ずれ補正回路２００によりスイッチ１３４がスイッチングされ、分周比設定回路１３１〜１３３のいずれかが選択されることにより、ｎ、ｎ＋１、またはｎ−１に設定される。
【０１１４】
そして、位相比較器１４０に入力したウォブル信号は、分周器１３０がフィードバックした比較クロック信号と比較される。この位相比較は、乗算回路１４１と、加算回路１４２と、によって行われる。尚、ＦＦ１４３は、この比較結果である出力信号を一時的に保持してＬＦ１５０に出力する役割を担う。
【０１１５】
そして、位相比較器１４０は、ウォブル信号と比較クロック信号とに位相差がある場合に、所定の信号（ここでは、電圧値）を出力して、ＶＣＯ１１０が発振する記録クロック信号の位相を制御する。つまり、位相比較器１４０の出力値の大小により、ＰＬＬ回路１００が出力するクロック信号の周波数が決定されることとなる。尚、ＬＦ１５０は、位相比較器１４０からの所定の信号を平滑化してＶＣＯ１１０に出力する役割を担う。
【０１１６】
上記の動作を通じてクロック生成回路１０は、ＰＬＬ回路１００からウォブル信号と同期した比較クロック信号を出力することができる。この際、クロック生成回路１０によれば、位置ずれ補正回路２００がＰＬＬ回路１００の逓倍比、つまり分周器１３０の分周比を変更することにより、位置ずれを補正しつつ、比較クロック信号を生成することができる。
【０１１７】
そこで、以下では、この位置ずれ補正回路２００による位置ずれの補正について、図５〜図８を参照して説明する。
【０１１８】
（位置ずれの補正）
まず、位置ずれ間隔測定回路２１０に入力された記録同期信号とウォブル同期信号とが、それぞれ遅延回路２１１，２１２と遅延回路２１３とにより遅延され、位相がそろえられる。この位置ずれ間隔測定回路２１０について図４を参照して説明する。
【０１１９】
図４は、位置ずれ間隔測定回路２１０の動作を説明するための説明図であり、（Ａ）は、位置ずれ間隔測定回路２１０に入力する記録同期信号とウォブル同期信号とを示し、（Ｂ）は、遅延回路２１１〜２１３により遅延された記録同期信号とウォブル同期信号と、つまり、ＳｙｎｃＡとＳｙｎｃＢとを示す。
【０１２０】
尚、記録同期信号とウォブル同期信号との位置（タイミング）は、ＣＤ，ＤＶＤ，ＢＤ等の光ディスク２のフォーマット等により決められている。例えば、Ｂｒｕ−Ｒａｙの場合、ウォブル同期信号の９．５ウォブル後が記録同期信号となるように記録するように決められている。図４の（Ａ）は、ウォブル同期信号が記録同期信号よりも先行したフォーマットである場合を示している。
【０１２１】
このフォーマット等による記録同期信号の位相とウォブル同期信号の位相とは、図４の（Ｂ）に示すように、遅延回路２１１〜２１３によりそれぞれ遅延されることにより、そろえられる。つまり、記録同期信号は、遅延回路２１１，２１２により、遅延量Ｃ＋Ａだけ遅延され（ＳｙｎｃＡ）、ウォブル同期信号は、遅延回路２１３により、遅延量Ｂだけ遅延される（ＳｙｎｃＢ）。この結果、遅延されたＳｙｎｃＡとＳｙｎｃＢとは同一位相となる。
【０１２２】
しかし、ウォブルが欠落してスリップし、位置ずれが発生している場合は、このＳｙｎｃＡとＳｙｎｃＢとに時間差が生じる。この時間差が位置ずれ間隔である。そこで、位置ずれ間隔測定回路２１０は、次にＳｙｎｃＡとＳｙｎｃＢとから位置ずれ間隔を測定する。この位置ずれ間隔の測定について図５を参照して説明する。
【０１２３】
図５は、位置ずれ間隔測定回路２１０の動作を説明するための説明図であり、（Ａ）は、ＳｙｎｃＢ（ウォブル同期信号）がＳｙｎｃＡ（記録同期信号）に対して進む位置ずれが発生した場合を示し、（Ｂ）は、ＳｙｎｃＢがＳｙｎｃＡに対して遅れる位置ずれが発生した場合を示す。
【０１２４】
図５に示すように、間隔測定回路２１４により、ＳｙｎｃＡが入力してからＳｙｎｃＢが入力するまでの時間間隔Δｔ１（第１時間差）が測定され、間隔測定回路２１５により、ＳｙｎｃＢが入力してからＳｙｎｃＡが入力するまでの時間間隔Δｔ２（第２時間差）が測定される。
【０１２５】
そして、間隔比較回路２１６により、Δｔ１とΔｔ２とのうち小さい方が位置ずれ間隔として出力される。例えば、図５の（Ａ）に示す場合には、Δｔ２がΔｔ１よりも小さいため、Δｔ２が位置ずれ間隔として出力される。このΔｔ２は、ＳｙｎｃＢ（ウォブル同期信号）がＳｙｎｃＡ（記録同期信号）に対して進んでいることを示す。
【０１２６】
一方、図５の（Ｂ）に示す場合には、Δｔ１がΔｔ２よりも小さいため、Δｔ１が位置ずれ間隔として出力される。このΔｔ１は、ＳｙｎｃＢ（ウォブル同期信号）がＳｙｎｃＡ（記録同期信号）に対して遅れていることを示す。
【０１２７】
このように、本実施形態に係る位置ずれ間隔測定回路２１０によれば、位置ずれ間隔を測定することができると共に、位置ずれの方向（補正方向）、つまり、ＳｙｎｃＢがＳｙｎｃＡに対して進んだのか遅れたのかも判別することができる。
【０１２８】
次に、位置ずれ間隔は、補正回数決定回路２２０に出力され、補正回数決定回路２２０は、この位置ずれ間隔から補正回数と補正方向を決定して、補正制御回路２４０に出力する。
【０１２９】
そして、補正制御回路２４０は、補正周期出力回路２３０から受け取った補正周期の補正区間において、分周器１３０のスイッチ１３４を補正回数だけ補正方向に切り替えて、位置ずれを補正する。このスイッチ１３４の切り替えによる位置ずれ補正について、図６〜図８を参照して説明する。図６〜図７は、本実施形態に係るクロック生成回路１０の動作を説明するための説明図である。
【０１３０】
図６は、ウォブル同期信号（ＳｙｎｃＢ）が、記録同期信号（ＳｙｎｃＡ）に対して１ウォブル信号分遅れており、分周比ｎが１６に設定されている場合を示す。
【０１３１】
図６は、横軸を時間軸とした場合の、記録同期信号（ＳｙｎｃＢ）、ウォブル同期信号（ＳｙｎｃＡ）、ＶＣＯ  ＣＮＴ（ＶＣＯ  Ｃｏｕｎｔｓ）、比較クロック信号、及びウォブル信号のタイミングを示す。尚、ＶＣＯ  ＣＮＴは、分周器１３０で分周される記録クロック信号のカウント数を示す。この軸等は、図７及び図８でも共通である。
【０１３２】
図６に示すように、分周比ｎ＝１６の場合、比較クロック信号は、ＶＣＯ  ＣＮＴを１６分周して得られるため、ウォブル信号と同一である。そして、ウォブル同期信号は、この比較クロック信号と同期して出力されるので、分周比が１６で設定されている状態では、ウォブル同期信号（ＳｙｎｃＡ）の遅延は補正されない。
【０１３３】
図６の状態から、位置ずれ補正回路２００が補正区間に対応する区間１において分周比をｎ＋１＝１７に変更した場合を示す図７に示す。
【０１３４】
図７に示すように、分周比が１７に変更されることにより、ＶＣＯ  ＣＮＴを１７分周して得られる比較クロック信号は、区間２においてウォブル信号に対してＶＣＯ  ＣＮＴで１クロック分だけ間延びされる。従って、この比較クロック信号に基づいてウォブル信号に同期して出力されるウォブル同期信号は、ＶＣＯ  ＣＮＴで１クロックだけ遅延される。つまり、分周比を＋１することにより、ウォブル同期信号を記録同期信号に対して遅延させて、記録信号をウォブルに対して詰めることができる。
【０１３５】
一方、図６の状態から、位置ずれ補正回路２００が補正区間に対応する区間１において分周比をｎ−１＝１５に変更した場合を示す図８に示す。
【０１３６】
図８に示すように、分周比が１５に変更されることにより、ＶＣＯ  ＣＮＴを１５分周して得られる比較クロック信号は、区間２においてウォブル信号に対してＶＣＯ  ＣＮＴで１クロック分だけ詰められる。従って、この比較クロック信号に基づいてウォブル信号に同期して出力されるウォブル同期信号は、ＶＣＯ  ＣＮＴで１クロックだけ進められる。つまり、分周比を−１することにより、ウォブル同期信号を記録同期信号に対して進めて、記録信号をウォブルに対して間延びさせることができる。
【０１３７】
尚、図７及び図８中の区間２では、分周比は、基準とした１６に戻される。よって、ウォブル信号に対してＶＣＯ  ＣＮＴで１クロックだけ間延び、又は詰められた比較クロック信号の位相は、位相比較器１４０の作用によって、徐々にウォブル信号の位相と一致するように変更される。
【０１３８】
以上説明したように、分周比を変更することにより、位置ずれをＶＣＯ  ＣＮＴで１クロックずつ補正することができる。そして、この分周比の変更を位置ずれ間隔だけ、つまり、上記の場合１６回行うことにより、位置ずれを補正することができる。そのために、位置ずれ補正回路２００は、具体的には以下のような動作をする。
【０１３９】
図５（Ｂ）に示したように、位置ずれ間隔測定回路２１０が位置ずれ間隔としてΔｔ１を出力した場合、つまりウォブル同期信号が記録同期信号に対して遅れている場合、補正回数決定回路２２０は、このΔｔ１に対応した補正回数を補正制御回路２４０に出力する。また、この補正回数としては、Δｔ１をＶＣＯ  ＣＮＴのクロック数に換算した回数を出力してもよく、このクロック数に換算した回数よりも大きな回数を出力してもよい。
【０１４０】
尚、ウォブル信号の欠落による位置ずれは、統計的に繰り返されることがある。従って、位置ずれを補正している最中にも位置ずれが発生する可能性がある。従って、この位置ずれが繰り返される間隔等を統計的に考慮して、補正回数を、上記のようにＶＣＯ  ＣＮＴのクロック数に換算した回数よりも大きな回数にすることにより、適切に位置ずれを補正することができる。
【０１４１】
また、補正回数決定回路２２０は、この補正回数と共に、Δｔ１から、ウォブル同期信号が記録同期信号に対して遅れていると判断して、ウォブル同期信号を記録同期信号に対して進める方向を補正方向と決定して、補正制御回路２４０に出力する。具体的には、この場合の補正方向は、補正区間においてスイッチ１３４に分周比設定回路１３３（分周比ｎ−１）を選択させること、つまり分周比をマイナスすることを示す。
【０１４２】
そして、補正制御回路２４０は、補正周期出力回路２３０が出力した補正周期毎の補正区間において補正方向にスイッチ１３４を切り替える。更に補正制御回路２４０は、このスイッチ１３４の切り替えを補正回数だけおこなうことにより、位置ずれを補正する。また、補正制御回路２４０は、位置ずれを補正した後、リセット信号を出力して、次の位置ずれ補正を開始する。
【０１４３】
尚、位置ずれ間隔測定回路２１０が位置ずれ間隔としてΔｔ２を出力した場合、つまりウォブル同期信号が記録同期信号に対して進んでいる場合、補正方向が補正区間においてスイッチ１３４に分周比設定回路１３１（分周比ｎ＋１）を選択させることを示す点と、補正回数が、Δｔ２に基づいて定められる点等が上記の動作と異なるが、基本的な位置ずれ補正回路２００の動作は上記と同様であるため、詳しい説明は省略する。
【０１４４】
＜本実施形態による効果＞
以上、本実施形態に係るクロック生成回路１０と、クロック生成回路１０を備えた記録装置１とについて説明した。このクロック生成回路１０によれば、ＰＬＬ回路１００の逓倍比（分周比）を変更することにより、ウォブル同期信号と記録同期信号との位置ずれを適切に補正することができる。
【０１４５】
この際、分周比の変更は、ウォブル信号の周期よりも長い補正周期毎の補正区間において一時的に分周比を基準となるｎから変更することにより行われる。従って、比較クロック信号等がＰＬＬ回路１００のキャプチャレンジをはずれることなく、位置ずれを補正することができる。また、この分周比の変更を行う回数である補正回数を、ウォブル同期信号と記録同期信号との時間差、つまり位置ずれ間隔に基づいて定めるので、位置ずれを補正することが可能となる。
【０１４６】
また、このクロック生成回路１０を備える記録装置１によれば、記録中にＰＬＬ回路１００がスリップした場合でも、クロック生成回路１０がスリップによる位置ずれを補正するので、徐々に正しい記録位置に戻して記録を終了することができる。従って、光ディスク２にそのフォーマット外の記録がなされることを防止でき、次回の記録を正しい位置から開始することができる。
【０１４７】
更に、正しい位置に記録されることにより、スリップ等の影響で光ディスク２の記録容量が低下することを防止できる。ウォブル信号の欠落を防止するために要求されるピックアップ１１等の製造公差を緩和することができ、各構成間の特性を調製する際に要求される精度も緩和することもできる。従って、量産性を向上させて歩留まりを改善することができる。
【０１４８】
また、ウォブル信号に変動が加わっても十分に復調することができ、正しいアドレスを読み出すことができる。従って、正しくアドレス情報を読み出すまでの無駄な時間を短縮することができ、さらに、品質にばらつきの大きい記録媒体に対しても、安定して記録することができる。
【０１４９】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【０１５０】
例えば、上記実施形態では、分周器１３０として、３つの分周比設定回路１３１〜１３３を備えて位置ずれ補正回路２００により分周比を基準のｎから±１に変更する構成について説明したが、本発明はかかる例に限定されない。例えば、分周器１３０は、基準のｎから±２，±３…等や、これらの組み合わせに変更する構成であってもよい。
【０１５１】
また、上記実施形態では、分周器１３０は、分周比設定回路１３１〜１３３とスイッチ１３４と分周回路１３５を備えるとしたが、本発明はかかる例に限定されない。例えば、分周器１３０は、カウント値をリセットする数を変更することにより、分周比をプラス、マイナスするカウンタ等の回路で構成されてもよい。
【０１５２】
また、上記実施形態では、ＰＬＬ回路１００として、デジタルＰＬＬ回路の構成について説明したが、本発明はかかる例に限定されない。例えば、ＰＬＬ回路１００は、アナログのＰＬＬ回路であってもよい。
【０１５３】
また、上記実施形態では、位置ずれ補正回路２００は、補正回数決定回路２２０を備えるとしたが、本発明はかかる例に限定されない。例えば、位置ずれ間隔測定回路２１０が出力する位置ずれ間隔が、補正回数と１：１に対応している場合は、位置ずれ補正回路２００は、補正回数決定回路２２０を備えなくてもよい。
【図面の簡単な説明】
【０１５４】
【図１】本発明の一実施形態に係る記録装置の構成を説明するための説明図である。
【図２】同実施形態に係るクロック生成回路の構成を説明するための説明図である。
【図３】同実施形態に係るクロック生成回路が有する位置ずれ間隔測定回路を説明するための説明図である。
【図４】位置ずれ間隔測定回路の動作を説明するための説明図である。
【図５】位置ずれ間隔測定回路の動作を説明するための説明図である。
【図６】同実施形態に係るクロック生成回路の動作を説明するための説明図である。
【図７】同実施形態に係るクロック生成回路の動作を説明するための説明図である。
【図８】同実施形態に係るクロック生成回路の動作を説明するための説明図である。
【図９】関連技術に係るクロック生成回路の構成を示すブロック図である。
【符号の説明】
【０１５５】
１        記録装置
２        光ディスク
１１      ピックアップ
１０      クロック生成回路
１２      アドレス復調部
１３      アドレス復号部
１４      制御装置
１５      記録信号変調部
１６      サーボ信号アンプ
１７      サーボ信号処理部
１８      スレッドモータ
１９      スピンドルモータ
１００    ＰＬＬ回路
１０１    入力端子
１０２，１０３    出力端子
１１０    ＶＣＯ
１２０    Ａ／Ｄ変換器
１３０    分周器
１３１，１３２，１３３    分周比設定回路
１３４    スイッチ
１３５    分周回路
１４０    位相比較器
１４１    乗算回路
１４２    加算回路
１４３    ＦＦ
１５０    ＬＦ
２００    位置ずれ補正回路
２０１，２０２，２０４    入力端子
２０３    出力端子
２１０    位置ずれ間隔測定回路
２１１，２１２，２１３    遅延回路
２２０    補正回数決定回路
２３０    補正周期出力回路
２４０    補正制御回路
【図１】
2009015927.tif 000003
【図２】
2009015927.tif 000004
【図３】
2009015927.tif 000005
【図４】
2009015927.tif 000006
【図５】
2009015927.tif 000007
【図６】
2009015927.tif 000008
【図７】
2009015927.tif 000009
【図８】
2009015927.tif 000010
【図９】
2009015927.tif 000011