(57)【要約】【課題】結晶性がよく且つクラックの低減された高品質の縦型窒化物半導体デバイスをシリコン基板上に安価に製造する方法を提供すること。【解決手段】Ｓ３０１で、有機金属気相成長（ＭＯＶＰＥ）装置において、このＭＯＶＰＥ装置の動作基板温度範囲に分解温度が属する炭素源を用いてシリコン基板２０１を炭化し、炭化珪素層２０２を形成する。Ｓ３０２で、継続してこのＭＯＶＰＥ装置において、炭化珪素層２０２上にＡｌＧａＮバッファ層２０３を形成する。そしてＳ３０３で、継続してこのＭＯＶＰＥ装置において、ＡｌＧａＮバッファ層２０３上に窒化物半導体層２０４を積層する。Ｓ３０４で、電極の形成等を行う。本発明では、シリコン基板上の、結晶性がよく且つクラックの低減された高品質の縦型窒化物半導体デバイスも提供される。【選択図】図３
2009081269.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板上の縦型窒化物半導体デバイスであって、
前記シリコン基板と、
前記シリコン基板上の炭化珪素層と、
前記炭化珪素層上のＡｌx1Ｇａ1-x1Ｎバッファ層（ｘ1＞０）と、
前記Ａｌx1Ｇａ1-x1Ｎバッファ層上の窒化物半導体層と
を備えることを特徴とする縦型窒化物半導体デバイス。
【請求項２】
前記ｘ1は、０．０５＜ｘ1＜０．５０であることを特徴とする請求項１に記載の縦型窒化物半導体デバイス。
【請求項３】
前記シリコン基板およびＡｌx1Ｇａ1-x1Ｎバッファ層はｎ型であり、
前記窒化物半導体層は、不純物ドーピングされた第１のｎ型Ａｌx2Ｇａ1-x2Ｎ層（ｘ2≧０）、前記第１のｎ型Ａｌx2Ｇａ1-x2Ｎ層よりも低濃度に不純物ドーピングされた第２のｎ型Ａｌx3Ｇａ1-x3Ｎ層（ｘ3≧０）、およびｐ型ドーピングされたＩｎＧａＮ層を順次形成した層構造を有することを特徴とする請求項１または２に記載の縦型窒化物半導体デバイス。
【請求項４】
ｘ1＞ｘ2およびｘ1＞ｘ3であることを特徴とする請求項３に記載の縦型窒化物半導体デバイス。
【請求項５】
縦型窒化物半導体デバイスをシリコン基板上に製造する方法であって、
ＭＯＶＰＥ装置において、前記ＭＯＶＰＥ装置の動作基板温度範囲に分解温度が属する炭素源を用いて前記シリコン基板を炭化し、炭化珪素層を形成する炭化珪素層形成ステップと、
前記ＭＯＶＰＥ装置において、前記炭化珪素層上にＡｌx1Ｇａ1-x1Ｎバッファ層（ｘ1＞０）を形成するＡｌＧａＮバッファ層形成ステップと、
前記ＭＯＶＰＥ装置において、前記Ａｌx1Ｇａ1-x1Ｎバッファ層上に窒化物半導体層を積層する窒化物半導体層積層ステップと
を含むことを特徴とする方法。
【請求項６】
前記ｘ1は、０．０５＜ｘ1＜０．５０であることを特徴とする請求項５に記載の方法。
【請求項７】
前記動作基板温度範囲は、６００℃から１１００℃程度であることを特徴とする請求項５または６に記載の方法。
【請求項８】
前記炭素源は、四臭化炭素（ＣＢｒ4）であることを特徴とする請求項５から７のいずれかに記載の方法。
【請求項９】
前記ＭＯＶＰＥ装置を、９００℃から１０００℃程度で動作させることを特徴とする請求項８に記載の方法。
【請求項１０】
前記炭化珪素層形成ステップ中に、シラン（ＳｉＨ4）を同時に前記シリコン基板の表面に供給することを特徴とする請求項５から９のいずれかに記載の方法。
【請求項１１】
前記シリコン基板およびＡｌx1Ｇａ1-x1Ｎバッファ層はｎ型であり、
前記窒化物半導体層は、不純物ドーピングされた第１のｎ型Ａｌx2Ｇａ1-x2Ｎ層（ｘ2≧０）、前記第１のｎ型Ａｌx2Ｇａ1-x2Ｎ層よりも低濃度に不純物ドーピングされた第２のｎ型Ａｌx3Ｇａ1-x3Ｎ層（ｘ3≧０）、およびｐ型ドーピングされたＩｎＧａＮ層を順次形成した層構造を有することを特徴とする請求項５から１０のいずれかに記載の方法。
【請求項１２】
ｘ1＞ｘ2およびｘ1＞ｘ3であることを特徴とする請求項１１に記載の方法。
【請求項１３】
前記第２のｎ型Ａｌx3Ｇａ1-x3Ｎ層は、意図的に不純物ドーピングを行わないことで形成されることを特徴とする請求項１１または１２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、縦型窒化物半導体デバイス及びその製造方法に関し、より詳細には、シリコン基板上の縦型窒化物半導体デバイス及びその製造方法に関する。
【背景技術】
【０００２】
ＧａＮに代表される窒化物半導体は、ワイドバンドギャップを有するため、電子デバイスとして低損失かつ高電圧で動作することが期待でき、パワーエレクトロニクス用の半導体材料として有望視されている。
【０００３】
しかし、窒化物半導体デバイスの製造において、窒化物半導体成長用基板として何を用いるかが大きな問題となる。従来用いられている基板として、炭化珪素、窒化ガリウム（ＧａＮ）、サファイアが存在しているが、炭化珪素基板と窒化ガリウム基板は非常に高価であり、また大口径ウェハが存在しない。そのため、製造された窒化物半導体デバイスは必然的に高価なものとなってしまう。また、サファイア基板は熱伝導性が低く基板自体が絶縁性であるため、高出力・高電流密度動作が期待される縦型伝導構造を製造することができない。これらの欠点が窒化物半導体デバイスのパワーエレクトロニクス用途への普及を阻害する要因となっていた。
【０００４】
そこで、シリコン（Ｓｉ）基板は成熟したプロセス技術を持ち、また廉価かつ大面積のウェハを利用できるため、窒化物半導体成長用基板としての利用が熱望されている。ところが非特許文献１に示されているように、シリコン基板上に直接に窒化ガリウム層を積層すると、ガリウム原子によるシリコンのメルトバックエッチングが生じてシリコン基板表面が荒れ、良好な結晶性を有する窒化物半導体層が得られない。また、シリコン基板は窒化ガリウム等の窒化物半導体と格子定数（ＧａＮでは０．３０２Å、Ｓｉでは０．５４３Å）の差が大きく、熱膨張係数（ＧａＮでは５．５９×１０‐6／Ｋ、Ｓｉでは３．５９×‐6／Ｋ）の差も大きいことから、結晶成長温度から室温へと降温するときに窒化物半導体層に亀裂（クラック）が生じてしまう。
【０００５】
従来の研究では、上記問題点を解決するため、ＡｌＧａＮ／ＡｌＮ中間層をシリコン基板と窒化ガリウムとの間に挿入するか（非特許文献２参照）、またはＧａＮ／ＡｌＮ超格子バッファ層を挿入している（非特許文献３参照）。一例として、非特許文献２記載の試料構造を図１に示す。非特許文献２の著者らは、ＡｌＮバッファ層１０２とＡｌＧａＮ層１０３からなるＡｌＧａＮ／ＡｌＮ中間層１０４によって、結晶性が良く且つクラックの低減されたＧａＮ層１０５をシリコン基板１０１上に積層している。しかしこれらの技術では、依然としてシリコン基板と中間層との間の格子定数および熱膨張係数の差があり、結晶性の劣化やクラックの発生という問題が残る。さらに、絶縁性であるＡｌＮバッファ層を用いることから、縦型伝導構造を実現できない。
【０００６】
そこで、シリコン基板上に窒化物半導体デバイスを形成する方法として、シリコン基板上に炭素イオンを注入して炭化珪素層を形成し、その上に窒化物半導体層を作製した例がある（特許文献１参照）。炭化珪素層は、シリコン基板との格子定数および熱膨張係数の差がＡｌＮ等と比較して小さく、バッファ層として適している。また、導電性であり縦型伝導構造を実現できる。
【０００７】
【特許文献１】特開２００５−２０３６６６号公報
【非特許文献１】H. Ishikawa, K. Yamamoto, T. Egawa, T. Soga, T. Jimbo, and M. Umeno: J. Cryst. Growth vol.189/190, 1998, pp. 178-182
【非特許文献２】H. Ishikawa, G. Y. Zhao, N. Nakada, T. Egawa, T. Jimbo, and M. Umeno: Jpn. J. Appl. Phys., vol. 38, No. 5A, May 1999, pp. L492-L494
【非特許文献３】T. Egawa, T. Moku, H. Ishikawa, K. Ohtsuka, and T. Jimbo, Jpn. J. Appl. Phys., vol. 41, No. 6B, June 2002, pp. L663-L664
【非特許文献４】A. S. Bakin, A. A. Ivanov, D. Pieter, T. Riedl, F. Hitzel, H. H. Wehmann and A.Schlachetzki, Materials Science Forum, vol. 353-356, 2002, pp. 163-166
【非特許文献５】J. Komiyama, Y. Abe, S. Suzuki and H. Nakanishi, J. Appl. Phys, vol. 100, August 2006, pp. 033519
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながらこの技術では、炭化珪素層の形成に当たり、炭素をイオン注入する工程と、イオン注入したシリコン基板を熱処理して炭化珪素層を形成する工程と、炭化珪素層上部に存在する酸化シリコン層、シリコン層および多結晶炭化珪素層を含む不要層を除去し、炭化珪素層を露出する工程とを必要とし、製造プロセスが複雑になる。
【０００９】
本発明はこのような問題点に鑑みてなされてものであり、その第１の目的は、結晶性がよく且つクラックの低減された高品質の縦型窒化物半導体デバイスをシリコン基板上に安価に製造する方法を提供することにある。また第２の目的は、シリコン基板上の、結晶性がよく且つクラックの低減された高品質の縦型窒化物半導体デバイスを提供することにある。
【課題を解決するための手段】
【００１０】
このような目的を達成するために、請求項１に記載の発明は、シリコン基板上の縦型窒化物半導体デバイスであって、前記シリコン基板と、前記シリコン基板上の炭化珪素層と、前記炭化珪素層上のＡｌx1Ｇａ1-x1Ｎバッファ層（ｘ1＞０）と、前記Ａｌx1Ｇａ1-x1Ｎバッファ層上の窒化物半導体層とを備えることを特徴とする。
【００１１】
また、請求項２に記載の発明は、請求項１において、前記ｘ1は、０．０５＜ｘ1＜０．５０であることを特徴とする。
【００１２】
また、請求項３に記載の発明は、請求項１または２において、前記シリコン基板およびＡｌx1Ｇａ1-x1Ｎバッファ層はｎ型であり、前記窒化物半導体層は、不純物ドーピングされた第１のｎ型Ａｌx2Ｇａ1-x2Ｎ層（ｘ2≧０）、前記第１のｎ型Ａｌx2Ｇａ1-x2Ｎ層よりも低濃度に不純物ドーピングされた第２のｎ型Ａｌx3Ｇａ1-x3Ｎ層（ｘ3≧０）、およびｐ型ドーピングされたＩｎＧａＮ層を順次形成した層構造を有することを特徴とする。
【００１３】
また、請求項４に記載の発明は、請求項３において、ｘ1＞ｘ2およびｘ1＞ｘ3であることを特徴とする。
【００１４】
また、請求項５に記載の発明は、縦型窒化物半導体デバイスをシリコン基板上に製造する方法であって、ＭＯＶＰＥ装置において、前記ＭＯＶＰＥ装置の動作基板温度範囲に分解温度が属する炭素源を用いて前記シリコン基板を炭化し、炭化珪素層を形成する炭化珪素層形成ステップと、前記ＭＯＶＰＥ装置において、前記炭化珪素層上にＡｌx1Ｇａ1-x1Ｎバッファ層（ｘ1＞０）を形成するＡｌＧａＮバッファ層形成ステップと、前記ＭＯＶＰＥ装置において、前記Ａｌx1Ｇａ1-x1Ｎバッファ層上に窒化物半導体層を積層する窒化物半導体層積層ステップとを含むことを特徴とする。
【００１５】
また、請求項６に記載の発明は、請求項５において、前記ｘ1は、０．０５＜ｘ1＜０．５０であることを特徴とする。
【００１６】
また、請求項７に記載の発明は、請求項５または６において、前記動作基板温度範囲は、６００℃から１１００℃程度であることを特徴とする。
【００１７】
また、請求項８に記載の発明は、請求項５から７のいずれかにおいて、前記炭素源は、四臭化炭素（ＣＢｒ4）であることを特徴とする。
【００１８】
また、請求項９に記載の発明は、請求項８において、前記ＭＯＶＰＥ装置を、９００℃から１０００℃程度で動作させることを特徴とする。
【００１９】
また、請求項１０に記載の発明は、請求項５から９のいずれかにおいて、前記炭化珪素層形成ステップ中に、シラン（ＳｉＨ4）を同時に前記シリコン基板の表面に供給することを特徴とする。
【００２０】
また、請求項１１に記載の発明は、請求項５から１０のいずれかにおいて、前記シリコン基板およびＡｌx1Ｇａ1-x1Ｎバッファ層はｎ型であり、前記窒化物半導体層は、不純物ドーピングされた第１のｎ型Ａｌx2Ｇａ1-x2Ｎ層（ｘ2≧０）、前記第１のｎ型Ａｌx2Ｇａ1-x2Ｎ層よりも低濃度に不純物ドーピングされた第２のｎ型Ａｌx3Ｇａ1-x3Ｎ層（ｘ3≧０）、およびｐ型ドーピングされたＩｎＧａＮ層を順次形成した層構造を有することを特徴とする。
【００２１】
また、請求項１２に記載の発明は、請求項１１において、ｘ1＞ｘ2およびｘ1＞ｘ3であることを特徴とする。
【００２２】
また、請求項１３に記載の発明は、請求項１１または１２において、前記第２のｎ型Ａｌx3Ｇａ1-x3Ｎ層は、意図的に不純物ドーピングを行わないことで形成されることを特徴とする。
【発明の効果】
【００２３】
本発明によれば、炭化珪素層およびＡｌxＧａ1-xＮバッファ層（ｘ＞０）をシリコン基板と窒化物半導体層との間に備えることにより、シリコン基板上の、結晶性がよく且つクラックの低減された高品質の縦型窒化物半導体デバイスを提供することができる。
【００２４】
また、本発明によれば、ＭＯＶＰＥ装置の動作基板温度範囲に分解温度が属する炭素源を用いてシリコン基板を炭化して炭化珪素層を形成することにより、炭化珪素層の形成、ＡｌＧａＮバッファ層の形成、そして窒化物半導体層の積層を同一装置内で継続して実行できる。したがって、プロセス工程が大幅に簡素化され、シリコン基板上の縦型窒化物半導体デバイスを低コスト化できる。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照して本発明の実施形態を詳細に説明する。  
図２は、本発明に係るシリコン基板上の縦型窒化物半導体デバイスを示している。縦型窒化物半導体デバイス２００は、シリコン基板２０１と、シリコン基板上の炭化珪素層２０２と、炭化珪素層２０２上のＡｌＧａＮバッファ層２０３と、ＡｌＧａＮバッファ層２０３上の窒化物半導体層２１０とを備える。さらに、シリコン基板２０１および窒化物半導体層２１０の表面に、それぞれ電極２０４および２０５を備え、縦型伝導構造を構成する。
【００２６】
シリコン基板２０１は、ｎ型でもｐ型でもよい。炭化珪素層２０２は、立方晶炭化珪素層とすることができる。この層の形成方法については後に詳述する。ＡｌＧａＮバッファ層２０３は、より正確にはＡｌxＧａ1-xＮ（ｘ＞０）により構成されたバッファ層である。窒化物半導体層２１０は、ｐｎ接合ダイオードやショットキーダイオード等の所望のデバイスを実現するための層構造を有する。
【００２７】
本発明に係る縦型窒化物半導体デバイス２００は、シリコン基板２０１と窒化物半導体層２１０との間に、炭化珪素層２０２およびＡｌＧａＮバッファ層２０３を備える。シリコン基板２０１とＧａＮとの格子定数差は約１７％であり且つ熱膨張係数差が５５％と大きいが、炭化珪素層２０２はＧａＮとの格子定数差が約３％であり、熱膨張係数差が約２４％と小さいため、シリコン基板上にＧａＮを形成するためのバッファ層として適している。したがって、炭化珪素層２０２を備えることにより、格子定数差および熱膨張係数差が小さくなるので、結晶性がよく且つクラックの低減された窒化物半導体層２１０をその上に形成していくことができる。縦型窒化物半導体デバイス２００では、炭化珪素層２０２と、所望のデバイスを実現する窒化物半導体層２１０との間にＡｌＧａＮバッファ層２０３をさらに備えており、この存在によって窒化物半導体層２１０の結晶性をさらに向上し且つクラックを低減できる。ＡｌxＧａ1-xＮ（ｘ＞０）はＡｌＮ等とは異なり導電性であるため、縦型伝導構造の支障とならない。特に０．０５＜ｘ＜０．５０の範囲おいて、従来のＳｉＣ基板上に製造した窒化物半導体デバイスと同等のオン抵抗が得られることを実験的に確認している。ここで「オン抵抗」とは、順方向電流−電圧特性において１００ｍＡでの微分抵抗である。
【００２８】
図３は、本発明に係る縦型窒化物半導体デバイスの製造方法のフローチャートである。まずＳ３０１で、有機金属気相成長（ＭＯＶＰＥ）装置において、このＭＯＶＰＥ装置の動作基板温度範囲に分解温度が属する炭素源を用いてシリコン基板２０１を炭化し、炭化珪素層２０２を形成する。ＭＯＶＰＥ装置は一般に、基板温度を６００℃から１１００℃程度とする条件下で動作するのが最適である。個々の装置により最適な基板温度は異なるが、このような基板温度を超える高温プロセスは通常のヒーター加熱による最高到達温度の観点から困難である。また、このような基板温度未満の低温プロセスは原料ガスの分解温度の観点から困難である。本明細書では、各ＭＯＶＰＥ装置において最適な基板温度範囲を「動作基板温度範囲」と呼ぶ。
【００２９】
次にＳ３０２で、継続してこのＭＯＶＰＥ装置において、炭化珪素層２０２上にＡｌＧａＮバッファ層２０３を形成する。そしてＳ３０３で、継続してこのＭＯＶＰＥ装置において、ＡｌＧａＮバッファ層２０３上に窒化物半導体層２０４を積層する。電極２０４および２０５の形成等のその後の工程は従来技術に基づいて行うことができるのでここでは説明しない。
【００３０】
本発明に係る縦型窒化物半導体デバイスの製造方法では、分解温度が比較的低温であり、使用するＭＯＶＰＥ装置の動作基板温度範囲に属する炭素源を用いることで、炭化珪素層の形成、ＡｌＧａＮバッファ層の形成、そして窒化物半導体層の積層を同一装置内で継続して実行できる。したがって、プロセス工程が大幅に簡素化され、シリコン基板上の縦型窒化物半導体デバイスを低コスト化できる。なお、分解温度とは、原料ガスが高温により分解され結晶成長に寄与する原子または分子の形態になる温度をいう。
【００３１】
適当な炭素源としては、四臭化炭素（ＣＢｒ4）が挙げられる。非特許文献４には、１０００℃以下の温度でシリコン基板上に炭化珪素層を形成する方法が記載されている。四臭化炭素（ＣＢｒ4）を用いる場合、ＭＯＶＰＥ装置を９００℃から１０００℃程度で動作させることが特に好ましい。
【００３２】
シリコン基板上に炭化珪素層を形成する場合、一般的にはプロパン又は炭化水素とシランを用い、基板温度１３００℃から１３５０℃で化学気相堆積（ＣＶＤ）法によって行われる。上述のように通常のＭＯＶＰＥ装置ではこのような高温プロセスは困難であり、プロパン又は炭化水素を用いた炭化珪素層の形成をＭＯＶＰＥ装置において行うことはできない。したがって別個のＣＶＤ装置等を用いることが必須となるので、プロセス工程の複雑化・高コスト化を招く。
【００３３】
非特許文献５には、炭化珪素層を介してシリコン基板上に窒化物半導体層を積層する方法として、プロパンとシランを用いて炭化珪素層を形成する方法が報告されている。この製造方法では、基板温度として１１００℃を用いており、上述の１３００℃から１３５０℃よりも低温であるが、ＭＯＶＰＥ装置の動作基板温度範囲に属するほど十分に低温ではない。動作基板温度範囲の上限が例えば１２００℃などのように１１００℃を超えて、より高温でのプロセスが可能となれば、非特許文献５に記載のようなプロパンを炭素源とすることも考えられる。
【００３４】
実施例１ 
図４は、本実施例に係る縦型窒化物半導体デバイスを示している。以下のように形成した。まず、ＭＯＶＰＥ法により、ｎ型導電性シリコン基板４０１の基板温度を６００℃とし、四臭化炭素（ＣＢＲ4）５０ｃｃを５分間流して、シリコン基板４０１の（１１１）面に炭化珪素層４０２を形成した。
【００３５】
継続して、１００ｎｍのｎ型ＡｌＧａＮバッファ層４０３（Ａｌ組成１０％）、５００ｎｍのｎ型ＧａＮ層４１１、２００ｎｍのｎ‐型ＧａＮ層４１２、１４０ｎｍのｐ型ＩｎＧａＮ層４１３（Ｉｎ組成１０％）を順次成長した。ここで、高濃度Ｓｉ不純物ドーピング層と低濃度Ｓｉ不純物ドーピング層を区別するために、低濃度のＳｉ不純物層には「ｎ‐」の記号を、高濃度の不純物層には「ｎ」の記号を用いる。ｎ型およびｐ型不純物にはＳｉおよびＭｇを用いた。ｎ型ＡｌＧａＮバッファ層４０３、ｎ型ＧａＮ層４１１、およびｎ‐型ＧａＮ層４１２のＳｉ不純物ドーピング濃度は、それぞれ２×１０19、２×１０18、および１×１０17cm‐3である。ｐ型ＩｎＧａＮ層４１３のＭｇ不純物ドーピング濃度は４×１０19cm‐3である。
【００３６】
メサ構造の作製にはＥＣＲエッチング法を用いた。電子ビーム蒸着により、シリコン基板４０１の裏面にＡｌ／Ａｕのオーミック電極４０４、ｐ型ＩｎＧａＮ層４１３の表面にはＰｄ／Ａｕのオーミック電極４０５を形成した。オーミック電極４０５の大きさは１００μｍ×１００μｍである。
【００３７】
光学顕微鏡による試料表面観察では、クラックのない窒化物半導体層が積層されていることを確認した。また、この構造におけるオン抵抗は１．１ｍΩｃｍ2と、ｐｎ接合ダイオードにおいて非常に低い値を実現した。一般的にシリコン基板上の窒化物半導体成長にはＡｌＮバッファ層が用いられるが、シリコンとＡｌＮの伝導帯不連続による大きなヘテロ障壁のため素子の直列抵抗が高くなる欠点があった。これに対して本実施例に係る窒化物半導体デバイス４００では、ＡｌＮバッファ層を炭化珪素層上のＡｌＧａＮバッファ層とすることによりヘテロ障壁を低減し、低いオン抵抗を実現している。
【００３８】
さらに、逆方向電流−電圧特性における降伏電圧は６０Ｖと高く、電圧を保持するｎ‐型ＧａＮ層の膜厚は２００ｎｍであることから、対応する絶縁破壊電圧は３．０ＭＶ／ｃｍとＧａＮにおける理論値と同等であることが分かる。よって、高品質な窒化物半導体層がシリコン基板上に積層していると考えられる。
【００３９】
なお、本実施例ではシリコン基板４０１の（１１１）面を用いたが、それは、この面が窒化物半導体層の（０００１）面と同じ構造を有し、高品質な結晶を作製できるためである。他の面方位を用いても結晶性がよく且つクラックの低減された窒化物半導体層を形成可能である。
【００４０】
また、本実施例では、ＩｎxＧａ1-xＮ層（ｘ＝０．１）を用いたが、Ｉｎ組成ｘは０％から３０％の範囲であれば良質な結晶性の膜が作製可能なので、この範囲の組成を用いることが好ましい。
【００４１】
また、ｎ‐型ＧａＮ層４１２のドーピング濃度をさらに低減するために、意図的にドーピングを行わないアンドープＧａＮ層を代わりに用いた構造も作製した。この場合、オン抵抗が１．２ｍΩｃｍ2と高くなるが、降伏電圧は６６Ｖと高くアンドープＧａＮ層の膜厚は２００ｎｍであることから、対応する絶縁破壊電圧は３．３ＭＶ／ｃｍとＧａＮにおける理論値と同等であることが分かる。
【００４２】
実施例２ 
図５は、本実施例に係る窒化物半導体デバイスを示している。以下のように形成した。実施例１と同様に、ＭＯＶＰＥ法を用いてｎ型導電性シリコン基板５０１の表面に炭化珪素層５０２を形成した。
【００４３】
継続して、１００ｎｍのｎ型ＡｌＧａＮバッファ層５０３（Ａｌ組成４０％）、２００ｎｍのｎ型ＡｌＧａＮ層５１１（Ａｌ組成３０％）、１８００ｎｍのアンドープＡｌＧａＮ層５１２（Ａｌ組成３０％）、１４０ｎｍのｐ型ＩｎＧａＮ層５１３（Ｉｎ組成１０％）を順次成長した。ｎ型およびｐ型不純物にはＳｉおよびＭｇを用いた。ｎ型ＡｌＧａＮバッファ層５０３およびｎ型ＡｌＧａＮ層５１１のＳｉ不純物ドーピング濃度は、それぞれ２×１０19および２×１０18cm‐3である。ｐ型ＩｎＧａＮ層５１３のＭｇ不純物ドーピング濃度は４×１０19cm‐3である。
【００４４】
電子ビーム蒸着により、シリコン基板５０１の裏面にはＡｌ／Ａｕのオーミック電極５０４、ｐ型ＩｎＧａＮ層５１３の表面にはＰｄ／Ａｕのオーミック電極５０５を形成した。オーミック電極５０５の大きさは１００μｍ×１００μｍである。
【００４５】
ＡｌＧａＮはＧａＮよりもシリコン基板５０１および炭化珪素層５０２との格子定数および熱膨張係数の差が小さくなるため、１８００ｎｍという厚膜においても高品質でかつクラックのないアンドープＡｌＧａＮ層５１２を積層することができる。ここで、アンドープＡｌＧａＮ層５１２にクラックが入らないように、ｎ型ＡｌＧａＮバッファ層５０３のＡｌ組成をｎ型ＡｌＧａＮ層５１１およびアンドープＡｌＧａＮ層５１２のＡｌ組成よりも高くし、各層に圧縮歪がかかるように素子構造を設計している。
【００４６】
逆方向電流−電圧特性における降伏電圧は６４０Ｖと非常に高い値を実現している。これは、第一に降伏電圧を決定するアンドープＡｌＧａＮ層５１２の膜厚を増加させたため、第二にＧａＮよりもバンドギャップの大きなＡｌＧａＮを積層したことにより絶縁破壊電界が増大したため、第三にキャリア濃度を減少させるため電圧を保持する層をｎ‐型ではなくアンドープとしたためである。また、このときのオン抵抗は４．０ｍΩｃｍ2であり、アンドープＡｌＧａＮ層５１２の膜厚が増大することによって若干高くなるが許容範囲内である。
【００４７】
実施例３ 
図６は、本実施例に係る窒化物半導体デバイスを示している。以下のように形成した。実施例１と同様に、ＭＯＶＰＥ法を用いて、ｎ型導電性シリコン基板６０１の表面に炭化珪素層６０２を形成した。
【００４８】
継続して、１００ｎｍのｎ型ＡｌＧａＮバッファ層６０３（Ａｌ組成１０％）、５００ｎｍのｎ型ＧａＮ層６１１、２００ｎｍのｎ‐型ＧａＮ層６１２を順次成長した。ｎ型不純物にはＳｉを用いた。ｎ型ＡｌＧａＮバッファ層６０３、ｎ型ＧａＮ層６１１、およびｎ‐型ＧａＮ層６１２のＳｉ不純物ドーピング濃度は、それぞれ２×１０19、２×１０18、および１×１０17cm‐3である。
【００４９】
電子ビーム蒸着により、シリコン基板６０１の裏面にはＡｌ／Ａｕのオーミック電極６０４、ｎ‐型ＧａＮ層６１２の表面にはＰｄ／Ａｕのショットキー電極６０５を形成した。ショットキー電極６０５の大きさは１００μｍ×１００μｍである。
【００５０】
この構造の順方向電流−電圧特性におけるオン抵抗は１．０ｍΩｃｍ2であり、実施例１と比較して若干低くなる。これはショットキーダイオードでは、抵抗の高いｐ型ＩｎＧａＮ層が不要であるためである。逆方向電流−電圧特性における降伏電圧は、６０Ｖと実施例１と同程度となった。これは、降伏電圧を決定するｎ‐型ＧａＮ層が高品質な結晶性を有していることを示している。
【図面の簡単な説明】
【００５１】
【図１】従来の、シリコン基板上に形成された窒化ガリウム層を示す図である。
【図２】本発明に係る、シリコン基板上の縦型窒化物半導体デバイスを示す図である。
【図３】本発明に係る、縦型窒化物半導体デバイスの製造方法のフローチャートである。
【図４】実施例１に係る縦型窒化物半導体デバイスを示す図である。
【図５】実施例２に係る縦型窒化物半導体デバイスを示す図である。
【図６】実施例３に係る縦型窒化物半導体デバイスを示す図である。
【符号の説明】
【００５２】
２００  縦型窒化物半導体デバイス
２０１  シリコン基板
２０２  炭化珪素層
２０３  ＡｌＧａＮバッファ層
２０４、２０５  電極
２１０  窒化物半導体層
４００、５００、６００  縦型窒化物半導体デバイス
４０１、５０１、６０１  シリコン基板
４０２、５０２、６０２  炭化珪素層
４０３、５０３、６０３  ＡｌＧａＮバッファ層
４０４、４０５、５０４、５０５  オーミック電極
４１１  ｎ型ＧａＮ層
４１２  ｎ-型ＧａＮ層
４１３、５１３  ｐ型ＩｎＧａＮ層
５１１  ｎ型ＡｌＧａＮ層
５１２  アンドープＡｌＧａＮ層
６０４  オーミック電極
６０５  ショットキー電極
６１１  ｎ型ＧａＮ層
６１２  ｎ-型ＧａＮ層
【図１】
2009081269.tif 000003
【図２】
2009081269.tif 000004
【図３】
2009081269.tif 000005
【図４】
2009081269.tif 000006
【図５】
2009081269.tif 000007
【図６】
2009081269.tif 000008