(57)【要約】【課題】情報処理装置への電源供給において、電源供給が停止された後に蓄積されている電荷を迅速に放電すること。【解決手段】情報処理動作可能な稼働状態から装置の一部への電源供給を停止して省電力状態に遷移する機能を有する情報処理装置であって、ＣＰＵ１０１と、省電力制御部１１４と、ＯＦＦ検知部１１２とを有し、省電力制御部１１４は、ＯＦＦ検知部１１２が電源装置の動作停止を検知した際、省電力処理部１１４による省電力処理状態に応じてＣＰＵ１０１に実行させる処理を決定することを特徴とする。【選択図】図１
2009211437.tif 000002
【特許請求の範囲】
【請求項１】
情報処理動作可能な稼働状態から装置の一部への電源供給を停止して省電力状態に遷移する機能を有する情報処理装置であって、
情報を演算する演算部と、
前記演算部への電源供給を停止して前記情報処理装置を前記省電力状態に遷移させる省電力制御部と、
前記情報処理装置各部に電源を供給する電源装置の動作状態を検知する主電源検知部とを有し、
前記省電力制御部は、前記主電源検知部が前記電源装置の動作停止を検知した際、前記演算部への電源供給状態に応じて前記演算部に実行させる処理を決定することを特徴とする、情報処理装置。
【請求項２】
前記省電力制御部は、前記主電源検知部が前記電源装置の動作停止を検知した際、前記情報処理装置が前記省電力である場合、前記情報処理装置を前記稼働状態に遷移させることを特徴とする、請求項１に記載の情報処理装置。
【請求項３】
前記演算部が演算する情報を保持する揮発性記憶部を有し、
前記省電力制御部は、前記情報処理装置を前記稼働状態に遷移させた後、前記演算部に前記揮発性記憶部に保持された情報を読み出す処理を実行させることを特徴とする、請求項２に記載の情報処理装置。
【請求項４】
前記演算部が演算する情報を保持する揮発性記憶部を有し、
前記省電力制御部は、前記主電源検知部が前記電源装置の動作停止を検知した際、前記情報処理装置が前記稼働状態である場合、前記演算部に前記揮発性記憶部に保持された情報を読み出す処理を実行させることを特徴とする、請求項１乃至３いずれか１項に記載の情報処理装置。
【請求項５】
前記演算部に供給される電源の電位に基づき、前記電源装置が有する複数の異なる電源出力のうち前記演算部に供給される電源出力と他の電源出力とを同電位とすることを指示する接続指示信号を出力する接続指示部を有することを特徴とする、請求項１乃至４いずれか１項に記載の情報処理装置。
【請求項６】
前記他の電源出力は、供給される電源の電位に基づいて動作する部品に供給されていることを特徴とする、請求項５に記載の情報処理装置。
【請求項７】
前記他の電源出力は、供給される電源の電位に基づいて機械的に動作する部品に供給されていることを特徴とする、請求項６に記載の情報処理装置。
【請求項８】
前記他の電源出力は、前記情報処理装置の少なくとも一部を冷却する冷却装置に供給されていることを特徴とする、請求項７に記載の情報処理装置。
【請求項９】
前記接続指示信号に基づき、前記電源装置が有する複数の異なる電源出力のうち前記演算部に供給される電源出力と他の電源出力とを同電位とする出力接続部を有することを特徴とする、請求項５乃至８いずれか１項に記載の情報処理装置。
【請求項１０】
前記接続指示部は、前記演算部に供給される電源の電位と前記演算部が動作停止する電位との関係に基づいて前記接続指示信号を出力することを特徴とする、請求項５乃至９いずれか１項に記載の情報処理装置。
【請求項１１】
前記接続指示信号は、前記演算部に対して初期化処理の実行を指示する信号であることを特徴とする、請求項５乃至１０いずれか１項に記載の情報処理装置。
【請求項１２】
複数の電源出力を有する電源装置から電源を供給されて動作する情報処理装置であって、
情報を演算する演算部と、
前記演算部に供給される電源の電位を検知する演算部電位検知部と、
前記演算部に供給される電源の電位に基づき、前記電源装置が有する複数の異なる電源出力のうち前記演算部に供給される電源出力と他の電源出力とを同電位とすることを指示する接続指示信号を出力する接続指示部とを有することを特徴とする、情報処理装置。
【請求項１３】
前記他の電源出力は、供給される電源の電位に基づいて動作する部品に供給されていることを特徴とする、請求項１２に記載の情報処理装置。
【請求項１４】
前記他の電源出力は、供給される電源の電位に基づいて機械的に動作する部品に供給されていることを特徴とする、請求項１３に記載の情報処理装置。
【請求項１５】
前記他の電源出力は、前記情報処理装置の少なくとも一部を冷却する冷却装置に供給されていることを特徴とする、請求項１４に記載の情報処理装置。
【請求項１６】
前記接続指示信号に基づき、前記電源装置が有する複数の異なる電源出力のうち前記演算部に供給される電源出力と他の電源出力とを同電位とする出力接続部を有することを特徴とする、請求項１２乃至１５いずれか１項に記載の情報処理装置。
【請求項１７】
前記接続指示部は、前記演算部に供給される電源の電位と前記演算部が動作停止する電位との関係に基づいて前記接続指示信号を出力することを特徴とする、請求項１２乃至１６いずれか１項に記載の情報処理装置。
【請求項１８】
前記接続指示信号は、前記演算部に対して初期化処理の実行を指示する信号であることを特徴とする、請求項１２乃至１７いずれか１項に記載の情報処理装置。
【請求項１９】
複数の電源出力を有し、情報処理装置に電源を供給する電源装置であって、
前記情報処理装置において情報の演算を実行する演算部に電源を供給する第１の電源出力と、
前記第１の電源出力とは異なる対象に電源を供給する第２の電源出力と、
前記演算部に供給される電源の電位に基づいて出力された信号に基づき、前記第１の電源出力と前記第２の電源出力とを同電位とする出力接続部とを有することを特徴とする、電源装置。
【請求項２０】
情報処理動作可能な稼働状態から情報を演算する演算部への電源供給を停止して省電力状態に遷移する機能を有する情報処理装置の制御方法であって、
前記情報処理装置各部に電源を供給する電源装置の動作を停止し、
前記電源装置の動作停止に応じて前記演算部への電源供給状態を検知し、
前記演算部への電源供給状態に応じて前記演算部に実行させる処理を決定することを特徴とする、情報処理装置の制御方法。
【請求項２１】
前記演算部への電源供給が停止している場合、前記演算部への電源供給の開始を決定することを特徴とする、請求項２０に記載の情報処理装置の制御方法。
【請求項２２】
前記演算部への電源供給を開始した後、前記演算部が演算する情報を保持する揮発性記憶部から情報を読み出す処理を前記演算部に実行させることを決定することを特徴とする、請求項２１に記載の情報処理装置。
【請求項２３】
前記演算部に電源が供給されている場合、前記演算部が演算する情報を保持する揮発性記憶部から情報を読み出す処理を前記演算部に実行させることを決定することを特徴とする、請求項２０乃至２２いずれか１項に記載の情報処理装置。
【請求項２４】
複数の電源出力を有する電源装置から電源を供給されて動作する情報処理装置の制御方法であって、
前記情報処理装置各部に電源を供給する電源装置の動作を停止し、
前記演算部に供給される電源の電位を検知し、
前記検知した電位に基づき、前記電源装置が有する複数の異なる電源出力のうち前記演算部に供給される電源出力と他の電源出力とを同電位とすることを指示する接続指示信号を出力することを特徴とする、情報処理装置の制御方法。
【請求項２５】
請求項２０乃至２４いずれか１項に記載の制御方法を情報処理装置に実行させることを特徴とする制御プログラム。
【請求項２６】
請求項２５に記載の制御プログラムを情報処理装置が読み取り可能な形式で記録したことを特徴とする記録媒体。
【請求項２７】
複数の電源出力を有し、情報処理装置に電源を供給する電源制御方法であって、
電源の供給を停止し、
前記情報処理装置において情報の演算を実行する演算部に供給される電源の電位に基づいて出力された信号を受信し、
前記演算部に電源を供給する第１の電源出力と前記第１の電源出力とは異なる対象に電源を供給する第２の電源出力とを同電位とすることを特徴とする、電源制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
情報処理装置、電源装置、情報処理装置の制御方法、制御プログラム、記録媒体及び電源制御方法に関し、特に複数の電圧を生成して供給する電源の制御に関する。
【背景技術】
【０００２】
従来、ＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）やサーバ等の情報処理装置は、入力電源から夫々電圧の異なる複数の供給電源を生成する電源制御装置から電源供給を受けて動作している。このような電源制御装置において、夫々の供給電源の立ち上げ順番をコントロールすることが行われている。特に、プリンタ、スキャナ、ファクシミリ及び出力用紙の後処理機能等を有する画像処理装置等、複数の機能を有する装置のコントローラにおいて必須の技術となっている。この様な装置においては、夫々の機能を実現するデバイス毎に夫々の供給電源の立ち上がる順番が細かく規定されており、規定された順番とは異なる順番で電源立ち上げが実行された場合、電源の回りこみ等の発生によってデバイスに不具合が生じる可能性がある。
【０００３】
ここで、夫々の供給電源の電圧が完全にシステムグランドに落ちている状態であれば、設計通りの電源供給シーケンスに従って規定の順番で電源の立ち上げが実行されるが、夫々の供給電源の電圧が完全に落ちていない状態で電源供給シーケンスが実行された場合、電源の供給順番が設計通りにならない場合がある。この例について図１０を用いて具体的に説明する。図１０は、入力電源Ｖinに基づいて供給電源Ｖ1、Ｖ2、Ｖ3を生成する場合を示すタイミングチャートである。図１０に示すように、Ｖinの供給が開始してＡに示すタイミングで立ち上がり状態になると、Ｖ1の立ち上げが開始する。Ｂに示すタイミングでＶ1が立ち上がり状態になると、Ｖ2の立ち上げが開始する。同様に、Ｃに示すタイミングでＶ2が立ち上がり、Ｖ3の立ち上げが開始してＤに示すタイミングでＶ3の立ち上げが完了する。即ち、Ｖ1、Ｖ2、Ｖ3の順番で立ち上げシーケンスが設計されている。
【０００４】
次に、Ｖinの供給が停止すると、それに伴ってＶ1、Ｖ2、Ｖ3の供給も停止し、夫々の電圧が立ち下がり始める。ここで、Ｖ1、Ｖ2、Ｖ3の電源を生成する回路の内部負荷や、夫々の電源が接続されている回路の負荷によって、立ち下がりの態様が異なる可能性がある。図１０に示す例においては、Ｖ2の負荷がＶ1、Ｖ3の負荷よりも低く、Ｖ2の電圧は図中Ｅに示すようにＶ1、Ｖ3に比べて遅く立ち下がる。従って、Ｖ2の電圧が“Ｌｏｗ”として認識される程度に立ち下がる前にＶinの供給が再開された場合に問題が生じる。図１０に示すように、Ｖinの供給が再開され、Ｆに示すタイミングで立ち上がり状態になるとＶ1の立ち上げが開始するが、この時、既にＶ2は立ち上がり状態として認識されるので、Ｆと略等しいタイミングであるＨにおいてＶ3の立ち上げも開始される。その後、Ｇ、Ｉに示すタイミングで夫々Ｖ1、Ｖ3が立ち上がり状態となる。即ち、Ｖ2、Ｖ1、Ｖ3（若しくはＶ2、Ｖ3、Ｖ1）の順番で供給電源が立ち上がり、設計通りの立ち上げシーケンスとならない。
【０００５】
この様な課題を解決するための技術としては、電源の立ち下げ動作を監視し、夫々の供給電源において立ち下げ動作を行っている１つの電源電圧が所定電圧よりも低くなる前に所定時間が経過したことをもってその供給電源を放電し、他の供給電源の立ち下げ動作を開始することが提案されている（例えば特許文献１参照）。
【特許文献１】特開２００６−３１１７４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１の技術を用いて電源の立ち下げを制御する場合、夫々の供給電源を監視する回路や、電源立ち下げ開始からの経過時間をカウントする機能及び時間経過に伴って他の電源立ち下げを開始させるための回路等を要するため、回路の複雑化、肥大化を招く。また、特許文献１の方法は、電源の立ち下げを設計された順番通りに行うための技術であり、本発明が意図するような電源の立ち上げ順番についての不具合を解消することを直接の目的とはしていない。特に、特許文献１においては、電源立ち下げ動作開始からの所定時間経過が要件とされている。
【０００７】
しかしながら、この所定時間が経過する前に再度電源供給が開始される場合、やはり夫々の供給電源は完全に下がり切った状態とはならずに電源立ち上げシーケンスに不具合が発生する可能性がある。他方、特許文献１においては、電源の立ち下げを所定の順番通りに実行することを前提としているが、一般的に、夫々の供給電源が所定時間内にすべて立ち下がるのであれば、特に電源の立ち下がり順番は大きな問題とはならない。
【０００８】
本発明は、上述した実情を考慮してなされたもので、情報処理装置への電源供給において、電源供給が停止された後に蓄積されている電荷を迅速に放電することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、請求項１に記載の発明は、情報処理動作可能な稼働状態から装置の一部への電源供給を停止して省電力状態に遷移する機能を有する情報処理装置であって、情報を演算する演算部と、前記演算部への電源供給を停止して前記情報処理装置を前記省電力状態に遷移させる省電力制御部と、前記情報処理装置各部に電源を供給する電源装置の動作状態を検知する主電源検知部とを有し、前記省電力制御部は、前記主電源検知部が前記電源装置の動作停止を検知した際、前記演算部への電源供給状態に応じて前記演算部に実行させる処理を決定することを特徴とする。
【００１０】
また、請求項２に記載の発明は、請求項１に記載の情報処理装置において、前記省電力制御部は、前記主電源検知部が前記電源装置の動作停止を検知した際、前記情報処理装置が前記省電力である場合、前記情報処理装置を前記稼働状態に遷移させることを特徴とする。
【００１１】
また、請求項３に記載の発明は、請求項２に記載の情報処理装置において、前記演算部が演算する情報を保持する揮発性記憶部を有し、前記省電力制御部は、前記情報処理装置を前記稼働状態に遷移させた後、前記演算部に前記揮発性記憶部に保持された情報を読み出す処理を実行させることを特徴とする。
【００１２】
また、請求項４に記載の発明は、請求項１乃至３いずれか１項に記載の情報処理装置において、前記演算部が演算する情報を保持する揮発性記憶部を有し、前記省電力制御部は、前記主電源検知部が前記電源装置の動作停止を検知した際、前記情報処理装置が前記稼働状態である場合、前記演算部に前記揮発性記憶部に保持された情報を読み出す処理を実行させることを特徴とする。
【００１３】
また、請求項５に記載の発明は、請求項１乃至４いずれか１項に記載の情報処理装置において、前記演算部に供給される電源の電位に基づき、前記電源装置が有する複数の異なる電源出力のうち前記演算部に供給される電源出力と他の電源出力とを同電位とすることを指示する接続指示信号を出力する接続指示部を有することを特徴とする。
【００１４】
また、請求項６に記載の発明は、請求項５に記載の情報処理装置において、前記他の電源出力は、供給される電源の電位に基づいて動作する部品に供給されていることを特徴とする。
【００１５】
また、請求項７に記載の発明は、請求項６に記載の情報処理装置において、前記他の電源出力は、供給される電源の電位に基づいて機械的に動作する部品に供給されていることを特徴とする。
【００１６】
また、請求項８に記載の発明は、請求項７に記載の情報処理装置において、前記他の電源出力は、前記情報処理装置の少なくとも一部を冷却する冷却装置に供給されていることを特徴とする。
【００１７】
また、請求項９に記載の発明は、請求項５乃至８いずれか１項に記載の情報処理装置において、前記接続指示信号に基づき、前記電源装置が有する複数の異なる電源出力のうち前記演算部に供給される電源出力と他の電源出力とを同電位とする出力接続部を有することを特徴とする。
【００１８】
また、請求項１０に記載の発明は、請求項５乃至９いずれか１項に記載の情報処理装置において、前記接続指示部は、前記演算部に供給される電源の電位と前記演算部が動作停止する電位との関係に基づいて前記接続指示信号を出力することを特徴とする。
【００１９】
また、請求項１１に記載の発明は、請求項５乃至１０いずれか１項に記載の情報処理装置において、前記接続指示信号は、前記演算部に対して初期化処理の実行を指示する信号であることを特徴とする。
【００２０】
また、請求項１２に記載の発明は、複数の電源出力を有する電源装置から電源を供給されて動作する情報処理装置であって、情報を演算する演算部と、前記演算部に供給される電源の電位を検知する演算部電位検知部と、前記演算部に供給される電源の電位に基づき、前記電源装置が有する複数の異なる電源出力のうち前記演算部に供給される電源出力と他の電源出力とを同電位とすることを指示する接続指示信号を出力する接続指示部とを有することを特徴とする。
【００２１】
また、請求項１３に記載の発明は、請求項１２に記載の情報処理装置において、前記他の電源出力は、供給される電源の電位に基づいて動作する部品に供給されていることを特徴とする。
【００２２】
また、請求項１４に記載の発明は、請求項１３に記載の情報処理装置において、前記他の電源出力は、供給される電源の電位に基づいて機械的に動作する部品に供給されていることを特徴とする。
【００２３】
また、請求項１５に記載の発明は、請求項１４に記載の情報処理装置において、前記他の電源出力は、前記情報処理装置の少なくとも一部を冷却する冷却装置に供給されていることを特徴とする。
【００２４】
また、請求項１６に記載の発明は、請求項１２乃至１５いずれか１項に記載の情報処理装置において、前記接続指示信号に基づき、前記電源装置が有する複数の異なる電源出力のうち前記演算部に供給される電源出力と他の電源出力とを同電位とする出力接続部を有することを特徴とする。
【００２５】
また、請求項１７に記載の発明は、請求項１２乃至１６いずれか１項に記載の情報処理装置において、前記接続指示部は、前記演算部に供給される電源の電位と前記演算部が動作停止する電位との関係に基づいて前記接続指示信号を出力することを特徴とする。
【００２６】
また、請求項１８に記載の発明は、請求項１２乃至１７いずれか１項に記載の情報処理装置において、前記接続指示信号は、前記演算部に対して初期化処理の実行を指示する信号であることを特徴とする。
【００２７】
また、請求項１９に記載の発明は、複数の電源出力を有し、情報処理装置に電源を供給する電源装置であって、前記情報処理装置において情報の演算を実行する演算部に電源を供給する第１の電源出力と、前記第１の電源出力とは異なる対象に電源を供給する第２の電源出力と、前記演算部に供給される電源の電位に基づいて出力された信号に基づき、前記第１の電源出力と前記第２の電源出力とを同電位とする出力接続部とを有することを特徴とする。
【００２８】
また、請求項２０に記載の発明は、情報処理動作可能な稼働状態から情報を演算する演算部への電源供給を停止して省電力状態に遷移する機能を有する情報処理装置の制御方法であって、前記情報処理装置各部に電源を供給する電源装置の動作を停止し、前記電源装置の動作停止に応じて前記演算部への電源供給状態を検知し、前記演算部への電源供給状態に応じて前記演算部に実行させる処理を決定することを特徴とする。
【００２９】
また、請求項２１に記載の発明は、請求項２０に記載の情報処理装置の制御方法において、前記演算部への電源供給が停止している場合、前記演算部への電源供給の開始を決定することを特徴とする。
【００３０】
また、請求項２２に記載の発明は、請求項２１に記載の情報処理装置において、前記演算部への電源供給を開始した後、前記演算部が演算する情報を保持する揮発性記憶部から情報を読み出す処理を前記演算部に実行させることを決定することを特徴とする。
【００３１】
また、請求項２３に記載の発明は、請求項２０乃至２２いずれか１項に記載の情報処理装置において、前記演算部に電源が供給されている場合、前記演算部が演算する情報を保持する揮発性記憶部から情報を読み出す処理を前記演算部に実行させることを決定することを特徴とする。
【００３２】
また、請求項２４に記載の発明は、複数の電源出力を有する電源装置から電源を供給されて動作する情報処理装置の制御方法であって、前記情報処理装置各部に電源を供給する電源装置の動作を停止し、前記演算部に供給される電源の電位を検知し、前記検知した電位に基づき、前記電源装置が有する複数の異なる電源出力のうち前記演算部に供給される電源出力と他の電源出力とを同電位とすることを指示する接続指示信号を出力することを特徴とする。
【００３３】
また、請求項２５に記載の発明は、制御プログラムであって、請求項２０乃至２４いずれか１項に記載の制御方法を情報処理装置に実行させることを特徴とする。
【００３４】
また、請求項２６に記載の発明は、記録媒体であって、請求項２５に記載の制御プログラムを情報処理装置が読み取り可能な形式で記録したことを特徴とする。
【００３５】
また、請求項２７に記載の発明は、複数の電源出力を有し、情報処理装置に電源を供給する電源制御方法であって、電源の供給を停止し、前記情報処理装置において情報の演算を実行する演算部に供給される電源の電位に基づいて出力された信号を受信し、前記演算部に電源を供給する第１の電源出力と前記第１の電源出力とは異なる対象に電源を供給する第２の電源出力とを同電位とすることを特徴とする。
【発明の効果】
【００３６】
本発明によれば、情報処理装置への電源供給において、電源供給が停止された後に蓄積されている電荷を迅速に放電することが可能となる。
【発明を実施するための最良の形態】
【００３７】
以下、図面を参照して、本発明の実施形態を詳細に説明する。
図１は本実施形態に係る情報処理装置１の全体構成を示す図である。図１に示すように、本実施形態に係る情報処理装置１は、コントローラ１００、エンジン１０４、ＦＡＮ１０５及びＰＳＵ（Ｐｏｗｅｒ  Ｓｕｐｐｌｙ  Ｕｎｉｔ）２００を有する。また、コントローラ１００は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１０１、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）１０２、リセットＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）１０３及びＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）１１０を有する。また、ＰＳＵ２００は、外部電源入力部２０１、２４Ｖ出力部２０２、２４Ｖ電荷蓄積部２０３、５Ｖ出力部２０４、５Ｖ電荷蓄積部２０５、ＯＦＦ信号出力部２０６及びショートスイッチ２０７を有する。尚、図１においては、信号出力に係る線を実線で示し、電源出力に係る線を破線で示す。
【００３８】
本実施形態に係る情報処理装置１は、プリンタ、スキャナ、複写機等の複数の機能を有する複合機としての画像処理装置として構成される。尚、情報処理装置１の他の例としては、ＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）やサーバ等、一般的な情報処理装置が考えられる。コントローラ１００は、情報処理装置１全体の動作を制御する制御部である。本実施形態に係るコントローラ１００は回路基板にＣＰＵ１０１、ＳＤＲＡＭ１０２、リセットＩＣ及びＡＳＩＣ１１０等が実装されて構成される。
【００３９】
ＣＰＵ１０１は、情報を演算する演算部である。ＳＤＲＡＭ１０２は、ＣＰＵ１０１が演算を実行する際に情報を一時的に保持する揮発性の記憶媒体である。図１に示すように、情報処理装置１の用途や機能に応じて、複数のＳＤＲＡＭ１０２が実装される。コントローラ１００が画像処理装置としての様々な動作を制御する際は、情報処理装置１に設けられた図示しないＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）やＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）に格納された制御プログラムがＳＤＲＡＭ１０２にロードされてＣＰＵ１０１の演算に従って動作することによりソフトウェア制御部が構成され、画像処理装置としての動作を制御する。
【００４０】
リセットＩＣ１０３は、ＰＳＵ２００からコントローラ１００に供給される電源に基づき、ＣＰＵ１０１の初期化処理の実行を判断してリセット信号ＳResetを出力する。図２を参照して、リセットＩＣ１０３が出力するリセット信号ＳResetについて出力する。図２は、コントローラ１００に供給される５Ｖ電力の電位とリセットＩＣ１０３が出力するリセット信号ＳResetとの関係を示すタイミングチャートである。
【００４１】
図２に示すように、コントローラ１００に電力が供給されていない状態において、リセットＩＣ１０３が出力するリセット信号ＳResetの状態は“Ｌｏｗ”である。コントローラ１００に電力が供給開始された後、供給電力の電位が所定の電位（リセット検知電位：Ｖ0）に達すると、リセットＩＣ１０３は、リセット信号ＳResetの状態を“Ｈｉｇｈ”とする。リセットＩＣ１０３が出力するリセット信号ＳResetは、ＡＳＩＣ１１０及びＰＳＵ２００に入力される。
【００４２】
ＡＳＩＣ１１０は、リセット検知部１１１、ＯＦＦ検知部１１２、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｆａｃｅ）制御部１１３及び省電力制御部１１４を有する。リセット検知部１１１は、リセットＩＣ１０３が出力するリセット信号に基づき、ＣＰＵ１０１に初期化処理を実行させる。具体的には、リセット信号ＳResetが“Ｌｏｗ”から“Ｈｉｇｈ”となるタイミング（図２に示すタイミングｔReset1）においてリセット信号ＳResetの立ち上がりを検知してＣＰＵ１０１に初期化処理を実行させＣＰＵ１０１の処理を開始する。また、リセット信号ＳResetが“Ｈｉｇｈ”から“Ｌｏｗ”となるタイミング（図２に示すタイミングｔReset2）においてリセット信号ＳResetの立ち下がりを検知してＣＰＵ１０１に初期化処理を実行させ、ＣＰＵ１０１の処理を終了する。
【００４３】
ＯＦＦ検知部１１２は、ＰＳＵ２００から出力される主電源信号ＳPowerを受信する。ＡＳＩＣ１１０は、ＯＦＦ検知部１１２が受信する主電源信号ＳPowerの状態に基づき、ＰＳＵ２００の主電源ＯＮ／ＯＦＦを判断する。即ち、ＯＦＦ検知部１１２は、電源装置であるＰＳＵ２００の動作状態を検知する主電源検知部として機能する。ＯＦＦ検知部１１２は、主電源信号ＳPowerに基づいてＰＳＵ２００の主電源ＯＦＦを認識すると、ＯＦＦ検知信号ＳOFFを出力する。ＯＦＦ検知信号ＳOFFは、後述する省電力制御部１１４に入力される。ＰＣＩ制御部１１３は、エンジン１０４等、ＰＣＩスロットに接続されるデバイスを制御する。
【００４４】
省電力制御部１１４は、情報処理装置１の省電力機能を制御する。具体的には、情報処理装置１の動作態様に基づいて、ＣＰＵ１０１及びＳＤＲＡＭ１０２への電力供給を停止し、消費電力が低減された状態（省電力状態）へと情報処理装置１の状態を遷移させる。また、省電力制御部１１４は、ユーザによる情報処理装置１の操作や情報処理装置１に入力される情報及び情報処理装置１の動作態様に基づいて、情報処理装置１を省電力状態から復帰させる。情報処理装置１が省電力状態から復帰する要因の一つは、ＯＦＦ検知部１１２が主電源信号ＳPowerに基づいてＰＳＵ２００の主電源ＯＦＦを判断した際に出力するＯＦＦ検知信号ＳOFFである。
【００４５】
ＣＰＵ１０１は、演算を実行する際、ＡＳＩＣ１１０を介してＳＤＲＡＭ１０２にアクセスし、ＳＤＲＡＭ１０２から情報を読み出す（ＲＡＭリード）。ＳＤＲＡＭ１０２は大量のコンデンサによって情報を記憶するが、揮発性の記憶媒体であるため、コンデンサに蓄えられた電荷を補充する処理（リフレッシュ）が必要である。
【００４６】
ＰＳＵ２００は、外部から入力される電力に基づいて情報処理装置１の各部に電力を供給する電源供給装置である。外部電源入力部２０１には、外部から供給される電力が入力される。一般的には、外部電源入力部２０１には差込プラグが接続され、商用電源が供給される。２４Ｖ出力部２０２は、外部電源入力部２０１に供給された電力に基づいて２４Ｖの直流電力を生成して出力する。２４Ｖ電荷蓄積部２０３は、２４Ｖ出力部２０２によって出力された電力の電荷を蓄える。本実施形態において、２４Ｖ電源出力は、エンジン１０４及びＦＡＮ１０５等、機械的に動作する構成に供給される。
【００４７】
５Ｖ出力部２０４は、外部電源入力部２０１に供給された電力に基づいて５Ｖの直流電力を生成して出力する。５Ｖ電荷蓄積部２０５は、５Ｖ出力部２０４によって出力された電力の電荷を蓄える。本実施形態において、５Ｖ電源出力は、コントローラ１００、即ち電子的に動作する構成に供給される。
【００４８】
主電源信号出力部２０６は、ＰＳＵ２００の主電源ＯＮ／ＯＦＦに基づいて状態の変化するデジタル信号である主電源信号ＳPowerを出力する。本実施形態において主電源信号出力部２０６は、主電源がＯＮであり、ＰＳＵ２００に含まれる２４Ｖ出力部２０２及び５Ｖ出力部２０４が外部から入力される電源に基づいて電力生成を行なっている状態において “ｈｉｇｈ”を出力し、主電源がＯＦＦであり、２４Ｖ出力部２０２及び５Ｖ出力部２０４が電力生成を行なっていない場合に“Ｌｏｗ”を出力する。
【００４９】
ショートスイッチ２０７は、コントローラ１００から入力されるリセット信号ＳResetに基づいて２４Ｖ出力部２０２の出力側端子と５Ｖ出力部２０４の出力側端子との接続／切断を切り替える。具体的には、リセット検知信号ＳResetが“Ｌｏｗ”の場合に、２４Ｖ出力と５Ｖ出力とをショートする。即ち、リセットＩＣ１０３が接続指示信号としてリセット信号ＳResetを出力し、ショートスイッチ２０７が出力接続部として機能する。
【００５０】
このような情報処理装置１において、本実施形態の要旨は、主電源がＯＦＦされた後、２４Ｖ電荷蓄積部２０３及び５Ｖ電荷蓄積部２０５に蓄積されている電荷を迅速に放電するための処理及び構成にある。以下、本実施形態に係る情報処理装置１において、ＰＳＵ２００の主電源がＯＦＦとされた後の動作について説明する。
【００５１】
図３は、本実施形態に係る情報処理装置１において、ＰＳＵ２００の主電源がＯＦＦされた後の動作を示すフローチャートである。図３に示すように、ＰＳＵ２００の主電源がＯＦＦされる（Ｓ３０１）と、２４Ｖ出力部２０２及び５Ｖ出力部２０４が電力の供給を停止する。また、ＰＳＵ２００の主電源がＯＦＦされると、主電源信号出力部２０６が主電源信号ＳPowerの出力を“Ｌｏｗ”に切り替える。ＯＦＦ検知部１１２は、主電源信号ＳPowerが“Ｌｏｗ”となったことに基づき、ＰＳＵ２００の主電源がＯＦＦされたことを認識しＯＦＦ検知信号ＳOFFを出力する（Ｓ３０２）。
【００５２】
省電力制御部１１４は、ＯＦＦ検知信号ＳOFFを受信すると、情報処理装置１の状態が省電力状態である場合（Ｓ３０３／ＹＥＳ）、情報処理装置１を動作可能な状態（スタンバイ状態）に復帰させる（Ｓ３０４）。Ｓ３０４においては、ＡＳＩＣ１１０が省電力制御部１１４の制御に従ってＣＰＵ１０１及びＳＤＲＡＭ１０２への電力供給を再開し、省電力状態からの復帰処理を実行する。２４Ｖ出力部２０２及び５Ｖ出力部２０４は電力供給を停止しているので、Ｓ３０２以降の動作において、コントローラ１００に含まれる各部は、５Ｖ電荷蓄積部２０５に蓄積されている電荷を消費して動作している。これにより、ＰＳＵ２００の主電源がＯＦＦされた後、５Ｖ電荷蓄積部２０５に蓄積されている電荷を迅速に放電することが可能となる。
【００５３】
Ｓ３０４におけるスタンバイ状態への復帰動作により、ＰＳＵ２００の５Ｖ出力からコントローラ１００に供給される電力の電位が、図２において説明したリセット検知電位まで低下すると（Ｓ３０５／ＹＥＳ）、リセットＩＣ１０３が出力するリセット信号ＳResetの状態が“Ｌｏｗ”となる。これにより、リセット検知部１１１がＣＰＵ１０１に初期化処理を実行させてＣＰＵ１０１が処理を終了し、コントローラ１０１が動作停止する。また、リセット検知信号ＳResetが“Ｌｏｗ”となったことにより、ショートスイッチ２０７が２４Ｖ出力と５Ｖ出力とをショートする（Ｓ３０６）。
【００５４】
コントローラ１００が動作停止することにより、５Ｖ電荷蓄積部２０５に蓄積されている電荷が消費されなくなる。これにより、５Ｖ電荷蓄積部２０５に蓄積されている電荷の放電が遅くなってしまうが、本実施形態においては、ＣＰＵ１０１のリセット後、２４Ｖ出力と５Ｖ出力とをショートする。これにより、２４Ｖ出力に接続されているエンジン１０４やＦＡＮ１０５に対して、５Ｖ電荷蓄積部２０５に蓄積されている電荷が流れ、５Ｖ電荷蓄積部２０５に蓄積されている電荷を迅速に放電することが可能となる。ＦＡＮ１０５は、コントローラ１００の動作状態に関わらず、電力の供給に基づいてモータを回転駆動しているため、コントローラ１００の動作停止後の電荷放電を目的の１つとする本実施形態において特に効果的である。
【００５５】
他方、Ｓ３０４においてスタンバイ状態への復帰処理を完了しても、コントローラ１００に供給される電力がリセット検知電位Ｖ0まで低下していない場合（Ｓ３０５／ＮＯ）、スタンバイ状態への復帰に伴い、ＳＤＲＡＭ１０２がリフレッシュ処理を再開する。これに加えて、本実施形態においては、ＣＰＵ１０１がＳＤＲＡＭ１０２からの情報読み出し（ＲＡＭリード）処理を実行する。このＲＡＭリード処理は、省電力制御部１１４がＳOFF信号に基づいてＣＰＵ１０１に実行させる。ＳＤＲＡＭ１０２のリフレッシュ処理に加え、ＲＡＭリード処理を実行することにより、コントローラ１００に供給される電力、即ち、５Ｖ電荷蓄積部２０５に蓄積されている電荷を迅速に放電することが可能となる。
【００５６】
コントローラ１００は、供給される電力の電位が図２において説明したリセット検知電位Ｖ0まで低下するまでＳ３０７の処理を繰り返す（Ｓ３０８／ＮＯ）。供給される電力の電位がリセット検知電位Ｖ0まで低下すると（Ｓ３０８／ＹＥＳ）、ＣＰＵ１０１がリセットして処理を終了し、コントローラ１００が動作停止する。その後、ＰＵ２００が、上述したＳ３０６の処理と同様の処理を実行し、処理を終了する。
【００５７】
省電力制御部１１４が、ＯＦＦ検知信号ＳOFFを受信した際、情報処理装置１の状態が省電力状態でない場合、即ち、スタンバイ状態である場合（Ｓ３０３／ＮＯ）、ＳＤＲＡＭ１０１はそのままリフレッシュ処理を継続すると共に、ＣＰＵ１０１が省電力制御部１１４の指示に基づいてＲＡＭリード処理を実行する（Ｓ３０７）。その後、上述したＳ３０８以降の動作を実行し、処理を終了する。
【００５８】
このように、本実施形態に係る情報処理装置１及びそれに含まれるＰＳＵ２００は、ＰＳＵ２００の主電源ＯＦＦ後の電荷放電を迅速に実行するために上述した動作を実行する。これらの動作の効果について、図面を参照して説明する。図４、図５は、ＰＳＵ２００の主電源がＯＦＦされた際に、コントローラ１００が省電力状態である場合において、主電源ＯＦＦ前後の主電源信号ＳPower、リセット信号ＳReset、及びコントローラ１００に供給される５Ｖ電源の電位を示す図である。
【００５９】
図４は、本実施形態を適用しない従来の放電態様を示す図である。図４に示すように、本実施形態に係る放電方法を用いない場合、タイミングｔ1においてＰＳＵ２００の主電源がＯＦＦされた後、ＰＳＵ２００の自己放電及び省電力状態であるコントローラ１００の自己放電によって５Ｖ電荷蓄積部２０５に蓄積されている電荷が緩やかに放電される。タイミングｔ2においてコントローラ１００に供給される５Ｖ電源がリセット検知電位Ｖ0まで低下すると、コントローラ１００の動作が停止し、５Ｖ電源の放電は更に緩やかとなる。
【００６０】
このように、本実施形態に係る放電方法を適用せず且つコントローラ１００が省電力状態である場合、コントローラ１００の消費電力が抑えられた状態となっているため、５Ｖ電荷蓄積部２０５に蓄積されている電荷を放電し、ＣＰＵリセットが実行されるまでの期間（図４に示す期間Ｔ1）が長くなる。また、ＣＰＵリセットが実行されてコントローラ１００の動作が停止した後、５Ｖ電荷蓄積部２０５に蓄積されている電荷が放電されるまでの期間も長くなる。
【００６１】
図５は、本実施形態に係る放電方法を適用する場合の態様を示す。図５に示すように、タイミングｔ1においてＰＳＵ２００の主電源がＯＦＦされると（Ｓ３０１）、コントローラ１００が省電力状態であるため（Ｓ３０３／ＹＥＳ）、コントローラ１００が省電力状態からスタンバイ状態への復帰処理（Ｓ３０４）を実行して電力を消費する。スタンバイ状態への復帰処理が完了しても、コントローラ１００に供給される電源の電位、即ち５Ｖ電荷蓄積部２０５に蓄積されている電荷の電位がリセット検知電位Ｖ0まで低下しない場合（Ｓ３０５／ＮＯ）は、ＳＤＲＡＭ１０２のリフレッシュ処理及びＲＡＭリード処理（Ｓ３０７）を実行する。
【００６２】
このような期間Ｔ2における処理により、タイミングｔ3において、コントローラ１００に供給される電源の電位がリセット検知電位Ｖ0まで低下すると（Ｓ３０５／ＹＥＳ若しくはＳ３０８／ＹＥＳ）、ＰＳＵ２００において２４Ｖ出力と５Ｖ出力とがショートされ、５Ｖ電荷蓄積部２０５に蓄積されている電荷が２４Ｖ出力に接続されているＦＡＮ１０５によって消費される（Ｓ３０６）。その後、タイミングｔ2から期間Ｔ3が経過したタイミングｔ3において、５Ｖ電荷蓄積部２０５に蓄積されている電荷の放電が完了する。このように、本実施形態に係る電荷の放電方法を用いることにより、短い時間で５Ｖ電荷蓄積部２０５に蓄積されている電荷を放電することが可能となる。
【００６３】
図６、図７は、ＰＳＵ２００の主電源がＯＦＦされた際に、コントローラ１００がスタンバイ状態である場合において、主電源ＯＦＦ前後の主電源信号ＳPower、リセット信号ＳReset、及びコントローラ１００に供給される５Ｖ電源の電位を示す図である。
【００６４】
図６は、本実施形態を適用しない従来の放電態様を示す図である。図４に示すように、本実施形態に係る放電方法を用いない場合、タイミングｔ1においてＰＳＵ２００の主電源がＯＦＦされた後、コントローラ１００はスタンバイ状態であるため、ＳＤＲＡＭ１０２のリフレッシュ処理によって５Ｖ電荷蓄積部２０５に蓄積されている電荷が放電される。タイミングｔ5においてコントローラ１００に供給される５Ｖ電源がリセット検知電位Ｖ0まで低下すると、コントローラ１００の動作が停止し、５Ｖ電源の放電は緩やかとなる。
【００６５】
このように、本実施形態に係る放電方法を適用せず且つコントローラ１００がスタンバイ状態である場合、リフレッシュ処理により図４の態様よりは短い期間で電荷が放電されるが、コントローラ１００が動作停止した後は、リフレッシュ処理も停止するため、５Ｖ電荷蓄積部２０５に蓄積されている電荷を放電するために要する時間（図６に示す期間Ｔ4）が長くなる。
【００６６】
図７は、本実施形態に係る放電方法を適用する場合の態様を示す。図７に示すように、タイミングｔ1においてＰＳＵ２００の主電源がＯＦＦされると（Ｓ３０１）、コントローラ１００がスタンバイ状態であるため（Ｓ３０３／ＮＯ）、コントローラ１００は、ＳＤＲＡＭ１０２のリフレッシュ処理及びＲＡＭリード処理（Ｓ３０７）を実行して５Ｖ電荷蓄積部２０５に蓄積されている電荷を消費する。
【００６７】
このような期間Ｔ5における処理により、タイミングｔ6において、コントローラ１００に供給される電源の電位がリセット検知電位Ｖ0まで低下すると（Ｓ３０８／ＹＥＳ）、ＰＳＵ２００において２４Ｖ出力と５Ｖ出力とがショートされ、５Ｖ電荷蓄積部２０５に蓄積されている電荷が２４Ｖ出力に接続されているＦＡＮ１０５によって消費される（Ｓ３０６）。その後、タイミングｔ6から期間Ｔ6が経過したタイミングｔ7において、５Ｖ電荷蓄積部２０５に蓄積されている電荷の放電が完了する。このように、本実施形態に係る電荷の放電方法を用いることにより、短い時間で５Ｖ電荷蓄積部２０５に蓄積されている電荷を放電することが可能となる。
【００６８】
以上説明したように、本実施形態に係る情報処理装置１においては、ＰＳＵ２００の主電源がＯＦＦされた後、コントローラ１００が動作している間は、省電力状態からスタンバイ状態への復帰処理、ＳＤＲＡＭ１０２のリフレッシュ処理及びＲＡＭリード処理を行なう事により、５Ｖ電荷蓄積部２０５に蓄積されている電荷を積極的に放電する。より具体的には、コントローラ１００のスタンバイ状態／省電力状態、即ちＣＰＵ１０１への電力供給状態に応じて、その後ＣＰＵ１０１に実行されるべき処理を決定する。
【００６９】
また、コントローラ１００に供給される電源の電位がリセット検知電位Ｖ0を下回り、ＣＰＵ１０１の動作が停止した後は、２４Ｖ出力と５Ｖ出力とをショートすることにより、５Ｖ電荷蓄積部２０５に蓄積されている電荷を放電する。これらの処理により、情報処理装置への電源供給において、電源供給が停止された後に蓄積されている電荷を迅速に放電することが可能となる。
【００７０】
尚、上記実施形態においては、ＰＳＵ２００が２４Ｖ出力と５Ｖ出力とを備える場合を例とし、５Ｖ出力に蓄積されている電荷を放電する場合を例として説明した。しかしながら、ＰＳＵ２００の電源出力及び積極的な放電を実行すべき電源出力は、上記実施形態以外の態様も可能である。例えば、ＰＳＵ２００が、５Ｖ、２４Ｖ以外の出力を備えていても良いし、５Ｖ出力以外の電源出力に対して上記実施形態に係る放電動作を実行しても良い。少なくとも、ＣＰＵ１０１のような演算部及びＳＤＲＡＭ１０２のような演算作業領域となる記憶媒体を有するコントローラに対して電源を供給する電源出力であれば、上記実施形態と同様の効果、即ち、ＰＳＵ２００の主電源がＯＦＦされた後、コントローラに電源を供給する電源出力に蓄積された電荷を迅速に放電するという効果を得ることが可能である。
【００７１】
また、上記実施形態においては、コントローラ１００が動作停止した後、５Ｖ出力を２４Ｖ出力にショートする場合を例として説明した。上述したように、２４Ｖ出力には、コントローラ１００の制御に関わらず、電源供給に応じてモータを回転駆動するＦＡＮ１０５が接続されているため、コントローラ１００停止後の放電において特に効果がある。換言すると、上記実施形態におけるショートスイッチ２０７は、コントローラ１００が動作停止した後、５Ｖ出力をＦＡＮ１０５に接続する機能を実現する。尚、ＦＡＮ１０５以外であっても、モータを回転駆動する部品等、供給される電源の電位のみに応じて動作する部品に、５Ｖ出力を接続することにより、５Ｖ出力に蓄積された電荷を迅速に放電することが可能となる。
【００７２】
また、上記実施形態においては、図１に示すように、ＰＳＵ２００内においてショートスイッチ２０７が、リセット信号ＳPowerに応じて５Ｖ出力と２４Ｖ出力をショートする場合を例として説明した。しかしながら、リセット信号ＳPowerが“Ｌｏｗ”となったタイミングにおいて、２４Ｖ電荷蓄積部２０３に蓄積されている電荷が十分放電されていない場合もあり得る。この場合、５Ｖ出力と２４Ｖ出力とをショートすると、２４Ｖ電荷蓄積部２０３に蓄積された電荷が５Ｖ出力側のコントローラ１００に流れ込み、コントローラ１００に予定されている以上の電圧が流れてコントローラ１００に含まれる素子が破壊されてしまう可能性があり得る。図８に示すように、ショートスイッチ２０７の５Ｖ出力側にダイオード２０８を設け、２４Ｖ出力側から５Ｖ出力側に電流が流れないようにすることで、上述したような課題を解決することができる。
【００７３】
また、上記実施形態においては、ＰＳＵ２００内部にショートスイッチ２０７を設ける例を説明した。これにより、コントローラ１００側からリセット信号ＳResetを入力することで、本実施形態に係る放電方法のうち、コントローラ１００の動作停止後の手段をＰＳＵ２００単体で実現することが可能となる。この他、図９に示すように、ＰＳＵ２００の外部にショートスイッチ２０７を設けるようにしても良い。これにより、ＰＳＵ２００としては既存の電源装置を用いることが可能となる。
【００７４】
また、上記実施形態においては、図１に示すように、リセット検知部１１１、ＯＦＦ検知部１１２、ＰＣＩ制御部１１３及び省電力制御部１１４を、ＡＳＩＣ１１０に含まれるハードウェアとして説明した。しかしながら、これらの機能の一部または全部は、ソフトウェアによって実現されることも考えられる。そのような場合、情報処理装置に備えられた記憶媒体からＳＤＲＡＭ１０２にロードされたプログラムがＣＰＵ１０１の制御に従って動作することにより、リセット検知部１１１、ＯＦＦ検知部１１２、ＰＣＩ制御部１１３及び省電力制御部１１４の一部または全部の機能を実現するソフトウェア制御部が構成される。
【図面の簡単な説明】
【００７５】
【図１】本発明の実施形態に係る情報処理装置を示すブロック図である。
【図２】本発明の実施形態に係るリセット検知電位を示す図である。
【図３】本発明の実施形態に係る情報処理装置の動作を示す図である。
【図４】従来技術に係る電荷放電態様を示す図である。
【図５】本発明の実施形態に係る電荷放電態様を示す図である。
【図６】従来技術に係る電荷放電態様を示す図である。
【図７】本発明の実施形態に係る電荷放電態様を示す図である。
【図８】本発明の他の実施形態に係る情報処理装置を示すブロック図である。
【図９】本発明の他の実施形態に係る情報処理装置を示すブロック図である。
【図１０】従来例に係る電源制御の動作を示す図である。
【符号の説明】
【００７６】
１    情報処理装置
１００    コントローラ
１０１    ＣＰＵ
１０２    ＳＤＲＡＭ
１０３    リセットＩＣ
１０４    エンジン
１０５    ＦＡＮ
１１０    ＡＳＩＣ
１１１    リセットＩＣ
１１２    ＯＦＦ検知部
１１３    ＰＣＩ制御部
１１４    省電力制御部
２００    ＰＳＵ
２０１    外部電源入力部
２０２    ２４Ｖ出力部
２０３    ２４Ｖ電荷蓄積部
２０４    ５Ｖ出力部
２０５    ５Ｖ電荷蓄積部
２０６    主電源信号出力部
２０７    ショートスイッチ
２０８    ダイオード
【図１】
2009211437.tif 000003
【図２】
2009211437.tif 000004
【図３】
2009211437.tif 000005
【図４】
2009211437.tif 000006
【図５】
2009211437.tif 000007
【図６】
2009211437.tif 000008
【図７】
2009211437.tif 000009
【図８】
2009211437.tif 000010
【図９】
2009211437.tif 000011
【図１０】
2009211437.tif 000012