(57)【要約】【構成】アクセス状態管理回路５０は、ＳＤＲＡＭに設けられた複数のバンクのいずれか１つを指定したアクセス要求ＲＥＱ１〜ＲＥＱ７を、互いに異なる優先度を各々が有する複数のバッファ回路から受け付ける。アクセス状態管理回路５０はまた、３個のカラムを指定する入替枠を、１００個のカラムを有するレジスタ５０ｒ上で上位から下位に向けて移動させる。アクセス要求ＲＥＱ１〜ＲＥＱ７は、入替枠よりも下位のカラムに優先度に従う順序で設定される。入替枠内のアクセス要求は、隣り合う２つのアクセス要求が互いに異なるバンクを指定するように入れ替えられる。デコーダ５２は、入替枠よりも上位のカラムに設定されたアクセス要求に従うアクセス処理を順に実行する。【効果】優先度を考慮しつつＳＤＲＡＭへの実効アクセス時間を短縮することができる。【選択図】図２
2009211364.tif 000002
【特許請求の範囲】
【請求項１】
メモリに設けられた複数のバンクのいずれか１つを指定したアクセス要求を互いに異なる優先度を各々が有する複数の要求元から受け付ける受付手段、
Ｎ個（Ｎ：２以上の整数）のカラムを指定する入替枠をＭ個（Ｍ：Ｎを上回る整数）のカラムを有するレジスタ上で上位から下位に向けて移動させる移動手段、
前記受付手段によって受け付けられたアクセス要求を前記入替枠よりも下位のカラムに前記優先度に従う順序で設定する設定手段、
隣り合う２つのアクセス要求が互いに異なるバンクを指定するように前記入替枠内のアクセス要求を入れ替える入れ替え手段、および
前記入替枠よりも上位のカラムに設定されたアクセス要求に従うアクセス処理を順に実行するアクセス手段を備える、メモリ制御回路。
【請求項２】
前記入替枠は少なくとも３つのカラムを指定し、
前記入れ替え手段は、第１条件および第２条件の両方が満足されるとき入替処理を実行する一方、前記第１条件および前記第２条件の少なくとも一方が満足されないとき前記入替処理を中止し、
前記第１条件は前記入替枠内の最上位のカラムに設定されたアクセス要求と前記入替枠内の第２位のカラムに設定されたアクセス要求との間で指定バンクが一致するという条件に相当し、
前記第２条件は前記入替枠内の最上位のカラムに設定されたアクセス要求と前記入替枠内の第３位のカラムに設定されたアクセス要求との間で指定バンクが相違するという条件に相当する、請求項１記載のメモリ制御回路。
【請求項３】
前記移動手段は、移動前の入替枠内のカラムが移動後の入替枠内のカラムと部分的に重複するように前記入替枠を段階的に移動させる、請求項１または２記載のメモリ制御回路。
【請求項４】
前記メモリはバンクインタリーブアクセスを採用するメモリである、請求項１ないし３のいずれかに記載のメモリ制御回路。
【請求項５】
前記受付手段によって受け付けられるアクセス要求はデータ書き込みおよびデータ読み出しのいずれか一方を示すアクセス態様情報を伴い、
前記アクセス手段は前記アクセス態様情報を参照して前記メモリにアクセスする、請求項１ないし４のいずれかに記載のメモリ制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、メモリ制御回路に関し、特に複数のメモリ領域に選択的にアクセスする、メモリ制御回路に関する。
【背景技術】
【０００２】
この種の回路の一例が、特許文献１に開示されている。この背景技術によれば、複数のフラッシュメモリが準備される。連続する複数ワードのデータの書き込み動作を実行するとき、プロセッサは、或るフラッシュメモリを１ワードのデータの書き込み先として指定した後、他のフラッシュメモリを次の１ワードのデータの書き込み先として指定する。これによって、１ワードの書き込み動作毎に発生する数マイクロ秒〜数十マイクロ秒の待ち時間に関わらず、書き込み速度を高速化できる。
【特許文献１】特開２００５−３３９５８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、背景技術では、互いに異なる優先度が各ワードのデータに割り当てられることはなく、データ書き込みに際して優先度が考慮されることはない。
【０００４】
それゆえに、この発明の主たる目的は、アクセス要求元に割り当てられた優先度を考慮しつつ実効アクセス時間を短縮することができる、メモリ制御回路を提供することである。
【課題を解決するための手段】
【０００５】
この発明に従うメモリ制御回路(22：実施例で相当する参照符号。以下同じ)は、メモリ(24)に設けられた複数のバンクのいずれか１つを指定したアクセス要求を互いに異なる優先度を各々が有する複数の要求元から受け付ける受付手段(S1)、Ｎ個（Ｎ：２以上の整数）のカラムを指定する入替枠をＭ個（Ｍ：Ｎを上回る整数）のカラムを有するレジスタ(50r)上で上位から下位に向けて移動させる移動手段(S13, S23)、受付手段によって受け付けられたアクセス要求を入替枠よりも下位のカラムに優先度に従う順序で設定する設定手段(S5)、隣り合う２つのアクセス要求が互いに異なるバンクを指定するように入替枠内のアクセス要求を入れ替える入れ替え手段(S17~S21)、および入替枠よりも上位のカラムに設定されたアクセス要求に従うアクセス処理を順に実行するアクセス手段(52)を備える。
【０００６】
受付手段は、メモリに設けられた複数のバンクのいずれか１つを指定したアクセス要求を、互いに異なる優先度を各々が有する複数の要求元から受け付ける。Ｎ個（Ｎ：２以上の整数）のカラムを指定する入替枠は、Ｍ個（Ｍ：Ｎを上回る整数）のカラムを有するレジスタ上で上位から下位に向けて移動手段によって移動される。設定手段は、受付手段によって受け付けられたアクセス要求を、入替枠よりも下位のカラムに優先度に従う順序で設定する。入替枠内のアクセス要求は、隣り合う２つのアクセス要求が互いに異なるバンクを指定するように、入れ替え手段によって入れ替えられる。アクセス手段は、入替枠よりも上位のカラムに設定されたアクセス要求に従うアクセス処理を順に実行する。
【０００７】
このように、アクセス要求は入替枠よりも下位のカラムに優先度に従う順序で設定され、入替枠内のアクセス要求は隣り合う２つのアクセス要求が互いに異なるバンクを指定するように入れ替えられ、そして入替枠よりも上位のカラムに設定されたアクセス要求に従うアクセス処理が順に実行される。これによって、優先度を考慮したバンクインタリーブアクセスが可能となり、実効アクセス時間の短縮化が実現される。
【０００８】
好ましくは、入替枠は少なくとも３つのカラムを指定し、入れ替え手段は、第１条件および第２条件の両方が満足されるとき入替処理を実行する一方、第１条件および第２条件の少なくとも一方が満足されないとき入替処理を中止し、第１条件は入替枠内の最上位のカラムに設定されたアクセス要求と入替枠内の第２位のカラムに設定されたアクセス要求との間で指定バンクが一致するという条件に相当し、第２条件は入替枠内の最上位のカラムに設定されたアクセス要求と入替枠内の第３位のカラムに設定されたアクセス要求との間で指定バンクが相違するという条件に相当する。
【０００９】
好ましくは、移動手段は、移動前の入替枠内のカラムが移動後の入替枠内のカラムと部分的に重複するように入替枠を段階的に移動させる。
【００１０】
好ましくは、メモリはバンクインタリーブアクセスを採用するメモリである。
【００１１】
好ましくは、受付手段によって受け付けられるアクセス要求はデータ書き込みおよびデータ読み出しのいずれか一方を示すアクセス態様情報を伴い、アクセス手段はアクセス態様情報を参照してメモリにアクセスする。
【発明の効果】
【００１２】
この発明によれば、アクセス要求は入替枠よりも下位のカラムに優先度に従う順序で設定され、入替枠内のアクセス要求は隣り合う２つのアクセス要求が互いに異なるバンクを指定するように入れ替えられ、そして入替枠よりも上位のカラムに設定されたアクセス要求に従うアクセス処理が順に実行される。これによって、優先度を考慮したバンクインタリーブアクセスが可能となり、実効アクセス時間の短縮化が実現される。
【００１３】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【発明を実施するための最良の形態】
【００１４】
図１を参照して、この実施例のディジタルカメラ１０は、光学レンズ１２を含む。被写界を表す光学像は、光学レンズ１２を経て撮像装置１４の撮像面に照射される。ドライバ１６は、撮像面を周期的に露光し、これによって生成された電荷をラスタ走査態様で撮像面から読み出す。撮像装置１４からは、読み出された電荷に基づく生画像データが周期的に出力される。
【００１５】
出力された生画像データは、前処理回路１８によってディジタルクランプや画素欠陥補正などの処理を施された後、バッファ回路２０のＳＲＡＭ２０ｍに書き込まれる。バッファ回路２０は、ＳＲＡＭ２０ｍに格納された生画像データをＳＤＲＡＭ２４のバンク０または１に既定量ずつ書き込むべく、メモリ制御回路２２に向けてアクセス要求を繰り返し発行する。バッファ回路２０は、メモリ制御回路２２から承認信号が返送される毎に、ＳＲＡＭ２０ｍに格納された既定量の生画像データをメモリ制御回路２２に向けて出力する。出力された生画像データは、メモリ制御回路２２によってＳＤＲＡＭ２４のバンク０または１に書き込まれる。
【００１６】
なお、ＳＤＲＡＭ２４はＤＤＲ型のＳＤＲＡＭであり、メモリ制御回路２２はクロックの立ち上がりおよび立ち下がりの各々に応答して１ワードのアクセス動作を実行する。
【００１７】
バッファ回路２６は、ＳＤＲＡＭ２４のバンク０または１に格納された生画像データを既定量ずつ読み出すべく、メモリ制御回路２２に向けてアクセス要求を繰り返し発行する。メモリ制御回路２２は、発行されたアクセス要求の承認に関連して、承認信号を要求元であるバッファ回路２６に返送し、かつ既定量の生画像データをＳＤＲＡＭ２４のバンク０または１から読み出す。読み出された生画像データは、バッファ回路２６に設けられたＳＲＡＭ２６ｍに書き込まれる。後処理回路２８は、ＳＲＡＭ２６ｍに格納された生画像データを読み出し、読み出された生画像データに色分離，白バランス調整，ＹＵＶ変換などの処理を施す。これによって生成されたＹＵＶ画像データは、バッファ回路３０に設けられたＳＲＡＭ３０ｍに書き込まれる。
【００１８】
バッファ回路３０もまた、メモリ制御回路２２に向けてアクセス要求を繰り返し発行し、ＳＲＡＭ３０ｍに格納された既定量のＹＵＶ画像データをメモリ制御回路２２からの承認信号に応答してメモリ制御回路２２に出力する。出力されたＹＵＶ画像データは、メモリ制御回路２２によってＳＤＲＡＭ２４のバンク０または１に書き込まれる。
【００１９】
バッファ回路３２は、ＳＤＲＡＭ２４のバンク０または１に格納されたＹＵＶ画像データを既定量ずつ読み出すべく、メモリ制御回路２２に向けてアクセス要求を繰り返し発行する。メモリ制御回路２２は、発行されたアクセス要求を承認するとき、承認信号をバッファ回路３２に返送し、かつ既定量のＹＵＶ画像データをＳＤＲＡＭ２４のバンク０または１から読み出す。読み出されたＹＵＶ画像データはバッファ回路３２に設けられたＳＲＡＭ３２ｍを経てＬＣＤドライバ３４に与えられる。ＬＣＤドライバ３４は、与えられたＹＵＶ画像データに基づいてＬＣＤモニタ３６を駆動する。この結果、被写界を表す動画像がＬＣＤモニタ３６から出力される。
【００２０】
バッファ回路３８は、記録開始指示が発行されたとき、ＳＤＲＡＭ２４のバンク０または１に格納されたＹＵＶ画像データを既定量ずつ読み出すべく、メモリ制御回路２２に向けてアクセス要求を繰り返し発行する。メモリ制御回路２２は、発行されたアクセス要求の承認に関連して、承認信号を要求元であるバッファ回路３８に返送し、かつ既定量のＹＵＶ画像データをＳＤＲＡＭ２４のバンク０または１から読み出す。読み出されたＹＵＶ画像データは、バッファ回路３８に設けられたＳＲＡＭ３８ｍを経てＨ２６４エンコーダ４０に与えられる。Ｈ２６４エンコーダ４０は、与えられたＹＵＶ画像データをＨ２６４方式で圧縮し、これによって生成された圧縮画像データをバッファ回路４２に設けられたＳＲＡＭ４２ｍに書き込む。
【００２１】
バッファ回路４２も、メモリ制御回路２２に向けてアクセス要求を繰り返し発行し、ＳＲＡＭ４２ｍに格納された既定量の圧縮画像データをメモリ制御回路２２からの承認信号に応答してメモリ制御回路２２に出力する。出力された圧縮画像データは、メモリ制御回路２２によってＳＤＲＡＭ２４のバンク０または１に書き込まれる。
【００２２】
バッファ回路４４は、ＳＤＲＡＭ２４のバンク０または１に格納された圧縮画像データを既定量ずつ読み出すべく、メモリ制御回路２２に向けてアクセス要求を繰り返し発行する。メモリ制御回路２２は、発行されたアクセス要求を承認するとき、承認信号をバッファ回路４４に返送し、かつ既定量の圧縮画像データをＳＤＲＡＭ２４のバンク０または１から読み出す。読み出された圧縮画像データは、バッファ回路４４に設けられたＳＲＡＭ４４ｍを経てＩ／Ｆ４６に与えられる。圧縮画像データは、Ｉ／Ｆ４６によって記録媒体４８に書き込まれる。
【００２３】
なお、上述のようなバッファ回路３８〜４４，Ｈ２６４エンコーダ４０およびＩ／Ｆ４４の動作は、記録終了指示に応答して終了される。
【００２４】
メモリ制御回路２２は、図２に示すように構成される。バッファ回路２０からの生画像データ，バッファ回路３０からのＹＵＶ画像データおよびバッファ回路４２からの圧縮画像データは、セレクタ５４ｃを介してＳＤＲＡＭ２４に書き込まれる。ＳＤＲＡＭ２４から読み出された生画像データはセレクタ５４ｃを介してバッファ回路２６に与えられ、ＳＤＲＡＭ２４から読み出されたＹＵＶ画像データはセレクタ５４ｃを介してバッファ回路３２または３８に与えられ、ＳＤＲＡＭ２４から読み出された圧縮画像データはセレクタ５４ｃを介してバッファ回路４４に与えられる。
【００２５】
バッファ回路２０，２６，３０，３２，３８，４２および４４の各々から発行されるアクセス要求は、“書き込み”および“読み出し”のいずれか一方のアクセス態様を示すコントロール信号とアクセス先の先頭アドレスを示すアドレス信号とを伴う。アクセス要求はアクセス状態管理回路５０に与えられ、付随するコントロール信号およびアドレス信号はセレクタ５４ａおよび５４ｂにそれぞれ与えられる。
【００２６】
以下では、説明の便宜上、バッファ回路２０，２６，３０，３２，３８，４２および４４に参照番号１〜７をそれぞれ割り当て、バッファ回路１〜７からそれぞれ発行される７つのアクセス要求に符号ＲＥＱ１〜ＲＥＱ７を割り当て、バッファ回路１〜７にそれぞれ返送される７つ承認信号にＡＣＫ１〜ＡＣＫ７をそれぞれ割り当てる。さらに、アクセス要求ＲＥＱ１〜ＲＥＱ７にそれぞれ付随する７つのコントロール信号に符号ＣＴＬ１〜ＣＴＬ７を割り当て、アクセス要求ＲＥＱ１〜ＲＥＱ７にそれぞれ付随する７つのアドレス信号にＡＤＲＳ１〜ＡＤＲＳ７を割り当てる。
【００２７】
バッファ回路１〜７の各々には、互いに異なる優先度が予め割り当てられる。この優先度は、アクセス状態管理回路５０に設けられたテーブル５０ｔ（図３参照）によって管理される。図３によれば、優先度は、バッファ回路１→バッファ回路２→バッファ回路３→バッファ回路４→バッファ回路５→バッファ回路６→バッファ回路７の順で低下する。
【００２８】
アクセス状態管理回路５０はまた、与えられたアクセス要求ＲＥＱ１〜ＲＥＱ７を登録するためのレジスタ５０ｒ（図４参照）を有する。図４によれば、レジスタ５０ｒは１００個のカラムを有する。後述する入替枠ＦＲＭが設定されるまでは最上位から１０個のカラムが登録領域として指定され、入替枠ＦＲＭが設定された後は入替枠ＦＲＭよりも下位の１０個のカラムが登録領域として指定される。アクセス要求ＲＥＱ１〜ＲＥＱ７は、こうして指定された登録領域に上述の優先度に従う順序で登録される。
【００２９】
デコーダ５２は、アドレス信号ＡＤＲＳ１〜ＡＤＲＳ７の各々によって示される先頭アドレスを参照してアクセス先のバンクを特定し、特定したバンクをアクセス状態管理回路５０に通知する。
【００３０】
アクセス状態管理回路５０は、レジスタ５０ｒに３つ以上のアクセス要求が登録された後に、３つのカラム（３つのアクセス要求）を指定する入替枠ＦＲＭをレジスタ５０ｒ上に設定する。アクセス状態管理回路５０はさらに、設定された入替枠ＦＲＭ内の３つのアクセス要求にそれぞれ対応する３つのバンクをデコーダ５２からの通知に基づいて特定し、特定された３つのバンクの状態に応じて入替枠ＦＲＭ内の３つのアクセス要求の順位を入れ替える。
【００３１】
具体的には、アクセス先のバンクが１番目のアクセス要求と２番目のアクセス要求との間で一致しかつ１番目のアクセス要求と３番目のアクセス要求との間で相違する場合、２番目のアクセス要求と３番目のアクセス要求とを入れ替える。一方、アクセス先のバンクが１番目のアクセス要求と２番目のアクセス要求との間で相違するか或いは全てのアクセス要求の間で一致する場合は、アクセス要求の入れ替えは中止される。
【００３２】
こうしてアクセス要求の順位が制御されることで、３つのアクセス要求の全てが同じバンクに対応する場合を除き、２番目のアクセス要求に対応するバンクは１番目のアクセス要求に対応するバンクと相違することとなる。
【００３３】
入替枠ＦＲＭ内の３つのアクセス要求の順位が確定すると、入替枠ＦＲＭが２カラムだけ下位に進められる。移動後の入替枠ＦＲＭ内の１番目のアクセス要求は、移動前の入替枠ＦＲＭ内の３番目のアクセス要求と一致する。上述のような順位の入れ替えは、移動後の入替枠ＦＲＭに属する３つのリクエストに注目して実行される。
【００３４】
このような順位の入れ替えおよび入替枠ＦＲＭの移動の一例を、図５（Ａ）〜図５（Ｄ）に示す。図５（Ａ）によれば、入替枠ＦＲＭはアクセス要求ＲＥＱ２〜ＲＥＱ４を指定する。アクセス要求ＲＥＱ２およびＲＥＱ３の各々はバンク０に対応し、アクセス要求ＲＥＱ４はバンク１に対応する。このときは、アクセス要求ＲＥＱ３およびＲＥＱ４が図５（Ｂ）に示すように入れ替えられる。入替枠ＦＲＭは、アクセス要求の順位が確定した後に図５（Ｃ）に示す位置に移動する。
【００３５】
図５（Ｃ）によれば、移動後の入替枠ＦＲＭは、アクセス要求ＲＥＱ３，ＲＥＱ１およびＲＥＱ２を指定する。アクセス要求ＲＥＱ３およびＲＥＱ１はバンク０に対応し、アクセス要求ＲＥＱ２はバンク１に対応する。このときは、アクセス要求ＲＥＱ１およびＲＥＱ２が図５（Ｄ）に示すように入れ替えられる。
【００３６】
図２に戻って、デコーダ５２は、入替枠ＦＲＭが指定するカラムよりも上位のカラムに登録されたアクセス要求に従うアクセス処理を順に実行する。デコーダ５２はまず、注目するアクセス要求をＡＣＫ生成回路６０に通知する。ＡＣＫ生成回路６０は、注目するアクセス要求の発行元に承認信号ＡＣＫを送信する。デコーダ５２は次に、注目するアクセス要求に対応するコントロール信号の選択をセレクタ５４ａに通知し、注目するアクセス要求に対応するアドレス信号の選択をセレクタ５４ｂに通知し、そして注目するアクセス要求に対応する画像データの選択をセレクタ５４ｃに通知する。
【００３７】
コマンド生成回路５６は、セククタ５４ａによって選択されたコントロール信号に基づいてコマンドを生成し、生成されたコマンドをＳＤＲＡＭ２４に与える。書き込み動作を実行するとき、コマンドは、アクティブコマンド，ライトコマンド，プリチャージコマンドの順で生成される。読み出し動作を実行するとき、コマンドは、アクティブコマンド，リードコマンド，プリチャージコマンドの順で生成される。アドレスコンバータ５８は、セレクタ５４ｂによって選択されたアドレス信号をＳＤＲＡＭ２４の実アドレスに変換し、変換されたアドレス信号をＳＤＲＡＭ２４に与える。変換されたアドレス信号には、１つのロウアドレスと複数のカラムアドレスとが含まれる。
【００３８】
注目するアクセス要求が書き込み動作を要求する場合、セレクタ５４ｃから出力された画像データは、コマンド生成回路５６によって生成されたコマンドおよびアドレスコンバータ５８によって生成されたアドレス信号に従ってＳＤＲＡＭ２４に書き込まれる。注目するアクセス要求が読み出し動作を要求する場合、画像データはコマンド生成回路５６によって生成されたコマンドおよびアドレスコンバータ５８によって生成されたアドレス信号に従ってＳＤＲＡＭ２４から読み出され、セレクタ５４ｃに与えられる。
【００３９】
コマンド生成回路５６はまた、注目するアクセス要求に従う書き込み動作または読み出し動作が完了する毎に、終了通知をデコーダ５２に与える。デコーダ５２は、終了したアクセス要求をレジスタ５０ｒから削除し、レジスタ５０ｒ上の次のアクセス要求に従うアクセス処理を実行する。
【００４０】
アクセス状態管理回路５０は、図６に示すレジスタ設定処理および図７に示す順位変更処理を並列的に実行する。
【００４１】
図６を参照して、ステップＳ１ではアクセス要求ＲＥＱ１〜ＲＥＱ７のいずれか１つが入力されたか否かを判別し、ＹＥＳであれば入替枠ＦＲＭがレジスタ５０ｒに設定済みであるか否かをステップＳ３で判別する。ここでＹＥＳであればステップＳ５に進み、入替枠ＦＲＭよりも下位の１０個のカラムを登録領域として指定する。一方、ＮＯであればステップＳ７に進み、レジスタ５０ｒの最上位から１０個のカラムを登録領域として指定する。ステップＳ９では、入力されたアクセス要求を指定された登録領域に登録する。登録の順序は、テーブル５０ｔに記述された優先度に従う。ステップＳ９の処理が完了すると、ステップＳ１に戻る。
【００４２】
図７を参照して、ステップＳ１１ではレジスタ５０ｒに登録されたアクセス要求の数が“３”以上であるか否かを判別し、ＹＥＳであればステップＳ１３で変数Ｎを“１”に設定する。変数Ｎは“１００”を上限とし、“１００”に達すると“１”に戻る。ステップＳ１５では、Ｎ番目以降の３つのアクセス要求を指定するように入替枠ＦＲＭをレジスタ５０ｒ上に配置する。ステップＳ１７では、入替枠ＦＲＭ内の１番目のアクセス要求と２番目のアクセス要求との間でアクセス先のバンクが一致するか否かを判別する。ステップＳ１９では、入替枠ＦＲＭ内の１番目のアクセス要求と３番目のアクセス要求との間でアクセス先のバンクが相違するか否かを判別する。
【００４３】
ステップＳ１７およびＳ１９の両方でＹＥＳであれば、ステップＳ２１で入替枠ＦＲＭ内の２番目のアクセス要求と３番目のアクセス要求とを入れ替える。入れ替えが完了すると、ステップＳ２３で変数Ｎに“２”を加算してからステップＳ１５に戻る。一方、ステップＳ１７またはＳ１９でＮＯであれば、ステップＳ２１の処理を実行することなくステップＳ２３に進み、その後にステップＳ１５に戻る。
【００４４】
入替枠ＦＲＭによって指定された３つのアクセス要求がいずれも“バンク０”へのデータ書き込みを要求するものである場合、書き込み動作は図８（Ａ）〜図８（Ｆ）に示す要領で実行される。コマンドは、図８（Ａ）に示すクロックに同期して図８（Ｂ）に示すように発行される。ここで、“Ａ”はアクティブコマンドに相当し、“Ｗ”はライトコマンドに相当し、“Ｐｒ”はプリチャージコマンドに相当する。図８（Ｃ）に示すように、アクセス先のバンクはいずれも“バンク０”である。このため、バンク０の状態は、図８（Ｄ）に示すように、アクティブコマンドが発行されてプリチャージコマンドが発行されるまで期間にアクティブとなる。一方、バンク１の状態は、図８（Ｅ）に示すように常にネガティブとなる。図８（Ｆ）に示すように、書き込むべき画像データは、ライトコマンドが発行される毎に８ワードずつ出力される。
【００４５】
入替枠ＦＲＭによって指定された３つのアクセス要求が“バンク１”，“バンク０”および“バンク０”へのデータ書き込みを要求するものである場合、書き込み動作は図９（Ａ）〜図９（Ｆ）に示す要領で実行される。コマンドは図９（Ａ）に示すクロックに同期して図９（Ｂ）に示すように発行され、アクセス先のバンクは図９（Ｃ）に示すように“バンク１”→“バンク０”→“バンク０”の順で遷移する。“バンク１”を指定する期間と“バンク０”を指定する期間とが部分的に重複するため、バンク１へのアクセスのために発行される３つのコマンドとバンク０へのアクセスのために発行される３つのコマンドとが部分的に錯綜する。また、図９（Ｄ）および図９（Ｅ）に示すように、バンク１がアクティブとなる期間は、バンク０がアクティブとなる期間と部分的に重複する。この結果、バンク０および１の各々に書き込むべき画像データは、図９（Ｆ）に示すタイミングで出力される。
【００４６】
入替枠ＦＲＭによって指定された３つのアクセス要求が“バンク０”，“バンク１”および“バンク０”へのデータ書き込みを要求するものである場合、書き込み動作は図１０（Ａ）〜図１０（Ｆ）に示す要領で実行される。コマンドは図１０（Ａ）に示すクロックに同期して図１０（Ｂ）に示すように発行され、アクセス先のバンクは図１０（Ｃ）に示すように“バンク０”→“バンク１”→“バンク０”の順で遷移する。“バンク０”を指定する期間と“バンク１”を指定する期間とが部分的に重複するため、バンク０へのアクセスのために発行される３つのコマンドとバンク１へのアクセスのために発行される３つのコマンドとが部分的に錯綜する。また、図１０（Ｄ）および図１０（Ｅ）に示すように、バンク０がアクティブとなる期間は、バンク１がアクティブとなる期間と部分的に重複する。この結果、バンク０および１の各々に書き込むべき画像データは、図１０（Ｆ）に示すタイミングで出力される。
【００４７】
以上の説明から分かるように、アクセス状態管理回路５０は、ＳＤＲＡＭ２４に設けられた複数のバンク０および１のいずれか一方を指定したアクセス要求ＲＥＱ１〜ＲＥＱ７を、互いに異なる優先度を各々が有する複数のバッファ回路１〜７から受け付ける(S1)。アクセス状態管理回路５０はまた、Ｎ個（Ｎ：２以上の整数）のカラムを指定する入替枠ＦＲＭを、Ｍ個（Ｍ：Ｎを上回る整数）のカラムを有するレジスタ５０ｒ上で上位から下位に向けて移動させる(S13, S23)。バッファ回路１〜７から受け付けたアクセス要求ＲＥＱ１〜ＲＥＱ７は、入替枠ＦＲＭよりも下位のカラムに優先度に従う順序で設定される(S9)。入替枠ＦＲＭ内のアクセス要求は、隣り合う２つのアクセス要求が互いに異なるバンクを指定するように入れ替えられる(S21)。デコーダ５２は、入替枠ＦＲＭよりも上位のカラムに設定されたアクセス要求に従うアクセス処理を順に実行する。
【００４８】
このように、アクセス要求は入替枠ＦＲＭよりも下位のカラムに優先度に従う順序で設定され、入替枠ＦＲＭ内のアクセス要求は隣り合う２つのアクセス要求が互いに異なるバンクを指定するように入れ替えられ、そして入替枠ＦＲＭよりも上位のカラムに設定されたアクセス要求に従うアクセス処理が順に実行される。これによって、優先度を考慮したバンクインタリーブアクセスが可能となり、実効アクセス時間の短縮化が実現される。
【００４９】
なお、この実施例では、入替枠ＦＲＭによって指定するアクセス要求の数を３つとしているが、指定するアクセス要求の数は４つ以上でもよく、さらに指定するアクセス要求の数をモードに応じて可変とするようにしてもよい。
【図面の簡単な説明】
【００５０】
【図１】この発明の一実施例の構成を示すブロック図である。
【図２】図１実施例に適用されるメモリ制御回路の構成の一例を示すブロック図である。
【図３】図２実施例に適用されるテーブルの一例を示す図解図である。
【図４】図２実施例に適用されるレジスタの一例を示す図解図である。
【図５】（Ａ）は図２実施例の動作の一部を示す図解図であり、（Ｂ）は図２実施例の動作の他の一部を示す図解図であり、（Ｃ）は図２実施例の動作のその他の一部を示す図解図であり、（Ｄ）は図２実施例の動作のさらにその他の一部を示す図解図である。
【図６】図２実施例の動作の一部を示すフロー図である。
【図７】図２実施例の動作の他の一部を示すフロー図である。
【図８】（Ａ）はクロックの一例を示すタイミング図であり、（Ｂ）はコマンドの一例を示すタイミング図であり、（Ｃ）はアクセス先の一例を示すタイミング図であり、（Ｄ）はバンク０の状態の一例を示すタイミング図であり、（Ｅ）はバンク１の状態の一例を示すタイミング図であり、（Ｆ）はデータの一例を示すタイミング図である。
【図９】（Ａ）はクロックの他の一例を示すタイミング図であり、（Ｂ）はコマンドの他の一例を示すタイミング図であり、（Ｃ）はアクセス先の他の一例を示すタイミング図であり、（Ｄ）はバンク０の状態の他の一例を示すタイミング図であり、（Ｅ）はバンク１の状態の他の一例を示すタイミング図であり、（Ｆ）はデータの他の一例を示すタイミング図である。
【図１０】（Ａ）はクロックのその他の一例を示すタイミング図であり、（Ｂ）はコマンドのその他の一例を示すタイミング図であり、（Ｃ）はアクセス先のその他の一例を示すタイミング図であり、（Ｄ）はバンク０の状態のその他の一例を示すタイミング図であり、（Ｅ）はバンク１の状態のその他の一例を示すタイミング図であり、（Ｆ）はデータのその他の一例を示すタイミング図である。
【符号の説明】
【００５１】
１０  …ディジタルカメラ
２２  …メモリ制御回路
５０  …アクセス状態管理回路
５２  …デコーダ
５４ａ〜５４ｃ  …セレクタ
５６  …コマンド生成回路
５８  …アドレスコンバータ
６０  …ＡＣＫ生成回路
【図１】
2009211364.tif 000003
【図２】
2009211364.tif 000004
【図３】
2009211364.tif 000005
【図４】
2009211364.tif 000006
【図５】
2009211364.tif 000007
【図６】
2009211364.tif 000008
【図７】
2009211364.tif 000009
【図８】
2009211364.tif 000010
【図９】
2009211364.tif 000011
【図１０】
2009211364.tif 000012