(57)【要約】【課題】高精細ＰＤＰにおいて、初期化期間における強放電発生および隣接セル間の放電干渉、さらに書き込み動作時の放電遅れにより、書き込み動作不良が発生し、正常に画像表示を行えないという課題を有していた。【解決手段】カソードルミネッセンス発光スペクトルが所望の特性を示すＭｇＯ単結晶からなる結晶粒子層を保護層周辺部に配置し、初期化期間において、第２電極に第１電圧Ｖａ１から第２電圧Ｖｂ１まで緩やかに上昇する電圧を印加する初期化期間前半部と、第３電圧Ｖｃ１から第４電圧Ｖｄ１まで緩やかに下降する電圧を印加する初期化期間後半部を有する駆動方式により、画像表示を行う。【選択図】図７
2009276762.tif 000002
【特許請求の範囲】
【請求項１】
平行する少なくとも１組の第１電極および第２電極を有し、前記第１電極および第２電極の周辺部に誘電体層を形成し、前記誘電体層表面に放電部に臨むように保護層を形成し、前記保護層の表面に、カソードルミネッセンスにおける波長２００ｎｍ以上３００ｎｍ未満の波長領域のスペクトル積分値をＳａ、波長３００ｎｍ以上５５０ｎｍ未満の波長領域のスペクトル積分値をＳｂとするとき、比率Ｓａ／Ｓｂが１以上であるＭｇＯ単結晶粒子を含む結晶粒子を形成し、少なくとも放電部に臨む部分を有する第１基板と、少なくとも１本の第３電極を有して前記第３電極周辺部に誘電体層を形成した第２基板を対向配置し、対向する前記第１基板と前記第２基板の間に放電ガスを封入したプラズマディスプレイパネルと、１フィールドが複数のサブフィールドで構成され、前記サブフィールドは少なくとも初期化期間と書き込み期間を有し、前記初期化期間は、前記第２電極に第１電圧から第２電圧まで緩やかに上昇する電圧を印加する初期化期間前半部と、前記第２電極に第３電圧から第４電圧まで緩やかに下降する電圧を印加する初期化期間後半部を有する駆動方式により前記プラズマディスプレイパネルを駆動する駆動回路とを備えることを特徴とするプラズマディスプレイ装置。
【請求項２】
前記ＭｇＯ単結晶粒子は、カソードルミネッセンスにおける波長２００ｎｍ以上３００ｎｍ未満の波長領域のスペクトル最大値をＳｃとし、前記カソードルミネッセンスにおける波長３００ｎｍ以上５５０ｎｍ未満の波長領域のスペクトル最大値をＳｄとするとき、比率Ｓｃ／Ｓｄが２以上であることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項３】
前記ＭｇＯ単結晶粒子は、平均粒径が０．３μｍ以上で４μｍ以下であることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項４】
前記結晶粒子が放電部に臨む面積は、前記第１基板が放電部に臨む全面積よりも小さいことを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項５】
前記ＭｇＯ単結晶粒子の一部が、前記保護層に埋没して配設されて前記結晶粒子を形成することを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項６】
前記初期化期間前半部において上り電圧傾斜が異なる少なくとも２つ以上の期間を有し、前記２つ以上の期間の内で後ろの期間のほうが前の期間よりも傾斜が緩やかであることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項７】
前記初期化期間後半部において下り電圧傾斜が異なる少なくとも２つ以上の期間を有し、前記２つ以上の期間の内で後ろの期間のほうが前の期間よりも傾斜が緩やかであることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はコンピュータやテレビなどの画像表示に用いるプラズマディスプレイパネル、駆動方式、駆動装置、およびプラズマディスプレイ装置に関するものである。
【背景技術】
【０００２】
近年、コンピュータやテレビなどの画像表示に用いられているプラズマディスプレイパネル（以下、ＰＤＰと表記）は、大型で薄型軽量化を実現するだけでなく、より高画質を実現するために高精細化への要望が高まっている。
【０００３】
発光させるべき放電セルを確実に発光させ、発光させるべきでない放電セルでは確実に発光させないように制御して品質の高い画像を表示するためには、割り当てられた時間内に確実な書込み動作を行う必要がある。そのために高速駆動の可能なパネルの開発が進められるとともに、そのパネルの性能を引き出して品質の高い画像を表示するための駆動方法および駆動回路についての検討が進められている。
【０００４】
図２４は、ＰＤＰの各電極に印加する従来の駆動電圧の波形図の例である。サブフィールド中の駆動電圧波形の従来例を示す。図２４は、走査電極（図２４ではＳＣＮ１〜ｎと記載）の駆動波形と維持電極（図２４ではＳＵＳ１〜ｎと記載）の駆動波形とアドレス電極（図２４ではＤ１〜ｍと記載）の駆動波形を示している。初期化期間では、点灯セルを選択する書き込み放電を行う書き込み期間３２に先立って、書き込み放電に所望の壁電荷が弱放電によって蓄積される。１フィールド内の最初のサブフィールド（以降、ＳＦと記載）では、画像表示を行うすべてのセルに対して初期化放電を発生させる全セル初期化動作を行う全セル初期化期間３１が設けられる。一方、その他のＳＦでは、全セル初期化動作あるいは前のＳＦにおいて維持放電を経験したセルに対してのみ初期化放電を発生させる選択初期化動作を行う選択初期化期間３４が設けられる。
【０００５】
書き込み期間３２では、書き込み放電によって点灯させるセルの選択が行われる。維持期間３３では書き込み期間３２で書き込み放電を行ったセルのみ発光を維持させる維持動作が行われる。第１ＳＦでの全セル初期化期間３１の前半の初期化動作では、すべての維持電極ＳＵＳ１〜ＳＵＳｎおよびアドレス電極Ｄ１〜Ｄｍは０Ｖに保持される。そうして、すべての走査電極ＳＣＮ１〜ＳＣＮｎには、それらと対になる維持電極ＳＵＳ１〜ＳＵＳｎおよび対向交差するアドレス電極Ｄ１〜Ｄｍとの間で放電が開始する閾値電圧Ｖｆｆ以上の電圧Ｖｈに向かって、緩やかに上昇するランプ電圧が印加され、ＰＤＰの放電部にて気体放電が起こる。ここでの放電は電離増倍が時間的に緩やかに進展する弱放電である。この弱放電により発生した電荷は、データ電極、走査電極、維持電極周辺の放電部の内部および表面の電界を弱めるように放電部を囲む壁面に壁電荷として蓄積される。走査電極付近の保護膜表面には負電荷が、維持電極付近の保護膜表面およびアドレス電極付近の蛍光体層表面には正電荷が壁電荷として蓄積される。さらに、全セル初期化期間３１の後半の初期化動作では、すべての維持電極ＳＵＳ１〜ＳＵＳｎは正電圧Ｖｅに保持される。そうして、すべての走査電極ＳＣＮ１〜ＳＣＮｎには、それらと対になる維持電極ＳＵＳ１〜ＳＵＳｎおよび対向交差するアドレス電極Ｄ１〜Ｄｍとの間で放電が開始する閾値電圧Ｖｐｆ以下の電圧Ｖｂｔに向かって、緩やかに下降するランプ電圧が印加される。そうして、放電部にて気体放電が起こる。ここでの放電も電離増倍が時間的に緩やかに進展する弱放電である。この弱放電によって、走査電極付近の保護膜表面に蓄積された負電荷および維持電極付近の保護膜表面に蓄積された正壁電荷が弱められる。
【０００６】
全セル初期化動作を終えて、すべての電極が接地された状態では、走査電極とアドレス電極および維持電極間に書き込み放電によって点灯セルを選択するのに必要な所望の電位差（壁電位と呼ぶ）が、蓄積された壁電荷により生じる。なお、初期化動作とは書き込み放電を制御するための所望の壁電荷を放電によって形成する動作である。書き込み期間３２では走査電極にデータ電極および維持電極よりも低い電圧が印加される。さらに点灯させるセルのアドレス電極にのみ、走査電極とアドレス電極との間に壁電位と同符号の電圧差が生じるように電圧が印加される。こうすることによって、書き込み放電が起こる。これにより蛍光体表面および維持電極付近の保護層表面には負電荷、走査電極付近の保護層表面には正電荷が壁電荷として蓄積される。書き込み期間が終了し、すべての電極が接地された状態では、壁電荷により走査電極と維持電極間に維持放電を起こすのに必要な所望の壁電位が生じる。
【０００７】
維持期間３３ではまず走査電極に維持電極よりも高い電圧が印加され放電が起こる。その後、走査電極と維持電極が交互に極性が入れ替わるように電圧を印加することにより断続的に発光が維持される。選択初期化期間３４では、維持電極に走査電極との位相差時間幅の狭い矩形波形消去電圧を印加することにより、不完全な放電を発生させ壁電荷を一部消滅させ、次のＳＦの初期化動作に備える。このように従来のＰＤＰの駆動方法では、初期化期間、書き込み期間、維持期間という一連のシーケンスによって画像表示を行っている。
【０００８】
ところで、パネルの放電特性は保護層の特性に大きく依存しており、特に、高速駆動の可否を左右する電子放出性能と電荷保持性能を改善するために、保護層の材料、構成、製造方法等について多くの検討がなされている。例えば特許文献１は、マグネシウム蒸気を気相酸化して生成することにより２００〜３００ｎｍにカソードルミネッセンス発光ピークを有する酸化マグネシウム層が設けられたパネルを開示している。特許文献１は、さらに、書込み期間において全表示ラインを構成する表示電極対各々の一方に走査パルスを順に印加するとともに走査パルスが印加される表示ラインに対応した書込みパルスをデータ電極に供給する電極駆動回路を開示している。
【０００９】
このような従来のＰＤＰでは、弱放電によって所望の壁電荷を蓄積するための全セル初期化期間３１において、初期に放電部に存在するイオンや電子（電離増倍のもととなる荷電粒子）の密度が低い場合や、荷電粒子の電荷を吸収しやすい蛍光体や隔壁が放電部を取り囲んでいる場合、放電の種となる荷電粒子の数が絶対的に減少する。そのため、電離増倍が時間的に急激に進展する強い放電（以下、強放電と記載する）が発生する確率が高くなる。強放電が発生すると、所望の壁電荷よりも過剰な壁電荷（放電部の電界をほぼ打ち消す壁電荷）が蓄積し、所望の壁電位よりも高い異常壁電位が発生する。この異常壁電位の作用により、維持期間において非点灯であるにもかかわらず維持発光してしまい、正常に画像表示を行えないという問題を有している。
【００１０】
また、高精細ＰＤＰを用いて映像表示を行う場合には、下記のような問題を抱えている。たとえば、高精細化されたプログレッシブ方式４２型フルＨＤ（ハイ・ディフィニション）（１９２０×１０８０画素）ＰＤＰでは、セルピッチが短いため隔壁によりセル同士が隔離されていたとしても、隣接セルとの電界干渉や荷電粒子の飛散の影響が大きくなる。図２４に示した従来のＰＤＰ駆動方式では、選択初期化期間３４において矩形波形電圧を印加するので、消去放電が強くなる。そのため、高精細ＰＤＰを従来例２で駆動する場合、初期化期間における隣接セル間の放電干渉の影響は顕著になり、書き込み動作に所望の壁電位を蓄積することができず、書き込み動作を正常に行えないという問題を有している（例えば、特許文献２参照）。
【００１１】
また、従来のＰＤＰでは、高精細化のために画素ピッチが小さくなり、放電部の容積に対する表面積の割合が大きくなる場合や、高輝度化のためにキセノンやクリプトンなどの原子番号の大きい放電ガスの混合割合を高めた場合に、安定した初期化動作を行うための電子供給量が不足する。そうして、初期化期間において強放電が発生し、強放電により蓄積された異常壁電荷により、維持期間において非点灯であるにもかかわらず維持発光してしまい、正常に画像表示を行えないという第１課題を有している。
【００１２】
また、従来の駆動方式では、高精細ＰＤＰを駆動する場合、選択初期化期間における隣接セル間の電界干渉や荷電粒子の飛散の影響が顕著になり、維持期間において点灯であるにもかかわらず維持発光せず、正常に画像表示を行えないという第２課題を有している。
【００１３】
高精細化にともない、上述の第１課題が顕著になる理由を以下に詳細に説明する。高精細化にともない、１セルあたりの放電部の体積が減少し、放電部の体積に対する表面積の割合が増加し、壁面での荷電粒子の再吸収および弾性衝突に起因した発熱によるエネルギー損失が増大し、外部からより多くの電力を投入する必要がある。その結果、全セル初期化動作前の放電部内部の荷電粒子数が減少し、また各期間での駆動電圧が上昇する。電極に印加する電圧が上昇すると、電極周辺の放電部内部および表面での電界強度がより強くなり、電離増倍が時間的に急激に進む確率がより高くなる。その結果、従来の初期化動作において利用していた弱放電を発生させることがより困難となる。
【００１４】
このように、高精細化にともない、放電部内部の荷電粒子の減少および駆動電圧の増大により、初期化期間において強放電が発生しやすくなる。その結果、書き込み期間での点灯あるいは非点灯セルの選択を正常に行うことが従来よりもさらに困難になる。
【００１５】
また、高精細化にともない、１セルの大きさが小さくなることにより隔壁および金属電極による遮光率が増え、輝度は低下し、映像が全体的に暗くなる。そこで、高画質表示に必要な輝度を確保する方法として、可視光の発光を担うキセノンやクリプトンの混合比あるいは放電ガスの全圧を上昇させる方法が注目されている。たとえば、全圧は１８０Ｔｏｒｒ以上７５０Ｔｏｒｒ以下、キセノン分圧比は１０％、１５％、２０％、３０％、５０％、８０％、９０％、９５％、９８％、１００％などが検討されている。
【００１６】
キセノンやクリプトンなどの混合割合が大きい場合に、上述の第１課題が顕著になる理由を以下に詳細に説明する。キセノンやクリプトンなど原子番号の大きい元素は最外殻の電子エネルギー（第一イオン化エネルギー）が小さいため、最外殻の電子エネルギーが大きいヘリウム、ネオン、アルゴンと比べて２次電子放出係数が非常に小さい。その結果、保護膜表面から放電部に供給される電子の絶対数が減少し、放電開始に必要な閾値電圧は高くなる。電極に印加する電圧が上昇すると、電極周辺の放電部内部および表面での電界強度がより強くなり、電離増倍が時間的に急激に進む確率がより高くなる。その結果、初期化期間において利用していた弱放電を発生させることがより困難となる。
【００１７】
高画質表示に必要な高輝度を確保するためにキセノンやクリプトンなどの分圧比を増加させる場合にも、全セル初期化期間において強放電が発生しやすくなる。強放電が発生した場合、１発の放電による発光強度が強いため、コントラスト比は著しく低下し、低階調表現が多い映像を表示する場合には画質が著しく劣化する。さらに、過剰な壁電位の形成により、書き込み期間での点灯あるいは非点灯セルの選択を正常に行うことが従来よりも困難になる。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開２００６−５４１５８号公報
【特許文献２】特開２０００−２１４８２３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
近年は、大画面に加えて高精細度プラズマディスプレイ装置が要望されており、例えば１９２０画素×１０８０ラインの高精細度プラズマディスプレイ装置、さらには２１６０ラインあるいは４３２０ラインといった超高精細度プラズマディスプレイ装置が望まれている。このようにライン数が増加する一方で、滑らかな階調を表示するためのサブフィールド数も確保しなければならない。そのため、１ラインあたりの書込み動作に割り当てられる時間はますます短くなる傾向にある。そこで、割り当てられた時間内に確実な書込み動作を行うために、従来以上に高速かつ安定した書込み動作が可能なパネル、その駆動方法、それを実現する駆動回路を備えたプラズマディスプレイ装置が望まれている。
【００２０】
本発明は、従来のＰＤＰの上記第１課題および従来の駆動方式の上記第２課題を同時に解決するもので、高速かつ安定した書込み動作を行い、画像のチラツキ、ザラツキなどを飛躍的に改善するだけでなく、アドレス電極駆動回路の部品点数削減や走査パルスの低電圧化によるスキャンＩＣの低価格化が可能となり、高精細・省電力・低価格を実現するプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記の課題を解決するために、本発明のプラズマディスプレイ装置は、平行する少なくとも１組の第１電極および第２電極を有し、第１電極および第２電極の周辺部に誘電体層を形成し、誘電体層表面に放電部に臨むように保護層を形成し、保護層の表面に、カソードルミネッセンスにおける波長２００ｎｍ以上３００ｎｍ未満の波長領域のスペクトル積分値をＳａ、波長３００ｎｍ以上５５０ｎｍ未満の波長領域のスペクトル積分値をＳｂとするとき、比率Ｓａ／Ｓｂが１以上であるＭｇＯ単結晶粒子を含む結晶粒子を形成し、少なくとも放電部に臨む部分を有する第１基板と、少なくとも１本の第３電極を有して第３電極周辺部に誘電体層を形成した第２基板を対向配置し、対向する第１基板と第２基板の間に放電ガスを封入したプラズマディスプレイパネルと、１フィールドが複数のサブフィールドで構成され、サブフィールドは少なくとも初期化期間と書き込み期間を有し、初期化期間は、第２電極に第１電圧から第２電圧まで緩やかに上昇する電圧を印加する初期化期間前半部と、第２電極に第３電圧から第４電圧まで緩やかに下降する電圧を印加する初期化期間後半部を有する駆動方式によりプラズマディスプレイパネルを駆動する駆動回路とを備える。
【００２２】
また、ＭｇＯ単結晶粒子は、カソードルミネッセンスにおける波長２００ｎｍ以上３００ｎｍ未満の波長領域のスペクトル最大値をＳｃとし、カソードルミネッセンスにおける波長３００ｎｍ以上５５０ｎｍ未満の波長領域のスペクトル最大値をＳｄとするとき、比率Ｓｃ／Ｓｄが２以上であってもよい。
【００２３】
また、ＭｇＯ単結晶粒子は、平均粒径が０．３μｍ以上で４μｍ以下であってもよい。
【００２４】
また、結晶粒子が放電部に臨む面積は、第１基板が放電部に臨む全面積よりも小さくてもよい。
【００２５】
また、ＭｇＯ単結晶粒子の一部が、保護層に埋没して配設されて結晶粒子を形成してもよい。
【００２６】
また、初期化期間前半部において上り電圧傾斜が異なる少なくとも２つ以上の期間を有し、２つ以上の期間の内で後ろの期間のほうが前の期間よりも傾斜が緩やかであってもよい。
【００２７】
また、初期化期間後半部において下り電圧傾斜が異なる少なくとも２つ以上の期間を有し、２つ以上の期間の内で後ろの期間のほうが前の期間よりも傾斜が緩やかであってもよい。
【発明の効果】
【００２８】
本発明のプラズマディスプレイ装置によれば、初期に放電部に存在する荷電粒子や励起粒子（以下、プライミング粒子と表記）の密度を増加させ、書き込み期間に先立つ初期化期間において、コントラスト比を著しく低下させる強放電を抑制する効果がある。
【００２９】
また、選択初期化期間における隣接セル間の電界干渉や荷電粒子の飛散の影響を軽減させることができ、書き込み期間での点灯あるいは非点灯セルの選択不良による画質劣化を抑制する効果がある。
【００３０】
また、高精細化して走査線本数が増えた場合にも、放電遅れによる書き込み不良を抑制して、書き込み動作を高速に行うことができ、高精細化により高画質化することができる。
【００３１】
また、初期化動作終了後、書き込み動作までの待機期間に発生する電荷抜けを防止し、書き込み期間に印加するスキャン電圧や書き込み電圧を低減でき、スキャンＩＣおよびアドレス電極駆動回路の部品点数削減が可能となり、より低コストなＰＤＰを提供することができる。また、初期化動作での強放電を抑止する効果、電荷抜けを防止する効果、放電遅れを抑制する効果から、キセノンやクリプトンなど原子番号の大きいガスの混合比や放電ガスの全圧を増やすことが可能になり、より高輝度で高効率・省電力なプラズマディスプレイ装置を提供できる。
【図面の簡単な説明】
【００３２】
【図１】本発明に用いるパネル主要部を示す斜視図である。
【図２】本発明におけるパネルの電極配線図である。
【図３】本発明のＰＤＰを用いたプラズマディスプレイ装置の構成図である。
【図４】本発明のＰＤＰの駆動方式におけるサブフィールドの構成図である。
【図５】本発明のＰＤＰの保護層部分を拡大して示す図である。
【図６】本発明のＰＤＰの保護層において、ＭｇＯ単結晶の形状を説明するための模式図である。
【図７】本発明の実施の形態１において、本発明のＰＤＰの各電極に印加する駆動電圧のタイミングチャートである。
【図８】本発明の駆動波形を出力するための駆動回路構成の一例を示す図である。
【図９】ＣＬ発光スペクトル解析装置の模式図である。
【図１０】ＭｇＯ単結晶粒子のＣＬ発光スペクトル測定結果を示す図である。
【図１１】ＣＬ発光スペクトルのピーク積分値の比と放電遅れ時間の関係を示す図である。
【図１２】全セル初期化期間において、弱放電の場合のＡＰＤ出力電圧を示す図である。
【図１３】全セル初期化期間において、強放電の場合のＡＰＤ出力電圧を示す図である。
【図１４】本発明によるプラズマディスプレイ装置の効果を検証する実験において、電子放出性能と初期化傾斜電圧の限界傾きの関係を示す特性図である。
【図１５】本発明によるプラズマディスプレイ装置の効果を検証する実験において、電子放出性能と書き込み動作ミス発生率の関係を示す特性図である。
【図１６】本発明によるプラズマディスプレイ装置の効果を検証する実験において、パネル温度と電子放出性能の関係を示す特性図である。
【図１７】本発明によるプラズマディスプレイ装置の効果を検証する実験において、従来例に関わる駆動波形１を印加した場合の表示状態を示す図である。
【図１８】本発明によるプラズマディスプレイ装置の効果を検証する実験において、本発明に関わる駆動波形２を印加した場合の表示状態を示す図である。
【図１９】本発明の実施の形態２において各電極に印加する駆動電圧のタイミングチャートである。
【図２０】初期化飛び出し電圧を説明するための図である。
【図２１】本発明によるプラズマディスプレイ装置の効果を検証する実験において、初期化飛び出し電圧と黒輝度の関係を示す特性図である。
【図２２】本発明の実施の形態３において、初期化期間前半部に走査電極に印加する駆動波形の一例を示す図である。
【図２３】本発明の実施の形態４において、駆動波形を出力するための駆動回路の一例を示す図である。
【図２４】ＰＤＰの各電極に印加する従来の駆動電圧の波形図の例である。
【発明を実施するための形態】
【００３３】
以下に、本発明の実施の形態について、図面を参照しながら説明する。
【００３４】
本発明は、従来のＰＤＰでの上述の第１課題や従来の駆動の方式の上述の第２課題を同時に解決するものである。そうして、本発明は、高速かつ安定した書込み動作を行い、画像のチラツキ、ザラツキなどを飛躍的に改善するだけでなく、アドレス電極駆動回路の部品点数削減や走査パルスの低電圧化によるスキャンＩＣの低価格化を可能にする。そうして、本発明は、高精細・省電力・低価格を実現するプラズマディスプレイ装置を提供できる。
【００３５】
以下、本発明の実施の形態におけるプラズマディスプレイ装置について図面を用いて説明する。
【００３６】
（実施の形態１）
図１は、本発明におけるプラズマディスプレイ装置のパネルの基本構造を示す斜視図である。プラズマディスプレイパネル１は第１基板である前面板ＰＡ１と第２基板である背面板ＰＡ２とが対向して配置され、その外周部を低融点ガラスの封着材によって封着されている。プラズマディスプレイパネル１内部の放電部２０には、キセノン等の放電ガスが１００Ｔｏｒｒ〜６００Ｔｏｒｒの圧力で封入されている。
【００３７】
前面板ＰＡ１の前面ガラス基板１１上には、第２電極である走査電極１９ａおよび第１電極である維持電極１９ｂよりなる表示電極対１９が平行に複数配置されている。前面ガラス基板１１上には表示電極対１９を覆うように誘電体層１７が形成される。誘電体層１７は、酸化鉛または酸化ビスマスまたは酸化リンを主成分とする低融点ガラス等を、スクリーン印刷、ダイコート等により塗布し、焼成して形成されている。さらにその表面に酸化マグネシウムを主成分とする保護層１８が形成されている。走査電極１９ａは、インジウムスズ酸化物や酸化スズ等から形成された走査透明電極１９ａ１と、走査透明電極１９ａ１上に形成された走査バス電極１９ａ２とで構成されている。維持電極１９ｂは、維持透明電極１９ｂ１とその上に形成された維持バス電極１９ｂ２とで構成されている。走査バス電極１９ａ２は走査透明電極１９ａ１の長手方向に導電性を付与するために設けられている。維持バス電極１９ｂ２は維持透明電極１９ｂ１の長手方向に導電性を付与するために設けられている。走査バス電極１９ａ２と維持バス電極１９ｂ２は銀を主成分とする導電性材料によって形成されている。
【００３８】
また、背面板ＰＡ２の背面ガラス基板１２には、表示電極対１９と直交する方向に複数の第３電極であるデータ電極１４が互いに平行に配置され、これを誘電体層１３が被覆している。さらに誘電体層１３上には隔壁１５が形成されている。誘電体層１３上および隔壁１５の側面には紫外線によって赤色、緑色および青色にそれぞれ発光する蛍光体層１６が形成されている。ここで、表示電極対１９とデータ電極１４とが交差する位置に放電セルが形成され、赤色、緑色、青色の蛍光体層１６を有する放電セルの一組がカラー表示のための画素になる。なお誘電体層１３は必須ではなく、誘電体層１３を省略した構成であってもよい。
【００３９】
次に、ＰＤＰ１の電極配置および駆動回路について説明する。図２は、ＰＤＰ１の電極配置を示す。図３は駆動回路の構成を示すブロック図である。
【００４０】
図２において、ＳＣＮ１からＳＣＮｎは第１番目の走査電極１９ａから第ｎ番目の走査電極１９ａを示している。ＳＵＳ１からＳＵＳｎは第１番目の維持電極１９ｂから第ｎ番目の維持電極１９ｂを示している。Ｄ１からＤｍは第１番目のデータ電極１４から第ｍ番目のデータ電極１４を示している。
【００４１】
図３に示すように、このプラズマディスプレイ装置は、プラズマディスプレイパネル１、走査電極駆動回路２１、維持電極駆動回路２２、アドレス電極駆動回路２３、タイミング発生回路２４、Ａ／Ｄ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ）変換器２５、走査線数変換部２６、サブフィールド変換部２７、ＡＰＬ（ＡＶｅｒａｇｅｄ  Ｐｉｃｔｕｒｅ  ＬｅＶｅｌ）検出部２８を備えている。
【００４２】
図３において、画像信号ＶＤはＡ／Ｄ変換器２５に入力される。また、水平同期信号Ｈおよび垂直同期信号Ｖはタイミング発生回路２４、Ａ／Ｄ変換器２５、走査線数変換部２６に入力される。Ａ／Ｄ変換器２５は、画像信号ＶＤをデジタル信号の画像データに変換し、その画像データを走査線数変換部２６およびＡＰＬ検出部２８に出力する。ＡＰＬ検出部２８は画像データの平均輝度レベルを検出し、その検出結果に基づいた信号をタイミング発生回路２４が検出した平均輝度レベルに基づいて、１テレビフィールドを構成する駆動波形が制御される。走査線数変換部２６は、画像データをプラズマディスプレイパネル１の画素数に応じた画像データに変換し、サブフィールド変換部２７に出力する。サブフィールドについては、後述する。サブフィールド変換部２７は、サブフィールドに分割した画像データをアドレス電極駆動回路２３に出力する。アドレス電極駆動回路２３は、サブフィールド毎にアドレス電極Ｄ１〜Ｄｍに対応する電圧をアドレス電極に印加する。
【００４３】
タイミング発生回路２４は、水平同期信号Ｈおよび垂直同期信号Ｖをもとにしてタイミング信号を発生し、走査電極駆動回路２１および維持電極駆動回路２２に出力する。走査電極駆動回路２１は、タイミング信号に基づいて走査電極ＳＣＮ１〜ＳＣＮｎに駆動電圧を印加する。維持電極駆動回路２２は、タイミング信号に基づいて維持電極ＳＵＳ１〜ＳＵＳｎに駆動電圧を印加する。
【００４４】
次に、ＰＤＰ１で用いられている階調表現の方式について説明する。図４は、ＰＤＰ１で用いられている階調表現の方式を示す。テレビ映像を表示する場合、例えば、ＮＴＳＣ方式における映像は１秒間に約６０フィールドで構成されている。元来、ＰＤＰ１では点灯あるいは非点灯の２階調しか階調表現できない。そのため、１フレーム（または１フィールド）を複数のサブフィールドに分割することによって赤、緑、青の各色の点灯時間を時分割し、その組み合わせによって中間色を表現する方式が用いられている。各ＳＦの放電維持期間に印加する維持パルス数の比を「１」、「２」、「４」、「８」、「１６」、「３２」、「６４」、「１２８」のように２進数モードで重み付けを行い、８ビットの組み合わせにより２５６階調が表現されている。この方式では放電部２０での気体放電を制御するために各ＳＦはさらに４つの期間に分割されている。
【００４５】
次に、図５は保護層１８の詳細などを示す。図５に示す通り、誘電体層１７をイオン衝突から保護するとともに駆動の速度を大きく左右する電子放出性能と電荷保持性能を改善するために、保護層１８は、第２誘電体層１７ｂの上に形成された下地保護層１８ａと、下地保護層１８ａ上に形成されたＭｇＯの結晶粒子１８ｂとで構成されている。
【００４６】
下地保護層１８ａは、スパッタリング法、イオンプレーティング法、電子線蒸着法等で形成された厚み０．３μｍ〜１μｍのＭｇＯ結晶層である。ＭｇＯの結晶粒子１８ｂはＭｇＯ前駆体を焼成して形成され、平均粒径が０．３μｍ〜４μｍの比較的均一な粒径分布をもつＭｇＯ単結晶粒子を下地保護層１８ａ上に付着させた層である。ＭｇＯ単結晶粒子は下地保護層１８ａの全面を覆うように形成されている必要はなく、下地保護層１８ａの上に被覆率１〜３０％で島状に形成されていればよい。即ち、結晶粒子１８ｂが放電部２０に臨む面積は、第１基板が放電部２０に臨む全面積よりも小さい。また、ＭｇＯ単結晶粒子が保護層１８に一部埋没して配設されて、結晶粒子１８ｂが形成されていても良い。
【００４７】
図６は、実施の形態１におけるＰＤＰ１の結晶粒子１８ｂに含まれるＭｇＯ単結晶粒子の形状を示す模式図である。単結晶粒子１８ｂの形状は基本的には正６面体形状または正８面体形状であるが、製造ばらつきにより、正６面体形状または正８面体形状の頂点および稜線が切除されて切頂面および斜方面を持つ形状であってもよい。凝集粒子１８ｃは、図６に示すように、結晶粒子１８ｂが凝集またはネッキングした状態のものである。固体として大きな結合力を持って結合しているのではなく、静電気やファンデルワールス力などによって複数の一次粒子が集合体の体をなしているもので、超音波などの外的刺激により、その一部または全部が一次粒子の状態になる程度で結合している。
【００４８】
次に、実施の形態１におけるＰＤＰ駆動方式の初期化期間での駆動波形および駆動回路について説明する。実施の形態１でのＰＤＰ駆動波形は、図７に示すように、各ＳＦの初期化期間において、初期化期間前半部Ｔ１と初期化期間後半部Ｔ２が設けられている。初期化期間前半部Ｔ１では、走査電極ＳＣＮ１から走査電極ＳＣＮｎに、第１電圧Ｖａ１から第２電圧Ｖｂ１まで緩やかに上昇する電圧が印加される。初期化期間後半部Ｔ２では、走査電極ＳＣＮ１から走査電極ＳＣＮｎに、第３電圧Ｖｃ１から第４電圧Ｖｄ１まで、緩やかに下降する電圧が印加される（図１２も参照）。
【００４９】
図８は、実施の形態１によるＰＤＰ１の駆動波形を実現するための駆動回路の構成を示す。この駆動回路は、初期化期間前半部Ｔ１において、緩やかに上昇する電圧を印加するための電源Ｖｂを用意し、分離回路によって正極性の電圧の出力を制御する。また、この駆動回路は、初期化期間後半部Ｔ２において、緩やかに下降する電圧を印加するための電源Ｖｄを用意し、分離回路によって負極性の電圧の出力を制御する。維持電圧Ｖｓｕｓの出力を制御する分離回路８Ａに対して、分離回路８Ａの出力端子に正極性の電圧Ｖｂの出力を制御する分離回路８Ｂが接続されている。分離回路８Ｂの出力端子に負極性の電圧Ｖｄの出力を制御する分離回路８Ｃが接続されている。
【００５０】
また、分離回路８Ｂのハイサイドスイッチのゲート・ドレイン間には、定電流回路Ｉ１とコンデンサＣ１とダイオードＤ１と抵抗Ｒ１と電源電圧Ｖｂとで構成される傾斜発生回路ＲＡＭＰ１が接続されている。また、分離回路８Ｃのローサイドスイッチのゲート・ドレイン間にも、定電流回路Ｉ２とコンデンサＣ２とダイオードＤ２と抵抗Ｒ２と電源電圧Ｖｄとで構成される傾斜発生回路ＲＡＭＰ２が接続されている。この駆動回路の構成によって、初期化期間前半部Ｔ１において、緩やかに上昇する電圧および初期化期間後半部Ｔ２において緩やかに下降する電圧を走査電極に印加することができる。なお、図８に示した回路構成は傾斜電圧を出力させる一例であり、この限りではない。
【００５１】
以下、本発明による効果検証実験について説明する。
【００５２】
（検証実験１）
液相法および気相法それぞれでＭｇＯ単結晶粒子を作製し、単結晶粒子のカソードルミネッセンス（ＣＬ）発光を調べた。ＣＬ発光スペクトル分析には、高感度型の分光光度測定システムを用いた。図９は、発光スペクトル解析装置の模式図を示す。真空チャンバー９１内で入射エネルギー３ｋｅＶ、ビーム電流３．９μＡの電子線（ＥＢ）が電子銃９２から入射角４５°で試料９３に照射された。これにより得られた光をレンズ、ファイバー等の光学系９４を介して発光スペクトル解析用高感度型の分光光度測定システム９５（ここでは大塚電子（株）ＩＭＵＣ７５００を使用）に入射させ、分光器９６で分光させることでＣＬ発光スペクトルが計測された。なお、本測定システムでは、分光器９６の各波長に対する感度を補正するためのキャリブレーションが行われた。
【００５３】
図１０は、液相法により作製した単結晶を用いた本発明に関わるＰＤＰと、気相法により作製した単結晶を用いた従来のＰＤＰ（以下、従来例３と記載）について、結晶粒子１８ｂのＣＬ発光スペクトルを示す。図１０において、横軸は波長を表し、縦軸は発光強度を表している。そうして、実線は実施の形態１の特性を示し、破線は従来例３の特性を示している。実施の形態１における結晶粒子１８ｂのＣＬ発光スペクトルは、波長２００〜３００ｎｍに大きなピーク、３００〜５５０ｎｍに小さなピークを示す。一方、気相酸化法で作製した従来例３の単結晶粒子の発光スペクトルは、２００〜３００ｎｍのピーク、３００〜５５０ｎｍのピークともに小さなピークである。
【００５４】
ここで、放電遅れ時間と電子放出性能の関係について説明する。電子放出性能とは、単位面積あたり単位時間あたり下地保護層１８ａおよび凝集粒子１８ｃを含めた保護層１８の表面から放出される電子数（電流密度）によって決まる。保護層１８の表面から放電部に流れる電流密度を測定する方法としては、試作品を破壊して前面板の小片サンプルを真空チャンバーに入れ、外部電場により空間に放出される電子を捕捉し、光電子増倍管などにより検出する方法などが考えられる。しかし、実際にＰＤＰを駆動している際の保護層１８からの電流密度を計測することは難しい。
【００５５】
そこで、特開２００７−４８７３３号公報に記載されているように、放電までの電流密度と相関がある測定量として、放電の統計遅れ時間Ｔｓを用いる。電圧が印加されてから放電がピークをむかえるまでの時間的な放電の遅れを、放電の形成遅れ時間Ｔｆと放電の統計遅れ時間Ｔｓの和として解釈する。放電遅れ時間は、印加する電圧および放電開始前のガス中の電子数密度に依存する。放電の形成遅れ時間Ｔｆは印加電圧と相関があり、統計遅れ時間Ｔｓは放電開始前のガス中の電子数密度と相関がある。放電開始まで時間の関数として、各時刻での統計遅れ時間Ｔｓを計測する。統計遅れ時間Ｔｓの逆数は、放電ガスを取り囲む保護層からの電子の電流密度と比例関係にある。統計遅れ時間Ｔｓの逆数を、放電開始までの時間の関数として時間積分すれば、保護層１８からの単位面積あたりの電子放出量の相対比較を行うことができる。
【００５６】
発明者らは、波長２００〜３００ｎｍのピークと波長３００〜５５０ｎｍのピークとの比に注目し、そのピーク比と書き込み動作時の放電遅れ時間との相関関係を調べた。ＣＬ発光スペクトルの発光ピーク比が異なるサンプルを試作し、放電遅れ時間（相対比）の比較を行った。図１１はその結果を示す。図１１において、横軸はピーク比ＰＫを表し、縦軸は放電遅れを表している。ピーク比ＰＫは、波長２００ｎｍ以上３００ｎｍ未満の発光スペクトルの積分値Ｓａを波長３００ｎｍ以上５５０ｎｍ未満の発光スペクトルの積分値Ｓｂで割り算した結果の値である。放電遅れ時間は、波長２００ｎｍ以上３００ｎｍ未満に強いピークが現れない従来例３における放電遅れ時間を基準として、放電遅れ時間の相対比である。ＣＬ発光スペクトルのピーク比ＰＫが「２」以上であれば、放電遅れ時間は「０．２」以下でほぼ一定となり、優れた電子放出性能をもち、放電遅れ時間が短縮されることが明らかとなった。
【００５７】
これらのＣＬ発光スペクトルのピーク比ＰＫと電子放出性能との相関関係について、物理的解釈が明確にされたわけではないが、次のように推察することができる。
【００５８】
波長２００〜３００ｎｍの発光スペクトルのピークは５ｅＶ程度のエネルギーの緩和過程が存在することを示しており、この大きなエネルギーの緩和にともなうオージェ電子放出の確率も大きいと予想される。一方、波長３００ｎｍ〜５５０ｎｍの発光スペクトルのピークは酸素欠陥等に起因するトラップ準位がバンドギャップ間に多数存在することを示しており、大きなエネルギーの緩和過程が発生しにくく、オージェ電子放出の確率も小さいことが予想される。したがって波長２００〜３００ｎｍのピークが大きく、波長３００〜５５０ｎｍのピークが小さいほど電子放出性能は高いと考えられる。高い電子放出性能をもつ単結晶粒子を用いて結晶粒子１８ｂを形成することにより、電子放出性能の高いＰＤＰを得ることができる。
【００５９】
上述した、発光スペクトルの波長２００〜３００ｎｍのピークが大きく、波長３００〜５５０ｎｍのピークが小さいＭｇＯ単結晶粒子は、液相法により生成される。具体的には、以下のようにＭｇＯ前駆体である水酸化マグネシウムを高温の酸素含有雰囲気中で均一に焼成して生成することができる。
【００６０】
（液相法１）  液相法１は、純度９９．９５％以上のマグネシウムアルコキシドまたはマグネシウムアセチルアセトンの水溶液に少量の酸を加えて加水分解して、水酸化マグネシウムのゲルを作製する。そして、そのゲルを空気中で焼成して脱水することにより、単結晶粒子の粉体を生成する。
【００６１】
（液相法２）  液相法２は、純度９９．９５％以上の硝酸マグネシウムを溶かした水溶液にアルカリ溶液を添加して水酸化マグネシウムを沈殿させる。次に、水酸化マグネシウムの沈殿物を水溶液から分離し、それを空気中で焼成して脱水することにより、単結晶粒子の粉体を生成する。
【００６２】
（液相法３）  液相法３は、純度９９．９５％以上の塩化マグネシウムを溶かした水溶液に水酸化カルシウムを添加して水酸化マグネシウムを沈殿させる。次に、水酸化マグネシウムの沈殿物を水溶液から分離し、それを空気中で焼成して脱水することにより、単結晶粒子の粉体を生成する。
【００６３】
焼成温度としては、７００℃以上が望ましく１０００℃以上がさらに望ましい。これは、７００℃未満では、結晶面が十分発達せず欠陥が多くなると予想されるからである。実際に、本発明者らの実験によれば、７００℃以上２０００℃未満の焼成温度では、波長２００〜３００ｎｍの領域のピーク比ＰＫが「１」以上であるものと、波長２００〜３００ｎｍの領域のピーク比ＰＫが「１」未満であって波長６８０ｎｍ〜９００ｎｍの領域に高いピークをもつものとの２種類の単結晶粒子が生成されることが確認された。さらに、１４００℃以上の焼成温度では、波長２００〜３００ｎｍの領域のピーク比ＰＫが「１」未満であって、波長６８０ｎｍ〜９００ｎｍの領域に高いピークをもつ単結晶粒子の割合が増えることが確認された。したがって、波長２００〜３００ｎｍの領域のピーク比ＰＫが「１」以上であるＭｇＯ単結晶粒子の生成効率を向上するために、焼成温度を７００℃以上１４００℃未満に設定することが望ましい。
【００６４】
ＭｇＯ前駆体としては、上述した水酸化マグネシウム以外にも、マグネシウムアルコキシド、マグネシウムアセチルアセトン、硝酸マグネシウム、塩化マグネシウム、炭酸マグネシウム、硫酸マグネシウム、シュウ酸マグネシウム、酢酸マグネシウム等の内の１種以上を用いることができる。ここでＭｇＯ前駆体としてのマグネシウム化合物の純度は９９．９５％以上が望ましく、９９．９８％以上がさらに望ましい。これは、アルカリ金属、ホウ素、珪素、鉄、アルミニウム等の不純物元素が多く含まれると、焼成時に粒子間の融着や焼結が起こり、結晶性の高い粒子が成長しにくいからである。
【００６５】
なお、波長２００〜３００ｎｍの領域のピーク比ＰＫが「１」未満であって、波長６８０ｎｍ〜９００ｎｍの領域に高いピークをもつＭｇＯ単結晶は、波長２００〜３００ｎｍの領域のピーク比ＰＫが「１」以上であるＭｇＯ単結晶よりも粒径が小さい。したがって、分級することによりこれら２種類のＭｇＯ単結晶を分離することができ、波長２００〜３００ｎｍの領域のピーク比ＰＫの大きい単結晶粒子を選別することができる。
【００６６】
このように、実施の形態１における結晶粒子１８ｂは、波長２００〜３００ｎｍの発光ピークと波長３００〜５５０ｎｍの発光ピークとの比が「２」以上の単結晶粒子を、下地保護層１８ａの全面にわたってほぼ均一に分布するように離散的に付着させることにより構成される。即ち、ＭｇＯ単結晶粒子は、カソードルミネッセンスにおける波長２００ｎｍ以上３００ｎｍ未満の波長領域のスペクトル最大値をＳｃとし、カソードルミネッセンスにおける波長３００ｎｍ以上５５０ｎｍ未満の波長領域のスペクトル最大値をＳｄとするとき、比率ｃ／ｄが２以上である。これにより、安定して良好な電子放出性能を有し、高速書き込み可能なＰＤＰを提供することができる。
【００６７】
（検証実験２）
Ａｌ、Ｓｉなどの不純物をドープしたＭｇＯから構成される下地保護層のみを形成した試作品１と、ＭｇＯから構成された下地保護層上に単結晶粒子を全面に亘って分布するように付着させた試作品２を試作した。試作品１では、単結晶粒子が存在しないため、ＣＬ発光スペクトルは、波長２００ｎｍ以上３００ｎｍ未満に強いピークが現れない従来例３と同様のスペクトル特性を示し、放電遅れ時間（相対比）はほぼ１である。
【００６８】
これらの試作品について、全セル初期化期間での強放電の発生しやすさを比較し、本発明に関わる試作品２による全セル初期化期間での強放電の抑止効果の検証が行われた。
【００６９】
本実験では、計測機器として光信号の受信部として利用されている近赤外線用のフォトダイオード（以下、ＡＰＤと表記）が用いられた。全セル初期化期間における放電の強弱は、ＡＰＤの出力により観測された。放電の強弱は、キセノンの励起状態間の遷移から放射される近赤外線の発生量により識別することができる。放電が強い場合には、近赤外線の発生量は増大する。
【００７０】
例として、図１２は全セル初期化期間において弱放電発生時のＡＰＤ出力波形模式図を示し、図１３は全セル初期化期間において強放電発生時のＡＰＤ出力波形模式図を示す。
【００７１】
図１２は、弱放電時のＡＰＤ出力波形１２０ａと初期化期間での走査電極電圧波形１２０ｂを示している。また、図１２において、横軸は時間を表し、縦軸は電圧を表している。図１２において、初期化期間前半部Ｔ１では、走査電極に正電圧が印加され、電極周辺の放電部内部あるいは表面での壁電位を含めた電位差が放電開始の電位差よりも高い。ここでは、時間的に急激な電離増倍ではなく緩やかに進展する弱放電が安定して起こっている。走査電極の印加電圧が正電圧から負電圧に入れ替わる初期化期間後半部Ｔ２では、初期化期間前半部Ｔ１で蓄積された壁電荷のうち余分な壁電荷が取り除かれ、壁電荷が調整される。初期化期間前半部Ｔ１および初期化期間後半部Ｔ２での弱放電により、走査電極およびアドレス電極周辺の放電部に、書き込み放電に所望の壁電荷を蓄積させることができる。
【００７２】
図１３は、強放電時のＡＰＤ出力波形１３０ａと初期化期間での走査電極電圧波形１３０ｂを示している。図１３において、横軸は時間を表し、縦軸は電圧を表している。図１３において、初期化期間前半部Ｔ１では、走査電極に正電圧が印加され、電極周辺の放電部内部あるいは表面での壁電位を含めた電位差は放電開始の電位差よりも高い。ここでは、時間的に急激な電離増倍が進展してしまい、強放電が発生している。走査電極の印加電圧が正電圧から負電圧に入れ替わる初期化期間後半部Ｔ２では、初期化期間前半部Ｔ１で蓄積された過剰な壁電荷により、走査電極の電圧がピーク電圧から立下った時にも強放電が発生している。
【００７３】
このように、全セル初期化期間において強放電が発生したか否かを、ＡＰＤによりモニタリングしながら、試作品１および試作品２について、パネル温度を変化させて、初期化前半部において強放電が発生する傾斜電圧の限界傾きが測定された。ここで、傾斜電圧発生回路ＲＡＭＰ１の定電流回路Ｉ１として、ｐ型半導体、ＭＯＳＦＥＴおよびボリューム抵抗を組み合わせた回路構成により制御が行われた。また、あるセルで強放電が発生した場合には弱放電している他のセルに比べて発光が強く、目視でも強放電の発生を確認できる。そこで、ＡＰＤと目視の両方により、強放電のモニタリングが行われた。
【００７４】
各パネル温度での電子放出性能に関しては、後述の事前実験により既知であり、本実験により電子放出性能と限界傾きの関係が明らかになった。図１４はその結果を示す。
【００７５】
図１４において、横軸は単位時間当たりの電子放出性能（ａ．ｕ．）を表し、縦軸は初期化傾斜電圧傾き（Ｖ／μｓｅｃ）を表している。試作品１では、パネル温度が低い時には、電子放出性能が著しく悪化し、傾斜電圧の傾きをより緩やかにしなければならないことがわかる。一方、試作品２では、パネル温度に関係なく、傾斜電圧の傾きを評価装置の測定限界の２０Ｖ／μｓｅｃにしても、強放電は発生しなかった。図１４では、試作品２の限界傾きとしては２０Ｖ／μｓｅｃとしてプロットした。
【００７６】
結晶粒子１８ｂがない試作品１では、全セル初期化期間での強放電を防止するために、傾斜電圧の傾きをより緩やかにしなければならず、初期化期間の延長が必要になる。そのため、維持期間や書き込み期間を短縮する手段が考えられる。
【００７７】
しかし、維持期間の短縮は、高精細化する際には大きな問題となる。高精細ＰＤＰではセルピッチが小さくなり、画素内の金属電極や隔壁の占める割合が増加し、開口率が下がり、輝度が低下する。さらに、前述の強放電防止のために初期化期間を延長して維持期間を短縮すると、最大維持パルス数が少なくなり、ピーク輝度が低下する。以上のことが重なって、高精細ＰＤＰでは、明所コントラストが著しく悪化し、画質が極端に劣化する。
【００７８】
また、書き込み期間を短縮すると、放電遅れ時間よりもスキャン電圧の周期が短くなり、正常に書き込み動作を行えなくなる。図１５は、例として、スキャン電圧の周期を１.２μｓｅｃに設定し、単位時間当たりの電子放出性能と書き込み動作ミス発生率の関係を示す。図１５において、横軸は単位時間当たりの電子放出性能（ａ．ｕ．）を表し、縦軸は書き込み動作ミス発生率（％）を表している。試作品１では、パネル温度が低温になると、電子放出性能が悪化し、放電遅れ時間が長くなり、正常に書き込み動作を行えない。一方、本発明に関わる試作品２では、書き込み動作ミスは発生せず、安定した書き込み動作ができる。
【００７９】
以上のことから、結晶粒子１８ｂがない試作品１では、初期化期間での強放電防止と維持期間および書き込み期間に対する時間的な制約とを両立できない。ここで、前述の事前実験について説明する。事前実験では、統計遅れ時間Ｔｓの逆数から計算した電子放出性能の相対値とパネル温度の関係が調べられた。図１６はその結果を示す。図１６において、横軸はパネル温度（℃）を表し、縦軸は単位時間当たりの電子放出性能（ａ．ｕ．）を表している。ここでは、電子放出性能では、試作品１にてパネル温度３０℃での電子放出性能を１として、他のパネル温度や試作品２の電子放出性能の相対値が計算された。図１６から、試作品１では、パネルの温度の降下にともない、単位時間あたりの電子放出性能が急激に悪化する。一方、試作品２では、パネルの温度に関係なく、安定して高い電子放出性能を保持している。
【００８０】
次に、電荷保持性能について説明する。電荷保持性能の指標として、書き込み期間において印加するＶｓｃｎ電圧がある。初期化動作が終わってから書き込み動作を行うまでに、書き込み動作に所望の壁電荷が失われないように、走査電極に壁電位と逆極性のＶｓｃｎ電圧を印加して、書き込み動作待ちの期間の壁電荷の損失が抑えられる。
【００８１】
保護膜表面の表面電流や放電ガスとの電荷交換により、蓄積した壁電荷が失われやすい場合には、Ｖｓｃｎ電圧が高くなる傾向がある。Ｖｓｃｎ電圧が低いほうが電荷保持性能は高いことを示す。現行製品において、走査電圧を順次パネルに印加するためのＭＯＳＦＥＴなどの半導体スイッチング素子には、耐圧１５０Ｖ程度の素子が使用されている。そのため、Ｖｓｃｎ電圧としては、スイッチング素子の発熱による損傷を考慮して、１２０Ｖ以下に抑えることが望ましい。本発明のＰＤＰでは、書き込み動作に必要な最低スキャンＶｓｃｎ電圧を測定したところ、１２０Ｖ以下の特性が得られた。
【００８２】
（検証実験３）
本発明に関わる試作品２において、従来の駆動方式に関わる駆動波形１と本発明に関わる駆動波形２を印加して、隣接セル間の放電干渉による点灯不良の比較を行った。従来の駆動方式に関わる駆動波形１では、選択初期化期間において、立ち上がり３７Ｖ／μｓｅｃである矩形波形の消去電圧が印加された。駆動波形２では、選択初期化期間前半部において、１０Ｖ／μｓｅｃと緩やかに上昇する傾斜電圧が印加された。図１７は駆動波形１での状態を示し、図１８は駆動波形２での状態を示す。
【００８３】
図１７からもわかるように、選択初期化期間において矩形波形を印加した駆動方式１では、点灯不良を起こしているセル（書き込み不良発生セル）が多数観察された。一方、図１８に示すように、選択初期化期間において緩やかに上昇する傾斜電圧を印加した駆動波形２では、点灯不良を起こすセルは観察されなかった。駆動波形１では、選択初期化期間において強放電が発生し、隣接セル間との放電干渉は大きい。駆動波形２では、選択初期化期間において弱放電が発生し、隣接セル間との放電干渉は小さい。各駆動波形での選択初期化期間での放電の強弱は、ＡＰＤにより確認が行われた。
【００８４】
試作品２に関して、パネル面内での上記誘電体層の膜厚ばらつきなどから放電干渉の度合いにばらつきがあり、映像表示が破綻する選択初期化期間前半部の傾斜電圧の傾きが調べられた。その結果、上り下りともに傾斜電圧の傾き限界は、２５Ｖ／μｓｅｃ〜３５Ｖ／μｓｅｃであった。
【００８５】
本発明により、全セル初期化期間、選択初期化期間に関わらず、初期化期間での強放電の発生が抑えられ、また、Ｖｓｃｎ電圧が１２０Ｖ以下で安定した書き込み動作を行うことができ、高精細、高画質、低価格なプラズマディスプレイ装置を提供することができる。
【００８６】
（実施の形態２）
本発明の実施の形態２に関わる駆動方式においては、各ＳＦの初期化期間に行う初期化動作がすべて選択初期化動作であるフィールドを、画像表示に関わるフィールドのうち、少なくとも１フィールド以上有する。ここで、図１９は、実施する駆動波形を示す。以下に、実施の形態２の効果検証を行ったので説明する。この検証で用いたＰＤＰは試作品１と試作品２である。
【００８７】
まず、本発明に関わる図７の駆動波形を用いて、全セル初期化期間での第２電圧Ｖｂ１を変えて、黒表示時の輝度の測定が行われた。その際、初期化期間前半部Ｔ１および初期化期間後半部Ｔ２での放電に関わった電圧の合計を、初期化飛び出し電圧として計測が行われた。具体的には、初期化期間前半部Ｔ１において、第１電圧Ｖａ１と第２電圧Ｖｂ１の間の電圧で、放電が開始する電圧をＶｆ１とする。また、初期化期間後半部Ｔ２において、第３電圧Ｖｃ１と第４電圧Ｖｄ１の間の電圧で、放電が開始する電圧をＶｆ２とする。こうすると、初期化飛び出し電圧は（Ｖｂ１−Ｖｆ１）＋（Ｖｆ２−Ｖｄ１）となる。図２０は、初期化飛び出し電圧の計測に関する模式図を示す。
【００８８】
図２０は、横軸は時間を表し、近赤外線用のフォトダイオード電圧波形（図２０では、ＮＩＲ用ＡＰＤ電圧波形と記載）と走査電極の駆動波形（図２０ではＳＣＮと記載）とデータ電極の駆動波形（図２０ではＤＡＴＡと記載）をそれぞれ示している。電圧Ｖｆ１と電圧Ｖｂ１との間はのぼり飛び出し電圧２０３であり、電圧Ｖｄ１と電圧Ｖｆ２との間はくだり飛び出し電圧２０４である。また、走査電極の駆動電圧がのぼり飛び出し電圧２０３のある期間でのぼり発光２０１が発生し、走査電極の駆動電圧がくだり飛び出し電圧２０４のある期間でくだり発光２０２が発生する。
【００８９】
次に、図２１は、横軸に初期化飛び出し電圧、縦軸に黒表示時の輝度（以下、黒輝度と表記し、図２１でも黒輝度と表記）をプロットした図である。ここでは、初期化期間前半部Ｔ１および初期化期間後半部Ｔ２の傾斜電圧の傾きをともに２Ｖ／μｓｅｃ、第３電圧Ｖｃ１を２１０Ｖ、第４電圧を１３２Ｖに設定された。本発明者らの検討によると、弱放電に関わる電圧（初期化飛び出し電圧）と弱放電による発光量の関係は、電極距離やセルピッチなどセル構造が同じ場合には、保護層の組成よりも放電ガスの依存性が顕著であった。試作品１と試作品２では、同一セル構造および同一放電ガスであり、保護層の構成が異なるだけなので、黒輝度特性は同じ傾向が得られた。
【００９０】
本発明に関わるＰＤＰおよび図７の駆動方式では、当該フィールドの前のフィールドにおいて、当該セルの書き込み動作が行われた場合、当該フィールド内の全セル初期化動作での初期化飛び出し電圧は、選択初期化動作での初期化飛び出し電圧よりも、最大で（Ｖｂ１−Ｖｂ２）だけ大きくなってしまう。当該ＳＦの前のＳＦにおいて、書き込み動作を行ったセルには、書き込み動作を行わなかったセルよりも、多くの壁電荷が蓄積された状態であり、全セル初期化動作時に印加する第２電圧Ｖｂ１よりも低い第２電圧Ｖｂ２で初期化動作（ここでは、選択初期化動作）を行うことができる。
【００９１】
しかし、電荷保持性能が低い場合には、書き込み動作を行ってから選択初期化動作を行うまでの休止期間の間に、蓄積した壁電荷が徐々に失われてしまい、選択初期化動作を正常に行えなくなる。たとえば、試作品１において、連続表示させてパネル温度が上昇すると、電荷保持性能が悪化し、書き込み動作に必要な最低スキャン電圧Ｖｓｃｎが急激に上昇し、基準値１２０Ｖを大きく超えてしまう。
【００９２】
一方、試作品２では、パネル温度に関わらず最低スキャン電圧Ｖｓｃｎの上昇は発生せず、基準値１２０Ｖよりも低い。実際に、試作品１に対して、図１９に示す駆動方式を実施した場合、セルによっては壁電荷不足により選択書き込み動作を行えず、正常に画像表示を行えない。一方、本発明に関わるＰＤＰの試作品２に対して、図１９に示す本発明に関わる駆動方式を実施した場合、初期化動作での強放電を抑え、選択書き込み動作を行うことができる。
【００９３】
そこで、電荷保持性能が低い従来例に関わるＰＤＰでは、フィールド毎に少なくとも１回は波高値の高い全セル初期化動作を行わなければ、書き込み動作に所望の壁電荷を初期化動作により蓄積することができない。本発明に関わるＰＤＰでは、パネル温度に関わらず電荷保持性能が安定して高いので、フィールド毎に全セル初期化動作を行う必要がなくなる。
【００９４】
本発明に関わるＰＤＰおよび図７の駆動方式では、前述のように書き込み動作を行ったセルでは、全セル初期化動作時に、最大で（Ｖｂ１−Ｖｂ２）だけ余分な電圧を印加することになってしまう。たとえば、Ｖｂ１−Ｖｂ２＝１００Ｖに設定した図７の駆動方式では、書き込み動作を行ったセルに対して全セル初期化動作を行った場合、黒輝度は最大８９％増加する。
【００９５】
そこで、本発明に関わる電荷保持性能の高いＰＤＰでは、図１９に示すように全セル初期化動作の回数を減らして、図７の場合よりも黒輝度を下げることができ、黒表現力の高いプラズマディスプレイ装置を提供することができる。
【００９６】
（実施の形態３）
本発明に関わる駆動方式において、更に他の実施の形態について以下に説明する。図２２は実施の形態３での駆動方式を示している。図２２において、横軸は時間を表し、縦軸は電圧を表している。実施の形態３では、図２２に示すように、傾斜電圧の傾きが途中で変化する。
【００９７】
そこで、図２３は実施の形態３での駆動回路の一例を示す。図２３に示す通り、実施の形態３の駆動回路では、緩やかに上昇する傾斜電圧の一つを、スキャンＩＣの電源電圧Ｖｉｃを利用する構成である。この駆動回路は、傾斜発生回路ＲＡＭＰ３とスキャンＩＣとスキャン電圧選択回路２３Ｄとスキャン電位嵩上げ回路２３Ｅの３つで構成されている。傾斜発生回路ＲＡＭＰ３は、定電流回路Ｉ３とコンデンサＣ３とダイオードＤ３と抵抗Ｒ３とスイッチＳＷ７と電源電圧Ｖｂとで構成されている。スキャンＩＣは、ハイサイドスイッチＳＷ１０とローサイドスイッチＳＷ１１を直列接続して構成されている。スキャン電圧選択回路２３Ｄは、書き込み動作用の電源電圧Ｖｓｃｎの両端にスイッチＳＷ８とスイッチＳＷ９を直列接続して構成されている。スキャン電位嵩上げ回路２３Ｅは電圧比較器を含んでいる。
【００９８】
傾斜発生回路ＲＡＭＰ３の出力端子およびスキャン電圧選択回路２３Ｄの中点はスキャンＩＣの電源入力端子に接続されている。また、電源Ｖｓｃｎの負極とスイッチＳＷ９の他端はスキャンＩＣのＧＮＤに接続され、電源Ｖｓにも接続されている。スキャンＩＣの中点から走査電極１９ａに電圧が出力される。なお、スキャンＩＣは走査電極ごとに並列に１つずつ配置されており、スキャン電圧選択回路２３Ｄは書き込み期間におけるスキャンパルスのオンオフを制御するための回路である。
【００９９】
以下に、初期化期間における駆動回路の動作について説明する。はじめに、スキャンＩＣのローサイドスイッチＳＷ１１のみがオンし（正確にはダイオードを介して）、電圧Ｖｓが走査電極に印加される。ここでの電圧Ｖｓは０Ｖである。次に、信号Ｓ３にハイが入力され、傾斜電圧を発生させるための電源電圧Ｖｂが、スイッチＳＷ７を介してスキャンＩＣに印加される。しかし、スイッチＳＷ８、スイッチＳＷ９、スイッチＳＷ１０はオフであり、走査電極には出力されない。この間に、電圧Ｖｓを０ＶからＶａまで急峻に上昇させ、走査電極に印加される。次に、スキャンＩＣのローサイドスイッチＳＷ１１をオフし、ハイサイドスイッチＳＷ１０をオンさせる。この時、定電流回路Ｉ３からの充電電流は、スイッチＳＷ９およびスイッチＳＷ１０の寄生容量を充電する。そのため、スキャンＩＣに印加される電圧が、動作開始電圧に充電されるまではハイサイドスイッチＳＷ１０はオンせず、電圧はＶａに保持される。スキャンＩＣの電圧が動作開始電圧を超えると、スイッチＳＷ１０がオンし始め、充電電流によりスキャンＩＣにかかる電圧は傾斜電圧となり、電圧Ｖａから電圧（Ｖａ＋Ｖｉｃ）まで上昇する。スキャンＩＣにＶｉｃ以上の電圧が印加され、スイッチＳＷ１０が完全にオンした後は、傾斜電圧発生回路ＲＡＭＰ３にしたがって、傾斜電圧が電圧Ｖｂになるまで出力される。
【０１００】
傾斜電圧が電源電圧Ｖｂまで到達後、信号Ｓ３がオフされ、スイッチＳＷ８をオンさせ、スイッチＳＷ８およびＳＷ１０を介して電圧（Ｖａ＋Ｖｓｃｎ）に立ち下がる。次に、スイッチＳＷ９およびスイッチＳＷ１１がオンし、スキャンＩＣの電圧が０Ｖになり、電圧Ｖａまで立ち下がる。
【０１０１】
前述の回路構成により、傾斜電圧の傾きが異なる期間を２つ設け、後ろの傾斜電圧のほうが前の傾斜電圧よりも傾きが緩やかである電圧波形を発生させることができる。なお、図２３に示した回路構成は、２つの異なる傾きを有する傾斜電圧を出力させるものの一例であり、この限りではない。
【０１０２】
実施の形態３によると、初期化期間前半部Ｔ１において、傾斜電圧の傾きが徐々に緩やかに設定されている。ゲート信号発生器によりシャッターの開閉を制御し、高感度ＣＣＤカメラを用いて、初期化動作時の放電広がりの様子をパネル正面から観察した。その結果、傾斜電圧による初期化動作において、第１電圧Ｖａから第２電圧Ｖｂに変化するにしたがって、維持電極とアドレス電極を負極、走査電極を正極として、透明電極の内側（放電セル中央部に近い側）から外側（放電セルの隔壁に近い側）へ放電が進展することがわかった。
【０１０３】
本発明に関わるＰＤＰでは、電子放出特性に優れており、初期化動作時の強放電を抑制することが可能であるが、放電が外側に広がった場合に、隔壁や隔壁近傍の蛍光体に余剰帯電が発生し、初期化動作後の書き込み動作に異常をきたし、正常に画像表示を行えないことがある。そのため、本発明のＰＤＰは、傾斜電圧の傾きを徐々に緩やかにすることによって、放電が外側に広がる時間帯に放電をより弱くし、側壁への余剰帯電を緩和することができる。さらに、初期化期間前半部Ｔ２において、アドレス電極の電圧が正極性である期間を設けることにより、放電の広がりを抑制し、側壁への余剰帯電を緩和することができる。
【０１０４】
また、傾斜電圧の最初の時間帯に傾きを大きくすることにより、初期化動作にかかる時間を短縮することができ、画像表示の安定性に関わる書き込み動作や画像の明るさに関わる維持動作により多くの時間を割くことができるようになる。
【０１０５】
前述のように、本発明に関わるＰＤＰにおいて、本発明に関わる駆動方式を用いたプラズマディスプレイ装置では、電子放出源である保護層１８の長期信頼性、ＰＤＰと駆動回路の製造ばらつき、初期化動作時の強放電発生による画質劣化、側壁への余剰帯電による画質劣化を考慮して、傾斜電圧の傾きを２０Ｖ／μｓｅｃ以下にすることが好ましい。
【０１０６】
（実施の形態４）
本発明に関わる駆動方式において、更に他の実施の形態について以下に説明する。実施の形態４における駆動方式は、図２３に示す駆動回路の回路構成において、スキャン電位嵩上げ回路２３Ｅを取り除き、走査電極に印加するスキャンパルスの電位が第４電圧Ｖｄと同電位であることを特徴とする。本発明に関わるＰＤＰでは、電荷保持性能が安定しており、書き込み動作待ちの休止期間における壁電荷の消失が少ないので、消失した電荷に相当する電圧を補うために挿入する電圧Ｖｓｅｔ２を省くことができる場合がある。この場合には、スキャン電位嵩上げ回路２３Ｅをなくすことができ、より低コストのプラズマディスプレイ装置を提供することができる。
【０１０７】
以上の説明から明らかな通り、本発明のプラズマディスプレイ装置は、初期に放電部に存在する荷電粒子や励起粒子の密度を増加させ、書き込み期間に先立つ初期化期間において、コントラスト比を著しく低下させる強放電を抑制する効果がある。
【０１０８】
また、選択初期化期間における隣接セル間の電界干渉や荷電粒子の飛散の影響を軽減させることができ、書き込み期間での点灯あるいは非点灯セルの選択不良による画質劣化を抑制する効果がある。
【０１０９】
また、高精細化して走査線本数が増えた場合にも、放電遅れによる書き込み不良を抑制して、書き込み動作を高速に行うことができ、高精細化により高画質化することができる。
【０１１０】
また、初期化動作終了後、書き込み動作までの待機期間に発生する電荷抜けを防止し、書き込み期間に印加するスキャン電圧や書き込み電圧を低減できる。そうして、スキャンＩＣおよびアドレス電極駆動回路の部品点数削減が可能となり、より低コストなＰＤＰを提供することができる。また、初期化動作での強放電を抑止する効果、電荷抜けを防止する効果、放電遅れを抑制する効果から、キセノンやクリプトンなど原子番号の大きいガスの混合比や放電ガスの全圧を増やすことが可能になる。そうして、より高輝度で高効率・省電力なプラズマディスプレイ装置を提供できる。
【産業上の利用可能性】
【０１１１】
本発明に関わるプラズマディスプレイ装置は、ＣＬ発光スペクトルが所望の特性を示すＭｇＯ単結晶からなる結晶粒子層を保護層上に配置する。そうして、初期化期間は、第２電極に第１電圧から第２電圧まで緩やかに上昇する電圧を印加する初期化期間前半部と、第２電極に第３電圧から第４電圧まで緩やかに下降する電圧を印加する初期化期間後半部を有する駆動方式を備える。このため、本発明に関わるプラズマディスプレイ装置は、良好な画質で画像表示させる画像表示装置として有用である。また、本発明に関わるプラズマディスプレイ装置は、高Ｘｅ分圧比や高全圧化によって高効率化したプラズマディスプレイやフルスペックハイビジョン化プラズマディスプレイを用いた画像表示装置等の用途にも応用できる。
【符号の説明】
【０１１２】
１    プラズマディスプレイパネル
１１    前面ガラス基板
１２    背面ガラス基板
１３    誘電体層
１４    データ電極
１５    隔壁
１６    蛍光体層
１７    誘電体層
１７ａ    第１誘電体層
１７ｂ    第２誘電体層
１８    保護層
１８ａ    下地保護層
１８ｂ    結晶粒子
１８ｃ    凝集粒子
１９ａ１    走査透明電極
１９ａ２    走査バス電極
１９ｂ１    維持透明電極
１９ｂ２    維持バス電極
２０    放電部
２１    走査電極駆動回路
２２    維持電極駆動回路
２３    アドレス電極駆動回路
２４    タイミング発生回路
２５    Ａ／Ｄ変換器
２６    走査線数変換部
２７    サブフィールド変換部
２８    ＡＰＬ検出部
３１    全セル初期化期間
３２    書き込み期間
３３    維持期間
３４    選択初期化期間
３５    初期化期間
【図１】
2009276762.tif 000003
【図２】
2009276762.tif 000004
【図３】
2009276762.tif 000005
【図４】
2009276762.tif 000006
【図５】
2009276762.tif 000007
【図６】
2009276762.tif 000008
【図７】
2009276762.tif 000009
【図８】
2009276762.tif 000010
【図９】
2009276762.tif 000011
【図１０】
2009276762.tif 000012
【図１１】
2009276762.tif 000013
【図１２】
2009276762.tif 000014
【図１３】
2009276762.tif 000015
【図１４】
2009276762.tif 000016
【図１５】
2009276762.tif 000017
【図１６】
2009276762.tif 000018
【図１７】
2009276762.tif 000019
【図１８】
2009276762.tif 000020
【図１９】
2009276762.tif 000021
【図２０】
2009276762.tif 000022
【図２１】
2009276762.tif 000023
【図２２】
2009276762.tif 000024
【図２３】
2009276762.tif 000025
【図２４】
2009276762.tif 000026