(57)【要約】      （修正有）【課題】電気光学装置において、画素内のＴＦＴにおける光リーク電流の発生を低減する。【解決手段】電気光学装置は、基板１０と、データ線６ａ及び走査線１１と、データ線及び走査線の交差に対応して設けられた画素電極９ａと、半導体層１ａと、半導体層より第１の絶縁膜２を介して上層側に配置されると共に遮光性の導電膜を含んでなり、且つ、半導体層のチャネル領域に重なる本体部３ａと、この本体部から半導体層の脇で、半導体層の第２の接合領域１ｃの側へ少なくとも第２の接合領域に隣接するように延設された延設部３１とを有するゲート電極３とを備える。更に、ゲート電極と同一膜からなり、半導体層の画素電極側ソースドレイン領域１ｅと少なくとも部分的に重なると共に画素電極及び画素電極側ソースドレイン領域と電気的に接続された遮光部４１０を備える。【選択図】図６
2009115883.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上で互いに交差して延在するデータ線及び走査線と、
前記データ線及び前記走査線の交差に対応して設けられた画素電極と、
前記データ線又は前記走査線が延在する一の方向に沿ったチャネル長を有するチャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、前記画素電極に電気的に接続された画素電極側ソースドレイン領域、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域、並びに前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域を有する半導体層と、
前記半導体層より第１の絶縁膜を介して上層側に配置されると共に遮光性の導電膜を含んでなり、且つ、前記基板上で平面的に見て、前記チャネル領域に重なる本体部、及び該本体部から前記半導体層の脇で前記一の方向に沿って前記第２の接合領域の側へ少なくとも前記第２の接合領域に隣接するように延設された延設部を有するゲート電極と、
前記ゲート電極と同一膜からなり、前記基板上で平面的に見て、前記画素電極側ソースドレイン領域と少なくとも部分的に重なると共に前記画素電極及び前記画素電極側ソースドレイン領域と電気的に接続された遮光部と
を備えたことを特徴とする電気光学装置。
【請求項２】
前記延設部は、前記半導体層を挟んでその両側に設けられることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記データ線及び前記走査線は、遮光性の導電膜を夫々含んでなり、
前記第２の接合領域は、前記基板上で平面的に見て、前記データ線及び前記走査線の少なくとも一方と少なくとも部分的に重なるように配置されている
ことを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記第１の絶縁膜には、前記遮光部と前記画素電極側ソースドレイン領域とを電気的に接続するためのコンタクトホールが開孔され、
前記遮光部は、前記コンタクトホール内に形成されたコンタクトホール内部分を有する
ことを特徴とする請求項１から３のいずれか一項に記載の電気光学装置。
【請求項５】
前記半導体層より下層側に前記半導体層の下地として配置された第２の絶縁膜を備え、
前記コンタクトホールは、前記第１の絶縁膜及び前記画素電極側ソースドレイン領域を貫通して前記第２の絶縁膜にも形成される
ことを特徴とする請求項４に記載の電気光学装置。
【請求項６】
前記コンタクトホール内部分と前記画素電極側ソースドレイン領域とは、前記コンタクトホールにおける前記画素電極側ソースドレイン領域を貫通する部分の側壁において、互いに電気的に接続されることを特徴とする請求項５に記載の電気光学装置。
【請求項７】
前記遮光部の前記一の方向に交わる他の方向に沿う幅は、前記第２の接合領域の前記他の方向に沿う幅よりも広いことを特徴とする請求項１から６のいずれか一項に記載の電気光学装置。
【請求項８】
前記第２の接合領域は、ＬＤＤ領域であることを特徴とする請求項１から７のいずれか一項に記載の電気光学装置。
【請求項９】
請求項１から８のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置では、基板上にデータ線及び走査線が互いに交差して配線され、両配線の交差に対応して画素電極がマトリクス状に設けられると共に、画素電極は画素毎にスイッチング制御される。各画素には、画素電極をスイッチング制御する画素スイッチング素子として、例えばＬＤＤ（Lightly Doped Drain）構造を有する薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が設けられる。
【０００３】
他方で、この種の電気光学装置の一例である液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段（ライトバルブ）としても多用されている。特に投射型表示装置の場合、光源からの強い光がライトバルブとしての液晶装置に入射されるため、この光によってＴＦＴでは光リーク電流が増大してしまうおそれがある。
【０００４】
そこで、例えば特許文献１には、ＬＤＤ構造を有するＴＦＴについて、本来のゲート電極として機能する第１ゲート電極上にチャネル領域の両側のＬＤＤ領域を上層側から覆うように形成された遮光膜としての第２ゲート電極によって、チャネル領域の両側のＬＤＤ領域に到達する光を低減する技術が開示されている。
【０００５】
【特許文献１】特開２００７−１４２３２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１のような遮光膜によってＴＦＴを遮光する場合、遮光膜とＴＦＴを構成する半導体層との間は、３次元的に見て例えば絶縁膜等を介して離間しており、遮光膜の脇から斜めに入射する入射光がＴＦＴを構成する半導体層に到達してしまい、ＴＦＴにおける光リーク電流が発生してしまうおそれがある。このようなＴＦＴにおける光リーク電流に起因して、フリッカ、画素ムラ等の表示不良が生じ、表示画像の品質が低下してしまうおそれがあるという技術的問題点がある。
【０００７】
本発明は、例えば上述した問題点に鑑みなされたものであり、例えば、アクティブマトリクス方式で駆動される液晶装置等の電気光学装置であって、画素スイッチング用のＴＦＴにおける光リーク電流の発生を低減でき、高品質な画像を表示可能な電気光学装置、及び該電気光学装置を具備してなる電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明の電気光学装置は上記課題を解決するために、基板と、前記基板上で互いに交差して延在するデータ線及び走査線と、前記データ線及び前記走査線の交差に対応して設けられた画素電極と、前記データ線又は前記走査線が延在する一の方向に沿ったチャネル長を有するチャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、前記画素電極に電気的に接続された画素電極側ソースドレイン領域、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域、並びに前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域を有する半導体層と、前記半導体層より第１の絶縁膜を介して上層側に配置されると共に遮光性の導電膜を含んでなり、且つ、前記基板上で平面的に見て、前記チャネル領域に重なる本体部、及び該本体部から前記半導体層の脇で前記一の方向に沿って前記第２の接合領域の側へ少なくとも前記第２の接合領域に隣接するように延設された延設部を有するゲート電極と、前記ゲート電極と同一膜からなり、前記基板上で平面的に見て、前記画素電極側ソースドレイン領域と少なくとも部分的に重なると共に前記画素電極及び前記画素電極側ソースドレイン領域と電気的に接続された遮光部とを備える。
【０００９】
本発明の電気光学装置によれば、その動作時に、例えばデータ線から画素電極への画像信号の供給が制御されつつ走査線から走査信号が供給され、所謂アクティブマトリクス方式による画像表示が可能となる。尚、画像信号は、データ線及び画素電極間に電気的に接続されたスイッチング素子であるトランジスタが走査線から供給される走査信号に応じてオンオフされることによって、所定のタイミングでデータ線からトランジスタを介して画素電極に供給される。画素電極は、例えばＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる透明電極であり、データ線及び走査線の交差に対応して、基板上において表示領域となるべき領域にマトリクス状に複数設けられる。
【００１０】
上述したトランジスタは、半導体層及びゲート電極を有する。
【００１１】
半導体層は、チャネル領域と、データ線側ソースドレイン領域と、画素電極側ソースドレイン領域と、チャネル領域及びデータ線側ソースドレイン領域間に形成された第１の接合領域と、チャネル領域及び画素電極側ソースドレイン領域間に形成された第２の接合領域とを有する。
【００１２】
チャネル領域は、データ線又は走査線が延在する一の方向に沿ったチャネル長を有する。本発明に係る「一の方向」は、データ線が延在する方向又は走査線が延在する方向であり、例えば、後述する各図において示されるＹ方向又はＸ方向を意味する。
【００１３】
第１の接合領域は、チャネル領域とデータ線側ソースドレイン領域との接合部に形成される領域であり、第２の接合領域は、チャネル領域と画素電極側ソースドレイン領域との接合部に形成される領域である。即ち、第１及び第２の接合領域は、例えば、トランジスタが例えばＮＰＮ型或いはＰＮＰ型トランジスタ（即ち、Ｎチャネル型或いはＰチャネル型トランジスタ）として形成された場合におけるＰＮ接合領域や、トランジスタがＬＤＤ構造を有する場合におけるＬＤＤ領域（即ち、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層に各ソースドレイン領域よりも少量の不純物を打ち込んでなる不純物領域）を意味する。
【００１４】
ゲート電極は、半導体層よりも第１の絶縁膜を介して上層側に配置される。第１の絶縁膜は、ゲート電極とチャネル領域とを電気的に絶縁するゲート絶縁膜として機能する。第１の絶縁膜は、半導体層を覆うように、典型的には、基板上の全面に積層される。
【００１５】
本発明では、ゲート電極は、遮光性の導電膜を含んでなり、本体部及び延設部を有している。本体部には、例えば走査線を介して走査信号が供給され、走査信号に応じたゲート電圧が印加されることによりトランジスタはオン状態となる。即ち、本体部は、トランジスタのゲート電極として本来的に機能する部分である。
【００１６】
本発明では特に、延設部は、本体部から半導体層の脇で一の方向に沿って延設される。延設部は、各画素の非開口領域のうち、半導体層の脇における一の方向に沿った領域内に設けられる。尚、非開口領域は、画素内において、表示に実際に寄与する光が透過又は反射される領域である開口領域を規定するように、この開口領域の周囲に配置される領域である。即ち、画素内において、非開口領域は、光が透過又は反射されない領域として、遮光膜や遮光手段、走査線やデータ線等が配置され、これら各種の構成要素によって規定される。更に、延設部は、基板上で平面的に見て、少なくとも第２の接合領域に隣接するように延設される。即ち、延設部は、一の方向に沿って延びるように形成された半導体層における第２の接合領域に沿った両側又は片側に、一の方向に沿って延設される。よって、延設部は、ゲート絶縁膜として機能する第１の絶縁膜を介して半導体層のすぐ上層側において、隣接する半導体層の第２の接合領域に対して、それよりも上層側から入射する光を遮光することが可能となる。従って、ゲート電極より更に上層側に配置された遮光膜や遮光手段によって遮光する場合と比較して、半導体層の少なくとも第２の接合領域に対して入射する光をより確実に遮光することが可能となる。即ち、ここにいう「より確実に遮光」とは、延設部のうち第２の接合領域に隣接する部分によれば、ゲート電極より更に上層側に配置された遮光膜や遮光手段と比べて、その下層側に浸入して半導体層に入射される光を、より低減することが可能となる、という趣旨である。
【００１７】
尚、ゲート電極における本体部によって、チャネル領域に入射する光、及びチャネル領域側から第２の接続領域等に斜めに入射する光を遮光することが可能である。
【００１８】
更に、本発明では特に、ゲート電極と同一膜からなる遮光部が、基板上で平面的に見て、画素電極側ソースドレイン領域と少なくとも部分的に重なるように設けられている。本発明に係る「同一膜」とは、製造工程における同一機会に成膜される膜を意味し、同一種類の膜である。尚、「同一膜からなる」とは、一枚の膜として連続していることまでも要求する趣旨ではなく、同一膜のうち相互に分断されている膜部分であれば足りる趣旨である。よって、この遮光部によって、画素電極側ソースドレイン領域に入射する光、及び画素電極側ソースドレイン領域側から第２の接続領域やチャネル領域等に斜めに入射する光を遮光することが可能である。
【００１９】
言い換えれば、遮光部は、ゲート電極の本体部及び延設部と共に、第１の絶縁膜を介して半導体層のすぐ上層側において、基板上で平面的に見て、第２の接合領域を取り囲むように設けられている。よって、第２の接合領域に対して周辺から入射する光を確実に低減することが可能となる。
【００２０】
尚、遮光部とゲート電極の延設部とが、互いに電気的に接続されない範囲で互いにより一層近接するように設けられることで、画素電極側ソースドレイン領域に対する遮光性をより一層向上させることができる。
【００２１】
加えて、本発明では特に、遮光部は、画素電極及び画素電極側ソースドレイン領域と電気的に接続されている。よって、遮光部は、画素電極と画素電極側ソースドレイン領域とを電気的に中継接続する（言い換えれば、画素電極及び画素電極側ソースドレイン間の電気的接続を中継する）中継層として機能する。即ち、画素電極と遮光部とは、例えば各々の間に配置された層間絶縁膜に開孔されたコンタクトホールを介して電気的に接続され、遮光部と画素電極側ソースドレイン領域とは、各々の間に配置された第１の絶縁膜に開孔されたコンタクトホールを介して、接続される。従って、画素電極及び画素電極側ソースドレイン領域間の層間距離が長くて一つのコンタクトホールで両者間を接続するのが困難となる事態を、回避できる。更に、画素電極及び画素電極側ソースドレイン領域間の低抵抗化が可能となる。加えて、遮光部の電位は、画素電極側ソースドレイン領域と同じ値となるので、トランジスタの動作時に、遮光部に生じる電界によって、画素電極側ソースドレイン領域が電気的な影響を受けてしまうことは殆ど或いは理想的には全くない。
【００２２】
以上説明したように、本発明の電気光学装置によれば、半導体層の少なくとも第２の接合領域に対して入射する光に対する遮光性を、延設部及び遮光部の存在により、より向上させることが可能となる。ここで、後述するように、本願発明者らの研究によれば、理論的に、トランジスタの動作時に、第１及び第２の接合領域のうち特に第２の接合領域では相対的に光リーク電流が発生し易い傾向にあり、実験でも証明されている。本発明では、半導体層において特に光リーク電流が発生し易い領域である第２の接合領域に対する遮光性を向上させることができ、その結果、トランジスタの半導体層における光リーク電流をより効果的に低減することが可能となる。
【００２３】
従って、本発明の電気光学装置によれば、その動作時において、各画素のトランジスタの光リーク電流の発生に起因する、表示不良の発生を防止、或いは発生しても表示上、表示不良と視認されない程度に低減することが可能となる。その結果、電気光学装置において高品質な画像を表示することができる。
【００２４】
本発明の電気光学装置の一態様では、前記延設部は、前記半導体層を挟んでその両側に設けられる。
【００２５】
この態様によれば、半導体層の第２の接合領域の両側の各々に延設部が隣接するように設けられる。よって、第２の接合領域に対して入射する光に対する遮光性を、より向上させることが可能となる。従って、トランジスタの半導体層における光リーク電流をより効果的に低減することが可能となる。
【００２６】
本発明の電気光学装置の他の態様では、前記データ線及び前記走査線は、遮光性の導電膜を夫々含んでなり、前記第２の接合領域は、前記基板上で平面的に見て、前記データ線及び前記走査線の少なくとも一方と少なくとも部分的に重なるように配置されている。
【００２７】
この態様によれば、データ線及び走査線の少なくとも一方によって、第２の接合領域に対して入射する光に対する遮光性を、より向上させることが可能となる。
【００２８】
本発明の電気光学装置の他の態様では、前記第１の絶縁膜には、前記遮光部と前記画素電極側ソースドレイン領域とを電気的に接続するためのコンタクトホールが開孔され、前記遮光部は、前記コンタクトホール内に形成されたコンタクトホール内部分を有する。
【００２９】
この態様によれば、第１の絶縁膜には、典型的には基板上で平面的に見て遮光部と画素電極側ソースドレイン領域とが重なる部分に、遮光部と画素電極側ソースドレイン領域とを電気的に接続するためのコンタクトホールが開孔され、コンタクトホール内部分は、このコンタクトホール内の壁部及び底部の少なくとも一部に形成される。よって、コンタクトホール内部分は、３次元的に見て、半導体層の第２の接合領域に対して画素電極側ソースドレイン領域側に配置された壁状或いは柱状の遮光体として形成される。従って、半導体層の第２の接合領域に対して、それよりも上層側から入射する光に加えて、同層において入射する光をも、コンタクトホール内部分によって遮ることができる。このように遮光部のうち平面的に形成された部分（即ち、基板面に沿って形成された部分）に加えてコンタクトホール内部分によっても第２の接合領域に対して入射する光を遮ることができるため、第２の接合領域に対する遮光性を強化することが可能となる。
【００３０】
上述したコンタクトホールが開孔される態様では、前記半導体層より下層側に前記半導体層の下地として配置された第２の絶縁膜を備え、前記コンタクトホールは、前記第１の絶縁膜及び前記画素電極側ソースドレイン領域を貫通して前記第２の絶縁膜にも形成されてもよい。
【００３１】
この場合には、コンタクトホールの深さは、第１の絶縁膜の上側表面から半導体層の上側表面までの層間距離より大きい。遮光部のうちコンタクトホール内部分は、例えば、第１の絶縁膜の上側表面から第１の絶縁膜及び画素電極側ソースドレイン領域を貫通して半導体層よりも下層側の第２の絶縁膜に形成されたコンタクトホールの壁部及び底部に沿って形成される。よって、コンタクトホール内部分によって、半導体層の第２の接合領域に対して、それよりも下層側であって画素電極側ソースドレイン領域側から入射する光（例えば、基板における裏面反射や、複板式のプロジェクタ等で他の電気光学装置から発せられ合成光学系を突き抜けてくる光などの、戻り光）をも遮ることができる。
【００３２】
つまり、この場合には、コンタクトホールが半導体層より下層側に配置さた第２の絶縁膜にも形成されているので、コンタクトホール内部分のうち半導体層よりも下層側に形成された部分よって、第２の接合領域に対してそれよりも下層側から入射する光を遮ることができ、第２の接合領域に対する遮光性を、より一層、強化することが可能となる。
【００３３】
上述したコンタクトホールが第２の絶縁膜にも形成される態様では、前記コンタクトホール内部分と前記画素電極側ソースドレイン領域とは、前記コンタクトホールにおける前記画素電極側ソースドレイン領域を貫通する部分の側壁において、互いに電気的に接続されるように構成してもよい。
【００３４】
この場合には、コンタクトホール内部分と画素電極側ソースドレイン領域とは、互いに確実に電気的に接続することができる。よって、遮光部は、画素電極と画素電極側ソースドレイン領域とを電気的に中継する中継層として確実に機能することが可能となる。
【００３５】
本発明の電気光学装置の他の態様では、前記遮光部の前記一の方向に交わる他の方向に沿う幅は、前記第２の接合領域の前記他の方向に沿う幅よりも広い。
【００３６】
この態様によれば、第２の接合領域に対して画素電極側ソースドレイン領域側であって、半導体層の側方から第２の接合領域に対して入射する光をより確実に遮ることができる。
【００３７】
本発明の電気光学装置の他の態様では、前記第２の接合領域は、ＬＤＤ領域である。
【００３８】
この態様によれば、半導体層がＬＤＤ領域を有しており、上述したトランジスタは、ＬＤＤ構造を有するトランジスタとして構築される。尚、第２の接合領域に加えて、第１の接合領域もＬＤＤ領域であってよい。
【００３９】
仮に、第２の接合領域として形成されたＬＤＤ領域（以下、適宜「画素電極側ＬＤＤ領域」と称する）に光リーク電流が発生すると、ＬＤＤ構造を有するトランジスタの特性上、トランジスタがオフとされている際に、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域に流れる電流（即ち、オフ電流）が増加する。
【００４０】
しかるに本態様では特に、画素電極側ＬＤＤ領域に入射する光を、延設部及び遮光部によって効果的に遮光することができる。よって、上述したような、オフ電流の増加を効果的に防止することができ、高品質な画像を表示することが可能となる。
【００４１】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備してなる。
【００４２】
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することも可能である。
【００４３】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００４４】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
＜第１実施形態＞
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。
【００４５】
図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た液晶装置の平面図であり、図２は、図１のＨ−Ｈ’断面図である。
【００４６】
図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板等の透明基板である。対向基板２０もＴＦＴアレイ基板１０と同様に透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されている。ＴＦＴアレイ基板１０と対向基板２０とは、複数の画素部が設けられる画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００４７】
図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００４８】
対向基板２０の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００４９】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用のＴＦＴや例えば走査線、データ線等の配線の上層に画素電極９ａがマトリクス状に設けられている。画素電極９ａ上には、配向膜が形成されている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向してベタ状に形成されている。対向電極２１上には配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００５０】
尚、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００５１】
次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図３を参照して説明する。
【００５２】
図３は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【００５３】
図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の各々には、画素電極９ａ及びＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、液晶装置の動作時に画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００５４】
ＴＦＴ３０のゲートに走査線１１が電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線１１にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して液晶層５０（図２参照）を構成する液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。
【００５５】
液晶層５０を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
【００５６】
ここで保持された画像信号がリークすることを防ぐために、画素電極９ａと対向電極２１（図２参照）との間に形成される液晶容量と並列に蓄積容量７０が付加されている。蓄積容量７０は、画像信号の供給に応じて各画素電極９ａの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量７０の一方の電極は、画素電極９ａと並列してＴＦＴ３０のドレインに電気的に接続され、他方の電極は、定電位となるように、電位固定の容量線３００に電気的に接続されている。蓄積容量７０によれば、画素電極９ａにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。尚、蓄積容量７０は、後述するように、ＴＦＴ３０へ入射する光を遮る内蔵遮光膜としても機能する。
【００５７】
次に、上述の動作を実現する画素部の具体的な構成について、図４から図８を参照して説明する。
【００５８】
図４及び図５は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素部の平面図である。図４及び図５は、それぞれ、後述する積層構造のうち下層部分（図４）と上層部分（図５）とを分かって図示している。図６は、画素スイッチング用のＴＦＴの構成に着目してその構成を示す平面図である。図７は、図４及び図５を重ね合わせた場合のＡ−Ａ’断面図である。図８は、図６のＢ−Ｂ’断面図である。
【００５９】
尚、図７及び図８においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また、図５及び図７では、説明の便宜上、画素電極９ａより上側に位置する部分の図示を省略している。
【００６０】
図５において、画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられている（点線によって、その輪郭が示されている）。
【００６１】
図４及び図５に示すように、画素電極９ａの縦横の境界にそれぞれ沿ってデータ線６ａ及び走査線１１（即ち、走査線１１ａ及び１１ｂ）が設けられている。即ち、走査線１１は、Ｘ方向に沿って延びており、データ線６ａは、走査線１１と交差するように、Ｙ方向に沿って延びている。走査線１１及びデータ線６ａが互いに交差する個所の各々には、図６に拡大して示すような、画素スイッチング用のＴＦＴ３０が設けられている。
【００６２】
走査線１１、データ線６ａ、蓄積容量７０、中継層９３及びＴＦＴ３０は、ＴＦＴアレイ基板１０上で平面的に見て、画素電極９ａに対応する各画素の開口領域（即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域）を囲む非開口領域内に配置されている。即ち、これらの走査線１１、蓄積容量７０、データ線６ａ、中継層９３及びＴＦＴ３０は、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に配置されている。尚、走査線１１、蓄積容量７０、データ線６ａ及び中継層９３は、非開口領域の一部をそれぞれ規定している。
【００６３】
図７に示すように、ＴＦＴアレイ基板１０上には、走査線１１ｂ、ＴＦＴ３０、蓄積容量７０、データ線６ａ、画素電極９ａ等の各種の構成要素が積層構造をなして設けられている。この積層構造は、下から順に、走査線１１ｂを含む第１層、ゲート電極３を有するＴＦＴ３０等を含む第２層、蓄積容量７０を含む第３層、データ線６ａ等を含む第４層、画素電極９ａ等を含む第５層（最上層）からなる。また、第１層及び第２層間には下地絶縁膜１２が、第２層及び第３層間には第１層間絶縁膜４１が、第３層及び第４層間には第２層間絶縁膜４２が、第４層及び第５層間には第３層間絶縁膜４３が、それぞれ設けられており、上述した各要素間が短絡することを防止している。また、これら各種の絶縁膜１２、４１、４２及び４３には、例えば、ＴＦＴ３０の半導体層１ａ中のデータ線側ソースドレイン領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール８１等が形成されている。以下では、これらの各要素について、下から順に説明を行う。尚、上述した積層構造のうち第１層から第１層間絶縁膜までが、下層部分として図４に図示されており、第３層から第６層までが上層部分として図５に図示されている。
【００６４】
図７において、第１層として、走査線１１ｂが設けられている。走査線１１ｂは、例えばタングステン（Ｗ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）等の高融点金属材料等の遮光性導電材料からなる。
【００６５】
図４に示すように、走査線１１ｂは、Ｘ方向に沿うように、ストライプ状にパターニングされている。より詳しく見ると、走査線１１ｂは、Ｘ方向に沿うように延びる本線部分１１ｂｘと、該本線部分１１ｂｘからＹ方向に延設された延設部分１１ｂｙとを備えている。尚、相隣接する走査線１１ｂの延設部分１１ｂｙは相互に接続されることはなく、従って、該走査線１１ｂは１本１本分断された形となっている。
【００６６】
このような走査線１１ｂによれば、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光のうちＴＦＴ３０に進行する光を遮光することができる。即ち、走査線１１ｂは、ＴＦＴ３０に対して下層側から進行する光を遮光する下側遮光膜としても機能することができる。
【００６７】
尚、走査線１１ｂは、後述する下地絶縁膜１２に開孔されたコンタクトホール８１０（図６参照）を介して走査線１１ａと電気的に接続されている。つまり、走査線１１は、走査線１１ａ及び１１ｂからなる二重配線として構成されている。
【００６８】
下地絶縁膜１２は、本発明に係る「第２の絶縁膜」の一例であり、例えばシリコン酸化膜等からなる。下地絶縁層１２は、後述するＴＦＴ３０を構成する半導体層１ａの下地として配置されている。下地絶縁層１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性の劣化を防止する機能を有する。
【００６９】
図７において、第２層として、ＴＦＴ３０が設けられている。
【００７０】
図４、図６及び図７に示すように、ＴＦＴ３０は、半導体層１ａ及びゲート電極３を含んで構成されている。
【００７１】
半導体層１ａは、例えばポリシリコンからなり、Ｙ方向に沿ったチャネル長を有するチャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、並びにデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅからなる。即ち、ＴＦＴ３０はＬＤＤ構造を有している。尚、データ線側ＬＤＤ領域１ｂは、本発明に係る「第１の接合領域」の一例であり、画素電極側ＬＤＤ領域１ｃは、本発明に係る「第２の接合領域」の一例である。
【００７２】
データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、チャネル領域１ａ’を基準として、Ｙ方向に沿ってほぼミラー対称に形成されている。データ線側ＬＤＤ領域１ｂは、チャネル領域１ａ’及びデータ線側ソースドレイン領域１ｄ間に形成されている。画素電極側ＬＤＤ領域１ｃは、チャネル領域１ａ’及び画素電極側ソースドレイン領域１ｅ間に形成されている。データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層１ａに不純物を打ち込んでなる不純物領域である。データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃはそれぞれ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅよりも不純物の少ない低濃度な不純物領域として形成される。このような不純物領域によれば、ＴＦＴ３０の非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つＴＦＴ３０の動作時に流れるオン電流の低下及びオフリーク電流の上昇を抑制できる。尚、ＴＦＴ３０は、ＬＤＤ構造を有することが好ましいが、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。
【００７３】
ゲート電極３は、走査線１１ａの一部として、走査線１１ａと一体的に形成されている。走査線１１ａは、半導体層１ａよりもゲート絶縁膜２を介して上層側に配置されており、例えば導電性ポリシリコン膜とタングステンシリサイド（ＷＳｉ）膜とを積層することにより形成されている。尚、ゲート絶縁膜２は、本発明に係る「第１の絶縁膜」の一例である。走査線１１ａは、図４に示すように、Ｘ方向に沿って延びるように形成されている。
【００７４】
図６に示すように、ゲート電極３は、ゲート電極として機能する、チャネル領域１ａ’に重なるゲート電極本体部３ａと、該ゲート電極本体部３ａから半導層１ａにおける画素電極側ＬＤＤ領域１ｃの両側に沿うように延設されたゲート電極延設部３１とを有している。よって、ゲート電極３は、チャネル領域１ａ’に重なるゲート電極本体部３ａ及びゲート電極延設部３１により画素電極側ＬＤＤ領域１ｃをその両側から部分的に囲む、所謂Ｕ字形状の遮光構造を有している。従って、半導体層１ａにおける画素電極側ＬＤＤ領域１ｃに対して、それよりも上層側であってチャネル領域１ａ’側及び半導体層１ａの両側から入射する光を遮光することが可能となる。
【００７５】
図６及び図８に示すように、ゲート電極延設部３１は、ゲート絶縁膜２及び下地絶縁膜１２を貫通して開孔されたコンタクトホール８１０を介して走査線１１ｂと電気的に接続されている。ここで、ゲート電極延設部３１は、コンタクトホール８１０内に形成された部分を有している。言い換えれば、ゲート電極延設部３１の一部は、３次元的に見て、半導体層１ａにおける画素電極側ＬＤＤ領域１ｃの両脇に配置された壁状の遮光体としてコンタクトホール８１０内に形成されている。よって、半導体層１ａの画素電極側ＬＤＤ領域１ｃに対して、その両脇側であって、それよりも上層側から入射する光に加えて、下層側から入射する光（例えば、図８中、矢印Ｐ１で示す光）や同層において入射する光（例えば、図８中、矢印Ｐ２で示す光）をも、ゲート電極延設部３１によって遮光することが可能となる。
【００７６】
図６及び図７において、本実施形態では特に、画素電極側遮光部４１０が、ＴＦＴアレイ基板１０上で平面的に見て、画素電極側ソースドレイン領域１ｅと部分的に重なるように、ゲート電極３と同一膜から形成されている。画素電極側遮光部４１０及びゲート電極３は、同一の成膜工程によって形成される。このため、ゲート電極３を遮光性能に優れた材料から形成しておけば、これと同一層からなる画素電極側遮光膜４１０における遮光性能も同様に得られるので便利である。尚、本実施形態では、画素電極側遮光部４１０は、ゲート電極３と同一の成膜工程によって、例えば導電性ポリシリコン膜とタングステンシリサイド（ＷＳｉ）膜とを積層することにより形成されている。
【００７７】
画素電極側遮光部４１０は、図４及び図６に示すように、ＴＦＴアレイ基板１０上で平面的に見て画素電極側ソースドレイン領域１ｅを部分的に覆うように形成されている。よって、画素電極側ソースドレイン領域１ｅに対して、それよりも上層側から入射する光や、画素電極側ＬＤＤ領域１ｃに対して、画素電極側ソースドレイン領域１ｅ側から斜めに入射する光等を画素電極側遮光部４１０によって遮光することが可能となる。
【００７８】
言い換えれば、画素電極側遮光部４１０は、ゲート電極本体部３ａ及びゲート電極延設部３１と共に、ゲート絶縁膜２を介して半導体層１ａのすぐ上層側において、ＴＦＴアレイ基板１０上で平面的に見て、画素電極側ＬＤＤ領域１ｃを取り囲むように設けられている。よって、画素電極側ＬＤＤ領域１ｃに対して周辺から入射する光を確実に低減することが可能となる。
【００７９】
画素電極側遮光部４１０は、後述する蓄積容量７０を構成する下部容量電極７１、及び画素電極側ソースドレイン領域１ｅと電気的に接続されている。尚、下部容量電極７１は、後述するように、画素電位側容量電極であり、画素電極９ａと電気的に接続されている。
【００８０】
即ち、下部容量電極７１と画素電極側遮光部４１０とは、各々の間に配置された第１層間絶縁膜４１に開孔されたコンタクトホール８３を介して電気的に接続され、画素電極側遮光部４１０と画素電極側ソースドレイン領域１ｅとは、各々の間に配置されたゲート絶縁膜２に開孔されたコンタクトホール８２０を介して電気的に接続されている。
【００８１】
よって、画素電極側遮光部４１０は、下部容量電極７１と画素電極側ソースドレイン領域１ｅとを電気的に中継接続する中継層として機能する。従って、下部容量電極７１及び画素電極側ソースドレイン領域１ｅ間の層間距離が長くて一つのコンタクトホールで両者間を接続するのが困難となる事態を、回避できる。更に、下部容量電極７１及び画素電極側ソースドレイン領域１ｅ間の低抵抗化が可能となる。加えて、画素電極側遮光部４１０の電位は、画素電極側ソースドレイン領域１ｅと同じ値となるので、ＴＦＴ３０の動作時に、画素電極側遮光部４１０に生じる電界によって、画素電極側ソースドレイン領域１ｅが電気的な影響を受けてしまうことは殆どない。
【００８２】
更に、画素電極側遮光部４１０の一部は、３次元的に見て、半導体層１ａの画素電極側ＬＤＤ領域１ｃに対して画素電極側ソースドレイン領域１ｅ側に配置された壁状或いは柱状の遮光体として、コンタクトホール８２０内に形成されている。よって、半導体層１ａの画素電極側ＬＤＤ領域１ｃに対して、その画素電極側ソースドレイン領域１ｅ側であって、それよりも上層側から入射する光に加えて、同層において入射する光（例えば、図７中、矢印Ｐ３で示す光）をも、画素電極側遮光部４１０によって遮ることができる。
【００８３】
加えて、図７に示すように、本実施形態では特に、コンタクトホール８２０は、ゲート絶縁膜２及び画素電極側ソースドレイン領域１ｅを貫通して下地絶縁膜１２にも形成されている。言い換えれば、画素電極側遮光部４１０の一部は、ゲート絶縁膜２の上側表面からゲート絶縁膜２及び画素電極側ソースドレイン領域１ｅを貫通して半導体層１ａよりも下層側の下地絶縁膜１２に形成されたコンタクトホール８２０の壁部及び底部に沿って形成されている。よって、画素電極側遮光部４１０のうちコンタクトホール８２０内に形成された部分によって、半導体層１ａの画素電極側ＬＤＤ領域１ｃに対して、それよりも下層側であって画素電極側ソースドレイン領域１ｅ側から入射する光（例えば、図７中、矢印Ｐ４で示す光）をも遮ることができる。つまり、本実施形態では特に、コンタクトホール８２０が半導体層１ａより下層側に配置さた下地絶縁膜１２にも形成されているので、画素電極側遮光部１２０におけるコンタクトホール８２０内に形成された部分のうち半導体層１ａよりも下層側に形成された部分よって、画素電極側ＬＤＤ領域１ｃに対してそれよりも下層側から入射する光を遮ることができる。
【００８４】
また、図７において、画素電極側遮光部４１０と画素電極側ソースドレイン領域１ｅとは、コンタクトホール８２０における画素電極側ソースドレイン領域１ｅを貫通する部分の側壁８２０ａにおいて、互いに電気的に接続されている。よって、画素電極側遮光部４１０と画素電極側ソースドレイン領域１ｅとは、互いに確実に電気的に接続することができる。従って、画素電極側遮光部４１０は、画素電極９ａと画素電極側ソースドレイン領域１ｅとを電気的に中継する中継層として確実に機能することが可能となる。
【００８５】
ここに、その詳細については後述するが、特に画素電極側ＬＤＤ領域１ｃに光が照射された場合には、データ線側ＬＤＤ領域１ｂに光が照射された場合と比較して、ＴＦＴ３０における光リーク電流が生じやすいと推察される。本実施形態では、半導体層１ａに形成される各種領域のうち画素電極側ＬＤＤ領域１ｃに対する遮光性をいわばピンポイントで高めることができる。従って、各画素のＴＦＴ３０の光リーク電流を効果的に低減できる。
【００８６】
（第３層の構成―蓄積容量等―）
図７において、第３層として蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ３０よりも第１層間絶縁膜４１を介して上層側に設けられている。
【００８７】
蓄積容量７０は、下部容量電極７１と上部容量電極３００ａが誘電体膜７５を介して対向配置されることにより形成されている。
【００８８】
図５に示すように、上部容量電極３００ａは、容量線３００の一部として形成されている。容量線３００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設されている。上部容量電極３００ａは、容量線３００を介して定電位源と電気的に接続され、固定電位に維持された固定電位側容量電極である。上部容量電極３００ａは、例えばＡｌ（アルミニウム）、Ａｇ（銀）等の金属又は合金を含んだ非透明な金属膜から形成されており、ＴＦＴ３０を遮光する上側遮光膜（内蔵遮光膜）としても機能する。尚、上部容量電極３００ａは、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｄ（パラジウム）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等から構成されていてもよい。
【００８９】
下部容量電極７１は、ＴＦＴ３０の画素電極側ソースドレイン領域１ｅ及び画素電極９ａに電気的に接続された画素電位側容量電極である。より具体的には、下部容量電極７１は、コンタクトホール８３を介して画素電極側遮光部４１０と電気的に接続されると共に、第２層間絶縁膜４２及び誘電体膜７５を貫通して開孔されたコンタクトホール８４（図５参照）を介して、後述するデータ線６ａと同層（即ち、第４層）に配置された中継層９３に電気的に接続されている。尚、画素電極側遮光部４１０は、上述したように、コンタクトホール８２０を介して画素電極側ソースドレイン領域１ｅと電気的に接続されている。更に、中継層９３（図５参照）は、第３層間絶縁膜４３に開孔されたコンタクトホール８５（図５参照）を介して画素電極９ａに電気的に接続されている。即ち、下部容量電極７１は、中継層９３及び画素電極側遮光部４１０と共に画素電極側ソースドレイン領域１ｅ及び画素電極９ａ間の電気的な接続を中継する。下部容量電極７１は、導電性のポリシリコンから形成されている。よって、蓄積容量７０は、所謂ＭＩＳ構造を有している。尚、下部容量電極７１は、画素電位側容量電極としての機能の他、上側遮光膜としての上部容量電極３００ａとＴＦＴ３０との間に配置される、光吸収層或いは遮光膜としての機能も有する。
【００９０】
誘電体膜７５は、例えばＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成された単層構造、或いは多層構造を有している。
【００９１】
尚、下部容量電極７１を、上部容量電極３００ａと同様に金属膜から形成してもよい。即ち、蓄積容量７０を、金属膜−誘電体膜（絶縁膜）−金属膜の３層構造を有する、所謂ＭＩＭ構造を有するように形成してもよい。
【００９２】
（第４層の構成―データ線等―）
図７において、第４層としてデータ線６ａが設けられている。また、第４層には、中継層９３（図５参照）が、データ線６ａと同一膜から形成されている。
【００９３】
図５及び図７に示すように、データ線６ａは、半導体層１ａのデータ線側ソースドレイン領域１ｄに、第１層間絶縁膜４１、誘電体膜７５及び第２層間絶縁膜４２を貫通するコンタクトホール８１を介して電気的に接続されている。データ線６ａ及びコンタクトホール８１内部は、例えば、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等のＡｌ（アルミニウム）含有材料、又はＡｌ単体、若しくはＡｌ層とＴｉＮ層等との多層膜からなる。データ線６ａは、ＴＦＴ３０を遮光する機能も有している。
【００９４】
図５において、中継層９３は、層間絶縁膜４２上においてデータ線６ａ（図７参照）と同層に形成されている。データ線６ａ及び中継層９３は、例えば金属膜等の導電材料で構成される薄膜を層間絶縁膜４２上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパターニングすることによって相互に離間させた状態で形成される。従って、データ線６ａ及び中継層９３を同一工程で形成できるため、装置の製造プロセスを簡便にできる。
【００９５】
（第５層の構成―画素電極等―）
図７において、第５層として画素電極９ａが設けられている。画素電極９ａは、データ線６ａよりも第３層間絶縁膜４３を介して上層側に形成されている。
【００９６】
図５及び図６に示すように、画素電極９ａは、コンタクトホール８５、中継層９３、コンタクトホール８４、下部容量電極７１、コンタクトホール８３、画素電極側遮光部４１０及びコンタクトホール８２０を介して半導体層１ａの画素電極側ソースドレイン領域１ｅに電気的に接続されている。画素電極９ａの上側表面には、ラビング処理等の所定の配向処理が施された配向膜が設けられている。
【００９７】
以上に説明した画素部の構成は、図４及び図５に示すように、各画素部に共通である。画像表示領域１０ａ（図１参照）には、かかる画素部が周期的に形成されている。
【００９８】
よって、以上説明したような本実施形態に係る液晶装置によれば、その動作時において、ＴＦＴ３０の光リーク電流の発生に起因する、表示不良の発生を防止、或いは発生しても表示上、表示不良と視認されない程度に低減することが可能となる。その結果、本実施形態に係る液晶装置において高品質な画像を表示することができる。
【００９９】
尚、図９に変形例として示すように、画素電極側遮光部４１０と画素電極側ソースドレイン領域１ｅとを電気的に接続するためのコンタクトホール８２０は、ゲート絶縁膜２のみに形成され、下地絶縁膜１２に形成されないように構成してもよい。ここに図９は、本変形例における図７と同趣旨の断面図である。
【０１００】
この場合にも、画素電極側ソースドレイン領域１ｅに対して、それよりも上層側から入射する光や、画素電極側ＬＤＤ領域１ｃに対して、画素電極側ソースドレイン領域１ｅ側から斜めに入射する光等を画素電極側遮光部４１０によって遮光することができる。但し、画素電極側ＬＤＤ領域１ｃに対する遮光性を強化するという観点からは、図７を参照して上述した第１実施形態の如く、コンタクトホール８２０は、ゲート絶縁膜２及び画素電極側ソースドレイン領域１ｅを貫通して下地絶縁膜１２にも形成されることが好ましい。
＜第２実施形態＞
次に、第２実施形態に係る液晶装置について、図１０及び図１１を参照して説明する。
【０１０１】
図１０は、第２実施形態における図６と同趣旨の平面図であり、図１１は、図１０のＣ−Ｃ’断面図である。尚、図１０及び図１１において、図１から図８に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
【０１０２】
図１０において、第２実施形態に係る液晶装置は、上述した第１実施形態における画素電極側遮光部４１０に代えて画素電極側遮光部４２０を備える点で、上述した第１実施形態に係る液晶装置と異なり、その他の点については、上述した第１実施形態に係る液晶装置と概ね同様に構成されている。
【０１０３】
図１０に示すように、画素電極側遮光部４２０は、上述した第１実施形態における画素電極側遮光部４１０と同様に、ＴＦＴアレイ基板１０上で平面的に見て、画素電極側ソースドレイン領域１ｅと部分的に重なるように、ゲート電極３と同一膜から形成されている。
【０１０４】
第２実施形態では特に、画素電極側遮光部４２０は、そのＸ方向に沿う幅Ｗ２が、半導体層１ａのＸ方向に沿う幅Ｗ１よりも広くなるように形成されている。よって、画素電極側遮光部４２０と半導体層１ａの両脇にゲート電極本体部３ａから画素電極側ＬＤＤ領域１ｃ側にＹ方向に沿って延びるゲート電極延在部３１との間の間隙を小さくすることができる。従って、画素電極側ＬＤＤ領域１ｃに対して画素電極側ソースドレイン領域側１ｅであって、半導体層１ａの側方から画素電極側ＬＤＤ領域１ｃに対して入射する光をより確実に遮ることができる。
【０１０５】
図１０及び図１１において、画素電極側遮光部４２０は、ゲート絶縁膜２及び下地絶縁膜１２に形成されたコンタクトホール８３０を介して画素電極側ソースドレイン領域１ｅと電気的に接続されている。コンタクトホール８３０は、そのＸ方向に沿う幅Ｗ３が、半導体層のＸ方向に沿う幅Ｗ１よりも広くなるように且つ画素電極側遮光部４２０のＸ方向に沿う幅Ｗ２よりも狭くなるように形成されている。更に、コンタクトホール８３０は、ゲート絶縁膜２に対してエッチング処理を施すことにより形成される際、半導体層１ａの両脇における下地絶縁膜１２に対してオーバーエッチングが施されることにより下地絶縁膜１２に形成された部分８３１を有している。よって、このような下地絶縁膜１２に形成された部分８３１によって、半導体層１ａの画素電極側ＬＤＤ領域１ｃに対して、それよりも下層側であって画素電極側ソースドレイン領域１ｅ側から入射する光を低減することができる。
【０１０６】
ここで、上述したＴＦＴ３０の動作時に、画素電極側ＬＤＤ領域１ｃにおいて、データ線側ＬＤＤ領域１ｂに比べて光リーク電流が相対的に発生しやすい理由について、図１２から図１７を参照して、詳細に説明する。
【０１０７】
先ず、テスト用のＴＦＴに光を照射した場合における、ドレイン電流の大きさを測定した測定結果について、図１２を参照して説明する。ここに図１２は、テスト用のＴＦＴにおける光照射位置とドレイン電流との関係を示すグラフである。
【０１０８】
図１２において、データＥ１は、テスト用の単体のＴＦＴ、即ちＴＥＧ（Test Element Group）に対して、光スポット（約２．４ｕｍの可視光レーザ）をドレイン領域側からソース領域側へ順に走査しつつ照射した場合におけるドレイン電流の大きさを測定した結果を示している。ＴＥＧは、チャネル領域、ソース領域及びドレイン領域に加え、チャネル領域とソース領域との接合部に形成されたソース側接合領域、及びチャネル領域とドレイン領域との接合部に形成されたドレイン側接合領域を有している。
【０１０９】
尚、図１２の横軸は、光スポットが照射された光照射位置を示しており、チャネル領域とドレイン側接合領域との境界及びチャネル領域とソース側接合領域との境界、更にチャネル領域をゼロとしている。図１２の縦軸は、ドレイン電流の大きさ（但し、所定の値で規格化された相対値）を示しており、ドレイン電流がドレイン領域からソース領域へ向かって流れている場合には、正の値（即ち、プラスの値）を示し、ドレイン電流がソース領域からドレイン領域へ向かって流れている場合には、負の値（即ち、マイナスの値）を示す。
【０１１０】
図１２において、データＥ１は、いずれの光照射位置でもプラスの値を示している。即ち、ドレイン電流が、ドレイン領域からソース領域へ向かって流れていることを示している。また、データＥ１は、ドレイン側接合領域内において、ソース側接合領域内におけるよりも大きな値を示している。即ち、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなることを示している。つまり、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなることを示している。尚、ドレイン電流は、暗電流（或いはサブスレッショルドリーク、即ち、光を照射しない状態でも、ＴＥＧのオフ状態においてソース領域及びドレイン領域間に流れる漏れ電流）と光リーク電流（或いは光励起電流、即ち、光が照射されることによる電子の励起に起因して生じる電流、）とから構成されている。
【０１１１】
次に、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図１３及び図１４を参照して説明する。ここに図１３は、ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。図１４は、ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。尚、図１３及び図１４では、上述したＴＦＴ３０が電気的に接続された画素電極９ａにおける中間階調の表示を想定して、ソース電位（即ち、ソース領域の電位）を４．５Ｖ、ゲート電位（即ち、チャネル領域の電位）を０Ｖ、ドレイン電位（即ち、ドレイン領域の電位）を９．５Ｖとしている。図１３及び図１４の横軸は、ＴＥＧを構成する半導体層における各領域を示している。図１３及び図１４の縦軸は、電子のポテンシャル（フェルミレベル）を示している。電子は負の電荷を有するため、各領域における電位が高いほど、電子のポテンシャルは低くなり、各領域における電位が低いほど、電子のポテンシャルは高くなる。
【０１１２】
図１３は、チャネル領域及びドレイン領域間に形成されたドレイン側接合領域に光スポットが照射され、ドレイン側接合領域において光励起が生じる場合におけるキャリアの振舞いを示している。
【０１１３】
図１３において、光リーク電流は、２つの電流成分からなると推定できる。
【０１１４】
即ち、第１の電流成分として、光励起によって生じた電子の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じた電子（図中、「ｅ」参照）が、ドレイン側接合領域からポテンシャルのより低いドレイン領域へ移動することにより生じる電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）である。
【０１１５】
第２の電流成分として、光励起によって生じたホール（即ち、正孔、図中、「ｈ」参照）の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じたホールが、ドレイン側接合領域からポテンシャルのより低い（即ち、電子のポテンシャルとしてはより高い）チャネル領域へ移動することによって発生するバイポーラ効果に起因する電流成分である。つまり、チャネル領域へ移動したホールの正電荷によって、チャネル領域のポテンシャル(即ち、いわゆるベースポテンシャル)がポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）である。よって、ドレイン側接合領域において光励起が生じる場合において、第１及び第２の電流成分はいずれもドレイン電流（言い換えれば、コレクタ電流）を増大させる方向（即ち、ドレイン領域からソース領域へ流れる方向）に発生する。
【０１１６】
図１４は、チャネル領域及びソース領域間に形成されたソース側接合領域に光スポットが照射され、ソース側接合領域において光励起が生じる場合にキャリアの振舞いを示している。
【０１１７】
図１４において、光リーク電流は、図１３を参照して上述したドレイン側接合領域において光励起が生じる場合とは異なり、ホールがソース側接合領域からポテンシャルのより低い（即ち、電子のポテンシャルとしてはより高い）チャネル領域へ移動するバイポーラ効果に起因した第２の電流成分が支配的であると推定できる。即ち、ソース側接合領域における光励起によって生じた電子（図中、「ｅ」参照）が、ソース側接合領域からポテンシャルのより低いソース領域へ移動することにより生じる第１の電流成分（この電流成分は、ソース領域からドレイン領域へ流れる）は、バイポーラ効果に起因した第２の電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）よりも少ないと推定できる。
【０１１８】
図１４において、バイポーラ効果に起因した第２の電流成分（即ち、チャネル領域へ移動したホールの正電荷によって、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ３へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分）は、ドレイン領域からソース領域へと流れる。一方、上述した第１の電流成分は、ソース領域からドレイン領域へと流れる。即ち、第１の電流成分と第２の電流成分とは互いに反対方向に流れる。ここで、再び図１２において、ソース側接合領域に光スポットを照射した場合には、ドレイン電流（データＥ１参照）は正の値を示している。即ち、この場合には、ドレイン電流はドレイン領域からソース領域へ向かって流れている。よって、第１の電流成分は、暗電流や第２の電流成分であるバイポーラ効果による電流成分を抑制するのみで、ドレイン電流の流れをソース領域からドレイン領域へ向かわせる程度までは大きくないといえる。
【０１１９】
更に、チャネル領域及びソース領域間の電位差は、チャネル領域及びドレイン領域間の電位差よりも小さいため、ソース領域側の空乏化領域（即ち、ソース側接合領域）は、ドレイン領域側の空乏化領域（即ち、ドレイン側接合領域）よりも狭い。このため、ソース側接合領域に光スポットを照射した場合には、ドレイン側接合領域に光スポットを照射した場合と比較して、光励起の絶対量が少ない。
【０１２０】
以上、図１３及び図１４を参照して説明したように、ドレイン側接合領域において光励起が生じる場合、第１及び第２の電流成分はいずれもドレイン電流を増大させる方向に発生する。一方、ソース側接合領域において光励起が生じる場合、第１の電流成分が第２の電流成分を抑制する。よって、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなる（即ち、光リーク電流が大きくなる）。
【０１２１】
次に、画素電極側ソースドレイン領域がドレイン電位とされると共に画素電極側接合領域内に光スポットが照射された場合の方が、データ線側ソースドレイン領域がドレイン電位とされると共にデータ線側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図１５及び図１６を参照して説明する。ここに図１５は、データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。図１６は、画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【０１２２】
以下では、画素スイッチング用のＴＦＴを含む画素部に電荷が保持され、光励起が生じた場合を考える。上述したようなＴＥＧを想定した場合と異なる点は、画素スイッチング用のＴＦＴの画素電極側は、フローティング状態になり得る点である。画素スイッチング用のＴＦＴの画素電極側には、蓄積容量７０の如き保持容量が接続される場合もあり、容量値が十分に大きければ、上述したＴＥＧを用いた場合と同様に固定電極に近い状態となるが、容量が十分に大きくなければ、フローティング状態或いはこれに近い状態になる。尚、ここでは、容量値は十分には大きくないものと仮定する。
【０１２３】
図１５及び図１６において、液晶装置では、いわゆる焼き付きを防止するために交流駆動が採用される。ここでは、中間階調の表示を想定して、画素電極に、７Ｖを基準電位として、４．５Ｖのマイナスフィールドの電荷と９．５Ｖのプラスフィールドの電荷とが交互に保持される場合を想定する。このため画素スイッチング用のＴＦＴのソース及びドレインは、画素電極側ソースドレイン領域とデータ線側ソースドレイン領域との間で、固定ではなく変化する。即ち、図１５に示すように、画素電極にマイナスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも低くなる場合）には、画素電極側ソースドレイン領域は、ソースとなるのに対し、図１６に示すように、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも高くなる場合）には、画素電極側ソースドレイン領域は、ドレインとなる。
【０１２４】
図１５において、画素電極にマイナスフィールドの電荷が保持される場合には、画素電極側ソースドレイン領域が、ソース（或いはエミッタ）となり、データ線側ソースドレイン領域が、ドレイン（或いはコレクタ）となる。ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第１の電流成分とバイポーラ効果に起因する第２の電流成分が発生する。ここで、バイポーラ効果に起因する第２の電流成分が生じると（即ち、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられ、ソースである画素電極側ソースドレイン領域からドレインであるデータ線側ソースドレイン領域へ電子が移動すると）、フローティング状態である画素電極側ソースドレイン領域から電子が抜き取られることになり、エミッタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルＬｓ１からポテンシャルＬｓ２へと低下する（電位は、上昇する）。即ち、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベースポテンシャルが低下すると共にエミッタとしての画素電極側ソースドレイン領域のポテンシャルも低下する。言い換えれば、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベース電位の上昇に伴ってエミッタ電位も上昇する。このため、ドレイン電流（即ち、コレクタ電流）が、抑制されることになる。
【０１２５】
一方、図１６において、画素電極にプラスフィールドの電荷が保持される場合には、データ電極側ソースドレイン領域が、ソース（或いはエミッタ）となり、画素電極側ソースドレイン領域が、ドレイン（或いはコレクタ）となる。ドレイン側接合領域である画素電極側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第１の電流成分とバイポーラ効果に起因する第２の電流成分が発生する。ここで、ソースとなるデータ線側ソースドレイン領域は、データ線と接続されているため、画素電極とは異なりフローティング状態ではなく、電位に変化は生じない。バイポーラ効果に起因する第２の電流成分が生じると（即ち、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられ、ソースであるデータ線側ソースドレイン領域からドレインである画素電極ソースドレイン領域へ電子が移動すると）、フローティング状態である画素電極側ソースドレイン領域へ電子が流れ込むことになり、コレクタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルＬｄ１からポテンシャルＬｄ２へと上昇する（電位は、低下する）。しかし、コレクタとしての画素電極側ソースドレイン領域のポテンシャルの上昇は、上述したソースとしての画素電極側ソースドレイン領域のポテンシャルの低下とは異なり、ドレイン電流を抑制する働きは殆どない。ドレイン電流（即ち、コレクタ電流）は、エミッタ電位に対するベース電位の大きさよって殆ど決まるため、コレクタ電位が低下してもドレイン電流を抑制する働きは殆ど生じない、言い換えれば、バイポーラトランジスタの飽和領域に入った状態である。
【０１２６】
以上、図１５及び図１６を参照して説明したように、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域が、ドレインとなる場合）には、バイポーラ効果に起因した第２の電流成分は殆ど抑制されないのに対し、画素電極にマイナスフィールドの電荷が保持される場合（即ち、データ側ソースドレイン領域が、ドレインとなる場合）には、バイポーラ効果に起因した第２の電流成分は、フローティング状態である画素電極側ソースドレイン領域の電位の上昇に起因して抑制される。つまり、画素電極側ソースドレイン領域がドレインとなる場合の方が、データ側ソースドレイン領域がドレインとなる場合よりも、光リーク電流に起因してドレイン電流が増加する。
【０１２７】
ここで、図１７は、画素スイッチング用のＴＦＴ全体に、比較的強い光を照射した際の画素電極電位の波形を示している。
【０１２８】
図１７において、データＥ２は、画素電極にプラスフィールドの電荷が保持される場合（画素電極電位が電位Ｖ１とされる場合）における画素電極電位の変動Δ１は、画素電極にマイナスフィールドの電荷が保持される場合（画素電極電位が電位Ｖ２とされる場合）における画素電極電位の変動Δ２よりも大きいことを示している。即ち、画素電極において、プラスフィールドの電荷は、マイナスフィールドの電荷よりも保持されにくい（つまり、光リークが発生しやすい）ことを示している。これは、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域が、ドレインとなる場合）の方が、画素電極にマイナスフィールドの電荷が保持される場合（即ち、データ線側ソースドレイン領域が、ドレインとなる場合）よりも光リーク電流が生じやすいという上述したメカニズムと一致している。
【０１２９】
以上、図１２から図１７を参照して詳細に説明したように、画素スイッチング用のＴＦＴにおけるドレイン側接合領域において光励起が生じる場合にドレイン電流が増加しやすい。更に、画素電極側ソースドレイン領域がドレインとなる場合においてドレイン電流が増加しやすい（逆に言えば、データ線側ソースドレイン領域がドレインとなる場合には、バイポーラ効果に起因した電流成分が抑制されている）。
【０１３０】
よって、上述した第１又は第２実施形態に係る液晶装置のように、画素電極側接合領域である画素電極側ＬＤＤ領域１ｃに対する遮光性を、データ線側接合領域であるデータ線側ＬＤＤ領域１ｂに対する遮光性よりも高めることで、高い開口率を維持しつつＴＦＴ３０における光リーク電流を極めて効果的に低減できる。
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。  図１８は、プロジェクタの構成例を示す平面図である。
【０１３１】
図１８に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【０１３２】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１３３】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１３４】
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１３５】
尚、図１８を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１３６】
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【０１３７】
本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１３８】
【図１】第１実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ’断面図である。
【図３】第１実施形態に係る液晶装置の複数の画素部の等価回路図である。
【図４】第１実施形態に係る液晶装置の複数の画素部の平面図（下層部分）である。
【図５】第１実施形態に係る液晶装置の複数の画素部の平面図（上層部分）である。
【図６】画素スイッチング用のＴＦＴの構成に着目してその構成を示す平面図である。
【図７】図４及び図５を重ね合わせた場合のＡ−Ａ’断面図である。
【図８】図６のＢ−Ｂ’断面図である。
【図９】第１実施形態の変形例における図７と同趣旨の断面図である。
【図１０】第２実施形態における図６と同趣旨の平面図である。
【図１１】図１０のＣ−Ｃ’断面図である。
【図１２】テスト用のＴＦＴにおける光照射位置とドレイン電流との関係を示すグラフである。
【図１３】ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。
【図１４】ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。
【図１５】データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【図１６】画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【図１７】画素スイッチング用のＴＦＴ全体に、比較的強い光を照射した際の画素電極電位の波形を示している。
【図１８】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【符号の説明】
【０１３９】
１ａ…半導体層、１ｃ…画素電極側ＬＤＤ領域、２…ゲート絶縁膜、３…ゲート電極、３ａ…ゲート電極本体部、６ａ…データ線、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１、１１ａ、１１ｂ…走査線、２０…対向基板、２１…対向電極、３１…ゲート電極延設部、５０…液晶層、４１０…画素電極側遮光部、８１０、８２０…コンタクトホール
【図１】
2009115883.tif 000003
【図２】
2009115883.tif 000004
【図３】
2009115883.tif 000005
【図４】
2009115883.tif 000006
【図５】
2009115883.tif 000007
【図６】
2009115883.tif 000008
【図７】
2009115883.tif 000009
【図８】
2009115883.tif 000010
【図９】
2009115883.tif 000011
【図１０】
2009115883.tif 000012
【図１１】
2009115883.tif 000013
【図１２】
2009115883.tif 000014
【図１３】
2009115883.tif 000015
【図１４】
2009115883.tif 000016
【図１５】
2009115883.tif 000017
【図１６】
2009115883.tif 000018
【図１７】
2009115883.tif 000019
【図１８】
2009115883.tif 000020