(57)【要約】【課題】良好な表示動作を行うことができ、メモリ容量を低減し製造コストの低減を図ることか可能なアクティブマトリクス型表示装置の駆動方法を提供する。【解決手段】複数の画素部は、表示素子１６をそれぞれ含み、基板上の表示領域にマトリクス状に配置されている。１フレームは、全行の画素部に低階調表示の映像信号を書込むための第１垂直期間と、第１垂直期間と一部重複しかつ全行の画素部に高階調表示の映像信号を書込むための第２垂直期間と、を有している。各行の低階調表示の画素部の表示素子は、低階調表示の映像信号が書き込まれた後から自行における高階調表示の映像信号の書込みが始まる前までの発光期間で発光し、この発光期間の発光量にて１フレーム全体として低階調表示を行う。各行の高階調表示の画素部の表示素子は、高階調表示の映像信号が書込まれた後から自行における低階調表示の映像信号の書込みが始まる前まで発光期間で発光し、この発光期間の発光量にて１フレーム全体として高階調表示を行う。【選択図】図１
2009145770.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ表示素子を含み、基板上の表示領域にマトリクス状に配置された複数の画素部と、前記画素部の行毎に接続された複数の走査信号線と、前記画素部の列毎に接続された複数の映像信号線と、前記走査信号線に走査信号を供給する走査線駆動回路と、前記映像信号線に映像信号を供給する信号線駆動回路と、を備えたアクティブマトリクス型表示装置の駆動方法であって、
１フレームは、全行の前記画素部に低階調表示の映像信号を書込むための第１垂直期間と、前記第１垂直期間と一部重複しかつ全行の前記画素部に高階調表示の映像信号を書込むための第２垂直期間と、を有し、
各行の低階調表示の画素部の表示素子は、低階調表示の映像信号が書き込まれた後から自行における高階調表示の映像信号の書込みが始まる前までの間の発光期間で発光し、この発光期間の発光量にて１フレーム全体として低階調表示を行い、
各行の高階調表示の画素部の表示素子は、高階調表示の映像信号が書込まれた後から自行における低階調表示の映像信号の書込みが始まる前までの間の発光期間で発光し、この発光期間の発光量にて１フレーム全体として高階調表示を行う、ことを特徴とするアクティブマトリクス型表示装置の駆動方法。
【請求項２】
前記第２垂直期間は、第１行目における低階調表示の画素部の発光期間が終了した後に前記第１垂直期間と重複することを特徴とする請求項１記載のアクティブマトリクス型表示装置の駆動方法。
【請求項３】
前記第１垂直期間において、高階調表示の画素部に黒表示に対応する映像信号を書込み、前記第２垂直期間において、低階調表示の画素部に黒表示に対応する映像信号を書込むことを特徴とする請求項１記載のアクティブマトリクス型表示装置の駆動方法。
【請求項４】
前記低階調および高階調応じた映像信号を電流信号により書込み、前記黒表示に対応する映像信号を電圧信号により書込むことを特徴とする請求項３記載のアクティブマトリクス型表示装置の駆動方法。
【請求項５】
前記第１垂直期間の開始から前記第２垂直期間の開始までの期間に相当する行数分の映像信号データを順次記憶し、前記第１および第２垂直期間の間に、前記記憶した映像信号データに応じて映像信号を信号線駆動回路から出力することを特徴とする請求項１に記載のアクティブマトリクス型表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流信号にて信号書き込みを行うアクティブマトリクス型表示装置の駆動方法に関する。
【背景技術】
【０００２】
近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示品位が得られることから、携帯情報機器を始め、種々のディスプレイに利用されている。
【０００３】
このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機エレクトロルミネセンス（ＥＬ）表示装置が注目され、盛んに研究開発が行われている。有機ＥＬ表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
【０００４】
有機ＥＬ表示装置はマトリクス状に設けられた複数の表示画素を備え、各表示画素は、表示素子としての有機ＥＬ素子と、表示素子へ駆動電流を供給する画素回路とを含んでいる。また、有機ＥＬ表示装置は、表示画素の行毎に接続された複数の走査信号線と、表示画素の列毎に接続された複数の映像信号線と、走査信号線に走査信号を供給する走査線駆動回路と、映像信号線に映像信号を供給する信号線駆動回路とを備えている。このような有機ＥＬ表示装置として、電流信号により画素回路へ映像信号を供給するいわゆる電流駆動方式が知られている。
【０００５】
上記のような電流駆動方式の有機ＥＬ表示装置では、入力信号電流値は表示素子を流れる発光電流値と等しい。そのため、表示画素を低階調で発光させる場合、映像信号電流が小さくなり、対応する信号線の寄生容量を十分に充放電できなくなる。この結果、所望の発光電流値を表示素子に供給できなくなり、所望の輝度が得られないという問題がある。
【０００６】
このような問題を解消するため、１フレーム（１垂直周期）を高階調表示の表示画素に映像信号を供給する第１期間と、低階調表示の表示画素に映像信号を供給する第２期間とに区分し、第１期間において、高階調表示に対応する電流値のＡ倍の電流値を有した映像信号電流を高階調の表示画素部に供給して書き込み、第２期間において、低階調に対応する電流値のＮ倍（Ｎ＞Ａ）の電流値を有した映像信号電流を低階調の表示画素に供給して書き込む表示装置が提案されている（例えば、特許文献１）。
【特許文献１】特開２００３−１２２３０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記のように構成された表示装置によれば、表示画素を低階調で発光させる場合、階調に対応する電流値よりも数倍だけ大きな電流値を有した映像信号電流を供給することにより、対応する映像信号線の配線容量を十分に充放電することができる。そのため、表示画素へ低階調の映像信号を書き込む場合においても、配線容量に影響されることなく、充分にかつ短時間で書き込むことが可能となる。また、表示画素を高階調で発光させる際、通常の２倍程度の入力信号電流値で良いため、信号線駆動回路の負荷は２倍程度で済み、消費電力の大幅な増加を防止することができる。
【０００８】
しかしながら、上記の表示装置では、高階調表示画素の書き込みが全行終了してから、低階調表示画素用の書き込みが始まる。そのため、高階調表示画素用の書き込みが始まってから、低階調表示画素用の書き込みが始まるまで、１フレーム分の映像信号データをメモリに保持しておく必要がある。この場合、容量の大きなメモリが必要となり、メモリ回路をアレイ基板に内蔵することが困難となる。それにより、外付けのＩＣ等が必要となり、その分、製造コストが高くなってしまう。
【０００９】
本発明は、上記課題に鑑みなされたもので、その目的は、配線容量に影響されることなく良好な表示動作を行うことができるとともに、メモリ容量を低減し、製造コストの低減を図ることか可能なアクティブマトリクス型表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を達成するため、この発明の態様に係るアクティブマトリクス型表示装置の駆動方法は、それぞれ表示素子を含み、基板上の表示領域にマトリクス状に配置された複数の画素部と、前記画素部の行毎に接続された複数の走査信号線と、前記画素部の列毎に接続された複数の映像信号線と、前記走査信号線に走査信号を供給する走査線駆動回路と、前記映像信号線に映像信号を供給する信号線駆動回路と、を備えたアクティブマトリクス型表示装置の駆動方法であって、
１フレームは、全行の前記画素部に低階調表示の映像信号を書込むための第１垂直期間と、前記第１垂直期間と一部重複しかつ全行の前記画素部に高階調表示の映像信号を書込むための第２垂直期間と、を有し、各行の低階調表示の画素部の表示素子は、低階調表示の映像信号が書き込まれた後から自行における高階調表示の映像信号の書込みが始まる前までの間の発光期間で発光し、この発光期間の発光量にて１フレーム全体として低階調表示を行い、各行の高階調表示の画素部の表示素子は、高階調表示の映像信号が書込まれた後から自行における低階調表示の映像信号の書込みが始まる前までの間の発光期間で発光し、この発光期間の発光量にて１フレーム全体として高階調表示を行う、ことを特徴としている。
【発明の効果】
【００１１】
本発明によれば、配線容量に影響されることなく良好な表示動作を行うことができるとともに、メモリ容量を低減し、製造コストの低減を図ることか可能なアクティブマトリクス型表示装置の駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下図面を参照しながら、この発明の実施形態として、有機ＥＬ表示装置を例にとり詳細に説明する。  
図１に示すように、有機ＥＬ表示装置は、例えば、１０型以上の大型アクティブマトリクス型表示装置として構成され、有機ＥＬパネル１０および有機ＥＬパネル１０を制御するコントローラ１２を備えている。
【００１３】
有機ＥＬパネル１０は、ガラス板等の絶縁基板８上にマトリクス状に配列され表示領域１１を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１走査線Ｓｇａ（１〜ｍ）および第２走査線Ｓｇｂ（１〜ｍ）、表示画素ＰＸの列毎にそれぞれ接続されたｎ本の映像信号線Ｘ（１〜ｎ）、第１、第２走査線Ｓｇａ（１〜ｍ）、Ｓｇｂ（１〜ｍ）を表示画素の行毎に順次駆動する走査線駆動回路（ＹＤＡ）１４、および複数の映像信号線Ｘ（１〜ｎ）を駆動する信号線駆動回路（ＸＤＲ）１５を備えている。本実施形態において、表示画素ＰＸは、ＱＶＧＡ規格に沿い、３２０行×２４０列だけ設けられている。走査線駆動回路１４および信号線駆動回路１５は、表示領域１１の外側で絶縁基板８上に一体的に形成されている。また、表示領域１１の外側で絶縁基板８上には、コントローラ１２から送られるシリアルな映像信号の一部を記憶し、順次出力するメモリ回路４０が一体的に形成され、信号線駆動回路１５に接続されている。
【００１４】
画素部として機能する各表示画素ＰＸは、対向電極間に光活性層を備えた表示素子と、この表示素子に駆動電流を供給する画素回路１８とを含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ＥＬ素子１６を用いている。
【００１５】
図２は表示画素ＰＸの等価回路を示している。画素回路１８は電流信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電流駆動方式の画素回路であり、画素スイッチ２０、駆動トランジスタ２２、第１スイッチ２４、出力スイッチ２６、および保持容量Ｃｓを備えている。画素スイッチ２０、駆動トランジスタ２２、第１スイッチ２４、出力スイッチ２６は、ここでは同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。本実施形態において、画素回路１８を構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
【００１６】
駆動トランジスタ２２、出力スイッチ２６、および有機ＥＬ素子１６は、電圧電源線Ｖｄｄと基準電圧電源線Ｖｓｓとの間でこの順で直列に接続されている。基準電圧電源線Ｖｓｓおよび電圧電源線Ｖｄｄは、例えば、−９Ｖおよび＋６Ｖの電位にそれぞれ設定される。駆動トランジスタ２２は、その第１端子、ここではソースが電圧電源線Ｖｄｄに接続されている。有機ＥＬ素子１６は、一方の電極、ここでは陰極（カソード）が基準電圧電源線Ｖｓｓに接続されている。出力スイッチ２６は、そのソースが駆動トランジスタ２２の第２端子、ここではドレインに接続されている。出力スイッチ２６は、そのドレインが有機ＥＬ素子１６の陽極（アノード）に接続され、更に、ゲートが第２走査線Ｓｇｂに接続されている。
【００１７】
駆動トランジスタ２２は、映像信号に応じた電流量の発光電流を有機ＥＬ素子１６に出力する。出力スイッチ２６は、第２走査線Ｓｇｂからの制御信号Ｓｂ（１〜ｍ）によりオン（導通状態）、オフ（非導通状態）が制御され、駆動トランジスタ２２と有機ＥＬ素子１６との接続、非接続を制御する。
【００１８】
保持容量Ｃｓは、駆動トランジスタ２２の第１端子、制御端子間、ここではソース、ゲート間に接続され、映像信号により決定される駆動トランジスタ２２のゲート制御電位を保持する。画素スイッチ２０は、対応する映像信号線Ｘ（１〜ｎ）と駆動トランジスタ２２のドレインとの間に接続され、そのゲートは第１走査線Ｓｇａに接続されている。画素スイッチ２０は、第１走査線Ｓｇａから供給される制御信号Ｓａ（１〜ｍ）に応答して対応の映像信号線Ｘ（１〜ｎ）から階調電流としての映像電流信号を取り込む。
【００１９】
第１スイッチ２４は、駆動トランジスタ２２のドレイン、ゲート間に接続され、そのゲートが第１走査線Ｓｇａに接続されている。第１スイッチ２４は、第１走査線Ｓｇａからの制御信号Ｓａ（１〜ｍ）に応じてオン、オフ制御され、駆動トランジスタ２２のゲート、ドレイン間の接続、非接続を制御するとともに、保持容量Ｃｓからの電流リークを規制する。
【００２０】
次に図３を参照して、駆動トランジスタ２２および有機ＥＬ素子１６の構成を詳細に説明する。図３は、有機ＥＬ素子１６を含む表示画素Ｐｘの断面を示している。  
駆動トランジスタ２２を構成したＰチャネル型の薄膜トランジスタは、絶縁基板８上に形成されたポリシリコンからなる半導体層５０を備え、この半導体層はソース領域５０ａ、ドレイン領域５０ｂ、およびソース、ドレイン領域間に位置したチャネル領域５０ｃを有している。半導体層５０に重ねてゲート絶縁膜５２が形成され、このゲート絶縁膜上にゲート電極Ｇが設けられチャネル領域５０ｃと対向している。ゲート電極Ｇに重ねて層間絶縁膜５４が形成され、この層間絶縁膜上にソース電極（ソース）Ｓおよびドレイン電極（ドレイン）Ｄが設けられている。ソース電極Ｓおよびドレイン電極Ｄは、それぞれ層間絶縁膜５４およびゲート絶縁膜５２に貫通形成されたコンタクトを介して半導体層５０のソース領域５０ａおよびドレイン領域５０ｂにそれぞれ接続されている。駆動トランジスタ２２のドレイン電極Ｄは、層間絶縁膜５４上に形成された配線を介して出力スイッチ２６に接続されている。画素スイッチ２０、第１スイッチ２４、出力スイッチ２６を構成する各薄膜トランジスタも上記と同一の構造に形成されている。なお、各薄膜トランジスタにおいて、さらにＬＤＤ領域を追加してもよい。
【００２１】
層間絶縁膜５４上には映像信号線Ｘ（１〜ｎ）を含む複数の配線が設けられている。また、層間絶縁膜５４上にはソース電極Ｓ、ドレイン電極Ｄ、配線を覆って保護膜５６が形成されている。保護膜５６上には、親水膜５８、隔壁膜６０が順に積層されている。
【００２２】
有機ＥＬ素子１６は、ルミネセンス性有機化合物を含む有機発光層６４を陽極（アノード）６２および陰極（カソード）６６間に挟持した構造を有している。陽極６２は、ＩＴＯ（インジウム・ティン・オキサイド）等の透明電極材料から形成され、保護膜５６上に設けられている。親水膜５８および隔壁膜６０の内、陽極６２と対向した部分はエッチングにより除去されている。そして、陽極６２上に陽極バッファ層６３および有機発光層６４が形成され、更に、有機発光層６４および隔壁膜６０に重ねて銀・アルミ合金から成る陰極６６が積層されている。
【００２３】
このような構造の有機ＥＬ素子１６では、陽極６２から注入されたホールと、陰極６６から注入された電子とが有機発光層６４の内部で再結合したときに、有機発光層を構成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光し、この光が有機発光層６４から透明な陽極６２および絶縁基板８を介して外部へ放出される。
【００２４】
ここで、陰極６６に光透過性をもたせ、絶縁基板８と対向する面から光を外部に取り出してもよい。また、陽極６２を陰極６６に対して絶縁基板８側に配置した逆積層型を採用してもよい。いずれの場合も光出射面側を透明導電材料で形成する必要があり、例えば陰極６６を光出射面側に配置する場合には、アルカリ土類金属、希土類金属を光透過性を有する程度に薄く形成することで達成できる。
【００２５】
図１および図４に示すように、信号線駆動回路１５は、それぞれ映像信号線Ｘ（１〜ｎ）の一端部に接続された複数の駆動部ＣｉｒＸ（１〜ｎ）を有している。各駆動部ＣｉｒＸ（１〜ｎ）は、電流源ＣＵＲおよび電圧源ＶＯＬ、それぞれトランジスタで形成された一対のスイッチＰｘａ、Ｐｘｂ、および３つのインバータＩｎｖａ、Ｉｎｖｂ、Ｉｎｖｃを含んでいる。後述するように、電流源ＣＵＲは、階調に応じた映像信号電流を表示画素ＰＸに供給する。その際、供給される映像信号電流は、階調に応じ、発光電流値に対して所定の比率に設定される。また、電圧源ＶＯＬは、表示画素ＰＸに対して、黒表示に相当する映像信号電圧を供給する。
【００２６】
電流源ＣＵＲと電圧源ＶＯＬとは並列に接続されている。すなわち、電流源ＣＵＲはスイッチＰｘａを介して映像信号線Ｘに接続され、電圧源ＶＯＬはスイッチＰｘｂを介して映像信号線Ｘに接続されている。スイッチＰｘａは、そのソースが電流源ＣＵＲに接続され、ドレインが映像信号線Ｘに接続されている。スイッチＰｘａのゲートは、２つのインバータＩｎｖａ、Ｉｎｖｂを介して、信号線駆動回路１５より供給される階調判定信号ＡＳＷ（１〜ｍ）に基づき制御される。従って、スイッチＰｘａのゲートには、階調判定信号ＡＳＷと同一極性の信号が供給される。そして、スイッチＰｘａをオン（導通状態）、オフ（非導通状態）制御することにより、映像信号線Ｘに対する電流源ＣＵＲの接続、非接続が制御される。
【００２７】
スイッチＰｘｂは、そのソースが電圧源ＶＯＬに接続され、ドレインが映像信号線Ｘに接続されている。スイッチＰｘｂのゲートは、３つのインバータＩｎｖａ、Ｉｎｖｂ、Ｉｎｖｃを介して、信号線駆動回路１５より供給される階調判定信号ＡＳＷ（１〜ｍ）に基づき制御される。そのため、スイッチＰｘａのゲートには、階調判定信号ＡＳＷと逆極性の信号が供給される。そして、スイッチＰｘｂをオン（導通状態）、オフ（非導通状態）制御することにより、映像信号線Ｘに対する電圧源ＶＯＬの接続、非接続が制御される。
【００２８】
スイッチＰｘａ、Ｐｘｂは、例えば、Ｐチャネル型の薄膜トランジスタにより形成されている。本実施形態において、スイッチＰｘａ、Ｐｘｂは、画素回路１８を構成する薄膜トランジスタと同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタとして構成されている。
【００２９】
図１に示すコントローラ１２は、有機ＥＬパネル１０の外部に配置されたプリント回路基板上に形成され、走査線駆動回路１４および信号線駆動回路１５を制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。コントローラ１２は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路１４および信号線駆動回路１５に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路１５およびメモリ回路４０に供給する。また、コントローラ１２は、デジタル映像信号の情報に基づき、表示階調が後述する高階調表示であるか低階調表示であるかを判定し、信号線駆動回路１５に階調判定信号ＡＳＷを出力する。
【００３０】
信号線駆動回路１５は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して映像信号電流とし、複数の映像信号線Ｘ（１〜ｎ）に並列的に供給する。走査線駆動回路１４は、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次、次段に転送し、出力バッファを介して各行の表示画素ＰＸに２種類の制御信号、すなわち、制御信号Ｓａ（１〜ｍ）、Ｓｂ（１〜ｍ）を供給する。これにより、各第１、第２走査線Ｓｇａ、Ｓｇｂは、互いに異なる１水平走査期間において、それぞれ制御信号Ｓａ、制御信号Ｓｂにより駆動される。
【００３１】
図５に走査線駆動回路１４および信号線駆動回路１５内の信号のタイミングチャートを示す。走査線駆動回路１４は、例えば、コントローラ１２から供給されるスタート信号ａ（Ｓｔａｒｔ  ａ）とクロックａ（Ｃｌｋ  ａ）とから各水平走査期間（Ｈ）に対応した１水平走査期間の幅のパルスを生成するシフトレジスタ、およびスタート信号ｂ（Ｓｔａｒｔ  ｂ）とクロックａ（Ｃｌｋ  ａ）とから各水平走査期間に対応した１水平走査期間の幅のパルスを生成するシフトレジスタ等を有し、前者のパルスとクロックｂ（Ｃｌｋ  ｂ）および後者のパルスとクロックｃ（Ｃｌｋ  ｃ）から制御信号Ｓｇａ（１〜ｍ）を、スタート信号ｃ（Ｓｔａｒｔ  ｃ）とクロックａ（Ｃｌｋ  ａ）から制御信号Ｓｇｂ（１〜ｍ）をそれぞれ生成し出力する。
【００３２】
有機ＥＬ表示装置において、画素回路１８の動作は、映像信号書込み動作および発光動作に分けられる。図２に示すように、走査線駆動回路１４は、例えば、１行目の表示画素ＰＸの画素スイッチ２０および第１スイッチ２４をオン状態とするレベル（オン電位）、ここではローレベルの制御信号Ｓａ１を出力する。また、走査線駆動回路１４は、出力スイッチ２６をオフ状態とするレベル（オフ電位）、ここではハイレベルの制御信号Ｓｂ１を出力する。これにより、画素スイッチ２０および第１スイッチ２４がオン（導通状態）、出力スイッチ２６がオフ（非導通状態）に切換えられ、映像信号書込み動作が開始される。
【００３３】
映像信号書込み期間において、信号線駆動回路１５から対応する映像信号線Ｘ１に階調に応じた映像信号電流ＩＡが供給され、画素スイッチ２０を通して選択された表示画素ＰＸに供給される。表示画素ＰＸにおいて、画素スイッチ２０および第１スイッチ２４はオン状態にあり、取り込まれた映像信号電流ＩＡは駆動トランジスタ２２に供給され駆動トランジスタ２２を書き込み状態とする。これにより、電圧電源線Ｖｄｄから駆動トランジスタ２２を通して映像信号線Ｘ１に書き込み電流が流れ、映像信号電流ＩＡの電流量に対応した駆動トランジスタ２２のゲート、ソース間電位が保持容量Ｃｓに書き込まれる。
【００３４】
次に、制御信号Ｓａ１がハイレベル（オフ電位）となり、画素スイッチ２０および第１スイッチ２４がオフとなる。これにより、映像信号書込み動作が終了する。続いて、制御信号Ｓｂ１がローレベルとなり、出力スイッチ２６がオンとなる。これにより、発光動作が開始する。図６に示すように、発光期間において、駆動トランジスタ２２は、保持容量Ｃｓに書き込まれたゲート制御電圧によりオン状態に維持され、電圧電源線Ｖｄｄから映像信号電流ＩＡに対応した電流量の発光電流を有機ＥＬ素子１６に供給する。これにより有機ＥＬ素子１６が発光し、発光動作が開始される。有機ＥＬ素子１６は、制御信号Ｓｂ１が再びオフ電位となるまで発光状態を維持する。
【００３５】
図５に示すように、画像表示の１フレーム（垂直周期Ｖ）は、低階調表示の映像信号を画素部に書込むための先行の低階調表示画素用の垂直期間、つまり、第１垂直期間と、高階調表示の映像信号を画素部に書込むための高階調表示画素用の垂直期間、つまり、第２垂直期間と、を有している。第１垂直期間および第２垂直期間はそれぞれ１フレームよりも短く、また、第１垂直期間と第２垂直期間とは一部が重複している。ここでは、第２垂直期間は、第１行目における低階調表示の画素部の発光期間が終了した後に第１垂直期間と重複している。
【００３６】
本実施形態において、低階調表示は、例えば、１００ｎＡ以下の映像信号電流で表示画素を駆動する表示を示し、高階調表示は、例えば、１００ｎＡよりも大きな映像信号電流で表示画素を駆動する表示を示している。低階調表示と高階調表示との境界となる映像信号電流値は、上記１００ｎＡに限らず、任意に設定可能である。
【００３７】
先行の第１垂直期間において、信号線駆動回路１５は、コントローラ１２からシリアルな映像信号データが入力され、低階調表示画素に対してローレベルの階調判定信号ＡＳＷが入力されると、複数の表示画素Ｐｘの内、低階調の表示画素Ｐｘに低階調表示に対応する電流値のＮ倍（Ｎ＞１）、例えば、１０倍の電流値を有した映像信号を供給する。これにより、低階調表示の表示画素Ｐｘに映像信号が書き込まれる（低階調画素信号書込み期間（１））。この際、各駆動部ＣｉｒＸの電流源ＣＵＲから対応する映像信号線Ｘに映像信号が供給される。第１垂直期間において低階調表示画素Ｐｘへの信号書込みが終了した後、低階調表示画素の発光動作が行われる（低階調画素発光期間（２））。
【００３８】
また、第１垂直期間において、駆動部ＣｉｒＸの電流源ＣＵＲにより映像信号を書き込まれない表示画素Ｐｘ、すなわち、高階調の表示画素Ｐｘには、ハイレベルの階調判定信号が供給され、駆動部ＣｉｒＸの電圧源ＶＯＬから各映像信号線Ｘを通して、表示画素ＰＸを黒表示する映像信号が供給され書き込まれる。これにより、低階調表示を行う第１垂直期間において、高階調表示画素は、書き込み終了後、黒表示を行う。
【００３９】
低階調表示画素用の第１垂直期間において、低階調画素の映像信号書き込み期間（１）の長さは、クロックｂ（Ｃｌｋ  ｂ）の幅で決まり、１水平周期（Ｈ）の前半部分で、１水平周期の半分よりもやや短い長さに設定されている。また、各行における低階調表示画素の発光期間（２）および高階調表示画素の黒表示の発光期間は、低階調表示の映像信号書込みが終了してから、自行における高階調表示の映像信号書込みが始まる前までの期間に設定されている。第１垂直期間を全画素行数（ｍ）に相当する３２０水平周期（Ｈ）とし、１フレーム（垂直周期Ｖ）を３６１Ｈとした場合、低階調画素の発光期間（２）および高階調画素の黒表示の発光期間は、１フレーム−１Ｈ、つまり、３６０Ｈ／１０＝３６Ｈに設定されている。有機ＥＬ素子１６は、この発光期間（２）で発光し、この発光期間の発光量にて１フレーム全体として擬似的に所望の低階調表示を行う。
【００４０】
一方、コントローラ１２から送られたシリアルな映像信号データは、信号線駆動回路１５に入力されるとともに、メモリ回路４０に順次入力され所定の期間分のデータ、ここでは、低階調表示画素の書込み期間および発光期間に相当する３７水平周期分の映像信号データ、がメモリ回路４０に記憶される。そして、続く第２垂直期間において、メモリ回路４０から映像信号データが順次読み出され、信号線駆動回路１５に送られる。信号線駆動回路１５は、高階調表示画素に対してローレベルの階調判定信号ＡＳＷが入力されると、複数の表示画素Ｐｘの内、高階調の表示画素Ｐｘに高階調表示に対応する電流値のＡ倍（Ｎ＞Ａ＞１）、例えば、３６０／３２０倍の電流値を有した映像信号を供給する。
【００４１】
これにより、高階調の表示画素Ｐｘに映像信号が書き込まれる（高階調画素信号書込み期間（３））。この際、信号線駆動回路１５は、高階調表示画素に対応する各駆動部ＣｉｒＸの電流源ＣＵＲから映像信号線Ｘに映像信号を供給する。すなわち、駆動部ＣｉｒＸは、高階調表示画素に対してローレベルの階調判定信号ＡＳＷが入力されると、ＩＮＶａ、ＩＮＶｂを介してスイッチＰｘａをオン状態に切換える。それにより、電流源ＣＵＲが映像信号線Ｘに接続され、映像信号電流を映像信号線に供給する。駆動部ＣｉｒＸの他方のスイッチＰｘｂはオフ状態に維持され、電圧源ＶＯＬは映像信号線Ｘに対して非接続状態となっている。
【００４２】
第２垂直期間において、高階調の表示画素Ｐｘへの信号書込みの後、高階調表示画素の発光動作が行われる（高階調画素発光期間（４））。  
また、第２垂直期間において、駆動部ＣｉｒＸの電流源ＣＵＲにより映像信号を書き込まれない表示画素Ｐｘ、すなわち、低階調の表示画素Ｐｘには、ハイレベルの階調判定信号が供給され、駆動部ＣｉｒＸの電圧源ＶＯＬから各映像信号線Ｘを通して、表示画素を黒表示する映像信号が供給され書き込まれる。これにより、高階調表示を行う第２垂直期間において、低階調表示画素は、書き込み終了後、黒表示を行う。
【００４３】
高階調表示画素用の第２垂直期間において、高階調画素の映像信号書き込み期間（３）の長さは、クロックｂ（Ｃｌｋ  ｂ）の幅で決まり、１水平周期（Ｈ）の後半部分で、１水平周期の半分よりもやや短い長さに設定されている。各行における高階調表示画素の発光期間（４）および低階調表示画素の黒表示の発光期間は、高階調表示の映像信号書込みが終了してから、自行における低階調表示の映像信号書込みが始まる前までの期間に設定されている。第２垂直期間を全画素行数（ｍ）に相当する３２０水平周期とした場合、高階調画素の発光期間（４）および低階調画素の黒表示の発光期間は、（１フレーム−１Ｈ）×１／Ａ、つまり、３６０Ｈ×（３２０／３６０）＝３２０Ｈに設定されている。有機ＥＬ素子１６は、この発光期間（４）で発光し、この発光期間の発光量にて１フレーム全体として擬似的に所望の高階調表示を行う。
【００４４】
このような第２垂直期間は、その一部が第１垂直期間と重複して設定されている。すなわち、第２垂直期間は、第１垂直期間の開始後、第１行目の低階調表示画素の書込み期間および発光期間が終了した後に、開始される。ここでは、第１垂直期間が開始してから、信号書込み期間（１Ｈ）と発光期間である３６Ｈとが経過した後、すなわち、３７Ｈが経過した後、第１行目の表示画素について、第２垂直期間が開始される。これにより、各行の表示画素においては、低階調の表示画素の発光期間が終了した後、直ちに、あるいは、１あるいは２水平周期程度の間隔を置いた後、高階調表示画素の映像信号書込みが開始される。本実施形態では、第２垂直期間を３２０Ｈとした場合、１フレーム（１垂直周期Ｖ）は、３７Ｈ＋３２０Ｈ＋ブランク期間（４Ｈ）＝３６１Ｈに設定されている。そして、第２垂直期間と第１垂直期間との重複期間Ｃは、例えば、第１垂直期間３２０Ｈ−３７Ｈ＝２８３水平周期となる。なお、この重複期間は、任意に変更可能であり、２８３水平周期よりも短い周期としてもよい。
【００４５】
フリッカの発生を防止するため、フレーム周波数を６０Ｈｚとしている。この場合、走査線駆動回路１４および信号線駆動回路１５内の信号の周波数はフレーム周波数の２倍、つまり、１２０Ｈｚとしている。
【００４６】
以上のように構成された有機ＥＬ表示装置によれば、表示画素ＰＸを低階調で発光させる場合、階調に対応する電流値よりも所定の倍率、例えば、１０倍だけ大きな電流値を有した映像信号電流を供給することにより、対応する映像信号線の配線容量を十分に充放電することができる。そのため、表示画素ＰＸへ低階調の映像信号を書き込む場合においても、配線容量に影響されることなく、充分にかつ短時間で書き込むことが可能となる。従って、低輝度での表示不良、スジムラ、ざらつき感の視認を解消し、高品位の画像表示を行うことが可能となる。
【００４７】
また、１フレームを第１垂直期間と第２垂直期間とに区分し、第１垂直期間において、低階調の表示画素を通常の１０倍の電流値を有した映像信号電流によって駆動し、発光期間を通常の１／１０としている。第２垂直期間において、高階調の表示画素を通常のＡ倍の電流値を有した映像信号電流によって駆動し、発光期間を１／Ａとしている。そのため、通常の数倍の電流値を有した映像信号電流によって低階調表示画素および高階調表示画素を駆動した場合でも、１フレーム全体における表示輝度を所望の値とすることできる。
【００４８】
１フレームにおいて、第１垂直期間と第２垂直期間とは一部が重複して設定されている。すなわち、低階調表示画素用の発光期間が終了してから、同一行の高階調表示画素用の映像信号書き込み期間が始まる。従って、低階調表示画素用の映像信号書き込み期間が始まってから高階調表示画素用の映像信号書き込み期間が始まるまでに相当する量の映像信号データのみをメモリ回路に保持すればよい。本実施形態では、少なくとも３７水平周期分の映像信号データをメモリ回路４０に記憶し、順次出力すればよく、１垂直周期全体の映像信号データを記憶しておく必要がない。従って、メモリ容量を減らすことができ、外付けＩＣ等のコストを抑えた有機ＥＬ表示装置を得ることができる。また、メモリ容量が少ないため、メモリ回路を絶縁基板に内蔵することが可能となり、更に、製造コストを低減可能な有機ＥＬ表示装置を得ることができる。
【００４９】
表示画素を高階調で発光させる際、通常の３６０／３２０倍の入力信号電流値で良いため、電流源ＣＵＲを含む信号線駆動回路１５の負荷はほとんど通常と変わらず、消費電力の大幅な増加を防止することができる。
【００５０】
低階調の表示画素を駆動する第１垂直期間において、高階調の表示画素を黒表示とし、高階調の表示画素を駆動する第２垂直期間において、低階調の表示画素を黒表示とすることにより、動画表示時における視認性を向上することができる。すなわち、動画表示では、通常、観察者の視覚に生じる網膜残像の影響により、視認性が低下する。しかし、上記のような黒表示を挿入することにより、輝度の離散的な擬似インパルス応答によって視認性を改善することができる。
【００５１】
以上のことから、本実施形態によれば、配線容量に影響されることなく良好な表示動作を行うことができるとともに、メモリ容量を低減し、製造コストの低減を図ることか可能なアクティブマトリクス型表示装置の駆動方法が得られる。
【００５２】
本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００５３】
前述した実施形態において、高階調表示画素に供給する映像信号電流の電流値を通常の３６０／３２０倍とし、低階調表示画素に供給する映像信号電流の電流値を通常の１０倍としたが、これらの倍率は前記値に限定されることなく、階調に応じて種々選択可能である。
【００５４】
また、フレーム周波数は６０Ｈｚに限らず、必要に応じて変更可能である。フリッカが発生しない場合は、フレーム周波数を例えば３０Ｈｚとしてもよく、この場合、信号書込み期間を従来と同等の期間とすることができる。これにより、低階調表示における映像信号線の配線容量充放電効果を一層高めることが可能となる。
【００５５】
前述した実施形態では、画素回路を構成する薄膜トランジスタおよび定電流回路の薄膜トランジスタを全て同一の導電型、ここではＰチャネル型で構成する場合について説明したが、これに限定されず、全てをＮチャネル型の薄膜トランジスタで構成することも可能である。また、画素スイッチ、第１スイッチをＮチャネル型の薄膜トランジスタ、駆動トランジスタをＰチャネル型の薄膜トランジスタで構成するなど、画素回路を異なる導電型の薄膜トランジスタを混在して形成することも可能である。
【００５６】
また、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な表示素子を適用可能である。
【図面の簡単な説明】
【００５７】
【図１】図１は、本発明の実施形態に係る有機ＥＬ表示装置を概略的に示す平面図。
【図２】図２は、前記有機ＥＬ表示装置の表示画素の等価回路を示す平面図。
【図３】図３は、前記有機ＥＬ表示装置の駆動トランジスタおよび有機ＥＬ素子を示す断面図。
【図４】図４は、前記有機ＥＬ表示装置の信号線駆動回路の駆動部を示す図。
【図５】図５は、前記有機ＥＬ表示装置の信号線駆動回路および走査線駆動回路の出力信号のタイミングチャート。
【図６】図６は、前記有機ＥＬ表示装置の表示画素の等価回路を示す平面図。
【符号の説明】
【００５８】
８…絶縁基板、  １０…有機ＥＬパネル、１２…コントローラ、
１４…走査線駆動回路、  １５…信号線駆動回路、  １６…有機ＥＬ素子、
１８…画素回路、  ２０…画素スイッチ、  ２２…駆動トランジスタ、
２４…第１スイッチ、  ２６…出力スイッチ、  ４０…メモリ回路、
ＣＵＲ…電流源、  ＶＯＬ…電圧源、  Ｃｉｒ…駆動部
【図１】
2009145770.tif 000003
【図２】
2009145770.tif 000004
【図３】
2009145770.tif 000005
【図４】
2009145770.tif 000006
【図５】
2009145770.tif 000007
【図６】
2009145770.tif 000008