(57)【要約】【課題】ゲートクロック信号の立ち上がり間隔の広狭が毎フレームで同じように変化することに起因する横縞の発生をフレーム周期にかかわらず抑止できる表示装置を提供する。【解決手段】変調波生成回路２０５は、第２のクロックＣＬＫ２に基づく三角波を用いて、第１のクロックＣＬＫ１に基づく三角波に周波数変調を施す。クロック変調回路２０６は、その周波数変調後の三角波を用いて、システムクロックＳＹＳ＿ＣＬＫに周波数変調を施す。その際、「第１のクロックＣＬＫの周波数と第２のクロックＣＬＫ２の周波数との比をａ：ｂ（ａ、ｂは整数）で表すことができないように」または「第１のクロックＣＬＫ１の周波数と第２のクロックＣＬＫ２の周波数との比をａ：ｂ（ａ、ｂは素数）で表すことができ、かつ、第１のクロックＣＬＫ１の周波数が第２のクロックＣＬＫ２の周波数の１０００倍以上となるように」各周波数が設定される。【選択図】図１
2009145514.tif 000002
【特許請求の範囲】
【請求項１】
所定の信号源から与えられるシステムクロックに周波数変調を施す周波数変調回路と、前記周波数変調回路によって周波数変調が施されたシステムクロックに基づいて画像表示のためのタイミング信号を生成するタイミング信号生成回路とを備えた表示装置であって、
前記周波数変調回路は、
所定の第１のクロック信号に周波数変調を施す第１の変調回路と、
前記第１の変調回路によって周波数変調の施された第１のクロック信号に基づいて、前記所定の信号源から与えられるシステムクロックに周波数変調を施す第２の変調回路と
を含むことを特徴とする、表示装置。
【請求項２】
複数の走査信号線を備え、
前記タイミング信号には、前記複数の走査信号線の駆動タイミングを制御するためのゲートクロック信号が含まれていることを特徴とする、請求項１に記載の表示装置。
【請求項３】
前記第１の変調回路は、所定の第２のクロック信号に基づいて前記第１のクロック信号に周波数変調を施し、
前記第１のクロック信号についての前記第１の変調回路による周波数変調前の周波数と前記第２のクロック信号の周波数との比をａ：ｂ（ａ、ｂは整数）で表すことができないように、予め前記第１のクロック信号の周波数と前記第２のクロック信号の周波数とが設定されていることを特徴とする、請求項１または２に記載の表示装置。
【請求項４】
前記第１の変調回路は、所定の第２のクロック信号に基づいて前記第１のクロック信号に周波数変調を施し、
前記第１のクロック信号についての前記第１の変調回路による周波数変調前の周波数と前記第２のクロック信号の周波数との比がａ：ｂ（ａ、ｂは素数）で表され、かつ、前記第１のクロック信号についての前記第１の変調回路による周波数変調前の周波数は前記第２のクロック信号の周波数の１０００倍以上となるように、予め前記第１のクロック信号の周波数と前記第２のクロック信号の周波数とが設定されていることを特徴とする、請求項１または２に記載の表示装置。
【請求項５】
所定の信号源から与えられるシステムクロックに周波数変調を施す周波数変調回路と、前記周波数変調回路によって周波数変調が施されたシステムクロックに基づいて画像表示のためのタイミング信号を生成するタイミング信号生成回路とを備えた表示装置の駆動方法であって、
所定の第１のクロック信号に周波数変調を施す第１の変調ステップと、
前記第１の変調ステップで周波数変調の施された第１のクロック信号に基づいて、前記所定の信号源から与えられるシステムクロックに周波数変調を施す第２の変調ステップと
を含むことを特徴とする、駆動方法。
【請求項６】
前記表示装置は複数の走査信号線を備え、
前記タイミング信号には、前記複数の走査信号線の駆動タイミングを制御するためのゲートクロック信号が含まれていることを特徴とする、請求項５に記載の駆動方法。
【請求項７】
前記第１の変調ステップでは、所定の第２のクロック信号に基づいて前記第１のクロック信号に周波数変調が施され、
前記第１のクロック信号についての前記第１の変調ステップでの周波数変調前の周波数と前記第２のクロック信号の周波数との比をａ：ｂ（ａ、ｂは整数）で表すことができないように、予め前記第１のクロック信号の周波数と前記第２のクロック信号の周波数とが設定されていることを特徴とする、請求項５または６に記載の駆動方法。
【請求項８】
前記第１の変調ステップでは、所定の第２のクロック信号に基づいて前記第１のクロック信号に周波数変調が施され、
前記第１のクロック信号についての前記第１の変調ステップでの周波数変調前の周波数と前記第２のクロック信号の周波数との比がａ：ｂ（ａ、ｂは素数）で表され、かつ、前記第１のクロック信号についての前記第１の変調ステップでの周波数変調前の周波数は前記第２のクロック信号の周波数の１０００倍以上となるように、予め前記第１のクロック信号の周波数と前記第２のクロック信号の周波数とが設定されていることを特徴とする、請求項５または６に記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
従来より、液晶表示装置等の表示装置においては、所定の発振器で生成されるシステムクロックに基づいて、画像表示のタイミングの制御等を行うための各種信号が生成されている。例えば、表示部内のゲートバスライン（走査信号線）を駆動するためにゲートドライバと呼ばれる駆動回路が設けられているところ、当該ゲートドライバに与えるためのゲートクロック信号が、所定の表示制御用の回路（表示制御回路）でシステムクロックに基づいて生成されている。
【０００３】
図７は、従来の表示装置におけるゲートクロック信号の生成について説明するためのタイミングチャートである。図７（ａ）〜（ｃ）は、システムクロックＳＹＳ＿ＣＬＫ、水平同期信号ＨＳＹＮＣ、およびゲートクロック信号ＧＣＫの波形をそれぞれ示している。表示制御回路において、ゲートクロック信号ＧＣＫは、システムクロックＳＹＳ＿ＣＬＫと水平同期信号ＨＳＹＮＣとに基づいて生成される。ここで、水平同期信号ＨＳＹＮＣの立ち上がり時点からゲートクロック信号ＧＣＫの立ち上がり時点までの期間（図７で符号Ｔ１で示す期間）の長さやゲートクロック信号ＧＣＫについての立ち上がり時点から立ち下がり時点までの期間（図７で符号Ｔ２で示す期間）の長さは、システムクロックＳＹＳ＿ＣＬＫのクロック数によって定められている。このため、表示制御回路では、システムクロックＳＹＳ＿ＣＬＫのクロック数のカウントが行われ、そのカウントされた値（カウント値）に基づいてゲートクロック信号ＧＣＫの立ち上げや立ち下げが行われている。
【０００４】
ところで、近年、表示装置等の電子機器において、装置から放射される電磁波ノイズを低減させることが課題となっている。この電磁波ノイズを低減させるための技術として、システムクロックに周波数変調を施して（システムクロックの）周波数の帯域幅を大きくし、それによりノイズのピークを低下させる技術が知られている。このように周波数の帯域幅を大きくすることは、「周波数拡散」あるいは「スペクトラム拡散」などと呼ばれている。なお、以下においては、周波数拡散の施された後のクロックのことを「周波数拡散クロック」という。
【０００５】
図８は、システムクロックの周波数拡散を行うための従来の回路（以下、「周波数拡散クロック生成回路」という。）の構成を示すブロック図である。この周波数拡散クロック生成回路９００には、発振器９０１と三角波生成回路９０２とクロック変調回路９０３とが含まれている。発振器９０１は、所定のクロックＣＬＫを出力する。三角波生成回路９０２は、上記クロックＣＬＫに基づいて、システムクロックＳＹＳ＿ＣＬＫに周波数変調を施すための変調信号（変調波）としての三角波ＣＬＫ＿ＴＲを生成し、それを出力する。クロック変調回路９０３には、外部の信号源から送られるシステムクロックＳＹＳ＿ＣＬＫと三角波生成回路９０２から出力される三角波ＣＬＫ＿ＴＲとが入力される。そして、クロック変調回路９０３は、三角波ＣＬＫ＿ＴＲに基づいてシステムクロックＳＹＳ＿ＣＬＫに周波数変調を施し、変調後の信号を周波数拡散クロックＳＳ＿ＣＬＯＣＫとして出力する。
【０００６】
図９は、上述の周波数拡散クロック生成回路９００の動作を説明するためのタイミングチャートである。発振器９０１からは図９（ａ）に示すような波形のクロックＣＬＫが出力され、当該クロックＣＬＫは三角波生成回路９０２によって、図９（ｂ）に示すような波形の三角波ＣＬＫ＿ＴＲに変形される。クロック変調回路９０３では、変調信号としての上記三角波ＣＬＫ＿ＴＲに基づいて、図９（ｃ）に示すような波形のシステムクロックＳＹＳ＿ＣＬＫに周波数変調が施される。これにより、図９（ｄ）に示すような波形の周波数拡散クロックＳＳ＿ＣＬＯＣＫが生成される。図９（ｄ）より把握されるように、周波数拡散クロックＳＳ＿ＣＬＯＣＫについては、周波数の高い部分と周波数の低い部分とが生じている。表示装置においては、このような周波数拡散クロックＳＳ＿ＣＬＯＣＫに基づいて各種信号が生成されることにより、電磁波ノイズの低減が図られている。
【０００７】
また、特開２００７−２０８７０５号公報には、位相比較手段とループフィルタと変調生成手段とクロック生成手段とを備えたスペクトラム拡散クロック発生回路についての発明が開示されている。このスペクトラム拡散クロック発生回路によると、変調生成手段によって変調信号についても周波数拡散が施される。これにより、スペクトラム成分が広く分散され、従来よりもスペクトラムのピークの低減率が高くなっている。
【特許文献１】特開２００７−２０８７０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところが、表示装置によっては、図１０（ａ）および（ｂ）に示すように、「フレーム周期の期間長」と「変調信号（三角波ＣＬＫ＿ＴＲ）の周期（クロック信号ＣＬＫの周期）の整数倍の期間長」とが一致する（等しくなる）ことがある。このような場合、周波数拡散クロックＳＳ＿ＣＬＯＣＫの波形は、例えば図１０（ｄ）に示すような波形となる。図１０（ｄ）によると、周波数拡散クロックＳＳ＿ＣＬＯＣＫの周波数は、毎フレームで同じように変化している。このような波形の周波数拡散クロックＳＳ＿ＣＬＯＣＫに基づいて例えばゲートクロック信号ＧＣＫが生成されると、ゲートクロック信号ＧＣＫの立ち上がり間隔（上下に隣接する２ライン間でゲートクロック信号ＧＣＫが立ち上がる時点の間隔）の広狭の変化が、毎フレームで同じように生じる。その結果、毎フレームにおいて「或る特定のラインについての書き込み期間は比較的短くなり、或る特定の別のラインについての書き込み期間は比較的長くなる」ということが起こる。これにより、ライン毎の充電率に差が生じ、画面上に横縞が発生する。
【０００９】
また、上述の特開２００７−２０８７０５号公報に開示されたスペクトラム拡散クロック発生回路によっても、「フレーム周期の期間長」と「周波数拡散が施された後の変調信号についての変調する周期の期間長」とが等しくなれば、ゲートクロック信号ＧＣＫの立ち上がる間隔の広狭の変化は毎フレームで同じように生じるので、横縞の発生は抑制されない。
【００１０】
そこで本発明は、ゲートクロック信号の立ち上がり間隔の広狭の変化が毎フレームで同じように発生することに起因する横縞の発生をフレーム周期にかかわらず抑止することのできる表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
第１の発明は、所定の信号源から与えられるシステムクロックに周波数変調を施す周波数変調回路と、前記周波数変調回路によって周波数変調が施されたシステムクロックに基づいて画像表示のためのタイミング信号を生成するタイミング信号生成回路とを備えた表示装置であって、
前記周波数変調回路は、
所定の第１のクロック信号に周波数変調を施す第１の変調回路と、
前記第１の変調回路によって周波数変調の施された第１のクロック信号に基づいて、前記所定の信号源から与えられるシステムクロックに周波数変調を施す第２の変調回路と
を含むことを特徴とする。
【００１２】
第２の発明は、第１の発明において、
複数の走査信号線を備え、
前記タイミング信号には、前記複数の走査信号線の駆動タイミングを制御するためのゲートクロック信号が含まれていることを特徴とする。
【００１３】
第３の発明は、第１または第２の発明において、
前記第１の変調回路は、所定の第２のクロック信号に基づいて前記第１のクロック信号に周波数変調を施し、
前記第１のクロック信号についての前記第１の変調回路による周波数変調前の周波数と前記第２のクロック信号の周波数との比をａ：ｂ（ａ、ｂは整数）で表すことができないように、予め前記第１のクロック信号の周波数と前記第２のクロック信号の周波数とが設定されていることを特徴とする。
【００１４】
第４の発明は、第１または第２の発明において、
前記第１の変調回路は、所定の第２のクロック信号に基づいて前記第１のクロック信号に周波数変調を施し、
前記第１のクロック信号についての前記第１の変調回路による周波数変調前の周波数と前記第２のクロック信号の周波数との比がａ：ｂ（ａ、ｂは素数）で表され、かつ、前記第１のクロック信号についての前記第１の変調回路による周波数変調前の周波数は前記第２のクロック信号の周波数の１０００倍以上となるように、予め前記第１のクロック信号の周波数と前記第２のクロック信号の周波数とが設定されていることを特徴とする。
【００１５】
第５の発明は、所定の信号源から与えられるシステムクロックに周波数変調を施す周波数変調回路と、前記周波数変調回路によって周波数変調が施されたシステムクロックに基づいて画像表示のためのタイミング信号を生成するタイミング信号生成回路とを備えた表示装置の駆動方法であって、
所定の第１のクロック信号に周波数変調を施す第１の変調ステップと、
前記第１の変調ステップで周波数変調の施された第１のクロック信号に基づいて、前記所定の信号源から与えられるシステムクロックに周波数変調を施す第２の変調ステップと
を含むことを特徴とする。
【００１６】
第６の発明は、第５の発明において、
前記表示装置は複数の走査信号線を備え、
前記タイミング信号には、前記複数の走査信号線の駆動タイミングを制御するためのゲートクロック信号が含まれていることを特徴とする。
【００１７】
第７の発明は、第５または第６の発明において、
前記第１の変調ステップでは、所定の第２のクロック信号に基づいて前記第１のクロック信号に周波数変調が施され、
前記第１のクロック信号についての前記第１の変調ステップでの周波数変調前の周波数と前記第２のクロック信号の周波数との比をａ：ｂ（ａ、ｂは整数）で表すことができないように、予め前記第１のクロック信号の周波数と前記第２のクロック信号の周波数とが設定されていることを特徴とする。
【００１８】
第８の発明は、第５または第６の発明において、
前記第１の変調ステップでは、所定の第２のクロック信号に基づいて前記第１のクロック信号に周波数変調が施され、
前記第１のクロック信号についての前記第１の変調ステップでの周波数変調前の周波数と前記第２のクロック信号の周波数との比がａ：ｂ（ａ、ｂは素数）で表され、かつ、前記第１のクロック信号についての前記第１の変調ステップでの周波数変調前の周波数は前記第２のクロック信号の周波数の１０００倍以上となるように、予め前記第１のクロック信号の周波数と前記第２のクロック信号の周波数とが設定されていることを特徴とする。
【発明の効果】
【００１９】
上記第１の発明によれば、第１の変調回路では第１のクロック信号に周波数変調が施され、第２の変調回路では周波数変調後の第１のクロック信号に基づいてシステムクロックに周波数変調が施される。このように、システムクロックに周波数変調を施すための変調信号には、予め周波数変調が施されている。このため、タイミング信号の生成に用いられるシステムクロック（周波数拡散クロック）については、フレーム毎に異なるように周波数が変化する。これにより、ライン毎に何らかの偏りが生じることなどに起因する表示品位の低下が抑止される。
【００２０】
上記第２の発明によれば、フレーム毎に異なるように周波数が変化する周波数拡散クロックに基づいて、ゲートクロック信号が生成される。このため、ゲートクロック信号の立ち上がり間隔の広狭はフレーム毎に異なるように変化する。これにより、ライン毎の充電率に差が生じることに起因する画面上への横縞の発生がフレーム周期にかかわらず抑止される。
【００２１】
上記第３の発明によれば、フレーム周期にかかわらず、ゲートクロック信号の立ち上がり間隔の広狭の変化が毎フレームで同じように生じることに起因する横縞の発生などの表示品位の低下が確実に抑止される。
【００２２】
上記第４の発明によれば、上記第３の発明と同様、フレーム周期にかかわらず、ゲートクロック信号の立ち上がり間隔の広狭の変化が毎フレームで同じように生じることに起因する横縞の発生などの表示品位の低下が確実に抑止される。
【発明を実施するための最良の形態】
【００２３】
以下、添付図面を参照しつつ本発明の一実施形態について説明する。
【００２４】
＜１．全体構成および動作＞
図２は、本発明の一実施形態に係る液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、表示部１０と、表示制御回路２０と、ソースドライバ（映像信号線駆動回路）３０と、ゲートドライバ（走査信号線駆動回路）４０とを備えている。
【００２５】
表示部１０には、複数本（ｎ本）のソースバスライン（映像信号線）ＳＬ１〜ＳＬｎと、複数本（ｍ本）のゲートバスライン（走査信号線）ＧＬ１〜ＧＬｍと、それら複数本のソースバスラインＳＬ１〜ＳＬｎと複数本のゲートバスラインＧＬ１〜ＧＬｍとの交差点にそれぞれ対応して設けられた複数個（ｎ×ｍ個）の画素形成部が含まれている。これらの画素形成部はマトリクス状に配置されて画素アレイを構成し、各画素形成部は、対応する交差点を通過するゲートバスラインにゲート端子が接続されると共に当該交差点を通過するソースバスラインにソース端子が接続されたスイッチング素子であるＴＦＴ１１と、そのＴＦＴ１１のドレイン端子に接続された画素電極と、上記複数個の画素形成部に共通的に設けられた対向電極である共通電極Ｅｃと、上記複数個の画素形成部に共通的に設けられ画素電極と共通電極Ｅｃとの間に挟持された液晶層とからなる。そして、画素電極と共通電極Ｅｃとにより形成される液晶容量により、画素容量Ｃｐが構成される。
【００２６】
表示制御回路２０は、外部の信号源５０から送られる画像信号ＤＡＴＡ、水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣ、データイネーブル信号ＤＥ、およびシステムクロックＳＹＳ＿ＣＬＫを受け取り、デジタル映像信号ＤＶと、表示部１０における画像表示のタイミングを制御するためのソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、ゲートスタートパルス信号ＧＳＰ、およびゲートクロック信号ＧＣＫとを出力する。ソースドライバ３０は、表示制御回路２０から出力されるデジタル映像信号ＤＶ、ソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、およびラッチストローブ信号ＬＳを受け取り、各ソースバスラインＳＬ１〜ＳＬｎに駆動用映像信号Ｓ（１）〜Ｓ（ｎ）を印加する。ゲートドライバ４０は、表示制御回路２０から出力されるゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとに基づいて、アクティブな走査信号Ｇ（１）〜Ｇ（ｍ）の各ゲートバスラインＧＬ１〜ＧＬｍへの印加を１垂直走査期間を周期として繰り返す。
【００２７】
以上のような構成によって、各ソースバスラインＳＬ１〜ＳＬｎに駆動用映像信号Ｓ（１）〜Ｓ（ｎ）が印加され、各ゲートバスラインＧＬ１〜ＧＬｍに走査信号Ｇ（１）〜Ｇ（ｍ）が印加されることにより、表示部１０に画像が表示される。
【００２８】
＜２．表示制御回路の構成＞
図３は、本実施形態における表示制御回路２０の詳細な構成を示すブロック図である。この表示制御回路２０には、周波数拡散クロック生成回路２００とカウンタ２１０とタイミング信号生成回路２２０と画像データ出力回路２３０とが含まれている。
【００２９】
周波数拡散クロック生成回路２００は、信号源５０から送られるシステムクロックＳＹＳ＿ＣＬＫに周波数変調を施し、その変調後のクロック信号を周波数拡散クロックＳＳ＿ＣＬＯＣＫとして出力する。なお、周波数拡散クロック生成回路２００についての詳しい構成および動作については後述する。また、本実施形態においては、この周波数拡散クロック生成回路２００によって周波数変調回路が実現されている。
【００３０】
カウンタ２１０は、周波数拡散クロック生成回路２００から出力される周波数拡散クロックＳＳ＿ＣＬＯＣＫのクロック数をカウントし、そのカウントされた値をカウント値ＶＣＮＴおよびＨＣＮＴとして出力する。なお、このカウンタ２１０のカウント値ＶＣＮＴは、信号源５０から送られる垂直同期信号ＶＳＹＮＣのパルスに基づいてクリア（リセット）され、カウント値ＨＣＮＴは水平同期信号ＨＳＹＮＣのパルスに基づいてクリアされる。
【００３１】
タイミング信号生成回路２２０は、信号源５０から送られる水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣ、およびデータイネーブル信号ＤＥと、カウンタ２１０から出力されるカウント値ＣＮＴと、周波数拡散クロック生成回路２００から出力される周波数拡散クロックＳＳ＿ＣＬＯＣＫとに基づいて、出力制御信号ＳＯ、ソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、ゲートスタートパルス信号ＧＳＰ、およびゲートクロック信号ＧＣＫを出力する。
【００３２】
画像データ出力回路２３０は、信号源５０から送られる画像信号ＤＡＴＡを受け取り、タイミング信号生成回路２２０から出力される出力制御信号ＳＯに基づいて、デジタル映像信号ＤＶを出力する。
【００３３】
＜３．周波数拡散クロック生成回路＞
＜３．１  周波数拡散クロック生成回路の構成＞
図１は、本実施形態における周波数拡散クロック生成回路２００の構成を示すブロック図である。この周波数拡散クロック生成回路２００には、第１の発振器２０１と第１の三角波生成回路２０２と第２の発振器２０３と第２の三角波生成回路２０４と変調波生成回路２０５とクロック変調回路２０６とが含まれている。なお、本実施形態においては、変調波生成回路２０５によって第１の変調回路が実現され、クロック変調回路２０６によって第２の変調回路が実現されている。
【００３４】
＜３．２  周波数拡散クロック生成回路の動作＞
第１の発振器２０１は、所定のクロック（以下、「第１のクロック」という。）ＣＬＫ１を出力する。第１の三角波生成回路２０２は、第１のクロックＣＬＫ１に基づいて三角波（以下、「第１の三角波」という。）ＣＬＫ１＿ＴＲを生成し、それを出力する。第２の発振器２０３は、所定のクロック（以下、「第２のクロック」という。）ＣＬＫ２を出力する。第２の三角波生成回路２０４は、第２のクロックＣＬＫ２に基づいて、第１の三角波ＣＬＫ１＿ＴＲに周波数変調を施すための変調信号（変調波）としての三角波（以下、「第２の三角波」という。）ＣＬＫ２＿ＴＲを生成し、それを出力する。
【００３５】
変調波生成回路２０５には、第１の三角波ＣＬＫ１＿ＴＲと第２の三角波ＣＬＫ２＿ＴＲとが入力される。そして、変調波生成回路２０５は、第２の三角波ＣＬＫ２＿ＴＲに基づいて第１の三角波ＣＬＫ１＿ＴＲに周波数変調を施し、変調後の信号をシステムクロックＳＹＳ＿ＣＬＫに周波数変調を施すための変調信号（以下、「被変調三角波」という。）ＴＲ＿ＭＯＤとして出力する。
【００３６】
クロック変調回路２０６には、外部の信号源５０から送られるシステムクロックＳＹＳ＿ＣＬＫと変調波生成回路２０５から出力される被変調三角波ＴＲ＿ＭＯＤとが入力される。そして、クロック変調回路２０６は、被変調三角波ＴＲ＿ＭＯＤに基づいてシステムクロックＳＹＳ＿ＣＬＫに周波数変調を施し、変調後の信号を周波数拡散クロックＳＳ＿ＣＬＯＣＫとして出力する。
【００３７】
＜３．３  クロック周期の設定＞
次に、第１のクロックＣＬＫ１の周波数（以下、「第１のクロック周波数」という。）Ｆ＿ＣＬＫ１と第２のクロック２の周波数（以下、「第２のクロック周波数」という。）Ｆ＿ＣＬＫ２との関係について説明する。仮に、第１のクロック周波数Ｆ＿ＣＬＫ１が第２のクロック周波数Ｆ＿ＣＬＫ２の２倍であれば、表示装置のフレーム周期によっては、「フレーム周期の期間長」と「変調信号（上述の被変調三角波ＴＲ＿ＭＯＤ）の変調する周期の期間長」とが等しくなることがある。このため、クロック変調回路２０６で生成される周波数拡散クロックＳＳ＿ＣＬＯＣＫの周波数は、毎フレームで同じように変化し得る。そうすると、ゲートクロック信号の立ち上がり間隔の広狭の変化が毎フレームで同じように発生することに起因する横縞の発生は、確実には抑止されない。そこで、本実施形態においては、以下のいずれかの関係（第１の関係または第２の関係）を満たすように、第１のクロック周波数Ｆ＿ＣＬＫ１と第２のクロック周波数Ｆ＿ＣＬＫ２とが設定される。なお、各クロックが取り得る典型的な周波数の範囲は、第１のクロック周波数Ｆ＿ＣＬＫ１については「１００ｋＨｚ〜４００ｋＨｚ」であり、第２のクロック周波数Ｆ＿ＣＬＫ２については「数１０Ｈｚ〜１００Ｈｚ」である。
【００３８】
＜３．３．１  第１の関係＞
まず、第１の関係について説明する。第１のクロック周波数Ｆ＿ＣＬＫ１と第２のクロック周波数Ｆ＿ＣＬＫ２との比をａ：ｂ（ａ、ｂは整数）で表すことができないように、両周波数Ｆ＿ＣＬＫ１およびＦ＿ＣＬＫ２を設定する。例えば、第１のクロック周波数Ｆ＿ＣＬＫ１を（π×１００）ｋＨｚとし、第２のクロック周波数Ｆ＿ＣＬＫ２を１０Ｈｚとする。
【００３９】
＜３．３．２  第２の関係＞
次に、第２の関係について説明する。第１のクロック周波数Ｆ＿ＣＬＫ１と第２のクロック周波数Ｆ＿ＣＬＫ２との比をａ：ｂ（ａ、ｂは素数）で表すことができ、かつ、第１のクロック周波数Ｆ＿ＣＬＫ１が第２のクロック周波数Ｆ＿ＣＬＫ２の１０００倍以上となるように、両周波数Ｆ＿ＣＬＫ１およびＦ＿ＣＬＫ２を設定する。例えば、第１のクロック周波数Ｆ＿ＣＬＫ１を３７０ｋＨｚとし、第２のクロック周波数Ｆ＿ＣＬＫ２を３０Ｈｚとする。
【００４０】
＜４．作用および効果＞
以下、図４〜図６を参照しつつ、本実施形態における作用および効果について説明する。図４は、上述の周波数拡散クロック生成回路２００の動作を説明するためのタイミングチャートである。第１の発振器２０１からは例えば図４（ａ）に示すような波形の第１のクロックＣＬＫ１が出力され、当該第１のクロックＣＬＫ１は第１の三角波生成回路２０２によって、図４（ｂ）に示すような波形の第１の三角波ＣＬＫ１＿ＴＲに変形される。第２の発振器２０３からは例えば図４（ｃ）に示すような波形の第２のクロックＣＬＫ２が出力され、当該第２のクロックＣＬＫ２は第２の三角波生成回路２０４によって、図４（ｄ）に示すような波形の第２の三角波ＣＬＫ２＿ＴＲに変形される。
【００４１】
変調波生成回路２０５では、変調信号としての第２の三角波ＣＬＫ２＿ＴＲに基づいて、第１の三角波ＣＬＫ１＿ＴＲに周波数変調が施される。これにより、図４（ｅ）に示すような波形の被変調三角波ＴＲ＿ＭＯＤが生成される。クロック変調回路２０６では、変調信号としての被変調三角波ＴＲ＿ＭＯＤに基づいて、図４（ｆ）に示すような波形のシステムクロックＳＹＳ＿ＣＬＫに周波数変調が施される。これにより、図４（ｇ）に示すような波形の周波数拡散クロックＳＳ＿ＣＬＯＣＫが生成される。
【００４２】
以上のように、本実施形態によれば、システムクロックＳＹＳ＿ＣＬＫに周波数変調を施すための変調信号には、予め変調波生成回路２０５で周波数変調が施されている。このため、ゲートクロック信号ＧＣＫ等の各種タイミング信号の生成に用いられる周波数拡散クロックＳＳ＿ＣＬＯＣＫについては、図４（ｇ）に示すように、フレーム毎に異なるように周波数が変化する。
【００４３】
ところで、周波数拡散クロックＳＳ＿ＣＬＯＣＫを用いることなくゲートクロック信号ＧＣＫの生成が行われると、ゲートクロック信号ＧＣＫの波形は図５（ａ）に示すようなものとなる。この場合、ライン毎の充電率に差が生じることはないが、電磁波ノイズが低減されない。また、従来の構成において周波数拡散クロックＳＳ＿ＣＬＯＣＫを用いてゲートクロック信号ＧＣＫの生成が行われると、ゲートクロック信号ＧＣＫの波形は図５（ｂ）に示すようなものとなり得る。この場合、ゲートクロック信号ＧＣＫの立ち上がり間隔の広狭の変化が毎フレームで同じように発生するので、ライン毎の充電率に差が生じることによって横縞が発生する。
【００４４】
これらに対して、本実施形態では、周波数拡散クロックＳＳ＿ＣＬＯＣＫの波形が図４（ｇ）に示すようなものとなるから、ゲートクロック信号ＧＣＫの波形は図５（ｃ）に示すようなものとなる。図５（ｃ）から把握されるように、ゲートクロック信号ＧＣＫの立ち上がり間隔の広狭はフレーム毎に異なるように変化している。このため、フレーム周期にかかわらず、ゲートクロック信号ＧＣＫの立ち上がり間隔の広狭の変化が毎フレームで同じように発生することに起因する画面上への横縞の発生が抑止される。
【００４５】
ここで、「フレーム周期の期間長」と「第１のクロックＣＬＫ１の周期の整数倍の期間長」とが等しくなった場合について説明する。図８に示した構成の従来例においては、「フレーム周期の期間長」と「クロック信号ＣＬＫの周期の整数倍の期間長」とが一致した場合、図１０（ｄ）に示したように、周波数拡散クロックＳＳ＿ＣＬＯＣＫの周波数は、毎フレームで同じように変化していた。このため、ゲートクロック信号ＧＣＫの立ち上がり間隔の広狭の変化が毎フレームで同じように発生し、画面上に横縞が生じていた。
【００４６】
一方、本実施形態によれば、第１のクロックＣＬＫ１に基づく第１の三角波ＣＬＫ１＿ＴＲは、第２のクロックＣＬＫ２に基づく第２の三角波ＣＬＫ２＿ＴＲを用いて周波数変調が施され、それによって生成された被変調三角波ＴＲ＿ＭＯＤを用いてシステムクロックＳＹＳ＿ＣＬＫに周波数変調が施されている。その際、上述したように、「第１のクロック周波数Ｆ＿ＣＬＫ１と第２のクロック周波数Ｆ＿ＣＬＫ２との比をａ：ｂ（ａ、ｂは整数）で表すことができないように」または「第１のクロック周波数Ｆ＿ＣＬＫ１と第２のクロック周波数Ｆ＿ＣＬＫ２との比をａ：ｂ（ａ、ｂは素数）で表すことができ、かつ、第１のクロック周波数Ｆ＿ＣＬＫ１が第２のクロック周波数Ｆ＿ＣＬＫ２の１０００倍以上となるように」、両周波数Ｆ＿ＣＬＫ１およびＦ＿ＣＬＫ２は設定される。このため、図６（ａ）および（ｂ）に示すように「フレーム周期の期間長」と「第１のクロックＣＬＫ１の周期の整数倍の期間長」とが等しくなっても、図６（ｆ）に示すような波形のシステムクロックＳＹＳ＿ＣＬＫは図６（ｄ）に示すような波形の被変調三角波ＴＲ＿ＭＯＤに基づいて周波数変調が施されるため、周波数拡散クロックＳＳ＿ＣＬＯＣＫは図６（ｇ）に示すような波形となり、周波数拡散クロックＳＳ＿ＣＬＯＣＫの周波数が毎フレームで同じように変化することはない。従って、周波数拡散クロックＳＳ＿ＣＬＯＣＫに基づいてゲートクロック信号ＧＣＫの生成が行われても、ゲートクロック信号ＧＣＫの立ち上がり間隔の広狭の変化が毎フレームで同じように生じることはない。その結果、フレーム周期にかかわらず、ゲートクロック信号の立ち上がり間隔の広狭の変化が毎フレームで同じように発生することに起因する横縞の発生が確実に抑止される。
【００４７】
以上のように、本実施形態によると、電磁波ノイズの発生を防止するためにシステムクロックに周波数変調を施している表示装置において、フレーム周期にかかわらず、ゲートクロック信号ＧＣＫの立ち上がり間隔の広狭の変化が毎フレームで同じように発生することに起因する横縞の発生が抑止される。
【図面の簡単な説明】
【００４８】
【図１】本発明の一実施形態に係る液晶表示装置における周波数拡散クロック生成回路の構成を示すブロック図である。
【図２】上記実施形態に係る液晶表示装置の全体構成を示すブロック図である。
【図３】上記実施形態における表示制御回路の構成を示すブロック図である。
【図４】上記実施形態において、周波数拡散クロック生成回路の動作を説明するためのタイミングチャートである。
【図５】上記実施形態における効果を説明するためのタイミングチャートである。
【図６】上記実施形態において、「フレーム周期の期間長」と「第１のクロックの周期の整数倍の期間長」とが等しくなった場合について説明するためのタイミングチャートである。
【図７】従来例において、ゲートクロック信号の生成について説明するためのタイミングチャートである。
【図８】従来例における周波数拡散クロック生成回路の構成を示すブロック図である。
【図９】従来例において、周波数拡散クロック生成回路の動作を説明するためのタイミングチャートである。
【図１０】従来例における課題について説明するためのタイミングチャートである。
【符号の説明】
【００４９】
２０…表示制御回路
５０…信号源
２００…周波数拡散クロック生成回路
２０１…第１の発振器
２０２…第１の三角波生成回路
２０３…第２の発振器
２０４…第２の三角波生成回路
２０５…変調波生成回路
２０６…クロック変調回路
２１０…カウンタ
２２０…タイミング信号生成回路
２３０…画像データ出力回路
ＧＣＫ…ゲートクロック信号
ＳＳ＿ＣＬＯＣＫ…周波数拡散クロック
ＳＹＳ＿ＣＬＫ…システムクロック
【図１】
2009145514.tif 000003
【図２】
2009145514.tif 000004
【図３】
2009145514.tif 000005
【図４】
2009145514.tif 000006
【図５】
2009145514.tif 000007
【図６】
2009145514.tif 000008
【図７】
2009145514.tif 000009
【図８】
2009145514.tif 000010
【図９】
2009145514.tif 000011
【図１０】
2009145514.tif 000012