(57)【要約】【課題】スイッチ回路の数を増やすことなく、映像信号の基準電位の２値化を高速に行うことが可能な表示装置を提供すること。【解決手段】画素アレイ部と、画素アレイ部を駆動する駆動部と、を含む表示装置であって、駆動部は、走査線に順次制御信号を供給して画素を走査する走査信号制御部と、走査に応じて電源線に第１電位と第１電位より低い第２電位とで切り替わる電源電圧を供給する電源制御部と、走査に応じてデータ線へ、第１基準電位、第１基準電位より低い第２基準電位、および映像信号電位を有する信号の供給を制御する映像信号制御部と、を備え、映像信号制御部は、第１基準電位または第２基準電位のいずれか一方をデータ線へ供給する基準電位供給部と、映像信号電位をデータ線に供給する映像信号供給部と、を備えることを特徴とする、表示装置が提供される。【選択図】図６
2009163146.tif 000002
【特許請求の範囲】
【請求項１】
行状の走査線と、列状のデータ線と、前記走査線および前記データ線とが交差する部分に行列状に配され、電流量に応じて自発光を行う発光素子を備える画素と、前記画素の各行に対応して配される電源線と、を備える画素アレイ部と、
前記画素アレイ部を駆動する駆動部と、
を含む表示装置であって、
前記駆動部は、
前記走査線に順次制御信号を供給して前記画素を走査する走査信号制御部と、
前記走査に応じて前記電源線に第１電位と前記第１電位より低い第２電位とで切り替わる電源電圧を供給する電源制御部と、
前記走査に応じて前記データ線へ、第１基準電位、前記第１基準電位より低い第２基準電位、および映像信号電位を有する信号の供給を制御する映像信号制御部と、
を備え、
前記映像信号制御部は、
前記第１基準電位または前記第２基準電位のいずれか一方を前記データ線へ供給する基準電位供給部と、
前記映像信号電位を前記データ線に供給する映像信号供給部と、
を備えることを特徴とする、表示装置。
【請求項２】
前記画素は、
ソースまたはドレインのいずれか一方が前記発光素子に接続され、他方が前記電源線に接続される第１のトランジスタと、
ゲートが前記走査線に接続され、ソースまたはドレインのいずれか一方が前記データ線に接続され、他方が前記第１のトランジスタのゲートに接続され、前記走査線から供給される信号に応じて導通する第２のトランジスタと、
前記発光素子に接続されている前記第１のトランジスタのソースまたはドレインのいずれか一方と、前記第１のトランジスタのゲートとの間に設けられるキャパシタと、
を備えることを特徴とする、請求項１に記載の表示装置。
【請求項３】
前記第１基準電位および前記第２基準電位を有する信号の供給を複数回行うことで前記第１のトランジスタの閾電圧の補正を行うことを特徴とする、請求項２に記載の表示装置。
【請求項４】
前記基準電位供給部は、前記データ線との間にキャパシタをさらに含むことを特徴とする、請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、より詳細には、電流量に応じて自発光を行う発光素子を画素に用いたアクティブマトリクス型の表示装置に関する。
【背景技術】
【０００２】
平面で薄型の表示装置として、液晶を用いた液晶表示装置、プラズマを用いたプラズマ表示装置等が実用化されている。
【０００３】
液晶表示装置は、バックライトを設け、電圧の印加によって液晶分子の配列を変化させることでバックライトからの光を通過させたり遮断したりすることで画像を表示する表示装置である。また、プラズマ表示装置は、基板内に封入されたガスに対して電圧を印加することでプラズマ状態となり、プラズマ状態から元の状態に戻る際に生じるエネルギーによって発生する紫外線が、蛍光体に照射されることで可視光となり、画像を表示する表示装置である。
【０００４】
一方、近年においては、電圧を印加すると素子自体が発光する有機ＥＬ（エレクトロルミネッセンス）素子を用いた自発光型の表示装置の開発が進んでいる。有機ＥＬ素子は、電解によってエネルギーを受けると、基底状態から励起状態へ変化し、励起状態から基底状態に戻るときに、差分のエネルギーを光として放出する。有機ＥＬ表示装置は、この有機ＥＬ素子が放出する光を用いて画像を表示する表示装置である。
【０００５】
自発光型表示装置は、バックライトを必要とする液晶表示装置とは異なり、素子が自ら発光するためにバックライトを必要としないため、液晶表示装置に比べて薄く構成することが可能である。また、液晶表示装置と比べて、動画特性、視野角特性、色再現性等が優れているため、有機ＥＬ表示装置は次世代の平面薄型表示装置として注目されている。
【０００６】
有機ＥＬ素子を画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）を各画素に
集積して形成したアクティブマトリクス型の平面自発光表示装置の開発が盛んに行われている。アクティブマトリクス型の平面自発光表示装置については、例えば特許文献１〜５に記載されている。
【０００７】
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【特許文献３】特開２００４−１３３２４０号公報
【特許文献４】特開２００４−０２９７９１号公報
【特許文献５】特開２００４−０９３６８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、従来のアクティブマトリクス型平面自発光表示装置は、プロセス変動によって発光素子を駆動するためのＴＦＴの閾電圧や移動度がばらついてしまう。また、有機ＥＬ素子の特性も経時的に変動する。このようなＴＦＴの特性のばらつきや有機ＥＬ素子の特性変動は、画面の発光輝度に影響を与えてしまう。従って、画面全体にわたって発光輝度を均一に制御するために、各画素においてＴＦＴの特性のばらつきや有機ＥＬ素子の特性変動を補正する必要があり、かかる補正機能を画素ごとに備えたアクティブマトリクス型平面自発光表示装置が提案されている。
【０００９】
ＴＦＴの閾電圧を補正するために、映像信号の基準電位を２値化することによって電位リークを防ぐ方法がある。しかし、従来の映像信号の基準電位の２値化方法では、２種類の基準電位をデータ線に供給しなければならないので、基準電位を切り替えるためのスイッチ回路が増えてしまう問題があった。スイッチ回路が増えてしまうことにより、画面の周辺部を狭く形成することが困難になり、さらに出力ドライバの負荷が大きくなってしまう問題があった。
【００１０】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、スイッチ回路の数を増やすことなく、映像信号の基準電位の２値化を高速に行うことが可能な、新規かつ改良された表示装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明のある観点によれば、行状の走査線と、列状のデータ線と、走査線およびデータ線とが交差する部分に行列状に配され、電流量に応じて自発光を行う発光素子を備える画素と、画素の各行に対応して配される電源線と、を備える画素アレイ部と、画素アレイ部を駆動する駆動部と、を含む表示装置であって、駆動部は、走査線に順次制御信号を供給して画素を走査する走査信号制御部と、走査に応じて電源線に第１電位と第１電位より低い第２電位とで切り替わる電源電圧を供給する電源制御部と、走査に応じてデータ線へ、第１基準電位、第１基準電位より低い第２基準電位、および映像信号電位を有する信号の供給を制御する映像信号制御部と、を備え、映像信号制御部は、第１基準電位または第２基準電位のいずれか一方をデータ線へ供給する基準電位供給部と、映像信号電位をデータ線に供給する映像信号供給部と、を備えることを特徴とする、表示装置が提供される。
【００１２】
かかる構成によれば、表示装置は、行状の走査線と、列状のデータ線と、走査線およびデータ線とが交差する部分に行列状に配され、電流量に応じて自発光を行う発光素子を備える画素と、画素の各行に対応して配される電源線と、を備える画素アレイ部を含んで構成される。かかる構成において、走査信号制御部は走査線に順次制御信号を供給して画素を走査し、電源制御部は走査に応じて電源線に第１電位と第１電位より低い第２電位とで切り替わる電源電圧を供給し、映像信号制御部は、走査に応じてデータ線へ、第１基準電位、第１基準電位より低い第２基準電位、および映像信号電位を有する信号の供給を制御する。そして、基準電位供給部は第１基準電位または第２基準電位のいずれか一方をデータ線へ供給し、映像信号供給部は映像信号電位をデータ線に供給する。その結果、スイッチ回路の数を増やすことなく、映像信号の基準電位の２値化を高速に行うことができる。
【００１３】
画素は、ソースまたはドレインのいずれか一方が発光素子に接続され、他方が電源線に接続される第１のトランジスタと、ゲートが走査線に接続され、ソースまたはドレインのいずれか一方がデータ線に接続され、他方が第１のトランジスタのゲートに接続され、走査線から供給される信号に応じて導通する第２のトランジスタと、発光素子に接続されている第１のトランジスタのソースまたはドレインのいずれか一方と、第１のトランジスタのゲートとの間に設けられるキャパシタと、を備えていてもよい。
【００１４】
基準電位供給部は、データ線との間にキャパシタをさらに含んでいてもよい。その結果、基準電位を高電位側である第１基準電位から低電位側である第２基準電位に遷移させたときの容量カップリング量を、第２基準電位に対して制御することができる。
【００１５】
第１基準電位および第２基準電位を有する信号の供給を複数回行うことで第１のトランジスタの閾電圧の補正を行ってもよい。
【発明の効果】
【００１６】
以上説明したように本発明によれば、２つの基準電位のうちいずれか一方をデータ線に供給するように制御することで、スイッチ回路の数を増やすことなく、映像信号の基準電位の２値化を高速に行うことが可能な、新規かつ改良された表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１７】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１８】
（第１の実施形態）
まず、本発明の第１の実施形態にかかる表示装置について説明する。図１は、本発明の第１の実施形態にかかる表示装置１００の構成について説明する説明図である。以下、図１を用いて本発明の第１の実施形態にかかる表示装置１００の構成について説明する。
【００１９】
図１に示したように、本発明の第１の実施形態にかかる表示装置１００は、行列状に配置される複数の画素１０１からなる画素アレイ部１０２と、水平セレクタ（ＨＳＥＬ）１０３と、ライトスキャナ（ＷＳＣＮ）１０４と、電源スキャナ（ＤＳＣＮ）１０５と、を含んで構成される。
【００２０】
画素アレイ部１０２は、ライトスキャナ１０４から伸びる複数の（本実施形態ではｍ本の）走査線ＷＳＬ１〜ＷＳＬｍと、水平セレクタ１０３から伸びる複数の（本実施形態ではｎ本の）データ線ＤＴＬ１〜ＤＴＬｎと、走査線とデータ線とが交差する部分に行列状に配置される複数の（本実施形態ではｍ×ｎ個の）画素１０１と、画素１０１の各行に対応して電源スキャナ１０５から伸びる電源線ＤＳＬ１〜ＤＳＬｍと、を備えている。ライトスキャナ１０４は、本発明の走査信号制御部の一例であり、走査線ＷＳＬ１〜ＷＳＬｍに順次制御信号を供給して画素１０１を行単位で線順次走査するものである。本実施形態においては、走査方式としては順次走査方式を採るが、本発明においては飛び越し走査によって走査を行ってもよい。電源スキャナ１０５は、本発明の電源制御部の一例であり、ライトスキャナ１０４による線順次走査に合わせて、電源線ＤＳＬ１〜ＤＳＬｍに対して、第１電位と、第１電位より低い第２電位とで切り替わる電源電圧を供給するものである。水平セレクタ１０３は、本発明の映像信号制御部の一例であり、ライトスキャナ１０４による線順次走査に応じて、データ線ＤＴＬ１〜ＤＴＬｎに対して映像信号となる信号電位、および基準電位の供給を制御するものである。
【００２１】
１つの画素１０１は、例えば赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、青色を発光する青色発光副画素のいずれかで構成されていてもよい。また、各画素を構成する発光素子は線順次駆動されるものとし、表示フレームレートをＦＲ（回／秒）とする。すなわち、ある行に配置された画素１０１のそれぞれを構成する発光素子が同時に駆動される。言い換えると、１つの行を構成する各発光素子にあっては、その発光・非発光タイミングが、各発光素子が属する行単位で制御される。まお、1つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理であってもよく、画素ごとに順次映像信号を書き込む処理であってもよい。いずれの書き込み処理を採用するかは、回路の構成に応じて適宜選択すればよい。
【００２２】
上述したように、プロセス変動によって発光素子を駆動するためのＴＦＴの閾電圧や移動度がばらついてしまい、有機ＥＬ素子の特性も経時的に変動するので、画面全体にわたって発光輝度を均一に制御するために、各画素においてＴＦＴの特性のばらつきや有機ＥＬ素子の特性変動を補正する。つまり、ある行に配列された各発光素子の水平走査期間が終了するまでに、発光素子を駆動するＴＦＴの閾電圧の補正処理、映像信号書き込み処理、および移動度補正処理が行われる。なお、映像信号書き込み処理や移動度補正処理は、ある行に配列された各発光素子の水平走査期間内に行われる必要がある。一方、ＴＦＴの閾電圧補正処理、および閾電圧補正処理に伴う前処理は、当該水平走査期間に先行して行ってもよい。
【００２３】
そして、上述したＴＦＴの閾電圧の補正処理、映像信号書き込み処理、および移動度補正処理が全て終了した後に、ある行に配列された各発光素子を構成する発光部を発光させる。上述の各処理が終了した後に直ちに発光部を発光させてもよく、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発行部を発光させてもよい。この所定の期間は表示装置１００の仕様や、画素１０１を駆動する駆動回路の構成等によって適宜設定してもよい。本実施形態においては、説明の便宜上、上述の各処理が終了した後に直ちに発光部を発光させる構成を採るものとするが、本発明はかかる例に限定されないことは言うまでもない。
【００２４】
そして、ある行（例えばｘ行目）に配列された各発光素子を構成する発光部の発光は、第（ｘ＋ｘ’）行目に配列された各発光素子の水平走査期間の開始直前まで継続される。ここでｘ’は表示装置１００の設計仕様によって決定することが出来るパラメータである。すなわち、ある表示フレームの第ｘ行目に配列された各発光素子を構成する発光部の発光は、第（ｘ＋ｘ’−１）番目の水平走査期間まで継続される。一方、第（ｘ＋ｘ’）行目に配列された各発光素子の水平走査期間の始期から、次の表示フレームにおける第ｘ番目の水平走査期間内において、映像信号書き込み処理や移動度補正処理が完了するまで、第ｘ行目に配列された各発光素子を構成する発光部は、原則として非発光状態を維持する。上述した非発光状態の期間（単に「非発光期間」とも称する）を設けることにより、アクティブマトリクス駆動に伴う残像ぼけが低減され、動画品位をより優れたものとすることができる。ただし、各画素の発光状態・非発光状態はかかる例に限定されるものではない。また、水平走査期間の時間長は、（１／ＦＲ）×（１／ｍ）秒未満の時間長である。また、（ｘ＋ｘ’）の値がｍを超える場合には、超えた分の水平走査期間は、当該表示フレームの次の表示フレームにおいて処理される。
【００２５】
以上、図１を用いて本発明の第１の実施形態にかかる表示装置１００の構成について説明した。次に、本発明の第１の実施形態にかかる画素１０１の構成について説明する。
【００２６】
図２は、本発明の第１の実施形態にかかる画素１０１の構成について説明する説明図である。以下、図２を用いて本発明の第１の実施形態にかかる画素１０１の構成について説明する。
【００２７】
図２に示したように、本発明の第１の実施形態にかかる画素１０１は、トランジスタ１Ａ、および１Ｂと、キャパシタ１Ｃと、有機ＥＬ素子１Ｄと、を含んで構成される。なお、以下の説明においては、トランジスタ１Ａ、１Ｂはエンハンスメント型の電界効果型トランジスタ（ＦＥＴ）であるとして説明するが、本発明はこれに限られるものではない。トランジスタ１Ａ、１Ｂにデプレッション型のトランジスタが用いられていてもよい。また、トランジスタ１Ａ、１Ｂはシングルゲート型であってもよく、デュアルゲート型（ダブルゲート型）であってもよい。さらに、トランジスタ１Ａ、１Ｂのソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することが出来るだけでなく、金属、合金、導電性粒子、およびこれらの積層構造、有機材料（導電性高分子）からなる層から構成してもよい。
【００２８】
トランジスタ１Ａは、図２に図示したように、ゲートがライトスキャナ１０４から伸びる走査線ＷＳＬ１に接続され、ソースまたはドレインのいずれか一方が水平セレクタ１０３から伸びるデータ線ＤＴＬ１に接続され、他方がトランジスタ１Ｂのゲートに接続されている。そして、トランジスタ１Ａは走査線ＷＳＬ１から供給される信号に応じて、ソース／ドレイン領域間にチャネルが形成されて導通する。
【００２９】
トランジスタ１Ｂは、ソースまたはドレインのいずれか一方が有機ＥＬ素子１Ｄに接続され、他方が電源スキャナ１０５から伸びる電源線ＤＳＬ１に接続される。本実施形態では、トランジスタ１Ｂのソースが有機ＥＬ素子１Ｄのアノードに接続されており、ドレインが電源スキャナ１０５から伸びる電源線ＤＳＬ１に接続される。ここで、トランジスタ１Ｂは、有機ＥＬ素子１Ｄが発光する発光状態においては、発光電流Ｉｄｓを以下の数式１に従って流すように駆動する。なお、数式１において各項は、それぞれ以下のものを示している。
μ    ：トランジスタ１Ｂの実効的な移動度
Ｖｇｓ：トランジスタ１Ｂのゲート−ソース間の電位差
Ｖｔｈ：トランジスタ１Ｂの閾電圧
ｋ    ：（１／２）・（Ｗ／Ｌ）・Ｃｏｘ
Ｌ    ：チャネル長
Ｗ    ：チャネル幅
Ｃｏｘ：（ゲート絶縁層の比誘電率）・（真空の誘電率）／（ゲート絶縁層の厚さ）
【００３０】
Ｉｄｓ＝ｋ・μ・（Ｖｇｓ−Ｖｔｈ）２
・・・（数式１）
【００３１】
キャパシタ１Ｃは、図２に図示したように、有機ＥＬ素子１Ｄのアノードに接続されているトランジスタ１Ｂのソースまたはドレインのいずれか一方と、トランジスタ１Ｂのゲートとの間に設けられる。本実施形態では、トランジスタ１Ｂのソースが有機ＥＬ素子１Ｄのアノードに接続されているので、キャパシタ１Ｃはトランジスタ１Ｂのソースとゲートとの間に設けられる。
【００３２】
有機ＥＬ素子１Ｄは、電流量に応じて自発光を行う発光素子の一例である。有機ＥＬ素子１Ｄのアノードはトランジスタ１Ｂのソースと接続され、カソードは接地配線１Ｈに接続されている。動作の詳細については後述するが、図２に示した画素１０１の構成において、キャパシタ１Ｃにはトランジスタ１Ａの導通によって、データ線ＤＴＬ１から供給された信号電位を保持する。そして、トランジスタ１Ｂは電源線ＤＳＬ１から電流の供給を受けることによって、キャパシタ１Ｃに保持された電位に応じて駆動電流を有機ＥＬ素子１Ｄに流す。駆動電流を有機ＥＬ素子１Ｄに流すことによって有機ＥＬ素子１Ｄは自発光を行う。なお、本発明はかかる例に限られないことは言うまでも無く、例えば、有機ＥＬ素子１Ｄのカソードがグランド（ＧＮＤ）に接続される構成をとってもよい。
【００３３】
また、図２に示した画素１０１の構成において、電源スキャナ１０５は、トランジスタ１Ａが導通した後で水平セレクタ１０３がデータ線ＤＴＬ１に基準電位を供給している間に、電源線ＤＳＬ１の電位を、第１電位と、第１電位より低い第２電位との間で切り替えて、トランジスタ１Ｂの閾電圧Ｖｔｈに相当する電圧をキャパシタ１Ｃに保持する。このようにトランジスタ１Ｂの閾電圧Ｖｔｈに相当する電圧をキャパシタ１Ｃに保持することで、トランジスタ１Ｂの閾電圧を補正することができ、画素間でばらつきが生じるトランジスタ１Ｂの閾電圧の影響をキャンセルすることができる。
【００３４】
なお、本実施形態では、水平セレクタ１０３がデータ線ＤＴＬ１に供給する基準電位を２種類設定し、２つの基準電位をデータ線ＤＴＬ１に供給することによって、トランジスタ１Ｂの閾電圧を補正することを特徴としている。
【００３５】
また、動作の詳細については後述するが、図２に示した画素１０１の構成において、水平セレクタ１０３は、トランジスタ１Ａが非導通であるタイミングでデータ線ＤＴＬ１の電位を信号電位に切り替え、その後ライトスキャナ１０４は走査線ＷＳＬ１に制御信号を印加することによってトランジスタ１Ａを導通させて、さらにその後、ライトスキャナ１０４は走査線ＷＳＬ１への制御信号の印加を停止する。このように制御信号の印加を制御することによって、トランジスタ１Ｂのソース電位を制御し、すなわちトランジスタ１Ｂの移動度を補正することができる。
【００３６】
以上、図２を用いて本発明の第１の実施形態にかかる画素１０１の構成について説明した、なお、本発明においては、画素１０１を構成する回路は図２に示した例に限られない。次に、本発明の第１の実施形態にかかる画素１０１に入力される信号と、トランジスタ１Ｂの電位のとの関係について説明する。
【００３７】
図３は、本発明の第１の実施形態にかかる画素１０１に入力される信号と、トランジスタ１Ｂの電位との関係について説明する説明図である。以下、図３を用いて、本発明の第１の実施形態にかかる画素１０１に入力される信号と、トランジスタ１Ｂの電位のとの関係について説明する。なお、以降のタイミングチャートにおいては各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合とは必ずしも一致するものではない。
【００３８】
図３は、時間軸を共通にして、走査線ＷＳＬ１に供給される走査線電位、電源線ＤＳＬ１に供給される電源線電位、データ線ＤＴＬ１に供給されるデータ線電位の変化を示し、さらにトランジスタ１Ｂのゲート電位Ｖｇおよびソース電位Ｖｓの変化についても示している。本実施形態では、複数の水平期間によってトランジスタ１Ｂの閾電圧を補正する場合を示している。
【００３９】
まず、発光期間（Ａ）において、電源線ＤＳＬ１には電源スキャナ１０５から第１の電位が供給されており、有機ＥＬ素子１Ｄに電流が流れることで有機ＥＬ素子１Ｄは自発光を行う。電源スキャナ１０５から供給される電位が第１の電位より低い第２の電位に遷移すると、発光期間が完了する。また、発光期間（Ａ）が完了する前に、水平セレクタ１０３から供給されるデータ線電位が映像信号電位Ｖｉｎに遷移する。電源スキャナ１０５から電源線ＤＳＬ１に供給される電位が第２の電位に遷移することで、トランジスタ１Ｂのゲート電位Ｖｇおよびソース電位Ｖｓがともに低下する。その後、ライトスキャナ１０４による線順次走査が開始されることで走査線ＷＳＬ１に供給される電位がＬＯＷ（低電位側）からＨＩＧＨ（高電位側）に遷移し、水平セレクタ１０３から供給されるデータ線電位が第１基準電位Ｖｏ１に遷移する。走査線ＷＳＬ１に供給される電位が高電位側に遷移することでトランジスタ１Ａは導通する。これにより、トランジスタ１Ｂのゲート電位Ｖｇはやや上昇するが、ソース電位Ｖｓはさらに低下する。このときのソース電位ＶｓをＶｃｃ＿Ｌとする。
【００４０】
その後、電源スキャナ１０５から電源線ＤＳＬ１に供給される電位が、第２の電位から第１の電位に遷移すると、トランジスタ１Ｂのゲート電位Ｖｇは一定のままで、ソース電位Ｖｓは緩やかに上昇を始める。この期間を閾値補正期間（Ｂ）とする。この閾値補正期間（Ｂ）が完了する前に、水平セレクタ１０３から供給されるデータ線電位は、第１基準電位Ｖｏ１より低い第２基準電位Ｖｏ２に遷移する。データ線電位が第２基準電位Ｖｏ２に遷移すると、トランジスタ１Ｂのゲート電位Ｖｇも基準電位の低下に伴って低下する。このように、第１基準電位Ｖｏ１および第２基準電位Ｖｏ２をデータ線に供給しているのは、閾値補正間の電位リークを防止するためである。
【００４１】
その後、ライトスキャナ１０４による線順次走査が終了し、走査線ＷＳＬ１に供給される電位が変化することで閾値補正期間（Ｂ）が完了する。閾値補正期間（Ｂ）が完了すると、水平セレクタ１０３から供給されるデータ線電位が映像信号電位Ｖｉｎに遷移する。そして、再びライトスキャナ１０４による線順次走査が開始されることで走査線ＷＳＬ１に供給される電位が変化し、水平セレクタ１０３から供給されるデータ線電位が第１基準電位Ｖｏ１に遷移する。すると、トランジスタ１Ｂのゲート電位Ｖｇも基準電位の遷移に伴って上昇し、ソース電位Ｖｓは緩やかに上昇を始める。この期間を閾値補正期間（Ｃ）とする。
【００４２】
その後、ライトスキャナ１０４による線順次走査が終了し、走査線ＷＳＬ１に供給される電位が変化することで閾値補正期間（Ｃ）が完了する。このように、走査線電位とデータ線電位とが順次変化を繰り返し、閾値補正期間を複数回経過することで、トランジスタ１Ｂのゲート電位Ｖｇとソース電位Ｖｓとの間に、トランジスタ１Ｂの閾電圧Ｖｔｈに相当する電位差が保持されることになる。本実施形態では、閾値補正期間を（Ｂ）、（Ｃ）、（Ｄ）の３度繰り返すことで、トランジスタ１Ｂの閾電圧Ｖｔｈに相当する電位差を保持する。なお、本実施形態における画素１０１においては、トランジスタ１Ｂの閾電圧Ｖｔｈに相当する電位差はキャパシタ１Ｃに保持されることになる。
【００４３】
その後、走査線ＷＳＬ１に供給される電位がＬＯＷからＨＩＧＨに変化することで、トランジスタ１Ｂのゲート電位Ｖｇとソース電位Ｖｓとが共に上昇を始める。この期間をサンプリング期間および移動度補正期間（Ｅ）とする。サンプリング期間および移動度補正期間（Ｅ）が始まるまでに、データ線電位がＶｉｎに上昇する。よって、トランジスタ１Ｂのゲート電位Ｖｇには、データ線電位Ｖｉｎに相当する電位が足しこまれる形で上昇する。なお本実施形態における画素１０１においては、トランジスタ１Ｂの閾電圧Ｖｔｈにデータ線電位Ｖｉｎに相当する電位が足しこまれた電位に相当する電位差はキャパシタ１Ｃに保持されるとともに、トランジスタ１Ｂの移動度を補正するための電圧ΔＶがキャパシタ１Ｃから差し引かれる。なお、電圧ΔＶは、トランジスタ１Ｂの移動度が大きい場合には大きく、移動度が小さい場合には小さい値となる。
【００４４】
その後、走査線ＷＳＬ１に供給される電位がＨＩＧＨからＬＯＷに変化することでサンプリング期間および移動度補正期間（Ｅ）が終了する。さらに、データ線電位が基準電位Ｖｏ１に遷移することで映像信号電位Ｖｉｎに応じた輝度で有機ＥＬ素子１Ｄが発光を開始する。この期間を発光期間（Ｆ）とする。この際に、映像信号電位Ｖｉｎはトランジスタ１Ｂの閾電圧Ｖｔｈに相当する電圧と、移動度を補正する電圧ΔＶとによって調整されており、有機ＥＬ素子１Ｄの発光輝度は、トランジスタ１Ｂの閾電圧Ｖｔｈや、移動度μのばらつきに影響を受けることは無い。なお、発光期間（Ｆ）の最初でいわゆるブートストラップ動作が行われ。トランジスタ１Ｂのゲート−ソース間電圧ＶｇｓはＶｇｓ＝Ｖｔｈ＋Ｖｉｎ−ΔＶで一定に維持したまま、トランジスタ１Ｂのゲート電位Ｖｇとソース電位Ｖｓとが上昇する。これにより、発光期間（Ｆ）では有機ＥＬ素子１Ｄの発光輝度を一定に保つことができる。
【００４５】
以上、図３を用いて本発明の第１の実施形態にかかる画素１０１に入力される信号と、トランジスタ１Ｂの電位のとの関係について説明した。なお、本実施形態では、複数の水平期間によってトランジスタ１Ｂの閾電圧を補正する場合を示して説明したが、本発明はかかる例に限られず、１度の水平期間によってトランジスタ１Ｂの閾電圧を補正してもよい。次に、本発明の第１の実施形態にかかる画素１０１にデータ線ＤＴＬ１を介して入力される各信号の入力制御を行うための構成について説明する。
【００４６】
上述したように、本発明の第１の実施形態にかかる画素１０１にデータ線ＤＴＬ１を介して入力される電位は３種類の電位を有している。すなわち、映像信号電位Ｖｉｎ、第１基準電位Ｖｏ１、および第２基準電位Ｖｏ２の３つの電位が時間の経過と共に順次データ線ＤＴＬ１に入力される。このような３つの電位をデータ線ＤＴＬ１に入力するためには３種類のスイッチで制御する構成が考えられるので、まず３種類のスイッチで制御する構成について説明する。
【００４７】
図４は、図３に示した本発明の第１の実施形態にかかる画素１０１に、データ線ＤＴＬ１を介して３種類の信号を入力するための水平セレクタ１０３の構成例について説明する説明図であり、図５は、図４に示した構成例に入力する信号の位相の変化について説明する説明図である。なお、図４は説明の便宜上、画素アレイ部１０２に画素１０１を横３つ、縦２つの計６つのみを図示している。
【００４８】
図４に示したように、画素１０１に、データ線ＤＴＬ１〜ＤＴＬ３を介して３種類の信号を入力するための水平セレクタ１０３には、各データ線に対応して設けられるスイッチ１２１、１２２、１２３を備える。
【００４９】
スイッチ１２１は、各画素に対して第１基準電位Ｖｏ１の入力を制御するためのスイッチである。第１基準電位Ｖｏ１は、信号Ｇｏｆｓ１および信号Ｇｏｆｓ１の逆相の信号である信号ｘＧｏｆｓ１の状態によってデータ線ＤＴＬ１〜ＤＴＬ３に入力されるかどうかが決まる。
【００５０】
スイッチ１２２は、各画素に対して第２基準電位Ｖｏ２の入力を制御するためのスイッチである。第２基準電位Ｖｏ２は、信号Ｇｏｆｓ２および信号Ｇｏｆｓ２の逆相の信号である信号ｘＧｏｆｓ２の状態によってデータ線ＤＴＬ１〜ＤＴＬ３に入力されるかどうかが決まる。
【００５１】
スイッチ１２３は、各画素に対して映像信号電位Ｖｉｎの入力を制御するためのスイッチである。映像信号電位Ｖｉｎは、信号Ｇｄａｔａおよび信号Ｇｄａｔａの逆相の信号である信号ｘＧｄａｔａの状態によってデータ線ＤＴＬ１〜ＤＴＬ３に入力されるかどうかが決まる。
【００５２】
なお、図４に示した構成例では、スイッチ１２１、１２２、１３３はいずれもＰ型のＭＯＳＦＥＴとＮ型のＭＯＳＦＥＴとを接合した、デュアルゲート型（ダブルゲート型）のＭＯＳＦＥＴを用いている。
【００５３】
図５には、最上段にデータ線ＤＴＬ１の電位（単に「データ線電位」とも称する）の変化の様子を示している。図５の最上段に示したデータ線電位の変化は、図３に示したデータ線電位の変化と同一のものである。図５の最上段に示したデータ線電位の変化を具現するために、信号Ｇｏｆｓ１、Ｇｏｆｓ２およびＧｄａｔａの位相を変化させる。図５に図示したように信号Ｇｏｆｓ１、Ｇｏｆｓ２およびＧｄａｔａの位相を変化させることで、データ線ＤＴＬ１〜ＤＴＬ３に供給する電位を変化させることができる。
【００５４】
まず図５の区間（１）において、信号Ｇｏｆｓ２のみがＨＩＧＨに変化する。これによりスイッチ１２２が導通されて、第２基準電位Ｖｏ２がそれぞれのデータ線に供給される。次に図５の区間（２）において、信号Ｇｏｆｓ２がＬＯＷとなり、信号ＧｄａｔａがＨＩＧＨとなる。これによりスイッチ１２２が非導通となり、スイッチ１２３が導通されるので、映像信号電位Ｖｉｎがそれぞれのデータ線に供給される。そして、次に図５の区間（３）において、信号ＧｄａｔａがＬＯＷとなり、信号Ｇｏｆｓ１がＨＩＧＨとなる。これによりスイッチ１２３が非導通となり、スイッチ１２１が導通されるので、第１基準電位Ｖｏ１がそれぞれのデータ線に供給される。
【００５５】
このように、図５の区間（１）〜区間（３）を繰り返すことで、図５の最上段に示したデータ線電位の変化を具現することが可能となる。
【００５６】
しかし、図４に示した構成では、図５の最上段に示したデータ線電位の変化を具現するためにスイッチが３種類必要となる。スイッチの構成が増えてしまうことにより、画面の周辺部を狭く形成することが困難になり、ひいては表示装置全体のサイズの増大に繋がる。さらに、出力ドライバの負荷が大きくなってしまう。従って、画面の周辺部を狭く形成するためにはスイッチの構成を削減する必要がある。
【００５７】
そこで、本実施形態においては、第１基準電位Ｖｏ１および第２基準電位Ｖｏ２の供給を制御するための手段を共通にして、第１基準電位Ｖｏ１および第２基準電位Ｖｏ２の供給を制御することで、スイッチの構成を減らすことを特徴とする。以下、本発明の第１の実施形態にかかる水平セレクタ１０３の構成について説明する。
【００５８】
図６は、図３に示した本発明の第１の実施形態にかかる画素１０１に、データ線ＤＴＬ１〜ＤＴＬ３を介して３種類の信号を入力するための、本発明の第１の実施形態にかかる水平セレクタ１０３の構成について説明する説明図であり、図７は、図６に示した構成に入力する信号の位相の変化について説明する説明図である。なお、図６についても説明の便宜上、画素アレイ部１０２に画素１０１を横３つ、縦２つの計６つのみを図示している。
【００５９】
図６に示したように、本発明の第１の実施形態にかかる水平セレクタ１０３は、基準電位供給部１３０と、映像信号供給部１４０と、を含んで構成される。基準電位供給部１３０は、それぞれの画素１０１に対してデータ線ＤＴＬ１〜ＤＴＬ３を介して第１基準電位Ｖｏ１または第２基準電位Ｖｏ２のいずれか一方を供給するように制御を行うものである。また映像信号供給部１４０は、それぞれの画素１０１に対してデータ線ＤＴＬ１〜ＤＴＬ３を介して映像信号電位Ｖｉｎを供給するように制御を行うものである。なお、図６のＧｏｆｓ１は信号Ｇｏｆｓ１を、Ｇｏｆｓ２は信号Ｇｏｆｓ２を、Ｇｄａｔａは信号Ｇｄａｔａを、それぞれ供給する信号線であり、Ｖｏ１／Ｖｏ２は第１基準電位Ｖｏ１または第２基準電位Ｖｏ２のいずれか一方を供給する信号線である。
【００６０】
図６に示したように、基準電位供給部１３０は各データ線に対応して設けられるスイッチ１３１を含み、映像信号供給部１４０は各データ線に対応して設けられるスイッチ１４１を含む。スイッチ１３１は、各画素に対して第１基準電位Ｖｏ１または第２基準電位Ｖｏ２の入力を制御するためのスイッチである。信号Ｇｏｆｓ１および信号Ｇｏｆｓ２の状態によって、どちらの電位がデータ線ＤＴＬ１〜ＤＴＬ３に入力されるかが決まる。またスイッチ１４１は、上述したスイッチ１３３と同様に、各画素に対して映像信号電位Ｖｉｎの入力を制御するためのスイッチである。映像信号電位Ｖｉｎは、信号Ｇｄａｔａおよび信号Ｇｄａｔａの逆相の信号である信号ｘＧｄａｔａの状態によってデータ線ＤＴＬ１〜ＤＴＬ３に入力されるかどうかが決まる。
【００６１】
なお、本実施形態では、スイッチ１３１、１４１はいずれもＰ型のＭＯＳＦＥＴとＮ型のＭＯＳＦＥＴとを接合した、デュアルゲート型（ダブルゲート型）のＭＯＳＦＥＴを用いている。なお、本発明においてはかかる例に限られず、シングルゲート型のＭＯＳＦＥＴを用いてもよい。
【００６２】
図７には、図５と同様に最上段にデータ線ＤＴＬ１の電位（単に「データ線電位」とも称する）の変化の様子を示している。図７の最上段に示したデータ線電位の変化は、図３に示したデータ線電位の変化と同一のものである。図７の最上段に示したデータ線電位の変化を具現するために、信号Ｇｏｆｓ１、Ｇｏｆｓ２およびＧｄａｔａの位相を変化させる。図７に図示したように信号Ｇｏｆｓ１、Ｇｏｆｓ２およびＧｄａｔａの位相を変化させることで、データ線に供給する電位を変化させることができる。
【００６３】
まず図７の区間（１）において、第１基準電位Ｖｏ１から第２基準電位Ｖｏ２への基準電位の低下と同じタイミングで、信号Ｇｏｆｓ１をＨＩＧＨ（高電位側）からＬＯＷ（低電位側）に遷移させる。これにより、信号Ｇｏｆｓ１が低電位側に遷移するときの電位変動がスイッチ１３１の容量カップリングとしてデータ線に入力される。また信号Ｇｏｆｓ２はＬＯＷ（低電位側）にあるため、ゲートが信号Ｇｏｆｓ２に接続されているＰ型のトランジスタはオンとなり、データ線には第２基準電位Ｖｏ２が供給される。
【００６４】
なお、信号Ｇｏｆｓ１を高電位側から低電位側に遷移させるタイミングで、スイッチ１３１の容量カップリングの影響で、データ線ＤＴＬ１〜ＤＴＬ３の電位が一瞬、第２基準電位Ｖｏ２より低下する。その後、Ｐ型のトランジスタはオンとなり、データ線ＤＴＬ１〜ＤＴＬ３には第２基準電位Ｖｏ２が供給されるので、データ線電位は第２基準電位Ｖｏ２に落ち着いていく。
【００６５】
その後、図７の区間（２）において、信号Ｇｏｆｓ２および信号Ｇｄａｔａを、ともにＬＯＷ（低電位側）からＨＩＧＨ（高電位側）に遷移させる。これにより、スイッチ１３１は非導通となり、スイッチ１４１は導通されるので、データ線ＤＴＬ１〜ＤＴＬ３には映像信号電位Ｖｉｎが供給される。そして、次に図７の区間（３）において、信号ＧｄａｔａがＬＯＷとなり、信号Ｇｏｆｓ１がＨＩＧＨ、信号Ｇｏｆｓ２がＬＯＷとなる。これによりスイッチ１４１が非導通となり、スイッチ１３１が導通される。このとき基準電位は第１基準電位Ｖｏ１が供給されているので、スイッチ１３１が導通されることによって第１基準電位Ｖｏ１がそれぞれのデータ線ＤＴＬ１〜ＤＴＬ３に供給される。
【００６６】
このように、図７の区間（１）〜区間（３）を繰り返すことで、図７の最上段に示したデータ線電位の変化を具現することが可能となる。
【００６７】
以上、図６を用いて本発明の第１の実施形態にかかる水平セレクタ１０３の構成について説明した。
【００６８】
以上説明したように、本発明の第１の実施形態によれば、データ線を介して２つの基準電位を画素に供給する表示装置１００において、第１基準電位Ｖｏ１および第２基準電位Ｖｏ２の供給を制御するための手段を共通にして、第１基準電位Ｖｏ１および第２基準電位Ｖｏ２の供給を制御することで、スイッチの構成を減らすことができる。スイッチの構成を削減することによって画面の周囲の面積を小さくすることが可能になり、ひいては表示装置全体の小型化に寄与することができる。
【００６９】
（第２の実施形態）
図８は、本発明の第２の実施形態にかかる水平セレクタ１０３ｂの構成について説明する説明図である。図８に示したように、本発明の第２の実施形態にかかる水平セレクタ１０３ｂは、基準電位供給部２３０と、映像信号供給部１４０と、を含んで構成される。
【００７０】
図６に図示した本発明の第１の実施形態にかかる水平セレクタ１０３と異なるのは、基準電位供給部２３０に、キャパシタ２３２が、信号Ｇｏｆｓ１を供給する信号線と各データ線ＤＴＬ１〜ＤＴＬ３との間に設けられている点である。キャパシタ２３２は、図７に示した信号の状態遷移において、区間（１）において第１基準電位Ｖｏ１から第２基準電位Ｖｏ２への基準電位の低下と同じタイミングで、信号Ｇｏｆｓ１を高電位側から低電位側に遷移させているが、この信号Ｇｏｆｓ１を高電位側から低電位側に遷移させるときに生じるスイッチ１３１の容量カップリングの量を、第２基準電位Ｖｏ２に対して制御するものである。
【００７１】
以上説明したように、本発明の第２の実施形態によれば、信号Ｇｏｆｓ１を供給する信号線と各データ線との間にキャパシタ２３２を設けることで、信号Ｇｏｆｓ１を高電位側から低電位側に遷移させたときの、本発明の第１の実施形態で説明したスイッチ１３１の容量カップリングの量を、第２基準電位Ｖｏ２に対して制御することができる。
【００７２】
以上、添付図面を参照しながら、本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【００７３】
例えば、上記実施形態では、画素１０１は図２に示したような構成を有していたが、本発明はかかる例に限定されない。２つの基準電位によって補正を行わないと有機ＥＬ素子を駆動するトランジスタの閾電圧のゲート電位が上昇してしまうような構成であれば本発明を適用することができる。例えば、キャパシタ１Ｃのノードｓ側にトランジスタを設け、当該トランジスタの導通・非導通によって、有機ＥＬ素子を駆動するトランジスタの閾電圧の補正を行う画素に対して、本発明にかかる第１基準電位Ｖｏ１および第２基準電位Ｖｏ２の供給を制御する手段を適用してもよい。
【産業上の利用可能性】
【００７４】
本発明は、表示装置に適用可能であり、特に電流量に応じて自発光を行う発光素子を画素に用いたアクティブマトリクス型の表示装置に適用可能である。
【図面の簡単な説明】
【００７５】
【図１】本発明の第１の実施形態にかかる表示装置１００の構成について説明する説明図である。
【図２】本発明の第１の実施形態にかかる画素１０１の構成について説明する説明図である。
【図３】本発明の第１の実施形態にかかる画素１０１に入力される信号と、トランジスタ１Ｂの電位との関係について説明する説明図である。
【図４】データ線ＤＴＬ１を介して３種類の信号を入力するための水平セレクタ１０３の構成例について説明する説明図である。
【図５】図４に示した構成例に入力する信号の位相の変化について説明する説明図である。
【図６】本発明の第１の実施形態にかかる水平セレクタ１０３の構成について説明する説明図である。
【図７】図６に示した構成に入力する信号の位相の変化について説明する説明図である。
【図８】本発明の第２の実施形態にかかる水平セレクタ１０３ｂの構成について説明する説明図である。
【符号の説明】
【００７６】
１００    表示装置
１０１    画素
１０２    画素アレイ部
１０３、１０３ｂ    水平セレクタ
１０４    ライトスキャナ
１０５    電源スキャナ
１３０、２３０    基準電位供給部
１３１    スイッチ
１４０    映像信号供給部
１４１    スイッチ
２３２    キャパシタ
ＤＴＬ１〜ＤＴＬｎ    データ線
ＤＳＬ１〜ＤＳＬｍ    電源線
ＷＳＬ１〜ＷＳＬｍ    走査線
【図１】
2009163146.tif 000003
【図２】
2009163146.tif 000004
【図３】
2009163146.tif 000005
【図４】
2009163146.tif 000006
【図５】
2009163146.tif 000007
【図６】
2009163146.tif 000008
【図７】
2009163146.tif 000009
【図８】
2009163146.tif 000010