(57)【要約】【課題】検査を実施するために必要な端子を極力増やすことなく、様々な構成の回路について検査を行うことができる半導体集積回路の検査方法を提供する。【解決手段】オペアンプ１の内部にスイッチ回路４，６及び定電流源７を設け、通常動作時の定電流を供給する定電流源５との切り替えを制御信号端子８を介して外部より可能とし、オペアンプ１の電源電圧を通常の電圧レベルＶＢに設定し、微小定電流を供給した状態でスルーレートを測定し、次に、電源電圧を検査用電圧ＶＴに設定すると、位相補償用コンデンサ１４の両端に検査用電圧ＶＴ相当の電圧を印加する状態にして通常動作用定電流を供給する。それから、最初と同じ条件でスルーレートを再度測定し、検査用電圧ＶＴの印加前後における測定結果を比較して良否判定を行う。【選択図】図１
2009074850.tif 000002
【特許請求の範囲】
【請求項１】
内部回路に対して通常動作用の定電流を供給する定電流源を内蔵すると共に、前記通常動作用定電流に替えて微小定電流を供給するように、外部より設定可能に構成される半導体集積回路について検査を行う方法であって、
前記半導体集積回路の動作用電源電圧を通常の電圧レベルに設定し、前記微小定電流を供給した状態で特性検査を行う第１ステップと
前記半導体集積回路の動作用電源電圧を検査用の高電圧に設定して、前記内部回路における検査対象部分の両端に前記検査用電圧相当の電圧を印加すると共に、前記通常動作用定電流を供給する第２ステップと、
前記第１ステップと同じ条件で前記特性検査を再度行う第３ステップと、
前記第１ステップにおける検査結果と、前記第３ステップにおける検査結果とを比較することで良否判定を行う第４ステップとからなることを特徴とする半導体集積回路の検査方法。
【請求項２】
内部回路に対して通常動作用の定電流を供給する定電流源を内蔵した半導体集積回路において、
前記通常動作用定電流に替えて、前記内部回路の特性を検査するための微小定電流を供給する設定を、外部より可能に構成したことを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部回路に対して通常動作用の定電流を供給する定電流源を内蔵する半導体集積回路について検査を行う方法，及びその方法に対応した構成を備える半導体集積回路に関する。
【背景技術】
【０００２】
半導体集積回路は、完成後に不良品を判定するための検査、いわゆるスクリーニングを行い、良品と判定されたものだけが出荷される。例えばオペアンプは、一般に位相補償用のコンデンサを内蔵しているので、そのコンデンサの両端に通常動作時の電源電圧よりも高い電圧を印加した後に、リーク電流が検出される否かを検査する。
このような検査を行うため、半導体集積回路には、上記コンデンサのような検査対象デバイスの両端に接続される検査用端子を用意する必要があり、端子数が増えるという問題がある。また、特許文献１では、オペアンプの出力端子を介して位相補償用コンデンサに検査用の高電圧を印加し、リーク電流測定を行う方法が開示されている。
【特許文献１】特開２００６−２１４９７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１に開示されている方法では、オペアンプが大規模な回路の一部を構成しているような場合、その回路の最終出力段に配置されていなければ、検査用の高電圧を印加することができない。また、上記コンデンサのような検査対象デバイスの一端が、出力端子から直接電圧を印加可能な状態で接続されていることが前提であり、検査が可能な回路構成が限定されてしまう。
【０００４】
本発明は上記事情に鑑みてなされたものであり、その目的は、検査を実施するために必要な端子を極力増やすことなく、様々な構成の回路について検査を行うことができる半導体集積回路の検査方法，及びその方法に対応した構成を備える半導体集積回路を提供することにある。
【課題を解決するための手段】
【０００５】
請求項１記載の検査方法によれば、半導体集積回路を、内部回路に対して供給する通常動作用定電流に替えて、微小定電流を供給することを外部より設定可能に構成する。そして、半導体集積回路の動作用電源電圧を通常の電圧レベルに設定し、微小定電流を供給した状態で特性検査を行うと（第１ステップ）、次に、動作用電源電圧を検査用の高電圧に設定すると、内部回路における検査対象部分の両端に検査用電圧相当の電圧を印加する状態に設定し、通常動作用定電流を供給する（第２ステップ）。それから、第１ステップと同じ条件で特性検査を再度行い（第３ステップ）、第１ステップの検査結果と第３ステップの検査結果とを比較して良否判定を行う（第４ステップ）。
【０００６】
すなわち、回路を検査するには、検査対象部分に高電圧を印加する前後で特性が変化したか否かを微小な電流を供給して測定し、判定する必要がある。そこで、本発明では、半導体集積回路を、検査用の微小電流も供給できるように予め構成しておく。また、検査用の高電圧は、電源電圧を通常時よりも高レベルにすることで供給し、その際に、内部の検査対象部分に検査用電圧相当の電圧が印加される状態に設定する（この設定は、電源電圧自体が検査用のレベルになっているため容易である）。
【０００７】
そして、（１）通常電圧，微小定電流による特性検査，（２）検査用電圧の印加，通常動作用定電流による動作状態，（３）通常電圧，微小定電流による再度の特性検査を順次行い、（１），（３）の検査結果を比較すれば、（２）の検査用電圧の印加により特性が変化したか否かを判断できる。したがって、検査用の端子としては、内部の定電流値を切替えるための端子を追加するだけで良く、また、半導体集積回路の外部に検査用の回路や装置を接続して検査用の微小定電流を供給する場合に比較して、それらが特性検査に及ぼす影響を排除できる。加えて、電源電圧を検査用の電圧レベルにするので、検査対象部分に高電圧を印加する際の制約がより小さくなる。
【０００８】
請求項２記載の半導体集積回路によれば、内部回路に対して通常動作用の定電流を供給する定電流源を内蔵するものにおいて、通常動作用定電流に替えて内部回路の特性を検査するための微小定電流を供給する設定を、外部より可能となるように構成する。したがって、請求項１の検査方法を実施するための前提として必要な構成を備えた半導体集積回路を提供することができる。
【発明を実施するための最良の形態】
【０００９】
（第１実施例）
以下、本発明をオペアンプに適用した場合の第１実施例について図１を参照して説明する。図１は、オペアンプ（半導体集積回路）１の構成を示す。オペアンプ１の電源線２にはＰＮＰトランジスタ３ａ〜３ｅのエミッタが接続されており、トランジスタ３ａと、トランジスタ３ｂ〜３ｅとはミラー対を構成している。これらのベースが共通に接続されているトランジスタ３ａのコレクタは、スイッチ回路４及び通常用定電流源５を介してグランドに接続されている。また、スイッチ回路４及び通常用定電流源５には、スイッチ回路６及び検査用定電流源７の並列回路が接続されている。
【００１０】
通常用定電流源５は、オペアンプ１の各部に通常動作用の定電流（バイアス電流）を供給するもので、検査用定電流源７は、オペアンプ１について特性検査を行う場合に、検査用の微小定電流を供給する。微小定電流は、例えば通常動作用の定電流に比較して電流値が１桁以上小さく設定される。２つのスイッチ回路４，６は、制御信号端子８を介して外部より与えられる制御信号のレベル（ハイ，ロウ）に応じて何れか一方がＯＮするように制御される。
【００１１】
トランジスタ３ｂのコレクタとグランドとの間には、ＰＮＰトランジスタ８ａ，８ｂ及びＮＰＮトランジスタ９ａ，９ｂからなる差動増幅回路が接続されており、トランジスタ８ａ，８ｂのベースが、オペアンプ１の反転入力端子Ｖin-，非反転入力端子Ｖin+となっている。
トランジスタ３ｃのコレクタには、ＰＮＰトランジスタ１０のエミッタが接続され、トランジスタ１０のコレクタはグランドに、ベースはトランジスタ９ｂのコレクタに接続されている。トランジスタ３ｄのコレクタには、ＮＰＮトランジスタ１１のコレクタが接続され、トランジスタ１１のエミッタは抵抗素子１２を介してグランドに、ベースはトランジスタ１０のエミッタに接続されている。これらが、オペアンプ１の中間増幅段を構成している。
【００１２】
トランジスタ３ｅのコレクタには、ＮＰＮトランジスタ１３のコレクタが接続され、トランジスタ１３のエミッタはグランドに、ベースはトランジスタ１２のエミッタに接続されている。これらがオペアンプ１の出力増幅段を構成しており、トランジスタ１３のコレクタがオペアンプ１の出力端子Ｖoutとなっている。その出力端子Ｖoutとトランジスタ８ｂのコレクタとの間には、位相補償用のコンデンサ１４が接続されている。
【００１３】
次に、本実施例の作用について説明する。以下では、完成したオペアンプ１，またはオペアンプ１を含む回路について出荷前に行うスクリーニングの一種である、位相補償用コンデンサ（検査対象部分，検査対象素子）１４のリーク電流検査を行う場合の手順を述べる。
＜第１ステップ＞
オペアンプ１の電源電圧は、通常動作時の電圧（例えば、ＶＢ＝１４Ｖ）とする。制御信号端子８に例えばロウレベルの信号を与えて、図１（ａ）に示すようにスイッチ回路６側をＯＮにし、オペアンプ１の内部回路に検査用の微小定電流を供給する。この状態で、例えば、スルーレート，入出力信号間の伝達遅延時間，セトリングタイムなどの、オペアンプ１の電気的特性を測定する。
【００１４】
＜第２ステップ＞
次に、オペアンプ１の電源電圧を、検査用の高電圧（スクリーニング電圧，例えばＶＴ＝３５Ｖ）に設定し、制御信号端子８にハイレベルの信号を与えて、図１（ｂ）に示すようにスイッチ回路４側をＯＮにし、オペアンプ１の内部回路に通常動作時の定電流を供給する。そして、オペアンプ１の非反転入力端子Ｖin+の電位が、反転入力端子Ｖin-の電位よりも高くなるように設定し、出力端子Ｖoutのレベルがハイレベルに固定される状態にする。この場合、反転入力端子の電位はＧＮＤレベル付近にすることが望ましく、斯様に設定することで、コンデンサ１４の両端にスクリーニング電圧ＶＴ相当の電圧を印加する。
【００１５】
＜第３ステップ＞
それから、第１ステップと同様に、オペアンプ１の電源電圧をＶＢ＝１４Ｖにして内部回路に検査用の微小定電流を供給し、第１ステップと同じ電気的特性を測定する。
＜第４ステップ＞
第１ステップの測定結果と、第３ステップの測定結果とを比較する。比較の結果、特性に変動がある場合には、スクリーニング電圧ＶＴを印加した結果、コンデンサ１４にリーク電流が発生するようになったと判断できる（不良判定）。
【００１６】
ここで、微小定電流値を決定する場合の一例を示す。微小定電流値は、例えば、電気的特性の測定精度と、検査により不良品としてリジェクトすべきリーク電流値とを勘案して決定する。例えばコンデンサ１４の容量を２０ｐＦ，リーク電流しきい値（規格）を０．１μＡとした場合に、検査用の微小電流値を０．５μＡにすると、スルーレートＳｒは、
Ｓｒ＝Ｉ／Ｃ×Ａ
であるから（Ｉは差動対に流れる電流，Ｃはコンデンサ１４の容量，Ａはオペアンプ１固有の定数）、コンデンサ１４のリーク電流が「０」であれば（Ａ＝１とする）、
Ｓｒ＝（０．５μＡ）／（２０ｐＦ）＝０．０２５Ｖ／μＳ
となる。これに対して、コンデンサ１４に０．１μＡのリーク電流が発生すれば、スルーレートＳｒは２０％低下する。すなわち、
Ｓｒ＝（０．４μＡ）／（２０ｐＦ）＝０．０２Ｖ／μＳ
となる。この程度のスルーレートの変動は、ごく一般的な検査装置（オシロスコープなど）によって十分測定が可能である。
【００１７】
尚、同様に検査が可能に構成されている他の回路が存在する場合には、制御信号端子８に与えられる制御信号を、それらにも供給すれば良い。また、オペアンプ１の伝達遅延時間やセトリングタイムを測定して検査する場合は、スクリーニング電圧ＶＴの印加後に伝達遅延時間やセトリングタイムが所定時間以上長くなった場合に、リークの発生を判定すれば良い。
【００１８】
以上のように本実施例によれば、オペアンプ１の内部にスイッチ回路４，６及び検査用定電流源７を設け、通常動作時に定電流を供給する通常用定電流源５との切り替えを、制御信号端子８を介して外部より可能となるように構成した。そして、オペアンプ１の電源電圧を通常の電圧レベルＶＢに設定し、微小定電流を供給した状態でスルーレートを測定し、次に、電源電圧を検査用電圧ＶＴに設定すると、位相補償用コンデンサ１４の両端に検査用電圧ＶＴ相当の電圧を印加する状態にして通常動作用定電流を供給する。それから、最初と同じ条件でスルーレートを再度測定し、検査用電圧ＶＴの印加前後における測定結果を比較してオペアンプ１の良否判定を行うようにした。
【００１９】
すなわち、オペアンプ１のリーク電流検査（良否判定）を行うには、内部のコンデンサ１４の両端に高電圧を印加し、その印加前後で電気的特性が変化したか否かを微小な電流を供給して測定し、判定する必要がある。本実施例では、オペアンプ１に検査用定電流源７を設け、スイッチ回路４，６を外部より切り替えて検査用の微小定電流も供給可能としたので、検査用の外部端子としては制御信号端子８を追加するだけで良い。
また、オペアンプ１の外部で検査用の回路や装置を接続して検査用の微小定電流を供給する場合に比較して、それらが特性検査に及ぼす影響を排除できる。加えて、検査時には、オペアンプ１の電源電圧を検査用電圧ＶＴに設定するので、内部のコンデンサ１４のような検査対象部分に高電圧を印加する際の制約がより小さくなる。
【００２０】
（第２実施例）
図２は本発明の第２実施例を示すものであり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第２実施例は、例えば複数のオペアンプ２１ａ〜２１ｃが搭載されている半導体集積回路２２において、それらのオペアンプ２１ａ〜２１ｃに対して第１実施例と同様の検査方法を実行するため、定電流源を共用化した構成を示す。
【００２１】
すなわち、定電流源回路２３は、各オペアンプ２１ａ〜２１ｃに通常動作用の定電流と検査用の微小定電流との双方を切り換えて同時に供給する。電源とグランドとの間には、ＰＮＰトランジスタ２４と、抵抗素子２５及び２６との直列回路が接続されており、トランジスタ２４のベースとグランドとの間には、ＰＮＰトランジスタ２７のエミッタ，コレクタが接続され、トランジスタ２７のべースはトランジスタ２４のコレクタに接続されている。そして、抵抗素子２６には、ＮチャネルＭＯＳＦＥＴ２８が並列接続されており、ＦＥＴ２８のゲートは、第１実施例の制御信号端子８に相当する制御信号端子２９に接続されている。
トランジスタ２４のベースは各オペアンプ２１ａ〜２１ｃに配線され、これらに内蔵されている、トランジスタ２４とミラー対を構成するＰＮＰトランジスタ（図１のトランジスタ３ｂ〜３ｅに相当：図示せず）のベースに接続されている。
【００２２】
次に、第２実施例の作用について説明する。各オペアンプ２１ａ〜２１ｃを通常動作させる場合には、制御信号端子２９にハイレベル信号を与えてＦＥＴ２８をＯＮさせ、抵抗素子２６を短絡する。すると、トランジスタ２４のコレクタ抵抗は実質的に抵抗素子２５のみの低抵抗状態となるので、トランジスタ２４のベース電流は大きくなり通常動作時に対応する定電流が各オペアンプ２１ａ〜２１ｃの内部回路に供給される。
【００２３】
一方、リーク電流検査を行う場合には、制御信号端子２９にロウレベル信号を与えてＦＥＴ２８をＯＦＦさせる。すると、トランジスタ２４のコレクタ抵抗は抵抗素子２５及び２６の直列抵抗となり増大するので、トランジスタ２４のベース電流は、検査用に対応した微小定電流レベルとなる。
【００２４】
以上のように構成される第２実施例によれば、半導体集積回路２２に複数のオペアンプ２１ａ〜２１ｃが搭載される場合、それらに通常動作用定電流，及び検査用の微小定電流を供給する定電流源回路２３を共通化したので、検査用の内部回路を付加する場合に回路規模の増大を抑制することができる。
【００２５】
（第３実施例）
図３は本発明の第３実施例を示すものであり、第２実施例と異なる部分について説明する。第３実施例は、半導体集積回路３１が第２実施例よりも多くのオペアンプ２１ａ〜２１ｆを搭載している場合に、それらに対して通常動作時の定電流を供給する構成は、２群に分けて共通化している。すなわち、オペアンプ２１ａ〜２１ｃの群に対しては定電流源回路３２Ａを配置し、オペアンプ２１ｄ〜２１ｆの群に対しては定電流源回路３２Ｂを配置している。そして、これら２つの定電流源回路３２Ａ，３２Ｂが検査用の微小定電流を切り換えて供給する回路については、双方について共通化している。
【００２６】
定電流源回路３２Ａは、第２実施例と同様のトランジスタ２４，２７に加えて、トランジスタ２４のコレクタとグランドとの間に抵抗素子３３及びＮチャネルＭＯＳＦＥＴ３４の直列回路を接続して構成されている。定電流源回路３２Ｂも、基本的に定電流源回路３２Ａと対称な構成であり、ＰＮＰトランジスタ３５及び３６，抵抗素子３７，ＮチャネルＭＯＳＦＥＴ３８で構成されている。
そして、定電流源回路３２Ａ，３２Ｂに対して、検査用電流供給制御部３９が付加されており、制御部３９は、ＰチャネルＭＯＳＦＥＴ４０，抵抗素子４１，ＮＰＮトランジスタ４２〜４４で構成されている。電源には、ＦＥＴ４０のソースが接続され、ＦＥＴ４０のドレインは、抵抗素子４１を介してトランジスタ４２のベース及びコレクタに接続されている。
【００２７】
トランジスタ４２とトランジスタ４３，４４とはミラー対を構成しており、これらのベースは共通に接続され、エミッタは何れもグランドに接続され、トランジスタ４３，４４のコレクタは、それぞれトランジスタ２４，３５のコレクタに接続されている。また、ＦＥＴ３４，３８，４０のゲートは、何れも制御信号端子４５に接続されている。尚、抵抗素子３３，３７の抵抗値は、オペアンプ２１ａ〜２１ｃ，オペアンプ２１ｄ〜２１ｆの各群における通常動作時の定電流値に応じて設定される。また、抵抗素子４１の抵抗値は、検査用の微小定電流を規定するため、抵抗素子３３，３７の抵抗値よりも高く設定されている。
【００２８】
次に、第３実施例の作用について説明する。各オペアンプ２１ａ〜２１ｆを通常動作させる場合には、制御信号端子４５にハイレベル信号を与えてＦＥＴ３４，３８をＯＮさせ、ＦＥＴ４５をＯＦＦさせる。この時、トランジスタ４２〜４４のミラー対はＯＦＦになる。すると、トランジスタ２４，３５のコレクタ電流は抵抗素子３３，３７の抵抗値に規定されて流れ、トランジスタ２４，３５のベース電流は、通常動作時に対応する値となって各オペアンプ２１ａ〜２１ｃ，２１ｄ〜２１ｆに供給される。
【００２９】
一方、リーク電流検査を行う場合には、制御信号端子４５にロウレベル信号を与えてＦＥＴ３４，３８をＯＦＦさせ、ＦＥＴ４０をＯＮさせる。この時、トランジスタ４２〜４４のミラー対はＯＮになる。すると、トランジスタ２４，３５のコレクタ電流は、抵抗素子４１を介して流れる電流値で定まるトランジスタ４３，４４のコレクタ電流（ミラー電流）に規定されるので、検査用に対応した微小定電流レベルとなり、各オペアンプ２１ａ〜２１ｃ，２１ｄ〜２１ｆに供給される。
【００３０】
以上のように第３実施例によれば、半導体集積回路３１が複数のオペアンプ２１ａ〜２１ｆを搭載している場合に、それらに対して通常動作時の定電流を供給する構成は、２群に分けて定電流源回路３２Ａ，３２Ｂによりそれぞれ共通化し、これら２つの定電流源回路３２Ａ，３２Ｂが検査用の微小定電流を切り換えて供給する回路は、検査用電流供給制御部３９で共通化する構成とした。したがって、複数のオペアンプ２１を使用する場合に、機能に応じて通常動作時の定電流値が異なる場合でも対応することができる。
【００３１】
（第４実施例）
図４は本発明の第４実施例を示すものである。第４実施例は、検査対象がオペアンプの内部回路ではなく、半導体集積回路５１の出力段に配置されているＮチャネルＭＯＳＦＥＴ５２のゲート酸化膜であり、そのゲート酸化膜について、良否判定を行う場合を示す。電源には、ミラー対をなすＰＮＰトランジスタ５３ａ〜５３ｃのエミッタが接続されており、これらのベースはトランジスタ５３ａのコレクタに共通に接続されている。トランジスタ５３ａのコレクタは、抵抗素子５４及び５５を介してグランドに接続されている。第２実施例と同様に、抵抗素子５５には、ＮチャネルＭＯＳＦＥＴ５６が並列に接続されており、制御信号端子５７を介してＦＥＴ５６のゲートに与えられる制御信号により、通常動作時と検査時との定電流値の切り替えが行われる。
【００３２】
トランジスタ５３ｂ，５３ｃのコレクタには、グランド側でミラー対を構成しているＮＰＮトランジスタ５８ａ，５８ｂのコレクタがそれぞれ接続されており、また、トランジスタ５３ｃのコレクタには、出力段ＦＥＴ５２のゲートが接続されている。ＦＥＴ５２のドレインは出力端子５９に接続され、ソースはグランドに接続されている。トランジスタ５８ａには、ＮチャネルＭＯＳＦＥＴ６０が並列に接続されており、ＦＥＴ６０のゲートには、出力段ＦＥＴ５２の駆動信号が与えられる。すなわち、駆動信号がロウレベルの場合はトランジスタ５８のミラー対がＯＮになることでＦＥＴ５２はＯＦＦになり、駆動信号がハイレベルの場合はトランジスタ５８のミラー対がＯＦＦになることでＦＥＴ５２がＯＮになる。
【００３３】
次に、第４実施例の作用について説明する。検査方法は基本的に第１実施例等と同様であり、
（１）電源電圧を通常動作レベルのＶＢに、定電流を検査用の微小定電流にしてＦＥＴ        ５２を駆動し、そのゲート電圧についてスルーレートを測定する。
（２）出力端子５９をグランドに接続し、電源電圧をスクリーニング電圧ＶＴに、定電        流を通常動作時に切り替える。
（３）（１）と同じ状態で、スルーレートを再度測定する。
（４）（１），（３）の測定結果を比較する。
というプロセスになる。ＦＥＴ５２のゲート酸化膜に不良がある場合には、スクリーニング電圧ＶＴを印加することでゲートからのリーク電流が増加するので、第１実施例と同様にスルーレートに変化が生じる。
以上のように第４実施例によれば、半導体集積回路５１を構成するＦＥＴ５２のゲート酸化膜についても同様に、スクリーニングを実施することができる。
【００３４】
（第５実施例）
図５は本発明の第５実施例を示すものである。第５実施例のオペアンプ（半導体集積回路）６１は、第１実施例のオペアンプ１と同様の構成を、ＭＯＳＦＥＴに置き換えて構成した場合を示す。すなわち、ＮＰＮトランジスタはＮチャネルＭＯＳＦＥＴに、ＰＮＰトランジスタはＰチャネルＭＯＳＦＥＴに置換されている。また、本発明独特の構成であるスイッチ回路４及び６，定電流源５及び７，制御信号端子８については第１実施例と同様に接続されている。
以上のように構成されるオペアンプ６１についても、第１実施例のオペアンプ１と全く同様に本発明を適用することができる。
【００３５】
本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、以下のような変形または拡張が可能である。
第１実施例においても、第２実施例のように１つの定電流源が出力する定電流値を通常動作用と検査用とで変更するように構成しても良い。
例えばオペアンプ１がその他の回路と共に製品の一部として組み込まれており、オペアンプ１自体の電気的特性を直接測定できない場合には、製品全体の機能が正常か否かを判定すれば良い。例えば、製品について不良と判定されるリーク電流の規格が０．１μＡであれば、検査用の微小定電流も０．１μＡに設定する。すると、０．１μＡ以上のリーク電流が発生した場合は、製品の機能（電気特性の一種に相当）に異常が現れるはずであるから、異常が現れるか否かにより判定を行えば良い。
【００３６】
第１実施例のように入力信号レベルを適宜設定し、内部のコンデンサ１４の両端に印加する電圧をスクリーニング電圧相当にすることが困難である場合には、検査電圧を印加するための切り替えスイッチ等を配置しても良い。
オペアンプの構成は、第１実施例に示したものに限ることはない。
判定を行うための具体数値等は、個別の設計に応じて適宜変更すれば良い。
【図面の簡単な説明】
【００３７】
【図１】本発明をオペアンプに適用した場合の第１実施例を示す図
【図２】本発明を複数のオペアンプに適用した場合の第２実施例を示す図
【図３】本発明の第３実施例を示す図２相当図
【図４】本発明を集積回路の出力段に配置されているＦＥＴに適用した場合の第４実施例を示す図
【図５】本発明の第５実施例を示す図１相当図
【符号の説明】
【００３８】
図面中、１はオペアンプ（半導体集積回路）、５は通常用定電流源、７は検査用定電流源、１４は位相補償用コンデンサ（検査対象部分）、２２は半導体集積回路、２３は定電流源回路、３１は半導体集積回路、３２は定電流源回路、５１は半導体集積回路、５２はＮチャネルＭＯＳＦＥＴ（検査対象部分）、６１はオペアンプ（半導体集積回路）を示す。
【図１】
2009074850.tif 000003
【図２】
2009074850.tif 000004
【図３】
2009074850.tif 000005
【図４】
2009074850.tif 000006
【図５】
2009074850.tif 000007