(57)【要約】【課題】  コスト増大につながる単位画素面積の増大を伴わずに、熱型赤外線固体撮像素子のNETD低減による性能向上を実現する熱型赤外線固体撮像素子を提供する。【解決手段】  赤外線固体撮像素子は、断熱構造と赤外線吸収構造を有したダイオード２３と、第１のトランジスタ２６と、第２のトランジスタ３０とを含む画素が２次元配列されてなる画素アレイを備える。赤外線固体撮像素子はさらに、行リセット線３１と、行選択線３２と、列信号線２７とを備える。行リセット線３１に電圧パルスを印加して、第１のトランジスタ２６のゲート電極を所定電位に設定するリセット動作を行い、リセット動作から所定時間経過後に、行選択線３２に所定電圧を印加し、第２のＭＯＳトランジスタ３０をオンさせ、第２のＭＯＳトランジスタ３０に接続された列信号線２７の電位を画素からの出力として読み出す。【選択図】図１
2009168613.tif 000002
【特許請求の範囲】
【請求項１】
断熱構造と赤外線吸収構造を有したダイオード、
ダイオードの第１の電極に、ゲート電極が接続された第１のトランジスタ、及び
第１のトランジスタのソース電極に、ドレイン電極が接続された第２のトランジスタを含む画素が２次元配列されてなる画素アレイと、
行毎に設けられ、ダイオードの第２の電極に接続された行リセット線と、
行毎に設けられ、第２のＭＯＳトランジスタのゲート電極に接続された行選択線と、
列毎に設けられ、第１のトランジスタのドレイン電極に接続された電源線と、
列毎に設けられ、第２のＭＯＳトランジスタのソース電極に接続された列信号線と、
行リセット線に電圧パルスを印加して、第１のトランジスタのゲート電極を所定電位に設定するリセット動作を行う手段と、
リセット動作から所定時間経過後に、行選択線に所定電圧を印加し、第２のＭＯＳトランジスタをオンさせ、第２のＭＯＳトランジスタに接続された列信号線の電位を読み出す、読み出し手段と
を備えたことを特徴とする赤外線固体撮像素子。
【請求項２】
前記読み出し手段は、
１フレーム期間の前半の１／２フレーム期間において、画素アレイの各画素からリセット動作直後の出力を順次読み出し、
１フレーム期間の後半の１／２フレーム期間において、画素アレイの各画素から出力を順次読み出し、
赤外線固体撮像素子の外部または内部において、各画素について、前半の１／２フレーム期間において読み出された出力と、後半の１／２フレーム期間において読み出された出力との減算を行うことにより、画素からの最終的な信号出力が得られる
ことを特徴とする請求項１記載の赤外線固体撮像素子。
【請求項３】
前記ダイオードは、ＳＯＩ（Silicon On Insulator）基板上に形成されたことを特徴とする請求項１または２記載の赤外線固体撮像素子。
【請求項４】
前記ダイオードは、ＰＮ接合ダイオードまたはショットキーダイオードであることを特徴とする請求項１または２記載の赤外線固体撮像素子。
【請求項５】
請求項１から４のいずれかに記載の赤外線固体撮像素子を備えた赤外線カメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入射赤外線による温度変化を２次元配列された半導体センサで検出する熱型赤外線固体撮像素子に関する。
【背景技術】
【０００２】
一般的な熱型赤外線固体撮像素子では、断熱構造を有する画素を２次元に配列し、入射した赤外線によって画素の温度が変化することを利用して赤外線像を撮像する。非冷却型の熱型赤外線固体撮像素子の場合、画素を構成する温度センサには、ポリシリコン、アモルファスシリコン、炭化ケイ素や酸化バナジウム等のボロメータの他、ダイオードやトランジスタ等の半導体素子を用いたものが知られている。特に、ダイオード等の半導体素子は、電気特性や温度依存性のバラツキが固体等で非常に小さいため、各画素の特性を均一にする上で有利である。
【０００３】
従来の一般的な熱型赤外線固体撮像素子では、画素が２次元に配列されており、行毎に駆動線に接続され、列毎に信号線に接続されている。垂直走査回路により各駆動線が順に選択され、選択された駆動線を介して電源から画素に通電される。画素からの出力は信号線を介して列毎に形成される積分回路に伝えられ、積分回路で積分及び増幅され、出力端子へ出力される（例えば、非特許文献１参照）。
【０００４】
一方、可視のイメージセンサとしては、昨今ＣＭＯＳイメージセンサの特性向上が著しく、脚光を浴びている。非特許文献２に示されているように、フォトダイオードをセンサとし、単位画素内には、このフォトダイオードに加え、増幅ＭＯＳトランジスタ、選択ＭＯＳトランジスタ、リセットＭＯＳトランジスタ、転送ＭＯＳトランジスタの４個のＭＯＳトランジスタを形成した構成となっている。非特許文献２に同じく示されているように、フォトダイオードとしては、埋め込みフォトダイオードを採用し、暗電流の低減を実現し、転送ＭＯＳトランジスタによる“電荷完全転送”の方式によりリセットノイズの問題を解決し、特性向上が図られている。このようなＣＭＯＳイメージセンサにおいては、いわゆるＡＰＳ（Active Pixel Sensor）方式と呼ばれる、フォトダイオードにおいて発生したキャリアを単位画素内で蓄積（これは積分動作と等価といえる）し、単位画素内に形成される増幅ＭＯＳトランジスタで増幅し、列読み出し回路で読み出す方式が一般に用いられている。本方式では、まず、単位画素内に形成されるリセットＭＯＳトランジスタにより、蓄積容量（容量素子として直接設けられること無く、寄生容量で構成される場合が多い）の蓄積電荷をリセットし、その後、１フレーム期間の間、フォトダイオードにおいて発生したキャリアを蓄積した後、列読み出し回路で読み出していく。１フレーム期間といった長い蓄積時間、すなわち、積分時間により、ノイズ抑制効果が甘受され、良好な特性を得ることができている。
【０００５】
【非特許文献１】石川等、「従来のシリコンＩＣプロセスを用いた低コスト３２０ｘ２４０非冷却ＩＲＦＰＡ」、Part of the SPIE Conference on Infrared Technology and Applications XXV, 1999年4月発行、Vol.3698、p.556頁から564頁
【非特許文献２】太田淳監修、「ＣＭＯＳイメージセンサの最新動向」、２００７年4月発行、５２頁から５３頁
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前述のように、従来の一般的な熱型赤外線固体撮像素子では、一つの列に接続される全ての画素で、列毎に形成される積分回路を共有し、順次読み出し動作を行っていく。このため、積分回路の積分時間に対する許容可能な最大時間は、１フレーム期間を行数（例えば、列数320、行数240の撮像素子では、行数は240個）で除した値となる。よって、積分によるノイズ低減効果は限定されたものとなっている。
【０００７】
熱型赤外線固体撮像素子では、その特性指標として、温度分解能を示すNETD値（雑音等価温度差、Noise Equivalent Temperature Difference）と呼ばれる指標が用いられ、このNETD値を向上することが望まれている。NETD値は、撮像素子のノイズ値を温度感度値で除して求められるため、ノイズ値の低減がNETD値の低減（NETD値が低いほど温度分解能が良い・高性能であることを示す）に寄与する。よって、NETD値の低減化に対して、積分によるノイズ低減効果の向上が重要な課題となる。
【０００８】
以上のように、熱型赤外線固体撮像素子のNETD低減という性能向上を、コスト増大につながる単位画素面積の増大を伴わずに、実現することが重要課題となっている。
【０００９】
本発明は、上記課題を解決すべくなされたものであり、コスト増大につながる単位画素面積の増大を伴わずに、熱型赤外線固体撮像素子のNETD低減による性能向上を実
現する熱型赤外線固体撮像素子を提供することにある。
【課題を解決するための手段】
【００１０】
本発明に係る赤外線固体撮像素子は、画素が２次元配列されてなる画素アレイを備える。各画素は、断熱構造と赤外線吸収構造を有したダイオードと、ダイオードの第１の電極に、ゲート電極が接続された第１のトランジスタと、第１のトランジスタのソース電極に、ドレイン電極が接続された第２のトランジスタとを含む。赤外線固体撮像素子はさらに、行毎に設けられ、ダイオードの第２の電極に接続された行リセット線と、行毎に設けられ、第２のＭＯＳトランジスタのゲート電極に接続された行選択線と、列毎に設けられ、第１のトランジスタのドレイン電極に接続された電源線と、列毎に設けられ、第２のＭＯＳトランジスタのソース電極に接続された列信号線とを備える。赤外線固体撮像素子は、さらに、行リセット線に電圧パルスを印加して、第１のトランジスタのゲート電極を所定電位に設定するリセット動作を行う手段と、リセット動作から所定時間経過後に、行選択線に所定電圧を印加し、第２のＭＯＳトランジスタをオンさせ、第２のＭＯＳトランジスタに接続された列信号線の電位を読み出す、読み出し手段とを備える。
【発明の効果】
【００１１】
本発明によれば、画素内で積分動作と等価な蓄積動作を行わせることで最大で１フレーム期間の長い期間、蓄積（積分）動作が可能となる。このため、より高いノイズの低減効果が得られ、熱型赤外線固体撮像素子のNETD値を低減でき、素子の性能を向上させることができる。同時に、単位画素においては、温度センサとしてのダイオード１個に加え、ＭＯＳトランジスタ２個を形成するだけで良く、単位画素面積を小さくでき、素子のコスト低減・チップ面積縮小、ならびに、素子を用いて作製するカメラの体積縮小・コスト低減を実現できる。
【発明を実施するための最良の形態】
【００１２】
以下、添付の図面を参照し、本発明に係る熱型赤外線固体撮像素子の実施の形態を説明する。
【００１３】
実施の形態１．
１．熱型赤外線固体撮像素子の構成
図１は、本件発明の実施の形態１に係る熱型赤外線固体撮像素子を構成する単位画素の構成を示す図である。なお、本実施形態では、ＭＯＳトランジスタはすべてＮＭＯＳトランジスタで構成されるとして説明するが、ＰＭＯＳトランジスタで構成されても良い。
【００１４】
画素２９は、ダイオード２３と、増幅ＭＯＳトランジスタ２６と、選択ＭＯＳトランジスタ３０とを含む。ダイオード２３は、例えばPN接合ダイオードまたはショットキーダイオードであり、ＳＯＩ(Silicon On Insulator)基板上に形成され、その逆バイアス電流が温度検出に用いられる。ダイオード２３は、支持脚構造と中空部を有する断熱構造（詳細は後述）を有する。
【００１５】
ダイオード２３の第１の電極（陰極）は支持脚構造の第１の抵抗２４を介して、増幅ＭＯＳトランジスタ２６のゲート電極に接続される。ダイオード２３の第２の電極（陽極）は支持脚構造の第２の抵抗２５を介し、行リセット線３１に接続される。増幅ＭＯＳトランジスタ２６のソース電極は選択ＭＯＳトランジスタ３０のドレイン電極に接続される。選択ＭＯＳトランジスタ３０のゲート電極は行選択線３２に接続され、ソース電極は列信号線２７に接続される。増幅ＭＯＳトランジスタ２６のドレイン電極は電源線２８に接続される。電源線２８には例えば１０Ｖといった正電圧が印加される。電源線２８は、行方向に配線しても、列方向に配線しても構わないが、２次元配列画素アレイの全ての増幅ＭＯＳトランジスタ２６のドレイン電極が電気的に接続される。
【００１６】
図２を参照し、熱型赤外線固体撮像素子の全体の構成を説明する。熱型赤外線固体撮像素子は、画素２９が２次元配列された画素アレイを含む。行リセット線３１及び行選択線３２にはそれぞれ第１及び第２の垂直走査回路８１、８２が接続される。
【００１７】
列信号線２７には、列毎に、電流源３およびサンプルホールド回路４９が接続され、これらの回路により列信号線２７の電位が読み出される。電流源３およびサンプルホールド回路４９は「列読み出し回路」を構成する。
【００１８】
増幅ＭＯＳトランジスタ２６の出力は、選択ＭＯＳトランジスタ３０を介して、列信号線２７に接続される列読み出し回路により読み出される。行リセット線３１に印加される電圧値の設定により、まず、ダイオード２３を順バイアス動作させることによりリセット動作を行う。その後、ダイオード２３を逆バイアス動作させることにより蓄積動作を行う。
【００１９】
（ダイオードの構造）
図３を参照し、温度検出用のダイオード２３の断熱構造を説明する。ダイオード２３は、図３に示すように、支持脚構造１１０１と、中空構造１１０３とを備える断熱構造を有する。PN接合ダイオードまたはショットキーダイオードの逆バイアス電流は、ダイオードの温度が7〜8℃程度上昇すると、その電流量が２倍になる温度依存性を有しており、温度センサとして良好な特性を有している。
【００２０】
次に、図４を参照し、本実施形態でダイオード２３として使用可能なPN接合ダイオードの層構造を説明する。ダイオードはＳＯＩ基板上完全分離PN接合ダイオードである。すなわち、シリコン基板４２内に酸化膜層４１が形成され、その上のＳＯＩ層３９にダイオードが形成され、素子間は完全分離膜３８により分離される。Ｐ＋層３４とＮ−層４０の縦方向の接合によりダイオードが形成されている。Ｐ＋層３４とＮ−層４０にはそれぞれ電極コンタクト３５、３６が接続される。導電型を逆にし、Ｎ＋層とＰ−層の縦方向の接合により形成しても良い。また、図５のように、Ｐ＋層３４とＮ−層４０の横方向の接合により形成されたＳＯＩ基板上完全分離PN接合ダイオードを用いても良い。導電型を逆にし、Ｎ＋層とＰ−層の横方向の接合により形成しても良い。なお、これらの図では、簡単の為、断熱構造を形成していない状態を示している。図６に、本実施形態でダイオード２３として使用可能なショットキーダイオードの構造を示す。金属４６とＮ型またはＰ型シリコン４０との仕事関数の組み合わせにより、逆バイアス電流値が決まることから、所望の電流値に合わせて、金属の種類及びシリコンの導電型の選択を行えば良い。金属４６の代わりに、金属シリサイド膜を用いても良い。
【００２１】
図７に、PN接合ダイオードまたはショットキーダイオードの逆バイアス電流の特性を示す。同図に示すように、これらのダイオードは電流電圧特性及びその温度特性を有する。これらのダイオードの逆バイアス電流は、数百fA〜数十pAの低電流量の定電流源として動作可能であり、画素内の増幅ＭＯＳトランジスタ２６のゲートに形成される微小な蓄積容量(数〜数百fF)に、最大で１フレーム期間（例えば30Hz動作では33.3msec、60Hz動作では16.7msec）の間、電荷の蓄積を行うことが可能である。例えば、10pAの定電流源を、30fFの蓄積容量で16.7msecの期間、蓄積すると、蓄積ノード（増幅トランジスタ２６のゲート）の電位低下は約5.6Vとなる。蓄積ノードの電位、すなわち、増幅トランジスタ２６のゲート電位が約5.6V低下することにより、選択ＭＯＳトランジスタ３０のオンにより読み出しが行われる際には、増幅ＭＯＳトランジスタ２６のソースフォロワ動作（ゲイン＝約１）により、列信号線２７の電位も約5.6V変動することとなる。
【００２２】
２．熱型赤外線固体撮像素子の動作
図１に示す熱型赤外線固体撮像素子の全体動作を説明する。画素に入射した赤外線によりダイオード２３の温度が変化する。この温度変化にともないダイオード２３の電流量が変化し、増幅ＭＯＳトランジスタ２６のゲート電極（蓄積ノード）の電位変動値が変化する。この蓄積ノードの電位変動に伴い、列信号線２７の電位が変動する。その列信号線２７の電位変動が、電流源３とサンプルホールド回路４９で構成される、列読み出し回路により読み出される。上記のようにして読み出された画素２９の出力信号は、水平走査回路５により、出力端子８を介して出力される。このようにして熱型赤外線固体撮像素子として動作が実現される。
【００２３】
上記動作を実現するため、従来の可視ＣＭＯＳイメージセンサで用いられている、いわゆるＡＰＳ（Active Pixel Sensor）方式と呼ばれる読み出し方式と同様の方式を適用し、画素内で積分動作と等価となる蓄積動作を行わせる。
【００２４】
具体的には、画素において、リセット動作と読み出し動作が行われる。リセット動作では、増幅ＭＯＳトランジスタ２６のゲート（蓄積ノード）を所定の高い電位に設定し、その後、ダイオード２３を逆バイアスする。この状態で、画素２９に赤外線が入射するとダイオード２３にキャリアが発生し、電流が流れることによって放電し、増幅ＭＯＳトランジスタ２６のゲート電極（蓄積ノード）の電位が下がってゆく。このときに流れる放電電流は入射した赤外線の強度に依存する。読み出し動作では、選択トランジスタ３０がオンされ、列信号線２７の電位が読み出される。すなわち、リセット動作後、一定時間が経過した時点で、読み出し動作が行われ、画素に接続された列信号線２７の電位が読み出される。
【００２５】
以下、図８を参照し、リセット動作と読み出し動作を詳細に説明する。図８は、画素アレイにおけるｍ行目、ｎ列目の画素に関する、各配線への印加電圧タイミングの例を示した図である。
【００２６】
まず、図８（ａ）に示すように、リセット動作において、行リセット線３１に例えば１０Ｖといった正電圧を印加し、ダイオード２３を順バイアス動作させる。これにより、増幅ＭＯＳトランジスタ２６のゲート電極（蓄積ノード）の電位が約１０Ｖに設定される。その後、ダイオード２３を逆バイアス動作させるべく、行リセット線３１に例えば０Ｖを印加する（蓄積動作）。すなわち、１フレーム期間以内の所定時間、ダイオード２３の逆バイアス電流による蓄積動作を行う。このとき、増幅ＭＯＳトランジスタ２６のゲート電極電位は、図８（ｃ）に示すように変位する。その後、図８（ｂ）に示すように、行選択線３２に例えば１０Ｖを印加して選択ＭＯＳトランジスタ３０をオンさせることにより、行選択を行い、各列の読み出し回路にて、列信号線２７の電位を読み出す（図８（ｄ）参照）（読み出し動作）。リセット動作を行った後、読み出し動作を行うまでの動作（蓄積動作）は積分動作と等価であり、この蓄積動作の時間（蓄積時間）は、最大１フレーム期間に設定することができる。
【００２７】
以上のように、本実施形態では、積分時間と等価である蓄積時間を最大１フレーム期間とできることにより、積分動作と等価な蓄積動作によるノイズ低減効果を向上でき、温度センサのノイズを低減でき、熱型赤外線固体撮像素子のＮＥＴＤ値の改善（低減）できる。この場合、単位画素においては、温度センサとしてのダイオード１個に加え、ＭＯＳトランジスタ２個を形成するだけで良く、可視ＣＭＯＳイメージセンサでＡＰＳ方式を適用した場合に必要なリセットＭＯＳトランジスタを設ける必要がないので、回路構成を簡単にでき、チップ面積の縮小、素子の製造コストの低減、ならびに、素子を用いて作製するカメラの体積縮小及びコストの低減を実現できる。
【００２８】
３．変形例
熱型赤外線固体撮像素子において図９に示すように積分回路５０を設けても良く、積分回路５０により行選択期間（１フレーム期間を行数で除した時間）の間、積分を行った後、サンプルホールド回路４９にてサンプルホールドを行い、水平走査回路５により順次出力するようにしても良い。
【００２９】
増幅ＭＯＳトランジスタ２６及び選択ＭＯＳトランジスタ３０は、本領域を選択的にＳＯＩ基板のＳＯＩ層を除去し、シリコン基板領域とし、通常のシリコン基板上に形成されたＭＯＳトランジスタとしても良い。ここで、列読み出し回路等の周辺回路については、ＳＯＩ基板のＳＯＩ層を除去し、シリコン基板上にＭＯＳトランジスタを形成し、回路を作製してもよい。または、ＳＯＩ層の除去を行わず、ＳＯＩ基板上に形成しても良い。この場合、図１０に示すように、ＭＯＳトランジスタのバックゲート電極はフローティングとしておいて良い。なお、トランジスタ動作時に発生する基板電流によるホールがフローティング状態のバックゲートに蓄積され、電位変動が起こる、フローティングボディー効果と呼ばれる動作不良が懸念されるが、読み出し動作時においてトランジスタに流れる電流は０．１〜１０μＡ程度と低く、基板電流の発生量は少なく、フローティングボディー効果は問題にならないと考えられる。または、図１１に示すようにソース電極５２とバックゲート電極５８を同電位とした構造としても良い。
【００３０】
図１２に、単位画素の別の構成例を示す。温度センサである断熱構造を有するダイオード２３の電極の極性を逆にして接続している。この構成の場合、リセット動作において、行リセット線３１に対して例えば０Ｖを印加してダイオード２３を順バイアス動作させ、行リセット線３１の電位を約０Ｖに設定する。蓄積動作においては、行リセット線３１に対して正電圧（例えば1０Ｖ）を印加し、ダイオード２３を逆バイアス動作させることとなる。
【００３１】
４．効果
本実施形態により、最大で1フレーム期間の長い積分時間による積分動作により、ノイズの低減が実現され、熱型赤外線固体撮像素子のNETD値の改善が望める。従来の熱型赤外線固体撮像素子では、列毎に形成された積分回路を各列に接続された全画素で共有していた為、積分時間が短時間となっていた問題に対し、本発明は解決可能であり、新たな重要な効果を有する。例えば、列数320、行数240の撮像素子を考えると、従来の熱型赤外線固体撮像素子の積分時間は、行選択時間である1フレーム期間／240であり、60Hz動作の場合、16.7msec/240=69.6μsecが最大時間となる。一方、本発明では、1フレーム期間16.7msecが最大積分時間となり、従来の積分時間の240倍に拡大できる。雑音帯域幅は積分時間に反比例することから、本発明により、従来に比べ、雑音帯域幅を1/240に低減できることになる。従って、例えば、熱雑音のノイズ電圧値をｒｍｓ値にて１／√240〜1／15.5にできることになり、顕著なノイズ低減効果が得られることとなる。
【００３２】
同時に、単位画素においては、温度センサとしてのダイオード１個に加え、ＭＯＳトランジスタ２個を形成するだけで良く、単位画素面積を小さくでき、素子のコスト低減・チップ面積縮小、ならびに、素子を用いて作製するカメラの体積縮小・コスト低減を実現できる。
【００３３】
なお、本実施形態の思想は、従来の可視ＣＭＯＳイメージセンサで用いられるＡＰＳ方式の考え方を赤外線撮像素子に単純に適用して得られるものではない。以下、これを説明する。
【００３４】
可視ＣＭＯＳイメージセンサでは、PN接合ダイオードをフォトダイオードとして形成する。そのPN接合ダイオードの逆バイアス電流は「暗電流」と呼ばれ、ノイズとして扱われ、「暗電流」の徹底的な低減がこれまで行われてきた。本実施形態では、可視ＣＭＯＳイメージセンサでノイズとして扱われてきた、PN接合ダイオードの逆バイアス電流を、熱型赤外線固体撮像素子の温度センサとして積極利用している。可視ＣＭＯＳイメージセンサのフォトダイオードでは、この「暗電流」の低減が最重要課題である。「暗電流」は界面トラップの存在により著しく増大することがわかっており、シリコン基板表面で電極を取ることは「暗電流」の増大につながるため、通常回避され、このため、埋め込みフォトダイオード形成が一般に用いられる（非特許文献２参照）。この埋め込みフォトダイオードでは、シリコン基板表面から深い領域に入ったところに、n−層が形成され、n−層とp型シリコン基板との間にダイオードが形成される。シリコン基板表面にはp−層が形成される。そのp−層はp型シリコン基板と同電位となり、p−層には接地電位が与えられる。このように、可視ＣＭＯＳイメージセンサの埋め込みフォトダイオードのp−層に接続されるp型電極はp型シリコン基板となり接地電位が与えられる。また、埋め込みフォトダイオードのn型電極は、転送ＭＯＳトランジスタのソース電極を兼ねており、埋め込みフォトダイオードのp型電極は転送ＭＯＳトランジスタのバックゲート電極（p型シリコン基板）と導通されており、接地電位が印加される。従って、埋め込みフォトダイオードのp型電極に正電位を印加しダイオードを順バイアス動作させるといったことは不可能となる。
【００３５】
これに対し、本実施形態では、ＳＯＩ(Silicon On Insulator)基板上に形成されたダイオードを用いており、ＳＯＩ基板上ではダイオードはシリコン酸化膜により他の素子とは完全に分離されている（例えば図４参照、この図では、簡単の為、断熱構造を形成していない状態の図で示している）。この完全分離により、p型電極、n型電極ともに、自由な電位を印加することが可能であり、本実施形態のように、p型電極、n型電極ともに自由な電位に設定して動作を行うことが可能となっている。よって、本来温度センサとして動作するダイオードによって、リセット動作をも合わせて実現し、画素内のトランジスタ数の低減が可能となっている。また、本発明では、単位画素面積の縮小の為、リセットＭＯＳトランジスタの削減のみならず、さらに、転送ＭＯＳトランジスタをも削減も行っている。転送ＭＯＳトランジスタ削減で問題となるリセットノイズについては、上述の手法により解決している。
【００３６】
さらに、本実施形態では、可視ＣＭＯＳイメージセンサで必要であるリセットＭＯＳトランジスタを必要としない。例えば、図１３に示すように、可視ＣＭＯＳイメージセンサで用いられるＡＰＳ方式の考え方を単純に本実施形態の画素構成に適用した構成を検討する。この場合、Ｐ型シリコン基板４５にＮ＋拡散層４４、４６を設けたリセットＭＯＳトランジスタ４３が形成される。リセットＭＯＳトランジスタ４３のソース拡散層４６が、蓄積ノード（増幅ＭＯＳトランジスタ２６のゲート電極）に接続されることとなる。ソース拡散層４６では、N+ソース拡散層４６とP型シリコン基板４５の間に、N+Pダイオードが形成されているため、蓄積ノードにN+Pダイオードが接続されることとなる。本実施形態では、逆バイアス印加したダイオード２３による微小電流で、蓄積ノードの電位を蓄積（充電または放電）する。このため、図１３に示すように、蓄積ノードに、他のダイオードが接続されていると、蓄積ノードの電位の蓄積電流が増大することとなり、蓄積ノードのダイナミックレンジを有効に使用できないという問題が生じる。このような問題は、可視ＣＭＯＳイメージセンサでは生じ得なかった問題である。
【００３７】
これに対して、本実施形態では、ダイオード２３を用いて蓄積ノードの電位をリセットする構成としたことから、リセットＭＯＳトランジスタを設ける必要がなく、上述のリセットＭＯＳトランジスタのソース拡散層に形成されるダイオードが蓄積ノードに接続されることに起因する問題を解決できる。
【００３８】
以上のように、従来の可視ＣＭＯＳイメージセンサで用いられるＡＰＳ方式の考え方を単純に赤外線撮像素子に適用しただけでは、上述のリセットＭＯＳトランジスタのソース拡散層に形成されるダイオードに起因する問題が生じるが、本実施形態では、ダイオード２３を介して蓄積ノードの電位をリセットする構成としたことでそのような問題を解決しており、この点において、本実施形態の思想は、従来の可視ＣＭＯＳイメージセンサで用いられるＡＰＳ方式の考え方を赤外線撮像素子に単純に適用して得られるものではない、と言える。さらに、本実施形態では、蓄積ノードに接続され、電荷の充放電を伴う構成要素を、温度センサであるダイオードのみで構成しているため、温度感度を損なわずに、温度センサであるダイオードの電流値を検知することが可能となるという効果も奏する。
【００３９】
実施の形態２．
本実施形態では、２次元配列画素アレイの画素に対する読み出し動作の別の例を説明する。図１４に、本実施の形態における、２次元配列画素アレイにおけるｍ行目、ｎ列目の画素に関する、各配線への印加電圧タイミングを示す。なお、回路構成は実施の形態１と同一である。
【００４０】
まず、図１４（ａ）に示すように、行リセット線３１に例えば１０Ｖを印加し、ダイオード２３を順バイアス動作させる。これにより、増幅ＭＯＳトランジスタ２６のゲート電極（蓄積ノード）の電位が約１０Vに設定される（リセット動作）。その後、ダイオード２３を逆バイアス動作させるべく、行リセット線３１に例えば０Ｖを印加する。そして、その直後に、図１４（ｂ）に示すように、行選択線３２に例えば１０Ｖを印加し、選択ＭＯＳトランジスタ３０をオンさせることにより、行選択を行い、各列読み出し回路にて、列信号線２７の電位を読み出す（図１４（ｄ）参照）。以下、この動作を「第１の読み出し動作」という。第１の読み出し動作による出力は、読み出し対象画素のリセット直後の初期出力であり、１フレーム期間の前半において第１の読み出し動作を行い、全画素についてリセット直後の初期出力を読み出す。
【００４１】
第１の読み出し動作の後、１／２フレーム期間後、再度、行選択線３２に例えば１０Ｖを印加し、選択ＭＯＳトランジスタ３０をオンさせることにより、行選択を行い、列信号線２７の電位を読み出す（図１４（ｂ）、（ｄ）参照）。これを「第２の読み出し動作」という。第２の読み出し動作による出力は、読み出し対象画素の信号出力であり、１フレーム期間の後半において、全画素について第２の読み出し動作を行い、信号出力を読み出す。
【００４２】
このようにして、画素に対して読み出された初期出力から信号出力は出力端子８を介して外部に出力される。そして、初期出力から信号出力が減算されて最終的な信号出力が得られる。本手法により、リセットノイズ（リセット動作をオフしたときにリセットに用いたダイオード２３のｋＴＣノイズが蓄積容量に保存されるノイズ）を信号から除去することができる。
【００４３】
本実施形態では、画素アレイからの出力は出力端子８を介して、図１５に示す赤外線カメラ６６に入力される。ここで、赤外線カメラ６６は、赤外線固体撮像素子６１と、被写体から発せられた赤外線を赤外線固体撮像素子６１上に結像するレンズ５９と、赤外線固体撮像素子６１上への露光を制御するシャッタ６１と、赤外線固体撮像素子６１の出力端子から出力された画像信号を増幅する増幅回路６２と、増幅回路６２のアナログ画像信号をデジタル画像信号に変換するA/Dコンバータ６３と、A/Dコンバータ６３から出力されたデジタル画像信号について各種処理を行うためのデジタルシグナルプロセッサ（ＤＳＰ）及びメモリ６４と、処理された信号をアナログ信号に変換する機能とアンプ機能を兼ね備えたデジタル・アナログ変換回路兼増幅回路６５とを備えている。赤外線カメラは撮像した画像をモニタ６７に出力することができる。
【００４４】
赤外線カメラ６６内のアナログ・デジタル変換回路（ＡＤコンバータ）６３でデジタル信号化された後、メモリ６４に保存され、ＤＳＰ６４により、１フレーム期間の前半に読み出されたリセット直後の初期出力と後半に読み出された信号出力との減算処理が行われ、最終的な信号出力が得られる。この場合、赤外線カメラ６６では通常の２倍の速度で読み出しが行われる。なお、赤外線撮像素子のチップ上にＡＤコンバータ及びメモリが形成されている場合、そのチップ上で減算処理が行われてもよい。
【００４５】
以上説明した本実施形態では、積分時間と等価である蓄積時間を最大１／２フレーム期間とできることにより、積分動作によるノイズ低減効果が著しく向上し、温度センサのノイズを低減可能であり、また、リセット直後の信号出力を、２回目に読み出した出力から減算することにより、リセットノイズを除去することができる。さらには、１／ｆノイズにおいて顕著に発生する、低周波で変動する低周波ノイズ成分は、その低周波性から、リセット直後の初期出力と１／２フレーム期間後の信号出力の間において、変動が起こらない為、この減算処理により、低周波ノイズ成分を抑制することが可能となる。以上の効果により、熱型赤外線固体撮像素子のNETD値の改善が望めるとともに、同時に、単位画素においては、温度センサとしてのダイオード１個に加え、ＭＯＳトランジスタ２個を形成するだけで良く、単位画素面積を小さくでき、素子のコスト低減・チップ面積縮小、ならびに、素子を用いて作製するカメラの体積縮小・コスト低減を実現できる。また、リセットＭＯＳトランジスタに起因する問題も解決できることは実施の形態１と同様である。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態１による熱型赤外線固体撮像素子の単位画素の構成図である。
【図２】本発明の実施の形態１の熱型赤外線固体撮像素子の全体構成図である。
【図３】本発明の実施形態に用いるダイオードの構造例を示す断面図（ａ）及び斜視図（ｂ）である。
【図４】本発明の実施形態に用いるＳＯＩ基板上に形成したＰＮ接合ダイオードの構成を示す図（縦方向接合ＰＮ接合ダイオード）である。
【図５】本発明の実施形態に用いるＳＯＩ基板上に形成したＰＮ接合ダイオードの構成を示す図（横方向接合ＰＮ接合ダイオード）である。
【図６】本発明の実施形態に用いるＳＯＩ基板上に形成したショットキーダイオードの構成を示す図である。
【図７】本発明の実施形態に用いるダイオードの逆バイアス電流特性とその温度依存性を示す図である。
【図８】本発明の実施の形態１における電圧印加タイミングを示す図である。
【図９】本発明の実施の形態１の熱型赤外線固体撮像素子の全体構成の別の例を示す図である。
【図１０】本発明の実施形態に用いる、画素内に形成するＭＯＳトランジスタを、ＳＯＩ基板上に形成した例（バックゲートコンタクト無しの場合）を説明するための図である。
【図１１】本発明の実施形態に用いる、画素内に形成するＭＯＳトランジスタを、ＳＯＩ基板上に形成した例（バックゲート・ソース同電位コンタクト形成の場合）を説明するための図である。
【図１２】本発明の実施の形態１による熱型赤外線固体撮像素子の単位画素構成の変形例を示す図である。
【図１３】従来のリセットＭＯＳトランジスタを形成したＡＰＳ方式熱型赤外線固体撮像素子の画素構成を示す図である。
【図１４】本発明の実施の形態２の熱型赤外線固体撮像素子における電圧印加タイミングを示す図である。
【図１５】本発明の実施形態の熱型赤外線固体撮像素子を搭載する赤外線カメラのブロック図である。
【符号の説明】
【００４７】
３ 電流源、  ５  水平走査回路、  ８  出力端子、  １０  列信号線、  １１  電源線、  １２  行読み出し線、１３  行リセット線、１４  増幅ＭＯＳトランジスタ、  １５  選択ＭＯＳトランジスタ、  １６  リセットＭＯＳトランジスタゲート電極、  １７  行選択線、  １８  転送ＭＯＳトランジスタゲート電極、  １９  Ｐ＋層、  ２０  Ｐ型シリコン基板、２１  Ｎ−層、  ２２  Ｎ＋層、２３断熱構造を有するダイオード、２４ 支持脚構造の第１の抵抗、  ２５  支持脚構造の第２の抵抗、  ２６  増幅ＭＯＳトランジスタ、２７  列信号線、  ２８  電源線、  ２９  単位画素、  ３０  選択ＭＯＳトランジスタ、３１  行リセット線、３２  行選択線、３４  Ｐ＋層、  ３５  Ｐ型電極コンタクト、  ３６  Ｎ型電極コンタクト、  ３７  Ｎ＋層、  ３８  完全分離酸化膜、  ３９  ＳＯＩ層、  ４０  Ｎ−層、  ４１  シリコン酸化膜層、  ４２  シリコン基板、  ４３  リセットＭＯＳトランジスタ、  ４４  Ｎ＋層、  ４５  Ｐ型シリコン基板、  ４６  金属または金属シリサイド、  ４７  金属側電極コンタクト、  ４８  Ｎ層、  ４９  サンプルホールド回路、  ５０  積分回路、  ５１  Ｎ＋層、  ５２  ソース電極コンタクト、  ５３  ゲート電極、  ５４  ドレイン電極コンタクト、  ５５  Ｎ＋層、  ５６  Ｐ−層、  ５７  Ｐ＋層、  ５８  バックゲート電極コンタクト、５９  レンズ、  ６０  シャッタ、  ６１  熱型赤外線固体撮像素子、  ６２  増幅回路、  ６３  アナログ・デジタル変換回路、  ６４  デジタルシグナルプロセッサ、メモリ、  ６５  デジタル・アナログ変換回路兼増幅回路、  ６６  赤外線カメラ、  ６７  モニタ、  ８１  第１の垂直走査回路、  ８２  第２の垂直走査回路、  １０６ｂ  単位画素、  ９０２  ダイオード（温度センサ）、  １１０１  支持脚、  １１０２  シリコン基板、  １１０３  中空部、    １１０４  配線、  １１０６  赤外線吸収構造。
【図１】
2009168613.tif 000003
【図２】
2009168613.tif 000004
【図３】
2009168613.tif 000005
【図４】
2009168613.tif 000006
【図５】
2009168613.tif 000007
【図６】
2009168613.tif 000008
【図７】
2009168613.tif 000009
【図８】
2009168613.tif 000010
【図９】
2009168613.tif 000011
【図１０】
2009168613.tif 000012
【図１１】
2009168613.tif 000013
【図１２】
2009168613.tif 000014
【図１３】
2009168613.tif 000015
【図１４】
2009168613.tif 000016
【図１５】
2009168613.tif 000017