(57)【要約】【課題】平坦化構造のアッシングに対する耐性を高めつつ、レジスト層の露光精度についても可及的に高める。【解決手段】基板１１上に形成した平坦化膜１５の表面に、バリア層１６を積層する工程と、バリア層１６の表面にレジスト層２０を形成する工程と、レジスト層２０を露光してレジスト層２０に開口部を形成することにより、マスクを形成する工程と、マスクの開口部を介して平坦化膜１５をエッチングする工程と、エッチングされた平坦化膜１５からマスクをアッシングにより除去する工程とを備え、バリア層１６は、下層反射防止膜により構成されている。【選択図】図１
2009115992.tif 000002
【特許請求の範囲】
【請求項１】
基板に形成され、該基板上の凹凸を平坦化する平坦化膜を備えた平坦化構造を製造する方法であって、
上記基板上に形成した上記平坦化膜の表面に、バリア層を積層する工程と、
上記バリア層の表面にレジスト層を形成する工程と、
上記レジスト層を露光して該レジスト層に開口部を形成することにより、マスクを形成する工程と、
上記マスクの開口部を介して上記バリア層及び上記平坦化膜をエッチングする工程と、
エッチングされた上記バリア層から上記マスクをアッシングにより除去する工程とを備え、
上記バリア層は、下層反射防止膜により構成されている
ことを特徴とする平坦化構造の製造方法。
【請求項２】
請求項１に記載された平坦化構造の製造方法において、
上記平坦化膜は、ＳＯＧにより構成されている
ことを特徴とする平坦化構造の製造方法。
【請求項３】
請求項１に記載された平坦化構造の製造方法において、
上記平坦化膜は、高分子膜により構成されている
ことを特徴とする平坦化構造の製造方法。
【請求項４】
請求項１に記載された平坦化構造の製造方法において、
上記レジスト層を形成する前に、上記平坦化膜及び上記バリア層を同時に焼成して本硬化させる
ことを特徴とする平坦化構造の製造方法。
【請求項５】
第１基板を形成する工程と、第２基板を形成する工程と、上記第１基板と上記第２基板とを表示媒体層を介して貼り合わせる工程とを含む表示装置の製造方法であって、
上記第１基板は、基板上に形成された半導体層と、該半導体層を覆うように上記基板上に形成され、該基板上の凹凸を平坦化する平坦化膜とを有し、
上記第１基板を形成する工程には、上記基板上に形成した上記平坦化膜の表面に、バリア層を積層する工程と、上記バリア層の表面にレジスト層を形成する工程と、上記レジスト層を露光して該レジスト層に開口部を形成することにより、マスクを形成する工程と、上記マスクの開口部を介して上記バリア層及び上記平坦化膜をエッチングする工程と、エッチングされた上記バリア層から上記マスクをアッシングにより除去する工程とが含まれ、
上記バリア層は、下層反射防止膜により構成されている
ことを特徴とする表示装置の製造方法。
【請求項６】
請求項５に記載された表示装置の製造方法において、
上記平坦化膜は、ＳＯＧにより構成されている
ことを特徴とする表示装置の製造方法。
【請求項７】
請求項５に記載された表示装置の製造方法において、
上記平坦化膜は、高分子膜により構成されている
ことを特徴とする表示装置の製造方法。
【請求項８】
請求項５に記載された表示装置の製造方法において、
上記レジスト層を形成する前に、上記平坦化膜及び上記バリア層を同時に焼成して本硬化させる
ことを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば半導体装置等に含まれる平坦化構造を製造する方法、及び表示装置の製造方法に関するものである。
【背景技術】
【０００２】
例えば液晶表示装置等の電子機器には、半導体装置であるＴＦＴ（薄膜トランジスタ）等の素子が多数形成されている。上記電子機器の信頼性を向上させるためには、基板上に形成する上記素子や配線等を高精度に形成する必要がある。例えば、半導体装置は、絶縁性基板上に配線や電極のパターンが凹凸状に形成され、その凹凸を覆って平坦化するために絶縁膜である平坦化膜が形成されている。そうして、基板上に平坦化構造が形成されている。平坦化膜は、一般に、ＳＯＧ（Spin on Glass）や高分子膜等により構成されている。
【０００３】
上記半導体装置の平坦化膜には、コンタクトホール等の開口パターンがフォトリソグラフィにより形成された後に、配線等の新たな薄膜パターンが積層される。このような平坦化膜上の薄膜パターンを高精度に形成するためには、平坦化膜の表面の平坦性を維持する必要がある。
【０００４】
ところが、上記コンタクトホール等を形成する工程において、上記平坦化膜上に形成したフォトレジストをアッシングにより除去すると、例えばＳＯＧのＳｉＯ２化が促進されて膜が緻密化される結果、その表面が縮んでクラックが生じる虞れがある。また、高分子膜は酸素プラズマに対する耐性が低いため、アッシングにより平坦化膜の表面が侵食されることが避けられない。
【０００５】
そこで、一般に、上記平坦化膜の表面には、さらに平坦化のための絶縁膜がＣＶＤにより成膜される。しかしながら、このような従来の製造方法では、平坦化膜を二重に形成するために、工程数の増加を招くこととなる。
【０００６】
これに対し、例えば特許文献１に開示されているように、平坦化膜の表面に無機ＳＯＧからなるバリア層を設けることが知られている。
【０００７】
図８は、従来の平坦化構造を示す断面図である。図８に示すように、絶縁性基板１１１の表面には、島状に形成された半導体層１１２と、この半導体層１１２を覆うゲート絶縁膜１１３とが形成されている。ゲート絶縁膜１１３上には、半導体層１１２に重なる領域にゲート電極１１４が形成されると共に、このゲート電極１１４を覆うように、ＳＯＧからなる平坦化膜１１５が形成されている。この平坦化膜１１５の表面には、無機ＳＯＧからなるバリア層１１６が形成されている。そうして、レジスト層１２０をバリア層１１６上に形成し、このレジスト層１２０に露光光１２１を照射して、所定形状のマスクを形成する。続いて、平坦化膜１１５及びバリア層１１６をエッチングした後に、レジスト層１２０をアッシングして除去するようにしている。
【特許文献１】特開２００５−１５０２６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、実際には、上述のように無機ＳＯＧからなるバリア層を設けた場合であっても、アッシング時の酸素プラズマに対する耐性は依然として低く、例えばＣＶＤにより形成した膜に比べると遙かに低い。したがって、上記アッシングの処理条件が制限されるという問題がある。
【０００９】
さらに、バリア層上のレジスト層を露光する際に、その露光光がレジスト層の下面側で反射して、レジスト層内で多重干渉による定在波が発生する。その結果、レジスト層の露光精度が低下するため、平坦化膜に形成される開口パターンの形状精度が低下してしまうという問題もある。
【００１０】
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、平坦化構造のアッシングに対する耐性を高めつつ、レジスト層の露光精度についても可及的に高めることにある。
【課題を解決するための手段】
【００１１】
上記の目的を達成するために、この発明では、下層反射防止膜により構成されたバリア層を、平坦化膜の表面に積層するようにした。
【００１２】
具体的に、本発明に係る平坦化構造の製造方法は、基板に形成され、該基板上の凹凸を平坦化する平坦化膜を備えた平坦化構造を製造する方法であって、上記基板上に形成した上記平坦化膜の表面に、バリア層を積層する工程と、上記バリア層の表面にレジスト層を形成する工程と、上記レジスト層を露光して該レジスト層に開口部を形成することにより、マスクを形成する工程と、上記マスクの開口部を介して上記バリア層及び上記平坦化膜をエッチングする工程と、エッチングされた上記バリア層から上記マスクをアッシングにより除去する工程とを備え、上記バリア層は、下層反射防止膜により構成されている。
【００１３】
上記平坦化膜は、ＳＯＧにより構成されていてもよい。
【００１４】
上記平坦化膜は、高分子膜により構成されていてもよい。
【００１５】
上記レジスト層を形成する前に、上記平坦化膜及び上記バリア層を同時に焼成して本硬化させることが好ましい。
【００１６】
また、本発明に係る表示装置の製造方法は、第１基板を形成する工程と、第２基板を形成する工程と、上記第１基板と上記第２基板とを表示媒体層を介して貼り合わせる工程とを含む表示装置の製造方法であって、上記第１基板は、基板上に形成された半導体層と、該半導体層を覆うように上記基板上に形成され、該基板上の凹凸を平坦化する平坦化膜とを有し、上記第１基板を形成する工程には、上記基板上に形成した上記平坦化膜の表面に、バリア層を積層する工程と、上記バリア層の表面にレジスト層を形成する工程と、上記レジスト層を露光して該レジスト層に開口部を形成することにより、マスクを形成する工程と、上記マスクの開口部を介して上記バリア層及び上記平坦化膜をエッチングする工程と、エッチングされた上記バリア層から上記マスクをアッシングにより除去する工程とが含まれ、上記バリア層は、下層反射防止膜により構成されている。
【００１７】
上記平坦化膜は、ＳＯＧにより構成されていてもよい。
【００１８】
上記平坦化膜は、高分子膜により構成されていてもよい。
【００１９】
上記レジスト層を形成する前に、上記平坦化膜及び上記バリア層を同時に焼成して本硬化させることが好ましい。
【００２０】
−作用−
次に、本発明の作用について説明する。
【００２１】
上記平坦化構造を含む表示装置を製造する場合には、予め、第１基板及び第２基板をそれぞれ形成し、その後に、第１基板と第２基板とを表示媒体層を介して貼り合わせる。
【００２２】
第１基板を形成する工程では、まず、基板上に平坦化膜を形成すると共に、その平坦化膜の表面に、バリア層を積層する。このバリア層は、下層反射防止膜（ＢＡＲＣ：Bottom AntiReflective Coating）によって構成されている。
【００２３】
次に、バリア層の表面にレジスト層を形成する。その後、レジスト層を露光し、そのレジスト層に開口部を形成することによって、マスクを形成する。次に、マスクの開口部を介してバリア層及び平坦化膜をエッチングする。そのことにより、平坦化膜がパターニングされる。その後、エッチングされたバリア層からマスクをアッシングにより除去する。
【００２４】
そのとき、平坦化膜の表面には下層反射防止膜からなるバリア層が形成されているため、当該バリア層の酸素プラズマに対する耐性が高められている。そのため、上記平坦化構造のアッシングに対する耐性は、新たな平坦化膜を別途ＣＶＤにより成膜することなく高められる。
【００２５】
そのことに加え、上記バリア層が下層反射防止膜により構成されているため、レジスト層を露光する際に、レジスト層の下面側において露光光が下層反射防止膜により吸収され、レジスト層内における露光光の多重干渉による定在波の発生が防止される。その結果、レジスト層の露光精度が高められるので、平坦化膜のエッチング精度も高められることとなる。そうして上記平坦化構造及びそれを有する表示装置は、高精度に形成され、装置全体の信頼性が向上することとなる。
【発明の効果】
【００２６】
本発明によれば、下層反射防止膜からなるバリア層を平坦化膜の表面に積層することにより、平坦化構造のアッシングに対する耐性を高めることができる。さらに、レジスト層の露光精度を高めて、平坦化膜のエッチング精度を高めることができる。加えて、新たな平坦化膜を別途ＣＶＤにより成膜することなく平坦性を維持できるため、工程数の低減を図ることができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
【００２８】
《発明の実施形態１》
図１〜図７は、本発明の実施形態１を示している。
【００２９】
図１は、露光されるレジスト層２０及びバリア層１６を示す断面図である。図２は、基板１１上に形成された半導体層１２及びゲート電極１４を示す断面図である。図３は、ゲート電極１４を覆う平坦化膜１５を示す断面図である。図４は、平坦化膜１５の表面に形成されたバリア層１６を示す断面図である。図５は、コンタクトホール２３が形成された平坦化膜１５及びマスクを示す断面図である。図６は、平坦化構造１０を有するＴＦＴ３０を示す断面図である。図７は、液晶表示装置１の概略構造を示す断面図である。
【００３０】
まず、本実施形態１の液晶表示装置１の構成について、図７を参照して説明する。
【００３１】
液晶表示装置１は、第１基板であるＴＦＴ基板５１と、ＴＦＴ基板５１に対向して配置された第２基板である対向基板５２と、上記ＴＦＴ基板５１及び対向基板５２の間に設けられた表示媒体層である液晶層５３とを備えている。本実施形態１の平坦化構造は、ＴＦＴ基板５１に形成されている。
【００３２】
対向基板５２には、図示を省略するが、カラーフィルタ、ＩＴＯ等からなる共通電極及びブラックマトリクス等が形成されている。また、対向基板５２は、液晶層５３側の表面に配向膜が設けられると共に、液晶層５３とは反対側の表面に偏光板が積層されている。また、液晶層５３は、ＴＦＴ基板５１と対向基板５２との間に介在されたシール材５４によって封止されている。
【００３３】
一方、ＴＦＴ基板５１は、いわゆるアクティブマトリクス基板に構成されている。ＴＦＴ基板５１には、図示を省略するが、表示の単位領域である画素が複数マトリクス状に配置されている。ＴＦＴ基板５１には、各画素に形成されたＴＦＴと、ドライバである駆動回路を構成するＴＦＴとが設けられている。また、ＴＦＴ基板５１は、液晶層５３側の表面に配向膜が設けられると共に、液晶層５３とは反対側の表面に偏光板が積層されている。そうして、液晶表示装置１は、各画素毎に液晶層５３が駆動されることにより、所望の表示が行われるようになっている。
【００３４】
本実施形態１における平坦化構造１０は、図６に示すように、基板１１に形成され、その基板１１上の凹凸を平坦化する平坦化膜１５を備えている。また、本実施形態１における半導体装置であるＴＦＴ３０は、上記平坦化構造１０を備えている。そして、本実施形態１のＴＦＴ３０は、上述のように、液晶表示装置１を構成するＴＦＴ基板５１に形成されている。
【００３５】
基板１１は、絶縁性基板であって例えばガラス基板１１により構成されている。ガラス基板１１の表面には、図６に示すように、半導体層１２が島状に形成されている。半導体層１２はシリコン膜により構成され、ＴＦＴ３０の活性領域を形成している。ガラス基板１１には、半導体層１２を覆うようにゲート絶縁膜１３が形成されている。
【００３６】
ゲート絶縁膜１３上には、半導体層１２の一部に重なるようにゲート電極１４が形成されている。ゲート電極１４に重なる半導体層１２の領域は、図示省略のチャネル領域となっている。半導体層１２におけるチャネル領域の左右両側の領域には、それぞれ図示を省略するが、ソース領域及びドレイン領域が形成されている。
【００３７】
さらに、ゲート絶縁膜１３上には、ゲート電極１４及び半導体層１２等を覆うように、平坦化膜１５が形成されている。平坦化膜１５は、ＳＯＧ（Spin on Glass）により構成されている。平坦化膜１５は、高分子膜により構成されていてもよい。平坦化膜１５及びゲート絶縁膜１３には、上記半導体層１２のソース領域及びドレイン領域の上方位置において、これら平坦化膜１５及びゲート絶縁膜１３を貫通するコンタクトホール２３がそれぞれ形成されている。
【００３８】
コンタクトホール２３の内部及びその開口周りの平坦化膜１５表面には、金属材料からなる電極部２４が形成されている。すなわち、上記ソース領域に導通する電極部２４がソース電極を構成する一方、上記ドレイン領域に導通する電極部２４がドレイン電極を構成している。こうして、ＴＦＴ３０は、例えばトップゲート型に構成され、平坦化膜１５の表面が平坦化された平坦化構造１０を有している。
【００３９】
−製造方法−
次に、液晶表示装置１の製造方法について、上記平坦化構造１０の製造方法と共に説明する。
【００４０】
液晶表示装置１を製造する場合には、ＴＦＴ基板５１を形成する工程と、対向基板５２を形成する工程と、上記ＴＦＴ基板５１と対向基板５２とを液晶層５３を介して貼り合わせる工程とを行う。
【００４１】
対向基板５２を形成する工程では、図示を省略するが、ガラス基板上に上記カラーフィルタ、共通電極及びブラックマトリクス等をそれぞれ形成する。一方、ＴＦＴ基板５１を形成する工程では、以下に説明する各工程を行う。
【００４２】
まず、図２に示すように、ガラス基板１１上に５０ｎｍ程度の厚みで形成したシリコン膜をフォトリソグラフィにより島状にパターニングすることによって、半導体層１２を形成する。次に、ガラス基板１１及び半導体層１２上に、ゲート絶縁膜１３をＣＶＤ等によって６０ｎｍ程度の厚みに形成する。その後、一部が半導体層１２に重なるようにゲート電極１４をフォトリソグラフィにより形成する。
【００４３】
次に、図３に示すように、上記ゲート電極１４及びゲート絶縁膜１３を覆うように、層間絶縁膜としての平坦化膜１５を形成する。平坦化膜１５は、下層の段差を平坦化できるように８００〜１０００ｎｍ程度の厚みに形成する。すなわち、平坦化膜１５として、シリカ（ＳｉＯ２）を溶剤に溶かした液体材料を上記ゲート絶縁膜１３上にスピンコートした後に、溶剤を揮発させるために１５０℃程度の温度でプリベークする。
【００４４】
続いて、図４に示すように、平坦化膜１５の表面にバリア層１６を積層する。バリア層１６は、下層反射防止膜（ＢＡＲＣ：Bottom AntiReflective Coating）により構成されているすなわち、プリベークした上記平坦化膜１５の表面に、有機膜等からなるＢＡＲＣ１６を１００ｎｍの厚みで塗布する。その後、ＢＡＲＣ１６に含まれる溶剤を揮発させるために、１００℃程度の温度でプリベークする。その後、平坦化膜１５であるＳＯＧ１５と、バリア層１６であるＢＡＲＣ１６とを３５０℃程度で１時間加熱することによって、これらを同時に焼成して本硬化させる。
【００４５】
次に、図１に示すように、バリア層１６の表面にレジスト層２０を形成する。次に、レジスト層２０に露光光２１を照射してレジスト層２０を露光することにより、図５に示すように、開口部２２を形成してマスクを形成する。このとき、レジスト層２０の下面側に到達した露光光２１は、ＢＡＲＣからなるバリア層１６によって吸収され、その反射が防止される。
【００４６】
その後、図５に示すように、マスクの開口部２２を介してバリア層１６、平坦化膜１５及びゲート絶縁膜１３をエッチングする。エッチングとしては、ＣＦ４ガスを用いたドライエッチングを行う。そうして、半導体層１２におけるソース領域及びドレイン領域の各上方位置に、コンタクトホール２３をそれぞれ形成する。
【００４７】
次に、エッチングされたバリア層１６から、マスクであるレジスト層２０をアッシング処理及び有機薬液により除去する。アッシングは酸素プラズマを照射することにより行う。続いて、レジスト層２０が除去されたバリア層１６を、平坦化膜１５の表面からドライエッチングにより除去する。
【００４８】
その後、図６に示すように、レジスト層２０及びバリア層１６が除去された平坦化膜１５の表面、及びコンタクトホール２３の内部に金属膜を形成し、その金属膜をフォトリソグラフィによりパターニングすることによって、半導体層１２のソース領域又はドレイン領域に導通した電極部２４を形成する。
【００４９】
以上により、平坦化構造１０を有するＴＦＴ３０、及びそのＴＦＴ３０を備えた液晶表示装置１を製造する。
【００５０】
−実施形態１の効果−
したがって、この実施形態１によると、下層反射防止膜（ＢＡＲＣ）により構成されたバリア層１６を、平坦化膜１５の表面に積層するようにしたので、バリア層１６の酸素プラズマに対する耐性を高めることができる。つまり、平坦化構造１０のアッシングに対する耐性を高めることができる。その結果、平坦化膜１５の平坦性を良好に維持できるため、その表面に形成する電極部２４等の薄膜パターンを高精度に形成することができる。加えて、平坦性を維持する目的で新たな平坦化膜を別途ＣＶＤ等により成膜する必要がないので、平坦性を維持しながらも工程数を低減することができる。
【００５１】
さらに、バリア層１６を上記ＢＡＲＣにより構成したので、レジスト層２０を露光する際に、レジスト層２０の下面側において露光光２１をバリア層１６によって吸収し、レジスト層２０内における露光光２１の多重干渉による定在波の発生を防止することができる。そのため、レジスト層２０の露光精度を高めることができる結果、平坦化膜１５のエッチング精度も高められることができる。そうして、上記平坦化構造１０及びそれを有する液晶表示装置１を、コストを低減しながらも高精度に形成して、その装置全体の信頼性を向上させることができる。
【００５２】
《その他の実施形態》
上記実施形態１では、平坦化膜１５の表面からバリア層１６を除去した平坦化構造及び表示装置の例について説明したが、本発明はこれに限定されず、平坦化膜１５の表面にバリア層１６が除去されずに残されていてもよい。すなわち、この場合には、バリア層１６の表面に電極部２４が形成されることとなる。工程数を低減する観点では、平坦化膜１５を残しておくことが好ましい。
【００５３】
また、上記実施形態１では、ＴＦＴ３０に含まれる平坦化構造１０について説明したが、本発明はこれに限定されず、凹凸形状を覆って平坦化する平坦化膜を備えた他の素子における平坦化構造についても、同様に適用することができる。
【００５４】
また、上記実施形態１では、液晶表示装置１を例に挙げて説明したが、本発明はこれに限らず、例えば有機ＥＬ表示装置等の他の上記平坦化構造を有する表示装置についても、同様に適用できる。
【産業上の利用可能性】
【００５５】
以上説明したように、本発明は、平坦化構造を製造する方法及び表示装置の製造方法について有用であり、特に、平坦化構造のアッシングに対する耐性を高めつつ、レジスト層の露光精度についても可及的に高める場合に適している。
【図面の簡単な説明】
【００５６】
【図１】図１は、露光されるレジスト層及びバリア層を示す断面図である。
【図２】図２は、基板上に形成された半導体層及びゲート電極を示す断面図である。
【図３】図３は、ゲート電極を覆う平坦化膜を示す断面図である。
【図４】図４は、平坦化膜の表面に形成されたバリア層を示す断面図である。
【図５】図５は、コンタクトホールが形成された平坦化膜及びマスクを示す断面図である。
【図６】図６は、本実施形態１の平坦化構造を有するＴＦＴを示す断面図である。
【図７】図７は、液晶表示装置の概略構造を示す断面図である。
【図８】図８は、従来の平坦化構造を示す断面図である。
【符号の説明】
【００５７】
１      液晶表示装置
１０      平坦化構造
１１      ガラス基板（基板）
１２      半導体層
１３      ゲート絶縁膜
１４      ゲート電極
１５      平坦化膜、ＳＯＧ
１６      バリア層、ＢＡＲＣ
２０      レジスト層
２１      露光光
２２      開口部
２３      コンタクトホール
２４      電極部
３０      ＴＦＴ
５１      ＴＦＴ基板（第１基板）
５２      対向基板（第２基板）
５３      液晶層（表示媒体層）
５４      シール材
【図１】
2009115992.tif 000003
【図２】
2009115992.tif 000004
【図３】
2009115992.tif 000005
【図４】
2009115992.tif 000006
【図５】
2009115992.tif 000007
【図６】
2009115992.tif 000008
【図７】
2009115992.tif 000009
【図８】
2009115992.tif 000010