(57)【要約】【課題】低コスト化と画質品質とが両立するＥＬ表示デバイスを実現する。【解決手段】電流駆動型のＥＬ表示デバイスを、画素回路と発光領域とで構成される画素をマトリクス状に配置した画素アレイ部であって、垂直方向に延びる信号線のそれぞれが、同じ水平ライン上のＮ個の画素回路と接続される画素アレイ部と、水平ライン単位で各水平ラインの全ての画素回路に接続される第１のサンプリング制御線と、各信号線に接続されるＮ個の画素回路にグループ単位で接続される１水平ラインにつきＮ本の第２のサンプリング制御線と、第１のサンプリング制御線を水平ライン単位で線順次に駆動するサンプリングスキャンドライバと、画素アレイ部を構成する全ての画素回路にグループ単位で共通の駆動パルスを供給するＮ個のパルス電源と、信号電位の書き込み時、信号線毎にＮ個の信号電位を同じ期間内に時間順次に印加する水平セレクタとで構成する。【選択図】図１９
2009204978.tif 000002
【特許請求の範囲】
【請求項１】
画素回路と発光領域とで構成される画素をマトリクス状に配置した画素アレイ部であって、垂直方向に延びる信号線のそれぞれが、同じ水平ライン上のＮ個（Ｎは２以上の自然数）の画素回路と接続される画素アレイ部と、
水平ライン単位で各水平ラインの全ての画素回路に接続される第１のサンプリング制御線と、
各信号線に接続されるＮ個の画素回路にグループ単位で接続される１水平ラインにつきＮ本の第２のサンプリング制御線と、
前記第１のサンプリング制御線を水平ライン単位で線順次に駆動するサンプリングスキャンドライバと、
前記Ｎ本の第２のサンプリング制御線を通じ、前記画素アレイ部を構成する全ての画素回路をグループ単位で駆動するＮ個のパルス電源と、
信号電位の書き込み時、信号線毎にＮ個の信号電位を同じ期間内に時間順次に印加する水平セレクタと
を同一基体上に実装したことを特徴とするＥＬ表示パネルモジュール。
【請求項２】
請求項１に記載のＥＬ表示パネルモジュールにおいて、
前記画素回路は、
前記第１のサンプリング制御線によって制御される第１のサンプリングトランジスタと、
前記第２のサンプリング制御線によって制御される、前記第１のサンプリングトランジスタと直列接続された第２のサンプリングトランジスタと、
前記第１及び第２のサンプリングトランジスタの両方がオン状態の場合に限り、ゲート電極が信号線と電気的に接続される駆動トランジスタであって、保持容量に保持されたゲート・ソース間電圧に応じた電流を流す駆動トランジスタと
を有することを特徴とするＥＬ表示パネルモジュール。
【請求項３】
請求項１に記載のＥＬ表示パネルモジュールにおいて、
前記グループ単位は、水平ライン上の奇数番目に位置する画素のグループと、水平ライン上の偶数番目に位置する画素のグループとで構成される
ことを特徴とするＥＬ表示パネルモジュール。
【請求項４】
請求項１に記載のＥＬ表示パネルモジュールにおいて、
前記グループ単位は、ホワイトユニットを構成するＲ画素のグループと、Ｇ画素のグループ、Ｂ画素のグループとで構成される
ことを特徴とするＥＬ表示パネルモジュール。
【請求項５】
画素回路と発光領域とで構成される画素をマトリクス状に配置した画素アレイ部であって、垂直方向に延びる信号線のそれぞれが、水平ラインを異にする画素回路と接続される画素アレイ部と、
水平ライン単位で各水平ラインの全ての画素回路に接続される第１のサンプリング制御線と、
グループ毎に対応する水平ライン上の全ての画素回路に接続されるＮ本（Ｎは２以上の自然数）の第２のサンプリング制御線と、
前記第１のサンプリング制御線を水平ライン単位で線順次に駆動するサンプリングスキャンドライバと、
前記Ｎ本の第２のサンプリング制御線を通じ、前記画素アレイ部を構成する全ての画素回路をグループ単位で駆動するＮ個のパルス電源と、
信号電位の書き込み時、信号線毎にＮ個の信号電位を同じ期間内に時間順次に印加する水平セレクタと
を同一基体上に実装したことを特徴とするＥＬ表示パネルモジュール。
【請求項６】
画素回路と発光領域とで構成される画素をマトリクス状に配置した画素アレイ部であって、垂直方向に延びる信号線のそれぞれが、同じ水平ライン上のＮ個（Ｎは２以上の自然数）の画素回路と接続される画素アレイ部と、
水平ライン単位で各水平ラインの全ての画素回路に接続される第１のサンプリング制御線と、
各信号線に接続されるＮ個の画素回路にグループ単位で接続される１水平ラインにつきＮ本の第２のサンプリング制御線と、
前記第１のサンプリング制御線を水平ライン単位で線順次に駆動するサンプリングスキャンドライバと、
信号電位の書き込み時、信号線毎にＮ個の信号電位を同じ期間内に時間順次に印加する水平セレクタと
を同一基体上に形成したことを特徴とするＥＬ表示パネル。
【請求項７】
画素回路と発光領域とで構成される画素をマトリクス状に配置した画素アレイ部であって、垂直方向に延びる信号線のそれぞれが、水平ラインを異にする画素回路と接続される画素アレイ部と、
水平ライン単位で各水平ラインの全ての画素回路に接続される第１のサンプリング制御線と、
グループ毎に対応する水平ライン上の全ての画素回路に接続されるＮ本の第２のサンプリング制御線と、
前記第１のサンプリング制御線を水平ライン単位で線順次に駆動するサンプリングスキャンドライバと、
信号電位の書き込み時、信号線毎にＮ個の信号電位を同じ期間内に時間順次に印加する水平セレクタと
を同一基体上に形成したことを特徴とするＥＬ表示パネル。
【請求項８】
画素回路と発光領域とで構成される画素をマトリクス状に配置した画素アレイ部であって、垂直方向に延びる信号線のそれぞれが、同じ水平ライン上のＮ個（Ｎは２以上の自然数）の画素回路と接続される画素アレイ部と、
水平ライン単位で各水平ラインの全ての画素回路に接続される第１のサンプリング制御線と、
各信号線に接続されるＮ個の画素回路にグループ単位で接続される１水平ラインにつきＮ本の第２のサンプリング制御線と、
前記第１のサンプリング制御線を水平ライン単位で線順次に駆動するサンプリングスキャンドライバと、
前記Ｎ本の第２のサンプリング制御線を通じ、前記画素アレイ部を構成する全ての画素回路をグループ単位で駆動するＮ個のパルス電源と、
信号電位の書き込み時、信号線毎にＮ個の信号電位を同じ期間内に時間順次に印加する水平セレクタと、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力を受け付ける操作入力部と
を有することを特徴とする電子機器。
【請求項９】
画素回路と発光領域とで構成される画素をマトリクス状に配置した画素アレイ部であって、垂直方向に延びる信号線のそれぞれが、水平ラインを異にする画素回路と接続される画素アレイ部と、
水平ライン単位で各水平ラインの全ての画素回路に接続される第１のサンプリング制御線と、
グループ毎に対応する水平ライン上の全ての画素回路に接続されるＮ本の第２のサンプリング制御線と、
前記第１のサンプリング制御線を水平ライン単位で線順次に駆動するサンプリングスキャンドライバと、
前記Ｎ本の第２のサンプリング制御線を通じ、前記画素アレイ部を構成する全ての画素回路をグループ単位で駆動するＮ個のパルス電源と、
信号電位の書き込み時、信号線毎にＮ個の信号電位を同じ期間内に時間順次に印加する水平セレクタと、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力を受け付ける操作入力部と
を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この明細書で説明する発明は、アクティブマトリクス駆動方式で駆動制御されるＥＬ表示パネルの製造コストと画像品質とを最適化する技術に関する。なお、この明細書で提案する発明は、ＥＬ表示パネルモジュール、ＥＬ表示パネル及び電子機器としての側面を有する。
【背景技術】
【０００２】
図１に、アクティブマトリクス駆動型の有機ＥＬパネルモジュールに一般的な回路ブロック構成を示す。図１に示すように、有機ＥＬパネルモジュール１は、画素アレイ部３と、その駆動回路であるサンプリングスキャンドライバ５、給電スキャンドライバ７、水平セレクタ９で構成する。
【０００３】
ところで、有機ＥＬ素子は電流発光素子である。このため、有機ＥＬパネルモジュールでは、各画素の発色階調の制御に、有機ＥＬ素子に流れる電流量を制御する駆動方式を採用する。図２に、この種の画素回路のうち最も単純な回路構成の一つを示す。この画素回路は、サンプリングトランジスタＴ１、駆動トランジスタＴ２及び保持容量Ｃｓで構成される。
【０００４】
なお、サンプリングトランジスタＴ１は、対応画素の階調に対応する信号電圧を保持容量Ｃｓに書き込むのに使用される。また、駆動トランジスタＴ２は、保持容量Ｃｓの保持電圧により定まるゲート・ソース間電圧Ｖｇｓに基づいた電流Ｉｄｓを有機ＥＬ素子ＯＬＥＤに供給するのに使用される。
【０００５】
ところで、駆動トランジスタＴ２がｐチャネル型薄膜トランジスタで構成される場合、そのソース電極は電源線に接続されている。すなわち、駆動トランジスタＴ２は、常に飽和領域で動作するように設計される。従って、駆動トランジスタＴ２は、定電流源として動作する。この際、電流Ｉｄｓは次式で与えられる。
Ｉｄｓ＝ｋ・μ・（Ｖｇｓ−Ｖｔｈ）2
【０００６】
因みに、μは、駆動トランジスタＴ２の多数キャリアの移動度である。また、Ｖｔｈは、駆動トランジスタＴ２の閾値電圧である。また、ｋは、（Ｗ／Ｌ）・Ｃox／２で与えられる係数である。ここで、Ｗはチャネル幅、Ｌはチャネル長、Ｃoxは単位面積当たりのゲート容量である。
【０００７】
なお、この画素回路の構成の場合、図３に示す有機ＥＬ素子のＩ−Ｖ特性の経時変化に伴って、駆動トランジスタＴ２のドレイン電圧が変化する。しかし、ゲート・ソース間電圧Ｖｇｓは一定に保たれるので、有機ＥＬ素子に供給される電流量には変化が無く、発光輝度が一定に保たれる。
【０００８】
以下に、アクティブマトリクス駆動方式を採用する有機ＥＬパネルディスプレイに関する文献を例示する。
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【特許文献３】特開２００４−１３３２４０号公報
【特許文献４】特開２００４−０２９７９１号公報
【特許文献５】特開２００４−０９３６８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、駆動トランジスタＴ２をｎチャネル型薄膜トランジスタに置き換えると、図４に示すように、今度はソース電位が有機ＥＬ素子に接続される。この画素回路の場合、有機ＥＬ素子のＩ−Ｖ特性の経時変化に伴って電流量が変化し、発光輝度が変化してしまう。
【００１０】
また、画素毎に駆動トランジスタＴ２の閾値及び移動度が異なるため、前式に応じて電流値にバラツキが生じ、発光輝度も画素毎に変化してしまう。
このため、駆動トランジスタＴ２をｎチャネル型薄膜トランジスタで構成する場合にも、経時変化によらず安定した発光特性を得られる画素回路と駆動方法の確立が求められている。また同時に、有機ＥＬパネルモジュールの普及には、製造コストの更なる低減が要求される。
【課題を解決するための手段】
【００１１】
そこで、発明者らは、（ａ）画素回路と発光領域とで構成される画素をマトリクス状に配置した画素アレイ部であって、垂直方向に延びる信号線のそれぞれが、同じ水平ライン上のＮ個（Ｎは２以上の自然数）の画素回路と接続される画素アレイ部と、（ｂ）水平ライン単位で各水平ラインの全ての画素回路に接続される第１のサンプリング制御線と、（ｃ）各信号線に接続されるＮ個の画素回路にグループ単位で接続される１水平ラインにつきＮ本の第２のサンプリング制御線と、（ｄ）第１のサンプリング制御線を水平ライン単位で線順次に駆動するサンプリングスキャンドライバと、（ｅ）Ｎ本の第２のサンプリング制御線を通じ、前記画素アレイ部を構成する全ての画素回路をグループ単位で駆動するＮ個のパルス電源と、（ｆ）信号電位の書き込み時、信号線毎にＮ個の信号電位を同じ期間内に時間順次に印加する水平セレクタとを有するＥＬ表示デバイスを提案する。
【００１２】
また、発明者らは、（ａ）画素回路と発光領域とで構成される画素をマトリクス状に配置した画素アレイ部であって、垂直方向に延びる信号線のそれぞれが、水平ラインを異にする画素回路と接続される画素アレイ部と、（ｂ）水平ライン単位で各水平ラインの全ての画素回路に接続される第１のサンプリング制御線と、（ｃ）グループ毎に対応する水平ライン上の全ての画素回路に接続されるＮ本（Ｎは２以上の自然数）の第２のサンプリング制御線と、（ｄ）第１のサンプリング制御線を水平ライン単位で線順次に駆動するサンプリングスキャンドライバと、（ｅ）Ｎ本の第２のサンプリング制御線を通じ、前記画素アレイ部を構成する全ての画素回路をグループ単位で駆動するＮ個のパルス電源と、（ｆ）信号電位の書き込み時、信号線毎にＮ個の信号電位を同じ期間内に時間順次に印加する水平セレクタとを有するＥＬ表示デバイスを提案する。
【発明の効果】
【００１３】
発明者らの提案する発明の場合、信号線数や駆動回路の小型に伴う低コスト化と、画質品質とが両立する電流駆動型の表示デバイス（ＥＬ表示パネルモジュール及びＥＬ表示パネル）を実現できる。
【発明を実施するための最良の形態】
【００１４】
以下、発明を、アクティブマトリクス駆動型の有機ＥＬパネルモジュール又は有機ＥＬパネルに適用する場合について説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
【００１５】
（Ａ）外観構成
この明細書では、例えば特定用途向けＩＣとして製造された駆動回路を画素アレイ部の形成された基板上に実装したものを有機ＥＬパネルモジュールと呼び、画素アレイ部と駆動回路とを同じプロセスを用いて同じ基板上に形成したものを有機ＥＬパネルと呼ぶ。
【００１６】
以下では、有機ＥＬパネルモジュールについて説明する。図５に、有機ＥＬパネルモジュールの外観構成例を示す。有機ＥＬパネルモジュール１１は、支持基板１３のうち画素アレイ部の形成領域に対向部１５を貼り合わせた構造を有している。
【００１７】
対向部１５は、ガラスその他の透明部材を基材とし、その表面にはカラーフィルタ、保護膜等が配置される。なお、有機ＥＬパネルモジュール１１には、外部から支持基板１３に信号等を入出力するためのＦＰＣ（フレキシブルプリントサーキット）１７が配置される。
【００１８】
（Ｂ）形態例１
（Ｂ−１）システム構成
図６に、形態例１に係る有機ＥＬパネルモジュール１１のシステム構成の概略を示す。図６に示すように、有機ＥＬパネルモジュール１１は、画素アレイ部２１と、その駆動回路であるサンプリングスキャンドライバ２３、電源スキャンドライバ２５、水平セレクタ２７、タイミングジェネレータ２９で構成される。
【００１９】
画素アレイ部２１は、有機ＥＬ素子と画素回路とで構成されるサブ画素がマトリクス状に配置される。因みに、サブ画素は１画素を構成する画素構造の最小単位である。ホワイトユニットとしての１画素は有機ＥＬ材料の異なる３つのサブ画素（Ｒ、Ｇ、Ｂ）で構成される。
【００２０】
図７に、サブ画素に対応する画素回路と各駆動回路との接続関係を示す。図８に、形態例で提案する画素回路の内部構成を示す。図８に示す画素回路も、２つの薄膜トランジスタと１つの保持容量Ｃｓとで構成される。
【００２１】
ただし、駆動トランジスタＴ２がｎチャネル型の薄膜トランジスタである。また、保持容量Ｃｓは、駆動トランジスタＴ２のゲート電極と有機ＥＬ素子ＯＬＥＤのアノード電極との間にそれぞれ接続される。
【００２２】
この回路構成の場合も、サンプリングスキャンドライバ２３は、サンプリングスキャン線ＷＳＬを通じてサンプリングトランジスタＴ１をオン・オフ制御し、保持容量Ｃｓへの電位の書き込みを制御する。因みに、サンプリングスキャンドライバ２３は、シフトレジスタで構成される。
【００２３】
また、電源スキャンドライバ２５は、給電線ＤＳＬを通じて駆動トランジスタＴ２の一方の主電極に印加される電源電位を２値的に制御し、他の駆動回路と共に画素回路内の特性バラツキの補正動作を制御する。具体的には、駆動トランジスタＴ２の閾値バラツキや移動度バラツキに基づくユニフォーマティの劣化を補正する。
【００２４】
また、水平セレクタ２７は、信号線ＤＴＬに各画素データの階調値に対応する信号電位Ｖsig 又は閾値補正用のオフセット電圧Ｖofs を印加する回路デバイスである。
タイミングジェネレータ２９は、サンプリングスキャン線ＷＳＬ、給電線ＤＳＬ、信号線ＤＴＬの駆動パルスを生成する回路デバイスである。
【００２５】
（Ｂ−２）駆動動作例
図９に、図８に示す画素回路の駆動動作例を示す。なお、図９は、２水平走査期間を利用して閾値補正を実行する場合の駆動動作例であるが、閾値補正動作から信号電位Ｖsig の書き込みまでの動作を１水平走査期間内に実行しても良い。
【００２６】
因みに図９では、給電線ＤＳＬに印加する２種類の電位のうち高電位の方をＶccで表し、低電位の方をＶssで表す。
まず、発光状態における画素回路内の動作状態を図１０に示す。このとき、サンプリングトランジスタＴ１はオフ状態である。一方、駆動トランジスタＴ２は飽和領域で動作し、ゲート・ソース間電圧Ｖｇｓに応じて定まる電流Ｉｄｓが流れる。
【００２７】
次に、非発光状態の動作状態を説明する。まず、給電線ＤＳＬの電位が高電位Ｖccから低電位Ｖssに切り換わる（図９（Ｔ１））。この際、低電位Ｖssが有機ＥＬ素子の閾値Ｖthelとカソード電位Ｖcathとの和より小さいとき、つまりＶss＜Ｖthel＋Ｖcathであれば有機ＥＬ素子は消灯する。
【００２８】
なお、駆動トランジスタＴ２のソース電位Ｖｓは給電線ＤＳＬの電位と同じになる。すなわち、有機ＥＬ素子のアノード電極は低電位Ｖssに充電される。図１１に、この場合の画素回路内の動作状態を示す。
【００２９】
この後、信号線ＤＴＬの電位が閾値補正用のオフセット電位Ｖofs に遷移した状態で、ライトスキャン線ＷＳＬが高電位に変化すると、オン動作したサンプリングトランジスタＴ１を通じて駆動トランジスタＴ２のゲート電位がオフセット電位Ｖofs に変化する（図９（Ｔ２））。
【００３０】
図１２に、この場合における画素回路内の動作状態を示す。この際、駆動トランジスタＴ２のゲート・ソース間電圧ＶｇｓはＶofs-Ｖssで与えられる。この電圧は、駆動トランジスタＴ２の閾値電圧Ｖthよりも大きくなるように設定される。Ｖofs-Ｖss＞Ｖthを満たさなければ閾値補正動作を実行できないためである。
【００３１】
次に、給電線ＤＳＬの電位が再び高電位Ｖccに切り換えられる（図９（Ｔ３））。給電線ＤＳＬの電圧が高電位Ｖccに変化することで、有機ＥＬ素子ＯＬＥＤのアノード電位が駆動トランジスタＴ２のソース電位Ｖｓとなる。
【００３２】
図１３では、有機ＥＬ素子ＯＬＥＤを等価回路で示す。すなわち、ダイオードと寄生容量Ｃelで示す。このとき、Ｖel≦Ｖcat+Ｖthelの関係を満たす限り（ただし、有機ＥＬ素子のリーク電流は駆動トランジスタＴ２に流れる電流Ｉｄｓよりかなり小さいと考える。）、駆動トランジスタＴ２に流れる電流Ｉｄｓは、保持容量Ｃｓと寄生容量Ｃelを充電するのに使用される。
【００３３】
結果的に、有機ＥＬ素子の両極間電圧Ｖelは、図１４に示すように、時間の経過と共に上昇する。この期間が閾値補正期間である。
閾値補正期間の開始から一定時間が経過すると、サンプリングトランジスタＴ１はオフ制御される。すなわち、閾値補正動作は一時的に休止状態になる。このとき、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは閾値電圧Ｖthより大きい。
【００３４】
従って、図１５に示すように電流Ｉｄｓが流れ、駆動トランジスタＴ２のゲート電位Ｖｇとソース電位Ｖｓは共に上昇する。なお、この期間の場合も、有機ＥＬ素子ＯＬＥＤには逆バイアスがかかっているので有機ＥＬ素子が発光することはない。
やがて、閾値補正期間が再開される。すなわち、信号線ＤＴＬの電位がＶofs となり、同時にサンプリングトランジスタＴ１がオン状態に制御される（図９（Ｔ５））。
【００３５】
最終的に、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは閾値電圧Ｖthに収束する。このとき、Ｖel＝Ｖofs −Ｖth≦Ｖcat ＋Ｖthelを満たしている。
閾値補正期間が終了すると、サンプリングトランジスタＴ１がオフ制御される（図９（Ｔ６））。
【００３６】
この後、信号線ＤＴＬの電位がＶsig となった時点で、サンプリングトランジスタＴ１は再びオン状態に制御される（図９（Ｔ７））。図１６に、この場合における画素回路内の動作状態を示す。なお、Ｖsig は階調に応じて定まる。この際、駆動トランジスタＴ２のゲート電位ＶｇはＶsig となるが、給電線ＤＳＬからの電流が保持容量Ｃｓと有機ＥＬ素子の寄生容量Ｃelに流れ込むため、ソース電位Ｖｓは時間と共に上昇する。
【００３７】
この時、駆動トランジスタＴ２のソース電位Ｖｓが有機ＥＬ素子の閾値電圧Ｖthel とカソード電圧Ｖcat の和を越えなければ（有機ＥＬ素子のリーク電流が駆動トランジスタＴ２に流れる電流よりもかなり小さければ）、駆動トランジスタＴ２の電流Ｉｄｓは保持容量Ｃｓと寄生容量Ｃelを充電するのに使用される。
【００３８】
なお、駆動トランジスタＴ２の閾値補正動作は既に完了しているので、駆動トランジスタＴ２が流す電流Ｉｄｓは移動度μを反映した値になる。具体的には、移動度μが大きい駆動トランジスタほど電流量は大きくなり、ソース電位Ｖｓの上昇も早くなる。逆に移動度μが小さい駆動トランジスタは電流量も小さいので、ソース電位Ｖｓの上昇は遅くなる（図１７）。
【００３９】
これにより、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは移動度μを反映して小さくなる。結果的に、一定時間が経過した時点で、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは、移動度μを補正した電圧に収束する。
【００４０】
最後に、サンプリングトランジスタＴ1がオフ制御されて信号電位の書き込みが終了すると、有機ＥＬ素子の発光期間が開始させる（図９（Ｔ８））。図１８に、この場合における画素回路内の動作状態を示す。なお、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは一定である。従って、駆動トランジスタＴ２は一定の電流Ｉｄｓ’を有機ＥＬ素子に供給する。
【００４１】
これに伴い、有機ＥＬ素子のアノード電圧Ｖelは、有機ＥＬ素子に電流Ｉｄｓ’を流す電位Ｖx まで上昇する。これにより、有機ＥＬ素子による発光が開始される。
なお、この形態例で提案する駆動回路の場合も、発光時間が長くなると、Ｉ−Ｖ特性が変化する。
【００４２】
このため、駆動トランジスタＴ２のソース電位Ｖｓも変化する。しかし、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは、保持容量Ｃｓにより一定に保たれるので有機ＥＬ素子に流れる電流量は変化しない。このように、有機ＥＬ素子のＩ−Ｖ特性が劣化したとしても、一定の電流Ｉｄｓが常に流れ続け、有機ＥＬ素子の輝度が変化することはない。
【００４３】
（Ｂ−３）まとめ
この形態例で説明した構成の画素回路の採用により、駆動トランジスタＴ２をｎチャネル型の薄膜トランジスタで構成する場合にも、画素毎に輝度バラツキのない有機ＥＬパネルモジュールを実現することができる。
【００４４】
（Ｃ）形態例２
ここでは、信号線数の削減とこれに伴う水平セレクタの駆動段数の削減による低コスト化技術について説明する。具体的には、同じ水平ライン上で隣り合う２つの画素間で１本の信号線を共用する技術について説明する。ただし、各画素に対応する信号電位Ｖsig は異なるのが前提である。従って、各画素に対する信号電位Ｖsig の書き込みは、閾値補正期間の終了後に同じ期間内に時間順次に実行する。
【００４５】
（Ｃ−１）システム構成
図１９に、形態例２に係る有機ＥＬパネルモジュール３１のシステム構成の概略を示す。
図１９に示す有機ＥＬパネルモジュール３１は、画素アレイ部２１と、その駆動回路であるサンプリングスキャンドライバ３３、電源スキャンドライバ３５、水平セレクタ３７と、パルス電源３９Ｏ、３９Ｅとで構成される。
【００４６】
図２０に、画素アレイ部２１を構成する画素回路と各配線との接続関係を示す。図２０は、同じ水平ライン上で隣り合う２つの画素が１本の信号線ＤＴＬに共通に接続する場合を表している。なお図２０においては、画素アレイ部２１を構成する全画素のうち水平ライン上の奇数番目に位置する画素を「画素Ｏ」で示し、偶数番目に位置する画素を「画素Ｅ」で示す。
【００４７】
この形態例の場合、各画素回路は、第１のサンプリングトランジスタＴ１、第２のサンプリングトランジスタＴ３、駆動トランジスタＴ２及び保持容量Ｃｓで構成される。すなわち、第１のサンプリングトランジスタＴ１との駆動トランジスタＴ２の中間に、新たに第２のサンプリングトランジスタＴ３が直列に接続される。なお、トランジスタは、いずれもｎチャネル型の薄膜トランジスタとする。
【００４８】
ここで、第１のサンプリングトランジスタＴ１は、形態例１と同様、１水平ラインを構成する全ての画素に共通するサンプリングタイミングで動作するトランジスタである。
また、駆動トランジスタＴ２は、保持容量Ｃｓの保持電圧により定まるゲート・ソース間電圧Ｖｇｓに基づいた電流Ｉｄｓを有機ＥＬ素子ＯＬＥＤに供給するトランジスタである。
【００４９】
一方、第２のサンプリングトランジスタＴ３は、水平ライン内の画素位置に応じて定まるサンプリングタイミングで動作するトランジスタである。例えば水平ライン上の奇数番目に位置する画素Ｏ内のサンプリングトランジスタＴ３は、奇数画素グループ用のサンプリングスキャン信号で動作する。
【００５０】
一方、水平ライン上の偶数番目に位置する画素Ｅ内のサンプリングトランジスタＴ３は、偶数画素グループ用のサンプリングスキャン信号で動作する。これら２つのサンプリングトランジスタが直列に配置され、それぞれ独立に駆動制御されることにより、１つの信号線ＤＴＬに時間順次に２種類の信号電位Ｖsigが印加される場合でも、各画素に対する信号電位Ｖsig だけを画素回路内に取り込むことが可能になる。
【００５１】
サンプリングスキャンドライバ３３は、サンプリングスキャン線ＷＳＬを通じてサンプリングトランジスタＴ１をオン・オフ制御し、保持容量Ｃｓへの電位の書き込みを制御する。因みに、サンプリングスキャンドライバ２３は、垂直解像度分の段数を有するシフトレジスタで構成される。
【００５２】
また、電源スキャンドライバ３５は、給電線ＤＳＬを通じて駆動トランジスタＴ２の一方の主電極に印加される電源線ＤＳＬの電位を２値的に制御し、他の駆動回路と共に画素回路内の特性バラツキの補正動作を制御する。具体的には、駆動トランジスタＴ２の閾値バラツキや移動度バラツキに基づくユニフォーマティの劣化を補正する。
【００５３】
また、水平セレクタ３７は、信号線ＤＴＬに各画素データの階調値に対応する信号電位Ｖsig 又は閾値補正用のオフセット電圧Ｖofs を印加する回路デバイスである。この形態例の場合、信号線数は水平解像度の２分の１で良い。結果として、水平セレクタ３７の回路規模と駆動クロックのダウンサイジングが実現できる。このため、製造コストを低下させることができる。
【００５４】
パルス電源３９Ｏ及び３９Ｅは、第１のサンプリングスキャン信号のマスク信号としてのパルス信号を発生する信号源である。すなわち、パルス電源３９Ｏは、サンプリングスキャンドライバ３３が供給するサンプリングスキャン信号のうち奇数画素グループ用のパルスだけを抜き出すマスク信号を発生する。
【００５５】
また、パルス電源３９Ｅは、サンプリングスキャンドライバ３３が供給するサンプリングスキャン信号のうち偶数画素グループ用のパルスだけを抜き出すマスク信号を発生する。
なお、これらのパルス電源３９Ｏ及び３９Ｅは、画素アレイ部２１を構成する全画素に対して１つずつ配置される。しかし、これに限らず、１水平ラインに１つであっても良いし、複数の水平ラインに対して１つ配置される形態でも良い。
【００５６】
しかも、スキャナやドライバとは異なり、単純にタイミングパルスを発生するだけであるのでその回路規模も小さく済む
この他、有機ＥＬパネルモジュール３１は、不図示のタイミングジェネレータを搭載する。タイミングジェネレータは、形態例１と同様、サンプリングスキャン線ＷＳＬ、給電線ＤＳＬ、信号線ＤＴＬの駆動パルスを生成する。
【００５７】
（Ｃ−２）駆動動作例
図２１に、この形態例に対応する基本動作例を示す。なお、図２１は、奇数画素に対応する信号電位Ｖsig の書き込みに続いて偶数画素に対応する信号電位Ｖsig の書き込みが実行される場合を示す。
【００５８】
因みに、図２１（Ａ）は、給電線ＤＳＬのパルス波形である。また、図２１（Ｂ）は、信号線ＤＴＬの信号波形である。因みに、閾値補正期間にはオフセット電位Ｖofs が印加され、信号電位Ｖsig の書き込み期間には奇数画素と偶数画素に対応する信号電位ＶsigO及びＶsigEが印加される。
【００５９】
なお、図２１の場合は、図２１で着目する水平ラインに対応する信号電位Ｖsig の書き込み期間だけでなく、その１つ前及び２つ前の水平ラインに対応する信号電位Ｖsig の書き込み期間も表している。
【００６０】
図２１（Ｃ）は、水平ライン上の全ての画素に共通する第１のサンプリングスキャン線のパルス波形である。一方、図２１（Ｄ）及び（Ｅ）は、水平ライン上の奇数画素と偶数画素にそれぞれ対応する第２のサンプリングスキャン線のパルス波形である。
【００６１】
そして、図２１（Ｆ）及び（Ｇ）は、第１及び第２のサンプリングスキャン線のパルス波形の論理積波形である。勿論、図２１（Ｆ）が奇数画素に対応し、図２１（Ｇ）が偶数画素に対応する。図２１（Ｆ）及び（Ｇ）に示すように、閾値補正動作の完了までは、奇数画素についても偶数画素についても全く同じ動作が実行される。
【００６２】
そして、奇数画素グループに対応する信号電位ＶsigOと偶数画素グループに対応する信号電位ＶsigEの書き込み期間についてのみ、第２のサンプリングスキャン信号によるマスク効果により時間順次に別々に設定されることになる。
特に、偶数画素グループについては、奇数画素グループについての信号電位ＶsigOの書き込みが開始した後も、閾値補正動作が完了した状態が維持される。
【００６３】
なお、この形態例のように、第２のサンプリングトランジスタＴ３を使用しない画素構造の場合には、最初に書き込まれる信号電位（すなわち、奇数画素グループに対する信号電位ＶsigO）により移動度補正が開始されてしまい、本来の信号電位ＶsigEの書き込み時には正常な移動度補正を行うことができなくなる。
【００６４】
しかし、この形態例の場合には、前述したように第１及び第２のサンプリングトランジスタＴ１及びＴ３の直列接続により論理積ゲートを構成するので、奇数画素グループと偶数画素グループの書き込み／移動度補正期間を分離することができる。結果的に、奇数画素グループも偶数画素グループも、それぞれに対応する信号電位Ｖsig を用いて移動度補正を実行することができる。
【００６５】
（Ｃ−３）まとめ
以上の通り、この形態例２に係る有機ＥＬパネルモジュール３１では、シフトレジスタで構成されるスキャナやドライバの数や処理段数を増やすことなく、画素アレイ部２１の駆動に必要な信号線数を半減することができる。
【００６６】
この信号線数の半減により水平セレクタ３７の処理段数を半減することができ、その分、製造コストを低下させることができる。なお、新たにパルス電源３９Ｏ及び３９Ｅが必要となるが、これらは画素アレイ部２１に対して１つずつ計２個で済み、コストの増加はわずかである。
【００６７】
結果として、有機ＥＬパネルモジュール全体としての低コスト化が実現される。
勿論、各画素についての移動度補正も正確に実行されるので画面内の輝度バラツキのない良好な画像品質を実現できる。
【００６８】
（Ｄ）他の形態例
（Ｄ−１）他の駆動動作
前述した形態例２の場合には、奇数画素及び偶数画素を構成する第２のサンプリングトランジスタＴ３のオン動作タイミングを与える２つのパルス波形が第１のサンプリングスキャン信号（図２１（Ｃ））で与えられ、第２のサンプリングスキャン信号（図２１（Ｄ）及び（Ｅ））でそれぞれ１つのパルス波形を取り出す場合について説明した。
【００６９】
しかし、第１のサンプリングトランジスタＴ１と第２のサンプリングトランジスタＴ３とが同時にオン動作するタイミングが与えられれば、奇数画素グループ用のパルス波形と偶数画素グループ用のパルス波形とを分離できるので、信号電位Ｖsig の書き込み兼移動度補正期間を与えるパルス波形の関係は第１のサンプリングスキャン信号と第２のサンプリングスキャン信号とで入れ替わっていても良い。
【００７０】
図２２に、この種の信号波形例を示す。なお、図２２に示す各波形は図２１と対応しており、第１のサンプリングスキャン信号波形に当たる（Ｂ）と第２のサンプリングスキャンに当たる（Ｃ）及び（Ｄ）以外は同じ信号波形である。
図２２の場合、第１のサンプリングスキャン信号が一種のライトイネーブル信号として機能し、第２のサンプリングスキャン信号がオン状態の場合のみ保持容量Ｃｓに各画素グループに対応する信号電位Ｖsig が書き込まれることになる。
【００７１】
（Ｄ−２）他のパネル構造１
前述の形態例では、１本の信号線を同じ水平ライン上に位置する偶数位置の画素と奇数位置の画素とで共用する場合について説明した。
しかし、１本の信号線を同じ水平ライン上に位置する３つ以上の画素で共用しても良い。
【００７２】
図２３に、画素配列がＲ画素、Ｇ画素、Ｂ画素の場合の画素回路と各配線との接続関係を示す。図２３に示す機ＥＬパネルモジュール４１は、画素アレイ部２１（Ｒ画素、Ｇ画素、Ｂ画素のみを示す）と、その駆動回路であるサンプリングスキャンドライバ４３、電源スキャンドライバ４５、水平セレクタ４７と、パルス電源４９Ｒ、４９Ｇ、４９Ｂとで構成される。
【００７３】
この有機ＥＬパネルモジュール４１の場合、その駆動動作は図２４で表される。この場合も、各画素回路は第１及び第２のサンプリングトランジスタＴ１及びＴ３で構成されるので、第１のサンプリングスキャン信号と第２のサンプリングスキャン信号が同時にオン制御されるタイミングを制御することにより、各発光色に対応する信号電位ＶsigR、ＶsigG、ＶsigBを対応する画素回路にのみ書き込み、同時にその際に流れる駆動電流により移動度補正を行うことができる。
【００７４】
（Ｄ−３）他のパネル構造２
前述の形態例では、１本の信号線を同じ水平ライン上に位置する複数の画素回路で共用する場合について説明した。しかし、複数本の水平ライン上に位置する画素回路間で１本の信号線を共用する場合であって、各画素回路に対応する信号電位を１本の信号線ＤＴＬに時間順次で印加する場合にも適用できる。
【００７５】
図２５に、奇数番目の水平ラインと偶数番目の水平ラインとの間で信号電位Ｖsig の書き込み及び移動度補正を同じ期間内に時間順次に実行する場合の画素回路と各配線との接続関係を示す。
【００７６】
なお、図２５に示す有機ＥＬパネルモジュール５１は、画素アレイ部２１（奇数番目の水平ラインの画素と偶数番目の水平ラインの画素のみを示す）と、その駆動回路であるサンプリングスキャンドライバ５３、電源スキャンドライバ５５、水平セレクタ５７と、パルス電源５９Ｏ、５９Ｅとで構成される。
【００７７】
このパネル構造の場合、図２６に示すように、各画素回路に対する信号電位Ｖsig の書き込みは２水平走査期間単位で実行される（因みに、形態例１の場合は、１水平走査期間単位であった）。すなわち、閾値補正動作や信号電位の書き込みが２水平ライン単位で実行される。この場合、信号線ＤＴＬの電位は奇数ラインと偶数ラインの画素回路の信号電位Ｖsig で同じ期間内に時間順次に印加される。
【００７８】
この場合も、当該技術を採用しなければ奇数ライン目の信号電位の印加時に偶数ライン目の信号電位ＶsigOについて移動度補正が開始されてしまい、本来の信号電位ＶsigEの書き込み時に移動度補正が正確に行われないという事態を有効に回避できる。
ここでは、２つの水平ライン間で信号電位Ｖsig の書き込みを同じ期間内に時間順次に実行する場合について実行したが、３ライン以上の複数期間について書き込み期間を共用する場合にも適用できる。
【００７９】
（Ｄ−４）製品例
（ａ）電子機器
前述の形態例では、有機ＥＬパネルモジュールについての形態例を説明した。しかし、前述した有機ＥＬパネルモジュールは、各種の電子機器に実装した商品形態でも流通される。以下、他の電子機器への実装例を示す。
【００８０】
図２７に、電子機器６１の概念構成例を示す。電子機器６１は、前述した有機ＥＬパネルモジュール６３及びシステム制御部６５で構成される。システム制御部６５で実行される処理内容は、電子機器６１の商品形態により異なる。
【００８１】
なお、電子機器６１は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
図２８に、その他の電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機７１の筐体正面には、フロントパネル７３及びフィルターガラス７５等で構成される表示画面７７が配置される。表示画面７７の部分が、形態例で説明した有機ＥＬパネルモジュールに対応する。
【００８２】
また、この種の電子機器６１には、例えばデジタルカメラが想定される。図２９に、デジタルカメラ８１の外観例を示す。図２９（Ａ）が正面側（被写体側）の外観例であり、図２９（Ｂ）が背面側（撮影者側）の外観例である。
【００８３】
デジタルカメラ８１は、保護カバー８３、撮像レンズ部８５、表示画面８７、コントロールスイッチ８９及びシャッターボタン９１で構成される。このうち、表示画面８７の部分が、形態例で説明した有機ＥＬパネルモジュールに対応する
【００８４】
また、この種の電子機器６１には、例えばビデオカメラが想定される。図３０に、ビデオカメラ１０１の外観例を示す。
ビデオカメラ１０１は、本体１０３の前方に被写体を撮像する撮像レンズ１０５、撮影のスタート／ストップスイッチ１０７及び表示画面１０９で構成される。このうち、表示画面１０９の部分が、形態例で説明した有機ＥＬパネルモジュールに対応する。
【００８５】
また、この種の電子機器６１には、例えば携帯端末装置が想定される。図３１に、携帯端末装置としての携帯電話機１１１の外観例を示す。図３１に示す携帯電話機１１１は折りたたみ式であり、図３１（Ａ）が筐体を開いた状態の外観例であり、図３１（Ｂ）が筐体を折りたたんだ状態の外観例である。
【００８６】
携帯電話機１１１は、上側筐体１１３、下側筐体１１５、連結部（この例ではヒンジ部）１１７、表示画面１１９、補助表示画面１２１、ピクチャーライト１２３及び撮像レンズ１２５で構成される。このうち、表示画面１１９及び補助表示画面１２１の部分が、形態例で説明した有機ＥＬパネルモジュールに対応する。
【００８７】
また、この種の電子機器６１には、例えばコンピュータが想定される。図３２に、ノート型コンピュータ１３１の外観例を示す。
ノート型コンピュータ１３１は、下型筐体１３３、上側筐体１３５、キーボード１３７及び表示画面１３９で構成される。このうち、表示画面１３９の部分が、形態例で説明した有機ＥＬパネルモジュールに対応する。
【００８８】
これらの他、電子機器６１には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
【００８９】
（Ｄ−５）他の表示デバイス例
前述の形態例においては、発明を有機ＥＬパネルモジュールに適用する場合について説明した。
しかし、前述した駆動技術は、その他のＥＬ表示装置に対しても適用することができる。例えばＬＥＤを配列する表示装置その他のダイオード構造を有する発光素子を画面上に配列した表示装置に対しても適用できる。
【００９０】
（Ｄ−６）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
【図面の簡単な説明】
【００９１】
【図１】有機ＥＬパネルモジュールの回路ブロック構成を説明する図である。
【図２】画素回路例を示す図である。
【図３】有機ＥＬ素子のＩ−Ｖ特性の経時変化を説明する図である。
【図４】他の画素回路例を示す図である。
【図５】有機ＥＬパネルモジュールの外観構成例を示す図である。
【図６】有機ＥＬパネルモジュールのシステム構成例を示す図である。
【図７】画素回路と各駆動回路との接続関係を示す図である。
【図８】形態例に係る画素回路例を示す図である。
【図９】形態例に係る駆動動作例を示す図である。
【図１０】画素回路の動作状態を説明する図である。
【図１１】画素回路の動作状態を説明する図である。
【図１２】画素回路の動作状態を説明する図である。
【図１３】画素回路の動作状態を説明する図である。
【図１４】ソース電位の経時変化を示す図である。
【図１５】画素回路の動作状態を説明する図である。
【図１６】画素回路の動作状態を説明する図である。
【図１７】移動度の違いによる経時変化の違いを示す図である。
【図１８】画素回路の動作状態を説明する図である。
【図１９】形態例に係る有機ＥＬパネルモジュールの他の構成例を示す図である。
【図２０】画素回路と各駆動回路との接続関係を示す図である。
【図２１】形態例に係る駆動動作例を示す図である。
【図２２】形態例に係る駆動動作例を示す図である。
【図２３】形態例に係る有機ＥＬパネルモジュールの他構成例を示す図である。
【図２４】形態例に係る他の駆動動作例を示す図である。
【図２５】形態例に係る有機ＥＬパネルモジュールの他構成例を示す図である。
【図２６】形態例に係る他の駆動動作例を示す図である。
【図２７】電子機器の概念構成例を示す図である。
【図２８】電子機器の商品例を示す図である。
【図２９】電子機器の商品例を示す図である。
【図３０】電子機器の商品例を示す図である。
【図３１】電子機器の商品例を示す図である。
【図３２】電子機器の商品例を示す図である。
【符号の説明】
【００９２】
１１        有機ＥＬパネルモジュール
２１        画素アレイ部
２３        サンプリングスキャンドライバ
２５        電源スキャンドライバ
２７        水平セレクタ
２９        タイミングジェネレータ
３１        有機ＥＬパネルモジュール
３３        サンプリングスキャンドライバ
３５        電源スキャンドライバ
３７        水平セレクタ
４１        有機ＥＬパネルモジュール
４３        サンプリングスキャンドライバ
４５        電源スキャンドライバ
４７        水平セレクタ
５１        有機ＥＬパネルモジュール
５３        サンプリングスキャンドライバ
５５        電源スキャンドライバ
５７        水平セレクタ
【図１】
2009204978.tif 000003
【図２】
2009204978.tif 000004
【図３】
2009204978.tif 000005
【図４】
2009204978.tif 000006
【図５】
2009204978.tif 000007
【図６】
2009204978.tif 000008
【図７】
2009204978.tif 000009
【図８】
2009204978.tif 000010
【図９】
2009204978.tif 000011
【図１０】
2009204978.tif 000012
【図１１】
2009204978.tif 000013
【図１２】
2009204978.tif 000014
【図１３】
2009204978.tif 000015
【図１４】
2009204978.tif 000016
【図１５】
2009204978.tif 000017
【図１６】
2009204978.tif 000018
【図１７】
2009204978.tif 000019
【図１８】
2009204978.tif 000020
【図１９】
2009204978.tif 000021
【図２０】
2009204978.tif 000022
【図２１】
2009204978.tif 000023
【図２２】
2009204978.tif 000024
【図２３】
2009204978.tif 000025
【図２４】
2009204978.tif 000026
【図２５】
2009204978.tif 000027
【図２６】
2009204978.tif 000028
【図２７】
2009204978.tif 000029
【図２８】
2009204978.tif 000030
【図２９】
2009204978.tif 000031
【図３０】
2009204978.tif 000032
【図３１】
2009204978.tif 000033
【図３２】
2009204978.tif 000034