(57)【要約】【課題】簡単な構成で電磁妨害耐量の改善した半導体集積回路装置及び表示装置提供する。【解決手段】レジスタ、インターフェイス回路、タイミング生成回路を有する。上記信号処理回路は、上記レジスタに設定された設定情報により信号処理機能が設定される。上記タイミング生成回路は、周期的なタイミング信号を生成して上記インターフェイス回路に供給する。上記インターフェイス回路は、上記タイミング信号に従った一定周期で外部端子から入力された設定情報を上記レジスタに書き込む。【選択図】図１
2009145814.tif 000002
【特許請求の範囲】
【請求項１】
信号処理回路と、
レジスタと、
第１外部端子に対応した第１インターフェイス回路と、
第２外部端子に対応した第２インターフェイス回路とを有し、
上記信号処理回路は、上記レジスタに設定された設定情報により信号処理機能が設定され、
上記第１インターフェイス回路は、ホストシステムから上記第１外部端子を通して伝えられる設定情報を上記レジスタに書き込む動作及び周期的なタイミング信号の供給を行い、
上記第２インターフェイス回路は、上記周期的なタイミング信号に対応して第１不揮発性メモリから上記第２外部端子を通して伝えられた設定情報を上記レジスタに書き込む動作を行う半導体集積回路装置。
【請求項２】
信号処理回路と、
レジスタと、
第１外部端子に対応した第１インターフェイス回路と、
第２外部端子に対応した第２インターフェイス回路と、
タイミング生成回路とを有し、
上記信号処理回路は、上記レジスタに設定された設定情報により信号処理機能が設定され、
上記タイミング生成回路は、周期的なタイミング信号を生成し、
上記第１インターフェイス回路は、ホストシステムから上記第１外部端子を通して伝えられる設定情報を上記レジスタに書き込む動作を行い、
上記第２インターフェイス回路は、上記周期的なタイミング信号に対応して第１不揮発性メモリから上記第２外部端子を通して伝えられた設定情報を上記レジスタに書き込む動作を行う半導体集積回路装置。
【請求項３】
請求項１又は２において、
内蔵された第２不揮発性メモリを更に有し、
上記第２不揮発性メモリは、上記設定情報の一部が記憶され、
上記設定情報の一部は、上記レジスタへの書き込み動作の際に他の設定情報とともに上記レジスタに書き込まれる半導体集積回路装置。
【請求項４】
請求項３において、
上記レジスタに対する外部端子からのリセット機能を選択的に停止させる制御手段を更に有する半導体集積回路装置。
【請求項５】
請求項３において、
上記信号処理回路は、
表示データメモリと、
上記表示データメモリに記憶された表示データを階調表示信号として出力する表示出力回路とを含み、
上記レジスタは、
上記階調表示データの形成に用いられる設定信号が記憶された調整レジスタと、
上記階調表示信号が出力される表示パネルに対応した設定情報が記憶された画面構成レジスタを含む半導体集積回路装置。
【請求項６】
信号処理回路と、
レジスタと、
インターフェイス回路とを有し、
上記信号処理回路は、上記レジスタに設定された設定情報により信号処理機能が設定され、
上記インターフェイス回路は、上記レジスタに対する外部端子からのリセット機能を選択的に停止させる制御手段を有する半導体集積回路装置。
【請求項７】
請求項６において、
上記インターフェイス回路は、
第１外部端子に対応した第１インターフェイス回路と、
第２外部端子に対応した第２インターフェイス回路とを有し、
上記第１インターフェイス回路は、初期設定状態のときにホストシステムから上記第１外部端子を通して伝えられる設定情報を上記レジスタに書き込む動作を行い、
上記第２インターフェイス回路は、上記初期設定以外の電源投入の際に第１不揮発性メモリから上記第２外部端子を通して伝えられた設定情報を上記レジスタに書き込む動作を行う半導体集積回路装置。
【請求項８】
請求項７において、
上記信号処理回路は、
表示データメモリと、
上記表示データメモリに記憶された表示データを階調表示信号として出力する表示出力回路とを含み、
上記レジスタは、
上記階調表示データの形成に用いられる設定信号が記憶された調整レジスタと、
上記階調表示信号が出力される表示パネルに対応した設定情報が記憶された画面構成レジスタを含む半導体集積回路装置。
【請求項９】
マイクロプロセッサと、
第１不揮発性メモリと、
表示信号出力回路と、
表示タイミング出力回路と、
表示パネルとを有し、
上記表示信号出力回路は、
信号処理回路と、
レジスタと、
インターフェイス回路と、
タイミング生成回路とを有し、
上記信号処理回路は、上記レジスタに設定された設定情報と、上記マイクロプロセッサから入力された表示データに対応した表示出力信号を形成し、
上記タイミング生成回路は、周期的なタイミング信号を生成して上記インターフェイス回路に供給し、
上記インターフェイス回路は、上記タイミング信号に対応して上記第１不揮発性メモリから入力された設定情報を上記レジスタに書き込む表示装置。
【請求項１０】
請求項９において、
上記インターフェイス回路は、
第１外部端子に対応した第１インターフェイス回路と、
第２外部端子に対応した第２インターフェイス回路とを有し、
上記第１インターフェイス回路は、上記マイクロプロセッサから上記第１外部端子を通して伝えられる設定情報を上記レジスタに書き込む動作を行い、
上記第２インターフェイス回路は、上記第１不揮発性メモリから上記第２外部端子を通して伝えられた設定情報を上記レジスタに書き込む動作を行う表示装置。
【請求項１１】
請求項１０において、
上記信号処理回路は、
表示データメモリと、
上記表示データメモリに記憶された表示データを階調表示信号として出力する表示出力回路とを含み、
上記レジスタは、
上記階調表示データの形成に用いられる設定信号が記憶された調整レジスタと、
上記階調表示信号が出力される表示パネルに対応した設定情報が記憶された画面構成レジスタを含む表示装置。
【請求項１２】
請求項１１において、
第１インターフェイス回路は、上記レジスタに対する外部端子からのリセット機能を上記マイクロプロセッサからの指示により選択的に停止させる制御手段を更に有する表示装置。
【請求項１３】
第１レジスタと第２レジスタとを含むレジスタ群と、
前記第２レジスタに設定された設定情報によりその動作が制御される信号処理回路と、  前記第１レジスタを所定の設定値に設定する命令が前記半導体集積回路の外部から供給された場合、前記第２レジスタの設定値を定期的に更新する更新手段を有することを特徴とする半導体集積回路装置。
【請求項１４】
請求項１３において、
前記更新手段は、１秒間隔で前記第２レジスタの設定値を定期的に更新することを特徴とする半導体集積回路装置。
【請求項１５】
請求項１３において、
第１外部端子と、
第１不揮発性メモリが結合されるべき第２外部端子とを更に有し、
前記第１外部端子への前記命令の供給に応答して、前記第１不揮発性メモリから前記第２外部端子を介して供給された設定値を、前記第２レジスタへ設定する半導体集積回路装置。
【請求項１６】
第１レジスタと第２レジスタとを含むレジスタ群と、
表示パネルに表示すべき表示データが格納されるメモリと、
前記メモリからのデータに基づいて前記表示パネルへ駆動信号を供給する駆動回路と、  第１レジスタと前記駆動回路に結合された第２レジスタとを含むレジスタ群と、
前記第１レジスタを所定の設定値に設定する命令が前記半導体集積回路の外部から供給されたことに応答して、前記第２レジスタの設定値を定期的に更新することを特徴とする半導体集積回路装置。
【請求項１７】
データ処理装置と、
第１不揮発性メモリと、
上記表示データ処理装置と上記第１不揮発性メモリとに結合された信号出力回路と、
上記表示信号出力回路に結合された表示パネルとを有する表示装置であって、
上記表示信号出力回路は、
信号処理回路と、
第１及び第２レジスタを含むレジスタ群と、
インターフェイス回路と、
タイミング生成回路とを有し、
上記信号処理回路は、上記データ処理装置から供給されたコマンドに応答して、上記第１レジスタに設定情報が設定可能にされ、上記データ処理装置から入力された表示データに対応した表示出力信号を形成可能とされ、
上記タイミング生成回路は、上記第１レジスタに設定情報が設定されたことに応答して、周期的なタイミング信号を上記インターフェイス回路に供給し、
上記インターフェイス回路は、上記タイミング信号に対応して、上記第１不揮発性メモリから入力された設定情報によって上記第２レジスタの設定値を定期的に更新する表示装置。
【請求項１８】
請求項１７において、
上記インターフェイス回路は、
第１外部端子に対応した第１インターフェイス回路と、
第２外部端子に対応した第２インターフェイス回路とを有し、
上記第１インターフェイス回路は、上記データ処理装置から上記第１外部端子を通して伝えられる上記コマンドを上記第１レジスタに書き込む動作を行い、
上記第２インターフェイス回路は、上記第１不揮発性メモリから上記第２外部端子を通して伝えられた設定情報を上記レジスタに書き込む動作を行う表示装置。
【請求項１９】
請求項１８において、
上記信号処理回路は、
表示データメモリと、
上記表示データメモリに記憶された表示データを階調表示信号として出力する表示出力回路とを含み、
上記第２レジスタは、
上記階調表示データの形成に用いられる設定信号が記憶された調整レジスタと、
上記階調表示信号が出力される表示パネルに対応した設定情報が記憶された画面構成レジスタを含む表示装置。
【請求項２０】
請求項１９において、
第１インターフェイス回路は、上記レジスタに対する外部端子からのリセット機能を上記データ処理からの指示により選択的に停止させる制御手段を更に有する表示装。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置及び表示装置に関し、例えば液晶表示駆動用半導体集積回路装置及び液晶表示装置に対する電磁妨害耐量（ＥＭＳ）不足対策に適用して有効な技術に関する。
【背景技術】
【０００２】
不要な輻射ノイズ（ＥＭＩ；Electro Magnetic Interference)を低減させた液晶装置として特開２０００−０２８９９８号公報がある。同公報では、液晶パネルに印加する駆動信号の波形は、データ線を介して送信される波形情報信号により設定・変更される。この波形情報信号は、駆動信号を変更する場合の一定期間に限って転送されるようにすることにより、不要な輻射ノイズを低減させるというものである。このようにＥＭＩは、他の電子機器への影響を排除するものである。
【０００３】
一方、電気製品には上記のような電子機器から洩れる電磁気雑音を受けても、電子機器が問題なく動作する電磁妨害耐量（ＥＭＳ；Electro Magnetic Susceptibility)として国際規格（ＣＩＳＰＲ）が定められており、日本でもＣＩＳＰＲ規格に準拠したＶＣＣＩ規格がある。
【特許文献１】特開２０００−０２８９９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記電磁妨害耐量を確保するための手法としては、一般的には（１）〜（６）のような対策が行われている。（１）電源やグランドなどの共通配線から入るノイズについては、レギュレータを挿入して外部ノイズの影響を抑えるとともに、基板の入り口の近くや適所に、周波数特性の良いバイパス・コンデンサを実装する。（２）入出力に乗るノイズについては、フェライト・ビーズなどのノイズ対策部品を用いたり、ノイズ・フィルタやバリスタを挿入する。（３）長い信号線にはシールド線を用いたり、ツイスト・ペア線で差動信号でのやり取りをする。（４）直接配線に誘導するノイズについては、信号のインピーダンスを下げる。（５）シールド板を立てたり、基板そのものをシールド・ケースに入れたりする。（６）部品の配置や配線の引き回しによる対策を行う。これらの対策により、上記規格をクリアすることができるものである。
【０００５】
しかしながら、例えば液晶ドライバＬＳＩ製品には、セットメーカやモジュールメーカ等での受け入れ検査において、上記規格を大幅に超えた電磁妨害耐量が求められる傾向にある。かかる電磁妨害耐量をクリアするために、上記（１）〜（６）の手法の組み合わせや新たな電磁妨害耐量対策の開発のために長時間を費やすことが必要になると予測される。本願発明者においては、上記セットメーカやモジュールメーカにより求められる電磁妨害耐量は、電磁気雑音が無くなるとハードウェアリセットやシステム制御側の初期化処理をすることなく表示動作が正常に復帰すればよいということに着目して本願発明に想到するに至った。
【０００６】
本発明の目的は、簡単な構成で電磁妨害耐量の改善した半導体集積回路装置及び表示装置提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される実施例の１つは、下記の通りである。半導体集積回路装置は、信号処理回路、レジスタ、インターフェイス回路、タイミング生成回路を有する。上記信号処理回路は、上記レジスタに設定された設定情報により信号処理機能が設定される。上記タイミング生成回路は、周期的なタイミング信号を生成して上記インターフェイス回路に供給する。上記インターフェイス回路は、上記タイミング信号に従った一定周期で外部端子から入力された設定情報を上記レジスタに書き込む。
【０００８】
本願において開示される実施例の他の１つは、下記の通りである。表示装置は、マイクロプロセッサ、第１不揮発性メモリ、表示信号出力回路、表示タイミング出力回路、表示パネルを有する。上記表示信号出力回路は、信号処理回路、レジスタ、インターフェイス回路、タイミング生成回路を有する。上記信号処理回路は、上記レジスタに設定された設定情報と上記マイクロプロセッサから入力された表示データに対応した表示出力信号を形成する。上記タイミング生成回路は、周期的なタイミング信号を生成して上記インターフェイス回路に供給する。上記インターフェイス回路は、上記タイミング信号に対応して上記第１不揮発性メモリから入力された設定情報を上記レジスタに書き込む。
【発明の効果】
【０００９】
レジスタには、一定周期で常に設定情報が更新されるので、電磁妨害により設定情報が失われても、電磁気雑音が無くなると自動的に信号処理動作が正常に復帰できる。
【発明を実施するための最良の形態】
【００１０】
図１には、この発明に係るＬＣＤ（液晶）ドライバＬＳＩの一実施例のブロック図が示されている。同図には、ＬＣＤドライバＬＳＩに関する他の装置も合わせて示されている。ＬＣＤドライバＬＳＩは、例えば、公知のＣＭＯＳ半導体製造方法によって１つの半導体基板に形成された半導体集積回路であり、携帯電話装置に向けて様々な液晶表示パネルに対して表示信号を供給することが可能にされる。液晶表示パネルは、画素数に対応してＴＦＴトランジスタのゲート電極が接続される走査線電極数や、上記ＴＦＴトランジスタを通して画素電極に表示信号を供給する信号線電極数も様々である。表示信号においても、入力される表示データに対応したタップ調整、分圧調整等のような階調設定が要求される。更に、液晶表示パネルの性能に対応した表示信号に対するガンマ補正等の各種補正を行うことも要求される。
【００１１】
ＬＣＤドライバＬＳＩにおいて、上記のような各種情報設定を固定的に行ったのでは、特定の表示パネルに対応した専用ＬＳＩとなってしまい量産性が損なわれて極めて高価なものになってしまう。そこで、ＬＣＤドライバＬＳＩではレジスタ群（制御レジスタ群）が設けられ、かかるレジスタ群に上記各種設定情報を記憶させることで様々な表示パネルに対応した表示動作を行うことが可能にされる。
【００１２】
インターフェイス回路ＩＦ１は、データ処理装置又はマイクロプロセッサＭＰＵのようなホストシステムからの信号を受けて、上記表示動作のための設定情報の入力と、表示データの入力とが行われる。この実施例のＬＣＤドライバＬＳＩにおいては、上記マイクロプロセッサＭＰＵのようなホストシステムから電源投入の際に上記表示動作のための設定情報を逐一入力するようにしたのでは、電源投入から表示動作までの時間が長くなって使い勝手が悪くなるので、別個不揮発性メモリの接続が可能にされる。不揮発性メモリは、電気的に書き込み及び書き換え可能な不揮発性メモリであり、例えば、フラッシュメモリのようなＥＥＰＲＯＭにより構成されている。上記不揮発性メモリには、レジスタ群に格納さるべき各種設定情報が格納されている。
【００１３】
特に制限されないが、上記ＬＣＤドライバＬＳＩが搭載された携帯電話装置等の初期設定の際には、上記マイクロプロセッサＭＰＵのようなホストシステムからレジスタ群に設定情報が入力される。このとき、同じ設定情報が上記不揮発性メモリにも書き込まれる。専用の書き込み装置を用いて上記設定情報が書き込まれた不揮発性メモリをＬＣＤドライバＬＳＩに接続するものであってもよい。ＣＯＮＴは、不揮発性メモリに対応したインターフェイス回路ＩＮＦ２の制御回路である。
【００１４】
上記初期設定が終了した後の電源投入の際には、上記レジスタ群には上記マイクロプロセッサＭＰＵのようなホストシステムからではなく、上記不揮発性メモリから直接に制御回路ＣＯＮＴ及びインターフェイス回路ＩＦ２の動作によって上記設定情報が書き込まれる。このため、上記マイクロプロセッサＭＰＵにおいては、電源投入直後での上記レジスタ群に対する表示動作のための設定情報の入力動作から開放されて、他の信号処理を実行することができ、電源投入から携帯電話装置の使用可能状態までの時間を短縮することができる。
【００１５】
この実施例では、特に制限されないが、小記憶容量の不揮発性メモリ（ＮＶメモリ）も搭載されている。このＮＶメモリは、上記レジスタ群の設定情報のうち一部の設定情報が記憶される。例えば、ＬＣＤドライバＬＳＩを出荷する際に、固定的に設定することが可能ものが記憶される。このようなＮＶメモリを内蔵させることにより、上記マイクロプロセッサＭＰＵからのレジスタ群に書き込むべき情報量を少なくでき、しかも誤った設定も防止することができる。なお、上記不揮発性メモリの内容は、上記レジスタ群の設定情報のうち一部の設定情報に限定されるものではなく、全てのレジスタ設定情報を含む場合にも適用されることはいうまでもない。
【００１６】
表示データメモリは、マイクロプロセッサＭＰＵを通して入力された表示データＤＡＴＡを記憶する。表示出力回路ＬＣＤＶは、上記表示データメモリに記憶された表示データと、レジスタ群に記憶された設定情報に対応して液晶表示パネルの信号線に伝えられる表示出力信号を形成する。
【００１７】
この実施例では、電磁妨害耐量の改善に向けて次の機能が付加される。本願発明では、電磁妨害による表示動作の異常を解消するのものではなく、電磁気雑音が無くなると自動的に正常な表示動作に復帰できることを目指している。このような機能を実現するために、マイクロプロセッサＭＰＵから発行された所定の制御命令（制御コマンド）がインターフェイス回路ＩＦ１を介して、レジスタ群内の制御レジスタ（第１制御レジスタ）に設定値が設定される事により、制御回路ＣＯＮＴは、上記制御レジスタ（第１制御レジスタ）の設定値に応答して、例えば、約１秒間隔の一定周期で、インターフェイス回路ＩＦ２に対するトリガ信号ＴＧ１及びＮＶメモリに対するトリガ信号ＴＧ２を出力するようにされる。特に制限されないが、マイクロプロセッサＭＰＵに組み込まれたソフトウェアによりコマンドが発行され、インターフェイス回路ＩＦ１に設けられたコマンドデコーダがこれを検知し、レジスタ群内の制御レジスタ（第１制御レジスタ）に設定値が設定する。
【００１８】
制御回路ＣＯＮＴは、前記電源投入時と同様に制御コマンドを受けると、トリガ信号ＴＧ１を生成してインターフェイス回路ＩＦ２を起動し、インターフェイス回路ＩＦ２から不揮発性メモリに読み出しクロック信号ＢＣＫを送り、それに対応した読み出しデータＢＤＡＴＡを受け取ってレジスタ群に書き込み動作を行う。ＮＶメモリも上記同様に上記トリガ信号ＴＧ２に対応して、前記電源投入時と同様に記憶情報をレジスタ群に書き込むものである。
【００１９】
上記制御コマンドは、たとえば、自動リフレッシュ指示命令（ATRFSH）とされ、上記ＬＣＤドライバＬＳＩの制御コマンド（命令）群内の１つの制御コマンドとされる。自動リフレッシュ指示命令（ATRFSH）には、所定のコマンドアドレスが割り当てられる。上記自動リフレッシュ指示命令（ATRFSH）が、上記マイクロプロセッサＭＰＵから上記ＬＣＤドライバＬＳＩへ供給されると、上記ＬＣＤドライバＬＳＩ内のレジスタ群内の対応する第１制御レジスタ、すなわち、上記所定のコマンドアドレスに割り当てられた上記第１制御レジスタの制御ビット（たとえば、１bit）に、所定の設定値、たとえば、”０”又は”１”が設定される。上記第１制御レジスタの上記制御ビットが、上記自動リフレッシュ指示命令により、たとえば、”０”に設定された場合、自動リフレッシュ機能は停止状態とされる。一方、上記第１制御レジスタの上記制御ビットが、上記自動リフレッシュ指示命令により、たとえば、”１”に設定された場合、自動リフレッシュ機能は動作状態とされる。
【００２０】
上記第１制御レジスタの上記制御ビットが、上記自動リフレッシュ指示命令により、たとえば、”１”に設定さ、自動リフレッシュ機能が動作状態にされると、上記制御レジスタ群内の上記第１制御レジスタ以外の複数の第２制御レジスタの設定値が、不揮発性メモリやＮＶメモリに書き込まれた設定データである上記読み出しデータＢＤＴＡＴや上記記憶情報によって、例えば、約１秒間隔の一定周期で定期的に更新（リフレッシュ）される事になる。
【００２１】
なお、第２制御レジスタは、フレーム周波数、駆動ライン数、駆動電圧等の各種パラメータや、図４にて説明される振幅調整、傾き調整、微調整、タップ調整、及び分圧比調整、画面構成に関する情報を、設定情報として格納する。
【００２２】
この実施例では、上記電磁妨害の有無に無関係に上記レジスタ群の設定情報を逐一更新するものである。これにより、何時いかなる電磁妨害があっても、かかる電磁妨害が無くなった時から最大でも１秒以内には正常な表示動作に復帰することができる。制御回路ＣＯＮＴにより、上記レジスタ群に対する一切の書き込み制御動作を行わせるものであってもよい。つまり、ＮＶメモリに対する書き込み動作も制御回路ＣＯＮＴが行うものであってよい。上記一定周期のタイミング信号は、上記マイクロプロセッサＭＰＵに含まれる時計機能（ソフトウェア）で生成された１秒パルスを用いるものの他、時計回路が外部に存在するときにはそれを利用することができる。これにより、簡単な構成で電磁妨害耐量を確実に改善することができる。
【００２３】
図２には、この発明に係るＬＣＤドライバＬＳＩの他の一実施例の概略ブロック図が示されている。同図においては、図１に示した表示動作のための表示データメモリや表示出力回路ＬＣＤＶ、及び外部に接続されるマイクロプロセッサＭＰＵとそれに対応したインターフェイス回路ＩＦ１が省略されている。すなわち、この実施例は、電磁妨害に関連する部分が代表として例示的に示されている。
【００２４】
この実施例では、ＬＣＤドライバＬＳＩにリフレシッシュ制御回路ＲＦＣが内蔵される。リフレシッシュ制御回路ＲＦＣは、レジスタ群の設定情報のリフレシッシュ動作を行うものである。つまり、ＬＣＤドライバＬＳＩの内部動作、例えば走査線駆動タイミングのようなクロックパルスＣＬＫを計数するタイマー回路、又は適当なクロックパルスＣＬＫが存在しないときには発振回路を内蔵しており、前記のような約１秒周期のトリガ信号ＴＧを生成するものである。トリガ信号ＴＧは、インターフェイス制御回路ＩＦＣに供給される。このインターフェイス制御回路ＩＦＣは、前記図１の制御回路ＣＯＮＴに対応している。このインターフェイス制御回路ＩＦＣが前記同様なトリガ信号ＴＧ１、ＴＧ２を生成し、レジスタ群の設定情報の周期的な書き込み動作が前記同様に外部の不揮発性メモリと内蔵のＮＶメモリに記憶された設定情報に対応して行われる。
【００２５】
この実施例のように周期的にレジスタ群の設定情報を再書き込むようにする場合、上記周期をダイナミック型メモリセルの情報保持時間に対応した短い時間とし、レジスタ群をダイナミック型ＲＡＭで構成することも可能である。この場合には、レジスタ群の簡素化とダイナミック型ＲＡＭのリフレシッシュ周期に合わせた極く短い周期での再書き込み動作によって、何時いかなる電磁妨害があっても、かかる電磁妨害が無くなったほぼ直後に正常な表示動作に復帰することができる。
【００２６】
図３には、この発明に係るＬＣＤドライバＬＳＩの更に他の一実施例の概略ブロック図が示されている。同図においては、図１に示した表示動作のための表示データメモリや表示出力回路ＬＣＤＶ及び外部に接続されるマイクロプロセッサＭＰＵ、不揮発性メモリが省略されている。
【００２７】
この実施例は、電磁妨害による表示異常動作の主たる原因がレジスタ群が電磁妨害によりリセットされてしまうことに着目したものである。レジスタ群は、ＲＥＧ１…ＲＥＧｎのような複数個からなり、マイクロプロセッサＭＰＵからの制御のためにリセット端子ＸＲＥＳから供給されたリセット信号が伝えられるリセット端子ＲＥＳを有している。このリセット端子ＸＲＥＳに電磁雑音が乗ることにより、レジスタ群の各レジスタＲＥＧ１…ＲＥＧｎのリセット端子ＲＥＳにリセット信号が伝えられて設定情報が失われてしまうと前記異常表示動作になってしまう。
【００２８】
この実施例では、リセット端子ＸＲＥＳからの信号を無効にするゲート回路Ｇが設けられる。このゲート回路Ｇは、マイクロプロセッサＭＰＵとのシステムインターフェイス（ＩＦ１も含まれる）によりセット／リセットされるフリップフロップ回路ＦＦで形成された制御信号により制御される。例えば、前記のようなシステム初期設定や初期設定後の電源投入時には、例えばパワーオンリセット信号ＰＯＲにより上記フリップフロップ回路ＦＦがリセット状態にされる。この後に、マイクロプロセッサＭＰＵからリセット機能を停止させるコマンドが発行される。システムインターフェイス回路（ＩＦ１）は、上記コマンドを解読してフリップフロップ回路ＦＦをセットしてゲート回路Ｇのゲートを閉じるように制御する。これにより、それ以降においてはリセット端子ＸＲＥＳに電磁雑音が乗り、レジスタ群をリセットさせてしまうようなリセット信号が発生しても、ゲート回路Ｇによりレジスタ群への伝達が停止され、レジスタ群の前記設定情報は維持されて電磁妨害耐量を改善させることができる。
【００２９】
図４に、この発明に係るＬＣＤドライバＬＳＩを搭載した液晶表示装置の一実施例の全体ブロック図が示されている。本実施例における液晶表示装置３００は、液晶表示パネル３０１、液晶表示パネル３０１の信号線に表示データに対応した階調電圧を出力する階調電圧生成部を搭載した信号線駆動回路であるＬＣＤドライバＬＳＩ３０２、液晶パネル３０１の走査線に走査信号を印加するための走査線駆動回路３０３、信号線駆動回路３０２と走査線駆動回路３０３に動作用電源を供給する電源回路３０４から構成される。電源回路３０４からＬＣＤドライバＬＳＩ３０２に供給される電源電圧には、階調用基準電圧も含まれる。この液晶表示装置３００には、液晶表示パネル３０１に画像を表示させるための各種処理を行うＭＰＵ（マイクロプロセッサユニット）３０５が接続されている。また、前記レジスタ群の設定情報が格納された前記不揮発性メモリＥＥＰＲＯＭが接続されている。
【００３０】
ＬＣＤドライバＬＳＩ３０２は、このＭＰＵ３０５との間で表示データ及び制御用データのやり取りを行うためのシステムインターフェイス３０６と、システムインターフェイス３０６より出力された表示データを格納するための表示データメモリ３０７と、タップ調整レジスタ１０１、分圧比調整レジスタ１０２、振幅調整レジスタ１０３、傾き調整レジスタ１０４、微調整レジスタ１０５及び画面構成レジスタの各種レジスタからなる制御レジスタ３０８、階調電圧生成回路１００、及びデコード回路１０６を含んだ構成となっている。
【００３１】
システムインターフェイス３０６は、ＭＰＵ３０５が出力する表示データ及びインストラクション（コマンド）を受け、制御レジスタ３０８へ出力する動作を行う。動作の詳細は、例えば６８系１６ｂｉｔのバスインターフェイスに準拠しており、チップ選択を示すＣＳ（Ｃｈｉｐ  Ｓｅｌｅｃｔ）信号、制御レジスタ３０８のアドレスを指定するのかデータを指定するのかを選択するＲＳ（Ｒｅｇｉｓｔｅｒ  Ｓｅｌｅｃｔ）信号、処理動作の起動を指示するＥ（Ｅｎａｂｌｅ）信号、データの書き込み又は読み出しを選択するＷＲ（Ｗｒｉｔｅ  Ｒｅａｄ）信号、制御レジスタ３０８のアドレス又はデータの設定値や表示データであるＤＡＴＡ信号及びリセット信号ＸＲＥＳで構成される。
【００３２】
上記インストラクションとは、ＬＣＤドライバＬＳＩ３０２、走査線駆動回路３０３、電源回路３０４の内部動作を決定するための情報であり、フレーム周波数、駆動ライン数、駆動電圧等の各種パラメータを含む。また、振幅調整、傾き調整、微調整、タップ調整、及び分圧比調整、画面構成に関する情報も含む。そして、制御レジスタ３０８は、インストラクションのデータを格納し、これを各駆動回路のブロックへ出力する。
【００３３】
制御レジスタ３０８の各レジスタの設定値は、外部から独立に容易に変更可能となり、各種補正や調整と範囲をより広げることが可能な機能を実現し、さらに多様な液晶表示パネルにおいて、正確な色再現性を実現するものである。本実施例では、説明を簡単にするため、液晶の駆動等で必要な極性反転駆動に関する概念を省いたが、コモン反転、列毎反転、ドット反転といった各種方式へも容易に適用可能である。なお、表示データのビット数を６としたが、これに限られる訳ではない。
【００３４】
この実施例では、前記図２及び図３に示した電磁妨害対策回路を備えている。つまり、図３に示したようにリセット信号ＸＲＥＳは、ゲート回路Ｇを介して入力される。このゲート回路Ｇは、フリップフロップ回路ＦＦにより制御される。図２に示したようにインターフェイス回路ＩＦ２は、前記リフレシッシュ制御回路ＲＦＣからのトリガ信号により起動され、不揮発性メモリＥＥＰＲＯＭの設定情報を上記レジスタ群に一定周期で再書き込みをする。同図では、図２のＮＶメモリは省略されているが、例えばシステムインターフェイス回路（ＩＦ１）に含ませることができる。なお、この実施例に、前記図１に示した実施例を適用できることは言うまでもない。
【００３５】
この実施例では、ＬＣＤドライバトＬＳＩに２種類の電磁妨害対策回路を備えており、前記のようなコマンドによって上記図３に示した機能を選択的に有効にするものである。また、図２に示した電磁妨害対策回路の動作もコマンドによって有効／無効にするものでもあってもよい。例えば、表示動作を行わないときは前記図２に対応したリフレシッシュ制御回路の動作を停止させて消費電力とするものであってもよい。
【００３６】
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。半導体集積回路装置及び表示装置は、前記のような液晶表示パネルに向けたＬＣＤドライバＬＳＩ及び表示装置の他、他の表示形式の表示パネルである有機ＥＬパネルに向けたドライバＬＳＩ及び表示装置であってもよい。また、半導体集積回路装置は、上記表示用ドライバの他に、レジスタ群によって信号処理動作の内容が設定／変更される各種プロセッサ等のように信号処理回路であってもよい。
【産業上の利用可能性】
【００３７】
この発明は、レジスタの設定情報により信号処理内容が設定／変更される各種半導体集積回路装置及びレジスタの設定情報により表示出力信号が形成される半導体集積回路装置と表示装置に広く利用できる。
【図面の簡単な説明】
【００３８】
【図１】この発明に係るＬＣＤ（液晶）ドライバＬＳＩの一実施例のブロック図である。
【図２】この発明に係るＬＣＤドライバＬＳＩの他の一実施例の概略ブロック図である。
【図３】この発明に係るＬＣＤドライバＬＳＩの更に他の一実施例の概略ブロック図である。
【図４】この発明に係るＬＣＤドライバＬＳＩを搭載した液晶表示装置の一実施例の全体ブロック図である。
【符号の説明】
【００３９】
ＩＦ１，ＩＦ２…インターフェイス回路、ＣＯＮＴ…制御回路、ＬＣＤＶ…表示出力回路、ＭＰＵ…マイクロプロセッサ、Ｇ…ゲート回路、ＦＦ…フリップフロップ回路、ＲＥＧ１〜ＲＥＧｎ…レジスタ、ＲＦＣ…リフレシッシュ制御回路、ＩＦＣ…インターフェイス制御回路、
３００…液晶表示装置、３０１…液晶パネル、３０２…ＬＣＤドライバＬＳＩ（信号線駆動回路）、３０３…走査線駆動回路、３０４…電源回路、３０５…ＭＰＵ、３０６…システムインターフェイス、３０７…表示データメモリ、３０８…制御レジスタ。
【図１】
2009145814.tif 000003
【図２】
2009145814.tif 000004
【図３】
2009145814.tif 000005
【図４】
2009145814.tif 000006