(57)【要約】【課題】検出すべき出力電流がある程度大きな値であっても、装置の小型化を容易に実現できるスイッチング電源装置を提供する。【解決手段】ＭＯＳ型ＦＥＴ４をスイッチングすることにより、チョークコイル８を通して負荷Ｚに電力を供給する。チョークコイル８の両端間には電圧降下検出部２１が接続され、負荷Ｚを流れる出力電流Ｉｏを、チョークコイル８の内部抵抗による電圧降下分の信号として出力する。この電圧降下検出部２１から出力される信号に基づき、出力電流Ｉｏに見合う電流検出信号を検出信号生成回路２２で生成する。電圧降下検出部２１は、負荷Ｚを流れる出力電流Ｉｏを、チョークコイル８の内部抵抗による電圧降下分の信号として検出信号生成回路２２に出力し、当該検出信号生成回路２２から出力電流Ｉｏに見合う電流検出信号を生成する。【選択図】図１
2009005520.tif 000002
【特許請求の範囲】
【請求項１】
主スイッチング素子をスイッチングすることにより、チョークコイルを通して負荷に電力を供給するスイッチング電源装置において、
前記チョークコイルに接続され、前記負荷を流れる出力電流を、前記チョークコイルの内部抵抗による電圧降下分の信号として出力する電圧降下検出部と、
前記電圧降下検出部から出力される信号に基づき、前記出力電流に見合う電流検出信号を生成する検出信号生成回路と、を備えたことを特徴とするスイッチング電源装置。
【請求項２】
前記電圧降下検出部は、抵抗とコンデンサとの直列回路により構成され、この抵抗とコンデンサとの接続点の電圧を前記電圧降下分の信号として出力するものであることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記検出信号生成回路は、何れも前記負荷の他端に繋がるマイナス側出力電圧ラインを基準として、前記負荷の一端に発生する出力電圧と、前記抵抗と前記コンデンサの接続点の電圧との差を増幅し、その出力を電流検出信号とする差動増幅回路を備えたことを特徴とする請求項２記載のスイッチング電源装置。
【請求項４】
前記検出信号生成回路は、前記抵抗と前記コンデンサとの接続点の電圧値を基準にして、前記負荷の両端間に発生する出力電圧との差を増幅した値に、前記抵抗と前記コンデンサとの接続点の電圧値を加算した電圧レベルの信号を、電流検出信号として出力する増幅回路を備えたことを特徴とする請求項２記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流検出回路を備えたスイッチング電源装置に関する。
【背景技術】
【０００２】
一般に、この種のスイッチング電源装置では、負荷に流れる出力電流に応じた電流検出信号を生成する電流検出回路を備え、この電流検出回路からの電流検出信号を基に、例えばこの電流検出信号の電圧レベルが所定値を越えたときに、主スイッチング素子のパルス導通幅を狭めて、出力電流を強制的に制限する過電流保護（ＯＣＰ）機能を動作させている。
【０００３】
図１４および図１５は、こうした電流検出回路を、フォワード型のスイッチング電源装置に適用した従来例を示している。これらの各図において、１，２は直流電源Ｅの両端間に接続する入力端子であり、この入力端子１，２間には、トランス３の一次巻線３Ａと主スイッチング素子であるＭＯＳ型ＦＥＴ４の直列回路が接続される。一方、トランス３の二次巻線３Ｂには、整流ダイオード５および転流ダイオード６からなる出力整流回路７が接続され、この出力整流回路７の出力端に、チョークコイル８および出力コンデンサ９からなる出力平滑回路１０が接続される。そして、出力コンデンサ９の両端間には、負荷Ｚが接続可能な出力端子１１，１２が接続される。
【０００４】
ＭＯＳ型ＦＥＴ４には、図示しない制御回路からパルス駆動信号が供給され、トランス３の一次巻線３Ａに直流電源からの入力電圧Ｖｉが断続的に印加される。これにより、ＭＯＳ型ＦＥＴ４がオンすると、整流ダイオード５がオンすると共に転流ダイオード６がオフするような誘起電圧が、トランス３の二次巻線３Ｂに発生し、この誘起電圧が整流ダイオード５からチョークコイル８を通して、出力コンデンサ９および負荷Ｚに供給される。その後、ＭＯＳ型ＦＥＴ４がオフになると、今度は転流ダイオード６がオンすると共に整流ダイオード５がオフするような誘起電圧が、トランス３の二次巻線３Ｂに発生し、それまでチョークコイル８や出力コンデンサ９に蓄えられたエネルギーが、転流ダイオード６を通して負荷Ｚに供給されることで、負荷Ｚの両端間に所定の出力電圧Ｖｏが与えられる。なお、制御回路は出力電圧Ｖｏを監視して、この出力電圧Ｖｏの変動に見合う導通幅のパルス駆動信号をＭＯＳ型ＦＥＴ４に供給している。こうした制御回路による電圧フィードバック制御により、出力電圧Ｖｏの安定化が図られる。
【０００５】
図１４に示す回路例では、負荷Ｚを流れる電流、すなわち出力電流Ｉｏを検出する電流検出器として、カレントトランス１５を用いている。こうした回路構成は、例えば特許文献１などで知られている。ここでは、トランス３の二次巻線３Ｂから出力端子１２に至るマイナス側の出力電圧ライン間に、カレントトランス１５の一次巻線１５Ａを挿入接続し、その二次巻線１５Ｂの両端間に発生する電圧を、検出信号生成回路１６が電流検出信号として制御回路に出力するようになっている。
【０００６】
また、図１５に示す回路例では、カレントトランス１５に代わる電流検出器として、シャント抵抗１７を用い、このシャント抵抗１７の両端間に発生する電圧を、検出信号生成回路１６に組み込まれた増幅回路１８で増幅して、制御回路に電流検出信号を出力するようになっている。
【特許文献１】特開２００５−３１２２０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したように、ＭＯＳ型ＦＥＴ４をスイッチングすることにより、チョークコイル８を通して負荷Ｚに電力を供給するスイッチング電源装置では、出力電流Ｉｏを検出する電流検出器として、カレントトランス１５やシャント抵抗１７が用いられている。しかし、こうしたカレントトランス１５やシャント抵抗１７は、出力電流Ｉｏの値を満足する巻線径や定格電力を常に考慮して部品を選定しなければならず、検出すべき出力電流Ｉｏの値が大きくなる程、それに比例して部品サイズも大きくなる。そのため、部品スペースを大きく確保する必要があり、スイッチング電源装置の小型化を図ることができない。また、部品コストも上昇するといった懸念を生じていた。
【０００８】
そこで本発明は、上記問題点に鑑み、検出すべき出力電流がある程度大きな値であっても、装置の小型化および低コスト化を容易に実現できスイッチング電源装置を提供することを、その主な目的とする。
【課題を解決するための手段】
【０００９】
請求項１の発明では、主スイッチング素子をスイッチングすることにより、チョークコイルを通して負荷に電力を供給するスイッチング電源装置において、前記チョークコイルに接続され、前記負荷を流れる出力電流を、前記チョークコイルの内部抵抗による電圧降下分の信号として出力する電圧降下検出部と、前記電圧降下検出部から出力される信号に基づき、前記出力電流に見合う電流検出信号を生成する検出信号生成回路と、を備えている。
【００１０】
請求項２の発明では、前記電圧降下検出部は、抵抗とコンデンサとの直列回路により構成され、この抵抗とコンデンサとの接続点の電圧を前記電圧降下分の信号として出力するものであることを特徴とする。
【００１１】
請求項３の発明では、前記検出信号生成回路が、何れも前記負荷の他端に繋がるマイナス側出力電圧ラインを基準として、前記負荷の一端に発生する出力電圧と、前記抵抗と前記コンデンサの接続点の電圧との差を増幅し、その出力を電流検出信号とする差動増幅回路を備えている。
【００１２】
請求項４の発明では、前記検出信号生成回路が、前記抵抗と前記コンデンサとの接続点の電圧値を基準にして、前記負荷の両端間に発生する出力電圧との差を増幅した値に、前記抵抗と前記コンデンサとの接続点の電圧値を加算した電圧レベルの信号を、電流検出信号として出力する増幅回路を備えている。
【発明の効果】
【００１３】
請求項１の発明では、チョークコイルに電圧降下検出部を接続することで、負荷を流れる出力電流を、チョークコイルの内部抵抗による電圧降下分の信号として検出信号生成回路に出力し、当該検出信号生成回路から出力電流に見合う電流検出信号を生成することができる。つまり、従来のようなカレントトランスやシャント抵抗を一切用いず、本来は出力平滑回路として機能しているチョークコイルの抵抗を利用して、このチョークコイルの両端間に電圧降下検出部を接続するだけで、出力電流を検出しているので、検出すべき出力電流がある程度大きな値であっても、装置の小型化を容易に実現できる。
【００１４】
請求項２の発明では、スイッチング素子のスイッチングに伴い、電圧降下検出部のコンデンサが充放電して、コンデンサの両端間電圧は上昇と下降を繰り返す。そこで、このコンデンサの両端間電圧を反映した抵抗とコンデンサの接続点の電圧を、チョークコイルの内部抵抗による電圧降下分の信号として、電圧降下検出部から検出信号生成回路に出力すれば、検出信号生成回路は出力電流の変動に見合う電流検出信号を生成することができる。ここでのコンデンサの両端間電圧のピーク−ピーク値の差を小さくするために、抵抗は高抵抗である方が好ましく、また抵抗には直接出力電流が流れず、低電力タイプのものを選択できるので、特に大きな出力電流の変動を検出する場合であっても、従来のカレントトランスやシャント抵抗のような高価な部品は必要とせず、装置の小型化はもとより、低コスト化を容易に実現できる。
【００１５】
請求項３の発明では、過電流保護動作時などにおいて、主スイッチング素子へのパルス駆動信号の導通幅が狭くなり、出力電圧が極端に低下した場合であっても、差動増幅回路は実際に負荷を流れる出力電流を正しく検出することができる。
【００１６】
請求項４の発明では、過電流保護動作時などにおいて、主スイッチング素子へのパルス駆動信号の導通幅が狭くなり、出力電圧が極端に低下した場合を除き、実際に負荷を流れる出力電流を、簡単な構成でありながら正しく検出することができる。
【発明を実施するための最良の形態】
【００１７】
以下、添付図面を参照しながら、本発明におけるスイッチング電源装置の好ましい実施例を説明する。なお、従来例と共通する箇所には共通する符号を付し、その共通する部分の説明は重複を避けるため極力省略する。
【００１８】
図１は、以下で説明する各実施例に共通するスイッチング電源装置の回路構成図である。同図において、ここで注目すべき点は、チョークコイル８の両端間の電圧降下を検出する電圧降下検出部２１と、この電圧降下検出部２１で得られた検出信号を基に、出力電流Ｉｏに見合う電流検出信号を生成し出力する検出信号生成回路２２と、を備えていることである。
【００１９】
電圧降下検出部２１は、従来例におけるカレントトランス１５やシャント抵抗１７に代わるもので、チョークコイル８に含まれる固有の抵抗成分（図示せず）と組み合わせて、この抵抗に発生する電圧降下分を検出するものである。より具体的には、当該電圧降下検出部２１は、抵抗２４とコンデンサ２５の直列回路をチョークコイル８の両端間に接続することで構成され、出力整流回路７の出力端に繋がるチョークコイル８の一端８Ａが、抵抗２４の一端に接続され、この抵抗２４の他端とコンデンサ２５の一端どうしが接続されると共に、出力端子１１に至るチョークコイル８の他端８Ｂが、コンデンサ２５の他端と接続される。
【００２０】
なお、ここでは出力端子１２に対して正極性の電圧を発生し、且つ出力整流回路７の出力端から出力端子１１に至るプラス側出力電圧ラインに、チョークコイル８を挿入接続しているが、出力整流回路７の出力端から出力端子１２に至るマイナス側出力電圧ラインにチョークコイル８を接続し、その両端間に電圧降下検出部２１を並列に接続してもよい。
【００２１】
一方、検出信号生成回路２２は、コンデンサ２５の両端間に発生する電圧を増幅し、これを電流検出信号として信号出力端子２６に出力するものである。但し後述するように、信号出力端子２６に発生する電流検出信号の電圧レベルは、ＭＯＳ型ＦＥＴ４のスイッチングに同期したリプル成分を含んでいるので、実際にはその電圧レベルの平均値を得るための回路（例えば平滑回路）を、当該信号出力端子２６に接続するのが好ましい。検出信号生成回路２２からの電流検出信号は、従来例と同様に、ＭＯＳ型ＦＥＴ４に供給するパルス駆動信号の導通幅を制御する制御回路に出力されるようになっている。
【００２２】
次に、上記構成についてその作用を説明すると、スイッチング電源装置としての動作は前述した通りであり、ＭＯＳ型ＦＥＴ４には、図示しない制御回路からパルス駆動信号が供給され、トランス３の一次巻線３Ａに直流電源からの入力電圧Ｖｉが断続的に印加される。これにより、ＭＯＳ型ＦＥＴ４がオンすると、トランス３の二次巻線３Ｂに発生する誘起電圧によって、整流ダイオード５がオンする一方で、転流ダイオード６はオフし、この誘起電圧が整流ダイオード５からチョークコイル８を通して、出力コンデンサ９および負荷Ｚに供給される。その後、ＭＯＳ型ＦＥＴ４がオフになると、今度はトランス３の二次巻線３Ｂに逆極性の誘起電圧が発生し、整流ダイオード５がオフする一方で、転流ダイオード６はオンし、それまでチョークコイル８や出力コンデンサ９に蓄えられたエネルギーが、転流ダイオード６を通して負荷Ｚに供給される。こうした動作を繰り返すことで、出力端子１１，１２間に所定の出力電圧Ｖｏが発生し、これが負荷Ｚの両端間に与えられる。
【００２３】
また、制御回路は出力電圧Ｖｏを監視して、出力電圧Ｖｏが低下するに従って、ＭＯＳ型ＦＥＴ４に供給するパルス駆動信号の導通幅を広げ、逆に出力電圧Ｖｏが上昇するに従って、当該パルス駆動信号の導通幅を狭めるいわゆるＰＷＭ制御を行なっている。こうした制御回路による電圧フィードバック制御により、出力電圧Ｖｏの安定化が図られる。
【００２４】
この一連の動作において、ＭＯＳ型ＦＥＴ４のオン期間中に、トランス３の二次巻線３Ｂから整流ダイオード５を通ってチョークコイル８に電流が供給され、当該チョークコイル８にエネルギーが蓄えられる関係で、このチョークコイル８の他端８Ｂを基準として、一端８Ａに正極性の電圧が発生する。そのため、電圧降下検出部２１は、抵抗２４を介してコンデンサ２５に電荷が蓄えられ、コンデンサ２５の両端間電圧は一方的に上昇する。
【００２５】
やがて、ＭＯＳ型ＦＥＴ４がオフ期間になり、トランス３の二次巻線３Ｂから整流ダイオード５を通してのエネルギー供給が遮断されると、今度はチョークコイル８が、それまで蓄えていたエネルギーを負荷Ｚ側に転流ダイオード６を通して送り出すので、チョークコイル８の他端８Ｂを基準として、一端８Ａに負極性の電圧が発生する。こうなると、コンデンサ２５はそれまで蓄えていた電荷を放出し、コンデンサ２５の両端間電圧は一方的に下降する。つまり、ここでの電圧降下検出部２１は、ＭＯＳ型ＦＥＴ４のオン・オフ動作に伴い、チョークコイル８の両端間に発生する電圧を利用してコンデンサ２５が充放電し、当該コンデンサ２５の両端間電圧が上昇または下降を繰り返すようになっている。
【００２６】
ここで、負荷Ｚを流れる出力電流Ｉｏが変化すると、チョークコイル８に含まれる固有の内部抵抗によって、チョークコイル８の両端間に発生する内部抵抗の電圧降下分が変化する。そのため、コンデンサ２５の両端間電圧の平均値は、出力電流Ｉｏが増大するに従って上昇し、逆に出力電流Ｉｏが減少するに従って下降することになり、このチョークコイル８の内部抵抗による電圧降下分の変化が、コンデンサ２５の両端間電圧の変化として、電圧降下検出部２１から検出信号生成回路２２に出力され、検出信号生成回路２２は、この電圧降下検出部２１からの信号を増幅した電流検出信号を、制御回路に出力する。これにより、制御回路は負荷Ｚを流れる出力電流Ｉｏの状況を常時監視でき、例えば電流検出信号の電圧レベルが予め決められた所定値を越えたら、ＭＯＳ型ＦＥＴ４に供給するパルス駆動信号の導通幅を狭めて、出力電流Ｉｏを強制的に制限することが可能になる。
【００２７】
このように本実施例では、主スイッチング素子であるＭＯＳ型ＦＥＴ４をスイッチングすることにより、チョークコイル８を通して負荷Ｚに電力を供給するスイッチング電源装置において、チョークコイル８の少なくとも一端８Ａに接続され、負荷Ｚを流れる出力電流Ｉｏを、チョークコイル８の内部抵抗による電圧降下分の信号として出力する電圧降下検出部２１と、この電圧降下検出部２１から出力される信号に基づき、出力電流Ｉｏに見合う電流検出信号を生成する検出信号生成回路２２と、を備えている。
【００２８】
この場合、チョークコイル８の両端間に電圧降下検出部２１を接続することで、負荷Ｚを流れる出力電流Ｉｏを、チョークコイル８の内部抵抗による電圧降下分の信号として検出信号生成回路２２に出力し、当該検出信号生成回路２２から出力電流Ｉｏに見合う電流検出信号を生成することができる。つまり、従来のようなカレントトランス１５やシャント抵抗１７を一切用いず、本来は出力平滑回路１０として機能しているチョークコイル８の抵抗を利用して、このチョークコイル８の両端間に電圧降下検出部２１を接続するだけで、出力電流Ｉｏを検出しているので、装置の小型化を容易に実現できる。
【００２９】
次に、図２に示す電圧降下検出部２１について、抵抗２４の抵抗値を変えた時の各部の波形図を図３および図４に示す。図２に示す構成は、図１と全く同じものであり、図３および図４の波形図の「ＣＨ１」および「ＣＨ２」は、何れもチョークコイル８の他端８Ｂを基準として、抵抗２４とコンデンサ２５の接続点の電圧と、チョークコイル８の一端８Ａの電圧を、それぞれオシロスコープで観測して、同一の表示部３１で表示させたものである。また、これらの各図において、最上段の表示部３１は、負荷Ｚを接続していない出力電流Ｉｏ＝０Ａのときの表示であり、以下、出力電流Ｉｏ＝５Ａ，出力電流Ｉｏ＝１０Ａ，出力電流Ｉｏ＝１１．５Ａ（ＯＣＰ動作時）における表示部３１の表示形態を示している。
【００３０】
図３は、抵抗値が１ｋΩの抵抗２４と、静電容量が０．１μＦのコンデンサ２５を用いた場合の波形図を示しており、図４は、抵抗値が１０ｋΩの抵抗２４と、静電容量が０．１μＦのコンデンサ２５を用いた場合の波形図を示している。これらの各図から明らかなように、チョークコイル８の両端間電圧（ＣＨ２）は、既に説明したように、ＭＯＳ型ＦＥＴ４のオン期間に正極性の電圧が発生し、ＭＯＳ型ＦＥＴ４のオフ期間に負極性の電圧が発生する。このチョークコイル８の両端間に発生する電圧の極性が、ＭＯＳ型ＦＥＴ４のスイッチングに伴い反転することで、電圧降下検出部２１のコンデンサ２５が充放電して、コンデンサ２５の両端間電圧（ＣＨ１）は上昇と下降を繰り返す。また、出力電流Ｉｏが大きくなるほど、チョークコイル８の内部抵抗による電圧降下が大きくなり、コンデンサ２５の両端間電圧の平均値が上昇する。なお、出力電流Ｉｏが所定値を越えて、制御回路によるＯＣＰ機能が動作すると、ＭＯＳ型ＦＥＴ４のオン期間が強制的に狭められる。図３や図４の最下段にある表示部３１は、そのときのＣＨ１およびＣＨ２の波形を示している。
【００３１】
ここでは、コンデンサ２５の両端間電圧（ＣＨ１）における上昇および下降の傾きを、抵抗２４の抵抗値によって変えることができる。図３および図４の各図を比較すれば明らかなように、抵抗２４の抵抗値が低くなる程、コンデンサ２５の両端間電圧の上昇および下降の傾きが大きくなり、逆に抵抗２４の抵抗値が高くなる程、コンデンサ２５の両端間電圧の上昇および下降の傾きが小さくなる。そこで、ＭＯＳ型ＦＥＴ４のスイッチングに拘らず、コンデンサ２５の両端間電圧が同極性を維持するように、図４に示すような比較的高抵抗の抵抗２４を用いるのが好ましい。こうすれば、コンデンサ２５の両端間電圧のピーク−ピーク値の差が小さくなり、抵抗２４とコンデンサ２５との接続点から検出信号生成回路２２に出力する信号の電圧レベルから、出力電流Ｉｏの変動を容易に検出することが可能になる。
【００３２】
このように本実施例における電圧降下検出部２１は、抵抗２４とコンデンサ２５との直列回路により構成され、この抵抗２４とコンデンサ２５との接続点の電圧を、前記電圧降下分の信号として出力している。この場合、ＭＯＳ型ＦＥＴ４のスイッチングに伴い、電圧降下検出部２１のコンデンサ２５が充放電して、コンデンサ２５の両端間電圧は上昇と下降を繰り返し、出力電流Ｉｏが大きくなるほど、チョークコイル８の内部抵抗による電圧降下が大きくなり、コンデンサ２５の両端間電圧の平均値が上昇する。そこで、このコンデンサ２５の両端間電圧を反映した抵抗２４とコンデンサ２５の接続点の電圧を、チョークコイル８の内部抵抗による電圧降下分の信号として、電圧降下検出部２１から検出信号生成回路２２に出力すれば、検出信号生成回路２２は出力電流Ｉｏの変動に見合う電流検出信号を生成することができる。ここでのコンデンサ２５の両端間電圧のピーク−ピーク値の差を小さくするために、抵抗２４は高抵抗である方が好ましく、また抵抗２４には直接出力電流Ｉｏが流れず、低電力タイプのものを選択できるので、特に大電流を出力可能なスイッチング電源装置において、大きな出力電流Ｉｏの変動を検出する場合であっても、従来のカレントトランス１５やシャント抵抗１７のような高価な部品は必要とせず、装置の小型化はもとより、低コスト化を容易に実現できる。
【００３３】
次に、検出信号生成回路２２の具体的な回路例を、図５に基づいて説明する。ここでの検出信号生成回路２２は、２個のオペアンプ４１，４２と、４個の抵抗４３〜４６とにより構成され、ここでは出力整流回路７の出力端に発生する電圧を、ダイオード４７および抵抗４８を介してコンデンサ４９に供給し、このコンデンサ４９の両端間の充電電圧を、パッケージ化されたオペアンプ４１，４２に動作電圧Ｖｃｃとして供給する電圧供給回路５０が、検出信号生成回路２２に接続される。
【００３４】
前記第１のオペアンプ４１は、その反転入力端子と出力端子との間を接続すると共に、前記電圧降下検出部２１の抵抗２４とコンデンサ２５との接続点を、非反転入力端子に接続して用いられ、抵抗２４とコンデンサ２５の接続点に発生する電圧をそのまま出力するインピーダンス変換用のバッファ（ボルテージフォロア）として機能する。このバッファは、抵抗２４とコンデンサ２５の接続点とグランドであるマイナス側出力電圧ラインとの間に抵抗成分を接続したときに、当該接続点の電圧レベルが変化するのを防ぐのに設けられる。なお、ここでは１パッケージ化された２個のオペアンプ４１，４２を有効に利用するために、インピーダンス変換素子としてオペアンプ４１を用いているが、別の素子や回路で代用してもよく、また例えばチョークコイル８がマイナス側出力電圧ラインに挿入接続される構成であれば、バッファ用のオペアンプ４１を省略してもよい。
【００３５】
一方、第２のオペアンプ４２は、他の抵抗４３〜４６と共に、出力端子１２に繋がるマイナス側出力電圧ラインを基準として、チョークコイル８の他端８Ｂに発生する電圧と、第１のオペアンプ４１の出力端子に発生する電圧との差を増幅して、その出力端子から出力する差動増幅回路５１として機能する。ここでは、抵抗４３と抵抗４４の直列回路が、チョークコイル８の他端８Ｂと第２のオペアンプ４２の出力端子間に接続され、また別な抵抗４５と抵抗４６の直列回路が、前記第１のオペアンプ４１の出力端子とマイナス側出力電圧ラインとの間に接続される。そして、抵抗４３と抵抗４４の接続点が、オペアンプ４２の反転入力端子に接続され、抵抗４５と抵抗４６の接続点が、オペアンプ４２の非反転入力端子に接続される。
【００３６】
ここでは、電圧降下検出部２１の一例として、前記図４で示した抵抗値が１０ｋΩの抵抗２４と、静電容量が０．１μＦのコンデンサ２５を用いる。また、抵抗４３，４５の抵抗値は１ｋΩであり、抵抗４４，４６の抵抗値は１００ｋΩである。したがって、チョークコイル８の他端８Ｂに発生する電圧をＶ１とし、第１のオペアンプ４１の出力端子に発生する電圧をＶ２とすると共に、抵抗４３，４５の抵抗値をＲ１とし、抵抗４４，４６の抵抗値をＲ２とすると、この例ではオペアンプ４２の出力端子に発生する電圧Ｖsignalが、次の数１で表わせる。
【００３７】
【数１】
2009005520.tif 000003
【００３８】
図６は、図５における実際の各部の波形を、オシロスコープの表示部３１で表示させたものである。同図における「ＣＨ１」および「ＣＨ２」は、何れもチョークコイル８の他端８Ｂを基準として、抵抗２４とコンデンサ２５の接続点の電圧と、オペアンプ４１の出力端子の電圧を、それぞれオシロスコープで観測して、同一の表示部３１で表示させたものである。またここでも、最上段の表示部３１は出力電流Ｉｏ＝０Ａのときの表示であり、以下、出力電流Ｉｏ＝５Ａ，出力電流Ｉｏ＝１０Ａ，出力電流Ｉｏ＝１１．５Ａ（ＯＣＰ動作時）における表示を示している。バッファとして機能するオペアンプ４１の出力端子の電圧は、抵抗２４とコンデンサ２５の接続点の電圧と同じものになる。
【００３９】
図７は、ＣＨ１としてオペアンプ４２の出力端子に発生する電流検出信号の電圧Ｖsignalを、またＣＨ２としてオペアンプ４１，４２に供給される動作電圧Ｖｃｃを、それぞれオシロスコープで観測して、同一の表示部３１により表示させたものである。またここでも、最上段の表示部３１は出力電流Ｉｏ＝０Ａのときの表示であり、以下、出力電流Ｉｏ＝５Ａ，出力電流Ｉｏ＝１０Ａ，出力電流Ｉｏ＝１１．５Ａ（ＯＣＰ動作時）における表示を示している。
【００４０】
この回路例では、動作電圧Ｖｃｃを出力電圧Ｖｏからではなく、電圧供給回路５０により出力整流回路７の出力端からオペアンプ４１，４２に供給しているので、ＯＣＰ動作時において、出力電圧Ｖｏが極端に低下する状況下であっても、オペアンプ４１，４２への動作電圧Ｖｃｃはさほど低下しない。しかも、上記数１により、差動増幅回路５１は出力端子１２に繋がるマイナス側出力電圧ラインを基準として、チョークコイル８の他端８Ｂに発生する電圧と、抵抗２４とコンデンサ２５の接続点の電圧との差を増幅した電圧レベルの信号を、電流検出信号として信号出力端子２６に出力するので、ＯＣＰ動作時に出力電圧Ｖｏが低下しても、実際に負荷Ｚを流れる出力電流Ｉｏを正しく検出することができる。
【００４１】
図８は、図５の回路例において、出力電流Ｉｏと電流検出信号の電圧Ｖsignalとの関係を示すグラフである。この図からも明らかなように、電流検出信号の電圧Ｖsignalは出力電流Ｉｏに比例したものとなり、またＯＣＰ動作時にも出力電流Ｉｏに対応した電圧Ｖsignalを出力している。
【００４２】
このように、本例における検出信号生成回路２２は、何れも負荷Ｚの他端に繋がるマイナス側出力電圧ラインを基準として、負荷Ｚの一端に発生する出力電圧Ｖｏと、抵抗２４とコンデンサ２５の接続点の電圧との差を増幅し、その出力を電流検出信号とする差動増幅回路５１を備えている。こうすると、ＯＣＰ（過電流保護）動作時などにおいて、ＭＯＳ型ＦＥＴ４へのパルス駆動信号の導通幅が狭くなり、出力電圧Ｖｏが極端に低下した場合であっても、差動増幅回路５１は実際に負荷Ｚを流れる出力電流Ｉｏを正しく検出することができる。
【００４３】
次に、図５とは別な回路例を図９に示す。なお、図５と共通する回路素子には、同一の符号を付して説明を行なう。ここでの検出信号生成回路２２は、１個のオペアンプ４２と、２個の抵抗４３，４４とにより構成され、図５の回路例よりも構成素子の簡素化を図っている。なお、電圧供給回路５０の構成は図５に示す回路例と全く共通している。
【００４４】
オペアンプ４２の非反転入力端子は、電圧降下検出部２１の抵抗２４とコンデンサ２５との接続点が直接接続される。また、抵抗４３と抵抗４４の直列回路は、チョークコイル８の他端８Ｂとオペアンプ４２の出力端子間に接続され、この抵抗４３と抵抗４４の接続点が、オペアンプ４２の反転入力端子に接続される。これにより本例における検出信号生成回路２２は、抵抗２４とコンデンサ２５との接続点の電圧値を基準にして、チョークコイル８の他端８Ｂに発生する出力電圧Ｖｏを、抵抗４３および抵抗４４の抵抗値の比で決められる増幅度で増幅した値に、前記抵抗２４とコンデンサ２５との接続点の電圧値を加算した電圧レベルの信号を、電流検出信号として出力する増幅回路５２を備えている。
【００４５】
ここでは、電圧降下検出部２１の一例として、前記図４で示した抵抗値が１０ｋΩの抵抗２４と、静電容量が０．１μＦのコンデンサ２５を用いる。また、抵抗４３の抵抗値は１ｋΩであり、抵抗４４の抵抗値は１００ｋΩである。したがって、チョークコイル８の他端８Ｂに発生する電圧をＶ１とし、第１のオペアンプ４１の出力端子に発生する電圧をＶ２とすると共に、抵抗４３の抵抗値をＲ１とし、抵抗４４の抵抗値をＲ２とすると、この例ではオペアンプ４２の出力端子に発生する電圧Ｖsignalが、次の数２で表わせる。
【００４６】
【数２】
2009005520.tif 000004
【００４７】
図１０は、図９における実際の各部の波形を、オシロスコープの表示部３１で表示させたものである。ここではＣＨ１としてオペアンプ４２の出力端子に発生する電流検出信号の電圧Ｖsignalを、またＣＨ２として出力リプルの電圧を、それぞれオシロスコープで観測して、同一の表示部３１により表示させたものである。またここでも、最上段の表示部３１は出力電流Ｉｏ＝０Ａのときの表示であり、以下、出力電流Ｉｏ＝５Ａ，出力電流Ｉｏ＝１０Ａ，出力電流Ｉｏ＝１１．５Ａ（ＯＣＰ動作時）における表示を示している。
【００４８】
この回路例では、動作電圧Ｖｃｃを出力電圧Ｖｏからではなく、電圧供給回路５０により出力整流回路７の出力端からオペアンプ４２に供給しているので、ＯＣＰ動作時において、出力電圧Ｖｏが極端に低下する状況下であっても、オペアンプ４２への動作電圧Ｖｃｃはさほど低下しない。また、ここでのオペアンプ４２は差動増幅回路６１として用いられておらず、抵抗２４とコンデンサ２５との接続点を、一方の入力端子（この場合は、非反転入力端子）にインピーダンス変換を行なうことなく直接接続することができるので、検出信号生成回路２２としての回路構成を簡素化できる。
【００４９】
但し、図５の回路例とは異なり、オペアンプ４２の出力端子に発生する電圧検出信号の電圧レベルが、抵抗２４とコンデンサ２５との接続点の電圧値を加算したものとして出力されるので、ＯＣＰ動作時に出力電圧Ｖｏが低下すると、この低下分がそのまま電流検出信号の電圧レベル低下として現われてしまう。実際、図１０に示すように、出力電流Ｉｏ＝１０Ａのときには、電流検出信号の電圧Ｖsignalの平均値が、出力電流Ｉｏに比例して９．９Ｖであったものが、出力電流Ｉｏ＝１１．５ＡのＯＣＰ動作時には、電流検出信号の電圧Ｖsignalの平均値が５．８Ｖに低下している。これは、出力電圧Ｖｏが低下したことに起因する。しかし、こうしたＯＣＰ動作時以外ならば、１個のオペアンプ４２と２個の抵抗４３，４４だけで、出力電流Ｉｏに見合う電圧レベルの電流検出信号を正しく生成できる。
【００５０】
図１１は、図９の回路例において、出力電流Ｉｏと電流検出信号の電圧Ｖsignalとの関係を示すグラフである。この図からも明らかなように、ＯＣＰ動作時を除いて、電流検出信号の電圧Ｖsignalは出力電流Ｉｏに比例したものとなる。
【００５１】
このように、本例における検出信号生成回路２２は、抵抗２４とコンデンサ２５との接続点の電圧値を基準にして、チョークコイル８の他端８Ｂひいては負荷Ｚの両端間に発生する出力電圧Ｖｏとの差を増幅した値に、前記抵抗２４とコンデンサ２５との接続点の電圧値を加算した電圧レベルの信号を、電流検出信号として出力する増幅回路５２を備えている。この場合、ＯＣＰ（過電流保護）動作時などにおいて、ＭＯＳ型ＦＥＴ４へのパルス駆動信号の導通幅が狭くなり、出力電圧Ｖｏが極端に低下した場合を除き、実際に負荷Ｚを流れる出力電流Ｉｏを、簡単な構成でありながら正しく検出することができる。
【００５２】
その他、図９に示す回路構成の変形例を図１２に示す。ここでは、電圧降下検出部２１を構成する抵抗２４とコンデンサ２５が、チョークコイル８の一端とマイナス側出力電圧ライン間に接続される。それ以外の構成は、図９に示す回路例と全く共通であり、またその動作も上述した通りである。
【００５３】
図１３は、ＣＨ１としてオペアンプ４２の出力端子に発生する電流検出信号の電圧Ｖsignalを、またＣＨ２としてオペアンプ４１，４２に供給される動作電圧Ｖｃｃを、それぞれオシロスコープで観測して、同一の表示部３１により表示させたものである。ここでも、動作電圧Ｖｃｃを出力電圧Ｖｏからではなく、電圧供給回路５０により出力整流回路７の出力端からオペアンプ４２に供給しているので、ＯＣＰ動作時において、出力電圧Ｖｏが極端に低下する状況下であっても、オペアンプ４２への動作電圧Ｖｃｃはさほど低下しない。また、ここでのオペアンプ４２は差動増幅回路５１として用いられておらず、抵抗２４とコンデンサ２５との接続点を、一方の入力端子（この場合は、非反転入力端子）にインピーダンス変換を行なうことなく直接接続することができるので、検出信号生成回路２２としての回路構成を簡素化できる。
【００５４】
但し、ここでもオペアンプ４２の出力端子に発生する電圧検出信号の電圧レベルが、抵抗２４とコンデンサ２５との接続点の電圧値を加算したものとして出力されるので、ＯＣＰ動作時に出力電圧Ｖｏが低下すると、この低下分がそのまま電流検出信号の電圧レベル低下として現われてしまう。実際、図１３に示すように、出力電流Ｉｏ＝１０Ａのときには、電流検出信号の電圧Ｖsignalの平均値が、出力電流Ｉｏに比例して１０Ｖであったものが、出力電流Ｉｏ＝１１．５ＡのＯＣＰ動作時には、電流検出信号の電圧Ｖsignalの平均値が６．３Ｖに低下している。これは、出力電圧Ｖｏが低下したことに起因する。しかし、こうしたＯＣＰ動作時以外ならば、１個のオペアンプ４２と２個の抵抗４３，４４だけで、出力電流Ｉｏに見合う電圧レベルの電流検出信号を正しく生成できる。
【００５５】
なお、本実施例は上記各実施形態に限定されるものではなく、種々の変形実施が可能である。例えば、主スイッチング素子としてＭＯＳ型ＦＥＴ４以外の各種半導体素子を用いてもよいし、検出信号生成回路２２は、各実施例に示す回路構成に限定されない。また、スイッチング電源装置として、例えばトランス３を介在させない非絶縁降圧型のＤＣ−ＤＣコンバータや、トランス３を介在させたフォワード型以外の例えばセンタタップ，ハーフブリッジ，フルブリッジ型のＤＣ−ＤＣコンバータを適用してもよい。
【図面の簡単な説明】
【００５６】
【図１】本発明の各実施例に共通する好ましいスイッチング電源装置の回路図である。
【図２】同上、チョークコイルおよび電圧降下検出部の回路図である。
【図３】同上、図２に示す電圧降下検出部の各部の電圧レベルを示す波形図である。
【図４】同上、図２に示す電圧降下検出部の各部の電圧レベルを示す波形図である。
【図５】同上、検出信号生成回路の具体的な構成を示す回路図である。
【図６】同上、図５に示す検出信号生成回路の各部の電圧レベルを示す波形図である。
【図７】同上、図５に示す検出信号生成回路の各部の電圧レベルを示す波形図である。
【図８】同上、図５の回路例において、出力電流と電流検出信号の電圧レベルとの関係を示すグラフである。
【図９】同上、検出信号生成回路の別な具体的構成を示す回路図である。
【図１０】同上、図９に示す検出信号生成回路の各部の電圧レベルを示す波形図である。
【図１１】同上、図９の回路例において、出力電流と電流検出信号の電圧レベルとの関係を示すグラフである。
【図１２】同上、検出信号生成回路のさらに別な具体的構成を示す回路図である。
【図１３】同上、図１３に示す検出信号生成回路の各部の電圧レベルを示す波形図である。
【図１４】従来例を示すスイッチング電源装置の回路図である。
【図１５】別な従来例を示すスイッチング電源装置の回路図である。
【符号の説明】
【００５７】
４  ＭＯＳ型ＦＥＴ（主スイッチング素子）
８  チョークコイル
２１  電圧降下検出部
２２  検出信号生成回路
２４  抵抗
２５  コンデンサ
５１  差動増幅回路
５２  増幅回路
Ｚ  負荷
【図１】
2009005520.tif 000005
【図２】
2009005520.tif 000006
【図３】
2009005520.tif 000007
【図４】
2009005520.tif 000008
【図５】
2009005520.tif 000009
【図６】
2009005520.tif 000010
【図７】
2009005520.tif 000011
【図８】
2009005520.tif 000012
【図９】
2009005520.tif 000013
【図１０】
2009005520.tif 000014
【図１１】
2009005520.tif 000015
【図１２】
2009005520.tif 000016
【図１３】
2009005520.tif 000017
【図１４】
2009005520.tif 000018
【図１５】
2009005520.tif 000019