(57)【要約】【課題】駆動条件の違いによる不具合の再現性に左右されない表示装置を提供する。【解決手段】供給される画像信号に基づく画像を表示する表示装置において、画像信号に基づいて表示装置の表示動作を駆動させるための複数の内部回路から供給された内部信号に基づいて生成した内部信号の正否に関する情報を出力する内部信号検出手段を備え、内部信号検出手段は、内部信号の基準となる基準内部信号を生成する基準内部信号生成部と、基準内部信号生成部から出力された基準内部信号と内部回路から供給された内部信号とに基づいて内部信号の正否を判定し、判定された内部信号の正否に関する情報を生成する判定部と、判定部で生成された内部信号の正否に関する情報をシリアル出力する出力部とを有する。【選択図】図３
2009150928.tif 000002
【特許請求の範囲】
【請求項１】
供給される画像信号に基づく画像を表示する表示装置において、
上記画像信号に基づいて該表示装置の表示動作を駆動させるための複数の内部回路から供給された内部信号に基づいて生成した上記内部信号の正否に関する情報を出力する内部信号検出手段を備え、
上記内部信号検出手段は、
上記内部信号の基準となる基準内部信号を生成する基準内部信号生成部と、
上記基準内部信号生成部から出力された基準内部信号と上記内部回路から供給された上記内部信号とに基づいて上記内部信号の正否を判定し、上記判定された上記内部信号の正否に関する情報を生成する判定部と、
上記判定部で生成された上記内部信号の正否に関する情報をシリアル出力する出力部とを有する
ことを特徴とする表示装置。
【請求項２】
上記内部信号検出手段は、
垂直同期信号によって初期化され、水平同期信号をカウントする第１のカウンタと、
水平同期信号によって初期化され、クロックをカウントする第２のカウンタと、
上記基準内部信号を選択する信号選択部とをさらに有し、
上記基準内部信号生成部は、上記第１のカウンタ又は上記第２のカウンタからのカウント出力に基づいて上記基準内部信号を生成し、上記信号選択部から供給された選択信号に応じた上記基準内部信号を上記判定部に出力することを特徴とする請求項１記載の表示装置。
【請求項３】
上記基準内部信号生成部は、上記基準内部信号のパラメータ情報を格納する情報格納手段を有し、上記パラメータ情報と上記第１のカウンタ又は上記第２のカウンタからのカウント出力とに基づいて上記基準内部信号を生成することを特徴とする請求項２記載の表示装置。
【請求項４】
上記判定部は、上記基準内部信号生成部から供給された基準内部信号と上記内部回路から供給された上記内部信号の出力タイミングとを比較して、上記基準内部信号の出力タイミングと上記内部信号の出力タイミングとが一致していると判定した場合には上記内部信号が正常であることを示す情報を生成し、上記基準内部信号の出力タイミングと上記内部信号の出力タイミングとが一致していないと判定した場合には上記内部信号が異常であることを示す情報を生成することを特徴とする請求項１記載の表示装置。
【請求項５】
供給される画像信号に基づく画像を表示する表示装置の制御方法において、
上記画像信号に基づいて上記表示装置の表示動作を駆動させるための複数の内部回路から供給された内部信号の基準となる基準内部信号を生成する基準内部信号生成工程と、
上記基準内部信号生成工程で生成した上記基準内部信号と上記内部回路から供給された上記内部信号とに基づいて上記内部信号の正否を判定する判定工程と、
上記判定工程で判定された上記内部信号の正否に関する情報を生成する情報生成工程と、
上記情報生成工程で生成された上記内部信号の正否に関する情報をシリアル出力する出力工程とを有する
ことを特徴とする制御方法。
【請求項６】
供給される画像信号に基づく画像を表示する表示装置を備えた表示システムにおいて、
上記画像信号に基づいて上記表示装置の表示動作を駆動させるための複数の内部回路から供給された内部信号に基づいて生成した上記内部信号の正否に関する情報を出力する内部信号検出手段と、
上記表示装置と接続され、上記出力部から出力された上記内部信号の正否に関する情報に基づいて、上記表示装置の表示動作を制御するための制御信号を生成する制御手段とを備え、
上記内部信号検出手段は、
上記内部信号の基準となる基準内部信号を生成する基準内部信号生成部と、
上記基準内部信号生成部から出力された基準内部信号と上記内部回路から供給された上記内部信号とに基づいて上記内部信号の正否を判定し、上記判定された上記内部信号の正否に関する情報を生成する判定部と、
上記判定部で生成された上記内部信号の正否に関する情報をシリアル出力する出力部とを有し、
上記制御手段は、上記内部信号が異常であることを示す情報を受信した場合には、上記内部回路の動作をリセットして通常の動作状態に復帰させるように制御することを特徴とする表示システム。
【請求項７】
供給される画像信号に基づく画像を表示する表示装置を備えた表示システムの制御方法において、
上記画像信号に基づいて上記表示装置の表示動作を駆動させるための複数の内部回路から供給された内部信号の基準となる基準内部信号を生成する基準内部信号生成工程と、
上記基準内部信号生成工程で生成した上記基準内部信号と上記内部回路から供給された上記内部信号とに基づいて上記内部信号の正否を判定する判定工程と、
上記判定工程で判定された上記内部信号の正否に関する情報を生成する情報生成工程と、
上記情報生成工程で生成された上記内部信号の正否に関する情報をシリアル出力する出力工程と、
上記表示装置と接続された制御手段が、上記出力工程で出力された上記内部信号が異常であることを示す情報を受信した場合には、上記内部回路の動作をリセットして通常の動作状態に復帰させる動作復帰工程とを有する
ことを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及び制御方法並びに表示システム及び制御方法に関し、特にビデオカメラ、デジタルカメラ、携帯電話等のモバイル機器に適用される表示装置及び制御方法並びに表示システム及び制御方法に関する。
【背景技術】
【０００２】
表示装置には、近年、ガラス基板上に画素をマトリックス状に配置して表示部を形成し、このガラス基板上にソースドライバ、ゲートドライバによる駆動回路や各種のタイミング信号を生成するタイミングジェネレータ等を一体に形成した液晶表示装置等がある。このように複数の内部回路が配置されている表示装置の内部回路から出力される内部信号をテストする方法として、テスト端子で内部回路から供給された内部信号をモニタリングする方法がある（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開平１１−３２６４６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら上述したモニタ方法では、モニタする信号の数が増加すると端子数を増加する必要がある。したがって、複数の内部回路ブロックから供給された信号をモニタする場合にはテスト端子の数しか信号出力できないため、外部に出力可能な端子の数が限られることになり、テスト回路における端子の数を増やさなければならないという外部実装面の問題がある。
【０００５】
一方、テスト回路のテスト設定により複数の信号をモニタすることも可能であるが、一部の回路が非動作状態となってしまったり、回路に不具合が発生した際の状態とは異なる動作状態となってしまうことがある。例えば、セット状態と評価基板上でＧＮＤ能力が異なるなど、回路条件によっては不具合が再現しない場合もある。このような対策として、セットに組込んだ状態でパネル内部の動作を確認することが有効であるが、解析効率が悪くなってしまうという問題がある。
【０００６】
本発明は、上記従来の課題を解決するものであり、表示装置の実動作を停止したテストモード等に設定することなく、不具合発生時の状態のまま内部動作をモニタする表示装置及び制御方法並びに表示システム及び制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、本発明に係る表示装置は、供給される画像信号に基づく画像を表示する表示装置において、上記画像信号に基づいて該表示装置の表示動作を駆動させるための複数の内部回路から供給された内部信号に基づいて上記内部信号の正否に関する情報を出力する内部信号検出手段を備え、上記内部信号検出手段は、上記内部信号の基準となる基準内部信号を生成する基準内部信号生成部と、上記基準内部信号生成部から出力された基準内部信号と上記内部回路から供給された上記内部信号とに基づいて上記内部信号の正否を判定し、上記判定された上記内部信号の正否に関する情報を生成する判定部と、上記判定部で生成された上記内部信号の正否に関する情報をシリアル出力する出力部とを有することを特徴とする。
【０００８】
また、本発明に係る制御方法は、供給される画像信号に基づく画像を表示する表示装置の制御方法において、上記画像信号に基づいて上記表示装置の表示動作を駆動させるための複数の内部回路から供給された内部信号の基準となる基準内部信号を生成する基準内部信号生成工程と、上記基準内部信号生成工程で生成した上記基準内部信号と上記内部回路から供給された上記内部信号とに基づいて上記内部信号の正否を判定する判定工程と、上記判定工程で判定された上記内部信号の正否に関する情報を生成する情報生成工程と、上記情報生成工程で生成された上記内部信号の正否に関する情報をシリアル出力する出力工程とを有することを特徴とする。
【０００９】
さらに、本発明に係る表示システムは、供給される画像信号に基づく画像を表示する表示装置を備えた表示システムにおいて、上記画像信号に基づいて上記表示装置の表示動作を駆動させるための複数の内部回路から供給された内部信号に基づいて生成した上記内部信号の正否に関する情報を出力する内部信号検出手段と、上記表示装置と接続され、上記出力部から出力された上記内部信号の正否に関する情報に基づいて、上記表示装置の表示動作を制御するための制御信号を生成する制御手段とを備え、上記内部信号検出手段は、上記内部信号の基準となる基準内部信号を生成する基準内部信号生成部と、上記基準内部信号生成部から出力された基準内部信号と上記内部回路から供給された上記内部信号とに基づいて上記内部信号の正否を判定し、上記判定された上記内部信号の正否に関する情報を生成する判定部と、上記判定部で生成された上記内部信号の正否に関する情報をシリアル出力する出力部とを有し、上記制御手段は、上記内部信号が異常であることを示す情報を受信した場合には、上記内部回路の動作をリセットして通常の動作状態に復帰させるように制御することを特徴とする。
【００１０】
さらにまた、本発明に係る制御方法は、供給される画像信号に基づく画像を表示する表示装置を備えた表示システムの制御方法において、上記画像信号に基づいて上記表示装置の表示動作を駆動させるための複数の内部回路から供給された内部信号の基準となる基準内部信号を生成する基準内部信号生成工程と、上記基準内部信号生成工程で生成した上記基準内部信号と上記内部回路から供給された上記内部信号とに基づいて上記内部信号の正否を判定する判定工程と、上記判定工程で判定された上記内部信号の正否に関する情報を生成する情報生成工程と、上記情報生成工程で生成された上記内部信号の正否に関する情報をシリアル出力する出力工程と、上記表示装置と接続された制御手段が、上記出力工程で出力された上記内部信号が異常であることを示す情報を受信した場合には、上記内部回路の動作をリセットして通常の動作状態に復帰させる動作復帰工程とを有することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、表示装置の実動作を停止したテストモード等に設定することなく、不具合発生時の状態のまま内部動作をモニタすることができるため、システムの解析に要する時間を短縮することが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明が適用された表示システムについて、図面を参照しながら詳細に説明する。なお、本発明は以下の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で、任意に変更可能であることは言うまでもない。
【００１３】
図１は、本実施形態における表示装置の内部構成を示すブロック図である。本発明が適用される表示装置１は、例えばビデオカメラ、デジタルカメラ、携帯電話等のモバイル機器に用いる表示素子１０を備えている。具体的に表示素子１０としては、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）で形成された液晶表示素子や、有機エレクトロルミネッセンス素子（Organic Electro Luminescent Device）を適用することができる。例えば表示素子１０は、ＣＯＧ（Chip On Glass）方式と呼ばれるガラス基板（ＬＣＤ：Liquid Crystal Display）上に直接駆動回路としてのドライバＩＣを備え、このドライバＩＣの電極とガラス基板上の配線とが接続されている。また、表示素子１０は、駆動回路としてＣＯＧ方式ではなく直接ＴＦＴで形成されたものを備えていてもよい。
【００１４】
さらに表示装置１は、表示素子１０を駆動させるための駆動回路であるゲートドライバ１１及びソースドライバ１２、各種タイミング信号を発生するタイミングジェネレータ１３、内部回路を駆動させるための電源を供給する内部生成電源回路１４、内部回路から転送される内部信号を選択するための通信レジスタ１５、及び通信レジスタ１５により選択された内部信号を検出するための内部信号検出回路１６を備えている。
【００１５】
さらにまた表示装置１は、映像信号発生部１７と制御部１８とを備えたセットディスプレイが接続されており、映像信号発生部１７から出力される映像信号、水平同期信号や垂直同期信号等の同期信号、クロック等が表示装置１に供給される。
【００１６】
表示装置１における駆動回路を構成するゲートドライバ１１及びソースドライバ１２は、例えば基板の外縁に沿って配置されるフレキシブル配線シートにマウントされた集積回路チップである。ゲートドライバ１１及びソースドライバ１２は、タイミングジェネレータ１３からパラレル通信で供給された各種制御信号に基づいて、所定の駆動方式による駆動タイミングで表示素子１０を駆動させるための駆動信号を生成し、この生成した駆動信号に基づいて表示素子１０を駆動させることにより、映像信号発生部１７から供給された映像信号に応じた画像を形成して表示する。
【００１７】
ゲートドライバ１１は、複数の画素に対する画素データからなる画像データの更新周期である１フレーム期間（垂直走査期間）に複数の信号ラインであるゲートラインを順次駆動する。例えばゲートドライバ１１は、タイミングジェネレータ１３から供給された制御信号に基づく設定内容で表示素子１０を画素単位で駆動させるための駆動信号を生成し、この生成した駆動信号をタイミングジェネレータ１３から供給された映像信号とともに表示素子１０に供給する。ここで、ゲートドライバ１１は、生成した駆動信号をタイミングジェネレータ１３から供給された映像信号とともに画素スイッチャ（図示せず）を介して表示素子１０に供給するようにしてもよい。また、ゲートドライバ１１は、表示素子１０を駆動させるための駆動信号をゲートドライバ転送信号として内部信号検出回路１６に出力する。
【００１８】
ソースドライバ１２は、各ゲートラインがゲートドライバ１１によって駆動される１水平走査期間において１行分の画素に対する画素データをそれぞれ画素電圧に変換して複数のソースラインに並列的に出力する。例えばソースドライバ１２は、タイミングジェネレータ１３から供給された制御信号に基づく設定内容で表示素子１０を走査ライン毎に駆動させるための駆動信号を生成し、この生成した駆動信号をタイミングジェネレータ１３から供給された映像信号とともに表示素子１０に供給する。
【００１９】
上述したように、ソースドライバ１２から供給された駆動信号に基づく走査ライン毎の駆動タイミングで供給される映像信号をゲートドライバ１１から供給された駆動信号に基づく画素単位の駆動タイミングで表示素子１０に供給することにより、表示素子１０が駆動されて映像信号に基づいた画像が表示される。また、ソースドライバ１２は、表示素子１０を駆動させるための駆動信号をソースドライバ転送信号として内部信号検出回路１６に出力する。
【００２０】
タイミングジェネレータ１３は、映像信号発生部１７から供給された映像信号や制御部１８から供給された制御信号等の各種信号を受信してシリアル−パラレル変換を行った後、表示素子１０を駆動するための画面モードに応じた各制御信号をゲートドライバ１１やソースドライバ１２に供給する。例えばタイミングジェネレータ１３は、映像信号発生部１７から供給された映像信号、表示素子１０で画面を描画する際に垂直方向のタイミングを計るための垂直同期信号、表示素子１０で画面を描画する際に水平方向のタイミングを計るための水平同期信号、クロック等を受信する。タイミングジェネレータ１３は、映像信号発生部１７から供給されたクロックをＨカウンタ２０に出力する。また、タイミングジェネレータ１３は、映像信号発生部１７から供給された水平同期信号をＨカウンタ２０及びＶカウンタ２１に、映像信号発生部１７から供給された垂直同期信号をＶカウンタ２１にそれぞれ出力する。また、タイミングジェネレータ１３は、Ｈカウンタ２０に出力した水平同期信号及びＶカウンタ２１に出力した垂直同期信号等の同期信号を内部信号検出回路１６に出力する。
【００２１】
内部生成電源回路１４は、表示装置１の内部回路を駆動させるのに必要となる電圧や電流を供給するための電源回路である。また、内部生成電源回路１４は、電源や電圧を各内部回路に供給するための内部生成電源制御信号を生成して内部信号検出回路１６に出力する。
【００２２】
通信レジスタ１５は、映像信号発生部１７から供給された映像信号に基づいて生成された表示素子１０を駆動するための内部信号を選択するための通信信号を生成し、生成した通信信号を内部信号検出回路１６の信号選択回路２４に出力する。具体的に通信レジスタ１５は、図１の矢印で示すようにゲートドライバ１１から出力されたゲートドライバ転送信号、ソースドライバ１２から出力されたソースドライバ転送信号、タイミングジェネレータから出力された水平同期信号及び垂直同期信号等のタイミングジェネレータ信号、内部生成電源回路１４から出力された内部生成電源制御信号から所定の内部信号を選択するための通信信号を生成し、生成した通信信号を内部信号検出回路１６に出力することによりモニタ対象となる内部回路を設定する。また、通信レジスタ１５は、内部信号検出回路１６の通信出力回路２７にＸＣＳ（チップ選択信号）、ＳＣＫ（シリアル・クロック）等の通信信号を出力する。
【００２３】
このようにして通信レジスタ１５は、各内部回路から供給される内部信号を選択するための通信信号を生成して内部信号検出回路１６に出力することにより、表示装置１内部回路の複数の動作状態をモニタする際に実動作を停止したテストモード等の特別なモードに設定することなく不具合発生時の状態のまま表示装置１の内部動作をモニタすることができる。
【００２４】
内部信号検出回路１６は、上述した各駆動回路から供給された各信号を検出し、この検出した信号に基づいて各内部回路から供給される内部信号の正否に関する情報を生成して外部装置である制御部１８に出力する。詳細については後述する。
【００２５】
映像信号発生部１７は、所定の映像信号を表示装置１に出力する。また映像信号発生部１７は、水平同期信号を生成してタイミングジェネレータ１３に出力する。さらに、映像信号発生部１７は、垂直同期信号を生成してタイミングジェネレータ１３に出力する。さらにまた映像信号発生部１７は、クロック信号を生成してタイミングジェネレータ１３に出力する。
【００２６】
制御部１８は、ＣＰＵ、表示装置１の全体動作を制御する制御プログラム等が記録されたＲＯＭ、読み出された制御プログラム等を一旦格納するとともに必要に応じて読み出されるＲＡＭ等で構成されるいわゆるマイクロコンピュータであり、ユーザの操作に応じた各種の制御信号を生成する。例えば制御部１８は、映像信号発生部１７の動作を制御するための制御信号を映像信号発生部１７に出力する。また、制御部１８は、表示装置１の内部信号検出回路１６から出力されたシリアル通信情報を受信する。
【００２７】
なお、制御部１８は、表示装置１の外部に接続されたものとしているが、この例に限定せず、例えば図２に示すように表示装置１の内部に制御回路を内蔵してもよい。このように表示装置１の内部に制御回路を内蔵した場合には、表示装置１の内部に設けられた制御回路１９は、判定回路２５からの内部信号の判定結果に関する信号を入力し、この信号が異常信号である場合には通信レジスタ１５のリセット・スタンバイ動作を強制的にＯＮするように制御する。次に、内部信号検出回路１６の内部構成について詳細に説明する。
【００２８】
図３は、本実施形態の内部信号検出回路１６の内部構成を示すブロック図である。内部信号検出回路１６は、表示装置１における内部回路を統括してモニタするためのブロックであり、水平同期信号によって初期化されクロックでカウントアップするＨカウンタ２０と、垂直同期信号によって初期化され水平同期信号でカウントアップするＶカウンタ２１と、基準内部信号を生成するためのデコード値を出力する信号選択回路２４と、各内部回路から出力される内部信号が正常か否かを判定するための基準内部信号を出力するデコーダ２２及びデコーダ２３と、内部信号の正否を判定するための判定回路２５と、ラッチ２６と、内部信号の正否に関する情報をシリアル出力する通信出力回路２７とを備える。
【００２９】
Ｈカウンタ２０は、タイミングジェネレータ１３から供給されたクロックをカウントし、このクロックに応じたカウント出力をデコーダ２２に供給する。また、Ｈカウンタ２０は、タイミングジェネレータ１３から供給された水平同期信号に応じてカウント値をリセットする。
【００３０】
Ｖカウンタ２１は、タイミングジェネレータ１３から供給された水平同期信号をカウントし、この水平同期信号に応じたカウント出力をデコーダ２３に供給する。また、Ｖカウンタ２１は、タイミングジェネレータ１３から供給された垂直同期信号に応じて水平同期信号のカウント値をリセットする。
【００３１】
デコーダ２２は、Ｈカウンタ２０から供給されたカウント出力に応じた基準内部信号を生成する。ここで、基準内部信号とは、内部信号のリファレンス信号であり、例えば内部信号が正常に出力されるタイミングを示す信号である。また、デコーダ２２は、信号選択回路２４から供給される選択信号に応じた基準内部信号を判定回路２５に出力する。例えば、デコーダ２２にはデコード値が予め格納されており、このデコード値とＨカウンタ２０から供給されたカウント出力とに基づいて所定の基準内部信号を生成し、信号選択回路２４から供給された選択信号に応じた基準内部信号を判定回路２５に出力する。
【００３２】
デコーダ２３は、Ｖカウンタ２１から供給されたカウント出力に応じた基準内部信号を生成する。また、デコーダ２３は、信号選択回路２４から供給される選択信号に応じた基準内部信号を判定回路２５に出力する。例えば、デコーダ２３にはデコーダ２２と同様にデコード値が予め格納されており、このデコード値とＶカウンタ２１から供給されたカウント出力とに基づいて所定の基準内部信号を生成し、信号選択回路２４から供給された選択信号に応じた基準内部信号を判定回路２５に出力する。
【００３３】
信号選択回路２４は、基準内部信号をデコーダ２２及びデコーダ２３において選択する。即ち、信号選択回路２４は、通信レジスタ１５から供給された通信信号に基づいてデコーダ２２又はデコーダ２３で生成された基準内部信号の判定回路２５に対する出力を選択する。例えば、信号選択回路２４は、内部信号が正常に出力されるタイミングを示す基準内部信号をデコーダ２２又はデコーダ２３において選択する。
【００３４】
なお、信号選択回路２４は、デコーダ２２又はデコーダ２３に対して後述する基準内部信号を生成するためのパラメータとしてのデコード値を選択するようにしてもよい。
【００３５】
このようにして、デコーダ２２又はデコーダ２３では所定の基準内部信号が生成され、信号選択回路２４から供給された選択信号に応じた基準内部信号が判定回路２５に出力される。
【００３６】
判定回路２５は、基準内部信号及び複数の内部回路から出力された内部信号を検出して内部信号の正否判定を行う。具体的に判定回路２５は、デコーダ２２又はデコーダ２３から供給された基準内部信号、ゲートドライバ１１から供給されたゲートドライバ転送出力、ソースドライバ１２から供給されたソースドライバ転送出力、タイミングジェネレータ１３から供給されたタイミングジェネレータ信号出力、内部生成電源回路１４から供給された内部生成電源制御信号等の内部信号を検出し、検出した基準内部信号と所定の内部信号とを比較する。また、判定回路２５は、比較した基準内部信号と内部信号との正否判定を行って内部信号の正否に関する情報を生成し、生成した内部信号の正否に関する情報をラッチ２６に出力する。例えば判定回路２５は、信号選択回路２４から供給された選択信号に応じて複数の内部回路から供給された所定の内部信号を選択することにより、デコーダ２２又はデコーダ２３から供給された基準内部信号と、この基準内部信号に対応した内部信号とを比較して内部信号の正否判定を行うことができる。
【００３７】
なお、判定回路２５は、信号選択回路２４から供給された選択信号に基づいてデコーダ２２又はデコーダ２３から供給された所定の基準内部信号を選択するようにしてもよい。この場合において、信号選択回路２４からデコーダ２２又はデコーダ２３に対して基準内部信号を選択するための選択信号が供給されず、判定回路２５には、デコーダ２２及びデコーダ２３の少なくとも１つから供給された複数の基準内部信号及び複数の内部回路から供給された内部信号が供給される。このようにして判定回路２５は、信号選択回路２４から供給された選択信号に基づいて所定の基準内部信号と内部信号とを比較することにより内部信号の正否判定を行うことができる。
【００３８】
このように判定回路２５は、内部信号検出回路１６が基準内部信号を生成するためのデコード値を格納することにより、表示装置１における各内部回路から出力された内部信号の正否を表示装置１の内部で判定することができる。
【００３９】
図４は、デコーダ２３及び判定回路２５の構成を示す図である。この図４の例では、デコーダ２３が、タイミングジェネレータＶ出力に関するデコード値、ソースドライバ転送出力に関するデコード値、内部生成電源制御信号に関するデコード値をそれぞれ格納するデコード値格納部２３ａ〜２３ｃと、信号選択回路２４からの選択信号に応じてデコード値格納部から供給されたデコード値の出力を切替える切替え部２３ｄと、切替え部２３ｄから供給された所定のデコード値に基づいて基準内部信号を生成する基準内部信号生成部２３ｅとを備える。また、判定回路２５は、信号選択回路２４からの選択信号に応じて内部回路から出力された所定の内部信号の出力を切替える切替え部２５ａと、基準内部信号生成部２３ｅから供給された基準内部信号と切替え部２５ａから供給された内部信号とに基づいて内部信号の出力タイミングの正否を判定する判定部２５ｂと、判定部２５ｂから供給された内部信号の判定結果を出力する出力部２５ｃとを備える。
【００４０】
このように判定回路２５では、信号選択回路２４からの選択信号が切替え部２３ｄ及び切替え部２５ａに供給されることにより、基準内部信号生成部２３ｅから供給された所定の基準内部信号と、切替え部２５ａから供給された所定の内部信号とに基づいて判定した内部信号の出力タイミングの正否に関する判定結果をシリアル出力することができる。
【００４１】
また、変形例として以下の図５及び図６に示すような構成とすることもできる。図５は、デコーダ２３１及び判定回路２５１の構成を示す図である。この図５に示す例で図４の構成と異なる点は、デコーダ２３１の内部ではなく判定回路２５１の内部に切替え部と基準内部信号生成部とが備えられている点、即ち、デコード値格納部から供給された所定のデコード値の出力を切り替える切替え部２５ｄと切替え部２５ｄから供給されたデコード値に基づいて基準内部信号を生成する基準内部信号生成部２５ｅとが判定回路２５１に備えられている点である。
【００４２】
この場合に判定回路２５１では、信号選択回路２４からの選択信号が切替え部２５ａ及び切替え部２５ｄに供給されることにより、基準内部信号生成部２５ｅから供給された所定の基準内部信号と、切替え部２５ｄから供給された所定の内部信号とに基づいて判定した内部信号の出力タイミングの正否に関する判定結果をシリアル出力することができる。
【００４３】
図６は、デコーダ及び判定回路の構成を示す図である。この図６の例で図４の構成と異なる点は、デコーダ２３２が、デコード値格納部２３ａ〜２３ｃそれぞれに対応した基準内部信号生成部、例えば、タイミングジェネレータＶ出力に関するデコード値に基づいて基準内部信号を生成する基準内部信号生成部２３ｆと、ソースドライバ転送出力に関するデコード値に基づいて基準内部信号を生成する基準内部信号生成部２３ｇと、内部生成電源制御信号に関するデコード値に基づいて基準内部信号を生成する基準内部信号生成部２３ｈとを備える点である。また、判定回路２５２において図４の構成と異なる点は、判定回路２５２が各基準内部信号生成部で生成された基準内部信号と内部信号との出力タイミングの正否を判定するための判定部、例えば、タイミングジェネレータＶ出力に関する出力タイミングの正否を判定する判定部２５ｆと、ソースドライバ転送出力に関する出力タイミングの正否を判定する判定部２５ｇと、内部生成電源制御信号に関する出力タイミングの正否を判定する判定部２５ｈとを備える点である。
【００４４】
この場合に判定回路２５２では、判定部２５ｆ〜２５ｈが基準内部信号生成部２３ｆ〜２３ｈから供給された基準内部信号と内部回路から出力された内部信号とに基づいて判定した内部信号の出力タイミングの正否に関する判定結果を出力することができる。なお、上述したデコーダ及び判定回路の構成は一例を示すものであり、これらの例に限定されるものではない。
【００４５】
図７は、内部信号と基準内部信号とを示す模式図である。判定回路２５は、デコーダ２２又はデコーダ２３から供給された基準内部信号と表示装置１の各内部回路から出力された内部信号とを検出し、検出した基準内部信号及び内部信号に基づいて内部信号が正常か否かを判定する。具体的に判定回路２５は、同期信号である水平同期信号又は垂直同期信号等に基づいてデコーダ２２又はデコーダ２３で生成された基準内部信号と内部信号の出力タイミングとを比較して、基準内部信号と内部信号との出力タイミングが一致していると判定した場合には、内部信号の出力タイミングが正常であると判断して内部信号が正常であることを示す情報を生成する。また、判定回路２５は、検出した内部信号と基準内部信号の出力タイミングとを比較して基準内部信号と内部信号との出力タイミングが一致していないと判定した場合には、内部信号の出力タイミングが異常であると判断して内部信号が異常であることを示す情報を生成する。例えば、判定回路２５は、内部信号と基準内部信号とを比較して出力タイミングが一致した場合には、内部信号が正常であることを示す情報としてビット情報１を生成する。また、判定回路２５は、内部信号と基準内部信号とを比較して出力タイミングが不一致である場合には、内部信号が異常であることを示す情報としてビット情報０を生成する。判定回路２５は、このように生成した内部信号の出力タイミングの正否に関するビット情報をラッチ２６に供給する。
【００４６】
ラッチ２６は、例えば一走査線分のデータメモリ回路であり、判定回路２５から供給された内部信号の出力タイミングの正否に関するビット情報を記憶し、垂直同期信号又は水平同期信号に応じてこの記憶した内部信号の出力タイミングの正否に関するビット情報を読み出し、読み出したビット情報を通信出力回路２７に供給する。
【００４７】
通信出力回路２７は、ラッチ２６から供給された内部信号の出力タイミングの正否に関するビット情報を制御部１８に送信する。例えば通信出力回路２７は、通信レジスタ１５から供給されたチップ選択信号（ＸＣＳ）、シフトクロック（ＳＣＫ）等の通信信号を検出し、シフトクロックに応じてシリアル信号として一つのクロックで１ビット分の信号を制御部１８に出力することにより、内部信号の出力タイミングの正否に関する情報をビット情報としてシリアル通信する。これにより、表示装置１の実動作を停止したテストモード等に設定することなく、不具合発生時の状態のまま内部動作をモニタすることができるため、システムの解析に要する時間を短縮することが可能となる。
【００４８】
図８は、通信出力回路２７から出力される情報の一例を示す図である。シリアル信号のデータは、例えばゲートドライバ信号出力の正否に関する情報３０、タイミングジェネレータＨ信号出力の正否に関する情報３１、内部生成電源制御信号の正否に関する情報３２、ソースドライバ信号出力の正否に関する情報３３、タイミングジェネレータＶ信号出力の正否に関する情報３４がそれぞれビット情報１及びビット情報０という２値情報として出力されている。通信出力回路２７は、このように内部信号が出力されたタイミングに関する正否情報をビット情報１及びビット情報０の２値情報として表示装置１の外部に接続された制御部１８に出力する。
【００４９】
このように通信出力回路２７は、判定回路２５がデコーダ２２又はデコーダ２３から供給された基準内部信号と表示装置１の内部回路から出力された内部信号とに基づいて内部信号の出力タイミングの正否を判定し、判定結果に基づいて生成した正否情報をビット情報である１及び０という２値情報で制御部１８に出力することにより、表示装置１をテストモード等の状態にすることなく内部回路の動作を確認することができる。したがって、表示装置１の内部回路の解析に要する時間が短縮されるため、例えば表示素子や搭載セットの開発を同時に行う場合において短期間での開発が可能となる。
【００５０】
なお、通信出力回路２７から出力される内部信号の出力タイミングに関する正否情報は、上述した実施例に限定されるものではない。
【００５１】
図９は、通信出力回路２７から出力される情報を示す図である。通信出力回路２７は、例えばこの図に示すように、モニタする信号の種類、換言するとモニタする信号が何かを示す情報と、そのモニタ先の出力正否に関する情報とを出力するようにしてもよい。
【００５２】
モニタする信号の種類を示す情報としては、例えば３ビットの情報量でゲートドライバ信号出力の正否に関する出力正否を０、タイミングジェネレータＶ出力の正否に関する出力正否を１、内部生成電源制御信号の正否に関する出力正否を２、ソースドライバ信号出力の正否に関する出力正否を３、タイミングジェネレータＨ出力の正否に関する出力正否を４と表わすことができる。また、出力正否情報としては、例えば信号の出力タイミングが正常であることを示すビット情報１及び出力タイミングが異常であることを示すビット情報０で表すことができる。
【００５３】
図１０は、本実施形態における内部信号検出回路のタイミングチャートである。（ａ）は垂直同期信号、（ｂ）は水平同期信号、（ｃ）は、タイミングジェネレータＶ出力の基準同期信号、（ｄ）はタイミングジェネレータＶ出力の内部信号、（ｅ）は判定回路２５におけるタイミングジェネレータ判定出力、（ｆ）は通信レジスタ１５から供給されるＸＣＳ、（ｇ）は通信出力回路２７から出力されるシリアル出力（ＳＯ）を示している。
【００５４】
例えば、Ｖカウンタ２１、デコーダ２３系統の出力タイミングにおいて、信号選択回路２４を介してタイミングジェネレータＶ出力が選択された場合、デコーダ２３で水平同期信号単位のデコード値から所定の基準同期信号が生成され、生成された基準同期信号が判定回路２５に供給される。判定回路２５では、基準内部信号（ｃ）と内部信号（ｄ）とで差分がない場合には、判定出力として出力タイミングが正常であることを示すビット情報１を出力する。また、基準内部信号（ｃ）と内部信号（ｄ）とで差分がある場合には、判定出力として出力タイミングが異常であることを示すビット情報０を出力する。
【００５５】
判定回路２５は、時刻ｔ１と時刻ｔ２との間における判定出力では、内部信号と基準内部信号とのパルス幅及び位相が一致しているため、内部信号と基準内部信号とで差分なしと判定してビット情報１を時刻ｔ２のタイミングで出力する。一方、判定回路２５は、時刻ｔ２と時刻ｔ３との間における判定出力では、内部信号と基準内部信号とでパルス幅が異なるため、内部信号と基準内部信号とで差分ありと判定してビット情報０を時刻ｔ３のタイミングで出力する。また、判定回路２５は、時刻ｔ３と時刻ｔ４との間における判定出力では、内部信号に基準内部信号とは異なるパルスが存在するため、差分ありと判定してビット情報０を時刻ｔ４のタイミングで出力する。
【００５６】
通信出力回路２７は、図の矢印で示すＸＣＳのパルスの立ち下がりのタイミングで所定の内部信号についての判定結果をシリアル出力する。例えば、時刻ｔ１と時刻ｔ２の間では、タイミングジェネレータＶ出力に関する判定結果Ｓ１についてビット情報１を出力する。また、時刻ｔ３と時刻ｔ４の間では、判定結果Ｓ１についてビット情報０を出力する。
【００５７】
続いて、本発明を適用したフィードバック処理について説明する。ここで、本実施の形態におけるフィードバック処理とは、外乱ノイズ等により表示装置１における内部回路に不具合等が生じてしまった場合に、その状態から通常の動作状態に復帰させるための処理である。
【００５８】
図１１は、内部信号検出回路１６を適用したフィードバック処理を説明するための図である。表示装置１と接続された制御部１８は、内部信号検出回路１６から供給された表示装置１の内部信号の出力タイミングの正否に関するシリアル情報を受信した際に内部信号の出力タイミングが異常であることを示す情報が含まれていた場合、即ち、通信出力回路２７から供給されたシリアル情報にビット情報０を検出した場合には、表示装置１をリセット又はスタンバイ状態にさせるための制御信号を生成して通信レジスタ１５に出力することにより表示装置１の内部回路に不具合等が発生してしまった場合でも、その状態から正常な動作状態に復帰させることが可能となる。ここで、制御部１８が実行するフィードバック処理の詳細について、フローチャートを参照して説明する。
【００５９】
図１２は、表示装置１が誤動作に至った状態から正常な動作に復帰させる際の制御部１８における処理を説明するためのフローチャートである。
【００６０】
ステップＳ１０において、制御部１８は、表示装置１を誤作動から復帰させるための処理を開始する。
【００６１】
ステップＳ１１において、制御部１８は、表示装置１から供給されたシリアル通信情報を受信して、表示装置１の内部回路が異常動作を起こしているか否かを判定する。具体的に制御部１８は、通信出力回路２７から供給されたシリアル通信情報のデータ列において、内部信号の出力タイミングと基準内部信号のタイミングとが不一致であることを示すビット情報０を検出した場合には、表示装置１における内部回路が誤動作に至っていると判断してステップＳ１２の処理に進む。一方、制御部１８は、通信出力回路２７から供給されたシリアル通信情報のデータ列において、内部信号の出力タイミングと基準内部信号のタイミングとが一致していることを示すビット情報１を検出した場合には、表示装置１における内部回路が正常に動作していると判断してステップＳ１４の処理に進む。
【００６２】
ステップＳ１２において、制御部１８は、表示装置１における内部回路をリセット状態又はスタンバイ状態に設定するための制御信号を生成し、生成した制御信号を通信レジスタ１５に出力する。
【００６３】
ステップＳ１３において、制御部１８は、表示装置１における内部回路のスタンバイ状態を解除するためのシーケンス処理を行う。
【００６４】
このように、制御部１８は、内部信号検出回路１６から供給された表示装置１の内部信号が出力されたタイミングの正否に関するシリアル情報を受信した際に、内部信号の出力タイミングの異常を検出した場合、即ち、通信出力回路２７から供給されたシリアル情報にビット情報０が含まれていた場合には、表示装置１をリセット又はスタンバイ状態にさせるための制御信号を生成し、生成した制御信号を通信レジスタ１５に出力することにより、表示装置１における表示動作を通常の状態に復帰させることができる。したがって、制御部１８は、外乱ノイズ等により表示装置１における内部回路が暴走・誤作動等を発生した場合でも、暴走・誤作動等を発生した内部回路の動作を一旦リセットして表示装置１の表示動作を通常の動作に復帰させることができる。
【００６５】
ここで、従来技術では、表示装置が暴走した場合の対策として、表示装置を一旦リセット又はスタンバイ状態に設定することにより通常動作状態に復帰させる技術が開示されている。具体的には、屋外に設置された表示装置において、強制リセットスイッチを備えたリモコンの強制リセットスイッチを操作することにより、表示装置をリセットするためのリセットコードが送出され、この送出されたリセットコードを受信することにより表示装置の動作をリセットすることにより、例えば人間の手が届かない場所に設置された表示装置のリセットを可能としている。
【００６６】
しかし、このような対策は、本実施形態のようなモバイル機器を想定した場合には有効ではない。また、表示装置が上述したような不具合をきたした場合には、ユーザの手を借りてリセットをする必要がある。さらに、表示装置に発生したノイズに対して、ユーザが故障したものであると認識してしまう恐れがある。
【００６７】
一方、本実施形態における内部信号検出回路１６を備えた表示装置１によれば、このような問題点を解決することが可能となる。
【００６８】
なお、ユーザの使い勝手を向上させるために、製品出荷前における内部回路のテストにおいては、制御部１８による自動リセット処理が実行されないように設定し、出荷後においては、制御部１８による自動リセット処理が実行されるように設定してもよい。このような設定を行うことにより、製品の出荷前からユーザが購入した後に亘って、本実施形態における表示装置１を使用するユーザの使い勝手を向上させることができる。
【図面の簡単な説明】
【００６９】
【図１】本実施形態における表示装置の内部構成を示すブロック図である。
【図２】本実施形態における表示装置の内部構成を示すブロック図である。
【図３】本実施形態の内部信号検出回路の回路構成を示すブロック図である。
【図４】デコーダ及び判定回路の構成を示す図である。
【図５】デコーダ及び判定回路の構成を示す図である。
【図６】デコーダ及び判定回路の構成を示す図である。
【図７】内部信号と基準内部信号とを示す模式図である。
【図８】シリアル通信出力回路から出力されるデータ列の一例を示す図である。
【図９】シリアル通信出力回路から出力されるデータ列の一例を示す図である。
【図１０】本実施形態における内部信号検出回路のタイミングチャートである。
【図１１】本実施形態の内部信号検出回路を利用したフィードバックシステムを示す図である。
【図１２】本実施形態の内部信号検出回路を利用したフィードバックシステムによるフィードバック処理を説明するためのフローチャートである。
【符号の説明】
【００７０】
１  表示装置、１０  液晶表示素子、１１  ソースドライバ、１２  ゲートドライバ、１３  タイミングジェネレータ、１４  内部生成電源回路、１５  通信レジスタ、１６  内部信号検出回路、１７  映像信号生成部、１８  制御部、１９  制御回路、２０  Ｈカウンタ、２１  Ｖカウンタ、２２  信号生成回路、２３  デコーダ、２４  デコーダ、２５  判定回路、２６  ラッチ、  ２７  通信出力回路
【図１】
2009150928.tif 000003
【図２】
2009150928.tif 000004
【図３】
2009150928.tif 000005
【図４】
2009150928.tif 000006
【図５】
2009150928.tif 000007
【図６】
2009150928.tif 000008
【図７】
2009150928.tif 000009
【図８】
2009150928.tif 000010
【図９】
2009150928.tif 000011
【図１０】
2009150928.tif 000012
【図１１】
2009150928.tif 000013
【図１２】
2009150928.tif 000014