(57)【要約】【課題】水平ブランキング期間が短い高スペック型の液晶パネルに適したユニフォーミティ改善信号を提案する。【解決手段】画素領域がマトリクス状に配置された画素アレイ部と、１フィールド期間毎にコモン電位に対して極性を反転させた階調電位を各信号線に印加する第１の信号線駆動部と、信号線に印加された電位の画素領域への書込タイミングを与える制御線駆動部と、負極性の第１電位と、階調電位と同極性の第２電位とを一組とするユニフォーミティ改善信号を、水平ブランキング期間に信号線に印加する第２の信号線駆動部とを有する液晶パネルを想定する。この場合に、階調電位が正極性の周期に前記第２の信号駆動部が信号線に印加する第１電位を、階調電位が負極性の周期に印加する第１電位とコモン電位との中間範囲に設定する。【選択図】図１９
2009204868.tif 000002
【特許請求の範囲】
【請求項１】
画素領域がマトリクス状に配置された画素アレイ部と、
１フィールド期間毎にコモン電位に対して極性を反転させた階調電位を各信号線に印加する第１の信号線駆動部と、
信号線に印加された電位の画素領域への書込タイミングを与える制御線駆動部と、
負極性の第１電位と、階調電位と同極性の第２電位とを一組とするユニフォーミティ改善信号を、水平ブランキング期間に信号線に印加する第２の信号線駆動部と
を有する液晶パネルにおいて、
階調電位が正極性の周期に前記第２の信号駆動部が信号線に印加する第１電位は、階調電位が負極性の周期に印加する第１電位とコモン電位との中間範囲に設定された電位である
ことを特徴とする液晶パネル。
【請求項２】
請求項１に記載の液晶パネルにおいて、
階調電位が負極性の周期に信号線に印加される第１電位は、コモン電位に対して４Ｖから６Ｖ低い電位に設定される
ことを特徴とする液晶パネル。
【請求項３】
請求項１又は２に記載の液晶パネルにおいて、
階調電位が正極性の周期に信号線に印加される第１電位は、コモン電位に対して１．５Ｖから２．５Ｖ低い電位に設定される
ことを特徴とする液晶パネル。
【請求項４】
請求項１又は２に記載の液晶パネルにおいて、
階調電位が正極性の周期に信号線に印加される第１電位は、コモン電位に対して０Ｖから３Ｖ低い電位に設定される
ことを特徴とする液晶パネル。
【請求項５】
１フィールド期間毎に、コモン電位に対して階調電位が極性反転される駆動方式に対応した液晶パネルに、第１電位と第２電位を一組とするユニフォーミティ改善信号を水平ブランキング期間毎に供給する半導体デバイスにおいて、
階調電位が負極性の周期には、負極性の第１電位と負極性の第２電位をユニフォーミティ改善信号として信号線に供給し、
階調電位が正極性の周期には、階調電位が負極性の周期に印加する第１電位とコモン電位との中間範囲に設定された第１電位と正極性の第２電位をユニフォーミティ改善信号として信号線に供給する
ことを特徴とする半導体デバイス。
【請求項６】
画素領域がマトリクス状に配置された画素アレイ部と、
１フィールド期間毎にコモン電位に対して極性を反転させた階調電位を各信号線に印加する第１の信号線駆動部と、
信号線に印加された電位の画素領域への書込タイミングを与える制御線駆動部と、
負極性の第１電位と、階調電位と同極性の第２電位とを一組とするユニフォーミティ改善信号を、水平ブランキング期間に信号線に印加する第２の信号線駆動部と
システム制御部と、
前記システム制御部に対する操作入力部と
を有する電子機器において、
階調電位が正極性の周期に前記第２の信号駆動部が信号線に印加する第１電位は、階調電位が負極性の周期に印加する第１電位とコモン電位との中間範囲に設定された電位である
ことを特徴とする電子機器。
【請求項７】
画素領域がマトリクス状に配置された画素アレイ部と、
１フィールド期間毎にコモン電位に対して極性を反転させた階調電位を各信号線に印加する第１の信号線駆動部と、
信号線に印加された電位の画素領域への書込タイミングを与える制御線駆動部と、
負極性の第１電位と、階調電位と同極性の第２電位とを一組とするユニフォーミティ改善信号を、水平ブランキング期間に信号線に印加する第２の信号線駆動部と
を有する表示パネルの駆動方法において、
階調電位が正極性の周期に、
前記第２の信号駆動部は、
階調電位が負極性の周期に印加する第１電位とコモン電位との中間範囲に設定された電位を、第１電位として信号線に印加する
ことを特徴とする表示パネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この明細書で説明する発明は、いわゆるフィールド反転駆動型の液晶パネルのユニフォーミティ改善技術に関する。なお、発明は、液晶パネル、半導体デバイス、電子機器及び液晶パネルの駆動方法としての側面を有する。
【背景技術】
【０００２】
一般に、液晶パネルモジュールは、各画素（サブ画素）が液晶シャッターとして動作する液晶パネルに、バックライト光源を組み合わせた構造を有している。また、液晶パネルは、画素電極その他が形成される回路基板モジュールと、対向電極その他が形成される封止基板モジュールと、これら基板モジュールによって両側から挟まれた液晶層とで構成される。
【０００３】
図１に、液晶パネルを構成する回路基板モジュールのシステム構成例を示す。回路基板モジュール１は、画素アレイ部３と、信号線ＤＴＬに対応画素の階調電位Ｖsig を印加する信号線駆動部５と、書込制御線ＷＳＬを駆動する制御線駆動部７とをガラス基板上に配置した構成を有している。
【０００４】
画素アレイ部３には、サブ画素１１が表示解像度に応じてマトリクス状に配置されている。図２に、アクティブマトリクス駆動方式に対応するサブ画素１１の等価回路図を示す。図２に示すように、サブ画素１１は、サンプリング動作を制御する薄膜トランジスタ（以下、「サンプリングトランジスタ」という。）Ｔ１と、信号線ＤＴＬの階調電位を保持する液晶容量ＣＬｃとで構成される。
【０００５】
このうち、サンプリングトランジスタＴ１のゲート電極は、書込制御線ＷＳＬに接続されている。図２の場合、書込制御線ＷＳＬが高電位のタイミングでサンプリングトランジスタＴ１はオン制御される。一方、書込制御線ＷＳＬが低電位のタイミングでサンプリングトランジスタＴ１はオフ制御される。
【０００６】
また、サンプリングトランジスタＴ１の一方の主電極は信号線ＤＴＬに接続され、他方の主電極は画素電極１３に接続される。画素電極１３と対向電極１５とで液晶Ｌｃを両側から挟むことで液晶容量ＣＬｃが構成される。なお、対向電極１５には全画素に共通する電位（以下「共通電位」という。）Ｖcom が与えられる。
【０００７】
液晶容量ＣＬｃは、階調電位Ｖsig と共通電位Ｖcom との電位差（電圧）を保持する保持容量として機能する。ここでの電圧の大きさにより、液晶Ｌｃを透過する光量が制御される。すなわち、パネル面の輝度階調が制御される。なお、画素電極１３と対向電極１５の間に印加される電圧の大きさが同じであれば、電圧の印加方向が違っても透過光量は同じである。
【０００８】
なお、画素電極１３と対向電極１５との間に印加される電圧の方向が固定されると、液晶の寿命を低下させることが知られている。そこで、一般には、画素電極１３と対向電極１５の間に印加される電圧の向きを周期的に反転する駆動方式（すなわち交流駆動方式）が用いられる。
【０００９】
この明細書では、画素電極１３の電位が対向電極１５の電位より高くなる電位関係を正極性といい、その反対に画素電極１３の電位が対向電極１５の電位より低くなる電位関係を負極性という。
信号線駆動部５は、このように極性の異なる階調電位Ｖsig を信号線ＤＴＬに交互に印加する。すなわち、信号線駆動部５は、信号線ＤＴＬを交流駆動する。
【００１０】
ところで、交流駆動方式には、様々な駆動方式が存在する。例えば１Ｈ（水平走査期間）毎に極性を反転する駆動方式や１Ｆ（フィールド期間）毎に極性を反転する駆動方式が知られている。前者は、１水平ライン毎に階調電位Ｖsig の極性を反転するのに対し、後者は、１フィールドの間、全ての水平ラインに対応する階調電位Ｖsig の極性を同じ極性に制御する。
【特許文献１】特開２００６−２５９２２４号公報
【特許文献２】特開平１０−１７１４２２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところで、高温ポリシリコンプロセスを用いて形成された回路基板モジュールでは、信号線ＤＴＬとサブ画素１１との電位関係に応じてリーク電流の大きさが変化する特性があることが知られている。
【００１２】
例えば信号線側の電位がサブ画素側の電位よりも高い場合、サブ画素１１から信号線ＤＴＬへのリーク電流の流出はほとんどみられない。その一方で、信号線側の電位がサブ画素側の電位よりも低い場合、サブ画素１１から信号線ＤＴＬへのリーク電流が大きくなる特徴がある。
【００１３】
リーク電流に関するこの特徴を、背景画面が単一の中間階調値に設定された画面中央に黒ウインドウを表示する場合について説明する。
図３に、画面内の４点についての画素電位と信号線電位との関係を示す。なお、図３は、画素アレイ部３を１Ｈ反転駆動方式で駆動する場合の電位関係を表している。
【００１４】
図３（Ａ）は、黒ウインドウを含まない信号線ＤＴＬの表示に用いられる電位波形であり、図３（Ｄ）は、黒ウインドウを含む信号線ＤＴＬの表示に用いられる電位波形である。図３（Ｂ）、図３（Ｃ）、図３（Ｅ）、図３（Ｆ）は、それぞれ図４に示す４点Ａ、Ｂ、Ｃ、Ｄに対応する画素電位の波形である。
【００１５】
なお、Ａ点とＣ点は画面上段の同じ水平ラインに位置するサブ画素１１に対応する。また、Ｂ点とＤ点は画面下段の同じ水平ラインに位置するサブ画素１１に対応する。
また、Ｃ点とＤ点は黒ウインドウの表示領域の上下に位置する点であり、Ａ点とＢ点は黒ウインドウの表示領域に対して水平方向外側に位置する点である。
【００１６】
図３（Ｂ）及び（Ｃ）に示すように、黒ウインドウを含まない信号線ＤＴＬ上のＡ点とＢ点では、正極電位が書き込まれたサブ画素１１について、信号線ＤＴＬに負極性の階調電位Ｖsig が書き込まれる周期で保持電圧の低下が認められる。この電位の低下を白側リークと呼ぶ。
【００１７】
一方、図３（Ｅ）及び（Ｆ）に示すように、黒ウインドウを含む信号線ＤＴＬ上のＣ点とＤ点では、正極電位が書き込まれたサブ画素１１について、信号線ＤＴＬに負極性の階調電位Ｖsig が書き込まれる周期で保持電圧の低下が認められると共に、負極電位が書き込まれたサブ画素１１について、信号線ＤＴＬに負極性の黒レベル電位（図３の場合、
2.5Ｖ）が書き込まれる周期で保持電圧の低下が認められる。後者の電位低下を黒側リークと呼ぶ。
【００１８】
以上のように、Ａ点とＢ点では、正極電位が書き込まれる期間についてのみ白側リークが発生する。従って、該当領域の平均輝度は本来の輝度レベルよりもやや明るくなる。この際、輝度レベルの変化量はＡ点とＢ点で同じである。このため、Ａ点とＢ点の輝度差（すなわち、シェーディング）は視認されない。
【００１９】
一方、Ｃ点とＤ点では、負極電位が書き込まれている期間にあって、黒レベル電位が印加されているタイミングで黒側リークが発生する。しかも、Ｃ点とＤ点では、白側リークと黒側リークの量がほぼ同じであるので、当該領域の平均輝度は本来の輝度レベルとほぼ同じになる。
結果的に、Ａ点とＣ点（又はＢ点とＤ点）の間には輝度差が発生する。すなわち、縦クロストークが視認される。
【００２０】
そこで、１Ｈ反転駆動方式の場合には、水平ブランキング期間中に、階調信号と同極性のユニフォーミティ改善信号を挿入する方法が提案されている。
図５及び図６に、ユニフォーミティ改善信号付きの１Ｈ反転駆動例に対応する信号波形と表示例を示す。なお、図５（Ａ）〜（Ｆ）は、それぞれ図３（Ａ）〜（Ｆ）に対応する。一方、図６のＡ点、Ｂ点、Ｃ点、Ｄ点は、それぞれ図４のＡ点、Ｂ点、Ｃ点、Ｄ点に対応する。
【００２１】
図５の場合、ユニフォーミティ改善信号として、階調電位Ｖsig と同極性の黒レベル電位が与えられる。
この結果、Ａ点とＢ点についても黒側リークが発生され、各点の平均輝度レベルが本来の輝度レベルとなる。因みに、Ｃ点とＤ点の平均輝度レベルは本来の輝度レベルと一致するので、縦クロストークはほぼ解消される。
【００２２】
このように、１Ｈ反転駆動方式には、適切なユニフォーミティ改善信号が存在する。
続いて、１Ｆ反転駆動方式について説明する。
図７及び図８に、ユニフォーミティ改善信号を用いない場合の１Ｆ反転駆動に対応する信号波形と表示例を示す。なお、図７（Ａ）〜（Ｆ）は、それぞれ図３（Ａ）〜（Ｆ）に対応する。一方、図８のＡ点、Ｂ点、Ｃ点、Ｄ点は、それぞれ図４のＡ点、Ｂ点、Ｃ点、Ｄ点に対応する。
【００２３】
図７に示すように、Ａ点にはリークが発生しないのに対し、Ｂ点には正極電位が書き込まれている期間に白側リークが発生する。このため、画面上部と下部にシェーディングが発生する。また、Ｃ点には負極電位が書き込まれている期間に黒側リークが発生し、Ｄ点には正極電位が書き込まれている期間に白側リークが発生する。
【００２４】
すなわち、黒ウインドウの上下領域にシェーディングが発生する。しかも、Ｃ点とＤ点の各電位は、Ａ点とＢ点とも違っている。結果的に、図８に示すように、黒ウインドウの上下に縦クロストークが発生する。
【００２５】
そこで、１Ｆ反転駆動方式の場合にも、水平ブランキング期間中に、階調信号と同極性のユニフォーミティ改善信号を挿入する方法が提案されている。
図９及び図１０に、ユニフォーミティ改善信号付きの１Ｆ反転駆動例に対応する信号波形と表示例を示す。なお、図９（Ａ）〜（Ｆ）は、それぞれ図３（Ａ）〜（Ｆ）に対応する。一方、図１０のＡ点、Ｂ点、Ｃ点、Ｄ点は、それぞれ図４のＡ点、Ｂ点、Ｃ点、Ｄ点に対応する。
【００２６】
図９の場合も、ユニフォーミティ改善信号には、階調電位Ｖsig と同極性の黒レベル電位が与えられる。このユニフォーミティ改善信号の場合、図１０に示すように、Ａ点とＣ点官の輝度差及びＢ点とＤ点間の輝度差を小さくできる。結果的に、縦クロストークは改善する。その一方で、Ａ点とＢ点の画素電位の差がユニフォーミティ改善信号を入力しない場合よりも大きくなる。このため、シェーディングは悪化してしまう。
【００２７】
そこで、この問題を解決するため、各水平ブランキング期間に印加されるユニフォーミティ改善信号の波形を２ステップ構成とする駆動方式が提案されている。
因みに、１ステップ目の電位（以下、「第１電位」と呼ぶ。）は、階調電位Ｖsig が正極性か負極性かに関わらず、常に負極性の固定電位（例えばコモン電位Ｖcom に対して−４Ｖ〜−６Ｖ）が入力される。
【００２８】
一方、２ステップ目の電位（以下、「第２電位」と呼ぶ。）は、階調電位Ｖsig
と同極性の固定電位（例えばコモン電位Ｖcomに対して ±1.5Ｖ〜
±2.5Ｖ）が入力される。
図１１に、この種のユニフォーミティ改善信号の電位波形を示す。
【００２９】
なお図１１の場合、第１電位はＶuni(1)で与えられ、正極用の第２電位はＶuni(2＋)で与えられ、負極用の第２電位はＶuni(2−)で与えられる。
図１１（Ａ）の波形は、ユニフォーミティ改善信号の供給源が出力する原波形である。図１１（Ｂ）の波形は、ユニフォーミティ改善信号を信号線ＤＴＬに印加するタイミングを与えるパルス信号の波形である。
【００３０】
図１１（Ｂ）の場合、高レベルの期間がユニフォーミティ改善信号の印加期間に対応する。勿論、パルス信号の高レベルの期間は、階調電位Ｖsig の印加期間と重ならないようにタイミング制御される。
【００３１】
図１１（Ｃ）は、信号線ＤＴＬに現れる信号線電位の波形例である。この波形は、時間順次にユニフォーミティ改善信号と階調電位Ｖsig とを合成した波形として表される。図１１（Ｃ）に示すように、階調電位Ｖsig の印加前に信号線電位が２段階に変化することが分かる。
【００３２】
図１２及び図１３に、ユニフォーミティ改善信号が２ステップで変化する場合における１Ｆ反転駆動例に対応する信号波形と表示例を示す。図１２においては、作図上の制約により、ユニフォーミティ改善信号の波形を１ステップの場合と同じ波形で表している。
【００３３】
勿論、図１２（Ａ）〜（Ｆ）は、それぞれ図３（Ａ）〜（Ｆ）に対応する。一方、図１３のＡ点、Ｂ点、Ｃ点、Ｄ点は、それぞれ図４のＡ点、Ｂ点、Ｃ点、Ｄ点に対応する。
【００３４】
２ステップ型のユニフォーミティ改善信号を採用すると、正極性の階調電位Ｖsig が印加されるフィールド期間でも、黒側リークと白側リークの両方を発生させることができる。かくして、各点のリーク量の向きを打ち消し合うことができる。
結果的に、図１３に示すように、Ａ点とＣ点及びＢ点とＤ点の輝度差をほぼ解消できる。これにより、縦クロストークを改善することができる。
【００３５】
加えて、このユニフォーミティ改善信号の場合には、Ａ点とＢ点の画素電位の差も小さくできる。すなわち、２ステップ型のユニフォーミティ改善信号を適用すれば、縦クロストークだけでなく、シェーディングも改善することができる。
【００３６】
しかし、この２ステップ型のユニフォーミティ改善信号にも問題はある。それは、信号線ＤＴＬ上での振幅変化が大きくなる点である。
この問題を図１４と図１５を用いて説明する。なお、各図は、コモン電位Ｖcom
が 7.5Ｖ、階調電位Ｖsig の振幅が５Ｖ、第１電位Ｖuni(1)が 2.5Ｖ、正極用の第２電位Ｖuni(2＋)が10Ｖ、負極用の第２電位Ｖuni(2−)が５Ｖの場合を表している。
【００３７】
例えば階調電位Ｖsig が正極のフィールド期間にあって、階調電位Ｖsig が黒レベルに相当する12.5Ｖであった場合、ユニフォーミティ改善信号の第１電位Ｖuni(1)への電位変動は約10Ｖにもなる。同じく、階調電位Ｖsig が正極のフィールド期間の場合、ユニフォーミティ改善信号の第１電位Ｖuni(1)から第２電位Ｖuni(2＋)への電位変動は約 7.5Ｖが必要になる。
【００３８】
従って、この種のユニフォーミティ改善信号が確実に機能するためには、前述した電位変動を実現するのに十分な時間をユニフォーミティ改善信号の印加期間として確保できる場合に限られる。
【００３９】
ところが、昨今の液晶パネルには、フルハイビジョン化やリフレッシュレートの高速化が求められている。これに伴い、水平映像期間は長くなっており、反対に水平ブランキング期間は短くなっている。すなわち、ユニフォーミティ改善信号の印加に割り当て可能な時間が短縮する傾向にある。
【００４０】
従って、図１１に示す構成のユニフォーミティ改善信号では、高スペック型の液晶パネルへの適応時に、充放電が不十分になるおそれがある。ユニフォーミティ改善信号の充放電が不十分であると、第１電位Ｖuni(1) のホールド電位がばらつき、縦クロストークが発生し易くなる。
【課題を解決するための手段】
【００４１】
そこで、発明者は、従来の駆動方式よりも短時間で充放電できるユニフォーミティ改善信号の駆動技術と当該駆動技術を採用する液晶パネル、半導体デバイス及び電子機器を提案する。
【００４２】
なお、この明細書で提案する駆動技術では、以下に示す要素（ａ）〜（ｄ）を有する液晶パネルへの適用を前提とする。
（ａ）画素領域がマトリクス状に配置された画素アレイ部
（ｂ）１フィールド期間毎にコモン電位に対して極性を反転させた階調電位Ｖsig を各信号線ＤＴＬに印加する第１の信号線駆動部
（ｃ）信号線ＤＴＬに印加された電位の画素領域への書込タイミングを与える制御線駆動部
（ｄ）負極性の第１電位Ｖuni(1)と、階調電位Ｖsig と同極性の第２電位Ｖuni(2)とを一組とするユニフォーミティ改善信号を、水平ブランキング期間に信号線ＤＴＬに印加する第２の信号線駆動部
【００４３】
この構成の液晶パネルにおいて、階調電位Ｖsig が正極性の周期に印加される第１電位Ｖuni(1＋)を、階調電位Ｖsig が負極性の周期に印加される第１電位Ｖuni(1−)とコモン電位Ｖcom との中間範囲に設定することを提案する。
【００４４】
なお、階調電位が負極性の周期に信号線に印加される第１電位Ｖuni(1−)は、コモン電位Ｖcom に対して４Ｖから６Ｖ低い電位に設定されることが望ましい。
また、階調電位Ｖsig が正極性の周期に信号線ＤＴＬに印加される第１電位Ｖuni(1＋)は、コモン電位Ｖcom に対して０Ｖから３Ｖ低い電位に設定されることが望ましい。更に望ましくは、ここでの第１電位Ｖuni(1＋)は、コモン電位Ｖcom に対して 1.5Ｖから 2.5Ｖ低い電位に設定されることが望ましい。
【００４５】
また、前述した駆動機能を搭載する第２の信号駆動部は、他の駆動部と共に画素アレイ部と共にパネル基板上に形成される場合だけでなく、半導体デバイスとして形成されても良い。
【００４６】
勿論、前述した第２の信号駆動部を搭載する液晶パネルは、電子機器に搭載することができる。ここでの電子機器は、表示パネルと、システム全体の動作を制御するシステム制御部と、システム制御部に対する操作入力を受け付ける操作入力部とで構成する。
【発明の効果】
【００４７】
この明細書で提案する駆動技術の場合、ユニフォーミティ改善信号の第１電位Ｖuni(1)は、階調電位Ｖsig の極性の違いによらず、いずれも負極性の電位で与えられる。ユニフォーミティ改善信号の第１電位Ｖuni(1)が負極性であるので、表示領域がウインドウ領域の上下領域であるか否かにかかわらず、各領域の黒側リークと白側リークの発生量の偏りを小さくできる。このため、画面上のユニフォーミティを改善することができる。
【００４８】
加えて、提案技術の場合、階調電位Ｖsig の極性の違いによって、ユニフォーミティ改善信号の第１電位Ｖuni(1)を変更する。具体的には、階調電位Ｖsig が正極性の場合におけるユニフォーミティ改善信号の第１電位Ｖuni(1＋)を、階調電位Ｖsig が負極性の場合におけるユニフォーミティ改善信号の第１電位Ｖuni(1−)とコモン電位Ｖcom との中間電位に設定する。
【００４９】
このため、階調電位Ｖsig が正極性の周期の場合における信号線ＤＴＬの電位変動幅を、負極性用の第１電位Ｖuni(1−)を用いる場合よりも小さくできる。結果的に、提案技術の場合には、短時間のうちにユニフォーミティ改善信号を充放電することができる。
従って、水平ブランキング期間が短く、ユニフォーミティ改善信号に割り当て可能な期間が短い高スペック型の液晶パネルにおいても、ユニフォーミティの改善効果を期待することができる。
【発明を実施するための最良の形態】
【００５０】
以下、明細書において提案する発明を、アクティブマトリクス駆動型の液晶パネルに適用する場合について説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。
また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
【００５１】
（Ａ）液晶パネルの外観構造
この明細書では、画素アレイ部と駆動回路（例えば制御線駆動部、信号線駆動部等）を同じ回路基板モジュール上に形成する液晶パネルだけでなく、画素アレイ部と同じ回路基板モジュール上に、例えば半導体デバイスとして製造された駆動回路を実装したものも含めて液晶パネルと呼ぶ。
【００５２】
図１６に、液晶パネルの外観例を示す。液晶パネル２１は、回路基板モジュール２３に封止基板モジュール２５を貼り合わせた構造を有している。
回路基板モジュール２３は、ガラス、プラスチックその他の基材で構成される。なお、封止基板モジュール２５も、ガラス、プラスチックその他の透明部材を基材とする。
この他、液晶パネル２１には、外部信号や駆動電源を入力するためのＦＰＣ（フレキシブルプリントサーキット）２７が必要に応じて配置される。
【００５３】
（Ｂ）回路基板モジュールの形態例
図１７に、この形態例に係る液晶パネルを構成する回路基板モジュールのシステム構成例を示す。なお、図１７には図１との対応部分に同一符号を付して示す。
【００５４】
回路基板モジュール３１は、画素アレイ部３と、信号線ＤＴＬに対応画素の階調電位Ｖsig
を印加する第１の信号線駆動部５と、書込制御線ＷＳＬを駆動する制御線駆動部７と、信号線ＤＴＬにユニフォーミティ改善信号を印加する第２の信号線駆動部３３とをガラス基板上に配置した構成を有している。
【００５５】
すなわち図１７は、第２の信号線駆動部３３を搭載した点を除き、図１に示す回路基板モジュール１と同じ構成を有している。従って、以下では、第２の信号線駆動部３３についてのみ説明する。
図１８に、第２の信号線駆動部３３に内部構成を示す。
【００５６】
第２の信号線駆動部３３は、信号線ＤＴＬの一端側に接続されたスイッチＳＷと、当該スイッチＳＷを開閉駆動するシフトレジスタ３５とで構成される。
なお、シフトレジスタ３５が発生するユニフォーミティ改善信号の印加タイミングは、水平ブランキング期間の先頭に設定される。勿論、その印加期間は、第１の信号線駆動部５による階調電位Ｖsig の印加タイミングとは重複しないように設定される。
【００５７】
因みに、第２の信号線駆動部３３には既知の回路構成が使用される。また、スイッチＳＷの閉制御に使用するパルス信号は、垂直同期クロックＶＣＫと、水平同期クロックと、ユニフォーミティクロックＵＣＫとを用いて発生される。
従って、この形態例に特徴的なのは、ユニフォーミティ改善信号Ｖuni の供給源が出力する原波形Ｖuni である。
【００５８】
図１９に、この形態例で使用するユニフォーミティ改善信号の信号波形を示す。なお、図１９（Ａ）は、ユニフォーミティ改善信号の供給源が出力する原波形である。図１９（Ｂ）の波形は、ユニフォーミティ改善信号を信号線ＤＴＬに印加するタイミングを与えるパルス信号の波形である。図１９（Ｃ）は、信号線ＤＴＬに現れる信号線電位の波形例である。
【００５９】
図１９（Ａ）に示すように、このユニフォーミティ改善信号は、図１１の場合と同様、２ステップ型である。すなわち、正極期間用も負極期間用も、第１電位Ｖuni(1)と第２電位Ｖuni(2)で形成される。また、第１電位Ｖuni(1)は階調電位Ｖsig の極性にかかわらず負極性の電位として与えられ、第２電位Ｖuni(2)は階調電位Ｖsig と同極性の電位として与えられる。
【００６０】
この点で、図１１で説明した２ステップ型のユニフォーミティ改善信号と同じである。違いは、階調電位Ｖsig の極性に応じて２種類の第１電位Ｖuni(1−)及びＶuni(1＋)を使い分けることである。
具体的には、階調電位Ｖsig が正極時の第１電位Ｖuni(1＋)を、負極時の第１電位Ｖuni(1−)とコモン電位Ｖcom との中間電位に設定する。
【００６１】
例えば階調電位Ｖsig の振幅を５Ｖとする場合、正極用の第１Ｖuni(1＋)は、コモン電位Ｖcom に対して０Ｖ〜３Ｖ低い電位に設定する。このことは、正極用の第１電位Ｖuni(1＋)は、負極用の第１電位Ｖuni(1−)よりも２Ｖ〜５Ｖ高い電位に設定されることを意味する。
【００６２】
このため、階調電位Ｖsig の正極性期間における信号線ＤＴＬの電位変化は、図１１の場合よりも小さくなる。この様子を、図２０及び図２１を用いて説明する。なお、図２０及び図２１の場合には、正極用の第１電位Ｖuni(1＋)と負極用の第２電位Ｖuni(2−)が同じ電位の場合を表している。
【００６３】
具体的には、コモン電位Ｖcom が 7.5Ｖ、階調電位Ｖsig の振幅が５Ｖ、正極用の第１電位Ｖuni(1＋)が５Ｖ、負極用の第１電位Ｖuni(1−)が 2.5Ｖ、正極用の第２電位Ｖuni(2＋)が10Ｖ、負極用の第２電位第１電位Ｖuni(2−)が５Ｖの場合を表している。
【００６４】
例えば階調電位Ｖsig が正極のフィールド期間にあって、階調電位Ｖsig が黒レベルに相当する12.5Ｖであった場合、ユニフォーミティ改善信号の第１電位Ｖuni(1＋)への電位変動は約 7.5Ｖ（＜10Ｖ）になる。
同じく、階調電位Ｖsig が正極のフィールド期間の場合、ユニフォーミティ改善信号の第１電位Ｖuni(1＋)から第２電位Ｖuni(2＋)への電位変動は約５Ｖ（＜7.5Ｖ）となる。
【００６５】
これらの電位変化は、いずれも図１１に示すユニフォーミティ改善信号の入力時よりも小さく済む。
このため、この形態例で説明する波形のユニフォーミティ改善信号の場合には、図１１で示す波形のユニフォーミティ改善信号よりも短い時間での充放電が可能であることが分かる。
【００６６】
従って、フルハイビジョン画質対応型の液晶パネルやリフレッシュレートの高い液晶パネルにおいても、割り当て可能な水平ブランキング期間内にユニフォーミティ改善信号による信号線ＤＴＬの充放電が確実に実行されることになる。
【００６７】
続いて、図２２及び図２３に、この形態例に係るユニフォーミティ改善信号を用いて、液晶パネルを１Ｆ反転駆動する場合に対応する信号波形と表示例を示す。図２２においては、作図上の制約により、２ステップ構成のユニフォーミティ改善信号のうち第１電位の波形のみを表している。
【００６８】
勿論、図２２（Ａ）〜（Ｆ）は、それぞれ図１２（Ａ）〜（Ｆ）に対応する。一方、図２３のＡ点、Ｂ点、Ｃ点、Ｄ点は、それぞれ図１３のＡ点、Ｂ点、Ｃ点、Ｄ点に対応する。
【００６９】
この形態例で提案する２ステップ型のユニフォーミティ改善信号をすると、信号線ＤＴＬに正極性の階調電位Ｖsig が印加されるフィールド期間に、正極電位が書き込まれた水平ライン上に位置する画素に白側リークが発生する。また、同じ水平ラインでは、信号線ＤＴＬに負極性の階調電位Ｖsig が印加されるフィールド期間に、負極電位が書き込まれた水平ライン上に位置する画素に黒側リークが発生する。
【００７０】
なお、黒側リークと白側リークの大きさは、Ａ点についてはほぼ均衡し、Ｃ点についてはやや黒側リークが大きくなる。
また、信号線ＤＴＬに正極性の階調電位Ｖsig が印加されるフィールド期間に、負極電位が書き込まれた水平ライン上に位置する画素にはリークは発生しない。その一方で、信号線ＤＴＬに負極性の階調電位Ｖsig が印加されるフィールド期間に、正極電位が書き込まれた水平ライン上に位置する画素に対しては白側リークが発生する。
【００７１】
すなわち、Ｂ点とＤ点については白側リークのみが発生する。なお、Ｂ点とＤ点の白側リークの大きさは同じである。
以上のように、正極用の第１電位Ｖuni(1＋)を５Ｖに設定する場合には、縦クロストークは発生しないものの、画面の上下方向（Ａ点とＢ点、Ｃ点とＤ点の間）に対してシェーディングがわずかに発生する。
【００７２】
ただし、最大階調を１００％とする場合における１５％以内のシェーディングや４％以内の縦クロストークについては、画像処理によってユニフォーミティを改善することができる。
従って、図２０及び図２１に示す波形を有するユニフォーミティ改善信号を高スペック型の液晶パネルに用いれば、表示画面のユニフォーミティを従来構成よりも改善することができる。
【００７３】
もっとも、正極用の第１電位Ｖuni(1＋)の電位を負極用の第２電位Ｖuni(2−)より小さくすれば（例えばＶuni(1＋)＝４．５Ｖに設定すれば）、図２４に示すように、各水平ラインの黒側リーク量と白側リーク量を均衡させることができる。
結果的に、Ａ点とＣ点及びＢ点とＤ点の輝度差をほぼ解消して、シェーディングの発生量を更に小さくすることができる。
【００７４】
（Ｃ）他の形態例
（Ｃ−１）他の駆動方式への適用例
前述の形態例では、水平ブランキング期間に全ての信号線ＤＴＬに一括して２ステップ型のユニフォーミティ改善信号（図１９）を印加する駆動方式（いわゆる一括駆動方式）への適用例について説明した。
【００７５】
しかし、形態例で説明した２ステップ型のユニフォーミティ改善信号（図１９）は、他の駆動方式へも適用できる。
例えば個々の信号線ＤＴＬへの階調電位Ｖsig の印加タイミングに同期してユニフォーミティ改善信号（図１９）を点順次に印加する駆動方式（いわゆる点順次駆動方式）にも適用できる。
【００７６】
また例えば個々の信号線ＤＴＬへの階調電位Ｖsig の印加タイミングの直前にユニフォーミティ改善信号（図１９（Ａ））をサンプリングし、サンプリングされたユニフォーミティ改善信号を一括して全ての信号線ＤＴＬに印加する駆動方式（いわゆる点順次駆動方式と一括駆動方式の組み合わせ方式）にも適用できる。
【００７７】
（Ｃ−２）正極用の第１電位の他の設定例
前述した形態例の場合には、階調電位Ｖsig の振幅が５Ｖの場合に、正極用の第１電位Ｖuni(1＋)をコモン電位Ｖcom に対して０Ｖ〜３Ｖ低い電位として設定する場合について説明した。
【００７８】
具体的には、図２０及び図２１において、正極用の第１電位Ｖuni(1＋)がコモン電位Ｖcom に対して 2.5Ｖ低い場合について説明し、図２４において、正極用の第１電位Ｖuni(1＋)がコモン電位Ｖcom に対して３Ｖ低い場合について説明した。
【００７９】
しかし、電位変動幅の縮小に基づく処理時間の短縮と、リーク電流のバランスに基づくユニフォーミティの改善とのバランスを考慮すると、ユニフォーミティ改善信号の正極用の第１電位Ｖuni(1＋)は、コモン電位Ｖcom に対して 1.5Ｖ〜 2.5Ｖ低いことが望ましい。
【００８０】
（Ｃ−３）処理デバイスの形態
前述した２ステップ型のユニフォーミティ改善信号（図１９（Ａ））を信号線ＤＴＬに印加する機能を搭載する第２の信号線駆動部３３は、回路基板モジュール上に直接形成することもできるし、当該駆動部のみ又は他の機能を実装する半導体デバイスの形態でも実現できる。
【００８１】
（Ｃ−４）製品例（電子機器）
前述の形態例の場合には、第２の信号線駆動部３３を回路基板モジュールに配置した表示パネルについて説明した。
ところで、この表示パネルは、バックライトと一体化した形態（すなわち、液晶パネルモジュール）の形態でも流通される。
【００８２】
また、この液晶パネルモジュールは、各種の電子機器に実装した形態でも流通される。以下、他の電子機器への実装例を示す。
【００８３】
図２５に、電子機器４１の概念構成例を示す。電子機器４１は、前述したユニフォーミティ改善信号の供給機能を搭載した液晶パネルモジュール４３、システム制御部４５及び操作入力部４７で構成される。
【００８４】
システム制御部４５で実行される処理内容は、電子機器４１の商品形態により異なる。また、操作入力部４７は、システム制御部４５に対する操作入力を受け付けるデバイスである。操作入力部４７には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。
【００８５】
なお、電子機器４１は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
図２６に、その他の電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機５１の筐体正面には、フロントパネル５３及びフィルターガラス５５等で構成される表示画面５７が配置される。表示画面５７の部分が液晶パネルモジュール４３に対応する。
【００８６】
また、この種の電子機器４１には、例えばデジタルカメラが想定される。図２７に、デジタルカメラ６１の外観例を示す。図２７（Ａ）が正面側（被写体側）の外観例であり、図２７（Ｂ）が背面側（撮影者側）の外観例である。
【００８７】
デジタルカメラ６１は、保護カバー６３、撮像レンズ部６５、表示画面６７、コントロールスイッチ６９及びシャッターボタン７１で構成される。このうち、表示画面６７の部分が液晶パネルモジュール４３に対応する
【００８８】
また、この種の電子機器４１には、例えばビデオカメラが想定される。図２８に、ビデオカメラ８１の外観例を示す。
ビデオカメラ８１は、本体８３の前方に被写体を撮像する撮像レンズ８５、撮影のスタート／ストップスイッチ８７及び表示画面８９で構成される。このうち、表示画面８９の部分が液晶パネルモジュール４３に対応する。
【００８９】
また、この種の電子機器４１には、例えば携帯端末装置が想定される。図２９に、携帯端末装置としての携帯電話機９１の外観例を示す。図２９に示す携帯電話機９１は折りたたみ式であり、図２９（Ａ）が筐体を開いた状態の外観例であり、図２９（Ｂ）が筐体を折りたたんだ状態の外観例である。
【００９０】
携帯電話機９１は、上側筐体９３、下側筐体９５、連結部（この例ではヒンジ部）９７、表示画面９９、補助表示画面１０１、ピクチャーライト１０３及び撮像レンズ１０５で構成される。このうち、表示画面９９及び補助表示画面１０１の部分が液晶パネルモジュール４３に対応する。
【００９１】
また、この種の電子機器４１には、例えばコンピュータが想定される。図３０に、ノート型コンピュータ１１１の外観例を示す。
ノート型コンピュータ１１１は、下型筐体１１３、上側筐体１１５、キーボード１１７及び表示画面１１９で構成される。このうち、表示画面１１９の部分が液晶パネルモジュール４３に対応する。
【００９２】
これらの他、電子機器４１には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
【００９３】
（Ｃ−５）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
【図面の簡単な説明】
【００９４】
【図１】液晶パネルを構成する回路基板モジュールのシステム構成例を示す図である。
【図２】サブ画素の等価回路図を示す図である。
【図３】画素アレイ部を１Ｈ反転駆動方式で駆動する場合（ユニフォーミティ改善信号無しの場合）の電位関係を説明する図である。
【図４】図３の駆動方式に対応する表示画面例を示す図である。
【図５】画素アレイ部を１Ｈ反転駆動方式で駆動する場合（ユニフォーミティ改善信号有りの場合）の電位関係を説明する図である。
【図６】図５の駆動方式に対応する表示画面例を示す図である。
【図７】画素アレイ部を１Ｆ反転駆動方式で駆動する場合（ユニフォーミティ改善信号無しの場合）の電位関係を説明する図である。
【図８】図７の駆動方式に対応する表示画面例を示す図である。
【図９】画素アレイ部を１Ｆ反転駆動方式で駆動する場合（ユニフォーミティ改善信号有りの場合）の電位関係を説明する図である。
【図１０】図９の駆動方式に対応する表示画面例を示す図である。
【図１１】２ステップ型のユニフォーミティ改善信号例を示す図である。
【図１２】画素アレイ部を１Ｆ反転駆動方式で駆動する場合であって、図１１に示すユニフォーミティ改善信号を用いる場合における電位関係を説明する図である。
【図１３】図１２の駆動方式に対応する表示画面例を示す図である。
【図１４】ユニフォーミティ改善信号の充放電に必要な電位変化を説明する図である。
【図１５】ユニフォーミティ改善信号の充放電に必要な電位変化を説明する図である。
【図１６】液晶パネルの外観例を示す図である。
【図１７】液晶パネルを構成する回路基板モジュールのシステム構成例を示す図である（形態例）。
【図１８】第２の信号線駆動部の内部構成例を示す図である。
【図１９】形態例で提案するユニフォーミティ改善信号を説明する図である。
【図２０】図１９に示すユニフォーミティ改善信号の充放電に必要な電位変化を説明する図である。
【図２１】図１９に示すユニフォーミティ改善信号の充放電に必要な電位変化を説明する図である。
【図２２】画素アレイ部を１Ｆ反転駆動方式で駆動する場合であって、形態例に係るユニフォーミティ改善信号を用いる場合における電位関係を説明する図である。
【図２３】図２２の駆動方式に対応する表示画面例を示す図である。
【図２４】画素アレイ部を１Ｆ反転駆動方式で駆動する場合であって、形態例に係るユニフォーミティ改善信号を用いる場合における他の電位関係を説明する図である。
【図２５】電子機器の機能構成例を示す図である。
【図２６】電子機器の商品例を示す図である。
【図２７】電子機器の商品例を示す図である。
【図２８】電子機器の商品例を示す図である。
【図２９】電子機器の商品例を示す図である。
【図３０】電子機器の商品例を示す図である。
【符号の説明】
【００９５】
３１          回路基板モジュール
３３          信号線駆動部
３５          シフトレジスタ
Ｖuni         ユニフォーミティ改善信号
Ｖuni(1＋)    正極用の第１電位
Ｖuni(2＋)    正極用の第２電位
Ｖuni(1−)    負極用の第１電位
Ｖuni(2−)    負極用の第２電位
【図１】
2009204868.tif 000003
【図１１】
2009204868.tif 000004
【図１４】
2009204868.tif 000005
【図１５】
2009204868.tif 000006
【図１６】
2009204868.tif 000007
【図１７】
2009204868.tif 000008
【図１８】
2009204868.tif 000009
【図１９】
2009204868.tif 000010
【図２０】
2009204868.tif 000011
【図２１】
2009204868.tif 000012
【図２５】
2009204868.tif 000013
【図２】
2009204868.tif 000014
【図３】
2009204868.tif 000015
【図４】
2009204868.tif 000016
【図５】
2009204868.tif 000017
【図６】
2009204868.tif 000018
【図７】
2009204868.tif 000019
【図８】
2009204868.tif 000020
【図９】
2009204868.tif 000021
【図１０】
2009204868.tif 000022
【図１２】
2009204868.tif 000023
【図１３】
2009204868.tif 000024
【図２２】
2009204868.tif 000025
【図２３】
2009204868.tif 000026
【図２４】
2009204868.tif 000027
【図２６】
2009204868.tif 000028
【図２７】
2009204868.tif 000029
【図２８】
2009204868.tif 000030
【図２９】
2009204868.tif 000031
【図３０】
2009204868.tif 000032