(57)【要約】【課題】故障時の安全性を確保し、１次側と２次側との間の漏洩電流を低減させることができ、しかも安価なＤＣ−ＤＣコンバータ。【解決手段】直流電源Ｅの両端に接続されたトランスＴの１次巻線Ｐとスイッチ素子Ｑとからなる直列回路と、スイッチ素子のオン・オフを制御する制御回路１２と、トランスの２次巻線Ｓに発生する電圧を整流平滑する整流平滑回路と、整流平滑回路の出力電圧及び出力電流をそれぞれデジタル信号に変換するＡ／Ｄコンバータ１３，１４と、Ａ／Ｄコンバータ１３，１４から出力される各々のデジタル信号に基づき信号処理を実行し、該信号処理の結果を１つのデジタル信号として出力するＣＰＵ１５と、ＣＰＵから出力されるデジタル信号をフィードバック信号として制御回路に伝達する伝達手段ＰＣ１を備える。【選択図】図１
2009011050.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の両端に接続されたトランスの１次巻線とスイッチ素子とからなる直列回路と、
前記スイッチ素子のオン・オフを制御する制御回路と、
前記トランスの２次巻線に発生する電圧を整流平滑する整流平滑回路と、
前記整流平滑回路の出力電圧及び出力電流の各々をデジタル信号に変換するＡ／Ｄコンバータと、
前記Ａ／Ｄコンバータから出力される各々のデジタル信号に基づき信号処理を実行し、該信号処理の結果を１つのデジタル信号として出力するＣＰＵと、
前記ＣＰＵから出力されるデジタル信号をフィードバック信号として前記制御回路に伝達する伝達手段と、
を備えることを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記伝達手段は、フォトカプラからなることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記伝達手段は、パルストランスからなることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記伝達手段は、ピエゾカプラからなることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記伝達手段は、コンデンサからなることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記ＣＰＵは、信号処理の結果にパリティビットまたはチェックサムコードを付加したデジタル信号を出力することを特徴とする請求項１乃至請求項５のいずれか１項記載のＤＣ−ＤＣコンバータ。
【請求項７】
前記制御回路は、誤データを含むフィードバック信号を繰り返し受信した場合、前記スイッチ素子のオン・オフの制御を停止することを特徴とする請求項１乃至請求項６のいずれか１項記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所定の直流電圧を他の直流電圧に変換するＤＣ−ＤＣコンバータに関し、特に２次側から１次側に信号をフィードバックする技術に関する。
【背景技術】
【０００２】
図４は、従来のＤＣ−ＤＣコンバータの１つであるフライバックコンバータの構成を示す回路図である。このＤＣ−ＤＣコンバータは、次のように構成されている。即ち、直流電源Ｅの両端に、トランスＴの１次巻線Ｐと例えばＭＯＳＦＥＴからなるスイッチ素子Ｑとからなる直列回路が接続されている。スイッチ素子Ｑの制御端子（例えば、ＭＯＳＦＥＴのゲート）には、ＰＷＭ制御回路１１が接続されている。トランスＴの２次巻線Ｓの両端には、整流平滑回路を構成するダイオードＤとコンデンサＣＯとが直列に接続されている。コンデンサＣＯの両端はＤＣ−ＤＣコンバータの出力端子であり、この出力端子間には、負荷としての、例えば抵抗ＲＬと出力電流検出抵抗である抵抗ＲＳとが接続されている。
【０００３】
また、ＤＣ−ＤＣコンバータの出力端子間には、出力電圧検出回路ＣＶ、出力過電流検出回路ＯＣ、出力不足電圧検出回路ＵＶおよび出力過電圧検出回路ＯＶが設けられている。
【０００４】
出力電圧検出回路ＣＶは、抵抗Ｒ１〜Ｒ５、コンデンサＣ１、オペアンプＯＰ１および第１基準電圧ＥＳ１を出力する電圧源からなり、この出力電圧検出回路ＣＶの出力が、絶縁手段として機能するフォトカプラＰＣ１を介して、フィードバック信号として、ＰＷＭ制御回路１１に伝達される。
【０００５】
出力過電流検出回路ＯＣは、抵抗Ｒ１１〜Ｒ１３、Ｒ１５、コンデンサＣ２、オペアンプＯＰ２および第２基準電圧ＥＳ２を出力する電圧源からなり、この出力過電流検出回路ＯＣの出力が、絶縁手段として機能するフォトカプラＰＣ２を介して、フィードバック信号として、ＰＷＭ制御回路１１に伝達される。
【０００６】
出力不足電圧検出回路ＵＶは、抵抗Ｒ２１〜Ｒ２６、コンデンサＣ３、オペアンプＯＰ３および第３基準電圧ＥＳ３を出力する電圧源からなり、この出力不足電圧検出回路ＵＶの出カが、絶縁手段として機能するフォトカプラＰＣ３を介して、フィードバック信号として、ＰＷＭ制御回路１１に伝達される。
【０００７】
出力過電圧検出回路ＯＶは、抵抗Ｒ３１〜Ｒ３５、コンデンサＣ４、オペアンプＯＰ４および第４基準電圧ＥＳ４出力する電圧源からなり、この出力過電圧検出回路ＯＶの出力が、絶縁手段として機能するフォトカプラＰＣ４を介して、フィードバック信号として、ＰＷＭ制御回路１１に伝達される。
【０００８】
このように構成される従来のＤＣ−ＤＣコンバータの動作を説明する。まず、ＰＷＭ制御回路１１からスイッチ素子Ｑにオン・オフする制御信号が印加される。スイッチ素子Ｑがオンすると、直流電源Ｅ→トランスＴの１次巻線Ｐ→スイッチ素子Ｑ→直流電源Ｅの経路で電流が流れ、トランスＴにエネルギーが蓄えられる。次に、スイッチ素子Ｑがオフすると、トランスＴに蓄えられたエネルギーが、トランスＴの２次巻線ＳからダイオードＤおよびコンデンサＣＯからなる整流平滑回路を介して、負荷としての抵抗ＲＬに供給される。
【０００９】
出力電圧検出回路ＣＶにおいては、オペアンプＯＰ１は、出力電圧Ｖｏを抵抗Ｒ３と抵抗Ｒ４とで分圧した電圧と第１基準電圧ＥＳ１とを比較する。コンデンサＣ１、抵抗Ｒ１および抵抗Ｒ２は、抵抗Ｒ３および抵抗Ｒ４と相俟って位相およびゲイン補償回路を構成する。このオペアンプＯＰ１から出力される比較結果を表す信号は、抵抗Ｒ５を介してフォトカプラＰＣ１を駆動し、フォトカプラＰＣ１を介して、フィードバック信号としてＰＷＭ制御回路１１に伝達される。ＰＷＭ制御回路１１は、フィードバック信号に応じて、スイッチ素子Ｑを駆動する制御信号のオン・オフ比率を制御し、スイッチ素子Ｑの制御端子に送る。これにより、出力電圧Ｖｏが一定に制御される。
【００１０】
出力過電流保護回路ＯＣにおいては、オペアンプＯＰ２は、出力電流Ｉｏが抵抗ＲＳを流れることによって、該抵抗ＲＳの両端に発生された電圧Ｖｒｓと第２基準電圧ＥＳ２とを比較する。コンデンサＣ２、抵抗Ｒ１１、抵抗Ｒ１２および抵抗Ｒ１３は、位相およびゲイン補償回路を構成する。このオペアンプＯＰ２から出力される比較結果を表す信号は、抵抗Ｒ１５を介してフォトカプラＰＣ２を駆動し、フォトカプラＰＣ２を介して、フィードバック信号としてＰＷＭ制御回路１１に伝達される。ＰＷＭ制御回路１１は、フィードバック信号が、電圧Ｖｒｓが第２基準電圧ＥＳ２に到達したことを示している場合に、スイッチ素子Ｑを駆動する制御信号のオン・オフ比率を制御し、スイッチ素子Ｑの制御端子に送る。これにより、出力電流Ｉｏが一定になるように制御され、過電流から保護される。
【００１１】
出力不足電圧検出回路ＵＶにおいては、オペアンプＯＰ３は、出力電圧Ｖｏを抵抗Ｒ２３と抵抗Ｒ２４とで分圧した電圧と第３基準電圧ＥＳ３とを比較する。コンデンサＣ３、抵抗Ｒ２１、抵抗Ｒ２２および抵抗Ｒ２６は、抵抗Ｒ２３および抵抗Ｒ２４と相俟って位相およびゲイン補償回路を構成する。このオペアンプＯＰ３から出力される比較結果を表す信号は、抵抗Ｒ２５を介してフォトカプラＰＣ３を駆動し、フォトカプラＰＣ３を介して、フィードバック信号としてＰＷＭ制御回路１１に伝達される。ＰＷＭ制御回路１１は、フィードバック信号に応じて、ＤＣ−ＤＣコンバータの出力不足電圧を検出して、ＤＣ−ＤＣコンバータを安全に停止させる。これにより、ＤＣ−ＤＣコンバータが起動された後に一定時間が経過したにもかかわらず、出力電圧が所定の電圧レベルを越えていないことが検出された場合に、ＤＣ−ＤＣコンバータが異常である旨を判断し、安全に停止させることができる。
【００１２】
出力過電圧検出回路ＯＶは、出カ電圧Ｖｏを抵抗Ｒ３３、抵抗Ｒ３４で分圧して、第４基準電圧ＥＳ４とオペアンプＯＰ４にて比較する。コンデンサＣ４、抵抗Ｒ３１、抵抗Ｒ３２は、抵抗Ｒ３３、抵抗Ｒ３４と相俟って位相およびゲイン補償回路を構成する。この比較信号は、抵抗Ｒ３５を介してフォトカプラＰＣ４を駆動し、フォトカプラＰＣ４を介してＰＷＭ制御回路１１に伝達される。ＰＷＭ制御回路１１は、フィードバック信号に応じて、ＤＣ−ＤＣコンバータの出力過電圧を検出して、ＤＣ−ＤＣコンバータを安全に停止させる。これにより、ＤＣ−ＤＣコンバータの出力電圧が一定の電圧レベルを越えていることを検出した場合は、ＤＣ−ＤＣコンバータが異常である旨を判断し、安全に停止させることができる。
【特許文献１】特開２０００−１８４７０３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上述したように、従来のＤＣ−ＤＣコンバータは、出力電庄の定電圧化、出力過電流からの保護、出力不足電圧の検出または出力過電圧からの保護などを行う場合、各検出回路と、各検出回路からのフィードバック信号を伝達するために、検出回路の数に対応するフォトカプラが必要になり、部品点数が増加して装置が高価になるという問題がある。
【００１４】
また、トランスの２次側から１次側へフィードバック信号を伝達するための、絶縁手段としても作用するフォトカプラは、故障時の安全性や、トランスの１次側と２次側との間の漏洩電流を低減させるためにも使用数量を極力減らすことが望まれている。
【００１５】
本発明は、故障時の安全性を確保し、トランスの１次側と２次側との間の漏洩電流を低減させることができ、しかも安価なＤＣ−ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００１６】
上記課題を解決するために、請求項１の発明は、直流電源の両端に接続されたトランスの１次巻線とスイッチ素子とからなる直列回路と、前記スイッチ素子のオン・オフを制御する制御回路と、前記トランスの２次巻線に発生する電圧を整流平滑する整流平滑回路と、前記整流平滑回路の出力電圧及び出力電流の各々をデジタル信号に変換するＡ／Ｄコンバータと、前記Ａ／Ｄコンバータから出力される各々のデジタル信号に基づき信号処理を実行し、該信号処理の結果を１つのデジタル信号として出力するＣＰＵと、前記ＣＰＵから出力されるデジタル信号をフィードバック信号として前記制御回路に伝達する伝達手段とを備えることを特徴とする。
【００１７】
請求項２の発明は、請求項１記載の発明において、伝達手段をフォトカプラで構成する。請求項３の発明は、請求項１記載の発明において、伝達手段をパルストランスで構成する。請求項４の発明は、請求項１記載の発明において、伝達手段をピエゾカプラで構成する。請求項５の発明は、請求項１記載の発明において、伝達手段をコンデンサで構成する。
【００１８】
請求項６の発明は、請求項１乃至請求項５のいずれか１項記載の発明において、ＣＰＵは、信号処理の結果にパリティビットまたはチェッサムコードを付加したデジタル信号を出力することを特徴とする。
【００１９】
請求項７の発明は、請求項１乃至請求項６のいずれか１項記載の発明において、制御回路は、誤データを含むフィードバック信号を繰り返し受信した場合、スイッチ素子のオン・オフの制御を停止することを特徴とする。
【発明の効果】
【００２０】
請求項１の発明によれば、整流平滑回路からの出力信号をＣＰＵで信号処理を行い、１つのデジタル信号として伝達手段を介して制御回路にフィードバックするので、従来のＤＣ−ＤＣコンバータのように複数の伝達手段を用いて制御回路にフィードバックする必要がなく、伝達手段の数を減らすことができる。その結果、故障時の安全性を確保し、トランスの１次側と２次側との間の漏洩電流を低減させることができ、しかも安価なＤＣ−ＤＣコンバータを提供できる。
【００２１】
請求項２〜請求項５の発明によれば、トランスの１次側と２次側を絶縁した状態で、トランスの２次側のＣＰＵからトランスの１次側の制御回路にフィードバック信号を送ることができる。
【００２２】
請求項６の発明によれば、制御回路において、フィードバック信号として送られてくるデータの誤りをチェックできるので、信頼性を向上させることができる。
【００２３】
請求項７の発明によれば、誤データを含むフィードバック信号が繰り返し受信された場合、スイッチ素子のオン・オフの制御を停止するので、フィードバック信号の信頼性が確保できない場合はＤＣ−ＤＣコンバータを停止させることができ、安全性を向上させることができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態を、図面を参照しながら詳細に説明する。
【実施例１】
【００２５】
図１は本発明の実施例１に係るＤＣ−ＤＣコンバータの構成を示す回路図である。なお、図１において、図４に示す従来のＤＣ−ＤＣコンバータと同一の構成部分には、従来のＤＣ−ＤＣコンバータで用いた符号と同一の符号を付してその説明を省略し、異なる部分のみを説明する。
【００２６】
本発明の実施例１に係るＤＣ−ＤＣコンバータにおいては、スイッチ素子Ｑを制御するために、従来のＤＣ−ＤＣコンバータで使用されているアナログ回路からなるＰＷＭ制御回路１１が、デジタル回路からなるＰＷＭ制御を行なうデジタル制御回路１２に変更されている。ＰＷＭ制御回路１２は、本発明の制御回路に対応する。
【００２７】
また、従来のＤＣ−ＤＣコンバータで使用されている出力電圧検出回路ＣＶ、出力過電流検出回路ＯＣ、出力不足電圧検出回路ＵＶおよび出力過電圧検出回路ＯＶが、アナログ−デジタルコンバータ（Ａ／Ｄコンバータ）１３、アナログ−デジタルコンバータ（Ａ／Ｄコンバータ）１４および中央演算処理装置（ＣＰＵ）１５に変更されている。
【００２８】
Ａ／Ｄコンバータ１３は、負荷抵抗ＲＬと抵抗ＲＳとの直列回路の両端電圧である出力電圧Ｖｏをデジタル信号に変換し、ＣＰＵ１５に送る。Ａ／Ｄコンバータ１４は、出力電流Ｉｏが抵抗ＲＳを流れることによって、該抵抗ＲＳの両端に発生された電圧Ｖｒｓをデジタル信号に変換し、ＣＰＵ１５に送る。
【００２９】
ＣＰＵ１５は、Ａ／Ｄコンバータ１３からデジタル信号として送られてく出力電圧Ｖｏを表す信号と、Ａ／Ｄコンバータ１４からデジタル信号として送られてくる出力電流Ｉｏを表す信号とに基づき信号処理を実行する。このＣＰＵ１５における信号処理によって得られたデジタル信号は、抵抗Ｒ５を介してフォトカプラＰＣ１を駆動し、フォトカプラＰＣ１を介して、フィードバック信号としてＰＷＭ制御回路１２に伝達される。フォトカプラＰＣ１は、本発明の伝達手段に対応する。
【００３０】
次に、このように構成される本発明の実施例１に係るＤＣ−ＤＣコンバータの動作を説明する。
【００３１】
まず、デジタル制御回路１２からスイッチ素子Ｑに対し、オン・オフする制御信号が印加される。スイッチ素子Ｑがオンすると、直流電源Ｅ→トランスＴの１次巻線Ｐ→スイッチ素子Ｑ→直流電源Ｅといった経路で電流が流れ、トランスＴにエネルギーが蓄えられる。次に、スイッチ素子Ｑがオフすると、トランスＴに蓄えられたエネルギーが、トランスＴの２次巻線ＳからダイオードＤおよびコンデンサＣＯからなる整流平滑回路を介して、負荷としての抵抗ＲＬに供給される。
【００３２】
コンデンサＣＯの両端子間から出力される出力電圧Ｖｏは、Ａ／Ｄコンバータ１３においてデジタル信号に変換され、ＣＰＵ１５に送られる。コンデンサＣＯの両端子間から出力される出力電流Ｉｏは、Ａ／Ｄコンバータ１４においてデジタル信号に変換され、ＣＰＵ１５に送られる。
【００３３】
ＣＰＵ１５は、Ａ／Ｄコンバータ１３からのデジタル信号とＡ／Ｄコンバータ１４からのデジタル信号とに基づき信号処理を実行する。このＣＰＵ１５における信号処理によって得られたデジタル信号は、フォトカプラＰＣ１を介して、フィードバック信号としてデジタル制御回路１２に伝達される。
【００３４】
デジタル制御回路１２は、このフィードバック信号に応じて、出力電圧Ｖｏを一定に制御するために、スイッチ素子Ｑのオン・オフ比率を制御する。また、デジタル制御回路１２は、フィードバック信号が、出力電流Ｉｏが過電流保護レベルに到達したことを示している場合には、出力電流Ｉｏが一定になるように、スイッチ素子Ｑのオン・オフ比率を制御する。
【００３５】
また、デジタル制御回路１２は、フィードバック信号が、出力電圧Ｖｏが不足していることを示している場合には、ＤＣ−ＤＣコンバータの異常と判断して、ＤＣ−ＤＣコンバータの動作を安全に停止させる。
【００３６】
さらに、デジタル制御回路１２は、フィードバック信号が、出力電圧Ｖｏが過電圧保護レベルに到達したことを示している場合には、ＤＣ−ＤＣコンバータの異常と判断して、ＤＣ−ＤＣコンバータの動作を安全に停止させる。
【００３７】
２次側から１次側へのフィードバック信号（デジタル信号）の伝達方法として、例えば図２に示すような、非同期のシリアル通信を用いることができる。この非同期のシリアル通信においては、スタートビットとストップビットとで挟まれた期間に、規定のビット数の信号が挿入される。ビット数は任意に設定することができる。このデジタル信号は、通信速度によって異なるが、規定のサンプリングタイミングでサンプリングされ、「１」または「０」が判定される。図２は、８ビットのデータ（１６進数の５５ｈおよびＡＡｈのデータ）が送信される例を示している。
【００３８】
また、２次側から１次側に送信されるデータの種類には、出力電圧Ｖｏデータと出力電流Ｉｏデータとに対して種々の信号処理を行うことにより得られる種々のデータが含まれる。
【００３９】
図３は、ＴＯＰビット（７ビット）を識別ビットとして、ＴＯＰビットが「０」であれば出力電圧Ｖｏデータ、ＴＯＰビットが「１」であれば出力電流Ｉｏデータと判別するようにした例を示す。
【００４０】
なお、２次側から１次側へのフィードバック信号（データ）の送受信の形式は任意である。例えば、ビット数を増やしたり、パリティビットを付加したり、チェックサムコードを追加することが可能である。換言すれば、１次側と２次側との間の通信プロトコルとしては、任意のプロトコルを使用することができる。
【００４１】
以上説明したように、本発明の実施例１に係るＤＣ−ＤＣコンバータによれば、従来のＤＣ−ＤＣコンバータでは、４個必要であったフォトカプラが１個で済むので、部品点数を減らすことができ、装置を安価に構成できる。
【００４２】
また、フォトカプラが１個で済むので、故障時の安全性を確保することができ、さらに、トランスＴの１次側と２次側との間の漏洩電流を低減させることができる。
【００４３】
また、トランスＴの２次側からトランスＴの１次側へのフィードバック信号（データ）にパリティビットやチェックサムコードを付加することにより、ノイズなどに起因する誤データが含まれるフィードバック信号の受信を防止することができる。
【００４４】
また、誤データが含まれるフィードバック信号を繰り返し受信した場合に、ＤＣ−ＤＣコンバータを停止、より詳しくはＰＷＭ制御回路１２によるスイッチ素子Ｑのオン・オフの制御を停止させるように構成することができる。
【００４５】
さらに、ＣＰＵ１５は、デジタル信号をフォトカプラＰＣ１に送るので、フォトカプラＰＣ１には「１」または「Ｏ」の信号が流される。したがって、従来から問題となっている電流伝達率（ＣＴＲ；Current Transfer Ratio）のバラツキなどによるフィードバックゲインの変動、制御範囲の制約などの問題がなくなる。
【００４６】
なお、上述した本発明の実施例１に係るＤＣ−ＤＣコンバータは、次のように変形できる。即ち、実施例１に係るＤＣ−ＤＣコンバータにおいては、トランスの２次側からトランスの１次側へ絶緑して信号を伝達するための伝達手段としてフォトカプラを用いるように構成したが、伝達手段としては、フォトカプラの代わりに、ピエゾカプラ、パルストランスまたはコンデンサなどを用いることもできる。
【００４７】
また、ＣＰＵ１５に代えて、専用ロジック回路を用いることもできる。また、デジタル回路からなるデジタル制御回路１２に代えて、アナログ回路からなるＰＷＭ制御回路１１を用い、その入力にＣＰＵ、専用ロジック回路またはＦＰＧＡ（Field Programmable Gate Array）などからなる回路を備えるように構成できる。さらに、ＰＷＭ制御回路１２や各種ロジック機能は、ＤＳＰ（Digital Signal Processor）やＣＰＵで代用することも可能である。
【産業上の利用可能性】
【００４８】
本発明は、小型、低価格および信頼性が要求される電源装置に利用可能である。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施例１に係るＤＣ−ＤＣコンバータの構成を示すブロック図である。
【図２】本発明の実施例１に係るＤＣ−ＤＣコンバータで使用されるフィードバック信号の例を示す図である。
【図３】本発明の実施例１に係るＤＣ−ＤＣコンバータで使用されるフィードバックデータの構成を示す図である。
【図４】従来のＤＣ−ＤＣコンバータを説明するための図である。
【符号の説明】
【００５０】
Ｅ  直流電源
Ｔ  トランス
Ｐ  トランスの１次巻線
Ｓ  トランスの２次巻線
Ｑ  スイッチ素子
Ｄ  ダイオード
ＣＯ  コンデンサ
ＰＣ１  フォトカプラ
１１  ＰＷＭ制御回路
１２  デジタル制御回路
１３，１４  Ａ／Ｄコンバータ
１５  ＣＰＵ
ＲＬ  負荷抵抗
ＲＳ、Ｒ５  抵抗
【図１】
2009011050.tif 000003
【図２】
2009011050.tif 000004
【図３】
2009011050.tif 000005
【図４】
2009011050.tif 000006