(57)【要約】【課題】放電遅れを改善させると共にＭｇＯ膜の耐スパッタ性を向上させることができるＰＤＰの製造方法を提供する。【解決手段】本発明のＰＤＰの製造方法は、基板上の表示電極を覆う誘電体層上に形成されたＭｇＯ膜上にＤＬＣ膜を形成し、前記ＤＬＣ膜をパターニングしてＤＬＣパターン膜を形成する工程を備え、前記パターニングは、前記ＤＬＣ膜上にレジストパターンを形成し、前記レジストパターンをマスクとして前記ＤＬＣ膜をＯ2アッシングすることによって行うことを特徴とする。【選択図】図１
2009163934.tif 000002
【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルの製造方法であって、
基板上に表示電極を形成する工程と、
前記基板上に前記表示電極を覆うように誘電体層を形成する工程と、
前記誘電体層を覆うようにＭｇＯ膜を形成する工程と、
前記ＭｇＯ膜上にダイアモンドライクカーボン膜を形成する工程と、
前記ダイアモンドライクカーボン膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記ダイアモンドライクカーボン膜をＯ2アッシングし、前記ダイアモンドライクカーボン膜をパターニングしてダイアモンドライクカーボンパターン膜を形成する工程と、
を備えることを特徴とするプラズマディスプレイパネルの製造方法。
【請求項２】
基板上の表示電極を覆う誘電体層上に形成されたＭｇＯ膜上にダイアモンドライクカーボン膜を形成し、前記ダイアモンドライクカーボン膜をパターニングしてダイアモンドライクカーボンパターン膜を形成する工程を備え、
前記パターニングは、前記ダイアモンドライクカーボン膜上にレジストパターンを形成し、前記レジストパターンをマスクとして前記ダイアモンドライクカーボン膜をＯ2アッシングすることによって行うことを特徴とするプラズマディスプレイパネルの製造方法。
【請求項３】
請求項１又は２に記載のプラズマディスプレイパネルの製造方法において、
前記ＭｇＯ膜上には、粒子状のＭｇＯ結晶体が形成されることを特徴とするプラズマディスプレイパネルの製造方法。
【請求項４】
請求項１又は２に記載のプラズマディスプレイパネルの製造方法において、
前記ダイアモンドライクカーボン膜をパターニングする際に、露出したＭｇＯ膜にＯ2プラズマが照射されることを特徴とするプラズマディスプレイパネルの製造方法。
【請求項５】
請求項１又は２に記載のプラズマディスプレイパネルの製造方法において、
前記表示電極は、金属電極部と透明電極部とを備え、
前記ダイアモンドライクカーボンパターン膜は、前記金属電極部に相当する領域に形成されることを特徴とするプラズマディスプレイパネルの製造方法。
【請求項６】
請求項１又は２に記載のプラズマディスプレイパネルの製造方法において、
前記ダイアモンドライクカーボンパターン膜は、複数の表示電極対の間の領域に形成されることを特徴とするプラズマディスプレイパネルの製造方法。
【請求項７】
請求項５に記載のプラズマディスプレイパネルの製造方法において、
前記ダイアモンドライクカーボンパターン膜は黒色であることを特徴とするプラズマディスプレイパネルの製造方法。
【請求項８】
請求項６に記載のプラズマディスプレイパネルの製造方法において、
前記ダイアモンドライクカーボンパターン膜は黒色であることを特徴とするプラズマディスプレイパネルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル（以下、「ＰＤＰ」と称する。）の製造方法に関する。
【背景技術】
【０００２】
図６は、従来のＡＣ駆動型面放電ＰＤＰの構造の一例を示す分解斜視図である。このＰＤＰは、前面側基板構体１と背面側基板構体２を有している。
【０００３】
前面側基板構体１では、ガラス基板１ａ上に複数の表示電極３が配置されている。表示電極３は、それぞれ、透明電極３ａ及び金属電極３ｂを備えている。表示電極３は、ＡＣ駆動のための誘電体層４で覆われている。誘電体層４は、ＭｇＯ膜５で覆われている。
【０００４】
背面側基板構体２では、表示電極３に対して交差する方向（列方向）に延びるアドレス電極６がガラス基板２ａ上に配置されている。アドレス電極６は、誘電体層９で覆われている。アドレス電極６の両側には隔壁７が配置され、列方向のセルを区分けしている。さらに誘電体層９上と、隔壁７の側面には紫外線により励起されて赤（Ｒ）、緑（Ｇ）、青（Ｂ）の可視光を発生する蛍光体層８が形成されている。なお、アドレス電極６は、前面側基板構体１の誘電体層４内に表示電極３と交差するように配設されることもある。
【０００５】
ＭｇＯ膜５と隔壁７が接するように前面側基板構体１と背面側基板構体２を対向させた状態で周縁部を封止用部材により封着させて内部に隔壁で仕切られた複数の放電空間を形成し、放電空間内を排気後、放電空間内にＮｅ−Ｘｅ等の放電ガスを封入し、ＰＤＰが作製される。
【０００６】
このようなＰＤＰでは、アドレス電極６と表示電極３の間に電圧を印加することによって、アドレッシングのための放電（アドレス放電）を生じさせ、隣接する２つの表示電極３の間に電圧を印加することによって、リセット放電や表示のためのサステイン放電を生じさせる。
【０００７】
電極間に電圧を印加してから実際に放電が開始されるまでには、若干の時間のずれがあり、放電遅れと呼ばれている。この放電遅れが大きくなると、表示品質が劣化したり、正しく表示が行われなかったりといった種々の不具合が生じ得る。
【０００８】
この放電遅れを改善するために、従来、波長２３５ｎｍ付近にピークを有するカソードルミネッセンス発光（以下、「ＣＬ発光」と呼ぶ。）を行うＭｇＯ結晶体からなる層を表示電極を覆う誘電体層上に設ける技術が知られている（例えば、特許文献１を参照。）。この文献によると、放電遅れが改善される作用は、以下のように説明されている。ＭｇＯ結晶体は、２３５ｎｍに対応したエネルギー準位を有し、この準位に電子を長時間（数ｍｓｅｃ）捕捉し、電極間に電圧が印加されたときにこの電子を放出する。このため、電極間に電圧が印加されたときに放電に必要な初期電子が迅速に供給され、その結果、放電遅れが改善される。
【０００９】
ＭｇＯ結晶体からなる層は、静電塗布法などの乾式塗布法や、スプレー法、スクリーン印刷法、オフセット印刷法、ディスペンサ法、インクジェット法又はロールコート法などの湿式塗布法で形成されるのが一般的である。
【特許文献１】特開２００６−５９７８６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、放電遅れを改善することに加えて、ＭｇＯ膜５の耐スパッタ性を向上させる技術も望まれている。ＭｇＯ膜５の耐スパッタ性が向上すれば、ＰＤＰの寿命が延びるからである。特許文献１に記載の技術では、放電遅れは改善されるものの、粒子状のＭｇＯ結晶体がＭｇＯ膜５上に存在することによって各粒のＭｇＯ結晶体の周辺がスパッタされやすくなるという問題がある。
【００１１】
本発明はこのような事情に鑑みてなされたものであり、放電遅れを改善させると共にＭｇＯ膜の耐スパッタ性を向上させることができるＰＤＰの製造方法を提供するものである。
【課題を解決するための手段及び発明の効果】
【００１２】
本発明のＰＤＰの製造方法は、基板上の表示電極を覆う誘電体層上に形成されたＭｇＯ膜上にダイアモンドライクカーボン（以下、「ＤＬＣ」と称する。）膜を形成し、前記ＤＬＣ膜をパターニングしてＤＬＣパターン膜を形成する工程を備え、前記パターニングは、前記ＤＬＣ膜上にレジストパターンを形成し、前記レジストパターンをマスクとして前記ＤＬＣ膜をＯ2アッシングすることによって行うことを特徴とする。
【００１３】
本発明者らは、ＤＬＣパターン膜が優れた電子放出能を有していることに注目し、ＭｇＯ膜上にＤＬＣパターン膜を配置することによって放電遅れを改善させることができるという考えに到った。そして、ＭｇＯ膜上にＤＬＣ膜を形成し、このＤＬＣ膜をＯ2アッシングによってパターニングするという方法によってＤＬＣパターン膜を形成した場合、露出したＭｇＯ膜がＯ2プラズマに曝されることによってＭｇＯ膜のＭｇＯ結晶中の欠陥が酸素原子で終端されてＭｇＯ膜の安定性が向上し、これによってＭｇＯ膜の耐スパッタ性が向上するという考えに到り、本発明を完成させた。
【００１４】
本発明によれば、ＭｇＯ膜上にＤＬＣ膜を形成し、このＤＬＣ膜をＯ2アッシングによってパターニングするという簡単な方法によって、放電遅れの改善と耐スパッタ性の向上という両方の効果が得られる。
放電遅れが改善されると、フィールド中に占めるアドレス時間の割合が低減できるので、放電維持時間が長くなり輝度向上が図れる。また、放電遅れが改善されるとサブフィールドを増やしても、フィールド中に占めるアドレス時間の割合が増えないので、中間調を増すことができる。また、ＭｇＯ膜の耐スパッタ性が向上すると、ＭｇＯ膜が放電ダメージに強くなり、パネル寿命が長くなる。
以下、本発明の種々の実施形態を例示する。
【００１５】
前記ＭｇＯ膜上には、粒子状のＭｇＯ結晶体が形成されてもよい。
前記ダイアモンドライクカーボン膜をパターニングする際に、露出したＭｇＯ膜にＯ2プラズマが照射されてもよい。
前記表示電極は、金属電極部と透明電極部とを備え、前記ダイアモンドライクカーボンパターン膜は、前記金属電極部に相当する領域に形成されてもよい。
前記ダイアモンドライクカーボンパターン膜は、複数の表示電極対の間の領域に形成されてもよい。
前記ダイアモンドライクカーボンパターン膜は黒色であってもよい。
ここで示した種々の実施形態は、互いに組み合わせることができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の一実施形態を図面を用いて説明する。図面や以下の記述中で示す内容は，例示であって，本発明の範囲は，図面や以下の記述中で示すものに限定されない。
【００１７】
以下の実施形態では、前面側基板構体に表示電極、誘電体層、ＭｇＯ膜及びＤＬＣパターン膜が設けられる場合を例にとって説明を進めるが、表示電極、誘電体層、ＭｇＯ膜及びＤＬＣパターン膜が背面側基板構体に設けられる場合にも本発明は適用可能である。
【００１８】
１．ＰＤＰ用基板構体の製造方法
本発明の一実施形態のＰＤＰ用基板構体の製造方法は、基板上の表示電極を覆う誘電体層上に形成されたＭｇＯ膜上にＤＬＣ膜を形成し、前記ＤＬＣ膜をパターニングしてＤＬＣパターン膜を形成する工程を備え、前記パターニングは、前記ＤＬＣ膜上にレジストパターンを形成し、前記レジストパターンをマスクとして前記ＤＬＣ膜をＯ2アッシングすることによって行う。
以下、各工程ごとに説明を進める。
【００１９】
１−１．表示電極、誘電体層及びＭｇＯ膜形成工程
まず、図１（ａ）に示すように、基板１ａ上の表示電極３を覆う誘電体層４上にＭｇＯ膜５を形成する。
【００２０】
基板１ａの種類は、特に限定されず、基板１ａには当該分野で公知の基板をいずれも使用することができる。具体的には、ガラス基板、プラスチック基板等の透明基板が挙げられる。
【００２１】
複数の表示電極３は、それぞれ、透明電極３ａと金属電極３ｂとを備える。透明電極３ａは、例えば、ＩＴＯ、ＳｎＯ2 などの透明電極材料膜をスパッタリング法等によって形成し、この透明電極材料膜を図１（ａ）の符号３ａで示す透明電極３ａの形状にパターニングすることによって形成することができる。金属電極３ｂは、例えばＡｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒ及びそれらの積層体（例えばＣｒ／Ｃｕ／Ｃｒの積層構造）等からなる金属膜をスパッタリング法等によって形成し、この膜を図１（ａ）の符号３ｂで示す金属電極３ｂの形状にパターニングすることによって形成することができる。上記パターニングは、フォトエッチング法で行うことができる。
【００２２】
複数の表示電極３は、２本ずつがペアになって表示ラインを構成する。本実施形態では、表示電極３は、等間隔に配列され隣接する電極間が全て放電領域となるＡＬＩＳ形式の配列で配置されているが、表示電極３は、電極ペア間に非放電領域（逆スリットともいう）を設けた配列で配置されてもよい。
【００２３】
誘電体層４は、例えば、低融点ガラスフリットにバインダと溶剤を加えた低融点ガラスペーストを、表示電極３形成後の基板上にスクリーン印刷法で塗布し、焼成することによって形成することができる。誘電体層４は、表示電極３形成後の基板上にＣＶＤ法などで酸化シリコンを堆積することによって形成してもよい。
【００２４】
ＭｇＯ膜５は、蒸着法、スパッタ法又は塗布法等で形成することができる。
【００２５】
１−２．ＤＬＣ膜形成工程
次に、図１（ｂ）に示すように、ＭｇＯ膜５上にＤＬＣ膜１１を形成する。
【００２６】
「ＤＬＣ膜」とは、ｓｐ２結合とｓｐ３結合が混在したアモルファスのカーボン膜を意味する。ｓｐ２結合とｓｐ３結合が混在していることは、電子エネルギー損失分光法によって確認することができる。電子エネルギー損失スペクトルにおいて、ｓｐ２結合に起因するピークとｓｐ３結合に起因するピークの両方を有する膜がＤＬＣ膜である。
【００２７】
ＤＬＣ膜１１の形成方法は、特に限定されない。ＤＬＣ膜１１は、ＣＶＤ法やＰＶＤ法等の種々の方法で形成することができる。ＣＶＤ法は、例えば、プラズマＣＶＤ法である。プラズマＣＶＤ法では、アセチレンなどの炭化水素を原料ガスとして用い、この原料ガスをチャンバー内でプラズマ化して気相合成した炭化水素をＭｇＯ膜５の表面に蒸着することによってＤＬＣ膜１１を形成することができる。また、ＰＶＤ法は、例えば、スパッタリング法やイオンプレーティング法である。ＰＶＤ法では、原料である黒鉛を真空中でイオンビーム、アーク放電又はグロー放電等に曝し、飛び散った炭素原子をＭｇＯ膜５の表面に付着させることによってＤＬＣ膜１１を形成することができる。
【００２８】
１−３．レジストパターン形成及びＯ2アッシング工程
次に、図１（ｃ）及び（ｄ）に示すように、ＤＬＣ膜１１をパターニングしてＤＬＣパターン膜１５を形成する。ＤＬＣ膜１１のパターニングは、ＤＬＣ膜１１上にレジストパターン１３を形成し、レジストパターン１３をマスクとしてＤＬＣ膜１１をＯ2アッシングすることによって行う。
【００２９】
レジストパターン１３は、フォトリソグラフィ工程や印刷工程によって形成することができる。レジストパターン１３は、ＤＬＣパターン膜１５を形成する部位に形成する。
【００３０】
Ｏ2アッシングは、ＤＬＣ膜１１にＯ2プラズマ１７を照射することによって行うことができる。ＭｇＯ膜５がＤＬＣ膜１１で被覆されている間はＯ2プラズマ１７は、ＤＬＣ膜１１に照射されるが、ＤＬＣ膜１１のパターニングが進むとＭｇＯ膜５が露出し、以後は、Ｏ2プラズマ１７は、ＭｇＯ膜５に照射される。ＭｇＯ膜５のＭｇＯ結晶中には、通常、多くの欠陥が存在しており、この欠陥はＭｇＯ膜５の耐スパッタ性を低下させている。ＭｇＯ膜５にＯ2プラズマ１７が照射されると、酸素原子によって上記欠陥が終端されて修復される。これによって、ＭｇＯ膜５の耐スパッタ性が向上し、パネル寿命／信頼性の向上に繋がる。この欠陥の修復は、ＭｇＯ膜５の二次電子放出係数を低下させる可能性があるが、ＤＬＣパターン膜１５から十分な電子が放出されるのでこの点はＰＤＰの特性には悪影響を与えないと考えられる。
【００３１】
また、ＤＬＣパターン膜１５は、ＰＤＰの製造後にアドレス放電領域となる領域内に形成することが好ましい。この場合、アドレス放電の放電遅れを改善させる効果がさらに高まるからである。また、ＤＬＣパターン膜１５は、ＰＤＰの製造後にサステイン放電領域となる領域にも形成してもよい。この場合、サステイン放電の放電遅れの改善効果も高まるからである。この場合、ＤＬＣパターン膜１５を金属電極３ｂに相当する箇所に形成すれば輝度の低減を抑えることが可能である。
【００３２】
また、ＤＬＣパターン膜１５は、電極ペアと電極ペアの間の非放電領域に形成することが好ましい。この場合、充分に厚いＤＬＣ膜は黒色を呈するので、ＤＬＣパターン膜１５により非放電領域の外光反射が低減し、ブラックマトリクス形成工程を設けなくても明室コントラストを向上させることができる。
【００３３】
また、ＭｇＯ膜５上にＤＬＣパターン膜１５が存在している箇所においては、透明電極３ａを省略してもよい。ＤＬＣパターン膜１５が導電性を有しているので、透明電極３ａを省略してもＤＬＣパターン膜１５で導通が取れる部分までは電位が発生して放電するものと考えられるからである。
【００３４】
ＤＬＣパターン膜１５の形成後、図１（ｄ）及び（ｅ）に示すように、残留しているレジストパターン１３を除去する。レジストパターン１３の除去は、通常の剥離液を用いたレジスト剥離によって行ってもよく、またＯ2アッシングによって行ってもよい。剥離液を用いたレジスト剥離の後にＯ2アッシングでの追加処理を行ってもよい。
以上により、ＰＤＰ用基板構体の製造を完了する。
【００３５】
２．ＰＤＰの製造方法
図２を用いて本発明の一実施形態のＰＤＰの製造方法について説明する。
本実施形態のＰＤＰは、上記実施形態の前面側基板構体１と、ガラス基板２ａ上にアドレス電極６と、誘電体層９と、隔壁７と、蛍光体層８とを備える背面側基板構体２を対向させた状態で周縁部を封着材で貼り合わせることによって内部に気密な放電空間を有するパネルを形成し、このパネルの放電空間内を排気後、放電空間内に放電ガス（例えば、ネオンに数％程度のキセノンを混合させたもの）を封入することによって製造することができる。
【００３６】
基板２ａの種類は、特に限定されず、基板２ａには当該分野で公知の基板をいずれも使用することができる。具体的には、ガラス基板、プラスチック基板等の透明基板が挙げられる。
【００３７】
アドレス電極６は、例えばＡｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒ及びそれらの積層体（例えばＣｒ／Ｃｕ／Ｃｒの積層構造）等で構成することができる。
誘電体層９は、誘電体層４と同様の材料及び方法で形成することができる。
【００３８】
隔壁７は、誘電体層９上に低融点ガラスペースト等の隔壁材料層を形成し、この隔壁材料層をサンドブラスト等によりパターニングし、焼成することによって形成することができる。隔壁７は、これ以外の方法で形成してもよい。隔壁７の形状は、限定されず、例えば、ストライプ形、ミアンダ形、格子形又は梯子形にすることができる。図２は、隔壁７が梯子形である場合の例を示している。
【００３９】
蛍光体層８は、例えば、蛍光体粉末とバインダとを含む蛍光体ペーストを表示セル内にスクリーン印刷、又はディスペンサーを用いた方法などで塗布し、これを各色（Ｒ、Ｇ、Ｂ）毎に繰り返した後、焼成することにより形成することができる。
【００４０】
本実施形態のＰＤＰでは、図２の点線で囲った領域が、アドレス放電が起きるアドレス放電領域Ａとなる。また、アドレス放電領域Ａでは、サステイン放電も起こる。本実施形態によれば、このようなアドレス放電領域Ａ内にＤＬＣパターン膜１５を配置しているので、アドレス放電とサステイン放電の両方において放電遅れが改善される。
【００４１】
３．ＰＤＰの種々の実施形態
図３（ａ），（ｂ）〜図５（ａ），（ｂ）を用いて本発明のＰＤＰの種々の実施形態について説明する。
【００４２】
図３（ａ），（ｂ）の実施形態のＰＤＰでは、隣接する放電セル間の間の領域が図２の場合よりも広くなっている。本実施形態では、この領域がアドレス放電領域Ａとなり、アドレス放電領域Ａとサステイン放電領域とが互いに分離されている。アドレス放電領域Ａとサステイン放電領域を分離することによってコントラストが向上する。図３（ａ）では、ＤＬＣパターン膜１５は、アドレス放電領域Ａ内に配置されており、図３（ｂ）では、ＤＬＣパターン膜１５は、アドレス放電領域Ａからサステイン放電領域にまで広がって配置されている。図３（ａ）の場合、アドレス放電の放電遅れが主に改善され、図３（ｂ）の場合、アドレス放電とサステイン放電の両方の放電遅れが改善される。
【００４３】
図４（ａ），（ｂ）の実施形態のＰＤＰでは、表示電極３が分離電極構造になっている。この場合、対となった２つの表示電極３間でサステイン放電が起こり、対となった２つの表示電極３の一方とアドレス電極６の間のアドレス放電領域Ａでアドレス放電が起こる。図４（ａ）では、一対の表示電極３の一方に対向する位置にのみＤＬＣパターン膜１５が配置され、図４（ｂ）では、一対の表示電極３のそれぞれに対向する位置にＤＬＣパターン膜１５が配置されている。図４（ａ）の場合、アドレス放電とサステイン放電の両方の放電遅れが改善され、図４（ｂ）の場合、サステイン放電の放電遅れがさらに改善される。
【００４４】
図５（ａ），（ｂ）の実施形態のＰＤＰでは、表示電極３が分離電極構造であり且つアドレス放電領域Ａとサステイン放電領域とが互いに分離されている。図５（ａ）では、一対の表示電極３の一方に対向する位置にのみＤＬＣパターン膜１５が配置され、図５（ｂ）では、一対の表示電極３のそれぞれに対向する位置にＤＬＣパターン膜１５が配置されている。図５（ａ）の場合、アドレス放電の放電遅れが主に改善され、図５（ｂ）の場合、アドレス放電とサステイン放電の両方の放電遅れが改善される。
【００４５】
以上の実施形態で示した種々の特徴は、互いに組み合わせることができる。１つの実施形態中に複数の特徴が含まれている場合、そのうちの１又は複数個の特徴を適宜抜き出して、単独で又は組み合わせて、本発明に採用することができる。
【図面の簡単な説明】
【００４６】
【図１】図１（ａ）〜（ｅ）は、本発明の一実施形態のＰＤＰ用基板構体の製造工程を示す断面図である。
【図２】図２は、本発明の一実施形態のＰＤＰの構成を示す断面図である。
【図３】図３（ａ），（ｂ）は、本発明の別の実施形態のＰＤＰの構成を示す断面図である。
【図４】図４（ａ），（ｂ）は、本発明のさらに別の実施形態のＰＤＰの構成を示す断面図である。
【図５】図５（ａ），（ｂ）は、本発明のさらに別の実施形態のＰＤＰの構成を示す断面図である。
【図６】従来のＡＣ駆動型面放電ＰＤＰの構造の一例を示す分解斜視図である。
【符号の説明】
【００４７】
１：前面側基板構体  １ａ：前面側基板  ２：背面側基板構体  ２ａ：背面側基板  ３：表示電極  ３ａ：透明電極  ３ｂ：金属電極  ４：誘電体層  ５：ＭｇＯ膜  ６：アドレス電極  ７：隔壁  ８：蛍光体層  ９：誘電体層  １１：ＤＬＣ膜  １３：レジストパターン  １５：ＤＬＣパターン膜  １７：Ｏ2プラズマ  Ａ：アドレス放電領域
【図１】
2009163934.tif 000003
【図２】
2009163934.tif 000004
【図３】
2009163934.tif 000005
【図４】
2009163934.tif 000006
【図５】
2009163934.tif 000007
【図６】
2009163934.tif 000008