(57)【要約】【課題】  複数の制御信号の立上がり、あるいは立下りを所望の順に発生させることができる駆動回路、また、それを用いたアクティブマトリクス型表示装置を提供する。【解決手段】  薄膜トランジスタで構成された第１の回路と、薄膜トランジスタで構成された第２の回路と、を備え、前記第１の回路から出力された第１の制御信号によって前記第２の回路を制御する駆動回路であって、前記第１の制御信号を前記第２の回路に入力し、前記第２の回路を伝播した後の前記第１の制御信号に基づいて前記第２の制御信号を生成することを特徴とする。【選択図】  図１
2009109641.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタで構成された第１の回路と、
薄膜トランジスタで構成された第２の回路と、を備え、
前記第１の回路から出力された第１の制御信号によって前記第２の回路を制御する駆動回路であって、
前記第１の制御信号を前記第２の回路に入力し、前記第２の回路を伝播した後の前記第１の制御信号に基づいて前記第２の制御信号を生成することを特徴とする駆動回路。
【請求項２】
請求項１に記載の駆動回路を有することを特徴とするアクティブマトリクス型表示装置。
【請求項３】
画素が行方向および列方向にマトリクス状に複数配置された画像表示部と、
薄膜トランジスタで構成され、かつ前記画素の各列にデータ信号を出力する列制御回路群と、
薄膜トランジスタで構成され、かつ前記列制御回路群を制御する第１の制御信号を出力する制御信号生成回路と、を備え、
前記制御信号生成回路から出力された前記第１の制御信号によって前記列制御回路群を制御するアクティブマトリクス型表示装置であって、
前記第１の制御信号を前記列制御回路群に入力し、前記列制御回路群を伝播した後の前記第１の制御信号に基づいて第２の制御信号を生成することを特徴とするアクティブマトリクス型表示装置。
【請求項４】
薄膜トランジスタで構成され、かつ映像信号をサンプリングするサンプリング信号を生成し前記列制御回路群に入力するサンプリング信号生成回路を備え、
前記サンプリング信号は前記第２の制御信号であることを特徴とする請求項３に記載のアクティブマトリクス型表示装置。
【請求項５】
前記制御信号生成回路が、前記列制御回路群を伝播した後の前記第１の制御信号に基づいて前記第２の制御信号を生成する回路であることを特徴とする請求項３に記載のアクティブマトリクス型表示装置。
【請求項６】
前記第２の制御信号を前記列制御回路群すべてに共通に入力することを特徴とする請求項３乃至請求項５のいずれか１項に記載のアクティブマトリクス型表示装置。
【請求項７】
前記画素は有機ＥＬ素子で構成されていることを特徴とする請求項３乃至請求項６のいずれか１項に記載のアクティブマトリクス型表示装置。
【請求項８】
請求項３から請求項６のいずれかに記載のアクティブマトリクス型表示装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
薄膜トランジスタ（以下、ＴＦＴと略記する。）で構成した駆動回路に関する。また、ＴＦＴで構成した駆動回路を有するアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
近年、次世代の表示装置として発光素子を用いた自発光型の表示装置が注目されている。その中でも電流によって発光輝度が制御される電流制御型の発光素子である有機ＥＬ素子を用いた表示装置、すなわち有機ＥＬ表示装置が知られている。有機ＥＬ表示装置には、表示領域および周辺回路にＴＦＴを用いて、ＴＦＴによって各有機ＥＬ素子の発光を制御するアクティブマトリクス型がある。そして、アクティブマトリクス型表示装置の駆動方式の１つとして画素内に形成された画素回路に画像データに応じた大きさの電流を設定して有機ＥＬ素子を発光させる電流プログラミング方式が用いられている。画像データに応じた電流は列制御回路から出力され、その列制御回路の一例として特許文献１に記載される構成の回路が提案されている。
【０００３】
図１２に特許文献１における列制御回路の構成を示す。図１２に示した列制御回路には２つの電圧／電流変換部ＧＭａ、ＧＭｂを有している。動作の概要としては、２つの電圧／電流変換部（ＧＭａ、ＧＭｂ）の一方が電流データを出力している間、他方が映像信号をサンプリングして電流データの設定を行う。図中、Ｍ１〜Ｍ４，Ｍ６〜Ｍ１０，Ｍ１２はｎ型ＴＦＴ、Ｍ５，Ｍ１１はｐ型ＴＦＴ、Ｃ１〜Ｃ４は容量、ＧＮＤは第１の電源、ＶＣＣは第２の電源である。また、Ｖｉｄｅｏは映像信号、ＳＰａ，ＳＰｂはサンプリング信号、Ｐ１〜Ｐ６は制御信号である。なお、各トランジスタのゲートサイズ（幅：Ｗ、長さ：Ｌ）及び容量は、Ｍ１＝Ｍ７、Ｍ２＝Ｍ８、Ｍ３＝Ｍ９、Ｍ４＝Ｍ１０、Ｍ５＝Ｍ１１、Ｍ６＝Ｍ１２、Ｃ１＝Ｃ３、Ｃ２＝Ｃ４の関係にある。
【０００４】
図１２ではＴＦＴのチャネル特性をＭ１はｎチャネル、Ｍ５はｐチャネルというように特定した場合について説明しているが、これは一例に過ぎない。第１の電源ＧＮＤと、第２の電源ＶＣＣとの間の電位の関係や、各ＴＦＴのチャネル特性を逆転させたりした場合には、それに合わせて適宜構成を変更すれば良い。
【０００５】
尚、本明細書中においては説明の便宜上、ＴＦＴのゲート電極、ソース電極、ドレイン電極をそれぞれ／Ｇ、／Ｓ、／Ｄの略号にて示し、また信号とそれを供給する信号線とを区別せずに表現する。
【０００６】
図１３は図１２に示した列制御回路の動作を説明するタイムチャートである。映像信号の３水平走査期間、有機ＥＬ表示装置からすると３行分（３水平走査期間）の動作を示している。時刻ｔ１〜時刻ｔ７（時刻ｔ７〜時刻ｔ１３、）が１水平走査期間になる。
【０００７】
図１３を参照しながら電圧／電流変換部ＧＭａに注目して動作を説明する。以下に記載する（１）から（６）の動作を順に行う。
（１）  事前充電（時刻ｔ１〜時刻ｔ２）
Ｍ３／ＧはＭ５によって充電される。
（２）  閾値電圧Ｖｔｈリセット（時刻ｔ２〜時刻ｔ３）
Ｍ３／Ｇは自身の閾値電圧Ｖｔｈに漸近するように自己放電動作を行う。
（３）  サンプリング待機（時刻ｔ４〜時刻ｔ５）
サンプリング信号ＳＰａが入力されるまで、Ｍ３／Ｇが自身の閾値電圧Ｖｔｈ近傍の状態で待機している。このときＭ３／Ｄ電流はほとんどゼロである。
（４）  サンプリング（時刻ｔ５〜時刻ｔ６）
該当する列のサンプリング信号ＳＰａが発生して自身の閾値電圧Ｖｔｈ近傍に保持されているＭ３／Ｇ電圧を、この時点でのブランキングレベルを基準とする映像信号レベルｄ１によって遷移電圧ΔＶ１変化させる。
（５）  出力待機（時刻ｔ６〜時刻ｔ７）
映像信号をサンプリングして設定されたＭ３／Ｇ電圧を保持した状態で待機している。このときＭ３／Ｇ電圧によって駆動されたＭ３／Ｄ電流がＭ５から流れている。
（６）  電流出力（時刻ｔ７〜時刻ｔ１３）
Ｍ３／Ｇ電圧によって駆動されたＭ３／Ｄ電流を電流データとしてＩｄａｔａに出力する。
【０００８】
（６）の後（時刻ｔ１３以降）は（１）から再び同様の動作を繰り返す。電圧／電流変換部ＧＭｂの動作としては（１）から（５）までの間（時刻ｔ１〜時刻ｔ７）は電流出力（（６）の動作）を行っており、（６）の期間（時刻ｔ７〜時刻ｔ１３）は、電流データの設定に関する（１）〜（５）の動作を行っている。
【０００９】
図１３のタイミングチャートに示されているように、この列制御回路にはタイミング制御が必要な複数の制御信号（Ｐ１〜Ｐ６）がある。タイミング制御の１つとして、時刻ｔ３〜時刻ｔ４において、制御信号Ｐ１の立下りエッジの後にサンプリング信号ＳＰａの立下りエッジを発生させる制御がある。これは閾値電圧Ｖｔｈリセットを行っている間は容量Ｃ１の一方の端子を映像信号Ｖｉｄｅｏの電位に固定することで、Ｍ３／Ｇを安定に自己放電動作させるためである。（時刻ｔ９〜時刻ｔ１０の動作、時刻ｔ１５〜時刻ｔ１６の動作も同様である。）
このようにある信号よりも別の信号を遅らせるための方法として、遅延回路を用いる方法が従来から知られている。特許文献２は、複数のトランジスタで構成されるインバータを複数接続した遅延回路が開示されており、信号の立ち上がりや立下りのタイミングを入力側と出力側とで異ならせている。
【特許文献１】特開２００４−１４５２９６号公報
【特許文献２】特開平０５−０５５８８１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、トランジスタ、特にＴＦＴを用いて信号の遅延を制御しようとすると、特性のばらつきがあるため、インバータの駆動特性や容量の値がばらついてしまう。また、制御信号は列数分の列制御回路に並列に入力されるため信号を供給する配線は大きな時定数を有することになり、信号の遅延が生じる。そのため、複数の制御信号を微小なタイミングの差で供給する場合には、制御信号の立上がり、あるいは制御信号の立下りのタイミングが逆転してしまい、所望の動作を行うことができなくなる問題がある。
【００１１】
そこで、本発明は、従来の遅延回路を用いずに、複数の制御信号の立上がり、あるいは立下りを所望の順に発生させることができる駆動回路、また、それを用いたアクティブマトリクス型表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記背景技術の課題を解決するための手段として、本発明に係る駆動回路は、
薄膜トランジスタで構成された第１の回路と、
薄膜トランジスタで構成された第２の回路と、を備え、
前記第１の回路から出力された第１の制御信号によって前記第２の回路を制御する駆動回路であって、
前記第１の制御信号を前記第２の回路に入力し、前記第２の回路を伝播した後の前記第１の制御信号に基づいて前記第２の制御信号を生成することを特徴とする。
【００１３】
また、本発明に係るアクティブマトリクス型表示装置は、
画素が行方向および列方向にマトリクス状に複数配置された画像表示部と、
薄膜トランジスタで構成され、かつ前記画素の列毎にデータ信号を出力する列制御回路群と、
薄膜トランジスタで構成され、かつ前記列制御回路群を制御する第１の制御信号を出力する制御信号生成回路と、を備え、
前記制御信号生成回路から出力された前記第１の制御信号によって前記列制御回路群を制御するアクティブマトリクス型表示装置であって、
前記第１の制御信号を前記列制御回路群に入力し、前記列制御回路群を伝播した後の前記第１の制御信号に基づいて第２の制御信号を生成することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、ＴＦＴで構成した回路を伝播した制御信号を用いて別の制御信号を生成することで、ＴＦＴの特性や配線の時定数に関係なく、複数の制御信号の立上がり、あるいは立下りを所望の順に発生させることができる。そのため本発明は、微小なタイミング制御を確実に行うことができ、正確な動作を保証する信頼性の高い駆動回路、また、それを用いたアクティブマトリクス型表示装置を実現することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明に係る表示装置を実施するための最良の形態について、第１乃至第３の実施の形態において図面を参照して具体的に説明する。以下に説明する実施の形態は、ＴＦＴで構成される駆動回路、また、その駆動回路を用いたアクティブマトリックス型表示装置に適用されるものであり、制御信号のタイミング制御を確実に行うものである。
【００１６】
なお、各実施の形態に記載のＴＦＴは、ｎ型及びｐ型のポリシリコン薄膜トランジスタ（Ｐｏ−Ｓｉ  ＴＦＴ）が好ましく適用される。また、アクティブマトリックス型の有機ＥＬ表示装置を例に挙げて説明するが、本発明の表示装置はこれに限定されるものではなく、電流信号によって、各画素の表示を制御しうる装置であれば、好ましく適用される。
【００１７】
（第１の実施の形態）
図１は、本実施の形態における表示装置の回路構成を示す。図１において、１は画像表示部、２は列制御回路群、３はサンプリング信号生成回路、４は制御信号生成回路、５は行制御回路、６走査線（発光期間制御線）、７データ線である。そして、制御信号生成回路４が本発明で説明する駆動回路を構成する第１の回路に、列制御回路群２が本発明で説明する駆動回路を構成する第２の回路に対応する。
【００１８】
画像表示部１には、画素が平面内に複数配列されている。画素は、画像表示部１内に行方向および列方向にマトリクス状に複数配置されている。各画素は、フルカラー発光をするために赤色を発光する有機ＥＬ素子（以下Ｒ素子とする）、緑色を発光する有機ＥＬ素子（以下Ｇ素子とする）、青色を発光する有機ＥＬ素子（以下Ｂ素子とする）を具備する有機ＥＬ素子群を有する。また、有機ＥＬ素子にそれぞれ入力する電流を制御するためのＴＦＴを具備する画素回路を有機ＥＬ素子毎に有している。各有機ＥＬ素子は、一対の電極と、一対の電極間に形成される有機発光層とを有している。そして、画素回路から供給される電流が、一対の電極に形成された有機発光層を流れると、有機発光層が流れる電流量に応じて発光する。
【００１９】
画像表示部１の周辺には、列制御回路群２、サンプリング信号生成回路３、制御信号生成回路４、行制御回路５を備えている。
【００２０】
列制御回路群２は、データ信号を各列に出力する列制御回路の集合体である。列制御回路群２には映像信号が入力され、各出力端子から画像表示部１の各列に電流データ（データ信号）が出力される。電流データ（データ信号）はデータ線７を介して画像表示部１の画素回路に入力される。本実施の形態における１列分の列制御回路は図１２に示される構成とする。列制御回路２の構成説明、および動作説明は前述した通りであるため省略する。動作説明のタイミングチャートも図１３と同様である。
【００２１】
図１において、制御信号生成回路４では図１３に示した波形の制御信号（Ｐ１〜Ｐ６）を出力して列制御回路群２に入力される。ここでは、制御信号制御信号（Ｐ１〜Ｐ６）が、本発明に係る駆動回路の第１の制御信号に対応する。画素がｎ列構成であるとすると、すなわち紙面横方向に画素がｍ個配列されているとすると、列制御回路群２は各有機ＥＬ素子に対応してｎ個（ｎ＝３ｍ）配置される。制御信号（Ｐ１〜Ｐ６）はｎ個の列制御回路に共通に入力されており、制御信号生成回路４から出力された後、最も近い列制御回路から最も遠い列制御回路へ向かって信号が伝播する（図１では紙面右から左へ伝播する）。
【００２２】
制御信号Ｐ１及びＰ４は最も遠い列制御回路２（図１では紙面左端の列制御回路２）まで伝播した後、信号線が引き回されてサンプリング信号生成回路３に入力される。引き回された後の制御信号Ｐ１及びＰ４を制御信号Ｐ１ｒ及びＰ４ｒとする。
【００２３】
図２はサンプリング信号生成回路３の構成の一例である。サンプリング信号生成回路３は、画素に対応してｍ個のフリップフロップ１０からなるシフトレジスタ１１を有している。サンプリング信号生成回路３は、スタートパルスＳＰをクロックＣＬＫで転送することで出力されるシフトレジスタ１１の各出力Ｑ１〜Ｑｍ、Ｐ１、Ｐ４、Ｐ１ｒ、Ｐ４ｒ、Ｐ７が、ＮＯＴゲート１２、ＡＮＤゲート１３、ＯＲゲート１４からなるロジック回路に入力され、サンプリング信号ＳＰａ（ＳＰａ１〜ＳＰａｍ）、ＳＰｂ（ＳＰｂ１〜ＳＰｂｍ）を出力する。なお、本実施の形態においては、サンプリング信号ＳＰａ（ＳＰａ１〜ＳＰａｍ）、ＳＰｂ（ＳＰｂ１〜ＳＰｂｍ）が、本発明に係る駆動回路の第２の制御信号に対応する。制御信号Ｐ７はサンプリング信号ＳＰａ、ＳＰｂを映像信号の１水平走査期間毎に交互に出力するよう制御する信号である。
【００２４】
図３は図２に示すサンプリング信号生成回路３の動作を説明するタイミングチャートを示したものである。図３の（ａ）〜（ｋ）は、図２に記載された記号のノードにおける波形を示している。（ａ）はＳＰａ〔ＳＰａ１〜ＳＰａｍをまとめて記載〕、（ｂ）はＰ１、（ｃ）はＰ１ｒ、（ｄ）はＡ、（ｅ）はＢ〔Ｂ１〜Ｂｍをまとめて記載〕、（ｆ）はＳＰｂ〔ＳＰｂ１〜ＳＰｂｍをまとめて記載〕、（ｇ）はＰ４、（ｈ）はＰ４ｒ、（ｉ）はＣ、（ｊ）はＤ〔Ｄ１〜Ｄｍをまとめて記載〕、（ｋ）はＰ７の波形を示している。（ｃ）Ｐ１ｒ、（ｈ）Ｐ４ｒはｎ個の列制御回路を伝播した後の信号であるため波形の立上がり／立下がりが鈍り、（ｂ）Ｐ１、（ｇ）Ｐ４に対して遅れを生じる。そのため（ｄ）Ａ、（ｉ）Ｃにおける波形は、（ｂ）Ｐ１、（ｇ）Ｐ４よりも立下がりエッジが後になる。
【００２５】
こうして（ｂ）Ｐ１の立下りがｎ個すべての列制御回路に確実に伝播した後の信号である（ｃ）Ｐ１ｒの立下りエッジによって（ａ）ＳＰａにおけるＥ２の立下りエッジが生成される。そのため、ｎ個すべての列制御回路に対して、（ｂ）Ｐ１における立下りエッジＥ１の後に（ａ）ＳＰａにおける立下りエッジＥ２が発生することが保証される。また、（ｇ）Ｐ４の立下りがｎ個すべての列制御回路に確実に伝播した後の信号である（ｈ）Ｐ４ｒの立下りエッジによって（ｆ）ＳＰｂにおけるＥ４の立下りエッジが生成される。そのため、ｎ個すべての列制御回路に対して、（ｇ）Ｐ４における立下りエッジＥ３の後に（ｆ）ＳＰｂにおける立下りエッジＥ４が発生することが保証される。
【００２６】
図４に本実施の形態における表示装置の他の回路構成を示す。図４では、制御信号Ｐ１ｒ及びＰ４ｒがサンプリング信号生成回路３に入力されるまでの引き回しが図１と異なる。図１では信号線の引き回しを列制御回路群２とサンプリング信号生成回路３の間で行っており、この領域にはサンプリング信号ＳＰａ、ＳＰｂや映像信号Ｖｉｄｅｏ（不図示）が配置されている。そのため他の信号線とのクロスが多くなり、寄生インピーダンスを増加させる。一方、図４のようにサンプリング信号生成回路３の外側、つまり表示装置のより外周の領域に信号線を引き回すことにより、他の信号線とのクロスを少なくし、信号線間の干渉を減らすことができる。図１の回路構成では、信号線をより高集積化することができるため、画像表示部周辺の領域（額縁領域）の面積を減らすことができる。その結果、表示装置の小型化に有利である。
【００２７】
（第２の実施の形態）
図５は、本実施の形態における表示装置の回路構成を示す。図５において、２Ａは列制御回路群、３Ａはサンプリング信号生成回路、４Ａは制御信号生成回路である。そして、制御信号生成回路４Ａが本発明で説明する駆動回路を構成する第１の回路に、列制御回路２Ａが本発明で説明する駆動回路を構成する第２の回路に対応する。
【００２８】
本実施の形態は第１の実施の形態における列制御回路群２、サンプリング信号生成回路３、制御信号生成回路４の部分が異なり、それ以外は同様となっている。列制御回路群２Ａ、サンプリング信号生成回路３Ａ、制御信号生成回路４Ａを備えている。
【００２９】
図６は本実施の形態における１列分の列制御回路の構成を示している。図６に示した列制御回路には２つの電圧／電流変換部ＧＭａ２、ＧＭｂ２を有している。動作の概要としては、２つの電圧／電流変換部（ＧＭａ２、ＧＭｂ２）の一方が電流データを出力している間、他方が映像信号をサンプリングして電流データの設定を行う。図６中、Ｍ１ａ〜Ｍ４ａ，Ｍ６ａ，Ｍ７ａ，Ｍ１ｂ〜Ｍ４ｂ，Ｍ６ｂ，Ｍ７ｂはｎ型ＴＦＴ、Ｍ５ａ，Ｍ５ｂはｐ型ＴＦＴ、Ｃ１ａ，Ｃ２ａ，Ｃ１ｂ，Ｃ２ｂは容量、ＧＮＤは第１の電源、ＶＣＣは第２の電源である。またＶｉｄｅｏは映像信号、ＳＰａ，ＳＰｂはサンプリング信号、Ｐ１Ａ〜Ｐ４Ａ、Ｐ１Ｂ〜Ｐ４Ｂは制御信号である。なお、各トランジスタのゲートサイズ（幅：Ｗ、長さ：Ｌ）及び容量は、Ｍ１ａ＝Ｍ１ｂ、Ｍ２ａ＝Ｍ２ｂ、Ｍ３ａ＝Ｍ３ｂ、Ｍ４ａ＝Ｍ４ｂ、Ｍ５ａ＝Ｍ５ｂ、Ｍ６ａ＝Ｍ６ｂ、Ｍ７ａ＝Ｍ７ｂ、Ｃ１ａ＝Ｃ１ｂ、Ｃ２ａ＝Ｃ２ｂの関係にある。
【００３０】
図６ではＴＦＴのチャネル特性をＭ１ａはｎチャネル、Ｍ５ａはｐチャネルというように特定した場合について説明しているが、これは一例に過ぎない。第１の電源ＧＮＤと、第２の電源ＶＣＣとの間の電位の関係や、各ＴＦＴのチャネル特性を逆転させたりした場合には、それに合わせて適宜構成を変更すれば良い。
【００３１】
図７は図６に示した列制御回路の動作を説明するタイムチャートである。図７は映像信号の３水平走査期間、有機ＥＬ表示装置からすると３行分の動作を示したものである。時刻ｔ１〜時刻ｔ６（時刻ｔ６〜時刻ｔ１１、）が１水平走査期間になる。
【００３２】
図７を参照しながら電圧／電流変換部ＧＭａ２に注目して動作を説明する。以下に記載する（１）から（６）の動作を順に行う。
（１）  事前充電（時刻ｔ１〜時刻ｔ２）
Ｃ２ａはＭ２ａによって充電される。
（２）  閾値電圧Ｖｔｈリセット（時刻ｔ２〜時刻ｔ３）
Ｍ５ａがＧ−Ｓ間電圧が自身の閾値電圧Ｖｔｈに漸近するように自己放電動作を行う。
（３）  サンプリング待機（時刻ｔ３〜時刻ｔ４）
サンプリング信号ＳＰａが入力されるまで、Ｍ５ａのＧ−Ｓ間電圧が自身の閾値電圧Ｖｔｈ近傍の状態で待機している。
（４）  サンプリング（時刻ｔ４〜時刻ｔ５）
該当する列のサンプリング信号ＳＰａが発生して自身の閾値電圧Ｖｔｈ近傍に保持されているＭ５ａのＧ−Ｓ間電圧を、この時点でのブランキングレベルを基準とする映像信号レベルｄ１によって変化させる。
（５）  出力待機（時刻ｔ５〜時刻ｔ６）
映像信号をサンプリングして設定されたＭ５ａのＧ−Ｓ間電圧を保持した状態で待機している。
（６）  電流出力（時刻ｔ６〜時刻ｔ１１）
Ｍ５ａのＧ−Ｓ間電圧によって駆動されたＭ５ａ／Ｄ電流を電流データとしてＩｄａｔａに出力する。
【００３３】
（６）の後（時刻ｔ１１以降）は（１）から再び同様の動作を繰り返す。電圧／電流変換部ＧＭｂ２の動作としては（１）から（５）までの間（時刻ｔ１〜時刻ｔ６）は電流出力（（６）の動作）を行っており、（６）の期間（時刻ｔ６〜時刻ｔ１１）は、電流データの設定に関する（１）〜（５）の動作を行っている。
【００３４】
この列制御回路の動作におけるタイミング制御の１つとして、時刻ｔ６において制御信号Ｐ２Ａの立下りエッジの後に制御信号Ｐ３Ａ、Ｐ４Ａの立ち上がりエッジを発生させる制御がある。これは、Ｍ４ａをオフにした後にＭ６ａ、Ｍ７ａをオンすることで、映像信号をサンプリングして設定されたＭ５ａのＧ−Ｓ間電圧で安定に電流出力動作させるためである。（時刻ｔ１１の動作も同様である。）つまり、本実施の形態においては、制御信号Ｐ２Ａ、Ｐ２Ｂが本発明に係る駆動回路の第１の制御信号に対応する。そして、制御信号Ｐ３Ａ、Ｐ４Ａ、Ｐ３Ｂ、Ｐ４Ｂが本発明に係る駆動回路の第２の制御信号に対応する。
【００３５】
図５において、制御信号生成回路４Ａでは図７に示した波形の制御信号（Ｐ１Ａ〜Ｐ４Ａ、Ｐ１Ｂ〜Ｐ４Ｂ）を出力して列制御回路２Ａに入力される。画素がｎ列構成であるとすると、列制御回路はｎ個配置される。制御信号（Ｐ１Ａ〜Ｐ４Ａ、Ｐ１Ｂ〜Ｐ４Ｂ）はｎ個の列制御回路に共通に入力されており、制御信号生成回路４Ａから出力された後、最も近い列制御回路から最も遠い列制御回路へ向かって信号が伝播する（図５では紙面右から左へ伝播する）。
【００３６】
制御信号Ｐ２Ａ及びＰ２Ｂは最も遠い列制御回路（図５では紙面左端の列制御回路２Ａ）まで伝播した後、信号線が引き回されて再び制御信号生成回路４Ａに戻って入力されている。引き回された後の制御信号Ｐ２Ａ及びＰ２Ｂを制御信号Ｐ２Ａｒ及びＰ２Ｂｒとする。
【００３７】
図８は制御信号生成回路４Ａの一部分を示す一例である。Ｐ２Ａ、Ｐ２Ｂ、Ｐ２Ａｒ、Ｐ２ＢｒがＮＯＴゲート１２、ＯＲゲート１４からなるロジック回路に入力され、制御信号Ｐ３Ａ、Ｐ４Ａ、Ｐ３Ｂ、Ｐ４Ｂが出力される。制御信号Ｐ５Ａ、Ｐ５Ｂは制御信号Ｐ４Ａ、Ｐ４Ｂを生成するための制御信号である。
【００３８】
図９は図８に示す制御信号生成回路４Ａの一部分の動作を説明するタイミングチャートを示したものである。図９の（ａ）〜（ｊ）は、図８に記載された記号のノードにおける波形を示している。（ａ）はＰ２Ａ、（ｂ）はＰ２Ａｒ、（ｃ）はＰ３Ａ、（ｄ）はＰ４Ａ、（ｅ）はＰ５Ａ、（ｆ）はＰ２Ｂ、（ｇ）はＰ２Ｂｒ、（ｈ）はＰ３Ｂ、（ｉ）はＰ４Ａ、（ｊ）はＰ５Ｂの波形を示している。（ｅ）Ｐ５Ａ、及び（ｊ）Ｐ５Ｂは図９に記載の波形に限るものではない。図７の時刻ｔ２〜時刻ｔ３、及び時刻ｔ１２〜時刻ｔ１３においてＰ４ＡがＨレベルの期間、時刻ｔ７〜時刻ｔ８においてＰ４ＢがＨレベルの期間をそれぞれ生成できるものであれば良い。（ｂ）Ｐ２Ａｒ、（ｇ）Ｐ２Ｂｒはｎ個の列制御回路を伝播した後の信号であるため波形の立ち上がり／立下がりが鈍り、（ａ）Ｐ２Ａ、（ｆ）Ｐ２Ｂに対して遅れを生じる。
【００３９】
こうして（ａ）Ｐ２Ａの立下りがｎ個すべての列制御回路に確実に伝播した（ｃ）Ｐ２Ａｒの立下りエッジによって（ｃ）Ｐ３Ａ、及び（ｄ）Ｐ４Ａにおける立ち上がりエッジが生成される。そのため、ｎ個すべての列制御回路に対して、（ａ）Ｐ２Ａにおける立下りエッジＥ５の後に（ｃ）Ｐ３Ａ、及び（ｄ）Ｐ４Ａにおける立ち上がりエッジＥ６が発生することが保証される。また、（ｆ）Ｐ２Ｂの立下りがｎ個すべての列制御回路に確実に伝播した（ｇ）Ｐ２Ｂｒの立下りエッジによって（ｈ）Ｐ３Ｂ、及び（ｉ）Ｐ４Ｂにおける立ち上がりエッジが生成される。そのため、ｎ個すべての列制御回路に対して、（ｆ）Ｐ２Ｂにおける立下りエッジＥ７の後に（ｈ）Ｐ３Ｂ、及び（ｉ）Ｐ４Ｂにおける立ち上がりエッジＥ８が発生することが保証される。
【００４０】
図１０に本実施の形態における表示装置の他の回路構成を示す。図１０では、制御信号Ｐ２Ａｒ及びＰ２Ｂｒが制御信号生成回路４Ａに入力されるまでの引き回しが図５と異なる。図５では信号線の引き回しを列制御回路群２Ａとサンプリング信号生成回路３の間で行っており、この領域にはサンプリング信号ＳＰａ、ＳＰｂや映像信号Ｖｉｄｅｏ（不図示）が配置されている。そのため他の信号線とのクロスが多くなり、寄生インピーダンスを増加させる。一方、図１０のようにサンプリング信号生成回路３Ａの外側、つまり表示装置のより外周の領域に信号線を引き回すことにより、他の信号線とのクロスを少なくし、信号線間の干渉を減らすことができる。図５の回路構成では、信号線をより高集積化することができるため、画像表示部周辺の領域（額縁領域）の面積を減らすことができる。その結果、表示装置の小型化に有利である。
【００４１】
（第３の実施の形態）
本実施の形態は、上述した各実施の形態を電子機器に用いた例である。
【００４２】
図１１は、本実施の形態のデジタルスチルカメラシステムの一例のブロック図である。図中、５０はデジタルスチルカメラシステム、５１は撮影部、５２は映像信号処理回路、５３は表示パネル、５４はメモリ、５５はＣＰＵ、５６は操作部を示す。
【００４３】
図１１において、撮像部５１で撮影した映像または、メモリ５４に記録された映像を、映像信号処理回路５２で信号処理し、表示パネル５３で見ることができる。ＣＰＵ５５では、操作部５６からの入力によって、撮影部５１、メモリ５４、映像信号処理回路５２などを制御して、状況に適した撮影、記録、再生、表示を行う。また、表示パネル５３は、この他にも各種電子機器の表示部として利用できる。
【００４４】
以上本発明に係る駆動回路及びその駆動回路を用いた表示装置について説明したが、本発明は、ＴＦＴで構成した駆動回路、その駆動回路を用いたアクティブマトリクス型表示装置に係わり、特に有機ＥＬ素子を用いたアクティブマトリクス型表示装置に適用される。この表示装置を用いて、例えば情報表示装置を構成できる。この表示装置は、例えばテレビ受像機、パーソナルコンピュータ、携帯電話、携帯情報端末（ＰＤＡ）、スチルカメラ、ビデオカメラ、携帯音楽再生装置、カーナビゲーションシステムに適用することができる。もしくは、それらの各機能の複数を実現する装置に適用できる。情報表示装置は、情報入力部を備えている。例えば、携帯電話の場合には情報入力部は、アンテナを含んで構成される。ＰＤＡや携帯ＰＣの場合には、情報入力部は、ネットワークに対するインターフェース部を含んで構成される。スチルカメラやムービーカメラの場合には、情報入力部はＣＣＤやＣＭＯＳなどによるセンサ部を含んで構成される。
【図面の簡単な説明】
【００４５】
【図１】第１の実施の形態における表示装置の回路構成を示す。
【図２】第１の実施の形態におけるサンプリング信号生成回路の構成の一例である。
【図３】図２に示すサンプリング信号生成回路の動作を説明するタイミングチャートである。
【図４】第１の実施の形態における表示装置の他の回路構成を示す。
【図５】第２の実施の形態における表示装置の回路構成を示す。
【図６】第２の実施の形態における列制御回路の構成を示す。
【図７】図６の列制御回路の動作を説明するタイムチャートである。
【図８】第２の実施の形態における信号生成回路の一部分を示す一例である。
【図９】図８に示す信号生成回路の一部分の動作を説明するタイミングチャートである。
【図１０】第２の実施の形態における表示装置の他の回路構成を示す。
【図１１】本発明に係る表示装置を用いたデジタルスチルカメラシステムの全体構成を示すブロック図である。
【図１２】従来例の列制御回路の構成を示す。
【図１３】図１２に示した列制御回路の動作を説明するタイムチャートである。
【符号の説明】
【００４６】
１  画像表示部
２、２Ａ  列制御回路群
３、３Ａ  サンプリング信号生成回路
４、４Ａ  制御信号生成回路
５  行制御回路
６  走査線
７  データ線
１０  フリップフロップ
１１  シフトレジスタ
１２  ＮＯＴゲート
１３  ＡＮＤゲート
１４  ＯＲゲート
５０  デジタルスチルカメラシステム
５１  撮影部
５２  映像信号処理回路
５３  表示パネル
５４  メモリ
５５  ＣＰＵ
５６  操作部
【図１】
2009109641.tif 000003
【図２】
2009109641.tif 000004
【図３】
2009109641.tif 000005
【図４】
2009109641.tif 000006
【図５】
2009109641.tif 000007
【図６】
2009109641.tif 000008
【図７】
2009109641.tif 000009
【図８】
2009109641.tif 000010
【図９】
2009109641.tif 000011
【図１０】
2009109641.tif 000012
【図１１】
2009109641.tif 000013
【図１２】
2009109641.tif 000014
【図１３】
2009109641.tif 000015