(57)【要約】【課題】プラズマディスプレイ装置のスキャン期間（アドレス期間）におけるスキャン電極の一斉動作部のタイミングをずらし、不要輻射レベルの低減を図る。【解決手段】スキャン回路の出力制御信号の入力端子と複数のドライバＩＣの入力端子との間に、第１の経路にそれぞれ第１の抵抗（Ｒ１〜Ｒ９）を配設し、第２の経路に出力制御信号の入力端子側がカソードとなり、複数のドライバＩＣのうちの一のドライバＩＣ４１の入力端子側がアノードとなるようにダイオード５０を配設し、複数のドライバＩＣ４１、４２、４３、・・・の入力端子２１ａ〜２１ｈのそれぞれの端子間に第１の抵抗（Ｒ１〜Ｒ９）よりも抵抗値の小さい第２の抵抗（Ｒ２１〜Ｒ２７）をそれぞれ配設する不要輻射抑制回路１を有する。【選択図】図６
2009115977.tif 000002
【特許請求の範囲】
【請求項１】
放電空間を形成するために対向配置した前面基板及び背面基板と、前記前面基板内面に配設したスキャン電極及びサステイン電極で構成される複数の行電極対と、前記行電極対を覆う誘電体を含む保護層と、前記背面基板内に前記行電極対に交差するように配列して配設した複数のアドレス電極と、前記列電極を覆う誘電体層と、前記誘電体層を覆う蛍光体層と、前記背面基板に形成した隔壁間に塗布された蛍光体と前記放電空間に充填された紫外光発生用の放電気体により形成された三原色の放電発光セル群とを備え、複数の前記サステイン電極を共通に駆動させるサステイン回路と、前記複数のスキャン電極に放電電圧を印加するための出力を持つ複数のドライバＩＣを備えたスキャン回路と、を有するプラズマディスプレイ装置であって、
前記スキャン回路の出力制御信号の入力端子と前記複数のドライバＩＣの入力端子との間に、前記出力制御信号の立ち上がり時の電流経路となる第１の経路と、立ち下がり時の電流経路となる第２の経路と、を有する不要輻射抑制回路を備えることを特徴とするプラズマディスプレイ装置。
【請求項２】
前記不要輻射抑制回路は、
前記第１の経路にそれぞれ第１の抵抗を配設し、
前記第２の経路に前記出力制御信号の入力端子側がカソードとなり、前記複数のドライバＩＣのうちの一のドライバＩＣの入力端子側がアノードとなるようにダイオードを配設し、
前記複数のドライバＩＣの入力端子のそれぞれの端子間に前記第１の抵抗よりも抵抗値の小さい第２の抵抗をそれぞれ配設することを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項３】
前記複数のドライバＩＣの入力端子間にそれぞれ配設した前記第２の抵抗は、抵抗値がそれぞれ異なるものであることを特徴とする請求項２に記載のプラズマディスプレイ装置。
【請求項４】
複数のサステイン電極を共通に駆動させるサステイン回路と、複数のスキャン電極に放電電圧を印加するための出力を持つ複数のドライバＩＣを備えたスキャン回路と、を有するプラズマディスプレイ装置の駆動回路であって、
前記スキャン回路の出力制御信号の入力端子と前記複数のドライバＩＣの入力端子との間に、前記出力制御信号の立ち上がり時の電流経路となる第１の経路と、立ち下がり時の電流経路となる第２の経路と、を有する不要輻射抑制回路を備えることを特徴とするプラズマディスプレイ装置の駆動回路。
【請求項５】
前記不要輻射抑制回路は、
前記第１の経路にそれぞれ第１の抵抗を配設し、
前記第２の経路に前記出力制御信号の入力端子側がカソードとなり、前記複数のドライバＩＣのうちの一のドライバＩＣの入力端子側がアノードとなるようにダイオードを配設し、
前記複数のドライバＩＣの入力端子のそれぞれの端子間に前記第１の抵抗よりも抵抗値の小さい第２の抵抗をそれぞれ配設することを特徴とする請求項４に記載のプラズマディスプレイ装置の駆動回路。
【請求項６】
前記複数のドライバＩＣの入力端子間にそれぞれ配設した前記第２の抵抗は、抵抗値がそれぞれ異なるものであることを特徴とする請求項５に記載のプラズマディスプレイ装置の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置およびプラズマディスプレイ装置の駆動回路に関する。
【背景技術】
【０００２】
テレビ放送受像機や各種情報表示装置のディスプレイの一つとしてプラズマディスプレイ装置が用いられている。図１は、従来のプラズマディスプレイ装置の概略構成を示すブロック図である。プラズマディスプレイ装置１１０は、主に、スキャン電極１１、サステイン電極１２、アドレス電極１３、スキャン回路２１、サステイン回路２２、アドレス回路２３、などで構成される。アドレス電極１３は画面垂直方向に配列され、スキャン電極１１及びサステイン電極１２は画面水平方向に対に配列される。スキャン電極１１、サステイン電極１２、アドレス電極１３の各交点に放電セル３０が形成され、表示画面上の画素を構成する。なお、サステイン電極１２は、すべて同電位となるよう共通化されている。スキャン回路２１は複数のスキャン電極１１を順次駆動し、サステイン回路２２は複数のサステイン電極１２を共通に駆動する。アドレス回路２３は映像データに応じて複数のアドレス電極１３を１ライン分同時に駆動する。
【０００３】
スキャン電極１１、サステイン電極１２、アドレス電極１３が交差して形成される放電セル３０において、スキャン電極１１とアドレス電極１３間に放電開始電圧よりも高いパルス電圧（書き込みパルス）を印加すると放電が発生し、アドレス電極１３側には負電荷が、スキャン電極１１側には正電荷が蓄積される。また、サステイン電極１２側には別の電圧の印加により負電荷が蓄積される。これらの電荷を壁電荷といい、壁電荷によって誘起される電圧を壁電圧という。書き込みパルスを印加することにより放電を発生させ壁電荷を生成させることをアドレス放電といい、任意の単位ライン分のアドレス放電を行う期間を書き込み期間という。
【０００４】
壁電荷を生成、蓄積させた状態で、スキャン電極１１とサステイン電極１２間にパルス状の高電圧を印加すると、壁電圧Ｖｗと印加電圧Ｖｉとの和、即ち、セル電圧Ｖｃが放電開始電圧Ｖｆを超過した場合に放電が発生する。一旦、放電が開始されると、常に前放電時の電極とは正負逆極性の壁電荷が再蓄積されるので、スキャン電極１１及びサステイン電極１２に交互に反転する周期的パルス電圧が印加される限り放電が維持される。この放電を維持放電といい、維持放電を行っている期間を維持期間という。
【０００５】
印加電圧Ｖｉを放電開始電圧Ｖｆよりも低く設定し、壁電圧（壁電荷）がない場合（セル電圧Ｖｃ＝Ｖｗ＋Ｖｉ＝Ｖｉ＜Ｖｆ）には維持放電が発生しないようにすれば、アドレス放電によって発生する壁電圧の有無により選択的な放電を行うことができる。
【０００６】
プラズマディスプレイ装置の従来の駆動方法としては、アドレス・発光分離（ＡｄｄｒｅｓｓＤｉｓｐｌａｙ−ｐｅｒｉｏｄ Ｓｅｐａｒａｔｅｄ）駆動方式（以下、ＡＤＳ駆動方式と称する）が知られている。図２は、ＡＤＳ駆動方式を説明するための図である。ＴＶ信号は一般に１秒間に６０枚の画像を重ね合わせて映像を表示するため、約１６．６ｍｓｅｃに１回の割合で画像が形成される。１枚の画像を形成するための約１６．６ｍｓｅｃに相当する時間を１ＴＶフィールドとすると、ＡＤＳ駆動方式では、１ＴＶフィールドを書き込み期間と維持期間で構成される複数のサブフィールドに分割し、書き込み期間において表示させるライン数分に相当する個数のスキャンパルスが順にスキャンされる。この各サブフィールドの書き込み期間内には、スキャンクロック周波数のタイミングでスキャン回路２１の全ドライバＩＣが一斉に動作し、ドライバＩＣを駆動するための電流が流れる。
【０００７】
従来、スキャン回路２１のドライバＩＣへ一斉に電流が流れることによる電磁波の不要輻射の発生が問題となっていた。不要輻射は、一般に輻射源を流れる電流値の２乗に比例して増加するため、スキャンクロックの周波数帯付近における電磁波の不要輻射のピークは、ドライバＩＣ１個を駆動する場合と比較して非常に過大となる。
【０００８】
そのため、これまでにも不要輻射の発生を抑制するための各種方策が提案されてきた（例えば、特許文献１参照）。例えば、特許文献１に開示されたプラズマディスプレイ装置は、全ラインをスキャン・維持する維持ブロック毎に分割し、維持ブロック毎にアドレスおよび維持発光させるタイミングをシフトさせる維持ブロック駆動方式において、駆動電圧パルスのタイミングを維持ブロックごとに一定の時間間隔をおいてシフトさせ、また、スキャンクロックの周波数を維持ブロックごとに変化させるものである。
【０００９】
このプラズマディスプレイ装置によれば、全ラインを複数の維持ブロックに分割してスキャンクロックのタイミングをずらすため、同時に駆動するサステイン回路のドライバＩＣが減り、図３に示すように、従来のＡＤＳ駆動における不要輻射のピークと比較して、維持ブロック分割駆動のピークは小さい値となる。これは、同時に駆動するドライバＩＣの少ない維持ブロック分割駆動の方が、電源から流れる電流量がドライバＩＣの個数分だけ少なくなるためで、流れる電流量の２乗に比例する不要輻射は低減される。また、図４に示すように、各維持ブロックのスキャンクロックの周波数を変化させた場合にも不要輻射のピークが分散され、不要輻射が低減される。
【特許文献１】特開２００５−７０４８８号公報（第３頁−第１３頁、図５）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、前記の特許文献１に開示されたプラズマディスプレイ装置は、スキャン動作パルスのタイミングをずらしたり、スキャンクロックの周波数を変化させたりするための維持ブロック別の切替回路等が必要であり、回路構成並びにその制御が複雑で製造コストも高くなるという問題があった。また、制御動作は任意で行われるため、常に動作するわけではなく、定常的な不要輻射の低減にはつながらないという問題もあった。
【００１１】
本発明が解決しようとする課題としては、スキャン期間（アドレス期間）におけるスキャン電極の一斉動作部のタイミングをずらし、不要輻射レベルの低減を図ることができるプラズマディスプレイ装置およびプラズマディスプレイ装置の駆動回路を得ることが一例として挙げられる。
【課題を解決するための手段】
【００１２】
請求項１に記載のプラズマディスプレイ装置は、放電空間を形成するために対向配置した前面基板及び背面基板と、前記前面基板内面に配設したスキャン電極及びサステイン電極で構成される複数の行電極対と、前記行電極対を覆う誘電体を含む保護層と、前記背面基板内に前記行電極対に交差するように配列して配設した複数のアドレス電極と、前記列電極を覆う誘電体層と、前記誘電体層を覆う蛍光体層と、前記背面基板に形成した隔壁間に塗布された蛍光体と前記放電空間に充填された紫外光発生用の放電気体により形成された三原色の放電発光セル群とを備え、複数の前記サステイン電極を共通に駆動させるサステイン回路と、前記複数のスキャン電極に放電電圧を印加するための出力を持つ複数のドライバＩＣを備えたスキャン回路と、を有するプラズマディスプレイ装置であって、
前記スキャン回路の出力制御信号の入力端子と前記複数のドライバＩＣの入力端子との間に、前記出力制御信号の立ち上がり時の電流経路となる第１の経路と、立ち下がり時の電流経路となる第２の経路と、を有する不要輻射抑制回路を備えることを特徴とする。
【００１３】
請求項４記載のプラズマディスプレイ装置の駆動回路は、複数のサステイン電極を共通に駆動させるサステイン回路と、複数のスキャン電極に放電電圧を印加するための出力を持つ複数のドライバＩＣを備えたスキャン回路と、を有するプラズマディスプレイ装置の駆動回路であって、前記スキャン回路の出力制御信号の入力端子と前記複数のドライバＩＣの入力端子との間に、前記出力制御信号の立ち上がり時の電流経路となる第１の経路と、立ち下がり時の電流経路となる第２の経路と、を有する不要輻射抑制回路を備えることを特徴とする。
【発明を実施するための最良の形態】
【００１４】
以下に、本発明の実施の形態について図面を参照して説明する。
図５は、本発明の実施の形態におけるプラズマディスプレイ装置の概要構成を示すブロック図である。なお、前述の従来のプラズマディスプレイ装置の構成と同じ部分は同一符号を付す。
【００１５】
プラズマディスプレイ装置１００は、主に、不要輻射抑制回路１、スキャン電極１１、サステイン電極１２、アドレス電極１３、スキャン回路２１、サステイン回路２２、アドレス回路２３、などで構成される。
【００１６】
アドレス電極１３は画面垂直方向に配列され、スキャン電極１１及びサステイン電極１２は画面水平方向に対に配列される。スキャン電極１１、サステイン電極１２、アドレス電極１３の各交点に放電セル３０が形成され、表示画面上の画素を構成する。
【００１７】
サステイン電極１２はプラズマディスプレイパネルの全表示ラインに渡って共通に接続され、サステイン回路２２はこの複数のサステイン電極１２を共通に駆動する。アドレス電極１３は１本毎に接続されたアドレス回路２３によってアドレス放電時のアドレスパルスが印加される。スキャン回路２１は複数のスキャン電極１１を順次駆動する。
【００１８】
さらに、本発明の実施の形態におけるプラズマディスプレイ装置１００は、スキャン回路２１の前段に、スキャン回路２１の出力制御信号の入力端子と複数のドライバＩＣの入力端子との間に出力制御信号の立ち上がり時の電流経路となる第１の経路と、立ち下がり時の電流経路となる第２の経路とを有する不要輻射抑制回路１が付加される。
【００１９】
図６は、本発明の実施の形態におけるプラズマディスプレイ装置の不要輻射抑制回路の構成を示す回路図である。
【００２０】
不要輻射抑制回路１は、図６に示すように、第１の経路にそれぞれ第１の抵抗であるＲ１〜Ｒ９を配設し、第２の経路に出力制御信号の入力端子６０側のノード６１にカソードが接続され、複数のドライバＩＣのうちの一のドライバＩＣの入力端子２１ａ（に接続された端子ａ）にアノードが接続されたダイオード５０を配設し、複数のドライバＩＣの入力端子２１ａ〜２１ｈ（にそれぞれ接続された端子ａ〜ｈ）の端子間に第１の抵抗よりも抵抗値の小さい第２の抵抗であるＲ２１〜Ｒ２７がそれぞれ配設した構成となっている。なお、端子ｉには第１の経路のみが配設されている。
【００２１】
具体的には、図６中のａからｉで示す端子が、図５中のスキャン回路２１内の複数のドライバＩＣ（図示せず）の各入力端子２１ａ〜２１ｉに接続されており、スキャン回路２１内の各ドライバＩＣはスキャン電極１１ａ〜１１ｉをそれぞれ駆動する（図５参照）。
【００２２】
次に、図７は、本発明の実施の形態におけるプラズマディスプレイ装置の１サブフィールド期間の電圧印加波形を示す波形図である。はじめに、リセット期間では、全面書き込み放電及び全面自己消去放電を行うための電圧パルスを印加して放電させることで、全画面のセル３０を均一化する。次に、アドレス期間に入ると、１ライン目から順次、アドレス放電が実行される。初期状態として、全てのアドレス電極１３およびサステイン電極１２は０［Ｖ］、全てのスキャン電極１１は所定の負電圧（−Ｖsc）が付与される。
【００２３】
１ライン目のアドレスサイクルでは、サステイン電極１２ａに所定の電圧（ＶＸ）、スキャン電極１１ａに負電圧（スキャン電極１１ａの選択時の印加電圧ＶＹ）がそれぞれ印加され、このライン上のセルで、表示（発光、維持放電）を行うセルに対応するアドレス電極１３にアドレスパルス（電圧Ｖa）が印加される。
【００２４】
この選択されたセルにおいて、アドレス電極１３とスキャン電極１１ａ間の放電が誘起され、その後サステイン電極１２ａとスキャン電極１１ａ間に放電が移行され、サステイン電極１２ａ上の保護膜面にはマイナスの壁電荷が、スキャン電極１１ａ側の保護膜面にはプラスの壁電荷が蓄積され、その結果、放電が終息する。またこのとき、アドレス電極１３側の螢光体面にはマイナスの壁電荷が形成されている。
【００２５】
以下同様に、アドレスサイクルが順次実行され、全表示ラインのアドレスが終了すると、維持放電期間に入り、アドレス放電によって壁電荷が蓄積されたセルのみ維持放電が実行される。この維持放電は、予め決められたサイクル分繰り返され、１サブフィールドのシーケンスが終了する。
【００２６】
次に、上記の電圧印加タイミングにおける不要輻射抑制回路１による効果について説明する。
【００２７】
図６の不要輻射抑制回路１は、前述のようにスキャン回路２１の前段に、スキャン回路２１の出力制御信号の入力端子と複数のドライバＩＣの入力端子との間に出力制御信号の立ち上がり時の電流経路となる第１の経路と、立ち下がり時の電流経路となる第２の経路とを有している。
【００２８】
この回路には、スキャン回路２１の動作を制御するための出力制御信号（矩形波信号）が入力されるが、矩形波は、挿入された抵抗の抵抗値が大きいほど矩形のなまりを生じる。
【００２９】
スキャン回路２１を構成するドライバＩＣには、信号をＨＩＧＨまたはＬＯＷと読み取るために最低必要なスレッショルド電圧があり、この電圧は一定であるため、矩形になまりがあると当該電圧に達するまでの時間が遅延するからである。
【００３０】
具体的な動作について図８を参照してさらに説明する。図８は、図６の不要輻射抑制回路１の一部を取り上げて動作を説明するための模式図である。
図８ではスキャン回路２１を構成するドライバＩＣのうち、３つの入力端子２１ａ〜２１ｃの信号に対応する３つのドライバＩＣの入力波形について説明する。
【００３１】
図８（ａ）では、出力制御信号の信号入力６１から抵抗ＲＳ１を介したノード６０から抵抗Ｒ１を介して端子ａ（ドライバＩＣ４１の入力端子２１ａ）に接続されると共に、ノード６０に対してダイオード５０のカソードが接続され、このダイオード５０のアノードが端子ａ（ドライバＩＣ４１の入力端子２１ａ）に接続される。
【００３２】
また、ノード６０から抵抗Ｒ２を介して端子ｂ（ドライバＩＣ４２の入力端子２１ｂ）に接続されると共に、端子ａから抵抗Ｒ２１を介して接続される。
【００３３】
さらに、ノード６０から抵抗Ｒ３を介して端子ｃ（ドライバＩＣ４３の入力端子２１ｃ）に接続されると共に、端子ｂから抵抗Ｒ２２を介して接続される。
【００３４】
ここで、ノード６０に接続される抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、・・・は同じ抵抗値（Ｒ１＝Ｒ２＝Ｒ３・・・）を持つ（なお、抵抗Ｒ１の抵抗値はＲ１と云うように、各抵抗の抵抗値は下付数字で記す）。また、スキャン回路２１の各ドライバＩＣの入力端子２１ａ〜２１ｉのそれぞれの端子間（端子ａ〜ｉ間）の抵抗Ｒ２１、抵抗Ｒ２２、抵抗Ｒ２３、・・・は、好ましくはそれぞれ異なる抵抗値を持つ（Ｒ２１≠Ｒ２２≠Ｒ２３・・・）とともに、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、・・・との抵抗値の大小関係において、それぞれＲ１≫Ｒ２１、Ｒ２≫Ｒ２２、Ｒ３≫Ｒ２３、・・・の関係を持つ（なお、「≫」の左側の抵抗値は右側の抵抗値よりも抵抗値が十分に大きいという意味である。好ましくは、左側の抵抗値の方が右側の抵抗値よりも１５倍以上大きい抵抗値である）。
【００３５】
不要輻射抑制回路１は、上述のように構成されているため、各ドライバＩＣ４１，４２，４３への出力制御信号の立ち上がり時の電流経路と、立ち下がり時の電流経路は異なった経路となる。
【００３６】
即ち、出力制御信号の立ち上がり時の電流は、図８（ａ）にその電流経路を示すように、ダイオード５０が逆バイアスとなるので主に第１の経路を通り、立ち下がり時の電流はダイオード５０が順バイアスとなるので主に第２の経路を通る。
【００３７】
例えば、ドライバＩＣ４１の入力端子２１ａに対する出力制御信号の立ち上がり時の電流の第１の経路の抵抗値はＲｓ１＋Ｒ１となり、立ち下がりの電流の第２の経路の抵抗値はＲｓ１となる。
【００３８】
また、ドライバＩＣ４２の入力端子２１ｂに対する出力制御信号の立ち上がり時の電流の第１の経路の抵抗値はＲｓ１＋Ｒ２となり、立ち下がりの電流の第２の経路の抵抗値はＲｓ１＋Ｒ２１となる。
【００３９】
また、ドライバＩＣ４３の入力端子２１ｃに対する出力制御信号の立ち上がり時の電流の第１の経路の抵抗値はＲｓ１＋Ｒ３となり、立ち下がりの電流の第２の経路の抵抗値はＲｓ１＋Ｒ２１＋Ｒ２２となる。
【００４０】
従って、各ドライバＩＣ４１，４２，４３の入力端子２１ａ〜２１ｃに入力する出力制御信号の波形は、図８（ｂ）のように矩形のなまりを生じる。
【００４１】
第１の経路の抵抗値はＲ１＝Ｒ２＝Ｒ３であるので、図８（ｂ）に示す出力制御信号の立ち上がりは、各ドライバＩＣ４１，４２，４３の入力端子２１ａ〜２１ｃとも同じように矩形のなまりとなる。ところが、第１の経路の抵抗値は上記のように、各入力端子２１ａ〜２１ｃに対して異なるものとなり、その立ち下がりの波形は、波形５１（ドライバＩＣ４１の立ち下がり），波形５２（ドライバＩＣ４２の立ち下がり），波形５３（ドライバＩＣ４３の立ち下がり）のように矩形のなまりが異なった形状のものとなる。
【００４２】
なお、図８（ａ）、（ｂ）に図示しない、残りの各入力端子２１ｄ〜２１ｈに対応する各ドライバＩＣに対しても同様のことが云える。なお、端子ｉには第１の経路のみが配設されているが、入力端子２１ｉの立ち下がりは、入力端子２１ｄ〜２１ｈとは矩形のなまりが異なった形状のものとなり同様の効果を奏する。
【００４３】
このため、３つのドライバＩＣ４１，４２，４３，・・・に入力する出力制御信号は、不要輻射抑制回路１の図６に示す端子ａ〜ｈの各端子間に、抵抗値の異なる抵抗Ｒ２１，Ｒ２２，Ｒ２３・・・を配置することにより、図８（ｂ）に示すように、立ち上がりの波形は同じであるが、立ち下がりの波形の形（矩形のなまり）が微妙に異なる波形となる。
具体的には、抵抗値の大きい側のドライバＩＣの入力波形は波形５３のように矩形のなまりが大きな形状となる。一方、これと比較して抵抗値の小さい側のドライバＩＣの入力波形は波形５１のように矩形のなまりの少ない形状となる。
【００４４】
従って、出力制御信号のパルスの立ち上がり時はすべて同じタイミングで動作するが、立ち下がり時はダイオードの順方向に電流が流れるため、図９に示すようなアドレス期間におけるスキャン電極１１の一斉動作部について、ドライバＩＣごとにタイミングをずらすことができる。
【００４５】
図１０は、本発明の実施の形態におけるプラズマディスプレイ装置の不要輻射抑制効果を説明するための図である。図に示すように、出力制御信号の矩形の立ち下がりが時間的に遅延することにより、電流ピークが分散するので、不要輻射レベルも分散される。
【００４６】
なお、上記の実施の形態において、不要輻射抑制回路１のダイオード５０の向きを入れ替えることにより、一斉動作部の遅延について出力制御信号の立ち上がり／立ち下がりのどちらを制御するのかを選択することができる。
【００４７】
このように、本発明の実施の形態におけるプラズマディスプレイ装置およびその駆動回路によれば、従来のように、スキャン動作パルスのタイミングを制御したり、スキャンクロックの周波数を変化させたりするという複雑な制御を行うことなく、簡易な回路構成により、スキャンクロックの制御等を行わずに常に不要輻射レベルを低減することができる。
【００４８】
以上、詳述したように、本発明の実施の形態におけるプラズマディスプレイの駆動回路は、第１の経路にそれぞれ第１の抵抗（Ｒ１〜Ｒ９）を配設し、第２の経路に出力制御信号の入力端子側がカソードとなり、複数のドライバＩＣのうちの一のドライバＩＣ４１の入力端子側がアノードとなるようにダイオード５０を配設し、複数のドライバＩＣ４１、４２、４３、・・・の入力端子２１ａ〜２１ｈのそれぞれの端子間に第１の抵抗（Ｒ１〜Ｒ９）よりも抵抗値の小さい第２の抵抗（Ｒ２１〜Ｒ２７）をそれぞれ配設する不要輻射抑制回路１を有している。
これにより、アドレス期間におけるスキャン電極の一斉動作がそれぞれ微妙に遅延されるため、不要輻射レベルを低減することができる。また、サージ電圧の抑制による部品の負荷低減を図ることもできる。
【図面の簡単な説明】
【００４９】
【図１】従来のプラズマディスプレイ装置の概略構成を示すブロック図である。
【図２】ＡＤＳ駆動方式を説明するための図である。
【図３】不要輻射レベルの変化を説明するための図（維持ブロック分割による駆動）である。
【図４】不要輻射レベルの変化を説明するための図（スキャンクロックの変更）である。
【図５】本発明の実施の形態におけるプラズマディスプレイ装置の概要構成を示すブロック図である。
【図６】本発明の実施の形態におけるプラズマディスプレイ装置の不要輻射抑制回路の構成を示す回路図である。
【図７】本発明の実施の形態におけるプラズマディスプレイ装置の１サブフィールド期間の電圧印加波形を示す波形図である。
【図８】本発明の実施の形態におけるプラズマディスプレイ装置の不要輻射抑制回路の動作を説明するための模式図である。
【図９】ドライバＩＣのＩＣごとにタイミングがずれる一斉動作部の位置を説明するため図（１サブフィールド期間の電圧印加波形図）である。
【図１０】本発明の実施の形態におけるプラズマディスプレイ装置の不要輻射抑制効果を説明するための図である。
【符号の説明】
【００５０】
１  不要輻射抑制回路
１１  スキャン電極
１２  サステイン電極
１３  アドレス電極
２１  スキャン回路
２２  サステイン回路
２３  アドレス回路
３０  放電セル
４１，４２，４３  ドライバＩＣ
５０  ダイオード
【図１】
2009115977.tif 000003
【図２】
2009115977.tif 000004
【図３】
2009115977.tif 000005
【図４】
2009115977.tif 000006
【図５】
2009115977.tif 000007
【図６】
2009115977.tif 000008
【図７】
2009115977.tif 000009
【図８】
2009115977.tif 000010
【図９】
2009115977.tif 000011
【図１０】
2009115977.tif 000012