(57)【要約】【課題】シェーディングが生じ難いＥＬ表示デバイスの駆動技術を実現する。【解決手段】アクティブマトリクス駆動方式に対応した画素構造を有するＥＬ表示パネルに、（ａ）水平走査期間毎に、移動度補正用の中間電位、閾値補正電位、階調値に応じた信号電位を順番に出力する入力信号線駆動部と、（ｂ）前述した３つの電位の書込みを制御するサンプリングトランジスタのオン状態を、中間電位の印加期間の途中から始めて信号電位の印加期間の途中まで継続させる制御期間を有する書込制御駆動部とを搭載する。【選択図】図３５
2009204992.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリクス駆動方式に対応した画素構造を有するＥＬ表示パネルにおいて、
水平走査期間毎に、移動度補正用の中間電位、閾値補正電位、階調値に応じた信号電位を順番に出力する入力信号線駆動部と、
前記電位の書込みを制御するサンプリングトランジスタのオン状態を、前記中間電位の印加期間の途中から始めて前記信号電位の印加期間の途中まで継続させる制御期間を有する書込制御駆動部と
を有することを特徴とするＥＬ表示パネル。
【請求項２】
請求項１に記載のＥＬ表示パネルにおいて、
前記中間電位は、前記閾値補正電位よりも大きく、かつ、前記信号電位の可変範囲の最大電位よりも小さい電位である
ことを特徴とするＥＬ表示パネル。
【請求項３】
請求項１又は２に記載のＥＬ表示パネルにおいて、
前記中間電位は、前記信号電位に基づいて逐次生成される
ことを特徴とするＥＬ表示パネル。
【請求項４】
請求項３に記載のＥＬ表示パネルにおいて、
前記中間電位は、演算処理を通じて生成される
ことを特徴とするＥＬ表示パネル。
【請求項５】
請求項３に記載のＥＬ表示パネルにおいて、
前記中間電位は、ハードウェア処理を通じて生成される
ことを特徴とするＥＬ表示パネル。
【請求項６】
請求項３に記載のＥＬ表示パネルにおいて、
前記中間電位は、参照テーブルを用いた変換処理を通じて生成される
ことを特徴とするＥＬ表示パネル。
【請求項７】
請求項１又は２に記載のＥＬ表示パネルにおいて、
前記中間電位は、事前に設定された固定電位である
ことを特徴とするＥＬ表示パネル。
【請求項８】
請求項３又は７に記載のＥＬ表示パネルにおいて、
前記中間電位、前記閾値補正電位及び前記信号電位は、共通の入力信号線を通じて印加される
ことを特徴とするＥＬ表示パネル。
【請求項９】
アクティブマトリクス駆動方式に対応した画素構造と、水平走査期間毎に、移動度補正用の中間電位、閾値補正電位、階調値に応じた信号電位を順番に出力する入力信号線駆動部と、前記電位の書込みを制御するサンプリングトランジスタのオン状態を、前記中間電位の印加期間の途中から始めて前記信号電位の印加期間の途中まで継続させる制御期間を有する書込制御駆動部とを有するＥＬ表示パネルと、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力を受け付ける操作入力部と
を有することを特徴とする電子機器。
【請求項１０】
アクティブマトリクス駆動方式に対応した画素構造を有するＥＬ表示パネルの駆動方法において、
水平走査期間毎に、移動度補正用の中間電位、閾値補正電位、階調値に応じた信号電位を順番に出力する処理と、
前記電位の書込みを制御するサンプリングトランジスタの制御処理の一部に、前記中間電位の印加期間の途中から始めて前記信号電位の印加期間の途中まで継続させる処理と
有することを特徴とするＥＬ表示パネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この明細書で説明する発明は、アクティブマトリクス駆動方式で駆動制御されるＥＬ表示パネル及びその駆動技術に関する。なお、この明細書で提案する発明は、ＥＬ表示パネル、電子機器及びＥＬ表示パネルの駆動方法としての側面も有する。
【背景技術】
【０００２】
図１に、アクティブマトリクス駆動型の有機ＥＬパネルに一般的な回路ブロック構成を示す。図１に示すように、有機ＥＬパネル１は、画素アレイ部３と、その駆動回路である信号書込制御線駆動部５及び水平セレクタ７で構成される。なお、画素アレイ部３には、信号線ＤＴＬと書込制御線ＷＳＬの各交点に画素回路９が配置される。
【０００３】
ところで、有機ＥＬ素子は電流発光素子である。このため、有機ＥＬパネルでは、各画素に対応する有機ＥＬ素子に流れる電流量の制御により階調を制御する駆動方式が採用される。
【０００４】
図２に、この種の画素回路９のうち最も単純な回路構成の一つを示す。この画素回路９は、薄膜トランジスタＴ１、Ｔ２及び保持容量Ｃｓで構成される。以下、薄膜トランジスタＴ１を「サンプリングトランジスタＴ１」といい、薄膜トランジスタＴ２を「駆動トランジスタＴ２」という。
【０００５】
サンプリングトランジスタＴ１は、対応画素の階調に対応する信号電位Ｖsig の保持容量Ｃｓへの書き込みを制御するＮチャネル型の薄膜トランジスタである。また、駆動トランジスタＴ２は、保持容量Ｃｓに保持された信号電位Ｖsig に応じて定まるゲート・ソース間電圧Ｖgsに基づいて駆動電流Ｉｄｓを有機ＥＬ素子ＯＬＥＤに供給するＰチャネル型の薄膜トランジスタである。
【０００６】
図２の場合、駆動トランジスタＴ２のソース電極は、電源電位Ｖccが固定的に印加されている電流供給線に接続され、常に飽和領域で動作する。すなわち、駆動トランジスタＴ２は、信号電位Ｖsig に応じた大きさの駆動電流を有機ＥＬ素子ＯＬＥＤに供給する定電流源として動作する。この際、駆動電流Ｉｄｓは次式で与えられる。
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2／２
【０００７】
因みに、μは、駆動トランジスタＴ２の多数キャリアの移動度である。また、Ｖthは、駆動トランジスタＴ２の閾値電圧である。また、ｋは、（Ｗ／Ｌ）・Ｃoxで与えられる係数である。ここで、Ｗはチャネル幅、Ｌはチャネル長、Ｃoxは単位面積当たりのゲート容量である。
【０００８】
なお、この構成の画素回路の場合、図３に示す有機ＥＬ素子のＩ−Ｖ特性の経時変化に伴い、駆動トランジスタＴ２のドレイン電圧が変化することが知られている。
しかし、ゲート・ソース間電圧Ｖgsは一定に保たれるので、有機ＥＬ素子に供給される電流量には変化が無く、発光輝度を一定に保つことができる。
【０００９】
以下に、アクティブマトリクス駆動方式を採用する有機ＥＬパネルディスプレイに関する文献を例示する。
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【特許文献３】特開２００４−１３３２４０号公報
【特許文献４】特開２００４−０２９７９１号公報
【特許文献５】特開２００４−０９３６８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、薄膜プロセスの種類によっては図２に示す回路構成を採用できない場合がある。すなわち、現在の薄膜プロセスでは、Ｐチャネル型の薄膜トランジスタを採用できない場合がある。例えばアモルファスシリコンプロセスを採用することができない。このような場合、駆動トランジスタＴ２をＮチャネル型薄膜トランジスタに置き換えることが必要になる。
【００１１】
図４に、この種の画素回路の構成例を示す。この場合、駆動トランジスタＴ１２のソース電極は有機ＥＬ素子ＯＬＥＤの陽極（アノード）端子に接続される。ただし、この画素回路１１の場合には、有機ＥＬ素子のＩ−Ｖ特性の経時変化に伴ってゲート・ソース間電圧Ｖgsが変動する問題がある。このゲート・ソース間電圧Ｖgsの変動は、駆動電流量を変化させ、発光輝度を変化させてしまう。
【００１２】
この他、各画素回路１１を構成する駆動トランジスタＴ１２の閾値及び移動度は、画素毎に異なっている。この駆動トランジスタＴ１２の閾値や移動度の違いは、駆動電流値のバラツキとなって出現し、発光輝度が画素毎に変化する原因となる。
【００１３】
従って、Ｎチャネル型薄膜トランジスタで構成される駆動トランジスタの特性バラツキを防ぐ回路構成を採用する有機ＥＬパネル１の画素回路とその駆動回路が必要となる。図５に、この種の駆動回路例を示す。ここで、画素回路２１は、Ｎチャネル型の薄膜トランジスタＴ２１、Ｔ２２と保持容量Ｃｓで構成される。
【００１４】
このうち、薄膜トランジスタＴ２１（以下、「サンプリングトランジスタＴ２１」という。）は、信号電位Ｖsig の書き込みを制御するスイッチとして動作する。また、薄膜トランジスタＴ２２（以下、「駆動トランジスタＴ２２」という。）は、有機ＥＬ素子ＯＬＥＤの発光動作時に、駆動電流を供給する定電流源として動作する。
【００１５】
画素回路２１の駆動には、信号書込制御線駆動部２３、電流供給線駆動部２５、水平セレクタ２７が用いられる。このうち、信号書込制御線駆動部２３は、サンプリングトランジスタＴ２１のオン・オフ制御に用いられる。また、電流供給線駆動部２５は、電流供給線ＤＳＬの電位を２値的に駆動して画素回路内の動作状態を制御するのに用いられる。
【００１６】
水平セレクタ２７は、信号線ＤＴＬに画素データＤinに応じた信号電位Ｖsig 、閾値補正用の基準電位（以下、「第１のオフセット電位」という。）Ｖofs1、又は移動度補正用の基準電位（以下、「第２のオフセット電位」という。）を印加するのに用いられる。
【００１７】
なお、第２のオフセット電位Ｖofs2は、第１のオフセット電位Ｖofs1と最大信号電位Ｖsig(max)との中間階調に当たる固定電位として予め設定される。
図６に、これら駆動回路を用いた画素回路２１の駆動動作例を示す。
【００１８】
まず、発光状態における画素回路内の動作状態を図７に示す。このとき、電流供給線ＤＳＬは高電位Ｖccであり、スイッチングトランジスタＴ２１はオフ制御された状態にある（図６（ｔ１））。このとき、駆動トランジスタＴ２２は飽和領域で動作するように設定されている。このため、有機ＥＬ素子ＯＬＥＤには、駆動トランジスタＴ２２のゲート・ソース間電圧Ｖgsに応じた大きさの駆動電流Ｉdsが供給されることになる。
【００１９】
次に、非発光状態の動作状態を説明する。非発光状態は、電流供給線ＤＳＬが低電位Ｖssに制御されることで開始される（図６（ｔ２））。この状態における画素回路内の動作状態を図８に示す。この動作に伴い、駆動トランジスタＴ２２のソース電位Ｖｓは徐々に低下する。この際、駆動トランジスタＴ２２のゲート電位Ｖｇも、保持容量Ｃｓとのカップリングを通じて低下する。
【００２０】
なお、低電位Ｖssは、有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelとカソード電位Ｖcat の和より低く設定されている。従って、駆動トランジスタＴ２２のソース電位Ｖｓが低電位Ｖssに達する過程で時点で、有機ＥＬ素子ＯＬＥＤは消灯する。
この後、サンプリングトランジスタＴ２１がオン状態に制御され、信号線ＤＴＬを通じて第１のオフセット電位Ｖofs1が駆動トランジスタＴ２２のゲート電極に印加される（図６（ｔ３））。
【００２１】
図９に、この時点での画素回路内の動作状態を示す。この際、駆動トランジスタＴ２２のゲート電位Ｖｇは第１のオフセット電位Ｖofs1に制御され、ソース電位Ｖｓは低電位Ｖssに制御される。すなわち、駆動トランジスタＴ２２のゲート・ソース間電圧ＶgsはＶofs1−Ｖssに制御される。
【００２２】
なお、Ｖofs1−Ｖssは、駆動トランジスタＴ２２の閾値電圧Ｖthより大きな値に設定されている。この動作により、閾値補正準備が完了する。
さて、閾値補正準備が完了すると、電流供給線ＤＳＬは再び高電位Ｖccに制御される（図６（ｔ４））。図１０に、この時点での画素回路内の動作状態を示す。
【００２３】
この動作に伴い、図１０に破線で示すように電流が流れる。なお、有機ＥＬ素子ＯＬＥＤは、図１０に示すように、ダイオードと寄生容量Ｃelで等価的に表すことができる。従って、有機ＥＬ素子ＯＬＥＤのアノード電位Ｖelが有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelとカソード電圧Ｖcat の和よりも小さい限り、ここでの電流は保持容量Ｃｓと寄生容量Ｃelの充電に使用される。
【００２４】
この充電動作により、駆動トランジスタＴ２２のソース電位Ｖｓが上昇を開始する。図１１に、ソース電位Ｖｓの上昇の様子を示す。ここで、ソース電位ＶｓがＶofs1−Ｖthに達した時点で駆動トランジスタＴ２２の閾値補正動作が終了する。
図６は、信号線ＤＴＬに第１のオフセット電位Ｖofs1が印加されている１水平走査期間内に閾値補正動作が終了する場合を表している。
【００２５】
もっとも、水平走査期間が短い場合には、複数回の水平走査期間に分割して閾値補正動作を実行する必要がある。勿論、閾値補正動作は、信号線ＤＴＬに第１のオフセット電位Ｖofs1が印加されている期間に限って実行し、信号線ＤＴＬがその他の電位の期間は補正動作を中断する。
【００２６】
なお、閾値補正動作の中断中は、サンプリングトランジスタＴ２１がオフ制御され、駆動トランジスタＴ２１のゲート電極が自由端に制御される。この期間も、電流供給線ＤＳＬは高電位Ｖccに維持されるので、駆動トランジスタＴ２２のゲート電位Ｖｇとソース電位Ｖｓは連動して上昇する。しかし、有機ＥＬ素子ＯＬＥＤの逆バイアス状態（Ｖel≦Ｖcat ＋Ｖthel）は維持されるので、有機ＥＬ素子ＯＬＥＤが発光することはない。
【００２７】
いずれにしても、閾値補正動作が終了すると、信号線ＤＴＬの電位が移動度補正に適した電位に変化するまでサンプリングトランジスタＴ２１がオフ制御される（図６（ｔ５））。
やがて、信号線ＤＴＬの電位が移動度補正用の第２のオフセット電位Ｖofs2に変化すると、サンプリングトランジスタＴ２１がオン制御される（図６（ｔ６））。
【００２８】
なお、サンプリングトランジスタＴ２１のオン状態は、信号線ＤＴＬの電位が信号電位Ｖsig に切り替わった後も一定期間維持される。
この第２のオフセット電位Ｖofs2及び信号電位Ｖsig の印加により、駆動トランジスタＴ２２のゲート・ソース間電圧Ｖgsは再び閾値電圧Ｖthより広がることになる。
【００２９】
結果的に、駆動トランジスタＴ２２は再びオン動作し、電流供給線ＤＳＬから電流の供給が再開される。ただし、この電流は、閾値補正動作時と同様、保持容量Ｃｓと寄生容量Ｃelの充電に使用される。図１３に、移動度補正期間中の経過時間とソース電位Ｖｓとの関係を示す。
【００３０】
なお、移動度補正動作の開始時には、既に駆動トランジスタＴ２２の閾値補正動作が完了している。従って、駆動トランジスタＴ２２に流れる電流は、その移動度μのみを反映した値になる。具体的には、移動度μが大きい駆動トランジスタＴ２２の電流量は大きくなり、ソース電位Ｖｓの上昇も早くなる。
【００３１】
一方、移動度が小さい駆動トランジスタＴ２２の電流量は小さくなり、ソース電位Ｖｓの上昇は遅くなる。
ところで、移動度補正動作には信号電位Ｖsig を使用する。このため、補正時間が信号電位Ｖsig に依存する。例えば電位の大きい白表示時では補正時間が短く済む一方、電位の低い黒又は暗表示では補正時間が長くなる。
【００３２】
従って、信号電位Ｖsig のみを用いて移動度を補正しようとすると、補正時間長を信号電位Ｖsig に応じて可変することが必要になる。
ただし、図６に示す駆動方法の場合には、信号電位Ｖsig の入力前に、第１のオフセット電位Ｖofs1と最大信号電位Ｖsig(max)の中間電位に当たる第２のオフセット電位Ｖofs2を印加しているので信号電位Ｖsig の違いによらず補正の終了タイミングを揃えることが可能になる（図１４、図１５）。
【００３３】
図１４は、白表示の場合に、第２のオフセット電位Ｖofs2を用いない場合（図１４（Ａ））と、第２のオフセット電位Ｖofs2を用いる場合（図１４（Ｂ））の補正時間の変化を表す図である。第２のオフセット電位Ｖofs2を用いることで移動度補正時間が長くなることが分かる。
【００３４】
図１５は、黒又は暗表示の場合に、第２のオフセット電位Ｖofs2を用いない場合（図１５（Ａ））と、第２のオフセット電位Ｖofs2を用いる場合（図１５（Ｂ））の補正時間の変化を表す図である。第２のオフセット電位Ｖofs2を用いることで移動度補正時間が短くなることが分かる。
【００３５】
従って、いずれの階調の場合にも、適切な大きさの第２のオフセット電位Ｖofs2を使用することで、移動度補正をほぼ同じ時間内に完了させることが可能になる。
この補正動作の終了後、サンプリングトランジスタＴ２１をオフ制御すると、駆動トランジスタＴ２２の供給する駆動電流Ｉds’は有機ＥＬ素子ＯＬＥＤへと流れ、有機ＥＬ素子ＯＬＥＤの発光が開始される（図６（ｔ７））。
【００３６】
図１６に、この時点における画素回路の動作状態を示す。なお、駆動トランジスタＴ２２のソース電位Ｖｓは、有機ＥＬ素子ＯＬＥＤに流れる駆動電流値に応じた電圧Ｖx まで上昇する。
【００３７】
ところで、図５に示す画素回路２１を図６に示す駆動方法で駆動する場合にも、有機ＥＬ素子ＯＬＥＤの発光時間が長くなると、そのＩ−Ｖ特性が変化するのを避けることはできない。しかし、画素回路２１の場合には、駆動トランジスタＴ２２のゲート・ソース間電圧Ｖgsを画素データＤinに応じた値に保つことができるので、画素データＤinが同じであれば時間の経過にかかわらず常に一定の電流を有機ＥＬ素子ＯＬＥＤに流すことができる。
【００３８】
すなわち、経時変化に伴って有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性が変化しても、有機ＥＬ素子ＯＬＥＤの輝度を画素データＤinに応じた一定輝度に保つことができる。
ただし、画素回路２１には、その画素構造に起因した輝度ムラが現れ易い問題がある。
【００３９】
図１７を用い、輝度ムラの発生原因を説明する。図１７は、画素回路２１の配線レイアウトを中心に表している。図１７に示すように、駆動電流の供給に用いられる電流供給線ＤＳＬの線幅は、信号線ＤＴＬや書込制御線ＷＳＬに比べ太くする必要がある。その結果、電流供給線ＤＳＬと信号線ＤＴＬとの交差面積が大きく成らざるを得ない。
【００４０】
ただし、水平セレクタ２７からは信号線ＤＴＬに容量負荷が付いて見えるので信号電位に鈍りが現れ易くなる。しかも、水平ライン２７が駆動すべき容量成分の数は、水平ライン２７から遠ざかるほど大きくなる。よって、図１８に示すように、水平ライン２７から遠ざかる位置ほど信号波形の鈍りが大きくなってしまう。
【００４１】
この鈍りは、水平セレクタ２７の近端側と遠端側とでゲート・ソース間電圧Ｖgsに電位差を生じさせる原因となり、同じ階調輝度を書き込んでいるにもかかわらず輝度差を発生させてしまう。すなわち、シェーディングを発生させてしまう。図１９に、駆動トランジスタＴ２２のゲート電位Ｖｇ（図１９（Ｃ））とソース電位Ｖｓ（図１９（Ｄ））との信号波形を示す。
【００４２】
図中、破線は水平セレクタ２７から近端側に位置する水平ラインに対応する画素回路の波形を示し、実線は水平セレクタ２７から遠端側に位置する水平ラインに対応する画素回路の波形を示すものとする。
この信号電位Ｖsig の書き込み終了後の電位差が、画面上にシェーディングが発生する原因である。
【課題を解決するための手段】
【００４３】
そこで、発明者らは、アクティブマトリクス駆動方式に対応した画素構造を有するＥＬ表示パネルに、以下の駆動部を搭載する仕組みを提案する。
（ａ）水平走査期間毎に、移動度補正用の中間電位Ｖofs2、閾値補正電位Ｖofs1、階調値に応じた信号電位Ｖsig を、時間順次に出力する入力信号線駆動部
（ｂ）前述した３つの電位の書込みを制御するサンプリングトランジスタのオン状態を、中間電位Ｖofs2の印加期間の途中から始めて信号電位Ｖsig の印加期間の途中まで継続させる制御期間を有する書込制御駆動部
【００４４】
なお、中間電位Ｖofs2は、閾値補正電位Ｖofs1よりも大きく、かつ、信号電位Ｖsig の可変範囲の最大電位よりも小さい電位であることが望ましい。更に、この中間電位Ｖofs2は、信号電位Ｖsigに基づいて逐次生成されることが望ましい。
【００４５】
なお、中間電位Ｖofs2の生成は演算処理を通じて実現することが望ましい。もっとも、中間電位Ｖofs2の生成はハードウェア処理を通じて実現しても良い。また、中間電位Ｖofs2の生成は、参照テーブルを用いた変換処理を通じて実現しても良い。
【００４６】
その一方で、中間電位Ｖofs2は事前に設定された固定電位として与えても良い。
ところで、中間電位Ｖofs2、閾値補正電位Ｖofs1及び信号電位Ｖsig は、共通の入力信号線を通じて印加されることが望ましい。
【００４７】
また、発明者らは、前述した駆動技術を採用するＥＬ表示パネルを搭載した電子機器を提案する。
ここで、電子機器は、ＥＬ表示パネルと、システム全体の動作を制御するシステム制御部と、システム制御部に対する操作入力を受け付ける操作入力部とで構成する。
【発明の効果】
【００４８】
発明者らの提案する発明では、駆動トランジスタのゲート電極に、移動度補正用の中間電位Ｖofs2、閾値補正電位Ｖofs1、信号電位Ｖsig を順番に印加する方式を採用する。また、非発光期間中の移動度補正タイミングにおいて、これら３つの電位の書込みを制御するサンプリングトランジスタのオン状態を、中間電位Ｖofs2の印加期間の途中から始めて信号電位Ｖsig の印加期間の途中まで継続させる方式を採用する。
【００４９】
この方式の組み合わせにより、閾値補正電位Ｖofs1の印加期間を挟む２回の期間に分けて移動度補正が実行される。この場合、電位変化時の波形に現れる鈍りの小さい近端側の画素回路に対する１回目の移動度補正は相対的に早く終了する一方で、２回目の移動度補正は相対的に早く開始される。これに対し、電位変化時の波形に現れる鈍りの大きい遠端側の画素回路に対する１回目の移動度補正は相対的に遅く終了する一方で、２回目の移動度補正は相対的に遅く開始される。
【００５０】
この２回の移動度補正期間の全体で見ると、近端側の画素回路の補正時間と遠端側の画素回路の補正時間がほぼ同じになる。結果的に、入力信号線の位置により鈍りの大きさが異なる場合でも移動度補正は正確に実行され、信号電位Ｖsig の書き込みも正確に実現される。これにより、画素データ値が同じであれば画面上の階調輝度も同じにでき、シェーディングが発生しないようにできる。
【発明を実施するための最良の形態】
【００５１】
以下、発明を、アクティブマトリクス駆動型の有機ＥＬパネルに適用する場合について説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
【００５２】
（Ａ）外観構成
なお、この明細書では、画素アレイ部と駆動回路とを同じ半導体プロセスを用いて同じ基板上に形成した表示パネルだけでなく、例えば特定用途向けＩＣとして製造された駆動回路を画素アレイ部の形成された基板上に実装したものも有機ＥＬパネルと呼ぶ。
【００５３】
図２０に、有機ＥＬパネルの外観構成例を示す。有機ＥＬパネル３１は、支持基板３３のうち画素アレイ部の形成領域に対向部３５を貼り合わせた構造を有している。
【００５４】
支持基板３３は、ガラス、プラスチックその他の基材で構成され、その表面に有機ＥＬ層や保護膜等を積層した構造を有している。対向部３５は、ガラス、プラスチックその他の透明部材を基材とする。なお、有機ＥＬパネル３１には、外部から支持基板３３に信号等を入出力するためのＦＰＣ（フレキシブルプリントサーキット）３７が配置される。
【００５５】
（Ｂ）形態例１
（Ｂ−１）システム構成
図２１に、有機ＥＬパネル３１のシステム構成例を示す。
図２１に示す有機ＥＬパネル３１は、画素アレイ部４１と、その駆動回路である信号書込制御線駆動部４３、電流供給線駆動部４５、水平セレクタ４７で構成される。
【００５６】
画素アレイ部４１は、信号線ＤＴＬと書込制御線ＷＳＬとの各交点位置にサブ画素を配置したマトリクス構造を有している。因みに、サブ画素は１画素を構成する画素構造の最小単位である。例えばホワイトユニットとしての１画素は、有機ＥＬ材料の異なる３つのサブ画素（Ｒ、Ｇ、Ｂ）で構成される。
【００５７】
ここでの信号線ＤＴＬは、特許請求の範囲における「入力信号線」の１つである。また、書込制御線ＷＳＬは、制御信号線の１つである。
図２２に、サブ画素に対応する画素回路２１と各駆動回路との接続関係を示す。なお、図２２には、図５との対応部分に同一符号を付して示している。図２２に示すように、画素回路２１の構成は図５と同じである。すなわち、画素回路２１は、Ｎチャネル型のサンプリングトランジスタＴ２１、駆動トランジスタＴ２２と保持容量Ｃｓで構成される。
【００５８】
従って、サンプリングトランジスタＴ２１は、信号電位Ｖsig の書き込みを制御するスイッチとして動作し、駆動トランジスタＴ２２は、有機ＥＬ素子ＯＬＥＤの発光動作時に、駆動電流を供給する定電流源として動作する。
違いは、画素回路２１の駆動方法である。
【００５９】
この形態例の場合、画素回路２１の駆動には、信号書込制御線駆動部４３、電流供給線駆動部４５、水平セレクタ４７を使用する。このうち、信号書込制御線駆動部４３は、サンプリングトランジスタＴ２１のオン・オフ制御に用いられる。また、電流供給線駆動部４５は、電流供給線ＤＳＬの２値電位駆動に用いられる。
【００６０】
水平セレクタ４７は、信号線ＤＴＬに画素データＤinの階調値に応じた信号電位Ｖsig 、閾値補正用の基準電位（以下、「第１のオフセット電位」という。）Ｖofs1、又は移動度補正用の基準電位（以下、「第２のオフセット電位」という。）を印加するのに用いられる。
【００６１】
なお、第１のオフセット電位Ｖofs1は、特許請求の範囲における「閾値補正電位」に相当する。また、第２のオフセット電位Ｖofs2は、特許請求の範囲における「移動度補正用の中間電位」に相当する。
印加する電位の種類は、図６の駆動方法と同じである。
【００６２】
違いは、これら電位の出力順位である。水平セレクタ４７の場合、１水平走査期間内に、第２のオフセット電位Ｖofs2→第１のオフセット電位Ｖofs1→信号電位Ｖsig の順番に信号線ＤＴＬの電位を制御する。
【００６３】
また、この形態例の場合、水平セレクタ４７は、第２のオフセット電位Ｖofs2から第１のオフセット電位Ｖofs1に電位の遷移を意図的に鈍らせる手法を採用する。例えば水平セレクタ４７の出力段にスイッチとローパスフィルタとを配置し、第１のオフセット電位Ｖofs1の出力時だけローパスフィルタ経由で信号線ＤＴＬが駆動されるように制御することで、意図する波形を生成する。
【００６４】
このように、第１のオフセット電位Ｖofs1の出力波形を意図的に鈍らせれば、図２３に示すように、水平セレクタ４７の近端側の画素回路２１にも波形の鈍った電位が印加されることになる。
【００６５】
勿論、遠端側の画素回路２１にも波形の鈍った電位が印加されるので、電位の鈍り方がほぼ同じになる。このことは、信号線ＤＴＬ上の位置が違っても、１回目の移動度補正動作が完了する際の駆動トランジスタＴ２２のゲート電位Ｖｇやソース電位Ｖｓをほぼ同じ電位に制御できることを意味する。
【００６６】
なお、第２のオフセット電位Ｖofs2や信号電位Ｖsig の出力時には、ローパスフィルタを通過しない出力経路を選択すれば良い。
【００６７】
（Ｂ−２）駆動動作例
図２４に、図２２に示す画素回路の駆動動作例を示す。
まず、発光状態における画素回路内の動作状態を図２５に示す。このとき、電流供給線ＤＳＬは高電位Ｖccであり、スイッチングトランジスタＴ２１はオフ制御された状態にある（図２４（ｔ１））。
【００６８】
このとき、駆動トランジスタＴ２２は飽和領域で動作するように設定されている。
このため、有機ＥＬ素子ＯＬＥＤには、駆動トランジスタＴ２２のゲート・ソース間電圧Ｖgsに応じた大きさの駆動電流Ｉdsが供給されることになる。
【００６９】
次に、非発光状態の動作状態を説明する。非発光状態は、電流供給線ＤＳＬが低電位Ｖssに制御されることで開始される（図２４（ｔ２））。この状態における画素回路内の動作状態を図２６に示す。この動作に伴い、駆動トランジスタＴ２２のソース電位Ｖｓは徐々に低下する。この際、駆動トランジスタＴ２２のゲート電位Ｖｇも、保持容量Ｃｓとのカップリングを通じて低下する。
【００７０】
なお、低電位Ｖssは、有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelとカソード電位Ｖcat の和より低く設定されている。従って、駆動トランジスタＴ２２のソース電位Ｖｓが低電位Ｖssに達するまで過程で、有機ＥＬ素子ＯＬＥＤは消灯する。
【００７１】
この後、サンプリングトランジスタＴ２１がオン状態に制御され、駆動トランジスタＴ２２のゲート・ソース間電圧ＶgsがＶofs1−Ｖssに設定される。この設定動作が閾値補正準備動作である。そして、閾値補正準備動作が完了すると、電流供給線ＤＳＬが再び高電位Ｖccに制御される（図２４（ｔ３））。
【００７２】
図２７に、この時点での画素回路内の動作状態を示す。なお、サンプリングトランジスタＴ２１がオン制御されるタイミングは、信号線ＤＴＬの電位の鈍りを考慮して最適化されている。すなわち、水平セレクタ４７に近い側の信号線電位だけでなく遠い側の信号線電位も、第１のオフセット電位Ｖofs1に収束する時点以降にオン制御のタイミングが設定される。
【００７３】
さて、電流供給線ＤＳＬが高電位Ｖccに制御されると、電流供給線ＤＳＬから駆動トランジスタＴ２２に電流が流れ始める。ただし、電流は保持容量Ｃｓと寄生容量Ｃelの充電に使用される。この充電動作により、駆動トランジスタＴ２２のソース電位Ｖｓが上昇を開始する。
【００７４】
この形態例の場合は、この第１のオフセット電位Ｖofs1の印加されている１水平走査期間中に駆動トランジスタＴ２２のゲート・ソース間電圧Ｖgsが閾値電圧Ｖthまで収束し、駆動トランジスタＴ２２の閾値補正動作が終了する。すなわち、駆動トランジスタＴ２２はカットオフする。勿論、水平走査期間が短い場合には、複数回の水平走査期間に分けて閾値補正動作が実行されることになる。勿論、閾値補正動作は、信号線ＤＴＬに第１のオフセット電位Ｖofs1が印加されるタイミングで実行される。
【００７５】
この閾値補正動作が終了すると、信号線ＤＴＬの電位が移動度補正に適した電位（第２のオフセット電位Ｖofs2）に変化するまで、サンプリングトランジスタＴ２１はオフ制御される。また、電流供給線ＤＳＬの電位も低電位Ｖssに切り替え制御される（図２４（ｔ４））。
【００７６】
やがて、信号線ＤＴＬの電位が移動度補正用の第２のオフセット電位Ｖofs2に変化すると、サンプリングトランジスタＴ２１が再びオン制御される（図２４（ｔ５））。ここでも、サンプリングトランジスタＴ２１のオン制御のタイミングは、信号線ＤＴＬの電位の鈍りを考慮して最適化される。
【００７７】
また、このオン制御のタイミングで電流供給線ＤＳＬの電位も高電位Ｖccに切り替え制御される。図２８に、この時点での画素回路内の動作状態を示す。
この第２のオフセット電位Ｖofs2の印加により、駆動トランジスタＴ２２のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthより広くなり、駆動トランジスタＴ２２が再びオン状態になる。
【００７８】
すなわち、電流供給線ＤＳＬから画素回路内への電流の供給が再開され、１回目の移動度補正動作が開始される。ここでの電流は、個々の駆動トランジスタＴ２２の移動度μを反映し、保持容量Ｃｓと寄生容量Ｃelを充電するように流れる。
やがて、サンプリングトランジスタＴ２１がオン状態であり、かつ、電流供給線ＤＳＬの電位が高電位Ｖccの状態で、信号線ＤＴＬの電位が第１のオフセット電位Ｖofs1に遷移される（図２４（ｔ６））。
【００７９】
ただし、第１のオフセット電位Ｖofs1への電位の遷移は、予め鈍らせた電位波形により実行される。その結果、水平セレクタ４７の近端側であるか遠端側であるかによらず、各駆動トランジスタＴ２２のゲート電位Ｖｇは同じタイミングで第１のオフセット電位Ｖofs1に遷移する。
【００８０】
なお、駆動トランジスタＴ２２のソース電位Ｖｓは、１回目の移動度補正動作により補正動作の実行前よりも電位が高くなる。従って、この第１のオフセット電位Ｖofs1の印加動作により、駆動トランジスタＴ２２のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthよりも小さくなる。この結果、駆動トランジスタＴ２２は、ソース電位Ｖｓを保持した状態のままカットオフ状態になる。図２９に、この時点での画素回路内の動作状態を示す。
【００８１】
このタイミング以降、サンプリングトランジスタＴ２１はオフ制御され、信号電位Ｖsig の書き込みに備える状態になる（図２４（ｔ７））。
やがて、信号線ＤＴＬに信号電位Ｖsig が印加されると、サンプリングトランジスタＴ２１が再びオン制御され、２回目の移動度補正動作が１回目の移動度補正動作を引き継ぐように再開される（図２４（ｔ８））。
【００８２】
ただし、そのオン制御のタイミングは、信号線ＤＴＬの電位の鈍りを考慮して最適化されている。すなわち、水平セレクタ４７に近い側の信号線電位だけでなく遠い側の信号線電位も、信号電位Ｖsig に収束するタイミング以降にオン制御が実行される。従って、画面内の位置の影響を受けることなく、正しい値の信号電位Ｖsig が書き込まれる。図３０に、この時点での画素回路内の動作状態を示す。
【００８３】
最後に、サンプリングトランジスタＴ２１がオフ制御されて信号電位の書き込みが終了すると、駆動トランジスタＴ２２のゲート・ソース間電圧Ｖgsに応じた大きさの電流Ｉｄｓ’の有機ＥＬ素子ＯＬＥＤへの供給が開始される。これにより、有機ＥＬ素子ＯＬＥＤの発光が開始される（図２４（ｔ９））。図３１に、この時点での画素回路内の動作状態を示す。
【００８４】
これに伴い、有機ＥＬ素子のアノード電位Ｖel（駆動トランジスタＴ２２のソース電位Ｖｓ）は、有機ＥＬ素子に電流Ｉds’を流す電位Ｖx まで上昇する。
これが、この形態例で提案する駆動回路の駆動動作である。もっとも、この駆動方式の場合にも、発光時間が長くなれば有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性が変化する。
【００８５】
しかし、有機ＥＬ素子ＯＬＥＤに供給される電流量は駆動トランジスタＴ２２のゲート・ソース間電圧Ｖgsにより常に決定される。結果的に、有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性の変化にかかわらず、有機ＥＬ素子ＯＬＥＤの発光輝度を信号電位Ｖsig に応じた輝度に保ち続けることができる。
【００８６】
（Ｂ−４）まとめ
以上の通り、この形態例は、（１）第２のオフセット電位Ｖofs2、第１のオフセット電位Ｖofs1、信号電位Ｖsig の順番に信号線ＤＴＬを駆動し、移動度補正動作を２回に分けて実行する方式と、（２）第２のオフセット電位Ｖofs2から第１のオフセット電位Ｖofs1への電位の遷移を意図的に鈍らせる方式とを組み合わせて採用する。
【００８７】
これにより、画素回路２１が水平セレクタ４７から近い位置にあるか遠い位置にあるかにかかわらず、移動度補正を同じ条件で正確に実行することができる。
結果的に、シェーディングの発生を効果的に抑制することができ、画質の向上を実現できる。
【００８８】
（Ｃ）形態例２
ここでは、駆動タイミングの高速化に対応した駆動技術を提案する。前述したように、形態例１に係る駆動技術は、シェーディングの抑制に効果がある。
その一方で、第２のオフセット電位Ｖofs2から第１のオフセット電位Ｖofs1への電位変化を意図的に鈍らせた状態で出力する必要があり、水平セレクタ４７の回路構成が複雑化してしまう。
【００８９】
また、信号波形を意図的に鈍らせた状態で出力することは、その遷移期間の確保が必要となり、高解像度化に伴う１水平走査期間の更なる短縮が求められる場合に、製品への実装が難しくなる可能性がある。
そこで、以下に説明する駆動技術を提案する。
【００９０】
（Ｃ−１）システム構成
図３２に、有機ＥＬパネル５１のシステム構成例を示す。なお、図３２は、図２１との同一部分に同一符号を付して示している。
図３２に示す有機ＥＬパネル５１は、画素アレイ部４１と、その駆動回路である信号書込制御線駆動部５３、電流供給線駆動部５５、水平セレクタ５７で構成される。
【００９１】
画素アレイ部４１の構造は、形態例１の構造と同じである。すなわち、画素アレイ部４１は、信号線ＤＴＬと書込制御線ＷＳＬとの各交点位置にサブ画素を配置したマトリクス構造を有している。
【００９２】
図３３に、サブ画素に対応する画素回路２１と各駆動回路との接続関係を示す。なお、図３３には、図２２との対応部分に同一符号を付して示している。図３３に示すように、画素回路２１の構成は図２２と同じである。すなわち、画素回路２１は、Ｎチャネル型のサンプリングトランジスタＴ２１、駆動トランジスタＴ２２と保持容量Ｃｓで構成される。
【００９３】
従って、サンプリングトランジスタＴ２１は、信号電位Ｖsig の書き込みを制御するスイッチとして動作し、駆動トランジスタＴ２２は、有機ＥＬ素子ＯＬＥＤの発光動作時に、駆動電流を供給する定電流源として動作する。
違いは、画素回路２１の駆動方法である。
【００９４】
この形態例の場合、画素回路２１の駆動には、信号書込制御線駆動部５３、電流供給線駆動部５５、水平セレクタ５７を使用する。このうち、信号書込制御線駆動部５３は、サンプリングトランジスタＴ２１のオン・オフ制御に用いられる。また、電流供給線駆動部５５は、電流供給線ＤＳＬの２値電位駆動に用いられる。
【００９５】
水平セレクタ５７は、信号線ＤＴＬに画素データＤinの階調値に応じた信号電位Ｖsig 、閾値補正用の基準電位（以下、「第１のオフセット電位」という。）Ｖofs1、又は移動度補正用の基準電位（以下、「第２のオフセット電位」という。）を印加するのに用いられる。印加する電位の種類は、形態例１の駆動方法と同じである。この形態例の場合、第２のオフセット電位Ｖofs2として固定電位を与える。例えば最大信号電位をＶsig(max)とするとき、｛Ｖsig(max)−Ｖofs1｝／２で与える。
【００９６】
また、この形態例の場合も、これら３種類の電位の出力順序は形態例１と同じであるものとする。すなわち、水平セレクタ５７は、１水平走査期間内に、第２のオフセット電位Ｖofs2→第１のオフセット電位Ｖofs1→信号電位Ｖsig の順番に信号線ＤＴＬの電位を制御するものとする。
【００９７】
形態例１との違いは、水平セレクタ５７が、各電位を矩形信号波の形態で出力する点である。図３４に、水平セレクタ５７の構成例を示す。図３４の場合、水平セレクタ５７は、シフトレジスタ６１、ラッチ回路６３、Ｄ／Ａ変換回路６５、バッファ回路６７、セレクタ６９で構成する。
【００９８】
シフトレジスタ６１は、画素データＤinの入力タイミングを与える回路デバイスである。ラッチ回路６３は、出力タイミングの調整用に画素データＤinを保持する記憶デバイスである。Ｄ／Ａ変換回路６５は、入力されたディジタル信号をアナログ信号に変換する回路デバイスである。
【００９９】
バッファ回路６７は、アナログ信号を画素回路の駆動に適した信号レベルに変換する回路デバイスである。
セレクタ６９は、信号線ＤＴＬと３種類の入力電位との接続を切り換えるスイッチである。セレクタ６９は、１水平走査期間内に順番に、第２のオフセット電位Ｖofs2、第１のオフセット電位Ｖofs1、信号電位Ｖsig を信号線ＤＴＬに接続する。
【０１００】
前述したように、セレクタ６９には、出力電位の切り替え波形を意図的に鈍らせる仕組みを有していない。従って、信号線ＤＴＬ上の電位には、電位レベルの切り替え時に、セレクタ６９からの距離に応じた大きさの鈍りが重畳される。すなわち、セレクタ６９の近くでは小さい波形の鈍りが出現するのに対し、遠くでは大きな波形の鈍りが出現する。
【０１０１】
（Ｃ−２）駆動動作例
図３５に、図３３に示す画素回路の駆動動作例を示す。
まず、発光状態における画素回路内の動作状態を図３６に示す。このとき、電流供給線ＤＳＬは高電位Ｖccであり、スイッチングトランジスタＴ２１はオフ制御された状態にある（図３５（ｔ１））。
【０１０２】
このとき、駆動トランジスタＴ２２は飽和領域で動作するように設定されている。
このため、有機ＥＬ素子ＯＬＥＤには、駆動トランジスタＴ２２のゲート・ソース間電圧Ｖgsに応じた大きさの駆動電流Ｉdsが供給されることになる。
【０１０３】
次に、非発光状態の動作状態を説明する。非発光状態は、電流供給線ＤＳＬが低電位Ｖssに制御されることで開始される（図３５（ｔ２））。この状態における画素回路内の動作状態を図３７に示す。この動作に伴い、駆動トランジスタＴ２２のソース電位Ｖｓは徐々に低下する。この際、駆動トランジスタＴ２２のゲート電位Ｖｇも、保持容量Ｃｓとのカップリングを通じて低下する。
【０１０４】
なお、低電位Ｖssは、有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelとカソード電位Ｖcat の和より低く設定されている。従って、駆動トランジスタＴ２２のソース電位Ｖｓが低電位Ｖssに達するまでの過程で、有機ＥＬ素子ＯＬＥＤは消灯する。
【０１０５】
この後、サンプリングトランジスタＴ２１がオン状態に制御され、駆動トランジスタＴ２２のゲート・ソース間電圧ＶgsがＶofs1−Ｖssに設定される。この設定動作が閾値補正準備動作である。そして、閾値補正準備動作が完了すると、電流供給線ＤＳＬが再び高電位Ｖccに制御される（図３５（ｔ３））。
【０１０６】
図３８に、この時点での画素回路内の動作状態を示す。なお、サンプリングトランジスタＴ２１がオン制御されるタイミングは、信号線ＤＴＬの電位の鈍りを考慮して最適化されている。すなわち、水平セレクタ５７に近い側の信号線電位だけでなく遠い側の信号線電位も、第１のオフセット電位Ｖofs1に収束する以降にオン制御のタイミングが設定される。
【０１０７】
さて、電流供給線ＤＳＬが高電位Ｖccに制御されると、電流供給線ＤＳＬから駆動トランジスタＴ２２に電流が流れ始める。ただし、電流は保持容量Ｃｓと寄生容量Ｃelの充電に使用される。この充電動作により、駆動トランジスタＴ２２のソース電位Ｖｓが上昇を開始する。
【０１０８】
この形態例の場合は、この第１のオフセット電位Ｖofs1の印加されている１水平走査期間中に駆動トランジスタＴ２２のゲート・ソース間電圧Ｖgsが閾値電圧Ｖthまで収束し、駆動トランジスタＴ２２の閾値補正動作が終了する。すなわち、駆動トランジスタＴ２２はカットオフする。勿論、水平走査期間が短い場合には、複数回の水平走査期間に分けて閾値補正動作が実行されることになる。勿論、閾値補正動作は、信号線ＤＴＬに第１のオフセット電位Ｖofs1が印加されたタイミングで実行される。
【０１０９】
この閾値補正動作が終了すると、信号線ＤＴＬの電位が移動度補正に適した電位（第２のオフセット電位Ｖofs2）に変化するまで、サンプリングトランジスタＴ２１はオフ制御される。また、電流供給線ＤＳＬの電位も低電位Ｖssに切り替え制御される（図３５（ｔ４））。
【０１１０】
やがて、信号線ＤＴＬの電位が移動度補正用の第２のオフセット電位Ｖofs2に変化すると、サンプリングトランジスタＴ２１が再びオン制御される（図３５（ｔ５））。ここでも、サンプリングトランジスタＴ２１のオン制御のタイミングは、信号線ＤＴＬの電位の鈍りを考慮して最適化される。
【０１１１】
また、このオン制御のタイミングで電流供給線ＤＳＬの電位も高電位Ｖccに切り替え制御される。図３９に、この時点での画素回路内の動作状態を示す。
この第２のオフセット電位Ｖofs2の印加により、駆動トランジスタＴ２２のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthより広くなり、駆動トランジスタＴ２２が再びオン状態になる。
【０１１２】
すなわち、電流供給線ＤＳＬから画素回路内への電流の供給が再開され、１回目の移動度補正動作が開始される。ここでの電流は、個々の駆動トランジスタＴ２２の移動度μを反映し、保持容量Ｃｓと寄生容量Ｃelを充電するように流れる。
やがて、信号線ＤＴＬの電位が第１のオフセット電位Ｖofs1に遷移する（図３５（ｔ６））。
【０１１３】
この形態例の場合も、サンプリングトランジスタＴ２１はオン状態のままであり、電流供給線ＤＳＬの電位も高電位Ｖccの状態のままである。なお、ここでのサンプリングトランジスタＴ２１のオン状態は、信号電位Ｖsig の書き込みが完了する時点まで継続される。このサンプリングトランジスタＴ２１の制御動作が、この形態例のもう一つの特徴である。
【０１１４】
さて、ここでの電位変化時（第１のオフセット電位Ｖofs1への遷移時）には、水平セレクタ５７からの距離に応じて異なる鈍りが現れる。すなわち、水平セレクタ５７に近い画素回路２１では速やかに第１のオフセット電位Ｖofs1に遷移するのに対し、水平セレクタ５７から遠い画素回路２１では、近端側よりも遅延して第１のオフセット電位Ｖofs1に遷移する。
【０１１５】
この遷移波形の違いを、図３５においては、破線と実線で表している。すなわち、図３５（Ｃ）の破線が水平セレクタ５７に近い位置の電位波形を示し、図３５（Ｃ）の実線が水平セレクタ５７から遠い位置の電位波形を示している。
なお、この電位の遷移中も、電流供給線ＤＳＬの電位は高電位Ｖccを維持する。
【０１１６】
従って、水平セレクタ５７に近い側に位置する画素回路２１についての１回目の移動度補正動作は早く終了し、水平セレクタ５７から遠い側に位置する画素回路２１についての１回目の移動度補正動作は遅く終了する。
この補正時間の違いから、水平セレクタ５７から遠い側の画素回路２１を構成する駆動トランジスタＴ２２のソース電位Ｖｓは、水平セレクタ５７に近い側の画素回路２１を構成する駆動トランジスタＴ２２のソース電位Ｖｓよりも高くなる（図３５（Ｄ）、（Ｅ））。
【０１１７】
いずれにしても、１回目の移動度補正動作が終了した時点における駆動トランジスタＴ２２のソース電位Ｖｓは、当該補正動作が開始する前のソース電位Ｖｓよりも電位が高くなる。従って、駆動トランジスタＴ２２のゲート電位Ｖｇが第１のオフセット電位Ｖofs1に遷移する間に、駆動トランジスタＴ２２のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthよりも小さくなる。
【０１１８】
この結果、駆動トランジスタＴ２２は、１回目の移動度補正動作が終了した時点のソース電位Ｖｓを保持した状態のままカットオフ状態になる。図４０に、この時点での画素回路内の動作状態を示す。
【０１１９】
やがて、信号線ＤＴＬの電位は、信号電位Ｖsig に遷移する（図３５（ｔ７））。図４１に、この時点での画素回路内の動作状態を示す。この時点で電流供給線ＤＳＬの電位は高電位Ｖccである。この信号電位Ｖsig への遷移に連動して駆動トランジスタＴ２２のゲート電位Ｖｇの上昇が再開される。
【０１２０】
ただし、ここでの電位変化にも、水平セレクタ５７からの距離に応じて異なる鈍りが現れる。すなわち、水平セレクタ５７に近い画素回路２１では速やかに信号電位Ｖsig に遷移するのに対し、水平セレクタ５７から遠い画素回路２１では、近端側よりも遅延して信号電位Ｖsig に遷移する。
【０１２１】
この遷移波形の違いを、図３５においては、破線と実線で表している。すなわち、図３５（Ｃ）の破線が水平セレクタ５７に近い位置の電位波形を示し、図３５（Ｃ）の実線が水平セレクタ５７から遠い位置の電位波形を示している。
【０１２２】
結果的に、水平セレクタ５７に近い側に位置する画素回路２１についての２回目の移動度補正動作は早く開始され、水平セレクタ５７から遠い側に位置する画素回路２１についての２回目の移動度補正動作は遅く開始される。
【０１２３】
しかも、移動度補正動作開始時点における駆動トランジスタＴ２２のソース電位Ｖｓは、水平セレクタ５７に近い側の方が低い。このため、信号電位Ｖsig の書き込み時におけるソース電位Ｖｓの上昇速度は、水平セレクタ５７に近い側の方が早くなる。
【０１２４】
この補正動作の開始タイミング及びソース電位Ｖｓの上昇速度の違いから、水平セレクタ５７に近い側の画素回路２１を構成する駆動トランジスタＴ２２の電位Ｖｓの上昇量の方が、水平セレクタ５７から遠い側の画素回路２１を構成する駆動トランジスタＴ２２のソース電位Ｖｓの上昇量よりも大きくなる。
【０１２５】
結果的に、信号電位Ｖsig の印加開始から一定時間が経過すると、遠端側の駆動トランジスタＴ２２のソース電位Ｖｓも近端側の駆動トランジスタＴ２２のソース電位Ｖｓもほぼ同じ電位に収束する。
図４２に、移動度補正期間（図３５（ｔ５〜ｔ７））に対応する各部の電位変化を示す。
【０１２６】
図４２に示すように、１回目の移動度補正時間と２回目の移動度補正時間の長短関係は、水平セレクタ５７に近い側と遠い側とで逆の関係になる。従って、１回目と２回目の移動度補正時間の和は、水平セレクタ５７から距離関係によらず同じになる。すなわち、信号電位Ｖsig が同じであれば、水平セレクタ５７からの距離関係によらず、駆動トランジスタＴ２２のゲート・ソース間電圧Ｖgsを同じ値になる。
【０１２７】
最後に、サンプリングトランジスタＴ２１がオフ制御されて信号電位の書き込みが終了すると、駆動トランジスタＴ２２のゲート・ソース間電圧Ｖgsに応じた大きさの電流Ｉｄｓ’の有機ＥＬ素子ＯＬＥＤへの供給が開始される。これにより、有機ＥＬ素子ＯＬＥＤの発光が開始される（図３５（ｔ８））。図４３に、この時点での画素回路内の動作状態を示す。
【０１２８】
これに伴い、有機ＥＬ素子のアノード電位Ｖelは、有機ＥＬ素子に電流Ｉds’を流す電位Ｖx まで上昇する。
これが、この形態例で提案する駆動回路の駆動動作である。勿論、この駆動方式の場合にも、発光時間が長くなれば有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性が変化することは形態例１と同じである。
【０１２９】
しかし、有機ＥＬ素子ＯＬＥＤに供給される電流量は駆動トランジスタＴ２２のゲート・ソース間電圧Ｖgsにより常に決定されるので、有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性の変化にかかわらず、有機ＥＬ素子ＯＬＥＤの発光輝度を信号電位Ｖsig に応じた輝度に保ち続けることができる。
【０１３０】
（Ｃ−３）まとめ
以上説明したように、この形態例の場合には、（１）信号線ＤＴＬを第２のオフセット電位Ｖofs2、第１のオフセット電位Ｖofs1、信号電位Ｖsig の順番に駆動して移動度補正動作を２回に分割する駆動方式と、（２）サンプリングトランジスタＴ２１のオン状態を、第２のオフセット電位Ｖofs2の印加期間の途中から信号電位Ｖsig の書き込み期間の途中まで継続する方式との組み合わせ技術を採用する。
【０１３１】
また、この形態例の場合、画素回路２１が水平セレクタ５７からの距離に依存する信号線電位の遷移波形の鈍りを積極活用し、１回目の移動度補正時間と２回目の移動度補正時間を足し合わせた時間が水平セレクタ５７からの距離とは関係なくほぼ一定になるように制御する。
このため、シェーディングの発生を効果的に抑制することができ、画質の向上を実現できる。
【０１３２】
しかも、この駆動技術の場合には、第２のオフセット電位Ｖofs2から第１のオフセット電位Ｖofs1への遷移期間の波形を意図的に鈍らせる必要がないため、水平セレクタ５７の回路構造を形態例１に比して簡略化できる。
【０１３３】
更に意図的に信号線ＤＴＬの波形を鈍らせる場合には、少なくとも一定時間長の遷移期間の確保が不可欠であるが、この形態例の駆動方法の場合には、遷移期間も移動度補正に含めることができる。このため、形態例１に比して、３値の電位の印加が一巡する期間の短縮にも有利である。結果的に、高解像度化に伴い１水平走査期間が短くなる場合にも、製品への実装に有利である。
【０１３４】
（Ｄ）他の形態例
（Ｄ−１）書き込み電位の他の印加方法
前述した形態例の場合には、１本の信号線ＤＴＬを３つの電位の印加に共用する場合について説明した。
【０１３５】
しかし、これら３つの電位別に３本の入力信号線を用意し又は１つの電位用と２つの電位用との２本の入力信号線を用意しても良い。この場合、画素回路内には入力信号線別にサンプリングトランジスタを用意し、それらのオン・オフ制御を通じて駆動トランジスタのゲート電極に各電位を印加する仕組みを採用すれば良い。
【０１３６】
（Ｄ−２）第２のオフセット電位Ｖofs2の発生方法
前述した形態例の場合には、第２のオフセット電位Ｖofs2を固定値として与える場合について説明した。すなわち、第２のオフセット電位Ｖofs2を、第１のオフセット電位Ｖofs1と最大信号電位Ｖsig(max)の中間階調に当たる固定電位として規定する場合について説明した。
【０１３７】
しかし、第２のオフセット電位Ｖofs2は、個々の画素データＤin（信号電位Ｖsig ）に応じて個別に生成する方式を採用しても良い。
図４４に、この仕組みに対応した水平セレクタ５７の構成例を示す。
【０１３８】
図４４に示す水平セレクタ５７は、プログラマブルロジックデバイス７１と、信号電位系の回路部分（シフトレジスタ８１、ラッチ回路８３、Ｄ／Ａ回路８５、バッファ回路８７）と、第２のオフセット電位Ｖofs2系の回路部分（シフトレジスタ９１、ラッチ回路９３、Ｄ／Ａ回路９５、バッファ回路９７）と、セレクタ１０１とで構成される。
【０１３９】
プログラマブルロジックデバイス７１は、画素データＤinに対応した大きさに基づいて第２のオフセット電位Ｖofs2を与える画素データＤin’を逐次生成する回路デバイスである。第２のオフセット電位Ｖofs2の生成には、事前に設定された演算処理を実行する方法や変換テーブルを参照する方法等が考えられる。
【０１４０】
例えば第２のオフセット電位Ｖofs2を画素データＤinの２分の１の値として生成する場合、画素データＤinのビット値を下位ビット側に１ビットシフトする処理を実行する。勿論、より複雑な計算もプロセッサやゲート回路を用いれば可能である。
【０１４１】
図４４の場合には、プログラマブルロジックデバイス７１に変換テーブル７５を搭載する場合の構成例を表している。ここでの変換テーブル７５は、変換前の画素データＤinと変換後の画素データＤin’の対応関係の全部又は一部を格納する。図４５に、変換テーブル７５に格納される入出力関係の一例を示す。
【０１４２】
因みに、図４５（Ａ）は、対応関係が線形変換で与えられる場合の入出力例である。図４５（Ｂ）は、線形変換特性の変形例であり、下位階調には入力時よりも大きな階調値を割り当てることで移動度補正時間の短縮を実現し、上位階調には入力時よりも小さい固定値を割り当てることで移動度補正時間の延長を実現する場合の入出力例である。
【０１４３】
また、図４５（Ｃ）は、図４５（Ｂ）の入出力関係を任意の自由曲線で与える場合の入出力例を表している。
なお、図４４に示すシフトレジスタ８１及び９１は、画素データＤin、Ｄin’の入力タイミングを与える回路デバイスである。
【０１４４】
また、ラッチ回路８３及び９３は、出力タイミングの調整用に画素データＤin、Ｄin’を保持する記憶デバイスである。Ｄ／Ａ変換回路８５及び９５は、入力されたディジタル信号をアナログ信号に変換する回路デバイスである。
【０１４５】
バッファ回路８７及び９７は、アナログ信号を画素回路の駆動に適した信号レベルに変換する回路デバイスである。
セレクタ１０１は、１水平走査期間内に、第２のオフセット電位Ｖofs2、第１のオフセット電位Ｖofs1、信号電位Ｖsig を信号線ＤＴＬに順番に出力する回路デバイスである。
【０１４６】
（Ｄ−３）製品例
（ａ）電子機器
前述の説明では、有機ＥＬパネルを例に発明を説明した。しかし、前述した有機ＥＬパネルは、各種の電子機器に実装した商品形態でも流通される。以下、他の電子機器への実装例を示す。
【０１４７】
図４６に、電子機器１１１の概念構成例を示す。電子機器１１１は、前述した有機ＥＬパネル１１３、システム制御部１１５及び操作入力部１１７で構成される。システム制御部１１５で実行される処理内容は、電子機器１１１の商品形態により異なる。また、操作入力部１１７は、システム制御部１１５に対する操作入力を受け付けるデバイスである。操作入力部１１７には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。
【０１４８】
なお、電子機器１１１は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
図４７に、その他の電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機１２１の筐体正面には、フロントパネル１２３及びフィルターガラス１２５等で構成される表示画面１２７が配置される。表示画面１２７の部分が、形態例で説明した有機ＥＬパネルに対応する。
【０１４９】
また、この種の電子機器１１１には、例えばデジタルカメラが想定される。図４８に、デジタルカメラ１３１の外観例を示す。図４８（Ａ）が正面側（被写体側）の外観例であり、図４８（Ｂ）が背面側（撮影者側）の外観例である。
【０１５０】
デジタルカメラ１３１は、保護カバー１３３、撮像レンズ部１３５、表示画面１３７、コントロールスイッチ１３９及びシャッターボタン１４１で構成される。このうち、表示画面１３７の部分が、形態例で説明した有機ＥＬパネルに対応する
【０１５１】
また、この種の電子機器１１１には、例えばビデオカメラが想定される。図４９に、ビデオカメラ１５１の外観例を示す。
ビデオカメラ１５１は、本体１５３の前方に被写体を撮像する撮像レンズ１５５、撮影のスタート／ストップスイッチ１５７及び表示画面１５９で構成される。このうち、表示画面１５９の部分が、形態例で説明した有機ＥＬパネルに対応する。
【０１５２】
また、この種の電子機器１１１には、例えば携帯端末装置が想定される。図５０に、携帯端末装置としての携帯電話機１６１の外観例を示す。図５０に示す携帯電話機１６１は折りたたみ式であり、図５０（Ａ）が筐体を開いた状態の外観例であり、図５０（Ｂ）が筐体を折りたたんだ状態の外観例である。
【０１５３】
携帯電話機１６１は、上側筐体１６３、下側筐体１６５、連結部（この例ではヒンジ部）１６７、表示画面１６９、補助表示画面１７１、ピクチャーライト１７３及び撮像レンズ１７５で構成される。このうち、表示画面１６９及び補助表示画面１７１の部分が、形態例で説明した有機ＥＬパネルに対応する。
【０１５４】
また、この種の電子機器１１１には、例えばコンピュータが想定される。図５１に、ノート型コンピュータ１８１の外観例を示す。
ノート型コンピュータ１８１は、下型筐体１８３、上側筐体１８５、キーボード１８７及び表示画面１８９で構成される。このうち、表示画面１８９の部分が、形態例で説明した有機ＥＬパネルに対応する。
【０１５５】
これらの他、電子機器１１１には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
【０１５６】
（Ｄ−４）他の表示デバイス例
前述の形態例においては、発明を有機ＥＬパネルに適用する場合について説明した。
しかし、前述した駆動技術は、その他のＥＬ表示装置に対しても適用することができる。例えばＬＥＤを配列する表示装置その他のダイオード構造を有する発光素子を画面上に配列した表示装置に対しても適用できる。例えば無機ＥＬパネルにも適用できる。
【０１５７】
（Ｄ−５）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
【図面の簡単な説明】
【０１５８】
【図１】有機ＥＬパネルの機能ブロック構成を説明する図である（従来）。
【図２】画素回路と駆動回路との接続関係を説明する図である（従来）。
【図３】有機ＥＬ素子のＩ−Ｖ特性の経時変化を説明する図である。
【図４】他の画素回路例を示す図である（従来）。
【図５】画素回路と駆動回路の他の接続関係を説明する図である。
【図６】図５に示す画素回路の駆動動作例を示す図である。
【図７】画素回路の動作状態を説明する図である。
【図８】画素回路の動作状態を説明する図である。
【図９】画素回路の動作状態を説明する図である。
【図１０】画素回路の動作状態を説明する図である。
【図１１】ソース電位の経時変化を示す図である。
【図１２】画素回路の動作状態を説明する図である。
【図１３】移動度の違いによる経時変化の違いを示す図である。
【図１４】信号電位が高電位の場合における移動度補正動作を説明する図である。
【図１５】信号電位が低電位の場合における移動度補正動作を説明する図である。
【図１６】画素回路の動作状態を説明する図である。
【図１７】輝度ムラの発生原因を説明する図である。
【図１８】画素位置に応じた信号波形の鈍りを説明する図である。
【図１９】信号波形の鈍りが移動度補正に与える影響を説明する図である。
【図２０】有機ＥＬパネルの外観構成例を示す図である。
【図２１】画素回路と駆動回路との接続関係を説明する図である。
【図２２】形態例１に係る画素回路の構成例を示す図である。
【図２３】形態例１で採用する遷移期間の信号波形を説明する図である。
【図２４】形態例１に係る駆動動作例を示す図である。
【図２５】画素回路の動作状態を説明する図である。
【図２６】画素回路の動作状態を説明する図である。
【図２７】画素回路の動作状態を説明する図である。
【図２８】画素回路の動作状態を説明する図である。
【図２９】画素回路の動作状態を説明する図である。
【図３０】画素回路の動作状態を説明する図である。
【図３１】画素回路の動作状態を説明する図である。
【図３２】画素回路と駆動回路との接続関係を説明する図である。
【図３３】形態例２に係る画素回路の構成例を示す図である。
【図３４】水平セレクタの構成例を示す図である。
【図３５】形態例２に係る駆動動作例を示す図である。
【図３６】画素回路の動作状態を説明する図である。
【図３７】画素回路の動作状態を説明する図である。
【図３８】画素回路の動作状態を説明する図である。
【図３９】画素回路の動作状態を説明する図である。
【図４０】画素回路の動作状態を説明する図である。
【図４１】画素回路の動作状態を説明する図である。
【図４２】移動度補正期間中の動作状態を説明する図である。
【図４３】画素回路の動作状態を説明する図である。
【図４４】水平セレクタの他の構成例を示す図である。
【図４５】変換テーブルに格納する入出力関係を例示する図である。
【図４６】電子機器の概念構成例を示す図である。
【図４７】電子機器の商品例を示す図である。
【図４８】電子機器の商品例を示す図である。
【図４９】電子機器の商品例を示す図である。
【図５０】電子機器の商品例を示す図である。
【図５１】電子機器の商品例を示す図である。
【符号の説明】
【０１５９】
４１        画素アレイ部
５１        有機ＥＬパネル
５３        信号書込制御線駆動部
５５        電流供給線駆動部
５７        水平セレクタ
【図１】
2009204992.tif 000003
【図２】
2009204992.tif 000004
【図３】
2009204992.tif 000005
【図４】
2009204992.tif 000006
【図５】
2009204992.tif 000007
【図６】
2009204992.tif 000008
【図７】
2009204992.tif 000009
【図８】
2009204992.tif 000010
【図９】
2009204992.tif 000011
【図１０】
2009204992.tif 000012
【図１１】
2009204992.tif 000013
【図１２】
2009204992.tif 000014
【図１３】
2009204992.tif 000015
【図１４】
2009204992.tif 000016
【図１５】
2009204992.tif 000017
【図１６】
2009204992.tif 000018
【図１８】
2009204992.tif 000019
【図１９】
2009204992.tif 000020
【図２０】
2009204992.tif 000021
【図２１】
2009204992.tif 000022
【図２２】
2009204992.tif 000023
【図２３】
2009204992.tif 000024
【図２４】
2009204992.tif 000025
【図２５】
2009204992.tif 000026
【図２６】
2009204992.tif 000027
【図２７】
2009204992.tif 000028
【図２８】
2009204992.tif 000029
【図２９】
2009204992.tif 000030
【図３０】
2009204992.tif 000031
【図３１】
2009204992.tif 000032
【図３２】
2009204992.tif 000033
【図３３】
2009204992.tif 000034
【図３４】
2009204992.tif 000035
【図３５】
2009204992.tif 000036
【図３６】
2009204992.tif 000037
【図３７】
2009204992.tif 000038
【図３８】
2009204992.tif 000039
【図３９】
2009204992.tif 000040
【図４０】
2009204992.tif 000041
【図４１】
2009204992.tif 000042
【図４２】
2009204992.tif 000043
【図４３】
2009204992.tif 000044
【図４４】
2009204992.tif 000045
【図４５】
2009204992.tif 000046
【図４６】
2009204992.tif 000047
【図１７】
2009204992.tif 000048
【図４７】
2009204992.tif 000049
【図４８】
2009204992.tif 000050
【図４９】
2009204992.tif 000051
【図５０】
2009204992.tif 000052
【図５１】
2009204992.tif 000053