(57)【要約】【課題】  従来手法とはまったく異なる新規な手法によって、検出回路のオフセット電圧をキャンセルし、検出回路のＳ／Ｎをさらに向上させること。【解決手段】  検出回路９００は、入力信号Ｖｉｎの半周期よりも短いパルス幅をもち、かつ前記入力信号の周期と同一の周期をもつ、同期検波用の参照信号ＳＤＥＴ(２ａ)，ＳＤＥＴ(２ｂ)を生成する参照信号生成回路５０３と、参照信号生成回路５０３によって生成された参照信号ＳＤＥＴ(２ａ)，ＳＤＥＴ(２ｂ)によって入力信号Ｖｉｎを同期検波する同期検波部６０３と、を有する同期検波回路６００を含む。【選択図】  図３
2009168588.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の半周期よりも短いパルス幅をもち、かつ前記入力信号の周期と同一の周期をもつ、同期検波用の参照信号を生成する参照信号生成回路と、
前記参照信号生成回路によって生成された前記参照信号によって前記入力信号を同期検波する同期検波部と、を有する同期検波回路を含むことを特徴とする検出回路。
【請求項２】
請求項１記載の検出回路であって、
前記同期検波部の出力信号を平滑する平滑回路をさらに有し、
前記同期検波部の出力信号を前記平滑回路により平滑して得られる直流電圧に重畳する、正極性の直流オフセット電圧を補償するために、前記入力信号の半周期よりも短いパルス幅をもつ前記参照信号による同期検波を実行して、前記入力信号の一部を除去することを特徴とする検出回路。
【請求項３】
請求項１または請求項２記載の検出回路であって、
前記参照信号生成回路は、
パルス幅が前記入力信号の半周期に一致し、かつ前記入力信号と同一の周期をもつ、前記参照信号作成の基礎となる同期検波基準信号に基づいて、前記入力信号の半周期よりも短いパルス幅をもつ信号を作成するパルス幅調整回路と、
前記パルス幅調整回路の出力信号のパルス幅の中点が、前記同期検波基準信号のパルス幅の中点に一致するように前記パルス幅調整回路の出力信号の位相を調整して、前記参照信号を生成する位相調整回路と、を有することを特徴とする検出回路。
【請求項４】
請求項３記載の検出回路であって、
前記同期検波部は、
前記入力信号を伝達する第１の信号経路に設けられる第１のスイッチ回路と、
前記入力信号を伝達する、前記第１の信号経路に並列に設けられた第２の伝達経路に設けられる第２のスイッチ回路と、を有し、
前記参照信号生成回路から出力される前記参照信号を第１の参照信号とした場合、前記第１の参照信号に基づいて、前記第１の参照信号と１８０度の位相差をもつ第２の参照信号を生成し、
前記第１の参照信号によって前記第１のスイッチ回路を駆動し、前記第２の参照信号によって前記第２のスイッチ回路を駆動することを特徴とする検出回路。
【請求項５】
請求項３記載の検出回路であって、
前記同期検波部は、
前記入力信号を伝達する第１の信号経路に設けられる第１のスイッチ回路と、
前記入力信号を伝達する、前記第１の信号経路に並列に設けられた第２の伝達経路に設けられる第２のスイッチ回路と、を有し、
前記参照信号生成回路は、第１の参照信号と、前記第１の参照信号と１８０度の位相差をもつ第２の参照信号とを生成して出力し、
前記第１の参照信号によって前記第１のスイッチ回路を駆動し、前記第２の参照信号によって前記第２のスイッチ回路を駆動することを特徴とする検出回路。
【請求項６】
請求項３〜請求項５のいずれかに記載の検出回路であって、
前記パルス幅調整回路はデジタル回路により構成され、スイッチのオン／オフの制御によって、信号経路に設けられる遅延要素の数を変化させ、これによって前記パルス幅調回路の前記出力信号のパルス幅を調整することを特徴とする検出回路。
【請求項７】
請求項６記載の検出回路であって、
前記パルス幅調整回路はラッチ回路により構成され、
前記ラッチ回路は、
前記ラッチ回路の正帰還経路に設けられる複数の遅延要素と、
前記複数の遅延要素のうちの一部の遅延要素をバイパスする経路を形成するための複数のスイッチ回路と、
を有し、
前記複数のスイッチ回路の各々のオン／オフを個別に制御することによって、前記複数の遅延要素の数を変化させ、これによって前記パルス幅調回路の前記出力信号のパルス幅を調整することを特徴とする検出回路。
【請求項８】
請求項１〜請求項７のいずれかに記載の検出回路であって、
前記同期検波部の出力信号を前記平滑回路により平滑して得られる直流電圧に重畳する、正極性の直流オフセット電圧を補償するために必要な、前記参照信号生成回路の動作制御のための調整データを格納しているメモリ回路を有することを特徴とする検出回路。
【請求項９】
測定対象である物理量信号が入力される、前記請求項１〜請求項８のいずれかに記載の検出回路を有することを特徴とする物理量測定装置。
【請求項１０】
請求項９記載の物理量測定装置であって、
前記物理量信号は、センサとしての振動子から出力され、
前記物理量測定装置は、さらに、
前記振動子と共に発振ループを形成し、前記振動子に駆動振動を励振するための発振駆動回路を有し、
前記発振駆動回路は、前記発振ループ内の信号に基づいて、前記検出回路における前記同期検波用の参照信号の作成の基礎となる同期検波基準信号を生成し、前記検出回路に供給することを特徴とする物理量測定装置。
【請求項１１】
請求項１０記載の物理量測定装置と、前記物理量信号を出力する前記振動子と、を有することを特徴とするジャイロセンサ。
【請求項１２】
請求項９または請求項１０記載の物理量測定装置を有することを特徴とする電子機器。
【請求項１３】
請求項１１記載のジャイロセンサを有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検出回路、物理量測定装置、ジャイロセンサおよび電子機器等に関する。
【背景技術】
【０００２】
センサからの電荷（物理量信号）を増幅し、同期検波によって不要信号（正規の物理量信号と位相が９０度ずれた信号）を除去し、同期検波後の信号を平滑回路（ローパスフィルタ）で平滑して直流電圧に変換し、直流電圧信号を増幅して出力する検出回路は、例えば、特許文献１に記載されている。
【０００３】
無入力状態では、検出回路の検出出力（直流電圧）のレベルは、基準電圧（信号経路の直流バイアス電圧）に一致するはずであるが、実際は、検出出力のレベルは、基準電圧とは異なる。実際の検出出力と基準電圧との差電圧はオセット電圧と呼ばれる。すなわち、実際の検出出力は、基準電圧にオフセット電圧が重畳された電圧となる。オフセット電が生じる原因には種々のものがある。例えば、不要な漏れ信号や、無入力時のトランジスタのリーク電流等がオフセット電圧の原因となる。
【０００４】
オフセット電圧が存在すると、センサからの信号が無いにもかかわらず、検出回路によって信号が検出される結果となり、測定誤差が生じる。特に、センサからの入力信号（電荷）が微小な場合は、検出精度を向上させるためには、オフセット電圧の低減が必須となる。なお、実際のオフセット電圧は、基準電圧を基準として正の電圧である場合が多い。
【０００５】
従来、オフセット電圧をキャンセルするために、オフセットキャンセル電圧（基準電圧に対する電位差がオフセット電圧と同じであり、かつ、極性が異なる電圧）を、検出回路の信号経路に重畳（加算）する方法が採用されている。
【０００６】
特許文献１の技術では、オフセットキャンセル電圧を、同期検波回路の入力信号（被同期検波信号）に重畳し、そのオフセットキャンセル電圧が重畳された被同期検波信号を同期検波するという手法が採用されている。検出回路では、交流信号を直流信号に変換すると信号振幅が低下するため、直流信号を、増幅率が大きな増幅器で増幅して出力するのが一般的である。ここで、オフセットキャンセル電圧を同期検波後の信号に重畳すると、高増幅率の増幅器の１／ｆノイズに起因してＳ／Ｎが低下する。よって、特許文献１では、交流信号を直流信号に変換するとき（つまり、同期検波のとき）にオフセットキャンセル電圧を重畳するようにしている。
【特許文献１】ＷＯ２００５／０６８９３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
オフセットキャンセル電圧を生成するとき、オフセットキャンセル電圧にノイズが重畳される。例えば、特許文献１の技術では、オフセットキャンセル電圧は、Ｄ／Ａ変換器を用いて作成される。Ｄ／Ａ変換器による電圧発生時にノイズが発生する。
【０００８】
また、オフセットキャンセル電圧を検出回路の信号経路に重畳するときにも、加算器や減算器が使用されるため、ノイズが発生する。
【０００９】
したがって、オフセットキャンセル電圧の生成時のノイズ、ならびにオフセットキャンセル電圧の重畳時のノイズを低減できれば、検出回路の検出感度を、さらに向上させることが可能となる。
【００１０】
本発明は、上述の考察に基づいてなされたものである。本発明の幾つかの実施態様によれば、オフセットキャンセル電圧を重畳するという従来の手法とはまったく異なる新規な手法によって、検出回路のオフセット電圧をキャンセルすることができ、検出回路のＳ／Ｎをさらに向上させることができる。
【課題を解決するための手段】
【００１１】
（１）本発明の検出回路の一態様では、入力信号の半周期よりも短いパルス幅をもち、かつ前記入力信号の周期と同一の周期をもつ、同期検波用の参照信号を生成する参照信号生成回路と、前記参照信号生成回路によって生成された前記参照信号によって前記入力信号を同期検波する同期検波部と、を有する同期検波回路を含む。
【００１２】
同期検波回路において、検波対象の信号の一部を除去することによって、同期検波回路の出力信号を平滑回路（ローパスフィルタ）により平滑して得られる直流電圧のレベルを低減させ、これによって、正のオフセット電圧（信号経路の直流バイアス電圧を基準とする）をキャンセルする。従来のように、負のオフセットキャンセル電圧を生成し、信号経路に加算する必要がないため、オフセットキャンセル電圧の生成時のノイズ、ならびにオフセットキャンセル電圧の重畳時のノイズは考慮する必要がない。よって、検出回路の検出感度のさらなる向上が実現される。参照信号のパルス幅（信号が、基準電圧から信号振幅の５０％立ち上がる時点から、信号振幅の５０％に立ち下がる時点までの時間幅）が、入力信号の半周期に一致している場合（通常の同期検波の場合）、同期検波によって、入力信号に含まれる参照信号と同相の信号成分は全波整流され、一方、９０度位相がずれた成分（直交成分）に関しては、同量の正の信号成分と負の信号成分が得られる。よって、同期検波後の信号を平滑回路（ローパスフィルタ）によって平滑すると、直交成分の信号は除去され、同相成分の信号に基づく直流電圧が得られる（同期検波の原理）。ここで、参照信号のパルス幅を、入力信号の半周期より短くすると、入力信号が部分的に同期検波され、入力信号の一部は検波されずに除去される。同期検波の対象となる正規の信号の一部が除去されることによって、同期検波後の出力信号（直流電圧）のレベルは、除去された信号量の分だけ減少する。そして、同期検波されずに正規の信号から除去される信号量は、参照信号のパルス幅を変化させることによって調整が可能である。例えば、参照信号のパルス幅をＴＰとし、同期検波の対象となる信号の周期をＴとする。Ｔ／２の期間において、（Ｔ／２−ＴＰ）で決まる時間幅に対応する信号が除去されることになる。よって、パルス幅ＴＰを、ＴＰ＜Ｔ／２という条件の下で増減させれば、同期検波後の出力信号（直流電圧）のレベルの低下の程度を調整することができる。そのレベルの低下の程度を、正の直流オフセット電圧に一致させれば、直流オフセット電圧を除去（少なくとも低減）することができる。パルス幅をデジタル回路によって制御すれば、例えば、ナノ秒単位で、精密に制御することができる。よって、極めて高精度なオフセットキャンセルが可能である。また、上述のとおり、オフセットキャンセル電圧の発生や重畳に伴うノイズ(１／ｆノイズ等)は発生しないため、検出回路の出力信号のＳ／Ｎを改善することができる。また、同期検波回路においてオフセットキャンセル処理が実現されるため、同期検波回路以後に、オフセットキャンセル回路（ゼロ点調整回路）を設ける必要がない。このように、本態様によれば、従来にない新規な方法によって、高精度のオフセットキャンセルならびに検出回路の出力信号のＳ／Ｎの向上を実現することができる。
【００１３】
（２）本発明の検出回路の他の態様では、前記同期検波部の出力信号を平滑する平滑回路をさらに有し、前記同期検波部の出力信号を前記平滑回路により平滑して得られる直流電圧に重畳する、正極性の直流オフセット電圧を補償するために、前記入力信号の半周期よりも短いパルス幅をもつ前記参照信号による同期検波を実行して、前記入力信号の一部を除去する。
【００１４】
入力信号（同期検波の対象となる正規の信号）の一部を除去し、検出回路の出力信号のオフセット電圧をキャンセルすることを明確化したものである。
【００１５】
（３）本発明の検出回路の他の態様では、前記参照信号生成回路は、パルス幅が前記入力信号の半周期に一致し、かつ前記入力信号と同一の周期をもつ、前記参照信号作成の基礎となる同期検波基準信号に基づいて、前記入力信号の半周期よりも短いパルス幅をもつ信号を作成するパルス幅調整回路と、前記パルス幅調整回路の出力信号のパルス幅の中点が、前記同期検波基準信号のパルス幅の中点に一致するように前記パルス幅調整回路の出力信号の位相を調整して、前記参照信号を生成する位相調整回路と、を有する。
【００１６】
入力信号の半周期よりも短いパルス幅をもつ参照信号の作成方法を明らかにしたものである。まず、パルス幅が入力信号の半周期に一致し、かつ入力信号と同一の周期をもつ、同期検波基準信号を用意する。例えば、振動型ジャイロセンサの場合、この同期検波基準信号は、振動子に駆動振動を励振する発振駆動回路から得ることができる。この同期検波基準信号（あるいは、その同期検波基準信号と位相が１８０度異なる信号）のパルス幅を、パルス幅調整回路によって、入力信号の半周期より短くなるように調整する。次に、パルス幅が調整された信号の位相を調整する。すなわち、参照信号は同期検波の基準となる信号であり、参照信号と位相が９０度ずれた信号成分に関しては、同期検波後、同じ量の正の信号と負の信号が生じて、平滑するとゼロにならなければならない。このためには、パルス幅が調整された信号のパルス幅の中点は、時間軸上において、同期検波基準信号の中点に一致していなければならない。そこで、位相調整回路によって、パルス幅調整回路の出力信号の位相を調整する。その位相調整後の信号が、同期検波用の参照信号となる。
【００１７】
（４）本発明の検出回路の他の態様では、前記同期検波部は、前記入力信号を伝達する第１の信号経路に設けられる第１のスイッチ回路と、前記入力信号を伝達する、前記第１の信号経路に並列に設けられた第２の伝達経路に設けられる第２のスイッチ回路と、を有し、前記参照信号生成回路から出力される前記参照信号を第１の参照信号とした場合、前記第１の参照信号に基づいて、前記第１の参照信号と１８０度の位相差をもつ第２の参照信号を生成し、前記第１の参照信号によって前記第１のスイッチ回路を駆動し、前記第２の参照信号によって前記第２のスイッチ回路を駆動することを特徴とする検出回路。
【００１８】
同期検波回路は一般に、１８０度位相が異なる第１および第２の参照信号によって駆動される第１および第２のスイッチ回路を有する。本態様では、参照信号生成回路は、第１の参照信号のみを生成する。その第１の参照信号に基づいて（例えば、１８０度移相器を用いて）、第２の参照信号を生成する。そして、第１の参照信号によって第１のスイッチを駆動し、第２の参照信号によって第２のスイッチを駆動する。
【００１９】
（５）本発明の検出回路の他の態様では、前記同期検波部は、前記入力信号を伝達する第１の信号経路に設けられる第１のスイッチ回路と、前記入力信号を伝達する、前記第１の信号経路に並列に設けられた第２の伝達経路に設けられる第２のスイッチ回路と、を有し、前記参照信号生成回路は、第１の参照信号と、前記第１の参照信号と１８０度の位相差をもつ第２の参照信号とを生成して出力し、前記第１の参照信号によって前記第１のスイッチ回路を駆動し、前記第２の参照信号によって前記第２のスイッチ回路を駆動する。
【００２０】
同期検波回路は一般に、１８０度位相が異なる第１および第２の参照信号によって駆動される第１および第２のスイッチ回路を有する。本態様では、参照信号生成回路は、第１の参照信号と、この第１の参照信号と１８０度位相が異なる第２の参照信号の双方を生成する。そして、第１の参照信号によって第１のスイッチを駆動し、第２の参照信号によって第２のスイッチを駆動する。
【００２１】
（６）本発明の検出回路の他の態様では、前記パルス幅調整回路はデジタル回路により構成され、スイッチのオン／オフの制御によって、信号経路に設けられる遅延要素の数を変化させ、これによって前記パルス幅調回路の前記出力信号のパルス幅を調整する。
【００２２】
デジタル制御であるため、パルス幅を高精度に調整することができる。よって、オフセットキャンセルを高精度に行うことができる。また、アナログ信号の検出回路内にデジタル回路を設けるということは、ＩＣの製造プロセスとして、アナログ／デジタル混在ＩＣの製造プロセスが使用されることを意味する。よって、例えば、検出回路において、例えば、同期検波回路の後段にＡ／Ｄ変換器（デジタル回路）を設けるような場合にも、用意に対応できるという利点がある。
【００２３】
（７）本発明の検出回路の他の態様では、前記パルス幅調整回路はラッチ回路により構成され、前記ラッチ回路は、前記ラッチ回路の正帰還経路に設けられる複数の遅延要素と、前記複数の遅延要素のうちの一部の遅延要素をバイパスする経路を形成するための複数のスイッチ回路と、を有し、前記複数のスイッチ回路の各々のオン／オフを個別に制御することによって、前記複数の遅延要素の数を変化させ、これによって前記パルス幅調回路の前記出力信号のパルス幅を調整する。
【００２４】
ラッチ（フリップフロップ）の正帰還ループの遅延要素（例えばインバータ）の段数を変化させることによって、ラッチから出力されるパルスのエッジ（例えばダウンエッジ）のタイミングの遅延量を制御することができる。したがって、ラッチから出力される信号のパルス幅を調整することができる。
【００２５】
（８）本発明の検出回路の他の態様では、前記同期検波部の出力信号を前記平滑回路により平滑して得られる直流電圧に重畳する、正極性の直流オフセット電圧を補償するために必要な、前記参照信号生成回路の動作制御のための調整データを格納しているメモリ回路を有する。
【００２６】
検出回路内に、オフセットキャンセルための調整データを格納しているメモリ回路（例えば、ＥＰＲＯＭ等の不揮発性メモリ）を設ける。これによって、例えば、ルックアップテーブル方式を用いて、オフセット電圧のキャンセル処理を自動化することができる。すなわち、例えば、検出回路を含むＩＣ（集積回路）の出荷時において、ＩＣメーカの作業員が、そのＩＣの出力信号の直流オフセット電圧を測定し、そのオフセット電圧をキャンセルするために、補正信号をＩＣに入力する。補正信号によって、メモリ回路がアクセスされ、メモリ回路に内蔵される調整テーブルから調整データが出力され、その調整データによって、参照信号生成回路の動作（例えば、パルス幅の調整量、位相の調整量）が自動的に決定される。よって、オフセットキャンセル処理が自動化され、作業員の負担が軽減される。
【００２７】
（９）本発明の物理量測定装置の一態様は、測定対象である物理量信号が入力される、前記検出回路を有する。
【００２８】
これによって、微小な物理量信号に基づいて、物理量を、極めて高感度で測定することができる物理量測定装置が実現される。
【００２９】
（１０）本発明の物理量測定装置の他の態様では、前記物理量信号は、センサとしての振動子から出力され、前記物理量測定装置は、さらに、前記振動子と共に発振ループを形成し、前記振動子に駆動振動を励振するための発振駆動回路を有し、前記発振駆動回路は、前記発振ループ内の信号に基づいて、前記検出回路における前記同期検波用の参照信号の作成の基礎となる同期検波基準信号を生成し、前記検出回路に供給する。
【００３０】
物理量測定装置に含まれる検出回路は、センサ（物理量トランスデューサ）として機能する振動子からの信号に基づいて物理量（角速度や加速度等）を検出する。振動子は、物理量測定装置に含まれる発振駆動回路によって励振される。発振駆動回路は同期検波基準信号を生成し、その同期検波基準信号を検出回路に供給する。物理量測定装置は、例えば、一つのＩＣで構成することができる。本態様によって、振動子からの信号に基づいて、物理量を高精度（高感度）で検出することができる物理量測定装置が実現される。
【００３１】
（１１）本発明のジャイロセンサは、本発明の物理量測定装置と、前記物理量信号を出力する前記振動子と、を有する。
【００３２】
本態様によって、振動子からの信号に基づいて、物理量を高精度（高感度）で検出することができるジャイロセンサが実現される。
【００３３】
（１２）本発明の電子機器の一態様では、電子機器は前記物理量測定装置を有する。
【００３４】
本態様の電子機器では、物理量測定装置による測定結果に基づいて、例えば、電子機器の動作を制御したり、あるいは、測定結果を表示したりすることができる。高精度の物理量測定が実現されるため、電子機器の性能も向上する。
【００３５】
（１３）本発明の電子機器の他の態様では、電子機器は前記ジャイロセンサを有する。
【００３６】
本態様の電子機器では、ジャイロセンサによるセンサ出力に基づいて、例えば、電子機器の動作を制御したり、あるいは、測定結果を表示したりすることができる。高精度のサンサ出力が得られるため、電子機器の性能も向上する。
【００３７】
このように、本発明によれば、従来にない新規な方法によって、高精度のオフセットキャンセルならびに検出回路の出力信号のＳ／Ｎの向上を実現することができる。
【発明を実施するための最良の形態】
【００３８】
次に、本発明の実施形態について、図面を参照して説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成のすべてが、本発明の解決手段として必須であるとは限らない。
【００３９】
（第１の実施形態）
まず、本実施形態における同期検波方式の原理について説明する。
（本実施形態の同期検波方式の原理の説明）
図１（Ａ）および図１（Ｂ）は、同期検波用の参照信号のパルス幅調整によって、検出回路の出力信号のオフセット電圧をキャンセルする原理を説明するための図である。図１（Ａ）において、入力信号をＶｉｎとする。Ｖｉｎ１は、参照信号ＳＤＥＴと同相の成分の信号であり、Ｖｉｎ２は、参照信号ＳＤＥＴと９０度位相がずれた成分（直交成分）の信号である。Ｖｉｎ１およびＶｉｎ２は、同期検波回路６００によって同期検波される。同期検波回路６００は、同期検波部６０３を有する。同期検波部６０３は、参照信号ＳＤＥＴを用いて入力信号Ｖｉｎ１およびＶｉｎ２を同期検波する。この結果、検波信号Ｖｏｕｔ１およびＶｏｕｔ２が得られる。検波信号Ｖｏｕｔ１およびＶｏｕｔ２は、平滑回路として機能するローパスフィルタ（ＬＰＦ）７００によって直流信号に変換される。その結果、検波出力（直流）ＶＴが得られる。
【００４０】
図１（Ｂ）の（１）〜（５）は、同期検波の原理を示している。図１（Ｂ）の（１）のように、参照信号ＳＤＥＴの周期はＴであり、半周期（Ｔ／２）をＴＰ１と表記する。図１（Ｂ）の（２）に示すように、入力信号Ｖｉｎ１は、ＡＧＮＤ（直流基準電圧（直流バイアス電圧））を基準として振動する正弦波（あるいは余弦波）であり、参照信号ＳＤＥＴに同期している。
【００４１】
なお、ＡＧＮＤは、同期検波回路６００の信号経路の直流基準電圧（直流バイアス電圧）であり、例えば、ＶＤＤ／２（ＶＤＤ：高レベル電源電位）に設定される。以下の説明では、ＡＧＮＤを、アナロググランドと称する場合がある。
【００４２】
入力信号Ｖｉｎ１が同期検波されると、図１（Ｂ）の（３）に示すように、Ｖｉｎ１を全波整流した波形をもつ検波信号Ｖｏｕｔ１が得られる。このＶｏｕｔ１をローパスフィルタ（ＬＰＦ）７００で平滑すると、図１（Ｂ）の（３）の右側に示すように、例えば、検波出力Ｖ１が得られる。検波出力Ｖ１は、ＡＧＮＤとの電位差が＋Ｖ１である直流信号である。図示されるように、検波出力Ｖ１には、オフセット電圧Ｖｏｆｆが重畳されている。上述のとおり、オフセット電が生じる原因には種々のものがある。例えば、不要な漏れ信号や、無入力時のトランジスタのリーク電流等がオフセット電圧の原因となる。オフセット電圧が存在すると、測定誤差が生じる。すなわち、図１（Ｂ）の（３）の右側に示されるように、本来の検波出力はＶＴ２であるにもかかわらず、オフセット電圧Ｖｏｆｆが重畳されることによって検波出力はＶ１になってしまう。
【００４３】
一方、入力信号Ｖｉｎ２を同期検波して得られる検波信号Ｖｏｕｔ２は、図１（Ｂ）の（５）のような波形となる。この波形は、ＡＧＮＤを基準として正極性の部分と負極性の部分の面積が同じである。よって、ローパスフィルタ（ＬＰＦ）７００によって平滑すると、正極性の部分と負極性の部分が相殺され、検波出力のレベルはＡＧＮＤ（つまり無信号）となる。よって、参照信号ＳＤＥＴに同期するＶｉｎ１のみを選択的に検波することができる。以上が一般的な同期検波の原理である。
【００４４】
図１（Ｂ）の（６）〜（１０）は、本発明における同期検波方式の概要を示している。本発明では、同期検波用の参照信号（入力信号Ｖｉｎと同一の周期をもつ）のパルス幅ＴＰ２を、入力信号Ｖｉｎの半周期Ｔ／２（＝ＴＰ１）よりも短く設定する。すると、入力信号Ｖｉｎ１の一部が検波されないことになり、この結果、入力信号Ｖｉｎ１から２ΔＱの信号成分が除去される。つまり、Ｔ／２の期間において、時刻ｔ１〜ｔ２に対応する信号成分（ΔＱ）および時刻ｔ３〜ｔ４に対応する信号成分（ΔＱ）が除去される。この信号成分の部分的な除去によって、同期検波後の信号（直流電圧）のレベルが低下する。この低下する電圧の電圧値を、検波出力に重畳する正のオフセット電圧の電圧値に一致させれば、検波出力のオフセット電圧を除去することができる。図１（Ｂ）の（８）の右側に示すように、検波出力のレベルはＶＴ２（＝Ｖ１−ｖｏｆｆ）となり、正のオフセット電圧Ｖｏｆｆが除去されている。
【００４５】
なお、参照信号ＳＤＥＴのパルス幅とは、一般に、参照信号ＳＤＥＴが、直流基準電圧ＡＧＮＤから信号振幅の５０％立ち上がる時点から、信号振幅の５０％に立ち下がる時点までの時間幅をいう。
【００４６】
一方、入力信号Ｖｉｎ２を同期検波して得られる検波信号Ｖｏｕｔ２は、図１（Ｂ）の（１０）のような波形となる。この波形は、ＡＧＮＤを基準として正極性の部分と負極性の部分の面積が同じである。よって、ローパスフィルタ（ＬＰＦ）７００によって平滑すると、正極性の部分と負極性の部分が相殺され、検波出力のレベルはＡＧＮＤ（つまり無信号）となる。よって、本発明の同期検波方式を採用した場合でも、参照信号ＳＤＥＴに同期するＶｉｎ１のみを選択的に検波することができる。
【００４７】
図２（Ａ）および図２（Ｂ）は、本発明のオフセットキャンセル方法と、従来のオフセットキャンセル方法とを比較して示す図である。従来方法は、図２（Ｂ）に示すように、オフセット電圧（Ｖｏｆｆ）と極性が異なるオフセットキャンセル電圧（−ΔＶＭ）を生成し、信号経路の信号に重畳することによって、オフセット電圧（Ｖｏｆｆ）をキャンセルする。
【００４８】
一方、本発明の方法は、図２（Ａ）に示すように、参照信号のパルス幅ＴＰを、ＴＰ＜Ｔ／２という条件の下で変化させ、同期検波の対象となる信号から除去する信号量を調整し、これによって、オフセットキャンセルを実行する。従来の手法とはまったく異なる、新規な原理によるオフセットキャンセル方法である。参照信号のパルス幅（すなわち、参照信号のデューティ）を変化させることによって、同期検波の対象となる信号から除去される信号成分の量を、自在に変化させることができる。
【００４９】
入力信号Ｖｉｎ１の振幅をＡとし、角速度をω（＝２π／Ｔ）とすると、検波出力ＶＴは、Ａ・１／√２−４∫ＡＣＯＳωｔｄｔと表すことができる。∫ＡＣＯＳωｔｄｔは、期間ｔ（０〜ｘ）に対応する信号成分であり、この信号成分がΔＱに相当する。また、参照信号ＳＤＥＴのデューティは、（Ｔ／２−２ｔ）／Ｔである。参照信号のデューティを変化させれば、期間ｔが変化し、よって、検波出力ＶＴのレベルが変化する。この原理を利用して、オフセット電圧Ｖｏｆｆを、同期検波時にキャンセルすることができる。
【００５０】
参照信号ＳＤＥＴのパルス幅を例えばデジタル回路によって制御すれば、例えば、パルス幅をナノ秒単位で、精密に制御することができる。よって、極めて高精度なオフセットキャンセルが可能である。また、上述のとおり、オフセットキャンセル電圧の発生や重畳に伴うノイズ(１／ｆノイズ等)は発生しないため、検出回路の出力信号のＳ／Ｎを改善することができる。また、同期検波回路においてオフセットキャンセル処理が実現されるため、同期検波回路以後に、オフセットキャンセル回路（ゼロ点調整回路）を設ける必要がない。このように、本実施形態よれば、従来にない新規な方法によって、高精度のオフセットキャンセルならびに検出回路の出力信号のＳ／Ｎの向上を実現することができる。
【００５１】
（検出回路を含むＩＣの構成例）
図３は、検出回路を含む物理量測定装置（ＩＣ）の構成の一例を示す図である。物理量測定装置（ＩＣ）１００は、物理量信号Ｖｉｎに含まれる、参照信号ＳＤＥＴに同期した信号成分のみを検出する検出回路９００と、同期検波基準信号生成回路２００と、を有する。
【００５２】
検出回路９００は、同期検波回路６００と、ローパスフィルタ（ＬＰＦ）７００と、調整テーブル３０２を内蔵するＲＯＭ（例えばＥＥＰＲＯＭ）３０１と、を有する。また、必要に応じて、ローパスフィルタ（ＬＰＦ）７００の出力信号をデジタル信号に変換するＡ／Ｄ変換回路８００を設けることができる。同期検波回路６００にはロジック回路４００が内蔵されている。よって、物理量測定装置（ＩＣ）１００は、アナログ／デジタル混在ＩＣの製造プロセスによって製造される。よって、高精度のＡ／Ｄ変換器８００を搭載することも容易である。
【００５３】
同期検波回路６００は、参照信号生成回路５０３と、同期検波部６０３と、を有する。参照信号生成回路５０３は、ロジック回路４００で構成されるパルス幅調整回路４１０と、位相調整回路５００と、を有する。パルス幅調整回路４１０は、同期検波基準信号生成回路２００から出力される同期検波基準信号ＲＥに基づいて、パルス幅が調整された、位相が１８０度異なる参照信号ＳＤＥＴ（１ａ），ＳＤＥＴ（１ｂ）を生成する。参照信号ＳＤＥＴ（１ａ），ＳＤＥＴ（１ｂ）のパルス幅は、同期検波基準信号ＲＥの半周期より小さく設定される。そのパルス幅は、ＲＯＭ３０１から出力されるパルス幅制御信号ＱＹａによって決定される。
【００５４】
調整端子ＰＮ１から調整信号ＱＸが入力されると、その調整信号ＱＸによって調整テーブル３０２がアクセスされ、その結果、調整テーブル３０２からパルス幅制御信号ＱＹａが出力される。ルックアップテーブル方式を用いることによって、パルス幅制御信号ＱＹａを効率的に、かつ自動的に生成することができる。
【００５５】
パルス幅が調整された参照信号ＳＤＥＴ（１ａ），ＳＤＥＴ（１ｂ）の各々は、位相調整回路５００によって位相が調整される。これによって、パルス幅ならびに位相が調整された、互いに位相が１８０度異なる同期検波用の参照信号ＳＤＥＴ（２ａ），ＳＤＥＴ（２ｂ）が生成される。位相調整回路５００における位相調整量は、ＲＯＭ３０１から出力される位相調整信号ＱＹｂによって決定される。
【００５６】
調整端子ＰＮ１から調整信号ＱＸが入力されると、その調整信号ＱＸによって調整テーブル３０２がアクセスされ、その結果、調整テーブル３０２か位相調整信号ＱＹｂが出力される。ルックアップテーブル方式を用いることによって、位相調整信号ＱＹｂを効率的に、かつ自動的に生成することができる。
【００５７】
また、同期検波部６０３には、入力信号（物理量信号）Ｖｉｎのレベルを反転することなく、そのまま通過させる正転経路（抵抗Ｒ１と第１のスイッチＳＷ１とで構成される）と、入力信号（物理量信号）Ｖｉｎのレベルを反転して出力する反転経路と、が設けられる。
【００５８】
反転経路には、反転アンプ（入力抵抗Ｒ２，帰還抵抗Ｒ３，オペアンプＡＭＰ１により構成される）と、第２のスイッチＳＷ２と、が設けられている。第１および第２のスイッチＳＷ１，ＳＷ２の各々は、１８０度位相が異なる２つの参照信号ＳＤＥＴ（２ａ）およびＳＤＥＴ（２ｂ）によって駆動される。第１および第２のスイッチＳＷ１，ＳＷ２は、例えば、ＮＭＯＳトランジスタによって構成される。
【００５９】
同期検波回路６００によって同期検波された信号はローパスフィルタ（ＬＰＦ）７００によって直流信号に変換され、さらに、必要に応じてＡ／Ｄ変換器８００によってデジタル信号に変換される。そして、検出出力端子ＰＮ２から、検出出力ＶＴが出力される。
【００６０】
（図３の同期検波回路の動作）
図４は、図３の検出回路における参照信号の生成（同期検波基準信号のパルス幅調整および位相調整）を説明するためのタイミング図である。パルス幅調整回路４１０は、同期検波基準信号ＲＥのレベルを反転して、／ＲＥを生成する。ＲＥおよび／ＲＥの周期はＴであり、パルス幅はＴ／２である。パルス幅調整回路４１０は、同期検波基準信号ＲＥのポジティブエッジを、例えば、Ｔ／４だけずらして、パルス幅Ｔ／４の参照信号ＳＤＥＴ（１ａ）を生成する。同様に、パルス幅調整回路４１０は、レベル反転された同期検波基準信号／ＲＥのポジティブエッジを、例えば、Ｔ／４だけずらして、パルス幅Ｔ／４の参照信号ＳＤＥＴ（１ｂ）を生成する。
【００６１】
次に、位相調整回路５００は、参照信号ＳＤＥＴ（１ａ），ＳＤＥＴ（１ｂ）の位相を調整する。すなわち、図４の中段に示すように、参照信号ＳＤＥＴ（１ａ），ＳＤＥＴ（１ｂ）の位相をＴ／８だけ進める。これによって、位相調整後の参照信号ＳＤＥＴ（２ａ），ＳＤＥＴ（２ｂ）が得られる。
【００６２】
位相調整後の参照信号ＳＤＥＴ（２ａ）のパルス幅の中点（ＣＡ１，ＣＡ３，ＣＡ５）の各々は、同期検波基準信号ＲＥのパルス幅の中点（Ｃ１，Ｃ３，Ｃ５）の各々に一致する。同様に、位相調整後の参照信号ＳＤＥＴ（２ｂ）のパルス幅の中点（ＣＡ２，ＣＡ４）の各々は、レベル反転された同期検波基準信号／ＲＥのパルス幅の中点（Ｃ２，Ｃ４）の各々に一致する。つまり、位相調整後の参照信号ＳＤＥＴ（２ａ），ＳＤＥＴ(２ｂ)は、同期検波基準信号ＲＥ，／ＲＥの各々とパルス幅の中点が一致し、かつ、そのパルス幅がＴ／２未満に調整された、位相が１８０度異なるパルス信号である。
【００６３】
同期検波部６０３は、参照信号ＳＤＥＴ（２ａ），ＳＤＥＴ（２ｂ）を用いて、入力信号Ｖｉｎを同期検波する。この場合、図１（Ｂ）の（１０）で示したように、入力信号Ｖｉｎに含まれる直交成分は従来どおり除去される。一方、図１（Ｂ）の（７），（８）で示したように、同相成分の一部（ΔＱ）は除去される。この一部の信号成分の除去によって、検出出力のレベルが低下し、その結果、同期検波後の信号（直流電圧）のレベルは、正のオフセット電圧に対応する電圧分だけ低下する。つまり、適正な位相の参照信号によって同期検波が適正に行われると共に、検出信号に重畳する直流オフセット電圧Ｖｏｆｆが自動的に除去される。
【００６４】
検出出力ＶＴの、実際のレベルはＶＴ２である。オフセット電圧Ｖｏｆｆが重畳された場合の検出出力のレベルをＶ１とすると、ＶＴ２＝Ｖ１−Ｖｏｆｆとなる。つまり、オフセット電圧Ｖｏｆｆが自動的に除去される。
【００６５】
（パルス幅調整回路の構成と動作）
図５は、図３に示されるパルス幅調整回路の構成の一例を示す回路図である。パルス幅調整回路４１０は、正帰還ループに、第１および第２の可変遅延回路１１０，１１２が設けられたラッチ回路９８と、ラッチ回路９８から出力される２つのパルス信号ＶＳ１，ＶＳ２のネガティブエッジＡ，ネガティブエッジＢによってトリガされる、ＲＳフリップフロップ４１３と、を有する。
【００６６】
パルス幅調整回路４１０の入力端子ＰＴ１には、例えば、同期検波基準信号ＲＥが入力される。上述のとおり、同期検波基準信号ＲＥの周期はＴであり、パルス幅はＴ／２である。ラッチ回路９８は、インバータＩＮＶ１０と、２つのノア回路ＮＯＲ１，ＮＯＲ２と、第１の可変遅延回路１１０および第２の可変遅延回路１１２と、を有する。ラッチ回路９８の２つの出力端子ＰＴ２，ＰＴ３の各々からは、第１のパルス信号ＶＳ１および第２のパルス信号ＶＳ２が得られる。ＲＳフリップフロップ４１３のＲ端子は、パルス信号ＶＳ１のネガティブエッジＡによってトリガされる。また、ＲＳフリップフロップ４１３のＳ端子は、パルス信号ＶＳ２のネガティブエッジＢによってトリガされる。ＲＳフリップフロップ４１３のＱ端子からは、パルス幅がＴ／２より小さくなるように調整された参照信号ＳＤＥＴ（１ａ），ＳＤＥＴ（１ｂ）が得られる。
【００６７】
ラッチ回路９８から出力される２つのパルス信号ＶＳ１およびＶＳ２のネガティブエッジ（Ａ，Ｂ）のタイミングを調整できれば、ＲＳフリップフロップ４１３から出力される参照信号ＳＤＥＴ（１ａ），ＳＤＥＴ（１ｂ）のポジティブエッジ（Ｃ）およびネガティブエッジ（Ｄ）のタイミングを自在に制御できる。よって、Ｔ／２の範囲内で、参照信号のパルス幅を自在に調整することができる。パルス信号ＶＳ１およびＶＳ２のネガティブエッジ（Ａ，Ｂ）のタイミングは、第１および第２の可変遅延回路１１０，１１２の遅延時間を調整することによって制御することができる。
【００６８】
図６は、図５のラッチ回路の具体的な回路構成と、その動作の制御方法を説明するための図である。図６のラッチ回路９８において、第１の可変遅延回路１１０は、２段一組のインバータ（ＩＮＶ）を、複数、直列に接続して構成され、また、その２段一組のインバータの各々の両端をバイパスする複数のバイパススイッチ（ＳＷ（ｋ）〜ＳＷ（ｍ））が設けられている。同様に、第２の可変遅延回路１１２は、２段一組のインバータ（ＩＮＶ）を、複数、直列に接続して構成され、また、その２段一組のインバータの各々の両端をバイパスする複数のバイパススイッチ（ＳＷ（ｇ）〜ＳＷ（ｎ））が設けられている。
【００６９】
複数のバイパススイッチ（ＳＷ（ｋ）〜ＳＷ（ｍ），ＳＷ（ｇ）〜ＳＷ（ｎ））のうち、どのバイパススイッチをオンさせるかは、スイッチ制御回路３０５から出力されるスイッチ切換制御信号Ｚ１によって制御される。スイッチ切換制御信号Ｚ１のパターンは、ＲＯＭ３０１から出力されるパルス幅制御信号ＱＹａによって決定される。バイパススイッチの数をＰ個とすれば、２Ｐ個のパターンが存在する。
【００７０】
上述のように、第１および第２の可変遅延回路１１０，１１２の遅延時間を調整することによって、パルス信号ＶＳ１およびＶＳ２のネガティブエッジ（Ａ，Ｂ）のタイミングを調整することができる。よって、Ｔ／２の範囲内で、参照信号のパルス幅を自在に調整することができる。
【００７１】
図７（Ａ）〜図７（Ｃ）は、図５および図６の可変遅延回路付きのラッチ回路において、出力パルスのエッジタイミングを自在に制御できることを説明するための図である。図７（Ａ）は、可変遅延回路をもたないラッチ回路を示している。図７（Ａ）のラッチ回路の場合、入力信号ＲＥのデューティと、ラッチ回路から出力されるパルス信号（ＶＳ１，ＶＳ２）のデューティは同じである。
【００７２】
図７（Ｂ）では、ノア回路ＮＯＲ２からノア回路ＮＯＲ１に向かう帰還経路に、インバータ２０（ここでは、説明の便宜上、２段のインバータとする）が構成される。２段のインバータを一組としているのは、信号のレベルが反転しないようにするためである。インバータ２０による信号の遅延時間をＴＤ１とする。図７（Ｂ）では、パルス信号ＶＳ２は、図７（Ａ）の場合と同じである。但し、図７（Ｂ）におけるパルス信号ＶＳ１のネガティブエッジＡは、パルス信号ＶＳ２のポジティブエッジ（時刻ｔ１にハイレベルに立ち上がる）から、インバータ２０による遅延時間ＴＤ１だけ遅れて生じる。つまり、インバータ２０による遅延時間を可変に調整すれば、これに対応して、パルス信号ＶＳ１のネガティブエッジＡのタイミングを調整することができる。
【００７３】
図７（Ｃ）では、ノア回路ＮＯＲ１からノア回路ＮＯＲ２に向かう帰還経路に、インバータ３０（説明の便宜上、２段のインバータとする）が構成される。インバータ３０による信号の遅延時間をＴＤ２とする。図７（Ｃ）では、パルス信号ＶＳ１は、図７（Ａ）の場合と同じである。但し、図７（Ｃ）におけるパルス信号ＶＳ２のネガティブエッジＢは、パルス信号ＶＳ１のポジティブエッジ（時刻ｔ２にハイレベルに立ち上がる）から、インバータ３０による遅延時間ＴＤ２だけ遅れて生じる。つまり、インバータ３０による遅延時間を可変に調整すれば、これに対応して、パルス信号ＶＳ２のネガティブエッジＢのタイミングを調整することができる。
【００７４】
（位相調整回路の構成例）
図８は、図３の位相調整回路の構成例を示す回路図である。位相調整回路５００は、位相調整機能付きの第１および第２の反転アンプ１０７ａ，１０７ｂを有する。第１の反転アンプ１０７ａは、オペアンプＯＰ１ａと、帰還抵抗Ｒａと、可変容量（例えば、可変容量ダイオードで構成される）Ｃａと、によって構成される。同様に、第２の反転アンプ１０７ｂは、オペアンプＯＰ１ｂと、帰還抵抗Ｒｂと、可変容量（例えば、可変容量ダイオードで構成される）Ｃｂと、によって構成される。
【００７５】
可変容量Ｃａ，Ｃｂの容量値を変化させることによって、第１および第２の反転アンプ１０７ａ，１０７ｂにおける信号の移相量を調整することができる。可変容量Ｃａ，Ｃｂの容量値は、ＲＯＭ３０１から出力される位相調整信号ＱＹｂによって制御される。
【００７６】
（同期検波部の具体的な回路構成の例）
図９（Ａ），図９（Ｂ）は、同期検波部の内部構成の一例を示す図である。図９（Ａ）はシングルバランスミキサ構成、図９（Ｂ）はダブルバランスミキサ構成を示す。
【００７７】
図９（Ａ）の回路は、定電流源ＩＳＥと、入力信号Ｖｉｎがゲートに印加されるＮＭＯＳトランジスタＴＥＢ３０と、参照信号ＳＤＥＴ（２ａ）およびＳＤＥＴ（２ｂ）がゲートに印加されるＮＭＯＳトランジスタＴＥＢ１０，ＴＥＢ２０と、負荷回路ＺＬ１，ＺＬ２と、を有する。
【００７８】
図９（Ｂ）の回路は、定電流源ＩＳＥと、入力信号Ｖｉｎ，／Ｖｉｎがゲートに印加されるＮＭＯＳトランジスタＴＥＢ５，ＴＥＢ６と、参照信号ＳＤＥＴ（２ａ）がゲートに印加されるＮＭＯＳトランジスタＴＥＢ１，ＴＥＢ３と、参照信号ＳＤＥＴ（２ｂ）がゲートに印加されるＮＭＯＳトランジスタＴＥＢ２，ＴＥＢ４と、負荷回路ＺＬ１，ＺＬ２と、を有する。図９（Ｂ）の回路は、差動増幅動作を行うため、増幅率が高まり、出力信号の振幅が２倍となるという利点がある。
【００７９】
（第２の実施形態）
本実施形態では、物理量測定装置（ＩＣ）を用いたジャイロセンサについて説明する。物理量測定装置（ＩＣ）には、例えば、物理量トランスデューサとしての水晶振動子が接続される。
【００８０】
ジャイロセンサには、物体に働く力の検出方法によって回転型や振動型等がある。中でも、振動型ジャイロセンサは、構成部品等の観点から小型化や低コスト化に有利とされている。物体に働く角速度を検出する振動型ジャイロセンサには、信頼性や小型化に有利な水晶や圧電素子を励振する圧電振動型ジャイロセンサがある。圧電振動型ジャイロセンサは、振動している物体に角速度が加わると、その振動と直角方向にコリオリ力が生じることを利用している。
【００８１】
例えば、角速度を検出する振動型ジャイロセンサでは、物理量トランスデューサ（振動子）に一定方向の駆動振動が励振される。この振動子に角速度が加わると、駆動振動と垂直な方向にコリオリ力が生じ、これによって検出振動が生じる。検出振動は駆動振動に直交する方向に生じるため、検出信号（検出振動による信号成分）は駆動信号（駆動振動による信号成分）と位相が９０度ずれている。このことを利用して、上述の同期検波によって検出信号を、駆動信号とは区別して検出することができる。振動子として水晶振動子を用いると、振動型ジャイロセンサの小型化ならびに信頼性の向上を図ることができる。振動型ジャイロセンサが適用される用途は広く、例えばビデオカメラやデジタルカメラの手振れ検出や、カーナビゲーションシステムのＧＰＳ（Global Positioning System）の位置検出、航空機やロボットの姿勢検出等に用いられる。
【００８２】
図１０は、ジャイロイセンサの構成の一例を示す図である。ジャイロセンセ５１０は、物理量測定装置（ＩＣ）１００と、物理量トランスデューサ（振動子）ＴＤＵと、を含む。物理量測定装置（ＩＣ）１００は、発振駆動回路１５０を有する発振回路１４０と、検出回路９００と、を有する。発振駆動回路１５０の２つの接続端子ＴＭ１，ＴＭ２の各々には、物理量トランスデューサ（振動子）ＴＤＵの端子Ｊ１および端子Ｊ２が接続される。発振駆動回路１５０は、同期検波基準信号ＲＥを出力する。
【００８３】
検出回路９００は、交流増幅回路５８０と、移相器５９０と、同期検波回路６００と、ローパスフィルタ（ＬＰＦ）７００と、調整テーブル３０２を内蔵するＲＯＭ３０１と、を有する。必要に応じて、Ａ／Ｄ変換回路８００が設けられる。
【００８４】
交流増幅回路５８０は、物理量トランスデューサ（振動子）ＴＤＵの端子Ｊ３および端子Ｊ４の各々から出力される物理量信号（すなわち、入力信号Ｖｉｎ）を増幅する電流／電圧変換型のアンプＯＰＡ１およびＯＰＡ２と、差動増幅器ＯＰＡ３と、を有する。移相器５９０は、交流増幅回路５８０から出力される信号の位相を調整する。
【００８５】
同期検波回路６００は、パルス幅調整回路４１０と、位相調整回路５００と、同期検波部６０３と、を有する。同期検波回路６００の動作は、上述のとおりである。パルス幅調整回路４１０から出力される参照信号ＳＤＥＴ（１ａ），ＳＤＥＴ（１ｂ）のパルス幅は、ＲＯＭ３０１から出力されるパルス幅調制御信号ＱＹａによって制御される。また、位相調整回路５００における位相調整量は、ＲＯＭ３０１から出力される位相制御信号ＱＹｂによって制御される。
【００８６】
図１１は、図１０の発振駆動回路の構成の一例を示す図である。発振駆動回路１５０の接続端子ＴＭ１，ＴＭ２には、振動子（物理量トランスデューサ）ＴＤＵが接続される。発振駆動回路１５０および振動子（物理量トランスデューサ）ＴＤＵは発振ループを構成する。
【００８７】
発振駆動回路１５０は、初段のアンプ３０と、可変利得アンプ２０と、ＡＧＣ回路４０と、同期検波基準信号生成回路として機能するコンパレータ２００と、スイッチＳＷ１，ＳＷ２と、を有する。ＡＧＣ回路４０は、全波整流器４２と、発振検出器４４と、積分器４６と、を有する。積分器４６から出力される利得制御信号ＶＣＴＬによって、可変利得アンプ２０の利得が制御される。
【００８８】
また、同期検波基準信号生成回路として機能するコンパレータ２００は、発振ループ内の信号を基準信号（例えば、ＡＧＮＤ）と比較して、同期検波基準信号ＲＥを生成する。上述のとおり、この同期検波基準信号ＲＥに基づいて、同期検波用の参照信号ＳＤＥＴ（２ａ），ＳＤＥＴ（２ｂ）が生成される。
【００８９】
また、コンパレータ２００の出力は、発振ループの発振起動を速めるために利用される。すなわち、発振起動時において、スイッチ制御信号ＳＷＣＴＬ＃によって、スイッチＳＷ２がオンする。一方、スイッチ制御信号ＳＷＣＴＬによって、スイッチＳＷ１がオフする。これによって、コンパレータ２００から出力される、電源電位間でフルスイングするパルス信号によって振動子（物理量トランスデューサ）ＴＤＵが駆動される。これによって、発振ループ内の発振信号が急速に成長する。発振ループ内の発振信号が所定のレベルに到達すると、スイッチＳＷ２がオフ状態となり、スイッチＳＷ１がオン状態となり、ループゲインは、ＡＧＣ回路４０によって一定に維持される。
【００９０】
（電子機器の構成）
本実施形態では、本発明の物理量測定装置を搭載した電子機器の一例について説明する。図１２は、本発明の物理量測定装置を搭載した電子機器の構成例を示す図である。
【００９１】
図１２の電子機器（例えば、デジタルカメラ）１０００は、ジャイロセンサ（物理量測定装置）５１０と、表示部５５０と、ＣＰＵ等の処理部５２０と、メモリ５３０と、操作部５４０と、を有している。ジャイロセンサ５１０は、物理量測定装置１００を有する。物理量測定装置１００には、発振駆動回路１５０および検出回路１１５と、を有する。また、物理量測定装置１００には、物理量トランスデューサ（振動子）ＴＤＵが接続されている。
【００９２】
物理量測定装置１００の検出回路１１５は、上述のとおり、オフセット電圧を高精度にキャンセルすることができる。よって、物理量トランスデューサ（ＴＤＵ）が接続されたジャイロセンサ５１０は高い検出性能を有する。同様に、本発明のジャイロセンサ５１０を内蔵する電子機器１０００は、物理量を高精度で検出することができる。よって、本発明のジャイロセンサ５１０を搭載することによって、電子機器１０００の性能が向上する。電子機器１０００は、デジタルカメラの他、カーナビゲーションシステムや航空機やロボットであってもよい。
【００９３】
以上の実施形態によれば、例えば、以下の効果を得ることができる。但し、以下の効果は同時に得られるとは限らず、以下の効果の列挙が、本発明の技術的範囲を不当に限定する根拠とされてはならない。
（１）オフセットキャンセル電圧を重畳するという従来の手法とはまったく異なる新規な手法によって、検出回路のオフセット電圧をキャンセルすることができ、検出回路のＳ／Ｎをさらに向上させることができる。
（２）参照信号のパルス幅を入力信号の半周期より短くし、正規の入力信号の一部を除去することによって、同期検波後の出力信号（直流電圧）のレベルを減少させ、これによって、検出回路の出力信号に重畳される正のオフセット電圧を除去（少なくとも低減）することができる。オフセットキャンセル電圧の発生に伴うノイズ（１／ｆノイズ等）ならびに、そのオフセットキャンセル電圧の信号経路への重畳に伴うノイズは発生しないため、検出回路の出力信号のＳ／Ｎを改善することができる。
（３）入力信号の半周期よりも短いパルス幅をもつ参照信号は、例えば、同期検波基準信号に基づいて、パルス幅調整処理や位相調整処理等を実行することによって作成することができる。例えば、参照信号生成回路が、同期検波回路の第１および第２のスイッチ回路を駆動するための、位相が互いに１８０度異なる第１および第２の参照信号を生成することができる。また、参照信号生成回路が生成した第１の参照信号に基づいて、例えば、１８０度移相器を用いて、第２の参照信号を生成することもできる。
（４）参照信号のパルス幅を、デジタル回路によって制御すれば、例えば、ナノ秒単位で、精密に制御することができる。よって、極めて高精度なオフセットキャンセルが可能である。また、アナログ信号の検出回路内にデジタル回路を設けるということは、ＩＣの製造プロセスとして、アナログ／デジタル混在ＩＣの製造プロセスが使用されることを意味する。よって、例えば、検出回路において、例えば、同期検波回路の後段にＡ／Ｄ変換器（デジタル回路）を設けるような場合にも、用意に対応できるという利点がある。
（５）参照信号のパルス幅の調整は、例えば、スイッチのオン／オフ制御によって高精度に行うことができる。例えば、ラッチ（フリップフロップ）の正帰還ループの遅延要素（例えばインバータ）の段数を変化させることによって、ラッチから出力されるパルスのエッジ（例えばダウンエッジ）のタイミングの遅延量を制御することができ、ラッチから出力される信号のパルス幅を調整することができる。
（６）同期検波回路においてオフセットキャンセル処理が実現されるため、同期検波回路以後に、オフセットキャンセル回路（ゼロ点調整回路）を設ける必要がない。
（７）検出回路内に、オフセットキャンセルための調整データを格納しているメモリ回路（例えば、ＥＰＲＯＭ等の不揮発性メモリ）を設けることによって、例えば、ルックアップテーブル方式を用いて、オフセット電圧のキャンセル処理を自動化することができる。
（８）極めて高い検出感度を有する、同期検波回路を有する検出回路が実現される。
（９）微小な物理量信号に基づいて、物理量を、極めて高感度で測定することができる物理量測定装置が実現される。
（１０）振動子からの信号に基づいて、物理量を高精度（高感度）で検出することができるジャイロセンサが実現される。
（１１）物理量測定装置による測定結果に基づいて、例えば、電子機器の動作を制御したり、あるいは、測定結果を電子機器の表示画面上に表示したりすることができる。高精度の物理量測定が実現されるため、電子機器の性能も向上する。
（１２）本発明の検出回路は、センサからの信号を入力とする検出回路のみならず、通信信号の検波回路としても利用することができる。この場合、同期検波回路は直交検波回路（あるいは周波数変換を行うミキサ回路）として動作する。参照信号としては、例えば、搬送波を使用することができる。
【００９４】
以上、本実施形態について詳述したが、本発明の新規事項および効果から逸脱しない範囲で、多くの変形が可能であることは、当業者には容易に理解できるであろう。したがって、このような変形例は、すべて本発明に含まれるものとする。
【００９５】
本発明は、従来手法とはまったく異なる新規な手法によって、検出回路のオフセット電圧をキャンセルすることができ、検出回路のＳ／Ｎをさらに向上させることができるという効果を奏し、例えば、検出回路、物理量測定装置、ジャイロセンセおよび電子機器等として有用である。
【図面の簡単な説明】
【００９６】
【図１】図１（Ａ），図１（Ｂ）は、同期検波用の参照信号のパルス幅調整によって、検出回路の出力信号のオフセット電圧をキャンセルする原理を説明するための図
【図２】図２（Ａ），図２（Ｂ）は、本発明のオフセットキャンセル方法と、従来のオフセットキャンセル方法とを比較して示す図
【図３】検出回路を含む物理量測定装置（ＩＣ）の構成の一例を示す図
【図４】図３の検出回路におけるパルス幅調整および位相調整を説明するためのタイミング図
【図５】パルス幅調整回路の構成の一例を示す図
【図６】図５のラッチ回路の具体的な回路構成と、その動作の制御方法を説明するための図
【図７】図７（Ａ）〜図７（Ｃ）は、可変遅延回路付きのラッチ回路において、出力パルスのエッジタイミングを自在に制御できることを説明するための図
【図８】図８は、図３の位相調整回路の構成例を示す回路図
【図９】図９（Ａ），図９（Ｂ）は、同期検波部の内部構成の一例を示す図
【図１０】図１０は、物理量測定装置およびジャイロイセンサの構成の一例を示す図
【図１１】図１１は、発振駆動回路の構成の一例を示す図
【図１２】図１２は、電子機器の構成の一例を示す図
【符号の説明】
【００９７】
１００  物理量測定装置（ＩＣ）、２００  同期検波基準信号生成回路、
３０１  ＲＯＭ、３０２  調整テーブル、４００  ロジック回路、
４１０  パルス幅調整回路、５００  位相調整回路、５０３  参照信号生成回路、
６００  同期検波回路、６０３  同期検波部、７００  ローパスフィルタ（平滑回路）、８００  Ａ／Ｄ変換器、９００  検出回路
【図１】
2009168588.tif 000003
【図２】
2009168588.tif 000004
【図３】
2009168588.tif 000005
【図４】
2009168588.tif 000006
【図５】
2009168588.tif 000007
【図６】
2009168588.tif 000008
【図７】
2009168588.tif 000009
【図８】
2009168588.tif 000010
【図９】
2009168588.tif 000011
【図１０】
2009168588.tif 000012
【図１１】
2009168588.tif 000013
【図１２】
2009168588.tif 000014