(57)【要約】【課題】ＤＵＴから出力されるアナログ信号をＡ／Ｄ変換器でデジタル信号に変換するとともに所定のフィルタ処理を施してキャプチャメモリに取り込むのにあたり、所望のフィルタ特性に必要な係数テーブルを用いてリアルタイムでデジタルフィルタ処理を実行することができ、稼働率を実質的に改善できるＬＳＩテスタを実現すること。【解決手段】テストシステム制御部とデジタイザ部を含み、前記デジタイザ部はＤＵＴから出力されるアナログ信号をＡ／Ｄ変換器でデジタル信号に変換するとともに所定のフィルタ処理を施してキャプチャメモリに取り込むように構成されたＬＳＩテスタにおいて、前記テストシステム制御部にはテストプログラムとあらかじめバイナリコード化された複数のフィルタ用係数テーブルが格納され、これら複数のフィルタ用係数テーブルは、所望のテストプログラム実行時に前記テストシステム制御部から前記デジタイザ部に転送格納されることを特徴とするもの。【選択図】                    図１
2009145287.tif 000002
【特許請求の範囲】
【請求項１】
テストシステム制御部とデジタイザ部を含み、前記デジタイザ部はＤＵＴから出力されるアナログ信号をＡ／Ｄ変換器でデジタル信号に変換するとともに所定のフィルタ処理を施してキャプチャメモリに取り込むように構成されたＬＳＩテスタにおいて、
前記テストシステム制御部にはテストプログラムとあらかじめバイナリコード化された複数のフィルタ用係数テーブルが格納され、
これら複数のフィルタ用係数テーブルは、所望のテストプログラム実行時に前記テストシステム制御部から前記デジタイザ部に転送格納されることを特徴とするＬＳＩテスタ。
【請求項２】
前記複数のフィルタ用係数テーブルは、前記Ａ／Ｄ変換器のサンプリング周波数にデッドゾーンが発生しないように設定されていることを特徴とする請求項１記載のＬＳＩテスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩテスタに関し、詳しくは、検査対象半導体（以下、ＤＵＴという）から出力されるアナログ信号をデジタル信号に変換するとともに所定のフィルタ処理を施してキャプチャメモリに取り込むように構成されたデジタイザ機能の改良に関するものである。
【０００２】
ＬＳＩテスタの一種に、携帯電話機やＴＶチューナーなどに実装されるアナログ信号処理機能とデジタル信号処理機能を有するミックスＬＳＩをテストできるように構成されたものがある。
【０００３】
図２は、従来のこのようなＬＳＩテスタの主要部の構成例を示すブロック図である。図２において、テストシステム制御部１０は、ＤＵＴ２０の設計仕様に基づいて所定のテストを実行するように、試験信号発生部３０とデジタイザ部４０の動作を制御する機能を有している。
【０００４】
すなわち、テストプログラム選択部１１は、テストプログラム格納部１２からＤＵＴ２０の設計仕様に基づく所定のテストプログラムを選択して試験信号発生部３０に出力するための選択信号を出力するとともに、フィルタ要素データ選択部１３にもフィルタ要素データメモリ１４からＤＵＴ２０の設計仕様に基づく所定のフィルタ要素データを読み出すための選択信号を出力する。フィルタ要素データ選択部１３は、フィルタ要素データメモリ１４から読み出されたフィルタ要素データを係数テーブル生成部１５に出力する。係数テーブル生成部１５は、フィルタ要素データ選択部１３を介して入力されるフィルタ要素データに基づき、ＤＵＴ２０の設計仕様に基づく所定のテストに必要なデジタルフィルタとして機能するように１つ以上のバイナリコード化された係数テーブルを生成し、デジタイザ部４０に出力する。
【０００５】
試験信号発生部３０は、テストプログラム選択部１１のテストプログラム格納部１２から入力される所定のテストプログラムに基づきＤＵＴ２０のテストに必要な各種試験信号を生成し、ＤＵＴ２０に入力する。
【０００６】
ＤＵＴ２０は、試験信号発生部３０から入力される各種試験信号に対応したアナログ出力信号を生成し、デジタイザ部４０に出力する。
【０００７】
デジタイザ部４０において、テストシステム制御部１０の係数テーブル生成部１５から入力される係数テーブルは係数テーブル格納部４１に格納され、さらにフィルタ処理部４３に入力される。一方、ＤＵＴ２０のアナログ出力信号はＡ／Ｄ変換器４２に入力されてデジタル信号に変換され、フィルタ処理部４３に入力される。フィルタ処理部４３は、Ａ／Ｄ変換器４２から入力されるデジタル信号に対して、低域周波数成分通過、高域周波数成分通過、帯域周波数成分通過などの所定のフィルタ処理を行い、フィルタ処理されたデジタル信号をキャプチャメモリ４４に格納する。
【０００８】
特許文献１には、ＤＵＴの出力信号を、デジタイザを介して取り込むように構成されたＬＳＩテスタの例が記載されている。
【０００９】
【特許文献１】特開２００１−７４８１０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、従来の構成によれば、テストシステム制御部１０でバイナリコード化されたフィルタ係数テーブルを生成するための時間と、生成されたフィルタ係数テーブルをデジタイザ部４０に転送するための時間が必要であり、これらの時間はＬＳＩテスタの稼働率を低下させる阻害要因になっている。
【００１１】
本発明は、このような課題を解決するものであり、その目的は、ＤＵＴから出力されるアナログ信号をＡ／Ｄ変換器でデジタル信号に変換するとともに所定のフィルタ処理を施してキャプチャメモリに取り込むのにあたり、所望のフィルタ特性に必要な係数テーブルを用いてリアルタイムでデジタルフィルタ処理を実行することができ、稼働率を実質的に改善できるＬＳＩテスタを実現することにある。
【課題を解決するための手段】
【００１２】
このような課題を達成するために、本発明のうち請求項１記載の発明は、テストシステム制御部とデジタイザ部を含み、前記デジタイザ部はＤＵＴから出力されるアナログ信号をＡ／Ｄ変換器でデジタル信号に変換するとともに所定のフィルタ処理を施してキャプチャメモリに取り込むように構成されたＬＳＩテスタにおいて、前記テストシステム制御部にはテストプログラムとあらかじめバイナリコード化された複数のフィルタ用係数テーブルが格納され、これら複数のフィルタ用係数テーブルは、所望のテストプログラム実行時に前記テストシステム制御部から前記デジタイザ部に転送格納されることを特徴とする。
【００１３】
請求項２記載の発明は、請求項１記載のＬＳＩテスタにおいて、前記複数のフィルタ用係数テーブルは、前記Ａ／Ｄ変換器のサンプリング周波数にデッドゾーンが発生しないように設定されていることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、従来の構成でテストプログラム実行時に必要であった係数テーブルの計算時間とそれらの転送時間が不要になり、稼働率を実質的に改善できるＬＳＩテスタを実現できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明について、図面を用いて詳細に説明する。図１は本発明の一実施例を示すブロック図であり、図２と共通する部分には同一の符号を付けている。
【００１６】
図１において、テストシステム制御部１０には、あらかじめバイナリコード化された複数のフィルタ用の係数テーブルを格納する係数テーブル格納部１６が設けられている。この係数テーブル格納部１６に格納されているすべての係数テーブルは、テストプログラム選択部１１によりテストプログラム格納部１２からＤＵＴ２０の設計仕様に基づく所定のテストプログラムを選択するのに連動して、デジタイザ部４０の係数テーブル格納部４５に転送格納される。
【００１７】
ここで、係数テーブル格納部１６に格納すべき係数テーブル数は、Ａ／Ｄ変換器４２の最小、最大サンプリング周波数とデジタイザ部４０のフィルタ設計仕様に基づき必要となる低域通過形や帯域通過形の各フィルタについて有限個とすることができ、これら係数テーブルを有限個数にしても、サンプリング周波数のデッドゾーンが発生しないようなフィルタ設計になっている。
【００１８】
デジタルフィルタの構成要素としてオーバーサンプル比があり、オーバーサンプル比が決まればデジタルフィルタの特性も決まり、オーバーサンプル比とデジタルフィルタは一対になる。オーバーサンプル比はサンプリング周波数にかかわらず一定であり、デジタイザ部４０のＡ／Ｄ変換器４２に実装される加算器と乗算器の組み合わせで決まり、その組み合わせは有限個になる。
【００１９】
また、カットオフ周波数とサンプリング周波数の関係は、
サンプリング周波数＝カットオフ周波数×２．５    （１）
の一次式で表わすことができ、一対になる。
【００２０】
さらに、サンプリング周波数とオーバーサンプル比の積は、（２）式に示すように、Ａ／Ｄ変換器４２の仕様範囲にある。
Ａ／Ｄ変換器４２の下限値＜サンプリング周波数×オーバーサンプル比＜Ａ／Ｄ変換器４２の上限値    （２）
【００２１】
これらから、ユーザーが指定するカットオフ周波数あるいはサンプリング周波数をもとに、最適なクロックとオーバーサンプル比を計算により求めることができ、ＤＵＴ２０のテストに必要なフィルタ係数テーブルも一意に決められる。本実施例では、オーバーサンプル比を１７１通りとした。これは、Ａ／Ｄ変換器４２に実装される加算器と乗算器の組合せの中からデッドゾーンを除いた数であり、これに標準の低域通過フィルタを２つ加えて合計１７３通りの係数テーブルとしている。
【００２２】
デジタイザ部４０の係数テーブル選択部４６には、Ａ／Ｄ変換器４２からフィルタ処理部４３に入力されるデジタル信号に対してフィルタ処理を施してキャプチャメモリ４４に格納するのに使用する係数テーブルの番号が、テストシステム制御部１０のテストプログラム選択部１１から転送格納される。
【００２３】
このように構成することにより、テストプログラム上はフィルタの種類とカットオフ周波数を設定するだけでユーザーはフィルタ係数テーブルを意識しなくてもよく、デジタイザ部４０は、ＤＵＴ２０からの測定データをキャプチャメモリ４４に取り込むのにあたって、従来の構成でテストプログラム実行時に必要であった係数テーブルの計算時間とそれらの転送時間を伴うことなく、所望のフィルタ特性に必要な係数テーブルを用いてリアルタイムでデジタルフィルタ処理を実行することができ、ＬＳＩテスタの稼働率を実質的に改善できる。
【００２４】
なお、上記実施例では低域通過形や帯域通過形のフィルタの例について説明したが、その他のフィルタにも適用できる。
【００２５】
また、ユーザーがフィルタ演算の次数をプログラマブルに設定しながらジョブを実行することもできる。この場合、ユーザーは次数、演算データおよび演算式を指定し、ファームウェアはユーザーが指定した次数と演算データをハードウェアのレジスタに設定し、演算式はハードウェアに実装された演算回路に設定する。ハードウェアは内部的なカウンタ値を利用し、指定された次数の回数分、演算データを演算式に基づきリアルタイムに実行しながらデータを取り込む。
【００２６】
ハードウェアのフィルタ仕様が変更された場合は、係数テーブル全体を入れ替えることで簡単にメンテナンスが行える。
【００２７】
以上説明したように、本発明によれば、ＤＵＴから出力されるアナログ信号をＡ／Ｄ変換器でデジタル信号に変換するとともに所定のフィルタ処理を施してキャプチャメモリに取り込むのにあたり、所望のフィルタ特性に必要な係数テーブルを用いてリアルタイムでデジタルフィルタ処理を実行することができ、稼働率を実質的に改善できるＬＳＩテスタが実現できる。
【図面の簡単な説明】
【００２８】
【図１】本発明の一実施例を示すブロック図である。
【図２】従来のＬＳＩテスタの主要部の構成例を示すブロック図である。
【符号の説明】
【００２９】
１０  テストシステム制御部
１１  テストプログラム選択部
１２  テストプログラム格納部
１６  係数テーブル格納部
２０  ＤＵＴ
３０  試験信号発生部
４０  デジタイザ部
４２  Ａ／Ｄ変換器
４３  フィルタ処理部
４４  キャプチャメモリ
４５  係数テーブル格納部
４６  係数テーブル選択部
【図１】
2009145287.tif 000003
【図２】
2009145287.tif 000004