(57)【要約】【課題】多くの画素電極を持つ画像表示装置の検査を効率的かつ正確に行う。【解決手段】画素基板８０上にある複数の行方向配線及び複数の列方向配線の中からそれぞれ複数の行方向配線及び複数の列方向配線を選択する制御部１０を有し、選択した複数の行方向配線及び選択した複数の列方向配線に画素駆動電圧を同時に印加することにより流れる画素駆動信号の実効値を測定することで、選択した複数の行方向配線と、選択した複数の列方向配線との交点に接続された画素電極の輝度特性検査を行う検査装置において、制御部１０は、行方向配線の画素基板上での位置に応じて、選択する行方向配線の間隔を変える。  【選択図】図４
2009276523.tif 000002
【特許請求の範囲】
【請求項１】
画素基板上にある複数の行方向配線及び複数の列方向配線の中からそれぞれ複数の行方向配線及び複数の列方向配線を選択する制御手段を有し、選択した複数の行方向配線及び選択した複数の列方向配線に画素駆動電圧を同時に印加することにより前記選択した複数の行方向配線及び前記選択した複数の列方向配線に流れる画素駆動信号の実効値を測定することで、前記選択した複数の行方向配線と、前記選択した複数の列方向配線との交点に接続された画素電極の輝度特性検査を行う検査装置において、
前記制御手段は、前記行方向配線の前記画素基板上での位置に応じて、選択する行方向配線の間隔を変えることを特徴とする検査装置。
【請求項２】
請求項１に記載の検査装置において
前記制御手段は、前記画素基板上での位置が前記画素基板の端部に近い行方向配線ほど多く行方向配線を選択し、前記画素基板上での位置が前記画素基板の中心部に近い行方向配線ほど少なく行方向配線を選択する検査装置。
【請求項３】
請求項１に記載の検査装置において、
前記複数の行方向配線は、前記画素基板上での位置が前記画素基板の端部に近い行方向配線ほど少ない本数でグループに分割され、前記画素基板上での位置が前記画素基板の中央部に近い行方向配線ほど多い本数でグループに分割され、
前記制御手段は、前記画素駆動電圧を印加する行方向配線を、各グループから１本ずつ選択する検査装置。
【請求項４】
請求項１に記載の検査装置において、
前記画素駆動電圧の印加によって前記複数の行方向配線に供給される画素駆動信号の電流収束時間を測定する収束時間検出手段を有し、
前記制御手段は、前記収束時間検出手段が測定した電流収束時間に基づき、電流収束時間のばらつきが一定値以下になるような行方向配線のグループを作成し、前記画素駆動電圧を印加する行方向配線として、１つのグループに含まれる行方向配線のすべてを選択する検査装置。
【請求項５】
画素基板上にある複数の行方向配線及び複数の列方向配線の中からそれぞれ複数の行方向配線及び複数の列方向配線を選択する制御手段を有し、選択した複数の行方向配線及び選択した複数の列方向配線に画素駆動電圧を同時に印加することにより前記選択した複数の行方向配線及び前記選択した複数の列方向配線に流れる画素駆動信号の実効値を測定することで、前記選択した複数の行方向配線と、前記選択した複数の列方向配線との交点に接続された画素電極の輝度特性検査を行う検査装置において、
前記制御手段は、前記列方向配線の前記画素基板上での位置に応じて、選択する列方向配線の間隔を変えることを特徴とする検査装置。
【請求項６】
請求項５に記載の検査装置において
前記制御手段は、前記画素基板上での位置が前記画素基板の端部に近い列方向配線ほど多く列方向配線を選択し、前記画素基板上での位置が前記画素基板の中心部に近い列方向配線ほど少なく列方向配線を選択する検査装置。
【請求項７】
請求項５に記載の検査装置において、
前記複数の列方向配線は、前記画素基板上での位置が前記画素基板の端部に近い列方向配線ほど少ない本数でグループに分割され、前記画素基板上での位置が前記画素基板の中央部に近い列方向配線ほど多い本数でグループに分割され、
前記制御手段は、前記画素駆動電圧を印加する列方向配線を、各グループから１本ずつ選択する検査装置。
【請求項８】
請求項５に記載の検査装置において、
前記画素駆動電圧の印加によって前記複数の列方向配線に供給される画素駆動信号の電流収束時間を測定する収束時間検出手段を有し、
前記制御手段は、前記収束時間検出手段が測定した電流収束時間に基づき、電流収束時間のばらつきが一定値以下になるような列方向配線のグループを作成し、前記画素駆動電圧を印加する列方向配線として、１つのグループに含まれる列方向配線のすべてを選択する検査装置。
【請求項９】
画素基板上にある複数の行方向配線及び複数の列方向配線の中からそれぞれ複数の行方向配線及び複数の列方向配線を選択し、選択した複数の行方向配線及び選択した複数の列方向配線に画素駆動電圧を同時に印加することにより前記選択した複数の行方向配線及び前記選択した複数の列方向配線に流れる画素駆動信号の実効値を測定することで、前記選択した複数の行方向配線と、前記選択した複数の列方向配線との交点に接続された画素電極の輝度特性検査を行う検査方法において、
前記行方向配線の前記画素基板上での位置に応じて、選択する行方向配線の間隔を変える処理を有する検査方法。
【請求項１０】
請求項９に記載の検査方法において
前記画素基板上での位置が前記画素基板の端部に近い行方向配線ほど多く行方向配線を選択し、前記画素基板上での位置が前記画素基板の中心部に近い行方向配線ほど少なく行方向配線を選択する処理を有する検査方法。
【請求項１１】
請求項９に記載の検査方法において、
前記複数の行方向配線は、前記画素基板上での位置が前記画素基板の端部に近い行方向配線ほど少ない本数でグループに分割され、前記画素基板上での位置が前記画素基板の中央部に近い行方向配線ほど多い本数でグループに分割され、
前記画素駆動電圧を印加する行方向配線を、各グループから１本ずつ選択する処理を有する検査方法。
【請求項１２】
請求項９に記載の検査方法において、
前記画素駆動電圧の印加によって前記複数の行方向配線に供給される画素駆動信号の電流収束時間を測定する処理と、
測定した電流収束時間に基づき、電流収束時間のばらつきが一定値以下になるような行方向配線のグループを作成する処理と、
前記画素駆動電圧を印加する行方向配線として、１つのグループに含まれる行方向配線のすべてを選択する処理とを有する検査方法。
【請求項１３】
画素基板上にある複数の行方向配線及び複数の列方向配線の中からそれぞれ複数の行方向配線及び複数の列方向配線を選択し、選択した複数の行方向配線及び選択した複数の列方向配線に画素駆動電圧を同時に印加することにより前記選択した複数の行方向配線及び前記選択した複数の列方向配線に流れる画素駆動信号の実効値を測定することで、前記選択した複数の行方向配線と、前記選択した複数の列方向配線との交点に接続された画素電極の輝度特性検査を行う検査方法において、
前記列方向配線の前記画素基板上での位置に応じて、選択する列方向配線の間隔を変える処理を有する検査方法。
【請求項１４】
請求項１３に記載の検査方法において
前記画素基板上での位置が前記画素基板の端部に近い列方向配線ほど多く列方向配線を選択し、前記画素基板上での位置が前記画素基板の中心部に近い列方向配線ほど少なく列方向配線を選択する処理を有する検査方法。
【請求項１５】
請求項１３に記載の検査方法において、
前記複数の列方向配線は、前記画素基板上での位置が前記画素基板の端部に近い列方向配線ほど少ない本数でグループに分割され、前記画素基板上での位置が前記画素基板の中央部に近い列方向配線ほど多い本数でグループに分割され、
前記画素駆動電圧を印加する列方向配線を、各グループから１本ずつ選択する処理を有する検査方法。
【請求項１６】
請求項１３に記載の検査方法において、
前記画素駆動電圧の印加によって前記複数の列方向配線に供給される画素駆動信号の電流収束時間を測定する処理と、
測定した電流収束時間に基づき、電流収束時間のばらつきが一定値以下になるような列方向配線のグループを作成する処理と、
前記画素駆動電圧を印加する列方向配線として、１つのグループに含まれる列方向配線のすべてを選択する処理とを有する検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路の検査装置及び検査方法に関し、特に、画像表示装置の画素基板上にある画素電極の輝度特性を検査する検査装置及び検査方法に関する。
【背景技術】
【０００２】
文字や図形を表示することができる画像表示装置は、２つの基板を備えている。一つは、発光素子または電子放出素子である画素電極と、画素電極に画素駆動信号を供給する行方向及び列方向の電極パターン配線とが配置された基板であり、もう一つは、画素電極に対向する対向電極が配置された基板である。そして、それらの基板の間で、行方向の電極パターン配線と列方向の電極パターン配線との交点部分に、画素の表示媒体である液晶層などがマトリクス状に配列されている。
【０００３】
このような画像表示装置の画素基板の検査では、電極パターン配線の断線や短絡などの致命的な欠陥を検査することや、画素電極の輝度むらや色の程度を検査することが必要とされている。これらの検査では、電極パターン配線に所定の電圧を印加したときに流れる電流値を測定したり、ＣＣＤカメラなどでの発光測定を行ったりするなど、精密さが要求される。そのため、画像表示装置の画素基板の検査は、画素毎に行うことが多かった。しかし、近年の画像表示装置の大型化や高精細化により、一つの画像表示装置の画素基板あたりの画素数は、例えばフルＨＤの場合、１０８０（画素）×１９２０（画素）×３（ＲＧＢ３色）≒６００万（素子）となる。これらを画素毎に検査すると非常に時間がかかる。
【０００４】
多数の画素を有する画素基板の検査効率を向上させるために、同時に複数の電極パターン配線に画素駆動電圧を印加することにより検査時間を短縮し、検査効率を向上させる方法が開示されている（例えば、特許文献１〜３参照。）。特許文献２に開示されている技術では、画素基板上の電極パターン配線の配列の順番によって電極パターン配線を偶数グループと奇数グループとに分ける。そして、グループ毎に電極パターン配線に画素駆動電圧を印加することにより、同時に複数の電極パターン配線を検査している。
【０００５】
また、この技術では、画素駆動電圧の印加により電極パターン配線に入力される画素駆動信号の電極パターン配線通過後の実効値から電極パターン配線の傷、断線及び短絡の検査を行っている。電極パターン配線に傷や断線があると、電極パターン配線を通過した後の画素駆動信号の実効値は、立ち上がりと立下がりの特性が低下する。この現象を波形なまりという。この技術では、この波形なまりに基づいて電極パターン配線の良否判定を行っている。
【特許文献１】特開２０００−００３１４２号公報
【特許文献２】特開２００３−１３１１８８号公報
【特許文献３】特開平０２−３００３８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述した先行技術のように複数の電極パターン配線を同時に検査できれば、検査時間を短縮し、検査効率を上げることができる。
【０００７】
しかし、上述した先行技術で電極パターン配線の良否判定に利用される波形なまりは、電極パターンの配線の傷や断線以外の要因でも発生する。以下に波形なまりの発生原因について説明する。
【０００８】
波形なまりは、画像表示装置内の配線や画素駆動信号を供給する電極パターン配線などのインダクタンス成分によっても発生する。
【０００９】
図１５は、波形なまり現象を説明するための図であり、（ａ）は一般的なＬＲ直列回路を示す図、（ｂ）は（ａ）で示したＬＲ直列回路への入力電圧とその入力電圧に対する電流値を示す図である。
【００１０】
図１５（ａ）に示す回路は、直流電圧源Ｖに、インダンクタンスＬと抵抗Ｒとを直列につないだＬＲ直列回路である。この回路において、スイッチＳをｔ＝０［ｓｅｃ］で閉じたとき、この回路に流れる電流Ｉは、Ｉ＝Ｖ／R×［1−ｅｘｐ（−R×ｔ／Ｌ）］（時間ｔ＝０ｓｅｃの時、電圧Ｖ=０、電流Ｉ=０とする）となる。
【００１１】
ここで、L／RをLR直列回路の時定数（以下、τという）という。τの値は、電流値がＶ／Rの約６３％まで上昇するのに要する時間を表わしており、抵抗Ｒを一定とした場合、インダクタンスＬが大きくなると、電流Ｉが、直流電圧源Ｖ及び抵抗Ｒの値によって定まる所定の値になるまでの時間が長くなる。これは、図１５（ｂ）に示すように電流Ｉの立ち上がり特性が低下しているためであり、つまり波形なまりが発生しているからである。
【００１２】
ここで、検査効率を上げるために、画素基板内の複数の電極パターン配線に画素駆動電圧を同時に印加すると、複数の電極パターン配線に同じ向きに電流が流れる。このため、電極パターン配線間のインダクタンス結合が起こり、τ＝L／RのＬが増加し、電極パターン配線上の画素駆動信号に波形なまりが発生する。
【００１３】
複数の電極パターン配線の検査をする際、同時に検査を行うすべての電極パターン配線に同じ形状の画素駆動信号が供給されていれば、波形なまりが発生していたとしても相対的な評価が可能である。つまり、同時に検査を行うすべての電極パターン配線を流れる画素駆動信号に波形なまりが発生したとしても、その波形なまり量が、すべての電極パターン配線において一定であれば、検査上問題はない。しかし、画素駆動信号の波形なまり量が電極パターン配線毎に異なると、同じ発光特性をもつ画素電極であっても、発光の仕方や流れる電流が異なることとなり正確な検査ができない。
【００１４】
上述したように、波形なまりは、複数の配線に同じ向きに電流が流れることによる配線間のインダクタンス結合に起因しており、ある配線から見て、周囲に同じ向きの電流が流れている配線が多いほどインダクタンス結合が多く発生する。画素基板の検査において上述した先行技術を利用し、偶数グループや奇数グループのような等間隔で複数の電極パターン配線に画素駆動電圧を同時に印加し、画素駆動信号を供給すると、同じ向きの電流が流れている電極パターン配線の密度に違いが生じる。その結果、電極パターン配線間のインダクタンス結合の本数が、画素基板の中心部を通る電極パターン配線と、画素基板の端部を通る電極パターン配線とで異なることとなる。これにより、画素基板の中心部と端部の電極パターン配線で波形なまりの大きさに分布が生じる。つまり、画素基板の中心部と端部とでは、検査をする上での前提条件が異なることとなり、充分な精度で検査をしているとはいえない。
【００１５】
このように、同時に検査する画素電極を単純に増やすと検査精度が担保できなくなり、検査効率の向上が困難であるという問題点がある。
【００１６】
本発明は、多くの画素電極を持つ画像表示装置の検査を効率的かつ正確に行うことができる検査装置及び検査方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するために本発明は、
画素基板上にある複数の行方向配線及び複数の列方向配線の中からそれぞれ複数の行方向配線及び複数の列方向配線を選択する制御手段を有し、選択した複数の行方向配線及び選択した複数の列方向配線に画素駆動電圧を同時に印加することにより前記選択した複数の行方向配線及び前記選択した複数の列方向配線に流れる画素駆動信号の実効値を測定することで、前記選択した複数の行方向配線と、前記選択した複数の列方向配線との交点に接続された画素電極の輝度特性検査を行う検査装置において、
前記制御手段は、前記行方向配線の前記画素基板上での位置に応じて、選択する行方向配線の間隔を変えることを特徴とする。
【００１８】
また、画素基板上にある複数の行方向配線及び複数の列方向配線の中からそれぞれ複数の行方向配線及び複数の列方向配線を選択し、選択した複数の行方向配線及び選択した複数の列方向配線に画素駆動電圧を同時に印加することにより前記選択した複数の行方向配線及び前記選択した複数の列方向配線に流れる画素駆動信号の実効値を測定することで、前記選択した複数の行方向配線と、前記選択した複数の列方向配線との交点に接続された画素電極の輝度特性検査を行う検査方法において、
前記行方向配線の前記画素基板上での位置に応じて、選択する行方向配線の間隔を変える処理を有する。
【発明の効果】
【００１９】
本発明は以上説明したように構成されているので、同時に検査する画素電極を増やしても検査精度を担保でき、検査効率の向上を図ることができる。
【発明を実施するための最良の形態】
【００２０】
以下に、本発明の実施の形態について図面を参照して説明する。
【００２１】
本実施の形態では、行方向に１０８本の電極パターン配線、列方向に１９２本の電極パターン配線が配置された画素基板において、行方向と列方向の電極パターン配線の交点に単純マトリクス配置された画素電極の輝度特性検査をする場合について説明する。
【００２２】
通常、画素基板上にある複数の画素電極の輝度特性検査を行う場合、画素電極の数に応じて複数ある行方向の電極パターン配線と、列方向の電極パターン配線とから、特定の行方向の電極パターン配線と、行方向の電極パターン配線とが選択される。そして、選択された電極パターン配線に画素駆動電圧を印加することにより検査が行われる。画素駆動電圧の印加により、選択された電極パターン配線に画素駆動信号が供給され、その電流値を測定することによって、選択された行方向の電極パターン配線と、列方向の電極パターン配線との交点にある画素電極が検査される。このとき、選択された行方向の電極パターン配線と、列方向の電極パターン配線とへの画素駆動電圧の印加は、同期をとって同時に行われる。
【００２３】
その後、選択される行方向及び列方向の電極パターン配線を一定の周期で切り替えていきながら画素駆動電圧を印加することにより、画素基板上のすべての画素電極について検査が行われる。
【００２４】
なお、本実施の形態において検査対象となる画素電極には、以下のものを含む。
【００２５】
（１）例えばＥＬ（エレクトロルミネッセンス）素子で構成される発光素子。
【００２６】
（２）電子放出素子と当該電子放出素子から放出された電子が照射されることで発光する発光体とで構成される発光素子。
【００２７】
（３）プラズマを生じさせる素子で構成される発光素子。
【００２８】
（４）プラズマを生じさせる素子と紫外線によって可視光を発光する発光体で構成される発光素子。
【００２９】
まず、本発明の実施の形態を説明する前に、相互に等間隔な電極パターン配線に画素駆動電圧を同時に印加する場合について説明する。
【００３０】
上述したように、特許文献２の技術では、電極パターン配線の配列の順番によって、電極パターン配線を偶数グループと、奇数グループとに分けており、各グループに含まれる電極パターン配線数は等しい。
【００３１】
ここでは、説明をわかりやすくするために、１０８本の行方向の電極パターン配線を４本で１グループとし、各グループに含まれる電極パターン配線が４本の場合について説明する。
【００３２】
以下、行方向の電極パターン配線を行方向配線といい、列方向の電極パターン配線を列方向配線ということとする。
【００３３】
図１は、行方向配線を４本で１グループとした場合の、同時に画素駆動電圧を印加する行方向配線の選択方法の一例を説明するための図である。
【００３４】
図１に示すように、画素基板８０は、１９２本の列方向配線ＤＸ１〜１９２及び１０８
本の行方向配線ＤＹ１〜１０８を有しており、行方向配線は４本毎のグループに分割されている。
【００３５】
このような構成で、電極パターン配線に画素駆動電圧を印加して画素電極の輝度特性検査をする場合、図１に示すように、まず、時間Ｔ１では、列方向配線ＤＸ１と、行方向配線のうち各グループで最若番の行方向配線とが選択され、画素駆動電圧が印加される。次に、時間Ｔ２では、列方向配線ＤＸ１と、行方向配線のうち各グループで２番目に若番の行方向配線とが選択され、画素駆動電圧が印加される。次に、時間Ｔ３では、列方向配線ＤＸ１と、行方向配線のうち各グループで３番目に若番の行方向配線とが選択され、画素駆動電圧が印加される。そして、時間Ｔ４（不図示）では、列方向配線ＤＸ１と、行方向配線のうち各グループで最老番の行方向配線とが選択され、画素駆動電圧が印加される。ここまでで、列方向配線ＤＸ１上にあるすべての画素電極の検査がされたことになるので、この後、時間Ｔ５（不図示）では列方向配線ＤＸ２と、行方向配線のうち各グループで最若番の行方向配線とが選択され、画素駆動電圧が印加される。このようにして、すべての電極パターン配線の組み合わせが順次選択されながら画素駆動電圧が印加される。
【００３６】
この方法では、一回の駆動電圧印加の際、複数の行方向配線を選択しており、一回の画素駆動電圧印加で複数の画素電極が検査されているため、画素毎に検査する場合に比べて検査効率が向上している。
【００３７】
ここで、上述した方法では、画素駆動電圧印加のために選択される行方向配線の間隔は、常に等しくなっている。選択された行方向配線間にある非選択行方向配線の本数は、どの場所でも3本である。このように一定間隔で電圧を印加する配線が選択された場合、上述したように画素基板の中央部ほどインダクタンス結合が大きくなる。よって、電極パターン配線に駆動電圧を印加した場合の画素駆動信号の波形なまり量は、画素基板の中心部ほど大きくなり、端部ほど小さくなる。具体的に行方向配線の波形なまり量を比較すると、ＤＹ５４＞ＤＹ５３＞・・・・ＤＹ２＞ＤＹ１，ＤＹ５５＞ＤＹ５６＞・・・・ＤＹ１０７＞ＤＹ１０８となる。
【００３８】
本発明では、選択される行方向配線の間隔を、行方向配線の画素基板上での位置によって分布を持たせることにより、画素基板上の位置による波形なまり量のばらつきを軽減する。以下にその方法について説明する。
【００３９】
（第１の実施の形態）
第１の実施の形態では、１０８本の行方向配線を複数のブロックに分け、さらにそれぞれのブロックを複数の行方向配線を含む複数のグループに分ける。
【００４０】
図２は、本発明による行方向配線のブロック化及びグループ化の方法を説明するための図である。
【００４１】
図２に示すように、画素基板上の１０８本の行方向配線について、隣接した１２本ずつを９つに分け、それぞれをブロック１〜ブロック９と表す。各ブロックでは、隣接しあった1本以上の配線を1グループにし、ブロック内のすべての配線をグループ化する。ここで、画素基板の端部に位置するブロックほど多くのグループに分割されている。例えば、画素基板の最端部のブロック１及びブロック９のグループ数は４であるが、画素基板の中央部にあたるブロック４〜６のグループ数は２である。また、同一ブロック内においては、グループあたりの行方向配線数は、等しいものとする。例えば、ブロック１内のグループに含まれる行方向配線数は、どのグループでも３本であり、ブロック５内のグループに含まれる行方向配線数は、どのグループでも６本である。
【００４２】
ここで、ブロックＫ（Ｋは整数）内のグループＬ（Ｌは整数）を、ＧｒＫ−Ｌと表記することとする。例えば、ブロック２内の３番目のグループはＧｒ２−３と表記する。
【００４３】
以上により、画素基板の端部に位置するブロックほど１グループあたりの行方向配線数が少なくなっていることがわかる。
【００４４】
本発明において、画素駆動電圧を同時に印加する複数の電極パターン配線は、上述したように、グループ化された行方向配線のグループからそれぞれ１本が選択され、その選択された複数の行方向配線に同時に駆動電圧が印加される。
【００４５】
図３は、本発明による、画素駆動電圧を同時に印加する行方向配線の選択方法の一例を説明するための図である。
【００４６】
図３に示すように、画素基板８０は、１９２本の列方向配線ＤＸ１〜１９２と、１０８
本の行方向配線ＤＹ１〜１０８とを有しており、行方向配線は図２に示したように、ブロック化及びグループ化されている。
【００４７】
このような構成で、画素駆動電圧を印加する場合、図３に示すように、まず時間Ｔ１では、列方向配線ＤＸ１と、行方向配線のうち各グループで最若番の行方向配線とが選択され、画素駆動電圧が印加される。次に、時間Ｔ２では、列方向配線ＤＸ１と、行方向配線のうち各グループで２番目に若番の行方向配線とが選択され、画素駆動電圧が印加される。次に、時間Ｔ３では、列方向配線ＤＸ１と、行方向配線のうち各グループで３番目に若番の行方向配線とが選択され、画素駆動電圧が印加される。
【００４８】
この方法においては、図３に示すように、画素基板の端の方にあるブロック２では、画素駆動電圧が同時に印加される行方向配線の間隔が狭くなっている。そして、ブロック３、ブロック４と、１グループあたりの配線数が多くなるにつれ、画素駆動電圧が印加される行方向配線間隔が広くなっていく。つまり、画素駆動電圧が同時に印加される行方向配線間隔が画素基板８０の中心部では広くなり、端部では狭くなっている。これにより、画素基板８０の中心部では、同じ方向の電流が流れる電極パターン配線の間隔が図１に示した例よりも広くなるので、配線同士のインダクタンス結合が小さくなり、波形なまり量が減少する。
【００４９】
一方、画素基板８０の端部では、同じ方向の電流が流れる配線間隔が図１に示した例よりも狭くなるので、配線同士のインダクタンス結合が大きくなり、波形なまり量が増加する。
【００５０】
このように、画素基板面内の位置による画素駆動信号の波形なまり量のばらつきが軽減され、画素基板全体に一定の条件で検査を行うことができるようになる。
【００５１】
なお、図３において行方向配線のブロックの変わり目の配線選択に注目すると、行方向配線の間にある非選択の配線の本数が、画素基板８０の端部から中心部になるにつれて一様に増加していない箇所が存在するのがわかる。
【００５２】
この点に関しては、行方向配線の間にある非選択の配線の本数が、画素基板８０の端部から中心部になるにつれて平均的に増加していれば、本発明の目的とする効果が得られるため問題とはならない。
【００５３】
図４は、本発明の検査装置の第１の実施形態を示す図である。
【００５４】
本形態の検査装置１は図４に示すように、制御部１０と、行選択回路３０と、行方向電源４０と、電流検出回路５０と、列方向電源６０と、列選択回路７０とを有しており、制御部１０は、メモリ回路２０を備えている。また、画素基板８０は、本発明の検査装置１の検査対象となる画素基板である。
【００５５】
図５は、図４に示した制御部１０のメモリ回路２０が有しているグループテーブルを示す図である。
【００５６】
グループテーブル２１は、ブロック名カラム２１ａと、行方向配線数カラム２１ｂと、配線名カラム２１ｃとで構成されている。
【００５７】
ブロック名カラム２１ａは、行方向配線１０８本を１２本づつ、９つに分けたブロックの数字である１〜９が書き込まれている。
【００５８】
行方向配線数カラム２１ｂは、ブロック名カラム２１ａに書き込まれたブロック名に対応するブロックにおいて、１つのグループに含まれる行方向配線数が書き込まれている。
【００５９】
配線名カラム２１ｃは、ブロック名カラム２１ａに書き込まれたブロック名に対応するブロックに含まれる行方向配線名が書き込まれている。
【００６０】
例えば、ブロック１内の各グループには、３本の行方向配線が含まれており、ブロック１に含まれる行方向配線名はＤＹ１〜ＤＹ１２である。
【００６１】
図６は、図４に示した制御部１０のメモリ回路２が有している選択回数テーブルを示す図である。
【００６２】
選択回数テーブル２２は、列選択回数カラム２２ａ及び行選択回数カラム２２ｂで構成されている。
【００６３】
列選択回数カラム２２ａには、制御部１０が、画素駆動電圧印加のために列方向配線を選択した回数が書き込まれている。
【００６４】
行選択回数カラム２２ｂには、制御部１０が、画素駆動電圧印加のために行方向配線を選択した回数が書き込まれている。
【００６５】
制御部１０は、画素駆動電圧を印加する列方向配線を選択し、メモリ回路２０の選択回数テーブル２２の列選択回数カラム２２ａに選択回数を書き込み、列選択回路７０へ電極パターン配線の選択を指示する。行方向配線を選択した場合も同様に、行選択回数カラム２２ｂに選択回数を書き込んで、行選択回路３０へ電極パターン配線の選択を指示する。また、画素駆動電圧の印加を行方向電源４０及び列方向電源６０へ指示する。また、画素駆動電圧印加後に電流検出回路５０が検出する電流検出値をメモリ回路２０に記憶する。さらに、一回の画素駆動電圧の印加が完了すると、メモリ回路２０のグループテーブル２１を参照して、次に画素駆動電圧を印加すべき行方向配線及び列方向配線を選択する。
【００６６】
図７は、図４に示した行選択回路３０の動作を説明するための図である。
【００６７】
行選択回路３０は、制御部１０の指示に従って、画素駆動電圧を印加する行方向配線を選択する。行選択回路３０は、画素基板の左右で対称の構成となっており、左右で同じ行方向配線を同時に選択する。
【００６８】
行選択回路３０は、複数のスイッチｓｗＹ１〜ｓｗＹ１０８を備えている。
【００６９】
スイッチｓｗＹ１〜ｓｗＹ１０８は、それぞれ並列に配置され、各スイッチの出力が画素基板８の行方向配線ＤＹ１〜ＤＹ１０８のそれぞれに接続されている。
【００７０】
スイッチｓｗＹ１〜ｓｗＹ１０８は、制御部１０からの指示でコントロールされ、画素駆動電圧を印加する行方向配線に行方向電源４０からの電圧波形が加わるように作動する。
【００７１】
図７に示す例では、画素基板８０の行方向配線ＤＹ１及びＤＹ４が選択され、行方向配線ＤY１及びＤY４にのみ画素駆動電圧が印加されており、他の行方向配線は、グランドに接続されている。非選択行方向配線に不要な電流が流れる場合は、非選択行配線をフローティングにしておいてもよい。列選択回路７０も行選択回路３０と同様の構成である。
【００７２】
行方向電源４０は、制御部１０の指示に従って、行選択回路３０が選択した画素基板８０の行方向配線に画素駆動電圧を印加する。この場合、行方向配線毎に異なる電圧値を入力することができ、各行方向配線に印加する電圧の波形及び大きさは制御部１０からの指示によって調整し、出力することができる。
【００７３】
電源検出回路５０は、画素基板８０の行方向配線及び列方向配線に流れる電流値を検出する。
【００７４】
列方向電源６０は、制御部１０の指示に従って、列選択回路７０が選択した列方向配線に画素駆動電圧を印加する。この場合、列方向配線毎に異なる電圧値を入力することができ、各列方向配線に印加する電圧の波形及び大きさは、制御部１０からの指示によって調整し、出力することができる。また、個々の列方向配線に上下から給電をするように給電経路が分岐している。また、画素電極８０の検査中は常に一定周期で画素駆動電圧を印加する。
【００７５】
列選択回路７０は、制御部１０の指示に従って、画素基板８０の列方向配線ＤＸ１〜ＤＸ１９２の中から１本ずつ列方向配線を選択する。
【００７６】
画素基板８０は、行方向に１０８本の配線ＤＹ１〜ＤＹ１０８と、列方向に１９２本の配線ＤＸ１〜ＤＸ１９２とを有しており、１０８行×１９２列の単純マトリクス配置により複数の画素電極が接続されている。
【００７７】
以下に、上記のように構成された検査装置１における、画素基板８０の検査方法について説明する。
【００７８】
図８は、図４に示した検査装置１における検査方法の一例を説明するためのフローチャートである。
【００７９】
制御部１０は、列方向配線としてＤＸ１を選択し、列方向配線の選択回数としてメモリ回路２０の選択回数テーブル２２の列選択回数カラム２２ａに１を書き込む（ステップ１）。そして、列選択回路７０に対して列方向配線ＤＸ１を選択するように指示をする（ステップ２）。
【００８０】
制御部１０から配線の選択指示を受けた列選択回路７０は、指示に従い列方向配線ＤＸ１対応するスイッチをオンする（ステップ３）。
【００８１】
次に、制御部１０は、列方向電源６０に対し、一定周期で画素駆動電圧印加を行うように指示を行う。
【００８２】
制御部１０から画素駆動電圧印加の指示を受けた列方向電源６０は、その指示に従い一定周期で列方向配線に画素駆動電圧の印加を行う（ステップ４）。
【００８３】
次に、制御部１０は、行方向配線の中でグループ内の最若番の行方向配線を選択し、行方向配線の選択回数としてメモリ回路２０の選択回数テーブル２２の行選択回数カラム２２ｂに１を書き込む（ステップ５）。そして、行選択回路３０に対してグループ内の最若番の行方向配線を選択するように指示する（ステップ６）。グループ内の最若番の行方向配線とは、具体的にいうと図２で示したようにグループＧｒ２−１であればＤＹ１３、グループＧｒ３−１であれば、ＤＹ２５である。
【００８４】
制御部１０から配線の選択指示を受けた行選択回路３０は、指示に従いグループ内の最若番の行方向配線に対応するスイッチをオンする（ステップ７）。
【００８５】
次に、制御部１０は、行方向電源４０に対し、列方向電源６０と同期して画素駆動電圧印加を行うように指示を行う。
【００８６】
制御部１０から画素駆動電圧印加の指示を受けた行方向電源４０は、その指示に従い列方向電源６０と同期して行方向配線に画素駆動電圧の印加を行う（ステップ８）。
【００８７】
電源検出回路５０は、選択された行方向配線及び列方向配線から出力される電流値を検出し（ステップ９）、その電流値を制御部１０へ送信する。
【００８８】
電源検出回路５０が検出した電流値を受信した制御部１０は、その検出結果をメモリ回路２０に記憶する（ステップ１０）。
【００８９】
この後、選択される行方向配線を切り替えながら、ステップ５〜１０の処理が繰り返されるが、上述したようにグループ内に含まれる行方向配線数は、ブロックにより異なる。最小数は、ブロック１，２，８及び９に属するグループが有している３本であるが、グループ内に含まれる行方向配線の最大数は、グループ４，５及び６の場合で６本である。よって、６回の行方向配線の選択により、列方向配線ＤＸ１上にある画素電極についての検査はすべて終了したことになり、制御部１０は、メモリ回路２０の選択回数テーブル２２の行選択回数カラム２２ｂの値をクリアする（ステップ１１〜１２）。
【００９０】
次に、制御部１０は、メモリ回路２０の選択回数テーブル２２の列選択回数カラム２２ａの値を参照する（ステップ１３）。その参照した値が列方向配線の合計数である１９２未満であれば、ステップ１に戻り、制御部１０は、次の列方向配線の選択を行い、列選択回数カラム２２ａの値を１加えたものに書き換える。例えば、ステップ１３で参照した列方向選択回数が１であった場合、制御部１０は、ステップ１に戻った際、列方向配線ＤＸ２を選択し、列選択回数カラム２２ａの値を２に書き換える。
【００９１】
この後、ステップ１〜１３までの動作が繰り返され、列方向配線の選択回数が１９２回かつ行方向配線の選択回数が６回目の画素駆動電圧印加の終了により、画素基板８０の全画素電極について検査したこととなり、検査が終了する。
【００９２】
図９は、相互に等間隔な複数の行方向配線に、画素駆動電圧を同時に印加した場合における、波形なまり量と画素基板８０の行方向面内位置との関係を示したグラフである。また、図１０は、本発明の第１の実施の形態で説明した方法によって選択された複数の行方向配線に、画素駆動電圧を同時に印加した場合における、波形なまり量と画素基盤８０の行方向面内位置の関係を示したグラフである。
【００９３】
図９及び図１０のグラフの横軸は、画素基板８０の行方向の面内位置を［％］で表したもので、０［％］と１００［％］が画素基板８０の行方向の両端を示し、５０［％］は画素基板８０の中心位置を示す。また、グラフの縦軸は、波形なまり量の面内分布を正規化した値である。正規化した基準は、図９の波形なまり時間の平均値とした。
【００９４】
図９に示す例では、選択される電極パターン配線の間にある非選択電極パターン配線の本数は画素基板８０のどの場所においても同じであったため、画素基板８０において波形なまり量が大きくばらついている。
【００９５】
しかし、本発明のように行方向配線の選択方法に、画素基板８０の位置に応じた分布を持たせることで、図１０に示すように、波形なまり量の絶対値は低減していないが、画素基板内の波形なまり量のばらつきが低減されている。
【００９６】
このように本形態においては、画素基板上にある複数の画素電極を均一の条件で検査することができ、効率的かつ精度の高い検査を行うことができる。
【００９７】
（第２の実施の形態）
図１１は、本発明の検査装置の第２の実施形態を示す図である。
【００９８】
本形態の検査装置は図１１に示すように、第１の実施の形態に示したものに対して収束時間検出回路１９０を有する点が異なるものである。
【００９９】
本形態では、行方向配線選択のためのグループ化方法において、行方向配線への電圧印加時における画素駆動信号の電流収束時間を利用する。画素駆動信号の電流収束時間が長くなるほど、画像駆動信号の立ち上がりと立ち下がりの特性の低下が大きくなっていると考えられるが、この信号の立ち上がりと立ち下がりの特性の低下は、上述したように波形なまり現象に起因している。従って、電流収束時間と波形なまり量との間には正の相関関係があり、画素基板上において画素駆動信号の収束時間のばらつきと波形なまり量のばらつきとは同等と考えることができる。
【０１００】
本実施の形態では、画素基板上の行方向配線での画素駆動信号の電流収束時間を測定し、その電流収束時間のばらつきを求める。この電流収束時間のばらつきを画素基板内の波形なまり量のばらつきと置き換え、画素基板上で波形なまり量のばらつきが一定値以下になるような行方向配線の組み合わせを作成する。
【０１０１】
収束時間検出回路１９０は、画素基板１８０上の任意に選択された一定間隔の電極パターン配線への画素駆動電圧印加時における画素駆動信号の電流収束時間を測定し、その結果を制御部１１０へ送信する。
【０１０２】
制御部１１０は、収束時間検出回路１９０が測定した結果に基づき、同時に複数の行方向配線に電圧を印加した場合に、画素基板１８０全体として電流収束時間のばらつきが一定値以下になるような組み合わせをグループとして定義する。そして、定義されたグループをメモリ回路１２０のグループテーブル１２１に格納する。
【０１０３】
図１２は、図１１に示した制御部１１０のメモリ回路１２０が有するグループテーブルの構成を示す図である。
【０１０４】
図１２に示すようにグループテーブル１２１は、グループ名カラム１２１ａと、配線名カラム１２１ｂとで構成されている。
【０１０５】
配線名カラム１２１ｂには、収束時間検出回路１９０の測定結果に基づき、制御部１１０が選定した、電流収束時間のばらつきが一定値以下になる複数の行方向配線の配線名がグループ名カラム１２１ａに対応して格納されている。配線名カラム１２１ｂは、ＤＹ１〜ＤＹ１０８のすべての行方向配線を網羅している。
【０１０６】
次に、画素駆動信号の電流収束時間を測定する方法について説明する。
【０１０７】
図１３は、画素駆動信号の電流収束時間を測定する方法を説明するための図である。
【０１０８】
図１３に示すように、横軸は、駆動電圧を配線に印加してからの経過時間を表わしており、縦軸は、収束測定回路１９０で測定する検査電流値を表わしている。
【０１０９】
図１３に示すように、駆動電圧を配線に印加したときの、画素駆動信号の電流の立ち上がりをサンプリング周期Ｔｓ［ｓｅｃ］間隔で２回以上測定する。その測定値の差から、制御部１０で電流収束時間を計算することができる。例えば、Ｔｓ［ｓｅｃ］毎にサンプリングしたときの電流値をＩ（ｎ）（ｎ＝０，１，２，３・・・）としたとき、■I（ｎ
）＝I（ｎ）−I（ｎ−１）がサンプリング周期Ｔｓ間に電流が増加した量となる。■I
（ｎ）が予め設定した閾値以下になったとき、検査電流が収束したとみなし、そのときのｎの値により、画素駆動信号の電流収束時間ｔをｔ=ｎ×Ｔｓとして求めることができる。
【０１１０】
以下に、上記のように構成された検査装置における、画素基板１８の検査方法について説明する。
【０１１１】
図１４は、図１１に示した検査装置２における検査方法の一例を説明するためのフローチャートである。
【０１１２】
制御部１１０は、検査を開始する前に画素基板１８０の各配線の電流収束時間の測定をするために、行選択回路１３０に対して、例えば９本を等間隔で選択するように指示する（ステップ１０１）。
【０１１３】
行選択回路１３０は、制御部１１０の指示に従って９本の行方向配線を等間隔で選択する。
【０１１４】
次に、制御部１１０は、行方向電源１４０に対して画素駆動電圧を印加するように指示する（ステップ１０２）。
【０１１５】
画素駆動電圧が印加されると、収束測定回路１９０は、図１３に示した方法で各行方向配線の画素駆動信号の立ち上がり電流をサンプリングする。そして、予め決められた電流値になるまでの電流収束時間を測定し（ステップ１０３）、その結果を行方向配線名とともに制御部１１へ送信する。
【０１１６】
電流収束時間の測定結果を受信した制御部１１０は、その結果に基づいて、画素駆動電圧を同時に印加したときの電流収束時間のばらつきが一定値以下になるように行方向配線の組み合わせを作成する。そして、その内容を記憶回路１２０のグループテーブル１２１に格納する（ステップ１０４）。
【０１１７】
ここまでが、同時に画素駆動電圧を印加する複数の行方向配線の組み合わせを決定する、検査準備工程となる。以下が実際の検査工程である。
【０１１８】
制御部１１０は、列方向配線としてＤＸ１を選択し、第１の実施の形態と同様に、列方向配線の選択回数としてメモリ回路１２０の選択回数テーブルに１を書き込む（ステップ１０５）。そして、列選択回路７０に対して列方向配線ＤＸ１を選択するように指示をする（ステップ１０６）。
【０１１９】
制御部１１０から配線の選択指示を受けた列選択回路１７０は、指示に従い列方向配線ＤＸ１対応するスイッチをオンする（ステップ１０７）。
【０１２０】
次に、制御部１１０は、列方向電源１６０に対し、一定周期で画素駆動電圧印加を行うように指示を行う。
【０１２１】
制御部１１０から画素駆動電圧印加の指示を受けた列方向電源１６０は、その指示に従い一定周期で列方向配線に画素駆動電圧の印加を行う（ステップ１０８）。
【０１２２】
次に、制御部１１０は、メモリ回路１２０のグループテーブル１２１を参照し、グループ１に含まれる行方向配線を選択する。そして、第１の実施の形態と同様に、行方向配線の選択回数としてメモリ回路１２０の選択回数テーブルに１を書き込む（ステップ１０９）。そして、行選択回路１３０に対してグループ１に含まれる行方向配線を選択するよう指示する（ステップ１１０）。グループ１に含まれる行方向配線とは、例えば、図１２で示したようにＤＹ１，ＤＹ１５，ＤＹ３０，ＤＹ７６，ＤＹ９０である。
【０１２３】
制御部１１０から配線の選択指示を受けた行選択回路１３０は、指示に従いグループ１に含まれる行方向配線に対応するスイッチをオンする（ステップ１１１）。
【０１２４】
次に、制御部１１０は、行方向電源１４０に対し、列方向電源１６０と同期して画素駆動電圧印加を行うように指示を行う。
【０１２５】
制御部１１０から画素駆動電圧印加の指示を受けた行方向電源１４０は、その指示に従い列方向電源１６０と同期して行方向配線に画素駆動電圧の印加を行う（ステップ１１２）。
【０１２６】
電源検出回路１５０は、選択された行方向配線及び列方向配線から出力される電流値を検出し（ステップ１１３）、その電流値を制御部１１０へ送信する。
【０１２７】
電源検出回路１５０が検出した電流値を受信した制御部１１０は、その検出結果をメモリ回路１２０に記憶する（ステップ１１４）。
【０１２８】
この後、ステップ１０９〜１１４の処理が繰り返され、選択される行方向配線が切り替えられるが、その切り替え回数はグループ数による。
【０１２９】
従って、制御部１１０は、ステップ１１４の処理が終了する度に、メモリ回路１２０の選択回数テーブルに記憶されている行方向配線選択回数を参照し、行方向選択回数がグループ数を超えていないかを確認する（ステップ１１５）。
【０１３０】
次に、制御部１１０は、メモリ回路１２０のグループテーブル１２１を参照し、グループ２に含まれる行方向配線を選択し、メモリ回路１２０の選択回数テーブルに記憶されている行方向配線の選択回数を２に書き換える。そして、行選択回路１３０に対してグループ２に含まれる行方向配線を選択するよう指示し、ステップ１１１〜１１４の処理が実行される。
【０１３１】
制御部１１０は、一つの列方向配線について、行方向配線の全グループについて検査が終了すると、メモリ回路１２０に記憶している行方向配線選択回数をクリアする（ステップ１１６）。
【０１３２】
次に、制御部１１０は、第１の実施の形態と同様にメモリ回路１２０の選択回数テーブルの列選択回数カラムを参照する（ステップ１１７）。その参照した値が列方向配線の合計数である１９２未満であれば、ステップ１０５に戻り、制御部１１０は、次の列方向配線の選択を行い、メモリ回路１２０の選択回数テーブルの列選択回数カラムの値を１加えたものに書き換える。例えば、ステップ１１７で参照した列方向選択回数が１であった場合、制御部１１０は、ステップ１０５に戻った際、列方向配線ＤＸ２を選択し、列選択回数カラムの値を２に書き換える。
【０１３３】
この後、ステップ１０５〜１１７までの動作が繰り返され、列方向配線の選択回数が１９２回目の行方向配線の全グループの検査終了により、画素基板１８０の全画素電極について検査したこととなり、検査が終了する。
【０１３４】
このように本形態においては、検査時の電圧及び電流を変更したときや、画素基板の設計変更に伴って波形なまり量のばらつきが変わったときでも、第一の実施の形態においてメモリ回路２０に記憶していた配線選択に必要なデータに変更を加える必要はない。このように、波形なまり量のばらつきを抑えた、精度が高く効率的な画素電極の検査をより容易に行うことができる。
【０１３５】
なお、上述した第２の形態では、画素駆動信号の電流収束時間を測定するために専用の収束時間検出回路１９０を設けたが、電流検出回路１２０で画素駆動信号の電流収束時間を測定してもよい。
【０１３６】
また、上述した第２の形態では、１０８本の行方向配線にうち等間隔で９本を選択して画素駆動信号の電流収束時間を測定したが、等間隔であれば選択する本数は何本でもよい。
【０１３７】
また、上述した２つの実施の形態では、１０８（行）×１９２（列）の単純マトリクス形状の画素電極の輝度特性検査について説明したが、他の様々な行方向配線数と列方向配線数の組み合わせからなる、画素電極の輝度特性検査に適用できる。
【０１３８】
また、上述した２つの実施の形態で示した配線選択ステップにおける列方向配線の選択の方法を、行方向配線の選択の方法に適用し、行方向配線の選択の方法を列方向配線の選択方法に合わせるようにしてもよい。
【０１３９】
また、上述した２つの実施の形態では、列方向配線の選択は、１回の駆動電圧印加につき１本としたが、１本以上の数を設定してもよい。
【０１４０】
また、上述した２つの実施の形態では、各列方向配線上のすべての画素電極の検査が終了したあとに、次の列方向配線の検査に移行したが、画素駆動電圧の印加毎に列方向配線を切り替え、最終的に画素基板上のすべての画素電極の検査が終了するようにしてもよい。
【０１４１】
また、上述した２つの実施の形態では、画素駆動電圧の印加によって供給される画素駆動信号の実効値を、電流検出回路で検出することによって画素電極の検査を行っている。他の方法として、画素駆動電圧を印加したときの各画素電極の発光特性をＣＣＤなどのセンサ等で測定することによって画素電極の検査が行われる場合もある。
【０１４２】
また、上述した２つの実施の形態で示した構成要素はあくまで例示であり、本発明の範囲をそれらのみに限定する趣旨のものではない。
【図面の簡単な説明】
【０１４３】
【図１】行方向配線を４本で１グループとした場合の、同時に画素駆動電圧を印加する行方向配線の選択方法の一例を説明するための図である。
【図２】本発明による行方向配線のブロック化及びグループ化の方法を説明するための図である。
【図３】本発明による、画素駆動電圧を同時に印加する行方向配線の選択方法の一例を説明するための図である。
【図４】本発明の検査装置の第１の実施形態を示す図である。
【図５】図４に示した制御部のメモリ回路が有しているグループテーブルを示す図である。
【図６】図４に示した制御部のメモリ回路が有している選択回数テーブルを示す図である。
【図７】図４に示した行選択回路の動作を説明するための図である。
【図８】図４に示した検査装置における検査方法の一例を説明するためのフローチャートである。
【図９】相互に等間隔の複数の行方向配線に、画素駆動電圧を同時に印加した場合における、波形なまり量と画素基板の行方向面内位置との関係を示したグラフである。
【図１０】本発明の第１の実施の形態で説明した方法によって選択された複数の行方向配線に、画素駆動電圧を同時に印加した場合における、波形なまり量と画素基盤の行方向面内位置の関係を示したグラフである。
【図１１】本発明の検査装置の第２の実施形態を示す図である。
【図１２】図１１に示した制御部のメモリ回路が有するグループテーブルの構成を示す図である。
【図１３】画素駆動信号の電流収束時間を測定する方法を説明するための図である。
【図１４】図１１に示した検査装置における検査方法の一例を説明するためのフローチャートである。
【図１５】波形なまり現象を説明するための図である。
【符号の説明】
【０１４４】
１０，１１０    制御部
２０，１２０    メモリ回路
２１，１２１    グループテーブル
２１ａ    ブロック名
２１ｂ    行方向配線数
２２    選択回数テーブル
２２ａ    列選択回数
２２ｂ    行選択回数
２１ｃ，１２１ｂ    配線名
３０，１３０    行選択回路
４０，１４０    行方向電源
５０，１５０    電流検出回路
６０，１６０    列方向電源
７０，１７０    列選択回路
８０，１８０    画素基板
１２１ａ    グループ名
１９０    収束時間検出回路
【図１】
2009276523.tif 000003
【図２】
2009276523.tif 000004
【図３】
2009276523.tif 000005
【図４】
2009276523.tif 000006
【図５】
2009276523.tif 000007
【図６】
2009276523.tif 000008
【図７】
2009276523.tif 000009
【図８】
2009276523.tif 000010
【図９】
2009276523.tif 000011
【図１０】
2009276523.tif 000012
【図１１】
2009276523.tif 000013
【図１２】
2009276523.tif 000014
【図１３】
2009276523.tif 000015
【図１４】
2009276523.tif 000016
【図１５】
2009276523.tif 000017