(57)【要約】【課題】内部で生成する信号の削減が可能な、表示装置を提供すること。【解決手段】画素アレイ部と、画素アレイ部を駆動する駆動部と、を含む表示装置であって、駆動部は、走査線に制御信号を順次供給して画素を走査する走査信号制御部と、走査に応じて電源線に第１電位と第１電位より低い第２電位とで切り替わる電源電圧を供給する電源制御部と、走査に応じてデータ線へ、第１基準電位、および映像信号電位を有する信号の供給を制御する映像信号制御部と、備え、映像信号制御部は、制御信号の一部の信号の入力を受けて第１基準電位および映像信号電位のデータ線への供給を制御する基準電位供給部と、映像信号電位をデータ線に供給する映像信号供給部と、を備えることを特徴とする、表示装置が提供される、【選択図】図１
2009163060.tif 000002
【特許請求の範囲】
【請求項１】
行状の走査線と、列状のデータ線と、前記走査線および前記データ線とが交差する部分に行列状に配され、電流量に応じて自発光を行う発光素子を備える画素と、前記画素の各行に対応して配される電源線と、を備える画素アレイ部と、
前記画素アレイ部を駆動する駆動部と、
を含む表示装置であって、
前記駆動部は、
前記走査線に制御信号を順次供給して前記画素を走査する走査信号制御部と、
前記走査に応じて前記電源線に第１電位と前記第１電位より低い第２電位とで切り替わる電源電圧を供給する電源制御部と、
前記走査に応じて前記データ線へ、第１基準電位、および映像信号電位を有する信号の供給を制御する映像信号制御部と、
を備え、
前記映像信号制御部は、
前記制御信号の一部の信号の入力を受けて前記第１基準電位および映像信号電位の前記データ線への供給を制御する基準電位供給部と、
前記映像信号電位を前記データ線に供給する映像信号供給部と、
を備えることを特徴とする、表示装置。
【請求項２】
前記走査信号制御部は、それぞれ位相の異なる第１の制御信号および第２の制御信号を加算して前記走査線に供給する前記制御信号を生成する制御信号生成部をさらに備え、
前記基準電位供給部は、前記第１の制御信号または前記第２の制御信号のいずれか一方の信号の供給を受けることを特徴とする、請求項１に記載の表示装置。
【請求項３】
前記基準電位供給部は、前記第１の制御信号または前記第２の制御信号のいずれか一方の信号の供給を受けて、前記第１基準電位の前記データ線への供給を制御することを特徴とする、請求項２に記載の表示装置。
【請求項４】
前記基準電位供給部は、前記一部の信号を遅延させて前記第１基準電位の前記データ線への供給を制御することを特徴とする、請求項１に記載の表示装置。
【請求項５】
前記基準電位供給部は、前記一部の信号の逆相の信号を生成して前記第１基準電位の前記データ線への供給を制御することを特徴とする、請求項１に記載の表示装置。
【請求項６】
前記画素は、
ソースまたはドレインのいずれか一方が前記発光素子に接続され、他方が前記電源線に接続される第１のトランジスタと、
ゲートが前記走査線に接続され、ソースまたはドレインのいずれか一方が前記データ線に接続され、他方が前記第１のトランジスタのゲートに接続され、前記走査線から供給される信号に応じて導通する第２のトランジスタと、
前記発光素子に接続されている前記第１のトランジスタのソースまたはドレインのいずれか一方と、前記第１のトランジスタのゲートとの間に設けられるキャパシタと、
を備えることを特徴とする、請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、より詳細には、電流量に応じて自発光を行う発光素子を画素に用いたアクティブマトリクス型の表示装置に関する。
【背景技術】
【０００２】
平面で薄型の表示装置として、液晶を用いた液晶表示装置、プラズマを用いたプラズマ表示装置等が実用化されている。
【０００３】
液晶表示装置は、バックライトを設け、電圧の印加によって液晶分子の配列を変化させることでバックライトからの光を通過させたり遮断したりすることで画像を表示する表示装置である。また、プラズマ表示装置は、基板内に封入されたガスに対して電圧を印加することでプラズマ状態となり、プラズマ状態から元の状態に戻る際に生じるエネルギーによって発生する紫外線が、蛍光体に照射されることで可視光となり、画像を表示する表示装置である。
【０００４】
一方、近年においては、電圧を印加すると素子自体が発光する有機ＥＬ（エレクトロルミネッセンス）素子を用いた自発光型の表示装置の開発が進んでいる。有機ＥＬ素子は、電解によってエネルギーを受けると、基底状態から励起状態へ変化し、励起状態から基底状態に戻るときに、差分のエネルギーを光として放出する。有機ＥＬ表示装置は、この有機ＥＬ素子が放出する光を用いて画像を表示する表示装置である。
【０００５】
自発光型表示装置は、バックライトを必要とする液晶表示装置とは異なり、素子が自ら発光するためにバックライトを必要としないため、液晶表示装置に比べて薄く構成することが可能である。また、液晶表示装置と比べて、動画特性、視野角特性、色再現性等が優れているため、有機ＥＬ表示装置は次世代の平面薄型表示装置として注目されている。
【０００６】
有機ＥＬ素子を画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）を各画素に
集積して形成したアクティブマトリクス型の平面自発光表示装置の開発が盛んに行われている。アクティブマトリクス型の平面自発光表示装置については、例えば特許文献１〜５に記載されている。
【０００７】
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【特許文献３】特開２００４−１３３２４０号公報
【特許文献４】特開２００４−０２９７９１号公報
【特許文献５】特開２００４−０９３６８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、従来のアクティブマトリクス型平面自発光表示装置は、プロセス変動によって発光素子を駆動するためのＴＦＴの閾電圧や移動度がばらついてしまう。また、有機ＥＬ素子の特性も経時的に変動する。このようなＴＦＴの特性のばらつきや有機ＥＬ素子の特性変動は、画面の発光輝度に影響を与えてしまう。従って、画面全体にわたって発光輝度を均一に制御するために、各画素においてＴＦＴの特性のばらつきや有機ＥＬ素子の特性変動を補正する必要があり、かかる補正機能を画素ごとに備えたアクティブマトリクス型平面自発光表示装置が提案されている。
【０００９】
かかるアクティブマトリクス型平面自発光表示装置においては、ＴＦＴの閾電圧を補正するための基準電位と、映像信号用の電位とを交互に切り替えてデータ線に供給する必要がある。従って、基準電位と、映像信号電位とを切り替えるためのスイッチ、および当該スイッチの導通・非導通を制御するための制御パルスが必要となる。
【００１０】
しかし、制御パルスを生成するためにはそれだけ電力を消費する必要があり、小型の機器にアクティブマトリクス型平面自発光表示装置を搭載する場合には、生成するパルスの数の増加が消費電力の増加に繋がり、機器に外部電源を接続せずにバッテリによって駆動させる場合に、機器の駆動時間が短縮される問題があった。小型の機器では消費電力の削減は重要な課題であり、生成するパルスの数を抑えながらも性能を担保する必要がある。
【００１１】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、走査線に入力される制御信号の一部を、基準電位と映像信号電位とを切り替えるためのスイッチの導通・非導通を制御するための制御信号とすることで、生成する信号の削減が可能な、新規かつ改良された表示装置を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明のある観点によれば、行状の走査線と、列状のデータ線と、走査線およびデータ線とが交差する部分に行列状に配され、電流量に応じて自発光を行う発光素子を備える画素と、画素の各行に対応して配される電源線と、を備える画素アレイ部と、画素アレイ部を駆動する駆動部と、を含む表示装置であって、駆動部は、走査線に制御信号を順次供給して画素を走査する走査信号制御部と、走査に応じて電源線に第１電位と第１電位より低い第２電位とで切り替わる電源電圧を供給する電源制御部と、走査に応じてデータ線へ、第１基準電位、および映像信号電位を有する信号の供給を制御する映像信号制御部と、を備え、映像信号制御部は、制御信号の一部の信号の入力を受けて第１基準電位および映像信号電位のデータ線への供給を制御する基準電位供給部と、映像信号電位をデータ線に供給する映像信号供給部と、を備えることを特徴とする、表示装置が提供される。
【００１３】
かかる構成によれば、表示装置は、行状の走査線と、列状のデータ線と、走査線およびデータ線とが交差する部分に行列状に配され、電流量に応じて自発光を行う発光素子を備える画素と、画素の各行に対応して配される電源線と、を備える画素アレイ部を含んで構成される。かかる構成において、電源制御部は、走査線に制御信号を順次供給して画素を走査する走査信号制御部と、走査に応じて電源線に第１電位と第１電位より低い第２電位とで切り替わる電源電圧を供給し、映像信号制御部は、走査に応じてデータ線へ、第１基準電位、および映像信号電位を有する信号の供給を制御する。そして映像信号制御部は、基準電位供給部と映像信号供給部とを含み、基準電位供給部は、制御信号の一部の信号の入力を受けて第１基準電位および映像信号電位のデータ線への供給を制御し、映像信号供給部は映像信号電位をデータ線に供給する。その結果、走査線に入力される制御信号の一部を、基準電位と映像信号電位とを切り替えるためのスイッチの導通・非導通を制御するための制御信号とすることで、生成する信号の削減ができる。
【００１４】
走査信号制御部は、それぞれ位相の異なる第１の制御信号および第２の制御信号を加算して走査線に供給する制御信号を生成する制御信号生成部をさらに備え、基準電位供給部は、第１の制御信号または第２の制御信号のいずれか一方の信号の供給を受けてもよい。
【００１５】
基準電位供給部は、第１の制御信号または第２の制御信号のいずれか一方の信号の供給を受けて、第１基準電位のデータ線への供給を制御してもよい。
【００１６】
基準電位供給部は、一部の信号を遅延させて第１基準電位のデータ線への供給を制御してもよい。
【００１７】
基準電位供給部は、一部の信号の逆相の信号を生成して第１基準電位のデータ線への供給を制御してもよい。
【００１８】
上記画素は、ソースまたはドレインのいずれか一方が発光素子に接続され、他方が電源線に接続される第１のトランジスタと、ゲートが走査線に接続され、ソースまたはドレインのいずれか一方がデータ線に接続され、他方が第１のトランジスタのゲートに接続され、走査線から供給される信号に応じて導通する第２のトランジスタと、発光素子に接続されている第１のトランジスタのソースまたはドレインのいずれか一方と、第１のトランジスタのゲートとの間に設けられるキャパシタと、を備えていてもよい。
【発明の効果】
【００１９】
以上説明したように本発明によれば、走査線に入力される制御信号の一部を、基準電位と映像信号電位とを切り替えるためのスイッチの導通・非導通を制御するための制御信号とすることで、生成する信号の削減が可能な、新規かつ改良された表示装置を提供することができる。
【発明を実施するための最良の形態】
【００２０】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２１】
まず、本発明の一実施形態にかかる表示装置１００について説明する。図１は、本発明の一実施形態にかかる表示装置１００の構成について説明する説明図である。以下、図１を用いて本発明の一実施形態にかかる表示装置１００の構成について説明する。
【００２２】
図１に示したように、本発明の一実施形態にかかる表示装置１００は、行列状に配置される複数の画素１０１からなる画素アレイ部１０２と、水平セレクタ（ＨＳＥＬ）１０３と、ライトスキャナ（ＷＳＣＮ）１０４と、電源スキャナ（ＤＳＣＮ）１０５と、を含んで構成される。
【００２３】
画素アレイ部１０２は、ライトスキャナ１０４から伸びる複数の（本実施形態ではｍ本の）走査線ＷＳＬ１〜ＷＳＬｍと、水平セレクタ１０３から伸びる複数の（本実施形態ではｎ本の）データ線ＤＴＬ１〜ＤＴＬｎと、走査線とデータ線とが交差する部分に行列状に配置される複数の（本実施形態ではｍ×ｎ個の）画素１０１と、画素１０１の各行に対応して電源スキャナ１０５から伸びる電源線ＤＳＬ１〜ＤＳＬｍと、を備えている。ライトスキャナ１０４は、本発明の走査信号制御部の一例であり、走査線ＷＳＬ１〜ＷＳＬｍに順次制御信号を供給して画素１０１を行単位で線順次走査するものである。本実施形態においては、走査方式としては順次走査方式を採るが、本発明においては飛び越し走査によって走査を行ってもよい。電源スキャナ１０５は、本発明の電源制御部の一例であり、ライトスキャナ１０４による線順次走査に合わせて、電源線ＤＳＬ１〜ＤＳＬｍに対して、第１電位と、第１電位より低い第２電位とで切り替わる電源電圧を供給するものである。水平セレクタ１０３は、本発明の映像信号制御部の一例であり、ライトスキャナ１０４による線順次走査に応じて、データ線ＤＴＬ１〜ＤＴＬｎに対して映像信号となる信号電位、および基準電位の供給を制御するものである。
【００２４】
１つの画素１０１は、例えば赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、青色を発光する青色発光副画素のいずれかで構成されていてもよい。また、各画素を構成する発光素子は線順次駆動されるものとし、表示フレームレートをＦＲ（回／秒）とする。すなわち、ある行に配置された画素１０１のそれぞれを構成する発光素子が同時に駆動される。言い換えると、１つの行を構成する各発光素子にあっては、その発光・非発光タイミングが、各発光素子が属する行単位で制御される。まお、1つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理であってもよく、画素ごとに順次映像信号を書き込む処理であってもよい。いずれの書き込み処理を採用するかは、回路の構成に応じて適宜選択すればよい。
【００２５】
上述したように、プロセス変動によって発光素子を駆動するためのＴＦＴの閾電圧や移動度がばらついてしまい、有機ＥＬ素子の特性も経時的に変動するので、画面全体にわたって発光輝度を均一に制御するために、各画素においてＴＦＴの特性のばらつきや有機ＥＬ素子の特性変動を補正する。つまり、ある行に配列された各発光素子の水平走査期間が終了するまでに、発光素子を駆動するＴＦＴの閾電圧の補正処理、映像信号書き込み処理、および移動度補正処理が行われる。なお、映像信号書き込み処理や移動度補正処理は、ある行に配列された各発光素子の水平走査期間内に行われる必要がある。一方、ＴＦＴの閾電圧補正処理、および閾電圧補正処理に伴う前処理は、当該水平走査期間に先行して行ってもよい。
【００２６】
そして、上述したＴＦＴの閾電圧の補正処理、映像信号書き込み処理、および移動度補正処理が全て終了した後に、ある行に配列された各発光素子を構成する発光部を発光させる。上述の各処理が終了した後に直ちに発光部を発光させてもよく、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発行部を発光させてもよい。この所定の期間は表示装置１００の仕様や、画素１０１を駆動する駆動回路の構成等によって適宜設定してもよい。本実施形態においては、説明の便宜上、上述の各処理が終了した後に直ちに発光部を発光させる構成を採るものとするが、本発明はかかる例に限定されないことは言うまでもない。
【００２７】
そして、ある行（例えばｘ行目）に配列された各発光素子を構成する発光部の発光は、第（ｘ＋ｘ’）行目に配列された各発光素子の水平走査期間の開始直前まで継続される。ここでｘ’は表示装置１００の設計仕様によって決定することが出来るパラメータである。すなわち、ある表示フレームの第ｘ行目に配列された各発光素子を構成する発光部の発光は、第（ｘ＋ｘ’−１）番目の水平走査期間まで継続される。一方、第（ｘ＋ｘ’）行目に配列された各発光素子の水平走査期間の始期から、次の表示フレームにおける第ｘ番目の水平走査期間内において、映像信号書き込み処理や移動度補正処理が完了するまで、第ｘ行目に配列された各発光素子を構成する発光部は、原則として非発光状態を維持する。上述した非発光状態の期間（単に「非発光期間」とも称する）を設けることにより、アクティブマトリクス駆動に伴う残像ぼけが低減され、動画品位をより優れたものとすることができる。ただし、各画素の発光状態・非発光状態はかかる例に限定されるものではない。また、水平走査期間の時間長は、（１／ＦＲ）×（１／ｍ）秒未満の時間長である。また、（ｘ＋ｘ’）の値がｍを超える場合には、超えた分の水平走査期間は、当該表示フレームの次の表示フレームにおいて処理される。
【００２８】
以上、図１を用いて本発明の一実施形態にかかる表示装置１００の構成について説明した。次に、本発明の一実施形態にかかる画素１０１の構成について説明する。
【００２９】
図２は、本発明の一実施形態にかかる画素１０１の構成について説明する説明図である。以下、図２を用いて本発明の一実施形態にかかる画素１０１の構成について説明する。
【００３０】
図２に示したように、本発明の一実施形態にかかる画素１０１は、トランジスタ１Ａおよび１Ｂと、キャパシタ１Ｃと、有機ＥＬ素子１Ｄと、を含んで構成される。なお、以下の説明においては、トランジスタ１Ａ、１Ｂはエンハンスメント型の電界効果型トランジスタ（ＦＥＴ）であるとして説明するが、本発明はこれに限られるものではない。トランジスタ１Ａ、１Ｂにデプレッション型のトランジスタが用いられていてもよい。また、トランジスタ１Ａ、１Ｂはシングルゲート型であってもよく、デュアルゲート型（ダブルゲート型）であってもよい。さらに、トランジスタ１Ａ、１Ｂのソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することが出来るだけでなく、金属、合金、導電性粒子、およびこれらの積層構造、有機材料（導電性高分子）からなる層から構成してもよい。
【００３１】
トランジスタ１Ａは、図２に図示したように、ゲートがライトスキャナ１０４から伸びる走査線ＷＳＬ１に接続され、ソースまたはドレインのいずれか一方が水平セレクタ１０３から伸びるデータ線ＤＴＬ１に接続され、他方がトランジスタ１Ｂのゲートに接続されている。そして、トランジスタ１Ａは走査線ＷＳＬ１から供給される信号に応じて、ソース／ドレイン領域間にチャネルが形成されて導通する。
【００３２】
トランジスタ１Ｂは、ソースまたはドレインのいずれか一方が有機ＥＬ素子１Ｄに接続され、他方が電源スキャナ１０５から伸びる電源線ＤＳＬ１に接続される。本実施形態では、トランジスタ１Ｂのソースが有機ＥＬ素子１Ｄのアノードに接続されており、ドレインが電源スキャナ１０５から伸びる電源線ＤＳＬ１に接続される。ここで、トランジスタ１Ｂは、有機ＥＬ素子１Ｄが発光する発光状態においては、発光電流Ｉｄｓを以下の数式１に従って流すように駆動する。なお、数式１において各項は、それぞれ以下のものを示している。
μ    ：トランジスタ１Ｂの実効的な移動度
Ｖｇｓ：トランジスタ１Ｂのゲート−ソース間の電位差
Ｖｔｈ：トランジスタ１Ｂの閾電圧
ｋ    ：（１／２）・（Ｗ／Ｌ）・Ｃｏｘ
Ｌ    ：チャネル長
Ｗ    ：チャネル幅
Ｃｏｘ：（ゲート絶縁層の比誘電率）・（真空の誘電率）／（ゲート絶縁層の厚さ）
【００３３】
Ｉｄｓ＝ｋ・μ・（Ｖｇｓ−Ｖｔｈ）２
・・・（数式１）
【００３４】
この発光電流Ｉｄｓが有機ＥＬ素子１Ｄを流れることにより、有機ＥＬ素子１Ｄが自発光する。さらに発光電流Ｉｄｓの値の大小によって有機ＥＬ素子１Ｄの発光輝度が変化することになる。
【００３５】
キャパシタ１Ｃは、図２に図示したように、有機ＥＬ素子１Ｄのアノードに接続されているトランジスタ１Ｂのソースまたはドレインのいずれか一方と、トランジスタ１Ｂのゲートとの間に設けられる。本実施形態では、トランジスタ１Ｂのソースが有機ＥＬ素子１Ｄのアノードに接続されているので、キャパシタ１Ｃはトランジスタ１Ｂのソースとゲートとの間に設けられる。
【００３６】
有機ＥＬ素子１Ｄは、電流量に応じて自発光を行う発光素子の一例である。有機ＥＬ素子１Ｄのアノードはトランジスタ１Ｂのソースと接続され、カソードは接地配線１Ｈに接続されている。動作の詳細については後述するが、図２に示した画素１０１の構成において、キャパシタ１Ｃにはトランジスタ１Ａの導通によって、データ線ＤＴＬ１から供給された信号電位を保持する。そして、トランジスタ１Ｂは電源線ＤＳＬ１から電流の供給を受けることによって、キャパシタ１Ｃに保持された電位に応じて駆動電流を有機ＥＬ素子１Ｄに流す。駆動電流を有機ＥＬ素子１Ｄに流すことによって有機ＥＬ素子１Ｄは自発光を行う。なお、本発明はかかる例に限られないことは言うまでも無く、例えば、有機ＥＬ素子１Ｄのカソードがグランド（ＧＮＤ）に接続される構成をとってもよい。
【００３７】
また、図２に示した画素１０１の構成において、電源スキャナ１０５は、トランジスタ１Ａが導通した後で水平セレクタ１０３がデータ線ＤＴＬ１に基準電位を供給している間に、電源線ＤＳＬ１の電位を、第１電位と、第１電位より低い第２電位との間で切り替えて、トランジスタ１Ｂの閾電圧Ｖｔｈに相当する電圧をキャパシタ１Ｃに保持する。このようにトランジスタ１Ｂの閾電圧Ｖｔｈに相当する電圧をキャパシタ１Ｃに保持することで、トランジスタ１Ｂの閾電圧を補正することができ、画素間でばらつきが生じるトランジスタ１Ｂの閾電圧の影響をキャンセルすることができる。
【００３８】
なお、本実施形態では、水平セレクタ１０３がデータ線ＤＴＬ１に供給する基準電位を２種類設定し、２つの基準電位をデータ線ＤＴＬ１に供給することによって、トランジスタ１Ｂの閾電圧を補正することを特徴としている。
【００３９】
また、動作の詳細については後述するが、図２に示した画素１０１の構成において、水平セレクタ１０３は、トランジスタ１Ａが非導通であるタイミングでデータ線ＤＴＬ１の電位を信号電位に切り替え、その後ライトスキャナ１０４は走査線ＷＳＬ１に制御信号を印加することによってトランジスタ１Ａを導通させて、さらにその後、ライトスキャナ１０４は走査線ＷＳＬ１への制御信号の印加を停止する。このように制御信号の印加を制御することによって、トランジスタ１Ｂのソース電位を制御し、すなわちトランジスタ１Ｂの移動度を補正することができる。
【００４０】
以上、図２を用いて本発明の一実施形態にかかる画素１０１の構成について説明した、なお、本発明においては、画素１０１を構成する回路は図２に示した例に限られない。次に、本発明の一実施形態にかかる画素１０１に入力される信号と、トランジスタ１Ｂの電位のとの関係について説明する。
【００４１】
図３は、本発明の一実施形態にかかる画素１０１に入力される信号と、トランジスタ１Ｂの電位のとの関係について説明する説明図である。以下、図３を用いて、本発明の一実施形態にかかる画素１０１に入力される信号と、トランジスタ１Ｂの電位のとの関係について説明する。なお、以降のタイミングチャートにおいては各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合とは必ずしも一致するものではない。
【００４２】
図３は、時間軸を共通にして、走査線ＷＳＬ１に供給される走査線電位、電源線ＤＳＬ１に供給される電源線電位、データ線ＤＴＬ１に供給されるデータ線電位の変化を示し、さらにトランジスタ１Ｂのゲート電位Ｖｇおよびソース電位Ｖｓの変化についても示している。
【００４３】
まず、発光期間（Ａ）において、電源線ＤＳＬ１には電源スキャナ１０５から第１の電位が供給されており、有機ＥＬ素子１Ｄに電流が流れることで有機ＥＬ素子１Ｄは自発光を行う。電源スキャナ１０５から供給される電位が第１の電位より低い第２の電位に遷移すると、発光期間が完了する。電源スキャナ１０５から電源線ＤＳＬ１に供給される電位が第２の電位に遷移することで、トランジスタ１Ｂのゲート電位Ｖｇおよびソース電位Ｖｓがともに低下する。
【００４４】
その後、期間（Ｂ）と期間（Ｃ）との境目で走査線ＷＳＬ１から供給される走査線電位がＬＯＷ（低電位側）からＨＩＧＨ（高電位側）に遷移する。走査線ＷＳＬ１に供給される電位が高電位側に遷移することでトランジスタ１Ａは導通する。これにより、トランジスタ１Ｂのゲート電位Ｖｇはやや上昇するが、ソース電位Ｖｓはさらに低下する。このときのソース電位ＶｓをＶｃｃ＿Ｌとする。この期間（Ｂ）と期間（Ｃ）とを合わせて閾値補正準備期間とする。
【００４５】
閾値補正準備期間が完了して、電源スキャナ１０５から電源線ＤＳＬ１に供給される電位が、第２の電位から第１の電位に遷移すると、トランジスタ１Ｂのゲート電位Ｖｇは一定のままで、ソース電位Ｖｓは緩やかに上昇を始める。この期間を閾値補正期間（Ｄ）とする。この閾値補正期間（Ｄ）によって、トランジスタ１Ｂのゲート電位Ｖｇとソース電位Ｖｓとの間に、トランジスタ１Ｂの閾電圧Ｖｔｈに相当する電位差が保持されることになる。なお、本実施形態における画素１０１においては、トランジスタ１Ｂの閾電圧Ｖｔｈに相当する電位差はキャパシタ１Ｃに保持されることになる。
【００４６】
その後、走査線ＷＳＬ１に供給される電位がＬＯＷからＨＩＧＨに変化することで、トランジスタ１Ｂのゲート電位Ｖｇとソース電位Ｖｓとが共に上昇を始める。この期間をサンプリング期間および移動度補正期間（Ｅ）とする。サンプリング期間および移動度補正期間（Ｅ）が始まるまでに、データ線電位がＶｉｎに上昇する。よって、トランジスタ１Ｂのゲート電位Ｖｇには、データ線電位Ｖｉｎに相当する電位が足しこまれる形で上昇する。なお本実施形態における画素１０１においては、トランジスタ１Ｂの閾電圧Ｖｔｈにデータ線電位Ｖｉｎに相当する電位が足しこまれた電位に相当する電位差はキャパシタ１Ｃに保持されるとともに、トランジスタ１Ｂの移動度を補正するための電圧ΔＶがキャパシタ１Ｃから差し引かれる。なお、電圧ΔＶは、トランジスタ１Ｂの移動度が大きい場合には大きく、移動度が小さい場合には小さい値となる。
【００４７】
その後、走査線ＷＳＬ１に供給される電位がＨＩＧＨからＬＯＷに変化することでサンプリング期間および移動度補正期間（Ｅ）が終了する。さらに、データ線電位が基準電位Ｖｏに遷移することで映像信号電位Ｖｉｎに応じた輝度で有機ＥＬ素子１Ｄが発光を開始する。この期間を発光期間（Ｆ）とする。この際に、映像信号電位Ｖｉｎはトランジスタ１Ｂの閾電圧Ｖｔｈに相当する電圧と、移動度を補正する電圧ΔＶとによって調整されており、有機ＥＬ素子１Ｄの発光輝度は、トランジスタ１Ｂの閾電圧Ｖｔｈや、移動度μのばらつきに影響を受けることは無い。なお、発光期間（Ｆ）の最初でいわゆるブートストラップ動作が行われ。トランジスタ１Ｂのゲート−ソース間電圧ＶｇｓはＶｇｓ＝Ｖｔｈ＋Ｖｉｎ−ΔＶで一定に維持したまま、トランジスタ１Ｂのゲート電位Ｖｇとソース電位Ｖｓとが上昇する。これにより、発光期間（Ｆ）では有機ＥＬ素子１Ｄの発光輝度を一定に保つことができる。
【００４８】
以上、図３を用いて本発明の一実施形態にかかる画素１０１に入力される信号と、トランジスタ１Ｂの電位のとの関係について説明した。次に、上述した画素１０１の動作を具体的に説明する。上述した画素１０１の動作については、例えば特開２００７−３１０３１１号公報等に掲載されているが、以下において図面を参照しながら詳細に説明する。
【００４９】
図４Ａ、および図４Ｂは、本発明の一実施形態にかかる画素１０１の動作について具体的に説明する説明図である。以下、図４Ａ、および図４Ｂを用いて本発明の一実施形態にかかる画素１０１の動作について具体的に説明する。なお、図４Ａ、および図４Ｂには、有機ＥＬ素子１Ｄの寄生容量１Ｉについても示している。
【００５０】
図４Ａの（ａ）は、図３の発光期間（Ａ）における画素１０１の動作について示したものである。発光期間（Ａ）では、電源線ＤＳＬ１には電源スキャナ１０５から第１の電位Ｖｃｃ＿Ｈが供給されており、トランジスタ１Ｂには電流Ｉｄｓが流れる。図４Ａの（ｂ）は、期間（Ｂ）における画素１０１の動作について示したものである。期間（Ｂ）では、電源線ＤＳＬ１には電源スキャナ１０５から第２の電位Ｖｃｃ＿Ｌが供給されている。
【００５１】
図４Ａの（ｃ）は、期間（Ｃ）における画素１０１の動作について示したものである。期間（Ｃ）では、走査線ＷＳＬ１から供給される走査線電位がＬＯＷ（低電位側）からＨＩＧＨ（高電位側）に遷移し、トランジスタ１Ａは導通する。このとき、データ線ＤＴＬ１には基準電位Ｖｏが印加されている。従って、トランジスタ１Ｂのゲートｇの電位ＶｇはＶｏである。また、トランジスタ１Ｂのソースｓの電位ＶｓはＶｃｃ＿Ｌである。従って、このときのトランジスタ１Ｂのゲート−ソース間電圧ＶｇｓはＶｏ−Ｖｃｃ＿Ｌである。このときのゲート−ソース間電圧Ｖｇｓがトランジスタ１Ｂの閾電圧Ｖｔｈ以上となるようにＶｏおよびＶｃｃ＿Ｌを設定する。トランジスタ１Ｂの閾電圧Ｖｔｈ以上となることで、トランジスタ１Ｂは導通状態となる。
【００５２】
図４Ａの（ｄ）は、閾値補正期間（Ｄ）における画素１０１の動作について示したものである。閾値補正期間（Ｄ）では、電源線ＤＳＬ１には電源スキャナ１０５から第１の電位Ｖｃｃ＿Ｈが供給されており、トランジスタ１Ｂのソースｓの電位Ｖｓが緩やかに上昇を始める。そして、トランジスタ１Ｂのゲート−ソース間電圧Ｖｇｓが閾電圧Ｖｔｈに達すると、トランジスタ１Ｂは非導通状態となる。
【００５３】
図４Ｂの（ｅ）は、閾値補正期間（Ｄ）の後における画素１０１の動作について示したものである。閾値補正期間（Ｄ）の後に走査線ＷＳＬ１から供給される走査線電位がＨＩＧＨ（高電位側）からＬＯＷ（低電位側）に遷移すると、トランジスタ１Ａは非導通状態となる。このとき、トランジスタ１Ｂのゲート−ソース間電圧Ｖｇｓは閾電圧Ｖｔｈを維持している。図４Ｂの（ｆ）は、図４Ｂの（ｅ）の後に、データ線ＤＴＬ１には映像信号電位Ｖｉｎが印加されている場合の画素１０１の動作について示した説明図である。
【００５４】
図４Ｂの（ｇ）は、サンプリング期間および移動度補正期間（Ｅ）における画素１０１の動作について示したものである。サンプリング期間および移動度補正期間（Ｅ）では、走査線ＷＳＬ１から供給される走査線電位がＬＯＷ（低電位側）からＨＩＧＨ（高電位側）に遷移し、トランジスタ１Ａは導通状態となる。これにより、データ線ＤＴＬ１に印加されている映像信号電位Ｖｉｎがトランジスタ１Ｂのゲートｇに印加されるので、電位Ｖｉｎだけゲートｇの電位が上昇する。一方、キャパシタ１Ｃと有機ＥＬ素子１Ｄの寄生容量１Ｉとのカップリングによって、トランジスタ１Ｂのソースｓのソース電位Ｖｓも上昇する。より具体的には、有機ＥＬ素子１Ｄがカットオフ状態（ハイインピーダンス）であるため、トランジスタ１Ｂに流れる発光電流Ｉｄｓ（ドレイン−ソース間電流）は寄生容量１Ｉに流れる。発光電流Ｉｄｓが流れ込むことで寄生容量１Ｉが充電され、トランジスタ１Ｂのソース電位Ｖｓは上昇する。そして、トランジスタ１Ｂのゲート−ソース間電圧Ｖｇｓは、「Ｖｉｎ＋Ｖｔｈ−ΔＶ」となる。ここで、ΔＶは、画素１０１におけるトランジスタ１Ｂの移動度を補正する移動度補正項である。
【００５５】
図４Ｂの（ｈ）は、発光期間（Ｆ）における画素１０１の動作について示したものである。発光期間（Ｆ）では、走査線ＷＳＬ１から供給される走査線電位がＨＩＧＨ（高電位側）からＬＯＷ（低電位側）に遷移し、トランジスタ１Ａは非導通状態となる。トランジスタ１Ａは非導通状態となることでトランジスタ１Ｂのゲートｇはデータ線ＤＴＬ１から切り離される。そして、トランジスタ１Ｂに流れる発光電流Ｉｄｓが有機ＥＬ素子１Ｄに流れ始める。そのため、有機ＥＬ素子１Ｄのアノード電位、すなわちトランジスタ１Ｂのソースｓの電位は発光電流Ｉｄｓに応じて上昇する。キャパシタ１Ｃのブートストラップ動作によって、トランジスタ１Ｂのソースｓの電位の上昇に伴ってトランジスタ１Ｂのゲートｇの電位も上昇を始める。また、トランジスタ１Ｂのソースｓの電位が上昇することで、有機ＥＬ素子１Ｄの閾電圧Ｖｅｌを超えるため、有機ＥＬ素子１Ｄは発光を開始する。
【００５６】
以上、本発明の一実施形態にかかる画素１０１の動作について具体的に説明した。次に、データ線ＤＴＬ１〜ＤＴＬｎに供給する電位を切り替えるための制御手段について説明する。
【００５７】
図５は、本発明の一実施形態にかかる、図３に示した本発明の一実施形態にかかる画素１０１に、データ線ＤＴＬ１〜ＤＴＬ３を介して２種類の信号を入力するための水平セレクタ１０３の構成例について説明する説明図である。以下、図５を用いて、データ線ＤＴＬ１〜ＤＴＬ３に供給する電位を切り替えるための、本発明の一実施形態にかかる水平セレクタ１０３の構成について説明する。なお、図５では説明の便宜上、画素アレイ部１０２に画素１０１を横３つ、縦２つの計６つのみを図示している。
【００５８】
図５に示したように、本発明の一実施形態にかかる水平セレクタ１０３は、基準電位供給部１３０と、映像信号供給部１４０と、を含んで構成される。基準電位供給部１３０は、データ線ＤＴＬ１〜ＤＴＬ３に基準電位Ｖｏ１を供給するように制御を行うものである。図５に図示したように、基準電位供給部１３０には各データ線に対応して、データ線に基準電位Ｖｏ１の供給を制御するためのスイッチ１３１を備えている。映像信号供給部１４０は、データ線ＤＴＬ１〜ＤＴＬ３に映像信号電位Ｖｉｎを供給するように制御を行うものである。図５に図示したように、映像信号供給部１４０には各データ線に対応して、データ線に映像信号電位Ｖｉｎの供給を制御するためのスイッチ１４１を備えている。
【００５９】
図５に示したスイッチ１３１、１４１には、いずれもＰ型のＭＯＳＦＥＴとＮ型のＭＯＳＦＥＴとによるデュアルゲート型（ダブルゲート型）のＭＯＳＦＥＴを用いている。また、ＧｏｆｓおよびｘＧｏｆｓは、各データ線に基準電位Ｖｏ１を供給するためにスイッチ１３１の導通・非導通を制御する信号であり、ＧｄａｔａおよびｘＧｄａｔａは、各データ線に映像信号電位Ｖｉｎを供給するためにスイッチ１４１の導通・非導通を制御する信号である。なお、ｘＧｏｆｓはＧｏｆｓの逆相の信号であり、ｘＧｄａｔａはＧｄａｔａの逆相の信号である。ある信号と、当該信号の逆相の信号とを同時にスイッチ１３１、１４１に入力することで、スイッチ１３１、１４１の導通・非導通を制御することができる。
【００６０】
なお、本実施形態では、スイッチ１３１、１４１にデュアルゲート型（ダブルゲート型）のＭＯＳＦＥＴを用いているが、本発明においてはかかる例に限定されない。
【００６１】
図６は、本発明の一実施形態にかかる表示装置１００において、データ線に基準電位Ｖｏ１および映像信号電位Ｖｉｎを供給するための信号Ｇｏｆｓ、Ｇｄａｔａの位相変化について示す説明図である。図６には、併せて図３に示した走査線電位、電源線電位、データ線電位も、時間軸を共通にして示している。
【００６２】
図６に示したように、少なくとも閾値補正準備期間の期間（Ｃ）および閾値補正期間（Ｄ）では、データ線ＤＴＬ１〜ＤＴＬｎには基準電位Ｖｏ１を供給する必要がある（図４Ａの（ｃ）および（ｄ）参照）。従って、閾値補正準備期間の期間（Ｃ）および閾値補正期間（Ｄ）を含む期間において、図６に図示したようにデータ線ＤＴＬ１〜ＤＴＬｎに基準電位Ｖｏ１を供給するために、信号Ｇｏｆｓの状態をＨＩＧＨにして、スイッチ１３１を導通状態にさせることが望ましい。信号Ｇｏｆｓの状態をＨＩＧＨとなると、その逆相の信号である信号ｘＧｏｆｓはＬＯＷとなり、デュアルゲート型のＭＯＳＦＥＴであるスイッチ１３１は導通状態となる。同様に、サンプリング期間および移動度補正期間（Ｅ）においては、データ線ＤＴＬ１〜ＤＴＬｎには映像信号電位Ｖｉｎを供給する必要がある（図４Ｂの（ｇ）参照）。従って、サンプリング期間および移動度補正期間（Ｅ）を含む期間においては、図６に図示したようにデータ線ＤＴＬ１〜ＤＴＬｎに映像信号電位Ｖｉｎを供給するために、信号Ｇｄａｔａの状態をＨＩＧＨにして、スイッチ１４１を導通状態にさせることが望ましい。
【００６３】
なお、信号Ｇｏｆｓは、厳密に期間（Ｃ）の開始前にＨＩＧＨ状態である必要は無く、期間（Ｃ）の間のどこかで信号の状態をＬＯＷからＨＩＧＨに遷移させてもよい。例えば、図６の斜線で示した期間のどこかで信号ＧｏｆｓをＬＯＷ状態からＨＩＧＨ状態に遷移させることができれば、閾値補正期間（Ｄ）においてデータ線ＤＴＬ１〜ＤＴＬｎに基準電位Ｖｏ１を供給することができる。従って、本実施形態においては、走査線電位の位相の変化に着目し、走査線電位の一部を信号Ｇｏｆｓとして共用して使用することによって、生成するパルスの数を削減することができる。具体的には、期間（Ｃ）および（Ｄ）で高電位側となっている走査線電位を若干遅延させて、信号Ｇｏｆｓとして用いることで、信号Ｇｏｆｓを別途生成することなく、スイッチ１３１の導通・非導通を制御することが可能となる。以下、本発明の一実施形態にかかる表示装置１００の構成を説明する。
【００６４】
図７は、本発明の一実施形態にかかる表示装置１００における、走査線およびデータ線への信号の供給を制御する構成について説明する説明図である。以下、図７を用いて、本発明の一実施形態にかかる表示装置１００における、走査線およびデータ線への信号の供給を制御する構成について説明する。なお、図７では説明の便宜上、画素アレイ部１０２に画素１０１を縦１つ、横３つの計３つのみ示している。従って走査線を１本、データ線を３本のみ示している。
【００６５】
図７に示したように、本発明の一実施形態にかかるライトスキャナ１０４は、２つの信号ＷＳＥＮ１、ＷＳＥＮ２を加算して出力し、走査線ＷＳＬ１に供給する制御信号生成部１５０を備えている。そして、信号ＷＳＥＮ１を水平セレクタ１０３にも供給し、基準電位Ｖｏ１のデータ線ＤＴＬ１〜ＤＴＬ３への供給を制御するための信号として用いている。
【００６６】
水平セレクタ１０３は、信号ＷＳＥＮ１を所定の時間遅延させて出力する遅延素子１５２と、遅延素子１５２が出力する信号の位相を反転させて出力する反転素子１５４と、を含んで構成される。遅延素子１５２で遅延させる時間は、閾値補正準備期間と閾値補正期間とを考慮に入れた時間を設定することが望ましく、例えば５００ｎｓ程度であることが望ましい。また遅延素子１５２として、所望の遅延時間を実現するために、通常のＣＭＯＳインバータを多段に構成したものを用いてもよい。
【００６７】
図８は、図７に示した本発明の一実施形態にかかる表示装置１００の構成において、データ線に基準電位Ｖｏ１および映像信号電位Ｖｉｎを供給するための信号ＷＳＥＮ１、ＷＳＥＮ２、Ｇｏｆｓ、およびＧｄａｔａの位相変化について示す説明図である。図８には、併せて図３に示した走査線電位、電源線電位、およびデータ線電位も、時間軸を共通にして示している。
【００６８】
図８に示したように、信号ＷＳＥＮ１およびＷＳＥＮ２を加算することで走査線ＷＳＬ１に供給する制御信号と同位相を有する信号が生成される。本実施形態においては、走査線ＷＳＬ１に供給する制御信号の一部を形成する信号ＷＳＥＮ１を、スイッチ１３１の導通・非導通を制御する信号Ｇｏｆｓと共用する。そして、信号ＷＳＥＮ１を信号Ｇｏｆｓと共用して使用する際に、閾値補正期間（Ｄ）の開始前に信号ＧｏｆｓがＬＯＷからＨＩＧＨに遷移し、閾値補正期間（Ｄ）の終了後に信号ＧｏｆｓがＨＩＧＨからＬＯＷに遷移するように、信号ＷＳＥＮ１を所定の時間（例えば、５００ｎｓ）遅延させる。
【００６９】
そして、信号ＷＳＥＮ１を所定の時間遅延させた後に、遅延させた信号を２つに分岐し、その内の１つの信号を反転素子１５４で反転させる。そして、所定の時間遅延させた信号ＷＳＥＮ１と、信号ＷＳＥＮ１の逆相の信号とを基準電位供給部１３０に供給する。これにより、信号ＷＳＥＮ１の位相の変化に伴ってスイッチ１３１の導通・非導通を切り替えることができるようになる。
【００７０】
このように信号ＷＳＥＮ１をスイッチ１３１の導通・非導通を制御するための信号として用いることで、スイッチ１３１の導通・非導通を制御するクロックを新たに生成することなく、データ線に供給する電位を制御することができる。そして、生成するパルスの数を削減させることで消費電力の減少に寄与することができる。
【００７１】
以上、本発明の一実施形態にかかる表示装置１００における、走査線およびデータ線への信号の供給を制御する構成について説明した。
【００７２】
以上説明したように、本発明の一実施形態によれば、データ線への基準電位Ｖｏ１の供給を制御するためのスイッチを動作させる信号を、走査線への制御信号の一部と共用して使用することで、表示装置の内部で生成するパルス信号の数を削減することができる。そして、生成するパルスの数を削減させることで消費電力の減少に寄与することができる。
【００７３】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００７４】
本発明は、表示装置に適用可能であり、特に電流量に応じて自発光を行う発光素子を画素に用いたアクティブマトリクス型の表示装置に適用可能である。
【図面の簡単な説明】
【００７５】
【図１】本発明の一実施形態にかかる表示装置１００の構成について説明する説明図である。
【図２】本発明の一実施形態にかかる画素１０１の構成について説明する説明図である。
【図３】画素１０１に入力される信号と、トランジスタ１Ｂの電位のとの関係について説明する説明図である。
【図４Ａ】本発明の一実施形態にかかる画素１０１の動作について具体的に説明する説明図である。
【図４Ｂ】本発明の一実施形態にかかる画素１０１の動作について具体的に説明する説明図である。
【図５】水平セレクタ１０３の構成例について説明する説明図である。
【図６】本発明の一実施形態にかかる表示装置１００において、データ線に基準電位Ｖｏ１および映像信号電位Ｖｉｎを供給するための信号Ｇｏｆｓ、Ｇｄａｔａの位相変化について示す説明図である。
【図７】本発明の一実施形態にかかる表示装置１００における、走査線およびデータ線への信号の供給を制御する構成について説明する説明図である。
【図８】本発明の一実施形態にかかる表示装置１００の構成において、データ線に電位を供給するための信号の位相変化について示す説明図である。
【符号の説明】
【００７６】
１００    表示装置
１０１    画素
１０２    画素アレイ部
１０３    水平セレクタ
１０４    ライトスキャナ
１０５    電源スキャナ
１３０    基準電位供給部
１４０    映像信号供給部
１５０    制御信号生成部
１５２    遅延素子
１５４    反転素子
ＤＴＬ１〜ＤＴＬｎ    データ線
ＤＳＬ１〜ＤＳＬｍ    電源線
ＷＳＬ１〜ＷＳＬｍ    走査線
【図１】
2009163060.tif 000003
【図２】
2009163060.tif 000004
【図３】
2009163060.tif 000005
【図４Ａ】
2009163060.tif 000006
【図４Ｂ】
2009163060.tif 000007
【図５】
2009163060.tif 000008
【図６】
2009163060.tif 000009
【図７】
2009163060.tif 000010
【図８】
2009163060.tif 000011