(57)【要約】【課題】対象物の検出用の容量素子における容量値の制約を緩和する。【解決手段】表示装置１００は、相対向する第１基板１０および第２基板２０の間隙に封止された液晶５８を具備する。検出部６０は、検出用容量素子６２の容量値ｃXに応じた検出信号Ｓを出力する。検出用容量素子６２は、第１基板１０のうち第２基板２０との対向面上に形成された電極７２と電極７４と両電極間の電圧が印加される液晶５８とで構成される。電極７２および電極７４が形成された第１基板１０の表面は配向膜８０で覆われる。電極７２は、Ｘ方向に各々が延在するとともにＸ方向に交差するＹ方向に間隔をあけて並置された複数の延在部７２２を含む櫛歯状に形成される。配向膜８０には、延在部７２２が延在するＸ方向に垂直なＹ方向に沿ってラビング処理が施されている。【選択図】図５
2009276402.tif 000002
【特許請求の範囲】
【請求項１】
相対向する第１基板および第２基板と、
前記第１基板と前記第２基板との間隙に配置された液晶と、
前記第１基板のうち前記第２基板との対向面の面上に形成されて前記液晶に電圧を印加する第１電極および第２電極を含み、前記第１電極と前記第２電極とで形成される容量の容量値に応じた検出信号を出力する検出部と、
前記第１電極を被覆するように形成されて前記液晶の分子の配向を規定する配向膜と
を具備し、
前記第１電極は、第１方向に各々が延在するとともに前記第１方向とは相違する第２方向に間隔をあけて並置された複数の第１延在部を含み、
前記配向膜には、前記第１方向に垂直な方向に沿ってラビング処理が施されている
検出装置。
【請求項２】
前記第１電極および前記第２電極は同層から形成される
請求項１の検出装置。
【請求項３】
前記第１電極および前記第２電極は、絶縁層を挟んだ別層から形成される
請求項１の検出装置。
【請求項４】
前記第２電極は、前記第１方向に各々が延在するとともに前記各第１延在部の間に形成された複数の第２延在部を含む
請求項１から請求項３の何れかの検出装置。
【請求項５】
前記第１電極および前記第２電極は、前記絶縁層を挟んで相互に対向する
請求項３の検出装置。
【請求項６】
相対向する第１基板および第２基板と、
前記第１基板と前記第２基板との間隙に配置された液晶と、
前記第１基板のうち前記第２基板との対向面の面上に形成されて前記液晶に電圧を印加する第１電極および第２電極を含み、前記第１電極と前記第２電極とで形成される容量の容量値に応じた検出信号を出力する検出部と、
前記第１基板のうち前記第２基板との対向面の面上に形成されて前記液晶に電圧を印加する第１駆動電極と、
前記第１電極および前記第１駆動電極を被覆するように形成されて前記液晶の分子の配向を規定する配向膜と
を具備し、
前記第１電極は、第１方向に各々が延在するとともに前記第１方向とは相違する第２方向に間隔をあけて並置された複数の第１延在部を含み、
前記配向膜には、前記第１方向に垂直な方向に沿ってラビング処理が施されている
表示装置。
【請求項７】
前記第１駆動電極は、前記第１電極および前記第２電極の少なくとも一方と同層から形成される
請求項６の表示装置。
【請求項８】
前記第１駆動電極は、前記第２方向に各々が延在するとともに前記第１方向に間隔をあけて並置された複数の第３延在部を含む
請求項６または請求項７の表示装置。
【請求項９】
前記第１基板のうち前記第２基板との対向面の面上に形成されて前記第１駆動電極とともに前記液晶に電圧を印加する第２駆動電極を具備し、
前記第２駆動電極は、前記第２方向に各々が延在するとともに前記各第３延在部の間に形成された複数の第４延在部を含む
請求項６から請求項８の何れかの表示装置。
【請求項１０】
請求項６から請求項９の何れかの表示装置を具備する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、指やペンなどの物体（以下「対象物」という）の接触を検出する技術に関する。
【背景技術】
【０００２】
特許文献１には、相対向する第１基板および第２基板の各々に形成された電極と両基板間に封止された液晶とで構成される静電容量の容量値の変化を検出することで基板に対する対象物の接触／非接触を判定する検出装置が開示されている。検出装置による検出の感度は、対象物の接触時における容量素子の容量値と非接触時における容量素子の容量値との相違（相対比）に応じて決定される。
【特許文献１】特表２００７−５１０９４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
対象物の検出に使用される容量素子の容量値は、各電極の面積や両電極の間隔に応じた数値となる。容量素子の各電極が第１基板と第２基板とに個別に形成された特許文献１の技術においては、第１基板と第２基板との間隔に応じて両電極の間隔は必然的に決定される。したがって、検出装置による検出の精度（容量素子の容量値）を選定できる範囲が狭いという問題がある。以上の事情に鑑みて、本発明は、対象物の検出用の容量素子における容量値の制約を緩和することを目的とする。
【課題を解決するための手段】
【０００４】
以上の課題を解決するために、本発明に係る検出装置は、相対向する第１基板および第２基板と、第１基板と第２基板との間隙に配置された液晶と、第１基板のうち第２基板との対向面の面上に形成されて液晶に電圧を印加する第１電極および第２電極を含み、第１電極と第２電極とで形成される容量（例えば検出用容量素子６２）の容量値に応じた検出信号を出力する検出部と、第１電極を被覆するように形成されて液晶の分子の配向を規定する配向膜とを具備し、第１電極は、第１方向に各々が延在するとともに第１方向とは相違する第２方向に間隔をあけて並置された複数の第１延在部（例えば延在部７２２や延在部７４２）を含み、配向膜には、第１方向に垂直な方向に沿ってラビング処理が施されている。
【０００５】
以上の構成においては、第１電極および第２電極の双方が第１基板の面上に形成されるから。第１基板に第１電極が形成されるとともに第２基板に第２電極が形成された構成と対比すると、第１基板と第２基板との間隙の寸法に拘わらず、第１電極と第２電極との距離（容量素子の容量値）を選定できる。さらに、第１電極の各延在部が延在する第１方向に垂直な方向に沿って配向膜に対するラビング処理が実施されるから、第１電極の膜厚に起因して配向膜の表面に現れる段差の底面に対するラビング布の接触が抑制される。以上の構成においては第１電極の近傍における液晶の分子が不規則に配列するから、対象物の接触時における液晶分子の変化の態様が第２基板に対する押圧力の方向に依存する度合が抑制される。したがって、第２基板に対する押圧力の方向に応じた対象物の検出の感度の相違が低減されるという利点がある。なお、以下に例示する第１実施形態や第２実施形態における電極７２および電極７４の一方や第３実施形態における電極７４が第１電極の具体例である。
【０００６】
本発明の好適な態様において、第１電極および第２電極は同層から形成される。以上の態様によれば、第１電極と第２電極とを別層から形成する場合と比較して容量素子を形成する工程が簡素化されるという利点がある。ただし、第１電極および第２電極が、絶縁層を挟んだ別層から形成された構成も好適である。第１電極と第２電極とを別層から形成した構成によれば、第１電極と第２電極との間の電界が第１基板に垂直な方向の成分を豊富に含むから、対象物の接触時に液晶の配向が変化し易い。したがって、対象物の接触時と非接触時とにおける容量素子の容量値の変化量を充分に確保できるという利点がある。
【０００７】
本発明の好適な態様において、第２電極は、第１方向に各々が延在するとともに各第１延在部の間に形成された複数の第２延在部（例えば延在部７２２や延在部７４２）を含む。以上の態様によれば、検出用の容量素子の容量値を低減しながら、対象物の接触時と非接触時とにおける容量値の変化量を充分に確保できる。もっとも、第１電極および第２電極が絶縁層を挟んで相互に対向する構成も好適である。
【０００８】
本発明に係る表示装置は、相対向する第１基板および第２基板と、第１基板と第２基板との間隙に配置された液晶と、第１基板のうち第２基板との対向面の面上に形成されて液晶に電圧を印加する第１電極および第２電極を含み、第１電極と第２電極とで形成される容量（例えば検出用容量素子６２）の容量値に応じた検出信号を出力する検出部と、第１基板のうち第２基板との対向面の面上に形成されて液晶に電圧を印加する第１駆動電極と、第１電極および第１駆動電極を被覆するように形成されて液晶の分子の配向を規定する配向膜とを具備し、第１電極は、第１方向に各々が延在するとともに第１方向とは相違する第２方向に間隔をあけて並置された複数の第１延在部を含み、配向膜には、第１方向に垂直な方向に沿ってラビング処理が施されている。本発明に係る表示装置は各種の電子機器（例えばパーソナルコンピュータや携帯電話機）に採用される。
【０００９】
以上の表示装置においても本発明の検出装置と同様の効果が実現される。しかも、第１基板と第２基板との間隙内の液晶が、画像の表示と対象物の検出とに兼用されるから、画像を表示するための液晶とは別個に検出用の容量素子の誘電体を配置する構成と比較して表示装置の構成が簡素化されるという利点がある。なお、以下の各実施形態における画素電極５４および共通電極５６の一方が第１駆動電極の具体例である。
【００１０】
本発明に係る表示装置の好適な態様において、第１駆動電極は、第１電極および第２電極の少なくとも一方と同層から形成される。以上の態様においては、第１駆動電極を第１電極や第２電極と別層から形成する場合と比較して表示装置の製造の工程が簡素化されるという利点がある。
【００１１】
本発明に係る表示装置の好適な態様において、第１駆動電極は、第２方向に各々が延在するとともに第１方向に間隔をあけて並置された複数の第３延在部（例えば延在部５４２や延在部５６２）を含む。以上の態様においては、配向膜に対するラビング処理の方向（例えば第２方向）に沿って第１駆動電極の各第３延在部が延在するから、例えば各第３延在部の膜厚を反映した段差が配向膜の表面に現れる場合であっても、配向膜に対するラビング布の接触の不足が低減される。したがって、配向膜の段差に起因した表示品位の低下（液晶の分子の配向の不良）が抑制されるという利点がある。
【００１２】
本発明に係る表示装置の好適な態様において、第１基板のうち第２基板との対向面の面上に形成されて第１駆動電極とともに液晶に電圧を印加する第２駆動電極を具備し、第２駆動電極は、第２方向に各々が延在するとともに各第３延在部の間に形成された複数の第４延在部（例えば延在部５４２や延在部５６２）を含む。以上の態様においては、各第４延在部が各第３延在部の間に位置するから、第３延在部と第４延在部との間の電界によって液晶を確実に駆動することが可能である。また、配向膜に対するラビング処理の方向に沿って第２駆動電極の各第４延在部が延在するから、例えば各第４延在部の膜厚を反映した段差が配向膜の表面に現れる場合であっても、配向膜に対するラビング布の接触の不足が抑制されるという利点がある。
【発明を実施するための最良の形態】
【００１３】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る表示装置のブロック図である。図１に示すように、表示装置１００は、間隔をあけて相対向する第１基板１０と第２基板２０との間隙に液晶を封止した液晶装置である。第２基板２０は、第１基板１０からみて観察側に位置する。第２基板２０のうち第１基板１０とは反対側（観察側）の表面に対象物が接触する。表示装置１００は、外部から指示された画像を表示する機能と、第２基板２０に対する対象物の接触を検知する機能とを兼備する。なお、表示装置１００を背面側から照明する照明装置の図示は省略されている。
【００１４】
図１に示すように、表示装置１００は、第１基板１０と第２基板２０との間隙内に複数の画素回路Ｐを配列した素子部（表示領域）３０と、各画素回路Ｐを駆動する走査線駆動回路４２およびデータ線駆動回路４４と、第２基板２０に対する対象物の接触の有無を検出するための検出制御回路４６および検出回路４８とを具備する。
【００１５】
図１に示すように、素子部３０には、Ｘ方向に延在する複数の走査線３２と、Ｘ方向に交差（直交）するＹ方向に延在する複数のデータ線３４とが形成される。各画素回路Ｐは、走査線３２とデータ線３４との各交差に対応した位置に配置されて素子部３０内に行列状に配列する。各画素回路Ｐは複数の表示色（赤色，緑色，青色）の何れかの画素を表示する。また、素子部３０には、Ｘ方向に延在する複数の制御線３６とＹ方向に延在する複数の検出線３８とが形成される。
【００１６】
走査線駆動回路４２は、複数の走査線３２の各々（画素回路Ｐの各行）を順次に選択する。データ線駆動回路４４は、走査線駆動回路４２による走査線３２の選択に同期して各データ線３４にデータ信号Ｄを出力する。第ｉ行の走査線３２の選択時に第ｊ列目のデータ線３４に出力されるデータ信号Ｄは、第ｉ行に属する第ｊ列目の画素回路Ｐに対して外部から指定された階調に応じた電位に設定される。
【００１７】
図２は画素回路Ｐの回路図である。図２に示すように、各画素回路Ｐはトランジスタ５０と液晶素子５２とを含む。液晶素子５２は、画素電極５４および共通電極５６と両電極間の電圧（電界）が印加される液晶５８とで構成される。画素電極５４は、画素回路Ｐ毎に個別に形成され、共通電極５６は複数の画素回路Ｐにわたって連続に形成される。共通電極５６には電源回路（図示略）から電位Ｖcomが供給される。トランジスタ５０は、画素電極５４とデータ線３４との間に介在するとともに走査線駆動回路４２による走査線３２の選択時にオン状態となる薄膜トランジスタである。画素電極５４の電位は、トランジスタ５０がオン状態となる期間（水平走査期間）内にデータ線３４に供給されるデータ信号Ｄの電位に設定される。以上のように画素電極５４と共通電極５６との間の電圧に応じて液晶素子５２の液晶５８の分子の配向が画素回路Ｐ毎に制御されることで素子部３０にはカラー画像が表示される。
【００１８】
図１に示すように、素子部３０は複数の単位領域Ｕに区分される。複数の単位領域Ｕの各々には、検出部６０と複数（６個）の画素回路Ｐとが配置される。各単位領域Ｕ内の６個の画素回路Ｐは、例えば複数の表示色（赤色，緑色，青色）の各々に対応した画素回路Ｐを２個ずつ含む。各検出部６０は、制御線３６と検出線３８との各交差に対応した位置に配置されて行列状に配列し、対象物の接触の有無に応じた検出信号Ｓを生成および出力する。検出制御回路４６は各検出部６０を制御する。検出回路４８は、各検出部６０から供給される検出信号Ｓに基づいて対象物の接触の有無と接触の位置とを検出する。
【００１９】
図３は検出部６０の回路図である。図３に示すように、検出部６０は、検出用容量素子６２と回路部６４とで構成される。検出用容量素子６２は、対象物の接触の有無に応じて容量値ｃXが変化する可変容量である。検出用容量素子６２は電極ＥAと電極ＥBとを含む。各検出部６０における検出用容量素子６２の電極ＥBには所定の電位が共通に供給される。本形態の各電極ＥBには共通電極５６と同じ電位Ｖcomが供給される。
【００２０】
回路部６４は、検出用容量素子６２の容量値ｃXに応じた（すなわち対象物の接触の有無に応じた）検出信号Ｓを生成して検出線３８から検出回路４８に出力する回路である。図３に示すように、回路部６４は、増幅トランジスタ６４２と選択トランジスタ６４４と初期化トランジスタ６４６と基準容量素子６４８とを含む。増幅トランジスタ６４２と選択トランジスタ６４４と初期化トランジスタ６４６とはＮチャネル型の薄膜トランジスタである。もっとも、各トランジスタの導電型は任意に変更される。図１の制御線３６は、図３のように初期化線３６２と選択線３６４とで構成される。
【００２１】
増幅トランジスタ６４２と選択トランジスタ６４４とは給電線２４と検出線３８との間に直列に接続される。給電線２４には電源回路（図示略）から電位ＶRHが供給される。選択トランジスタ６４４のゲートは選択線３６４に接続される。選択線３６４には検出制御回路４６から選択信号ＳELが供給される。増幅トランジスタ６４２のゲートは検出用容量素子６２の電極ＥAに接続される。
【００２２】
初期化トランジスタ６４６は、増幅トランジスタ６４２のゲート（検出用容量素子６２の電極ＥA）と給電線２４との間に介在して両者の電気的な接続（導通／非導通）を制御する。初期化トランジスタ６４６のゲートは初期化線３６２に接続される。初期化線３６２には検出制御回路４６から初期化信号ＲESが供給される。基準容量素子６４８は、初期化線３６２と増幅トランジスタ６４２のゲートとの間に介在する。
【００２３】
検出制御回路４６は、各検出部６０を行単位で単位期間毎に順次に動作させる。図４に示すように、各検出部６０が動作する単位期間は、初期化期間ＰRESと検出期間ＰSENと出力期間ＰOUTとに区分される。初期化期間ＰRESにおいては、初期化線３６２の初期化信号ＲESがアクティブレベルに相当する電位ＶRESに設定されて初期化トランジスタ６４６がオン状態に変化する。したがって、増幅トランジスタ６４２のゲート（検出用容量素子６２の電極ＥA）の電位ＶAが電位ＶRHに設定（初期化）される。また、検出用容量素子６２の電圧（電極ＥAと電極ＥBとの間の電圧）は電位ＶRHと電位Ｖcomとの差分（ＶRH−Ｖcom）に設定され、基準容量素子６４８の電圧は電位ＶRHと電位ＶRESとの差分（ＶRH−ＶRES）に設定される。なお、初期化期間ＰRESにおいて選択信号ＳELは非アクティブレベル（ローレベル）に設定されるから、選択トランジスタ６４４はオフ状態を維持する。
【００２４】
初期化期間ＰRESの経過後に検出期間ＰSENが開始すると、図４に示すように、初期化線３６２に供給される初期化信号ＲESが電位ＶRESから非アクティブレベルに相当する電位（接地電位）ＧNDに変化する。したがって、初期化トランジスタ６４６はオフ状態に変化する。増幅トランジスタ６４２のゲートのインピーダンスは充分に高いから、検出期間ＰSENの始点にて増幅トランジスタ６４２のゲートは電気的なフローティング状態となる。初期化線３６２と増幅トランジスタ６４２のゲートとの間には基準容量素子６４８が介在するから、初期化線３６２における初期化信号ＲESの電位の低下（ＶRES→ＧND）に連動して増幅トランジスタ６４２のゲートの電位ＶAも変化する。電位ＶAの変化量ΔＶAは、基準容量素子６４８の容量値ｃRと検出用容量素子６２の容量値ｃXとに応じて変化する。すなわち、検出期間ＰSENにおいては増幅トランジスタ６４２のゲートの電位ＶAが検出用容量素子６２の容量値ｃXに応じた電位に設定される。
【００２５】
検出期間ＰSENにおける電位ＶAの変化量ΔＶAは以下の式(1)で表現される。
ΔＶA＝（ΔＶ×ｃR×ΔＣ）／｛（ｃR＋ｃX＋ΔＣ）（ｃR＋ｃX）｝  ……(1)
式(1)におけるΔＶは、初期化線３６２における電位の変化量（ＶRES−ＧND）であり、式(1)におけるΔＣは、対象物の接触時における検出用容量素子６２の容量値ｃXと非接触時における検出用容量素子６２の容量値ｃXとの差分値（接触の有無に応じた容量値の変化量）である。なお、式(1)においては寄生容量を無視している。式(1)から理解されるように、検出用容量素子６２の容量値ｃXが小さいほど検出期間ＰSENにおける電位ＶAの変化量ΔＶAは大きい。
【００２６】
図４に示すように、検出期間ＰSENの経過後の出力期間ＰOUTにおいては、選択信号ＳELがアクティブレベル（ハイレベル）に遷移することで選択トランジスタ６４４がオン状態に変化する。したがって、検出期間ＰSENにて設定された電位ＶAに応じた電流量の検出電流ＩSが給電線２４から増幅トランジスタ６４２と選択トランジスタ６４４とを経由して検出線３８に出力される。検出電流ＩSが検出信号Ｓとして検出線３８から検出回路４８に供給される。検出信号Ｓの生成および出力は行単位で順次に実行される。検出用容量素子６２の容量値ｃX（さらには電位ＶAの変化量ΔＶAや検出電流ＩSの電流量）は第２基板２０に対する対象物の接触の有無に応じて変化する。検出回路４８は、各検出部６０から供給される検出信号Ｓ（検出電流ＩS）の電流量を測定することで表示装置１００に対する対象物の検出の有無を判定する。
【００２７】
次に、表示装置１００の構造を説明する。図５は、第１基板１０のうち第２基板２０との対向面の面上の要素を図示した平面図である。図５においてはひとつの単位領域Ｕが代表的に図示されている。図６は、図５におけるVI-VI線の断面図であり、図７は、図５におけるVII-VII線の断面図である。なお、図５に図示された各要素には、断面図（図６）における当該要素に付加された斜線と同じ態様の斜線が便宜的に付加されている。以下で参照する他の平面図についても同様である。
【００２８】
図６には、第１基板１０と第２基板２０との間隙に封止された液晶５８の分子５８２が模式的に図示されている。図６および図７に示すように、第１基板１０のうち第２基板２０との対向面は配向膜８０で覆われる。配向膜８０は、電圧が印加されていない状態における液晶分子５８２の長軸が第１基板１０（第２基板２０）の表面と略平行となるように液晶分子５８２の配向を規定する絶縁膜（例えばポリイミドの薄膜）である。
【００２９】
図５に示すように、単位領域Ｕは、Ｙ方向に相隣接する画素領域Ｕ1と検出領域Ｕ2とに区分される。単位領域Ｕに属する６個の画素回路Ｐは画素領域Ｕ1内でＸ方向に配列する。検出領域Ｕ2には検出部６０（検出用容量素子６２および回路部６４）が配置される。図６においては、回路部６４のうち増幅トランジスタ６４２のみが代表的に図示されている。
【００３０】
図６に示すように、増幅トランジスタ６４２は、第１基板１０の表面に形成された半導体層１１と、絶縁層（ゲート絶縁層）Ｌ0を挟んで半導体層１１のチャネル領域に対向するゲート電極１２とを含む。増幅トランジスタ６４２のソース電極１３およびドレイン電極１４は、ゲート電極１２を覆う絶縁層Ｌ1の表面に形成されて半導体層１１（ソース領域，ドレイン領域）に導通する。回路部６４の選択トランジスタ６４４および初期化トランジスタ６４６や図５における各画素回路Ｐのトランジスタ５０は、増幅トランジスタ６４２と共通の工程で形成される。図６に示すように、回路部６４や画素回路Ｐの各トランジスタは絶縁層Ｌ2で覆われる。なお、図６では絶縁層Ｌ2が単層として図示されているが、実際の絶縁層Ｌ2は、各トランジスタに起因した段差を平坦化するために複数層で構成される。
【００３１】
図５から図７に示すように、絶縁層Ｌ2の表面には複数の画素電極５４と共通電極５６と複数の電極７２とが形成される。各画素電極５４と共通電極５６と各電極７２とは、導電膜を選択的に除去することで共通の工程で一括的に形成（以下では単に「同層から形成」という）される。
【００３２】
図５に示すように、複数の画素電極５４は画素領域Ｕ1内にてＸ方向に配列する。各画素電極５４は、Ｙ方向に延在するとともにＸ方向に間隔をあけて並置された複数の延在部５４２を含む櫛歯状に形成され、絶縁層Ｌ2の貫通孔Ｈ1を介してトランジスタ５０に接続される。共通電極５６には、各画素電極５４における各延在部５４２の間隙内でＹ方向に延在する複数の延在部５６２が画素電極５４毎に形成される。以上の構成において画素電極５４にデータ信号Ｄが供給されるとともに共通電極５６に電位Ｖcomが供給されると、図７に示すように、第１基板１０の板面に略平行な成分を含む電界（横電界）Ｆ1aが両電極間に発生する。電界Ｆ1aが液晶５８に印加されることで液晶分子５８２の配向が制御される。
【００３３】
図５に示すように、複数の電極７２は、検出領域Ｕ2内において各画素回路Ｐに対応してＸ方向に配列する。図５および図７に示すように、絶縁層Ｌ0の表面には、回路部６４（増幅トランジスタ６４２のゲート電極）からＸ方向に延在する配線１６が形成される。複数の電極７２は、絶縁層Ｌ2と絶縁層Ｌ1とにわたる貫通孔Ｈ2を介して配線１６に導通する。以上のように検出領域Ｕ2内の複数の電極７２は、配線１６を介して増幅トランジスタ６４２のゲート電極に並列に接続されて検出用容量素子６２の電極ＥA（図３）として機能する。
【００３４】
図５および図７に示すように、電極７２は、Ｘ方向に延在する複数の延在部７２２をＹ方向に間隔をあけて並置した櫛歯状に形成される。一方、共通電極５６は、各電極７２に対応する複数の電極７４を含む。各電極７４は、電極７２における各延在部７２２の間隙内でＸ方向に延在する複数の延在部７４２を含む。各電極７４は検出用容量素子６２の電極ＥBとして機能する。図７に示すように、電極７２と電極７４との間には両電極間の電圧に応じた電界（横電界）Ｆ1bが発生して液晶５８に印加される。すなわち、複数の電極７２（電極ＥA）および複数の電極７４（電極ＥB）と両電極間の電圧が印加される液晶５８（誘電体）とで図３の検出用容量素子６２が構成される。
【００３５】
対象物から押圧力が作用することで第２基板２０が変形する（撓む）と、第１基板１０と第２基板２０との間隔が減少して液晶分子５８２の配向が非接触時の配向から変化する。したがって、液晶５８を誘電体とする検出用容量素子６２の容量値ｃXは接触時と非接触時とで変化する。以上のような容量値ｃXの変化を検出電流ＩSの電流量の変化として検出することで対象物の有無が判別される。
【００３６】
図６および図７に示すように、各画素電極５４と共通電極５６と各電極７２とが形成された絶縁層Ｌ2の表面は全域にわたって配向膜８０で覆われる。図５および図７に白抜きの矢印で図示したように、配向膜８０には、電極７２の延在部７２２や電極７４の延在部７４２が延在するＸ方向に垂直な方向（画素電極５４の延在部５４２や共通電極５６の延在部５６２が延在するＹ方向）にラビング処理が施される。さらに詳述すると、各画素電極５４と共通電極５６と各電極７２とを被覆する絶縁膜（配向膜８０）が形成された状態の第１基板１０に対してラビング布を接触させながら、第１基板１０およびラビング布の少なくとも一方を他方に対してＹ方向に移動させることでラビング処理が実行される。
【００３７】
以上のように本形態においては、対象物の接触を検出するための検出用容量素子６２の電極ＥA（各電極７２）および電極ＥB（各電極７４）がともに第１基板１０の面上に形成されるから、例えば第１基板１０に電極ＥAが形成されるとともに第２基板２０に電極ＥBが形成された構成（以下「対比例１」という）と比較して、表示装置１００の設計時における電極ＥAと電極ＥBとの距離の選定の自由度を確保することが可能である。
【００３８】
例えば、所望の表示特性を実現するために必要な第１基板１０と第２基板２０との間隔と、対象物の検出の感度を目標値に設定するために必要な電極ＥAと電極ＥBとの距離とは一般的に相違するから、対比例１の構成においては、表示特性の向上と対象物の検出の感度の向上との両立が困難である。すなわち、表示特性および対象物の検出の精度の一方を優先させれば他方が不足する。本形態においては、第１基板１０と第２基板２０との間隔とは無関係に検出用容量素子６２の電極ＥAと電極ＥBとの距離を選定できるから、所望の表示特性を実現するという観点から第１基板１０と第２基板２０との間隔を選定した場合であっても、電極ＥAと電極ＥBとの距離を適宜に選定することで対象物の検出の感度を目標値に設定することが可能である。また、本形態においては長軸の方向が第１基板１０と平行な方向となるように液晶分子５８２が配列される。したがって、例えば長軸の方向が第１基板１０と垂直な方向となるように液晶分子５８２が配向する構成と比較すると、対象物の接触時（第２基板２０の変形時）に変化した液晶分子５８２の配向が対象物の除去後に迅速に初期的な配向に復帰するという利点がある。
【００３９】
ところで、図７に示すように、配向膜８０の表面には、電極７２および電極７４の膜厚を反映した段差が現れる。各延在部７２２および各延在部７４２はＸ方向に延在するから、検出領域Ｕ2内において電極７２および電極７４に起因した配向膜８０の表面の段差（溝）は主としてＸ方向に延在する。本形態においてはＹ方向に沿ってラビング処理が実施されるから、配向膜８０のうち検出領域Ｕ2においてＸ方向に延在する段差の底面の部分にはラビング布が充分に接触しない。したがって、検出領域Ｕ2のうち段差の近傍における液晶分子５８２は不規則（ランダム）な方向に配向する。
【００４０】
電極７２の延在部７２２や電極７４の延在部７４２が延在するＸ方向に沿ってラビング処理を実施した構成（以下「対比例２」という）においては、配向膜８０の表面にてＸ方向に延在する段差の底面にもラビング布が充分に接触するから、検出領域Ｕ2内の全体にわたって液晶分子５８２は所期の方向（第１基板１０に平行な方向）に規則的に配向する。以上の対比例２においては、対象物から第２基板２０に作用する押圧力の方向（例えば、第２基板２０に対して押圧力が垂直に作用するか傾斜した方向から作用するか）に応じて液晶分子５８２の配向の変化の態様が相違する。したがって、第２基板２０に対する押圧力の方向に応じて対象物の検出の感度が相違する可能性がある。
【００４１】
対比例２と比較すると、本形態においては、検出領域Ｕ2内において液晶分子５８２が不規則に配列するから、液晶分子５８２の配向の変化の態様が第２基板２０に対する押圧力の方向に依存する度合は抑制される。したがって、本形態によれば、第２基板２０に対する押圧力の方向に応じた対象物の検出の感度の相違が低減されるという利点がある。
【００４２】
一方、画素電極５４の延在部５４２や共通電極５６の延在部５６２はラビング処理の方向（Ｙ方向）に延在するから、画素電極５４や共通電極５６の膜厚を反映した段差が配向膜８０の表面に現れる場合であっても、画素領域Ｕ1については配向膜８０の段差の底面を含む全体にわたってラビング布を充分に接触させることが可能である。したがって、画素領域Ｕ1内における液晶分子５８２の配向の不良（ひいては表示品位の低下）は抑制されるという利点がある。
【００４３】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、以下の各形態において第１実施形態と共通する要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。
【００４４】
図８は、第１基板１０における第２基板２０との対向面の面上の要素（単位領域Ｕ内）を図示した平面図であり、図９は、図８におけるIX-IX線の断面図である。第１実施形態においては各画素電極５４と共通電極５６（電極７４）と各電極７２（電極ＥA）とが同層から形成された構成を例示した。本形態においては、電極７２および画素電極５４が共通電極５６とは別層から形成される。なお、以下の各図においては便宜的に走査線３２やデータ線３４の図示を省略した。
【００４５】
電極７２および画素電極５４は、第１実施形態と同様に、絶縁層Ｌ2の面上に同層から形成される。電極７２および画素電極５４の形状は第１実施形態と同様である。すなわち、電極７２は、Ｘ方向に延在するとともにＹ方向に間隔をあけて並置された複数の延在部７２２を含み、画素電極５４は、Ｙ方向に延在するとともにＸ方向に間隔をあけて並置された複数の延在部５４２を含む。複数の電極７２は、配線１６を介して回路部６４（増幅トランジスタ６４２のゲート）に並列に接続されることで検出用容量素子６２の電極ＥAとして機能する。
【００４６】
図９に示すように、電極７２および画素電極５４が形成された絶縁層Ｌ2の表面は絶縁層Ｌ3で覆われる。共通電極５６は絶縁層Ｌ3の面上に形成される。共通電極５６の形状は第１実施形態と同様である。すなわち、図８に示すように、共通電極５６のうち画素電極５４に対応した領域には、Ｙ方向に延在するとともにＸ方向に間隔をあけて並置された複数の延在部５６２が形成され、共通電極５６のうち電極７２に対応した領域には、Ｘ方向に延在するとともにＹ方向に間隔をあけて並置された複数の延在部７４２（電極７４）が形成される。図８のように第１基板１０に垂直な方向からみると、共通電極５６の各延在部５６２は画素電極５４の各延在部５４２の間隙内に位置し、電極７４の各延在部７４２は電極７２の各延在部７２２の間隙内に位置する。配向膜８０は絶縁層Ｌ3を覆うように形成される。
【００４７】
図９に示すように、各画素電極５４と共通電極５６との間に発生する電界（フリンジ電界）Ｆ2aが液晶５８に印加される。同様に、電極７２と電極７４との間には図９のように電界（フリンジ電界）Ｆ2bが発生して液晶５８に印加される。すなわち、第１実施形態と同様に、複数の電極７２で構成される電極ＥAと、複数の電極７４で構成される電極ＥBと、各電極７２および各電極７４の間の電圧が印加される液晶５８とが、図３の検出用容量素子６２として機能する。
【００４８】
図８および図９に示すように、配向膜８０には、電極７２の各延在部７２２および電極７４の各延在部７４２が延在するＸ方向に垂直な方向（Ｙ方向）に沿ってラビング処理が実施される。以上の構成においては、電極７２や電極７４の膜厚を反映した配向膜８０の段差の底面にラビング布が充分に接触しないから、配向膜８０の段差の近傍の液晶分子５８２は不規則に配向する。したがって、第１実施形態と同様に、第２基板２０に対する押圧力の方向に応じた対象物の検出の精度の相違が低減されるという利点がある。一方、画素電極５４の延在部５４２や共通電極５６の延在部５６２はラビング処理の方向（Ｙ方向）に延在するから、画素電極５４や共通電極５６の膜厚を反映した段差が配向膜８０の表面に現れる場合であっても、画素領域Ｕ1内の液晶分子５８２の配向の不良（表示品位の低下）は抑制される。
【００４９】
また、本形態の電極７２と電極７４との間の電界Ｆ2bにおいては、電極７２と電極７４とが同層から形成された第１実施形態の電界Ｆ1bと比較して第１基板１０に垂直な成分が豊富である。したがって、本形態における液晶分子５８２は、電極７２と電極７４との間の電界Ｆ2bが印加されることで、第１基板１０の表面に対して傾斜した方向に配向する。液晶分子５８２が傾斜した状態においては、液晶分子５８２が第１基板１０に平行な方向に配向する第１実施形態と比較して、対象物が第２基板２０に接触した場合（第２基板２０が変形した場合）に液晶分子５８２の配向が変化し易いという傾向がある。したがって、本形態においては、対象物の接触時と非接触時とで検出用容量素子６２の容量値ｃXの変化量ΔＣを第１実施形態と比較して大きく確保できる。したがって、対象物の検出の精度が向上するという利点がある。
【００５０】
＜Ｃ：第３実施形態＞
次に、本発明の第３実施形態について説明する。図１０は、第１基板１０における第２基板２０との対向面の面上の要素（単位領域Ｕ内）を図示した平面図であり、図１１は、図１０におけるXI-XI線の断面図である。本形態においては、第２実施形態と同様に、電極７２および画素電極５４が共通電極５６とは別層から形成される。
【００５１】
図１０および図１１に示すように、電極７２および画素電極５４は、絶縁層Ｌ2の面上に同層から形成された矩形状の電極である。複数の電極７２は、配線１６を介して回路部６４（増幅トランジスタ６４２のゲート）に並列に接続されることで検出用容量素子６２の電極ＥAとして機能する。
【００５２】
図１１に示すように、電極７２および画素電極５４が形成された絶縁層Ｌ2の表面は絶縁層Ｌ3で覆われる。共通電極５６は絶縁層Ｌ3の面上に形成される。図１０に示すように、共通電極５６のうち各画素電極５４に対向する領域には、Ｙ方向に延在するとともにＸ方向に間隔をあけて並置された複数の延在部５６２が形成される。換言すると、共通電極５６のうち各画素電極５４に対向する領域には、各延在部５６２の間隙に相当する開口部（スリット）が形成される。図１０および図１１に示すように、各延在部５６２は、絶縁層Ｌ3を挟んで画素電極５４に対向する。
【００５３】
さらに、共通電極５６のうち各電極７２に対向する領域は電極７４として機能する。電極７４は、Ｘ方向に延在するとともにＹ方向に間隔をあけて並置された複数の延在部７４２で構成される。換言すると、共通電極５６のうち各電極７２に対向する領域には、各延在部７４２の間隙に相当する開口部（スリット）が形成される。図１０および図１１に示すように、電極７４（各延在部７４２）は、絶縁層Ｌ3を挟んで電極７２に対向する。配向膜８０は絶縁層Ｌ3を覆うように形成される。
【００５４】
図１１に示すように、各延在部５６２の間隙を介して各画素電極５４と共通電極５６との間に発生する電界（フリンジ電界）Ｆ3aが液晶５８に印加される。同様に、電極７２と電極７４との間には、図１１に示すように、各延在部７４２の間隙を介して電界（フリンジ電界）Ｆ3bが発生して液晶５８に印加される。すなわち、複数の電極７２（電極ＥA）および複数の電極７４（電極ＥB）と、電極７２および電極７４の間の電圧が印加される液晶５８とが、図３の検出用容量素子６２として機能する。
【００５５】
図１０および図１１に示すように、配向膜８０には、電極７４の各延在部７４２が延在するＸ方向に垂直な方向（Ｙ方向）に沿ってラビング処理が実施される。以上の構成の検出領域Ｕ2内においては、電極７４の膜厚を反映した配向膜８０の段差の底面にラビング布が充分に接触しないから、第１実施形態や第２実施形態と同様に、第２基板２０に対する押圧力の方向に応じた対象物の検出の精度の相違が低減されるという利点がある。一方、共通電極５６の延在部５６２はラビング処理の方向（Ｙ方向）に延在するから、共通電極５６の膜厚を反映した段差が配向膜８０の表面に現れる場合であっても、第１実施形態や第２実施形態と同様に、画素領域Ｕ1内の液晶分子５８２の配向の不良（表示品位の低下）は抑制される。
【００５６】
なお、第３実施形態においては電極７４（延在部７４２）が矩形状の電極７２と対向するのに対し、第２実施形態においては各延在部７２２と各延在部７４２とが相互に噛合うように電極７２と電極７４とが配置されるから、電極７２と電極７４とが対向する部分の面積は、第３実施形態よりも第２実施形態のほうが小さい。したがって、第２実施形態における検出用容量素子６２の容量値ｃXは第３実施形態における容量値ｃXと比較して小さい。式(1)から理解されるように容量値ｃXが小さいほど対象物の接触時と非接触時との増幅トランジスタ６４２のゲートの電位ＶAの変化量ΔＶA（検出電流ＩSの電流量の変化量）は増加するから、対象物の検出の感度を高めるという観点からすると第２実施形態のほうが有利である。もっとも、第３実施形態においては電極７２や画素電極５４が単純な矩形状に形成されるから、第２実施形態と比較して電極７２や画素電極５４の形成が容易であるという利点がある。
【００５７】
＜Ｄ：変形例＞
以上の各形態には様々な変形が加えられる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の例示から２以上の態様を任意に選択して組合わせてもよい。
【００５８】
（１）変形例１  
電極７２の延在部７２２や電極７４の延在部７４２が延在する方向は任意である。例えば、図１２に示すように第１実施形態（図５）における電極７２の各延在部７２２および電極７４の各延在部７４２をＹ方向に延在させた構成や、図１３に示すように、第２実施形態（図８）における電極７２の各延在部７２２および電極７４の各延在部７４２をＹ方向に延在させた構成が採用される。また、図１４に示すように、第３実施形態（図１０）における電極７４の各延在部７４２をＹ方向に延在させた構成も採用される。図１２から図１４の構成においてはＸ方向に沿って配向膜８０のラビング処理が実施される。
【００５９】
また、画素電極５４の延在部５４２や共通電極５６の延在部５６２が延在する方向も任意である。例えば、図１５に示すように第１実施形態や第２実施形態における画素電極５４の延在部５４２や共通電極５６の延在部５６２をＸ方向に延在させた構成や、図１６に示すように第３実施形態における共通電極５６の延在部５６２をＸ方向に延在させた構成が採用される。図１５の構成においては、電極７２の延在部７２２および電極７４の延在部７４２が延在するＸ方向に垂直なＹ方向に沿って配向膜８０のラビング処理が実施され、図１６の構成においては、電極７４の延在部７４２が延在するＸ方向に垂直なＹ方向に沿って配向膜８０のラビング処理が実施される。なお、図１２から図１６においては配線１６やトランジスタ５０の図示を適宜に省略した。
【００６０】
（２）変形例２  
検出部６０の個数は任意である。例えば、以上の形態においては６個の画素回路Ｐを単位として１個の検出部６０を配置したが、各表示色（赤色，緑色，青色）の３個の画素回路Ｐを単位として１個の検出部６０を配置した構成や、画素回路Ｐ毎に１個の検出部６０を配置した構成も採用される。
【００６１】
（３）変形例３  
以上の各形態においては、画像を表示する機能と対象物を検出する機能とを兼備する表示装置１００を例示したが、画像の表示に使用される要素（各画素回路Ｐや走査線駆動回路４２やデータ線駆動回路４４）を省略することで、対象物の検出に専用される検出装置が実現される。
【００６２】
＜Ｅ：応用例＞
次に、本発明に係る電子機器について説明する。図１７ないし図１９には、以上に説明した何れかの形態に係る表示装置１００を採用した電子機器の形態が図示されている。
【００６３】
図１７は、表示装置１００を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、画像を表示する表示装置１００と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。
【００６４】
図１８は、表示装置１００を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、画像を表示する表示装置１００とを備える。スクロールボタン３００２を操作することによって、表示装置１００に表示される画面がスクロールされる。
【００６５】
図１９は、表示装置１００を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す斜視図である。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する表示装置１００とを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった様々な情報が表示装置１００に表示される。
【００６６】
なお、本発明に係る表示装置が適用される電子機器としては、図１７から図１９に例示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤなどが挙げられる。
【図面の簡単な説明】
【００６７】
【図１】本発明の第１実施形態に係る表示装置のブロック図である。
【図２】画素回路の回路図である。
【図３】検出部の回路図である。
【図４】対象物を検出する動作を示すタイミングチャートである。
【図５】第１基板の表面の平面図である。
【図６】図５におけるVI-VI線の断面図である。
【図７】図５におけるVII-VII線の断面図である。
【図８】本発明の第２実施形態における第１基板の表面の平面図である。
【図９】図８におけるIX-IX線の断面図である。
【図１０】本発明の第３実施形態における第１基板の表面の平面図である。
【図１１】図１０におけるXI-XI線の断面図である。
【図１２】第１実施形態の変形例の平面図である。
【図１３】第２実施形態の変形例の平面図である。
【図１４】第３実施形態の変形例の平面図である。
【図１５】第１実施形態の変形例の平面図である。
【図１６】第３実施形態の変形例の平面図である。
【図１７】電子機器（パーソナルコンピュータ）の斜視図である。
【図１８】電子機器（携帯電話機）の斜視図である。
【図１９】電子機器（携帯情報端末）の斜視図である。
【符号の説明】
【００６８】
１０……第１基板、２０……第２基板、３０……素子部、Ｐ……画素回路、３２……走査線、３４……データ線、２４……給電線、３６……制御線、３６２……初期化線、３６４……選択線、３８……検出線、４２……走査線駆動回路、４４……データ線駆動回路、４６……検出制御回路、４８……検出回路、５０……トランジスタ、５２……液晶素子、５４……画素電極、５６……共通電極、５８……液晶、６０……検出部、６２……検出用容量素子、６４……回路部、６４２……増幅トランジスタ、６４４……選択トランジスタ、６４６……初期化トランジスタ、６４８……基準容量素子、７２，７４……電極、５４２，５６２，７２２，７４２……延在部。
【図１】
2009276402.tif 000003
【図２】
2009276402.tif 000004
【図３】
2009276402.tif 000005
【図４】
2009276402.tif 000006
【図５】
2009276402.tif 000007
【図６】
2009276402.tif 000008
【図７】
2009276402.tif 000009
【図８】
2009276402.tif 000010
【図９】
2009276402.tif 000011
【図１０】
2009276402.tif 000012
【図１１】
2009276402.tif 000013
【図１２】
2009276402.tif 000014
【図１３】
2009276402.tif 000015
【図１４】
2009276402.tif 000016
【図１５】
2009276402.tif 000017
【図１６】
2009276402.tif 000018
【図１７】
2009276402.tif 000019
【図１８】
2009276402.tif 000020
【図１９】
2009276402.tif 000021