(57)【要約】【課題】素子ばらつきによるメモリ回路の動作不具合の発生を防止でき、製造性、動作信頼性、及び省電力性に優れた電気泳動表示装置を提供する。【解決手段】本発明の電気泳動表示装置は、画素４０ごとに、駆動用ＴＦＴ４１と、駆動用ＴＦＴ４１と画素電極３５との間に接続されたラッチ回路７０とが設けられており、ラッチ回路７０が、駆動用ＴＦＴ４１に接続された入力端子と画素電極３５に接続された出力端子とを有する転送インバータ７０ｔと、転送インバータ７０ｔの出力端子に接続された入力端子と駆動用ＴＦＴ４１に接続された出力端子とを有する帰還インバータ７０ｆと、帰還インバータ７０ｆの低電位電源側に接続されるとともに、帰還インバータ７０ｆを構成するＮ−ＭＯＳトランジスタ７４のオン抵抗より大きく、オフ抵抗より小さい抵抗値を有する抵抗素子Ｒ１と、を有する構成である。【選択図】図２
2009145859.tif 000002
【特許請求の範囲】
【請求項１】
一対の基板間に電気泳動粒子を含んだ電気泳動素子を挟持し、複数の画素からなる表示部を有する電気泳動表示装置であって、
一方の前記基板には前記画素ごとに画素電極が形成され、他方の前記基板には複数の前記画素に対して共通の対向電極が形成されており、
前記画素ごとに、画素スイッチング素子と、前記画素スイッチング素子と前記画素電極との間に接続されたメモリ回路と、が設けられ、
前記メモリ回路が、前記画素スイッチング素子に接続された入力端子と前記画素電極に接続された出力端子とを有する転送インバータと、前記転送インバータの前記出力端子に接続された入力端子と前記画素スイッチング素子に接続された出力端子とを有する帰還インバータと、前記帰還インバータと低電位電源端子との間に接続されるとともに、前記帰還インバータを構成するＮ型トランジスタのオン抵抗より大きく、オフ抵抗より小さい抵抗値を有する抵抗素子と、を有することを特徴とする電気泳動表示装置。
【請求項２】
一対の基板間に電気泳動粒子を含んだ電気泳動素子を挟持し、複数の画素からなる表示部を有する電気泳動表示装置であって、
一方の前記基板には前記画素ごとに画素電極が形成され、他方の前記基板には複数の前記画素に対して共通の対向電極が形成されており、
前記画素ごとに、画素スイッチング素子と、前記画素スイッチング素子と前記画素電極との間に接続されたメモリ回路と、が設けられ、
前記メモリ回路が、前記画素スイッチング素子に接続された入力端子と前記画素電極に接続された出力端子とを有する転送インバータと、前記転送インバータの前記出力端子に接続された入力端子と前記画素スイッチング素子に接続された出力端子とを有する帰還インバータと、前記帰還インバータの出力端子と前記帰還インバータの高電位電源端子との間に接続されたスイッチングトランジスタと、を備えており、
前記帰還インバータは、Ｐ型トランジスタと、前記Ｐ型トランジスタと低電位電源端子との間に配置された抵抗素子とを有し、前記抵抗素子の抵抗値が、前記Ｐ型トランジスタのオン抵抗と前記スイッチングトランジスタのオン抵抗とを合計した抵抗値よりも大きく、前記Ｐ型トランジスタのオフ抵抗と前記スイッチングトランジスタのオン抵抗とを合計した抵抗値よりも小さいことを特徴とする電気泳動表示装置。
【請求項３】
前記帰還インバータの出力端子と高電位電源端子との間にスイッチングトランジスタが接続されており、
前記スイッチングトランジスタのゲート端子が、前記画素スイッチング素子を構成するトランジスタのゲート端子とともに走査線に接続されていることを特徴とする請求項１又は２に記載の電気泳動表示装置。
【請求項４】
前記スイッチングトランジスタが、前記帰還インバータを構成するＰ型トランジスタと前記高電位電源端子との間に接続されていることを特徴とする請求項３に記載の電気泳動表示装置。
【請求項５】
前記抵抗素子の抵抗値が、前記Ｐ型トランジスタのオン抵抗と前記スイッチングトランジスタのオン抵抗との和の２０倍以上であり、前記Ｐ型トランジスタのオン抵抗と前記スイッチングトランジスタのオフ抵抗との和の１／２０以下であることを特徴とする請求項３又は４に記載の電気泳動表示装置。
【請求項６】
前記画素ごとに、前記メモリ回路の出力に基づいて複数の制御線と前記画素電極との接続をスイッチングするスイッチ回路が設けられていることを特徴とする請求項１から５のいずれか１項に記載の電気泳動表示装置。
【請求項７】
前記スイッチ回路に第１及び第２の制御線が接続されており、前記スイッチ回路は前記メモリ回路の出力に基づいて前記第１及び第２の制御線を択一的に選択して前記画素電極と接続することを特徴とする請求項６に記載の電気泳動表示装置。
【請求項８】
前記画素に対して画像データに基づく画像信号を出力するとともに、前記第１及び第２の制御線を介して制御信号を出力する制御部を備え、
前記制御部は、
前記画像データにおける階調値の頻度分布を作成するヒストグラム作成部と、
ハイレベルの前記画像信号に変換される前記階調値のデータ数である第１変数と、ローレベルの前記画像信号に変換される前記階調値のデータ数である第２変数とを前記頻度分布から算出するデータ解析部と、
前記第１変数が前記第２変数よりも大きい場合に当該制御部を、階調反転させた前記画像信号を生成して前記画素に出力するとともに、前記第１及び第２の制御線に供給する前記制御信号を入れ替えて出力する動作モードに移行させる動作切替部と、
を有することを特徴とする請求項７に記載の電気泳動表示装置。
【請求項９】
請求項２に記載の電気泳動表示装置の駆動方法であって、
前記表示部に対応する画像データから階調値の頻度分布を作成し、前記頻度分布においてハイレベルの画像信号に変換される前記階調値のデータ数とローレベルの画像信号に変換される前記階調値のデータ数とを比較し、前記ハイレベルの画像信号に変換される前記階調値のデータ数の方が多い場合に、階調反転させた画像信号を前記画素に出力するとともに、前記第１及び第２の制御線に供給する制御信号を入れ替えて出力することを特徴とする電気泳動表示装置の駆動方法。
【請求項１０】
請求項１から８のいずれか１項に記載の電気泳動表示装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気泳動表示装置、電気泳動表示装置の駆動方法、及び電子機器に関するものである。
【背景技術】
【０００２】
アクティブマトリクス型の電気泳動表示装置として、画素内にスイッチング用トランジスタとメモリ回路とを備えたものが知られていた（例えば、特許文献１を参照）。特許文献１記載の表示装置では、画素スイッチング用トランジスタや画素電極が形成された第１基板上に、帯電粒子を内蔵したマイクロカプセルを接着していた。そして、第２基板側に形成された対向電極と第１基板側の画素電極との間にマイクロカプセルを挟持し、画素電極と対向電極との間に発生させた電界により帯電粒子を制御することで画像を表示していた。
【特許文献１】特開２００３−８４３１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１記載のように、画素内に電位として情報を保持するラッチを内蔵する方式(ここではＳＲＡＭ（Static Random Access Memory）方式と表現する。)は、キャパシタにより電位を保持するキャパシタ内蔵方式(１Ｃ方式またはＤＲＡＭ（Dynamic Random Access Memory）方式と表現する。)と比較して、一定期間ごとの画像信号書き込みが不要となるので低消費電力化が可能であった。
また、画素回路を低温ポリシリコンＴＦＴ（Thin Film Transistor）で形成すると、低電圧で駆動させることが可能となり、消費電力を低減することができる。このため、電気泳動表示装置の画素回路には、低温ポリシリコンＴＦＴ（Thin Film Transistor）が多用されていた。
【０００４】
ところが、例えば、エキシマアニール法により結晶化させた低温ポリシリコンＴＦＴは、トランジスタ素子の製造ばらつきが大きいという問題があった。一例としては、近接するトランジスタ間において、トランジスタの単位幅当たりのオン電流がおよそ２〜３倍も異なることがある。そのため、電気泳動表示装置の画素に内蔵される１本のビット線で構成されたＳＲＡＭ（ラッチ回路）では、書込トランジスタ（画素スイッチング素子）を含めたＴＦＴの製造ばらつきにより画像信号の書き込みに失敗してしまうおそれがあった。
【０００５】
ここで図２０は、特許文献１に記載の回路構成を備えた画素を示す図である。
図２０に示す画素５４０は、書込トランジスタである駆動用ＴＦＴ４１と、ラッチ回路５７０と、画素電極３５と、共通電極３７と、電気泳動素子３２とを有している。ラッチ回路５７０は、２つのＰ−ＭＯＳトランジスタ７１、７３と、２つのＮ−ＭＯＳトランジスタ７２、７４とを備えたＳＲＡＭである。なお、図２０に示す各構成要素の具体的構成については、後段の実施形態において図２を参照して詳細に説明している。
【０００６】
画素５４０では、走査線６６を介して入力される選択信号により駆動用ＴＦＴ４１をオン状態とし、データ線６８とラッチ回路５７０のデータ入力端子Ｎ１とを接続することで、データ線６８からラッチ回路５７０に画像信号を書き込むようになっている。そして、ラッチ回路５７０に保持された電位に基づき変化するデータ出力端子Ｎ２の電位（電源電圧Ｖｄｄ又はＶｓｓ）を画素電極３５に入力するようになっている。
【０００７】
通常、画素５４０では、ラッチ回路５７０に画像信号を供給する駆動用ＴＦＴ４１は、ラッチ回路５７０を構成するＰ−ＭＯＳトランジスタ７３及びＮ−ＭＯＳトランジスタ７４よりも大きい電流駆動能力（オン電流）を有するサイズで形成される。しかしながら、これらのトランジスタを低温ポリシリコンＴＦＴにより形成すると、上述したように、素子の製造ばらつきが大きいために、駆動用ＴＦＴ４１の電流駆動能力と、Ｐ−ＭＯＳトランジスタ７３又はＮ−ＭＯＳトランジスタ７４の電流駆動能力とが逆転してしまうおそれがあった。そして、電流駆動能力の逆転が生じると、駆動用ＴＦＴ４１を介したラッチ回路５７０への画像信号の書き込みに失敗し、画像信号入力が表示に正確に反映されなくなるおそれがあった。
【０００８】
これに対して、負電源を使用する液晶パネルでは、ラッチ回路を備えた画素に確実に書き込みが成されるように構成したものも知られている。しかし、例えば、後述するコモン振り駆動のように負電源を使用しない構成とした電気泳動表示装置では、素子ばらつきの影響を受けないようにするために、駆動用ＴＦＴ４１のサイズを大きくする必要があった。
経験的には、素子ばらつきを十分に吸収できるようにするために、駆動用ＴＦＴ４１の幅をＰ−ＭＯＳトランジスタ７３及びＮ−ＭＯＳトランジスタ７４の幅の３〜５倍以上とする必要があった。そうすると、１画素当たりの面積が大きくなるために高精細化への対応が困難になり、さらには、画像信号の書き込み時における貫通電流（駆動用ＴＦＴ４１の容量を充電する際に走査線６６に流れる電流）が大きくなるために消費電力が増大する。また、データ線６８同士を介したリーク電流もパネル消費電流として無視できなくなるという問題があった。
【０００９】
本発明は、上記の問題点に鑑みなされたものであって、素子ばらつきによるメモリ回路の動作不具合の発生を防止でき、製造性、動作信頼性、及び省電力性に優れた電気泳動表示装置、電気泳動表示装置の駆動方法、及び電子機器を提供することを目的の１つとする。
また、消費電力を低減した電気泳動表示装置、電気泳動表示装置の駆動方法、及び電子機器を提供することを目的の１つとする。
【課題を解決するための手段】
【００１０】
本発明の第１の態様の電気泳動表示装置は、一対の基板間に電気泳動粒子を含んだ電気泳動素子を挟持し、複数の画素からなる表示部を有する電気泳動表示装置であって、一方の前記基板には前記画素ごとに画素電極が形成され、他方の前記基板には複数の前記画素に対して共通の対向電極が形成されており、前記画素ごとに、画素スイッチング素子と、前記画素スイッチング素子と前記画素電極との間に接続されたメモリ回路と、が設けられ、前記メモリ回路が、前記画素スイッチング素子に接続された入力端子と前記画素電極に接続された出力端子とを有する転送インバータと、前記転送インバータの前記出力端子に接続された入力端子と前記画素スイッチング素子に接続された出力端子とを有する帰還インバータと、前記帰還インバータと低電位電源端子との間に接続されるとともに、前記帰還インバータを構成するＮ型トランジスタのオン抵抗より大きく、オフ抵抗より小さい抵抗値を有する抵抗素子と、を有することを特徴とする。
【００１１】
このように帰還インバータの低電位電源側に抵抗素子を設けることで、帰還インバータの出力端子（メモリ回路の入力端子）と低電位電源端子との間に一定の負荷をかけることができるので、画素スイッチング素子と接続されたメモリ回路の入力端子の電位を抵抗素子によって所定電位以上に固定することができる。
したがって、製造ばらつきによって画素スイッチング素子の電流駆動能力が小さくなったり、帰還インバータのトランジスタのオン抵抗が小さくなったりしても、メモリ回路のデータ入力端子（転送インバータの入力端子；帰還インバータの出力端子）の電位を確実に規定することができる。
これにより、メモリ回路に確実に画像信号を入力することができる。また、画素スイッチング素子のゲート幅を小さくしても動作することから、大型のパネルにおいても走査線の電位変化の際に生じる電流を少なくすることができ、電力消費を抑えることができる。
よって本発明によれば、製造ばらつきの影響を抑えて確実な動作が可能であり、製造性及び動作信頼性、並びに省電力性に優れた電気泳動表示装置を提供することができる。
【００１２】
本発明の第２の態様の電気泳動表示装置は、一対の基板間に電気泳動粒子を含んだ電気泳動素子を挟持し、複数の画素からなる表示部を有する電気泳動表示装置であって、一方の前記基板には前記画素ごとに画素電極が形成され、他方の前記基板には複数の前記画素に対して共通の対向電極が形成されており、前記画素ごとに、画素スイッチング素子と、前記画素スイッチング素子と前記画素電極との間に接続されたメモリ回路と、が設けられ、前記メモリ回路が、前記画素スイッチング素子に接続された入力端子と前記画素電極に接続された出力端子とを有する転送インバータと、前記転送インバータの前記出力端子に接続された入力端子と前記画素スイッチング素子に接続された出力端子とを有する帰還インバータと、前記帰還インバータの出力端子と前記帰還インバータの高電位電源端子との間に接続されたスイッチングトランジスタと、を備えており、前記帰還インバータは、Ｐ型トランジスタと、前記Ｐ型トランジスタと低電位電源端子との間に配置された抵抗素子とを有し、前記抵抗素子の抵抗値が、前記Ｐ型トランジスタのオン抵抗と前記スイッチングトランジスタのオン抵抗とを合計した抵抗値よりも大きく、前記Ｐ型トランジスタのオフ抵抗と前記スイッチングトランジスタのオン抵抗とを合計した抵抗値よりも小さいことを特徴とする。
【００１３】
この第２の態様では、帰還インバータをＰ−ＭＯＳインバータとしている。かかる構成によれば、Ｐ型トランジスタと接続された抵抗素子の負荷により、Ｐ型トランジスタがオフ状態にあるときに、メモリ回路のデータ入力端子の電位を確実に規定できる。また、抵抗素子とともに設けられたスイッチングトランジスタが、画像信号入力時にメモリ回路のデータ入力端子を高電位電源端子から遮断するので、Ｐ型トランジスタがオン状態にあるときにも、メモリ回路のデータ入力端子の電位を確実に規定できる。
したがって、第２の態様によれば、製造ばらつきの影響を抑えて確実な動作が可能であり、製造性及び動作信頼性に優れた電気泳動表示装置を提供することができる。また、画素スイッチング素子のゲート幅を小さくしても動作することから、第１の態様と同様に、走査線の電位変化の際に生じる電流を少なくすることができ、省電力性に優れた電気泳動表示装置とすることができる。
【００１４】
前記帰還インバータの出力端子と高電位電源端子との間にスイッチングトランジスタが接続されており、前記スイッチングトランジスタのゲート端子が、前記画素スイッチング素子を構成するトランジスタのゲート端子とともに走査線に接続されていることが好ましい。
このような構成とすれば、メモリ回路の画像信号を入力する際に、画素スイッチング素子とスイッチングトランジスタとを同期して動作させることができ、スイッチングトランジスタによって確実に帰還インバータの電源を遮断することができる。
【００１５】
前記スイッチングトランジスタが、前記帰還インバータを構成するＰ型トランジスタと前記高電位電源端子との間に接続されていることが好ましい。
このような構成とすれば、スイッチングトランジスタの寄生容量が充電される期間においてメモリ回路のデータ入力端子の電位が変動するのを防止でき、ノイズによる誤動作を防止することができる。
【００１６】
前記抵抗素子の抵抗値が、前記Ｐ型トランジスタのオン抵抗と前記スイッチングトランジスタのオン抵抗との和の２０倍以上であり、前記Ｐ型トランジスタのオン抵抗と前記スイッチングトランジスタのオフ抵抗との和の１／２０以下であることが好ましい。
このような構成とすれば、メモリ回路にハイレベルの画像信号を入力したときのデータ入力端子の電位が高電位電源端子の電位から５％以内の範囲となる。また、ローレベルの画像信号を入力したときのデータ入力端子の電位が低電位電源端子から５％以内の範囲となる。これにより、転送インバータの入力端子にハイレベル又はローレベルを確実に供給することができるので、転送インバータに貫通電流が流れるのを防止することができる。
【００１７】
前記画素ごとに、前記メモリ回路の出力に基づいて複数の制御線と前記画素電極との接続をスイッチングするスイッチ回路が設けられていることが好ましい。
このような構成とすることで、メモリ回路に入力される画像信号と、電気泳動素子を駆動するために画素電極に印加される電圧とを別々の電位に設定することができ、また画像表示の制御の自由度も向上する。また制御線の電位状態を適切に設定することでリーク電流を防止することができ、消費電力を低減することができる。
【００１８】
前記スイッチ回路に第１及び第２の制御線が接続されており、前記スイッチ回路は前記メモリ回路の出力に基づいて前記第１及び第２の制御線を択一的に選択して前記画素電極と接続することが好ましい。
このような構成とすれば、簡素な構成で表示制御の自由度が高く、また消費電力も低減できる電気泳動表示装置となる。
【００１９】
前記画素に対して画像データに基づく画像信号を出力するとともに、前記第１及び第２の制御線を介して制御信号を出力する制御部を備え、前記制御部は、前記画像データにおける階調値の頻度分布を作成するヒストグラム作成部と、ハイレベルの前記画像信号に変換される前記階調値のデータ数である第１変数と、ローレベルの前記画像信号に変換される前記階調値のデータ数である第２変数とを前記頻度分布から算出するデータ解析部と、前記第１変数が前記第２変数よりも大きい場合に、階調反転させた前記画像信号を生成して前記画素に出力するとともに、前記第１及び第２の制御線に供給する前記制御信号を入れ替えて出力する動作切替部と、を有する構成とすることもできる。
このような構成とすれば、上記した第２の態様の電気泳動表示装置において、画像データの階調分布に応じて動作モードを変更することができる構成となる。第２の態様の電気泳動表示装置では、帰還インバータがＰ−ＭＯＳインバータであるため、メモリ回路のハイレベルが書き込まれてＰ型トランジスタがオン状態になっていると、抵抗素子に電流が流れて電力を消費する。そこで、あらかじめ画像データを解析してハイレベルの画像信号が画素に書き込まれるのをなるべく少なくすることで、表示部全体での消費電力が上昇するのを抑えることができる。
【００２０】
次に、本発明の電気泳動表示装置の駆動方法は、先の第２の態様に係る電気泳動表示装置の駆動方法であって、前記表示部に対応する画像データから階調値の頻度分布を作成し、前記頻度分布においてハイレベルの画像信号に変換される前記階調値のデータ数とローレベルの画像信号に変換される前記階調値のデータ数とを比較し、前記ハイレベルの画像信号に変換される前記階調値のデータ数の方が多い場合に、階調反転させた画像信号を前記画素に出力するとともに、前記第１及び第２の制御線に供給する制御信号を入れ替えて出力することを特徴とする。
このような駆動方法によれば、第２の態様の電気泳動表示装置における動作時の消費電力を低減することができる。
【００２１】
次に、本発明の電子機器は、先に記載の本発明の電気泳動表示装置を備えたことを特徴とする。
この構成によれば、動作信頼性及び製造性に優れた表示手段を具備した電子機器を提供することができる。また、低消費電力の表示手段を具備した電子機器を提供することができる。
【発明を実施するための最良の形態】
【００２２】
以下に、図面を用いて本発明における電気泳動表示装置について説明する。なお本実施形態では、アクティブマトリクス方式により駆動される電気泳動表示装置について説明する。
なお、本実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等を異ならせている。
【００２３】
（第１の実施形態）
図１は、アクティブマトリクス駆動方式の電気泳動表示装置１の概略構成図である。
電気泳動表示装置１は、複数の画素４０が配列された表示部５を備えている。表示部５の周辺には、走査線駆動回路６１、データ線駆動回路６２、コントローラ（制御部）６３、及び共通電源変調回路６４が配置されている。走査線駆動回路６１、データ線駆動回路６２、及び共通電源変調回路６４は、それぞれコントローラ６３と接続されている。コントローラ６３は、上位装置から供給される画像データや同期信号に基づき、これらを総合的に制御する。
【００２４】
表示部５には走査線駆動回路６１から延びる複数の走査線６６と、データ線駆動回路６２から延びる複数のデータ線６８とが設けられ、これらの交差位置に対応して画素４０が設けられている。
データ線駆動回路６２は、ｎ本のデータ線６８（Ｘ１、Ｘ２、…、Ｘｎ）を介して各々の画素４０に接続されており、コントローラ６３の制御のもと、画素４０の各々に対応する１ビットの画像データを規定する画像信号を画素４０に供給する。
なお、本実施形態では、画像データ「０」を規定する場合にはローレベルの画像信号を画素４０に供給し、画像データ「１」を規定する場合はハイレベルの画像信号を画素４０に供給するものとする。
【００２５】
走査線駆動回路６１は、ｍ本の走査線６６（Ｙ１、Ｙ２、…、Ｙｍ）を介して各々の画素４０に接続されており、コントローラ６３の制御のもと、１行目からｍ行目までの走査線６６を順次選択し、画素４０に設けられた駆動用ＴＦＴ４１（図２参照）のオンタイミングを規定する選択信号を、選択した走査線６６を介して供給する。
【００２６】
表示部５にはまた、共通電源変調回路６４から延びる低電位電源線４９、高電位電源線５０、共通電極配線５５、第１の制御線９１、及び第２の制御線９２が設けられている。それぞれの配線は画素４０と接続されている。共通電源変調回路６４は、コントローラ６３の制御のもと、上記の配線の各々に供給すべき各種信号を生成する一方、これら各配線の電気的な接続及び切断（ハイインピーダンス化）を行う。
【００２７】
次に、図２は、画素４０の回路構成図である。
画素４０は、図２に示すように、駆動用ＴＦＴ（画素スイッチング素子）４１と、ラッチ回路（メモリ回路）７０と、スイッチ回路８０と、電気泳動素子３２と、画素電極３５と、共通電極３７とを備えている。これらの素子を取り囲むように、走査線６６と、データ線６８と、低電位電源線４９と、高電位電源線５０と、第１の制御線９１と、第２の制御線９２と、が配置されている。画素４０は、ラッチ回路７０により画像信号を電位として保持するＳＲＡＭ（Static Random Access Memory）方式の構成である。
【００２８】
駆動用ＴＦＴ４１は、Ｎ−ＭＯＳ（Negative Metal Oxide Semiconductor）トランジスタからなる画素スイッチング素子である。駆動用ＴＦＴ４１のゲート端子は走査線６６に接続され、ソース端子はデータ線６８に接続され、ドレイン端子はラッチ回路７０のデータ入力端子Ｎ１に接続されている。スイッチ回路８０は、ラッチ回路７０のデータ出力端子Ｎ２、及び画素電極３５に接続されている。電気泳動素子３２は、画素電極３５と共通電極３７とで挟持されている。
【００２９】
ラッチ回路７０は、転送インバータ７０ｔ及び帰還インバータ７０ｆと、抵抗素子Ｒ１とを備えている。
転送インバータ７０ｔと帰還インバータ７０ｆとは、互いの入力端子に他方の出力端子が接続されたループ構造であり、それぞれのインバータには、高電位電源端子ＰＨを介して接続された高電位電源線５０と、低電位電源端子ＰＬを介して接続された低電位電源線４９とから電源電圧が供給される。抵抗素子Ｒ１は、帰還インバータ７０ｆと低電位電源端子ＰＬとの間に接続されている。
【００３０】
転送インバータ７０ｔは、互いのドレイン端子をデータ出力端子Ｎ２に接続されたＰ−ＭＯＳトランジスタ７１とＮ−ＭＯＳトランジスタ７２とからなり、Ｐ−ＭＯＳトランジスタ７１のソース端子は高電位電源端子ＰＨに接続され、Ｎ−ＭＯＳトランジスタ７２のソース端子は低電位電源端子ＰＬに接続されている。Ｐ−ＭＯＳトランジスタ７１及びＮ−ＭＯＳトランジスタ７２のゲート端子（転送インバータ７０ｔの入力端子）は、データ入力端子Ｎ１と接続されている。
【００３１】
帰還インバータ７０ｆは、互いのドレイン端子をデータ入力端子Ｎ１に接続されたＰ−ＭＯＳトランジスタ７３とＮ−ＭＯＳトランジスタ７４とからなり、Ｐ−ＭＯＳトランジスタ７３のソース端子は高電位電源端子ＰＨに接続され、Ｎ−ＭＯＳトランジスタ７４のソース端子は、抵抗素子Ｒ１の一方の端子と接続されている。抵抗素子Ｒ１の他方の端子は低電位電源端子ＰＬに接続されている。
Ｐ−ＭＯＳトランジスタ７３及びＮ−ＭＯＳトランジスタ７４のゲート端子（帰還インバータ７０ｆの入力端子）は、データ出力端子Ｎ２（転送インバータ７０ｔの出力端子）と接続されている。
【００３２】
スイッチ回路８０は、第１のトランスミッションゲートＴＧ１と、第２のトランスミッションゲートＴＧ２とを備えて構成されている。
第１のトランスミッションゲートＴＧ１は、Ｎ−ＭＯＳトランジスタ８１とＰ−ＭＯＳトランジスタ８２とからなる。Ｎ−ＭＯＳトランジスタ８１及びＰ−ＭＯＳトランジスタ８２のソース端子は第１の制御線９１に接続され、Ｎ−ＭＯＳトランジスタ８１及びＰ−ＭＯＳトランジスタ８２のドレイン端子は画素電極３５に接続されている。また、Ｎ−ＭＯＳトランジスタ８１のゲート端子は、駆動用ＴＦＴ４１のドレイン端子（ラッチ回路７０のデータ入力端子Ｎ１）に接続され、Ｐ−ＭＯＳトランジスタ８２のゲート端子は、ラッチ回路７０のデータ出力端子Ｎ２に接続されている。
【００３３】
第２のトランスミッションゲートＴＧ２は、Ｎ−ＭＯＳトランジスタ８３とＰ−ＭＯＳトランジスタ８４とからなる。Ｎ−ＭＯＳトランジスタ８３及びＰ−ＭＯＳトランジスタ８４のソース端子は第２の制御線９２に接続され、Ｎ−ＭＯＳトランジスタ８３及びＰ−ＭＯＳトランジスタ８４のドレイン端子は、画素電極３５に接続されている。また、Ｎ−ＭＯＳトランジスタ８３のゲート端子は、ラッチ回路７０のデータ出力端子Ｎ２に接続され、Ｐ−ＭＯＳトランジスタ８４のゲート端子は、駆動用ＴＦＴ４１のドレイン電極（ラッチ回路７０のデータ入力端子Ｎ１）に接続されている。
【００３４】
ここで、ラッチ回路７０に画像データ「１」（ハイレベルの画像信号）が記憶され、データ出力端子Ｎ２からローレベルの信号が出力された場合、第１のトランスミッションゲートＴＧ１がオン状態となり、第１の制御線９１を介して供給される信号Ｓ１が画素電極３５に供給される。一方、ラッチ回路７０に画像データ「０」（ローレベルの画像信号）が記憶され、データ出力端子Ｎ２からハイレベルの信号が出力された場合、第２のトランスミッションゲートＴＧ２がオン状態となり、第２の制御線９２を介して供給される信号Ｓ２が画素電極３５に供給される。
【００３５】
画素電極３５は、Ａｌ（アルミニウム）などにより形成され、電気泳動素子３２に電圧を印加するものである。画素電極３５は、第１のトランスミッションゲートＴＧ１及び第２のトランスミッションゲートＴＧ２と接続されている。
共通電極３７は、画素電極３５の対向電極としての機能を有し、ＭｇＡｇ（マグネシウム銀）、ＩＴＯ（インジウム・スズ酸化物）、ＩＺＯ（インジウム・亜鉛酸化物）などから形成された透明電極であり、共通電極配線５５を介して共通電極電位Ｖｃｏｍが供給される。電気泳動素子３２は、画素電極３５と共通電極３７との間に狭持されており、これら画素電極３５と共通電極３７との電位差によって生じる電界により画像を表示させる。
【００３６】
図３は、表示部５における電気泳動表示装置１の部分断面図である。電気泳動表示装置１は、素子基板３０と対向基板３１との間に、複数のマイクロカプセル２０を配列してなる電気泳動素子３２を挟持した構成を備えている。表示部５において、素子基板３０の電気泳動素子３２側には複数の画素電極３５が配列形成されており、電気泳動素子３２は接着剤層３３を介して画素電極３５と接着されている。対向基板３１の電気泳動素子３２側には複数の画素電極３５と対向する平面形状の共通電極３７が形成されており、共通電極３７上に電気泳動素子３２が設けられている。
【００３７】
素子基板３０は、ガラスやプラスチック等からなる基板であり、画像表示面とは反対側に配置されるため透明なものでなくてもよい。図示は省略しているが、画素電極３５と素子基板３０との間には、図１や図２に示した走査線６６、データ線６８、駆動用ＴＦＴ４１、ラッチ回路７０、スイッチ回路８０などが形成されている。
【００３８】
対向基板３１はガラスやプラスチック等からなる基板であり、画像表示側に配置されるため透明基板とされる。対向基板３１上に形成された共通電極３７は、ＭｇＡｇ（マグネシウム銀）、ＩＴＯ（インジウム・スズ酸化物）、ＩＺＯ（インジウム・亜鉛酸化物）等の透明導電材料を用いて形成されている。
なお、電気泳動素子３２は、あらかじめ対向基板３１側に形成され、接着剤層３３までを含めた電気泳動シートとして取り扱われるのが一般的である。製造工程において、電気泳動シートは接着剤層３３の表面に保護用の剥離紙が貼り付けられた状態で取り扱われる。そして、別途製造された素子基板３０（画素電極３５や各種回路などが形成されている）に対して、剥離紙を剥がした当該電気泳動シートを貼り付けることによって、表示部５を形成する。このため、接着剤層３３は画素電極３５側のみに存在することになる。
【００３９】
図４は、マイクロカプセル２０の模式断面図である。マイクロカプセル２０は、例えば５０μｍ程度の粒径を有しており、内部に分散媒２１と、複数の白色粒子（電気泳動粒子）２７と、複数の黒色粒子（電気泳動粒子）２６とを封入した球状体である。マイクロカプセル２０は、図３に示すように共通電極３７と画素電極３５とで挟持され、１つの画素４０内に１つ又は複数のマイクロカプセル２０が配置される。
【００４０】
マイクロカプセル２０の外殻部（壁膜）は、ポリメタクリル酸メチル、ポリメタクリル酸エチルなどのアクリル樹脂、ユリア樹脂、アラビアゴムなどの透光性を持つ高分子樹脂などを用いて形成される。
分散媒２１は、白色粒子２７と黒色粒子２６とをマイクロカプセル２０内に分散させる液体である。分散媒２１としては、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、カルボン酸塩などを例示することができ、その他の油類であってもよい。これらの物質は単独又は混合物として用いることができ、さらに界面活性剤などを配合してもよい。
【００４１】
白色粒子２７は、例えば、二酸化チタン、亜鉛華、三酸化アンチモン等の白色顔料からなる粒子（高分子あるいはコロイド）であり、例えば負に帯電されて用いられる。黒色粒子２６は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子（高分子あるいはコロイド）であり、例えば正に帯電されて用いられる。
これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンドなどの粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤などを添加することができる。
また、黒色粒子２６及び白色粒子２７に代えて、例えば赤色、緑色、青色などの顔料を用いてもよい。かかる構成によれば、表示部５に赤色、緑色、青色などを表示することができる。
【００４２】
図５は、電気泳動素子の動作説明図である。図５（ａ）は、画素４０を白表示する場合、図５（ｂ）は、画素４０を黒表示する場合をそれぞれ示している。
図５（ａ）に示す白表示の場合には、共通電極３７が相対的に高電位、画素電極３５が相対的に低電位に保持される。これにより、負に帯電した白色粒子２７が共通電極３７に引き寄せられる一方、正に帯電した黒色粒子２６が画素電極３５に引き寄せられる。その結果、表示面側となる共通電極３７側からこの画素を見ると、白色が認識される。
図５（ｂ）に示す黒表示の場合、共通電極３７が相対的に低電位、画素電極３５が相対的に高電位に保持される。これにより、正に帯電した黒色粒子２６が共通電極３７に引き寄せられる一方、負に帯電した白色粒子２７が画素電極３５に引き寄せられる。その結果、共通電極３７側からこの画素を見ると黒色が認識される。
【００４３】
以上の構成を備えた電気泳動表示装置１では、駆動用ＴＦＴ４１を介してラッチ回路７０のデータ入力端子Ｎ１に画像信号を入力することでラッチ回路７０に画像信号を電位として記憶させる。そして、記憶された電位に基づいてデータ出力端子Ｎ２から出力される電位に基づいてスイッチ回路８０を動作させることで、第１及び第２の制御線９１、９２を択一的に画素電極３５と接続する。これにより、画素電極３５に制御信号Ｓ１又は制御信号Ｓ２が入力され、図５に示したように、共通電極３７との電位差に基づいて画素４０が黒又は白表示される。
【００４４】
ラッチ回路７０に画像信号を入力する際には、走査線６６にパルス状の選択信号を入力し、動作対象の画素４０の駆動用ＴＦＴ４１のゲート端子にハイレベルを入力する。これにより、駆動用ＴＦＴ４１がオン状態となってデータ線６８とラッチ回路７０のデータ入力端子Ｎ１とが電気的に接続され、データ線６８から供給される画像信号（ハイレベル、ローレベル）がラッチ回路７０に電位として記憶される。
【００４５】
本実施形態の電気泳動表示装置１では、図２に示したように、Ｎ−ＭＯＳトランジスタ７４と低電位電源端子ＰＬとの間に抵抗素子Ｒ１を設けたことで、上述したラッチ回路７０への画像信号の書き込みを確実に行えるようになっている。以下、かかる作用について詳細に説明する。
【００４６】
ラッチ回路７０に保持されている電位と異なる電位の画像信号を書き込み、ラッチ回路７０のデータ更新を行う場合には、ラッチ回路７０のＰ−ＭＯＳトランジスタ７３又はＮ−ＭＯＳトランジスタ７４に抗い、データ入力端子Ｎ１の電位を強制的に画像信号の電位とする必要がある。
そのため、通常は、画像信号の書き込みを確実に行えるように、駆動用ＴＦＴ４１の電流駆動能力がＮ−ＭＯＳトランジスタ７４よりも大きくなるよう設計されている。すなわち、駆動用ＴＦＴ４１としてＮ−ＭＯＳトランジスタ７４よりも幅が大きく、オン抵抗の小さいＴＦＴが用いられている。
【００４７】
しかし、駆動用ＴＦＴ４１やＰ−ＭＯＳトランジスタ７３、Ｎ−ＭＯＳトランジスタ７４のオン電流が製造ばらつきによって設計値からずれると、上述したラッチ回路７０のデータ更新に失敗する可能性がある。特に低温ポリシリコンプロセスによりＴＦＴを作製している場合には、単位幅あたりのオン電流が２〜３倍程度も変動することがあり、駆動用ＴＦＴ４１の電流駆動能力が設計値よりも低く（オン抵抗が高く）なったり、Ｐ−ＭＯＳトランジスタ７３やＮ−ＭＯＳトランジスタ７４のオン抵抗が低くなる可能性が高くなる。
【００４８】
ここで、ラッチ回路７０にハイレベルの電位が保持されており、入力される画像信号がローレベルである場合には、Ｎ−ＭＯＳである駆動用ＴＦＴ４１におけるゲートソース間の電位差（Ｖｇｓ）が大きいため、駆動用ＴＦＴ４１のオン電流を確保しやすく、書き込みの失敗は生じにくい。
しかし、ラッチ回路にローレベルの電位が保持されており、入力される画像信号がハイレベルである場合には、駆動用ＴＦＴ４１のＶｇｓが小さく、またラッチ回路７０のデータ入力端子Ｎ１の電位が上昇するにつれて駆動用ＴＦＴ４１のソースドレイン間の電位差（Ｖｄｓ）も小さくなるため、オン電流が低下して書き込みに失敗する可能性がある。
【００４９】
そこで本実施形態では、帰還インバータ７０ｆの低電位電源側に抵抗素子Ｒ１を設けることで、帰還インバータ７０ｆのＮチャネル側の負荷を大きくしている。これにより、抵抗素子Ｒ１の負荷によってＮ−ＭＯＳトランジスタ７４のオン電流が低下するので、製造ばらつきによって駆動用ＴＦＴ４１の電流駆動能力が不足したり、Ｎ−ＭＯＳトランジスタ７４のオン抵抗が小さくなった場合であっても、データ入力端子Ｎ１の電位を確実に規定することができる。
また、抵抗素子Ｒ１の作用によりラッチ回路７０への確実な書き込みが可能であることから、駆動用ＴＦＴ４１のゲート幅を従来に比して小さくすることができる。駆動用ＴＦＴ４１のゲート幅を小さくすることで容量（Ｃｇｓ）が小さくなるため、画像信号を書き込む際の容量の充電によって走査線６６に流れる充電電流（貫通電流）が少なくなる。これにより、電力消費を少なくすることができる。
【００５０】
本実施形態において、抵抗素子Ｒ１の抵抗値は、Ｎ−ＭＯＳトランジスタ７４のオン抵抗より大きく、オフ抵抗より小さい抵抗値とされている。Ｎ−ＭＯＳトランジスタ７４のオン抵抗以下の抵抗値である場合には、抵抗素子Ｒ１が帰還インバータ７０ｆに対する負荷としてほとんど機能せず、画像信号書き込みの確実性向上や貫通電流（走査線６６に流れる充電電流）の抑制といった効果がほとんど得られない。また、Ｎ−ＭＯＳトランジスタ７４のオフ抵抗以上の抵抗値とすると、帰還インバータ７０ｆのＮチャネル側が常にオフ状態となるためデータ入力端子Ｎ１の電位を規定することができず、画像信号の書き込みに失敗したり、ラッチ回路７０内で貫通電流が生じるおそれがある。
【００５１】
このように、本実施形態の電気泳動表示装置１では、画素４０を構成する半導体素子に製造ばらつきが生じた場合にも、ラッチ回路７０に確実に画像信号を書き込むことができる。したがって本実施形態の電気泳動表示装置は、製造ばらつきの影響を抑えられる構成を具備した製造性に優れたものであり、また回路の動作に係る信頼性にも優れた電気泳動表示装置である。また、駆動用ＴＦＴ４１のゲート幅を小さくできることから、画像信号書き込み時の走査線６６の電流量を少なくし、消費電力を低くすることができる。
【００５２】
（変形例）
図６は、第１実施形態の変形例に係る電気泳動表示装置に備えられた画素の回路構成図である。図６に示す画素１４０は、駆動用ＴＦＴ４１と、ラッチ回路１７０（メモリ回路）と、スイッチ回路８０と、画素電極３５と、電気泳動素子３２と、共通電極３７と、を備えている。なお、ラッチ回路以外の構成（駆動用ＴＦＴ４１、スイッチ回路８０等）は、図２に示した画素４０と共通であるから、以下では主にラッチ回路１７０について説明する。
【００５３】
ラッチ回路１７０は、転送インバータ７０ｔ及び帰還インバータ７０ｆと、帰還インバータ７０ｆと低電位電源端子ＰＬとの間に接続された抵抗素子Ｒ１と、帰還インバータ７０ｆと高電位電源端子ＰＨとの間に接続されたスイッチングトランジスタ７５と、を備えている。
スイッチングトランジスタ７５は、Ｐ−ＭＯＳトランジスタであり、そのゲート端子は駆動用ＴＦＴ４１のゲート端子と共通の走査線６６に接続されている。スイッチングトランジスタ７５のソース端子は高電位電源端子ＰＨに接続され、ドレイン端子は帰還インバータ７０ｆのＰ−ＭＯＳトランジスタ７３のソース端子と接続されている。
【００５４】
画素１４０では、走査線６６を介して入力される選択信号により、駆動用ＴＦＴ４１とスイッチングトランジスタ７５とが排他的に動作する。すなわち、画素１４０に画像信号を入力する際にＮ−ＭＯＳトランジスタである駆動用ＴＦＴ４１がオン状態となる期間にスイッチングトランジスタ７５がオフ状態となり、それ以外の駆動用ＴＦＴ４１がオフ状態となる期間はスイッチングトランジスタ７５はオン状態となる。
【００５５】
そして、このように動作するスイッチングトランジスタ７５を設けたことで、変形例に係る電気泳動表示装置は、ラッチ回路１７０への画像信号の入力をさらに確実に行えるようになっている。
以下、かかる画素１４０の作用について詳細に説明する。
【００５６】
第１実施形態に係る画素４０は、先に記載のように、ローレベルを保持しているラッチ回路７０にハイレベルの画像信号を入力する場合の不具合を解消できる構成である。一方、ハイレベルを保持しているラッチ回路７０にローレベルの画像信号を入力する場合には、上述したように書き込みの失敗は生じにくい。しかしながら、製造ばらつきが大きく、駆動用ＴＦＴ４１の電流駆動能力が不足するような場合には、Ｐ−ＭＯＳトランジスタ７３からの電流によりデータ入力端子Ｎ１の電位がローレベルに低下せず、書き込みに失敗する可能性がある。
【００５７】
これに対して、画素１４０では、ラッチ回路１７０に画像信号を入力するために駆動用ＴＦＴ４１がオン状態になると、スイッチングトランジスタ７５がオフ状態になり、帰還インバータ７０ｆと高電位電源端子ＰＨとが遮断される。したがって、駆動用ＴＦＴ４１を介してローレベルの画像信号が入力されたときに、高電位電源端子ＰＨからデータ入力端子Ｎ１に電流が流れないので、データ入力端子Ｎ１を確実にローレベル電位とすることができる。
【００５８】
このように本変形例に係る電気泳動表示装置によれば、抵抗素子Ｒ１によりハイレベルの画像信号を確実に書き込めるのに加えて、スイッチングトランジスタ７５によりローレベルの画像信号も確実にラッチ回路１７０に書き込むことができる。したがって、駆動用ＴＦＴ４１やラッチ回路１７０を構成するトランジスタにおける製造ばらつきの影響を抑え、動作信頼性に優れた電気泳動表示装置を実現することができる。また、ラッチ回路１７０への画像信号の書き込みを確実に行えることから、駆動用ＴＦＴ４１のゲート幅を従来に比して小さくすることができる。これにより、画像書き込み時における駆動用ＴＦＴ４１の充電によって走査線６６に流れる充電電流を少なくすることができ、消費電力を低くすることができる。
【００５９】
また、図２に示した画素４０では、ラッチ回路１７０のデータが更新される際にＰ−ＭＯＳトランジスタ７３とＮ−ＭＯＳトランジスタ７４のオン／オフが切り替わるため、Ｐ−ＭＯＳトランジスタ７３とＮ−ＭＯＳトランジスタ７４とが同時にオン状態となる期間に帰還インバータ７０ｆに貫通電流が発生する。これに対して変形例に係る画素１４０では、ラッチ回路１７０に画像信号を入力する期間はスイッチングトランジスタ７５がオフ状態となっている。そのため、帰還インバータ７０ｆに貫通電流が流れることはなく、ラッチ回路における消費電力を低減することができる。
【００６０】
なお、本変形例に係る画素１４０では、帰還インバータ７０ｆと高電位電源端子ＰＨとの間にスイッチングトランジスタを配置しているが、スイッチングトランジスタ７５を、Ｐ−ＭＯＳトランジスタ７３とデータ入力端子Ｎ１との間に接続してもよい。この場合にも、上記と同様の作用効果を得ることができる。
ただし、スイッチングトランジスタ７５は、図６に示すように高電位電源端子ＰＨの直近に配置することが好ましい。これによりスイッチングトランジスタ７５を駆動したときの寄生容量の充電がＰ−ＭＯＳトランジスタ７３と高電位電源線５０とにより行われるので、データ入力端子Ｎ１における電位変動を抑え、ノイズの発生を抑制することができる。
【００６１】
［駆動方法］
次に、本発明の電気泳動表示装置１の駆動方法について説明する。以下では、図２に示した画素４０を備えた電気泳動表示装置について説明するが、図６に示した画素１４０を備えた変形例に係る電気泳動表示装置においても同様の駆動方法を採用することができる。
【００６２】
表１は、以下の駆動方法の説明における各配線や電極の電位を示したものである。図７は、本実施形態の駆動方法におけるタイミングチャートを示す図である。図８は、図７に示す黒色画像表示期間ＳＴ１０１における画素４０Ａ、４０Ｂの電位関係を示す図である。図９は、図７に示す白色画像表示期間ＳＴ１０２における画素４０Ａ、４０Ｂの電位関係を示す図である。
なお、図７から図９において、各符号の「Ａ」「Ｂ」「ａ」「ｂ」の添字は、説明の対象とした２つの画素４０と、それらに属する構成要素を明確に区別するために付したものであって他意はない。
【００６３】
表１には、画素４０Ａに入力されている画像信号Ｄａ、画素４０Ｂに入力されている画像信号Ｄｂ、画素電極３５ａの電位Ｖａ、画素電極３５ｂの電位Ｖｂ、第１の制御線９１の電位Ｓ１、及び第２の制御線９２の電位Ｓ２が示されている。
また図７には、第１の制御線９１の電位Ｓ１、第２の制御線９２の電位Ｓ２、画素電極３５ａの電位Ｖａ、画素電極３５ｂの電位Ｖｂ、及び共通電極３７の電位Ｖｃｏｍが示されている。
【００６４】
【表１】
2009145859.tif 000003
【００６５】
本発明に係る電気泳動表示装置の駆動方法は、駆動用ＴＦＴ４１を介してラッチ回路７０に画像信号を入力する第１のステップと、画像信号を保持したラッチ回路７０の出力に基づいてスイッチ回路８０を動作させ、スイッチ回路８０により選択された第１又は第２の制御線９１、９２と画素電極３５とを接続させて、画素電極３５に電位を入力することで画像表示を行う第２のステップと、を有する。
【００６６】
図７には、上記駆動方法のうち、第２ステップである画像表示期間ＳＴ１００と、その後の電源オフ期間ＳＴ１０５とが示されている。画像表示期間ＳＴ１００では、黒色画像表示期間ＳＴ１０１と白色画像表示期間ＳＴ１０２とが順次実行される。
【００６７】
本駆動方法では、画像表示期間ＳＴ１００に先立って、画素４０（４０Ａ、４０Ｂ）のラッチ回路７０（７０ａ、７０ｂ）に画像信号を入力する（第１のステップ）。
黒表示される画素４０Ａでは、データ線６８ａにハイレベル（Ｈ）が供給され、駆動用ＴＦＴ４１ａを介してラッチ回路７０ａにハイレベル（Ｈ）が入力される。一方、白表示される画素４０Ｂでは、データ線６８ｂにローレベル（Ｌ）が供給され、駆動用ＴＦＴ４１ｂを介してラッチ回路７０ｂにローレベル（Ｌ）が入力される。
【００６８】
ラッチ回路７０ａ、７０ｂに画像信号が入力されると、高電位電源線５０の電位は画像表示用のハイレベル（Ｖｄｄ）に設定され、低電位電源線４９の電位はローレベル（Ｖｓｓ）に設定される。これにより、画素４０Ａにおけるデータ入力端子Ｎ１ａの電位はハイレベル（Ｖｄｄ）となり、データ出力端子Ｎ２ａの電位はローレベル（Ｖｓｓ）となる。また、画素４０Ｂにおけるデータ入力端子Ｎ１ｂの電位はローレベル（Ｖｓｓ）となり、データ出力端子Ｎ２ｂの電位はハイレベル（Ｖｄｄ）となる。
以上により画素４０Ａ、４０Ｂのラッチ回路７０ａ、７０ｂに画像信号を入力した後、画像表示期間ＳＴ１００（第２のステップ）に移行する。
【００６９】
画像表示期間ＳＴ１００のうち黒色画像表示期間ＳＴ１０１に移行すると、図７及び図８に示すように、第１の制御線９１にハイレベルの電位ＶＨが供給され、第２の制御線９２は電気的に切断されたハイインピーダンス状態とされる。
ハイレベル（Ｈ）の画像信号を入力された画素４０Ａでは、データ入力端子Ｎ１ａの電位がハイレベル（Ｖｄｄ）、データ出力端子Ｎ２ａの電位がローレベル（Ｖｓｓ）となっている。これにより、スイッチ回路８０ａのトランスミッションゲートＴＧ１ａがオン状態となって、第１の制御線９１から画素電極３５ａにハイレベル電位ＶＨが入力される。また、共通電極３７には、ハイレベル（ＶＨ）の期間とローレベル（ＶＬ）の期間とを周期的に繰り返すパルス状の信号が入力される。
【００７０】
すると、共通電極３７がローレベル（ＶＬ）である期間において、画素電極３５ａと共通電極３７との間の電位差により、図５（ｂ）に示したように、正に帯電した黒色粒子２６が共通電極３７側に引き寄せられ、負に帯電した白色粒子２７が画素電極３５ａ側に引き寄せられて、画素４０Ａが黒表示される。
なお、共通電極３７がハイレベル（ＶＨ）である期間では、画素電極３５ａと共通電極３７がいずれもハイレベル（ＶＨ）となって電位差が生じないため、電気泳動粒子は移動しない。
【００７１】
一方、ローレベル（Ｌ）の画像信号が入力された画素４０Ｂでは、データ入力端子Ｎ１ｂの電位がローレベル（Ｖｓｓ）、データ出力端子Ｎ２ｂの電位がハイレベル（Ｖｄｄ）となる。これにより、スイッチ回路８０ｂのトランスミッションゲートＴＧ２ｂがオン状態となって、第２の制御線９２と画素電極３５ｂとが接続される。このとき、第２の制御線９２はハイインピーダンス状態（Ｈｉ−Ｚ）であるから、画素電極３５ｂはハイインピーダンス状態となる。そして、共通電極３７の電位によらず、現状の表示が保持される。
【００７２】
次に、白色画像表示期間ＳＴ１０２に移行すると、図７及び図９に示すように、第２の制御線９２にローレベルの電位ＶＬが供給され、第１の制御線９１はハイインピーダンス状態とされる。
ハイレベル（Ｈ）の画像信号が入力された画素４０Ａでは、スイッチ回路８０ａのトランスミッションゲートＴＧ１ａを介して第１の制御線９１と画素電極３５ａとが接続されている。したがって、画素電極３５ａがハイインピーダンス状態となり、黒色画像表示期間ＳＴ１０１においてなされた黒表示が保持される。
【００７３】
一方、ローレベル（Ｌ）の画像信号が入力された画素４０Ｂでは、スイッチ回路８０ｂのトランスミッションゲートＴＧ２ｂを介して第２の制御線９２と画素電極３５ｂとが接続されている。したがって、画素電極３５ｂにローレベルの電位ＶＬが入力される。
【００７４】
そして、共通電極３７には、ハイレベル（ＶＨ）とローレベル（ＶＬ）の期間を周期的に繰り返すパルス状の信号が入力されているので、共通電極３７がハイレベル（ＶＨ）の期間に画素電極３５ｂと共通電極３７との間に電位差が生じる。これにより、図５（ａ）に示したように、負に帯電した白色粒子２７が共通電極３７側に引き寄せられ、正に帯電した黒色粒子２６が画素電極３５ａ側に引き寄せられて、画素４０Ｂが白表示される。なお、共通電極３７がローレベル（ＶＬ）の期間には、画素電極と共通電極との間に電位差が生じないので、電気泳動粒子は移動しない。
【００７５】
白色画像表示期間ＳＴ１０２の後、電源オフ期間ＳＴ１０５に移行すると、第１及び第２の制御線９１、９２、及び共通電極３７が共通電源変調回路６４により電気的に切断され、ハイインピーダンス状態となる。これにより、第１及び第２の制御線９１、９２のいずれかと接続された画素電極３５ａ、３５ｂもハイインピーダンス状態となる。このようにして、電源オフ期間ＳＴ１０５では電気泳動素子３２が電気的に孤立した状態となり、電力を消費することなく画像を保持することができる。
【００７６】
本実施形態に係る駆動方法では、画像表示期間ＳＴ１００において、共通電極３７にハイレベル（ＶＨ）とローレベル（ＶＬ）とを周期的に繰り返すパルス状の信号を複数周期分入力している。
このような駆動方法を、本願においては「コモン振り駆動」と呼ぶ。また、コモン振り駆動の定義としては、画像表示期間ＳＴ１００において、共通電極３７にハイレベル（ＶＨ）とローレベル（ＶＬ）とを繰り返すパルスが少なくとも１周期以上印加される駆動方法のことである。
【００７７】
このコモン振り駆動方法によれば、黒色粒子と白色粒子をより確実に所望の電極に移動させることができるためコントラストを高めることができる。また画素電極と共通電極とに印加する電位をハイレベル（ＶＨ）とローレベル（ＶＬ）の２値により制御可能であるため、低電圧化が図れるとともに、回路構成をシンプルにすることができる。また、画素電極３５のスイッチング素子としてＴＦＴを用いた場合には、低電圧駆動によりＴＦＴの信頼性を確保することができるというメリットがある。
なお、コモン振り駆動の周波数及び周期数は、電気泳動素子３２の仕様及び特性に応じて適宜定めることが好ましい。
【００７８】
以上に説明した本実施形態の駆動方法によれば、画素電極３５ａ、３５ｂ間の電位差に起因するリーク電流の発生を効果的に防止できる効果を得られる。以下、このリーク電流の防止効果について説明する。
【００７９】
電気泳動表示装置では、電気泳動粒子を十分に移動させてコントラストを確保するために、画素電極３５と共通電極３７との間に、１０Ｖ以上の電圧を印加するのが一般的である。そうすると、図８及び図９に示すように、黒表示の画素４０Ａと白表示の画素４０Ｂとが隣接している場合、画素電極３５ａ、３５ｂに同時に電圧を印加すると、画素電極３５ａ、３５ｂ間に１０Ｖ以上の電位差があるため、横方向に強い電界が形成される。
そして、上記の電界が形成されると、接着剤層３３に含まれるわずかな水分等の影響により、接着剤層３３を介したリーク電流が流れる。このリーク電流の経路は、図８において、画素電極３５ａがハイレベル、画素電極３５ｂがローレベルであるとすると、第１の制御線９１からスイッチ回路８０ａ、画素電極３５ａ、接着剤層３３、画素電極３５ｂ、スイッチ回路８０ｂを経由して、第２の制御線９２に至る経路である。
【００８０】
これに対して本実施形態の駆動方法では、黒色画像表示期間ＳＴ１０１と白色画像表示期間ＳＴ１０２とを別々の期間として設けているため、黒色画像表示期間ＳＴ１０１では第２の制御線９２をハイインピーダンス状態とし、白色画像表示期間ＳＴ１０２では第１の制御線９１をハイインピーダンス状態とすることができる。これにより、上記のリーク経路が遮断され、リーク電流の発生を防止することができる。したがって本実施形態によれば、電気泳動表示装置全体での消費電力を低減することができる。
【００８１】
なお、上述したリーク電流の防止効果は得られないが、黒色画像表示期間ＳＴ１０１と白色画像表示期間ＳＴ１０２とを並行して画像表示を行うこともできる。つまり、第１の制御線９１と第２の制御線９２とを同時に駆動して、画素４０Ａ、４０Ｂの画素電極３５ａ、３５ｂへの電圧印加を同時に行う。これにより、画像表示に要する時間を短縮することができる。
【００８２】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
図１０は、第２実施形態に係る電気泳動表示装置に備えられた画素２４０の回路構成図である。なお、図１０において図２と共通の構成要素には同一の符号を付し、それらの詳細な説明は適宜省略する。
【００８３】
図１０に示す画素２４０は、駆動用ＴＦＴ４１と、ラッチ回路（メモリ回路）２７０と、スイッチ回路８０と、画素電極３５と、電気泳動素子３２と、共通電極３７とを備えている。なお、ラッチ回路２７０以外の構成（駆動用ＴＦＴ４１、スイッチ回路８０等）は図２に示した画素４０と共通であるから、以下では主にラッチ回路２７０について説明する。
【００８４】
ラッチ回路２７０は、転送インバータ２７０ｔと、帰還インバータ２７０ｆと、スイッチングトランジスタ７５とを備えている。
転送インバータ２７０ｔは、図２に示した転送インバータ７０ｔと同様、Ｐ−ＭＯＳトランジスタ７１とＮ−ＭＯＳトランジスタ７２とを直列に接続したＣ−ＭＯＳインバータである。
Ｐ−ＭＯＳトランジスタ７１及びＮ−ＭＯＳトランジスタ７２のゲート端子はデータ入力端子Ｎ１と接続されている。Ｐ−ＭＯＳトランジスタ７１のソース端子は高電位電源端子ＰＨと接続され、ドレイン端子はデータ出力端子Ｎ２と接続されている。Ｎ−ＭＯＳトランジスタ７２のソース端子は低電位電源端子ＰＬと接続され、ドレイン端子はデータ出力端子Ｎ２と接続されている。
【００８５】
一方、帰還インバータ２７０ｆは、Ｐ−ＭＯＳトランジスタ７３と、抵抗素子Ｒ２とからなるＰ−ＭＯＳインバータである。さらに本実施形態では、Ｐ−ＭＯＳトランジスタ７３と抵抗素子Ｒ２との間にスイッチングトランジスタ７５が接続されている。スイッチングトランジスタ７５はＰ−ＭＯＳトランジスタである。
帰還インバータ２７０ｆのＰ−ＭＯＳトランジスタ７３のゲート端子は、データ出力端子Ｎ２と接続されている。Ｐ−ＭＯＳトランジスタ７３のソース端子は高電位電源端子ＰＨと接続され、ドレイン端子はスイッチングトランジスタ７５のソース端子と接続されている。抵抗素子Ｒ２の一方の端子は低電位電源端子ＰＬと接続され、他方の端子はデータ入力端子Ｎ１及びスイッチングトランジスタ７５のドレイン端子に接続されている。
スイッチングトランジスタ７５のゲート端子は、駆動用ＴＦＴ４１のゲート端子と共通の走査線６６に接続されている。
【００８６】
抵抗素子Ｒ２としては、Ｐ−ＭＯＳトランジスタ７３のオン抵抗とスイッチングトランジスタ７５のオン抵抗とを合算した抵抗値Ｒｏｎより大きく、Ｐ−ＭＯＳトランジスタ７３のオフ抵抗とスイッチングトランジスタ７５のオン抵抗とを合算した抵抗値Ｒｏｆｆより小さい抵抗値を有する素子が用いられている。
抵抗素子Ｒ２の抵抗値がＲｏｎ以下であると、ハイレベルの画像信号が入力されたときに帰還インバータ２７０ｆに貫通電流が流れ、データ入力端子Ｎ１の電位を規定できなくなる。また、抵抗値がＲｏｆｆ以上であると、データ入力端子Ｎ１と低電位電源端子ＰＬとの接続が常にオフ状態となるため、ローレベルの画像信号を入力できなくなる。
【００８７】
以上の構成を備えた画素２４０における画像信号入力動作について以下に説明する。
まず、ローレベルの電位を保持しているラッチ回路２７０に対して、ハイレベルの画像信号を入力する場合、ローレベル電位を保持しているラッチ回路２７０ではＰ−ＭＯＳトランジスタ７３はオフ状態となっている。また、走査線６６を介して入力される選択信号（ハイレベル）によりスイッチングトランジスタ７５がオフ状態となる。したがって、高電位電源端子ＰＨからデータ入力端子Ｎ１に電流が流れ込むことはない。
また、抵抗素子Ｒ２は、Ｒｏｎ（帰還インバータ２７０ｆのＰチャネル側の抵抗）より大きい抵抗値を有するので、データ入力端子Ｎ１から低電位電源端子ＰＬへの電流は流れにくくなっている。
以上により、帰還インバータ２７０ｆを構成する素子の負荷が大きくなっているので、駆動用ＴＦＴ４１によって容易に、データ入力端子Ｎ１の電位をハイレベルに規定することができる。
【００８８】
そして、データ入力端子Ｎ１がハイレベルになると、転送インバータ２７０ｔのＮ−ＭＯＳトランジスタ７２がオン状態となり、データ出力端子Ｎ２がローレベル電位Ｖｓｓとなる。
これにより、帰還インバータ２７０ｆのＰ−ＭＯＳトランジスタ７３がオン状態となり、高電位電源端子ＰＨとデータ入力端子Ｎ１とが接続されてデータ入力端子Ｎ１の電位がハイレベル電位Ｖｄｄに安定する。
【００８９】
次に、ハイレベルの電位を保持しているラッチ回路２７０に対して、ローレベルの画像信号を入力する場合、Ｐ−ＭＯＳトランジスタ７３はオン状態であるが、スイッチングトランジスタ７５はオフ状態となっているので、高電位電源端子ＰＨからデータ入力端子Ｎ１に電流が流れ込むことはない。そして、抵抗素子Ｒ２は、低電位電源端子ＰＬ側に電流が流れるのを防止するが、その抵抗値はＲｏｆｆ（帰還インバータ２７０ｆのＰチャネル側の抵抗）よりも小さいので、データ入力端子Ｎ１における電位が高くなりすぎることもない。したがって、駆動用ＴＦＴ４１により、データ入力端子Ｎ１の電位をローレベルに規定することができる。
【００９０】
そして、データ入力端子Ｎ１がローレベルに規定されることで、転送インバータ２７０ｔのＰ−ＭＯＳトランジスタ７１がオン状態となり、データ出力端子Ｎ２の電位がハイレベル電位Ｖｄｄとなる。
これにより、帰還インバータ２７０ｆのＰ−ＭＯＳトランジスタ７３がオフ状態となり、その後スイッチングトランジスタ７５がオン状態に遷移しても、データ入力端子Ｎ１の電位はローレベルに保持される。
【００９１】
このように、本実施形態に係る画素２４０では、ラッチ回路２７０の帰還インバータ２７０ｆをＰ−ＭＯＳインバータとすることで、ラッチ回路２７０のデータ入力端子Ｎ１にハイレベルの画像信号を入力したときに低電位電源端子ＰＬに電流を流れにくくし、ハイレベルの画像信号を確実にラッチ回路２７０に記憶させられるようにしている。また、スイッチングトランジスタ７５を設けることで、ローレベルの画像信号を入力したときに高電位電源端子ＰＨから電流が流れ込むのを防止し、ローレベルの画像信号についても確実にラッチ回路２７０に記憶させられるようにしている。
したがって本実施形態の電気泳動表示装置は、製造ばらつきが動作に影響するのを抑えることができる構成を備えた製造性に優れた電気泳動表示装置であり、また動作信頼性にも優れた電気泳動表示装置である。また、ラッチ回路２７０への画像信号の書き込みを確実に行えることから、駆動用ＴＦＴ４１のゲート幅を従来に比して小さくすることができる。これにより、画像書き込み時における駆動用ＴＦＴ４１の充電によって走査線６６に流れる充電電流を少なくすることができ、消費電力を低くすることができる。
【００９２】
本実施形態において、抵抗素子Ｒ２の抵抗値は、上述した抵抗値Ｒｏｎの２０倍以上であり、Ｒｏｆｆの１／２０以下であることが好ましい。
抵抗値をＲｏｎの２０倍以上とすることで、ハイレベルの画像信号がラッチ回路２７０に入力されたときのデータ入力端子Ｎ１の電位を、高電位電源端子ＰＨの電位Ｖｄｄからの差異が５％以下である電位にすることができる。
また、抵抗値をＲｏｆｆの１／２０以下とすることで、ローレベルの画像信号がラッチ回路２７０に入力されたときのデータ入力端子Ｎ１の電位を、低電位電源端子ＰＬの電位Ｖｓｓからの差異が５％以下である電位にすることができる。
これにより、データ入力端子Ｎ１の電位をハイレベル又はローレベルに確実に規定することができるので、反対側の転送インバータ７０ｔで貫通電流が発生するのを防止することができる。
【００９３】
また抵抗素子Ｒ２は、低濃度不純物シリコン膜を用いて、抵抗値の高いものをＣ−ＭＯＳインバータと同等又はそれ以下の面積で容易に作製することができる。
このため、１画素当たりの面積を増大させることも、製造工程が複雑化することもなく、ラッチ回路２７０を小型に形成することができる。
【００９４】
また、ＭＯＳトランジスタのオン／オフ比は５〜６桁の差があるのに比べ、抵抗値のばらつきは１桁から２桁程度であり、ばらつきを考慮してもほぼ十分に許容できる範囲に抵抗値を設定できる。例えば、Ｒｏｎが数ｋΩ〜数ＭΩであり、Ｒｏｆｆが１ＴΩである場合に、抵抗素子Ｒ２の抵抗値を２０ＧΩに設定する。
この場合、抵抗素子の抵抗値は、Ｒｏｎの数百倍である一方、Ｒｏｆｆの１／５０であるから、低温ポリシリコンプロセスを用いて低濃度不純物シリコン膜の拡散抵抗を作製する際の製造ばらつきを十分に吸収できる。
【００９５】
なお、本実施形態の画素２４０では、スイッチングトランジスタ７５をＰ−ＭＯＳトランジスタ７３とデータ入力端子Ｎ１との間に接続しているが、スイッチングトランジスタ７５は、Ｐ−ＭＯＳトランジスタ７３と高電位電源端子ＰＨとの間に接続してもよい。
このような構成とすれば、スイッチングトランジスタ７５が駆動されたときの充電が、Ｐ−ＭＯＳトランジスタ７３と高電位電源線５０とにより行われるので、データ入力端子Ｎ１における電位の低下を小さくすることができ、ノイズを低減することができる。
【００９６】
［駆動方法］
次に、第２実施形態に係る電気泳動表示装置に好適な駆動方法について、かかる駆動方法を実現するための制御部の構成とともに図１１から図１５を参照して説明する。
図１１は、第２実施形態に係る電気泳動表示装置に備えられたコントローラ６３のブロック図である。図１２は、本実施形態の駆動方法を示すフローチャートである。
【００９７】
本実施形態の駆動方法は、入力された画像データに応じて２つの動作モードを切り替えつつ画像表示を行う駆動方法である。
本実施形態の駆動方法において、第１の動作モードは、先の第１実施形態に係る駆動方法に相当する動作モードであり、ここでは通常表示モードと称する。
一方、第２の動作モードは、通常表示モードとは階調を反転させた画像信号を表示部５に供給し、さらに第１及び第２のの制御線９１、９２に対しても通常表示モードとは入れ替わった制御信号を供給する。ここでは、第２の表示モードを画像データ反転表示モードと称する。
【００９８】
図１１に示すように、コントローラ（制御部）６３は、動作制御部１６１と、画像信号出力部１６２と、共通電源制御部１６３とを備えている。動作制御部１６１は、ヒストグラム作成部１７１と、データ解析部１７２と、動作切替部１７３とを備えている。画像信号出力部１６２は、コントローラ６３内部で動作切替部１７３と接続されるとともに、コントローラ６３から延びる配線を介してデータ線駆動回路６２と接続されている。共通電源制御部１６３は、コントローラ６３内部で動作切替部１７３と接続されるとともに、コントローラ６３から延びる配線を介して共通電源変調回路６４と接続されている。
なお、コントローラ６３は、電気泳動表示装置の外部に設けられたＩＣ（Integrated Circuit）などに設けられていてもよい。あるいは、コントローラ６３の機能の一部（例えば動作制御部１６１）を外部のＩＣに実装してもよい。
【００９９】
動作制御部１６１において、ヒストグラム作成部１７１は、上位装置から入力された画像データからハイレベルの画像データの数と、ローレベルの画像データの数とをカウントしてヒストグラムを作成する。作成されたヒストグラムはデータ解析部１７２に入力される。
なお、ここでいう「ハイレベルの画像データ」とは、画素２４０にデータ線６８を介して供給される画像信号が、ハイレベル（Ｈ）となる１画素分に対応する画像データであり、「ローレベルの画像データ」とは、画素２４０にローレベル（Ｌ）の画像信号として供給される１画素分に対応する画像データである。
本願明細書では、画像データ「１」にハイレベルの画像信号が対応し、画像データ「０」にハイレベルの画像信号が対応するように画素回路を構成しているため、「ハイレベルの画像データ」は画像データ「１」であり、「ローレベルの画像データ」は画像データ「０」である。
しかし、画素２４０や駆動回路の構成によっては、画像データ「１」が必ずしも「ハイレベル」の画像信号として画素に供給されるわけではないから、画像データ「０」が上記の「ハイレベルの画像データ」となる場合もありうる。
【０１００】
データ解析部１７２は、ヒストグラムを解析して画像データに含まれるハイレベルの画像データの数（第１変数）とローレベルの画像データの数（第２変数）とを比較する。データ解析部１７２による解析結果は動作切替部１７３に入力される。
具体的には、第１変数が第２変数以下である場合には、データ解析部１７２は動作切替部１７３に対して第１の動作モード（通常表示モード）を選択する信号を出力し、第１変数が第２変数よりも大きい場合には、第２の動作モード（画像データ反転表示モード）を選択する信号を出力する。
【０１０１】
動作切替部１７３は、データ解析部１７２の解析結果に基づいて、画像信号出力部１６２及び共通電源制御部１６３の動作モードを切り替える。
なお、本実施形態では、コントローラ６３の各機能を詳細に説明するために、ヒストグラム作成部１７１、データ解析部１７２，及び動作切替部１７３をそれぞれ異なる機能ブロックとして記載するとともに、画像信号出力部１６２、共通電源制御部１６３も別の機能ブロックとして記載しているが、これらの機能ブロックの構成に限定されるものではない。例えば、データ解析部１７２と動作切替部１７３とを１つの機能ブロックとして実装した構成や、動作切替部１７３が画像信号出力部１６２と共通電源制御部１６３の機能をも兼ね備える構成を採用することもできる。
【０１０２】
本実施形態の駆動方法は、図１２に示すステップＳ１０１〜Ｓ１０５を備えている。
まず、ステップＳ１０１では、動作制御部１６１に対して１フレーム分の画像データを入力する。
次に、ステップＳ１０２に移行すると、ヒストグラム作成部１７１において、１フレーム分の画像データに含まれるハイレベルの画像データの数とローレベルの画像データの数とをカウントしてヒストグラムを作成する。
次に、ステップＳ１０３では、ヒストグラム作成部１７１において作成されたヒストグラムに基づいて、ハイレベルの画像データが多いか、ローレベルの画像データが多いかをデータ解析部１７２において判定する。
そして、ローレベルの画像データのほうが多いときはステップＳ１０４に移行する。これにより動作切替部１７３は、画像信号出力部１６２及び共通電源制御部１６３を第１の動作モードで動作させる。
一方、ハイレベルの画像データのほうが多いときはステップＳ１０５に移行する。これにより動作切替部１７３は、画像信号出力部１６２及び共通電源制御部１６３を第２の動作モードで動作させる。
【０１０３】
第１の動作モード（通常表示モード）は、画像信号出力部１６２に入力された画像データを、階調値に応じた電位の画像信号に変換して画素２４０に入力する駆動方法である。
第１の動作モードにおいて、画像信号出力部１６２は、ハイレベル（「１」）、ローレベル（「０」）の画像データをそれぞれハイレベル（Ｈ）、ローレベル（Ｌ）の画像信号に変換してデータ線駆動回路６３に出力する。また共通電源制御部１６３は、共通電源変調回路６４に対して、第１の制御線９１、第２の制御線９２にそれぞれハイレベル（ＶＨ）、ローレベル（ＶＬ）の制御信号を供給するよう命令を出力する。
【０１０４】
一方、第２の動作モード（画像データ反転表示モード）では、画像信号出力部１６２は、画像データの階調を反転させて画像信号を生成する。すなわち、ハイレベル（「１」）、ローレベル（「０」）の画像データを、それぞれローレベル（Ｌ）、ハイレベル（Ｈ）の画像信号に変換してデータ線駆動回路６３に出力する。また共通電源制御部１６３は、第１及び第２の制御線９１、９２に供給する制御信号の電位を第１の動作モードとは逆にするよう共通電源変調回路６４に命令を出力する。すなわち、第１の制御線９１にローレベル（ＶＬ）の制御信号を供給し、第２の制御線９２にハイレベル（ＶＨ）の制御信号を供給するよう命令を出力する。
【０１０５】
ここで、第２の動作モードについて説明する。
表２は、以下の駆動方法の説明における各配線や電極の電位を示したものである。図１３は、本実施形態の駆動方法におけるタイミングチャートを示す図である。図１４は、図１３に示す黒色画像表示期間ＳＴ２０１における画素２４０Ａ、２４０Ｂの電位関係を示す図である。図１５は、図１３に示す白色画像表示期間ＳＴ２０２における画素２４０Ａ、２４０Ｂの電位関係を示す図である。
なお、図１３から図１５において、各符号の「Ａ」「Ｂ」「ａ」「ｂ」の添字は、説明の対象とした２つの画素２４０と、それらに属する構成要素を明確に区別するために付したものであって他意はない。
【０１０６】
表２には、画素２４０Ａに入力されている画像信号Ｄａ、画素２４０Ｂに入力されている画像信号Ｄｂ、画素電極３５ａの電位Ｖａ、画素電極３５ｂの電位Ｖｂ、第１の制御線９１の電位Ｓ１、及び第２の制御線９２の電位Ｓ２が示されている。
また図１３には、第１の制御線９１の電位Ｓ１、第２の制御線９２の電位Ｓ２、画素電極３５ａの電位Ｖａ、画素電極３５ｂの電位Ｖｂ、及び共通電極３７の電位Ｖｃｏｍが示されている。
【０１０７】
【表２】
2009145859.tif 000004
【０１０８】
画像データ反転表示モードにおいても、表示がなされる以前に画素２４０（４０Ａ、４０Ｂ）のラッチ回路２７０（２７０ａ、２７０ｂ）に画像信号が入力される画像信号入力期間が設けられている。そして、画像信号が入力された後に、図１３に示す画像表示期間ＳＴ２００に移行する。図１３には、画像表示期間ＳＴ２００と、その後の電源オフ期間ＳＴ２０５が示されている。画像表示期間ＳＴ２００では、黒色画像表示期間ＳＴ２０１と白色画像表示期間ＳＴ２０２とが順次実行される。
【０１０９】
ラッチ回路２７０ａ、２７０ｂへ画像信号を入力するステップでは、データ線６８を介して画素２４０Ａ、２４０Ｂに画像信号が供給される。第２の動作モードでは、画像信号出力部１６２から階調が反転されて出力される。すなわち、第１の動作モードとは逆に、黒表示される画素２４０Ａのラッチ回路２７０ａに、データ線６８ａからローレベル（Ｌ）の画像信号が入力される。一方、白表示される画素２４０Ｂのラッチ回路２７０ｂには、データ線６８ｂからハイレベル（Ｈ）の画像信号が入力される。
【０１１０】
画素２４０Ａ、２４０Ｂに画像信号が入力されると、高電位電源線５０は画像表示用のハイレベル電位Ｖｄｄに設定され、低電位電源線４９はローレベル電位Ｖｓｓに設定される。これにより、画素２４０Ａにおけるデータ入力端子Ｎ１ａの電位がローレベル（Ｖｓｓ）となり、データ出力端子Ｎ２ａの電位がハイレベル（Ｖｄｄ）となる。また、画素４０Ｂにおけるデータ入力端子Ｎ１ｂの電位がハイレベル（Ｖｄｄ）となり、データ出力端子Ｎ２ｂの電位がローレベル（Ｖｓｓ）となる。
その後、画像信号入力期間から画像表示期間ＳＴ２００に移行する。
【０１１１】
画像表示期間ＳＴ２００のうち黒色画像表示期間ＳＴ２０１に移行すると、図１３及び図１４に示すように、第１の制御線９１が電気的に切断されたハイインピーダンス状態とされる一方、第２の制御線９２にハイレベル電位ＶＨが供給される。すなわち、共通電源制御回路１６３からの出力に基づいて動作する共通電源変調回路６４は、第１及び第２の制御線に対して、表１に示した第１の動作モードの黒色画像表示期間ＳＴ１０１における制御信号とは逆の制御信号を供給する。
【０１１２】
ローレベル（Ｌ）の画像信号が入力された画素２４０Ａでは、データ入力端子Ｎ１ａがローレベル（Ｖｓｓ）、データ出力端子Ｎ２ａの電位がハイレベル（Ｖｄｄ）となる。これにより、スイッチ回路８０ａのトランスミッションゲートＴＧ２ａがオン状態となって、画素電極３５ａにハイレベル（ＶＨ）が入力される。つまり、画素２４０Ａに対して、階調反転された画像信号を供給するとともに、第１の制御線９１と第２の制御線９２の状態を互いに入れ替えているので、画素電極３５ａの電位は第１の動作モードと同じくハイレベル電位ＶＨとなる。
【０１１３】
そして共通電極３７には、ハイレベル（ＶＨ）の期間とローレベル（ＶＬ）の期間とを周期的に繰り返すパルス状の信号が入力される。これにより、共通電極３７がローレベル（ＶＬ）である期間に、ハイレベル電位ＶＨの画素電極３５ａとの間に生じる電位差によって電気泳動素子３２が駆動される。すなわち、正に帯電した黒色粒子２６が共通電極３７に引き寄せられ、負に帯電した白色粒子２７が画素電極３５ａに引き寄せられて、画素２４０Ａが黒表示される。
【０１１４】
一方、ハイレベル（Ｈ）の画像信号が入力された画素２４０Ｂでは、データ入力端子Ｎ１ｂの電位がハイレベル（Ｖｄｄ）、データ出力端子Ｎ２ｂの電位がローレベル（Ｖｓｓ）となる。これにより、スイッチ回路８０ｂのトランスミッションゲートＴＧ１ｂがオン状態となって、画素電極３５ｂはハイインピーダンス状態となる。したがって、画素２４０Ｂにおいても、第１の動作モードの黒色画像表示期間ＳＴ１０１における画素電極３５ｂの電位から変化することはない。そして、画素２４０Ｂの画素電極３５ｂはハイインピーダンス状態であるから、共通電極３７の電位によらず現状の表示が保持される。
【０１１５】
次に、白色画像表示期間ＳＴ２０２に移行すると、図１３及び図１５に示すように、第１の制御線９１にローレベル電位ＶＬが供給されるとともに、第２の制御線９２がハイインピーダンス状態とされる。白色画像表示期間ＳＴ２０２における第１及び第２の制御線９１、９２の電位状態も、白色画像表示期間ＳＴ１０２における電位状態とは逆になる。
【０１１６】
ローレベル（Ｌ）の画像信号が入力された画素２４０Ａでは、スイッチ回路８０ａのトランスミッションゲートＴＧ２ａを介して第２の制御線９２と画素電極３５ａとが接続されている。したがって、画素電極３５ａがハイインピーダンス状態となり、黒色画像表示期間ＳＴ２０１においてなされた黒表示が保持される。
一方、ハイレベル（Ｈ）の画像信号が入力された画素２４０Ｂでは、スイッチ回路８０ｂのトランスミッションゲートＴＧ１ｂを介して第１の制御線９１と画素電極３５ｂとが接続されている。したがって、画素電極３５ｂにローレベルの電位ＶＬが入力される。
【０１１７】
そして、共通電極３７には、ハイレベル（ＶＨ）とローレベル（ＶＬ）の期間を周期的に繰り返すパルス状の信号が入力されているので、共通電極３７がハイレベル（ＶＨ）の期間に画素電極３５ｂと共通電極３７との間に電位差が生じる。これにより、負に帯電した白色粒子２７が共通電極３７側に引き寄せられ、正に帯電した黒色粒子２６が画素電極３５ａ側に引き寄せられて、画素２４０Ｂが白表示される。
【０１１８】
白色画像表示期間ＳＴ２０２の後、電源オフ期間ＳＴ２０５に移行すると、第１及び第２の制御線９１、９２、及び共通電極３７が共通電源変調回路６４により電気的に切断され、ハイインピーダンス状態となる。これにより、第１及び第２の制御線９１、９２のいずれかと接続された画素電極３５ａ、３５ｂもハイインピーダンス状態となる。このようにして、電源オフ期間ＳＴ２０５では電気泳動素子３２が電気的に孤立した状態となり、電力を消費することなく画像を保持することができる。
【０１１９】
以上に詳細に説明した本実施形態の駆動方法では、ハイレベルの画像データの数とローレベルの画像データの数とをデータ解析部１７２において比較し、ハイレベルの画像データが多いときに第１の動作モード（通常表示モード）から第２の動作モード（画像データ反転表示モード）に切り替えている。これにより、画像データの階調分布によらず常にラッチ回路２７０に入力されるハイレベルの画像信号が少なくなる。つまり、本実施形態の駆動方法では、画像信号の入力によりラッチ回路２７０が駆動されたときに、帰還インバータ２７０ｆのＰ−ＭＯＳトランジスタ７３が駆動される画素２４０の数が常に少なくなる。そうすると、抵抗素子Ｒ２の両端に高い電圧が印加されて電力消費が大きくなっている画素２４０が少なくなるので、電気泳動表示装置全体での消費電力を低減できる。
【０１２０】
また本実施形態では、上述したようにラッチ回路２７０に保持する電位を制御するに際して、画像信号の電位反転と同時に、第１及び第２の制御線９１、９２の電位状態も入れ替えているので、結果的に表示される画像は画像データの階調通りのものとなる。したがって、電気泳動表示装置に供給する画像データ自体を変更することなく消費電力を低減することができる。
【０１２１】
また、本実施形態の駆動方法でも、画像表示期間ＳＴ２００において、黒色画像表示期間ＳＴ２０１と白色画像表示期間ＳＴ２０２とを別々に行っているため、画像表示動作中に第１及び第２の制御線９１、９２の少なくとも一方がハイインピーダンス状態となる。したがって、隣接する画素電極３５ａ、３５ｂ間の電位差に起因するリーク電流を防止することができ、消費電力を低減することができる。
なお、本実施形態の駆動方法においても、黒色画像表示期間ＳＴ２０１と白色画像表示期間ＳＴ２０２とを並行して画像表示を行うことができるのはもちろんである。
【０１２２】
（変形例）
図１６は、第２実施形態の変形例に係る電気泳動表示装置に備えられた画素３４０の回路構成図である。
画素３４０は、図１０に示した画素２４０からスイッチ回路８０を省略し、ラッチ回路２７０のデータ出力端子Ｎ２と画素電極３５とを接続したものである。画素３４０では、ラッチ回路２７０のデータ出力端子Ｎ２から出力される電位（データ入力端子Ｎ１の反転電位）を画素電極３５に入力することで、画像表示を行うようになっている。
このような画素３４０においても、ラッチ回路２７０に設けられた抵抗素子Ｒ２とスイッチングトランジスタ７５の作用により、ハイレベル及びローレベルの画像信号を確実にラッチ回路２７０に入力することができる。
なお、このようにスイッチ回路８０を省略した画素回路は、図２に示した第１実施形態に係る画素回路においても採用することができる。
【０１２３】
［電子機器］
次に、上記各実施形態の電気泳動表示装置１を、電子機器に適用した場合について説明する。図１７は、腕時計１０００の正面図である。腕時計１０００は、時計ケース１００２と、時計ケース１００２に連結された一対のバンド１００３とを備えている。
時計ケース１００２の正面には、各実施形態の電気泳動表示装置１からなる表示部１００５と、秒針１０２１と、分針１０２２と、時針１０２３とが設けられ、時計ケース１００２の側面には、操作子としての竜頭１０１０と操作ボタン１０１１とが設けられている。竜頭１０１０は、ケース内部に設けられる巻真（図示は省略）に連結されており、巻真と一体となって多段階（例えば２段階）で押し引き自在、かつ、回転自在に設けられている。表示部１００５では、背景となる画像、日付や時間などの文字列、あるいは秒針、分針、時針などを表示することができる。
【０１２４】
次に、図１８は電子ペーパー１１００の構成を示す斜視図である。電子ペーパー１１００は、上記各実施形態の電気泳動表示装置１を表示領域１１０１として備えている。電子ペーパー１１００は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体１１０２を備えて構成されている。
図１９は、電子ノート１２００の構成を示す斜視図である。電子ノート１２００は、図１８に示した電子ペーパー１１００が複数枚束ねられ、カバー１２０１に挟まれているものである。カバー１２０１は、例えば外部の装置から送られる表示データを入力する図示は省略の表示データ入力手段を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。
【０１２５】
以上の腕時計１０００、電子ペーパー１１００、及び電子ノート１２００によれば、表示部に本発明に係る電気泳動表示装置１が採用されているので、動作信頼性に優れた表示部を備える電子機器となっている。また、表示部における消費電力を低減することもできる。
なお、図１７から図１９に示した電子機器は、本発明に係る電子機器を例示するものであって、本発明の技術範囲を限定するものではない。例えば、携帯電話、携帯用オーディオ機器などの電子機器の表示部にも、本発明に係る電気泳動表示装置は好適に用いることができる。
【図面の簡単な説明】
【０１２６】
【図１】第１実施形態に係る電気泳動表示装置の概略構成図。
【図２】第１実施形態に係る電気泳動表示装置の画素回路を示す図。
【図３】第１実施形態に係る電気泳動表示装置の概略断面図。
【図４】マイクロカプセルの概略断面図。
【図５】電気泳動素子の動作説明図。
【図６】第１実施形態の変形例に係る画素回路を示す図。
【図７】第１実施形態に係る駆動方法におけるタイミングチャート。
【図８】第１実施形態に係る駆動方法における画素の状態を示す図。
【図９】第１実施形態に係る駆動方法における画素の状態を示す図。
【図１０】第２実施形態に係る電気泳動表示装置の画素回路を示す図。
【図１１】第２実施形態に係る電気泳動表示装置のコントローラを示す図。
【図１２】第２実施形態に係る駆動方法を示すフローチャート。
【図１３】第２実施形態に係る駆動方法におけるタイミングチャート。
【図１４】第２実施形態に係る駆動方法における画素の状態を示す図。
【図１５】第２実施形態に係る駆動方法における画素の状態を示す図。
【図１６】第２実施形態の変形例に係る画素回路を示す図。
【図１７】電子機器の一例を示す図。
【図１８】電子機器の一例を示す図。
【図１９】電子機器の一例を示す図。
【図２０】従来の画素回路を示す図。
【符号の説明】
【０１２７】
１  電気泳動表示装置、５  表示部、４０，１４０，２４０，３４０  画素、３２  電気泳動素子、３３  接着剤層、３５  画素電極、３７  共通電極（対向電極）、４１  駆動用ＴＦＴ（画素スイッチング素子）、６３  コントローラ（制御部）、６６  走査線、６８  データ線、７０，１７０，２７０  ラッチ回路（メモリ回路）、７０ｆ，２７０ｆ  帰還インバータ、７０ｔ，２７０ｔ  転送インバータ、７５  スイッチングトランジスタ、８０  スイッチ回路、９１  第１の制御線、９２  第２の制御線、ＴＧ１，ＴＧ２  トランスミッションゲート、１７１  ヒストグラム作成部、１７２  データ解析部、１７３  動作切替部、Ｒ１，Ｒ２  抵抗素子、ＰＨ  高電位電源端子、ＰＬ  低電位電源端子
【図１】
2009145859.tif 000005
【図２】
2009145859.tif 000006
【図３】
2009145859.tif 000007
【図４】
2009145859.tif 000008
【図５】
2009145859.tif 000009
【図６】
2009145859.tif 000010
【図７】
2009145859.tif 000011
【図８】
2009145859.tif 000012
【図９】
2009145859.tif 000013
【図１０】
2009145859.tif 000014
【図１１】
2009145859.tif 000015
【図１２】
2009145859.tif 000016
【図１３】
2009145859.tif 000017
【図１４】
2009145859.tif 000018
【図１５】
2009145859.tif 000019
【図１６】
2009145859.tif 000020
【図１７】
2009145859.tif 000021
【図１８】
2009145859.tif 000022
【図１９】
2009145859.tif 000023
【図２０】
2009145859.tif 000024