(57)【要約】【課題】バス調停を行うように構成されたデータ転送制御装置において、ソフトウェアを用いることなく簡単な構成で特定のアクセスの転送スピードを確保でき、パケットが連続にこなくてもコントローラの動作を阻害しないデータ転送制御装置を実現すること。【解決手段】バス調停を行うように構成されたデータ転送制御装置において、バスに接続される特定のデバイスに、このバスに対してバスロックをかけるバスロック手段を設けたことを特徴とするもの。【選択図】                    図１
2009211593.tif 000002
【特許請求の範囲】
【請求項１】
バス調停を行うように構成されたデータ転送制御装置において、
バスに接続される特定のデバイスに、このバスに対してバスロックをかけるバスロック手段を設けたことを特徴とするデータ転送制御装置。
【請求項２】
前記特定のデバイスは、外部機器からデータをＤＭＡにより転送する外部ＩＯであることを特徴とする請求項１記載のデータ転送制御装置。
【請求項３】
前記バスロック手段は、前記外部ＩＯのスタートアクセスでカウントを開始するとともにバスに対してバスロックをかけ、エンドアクセスでカウントを終了するとともにバスロックを解除するカウンタを有することを特徴とする請求項２記載のデータ転送制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ転送制御装置に関し、詳しくは、特定のアクセスに対する転送スピードの確保に関するものである。
【０００２】
図３は、従来のデータ転送制御装置の一例を示すブロック図であり、半導体試験装置における測定モジュールの例を示している。図３において、テストシステム制御部ＴＳＣと複数の測定モジュールＭＭ１〜ＭＭｎは、共通のテスタバスＴＢを介して互いに接続されている。
【０００３】
測定モジュールＭＭ１において、内部バス１を介して、コントローラ２、メモリ３、外部ＩＯ４およびバス調停回路５が互いに接続されている。また、外部ＩＯ４はテスタバスＴＢにも接続されている。
【０００４】
このような構成において、通常は、測定モジュールＭＭ１の動作を制御するコントローラ２が主にメモリ３をアクセスしている。外部ＩＯ４から内部バス１を介してメモリ３にアクセスするのにあたっては、このコントローラ２のアクセスの合間を縫って行うことになる。
【０００５】
コントローラ２および外部ＩＯ４は、内部バス１のバス使用権を確保するために、バス調停回路５に対してバス要求信号を出力する。バス調停回路５は、これらのバス要求信号の調停処理を行い、許可する機器に対して許可信号を出力する。
【０００６】
許可信号を受信した機器は内部バス１のバス使用権を確保でき、メモリ３などの内部回路へのアクセスが可能になる。外部ＩＯ４は、主に図示しないパソコンなどの外部機器からデータをＤＭＡにより転送するが、内部バス１のバス使用権を確保することによってバスマスターになり、メモリ３へ直接アクセスする。
【０００７】
図４は、図３の動作を説明するタイミングチャートである。なお、内部バス１には、バス使用権を確保したデバイスはそのままバス使用権を確保できるバスロック機能が設けられているものもあるが、図４はバスロック機能を有しない例を示している。
【０００８】
図４の各繰り返し周期（たとえば７９０ｎｓ）において、コントローラ２は、周期開始から第１の所定時間が経過した時刻ｔ１から第２の所定時間、アクセス許可状態になる。
【０００９】
一方外部ＩＯ４からは、周期開始から第３の所定時間（たとえば２６５ｎｓ）が経過した時刻ｔ２においてバス要求信号が立ち上がる。このバス要求信号が立ち上がり、コントローラ２のアクセスが終了し、外部ＩＯ４に動作可能となると、第４の所定時間（たとえば３２０ｎｓ）が経過した時刻ｔ３においてバス調停回路５から出力される許可信号が立ち上がる。
【００１０】
これにより、外部ＩＯ４はアクセスが終了し、第５の所定時間（たとえば１７５ｎｓ）が経過した時刻ｔ４においてバス要求信号を立ち下げるまでの間、内部バス１のバス使用権を確保する。そして、外部ＩＯ４は、内部バス１のバス使用権を確保している間に、たとえば１２８バイトのバーストアクセスを実行する。
【００１１】
ところで、たとえば立ち上がり時に大量のデータを送る場合などのある特定のアクセスの場合は、外部ＩＯ４からＤＭＡアクセスを行っている場合であっても、途中でコントローラ２の動作が割り込む可能性がある。コントローラ２の割り込み動作が発生すると、本来ならＤＭＡによる連続転送であるにも拘わらず、転送スピードが落ちてしまうことになる。
【００１２】
特許文献１には、ＤＭＡ動作を時間的に管理する構成例が記載されている。
【特許文献１】特開２００２−２０７６９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
この内部バス１に、前述のようなバス使用権を確保したデバイスはそのままバス使用権を確保できるバスロック機能を設けたとしても、この外部ＩＯ４で扱うデータがパケットの場合には、転送速度が要求される動作において必ずしも連続でパケットがくるとは限らない。
【００１４】
また、ＤＭＡ転送の場合、転送の最初にバスロックをかけて転送終了でバスロックを解除することが考えられるが、パケットがこない場合には、その間コントローラの動作ができないことになる。
【００１５】
さらに、ＤＭＡ設定時の条件によって、ソフトウェアでバスロック機能の有無を設定する方法も考えられるが、パケット送り側の状態を予測することは困難であり、ソフトウェアでバスロック機能の有無を設定するのは現実的な方法とはいえない。
【００１６】
本発明は、このような課題を解決するものであり、その目的は、バス調停を行うように構成されたデータ転送制御装置において、ソフトウェアを用いることなく簡単な構成で特定のアクセスの転送スピードを確保でき、パケットが連続にこなくてもコントローラの動作を阻害しないデータ転送制御装置を実現することにある。
【課題を解決するための手段】
【００１７】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
バス調停を行うように構成されたデータ転送制御装置において、
バスに接続される特定のデバイスに、このバスに対してバスロックをかけるバスロック手段を設けたことを特徴とする。
【００１８】
請求項２記載の発明は、
請求項１記載のデータ転送制御装置において、前記特定のデバイスは、外部機器からデータをＤＭＡにより転送する外部ＩＯであることを特徴とする。
【００１９】
請求項３記載の発明は、請求項２記載のデータ転送制御装置において、
前記バスロック手段は、前記外部ＩＯのスタートアクセスでカウントを開始するとともにバスに対してバスロックをかけ、エンドアクセスでカウントを終了するとともにバスロックを解除するカウンタを有することを特徴とする。
【発明の効果】
【００２０】
本発明によれば、バス調停を行うように構成されたデータ転送制御装置において、ソフトウェアを用いることなく簡単な構成で、特定のアクセスに対する転送スピードを確保できる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明について、図面を用いて詳細に説明する。図１は本発明の一実施例を示すブロック図であり、図３と共通する部分には同一の符合を付けている。図１が図３と異なる点は、外部ＩＯ４に、バスに対してバスロックをかけるバスロック回路６を設けていることである。なお、本実施例では、バスロック回路６として、外部ＩＯ４のスタートアクセスによりカウントを開始し、エンドアクセスによりカウントを停止するカウンタ６１を有するものを用いているが、時間管理が行えるものであれば、これに限るものではない。
【００２２】
図２は図１の動作を説明するタイミングチャートであり、図４と共通する信号には同一の符号を付けている。
【００２３】
図２の各繰り返し周期（たとえば５４０ｎｓ）において、外部ＩＯ４は、周期開始から第１の所定時間が経過した時刻ｔ１から第２の所定時間、テスタバスＴＢからのデータを受けて内部バス１へのアクセス可能状態になる。
【００２４】
外部ＩＯ４がアクセス可能状態になることにより、時刻ｔ１から第３の所定時間が経過した時刻ｔ２においてバスロック回路６のカウンタ６１にスタートアクセスが入力され、バスロック回路６は内部バス１に対してバスロックをかける。
【００２５】
また、外部ＩＯ４がアクセス可能状態になることにより、周期開始から第４の所定時間（たとえば２６５ｎｓ）が経過した時刻ｔ３においてバス要求信号が立ち上がる。このバス要求信号が立ち上がり、外部ＩＯ４に動作可能となると、第４の所定時間（たとえば７０ｎｓ）が経過した時刻ｔ４においてバス調停回路５から出力される許可信号が立ち上がる。
【００２６】
これにより、外部ＩＯ４は、第６の所定時間（たとえば１７５ｎｓ）が経過した時刻ｔ５においてバス要求信号を立ち下がるまでの間、内部バス１のバス使用権を確保する。なお、内部バス１に対するバスロック状態は、バスロック回路６のカウンタ６１にエンドアクセスが入力されるまで、またはこのカウンタ６１が所定数をカウントする時刻ｔ７まで保持される。
【００２７】
バスロック状態が保持されている状態の時刻ｔ６で外部ＩＯ４から次のアクセスが入力されると、外部ＩＯ４は引き続き内部バス１のバス使用権を確保できる。そして、この場合、コントローラ２の割り込み動作はバスロック信号により受け付けないため、コントローラ２のバスアクセス許可は行われない。
【００２８】
また、バスロック状態のために、バス調停回路５から出力される許可信号が返ってくる時間が短くなることも期待できる。
【００２９】
これらにより、外部ＩＯ４から連続転送を行う場合におけるアクセスの転送スピードが上げられる。
【００３０】
時刻ｔ７においてバスロックが解除されると、たとえば時刻ｔ８以降に示すようにコントローラ２からの内部バス１に対するアクセスも可能になる。
【００３１】
時刻ｔ７以降において、コントローラ２からの内部バス１に対するアクセスがない状態で外部ＩＯ４から次のアクセスが入力されると、時刻ｔ１以降と同様のシーケンスでバスロック回路６は内部バス１に対してバスロックをかけることになる。
【００３２】
なお、外部ＩＯ４からのアクセスには、シングルアクセスとＤＭＡ転送の２種類があるため、あらかじめこれらの機能を有効にするアクセス方法や、バスロックさせる時間を設定できるようにしておく。
【００３３】
たとえばＤＭＡ転送モードにおいて、外部ＩＯ４の先に接続される図示しないパソコンなどの外部機器の状況によってパケットが連続的に入力されなくても、バスロック機能は自動的に解除されるので、コントローラ２はバス権を取れる状態になる。
【００３４】
なお、上記実施例では、半導体試験装置を構成する測定モジュールにおけるデータ転送制御装置について説明したが、本発明は、バス調停を行うように構成された各種のデータ転送制御装置にも適用できるものである。
【００３５】
以上説明したように、本発明によれば、バス調停を行うように構成されたデータ転送制御装置において、ソフトウェアを用いることなく簡単な構成で、特定のアクセスに対する転送スピードを確保でき、半導体試験装置を構成する測定モジュールにおけるデータ転送制御装置などに好適である。
【図面の簡単な説明】
【００３６】
【図１】本発明の一実施例を示すブロック図である。
【図２】図１の動作を説明するタイミングチャートである。
【図３】従来のデータ転送制御装置の一例を示すブロック図である。
【図４】図３の動作を説明するタイミングチャートである。
【符号の説明】
【００３７】
ＭＭ１〜ＭＭｎ  測定モジュール
ＴＳＣ  テストシステム制御部
ＴＢ  テスタバス
１  内部バス
２  コントローラ
３  メモリ
４  外部ＩＯ
５  バス調停回路
６  バスロック回路
【図１】
2009211593.tif 000003
【図２】
2009211593.tif 000004
【図３】
2009211593.tif 000005
【図４】
2009211593.tif 000006