(57)【要約】【課題】ＩＰ変換前の画像の画素数がディスプレイの画素数よりも多い場合であっても、画質の劣化を招くことなく動画を再生可能な技術を提供する。【解決手段】インターレース方式に係る動画像の入力信号を画像表示装置に適合するプログレッシブ方式に係る動画像の出力用信号へ変換する際に、入力信号を交互に構成する第１および第２フィールド信号のうち、一部の特定種類の画素信号を所定の記憶部に一時的に記憶する。そして、所定のタイミングで所定の記憶部から画素信号を読み出すことにより、第１および第２フィールド信号のうちの何れか一方について一部の特定種類の画素信号を１ライン分ずらすことで、出力用信号を交互に構成する第１および第２画像信号を生成する。【選択図】図３
2009204960.tif 000002
【特許請求の範囲】
【請求項１】
インターレース方式に係る動画像の入力信号を画像表示装置に適合するプログレッシブ方式に係る動画像の出力用信号へ変換する信号変換装置であって、
前記入力信号を交互に構成する第１および第２フィールド信号のうち、一部の特定種類の画素信号を一時的に記憶する記憶部と、
所定のタイミングで前記記憶部から画素信号を読み出すことにより、前記第１および第２フィールド信号のうちの何れか一方について前記一部の特定種類の画素信号を１ライン分ずらすことで、前記出力用信号を交互に構成する第１および第２画像信号を生成する生成手段と、
を備えることを特徴とする信号変換装置。
【請求項２】
請求項１に記載の信号変換装置であって、
各前記第１および第２フィールド信号が、３色以上の画素信号を含み、
前記一部の所定種類の画素信号が、前記３色以上の画素信号のうちの一部にあたる１色以上の画素信号を含むことを特徴とする信号変換装置。
【請求項３】
請求項２に記載の信号変換装置であって、
各前記第１および第２フィールド信号が、赤色、緑色、および青色の画素信号を含み、
前記一部の所定種類の画素信号が、少なくとも緑色の画素信号を含むことを特徴とする信号変換装置。
【請求項４】
請求項１から請求項４の何れかに記載の信号変換装置であって、
前記入力信号が、ＮＴＳＣ信号から得られる信号であることを特徴とする信号変換装置。
【請求項５】
インターレース方式に係る動画像の入力信号を画像表示装置に適合するプログレッシブ方式に係る動画像の出力用信号へ変換する信号変換方法であって、
(a)前記入力信号を交互に構成する第１および第２フィールド信号のうち、一部の特定種類の画素信号を所定の記憶部に一時的に記憶すること、
(b)所定のタイミングで前記所定の記憶部から画素信号を読み出すことにより、前記第１および第２フィールド信号のうちの何れか一方について前記一部の特定種類の画素信号を１ライン分ずらすことで、前記出力用信号を交互に構成する第１および第２画像信号を生成すること、
を備えることを特徴とする信号変換方法。
【請求項６】
請求項１から請求項４の何れかに記載の信号変換装置と、
複数の発光部が配列され、前記一部の特定種類に係る発光部が、前記第１および第２フィールド信号のうちの少なくとも一方に係る画素のライン数よりも１ライン分多く配列された表示部と、
前記信号変換装置で生成された前記出力用信号に基づき、前記第１および第２画像信号が前記表示部において時間的に交互に表示されるように制御する制御部と、
を備えることを特徴とする画像表示装置。
【請求項７】
請求項６に記載の画像表示装置であって、
前記表示部が、前記第１および第２フィールド信号のうちの少なくとも一方に係る画素のライン数よりも１ライン分多い複数の発光部が配列されたものであることを特徴とする画像表示装置。
【請求項８】
請求項６に記載の画像表示装置であって、
各前記第１および第２フィールド信号が、３色の画素信号を含み、
前記表示部において、各絵素に対応する３色の発光部の所定位置が所定の三角形を成すように配列されたことを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターレース方式に係る動画像の入力信号を画像表示装置に適合するプログレッシブ方式に係る動画像の出力用信号へ変換する信号変換装置、信号変換方法、およびそれを用いた画像表示装置に関する。
【背景技術】
【０００２】
ドットマトリックス表示を行うディスプレイパネルとしては、例えば、有機ＥＬディスプレイや液晶パネルなどがある。そして、これらのディスプレイパネルに関する信号処理技術としては、ＩＰ変換、走査線変換、および水平画素変換などが挙げられる（例えば、特許文献１参照）。
【０００３】
そして、ＩＰ変換は、インターレース信号をプログレッシブ信号に変換する技術である。また、走査線変換は、画像を構成する水平ラインの数を変換することで、表示画像の垂直方向の拡大および縮小を行う技術である。更に、水平画素変換は、画像を構成する各水平ラインの画素数を変換することで、表示画像の水平方向の拡大および縮小を行う技術である。これらの各変換技術は、水平および垂直方向の画素数が決まっているドットマトリクス表示を行うディスプレイには必要不可欠の技術である。
【０００４】
【特許文献１】特開２００１−３３１１５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、例えば、解像度がおよそ横３５０×縦４８５のドットに係るＮＴＳＣ（National Television Standards Committee）のインターレース信号を、横３２０×縦２４０のドット（ＱＶＧＡ）などといった解像度が相対的に低いプログレッシブ信号に変換して、偶数（０，２，４，・・・）番目のフレームと奇数(１，３，５，・・・)番目のフレームとを時間的に交互に表示した場合、画像に実在しない横縞が発生したり、画像が上下に揺れて見える。このような不具合は、ＩＰ変換前のデータに走査線に平行な線を表すデータが含まれている場合において顕著に表れる傾向にある。
【０００６】
そこで、画像の上下への揺れを防止するために、偶数番目のフレームのみまたは奇数番目のフレームのみを表示することが考えられる。しかしながら、このような場合は、使用する画素信号の減少により、フレームレートおよび解像度が低下するため、動画特性が低下してしまう。
【０００７】
本発明は、上記課題に鑑みてなされたものであり、ＩＰ変換前の画像の画素数がディスプレイの画素数よりも多い場合であっても、画質の劣化を招くことなく動画を再生可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、請求項１の信号変換装置は、インターレース方式に係る動画像の入力信号を画像表示装置に適合するプログレッシブ方式に係る動画像の出力用信号へ変換する信号変換装置である。そして、前記信号変換装置は、前記入力信号を交互に構成する第１および第２フィールド信号のうち、一部の特定種類の画素信号を一時的に記憶する記憶部と、所定のタイミングで前記記憶部から画素信号を読み出すことにより、前記第１および第２フィールド信号のうちの何れか一方について前記一部の特定種類の画素信号を１ライン分ずらすことで、前記出力用信号を交互に構成する第１および第２画像信号を生成する生成手段と、を備える。
【０００９】
また、請求項８の画像表示装置は、請求項１から請求項４の何れかに記載の信号変換装置と、複数の発光部が配列され、前記一部の特定種類に係る発光部が、前記第１および第２フィールド信号のうちの少なくとも一方に係る画素のライン数よりも１ライン分多く配列された表示部と、前記信号変換装置で生成された前記出力用信号に基づき、前記第１および第２画像信号が前記表示部において時間的に交互に表示されるように制御する制御部と、を備える。更に、前記画像表示装置では、各前記第１および第２フィールド信号が、３色の画素信号を含み、前記表示部において、各絵素に対応する３色の発光部の所定位置が所定の三角形を成すように配列されている。
【発明の効果】
【００１０】
本発明によれば、出力用信号を交互に構成する第１画像信号と第２画像信号との間において一部の特定種類の画素信号が１ライン分ずれた状態となるため、時間的に交互に表示される画像の間において被写体が占める領域のずれが低減される。したがって、ＩＰ変換前の画像の画素数がディスプレイの画素数よりも多い場合であっても、画質の劣化を招くことなく動画を再生することができる。
【００１１】
請求項８に記載の発明によれば、画像の端部付近において発光と消灯とを繰り返す画素数が低減されるため、より自然に見える動画像を再生することができる。また、表示部を構成する発光部の数の増加を抑制することで、表示部の小型化、コスト低減、および消費電力の低減を図ることができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の好ましい実施形態を図面に基づいて説明する。
【００１３】
＜画像表示装置の概略構成＞
図１は、本発明の実施形態に係る画像表示装置１の要部構成を例示する図である。画像表示装置１は、例えば、動画表示が可能な携帯電話機などの電子機器であり、主な構成として、信号受信部２、信号変換部３、タイミング制御部４、Ｘドライバ５、Ｙドライバ６、電源回路７、および表示パネル８を備えている。
【００１４】
信号受信部２は、いわゆるインターレース方式に係る動画像信号を受信して、信号変換部３に出力する。ここでは、インターレース方式に係る動画像信号としては、例えば、いわゆるＮＴＳＣ(National Television Standards Committee)信号などが挙げられる。
【００１５】
信号変換部３は、インターレース方式のＮＴＳＣ信号を、いわゆるプログレッシブ方式に係る動画像信号に変換するＩＰ変換を行い、変換後の動画像信号をＸドライバ５に与える。したがって、信号変換部３は、インターレース方式に係る動画像の入力信号を画像表示装置１に適合するプログレッシブ方式に係る動画像の出力用信号に変換する信号変換装置としての機能（信号変換機能）を有する。具体的には、１フレームに係る２つのフィールド信号（第１および第２フィールド信号）から、２フレームの出力用信号を生成する。
【００１６】
タイミング制御部４は、ＮＴＳＣ信号に基づき、信号変換部３におけるＩＰ変換のタイミング、および表示パネル８における動画像の表示タイミングを制御する。
【００１７】
Ｘドライバ５は、タイミング制御部４からの制御信号、および信号変換部３からのプログレッシブ方式に係る動画像信号に基づき、動画像信号に含まれる各画素のデータ信号（画素信号）に応じた電位を表示パネル８に配設された画像信号線に付与する。
【００１８】
Ｙドライバ６は、タイミング制御部４からの制御信号（例えば、スタートパルスＳＴＨ）に応答して、表示パネル８に配設された走査信号線に所定の電位を付与する。
【００１９】
電源回路７は、表示パネル８に配列された多数の発光部にそれぞれ含まれる各発光素子を発光させるために、電位差を与える。
【００２０】
表示パネル８は、例えば、有機ＥＬ素子などの発光素子をそれぞれ含む多数の発光部がマトリックス状に配列されたディスプレイであり、例えば、横３２０×縦２４０のドットからなるＱＶＧＡの解像度の画像が再生可能に構成されている。ここでは、多数の発光部は、それぞれ赤(Ｒ)色の光を発する発光素子を有する発光部Ｒｃと、緑(Ｇ)色の光を発する発光素子を有する発光部Ｇｃと、青(Ｂ)色の光を発する発光素子を有する発光部Ｂｃとによって構成されている。
【００２１】
図２は、表示パネル８における発光部（ここでは、発光素子の開口部に相当する）Ｒｃ，Ｇｃ，Ｂｃおよび絵素部Ｅｃの配列を例示する模式図であり、表示パネル８の正面側から見た配列状態を示している。なお、図２および図２以降の図においては方位関係を明確化するために直交するＸＹの２軸が適宜示されている。
【００２２】
発光部Ｒｃ，Ｇｃ，Ｂｃは、それぞれ略長方形状の輪郭を有し、この順番でＸ方向（水平走査方向）に沿って配列されている。そして、発光部Ｒｃの長辺と発光部Ｇｃの長辺とが全長に渡って隣接し、発光部Ｇｃの長辺と発光部Ｂｃの長辺とが全長に渡って隣接し、発光部Ｂｃの長辺と発光部Ｒｃの長辺とが全長に渡って隣接している。また、各絵素部Ｅｃ（図２で太線で囲まれた部分）は、３個の発光部Ｒｃ，Ｇｃ，Ｂｃが、この順番でＸ方向に向けて相互に隣接配置されて構成され、画像における１ドットの色を再現するための発光部の集合にあたる。そして、表示パネル８では、多数の絵素部ＥｃがそれぞれＸ方向およびＹ方向に沿ってマトリックス状に配列され、Ｎ(Ｎは所定の自然数)行の発光部Ｒｃ，Ｇｃ，Ｂｃおよび絵素部ＥｃのラインＬｃ０〜Ｌｃ(Ｎ−１)が配列されている。
【００２３】
なお、信号受信部２、信号変換部３、およびタイミング制御部４などといった画像表示装置１を構成する各種機能構成は、論理回路によるハードウェア構成によって実現されても良いし、ＣＰＵで所定のソフトウェアが実行されることで実現されても良い。また、図１では、いわゆるγ変換などの各種信号処理の機能が示されていないが、必要に応じて、画像表示装置１にγ変換などの各種信号処理を行う機能が備わっていても良い。
【００２４】
＜信号変換機能＞
図３は、本発明の実施形態の信号変換機能に係る機能構成を例示するブロック図である。
【００２５】
図３で示すように、信号変換部３は、Ａ／Ｄ変換回路１０、ＹＣ分離回路２０、加算器３０Ｒ，３０Ｂ、減算器３０Ｇ、ラインバッファ４０、ＳＷ回路５０Ｒ，５０Ｂ、およびセレクタＳＷ回路５０Ｇを備えている。
【００２６】
Ａ／Ｄ変換回路１０は、アナログ動画信号であるＮＴＳＣ信号をデジタル信号に変換し、各フレームを構成する画素信号をＹＣ分離回路２０に出力する。このＡ／Ｄ変換回路１０では、所定の規格（例えば、ITU-R BT.601）で規定されたフォーマットに沿って、アナログ動画信号がデジタル信号に変換される。
【００２７】
図４から図６は、デジタル化されたＮＴＳＣ信号に係るインターレース信号を説明するための図である。図４から図６では、インターレース信号が仮に画像の形で出力された際に想定される画素配列が示されている。
【００２８】
図４で示すように、インターレース信号の１フレームに係る画素配列は、Ｒ色の画素Ｐｅｒ、Ｇ色の画素Ｐｅｇ、およびＢ色の画素Ｐｅｂがマトリックス状に配列されたものとなっている。また、この画素配列では、ＲＧＢ色の画素Ｐｅｒ，Ｐｅｇ，Ｐｅｂは、この順番で配列され、３個の画素Ｐｅｒ，Ｐｅｇ，Ｐｅｂが、この順番で隣接配置されて１つの絵素Ｐｅ（図４で太線で囲まれた部分）を構成している。なお、ここで言う絵素は、画像信号において１ドットの色を再現するための信号の集合に相当する。そして、多数の絵素ＰｅがそれぞれＸ方向およびＹ方向に沿ってマトリックス状に配列され、水平走査方向に沿ったＭ(Ｍは所定の自然数)行の画素Ｐｅｒ，Ｐｅｇ，Ｐｅｂおよび絵素ＰｅのラインＬ０〜Ｌ(Ｍ−１)が配列されている。
【００２９】
また、このインターレース信号の１フレームは、偶数行のラインＬ０，Ｌ２，Ｌ４，Ｌ６，・・・，Ｌ(Ｍ−２)からなる画素配列（図５）に係るフィールド信号（第１フィールド信号）と、奇数行のラインＬ１，Ｌ３，Ｌ５，Ｌ７，・・・，Ｌ(Ｍ−１)からなる画素配列（図６）に係るフィールド信号（第２フィールド信号）とによって構成される。つまり、Ａ／Ｄ変換回路１０は、第１および第２フィールド信号を２フレームの画像信号に分けたような形態でＹＣ分離回路２０に出力する。したがって、ＹＣ分離回路２０に入力される入力信号は第１および第２フィールド信号によって構成される。
【００３０】
なお、ＮＴＳＣ信号は、一般に走査線数が奇数（例えば、５２５本）の信号であるが、信号変換部３では、２つのフィールド信号から同じサイズの２フレームの出力用信号を生成するため、以下ではＭが偶数であるものとして説明する。信号変換部３では、Ｍが偶数となるように、ＮＴＳＣ信号の各フレームの一部の信号を採用するようにしても良い。また、ここでは、画素Ｐｅｒ，Ｐｅｇ，Ｐｅｂのライン数Ｍと、表示パネル８における発光部Ｒｃ，Ｇｃ，Ｂｃのライン数Ｎとの間には、Ｎ＝Ｍ／２＋１の関係が成立する。
【００３１】
また、Ａ／Ｄ変換回路１０は、デジタル信号化された水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣ、およびデータイネーブル信号ＤＥをタイミング制御部４に出力する。タイミング制御部４は、各信号ＨＳＹＮＣ，ＶＳＹＮＣ，ＤＥに応答して、各種動作を制御する制御信号（例えば、スタートパルスＳＴＨ）を出力する。
【００３２】
ＹＣ分離回路２０は、デジタル信号化された動画信号から輝度信号Ｙと色信号Ｃｒ，Ｃｂを分離して、加算器３０Ｒ，３０Ｂおよび減算器３０Ｇに出力する。
【００３３】
加算器３０Ｒは、輝度信号Ｙに色信号Ｃｒを加算することでＲ色の画素信号を得る。減算器３０Ｇは、輝度信号Ｙから色信号Ｃｒ，Ｃｂを減算することでＧ色の画素信号を得る。加算器３０Ｂは、輝度信号Ｙに色信号Ｃｂを加算することでＢ色の画素信号を得る。
【００３４】
ラインバッファ４０は、例えば、ＲＡＭまたはシフトレジスタで構成され、Ｇ色の画素信号を一時的に記憶する部分（本発明の「記憶部」に相当）として機能する。なお、ラインバッファ４０がＲＡＭで構成される場合には、データの読み出しと書き込みとを同時に行うために、例えば、いわゆる２ポートタイプのＲＡＭが採用される。また、ラインバッファ４０に係るデータの書き込みおよび読み出しに対するアドレスの指定は、タイミング制御部４からの信号によって行われる。
【００３５】
ＳＷ回路５０Ｒは、加算器３０Ｒで得られたＲ色の画素信号を所定のタイミングで出力し、ＳＷ回路５０Ｂは、加算器３０Ｂで得られたＢ色の画素信号を所定のタイミングで出力する。また、セレクタＳＷ回路５０Ｇは、減算器３０Ｇで得られたＧ色の画素信号を、ラインバッファ４０を介して出力するか、またはラインバッファ４０を介さずに直接出力する。
【００３６】
そして、ＳＷ回路５０Ｒ，５０Ｂ、およびセレクタＳＷ回路５０ＧによるＲＧＢ色の画素信号の出力により、動画像を構成する偶数(０，２，４，・・・)番目の第１フィールド信号から出力用信号を構成する偶数(０，２，４，・・・)番目の出力用画像信号（本発明の「第１画像信号」に相当）が生成され、動画像を構成する奇数(１，３，５，・・・)番目の第２フィールド信号から出力用信号を構成する奇数(１，３，５，・・・)番目の出力用画像信号（本発明の「第２画像信号」に相当）が生成される。
【００３７】
ここでは、奇数番目のフィールド信号については、Ｇ色の画素信号がラインバッファ４０で一時的に記憶された後にセレクタＳＷ回路５０Ｇによって出力され、偶数番目のフィールド信号については、Ｇ色の画素信号がラインバッファ４０を介することなくセレクタＳＷ回路５０Ｇによって出力される。詳細には、信号変換部３において、セレクタＳＷ回路５０Ｇ（本発明の「生成手段」に相当）により、所定のタイミングでラインバッファ４０からＧ色の画素信号が読み出されることで、第１および第２フィールド信号のうちの一方の第２フィールド信号についてＧ色の画素信号が１ライン分ずらされて、出力用信号を交互に構成する奇数番目および偶数番目の出力用画像信号が生成される。
【００３８】
図７は、偶数番目の出力用画像信号に係る画素配列を例示する図であり、図８は、奇数番目の出力用画像信号に係る画素配列を例示する図である。なお、図７および図８では、各出力用画像信号が仮に画像の形で出力された際に想定される画素配列が示されている。また、図５と図７との間および図６と図８との間では、対応する画素に同じ種類のハッチングが付され、同じ画素行には同じ符号が付されている。
【００３９】
図７で示すように、偶数番目の出力用画像信号に係る画素配列は、第１フィールド信号に係る画素配列（図５）と同一な画素配列に、無発光の出力（ここでは、黒色の出力）に係る１行分の画素のラインＬαが加えられたものとなる。
【００４０】
また、図８で示すように、奇数番目の出力用画像信号に係る画素配列は、第２フィールド信号に係る画素配列（図６）から、Ｇ色の画素信号が１行（１ライン）分次の行にずれて、（Ｍ／２＋１）行の画素のラインＬ１ｓ，Ｌ３ｓ，Ｌ５ｓ，Ｌ７ｓ，・・・，Ｌ(Ｍ−１)ｓ，Ｌβｓによって構成されたものとなる。なお、先頭のラインＬ１ｓのＧ色の画素信号および最終のラインＬβｓのＲ，Ｂ色の画素信号は、無発光の出力（ここでは、黒色の出力）に係る信号となる。すなわち、奇数番目の出力用画像信号に係る画素配列では、１つの絵素が、図４〜図６で示した相互に隣接する３色（ＲＧＢ）の画素によって構成されるのではなく、２ラインに跨って３つの画素の重心の位置が三角形を成す３色（ＲＧＢ）の画素によって構成される。
【００４１】
したがって、奇数番目の出力用画像信号に係る画素配列によれば、人間の視覚においてはＲ，Ｂ色対する感度よりもＧ色に対する感度の方が高いため、各絵素の中心が実質的に次のライン側に約１／２ライン分ずれたものとなる。つまり、元のＮＴＳＣ信号と同様に、偶数番目の出力用画像信号の画素の各ラインの間に、奇数番目の出力用画像信号の画素の各ラインが配置されているものに相当する出力用信号が生成される。
【００４２】
そして、タイミング制御部４（本発明の「制御部」に相当）の制御により、信号変換部３で生成された出力用信号に基づき、偶数番目および奇数番目の出力用画像信号が表示パネル８において時間的に交互に表示される。このような動画像の再生では、画像に実在しない横縞が発生したり、画像が上下に揺れて見えるような不具合の発生が抑制される。
【００４３】
図９は、奇数番目の出力用画像信号を生成する際の信号変換部３の動作に係るタイミングチャートである。具体的には、図９では、横軸が時刻を示し、上から順に、(ａ)Ａ／Ｄ変換回路１０からタイミング制御部４への水平同期信号ＨＳＹＮＣの出力、(ｂ)Ａ／Ｄ変換回路１０からタイミング制御部４へのデータイネーブル信号ＤＥの出力、(ｃ)タイミング制御部４からラインバッファ４０への駆動タイミングを制御する信号、および(ｄ)タイミング制御部４から発せされるスタートパルスＳＴＨ、の出力波形が示されている。
【００４４】
図９で示すように、水平同期信号ＨＳＹＮＣがＨ状態となり（時刻Ｔ１〜Ｔ２）、それに応答して、ラインバッファ４０における読み出し駆動が開始される（時刻Ｔ３）。次に、ラインバッファ４０の駆動開始から所定クロック（例えば、２クロック）遅れて、データイネーブル信号ＤＥがＨ状態となるとともに（時刻Ｔ４）、スタートパルスＳＴＨがＨ状態となる（時刻Ｔ４〜Ｔ５）。ここでは、時刻Ｔ３〜Ｔ６においてラインバッファ４０で読み出し駆動が行われ、時刻Ｔ４〜Ｔ７においてデータイネーブル信号のＨ状態が保持される。そして、データイネーブル信号がＨ状態のときに、奇数番目の出力用画像信号を構成する１ライン分の画素信号が生成される。また、スタートパルスＳＴＨがＨ状態となることで、例えば、発光対象であるラインに対応する走査信号線への走査信号の入力が開始される。このような時刻Ｔ１〜Ｔ７の駆動が繰り返されて、奇数番目の出力用画像信号が生成される。
【００４５】
なお、ここで、データイネーブル信号ＤＥがＨ状態となる所定クロック前にラインバッファ４０の駆動を開始するのは、ラインバッファ４０を介して出力されるＧ色の画素信号の出力タイミングと、ラインバッファ４０を介さずに出力されるＲ，Ｂ色の画素信号の出力タイミングとを合わせるためである。このような駆動は、例えば、水平同期信号ＨＳＹＮＣがＨ状態となる時刻とデータイネーブル信号ＤＥがＨ状態となる時刻との時間差をクロック数で測り、このクロック数から２クロック分引いた動作タイミングをタイミング制御部４にて設定することで実現される。
【００４６】
図１０は、本発明の実施形態に係る信号変換動作を示すフローチャートである。本実施形態では、信号変換動作は、主にハードウェア構成によって実現されているが、図１０では、ＳＷ回路５０Ｒ，５０Ｂ、およびセレクタＳＷ回路５０Ｇによる画素信号の出力によって偶数番目および奇数番目の出力用画像信号が生成される動作の流れを、擬似的にソフトウェアに基づく動作の流れのように示している。
【００４７】
ステップＳｐ１では、生成対象の画像信号が偶数番目の出力用画像信号、すなわち偶数フレームであればステップＳｐ２に進み、生成対象の画像信号が偶数フレームでなければステップＳｐ５に進む。そして、ステップＳｐ２に進んだ場合、生成対象の画素のラインが最終ラインでなければ、加算器３０Ｒ，３０Ｂおよび減算器３０Ｇから出力されるＲＧＢ色の画素信号が単純に出力され（ステップＳｐ３）、ステップＳｐ１に戻る。一方、生成対象の画素のラインが最終ラインであれば、１ライン分の全画素について黒色に係る画素信号が出力され（ステップＳｐ４）、ステップＳｐ１に戻る。
【００４８】
また、ステップＳｐ５に進んだ場合、生成対象の画素のラインが奇数番目の出力用画像信号の一番先頭の画素のライン、すなわち第１ラインである場合には、Ｒ，Ｂ色については加算器３０Ｒ，３０Ｂから出力されるＲＢ色の画素信号が出力されるとともに、Ｇ色については黒色に係る画素信号が出力され（ステップＳｐ６）、ステップＳｐ１に戻る。ステップＳｐ６では、減算器３０Ｇから出力されるＧ色の画素信号がラインバッファ４０に蓄えられる。一方、生成対象の画素のラインが第１ラインでない場合には、ステップＳｐ７に進む。
【００４９】
そして、ステップＳｐ７に進んだ場合、生成対象の画素のラインが奇数番目の出力用画像信号の一番最後の画素のライン、すなわち最終ラインである場合には、Ｇ色についてはラインバッファ４０内のＧ色の画素信号が出力され、Ｒ，Ｂ色については黒色に係る画素信号が出力され（ステップＳｐ８）、ステップＳｐ１に戻る。一方、生成対象の画素のラインが最終ラインでない場合には、Ｒ，Ｂ色については加算器３０Ｒ，３０Ｂから出力されるＲＢ色の画素信号が出力されるとともに、Ｇ色についてはラインバッファ４０内のＧ色の画素信号が出力され（ステップＳｐ９）、ステップＳｐ１に戻る。
【００５０】
このようなステップＳｐ１〜Ｓｐ９の処理が、入力信号を出力用信号に変換する期間中、順次に繰り返される。
【００５１】
以上のように、本発明の好ましい実施形態に係る画像表示装置１では、出力用信号を交互に構成する奇数番目の出力用画像信号と偶数番目の入力用画像信号との間において一部の特定種類の画素信号（ここでは、Ｇ色の画素信号）が１ライン分ずれた状態となる。このため、時間的に交互に表示される画像の間において生じる被写体が占める領域のずれが低減される。したがって、ＩＰ変換前の画像の画素数がディスプレイの画素数よりも多い場合であっても、画質の劣化を招くことなく動画を再生することができる。
【００５２】
また、２つのフィールド信号から別々のフレーム信号を生成することで、単位時間あたりに表示されるフレームの数、すなわちフレームレートが向上し、画素信号を無駄なく利用することができる。このため、動画における画質の向上、すなわち動画特性の向上が図られる。
【００５３】
また、ラインバッファ４０やセレクタＳＷ回路５０Ｇなどといった簡単な構成を追加するだけで、上述した動画特性の向上を図ることができる。
【００５４】
＜変形例＞
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
【００５５】
◎例えば、上記実施形態では、表示パネル８を構成する発光部Ｒｃ，Ｇｃ，Ｂｃのライン数が、第１および第２フィールド信号を構成する画素のライン数よりも１ライン分多かったが、これに限られない。例えば、信号変換部３において１ライン分ずらされる対象となる一部の特定種類（例えば、Ｇ色）に係る発光部Ｇｃのライン数が、第１および第２フィールド信号を構成する画素のライン数よりも１ライン分多ければ良い。つまり、１ライン分ずらされない種類に係る発光部Ｒｃ，Ｂｃのライン数については、第１および第２フィールド信号を構成する画素のライン数と同一であっても構わない。
【００５６】
◎また、上記実施形態では、表示パネル８において発光部Ｒｃ，Ｇｃ，Ｂｃがマトリックス状に配列されたが、これに限られない。例えば、表示パネル８が、各絵素Ｐｅに対応する発光部Ｒｃ，Ｇｃ，Ｂｃの所定位置（例えば、重心の位置）が所定の三角形を成すような配列（デルタ配列）を有するものであっても良い。以下、具体例を挙げて説明する。
【００５７】
図１１は、変形例に係る表示パネル８Ａにおける発光部Ｒｃ，Ｇｃ，Ｂｃおよび絵素部ＥｃＡの配列を例示する模式図であり、表示パネル８Ａの正面側から見た配列状態を示している。
【００５８】
図１１で示す配列状態では、絵素部ＥｃＡ（例えば、図１１で太線で囲まれた部分）が、３色の発光部Ｒｃ，Ｇｃ，Ｂｃの重心の位置が三角形（ここでは、発光部Ｇｃの重心位置を頂点とする二等辺三角形）を成すように配置されて構成されている。別の観点から言えば、図１１で示す発光部Ｒｃ，Ｇｃ，Ｂｃの配列は、図２で示した発光部Ｒｃ，Ｇｃ，Ｂｃの配列を基準として、発光部Ｇｃが１／２ラインずつ上側（＋Ｙ方向）にずらされ、更にラインＬｄ(Ｎ−１)の下側（−Ｙ方向）に発光部Ｇｃが１ライン分付け加えられたものとなっている。つまり、Ｒ，Ｂ色に係る発光部Ｒｃ，ＢｃよりもＧ色に係る発光部Ｇｃの方が１ライン分多く配置されている。そして、画素の各ラインＬｄ０〜Ｌｄ(Ｎ−１)は、発光部Ｒｃ，Ｇｃ，Ｂｃがジグザグ状に配列されたものとなっている。
【００５９】
図１２は、出力用信号を構成する偶数番目の出力用画像信号に基づいた表示パネル８Ａの発光状態を示し、図１３は、出力用信号を構成する奇数番目の出力用画像信号に基づいた表示パネル８Ａの発光状態を示している。具体的には、図１１で示す発光部Ｒｃ，Ｇｃ，Ｂｃの配列を有する表示パネル８Ａに、出力用画像信号に基づいた動画像の表示を行うと、図１２で示すように上に凸のデルタ配列を有する３色の発光部Ｒｃ，Ｇｃ，Ｂｃが絵素Ｐｅに対応するものとなる発光状態と、図１３で示すように下に凸のデルタ配列を有する３色の発光部Ｒｃ，Ｇｃ，Ｂｃが絵素Ｐｅに対応するものとなる発光状態とが時間的に交互に繰り返される。なお、図１２では、偶数番目のフィールド信号に係るラインＬ０〜Ｌ(Ｍ−２)に対応する発光部Ｒｃ，Ｇｃ，Ｂｃの行がラインＬｑ０〜Ｌｑ(Ｍ−２)として示されている。また、図１３では、奇数番目のフィールド信号に係るラインＬ１〜Ｌ(Ｍ−１)に対応する発光部Ｒｃ，Ｇｃ，Ｂｃの行がラインＬｑ１〜Ｌｑ(Ｍ−１)として示されている。
【００６０】
ところで、上記実施形態では、表示パネル８において出力用信号に基づいて動画が再生される際には、先頭のラインＬｃ０のＧ色の発光部Ｇｃが発光と非発光とを時間的に交互に繰り返し、最後のラインＬｃ(Ｎ−１)のＲ，Ｂ色の発光部Ｒｃ，Ｂｃは消灯した状態で、Ｇ色の発光部Ｇｃが発光と非発光とを時間的に交互に繰り返す。これに対して、図１１で示すように発光部Ｒｃ，Ｇｃ，Ｂｃがデルタ配列を有する場合には、発光と非発光とが時間的に交互に繰り返される発光部が先頭の１ライン分の発光部Ｇｃと、最下部の１ライン分の発光部Ｇｃとに限定される。したがって、上記実施形態と比較して、動画再生中に画面の上端および下端で発光と非発光とを繰り返す領域（すなわち画素数）が少なくなる。このため、より自然に見える動画像の再生が可能となる。また、表示パネル８Ａを構成する発光部Ｒｃ，Ｇｃ，Ｂｃの数の増加が抑制され、表示パネル８Ａの小型化、コスト低減、および消費電力の低減を図ることができる。
【００６１】
◎また、上記実施形態では、奇数番目のフィールド信号を構成するＧ色の画素信号が走査の順番から見て次のラインにずらされたが、これに限られず、例えば、偶数番目のフィールド信号を構成するＲ，Ｂ色の画素信号が走査の順番から見て前のラインにずらされても同様な効果が得られる。
【００６２】
◎また、上記実施形態では、奇数番目のフィールド信号を構成するＧ色の画素信号が水平走査の順番から見て次のラインにずらされたが、これに限られず、逆に、偶数番目のフィールド信号を構成するＲＢ色の画素信号が水平走査の順番から見て前のラインにずらされても同様な効果が得られる。但し、１色の画素信号だけ１ライン分ずらす方が、ラインバッファなどの記憶部の構成が少なくて済むため、構成の簡略化、小型化、およびコストの面でより好ましい。
【００６３】
◎また、上記実施形態では、画素信号および発光部Ｒｃ，Ｇｃ，ＢｃがＲＧＢの３色に係るものであったが、これに限られず、例えば、画素信号および発光部が、シアン(Ｃ)、マゼンタ(Ｍ)、イエロー(Ｙ)などの他の３色の組合せに係るものであっても良い。また、画素信号および発光部が、ホワイト(Ｗ)を加えた４色以上の組合せに係るものなど３色以上の組合せに係るものであっても良く、この場合には、４色以上の画素信号のうちの一部にあたる１色以上の画素信号がずらされれば良い。更に、画素信号および発光部が、２色以下の組合せに係るものとなっても良い。
【００６４】
すなわち、入力信号を交互に構成する偶数番目および奇数番目のフィールド信号のうち、一部の特定種類の画素信号をラインバッファなどの所定の記憶部に記憶し、所定のタイミングで記憶部から画素信号を読み出すことにより、偶数番目および奇数番目のフィールド信号のうちの何れか一方について一部の特定種類の画素信号が１ライン分ずらされれば良い。なお、画素信号および発光部が単色に係るものである場合には、一部の特定種類の画素信号としては、例えば、水平走査の方向に対応する画素のライン上において１画素おきに配置された画素信号などが挙げられる。
【００６５】
◎また、上記実施形態では、画像表示装置の一例として携帯電話機を挙げて説明したが、例えば、ノート型のパーソナルコンピュータおよび薄型テレビなどといった表示パネルを備えた各種画像表示装置一般に対しても本発明を適用することができる。
【００６６】
◎また、上記実施形態では、表示パネル８が有機ＥＬ素子を備えて構成されるものとして説明したが、これに限られず、例えば、液晶ディスプレイなど種々の発光方式が採用された表示パネルであっても良い。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施形態に係る画像表示装置の要部構成を例示する図である。
【図２】本発明の実施形態に係る発光部の配列を例示する図である。
【図３】本発明の実施形態に係る信号変換機能の機能構成を示すブロック図である。
【図４】インターレース信号を説明するための図である。
【図５】インターレース信号を説明するための図である。
【図６】インターレース信号を説明するための図である。
【図７】偶数番目の出力用画像信号を説明するための図である。
【図８】奇数番目の出力用画像信号を説明するための図である。
【図９】本発明の実施形態に係る信号変換動作に係るタイミングチャートである。
【図１０】本発明の実施形態に係る信号変換動作に係るフローチャートである。
【図１１】本発明の変形例に係る発光部の配列を例示する図である。
【図１２】本発明の変形例に係る動画の表示態様を説明するための図である。
【図１３】本発明の変形例に係る動画の表示態様を説明するための図である。
【符号の説明】
【００６８】
１  画像表示装置
２  信号受信部
３  信号変換部
４  タイミング制御部
８，８Ａ  表示パネル
１０  Ａ／Ｄ変換回路
２０  ＹＣ分離回路
３０Ｒ，３０Ｂ  加算器
３０Ｇ  減算器
４０  ラインバッファ
５０Ｒ，５０Ｂ  ＳＷ回路
５０Ｇ  セレクタＳＷ回路
Ｂｃ，Ｇｃ，Ｒｃ  発光部
Ｅｃ，ＥｃＡ  絵素部
Ｐｅ  絵素
Ｐｅｒ，Ｐｅｇ，Ｐｅｂ  画素
【図１】
2009204960.tif 000003
【図２】
2009204960.tif 000004
【図３】
2009204960.tif 000005
【図４】
2009204960.tif 000006
【図５】
2009204960.tif 000007
【図６】
2009204960.tif 000008
【図７】
2009204960.tif 000009
【図８】
2009204960.tif 000010
【図９】
2009204960.tif 000011
【図１０】
2009204960.tif 000012
【図１１】
2009204960.tif 000013
【図１２】
2009204960.tif 000014
【図１３】
2009204960.tif 000015