(57)【要約】【課題】静電容量検出方式のジャイロセンサの電気的特性を検査するに際し、プローブおよびプローブに接続された配線パターンによって生じる寄生容量の影響を低減し、測定精度を向上させることができる検査装置を提供する。【解決手段】第１プローブ３２ａと第３プローブ３２ｃとの間の寄生容量をＣｅｎ１、第２プローブ３２ｂと第３プローブ３２ｃとの間の寄生容量をＣｅｎ２、第２配線３３ｂと第３配線３３ｃとの間の寄生容量をＣｅｐ１、第１配線３３ａと第３配線３３ｃとの間の寄生容量をＣｅｐ２とし、Ｃｅｎ１≠Ｃｅｎ２、Ｃｅｐ１≠Ｃｅｐ２としたとき、Ｃｅｎ１−Ｃｅｎ２＝Ｃｅｐ１−Ｃｅｐ２の条件を満たすように各配線３３ａ〜３３ｃをレイアウトする（図３（ｂ））。【選択図】図３
2009074893.tif 000002
【特許請求の範囲】
【請求項１】
可動部（４４）と、角速度が印加されない状態で一定の距離だけ離れて前記可動部（４４）と対向配置される第１固定部（４５）と、前記第１固定部（４５）と共に前記可動部（４４）を挟むように配置され、角速度が印加されない状態で前記一定の距離だけ離れて前記可動部（４４）と対向配置される第２固定部（４６）と、一定の距離だけ離れて前記可動部（４４）と対向配置され、前記可動部（４４）との間の静電容量を出力する第３固定部（４７）とを備えた静電容量検出方式のジャイロセンサ（４０）の電気的特性を検査する検査装置であって、
前記第１固定部（４５）に接触させられる第１プローブ（３２ａ）と、
前記第２固定部（４６）に接触させられる第２プローブ（３２ｂ）と、
前記第３固定部（４７）に接触させられる第３プローブ（３２ｃ）と、
交流の第１駆動信号を出力する第１駆動部（３５ａ）と前記第１プローブ（３２ａ）とを接続する第１配線（３３ａ）と、
前記第１駆動信号とは逆位相の第２駆動信号を出力する第２駆動部（３５ｂ）と前記第２プローブ（３２ｂ）とを接続する第２配線（３３ｂ）と、
信号処理回路（３５ｃ）と前記第３プローブ（３２ｃ）とを接続する第３配線（３３ｃ）とを備え、
前記第１プローブ（３２ａ）と前記第３プローブ（３２ｃ）との間の寄生容量をＣｅｎ１、前記第２プローブ（３２ｂ）と前記第３プローブ（３２ｃ）との間の寄生容量をＣｅｎ２、前記第２配線（３３ｂ）と前記第３配線（３３ｃ）との間の寄生容量をＣｅｐ１、前記第１配線（３３ａ）と前記第３配線（３３ｃ）との間の寄生容量をＣｅｐ２とし、Ｃｅｎ１≠Ｃｅｎ２、Ｃｅｐ１≠Ｃｅｐ２としたとき、Ｃｅｎ１−Ｃｅｎ２＝Ｃｅｐ１−Ｃｅｐ２の条件を満たすように前記第１配線（３３ａ）、前記第２配線（３３ｂ）、前記第３配線（３３ｃ）がレイアウトされていることを特徴とする検査装置。
【請求項２】
前記第３配線（３３ｃ）と前記第１配線（３３ａ）との間の距離によってＣｅｐ２が設定され、前記第３配線（３３ｃ）と前記第２配線（３３ｂ）との間の距離によってＣｅｐ１が設定されるようになっていることを特徴とする請求項１に記載の検査装置。
【請求項３】
前記第１プローブ（３２ａ）、前記第２プローブ（３２ｂ）、前記第３プローブ（３２ｃ）、前記第１駆動部（３５ａ）、前記第２駆動部（３５ｂ）、前記第１配線（３３ａ）、前記第２配線（３３ｂ）、前記第３配線（３３ｃ）が設けられたプローブカード（３０）を備えていることを特徴とする請求項１または２に記載の検査装置。
【請求項４】
前記プローブカード（３０）は、一面および他面を有する板状のものであって、前記一面に前記第１駆動部（３５ａ）、前記第２駆動部（３５ｂ）、前記第１配線（３３ａ）、前記第２配線（３３ｂ）、前記第３配線（３３ｃ）が配置され、前記他面に前記第１プローブ（３２ａ）、前記第２プローブ（３２ｂ）、前記第３プローブ（３２ｃ）が配置されていることを特徴とする請求項３に記載の検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電容量検出方式のジャイロセンサの電気的特性を検査する検査装置に関する。
【背景技術】
【０００２】
従来より、電子デバイスが備えられたＩＣ回路検査をウェハレベルで行うときに用いられるプローブカードが、例えば特許文献１で提案されている。プローブカードには、電子デバイスの電極に電気的に接触させられる複数のプローブと、検査装置本体に電気的に接続される複数の端子と、プローブと端子とを電気的に接続する配線パターンとが備えられている。
【０００３】
このようなプローブカードを用いて電子デバイスの電気的特性を検査する場合、プローブカードの各プローブをウェハに形成された電子デバイスの各電極に接触させ、プローブから電子デバイスに検査信号を入力し、これに伴う電子デバイスの出力を検査装置にて判定する。これにより、電子デバイスの電気的特性を検査できるようになっている。
【特許文献１】特開２００６−１３８７０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
一般的に、ＩＣ回路検査に用いられるプローブカードを用いる場合、電子デバイスの電極にプローブを接触させて検査を行うため、プローブの配置は電子デバイスの電極の位置で決定され、かつ、プローブから端子への信号取り出しのための配線パターンが不可欠である。したがって、プローブや配線パターンによる寄生容量の発生は避けられない。
【０００５】
特に、可動部と固定部との間の静電容量の変化によって角速度を検出する静電容量検出方式のジャイロセンサの電気的特性を検査する場合、プローブから可動部に当該可動部を共振振動させるための交流信号を印加する。このため、プローブや配線パターンによる寄生容量を介して、交流信号が検出信号に入力されてノイズとなり、測定精度を悪化させてしまうという問題がある。
【０００６】
そこで、微小な静電容量変化を計測するため、検出素子と検出回路との間の寄生容量の影響を受けないように、極力、配線長を短くしたジャイロセンサが例えば特開２００７−１０１５３３号公報に提案されている。しかし、ジャイロセンサにおいて寄生容量を低減できたとしても、プローブを用いた検査を行うことで、プローブと配線パターンとによる寄生容量は発生するため、精度良く検査することはできない。
【０００７】
このように、プローブカードにおける寄生容量の影響を避けられず、必要精度の測定ができない等の理由から、静電容量検出方式のジャイロセンサのウェハレベルでの検査が可能な検査装置は、これまでに提案されていない。
【０００８】
なお、静電容量検出方式のジャイロセンサの電気的特性を検査する場合、ウェハを分割したチップに検出回路を組み付けて部品を作り、部品の状態で検査を行うこととなる。しかし、不良部品に対して、無駄な回路組付け工数が発生し、検査コストが高くなってしまう。
【０００９】
本発明は、上記点に鑑み、静電容量検出方式のジャイロセンサの電気的特性を検査するに際し、プローブおよびプローブに接続された配線パターンによって生じる寄生容量の影響を低減し、測定精度を向上させることができる検査装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明は、可動部（４４）と、角速度が印加されない状態で一定の距離だけ離れて可動部（４４）と対向配置される第１固定部（４５）と、第１固定部（４５）と共に可動部（４４）を挟むように配置され、角速度が印加されない状態で一定の距離だけ離れて可動部（４４）と対向配置される第２固定部（４６）と、一定の距離だけ離れて可動部（４４）と対向配置され、可動部（４４）との間の静電容量を出力する第３固定部（４７）とを備えた静電容量検出方式のジャイロセンサ（４０）の電気的特性を検査する検査装置であって、第１固定部（４５）に接触させられる第１プローブ（３２ａ）と、第２固定部（４６）に接触させられる第２プローブ（３２ｂ）と、第３固定部（４７）に接触させられる第３プローブ（３２ｃ）と、交流の第１駆動信号を出力する第１駆動部（３５ａ）と第１プローブ（３２ａ）とを接続する第１配線（３３ａ）と、第１駆動信号とは逆位相の第２駆動信号を出力する第２駆動部（３５ｂ）と第２プローブ（３２ｂ）とを接続する第２配線（３３ｂ）と、信号処理回路（３５ｃ）と第３プローブ（３２ｃ）とを接続する第３配線（３３ｃ）とを備え、第１プローブ（３２ａ）と第３プローブ（３２ｃ）との間の寄生容量をＣｅｎ１、第２プローブ（３２ｂ）と第３プローブ（３２ｃ）との間の寄生容量をＣｅｎ２、第２配線（３３ｂ）と第３配線（３３ｃ）との間の寄生容量をＣｅｐ１、第１配線（３３ａ）と第３配線（３３ｃ）との間の寄生容量をＣｅｐ２とし、Ｃｅｎ１≠Ｃｅｎ２、Ｃｅｐ１≠Ｃｅｐ２としたとき、Ｃｅｎ１−Ｃｅｎ２＝Ｃｅｐ１−Ｃｅｐ２の条件を満たすように第１配線（３３ａ）、第２配線（３３ｂ）、第３配線（３３ｃ）がレイアウトされていることを特徴とする。
【００１１】
このように、各プローブ（３２ａ〜３２ｃ）に生じる寄生容量の差Ｃｅｎ１−Ｃｅｎ２と各配線（３３ａ〜３３ｃ）に生じる寄生容量の差Ｃｅｐ１−Ｃｅｐ２が等しくなるように各配線（３３ａ〜３３ｃ）をレイアウトすることによって、各プローブ（３２ａ〜３２ｃ）および各配線（３３ａ〜３３ｃ）による寄生容量の影響を低減することができる。上記条件式を満たすようにすれば、寄生容量を相殺することができる。
【００１２】
すなわち、第１、第２プローブ（３２ａ、３２ｂ）から可動部（４４）に当該可動部（４４）を共振振動させるための交流信号を印加するとき、各プローブ（３２ａ〜３２ｃ）や各配線（３３ａ〜３３ｃ）による寄生容量を介して、交流信号が検出信号に入力されるノイズを低減することができる。これにより、静電容量検出方式のジャイロセンサ（４０）の電気的特性の測定精度を向上させることができる。
【００１３】
このように、寄生容量の影響を低減できる検査装置を用いることで、ウェハ状態またはチップ状態で検査することができる。
【００１４】
この場合、第３配線（３３ｃ）と第１配線（３３ａ）との間の距離によってＣｅｐ２が設定され、第３配線（３３ｃ）と第２配線（３３ｂ）との間の距離によってＣｅｐ１が設定されるようにすることができる。
【００１５】
これにより、各配線（３３ａ〜３３ｃ）間の寄生容量を操作することができ、ひいては寄生容量の差を調整することができる。
【００１６】
また、第１プローブ（３２ａ）、第２プローブ（３２ｂ）、第３プローブ（３２ｃ）、第１駆動部（３５ａ）、第２駆動部（３５ｂ）、第１配線（３３ａ）、第２配線（３３ｂ）、第３配線（３３ｃ）が設けられたプローブカード（３０）を備えた構成とすることができる。
【００１７】
上記プローブカード（３０）は一面および他面を有する板状のものであって、プローブカード（３０）の一面に第１駆動部（３５ａ）、第２駆動部（３５ｂ）、第１配線（３３ａ）、第２配線（３３ｂ）、第３配線（３３ｃ）が配置され、プローブカード（３０）の他面に第１プローブ（３２ａ）、第２プローブ（３２ｂ）、第３プローブ（３２ｃ）が配置されたものとすることができる。
【００１８】
これにより、ジャイロセンサ（４０）が設けられたウェハやチップの上方にプローブカード（３０）を配置させてプローブカード（３０）をウェハやチップ側に移動させることにより、各プローブ（３２ａ〜３２ｃ）を各固定部（４５〜４７）に接触させて検査を行うことができる。
【００１９】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００２０】
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本実施形態で示される検査装置は、静電容量検出方式のジャイロセンサの電気的特性を検査するものとして用いられるものである。
【００２１】
図１は、本発明の一実施形態に係る検査装置の全体構成図である。この図に示されるように、検査装置１０は、判定回路２０とプローブカード３０とを備えて構成されている。
【００２２】
判定回路２０は、プローブカード３０から入力される検出信号に基づいて、測定対象物の電気的特性の良否を判定するものである。このような判定回路２０は、例えばオペアンプによって構成されたコンパレータ等を備えている。本実施形態では、測定対象物は静電容量検出方式のジャイロセンサである。
【００２３】
プローブカード３０は、測定対象物の電気的特性を測定するための測定器である。図２は、プローブカード３０を説明するための図であり、（ａ）はプローブカード３０の上面図、（ｂ）はプローブカード３０の断面図、（ｃ）はプローブカード３０の下面図である。以下、図２を参照して、プローブカード３０について説明する。
【００２４】
図２に示されるように、プローブカード３０は、プリント基板３１と、プローブ３２と、配線３３と、プローブ固定部３４と、制御回路３５とを備えて構成されている。
【００２５】
プリント基板３１は、プローブ３２、配線３３、プローブ固定部３４、制御回路３５が実装されたものであり、円形であって一面３１ａおよび他面３１ｂを有する板状のものである。図２（ａ）に示されるように、プリント基板３１の一面３１ａに配線３３および制御回路３５が実装され、図２（ｃ）に示されるように、プリント基板３１の他面３１ｂにプローブ３２およびプローブ固定部３４が実装されている。
【００２６】
プリント基板３１の中央部分に窓部３１ｃが設けられており、窓部３１ｃを介してプリント基板３１の一面３１ａ側から他面３１ｂ側が見えるようになっている。窓部３１ｃは、検査の際、プリント基板３１と測定対象物との位置合わせに利用される。
【００２７】
プローブ３２は、測定対象物の電極に接触させられるものであり、プリント基板３１に複数設けられている。プローブ３２の一端はプリント基板３１の他面に固定され、他端は測定対象物に接触させられる。プローブ３２の他端それぞれがプリント基板３１の中央に向けられ、プローブ３２の一端それぞれがプリント基板３１の他面３１ｂに固定されている。これによると、プリント基板３１の一面３１ａ側から他面３１ｂ側を見たとき、プローブ３２の他端それぞれが窓部３１ｃ内に見える。本実施形態では、複数のプローブ３２のうち三本を用いて測定対象物の電気的特性の検査を行う。
【００２８】
配線３３は、プローブ３２と制御回路３５とを電気的に接続するものであり、プリント基板３１の一面３１ａに複数設けられている。配線３３は、例えばプリント基板３１の一面３１ａから他面３１ｂに貫通した図示しない貫通電極を介して、プリント基板３１の他面３１ｂに配置されたプローブ３２にそれぞれ接続されている。なお、配線３３はプローブ３２ごとに設けられており、図２（ａ）では３本の配線３３のみを示してある。また、配線３３のレイアウトについては、後で詳しく説明する。
【００２９】
プローブ固定部３４は、固定されていないプローブ３２の他端の位置を固定するための支持部材である。図２（ｂ）に示されるように、プローブ固定部３４は、プローブ３２の中間部を支えるようにプリント基板３１の他面３１ｂに固定されている。
【００３０】
制御回路３５は、プローブ３２および配線３３を介して、測定対象物に信号を送る処理や、測定対象物からの検出信号の処理を行うものである。このような制御回路３５は、第１駆動部３５ａと、第２駆動部３５ｂと、ＣＶ変換回路３５ｃとを備えている。
【００３１】
第１駆動部３５ａは、測定対象物を駆動するための交流の第１駆動信号を出力するものである。また、第２駆動部３５ｂは、第１駆動信号とは逆位相の交流の第２駆動信号を出力するものである。第１駆動部３５ａおよび第２駆動部３５ｂとして、例えば発振器が採用される。ＣＶ変換回路３５ｃは、測定対象物の出力、すなわち静電容量の変化を電圧に変換するものであり、オペアンプやコンデンサ等によって構成されている。
【００３２】
これら第１駆動部３５ａ、第２駆動部３５ｂ、ＣＶ変換回路３５ｃは、図２に示される制御回路３５に組み込まれている。そして、制御回路３５は、信号処理した検出信号を判定回路２０に入力する。なお、ＣＶ変換回路３５ｃは、本発明の信号処理回路に相当する。
【００３３】
次に、上記構成を有するプローブカード３０のうち、配線３３について説明する。プローブカード３０にプローブ３２や配線３３を設けることで、各プローブ３２や各配線３３による寄生容量が生じる。この寄生容量は検査の際にノイズの原因となるため、配線３３のレイアウトによって寄生容量をキャンセルする。以下、図を参照して説明する。
【００３４】
図３は、本実施形態に係る配線３３のレイアウトを説明するための図であり、（ａ）は配線３３のレイアウトを考慮しない場合、（ｂ）は配線３３のレイアウトによって寄生容量をキャンセルする場合のプローブカード３０の模式図を示したものである。
【００３５】
測定対象物として、上述のように、静電容量検出方式のジャイロセンサ４０を用いる。ジャイロセンサ４０は、例えばウェハに作り込まれた状態のものであり、ウェハレベルのものを検査する。
【００３６】
図３（ａ）に示されるように、ジャイロセンサ４０には３本のプローブ３２ａ〜３２ｃが接触させられている。このうち第１プローブ３２ａおよび第２プローブ３２ｂは、ジャイロセンサ４０を作動させるための駆動信号をジャイロセンサ４０に入力するために用いられる。第３プローブ３２ｃはジャイロセンサ４０から検出信号を出力するために用いられる。
【００３７】
そして、第１駆動部３５ａと第１プローブ３２ａとが第１配線３３ａによって接続され、第２駆動部３５ｂと第２プローブ３２ｂとが第２配線３３ｂによって接続され、制御回路３５のうちＣＶ変換回路３５ｃと第３プローブ３２ｃとが第３配線３３ｃによって接続されている。
【００３８】
このような測定形態により、第１配線３３ａを介して第１プローブ３２ａに交流の第１駆動信号が入力されると共に、第２配線３３ｂを介して第２プローブ３２ｂに第１駆動信号とは逆位相の第２駆動信号が入力され、第１駆動信号および第２駆動信号によってジャイロセンサ４０が作動させられる。他方、ジャイロセンサ４０の出力が第３プローブ３２ｃおよび第３配線３３ｃを介してＣＶ変換回路３５ｃに入力される。
【００３９】
ここで、各線間寄生容量をＣｅとし、第１駆動部３５ａおよび第２駆動部３５ｂの各駆動電圧をＤとすると、Ｃｅ×Ｄに比例した信号が検出信号に加算され、ノイズとなる。さらに、第１駆動部３５ａおよび第２駆動部３５ｂの各駆動電圧を正負２信号Ｄ１、Ｄ２とし、寄生容量をプリント基板３１の各配線３３ａ〜３３ｃと各プローブ３２ａ〜３２ｃに分離する。すなわち、第１プローブ３２ａと第３プローブ３２ｃとの間の寄生容量をＣｅｎ１、第２プローブ３２ｂと第３プローブ３２ｃとの間の寄生容量をＣｅｎ２、第１配線３３ａと第３配線３３ｃとの間の寄生容量をＣｅｐ１、第２配線３３ｂと第３配線３３ｃとの間の寄生容量をＣｅｐ２としてノイズ成分を計算すると、ノイズ成分＝Ｄ１×（Ｃｅｎ１＋Ｃｅｐ１）＋Ｄ２×（Ｃｅｎ２＋Ｃｅｐ２）と表される。
【００４０】
ここで、Ｄ２＝−Ｄ１、Ｃｅｎ１＞Ｃｅｎ２、Ｃｅｐ１＞Ｃｅｐ２とすると、Ｄ１×（Ｃｅｎ１＋Ｃｅｐ１）−Ｄ１×（Ｃｅｎ２＋Ｃｅｐ２）＝Ｄ１×（（Ｃｅｎ１−Ｃｅｎ２）＋（Ｃｅｐ１−Ｃｅｐ２））＞０となり、ノイズが発生することを示している。したがって、図３（ａ）に示される測定形態では、各プローブ３２ａ〜３２ｃおよび各配線３３ａ〜３３ｃによる寄生容量が検査に影響してしまう。
【００４１】
そこで、発明者らは、各プローブ３２ａ〜３２ｃおよび各配線３３ａ〜３３ｃによる寄生容量を各配線３３ａ〜３３ｃのレイアウトによってキャンセルすることによって、寄生容量が発生したとしても検査に影響が及ばないようにする方法を考案した。
【００４２】
具体的には、図３（ｂ）に示されるように、第３配線３３ｃの位置を固定した状態で、図３（ａ）に示される第１配線３３ａと第２配線３３ｂと配置位置を逆転させた。これによると、第３配線３３ｃに対して第１配線３３ａが第２配線３３ｂよりも遠くなり、第３配線３３ｃと第１配線３３ａとの間の寄生容量がＣｅｐ２となる。逆に、第３配線３３ｃに対して第２配線３３ｂが第１配線３３ａよりも近くなり、第３配線３３ｃと第２配線３３ｂとの間の寄生容量がＣｅｐ１となる。
【００４３】
寄生容量は各配線間の距離によって決まる。すなわち、各配線間の距離が大きいほど寄生容量が小さくなり、各配線間の距離が小さいほど寄生容量が大きくなる。したがって、上記のように、第３配線３３ｃに対する第１配線３３ａの距離や第３配線３３ｃに対する第２配線３３ｂの距離を変更することで、寄生容量を操作することができる。
【００４４】
したがって、図３（ｂ）に示される測定形態では、ノイズ成分は、ノイズ成分＝Ｄ１×（Ｃｅｎ１＋Ｃｅｐ２）＋Ｄ２×（Ｃｅｎ２＋Ｃｅｐ１）と表される。そして、上記と同様に、Ｄ２＝−Ｄ１、Ｃｅｎ１＞Ｃｅｎ２、Ｃｅｐ１＞Ｃｅｐ２とすると、Ｄ１×（Ｃｅｎ１＋Ｃｅｐ２）−Ｄ１×（Ｃｅｎ２＋Ｃｅｐ１）＝Ｄ１×（（Ｃｅｎ１−Ｃｅｎ２）−（Ｃｅｐ１−Ｃｅｐ２））となる。ここで、（Ｃｅｎ１−Ｃｅｎ２）＝（Ｃｅｐ１−Ｃｅｐ２）であれば、ノイズ成分は０となる。つまり、ノイズ成分を相殺することができる。
【００４５】
このように、各プローブ３２ａ〜３２ｃや各配線３３ａ〜３３ｃの接続形態を変更せずに、上記条件式を満たすように各配線３３ａ〜３３ｃのレイアウトを変更することによって寄生容量を操作する。これにより、寄生容量の差を小さくしてノイズ成分をなくす。図２に示されるプローブカード３０に設けられた配線３３ａ〜３３ｃは、上記のように寄生容量がキャンセルされるレイアウトとされている。
【００４６】
上記構成を有するプローブカード３０は、プリント基板３１の一面３１ａに設けられた電気的接続用の図示しないピンが他の回路基板に設けられたソケットに差し込まれることで固定されるようになっている。また、プローブカード３０は、検査の際、プリント基板３１の他面３１ｂが測定対象物に向けられ、プローブ３２の他端が測定対象物に接触させられるようになっている。なお、検査装置１０には、プローブカード３０を３次元的に移動させることができる図示しない移動機構が備えられている。以上が、本実施形態に係る検査装置１０の全体構成である。
【００４７】
次に、図１に示される検査装置１０を用いたジャイロセンサ４０の電気的特性の検査方法について、図４を参照して説明する。図４は、ジャイロセンサ４０にプローブカード３０を取り付けた模式図である。なお、図４では、検査装置１０の全体については省略してある。また、図４には、各プローブ３２ａ〜３２ｃや各配線３３ａ〜３３ｃに生じる寄生容量Ｃｅｎ１、Ｃｅｎ２、Ｃｅｐ１、Ｃｅｐ２も示してある。
【００４８】
まず、測定対象物であるジャイロセンサ４０の構成について説明する。ジャイロセンサ４０は、第１シリコン層４１と第２シリコン層４２とで絶縁層４３が挟みこまれたＳＯＩ基板にセンシング部が設けられた構成となっている。各シリコン層４１、４２として、例えば単結晶シリコンが採用される。また、絶縁層４３として例えばＳｉＯ２が採用される。
【００４９】
センシング部は、ＳＯＩ基板のうち、第１シリコン層４１に設けられている。具体的には、図１に示されるように、第１シリコン層４１には、可動部４４と、複数の固定部４５〜４７とがそれぞれ形成されている。
【００５０】
可動部４４と第２シリコン層４２との間の絶縁層４３が取り除かれているため、可動部４４は第２シリコン層４２の上に浮いた状態とされている。この可動部４４は、板状をなしている。また、複数の固定部４５〜４７は絶縁層４３の上に配置され、それぞれの位置が固定されたブロック状をなしている。
【００５１】
可動部４４は、ジャイロセンサ４０が外部から角速度を受けた場合に角速度の大きさに応じて移動するものである。
【００５２】
各固定部４５〜４７のうち、第１固定部４５は、ジャイロセンサ４０に角速度が印加されない状態で、当該第１固定部４５の一側面と可動部４４の一側面とが一定の距離だけ離されると共に対向するように配置されている。第２固定部４６は、第１固定部４５と共に可動部４４を挟むように配置され、ジャイロセンサ４０に角速度が印加されない状態で、当該第２固定部４６の一側面と可動部４４の一側面の反対側の面とが一定の距離だけ離されると共に対向するように配置されている。第１固定部４５と可動部４４との間の一定の距離と、第２固定部４６と可動部４４との間の一定の距離は同じである。
【００５３】
また、第３固定部４７は、ジャイロセンサ４０に角速度が印加されない状態で、当該第３固定部４７の一側面と可動部４４の一側面とが一定の距離だけ離されると共に対向して配置されている。
【００５４】
各固定部４５〜４７にはパッド４５ａ〜４７ａがそれぞれ設けられている。そして、第１固定部４５のパッド４５ａに第１プローブ３２ａが接触させられ、第２固定部４６のパッド４６ａに第２プローブ３２ｂが接触させられ、第３固定部４７のパッド４７ａに第３プローブ３２ｃが接触させられる。ここで、第１プローブ３２ａが第１固定部４５に接触させられるというときは、第１プローブ３２ａが第１固定部４５のパッド４５ａに接触させられることを意味している。第２プローブ３２ｂおよび第３プローブ３２ｃについても同様である。
【００５５】
ジャイロセンサ４０は、ＭＥＭＳ技術によって半導体ウェハに作り込まれたものである。したがって、実際には、半導体ウェハには、図４に示されるジャイロセンサ４０の他に電子回路が作り込まれている。
【００５６】
このような構成を有するジャイロセンサ４０では、外部から加速度や角速度を受けた場合、位置が固定された各固定部４５〜４７に対して可動部４４が移動する。したがって、各固定部４５〜４７と可動部４４とでそれぞれ構成されるコンデンサの静電容量の変化を検出することで、ジャイロセンサ４０が受ける加速度や角速度を取得できるようになっている。
【００５７】
上記構成を有するジャイロセンサ４０の電気的特性を検査する場合、図２に示されるプローブカード３０を図４に示されるようにジャイロセンサ４０の上方に配置する。そして、プローブ３２のうち第１プローブ３２ａをジャイロセンサ４０の第１固定部４５に接触させる。同様に、第２プローブ３２ｂを第２固定部４６に接触させ、第３プローブ３２ｃを第３固定部４７に接触させる。
【００５８】
次に、プローブカード３０に搭載された第１駆動部３５ａから交流の第１駆動信号を出力すると共に、第２駆動部３５ｂから第１駆動部３５ａとは逆位相の第２駆動信号を出力する。これにより、ジャイロセンサ４０の第１固定部４５と第２固定部４６とにそれぞれ位相が逆転した交流の駆動信号が入力されるため、可動部４４が各駆動信号の周波数で振動する。
【００５９】
この場合、各駆動信号の周波数を可動部４４の共振周波数とすることで、可動部４４を共振させる。なお、もちろん、各駆動信号の周波数は可動部４４の共振周波数でなくても良い。
【００６０】
このように可動部４４が振動すると、第３固定部４７と可動部４４との間の静電容量の変化が検出容量として第３固定部４７から出力される。この検出容量は、プローブカード３０のＣＶ変換回路３５ｃに入力されて電圧に変換され、電圧に変換された信号が検出信号とされて図１に示される判定回路２０に入力される。
【００６１】
そして、判定回路２０にて検出信号の良否が判定されることで、ジャイロセンサ４０の電気的特性の良否が判定される。上述のように、各プローブ３２ａ〜３２ｃや各配線３３ａ〜３３ｃによる寄生容量の影響は低減されている、もしくはキャンセルされているため、検出信号に含まれるノイズは非常に小さくされている。したがって、判定回路２０によって精度良くジャイロセンサ４０の電気的特性を検査することができる。こうして、ジャイロセンサ４０の電気的特性の検査が終了する。
【００６２】
この後、半導体ウェハに対してプローブカード３０を移動させることにより、ＭＥＭＳ技術によって半導体ウェハに多数製造された他のジャイロセンサ４０の電気的特性を検査していくこととなる。
【００６３】
発明者らは、図３に示される各測定形態において、各駆動信号の周波数を６ｋＨｚ〜８ｋＨｚに変化させたときの検出信号を測定した。その結果を図５に示す。図５（ａ）は図３（ａ）に示される測定形態による検査結果の図、図５（ｂ）は図３（ｂ）に示される測定形態による検査結果の図である。図５に示される各グラフの横軸は検出信号の周波数、縦軸は検出信号の振幅を表している。また、各図では、第１駆動信号に対する検査信号の位相も表してある。
【００６４】
図３（ａ）に示される測定形態で検査を行うと、上述のように、各プローブ３２ａ〜３２ｃおよび各配線３３ａ〜３３ｃの寄生容量が検出信号に影響を及ぼす。したがって、ジャイロセンサ４０の可動部４４を当該可動部４４の共振周波数で共振させたとしても、図５（ａ）に示されるように、波形は共振曲線になっておらず、ノイズの影響によって波形が歪んでいる。６ｋＨｚにおける検出信号の振幅が２０ｍＶｒｍｓを超えており、検出信号にノイズ成分が含まれていることが示されている。位相曲線についても、共振特性を示す波形になっていない。
【００６５】
他方、図３（ｂ）に示される測定形態で検査を行うと、上述のように、検出信号に含まれるノイズ成分が各配線３３ａ〜３３ｃのレイアウトによってキャンセルされる。したがって、図５（ｂ）に示されるように、検出信号の周波数は可動部４４の共振周波数で凸形状となる共振曲線となる。６ｋＨｚにおける検出信号の振幅はほぼ０であり、検出信号にノイズ成分が含まれていないことが示されている。位相曲線についても、共振周波数に位相曲線の変曲点が位置する共振特性を示す波形になっている。このように、プローブカード３０の各配線３３ａ〜３３ｃのレイアウトによって寄生容量の影響が低減されることが示された。
【００６６】
以上説明したように、本実施形態では、各プローブ３２ａ〜３２ｃに生じる寄生容量の差Ｃｅｎ１−Ｃｅｎ２と各配線３３ａ〜３３ｃに生じる寄生容量の差Ｃｅｐ１−Ｃｅｐ２が等しくなるように各配線３３ａ〜３３ｃをレイアウトすることが特徴となっている。
【００６７】
これにより、各プローブ３２ａ〜３２ｃおよび各配線３３ａ〜３３ｃに生じる寄生容量を相殺することができ、ジャイロセンサ４０の電気的特性を検査する際に、各プローブ３２ａ〜３２ｃおよび各配線３３ａ〜３３ｃによる寄生容量の影響を低減することができる。
【００６８】
また、製造プロセスの初期段階で実使用状態を模擬したジャイロセンサ４０の性能評価が可能となり、初期不良品を除去可能となる。したがって、検査コストを抑制することができ、開発効率を向上させることができる。
【００６９】
もちろん、プローブカード３０において各プローブ３２ａ〜３２ｃおよび各配線３３ａ〜３３ｃによる寄生容量の影響を低減できるため、ジャイロセンサ４０がウェハ状態であっても、チップ状態であっても検査することができる。
【００７０】
（他の実施形態）
図１に示される検査装置１０において、プローブカード３０を用いない構成でも良い。例えば、一つの電子回路に判定回路２０、制御回路３５、各プローブ３２ａ〜３２ｃ、各配線３３ａ〜３３ｃが設けられたものでも良い。
【００７１】
上記実施形態では、検査の際、位置が固定されたジャイロセンサ４０に対してプローブカード３０が移動させられていたが、プローブカード３０の位置を固定してジャイロセンサ４０を移動させても良い。
【００７２】
上記実施形態では、第３配線３３ｃの位置を固定して、第１配線３３ａおよび第２配線３３ｂの位置を切り替えていたが、検出信号線である第３配線３３ｃのレイアウトを変更しても良い。もちろん、各配線３３ａ〜３３ｃのレイアウトすべてを変更しても構わない。
【００７３】
上記実施形態では、Ｃｅｎ１＞Ｃｅｎ２、Ｃｅｐ１＞Ｃｅｐ２とした場合について説明したが、各配線３３ａ〜３３ｃのレイアウトによって寄生容量の大小関係が生じていること、すなわちＣｅｎ１≠Ｃｅｎ２、Ｃｅｐ１≠Ｃｅｐ２となっていることで寄生容量に差が生じることが問題となる。つまり、Ｃｅｎ１≠Ｃｅｎ２、Ｃｅｐ１≠Ｃｅｐ２としたとき、Ｃｅｎ１−Ｃｅｎ２＝Ｃｅｐ１−Ｃｅｐ２の条件が満たされるように各配線３３ａ〜３３ｃをレイアウトすれば良い。
【図面の簡単な説明】
【００７４】
【図１】本発明の一実施形態に係る検査装置の全体構成図である。
【図２】図１に示されるプローブカードを説明するための図である。
【図３】（ａ）は配線のレイアウトを考慮しない場合、（ｂ）は配線のレイアウトによって寄生容量をキャンセルする場合のプローブカードの模式図である。
【図４】ジャイロセンサにプローブカードを取り付けた模式図である。
【図５】ジャイロセンサの電気的特性の検査結果を示したものであり、（ａ）は図３（ａ）に示される測定形態による検査結果の図、（ｂ）は図３（ｂ）に示される測定形態による検査結果の図である。
【符号の説明】
【００７５】
１０…検査装置、２０…判定回路、３０…プローブカード、３２ａ…第１プローブ、３２ｂ…第２プローブ、３２ｃ…第３プローブ、３３ａ…第１配線、３３ｂ…第２配線、３３ｃ…第３配線、３５…制御回路、３５ａ…第１駆動部、３５ｂ…第２駆動部、３５ｃ…ＣＶ変換回路、４０…静電容量検出方式のジャイロセンサ、４４…可動部、４５…第１固定部、４６…第２固定部、４７…第３固定部。
【図１】
2009074893.tif 000003
【図２】
2009074893.tif 000004
【図３】
2009074893.tif 000005
【図４】
2009074893.tif 000006
【図５】
2009074893.tif 000007