(57)【要約】【課題】復号処理装置をテストする際のテストパターンの量を削減する。【解決手段】復号処理装置は、圧縮データ記憶部に記憶されている圧縮デジタルデータを復号して復号デジタルデータを生成する復号部と、復号部によって生成される復号デジタルデータをシリアル出力するシリアル出力部と、予定データ記憶部に記憶されている圧縮デジタルデータを復号部によって復号して得られる予定の予定デジタルデータと、復号部によって生成される復号デジタルデータとの比較結果を出力する比較部とを備える。【選択図】図１
2009115706.tif 000002
【特許請求の範囲】
【請求項１】
圧縮データ記憶部に記憶されている圧縮デジタルデータを復号して復号デジタルデータを生成する復号部と、
前記復号部によって生成される前記復号デジタルデータをシリアル出力するシリアル出力部と、
予定データ記憶部に記憶されている前記圧縮デジタルデータを前記復号部によって復号して得られる予定の予定デジタルデータと、前記復号部によって生成される前記復号デジタルデータとの比較結果を出力する比較部と、
を備えることを特徴とする復号処理装置。
【請求項２】
請求項１に記載の復号処理装置であって、
前記比較部における比較処理を制御するための比較制御信号が記憶される比較制御信号記憶部を更に備え、
前記比較部は、
前記比較制御信号記憶部に記憶されている前記比較制御信号が、前記比較処理の実行を指示する信号である場合に、前記予定デジタルデータと、前記復号デジタルデータとの前記比較処理を実行すること、
を特徴とする復号処理装置。
【請求項３】
請求項１又は２に記載の復号処理装置であって、
前記シリアル出力部が出力する前記復号デジタルデータが記憶される復号結果記憶部を更に備え、
前記復号部は、
前記比較部から出力される前記比較結果に基づいて、前記予定デジタルデータと、前記復号デジタルデータとが等しい場合に、前記復号デジタルデータを前記復号結果記憶部に出力すること、
を特徴とする復号処理装置。
【請求項４】
テスト装置が、
圧縮デジタルデータと、前記圧縮デジタルデータを復号して得られる予定の予定デジタルデータとを出力し、
復号処理装置が、
前記テスト装置から出力される前記圧縮デジタルデータを復号して復号デジタルデータを生成し、
生成される前記復号デジタルデータをシリアル出力し、
生成される前記復号デジタルデータと、前記テスト装置から出力される前記予定デジタルデータとの比較結果を前記テスト装置に出力すること、
を特徴とする復号処理装置のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、復号処理装置及び復号処理装置のテスト方法に関する。
【背景技術】
【０００２】
ＬＳＩ（Large Scale Integrated circuit）が仕様通りに動作するかどうかを調べるために、ＬＳＩテスタを用いたテストが行われることが多い（例えば、特許文献１）。圧縮されたオーディオデータをＬチャンネル、Ｒチャンネル毎のオーディオデータにデコード（復号）してシリアル出力する機能を有するＬＳＩをテストする場合、ＬＳＩテスタから圧縮されたオーディオデータをＬＳＩに順次入力し、ＬＳＩからシリアル出力されるデコードされたオーディオデータがＬＳＩテスタで期待値と比較される。
【特許文献１】特開２００６−２５０５８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このようにＬＳＩテスタを用いてＬＳＩのテストを行う場合、ＬＳＩテスタは、テスト開始からテスト終了までの間、所定周波数のクロックをＬＳＩに入力するとともに、クロックの各タイミングにおいてＬＳＩに入力するデータやＬＳＩから出力される期待値を示すテストパターンをメモリに記憶しておく必要がある。テストパターンは、１クロックごとに１ステップとしてメモリに記憶されるため、オーディオデータがシリアル出力されるＬＳＩをテストする場合、図６に例示するように、テストパターンのステップ数が多くなってしまう。また、テストパターンは、数ステップにわたって同じテストパターンが繰り返される場合には圧縮することも可能であるが、オーディオデータがシリアル出力されている間は同じテストパターンの繰り返しが少ないため、圧縮することができない。そのため、圧縮されたオーディオデータをデコードしてシリアル出力するＬＳＩをテストする場合、テストパターンの量が多くなり、テストパターンを記憶するために必要な記憶領域が大きくなってしまうという問題がある。
【０００４】
本発明は上記課題を鑑みてなされたものであり、復号処理装置をテストする際のテストパターンの量を削減することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、本発明の復号処理装置は、圧縮データ記憶部に記憶されている圧縮デジタルデータを復号して復号デジタルデータを生成する復号部と、前記復号部によって生成される前記復号デジタルデータをシリアル出力するシリアル出力部と、予定データ記憶部に記憶されている前記圧縮デジタルデータを前記復号部によって復号して得られる予定の予定デジタルデータと、前記復号部によって生成される前記復号デジタルデータとの比較結果を出力する比較部とを備えることとする。
【発明の効果】
【０００６】
復号処理装置をテストする際のテストパターンの量を削減することができる。
【発明を実施するための最良の形態】
【０００７】
図１は、本発明の一実施形態であるＬＳＩ（Large Scale Integrated circuit）の構成を示す図である。ＬＳＩ１０（復号処理装置）は、例えばＭＰ３（MPEG Audio Layer-3）等の圧縮されたオーディオデータをデコード（復号）して出力する回路である。そして、例えばＬＳＩ１０の出荷前等に、ＬＳＩテスタ２０を用いて、ＬＳＩ１０のデコード機能のテストが行われる。
【０００８】
ＬＳＩ１０は、ＤＳＰ（Digital Signal Processor）３０、プログラムＲＯＭ（Read Only Memory）３２、デバッグインタフェース３４、プログラムＲＡＭ（Random Access Memory）３６、入力バッファ４０、バッファメモリ４２、リード回路４４、出力バッファ４６、パラレルシリアル変換回路４８、データＲＡＭ（Random Access Memory）５０、通信用レジスタ５２、コマンドインタフェース５４を含んで構成される。
【０００９】
ＤＳＰ３０は、ＬＳＩ１０全体を統括制御する回路であり、プログラムＲＯＭ３２やプログラムＲＡＭ３６に格納されているプログラムを実行することにより、圧縮されたオーディオデータ（圧縮デジタルデータ）のデコード等の各種機能を実現する。
【００１０】
プログラムＲＯＭ３２には、ＤＳＰ３０によって実行されるデコード用コード等のプログラムが格納される。デバッグインタフェース３４は、ＬＳＩ１０をデバッグする際に用いられるものであり、例えば、ＬＳＩテスタ２０がＬＳＩ１０のデコード機能をテストする際に必要となるテスト用プログラムがデバッグインタフェース３４を介してＤＳＰ３０に送信され、ＤＳＰ３０は受信したテスト用プログラムをプログラムＲＡＭ３６に格納する。
【００１１】
バッファメモリ４２は、例えばＳＲＡＭ（Static Random Access Memory）等の記憶領域であり、ＬＳＩ１０の外部の回路から出力される圧縮されたオーディオデータが格納される。また、バッファメモリ４２には、ＬＳＩテスタ２０から出力される、圧縮されたオーディオデータをＬＳＩ１０でデコードして得られる予定の期待値データ（予定デジタルデータ）が格納される。つまり、通常モードの場合には、圧縮されたデジタルデータを出力する回路から、バッファメモリ４２に対して圧縮されたデジタルデータが出力され、テストモードの場合には、圧縮されたデジタルデータ及び期待値データがＬＳＩテスタ２０からバッファメモリ４２に出力される。なお、バッファメモリ４２が本発明の圧縮データ記憶部及び予定データ記憶部に相当する。また、バッファメモリ４２は、ＬＳＩ１０の外部に設けられることとしてもよい。
【００１２】
リード回路４４は、バッファメモリ４２に格納されている期待値データを読み出す回路である。
【００１３】
出力バッファ４６（復号結果記憶部）には、圧縮されたオーディオデータをデコードして得られるオーディオデータ（復号デジタルデータ）が格納される。パラレルシリアル変換回路４８（シリアル出力部）は、出力バッファ４６に格納されているオーディオデータを、例えば、Ｌチャンネル、Ｒチャンネル、及びクロックの３線のシリアルデータに変換して出力する。
【００１４】
データＲＡＭ５０は、ＤＳＰ３０が各種処理を実行する際に一時的に生成されるデータや各種設定データ等が格納される。
【００１５】
通信用レジスタ５２は、ＬＳＩ１０内でのデコード結果の正常／異常等、各種データをＬＳＩ１０の外部に出力する際に用いられる記憶領域である。コマンドインタフェース５４は、通信用レジスタ５２に格納されているデータをＬＳＩ１０の外部に出力するための回路である。データレジスタ５６（比較制御信号記憶部）は、ＬＳＩ１０内の状態や各種設定情報等が格納される記憶領域である。本実施形態では、ＬＳＩテスタ２０によってＬＳＩ１０のデコード機能のテストが行われる際には、データレジスタ５６にテストモードであることを示す情報（比較制御信号）が格納される。
【００１６】
図２は、ＤＳＰ３０によって構成される機能ブロックを示す図である。復号部６０は、入力バッファ４０に入力される、圧縮されたオーディオデータをデコード（復号）して出力バッファ４６に出力する。比較部６２は、復号部６０から出力されるデコードされたオーディオデータと、バッファメモリ４２に格納されている期待値データとを比較し、比較結果を通信用レジスタ５２、コマンドインタフェース５４を介してＬＳＩテスタ２０に出力する。
【００１７】
ＬＳＩテスタ２０は、ＬＳＩ１０のデコード機能をテストする装置である。ＬＳＩテスタ２０は、ＬＳＩ１０でテストが行われる際に用いられるテスト用プログラムをメモリに記憶しており、デバッグインタフェース３４を介してＬＳＩ１０のプログラムＲＡＭ３６に格納する。また、ＬＳＩテスタ２０は、ＬＳＩ１０をテストする際に必要となるテストパターンをメモリに記憶しており、テストパターンに従って、圧縮されたオーディオデータと、圧縮されたオーディオデータに対応する期待値データとをＬＳＩ１０のバッファメモリ４２に出力する。また、ＬＳＩテスタ２０は、テストパターンに従って、ＬＳＩ１０のコマンドインタフェース５４から出力される比較結果に基づいてＬＳＩ１０のデコード機能のテスト結果を判定する。
【００１８】
図３は、ＬＳＩテスタ２０が有するテストパターンの一例を示す図である。ＬＳＩテスタ２０が有するテストパターンは、テスト開始から終了までにＬＳＩテスタ２０から出力されるデータや、ＬＳＩ１０からＬＳＩテスタ２０に出力される予定のデータを１クロックごとに表したものであり、１クロックに対応するデータが１ステップとして表現される。図３に示すように、ＬＳＩテスタ２０は、テストパターンに従って、まず、圧縮されたオーディオデータ（圧縮データ）及び期待値データを順にＬＳＩ１０のバッファメモリ４２に出力する。その後、ＬＳＩ１０内部で圧縮されたオーディオデータのデコード処理と、デコード処理によって得られたオーディオデータと期待値データとの比較処理が実行されるが、この間は圧縮されたオーディオデータをＬＳＩテスタ２０からＬＳＩ１０に出力したり、デコードされたオーディオデータがＬＳＩ１０からＬＳＩテスタ２０に出力されたりすることもないため、同じテストパターンとなっている。そのため、この間のステップは同じテストパターンの繰り返しとして圧縮することができる。その後、ＬＳＩ１０から比較結果を得てテスト結果を判定するためのステップが設けられている。
【００１９】
図４は、ＬＳＩ１０におけるデコード処理のプログラム構造の一例を示す図である。デコード用コードを含むメインプログラムは、プログラムＲＯＭ３２に格納されている。そして、デコード用コードの一部に、テストモード判定用コードが含まれており、テストモード判定用コードによってテストモードであると判定された場合には、プログラムＲＡＭ３６に格納されているテスト用プログラムの期待値比較コードにジャンプする構造となっている。そして、期待値比較用コードによって、圧縮されたオーディオデータをデコードして得られるオーディオデータと、期待値データとの比較が実行された後、デコード用コードへ復帰する構造となっている。このように、デコード用コードにテストモード判定用コードを埋め込んでおき、期待値比較用コードをプログラムＲＡＭ３６に格納する構成とすることにより、デコード用コードに大幅な修正を行うことなく、所望のテストを実行することが可能となる。
【００２０】
図５は、ＬＳＩ１０におけるデコード処理の一例を示すフローチャートである。まず、復号部６０は、バッファメモリ４２から入力バッファ４０に所定単位（１サンプル）の圧縮されたオーディオデータ（圧縮データ）を読み出し（Ｓ１０１）、入力バッファ４０に格納された圧縮されたオーディオデータをデコードする（Ｓ１０２）。その後、復号部６０は、データレジスタ５６を参照し、テストモードであるかどうかを判定する（Ｓ１０３）。通常モードである場合、復号部６０はデコードによって得られたオーディオデータを出力バッファ４６に出力し（Ｓ１０４）、次のデコード処理（Ｓ１０１）に遷移する。
【００２１】
テストモードである場合、期待値比較用コードにジャンプし、比較部６２は、バッファメモリ４２から圧縮されたオーディオデータに対応する期待値データを読み出し（Ｓ１０５）、デコードによって得られたオーディオデータと、期待値データとを比較し（Ｓ１０６）、比較結果の判定を行う（Ｓ１０７）。比較結果が不一致である場合、比較部６２は、通信用レジスタ５２に格納されている比較結果を「不一致」を示すデータに更新して処理を終了する（Ｓ１０８）。比較結果が一致である場合、比較部６２は、バッファメモリ４２に格納された圧縮されたオーディオデータ全てに対する比較が完了したかどうかを比較回数に基づいて判定する（Ｓ１０９）。完了した場合、比較部６２は、通信用レジスタ５２に格納されている比較結果を「一致」を示すデータに更新して処理を終了する（Ｓ１１０）。未完了の場合、デコード用コードに復帰し、復号部６０はデコードによって得られたオーディオデータを出力バッファ４６に出力し（Ｓ１０４）、次のデコード処理（Ｓ１０１）に遷移する。
【００２２】
以上、本実施形態のＬＳＩ１０について説明した。ＬＳＩ１０のデコード機能をテストする場合、最初にバッファメモリ４２に圧縮されたオーディオデータと期待値データとが格納され、その後はＬＳＩ１０内部で圧縮されたオーディオデータのデコード処理と、デコードされたオーディオデータと期待値データとの比較処理が行われることとなる。そのため、図３に例示したように、ＬＳＩ１０内部でデコード処理及び比較処理が行われている間のテストパターンは圧縮可能となり、テストパターン全体の量を削減することが可能となる。
【００２３】
例えば、図６に例示した一般的な手法のように順次データを入力し、入力されたデータをデコードしたデータが順次出力される場合において、テストに用いられるＬチャンネル、Ｒチャンネルのサンプル数が合わせて８，１９２であり、１サンプル（所定単位：例えば２バイト）のデータを入力して比較が完了するまでに必要なステップ数（クロック数）が３８４であるとすると、テストパターンのステップ数は８，１９２／２×３８４＝１，５７２，８６４となる。これに対し、本実施形態に示すＬＳＩ１０を用いる場合において、８，１９２サンプルのデータが圧縮された結果、圧縮されたオーディオデータのサイズが５１２バイトであり、１クロックごとに１ビットのデータがＬＳＩ１０に入力されることとすると、圧縮されたオーディオデータの入力に必要なテストパターンのステップ数は５１２×８＝４，０９６となる。また、８，１９２サンプルの期待値データを入力するために必要なテストパターンのステップ数は、８，１９２×２×８＝１３１，０７２となる。ＬＳＩ１０でデコード処理及び比較処理を実行している間のテストパターンは同一パターンの繰り返しであるため圧縮可能であるため無視すると、ＬＳＩ１０を用いる場合のテストパターンの合計は１３５，１６８ステップとなる。したがって、一般的な手法を用いる場合のステップ数１，５７２，８６４と比較してステップ数が少なくなり、テストパターンの量が削減されることとなる。
【００２４】
また、ＬＳＩ１０では、データレジスタ５６にテストモードであるかどうかを設定し、テストモードである場合に限り、デコードされたオーディオデータと期待値データとの比較処理が実行される。すなわち、必要な場合のみ比較処理を実行し、テストではない通常のデコード処理を実行する際には比較処理を実行しないようにすることができる。
【００２５】
また、ＬＳＩ１０では、デコードされたオーディオデータと期待値データとが一致する場合に、デコードされたオーディオデータが出力バッファ４６に出力される構成となっている。すなわち、図４に示したように、期待値比較用コードによって比較処理が実行された後はデコードされたオーディオデータを出力バッファ４６に出力する通常のデコード用コードに復帰する構成とすることが可能となり、メインプログラムへの修正量を少なくするとともに、テスト用プログラムの柔軟性を高めることができる。
【００２６】
なお、上記実施形態は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。
【００２７】
例えば、本実施形態のＬＳＩは圧縮されたオーディオデータをデコードする装置としたが、オーディオデータに限らず、ビデオデータ等、圧縮されたデジタルデータのデコードを行う装置であれば本発明を適用可能である。
【図面の簡単な説明】
【００２８】
【図１】本発明の一実施形態であるＬＳＩの構成を示す図である。
【図２】ＤＳＰによって構成される機能ブロックを示す図である。
【図３】ＬＳＩテスタが有するテストパターンの一例を示す図である。
【図４】ＬＳＩにおけるデコード処理のプログラム構造の一例を示す図である。
【図５】ＬＳＩにおけるデコード処理の一例を示すフローチャートである。
【図６】圧縮されたオーディオデータを復号してシリアル出力するＬＳＩをテストする際のテストパターンの一例を示す図である。
【符号の説明】
【００２９】
１０  ＬＳＩ
２０  ＬＳＩテスタ
３０  ＤＳＰ
３２  プログラムＲＯＭ
３４  デバッグインタフェース
３６  プログラムＲＡＭ
４０  入力バッファ
４２  バッファメモリ
４４  リード回路
４６  出力バッファ
４８  パラレルシリアル出力回路
５０  データＲＡＭ
５２  通信用レジスタ
５４  コマンドインタフェース
６０  復号部
６２  比較部
【図１】
2009115706.tif 000003
【図２】
2009115706.tif 000004
【図３】
2009115706.tif 000005
【図４】
2009115706.tif 000006
【図５】
2009115706.tif 000007
【図６】
2009115706.tif 000008