(57)【要約】      （修正有）【課題】静止画の画質を維持し、動画ぼやけを簡単な回路で低減する。【解決手段】前フレームデータと現フレームデータに基づき、表示データの時間方向の変化を強調し、また弱調した表示データの空間方向の変化を強調し、また弱調し、データがフレーム間で変化した部分に対し、時間方向、空間方向共に表示の変化を強調する画像を１描画フレーム期間に、時間方向、空間方向共に表示の変化を弱調する画像を表示する。【選択図】図６
2009109694.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を行方向と列方向のマトリクスに配置した画面を有する表示ディスプレイから構成され、入力した表示データに対応して前記画面の輝度を変化させることで階調表示を行うマトリックス型の表示装置であって、
書き込まれた前記表示データを、前記書き込み速度のｎ倍の速度でｎ個のフレームに読み出しを行う少なくとも１フレーム分の表示データを記憶するメモリと、前記ｎ回読み出した入力表示データ間の時間方向の変化と空間方向の変化を演算する演算回路を備え、
外部システムから１画面分の表示データが転送されてくる期間を１入力フレーム期間とし、前記表示ディスプレイの１画面分の書き換えが行われる期間を１描画フレーム期間としたとき、
前記演算回路は、外部システムから１入力フレーム期間でそれぞれ入力する表示データの前入力フレームと現入力フレームの表示データの画素の各々に関する近傍画素の表示データが略一致した場合は、外部システムから要求された階調に従った前記外部システムから入力する表示データを１入力フレーム期間にそのまま前記表示ディスプレイに表示データとして出力し、一致しない場合は、前記近傍画素の前記ｎ回読み出した各々のフレーム間の表示データに応じて、表示データの時間的な変化と空間的な変化を強調するべく変換した描画フレームと表示データの時間的な変化と空間的な変化を弱調するべく変換した描画フレームとからなるｎ個の描画フレームの表示データを１入力フレーム期間で前記表示ディスプレイに出力することを特徴とする表示装置。
【請求項２】
請求項１において、
前記１描画フレーム期間の繰り返し周波数が２４Ｈｚ以上である事を特徴とする表示装置。
【請求項３】
請求項１において、
少なくとも１フレーム期間分の表示データを保持するメモリと、少なくとも２フレーム期間分の該当画素近傍の表示データを取り出す解析範囲取出し回路と、
前記２フレーム期間分の該当画素近傍の各表示データに対し、２フレーム期間の映像データから時間方向の変化に応じて表示データを強調若しくは弱調する時間方向データ変換回路と、前記強調若しくは弱調した表示データに空間方向の変化を強調若しくは弱調する空間方向データ変換回路を具備することを特徴とする表示装置。
【請求項４】
請求項１において、
少なくとも１フレーム期間分の表示データを保持するメモリと、少なくとも２フレーム期間分の該当画素近傍の表示データを取り出す解析範囲取出し回路と、
前記２フレーム期間分の該当画素近傍の各表示データに対し、２フレーム期間の映像データから空間方向の変化に応じて表示データを強調若しくは弱調する空間方向データ変換回路と、前記強調若しくは弱調した表示データに時間方向の変化を強調若しくは弱調する時間方向データ変換回路を具備することを特徴とする表示装置。
【請求項５】
請求項３又は４において、
前記時間方向データ変換回路は、前記解析範囲取出し回路の前記２フレームの表示データの差分に基づく出力を、現フレームと前フレームの一方のフレームに加算し、他方のフレームから減算することを特徴とする表示装置。
【請求項６】
請求項５において、
前記空間方向データ変換回路は、前記解析範囲取出し回路の前記２フレームの表示データの一方の低周波成分を除去し、他方の高周波成分を除去することを特徴とする表示装置。
【請求項７】
入力された１フレーム分の表示データを複数のフィールドの表示データに分割する分割回路と、
複数フレーム間の表示データの差分に応じた第１の補正データを、複数のフィールドの少なくとも１つのフィールドの表示データに加算し、複数フレーム間の表示データの差分に応じた第２の補正データを、複数のフィールドの他の少なくとも１つのフィールドの表示データから減算する演算回路と、
複数のフィールドの表示データを表示する表示パネルとを備えたことを特徴とする表示装置。
【請求項８】
請求項７において、
前記演算回路は、加算後の前記少なくとも１つのフィールドの表示データの低周波成分を除去し、減算後の前記他の少なくとも１つのフィールドの表示データの高周波成分を除去することを特徴とする表示装置。
【請求項９】
請求項８において、
前記演算回路は、ハイパスフィルタを用いて前記少なくとも１つのフィールドの表示データの低周波成分を除去し、ローパスフィルタを用いて前記他の少なくとも１つのフィールドの表示データの高周波成分を除去することを特徴とする表示装置。
【請求項１０】
請求項７から９の何れかにおいて、
前記分割回路は、１フレーム分の表示データを２つフィールドの表示データに分割し、
前記表示パネルは、２つフィールドの表示データを交互に表示することを特徴とする表示装置。
【請求項１１】
請求項７において、
入力された１フレーム分の表示データを複数のフィールドの表示データに分割する分割回路と、
複数のフィールドの少なくとも１つのフィールドの表示データの低周波成分を除去し、複数のフィールドの他の少なくとも１つのフィールドの表示データの高周波成分を除去する演算回路と、
複数のフィールドの表示データを表示する表示パネルとを備えたことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に係り、静止画像における表示品質を劣化させることなく動画表示における動画ぼやけの低減を簡易な回路を用いて実現した表示装置に関する。
【背景技術】
【０００２】
表示装置（以下、ディスプレイとも称する）を、特に動画表示の観点で分類した場合、インパルス応答型ディスプレイとホールド応答型ディスプレイに大別される。インパルス応答型ディスプレイとは、ブラウン管が持つ残光特性のように、輝度応答が走査直後から低下するタイプのディスプレイである。これに対し、ホールド応答型ディスプレイとは、液晶ディスプレイのように、表示データに基づく輝度を次の走査まで保持し続けるタイプのディスプレイである。
【０００３】
ホールド応答型ディスプレイの特徴としては、静止画の場合はちらつきのない良好な表示品質を得ることができるが、動画の場合には移動する物体の周囲がぼやけて見える、所謂動画ぼやけが発生し、著しく表示品質が低下する。動画ぼやけの発生要因は、物体の移動に伴い視線を移動する際、輝度のホールドされた表示画像に対して移動前後の表示イメージを観測者が補間する、所謂網膜残像に起因するため、表示ディスプレイの応答速度をどれだけ向上させても動画ぼやけは完全に解消しないことが知られている。これを解決するためには、より短い周波数で表示画像を更新するか、黒画面の挿入によって一旦網膜残像をキャンセルすることで、インパルス応答型ディスプレイに近づける方法が有効であると知られている。
【０００４】
一方、動画表示が求められるディスプレイとして、テレビ受像機が代表的なものである。その走査周波数は、例えばＮＴＳＣ信号では６０Ｈｚの飛び越し走査、ＰＡＬ信号では５０Ｈｚの順次走査、といったように規格化された信号である。この周波数に基づき表示画像のフレーム周波数を６０Ｈｚ乃至５０Ｈｚとした場合、周波数は十分高くないために動画ぼやけを生じてしまう。
【０００５】
この動画ぼやけを改善するための手段として、上記したようなより短い周波数で画像を更新する技術を開示したものとして特許文献１を挙げることができる。特許文献１では、走査周波数を高めると共に、フレーム間の表示データに基づき補間フレームの表示データを生成し、画像を更新速度を高める手法（以下、補間フレーム生成方法と略す）を開示する。また、黒フレームを挿入する技術としては特許文献２がある。特許文献２には、表示データの間で黒表示データを挿入する技術等が開示されている。
【０００６】
しかしながら、特許文献１に開示された手法は、本来存在しない表示データを生成するものであり、より正確なデータを生成しようとすると回路規模が増大してしまい、逆に回路規模を抑えると補間生成ミスが発生し、表示品質の点では著しく低下する恐れがある。
【０００７】
一方、特許文献２に開示された手法では、黒フレームと映像フレームで輝度差がある為に、周波数が低くなるとちらつき（フリッカ）が観測され、前記ＰＡＬ圏に対して適用することが困難となる。
【０００８】
それ以外の手法として、簡単な回路で動画ぼやけを低減する方法が、特許文献３に開示されている。特許文献３では、入力された画像信号のフレーム周波数を整数倍し、増加したフレームに新たな画像信号を生成し、入力画像信号および生成画像信号を用いて画像表示を行う画像表示方法を開示する。この方法は、連続する入力画像信号の線形和を取って第１次中間画像信号を生成する工程と、第１次中間画像信号をローパスフィルタで処理して第２次中間画像信号を生成する工程と、連続する入力画像信号の変動領域に対応する第２次中間画像信号のみを抽出して、第３次中間画像信号を生成する工程と、連続する入力画像信号の非変動領域における画像信号のみを抽出して、共通画像信号を生成する工程と、第３次中間画像信号および共通画像信号を合成して、生成画像信号を生成する工程とを有する。
【特許文献１】特開２００５−６２７５号公報
【特許文献２】特開２００３−２８０５９９号公報
【特許文献３】特開２００６−２５９６８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
前記特許文献３の手法は、特許文献１の手法と比較して、簡易な回路で実現できるものの、以下の課題を有している。すなわち、
第一に、増加したフレームの映像データは、フレーム間の平均値に応じて決定するとしている。しかしながら、ローパスフィルタのカットオフ周波数によっては、生成された映像データが最適とは限らない。更に表示装置として液晶表示素子を用いたディスプレイは、その応答時間が一般にｍｓオーダーであり、且つその応答時間は階調間で異なる。従って動画ぼやけに対しては安定した低減効果を得られない可能性がある。
【００１０】
第二に、第３次中間画像信号および共通画像信号を合成しているが、合成部分は必ずしも連続性を有せず、合成画像は高周波成分が含まれる事となる。この高周波成分が動いた場合にぼやけとして視認され、動画ぼやけに対しては十分な低減効果を得られない可能性がある。
【００１１】
第三に、生成した画像信号と、入力画像信号を交互に表示するとしているが、この場合、生成画像に対しては時間方向に平均処理、空間方向にローパスフィルタ処理を行うものの、一方の入力信号には何ら変換を行わない為、動画ぼやけに対しては十分な低減効果を得られない可能性がある。
【００１２】
本発明は、上記課題を鑑み、簡易な回路でより効果の高い動画ぼやけ低減を図った表示装置を提供することにある。
【課題を解決するための手段】
【００１３】
以下、本発明を整理する為に、外部システムから１画面分の表示データが転送されてくる期間を１入力フレーム期間とし、マトリックス型の表示ディスプレイの１画面分の書き換えが行われる期間を１描画フレーム期間とする。前記特許文献３の場合、１入力フレーム期間は２描画フレーム期間から成っている。
【００１４】
本発明の表示装置は、少なくとも１入力フレーム分の表示データを記憶するメモリを有する。このメモリからの出力表示データは、入力フレーム周波数に対しｎ倍速（ｎは１以上の整数）とし、同期した２フレーム分の表示データを生成する。ｎ＝１の場合は、現フレームの表示データはメモリから出力する必要はない。又、前フレームの表示データは、変化を調べる為の比較データとする為、全てのビットを必要とする訳ではない。なお、ｎ＝２の場合の例を実施例１に、ｎ＝１の場合の例を実施例２に示す。
【００１５】
このような２フレーム分の表示データから、該当画素近傍における表示データの時間方向の変化に基づき、その変化を強調するように変換する工程と、該当画素近傍における表示データの空間方向の変化に基づき、その変化を強調するように変換する工程を１描画フレーム期間行う。この工程はどちらを先に行っても良く、初めに時間方向の強調工程を行い、次に空間方向の強調工程を行う例を実施例１に、初めに空間方向の強調工程を行い、次に時間方向の強調工程を行う例を実施例３に示す。
【００１６】
次の（ｍ−１）描画フレーム期間では、該当画素近傍における表示データの時間方向の変化に基づき、その変化を弱調するように変換する工程と、該当画素近傍における表示データの空間方向の変化に基づき、その変化を弱調するように変換する工程を（ｍ−１）描画フレーム期間行う。
【００１７】
一方、表示データが入力フレーム間で変化していない場合は、入力された表示データを変換する事なく描画用のデータとする。同じ演算となる繰り返し周期は、ｍ描画フレーム期間となる。動画ぼやけは、１描画フレーム期間が支配的である為、その周波数は、通常の１描画フレーム周期である、50Hz乃至60Hz以上とする事が望ましい。更に繰り返し周期が長い場合は、強調フレームと弱調フレームの違いがジャダーとして視認される可能性がある為、映画等で採用されているように、人間の視覚ではジャダー（画像の振動）として視認される可能性が無視できるとされる２４Ｈｚ以上とする事が望ましい。
【発明の効果】
【００１８】
上記本発明を適用した場合、静止画像部分に対しては、何ら変換がなされない為に、従来と同様の画質を維持することができる。動画像部分に対しては、ｍ×ｎ描画フレームのうち、１描画フレームで空間方向、時間方向に１描画フレームの輪郭部分が視認される為、動画ぼやけが減少し、高画質の表示が可能となる。
【発明を実施するための最良の形態】
【００１９】
本発明の表示装置は、現フレームをＭフレームとしたとき、Ｍ−１フレーム（すなわち、１フレーム前）の入力表示データと現フレームＭの入力表示データに基づき表示データの時間方向の変化を強調および弱調すると共に、表示データの空間方向の変化を強調および弱調し、入力フレーム間での映像内容が変化した近傍画素に対し、時間方向、空間方向共に表示の変化を強調する画像を１描画フレーム期間に、時間方向、空間方向共に表示の変化を弱調する画像をその１つ前の描画フレーム期間に表示を行う。描画フレーム期間の合計は１入力フレーム期間内に収まる。
【実施例１】
【００２０】
以下、１入力フレームを２描画フレームで駆動した場合の本発明の実施例について、図１〜図１０を用いて説明する。図１は、本発明の実施例１における表示装置の構成を示すブロック図である。符号１０１は入力表示データ、同１０２は入力制御信号であり、入力表示データ１０１、入力制御信号１０２は図示しない外部システム（ホストコンピュータ、映像信号処理回路等の表示信号源）から入力されるものとする。符号１０３は制御信号生成回路、同１０４は列電極制御信号、同１０５は行電極制御信号、同１０６はメモリ制御信号、同１０７は演算制御信号である。
【００２１】
符号１０４〜１０７の各制御信号は、制御信号生成回路１０３において入力制御信号１０２に基づき生成されるものとする。符合１０８はフレームダブラ、同１０９は現フレーム表示データ、同１１０は前フレーム表示データである。フレームダブラ１０８は、メモリ制御信号１０６に基づき、入力表示データ１０１の書き込みがなされると共に、入力表示データの、ある画面の表示領域先頭から次の画面の表示領域先頭までの期間（フレーム期間）に対して、２倍の速度で２回の読み出しが行われる。
【００２２】
ここで、１入力フレーム期間に対し、前半の読み出しデータに基づき表示される期間を前半フィールド、後半の読み出しデータに基づき表示される期間を後半フィールドとする。又、現フレーム表示データ１０９と前フレーム表示データ１１０は１フレーム分の位相差を有するものとする。符号１１１は演算パラメータ格納部、同１１２は演算パラメータであり、演算パラメータ格納部１１１は演算回路制御信号１０７に基づき、格納されたパラメータの読み出しが行われる。符号１１３は演算回路、同１１４は時間・空間変換表示データである。同１１５は列電極駆動回路、同１１６は列電極駆動信号、同１１７は行電極駆動回路、同１１８は行電極駆動信号である。符号１１９は行方向と列方向の構成からなるマトリックス型の表示ディスプレイである。
【００２３】
図２は、図１における演算回路１１３の構成を示すブロック図である。符号２００はフレーム解析範囲取り出し回路で、同２０１は現フレーム解析範囲取り出し回路、同２０２は前フレーム解析範囲取り出し回路である。演算パラメータ１１２は符号２０５と２０９によって構成している。符号２０５は時間方向演算パラメータ、同２０９は空間方向演算パラメータで、両演算パラメータは図１の演算パラメータ格納部１１１に格納されている。また、符号１０９は現フレーム表示データ、１１０は前フレーム表示データである。符号２０３は現フレーム解析範囲取り出し表示データ、同２０４は現フレーム取り出し表示データ、同２０６は時間方向データ変換回路、同２０７は時間方向データ一致フラグ、同２０８は時間方向変換データ、２１０は空間方向変換回路、１１４は、時間・空間方向変換表示データである。
【００２４】
図３は、本表示装置に対する表示データの入力から列電極駆動回路までのタイミング関係を示す図である。図において、ｎフレーム目の入力表示データ１０１をＤＩ(ｎ)と表す。現フレーム表示データ１０９において、ＤＩ(ｎ)と表した部分は入力表示データ１０１におけるＤＩ(ｎ)と等しいことを示している。前フレーム表示データ１１０において、ＤＩ‘(ｎ)は、入力表示データ１０１におけるＤＩ(ｎ)と等しいか若しくは表示データのビット数を削減したデータである事を示している。
【００２５】
時間方向データ変換パラメータ２０５において、ＯＤＯ(ｉ，ｊ)は前半フィールドの時間方向データ変換パラメータであることを、ＯＤＥ(ｉ，ｊ)は後半フィールドの時間方向データ変換パラメータであることを示している。時間方向変換表示データ１０９において、ＤＴＯ(ｎ)はｎフレーム目前半フィールドの時間方向変換表示データである事を、ＤＴＥ(ｎ)はｎフレーム目後半フィールドの時間方向変換表示データであることを示している。
【００２６】
空間方向データ変換パラメータ２０９において、ＣＶＯ(ｄ，ｉ，ｊ)は前半フィールドの空間方向データ変換パラメータであることを、ＣＶＥ(ｄ，ｉ，ｊ)は後半フィールドの時間方向データ変換パラメータであることを示している。時間・空間方向変換表示データ１１４において、ＤＳＯ(ｎ)はｎフレーム目前半フィールドの時間・空間方向変換表示データであることを、ＤＳＥ(ｎ)はｎフレーム目後半フィールドの時間・空間方向変換表示データであることを示している。
【００２７】
図４は、本発明の実施例１における時間方向データ変換回路における動作の流れを示すフローチャートである。図５は、本発明の実施例１における空間方向データ変換回路における動作の流れを示すフローチャートである。図６は、本発明の実施例１におけるデータ変換の概略を示す図である。図７は、本発明の実施例１における演算パラメータの例を説明する図で、図７（Ａ)は時間方向データ演算パラメータの例、図７（Ｂ)は空間方向演算パラメータの例である。図８は、本発明の実施例１の結果得られる表示データの出力画像の例である。図９は、本発明の実施例１の結果得られる動画特性を示す図である。図１０は、本発明の実施例１における時間方向データ一致フラグ２０７と変換データの関係を示す図であり、各フレームにおける輝度を示しており、斜線部分はデータの変換がなされる領域である。
【００２８】
以上の図４乃至図１０を参照して、本発明の実施例１の動作について詳細に説明する。図示しない外部システムから入力する入力制御信号１０２に基づき、制御信号生成回路１０３においては、フレームダブラ１０８を制御するメモリ制御信号１０６、演算パラメータ格納部１１１と演算回路１１３を制御する演算制御信号１０７、並びに列電極制御信号１０４、行電極制御信号１０５を生成する。フレームダブラ１０８はメモリ制御信号１０６に基づき、外部システムから転送されるマトリックスディスプレイの各画素に対応した入力表示データ１０１の書き込み動作を行う共に、現フレーム表示データ１０９、前フレーム表示データ１１０として読み出し動作を行う。
【００２９】
入力表示データ１０１、現フレーム表示データ１０９、前フレーム表示データ１１０の関係は、図３に示したように、ある画面の表示領域先頭から次の画面の表示領域先頭までの期間（入力フレーム期間）に対して、２倍（ｎ＝２）の速度（２倍の周波数）で２回の読み出しを行う。ここで、１フレーム期間に対し、前半の読み出しデータに基づく期間を前半フィールド、後半の読み出しデータに基づく期間を後半フィールドとする。又、現フレーム表示データ１０９と前フレーム表示データ１１０は図示したように１フレーム分の位相差を有するものとする。
【００３０】
このようなタイミングとなる現フレーム表示データ１０９、前フレーム表示データ１１０は演算回路１１３に転送される。演算回路１１３は図２に示すような構成となり、現フレーム表示データ１０９は現フレーム解析範囲取り出し回路２０１に転送される。現フレーム解析範囲取り出し回路２０１はラッチ回路並びにラインメモリ回路によって構成される。これによって、Ｍ行（例えば７６８行）Ｎ列（例えば、１３６６×ＲＧＢ列）で構成されるマトリックス型の表示ディスプレイのｍ行ｎ列目の現フレーム表示データをＤＮ(ｍ，ｎ)とする。現フレーム解析範囲取り出し回路２０１はＤＮ(ｍ，ｎ)を中心とする２×Ｉ行２×Ｊ列分の表示データ：ＤＮ(ｍ−Ｉ，ｎ−Ｊ)〜ＤＮ(ｍ＋Ｉ，ｎ＋Ｊ)を出力する。
【００３１】
尚、ｍ、ｎの値によっては表示データが存在しない場合があるが、その場合は存在する表示画面淵部分、即ちｍ＝１若しくはＭ、或いはｎ＝１若しくはＮにおける表示データを当てはめれば良い。同様に、前フレーム表示データ１１０は前フレーム解析範囲取り出し回路２０２によって、ｍ行ｎ列目の前フレーム表示データＤＰ(ｍ，ｎ)に対して、２×Ｉ行２×Ｊ列分の表示データ：ＤＰ(ｍ−Ｉ，ｎ−Ｊ)〜ＤＰ(ｍ＋Ｉ，ｎ＋Ｊ)を出力する。ここで、Ｉ＝１、Ｊ＝１の場合に対するＤＮ(ｍ−Ｉ，ｎ−Ｊ)〜ＤＮ(ｍ＋Ｉ，ｎ＋Ｊ)とＤＰ(ｍ−Ｉ，ｎ−Ｊ)〜ＤＰ(ｍ＋Ｉ，ｎ＋Ｊ)は、図６に示すような関係となる。
【００３２】
このようにして生成された現フレーム表示データ１０９、前フレーム表示データ１１０は、時間方向データ変換回路２０６によってデータ変換がなされる。時間方向データ変換回路２０６のアルゴリズムは図４のフローチャートに示す流れで示すものとなる。即ち、ｍ行ｎ列目の表示データに対して、ｉを−Ｉから＋Ｉまで、ｊを−ＪからJまでとした解析範囲内の現フレーム表示データ：ＤＮ(ｍ＋ｉ，ｎ＋ｊ)と前フレーム表示データ：ＤＰ(ｍ＋ｉ，ｎ＋ｊ)のデータ比較を行う。ここで、ＤＰ(ｍ＋ｉ，ｎ＋ｊ)は表示すべき全てのビットデータを保持する必要はない為、ＤＮ(ｍ＋ｉ，ｎ＋ｊ)に対しても同様のアルゴリズムでビット削減したものを用いる。
【００３３】
比較した結果が、一致した場合、ｍ行ｎ列目に対応し、その表示位置から＋ｉ行＋ｊ列目の時間軸変換データ：ＤＴ(ｍ＋ｉ，ｎ＋ｊ)として、該当箇所の現フレーム表示データ：ＤＮ(ｍ＋ｉ，ｎ＋ｊ)を代入すると共に、時間方向データ一致フラグ：ＦＬＡＧはその論理を保持する。一方、ＤＰ(ｍ＋ｉ，ｎ＋ｊ)とＤＮ(ｍ＋ｉ，ｎ＋ｊ)が一致しない場合、ＦＬＡＧを論理1とすると共に、両者のデータ量と、時間方向データ変換パラメータ２０１の値に応じたデータ変換を行う。この変換パラメータは、前半フィールドか後半フィールドかで異なる。
【００３４】
図４のフローチャートでは理解しやすくする為に前半フィールドと後半フィールドで場合分けを行うと示しているが、実際の回路では、図１で示した演算制御信号１０７に基づき、図３に示すように前半フィールドと後半フィールドで時間方向変換パラメータの値を変化させて行うことができる。この時間方向変換パラメータを、前半フィールドでは、ＯＤＯ[ｉ，ｊ](ＤＮ(ｍ＋ｉ，ｎ＋ｊ)，ＤＰ(ｍ＋ｉ，ｎ＋ｉ)、後半フィールドではＯＤＥ[ｉ，ｊ](ＤＮ(ｍ＋ｉ， ｎ＋ｊ)，ＤＰ(ｍ＋ｉ，ｎ＋ｉ)と表現している。
【００３５】
これは最終的にｍ行ｎ列目の表示に係るデータに対し、その表示位置から＋ｉ行＋ｊ列目の現フレーム表示データ：ＤＮ(ｍ＋ｉ，ｎ＋ｊ)と前フレーム表示データ：ＤＰ(ｍ＋ｉ，ｎ＋ｊ)入力基づき変換する事を示している。より具体的にｉ＝０、ｊ＝０の場合の例としては、図７(Ａ)入力示すようなテーブル形状となり、例えば、ＤＮ(ｍ，ｎ)が６４、ＤＰ(ｍ，ｎ)が１９２である場合、前半フィールドであれば、両者の交差部に位置する７をＯＤＯ[０，０](ＤＮ(ｍ，ｎ)，ＤＰ(ｍ，ｎ))の値とし、後半フィールドであれば、−１６をＯＤＥ[０，０](ＤＮ(ｍ，ｎ)，ＤＰ(ｍ，ｎ))の値とする。尚、図７(Ａ)では６４階調毎に設定してあるが、これは全ての階調間で設定しても、又、テーブルとして存在しない階調間を補間しても良い。
【００３６】
又、図ではｉ＝０、ｊ＝０の場合についてのみ示しているが、ｉ、ｊの値に応じて加算テーブルの値を適宜変化させることも、任意のｉ、ｊに対して同じ設定とする事も可能である。ｉ、ｊに応じて加算テーブルの値を変えた場合はそれだけ高精度な設定が可能であり、i、jに拠らず同じ加算値とした場合は、ｍ行ｎ列に対応した表示データを生成における、その位置から＋ｉ行＋ｊ列目の表示データの演算結果は、(ｍ−１)行ｎ列に対応した表示データを生成する際に、その位置から＋ｉ＋１行＋ｊ列目の表示データの演算結果と等しい為、演算回路規模を削減する事が可能となる。
【００３７】
この演算においては、図７に示すように、奇数フィールドでは、前フレーム表示データから現フレーム表示データへの変化が正である場合は、現フレーム表示データに対してテーブル値に基づき加算動作を行い、逆に変化が負である場合は減算動作を行う。これに対し、偶数フィールドではデータの変化が正である場合には減算動作を行い、負である場合には加算動作を行う。
【００３８】
以上の動作を２Ｉ×２Ｊの範囲に対して行う。以上の演算の結果、ｍ行ｎ列目の表示データを生成する為の、２Ｉ×２Ｊの範囲からなる時間軸変換データ２０８、及び時間方向データ一致フラグ２０７を生成する。時間方向データ一致フラグ２０７は上記演算の結果、解析範囲内で前フレームと現フレームで全ての表示データが一致すれば論理０、一致しないデータがあれば論理１となる。
【００３９】
このような動作に基づき生成された時間方向データ一致フラグ２０７及び時間方向変換データ２０８は空間方向データ変換回路２１０に転送され、空間方向データ変換パラメータ２０９に基づき変換がなされ、時間・空間変換表示データ１１４を生成する。
【００４０】
この変換アルゴリズムは図５に示す流れとなる。初めに時間方向データ一致フラグ：ＦＬＡＧが論理０であれば、解析範囲内にフレーム間で異なる表示データが存在しないことを意味する。この場合、ｍ行ｎ列目の時間・空間方向変換表示データ：ＤＳ(ｍ，ｎ)として、同じくｍ行ｎ列目に対応した時間方向変換表示データ：ＤＴ(ｍ，ｎ)を転送する。この場合、前述した時間方向データ変換回路２０６では変換がなされていない為、ＤＳ(ｍ，ｎ)としては、入力表示データＤＮ(ｍ，ｎ)と同値となる。
【００４１】
これに対し、フラグ：ＦＬＡＧが論理1である場合、前半フィールドであれば２×Ｉ行２×Ｊ列の構成からなる変換パラメータ：ＣＶＯ(ＤＴＯ(ｍ，ｎ)，ｉ，ｊ)と、同じく２×Ｉ行２×Ｊ列の構成となる前半フィールドの時間方向データ変換データ：ＤＴＯ(ｍ−ｉ，ｎ−ｊ)との間で畳み込み演算を行い、時間・空間変換表示データ：ＤＳ(ｍ， ｎ)を生成する。ここで、ＣＶＯ(ＤＴＯ(ｍ，ｎ)，ｉ，ｊ)は、解析画素の時間方向データ変換データＤＴＯ(ｍ，ｎ)と、その画素からの位置関係ｉ、ｊによって決定する値であり、具体的には図７(Ｂ)で示すようなテーブルとなる。図７(Ｂ)は、Ｉ＝２、Ｊ＝２の例であり、高域強調フィルタとなっている。
【００４２】
同様に、後半フィールドの場合には、変換パラメータ：ＣＶＥ(ＤＴＥ(ｍ，ｎ)，ｉ，ｊ)と後半フィールドの時間方向データ変換データ：ＤＴＥ(ｍ−ｉ，ｎ−ｊ)との間で畳み込み演算を行い、時間・空間変換表示データ：ＤＳ(ｍ，ｎ)を生成する。この場合の変換パラメータＣＶＥ(ＤＴＥ(ｍ，ｎ)，ｉ，ｊ)は、前半フィールドと同じように、ＤＴＥ(ｍ，ｎ)、ｉ、ｊにて決定するテーブルにて構成され、具体的には図７(Ｂ)に示すような低域強調フィルタとなっている。
【００４３】
以上の動作に基づき生成された時間・空間変換表示データ１１４がマトリックス型表示ディスプレイ１１９に転送され、そのｍ行ｎ列目に対しては、入力表示データＤＮ(ｍ，ｎ)から変換されたＤＳ(ｍ，ｎ)入力基づき表示を行う。
【００４４】
以上の動作の概要は、図６に示すようにｍ行ｎ列に対して、その画素位置を中心とする前フレームデータ：ＤＰ(ｍ−Ｉ，ｎ−Ｊ)〜ＤＰ(ｍ＋Ｉ，ｎ＋Ｊ)と、現フレームデータ：ＤＮ(ｍ−Ｉ，ｎ−Ｊ)〜ＤＰ(ｍ＋Ｉ，ｎ＋Ｊ)の各々の値と、フィールド毎に異なる変換パラメータに基づき、時間方向の変換処理を行う。これにより、時間方向変換データ：ＤＴ(ｍ−Ｉ，ｎ−Ｊ)〜ＤＴ(ｍ＋Ｉ，ｎ＋Ｊ)を生成し、生成された時間方向変換データと、フィールド毎に異なる変換パラメータに基づき、畳み込み演算を行う事で、空間方向の変換を行い、時間・空間方向変換データ：ＤＳ(ｍ，ｎ)を生成する。
【００４５】
以上の動作の結果、フレーム間で近傍画素の表示データが変化しなければ、時間・空間方向変換データ１１４は、入力表示データ１０１と等しくなり、従って静止画表示では従来と同等の表示品質を保つ事が可能となる。これに対して、フレーム間で映像が変化した場合を図８に示す。
【００４６】
図８(Ａ)は、マトリックス型表示ディスプレイ１１９を観測した場合を示す図であり、暗い網掛けをした背景領域に対して、明るい網掛けをした領域が画面左から右へと水平方向に移動していることを示す。ここで、画面中央部分を水平方向に記した場合、図８(Ｂ)に示すように、フレーム番号が増えると共に、輝度の異なるエッジ部分が移動することとなる。これに対して、本実施例の駆動方式を行った場合、エッジ部分を中心とし、奇数フィールドでは、時間方向、空間方向共に、画像の差分を強調した画像となり、偶数フィールドでは逆に、時間方向、空間方向共に、画像の差分を低減した画像となる。
【００４７】
この結果、表示に対する影響を図９に示す。入力画像を直接表示した場合、仮にマトリックス表示ディスプレイの応答時間が０であると仮定しても、図９(Ａ)の斜め方向の矢印（白抜き）に示す視線追随によって、フレーム間の移動距離に応じ、図９(Ｂ)に両矢印で示した領域分のぼやけ幅を有する。これに対し、本実施例においては、図９（Ｂ）で示すように、入力とは異なる輝度を有する斜線部分の輝度を有することとなる。この場合、図９（Ｂ）の(ａ)の領域では表示データが変化しない為、図９(Ａ)の(ａ)の領域と同様の輝度となる。
【００４８】
これに対して、図９（Ｂ）の（ｃ）の領域では輝度が変化しつつある領域となる。これは時間方向、空間方向に変換を行っている為であるが、この変化の割合は前半フィールドの高域強調と、後半フィールドの低域強調が互いに相殺する為、なだらかな変化となる。これに対して、図９（Ｂ）の（ｄ）の領域では、高域強調した後半フィールドに係る輝度変化がエッジとして観測されることとなる。観測者の目には、図９（Ｂ）の（ｃ）の領域や、前半フィールドの低域を強調した映像に係る輝度変化は、エッジが判別し難いのに対し、高域側の輝度変化のみが認識されることとなる。従って、ぼやけ幅は図９（Ｂ）の（ｄ）の範囲となり、これは図９（Ａ）の(ｂ)の範囲よりも小さくなる為、結果としてぼやけの少ない望ましい映像として認識される。
【００４９】
尚、本実施例において、時間方向データ一致フラグ２０７の算出範囲は、次のステップである空間方向データ変換回路２１０における一画素分のデータ変換範囲と同一としたが、これに限る必要はない。例えば、該当画素における現フレーム表示データ２０３と前フレーム表示データ２０４の比較のみから算出する方法や、或いはその間の範囲とすることも可能である。この場合、入力表示データ１０１と時間・空間変換表示データ１１４が異なる範囲は、図１０に示すように異なることとなるが、本発明発明者の評価では、元々の解像度が低くＳＮ比が悪い信号、例えばＮＴＳＣ信号を拡大して高解像度のディスプレイに表示する場合は、１画素のみの比較から時間方向データ一致フラグ２０７を生成した場合が望ましく、ハイビジョン信号を表示する場合は、より広い範囲から時間方向データ一致フラグ２０７を生成した場合が望ましい表示品質を得ることができる。
【００５０】
実施例１により、静止画像における表示品質を劣化させることなく動画表示における動画ぼやけの低減を簡易な回路を用いて実現できる。
【実施例２】
【００５１】
次に、入力表示データに対してメモリ読み出し周波数の変換を行わず、直接表示する場合の実施例を図１１、１２を用いて説明する。図１１は、本発明の実施例２の構成を示すブロック図である。実施例１と機能的に同様である場合は、タイミング仕様等が異なる場合も同じ符号としている。符号１１０１はメモリコントロール信号、同１１０２はフレームメモリ、同１１０３は前フレーム表示データである。また、図１２は、本実施例の表示装置に対する表示データの入力から列電極駆動回路までのタイミング関係を示す図である。以上の図面に基づき、実施例２の動作について詳細に説明する。
【００５２】
外部システムから入力する入力表示データ１０１は、同じく外部システムから入力する制御信号１０２に基づき制御信号生成回路１０３で生成されるメモリコントロール信号１１０１に基づきデータの書き込み、読み出し動作が行われる。実施例１ではフレームダブラを用いて、書き込みの倍速で読み出しを行っていたが、実施例２においては、図１２に示すようにフレームメモリ１１０２を用いて、書き込みと等速で読み出しを行う。この場合、マトリックス表示ディスプレイの走査速度は入力の走査速度と等しくなるが、その周波数は６０Ｈｚは勿論の事、１２０Ｈｚ等といった周波数でも何ら問題は無い。
【００５３】
実施例２によっても、静止画像における表示品質を劣化させることなく動画表示における動画ぼやけの低減を簡易な回路を用いて実現できる。
【実施例３】
【００５４】
次に、本発明の実施例３として、実施例１とは異なる演算方法を用いた場合の例を図１３、図１４を用いて説明する。図１３は、本発明の実施例３における演算回路１１３の構成を示す図であり、実施例１と機能的に同様である場合は、タイミング仕様等が異なる場合も同じ符号としている。符号１３００は空間方向データ変換回路で、符号１３０１は現空間方向データ変換回路、同１３０２は現空間方向データ変換回路１３０１で生成された現空間方向変換表示データ、同１３０３は前空間方向データ変換回路、同１３０４は前空間方向データ変換回路１３０３で生成された前空間方向変換表示データ、同１３０５は時間方向データ変換回路、同１３０６は時間方向データ変換回路１３０５で生成された空間・時間方向変換表示データである。また、図１４は、本発明の実施例３におけるデータ変換の概略を示す図である。
【００５５】
以上の図面に基づき、本発明の実施例３の構成と動作について説明する。初めに、現フレーム表示データ１０９から現フレーム解析範囲取り出し回路２０１によって現フレーム取り出しデータ２０３を生成し、前フレーム表示データ１１０から前フレーム解析範囲取り出し回路２０２によって前フレーム取り出しデータ２０４を生成する。ここまでは実施例１と同じである。
【００５６】
次に、各々の表示データは現空間方向データ変換回路１３０１、前空間方向データ変換回路１３０３によって、フィールド毎に異なる変換パラメータに基づき、現空間方向変換データ１３０２、前空間方向変換データ１３０４を生成する。空間方向データ変換回路１３０１と１３０２のアルゴリズム並びに変換パラメータは同等である為、フレーム間で表示データが変化していない場合は、両者の出力は等しくなる。
【００５７】
時間方向データ変換回路１３０５は、このように生成された現空間方向変換データ１３０２と前空間方向変換データ１３０４、並びに現フレーム表示データ１０９の間で時間方向の変換を行い、空間・時間方向変換データ１３０６を生成する。ここで、空間・時間方向変換データ１３０６は、現空間方向変換データ１３０２と前空間方向変換データ１３０４が一致する場合は、現フレーム表示データ１０９を出力し、一致しない場合は、現空間方向変換データ１３０２と前空間方向変換データ１３０４の間で、実施例１において説明した時間方向データ変換回路２１０のアルゴリズムに基づき、空間・時間方向変換データ１３０５を生成、マトリックス型表示ディスプレイに転送し、表示を行う。
【００５８】
以上の変換の概念は、図１４に示すように、初めに現フレーム表示データと前フレーム表示データ各々に対して該当画素近傍のマトリックスからなる表示データから、空間方向変換処理を行う事で該当画素の変換データを生成し、各々の変換データから空間・時間方向変換データを生成する。
【００５９】
以上説明した実施例３の動作においても、実施例１と同じく、画面の複雑さに関わらず、静止画の場合には入力画像と同等の表示品質を保ちつつ、フレーム間で映像が動いた場合の動画性能を向上させることが可能となる。
【産業上の利用可能性】
【００６０】
本発明を適用することによって、液晶表示装置のような表示特性を有するマトリックス方の表示装置において、静止画像の表示品質を保ったまま、動画表示における動画ぼやけを低減せしめることが可能となる。従って、液晶表示パネルを用いたＴＶ受像機や、パソコン（ＰＣ）等の表示モニタ、更に携帯電話やゲーム機等にも適用することが可能である。更に本発明は、画素部発光素子に有機ＥＬ(Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ)を用いた有機ＥＬディスプレイや反射層の下に画素部制御素子を用いたＬＣＯＳ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｏｎ Ｓｉｌｉｃｏｎ)ディスプレイ、といったホールド型ディスプレイのみならず、ＰＤＰ（ｐｌａｓｍａ ｄｉｓｐｌａｙ ｐａｎｅｌ）等に対しても適用することが可能である。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施例１の構成を示すブロック図である。
【図２】図１における演算回路の構成を示すブロック図である。
【図３】本発明の実施例１におけるフレーム単位でのデータの流れを示すタイミング図である。
【図４】図１における時間方向データ変換回路の動作を示すフローチャートである。
【図５】図１における空間方向データ変換回路２１０の動作を示すフローチャートである。
【図６】本発明の実施例１におけるデータ変換の概念を示す図である。
【図７】本発明の実施例１における演算パラメータの設定例を示す図である。
【図８】本発明の実施例１における動画表示における変換画像の例を説明する図である。
【図９】本発明の実施例１による動画品質改善の効果を示す図である。
【図１０】本発明の実施例１における時間方向データ一致フラグと変換データの関係を示す図である。
【図１１】本発明の実施例２の構成を示すブロック図である。
【図１２】本発明の実施例２のフレーム単位でのデータの流れを示すタイミング図である。
【図１３】本発明の実施例３における演算回路の構成を示すブロック図である。
【図１４】本発明の実施例３におけるデータ変換の概念を示す図である。
【符号の説明】
【００６２】
１０１…入力表示データ
１０２…入力制御信号
１０３…制御信号生成回路
１０４…列電極制御信号
１０５…行電極制御信号
１０６…メモリ制御信号
１０７…演算制御信号
１０８…フレームダブラ
１０９…現フレーム表示データ
１１０…前フレーム表示データ
１１１…演算パラメータ格納部
１１２…演算パラメータ
１１３…演算回路
１１４…時間・空間変換表示データ
１１５…列電極駆動回路
１１６…列電極駆動信号
１１７…行電極駆動回路
１１８…行電極駆動信号
１１９…マトリックス表示ディスプレイ
２００…フレーム解析範囲取り出し回路
２０１…現フレーム解析範囲取り出し回路
２０２…前フレーム解析範囲取り出し回路
２０３…現フレーム取り出し表示データ
２０４…前フレーム取り出し表示データ
２０５…時間方向演算パラメータ
２０６…時間方向データ変換回路
２０７…時間方向データ一致フラグ
２０８…時間方向変換データ
２０９…空間方向演算パラメータ
２１０…空間方向変換回路
１１０１…メモリコントロール信号
１１０２…フレームメモリ
１１０３…前フレーム表示データ
１３００…データ変換回路
１３０１…現空間方向データ変換回路
１３０２…現空間方向データ変換表示データ
１３０３…前空間方向データ変換回路
１３０４…前空間方向データ変換表示データ
１３０５…空間・時間方向変換表示データ
【図１】
2009109694.tif 000003
【図２】
2009109694.tif 000004
【図３】
2009109694.tif 000005
【図４】
2009109694.tif 000006
【図５】
2009109694.tif 000007
【図６】
2009109694.tif 000008
【図７】
2009109694.tif 000009
【図８】
2009109694.tif 000010
【図９】
2009109694.tif 000011
【図１０】
2009109694.tif 000012
【図１１】
2009109694.tif 000013
【図１２】
2009109694.tif 000014
【図１３】
2009109694.tif 000015
【図１４】
2009109694.tif 000016