(57)【要約】【課題】高い表示品質が得られ且つ少ない映像信号で動作する液晶表示装置を提供する。【解決手段】液晶表示装置は、信号線Ｓ１に対応する映像信号の正負極性を走査線Ｙ１のタイミングから順に（＋＋−−）とし、走査線Ｙ１のタイミングでは信号線Ｓ１の位置から順に（＋＋−−＋＋…）とし、信号線Ｓ１を、走査線Ｙ１に対応する水平走査期間中の第３選択期間Ｔ３に選択し、走査線Ｙ３に対応する水平走査期間中の第３選択期間Ｔ３に選択する。【選択図】図４
2009109652.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数の信号線の各交差部に画素電極が配置された画素表示部と、
映像信号を映像信号線を通じて供給する駆動ＩＣと、
前記駆動ＩＣからの映像信号線１本毎に信号線を５本ずつ対応させたときの各グループ毎に、５本の中から選択された信号線を映像信号線に切り替えて接続する信号線駆動回路と、
Ｌ（Ｌは１以上の整数）行目の走査線における各画素電極に映像信号を前記信号線を介して書き込む際に、前記各グループのそれぞれについてＬ−１行目とＬ行目とで正負極性が反転する映像信号が供給される信号線を先に選択し、Ｌ−１行目とＬ行目とで正負極性が反転しない映像信号が供給される信号線を後に選択するように選択順序を制御し、任意の画素電極に隣接する左右の画素電極に印加される映像信号の正負極性を互いに異なるものとし、前記任意の画素電極に隣接する上下の画素電極に印加される映像信号の正負極性も互いに異なるように極性を制御する制御回路と
備えることを特徴とする液晶表示装置。
【請求項２】
複数の走査線と複数の信号線の各交差部に画素電極が配置された画素表示部と、
映像信号を映像信号線を通じて供給する駆動ＩＣと、
前記駆動ＩＣからの映像信号線１本毎に信号線を５本ずつ対応させたときの各グループ毎に、５本の中から選択された信号線を映像信号線に切り替えて接続する信号線駆動回路と、
Ｌ（Ｌは１以上の整数）行目の走査線における各画素電極に映像信号を前記信号線を介して書き込む際に、前記各グループのそれぞれについてＬ−１行目とＬ行目とで正負極性が反転する映像信号が供給される信号線を先に選択し、Ｌ−１行目とＬ行目とで正負極性が反転しない映像信号が供給される信号線を後に選択するように選択順序を制御し、任意の画素電極に隣接する左右の画素電極に印加される映像信号の正負極性を互いに異なるものとし、前記任意の画素電極に隣接する上下の画素電極に印加される映像信号の正負極性も互いに異なるように極性を制御し、Ｌ−１行目とＬ＋１行目とで各信号線の選択順序を同じに制御する制御回路と
を備えることを特徴とする液晶表示装置。
【請求項３】
前記信号線駆動回路を制御する制御線が５本であることを特徴とする請求項１または２記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関するものである。
【背景技術】
【０００２】
液晶表示装置において、ある走査線に対応する各画素電極に映像信号を書き込む際に、その画素電極の１つ上の画素電極と比較で正負極性が反転させない画素電極に対して先に映像信号を書き込み、正負極性を反転させるべき画素電極に対して後に映像信号を書き込むことで、他の画素電極への書き込み時の電位変動の影響を受けることなく映像信号を書き込む技術が特許文献１に開示されている。
【０００３】
また、特許文献１には、２つ用いた駆動ＩＣのそれぞれに３８４個の映像信号を出力させる実施例が開示されている。
【特許文献１】特開２００５−９２１７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、駆動ＩＣの集積度は年々向上しており、多数の映像信号の出力が可能になっている。６００個を超える映像信号の出力が可能な駆動ＩＣもある。そこで、かかる駆動ＩＣを使用して、その数を１個に減らし、液晶表示装置を簡素化したいという要望が高まっている。
【０００５】
しかし、特許文献１の実施例に開示された液晶表示装置では、７６８個の映像信号が必要であり、映像信号の出力数がそのように多い駆動ＩＣを使用した場合、７６８本の映像信号線が必要で、その占める面積が広くなるので、その駆動ＩＣは使用しにくい。
【０００６】
そのため、６００個を超える程度の数の映像信号を出力できる駆動ＩＣを使用するのが現実的であり、そうするには、その液晶表示装置を少ない映像信号で動作させる必要がある。
【０００７】
本発明は、上記の課題に鑑みてなされたものであり、その目的とするところは、高い表示品質が得られ且つ少ない映像信号で動作する液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、第１の本発明に係る液晶表示装置は、複数の走査線と複数の信号線の各交差部に画素電極が配置された画素表示部と、映像信号を映像信号線を通じて供給する駆動ＩＣと、前記駆動ＩＣからの映像信号線１本毎に信号線を５本ずつ対応させたときの各グループ毎に、５本の中から選択された信号線を映像信号線に切り替えて接続する信号線駆動回路と、Ｌ（Ｌは１以上の整数）行目の走査線における各画素電極に映像信号を前記信号線を介して書き込む際に、前記各グループのそれぞれについてＬ−１行目とＬ行目とで正負極性が反転する映像信号が供給される信号線を先に選択し、Ｌ−１行目とＬ行目とで正負極性が反転しない映像信号が供給される信号線を後に選択するように選択順序を制御し、任意の画素電極に隣接する左右の画素電極に印加される映像信号の正負極性を互いに異なるものとし、前記任意の画素電極に隣接する上下の画素電極に印加される映像信号の正負極性も互いに異なるように極性を制御する制御回路とを備えることを特徴とする。
【０００９】
第２の本発明に係る液晶表示装置は、複数の走査線と複数の信号線の各交差部に画素電極が配置された画素表示部と、映像信号を映像信号線を通じて供給する駆動ＩＣと、前記駆動ＩＣからの映像信号線１本毎に信号線を５本ずつ対応させたときの各グループ毎に、５本の中から選択された信号線を映像信号線に切り替えて接続する信号線駆動回路と、Ｌ（Ｌは１以上の整数）行目の走査線における各画素電極に映像信号を前記信号線を介して書き込む際に、前記各グループのそれぞれについてＬ−１行目とＬ行目とで正負極性が反転する映像信号が供給される信号線を先に選択し、Ｌ−１行目とＬ行目とで正負極性が反転しない映像信号が供給される信号線を後に選択するように選択順序を制御し、任意の画素電極に隣接する左右の画素電極に印加される映像信号の正負極性を互いに異なるものとし、前記任意の画素電極に隣接する上下の画素電極に印加される映像信号の正負極性も互いに異なるように極性を制御し、Ｌ−１行目とＬ＋１行目とで各信号線の選択順序を同じに制御する制御回路とを備えることを特徴とする。
【００１０】
これらの液晶表示装置によれば、このように制御することで、高い表示品質が得られるのみならず、液晶表示装置を少ない映像信号で動作させることができる。
【００１１】
また、信号線駆動回路を制御する制御線を５本とすることで、制御線の占める面積が小さくなり、いわゆる額縁領域を狭くすることができる。
【発明の効果】
【００１２】
第１の本発明によれば、Ｌ（Ｌは１以上の整数）行目の走査線における各画素電極に映像信号を信号線を介して書き込む際に、各グループのそれぞれについてＬ−１行目とＬ行目とで正負極性が反転する映像信号が供給される信号線を先に選択し、Ｌ−１行目とＬ行目とで正負極性が反転しない映像信号が供給される信号線を後に選択するように選択順序を制御し、任意の画素電極に隣接する左右の画素電極に印加される映像信号の正負極性を互いに異なるものとし、前記任意の画素電極に隣接する上下の画素電極に印加される映像信号の正負極性も互いに異なるように極性を制御することで、高い表示品質が得られるのみならず、液晶表示装置を少ない映像信号で動作させることができる。
【００１３】
第２の本発明によれば、Ｌ（Ｌは１以上の整数）行目の走査線における各画素電極に映像信号を信号線を介して書き込む際に、各グループのそれぞれについてＬ−１行目とＬ行目とで正負極性が反転する映像信号が供給される信号線を先に選択し、Ｌ−１行目とＬ行目とで正負極性が反転しない映像信号が供給される信号線を後に選択するように選択順序を制御し、任意の画素電極に隣接する左右の画素電極に印加される映像信号の正負極性を互いに異なるものとし、前記任意の画素電極に隣接する上下の画素電極に印加される映像信号の正負極性も互いに異なるように極性を制御し、Ｌ−１行目とＬ＋１行目とで各信号線の選択順序を同じに制御することで、高い表示品質が得られるのみならず、液晶表示装置を少ない映像信号で動作させることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に係る液晶表示装置の一実施の形態について図を参照して説明する。
【００１５】
図１の回路ブロック図に示すように、本実施の形態における液晶表示装置は、ガラス製のアレイ基板１上に画素表示部２と、その左右両端に配置された走査線駆動回路３ａ，３ｂと、下端に配置された信号線駆動回路４を備え、アレイ基板１の外部に外部駆動回路２１と、フレキシブル基板２３Ａなどに搭載された駆動ＩＣ２３を備えた構成である。対向基板５がアレイ基板１に対向配置され、両基板１，５に液晶層（図示せず）が挟持されている。
【００１６】
画素表示部２では、走査線駆動回路３ａ，３ｂからの複数の走査線Ｙ１，Ｙ２，…と、信号線駆動回路４からの複数の信号線Ｓ１，Ｓ２，…が交差するように配線される。画素表示部２では、さらに補助容量配線ＣＳ１，ＣＳ２，…が、走査線Ｙ１，Ｙ２，…にそれぞれ沿って配線される。走査線と信号線が交差する各部には薄膜トランジスタ１１と、液晶容量１２と、補助容量１３と、画素電極１４とを含む画素が配置される。薄膜トランジスタ１１は例えばＭＯＳ−ＴＦＴであり、そのドレイン端子は画素電極１４に接続され、ソース端子は信号線に接続され、ゲート端子は走査線に接続される。液晶容量１２は、対向基板５に形成された対向電極５１と画素電極１４とこれらの電極間の液晶層により構成される。補助容量１３は、画素電極１４と補助容量配線ＣＳ１などとこれらの間に形成された絶縁層など（図示せず）により構成される。
【００１７】
ここでは、一例としてＸＧＡ型の表示パネル、すなわち１０２４×３（ＲＧＢ）×７６８個の画素が画素表示部２にあることを想定する。信号線は１０２４×３＝３０７２本、走査線は７６８本である。
【００１８】
走査線駆動回路３ａ，３ｂは走査線Ｙ１，…をそれぞれ駆動し、信号線駆動回路４は信号線Ｓ１，…をそれぞれ駆動する。
【００１９】
外部駆動回路２１は、走査線駆動回路３ａ，３ｂを制御するための走査線駆動回路制御信号（図示せず）を生成し、この制御信号を駆動ＩＣ２３を介して走査線駆動回路３ａ，３ｂへ伝送する。走査線駆動回路制御信号には、スタートパルス、クロックパルスが含まれる。
【００２０】
外部駆動回路２１は、信号線駆動回路４を制御するための信号線駆動回路制御信号ＡＳＷＵ１〜ＡＳＷＵ５を生成し、これらの制御信号を駆動ＩＣ２３を介して信号線駆動回路４へ伝送する。
【００２１】
走査線駆動回路制御信号と信号線駆動回路制御信号は、外部駆動回路２１内の制御回路２２により生成される。
【００２２】
外部駆動回路２１は、信号線を介して画素電極に書き込むための映像信号Ｄ１〜Ｄ６１６を生成し、これらの映像信号を駆動ＩＣ２３を介して信号線駆動回路４へ伝送する。すなわち、本実施の形態では、映像信号の数は６１６個に低減されている。
【００２３】
駆動ＩＣ２３には、ＴＡＢ法によりＴＣＰが実装されている。駆動ＩＣ２３からの各映像信号線は信号線駆動回路４により信号線に接続される。
【００２４】
信号線駆動回路４は、両端の映像信号線以外の映像信号線に関し、以下のように動作する。すなわち、信号線駆動回路４は、映像信号線１本毎に信号線を５本ずつ対応させたときの各グループ毎に、５本の中から選択された信号線を切り替えて映像信号線に接続するようになっている。
【００２５】
本実施の形態では、映像信号線１本につき５本の信号線が切り替わって接続されるので、映像信号線の数は信号線の数の約１／５となる。信号線３０７２本に対して必要な映像信号線は６１６本となるので、３０７２本の信号線があるＸＧＡの表示パネル全体としては、映像信号線の出力端子が少なくとも６１６個ある駆動ＩＣ２３を１個だけ用いれば十分となる。
【００２６】
仮に映像信号線１本につき４本の信号線を切り替え、映像信号の出力数が６１６個の駆動ＩＣを使用する場合、１個の駆動ＩＣでは３０７２／４＝７６８本の映像信号を出力できないので、２個の駆動ＩＣが必要となるのに対し、本実施の形態では、駆動ＩＣの数を１個にすることができる。
【００２７】
また、本実施の形態では、映像信号線の数は６１６本なので、映像信号線の占める面積が小さくなり、いわゆる額縁領域を狭くすることができる。
【００２８】
図２の回路ブロック図に示すように、信号線駆動回路４は、映像信号Ｄ１を伝送する１本の映像信号線だけに対応したアナログスイッチＡＳＷ０１と、映像信号Ｄ６１６を伝送する１本の映像信号線だけに対応したアナログスイッチＡＳＷ０２と、残りの映像信号Ｄ２〜Ｄ６１５を伝送する映像信号線でその２本につき１個ずつ対応したアナログスイッチ基本回路２５を備える。すなわち、信号線駆動回路４では、アナログスイッチ基本回路２５を６１４／２＝３０７個備え、これらの映像信号を信号線Ｓ２〜Ｓ２０７１から選択したものに切り替えるようになっている。
【００２９】
図３の回路図に示すように、例えば映像信号Ｄ２，Ｄ３が入力されるアナログスイッチ基本回路２５では、映像信号Ｄ２を伝送してくる映像信号線が５本に分岐される。分岐した映像信号線は、アナログスイッチＡＳＷ１を介して信号線Ｓ２に接続され、アナログスイッチＡＳＷ２を介して信号線Ｓ３に接続され、アナログスイッチＡＳＷ３を介して信号線Ｓ４に接続され、アナログスイッチＡＳＷ４を介して信号線Ｓ５に接続され、アナログスイッチＡＳＷ５を介して信号線Ｓ６に接続される。ここでは、信号線Ｓ２〜Ｓ６を第１グループと呼ぶものとする。
【００３０】
同様に、映像信号Ｄ３を伝送してくる映像信号線も５本に分岐され、分岐した各映像信号線は、アナログスイッチＡＳＷ６を介して信号線Ｓ７に接続され、アナログスイッチＡＳＷ７を介して信号線Ｓ８に接続され、アナログスイッチＡＳＷ８を介して信号線Ｓ９に接続され、アナログスイッチＡＳＷ９を介して信号線Ｓ１０に接続され、アナログスイッチＡＳＷ１０を介して信号線Ｓ１１に接続される。信号線Ｓ７〜Ｓ１１を第２グループと呼ぶものとする。
【００３１】
アナログスイッチ制御信号ＡＳＷ１Ｕを伝送する制御線がアナログスイッチＡＳＷ４とＡＳＷ６の各ゲート端子にそれぞれ接続され、アナログスイッチ制御信号ＡＳＷ２Ｕの制御線がアナログスイッチＡＳＷ２とＡＳＷ８の各ゲート端子にそれぞれ接続され、アナログスイッチ制御信号ＡＳＷ３Ｕの制御線がアナログスイッチＡＳＷ５とＡＳＷ１０の各ゲート端子にそれぞれ接続され、アナログスイッチ制御信号ＡＳＷ４Ｕの制御線がアナログスイッチＡＳＷ３とＡＳＷ７の各ゲート端子にそれぞれ接続され、アナログスイッチ制御信号ＡＳＷ５Ｕの制御線がアナログスイッチＡＳＷ１とＡＳＷ９の各ゲート端子にそれぞれ接続される。
【００３２】
アナログスイッチＡＳＷ１〜ＡＳＷ１０は、いずれもｐチャネル型のＴＦＴで構成されており、アナログスイッチ制御信号ＡＳＷ１Ｕがロー電位となったときにアナログスイッチＡＳＷ４，ＡＳＷ６がオンして信号線Ｓ５，Ｓ７に映像信号が供給される。アナログスイッチ制御信号ＡＳＷ２Ｕがロー電位となったときにはアナログスイッチＡＳＷ２，ＡＳＷ８がオンして信号線Ｓ３，Ｓ９に映像信号が供給される。アナログスイッチ制御信号ＡＳＷ３Ｕがロー電位となったときにはアナログスイッチＡＳＷ５，ＡＳＷ１０がオンして信号線Ｓ６，Ｓ１１に映像信号が供給される。アナログスイッチ制御信号ＡＳＷ４Ｕがロー電位となったときにはアナログスイッチＡＳＷ３，ＡＳＷ７がオンして信号線Ｓ４，Ｓ８に映像信号が供給される。アナログスイッチ制御信号ＡＳＷ５Ｕがロー電位となったときにはアナログスイッチＡＳＷ１，ＡＳＷ９がオンして信号線Ｓ２，Ｓ１０に映像信号が供給される。他のアナログスイッチ基本回路もこれと同様の構成である。
【００３３】
次に、各信号線の駆動方式について説明する。信号線を選択して駆動する方式では、選択された信号線に映像信号が供給されたときに、自画素―自信号線、自画素―隣接信号線、自信号線―隣接信号線のそれぞれの間のカップリング容量の影響によって、映像信号が伝搬していないフローティング状態にある隣接信号線の電位を変動させてしまうため、信号線毎に画素への書き込み電位に差が生じ、表示ムラが発生するという問題がある。
【００３４】
そこで、本実施の形態では、書き込み時にこのような表示ムラを発生させないようにするために、信号線に供給されて画素電極に印加される映像信号の正負極性を利用する。
【００３５】
画素電極に印加されたときの映像信号の電圧は、対向電極の電圧より低く又は高くなるように制御される。前者の場合、画素電極に印加される映像信号の正負極性が正であるといい、後者の場合、正負極性が負であるという。以下、正負極性を適宜、極性と略記する。
【００３６】
本実施の形態では、映像信号の極性が反転するときには隣接信号線に電位変動の影響を与えるが、映像信号の極性が反転しないときには隣接信号線に電位変動の影響を与えないことに着目し、Ｌ（Ｌは１以上の整数）行目の走査線における各画素に映像信号を信号線を介して書き込む際に、映像信号線１本毎に信号線を５本ずつ対応させた各グループ毎に、Ｌ−１行目とＬ行目とで極性が反転する映像信号が供給される信号線を先に選択し、Ｌ−１行目とＬ行目とで極性が反転しない映像信号が供給される信号線を後に選択するように信号線の選択順序を制御回路２２により制御する。
【００３７】
すなわち、書き込みを終了したフローティング状態にある信号線が、書き込み中の隣接信号線の電位変動の影響を受けないように、極性が反転せず電位変動が生じない信号線を後に選択するように順序を制御する。
【００３８】
以下では、この制御方式について、任意の画素電極に隣接する左右の画素電極に印加される映像信号の正負極性を互いに異なるものにするとともに、その任意の画素電極に隣接する上下の画素電極に印加される映像信号の正負極性も互いに異なるように制御するようにした信号線５選択の２Ｈ２Ｖ反転駆動方式を例に説明する。
【００３９】
図４（ａ）、（ｂ）は、信号線５選択の２Ｈ２Ｖ反転駆動方式について、ｎ番目のフレームの各画素における映像信号の極性および信号線の選択順序を示す図である。
【００４０】
同図に示すように、ｎ（ｎは正の整数）番目のフレームについて、映像信号Ｄ１が供給される信号線Ｓ１の列における各画素電極に印加される映像信号の正負極性は、走査線Ｙ１のタイミングから順に（＋＋−−）となっており、他の走査線のタイミングでも、この規則に従う。つまり、各画素では２水平走査期間毎に極性が反転する。また、信号線Ｓ２の列における正負極性は走査線Ｙ１のタイミングから順に（＋−−＋）、信号線Ｓ３０４７の列における正負極性は走査線Ｙ１のタイミングから順に（−−＋＋）、信号線Ｓ３０４８の列における正負極性は走査線Ｙ１のタイミングから順に（−＋＋−）となっており、いずれも２水平走査期間毎に各画素の極性が反転する。
【００４１】
つまり、任意の画素電極に隣接する上下の画素電極に印加される映像信号の正負極性が互いに異なっている。
【００４２】
これにより、信号線と画素電極間のカップリング容量に起因する画素電位変動がキャンセルされるので、縦クロストークの発生を防止することができる。
【００４３】
また、同図に示すように、ｎ（ｎは正の整数）番目のフレームについて、走査線Ｙ１の行における各画素電極に印加される映像信号の正負極性は、信号線Ｓ１の位置から順に（＋＋−−＋＋…）となっており、つまり、各画素では２信号線毎に極性が反転する。また、走査線Ｙ２の行における各画素の極性は信号線Ｓ１の位置から順に（＋−−＋＋−…）となっており、他の走査線Ｙ３，４についても同様であり、いずれも２信号線毎に各画素の極性が反転する。
【００４４】
つまり、任意の画素電極に隣接する左右の画素電極に印加される映像信号の正負極性が互いに異なっている。
【００４５】
これにより、１水平走査期間の１行中において正極性画素と負極性画素の数がほぼ均等となって偏りがないので、横クロストークの発生を防止することができる。
【００４６】
また、各フレームについて正極性画素と負極性画素の数がほぼ均等となって偏りがないので、フリッカが生じることがなく良好な表示品位を得ることができる。
【００４７】
また、垂直走査方向における映像信号の正負反転周期が２水平走査期間毎となるので、Ｈ／Ｖ反転駆動方式に比較して消費電力を抑えることができる。
【００４８】
また、本駆動方式では、１水平走査期間を５つの選択期間に分け、各グループで５つのアナログスイッチを順にオンするようにアナログスイッチ制御信号ＡＳＷ１Ｕ〜ＡＳＷ５Ｕを制御回路２２により生成する。
【００４９】
図４（ａ）に示すように、２行目の走査線Ｙ２における各画素について、１行目の走査線Ｙ１との比較で極性が反転するのは信号線Ｓ２，Ｓ４，Ｓ６などであり、極性が反転しないのは信号線Ｓ１，Ｓ３，Ｓ５などである。そこで、第１グループについては先に信号線Ｓ２，Ｓ４，Ｓ６などを選択してから信号線Ｓ３，Ｓ５などを選択する。信号線Ｓ１については、極性が反転しないので、これを後から選択する。
【００５０】
図４（ｂ）に示すように、２行目の走査線Ｙ２における各画素について、１行目の走査線Ｙ１との比較で極性が反転するのは信号線Ｓ３０４８，…，Ｓ３０６８，Ｓ３０７０，Ｓ３０７２であり、極性が反転しないのは信号線Ｓ３０４７，…，Ｓ３０６７，Ｓ３０６９，Ｓ３０７１である。そこで、第２グループについては先に信号線Ｓ３０４８，…，Ｓ３０６８，Ｓ３０７０などを選択してから信号線Ｓ３０４７，…，Ｓ３０６７，Ｓ３０６９，Ｓ３０７１などを選択する。信号線Ｓ３０７２については、極性が反転するので、これを先に選択する。
【００５１】
各グループでは、先に選択する信号線が２ないし３本あるが、その中ではどれを先としてもよい。同様に後に選択する複数の信号線についても順序は任意である。
【００５２】
信号線Ｓ１，Ｓ３０７２については、極性が反転し、これを先に選択すべき場合は、各グループで後に選択する信号線よりも先に選択さえすれば、それはいつでもよい。
【００５３】
信号線Ｓ１，Ｓ３０７２については、極性が反転せず、これを後に選択すべき場合は、各グループで先に選択する信号線よりも後に選択さえすれば、それはいつでもよい。
【００５４】
具体的には、図４（ａ）に示すように、２行目の走査線Ｙ２については、１水平走査期間を５つに分けたときの第１選択期間に信号線Ｓ２，Ｓ１０，…を選択する。同図では、Ｙ２から右に見た欄とＳ２から上に見た欄の交差箇所に表記された「−１」を例にすると、このマイナス符号「−」が負極性を表し、絶対値「１」が第１選択期間を表し、このような規則で同図は表記されている。図４（ｂ）も同様である。
【００５５】
２行目の走査線Ｙ２については、続いて、第２選択期間に信号線Ｓ４，Ｓ８，…を選択し、第３選択期間に信号線Ｓ１，Ｓ６，…を選択し、第４選択期間に信号線Ｓ３，Ｓ９，…を選択し、第５選択期間に信号線Ｓ５，Ｓ７，…を選択する。
【００５６】
このため、例えば、２行目の走査線Ｙ２については、制御回路２２では、図５に示すように、第１選択期間Ｔ１にアナログスイッチ制御信号ＡＳＷ５Ｕをロー電位（図では○で示す）にし、第２選択期間Ｔ２にアナログスイッチ制御信号ＡＳＷ４Ｕをロー電位にし、第３選択期間Ｔ３にアナログスイッチ制御信号ＡＳＷ３Ｕをロー電位にし、第４選択期間Ｔ４にアナログスイッチ制御信号ＡＳＷ２Ｕをロー電位にし、第５選択期間Ｔ５にアナログスイッチ制御信号ＡＳＷ１Ｕをロー電位にする。
【００５７】
図４に表記した他の走査線Ｙ１，Ｙ３，Ｙ４については、同図に示すような順序で信号線が選択され、そのときのアナログスイッチ制御信号は、図５に示すようなタイミングでロー電位になる。
【００５８】
また、図４（ａ）、（ｂ）に示すように、Ｌ−１行目とＬ＋１行目とで各信号線の選択順序が同じになっている。例えば、信号線Ｓ１について、１行目の走査線Ｙ１に対応する水平走査期間中の第３選択期間Ｔ３に信号線Ｓ１が選択され、３行目の走査線Ｙ３についても第３選択期間Ｔ３に信号線Ｓ１が選択される。また、信号線Ｓ２について、１行目の走査線Ｙ１に対応する水平走査期間中の第５選択期間Ｔ５に信号線Ｓ２が選択され、３行目の走査線Ｙ３についても第５選択期間Ｔ５に信号線Ｓ２が選択される。他の信号線や他の行でも同様である。
【００５９】
本駆動方式では、水平走査方向に見ると極性および選択順序は２０列で一巡し、例えば、図４（ａ）に示すように、信号線Ｓ２１の第２１列の極性および選択順序は、信号線Ｓ１の第１列のものと同じになり、以降、２０列ごとに極性および選択順序は最初の２０列のものと同じになる。
【００６０】
また、本駆動方式では、垂直走査方向に見ると極性および選択順序は４行で一巡し、例えば、走査線Ｙ５の第５行の極性および選択順序は、走査線Ｙ１の第１行のものと同じになり、以降、４行ごとに極性および選択順序は最初の４行のものと同じになる。
【００６１】
つまり、本駆動方式では、図６に示すような、極性（符号）および選択順序（絶対値）において同一の分布を示す２０列×４列の単位領域が、水平走査方向、垂直走査方向において繰り返し現れるように書き込みがなされる。
【００６２】
ここまではｎ番目のフレームについて説明したが、ｎ＋１番目のフレームでは、各画素の極性が同画素のｎ番目のフレームでの極性に対して反転し、以降同様に、各画素の極性が同画素の直前のフレームでの極性に対して反転していく。
【００６３】
なお、本実施の形態では、図３に示すように、アナログスイッチ基本回路２５において、アナログスイッチ制御信号ＡＳＷ１Ｕ〜ＡＳＷＵ５を伝送する制御線を各アナログスイッチＡＳＷ１〜ＡＳＷ１０に接続したが、接続の態様はこれに限定されず、例えば、図７に示すような接続の態様にしてもよい。この場合、例えば、図５に示したタイミングを採用すると、図８に示すように、極性（符号）および選択順序（絶対値）において同一の分布を示す２０列×４列の単位領域が、水平走査方向、垂直走査方向において繰り返し現れるように書き込みがなされる。
【００６４】
また、例えば、図３に示すような接続の態様とし、図９に示すタイミングを採用すると、図１０に示すように、極性（符号）および選択順序（絶対値）において同一の分布を示す２０列×４列の単位領域が、水平走査方向、垂直走査方向において繰り返し現れるように書き込みがなされる。
【００６５】
また、例えば、図１１（ａ）〜（ｊ）、図１２（ａ）〜（ｋ）に示す単位領域が、水平走査方向、垂直走査方向において繰り返し現れるように書き込みがなされるように発明を実施してもよい。その際のアナログスイッチ基本回路の内部構成ならびに各アナログスイッチをオンさせるタイミングの図示および説明は冗長となるので省略する。
【００６６】
また、例えば、図１３、図１４に示すように、Ｌ−１行目とＬ＋１行目とで各信号線の選択順序が同じであることを基調としつつ、任意の信号線においては、Ｌ−１行目とＬ＋１行目とで選択順序が異なっていてもよい。
【００６７】
図１３、図１４に示すような極性および選択順序の制御は、それぞれ図１５、図１６に示すようなタイミングでアナログスイッチをオンさせることにより行うことができる。
【００６８】
いずれにしても、これまでに言及したいずれかの単位領域の分布が得られると、これ以外の単位領域の分布が得られたときよりも高い表示品質が得られた。
【００６９】
例えば、正負極性が反転する映像信号が供給される信号線を先に選択する方式や、２Ｈ２Ｖ反転駆動方式により、高い表示品質が得られることは知られているが、さらに、Ｌ−１行目とＬ＋１行目とで各信号線の選択順序を同じにすることで、つまり、上記のいずれかの単位領域の分布が得るようにしたことで、そうしない場合に比較して、高い表示品質が得られた。
【００７０】
また、本実施の形態に係る液晶表示装置によれば、そのようにしたことで、少ない映像信号で動作することができる。これにより、液晶表示装置を簡素化でき、ひいては、低コスト化が可能となる。
【００７１】
つまり、駆動ＩＣを例えば２つも使用して、液晶表示装置が複雑な構成になってしまうのを防止することができる。また、映像信号の出力数が多い駆動ＩＣや、駆動ＩＣを例えば２つも使用して、液晶表示装置のコストが高くなってしまうのを防止することができる。
【００７２】
また、本実施の形態では、（１）各アナログスイッチをオンさせるタイミングと、（２）アナログスイッチ基本回路の内部構成と、（３）映像信号の極性の３要素のどれか１つが適切でないと、上記の単位領域の分布が得られない。
【００７３】
また、本実施の形態では、アナログスイッチ制御信号ＡＳＷ１Ｕ〜ＡＳＷＵ５を伝送する制御線を５本としたので、１制御線で２つのアナログスイッチをオンさせなければならず、（１）タイミング設定が難しく、上記の３要素の適切化を図ることの困難性も高まる。
【００７４】
逆に、１０本の制御線を使用し、アナログスイッチ基本回路内の１０個のアナログスイッチのそれぞれに制御線を割り当てれば、１制御線で１つのアナログスイッチをオンさせることができ、（１）アナログスイッチをオンさせるタイミングの設定は容易であり、上記の３要素の適切化を図ることの困難性も低くなる。しかし、これでは、制御線の占める面積が大きくなり、いわゆる額縁領域を狭くするのが困難になる。
【００７５】
また、制御線は、駆動ＩＣ内のＤＣ／ＤＣコンバータの出力端子に接続され、簡素化のためには、出力数の多いＤＣ／ＤＣコンバータを使用したいのだが、かかるＤＣ／ＤＣコンバータは、コスト面などの諸事情により使用しにくい。
【００７６】
そこで、本実施の形態では、困難性は高いが、制御線を５本とした上で３要素の適切化を図っている。なお、５本は、上記の単位領域の分布が得るのに必要な制御線の最低数であり、４本以下では、上記の単位領域の分布は得られない。つまり、５本では困難性が最も高いのである。
【００７７】
したがって、本実施の形態によれば、上記の単位領域の分布を得る困難性が最も高いにも拘わらず、制御線を５本とした上で３要素の適切化を図ったことで、制御線の占める面積が小さくなり、いわゆる額縁領域を狭くすることができる。また、その制御線が接続される駆動ＩＣ内のＤＣ／ＤＣコンバータとして、出力数の少ないものを使用することができる。
【図面の簡単な説明】
【００７８】
【図１】一実施形態における液晶表示装置の概略的な構成を示す回路ブロック図である。
【図２】上記液晶表示装置における信号線駆動回路の構成を示す回路ブロック図である。
【図３】上記信号線駆動回路におけるアナログスイッチ基本回路の内部構成を示す回路図である。
【図４】信号線４選択の２Ｈ２Ｖ反転駆動方式について、ｎ番目のフレームの各画素における映像信号の極性および信号線の選択順序を示す図である。
【図５】各アナログスイッチがオンとなるタイミングを示す図である。
【図６】極性および選択順序において同一の分布を示す２０列×４列の単位領域を示す図である。
【図７】別の信号線駆動回路におけるアナログスイッチ基本回路の内部構成を示す回路図である。
【図８】別の信号線駆動回路を使用したときの極性および選択順序において同一の分布を示す２０列×４列の単位領域を示す図である。
【図９】上記信号線駆動回路を使用して別のタイミングで各アナログスイッチをオンさせるときのタイミングを示す図である。
【図１０】上記信号線駆動回路を使用して別のタイミングで各アナログスイッチをオンさせるときの極性および選択順序において同一の分布を示す２０列×４列の単位領域を示す図である。
【図１１】極性および選択順序において同一の分布を示す２０列×４列の単位領域についての別の例を示す図である。
【図１２】極性および選択順序において同一の分布を示す２０列×４列の単位領域についてのさらに別の例を示す図である。
【図１３】極性および選択順序において同一の分布を示す２０列×４列の単位領域についてのさらに別の例を示す図である。
【図１４】極性および選択順序において同一の分布を示す２０列×８列の単位領域についての別の例を示す図である。
【図１５】図１３の極性および選択順序を得る際に各アナログスイッチをオンさせるタイミングの例を示す図である。
【図１６】図１４の極性および選択順序を得る際に各アナログスイッチをオンさせるタイミングの例を示す図である。
【符号の説明】
【００７９】
ＡＳＷ０１，ＡＳＷ０２，ＡＳＷ１〜ＡＳＷ１０…アナログスイッチ
Ｄ１〜Ｄ６１６…映像信号
Ｓ１〜…信号線
Ｔ１…第１選択期間
Ｔ２…第２選択期間
Ｔ３…第３選択期間
Ｔ４…第４選択期間
Ｔ５…第５選択期間
Ｙ１〜…走査線
１…アレイ基板
ＡＳＷ１Ｕ〜ＡＳＷ５Ｕ…アナログスイッチ制御信号
２…画素表示部
３ａ，３ｂ…走査線駆動回路
４…信号線駆動回路
５…対向基板
１１…薄膜トランジスタ
１２…液晶容量
１３…補助容量
１４…画素電極
２１…外部駆動回路
２２…制御回路
２３…駆動ＩＣ
２３Ａ…フレキシブル基板
２５…アナログスイッチ基本回路
５１…対向電極
【図１】
2009109652.tif 000003
【図２】
2009109652.tif 000004
【図３】
2009109652.tif 000005
【図４】
2009109652.tif 000006
【図５】
2009109652.tif 000007
【図６】
2009109652.tif 000008
【図７】
2009109652.tif 000009
【図８】
2009109652.tif 000010
【図９】
2009109652.tif 000011
【図１０】
2009109652.tif 000012
【図１１】
2009109652.tif 000013
【図１２】
2009109652.tif 000014
【図１３】
2009109652.tif 000015
【図１４】
2009109652.tif 000016
【図１５】
2009109652.tif 000017
【図１６】
2009109652.tif 000018