(57)【要約】【課題】低価格且つ低電力で光書き込みの高速化が実現される光源ヘッド、及びそれを利用した画像形成装置を提供すること。【解決手段】基板と基板上にアレイ状に配設された面発光型半導体レーザと基板上に配設され、前記面発光型半導体レーザの発光を選択的にオン・オフさせるスイッチ素子としてのサイリスタとを備える自己走査型の光源ヘッド、及びそれを利用した画像形成装置である。【選択図】図１
2009286048.tif 000002
【特許請求の範囲】
【請求項１】
基板と
前記基板上にアレイ状に配設された面発光型半導体レーザと、
前記基板上に配設され、前記面発光型半導体レーザの発光を選択的にオン・オフさせるスイッチ素子としてのサイリスタと、
を備えることを特徴とする自己走査型の光源ヘッド。
【請求項２】
前記面発光型半導体レーザの素子構造内に、前記サイリスタを有することを特徴とする請求項１に記載の自己走査型の光源ヘッド。
【請求項３】
前記面発光型半導体レーザの発光面最上層の半導体多層膜上に、誘電体多層膜が配設されてなることを特徴とする請求項２に記載の自己走査型の光源ヘッド。
【請求項４】
電子写真感光体と、
前記電子写真感光体表面を帯電する帯電手段と、
前記帯電手段により帯電された前記電子写真感光体表面に静電潜像を形成するために露光する露光手段と、
トナー像を形成するために前記静電潜像を現像剤により現像する現像手段と、
前記トナー像を記録媒体に転写する転写手段と、
前記記録媒体に転写されたトナー像を定着する定着手段と、
を有し、
前記露光手段が、請求項１乃至３のいずれか１項に記載の光源ヘッドを備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光源ヘッド、及び画像形成装置に関する。
【背景技術】
【０００２】
近年、プリンタや複写機やファクシミリ等の画像形成装置の光源ヘッドとして、ＬＥＤ（発光ダイオード）をアレイ状に配列したＬＥＤプリンタヘッドが知られている（特許文献１乃至２参照）。
【０００３】
一方で、光源ヘッドとして自己走査型ＬＥＤプリンタヘッドも知られている（特許文献３乃至６参照）。この自己走査型ＬＥＤプリンタヘッドは、例えばＧａＡｓ基板上にＬＥＤとサイリスタが同時に作製されており、近傍に同時に作製されたサイリスタによりＬＥＤの点灯が制御される。そのためＩＣを使ったＬＥＤの点灯制御に比べてワイヤボンディングの数が飛躍的に小さくなるといったメリットがある。
【特許文献１】特開平５−７７４８６号公報
【特許文献２】特開平５−８８０６２号公報
【特許文献３】特開平１−２３８９６２号公報
【特許文献４】特開平２−１４５８４号公報
【特許文献５】特開平２−９２６５０号公報
【特許文献６】特開平２−２１２１７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の課題は、低価格且つ低電力で光書き込みの高速化が実現される光源ヘッド、及びそれを利用した画像形成装置を提供することである。
【課題を解決するための手段】
【０００５】
上記課題は、以下の手段により解決される。即ち、
請求項１に係る発明は、
基板と
前記基板上にアレイ状に配設された面発光型半導体レーザと、
前記基板上に配設され、前記面発光型半導体レーザの発光を選択的にオン・オフさせるスイッチ素子としてのサイリスタと、
を備えることを特徴とする自己走査型の光源ヘッドである。
【０００６】
請求項２に係る発明は、
前記面発光型半導体レーザの素子構造内に、前記サイリスタを有することを特徴とする請求項１に記載の自己走査型の光源ヘッドである。
【０００７】
請求項３に係る発明は、
前記面発光型半導体レーザの発光面最上層の半導体多層膜上に、誘電体多層膜が配設されてなることを特徴とする請求項２に記載の自己走査型の光源ヘッドである。
【０００８】
請求項４に係る発明は、
電子写真感光体と、
前記電子写真感光体表面を帯電する帯電手段と、
前記帯電手段により帯電された前記電子写真感光体表面に静電潜像を形成するために露光する露光手段と、
トナー像を形成するために前記静電潜像を現像剤により現像する現像手段と、
前記トナー像を記録媒体に転写する転写手段と、
前記記録媒体に転写されたトナー像を定着する定着手段と、
を有し、
前記露光手段が、請求項１乃至３のいずれか１項に記載の光源ヘッドを備えることを特徴とする画像形成装置である。
【発明の効果】
【０００９】
請求項１に係る発明によれば、低価格且つ低電力で光書き込みの高速化が実現される。
請求項２に係る発明によれば、より簡素な構成で、光書き込みの高速化が実現される。
請求項３に係る発明によれば、サイリスタ特性とレーザの発光特性との両立が図られる。
請求項４に係る発明によれば、低価格且つ低電力で高速に画像が形成される。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態について図面を参照しつつ詳細に説明する。なお、実質的に同様の機能を有する部材には全図面通して同じ符合を付与し、重複する説明は省略する場合がある。
【００１１】
図１は、実施形態に係る画像形成装置を示す概略構成図である。図２は、実施形態に係るプリンタヘッド（光源ヘッド）の内部構成を示す概略断面図である。図３は、実施形態に係るＶＣＳＥＬアレイの外観を示す斜視図である。図４は、実施形態に係るＶＣＳＥＬを示す概略断面図である。
【００１２】
本実施形態に係る画像形成装置１０は、図１に示すように、矢印Ａ方向に定速回転する感光体ドラム１２（電子写真感光体）を備えている。
【００１３】
この感光体ドラム１２の周囲には、感光体ドラム１２の回転方向に沿って、感光体ドラム１２表面を帯電する帯電器１４、帯電器１４により帯電された感光体ドラム１２表面に静電潜像を形成するために露光するプリンタヘッド１６（光源ヘッド：露光手段）、トナー像を形成するために静電潜像を現像剤により現像する現像器１８（現像手段）、トナー像を用紙２８（記録媒体）に転写する転写ローラ２０（転写手段）、転写後に感光体ドラム１２の残存した残トナーを除去するためのクリーナ２２、感光体ドラム１２を除電し電位を均一化するイレーズランプ２４が順に配設されている。
【００１４】
すなわち、感光体ドラム１２は、帯電器１４によって表面が帯電された後、プリンタヘッド１６によって光ビームが照射されて、感光体ドラム１２上に潜像が形成される。なお、プリンタヘッド１６は駆動部（不図示）と接続されており、駆動部によって後述するサイリスタを駆動してレーザの点灯制御して、画像データに基づいて光ビームを出射するようになっている。
【００１５】
形成された潜像には、現像器１８によってトナーが供給されて、感光体ドラム１２上にトナー像が形成される。感光体ドラム１２上のトナー像は、転写ローラ２０によって、搬送されてきた用紙２８に転写される。転写後に感光体ドラム１２に残留しているトナーはクリーナ２２によって除去され、イレーズランプ２４によって除電された後、再び帯電器１４によって帯電されて、同様の処理を繰り返す。
【００１６】
一方、トナー像が転写された用紙２８は、加圧ローラ３０Ａと加熱ローラ３０Ｂからなる定着器３０（定着手段）に搬送されて定着処理が施される。これにより、トナー像が定着されて、用紙２８上に所望の画像が形成される。画像が形成された用紙２８は装置外へ排出される。
【００１７】
なお、画像形成装置１０の構成は、上記構成に限られず、例えば、タンデム方式の画像形成装置であってもよいし、その他方式の画像形成装置が適用される。
【００１８】
次に、プリンタヘッド１６の構成を詳細に説明する。プリンタヘッド１６は、自己走査型のプリンタヘッドであり、図２に示すように、面発光型半導体レーザアレイ５０（以下ＶＣＳＥＬアレイ５０）と、ＶＣＳＥＬアレイ５０を支持するとともに、ＶＣＳＥＬアレイ５０の駆動を制御する各種信号を供給するための回路（不図示）とが形成されたプリント基板５２と、セルフォックスレンズアレイ５４（以下ＳＬＡ５４）を備えている。
【００１９】
プリント基板５２は、ＶＣＳＥＬアレイ５０の取り付け面を感光体ドラム１２に対向させて、ハウジング５６内に配設され、板バネ５８によって支持されている。
【００２０】
ＶＣＳＥＬアレイ５０は、図３に示すように、例えば、感光体ドラム１２の軸線方向に沿って複数の面発光型半導体レーザ６０（以下ＶＣＳＥＬ６０）が配列されて構成されたチップ６２が、さらに複数個直列に配列して構成されており、感光体ドラム１２の軸線方向に、所定の解像度で光ビームを照射することができるようになっている。なお、本実施の形態では、チップ６２が５８個直列に整列されてＶＣＳＥＬアレイ５０が構成されており、各チップ６２には、１２８個のＶＣＳＥＬ６０が６００ＳＰＩ（ｓｐｏｔｓ  ｐｅｒ  ｉｎｃｈ）間隔で配列されている。
【００２１】
ＳＬＡ５４は、図２に示すように、ＳＬＡホルダー６４によって支持されており、各ＶＣＳＥＬ６０から出射された光ビームを感光体ドラム１２上に結像させる。
【００２２】
次に、ＶＣＳＥＬ６０について説明する。ＶＣＳＥＬ６０は、例えば、半導体基板上に、下部半導体多層膜反射層、半導体活性層、及び下部多層膜反射層と共に共振器を構成する上部半導体多層膜反射層が順次積層された素子構成となる。そして、ＶＣＳＥＬ６０は、この素子構造に、ＶＣＳＥＬ６０の発光を選択的にオン・オフさせるスイッチ素子としてのサイリスタを有する。言い換えれば、ＶＣＳＥＬ６０は、発光サイリスタの層構成を、ＤＢＲ（Distributed Bragg Reflector）化した、即ち多層膜反射層とした素子構成とする。なお、ＶＣＳＥＬ６０の各層の結晶成長には、例えば、ＭＯＣＶＤ（ｍｅｔａｌ  ｏｒｇａｎｉｃ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法が適用される。
【００２３】
具体的には、ＶＣＳＥＬ６０は、例えば、図４に示すように、ｐ型ＧａＡｓ基板７０上に、ｐ−ＡｌＧａＡｓ系のｐ型半導体多層膜反射層７１（例えば厚み４１ｎｍのｐ−Ａｌ０．２Ｇａ０．８Ａｓ層と厚み４９ｎｍのｐ−Ａｌ０．９Ｇａ０．１Ａｓ層とが１５組ペア積層されているｐ−Ａｌ０．２Ｇａ０．８Ａｓ／Ａｌ０．９Ｇａ０．１Ａｓ系のＤＢＲ構造の層）と、ｎ−ＡｌＧａＡｓ系のｎ型半導体多層膜反射層７２（例えば厚み４１ｎｍのｎ−Ａｌ０．２Ｇａ０．８Ａｓ層と厚み４９ｎｍのｎ−Ａｌ０．９Ｇａ０．１Ａｓ層とが１５組ペア積層されているｎ−Ａｌ０．２Ｇａ０．８Ａｓ／Ａｌ０．９Ｇａ０．１Ａｓ系のＤＢＲ構造の層）と、ｐ−ＡｌＧａＡｓ系のｐ型半導体多層膜反射層７３（例えば厚み４１ｎｍのｐ−Ａｌ０．２Ｇａ０．８Ａｓ層と厚み４９ｎｍのｐ−Ａｌ０．９Ｇａ０．１Ａｓ層とが１０組ペア積層されているｐ−Ａｌ０．２Ｇａ０．８Ａｓ／Ａｌ０．９Ｇａ０．１Ａｓ系のＤＢＲ構造の層）と、ノンドープのｉ型半導体活性層７４（例えば、厚み８ｎｍのＧａＡｓウェル層と厚み８ｎｍのＡｌ０．２Ｇａ０．８Ａｓバリア層とが複数ペア積層されてなるＧａＡｓ／ＡｌＧａＡｓ系の半導体多重量子井戸（ＭＱＷ）構造の層）と、ｎ−ＡｌＧａＡｓ系のｎ型半導体多層膜反射層７５（例えば厚み４１ｎｍのｎ−Ａｌ０．２Ｇａ０．８Ａｓ層と厚み４９ｎｍのｎ−Ａｌ０．９Ｇａ０．１Ａｓ層とが３組ペア積層されているｎ−Ａｌ０．２Ｇａ０．８Ａｓ／Ａｌ０．９Ｇａ０．１Ａｓ系のＤＢＲ構造の層）と、が順次積層されている。
【００２４】
そして、発光面最上層の半導体多層膜としてのｎ−ＡｌＧａＡｓ系のｎ型半導体多層膜反射層７５の光照射領域上には、誘電体多層膜７９として、例えば、厚み１４５ｎｍのＳｉＯ２層と厚み９０ｎｍのＴｉＯ２層とが７組ペア積層されたＤＢＲ構造の層が配設されている。この誘電体多層膜７９は、その他、ＳｉＯ２層とＴａ２Ｏ５層とを８ペア積層した層、ＳｉＯ２層とＳｉ３Ｎ４層とを８ペア積層した層等であってもよい。
【００２５】
また、ｐ−ＡｌＧａＡｓ系のｐ型半導体多層膜反射層７３は、その一部の端部を他の部位よりも薄膜に形成され、当該領域を除く領域に、上層（ノンドープのｉ型半導体活性層７４等）が積層されている。そして、当該薄膜に形成された領域に、ゲート電極７６が配設されている。また、発光面最上層の半導体多層膜としてのｎ−ＡｌＧａＡｓ系のｎ型半導体多層膜反射層７５上の一部の端部（光非照射領域面）に、カソード電極７７が配設されている。また、ｐ型ＧａＡｓ基板７０の裏面（半導体多層膜反射層非形成面）には、アノード電極７８が配設されている。
【００２６】
ＶＣＳＥＬ６０において、ｐ−ＡｌＧａＡｓ系のｐ型半導体多層膜反射層７１と、ｎ−ＡｌＧａＡｓ系のｎ型半導体多層膜反射層７２と、ｐ−ＡｌＧａＡｓ系のｐ型半導体多層膜反射層７３と、ｎ−ＡｌＧａＡｓ系のｎ型半導体多層膜反射層７５と、のＰＮＰＮ構造が、サイリスタに相当する。
【００２７】
ＶＣＳＥＬ６０は、上記構成、組成に限られず、サイリスタの構造を有していれば、特に制限はない。また、ＶＣＳＥＬ６０は、ｐ型ＧａＡｓ基板７０上に、ＰＮＰＮ型構造のサイリスタの構造を形成した形態を説明したが、これに限られず、ｎ型ＧａＡｓ基板を用い、当該ｎ型ＧａＡｓ基板上に、ＮＰＮＰ型構造のサイリスタの構造を形成した形態であってもよい。
【００２８】
なお、ＶＣＳＥＬ６０（ＶＣＳＥＬアレイ５０）の駆動回路は、例えば、特開平２−２１２１７０に準じた駆動回路が挙げられる。具体的には、例えば、特開平２−２１２１７０に示す駆動回路（図１３、図１４参照）におけるＬＥＤ（発光ダイオード）をＶＣＳＥＬ（面発光型半導体レーザ）に置き換えた構成が挙げられる。
【００２９】
以上説明した本実施形態では、プリンタヘッド１６に使用される光源として、面発光型半導体レーザが適用されている。そして、面発光型半導体レーザと同一基板（ＧａＡｓ基板）上に、面発光型半導体レーザの発光を選択的にオン・オフさせるスイッチ素子としてのサイリスタが設けられている。この面発光型半導体レーザは、ＬＥＤに比べ、光量を大きいことから、短時間での感光体への光書き込みが図れる。また、面発光型半導体レーザは、ＬＥＤに比べ、発光の指向性が高いことから、光の利用効率が高く、低電力化が図れると共に、光学系も簡便になり、低価格化も図れる。そして、サイリスタも有することから、同一基板上で、面発光型半導体レーザの発光を選択的にオン・オフさせるスイッチ素子として機能することから、自己走査機能も付与される。結果、プリンタヘッド１６では、低価格且つ低電力で光書き込みの高速化が実現されると共に、当該プリンタヘッド１６を適用した画像形成装置１０では、低価格且つ低電力で高速に画像が形成される。
【００３０】
また、本実施形態では、面発光型半導体レーザの素子構造内に、サイリスタの構造が有する一体型の素子を適用することから、プリンタヘッド１６では、より簡素な構成で、光書き込みの高速化が実現される。
【００３１】
また、本実施形態では、面発光型半導体レーザの発光面最上層の半導体多層膜（ｎ−ＡｌＧａＡｓ系のｎ型半導体多層膜反射層７５）の光照射領域上に、誘電体多層膜７９を設けていることから、サイリスタ特性とレーザの発光特性との両立が図られる。
【００３２】
これは、誘電体多層膜を設けることにより、サイリスタの最適設計と面発光型半導体レーザーの最適設計を同時に満たすことができるためである。例えば、サイリスタ特性のみを考慮すると、面発光型半導体レーザの発光面最上層（半導体多層膜反射層）の厚みは１．５μｍ程度であるが、この厚みで半導体多層膜反射層を形成しても、レーザ特性を向上させるために必要な反射率（例えば９９．５％程度）を得ることができないことがある。逆に、レーザ特性のみを考慮して、発光面最上層（半導体多層膜反射層）の厚みを大きくすると、サイリスタ特性が低下してしまうことがある。
【００３３】
そこで、本実施形態では、面発光型半導体レーザの発光面最上層に設ける半導体多層膜（ｎ−ＡｌＧａＡｓ系のｎ型半導体多層膜反射層７５）はサイリスタ特性を優先させてその厚さを決めて形成し、その後、高いレーザ特性に必要な反射率が得られるよう誘電体多層膜７９を形成し、その厚みが調整される。結果、サイリスタ特性とレーザの発光特性との両立が図られる。
【００３４】
また、半導体多層膜反射層（ｎ−ＡｌＧａＡｓ系のｎ型半導体多層膜反射層７５）を厚膜化するには、エピタキシャル成長させることから、膜形成に時間が掛かり高コストとなるが、その点、誘電体多層膜７９は、安価に膜形成がなされ、低コスト化される。また、誘電体多層膜７９は、それ自体で保護膜として機能することから、改めて保護膜を形成する必要もない。
【００３５】
なお、本実施形態では、面発光型半導体レーザの素子構造内に、サイリスタの構造が有する一体型の素子を適用した形態を説明したが、これに限られず、同一基板上に、別体で、面発光型半導体レーザとサイリスタとを形成した形態であってもよい。
【図面の簡単な説明】
【００３６】
【図１】実施形態に係る画像形成装置を示す概略構成図である。
【図２】実施形態に係るプリンタヘッド（光源ヘッド）の内部構成を示す概略断面図である。
【図３】実施形態に係るＶＣＳＥＬアレイの外観を示す斜視図である。
【図４】実施形態に係るＶＣＳＥＬを示す概略断面図である。
【符号の説明】
【００３７】
１０   画像形成装置
１２   感光体ドラム
１４   帯電器
１６   プリンタヘッド
１８   現像器
２０   転写ローラ
２２   クリーナ
２４   イレーズランプ
２８   用紙
３０Ａ 加圧ローラ
３０Ｂ 加熱ローラ
３０   定着器
５０   面発光型半導体レーザアレイ（ＶＣＳＥＬアレイ）
５２   プリント基板
５４   セルフォックスレンズアレイ（ＳＬＡ）
５６   ハウジング
５８   板バネ
６０   面発光型半導体レーザ（ＶＣＳＥＬ）
６２   チップ
６４   ホルダー
７０   基板
７１   ｐ型半導体多層膜反射層
７２   ｎ型半導体多層膜反射層
７３   ｐ型半導体多層膜反射層
７４   ｉ型半導体活性層
７５   ｎ型半導体多層膜反射層
７６   ゲート電極
７７   カソード電極
７８   アノード電極
７９   誘電体多層膜
【図１】
2009286048.tif 000003
【図２】
2009286048.tif 000004
【図３】
2009286048.tif 000005
【図４】
2009286048.tif 000006