(57)【要約】【課題】ＭＯＳトランジスタを内蔵する集積回路装置においてＭＯＳトランジスタの閾値電圧を把握することが可能な集積回路装置を実現する。【解決手段】閾値検出回路１において、演算増幅器１１は、反転入力端子Ａ４と非反転入力端子Ａ５とが定常状態にて帰還（フィードバック）作用により同一の電圧Ｖｒｅｆに引き込まれるようにする電圧を見出し、この電圧を出力電圧Ｖｃとして出力端子Ａ３より出力する。Ｉ１とＩ２との差電流ΔＩが微小である場合、演算増幅器１１の出力電圧Ｖｃは、Ｎ−ＭＯＳトランジスタ１２の閾値電圧Ｖｔｈに等しい。閾値検出回路１は、出力電圧Ｖｃを閾値電圧Ｖｔｈとして出力することにより、Ｎ−ＭＯＳトランジスタ１２の閾値電圧Ｖｔｈを検出する。【選択図】図１
2009109237.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳ（Metal Oxide Semiconductor）トランジスタを有してなる集積回路装置において、
第１の演算増幅器と、
第１の電流源手段及び第２の電流源手段と、
閾値検出対象となるＭＯＳトランジスタとを備え、
上記第１の演算増幅器は、
一方の入力端子に基準電圧が印加され、
他方の入力端子に上記第１の電流源手段及び上記第２の電流源手段との接続点が接続されるとともに上記閾値検出対象となるＭＯＳトランジスタのドレインが接続され、
出力端子に上記閾値検出対象となるＭＯＳトランジスタのゲートが接続され、
上記出力端子からの出力電圧を上記閾値検出対象となるＭＯＳトランジスタの閾値電圧として検出することを特徴とする集積回路装置。
【請求項２】
上記第１の電流源手段及び上記第２の電流源手段は、それぞれ抵抗であることを特徴とする請求項１記載の集積回路装置。
【請求項３】
上記一方の入力端子は反転入力端子であり、上記他方の入力端子は非反転入力端子であることを特徴とする請求項１記載の集積回路装置。
【請求項４】
ＭＯＳトランジスタを有する第２の演算増幅器と、
上記第２の演算増幅器の出力端子の出力電圧と上記第１の演算増幅器の出力端子の出力電圧との差を差電圧として上記第２の演算増幅器の一方の入力端子に印加する減算器と
をさらに備え、
上記第２の演算増幅器の他方の入力端子を入力とする増幅回路を構成することを特徴とする請求項１記載の集積回路装置。
【請求項５】
上記一方の入力端子は反転入力端子であり、上記他方の入力端子は非反転入力端子であることを特徴とする請求項４記載の集積回路装置。
【請求項６】
ＭＯＳ（Metal Oxide Semiconductor）トランジスタを有してなる集積回路装置において当該ＭＯＳトランジスタの閾値を検出する閾値検出方法であって、
一方の入力端子に基準電圧が印加され、他方の入力端子に第１の電流源手段及び第２の電流源手段との接続点が接続されるとともに閾値検出対象となるＭＯＳトランジスタのドレインが接続され、出力端子に上記閾値検出対象となるＭＯＳトランジスタのゲートが接続される第１の演算増幅器において、上記出力端子からの出力電圧を上記閾値検出対象となるＭＯＳトランジスタの閾値電圧として検出することを特徴とする閾値検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳ（Metal Oxide Semiconductor）トランジスタを有する集積回路装置、及び、当該ＭＯＳトランジスタの閾値を検出する閾値検出方法に関する。
【背景技術】
【０００２】
集積回路装置において、差動信号処理は、システムの性能を決める上で大変重要な要素である。一般に、差動信号処理における差動性能（以下、差動性という。）は、ペアとなるトランジスタの相互コンダクタンスｇｍによって決定される。
【０００３】
バイポーラトランジスタ（ＢＪＴ：Bipolar transistor）における相互コンダクタンスｇｍは、トランジスタのベース・エミッタ間電圧ＶＢＥ及びエミッタ抵抗ｒｅであり、ＭＯＳトランジスタにおける相互コンダクタンスｇｍは、その閾値電圧Ｖｔｈである。
【０００４】
【特許文献１】特開２００５−３４１１４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
アナログ信号処理用に開発されたバイポーラトランジスタは、十分な差動性が維持されているが、デジタル信号処理用に開発されたＭＯＳトランジスタは、十分に差動性が維持されていない。閾値電圧Ｖｔｈは、温度依存性があるため、その絶対値が温度によって変化する。閾値電圧Ｖｔｈの変動は、差動対を構成した場合に信号電流の差動性に乱れを生ずる。その結果、システムの利得やＳＮ比等、集積回路装置の性能に支障をきたす。
【０００６】
本発明は、このような問題点を鑑みて提案されたものであり、ＭＯＳトランジスタを内蔵する集積回路においてＭＯＳトランジスタの閾値電圧（Ｖｔｈ）を検出することにより差動性を高め得るような集積回路装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
上述した目的を達成するために、本発明に係る集積回路装置は、ＭＯＳ（Metal Oxide Semiconductor）トランジスタを有してなる集積回路装置において、第１の演算増幅器と、第１の電流源手段及び第２の電流源手段と、閾値検出対象となるＭＯＳトランジスタとを備え、上記第１の演算増幅器は、一方の入力端子に基準電圧が印加され、他方の入力端子に上記第１の電流源手段及び上記第２の電流源手段との接続点が接続されるとともに上記閾値検出対象となるＭＯＳトランジスタのドレインが接続され、出力端子に上記閾値検出対象となるＭＯＳトランジスタのゲートが接続され、上記出力端子からの出力電圧を上記閾値検出対象となるＭＯＳトランジスタの閾値電圧として検出することを特徴とする。
【０００８】
また、上述した目的を達成するために、本発明に係る閾値検出方法は、ＭＯＳ（Metal Oxide Semiconductor）トランジスタを有してなる集積回路装置において当該ＭＯＳトランジスタの閾値を検出する閾値検出方法であって、一方の入力端子に基準電圧が印加され、他方の入力端子に第１の電流源手段及び第２の電流源手段との接続点が接続されるとともに閾値検出対象となるＭＯＳトランジスタのドレインが接続され、出力端子に上記閾値検出対象となるＭＯＳトランジスタのゲートが接続される第１の演算増幅器において、上記出力端子からの出力電圧を上記閾値検出対象となるＭＯＳトランジスタの閾値電圧として検出することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、集積回路装置が備えるＭＯＳトランジスタの閾値電圧のばらつきを把握することが可能となる。これにより、集積回路装置のバイアス電流を制御するとともに差動性を高めることが可能となる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
【００１１】
図１は、本発明を適用した実施の形態における閾値検出機能を有する増幅回路（以下、閾値検出回路という。）の構成を示す図である。閾値検出回路１は、集積回路装置に備えられる回路であり、演算増幅器（オペアンプ）１１と、ＮチャネルのＭＯＳトランジスタ（以下、Ｎ−ＭＯＳトランジスタ）１２と、直流電流源１３Ａ，１３Ｂとを備える。
【００１２】
電源端子Ａ１とグランド（接地端子）との間には、直流電流源１３Ａ及び直流電流源１３Ｂが接続される。直流電流源１３Ａは電源端子Ａ１に接続され、直流電流源１３Ｂはグランドにて接地される。直流電流源１３Ａ及び直流電流源１３Ｂとの接続点は、演算増幅器１１の非反転入力端子Ａ５に接続される。また、演算増幅器１１の反転入力端子Ａ４には入力端子Ａ２が接続される。
【００１３】
Ｎ−ＭＯＳトランジスタ１２において、ソースは接地され、ドレインは接続点を介して演算増幅器１１の非反転入力端子Ａ５に接続され、ゲートは演算増幅器１１の出力端子Ａ３に接続される。
【００１４】
直流電流源１３Ａ，１３Ｂが出力する電流の電流値をそれぞれＩ１，Ｉ２とする。ここで、Ｉ２＜Ｉ１である場合、Ｉ１とＩ２との差電流をΔＩとして以下の数式（１）が得られる。
【００１５】
【数１】
2009109237.tif 000003
【００１６】
この差電流ΔＩは、Ｎ−ＭＯＳトランジスタ１２のゲート−ソース間電圧Ｖｇｓ及びＮ−ＭＯＳトランジスタ１２の閾値電圧Ｖｔｈを用いて以下の数式（２）で表される。
【００１７】
【数２】
2009109237.tif 000004
【００１８】
この数式（２）において、Ｍは、閾値電圧Ｖｔｈの検出の対象となるＮ−ＭＯＳトランジスタ１２に固有の値である。入力端子Ａ２から演算増幅器１１の反転入力端子Ａ４には基準電圧Ｖｒｅｆが印加される。演算増幅器１１は、反転入力端子Ａ４と非反転入力端子Ａ５とが定常状態にて帰還（フィードバック）作用により同一の電圧Ｖｒｅｆに引き込まれるようにする電圧を見出し、この電圧を出力電圧Ｖｃとして出力端子Ａ３より出力する。Ｎ−ＭＯＳトランジスタ１２のゲート−ソース間電圧Ｖｇｓは、この出力電圧Ｖｃに等しい。これにより、数式（２）より以下の数式（３）を導くことができる。
【００１９】
【数３】
2009109237.tif 000005
【００２０】
この数式（３）においてＩ１とＩ２との差電流ΔＩが微小である場合、以下の数式（４）〜（６）を導くことができる。
【００２１】
【数４】
2009109237.tif 000006
【００２２】
この数式（４）〜（６）からわかるように、Ｉ１とＩ２との差電流ΔＩが微小である場合、演算増幅器１１の出力電圧Ｖｃは、Ｎ−ＭＯＳトランジスタ１２の閾値電圧Ｖｔｈに等しい。
【００２３】
すなわち、閾値検出回路１は、このような理論式に基づいて演算増幅器１１の出力端子Ａ３から出力される出力電圧Ｖｃが閾値電圧Ｖｔｈとなることにより、Ｎ−ＭＯＳトランジスタ１２の閾値電圧Ｖｔｈを検出することができる。
【００２４】
本実施の形態では、閾値検出回路１に替えて、例えば図２に示す閾値検出回路２を適用してもよい。閾値検出回路２において閾値検出回路１と同一の構成については同一の符号を付して詳細な説明を省略する。
【００２５】
閾値検出回路２は、閾値検出回路１における直流電流源１３Ａ，１３Ｂに替えて抵抗値Ｒ１の抵抗２３Ａ，抵抗値Ｒ２の２３Ｂを備えるものである。閾値検出回路２は、直流電流源として相関の少ない異なるチャネルであるＰチャネルのＭＯＳトランジスタ（以下、Ｐ−ＭＯＳトランジスタという。）とＮ−ＭＯＳトランジスタとを用いた場合に取得が困難であった微小電流差を集積回路装置内において正確に算出可能な抵抗比を用いて容易に取得することが可能である。なお、閾値検出回路２においては、抵抗２３Ａを流れる電流が抵抗２３Ｂを流れる電流よりも少し大きな値になるように抵抗値を設定する必要がある。
【００２６】
また、本実施の形態では、閾値検出回路１又は閾値検出回路２に替えて、例えば図３に示す閾値検出回路３を適用してもよい。閾値検出回路３において、閾値検出回路２と同一の構成については、同一の符号を付して詳細な説明を省略する。閾値検出回路３は、閾値検出回路２におけるＮ−ＭＯＳトランジスタ１２に替えてＰ−ＭＯＳトランジスタ１３を備えるものである。Ｐ−ＭＯＳトランジスタ１３のソースは抵抗２３Ａに接続され、ドレインは抵抗２３Ａ，２３Ｂと演算増幅器１１の非反転入力端子Ａ５に接続され、ゲートは演算増幅器１１の出力端子Ａ３に接続される。この閾値検出回路３では、抵抗値Ｒ１の抵抗２３Ａを流れる電流が抵抗値Ｒ２の抵抗２３Ｂを流れる電流よりも少し小さな値になるように抵抗値を設定する必要がある。
【００２７】
本実施の形態では、閾値検出回路（閾値検出回路１、閾値検出回路２、又は閾値検出回路３）を用いて、例えば図４に示すようなＭＯＳトランジスタの電圧−電流変換能力を示す相互コンダクタンスｇｍを一定値に設定にする相互コンダクタンス設定回路２０を構成することが可能である。
【００２８】
相互コンダクタンス設定回路２０は、閾値検出回路１と、減算器５と、演算増幅器６と、電源７とを備えて構成される。なお、相互コンダクタンス設定回路２０では、閾値検出回路１に替えて閾値検出回路２又は閾値検出回路３を適用してもよい。
【００２９】
相互コンダクタンス設定回路２０は、演算増幅器６の出力端子Ａ２２からの出力電圧Ｖｏｕｔを減算器５に供給する。減算器５は、演算増幅器６からの出力電圧Ｖｏｕｔと閾値検出回路１からの閾値電圧Ｖｔｈとの差電圧ΔＶ＝Ｖｏｕｔ−Ｖｔｈを演算増幅器６の反転入力端子Ａ２０に印加する。
【００３０】
一般に、ＭＯＳトランジスタのドレイン電流の理論値は、数式（７）により算出される。そして、数式（８）に示すように、数式（７）の両辺をゲート−ソース間電圧Ｖｇｓで微分することにより相互コンダクタンスｇｍを算出することができる。
【００３１】
【数５】
2009109237.tif 000007
【００３２】
ここで、演算増幅器６からの出力電圧Ｖｏｕｔは、出力端子Ａ２２に接続される回路が備えるＭＯＳトランジスタのゲート−ソース間電圧Ｖｇｓとして用いられるものとする。
【００３３】
この数式（８）からもわかるように、相互コンダクタンスｇｍは、このゲート−ソース間電圧Ｖｇｓと閾値電圧Ｖｔｈとの差電圧ΔＶ＝Ｖｇｓ−Ｖｔｈに依存する。すなわち、差電圧ΔＶ＝Ｖｇｓ−Ｖｔｈを一定値に引き込むことにより、その相互コンダクタンスｇｍを一定値に設定することができる。相互コンダクタンス設定回路２０は、このような原理に基づいて構成されたものである。
【００３４】
電源７は、数式（８）にて定められるゲート−ソース間電圧Ｖｇｓと閾値電圧Ｖｔｈとの差電圧ΔＶ＝Ｖｇｓ−Ｖｔｈの理論値を演算増幅器６の非反転入力端子Ａ２１に印加する。
【００３５】
これにより、演算増幅器６の反転入力端子Ａ２０及び非反転入力端子Ａ２１は、差電圧ΔＶに引き込まれることになる。
【００３６】
以上より、数式（９）及び数式（１０）が成り立つ。
【００３７】
【数６】
2009109237.tif 000008
【００３８】
この数式（１０）からもわかるように、演算増幅器６が出力するゲート−ソース間電圧Ｖｇｓは、閾値電圧Ｖｔｈよりも常にΔＶだけ高い値となる。すなわち、数式（８）にて算出される相互コンダクタンスｇｍは、常に一定値となる。
【００３９】
すなわち、相互コンダクタンス設定回路２０は、閾値検出回路１から閾値電圧Ｖｔｈが出力された際に閾値電圧Ｖｔｈの値に関わらず、常に一定電圧値を引き込むことが可能となる。
【００４０】
これにより、演算増幅器６に接続される回路の入力端子であるＭＯＳトランジスタのゲートには、閾値電圧Ｖｔｈに差電圧ΔＶを加算した電圧がゲート−ソース間電圧Ｖｇｓとして印加されることになる。
【００４１】
また、本実施の形態では、例えば複数のＭＯＳトランジスタ特性を把握することが可能なＬＳＩ（Large Scale Integration）チップ等の集積回路装置を製造することができる。このＬＳＩチップ３０は、例えば図５（Ａ）に示すように少なくとも１つの閾値検出回路１、及び、閾値電圧が同一の複数のＭＯＳトランジスタを内蔵する回路（回路１１〜１６，２１〜２６，３１〜３６，４１〜４６）を備える。なお、このＬＳＩチップ３０においては、各回路が閾値検出回路１に替えて複数の閾値検出回路２又は複数の閾値検出回路３を内蔵するようにしてもよい。
【００４２】
このような構成を備えるＬＳＩチップ３０は、実動作状態におけるＭＯＳトランジスタのばらつきを把握することが可能となる。
【００４３】
これにより、ＬＳＩチップ３０内に備えられた複数の閾値検出回路からＭＯＳトランジスタ特性の一つである閾値電圧の値が最も近い回路を選択し、例えば図５（Ｂ）に示すように、同一のＭＯＳトランジスタ特性からなる回路Ａ，Ｂ，Ｃ，Ｄを並列させた構成を備える回路を構築することができる。
【００４４】
例えば、微小信号に対するセンサ回路において複数の入力信号に対する比較回路を構築する場合、このように複数の回路の中から同一特性の回路を選択することにより内部回路間の誤差を抑圧することが可能となり、予め内部回路間の誤差を抑圧するための微調整回路等を備える必要がなく、簡易な構成で優れたパフォーマンスを実現することが可能となる。
【００４５】
なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
【図面の簡単な説明】
【００４６】
【図１】本実施の形態における閾値検出回路の構成を示す図である。
【図２】本実施の形態における閾値検出回路の構成を示す図である。
【図３】本実施の形態における閾値検出回路の構成を示す図である。
【図４】本実施の形態における相互コンダクタンス設定回路の構成を示す図である。
【図５】（Ａ）は、同一の構成からなる複数の閾値検出回路を内蔵するＬＳＩチップの構成を示す図であり、（Ｂ）は、同一のＭＯＳトランジスタ特性からなる回路を並列させた構成を備える回路を示す図である。
【符号の説明】
【００４７】
１，２，３  閾値検出回路、５  減算器、６，１１  演算増幅器、１２  ＭＯＳトランジスタ、１３Ａ，１３Ｂ  直流電流源、２０  相互コンダクタンス設定回路、２３Ａ，２３Ｂ  抵抗、３０  ＬＳＩチップ
【図１】
2009109237.tif 000009
【図２】
2009109237.tif 000010
【図３】
2009109237.tif 000011
【図４】
2009109237.tif 000012
【図５】
2009109237.tif 000013