(57)【要約】【課題】基板上に形成されるトランジスタ素子と発光素子との間に、トランジスタ素子の製造工程中に発生する導電性の異物が原因となって、リークパスが形成されることを防止することができる表示装置の製造方法を提供する。【解決手段】本発明に係る表示装置の製造方法は、基板５０２上にトランジスタ素子５０１を形成する工程と、基板５０２上にトランジスタ素子５０１を覆う状態で平坦化膜５１０を形成する工程と、平坦化膜５１０の上面を被処理面として酸化処理を施す工程と、平坦化膜５１０の上に発光素子を形成する工程とを有する。【選択図】図７
2009211896.tif 000002
【特許請求の範囲】
【請求項１】
基板上にトランジスタ素子を形成する工程と、
前記基板上に前記トランジスタ素子を覆う状態で平坦化膜を形成する工程と、
前記平坦化膜の上面を被処理面として酸化処理を施す工程と、
前記平坦化膜の上に発光素子を形成する工程と
を有することを特徴とする表示装置の製造方法。
【請求項２】
前記平坦化膜の上面に導電性の異物が存在するかどうかを確認する工程を含み、
前記導電性の異物の存在が確認された前記基板を対象に前記酸化処理を施す
ことを特徴とする請求項１記載の表示装置の製造方法。
【請求項３】
前記酸化処理を、オゾン酸化処理又は酸素プラズマ処理によって行なう
ことを特徴とする請求項１記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタ素子と発光素子を有する表示装置の製造方法に関する。
【背景技術】
【０００２】
近年、フラットパネルディスプレイの一つとして、有機ＥＬ（Electro Luminescence）素子を発光素子として利用して映像を表示する表示装置（以下、「有機ＥＬ表示装置」）が注目されている。有機ＥＬ表示装置は、有機ＥＬ素子自体の発光現象を利用しているために視野角が広く、消費電力が低いなどの優れた特長を備えている。更に、高精細度の高速ビデオ信号に対しても高い応答性を示すことから、特に映像分野等において、実用化に向けた開発が進められている。
【０００３】
有機ＥＬ表示装置の駆動方式のうち、薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）による駆動素子が用いられるアクティブマトリックス方式は、従来のパッシブマトリックス方式に比べて応答性や解像力の点で優れており、前述した特長を有する有機ＥＬ表示装置には、特に適した駆動方式と考えられている。
【０００４】
アクティブマトリックス型の有機ＥＬ表示装置は、少なくとも有機発光材料を有する有機ＥＬ素子及び当該有機ＥＬ素子を駆動させるための駆動素子（ＴＦＴ）が設けられた駆動パネルを有し、この駆動パネルと封止パネルとが、有機ＥＬ素子を挟むように接着層を介して貼り合わされた構成を有している。アクティブマトリックス型の有機ＥＬ表示装置を構成するＴＦＴとしては、少なくとも画素ごとに二つのトランジスタ（例えば、画素の明暗を制御するスイッチングトランジスタと、有機ＥＬ素子の発光を制御する駆動トランジスタ）が必要である。
【０００５】
図９はアクティブマトリックス型の有機ＥＬ表示装置に適用されるＴＦＴ素子と有機ＥＬ素子の構造を示す断面図である。ＴＦＴ素子５０１は、基板５０２上に形成されたゲート電極５０３、ゲート絶縁膜５０４、チャネル層５０５、チャネル保護層５０６、コンタクト層５０７、ソース電極５０８ｓ、ドレイン電極５０８ｄ等によって構成されている。
【０００６】
基板５０２は、例えば樹脂又はガラスなどの電気絶縁性を有する基板である。ゲート電極５０３は、例えばモリブデン金属膜を帯状に形成したものである。ゲート絶縁膜５０４は、シリコン無機物、例えばＳｉＮｘ又はＳｉＯｘの単層膜、あるいはＳｉＮｘとＳｉＯｘの積層膜である。チャネル層５０５は、アモルファスシリコン又は微結晶シリコンからなる半導体層である。チャネル保護層５０６は、ＴＦＴ素子の製造工程でソース・ドレイン電極と半導体層５０５のエッチング時に、チャネル部が腐食してしまうことを防止するエッチングストップ層となるものである。
【０００７】
コンタクト層５０７は、リンなどを含んだオーミックコンタクト層になっている。ソース電極５０８ｓ及びドレイン電極５０８ｄは、例えば、チタン又はアルミニウム、もしくはそれらを積層した金属層となっている。以上の構成からなるＴＦＴ素子５０１の上には、例えばＳｉＮｘなどからなるパッシベーション膜５０９が形成されている。
【０００８】
ＴＦＴ素子５０１の上には、これを覆う状態で平坦化膜５１０が形成されている。そして、この平坦化膜５１０の上に、発光素子となる有機ＥＬ素子５１１が形成されている。有機ＥＬ素子５１１は、大きくは、下部電極５１２と、有機層５１３と、上部電極５１４とによって構成されている。有機層５１３は、少なくとも発光層を含むものであって、例えば、正孔注入層、正孔輸送層、発光層、電子輸送層の４層構造、もしくはこれに電子注入層を加えた５層構造になっている。有機ＥＬ素子５１１は、絶縁膜パターン５１５によって画素ごとに分離（区分）されている。また、平坦化膜５１０には、ＴＦＴ素子５０１と有機ＥＬ素子５１１とを電気的に接続するためのコンタクト部５１６が形成されている。有機ＥＬ素子５１１の上部電極１４は、保護膜５１７によって覆われている。
【０００９】
ところで、有機ＥＬ表示装置の表示画面を構成する多数の画素の中には、電源オンの駆動状態で常に発光し続ける画素となる輝点や、発光しない画素となる滅点が生じることがある。これらの非正常画素である輝点や滅点は、表示品質を大きく低下させるため、その発生を抑えることが必要とされている。非正常画素が生じる原因は、ＴＦＴ素子を作成する工程（以下、「ＴＦＴ素子作成工程」）の中で発生するものや、ＴＦＴ素子作成工程後に発生するものがある。このうち、ＴＦＴ素子作成工程後に発生する原因の一つとしては、下部電極の上に導電性のごみ（微細な塵）などが付着し、これによって下部電極と上部電極の間でリークパスが発生し、滅点となる場合がある。
【００１０】
ＴＦＴ素子作成工程後に原因がある滅点の回避方法として、例えば、下記特許文献１〜３などが提案されている。特許文献１においては、下部電極と有機層の間に絶縁膜を形成することで、上記リークパスの発生を防止している。また、特許文献２においては、下部電極と有機層の間に高抵抗の正孔注入層を緩衝層として形成することで、上記リークパスの発生を防止している。また、特許文献３においては、下部電極の表層を高抵抗化することで、上記リークパスの発生を防止している。
【００１１】
【特許文献１】特開平１１−２２４７８１号公報
【特許文献２】特開２００１−３５６６７号公報
【特許文献３】特開２００６−３３８９１６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記特許文献１〜３に記載されている提案は、ＴＦＴ素子作成以降の工程に原因がある輝点や滅点の防止には有効であるが、ＴＦＴ素子作成工程中に原因がある輝点や滅点の防止には有効ではない。すなわち、ＴＦＴ素子作成工程中に発生する輝点や滅点の原因のなかには、レジスト塗布工程や成膜工程、エッチング工程中でのごみ（微小な塵）の発生などによりパターニング不良が起こる場合や、そのごみ自身が基板上に残り、輝点や滅点の非正常画素の原因となる場合がある。このため、例えば図１０に示すように、ＴＦＴ素子作成工程中に、ＴＦＴ素子５０１につながる配線５２１に接触（電気的に接続）する状態で導電性の異物５２０が残り、この異物５２０の一部が平坦化膜５１０の上面から突き出した状態で、有機ＥＬ素子５１１の下部電極５１２が形成された場合は、有機ＥＬ素子５１１の下部電極５１２とＴＦＴ素子５０１との間にリークパスが形成され、非正常画素の一つである輝点となってしまう。
【００１３】
本発明は、基板上に形成されるトランジスタ素子と発光素子との間に、トランジスタ素子の製造工程中に発生する導電性の異物が原因となって、リークパスが形成されることを防止することができる表示装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る表示装置の製造方法は、基板上にトランジスタ素子を形成する工程と、前記基板上に前記トランジスタ素子を覆う状態で平坦化膜を形成する工程と、前記平坦化膜の上面を被処理面として酸化処理を施す工程と、前記平坦化膜の上に発光素子を形成する工程とを有することを特徴としている。
【００１５】
本発明に係る表示装置の製造方法においては、基板上に形成されたトランジスタ素子を覆うように平坦化膜を形成した段階で、当該平坦化膜の上面を被処理面として酸化処理を施すことにより、トランジスタ素子の製造工程中に付着した導電性の異物が平坦化膜の上面から突出していた場合は、その突出部分が酸化処理によって不導体化される。このため、トランジスタ素子と発光素子の間との間に、上記異物が原因となってリークパスが形成されることがない。
【発明の効果】
【００１６】
本発明によれば、基板上に形成されるトランジスタ素子と発光素子との間に、トランジスタ素子の製造工程中に発生する導電性の異物が原因となって、リークパスが形成されることを未然に防止することができる。このため、輝点や滅点などの非正常画素の発生を抑止した高品質な有機ＥＬ表示装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、本発明の技術的範囲は以下に記述する実施の形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。
【００１８】
図１は有機ＥＬ表示装置の構成例を示す断面図である。図示した有機ＥＬ表示装置１は複数（多数）の有機ＥＬ素子２を用いて構成されるものである。有機ＥＬ素子２は、Ｒ（赤），Ｇ（緑），Ｂ（青）の発光色の違いで単位画素ごとに区分されている。ただし、図１では、そのうちの１つだけを示している。
【００１９】
有機ＥＬ素子２は素子形成用基板３を用いて構成されている。素子形成用基板３上には、図示しないスイッチング素子となるＴＦＴ（薄膜トランジスタ）素子とともに、下部電極４、絶縁層５、有機層６及び上部電極７が順に積層されている。さらに、上部電極７は保護層８によって覆われ、この保護層８の上に接着層９を介して対向基板１０が配置されている。有機ＥＬ素子２は、有機材料からなる有機層６を下部電極４と上部電極７でサンドイッチ状に挟み込んだ構造になっている。
【００２０】
素子形成用基板３と対向基板１０は、それぞれ透明なガラス基板によって構成されるものである。素子形成用基板３と対向基板１０は、それら２枚の基板の間に、下部電極４、絶縁層５、有機層６、上部電極７、保護層８、接着層９を挟み込むかたちで、互いに対向する状態に配置されている。
【００２１】
下部電極４及び上部電極７は、一方がアノード電極となり、他方がカソード電極となる。下部電極４は、有機ＥＬ表示装置１が上面発光型である場合には高反射性材料で構成され、有機ＥＬ表示装置１が透過型である場合は透明材料で構成される。
【００２２】
ここでは、一例として、有機ＥＬ表示装置１が上面発光型で、下部電極４がアノード電極である場合を想定している。この場合、下部電極４は、例えば銀（Ａｇ）、アルミニウム（Ａｌ)、クロム（Ｃｒ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、タンタル（Ｔａ）、タングステン（Ｗ）、プラチナ（Ｐｔ）さらには金（Ａｕ）のように、反射率の高い導電性材料、又はその合金で構成される。
【００２３】
なお、有機ＥＬ表示装置１が上面発光型で、下部電極４がカソード電極である場合は、下部電極４は、例えばアルミニウム（Ａｌ）,インジウム（Ｉｎ）,マグネシウム（Ｍｇ）−銀(Ａｇ)合金,リチウム(Ｌｉ)−フッ素(Ｆ)化合物、リチウム-酸素（Ｏ）化合物のように、仕事関数が小さく、かつ、光反射率の高い導電性材料で構成される。
【００２４】
また、有機ＥＬ表示装置１が透過型で、下部電極４がアノード電極である場合は、下部電極４は、例えばＩＴＯ(Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ)やＩＺＯ（Ｉｎｉｄｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ）のように、透過率の高い導電性材料で構成される。また、有機ＥＬ表示装置１が透過型で、下部電極４がカソード電極である場合は、下部電極４は、仕事関数が小さく、かつ、光透過率の高い導電性材料で構成される。
【００２５】
絶縁層５は、下部電極４の周辺部を覆う状態で素子形成用基板３の上面に形成されている。絶縁層５には単位画素ごとに窓が形成されており、この窓の開口部分で下部電極４が露出している。絶縁層５は、例えばポリイミドやフォトレジスト等の有機絶縁材料や、酸化シリコンのような無機絶縁材料を用いて形成されるものである。
【００２６】
有機層６は、例えば図２に示すように、素子形成用基板３側から順に、正孔注入層６１、正孔輸送層６２、発光層６３（６３ｒ，６３ｇ，６３ｂ）及び電子輸送層６４を積層した４層の積層構造を有するものである。
【００２７】
正孔注入層６１は、例えば、ｍ−ＭＴＤＡＴＡ〔4,4,4 -tris(3-methylphenylphenylamino)triphenylamine〕によって形成されるものである。正孔輸送層６２は、例えば、α−ＮＰＤ[4,4-bis(N-1-naphthyl-N-phenylamino)biphenyl]によって形成されるものである。なお、材料はこれに限定されず、例えばベンジジン誘導体、スチリルアミン誘導体、トリフェニルメタン誘導体、ヒドラゾン誘導体などの正孔輸送材料を用いることができる。また、正孔注入層６１及び正孔輸送層６２は、それぞれ複数層からなる積層構造であってもよい。
【００２８】
発光層６３は、ＲＧＢの色成分ごとに異なる有機発光材料によって形成されるものである。具体的には、赤色発光層６３ｒは、例えば、ホスト材料となるＡＤＮに、ドーパント材料として２，６≡ビス［（４’≡メトキシジフェニルアミノ）スチリル］≡１，５≡ジシアノナフタレン（ＢＳＮ）を３０重量％混合したものにより構成される。緑色発光層６３ｇは、例えば、ホスト材料となるＡＤＮに、ドーパント材料としてクマリン６を５重量％混合したものにより構成される。青色発光層６３ｂは、例えば、ゲスト材料となるＡＤＮに、ドーパント材料として４，４’≡ビス［２≡｛４≡（Ｎ，Ｎ≡ジフェニルアミノ）フェニル｝ビニル］ビフェニル（ＤＰＡＶＢｉ）を２．５重量％混合したものにより構成される。各色の発光層６３ｒ，６３ｇ，６３ｂは、画素の色配列に応じてマトリクス状に配置される。
【００２９】
電子輸送層６４は、例えば、８≡ヒドロキシキノリンアルミニウム（Ａｌｑ3 ）によって形成されるものである。なお、有機層６については、ここで例示する４層の構造に限らず、少なくとも発光層を含む層であればよい。例えば、上述した４層（正孔注入層、正孔輸送層、発光層、電子輸送層）の構造以外にも、図示しない電子注入層を加えた５層の構造であってもよいし、それよりも層数が少ない又は多い構造であってもよい。
【００３０】
上部電極７は、有機ＥＬ表示装置１が上面発光型である場合は、透明又は半透明の導電性材料で構成され、有機ＥＬ表示装置１が透過型である場合は、高反射性材料で構成される。
【００３１】
以上の素子形成用基板３、下部電極４、絶縁層５、有機層６、上部電極７により、有機ＥＬ素子２（赤色有機ＥＬ素子２ｒ、緑色有機ＥＬ素子２ｇ、青色有機ＥＬ素子２ｂ）が構成されている。
【００３２】
保護層８は、上部電極７や有機層６への水分の到達を防止するなどの目的で形成されるものである。このため、保護層８は、透水性及び吸水性の低い材料を用いて十分な膜厚で形成される。また、保護層８は、有機ＥＬ表示装置１が上面発光型である場合には、有機層６で発光させた光を透過させる必要があるため、例えば８０％程度の光透過率を有する材料で構成される。
【００３３】
また、上部電極７を金属薄膜で形成し、この金属薄膜の上に直接、絶縁性の保護層８を形成するものとすると、保護層８の形成材料として、無機アモルファス性の絶縁性材料、例えばアモルファスシリコン（α−Ｓｉ）、アモルファス炭化シリコン（α−ＳｉＣ）、アモルファス窒化シリコン（α−Ｓｉ1-x Ｎx ）、さらにはアモルファスカーボン（α−Ｃ）等を好適に用いることができる。このような無機アモルファス性の絶縁性材料は、グレインを構成しないため透水性が低く、良好な保護層８となる。
【００３４】
接着層９は、例えばＵＶ（紫外線）硬化型樹脂によって形成されるものである。接着層９は、対向基板１０を固着させるためのものである。
【００３５】
なお、ここでの図示は省略したが、このような構成の有機ＥＬ表示装置１にカラーフィルタを組み合わせて設ける場合には、ＲＧＢの各色に対応する有機ＥＬ素子２ｒ，２ｇ，２ｂから発せられる発光のスペクトルのピーク波長近傍の光のみを透過するカラーフィルタを、各色の有機ＥＬ素子２ｒ，２ｇ，２ｂの光取り出し面側に設けることになる。
【００３６】
＜駆動回路の構成＞
図３は有機ＥＬ表示装置の駆動回路の構成例を示す図である。有機ＥＬ表示装置１の駆動回路は、素子形成用基板３上に形成されている。さらに詳述すると、素子形成用基板３上には、表示領域１１とその周辺領域１２とが設定されている。表示領域１１には、複数の走査線１３と複数の信号線１４とが縦横にマトリクス状に配線されている。走査線１３と信号線１４の各交差部には画素１５が一つずつ設けられている。各々の画素１５には、上述した有機ＥＬ素子２を含む画素回路が設けられている。また周辺領域１１には、走査線１３を走査駆動する走査線駆動回路１６と、輝度情報に応じた映像信号（すなわち入力信号）を信号線１４に供給する信号線駆動回路１７とが配置されている。
【００３７】
＜画素回路の構成＞
図４は画素回路の構成例を示す図である。画素回路は、例えば有機ＥＬ素子２、駆動トランジスタＴｒ１、書き込みトランジスタ（サンプリングトランジスタ）Ｔｒ２、及び保持容量Ｃｓによって構成されている。トランジスタＴｒ１，ＴＲ２は、いずれもＴＦＴ素子によって構成されている。この画素回路では、走査線駆動回路１６の駆動により、書き込みトランジスタＴｒ２を介して信号線１４から書き込まれた映像信号が保持容量Ｃｓに保持され、保持された信号量に応じた電流が駆動トランジスタＴｒ１から有機ＥＬ素子２に供給され、この電流値に応じた輝度で有機ＥＬ素子２が発光する。
【００３８】
なお、上記のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けたりして画素回路を構成してもよい。また、周辺領域１２には、画素回路の変更に応じて必要な駆動回路を追加してもよい。
【００３９】
図５〜図８は本発明の実施の形態に係る有機ＥＬ表示装置の製造方法を説明する工程図である。なお、以下の製造方法の説明では、上記「背景技術」で挙げた構成要素と同様に部分に同じ符号を付すものとする。まず、図５（Ａ）に示すように、絶縁性基板からなる基板５０２上に、例えばスパッタリング法によって、例えばモリブデン膜を100nmの膜厚で成膜した後、公知のフォトリソグラフィーとエッチングを行なうことにより、ゲート電極５０３を帯状にパターン形成する。その後、ゲート電極５０３を覆う状態で、例えばシリコン酸化膜又はシリコン窒化膜あるいはそれらの積層膜からなるゲート絶縁膜５０４を、例えばプラズマCVD法により、基板５０２上に200nm〜400nm、例えば300nmの膜厚で形成する。
【００４０】
次に、図５（Ｂ）に示すように、ゲート絶縁膜５０４上に、例えば非晶質シリコンからなるチャネル層５０５を10nm〜30nm、例えば15nmの膜厚で形成する。なお、チャネル層５０５として、微結晶シリコン層を用いる場合には、非晶質シリコン層を形成した後、例えばレーザーアニール等の方法により微結晶化してもよい。
【００４１】
次いで、図５（Ｃ）に示すように、チャネル層５０５を覆う状態で、ゲート絶縁膜５０４上に、シリコン窒化膜を200nmの膜厚で形成した後、公知のフォトリソグラフィーとエッチングを行なうことにより、チャネル層５０５上にこれを覆う状態でチャネル保護層５０６をパターン形成する。エッチングとしては、例えば弗化水素酸からなる溶液を用いたウェットエッチングを適用することができる。次いで、チャネル保護層５０６を覆う状態で、チャネル層５０５の上に、リンからなるｎ型不純物を含有するシリコン層を、コンタクト層５０７として形成する。この場合、例えば成膜ガスとしてモノシランと水素を用い、n型の不純物としてホスフィンを用いたプラズマCVD法により、成膜することができる。なお、ガス流量以外の圧力、放電パワー等の成膜パラメーターは適宜設定されることとする。ここで、上記ｎ型シリコン層の厚さは100nmであればよい。
【００４２】
その後、図５（Ｄ）に示すように、フォトリソグラフィーとエッチング工程を経て、コンタクト層５０７とその下のチャネル層５０５を島状にパターニングする。この際、ゲート電極５０３へのコンタクトホール（図示省略）を形成する。
【００４３】
次に、図６（Ａ）に示すように、パターニングされた上記コンタクト層５０７とチャネル層５０５を覆う状態で、例えばチタン／アルミニウム／チタンからなる３層の金属層５０８を、例えば50nm/100nm/50nmの膜厚で成膜する。
【００４４】
次に、図６（Ｂ）に示すように、フォトリソグラフィーとエッチング工程を経て、上記３層の金属層５０８をその下のコンタクト層５０７とともに、ゲート電極５０３中央部上方のチャネル層５０５上で分離することにより、チャネル層５０５の上にソース電極５０８ｓとドレイン電極５０８ｄを形成する。ソース電極５０８ｓ−ドレイン電極５０８ｄ間のエッチングでは、上記チャネル保護層５０６がエッチングストップ層として機能する。
【００４５】
その後、図６（Ｃ）に示すように、基板５０２上の全域を覆う状態で、例えばシリコン窒化膜からなるパッシベーション膜５０９を200nmの膜厚で形成する。続いて、ドレイン電極５０８ｄへのコンタクトホール（図示省略）を形成する。以上で、基板５０２上にＴＦＴ素子５０１が形成される。
【００４６】
次に、図７（Ａ）に示すように、基板５０２上にＴＦＴ素子５０１を覆う状態で平坦化膜５１０を形成する。この平坦化膜５１０は、例えばポリイミドやアクリル剤などの材料を塗布法によって形成すればよい。このとき、ＴＦＴ素子５０１の製造工程の中で導電性の異物が基板５０２の上（ＴＦＴ素子５０１上）に付着すると、平坦化膜５０１を形成した段階で、平坦化膜５１０の上面から異物の一部が突き出した状態となる場合がある。ＴＦＴ素子５０１の製造工程中に生じる導電性の異物としては、例えばソース電極５０８Ｓ及びドレイン電極５０８Ｄを構成する３層（チタン／アルミニウム／チタン）の金属膜をスパッタ法で成膜する際に生じる金属粒子や、配線のパターニング不良によって生じるもの、あるいは配線のドライエッチング加工時に生じるゴミなどが考えられる。こうした導電性の異物が平坦化膜５１０から突き出した状態で有機ＥＬ素子５１１の形成が行なわれると、本来は平坦化膜５１０で絶縁されるべき素子の部位同士、例えばＴＦＴ素子５０１の配線（特に、ソース電極５０８ｓ、ドレイン電極５０８ｄなど）と有機ＥＬ素子５１１の下部電極５１２との間でショートが発生し、これが原因となって、非正常画素である輝点不良が発生する。
【００４７】
このため、本実施の形態においては、平坦化膜５１０を形成した後でかつ有機ＥＬ素子５１１を形成する前に、図７（Ｂ）に示すように、平坦化膜５１０の上面を被処理面として酸化処理を施すようにしている。酸化処理としては、例えばオゾン酸化処理（オゾン水洗浄処理）、酸素プラズマ処理などを適用することが可能である。このとき、例えば図８（Ａ）に示すように、平坦化膜５１０の上面から導電性の異物（金属粒子等）５２０が突出し、この異物５２０の端部がＴＦＴ素子５０１につながる配線５２１に接触（電気的に接続）していた場合には、上記酸化処理によって異物５２０の表面が酸化される。このため、図８（Ｂ）に示すように、平坦化膜５１０の上面から突出している異物５２０の表面には酸化処理によって酸化膜５２２が生成され、この酸化膜５２２によって異物５２０の表面が被覆された状態となる。
【００４８】
その後、図８（Ｃ）に示すように、ＴＦＴ素子５０１と有機ＥＬ素子５１１を電気的に接続するためのコンタクトホール５１６を平坦化膜５０１に形成した後、そのコンタクトホール５１６を電極材料で埋め込むかたちで平坦化膜５０１の上に下部電極５１２を所定のパターンで形成する。次に、画素単位で下部電極５１２の周囲を絶縁膜パターン５１５で覆った後、絶縁膜パターン５１５から露出する下部電極５１２上に少なくとも発光層を含む有機層５１３を積層形成する。次に、有機層５１３と絶縁膜パターン５１５とを覆う状態で上部電極５１４を形成し、さらにこの上部電極５１４を覆う状態で保護膜５１７を形成する。これにより、基板５０２上でＴＦＴ素子５０１よりも上層に有機ＥＬ素子５１１が形成される。この有機ＥＬ素子５１１を構成する下部電極５１２、有機層５１３及び上部電極５１４は、それぞれ上記図１において有機ＥＬ素子２を構成する下部電極４、有機層６及び上部電極７に相当するものである。
【００４９】
以上述べた有機ＥＬ表示装置の製造方法においては、仮に、ＴＦＴ素子５０１の製造工程中に導電性の異物５２０が付着し、この異物５２０の一部が突出する状態で平坦化膜５１０が形成された場合でも、酸化処理によって生成される酸化膜５２２で異物５２０の表面を覆うことにより、その突出部分を不導体化することができる。このため、有機ＥＬ素子５１１の下部電極５１２とその下のＴＦＴ素子５０１につながる配線５２１との間にリークパスが形成されることがない。したがって、当該リークパスに起因した輝点の発生を未然に防止することができる。このため、輝点や滅点などの非正常画素の発生を抑止した高品質な有機ＥＬ表示装置を製造することができる。
【００５０】
なお、上記製造方法で挙げた各工程のなかで、基板５０２上に平坦化膜５１０を形成した後に行なう酸化処理は、すべての基板５０２を対象に実施してもよいし、一部の基板５０２を対象に実施してもよい。具体的には、基板５０２上に平坦化膜５１０を形成した後で、かつ有機ＥＬ素子５１１の下部電極５１２を形成する前の段階で、例えば顕微鏡を用いた外観検査などにより、平坦化膜５１０の上面（表面）に導電性の異物５２０が存在するかどうかを確認する工程を設け、この工程で異物５２０の存在が確認された基板５０２だけを対象に酸化処理を施すようにしてもよい。その場合は、リペアが必要な基板５０２だけを対象に酸化処理を施すことができる。
【図面の簡単な説明】
【００５１】
【図１】有機ＥＬ表示装置の構成例を示す断面図である。
【図２】有機ＥＬ素子の積層構造の一例を示す断面図である。
【図３】有機ＥＬ表示装置の駆動回路の構成例を示す図である。
【図４】画素回路の構成例を示す図である。
【図５】本発明の実施の形態に係る有機ＥＬ表示装置の製造方法を説明する工程図（その１）である。
【図６】本発明の実施の形態に係る有機ＥＬ表示装置の製造方法を説明する工程図（その２）である。
【図７】本発明の実施の形態に係る有機ＥＬ表示装置の製造方法を説明する工程図（その３）である。
【図８】本発明の実施の形態に係る有機ＥＬ表示装置の製造方法を説明する工程図（その４）である。
【図９】アクティブマトリックス型の有機ＥＬ表示装置に適用されるＴＦＴ素子と有機ＥＬ素子の構造を示す断面図である。
【図１０】課題を説明する図である。
【符号の説明】
【００５２】
１…有機ＥＬ表示装置、２…有機ＥＬ素子、４…下部電極、６…有機層、７…上部電極、５０１…ＴＦＴ素子、５０２…基板、５１０…平坦化膜、５１１…有機ＥＬ素子
【図１】
2009211896.tif 000003
【図２】
2009211896.tif 000004
【図３】
2009211896.tif 000005
【図４】
2009211896.tif 000006
【図５】
2009211896.tif 000007
【図６】
2009211896.tif 000008
【図７】
2009211896.tif 000009
【図８】
2009211896.tif 000010
【図９】
2009211896.tif 000011
【図１０】
2009211896.tif 000012