(57)【要約】【課題】階調再現性に優れ、輝度ムラを抑制できるアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法を提供する。【解決手段】アクティブマトリクス型表示装置は、複数の映像信号線と、複数の駆動トランジスタ及び複数の表示素子を有した複数の画素と、駆動部とを備えている。駆動部は、第１キャンセル期間Ｔ２に、駆動トランジスタのゲート及びソース間の電圧を閾値電圧に設定し、書込み期間Ｔ３に、表示素子に表示させる画像の階調に対応させた映像信号電圧を画素に記憶させ、駆動トランジスタのゲート電位を変位させ、第２キャンセル期間Ｔ４に、駆動トランジスタのゲート及びソース間の電圧を変化させ、表示期間Ｔ５に、駆動トランジスタから駆動信号を表示素子に出力させる。【選択図】      図４
2009115840.tif 000002
【特許請求の範囲】
【請求項１】
複数の映像信号線と、
複数の駆動トランジスタ及び前記複数の駆動トランジスタのドレインに接続された複数の表示素子を有し、前記各映像信号線に接続された複数の画素と、
前記複数の画素及び複数の映像信号線に接続された駆動部と、を備え、
前記駆動部は、
第１キャンセル期間に、前記駆動トランジスタのゲート及びドレインを接続させ前記駆動トランジスタのゲート及びソース間の電圧を前記駆動トランジスタの閾値電圧に設定し、
前記第１キャンセル期間に続く書込み期間に、前記駆動トランジスタのゲート及びドレインの接続を断たせ、前記表示素子に表示させる画像の階調に対応させた映像信号電圧を前記画素に記憶させ、前記駆動トランジスタのゲート電位を変位させ、
前記書込み期間中又は書込み期間経過後であるとともに前記第１キャンセル期間より短い第２キャンセル期間に、前記駆動トランジスタのゲート及びドレインを接続させ前記駆動トランジスタのゲート及びソース間の電圧を変化させ、
前記書込み期間及び第２キャンセル期間経過後の表示期間に、前記駆動トランジスタから駆動信号を前記表示素子に出力させるアクティブマトリクス型表示装置。
【請求項２】
前記第２キャンセル期間は、前記第１キャンセル期間より一桁以上短時間である請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
前記第１キャンセル期間は４０μｓ以上であり、前記第２キャンセル期間は４μｓ以下である請求項２に記載のアクティブマトリクス型表示装置。
【請求項４】
前記駆動部は、
前記表示期間後であるとともに前記第１キャンセル期間前であるリセット期間に、前記駆動トランジスタを導通状態とさせ、かつ、基準電圧を前記画素に記憶させ、
前記第１キャンセル期間に、前記画素に記憶された基準電圧を前記駆動トランジスタのゲート及びドレインに与える請求項１に記載のアクティブマトリクス型表示装置。
【請求項５】
前記各画素は、前記駆動トランジスタのドレイン及び表示素子間に接続された出力スイッチと、前記駆動トランジスタのゲート及びドレイン間に接続されたキャンセルスイッチと、前記映像信号線に接続され、前記映像信号電圧を出力させるかどうか切換える書込みスイッチと、前記駆動トランジスタのゲートに接続され、リセット電圧を出力させるかどうか切換える第１リセットスイッチと、前記基準電圧を出力させるかどうか切換える第２リセットスイッチと、前記駆動トランジスタのゲート並びに前記第２リセットスイッチ及び書込みスイッチ間に接続された第１容量部と、前記駆動トランジスタのゲート及びソース間に接続された第２容量部と、をさらに有し、
前記駆動部は、
前記リセット期間に、前記第１リセットスイッチ及び第２リセットスイッチを導通状態にさせ、前記出力スチッチ、キャンセルスイッチ及び書込みスイッチを非導通状態にさせ、前記リセット電圧を前記第１リセットスイッチを介して前記駆動トランジスタのゲートに印加し前記駆動トランジスタを導通状態にさせ、かつ、前記基準電圧を前記第２リセットスイッチを介して前記第１容量部に印加し前記第１容量部に記憶させ、
前記第１キャンセル期間に、前記第１リセットスイッチを非導通状態に切換え、前記キャンセルスイッチを導通状態に切換え、前記第１容量部に前記基準電圧の印加を維持させ、前記駆動トランジスタのゲート及びドレインを同電位にさせ、前記駆動トランジスタのゲート及びソース間の電圧を前記閾値電圧に設定し、前記閾値電圧を前記第１容量部に記憶させ、
前記書込み期間に、前記キャンセルスイッチ及び第２リセットスイッチを非導通状態に切換え、前記書込みスイッチを導通状態に切換え、前記映像信号電圧を前記書込みスイッチを介して前記第１容量部に印加し前記第１容量部に記憶させ、前記駆動トランジスタのゲート電位を変位させ、
前記第２キャンセル期間に、前記キャンセルスイッチを導通状態に切換え、前記駆動トランジスタのゲート及びドレインを同電位にさせ、前記駆動トランジスタのゲート及びソース間の電圧を変化させ、
前記表示期間に、前記書込みスイッチを非導通状態に切換え、前記出力スイッチを導通状態に切換え、前記駆動トランジスタから駆動信号を前記表示素子に出力させる請求項４に記載のアクティブマトリクス型表示装置。
【請求項６】
複数の映像信号線と、複数の駆動トランジスタ及び前記複数の駆動トランジスタのドレインに接続された複数の表示素子を有し、前記各映像信号線に接続された複数の画素と前記複数の画素及び複数の映像信号線に接続された駆動部と、を備えたアクティブマトリクス型表示装置の駆動方法において、
第１キャンセル期間に、前記駆動トランジスタのゲート及びドレインを接続させ前記駆動トランジスタのゲート及びソース間の電圧を前記駆動トランジスタの閾値電圧に設定し、
前記第１キャンセル期間に続く書込み期間に、前記駆動トランジスタのゲート及びドレインの接続を断たせ、前記表示素子に表示させる画像の階調に対応させた映像信号電圧を前記画素に記憶させ、前記駆動トランジスタのゲート電位を変位させ、
前記書込み期間中又は書込み期間経過後であるとともに前記第１キャンセル期間より短い第２キャンセル期間に、前記駆動トランジスタのゲート及びドレインを接続させ前記駆動トランジスタのゲート及びソース間の電圧を変化させ、
前記書込み期間及び第２キャンセル期間経過後の表示期間に、前記駆動トランジスタから駆動信号を前記表示素子に出力させるアクティブマトリクス型表示装置の駆動方法。
【請求項７】
前記第２キャンセル期間は、前記第１キャンセル期間より一桁以上短時間である請求項６に記載のアクティブマトリクス型表示装置の駆動方法。
【請求項８】
前記第１キャンセル期間は４０μｓ以上であり、前記第２キャンセル期間は４μｓ以下である請求項７に記載のアクティブマトリクス型表示装置の駆動方法。
【請求項９】
前記表示期間後であるとともに前記第１キャンセル期間前であるリセット期間に、前記駆動トランジスタを導通状態とさせ、かつ、基準電圧を前記画素に記憶させ、
前記第１キャンセル期間に、前記画素に記憶された基準電圧を前記駆動トランジスタのゲート及びドレインに与える請求項６に記載のアクティブマトリクス型表示装置の駆動方法。
【請求項１０】
前記各画素は、前記駆動トランジスタのドレイン及び表示素子間に接続された出力スイッチと、前記駆動トランジスタのゲート及びドレイン間に接続されたキャンセルスイッチと、前記映像信号線に接続され、前記映像信号電圧を出力させるかどうか切換える書込みスイッチと、前記駆動トランジスタのゲートに接続され、リセット電圧を出力させるかどうか切換える第１リセットスイッチと、前記基準電圧を出力させるかどうか切換える第２リセットスイッチと、前記駆動トランジスタのゲート並びに前記第２リセットスイッチ及び書込みスイッチ間に接続された第１容量部と、前記駆動トランジスタのゲート及びソース間に接続された第２容量部と、をさらに有したアクティブマトリクス型表示装置の駆動方法において、
前記リセット期間に、前記第１リセットスイッチ及び第２リセットスイッチを導通状態にさせ、前記出力スチッチ、キャンセルスイッチ及び書込みスイッチを非導通状態にさせ、前記リセット電圧を前記第１リセットスイッチを介して前記駆動トランジスタのゲートに印加し前記駆動トランジスタを導通状態にさせ、かつ、前記基準電圧を前記第２リセットスイッチを介して前記第１容量部に印加し前記第１容量部に記憶させ、
前記第１キャンセル期間に、前記第１リセットスイッチを非導通状態に切換え、前記キャンセルスイッチを導通状態に切換え、前記第１容量部に前記基準電圧の印加を維持させ、前記駆動トランジスタのゲート及びドレインを同電位にさせ、前記駆動トランジスタのゲート及びソース間の電圧を前記閾値電圧に設定し、前記閾値電圧を前記第１容量部に記憶させ、
前記書込み期間に、前記キャンセルスイッチ及び第２リセットスイッチを非導通状態に切換え、前記書込みスイッチを導通状態に切換え、前記映像信号電圧を前記書込みスイッチを介して前記第１容量部に印加し前記第１容量部に記憶させ、前記駆動トランジスタのゲート電位を変位させ、
前記第２キャンセル期間に、前記キャンセルスイッチを導通状態に切換え、前記駆動トランジスタのゲート及びドレインを同電位にさせ、前記駆動トランジスタのゲート及びソース間の電圧を変化させ、
前記表示期間に、前記書込みスイッチを非導通状態に切換え、前記出力スイッチを導通状態に切換え、前記駆動トランジスタから駆動信号を前記表示素子に出力させる請求項９に記載のアクティブマトリクス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法に関する。
【背景技術】
【０００２】
近年、アクティブマトリクス型表示装置として、アクティブマトリクス型有機エレクトロルミネッセンス（ＥＬ）表示装置が開発されている。アクティブマトリクス型有機エレクトロルミネッセンス（ＥＬ）表示装置では、各画素で表示させる画像の階調を、映像信号の大きさで制御している。映像信号として電圧信号を利用するアクティブマトリクス型有機ＥＬ表示装置が開示されている（例えば、特許文献１参照）。
【０００３】
特許文献１に記載された表示装置の画素は、ｐチャネル電界効果トランジスタである駆動トランジスタと、有機ＥＬ素子と、第１及び第２キャパシタと、第１乃至第３スイッチングトランジスタとを含んでいる。駆動トランジスタと第１スイッチングトランジスタと有機ＥＬ素子とは、高電位電源線と低電位電源線との間で、この順に直列に接続されている。第１キャパシタは、高電位電源線と駆動トランジスタのゲートとの間に接続されている。第２スイッチングトランジスタは、駆動トランジスタのドレインとゲートとの間に接続されている。第２キャパシタの一方の電極は、駆動トランジスタのゲートに接続されている。第３スイッチングトランジスタは、映像信号線と第２キャパシタの他方の電極との間に接続されている。
【０００４】
この表示装置では、画素間で駆動トランジスタの閾値電圧がばらついていたとしても、それに起因して、有機ＥＬ素子に流す駆動電流の大きさがばらつくことはない。しかしながら、この表示装置では、画素間で駆動トランジスタの移動度がばらついている場合、それに起因して、駆動電流の大きさがばらつく。そのため、この表示装置では、階調再現性が画素毎にばらつく可能性がある。
【０００５】
ここで、駆動トランジスタの移動度のばらつきを抑制する技術が開示されている（例えば、特許文献２参照）。これにより、移動度のばらつきに起因する輝度ムラを抑制することができる。
【特許文献１】米国特許第６２２９５０６号明細書
【特許文献２】特開２００７−１０９９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記移動度のばらつきを抑制する技術を用いた場合、駆動トランジスタの閾値電圧にばらつきが生じ、これに起因して有機ＥＬ素子に流す駆動電流の大きさにばらつきが生じてしまう。  
この発明は以上の点に鑑みなされたもので、その目的は、階調再現性に優れ、輝度ムラを抑制できるアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明の態様に係るアクティブマトリクス型表示装置は、
複数の映像信号線と、
複数の駆動トランジスタ及び前記複数の駆動トランジスタのドレインに接続された複数の表示素子を有し、前記各映像信号線に接続された複数の画素と、
前記複数の画素及び複数の映像信号線に接続された駆動部と、を備え、
前記駆動部は、
第１キャンセル期間に、前記駆動トランジスタのゲート及びドレインを接続させ前記駆動トランジスタのゲート及びソース間の電圧を前記駆動トランジスタの閾値電圧に設定し、
前記第１キャンセル期間に続く書込み期間に、前記駆動トランジスタのゲート及びドレインの接続を断たせ、前記表示素子に表示させる画像の階調に対応させた映像信号電圧を前記画素に記憶させ、前記駆動トランジスタのゲート電位を変位させ、
前記書込み期間中又は書込み期間経過後であるとともに前記第１キャンセル期間より短い第２キャンセル期間に、前記駆動トランジスタのゲート及びドレインを接続させ前記駆動トランジスタのゲート及びソース間の電圧を変化させ、
前記書込み期間及び第２キャンセル期間経過後の表示期間に、前記駆動トランジスタから駆動信号を前記表示素子に出力させる。
【０００８】
また、本発明の他の態様に係るアクティブマトリクス型表示装置の駆動方法は、
複数の映像信号線と、複数の駆動トランジスタ及び前記複数の駆動トランジスタのドレインに接続された複数の表示素子を有し、前記各映像信号線に接続された複数の画素と前記複数の画素及び複数の映像信号線に接続された駆動部と、を備えたアクティブマトリクス型表示装置の駆動方法において、
第１キャンセル期間に、前記駆動トランジスタのゲート及びドレインを接続させ前記駆動トランジスタのゲート及びソース間の電圧を前記駆動トランジスタの閾値電圧に設定し、
前記第１キャンセル期間に続く書込み期間に、前記駆動トランジスタのゲート及びドレインの接続を断たせ、前記表示素子に表示させる画像の階調に対応させた映像信号電圧を前記画素に記憶させ、前記駆動トランジスタのゲート電位を変位させ、
前記書込み期間中又は書込み期間経過後であるとともに前記第１キャンセル期間より短い第２キャンセル期間に、前記駆動トランジスタのゲート及びドレインを接続させ前記駆動トランジスタのゲート及びソース間の電圧を変化させ、
前記書込み期間及び第２キャンセル期間経過後の表示期間に、前記駆動トランジスタから駆動信号を前記表示素子に出力させる。
【発明の効果】
【０００９】
この発明によれば、階調再現性に優れ、輝度ムラを抑制できるアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しながらこの発明に係るアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法を有機ＥＬ表示装置および有機ＥＬ表示装置の駆動方法に適用した実施の形態について詳細に説明する。
【００１１】
図１は、本発明の一態様に係る表示装置を概略的に示す平面図である。図２は、図１の表示装置に採用可能な構造の一例を概略的に示す部分断面図である。図３は、図１の表示装置が含む画素の等価回路図である。なお、図２では、表示装置を、その表示面，すなわち前面又は光出射面，が下方を向き、背面が上方を向くように描いている。
【００１２】
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、図１に示すように、表示パネルＤＰと、映像信号線ドライバＸＤＲと、走査信号線ドライバＹＤＲとを含んでいる。映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲは駆動部１０を形成している。
【００１３】
表示パネルＤＰは、図１及び図２に示すように、例えば、ガラス基板などの絶縁基板ＳＵＢを含んでいる。基板ＳＵＢ上には、図２に示すように、アンダーコート層ＵＣが形成されている。アンダーコート層ＵＣは、例えば、基板ＳＵＢ上にＳｉＮＸ層とＳｉＯＸ層とをこの順に積層してなる。
【００１４】
アンダーコート層ＵＣ上では、チャネル層ＳＣが配列している。各チャネル層ＳＣは、例えば、ｐ型領域とｎ型領域とを含んだポリシリコン層である。アンダーコート層ＵＣ上では、図示しない下部電極がさらに配列している。これら下部電極は、例えば、ｎ＋型ポリシリコン層である。
【００１５】
チャネル層ＳＣ及び下部電極は、ゲート絶縁膜ＧＩで被覆されている。ゲート絶縁膜ＧＩは、例えばＴＥＯＳ（tetraethyl orthosilicate）などを用いて形成することができる。
【００１６】
ゲート絶縁膜ＧＩ上には、図１及び図３に示す走査信号線ＳＬ１乃至ＳＬ６が形成されている。走査信号線ＳＬ１乃至ＳＬ６は、図１に示すように、各々が後述する画素ＰＸの行方向（Ｘ方向）に延びており、画素ＰＸの列方向（Ｙ方向）に配列している。走査信号線ＳＬ１乃至ＳＬ６は、例えばＭｏＷなどからなる。
【００１７】
ゲート絶縁膜ＧＩ上では、図示しない上部電極がさらに配列している。これら上部電極は、例えばＭｏＷなどからなる。上部電極は、走査信号線ＳＬ１乃至ＳＬ４と同一の工程で形成することができる。
【００１８】
走査信号線ＳＬ１、ＳＬ２、ＳＬ４、ＳＬ５及びＳＬ６のそれぞれはチャネル層ＳＣと交差しており、これら交差部は薄膜トランジスタを構成している。また、上部電極はチャネル層ＳＣと交差しており、これら交差部も薄膜トランジスタを構成している。
【００１９】
具体的には、走査信号線ＳＬ１とチャネル層ＳＣとの交差部が形成している薄膜トランジスタは、図１乃至図３に示す出力スイッチＳＷａである。走査信号線ＳＬ２とチャネル層ＳＣとの交差部が形成している薄膜トランジスタは、図１及び図３に示す書込みスイッチＳＷｄである。走査信号線ＳＬ４とチャネル層ＳＣとの交差部が形成している薄膜トランジスタは、図１及び図３に示す第２リセットスイッチＳＷｂである。
【００２０】
走査信号線ＳＬ５とチャネル層ＳＣとの交差部が形成している薄膜トランジスタは、図１及び図３に示すキャンセルスイッチＳＷｃである。走査信号線ＳＬ６とチャネル層ＳＣとの交差部が形成している薄膜トランジスタは、図１及び図３に示す第１リセットスイッチＳＷｅである。上部電極とチャネル層ＳＣとの交差部が形成している薄膜トランジスタは、図１及び図３に示す駆動トランジスタＤＲである。
【００２１】
なお、この例では、駆動トランジスタＤＲ及びスイッチＳＷａ乃至ＳＷｅは、トップゲート型のｐチャネル薄膜トランジスタである。また、図２において参照符号Ｇで示す部分は、走査信号線ＳＬ１に接続された、出力スイッチＳＷａのゲートである。
【００２２】
上部電極は、下部電極と向き合っている。上部電極と下部電極とそれらの間に介在している絶縁膜ＧＩとは、図１及び図３に示す第１容量部Ｃｋ及び第２容量部Ｃｓを構成している。ここでは、第１容量部Ｃｋ及び第２容量部Ｃｓはキャパシタである。
【００２３】
ゲート絶縁膜ＧＩ、走査信号線ＳＬ１乃至ＳＬ６、及び上部電極は、図２に示す層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩは、例えばプラズマＣＶＤ法などにより成膜されたＳｉＯＸなどからなる。
【００２４】
層間絶縁膜ＩＩ上には、図１及び図３に示す映像信号線ＶＬと基準信号線ＢＬと電源線ＰＳＬとが形成されている。層間絶縁膜ＩＩ上には、図２に示すソース電極ＳＥ及びドレイン電極ＤＥがさらに形成されている。
【００２５】
映像信号線ＶＬは、図１に示すように、各々がＹ方向に延びており、Ｘ方向に配列している。映像信号線ＶＬは、書込みスイッチＳＷｄのソースに接続されている。基準信号線ＢＬは、この例では、各々がＹ方向に延びており、Ｘ方向に配列している。基準信号線ＢＬは、第２リセットスイッチＳＷｂのソースに接続されている。電源線ＰＳＬは、この例では、各々がＹ方向に延びており、Ｘ方向に配列している。電源線ＰＳＬは、駆動トランジスタＤＲのソースと第２容量部Ｃｓとに接続されている。
【００２６】
ソース電極ＳＥ及びドレイン電極ＤＥは、層間絶縁膜ＩＩ及びゲート絶縁膜ＧＩに設けられたコンタクトホールを介してチャネル層ＳＣのソース領域及びドレイン領域にそれぞれ接続されている。ソース電極ＳＥ及びドレイン電極ＤＥは、画素ＰＸが含む素子間の接続に利用されている。
【００２７】
映像信号線ＶＬと基準信号線ＢＬと電源線ＰＳＬとソース電極ＳＥとドレイン電極ＤＥとは、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。これらは、同一工程で形成可能である。
【００２８】
映像信号線ＶＬと基準信号線ＢＬと電源線ＰＳＬとソース電極ＳＥとドレイン電極ＤＥとは、図２に示すパッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳは、例えばＳｉＮＸなどからなる。
【００２９】
パッシベーション膜ＰＳ上では、画素電極ＰＥが配列している。各画素電極ＰＥは、パッシベーション膜ＰＳに設けたコンタクトホールを介して、図２の出力スイッチＳＷａのドレイン電極ＤＥに接続されている。
【００３０】
画素電極ＰＥは、この例では光透過性の前面電極である。また、画素電極ＰＥは、この例では陽極である。画素電極ＰＥの材料としては、例えば、ＩＴＯ（Indium Tin Oxide）などの透明な導電材料を使用することができる。
【００３１】
パッシベーション膜ＰＳ上には、さらに、隔壁絶縁層ＰＩが形成されている。隔壁絶縁層ＰＩには、画素電極ＰＥに対応した位置に貫通孔が設けられているか、或いは、画素電極ＰＥが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層ＰＩは、画素電極ＰＥに対応した位置に貫通孔を有している。隔壁絶縁層ＰＩは、例えば、有機絶縁層である。隔壁絶縁層ＰＩは、例えば、フォトリソグラフィ技術を用いて形成されている。
【００３２】
画素電極ＰＥ上には、活性層として、発光層を含んだ有機物層ＯＲＧが形成されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ＯＲＧは、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
【００３３】
隔壁絶縁層ＰＩ及び有機物層ＯＲＧは、対向電極ＣＥで被覆されている。この例では、対向電極ＣＥは、画素ＰＸ間で互いに接続された電極，すなわち共通電極，である。また、この例では、対向電極ＣＥは、陰極であり且つ光反射性の背面電極である。対向電極ＣＥは、例えば、パッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを介して、映像信号線ＶＬと同一の層上に形成された電極配線（図示せず）に電気的に接続されている。各々の有機ＥＬ素子ＯＬＥＤは、画素電極ＰＥと、有機物層ＯＲＧと、対向電極ＣＥとを含んでいる。
【００３４】
各画素ＰＸは、図１に示すように、駆動トランジスタＤＲと、スイッチＳＷａ乃至ＳＷｅと、表示素子としての有機ＥＬ素子ＯＬＥＤと、第１容量部Ｃｋと、第２容量部Ｃｓとを含んでいる。上記の通り、この例では、駆動トランジスタＤＲ及びスイッチＳＷａ乃至ＳＷｅはｐチャネル薄膜トランジスタである。
【００３５】
駆動トランジスタＤＲと出力スイッチＳＷａと有機ＥＬ素子ＯＬＥＤとは、第１電源端子ＮＤ１と第２電源端子ＮＤ２との間で、この順に直列に接続されている。この例では、電源端子ＮＤ１は高電位電源端子であり、電源端子ＮＤ２は低電位電源端子である。
【００３６】
具体的には、駆動トランジスタＤＲのソースは電源端子ＮＤ１に接続されており、有機ＥＬ素子ＯＬＥＤの対向電極ＣＥは電源端子ＮＤ２に接続されている。出力スイッチＳＷａは、駆動トランジスタＤＲのドレインと有機ＥＬ素子ＯＬＥＤの画素電極ＰＥとの間に接続されており、そのゲートは走査信号線ＳＬ１に接続されている。出力スイッチＳＷａは、走査信号線ＳＬ１から供給される制御信号ＢＧに応答してオン（導通状態）、オフ（非導通状態）される。
【００３７】
キャンセルスイッチＳＷｃは、駆動トランジスタＤＲのゲートとドレインとの間に接続されている。キャンセルスイッチＳＷｃのゲートは、走査信号線ＳＬ５に接続されている。キャンセルスイッチＳＷｃは、走査信号線ＳＬ５から供給される制御信号ＣＧに応答してオン、オフされる。
【００３８】
書込みスイッチＳＷｄは、映像信号線ＶＬと第１容量部Ｃｋとの間に接続されている。書込みスイッチＳＷｄのゲートは、走査信号線ＳＬ２に接続されている。書込みスイッチＳＷｄは、走査信号線ＳＬ２から供給される制御信号ＳＧに応答してオン、オフされる。書込みスイッチＳＷｄは、映像信号線ＶＬを介して伝送される映像信号電圧Ｖｓｉｇ１を出力させるかどうか切換えるものである。
【００３９】
第１リセットスイッチＳＷｅは、走査信号線ＳＬ３と駆動トランジスタＤＲのゲートとの間に接続されている。第１リセットスイッチＳＷｅのゲートは、走査信号線ＳＬ６に接続されている。第１リセットスイッチＳＷｅは、走査信号線ＳＬ６から供給される制御信号ＲＧ１に応答してオン、オフされる。第１リセットスイッチＳＷｅは、走査信号線ＳＬ３を介して伝送されるリセット電圧ＲＳを出力させるかどうか切換えるものである。
【００４０】
第２リセットスイッチＳＷｂは、基準信号線ＢＬと第１容量部Ｃｋとの間に接続されている。第２リセットスイッチＳＷｂのゲートは、走査信号線ＳＬ４に接続されている。第２リセットスイッチＳＷｂは、走査信号線ＳＬ４から供給される制御信号ＲＧ２に応答してオン、オフされる。第２リセットスイッチＳＷｂは、基準信号線ＢＬを介して伝送される基準電圧Ｖｓｉｇ０を出力させるかどうか切換えるものである。
【００４１】
第１容量部Ｃｋは、駆動トランジスタＤＲのゲート並びに第２リセットスイッチＳＷｂ及び書込みスイッチＳＷｄ間に接続されている。より詳しくは、第１容量部Ｃｋの上部電極が駆動トランジスタＤＲのゲートに接続されている。第１容量部Ｃｋの下部電極が第２リセットスイッチＳＷｂ及び書込みスイッチＳＷｄに接続されている。第１容量部Ｃｋは、基準電圧Ｖｓｉｇ０及び映像信号電圧Ｖｓｉｇ１を保持（記憶）するものである。
【００４２】
第２容量部Ｃｓは、駆動トランジスタＤＲのゲート及びソース間に接続されている。より詳しくは、第２容量部Ｃｓの上部電極が駆動トランジスタＤＲのゲートに接続されている。第２容量部Ｃｓの下部電極が駆動トランジスタＤＲのソースに接続されている。第２容量部Ｃｓは、駆動トランジスタＤＲのゲート及びソース間の電位差を保持するものである。
【００４３】
映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲは、この例では、表示パネルＤＰにＣＯＧ（chip on glass）実装している。映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲは、ＣＯＧ実装する代わりに、ＴＣＰ（tape carrier package）実装してもよい。
【００４４】
映像信号線ドライバＸＤＲには、映像信号線ＶＬが接続されている。この例では、映像信号線ドライバＸＤＲには、基準信号線ＢＬと電源線ＰＳＬとがさらに接続されている。映像信号線ドライバＸＤＲは、映像信号線ＶＬに映像信号として映像信号電圧Ｖｓｉｇ１を出力する。加えて、映像信号線ドライバＸＤＲは、基準信号線ＢＬにリセット信号として基準電圧Ｖｓｉｇ０（定電圧）を出力すると共に、電源線ＰＳＬに電源電圧を供給する。
【００４５】
走査信号線ドライバＹＤＲには、走査信号線ＳＬ１乃至ＳＬ６が接続されている。この例では、走査信号線ドライバＹＤＲには、制御信号線である走査信号線ＳＬ３がさらに接続されている。走査信号線ドライバＹＤＲは、走査信号線ＳＬ１、ＳＬ２、ＳＬ４、ＳＬ５及びＳＬ６にそれぞれ走査信号として電圧信号を出力する。加えて、走査信号線ドライバＹＤＲは、走査信号線ＳＬ３に走査信号又は制御信号としてリセット電圧ＲＳを出力する。
【００４６】
次に、有機ＥＬ素子ＯＬＥＤに発光（画像を表示）させる場合の画素ＰＸの動作について説明する。  
上記のように構成された有機ＥＬ表示装置において、画素ＰＸの動作は、リセット動作、第１キャンセル動作、書込み動作、第２キャンセル動作及び表示動作としての発光動作に分けられる。これら一連の動作は、例えば、１垂直走査期間に行われる。
【００４７】
ここで、図４は、制御信号ＢＧ、ＲＧ１、ＲＧ２、ＣＧ、ＳＧのオン、オフタイミングと、基準電圧Ｖｓｉｇ０と、映像信号電圧Ｖｓｉｇ１と、リセット電圧ＲＳと、駆動トランジスタＤＲのゲート電位を示すタイミングチャートである。
【００４８】
まず、リセット動作について説明する。  
リセット動作は、リセット期間Ｔ１行われる。リセット期間Ｔ１の長さは、例えば、１水平走査期間である。  
図５には、リセット期間Ｔ１における画素ＰＸを示している。
【００４９】
図１、図３、図４及び図５に示すように、リセット動作では、走査信号線ドライバＹＤＲから、書込みスイッチＳＷｄ及びキャンセルスイッチＳＷｃをオフ状態とするレベル（オフ電位）、ここでは、ハイレベルの制御信号ＳＧ、ＳＣが出力されている状態で、出力スイッチＳＷａをオフ状態とするオフ電位の制御信号ＢＧが出力される。
【００５０】
同時に、走査信号線ドライバＹＤＲから、第１リセットスイッチＳＷｅ及び第２リセットスイッチＳＷｂをオン状態とするレベル（オン電位）、ここではローレベルの制御信号ＲＧ１、ＲＧ２が出力される。
【００５１】
このため、出力スイッチＳＷａがオフ、第１リセットスイッチＳＷｅ及び第２リセットスイッチＳＷｂがオンに切換えられる。これにより、駆動トランジスタＤＲのゲート電位がオン電位に設定されるとともに第１容量部Ｃｋの第２リセットスイッチＳＷｂ側の電極（下部電極）が、映像信号線ドライバＸＤＲから、基準信号線ＢＬ及び第２リセットスイッチＳＷｂを介して供給される基準電圧Ｖｓｉｇ０により基準電位(Ｖｓｉｇ０)に設定される。
【００５２】
次に、第１キャンセル動作について説明する。  
第１キャンセル動作は、リセット期間Ｔ１に続く第１キャンセル期間Ｔ２に行われる。第１キャンセル期間Ｔ２の長さは、例えば、２水平走査期間（１Ｈ×２）である。  
図６には、第１キャンセル期間Ｔ２における画素ＰＸを示している。
【００５３】
図１、図３、図４及び図６に示すように、第１キャンセル動作では、走査信号線ドライバＹＤＲから、出力スイッチＳＷａ及び書込みスイッチＳＷｄにオフ電位の制御信号ＢＧ、ＳＧの出力が維持され、第２リセットスイッチＳＷｂにオン電位の制御信号ＲＧ２の出力が維持され、第１リセットスイッチＳＷｅにオフ電位の制御信号ＲＧ１が出力され、キャンセルスイッチＳＷｃにオン電位の制御信号ＣＧが出力される。
【００５４】
このため、第１リセットスイッチＳＷｅがオフ、キャンセルスイッチＳＷｃがオンに切換えられる。これにより、駆動トランジスタＤＲのゲート及びドレインの電位は同電位になり、その状態を保ったまま駆動トランジスタＤＲにキャンセル電流が流れ、駆動トランジスタＤＲのゲート及びソースの間の電圧は閾値電圧に徐々に近づいて行くことになる。
【００５５】
この実施の形態のように、第１キャンセル期間Ｔ２を十分にとれば駆動トランジスタＤＲのゲート及びソースの間の電圧は閾値電圧に到達し、第１容量部Ｃｋには閾値電圧に相当する電位差が保持（記憶）される。
【００５６】
次に、書込み動作について説明する。  
書込み動作は、第１キャンセル期間Ｔ２に続く書込み期間Ｔ３に行われる。ここでは、書込み期間Ｔ３の長さは、１水平走査期間（１Ｈ）より短い。  
図７には、書込み期間Ｔ３における画素ＰＸを示している。
【００５７】
図１、図３、図４及び図７に示すように、第１書込み動作では、走査信号線ドライバＹＤＲから、出力スイッチＳＷａ及び第１リセットスイッチＳＷｅにオフ電位の制御信号ＢＧ、ＲＧ１の出力が維持され、第２リセットスイッチＳＷｂ及びキャンセルスイッチＳＷｃにオフ電位の制御信号ＲＧ２、ＣＧが出力され、書込みスイッチＳＷｄにオン電位の制御信号ＳＧが出力される。
【００５８】
このため、第２リセットスイッチＳＷｂ及びキャンセルスイッチＳＷｃがオフ、書込みスイッチＳＷｄがオンに切換えられる。これにより、第１容量部Ｃｋの書込みスイッチＳＷｄ側の電極（下部電極）の電位は、映像信号線ドライバＸＤＲから、映像信号線ＶＬ及び書込みスイッチＳＷｄを介して供給される映像信号電圧Ｖｓｉｇ１により、基準電位（Ｖｓｉｇ０）から映像信号電位（Ｖｓｉｇ１）に変位される。
【００５９】
すなわち、有機ＥＬ素子ＯＬＥＤに表示させる画像の階調に対応させた映像信号電圧Ｖｓｉｇ１を書込みスイッチＳＷｄを介して第１容量部Ｃｋに印加し第１容量部Ｃｋに記憶させる。
【００６０】
そして、第１容量部Ｃｋの下部電極の電位変化にともない、駆動トランジスタＤＲのゲート電位は、閾値電圧を基点として（Ｖｓｉｇ１−Ｖｓｉｇ０）×Ｃｋ／（Ｃｋ＋Ｃｓ）だけ変位する。なお、第１容量部Ｃｋの容量をＣｋ、第２容量部Ｃｓの容量をＣｓとした。
【００６１】
次に、第２キャンセル動作について説明する。  
第２キャンセル動作は、書込み期間Ｔ３中であるとともに第１キャンセル期間Ｔ２より短い第２キャンセル期間Ｔ４に行われる。  
図８には、第２キャンセル期間Ｔ４における画素ＰＸを示している。
【００６２】
図１、図３、図４及び図８に示すように、第２キャンセル動作では、走査信号線ドライバＹＤＲから、出力スイッチＳＷａ、第１リセットスイッチＳＷｅ及び第２リセットスイッチＳＷｂにオフ電位の制御信号ＢＧ、ＲＧ１、ＲＧ２の出力が維持され、書込みスイッチＳＷｄにオン電位の制御信号ＳＧの出力が維持され、キャンセルスイッチＳＷｃにオン電位の制御信号ＣＧが出力される。
【００６３】
このため、キャンセルスイッチＳＷｃがオンに切換えられる。これにより、駆動トランジスタＤＲのゲート及びドレインを同電位にさせ、駆動トランジスタＤＲのゲート及びソース間の電圧を変化させる。より詳しく説明すると、駆動トランジスタＤＲのゲート及びソースの間の電圧は上記閾値電圧に徐々に近づいて行くが、閾値電圧に到達する前に制御信号ＣＧをオフ電位に設定し、キャンセルスイッチＳＷｃを非導通状態としている。すなわち、短い時間で第２キャンセル期間Ｔ４を終了させている。
【００６４】
ここで、有機ＥＬ表示装置の有する複数の駆動トランジスタＤＲは、製造上、特性にばらつきが生じて形成されるが、第２キャンセル期間Ｔ４の初期キャンセル電流は移動度の高い駆動トランジスタＤＲで多く、移動度の低い駆動トランジスタＤＲで少ない。
【００６５】
したがって、この実施の形態のように短時間の第２キャンセル動作では、移動度の高い駆動トランジスタＤＲの方が移動度の低い駆動トランジスタＤＲよりゲート電位が上記閾値電圧に近い状態になり、移動度のばらつきの補償がゲート電位の自動調整の形で行われた状態になる。
【００６６】
すなわち、上記した書込み動作及び第２キャンセル動作により、画像の階調を得るための電位だけ駆動トランジスタＤＲのゲート電位を変位させることができ、さらに、移動度のばらつきを補償することができる。言い換えると、駆動トランジスタＤＲのゲート電位は、所望のタイミングで所望の発光電流を流すことができる状態に設定される。
【００６７】
次に、発光動作について説明する。  
発光動作は、書込み期間Ｔ３及び第２キャンセル期間Ｔ４経過後の表示期間としての発光期間Ｔ５に行われる。発光期間Ｔ５の長さは、例えば、リセット期間Ｔ１の開始から１垂直走査期間が終了するまでの間である。  
図９には、発光期間Ｔ５における画素ＰＸを示している。
【００６８】
図１、図３、図４及び図９に示すように、発光動作では、走査信号線ドライバＹＤＲから、第１リセットスイッチＳＷｅ、第２リセットスイッチＳＷｂ及びキャンセルスイッチＳＷｃにオフ電位の制御信号ＲＧ１、ＲＧ２、ＣＧの出力が維持され、書込みスイッチＳＷｄにオフ電位の制御信号ＳＧが出力され、出力スイッチＳＷａにオン電位の制御信号ＢＧが出力される。
【００６９】
このため、書込みスイッチＳＷｄがオフ、出力スイッチＳＷａがオンに切換えられる。これにより、駆動トランジスタＤＲから駆動信号を有機ＥＬ素子ＯＬＥＤに出力させる。言い換えると、有機ＥＬ素子ＯＬＥＤに、画像の階調に応じた駆動電流が与えられる。
【００７０】
以上のように構成された有機ＥＬ表示装置および有機ＥＬ表示装置の駆動方法によれば、上述したようにキャンセルスイッチＳＷｃを導通状態にする期間を２回（第１キャンセル期間Ｔ２、第２キャンセル期間Ｔ４）設けている。
【００７１】
１回目の期間（第１キャンセル期間Ｔ２）を長く取り、駆動トランジスタＤＲに対する十分な閾値キャンセル動作を行った後、容量結合で再度駆動トランジスタＤＲを導通状態にし、２回目の導通期間（第２キャンセル期間Ｔ４）を閾値キャンセルには不十分な期間まで短くしている。これにより、駆動トランジスタＤＲの移動度ばらつきをゲート電位分布で吸収することができる。
【００７２】
映像信号電位（Ｖｓｉｇ１）を複数レベル設定し、書込み期間Ｔ３に駆動トランジスタＤＲのゲート電位をオン側にシフトする際、有機ＥＬ素子ＯＬＥＤに表示させる画像の階調に応じてシフト量を変えている。このシフトは、容量結合で行っている。
【００７３】
これにより、移動度ばらつき分がキャンセルされ、階調に応じた発光電流が流れるように駆動トランジスタＤＲンゲート電位が設定されるため、閾値電圧ばらつきの影響、移動度ばらつきの影響ともに抑制することが可能となる。  
上記したことから、階調再現性に優れ、輝度ムラを抑制できる有機ＥＬ表示装置および有機ＥＬ表示装置の駆動方法を得ることができる。
【００７４】
ここで、本願発明者は、発光電流に対する電流ばらつき（輝度ばらつき）を調査した。調査する際、駆動トランジスタＤＲ、第１容量部Ｃｋ及び第２容量部Ｃｓの特性、第１キャンセル期間Ｔ２及び第２キャンセル期間Ｔ４の長さ等を具体的に設定して行った。
【００７５】
具体的な設定として、例えば、駆動トランジスタＤＲの平均移動度１００ｃｍ２／Ｖｓｅｃ、平均閾値電圧を−２．６Ｖ、Ｗ／Ｌ＝２４／２４、第１容量部Ｃｋの容量を２．０ｐＦ、第２容量部Ｃｓの容量を１．０ｐＦ、第１キャンセル期間Ｔ２を１８０μｓ、第２キャンセル期間Ｔ４を１μｓとした。また、第１キャンセル期間Ｔ２における閾値キャンセル初期電流を１０００ｎＡ、映像信号電位（Ｖｓｉｇ１）の振幅を６Ｖｐｐとした。
【００７６】
この場合、駆動トランジスタＤＲの移動度がレンジで１０％、閾値電圧がレンジで０．１Ｖばらついた場合の発光電流と電流ばらつきとの関係を図１０に示す。同図から解るように、第２キャンセル動作を設けることで、少なくとも１ｎＡから１μＡの発光電流範囲で輝度ばらつきが視認されないようにすることができる。
【００７７】
図１１は、上記第２キャンセル動作を設けていない場合の発光電流に対する電流ばらつきを示したものである。低電流（低輝度）側では電流ばらつき（輝度ばらつき）が抑制されているものの、高電流（高輝度）側では電流ばらつき（輝度ばらつき）が生じ、表示不良となる。
【００７８】
なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００７９】
例えば、図１２に示すように、第２キャンセル期間Ｔ４は、書込み期間Ｔ３経過後であっても良い。この場合であっても、上述した実施の形態と同様の効果を得ることができる。
【００８０】
また、上述した実施の形態と同様の閾値キャンセル機能を持つ電圧信号方式画素ＰＸに本発明の駆動方法を適用しても、上述した実施の形態と同様の効果を得ることが期待できる。
【００８１】
駆動トランジスタＤＲ、及びスイッチＳＷａ乃至ＳＷｅは、ｐチャネル型のトランジスタに限らず、ｎチャネル型のトランジスタにより構成してもよい。  
この発明は、有機ＥＬ表示装置および有機ＥＬ表示装置の駆動方法に限定されるものではなく、アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法であれば適用可能である。
【図面の簡単な説明】
【００８２】
【図１】本発明の実施の形態に係る有機ＥＬ表示装置を概略的に示す平面図。
【図２】上記有機ＥＬ表示装置の出力スイッチ及び有機ＥＬ素子を示す断面図。
【図３】上記有機ＥＬ表示装置における画素の等価回路を示す平面図。
【図４】上記有機ＥＬ表示装置の駆動方法における制御信号のオン、オフ（ｈｉｇｈ、ｌｏｗ）タイミングを示すタイミングチャートであり、基準電圧、映像信号電圧、駆動トランジスタのゲート電位及びリセット電圧を併せて示す図。
【図５】上記有機ＥＬ表示装置のリセット動作における画素の等価回路を示す図。
【図６】上記有機ＥＬ表示装置の第１キャンセル動作における画素の等価回路を示す図。
【図７】上記有機ＥＬ表示装置の書込み動作における画素の等価回路を示す図。
【図８】上記有機ＥＬ表示装置の第２キャンセル動作における画素の等価回路を示す図。
【図９】上記有機ＥＬ表示装置の発光動作における画素の等価回路を示す図。
【図１０】上記有機ＥＬ表示装置における発光電流に対する電流ばらつきの変化をグラフで示す図。
【図１１】比較例の有機ＥＬ表示装置における発光電流に対する電流ばらつきの変化をグラフで示す図。
【図１２】本発明の実施の形態に係る有機ＥＬ表示装置の駆動方法の変形例における制御信号のオン、オフ（ｈｉｇｈ、ｌｏｗ）タイミングを示すタイミングチャートであり、基準電圧、映像信号電圧、駆動トランジスタのゲート電位及びリセット電圧を併せて示す図。
【符号の説明】
【００８３】
ＤＰ…表示パネル、１０…駆動部、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ、ＰＸ…画素、ＢＬ…基準信号線、ＶＬ…映像信号線、ＰＳＬ…電源線、ＳＬ１〜ＳＬ６…走査信号線、ＤＲ…駆動トランジスタ、ＯＬＥＤ…ＥＬ素子、ＳＷａ…出力スイッチ、ＳＷｂ…第２リセットスイッチ、ＳＷｃ…キャンセルスイッチ、ＳＷｄ…書込みスイッチ、ＳＷｅ…第１リセットスイッチ、Ｃｋ…第１容量部、Ｃｓ…第２容量部、ＢＧ，ＲＧ１，ＲＧ２，ＣＧ，ＳＧ…制御信号、Ｖｓｉｇ０…基準電圧、Ｖｓｉｇ１…映像信号電圧、ＲＳ…リセット電圧、Ｔ１…リセット期間、Ｔ２…第１キャンセル期間、Ｔ３…書込み期間、Ｔ４…第２キャンセル期間、Ｔ５…発光期間。
【図１】
2009115840.tif 000003
【図２】
2009115840.tif 000004
【図３】
2009115840.tif 000005
【図４】
2009115840.tif 000006
【図５】
2009115840.tif 000007
【図６】
2009115840.tif 000008
【図７】
2009115840.tif 000009
【図８】
2009115840.tif 000010
【図９】
2009115840.tif 000011
【図１０】
2009115840.tif 000012
【図１１】
2009115840.tif 000013
【図１２】
2009115840.tif 000014