(57)【要約】【課題】ハイサイド側パワー素子を制御する制御部に発生する寄生電流による誤動作を防止する。【解決手段】モータドライバ３０のハイサイド側の制御部１には、増幅部１１、ドライブ部１２、及びＰｃｈ  ＭＯＳトランジスタＰＭ６が設けられる。Ｐｃｈ  ＭＯＳトランジスタＰＭ６は、増幅部１１とドライブ部１２の間に設けられ、ソースが高電位側電源Ｖｄｄに接続され、ゲートがノードＮ３に接続され、ドレインがノードＮ１及びＰｃｈ  ＭＯＳトランジスタＰＭ３のゲートに接続される。Ｐｃｈ  ＭＯＳトランジスタＰＭ６は、制御部１に入力される相補信号Ｓｉｎａ及びＳｉｎｂの信号レベルが変化するときに制御部１で発生する寄生電流を吸収する寄生電流吸収手段として機能する。【選択図】  図２
2009005523.tif 000002
【特許請求の範囲】
【請求項１】
第１の入力信号と前記第１の入力信号とは逆位相の第２の入力信号が入力され、前記第１及び第２の入力信号にもとづいて、ハイサイド側スイッチング素子を制御する第１の制御信号とローサイド側のスイッチング素子を制御する第２の制御信号を生成し、前記第１及び第２の入力信号の信号レベルが変化するとき、寄生トランジスタが動作して寄生電流を発生する制御部と、
前記第１及び第２の入力信号の信号レベルが変化するとき動作して、前記寄生電流を吸収する寄生電流吸収手段と、
を具備する特徴とする駆動回路。
【請求項２】
第１の入力信号と前記第１の入力信号とは逆位相の第２の入力信号が入力され、前記第１及び第２の入力信号をレベルシフトし、増幅動作する増幅部と、前記増幅部から出力されるレベルシフト及び増幅された前記第１及び第２の入力信号が入力され、ハイサイド側スイッチング素子を制御する第１の制御信号を生成するドライブ部とを有し、前記第１及び第２の入力信号の信号レベルが変化するとき、寄生トランジスタが動作して寄生電流を発生する制御部と、
前記増幅部と前記ドライブ部の間に設けられ、前記第１及び第２の入力信号の信号レベルが変化するとき動作して、前記寄生電流を吸収する寄生電流吸収手段と、
を具備する特徴とする駆動回路。
【請求項３】
制御端子に第１の入力信号が入力される第１のトランジスタと、制御端子に前記第１の入力信号とは逆位相の第２の入力信号が入力され、前記第１のトランジスタとは差動対をなす第２のトランジスタと、高電位側電源側と前記第１のトランジスタの間に設けられ、制御端子が第１の端子に接続される第３のトランジスタとを備え、前記第１及び第２の入力信号をレベルシフトし、増幅動作する増幅部と、前記第３のトランジスタとカレントミラー回路を構成する第４のトランジスタを備え、前記増幅部から出力されるレベルシフト及び増幅された前記第１及び第２の入力信号が入力され、ハイサイド側スイッチング素子を制御する第１の制御信号を生成するドライブ部とを有し、前記第１及び第２の入力信号の信号レベルが変化するとき、寄生トランジスタが動作して寄生電流を発生する制御部と、
前記増幅部と前記ドライブ部の間に設けられ、第２の端子が前記高電位側電源側に接続され、第１の端子が前記第３及び第４の制御端子に接続され、前記第１及び第２の入力信号の信号レベルが変化し、前記第２のトランジスタがオンするとき、動作し、前記第３及び第４のトランジスタをオフさせて前記寄生電流を吸収する寄生電流吸収手段と、
を具備する特徴とする駆動回路。
【請求項４】
前記寄生電流は、前記増幅部のトランジスタと前記ドライバ部のトランジスタの間で発生することを特徴とする請求項２又は３に記載の駆動回路。
【請求項５】
前記寄生電流吸収手段は、Ｐｃｈ  ＭＯＳトランジスタ又はＰｃｈ  ＭＩＳトランジスタであることを特徴とする請求項１乃至４のいずれか１項に記載の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路に関する。
【背景技術】
【０００２】
モータ、インバータ、ＤＣ−ＤＣコンバータ、或いはレギュレータなどには、スイッチング素子の動作を制御する制御部が設けられ、出力部に制御部から出力される制御信号により動作するハイサイド側スイッチング素子及びローサイド側スイッチング素子が設けられる。ハイサイド側スイッチング素子及びローサイド側スイッチング素子には、定格電力が比較的高出力で高耐圧分野にはＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）などが使用され、定格電力が比較的低出力で低耐圧分野（例えば、数十Ｖから９００Ｖ以下）にはパワーＭＯＳトランジスタが使用される。（例えば、特許文献１参照。）
特許文献１などに記載されるモータ駆動装置としての駆動回路では、寄生トランジスタが動作するとき発生する寄生電流が、駆動回路の制御部の誤動作を引き起こす問題点がある。そして、駆動回路を構成する半導体装置の構成を簡略化、例えば高濃度埋め込み層、拡散深さの深い高濃度拡散層、エピタキシャル層などを省略し、半導体基板上にウエル層を形成した半導体装置では、寄生トランジスタの電流増幅率（ｈｆｅ）が増大し、発生する寄生電流が増大して駆動回路の制御部の誤動作がより一層増大する。
【特許文献１】特開２００６−２４５４０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、ハイサイド側パワー素子を制御する制御部に寄生電流が発生しても誤動作を防止することができる駆動回路を提供することにある。
【課題を解決するための手段】
【０００４】
本発明の一態様の駆動回路は、第１の入力信号と前記第１の入力信号とは逆位相の第２の入力信号が入力され、前記第１及び第２の入力信号にもとづいて、ハイサイド側スイッチング素子を制御する第１の制御信号とローサイド側のスイッチング素子を制御する第２の制御信号を生成し、前記第１及び第２の入力信号の信号レベルが変化するとき、寄生トランジスタが動作して寄生電流を発生する制御部と、前記第１及び第２の入力信号の信号レベルが変化するとき動作して、前記寄生電流を吸収する寄生電流吸収手段とを具備する特徴とする。
【０００５】
更に、本発明の他態様の駆動回路は、第１の入力信号と前記第１の入力信号とは逆位相の第２の入力信号が入力され、前記第１及び第２の入力信号をレベルシフトし、増幅動作する増幅部と、前記増幅部から出力されるレベルシフト及び増幅された前記第１及び第２の入力信号が入力され、ハイサイド側スイッチング素子を制御する第１の制御信号を生成するドライブ部とを有し、前記第１及び第２の入力信号の信号レベルが変化するとき、寄生トランジスタが動作して寄生電流を発生する制御部と、前記増幅部と前記ドライブ部の間に設けられ、前記第１及び第２の入力信号の信号レベルが変化するとき動作して、前記寄生電流を吸収する寄生電流吸収手段とを具備する特徴とする。
【発明の効果】
【０００６】
本発明によれば、ハイサイド側パワー素子を制御する制御部に寄生電流が発生しても誤動作を防止することができる駆動回路を提供することができる。
【発明を実施するための最良の形態】
【０００７】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【０００８】
まず、本発明の実施例１に係る駆動回路について、図面を参照して説明する。図１は駆動回路としてのモータドライバを示すブロック図、図２はモータドライバのハイサイド側の制御部の構成を示す回路図、図３は従来のモータドライバのハイサイド側の制御部の構成を示す回路図、図４はモータドライバのハイサイド側の制御部を示す模式断面図である。本実施例では、制御部の誤動作を防止するために制御部の増幅部とドライブ部の間に寄生電流吸収手段を設けている。
【０００９】
図１に示すように、モータドライバ３０には、制御部１、コンデンサＣ１、インダクタＬ１、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタ（スイッチング素子）ＮＰＴ１、及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタ（スイッチング素子）ＮＰＴ２が設けられる。なお、ＭＯＳトランジスタはＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）とも呼称される。
【００１０】
制御部１は、ロジック信号である相補信号（第１の入力信号）Ｓｉｎａと相補信号（第２の入力信号）Ｓｉｎｂとを入力し、相補信号Ｓｉｎａ及びＳｉｎｂをレベルシフトし、レベルシフトされた相補信号Ｓｉｎａ及びＳｉｎｂをドライブし、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＮＰＴ１を制御する第１の制御信号とローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＮＰＴ２を制御する第２の制御信号とを生成する。なお、相補信号Ｓｉｎｂは、相補信号Ｓｉｎａとは逆位相の信号である。
【００１１】
Ｎｃｈ  パワーＭＯＳトランジスタＮＴ１は、第１の電極としてのドレインが高電位側電源Ｖｃｃに接続され、第２の電極としてのソースがノードＬｘに接続され、制御電極としてのゲートに制御部１から出力される第１の制御信号が入力され、その信号にもとづいて“ＯＮ”、“ＯＦＦ”動作する。
【００１２】
Ｎｃｈ  パワーＭＯＳトランジスタＮＴ２は、第１の電極としてのドレインがノードＬｘに接続され、第２の電極としてのソースが接地電位としての低電位側電源Ｖｓｓに接続され、制御電極としてのゲートに制御部１から出力される第２の制御信号が入力され、その信号にもとづいて“ＯＮ”、“ＯＦＦ”動作する。
【００１３】
ここで、この一対のスイッチング素子（Ｎｃｈ  パワーＭＯＳトランジスタＮＰＴ１及びＮＰＴ２）が同時にオンして貫通電流が発生しないように、第１の制御信号と第２の制御信号を共に“Ｌｏｗ”レベルにさせて、両者が同時にオフ状態となるデッドタイムを設定するのが好ましい。
【００１４】
インダクタＬ１は、一端がノードＬｘ（Ｎｃｈ  パワーＭＯＳトランジスタＮＰＴ１のソースとＮｃｈ  パワーＭＯＳトランジスタＮＰＴ２のドレインの間）に接続され、他端がコンデンサＣ１の一端に接続されている。コンデンサＣ１は、他端が低電位側電源Ｖｓｓに接続されている。
【００１５】
負荷２は、一端がインダクタＬ１の他端及びコンデンサＣ１の一端に接続され、他端が低電位側電源Ｖｓｓに接続されている。ここで、モータドライバ３０は、インダクタＬ１及びコンデンサＣ１により、ノードＬｘの電圧よりも低電圧な出力電圧Ｖｏｕｔで、且つ大容量電流を負荷２に供給することができる。
【００１６】
図２に示すように、モータドライバ３０のハイサイド側の制御部１には、増幅部１１、ドライブ部１２、及びＰｃｈ  ＭＯＳトランジスタＰＭ６が設けられる。なお、ローサイド側の制御部１の構成及び動作は省略する。
【００１７】
増幅部１１には、定電流源１３、Ｎｃｈ  ＭＯＳトランジスタＮＭ１、Ｎｃｈ  ＭＯＳトランジスタＮＭ２、Ｐｃｈ  ＭＯＳトランジスタＰＭ１、Ｐｃｈ  ＭＯＳトランジスタＰＭ２、Ｐｃｈ  ＭＯＳトランジスタＰＭ５、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ５、及び抵抗Ｒ６が設けられる。増幅部１１は、相補信号Ｓｉｎａ及びＳｉｎｂを入力し、相補信号Ｓｉｎａ及びＳｉｎｂをレベルシフト及び増幅動作する。
【００１８】
抵抗Ｒ１は、一端が高電位側電源Ｖｄｄに接続され、他端がＰｃｈ  ＭＯＳトランジスタＰＭ１のソース（第２の端子）に接続される。抵抗Ｒ５は、一端が高電位側電源Ｖｄｄに接続され、他端がＰｃｈ  ＭＯＳトランジスタＰＭ１のゲート（制御端子）に接続される。Ｐｃｈ  ＭＯＳトランジスタＰＭ１は、ゲート（制御端子）がノードＮ１（ドレイン（第１の端子））に接続される。
【００１９】
ここで、高電位側電源Ｖｄｄと高電位側電源Ｖｃｃとは別電源である。高電位側電源Ｖｄｄは、相補信号Ｓｉｎａ及びＳｉｎｂをレベルシフト、増幅、及びドライブ処理するために使用される電源であり、レベルシフト量に応じて高電位側電源Ｖｄｄ電圧は変更される。高電位側電源Ｖｃｃはハイサイド側及びローサイド側のスイッチング素子に適用される電源であり、出力電圧Ｖｏｕｔにより高電位側電源Ｖｃｃ電圧が選択される。
【００２０】
Ｐｃｈ  ＭＯＳトランジスタＰＭ５は、ソースが高電位側電源Ｖｄｄに接続され、ゲート（制御端子）がドレイン（第１の端子）に接続される。抵抗Ｒ６は、一端がＰｃｈ  ＭＯＳトランジスタＰＭ５のドレイン（第１の端子）に接続され、他端がＰｃｈ  ＭＯＳトランジスタＰＭ２のソース（第２の端子）に接続される。
【００２１】
Ｐｃｈ  ＭＯＳトランジスタＰＭ２は、ゲート（制御端子）がノードＮ３に接続され、ドレイン（第１の端子）がノードＮ２に接続される。Ｐｃｈ  ＭＯＳトランジスタＰＭ５及び抵抗Ｒ６は、Ｐｃｈ  ＭＯＳトランジスタＰＭ２のソース電圧を高電位側電源Ｖｄｄ電圧よりも降圧させる役割をする。抵抗Ｒ２は、一端が高電位側電源Ｖｄｄに接続され、他端がノードＮ２及びＮ３に接続される。
【００２２】
Ｎｃｈ  ＭＯＳトランジスタＮＭ１は、ドレイン（第１の端子）がノードＮ１に接続され、ゲートに相補信号Ｓｉｎａが入力される。Ｎｃｈ  ＭＯＳトランジスタＮＭ２は、ドレイン（第１の端子）がノードＮ２に接続され、ゲートに相補信号Ｓｉｎｂが入力される。ここで、Ｎｃｈ  ＭＯＳトランジスタＮＭ１及びＮＭ２は、差動対をなす。定電流源１３は、一端がＮｃｈ  ＭＯＳトランジスタＮＭ１及びＮＭ２のソース（第２の端子）に接続され、他端が低電位側電源Ｖｓｓに接続され、低電位側電源Ｖｓｓ側に一定な電流を流す。
【００２３】
Ｐｃｈ  ＭＯＳトランジスタＰＭ６は、増幅部１１とドライブ部１２の間に設けられ、ソース（第２の端子）が高電位側電源Ｖｄｄに接続され、ゲート（制御端子）がノードＮ３に接続され、ドレイン（第１の端子）がノードＮ１及びＰｃｈ  ＭＯＳトランジスタＰＭ３のゲート（制御端子）に接続される。Ｐｃｈ  ＭＯＳトランジスタＰＭ６は、制御部１で発生する寄生電流を吸収する寄生電流吸収手段として機能する。詳細は後述する。ここでは、Ｐｃｈ  ＭＯＳトランジスタＰＭ６を制御部１に設けているが、制御部１の外に設けてもよい。
【００２４】
ドライブ部１２には、Ｎｃｈ  ＭＯＳトランジスタＮＭＸ、Ｐｃｈ  ＭＯＳトランジスタＰＭ３、Ｐｃｈ  ＭＯＳトランジスタＰＭ４、抵抗Ｒ３、及び抵抗Ｒ４が設けられる。ドライブ部１２は、増幅部１１から出力される信号を入力し、その信号をドライブしてハイサイド側のＮｃｈ  パワーＭＯＳトランジスタＮＰＴ１のゲートに出力する。
【００２５】
抵抗Ｒ３は、一端が、高電位側電源Ｖｄｄに接続され、他端がＰｃｈ  ＭＯＳトランジスタＰＭ３のソース（第２の端子）に接続される。Ｐｃｈ  ＭＯＳトランジスタＰＭ３は、ゲート（制御端子）が、Ｐｃｈ  ＭＯＳトランジスタＰＭ６のドレイン（第１の端子）、抵抗Ｒ５の他端、Ｐｃｈ  ＭＯＳトランジスタＰＭ１のゲート（制御端子）、及びノードＮ１に接続され、ドレイン（第１の端子）がノードＮ４に接続される。Ｐｃｈ  ＭＯＳトランジスタＰＭ３は、Ｐｃｈ  ＭＯＳトランジスタＰＭ１とカレントミラー回路を構成し、Ｐｃｈ  ＭＯＳトランジスタＰＭ１が動作して抵抗Ｒ１側からＮｃｈ  ＭＯＳトランジスタＮＭ１側に電流が流れると、抵抗Ｒ４を介してノードＬｘ側に一定な電流を流す。
【００２６】
抵抗Ｒ４は、一端がノードＮ４に接続され、他端がノードＬｘに接続される。Ｐｃｈ  ＭＯＳトランジスタＰＭ４は、ソース（第２の端子）が高電位側電源Ｖｄｄに接続され、ゲート（制御端子）がノードＮ２及びＮ３に接続され、ドレイン（第１の端子）がノードＮ５に接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＸは、ドレイン（第１の端子）がノードＮ５に接続され、ゲート（制御端子）がノードＮ４に接続され、ソース（第２の端子）がノードＬｘに接続される。ノードＮ５（Ｐｃｈ  ＭＯＳトランジスタＰＭ４のドレインとＮｃｈ  ＭＯＳトランジスタＮＭＸのドレインの間）から第１の制御信号がハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＮＰＴ１に出力される。
【００２７】
ここで、制御部１を構成するＮｃｈ  ＭＯＳトランジスタ及びＰｃｈ  ＭＯＳトランジスタには、ノーマリオフのエンハンスメントモード（Ｅ型）ＭＯＳトランジスタを使用している。
【００２８】
図３に示すように、従来のモータドライバのハイサイド側の制御部１ａには、増幅部１１ａ、及びドライブ部１２設けられる。ここで、従来のモータドライバでは、制御部１ａに寄生電流吸収手段が設けられず、増幅部１１ａを本実施例よりも簡素化している。なお、ローサイド側の制御部１ａの構成及び動作は省略し、本実施例の制御部１ａ（図２に示す）と同一部分の説明を省略し、異なる部分のみ説明する。
【００２９】
増幅部１１ａには、定電流源１３、Ｎｃｈ  ＭＯＳトランジスタＮＭ１、Ｎｃｈ  ＭＯＳトランジスタＮＭ２、Ｐｃｈ  ＭＯＳトランジスタＰＭ１、Ｐｃｈ  ＭＯＳトランジスタＰＭ２、抵抗Ｒ１、及び抵抗Ｒ２が設けられる。
【００３０】
Ｐｃｈ  ＭＯＳトランジスタＰＭ１は、ソースが抵抗Ｒ１の他端に接続され、ゲートがＰｃｈ  ＭＯＳトランジスタＰＭ２のゲート及びノードＮ１（ドレイン）される。Ｐｃｈ  ＭＯＳトランジスタＰＭ２は、ソースが高電位側電源Ｖｄｄに接続され、ドレインがノードＮ２に接続される。抵抗Ｒ２は、一端が高電位側電源Ｖｄｄに接続され、他端がノードＮ２に接続される。Ｐｃｈ  ＭＯＳトランジスタＰＭ１及びＰＭ２はカレントミラー回路を構成する。
【００３１】
図４に示すように、本実施例及び従来のモータドライバを構成する半導体装置では、例えばＰ型基板（Ｐｓｕｂ）の第一主面（表面）にＮウエル層が設けられる。Ｐ型基板（Ｐｓｕｂ）上には、制御部を構成するＮｃｈ  ＭＯＳトランジスタのソース層及びドレイン層としてのＮ＋拡散層が設けられ、ソース層とドレイン層の間にゲートが設けられる。Ｎウエル層上には、制御部を構成するＰｃｈ  ＭＯＳトランジスタのソース層及びドレイン層としてのＰ＋拡散層が設けられ、ソース層とドレイン層の間にゲートが設けられる。なお、ハイサイド側及びローサイド側のＮｃｈ  パワーＭＯＳトランジスタについては図示を省略している。
【００３２】
ここで、増幅部のＮｃｈ  ＭＯＳトランジスタＮＭ１とドライブ部のＮｃｈ  ＭＯＳトランジスタＮＭＸは、他のＮｃｈ  ＭＯＳトランジスタよりも近接して配置される。このため、Ｎｃｈ  ＭＯＳトランジスタＮＭ１とＮｃｈ  ＭＯＳトランジスタＮＭＸとの間隔（ドレイン間距離）としての寄生ｎｐｎトランジスタのベース幅Ｗｂ１と、他のＮｃｈ  ＭＯＳトランジスタとＮｃｈ  ＭＯＳトランジスタＮＭＸとの間隔（ドレイン間距離）としての寄生ｎｐｎトランジスタのベース幅Ｗｂ２との関係は、
Wb2＞＞Wb１・・・・・・・・・・式（１）
で表される。電流増幅率ｈｆｅは、ベース幅Ｗｂに反比例するので、Ｎｃｈ  ＭＯＳトランジスタＮＭ１とＮｃｈ  ＭＯＳトランジスタＮＭＸとの間の寄生ｎｐｎトランジスタの電流増幅率ｈｆｅ１と、他のＮｃｈ  ＭＯＳトランジスタとＮｃｈ  ＭＯＳトランジスタＮＭＸとの間の寄生ｎｐｎトランジスタの電流増幅率ｈｆｅ２との関係は、
hfe１＞＞hfe２・・・・・・・・・・式（２）
で表される。即ち、微少な電流（ベース電流）がＰ型基板（Ｐｓｕｂ）側に流れると、Ｎｃｈ  ＭＯＳトランジスタＮＭ１とＮｃｈ  ＭＯＳトランジスタＮＭＸとの間の寄生ｎｐｎトランジスタが“ＯＮ”し、Ｎｃｈ  ＭＯＳトランジスタＮＭ１のドレイン側（寄生ｎｐｎトランジスタのコレクタ）からＮｃｈ  ＭＯＳトランジスタＮＭＸのドレイン側（寄生ｎｐｎトランジスタのエミッタ）へ寄生電流が流れる。Ｐｓｕｂ側にベース電流が流れなくなるとこの寄生電流も流れなくなる。
【００３３】
次に、モータドライバの動作について図５乃至及び図８を参照して説明する。図５は本実施例のモータドライバの動作を示すタイミングチャート、図６は本実施例のモータドライバに発生する寄生電流の流れを示す模式図、図７は従来のモータドライバの動作を示すタイミングチャート、図８は従来のモータドライバに発生する寄生電流の流れを示す模式図である。
【００３４】
図５に示すように、本実施例のモータドライバでは、相補信号Ｓｉｎａが“Ｈｉｇｈ”レベル、相補信号Ｓｉｎｂが“Ｌｏｗ”レベルのとき、Ｎｃｈ  ＭＯＳトランジスタＮＭ１が“ＯＮ”し、Ｎｃｈ  ＭＯＳトランジスタＮＭ２が“ＯＦＦ”し、Ｐｃｈ  ＭＯＳトランジスタＰＭ１とカレントミラー回路を構成するＰｃｈ  ＭＯＳトランジスタＰＭ３が“ＯＮ”する。このため、寄生ｎｐｎトランジスタを介して、Ｎｃｈ  ＭＯＳトランジスタＮＭ１のドレイン側からＮｃｈ  ＭＯＳトランジスタＮＭＸのドレイン側に寄生電流（Ｉｓ−ｎｐｎ）が流れ、Ｐｃｈ  ＭＯＳトランジスタＰＭ３からノードＬｘ側に電流が流れハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＮＰＴ１が“ＯＦＦ”、出力電圧Ｖｏｕｔが“Ｌｏｗ”である。
【００３５】
次に、相補信号Ｓｉｎａが“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化し、相補信号Ｓｉｎｂが“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化すると、Ｎｃｈ  ＭＯＳトランジスタＮＭ２が“ＯＮ”し、抵抗Ｒ２、ノードＮ３、及びノードＮ２を介してＮｃｈ  ＭＯＳトランジスタＮＭ２側に電流が流れる。
【００３６】
このため、寄生電流吸収手段としてのＰｃｈ  ＭＯＳトランジスタＰＭ６が“ＯＮ”する。寄生電流の流れるルートは、図６に示すように、Ｐｃｈ  ＭＯＳトランジスタＰＭ６⇒ノードＮ１（Ｐｃｈ  ＭＯＳトランジスタＰＭ１のドレイン）⇒Ｎｃｈ  ＭＯＳトランジスタＮＭ１のドレイン⇒ノードＮ５（Ｎｃｈ  ＭＯＳトランジスタＮＭＸのドレイン）となる。Ｐｃｈ  ＭＯＳトランジスタＰＭ１は、寄生電流の影響により“ＯＮ”せず、Ｐｃｈ  ＭＯＳトランジスタＰＭ１とカレントミラー回路を構成するＰｃｈ  ＭＯＳトランジスタＰＭ３も“ＯＮ”しないのでＰｃｈ  ＭＯＳトランジスタＰＭ３からノードＮ４、抵抗Ｒ４、及びノードＬｘ側に電流が流れない。所定時間経過後、基板側へのベース電流が減少し、寄生電流が減少する。
【００３７】
したがって、相補信号Ｓｉｎａが“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化し、相補信号Ｓｉｎｂが“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化するとき、寄生電流が発生してもハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＮＰＴ１が誤動作せず、正常な出力電圧Ｖｏｕｔが出力される。
【００３８】
図７に示すように、従来のモータドライバでは、相補信号Ｓｉｎａが“Ｈｉｇｈ”レベル、相補信号Ｓｉｎｂが“Ｌｏｗ”レベルのとき、Ｎｃｈ  ＭＯＳトランジスタＮＭ１が“ＯＮ”し、Ｎｃｈ  ＭＯＳトランジスタＮＭ２が“ＯＦＦ”し、Ｐｃｈ  ＭＯＳトランジスタＰＭ１とカレントミラー回路を構成するＰｃｈ  ＭＯＳトランジスタＰＭ３が“ＯＮ”する。このため、寄生ｎｐｎトランジスタを介して、Ｎｃｈ  ＭＯＳトランジスタＮＭ１のドレイン側からＮｃｈ  ＭＯＳトランジスタＮＭＸのドレイン側に寄生電流（Ｉｓ−ｎｐｎ）が流れ、Ｐｃｈ  ＭＯＳトランジスタＰＭ３からノードＬｘ側に電流が流れハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＮＰＴ１が“ＯＦＦ”、出力電圧Ｖｏｕｔが“Ｌｏｗ”である。
【００３９】
次に、相補信号Ｓｉｎａが“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化し、相補信号Ｓｉｎｂが“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化すると、Ｎｃｈ  ＭＯＳトランジスタＮＭ２が“ＯＮ”し、Ｎｃｈ  ＭＯＳトランジスタＮＭ１が“ＯＦＦ”する。このとき、本来Ｐｃｈ  ＭＯＳトランジスタＰＭ１が“ＯＦＦ”となるべきところ、寄生電流の影響によりＰｃｈ  ＭＯＳトランジスタＰＭ１が“ＯＮ”し、Ｐｃｈ  ＭＯＳトランジスタＰＭ１とカレントミラー回路を構成するＰｃｈ  ＭＯＳトランジスタＰＭ３が“ＯＮ”する。
【００４０】
寄生電流の流れるルートは、図８に示すように、Ｐｃｈ  ＭＯＳトランジスタＰＭ１⇒ノードＮ１（Ｐｃｈ  ＭＯＳトランジスタＰＭ１のドレイン）⇒Ｎｃｈ  ＭＯＳトランジスタＮＭ１のドレイン⇒ノードＮ５（Ｎｃｈ  ＭＯＳトランジスタＮＭＸのドレイン）となる。Ｐｃｈ  ＭＯＳトランジスタＰＭ３が“ＯＮ”することにより、Ｐｃｈ  ＭＯＳトランジスタＰＭ３からノードＮ４、抵抗Ｒ４、及びノードＬｘ側に電流が流れる。所定時間経過後、基板側へのベース電流が減少し、寄生電流が減少する。
【００４１】
Ｐｃｈ  ＭＯＳトランジスタＰＭ１が“ＯＮ”すると、Ｐｃｈ  ＭＯＳトランジスタＰＭ２のゲート電圧が低下し、Ｐｃｈ  ＭＯＳトランジスタＰＭ２が“ＯＦＦ”となるべきところが“ＯＮ”する。このため、Ｐｃｈ  ＭＯＳトランジスタＰＭ４が“ＯＦＦ”し、寄生電流が一定なレベルまで減少する期間、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＮＰＴ１が“ＯＮ”しない。
【００４２】
したがって、相補信号Ｓｉｎａが“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化し、相補信号Ｓｉｎｂが“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化するとき、寄生電流が発生し、寄生電流が一定なレベルまで減少する期間である誤動作期間、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＮＰＴ１が誤動作し、正常な出力電圧Ｖｏｕｔが出力されない。
【００４３】
上述したように、本実施例の駆動回路では、ハイサイド側の制御部１には、増幅部１１、ドライブ部１２、及びＰｃｈ  ＭＯＳトランジスタＰＭ６が設けられる。増幅部１１には、定電流源１３、Ｎｃｈ  ＭＯＳトランジスタＮＭ１、Ｎｃｈ  ＭＯＳトランジスタＮＭ２、Ｐｃｈ  ＭＯＳトランジスタＰＭ１、Ｐｃｈ  ＭＯＳトランジスタＰＭ２、Ｐｃｈ  ＭＯＳトランジスタＰＭ５、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ５、及び抵抗Ｒ６が設けられ、相補信号Ｓｉｎａ及びＳｉｎｂが入力される。ドライブ部１２には、Ｎｃｈ  ＭＯＳトランジスタＮＭＸ、Ｐｃｈ  ＭＯＳトランジスタＰＭ３、Ｐｃｈ  ＭＯＳトランジスタＰＭ４、抵抗Ｒ３、及び抵抗Ｒ４が設けられる。Ｐｃｈ  ＭＯＳトランジスタＰＭ６は、増幅部１１とドライブ部１２の間に設けられ、ソースが高電位側電源Ｖｄｄに接続され、ゲートがノードＮ３に接続され、ドレインがノードＮ１及びＰｃｈ  ＭＯＳトランジスタＰＭ３のゲートに接続される。Ｐｃｈ  ＭＯＳトランジスタＰＭ６は、制御部１に入力される相補信号Ｓｉｎａ及びＳｉｎｂの信号レベルが変化するとき、制御部１で寄生ｎｐｎトランジスタのベース幅が一番小さなＮｃｈ  ＭＯＳトランジスタＮＭ１のドレインとＮｃｈ  ＭＯＳトランジスタＮＭＸのドレイン間に発生する寄生電流を吸収する寄生電流吸収手段として機能する。
【００４４】
このため、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＮＰＴ１及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＮＰＴ２を制御する制御部１で寄生電流が発生しても、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＮＰＴ１の誤動作を防止でき、正常な出力電圧Ｖｏｕｔを出力することができる。また、寄生電流を抑制するために、複雑な回路を必要とせず回路規模の増加を抑制できる。更に、寄生電流を抑制するために、駆動回路を構成する半導体装置に高濃度埋め込み層、拡散深さの深い高濃度拡散層、或いはエピタキシャル層など追加製造工程を付加する必要がなく、半導体装置の製造工程を簡素化でき製造コストを低減できる。
【００４５】
なお、本実施例では、制御部にＭＯＳトランジスタを用いているが、ＭＩＳトランジスタ（ＭＩＳＦＥＴ（Metal  Insulator  Semiconductor  Field  Effect  Transistor）とも呼称される）を用いてもよい。また、スイッチング素子にパワーＭＯＳトランジスタを用いているがＩＧＢＴを用いてもよい。
【実施例２】
【００４６】
次に、本発明の実施例２に係る駆動回路について、図面を参照して説明する。図９は駆動回路としてのモータドライバのハイサイド側の制御部の構成を示す回路図である。本実施例では、寄生電流吸収手段としてのＮｃｈ  ＭＯＳトランジスタの特性を変更している。
【００４７】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００４８】
図９に示すように、モータドライバのハイサイド側の制御部１ｂには、増幅部１１ｂ、ドライブ部１２、及びＰｃｈ  ＭＯＳトランジスタＰＭ１６が設けられる。なお、ローサイド側の制御部１ｂの構成及び動作は省略する。
【００４９】
増幅部１１ｂには、定電流源１３、Ｎｃｈ  ＭＯＳトランジスタＮＭ１、Ｎｃｈ  ＭＯＳトランジスタＮＭ２、Ｐｃｈ  ＭＯＳトランジスタＰＭ１、Ｐｃｈ  ＭＯＳトランジスタＰＭ１２、抵抗Ｒ１、抵抗Ｒ２、及び抵抗Ｒ５が設けられる。増幅部１１ｂは、相補信号Ｓｉｎａ及びＳｉｎｂを入力し、相補信号Ｓｉｎａ及びＳｉｎｂをレベルシフト及び増幅動作する。増幅部１１ｂは、実施例１の増幅部よりも簡略化している。
【００５０】
Ｐｃｈ  ＭＯＳトランジスタＰＭ１２は、ソース（第２の端子）が高電位側電源Ｖｄｄに接続され、ゲート（制御端子）がノードＮ３に接続され、ドレイン（第１の端子）がノードＮ２に接続される。
【００５１】
Ｐｃｈ  ＭＯＳトランジスタＰＭ１６は、増幅部１１ｂとドライブ部１２の間に設けられ、ソース（第２の端子）が高電位側電源Ｖｄｄに接続され、ゲート（制御端子９がノードＮ３に接続され、ドレイン（第１の端子）がノードＮ１及びＰｃｈ  ＭＯＳトランジスタＰＭ３のゲート（制御端子）に接続される。Ｐｃｈ  ＭＯＳトランジスタＰＭ１６は、制御部１で発生する寄生電流を吸収する寄生電流吸収手段として機能する。
【００５２】
ここで、Ｐｃｈ  ＭＯＳトランジスタＰＭ１２及びＰＭ１６はノーマリオフのエンハンスメント型ＭＯＳトランジスタであるが、Ｐｃｈ  ＭＯＳトランジスタＰＭ１２の閾値電圧の絶対値｜Ｖｔｈ１２｜とＰｃｈ  ＭＯＳトランジスタＰＭ１６の閾値電圧の絶対値｜Ｖｔｈ１６｜との関係を、
|Vth１2|＞＞|Vth１6|＞0・・・・・・・・・式（３）
に設定される。相補信号Ｓｉｎｂが“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化すると、閾値電圧の絶対値の小さなＰｃｈ  ＭＯＳトランジスタＰＭ１６は、“ＯＮ”する。
【００５３】
実施例１と同様に（図６に示す）、寄生電流の流れるルートは、Ｐｃｈ  ＭＯＳトランジスタＰＭ１６⇒ノードＮ１（Ｐｃｈ  ＭＯＳトランジスタＰＭ１のドレイン）⇒Ｎｃｈ  ＭＯＳトランジスタＮＭ１のドレイン⇒ノードＮ５（Ｎｃｈ  ＭＯＳトランジスタＮＭＸのドレイン）となる。Ｐｃｈ  ＭＯＳトランジスタＰＭ１は、寄生電流の影響により“ＯＮ”せず、Ｐｃｈ  ＭＯＳトランジスタＰＭ１とカレントミラー回路を構成するＰｃｈ  ＭＯＳトランジスタＰＭ３も“ＯＮ”せずにＰｃｈ  ＭＯＳトランジスタＰＭ３からノードＮ４、抵抗Ｒ４、及びノードＬｘ側に電流が流れない。また、閾値電圧の絶対値の大きなＰｃｈ  ＭＯＳトランジスタＰＭ１２は、“ＯＮ”せず、Ｐｃｈ  ＭＯＳトランジスタＰＭ４も“ＯＦＦ”しない。
【００５４】
上述したように、本実施例の駆動回路では、ハイサイド側の制御部１ｂには、増幅部１１ｂ、ドライブ部１２、及びＰｃｈ  ＭＯＳトランジスタＰＭ１６が設けられる。増幅部１１ｂには、定電流源１３、Ｎｃｈ  ＭＯＳトランジスタＮＭ１、Ｎｃｈ  ＭＯＳトランジスタＮＭ２、Ｐｃｈ  ＭＯＳトランジスタＰＭ１、Ｐｃｈ  ＭＯＳトランジスタＰＭ１２、抵抗Ｒ１、抵抗Ｒ２、及び抵抗Ｒ５が設けられ、相補信号Ｓｉｎａ及びＳｉｎｂが入力される。ドライブ部１２には、Ｎｃｈ  ＭＯＳトランジスタＮＭＸ、Ｐｃｈ  ＭＯＳトランジスタＰＭ３、Ｐｃｈ  ＭＯＳトランジスタＰＭ４、抵抗Ｒ３、及び抵抗Ｒ４が設けられる。Ｐｃｈ  ＭＯＳトランジスタＰＭ１６は、増幅部１１ｂとドライブ部１２の間に設けられ、ソースが高電位側電源Ｖｄｄに接続され、ゲートがノードＮ３に接続され、ドレインがノードＮ１及びＰｃｈ  ＭＯＳトランジスタＰＭ３のゲートに接続され、閾値電圧の絶対値がＰｃｈ  ＭＯＳトランジスタＰＭ１２よりも小さい。Ｐｃｈ  ＭＯＳトランジスタＰＭ１６は、制御部１ｂに入力される相補信号Ｓｉｎａ及びＳｉｎｂの信号レベルが変化するとき、制御部１ｂで寄生ｎｐｎトランジスタのベース幅が一番小さなＮｃｈ  ＭＯＳトランジスタＮＭ１のドレインとＮｃｈ  ＭＯＳトランジスタＮＭＸのドレイン間に発生する寄生電流を吸収する寄生電流吸収手段として機能する。
【００５５】
このため、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＮＰＴ１及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＮＰＴ２を制御する制御部１ｂで寄生電流が発生しても、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＮＰＴ１の誤動作を防止でき、正常な出力電圧Ｖｏｕｔを出力することができる。また、寄生電流を抑制するために、複雑な回路を必要とせず回路規模の増加を抑制できる。そして、実施例１よりも制御部の構成を簡素化することができる。更に、寄生電流を抑制するために、駆動回路を構成する半導体装置に高濃度埋め込み層、拡散深さの深い高濃度拡散層、或いはエピタキシャル層など追加製造工程を付加する必要がなく、半導体装置の製造工程を簡素化でき製造コストを低減できる。
【００５６】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００５７】
例えば、本実施例では、モータドライバに適用しているが、ハイサイド側スイッチング素子及びローサイド側スイッチング素子が設けられるインバータ、ＤＣ−ＤＣコンバータ、或いはレギュレータなどにも適用することができる。また、ハイサイド側スイッチング素子及びローサイド側スイッチング素子にＮｃｈ  パワーＭＯＳトランジスタを使用しているが、ハイサイド側スイッチング素子にＰｃｈ  パワーＭＯＳトランジスタを、ローサイド側スイッチング素子にＮｃｈ  パワーＭＯＳトランジスタを使用してもよい。ハイサイド側スイッチング素子及びローサイド側スイッチング素子にＰｃｈ  パワーＭＯＳトランジスタを使用してもよい。
【００５８】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  制御端子に第１の入力信号が入力される第１のトランジスタと、制御端子に前記第１の入力信号とは逆位相の第２の入力信号が入力され、前記第１のトランジスタとは差動対をなす第２のトランジスタと、高電位側電源側と前記第１のトランジスタの間に設けられ、制御端子が第１の端子に接続される第３のトランジスタと、前記高電位側電源側と前記第２のトランジスタの間に設けられる第４のトランジスタとを備え、前記第１及び第２の入力信号をレベルシフトし、増幅動作する増幅部と、前記第３のトランジスタとカレントミラー回路を構成する第５のトランジスタを備え、前記増幅部から出力されるレベルシフト及び増幅された前記第１及び第２の入力信号が入力され、ハイサイド側スイッチング素子を制御する第１の制御信号を生成するドライブ部とを有し、前記第１及び第２の入力信号の信号レベルが変化するとき、寄生トランジスタが動作して寄生電流を発生する制御部と、前記増幅部と前記ドライブ部の間に設けられ、第２の端子が前記高電位側電源側に接続され、第１の端子が前記第３及び第４の制御端子に接続され、前記第４のトランジスタよりも閾値電圧の絶対値が小さく、前記第１及び第２の入力信号の信号レベルが変化し、前記第２のトランジスタがオンするとき、動作し、前記第３及び第４のトランジスタをオフさせて前記寄生電流を吸収する寄生電流吸収手段とを具備する特徴とする駆動回路。
【００５９】
（付記２）  前記第１及び第２の入力信号の信号レベルが変化し、前記第２のトランジスタがオンするとき、前記第４のトランジスタはオフする付記１に記載の駆動回路。
【００６０】
（付記３）  前記寄生電流吸収手段は、Ｐｃｈ  ＭＯＳトランジスタ又はＰｃｈ  ＭＩＳトランジスタである付記１又は２に記載の駆動回路。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施例１に係るモータドライバを示すブロック図。
【図２】本発明の実施例１に係るモータドライバのハイサイド側の制御部の構成を示す回路図。
【図３】本発明の実施例１に係る従来のモータドライバのハイサイド側の制御部の構成を示す回路図。
【図４】本発明の実施例１に係るモータドライバのハイサイド側の制御部を示す模式断面図。
【図５】本発明の実施例１に係る本実施例のモータドライバの動作を示すタイミングチャート。
【図６】本発明の実施例１に係る本実施例のモータドライバに発生する寄生電流の流れを示す模式図。
【図７】本発明の実施例１に係る従来のモータドライバの動作を示すタイミングチャート。
【図８】本発明の実施例１に係る従来のモータドライバに発生する寄生電流の流れを示す模式図。
【図９】本発明の実施例２に係るモータドライバのハイサイド側の制御部の構成を示す回路図。
【符号の説明】
【００６２】
１、１ａ、ｉｂ  制御部
２  負荷
１１、１１ａ、１１ｂ  増幅部
１２  ドライブ部
１３  定電流源
３０  モータドライバ
Ｃ１  コンデンサ
Ｌ１  インダクタ
Ｎ１〜５、Ｌｘ  ノード
ＮＭ１、ＮＭ２、ＮＭＸ  Ｎｃｈ  ＭＯＳトランジスタ
ＮＰＴ１、ＮＰＴ２  Ｎｃｈ  パワーＭＯＳトランジスタ
ＰＭ１〜６、ＰＭ１２、ＰＭ１６  Ｐｃｈ  ＭＯＳトランジスタ
Ｒ１〜６  抵抗
Ｓｉｎａ、Ｓｉｎｂ  相補信号
Ｖｃｃ  高電位側電源
Ｖｄｄ  高電位側電源
Ｖｏｕｔ  出力電圧
Ｖｓｓ  低電位側電源
Ｗｂ１、Ｗｂ２  寄生ｎｐｎトランジスタのベース幅
【図１】
2009005523.tif 000003
【図２】
2009005523.tif 000004
【図３】
2009005523.tif 000005
【図４】
2009005523.tif 000006
【図５】
2009005523.tif 000007
【図６】
2009005523.tif 000008
【図７】
2009005523.tif 000009
【図８】
2009005523.tif 000010
【図９】
2009005523.tif 000011