(57)【要約】【課題】信号供給部のコストと占有面積を下げることにより、パネルモジュールの低コスト化および小型化を図ることを可能にする。【解決手段】画素アレイ部３０の複数の画素列を単位として信号線３３（３１−１，３１−２，……）を１本ずつ配線し、当該信号線３３を通して複数の画素列に属する同一画素行の複数の画素、例えば２つの画素２０ｏ，２０ｅに対して水平駆動回路６０から映像信号の信号電圧Ｖｓｉｇを時系列で供給する一方、書き込み走査回路４０および電源供給走査回路５０による駆動制御の下に、時系列で供給される映像信号の信号電圧Ｖｓｉｇの２つの画素２０ｏ，２０ｅへの書き込み駆動を１フィールド／フレーム周期内で時分割にて行うようにして、１本の信号線３３を２つの画素２０ｏ，２０ｅ間で共通に使用する。【選択図】図１１
2009204664.tif 000002
【特許請求の範囲】
【請求項１】
電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の複数の画素列を単位として配線された信号線と、
前記複数の画素列に属する同一画素行の複数の画素に対して前記信号線を通して映像信号を時系列で供給する信号供給部と、
前記信号線を通して時系列で供給される前記映像信号の前記複数の画素への書き込み駆動を１画面表示周期内で時分割にて行う書き込み駆動部と
を備えたことを特徴する表示装置。
【請求項２】
前記画素アレイ部の画素行ごとに前記複数の画素に対応する本数ずつ配線され、前記書き込みトランジスタを駆動する書き込み信号を前記複数の画素の各々に伝送する複数の走査線と、
前記画素アレイ部の画素行ごとに１本ずつ配線され、前記電気光学素子の発光／非発光を制御する発光制御信号を前記複数の画素に伝送する発光制御線とを有し、
前記書き込み駆動部は、
前記書き込み信号を前記複数の走査線の各々を通して前記複数の画素に対して時分割にて順番に供給する書き込み走査回路と、
前記書き込み走査回路による走査に同期して、前記発光制御信号を前記１本の発光制御線を通して前記複数の画素の各々に対して共通に供給する発光駆動走査回路とからなる
ことを特徴とする請求項１記載の表示装置。
【請求項３】
前記画素アレイ部の画素行ごとに１本ずつ配線され、前記書き込みトランジスタを駆動する書き込み信号を前記複数の画素に伝送する走査線と、
前記画素アレイ部の画素行ごとに前記複数の画素に対応する本数ずつ配線され、前記電気光学素子の発光／非発光を制御する発光制御信号を前記複数の画素の各々に伝送する複数の発光制御線とを有し、
前記書き込み駆動部は、
前記書き込み信号を前記１本の走査線を通して前記複数の画素に対して共通に供給する書き込み走査回路と、
前記書き込み走査回路による走査に同期して、前記発光制御信号を前記複数の発光制御線の各々を通して前記複数の画素の各々に対して供給する発光駆動走査回路とからなる
ことを特徴とする請求項１記載の表示装置。
【請求項４】
前記書き込みトランジスタは、前記複数の画素に対して共通に設けられ、前記１本の走査線を通して供給される前記書き込み信号に基づいて前記映像信号を前記複数の画素に書き込む
ことを特徴とする請求項３記載の表示装置。
【請求項５】
前記画素アレイ部の画素行ごとに１本ずつ配線され、前記電気光学素子の発光／非発光を制御する発光制御信号を前記複数の画素の各々に伝送する発光制御線を有し、
前記発光制御線を上下の画素行の特定の位置関係にある２つの画素間で共通に使用する
ことを特徴とする請求項１記載の表示装置。
【請求項６】
前記２つの画素は、隣接する画素列に属する位置関係にある
ことを特徴とする請求項５記載の表示装置。
【請求項７】
前記２つの画素は、同じ画素列に属する位置関係にある
ことを特徴とする請求項５記載の表示装置。
【請求項８】
前記駆動トランジスタの閾値電圧の画素ごとのばらつきを補正する閾値補正動作を、前記２つの画素間で同時に行う
ことを特徴とする請求項５記載の表示装置。
【請求項９】
前記書き込みトランジスタによる前記映像信号の書き込み動作および前記駆動トランジスタの移動度の画素ごとのばらつきを補正する移動度補正動作を、前記２つの画素間で順番に行う
ことを特徴とする請求項８記載の表示装置。
【請求項１０】
前記信号供給部は、前記信号線について複数本を単位とし、当該単位となる複数本の信号線に対して前記映像信号を時分割にて選択的に供給する
ことを特徴とする請求項１記載の表示装置。
【請求項１１】
電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置された画素アレイ部を備えた表示装置において、
前記画素アレイ部の複数の画素列を単位として信号線を配線し、
前記複数の画素列に属する同一画素行の複数の画素に対して前記信号線を通して映像信号を時系列で供給し、
前記信号線を通して時系列で供給される前記映像信号の前記複数の画素への書き込み駆動を時分割にて行う
ことを特徴する表示装置の駆動方法。
【請求項１２】
電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の複数の画素列を単位として配線された信号線と、
前記複数の画素列に属する同一画素行の複数の画素に対して前記信号線を通して映像信号を時系列で供給する信号供給部と、
前記信号線を通して時系列で供給される前記映像信号の前記複数の画素への書き込み駆動を時分割にて行う書き込み駆動部と
を備えた表示装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に配置されてなる平面型（フラットパネル型）の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子を含む画素（画素回路）が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子を用いた有機ＥＬ表示装置が開発され、商品化が進められている。
【０００３】
有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子が１０Ｖ以下の印加電圧で駆動できるために低消費電力であり、また自発光素子であることから、液晶セルを含む画素ごとに当該液晶セルにて光源（バックライト）からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかも液晶表示装置には必須なバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式を採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
【０００５】
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
【０００６】
ところで、一般的に、有機ＥＬ素子のＩ−Ｖ特性（電流−電圧特性）は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。有機ＥＬ素子を電流駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）としてＮチャネル型のＴＦＴを用いた画素回路では、駆動トランジスタのソース側に有機ＥＬ素子が接続されることになるために、有機ＥＬ素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化し、その結果、有機ＥＬ素子の発光輝度も変化する。
【０００７】
このことについてより具体的に説明する。駆動トランジスタのソース電位は、当該駆動トランジスタと有機ＥＬ素子の動作点で決まる。そして、有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機ＥＬ素子の動作点が変動してしまうために、駆動トランジスタのゲートに同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化するために、当該駆動トランジスタに流れる電流値が変化する。その結果、有機ＥＬ素子に流れる電流値も変化するために、有機ＥＬ素子の発光輝度が変化することになる。
【０００８】
また、ポリシリコンＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタの閾値電圧Ｖｔｈや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度（以下、「駆動トランジスタの移動度」と記述する）μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Ｖｔｈや移動度μが画素ごとに異なったりする（個々のトランジスタ特性にばらつきがある）。
【０００９】
駆動トランジスタの閾値電圧Ｖｔｈや移動度μが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲートに画素間で同じ電圧を印加しても、有機ＥＬ素子の発光輝度に画素間でばらつきが生じ、その結果、画面の一様性（ユニフォーミティ）が損なわれる。
【００１０】
そこで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子の特性変動に対する補償機能、さらには駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正（以下、「閾値補正」と記述する）や、駆動トランジスタの移動度μの変動に対する補正（以下、「移動度補正」と記述する）の各補正機能を画素回路の各々に持たせる構成を採っている（例えば、特許文献１参照）。
【００１１】
このように、画素回路の各々に、有機ＥＬ素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせることで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができる。
【００１２】
【特許文献１】特開２００６−１３３５４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ところで、有機ＥＬ素子等の電気光学素子を含む画素が行列状に配置されてなる表示装置では、一般的に、行列状の画素配列に対して画素列ごとに信号線を配線し、当該信号線を通して各画素（サブ画素／サブピクセル）に映像信号を供給する構成が採られる。この場合、信号供給部（ドライバ）は、画素列ごとに配線された信号線に対応した数の出力段を持つ必要がある。
【００１４】
一方、近年、表示装置の高精細化が進められており、それに比例して画素数が増える傾向にある。そして、画素数が増え、それに伴って信号供給部の出力段数が増加すると、その分だけ信号供給部の回路規模が大きくなるために、信号供給部のコストが上昇する。また、信号供給部の回路規模が大きくなると、表示パネル上における信号供給部が占める面積が増大するために、パネルモジュールの面積も増加し、モバイル機器などの電子機器への搭載が制限されることになる。
【００１５】
そこで、本発明は、信号供給部のコストと占有面積を下げることにより、パネルモジュールの低コスト化および小型化を図ることを可能にした表示装置、当該表示装置の駆動方法および当該表示装置を用いた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、本発明では、電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置された画素アレイ部を備えた表示装置において、前記画素アレイ部の複数の画素列を単位として信号線を配線し、前記複数の画素列に属する同一画素行の複数の画素に対して前記信号線を通して映像信号を時系列で供給し、前記信号線を通して時系列で供給される前記映像信号の前記複数の画素への書き込み駆動を時分割にて行うことを特徴としている。
【００１７】
上記構成の表示装置および当該表示装置を有する電子機器において、画素アレイ部の複数の画素列を単位として配線された１本の信号線を、複数の画素列に属する同一画素行の複数の画素間で共通に使用（共通化）することで、単位となる複数の画素の画素数をｘとすると、信号線の本数を画素列数（水平方向の画素数）の１／ｘに、即ちｘは２以上であることから１／２以下に削減できる。これにより、画素に映像信号を供給する信号供給部としては、画素列ごとに信号線を配線する場合の出力段数の１／２以下の回路構成のもので良いことになる。これは、信号供給部の回路規模を、画素列ごとに信号線を配線する場合の１／２以下に低減できることを意味する。
【発明の効果】
【００１８】
本発明によれば、信号供給部の回路規模を１／２以下に低減できることにより、信号供給部のコストと占有面積を下げることができるために、パネルモジュールの低コスト化および小型化を図ることが可能になる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２０】
［参考例］
先ず、本発明の理解を容易にするために、本発明の前提となるアクティブマトリクス型表示装置について参考例として説明する。この参考例に係るアクティブマトリクス型表示装置は、本願出願人によって特願２００６−１４１８３６号明細書にて提案された表示装置である。
【００２１】
図１は、参考例に係るアクティブマトリクス型表示装置の基本的な構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子（有機電界発光素子）を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。
【００２２】
図１に示すように、参考例に係る有機ＥＬ表示装置１０は、Ｒ（赤）Ｇ（緑）Ｂ（青）を単位として１画素（１ピクセル）を構成するサブ画素／サブピクセル（以下、便宜上単に「画素」と記述する）２０が行列状（マトリクス状）に２次元配置されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置され、各画素２０を駆動する駆動部とを有する構成となっている。画素２０を駆動する駆動部としては、例えば、書き込み走査回路４０、電源供給走査回路５０および水平駆動回路６０が設けられている。
【００２３】
画素アレイ部３０には、ｍ行ｎ列の画素配列に対して、画素行ごとに走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが配線され、画素列ごとに信号線３３−１〜３３−ｎが配線されている。
【００２４】
画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成され、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０は、アモルファスシリコンＴＦＴ(Thin Film Transistor;薄膜トランジスタ)または低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、書き込み走査回路４０、電源供給走査回路５０および水平駆動回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。
【００２５】
書き込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成され、画素アレイ部３０の各画素２０への映像信号の書き込みに際して、走査線３１−１〜３１−ｍに順次書き込み信号ＷＳ１〜ＷＳｍを供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。
【００２６】
電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成され、書き込み走査回路４０による線順次走査に同期して、第１電位Ｖｃｃｐと当該第１電位Ｖｃｃｐよりも低い第２電位Ｖｉｎｉで切り替わる電源供給線電位ＤＳ１〜ＤＳｍを電源供給線３２−１〜３２−ｍに供給することにより、画素２０の発光／非発光の制御を行なう。すなわち、電源供給線３２−１〜３２−ｍの電位ＤＳ１〜ＤＳｍは、画素２０の発光／非発光の制御を行なう発光制御信号としての機能を持っている。また、電源供給走査回路５０は、画素２０の発光駆動の制御を行なう発光駆動走査回路としての機能を持っている。
【００２７】
水平駆動回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇとオフセット電圧Ｖｏｆｓのいずれか一方を適宜選択し、信号線３３−１〜３３−ｎを介して画素アレイ部３０の各画素２０に対して例えば行単位で書き込む。すなわち、水平駆動回路６０は、映像信号の信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書き込みの駆動形態を採る信号供給部である。
【００２８】
ここで、オフセット電圧Ｖｏｆｓは、映像信号の信号電圧Ｖｓｉｇの基準となる基準電圧（例えば、黒レベルに相当する電圧）である。また、第２電位Ｖｉｎｉは、オフセット電圧Ｖｏｆｓよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶｔｈとするときＶｏｆｓ−Ｖｔｈよりも低い電位、好ましくはＶｏｆｓ−Ｖｔｈよりも十分に低い電位に設定される。
【００２９】
（画素回路）
図２は、参考例に係る有機ＥＬ表示装置１０における画素（画素回路）２０の具体的な構成例を示す回路図である。
【００３０】
図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１を発光素子として有し、当該有機ＥＬ素子２１に加えて、駆動トランジスタ２２、書き込みトランジスタ２３および保持容量２４を有する画素構成となっている。
【００３１】
ここで、駆動トランジスタ２２および書き込みトランジスタ２３としてＮチャネル型のＴＦＴを用いている。ただし、ここでの駆動トランジスタ２２および書き込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００３２】
有機ＥＬ素子２１は、全ての画素２０に対して共通に配線された共通電源供給線３４にカソード電極が接続されている。駆動トランジスタ２２は、ソース電極が有機ＥＬ素子２１のアノード電極に接続され、ドレイン電極が電源供給線３２（３２−１〜３２−ｍ）に接続されている。
【００３３】
書き込みトランジスタ２３は、ゲート電極が走査線３１（３１−１〜３１−ｍ）に接続され、一方の電極（ソース電極／ドレイン電極）が信号線３３（３３−１〜３３−ｎ）に接続され、他方の電極（ドレイン電極／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。
【００３４】
保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２のソース電極（有機ＥＬ素子２１のアノード電極）に接続されている。なお、有機ＥＬ素子２１のアノード電極と固定電位の間に補助容量を接続して有機ＥＬ素子２１のＥＬ容量の容量不足分を補う構成を採る場合もある。
【００３５】
上記構成の画素２０において、書き込みトランジスタ２３は、書き込み走査回路４０から走査線３１を通してゲート電極に印加される書き込み信号ＷＳに応答して導通状態となることにより、信号線３３を通して水平駆動回路６０から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇまたはオフセット電圧Ｖｏｆｓをサンプリングして画素２０内に書き込む。
【００３６】
この書き込まれた信号電圧Ｖｓｉｇまたはオフセット電圧Ｖｏｆｓは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。駆動トランジスタ２２は、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳが第１電位Ｖｃｃｐにあるときに、電源供給線３２から電流の供給を受けて、保持容量２４に保持された信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００３７】
（画素構造）
図３は、画素２０の断面構造の一例を示す断面図である。図３に示すように、画素２０は、駆動トランジスタ２２、書き込みトランジスタ２３等の画素回路が形成されたガラス基板２０１上に絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４が順に形成され、当該ウインド絶縁膜２０４の凹部２０４Ａに有機ＥＬ素子２１が設けられた構成となっている。
【００３８】
有機ＥＬ素子２１は、上記ウインド絶縁膜２０４の凹部２０４Ａの底部に形成された金属等からなるアノード電極２０５と、当該アノード電極２０５上に形成された有機層（電子輸送層、発光層、ホール輸送層/ホール注入層）２０６と、当該有機層２０６上に全画素共通に形成された透明導電膜等からなるカソード電極２０７とから構成されている。
【００３９】
この有機ＥＬ素子２１において、有機層２０６は、アノード電極２０５上にホール輸送層/ホール注入層２０６１、発光層２０６２、電子輸送層２０６３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０５を通して有機層２０６に電流が流れることで、当該有機層２０６内の発光層２０６２において電子と正孔が再結合する際に発光するようになっている。
【００４０】
図３に示すように、画素回路が形成されたガラス基板２０１上に、絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４を介して有機ＥＬ素子２１が画素単位で形成された後は、パッシベーション膜２０８を介して封止基板２０９が接着剤２１０によって接合され、当該封止基板２０９によって有機ＥＬ素子２１が封止されることにより、表示パネル７０が形成される。
【００４１】
（参考例に係る有機ＥＬ表示装置の回路動作）
次に、参考例に係る有機ＥＬ表示装置１０の基本的な回路動作について、図４のタイミング波形図を基に、図５および図６の動作説明図を用いて説明する。なお、図５および図６の動作説明図では、図面の簡略化のために、書き込みトランジスタ２３をスイッチのシンボルで図示している。有機ＥＬ素子２１のＥＬ容量２５についても図示している。
【００４２】
図４のタイミング波形図においては、時間軸を共通にして、１Ｈ（Ｈは水平期間）における走査線３１（３１−１〜３１−ｍ）の電位（書き込み信号）ＷＳの変化、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳの変化、信号線３３（３３−１〜３３−ｎ）の電位（Ｖｏｆｓ／Ｖｓｉｇ）の変化、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を表している。
【００４３】
＜発光期間＞
図４のタイミングチャートにおいて、時刻ｔ１以前は有機ＥＬ素子２１が発光状態にある（発光期間）。この発光期間では、電源供給線３２の電位ＤＳが第１電位Ｖｃｃｐにあり、また、書き込みトランジスタ２３が非導通状態にある。このとき、駆動トランジスタ２２は飽和領域で動作するように設定されているために、図５（Ａ）に示すように、電源供給線３２から駆動トランジスタ２２を通して当該駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン−ソース間電流）Ｉｄｓが有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。
【００４４】
＜閾値補正準備期間＞
そして、時刻ｔ１になると、線順次走査の新しいフィールドに入り、図５（Ｂ）に示すように、電源供給線３２の電位ＤＳが第１電位（以下、「高電位」と記述する）Ｖｃｃｐから、信号線３３のオフセット電圧Ｖｏｆｓ−Ｖｔｈよりも十分に低い第２電位（以下、「低電位」と記述する）Ｖｉｎｉに切り替わる。
【００４５】
ここで、有機ＥＬ素子２１の閾値電圧をＶｅｌ、共通電源供給線３４の電位をＶｃａｔｈとするとき、低電位ＶｉｎｉをＶｉｎｉ＜Ｖｅｌ＋Ｖｃａｔｈとすると、駆動トランジスタ２２のソース電位Ｖｓが低電位Ｖｉｎｉにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。
【００４６】
次に、時刻ｔ２で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図５（Ｃ）に示すように、書き込みトランジスタ２３が導通状態となる。このとき、水平駆動回路６０から信号線３３に対してオフセット電圧Ｖｏｆｓが供給されているために、駆動トランジスタ２２のゲート電位Ｖｇがオフセット電圧Ｖｏｆｓになる。また、駆動トランジスタ２２のソース電位Ｖｓは、オフセット電圧Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉにある。
【００４７】
このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｉｎｉとなる。ここで、Ｖｏｆｓ−Ｖｉｎｉが駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくないと、後述する閾値補正動作を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈなる電位関係に設定する必要がある。このように、駆動トランジスタ２２のゲート電位Ｖｇをオフセット電圧Ｖｏｆｓに、ソース電位Ｖｓを低電位Ｖｉｎｉにそれぞれ固定して（確定させて）初期化する動作が閾値補正準備の動作である。
【００４８】
＜閾値補正期間＞
次に、時刻ｔ３で、図５（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わると、駆動トランジスタ２２のソース電位Ｖｓが上昇を開始する。やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈに収束し、当該閾値電圧Ｖｔｈに相当する電圧が保持容量２４に保持される。
【００４９】
ここでは、便宜上、駆動トランジスタ２２の閾値電圧Ｖｔｈに収束したゲート−ソース間電圧Ｖｇｓを検出して当該閾値電圧Ｖｔｈに相当する電圧を保持容量２４に保持する期間を閾値補正期間と呼んでいる。なお、この閾値補正期間において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖｃａｔｈを設定しておくこととする。
【００５０】
次に、時刻ｔ４で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ａ）に示すように、書き込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極がフローティング状態になるが、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、駆動トランジスタ２２にドレイン−ソース間電流Ｉｄｓは流れない。
【００５１】
＜書き込み期間／移動度補正期間＞
次に、時刻ｔ５で、図６（Ｂ）に示すように、信号線３３の電位がオフセット電圧Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。続いて、時刻ｔ６で、走査線３１の電位ＷＳが高電位側に遷移することで、図６（Ｃ）に示すように、書き込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖｓｉｇをサンプリングして画素２０内に書き込む。
【００５２】
この書き込みトランジスタ２３による信号電圧Ｖｓｉｇの書き込みにより、駆動トランジスタ２２のゲート電位Ｖｇが信号電圧Ｖｓｉｇとなる。そして、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持された閾値電圧Ｖｔｈに相当する電圧と相殺されることによって閾値補正が行われる。閾値補正の原理については後述する。
【００５３】
このとき、有機ＥＬ素子２１は始め逆バイアス状態にあることによってカットオフ状態（ハイインピーダンス状態）にある。有機ＥＬ素子２１は逆バイアス状態にあるときは容量性を示す。したがって、映像信号の信号電圧Ｖｓｉｇに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）は有機ＥＬ素子２１のＥＬ容量２５に流れ込み、当該ＥＬ容量２５の充電が開始される。
【００５４】
このＥＬ容量２５の充電により、駆動トランジスタ２２のソース電位Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖｔｈのばらつきは補正されており、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ２２の移動度μに依存したものとなる。
【００５５】
ここで、書込みゲイン（映像信号の信号電圧Ｖｓｉｇに対する保持容量２４の保持電圧Ｖｇｓの比率）が１（理想値）であると仮定すると、駆動トランジスタ２２のソース電位ＶｓがＶｏｆｓ−Ｖｔｈ＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。
【００５６】
すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。
【００５７】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓを当該駆動トランジスタ２２のゲート入力に、即ちゲート‐ソース間電圧Ｖｇｓに負帰還することにより、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。
【００５８】
より具体的には、映像信号の信号電圧Ｖｓｉｇが高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量（補正量）ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。また、映像信号の信号電圧Ｖｓｉｇを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。移動度補正の原理については後述する。
【００５９】
＜発光期間＞
次に、時刻ｔ７で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ｄ）に示すように、書き込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は信号線３３から切り離されてフローティング状態になる。
【００６０】
ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖｓが変動すると、当該ソース電位Ｖｓの変動に連動して(追従して）駆動トランジスタ２２のゲート電位Ｖｇも変動する。これが保持容量２４によるブートストラップ動作である。
【００６１】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、有機ＥＬ素子２１のアノード電位は、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じて上昇する。
【００６２】
有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電位Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電位Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖｇも連動して上昇する。
【００６３】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ８で信号線３３の電位が映像信号の信号電圧Ｖｓｉｇからオフセット電圧Ｖｏｆｓに切り替わる。
【００６４】
（閾値補正の原理）
ここで、駆動トランジスタ２２の閾値補正の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）2     ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。
【００６５】
図７に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの特性を示す。
【００６６】
この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきに対する補正を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になる。
【００６７】
これに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、ゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。
【００６８】
一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓがＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶであるために、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−Ｖｏｆｓ−ΔＶ）2 
……（２）
で表される。
【００６９】
すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、駆動トランジスタ２２の閾値電圧Ｖｔｈが画素ごとに変動しても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【００７０】
（移動度補正の原理）
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図８に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。
【００７１】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、例えば両画素Ａ，Ｂに同レベルの映像信号の信号電圧Ｖｓｉｇを書き込んだ場合に、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティが損なわれることになる。
【００７２】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図８に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｖの帰還量ΔＶ２に比べて大きい。
【００７３】
そこで、移動度補正動作によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを映像信号の信号電圧Ｖｓｉｇ側に負帰還させることにより、移動度μが大きいほど負帰還が大きくかかることになるために、移動度μの画素ごとのばらつきを抑制することができる。
【００７４】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。
【００７５】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。
【００７６】
したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを映像信号の信号電圧Ｖｓｉｇ側に負帰還させることにより、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。
【００７７】
ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電位（サンプリング電位）Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図９を用いて説明する。
【００７８】
図９において、（Ａ）は閾値補正および移動度補正を共に行わない場合、（Ｂ）は移動度補正を行わず、閾値補正のみを行った場合、（Ｃ）は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図９（Ａ）に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン・ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。
【００７９】
これに対して、閾値補正のみを行った場合は、図９（Ｂ）に示すように、当該閾値補正によってドレイン−ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差は残る。
【００８０】
そして、閾値補正および移動度補正を共に行うことにより、図９（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差をほぼ無くすことができるために、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
【００８１】
また、図２に示した画素２０は、閾値補正および移動度補正の各補正機能に加えて、先述したブートストラップ機能を備えていることで、次のような作用効果を得ることができる。
【００８２】
すなわち、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタ２２のソース電位Ｖｓが変化したとしても、保持容量２４によるブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電位Ｖｇｓが一定に維持されるため、有機ＥＬ素子２１に流れる電流は変化しない。したがって、有機ＥＬ素子２１の発光輝度も一定に保たれるために、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化しても、それに伴う輝度劣化のない画像表示を実現できる。
【００８３】
以上説明したことから明らかなように、参考例に係る有機ＥＬ表示装置１０は、サブピクセルとなる画素２０が、駆動トランジスタ２２および書き込みトランジスタ２３の２つのトランジスタを有する画素構成にて、これらトランジスタに加えて数個のトランジスタを有する画素構成の特許文献１記載の有機ＥＬ表示装置と同等に、有機ＥＬ素子２１の特性変動に対する補償機能や、閾値補正および移動度補正の各補正機能を実現できるとともに、画素２０の構成素子が少ない分だけ画素サイズを微細化でき、表示装置の高精細化を図ることができる。
【００８４】
《本発明の特徴部分》
本発明は、以上説明した駆動トランジスタ２２および書込みトランジスタ２３の２つのトランジスタを有する画素構成を持つ参考例に係る有機ＥＬ表示装置１０や、特許文献１記載の有機ＥＬ表示装置等のように、さらに多くのトランジスタを有する画素構成を持つ有機ＥＬ表示装置に対して適用される。
【００８５】
そして、これら有機ＥＬ表示装置において、画素アレイ部３０の複数の画素列を単位として信号線３３を配線し、当該信号線３３を通して複数の画素列に属する同一画素行の複数の画素２０に対して信号供給部である水平駆動回路６０から映像信号の信号電圧Ｖｓｉｇを時系列で供給することを特徴としている。
【００８６】
このように、画素アレイ部３０の複数の画素列を単位として配線された１本の信号線３３を、複数の画素間で共用化（共通化）することにより、単位となる複数の画素の画素数をｘとすると、信号線３３の本数を画素列数（水平方向の画素数）の１／ｘに、即ちｘは２以上であることから、１／２以下に削減できる。
【００８７】
これにより、水平駆動回路（信号供給部）６０としては、画素列ごとに信号線３３を配線する場合の出力段数の１／２以下の回路構成のもので良いことになる。これは、水平駆動回路６０の回路規模を、画素列ごとに信号線３３を配線する場合の１／２以下に低減できることを意味する。その結果、水平駆動回路６０のコストと占有面積を下げることができるために、パネルモジュールの低コスト化および小型化を図ることが可能になる。
【００８８】
［第１実施形態］
図１０は、本発明の第１実施形態に係る有機ＥＬ表示装置１０Ａの構成の概略を示すシステム構成図であり、図中、図１と同等部分には同一符号を付して示している。
【００８９】
図１０に示すように、本実施形態に係る有機ＥＬ表示装置１０Ａは、画素アレイ部３０の複数の画素列、例えば隣り合う２つの画素列を単位として信号線３３（３１−１，３１−２，……）を１本ずつ配線し、当該信号線３３を通して２つの画素列に属する同一画素行の２つの画素２０に対して水平駆動回路６０から映像信号の信号電圧Ｖｓｉｇを時系列で供給するようにしている。
【００９０】
本実施形態に係る有機ＥＬ表示装置１０Ａはさらに、１つの画素行につき電源供給線３２を１本ずつ配線し、走査線３１を単位となる２つの画素２０に対応して２本ずつ配線した構成を採っている。２つの画素列に属する２つの画素２０は、奇数画素列に属する画素（以下、「奇数画素」と呼ぶ）２０ｏと偶数画素列に属する画素（以下、「偶数画素」と呼ぶ）２０ｅであるため、２本の走査線３１の一方が、奇数画素用の走査線３１ｏ（３１−１ｏ〜３１−ｍｏ）となり、他方が偶数画素用の走査線３１ｅ（３１−１ｅ〜３１−ｍｅ）となる。
【００９１】
ここで、書き込み走査回路４０は、２本の走査線３１ｏ，３１ｅに対して１／２Ｆ（Ｆは１画面表示期間、即ちフィールド／フレーム）周期で交互に（時分割にて）書き込み信号ＷＳｏ，ＷＳｅを出力する。因みに、先述した参考例では、書き込み走査回路４０から１本の走査線３１に対して１Ｆ周期で書き込み信号ＷＳが出力される。
【００９２】
電源供給走査回路５０は、有機ＥＬ素子２１ｏ，２１ｅの発光期間を制御するための電源供給線３２の電位ＤＳの高電位Ｖｃｃｐから低電位Ｖｉｎｉへの切り替えと、閾値補正、信号書き込みおよび移動度補正の各動作を行うための低電位Ｖｉｎｉから高電位Ｖｃｃｐへの切り替えを１／２Ｆ周期で行う。因みに、先述した参考例では、これらの切り替えは１Ｆ周期で行われる。
【００９３】
書き込み走査回路４０および電源供給走査回路５０の上記の各動作により、閾値補正準備、閾値補正、信号書き込みおよび移動度補正の一連の動作が、１Ｆ期間内において奇数画素２０ｏと偶数画素２０ｅで交互に（時分割にて）行われることになる。すなわち、書き込み走査回路４０と電源供給走査回路５０は、１本の信号線３３を通して時系列で供給される映像信号の信号電圧Ｖｓｉｇの複数の画素への書き込み駆動を時分割にて行う書き込み駆動部としての機能を持っている。
【００９４】
このように、画素アレイ部３０の複数の画素列を単位として信号線３３（３１−１，３１−２，……）を１本ずつ配線し、当該信号線３３を通して複数の画素列に属する同一画素行の複数の画素、例えば２つの画素２０ｏ，２０ｅに対して水平駆動回路６０から映像信号の信号電圧Ｖｓｉｇを時系列で供給することにより、１本の信号線３３を２つの画素２０ｏ，２０ｅ間で共通化できるために、信号線３３を画素列ごとに配線する場合に比べて信号線３３の本数を半分に削減できる。
【００９５】
これにより、シグナルドライバである水平駆動回路６０としては、画素列ごとに信号線３３を配線する場合の出力段数の１／２の回路構成のもので良いことになる。これは、水平駆動回路６０の回路規模を、画素列ごとに信号線３３を配線する場合の１／２に低減できることを意味する。したがって、水平駆動回路６０の回路規模を１／２以下に低減できることにより、水平駆動回路６０のコストと占有面積を下げることができるために、パネルモジュールの低コスト化および小型化を図ることが可能になる。
【００９６】
なお、本実施形態では、同一画素行の単位となる画素数を２つとしたが、２つに限られるものではない。ここで、単位となる画素数をｘとした場合、１つの画素行につき走査線３１をｘ本ずつ配線し、これらｘ本の走査線３１に対して書き込み走査回路４０から１／ｘフィールド周期で時分割にて書き込み信号ＷＳを出力するとともに、電源供給走査回路５０による電源供給線３２の電位ＤＳの切り替えを１／ｘフィールド周期で行うようにすればよい。この場合、水平駆動回路６０の回路規模を１／ｘに低減できることになる。
【００９７】
また、本実施形態では、１つの画素行につき電源供給線３２を１本ずつ配線し、電源供給線３２の電位ＤＳを同一画素行の複数の画素間で共通に用いる構成を採っているが、１つの画素行につき電源供給線３２を複数の画素に対応した本数だけ配線して電源供給線３２の電位ＤＳを同一画素行の複数の画素ごとに用いる構成を採ることも可能である。
【００９８】
ただし、１つの画素行につき電源供給線３２を１本ずつ配線し、電源供給線３２の電位ＤＳを同一画素行の複数の画素間で共通に用いる構成を採った方が、電源供給線３２の配線数が少なくて済むために表示パネル７０上における配線構造を簡略化できるとともに、電源供給走査回路５０の回路構成を簡略化できる利点がある。
【００９９】
（実施例１）
図１１は、第１実施形態に係る有機ＥＬ表示装置１０Ａにおけるある画素行の隣り合う２つの画素２０ｏ，２０ｅの実施例１に係る画素構成を示す回路図であり、図中、図１０と同等部分には同一符号を付して示している。実施例１に係る画素構成は、先述した参考例に係る画素構成、即ち駆動トランジスタ２２および書き込みトランジスタ２３の２つのトランジスタ（Ｔｒ）を有する２Ｔｒの画素構成となっている。
【０１００】
奇数画素２０ｏは、有機ＥＬ素子２１ｏ、駆動トランジスタ２２ｏ、書き込みトランジスタ２３ｏおよび保持容量２４ｏを有し、駆動トランジスタ２２ｏのドレイン電極が電源供給線３２に接続され、書き込みトランジスタ２３ｏのゲート電極が奇数画素用の走査線３１ｏに接続された構成となっている。
【０１０１】
偶数画素２０ｅも、奇数画素２０ｏと同じように、有機ＥＬ素子２１ｅ、駆動トランジスタ２２ｅ、書き込みトランジスタ２３ｅおよび保持容量２４ｅを有し、駆動トランジスタ２２ｅのドレイン電極が電源供給線３２に接続され、書き込みトランジスタ２３ｅのゲート電極が偶数画素用の走査線３１ｅに接続された構成となっている。
【０１０２】
続いて、実施例１に係る画素構成を持つ第１実施形態に係る有機ＥＬ表示装置１０Ａの回路動作について、図１２のタイミング波形図を用いて説明する。
【０１０３】
図１２には、１Ｆ（Ｆはフィールド／フレーム）期間における信号線３３の電位（Ｖｏｆｓ／Ｖｓｉｇ）の変化、２本の走査線３１ｏ，３１ｅの電位（書き込み信号）ＷＳｏ，ＷＳｅの変化、電源供給線３２の電位ＤＳの変化、奇数画素２０ｏおよび偶数画素２０ｅの駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を表している。
【０１０４】
なお、画素２０ｏ，２０ｅ個々における閾値補正準備、閾値補正、信号書き込み＆移動度補正および発光の各具体的な動作については、先述した参考例に係る有機ＥＬ表示装置１０の回路動作の場合と基本的に同じである。
【０１０５】
先ず、１Ｆ期間の前半のフィールドでは、奇数画素２０ｏの非発光状態において、時刻ｔ１１で奇数画素用の走査線３１ｏの電位ＷＳｏが低電位側から高電位側に遷移する。時刻ｔ１１は、図４のタイミング波形図における時刻ｔ２に相当する。このとき、信号線３３の電位がオフセット電圧Ｖｏｆｓの状態にあり、当該オフセット電圧Ｖｏｆｓが書き込みトランジスタ２３ｏによって駆動トランジスタ２２ｏのゲート電極に書き込まれる。
【０１０６】
次に、時刻ｔ１２で電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わることで、奇数画素２０ｏについて閾値補正動作が開始される。時刻ｔ１２は、図４のタイミング波形図における時刻ｔ３に相当する。この奇数画素２０ｏについての閾値補正動作は、時刻ｔ１２から走査線３１ｏの電位ＷＳｏが高電位側から低電位側に遷移する時刻ｔ１３までの期間（閾値補正期間）で行われる。
【０１０７】
次に、時刻ｔ１４で水平駆動回路６０から信号線３３に対して映像信号の信号電圧Ｖｓｉｇが供給され、次いで、時刻ｔ１５で走査線３１ｏの電位ＷＳｏが再び低電位側から高電位側に遷移することにより、書き込みトランジスタ２３ｏによって映像信号の信号電圧Ｖｓｉｇが駆動トランジスタ２２ｏのゲート電極に書き込まれる。時刻ｔ１４，ｔ１５は、図４のタイミング波形図における時刻ｔ５，ｔ６に相当する。
【０１０８】
この書き込まれた信号電圧Ｖｓｉｇは、保持容量２４ｏに保持される。また、信号書き込みと同時に移動度補正が行われる。次に、時刻ｔ１６で走査線３１ｏの電位ＷＳｏが高電位側から低電位側に遷移し、奇数画素２０ｏ側の有機ＥＬ素子２１ｏが順バイアス状態になると、当該有機ＥＬ素子２１ｏの発光期間に入る。
【０１０９】
有機ＥＬ素子２１ｏの発光期間は、電源供給線３２の電位ＤＳが高電位Ｖｃｃｐから低電位Ｖｉｎｉに切り替わるまでの期間となる。すなわち、有機ＥＬ素子２１ｏの発光期間は、電源供給線３２の電位ＤＳが高電位Ｖｃｃｐにある期間（即ち、アクティブ状態にあるパルス幅）によって決まる。
【０１１０】
以上により、奇数画素２０ｏに対する一連の動作、即ち閾値補正準備、閾値補正、信号書き込み＆移動度補正および発光の各動作が終了する。そして、その１／２Ｆ期間後に、奇数画素２０ｏに対する一連の動作と同様の動作を偶数画素２０ｅに対して行うことにより、偶数画素２０ｅ側の有機ＥＬ素子２１ｅが発光状態となる。
【０１１１】
すなわち、１Ｆ期間の後半のフィールドにおいては、時刻ｔ２１で偶数画素用の走査線３１ｅの電位ＷＳｅが低電位側から高電位側に遷移する。時刻ｔ２１は、図４のタイミング波形図における時刻ｔ２に相当する。このとき、信号線３３の電位がオフセット電圧Ｖｏｆｓの状態にあり、当該オフセット電圧Ｖｏｆｓが書き込みトランジスタ２３ｅによって駆動トランジスタ２２ｅのゲート電極に書き込まれる。
【０１１２】
次に、時刻ｔ２２で電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わることで、偶数画素２０ｅについて閾値補正動作が開始される。時刻ｔ２２は、図４のタイミング波形図における時刻ｔ３に相当する。この偶数画素２０ｅについての閾値補正動作は、時刻ｔ２２から走査線３１ｅの電位ＷＳｅが高電位側から低電位側に遷移する時刻ｔ２３までの期間で行われる。
【０１１３】
このとき、奇数画素２０ｏの保持容量２４ｏが、映像信号の信号電圧Ｖｓｉｇを保持した状態を継続していることから、電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わることで、奇数画素２０ｏの有機ＥＬ素子２１ｏが再び発光状態になる。これにより、奇数画素２０ｏの有機ＥＬ素子２１ｏの発光期間は、１／２Ｆ以上、１Ｆに近い発光期間となる。
【０１１４】
次に、時刻ｔ２４で水平駆動回路６０から信号線３３に対して映像信号の信号電圧Ｖｓｉｇが供給され、次いで、時刻ｔ２５で走査線３１ｅの電位ＷＳｅが再び低電位側から高電位側に遷移することにより、書き込みトランジスタ２３ｅによって映像信号の信号電圧Ｖｓｉｇが駆動トランジスタ２２ｅのゲート電極に書き込まれる。時刻ｔ２４，ｔ２５は、図４のタイミング波形図における時刻ｔ５，ｔ６に相当する。
【０１１５】
この書き込まれた信号電圧Ｖｓｉｇは、保持容量２４ｅに保持される。また、信号書き込みと同時に移動度補正が行われる。次に、時刻ｔ２６で走査線３１ｅの電位ＷＳｅが高電位側から低電位側に遷移し、偶数画素２０ｅ側の有機ＥＬ素子２１ｅが順バイアス状態になると、当該有機ＥＬ素子２１ｅの発光期間に入る。
【０１１６】
有機ＥＬ素子２１ｅの発光期間は、有機ＥＬ素子２１ｏの発光期間と同様に、電源供給線３２の電位ＤＳが高電位Ｖｃｃｐから低電位Ｖｉｎｉに切り替わるまでの期間となる。そして、奇数画素２０ｏ側と同様の動作原理により、偶数画素２０ｅの有機ＥＬ素子２１ｅの発光期間も、１／２Ｆ以上、１Ｆに近い発光期間となる。
【０１１７】
以上により、偶数画素２０ｅに対する一連の動作、即ち閾値補正準備、閾値補正、信号書き込み＆移動度補正および発光の各動作が終了する。
【０１１８】
上述したように、駆動トランジスタ２２および書き込みトランジスタ２３の２つのトランジスタを有する画素構成の有機ＥＬ表示装置１０Ａにおいて、１つの画素行につき電源供給線３２を１本ずつ配線し、かつ走査線３１を単位となる２つの画素、即ち奇数画素２０ｏと偶数画素２０ｅに対応して２本ずつ配線し、２本の走査線３１ｏ，３１ｅに対して書き込み走査回路４０から書き込み信号ＷＳｏ，ＷＳｅを１／２Ｆ周期で交互に出力するとともに、電源供給走査回路５０による電源供給線３２の電位ＤＳの切り替えを１／２Ｆ周期で行うことにより、同一画素行において隣り合う奇数画素２０ｏと偶数画素２０ｅ間で１本の信号線３３を共通に使用（共通化）し、２つの画素２０ｏ，２０ｅの駆動を時分割にて行うことができる。
【０１１９】
なお、本実施例１では、２つの画素２０ｏ，２０ｅの一方側について閾値補正準備および閾値補正を行うときは、他方側については閾値補正準備および閾値補正を行わない駆動法を採ったが、実施例１の変形例として、他方側についても閾値補正準備および閾値補正を行う駆動法を採ることも可能である。
【０１２０】
具体的には、図１３のタイミング波形図に示すように、例えば奇数画素２０ｏについて発光駆動を行なった後、時刻ｔ２１で偶数画素２０ｅ側の走査線３１ｅの電位ＷＳｅを低電位側から高電位側に遷移させるときに同時に、奇数画素２０ｏ側の走査線３１ｏの電位ＷＳｏについても低電位側から高電位側に遷移させることで、両画素２０ｏ，２０ｅが共に閾値補正準備および閾値補正の各動作を行う。
【０１２１】
その後、時刻ｔ２５で偶数画素２０ｅ側の走査線３１ｅの電位ＷＳｅを再度低電位側から高電位側に遷移させることで、信号書き込みと移動度補正を行う。これにより、偶数画素２０ｅ側の有機ＥＬ素子２１ｏが発光する。一方、奇数画素２０ｏ側の走査線３１ｏの電位ＷＳｏは低電位の状態にあり、信号書き込みが行われないために、駆動トランジスタ２２ｏのカットオフ状態が保持され、当該駆動トランジスタ２２ｏには電流が流れない。したがって、奇数画素２０ｏ側の有機ＥＬ素子２１ｏは非発光状態となる。
【０１２２】
この変形例に係る駆動法を採り、駆動トランジスタ２２ｏ，２２ｅを交互にカットオフさせるようにした場合でも、実施例１に係る駆動法を採った場合と同様の作用効果を得ることができる。ただし、変形例に係る駆動法を採った場合には、有機ＥＬ素子２１ｏ，２１ｅの発光期間が１／２フィールド期間以下になるが、実施例１に係る駆動法を採った場合には、有機ＥＬ素子２１ｏ，２１ｅの発光期間を１／２フィールド期間以上に設定できる利点がある。
【０１２３】
（実施例２）
図１４は、第１実施形態に係る有機ＥＬ表示装置１０Ａにおけるある画素行の隣り合う２つの画素２０ｏ，２０ｅの実施例２に係る画素構成を示す回路図であり、図中、図１１と同等部分には同一符号を付して示している。実施例２に係る画素構成は、駆動トランジスタ２２および書き込みトランジスタ２３に加えて、３つのスイッチングトランジスタ２５〜２７を有する５Ｔｒの画素構成となっている。
【０１２４】
ここでは、駆動トランジスタ２２、書き込みトランジスタ２３およびスイッチングトランジスタ２６，２７としてＮチャネル型のＴＦＴが用いられ、スイッチングトランジスタ２５としてＰチャネル型のＴＦＴが用いられている。ただし、ここでの駆動トランジスタ２２、書き込みトランジスタ２３およびスイッチングトランジスタ２５〜２７の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【０１２５】
奇数画素２０ｏにおいて、スイッチングトランジスタ２５ｏは、ソース電極が第１電位（高電位）Ｖｃｃｐの電源線に接続され、ドレイン電極が駆動トランジスタ２２のドレイン電極に接続され、ゲート電極が発光制御線（実施例１の電源供給線に相当）３２に接続されている。
【０１２６】
スイッチングトランジスタ２６ｏは、ドレイン電極が書き込みトランジスタ２３の他方の電極（駆動トランジスタ２２のゲート電極）に接続され、ソース電極がオフセット電圧Ｖｏｆｓの電源線に接続され、ゲート電極が第一補正用走査線３５に接続されている。
【０１２７】
スイッチングトランジスタ２７ｏは、ドレイン電極が駆動トランジスタ２２のソース電極（有機ＥＬ素子２１のアノード電極）に接続され、ソース電極が第２電位（低電位）Ｖｉｎｉの電源線に接続され、ゲート電極が第二補正用走査線３４に接続されている。
【０１２８】
偶数画素２０ｅにおいても、スイッチングトランジスタ２５ｅ〜２７ｅは、基本的に、スイッチングトランジスタ２５ｏ〜２７ｏと同じ接続関係となっている。また、書き込みトランジスタ２３ｏ，２３ｅについては、実施例１の場合と同様に、各ゲート電極が２本の走査線３１ｏ，３１ｏにそれぞれ接続されている。
【０１２９】
上述した接続関係にて各構成素子が接続されてなる画素２０ｏ，２０ｅにおいて、スイッチングトランジスタ２５ｏ〜２７ｏ，２５ｅ〜２７ｅは次のような作用をなす。
【０１３０】
すなわち、スイッチングトランジスタ２５ｏ，２５ｅは、発光駆動走査回路５０′から発光制御線３２を通して与えられる発光制御信号ＤＳによる制御の下に、第１電位Ｖｃｃｐから駆動トランジスタ２２に対して選択的に電流を供給することにより、有機ＥＬ素子２１ｏ，２１ｅの発光／非発光の制御を行なう。
【０１３１】
スイッチングトランジスタ２６ｏ，２６ｅは、第一補正走査回路８０から第一補正用走査線３５を通して与えられる第一補正用走査信号ＡＺ１による制御の下に、閾値補正動作を開始する前に、オフセット電圧Ｖｏｆｓを駆動トランジスタ２２ｏ，２２ｅのゲート電極に印加することにより、駆動トランジスタ２２ｏ，２２ｅのゲート電位Ｖｇを映像信号の信号電圧Ｖｓｉｇの基準となるオフセット電圧Ｖｏｆｓに初期化する。
【０１３２】
スイッチングトランジスタ２７ｏ，２７ｅは、第二補正走査回路９０から第二補正用走査線３６を通して与えられる第二補正用走査信号ＡＺ２による制御の下に、閾値補正動作を開始する前に、第２電位Ｖｉｎｉを駆動トランジスタ２２ｏ，２２ｅのソース電極に印加することにより、駆動トランジスタ２２ｏ，２２ｅのソース電位Ｖｓを第２電位Ｖｉｎｉに初期化する。
【０１３３】
ここで、画素２０ｏ，２０ｅの正常な動作を保証するための条件として、第２電位Ｖｉｎｉは、オフセット電圧Ｖｏｆｓから駆動トランジスタ２２ｏ，２２ｅの閾値電圧Ｖｔｈを差し引いた電位よりも低くなるように設定されている。すなわち、Ｖｉｎｉ＜Ｖｏｆｓ−Ｖｔｈのレベル関係となっている。
【０１３４】
また、有機ＥＬ素子２１ｏ，２１ｅのカソード電位Ｖｃａｔｈに有機ＥＬ素子２１ｏ，２１ｅの閾値電圧Ｖｔｈｅｌを加えたレベルは、オフセット電圧Ｖｏｆｓから駆動トランジスタ２２ｏ，２２ｅの閾値電圧Ｖｔｈを差し引いたレベルよりも高くなるように設定されている。すなわち、Ｖｃａｔｈ＋Ｖｔｈｅｌ＞Ｖｏｆｓ−Ｖｔｈ（＞Ｖｉｎｉ）のレベル関係となっている。
【０１３５】
図１５に、５Ｔｒの画素構成の場合の基本的な動作のタイミング関係を示す。このタイミング波形図は、図４に示した２Ｔｒの画素構成の場合のタイミング波形図に対応している。閾値補正および移動度補正の各原理は、基本的に、２Ｔｒの画素構成の場合と同じである。したがって、ここでは、５Ｔｒの画素構成における閾値補正および移動度補正の各動作の詳細については省略する。
【０１３６】
かかる５Ｔｒの画素構成の有機ＥＬ表示装置１０Ａにおいても、１つの画素行につき発光制御線３２を１本ずつ配線し、かつ走査線３１を単位となる２つの画素、即ち奇数画素２０ｏと偶数画素２０ｅに対応して２本ずつ配線し、２本の走査線３１ｏ，３１ｅに対して書き込み走査回路４０から走査信号ＷＳｏ，ＷＳｅを１／２Ｆ周期で交互に出力するとともに、発光駆動走査回路５０′による発光駆動を１／２Ｆ周期で行うことにより、同一画素行において隣り合う奇数画素２０ｏと偶数画素２０ｅ間で１本の信号線３３を共通に使用し、２つの画素２０ｏ，２０ｅの駆動を時分割にて行うことができる。
【０１３７】
［第２実施形態］
図１６は、本発明の第２実施形態に係る有機ＥＬ表示装置１０Ｂの構成の概略を示すシステム構成図であり、図中、図１と同等部分には同一符号を付して示している。
【０１３８】
図１６に示すように、本実施形態に係る有機ＥＬ表示装置１０Ｂは、画素アレイ部３０の複数の画素列、例えば隣り合う２つの画素列を単位として信号線３３（３１−１，３１−２，……）を１本ずつ配線し、当該信号線３３を通して２つの画素列に属する同一画素行の２つの画素２０に対して水平駆動回路６０から映像信号の信号電圧Ｖｓｉｇを時系列で供給するようにしている。
【０１３９】
本実施形態に係る有機ＥＬ表示装置１０Ｂはさらに、１つの画素行につき走査線３１を１本ずつ配線し、電源供給線３２を単位となる２つの画素２０に対応して２本ずつ配線した構成を採っている。２つの画素２０は、奇数画素２０ｏと偶数画素２０ｅであるため、２本の電源供給線３２の一方が、奇数画素用の電源供給線３２ｏ（３２−１ｏ〜３２−ｍｏ）となり、他方が偶数画素用の電源供給線３２ｅ（３２−１ｅ〜３２−ｍｅ）となる。
【０１４０】
ここで、書き込み走査回路４０は、１本の走査線３１に対して１／２Ｆ周期で書き込み信号ＷＳを出力する。因みに、先述した参考例では、書き込み走査回路４０から１本の走査線３１に対して１Ｆ周期で書き込み信号ＷＳが出力される。
【０１４１】
電源供給走査回路５０は、有機ＥＬ素子２１ｏ，２１ｅの発光期間を制御するための電源供給線３２ｏ，３２ｅの電位ＤＳｏ，ＤＳｅの高電位Ｖｃｃｐから低電位Ｖｉｎｉへの切り替えと、閾値補正、信号書き込みおよび移動度補正の各動作を行うための低電位Ｖｉｎｉから高電位Ｖｃｃｐへの切り替えを行う訳であるが、これらの切り替えを２つの画素２０ｏ，２０ｅに対して１／２Ｆ周期で交互に（時分割にて）行う。因みに、先述した参考例では、これらの切り替えは１つの画素２０に対して１Ｆ周期で行われる。
【０１４２】
書き込み走査回路４０および電源供給走査回路５０の上記の各動作により、閾値補正準備、閾値補正、信号書き込みおよび移動度補正の一連の動作が、１Ｆ期間内において奇数画素２０ｏと偶数画素２０ｅで交互に（時分割にて）行われることになる。すなわち、書き込み走査回路４０と電源供給走査回路５０は、１本の信号線３３を通して時系列で供給される映像信号の信号電圧Ｖｓｉｇの複数の画素への書き込み駆動を時分割にて行う書き込み駆動部としての機能を持っている。
【０１４３】
このように、画素アレイ部３０の複数の画素列を単位として信号線３３（３１−１，３１−２，……）を１本ずつ配線し、当該信号線３３を通して複数の画素列に属する同一画素行の複数の画素、例えば２つの画素２０ｏ，２０ｅに対して水平駆動回路６０から映像信号の信号電圧Ｖｓｉｇを時系列で供給することにより、１本の信号線３３を２つの画素２０ｏ，２０ｅ間で共通化できるために、信号線３３を画素列ごとに配線する場合に比べて信号線３３の本数を半分に削減できる。
【０１４４】
これにより、シグナルドライバである水平駆動回路６０としては、画素列ごとに信号線３３を配線する場合の出力段数の１／２の回路構成のもので良いことになる。これは、水平駆動回路６０の回路規模を、画素列ごとに信号線３３を配線する場合の１／２に低減できることを意味する。したがって、水平駆動回路６０の回路規模を１／２以下に低減できることにより、水平駆動回路６０のコストと占有面積を下げることができるために、パネルモジュールの低コスト化および小型化を図ることが可能になる。
【０１４５】
なお、本実施形態では、同一画素行の単位となる画素数を２つとしたが、２つに限られるものではないことは第１実施形態の場合と同様である。そして、単位となる画素数をｘとした場合、１つの画素行につき電源供給線３２をｘ本ずつ配線し、電源供給走査回路５０による電源供給線３２の電位ＤＳの切り替えを１／ｘフィールド周期で行うようにすることで、水平駆動回路６０の回路規模を１／ｘに低減できることになる。
【０１４６】
また、本実施形態では、１つの画素行につき走査線３１を１本ずつ配線し、書き込み信号ＷＳを同一画素行の複数の画素間で共通に用いる構成を採っているが、１つの画素行につき走査線３１を複数の画素に対応した本数だけ配線して書き込み信号ＷＳを同一画素行の複数の画素ごとに用いる構成を採ることも可能である。
【０１４７】
ただし、１つの画素行につき走査線３１を１本ずつ配線し、書き込み信号ＷＳを同一画素行の複数の画素間で共通に用いる構成を採った方が、走査線３１の配線数が少なくて済むために表示パネル７０上における配線構造を簡略化できるとともに、電源供給走査回路５０の回路構成を簡略化できる利点がある。
【０１４８】
（実施例１）
図１７は、第２実施形態に係る有機ＥＬ表示装置１０Ｂにおけるある画素行の隣り合う２つの画素２０ｏ，２０ｅの実施例１に係る画素構成を示す回路図であり、図中、図１６と同等部分には同一符号を付して示している。
【０１４９】
奇数画素２０ｏは、有機ＥＬ素子２１ｏ、駆動トランジスタ２２ｏ、書き込みトランジスタ２３および保持容量２４ｏを有し、駆動トランジスタ２２ｏのドレイン電極が奇数画素用の電源供給線３２ｏに接続され、書き込みトランジスタ２３のゲート電極が走査線３１に接続された構成となっている。奇数画素２０ｏの書き込みトランジスタ２３は、偶数画素２０ｅの書き込みトランジスタとして兼用される。
【０１５０】
偶数画素２０ｅは、有機ＥＬ素子２１ｅ、駆動トランジスタ２２ｅおよび保持容量２４ｅを有し、駆動トランジスタ２２ｅのドレイン電極が偶数画素用の電源供給線３２ｅに接続された構成となっている。偶数画素２０ｅは、書き込みトランジスタを持たないことから、駆動トランジスタ２２ｅのゲート電極は、奇数画素２０ｏの書き込みトランジスタ２３の出力側の電極に接続されている。
【０１５１】
なお、本実施例１では、奇数画素２０ｏ側に書き込みトランジスタ２３を設けて、当該書き込みトランジスタを偶数画素２０ｅの書き込みトランジスタとして兼用する構成を採っているが、偶数画素２０ｅ側に書き込みトランジスタ２３を設けて、当該書き込みトランジスタを奇数画素２０ｏの書き込みトランジスタとして兼用する構成を採ることも可能である。
【０１５２】
続いて、実施例１に係る画素構成を持つ第２実施形態に係る有機ＥＬ表示装置１０Ｂの回路動作について、図１８のタイミング波形図を用いて説明する。
【０１５３】
図１８には、１Ｆにおける信号線３３の電位（Ｖｏｆｓ／Ｖｓｉｇ）の変化、走査線３１の電位（書き込み信号）ＷＳの変化、２本の電源供給線３２ｏ，３２ｅの電位ＤＳｏ，ＤＳｅの変化、奇数画素２０ｏおよび偶数画素２０ｅの駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を表している。
【０１５４】
なお、画素２０ｏ，２０ｅ個々における閾値補正準備、閾値補正、信号書き込み＆移動度補正および発光の各具体的な動作については、先述した参考例に係る有機ＥＬ表示装置１０の回路動作の場合と基本的に同じである。
【０１５５】
先ず、１Ｆ期間の前半のフィールドにおいて、時刻ｔ３１で走査線３１の電位ＷＳが低電位側から高電位側に遷移する。時刻ｔ３１は、図４のタイミング波形図における時刻ｔ２に相当する。このとき、信号線３３の電位がオフセット電圧Ｖｏｆｓの状態にあり、当該オフセット電圧Ｖｏｆｓが書き込みトランジスタ２３によって２つの画素２０ｏ，２０ｅの駆動トランジスタ２２ｏ，２２ｅの各ゲート電極に書き込まれる。
【０１５６】
次に、時刻ｔ３２で奇数画素用の電源供給線３２ｏの電位ＤＳｏが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わることで、奇数画素２０ｏ側について閾値補正動作が開始される。時刻ｔ３２は、図４のタイミング波形図における時刻ｔ３に相当する。この奇数画素２０ｏについての閾値補正動作は、時刻ｔ３２から走査線３１の電位ＷＳが高電位側から低電位側に遷移する時刻ｔ３３までの期間（閾値補正期間）で行われる。
【０１５７】
次に、時刻ｔ３４で水平駆動回路６０から信号線３３に対して映像信号の信号電圧Ｖｓｉｇが供給され、次いで、時刻ｔ３５で走査線３１の電位ＷＳが再び低電位側から高電位側に遷移することにより、書き込みトランジスタ２３によって映像信号の信号電圧Ｖｓｉｇが２つの画素２０ｏ，２０ｅの駆動トランジスタ２２ｏ，２２ｅの各ゲート電極に書き込まれる。時刻ｔ３４，ｔ３５は、図４のタイミング波形図における時刻ｔ５，ｔ６に相当する。
【０１５８】
この書き込まれた信号電圧Ｖｓｉｇは、保持容量２４ｏ，２４ｅに保持される。また、奇数画素２０ｏ側については信号書き込みと同時に移動度補正が行われる。なお、偶数画素２０ｅ側については、偶数画素用の電源供給線３２ｅの電位ＤＳｅが低電位Ｖｉｎｉの状態にあるために移動度補正は行われない。
【０１５９】
次に、時刻ｔ３６で走査線３１の電位ＷＳが高電位側から低電位側に遷移し、奇数画素２０ｏ側の有機ＥＬ素子２１ｏが順バイアス状態となると、当該有機ＥＬ素子２１ｏが発光を開始する。
【０１６０】
有機ＥＬ素子２１ｏの発光期間は、奇数画素用の電源供給線３２ｏの電位ＤＳｏが高電位Ｖｃｃｐから低電位Ｖｉｎｉに切り替わるまでの期間となる。すなわち、有機ＥＬ素子２１ｏの発光期間は、電源供給線３２ｏの電位ＤＳｏが高電位Ｖｃｃｐにある期間（即ち、アクティブ状態にあるパルス幅）によって決まる。
【０１６１】
このとき、偶数画素２０ｅ側については、駆動トランジスタ２２ｅのゲート電極にはオフセット電圧Ｖｏｆｓが、次いで映像信号の信号電圧Ｖｓｉｇが順に書き込まれるが、偶数画素用の電源供給線３２ｅの電位ＤＳｅが低電位Ｖｉｎｉの状態にあるために、駆動トランジスタ２２ｅには電流が流れない。したがって、有機ＥＬ素子２１ｅは非発光状態のままである。
【０１６２】
以上により、奇数画素２０ｏに対する一連の動作、即ち閾値補正準備、閾値補正、信号書き込み＆移動度補正および発光の各動作が終了する。そして、その１／２Ｆ期間後に、奇数画素２０ｏに対する一連の動作と同様の動作を偶数画素２０ｅに対して行うことにより、偶数画素２０ｅ側の有機ＥＬ素子２１ｅが発光状態となる。
【０１６３】
すなわち、１Ｆ期間の後半のフィールドにおいては、時刻ｔ４１で走査線３１の電位ＷＳが低電位側から高電位側に遷移する。時刻ｔ４１は、図４のタイミング波形図における時刻ｔ２に相当する。このとき、信号線３３の電位がオフセット電圧Ｖｏｆｓの状態にあり、当該オフセット電圧Ｖｏｆｓが書き込みトランジスタ２３によって駆動トランジスタ２２ｏ，２２ｅの各ゲート電極に書き込まれる。
【０１６４】
次に、時刻ｔ４２で偶数画素用の電源供給線３２ｅの電位ＤＳｅが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わることで、偶数画素２０ｅ側について閾値補正動作が開始される。時刻ｔ４２は、図４のタイミング波形図における時刻ｔ３に相当する。この偶数画素２０ｅについての閾値補正動作は、時刻ｔ４２から走査線３１の電位ＷＳが高電位側から低電位側に遷移する時刻ｔ４３までの期間で行われる。
【０１６５】
次に、時刻ｔ４４で水平駆動回路６０から信号線３３に対して映像信号の信号電圧Ｖｓｉｇが供給され、次いで、時刻ｔ４５で走査線３１の電位ＷＳが再び低電位側から高電位側に遷移することにより、書き込みトランジスタ２３によって映像信号の信号電圧Ｖｓｉｇが駆動トランジスタ２２ｏ，２２ｅの各ゲート電極に書き込まれる。時刻ｔ４４，ｔ４５は、図４のタイミング波形図における時刻ｔ５，ｔ６に相当する。
【０１６６】
この書き込まれた信号電圧Ｖｓｉｇは、保持容量２４ｏ，２４ｅに保持される。また、偶数画素２０ｅ側については信号書き込みと同時に移動度補正が行われる。なお、奇数画素２０ｏ側については、奇数画素用の電源供給線３２ｏの電位ＤＳｏが低電位Ｖｉｎｉの状態にあるために移動度補正は行われない。
【０１６７】
次に、時刻ｔ４６で走査線３１の電位ＷＳが高電位側から低電位側に遷移し、偶数画素２０ｅ側の有機ＥＬ素子２１ｅが順バイアス状態になると、当該有機ＥＬ素子２１ｅの発光期間に入る。有機ＥＬ素子２１ｅの発光期間は、有機ＥＬ素子２１ｏの発光期間と同様に、偶数画素用の電源供給線３２ｏの電位ＤＳｏが高電位Ｖｃｃｐから低電位Ｖｉｎｉに切り替わるまでの期間となる。
【０１６８】
このとき、奇数画素２０ｏ側については、駆動トランジスタ２２ｏのゲート電極にはオフセット電圧Ｖｏｆｓが、次いで映像信号の信号電圧Ｖｓｉｇが順に書き込まれるが、奇数画素用の電源供給線３２ｏの電位ＤＳｏが低電位Ｖｉｎｉの状態にあるために、駆動トランジスタ２２ｏには電流が流れない。したがって、有機ＥＬ素子２１ｏは非発光状態のままである。
【０１６９】
以上により、偶数画素２０ｅに対する一連の動作、即ち閾値補正準備、閾値補正、信号書き込み＆移動度補正および発光の各動作が終了する。
【０１７０】
上述したように、駆動トランジスタ２２および書き込みトランジスタ２３の２つのトランジスタを有する画素構成の有機ＥＬ表示装置１０Ｂにおいて、１つの画素行につき走査線３１を１本ずつ配線し、かつ電源供給線３２を単位となる２つの画素、即ち奇数画素２０ｏと偶数画素２０ｅに対応して２本ずつ配線し、１本の走査線３１に対して書き込み走査回路４０から書き込み信号ＷＳを１／２Ｆ周期で出力するとともに、電源供給走査回路５０による２本の電源供給線３２ｏ，３２ｅの電位ＤＳｏ，ＤＳｅの切り替えを１／２Ｆ周期で交互に行うことにより、同一画素行において隣り合う奇数画素２０ｏと偶数画素２０ｅ間で１本の信号線３３を共通に使用（共通化）し、２つの画素２０ｏ，２０ｅの駆動を時分割にて行うことができる。
【０１７１】
また、本実施例１に係る画素構成においては、書き込みトランジスタ２３を２つの画素２０ｏ，２０ｅ間でオフセット電圧Ｖｏｆｓおよび映像信号の信号電圧Ｖｓｉｇの書き込みに兼用していることにより、トランジスタ数が２つの画素２０ｏ，２０ｅで３トランジスタとなるために、２つの画素２０ｏ，２０ｅで４トランジスタとなる第１実施形態の実施例１に比べて、２画素につきトランジスタを１個削減できる。これにより、画素２０個々の微細化を図ることができるために、表示装置の高精細化に有利となる。
【０１７２】
（実施例２）
図１９は、第２実施形態に係る有機ＥＬ表示装置１０Ｂにおけるある画素行の隣り合う２つの画素２０ｏ，２０ｅの実施例２に係る画素構成を示す回路図であり、図中、図１７と同等部分には同一符号を付して示している。
【０１７３】
ここでは、駆動トランジスタ２２、書き込みトランジスタ２３およびスイッチングトランジスタ２６，２７としてＮチャネル型のＴＦＴが用いられ、スイッチングトランジスタ２５としてＰチャネル型のＴＦＴが用いられている。ただし、ここでの駆動トランジスタ２２、書き込みトランジスタ２３およびスイッチングトランジスタ２５〜２７の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【０１７４】
２つの画素２０ｏ，２０ｅにおいて、スイッチングトランジスタ２６ｏ，２６ｅとスイッチングトランジスタ２７ｏ，２７ｅは、第１実施形態の実施例２に係る２つの画素２０ｏ，２０ｅと同様の接続関係となっている。なお、スイッチングトランジスタ２５ｏ，２５ｅの各ゲート電極は、２本の発光制御線３２ｏ，３２ｅにそれぞれ接続されている。また、書き込みトランジスタ２３については、実施例１の場合と同様に、例えば奇数画素２０ｏに設けられて、偶数画素２０ｅの書き込みトランジスタとして兼用される。
【０１７５】
上述した接続関係にて各構成素子が接続されてなる画素２０ｏ，２０ｅにおけるスイッチングトランジスタ２５ｏ〜２７ｏ，２５ｅ〜２７ｅの各作用については、第１実施形態の実施例２に係る奇数画素２０ｏ，２０ｅの場合と同様である。
【０１７６】
かかる５Ｔｒの画素構成の有機ＥＬ表示装置１０Ｂにおいても、１つの画素行につき走査線２１を１本ずつ配線し、かつ発光制御線３２を単位となる２つの画素、即ち奇数画素２０ｏと偶数画素２０ｅに対応して２本ずつ配線し、１本の走査線３１に対して書き込み走査回路４０から書き込み信号ＷＳを１／２Ｆ周期で出力するとともに、発光駆動走査回路５０′による２つの画素２０ｏ，２０ｅに対する発光駆動を１／２Ｆ周期で交互に行うことにより、同一画素行において隣り合う奇数画素２０ｏと偶数画素２０ｅ間で１本の信号線３３を共通に使用し、２つの画素２０ｏ，２０ｅの駆動を時分割にて行うことができる。
【０１７７】
また、本実施例２に係る画素構成においては、書き込みトランジスタ２３を２つの画素２０ｏ，２０ｅ間で映像信号の信号電圧Ｖｓｉｇの書き込みに兼用していることにより、トランジスタ数が２つの画素２０ｏ，２０ｅで９トランジスタとなるために、２つの画素２０ｏ，２０ｅで１０トランジスタとなる第１実施形態の実施例２に比べて、２画素につきトランジスタを１個削減できる。これにより、画素２０個々の微細化を図ることができるために、表示装置の高精細化に有利となる。
【０１７８】
［第３実施形態］
図２０は、本発明の第３実施形態に係る有機ＥＬ表示装置１０Ｃの構成の概略を示すシステム構成図であり、図中、図１と同等部分には同一符号を付して示している。
【０１７９】
図２０に示すように、本実施形態に係る有機ＥＬ表示装置１０Ｃは、画素アレイ部３０の複数の画素列、例えば隣り合う２つの画素列を単位として信号線３３（…，３１−ｉ−１，３１−ｉ，３１−ｉ＋１，…）を配線し、当該信号線３３を通して２つの画素列に属する同一画素行の２つの画素２０に対して水平駆動回路６０から映像信号の信号電圧Ｖｓｉｇを時系列で供給するようにしている。
【０１８０】
本実施形態に係る有機ＥＬ表示装置１０Ｃはさらに、１つの画素行につき走査線３１および電源供給線３２を１本ずつ配線し、電源供給線３２については複数の画素行間、例えば上下の２つの画素行間で共用する構成を採っている。ただし、上下２つの画素行において、全ての画素２０について電源供給線３２を共用するのではなく、例えば隣接する画素列に属し、斜め対角方向の位置関係にある２つの画素を組として１本の電源供給線３２を共通化する。
【０１８１】
具体的には、図２０において、例えばｊ行目の電源供給線３２−ｊの場合を例に挙げると、ｊ行目の画素行における信号線３３−ｉ−１に繋がるＲ画素についてはその右下に位置しかつ信号線３３−ｉ−１に繋がるｊ＋１行目のＧ画素と、信号線３３−ｉに繋がるＢ画素についてはその右下に位置しかつ信号線３３−ｉに繋がるｊ＋１行目のＲ画素と、信号線３３−ｉ＋１に繋がるＧ画素についてその右下に位置しかつ信号線３３−ｉ＋１に繋がるｊ＋１行目のＢ画素と、……という具合に上下の２つの画素行ｊ，ｊ＋１における斜め対角方向の位置関係にある２画素間でｊ行目の電源供給線３２−ｊを共通化する。
【０１８２】
ｊ行目の画素行における信号線３３−ｉ−１に繋がるＧ画素についてはその左上に位置しかつ信号線３３−ｉ−１に繋がるｊ−１行目のＲ画素と、信号線３３−ｉに繋がるＲ画素についてはその左上に位置しかつ信号線３３−ｉに繋がるｊ−１行目のＢ画素と、信号線３３−ｉ＋１に繋がるＢ画素についてはその左上に位置しかつ信号線３３−ｉ＋１に繋がるｊ−１行目のＧ画素と、……という具合に上下の２つの画素行ｊ−１，ｊにおける斜め対角方向の位置関係にある２画素間でｊ−１行目の電源供給線３２−ｊ−１を共通化する。
【０１８３】
ここで、書き込み走査回路４０は、１本の走査線３１に対して１／２Ｆ周期で書き込み信号ＷＳを出力する。因みに、先述した参考例では、書き込み走査回路４０から１本の走査線３１に対して１Ｆ周期で書き込み信号ＷＳが出力される。
【０１８４】
なお、本実施形態では、例えば、上下の２つの画素行ｊ，ｊ＋１間においてｊ行目の電源供給線３２−ｊを共通化し、その電位ＤＳｊを上下の画素行ｊ，ｊ＋１間で共通に使用するようにしていることから、組となる斜め対角方向の２画素間で閾値補正動作を同時に行う必要があり、そのため、上下の画素行ｊ，ｊ＋１の書き込み信号ＷＳｊ，ＷＳｊ＋１の各閾値補正期間が同じタイミングとなっている。
【０１８５】
一方で、上下の画素行ｊ，ｊ＋１で組となる、斜め対角方向の位置関係にある２つの画素では異なる信号電圧Ｖｓｉｇを書き込まれなければならないために、書き込み信号ＷＳｊ，ＷＳｊ＋１の各信号書き込み期間（移動度補正期間）については、上下の画素行ｊ，ｊ＋１間でタイミング関係をずらしている（シフトしている）。書き込み信号ＷＳｊ，ＷＳｊ＋１のタイミング関係の詳細については後述する。
【０１８６】
電源供給走査回路５０は、有機ＥＬ素子２１ｏ，２１ｅの発光期間を制御するための電源供給線３２の電位ＤＳの高電位Ｖｃｃｐから低電位Ｖｉｎｉへの切り替えと、閾値補正、信号書き込みおよび移動度補正の各動作を行うための低電位Ｖｉｎｉから高電位Ｖｃｃｐへの切り替えを行う訳であるが、これらの切り替えを斜め対角方向の位置関係にある２つの画素２０ｏ，２０ｅに対して１／２Ｆ周期で交互に（時分割にて）行う。因みに、先述した参考例では、これらの切り替えは１つの画素２０に対して１Ｆ周期で行われる。
【０１８７】
書き込み走査回路４０および電源供給走査回路５０の上記の各動作により、閾値補正準備、閾値補正、信号書き込みおよび移動度補正の一連の動作が、１Ｆ期間内において奇数画素２０ｏと偶数画素２０ｅで交互に（時分割にて）行われることになる。すなわち、書き込み走査回路４０と電源供給走査回路５０は、１本の信号線３３を通して時系列で供給される映像信号の信号電圧Ｖｓｉｇの複数の画素への書き込み駆動を時分割にて行う書き込み駆動部としての機能を持っている。
【０１８８】
このように、画素アレイ部３０の複数の画素列を単位として信号線３３（…，３１−ｉ−１，３１−ｉ，３１−ｉ＋１，…）を１本ずつ配線し、当該信号線３３を通して複数の画素列に属する同一画素行の複数の画素、例えば２つの画素２０ｏ，２０ｅに対して水平駆動回路６０から映像信号の信号電圧Ｖｓｉｇを時系列で供給することにより、１本の信号線３３を２つの画素２０ｏ，２０ｅ間で共通化し、信号線３３を画素列ごとに配線する場合に比べて半分に削減できる。
【０１８９】
これにより、シグナルドライバである水平駆動回路６０としては、画素列ごとに信号線３３を配線する場合の出力段数の１／２の回路構成のもので良いことになる。これは、水平駆動回路６０の回路規模を、画素列ごとに信号線３３を配線する場合の１／２に低減できることを意味する。したがって、水平駆動回路６０の回路規模を１／２以下に低減できることにより、水平駆動回路６０のコストと占有面積を下げることができるために、パネルモジュールの低コスト化および小型化を図ることが可能になる。
【０１９０】
また、本実施形態では、電源供給線３２を画素行ごとに１本ずつ配線し、１本の画素供給線３２を複数の画素行間、例えば上下の２つの画素行間で共用する構成を採っていることにより、電源供給線３２を画素行ごとに単位となる２つの画素２０に対応して２本ずつ配線する構成を採る第２実施形態に比べて、電源供給線３２の配線数が少なくて済むために表示パネル７０上における配線構造を簡略化できるとともに、電源供給走査回路５０の回路構成を簡略化できる利点がある。
【０１９１】
さらに、閾値補正、信号書き込みおよび移動度補正を行うために書き込み信号ＷＳがアクティブ（高電位）になる期間が、第１，第２実施形態では１／２Ｈ（Ｈは行走査期間）となるのに対して、本実施形態では、上下の２つの画素行ｊ，ｊ＋１間で１本の電源供給線３２を兼用し、当該電源供給線３２を通して１Ｆ周期で与えられる電位ＤＳを交互に用いるようにしていることで、上下の画素行ｊ，ｊ＋１の書き込み信号ＷＳｊ，ＷＳｊ＋１がアクティブになる期間として２倍程度、即ち１Ｈ期間程度確保することができるために、閾値補正期間や移動度補正期間として十分な時間を確保でき、時間マージンの面からも表示装置の高精細化に有利となる。
【０１９２】
なお、本実施形態では、同一画素行の単位となる画素数を２つとしたが、２つに限られるものではないことは第１実施形態の場合と同様である。そして、単位となる画素数をｘとした場合、電源供給走査回路５０による電源供給線３２の電位ＤＳの切り替えを１／ｘフィールド周期で行うようにすることで、水平駆動回路６０の回路規模を１／ｘに低減できることになる。
【０１９３】
また、本実施形態では、１つの画素行につき走査線３１を１本ずつ配線し、書き込み信号ＷＳを同一画素行の複数の画素間で共通に用いる構成を採っているが、１つの画素行につき走査線３１を複数の画素に対応した本数だけ配線して書き込み信号ＷＳを同一画素行の複数の画素ごとに用いる構成を採ることも可能である。
【０１９４】
ただし、１つの画素行につき走査線３１を１本ずつ配線し、書き込み信号ＷＳを同一画素行の複数の画素間で共通に用いる構成を採った方が、走査線３１の配線数が少なくて済むために表示パネル７０上における配線構造を簡略化できるとともに、電源供給走査回路５０の回路構成を簡略化できる利点がある。
【０１９５】
（実施例１）
図２１は、第３実施形態に係る有機ＥＬ表示装置１０Ｃにおけるある上下２つの画素行（ｊ，ｊ＋１）および左右２つの画素列（ｉ，ｉ＋１）の計４つの画素２０の実施例１に係る画素構成を示す回路図であり、図中、図２０と同等部分には同一符号を付して示している。
【０１９６】
先ず、ｊ行目の画素行の隣り合う２つの画素２０ｏ，２０ｅについて説明する。奇数画素２０ｏは、有機ＥＬ素子２１ｏ、駆動トランジスタ２２ｏおよび保持容量２４ｏを有し、駆動トランジスタ２２ｏのドレイン電極がｊ行目の電源供給線３２−ｊに接続された構成となっている。奇数画素２０ｏは、書き込みトランジスタを持たないことから、駆動トランジスタ２２ｏのゲート電極は、偶数画素２０ｅの書き込みトランジスタ２３の出力側の電極に接続されている。
【０１９７】
偶数画素２０ｅは、有機ＥＬ素子２１ｅ、駆動トランジスタ２２ｅ、書き込みトランジスタ２３および保持容量２４ｅを有し、駆動トランジスタ２２ｅのドレイン電極がｊ＋１行目の電源供給線３２−ｊ＋１に接続された構成となっている。偶数画素２０ｅの書き込みトランジスタ２３は、奇数画素２０ｏの書き込みトランジスタとして兼用される。
【０１９８】
続いて、ｊ＋１行目の画素行の隣り合う２つの画素２０ｏ，２０ｅについて説明する。奇数画素２０ｏは、有機ＥＬ素子２１ｏ、駆動トランジスタ２２ｏおよび保持容量２４ｏを有し、駆動トランジスタ２２ｏのドレイン電極がｊ＋１行目の電源供給線３２−ｊ＋１に接続された構成となっている。奇数画素２０ｏは、書き込みトランジスタを持たないことから、駆動トランジスタ２２ｏのゲート電極は、偶数画素２０ｅの書き込みトランジスタ２３の出力側の電極に接続されている。
【０１９９】
偶数画素２０ｅは、有機ＥＬ素子２１ｅ、駆動トランジスタ２２ｅ、書き込みトランジスタ２３および保持容量２４ｅを有し、駆動トランジスタ２２ｅのドレイン電極がｊ行目の電源供給線３２−ｊに接続された構成となっている。偶数画素２０ｅの書き込みトランジスタ２３は、奇数画素２０ｏの書き込みトランジスタとして兼用される。
【０２００】
なお、本実施例１では、各画素行の偶数画素２０ｅ側に書き込みトランジスタ２３を設けて、当該書き込みトランジスタを奇数画素２０ｏの書き込みトランジスタとして兼用する構成を採っているが、各画素行の奇数画素２０ｏ側に書き込みトランジスタ２３を設けて、当該書き込みトランジスタを偶数画素２０ｅの書き込みトランジスタとして兼用する構成を採ることも可能である。
【０２０１】
続いて、実施例１に係る画素構成を持つ第３実施形態に係る有機ＥＬ表示装置１０Ｃにおいて、ｊ行目の電源供給線３２−ｉについてｊ行目の画素行とｊ＋１行目の画素行で共通化したときの画素行ｊの奇数画素２０ｏと画素行ｊ＋１の偶数画素２０ｅの回路動作について、図２２のタイミング波形図を用いて説明する。
【０２０２】
図２２には、１Ｆにおける信号線３３の電位（Ｖｏｆｓ／Ｖｓｉｇ）の変化、走査線３１−ｊ，３１−ｊ＋１の各電位（書き込み信号）ＷＳｊ，ＷＳｊ＋１の変化、電源供給線３２−ｊの電位ＤＳｊの変化、ｊ行目の奇数画素２０ｏおよびｊ＋１行目の偶数画素２０ｅの駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を表している。
【０２０３】
なお、画素２０ｏ，２０ｅ個々における閾値補正準備、閾値補正、信号書き込み＆移動度補正および発光の各具体的な動作については、先述した参考例に係る有機ＥＬ表示装置１０の回路動作の場合と基本的に同じである。
【０２０４】
先ず、１Ｆ期間の前半のフィールドでは、画素行ｊの奇数画素２０ｏの非発光状態において、時刻ｔ５１で走査線３１−ｊ，３１−ｊ＋１の各電位ＷＳｊ，ＷＳｊ＋１が同時に低電位側から高電位側に遷移する。このとき、信号線３３−ｉの電位がオフセット電圧Ｖｏｆｓの状態にあり、当該オフセット電圧Ｖｏｆｓが書き込みトランジスタ２３によってｊ行目およびｊ＋１行目の駆動トランジスタ２２ｏ，２２ｅの各ゲート電極に書き込まれる。
【０２０５】
次に、時刻ｔ５２で電源供給線３２−ｊの電位ＤＳｊが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わることで、画素行ｊの奇数画素２０ｏ側について閾値補正動作が開始される。このとき同時に、画素行ｊ＋１の偶数画素２０ｅ側についても閾値補正動作が開始される。この閾値補正動作は、時刻ｔ５３で終了する。
【０２０６】
次に、時刻ｔ５４で水平駆動回路６０から信号線３３−ｉに対して映像信号の信号電圧Ｖｓｉｇが供給され、次いで、時刻ｔ５５で走査線３１−ｊの電位ＷＳｊが再び低電位側から高電位側に遷移することにより、画素行ｊにおいて、書き込みトランジスタ２３によって映像信号の信号電圧Ｖｓｉｇが駆動トランジスタ２２ｏ，２２ｅの各ゲート電極に書き込まれる。
【０２０７】
この書き込まれた信号電圧Ｖｓｉｇは、同一画素行ｊの２つの画素２０ｏ，２０ｅの各保持容量２４ｏ，２４ｅに保持される。このとき、奇数画素２０ｏ側については、電源供給線３２−ｊの電位ＤＳｊが高電位Ｖｃｃｐの状態にあるために、信号書き込みと同時に移動度補正が行われる。
【０２０８】
なお、偶数画素２０ｅ側については、電源供給線３２−ｊ−１の電位ＤＳｊ−１が低電位Ｖｉｎｉの状態にあるために移動度補正は行われない。
【０２０９】
そして、時刻ｔ５６で走査線３１−ｊの電位ＷＳｊが高電位側から低電位側に遷移し、奇数画素２０ｏ側の有機ＥＬ素子２１ｏが順バイアス状態になると、当該有機ＥＬ素子２１ｏが発光する。画素行ｊの有機ＥＬ素子２１ｏの発光時間は、時刻ｔ５６から電源供給線３２−ｊの電位ＤＳｊが低電位Ｖｉｎｉに遷移する時刻ｔ５９までの時間となる。
【０２１０】
時刻ｔ５６では、水平駆動回路６０から信号線３３−ｉに対して、次の画素行ｊ＋１についての映像信号の信号電圧Ｖｓｉｇが供給される。その後、時刻ｔ５７で走査線３１−ｊ＋１の電位ＷＳｊ＋１が再び低電位側から高電位側に遷移することにより、画素行ｊ＋１において、書き込みトランジスタ２３によって映像信号の信号電圧Ｖｓｉｇが駆動トランジスタ２２ｏ，２２ｅの各ゲート電極に書き込まれる。
【０２１１】
この書き込まれた信号電圧Ｖｓｉｇは、同一画素行ｊ＋１の２つの画素２０ｏ，２０ｅの各保持容量２４ｏ，２４ｅに保持される。このとき、偶数画素２０ｅ側については、電源供給線３２−ｊの電位ＤＳｊが高電位Ｖｉｎｉの状態にあるために、信号書き込みと同時に移動度補正が行われる。
【０２１２】
なお、奇数画素２０ｏ側については、電源供給線３２−ｊ＋１の電位ＤＳｊ＋１が低電位Ｖｉｎｉの状態にあるために移動度補正は行われない。
【０２１３】
そして、時刻ｔ５８で走査線３１−ｊ＋１の電位ＷＳｊ＋１が高電位側から低電位側に遷移し、偶数画素２０ｅ側の有機ＥＬ素子２１ｅが順バイアス状態になると、当該有機ＥＬ素子２１ｅが発光する。画素行ｊ＋１の有機ＥＬ素子２１ｏの発光時間は、時刻ｔ５８から時刻ｔ５９までの時間となる。
【０２１４】
ここで、上段の画素行ｊの有機ＥＬ素子２１ｏと下段の画素行ｊ＋１の有機ＥＬ素子２１ｅの間で発光時間が多少ずれるが、このずれは数μｓｅｃのオーダーであり、視認されるレベルではないために、視覚上問題になることはない。
【０２１５】
なお、図２２のタイミング波形図において、信号書き込み＆移動度補正期間１は、上段の画素行（本例では、画素行ｊ）の奇数画素２０ｏの信号書き込み＆移動度補正期間であり、信号書き込み＆移動度補正期間２は、下段の画素行（本例では、画素行ｊ＋１）の偶数画素２０ｅの信号書き込み＆移動度補正期間である。
【０２１６】
以上により、上段の画素行の奇数画素２０ｏおよび下段の画素行の偶数画素２０ｅに対する一連の動作、即ち閾値補正準備、閾値補正、信号書き込み＆移動度補正および発光の各動作が終了する。そして、その１／２Ｆ期間後に、上段の画素行の奇数画素２０ｏおよび下段の画素行の偶数画素２０ｅに対する一連の動作と同様の動作を、上段の画素行の偶数画素２０ｅおよび下段の画素行の奇数画素２０ｏに対して行うことにより、これら画素２０ｏ，２０ｅの各有機ＥＬ素子２１ｏ，２１ｅが発光状態となる。
【０２１７】
上述したように、駆動トランジスタ２２および書き込みトランジスタ２３の２つのトランジスタを有する画素構成の有機ＥＬ表示装置１０Ｃにおいて、１つの画素行につき走査線３１および電源供給線３２を１本ずつ配線し、電源供給線３２については上下の画素行間で交互に使用するとともに、１本の走査線３１に対して書き込み走査回路４０から書き込み信号ＷＳを１／２Ｆ周期で出力し、電源供給走査回路５０による電源供給線３２の電位ＤＳの切り替えを１Ｆ周期で行うことにより、同一画素行において隣り合う奇数画素２０ｏと偶数画素２０ｅ間で１本の信号線３３を共通に使用（共通化）し、２つの画素２０ｏ，２０ｅの駆動を時分割にて行うことができる。
【０２１８】
また、本実施例１に係る画素構成においては、書き込みトランジスタ２３を２つの画素２０ｏ，２０ｅ間でオフセット電圧Ｖｏｆｓおよび映像信号の信号電圧Ｖｓｉｇの書き込みに兼用していることにより、トランジスタ数が２つの画素２０ｏ，２０ｅで３トランジスタとなるために、２つの画素２０ｏ，２０ｅで４トランジスタとなる第１実施形態の実施例１に比べて、２画素につきトランジスタを１個削減できる。これにより、画素２０個々の微細化を図ることができるために、表示装置の高精細化に有利となる。
【０２１９】
（実施例２）
図２３は、第３実施形態に係る有機ＥＬ表示装置１０Ｃにおけるある上下２つの画素行（ｊ，ｊ＋１）および左右２つの画素列（ｉ，ｉ＋１）の計４つの画素２０の実施例１に係る画素構成を示す回路図であり、図中、図２１と同等部分には同一符号を付して示している。
【０２２０】
ここでは、駆動トランジスタ２２、書き込みトランジスタ２３およびスイッチングトランジスタ２６，２７としてＮチャネル型のＴＦＴが用いられ、スイッチングトランジスタ２５としてＰチャネル型のＴＦＴが用いられている。ただし、ここでの駆動トランジスタ２２、書き込みトランジスタ２３およびスイッチングトランジスタ２５〜２７の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【０２２１】
上下２つの画素行ｊ，ｊ＋１の各２つの画素２０ｏ，２０ｅにおいて、スイッチングトランジスタ２６ｏ，２６ｅとスイッチングトランジスタ２７ｏ，２７ｅは、第１実施形態の実施例２に係る２つの画素２０ｏ，２０ｅと同様の接続関係となっている。
【０２２２】
なお、画素行ｊにおいて、奇数画素２０ｏのスイッチングトランジスタ２５ｏのゲート電極は自段の画素行ｊの発光制御線３２−ｊに接続され、偶数画素２０ｅのスイッチングトランジスタ２５ｅのゲート電極は、前段の画素行ｊ−１の発光制御線３２−ｊ−１に接続されている。書き込みトランジスタ２３については、実施例１と同様に、例えば奇数画素２０ｏに設けられて、偶数画素２０ｅの書き込みトランジスタとして兼用される。
【０２２３】
また、画素行ｊ＋１において、奇数画素２０ｏのスイッチングトランジスタ２５ｏのゲート電極は自段の画素行ｊ＋１の発光制御線３２−ｊ＋１に接続され、偶数画素２０ｅのスイッチングトランジスタ２５ｅのゲート電極は、前段の画素行ｊの発光制御線３２−ｊに接続されている。書き込みトランジスタ２３については、画素行ｊと同様に、例えば奇数画素２０ｏに設けられて、偶数画素２０ｅの書き込みトランジスタとして兼用される。
【０２２４】
上述した接続関係にて各構成素子が接続されてなる上下２つの画素行ｊ，ｊ＋１の各２つの画素２０ｏ，２０ｅにおけるスイッチングトランジスタ２５ｏ〜２７ｏ，２５ｅ〜２７ｅの各作用については、第１実施形態の実施例２に係る奇数画素２０ｏ，２０ｅの場合と同様である。
【０２２５】
かかる５Ｔｒの画素構成の有機ＥＬ表示装置１０Ｂにおいても、１つの画素行につき走査線３１および電源供給線３２を１本ずつ配線し、電源供給線３２については上下の画素行間で交互に使用するとともに、１本の走査線３１に対して書き込み走査回路４０から書き込み信号ＷＳを１／２Ｆ周期で出力し、電源供給走査回路５０による電源供給線３２の電位ＤＳの切り替えを１Ｆ周期で行うことにより、同一画素行において隣り合う奇数画素２０ｏと偶数画素２０ｅ間で１本の信号線３３を共通に使用し、２つの画素２０ｏ，２０ｅの駆動を時分割にて行うことができる。
【０２２６】
また、本実施例２に係る画素構成においては、書き込みトランジスタ２３を２つの画素２０ｏ，２０ｅ間で映像信号の信号電圧Ｖｓｉｇの書き込みに兼用していることにより、トランジスタ数が２つの画素２０ｏ，２０ｅで９トランジスタとなるために、２つの画素２０ｏ，２０ｅで１０トランジスタとなる第１実施形態の実施例２に比べて、２画素につきトランジスタを１個削減できる。これにより、画素２０個々の微細化を図ることができるために、表示装置の高精細化に有利となる。
【０２２７】
なお、上記実施形態に係る有機ＥＬ表示装置１０Ｃでは、行列状の画素配列において、斜め対角方向に位置する２つの画素間で、即ち上段の奇数画素２０ｏと下段の偶数画素２０ｅの間で電源供給線（発光制御線）３２を共通化するとしたが（図２０参照）、図２４に示すように、同じ画素列に属し、上下の位置関係にある２つの画素間で電源供給線（発光制御線）３２を共通化した有機ＥＬ表示装置１０Ｃ′とすることも可能である。
【０２２８】
より具体的には、ある２つの画素行ｊ，ｊ＋１間においては、同じ画素列に属し、上下に位置する２つの奇数画素２０ｏ，２０ｏ間で電源供給線３２を共通化し、１行ずれた次の２つの画素行ｊ＋１，ｊ＋２間においては、同じ画素列に属し、上下に位置する２つの偶数画素２０ｅ，２０ｅ間で電源供給線３２を共通化する。このように、上下に位置する２つの画素間で電源供給線３２を共通化する構成を採った場合にも、上記実施形態の場合と同様の作用効果を得ることができる。
【０２２９】
ただし、行列状の画素配列において、斜め対角方向に位置する２つの画素間で電源供給線３２を共通化する構成を採る場合には、画素行ごとに発光する画素２０が１画素ずれたいわゆる入れ子の状態になるために、上下に位置する２つの画素間で電源供給線３２を共通化する場合に比べてフリッカーなどの発生を抑制できる利点がある。
【０２３０】
［応用例］
以上説明した第１，第２，第３実施形態では、水平駆動回路６０の各出力と信号線３１（…，３３−ｉ−１，３３−ｉ，３３−ｉ＋１，…）とを１対１の関係で接続する構成の有機ＥＬ表示装置１０に適用した場合を例に挙げて説明したが、信号線３１（…，３３−ｉ−１，３３−ｉ，３３−ｉ＋１，…）を水平駆動回路６０の各出力に対して複数本を単位（組）として割り当て、この複数本の信号線を時分割にて順次選択する一方、その選択した信号線に対して水平駆動回路６０の各出力ごとに時系列で出力される映像信号の信号電圧Ｖｓｉｇを時分割で振り分けて供給することによって各信号線を駆動する、いわゆるセレクタ駆動方式（時分割駆動方式）を採る有機ＥＬ表示装置にも適用可能である。
【０２３１】
より具体的には、第３実施形態の場合を例に挙げると、図２５に示すように、水平駆動回路６０の各出力に対して例えば３本の信号線を単位として割り当て、水平駆動回路６０のある出力線６１と３本の信号線３３−ｉ−１，３３−ｉ，３３−ｉ＋１との間にセレクタスイッチＳＷ１，ＳＷ２，ＳＷ３を配置し、水平駆動回路６０から出力線６１を通して時系列で出力される映像信号の信号電圧Ｖｓｉｇ１，Ｖｓｉｇ２，Ｖｓｉｇ３に同期してセレクタスイッチＳＷ１，ＳＷ２，ＳＷ３を時分割にて選択駆動する。
【０２３２】
ここでは、第３実施形態の場合を例に挙げて説明したが、第１，第２実施形態の場合にも、同様のことが言える。
【０２３３】
このように、セレクタ駆動方式（時分割駆動方式）を採る有機ＥＬ表示装置に対して、第１，第２，第３実施形態の概念を用いることにより、時分割数を例えば３とした場合には、水平駆動回路６０の出力段数を第１，第２，第３実施形態の場合のさらに１／３に削減でき、水平駆動回路６０のコストと占有面積をさらに下げることができるために、パネルモジュールのさらなる低コスト化および小型化を図ることができる。
【０２３４】
［変形例］
上記実施形態では、画素２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、電気光学素子を含む画素が行列状に配置されてなる平面型（フラットパネル型）の表示装置全般に対して適用可能である。
【０２３５】
［適用例］
以上説明した本発明による表示装置は、一例として、図２６〜図３０に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【０２３６】
このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、先述した第１，第２，第３実施形態の説明から明らかなように、本発明による表示装置は、パネルモジュールの低コスト化および小型化を図ることができるために、各種の電子機器において、機器の低コスト化および小型化に寄与でき、特にモバイル機器などの小型の電子機器への搭載が容易になる利点がある。
【０２３７】
なお、本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０２３８】
以下に、本発明が適用される電子機器の具体例について説明する。
【０２３９】
図２６は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作成される。
【０２４０】
図２７は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。
【０２４１】
図２８は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。
【０２４２】
図２９は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。
【０２４３】
図３０は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより作製される。
【図面の簡単な説明】
【０２４４】
【図１】参考例に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図２】参考例に係る有機ＥＬ表示装置における画素（画素回路）の具体的な構成例を示す回路図である。
【図３】画素の断面構造の一例を示す断面図である。
【図４】参考例に係る有機ＥＬ表示装置の基本的な動作説明に供するタイミング波形図である。
【図５】参考例に係る有機ＥＬ表示装置の回路動作の説明図（その１）である。
【図６】参考例に係る有機ＥＬ表示装置の回路動作の説明図（その２）である。
【図７】駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。
【図８】駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。
【図９】閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。
【図１０】本発明の第１実施形態に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図１１】第１実施形態に係る有機ＥＬ表示装置におけるある画素行の隣り合う２つの画素の実施例１に係る画素構成を示す回路図である。
【図１２】実施例１に係る画素構成を持つ第１実施形態に係る有機ＥＬ表示装置の動作説明に供するタイミング波形図である。
【図１３】実施例１の変形例に係るタイミング関係を示すタイミング波形図である。
【図１４】第１実施形態に係る有機ＥＬ表示装置におけるある画素行の隣り合う２つの画素の実施例２に係る画素構成を示す回路図である。
【図１５】５Ｔｒの画素構成の場合の基本的な動作説明に供するタイミング波形図である。
【図１６】本発明の第２実施形態に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図１７】第２実施形態に係る有機ＥＬ表示装置におけるある画素行の隣り合う２つの画素の実施例１に係る画素構成を示す回路図である。
【図１８】実施例１に係る画素構成を持つ第２実施形態に係る有機ＥＬ表示装置の動作説明に供するタイミング波形図である。
【図１９】第２実施形態に係る有機ＥＬ表示装置におけるある画素行の隣り合う２つの画素の実施例２に係る画素構成を示す回路図である。
【図２０】本発明の第３実施形態に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図２１】第３実施形態に係る有機ＥＬ表示装置におけるある上下２つの画素行および左右２つの画素列の計４つの画素の実施例１に係る画素構成を示す回路図である。
【図２２】実施例１に係る画素構成を持つ第３実施形態に係る有機ＥＬ表示装置の動作説明に供するタイミング波形図である。
【図２３】第３実施形態に係る有機ＥＬ表示装置におけるある上下２つの画素行および左右２つの画素列の計４つの画素の実施例２に係る画素構成を示す回路図である。
【図２４】上下に位置する２つの画素間で電源供給線を共通化した有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図２５】セレクタ駆動方式（時分割駆動方式）を採る有機ＥＬ表示装置に適用した場合の構成例を示す回路図である。
【図２６】本発明が適用されるテレビジョンセットの外観を示す斜視図である。
【図２７】本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図２８】本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。
【図２９】本発明が適用されるビデオカメラの外観を示す斜視図である。
【図３０】本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【符号の説明】
【０２４５】
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｃ′…有機ＥＬ表示装置、２０…画素（サブピクセル）、２１，２１ｉ，２１ｉ＋１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書き込みトランジスタ、２４…保持容量、２５…ＥＬ容量、２６…補助容量、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線（発光制御線）、３３（３３−１〜３３−ｎ）…信号線、３４…共通電源供給線、３５…第一補正用走査線、３６…第二補正用走査線、４０…書き込み走査回路、５０…電源供給走査回路、５０′…発光駆動走査回路、６０…水平駆動回路、７０…表示パネル、８０…第一補正走査回路、９０…第二補正走査回路
【図１】
2009204664.tif 000003
【図２】
2009204664.tif 000004
【図３】
2009204664.tif 000005
【図４】
2009204664.tif 000006
【図５】
2009204664.tif 000007
【図６】
2009204664.tif 000008
【図７】
2009204664.tif 000009
【図８】
2009204664.tif 000010
【図９】
2009204664.tif 000011
【図１０】
2009204664.tif 000012
【図１１】
2009204664.tif 000013
【図１２】
2009204664.tif 000014
【図１３】
2009204664.tif 000015
【図１４】
2009204664.tif 000016
【図１５】
2009204664.tif 000017
【図１６】
2009204664.tif 000018
【図１７】
2009204664.tif 000019
【図１８】
2009204664.tif 000020
【図１９】
2009204664.tif 000021
【図２０】
2009204664.tif 000022
【図２１】
2009204664.tif 000023
【図２２】
2009204664.tif 000024
【図２３】
2009204664.tif 000025
【図２４】
2009204664.tif 000026
【図２５】
2009204664.tif 000027
【図２６】
2009204664.tif 000028
【図２７】
2009204664.tif 000029
【図２８】
2009204664.tif 000030
【図２９】
2009204664.tif 000031
【図３０】
2009204664.tif 000032