(57)【要約】【課題】光電変換領域間での信号電荷の分離を確実に実現することができ、かつ高感度の裏面照射型撮像素子を提供する。【解決手段】半導体基板内に不純物を導入することより第１の画素分離領域を形成する工程と、前記半導体基板表面に、第１のエピタキシャル成長層を形成する工程と、前記第１のエピタキシャル成長層を貫通し前記第１の画素分離領域に当接するように第２の画素分離領域を形成する工程と、前記第１及び第２の画素分離領域で画定された半導体基板内に光電変換部および周辺回路部を形成する工程とを含む。【選択図】図１
2009111118.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板内に不純物を導入することより第１の画素分離領域を形成する工程と、
前記半導体基板表面に、
第１のエピタキシャル成長層を形成する工程と、
前記第１のエピタキシャル成長層を貫通し前記第１の画素分離領域に当接するように第２の画素分離領域を形成する工程と、
前記第１及び第２の画素分離領域で画定された半導体基板内に光電変換部および周辺回路部を形成する工程とを含む裏面照射型撮像素子の製造方法。
【請求項２】
請求項１に記載の固体撮像素子の製造方法であって、
前記第１の画素分離領域を形成する工程はイオン注入工程と活性化アニール工程とを含む裏面照射型固体撮像素子の製造方法。
【請求項３】
請求項１または２に記載の固体撮像素子の製造方法であって、
前記第２の画素分離領域を形成する工程はイオン注入工程と活性化アニール工程とを含む裏面照射型固体撮像素子の製造方法。
【請求項４】
請求項１乃至３のいずれかに記載の固体撮像素子の製造方法であって、
さらに前記第１のエピタキシャル成長層上に第２のエピタキシャル成長層を形成する工程と、
前記第２のエピタキシャル成長層を貫通し前記第２の画素分離領域に当接するように第３の画素分離領域を形成する工程とを含む裏面照射型固体撮像素子の製造方法。
【請求項５】
請求項１乃至４のいずれかに記載の固体撮像素子の製造方法であって、
第１のエピタキシャル成長層または第２のエピタキシャル成長層を形成する工程は、気相成長工程である裏面照射型固体撮像素子の製造方法。
【請求項６】
請求項１乃至４のいずれかに記載の固体撮像素子の製造方法であって、
第１のエピタキシャル成長層または第２のエピタキシャル成長層を形成する工程は、分子線エピタキシー工程である裏面照射型固体撮像素子の製造方法。
【請求項７】
請求項３乃至６のいずれかに記載の固体撮像素子の製造方法であって、
活性化アニール工程は、前記第１および第２の画素分離領域を形成するためのイオン注入工程終了後、一括して実施される裏面照射型固体撮像素子の製造方法。
【請求項８】
請求項３乃至６のいずれかに記載の固体撮像素子の製造方法であって、
活性化アニール工程は、前記第１および第２の画素分離領域を形成するためのイオン注入工程終了後、それぞれ実施される裏面照射型固体撮像素子の製造方法。
【請求項９】
表面から所定の深さまで形成された第１の画素分離領域を有する半導体基板と、
前記半導体基板表面に形成された第１のエピタキシャル成長層と、
前記第１のエピタキシャル成長層を貫通し前記第１の画素分離領域に当接する第２の画素分離領域とを具備し、
前記第１及び第２の画素分離領域で画定された半導体基板内に光電変換部および周辺回路部が形成された裏面照射型撮像素子。
【請求項１０】
請求項９に記載の裏面照射型撮像素子であって、
前記第１の画素分離領域と前記第２の画素分離領域は、当接面近傍において、不純物プロファイルの不連続部を有する裏面照射型撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、裏面照射型固体撮像素子およびその製造方法に係り、特に半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子における画素分離に関する。
【背景技術】
【０００２】
従来、半導体基板の裏面側から光を照射し、この光に応じて半導体基板内で発生した電荷を、半導体基板の表面側に形成された電荷蓄積領域に蓄積し、ここに蓄積された電荷に応じた信号を、ＣＣＤやＣＭＯＳ回路等によって外部に出力して撮像を行う裏面照射型撮像素子、つまり、半導体基板の裏面側から光を照射して使用する裏面照射型固体撮像素子が提案されている。
【０００３】
この裏面照射型撮像素子によれば、半導体基板の一方の面に設けた撮像領域のほぼ全域を用いて受光領域を形成することができ、チップサイズを大型化することなくセンサ感度を向上することができ、高い光電変換効率を実現できることが古くから知られている。このため、この裏面照射型撮像素子において、半導体基板の厚さを１０μｍ以上にできれば、非常に高い感度を持った素子を実現することができる。
しかし、裏面照射型撮像素子においては、隣接画素間で信号電荷が拡散し混色が生じるという問題があった。
【０００４】
そこで、各画素の光電変換部が形成された半導体基板の光照射面となる裏面側からイオン注入により、暗電流を抑制するための裏面側アキユウムレーション層およびこれと同一導電型の画素分離領域を形成する方法が提案されている（特許文献１）。
【０００５】
また、半導体基板の厚さを１０μｍ以下とし、画素分離領域を基板の厚さ全体にわたって形成した構造も提案されている（特許文献２）
【０００６】
【特許文献１】特開２００６−９３５８７号公報
【特許文献２】特開２００５−１４２２２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
各画素領域すなわち異なる光電変換領域間で信号電荷の分離を確実に実現するためには、深い画素分離層が必要となるが、光電変換領域が形成されている半導体基板の深さ方向の全体にわたって画素分離層を形成するためには、高エネルギーでのイオン注入が必要となり、画素分離層が横方向にも拡散して、光電変換領域をも圧迫し、検出電荷量の低下、ひいては感度の低下をもたらすという問題があった。
【０００８】
本発明は、前記実情に鑑みてなされたものであり、光電変換領域間での信号電荷の分離を確実に実現することができ、かつ高感度の裏面照射型撮像素子を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の裏面照射型撮像素子の製造方法は、半導体基板内に不純物を導入することより第１の画素分離領域を形成する工程と、前記半導体基板表面に、第１のエピタキシャル成長層を形成する工程と、前記第１のエピタキシャル成長層を貫通し前記第１の画素分離領域に当接するように第２の画素分離領域を形成する工程と、前記第１及び第２の画素分離領域で画定された半導体基板内に光電変換部および周辺回路部を形成する工程とを含む。
この構成によれば、画素分離領域の形成にあたり、深い領域に形成する必要がないため、高エネルギーでのイオン注入が不要となり、また横方向の拡散長の伸びを抑制することができる。従って、画素分離領域幅を小さくすることができ、その分、光電変換領域の面積の増大をはかることができ、高感度化をはかることが可能となる。
【００１０】
また本発明は、上記裏面照射型撮像素子の製造方法において、前記第１の画素分離領域を形成する工程はイオン注入工程と活性化アニール工程とを含む。
イオン注入により深い領域に不純物領域を形成しようとすると横方向の広がりを抑制するのが極めて困難であるが、本発明のように複数回に分けてイオン注入を行うことで、１回あたりのイオン注入深さは浅くてすみ、横方向の拡がりを抑制することが可能となる。
【００１１】
また本発明は、上記裏面照射型撮像素子の製造方法において、前記第２の画素分離領域を形成する工程がイオン注入工程と活性化アニール工程とを含む。
エピタキシャル成長層内の不純物の導入をイオン注入で行う場合にも、本発明のように複数回に分けてイオン注入を行うことで、当該エピタキシャル成長層に対してのみ１回のイオン注入で不純物を導入すればよいため、１回あたりのイオン注入の深さは浅くてすみ、横方向の拡がりを抑制することが可能となる。
【００１２】
また本発明は、上記裏面照射型撮像素子の製造方法において、さらに前記第１のエピタキシャル成長層上に第２のエピタキシャル成長層を形成する工程と、前記第２のエピタキシャル成長層を貫通し前記第２の画素分離領域に当接するように第３の画素分離領域を形成する工程とを含む。
エピタキシャル成長層内の不純物の導入についても複数回に分けて、成長、不純物の導入を繰り返すようにすればよいため、１回あたりのイオン注入の深さは浅くてすみ、横方向の拡がりを抑制することが可能となる。
【００１３】
また本発明は、上記裏面照射型撮像素子の製造方法において、第１のエピタキシャル成長層または第２のエピタキシャル成長層を形成する工程は、気相成長工程である。
この構成によれば、スループットが良好であるが成長時の不純物の拡散が大であるため、不純物プロファイルのコントロールが難しいという欠点もある。
【００１４】
また本発明は、上記裏面照射型撮像素子の製造方法において、第１のエピタキシャル成長層または第２のエピタキシャル成長層を形成する工程は、分子線エピタキシー工程である。
この構成によれば、スループットには若干問題があるが、低温下での成長が可能であるため、すでに導入された不純物からの拡散は抑制することができる。
【００１５】
また本発明は、上記裏面照射型撮像素子の製造方法において、活性化アニール工程は、前記第１および第２の画素分離領域を形成するためのイオン注入工程終了後、一括して実施される。
この構成によれば、その都度アニールを行う必要がないため、トータルとしての高温工程は少なくてすむため、横方向の拡散長の伸びは抑制される。また作業性が良好である。
【００１６】
また本発明は、上記裏面照射型撮像素子の製造方法において、活性化アニール工程は、前記第１および第２の画素分離領域を形成するためのイオン注入工程終了後、それぞれ実施される。
この構成によれば、その都度アニールを行う必要があるが、安定で確実な所定の不純物プロファイルを得ることが出来る。
【００１７】
本発明の裏面照射型撮像素子は、エピタキシャル成長層を含めて半導体基板の表面から裏面までの厚みが、５μｍ以上、好ましくは８μｍ以上である。
【００１８】
本発明の裏面照射型撮像素子は、表面から所定の深さまで形成された第１の画素分離領域を有する半導体基板と、前記半導体基板表面に形成された第１のエピタキシャル成長層と、前記第１のエピタキシャル成長層を貫通し前記第１の画素分離領域に当接する第２の画素分離領域とを具備し、前記第１及び第２の画素分離領域で画定された半導体基板内に光電変換部および周辺回路部が形成されたことを特徴とする。
この構成によれば、画素分離領域の幅を小さくすることができ、光電変換領域の面積を増大することができる。
【００１９】
また、本発明は上記裏面照射型撮像素子において、前記第１の画素分離領域と前記第２の画素分離領域は、当接面近傍において、不純物プロファイルの不連続部を有するものを含む。
この構成によれば、第１及び第２の画素分離領域が別工程で形成されるため、不連続部を有することで、画素分離領域が幅広となるのを抑制することができる。
【発明の効果】
【００２０】
本発明によれば、画素分離領域の形成を、深さ方向で複数回に分けて実施することで、高エネルギーでのイオン注入が不要となり、横方向への拡散長の伸びを抑制し、光電変換領域センサ面積の圧迫を抑制し、信号電荷量の増大を図り、感度の向上を図ることが可能となる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について図面を参照して説明する。
（実施の形態１）
【００２２】
図１（ａ）乃至（ｄ）は、本発明の実施の形態の裏面照射型撮像素子の製造工程を示す概略図である。
本実施の形態の裏面照射型撮像素子は、図１（ｄ）に示すように、表面から所定の深さまで形成された第１の画素分離領域１００１を有する半導体基板１０００と、前記半導体基板表面に形成された第１のエピタキシャル成長層１００２と、前記第１のエピタキシャル成長層１００２を貫通し前記第１の画素分離領域１００１に当接する第２の画素分離領域１００３とを具備し、前記第１及び第２の画素分離領域で画定された半導体基板内に光電変換部１００４および周辺回路部１００５が形成されたことを特徴とする。なお、前記第１の画素分離領域と前記第２の画素分離領域は、当接面近傍において、不純物プロファイルの不連続部Ｋを有する。ここではエピタキシャル成長層１０００Ｅを有するＳＯＩ基板１０００を半導体基板として用いた。１０００Ｉは酸化シリコン膜であり、１０００Ｓはシリコン基板である。
【００２３】
この裏面照射型撮像素子は以下のようにして形成される。本実施の形態では、画素分離領域を形成するための不純物イオンの注入工程を、複数回に分けて行うようにしたことを特徴とするものである。この裏面照射型撮像素子の製造工程は、図１（ａ）乃至（ｄ）に模式図を示すように、半導体基板内１０００に不純物を導入することにより第１の画素分離領域１００１を形成する工程と、前記半導体基板１０００表面に、第１のエピタキシャル成長層１００２を形成する工程と、前記第１のエピタキシャル成長層を貫通し前記第１の画素分離領域１００１に当接するように第２の画素分離領域１００３を形成する工程と、前記第１および第２の画素分離領域で画定された半導体基板内に光電変換部１００４および周辺回路部１００５を形成する工程とを含み、裏面照射型の固体撮像素子を形成するようにしたことを特徴とするものである。
【００２４】
まず、図１（ａ）に示すように、半導体基板１０００を用意する。実際にはシリコン基板１０００Ｓ表面に酸化シリコン膜１００Ｉを介してｎ型エピタキシャル成長層１０００Ｅを形成したＳＯＩ基板を用意し、このｎ型エピタキシャル成長層１０００Ｅ内に、イオン注入を行い、活性化アニールを行い、深さ３μｍ程度のｐ型拡散層を形成する（第１の画素分離領域１００１）。
【００２５】
ついで、図１（ｂ）に示すように、第１の画素分離層１００１の形成された半導体基板１０００に、膜厚３μｍ程度の第１のエピタキシャル成長層１００２を形成する。
【００２６】
この後、図１（ｃ）に示すように、この第１のエピタキシャル成長層１００２内に、イオン注入を行い、活性化アニールを行い、深さ３μｍ程度のｐ型拡散層を形成する（第２の画素分離領域１００３）。
ここで不純物イオン注入後の活性化アニールは、１回ごとに行ってもよいし、最後に一括処理してもよい。また方法についてはＲＴＡ(高速熱処理)を行うのがよい。またエピタキシャル成長は、ＳｉＨ４の熱分解あるいはＳｉＣｌ４の水素還元などを用いて基板温度８００℃から１１００℃で気相成長によって行った。
【００２７】
そして図１（ｄ）に示すように、画素分離領域で画定された第１のエピタキシャル成長層１００２には光電変換部１００４としてのフォトダイオードや周辺回路１００５としての駆動回路が形成される。この後、光電変換部形成面側に支持基板を取り付け（図示せず）、そして光電変換部形成面を表面としたとき、この面に対して裏面側にレンズやカラーフィルタなどを形成し撮像面Ｃとする。
【００２８】
この構成によれば、画素分離領域の形成にあたり、深い領域に不純物イオンを注入する必要がないため、高エネルギーでのイオン注入が不要となり、また横方向の拡散長の伸びを抑制することができる。従って、画素分離領域幅を小さくすることができ、その分、光電変換領域の面積の増大をはかることができ、高感度化をはかることができる。
【００２９】
（実施の形態２）
またエピタキシャル成長層の形成工程は１回に限定されることなく２回以上であってもよい。本実施の形態では、エピタキシャル成長層を２回に分けて形成する。本実施の形態では、画素分離領域を形成するための不純物イオンの注入工程を、図２（ａ）乃至（ｃ）に模式図を示すように、半導体基板内１０００に不純物を導入することにより第１の画素分離領域１００１を形成する工程と、前記半導体基板１０００表面に、膜厚３μｍの第１のエピタキシャル成長層１００２を形成する工程と、前記第１のエピタキシャル成長層を貫通し前記第１の画素分離領域１００１に当接するように第２の画素分離領域１００３を形成する工程と、前記第１のエピタキシャル成長層１００２表面に、膜厚３μｍの第２のエピタキシャル成長層１００６を形成する工程と、前記第１のエピタキシャル成長層を貫通し前記第１の画素分離領域１００３に当接するように第３の画素分離領域１００７を形成する工程と、前記第１乃至第３の画素分離領域で画定された半導体基板内に光電変換部１００４および周辺回路部１００５を形成する工程とで、裏面照射型の固体撮像素子を形成するようにしたことを特徴とするものである。
【００３０】
まず、図２（ａ）に示すように、半導体基板１０００を用意する。実際にはシリコン基板１０００Ｓ表面に酸化シリコン膜１００Ｉを介してｎ型エピタキシャル成長層１０００Ｅを形成したＳＯＩ基板を用意し、このｎ型エピタキシャル成長層１０００Ｅ内に、イオン注入を行い、活性化アニールを行い、深さ３μｍ程度のｐ型拡散層を形成する（第１の画素分離領域１００１）。
【００３１】
ついで、図２（ｂ）に示すように、第１の画素分離層１００１の形成された半導体基板１０００に、膜厚３μｍ程度の第１のエピタキシャル成長層１００２を形成し、この第１のエピタキシャル成長層１００２内に、イオン注入を行い、活性化アニールを行い、深さ３μｍ程度のｐ型拡散層を形成する（第２の画素分離領域１００３）。
【００３２】
ついで、図２（ｃ）に示すように、この第２の画素分離層１００３の形成された第１のエピタキシャル成長層１００２上に、さらに膜厚３μｍ程度の第２のエピタキシャル成長層１００６を形成し、この第２のエピタキシャル成長層１００６内に、イオン注入を行い、活性化アニールを行い、深さ３μｍ程度のｐ型拡散層を形成する（第２の画素分離領域１００７）。
【００３３】
ここでも不純物イオン注入後の活性化アニールは、１回ごとに行ってもよいし、最後に一括処理してもよい。また方法についてはＲＴＡ(高速熱処理)を行うのがよい。またエピタキシャル成長は基板温度４００℃程度で分子線エピタキシー法によって行うようにしてもよい。
【００３４】
このようにして、深い画素分離領域を形成した後、図２（ｄ）に示すように、画素分離領域で画定された第１および第２のエピタキシャル成長層１００２には光電変換部１００４としてのフォトダイオードや周辺回路１００５としての駆動回路が形成される。この後、光電変換部形成面側に支持基板を取り付け（図示せず）、半導体基板側の支持基板および酸化シリコン膜を除去する。
そして光電変換部形成面側に支持基板を取り付け（図示せず）、形成面に対して裏面側にレンズやカラーフィルタなどを形成し撮像面Ｃとする。
【００３５】
この構成によっても、画素分離領域の形成にあたり、深い領域に不純物イオンを注入する必要がないため、高エネルギーでのイオン注入が不要となり、また横方向の拡散長の伸びを抑制することができる。従って、画素分離領域幅を小さくすることができ、その分センサ領域の増大をはかることができ、高感度化をはかることができることがわかる。
【００３６】
なお、前記実施の形態１では２回のエピタキシャル成長工程に分け、画素分離領域を形成した例について説明したが、この回数については適宜選択可能である。半導体基板内に加速エネルギーを変えてイオン注入を３回行い、次いでエピタキシャル成長を行い、この半導体基板に加速エネルギーを変えてイオン注入を３回行って画素分離領域を形成し、得られた画素分離領域の不純物プロファイルを測定した結果を図３及び図４に示す。図３はイオン注入直後の状態、図４は活性化アニール後の状態を示す。ここでも半導体基板とエピタキシャル成長部の境界で不純物分布の不連続部Ｋが（１つ）形成されている。比較のために１回のエピタキシャル成長により６μmの厚さとし、加速エネルギーを変えてイオン注入を５回行って画素分離領域を形成したときの不純物プロファイルを図５および図６に示す。図５はイオン注入直後の状態、図６は活性化アニール後の状態を示す。図４と図６の比較から明らかなように、図４の画素分離領域の横方向の拡散の伸びは図６の拡散の伸びは０．２μm程度低減されており、その分、光電変換領域の面積の増大を図ることができる。
【００３７】
前記実施の形態１および２では、エピタキシャル成長層を形成したＳＯＩ基板を出発材料として用いたが、貼り合わせによるＳＯＩ基板、あるいは単結晶シリコン基板を出発材料として用いてもよいことはいうまでもない。
【００３８】
（実施の形態３）
次に、このようにして画素分離領域を形成した半導体基板上に固体撮像素子を形成する方法について説明する。図７は、本発明の実施の形態の方法を用いて画素分離領域１５としてのｐ型不純物領域で画定された領域に形成された、インターライン型の裏面照射型撮像素子の部分断面模式図である。
図７に示すようにこの裏面照射型撮像素子１００は、ｐ型シリコン基板１Ｓの第１の面にエピタキシャル成長により形成したｐ型シリコン層１Ｅ（ｐ層）と、第２の面にイオン注入により形成した不純物濃度の高いｐ型シリコン層２（以下、ｐ＋＋層２）とを備えたｐ型の半導体基板３０（以下、基板３０）を用いている。そしてこの、ｐ型シリコン基板１Ｓにはイオン注入により、画素分離領域１５の下部を形成するとともにこのｐ型シリコン基板１Ｓ表面にエピタキシャル成長によりｐ型半導体層１Ｅを形成しさらにこのｐ型半導体層１Ｅにイオン注入により、画素分離領域１５を構成するｐ層を形成している。
この裏面照射型撮像素子は、深い画素分離領域１５を具備しているため、混色を低減し、高品質の画像読み取りを可能とするものである。
【００３９】
なお、裏面照射型撮像素子１００は、図中下方から上方に向かって光を入射させ、撮像を行うものである。本明細書では、基板３０の光入射方向に対して垂直な２つの面のうち、光入射側の面を裏面といい、その反対面を表面というものとする。又、裏面照射型撮像素子１００を構成する各構成要素を基準にしたときに、入射光が進む方向を、その構成要素の上方と定義し、入射光が進む方向の反対方向を、その構成要素の下方とする。又、基板３０の裏面及び表面に直交する方向を垂直方向、基板３０の裏面及び表面に平行な方向を水平方向とする。
【００４０】
ｐ層１Ｅ内の基板３０表面近傍の水平方向に延びる同一面上には、入射光に応じて基板３０内で発生した電荷を蓄積するためのｎ型半導体層４（以下、ｎ層４という）が複数配列されている。ｎ層４は、基板３０の表面側に形成されたｎ型半導体層４ａ（以下、ｎ層４ａという）と、ｎ層４ａの下に形成されたｎ層４ａよりも不純物濃度の低いｎ型半導体層４ｂ（以下、ｎ−層４ｂという）との２層構造となっているが、これに限定されるものではない。ｎ層４で発生した電荷と、このｎ層４に入射する光の経路上で基板３０内に発生した電荷とが、ｎ層４に蓄積される。
【００４１】
各ｎ層４上には基板３０表面に発生する暗電荷が各ｎ層４に蓄積されるのを防ぐための高濃度のｐ型半導体層５（以下、ｐ＋層５という）が形成されている。各ｐ＋層５内部には、基板３０の表面からその内側に向かってｎ層４よりも不純物濃度の高いｎ型半導体層６（以下、ｎ＋層６という）が形成されている。ｎ＋層６は、ｎ層４に蓄積される不要な電荷を排出するためのオーバーフロードレインとして機能し、ｐ＋層５が、このオーバーフロードレインのオーバーフローバリアとしても機能する。図示したように、ｎ＋層６は、基板３０の表面に露出する露出面を有している。
【００４２】
ｐ＋層５及びｎ層４の一方の側には、少し離間してｎ層４よりも不純物濃度の高いｎ型半導体からなる電荷転送チャネル１２が形成され、電荷転送チャネル１２の周囲にはｐ＋層５よりも不純物濃度の低いｐ型半導体層１１（以下、ｐ層１１）が形成されている。
【００４３】
ｐ＋層５及びｎ層４と電荷転送チャネル１２との間のｐ層１１及びｎ層１には、ｎ層４に蓄積された電荷を電荷転送チャネル１２に読み出すための電荷読み出し領域（図示せず）が形成されている。電荷転送チャネル１２と電荷読み出し領域の上方には、シリコン酸化膜やＯＮＯ膜等からなるゲート絶縁膜２０を介して、電荷転送チャネル１２に電圧を供給して電荷転送動作を制御するための電荷転送電極と、電荷読み出し領域に読み出し電圧を供給して電荷読み出し動作を制御するための電荷読み出し電極とを兼ねたポリシリコン等からなる電極１３が形成されている。電極１３の周囲には酸化シリコン等の絶縁膜１４が形成されている。電荷転送チャネル１２とその上方の電極１３とにより、ＣＣＤが構成される。
【００４４】
隣接するｎ層４同士の間には、ｐ層１１の下にｐ型半導体からなる画素分離層１５が形成されている。画素分離層１５は、ｎ層４に蓄積されるべき電荷が、その隣のｎ層４に漏れてしまうのを防ぐためのものである。本実施の形態では、画素分離層１５は、深くかつ細く形成されており、占有面積を増大することなく混色を防止することができる。
【００４５】
基板３０の表面上にはゲート絶縁膜２０が形成されており、ゲート絶縁膜２０上には酸化シリコン等の絶縁層９が形成されており、この絶縁層９内に電極１３及び絶縁膜１４が埋設されている。又、ゲート絶縁膜２０と絶縁層９内には、ｎ＋層６の露出面上に、平面視において、その露出面と同じかそれよりも小さい面積のコンタクトホールが形成され、このコンタクトホール内に電極７が形成されている。
【００４６】
電極７は、導電性材料であればよく、特に、Ｗ（タングステン）、Ｔｉ（チタン）、又はＭｏ（モリブデン）等の金属材料、或いは、これらとのシリサイド等で構成されることが好ましい。電極７とｎ＋層６との間には、電極７を構成する導電性材料の拡散を防止するための拡散防止層を設けることが好ましい。拡散防止層の構成材料としては、例えばＴｉＮ（窒化チタン）を用いる。拡散防止層を設けることにより、ｎ＋層６とｐ＋層５のＰＮ接合が均一になり、画素間の飽和バラつきを低減することができる。
【００４７】
絶縁層９上には電極８が形成され、電極８は電極７と接続される。電極８上には保護層１０が形成されている。電極８は、導電性材料であれば良い。電極８には端子が接続され、この端子に、所定の電圧を印加できるようになっている。
【００４８】
ｎ＋層６に移動した電荷は、ｎ＋層６の露出面に接続された電極７とこれに接続された電極８に移動するため、これにより、ｎ＋層６をオーバーフロードレインとして機能させることができる。
【００４９】
基板３０の裏面から内側には、基板３０の裏面で発生する暗電荷がｎ層４に移動するのを防ぐためにｐ＋＋層２が形成されている。ｐ＋＋層２には端子が接続され、この端子に所定の電圧が印加できるようになっている。ｐ＋＋層２の不純物濃度は、例えば１×１０１７／ｃｍ３〜１×１０２０／ｃｍ３である。
【００５０】
ｐ＋＋層２の下には、酸化シリコンや窒化シリコン等の入射光に対して透明な絶縁層３が形成されている。絶縁層３の下には、絶縁層３と基板３０との屈折率差に起因する基板３０の裏面での光の反射を防止するために、窒化シリコンやダイヤモンド構造炭素膜等の入射光に対して透明な高屈折率透明層１６が形成されている。高屈折率透明層１６としては、プラズマＣＶＤや光ＣＶＤ等の４００℃以下の低温形成が可能なアモルファス窒化シリコン等のｎ＝１．４６を超える屈折率の層とすることが好ましい。
【００５１】
高屈折率透明層１６の下には、複数のカラーフィルタ１８を水平方向に配列してなるカラーフィルタ層が形成されている。複数のカラーフィルタ１８は、それぞれ異なる波長域の光を透過する複数種類のカラーフィルタに分類される。例えば、カラーフィルタ層は、赤色の波長域の光を透過するＲカラーフィルタと、緑色の波長域の光を透過するＧカラーフィルタと、青色の波長域の光を透過するＢカラーフィルタとを配列した構成となっている。カラーフィルタ１８は、複数のｎ層４の各々の下方に形成されており、各ｎ層４に１つのカラーフィルタ１８が対応して設けられている。又、各ｎ層４には、１つのｎ＋層６が対応するため、カラーフィルタ１８は、複数のｎ＋層６のいずれかに対応していると言うことができる。
【００５２】
隣接するカラーフィルタ１８同士の間には、混色を防止するための遮光部材１７が形成されている。この遮光部材１７は、光を透過させない機能を持つものであれば良く、Ｗ、Ｍｏ、及びＡｌ（アルミニウム）等の可視光透過率の低い金属やブラックフィルタを用いることができる。
【００５３】
遮光部材１７は、その断面形状が、基板３０の裏面に向かって広がるテーパー状（頂点が光入射側に向いた三角形や、上底が下底よりも長くなった台形）となっていることが好ましい。このようにすることで、遮光部材１７に垂直入射した光を、テーパー面で反射させて基板３０内に導くことができ、光利用効率を上げることができる。
【００５４】
各カラーフィルタ１８の下には、マイクロレンズ１９が形成されている。マイクロレンズ１９は、屈折した光が、その上方のカラーフィルタ１８とそのカラーフィルタ１８に隣接するカラーフィルタ１８との間にある遮光部材１７を避ける光路となるように、その形状が決定されている。又、マイクロレンズ１９の焦点は、ｎ層４の中心に来るように設計されている。又、使用する光学系の特性に応じて、シェーディング低減のため、マイクロレンズ１９の配列ピッチは、ｎ層４の配列ピッチと異なる設計としても良い。
【００５５】
ｎ層４上面から基板３０の裏面までの領域のうち、平面視において画素分離層１５で区画された領域が、撮像に寄与する光電変換を行う領域のため、以下では光電変換領域という。１つの光電変換領域で発生する電荷に応じた信号が、画像データの１画素データのもととなることから、本明細書では、この光電変換領域のことを画素ともいう。つまり、裏面照射型撮像素子１００は、複数の画素と、複数の画素の各々で発生した電荷に応じた信号を読み出すＣＣＤ型又はＣＭＯＳ型の信号読出し部とを備える構成となる。
【００５６】
このように構成された裏面照射型撮像素子１００では、１つのマイクロレンズ１９に入射した光が、そのマイクロレンズ１９上方のカラーフィルタ１８に入射し、ここを透過した光が、このカラーフィルタ１８に対応するｎ層４へと入射される。このとき、基板３０のうち入射光の経路となる部分でも電荷が発生するが、この電荷は、光電変換領域に形成されたポテンシャルスロープを介してｎ層４へと移動し、ここで蓄積される。ｎ層４に入射してここで発生した電荷も、ここに蓄積される。ｎ層４に蓄積された電荷は、電荷転送チャネル１２に読み出されて転送され、出力アンプによって信号に変換されて外部に出力される。
【００５７】
なお、前記実施の形態では、裏面照射型撮像素子１００としてＣＣＤ型のものを用いたが、ＭＯＳ型の撮像素子を用いてもよい。つまり、ｎ層４に蓄積された電荷に応じた信号を、ＣＭＯＳ回路やＮＭＯＳ回路で読み出す構成としても良い。
【産業上の利用可能性】
【００５８】
以上説明してきたように、本発明の方法によれば、画素分離領域を深くかつ微細に形成できることから、センサ面積の増大を図り、小型で高感度の裏面照射型固体撮像素子を形成することができるため、携帯電子端末をはじめ種々の撮像装置への適用が可能である。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施の形態１の固体撮像素子の製造工程を示す模式図
【図２】本発明の実施の形態２の固体撮像素子の製造工程を示す模式図
【図３】本発明の実施の形態２の固体撮像素子の製造工程で得られた画素分離領域の不純物濃度プロファイルを示す図（活性化アニール前）を示す模式図
【図４】本発明の実施の形態２の固体撮像素子の製造工程で得られた画素分離領域の不純物濃度プロファイルを示す図（活性化アニール後）を示す模式図
【図５】従来例の固体撮像素子の製造工程で得られた画素分離領域の不純物濃度プロファイルを示す図（活性化アニール前）を示す模式図
【図６】従来例の固体撮像素子の製造工程で得られた画素分離領域の不純物濃度プロファイルを示す図（活性化アニール後）を示す模式図
【図７】本発明の実施の形態を説明するためのインターライン型の裏面照射型撮像素子の部分断面模式図
【符号の説明】
【００６０】
１  ｐ層
２  ｐ＋＋層
３，９，１４  絶縁層
４  ｎ層
５  ｐ＋層（オーバーフローバリア）
６  ｎ＋層（オーバーフロードレイン）
７，８  電極
１０  保護層
１１  ｐ層
１２  電荷転送チャネル
１３  電荷転送電極兼電荷読み出し電極
１５  画素分離層
１６  高屈折率透明層
１７  遮光部材
１８  カラーフィルタ
１９  マイクロレンズ
２０  ゲート絶縁膜
１０００  半導体基板
１００１  第１の画素分離領域
１００２  第１のエピタキシャル成長層
１００３  第２の画素分離領域
１００４  光電変換部
１００５  周辺回路部
【図１】
2009111118.tif 000003
【図２】
2009111118.tif 000004
【図３】
2009111118.tif 000005
【図４】
2009111118.tif 000006
【図５】
2009111118.tif 000007
【図６】
2009111118.tif 000008
【図７】
2009111118.tif 000009