(57)【要約】【課題】寄生容量の時間変動に伴う雑音を抑制した極微弱光検出器を実現する。【解決手段】  光ダイオード検出素子、アバランシェフォトダイオード、光伝導型ダイオード、あるいは焦電型光検出素子などの光電変換素子を、該光電変換素子から出力されるキャリアを蓄積するための帰還容量素子に接続し、該帰還容量素子の電圧を読取用トランジスタのゲート電極に入力して該読取用トランジスタの出力を定期的に読み取り、また、読み取る度に該帰還容量素子の電圧を予め決められた電圧にリセット回路を通じて再設定して上記光電変換素子に照射される光の強度を検出するもので、さらに、上記帰還容量素子の電極に、上記読取用トランジスタをそのゲート電極や読取用トランジスタやリセット回路のリセット用半導体ダイオードを電気的接続で直接固定することで、寄生容量を抑制し、また、その変動に伴う雑音を抑制する。【選択図】図２
2009111069.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子を、該光電変換素子から出力されるキャリアを蓄積するための帰還容量素子に接続し、該キャパシタの電圧を読取用トランジスタのゲート電極に入力して該読取用トランジスタの出力を定期的に読み取り、また、読み取る度に該帰還容量素子の電圧を予め決められた電圧にリセット回路を通じて再設定することにより上記光電変換素子に照射される光の強度を検出することを特徴とし、
さらに、上記帰還容量素子の電極に上記読取用トランジスタをそのゲート電極が電気的な接続状態で直接固定したことを特徴とする極微弱光検出器。
【請求項２】
上記光電変換素子は、光ダイオード検出素子、アバランシェフォトダイオード、光伝導型ダイオード、あるいは焦電型光検出素子であることを特徴とする請求項１に記載の極微弱光検出器。
【請求項３】
上記のアバランシェフォトダイオード（ＡＰＤ）は、増倍率が３０以下となるようにバイアス電圧を調整したアバランシェフォトダイオード（ＡＰＤ）であることを特徴とする請求項２に記載の極微弱光検出器。
【請求項４】
さらに、上記帰還容量素子の電極の上記読取用トランジスタの固定面と同じ面に、上記リセット回路はリセット用半導体ダイオードで構成したものであって、該リセット用半導体ダイオードをその一方の電極が電気的な接続状態で直接固定したことを特徴とする請求項１から３のいずれか１つに記載の極微弱光検出器。
【請求項５】
さらに、上記帰還容量素子の電極の上記読取用トランジスタの固定面と同じ面に、上記光電変換素子を、その一方の電極が電気的な接続状態で直接固定したことを特徴とする請求項４に記載の極微弱光検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、光電変換素子を用いて構成し、特に寄生容量の時間変動に伴う雑音を抑制した極微弱光検出器に関している。
【背景技術】
【０００２】
微弱光を検出するための光検出器として、これまでは、例えば、アバランシェフォトダイオード（ＡＰＤ）、光電子増倍管（ＰＭＴ）あるいはＣＣＤカメラなどが使われて来た。しかしながら、例えばナノテクノロジーの分野やＤＮＡ、環境ホルモンなどを扱う生物・化学の最先端の分野ではこれらの光検出器でもまだ測定が難しいほどの極微弱光の光検出が必要とされている。更に、上記の光検出器にはその使用方法を制限する幾つかの問題点もある。今回開発した低増倍ノイズ光検出器は、これを使用することにより上記の光検出器よりも高感度な光検出が実現できるだけでなく、それらの問題点も同時に解決できる優れた特性を持っている。
【０００３】
本発明の発明者は、特許文献１（特開２００６−２０３０５０号公報）にて、極微弱光検出器および極微弱光撮像装置に関する発明を開示している。この開示は、低速電子を利用したＡＰＤ増倍素子を用いたものである。つまりこれまでのように著しいアバランシェ効果を起こすほど高速に加速した電子を使うのではなく、励起断面積が高くなる加速電圧の領域で、低速電子を使用する。一般に、励起散乱断面積は電子が低速になるほど増大するが、新たなキャリア電子を生成するために必要な一定以上の励起エネルギー以下になると急速に減少する。従って、電子速度に対する関数としての散乱断面積は、励起エネルギーの数倍程度の運動エネルギーになる速度のところでピークを持つ。この付近に電子速度が来るようにすれば、高い確率で電子は励起されることになり、光電子は確実に次のキャリア電子を生成する。こうして発生した電子もやはり低速にしかならないようにすれば、確実に更なるキャリア電子を発生させることになり増倍率の揺らぎは小さくなる。
【０００４】
本発明は、例えば、上記の特許文献１の開示である極微弱光検出器の雑音を低減して、さらに極微弱光の検出を容易にするものである。
【０００５】
特許文献１には、図５に示す回路が開示されている。この回路では、増倍率が３０以下となるようにバイアス電圧を調整したアバランシェフォトダイオード（ＡＰＤ）に、該ＡＰＤ内部で発生し、増倍されたキャリアを蓄積するための帰還容量素子を接続し、該帰還容量素子の電圧を読取用トランジスタのゲート電極に入力してそのトランジスタの出力を定期的に読み取り、また、読み取る度に該帰還容量素子の電圧を予め決められた電圧にリセット用半導体ダイオードを通じて再設定することによって、上記のＡＰＤに照射される光の強度を検出している。
【０００６】
図５の極微弱光検出回路１では、ＡＰＤ１０からの信号を、読取用トランジスタ１１で受け、ソースフォロア回路によりインピーダンス変換を行ったのち増幅器１３に入力している。帰還容量素子１２は、読取用トランジスタ１１と増幅器１３とで構成される増幅部とともに積分回路を構成しており、入力した電荷が蓄積される。この蓄積状態は、出力ゲート１４を通じて外部の回路に出力される。また、帰還容量素子１２に電荷の蓄積ができなくなるまでに、リセットスイッチ１５を通じて、蓄積した電荷を放電しリセットする。このリセットの制御は、図３のリセット駆動回路２で行う。極微弱光検出回路１で光強度を読み出す場合には、増幅器１３の出力電圧を読むが、単位時間に照射された光量を読み取る場合には、増幅器１３の出力電圧の差分を差分出力回路３で読み取る。また、読み取ったデータは、表示・伝送回路４で表示し、あるいは、他のデータ処理装置に伝送する。
【０００７】
図４は、極微弱光検出器１で読出し毎に帰還容量素子１２をリセットするための構成を示すブロック図である。制御回路５からの指令により、出力回路６が読出しを行い、引き続いてリセット駆動回路２でリセットする。図４の構成を用いる利点は、帰還容量素子１２を小さくすることができるので、増幅器１３の出力電圧を大きくし易い点である。
【０００８】
特許文献１の発明は、次に示す実験で判明した事実基づいている。特許文献１の発明者は、低速電子による増倍ノイズの減少を確認するために、従来のＳｉ−ＡＰＤを用いて、以下のような実験を行った。図５に示す回路で、Ｓｉ−ＡＰＤには、従来用いられる値よりかなり小さなバイアス電圧を印加し、その増倍ノイズを測定した。その結果を図６に示す。図６は、光電子が、１、３、１０個発生する様に光源を調整し、その時の出力電子数をグラフにしたものである。また図の破線は、光源からの光の個数がいわゆるショットノイズで揺らいでいると仮定し、予め測定しておいた増幅器のノイズ（７ｅ）および平均増倍率（１０．８倍）などを使って計算したものである。この計算には増倍揺らぎは含めていない。測定値と計算値が良く合っていることがわかる。このことは、増倍ノイズが増幅器のノイズに比べて十分小さいことを示している。しかも、ほぼ完全に光電子数に比例した出力が得られていることが分かる。測定値から増倍ノイズを算出した結果、いわゆるエクセスノイズファクターにして１．０７程度であることが分かった。エクセスノイズファクターとは、光子数がショットノイズで揺らいでいることを前提として、ＡＰＤによってこのショットノイズがどれだけ増大するかを表したファクターである。エクセスノイズファクター＝１がショットノイズを全く増やさない場合であり、上記の値は、ＡＰＤによる増倍ノイズが全くないことを示している。
【０００９】
図６のパルス高分布を良く説明し、これまで広く受け入れられて来たＡＰＤの増倍ノイズの理論によれば、増倍率１０倍におけるエクセスノイズファクターは２ほどであり、図７の測定結果を全く説明できない。最近では、エクセスノイズファクターが僅かに小さくなるという理論もあるが、それでも１０％も下がることはないので、上記の実験の条件における増倍にすると、従来の考え方と質的に異なる増倍となることは明らかである。これまでの増倍ノイズの測定では、上記のように低い増倍率での測定は設定されていない。これは、従来、増幅器のノイズが大きいため１０倍というような小さな倍率ではエクセスノイズファクターの測定ができなかったからである。しかし、図５の増幅回路は、ノイズに関して良好な特性を示す超低雑音増幅器であるため、上記のような低倍率での測定が可能となった。
【００１０】
また、図８は、上記の測定によって得られた増倍率に対する全過剰雑音係数（ＡＰＤの過剰雑音係数と同様に、ＡＰＤの雑音に加えて増幅器雑音も入れて計算したものを全過剰雑音係数とする）を示したグラフである。増倍率が３０以下のときに、測定値は、計算値を下回っていることが分かる。
【００１１】
上記したように、その増倍率が３０以下となるようにＡＰＤに印加するバイアス電圧を調整することにより、上記の特徴が発揮された。しかし、この際、図１の回路に限定されるべきことではない事は明らかである。ここでの要点は、第一にＡＰＤの動作点として、バイアス電圧が充分に低く、その増倍率が３０以下になることである。
【００１２】
しかし、上記の開示においては、光電変換で電気信号に変換することから、構成部品の電気特性の時間変動に加えて、寄生容量の時間変動は、無視することのできない雑音となる。このため、装置の実装に当たり、電気特性の時間変動の無い構成部品を使うことは当然であるが、寄生容量の値を小さくするか、その構成部品が振動の影響を受けないようにする等の対策を施すことが求められる。
【００１３】
つまり、従来回路実装では、回路素子を金属あるいはガラス基板上にならべ、それぞれの電極をボンディングすることにより電気的な接続を行なっていた。ボンディングとは、金線あるいはアルミニウム線を使用し電極間を接続するために１方法である。この線と周囲の金属部分（冷却器等の金属容器）との間には寄生容量が発生する。また、素子の中にはこれまでの実装方法ではいい気な寄生容量が避けられないものもあった。この寄生容量が大きい場合、雑音を増幅することになるだけでなく、ボンディングワイヤーが振動すると寄生容量の値が変化し、この変化が新たな雑音の発生源になる場合があった。
【００１４】
【特許文献１】特開２００６−２０３０５０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は、素子を平面上に並べてボンディングしてきた従来の回路実装における配線の一部を実質的になくすために、帰還容量素子の上に他の素子を立体的に配置する。
【発明の効果】
【００１６】
これにより容量の増大に寄与するボンディングを全く無くすか最小限にできる。また、通常のガラス基板上に置くことで容量が増すタイプの素子に関しては、この増大を除去できる。その結果、容量が減少し、その変動による雑音の削減が可能となる。
【課題を解決するための手段】
【００１７】
本発明は、極微弱光検出器で、光電変換素子を、該光電変換素子から出力されるキャリアを蓄積するための帰還容量素子に接続し、該帰還容量素子の電圧を読取用トランジスタのゲート電極に入力して該読取用トランジスタの出力を定期的に読み取り、また、読み取る度に該帰還容量素子の電圧を予め決められた電圧にリセット回路を通じて再設定することにより上記光電変換素子に照射される光の強度を検出することを特徴とし、さらに、上記帰還容量素子の電極に上記読取用トランジスタをそのゲート電極が電気的な接続状態で直接固定したものである。
【００１８】
上記光電変換素子は、例えば、光ダイオード検出素子、アバランシェフォトダイオード、光伝導型ダイオード、あるいは焦電型光検出素子である。
【００１９】
特に、上記アバランシェフォトダイオード（ＡＰＤ）の場合は、増倍率が３０以下となるようにバイアス電圧を調整したアバランシェフォトダイオード（ＡＰＤ）である。
【００２０】
また、本発明は、さらに、上記帰還容量素子の電極の上記読取用トランジスタの固定面と同じ面に、上記リセット回路はリセット用半導体ダイオードで構成したものであって、該リセット用半導体ダイオードをその一方の電極が電気的な接続状態で直接固定したものである
【００２１】
また、本発明は、さらに、上記帰還容量素子の電極の上記読取用トランジスタの固定面と同じ面に、上記光電変換素子を、その一方の電極が電気的な接続状態で直接固定したものである。
【発明を実施するための最良の形態】
【００２２】
この発明は、概略では、特許文献１で開示された極微弱光検出器で、振動などによる寄生容量などの時間変化を抑制することで、雑音を抑制するものである。
しかし、本発明では、光検出素子として、ＡＰＤ素子の他に、光ダイオード検出素子、アバランシェフォトダイオード、光伝導型ダイオード、あるいは焦電型光検出素子等を用いることができる。これらの素子を用いる場合は、以下の実施例におけるＡＰＤを上記の光検出素子に置換え、かつ、該光検出素子に適したバイアス電圧を印加するようにすればよい。以下の説明においては、同じ機能あるいは類似の機能をもった装置に、特別な理由がない場合には、同じ符号を用いるものとする。
【実施例１】
【００２３】
図１は、本発明を適用した極微弱光検出器１の回路図を示す。この回路図は、図５の回路図と等価であるが、特に、帰還容量素子の一対の電極のうちの一方にリセット用半導体ダイオード１６と読取用トランジスタ１１を直接接続する様子を強調した図である。また、読取用トランジスタ１１のソース側には、図５においては、抵抗を用いているが、図１では、定電流用トランジスタ１７を用いて定電流回路を接続している。これらの電気的な機能としては、ほぼ等価である。
【００２４】
読取用トランジスタ１１のゲート電極に接続されているのは、リセット用半導体ダイオード１６、読取用トランジスタ１１およびＡＰＤ１０である。このため、これらの素子と帰還容量素子１２とを接続する配線の寄生容量の変動が雑音の原因のひとつとなる。
【００２５】
そこで、図２の実態配線図に示す。図２は、石英基板３０上に、帰還容量素子１２、ＡＰＤ１０、リセット用半導体ダイオード１６、読取用トランジスタ１１、および定電流用トランジスタ１７を配置した実体配線図である。帰還容量素子１２は、石英板の表裏面に金を成膜して電極としている。
【００２６】
この図２に示す様に、帰還容量素子１２の一対の電極のうちの上方の電極にリセット用半導体ダイオード１６と読取用トランジスタ１１を載せて直接接続することで、配線を実質的に用いていない。従って、帰還容量素子１２とリセット用半導体ダイオード１６あるいは読取用トランジスタ１１とを結ぶ配線の寄生容量の変動は無視することが出来るようになる。
【００２７】
ＡＰＤ１０についても同様に、寄生容量の点からは、帰還容量素子１２の上記の電極上に載せることが望ましい。しかし、ＡＰＤ１０への入射光の漏れ光が、上記のリセット用半導体ダイオード１６や読取用トランジスタ１１にも入射すると、検出感度が低下する。このため、上記の漏れ光を完全に遮断できない場合は、ＡＰＤ１０を帰還容量素子１２から相応の距離離間することが望ましい。
【００２８】
極微弱光検出器１は、測定時に低温に冷却して用いる。また、測定する微弱光はシールドボックス２０の壁面を貫通した光ファイバ１９を通して、ＡＰＤ１０に照射している。
【００２９】
図１の極微弱光検出回路１でも、帰還容量素子１２に電荷の蓄積ができなくなるまでに、リセットスイッチ１５を通じて、蓄積した電荷を放電しリセットする。帰還容量素子１２からリセット用半導体ダイオード１６、リセットスイッチ１５、接地に至る部分がリセット回路となる。このリセット回路については、図９に示す様に、リセットスイッチ１４を用いて、帰還容量素子１２の両端を短絡するようにしてもよい。上記と同様に、このリセットの制御は、図３のリセット駆動回路２で行う。極微弱光検出回路１で光強度を読み出す場合には、増幅器１３の出力電圧を読むが、単位時間に照射された光量を読み取る場合には、増幅器１３の出力電圧の差分を差分出力回路３で読み取る。また、読み取ったデータは、表示・伝送回路４で表示し、あるいは、他のデータ処理装置に伝送する。
【００３０】
また、極微弱光検出器１で読出し毎に帰還容量素子１２をリセットするに当たり、図４に示すブロック図を用いることができる。この場合も、制御回路５からの指令により、出力回路６が読出しを行い、引き続いてリセット駆動回路２でリセットする。
【産業上の利用可能性】
【００３１】
図１の場合は、帰還容量素子１２の一方の電極に、ＡＰＤ１０のＮ型領域、リセット用半導体ダイオード１６のＮ型領域、読取用トランジスタ１１のＰ型ゲート電極が接続している。このため、リセット用半導体ダイオード１６のＮ型領域や読取用トランジスタ１１のＰ型ゲート電極領域は、半導体基板側に形成されている方が望ましい。また、当然の事ながら、読取用トランジスタ１１にＰＮＰ型の接合型ＦＥＴを用いた場合には、Ｎ型のゲート電極が半導体基板側に形成されていることが望ましく、ＡＰＤ１０やリセット用半導体ダイオード１６は、図１の逆向きとなり、この場合もＰ型領域が半導体基板側に形成されていることが望ましい。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施形態を示すための回路図である。
【図２】極微弱光検出器で測定を行うための周辺装置を示すブロック図である。
【図３】読出し毎に帰還容量素子１２をリセットするためのブロック図である。
【図４】本発明の実施形態を示すブロック図である。
【図５】特許文献１で開示された極微弱光検出器の回路図である。
【図６】一個の光子がＡＰＤに入射した際に出力に発生するパルス電流の高さの確率分布を表した図である。
【図７】光電子が、１、３、１０個発生する様に光源を調整し、その時の出力電子数をグラフにしたものである。
【図８】測定によって得られた増倍率に対する全過剰雑音計数を示したグラフである。
【図９】リセット回路にトランジスタを用いた本発明の実施形態を示す回路図である。
【符号の説明】
【００３３】
１  極微弱光検出器
２  リセット駆動回路
３  差分出力回路
４  表示・伝送回路
５  制御回路
６  出力回路
１０  ＡＰＤ
１１  読取用トランジスタ
１２  帰還容量素子
１３  増幅器
１４  出力ゲート
１５  リセットスイッチ
１６  リセット用半導体ダイオード
１７  定電流用トランジスタ
１８  抵抗
１９  光ファイバ
２０  シールドボックス
３０  石英基板
Ｐ１〜Ｐ８  ボンディングパッド
Ｔ１〜Ｔ７  貫通端子 
【図１】
2009111069.tif 000003
【図２】
2009111069.tif 000004
【図３】
2009111069.tif 000005
【図４】
2009111069.tif 000006
【図５】
2009111069.tif 000007
【図６】
2009111069.tif 000008
【図７】
2009111069.tif 000009
【図８】
2009111069.tif 000010
【図９】
2009111069.tif 000011