(57)【要約】【課題】特にダマシン法を用いて形成するダマシン配線層を他の配線層と電気的に接続して多層構造の配線層を有する半導体装置を形成するに際し、ダマシン配線層を形成するためのレジストパターンと前記配線層との位置ずれが生じた場合においても、得られる半導体装置内でのボイドの形成を抑制し、その信頼性を向上させる。【解決手段】第１の絶縁層内に形成され、その上部が前記第１の絶縁層から突出してなる下部配線層と、前記第１の絶縁層上において、前記下部配線層の少なくとも側面を、前記下部配線層の上面と同一表面レベルまで覆うようにして形成された第２の絶縁層と、第３の絶縁層内に形成され、その下面が前記下部配線層の前記上面、及び前記第２の絶縁層の、前記下部配線層の前記上面と前記同一表面レベルに位置する部分とのみ接触する上部配線層とを具えるようにして半導体装置を構成する。【選択図】図１
2009071038.tif 000002
【特許請求の範囲】
【請求項１】
第１の絶縁層内に形成され、その上部が前記第１の絶縁層から突出してなる下部配線層と、
前記第１の絶縁層上において、前記下部配線層の少なくとも側面を、前記下部配線層の上面と同一表面レベルまで覆うようにして形成された第２の絶縁層と、
前記第１の絶縁膜、前記下部配線層および前記第２の絶縁層上に形成された第３の絶縁層と、
前記第３の絶縁層内に形成され、その下面が前記下部配線層の前記上面、及び前記第２の絶縁層の、前記下部配線層の前記上面と前記同一表面レベルに位置する部分とのみ接触する上部配線層と、
を具えることを特徴とする、半導体装置。
【請求項２】
前記第２の絶縁層は、前記上部配線層の隣接する配線部間において、前記第３の絶縁層で分断されていることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記第１の絶縁層は少なくとも酸素を含み、前記第２の絶縁層は少なくとも酸窒化シリコンを含むことを特徴とする、請求項１又は２に記載の半導体装置。
【請求項４】
第１の絶縁層中に下部配線層を形成する工程と、
前記第１の絶縁層に対して厚さ方向にエッチング処理を施し、前記下部配線層の上部を前記第１の絶縁層から突出させる工程と、
前記第１の絶縁層上において、前記下部配線層の前記上部が前記第１の絶縁層から突出することによって形成された段差を残存させるとともに、前記下部配線層の、前記第１の絶縁層上に露出した全面を覆うように第２の絶縁層を形成する工程と、
前記第２の絶縁層上に、前記段差を埋設するようにして第３の絶縁層を形成する工程と、
前記第２の絶縁層及び前記第３の絶縁層に対してエッチング処理を施し、前記下部配線層の上面、及び前記第２の絶縁層の、前記下部配線層の前記上面と同一表面レベルに位置する部分のみが露出するような開口部を形成する工程と、
前記開口部内に、その下面が前記下部配線層の前記上面、及び前記第２の絶縁層の、前記下部配線層の前記上面と前記同一表面レベルに位置する部分とのみ接触するような上部配線層を形成する工程と、
を具えることを特徴とする、半導体装置の製造方法。
【請求項５】
前記第１の絶縁層は少なくとも酸素を含み、前記第２の絶縁層は少なくとも酸窒化シリコンを含むことを特徴とする、請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特にダマシン配線を有する半導体装置及びダマシン法を用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置を構成する素子の微細化は、半導体装置の高性能化にとって最も有効である。素子を微細化するに際しては、素子間を接続する配線の低抵抗化および配線の寄生容量の低減化のために、微細加工で溝が形成された層間絶縁膜上に銅（Ｃｕ）膜等の配線材料膜を堆積し、溝内に埋め込まれた部分以外にある上記配線材料膜を化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）により除去する、いわゆるダマシン法で形成する溝配線、すなわちダマシン配線が必須になっている。
【０００３】
上記ダマシン配線の形成では、層間絶縁膜に対しては高い絶縁性が要求されることから、シリコン酸化膜やテトラエトキシシラン（ＴＥＯＳ）膜、さらには多孔質膜などが用いられている。
【０００４】
一方、ダマシン法を用いて配線層を形成する場合、この配線層を他の配線層と電気的に接続し、複数の配線層を厚さ方向に積層してなる多層配線構造を形成することが試みられている（例えば、特許文献１）。この場合、ＴＥＯＳなどからなる絶縁層中に銅（Ｃｕ）などからなる下部配線層を形成した後、前記絶縁層の表面及び前記下部配線層の表面に対してＣＭＰ処理を施し、次いで、ＳｉＮなどからなるエッチング停止膜を形成する。その後、前記エッチング停止膜上に、同じくＴＥＯＳなどからなるダマシン配線絶縁層を形成し、その上方に形成されたレジストパターンを介してエッチング処理を施し、前記ダマシン配線絶縁層中に、前記下部配線層の上面が露出するような開口部を形成する。
【０００５】
しかしながら、上記レジストパターンと上記下部配線層との位置合わせを完全に行うことはできず、前記エッチング処理によって前記開口部を形成する際に、上記レジストパターンと上記下部配線層との位置ずれに起因して、前記ダマシン配線絶縁層のみならず、前記下部配線層が埋設された前記絶縁層の、前記下部配線層の周辺領域もエッチングされてしまうようになる。その結果、前記開口部に銅などを埋め込んでダマシン配線を形成した際に、前記下部配線層の、エッチングされた周辺領域はボイドとして残存してしまうようになる。
【０００６】
上述のようなボイドが残存すると、エレクトロマイグレーション等が劣化し、絶縁破壊の原因となるので、得られる半導体装置の信頼性上好ましくない。
【特許文献１】特開２００６−１９４８０号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、特にダマシン法を用いて形成するダマシン配線層を他の配線層と電気的に接続して多層構造の配線層を有する半導体装置を形成するに際し、ダマシン配線層を形成するためのレジストパターンと前記配線層との位置ずれが生じた場合においても、得られる半導体装置内でのボイドの形成を抑制し、その信頼性を向上させることを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様は、第１の絶縁層内に形成され、その上部が前記第１の絶縁層から突出してなる下部配線層と、前記第１の絶縁層上において、前記下部配線層の少なくとも側面を、前記下部配線層の上面と同一表面レベルまで覆うようにして形成された第２の絶縁層と、前記第１の絶縁膜、前記下部配線層および前記第２の絶縁層上に形成された第３の絶縁層と、前記第３の絶縁層内に形成され、その下面が前記下部配線層の前記上面、及び前記第２の絶縁層の、前記下部配線層の前記上面と前記同一表面レベルに位置する部分とのみ接触する上部配線層と、を具えることを特徴とする、半導体装置に関する。
【０００９】
また、本発明の他の態様は、第１の絶縁層中に下部配線層を形成する工程と、前記第１の絶縁層に対して厚さ方向にエッチング処理を施し、前記下部配線層の上部を前記第１の絶縁層から突出させる工程と、前記第１の絶縁層上において、前記下部配線層の前記上部が前記第１の絶縁層から突出することによって形成された段差を残存させるとともに、前記下部配線層の、前記第１の絶縁層上に露出した全面を覆うように第２の絶縁層を形成する工程と、前記第２の絶縁層上に、前記段差を埋設するようにして第３の絶縁層を形成する工程と、前記第２の絶縁層及び前記第３の絶縁層に対してエッチング処理を施し、前記下部配線層の上面、及び前記第２の絶縁層の、前記下部配線層の前記上面と同一表面レベルに位置する部分のみが露出するような開口部を形成する工程と、前記開口部内に、その下面が前記下部配線層の前記上面、及び前記第２の絶縁層の、前記下部配線層の前記上面と前記同一表面レベルに位置する部分とのみ接触するような上部配線層を形成する工程と、を具えることを特徴とする、半導体装置の製造方法に関する。
【発明の効果】
【００１０】
上記態様によれば、特にダマシン法を用いて形成するダマシン配線層を他の配線層と電気的に接続して多層構造の配線層を有する半導体装置を形成するに際し、ダマシン配線層を形成するためのレジストパターンと前記配線層との位置ずれが生じた場合においても、得られる半導体装置内でのボイドの形成を抑制し、その信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の具体的な実施形態について説明する。
【００１２】
図１は、本実施形態における半導体装置の構成を概略的に示す断面図である。なお、図１においては、本実施形態における半導体装置の特徴を明確にすべく、その要部（一部）のみを示しており、実際の半導体装置は、図１に示す構成要素が縦方向及び横方向に連続して形成されることによって構成されている。また、必要に応じて、電子部品や電気部品などが搭載されている。
【００１３】
図１に示す半導体装置１０においては、第１の絶縁層１１内に下部配線層１６が形成されており、その上部１６Ａが第１の絶縁層１１の表面から上方に突出している。また、第１の絶縁層１１上には第２の絶縁層１２が形成されている。この第２の絶縁層１２は、下部配線層１６の上面１６Ｂの一部（左端部）を覆うとともに、第１の絶縁層１１の表面から突出している下部配線層１６の側面１６Ｃを、下部配線層１６の上面１６Ｂの表面レベルにまで達するようにして覆っている。本実施形態において、下部配線層１６は層間接続体、具体的にはビアプラグの形態を採っている。
【００１４】
なお、本実施形態では、第２の絶縁層１２は、下部配線層１６の上面１６Ｂの一部を覆うようにして形成されているが、これは、製造方法に起因したものであって、本実施形態における本質的事項ではない。
【００１５】
また、下部配線層１６の上方には上部配線層１７が形成されている。この上部配線層１７は、以下に詳述する製造方法に起因して、その下面１７Ａが下部配線層１６の上面１６Ｂ、及び第２の絶縁層１２の、下部配線層１６の上面１６Ｂと同一表面レベルに位置する部分１２Ａとのみ接触している。なお、上部配線層１７は、同じく以下に詳述する製造方法に起因して第３の絶縁層１３中に埋設されており、ダマシン配線の構成を採っている。さらに、この第３の絶縁層１３は、以下に詳述する製造方法に起因して、下部配線層１６が、第１の絶縁層１１上に突出することによって生じた空隙（段差）をも埋設している。
【００１６】
なお、本実施形態では、下部配線層１６の上面１６Ｂの一部に第２の絶縁層１２が形成されているため、上部配線層１７の下面１７Ａは、下部配線層１６の上面１６Ｂの全体と接触していないが、下面１７Ａが下部配線層１６の上面１６Ｂ、及び第２の絶縁層１２の、下部配線層１６の上面１６Ｂと同一表面レベルに位置する部分１２Ａとのみ接触しているという要件を満足する限り、下部配線層１６の上面１６Ｂの全体と接触しても良い。
【００１７】
また、図１に示す半導体装置１０では、上部配線層１７の配線部間に存在する第２の絶縁層１２が第３の絶縁層１３で分断されている。一般に、第２の絶縁層１２が、上部配線層１７の前記配線部間を連結するようにして形成されていると、上部配線層１７の各配線部を流れる電流が、第２の絶縁層１２と第３の絶縁層１３との界面を通じてリークしてしまい、前記配線部間の電気的絶縁性が劣化してしまう。しかしながら、本実施形態では、上述のように、上部配線層１７の配線部間に存在する第２の絶縁層１２が第３の絶縁層１３で分断されているので、上述のようなリーク電流が上部配線層１７の配線部間を流れにくくなるので、これら配線部間の電気的絶縁性を向上させることができる。
【００１８】
第１の絶縁層１１及び第３の絶縁層１３は、下部配線層１６及び上部配線層１７の各配線部間の絶縁を担保するために設けられているものであり、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸フッ化シリコン（ＳｉＯＦ）、酸炭化シリコン（ＳｉＯＣ）やフッ化炭素（ＣＦ）などを用いることができるが、特に高い絶縁性と微細加工性などの観点から、ＴＥＯＳを用いることが好ましい。
【００１９】
第２の絶縁層１２は、以下に詳述する製造方法におけるエッチング停止膜として機能するものであり、その上層に位置する第３の絶縁層１３に対してエッチング種によるエッチング選択比が異なる材料から構成される。すなわち、第３の絶縁層１３に対してエッチング選択比が低い材料から構成する。例えば、窒化シリコンや酸化シリコン、炭化シリコン（ＳｉＣ）などから構成することができる。特に第１の絶縁層１１及び第３の絶縁層１３がＴＥＯＳから構成される場合には、窒化シリコンが汎用される。
【００２０】
このような観点から、一般には、第２の絶縁層１２の誘電率が、第１の絶縁層１１及び第３の絶縁層１３の誘電率よりも大きくなる傾向にある。したがって、第２の絶縁層１２が下部配線層１６の隣接する配線部間に存在する割合が大きくなるほど、下部配線層１６の前記配線部間の容量が大きくなる。同様に、第２の絶縁層１２が上部配線層１７の隣接する配線部間に存在する割合が大きくなるほど、上部配線層１７の前記配線部間の容量が大きくなる。
【００２１】
しかしながら、本実施形態では、第２の絶縁層１２は、上部配線層１７の前記配線部間が第３の絶縁層１３で分断されているので、上部配線層１７の前記配線部間に存在する第２の絶縁層１２の存在割合が減少している。したがって、前記配線部間の容量の増大を抑制することができ、図１に示す半導体装置をより低い駆動電圧で駆動することができるようになる。
【００２２】
また、第１の絶縁層１１がＴＥＯＳなどのように少なくとも酸素を含むような材料から構成される場合、第２の絶縁層１２は少なくとも酸窒化シリコン（ＳｉＯＮ）を含むように構成することが好ましい。一般に、第１の絶縁層１１及び第２の絶縁層１２の密着性が低い場合、下部配線層１６の配線部間には、第１の絶縁層１１及び第２の絶縁層１２の界面を通じてリーク電流が流れ、前記配線部間の電気的絶縁性を劣化させてしまう場合がある。
【００２３】
これに対して、上述のように、第１の絶縁層１１がＴＥＯＳなどのように少なくとも酸素を含むような材料から構成される場合、第２の絶縁層１２は少なくとも酸窒化シリコンを含むように構成すると、第１の絶縁層１１及び第２の絶縁層１２間の密着性を向上させることができるので、上述のような界面を流れるリーク電流の発生を抑制することができる。
【００２４】
第２の絶縁層１２が少なくとも酸窒化シリコンを含むとは、第２の絶縁層１２が単独の酸窒化シリコン層として構成されることの他、酸窒化シリコンとその他の材料とのコンポジット、さらには酸窒化シリコン層と他の材料層との積層構造などを意味する。なお、積層構造として構成する場合、酸窒化シリコン層が第１の絶縁層１１側に位置するようにする。前記積層構造の具体例としては、ＳｉＮ／ＳｉＯＮを例示することができる。この積層構造は、上述したリーク電流抑制効果を発揮するとともに、以下に詳述する製造方法におけるエッチング停止膜としての機能を十分に発揮することができる。
【００２５】
次に、本実施形態の半導体装置の製造方法について説明する。図２〜図６は、前記製造方法を説明するための工程図である。
【００２６】
最初に、図２に示すように、第１の絶縁層１１中に下部配線層１６を形成する。下部配線層１６の形成方法は、その形態に応じて任意に選択することができる。上述したようにビアプラグとして構成する場合は、第１の絶縁層１１中にビアホールを形成し、このビアホールに対して、例えば銅などの材料を充填してビアプラグとする。また、本来の配線層として構成する場合は、例えば以下に詳述するダマシン法などを適用して形成することもできる。
【００２７】
次いで、第１の絶縁層１１の表面及び下部配線層１６の表面を必要に応じてＣＭＰで研磨した後、図３に示すように、第１の絶縁層１１を厚さ方向にエッチングして、下部配線層１６の上部１６Ａを第１の絶縁層１１から突出させる。前記エッチングは、下部配線層１６に対してマスクキングし、汎用のウエットエッチングやＲＩＥなどのドライエッチング法を用いて行うことができる。
【００２８】
次いで、図４に示すように、第１の絶縁層１１上において、下部配線層１６の上部１６Ａが第１の絶縁層１１から突出することによって形成された段差を残存させるとともに、下部配線層１６の、第１の絶縁層１１上に露出した全面を覆うようにして、エッチング停止膜として機能する第２の絶縁層１２を形成する。なお、第２の絶縁層１２は、ＣＶＤ法などの汎用の成膜手法を用いて形成することができる。
【００２９】
次いで、図５に示すように、第２の絶縁層１２上に、前記段差を埋設するようにしてダマシン配線絶縁膜として機能する第３の絶縁層１３を形成するとともに、この第３の絶縁層１３上に、ダマシン配線のパターンに対応した開口部を有するレジストパターン２１を形成する。
【００３０】
次いで、レジストパターン１３をマスクとして、第３の絶縁層１３及び第２の絶縁層１２に対してＲＩＥなどのエッチング処理を施し、図６に示すように、下部配線層１６の上面１６Ｂ、及び第２の絶縁層１２の、下部配線層１６の上面１６Ｂと同一表面レベルに位置する部分１２のみが露出するような開口部２２を形成する。この際、レジストパターン２１はアッシングなどの手法によって除去する。次いで、開口部２２内に銅などの材料を充填することによってダマシン配線としての上部配線層１７を形成し、図１に示すような半導体装置１０を得る。
【００３１】
この際、図５に示すように、レジストパターン２１と下部配線層１６との位置ずれが生じても、下部配線層１６の側面１６Ｃには第２の絶縁層１２が上面１６Ａと同一の表面レベルまで形成されているので、この第２の絶縁層１２の存在によって、レジストパターン２１をマスクとしてエッチング処理を実施した場合において、前記位置ずれに起因して下部配線層１６の周辺領域がエッチングされてしまうことがない。したがって、開口部２２に銅などを埋め込んで上部配線層１７を形成した際に、下部配線層１６の、エッチングされた周辺領域がボイドとして残存してしまうようなことはない。
【００３２】
結果として、前記ボイドの残存に起因した絶縁破壊などを防止することができ、半導体装置１０の信頼性を向上させることができる。
【００３３】
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
【図面の簡単な説明】
【００３４】
【図１】本実施形態における半導体装置の構成を概略的に示す断面図である。
【図２】上記実施形態における半導体装置の製造方法における一工程を示す断面図である。
【図３】図２に示す工程の次の工程を示す断面図である。
【図４】図３に示す工程の次の工程を示す断面図である。
【図５】図４に示す工程の次の工程を示す断面図である。
【図６】図５に示す工程の次の工程を示す断面図である。
【符号の説明】
【００３５】
１０  半導体装置
１１  第１の絶縁層
１２  第２の絶縁層
１３  第３の絶縁層
１６  下部配線層
１７  上部配線層
２１  レジストパターン
２２  開口部
【図１】
2009071038.tif 000003
【図２】
2009071038.tif 000004
【図３】
2009071038.tif 000005
【図４】
2009071038.tif 000006
【図５】
2009071038.tif 000007
【図６】
2009071038.tif 000008