(57)【要約】【課題】液晶装置等の電気光学装置において、画素内のＴＦＴにおける光リーク電流の発生をより有効に且つより簡易な構成により低減する。【解決手段】ＴＦＴ３０において、ゲート電極３ａの第１延設部分３ａ１は、第１絶縁膜３１の表面における第２の接合領域１ｃの直上に位置する上面部分から連続的に、第２の接合領域１ｃの脇に位置する側面部分を少なくとも覆うように形成されると共に、ゲート電極３ａの第２延設部分３ａ２は、半導体層１ａに対して少なくとも第２の接合領域１ｃに沿って開口された溝８０１と重なるように配置されると共に溝８０１内に形成された溝内部分８１２を有する。【選択図】図５
2009122250.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
該基板上で互いに交差して延在するデータ線及び走査線と、
前記データ線及び前記走査線の交差に対応して設けられた画素電極と、
前記データ線及び前記走査線のうちいずれか一方の延在方向に沿ったチャネル長を有するチャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、前記画素電極に電気的に接続された画素電極側ソースドレイン領域、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域、並びに前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域を有する半導体層と、
前記第１及び第２の接合領域のうち、少なくとも前記第２の接合領域を覆うように、且つ前記チャネル領域に重ならないように島状に設けられた第１絶縁膜と、
前記チャネル領域にゲート絶縁膜を介して重なる本体部分、該本体部分から前記第１絶縁膜上に延設された第１延設部分、及び該第１延設部分から前記半導体層の脇で前記延在方向に沿って延設された第２延設部分を有するゲート電極と、
前記半導体層より下層側に、前記基板上で平面的に見て前記第１絶縁膜の脇において、前記半導体層に対して少なくとも前記第２の接合領域に沿って延在する溝が形成された第２絶縁膜と
を備え、
前記第１延設部分は、前記第１絶縁膜の表面における前記第２の接合領域の直上に位置する上面部分から連続的に、前記第２の接合領域の脇に位置する側面部分を少なくとも覆うように形成され、
前記第２延設部分は、前記溝と重なるように配置されると共に前記溝内に形成された溝内部分を有する
ことを特徴とする電気光学装置。
【請求項２】
前記第２延設部分は、前記半導体層を挟んでその両側に配置されることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記走査線と、前記ゲート電極のうち少なくとも前記第２延設部分とが同一膜により一体的に形成されることを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記基板上において前記第２絶縁膜よりも下層側に配置され、前記半導体層に少なくとも部分的に重なると共に、遮光性材料を含んでなる下側遮光膜を備え、
前記溝は、前記第２絶縁膜を貫通して前記下側遮光膜の表面に至るように形成され、
前記溝内部分は、前記溝内において前記下側遮光膜と電気的に接続されるように形成される
ことを特徴とする請求項１から３のいずれか一項に記載の電気光学装置。
【請求項５】
前記基板上で平面的に見て、
前記第１絶縁膜は、前記データ線側ソースドレイン領域又は前記画素電極側ソースドレイン領域の少なくとも一部に重ならないように設けられており、
前記第１延設部分は、前記データ線側ソースドレイン領域又は前記画素電極側ソースドレイン領域の少なくとも一部と重なるように延設されている
ことを特徴とする請求項１から４のいずれか一項に記載の電気光学装置。
【請求項６】
前記第１絶縁膜は、前記ゲート絶縁膜よりも膜厚が大きくなるように形成されることを特徴とする請求項１から５のいずれか一項に記載の電気光学装置。
【請求項７】
前記第２の接合領域は、前記基板上で平面的に見て、前記データ線及び前記走査線の交差する交差領域内に少なくとも部分的に配置されていることを特徴とする請求項１から６のいずれか一項に記載の電気光学装置。
【請求項８】
前記第２の接合領域は、ＬＤＤ領域であることを特徴とする請求項１から７のいずれか一項に記載の電気光学装置。
【請求項９】
請求項１から８のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置では、基板上にデータ線及び走査線が互いに交差して配線され、両配線の交差に対応して画素電極がマトリクス状に設けられると共に、画素電極は画素毎にスイッチング制御される。各画素には、画素電極をスイッチング制御する画素スイッチング素子として、例えばＬＤＤ（Lightly Doped Drain）構造を有する薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が設けられる。
【０００３】
他方で、この種の電気光学装置の一例である液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段（ライトバルブ）としても多用されている。特に投射型表示装置の場合、光源からの強い光が液晶ライトバルブに入射されるため、この光によって液晶ライトバルブ内のＴＦＴがリーク電流の増大や誤動作等を生じないよう、入射光を遮る遮光手段としての遮光膜が液晶ライトバルブに内蔵されている。
【０００４】
このような遮光手段或いは遮光膜について、例えば特許文献１又は２では、平面的に見て、トランジスタの半導体層の幅よりも、ゲート電極の幅を広くすることによってチャネル領域を遮光する技術が開示されている。また、特許文献３から７によれば、半導体層の両脇にコンタクトホール、或いは単に半導体層の遮光のためのダミーコンタクトホールが開孔され、このコンタクトホール或いはダミーコンタクトホール内に成膜された遮光膜によって、半導体層の側面側から進行してくる光を遮光する。このような遮光膜は例えばゲート電極と同一の導電膜によりこれと一体的に形成されるか、或いは特許文献８によれば、ゲート電極とは別層に設けられる。
【０００５】
【特許文献１】特許３７３１４４７号
【特許文献２】特開２００４−４７２２号公報
【特許文献３】特開２００５−４５０１７号公報
【特許文献４】特許３３０７１４４号
【特許文献５】特開２０００−３５６７８７号公報
【特許文献６】特開２００４−１７０６５６号公報
【特許文献７】特開２００６−１７１１３６号公報
【特許文献８】特開２００３−３０７７２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ここに、画素スイッチング素子としてＬＤＤ構造を有するＴＦＴが設けられる場合、ＴＦＴの半導体層において、特に画素電極と電気的に接続される側のＬＤＤ領域は、データ線と電気的に接続される側のＬＤＤ領域と比較して、相対的に光リーク電流が発生し易い傾向がある。上述した特許文献１から７は、このようなＬＤＤ領域に対する遮光について開示するものではなく、画素電極と電気的に接続される側のＬＤＤ領域に光が入射してしまうことにより、ＴＦＴにおける光リーク電流が発生してしまうおそれがある。このようなＴＦＴにおける光リーク電流に起因して、フリッカ、画素ムラ等の表示不良が生じ、表示画像の品質が低下してしまうおそれがあるという技術的問題点がある。また、特許文献８の遮光構造によれば、各画素において遮光膜の配置面積が大きいうえに、遮光膜を含めた各種膜を多数層に積層させる複雑な構成を有しており、その製造プロセスもより煩雑となるおそれがあるという技術的問題点がある。
【０００７】
本発明は上記問題点等に鑑みてなされたものであり、画素スイッチング用のＴＦＴにおける光リーク電流をより有効に且つより簡易な構成により低減でき、高品質な画像を表示可能な電気光学装置、及びこのような電気光学装置を具備してなる電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明の電気光学装置は上記課題を解決するために、基板と、該基板上で互いに交差して延在するデータ線及び走査線と、前記データ線及び前記走査線の交差に対応して設けられた画素電極と、前記データ線及び前記走査線のうちいずれか一方の延在方向に沿ったチャネル長を有するチャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、前記画素電極に電気的に接続された画素電極側ソースドレイン領域、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域、並びに前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域を有する半導体層と、前記第１及び第２の接合領域のうち、少なくとも前記第２の接合領域を覆うように、且つ前記チャネル領域に重ならないように島状に設けられた第１絶縁膜と、前記チャネル領域にゲート絶縁膜を介して重なる本体部分、該本体部分から前記第１絶縁膜上に延設された第１延設部分、及び該第１延設部分から前記半導体層の脇で前記延在方向に沿って延設された第２延設部分を有するゲート電極と、前記半導体層より下層側に、前記基板上で平面的に見て前記第１絶縁膜の脇において、前記半導体層に対して少なくとも前記第２の接合領域に沿って延在する溝が形成された第２絶縁膜とを備え、前記第１延設部分は、前記第１絶縁膜の表面における前記第２の接合領域の直上に位置する上面部分から連続的に、前記第２の接合領域の脇に位置する側面部分を少なくとも覆うように形成され、前記第２延設部分は、前記溝と重なるように配置されると共に前記溝内に形成された溝内部分を有する。
【０００９】
本発明の電気光学装置によれば、その動作時に、例えばデータ線から画素電極への画像信号の供給が制御されつつ走査線から走査信号が供給され、所謂アクティブマトリクス方式による画像表示が可能となる。尚、画像信号は、データ線及び画素電極間に電気的に接続されたスイッチング素子であるトランジスタが走査線から供給される走査信号に応じてオンオフされることによって、所定のタイミングでデータ線からトランジスタを介して画素電極に供給される。画素電極は、例えばＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる透明電極であり、データ線及び走査線の交差に対応して、基板上において表示領域となるべき領域にマトリクス状に複数設けられる。
【００１０】
上述したトランジスタは、チャネル領域、データ線側ソースドレイン領域、画素電極側ソースドレイン領域、並びにチャネル領域及びデータ線側ソースドレイン領域間に形成された第１の接合領域、チャネル領域及び画素電極側ソースドレイン領域間に形成された第２の接合領域を有する半導体層と、チャネル領域に重なるゲート電極と、半導体層及びゲート電極間に配置されたゲート絶縁膜とによって構築されている。尚、トランジスタは、半導体層を上下から二つのゲート電極が挟持する若しくは二つの直列に接続されたチャネル領域に対して二つのゲート電極が夫々存在するダブルゲート型の薄膜トランジスタとして構築されてもよい。更に、三つ以上のゲート電極があってもよい。
【００１１】
本発明では、半導体層より上層側に第１絶縁膜が設けられる。第１絶縁膜は、第１及び第２の接合領域のうち少なくとも第２の接合領域に対して島状のパターン形状で設けられる。第１絶縁膜は、少なくとも第２の接合領域についてその表面、より具体的には、その下地に対向する側と反対側の上面部分、更には側面部分を、第２の接合領域上で覆うように形成される。
【００１２】
また、半導体層におけるチャネル領域には、ゲート絶縁膜を介してゲート電極が設けられる。ゲート電極は、平面的に見てチャネル領域に重なる本体部分と、該本体部分から第１絶縁膜上に延設された第１延設部分と、該第１延設部分から半導体層の脇に、半導体層に沿って延設された第２延設部分を有する。
【００１３】
第１延設部分は、チャネル領域に重なる本体部分から少なくとも第２の接合領域を覆う第１絶縁膜上にまで延設される。第１延設部分は、第１絶縁膜の表面における、半導体層に対向する側と反対側の上面部分から、半導体層の脇における側面部分を少なくとも覆うように設けられる。これにより、半導体層のうち少なくとも第２の接合領域は、その直上から側面側が連続的に第１延設部分によって覆われる。
【００１４】
従って、第１及び第２の接合領域のうち少なくとも第２の接合領域に対して、それよりも上層側及び側面側から入射しようとする光を、第１部分によって遮光することが可能である。特に、既に説明したように半導体層における第２の接合領域は、光リーク電流が発生し易いとされている。従って、第２の接合領域に入射しようとする光を遮光することで、より効果的に光リーク電流の発生を防止することができる。
【００１５】
また、第１延設部は、半導体層より上層側に、第１絶縁膜を介して、或いは第１絶縁膜に加えてゲート絶縁膜等の絶縁膜を介して配置される。第１絶縁膜は、ゲート絶縁膜より大きい膜厚で形成されるのが好ましい。このように構成すれば、ゲート電極の本体部分を、半導体層に対して、チャネル領域において局所的に近接するように配置すると共に、ゲート電極の第１延設部分を、第１及び第２の接合領域において、第１絶縁膜が存在する分離れた位置に配置することができる。
【００１６】
仮に、第１延設部分を、第１及び第２の接合領域に対して、例えばゲート絶縁膜の膜厚程度まで近接させると、この電極部分又は配線部分が接合領域に対して、大なり小なりゲート電圧と同電位を印加する電極として機能してしまう。即ち、接合領域でも想定外のキャリア密度の変化が発生してしまう。このため、本来は、チャネル領域にゲート電圧が印加されてチャネルが形成されることが想定されているトランジスタにおける、リーク電流の発生、オンオフ閾値の変化等につながってしまう。
【００１７】
しかるに本発明では特に、第１絶縁膜が設けられているため、第１延設部分と第１及び第２の接合領域とが、上述したようなリーク電流の発生、オンオフ閾値の変化等を生ずるまでに近接されない。よって、トランジスタにおける動作不良を効果的に防止することが可能である。
【００１８】
また、半導体層より下層側には、半導体層をそれよりも下層側から層間絶縁する第２絶縁膜が形成される。第２絶縁膜には、半導体層の脇であって且つ第１絶縁膜の脇に、半導体層に対して少なくとも第２の接合領域に沿う溝が開口される。ゲート電極の第２延設部分は、平面的に見て半導体層の脇で、第２絶縁膜に開口された溝と重なるように配置され、この溝内の壁部及び底部の少なくとも一部に形成された溝内部分を有する。
【００１９】
従って、半導体層において少なくとも第２の接合領域の側面側には、その上層側から下層側にかけて連続的に溝内部分が、壁状の遮光体として設けられる。よって、半導体層における少なくとも第２の接合領域の側面側に対して、それよりも上層側又は下層側、更には同層において入射する光を、溝内部分によって遮ることができる。従って、ゲート電極における第１延設部分に加えて第２延設部分によっても、半導体層の少なくとも第２の接合領域の側面側に対して入射する光を遮ることができるため、半導体層、特に第２の接合領域に対する遮光性を強化することが可能となる。
【００２０】
ここに、本発明のゲート電極の遮光構造によれば、上述したような優れた半導体層に対する遮光性能により、ゲート電極とは別途遮光膜等を設けなくとも（このような遮光膜等を設けるのはより好ましい）十分な遮光を行なうことができる。よって、例えば上述したような特許文献８に開示された構成と比較して、より遮光構造の構成を簡易なものとすることができる。その結果、製造プロセスを簡略化することができると共に、各画素の非開口領域（即ち、画像を表示するのに用いられる光が通過しない領域）の配置面積が広くなり、非開口領域を除いた開口領域が、より小さくなるのを防止することができる。従って、各画素を微細化しても、比較的高い開口率を維持することが可能となる。
【００２１】
以上説明したように、本発明に係る電気光学装置によれば、トランジスタの動作不良を防止しつつ、トランジスタにおける光リーク電流の発生に起因するフリッカ等の表示不良の発生を低減或いは防止できる。従って、本発明の電気光学装置によれば、高品位な画像表示が可能となる。
【００２２】
本発明の電気光学装置の一態様では、前記第２延設部分は、前記半導体層を挟んでその両側に配置される。
【００２３】
この態様によれば、半導体層において少なくとも第２の接合領域に対して、その両側の各々に対して、第２絶縁膜には溝が開口され、且つゲート電極の第２延設部分が隣接するように配置されると共に溝内部分が設けられる。よって、半導体層において少なくとも第２の接合領域の側面側に対して入射する光に対する遮光性を、より向上させることが可能となる。従って、トランジスタの半導体層における光リーク電流をより効果的に低減することが可能となる。
【００２４】
本発明の電気光学装置の他の態様では、前記走査線と、前記ゲート電極のうち少なくとも前記第２延設部分とが同一膜により一体的に形成される。
【００２５】
この態様によれば、電気光学装置の製造プロセスにおいて、ゲート電極において少なくとも第２延設部分と走査線とを同一工程において同一膜により同一機会に形成することが可能となるため、当該製造プロセスをより簡略化することができる。
【００２６】
本発明の電気光学装置の他の態様では、前記基板上において前記第２絶縁膜よりも下層側に配置され、前記半導体層に少なくとも部分的に重なると共に、遮光性材料を含んでなる下側遮光膜を備え、前記溝は、前記第２絶縁膜を貫通して前記下側遮光膜の表面に至るように形成され、前記溝内部分は、前記溝内において前記下側遮光膜と電気的に接続されるように形成される。
【００２７】
この態様によれば、下側遮光膜によって、基板における裏面反射や、複板式のプロジェクタ等で他の電気光学装置から発せられ合成光学系を突き抜けてくる光などである、基板側から装置内に入射する戻り光からトランジスタを遮光できる。よって、トランジスタにおける光リーク電流の発生をより確実に低減できる。
【００２８】
また、下側遮光膜が溝内部分と電気的に接続されることで、第２延設部分を介して走査線もまた下側遮光膜と電気的に接続される。このような下側遮光膜により走査線（第１の走査線）に対する冗長的な配線（第２の走査線）を形成するのが好ましい。このように構成すれば、走査線における電気的な抵抗をより低くすることが可能となる。
【００２９】
本発明の電気光学装置の他の態様では、前記基板上で平面的に見て、前記第１絶縁膜は、前記データ線側ソースドレイン領域又は前記画素電極側ソースドレイン領域の少なくとも一部に重ならないように設けられており、前記第１延設部分は、前記データ線側ソースドレイン領域又は前記画素電極側ソースドレイン領域の少なくとも一部と重なるように延設されている。
【００３０】
この態様によれば、第１絶縁膜は、基板上で平面的に見て、第１及び第２の接合領域のうち、少なくとも第２の接合領域からこれに対応する画素電極側ソースドレイン領域の少なくとも一部には重ならないように設けられる。加えて、第１の接合領域からこれに対応するデータ線側ソースドレイン領域の少なくとも一部には重ならないように設けられることもある。
【００３１】
ゲート電極における第１部分は、第１及び第２の接合領域のうち、少なくとも第２の接合領域からこれに対応する画素電極側ソースドレイン領域の少なくとも一部と重なるように、チャネル領域上から延設される。従って、第１絶縁膜の表面は、半導体層の少なくとも第２の接合領域の直上の上面部分、及びその脇から半導体層上に位置する側面部分にかけて、第１部分によって覆われる。
【００３２】
ここに、この態様では、半導体層における少なくとも第２の接合領域に対して、第１絶縁膜を介して離れた位置に配置された第１延設部分は、少なくとも画素電極側ソースドレイン領域に対して、例えばゲート絶縁膜の膜厚程度まで近接するように配置される。
【００３３】
データ線側ソースドレイン領域及び画素電極側ソースドレイン領域は、高濃度にドープされた導電層である。このため、上述したように、ゲート電極の第１延設部分がデータ線側ソースドレイン領域、或いは画素電極側ソースドレイン領域に近接するように配置されたとしても、ゲート電極に生じる電界が、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域に電気的な影響を与えて、トランジスタに動作不良が生じることは殆ど又は実用上全くない。
【００３４】
従って、この態様では、半導体層における少なくとも第２の接合領域の側面側を、その脇、及び対応する少なくとも画素電極側ソースドレイン領域の側から、第１延設部分によって覆うことが可能となる。従って、第１延設部分によって、例えばデータ線側ソースドレイン領域、或いは画素電極側ソースドレイン領域の側から、第１及び第２の接合領域に対して斜めに入射しようとする光をも遮光することが可能となる。よって、半導体層における第２の接合領域に対する遮光性を高めて、より効果的に光リーク電流の発生に起因するフリッカ等の表示不良の発生を低減或いは防止できる。
【００３５】
本発明の電気光学装置の他の態様では、前記第１絶縁膜は、前記ゲート絶縁膜よりも膜厚が大きくなるように形成される。
【００３６】
この態様によれば、第１絶縁膜をゲート絶縁膜より大きい膜厚で形成することで、ゲート電極における本体部分とチャネル領域とを近接させると共にゲート電極における第１延設部分と第１又は第２の接合領域とを第１絶縁膜により、より離して形成することができる。これにより、第１又は第２の接合領域に対する第１延設部分からの電気的な影響を小さくして、トランジスタの動作不良が生じるのを防止することができる。
【００３７】
本発明の電気光学装置の他の態様では、前記第２の接合領域は、前記基板上で平面的に見て、前記データ線及び前記走査線の交差する交差領域内に少なくとも部分的に配置されている。
【００３８】
この態様によれば、走査線及びデータ線を交差させることで、交差領域における遮光性能は向上する。よって、光リーク電流が発生し易いとされている第２の接合領域を、遮光性能が高い交差領域内に配置することで、より効果的に光リークの電流の発生を防止することができる。従って、高品質な画像を表示することが可能となる。
【００３９】
本発明の電気光学装置の他の態様では、前記第２の接合領域は、ＬＤＤ領域である。
【００４０】
この態様によれば、半導体層がＬＤＤ領域（即ち、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層に不純物を打ち込んでなる不純物領域）を有しており、ＬＤＤ型の薄膜トランジスタとして構築される。尚、第２の接合領域に加えて、第１の接合領域もＬＤＤ領域であってよい。
【００４１】
仮に、第２の接合領域として形成されたＬＤＤ領域（以下、適宜「画素電極側ＬＤＤ領域」と称する）に光リーク電流が発生すると、ＬＤＤ構造を有するトランジスタの特性上、トランジスタがオフとされている際に、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域に流れる電流（即ち、オフ電流）が増加する。
【００４２】
しかるに本態様では特に、画素電極側ＬＤＤ領域に入射する光を、ゲート電極によって効果的に遮光することができる。従って、上述したような、オフ電流の増加を効果的に防止することができ、高品質な画像を表示することが可能となる。
【００４３】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。
【００４４】
本発明の電子機器によれば、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。
【００４５】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００４６】
以下では、本発明の各実施形態について図を参照しつつ説明する。以下の実施形態では、それぞれ、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
＜第１実施形態＞
第１実施形態に係る液晶装置について、図１から図８を参照して説明する。
【００４７】
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。ここに、図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に、対向基板の側から見た液晶装置の概略的な平面図であり、図２は、図１のＨ−Ｈ’断面図である。
【００４８】
図１及び図２において、本実施形態に係る液晶装置は、対向配置されたＴＦＴアレイ基板１０と対向基板２０とから構成されている。ＴＦＴアレイ基板１０は例えば石英基板、ガラス基板、シリコン基板等の透明基板である。対向基板２０も例えばＴＦＴアレイ基板１０と同様の材料からなる透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間には液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００４９】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材５６が散布されている。本実施形態に係る液晶装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
【００５０】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００５１】
ＴＦＴアレイ基板１０上における、画像表示領域１０ａの周辺に位置する周辺領域には、データ線駆動回路１０１、サンプリング回路７、走査線駆動回路１０４及び外部回路接続端子１０２がそれぞれ形成される。
【００５２】
ＴＦＴアレイ基板１０上における周辺領域において、シール領域より外周側に、データ線駆動回路１０１及び外部回路接続端子１０２が、ＴＦＴアレイ基板１０の一辺に沿って設けられている。また、ＴＦＴアレイ基板１０上の周辺領域のうちシール領域より内側に位置する領域には、ＴＦＴアレイ基板１０の一辺に沿う画像表示領域１０ａの一辺に沿って且つ額縁遮光膜５３に覆われるようにしてサンプリング回路７が配置される。
【００５３】
走査線駆動回路１０４は、ＴＦＴアレイ基板１０の一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間を電気的に接続するため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００５４】
また、ＴＦＴアレイ基板１０上の周辺領域において、対向基板２０の４つのコーナー部に対向する領域に、上下導通端子１０６が配置されると共に、このＴＦＴアレイ基板１０及び対向基板２０間には上下導通材が上下導通端子１０６に対応して該端子１０６に電気的に接続されて設けられる。
【００５５】
図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａがマトリクス状に設けられている。画素電極９ａ上には、配向膜１６が形成されている。尚、本実施形態では、画素スイッチング素子はＴＦＴのほか、各種トランジスタ或いはＴＦＤ等により構成されてもよい。
【００５６】
他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上（図２中遮光膜２３より下側）に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して例えばベタ状に形成され、更に対向電極２１上（図２中対向電極２１より下側）には配向膜２２が形成されている。
【００５７】
液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極９ａと対向電極２１との間には液晶保持容量が形成される。
【００５８】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。
【００５９】
次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図３を参照して説明する。ここに図３は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【００６０】
図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の各々には、画素電極９ａ及びＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、液晶装置の動作時に画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００６１】
ＴＦＴ３０のゲートには走査線１１（好ましくは二重配線（後に詳述））が電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線１１にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。
【００６２】
液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
【００６３】
ここで保持された画像信号がリークすることを防ぐために、画素電極９ａと対向電極２１（図２参照）との間に形成される液晶容量に対して電気的に並列に蓄積容量７０が付加されている。蓄積容量７０は、画像信号の供給に応じて各画素電極９ａの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量７０の一方の電極は、画素電極９ａと電気的に並列してＴＦＴ３０のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量線３００に接続されている。蓄積容量７０によれば、画素電極９ａにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。尚、蓄積容量７０は、後述するように、ＴＦＴ３０へ入射する光を遮る内蔵遮光膜としても機能する。
【００６４】
次に、上述の動作を実現する画素部の具体的な構成について、図１から図３に加えて図４から図８を参照して説明する。ここに図４は、相隣接する複数の画素部を示す平面図であって、図５は、トランジスタに着目してその構成を示す平面図である。また図６は、図４のＡ−Ａ’線断面図、図７は、図４のＢ−Ｂ’線断面図、図８は、図５のＣ−Ｃ’線における断面部分の拡大図である。
【００６５】
尚、図４から図８では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については、後述の該当する各図について同様である。図４から図８では、図１又は図２を参照して説明した構成中、ＴＦＴアレイ基板側の構成のみについて説明するが、説明の便宜上、これらの図では画素電極９ａより上側に位置する部分の図示を省略している。
【００６６】
図４において、画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられている。画素電極９ａの縦横の境界にそれぞれ沿って、データ線６ａ及び走査線１１が設けられている。即ち、走査線１１は、Ｘ方向に沿って延びており、データ線６ａは、走査線１１と交差するように、Ｙ方向に沿って延びている。なお、図４中において、画素電極９ａは、任意の一画素についてその構成を概略的に図示してある。
【００６７】
走査線１１は、ゲート電極３ａと一体的に形成された第１の走査線１１ａと、下側遮光膜を兼ねる第２の走査線１１ｂとを含み、Ｘ方向に沿って二重配線されてなる。走査線１１及びデータ線６ａが互いに交差する個所の各々には画素スイッチング用のＴＦＴ３０が設けられている。このように、第１及び第２の走査線１１ａ及び１１ｂが二重配線されるため、走査線１１の電気的な抵抗を全体的に低くすることが可能となる。また、第１及び第２の走査線１１ａ及び１１ｂの一方に断線等の不具合が生じても、他方を冗長的に機能させることができるため、液晶装置の信頼性を向上させることができる。
【００６８】
走査線１１、データ線６ａ、蓄積容量７０、ＴＦＴ３０及び中継層９３等は、ＴＦＴアレイ基板１０上で平面的に見て、画素電極９ａに対応する各画素の開口領域９９ａ（即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域）を囲む非開口領域９９ｂ内に配置されている。即ち、これらの走査線１１、データ線６ａ、蓄積容量７０、ＴＦＴ３０及び中継層９３等は、表示の妨げとならないように、各画素の開口領域９９ａではなく、非開口領域９９ｂ内に配置されている。
【００６９】
非開口領域９９ｂは、例えば、ＴＦＴアレイ基板１０側のデータ線６ａや走査線１１、或いは蓄積容量７０を構成する導電膜の少なくとも一部が遮光性を有する材料により形成され、このような遮光膜により各画素に入射される光を遮光可能な領域として、ＴＦＴアレイ基板１０側において規定される。より具体的には、非開口領域９９ｂは、Ｙ方向に沿う第１領域９９ｂａ及びＸ方向に沿う第２領域９９ｂｂを含む。また、好ましくは、図２を参照して説明したように、対向基板２０側において形成された遮光膜２３によっても、ＴＦＴアレイ基板１０側の遮光膜と共に非開口領域９９ｂが規定される。
【００７０】
以下では、図６から図８に示されている画素部の構成要素を、下層側から順に説明する。
【００７１】
図６において、第２の走査線１１ｂは、ＴＦＴアレイ基板１０上に配置され、例えばタングステン（Ｗ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）等の高融点金属材料等の遮光性の導電材料からなる。また第２の走査線１１ｂは、上述したように、図４又は図５中、第１の走査線１１ａと共にＸ方向に沿って、画像表示領域１０ａにストライプ状に形成される。また、第２の走査線１１ｂは、図４又は図５に示すように、ＴＦＴ３０のチャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、並びにデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅに対向する領域を含むように、好ましくは形成される。このような第２の走査線１１ｂによれば、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光のうちＴＦＴ３０に進行する光を遮光することができる。
【００７２】
図６又は図７において、本発明に係る「第２絶縁膜」の一例である下地絶縁膜１２は、例えばシリコン酸化膜等からなる。下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。
【００７３】
図４から図６において、ＴＦＴ３０は、半導体層１ａ及びゲート電極３ａを含んで構成されている。
【００７４】
半導体層１ａは、例えばポリシリコンからなり、図４又は図５中Ｙ方向に沿ったチャネル長を有するチャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、並びにデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅからなる。即ち、ＴＦＴ３０はＬＤＤ構造を有している。尚、データ線側ＬＤＤ領域１ｂは、本発明の「第１の接合領域」の一例であり、画素電極側ＬＤＤ領域１ｃは、本発明の「第２の接合領域」の一例である。
【００７５】
データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、チャネル領域１ａ’を基準として、図４又は図５に示すようにＹ方向に沿ってほぼミラー対称に形成されている。即ち、データ線側ＬＤＤ領域１ｂは、チャネル領域１ａ’及びデータ線側ソースドレイン領域１ｄ間に形成されている。画素電極側ＬＤＤ領域１ｃは、チャネル領域１ａ’及び画素電極側ソースドレイン領域１ｅ間に形成されている。データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層１ａに不純物を打ち込んでなる不純物領域である。データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃはそれぞれ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅよりも不純物の少ない低濃度な不純物領域として形成される。このような不純物領域によれば、ＴＦＴ３０の非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つＴＦＴ３０の動作時に流れるオン電流の低下を抑制できる。尚、ＴＦＴ３０は、ＬＤＤ構造を有することが好ましいが、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。
【００７６】
本実施形態では、図４から図６によく示されるように、半導体層１ａにおける２種のＬＤＤ領域１ｂ及び１ｃのうち、少なくとも画素電極側ＬＤＤ領域１ｃに対して第１絶縁膜３１が設けられる。図６又は図８に示すように、第１絶縁膜３１は、画素電極側ＬＤＤ領域１ｃに対して、その表面、より具体的には下地絶縁膜１２と対向する側と反対側の上面部分を覆うと共に、上面部分と連続的に少なくとも半導体層１ａの脇において側面部分をも覆うように、それよりも上層側に形成される。また、第１絶縁膜３１は平面的に見て、半導体層１ａのチャネル領域１ａ'とは重ならないような島状のパターン形状で形成される。好ましくは、第１絶縁膜３１は、データ線側ＬＤＤ領域１ｂに対しても、画素電極側ＬＤＤ領域１ｃ側と同様に設けられる。第１絶縁膜３１は、例えば二酸化ケイ素（ＳｉＯ２）から構成される。
【００７７】
図６又は図８において、第１の走査線１１ａは、半導体層１ａよりも上層側に、例えばシリコン酸化膜等からなる絶縁膜２０２を介して配置される。第１の走査線１１ａは、例えば導電性ポリシリコンからなり、図４又は図５に示すように、第２の走査線１１ｂと共にＸ方向に延在するように形成される。第１の走査線１１ａには、好ましくはその一部として遮光性を有するゲート電極３ａが形成されている。
【００７８】
ゲート電極３ａは、ゲート本来の機能を果たすことを条件として、例えば反射率が高い又は光吸収率が高いなど、遮光性に優れた不透明のポリシリコン膜、金属膜、金属シリサイド膜等の単一層又は多層から構成されているのが好ましい。但し、ゲート電極３ａの材料に若干なりとも遮光能力（即ち、光反射能力又は光吸収能力）が備わっていれば、後述するような独自の形状及び配置を有する限りにおいて、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃに対して入射しようとする光を遮光する機能は相応に得られる。
【００７９】
図４から図６において、ゲート電極３ａは、チャネル領域１ａ’に重なるゲート電極本体部分３ａ０と、ゲート電極本体部分３ａ０から第１絶縁膜３１上に延設された第１延設部分３ａ１と、第１延設部分３ａ１から半導体層１ａの脇にＹ方向に沿って延設された第２延設部分３ａ２とを有する。尚、好ましくは、図４や図５に示すようにゲート電極３ａが第１の走査線１１ａと一体的に形成される構成に限られず、ゲート電極３ａの少なくとも第２延設部分３ａ２が第１の走査線１１ａと一体的に形成されるようにしてもよい。このように構成すれば、液晶装置の製造プロセスにおいて、ゲート電極３ａにおいて少なくとも第２延設部分３ａ２と第１の走査線１１ａとを同一工程において同一膜により同一機会に形成することが可能となるため、当該製造プロセスをより簡略化することができる。更には、ゲート電極３ａ自体が第１の走査線１１ａとは個別に異なる導電膜により形成するようにしてもよい。
【００８０】
図５及び図６において、第１延設部分３ａ１は、第１絶縁膜３１上に、画素電極側ＬＤＤ領域１ｃ及びデータ線側ＬＤＤ領域１ｂに重なるように形成されている。詳細には、図６に示されるように、第１延設部分３ａ１は、第１絶縁膜３１及び絶縁膜２０２を介して、画素電極側ＬＤＤ領域１ｃ及びデータ線側ＬＤＤ領域１ｂに対して配置される。
【００８１】
図５及び図８において、本実施形態では特に、第１延設部分３ａ１は、第１絶縁膜３１の表面における、半導体層１ａに対向する側と反対側の上面部分から、半導体層１ａの脇における側面部分を少なくとも覆うように設けられる。これにより、図８において、半導体層１ａのうち少なくとも画素電極側ＬＤＤ領域１ｃは、その直上から側面側が連続的に第１延設部分３ａ１によって覆われる。従って、半導体層１ａのうち少なくとも画素電極側ＬＤＤ領域１ｃに対して、図８中、例えば矢印Ｐ２で示される方向に沿ってそれよりも上層側及び側面側から入射しようとする光を、第１延設部分３ａ１によって遮光することが可能である。尚、図５及び図６に示されるように、第１延設部分３ａ１が第１絶縁膜３１上に、半導体層１ａのうち画素電極側ＬＤＤ領域１ｃと同様に、データ線側ＬＤＤ領域１ｂに対しても延設されることにより、データ線側ＬＤＤ領域１ｂについても第１延設部分３ａ１によって遮光することが可能である。
【００８２】
また、図６に示すように、第１延設部分３ａ１は、第１絶縁膜３１及び絶縁膜２０２を介し配置される。ここに、第１絶縁膜３１は、絶縁膜２０２において少なくともゲート絶縁膜を構成する一部より大きい膜厚で形成されるのが好ましい。このように構成すれば、ゲート電極本体部分３ａ０を、半導体層１ａに対して、チャネル領域１ａ’において局所的に近接するように配置すると共に、第１延設部分３ａ１を、画素電極側ＬＤＤ領域１ｃ及びデータ線側ＬＤＤ領域１ｂに対して、第１絶縁膜３１が存在する分だけ離れた位置に配置することができる。
【００８３】
仮に、第１延設部分３ａ１を、画素電極側ＬＤＤ領域１ｃ及びデータ線側ＬＤＤ領域１ｂに対して、例えばゲート絶縁膜の膜厚程度まで近接させると、この電極部分がＬＤＤ領域１ｂ又は１ｃに対して、大なり小なりゲート電圧と同電位を印加する電極として機能してしまう。即ち、画素電極側ＬＤＤ領域１ｃ及びデータ線側ＬＤＤ領域１ｂでも想定外のキャリア密度の変化が発生してしまう。このため、本来は、チャネル領域１ａ’にゲート電圧が印加されてチャネルが形成されることが想定されているＴＦＴ３０における、リーク電流の発生、オンオフ閾値の変化等につながってしまう。
【００８４】
しかるに本実施形態では特に、第１絶縁膜３１が設けられているため、第１延設部分３ａ１と画素電極側ＬＤＤ領域１ｃ及びデータ線側ＬＤＤ領域１ｂとが、上述したようなリーク電流の発生、オンオフ閾値の変化等を生ずるまでに近接されない。よって、ＴＦＴ３０における動作不良を効果的に防止することが可能である。
【００８５】
図４又は図５において、下地絶縁膜１２において、半導体層１ａの脇であって且つ第１絶縁膜３１の脇には溝８０１が開口される。図５又は図８において、ゲート電極３ａの第２延設部分３ａ２は、平面的に見て溝８０１に重なるように配置され、溝８０１内の壁部及び底部の少なくとも一部に形成された溝内部分８１２（図８参照）を有する。本実施形態では、図８に示すように、溝８０１は、例えば第２延設部分３ａ２と第２の走査線１１ｂとを電気的に接続するためのコンタクトホールとして下地絶縁膜１２を貫通して開口される。溝８０１内において、第２部分３ａｂの溝内部分８１２が第２の走査線１１ｂと電気的に接続される。よって、第１及び第２の走査線１１ａ及び１１ｂは、ゲート電極３ａの第２延設部分３ａ２を介して電気的に接続される。
【００８６】
溝８０１は、半導体層１ａに対して、好ましくはその両脇において少なくとも画素電極側ＬＤＤ領域１ｃに沿うように、下地絶縁膜１２に開口される。よって、第２延設部分３ａ２において溝内部分８１２は、図８に示すように画素電極側ＬＤＤ領域１ｃの両脇において、画素電極側ＬＤＤ領域１ｃよりも上層側から下層側にかけて連続的に壁状の遮光体として設けられる。よって、半導体層１ａの両脇において、少なくとも画素電極側ＬＤＤ領域１ｃの側面側に対して、図８中、例えば矢印Ｐ０やＰ２に沿う方向から進行し、それよりも上層側又は下層側、更には同層において入射する光を、溝内部分８１２によって遮ることができる。尚、画素電極側ＬＤＤ領域１ｃに対して、図８中例えば矢印Ｐ１で示される方向に沿って進行し、それよりも下層側から入射する光は、これを覆うように配置された第２の走査線１１ｂによって遮光することが可能である。
【００８７】
従って、以上説明したようなゲート電極３ａの構成によれば、第１延設部分３ａ１及び第２延設部分３ａ２によって、半導体層１ａにおける少なくとも画素電極側ＬＤＤ領域１ｃに対して入射する光に対する遮光性を向上させることが可能となる。既に説明したように半導体層１ａにおける画素電極側ＬＤＤ領域１ｃは、特にチャネル領域１ａ’に加えて光リーク電流が発生し易い傾向がある。従って、画素電極側ＬＤＤ領域１ｃに入射しようとする光を遮光することで、より効果的に光リーク電流の発生を防止することができる。
【００８８】
尚、図５及び図６に示すように、半導体層１ａにおけるチャネル領域１ａ’の直上から側面側にかけては、ゲート電極３ａの本体部分３ａ０によって覆われると共に、チャネル領域１ａ’の下層側には、上述したように第２の走査線１１ｂが重なるように配置される。従って、画素電極側ＬＤＤ領域１ｃと同様に、チャネル領域１ａ’についても遮光性を確保し、光リーク電流の発生を防止することが可能となる。
【００８９】
従って、本実施形態のゲート電極３ａの遮光構造によれば、上述したような優れた半導体層１ａに対する遮光性能により、ゲート電極３ａとは別途遮光膜等を設けなくとも（このような遮光膜等を設けるのはより好ましい）十分な遮光を行なうことができる。よって、例えば上述したような特許文献８に開示された構成と比較して、より遮光構造の構成を簡易なものとすることができる。その結果、製造プロセスを簡略化することができると共に、各画素の非開口領域９９ｂの配置面積が広くなり、非開口領域９９ｂを除いた開口領域９９ａが、より小さくなるのを防止することができる。従って、各画素を微細化しても、比較的高い開口率を維持することが可能となる。
【００９０】
また、図４又は図５において、好ましくは、半導体層１ａの画素電極側ＬＤＤ領域１ｃは、非開口領域９９ｂにおいて第１領域９９ｂａ及び第２領域９９ｂｂが互いに交差する交差領域９９ｃｒに配置される。交差領域９９ｃｒにおいては、画素電極側ＬＤＤ領域１ｃに対してそれよりも上層側から入射する光のうち、図５において矢印Ｐｙで示す進行方向に沿って進行する光は第１領域９９ｂａによって遮光することが可能であり、図５において矢印Ｐｘで示す進行方向に沿って進行する光は第２領域９９ｂｂによって遮光することが可能である。尚、図５において、矢印Ｐｙは、Ｙ方向に沿って進行する成分を有する光の進行方向の一例を示し、矢印Ｐｘは、Ｘ方向に沿って進行する成分を有する光の進行方向の一例を示したものである。
【００９１】
従って、交差領域９９ｃｒでは、ゲート電極３ａに加えて、第１領域９９ｂａ及び第２領域９９ｂｂによって、画素電極側ＬＤＤ領域１ｃに対して進行する光を遮光することができる。よって、画素電極側ＬＤＤ領域１ｃに入射される光を効果的に低減することが可能となる。
【００９２】
また、本実施形態では、画素電極側ＬＤＤ領域１ｃに対して交差領域９９ｃｒとは別に遮光領域を設けなくても、ピンポイントで画素電極側ＬＤＤ領域１ｃに対する遮光性を高めることができる。よって、このようなピンポイントに遮光性を高めるための領域を設けることで、各画素の非開口領域９９ｂの配置面積が広くなり、開口領域９９ａがより小さくなるのを防止することが可能となる。
【００９３】
図６において、ＴＦＴアレイ基板１０上のＴＦＴ３０よりも層間絶縁膜４１を介して上層側には、蓄積容量７０が設けられている。
【００９４】
蓄積容量７０は、下部容量電極７１と上部容量電極３００が誘電体膜７５を介して対向配置されることにより形成されている。
【００９５】
上部容量電極は、図４に示すように、容量線３００の一部として形成されている。その構成については図示を省略してあるが、容量線３００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続される。これにより、上部容量電極３００は、固定電位に維持され、固定電位側容量電極として機能し得る。上部容量電極３００は、例えばＡｌ（アルミニウム）、Ａｇ（銀）等の金属又は合金を含んだ非透明な金属膜から形成されており、ＴＦＴ３０を遮光する上側遮光膜（内蔵遮光膜）としても機能する。尚、上部容量電極３００は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｄ（パラジウム）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等から構成されていてもよい。
【００９６】
図４、図６又は図７において、下部容量電極７１は、ＴＦＴ３０の画素電極側ソースドレイン領域１ｅ及び画素電極９ａに電気的に接続された画素電位側容量電極である。より具体的には、下部容量電極７１は、コンタクトホール８３（図４及び図６参照）を介して画素電極側ソースドレイン領域１ｅと電気的に接続されると共に、コンタクトホール８４（図４及び図７参照）を介して中継層９３に電気的に接続されている。更に、中継層９３は、コンタクトホール８５（図４及び図７参照）を介して画素電極９ａに電気的に接続されている。即ち、下部容量電極７１は、中継層９３と共に画素電極側ソースドレイン領域１ｅ及び画素電極９ａ間の電気的な接続を中継する。下部容量電極７１は、例えば導電性のポリシリコン、或いは例えばＡｌ（アルミニウム）等の金属又は合金を含んだ非透明な金属膜から形成されている。
【００９７】
ここに、下部容量電極７１は、好ましくは画素電位側容量電極としての機能の他、上側遮光膜としての上部容量電極３００とＴＦＴ３０との間に配置される、光吸収層或いは遮光膜としての機能も有する。従って、交差領域９９ｃｒにおいて、画素電極側ＬＤＤ領域１ｃに対してそれよりも上層側から入射する光について、上部容量電極３００及び下部容量電極７１の各々によっても、遮光することが可能である。
【００９８】
誘電体膜７５は、例えばＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成された単層構造、或いは多層構造を有している。
【００９９】
図６及び図７において、ＴＦＴアレイ基板１０上の蓄積容量７０よりも層間絶縁膜４２を介して上層側には、データ線６ａ及び中継層９３が設けられている。
【０１００】
データ線６ａは、半導体層１ａのデータ線側ソースドレイン領域１ｄに、絶縁膜２０２、層間絶縁膜４１、誘電体膜７５及び層間絶縁膜４２を貫通するコンタクトホール８１を介して電気的に接続されている。データ線６ａ及びコンタクトホール８１内部は、例えば、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等のＡｌ（アルミニウム）含有材料、又はＡｌ単体、若しくはＡｌ層とＴｉＮ層等との多層膜からなる。データ線６ａは、ＴＦＴ３０を遮光する機能も有している。
【０１０１】
図４において、データ線６ａは、交差領域９９ｃｒ（図５参照）において、ゲート電極３ａと重なるように形成される。よって、交差領域９９ｃｒにおいて、画素電極側ＬＤＤ領域１ｃに対してそれよりも上層側から入射する光について、データ線６ａによっても遮光することが可能となる。
【０１０２】
図４及び図７において、中継層９３は、層間絶縁膜４２上においてデータ線６ａ（図６参照）と同層に形成されている。データ線６ａ及び中継層９３は、例えば金属膜等の導電材料で構成される薄膜を層間絶縁膜４２上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパターニングすることによって相互に離間させた状態で形成される。従って、データ線６ａ及び中継層９３を同一工程で形成できるため、装置の製造プロセスを簡便にできる。
【０１０３】
図６及び図７において、画素電極９ａは、データ線６ａよりも層間絶縁膜４３を介して上層側に形成されている。画素電極９ａは、下部容量電極７１、コンタクトホール８３、８４及び８５、並びに中継層９３を介して半導体層１ａの画素電極側ソースドレイン領域１ｅに電気的に接続されている。コンタクトホール８５は、層間絶縁層４３を貫通するように形成された孔部の内壁にＩＴＯ等の画素電極９ａを構成する導電材料が成膜されることによって形成されている。画素電極９ａの上側表面には、ラビング処理等の所定の配向処理が施された配向膜１６（図２参照）が設けられている。
【０１０４】
以上に説明した画素部の構成は、各画素部に共通である。画像表示領域１０ａ（図１参照）には、かかる画素部が周期的に形成されている。
【０１０５】
以上説明したように、本実施形態の液晶装置によれば、ＴＦＴ３０において、その動作不良を防止しつつ、光リーク電流の発生に起因するフリッカ等の表示不良の発生を低減或いは防止できる。その結果、液晶装置では高品位な画像表示が可能となる。
【０１０６】
図９及び図１０に変形例として示すように、ゲート電極３ａの第１延設部分３ａ１が、第１絶縁膜３１における画素電極側ソースドレイン領域１ｅ側の側面部分３１ｅにも形成されるようにしてもよい。ここに図９は、変形例における図５と同趣旨の平面図であり、図１０は、図９のＥ−Ｅ’線断面図である。尚、図１０では、第１実施形態を示す図６に対応して、ＴＦＴ３０と共に、蓄積容量７０、データ線６ａ及び画素電極９ａ等も示されている。
【０１０７】
図９において、第１絶縁膜３１は、図５に示す構成と同様に、平面的に見て、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃのうち、少なくとも画素電極側ＬＤＤ領域１ｃからこれに対応する画素電極側ソースドレイン領域１ｅの少なくとも一部には重ならないように設けられる。加えて、データ線側ＬＤＤ領域１ｂからこれに対応するデータ線側ソースドレイン領域１ｄの少なくとも一部には重ならないように設けられる。
【０１０８】
ゲート電極３ａにおける第１延設部分３ａ１は、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃのうち、少なくとも画素電極側ＬＤＤ領域１ｃからこれに対応する画素電極側ソースドレイン領域１ｅの少なくとも一部と重なるように、チャネル領域１ａ’上から延設される。従って、第１絶縁膜３１の表面は、半導体層１ａの少なくとも画素電極側ＬＤＤ領域１ｃの直上の上面部分、及びその脇から半導体層１ａ上に位置する側面部分にかけて、第１延設部分３ａ１によって覆われる。
【０１０９】
ここに、本変形例では、半導体層１ａにおける少なくとも画素電極側ＬＤＤ領域１ｃに対して、第１絶縁膜３１を介して離れた位置に配置された第１延設部分３ａ１は、少なくとも画素電極側ソースドレイン領域１ｅに対して、例えば絶縁膜２０２の一部であるゲート絶縁膜の膜厚程度まで近接するように配置される。
【０１１０】
データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、高濃度にドープされた導電層である。このため、上述したように、ゲート電極３ａの第１延設部分３ａ１がデータ線側ソースドレイン領域１ｄ、或いは画素電極側ソースドレイン領域１ｅに近接するように配置されたとしても、ゲート電極３ａに生じる電界が、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅに電気的な影響を与えて、ＴＦＴ３０に動作不良が生じることは殆ど又は実用上全くない。
【０１１１】
尚、第１延設部分３ａ１がデータ線側ソースドレイン領域１ｄ、或いは画素電極側ソースドレイン領域１ｅに対して重なるように配置されることで、ＴＦＴ３０における寄生容量が大きくなり、画素における表示に不具合が生じる場合には、蓄積容量７０の容量値を調整するとよい。例えば、ＴＦＴ３０における寄生容量に伴って、蓄積容量７０の容量値を増加させるようにするとよい。
【０１１２】
図９及び図１０に示すように、本変形例によれば、半導体層１ａにおける少なくとも画素電極側ＬＤＤ領域１ｃの側面側を、その脇、及び対応する少なくとも画素電極側ソースドレイン領域１ｅの側から、第１延設部分３ａ１によって覆うことが可能となる。つまり、本変形例によれば、第１延設部分３ａ１が、第１絶縁膜３１における上面部分や画素電極ＬＤＤ領域１ｃの両脇側の側面部分に加えて、第１絶縁膜３１における画素電極側ソースドレイン領域１ｅ側の側面部分３１ｅにも形成される。従って、第１延設部分３ａ１によって、例えば図９中矢印Ｐｙで示される方向に沿って進行し、画素電極側ソースドレイン領域１ｅの側から、画素電極側ＬＤＤ領域１ｃに対して斜めに入射しようとする光をも遮光することが可能となる。よって、半導体層１ａにおける画素電極側ＬＤＤ領域１ｃに対する遮光性を高めて、より効果的に光リーク電流の発生に起因するフリッカ等の表示不良の発生を低減或いは防止できる。
【０１１３】
ここで、上述したＴＦＴ３０の動作時に、画素電極側ＬＤＤ領域１ｃにおいて、データ線側ＬＤＤ領域１ｂに比べて光リーク電流が相対的に発生しやすい理由について、図１１から図１６を参照して、詳細に説明する。
【０１１４】
先ず、テスト用のＴＦＴに光を照射した場合における、ドレイン電流の大きさを測定した測定結果について、図１１を参照して説明する。ここに図１１は、テスト用のＴＦＴにおける光照射位置とドレイン電流との関係を示すグラフである。
【０１１５】
図１１において、データＥ１は、テスト用の単体のＴＦＴ、即ちＴＥＧ（Test Element Group）に対して、光スポット（約２．４ｕｍの可視光レーザ）をドレイン領域側からソース領域側へ順に走査しつつ照射した場合におけるドレイン電流の大きさを測定した結果を示している。ＴＥＧは、チャネル領域、ソース領域及びドレイン領域に加え、チャネル領域とソース領域との接合部に形成されたソース側接合領域、及びチャネル領域とドレイン領域との接合部に形成されたドレイン側接合領域を有している。
【０１１６】
尚、図１１の横軸は、光スポットが照射された光照射位置を示しており、チャネル領域とドレイン側接合領域との境界及びチャネル領域とソース側接合領域との境界、更にチャネル領域をゼロとしている。図１１の縦軸は、ドレイン電流の大きさ（但し、所定の値で規格化された相対値）を示しており、ドレイン電流がドレイン領域からソース領域へ向かって流れている場合には、正の値（即ち、プラスの値）を示し、ドレイン電流がソース領域からドレイン領域へ向かって流れている場合には、負の値（即ち、マイナスの値）を示す。
【０１１７】
図１１において、データＥ１は、いずれの光照射位置でもプラスの値を示している。即ち、ドレイン電流が、ドレイン領域からソース領域へ向かって流れていることを示している。また、データＥ１は、ドレイン側接合領域内において、ソース側接合領域内におけるよりも大きな値を示している。即ち、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなることを示している。つまり、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなることを示している。尚、ドレイン電流は、暗電流（或いはサブスレッショルドリーク、即ち、光を照射しない状態でも、ＴＥＧのオフ状態においてソース領域及びドレイン領域間に流れる漏れ電流）と光リーク電流（或いは光励起電流、即ち、光が照射されることによる電子の励起に起因して生じる電流、）とから構成されている。
【０１１８】
次に、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図１２及び図１３を参照して説明する。ここに図１２は、ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。図１３は、ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。尚、図１２及び図１３では、上述したＴＦＴ３０が電気的に接続された画素電極９ａにおける中間階調の表示を想定して、ソース電位（即ち、ソース領域の電位）を４．５Ｖ、ゲート電位（即ち、チャネル領域の電位）を０Ｖ、ドレイン電位（即ち、ドレイン領域の電位）を９．５Ｖとしている。図１２及び図１３の横軸は、ＴＥＧを構成する半導体層における各領域を示している。図１２及び図１３の縦軸は、電子のポテンシャル（フェルミレベル）を示している。電子は負の電荷を有するため、各領域における電位が高いほど、電子のポテンシャルは低くなり、各領域における電位が低いほど、電子のポテンシャルは高くなる。
【０１１９】
図１２は、チャネル領域及びドレイン領域間に形成されたドレイン側接合領域に光スポットが照射され、ドレイン側接合領域において光励起が生じる場合におけるキャリアの振舞いを示している。
【０１２０】
図１２において、光リーク電流は、２つの電流成分からなると推定できる。
【０１２１】
即ち、第１の電流成分として、光励起によって生じた電子の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じた電子（図中、「ｅ」参照）が、ドレイン側接合領域からポテンシャルのより低いドレイン領域へ移動することにより生じる電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）である。
【０１２２】
第２の電流成分として、光励起によって生じたホール（即ち、正孔、図中、「ｈ」参照）の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じたホールが、ドレイン側接合領域からポテンシャルのより低い（即ち、電子のポテンシャルとしてはより高い）チャネル領域へ移動することによって発生するバイポーラ効果に起因する電流成分である。つまり、チャネル領域へ移動したホールの正電荷によって、チャネル領域のポテンシャル(即ち、いわゆるベースポテンシャル)がポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）である。よって、ドレイン側接合領域において光励起が生じる場合において、第１及び第２の電流成分はいずれもドレイン電流（言い換えれば、コレクタ電流）を増大させる方向（即ち、ドレイン領域からソース領域へ流れる方向）に発生する。
【０１２３】
図１３は、チャネル領域及びソース領域間に形成されたソース側接合領域に光スポットが照射され、ソース側接合領域において光励起が生じる場合にキャリアの振舞いを示している。
【０１２４】
図１３において、光リーク電流は、図１２を参照して上述したドレイン側接合領域において光励起が生じる場合とは異なり、ホールがソース側接合領域からポテンシャルのより低い（即ち、電子のポテンシャルとしてはより高い）チャネル領域へ移動するバイポーラ効果に起因した第２の電流成分が支配的であると推定できる。即ち、ソース側接合領域における光励起によって生じた電子（図中、「ｅ」参照）が、ソース側接合領域からポテンシャルのより低いソース領域へ移動することにより生じる第１の電流成分（この電流成分は、ソース領域からドレイン領域へ流れる）は、バイポーラ効果に起因した第２の電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）よりも少ないと推定できる。
【０１２５】
図１３において、バイポーラ効果に起因した第２の電流成分（即ち、チャネル領域へ移動したホールの正電荷によって、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ３へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分）は、ドレイン領域からソース領域へと流れる。一方、上述した第１の電流成分は、ソース領域からドレイン領域へと流れる。即ち、第１の電流成分と第２の電流成分とは互いに反対方向に流れる。ここで、再び図１１において、ソース側接合領域に光スポットを照射した場合には、ドレイン電流（データＥ１参照）は正の値を示している。即ち、この場合には、ドレイン電流はドレイン領域からソース領域へ向かって流れている。よって、第１の電流成分は、暗電流や第２の電流成分であるバイポーラ効果による電流成分を抑制するのみで、ドレイン電流の流れをソース領域からドレイン領域へ向かわせる程度までは大きくないといえる。
【０１２６】
更に、チャネル領域及びソース領域間の電位差は、チャネル領域及びドレイン領域間の電位差よりも小さいため、ソース領域側の空乏化領域（即ち、ソース側接合領域）は、ドレイン領域側の空乏化領域（即ち、ドレイン側接合領域）よりも狭い。このため、ソース側接合領域に光スポットを照射した場合には、ドレイン側接合領域に光スポットを照射した場合と比較して、光励起の絶対量が少ない。
【０１２７】
以上、図１２及び図１３を参照して説明したように、ドレイン側接合領域において光励起が生じる場合、第１及び第２の電流成分はいずれもドレイン電流を増大させる方向に発生する。一方、ソース側接合領域において光励起が生じる場合、第１の電流成分が第２の電流成分を抑制する。よって、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなる（即ち、光リーク電流が大きくなる）。
【０１２８】
次に、画素電極側ソースドレイン領域がドレイン電位とされると共に画素電極側接合領域内に光スポットが照射された場合の方が、データ線側ソースドレイン領域がドレイン電位とされると共にデータ線側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図１４及び図１５を参照して説明する。ここに図１４は、データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。図１５は、画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【０１２９】
以下では、画素スイッチング用のＴＦＴを含む画素部に電荷が保持され、光励起が生じた場合を考える。上述したようなＴＥＧを想定した場合と異なる点は、画素スイッチング用のＴＦＴの画素電極側は、フローティング状態になり得る点である。画素スイッチング用のＴＦＴの画素電極側には、蓄積容量７０の如き保持容量が接続される場合もあり、容量値が十分に大きければ、上述したＴＥＧを用いた場合と同様に固定電極に近い状態となるが、容量が十分に大きくなければ、フローティング状態或いはこれに近い状態になる。尚、ここでは、容量値は十分には大きくないものと仮定する。
【０１３０】
図１４及び図１５において、液晶装置では、いわゆる焼き付きを防止するために交流駆動が採用される。ここでは、中間階調の表示を想定して、画素電極に、７Ｖを基準電位として、４．５Ｖのマイナスフィールドの電荷と９．５Ｖのプラスフィールドの電荷とが交互に保持される場合を想定する。このため画素スイッチング用のＴＦＴのソース及びドレインは、画素電極側ソースドレイン領域とデータ線側ソースドレイン領域との間で、固定ではなく変化する。即ち、図１４に示すように、画素電極にマイナスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも低くなる場合）には、画素電極側ソースドレイン領域は、ソースとなるのに対し、図１５に示すように、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも高くなる場合）には、画素電極側ソースドレイン領域は、ドレインとなる。
【０１３１】
図１４において、画素電極にマイナスフィールドの電荷が保持される場合には、画素電極側ソースドレイン領域が、ソース（或いはエミッタ）となり、データ線側ソースドレイン領域が、ドレイン（或いはコレクタ）となる。ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第１の電流成分とバイポーラ効果に起因する第２の電流成分が発生する。ここで、バイポーラ効果に起因する第２の電流成分が生じると（即ち、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられ、ソースである画素電極側ソースドレイン領域からドレインであるデータ線側ソースドレイン領域へ電子が移動すると）、フローティング状態である画素電極側ソースドレイン領域から電子が抜き取られることになり、エミッタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルＬｓ１からポテンシャルＬｓ２へと低下する（電位は、上昇する）。即ち、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベースポテンシャルが低下すると共にエミッタとしての画素電極側ソースドレイン領域のポテンシャルも低下する。言い換えれば、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベース電位の上昇に伴ってエミッタ電位も上昇する。このため、ドレイン電流（即ち、コレクタ電流）が、抑制されることになる。
【０１３２】
一方、図１５において、画素電極にプラスフィールドの電荷が保持される場合には、データ電極側ソースドレイン領域が、ソース（或いはエミッタ）となり、画素電極側ソースドレイン領域が、ドレイン（或いはコレクタ）となる。ドレイン側接合領域である画素電極側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第１の電流成分とバイポーラ効果に起因する第２の電流成分が発生する。ここで、ソースとなるデータ線側ソースドレイン領域は、データ線と接続されているため、画素電極とは異なりフローティング状態ではなく、電位に変化は生じない。バイポーラ効果に起因する第２の電流成分が生じると（即ち、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられ、ソースであるデータ線側ソースドレイン領域からドレインである画素電極ソースドレイン領域へ電子が移動すると）、フローティング状態である画素電極側ソースドレイン領域へ電子が流れ込むことになり、コレクタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルＬｄ１からポテンシャルＬｄ２へと上昇する（電位は、低下する）。しかし、コレクタとしての画素電極側ソースドレイン領域のポテンシャルの上昇は、上述したソースとしての画素電極側ソースドレイン領域のポテンシャルの低下とは異なり、ドレイン電流を抑制する働きは殆どない。ドレイン電流（即ち、コレクタ電流）は、エミッタ電位に対するベース電位の大きさよって殆ど決まるため、コレクタ電位が低下してもドレイン電流を抑制する働きは殆ど生じない、言い換えれば、バイポーラトランジスタの飽和領域に入った状態である。
【０１３３】
以上、図１４及び図１５を参照して説明したように、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域が、ドレインとなる場合）には、バイポーラ効果に起因した第２の電流成分は殆ど抑制されないのに対し、画素電極にマイナスフィールドの電荷が保持される場合（即ち、データ側ソースドレイン領域が、ドレインとなる場合）には、バイポーラ効果に起因した第２の電流成分は、フローティング状態である画素電極側ソースドレイン領域の電位の上昇に起因して抑制される。つまり、画素電極側ソースドレイン領域がドレインとなる場合の方が、データ側ソースドレイン領域がドレインとなる場合よりも、光リーク電流に起因してドレイン電流が増加する。
【０１３４】
ここで、図１６は、画素スイッチング用のＴＦＴ全体に、比較的強い光を照射した際の画素電極電位の波形を示している。
【０１３５】
図１６において、データＥ２は、画素電極にプラスフィールドの電荷が保持される場合（画素電極電位が電位Ｖ１とされる場合）における画素電極電位の変動Δ１は、画素電極にマイナスフィールドの電荷が保持される場合（画素電極電位が電位Ｖ２とされる場合）における画素電極電位の変動Δ２よりも大きいことを示している。即ち、画素電極において、プラスフィールドの電荷は、マイナスフィールドの電荷よりも保持されにくい（つまり、光リークが発生しやすい）ことを示している。これは、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域が、ドレインとなる場合）の方が、画素電極にマイナスフィールドの電荷が保持される場合（即ち、データ線側ソースドレイン領域が、ドレインとなる場合）よりも光リーク電流が生じやすいという上述したメカニズムと一致している。
【０１３６】
以上、図１１から図１６を参照して詳細に説明したように、画素スイッチング用のＴＦＴにおけるドレイン側接合領域において光励起が生じる場合にドレイン電流が増加しやすい。更に、画素電極側ソースドレイン領域がドレインとなる場合においてドレイン電流が増加しやすい（逆に言えば、データ線側ソースドレイン領域がドレインとなる場合には、バイポーラ効果に起因した電流成分が抑制されている）。よって、本実施形態に係る液晶装置のように、画素電極側接合領域である画素電極側ＬＤＤ領域１ｃに対する遮光性を、データ線側接合領域であるデータ線側ＬＤＤ領域１ｂに対する遮光性よりも高めることで、高い開口率を維持しつつＴＦＴ３０における光リーク電流を極めて効果的に低減できる。
【０１３７】
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図１７は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【０１３８】
図１７に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【０１３９】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１４０】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１４１】
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１４２】
尚、図１７を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１４３】
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【０１４４】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、並びに該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１４５】
【図１】本実施形態に係る液晶装置の構成を概略的に示す平面図である。
【図２】図１のＨ−Ｈ’線断面図である。
【図３】第１実施形態に係る液晶装置の複数の画素部の等価回路図である。
【図４】相隣接する複数の画素部の平面図である。
【図５】トランジスタに着目してその構成を示す平面図である。
【図６】図４のＡ−Ａ’線断面図である。
【図７】図４のＢ−Ｂ’線断面図である。
【図８】図５のＣ−Ｃ’線における断面部分の拡大図である。
【図９】変形例における図５と同趣旨の平面図である。
【図１０】図９のＥ−Ｅ’線断面図である。
【図１１】テスト用のＴＦＴにおける光照射位置とドレイン電流との関係を示すグラフである。
【図１２】ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。
【図１３】ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。
【図１４】データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【図１５】画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【図１６】画素スイッチング用のＴＦＴ全体に、比較的強い光を照射した際の画素電極電位の波形を示している。
【図１７】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【符号の説明】
【０１４６】
１ａ…半導体層、１ａ’…チャネル領域、１ｂ…データ線側ＬＤＤ領域、１ｃ…画素電極側ＬＤＤ領域、１ｄ…データ線側ソースドレイン領域、１ｅ…画素電極側ソースドレイン領域、２０２…絶縁膜、３ａ…ゲート電極、３ａ０…ゲート電極本体部、３ａ１…第１延設部分、３ａ２…第２延設部分、６ａ…データ線、９ａ…画素電極、１０…ＴＦＴアレイ基板、１１…走査線、１２…下地絶縁膜、３０…ＴＦＴ、３１…第１絶縁膜、８０１…溝、８１２…溝内部分
【図１】
2009122250.tif 000003
【図２】
2009122250.tif 000004
【図３】
2009122250.tif 000005
【図４】
2009122250.tif 000006
【図５】
2009122250.tif 000007
【図６】
2009122250.tif 000008
【図７】
2009122250.tif 000009
【図８】
2009122250.tif 000010
【図９】
2009122250.tif 000011
【図１０】
2009122250.tif 000012
【図１１】
2009122250.tif 000013
【図１２】
2009122250.tif 000014
【図１３】
2009122250.tif 000015
【図１４】
2009122250.tif 000016
【図１５】
2009122250.tif 000017
【図１６】
2009122250.tif 000018
【図１７】
2009122250.tif 000019