(57)【要約】  【課題】  画素の開口率を高くすることができ、かつ、中間色を滑らかに表現することのできるアクティブマトリクス型の表示装置を提供する。  【解決手段】  アクティブマトリクス型の表示装置１は、画素２が分割されたサブ画素３の各々に設けられたＳＲＡＭ５とＤＡＣ回路６を備える。ＳＲＡＭ５には、各サブ画素３のグレースケール表示のための階調情報として入力される２ビット以上の入力デジタルデータが記憶される。この入力デジタルデータがＤＡＣ回路６で表示用アナログデータに変換され、表示用アナログデータに応じた階調でサブ画素３のグレースケール表示が行われる。サブ画素３の面積と階調の組み合わせによって、画素２の多階調のグレースケール表示を行うことができる。【選択図】  図１
2009122401.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の画素を備えており、前記複数の画素の各々が面積の異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置であって、
前記複数のサブ画素の各々に設けられ、前記サブ画素のグレースケール表示のための階調情報として入力される２ビット以上の入力デジタルデータを記憶するマルチビットメモリと、
前記マルチビットメモリに記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換するデジタルアナログ変換回路と、
前記デジタルアナログ変換回路で変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行うことが可能である表示素子と、
を備えたことを特徴とするアクティブマトリクス型の表示装置。
【請求項２】
前記マルチビットメモリが、ＳＲＡＭまたはＤＲＡＭであることを特徴とする請求項１に記載のアクティブマトリクス型の表示装置。
【請求項３】
前記サブ画素は、前記サブ画素の明るさが線形的に変化する複数の階調を有しており、
前記複数のサブ画素の面積比は、前記複数のサブ画素の異なる明るさの組み合わせにより前記画素の明るさが線形的に変化する面積比に設定されていることを特徴とする請求項１または請求項２に記載のアクティブマトリクス型の表示装置。
【請求項４】
前記複数のサブ画素の各々は、前記複数のサブ画素で構成される前記画素の中心に対して対称的な形状を有し、前記画素の中心に対して対称的な位置に配置されることを特徴とする請求項１〜請求項３のいずれかに記載のアクティブマトリクス型の表示装置。
【請求項５】
前記複数のサブ画素は、互いに面積の異なる第１のサブ画素と第２のサブ画素を含み、
前記第１のサブ画素は、
前記入力デジタルデータに含まれる前記第１のサブ画素用の第１入力デジタルデータを記憶する第１のＳＲＡＭと、前記第１入力デジタルデータを前記第１のサブ画素用の第１表示用アナログデータに変換する第１のデジタルアナログ変換回路と、前記第１表示用アナログデータに応じた階調でグレースケール表示が可能な第１の液晶表示素子とを備え、
前記第２のサブ画素は、
前記入力デジタルデータに含まれる前記第２のサブ画素用の第２入力デジタルデータを記憶する第２のＳＲＡＭと、前記第２入力デジタルデータを前記第２のサブ画素用の第２表示用アナログデータに変換する第２のデジタルアナログ変換回路と、前記第２表示用アナログデータに応じた階調でグレースケール表示が可能な第２の液晶表示素子とを備えたことを特徴とする請求項１〜４のいずれかに記載のアクティブマトリクス型の表示装置。
【請求項６】
前記第１のサブ画素は、前記第１のサブ画素の明るさが線形的に変化する４つの階調を有し、前記第２のサブ画素は、前記第２のサブ画素の明るさが線形的に変化する４つの階調を有しており、
前記第１のサブ画素と前記第２のサブ画素の面積比は１：４に設定されていることを特徴とする請求項５に記載のアクティブマトリクス型の表示装置。
【請求項７】
前記第１のサブ画素の形状は四角形状であり、前記第２のサブ画素の形状は前記第１のサブ画素を囲む形状であり、
前記第１および第２のサブ画素の中心は前記画素の中心に配置されていることを特徴とする請求項５または請求項６に記載のアクティブマトリクス型の表示装置。
【請求項８】
前記第１および第２の液晶表示素子は、外光を反射する反射部を備えた反射型液晶表示素子であることを特徴とする請求項５〜請求項７のいずれかに記載のアクティブマトリクス型の表示装置。
【請求項９】
請求項１〜請求項８のいずれかに記載のアクティブマトリクス型の表示装置を備えたことを特徴とする電子機器。
【請求項１０】
マトリクス状に配置された複数の画素を備え、前記複数の画素の各々が面積の異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置用の表示回路であって、
前記複数のサブ画素の各々に設けられ、前記サブ画素のグレースケール表示のための階調情報として入力される２ビット以上の入力デジタルデータを記憶するマルチビットメモリと、
前記マルチビットメモリに記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換するデジタルアナログ変換回路と、
を備えたことを特徴とする表示回路。
【請求項１１】
マトリクス状に配置された複数の画素を備え、前記複数の画素の各々が面積の異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置で用いられる表示方法であって、
前記サブ画素ごとに、前記サブ画素のグレースケール表示のための階調情報として入力される２ビット以上の入力デジタルデータを記憶し、
記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換し、
変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行うことを特徴とする表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス状に配置された各画素が複数のサブ画素に分割されたアクティブマトリクス型の表示装置に関し、特に、画素の開口率が高く、中間色の表現が滑らかな表示装置に関する。
【背景技術】
【０００２】
従来、複数の画素がマトリクス状に配置されたアクティブマトリクス型の液晶表示装置が知られている。この従来の液晶表示装置では、一つの画素が複数のサブ画素に分割されており、各サブ画素の面積の組み合わせによって多階調のグレースケール表示が行われる（例えば特許文献１参照）。
【特許文献１】特開２００５−３００５７９号公報（第２−９頁、第５−１３図）
【０００３】
図７は、従来のサブ画素３Ｐの形状および配置の一例を示した説明図である。例えば、図７に示すように、従来の液晶表示装置では、一つの画素２Ｐが４つのサブ画素３Ｐに分割されている。各サブ画素３Ｐは、黒または白の表示が可能であり、４つのサブ画素３Ｐの面積比は、１：２：４：８に設定されている。なお、各サブ画素３Ｐの間には、液晶素子の配線等のために構造的なバウンダリ領域４Ｐを設ける必要がある。つまり、各サブ画素３Ｐの間には、光学的なデッドエリアが形成されているともいえる。従来の液晶表示装置では、面積の異なる４つのサブ画素３Ｐを黒または白で表示させることにより、各サブ画素３Ｐの面積の組み合わせによって多階調のグレースケール表示が行われる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の液晶表示装置では、４つのサブ画素３Ｐの間にそれぞれ構造的なバウンダリ領域４Ｐ（光学的なデッドエリア）が形成されることになる。例えば、図７の例では、一つの画素２Ｐについて、３つのバウンダリ領域４Ｐ（デッドエリア）が形成され、その分だけ画素２Ｐの開口率が低下することになる。そこで、単にサブ画素３Ｐの数を減らして、画素２Ｐの開口率を高くすることも考えられるが、その場合には、サブ画素３Ｐの面積の組み合わせの数が減り、その結果、画素２Ｐの階調が少なくなってしまう。
【０００５】
また、従来の液晶表示装置では、各サブ画素３Ｐの表示が、黒または白の２値（１ビット）のみであるため、黒と白の中間色を滑らかに表現するのに限界がある。例えば、液晶表示装置の表示画面を拡大すると、黒と白の中間色の表現の粗さが目立つようになる。
【０００６】
本発明は、上記の課題に鑑みてなされたもので、画素の開口率を高くすることができ、かつ、中間色を滑らかに表現することのできるアクティブマトリクス型の表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明のアクティブマトリクス型の表示装置は、マトリクス状に配置された複数の画素を備えており、前記複数の画素の各々が面積の異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置であって、前記複数のサブ画素の各々に設けられ、前記サブ画素のグレースケール表示のための階調情報として入力される２ビット以上の入力デジタルデータを記憶するマルチビットメモリと、前記マルチビットメモリに記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換するデジタルアナログ変換回路と、前記デジタルアナログ変換回路で変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行うことが可能である表示素子と、を備えている。
【０００８】
この表示装置によれば、表示用アナログデータに応じた様々な階調で、サブ画素のグレースケール表示を行うことができる。すなわち、一つのサブ画素で黒または白の表示しかできない従来と比べて、一つのサブ画素で様々な中間色の表示が可能になる。この場合、一つの画素を構成する各サブ画素の面積と階調の組み合わせによって多階調のグレースケール表示を行うことができる。したがって、従来より少ない数のサブ画素で、従来と同じまたはそれ以上の多階調のグレースケール表示を行うことができる。このように、一つの画素を構成するサブ画素の数を少なくすることができるので、サブ画素の間に形成される構造的なバウンダリ領域（光学的なデッドエリア）を小さくすることができ、その分だけ画素の開口率を高くすることができる。また、各サブ画素で様々な中間色の表示が可能になるので、従来に比べて中間色を滑らかに表現することができる。
【０００９】
また、本発明のアクティブマトリクス型の表示装置では、前記マルチビットメモリが、ＳＲＡＭまたはＤＲＡＭであってもよい。
【００１０】
これにより、マルチビットメモリとしてＳＲＡＭを用いると、メモリの消費電力を低くすることができる。マルチビットメモリとしてＤＲＡＭを用いると、メモリの回路サイズを小さくすることができる。
【００１１】
また、本発明のアクティブマトリクス型の表示装置では、前記サブ画素は、前記サブ画素の明るさが線形的に変化する複数の階調を有しており、前記複数のサブ画素の面積比は、前記複数のサブ画素の異なる明るさの組み合わせにより前記画素の明るさが線形的に変化する面積比に設定されてもよい。
【００１２】
これにより、サブ画素の面積と階調の組み合わせを変えて、画素の明るさを線形的に変化させることができるので、中間色を滑らかに表現することができる。
【００１３】
また、本発明のアクティブマトリクス型の表示装置では、前記複数のサブ画素の各々は、前記複数のサブ画素で構成される前記画素の中心に対して対称的な形状を有し、前記画素の中心に対して対称的な位置に配置されてもよい。
【００１４】
これにより、画素における各サブ画素の重心に偏りが生じるのを防ぐことができ、サブ画素の重心の偏りに起因する偽縞模様が表示画面に発生するのを抑えることができる。
【００１５】
また、本発明のアクティブマトリクス型の表示装置では、前記複数のサブ画素は、互いに面積の異なる第１のサブ画素と第２のサブ画素を含み、前記第１のサブ画素は、前記入力デジタルデータに含まれる前記第１のサブ画素用の第１入力デジタルデータを記憶する第１のＳＲＡＭと、前記第１入力デジタルデータを前記第１のサブ画素用の第１表示用アナログデータに変換する第１のデジタルアナログ変換回路と、前記第１表示用アナログデータに応じた階調でグレースケール表示が可能な第１の液晶表示素子とを備え、前記第２のサブ画素は、前記入力デジタルデータに含まれる前記第２のサブ画素用の第２入力デジタルデータを記憶する第２のＳＲＡＭと、前記第２入力デジタルデータを前記第２のサブ画素用の第２表示用アナログデータに変換する第２のデジタルアナログ変換回路と、前記第２表示用アナログデータに応じた階調でグレースケール表示が可能な第２の液晶表示素子とを備えてもよい。
【００１６】
これにより、第１および第２のサブ画素の各々において、第１および第２表示用アナログデータに応じた様々な階調でグレースケール表示を行うことができる。すなわち、各サブ画素で黒または白の表示しかできない従来と比べて、第１および第２のサブ画素の各々で様々な中間色の表示が可能になる。この場合、第１と第２のサブ画素の面積と階調の組み合わせによって多階調のグレースケール表示を行うことができる。２つのサブ画素で、従来と同じまたはそれ以上の多階調のグレースケール表示を行うことができる。このように、一つの画素を構成するサブ画素の数を２つだけにすることができるので、サブ画素の間に形成される構造的なバウンダリ領域（光学的なデッドエリア）を１つだけにすることができ、その分だけ画素の開口率を高くすることができる。また、第１および第２のサブ画素で様々な中間色の表示が可能になるので、従来に比べて中間色を滑らかに表現することができる。
【００１７】
また、本発明のアクティブマトリクス型の表示装置では、前記第１のサブ画素は、前記第１のサブ画素の明るさが線形的に変化する４つの階調を有し、前記第２のサブ画素は、前記第２のサブ画素の明るさが線形的に変化する４つの階調を有しており、前記第１のサブ画素と前記第２のサブ画素の面積比は１：４に設定されてもよい。
【００１８】
これにより、第１と第２のサブ画素の面積と階調の組み合わせを変えると、画素の明るさが線形的に変化する。したがって、中間色を滑らかに表現することができる。
【００１９】
また、本発明のアクティブマトリクス型の表示装置では、前記第１のサブ画素の形状は四角形状であり、前記第２のサブ画素の形状は前記第１のサブ画素を囲む形状であり、前記第１および第２のサブ画素の中心は前記画素の中心に配置されてもよい。
【００２０】
これにより、第１および第２のサブ画素の重心に偏りが生じるのを防ぐことができ、サブ画素の重心の偏りに起因する偽縞模様が表示画面に発生するのを抑えることができる。
【００２１】
また、本発明のアクティブマトリクス型の表示装置では、前記第１および第２の液晶表示素子は、外光を反射する反射部を備えた反射型液晶表示素子であってもよい。
【００２２】
これにより、反射部で反射した外光を利用して表示を行うことができるので、バックライトを使用する場合に比べて消費電力を少なく抑えることができる。
【００２３】
本発明の電子機器は、上記のアクティブマトリクス型の表示装置を備えている。
【００２４】
この電子機器によっても、上記のように、表示用アナログデータに応じた様々な階調で、サブ画素のグレースケール表示を行うことができる。これにより、サブ画素の間に形成される構造的なバウンダリ領域（光学的なデッドエリア）を小さくすることができ、その分だけ画素の開口率を高くすることができる。また、各サブ画素で様々な中間色の表示が可能になるので、従来に比べて中間色を滑らかに表現することができる。
【００２５】
本発明の表示回路は、マトリクス状に配置された複数の画素を備え、前記複数の画素の各々が面積の異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置用の表示回路であって、前記複数のサブ画素の各々に設けられ、前記サブ画素のグレースケール表示のための階調情報として入力される２ビット以上の入力デジタルデータを記憶するマルチビットメモリと、前記マルチビットメモリに記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換するデジタルアナログ変換回路と、を備えている。
【００２６】
この表示回路によっても、上記のように、表示用アナログデータに応じた様々な階調で、サブ画素のグレースケール表示を行うことができる。これにより、サブ画素の間に形成される構造的なバウンダリ領域（光学的なデッドエリア）を小さくすることができ、その分だけ画素の開口率を高くすることができる。また、各サブ画素で様々な中間色の表示が可能になるので、従来に比べて中間色を滑らかに表現することができる。
【００２７】
本発明の表示方法は、マトリクス状に配置された複数の画素を備え、前記複数の画素の各々が面積の異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置で用いられる表示方法であって、前記サブ画素ごとに、前記サブ画素のグレースケール表示のための階調情報として入力される２ビット以上の入力デジタルデータを記憶し、記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換し、変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行う。
【００２８】
この方法によっても、上記のように、表示用アナログデータに応じた様々な階調で、サブ画素のグレースケール表示を行うことができる。これにより、サブ画素の間に形成される構造的なバウンダリ領域（光学的なデッドエリア）を小さくすることができ、その分だけ画素の開口率を高くすることができる。また、各サブ画素で様々な中間色の表示が可能になるので、従来に比べて中間色を滑らかに表現することができる。
【発明の効果】
【００２９】
本発明によれば、サブ画素にマルチビットメモリとデジタルアナログ回路を設けることにより、画素の開口率を高くすることができ、かつ、中間色を滑らかに表現することができる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施の形態のアクティブマトリクス型の表示装置について、図面を用いて説明する。本実施の形態では、携帯電話、デジタルカメラ、ＰＤＡ、パーソナルコンピュータ、テレビ、自動車用ディスプレイ、航空用ディスプレイ、デジタルフォトフレーム、ポータブルＤＶＤプレーヤ等の電子機器で用いられる液晶表示パネルの場合を例示する。この液晶表示パネルは、マトリクス状に複数の画素が配置されたアクティブマトリクス型の液晶表示装置である。
【００３１】
本発明の実施の形態の液晶表示装置の構成を図１および図２を用いて説明する。ここでは、まず、図１を参照して、液晶表示装置の構成を概略的に説明する。
【００３２】
図1は、液晶表示装置１の構成の概略を説明する図である。図1に示すように、本実施の形態の液晶表示装置１では、複数の画素２の各々が最上位ビット（ＭＳＢ）と最下位ビット（ＬＳＢ）の２つのサブ画素３に分割されている。この液晶表示装置１は、各サブ画素３ごとに設けられたＳＲＡＭ５（Static Random Access Memory）と、各サブ画素３ごとに設けられたデジタルアナログ変換回路６（ＤＡＣ回路）と、サブ画素３のグレースケール表示を行う液晶表示素子７を備えている。この場合、サブ画素３の表示回路８が、ＳＲＡＭ５とＤＡＣ回路６を備えているともいえる。
【００３３】
図１に示すように、ＬＳＢのサブ画素３の形状は正方形状である。ＭＳＢのサブ画素３の形状はＬＳＢのサブ画素３を囲む形状であり、ＭＳＢのサブ画素３の外周の形状は正方形状である。２つのサブ画素３の間には、液晶表示素子７の配線等のために構造的なバウンダリ領域４（光学的なデッドエリア）が設けられている。ＬＳＢのサブ画素３とＭＳＢのサブ画素３の面積比は１：４に設定されている。ここでは、ＬＳＢのサブ画素３が、本発明の第1のサブ画素に相当し、ＭＳＢのサブ画素３が、本発明の第２のサブ画素に相当する。
【００３４】
各サブ画素３ごとのＳＲＡＭ５には、ソース線から入力される２ビットの入力デジタル信号（例えば「００」、「０１」、「１０」、「１１」など）が記憶される。後述するように、この入力デジタル信号に基づいて、各サブ画素３で４階調のグレースケール表示が行われる。したがって、この入力デジタル信号は、各サブ画素３のグレースケール表示のための階調情報であるともいえる。
【００３５】
各サブ画素３ごとのＤＡＣ回路６では、ＳＲＡＭ５に記憶された入力デジタル信号を、各サブ画素３のグレースケール表示で用いられる表示用アナログ信号に変換する処理が行われる。具体的には、２ビットの入力デジタル信号を、各サブ画素３の画素電極９に印加する４つのアナログ電圧値（Ｖ１、Ｖ２、Ｖ３、Ｖ４）に変換する処理が行われる。
【００３６】
各サブ画素３の液晶表示素子７は、画素電極９と対向電極１０を備えており、表示用アナログ信号に応じた階調でグレースケール表示を行うことが可能である。この液晶表示素子７では、ＤＡＣ回路６で変換された４つのアナログ電圧値（Ｖ１、Ｖ２、Ｖ３、Ｖ４）に応じて、４階調のグレースケール表示が行われる。
【００３７】
また、各サブ画素３の液晶表示素子７は、外光を反射する反射部（図示せず）を備えている。すなわち、この液晶表示素子７は、反射型液晶表示素子であるともいえる。
【００３８】
つぎに、図２を参照して、液晶表示装置１の表示回路８の具体的な構成について説明する。
【００３９】
図２は、液晶表示装置１の表示回路８の一例を示す図である。なお、図２では、説明の便宜のため、２つのサブ画素３のうちの一方（ＭＳＢのサブ画素３）のみが図示されているが、他方（ＬＳＢのサブ画素３）の表示回路８の構成も同様である。
【００４０】
まず、サブ画素３のＳＲＡＭ５について説明する。図２に示すように、サブ画素３のＳＲＡＭ５は、２つの保持回路１１で構成されている。保持回路１１は、Ｐ型ＭＯＳトランジスタ１２とＮ型ＭＯＳトランジスタ１３を直列に接続したインバータ回路を２つ備えており、この２つのインバータ回路が正帰還されている。図２に示すように、サブ画素３の保持回路１１には、保持回路１１を駆動するための電圧ＶＤＤ、ＶＳＳが印加されている。ゲートＧ１、Ｇ２に高電圧が印加されると、ソース線Ｓからの２ビットの入力デジタルデータが入力され、各保持回路１１にそれぞれ１ビットずつのデータが保持されるように構成されている。
【００４１】
例えば、ゲートＧ１に高電圧が印加されると、２ビットの入力デジタルデータ（例えば「１０」）のうち上位ビットのデータ（例えば「１」）が第１の保持回路１１（図２の左側の保持回路１１）に保持され、ゲートＧ２に高電圧が印加されると、２ビットの入力デジタルデータのうち下位ビットのデータ（例えば「０」）が第２の保持回路１１（図２の右側の保持回路１１）に保持される。
【００４２】
つぎに、サブ画素３のＤＡＣ回路６について説明する。図２に示すように、サブ画素３のＤＡＣ回路６は、アナログ電圧Ｖ１の供給線に接続された２つのＰ型ＭＯＳトランジスタ１４、１５と、アナログ電圧Ｖ２の供給線に接続されたＰ型ＭＯＳトランジスタ１６とＮ型ＭＯＳトランジスタ１７と、アナログ電圧Ｖ３の供給線に接続されたＮ型ＭＯＳトランジスタ１８とＰ型ＭＯＳトランジスタ１９と、アナログ電圧Ｖ４の供給線に接続された２つのＮ型ＭＯＳトランジスタ２０、２１で構成されている。
【００４３】
アナログ電圧Ｖ１の供給線に接続された２つのＰ型ＭＯＳトランジスタ１４、１５のゲートには、２つの保持回路１１の各々からの信号線が接続されている。そして、２つの保持回路１１から「００」の信号（第１の保持回路１１から「０」の信号、第２の保持回路１１から「０」の信号）が出力されると、この２つのＰ型ＭＯＳトランジスタ１４、１５がオンになり、アナログ電圧Ｖ１が画素電極９に供給される。
【００４４】
また、アナログ電圧Ｖ２の供給線に接続されたＰ型ＭＯＳトランジスタ１６とＮ型ＭＯＳトランジスタ１７のゲートには、２つの保持回路１１の各々からの信号線が接続されている。そして、２つの保持回路１１から「０１」の信号（第１の保持回路１１から「０」の信号、第２の保持回路１１から「１」の信号）が出力されると、このＰ型ＭＯＳトランジスタ１６とＮ型ＭＯＳトランジスタ１７がオンになり、アナログ電圧Ｖ２が画素電極９に供給される。
【００４５】
アナログ電圧Ｖ３の供給線に接続されたＮ型ＭＯＳトランジスタ１８とＰ型ＭＯＳトランジスタ１９のゲートには、２つの保持回路１１の各々からの信号線が接続されている。そして、２つの保持回路１１から「１０」の信号（第１の保持回路１１から「１」の信号、第２の保持回路１１から「０」の信号）が出力されると、このＮ型ＭＯＳトランジスタ１８とＰ型ＭＯＳトランジスタ１９がオンになり、アナログ電圧Ｖ３が画素電極９に供給される。
【００４６】
また、アナログ電圧Ｖ４の供給線に接続された２つのＮ型ＭＯＳトランジスタ２０、２１のゲートには、２つの保持回路１１の各々からの信号線が接続されている。そして、２つの保持回路１１から「１１」の信号（第１の保持回路１１から「１」の信号、第２の保持回路１１から「１」の信号）が出力されると、この２つのＮ型ＭＯＳトランジスタ２０、２１がオンになり、アナログ電圧Ｖ４が画素電極９に供給される。
【００４７】
ここで、液晶表示素子７のリフレッシュについて説明する。図２に示すように、保持回路１１には、２つのインバータ回路の各々にデジタルデータを出力するための信号線が設けられている。つまり、入力デジタルデータをそのまま出力するための信号線と、入力デジタルデータを反転して出力する信号線が設けられている。リフレッシュ線Ｒ１に高電圧が印加されると、入力デジタルデータ（例えば「１」）がそのままのデータ（例えば「１」）として出力される。一方、リフレッシュ線Ｒ２に高電圧が印加されると、入力デジタルデータ（例えば「１」）が反転したデータ（例えば「０」）として出力される。
【００４８】
このように、リフレッシュ線Ｒ１、Ｒ２への高電圧の印加を切り替えることにより、２つの保持回路１１から出力される信号を反転することができ、画素電極９へ印加するアナログ電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４を反転させることができる。そして、対向電極１０へ印加する電圧ＶＣの切替えと、リフレッシュ線Ｒ１、Ｒ２への高電圧の印加を切替えを同期して行うことにより、液晶表示素子７のリフレッシュを行うことができる。この場合、ＳＲＡＭ５の電源電圧は、ＶＤＤ＝Ｖ１かつＶＳＳ＝Ｖ４でよく、ＤＡＣ回路６の出力可能な電圧範囲が大きくなる。また、電源電圧ＶＤＤ、ＶＳＳの絶対値を小さくすることができ、かつ、必要な電源電圧の種類が少なくなる。
【００４９】
液晶表示素子７のリフレッシュは他の方法で行われてもよい。例えば、ＤＡＣ回路６への入力デジタルデータの位相を交番させずに、画素電極９へ印加するアナログ電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４を反転させることによって、液晶表示素子７のリフレッシュを行ってもよい。すなわち、対向電極１０へ印加する電圧ＶＣの交番と、アナログ電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４の反転を同期して行うことにより、液晶表示素子７のリフレッシュを行ってもよい。この場合、リフレッシュ線Ｒ１、Ｒ２とそれに接続されるデジタルデータ反転用の４つのＴＦＴを設ける必要がない。したがって、その分、表示回路８の回路規模を小さくすることができる。
【００５０】
つづいて、図３〜図５を参照して、画素２のグレースケール表示について説明する。
【００５１】
ここでは、まず、図３を用いて、サブ画素３のグレースケール表示について説明する。図３は、サブ画素３の明るさと階調の関係を説明するための図である。図３に示すように、サブ画素３は、４つのアナログ電圧Ｖ１〜Ｖ４に応じて、「０〜３」の４階調でグレースケール表示を行うことができる。このとき、サブ画素３の明るさは、階調の変化に応じて線形的に変化するように設定されている。
【００５２】
例えば、図３に示すように、サブ画素３の階調が「０」のときのサブ画素３の明るさを「１」とし、サブ画素３の階調が「３」のときのサブ画素３の明るさを「０」とすると、サブ画素３の階調が「１」のときのサブ画素３の明るさは「２／３」であり、サブ画素３の階調が「２」のときのサブ画素３の明るさは「１／３」である。
【００５３】
つぎに、図４および図５を用いて、画素２のグレースケール表示について説明する。図４は、画素２のグレースケール表示の一例を示す図であり、図５は、画素２の明るさと階調の関係を説明するための図である。
【００５４】
図４に示すように、画素２は、２つのサブ画素３（ＭＳＢとＬＳＢのサブ画素３）の異なる明るさの組み合わせにより、「０〜１５」の１６階調でグレースケール表示を行うことができる。図４では、「０〜１５」の１６階調が、２進数「００００〜１１１１」で表示されている。
【００５５】
本実施の形態では、この４桁の２進数は、画素２に入力される４ビットの入力デジタルデータと同じ内容である。この４ビットの入力デジタルデータ（４桁の数）のうち、最初の２ビットのデータ（最初の２桁の数）が、ＭＳＢのサブ画素用の入力デジタルデータであり、最後の２ビットのデータ（最後の２桁の数）が、ＬＳＢのサブ画素用の入力デジタルデータである。
【００５６】
例えば、入力デジタルデータが「００１１」の場合には、ＭＳＢのサブ画素用の入力デジタルデータが「００」であり、ＬＳＢのサブ画素用の入力デジタルデータが「１１」である。したがって、この場合には、ＭＳＢのサブ画素３の階調が「０」であり最も明るく（白く）表示され、ＬＳＢのサブ画素３の階調が「１」であり最も暗く（黒く）表示される（図４参照）。
【００５７】
図５に示すように、画素２の明るさは、このようなサブ画素３の明るさの組み合わせによって線形的に変化するように設定されている。例えば、画素２の階調が「０」のときの画素２の明るさを「１」とし、画素２の階調が「１５」のときの画素２の明るさを「０」とすると、画素２の階調が「ｎ（ｎ＝０〜１５）」のときの画素２の明るさは「（１５−ｎ）／１５」である。
【００５８】
なお、図３〜図５では、階調と明るさの関係として、階調が小さいときに明るく階調が大きいときに暗い例を図示したが、階調と明るさの関係はこの逆であってもよい。すなわち、階調と明るさの関係は、階調が小さいときに暗く階調が大きいときに明るくてもよい。
【００５９】
以上のような本実施の形態の液晶表示装置１によれば、サブ画素３にマルチビットメモリとデジタルアナログ回路を設けることにより、画素２の開口率を高くすることができ、かつ、中間色を滑らかに表現することができる。
【００６０】
すなわち、本実施の形態では、ＭＳＢとＬＳＢのサブ画素３の各々において、表示用アナログデータに応じた４つの階調でグレースケール表示を行うことができる。すなわち、一つのサブ画素３で黒または白の表示しかできない従来と比べて、一つのサブ画素３で様々な中間色の表示が可能になる。この場合、ＭＳＢとＬＳＢのサブ画素３の面積と階調の組み合わせによって１６階調のグレースケール表示を行うことができる。したがって、従来より少ない数のサブ画素３で、従来と同じまたはそれ以上の多階調のグレースケール表示を行うことができる。例えば、従来は１６階調のグレースケール表示を行うために４つのサブ画素３が必要だったのに対して、本実施の形態では２つのサブ画素３で１６階調のグレースケール表示を行うことができる。
【００６１】
このように、一つの画素２を構成するサブ画素３の数を少なくすることができるので、サブ画素３の間に形成される構造的なバウンダリ領域４（光学的なデッドエリア）を小さくすることができる。本実施の形態では、一つの画素２を構成するサブ画素３の数を２つだけにすることができるので、サブ画素３の間に形成される構造的なバウンダリ領域４（光学的なデッドエリア）を１つだけにすることができ、その分だけ画素２の開口率を高くすることができる。また、各サブ画素３で様々な中間色の表示が可能になるので、従来に比べて中間色を滑らかに表現することができる。
【００６２】
また、本実施の形態では、サブ画素３のマルチビットメモリとしてＳＲＡＭ５が用いられているので、メモリの消費電力を低くすることができる。また、このように、画素２にメモリを設けることにより、メモリに記憶された入力デジタルデータを用いて各サブ画素３を駆動することができ、待機画面等を表示しているときに液晶表示のための外部装置（ＩＣなど）の消費電力を抑えることができる。
【００６３】
また、本実施の形態では、ＭＳＢとＬＳＢのサブ画素３の面積と階調の組み合わせを変えて、画素２の明るさを線形的に変化させることができるので、中間色を滑らかに表現することができる。
【００６４】
また、本実施の形態では、ＭＳＢとＬＳＢのサブ画素３の形状と配置が、画素２の中心に対して対称的な形状と配置にされている。これにより、ＭＳＢとＬＳＢのサブ画素３の重心に偏りが生じるのを防ぐことができ、サブ画素３の重心の偏りに起因する偽縞模様が表示画面に発生するのを抑えることができる。
【００６５】
図６には、サブ画素３の形状と配置の他の例が示される。図６（ａ）に示すように、ＬＳＢのサブ画素３の形状は円形状であってもよい。この場合、ＭＳＢのサブ画素３の形状はＬＳＢのサブ画素３を囲む形状であり、ＭＳＢとＬＳＢのサブ画素３の中心は画素２の中心に配置されている。また、図６（ｂ）に示すように、ＬＳＢのサブ画素３の形状は直線状であってもよい。この場合、ＭＳＢのサブ画素３の形状はＬＳＢのサブ画素３を挟む形状であり、ＭＳＢとＬＳＢのサブ画素３の中心は画素２の中心に配置されている。
【００６６】
また、本実施の形態では、反射部で反射した外光を利用して表示を行うことができるので、バックライトを使用する場合に比べて消費電力を少なく抑えることができる。
【００６７】
以上、本発明の実施の形態を例示により説明したが、本発明の範囲はこれらに限定されるものではなく、請求項に記載された範囲内において目的に応じて変更・変形することが可能である。
【００６８】
例えば、以上の説明では、アクティブマトリクス型の表示装置１が液晶表示パネルである例について説明したが、本発明の範囲はこれに限定されるものではなく、例えば、有機ＥＬディスプレイ等であってもよい。また、以上の説明では、ノーマリホワイトタイプの液晶（電圧０のときに白表示の液晶）が使用される例について説明したが、本発明の範囲はこれに限定されるものではなく、ノーマリブラックタイプの液晶（電圧０のときに黒表示の液晶）を使用してもよい。
【００６９】
また、以上の説明では、ＭＳＢとＬＳＢの二つのサブ画素３で一つの画素２を構成した例について説明したが、本発明の範囲はこれに限定されるものではなく、一つの画素２を構成するサブ画素３の数は３つ以上でもよい。
【００７０】
また、以上の説明では、マルチビットメモリとしてＳＲＡＭ５を用いた例について説明したが、本発明の範囲はこれに限定されるものではなく、マルチビットメモリとしてＤＲＡＭを用いてもよい。マルチビットメモリとしてＤＲＡＭ（Dynamic Random Access Memory）を用いると、メモリの回路サイズを小さくすることができる。
【００７１】
また、以上の説明では、各サブ画素３に入力される入力デジタルデータが２ビットである例について説明したが、本発明の範囲はこれに限定されるものではなく、入力デジタルデータは３ビット以上であってもよい。
【００７２】
また、以上の説明では、サブ画素３のグレースケール表示が４階調で行われ、画素２のグレースケール表示が１６階調で行われる例について説明したが、本発明の範囲はこれに限定されるものではなく、サブ画素３や画素２のグレースケール表示はこれより多くの階調で行われてもよい。
【産業上の利用可能性】
【００７３】
以上のように、本発明にかかるアクティブマトリクス型の表示装置は、画素の開口率を高くすることができ、かつ、中間色を滑らかに表現することができるという効果を有し、液晶表示パネル等に用いられ、有用である。
【図面の簡単な説明】
【００７４】
【図１】本実施の形態の液晶表示装置の構成の概略を説明する図である。
【図２】液晶表示装置の表示回路の一例を示す図である。
【図３】サブ画素の明るさと階調の関係を説明するための図である。
【図４】画素のグレースケール表示の一例を示す図である。
【図５】画素の明るさと階調の関係を説明するための図である。
【図６】サブ画素の形状と配置の他の例を示す図である。
【図７】従来のサブ画素の形状と配置の他の例を示す図である。
【符号の説明】
【００７５】
１  液晶表示装置
２  画素
３  サブ画素
４  バウンダリ領域（デッドエリア）
５  ＳＲＡＭ
６  ＤＡＣ回路
７  液晶表示素子
８  表示回路
【図１】
2009122401.tif 000003
【図２】
2009122401.tif 000004
【図３】
2009122401.tif 000005
【図４】
2009122401.tif 000006
【図５】
2009122401.tif 000007
【図６】
2009122401.tif 000008
【図７】
2009122401.tif 000009