(57)【要約】【課題】発光素子が配置された表示領域の周囲にダミー画素が形成されているアクティブマトリクス型表示装置であって、先頭行ダミー画素回路のトランジスタのゲートに確実に黒電流に対応した電位を設定することが可能となるアクティブマトリクス型表示装置を提供する。【解決手段】先頭行ダミー画素回路への信号の書込みの前に、データ線の電位を黒電流に対応した電位に設定するデータ線電位リセット回路を備える。又は、先頭行ダミー画素回路の駆動トランジスタのゲートに、垂直ブランキング期間から、黒電流に対応した電位を設定する手段を備える。【選択図】図１
2009098502.tif 000002
【特許請求の範囲】
【請求項１】
発光素子が配置された表示領域の周囲にダミー画素が形成されているアクティブマトリクス型表示装置であって、先頭行ダミー画素回路への信号の書込みの前に、データ線の電位を黒電流に対応した電位に設定するデータ線電位リセット回路を備えることを特徴とするアクティブマトリクス型表示装置。
【請求項２】
発光素子が配置された表示領域の周囲にダミー画素が形成されているアクティブマトリクス型表示装置であって、先頭行ダミー画素回路の駆動トランジスタのゲートに、垂直ブランキング期間から、黒電流に対応した電位を設定する手段を備えることを特徴とするアクティブマトリクス型表示装置。
【請求項３】
請求項１又は２に記載のアクティブマトリクス型表示装置を備えることを特徴とする電子機器。
【請求項４】
発光素子が配置された表示領域の周囲にダミー画素が形成されているアクティブマトリクス型表示装置を駆動する方法であって、先頭行ダミー画素回路への信号の書込みの前に、データ線の電位を黒電流に対応した電位に設定するステップを備えることを特徴とする方法。
【請求項５】
発光素子が配置された表示領域の周囲にダミー画素が形成されているアクティブマトリクス型表示装置を駆動する方法であって、先頭行ダミー画素回路の駆動トランジスタのゲートに、垂直ブランキング期間から、黒電流に対応した電位を設定するステップを備えることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型表示装置及びそれを用いた電子機器並びにアクティブマトリクス型表示装置を駆動する方法に関し、特に、電流駆動型発光素子を用いたアクティブマトリクス型表示装置及びそれを用いた電子機器並びにアクティブマトリクス型表示装置を駆動する方法に関する。
【背景技術】
【０００２】
近年、発光素子として有機ＥＬ(Electro-Luminescence)素子を用いた有機ＥＬディスプレイが注目されている。この分野において、特許文献１には、表示本体層の層厚不均一による表示上の不具合を解消することを目的として、一部の画素を表示領域に含ませず、非表示領域に含ませることが記載されている。また、特許文献２には、特許文献２の図３及び図４に示されるようにデータ線に接続された充電回路を設けることによって、小電流信号により、選択された電流設定型画素回路の駆動トランジスタのゲート電圧を確実に設定できると記載されている。
【特許文献１】特開２００３−２４１６８６号公報
【特許文献２】特開２００４−１１８１８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来の回路構成を図４に示す。図４の回路における制御信号、電流データ及びデータ線電位のタイミング図を図７に示す。これらの図により、ダミー行画素の発光状態について説明をする。
【０００４】
時刻ｔ１０直前において、データ線電位ｖｄａｔａは有効画素領域の最終行画素に電流データｉ（ｎ）をプログラミングしている電位である。いま、電流データｉ（ｎ）は白を表示する信号電流であるとする。
【０００５】
次に最終行の下のダミー画素に黒を書き込む動作を説明する。
【０００６】
時刻ｔ１０で最終行ダミー画素回路の行走査信号Ｐ１ｅ、Ｐ２ｅがハイレベルになる。それによってトランジスタＭ２ｅ及びＭ３ｅはオンとなり、駆動トランジスタＭ１ｅはゲートとドレインが短絡状態になる。また、トランジスタＭ４ｅはオフとなり最終行ダミー画素内のＥＬへの電流供給を停止する。時刻ｔ１１の直前である時刻ｔ１１’でトランジスタＭ２ｅがオフとなるまで、駆動トランジスタＭ１ｅのゲートに接続されている容量Ｃｅの電圧は、ダミー画素を黒表示させるため電流データｉｄａｔａは黒を表示するための電流（以下、「黒電流」という。実際には、ゼロ電流である。）Ｉ（ｂｌａｃｋ）であり、黒電流を駆動するのに必要なトランジスタＭ１ｅのゲート−ソース電圧に設定しようとする。しかし、トランジスタＭ２ｅがオフするまでの時間は、黒電流をプログラミングするには不十分な時間のため、正確な黒電流をプログラミングできず、グレー表示になってしまう電圧がトランジスタＭ１ｅのゲート−ソース電圧に設定される。
【０００７】
なお、時刻ｔ１０直前で有効画素領域の最終行画素がデータ電流ｉ（ｎ）＝黒電流をプログラミングした場合は、データ線電位ｖｄａｔａが黒電流をプログラミングできる電位レベルである。したがって、この場合には、最終行ダミー画素の駆動トランジスタＭ１ｅは十分に黒電流をプログラミングすることができる。時刻ｔ１１で行走査信号Ｐ１ｅがローレベルになり、トランジスタＭ３ｅはオフ、トランジスタＭ４ｅがオンして最終行ダミー画素回路内のＥＬへのグレー電流（すなわち、グレーを表示するための電流）を供給して最終行ダミー画素は発光する。
【０００８】
データ線は時刻ｔ１３までの間、いずれの画素回路に接続されず、データ線の寄生容量Ｃｘのみによってデータ線電位が保持されるような不安定な電位状態となる。
【０００９】
時刻ｔ１３で、制御信号Ｌはハイレベルになり、スイッチトランジスタＭ５は再びオンする。また、行走査信号Ｐ１ｓ及びＰ２ｓがハイレベルになり、トランジスタＭ２ｓ及びＭ３ｓはオンとなり、駆動トランジスタＭ１ｓはゲートとドレインが短絡状態になる。また、トランジスタＭ４ｓはオフとなり先頭行ダミー画素内のＥＬへの電流供給を停止する。
【００１０】
時刻ｔ１４の直前である時刻ｔ１４’でトランジスタＭ２ｓがオフになるまで、駆動トランジスタＭ１ｓのゲートに接続されている容量Ｃｓの電圧は、黒電流を駆動するに必要なゲート−ソース電圧に設定しようとする。しかし、時刻ｔ１４の直前である時刻ｔ１４’に行走査信号Ｐ２ｓはローレベルになり、トランジスタＭ３ｓはオフするまで先頭行ダミー画素の駆動トランジスタＭ１ｓは黒電流をプログラミングするには不十分な時間のため、グレー表示するような電圧を設定する。
【００１１】
時刻ｔ１４で行走査信号Ｐ１ｓはローレベルになり、トランジスタＭ３ｓはオフ、トランジスタＭ４ｓはオンとなり先頭行ダミー画素回路内のＥＬへのグレー電流を供給して先頭行ダミー画素は発光する。そして、時刻ｔ１４に、行走査線Ｐ１１、Ｐ２１がハイレベルになり、第１行画素回路のトランジスタＭ９、Ｍ１０がオンになり、トランジスタＭ１１がオフとなり、第１行画素回路内のＥＬへの電流供給を停止する。時刻ｔ１５の直前である時刻Ｔ１５’においてトランジスタＭ９がオフになるまで、駆動トランジスタＭ８のゲートに接続されている容量Ｃ２の電圧は、黒電流を駆動するのに必要なトランジスタＭ９のゲート−ソース電圧に設定しようとする。この時の電流データｉｄａｔａはＩ（１）である。
【００１２】
時刻ｔ１５に行走査線Ｐ１１はローレベルになり、トランジスタＭ１０はオフ、トランジスタＭ１１はオンになり、第１行画素回路内のＥＬへプログラミングした電流供給を開始して発光する。このようにして、順次、各行画素回路への電流データのプログラミング及び発光が行われる。
【００１３】
上述したように、図４の装置構成及び回路動作では、先頭行ダミー画素で十分な黒表示をさせることができない。
【００１４】
全有効画素で黒を表示させる場合、最終行ダミー画素では、プログラミング直前において最終有効画素を黒表示させるデータ線電位ｖｄａｔａであるので、選択時間で十分な黒電流を書き込むことができ、黒表示できる。一方、先頭行ダミー画素では、選択時間前の期間でデータ線電位が不安定な電位状態になる。したがって、先頭行ダミー電流設定期間の開始時にデータ線電位が黒電流書込み時の電位と大きく異なると、先頭行ダミー電流設定期間では黒電流を書き込むには不十分であり、黒表示させることができない。
【００１５】
また、全有効画素の前半行で黒表示、後半行で白表示させるような場合、最終行ダミー画素では、プログラミング直前において最終行有効画素を白表示させるデータ線電位ｖｄａｔａである。したがって、選択時間で十分な黒電流を書き込むことができないため、グレー表示になる。しかし、最終行ダミー画素の前行の最終行有効画素が白表示のため、大きく表示品質を損なうものではない。
【００１６】
これに対し、先頭行ダミー画素では、前述のように選択時間前の期間でデータ線電位が不安定な電位状態になる。したがって、先頭行ダミー電流設定期間の開始時にデータ線電位が黒電流書込み時の電位と大きく異なると、先頭行ダミー電流設定期間では黒電流を書き込むには不十分であり、黒表示させることができない問題があった。
【００１７】
そこで本発明は、先頭行ダミー画素回路のトランジスタのゲートに確実に黒電流に対応した電位を設定することが可能となるアクティブマトリクス型表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明の第１の観点によれば、発光素子が配置された表示領域の周囲にダミー画素が形成されているアクティブマトリクス型表示装置であって、先頭行ダミー画素回路への信号の書込みの前に、データ線の電位を黒電流に対応した電位に設定するデータ線電位リセット回路を備えることを特徴とするアクティブマトリクス型表示装置が提供される。
【００１９】
本発明の第２の観点によれば、発光素子が配置された表示領域の周囲にダミー画素が形成されているアクティブマトリクス型表示装置であって、先頭行ダミー画素回路の駆動トランジスタのゲートに、垂直ブランキング期間から、黒電流に対応した電位を設定する手段を備えることを特徴とするアクティブマトリクス型表示装置が提供される。
【発明の効果】
【００２０】
本発明によれば、表示装置の少なくとも１つの先頭行ダミー画素へのプログラミング直前のデータ線電位が、黒電流をプログラミングするバイアス電位にあらかじめリセットされる。従って、少なくとも１つの先頭行ダミー画素を確実に黒表示させることができるようになる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係る表示装置を実施するための最良の形態について、図面を参照して具体的に説明する。本形態は、発光素子としてＥＬ素子を用いたアクティブマトリクス型表示装置に好適に用いられるものである。
【００２２】
図３は本発明に係わる第１の実施形態であるアクティブマトリクス型表示装置の構成を示す構成図である。１はマトリクス状に配置された画素回路からなる画素回路部である。中央部に有効画素回路部が形成され、その周囲にダミー画素回路部が形成されている。ダミー画素回路部は、非発光領域であり、ダミー画素で構成されている。２はデータ線電位を黒電流書込みバイアスにリセットするデータ線電位リセット電流が書き込まれ、画素回路列毎に設けられたデータ線電位リセット回路である。４は映像信号が入力され列方向に配置された画素回路群に接続されたデータ線に線順次データ電流信号Ｉｄａｔａと、データ線電位リセット電流を供給する列制御回路である。５は列制御回路４に接続され、データ線に線順次データ電流信号Ｉｄａｔａ、データ線電位リセット電流を与えるための列走査回路である。６は行方向に配置され画素回路に接続され、行毎に行走査信号Ｐ１ｍ、Ｐ２ｍを出力する行走査回路である（ｍは１以上の正の自然数）。
【００２３】
図１は１列の回路の詳細図であり、列電流制御回路４に接続される１列分のデータ線電位リセット回路２−ｎ、先頭行ダミー画素回路１０２、第１行画素回路１０３、最終行ダミー画素回路１０４のそれぞれを接続した構成例を示す図である。
【００２４】
図２は図１の各回路を動作させるときのタイミング図と各タイミングに応じたデータ線電位レベルを示す図である。なお、ｉｄａｔａはデータ線を介して選択された画素に書き込まれるデータ電流である。また、ｖｄａｔａはデータ線電位である。更に、Ｐｃはデータ線電位リセット回路の制御信号である。更に、Ｐ１ｓ及びＰ２ｓは先頭行ダミー画素回路の制御信号である。更に、Ｐ１１及びＰ２１は第１行画素回路の制御信号である。更に、Ｐ１ｅ及びＰ２ｅは最終行ダミー画素回路の制御信号である。図６と図７は、それぞれ、比較例としてデータ線電位リセット回路２を設けない場合に各回路を動作させるタイミング図と各タイミングに応じたデータ線電位レベルを示す図である。
【００２５】
まず、本実施形態では、各行の電流設定時間よりも十分に長く、いずれの画素回路にもデータ電流を書き込まない期間において、データ線電位リセット回路２によってデータ線電位を黒電流書込み時のレベルにリセットさせる。それによって、先頭行ダミー画素回路が選択された際に黒電流をプログラミングでき、黒表示できるように改善することができる。
【実施例１】
【００２６】
実施例１における構成図を図１に示す。従来例を示す図４との違いはデータ線電位リセット回路２−ｎが追加された点である。データ線電位リセット回路２−ｎは制御線Ｐｃがローレベルになり、トランジスタＭ７がオンとなるときに、電流データｉｄａｔａとして黒電流をダイオード接続されたトランジスタＭ６に書込む。これにより、データ線電位リセット回路２−ｎはデータ線電位ｖｄａｔａを画素回路に黒電流が書き込まれた時の電位レベルにリセットさせる働きをする。トランジスタＭ６はＭ１ｓ、Ｍ１ｅと同じＬ／Ｗ比、同じ特性を有することが好ましい。
【００２７】
以下、図１に示されている回路構成における制御信号、電流データ及びデータ線電位のタイミング図を図２に示す。そして、実施例１の図２に示されるダミー行画素の発光状態について従来例を示す図７との違いを説明する。
【００２８】
図２を参照すると、時刻ｔ１１でデータ線電位リセット回路２−ｎを制御する制御線Ｐｃはローレベルになり、時刻ｔ１３でハイレベルになるまで、トランジスタＭ７はオンとなる。この期間、データ線電位リセット回路２−ｎでは、つぎのことが行われる。すなわち、時刻ｔ１１から時刻ｔ１３の時間で、トランジスタＭ７を通じてダイオード接続状態の駆動トランジスタＭ６に黒電流が流れるように、トランジスタＭ６のゲート電位及びデータ線電位が設定される。黒電流は、電流データｉ（ｂｌａｃｋ）と標記される。時刻ｔ１３でハイレベルになるまで、トランジスタＭ７はオンとなる。この期間、データ線電位リセット回路２−ｎにおいて、時刻ｔ１１から時刻ｔ１３の時間は、例えば、垂直ブランキング期間である。時刻ｔ１１から時刻ｔ１３の時間は、有効画素にプログラミングする時間よりも比較的長い時間である。時刻ｔ１４の直前の時刻ｔ１４’において、トランジスタＭ２ｓがオフになるまで、駆動トランジスタＭ１ｓのゲートに接続されている容量Ｃｓの電圧は、黒電流を駆動するに必要なゲート−ソース電圧に設定しようとする。このとき、時刻ｔ１３の時点でデータ線電位ｖｄａｔａはデータ線電位リセット回路２−ｎ内の駆動トランジスタＭ６に黒電流が流れていたのでＶｃｃに近い高電位になっている。したがって、時刻ｔ１３から時刻ｔ１４までの時間内に先頭行ダミー画素回路の駆動トランジスタＭ１ｓに黒電流をプログラミングできる。時刻ｔ１４で行走査信号Ｐ１ｓはローレベルになり、トランジスタＭ３ｓはオフ、トランジスタＭ４ｓはオンとなりプログラミングされた黒電流をＥＬへ供給することを開始し、先頭行ダミー画素を正確に黒表示させることができる。
【００２９】
このように、実施例１では、先頭行ダミー画素回路の選択前かつ、有効画素回路の選択時間よりも十分に長い時間で、データ線電位リセット回路２−ｎの駆動トランジスタに黒電流を流すようにしてデータ線電位を設定する。したがって、先頭行ダミー画素で十分な黒表示をさせることができる。なお、本実施例においてゼロ電流設定回路を必ずしも設けなくてもよいが、黒表示の設定を正確に行うために設けることが望ましい。
【実施例２】
【００３０】
次に、実施例２について説明をする。装置構成は本発明の実施例１における構成において、データ線電位リセット回路２を削除した構成であり、図６に示している。実施例２では、実施例１でデータ線リセット回路２が行っていたデータ線電位リセット動作を、先頭行ダミー画素を利用して行うようにしている。各制御信号、データ線電位、ダミー画素の発光について図５のタイミング図に示し、実施例１の動作タイミングを示す図２との違いについて説明をする。
【００３１】
時刻ｔ２１で、先頭行ダミー画素回路を制御する行走査線Ｐ１ｓ、Ｐ２ｓがハイレベルになり、トランジスタＭ２ｓ及びＭ３ｓがオン、トランジスタＭ４ｓがオフとなる。これにより、先頭行ダミー画素回路内のＥＬへの電流供給を停止する。時刻ｔ２１から時刻ｔ２３までが垂直ブランキング期間である。この垂直ブランキング期間において、駆動トランジスタＭ１ｓのゲートとドレインが短絡された状態で、容量Ｃｓの電圧は、電流データｉ（ｂｌａｃｋ）の黒電流を駆動するのに必要なゲート−ソース電圧に設定しようとする。ここで、容量Ｃｓの電圧は、駆動トランジスタＭ１ｓのゲートに接続されている。時刻ｔ２４の直前である時刻ｔ２４’で行走査信号Ｐ２ｓはローレベルになり、トランジスタＭ２ｓはオフとなり、先頭行ダミー画素回路の黒電流プログラミングは停止する。時刻ｔ２４で、行走査信号Ｐ１ｓはローレベルになり、トランジスタＭ３ｓはオフ、Ｍ４ｓはオンとなる。これにより、先頭行ダミー画素回路内のＥＬへ黒電流の供給を開始し、先頭行ダミー画素を容易に黒表示させることができる。
【００３２】
このように、実施例２では、有効画素回路の選択時間よりも十分に長い時間で先頭行ダミー画素回路の駆動トランジスタに黒電流を流すようにデータ線電位を設定することによって、先頭行ダミー画素で十分な黒表示をさせることができる。なお、実施例２におけるダミー画素は先頭行側に１行だけ接続した場合の説明であるが、ダミー画素を複数行接続しても構わない。
【実施例３】
【００３３】
実施例３は、実施例１又は実施例２を電子機器に適用した例である。
【００３４】
図８は、実施例３のデジタルスチルカメラシステムの一例のブロック図である。図中、５０はデジタルスチルカメラシステム、５１は撮影部、５２は映像信号処理回路、５３は表示パネル、５４はメモリ、５５はＣＰＵ、５６は操作部を示す。
【００３５】
撮像部５１で撮影した映像又はメモリ５４に記録された映像を、映像信号処理回路５２で信号処理し、表示パネル５３に表示することができる。ＣＰＵ５５では、操作部５６からの入力によって、撮影部５１、メモリ５４、映像信号処理回路５２などを制御して、状況に適した撮影、記録、再生、表示を行う。
【産業上の利用可能性】
【００３６】
表示パネル５３として、実施例１又は実施例２の表示装置を用いることができる。
【００３７】
また、ビデオカメラ、ゲーム機などの表示装置として実施例１又は実施例２の表示装置を用いることができる。
【００３８】
更に、実施例１、実施例２において、ＥＬ素子を用いた表示装置を例にあげて本発明を説明した。それに限らず、例えばＰＤＰ(Plasma Display Panel)やＦＥＤ(Field Emission Display)等の電流駆動を行う表示装置に本発明を適用することが可能である。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施例１に係わるデータ線電位リセット回路、ダミー画素回路、有効画素回路の一構成例を示す図である。
【図２】本発明の実施例１に係わる電流データ、データ線電位、制御信号を示したタイミング図である。
【図３】本発明の実施例１に係わるアクティブマトリクス型表示装置の構成を示す構成図である。
【図４】本発明の実施例２に係わるダミー画素回路、有効画素回路の一構成例を示す図である。
【図５】本発明の実施例２に係わる電流データ、データ線電位、制御信号を示したタイミング図である。
【図６】本発明の実施例２に係わるアクティブマトリクス型表示装置の構成を示す構成図である。
【図７】比較例として示した電流データ、データ線電位、制御信号を示したタイミング図である。
【図８】本発明の実施例３に係る表示装置を用いたデジタルスチルカメラシステムの全体構成を示すブロック図である。
【符号の説明】
【００４０】
１  画素回路領域
２  データ線電位リセット回路
４  列電流制御回路
５  列走査回路
６  行走査回路
５０  デジタルスチルカメラシステム
５１  撮影部
５２  映像信号処理回路
５３  表示パネル
５４  メモリ
５５  ＣＰＵ
５６  操作部
【図１】
2009098502.tif 000003
【図２】
2009098502.tif 000004
【図３】
2009098502.tif 000005
【図４】
2009098502.tif 000006
【図５】
2009098502.tif 000007
【図６】
2009098502.tif 000008
【図７】
2009098502.tif 000009
【図８】
2009098502.tif 000010