(57)【要約】【課題】保護回路がＰＷＭ制御回路に独立し、保護回路を頻繁的に調節する必要がなく、ＰＷＭ制御回路の応用範囲が大きいインバーター回路を提供する。【解決手段】光源モジュールを駆動するインバーター回路は、電源信号を提供する入力信号回路と、電源信号を方形波に変換させる電源変換回路と、前記光源モジュールの駆動に必要な電気信号に変換させる変圧器回路と、前記光源モジュールの両端に印加される電圧を検出する一方、電圧検出信号を出力する電圧検出回路と、前記光源モジュールで流れる電流を帰還させる一方、電流帰還信号を出力するフィードバック回路と、電圧検出信号或いは電流帰還信号に基づいてラッチ信号を出力する保護回路と、前記ラッチ信号に基づいて前記電源変換回路への出力をオフするＰＷＭ制御回路と、を含み、前記電源信号が保護回路の外部の電源信号であることを特徴とする。【選択図】図２
2009296867.tif 000002
【特許請求の範囲】
【請求項１】
光源モジュールを駆動するインバーター回路において、
電源信号を提供する入力信号回路と、
前記入力信号回路に接続され、電源信号を方形波に変換させる電源変換回路と、
前記電源変換回路及び光源モジュールの間に接続され、前記光源モジュールの駆動に必要な電気信号に変換させる変圧器回路と、
前記変圧器回路に接続され、前記光源モジュールの両端に印加される電圧を検出する一方、電圧検出信号を出力する電圧検出回路と、
前記光源モジュールに接続され、前記光源モジュールで流れる電流を帰還させる一方、電流帰還信号を出力するフィードバック回路と、
前記電圧検出回路、前記フィードバック回路及び前記入力信号回路にそれぞれ接続され、電圧検出信号或いは電流帰還信号に基づいてラッチ信号を出力する保護回路と、
前記電源変換回路及び保護回路に接続され、前記ラッチ信号に基づいて前記電源変換回路への出力をオフするＰＷＭ制御回路と、を含み、
前記電源信号が保護回路の外部の電源信号であることを特徴とするインバーター回路。
【請求項２】
前記電源信号が直流信号或いは開閉信号を含むことを特徴とする請求項１に記載のインバーター回路。
【請求項３】
前記保護回路に電源信号が入力されない場合、前記ラッチ信号が復帰されることを特徴とする請求項１に記載のインバーター回路。
【請求項４】
前記ＰＷＭ制御回路は、前記フィードバック回路にも接続され、前記ラッチ信号に基づいて前記電源変換回路の出力を制御することを特徴とする請求項１に記載のインバーター回路。
【請求項５】
前記変圧器回路は、
一次側が前記電源変換回路に接続され、二次側が前記光源モジュールに接続される変圧器と、
前記変圧器の二次側の高電圧端と光源モジュールとの間に接続されるキャパシタンスと、
を含むことを特徴とする請求項１に記載のインバーター回路。
【請求項６】
前記電圧検出回路は、同時に前記変圧器の二次側の高電圧端及び低電圧端に接続されることを特徴とする請求項５に記載のインバーター回路。
【請求項７】
前記保護回路は、
受けた電圧検出信号或いは電流帰還信号を自身の対応される定格値と比較して、異常電流信号或いは異常電圧信号を生成する異常信号生成器と、
前記異常信号生成器に接続され、前記異常電流信号或いは異常電圧信号に基づいてラッチ信号を出力するラッチ信号生成器と、を含み、
前記異常信号生成器とラッチ信号生成器が全部前記入力信号回路に接続されることを特徴とする請求項１に記載のインバーター回路。
【請求項８】
前記ラッチ信号生成器は、
ベース電極が異常信号生成器に接続され、エミッタ電極が接地される第一トランジスタと、
ベース電極が前記第一トランジスタのコレクタ電極に接続され、エミッタ電極が前記入力信号回路に接続され、コレクタ電極が前記第一トランジスタのベース電極に接続される第二トランジスタと、
ベース電極が前記入力信号回路に接続され、コレクタ電極が前記ラッチ信号の出力端として前記ＰＷＭ制御回路に接続され、エミッタ電極が接地される第三トランジスタと、を含み、
前記第一トランジスタ及び第二トランジスタがオフされる場合、前記第三トランジスタがオンされ、この時、出力されるラッチ信号はローレベルであり、前記第一トランジスタ及び第二トランジスタがオンされる場合、前記第三トランジスタがオフされ、この時、出力されるラッチ信号はハイレベルであることを特徴とする請求項７に記載のインバーター回路。
【請求項９】
前記第一トランジスタ及び第三トランジスタは、ＮＰＮトランジスタであり、第二トランジスタは、ＰＮＰトランジスタであることを特徴とする請求項８に記載のインバーター回路。
【請求項１０】
前記電気信号が弦波信号であることを特徴とする請求項１に記載のインバーター回路。
【請求項１１】
複数の光源モジュールを駆動するインバーター回路において、
電源信号を提供する入力信号回路と、
前記入力信号回路に接続され、電源信号を方形波に変換させる電源変換回路と、
前記電源変換回路及び複数の光源モジュールの間に対応して接続され、前記複数の光源モジュールの駆動に必要な電気信号に変換させる複数の変圧器回路と、
前記複数の変圧器回路に一つ一つ対応して接続され、前記複数の光源モジュールの両端に印加される電圧を検出する一方、電圧検出信号を出力する複数の電圧検出回路と、
光源モジュールに接続され、前記光源モジュールで流れる電流を帰還させる一方、電流帰還信号を出力するフィードバック回路と、
前記電圧検出回路、前記フィードバック回路及び前記入力信号回路にそれぞれ接続され、電圧検出信号或いは電流帰還信号に基づいてラッチ信号を出力する保護回路と、
前記電源変換回路及保護回路に接続され、前記ラッチ信号に基づいて前記電源変換回路への出力をオフするＰＷＭ制御回路と、を含み、
前記電源信号が保護回路の外部の電源信号であることを特徴とするインバーター回路。
【請求項１２】
前記電源信号が直流信号或いは開閉信号を含むことを特徴とする請求項１１に記載のインバーター回路。
【請求項１３】
前記保護回路に電源信号が入力されない場合、前記ラッチ信号が復帰されることを特徴とする請求項１１に記載のインバーター回路。
【請求項１４】
前記ＰＷＭ制御回路は、前記フィードバック回路にも接続され、前記ラッチ信号に基づいて前記電源変換回路の出力を制御することを特徴とする請求項１１に記載のインバーター回路。
【請求項１５】
前記変圧器回路は、
一次側が前記電源変換回路に接続され、二次側が前記光源モジュールに接続される変圧器と、
前記変圧器の二次側の高電圧端と光源モジュールとの間に接続されるキャパシタンスと、
を含むことを特徴とする請求項１１に記載のインバーター回路。
【請求項１６】
前記電圧検出回路は、同時に対応される変圧器の二次側の高電圧端及び低電圧端に接続されることを特徴とする請求項１５に記載のインバーター回路。
【請求項１７】
前記保護回路は、
受けた電圧検出信号或いは電流帰還信号を自身の対応される定格値と比較して、異常電流信号或いは異常電圧信号を生成する異常信号生成器と、
前記異常信号生成器に接続され、前記異常電流信号或いは異常電圧信号に基づいてラッチ信号を出力するラッチ信号生成器と、を含み、
前記異常信号生成器とラッチ信号生成器が全部前記入力信号回路に接続されることを特徴とする請求項１１に記載のインバーター回路。
【請求項１８】
前記ラッチ信号生成器は、
ベース電極が異常信号生成器に接続され、エミッタ電極が接地される第一トランジスタと、
ベース電極が前記第一トランジスタのコレクタ電極に接続され、エミッタ電極が前記入力信号回路に接続され、コレクタ電極が前記第一トランジスタのベース電極に接続される第二トランジスタと、
ベース電極が前記入力信号回路に接続され、コレクタ電極が前記ラッチ信号の出力端として前記ＰＷＭ制御回路に接続され、エミッタ電極が接地される第三トランジスタと、を含み、
前記第一トランジスタ及び第二トランジスタがオフされる場合、前記第三トランジスタがオンされ、この時、出力されるラッチ信号はローレベルであり、前記第一トランジスタ及び第二トランジスタがオンされる場合、前記第三トランジスタがオフされ、この時、出力されるラッチ信号はハイレベルであることを特徴とする請求項１７に記載のインバーター回路。
【請求項１９】
前記第一トランジスタ及び第三トランジスタは、ＮＰＮトランジスタであり、第二トランジスタは、ＰＮＰトランジスタであることを特徴とする請求項１８に記載のインバーター回路。
【請求項２０】
前記電気信号が弦波信号であることを特徴とする請求項１１に記載のインバーター回路
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバーター回路に関し、特に保護機能を具備するインバーター回路に関する。
【背景技術】
【０００２】
現今、液晶表示装置のパネルのバックライト光源として、放電灯（Discharge  Lamp）を多く採用している。前記放電灯を点燈する場合、比較的高い駆動電圧が必要である。
【０００３】
前記放電灯の正常な作業を確保し、前記放電灯が回路の異常によって破損されることを防止するために、前記放電灯の両端の電圧及び前記放電灯に流れる電流を測定して、前記放電灯の作業状態を判断し、前記放電灯を保護する。
【０００４】
図１は、従来のインバーター回路の構成図である。そのインバーター回路は、光源モジュール１４を駆動する。前記インバーター回路は、入力信号回路１０と、電源変換回路１１と、変圧器回路１２と、電圧検出回路１３と、フィードバック回路１５と、ＰＷＭ制御回路１６と、を含む。前記ＰＷＭ制御回路１６は、ＰＷＭ制御器及び駆動回路１６１と、ラッチ信号生成回路１６２と、を含む。
【０００５】
前記入力信号回路１０は、直流信号を前記電源変換回路１１と、ＰＷＭ制御器及び駆動回路１６１と、へ提供する。
【０００６】
前記電源変換回路１１は、前記直流信号を方形波の電気信号に変換させる。
【０００７】
前記変圧器回路１２は、前記方形波の電気信号を前記光源モジュール１４の駆動に適用する弦波に変換させる。
【０００８】
前記変圧器検出回路１３は、前記光源モジュール１４の両端に印加される電圧を検出する。
【０００９】
前記フィードバック回路１５は、前記光源モジュール１４で流れる電流を前記ＰＷＭ制御回路１６（即ち、ＰＷＭ制御器及び駆動回路１６１とラッチ信号生成回路１６２）へフィードバックする。
【００１０】
正常である場合、前記光源モジュール１４の両端に印加した電圧或いは前記光源モジュール１４で流れる電流が正常であり、前記ＰＷＭ制御器及び駆動回路１６１が前記フィードバック回路１５からの信号に基づいて前記電源変換回路１１の出力を制御する。従って、前記光源モジュール１４で流れる電流を調節する。
【００１１】
異常である場合、前記光源モジュール１４の両端に印加した電圧或いは前記光源モジュール１４で流れる電流が許可範囲を超過し、前記ラッチ信号生成回路１６２が前記電圧検出回路１３或いはフィードバック回路１５からの信号に基づいてラッチ信号を出力すると共に、前記ＰＷＭ制御器及び駆動回路１６１がラッチ信号に基づいて前記電源変換回路１１へオフ（ＯＦＦ）信号を出力する。これにより、前記光源モジュール１４をオフさせる。
【００１２】
従来のインバーター回路において、ＰＷＭ制御器及び駆動回路１６１とラッチ信号生成回路１６２とをＰＷＭ制御回路１６の内に統合する。即ち、ＰＷＭ制御器及び駆動回路１６１とラッチ信号生成回路１６２との機能を１つの集積回路（ＩＣ）で完成する。種々のインバーターにおいて、実際用いられるＰＷＭ制御回路１６に基づいて保護機能の回路の設計に対して検出する必要がある。且つ、前記ＰＷＭ制御回路１６の電圧レベル（Voltage Level）が固定値なので、電圧レベルに対して改変することができない。また、全体の回路の誤差によって、前記ＰＷＭ制御回路１６の応用範囲が小さくなる。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明の目的は、保護回路がＰＷＭ制御回路に独立し、保護回路を頻繁に調節する必要がなく、ＰＷＭ制御回路の応用範囲が大きいインバーター回路を提供することである。
【課題を解決するための手段】
【００１４】
本発明に係る光源モジュールを駆動するインバーター回路は、入力信号回路と、電源変換回路と、変圧器回路と、電圧検出回路と、フィードバック回路 (Feedback Circuit)と、保護回路と、ＰＷＭ制御回路と、を含む。前記入力信号回路は、電源信号を提供する。前記電源変換回路は、前記入力信号回路に接続され、電源信号を方形波に変換させる。前記変圧器回路は、前記電源変換回路及び光源モジュールの間に接続され、前記方形波を前記光源モジュールの駆動に必要な電気信号に変換させる。前記電圧検出回路は、前記変圧器回路に接続され、前記光源モジュールの両端に印加される電圧を検出する一方、電圧検出信号を出力する。前記フィードバック回路は、光源モジュールに接続され、前記光源モジュールで流れる電流を帰還させる一方、電流帰還信号を出力する。前記保護回路は、前記電圧検出回路、前記フィードバック回路及び前記入力信号回路にそれぞれ接続され、電圧検出信号或いは電流帰還信号に基づいてラッチ信号を出力する。前記ＰＷＭ制御回路は、前記電源変換回路及保護回路に接続され、前記ラッチ信号に基づいて前記電源変換回路への出力をオフする。その中、前記電源信号は、保護回路の外部の電源信号である。
【００１５】
本発明に係る複数の光源モジュールを駆動するインバーター回路は、入力信号回路と、電源変換回路と、複数の変圧器回路と、複数の電圧検出回路と、フィードバック回路と、保護回路と、ＰＷＭ制御回路と、を含む。前記入力信号回路は、電源信号を提供する。前記電源変換回路は、前記入力信号回路に接続され、電源信号を方形波に変換させる。前記複数の変圧器回路は、前記電源変換回路及び複数の光源モジュールの間に対応して接続され、前記方形波を前記複数の光源モジュールの駆動に必要な電気信号に変換させる。前記複数の電圧検出回路は、前記複数の変圧器回路に一つ一つ対応して接続され、前記複数の光源モジュールの両端に印加される電圧を検出する一方、電圧検出信号を出力する。前記フィードバック回路は、光源モジュールに接続され、前記光源モジュールで流れる電流を帰還させる一方、電流帰還信号を出力する。前記保護回路は、前記電圧検出回路、前記フィードバック回路及び前記入力信号回路にそれぞれ接続され、電圧検出信号或いは電流帰還信号に基づいてラッチ信号を出力する。前記ＰＷＭ制御回路は、前記電源変換回路及保護回路に接続され、前記ラッチ信号に基づいて前記電源変換回路への出力をオフする。その中、前記電源信号は、保護回路の外部の電源信号である。
【発明の効果】
【００１６】
本発明のインバーター回路において、保護回路をＰＷＭ制御回路に対して独立的に設計する。したがって、前記保護回路は、種々のインバーター回路の種々のＰＷＭ制御回路に適用し、且つ前記保護回路を頻繁に調節する必要がない。
【発明を実施するための最良の形態】
【００１７】
以下図面に基づいて、本発明の実施の形態に係る保護回路に対する頻繁な調節が必要ないインバーター回路に対して詳細に説明する。
【００１８】
図２は、本発明の第一実施例に係るインバーター回路の構成図である。前記インバーター回路は、光源モジュール２４を駆動する。前記インバーター回路は、入力信号回路２０と、電源変換回路２１と、変圧器回路２２と、電圧検出回路２３と、フィードバック回路２５と、保護回路２６と、ＰＷＭ制御回路２７と、を含む。
【００１９】
前記入力信号回路２０は、電源信号を提供する。本実施の状態において、前記電源信号は、直流信号或いは開閉信号を含む。
【００２０】
前記電源変換回路２１は、前記入力信号回路２０に電気接続されて、前記入力信号回路２０からの直流電源信号を方形波の電気信号に変換させる。
【００２１】
前記変圧器回路２２は、前記電源変換回路２１に電気接続されて、前記方形波の電気信号を前記光源モジュール２４に適用する電気信号に変換させる。本実施の状態で、前記光源モジュール２４に適用する電気信号は弦波の信号である。
【００２２】
前記変圧器回路２２は、変圧器Ｔ及びキャパシタンスＣを含む。前記変圧器Ｔの一次側は前記電源変換回路２１に電気接続され、前記変圧器Ｔの二次側の高電圧端はキャパシタンスＣを介して前記光源モジュール２４に電気接続されている。
【００２３】
前記電圧検出回路２３は、前記変圧器Ｔの二次側の高電圧端と低電圧端に電気接続されて、前記光源モジュール２４の両端に印加される電圧を検出する一方、電圧検出信号ＶＩＮ１を出力する。
【００２４】
前記光源モジュール２４のどちらか一方のランプが正確に電気接続されなかった場合、或いは変圧器Ｔの周辺の回路が不良になった場合、或いは人為的にランプを接触した場合、変圧器Ｔに過電圧が発生される。このような異常電圧をインバーターの回路に印加すれば、ランプが破損するだけではなく、その他の回路部品にも損害を与えることができる。したがって、このような異常電圧を検出する必要がある。
【００２５】
前記フィードバック回路２５は、前記光源モジュール２４とＰＷＭ制御回路２７との間に電気接続されて、前記光源モジュール２４で流れる電流を帰還させる。
【００２６】
前記保護回路２６は、前記入力信号回路２０、前記電圧検出回路２３、前記フィードバック回路２５及び前記ＰＷＭ制御回路２７にそれぞれに電気接続されて、異常電圧信号或いは異常電流信号に基づいてラッチ信号ＶＯＵＴを出力する。
【００２７】
本実施の状態において、前記フィードバック回路２５は、前記光源モジュール２４からの電流をそれぞれ前記保護回路２６とＰＷＭ制御回路２７とへ伝送する。
【００２８】
具体的に言えば、インバーターの動作が正常である場合、前記ＰＷＭ制御回路２７は、前記フィードバック回路２５からの電流帰還信号に基づいて前記電源変換回路２１の電流の出力を制御する。インバーターの動作が異常である場合、電圧検出回路２３によって検出された電圧或いは前記フィードバック回路２５によって帰還された電流が許可範囲を超過すれば、前記保護回路２６は、前記電源変換回路２１からの電圧信号ＶＩＮ１或いは前記フィードバック回路２５からの電流信号ＶＩＮ２に基づいてラッチ信号ＶＯＵＴを前記ＰＷＭ制御回路２７へ出力する。
【００２９】
同時に、前記入力信号回路２０及び電源変換回路２１に電気接続している前記ＰＷＭ制御回路２７は、前記ラッチ信号ＶＯＵＴの出力に基づいて前記ＰＷＭ制御回路２７から前記電源変換回路２１への出力をオフさせる。本実施の状態で、入力信号回路２０が出力する電源信号は保護回路２６の外部の電源信号である。
【００３０】
図３は、本発明のインバーター回路の保護回路２６の内部の構成図である。図２及び図３を参照すると、前記保護回路２６は、異常信号生成器２６１及びラッチ信号生成回路２６２を含む。前記異常信号生成器２６１及びラッチ信号生成回路２６２は、全部前記入力信号回路２０に電気接続されて、電源信号（即ち、保護回路２６の外部の電源信号）を受ける。
【００３１】
前記異常信号生成器２６１は、受けた電圧検出信号ＶＩＮ１或いは電流帰還信号ＶＩＮ２と、自身の異常電圧定格値或いは異常電流定格値と、を比較する。前記電圧検出信号ＶＩＮ１或いは電流帰還信号ＶＩＮ２が対応する定格値を超過すれば、前記異常信号生成器２６１は異常信号を前記ラッチ信号生成回路２６２の異常信号感応端部Ｐ１へ出力する。その時、前記ラッチ信号生成回路２６２は、前記異常信号に基づいてラッチ信号ＶＯＵＴを出力する。
【００３２】
本実施の状態において、インバーター回路が異常である場合、保護回路２６はラッチ信号ＶＯＵＴを出力する。例えば、ハイレベル（High Level）の場合、ＰＷＭ制御回路２７は、自身の電源変換回路２１への出力をオフするので、全体の回路が正常に作動することができない。前記電源信号が前記保護回路２６の外部の電源信号であるので、前記電源信号がオフされなければ、前記ラッチ信号ＶＯＵＴはずっと存在する。即ち、前記入力信号回路２０の出力をオフさせた場合だけ、前記保護回路２６が前記ラッチ信号ＶＯＵＴを復帰させる。
【００３３】
具体的に言えば、インバーター回路が異常である場合、保護回路２６が前記ラッチ信号ＶＯＵＴを発生し、ＰＷＭ制御回路２７が自身の出力をオフさせる。これによって、インバーター回路の動作が停止される。その時、使用者が前記入力信号回路２０の出力をオフする。従って、前記保護回路２６はラッチ信号ＶＯＵＴを解除する一方、復帰させる。再びブート（Boot）する時、インバーター回路が再び動作を開始することができる。
【００３４】
図４は、本発明のインバーター回路の保護回路２６のラッチ信号生成回路２６２の構成図である。前記ラッチ信号生成回路２６２は、第一電気抵抗Ｒ１と、第二電気抵抗Ｒ２と、第三電気抵抗Ｒ３と、第四電気抵抗Ｒ４と、第五電気抵抗Ｒ５と、第六電気抵抗Ｒ６と、第七電気抵抗Ｒ７と、第一キャパシタンスＣ１と、第二キャパシタンスＣ２と、第一トランジスタＱ１と、第二トランジスタＱ２と、第三トランジスタＱ３と、を含む。前記第一トランジスタＱ１及び第三トランジスタＱ３は、ＮＰＮトランジスタであり、第二トランジスタＱ２は、ＰＮＰトランジスタである。
【００３５】
前記第一トランジスタＱ１において、ベース（Base）電極は、異常信号感応端部Ｐ１に電気接続され、エミッタ(Emitter)電極は、接地されている。
【００３６】
前記第二トランジスタＱ２において、ベース電極は、前記第一トランジスタＱ１のコレクタ(Collector)電極に電気接続され、エミッタ電極は、前記入力信号回路２０からの電源信号を受け、コレクタ電極は、前記第一トランジスタＱ１のベース電極に電気接続されている。
【００３７】
前記第三トランジスタＱ３において、ベース電極は、前記第二トランジスタＱ２のエミッタ電極のように前記入力信号回路２０からの電源信号を受け、コレクタ電極は、保護回路２６の出力端としてラッチ信号ＶＯＵＴを出力させ、エミッタ電極は、接地される。
【００３８】
前記第一電気抵抗Ｒ１は、前記異常信号感応端部Ｐ１と前記第一トランジスタＱ１のベース電極との間に直列接続され、第一キャパシタンスＣ１は、前記第一トランジスタＱ１のベース電極と地面との間に接続される。本実施の状態において、前記第一電気抵抗Ｒ１と前記第一キャパシタンスＣ１とは、遅延回路を成す。前記遅延回路は、前記異常信号感応端部Ｐ１から入力される異常信号を遅延させると同時に、前記異常信号の真贋を判別する。即ち、前記異常信号が真正な異常信号なのかを判別することである。
【００３９】
前記第二電気抵抗Ｒ２は、前記第二キャパシタンスＣ２と並列接続され、且つ前記第二キャパシタンスＣ２と放電回路を成す。前記インバーター回路をブートする場合、前記第二キャパシタンスＣ２の電気エネルギーは前記第二電気抵抗Ｒ２を介して放電される。且つ前記第二トランジスタがオンする場合、前記第二電気抵抗Ｒ２は自身で流れる電流が大きくなり過ぎることを防止することができる。
【００４０】
前記第三電気抵抗Ｒ３は、前記第一トランジスタＱ１のコレクタ電極と前記第二トランジスタＱ２のベース電極との間に電気接続されて、前記第二トランジスタＱ２へバイアス電圧を提供する。
【００４１】
前記第四電気抵抗Ｒ４の一端は入力信号回路２０に電気接続され、他端は前記第一トランジスタＱ１のコレクタ電極に電気接続されている。
【００４２】
前記第五電気抵抗Ｒ５は、前記第一トランジスタＱ１のコレクタ電極と前記第三トランジスタＱ３のベース電極との間に電気接続されている。
【００４３】
前記第六電気抵抗Ｒ６は、前記第三トランジスタＱ３のベース電極と地面との間に電気接続されて、前記第二キャパシタンスＣ２と並列接続されている。
【００４４】
前記第五電気抵抗Ｒ５と前記第二キャパシタンスＣ２とは、遅延回路を構成し、前記第六電気抵抗Ｒ６と前記第二キャパシタンスＣ２とは、放電回路を構成する。
【００４５】
前記第七電気抵抗Ｒ７は、前記入力信号回路２０と前記第三トランジスタＱ３のコレクタ電極との間に直列接続され、前記第三トランジスタＱ３で流れる電流が大きくなり過ぎることを防止することができる。
【００４６】
本実施の状態において、前記保護回路２６に異常電圧信号或いは異常電流信号が入力されない場合（即ち、ラッチ信号生成回路２６２の異常信号感応端部Ｐ１に異常信号が入力されない場合）、第一トランジスタＱ１及び第二トランジスタＱ２はオフされ、第三トランジスタＱ３はオンされる。従って、第三トランジスタＱ３のコレクタ電極が出力するラッチ信号ＶＯＵＴはローレベルである。
【００４７】
前記保護回路２６に異常電圧信号或いは異常電流信号が入力される場合（即ち、ラッチ信号生成回路２６２の異常信号感応端部Ｐ１に異常信号が入力される場合）、第一トランジスタＱ１及び第二トランジスタＱ２はオンされ、第三トランジスタＱ３はオフされる。従って、第三トランジスタＱ３のコレクタ電極が出力するラッチ信号ＶＯＵＴはハイレベルである。
【００４８】
図５は、本発明の第二実施例に係るインバーター回路の構成図である。本実施の状態のインバーター回路と第一実施例のインバーター回路は類似している。異なるところは、本実施の状態のインバーター回路は、複数の光源モジュール４４ｎ（ｎ＝１，２，３，・・・，ｎ）を駆動することである。前記インバーター回路は、複数の変圧器回路４２ｎ（ｎ＝１，２，３，・・・，ｎ）と、複数の電圧検出回路４３ｎ（ｎ＝１，２，３，・・・，ｎ）と、を含む。
【００４９】
本実施の状態の複数の変圧器回路４２ｎ（ｎ＝１，２，３，・・・，ｎ）の内部の構成は、図２の変圧器回路２２の内部の構成と相同する。本実施の状態の複数の変圧器回路４２ｎ（ｎ＝１，２，３，・・・，ｎ）と複数の光源モジュール４４ｎ（ｎ＝１，２，３，・・・，ｎ）との接続関係は、図２の変圧器回路２２と光源モジュール２４との接続関係と相同する。本実施の状態の複数の電圧検出回路４３ｎ（ｎ＝１，２，３，・・・，ｎ）の接続関係は、図２の電圧検出回路２３の接続関係と相同する。したがって、詳細な説明を省略する。
【００５０】
本発明のインバーター回路において、保護回路をＰＷＭ制御回路に対して独立的に設計する。したがって、前記保護回路は、種々のインバーター回路の種々のＰＷＭ制御回路に適用され、且つ頻繁に前記保護回路に対して設計を進行する必要がない。
【００５１】
以上、本発明の好適な実施の形態について詳細に説明したが、本発明は前記実施の形態に限定されるものではなく、本発明の範囲内で種々の変形又は修正が可能であり、該変形又は修正も又、本発明の特許請求の範囲内に含まれるものであることは、いうまでもない。
【図面の簡単な説明】
【００５２】
【図１】従来のインバーター回路の構成図である。
【図２】本発明の第一実施例に係るインバーター回路の構成図である。
【図３】本発明のインバーター回路の保護回路の内部の構成図である。
【図４】本発明のインバーター回路の保護回路のラッチ信号生成回路の構成図である。
【図５】本発明の第二実施例に係るインバーター回路の構成図である。
【符号の説明】
【００５３】
２０  入力信号回路
２１  電源変換回路
２２  変圧器回路
２３  電圧検出回路
２４  光源モジュール
２５  フィードバック回路
２６  保護回路
２６１  異常信号生成器
２６２  ラッチ信号生成回路
２７  ＰＷＭ制御回路
４０  入力信号回路
４１  電源変換回路
４２ｎ  変圧器回路
４３ｎ  電圧検出回路
４４ｎ  光源モジュール
４５  フィードバック回路
４６  保護回路
４７  ＰＷＭ制御回路
Ｔ  変圧器
Ｔｎ  変圧器
Ｃ  キャパシタンス
Ｃｎ  キャパシタンス
Ｃ１  第一キャパシタンス
Ｃ２  第二キャパシタンス
Ｒ１  第一電気抵抗
Ｒ２  第二電気抵抗
Ｒ３  第三電気抵抗
Ｒ４  第四電気抵抗
Ｒ５  第五電気抵抗
Ｒ６  第六電気抵抗
Ｒ７  第七電気抵抗
Ｑ１  第一トランジスタ
Ｑ２  第二トランジスタ
Ｑ３  第三トランジスタ
Ｐ１  異常信号感応端部
【図１】
2009296867.tif 000003
【図２】
2009296867.tif 000004
【図３】
2009296867.tif 000005
【図４】
2009296867.tif 000006
【図５】
2009296867.tif 000007