(57)【要約】【課題】  ２層配線を有するアレイ基板において、第１配線層上に形成される層間絶縁膜に加わる歪み（ストレス）を解消するとともに段差の形成を抑制し、層間絶縁膜におけるクラックの発生や第２配線層のエッチング残りを抑制する。【解決手段】  表示部と、その周囲に配される額縁部とを有するアレイ基板である。少なくとも第１配線層と、第１配線層上に層間絶縁膜を介して形成される第２配線層とを有する。第１配線層の側壁の傾斜角度θ１は第２配線層の側壁の傾斜角度θ２よりも小さい。第１配線層の側壁の傾斜角度θ１は６５°以下であり、第２配線層の側壁の傾斜角度θ２は７０°以上である。また、第１配線層の膜厚ｄ１は第２配線層の膜厚ｄ２よりも小さい。【選択図】  図３
2009111126.tif 000002
【特許請求の範囲】
【請求項１】
表示部と、その周囲に配される額縁部とを有するアレイ基板であって、
少なくとも第１配線層と、当該第１配線層上に層間絶縁膜を介して形成される第２配線層とを有し、
前記第１配線層の側壁の傾斜角度θ１が第２配線層の側壁の傾斜角度θ２よりも小さいことを特徴とするアレイ基板。
【請求項２】
前記第１配線層の膜厚ｄ１が前記第２配線層の膜厚ｄ２よりも小さいことを特徴とする請求項１記載のアレイ基板。
【請求項３】
前記第１配線層の側壁の傾斜角度θ１が６５°以下であり、前記第２配線層の側壁の傾斜角度θ２が７０°以上であることを特徴とする請求項１または２記載のアレイ基板。
【請求項４】
前記層間絶縁膜の少なくとも一部は、平坦化材料により形成される平坦化膜であることを特徴とする請求項１から３のいずれか１項記載のアレイ基板。
【請求項５】
表示部と、その周囲に配される額縁部とを有するアレイ基板における配線形成方法であって、
少なくとも第１配線層と、当該第１配線層上に層間絶縁膜を介して第２配線層とを形成するに際して、条件の異なる異方性エッチングを行い、
前記第１配線層の側壁の傾斜角度θ１を第２配線層の側壁の傾斜角度θ２よりも小さくすることを特徴とする配線形成方法。
【請求項６】
前記第１配線層の形成の後、層間絶縁膜の少なくとも一部として、平坦化材料を塗布し焼成して平坦化膜を形成することを特徴とする請求項５記載の配線形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示部と額縁部を有するアレイ基板に関するものであり、特に、２層配線を有するアレイ基板の改良に関するものである。さらに本発明は、前記アレイ基板における配線形成方法に関するものである。
【背景技術】
【０００２】
アクティブマトリックス型液晶表示素子においては、１画素の液晶を駆動するのに１つの薄膜トランジスタが必要であり、多結晶シリコン（ポリシリコン）をチャンネル層に使用した多結晶薄膜トランジスタをガラス基板上に形成する技術が開発されている。プロセス技術の進歩により、低いプロセス温度でガラス基板上に高性能な多結晶薄膜トランジスタを形成することが可能になっている。
【０００３】
多結晶シリコン膜を用いた液晶表示パネルの製造においては、前記の通りドライバー回路や電源回路等、駆動回路を構成する薄膜トランジスタを基板上に作り込むことが行われており、例えば外付け集積回路（ＩＣ）として設置していた駆動回路についても、液晶表示パネルの額縁領域に作り込むようになってきている。
【０００４】
この場合、液晶表示パネルの周囲に配線形成等のために必要となる額縁領域の狭小化が大きな課題となる。液晶トランジスタアレイにおいて回路内蔵を行おうとすると、薄膜トランジスタ個数及び配線数が大きくなるため、前記額縁領域の幅を大きくせざるを得ない。従来のように信号線を１層構造の配線で形成した場合、配線が互いに交差しないように平行にレイアウトするしかなく、配線の占める面積が大きくなり、額縁領域を縮小することは難しい。額縁領域の狭小化を実現するためには、例えば配線を微細化することが考えられるが、配線を微細化すると配線抵抗の増加が問題になるおそれがある。そこで、配線を多層化（２層化）することが検討されている（例えば、特許文献１等を参照）。
【０００５】
特許文献１には、表示部と額縁部を有するアレイ基板を備え、前記表示部は、複数の配線と、前記配線と接続された複数の薄膜トランジスタとを備え、前記額縁部は、前記薄膜トランジスタを駆動する駆動回路を備え、前記配線は、第１配線材料によって形成された第１配線層と、第１配線層上に形成された第２配線層とを備える画像表示装置が開示されている。特許文献１記載の発明では、配線を第１配線層と第２配線層とから構成するとともに、これら配線層において微細化に適した材料及び低抵抗な材料を役割に応じて使い分けることで、狭額縁化を実現している。
【特許文献１】特開２００２−２９７０５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ただし、前述のように２層配線化した場合、層間絶縁膜にクラックが発生し易くなるという大きな問題がある。特許文献１記載の発明のように、第１配線層の側壁の傾斜角度を大きくした場合、この上に形成される層間絶縁膜に歪み（ストレス）が残存し、クラック発生を誘起する。
【０００７】
また、層間絶縁膜により第１配線層やコンタクト部の下地段差を解消することができない場合、段差部で第２配線層にエッチング残りが生ずるという問題もある。前記第１配線層の側壁の傾斜角度が大きい場合、層間絶縁膜のカバレージが不十分となり易く、第２配線層をドライエッチングする際に段差部にエッチング残りが生じ易い。前記層間絶縁膜に平坦化材料を用いても、液晶表示パネルでは表示部と回路部があり、配線幅や配線間隔の差が大きいので全体を平坦化することが難しく、前記エッチング残りを解消することは難しい。
【０００８】
液晶表示パネルにおいては、配線の微細化が進められているが、配線の微細化が進むと前述のクラックやエッチング残りの発生が顕著になる傾向にある。これにより、極端な場合、信号線がショートして回路が駆動しないという障害が生ずるおそれもある。
【０００９】
本発明は、このような従来の実情に鑑みて提案されたものであり、多層配線化による額縁領域の狭小化を実現すると同時に、第１配線層上に形成される層間絶縁膜に加わる歪み（ストレス）を解消するとともに段差の形成を抑制することができ、層間絶縁膜におけるクラックの発生や第２配線層のエッチング残りを抑制することが可能なアレイ基板を提供することを目的とし、さらには配線形成方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前述の目的を達成するために、本発明のアレイ基板は、表示部と、その周囲に配される額縁部とを有するアレイ基板であって、少なくとも第１配線層と、当該第１配線層上に層間絶縁膜を介して形成される第２配線層とを有し、前記第１配線層の側壁の傾斜角度θ１が第２配線層の側壁の傾斜角度θ２よりも小さいことを特徴とする。
【００１１】
また、本発明の配線形成方法は、表示部と、その周囲に配される額縁部とを有するアレイ基板における配線形成方法であって、少なくとも第１配線層と、当該第１配線層上に層間絶縁膜を介して第２配線層とを形成するに際して、条件の異なる異方性エッチングを行い、前記第１配線層の側壁の傾斜角度θ１を第２配線層の側壁の傾斜角度θ２よりも小さくすることを特徴とする。
【００１２】
本発明のアレイ基板及び配線形成方法では、前述の通り第１配線層の側壁の傾斜角度を相対的に小さくしていることが大きな特徴事項である。第１配線層の側壁の傾斜角度θ１を小さくすることで、その上に形成される層間絶縁膜の歪み（ストレス）が緩和され、層間絶縁膜におけるクラックの発生が抑制される。また、第１配線層の側壁の傾斜角度θ１を小さくすると、この上に形成される層間絶縁膜のカバレージが良好なものとなり、段差部の形成が抑えられ、第２配線層におけるエッチング残りが解消される。
【発明の効果】
【００１３】
本発明によれば、第１配線層上の層間絶縁膜に加わる歪み（ストレス）を緩和してクラック発生を抑制することができ、第２配線層をドライエッチングする際に段差部に生じやすいエッチング残りも解消することができる。したがって、本発明のアレイ基板を用いることにより、微細加工により生じ易くなる加工不具合（配線ショート）を防ぎ、狭額縁化を実現したディスプレイ（液晶表示装置等）を提供することが可能である。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を適用したアレイ基板及び配線形成方法について、図面を参照して詳細に説明する。
【００１５】
先ず、本発明を適用したアレイ基板が組み込まれた液晶表示装置の構成について説明する。液晶表示装置は、図１に示すように、アレイ基板２と対向基板３により構成される液晶表示パネル１を備え、これらアレイ基板２と対向基板３の間の液晶層を、アレイ基板２上に形成された薄膜トランジスタ（画素トランジスタ）をスイッチング素子として駆動することで、画像の表示が行われる。
【００１６】
ここで、表示領域Ｈにおいては、アレイ基板２に各画素に対応して画素電極がマトリクス状に形成されるとともに、画素電極の行方向に沿って走査線が形成され、列方向に沿って信号線が形成されている。さらに、各走査線と信号線の交差位置に前記画素トランジスタが形成されている。
【００１７】
一方、アレイ基板２の周辺領域（液晶表示パネル１の額縁領域）には、アレイ基板２に配列形成される信号線に駆動信号を供給する信号線駆動回路４や、走査線に駆動信号を供給する走査線駆動回路５等の駆動回路が形成されている。これら駆動回路は、複数の薄膜トランジスタと、これら薄膜トランジスタ接続される配線等から構成されている。
【００１８】
図２は、液晶表示パネル１の額縁領域に形成された駆動回路の一部を示す概略断面図である。額縁領域に形成される駆動回路は、複数の薄膜トランジスタを備えているが、これら薄膜トランジスタは、例えばポリシリコンを活性層としてアレイ基板２上に直接形成されている。すなわち、前記薄膜トランジスタは、ガラス基板１１上にアンダーコート層１２を介して多結晶半導体層（ポリシリコン層）１３を形成し、当該多結晶半導体層１３を活性層（チャネル層）として利用することにより構成されている。
【００１９】
ガラス基板１１上には、前記の通りアンダーコート層１２が形成されるが、これはガラス基板１１の表面の傷や穴等を塞いで平坦化すること、ガラス基板１１に含まれる不純物の多結晶半導体層１３への拡散を防止すること等を目的に形成されている。このアンダーコート層１２は、例えばシリコン酸化膜やシリコン窒化膜等を成膜することにより形成されるが、例えば、熱処理により流動化する流動化樹脂からなる平坦化層と、不純物の拡散を防止する被覆層とからなる積層構造とすることも可能である。あるいは、前記ガラス基板１１が平坦化に優れ、含まれる不純物も少ない場合には、前記アンダーコート層１２を省略することも可能である。
【００２０】
前記アンダーコート層１２上に形成される多結晶半導体層１３は、例えばプラズマＣＶＤ法により成膜された非晶質シリコン（ａ−Ｓｉ）をアニールした後、レーザ照射等によって多結晶化することにより形成されるものである。この多結晶半導体層１３は、エッチングにより島状に素子分離されている。なお、本実施形態の場合、前記多結晶半導体層１３はｎチャンネル型薄膜トランジスタに対応するものであり、各多結晶半導体層１３には、不純物注入によりソース領域１３Ａ，及びドレイン領域１３Ｂが形成されている。
【００２１】
前記多結晶半導体層１３のチャネル上には、ゲート絶縁膜１４を介してゲート電極１５が形成され、さらには薄膜トランジスタと他の回路とを結ぶ配線が形成されているが、本実施形態においては、前記配線が多層配線化（２層配線化）されている。また、薄膜トランジスタの近傍には、補助容量電極Ｃ１及び補助容量線Ｃ２が形成され、これらによって補助容量Ｃｓが構成されている。
【００２２】
２層配線について説明すると、前記２層配線は、具体的には、ゲート電極１５上に第１層間絶縁膜１６を介して第１配線層１７が形成されるとともに、第１配線層１７上に第２層間絶縁膜１８を介して第２配線層１９が形成されることにより構成されている。そして、これら配線のうち、下層配線である第１配線層１７が第１層間絶縁膜１６に形成したコンタクトホールを介して薄膜トランジスタのソース領域１３Ａ，あるいはドレイン領域１３Ｂと接続されている。第２配線層１９は、第２層間絶縁膜１８に形成したコンタクトホールを介して第１配線層１７と任意の位置で接続されているが、第１配線層１７と接続されることなく独立に形成されるものであってもよい。
【００２３】
前述のように配線を２層配線化したのは、額縁領域の狭小化のためである。配線を単層配線（第１配線層１７のみ）とした場合、第１配線層１７同士を交差させることはできず、例えば薄膜トランジスタ上に形成することも難しい。したがって、配線引き回しのためにある程度の面積が必要であり、額縁領域を狭小化することが難しくなる。２層配線化すれば、例えば第１配線層１７と第２配線層１９を交差させることが可能であり、第２配線層１９を薄膜トランジスタと重なる位置に形成することも可能になるので、配線の自由度が増し、配線引き回しのための面積を大幅に削減することが可能になる。
【００２４】
前述のような２層配線化を行った場合、第１配線層１７上に形成される第２層間絶縁膜１８は、なるべく平坦化することが好ましい。第２層間絶縁膜１８を例えばＣＶＤ法等により形成される窒化シリコン膜のみにより形成した場合、第１配線層１７の凹凸が反映され、その上に第２配線層１９を形成する際に障害となる。したがって、前記第２層間絶縁膜１８は、少なくともその一部を平坦化材料により形成することが好ましい。例えば、窒化シリコン膜等の通常の層間絶縁膜上に平坦化膜を形成し、前記第２層間絶縁膜１８とすることが好ましい。平坦化膜を形成するための平坦化材料としては、無機平坦化材料（例えば無機ＳＯＧ材料等）が好ましい。無機平坦化材料を塗布し焼成することにより、無機平坦化膜を形成することが可能である。
【００２５】
ただし、前述のような平坦化膜を形成した場合にも、第１配線層１７の段差を完全に解消することは難しく、第１配線層１７上の第２層間絶縁膜１８にクラックが発生することがあり、さらには、第２配線層１９にエッチング残りが生ずることもある。図３は、前記第１配線層１７及び第２配線層１９を拡大して示す図であり、第１配線層１７のエッジ部分に対応する位置（図中、矢印Ｄで示す部分）において、第２層間絶縁膜１８に歪み（ストレス）が加わり、第２層間絶縁膜１８にクラックが発生するおそれがある。また、平坦化膜を形成しても、第２層間絶縁膜１８の段差を完全には解消することができないので、第２配線層１９をパターニングする際にエッチング残りが生ずるおそれもある。
【００２６】
そこで、本発明においては、第１配線層１７の側壁の傾斜角度θ１を第２配線層１９の側壁の傾斜角度θ２よりも小さくすることで、すなわちθ１＜θ２とすることで、前記問題を解消するとともに、微細配線とした場合でも低抵抗を確保するようにしている。θ１＜θ２とした場合、第１配線層１７の側壁は比較的緩やかな傾斜面となり、前記エッジ部分において、第１配線層１７上に形成される第２層間絶縁膜１８に加わる歪み（ストレス）を緩和することができる。一方、第２配線層１９の側壁は、垂直に近い状態となり、同じ配線幅でも断面積が大きくなり、微細配線でも低抵抗を確保することが可能となる。
【００２７】
傾斜角度の最適値であるが、第１配線層１７の側壁の傾斜角度θ１は、６５°以下とすることが好ましい。傾斜角度θ１が６５°を越えると、第２層間絶縁膜１８に歪み（ストレス）が加わるおそれがあり、第２層間絶縁膜１８の段差も大きくなるおそれがある。好ましくは４０°≦θ１≦６５°であり、より好ましくは６０°≦θ１≦６５°である。
【００２８】
第２配線層１９の側壁の傾斜角度θ２は、７０°以上とすることが好ましい。傾斜角度θ２が７０°未満であると、配線の断面積が減少し、微細配線とした場合に配線抵抗が大きくなるおそれがある。好ましくは７０°≦θ２≦９０°であり、より好ましくは８０°≦θ２≦９０°である。
【００２９】
第１配線層１７と第２配線層１９の配線膜厚に関しては、いずれも任意に設定することができるが、第１配線層１７の配線膜厚をｄ１、第２配線層１９の配線膜厚をｄ２とした時に、ｄ１＜ｄ２とすることが好ましい。第１配線層１７の配線膜厚ｄ１を薄くすることによって、その上に形成される第２層間絶縁膜１８の歪みを緩和することが可能である。したがって、第１配線層１７の側壁の傾斜角度θ１を小さくし、併せて第１配線層１７の配線膜厚ｄ１を小さくすることで、第２層間絶縁膜１８に加わる歪みを大幅に緩和することができ、さらには第２層間絶縁膜１８の段差も小さく抑えることが可能である。
【００３０】
このようにすると、第１配線層１７の配線抵抗は、第２配線層１９の配線抵抗よりも高くなってしまうため、高速動作が必要な回路の配線には第２配線層１９を適用することが好ましい。第２配線層１９では、配線膜厚ｄ２を厚くできること、及び側壁が垂直に形状であることにより、第１配線層１７と同じ配線幅としても配線抵抗は低くすることができる。
【００３１】
アレイ基板における具体的な配線膜厚としては、第１配線層１７に関しては、配線膜厚ｄ１を３００ｎｍ〜６００ｎｍとすることが好ましい。第２配線層１９に関しては、配線膜厚ｄ２を７００ｎｍ以上とすることが好ましい。より好ましくは、ｄ２＝７００ｎｍ〜８００ｎｍである。
【００３２】
第１配線層１７と第２配線層１９は、異なる配線材料で形成することも可能であるが、前記側壁の傾斜角度θ１，θ２の設定、及び配線膜厚ｄ１，ｄ２の設定によりそれぞれ最適化されているので、同一材料で形成することが好ましい。第１配線層１７と第２配線層１９を同一配線材料で形成することにより、製造プロセスの簡略化を図ることができ、生産効率や製造コスト等の点で有利である。
【００３３】
以上のように、本実施形態では、信号線に２層配線を用いた薄膜トランジスタアレイ基板において、第１配線層１７の側壁の傾斜角度θ１を小さくしているので、第１配線層１７上に形成される第２層間絶縁膜１８に加わる歪み（ストレス）を緩和することができ、クラックの発生を抑制することができる。また、前記第２層間絶縁膜１８のカバレージも良好なものとなり、第２配線層１９をドライエッチングする際に段差部に生じ易いエッチング残りも解消することができる。さらに、第２配線層１９の側壁の傾斜角度θ２を大きくしているので、微細配線とした場合にも低抵抗を確保することが可能である。そして、前記特徴を有する第１配線層１７と第２配線層１９とを使い分けることにより、微細加工により生じやすくなる加工不具合（配線ショート）を防ぎながら、低抵抗配線を用いた狭額縁ディスプレイを提供することが可能である。
【００３４】
次に、薄膜トランジスタアレイ基板における２層配線の配線形成方法について、工程順にしたがって説明する。
【００３５】
先ず、図４（ａ）に示すように、通常の製造プロセスにしたがって薄膜トランジスタを形成したアレイ基板に、第１層間絶縁膜１６を成膜し、所定の位置にコンタクトホール１６ａを形成した後、第１配線層１７を成膜する。第１配線膜１７としては、例えばＴｉ／Ａｌ系材料等をスパッタ法により成膜すればよい。また、第１配線層１７は、後述の第２配線層１９の配線膜厚より薄く形成する。
【００３６】
次いで、図４（ｂ）に示すように、レジスト層２１を形成し、当該レジスト層２１をマスクとして第１配線層１７を所定の配線パターンにエッチングする。図４（ｃ）は、前記エッチング後の第１配線層１７を示すものである。
【００３７】
前記第１配線層１７のエッチングに際しては、側壁の傾斜角度を制御する必要があり、異方性エッチング（ドライエッチング）によりパターニングを行う。ウェットエッチングでは、側壁の形状を制御することは難しく、微細配線の加工には不適当である。本実施形態では、ドライエッチングにおけるエッチング条件を最適化し、エッチング変換差の小さな加工を行い、且つレジスト後退を利用してテーパ加工を行う。例えば、エッチングガスに含まれる酸素濃度をある程度高く設定し、レジスト対配線材料の選択比を下げることで、エッチングに伴うレジスト層２１の後退を大きくし、パターニングされた第１配線層１７の側壁の傾斜角度を小さくする。
【００３８】
前記第１配線層１７の形成の後、第２層間絶縁膜１８を形成する。第２層間絶縁膜１８の少なくとも一部は平坦化材料で形成することが好ましいが、第２層間絶縁膜１８を全て平坦化材料で形成すると緻密さに欠け、信頼性が低下するおそれがある。そこで、本実施形態では、図４（ｄ）に示すように、ＣＶＤ膜１８ａと平坦化膜１８ｂの２層構成としている。ここで、ＣＶＤ膜１８ａは、例えば窒化シリコン膜等をＣＶＤ法により形成する。形成されるＣＶＤ膜１８ａは緻密性に優れていることから、当該ＣＶＤ膜１８ａを形成することで信頼性を確保することができる。
【００３９】
一方、平坦化膜１８ｂは、平坦化材料を用いて形成する。例えば、無機ＳＯＧ膜を塗布し、焼成することにより形成することができる。この平坦化膜１８ｂをＣＶＤ膜１８ａ上に形成することで、第１配線層１７等に起因する凹凸を平坦化することができ、表面の段差の形成を抑えることができる。
【００４０】
続いて、図４（ｅ）に示すように、第２層間絶縁膜１８の所定の位置に、第１配線層１７と第２配線層１９を接続するためのコンタクトホール１８ｃを形成し、図４（ｆ）に示すように、第２配線層１９を形成する。第２配線層１９も、第１配線層１７と同じ配線材料（例えばＴｉ／Ａｌ系配線材料）をスパッタすることにより形成する。この時、第２配線層１９の膜厚を第１配線層１７の膜厚よりも厚くする。第２配線層１９の配線膜厚を厚くすることで、配線抵抗を下げることができる。
【００４１】
次いで、第２配線層１９を所定の配線パターンにエッチングする。エッチングに際しては、図４（ｇ）に示すように、レジスト層２２を形成し、当該レジスト層２２をマスクとしてパターニングする。第２配線層１９のパターニングも、第１配線層１７と同様、異方性エッチング（ドライエッチング）で行うが、エッチング条件を変更することにより垂直加工を施す。具体的には、エッチングガスに含まれる酸素含有量を減らし、レジスト層２２がほとんど後退しない条件でエッチングを行う。レジスト層２２が後退しない場合、エッチング後の第２配線層１９の側壁は垂直に近い状態となり、レジスト層２２のマスクパターンサイズ通りに配線が形成される。
【００４２】
図４（ｈ）に形成される第２配線層１９を示す。前記エッチングにより形成される第２配線層１９は、第１配線層１７よりも配線膜厚が厚い配線であり、エッチングにより配線が細ることもないので、配線抵抗の低い配線を実現することができる。
【実施例】
【００４３】
以下、本発明の具体的な実施例について説明する。
【００４４】
（実施例）
実施形態として説明した製造プロセスにしたがい、２層配線を有するアレイ基板を作製した。すなわち、薄膜トランジスタを形成したアレイ基板上に、厚さｄ１＝５００ｎｍの第１配線層を形成した。第１配線層の側壁の傾斜角度θ１＝６１°であった。この第１配線層上に第２層間絶縁膜及び第２配線を形成した。第２層間絶縁膜は、ＣＶＤ法で形成した窒化シリコン膜と、その上に形成される平坦化膜の２層構成とした。平坦化膜は、無機ＳＯＧを塗布し、焼成することにより形成した。第２配線層は、厚さｄ２＝７５０ｎｍとし、第１配線層よりも配線膜厚を厚くした。また、第２配線層の側壁の傾斜角度θ２＝８２°であった。
【００４５】
以上のような２層配線を形成したアレイ基板について、第２層間絶縁膜におけるクラック発生状況を調べたところ、クラックの発生はほとんど認められなかった。また、第２配線層のエッチング残りについても調べたが、第２配線層には明確なエッチング残りは認められず、配線ショートも皆無であった。
【００４６】
（比較例１）
エッチング条件を変えることで、第１配線層の側壁の傾斜角度θ１＝８２°とし、第２配線層の側壁の傾斜角度θ２＝６０°とし、他は実施例と同様にしてアレイ基板を作製した。第２層間絶縁膜におけるクラック発生状況を調べたところ、第２層間絶縁膜に多数のクラックが認められた。また、第２配線層にエッチング残りが認められ、配線ショートしている箇所もあった。
【図面の簡単な説明】
【００４７】
【図１】液晶表示パネルの概略構成を示す斜視図である。
【図２】アレイ基板の駆動回路部の断面構造の一例を示す概略断面図である。
【図３】２層配線の断面形状を模式的に示す図である。
【図４（ａ）（ｂ）（ｃ）（ｄ）】（ａ）〜（ｄ）はアレイ基板における配線形成プロセスを工程順に示す概略断面図である。
【図４（ｅ）（ｆ）（ｇ）（ｈ）】（ｅ）〜（ｈ）はアレイ基板における配線形成プロセスを工程順に示す概略断面図である。
【符号の説明】
【００４８】
１  液晶表示パネル、２  アレイ基板、３  対向基板、１１  ガラス基板、１２  アンダーコート層、１３  多結晶半導体層、１３Ａ  ソース領域、１３Ｂ  ドレイン領域、１３Ｃ，１３Ｄ  ＬＤＤ領域、１４  ゲート絶縁膜、１５  ゲート電極、１６  第１層間絶縁膜、１７  第１配線層、１８  第２層間絶縁膜、１９  第２配線層
【図１】
2009111126.tif 000003
【図２】
2009111126.tif 000004
【図３】
2009111126.tif 000005
【図４（ａ）（ｂ）（ｃ）（ｄ）】
2009111126.tif 000006
【図４（ｅ）（ｆ）（ｇ）（ｈ）】
2009111126.tif 000007