(57)【要約】      （修正有）【課題】フォトレジスト・マスキング方法を提供する。【解決手段】フォトレジスト・マスキング方法は、コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）と基板とを貼り付けることと、前記コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）のマスキング・パターンにフォトレジストを塗布することと、基板の片側から前記フォトレジストをベーキングすることと、基板からコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）を移し、基板に所望のフォトレジスト・パターンを形成することとを備える。コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）でのホトリソグラフィー工程により、ホトリソグラフィー工程を最大限に簡略化し、工程時間を短縮し、生産能力を向上した。【選択図】図６
2009122633.tif 000002
【特許請求の範囲】
【請求項１】
フォトレジスト・マスキング方法であって、
コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）と基板とを貼り付けることと、
前記コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）のマスキング・パターンにフォトレジストを塗布することと、
基板の片側から前記フォトレジストをベーキングすることと、
基板からコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）を移し、基板に希望のフォトレジスト・パターンを形成することと、を備えるフォトレジスト・マスキング方法。
【請求項２】
コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）と基板とを貼り付けることは、形状とサイズが前記基板と同じであるコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）を前記基板に緊密に押し付け、同時に位置合わせ標記により前記コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）と基板とを厳格に合わせることを特徴とする請求項１に記載のフォトレジスト・マスキング方法。
【請求項３】
前記コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）のマスキング・パターンにフォトレジストを塗布することは、直接塗布方法、或いは回転塗布方法によりフォトレジストを前記コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）のマスキング・パターンに塗布することを特徴とする請求項１に記載のフォトレジスト・マスキング方法。
【請求項４】
前記コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）のマスキング・パターンにフォトレジストを塗布することは、塗布するフォトレジストの量を制御し、前記コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）のマスキング・パターンに厚さが１μｍ〜５μｍのフォトレジストを塗布することを特徴とする請求項１に記載のフォトレジスト・マスキング方法。
【請求項５】
基板の片側から前記フォトレジストをベーキングすることは、８０℃〜１６０℃のベーキング温度で基板の片側から前記フォトレジストをベーキングすることを特徴とする請求項１に記載のフォトレジスト・マスキング方法。
【請求項６】
前記フォトレジストをベーキングすることは、前記フォトレジストを５秒〜５０秒でベーキングすることを特徴とする請求項５に記載のフォトレジスト・マスキング方法。
【請求項７】
前記フォトレジストは正フォトレジスト、或いは負フォトレジストであることを特徴とする請求項１に記載のフォトレジスト・マスキング方法。
【請求項８】
前記コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）は非金属製品、あるいは金属によって製造されたものであることを特徴とする請求項１に記載のフォトレジスト・マスキング方法。
【請求項９】
前記コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）のマスキング・パターンは平板印刷方法により印刷されて得たものであることを特徴とする請求項８に記載のフォトレジスト・マスキング方法。
【請求項１０】
前記フォトレジストは、７０％〜７５％の溶解剤と、１９％〜２４％の高分子樹脂と、  ５％〜６％の感光剤と、１％〜５％の添加剤との原料の重量割合により組成されることを特徴とする請求項１に記載のフォトレジスト・マスキング方法。
【請求項１１】
マスクであって、フォトレジストのパターンを収容する開口を備えるマスク。
【請求項１２】
更に位置合わせ標記を備えることを特徴とする請求項１１に記載のマスク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイの製造方法、特に液晶ディスプレイ製造において採用されるフォトレジスト・マスキング方法に関する。
【背景技術】
【０００２】
平板顕示装置において、薄膜トランジスタ液晶ディスプレイ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ  Ｌｉｑｕｉｄ    Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ、ＴＦＴ−ＬＣＤと略称）は体積が小さく、エネルギー消耗が少なく、製造コストが割りに安く、輻射がないなどの特徴を有するため、従来の平板顕示装置市場で主導地位を占めている。ＴＦＴ−ＬＣＤはアレイ基板とカラー膜基板との組合せによって構成され、更に該２つの基板の間に液晶層が挟まれる。現在、アレイ基板は一般的に主流となる５回のマスキング（５ｍａｓｋ）工程、或いは４回のマスキング（４  ｍａｓｋ）工程で製造される。アレイ基板の製造工程において、多層の膜の重複堆積と、マスク（ｐｈｏｔｏ  ｍａｓｋ）でのホトリソグラフィーと、エッチングとのようなステップが必要である。５回のマスキング工程を例として、その主要工程は５つのステップに分けられ、各ステップは何れも１枚のマスクでのホトリソグラフィー工程により実現され、夫々基板にゲート電極及びそのゲートライン、ゲート絶縁層と非晶質シリコン半導体層、ソース・ドレイン電極層及びデータライン、パッシベーション層、画素電極、を形成する。
【０００３】
現在、従来のホトリソグラフィー工程は、フォトレジストの塗布工程と、前ベーキング工程と、マスクによる露光工程と、現像工程と、後ベーキング工程と、である。この５つステップはＴＦＴ−ＬＣＤアレイ基板における各パターンの形成に重要な影響がある。フォトレジストの塗布は前の工程で膜が形成された基板にフォトレジストを塗布することであり、前ベーキングはフォトレジストを予熱し、フォトレジストの水分を除去し、フォトレジストと基板との間の付着力を強化することであり、露光は紫外線などの光源をマスクを通してフォトレジストに照射させ、フォトレジストの特定部分を感光させることであり、現像は現像液により感光部分のフォトレジストを除去し、希望のパターンの形成することであり、後ベーキングはパターンに感光していないフォトレジストを固体化すると共に、基板との間の付着力を強化し、それにより、次の工程でエッチングを行う時に、エッチングしすぎる現象の発生を防止し、パターンの完全性を保障する。
【０００４】
従来のマスク構造は、基板に十分精細なパターンを形成することにより、マスクを照射した後、紫外線の透過部分はフォトレジストを感光し、そして現像工程で感光部分のフォトレジストを除去し、希望のパターンを形成するのである。マスクのマスキング・パターンは透明部分と、半透明部分と、及び孔状又は他の構造が類似する構造とを有する。
【０００５】
図１ａ〜図５ｂは従来技術によるアレイ基板の製造における各ホトリソグラフィー工程の断面図である。図１ａは従来技術において第１のマスクによる露光の断面図で、図１ｂは従来技術において第１のマスクで現像した後の断面図で、図２ａは従来技術において第２のマスクによる露光の断面図で、図２ｂは従来技術において第２のマスクで現像した後の断面図で、図３ａは従来技術において第３のマスクによる露光の断面図で、図３ｂは従来技術において第３のマスクで現像した後の断面図で、図４  ａは従来技術において第４のマスクによる露光の断面図で、図４ｂは従来技術において第４のマスクで現像した後の断面図で、図５ａは従来技術において第５のマスクによる露光の断面図で、図５ｂは従来技術において第５のマスクで現像した後の断面図である。前記従来方法の具体的な流れは以下の通りである。即ち、図１ａと図１ｂの第１のマスキング工程について、まず基板１に金属膜１１を堆積し、そして金属膜１１にフォトレジスト２１０を塗布し、前ベーキングの後、第１のマスク２１で紫外線３０によって露光し（図１ａに示すように）、フォトレジストの露光部分２１１と未露光部分２１２を形成する。現像した後、ゲート電極位置にしか未露光のフォトレジスト部分２１２のパターンを保留せず（図１ｂに示すように）、その後、後ベーキング、エッチング、フォトレジストの剥離を経て、ゲート電極とゲートライン・パターンを形成する。
【０００６】
図２ａと図２ｂの第２のマスキング工程について、第１のマスキング工程後の基板１に順次ゲート絶縁薄膜１２と非晶質シリコン半導体薄膜１３とを堆積し、そして非晶質シリコン半導体薄膜１３にフォトレジスト２２０を塗布し、前ベーキングの後、第２のマスク２２で紫外線３０によって露光し（図２ａに示すように）、フォトレジストの露光部分２２１と未露光部分２２２を形成する。現像した後、活性層位置にしか未露光のフォトレジスト部分２２２のパターンを保留せず（図２ｂに示すように）、その後、後ベーキング、エッチング、フォトレジストの剥離を経て、ゲート絶縁層と活性層を形成する。
【０００７】
図３ａと図３ｂの第３のマスキング工程について、第２のマスキング工程後の基板１に金属薄膜１４を堆積し、そして金属薄膜１４にフォトレジスト２３０を塗布し、前ベーキングの後、第３のマスク２３で紫外線３０によって露光し（図３ａに示すように）、フォトレジストの露光部分２３１と未露光部分２３２を形成する。現像した後、ソース・ドレイン電極層位置にしか未露光のフォトレジスト部分２３２のパターンを保留せず（図３ｂに示すように）、その後、後ベーキング、エッチング、フォトレジストの剥離を経て、ソース・ドレイン電極層を形成する。
【０００８】
図４ａと図４ｂの第４のマスキング工程について、第３のマスキング工程後の基板１にパッシべーション層薄膜１５を堆積し、そしてパッシべーション層薄膜１５にフォトレジスト２４０を塗布し、前ベーキングの後、第４のマスク２４で紫外線３０によって露光し（図４ａに示すように）、フォトレジストの露光部分２４１と未露光部分２４２を形成する。現像した後、パッシべーション層ビアーホール以外の位置に未露光のフォトレジスト部分２４２のパターンを保留し（図４ｂに示すように）、その後、後ベーキング、エッチング、フォトレジストの剥離を経て、パッシべーション層ビアーホールを形成する。
【０００９】
図５ａと図５ｂの第５のマスキング工程について、第４のマスキング工程後の基板１に透明の画素電極薄膜１６を堆積し、そして透明の画素電極薄膜１６にフォトレジスト２０を塗布し、前ベーキングの後、第５のマスク２５で紫外線３０によって露光し（図５ａに示すように）、フォトレジストの露光部分２５１と未露光部分２５２を形成する。現像した後、画素領域位置にしか未露光のフォトレジスト部分２５２のパターンを保留せず（図５ｂに示すように）、その後、後ベーキング、エッチング、フォトレジストの剥離を経て、画素電極を形成する。
【００１０】
これで分かるように、従来技術において、ホトリソグラフィー工程のステップが多く、一般的に空気の中で浮かんでいる粒子がアレイ基板に落ちて不良を起こすことを防止できない。更にホトリソグラフィー工程において、露光機、現像設備などは高い設備であり、使用費用が高いばかりではなく、定期の設備手入れも必要であるため、アレイ基板の製造コストが上がった。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的はフォトレジスト・マスキング方法を提供し、フォトレジストの塗布だけにより複雑なフォトレジスト工程を完成し、フォトレジスト工程の簡単化を実現し、生産コストを効果的に低減することである。
【００１２】
本発明の実施例はフォトレジスト・マスキング方法を提供し、該方法は、コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）と基板とを貼り付けることと、前記コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）のマスキング・パターンにフォトレジストを塗布することと、基板の片側から前記フォトレジストをベーキングすることと、基板からコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）を移し、基板に希望のフォトレジスト・パターンを形成することを備える。
【００１３】
本発明のもう一つの実施例はマスクを提供し、該マスクはフォトレジストのパターンを収容する開口を備える。
【００１４】
本発明の実施例にかかるフォトレジスト・マスキング方法は、コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）の採用により、従来のホトリソグラフィー工程におけるフォトレジストの塗布、前ベーキング、露光、現像、後ベーキングとの５つのステップをフォトレジストの塗布と後ベーキングとの２つのステップに簡略化でき、ホトリソグラフィー工程を最大限に簡略し、工程時間を短縮し、生産能力を向上した。ステップが少ないため、アレイ基板が空気の中で浮かんでいる粒子に影響され不良になることを効果的に防止した。従来のホトリソグラフィー工程における露光と現像ユニットを使用しないため、設備の投資を節約できるばかりではなく、設備の手入れ費用、使用費用も減少でき、生産コストを低減し、最終的に製品コストの低減を実現した。
【００１５】
これから図面と実施例により、本発明にかかる技術案を更に詳細に説明する。
【発明を実施するための最良の形態】
【００１６】
図６は本発明の実施例にかかるフォトレジスト・マスキング方法の流れ図であり、
コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）と基板とを貼り付けるステップ１００と、
前記コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）のマスキング・パターンにフォトレジストを塗布するステップ２００と、
基板の片側から前記フォトレジストをベーキングするステップ３００と
基板からコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）を移し、基板に希望のフォトレジスト・パターンを形成するステップ４００と、を備える。
【００１７】
本発明の実施例にかかるフォトレジスト・マスキング方法は、従来のホトリソグラフィー工程におけるステップが多く、設備が高く、製造コストが高いなどの技術上の問題に対して、コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）が採用されたホトリソグラフィー工程を提出する。フォトレジスト方法において、従来のホトリソグラフィー工程における露光と現像ユニットを使用せず、フォトレジストの塗布、前ベーキング、露光、現像、後ベーキングとの５つのステップをフォトレジストの塗布と後ベーキングとの２つのステップに簡略化し、ホトリソグラフィー工程を最大限に簡略し、工程時間を短縮し、生産能力を向上し、工程の不良を防止した。更に、この方法により、設備の投資が節約され、生産コストが低減され、最終的に製品コストの低減を実現した。
【００１８】
本発明の実施例にかかるコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）の形状及びサイズを基板と同じように設計し、その上に透過の孔状であるマスキング・パターンが設置された。コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ耐酸）の材料はあるいは化、耐高温、耐腐食の、所定の縦方向弾性係数を有する非金属材料、或いは他の金属材料などである。コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）のマスキング・パターンは平板印刷の方法により実現され、更にナノ技術を結合し、ナノ技術の小サイズのメリットを利用するのは、小型化のマスキング・パターンの製造に寄与できる。平板印刷技術は印刷の技術であり、最初の単一印刷版から、異なる構造形態、異なる性能特徴を有し、異なる用途の需要を満たせる多種類のシリーズ印刷版に進展変化してき、デジタル印刷に便利であり、本発明の実施例にかかるコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）上のマスキング・パターンの印刷に適用である。
【００１９】
本発明の実施例にかかる方法の実施において、まず形状とサイズが基板（例えばガラス基板）と同じであるコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）を基板に緊密に押し付け、同時に位置合わせ標記によりコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）と基板とを厳格に合わせる。その後、直接塗布方法、或いは回転塗布方法でフォトレジストをコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）のマスキング・パターンに塗布する。エッチング工程のフォトレジストの厚さに対する要求を満足するように、本発明は塗布するフォトレジストの量を制御し、コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）のマスキング・パターンに厚さが１μｍ〜５μｍのフォトレジストを塗布する。直接塗布方法は塗布過程において基板の運行スピードに対する調整により塗布の厚さを制御し、基板の運行スピードが速いと塗布の厚さが薄く、基板の運行スピードが遅いと塗布の厚さが厚い。回転塗布方法は塗布過程において基板の回転スピードに対する調整により塗布の厚さを制御し、基板の回転スピードが速いと塗布の厚さが薄く、基板の回転スピードが遅いと塗布の厚さが厚い。フォトレジストを塗布した後、フォトレジストの付着力を強化させるように、基板の片側からフォトレジストをベーキングする。具体的に、ベーキング温度は８０℃〜１６０℃、ベーキング時間は５秒〜５０秒である。ベーキング温度は１１０℃〜１３０℃、ベーキング時間は１０秒〜３０秒であることが望ましい。フォトレジストを塗布する前に、基板と塗布しようとするフォトレジストとの間の付着力を強化するように、基板に対して余熱を行うことが望ましい。フォトレジストの各化学成分において、溶解剤は主要成分であるため、フォトレジストの粘着性が割りに弱い。また、コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）のマスキング・パターンの開口に垂直の段差がる。そのため、フォトレジストを塗布したコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）を基板から移すときに、フォトレジストの破断が実現でき、それによって基板からよいマスキング・パターンを得る。
【００２０】
本発明の実施例にかかる前記技術案において、フォトレジストは正フォトレジストであってもよく、負フォトレジストであってもよい。例えば、フォトレジストは下記重量割合の原料により組成される。
【００２１】
溶解剤（Ｓｏｌｖｅｎｔ）：７０％〜７５％
高分子樹脂（Ｎｏｖｏｌａｋ  Ｒｅｓｉｎ）：１９％〜２４％  
感光剤（ＰＡＣ）：５％〜６％  
添加剤（Ａｄｄｉｔｉｖｅｓ）：１％〜５％
本発明の実施例にかかるフォトレジスト・マスキング方法は液晶ディスプレイにおけるアレイ基板、カラー膜基板の製造工程に応用できるばかりではなく、半導体チップの製造工程にも応用できる。これからＴＦＴ−ＬＣＤアレイ基板の製造工程（５回のマスキング）により本発明の実施例にかかるフォトレジスト・マスキング方法の技術案を更に説明する。
【００２２】
図７ａは本発明にかかる第１のマスキングによってフォトレジストを塗布する断面図で、図７ｂは本発明にかかる第１のマスキングが終わった後の断面図で、図７ｃは本発明にかかる第１のマスキングによってゲート電極を形成する断面図である。
【００２３】
図７ａ〜図７ｃに示すように、第１のマスキング工程について、まず基板１に金属膜１１を堆積し、そして厳格な位置合わせにより第１のコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）４１と基板１とを緊密に貼り付ける。第１のコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）４１のマスキング・パターンにフォトレジスト４１０を塗布し（図７ａに示すように）、コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）において、マスキング・パターンにおける開口にフォトレジストが塗布された。フォトレジストをベーキングした後、第１のコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）を基板１から移し、ゲート電極とゲートライン位置にフォトレジスト・パターンを形成する（図７ｂに示すように）。その後、エッチング、フォトレジストの剥離を経て、ゲート電極２とゲートライン・パターンを形成する（図７ｃに示すように）。
【００２４】
図８ａは本発明にかかる第２のマスキングによってフォトレジストを塗布する断面図で、図８ｂは本発明にかかる第２のマスキングが終わった後の断面図で、図８ｃは本発明にかかる第２のマスキングによってゲート絶縁層と活性層を形成する断面図である。
【００２５】
図８ａ〜図８ｃに示すように、第２のマスキング工程について、第１のマスキング工程後の基板１に順次ゲート絶縁薄膜１２と非晶質シリコン半導体薄膜１３とを堆積し、そして厳格な位置合わせにより第２のコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）４２と基板１とを緊密に貼り付ける。緊密な貼り付けを実現するため、第２のコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）４２のゲートラインに対応する部分は、基板上の突起部分に対応する凹んだ部分を有することが望ましい。第２のコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）４２のマスキング・パターンにフォトレジスト４２０を塗布し（図８ａに示すように）、コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）において、マスキング・パターンにおける開口にフォトレジストが塗布された。フォトレジストをベーキングした後、第２のコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）を基板１から移し、活性層位置にフォトレジスト・パターンを形成する（図８ｂに示すように）。その後、エッチング、フォトレジストの剥離を経て、ゲート絶縁層３と活性層４を形成する（図８ｃに示すように）。
【００２６】
図９ａは本発明にかかる第３のマスキングによってフォトレジストを塗布する断面図で、図９ｂは本発明にかかる第３のマスキングが終わった後の断面図で、図９ｃは本発明にかかる第３のマスキングによってソース・ドレイン層を形成する断面図である。
【００２７】
図９ａ〜図９ｃに示すように、第３のマスキング工程について、第２のマスキング工程後の基板１に金属膜１４を堆積し、そして厳格な位置合わせにより第３のコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）４３と基板１とを緊密に貼り付ける。この時、コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）４３は、異なる基板における高さが異なる部分に対応する部分を有することが望ましい。第３のコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）４３のマスキング・パターンにフォトレジスト４３０を塗布し（図９ａに示すように）、コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）において、マスキング・パターンにおける開口にフォトレジストが塗布された。フォトレジストをベーキングした後、第３のコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）を基板１から移し、ソース・ドレイン層位置にフォトレジスト・パターンを形成する（図９ｂに示すように）。その後、エッチング、フォトレジストの剥離を経て、ソース・ドレイン層５を形成する（図９ｃに示すように）。
【００２８】
図１０ａは本発明にかかる第４のマスキングによってフォトレジストを塗布する断面図で、図１０ｂは本発明にかかる第４のマスキングが終わった後の断面図で、図１０ｃは本発明にかかる第４のマスキングによってパッシべーション層を形成する断面図である。
【００２９】
図１０ａ〜図１０ｃに示すように、第４のマスキング工程について、第３のマスキング工程後の基板１にパッシべーション層１５を堆積し、そして厳格な位置合わせにより第４のコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）４４と基板１とを緊密に貼り付ける。第４のコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）４４のマスキング・パターンにフォトレジスト４４０を塗布し（図１０ａに示すように）、コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）において、マスキング・パターンにおける開口にフォトレジストが塗布された。フォトレジストをベーキングした後、第４のコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）を基板１から移し、パッシべーション層のビアーホール以外の位置にフォトレジスト・パターンを形成する（図１０ｂに示すように）。その後、エッチング、フォトレジストの剥離を経て、パッシべーション層６とパッシべーション層のビアーホール６１とを形成する（図１０ｃに示すように）。
【００３０】
図１１ａは本発明にかかる第５のマスキングによってフォトレジストを塗布する断面図で、図１１ｂは本発明にかかる第５のマスキングが終わった後の断面図で、図１１ｃは本発明にかかる第５のマスキングによって画素電極を形成する断面図である。
【００３１】
図１１ａ〜図１１ｃに示すように、第５のマスキング工程について、第４のマスキング工程後の基板１に透明の画素電極薄膜１６を堆積し、そして厳格な位置合わせにより第５のコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）４５と基板１とを緊密に貼り付ける。緊密な貼り付けを実現するため、第５のコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）４５は、基板上の突起部分に対応する凹んだ部分を有することが望ましい。第５のコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）４５のマスキング・パターンにフォトレジスト４５０を塗布し（図１１ａに示すように）、コンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）において、マスキング・パターンにおける開口にフォトレジストが塗布された。フォトレジストをベーキングした後、第５のコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）を基板１から移し、画素領域位置にフォトレジスト・パターンを形成する（図１１ｂに示すように）。その後、エッチング、フォトレジストの剥離を経て、画素電極７を形成する（図１１ｃに示すように）。
【００３２】
図１２は本発明の実施例にかかるフォトレジスト・マスキング方法によって製造されたアレイ基板の平面図であり、アレイ基板は、基板に形成された画素電極７と、ゲートライン８と、データライン９と、薄膜トランジスタ１０と、を備える。薄膜トランジスタ１０において、そのゲート電極とゲートライン８とは連結し、そのソース・ドレイン電極層におけるドレイン電極と画素電極７とは連結し、薄膜トランジスタ１０の構造形式は既に前記図７ｃ、図８ｃ、図９ｃ、図１０ｃ、図１１ｃに詳細に説明されたため、ここで説明を省略する。
【００３３】
上記実施例は本発明の技術案を説明するものであり、限定するものではない。最良な実施形態を参照して本発明を詳細に説明したが、当業者にとって、必要に応じて異なる材料や設備などをもって本発明を実現できる。即ち、その要旨を逸脱しない範囲内において種種の形態で実施しえるものである。
【図面の簡単な説明】
【００３４】
【図１ａ】従来技術において第１のマスクによる露光の断面図。
【図１ｂ】従来技術において第１のマスクによる現像後の断面図。
【図２ａ】従来技術において第２のマスクによる露光の断面図。
【図２ｂ】従来技術において第２のマスクによる現像後の断面図。
【図３ａ】従来技術において第３のマスクによる露光の断面図。
【図３ｂ】従来技術において第３のマスクによる現像後の断面図。
【図４ａ】従来技術において第４のマスクによる露光の断面図。
【図４ｂ】従来技術において第４のマスクによる現像後の断面図。
【図５ａ】従来技術において第５のマスクによる露光の断面図。
【図５ｂ】従来技術において第５のマスクによる現像後の断面図。
【図６】本発明の実施例にかかるフォトレジスト・マスキング方法の流れ図。
【図７ａ】本発明にかかる第１のマスキングによってフォトレジストを塗布する断面図。
【図７ｂ】本発明にかかる第１のマスキングが終わった後の断面図。
【図７ｃ】本発明にかかる第１のマスキングによってゲート電極を形成する断面図。
【図８ａ】本発明にかかる第２のマスキングによってフォトレジストを塗布する断面図。
【図８ｂ】本発明にかかる第２のマスキングが終わった後の断面図。
【図８ｃ】本発明にかかる第２のマスキングによってゲート絶縁層と活性層を形成する断面図。
【図９ａ】本発明にかかる第３のマスキングによってフォトレジストを塗布する断面図。
【図９ｂ】本発明にかかる第３のマスキングが終わった後の断面図。
【図９ｃ】本発明にかかる第３のマスキングによってソース・ドレイン電極層を形成する断面図。
【図１０ａ】本発明にかかる第４のマスキングによってフォトレジストを塗布する断面図。
【図１０ｂ】本発明にかかる第４のマスキングが終わった後の断面図。
【図１０ｃ】本発明にかかる第４のマスキングによってパッシべーション層を形成する断面図。
【図１１ａ】本発明にかかる第５のマスキングによってフォトレジストを塗布する断面図。
【図１１ｂ】本発明にかかる第５のマスキングが終わった後の断面図。
【図１１ｃ】本発明にかかる第５のマスキングによって画素電極を形成する断面図。
【図１２】本発明の実施例にかかるフォトレジスト・マスキング方法によって製造されたアレイ基板の平面図。
【符号の説明】
【００３５】
１    基板
２    ゲート電極
３    ゲート絶縁層
４    活性層
５    ソース・ドレイン電極
６    パッシべーション層
７    画素電極
８    ゲートライン
９    データライン
１０    薄膜トランジスタ
１１    金属薄膜
１２    ゲート絶縁薄膜
１３    非晶質シリコン半導体薄膜
１４    金属薄膜
１５    パッシべーション層薄膜
１６    透明の画素電極薄膜
２０１〜２０５    フォトレジスト
２１    第１のマスク
２２    第２のマスク
２３    第３のマスク
２４    第４のマスク
２５    第５のマスク
３０    紫外線
４０    フォトレジスト
４１    第１のコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）
４２    第２のコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）
４３    第３のコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）
４４    第４のコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）
４５    第５のコンプレス・マスク（ｃｏｍｐｒｅｓｓ  ｍａｓｋ）
【図１ａ】
2009122633.tif 000003
【図１ｂ】
2009122633.tif 000004
【図２ａ】
2009122633.tif 000005
【図２ｂ】
2009122633.tif 000006
【図３ａ】
2009122633.tif 000007
【図３ｂ】
2009122633.tif 000008
【図４ａ】
2009122633.tif 000009
【図４ｂ】
2009122633.tif 000010
【図５ａ】
2009122633.tif 000011
【図５ｂ】
2009122633.tif 000012
【図６】
2009122633.tif 000013
【図７ａ】
2009122633.tif 000014
【図７ｂ】
2009122633.tif 000015
【図７ｃ】
2009122633.tif 000016
【図８ａ】
2009122633.tif 000017
【図８ｂ】
2009122633.tif 000018
【図８ｃ】
2009122633.tif 000019
【図９ａ】
2009122633.tif 000020
【図９ｂ】
2009122633.tif 000021
【図９ｃ】
2009122633.tif 000022
【図１０ａ】
2009122633.tif 000023
【図１０ｂ】
2009122633.tif 000024
【図１０ｃ】
2009122633.tif 000025
【図１１ａ】
2009122633.tif 000026
【図１１ｂ】
2009122633.tif 000027
【図１１ｃ】
2009122633.tif 000028
【図１２】
2009122633.tif 000029