(57)【要約】【課題】ゲート絶縁膜の信頼性を向上させることが可能な絶縁ゲート型電界効果トランジスタおよびその製造方法を提供する。【解決手段】ＭＩＳＦＥＴ１は、ｎ＋ＳｉＣ基板１０と、ｎ＋ＳｉＣ基板１０上に形成されたｎ−ＳｉＣ層２０と、ｎ−ＳｉＣ層２０において、ｎ＋ＳｉＣ基板１０側の主面である第１の主面２０Ａとは反対側の主面である第２の主面２０Ｂを含むように形成されたｐウェル２１と、ｐウェル２１内に第２の主面２０Ｂを含ように形成され、ｎ−ＳｉＣ層２０よりも高濃度のｎ型の不純物を含むｎ＋ソース領域２２と、第２の主面２０Ｂに接触するようにｎ−ＳｉＣ層２０上に形成され、ダイヤモンドライクカーボンからなるゲート絶縁膜３０と、ゲート絶縁膜３０上に形成されたゲート電極４０とを備えている。【選択図】図１
2009111004.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された第１導電型の半導体層と、
前記半導体層において、前記基板側の主面である第１の主面とは反対側の主面である第２の主面を含むように形成された、前記第１導電型とは導電型の異なる第２導電型の第２導電型領域と、
前記第２導電型領域内に前記第２の主面を含ように形成され、前記半導体層よりも高濃度の前記第１導電型の不純物を含む高濃度第１導電型領域と、
前記第２の主面に接触するように前記半導体層上に形成され、ダイヤモンドライクカーボンからなる絶縁膜と、
前記絶縁膜上に形成された電極とを備えた、絶縁ゲート型電界効果トランジスタ。
【請求項２】
前記絶縁膜を構成するダイヤモンドライクカーボンは、５０原子％以上６５原子％以下の水素を含んでいる、請求項１に記載の絶縁ゲート型電界効果トランジスタ。
【請求項３】
前記基板の前記半導体層が形成されている側の主面とは反対側の主面上に形成された第２の電極をさらに備え、
前記第２の電極には、前記基板を露出させる貫通孔が形成されている、請求項２に記載の絶縁ゲート型電界効果トランジスタ。
【請求項４】
前記絶縁膜と接触する前記第２の主面は、水素終端されている、請求項１〜３のいずれか１項に記載の絶縁ゲート型電界効果トランジスタ。
【請求項５】
前記半導体層を構成する半導体は、バンドギャップが珪素よりも大きいワイドバンドギャップ半導体である、請求項１〜４のいずれか１項に記載の絶縁ゲート型電界効果トランジスタ。
【請求項６】
前記半導体層を構成する半導体は、炭化珪素である、請求項１〜４のいずれか１項に記載の絶縁ゲート型電界効果トランジスタ。
【請求項７】
基板を準備する工程と、
前記基板上に第１導電型の半導体層を形成する工程と、
前記半導体層において、前記基板側の主面である第１の主面とは反対側の主面である第２の主面を含むように、前記第１導電型とは導電型の異なる第２導電型の第２導電型領域を形成する工程と、
前記第２導電型領域内の前記第２の主面を含む領域に、前記半導体層よりも高濃度の前記第１導電型の不純物を含む高濃度第１導電型領域を形成する工程と、
前記半導体層上に、前記第２の主面に接触するようにダイヤモンドライクカーボンからなる絶縁膜を形成する工程と、
前記絶縁膜上に電極を形成する工程とを備えた、絶縁ゲート型電界効果トランジスタの製造方法。
【請求項８】
前記絶縁膜を形成する工程では、前記絶縁膜を構成するダイヤモンドライクカーボンに水素が導入される、請求項７に記載の絶縁ゲート型電界効果トランジスタの製造方法。
【請求項９】
前記基板の前記半導体層が形成されている側の主面とは反対側の主面上に、前記基板を露出させる貫通孔を有する第２の電極を形成する工程と、
前記貫通孔を通して前記絶縁膜に対して光を照射する工程とをさらに備えた、請求項８に記載の絶縁ゲート型電界効果トランジスタの製造方法。
【請求項１０】
前記絶縁膜と接触する前記第２の主面を水素終端する工程をさらに備えた、請求項７〜９のいずれか１項に記載の絶縁ゲート型電界効果トランジスタの製造方法。
【請求項１１】
前記半導体層を形成する工程では、バンドギャップが珪素よりも大きいワイドバンドギャップ半導体からなる前記半導体層が形成される、請求項７〜１０のいずれか１項に記載の絶縁ゲート型電界効果トランジスタの製造方法。
【請求項１２】
前記半導体層を形成する工程では、炭化珪素からなる前記半導体層が形成される、請求項７〜１０のいずれか１項に記載の絶縁ゲート型電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は絶縁ゲート型電界効果トランジスタおよびその製造方法に関し、より特定的には、ゲート絶縁膜の信頼性を向上させることが可能な絶縁ゲート型電界効果トランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
近年、電界効果トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ；ＦＥＴ）が使用される装置の高性能化に伴い、ＦＥＴに対しては耐圧の向上、低損失化とともに、信頼性の向上が求められている。ＦＥＴの一種である絶縁ゲート型電界効果トランジスタ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ；ＭＩＳＦＥＴ）においては、ゲート絶縁膜の信頼性が、その信頼性に大きな影響を及ぼす。ＭＩＳＦＥＴのゲート絶縁膜としては、代表的には、酸化膜が採用される（ＭＯＳＦＥＴ；Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ；酸化膜電界効果トランジスタ）。そして、酸化膜が採用されたゲート絶縁膜の信頼性向上に関しては多くの検討がなされ、種々の提案がなされている（たとえば特許文献１および２参照）。
【特許文献１】特開２００６−２６９９２４号公報
【特許文献２】特開２００５−３４０６８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、ゲート絶縁膜として酸化膜が採用されている場合、半導体層の格子欠陥に起因して、逆バイアス時にリーク電流が発生したり、耐圧が低下したりする場合があるという問題があった。特に、高い信頼性が要求される用途においては、従来の対策は必ずしも十分とはいえず、ゲート絶縁膜のさらなる信頼性向上が求められていた。
【０００４】
そこで、本発明の目的は、ゲート絶縁膜の信頼性を向上させることが可能な絶縁ゲート型電界効果トランジスタおよびその製造方法を提供することである。
【課題を解決するための手段】
【０００５】
本発明に従った絶縁ゲート型電界効果トランジスタは、基板と、半導体層と、第２導電型領域と、高濃度第１導電型領域と、絶縁膜と、電極とを備えている。半導体層は、基板上に形成された、第１導電型の層である。第２導電型領域は、上記半導体層において、基板側の主面である第１の主面とは反対側の主面である第２の主面を含むように形成された、上記第１導電型とは導電型の異なる第２導電型の領域である。高濃度第１導電型領域は、第２導電型領域内に上記第２の主面を含ように形成され、上記半導体層よりも高濃度の第１導電型の不純物を含む領域である。絶縁膜は、上記第２の主面に接触するように半導体層上に形成され、ダイヤモンドライクカーボンからなっている。電極は、上記絶縁膜上に形成されている。
【０００６】
本発明の絶縁ゲート型電界効果トランジスタにおいては、ゲート絶縁膜として機能する絶縁膜の素材として、ダイヤモンドライクカーボン（Ｄｉａｍｏｎｄ  Ｌｉｋｅ  Ｃａｒｂｏｎ；ＤＬＣ）が採用されている。ＤＬＣは絶縁性に優れ、かつ平坦に成膜することが比較的容易である。そのため、ゲート絶縁膜として機能する絶縁膜の素材としてＤＬＣを採用することにより、従来の絶縁ゲート型電界効果トランジスタに比べて、半導体層の格子欠陥に起因した逆バイアス時のリーク電流の発生を抑制するとともに、所望の耐圧をより確実に確保することができる。その結果、本発明の絶縁ゲート型電界効果トランジスタによれば、ゲート絶縁膜の信頼性を向上させることが可能な絶縁ゲート型電界効果トランジスタを提供することができる。
【０００７】
上記絶縁ゲート型電界効果トランジスタにおいて好ましくは、絶縁膜を構成するダイヤモンドライクカーボンは、５０原子％以上６５原子％以下の水素を含んでいる。
【０００８】
５０原子％以上６５原子％以下の水素を含有するＤＬＣに対して光を照射することにより、ＤＬＣの誘電率を調整することができる。したがって、上記構成によれば、たとえば絶縁膜の厚みを変化させることなく、絶縁膜に光を照射することにより、絶縁膜の誘電率を変化させ、絶縁ゲート型電界効果トランジスタの閾値電圧を調整することができる。ここで、ＤＬＣが含有する水素が５０原子％未満である場合、あるいは６５原子％を超える場合、光を照射することによる誘電率の変化が生じにくくなる。そのため、水素の含有量は５０原子％以上６５原子％以下とする必要がある。
【０００９】
上記絶縁ゲート型電界効果トランジスタにおいて好ましくは、上記基板の半導体層が形成されている側の主面とは反対側の主面上に形成された第２の電極をさらに備えている。そして、第２の電極には、基板を露出させる貫通孔が形成されている。
【００１０】
絶縁ゲート型電界効果トランジスタにおいては、たとえばドレイン電極など、基板の半導体層が形成されている側の主面とは反対側の主面上に、第２の電極が必要となる場合がある。この場合、上述のように、当該第２の電極に貫通孔が形成されていることにより、貫通孔を通して絶縁膜に光を照射することができる。そのため、上記第２の電極が形成された後、たとえば絶縁ゲート型電界効果トランジスタの完成後に、貫通孔を通して絶縁膜に光を照射することにより、閾値電圧を制御することが可能となる。その結果、上記構成によれば、高い歩留まりを確保しつつ製造可能な絶縁ゲート型電界効果トランジスタを提供することができる。
【００１１】
上記絶縁ゲート型電界効果トランジスタにおいて好ましくは、絶縁膜と接触する第２の主面は水素終端されている。
【００１２】
半導体層の表面である第２の主面が水素終端されることにより、表面に存在する原子の不安定な結合手が低減される。そのため、第２の主面におけるエネルギー状態が安定し、絶縁ゲート型電界効果トランジスタの信頼性が一層向上する。
【００１３】
上記絶縁ゲート型電界効果トランジスタにおいて好ましくは、上記半導体層を構成する半導体は、バンドギャップが珪素よりも大きいワイドバンドギャップ半導体である。
【００１４】
上記半導体層を構成する半導体にワイドバンドギャップ半導体を採用することにより、絶縁ゲート型電界効果トランジスタの耐圧を向上させるとともに、オン抵抗を低減して低損失化することが可能となる。なお、ワイドバンドギャップ半導体としては、たとえば炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、ダイヤモンドなどが挙げられる。
【００１５】
上記絶縁ゲート型電界効果トランジスタにおいて好ましくは、上記半導体層を構成する半導体は、炭化珪素である。
【００１６】
ワイドバンドギャップ半導体の中でも、炭化珪素（ＳｉＣ）、特に六方晶ＳｉＣは、製造の容易性と特性とのバランスから、上記半導体層を構成する半導体材料として好適である。
【００１７】
本発明に従った絶縁ゲート型電界効果トランジスタの製造方法は、基板を準備する工程と、半導体層を形成する工程と、第２導電型領域を形成する工程と、高濃度第１導電型領域を形成する工程と、絶縁膜を形成する工程と、電極を形成する工程とを備えている。
【００１８】
半導体層を形成する工程では、基板上に第１導電型の半導体層が形成される。第２導電型領域を形成する工程では、上記半導体層において、基板側の主面である第１の主面とは反対側の主面である第２の主面を含むように、第１導電型とは導電型の異なる第２導電型の第２導電型領域が形成される。高濃度第１導電型領域を形成する工程では、第２導電型領域内の第２の主面を含む領域に、半導体層よりも高濃度の第１導電型の不純物を含む高濃度第１導電型領域が形成される。絶縁膜を形成する工程では、半導体層上に、第２の主面に接触するようにダイヤモンドライクカーボンからなる絶縁膜が形成される。電極を形成する工程では、絶縁膜上に電極が形成される。
【００１９】
本発明の絶縁ゲート型電界効果トランジスタの製造方法では、絶縁膜を形成する工程において、半導体層上にダイヤモンドライクカーボン（ＤＬＣ）からなる絶縁膜が形成される。上述のように、ＤＬＣは絶縁性に優れ、かつ平坦に成膜することが比較的容易である。そのため、上記工程を採用することにより、半導体層の格子欠陥に起因した逆バイアス時のリーク電流の発生を抑制するとともに、所望の耐圧を確実に確保可能な絶縁膜（ゲート絶縁膜）を備えた絶縁ゲート型電界効果トランジスタを製造することができる。その結果、本発明の絶縁ゲート型電界効果トランジスタの製造方法によれば、ゲート絶縁膜の信頼性が向上した絶縁ゲート型電界効果トランジスタを製造することができる。
【００２０】
上記絶縁ゲート型電界効果トランジスタの製造方法において好ましくは、絶縁膜を形成する工程では、絶縁膜を構成するダイヤモンドライクカーボンに水素が導入される。
【００２１】
これにより、後工程において絶縁膜に光を照射することで、絶縁膜の誘電率を変化させ、絶縁ゲート型電界効果トランジスタの閾値電圧を調整することができる。なお、絶縁膜を形成する工程においてＤＬＣに導入される水素の割合は、５０原子％以上６５原子％以下であることが望ましい。
【００２２】
上記絶縁ゲート型電界効果トランジスタの製造方法において好ましくは、基板の半導体層が形成されている側の主面とは反対側の主面上に、基板を露出させる貫通孔を有する第２の電極を形成する工程と、貫通孔を通して絶縁膜に対して光を照射する工程とをさらに備えている。
【００２３】
これにより、ドレイン電極などの上記第２の電極が形成された後、たとえば絶縁ゲート型電界効果トランジスタの完成後に、閾値電圧を制御することが可能となる。その結果、上記プロセスによれば、絶縁ゲート型電界効果トランジスタを高い歩留まりを確保しつつ製造することができる。
【００２４】
上記絶縁ゲート型電界効果トランジスタの製造方法において好ましくは、絶縁膜と接触する第２の主面を水素終端する工程をさらに備えている。
【００２５】
第２の主面が水素終端されることにより、第２の主面におけるエネルギー状態を安定させることができる。その結果、一層信頼性が向上した絶縁ゲート型電界効果トランジスタを製造することができる。
【００２６】
上記絶縁ゲート型電界効果トランジスタの製造方法において好ましくは、半導体層を形成する工程では、バンドギャップが珪素よりも大きいワイドバンドギャップ半導体からなる半導体層が形成される。
【００２７】
上記半導体層を構成する半導体にワイドバンドギャップ半導体を採用することにより、高耐圧かつ低損失な絶縁ゲート型電界効果トランジスタを製造することができる。
【００２８】
上記絶縁ゲート型電界効果トランジスタの製造方法において好ましくは、半導体層を形成する工程では、炭化珪素からなる半導体層が形成される。
【００２９】
ワイドバンドギャップ半導体の中でも、炭化珪素（ＳｉＣ）、特に六方晶ＳｉＣは、製造の容易性と特性とのバランスから、上記半導体層を構成する半導体材料として好適である。
【発明の効果】
【００３０】
以上の説明から明らかなように、本発明の絶縁ゲート型電界効果トランジスタおよびその製造方法によれば、ゲート絶縁膜の信頼性を向上させることが可能な絶縁ゲート型電界効果トランジスタおよびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００３１】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
【００３２】
（実施の形態１）
図１は、本発明の一実施の形態である実施の形態１における絶縁ゲート型電界効果トランジスタ（ＭＩＳＦＥＴ）の構成を示す概略断面図である。図１を参照して、実施の形態１におけるＭＩＳＦＥＴについて説明する。
【００３３】
図１を参照して、実施の形態１におけるＭＩＳＦＥＴ１は、ワイドバンドギャップ半導体であるＳｉＣからなり、導電型がｎ型（第１導電型）の基板であるｎ＋ＳｉＣ基板１０と、導電型がｎ型（第１導電型）の半導体層としてのｎ−ＳｉＣ層２０と、導電型がｐ型（第２導電型）の第２導電型領域としての一対のｐウェル２１と、導電型がｎ型（第１導電型）の高濃度第１導電型領域としてのｎ＋ソース領域２２とを備えている。ｎ＋ＳｉＣ基板１０は、六方晶ＳｉＣからなり、高濃度のｎ型不純物（導電型がｎ型である不純物）を含んでいる。ｎ−ＳｉＣ層２０は、ｎ＋ＳｉＣ基板１０の一方の主面上に形成され、ｎ型不純物を含むことにより導電型がｎ型となっている。ｎ−ＳｉＣ層２０に含まれるｎ型不純物は、たとえばＮ（窒素）であり、ｎ＋ＳｉＣ基板１０に含まれるｎ型不純物よりも低い濃度で含まれている。
【００３４】
一対のｐウェル２１は、ｎ−ＳｉＣ層２０において、ｎ＋ＳｉＣ基板１０側の主面である第１の主面２０Ａとは反対側の主面である第２の主面２０Ｂを含むように互いに分離して形成され、ｐ型不純物（導電型がｐ型である不純物）を含むことにより、導電型がｐ型（第２導電型）となっている。ｐウェル２１に含まれるｐ型不純物は、たとえばアルミニウム（Ａｌ）、硼素（Ｂ）などであり、ｎ＋ＳｉＣ基板１０に含まれるｎ型不純物よりも低い濃度で含まれている。
【００３５】
ｎ＋ソース領域２２は、第２の主面２０Ｂを含み、かつｐウェル２１に取り囲まれるように、一対のｐウェル２１のそれぞれの内部に形成されている。ｎ＋ソース領域２２は、ｎ型不純物、たとえばＰ、Ａｓなどをｎ−ＳｉＣ層２０に含まれるｎ型不純物よりも高い濃度で含んでいる。
【００３６】
さらに、図１を参照して、ＭＩＳＦＥＴ１は、絶縁膜としてのゲート絶縁膜３０と、電極としてのゲート電極４０と、一対のソースコンタクト電極８０と、層間絶縁膜５０と、ソース電極６０と、第２の電極としてのドレイン電極７０とを備えている。
【００３７】
ゲート絶縁膜３０は、第２の主面２０Ｂに接触し、一方のｎ＋ソース領域２２の上部表面から他方のｎ＋ソース領域２２の上部表面にまで延在するようにｎ−ＳｉＣ層２０の第２の主面２０Ｂ上に形成され、ダイヤモンドライクカーボン（ＤＬＣ）からなっている。また、ゲート絶縁膜３０を構成するＤＬＣは、５０原子％以上６５原子％以下の水素を含んでいる。ここで、ゲート−ソース間の絶縁を十分に確保する観点から、ゲート絶縁膜３０の厚みは２０ｎｍ以上であることが好ましい。一方、ゲート電圧によりＦＥＴのオン/オフ動作を容易に行なうことを可能とする観点から、ゲート絶縁膜３０の厚みは１００ｎｍ以下であることが好ましい。また、ゲート絶縁膜３０を構成するＤＬＣに含まれる水素の濃度は、たとえばＥＲＤＡ（Ｅｌａｓｔｉｃ  Ｒｅｃｏｉｌ  Ｄｅｔｅｃｔｉｏｎ  Ａｎａｌｙｓｉｓ；弾性反跳粒子検出）、ＥＥＬＳ（Ｅｌｅｃｔｒｏｎ  Ｅｎｅｒｇｙ−Ｌｏｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ；電子エネルギー損失分光）、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ；２次イオン質量分析）などの方法により測定することができる。
【００３８】
ゲート電極４０は、一方のｎ＋ソース領域２２上から他方のｎ＋ソース領域２２上にまで延在するように、ゲート絶縁膜３０に接触して配置されている。また、ゲート電極４０は、Ａｌ、ポリシリコンなどの導電体からなっている。
【００３９】
ソースコンタクト電極８０は、一対のｎ＋ソース領域２２上のそれぞれから、ゲート絶縁膜３０から離れる向きに延在するとともに、第２の主面２０Ｂに接触して配置されている。また、ソースコンタクト電極８０は、たとえばＮｉＳｉ（ニッケルシリサイド）など、ｎ＋ソース領域２２とオーミックコンタクト可能な材料からなっている。
【００４０】
層間絶縁膜５０は、第２の主面２０Ｂ上においてゲート電極４０を取り囲み、かつ一方のｐウェル２１上から他方のｐウェル２１上にまで延在するように形成され、たとえば絶縁体である二酸化珪素（ＳｉＯ２）からなっている。
【００４１】
ソース電極６０は、第２の主面２０Ｂ上において、層間絶縁膜５０を取り囲み、かつｎ＋ソース領域２２およびソースコンタクト電極８０の上部表面上にまで延在している。また、ソース電極６０は、Ａｌなどの導電体からなり、ソースコンタクト電極８０を介してｎ＋ソース領域２２と電気的に接続されている。
【００４２】
ドレイン電極７０は、ｎ＋ＳｉＣ基板１０においてｎ−ＳｉＣ層２０が形成される側とは反対側の主面に接触して形成されている。このドレイン電極７０は、たとえばＮｉＳｉなど、ｎ＋ＳｉＣ基板１０とオーミックコンタクト可能な材料からなっており、ｎ＋ＳｉＣ基板１０と電気的に接続されている。
【００４３】
すなわち、実施の形態１における絶縁ゲート型電界効果トランジスタとしてのＭＩＳＦＥＴ１は、ｎ＋ＳｉＣ基板１０と、ｎ＋ＳｉＣ基板１０上に形成されたｎ−ＳｉＣ層２０と、ｎ−ＳｉＣ層２０において、ｎ＋ＳｉＣ基板１０側の主面である第１の主面２０Ａとは反対側の主面である第２の主面２０Ｂを含むように形成されたｐウェル２１と、ｐウェル２１内に第２の主面２０Ｂを含ように形成され、ｎ−ＳｉＣ層２０よりも高濃度のｎ型の不純物を含む高濃度第１導電型領域としてのｎ＋ソース領域２２と、第２の主面２０Ｂに接触するようにｎ−ＳｉＣ層２０上に形成され、ダイヤモンドライクカーボンからなる絶縁膜としてのゲート絶縁膜３０と、ゲート絶縁膜３０上に形成されたゲート電極４０とを備えている。
【００４４】
次に、ＭＩＳＦＥＴ１の動作について説明する。図１を参照して、ゲート電極４０の電圧が０Ｖの状態すなわちオフ状態では、ゲート絶縁膜３０の直下に位置するｐウェル２１とｎ−ＳｉＣ層２０との間が逆バイアスとなり、非導通状態となる。一方、ゲート電極４０に正の電圧を印加していくと、ｐウェル２１のゲート絶縁膜３０と接触する付近であるチャネル領域において、反転層が形成される。その結果、ｎ＋ソース領域２２とｎ−ＳｉＣ層２０とが電気的に接続され、ソース電極６０とドレイン電極７０との間に電流が流れる。
【００４５】
ここで、実施の形態１におけるＭＩＳＦＥＴ１においては、ゲート絶縁膜３０の素材として、絶縁性に優れ、かつ平坦に成膜することが比較的容易なＤＬＣが採用されている。そのため、ｎ−ＳｉＣ層２０の格子欠陥に起因した逆バイアス時のリーク電流の発生を抑制するとともに、所望の耐圧をより確実に確保することが可能となっている。その結果、ＭＩＳＦＥＴ１は、ゲート絶縁膜３０の信頼性が向上した絶縁ゲート型電界効果トランジスタとなっている。
【００４６】
また、ＭＩＳＦＥＴ１のゲート絶縁膜３０を構成するＤＬＣは、５０原子％以上６５原子％以下の水素を含んでいる。そのため、ゲート絶縁膜３０に光を照射することにより、ゲート絶縁膜３０の誘電率を変化させ、閾値電圧を調整することが可能となっている。
【００４７】
さらに、ＭＩＳＦＥＴ１のゲート絶縁膜３０と接触する第２の主面２０Ｂは、水素終端されている。そのため、ＭＩＳＦＥＴ１は、第２の主面２０Ｂに存在する原子の不安定な結合手が低減され、信頼性の高い絶縁ゲート型電界効果トランジスタとなっている。なお、第２の主面２０Ｂが水素終端されていることは、たとえばＥＲＤＡで測定することにより確認することができる。
【００４８】
次に、本発明に従った絶縁ゲート型電界効果トランジスタの製造方法の一実施の形態である実施の形態１における絶縁ゲート型電界効果トランジスタの製造方法について説明する。図２は、実施の形態１における絶縁ゲート型電界効果トランジスタの製造方法の概略を示すフローチャートである。また、図３〜図１１は、実施の形態１における絶縁ゲート型電界効果トランジスタの製造方法を説明するための概略断面図である。
【００４９】
図２を参照して、実施の形態１における絶縁ゲート型電界効果トランジスタの製造方法においては、まず、工程（Ｓ１０）として基板準備工程が実施される。この工程（Ｓ１０）では、第１導電型の基板が準備される。具体的には、図３を参照して、たとえば六方晶ＳｉＣからなり、ｎ型不純物を含むことにより導電型がｎ型であるｎ＋ＳｉＣ基板１０が準備される。
【００５０】
次に、図２を参照して、工程（Ｓ２０）としてエピタキシャル成長工程が実施される。この工程（Ｓ２０）では、ｎ＋ＳｉＣ基板１０上に第１導電型の半導体層が形成される。具体的には、図３を参照して、エピタキシャル成長によりｎ＋ＳｉＣ基板１０上にｎ−ＳｉＣ層２０が形成される。エピタキシャル成長は、たとえば原料ガスとしてＳｉＨ４（シラン）とＣ３Ｈ８（プロパン）との混合ガスを採用して実施することができる。このとき、ｎ型不純物として、たとえば窒素を導入する。これにより、ｎ＋ＳｉＣ基板１０に含まれるｎ型不純物よりも低い濃度のｎ型不純物を含むｎ−ＳｉＣ層２０を形成することができる。
【００５１】
次に、図２を参照して、工程（Ｓ３０）としてｐウェル形成工程が実施される。この工程（Ｓ３０）では、ｎ−ＳｉＣ層２０において、ｎ＋ＳｉＣ基板１０側の主面である第１の主面２０Ａとは反対側の主面である第２の主面２０Ｂを含むように、第２導電型の第２導電型領域が形成される。具体的には、図４を参照して、まず、第２の主面２０Ｂ上にレジストが塗布された後、露光および現像が行なわれ、所望の第２導電型領域としてのｐウェル２１の形状に応じた領域以外の領域に開口を有するレジスト膜が形成される。次に、たとえば蒸着法により第２の主面２０Ｂ上にタングステン（Ｗ）膜９１が形成された後、上記レジスト膜上のタングステン膜９１がレジスト膜とともに除去される（リフトオフ）。これにより、所望のｐウェル２１の形状に応じた領域に開口を有するタングステン膜９１が、第２の主面２０Ｂ上に形成される。そして、このタングステン膜９１をマスクとして用いて、Ａｌ、Ｂなどのｐ型不純物がイオン注入によりｎ−ＳｉＣ層２０に導入される。これにより、第２導電型領域としてのｐウェル２１が形成される。
【００５２】
次に、図２を参照して、工程（Ｓ４０）としてｎ＋領域形成工程が実施される。この工程（Ｓ４０）では、ｐウェル２１内の第２の主面２０Ｂを含む領域に、ｎ−ＳｉＣ層２０よりも高濃度の第１導電型の不純物を含む高濃度第１導電型領域が形成される。具体的には、図５を参照して、まず、工程（Ｓ３０）においてマスクとして使用された上記タングステン膜９１が除去される。そして、第２の主面２０Ｂ上にレジストが塗布された後、露光および現像が行なわれ、所望の高濃度第１導電型領域としてのｎ＋ソース領域２２の形状に応じた領域以外の領域に開口を有するレジスト膜が形成される。次に、たとえば蒸着法により第２の主面２０Ｂ上にタングステン（Ｗ）膜９１が形成された後、上記レジスト膜上のタングステン膜９１がレジスト膜とともに除去される（リフトオフ）。これにより、所望のｎ＋ソース領域２２の形状に応じた領域に開口を有するタングステン膜９１が、第２の主面２０Ｂ上に形成される。そして、このタングステン膜９１をマスクとして用いて、リン（Ｐ）などのｎ型不純物がイオン注入によりｎ−ＳｉＣ層２０に導入される。これにより、高濃度第１導電型領域としてのｎ＋ソース領域２２が形成される。
【００５３】
次に、図２を参照して、工程（Ｓ５０）としてソースコンタクト電極形成工程が実施される。この工程（Ｓ５０）では、上記第２の主面２０Ｂに接触して配置され、ｎ＋ソース領域２２とオーミックコンタクトするソースコンタクト電極となるべき膜が形成される。具体的には、図６を参照して、まず、工程（Ｓ４０）においてマスクとして使用された上記タングステン膜９１が除去される。そして、第２の主面２０Ｂ上にレジストが塗布された後、露光および現像が行なわれ、所望のソースコンタクト電極８０（図１参照）の形状に応じた領域に開口を有するレジスト膜９２が形成される。次に、たとえば蒸着法により第２の主面２０Ｂ上にニッケル（Ｎｉ）膜８５が形成された後、上記レジスト膜９２上のＮｉ膜８５がレジスト膜９２とともに除去される（リフトオフ）。これにより、図７に示すように、ソースコンタクト電極８０となるべきＮｉ膜８５が上記第２の主面２０Ｂに接触して形成される。
【００５４】
次に、図２を参照して、工程（Ｓ６０）としてドレイン電極形成工程が実施される。この工程（Ｓ６０）では、ｎ＋ＳｉＣ基板１０とオーミックコンタクト可能な材料からなる第２の電極としてのドレイン電極７０（図１参照）となるべき膜が形成される。具体的には、図７を参照して、たとえば蒸着法により、ｎ＋ＳｉＣ基板１０においてｎ−ＳｉＣ層２０が形成される側とは反対側の主面上にニッケル（Ｎｉ）膜８５が形成される。
【００５５】
次に、図２を参照して、工程（Ｓ７０）として、合金化工程が実施される。この工程（Ｓ７０）では、上記工程（Ｓ５０）および（Ｓ６０）において形成されたＮｉ膜８５が加熱されることにより、Ｎｉ膜８５が合金化されてソースコンタクト電極およびドレイン電極が完成する。具体的には、図７を参照して、工程（Ｓ５０）および（Ｓ６０）において形成されたＮｉ膜８５が、たとえば１０００℃程度に加熱されることにより、Ｎｉ膜８５がシリサイド化される。これにより、ＮｉＳｉからなるソースコンタクト電極８０およびドレイン電極７０が完成する（図８参照）。
【００５６】
次に、図２を参照して、工程（Ｓ８０）として、水素終端工程が実施される。この工程（Ｓ８０）では、後工程において形成される絶縁膜としてのゲート絶縁膜３０（図１参照）と接触すべき第２の主面２０Ｂが水素終端される。具体的には、図７を参照して、第２の主面２０Ｂを水素プラズマに曝す水素プラズマ処理が実施される。この水素プラズマ処理は、たとえば、圧力０．１Ｐａ以上１００００Ｐａ以下の水素雰囲気に制御された減圧槽内に上記工程（Ｓ１０）〜（Ｓ７０）が実施されたｎ＋ＳｉＣ基板１０が挿入され、当該減圧槽内に１００Ｗ以上１０ｋＷ以下の電力で１ＭＨｚ以上１０ＧＨｚ以下の周波数の電圧が印加され、１秒以上１００秒以下の時間、ｎ＋ＳｉＣ基板１０が８００℃以上１６００℃以下の温度になるように保持されることにより実施される。
【００５７】
次に、図２を参照して、工程（Ｓ９０）として、ＤＬＣ絶縁膜形成工程が実施される。この工程（Ｓ９０）では、ｎ−ＳｉＣ層２０上に、第２の主面２０Ｂに接するようにダイヤモンドライクカーボンからなる絶縁膜が形成される。具体的には、図８を参照して、まず、ソースコンタクト電極８０が形成されたｎ−ＳｉＣ層２０の第２の主面２０Ｂ上に、レジストが塗布された後、露光および現像が行なわれ、所望の絶縁膜としてのゲート絶縁膜３０（図１参照）の形状に応じた領域に開口を有するレジスト膜９２が形成される。次に、レジスト膜９２が形成された第２の主面２０Ｂ上に、水素を含有するＤＬＣ膜３５が成膜される。
【００５８】
ここで、ＤＬＣ膜３５の成膜方法としては、たとえば熱、プラズマ等を利用した各種のＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；化学蒸着）法、スパッタリング法、ＥＢ（Ｅｌｅｃｔｒｏｎ  Ｂｅａｍ；電子ビーム）蒸着法、アークイオンプレーティング法（フィルタードアーク法）など種々の成膜方法を採用することができる。特に、ＣＶＤ法は、水素を含有するＤＬＣ膜３５の形成が容易であることから、好適である。ＣＶＤ法としては、たとえば平行平板式プラズマＣＶＤ法を採用することができる。
【００５９】
より具体的には、たとえば圧力０．１Ｐａ以上１０Ｐａ以下に制御された減圧槽内に上記工程（Ｓ１０）〜（Ｓ８０）が実施されたｎ＋ＳｉＣ基板１０が挿入され、当該減圧槽内に１０ｓｃｃｍ以上５００ｓｃｃｍ以下のメタン（ＣＨ４）および水素（Ｈ２）が原料ガスとして導入されるとともに、１００Ｗ以上３０００Ｗ以下の電力が１ＭＨｚ以上２０ＭＨｚ以下の周波数で印加され、１０秒以上１００秒以下の時間、ｎ＋ＳｉＣ基板１０が３００℃以上５００℃以下の温度になるように保持される。これにより、第２の主面２０Ｂ上に、ＤＬＣからなるＤＬＣ膜３５が成膜される。原料ガスとしては、メタンに代えて、たとえばアセチレン（Ｃ２Ｈ２）、プロパン（Ｃ３Ｈ８）などを採用することができる。なお、工程（Ｓ９０）において平行平板式プラズマＣＶＤ法を採用することにより、工程（Ｓ９０）と同様の装置を用いて原料ガスを水素ガスに変更すれば、工程（Ｓ８０）を実施することができる。
【００６０】
その後、上記レジスト膜９２上のＤＬＣ膜３５がレジスト膜９２とともに除去される（リフトオフ）。これにより、図９に示すように、５０原子％以上６５原子％以下の水素を含むＤＬＣからなるゲート絶縁膜３０が、一方のｎ＋ソース領域２２の上部表面から他方のｎ＋ソース領域２２の上部表面にまで延在するようにｎ−ＳｉＣ層２０の第２の主面２０Ｂ上に接触して形成される。
【００６１】
次に、図２を参照して、工程（Ｓ１００）として、ゲート電極形成工程が実施される。この工程（Ｓ１００）では、ゲート絶縁膜３０上に電極としてのゲート電極が形成される。具体的には、図１０を参照して、まず、ゲート絶縁膜３０およびソースコンタクト電極８０が形成されたｎ−ＳｉＣ層２０の第２の主面２０Ｂ上に、レジストが塗布された後、露光および現像が行なわれ、所望のゲート電極４０（図１参照）の形状に応じた領域に開口を有するレジスト膜９２が形成される。次に、たとえば蒸着法により第２の主面２０Ｂ上にアルミニウムからなるアルミニウム膜４５が形成された後、上記レジスト膜９２上のアルミニウム膜４５がレジスト膜９２とともに除去される（リフトオフ）。これにより、図１１に示すように、アルミニウムからなるゲート電極４０がゲート絶縁膜３０上に接触して形成される。
【００６２】
次に、図２を参照して、工程（Ｓ１１０）として、層間絶縁膜形成工程が実施される。この工程（Ｓ１１０）では、第２の主面２０Ｂ上においてゲート電極４０を取り囲み、かつ一方のｐウェル２１上から他方のｐウェル２１上にまで延在するように形成され、たとえば絶縁体であるＳｉＯ２からなる層間絶縁膜が形成される。具体的には、図１１および図１を参照して、ゲート絶縁膜３０、ゲート電極４０およびソースコンタクト電極８０が形成されたｎ−ＳｉＣ層２０の第２の主面２０Ｂ上に、レジストが塗布された後、露光および現像が行なわれ、所望の層間絶縁膜５０の形状に応じた領域に開口を有するレジスト膜９２が形成される。次に、たとえば蒸着法により第２の主面２０Ｂ上にＳｉＯ２膜が形成された後、上記レジスト膜９２上のＳｉＯ２膜がレジスト膜９２とともに除去される（リフトオフ）。これにより、図１に示すように、ゲート電極４０を取り囲む層間絶縁膜５０が形成される。
【００６３】
次に、図２を参照して、工程（Ｓ１２０）として、ソース電極形成工程が実施される。この工程（Ｓ１２０）では、ソースコンタクト電極８０を介してｎ＋ソース領域２２と電気的に接続されるソース電極が形成される。具体的には、図１を参照して、ゲート絶縁膜３０、ゲート電極４０、層間絶縁膜５０およびソースコンタクト電極８０が形成されたｎ−ＳｉＣ層２０の第２の主面２０Ｂ上に、たとえば導電体であるＡｌが蒸着される。これにより、第２の主面２０Ｂ上において、層間絶縁膜５０を取り囲み、かつｎ＋ソース領域２２およびソースコンタクト電極８０の上部表面上にまで延在するソース電極６０が形成される。
【００６４】
以上の工程（Ｓ１０）〜（Ｓ１２０）が実施された後、パッシベーション処理等が実施されることにより、図１に示す実施の形態１におけるＭＩＳＦＥＴ１が完成する。
【００６５】
上記実施の形態１における絶縁ゲート型電界効果トランジスタの製造方法では、工程（Ｓ９０）において、ＤＬＣからなるゲート絶縁膜３０が形成されるため、ゲート絶縁膜３０の信頼性が向上したＭＩＳＦＥＴ１を製造することができる。また、上記絶縁ゲート型電界効果トランジスタの製造方法では、工程（Ｓ９０）において、ゲート絶縁膜３０を構成するＤＬＣに水素が導入されるため、後工程、たとえばＭＩＳＦＥＴ１の完成後に、ゲート絶縁膜３０に光を照射することで、ゲート絶縁膜３０の誘電率を変化させ、ＭＩＳＦＥＴ１の閾値電圧を調整することができる。さらに、上記絶縁ゲート型電界効果トランジスタの製造方法では、工程（Ｓ８０）において、ゲート絶縁膜３０と接触する第２の主面２０Ｂが水素終端されているため、第２の主面におけるエネルギー状態を安定させることが可能となり、一層信頼性が向上したＭＩＳＦＥＴ１を製造することができる。
【００６６】
（実施の形態２）
次に、本発明の実施の形態２について説明する。図１２は、本発明の一実施の形態である実施の形態２における絶縁ゲート型電界効果トランジスタの構造を示す概略断面図である。
【００６７】
図１２を参照して、実施の形態２におけるＭＩＳＦＥＴ１と、図１に基づいて説明した実施の形態１におけるＭＩＳＦＥＴ１とは、基本的に同様の構成を有し、同様に動作するとともに同様の効果を奏する。しかし、実施の形態２におけるＭＩＳＦＥＴ１は、ドレイン電極７０の構造において、実施の形態１におけるＭＩＳＦＥＴ１とは異なっている。
【００６８】
すなわち、図１２を参照して、実施の形態２におけるＭＩＳＦＥＴ１においては、ドレイン電極７０に、ｎ＋ＳｉＣ基板１０を露出させる貫通孔７０Ａが形成されている。これにより、貫通孔７０Ａを通してゲート絶縁膜３０に光９９を照射することができる。そのため、ＭＩＳＦＥＴ１は、貫通孔を通してゲート絶縁膜３０に光を照射することにより、閾値電圧を制御することが可能となっている。その結果、実施の形態２のＭＩＳＦＥＴ１は、高い歩留まりを確保しつつ製造可能な絶縁ゲート型電界効果トランジスタとなっている。
【００６９】
なお、貫通孔７０Ａは、ゲート絶縁膜３０に対して効率よく光を照射可能とするため、少なくともゲート絶縁膜３０に対向する位置に、ゲート絶縁膜３０に沿って形成されることが好ましい。また、ゲート絶縁膜３０に対して十分な光を照射可能とするため、貫通孔７０Ａは、ドレイン電極７０の主面の面積に対して３％以上の面積率で形成されていることが好ましい。一方、ドレイン電極７０の抵抗の増加を実用上問題のない範囲に抑制するため、貫通孔７０Ａは、ドレイン電極７０の主面の面積に対して５０％以下の面積率で形成されていることが好ましい。
【００７０】
次に、実施の形態２における絶縁ゲート型電界効果トランジスタの製造方法について説明する。図１３は、本発明の一実施の形態である実施の形態２における絶縁ゲート型電界効果トランジスタの製造方法の概略を示すフローチャートである。また、図１４および図１５は、実施の形態２における絶縁ゲート型電界効果トランジスタの製造方法を説明するための概略断面図である。
【００７１】
図１３を参照して、実施の形態２における絶縁ゲート型電界効果トランジスタの製造方法と、図２に基づいて説明した実施の形態１における絶縁ゲート型電界効果トランジスタの製造方法とは、基本的に同様に実施される。しかし、実施の形態２における絶縁ゲート型電界効果トランジスタの製造方法は、工程（Ｓ６０）の手順が異なる点および工程（Ｓ１３０）が追加される点において、実施の形態１における絶縁ゲート型電界効果トランジスタの製造方法とは異なっている。
【００７２】
すなわち、実施の形態２における絶縁ゲート型電界効果トランジスタの製造方法においては、図１３を参照して、工程（Ｓ１０）〜（Ｓ５０）が、実施の形態１の場合と同様に実施される。そして、工程（Ｓ６０）において、貫通孔を有するドレイン電極が形成される。具体的には、図１４を参照して、まず、ｎ＋ＳｉＣ基板１０においてｎ−ＳｉＣ層２０が形成される側とは反対側の主面上にレジストが塗布された後、露光および現像が行なわれ、所望の貫通孔７０Ａの形状に応じた領域以外の領域に開口を有するレジスト膜９２が形成される。次に、たとえば蒸着法により、ｎ＋ＳｉＣ基板１０においてレジスト膜９２が形成された側の主面上に、ニッケル（Ｎｉ）膜８５が形成される。その後、上記レジスト膜９２上のＮｉ膜８５がレジスト膜９２とともに除去される（リフトオフ）。これにより、貫通孔７０Ａを有するＮｉ膜８５が形成される。さらに、実施の形態１の場合と同様に工程（Ｓ７０）が実施されることにより、図１５に示すように貫通孔７０Ａを有するドレイン電極７０が形成される。
【００７３】
その後、図１３を参照して、工程（Ｓ８０）〜（Ｓ１２０）が実施された上で、工程（Ｓ１３０）として、光照射工程が実施される。この工程（Ｓ１３０）では、上記貫通孔７０Ａを通してゲート絶縁膜３０に対して光が照射される。具体的には、図１２を参照して、貫通孔７０Ａを通してゲート絶縁膜３０に対して、光９９が照射される。これにより、ゲート絶縁膜３０の誘電率を制御することができる。
【００７４】
以上のように、実施の形態２における絶縁ゲート型電界効果トランジスタの製造方法においては、ＭＩＳＦＥＴ１の完成後に、閾値電圧を制御することが可能である。その結果、実施の形態２における絶縁ゲート型電界効果トランジスタの製造方法によれば、ＭＩＳＦＥＴ１を高い歩留まりを確保しつつ製造することができる。
【００７５】
なお、工程（Ｓ１３０）においてゲート絶縁膜３０に対して照射される光は、ＳｉＣ基板を透過する必要があるため、波長４００ｎｍ以下の光であることが好ましい。一方、工程（Ｓ１３０）においてゲート絶縁膜３０に対して照射される光は、屈折率変調の効果が必要であるため、波長５００ｎｍ以下の光であることが好ましい。また、工程（Ｓ１３０）において、屈折率変調の効果を十分に得るため、光は、１０Ｗ／ｃｍ２以上の強度で１０分間以上１０時間以下の時間照射されることが好ましい。
【実施例１】
【００７６】
以下、本発明の実施例１について説明する。本発明の絶縁ゲート型電界効果トランジスタの製造方法により本発明の絶縁ゲート型電界効果トランジスタを試作し、閾値電圧を確認する実験を行なった。実験の手順は以下のとおりである。
【００７７】
まず、直径３インチの六方晶ＳｉＣからなる４Ｈ−ＳｉＣ基板を準備し、図２に基づいて説明した上記実施の形態１と同様の方法で、４Ｈ−ＳｉＣ基板全面に、平面形状が一辺１．６ｍｍの正方形形状であるＭＩＳＦＥＴを作製した。ここで、工程（Ｓ８０）においては、水素プラズマ処理を１０秒程度実施した。また、工程（Ｓ９０）においては、真空槽（減圧槽）内に工程（Ｓ８０）までが実施された４Ｈ−ＳｉＣ基板を挿入し、基板温度を２００℃、圧力を１．０Ｐａとし、原料ガスであるメタンを１００ｓｃｃｍの流量で真空槽内に導入し、約１０００Ｗの電力で１３．５６ＭＨｚの高周波電圧を印加した。真空槽内は、ロータリーポンプおよび油拡散ポンプにより排気して減圧し、オリフィスを用いて圧力を１．０Ｐａに制御した。これにより、ＤＬＣからなるゲート絶縁膜３０を厚みが６０ｎｍとなるように形成した（実施例Ａ）。
【００７８】
一方、上記実施例Ａと同様に、４Ｈ−ＳｉＣ基板を準備し、図１３に基づいて説明した上記実施の形態２と同様の方法で、４Ｈ−ＳｉＣ基板全面に、平面形状が一辺１．６ｍｍの正方形形状であるＭＩＳＦＥＴを作製した。工程（Ｓ８０）および（Ｓ９０）は、上記実施例Ａと同様に実施した。また、工程（Ｓ６０）においては、ドレイン電極７０の主面の面積に対して、面積率で１０％の割合で貫通孔７０Ａを形成した。さらに、工程（Ｓ１３０）においては、貫通孔７０Ａを通してゲート絶縁膜３０に対して波長５００ｎｍの光を１２分間照射した。（実施例Ｂ）。そして、実施例ＡおよびＢについて、閾値電圧を測定した。
【００７９】
次に、実験結果について説明する。上記実施例ＡのＭＩＳＦＥＴのゲート電圧を１Ｖとした場合、電流は流れなかった。そして、ゲート電圧を１３Ｖ、ドレイン電圧を３Ｖとした場合、１２Ａの電流が流れた。閾値電圧は３Ｖであった。
【００８０】
一方、実施例Ｂについても同様に閾値電圧を測定すると、２．５Ｖとなっていた。このことから、本発明の絶縁ゲート型電界効果トランジスタによれば、ゲート絶縁膜として機能する絶縁膜に対して光を照射することにより、閾値電圧を制御可能であることが確認された。
【００８１】
なお、上記実施の形態および実施例においては、本発明の絶縁ゲート型電界効果トランジスタの一例として、半導体層がＳｉＣからなる場合について説明したが、本発明の絶縁ゲート型電界効果トランジスタはこれに限られない。本発明の絶縁ゲート型電界効果トランジスタにおける半導体層の素材としては、Ｓｉの他、種々のワイドバンドギャップ半導体を採用することができる。
【００８２】
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００８３】
本発明の絶縁ゲート型電界効果トランジスタおよびその製造方法は、ゲート絶縁膜の信頼性を向上させることが求められる絶縁ゲート型電界効果トランジスタおよびその製造方法に、特に有利に適用され得る。
【図面の簡単な説明】
【００８４】
【図１】実施の形態１における絶縁ゲート型電界効果トランジスタの構成を示す概略断面図である。
【図２】実施の形態１における絶縁ゲート型電界効果トランジスタの製造方法の概略を示すフローチャートである。
【図３】実施の形態１における絶縁ゲート型電界効果トランジスタの製造方法を説明するための概略断面図である。
【図４】実施の形態１における絶縁ゲート型電界効果トランジスタの製造方法を説明するための概略断面図である。
【図５】実施の形態１における絶縁ゲート型電界効果トランジスタの製造方法を説明するための概略断面図である。
【図６】実施の形態１における絶縁ゲート型電界効果トランジスタの製造方法を説明するための概略断面図である。
【図７】実施の形態１における絶縁ゲート型電界効果トランジスタの製造方法を説明するための概略断面図である。
【図８】実施の形態１における絶縁ゲート型電界効果トランジスタの製造方法を説明するための概略断面図である。
【図９】実施の形態１における絶縁ゲート型電界効果トランジスタの製造方法を説明するための概略断面図である。
【図１０】実施の形態１における絶縁ゲート型電界効果トランジスタの製造方法を説明するための概略断面図である。
【図１１】実施の形態１における絶縁ゲート型電界効果トランジスタの製造方法を説明するための概略断面図である。
【図１２】実施の形態２における絶縁ゲート型電界効果トランジスタの構造を示す概略断面図である。
【図１３】実施の形態２における絶縁ゲート型電界効果トランジスタの製造方法の概略を示すフローチャートである。
【図１４】実施の形態２における絶縁ゲート型電界効果トランジスタの製造方法を説明するための概略断面図である。
【図１５】実施の形態２における絶縁ゲート型電界効果トランジスタの製造方法を説明するための概略断面図である。
【符号の説明】
【００８５】
１  ＭＩＳＦＥＴ、１０  ｎ＋ＳｉＣ基板、２０  ｎ−ＳｉＣ層、２０Ａ  第１の主面、２０Ｂ  第２の主面、２１  Ｐウェル、２２  ｎ＋ソース領域、３０  ゲート絶縁膜、３５  ＤＬＣ膜、４０  ゲート電極、４５  アルミニウム膜、５０  層間絶縁膜、６０  ソース電極、７０  ドレイン電極、７０Ａ  貫通孔、８０  ソースコンタクト電極、８５  Ｎｉ膜、９１  タングステン膜、９２  レジスト膜、９９  光。
【図１】
2009111004.tif 000003
【図２】
2009111004.tif 000004
【図３】
2009111004.tif 000005
【図４】
2009111004.tif 000006
【図５】
2009111004.tif 000007
【図６】
2009111004.tif 000008
【図７】
2009111004.tif 000009
【図８】
2009111004.tif 000010
【図９】
2009111004.tif 000011
【図１０】
2009111004.tif 000012
【図１１】
2009111004.tif 000013
【図１２】
2009111004.tif 000014
【図１３】
2009111004.tif 000015
【図１４】
2009111004.tif 000016
【図１５】
2009111004.tif 000017