(57)【要約】【課題】多層セラミック基板の製造方法を提供する。【解決手段】本発明の多層セラミック基板の製造方法は、キャビティの形成された未焼結セラミック積層体を用意するステップと、前記キャビティにチップ素子を実装するステップと、前記チップ素子の実装されたキャビティにセラミックスラリーを充填させるステップと、前記セラミック積層体の上面及び下面のうち、少なくとも一面に拘束層を付着するステップと、前記セラミック積層体を焼成するステップとを含む。これにより、セラミック積層体の焼成時にキャビティの変形を防止して、多層セラミック基板の寸法精度及び信頼性を向上させることができる。【選択図】図２Ｅ
2009111394.tif 000002
【特許請求の範囲】
【請求項１】
キャビティの形成された未焼結セラミック積層体を用意するステップと、
前記キャビティにチップ素子を実装するステップと、
前記チップ素子の実装されたキャビティにセラミックスラリーを充填させるステップと、
前記セラミック積層体の上面及び下面のうち、少なくとも一面に拘束層を付着するステップと、
前記セラミック積層体を焼成するステップとを含む多層セラミック基板の製造方法。
【請求項２】
前記セラミックスラリーを充填させるステップは、
スクリーン印刷方式を利用して、前記キャビティの形成された領域にのみ行われることを特徴とする請求項１に記載の多層セラミック基板の製造方法。
【請求項３】
前記セラミックスラリーを充填させるステップは、
前記セラミック積層体及び前記キャビティの全面に行われることを特徴とする請求項１に記載の多層セラミック基板の製造方法。
【請求項４】
前記セラミックスラリーを充填させるステップは、
前記キャビティに前記セラミックスラリーを塗布し乾燥する工程が繰り返し的に行われることを特徴とする請求項１乃至３のうちの何れか１項に記載の多層セラミック基板の製造方法。
【請求項５】
前記セラミックスラリーは、
焼成温度が前記セラミック積層体の焼成温度と±１００℃以内の差を有する無機材料から製造されたことを特徴とする請求項１から請求項４の何れかに記載の多層セラミック基板の製造方法。
【請求項６】
前記セラミックスラリーは、
焼成時に収縮率が前記セラミック積層体の収縮率と±１０％以内の差を有する無機材料から製造されたことを特徴とする請求項１から請求項５の何れかに記載の多層セラミック基板の製造方法。
【請求項７】
前記チップ素子は、
積層セラミックコンデンサであることを特徴とする請求項１から請求項６の何れかに記載の多層セラミック基板の製造方法。
【請求項８】
前記チップ素子は、
前記セラミック積層体の焼成温度より高い温度で既に焼結された素子であることを特徴とする請求項１から請求項７の何れかに記載の多層セラミック基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層セラミック基板の製造方法に関し、さらに詳細には、セラミック積層体に形成されたキャビティにチップ素子を実装した後、セラミックスラリーを充填して焼成する多層セラミック基板の製造方法に関する。
【背景技術】
【０００２】
一般に、ガラス−セラミックを利用した多層セラミック基板は、３次元構造の層間回路の具現化及び空洞（ｃａｖｉｔｙ）の形成が可能なので、高い設計柔軟性を有し、多様な機能の素子を内蔵することができる。これによって、小型化、高機能化する高周波部品の市場において、多層セラミック基板の活用度は次第に高まっている。
【０００３】
初期の多層セラミック基板は、セラミックグリーンシートに導体ペーストを利用して内部回路パターン及びビアを形成し、設計によって所望の厚さに整列積層した後、焼成して製造された。この過程で多層セラミック基板は、約３５〜５０％程度に体積が収縮され、特に横方向収縮は、均一に制御し難いので、製作次数別にはもちろんで、同一製作次数内でも０．５％程度の寸法誤差が発生した。
【０００４】
最近では、拘束層を利用してセラミック基板の横方向に対する収縮を抑制させるための無収縮工法が開発されている。無収縮工法を利用することによって、横方向収縮を抑制してセラミック基板の収縮時に寸法精度が向上するようになる。
【０００５】
図１Ａ及び図１Ｂは、従来の技術による多層セラミック基板の垂直断面図である。図１Ａに示すように、セラミック基板１は、複数のグリーンシート１ａ、１ｂ、１ｃ、１ｄ、１ｅを積層して形成される。この場合、セラミック基板１内にチップ素子３を内蔵するために、一部グリーンシートにキャビティ２を形成する。
【０００６】
この後、表面実装技術の一種であるソルダー−フロー（ｓｏｌｄｅｒ−ｆｌｏｗ）方式を利用して、チップ素子３を実装することができる。具体的に、キャビティ２のうち、チップ素子３が実装される領域にソルダーペースト４をハンダ付けする。そして、ソルダーペースト４にチップ素子３を載せる方式により、チップ素子３を実装することができるようになる。
【０００７】
セラミック基板１にチップ素子３が内蔵されると、セラミック基板１の上部及び下部上に焼成時に横方向の収縮を抑制するための拘束層５ａ、５ｂを積層する。この場合、拘束層５ａ、５ｂは、セラミック基板１の焼成温度で収縮せず、かつ収縮制御が容易な無機材料で製造されうる。
【０００８】
拘束層５ａ、５ｂが積層されると、セラミック基板１を７００〜１０００℃の温度で焼成する。この場合、焼成によりセラミック基板１の体積が収縮される過程で、上部拘束層５ａと接合されないセラミック基板１のキャビティ２領域は、不規則な収縮結果を示す。
【０００９】
図１Ｂは、図１Ａに示す多層セラミック基板の焼成結果を示した垂直断面図である。先に説明した通り、セラミック基板１のうち、キャビティ２の形成された領域は、拘束層により収縮が抑制されないから、縦方向及び横方向に不規則な収縮が起きるのを確認することができる。これにより、セラミック基板１の寸法精度が低下するという問題があった。また、セラミック基板１のうち、キャビティ２の形成された領域が不規則に収縮されることによって、キャビティ２に実装されていたチップ素子３がソルダーペースト４から分離されるという現象が発生する。これにより、セラミック基板１及びチップ素子３の信頼性が低下するという問題があった。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
そこで、本発明は、上述した問題点を解決するためのものであって、本発明の目的は、セラミック積層体に形成されたキャビティにチップ素子を実装した後、キャビティにセラミックスラリーを充填させて焼成することにより、多層セラミック基板及びチップ素子の信頼性を向上させることができるセラミック基板の製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記の目的を達成すべく、本発明の一実施の形態による多層セラミック基板の製造方法は、キャビティの形成された未焼結セラミック積層体を用意するステップと、前記キャビティにチップ素子を実装するステップと、前記チップ素子の実装されたキャビティにセラミックスラリーを充填させるステップと、前記セラミック積層体の上面及び下面のうち、少なくとも一面に拘束層を付着するステップと、前記セラミック積層体を焼成するステップとを含む。
【００１２】
この場合、前記セラミックスラリーを充填させるステップは、スクリーン印刷方式を利用して、前記キャビティの形成された領域にのみ行われることができる。
又は、前記セラミックスラリーを充填させるステップは、前記セラミック積層体及び前記キャビティの全面に行われることもできる。
【００１３】
また、前記セラミックスラリーを充填させるステップは、前記キャビティに前記セラミックスラリーを塗布し乾燥する工程が繰り返し的に行われることが好ましい。
【００１４】
本発明において、前記セラミックスラリーは、焼成温度が前記セラミック積層体の焼成温度と±１００℃以内の差を有する無機材料から製造されることが好ましい。
【００１５】
また、前記セラミックスラリーは、焼成時に収縮率が前記セラミック積層体の収縮率と±１０％以内の差を有する無機材料から製造されたことが好ましい。
【００１６】
前記チップ素子は、積層セラミックコンデンサ（ＭＬＣＣ（Ｍｕｌｔｉ−Ｌａｙｒｅｒ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）でありうる。
【００１７】
又は、前記チップ素子は、前記セラミック積層体の焼成温度より高い温度で既に焼結された素子であることが好ましい。
【発明の効果】
【００１８】
本発明によれば、セラミック基板に形成されたキャビティにチップ素子を実装した後、キャビティにセラミックスラリーを充填させて焼成することにより、セラミックスラリーにより焼成する時にセラミック基板が変形するのを防止することができる。これにより、セラミック基板の寸法精度を向上させることができるようになり、キャビティ内に実装されたチップ素子の実装環境を改善させると共に、製品の信頼性を向上させることができるようになる。
【発明を実施するための最良の形態】
【００１９】
以下では、添付された図面を参照して、本発明をさらに詳細に説明する。
図２Ａ〜図２Ｅは、本発明の一実施の形態による多層セラミック基板の製造方法を説明するための垂直断面図である。まず、図２Ａに示すように、複数のグリーンシート１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅを積層して、キャビティの形成されたセラミック積層体１０を用意する。具体的に、ガラス−セラミック粉末に有機バインダー、分散剤及びトルエンとエタノールの混合溶媒を添加してスラリーを製造する。このスラリーをドクターブレード法を利用して塗布した後、５０μｍ厚のグリーンシートを製造する。このような方法で、複数のグリーンシート１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅを製造する。この場合、グリーンシートを製造する時に、ビアホール（図示せず）及び内部電極（図示せず）を形成して、内部印刷パターンを形成することができる。
【００２０】
一方、一部グリーンシートの所定位置をパンチングして、グリーンシートの積層時にパンチング領域がキャビティ２０を形成するようにする。図２Ａでは、一部グリーンシート１０ｃ、１０ｄ、１０ｅの中央領域をパンチングして、複数のグリーンシート１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅを積層することによって、キャビティ２０が形成されることができるようにした。この後、セラミック積層体１０のキャビティ２０のうち、チップ素子を実装する領域にソルダーペースト３０をハンダ付けする。
【００２１】
図２Ｂは、セラミック積層体１０にチップ素子４０を内蔵する過程を示すものであって、キャビティ２０のうち、ソルダーペースト３０のソルダーリングされた領域にチップ素子４０を実装する。この場合、チップ素子４０としては、セラミック積層体１０の焼成温度より高い温度で既に焼結された素子であって、セラミック積層体１０の焼成温度では、損傷又は変形しない素子が利用されることができる。代表的な例として、酸化チタン（ＴｉＯ２）又はチタン酸バリウム（ＢａＴｉＯ３）などのようなセラミック誘電体を多層化して製造されるＭＬＣＣ（Ｍｕｌｔｉ−Ｌａｙｅｒ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）素子が利用されることができる。ＭＬＣＣ素子は、良好な温度特性を有する素子であって、セラミック積層体１０の内部に内蔵して焼成するとしても、損傷又は変形が最小化されることができる。また、ＭＬＣＣ素子の他にも、セラミック積層体１０の焼成温度に影響を受けない素子の場合、セラミック積層体１０の内部に内蔵できる。
【００２２】
図２Ｃは、キャビティ２０にセラミックスラリー５０を充填させる過程を示すものである。本発明においてセラミックスラリー５０は、焼成時に、セラミック積層体１０と共に収縮される。したがって、セラミックスラリー５０は、セラミック積層体１０と焼成温度及び収縮率が類似又は同じであることが好ましい。具体的に、セラミック積層体１０は、７００〜１０００℃の範囲の焼成温度を有するものであって、焼成温度の範囲内で焼結が開始される。したがって、セラミック積層体１０との同時焼成のために、セラミックスラリー５０は、焼成温度がセラミック積層体１０の焼成温度と±１００℃以内の差を有する無機材料で製造されうる。
【００２３】
また、セラミックスラリー５０は、セラミック積層体１０と類似又は同じ収縮率を有する無機材料で製造されることができ、１００〜１００００００Ｃｐｓの範囲の粘度を有するように製造されうる。焼成時に、セラミック積層体１０は、約３５〜５０％の範囲の収縮率を有するものであって、セラミックスラリー５０は、収縮率がセラミック積層体１０と約±１０％の差を有する無機材料で製造されることが好ましい。
【００２４】
最も好ましくは、セラミック積層体１０と同じ無機材料でセラミックスラリー５０を製造でき、その他のガラス成分、有機バインダー、分散剤及び添加剤も、セラミック積層体１０と同じ材料を利用することができる。この場合、セラミックスラリー５０は、セラミック積層体１０と同じ焼結形態を有することができるので、焼成時にキャビティ２０が変形するのを最小化することができる。
【００２５】
セラミックスラリー５０が製造されると、セラミック積層体１０のキャビティ２０に充填させる。この場合、セラミックスラリー５０の充填は、２種類の実施の形態で行われることができる。一実施の形態では、図２Ｃに示すように、セラミック積層体１０の上部面のうち、キャビティ２０を除いた残りの領域にスクリーンを配置して、キャビティ２０にのみセラミックスラリー５０を充填させることができる。また、他の実施形態では、セラミック積層体１０の上部全面にセラミックスラリー５０を充填させることができる。
【００２６】
一方、セラミックスラリー５０をキャビティ２０に充填させる過程において、適切な量を調節して一部塗布した後、乾燥する過程を経る。そして、以前に塗布したセラミックスラリーが乾燥されると、セラミックスラリーを再度一部塗布した後、乾燥させる。このように、セラミックスラリーの塗布及び乾燥過程を繰り返し実行して、キャビティ２０を充填させることができる。セラミックスラリー５０がキャビティ２０に充填されると、キャビティ２０に実装されているチップ素子４０が外部に露出しなくなる。
【００２７】
図２Ｄは、セラミック積層体１０に拘束層６０ａ、６０ｂを積層する過程を示すものである。セラミック積層体１０の横方向に対する収縮を抑制させるために、セラミック積層体１０の上部面及び下部面に拘束層６０ａ、６０ｂを積層する。この場合、拘束層６０ａ、６０ｂは、セラミックスラリー５０の上部面に接合されて、セラミックスラリー５０の上部面収縮を抑制させることができる。
【００２８】
一方、拘束層６０ａ、６０ｂがセラミック積層体１０及びセラミックスラリー５０上に積層されると、セラミック積層体１０の焼成温度で焼成を行う。この場合、セラミック積層体１０の焼成温度は、約６００〜１１００℃になることができ、好ましくは、７００〜１０００℃になることができる。焼成によりセラミック積層体１０及びセラミックスラリー５０は、縦方向に収縮する。この過程で、セラミックスラリー５０がチップ素子４０を保護し、キャビティ２０の変形を防止することができるようになる。すなわち、図１Ｂに示すように、焼成によりチップ素子３がソルダーペースト４と分離されるか、又はキャビティ２が変形するのを防止できるようになる。したがって、セラミック基板１０とチップ素子４０との信頼性を向上させることができるようになる。
【００２９】
本発明において拘束層６０ａ、６０ｂは、セラミック積層体１０の焼成温度で収縮されず、かつ収縮制御が容易な無機材料で製造されうる。また、図２Ｄでは、示していないが、セラミック積層体１０の上部面又は下部面にダミー層をさらに積層した後、拘束層６０ａ、６０ｂを積層することもできる。この場合、ダミー層は、必要に応じて選択的に追加されることができる。
【００３０】
図２Ｅによれば、焼成によりセラミック積層体１０が収縮されると、拘束層６０ａ、６０ｂを除去する。拘束層６０ａ、６０ｂは、平板研磨、バフ研磨及びサンドブラストのように通常の技術を利用して除去できる。この後、セラミック積層体１０の上部及び下部に導体ペーストをスクリーン印刷して、外部電極７０を形成する。この場合、セラミック積層体１０と外部電極７０の固着のために焼成を行うことができる。
【００３１】
一方、図２Ｅでは、セラミック積層体１０を焼成した後、外部電極７０を形成することと示したが、セラミック積層体１０上に外部電極７０をまず形成し、セラミック積層体１０と外部電極７０とを同時に焼成することもできる。
【００３２】
このような方法で製造された多層セラミック基板１００は、キャビティ２０内にチップ素子４０を実装した後、セラミックスラリー５０でキャビティ２０を充填することによって、チップ素子４０が外部に露出しなくなる。また、セラミックスラリー５０によりチップ素子４０及びソルダーペースト３０が固定されているから、チップ素子４０が分離されるのを防止できるようになる。それだけでなく、焼成時に、セラミックスラリー５０がセラミック積層体１０と共に厚さ方向に収縮されることによって、キャビティ２０の変形を防止できるようになる。結果的に、多層セラミック基板１００の寸法精度及び信頼性が向上する。
【００３３】
以上では、本発明の好ましい実施の形態に対して図示し説明したが、本発明は、上述した特定の実施の形態に限定されず、特許請求の範囲で請求する本発明の要旨から逸脱せずに当該発明の属する技術分野における通常の知識を有した者により多様な変形実施が可能であることはもちろんで、このような変形実施は、本発明の技術的思想又は展望から個別的に理解されてはならない。
【図面の簡単な説明】
【００３４】
【図１Ａ】従来の技術による多層セラミック基板の垂直断面図である。
【図１Ｂ】従来の技術による多層セラミック基板の垂直断面図である。
【図２Ａ】本発明の一実施の形態による多層セラミック基板の製造方法を説明するための垂直断面図である。
【図２Ｂ】本発明の一実施の形態による多層セラミック基板の製造方法を説明するための垂直断面図である。
【図２Ｃ】本発明の一実施の形態による多層セラミック基板の製造方法を説明するための垂直断面図である。
【図２Ｄ】本発明の一実施の形態による多層セラミック基板の製造方法を説明するための垂直断面図である。
【図２Ｅ】本発明の一実施の形態による多層セラミック基板の製造方法を説明するための垂直断面図である。
【符号の説明】
【００３５】
１０  セラミック積層体
２０  キャビティ
３０  ソルダーペースト
４０  チップ素子
５０  セラミックスラリー
６０ａ、６０ｂ  拘束層
７０  外部電極
１００  多層セラミック基板
【図１Ａ】
2009111394.tif 000003
【図１Ｂ】
2009111394.tif 000004
【図２Ａ】
2009111394.tif 000005
【図２Ｂ】
2009111394.tif 000006
【図２Ｃ】
2009111394.tif 000007
【図２Ｄ】
2009111394.tif 000008
【図２Ｅ】
2009111394.tif 000009