(57)【要約】【課題】ＡＣ焼き付きの少ない液晶表示装置を提供する。【解決手段】本発明の液晶表示装置は、互いに対向する第１基板１および第２基板２を有する。また、複数の画素１０が配置し、複数の画素１０のそれぞれは、第１基板１と第２基板２との間に設けられた垂直配向型の液晶層３と、第１基板１の液晶層３側に設けられた第１電極４および第２基板２の液晶層３側に設けられた第２電極５を有する。液晶層３は９０°未満のプレチルト角をし、また、第１電極４および第２電極５のうちの少なくともいずれか一方は少なくとも１つのスリット１１を有する。【選択図】  図１
2009080197.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する第１基板および第２基板と、
複数の画素とを備え、
前記複数の画素のそれぞれは、
前記第１基板と前記第２基板との間に設けられた垂直配向型の液晶層と、
前記第１基板の前記液晶層側に設けられた第１電極および前記第２基板の前記液晶層側に設けられた第２電極を有し、
前記液晶層は８５°以上９０°未満のプレチルト角を示し、
前記第１電極および前記第２電極のうちの少なくともいずれか一方は少なくとも１つのスリットを有する、液晶表示装置。
【請求項２】
前記少なくとも１つのスリットの幅は、５μｍ以上２０μｍ以下の範囲内である、請求項１に記載の液晶表示装置。
【請求項３】
前記少なくとも１つのスリットは複数のスリットであって、
前記スリットの幅（Ｓ）に対する、前記スリットの幅方向に前記スリットが隣接する間隔（Ｌ）の比の値Ｌ／Ｓが、１以上６以下である、請求項１に記載の液晶表示装置。
【請求項４】
前記スリットで開口される部分の面積Ａ１と、前記複数の画素のうち前記スリットが形成された画素の表示部の面積Ａ２との比Ａ１／Ａ２が、０．０５以上０．５以下である、請求項１に記載の液晶表示装置。
【請求項５】
前記第１電極は画素電極であって、
前記第２電極は共通電極であって、
前記画素電極は、第１副画素電極および第２副画素電極を有し、
少なくともある中間調を表示するとき、前記第１副画素電極と前記共通電極との間に印加される実効電圧は、前記第２副画素電極と前記共通電極との間に印加される実効電圧よりも高く、
前記少なくとも１つのスリットは、前記第１副画素電極のみに形成されている、請求項１から４のうちいずれか１項に記載の液晶表示装置。
【請求項６】
前記スリットで開口される部分の面積Ａ１と、前記第１副画素電極の表示部の面積Ａ２との比Ａ１／Ａ２が、０．０５以上０．５以下である、請求項５に記載の液晶表示装置。
【請求項７】
前記複数の画素のそれぞれにおいて、前記液晶層は、前記第１電極と前記第２電極との間に所定の電圧が印加されたときに、前記液晶層の厚さ方向における中央付近の液晶分子のチルト方向が互いに異なる複数のドメインを形成する、請求項１から６のうちいずれか１項に記載の液晶表示装置。
【請求項８】
前記複数のドメインは、前記液晶分子の前記チルト方向が互いに９０°の整数倍だけ異なる、第１液晶ドメイン、第２液晶ドメイン、第３液晶ドメインおよび第４液晶ドメインである、請求項７に記載の液晶表示装置。
【請求項９】
前記複数の画素のそれぞれは、前記液晶層と前記第１電極との間、および前記液晶層と前記第２電極との間に形成された一対の配向膜をさらに有し、
一方の配向膜が規定するプレチルト方向と、他方の配向膜が規定するプレチルト方向は、互いに略９０°異なる、請求項１から８のうちいずれか１項に記載の液晶表示装置。
【請求項１０】
前記複数の画素のそれぞれは、前記液晶層と前記第１電極との間、および前記液晶層と前記第２電極との間に形成された一対の光配向膜をさらに有する、請求項１から９のうちいずれか１項に記載の液晶表示装置。
【請求項１１】
前記光配向膜は、偏光紫外線照射によって光二量化反応を起こし、前記液晶層の前記プレチルト角を発現させる光配向膜である、請求項１０に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関し、特に広視野角特性を有する液晶表示装置に関する。
【背景技術】
【０００２】
従来から、液晶ディスプレイに、同一のパターンを長い時間表示し続けると、そのパターンが焼き付くという現象が生じることが問題になっていた。
【０００３】
焼き付きが最も顕著に見えるのは、例えば、黒色のバックに白色のウィンドウパターンを表示させた状態でエイジング試験を行ったときである。エイジングを行った後、パネル全体に均一な中間調（灰色）を表示させると、例えばノーマリブラックモード（電圧無印加時に黒表示）では電圧が印加されていた白色が表示されていた部分（白ウィンドウ部）のほうが、黒色が表示されていた部分（黒バック部）よりも明るく見える。この原因は、主に、液晶層中に存在する不純物イオンが、電圧が印加されている白ウィンドウ部に引き寄せられて配向膜表面に蓄積され、白ウィンドウ部にＤＣ成分が発生することと考えられている。そのため、白ウィンドウ部と背景の黒表示部とで最適対向電圧が異なることとなる。このことは、焼き付きが見えている状態から対向電極の電位を変えていくと、一旦、焼き付きが見えにくくなった後、再び顕著に見えてくるという現象から確認できる。この焼き付きを、「ＤＣ焼き付き」と呼ぶ。従来から、ＤＣ焼き付きを防止するために、液晶層中の不純物イオン量を減らすことや、不純物イオンが吸着しにくい配向膜材料を用いること、または、そのような液晶材料と配向膜材料の組合せを見つけること等の対策がなされてきた。
【特許文献１】ＷＯ２００６／１３２３６９Ａ１
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明者は、液晶層に誘電率異方性が負の液晶材料を用い、９０°未満のプレチルト角を有する液晶表示装置について、ＤＣ焼き付きとは別の原因で焼き付きが生じることを見出した。この焼き付きは、残留ＤＣに起因しないことから、「ＡＣ焼き付き」と呼ぶこととする。ＡＣ焼き付きは、液晶層に電圧を印加し続けると、時間の経過と共に、配向膜によって規制されている（アンカリングされている）液晶分子のプレチルト角が変化することが原因であると考えられる。
【０００５】
ＡＣ焼き付きの原因は、液晶分子のプレチルト角（以下では、プレチルト角を基板面からの立ち上がり角度で定義する）が電圧印加により小さくなり、ＶＴカーブが閾値付近でより急峻に立ち上がることにあると本発明者らは推察した。例えば、図１６（ａ）に示すように、黒色のバックに白色のウィンドウパターンを表示させた状態でエージング試験を行うと、白ウィンドウ部には電圧が印加されているので、時間経過とともに液晶分子のチルト角が小さくなる。しかし、黒バック部には電圧が印加されていないので液晶分子のチルト角は変化しない。その後、図１６（ｂ）に示すように、パネル全体に均一な中間調を表示させると、白ウィンドウ部（輝度Ｌ１）のほうが黒バック部（輝度Ｌ２）よりも明るく見えてしまう。対向電極の電位を変えていっても焼き付きの見え方に変化はなく、この焼き付きはＤＣ焼付きではないことが分かる。この現象は、垂直配向型の液晶表示装置を利用し、ノーマリブラックモードで表示する場合に顕著であるが、他のモードでも生じると考えられる。
【０００６】
本発明は上記課題を解決するためになされたものであり、その目的は、液晶分子のチルト角に起因する焼き付きが改善された液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の液晶表示装置は、互いに対向する第１基板および第２基板と、複数の画素とを備え、前記複数の画素のそれぞれは、前記第１基板と前記第２基板との間に設けられた垂直配向型の液晶層と、前記第１基板の前記液晶層側に設けられた第１電極および前記第２基板の前記液晶層側に設けられた第２電極を有し、前記液晶層は８５°以上９０°未満のプレチルト角を示し、前記第１電極および前記第２電極のうちの少なくともいずれか一方は少なくとも１つのスリットを有する。
【０００８】
ある実施形態において、前記少なくとも１つのスリットの幅は、５μｍ以上２０μｍ以下の範囲内である。
【０００９】
ある実施形態において、前記少なくとも１つのスリットは複数のスリットであって、前記スリットの幅（Ｓ）に対する、前記スリットの幅方向に前記スリットが隣接する間隔（Ｌ）の比の値Ｌ／Ｓが、１以上６以下である。
【００１０】
ある実施形態において、前記スリットで開口される部分の面積Ａ１と、前記複数の画素のうち前記スリットが形成された画素の表示部の面積Ａ２との比Ａ１／Ａ２が、０．０５以上０．５以下である。
【００１１】
ある実施形態において、前記第１電極は画素電極であって、前記第２電極は共通電極であって、前記画素電極は、第１副画素電極および第２副画素電極を有し、少なくともある中間調を表示するとき、前記第１副画素電極と前記共通電極との間に印加される実効電圧は、前記第２副画素電極と前記共通電極との間に印加される実効電圧よりも高く、前記少なくとも１つのスリットは、前記第１副画素電極のみに形成されている。
【００１２】
ある実施形態において、前記スリットで開口される部分の面積Ａ１と、前記第１副画素電極の表示部の面積Ａ２との比Ａ１／Ａ２が、０．０５以上０．５以下である。
【００１３】
ある実施形態では、前記複数の画素のそれぞれにおいて、前記液晶層は、前記第１電極と前記第２電極との間に所定の電圧が印加されたときに、前記液晶層の厚さ方向における中央付近の液晶分子のチルト方向が互いに異なる複数のドメインを形成する。
【００１４】
ある実施形態において、前記複数のドメインは、前記液晶分子の前記チルト方向が互いに９０°の整数倍だけ異なる、第１液晶ドメイン、第２液晶ドメイン、第３液晶ドメインおよび第４液晶ドメインである。
【００１５】
ある実施形態において、前記複数の画素のそれぞれは、前記液晶層と前記第１電極との間、および前記液晶層と前記第２電極との間に形成された一対の配向膜をさらに有し、一方の配向膜が規定するプレチルト方向と、他方の配向膜が規定するプレチルト方向は、互いに略９０°異なる。
【００１６】
ある実施形態において、前記複数の画素のそれぞれは、前記液晶層と前記第１電極との間、および前記液晶層と前記第２電極との間に形成された一対の光配向膜をさらに有する。
【００１７】
ある実施形態において、前記光配向膜は、偏光紫外線照射によって光二量化反応を起こし、前記液晶層の前記プレチルト角を発現させる光配向膜である。
【発明の効果】
【００１８】
本発明の液晶表示装置では、液晶層に印加される電圧により、縦電界だけでなく、スリットに起因した斜め方向の電界（フリンジ電界）が生じる。このフリンジ電界の影響により、スリット付近の液晶分子はそれ以外の領域より先に倒れ始める。すなわち、画素内のスリット付近の透過率は他の領域よりも高くなり、画素全体でみると、ＶＴカーブが立ち上がり始める電圧の値が小さくなる結果、ＶＴカーブの立ち上がりがなだらかになり、ＡＣ焼き付きによる黒浮きが視認されにくくなる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照しながら本発明の好ましい実施形態を詳しく説明する。
【００２０】
まず、図１（ａ）、（ｂ）を参照して、本発明による液晶表示装置の実施形態について説明する。本実施形態の液晶表示装置は、図１（ｂ）に示すように、互いに対向する第１基板１および第２基板２を有する。また、本実施形態の液晶表示装置には複数の画素１０が配置し、複数の画素１０のそれぞれは、第１基板１と第２基板２との間に設けられた垂直配向型の液晶層３を有する。また、複数の画素１０のそれぞれは、第１基板１の液晶層３側に設けられた第１電極４と、第１電極４の液晶層３側に設けられた配向膜６とを有し、第２基板２の液晶層３側に設けられた第２電極５と、第２電極５の液晶層３側に設けられた配向膜７とを有する。配向膜６、７は、液晶層３における液晶分子３ａの配向を規定し、配向膜６、７によって配向が規定される液晶分子３ａは、８５°以上９０°未満のプレチルト角を示す。
【００２１】
図１（ａ）に示すように、画素１０は、複数のドメイン１２〜１５を有している。ドメイン１２〜１５は、画素１０において、２行２列のマトリクス状に配置している。また、ドメイン１２〜１５は、第１電極４と第２電極５との間に所定の電圧が印加されたときに、液晶層３の厚さ方向における中央付近の液晶分子のチルト方向が互いに異なる性質を有する。画素１０において、表示領域１６の外側は、ブラックマトリクスとなり、光が遮光されている。
【００２２】
従来のＭＶＡ型液晶表示装置においては、電極スリットや電極上に形成された誘電体リブ（突起）などの配向制御手段によって、電圧を印加した時に液晶分子が倒れる方向を規定しており、電圧無印加時における垂直配向膜上の液晶分子のプレチルト角は９０°であった。逆に言うと、電圧無印加時にプレチルト角が９０°で垂直配向している液晶分子が電圧によって倒れる方向を規定するために、上記の配向規制手段を用いていた（特許第２９４７３５０号公報）。配向規制手段（スリットやリブ）は線状であることから、液晶分子に対する配向規制力が画素領域内で不均一となるため、例えば、応答速度に分布が生じるといった問題があった。また、スリットやリブを設けた領域の光の透過率が低下するので、表示輝度が低下するという問題もあった。
【００２３】
これに対して、本発明による実施形態の液晶表示装置は、配向膜によって規定されるプレチルト角を９０°未満とし、配向膜そのものでプレチルト方向を規定するものである。このように配向膜によってプレチルト方向を規定すると、従来のＭＶＡモードの液晶表示装置における上記の問題が起こらない（ＷＯ２００６／１３２３６９Ａ１参照）。
【００２４】
本実施形態の液晶表示装置は、具体的には、互いの基板でプレチルト方向が直交する垂直配向膜を用いることにより、液晶分子がツイスト構造となるＶＡモード（以下、ＶＡＴＮ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ  Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モードまたはＲＴＮ（Ｒｅｖｅｒｓｅ  Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モードという）である。ＶＡＴＮモードでは、各垂直配向膜によって規定される液晶分子のプレチルト方向は、液晶層を介してクロスニコル配置される一対の偏光板の吸収軸と平行または直交する。ＶＡＴＮモードでは、液晶層に十分な電圧（少なくとも最高階調の表示のための信号電圧）が印加されたとき液晶層の厚さ方向における中央付近の液晶分子のチルト方向は、一対の配向膜によって規定される２つのプレチルト方向を略２等分する方向になる。図１（ａ）に示すような２行２列に配列するドメインを設ける場合、ＶＡＴＮモードを採用すると、両方の配向膜に対する配向処理（ラビングまたは光照射）の回数を合計で最低４回とすることが出来るという利点がある。
【００２５】
配向膜によってプレチルト方向を規定する液晶表示装置では、焼き付きの発生が問題となっていた。本発明者は、液晶ディスプレイに、同一のパターンを長時間表示し続けるとそのパターンが焼き付く原因として、ＡＣ焼き付きという現象を見出した。このＡＣ焼き付きは、液晶層に電圧を印加し続けると、時間の経過と共に、配向膜によって規制されている液晶分子のプレチルト角が小さくなり（寝る方向に変化し）、ＶＴカーブ（電圧−透過率曲線）の立ち上がりが閾値付近で急峻に立ち上がることにより生じると考えられる。なお、ＶＴカーブの立ち上がりについては、後に、図３等を参照しながら詳細に説明する。
【００２６】
このＡＣ焼き付きへの対策として、本実施形態の液晶表示装置では、第１電極４および第２電極５のうちの少なくともいずれか一方が、少なくとも１つのスリット１１ａ〜１１ｄを有する。このスリット１１ａ〜１１ｄの付近では、液晶層３に印加される電圧により生じる縦電界だけでなく、スリット１１ａ〜１１ｄに起因した斜め方向の電界（フリンジ電界）が生じる。このフリンジ電界の影響により、スリット１１ａ〜１１ｄを形成しない場合と比較して、スリット１１ａ〜１１ｄ付近における液晶分子３ａはそれ以外の領域より先に倒れ始める。その結果、スリット１１ａ〜１１ｄ付近の透過率は他の領域よりも高くなり、画素全体でみると、ＶＴカーブが立ち上がり始める電圧の値が小さくなる。これにより、ＶＴカーブの立ち上がりがなだらかになり、ＡＣ焼き付きによる黒浮きが視認されにくくなる。
【００２７】
なお、スリット１１ａ〜１１ｄは、共通電極および画素電極のうちのいずれか一方のみに形成されていてもよいし、両方に形成されていてもよい。共通電極および画素電極のうちのいずれか一方のみにスリット１１ａ〜１１ｄが形成される場合には、他方の電極における液晶層側の表面は、スリットやリブを有しておらず平坦である。
【００２８】
（スリットの向きについて）
本願発明者は、スリットをどの方向に向けて形成すれば、より効果的にＶＴカーブをなだらかにすることができるかをシミュレーションした。図２（ａ）〜（ｃ）は、液晶層に電圧が印加されたときに液晶分子が傾斜する方向と、スリットの伸びる方向との関係を模式的に示す図である。図２（ａ）は、液晶分子（液晶層の中層部に位置する液晶分子）が傾斜する方向に平行な方向に伸びるスリットＡを、図２（ｂ）は、液晶分子が傾斜する方向に垂直な方向に伸びるスリットＢを、図２（ｃ）は、液晶分子が傾斜する方向から４５°傾いた方向に伸びるスリットＣを示す。図２（ａ）〜（ｃ）に示すスリットは、１画素内の１ドメインごとに形成した。
【００２９】
スリットＡ〜Ｃにおける遮光部Ｌおよび開口部Ｓの値は、スリットＡ、ＣについてはＬ／Ｓ＝３２．５μｍ／２．５μｍ、３０μｍ／５μｍ、２５μｍ／１０μｍとし、スリットＢについては、Ｌ／Ｓ＝３２．５μｍ／２．５μｍ、３０μｍ／５μｍ、２５μｍ／１０μｍ、２０μｍ／１５μｍとした。
【００３０】
図２（ａ）〜（ｃ）において、実線の矢印は、上側基板に形成された配向膜によって配向規制された液晶分子のプレチルト方向を示し、破線の矢印は、下側基板に形成された配向膜によって配向規制された液晶分子のプレチルト方向を示す。それぞれ、基板面を基準にしたプレチルト方向を示している。この場合、上側基板側の液晶分子のチルト方向と下側基板側の液晶分子のチルト方向は直交するので、電圧印加時に液晶分子はツイスト配向を呈し、液晶層の層面内および厚さ方向における中央付近の液晶分子のチルト方向は、上側基板側および下側基板側のチルト方向を、ちょうど２等分する方向に配向する。
【００３１】
偏光子および検光子は、図２（ｄ）に示すように、偏光子の吸収軸（Ｐ）と検光子の吸収軸（Ａ）とが、それぞれ、上下（時計の文字盤の１２時−６時）方向および左右（時計の文字盤の９時−３時）方向になるように設ける。
【００３２】
配向膜として垂直配向膜を用い、液晶層に電圧が印加されないときには、液晶層の層面内および厚さ方向における中央付近の液晶分子は９０°に近いチルト角を有している。電圧が印加されないときには、液晶パネルの表示は黒表示となる。液晶層に電圧が印加されると、液晶分子が傾斜し、光が漏れてくる。
【００３３】
ＡＣ焼き付きが起こる前のプレチルト角を８７．５°とし、通電エージング等のストレスをかけた後、つまり焼き付きが起こったと想定した後のプレチルト角を８７．４°とした。すなわち、通電エージングで０．１°だけチルト角が小さくなったと仮定して２次元のシミュレーションを行った。図３（ａ）〜（ｃ）に２次元シミュレーション結果を示す。
【００３４】
図３（ａ）〜（ｃ）は、それぞれ、スリットＡ〜Ｃを有する系を用いたシミュレーション結果を示している。図３（ａ）〜（ｃ）において、横軸は印加電圧を示し、縦軸は、プレチルト角に８７．４°を与えて計算した透過率を、プレチルト角に８７．５°を与えて計算した透過率で割った値ΔＴを示している。つまり、ΔＴは、焼き付いた領域の透過率を、焼き付いていない領域の透過率で割った値であり、焼き付きによる輝度（透過率）の増大の程度をダイレクトに表している。図３（ａ）〜（ｃ）に示すように、ΔＴの値は１００％より大きく、プレチルト角に８７．４°を与えた領域の方が８７．５°を与えた領域よりも、透過率が高くなっていることがわかる。ΔＴの値が１００を超えて大きくなるほど、ＡＣ焼き付きによる影響が大きいことを示している。
【００３５】
図３（ａ）〜（ｃ）のいずれにおいても、スリットを有しない系（ｒｅｆ）のΔＴは、２〜３Ｖの間でピークを示している。ΔＴは、最大で１２０％を超える程度の値を示している。それに対し、スリットを有する系では、スリットの開口部幅（Ｓ）が５μｍ程度以上になれば、いずれのスリットＡ〜ＣでもΔＴが小さくなることが分かる。つまり、スリットを有する系ではいずれも、スリットを形成しない系よりもＡＣ焼き付きが改善されていることがわかった。また、例えばＬ／Ｓ＝２５μｍ／１０μｍのΔＴを比較すると、スリットＢ、スリットＡ、スリットＣの順にＡＣ焼き付きがよくなっていることも分かった。
【００３６】
（ＡＣ焼き付きの生じやすい階調について）
次に、階調とＡＣ焼き付きとの関係をシミュレーションにより調べた結果について説明する。図４は、スリットＢを有する系において、階調とΔＴとの関係を示すグラフ図である。ここでは２５６階調（０〜２５５）の場合について説明する。図４において、縦軸はΔＴの値を示し、横軸は階調を示している。なお、図４のΔＴも、プレチルト角に８７．４°を与えて計算した透過率を、プレチルト角に８７．５°を与えて計算した透過率で割った値を示している。図４に示すように、およそ６／２５５階調程度から３０／２５５階調程度までの比較的低階調範囲において、ΔＴの値が大きくなっており、この範囲で焼き付きが大きくなっていることがわかる。例えば５０／２５５階調程度以上の階調になると焼き付きが小さくなることが予想されるが、この傾向は、シミュレーションだけでなく、実パネルを用いた試験でも同様であった。
【００３７】
Ｌ／Ｓ＝２５μｍ／１０μｍのスリットを有する系では、スリットを有しない系（ｒｅｆ）と比べて、３０／２５５階調付近でのΔＴの値がおよそ半分の値になる。これにより、ＡＣ焼き付き自体も半減していることがわかる。
【００３８】
（スリットのサイズについて）
図５は、スリットＢを有する系を用い、正面方向のＶＴカーブを計算した結果を示すグラフ図である。なお、縦軸の透過率Ｔｒは、スリットを有しない系に７Ｖの電圧を印加したときの透過率で規格化した値である。図５に示すように、Ｌ／Ｓの値が小さくなると、スリットを有しない系と比較して、正面方向の透過率が低下することが分かる。この結果から、スリットの幅（Ｓ）に対する、スリットの幅方向にスリットが隣接する間隔（Ｌ）の比の値Ｌ／Ｓが、１以上６以下であることが好ましい。Ｌ／Ｓの値が６以下であることにより、ＡＣ焼き付きを効果的に改善することができると共に、Ｌ／Ｓの値が１以上であることにより、透過率の低下による悪影響（明るさのロスなど）を回避することができる。特にＬ／Ｓの値が２５μｍ／１０μｍよりも小さくなると、スリットを有しない系と比較して、正面方向の透過率がおよそ３０％以上低下するので、Ｌ／Ｓの値は、より好ましくは２．５以上６以下である。スリットの幅の具体的な値としては、５μｍ以上２０μｍ以下の範囲内にあることが好ましい。
【００３９】
また、スリットで開口される部分の面積をＡ１とし、そのスリットが形成される画素（分割駆動を行う場合は、スリットを形成する副画素）の表示部の面積をＡ２とすると、Ａ１／Ａ２の値は、０．０５以上０．５以下であることが好ましい。例えば、図１（ａ）に示す画素において、面積Ａ１はスリット１１ａ〜１１ｄが開口する面積であり、面積Ａ２は、表示部１６内（つまりブラックマトリクスよりも内側）の領域の面積である。Ａ１／Ａ２の値が０．０５以上であることにより、ＡＣ焼き付きを効果的に改善することができると共に、Ａ１／Ａ２の値が０．５以下であることにより、透過率の低下による悪影響（明るさのロスなど）を回避することができる。なお、より好ましいＡ１／Ａ２の値は、０．１以上０．３以下である。
【００４０】
（画素分割駆動について）
次に、ＡＣ焼き付きを低減しつつ、明るさの低下も抑制することのできるセル構成について検討した結果について説明する。
【００４１】
視野角改善の一手法として、画素分割駆動（マルチ画素駆動ともいう）という方法が知られている（２００４−６２１４６号公報（米国特許第６９５８７９１号明細書））。図６に示すように、通常駆動では、１画素ごとに単一な電圧を印加して駆動を行う。それに対し、画素分割駆動では、１画素を、明るさの異なる複数（例えば２つ）の副画素に分割する。そして、副画素ごとに補助容量を設け、補助容量を構成する補助容量対向電極（ＣＳバスラインに接続されている）を副画素ごとに電気的に独立とし、補助容量対向電極に供給する電圧を変化させる。これにより、複数の副画素の液晶層に印加される実効電圧を異なるものとする。この手法を用いると、γ特性の視角依存性が改善する。
【００４２】
ここで、図７を参照しながら画素分割駆動を行った場合のＶＴカーブについて説明する。図７には、相対的に明るい副画素（明副画素）のＶＴカーブと、相対的に暗い副画素（暗副画素）のＶＴカーブが示されている。明副画素のＶＴカーブは、画素全体のＶＴカーブ（実線で示す）よりも低電圧寄りに現れているのに対し、暗副画素のＶＴカーブは、画素全体のＶＴカーブよりも高電圧寄りに現れている。図７に示す明副画素と暗副画素との面積比は１：１であるため、画素全体としてのＶＴカーブは、明副画素のＶＴカーブと暗副画素のＶＴカーブとの平均となる。なお、本明細書および図面において、例えば、明副画素と暗副画素との比が１：１である分割駆動のことを、「画素分割駆動１：１」と呼ぶ。
【００４３】
図８に、通常駆動のＶＴカーブ、画素分割駆動１：１のＶＴカーブ、および画素分割駆動１：２のＶＴカーブを示す。図８から、通常駆動の場合と比較して、画素分割駆動の場合では、ＶＴカーブの立ち上がりがなだらかになっていることがわかる。これは、明副画素のＶＴカーブが立ち上がる電圧を相対的に低くし、暗副画素のＶＴカーブが立ち上がる電圧を相対的に高くして、これらの電圧に差を設けたため、画素全体としてのＶＴカーブの立ち上がりをなだらかにできたことが原因と考えられる。さらに、画素分割駆動１：１の場合よりも画素分割駆動１：２の場合のほうが、ＶＴカーブの立ち上がりがなだらかになっていることから、明副画素に対する暗副画素の割合を大きくすれば、ＶＴカーブがなだらかになることが分かる。なお、暗副画素に対する明副画素の割合を大きくすると、ＶＴカーブが急峻に立ち上がる傾向が強くなるため、好ましくない。
【００４４】
なお、暗副画素のＶＴカーブの透過率も、最終的に明副画素のＶＴカーブの透過率に追いつくため、液晶パネルにおいて明るさのロスが生じることはない。
【００４５】
この画素分割駆動に、ＡＣ焼き付きを低減するためのスリットを組み合わせて、ＶＴカーブをなだらかにしつつ、明るさのロスを少なくできる形態を検討した。
【００４６】
明副画素にＬ／Ｓ＝２５μｍ／１０μｍのスリットＢを形成して、正面方向のＶＴカーブを計算した。なお、画素分割駆動の明副画素と暗副画素の面積比は１：１と１：２の２通りにした。図９に、スリットを有する２種類の画素分割駆動のＶＴカーブと、スリットを有し、画素を分割しない通常の駆動のＶＴカーブとを示す。スリットとしては、Ｌ／Ｓ＝２５μｍ／１０μｍのスリットＢを形成した。図９からわかるように、画素分割を行わない通常駆動の場合には、明るさ（７Ｖ印加時の透過率）が、スリットを有さず画素分割駆動を行わない比較例（ｒｅｆ）よりも３０％以上低下しているが、画素分割駆動１：１、１：２の場合には、明るさのロスを改善することができている。例えば、画素分割駆動１：２の系では、比較例に対する明るさのロスを１２％程度にまで少なくすることができた。
【００４７】
図１０、１１は、スリットを有し、画素分割駆動を行う系における、階調と透過率（ΔＴ）との関係を示すグラフ図である。なお、スリットとしては、Ｌ／Ｓ＝２５μｍ／１０μｍのスリットＢを形成した。図１０、１１に示す結果では、図４に示す通常駆動（画素分割駆動なし、Ｌ／Ｓ＝２５μｍ／１０μｍのスリットＢ）の場合と比較して、さらにＡＣ焼き付き（ΔＴ）が低減されていることが分かる。同じ階調、例えば３０／２５５階調で見ると、通常駆動の場合にはΔＴが約１０５％以上であったのに対し、画素分割駆動１：２の場合にはΔＴが約１０３％程度にまで小さくなっている。
【００４８】
以上のように、画素分割駆動を行う液晶パネルにおいて、先に立ち上がる明副画素にスリットを設けることで、ＡＣ焼き付きを低減できると共に、明るさのロスも抑えることが可能となる。
【００４９】
なお、暗副画素にスリットを設けてしまうと、充分高い電圧（例えば７Ｖ程度）を印加しても暗副画素のＶＴカーブが明副画素のＶＴカーブに追いつかず、明るさをロスしてしまうため、好ましくない。すなわち、スリットは明副画素のみに設けることが好ましい。
【００５０】
例えば図７に示すように、明副画素のＶＴカーブは、実効電圧が２Ｖ程度のときに立ち上がり始めるのに対し、暗副画素のＶＴカーブは、実効電圧が２．５ボルトを超えないと立ち上がり始めない。１画素としてのＶＴカーブはこれら２つの副画素のＶＴカーブの平均であり、そのＶＴカーブの立ち上がりは、通常駆動時のＶＴカーブの立ち上がりよりもなだらかになる。
【００５１】
また、液晶層には、縦電界だけでなく、スリットに起因した斜め方向の電界（フリンジ電界）が生じる。このフリンジ電界の影響により、スリットを形成しない場合と比較して、スリット付近の液晶分子がそれ以外の領域よりも先に倒れ始める。すなわち、画素内のスリット付近の透過率は他の領域よりも高くなり、画素全体でみると、ＶＴカーブが立ち上がり始めるときの電圧の値が小さくなる結果、ＶＴカーブの立ち上がりがなだらかになる。
【００５２】
（３次元シミュレーション）
次に、スリットを設けることによるＡＣ焼き付きの低減を検証するため、３次元液晶配向シミュレーションを行った結果について説明する。
【００５３】
図１２および図１３は、３次元液晶配向シミュレーションを行ったモデルの１画素の一例を示す図である。図１２および図１３（ａ）〜（ｄ）に示すように、シミュレーションには、４ドメインのＶＡＴＮモードの液晶表示装置を用いた。図１２には、ＴＦＴ基板上の画素電極である透明電極（ＩＴＯ電極）１７と、実際に光が透過する表示領域１６とが示されている。表示領域１６の外周部は、ＣＦ（カラーフィルタ）基板側のＢＭ（ブラックマトリクス）により光が遮光される。また、１画素として２行２列のマトリクス状に４つのドメイン１２〜１５が配置し、それぞれのドメイン１２〜１５には、スリット１１ａ〜１１ｄが２本ずつ形成されている。スリット１１ａ〜１１ｄとしては、図２（ｂ）に示すスリットＢを形成し、Ｌ／Ｓ＝２４／８μｍのものを用いた。図１３（ａ）は、液晶パネルをパネル上面（上側基板（ＣＦ基板））側からみた図であり、図１３（ｂ）は、ＣＦ基板をＣＦ面を上にしてみた図である。
【００５４】
配向膜としては、紫外線照射によって液晶分子のチルト角が発現する、所謂、光配向膜を用いた。光配向膜の配向処理は、基本的にストライプ状のマスクを用い、斜め方向から偏光紫外線を照射して行う。図１３（ａ）、（ｂ）において、実線の矢印はＣＦ基板側の光配向膜の紫外線照射方向を示し、破線の矢印はＴＦＴ基板側の光配向膜の紫外線照射方向を示している。このように、紫外線照射方向が互いに９０°異なる２枚の光配向膜を上下基板に貼り合わせる。
【００５５】
図１３（ｃ）において、実線の矢印はＣＦ基板側のチルト方向を示し、破線の矢印はＴＦＴ基板側のチルト方向を示す。本実施形態で用いた光配向膜は紫外線照射方向とチルト方向とが互いに逆方向となる。
【００５６】
図１３（ｃ）に示すように、閾値以上の電圧を印加すると、液晶層の厚さ方向における中央付近の液晶分子２０が、上下基板の配向処理方向をちょうど２等分する方位に倒れる。また、図１３（ｃ）に示すように、隣接するドメインの境界には、暗い輝度の線２１（暗線と称する）が発生する。図１３（ｄ）は、閾値電圧以上の電圧印加時における配向状態を顕微鏡で観察した画像を示す図であり、暗線２１が現れた状態を示す。
【００５７】
このシミュレーションでは、画素分割駆動は考慮せず、通常駆動を想定した。また、計算を簡単化するべく、１画素の１つのドメインのみを取り出してモデルを立てて、計算を行った。実際に３次元シミュレーションを実施したのは、図１４（ａ）に示す５６μｍ×６７．２μｍの領域である。比較例（ｒｅｆ）は、同サイズの領域でスリットを有しないものとした。また、計算に時間がかかることと、およびＡＣ焼き付きが顕著なのは閾値付近とそれを少し超えた階調領域であることに鑑み、０Ｖから３．５Ｖの電圧範囲でシミュレーションを実施した。ただし、スリットを形成することによる透過率のロスの程度を評価するために、７Ｖの電圧を印加した時の透過率のみ別に計算した。また、初期のチルト角（プレチルト角）を８９．０°、焼き付いた時のチルト角を８８．９°として計算を行った。
【００５８】
表１は、図１４（ａ）に示す領域に７Ｖの電圧を印加した時の透過率比および透過率を計算した結果を示す。なお、透過率比は、比較例（ｒｅｆ）を１００とした場合の相対的な値であり、透過率は空気を１００とした場合の透過率である。表１には、スリットＢを有する領域（サンプルＢと呼ぶ）の計算結果だけでなく、比較のため、スリットＡ、Ｃを有する領域（それぞれサンプルＡ、Ｃと呼ぶ）の計算結果も示す。サンプルＢ（Ｌ／Ｓ＝２４μｍ／８μｍ）では、スリットなしの場合（ｒｅｆ）と比べて透過率を３０％程度ロスする。これは、先に計算した２次元計算結果（図９に示す）の値と同等である。
【００５９】
【表１】
2009080197.tif 000003
【００６０】
図１４（ｂ）に、ＡＣ焼き付きが生じていないとき（プレチルト角８９．０°）の、比較例（ｒｅｆ）およびサンプルＢのＶＴカーブの計算結果を示す。図１４（ｂ）における縦軸は、比較例（ｒｅｆ）に７Ｖの電圧を印加した場合の透過率を１００とした場合の数値を示している。図１４（ｂ）に示す計算結果を対数にしたものを図１４（ｃ）に示す。図１４（ｃ）から明らかなように、スリットを設けることにより、ＶＴカーブの立ち上がりがなだらかになっていることが計算でも確認された。
【００６１】
図１４（ｄ）における縦軸のΔＴは、ＡＣ焼き付きが生じていない場合（プレチルト角８９．０°）の透過率を、ＡＣ焼き付きが生じている場合（チルト角８８．９度）の透過率で割った値の百分率を示す。図１４（ｄ）に示す結果から、より実際の液晶パネルに近い状態の３次元計算でも、サンプルＢのＡＣ焼き付きは比較例（ｒｅｆ）の焼き付きと比べて約１／３以下に抑えられることが分かった。
【００６２】
さらに、１ドメイン内における３次元の輝度マップについて図１５を参照しながら説明する。図１５に、比較例（ｒｅｆ）およびサンプルＢに１．５Ｖから３．０Ｖの電圧を印加した時の輝度マップを示す。
【００６３】
なお、電圧無印加時の輝度マップも計算し、スリットを設けても光漏れが生じないことを確認した。これにより、コントラストは低下しないことが確認できた。
【００６４】
次に、１．５Ｖから３．０Ｖの電圧範囲における輝度変化であるが、比較例（ｒｅｆ）では、輝度マップが単調に明るくなっている。すなわち、１．５Ｖの電圧印加時には、全面黒表示のままであり、３．０Ｖの電圧を印加したときには、全面が一様に明るくなっている。これに対し、サンプルＢでは、１．５Ｖ印加時に、すでにスリットエッジ付近が明るくなっている。これは、スリット付近の液晶分子が、スリットエッジの斜め電界（フリンジ電界）の影響を受けて倒れたことが原因と考えられる。印加電圧の値を大きくしていくと、スリットから離れた領域は比較例（ｒｅｆ）と同様に明るくなるが、スリットの内側および周囲の液晶分子（ＴＦＴ基板またはＣＦ基板側からみてスリットの内側および周囲に配置する液晶分子）の動きは制限され、スリットの内側および周囲は暗いままである。また、印加電圧を７Ｖまで大きくしても、スリットの内側および周囲は暗いままであり、白輝度が低下することがわかった。
【００６５】
以上で述べた結果から、サンプルＢでは、比較例（ｒｅｆ）よりも先に透過率が上昇し始めるが、印加する電圧が大きくなると透過率の上昇度合いが少なくなる。この結果、ＶＴカーブの閾値付近の立ち上がりがなだらかになることが計算上でも示された。そして、ＶＴカーブの閾値付近の立ち上がりがなだらかになることにより、ＡＣ焼き付きが低減される。
【００６６】
なお、従来のＭＶＡ型液晶表示装置においては、スリットおよびリブに起因する輝度の低下が問題となっていた。本実施形態では、スリットを形成するが、リブを形成する必要はなく、また、スリットは、画素電極および共通電極のうちのいずれか一方に形成すればよい。したがって、本実施形態における輝度の低下の度合いはＭＶＡ型液晶表示装置における輝度の低下の度合いよりも小さく、本実施形態における輝度の低下の影響は小さい。
【００６７】
なお、上述の説明では、４ドメインＶＡＴＮモードを有する液晶表示装置を示したが、本発明は、ＶＡモード以外のモードに適用してもよいし、４ドメインＶＡＴＮモード以外のモードに適用してもよい。また、必ずしも光配向膜を有していなくてもよい。また、本発明の液晶表示装置は、かならずしもＴＦＴを有していなくてもよい。
【００６８】
例えば、本発明の液晶表示装置は、一般的なＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モードやＣＰＡ（Ｃｏｎｔｉｎｕｏｕｓ  Ｐｉｎｗｈｅｅｌ  Ａｌｉｇｎｍｅｎｔ）モードなどにも適用することができる。なお、ＣＰＡモードとは、画素電極に非中実部（導電層が無い部分、開口部）を設け、電圧印加時に画素電極の非中実部のエッジ部に生成される斜め電界を用いて、放射状傾斜配向を形成するモードのことをいう（特開２００２−２０２５１１号公報）。
【産業上の利用可能性】
【００６９】
本発明の液晶表示装置は、ＡＣ焼き付きが改善された良好な表示特性が得られる点で、産業上の利用可能性は高い。
【図面の簡単な説明】
【００７０】
【図１】（ａ）、（ｂ）は、本発明による実施形態の液晶表示装置を示す上面図および断面図である。
【図２】（ａ）〜（ｄ）は、液晶層に電圧が印加されたときに液晶分子が傾斜する方向と、スリットの伸びる方向との関係を模式的に示す図である。
【図３】（ａ）〜（ｃ）は、それぞれ、スリットＡ〜Ｃを有する系を用いたシミュレーション結果を示している。
【図４】スリットＢを有する系において、階調とΔＴとの関係を示すグラフ図である。
【図５】スリットＢを有する系を用い、正面方向のＶＴカーブを計算した結果を示すグラフ図である。
【図６】画素分割駆動を説明するための図である。
【図７】明副画素のＶＴカーブと暗副画素のＶＴカーブを示す図である。
【図８】通常駆動のＶＴカーブ、画素分割駆動１：１のＶＴカーブ、および画素分割駆動１：２のＶＴカーブを示す図である。
【図９】スリットを有する２種類の画素分割駆動のＶＴカーブと、スリットを有し、画素を分割しない通常の駆動のＶＴカーブとを示す図である。
【図１０】スリットを有し、画素分割駆動を行う系における、階調と透過率（ΔＴ）との関係を示すグラフ図である。
【図１１】スリットを有し、画素分割駆動を行う系における、階調と透過率（ΔＴ）との関係を示すグラフ図である。
【図１２】３次元液晶配向シミュレーションを行ったモデルの１画素の一例を示す図である。
【図１３】（ａ）〜（ｃ）は、３次元液晶配向シミュレーションを行ったモデルの１画素の一例を示す図であり、（ｄ）は閾値電圧以上の電圧印加時における配向状態を顕微鏡で観察した画像を示す図である。
【図１４】（ａ）は液晶パネルのうち実際にシミュレーションを行った領域を示す図であり、（ｂ）はＡＣ焼き付きが生じていないとき（プレチルト角８９．０°）の、比較例（ｒｅｆ）およびサンプルＢのＶＴカーブの計算結果を示す図であり、（ｃ）は（ｂ）に示す計算結果を対数表示した図であり、（ｄ）はＡＣ焼き付きが生じていない場合（プレチルト角８９．０°）の透過率を、ＡＣ焼き付きが生じている場合（チルト角８８．９度）の透過率で割った値の百分率を示す図である。
【図１５】１ドメイン内における３次元の輝度マップを示す図である。
【図１６】（ａ）、（ｂ）は、ＡＣ焼き付きにより起こる現象を説明するための図である。
【符号の説明】
【００７１】
１    第１基板
２    第２基板
３    液晶層
３ａ  液晶分子
４    第１電極
５    第２電極
１０  画素
１１  スリット
１２〜１５  ドメイン
１６  表示領域
１７  透明電極
【図１】
2009080197.tif 000004
【図２】
2009080197.tif 000005
【図３】
2009080197.tif 000006
【図４】
2009080197.tif 000007
【図５】
2009080197.tif 000008
【図６】
2009080197.tif 000009
【図７】
2009080197.tif 000010
【図８】
2009080197.tif 000011
【図９】
2009080197.tif 000012
【図１０】
2009080197.tif 000013
【図１１】
2009080197.tif 000014
【図１２】
2009080197.tif 000015
【図１３】
2009080197.tif 000016
【図１４】
2009080197.tif 000017
【図１５】
2009080197.tif 000018
【図１６】
2009080197.tif 000019