(57)【要約】【課題】優れた特性の強誘電体メモリを製造する方法を提供する。【解決手段】本発明の強誘電体メモリの製造方法は、第１電極と第２電極との間に挟持された強誘電体膜を有する強誘電体メモリの製造方法である。基板上方に、イリジウム膜５１ａを形成する工程と、イリジウム膜５１ａ上に第１の白金膜５３１ａを形成する工程と、第１の白金膜５３１ａが形成された基板を酸素雰囲気で熱処理し、第１の白金膜５３１ａを通してイリジウム膜５１ａの表層に酸素を熱拡散させることでこの表層を酸化イリジウム層５２ａとし、第１の白金膜５３１ａと酸化イリジウム層５２ａを含むイリジウム膜５１ａとを有する第１電極５ａを形成する工程と、第１電極５ａ上に強誘電体膜６ａを形成する工程と、強誘電体膜６ａ上に第２電極７ａを形成する工程と、を有する。【選択図】図３
2009071144.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と第２電極との間に挟持された強誘電体膜を有する強誘電体メモリの製造方法であって、
基板上方に、イリジウム膜を形成する工程と、
前記イリジウム膜上に第１の白金膜を形成する工程と、
前記第１の白金膜が形成された基板を酸素雰囲気で熱処理し、前記第１の白金膜を通して前記イリジウム膜の表層に酸素を熱拡散させることで該表層を酸化イリジウム層とし、前記第１の白金膜と前記酸化イリジウム層を含む前記イリジウム膜とを有する第１電極を形成する工程と、
前記第１電極上に強誘電体膜を形成する工程と、
前記強誘電体膜上に第２電極を形成する工程と、を有することを特徴とする強誘電体メモリの製造方法。
【請求項２】
前記第１電極を形成する工程では、前記酸化イリジウム層を形成した後に前記第１の白金膜上に第２の白金膜を形成して、第２の白金膜を有する第１電極を形成することを特徴とする請求項１に記載の強誘電体メモリの製造方法。
【請求項３】
前記第１電極を形成する工程では、前記第１の白金膜を５ｎｍ以上５０ｎｍ以下の厚さに形成することを特徴とする請求項１又は２に記載の強誘電体メモリの製造方法。
【請求項４】
前記第１電極を形成する工程では、前記第２の白金膜をスパッタリング法で形成することを特徴とする請求項２又は３に記載の強誘電体メモリの製造方法。
【請求項５】
前記第１電極を形成する工程では、前記第１の白金膜が形成された基板を５５０℃以上の温度に加熱して熱処理することを特徴とする請求項１〜４のいずれか一項に記載の強誘電体メモリの製造方法。
【請求項６】
前記イリジウム膜を形成する工程では、前記基板上方に自己配向性を有する金属材料で（１１１）配向の下地導電膜を形成し、該下地導電膜上にイリジウム膜を形成することを特徴とする請求項１〜５のいずれか一項に記載の強誘電体メモリの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体メモリの製造方法に関する。
【背景技術】
【０００２】
強誘電体メモリ（ＦｅＲＡＭ）は、強誘電体材料の自発分極を利用した低電圧及び高速動作が可能な不揮発性メモリであり、メモリセルが１トランジスタ／１キャパシタ（１Ｔ／１Ｃ）で構成できる。そのため、ＤＲＡＭ並の集積化が可能であることから、大容量の不揮発性メモリとして期待されている。ここで、強誘電体材料としては、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３：ＰＺＴ）等のペロブスカイト型酸化物やタンタル酸ビスマスストロンチウム（ＳｒＢｉ２ＴａＯ９：ＳＢＴ）等のビスマス層状化合物等が挙げられる。
【０００３】
ところで、強誘電体材料の強誘電特性を最大限に発揮させるためには、その結晶配向が極めて重要である。例えば、ＰＺＴはより大きな自発分極量を獲得するため、通常はＺｒ（ジルコニウム）に比べてＴｉ（チタン）を多く含む組成を採用する。この組成域ではＰＺＴが正方晶に属し、その自発分極軸であるｃ軸に配向させることで最大の分極量が得られる。ところが、実際にｃ軸配向させることは非常に難しく、ｃ軸と直交するａ軸配向成分が生じ、このａ軸配向成分は分極反転に寄与しないため、強誘電体特性が低下する。
【０００４】
そこで、ＰＺＴの結晶配向を（１１１）配向にすることにより、すべての結晶成分を分極反転に寄与させ、ｃ軸配向させた場合よりも電荷の取り出し効率を向上させる方法が考えられている。ＰＺＴの結晶配向を（１１１）配向させるためには、その下地となる下部電極の結晶配向が重要であるが、下部電極の材料は、熱的・化学的な安定性からイリジウムや白金等の貴金属に限定されている。
【０００５】
貴金属の中で白金は、ＰＺＴ系の強誘電体材料と格子定数が近く、良好な界面整合性が得られるため、下部電極の材料として最有力視されている。ところが、白金を下部電極とし、これを配線等の導電部に直接接続することは難しい。すなわち、強誘電体材料は、前記のように酸化物であるので還元されると劣化してしまうが、一方で配線や導電部は一般に酸化されると高抵抗化してしまう。ところが、白金は酸素を透過しやすいため、ＰＺＴに含まれる酸素が下部電極を透過して導電部を酸化しこれが高抵抗化することや、その際にＰＺＴが脱酸素され、ＰＺＴが還元されて劣化すること等の不都合が生じる。
【０００６】
このような不都合を回避するには、下部電極（白金）の下地に酸素を透過しない酸素バリア性のバリアメタルを設けることが考えられる。このようなバリアメタルは、バリア性に加えて強い自己配向性も有するＴｉを含有するＴｉＮやＴｉＡｌＮ（チタンアルミナイトライド）等を材料に用いることにより、下部電極や強誘電体膜の結晶配向を向上させることも期待されている。ところが、ＴｉＮやＴｉＡｌＮ等の材料は酸素を透過しにくいものの、強誘電体膜を形成する工程等において酸素雰囲気で熱処理を行うと、下部電極とバリアメタルとの間に酸素の拡散が生じ、バリアメタルが酸化され高抵抗化してしまう。
【０００７】
そこで、バリアメタル上にさらにイリジウム膜を設け、イリジウム膜及び白金膜からなる下部電極を設ける方法が考えられている。イリジウムは、その酸化物である酸化イリジウムが酸素バリア性を有するとともに導電性も有しているので、強誘電体膜と導電部との間のバリア膜として良好に機能する。しかしながら、イリジウム膜は白金膜との間で密着性が弱いため、白金膜上に強誘電体膜や上部電極等を形成すると、格子定数の違い等によるストレスが膜の面方向に蓄積して、剥離を生じることがある。そのため、イリジウム膜と白金膜との間に酸化イリジウム膜を有する三層構造の下部電極とし、酸化イリジウム膜によりイリジウム膜と白金膜との密着力を高める方法が特許文献１に開示されている。
【特許文献１】特開２００３−２８２８３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところが、特許文献１の方法では、Ｐｔの結晶配向を制御することが困難であった。すなわち、例えばＴｉＮやＴｉＡｌＮ等からなるバリアメタルを良好な（１１１）配向に形成し、この上に結晶構造をマッチングさせてイリジウム膜を（１１１）配向に形成しても、酸化イリジウムはイリジウムと異なってルチルタイプの結晶構造を有するため、本質的にイリジウム（１１１）面と格子マッチングしない。その結果、酸化イリジウムの配向性はランダムとなってしまう。したがって、酸化イリジウム膜上に形成する白金膜には、バリアメタルの（１１１）配向を反映させることができなかった。そして、白金膜の結晶配向は、白金の自己配向性によってのみ決定されるため、高度に（１１１）配向させることが困難となり、この上の強誘電体膜を十分に（１１１）配向させることができなかった。
【０００９】
本発明は、前記の事情に鑑み成されたものであって、良好な強誘電体膜を備えた良好な強誘電体メモリを製造する方法を提供することを目的の一つとする。
【課題を解決するための手段】
【００１０】
本発明の強誘電体メモリの製造方法は、第１電極と第２電極との間に挟持された強誘電体膜を有する強誘電体メモリの製造方法であって、基板上方に、イリジウム膜を形成する工程と、前記イリジウム膜上に第１の白金膜を形成する工程と、前記第１の白金膜が形成された基板を酸素雰囲気で熱処理し、前記第１の白金膜を通して前記イリジウム膜の表層に酸素を熱拡散させることで該表層を酸化イリジウム層とし、前記第１の白金膜と前記酸化イリジウム層を含む前記イリジウム膜とを有する第１電極を形成する工程と、前記第１電極上に強誘電体膜を形成する工程と、前記強誘電体膜上に第２電極を形成する工程と、を有することを特徴とする。
【００１１】
このようにすれば、第１の白金膜をイリジウム膜上に形成するので、イリジウム膜の結晶配向を第１の白金膜の結晶配向に反映させることができる。したがって、イリジウム膜の結晶配向を制御することにより、第１の白金膜の結晶配向を制御することが可能となる。よって、所望の結晶配向の第１の白金膜を形成することができ、第１の白金膜上にその結晶配向を反映させて所望の結晶配向の強誘電体膜を形成することができる。このようにして、優れた強誘電体特性の強誘電体膜を形成することができ、これを備えた優れた特性の強誘電体メモリを製造することができる。
【００１２】
また、第１の白金膜を形成した後にイリジウム膜と第１の白金膜との間に酸化イリジウム層を形成するので、第１の白金膜を所望の結晶配向に形成することができ、かつ酸化イリジウム層によりイリジウム膜と第１の白金膜との間の密着力を高めることができる。したがって、酸化イリジウム層を形成した後の工程や、製造された強誘電体キャパシタの使用中に、第１の白金膜とイリジウム膜とが剥離することを防止することができる。
【００１３】
なお、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３(チタン酸ジルコン酸鉛、ＰＺＴ）からなる強誘電体膜を形成すれば、ＰＺＴは、強誘電体材料としてよく知られているので、高信頼性の強誘電体膜を形成することができる。また、ＰＺＴは、白金と格子定数が近いので、強誘電体膜と下部電極との間で良好な界面整合性が得られる。
【００１４】
また、前記第１電極を形成する工程では、前記酸化イリジウム層を形成した後に前記第１の白金膜上に第２の白金膜を形成して、第２の白金膜を有する第１電極を形成することが好ましい。
このようにすれば、前記第１の白金膜をシードとして、第２の白金膜を所望の結晶配向に形成することができる。したがって、第１の白金膜は、第２の白金膜の結晶配向を制御可能な最低限度の厚さとすればよく、第２の白金膜を形成しない場合よりも薄くすることができる。よって、第１の白金膜を薄く形成しておくことによって、酸素が第１の白金膜を良好に透過するようになり、イリジウム膜の表層に酸素を良好に熱拡散させることができる。このようにして、良好な酸化イリジウム層を形成することができる。
【００１５】
また、前記第１電極を形成する工程では、前記第１の白金膜を５ｎｍ以上５０ｎｍ以下の厚さに形成することが好ましい。
前記第１の白金膜は、酸化イリジウム層を形成する際や後の工程の熱処理において、原子が熱振動することにより結晶構造が密になり、収縮する。第１の白金膜を５ｎｍ以上の厚さとすることで、第１の白金膜に収縮による破断を生じることが防止される。また、第１の白金膜の厚さを５０ｎｍ以下とすることで、酸化イリジウム層を形成する際に第１の白金膜を透過する酸素の量を十分な量とすることができる。
【００１６】
また、前記第１電極を形成する工程では、前記第２の白金膜をスパッタリング法で形成することが好ましい。
スパッタリング法によれば、蒸着法等に比べて密な結晶構造の第２の白金膜を形成することができ、良好な結晶配向の第２の白金膜を形成することができる。
【００１７】
また、前記第１電極を形成する工程では、前記第１の白金膜が形成された基板を５５０℃以上の温度に加熱して熱処理することが好ましい。
前記基板を５５０℃以上の温度に加熱すれば、前記第１の白金膜は、その原子が熱振動することにより結晶構造が密になり、良好な結晶配向となる。
【００１８】
また、前記イリジウム膜を形成する工程では、前記基板上方に自己配向性を有する金属材料で（１１１）配向の下地導電膜を形成し、該下地導電膜上に前記イリジウム膜を形成することが好ましい。
このようにすれば、前記下地導電膜の結晶配向を反映させて前記イリジウム膜を（１１１）配向に形成することができ、このイリジウム膜の結晶配向を反映させて前記第１の白金膜を（１１１）配向に形成することができる。さらに、この第１の白金膜の結晶配向を反映させて前記強誘電体膜を（１１１）配向に形成することができる。（１１１）配向の強誘電体膜は、電荷取り出し率が良好となるので、優れた強誘電体特性となる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の一実施形態を説明するが、本発明の技術範囲は以下の実施形態に限定されるものではない。説明に際し、図面を用いて各種の構造を例示するが、構造の特徴的な部分を分かりやすく示すために、図面中の構造はその寸法や縮尺を実際の構造に対して異ならせて示す場合がある。
［強誘電体メモリ］
【００２０】
まず、本発明の製造方法で製造された強誘電体メモリの一例について、その構成を説明する。
【００２１】
図１は、本例の強誘電体メモリ１の要部を示す断面構成図である。図１に示すように、強誘電体メモリ１はスタック型の構造となっており、トランジスタ２２を有する基体２と、基体２上に設けられた下地導電膜３と、下地導電膜３上に設けられた強誘電体キャパシタ４と、を備えて構成されている。
【００２２】
基体２は、例えば単結晶シリコンからなるシリコン基板（基板）２１上に設けられたトランジスタ２２と、トランジスタ２２を覆って設けられたＳｉＯ２からなる下地絶縁膜２３と、を備えて構成されている。シリコン基板２１の表層には素子分離領域２４が設けられており、素子分離領域２４の間が１つのメモリセルと対応している。
【００２３】
トランジスタ２２は、シリコン基板２１上に設けられたゲート絶縁膜２２１と、ゲート絶縁膜２２１上に設けられたゲート電極２２２と、シリコン基板２１表層におけるゲート電極２２２の両側に設けられたソース領域２２３及びドレイン領域２２４と、ゲート電極２２２の側面に設けられたサイドウォール２２５と、から構成されている。本例では、ソース領域２２３上にこれと導通する第１プラグ２５が設けられており、ドレイン領域２２４上にこれと導通する第２プラグ２６が設けられている。
【００２４】
第１プラグ２５及び第２プラグ２６は、例えばＷ（タングステン）やＭｏ（モリブデン）、Ｔａ（タンタル）、Ｔｉ、Ｎｉ（ニッケル）等の導電材料からなるものである。第１プラグ２５は、本例ではビット線（図示略）と電気的に接続されており、これを介してソース領域２２３と前記ビット線とが導通するようになっている。
【００２５】
下地導電膜３は、下地絶縁膜２３及び第２プラグ２６上に順次形成された導電膜３１と酸素バリア膜３２とからなっている。導電膜３１は、例えばＴｉＮ等の導電材料からなり、その結晶配向が（１１１）配向となっている。また、酸素バリア膜３２は、例えばＴｉＡｌＮ、ＴｉＡｌ、ＴｉＳｉＮ、ＴｉＮ、ＴａＮ、ＴａＳｉＮ等の酸素バリア性を有する導電材料からなるものであり、その結晶配向が（１１１）配向となっている。Ｔｉは、特に自己配向性に優れる金属であり、導電膜３１及び酸素バリア膜３２は、Ｔｉを含有する前記のような導電材料からなることが好ましい。
【００２６】
強誘電体キャパシタ４は、下地導電膜３上に形成されており、下層から順に、下部電極（第１電極）５、強誘電体膜６及び上部電極（第２電極）７が積層された構成となっている。下部電極５は、酸素バリア膜３２と導電膜３１とを介して第２プラグ２６と電気的に接続されている。すなわち、下部電極５とドレイン領域２２４とが導通するようになっている。
【００２７】
下部電極５は、下層から順に、イリジウム膜５１、酸化イリジウム層５２、白金膜５３が積層された構成となっている。本例では、イリジウム膜５１及び白金膜５３の結晶配向が（１１１）配向となっている。イリジウム膜と白金膜とは互いの密着性が悪いことが知られているが、イリジウム膜５１と白金膜５３との間に酸化イリジウム層５２を介することにより、酸化イリジウム層５２を密着層として機能させることができ、イリジウム膜５１と酸化イリジウム層５２との間や、酸化イリジウム層５２と白金膜５３との間に剥離を生じないようになっている。
【００２８】
強誘電体膜６は、ＡＢＯ３の一般式で示されるペロブスカイト型の結晶構造を有する強誘電体材料で構成されている。前記一般式中のＡは、ＰｂあるいはＰｂの一部をＬａに置換したものからなり、Ｂは、Ｚｒ又はＴｉからなる。また、Ｖ（バナジウム）、Ｎｂ（ニオブ）、Ｔａ、Ｃｒ（クロム）、Ｍｏ（モリブデン）、Ｗ（タングステン）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）及びＭｇ（マグネシウム）のうちの１つ以上を添加してもよい。強誘電体膜６を構成する強誘電体材料としては、例えばＰＺＴやＳＢＴ、（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２（チタン酸ビスマスランタン：ＢＬＴ）等の公知の材料を用いることができるが、ＰＺＴを用いることが好ましい。
【００２９】
また、強誘電体材料としてＰＺＴを用いる場合には、より大きな自発分極量を獲得するため、ＰＺＴにおけるＴｉの含有量をＺｒの含有量より多くすることが好ましい。さらに、ＰＺＴにおけるＴｉの含有量がＺｒの含有量よりも多い場合には、ヒステリシス特性が良好である点で、ＰＺＴの結晶配向が（１１１）配向であることが好ましい。本例では、ＰＺＴからなる強誘電体膜６を採用しており、下地導電膜３、イリジウム膜５１、白金膜５３の結晶配向を（１１１）配向とすることで、強誘電体膜６の結晶配向を（１１１）配向としている。
【００３０】
上部電極７は、本例ではグランド線（図示略）と電気的に接続されており、単層膜あるいは複数層が積層された多層膜からなるものである。その材料としては、先述した下部電極５と同様の材料の他、Ａｌ（アルミニウム）、Ａｇ（銀）、Ｎｉ（ニッケル）等を用いることもできる。なお、本例では、下層から、図示略の白金膜、酸化イリジウム膜、イリジウム膜が積層された多層膜を採用している。
【００３１】
以上のような構成により、前記トランジスタ２２のゲート電極２２２に電圧が印加されると、ソース領域２２３とドレイン領域２２４との間に電界が印加されてチャネルがオンとなり、ここに電流を流すことが可能となる。チャネルがオンとされると、ソース領域２２３と電気的に接続された前記ビット線からの電気信号は、ドレイン領域２２４に伝達され、さらにドレイン電極２２４と電気的に接続された強誘電体キャパシタ４の下部電極５に伝達される。そして、強誘電体キャパシタ４の上部電極７と下部電極５との間に電圧を印加することができ、強誘電体膜６に電荷（データ）を蓄積させることができる。このように、強誘電体キャパシタ４への電気信号をトランジスタ２２でスイッチングすることにより、強誘電体メモリ１は、データ（電荷）を読出しあるいは書込みすることができるようになっている。
【００３２】
［強誘電体メモリの製造方法］
次に、本発明に係る強誘電体メモリの製造方法の一実施形態を説明する。なお、本実施形態は、前記強誘電体メモリ１を製造する方法を例に説明する。
【００３３】
図２（ａ）〜（ｅ）、図３（ａ）〜（ｄ）は、本実施形態の強誘電体メモリ１の製造方法を示す断面工程図である。なお、以下の説明に用いる図では、要部を拡大して模式的に示している。
【００３４】
まず、図２（ａ）に示すように、公知の方法等を用いて基体２を形成する。具体的には、例えばシリコン基板（基板）２１にＬＯＣＯＳ法やＳＴＩ法等で素子分離領域２４を形成し、素子分離領域２４の間におけるシリコン基板２１上に熱酸化法等でゲート絶縁膜２２１を形成する。そして、ゲート電極２２２上に多結晶シリコン等からなるゲート電極２２２を形成する。そして、素子分離領域２４とゲート電極２２２との間におけるシリコン基板２１の表層に不純物を注入してドープ領域２２３、２２４を形成する。そして、エッチバック法等を用いてサイドウォール２２５を形成する。本実施形態では、ドープ領域２２３をソース領域として機能させ、ドープ領域２２４をドレイン領域として機能させる。
【００３５】
そして、トランジスタ２２が形成されたシリコン基板２１上に、例えばＣＶＤ法でＳｉＯ２を成膜して下地絶縁膜２３を形成する。そして、ソース領域２２３上とドレイン領域２２４上とにおける下地絶縁膜２３をエッチングして、ソース領域２２３を露出させる貫通孔とドレイン領域２２４を露出させる貫通孔とを形成する。そして、これら貫通孔内のそれぞれに、例えばＴｉとＴｉＮをスパッタリング法で順次成膜して、密着層（図示略）を形成する。
【００３６】
そして、前記貫通孔内を含む下地絶縁膜２３上の全面に、例えばＣＶＤ法でタングステンを成膜して前記貫通孔内にタングステンを埋め込み、下地絶縁膜２３上をＣＭＰ法等で研磨することにより、下地絶縁膜２３上のタングステンを除去する。このようにして、ソース領域２２３上の貫通孔内に第１プラグ２５を埋設し、ドレイン領域２２４上の貫通孔内に第２プラグ２６を埋設する。以上のようにして基体２を形成することができる。
【００３７】
次に、図２（ｂ）に示すように、下地絶縁膜２３上に導電膜３１ａを形成する。具体的には、まず下地絶縁膜２３上面をＮＨ３プラズマに曝して表面処理を行う。これによりＴｉの自己配向性を高めることができる。そして、下地絶縁膜２３上に、例えばＣＶＤ法やスパッタリング法等を用いてＴｉを成膜する。Ｔｉは高い自己配向性を有しているので、（００１）配向を有する六方最密構造の膜が形成される。
【００３８】
そして、この膜に例えば窒素雰囲気下で熱処理（例えば５００℃以上６５０℃以下）を施す窒化処理により、ＴｉＮからなる導電膜３１ａを形成する。熱処理の温度を６５０℃未満とすることでトランジスタ２２の特性への影響を抑制すると共に、５００℃以上とすることで窒化処理の短縮化が図れる。なお、形成された導電膜３１ａは、元のメタル状態のＴｉの配向性を反映して、（１１１）配向となる。
【００３９】
次に、図２（ｃ）に示すように、導電膜３１ａ上に例えばスパッタリング法やＣＶＤ法等を用いてＴｉＡｌＮを成膜して、酸素バリア膜３２ａを形成する。酸素バリア膜３２ａは、その下地となる導電膜３１ａに結晶配向をマッチングさせることにより、エピタキシャルライクに形成することができる。すなわち、導電膜３１ａの結晶配向を反映した（１１１）配向の酸素バリア膜３２ａを形成することができる。このようにして、導電膜３１ａと酸素バリア膜３２ａとからなる（１１１）配向の下地導電膜３ａを形成する。
【００４０】
次に、図２（ｄ）に示すように、酸素バリア膜３２ａ上にスパッタリング法でイリジウムを成膜して、イリジウム膜５１ａを形成する。イリジウム膜５１ａは、下地の結晶配向を反映させて形成することができ、下地の酸素バリア膜３２ａが（１１１）配向となっているので、（１１１）配向に形成することができる。
【００４１】
次に、図２（ｅ）に示すように、イリジウム膜５１ａ上に白金からなるシード膜（第１の白金膜）５３１ａを形成する。形成方法としては、スパッタリング法や蒸着法等を用いることができる。スパッタリング法によれば、蒸着法よりも密な結晶構造の膜を形成することができるので、良好な結晶配向の膜を形成することができる。また、蒸着法によれば、疎な結晶構造の膜を形成することができるので、酸素を透過しやすい膜を形成することができる。なお、蒸着法で形成した場合でも、後に熱処理で原子を熱振動させることにより結晶構造を密にすることができ、良好な結晶配向とすることができる。
【００４２】
また、シード膜５３１ａの厚さとしては、５ｎｍ以上５０ｎｍ以下とすることが好ましく、本実施形態ではスパッタリング法でシード膜５３１ａを５ｎｍの厚さに形成する。シード膜５３１ａは、下地の結晶配向を反映させて形成することができ、下地のイリジウム膜５１ａが（１１１）配向となっているので、（１１１）配向に形成することができる。
【００４３】
次に、図３（ａ）に示すように、シード膜５３１ａが形成された基体２（図１参照）を酸素雰囲気で熱処理し、シード膜５３１ａを通して前記イリジウム膜５１ａの表層に酸素を熱拡散させることで表層を酸化イリジウム層５２ａとする。熱処理には、抵抗加熱式の電気炉等を用いた炉アニールや赤外線加熱方式のランプアニール等を用いることができる。
【００４４】
本実施形態では、炉アニールを用いて、基体２を６００℃程度の温度に加熱し熱処理を行う。シード膜５３１ａの厚さを５０ｎｍ以下としているので、シード膜５３１ａを通してイリジウム膜５１ａ側に十分な量の酸素を拡散させることができる。また、加熱時間の制約が少ない炉アニールにより十分な時間の熱処理を行うことができるので、イリジウム膜５１ａの表層を均一に熱酸化することができ、酸化イリジウム層５２ａを良好に形成することができる。なお、酸化イリジウムは、酸素バリア性を有しているので、酸素雰囲気に応じた厚さに酸化イリジウム層が形成されると、それ以上イリジウム膜側に酸素が拡散しなくなる。したがって、酸素雰囲気の酸素濃度や加熱温度、加熱時間により酸化イリジウム層の厚さを制御することができる。このようにして、例えば５ｎｍ程度の厚さの酸化イリジウム層５２ａを形成する。
【００４５】
また、基体２を５５０℃以上に加熱しているので、シード膜５３１ａの原子が熱振動することにより結晶欠陥が修復され密な結晶構造となり、シード膜５３１ａの結晶配向がより良好になる。ここで、シード膜５３１ａの厚さを５ｎｍ以上としているので、密な結晶構造となる際の収縮によりシード膜５３１ａに破断を生じることが防止されている。
【００４６】
一般に、酸化イリジウムはイリジウムや白金と異なり、ルチルタイプの結晶構造あるいは不定形の結晶構造となる。このため、酸化イリジウム層によってこれより下層膜の（１１１）配向の表面構造は遮断されてしまう。
ところが、本発明の方法では、酸化イリジウム層５２ａを形成する前に、酸化イリジウム層５２ａが形成される部分よりも上層側にシード膜５３１ａを（１１１）配向に形成しているので、酸化イリジウム層５２ａの上層（シード膜５３１ａ）側に下層（イリジウム膜５１ａ）側の結晶配向を伝達することができる。
【００４７】
次に、図３（ｂ）に示すように、本実施形態では、シード膜５３１ａ上にスパッタリング法で白金からなるコア膜（第２の白金膜）５３２ａを９５ｎｍの厚さに形成する。コア膜５３２ａは、下地の結晶配向を反映させて形成することができ、下地のシード膜５３１ａが（１１１）配向となっているので、（１１１）配向に形成することができる。このようにして、シード膜５３１ａとコア膜５３２ａとからなる白金膜５３ａを形成し、イリジウム膜５１ａ、酸化イリジウム層５２ａ、白金膜５３ａからなる下部電極５ａを形成する。
【００４８】
次に、図３（ｃ）に示すように、下部電極５ａ上に、スパッタリング法やゾルゲル法で強誘電体材料を成膜して、強誘電体膜６ａを形成する。本実施形態では、強誘電体材料としてＰＺＴを用い、これをゾルゲル法で成膜する。強誘電体膜６ａは、下地の結晶配向を反映させて形成することができ、下地のコア膜５３２ａが（１１１）配向となっているので、（１１１）配向に形成することができる。また、ＰＺＴは、白金と格子定数が近いので、下部電極５ａの白金膜５３ａとの間で良好な界面整合性が得られる。
【００４９】
次に、図３（ｄ）に示すように、強誘電体膜６ａ上に、例えばスパッタ法やＣＶＤ法等を用いて、白金、酸化イリジウム、イリジウムを順次成膜して上部電極７ａを形成する。
次に、公知のレジスト技術及びフォトリソグラフィ技術等を用いて、導電膜３１ａ、酸素バリア膜３２ａ、下部電極５ａ、強誘電体膜６ａ、及び上部電極７ａをパターニングし、強誘電体キャパシタ４を形成（製造）する。このようにして、図１に示した強誘電体メモリ１を製造する。
【００５０】
以上のような本発明の製造方法によれば、酸化イリジウム層５２ａの上層側にシード膜（第１の白金膜）５３１ａを、酸化イリジウム層５２ａより先に形成するので、酸化イリジウム層５２ａの下層（イリジウム膜５１ａ）側の結晶配向を上層（シード膜５３１ａ）側に伝達することができる。したがって、イリジウム膜５１ａの結晶配向を制御することにより、白金膜５３ａ、強誘電体膜６ａの結晶配向を制御することが可能となる。よって、強誘電体膜６ａの結晶配向を良好なものとすることができ、強誘電体特性に優れた強誘電体膜６ａを形成することができる。このようにして、優れたヒステリシス特性の強誘電体キャパシタ３を製造することができ、これを備えた高信頼性の強誘電体メモリ１を製造することができる。
【００５１】
なお、下部電極５と下地導電膜３との間にイリジウム、白金、Ｒｕ（ルテニウム）、Ｒｈ（ロジウム）、Ｐｄ（パラジウム）、Ｏｓ（オスミウム）のうちから少なくとも１つまたはこれらの合金あるいはこれらの酸化物からなる膜を設けた構成も可能である。
【００５２】
また、本実施形態ではシード膜５３１ａとコア膜５３２ａからなる白金膜５３ａを形成したが、シード膜５３１ａのみで白金膜５３ａとしてもよく、この場合にはシード膜をより厚く、例えば５０ｎｍ程度に形成することが好ましい。
【図面の簡単な説明】
【００５３】
【図１】本発明の製造方法による強誘電体メモリを示す側断面構成図である。
【図２】本発明の製造方法を示す断面工程図である。
【図３】本発明の製造方法を示す断面工程図である。
【符号の説明】
【００５４】
１・・・強誘電体メモリ、２・・・基体、２１・・・シリコン基板（基板）、２２・・・トランジスタ、３・・・下地導電膜、４・・・強誘電体キャパシタ、５、５ａ・・・下部電極（第１電極）、５１、５１ａ・・・イリジウム膜、５２、５２ａ・・・酸化イリジウム層、５３、５３ａ・・・白金膜、５３１ａ・・・シード膜（第１の白金膜）、５３２ａ・・・コア膜（第２の白金膜）、６、６ａ・・・強誘電体膜、７、７ａ・・・上部電極（第２電極）
【図１】
2009071144.tif 000003
【図２】
2009071144.tif 000004
【図３】
2009071144.tif 000005