(57)【要約】【課題】ノーマリーオフ動作を実現可能な半導体装置を提供する。【解決手段】第１の窒化物半導体層と、第１の窒化物半導体層の上に設けられ第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層と、第２の窒化物半導体層の上に設けられたソース電極と、第２の窒化物半導体層の上に設けられたドレイン電極と、第２の窒化物半導体層の表面上におけるソース電極とドレイン電極との間に設けられた絶縁層と、絶縁層の上に設けられたｐ型の第３の窒化物半導体層と、第３の窒化物半導体層の上に設けられたゲート電極とを備えている。【選択図】図１
2009071061.tif 000002
【特許請求の範囲】
【請求項１】
第１の窒化物半導体層と、
前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層と、
前記第２の窒化物半導体層の上に設けられたソース電極と、
前記第２の窒化物半導体層の上に設けられたドレイン電極と、
前記第２の窒化物半導体層の表面上における前記ソース電極と前記ドレイン電極との間に設けられた絶縁層と、
前記絶縁層の上に設けられたｐ型の第３の窒化物半導体層と、
前記第３の窒化物半導体層の上に設けられたゲート電極と、
を備えたことを特徴とする半導体装置。
【請求項２】
前記第３の窒化物半導体層は、前記第２の窒化物半導体層における前記ゲート電極の下の部分に生じる分極を打ち消す歪みを前記第２の窒化物半導体層に与えることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第３の窒化物半導体層は、ｐ型ＧａＮ層またはｐ型ＩｎＧａＮ層を含むことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記絶縁層は、ＡｌＮ層を含むことを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
前記第３の窒化物半導体層の厚さは、前記絶縁層の厚さと前記第２の窒化物半導体層の厚さとの和以上であることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体を用いた絶縁ゲート型の半導体装置に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）系半導体は、エネルギーバンドギャップが３ｅＶ以上と高いことから青色など短波長のＬＥＤ（Light Emitting Diode）やＬＤ（Laser Diode）などの光デバイスへの適用を中心に開発が進められてきた。しかし、ここ数年、ＬＥＤやＬＤは製品化フェーズに移行し、研究開発の中心はむしろ破壊電圧が高いという特性を活かしたパワーエレクトロニクス用途の電子デバイスへと移りつつある。
【０００３】
このような電子デバイスの一つが、ヘテロ接合を用いた電界効果トランジスタＦＥＴ（Field Effect Transistor）である。一般的には、ＡｌＧａＮ層を電子供給層（バリア層）とし、ＧａＮ層をチャネル層としたヘテロ接合がよく用いられている。このような構造は、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）や、ヘテロ接合電界効果トランジスタ（ＨＦＥＴ：Heterojunction FET）と呼ばれており、高周波動作且つ高耐圧を必要とする領域に用いられる。
【０００４】
このようなＧａＮ系ＦＥＴ構造の一つの課題は、ノーマリーオフ型素子を作製するのが困難なことである。また、単純にノーマリーオフ型にすることだけを目的として作製すると、この材料系の特徴である通電時の抵抗（オン抵抗）の低減性と相反するものとなる。すなわち、ノーマリーオフ型素子を作るためにはキャリアを抑制しなければ実現できないが、これは素子のオン抵抗を高めることになる。
【０００５】
したがって、ノーマリーオフ動作が、低オン抵抗を損なうことなく実現されなければならない。そのためには、制御可能なゲート部のみで電流の遮断を行い、その他のソース−ゲート間のチャネルおよびゲート−ドレイン間のチャネルでは低抵抗性を確保しなければならない。
【０００６】
ソース領域およびドレイン領域にコンタクト層を再成長することにより実質的にゲート下のバリア層厚を薄くすることでノーマリーオフ化を図る技術がある（例えば特許文献１）。また、ゲート下にｐ型キャリアを注入することでノーマリーオフ化を図る技術がある（例えば特許文献２）。
【特許文献１】特開２００６−２２８８９１号公報
【特許文献２】特開２００６−３３９５６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、ノーマリーオフ動作を実現可能な半導体装置を提供する。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、第１の窒化物半導体層と、前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層と、前記第２の窒化物半導体層の上に設けられたソース電極と、前記第２の窒化物半導体層の上に設けられたドレイン電極と、前記第２の窒化物半導体層の表面上における前記ソース電極と前記ドレイン電極との間に設けられた絶縁層と、前記絶縁層の上に設けられたｐ型の第３の窒化物半導体層と、前記第３の窒化物半導体層の上に設けられたゲート電極と、を備えたことを特徴とする半導体装置が提供される。
【発明の効果】
【０００９】
本発明によれば、ノーマリーオフ動作を実現可能な半導体装置が提供される。
【発明を実施するための最良の形態】
【００１０】
ソース領域およびドレイン領域にコンタクト層を再成長することにより実質的にゲート下のバリア層厚を薄くすることでノーマリーオフ化を図る場合には、再成長という工程が入るため、成長層を一度炉から取り出さなければならず、再成長界面の酸化などによる特性劣化が生じる可能性がある。また、必要な低抵抗を得る程度の厚さをバリア層に与えた後、ゲート下部分のみエッチング除去してノーマリーオフ化を図るリセスゲート構造とする場合には、エッチングの制御性の問題や、エッチング時に電子供給層表面が損傷を受ける問題などがある。
【００１１】
また、ゲート下にｐ型キャリア（正孔）を注入することでノーマリーオフ化を図る場合には、二次元電子ガスとは導電型の相反するキャリア（正孔）がチャネル層に注入されることで全体的な移動度が低下し抵抗が上昇することが懸念される。  
あるいは、ゲートをオンすることによって、ｐ型層へのキャリア（電子）の逆注入が生じ、特にｐ型層とゲート電極との間に絶縁層がある場合にはｐ型層にキャリアの蓄積が起こり、破壊耐圧が低下することも懸念される。
【００１２】
本発明者がシミュレーションを行って検討した結果、ＡｌＧａＮ層（バリア層）とＧａＮ層（チャネル層）とのヘテロ接合構造を有するＨＥＭＴにおいてｐ型層をゲート電極の下に設けて、ゲート電極下の伝導帯のエネルギーを持ち上げるだけでは二次元電子ガス領域は空乏化しないことが確認された。これは、ＧａＮ系材料による二次元電子ガスの形成が、他の材料系、例えばＳｉやＧａＡｓなどの系で構成されたＦＥＴのような不純物によるものだけではなく、電子供給層（ＡｌＧａＮ層）における分極によって発生したキャリアの影響もあるためである。
【００１３】
ＡｌＧａＮ層に分極が生じる原因の一つとして、バリア層であるＡｌＧａＮ層と、チャネル層であるＧａＮ層との格子定数差によるＡｌＧａＮ層の歪みがある。この格子定数差による歪みを打ち消すためには、チャネル層と同じＧａＮ層（歪打消し層）を電子供給層（ＡｌＧａＮ層）上に形成することが考えられるが、そのＡｌＧａＮ層上のＧａＮ層はチャネル層と同程度の層厚がないとＡｌＧａＮ層の歪みは相殺されない。チャネル層として形成されるＧａＮ層は一般的に数μｍの厚さを有しているが、これと同程度の厚さのＧａＮ層をゲート電極部に設けることはゲートのＯＮ／ＯＦＦに大きな電圧が必要となるため非現実的である。また、ＡｌＧａＮ層自身の分極により発生したキャリア分は上記の歪打消し層の効果では相殺されず、さらに、ゲート絶縁型構造の場合には絶縁層からＡｌＧａＮ層に加えられた歪により発生したキャリア分は相殺されない。
【００１４】
そこで、本発明実施形態では、ゲート電極の下にｐ型窒化物半導体層を設けることで、ゲート電極下のみ伝導帯のエネルギーを持ち上げるとともに、そのｐ型窒化物半導体層が、電子供給層におけるゲート電極の下の部分に生じる分極（電荷）を打ち消す歪みを電子供給層に与えるようにしている。
【００１５】
しかし、ｐ型窒化物半導体層を単に電子供給層に接して設けた場合、特に高電圧をかけるパワーエレクトロニクス用途においてはｐ型窒化物半導体層からチャネル層に正孔が注入され、オン抵抗の上昇、動作不安定、動作周波数の低下などが発生することが懸念される。あるいはゲートオン時のキャリアの逆注入も懸念される。これらのことを抑制するためには、ｐ型窒化物半導体層とチャネル層との間を電気的に絶縁分離する必要がある。
【００１６】
以下、図面を参照し、本発明の実施形態について具体的に説明する。本実施形態では、半導体装置としてＧａＮ系ＨＥＭＴ（High Electron Mobility Transistor）を一例に挙げて説明する。
【００１７】
図１は、本発明の実施形態に係る半導体装置の模式断面図である。
【００１８】
基板１の主面上に、バッファ層２を介して、第１の窒化物半導体層としてのチャネル層３と、第２の窒化物半導体層としての電子供給層（バリア層）４とのヘテロ接合構造が設けられている。基板１及びバッファ層２としては、ＧａＮ系窒化物半導体のエピタキシャル成長に適した材料が用いられる。チャネル層３は、例えばアンドープ（意図的に不純物が導入されていない）ＧａＮ層である。電子供給層４は、チャネル層３よりもバンドギャップが大きい、例えばアンドープもしくはｎ型のＡｌＧａＮ層である。
【００１９】
電子供給層４の表面上には、ソース電極７とドレイン電極８とが互いに離間して設けられている。ソース電極７及びドレイン電極８は、電子供給層４の表面にオーミック接触している。
【００２０】
電子供給層４の表面上におけるソース電極７とドレイン電極８との間の部分には絶縁層５が設けられている。絶縁層５は例えばＡｌＮ層である。絶縁層５の上には、第３の窒化物半導体層としてｐ型窒化物半導体層６が設けられている。ｐ型窒化物半導体層６は例えばｐ型ＧａＮ層である。ｐ型窒化物半導体層６の上には、ゲート電極９が設けられている。
【００２１】
チャネル層３としてＧａＮ層を、電子供給層４としてＡｌＧａＮ層を用いたこれらのヘテロ接合構造において、ＡｌＧａＮ層の方がＧａＮ層よりも格子定数が小さいことからＡｌＧａＮ層に歪みが生じる。また、ＡｌＧａＮ層には絶縁層５によっても歪みが加えられる。これら歪みにより生じる分極およびＡｌＧａＮ層自身の分極によって、ＧａＮ層におけるＡｌＧａＮ層との界面付近に二次元電子ガスが蓄積される。ゲート電極９に印加するゲート電圧を制御することで、その下の電子供給層４とチャネル層３とのヘテロ接合界面における二次元電子ガス濃度が増減し、ソース電極７とドレイン電極８間に流れる主電流を制御できる。
【００２２】
本実施形態では、ゲート電極９の下にｐ型窒化物半導体層６を設けたので、ゲート電極９の下の伝導帯のエネルギーを持ち上げ、ゲート電圧が０Ｖのときのゲート電極９下の二次元電子ガスを抑制することができる。
【００２３】
さらに、ｐ型窒化物半導体層６としてｐ型ＧａＮ層を用いることで、このｐ型ＧａＮ層は、電子供給層４におけるゲート電極９の下の部分に生じる分極（電荷）を打ち消す歪みを電子供給層４に与え、これにより電子供給層４に生じる歪みにより誘起される二次元電子ガスを抑制することができる。
【００２４】
これらの相乗作用により、ゲート電圧が０Ｖのときにゲート電極９下の二次元電子ガスをなくして、ドレイン電極８とソース電極７との間に電流が流れないノーマリオフを実現することができる。しかも、ｐ型窒化物半導体層６と電子供給層４との間には絶縁層５が設けられているため、ｐ型窒化物半導体層６からチャネル層３への正孔の注入は起こらず、チャネルにおける移動度の低下によるオン抵抗の上昇、動作不安定、動作周波数の低下などを防ぐことができる。
【００２５】
ソース電極７の下およびドレイン電極８の下には、絶縁層５とｐ型窒化物半導体層６は設けられていないため、ソース電極７とゲート電極９との間における電子供給層４とチャネル層３との界面およびゲート電極９とドレイン電極８との間における電子供給層４とチャネル層３との界面には二次元電子ガスが蓄積し、オン抵抗の増大をまねかない。
【００２６】
前述したように、ｐ型窒化物半導体層６は、電子供給層４におけるゲート電極９の下の部分に生じる分極（電荷）を打ち消す歪みを電子供給層４に与えて、電子供給層４に生じる歪みにより誘起される二次元電子ガスを抑制する。この効果を確実に得るためには、ｐ型窒化物半導体層６の厚さは、絶縁層５の厚さと電子供給層４の厚さとの和以上とすることが望ましい。また、ｐ型窒化物半導体層６はゲート電極９の下に設けられるため、ｐ型窒化物半導体層６があまり厚くなると、ゲート電圧による二次元電子ガスの制御性が損なわれることが懸念され、この観点から、ｐ型窒化物半導体層６は２００ｎｍ以下の厚さとするのが望ましい。
【００２７】
チャネル層３の厚さは３〜５μｍである。また、本発明者が検討した結果、絶縁層５の厚さと電子供給層４の厚さとの和を６０ｎｍより大きくしてもそれ以上の二次元電子ガスの増加は望めないとの知見を得た。したがって、絶縁層５の厚さと電子供給層４の厚さとの和は６０ｎｍ以下にすることが望ましい。そのうち電子供給層４の厚さは２０〜３０ｎｍである。
【００２８】
次に、図２を参照して、本発明の実施形態に係る半導体装置の製造方法について説明する。
【００２９】
まず、有機金属気相成長（ＭＯＣＶＤ：metal organic chemical vapor deposition）法、あるいは分子線エピタキシー（ＭＢＥ：molecular beam epitaxy）法などによって、基板１の主面上に、バッファ層２、チャネル層３、電子供給層４、絶縁層５およびｐ型窒化物半導体層６を順次形成し、図２（ａ）に示す積層構造を得る。
【００３０】
次に、図２（ｂ）に示すように、フォトリソグラフィーおよび気相エッチング法により、ｐ型窒化物半導体層６を選択的に除去する。絶縁層５上に残されたｐ型窒化物半導体層６の寸法がゲート長やゲート幅を決定する。
【００３１】
次に、図２（ｃ）に示すように、フォトリソグラフィーおよび気相エッチング法により、ソース電極及びドレイン電極を形成する部分の絶縁層５を選択的に除去する。なお、絶縁層５の材質によっては、ウェットエッチング法を用いることもできる。
【００３２】
次に、図１に示すように、絶縁層５が除去されて露出した電子供給層４の表面上にソース電極７とドレイン電極８を形成し、さらにｐ型窒化物半導体層６の上にゲート電極９を形成する。この後、表面保護のためのパッシベーション膜形成工程や配線工程などを経ることで最終的な製品となり得る。
【００３３】
電子供給層４としてのＡｌＧａＮ層とチャネル層３としてのＧａＮ層とのヘテロ接合構造を用いた場合に、絶縁層５としてＡｌＮ層を用いれば、上記図２（ａ）のエピタキシャル成長工程において、成長炉から出さずに連続成長できるため、ゲート直下の電子供給層（ＡｌＧａＮ層）４表面の酸化を抑制することができ、ドレイン電流の低下現象（電流コラプス）を抑制することが可能である。
【００３４】
その他、絶縁層５としてはＡｌ２Ｏ３層を用いることも可能である。絶縁層５としてＡｌ２Ｏ３層を用いた場合、その結晶構造がＧａＮと近いことから、上に形成するｐ型窒化物半導体層６としてのｐ型ＧａＮ層を品質よく成長することが可能である。また、Ａｌ２Ｏ３は酸化物であることから成長炉から取り出した後に酸化物を取り込んでしまうことができ、表面の劣化を抑制することもできる。
【００３５】
また、絶縁層５としてＳｉＮ層を用いることも可能である。この場合には、低温で安易に形成することができ、またウェットエッチングも可能であるため、プロセスが容易に行える利点がある。
【００３６】
チャネル層３としてＧａＮ層、電子供給層４としてＡｌＧａＮ層、絶縁層５としてＡｌＮ層を用いた場合に、ｐ型窒化物半導体層６としてｐ型ＧａＮ層を用いれば、これら積層構造の形成が同一成長炉内で容易に行える。ＧａＮ系半導体に導入するｐ型不純物としてはマグネシウム（Ｍｇ）が一般的であり、ｐ型窒化物半導体層６による前述した効果を得るためには例えば１×１０１７／ｃｍ３以上のキャリア濃度があれば十分である。
【００３７】
ｐ型窒化物半導体層６としては、ｐ型ＩｎＧａＮ層を用いることもできる。ｐ型窒化物半導体層６としてｐ型ＩｎＧａＮ層を用いた場合には、ｐ型キャリア（正孔）の活性化率を高めることができる。また、ｐ型ＩｎＧａＮ層は、ｐ型ＧａＮ層に比べ、電子供給層（ＡｌＧａＮ層）４に生じる分極（電荷）を打ち消す効果が高い。また、ＩｎＧａＮ層は窒素雰囲気中で低い温度で成長することになるので、素子への熱的な悪影響を抑制することができる。
【００３８】
ｐ型窒化物半導体層６としては、単層のみでなく積層構造を用いることも可能である。特に、ｐ型窒化物半導体層６の下の絶縁層５としてＡｌＮ層を用いた場合には、ＡｌＮ／ＩｎＧａＮの接合は最適な成長温度が異なることからＡｌＮ層とＩｎＧａＮ層との間にバッファ層として、例えばＧａＮ層を数ｎｍ程度挿入することで成長結晶の品質向上を高めることができる。
【００３９】
ｐ型窒化物半導体層６としてｐ型ＩｎＧａＮ層を用いた場合には、チャネル層３としてＧａＮ層を用いることに限らず、ｐ型ＩｎＧａＮ層よりも低Ｉｎ組成比のＩｎＧａＮ層をチャネル層３として用いることも可能である。これは、チャネル層３とｐ型窒化物半導体層６（ｐ型ＩｎＧａＮ層）とが電子供給層４に加える歪の大小関係を考えると説明することができる。  
すなわち、ｐ型窒化物半導体層６とチャネル層３とのうち、Ｉｎ組成比の大きい方の歪の効果が勝つためである。
【００４０】
その他に、ｐ型窒化物半導体層６としては、ダイアモンドや多結晶シリコンを用いることができる。ダイアモンドは不純物をドープしなくてもｐ型になりやすく、またバンドギャップエネルギーが大きいため伝導帯の持ち上がり程度が大きく、キャリアの蓄積をより効率よく抑制することができる。また、多結晶シリコンは容易に形成できるので、プロセス上の利点がある。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施形態に係る半導体装置の模式断面図。
【図２】同半導体装置の製造方法を示す模式断面図。
【符号の説明】
【００４２】
１…基板、２…バッファ層、３…第１の窒化物半導体層（チャネル層）、４…第２の窒化物半導体層（電子供給層）、５…絶縁層、６…ｐ型窒化物半導体層、７…ソース電極、８…ドレイン電極、９…ゲート電極
【図１】
2009071061.tif 000003
【図２】
2009071061.tif 000004