(57)【要約】【課題】回路基板の裏面に実装するパスコンを当該パッケージ内の半導体集積回路への給電電流経路を外れずに配置することを可能にする半導体集積回路パッケージを得ること。【解決手段】外部接続端子であるバンプ電極２の配置領域における中心付近から十字を描いた４方向の外側に向けて配列されるバンプ電極列の中に、内封される半導体集積回路に電源を供給する電源端子（ＶＣＣピン４）及び接地電位端子（ＧＮＤピン５）として使用するバンプ電極２の全てが含まれている。回路基板では、電源端子（ＶＣＣピン４）及び接地電位端子（ＧＮＤピン５）として使用するバンプ電極２が接続されるビアホールが、基板裏面にパスコンを配置するために確保される十字状のスペースに沿って並ぶ構成となるので、パスコンは、当該パッケージ内の半導体集積回路への給電電流経路を外れずに配置されることになる。【選択図】        図１
2009111138.tif 000002
【特許請求の範囲】
【請求項１】
回路基板との接続面に、格子状に配置される外部接続端子を備える半導体集積回路パッケージにおいて、
前記外部接続端子の配置領域における中心付近から十字を描いた４方向の外側に向けて配列される外部接続端子列の中に、内封される半導体集積回路に電源を供給する電源端子及び接地電位端子として使用する外部接続端子の全てが含まれている、
ことを特徴する半導体集積回路パッケージ。
【請求項２】
前記外部接続端子列は、２列で構成され、列間において電源端子と接地電位端子とが対向するように、各列において、電源端子として使用する外部接続端子と接地電位端子として使用する外部接続端子とが交互に割り当てられていることを特徴とする請求項１に記載の半導体集積回路パッケージ。
【請求項３】
前記外部接続端子列は、２列で構成され、列間において電源端子と接地電位端子とが対向するように、一方の列における外部接続端子に電源端子が割り当てられ、他方の列における外部接続端子に接地電位端子が割り当てられていることを特徴とする請求項１に記載の半導体集積回路パッケージ。
【請求項４】
前記外部接続端子列は、２列で構成され、列間において、電源端子同士及び接地電位端子同士がそれぞれ対向し、また、電源端子と接地電位端子とが対向するように、各列において、電源端子として使用する外部接続端子と接地電位端子として使用する外部接続端子とが割り当てられていることを特徴とする請求項１に記載の半導体集積回路パッケージ。
【請求項５】
前記外部接続端子列は、１列で構成され、電源端子として使用する外部接続端子と接地電位端子として使用する外部接続端子とが交互に割り当てられていることを特徴とする請求項１に記載の半導体集積回路パッケージ。
【請求項６】
請求項１に記載の半導体集積回路パッケージを実装する回路基板であって、
前記半導体集積回路パッケージが実装される面と反対側の裏面における、前記半導体集積回路パッケージの電源端子及び接地電位端子として使用する各外部接続端子がそれぞれ接続される各実装面側パッドに対応する裏面位置に、バイパスコンデンサを取り付けるための各裏面側パッドが、基板を貫通するビアホールを通して接続される形で設けられている、
ことを特徴とする回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、内封される半導体集積回路と回路基板との電気的接続に格子状に配置される外部接続端子を用いる半導体集積回路パッケージ、及び前記半導体集積回路パッケージを実装する回路基板に関するものである。
【背景技術】
【０００２】
格子状に配置される外部接続端子を用いる接続構造としては、例えば、ボール・グリッド・アレイ（Ball Grid Array：ＢＧＡ）構造が知られている。このＢＧＡ構造による外部接続端子は、回路基板との接続面にバンプ電極を格子状に配置し、各バンプ電極に回路基板との接続に用いるボール状のはんだを付着させた構成である。この明細書では、このＢＧＡ構造を有する半導体集積回路パッケージ、つまりＢＧＡパッケージを例に挙げて説明する。
【０００３】
ＢＧＡパッケージを回路基板に実装した実動作においては、外部接続端子に付加される比較的大きな寄生容量等の負荷を高速に駆動するために、比較的大きな駆動電流を必要とするので、電源端子として使用する外部接続端子に大きな電源電流の変化（ｄｉ／ｄｔ）による電圧ノイズ（以降「ｄｉ／ｄｔノイズ」と記す）が重畳される。
【０００４】
そこで、従来のＢＧＡパッケージでは、回路基板との接続面における外部接続端子の配置領域の中央付近に電源端子及び接地電位端子として使用する外部接続端子（以降「給電ピン」と記す）を集中配置して、ｄｉ／ｄｔノイズを低減させる構成が提案されている（例えば、特許文献１）。
【０００５】
また、ＢＧＡパッケージが実装される回路基板では、ｄｉ／ｄｔノイズを低減するために、バイパスコンデンサ（以降「パスコン」と略記する）を配置するが、このｄｉ／ｄｔノイズの低減効果を最大限に発揮できるようにするため、パスコンを給電ピンの直近に配置する構成が提案されている（例えば、特許文献２）。
【０００６】
【特許文献１】特開２００３−１２４３８３号公報（図９、図１５参照）
【特許文献２】特開２００４−６４８８号公報（図１、図７参照）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記の特許文献１に記載の技術は、ＢＧＡパッケージの給電ピンから内封される半導体集積回路までの配線をできるだけ短くすることで、配線のインダクタンス成分を減少させ、ｄｉ／ｄｔノイズの低減を狙ったものであるが、ＢＧＡパッケージが回路基板に実装された状態では、回路基板に実装されるパスコンからＢＧＡパッケージの給電ピンに至る回路基板内の配線によるインダクタンス成分が追加されるので、ｄｉ／ｄｔノイズの低減が図れない場合が生ずる。
【０００８】
すなわち、ＢＧＡパッケージのボール状はんだが回路基板のパッドにはんだ付けされ、ＢＧＡパッケージと回路基板とが電気的に接続されて、ＢＧＡパッケージに内封される半導体集積回路が実動作する状態においては、考慮すべきインダクタンス成分は、回路基板に実装されるパスコンからＢＧＡパッケージ内の半導体集積回路に至る経路の配線長によって定まるものであり、ＢＧＡパッケージ内の配線経路だけで決まるものではないからである。
【０００９】
したがって、ｄｉ／ｄｔノイズの低減を図るには、回路基板に実装されるパスコンからＢＧＡパッケージの給電ピンに至る回路基板内の配線経路を最短にする方策を講ずる必要がある。パスコンから給電ピンに至る回路基板内の配線経路が最短になるのは、パスコンを、ＢＧＡパッケージの外部接続端子が接続される回路基板の実装面側パッド（以降「ＢＧＡパッド」と記す）のうち、ＢＧＡパッケージの給電ピンが接続されるＢＧＡパッド直下の基板裏面に配置できた場合である。
【００１０】
しかし、ＢＧＡパッケージを実装する一般的な回路基板では、特に、ＢＧＡパッケージがフル・グリッド型である場合に、寸法的な制約が大きくなり、パスコンを基板裏面の任意位置に配置することができないので、従来の給電ピン配置では、パスコンは、ＢＧＡパッケージ内の半導体集積回路への給電電流経路から大きく外れた位置に配置されることになり、パスコンとＢＧＡパッケージ内の半導体集積回路との間の配線経路を、給電電流経路を外さずに最短にするのが困難であるという問題がある。
【００１１】
この発明は、上記に鑑みてなされたものであり、回路基板の裏面に実装するパスコンを当該パッケージ内の半導体集積回路への給電電流経路を外れずに配置することを可能にする半導体集積回路パッケージを得ることを目的とする。
【課題を解決するための手段】
【００１２】
上述した目的を達成するために、この発明は、回路基板との接続面に、格子状に配置される外部接続端子を備える半導体集積回路パッケージにおいて、前記外部接続端子の配置領域における中心付近から十字を描いた４方向の外側に向けて配列される外部接続端子列の中に、内封される半導体集積回路に電源を供給する電源端子及び接地電位端子として使用する外部接続端子の全てが含まれていることを特徴する。
【発明の効果】
【００１３】
この発明によれば、内封される半導体集積回路に電源を供給する電源端子及び接地電位端子として使用する外部接続端子は、回路基板の裏面に確保される十字状のスペースを指定する形で配置されている。回路基板の裏面に確保される十字状のスペースには、パスコンを配置することができるが、回路基板には、実装する半導体集積回路パッケージの外部接続端子と１対１対応で、基板を貫通するビアホールが設けられている。つまり、回路基板では、電源端子及び接地電位端子として使用する外部接続端子が接続される回路基板側のパッドに対応するビアホールが、回路基板の裏面に確保される十字状のスペースに沿って並ぶことになる。したがって、電源端子及び接地電位端子として使用する外部接続端子が接続される回路基板側のパッド直下の基板裏面にパスコンを配置することができる。
【００１４】
このように、回路基板の裏面に実装するパスコンを半導体集積回路パッケージ内の半導体集積回路への給電電流経路から外れずに配置することができるので、パスコンと半導体集積回路パッケージ内の半導体集積回路との間の配線経路を、給電電流経路を外さずに最も短くすることができ、ｄｉ／ｄｔノイズを最小に抑えることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１５】
まず、この発明の理解を容易にするため、図７を参照して、この発明の原理的事項について説明する。なお、図７は、フル・グリッド型のＢＧＡパッケージを実装するのに用いる一般的な回路基板の実装面の配線パターンを説明する平面図である。
【００１６】
図７において、回路基板４０は、貫通ビアホールを有する多層の回路基板である。この回路基板４０の実装面には、その実装するＢＧＡパッケージの外部接続端子と１対１に対応するＢＧＡパッド４１が配置されるが、ＢＧＡパッケージがフル・グリッド型である場合は、図７に示すように、ＢＧＡパッド４１は、中央部分に欠落領域のない稠密状態で配置される。そして、ＢＧＡパッド４１の４角形配置領域の外周囲に位置するパッドを除く全てのパッドに、回路基板４０を貫通するビアホール４２が設けられる。したがって、フル・グリッド型のＢＧＡパッケージを実装する回路基板４０の裏面には、部品を実装できるスペースが少なくなり、任意位置へのパスコンの配置は不可能になる。
【００１７】
そのため、図７に示すように、ＢＧＡパッドの４角形配置領域を４つの小４角形配置領域に区分したそれぞれにおいて、ＢＧＡパッド４１に接続されるビアホール４２を、ＢＧＡパッド４１の縦横の配列方向から全ＢＧＡパッドの４角形配置領域の角部に向かった方向に傾いた位置に配置することで、基板裏面に、ＢＧＡパッドの４角形配置領域を４つの小４角形配置領域に区分する十字状のスペースを確保し、その確保した十字状のスペースにパスコンを配置している。
【００１８】
しかし、従来の給電ピン配置では、十字状のスペースに配置したパスコンの周囲に、給電ピンが接続されるＢＧＡパッド４１に接続されたビアホール４２が存在するとは限らないので、パスコンのパッドから給電ピンが接続されるＢＧＡパッドまでの配線が必要となる。この場合に、折角確保した十字スペースにはパスコンからの配線のためのビアホールも配置することになるので、一層、パスコンは給電ピンから離れていき、インダクタンスが大きくなってしまうという問題がある。
【００１９】
また、この場合の配線を回路基板４０のプレーン層で実現しても、貫通ビアホールとそのクリアランスのために、プレーン層は面ではなく格子状の網となるので、インダクタンスを下げる効果は小さい。それ以前にプレーン層の配線では給電電流の経路が分散するために、電流経路上から外れたパスコンでは、ｄｉ／ｄｔノイズ低減の効果は得られなくなってしまうという問題がある。
【００２０】
このように、フル・グリッド型のＢＧＡパッケージを実装する回路基板４０では、パスコンを基板裏面の任意位置に配置することができず、十字状のスペースという限定された位置に配置されるので、従来の給電ピン配置では、パスコンは、ＢＧＡパッケージ内の半導体集積回路への給電電流経路から外れた位置に配置されることになる。
【００２１】
そこで、この発明では、一般的に使用されている貫通ビアホール多層の回路基板４０では、ＢＧＡパッケージの給電ピンを含む外部接続端子と回路基板４０に設けるビアホール４２とは１対１に対応している点に着目し、給電ピンの配置を、回路基板４０の裏面に確保される十字状のスペースを指定できる形に定めることにした。このことは、フル・グリッド型でないＢＧＡパッケージにおいても同様である。
【００２２】
これによれば、給電ピンが接続されるＢＧＡ４１直下の基板裏面にパスコンを配置することができる。つまり、パスコンをＢＧＡパッケージ内の半導体集積回路への給電電流経路から外れずに配置することができるので、パスコンとＢＧＡパッケージ内の半導体集積回路との間の配線経路を、給電電流経路を外さずに最も短くすることができ、ｄｉ／ｄｔノイズを最小に抑えることができる。
【００２３】
以下に図面を参照して、この発明にかかる半導体集積回路パッケージ及び回路基板の好適な実施の形態を詳細に説明する。
【００２４】
実施の形態１．
図１は、この発明の実施の形態１による半導体集積回路パッケージであるＢＧＡパッケージにおける電源端子及び接地電位端子として使用する外部接続端子の配置パターンを説明する平面図である。この実施の形態１では、ＢＧＡパッケージにフル・グリッド型を用いた場合の適用例が示されている。
【００２５】
図１において、フル・グリッド型のＢＧＡパッケージ１は、回路基板との４角形状接続面に、内封する半導体集積回路の４角形外周囲に対応する欠落領域を設けることなく、外部接続端子を構成するバンプ電極２が格子状に配置される。外部接続端子は、このバンプ電極２に、回路基板との接続に用いるボール状のはんだ３（図３参照）を付着させた構成である。
【００２６】
この実施の形態１では、「外部接続端子の配置領域における中心付近から十字を描いた４方向の外側に向けて配列される外部接続端子列の中に、内封される半導体集積回路に電源を供給する電源端子及び接地電位端子として使用する外部接続端子の全てが含まれている」構成として、図１に示すように、４角形状のＢＧＡパッケージ１の回路基板との接続面における中心から外周の各辺に垂直に交わるように描いた十字状の各線分に沿って配列される２列のバンプ電極列中のバンプ電極２に、電源端子であるＶＣＣピン４と接地電位端子であるＧＮＤピン５とが割り当てられている。
【００２７】
なお、図１では、ＶＣＣピン４とＧＮＤピン５とが、２列のバンプ電極列において、列間で対向するように、各列において交互に割り当てる場合を示したが、列間で対向するように、一方の列におけるバンプ電極２にＶＣＣピン４を割り当て、他方の列におけるバンプ電極２にＧＮＤピン５を割り当てるようにしてもよい。
【００２８】
次に、図２は、図１に示すＢＧＡパッケージを実装する回路基板の裏面におけるパスコンの配置パターンを説明する平面図である。図３は、図１に示すＢＧＡパッケージを図２に示す回路基板に実装した状態を示す概略断面図である。
【００２９】
図２及び図３では、図７にて説明した内容が示されている。すなわち、図３において、回路基板１０は、内部にＧＮＤプレーン及びＶＣＣプレーンの各プレーン層を有する多層基板である。この回路基板１０の実装面には、ＢＧＡパッド１５が、実装するフル・グリッド型のＢＧＡパッケージ１の外部接続端子（バンプ電極２、はんだ３）と１対１に対応して配置され、また、そのＢＧＡパッド１５の４角形配置領域の外周囲に位置するパッドを除く全てのパッドに、回路基板１０を貫通するビアホール１１が設けられている。そして、当該回路基板１０の裏面には、図２に示すように、十字状のスペースが確保され、そこにパスコン１２を配置できるようになっている。
【００３０】
この実施の形態１によるＢＧＡパッケージ１では、上記したように、外部接続端子（バンプ電極２、はんだ３）のうち、電源端子及び接地電位端子として使用する外部接続端子である「ＶＣＣピン４、ＧＮＤピン５」は、つまり給電ピンは、回路基板１０の裏面に確保される十字状のスペースを指定する形で配置されているので、給電ピンが接続される各ＢＧＡパッド１５に対する各ビアホール１１は、回路基板１０の裏面に確保される十字状のスペースに沿って並ぶことになる。
【００３１】
そうすると、回路基板１０では、図２に示すように、十字状のスペースに配置したパスコン１２のパッド１３を直近に存在するビアホール１１に接続する配線パターン１４を設けるだけで、各パスコン１２は、給電ピンが接続されるＢＧＡパッド１５の直下の基板裏面に配置される形となる。
【００３２】
回路基板１０では、この構成によれば、ビアホール１１から電源回路までをプレーン層で接続しても、給電ピンに直結されたビアホール１１の直近にパスコン１２が配置されることになるので、パスコン１２を、ＢＧＡパッケージ１内の図示しない半導体集積回路への給電電流経路から外れずに配置することができる。
【００３３】
このように、実施の形態１によれば、回路基板の裏面に実装するパスコンをＢＧＡパッケージ内の半導体集積回路への給電電流経路から外れずに配置することができるので、パスコンとＢＧＡパッケージ内の半導体集積回路との間の配線経路を、給電電流経路を外さずに最も短くすることができ、ｄｉ／ｄｔノイズを最小に抑えることができる。
【００３４】
このとき、回路基板では、寸法的制約から配置個所が制限されているパスコンに対して直近に存在するビアホールと接続するだけという簡単な基板パターン設計によって、パスコンの効果を最大限に引き出すことができる。
【００３５】
実施の形態２．
図４は、この発明の実施の形態２による半導体集積回路パッケージであるＢＧＡパッケージにおける電源端子及び接地電位端子として使用する外部接続端子の配置パターンを説明する平面図である。図５は、図４に示すＢＧＡパッケージを実装する回路基板の裏面におけるパスコンの配置パターンを説明する平面図である。図６は、図４に示すＢＧＡパッケージを図５に示す回路基板に実装した状態を示す概略断面図である。
【００３６】
実施の形態１では、容易な基板設計で回路基板内でのインダクタンス成分を最小にすることを優先して、給電ピンを一列に並べる構成例を示したが、この実施の形態２では、給電ピンのピン数の節約や電流経路の指定を考慮した構成例を示す。
【００３７】
すなわち、図４に示すように、この実施の形態２によるＢＧＡパッケージ２０では、４角形状のＢＧＡパッケージ２０の回路基板との接続面における中心から外周の各辺に垂直に交わるように描いた十字状の各線分に沿って配列される２列のバンプ電極列において、列間において、ＶＣＣピン４同士及びＧＮＤピン５同士がそれぞれ対向し、また、ＶＣＣピン４とＧＮＤピン５とが対向するように、各列において、ＶＣＣピン４とＧＮＤピン５とが割り当てられている。
【００３８】
図５及び図６に示すように、この実施の形態２によるＢＧＡパッケージ２０を実装する回路基板２５では、基板裏面に確保する十字状のスペースに信号配線のためのビアホール２６を設ける必要が生ずるが、実施の形態１と同様の方法で、パスコン１２を給電ピンが接続されるビアホール１１に接続することができる。
【００３９】
このように、実施の形態２では、実施の形態１と同様の効果が得られるのに加えて、ＢＧＡパッケージでは、十字状の各線分に沿って配列される２列のバンプ電極列中の一部バンプ電極に、信号ピンやＮＣピンを割り当てることができ、また、回路基板に配置するパスコンのパッド位置に対応するバンプ電極のみに給電ピンを割り当てる構成を採ることができる。つまり、給電ピンのピン数の節約や電流経路の指定を考慮した設計が行える。
【００４０】
なお、実施の形態１，２では、十字状の各線分に沿って配列される２列のバンプ電極列に給電ピンを割り当てる構成を示したが、パスコンの配置構成（図２、図５）から理解できるように、十字状の各線分に沿って配列される１列のバンプ電極列に給電ピンを割り当てる構成でもよい。
【００４１】
また、実施の形態１，２では、ＢＧＡパッケージがフル・グリッド型である場合の構成を示したが、フル・グリッド型でないＢＧＡパッケージにも同様に適用できることは言うまでもない。
【産業上の利用可能性】
【００４２】
以上のように、この発明にかかる半導体集積回路パッケージ及び回路基板は、回路基板に配置するパスコンの効果を最大限に引き出してｄｉ／ｄｔノイズを最小に抑えるのに有用であり、特に、半導体集積回路パッケージがパスコンの配置に大きな制約を与えるフル・グリッド型である場合に適している。
【図面の簡単な説明】
【００４３】
【図１】この発明の実施の形態１による半導体集積回路パッケージであるＢＧＡパッケージにおける電源端子及び接地電位端子として使用する外部接続端子の配置パターンを説明する平面図である。
【図２】図１に示すＢＧＡパッケージを実装する回路基板の裏面におけるパスコンの配置パターンを説明する平面図である。
【図３】図１に示すＢＧＡパッケージを図２に示す回路基板に実装した状態を示す概略断面図である。
【図４】この発明の実施の形態２による半導体集積回路パッケージであるＢＧＡパッケージにおける電源端子及び接地電位端子として使用する外部接続端子の配置パターンを説明する平面図である。
【図５】図４に示すＢＧＡパッケージを実装する回路基板の裏面におけるパスコンの配置パターンを説明する平面図である。
【図６】図４に示すＢＧＡパッケージを図５に示す回路基板に実装した状態を示す概略断面図である。
【図７】フル・グリッドのＢＧＡパッケージを実装するのに用いる一般的な回路基板の実装面の配線パターンを説明する平面図である。
【符号の説明】
【００４４】
１，２０  ＢＧＡパッケージ（半導体集積回路パッケージ）
２  外部接続端子であるバンプ電極
３  外部接続端子であるはんだ
４  ＶＣＣピン（電源端子）
５  ＧＮＤピン（接地電位端子）
１０，２５  回路基板
１１  ビアホール
１２  パスコン（バイパスコンデンサ）
１３  パスコンパッド
１４  配線パターン
１５  回路基板の実装面に配置されるパッド（ＢＧＡパッド）
【図１】
2009111138.tif 000003
【図２】
2009111138.tif 000004
【図３】
2009111138.tif 000005
【図４】
2009111138.tif 000006
【図５】
2009111138.tif 000007
【図６】
2009111138.tif 000008
【図７】
2009111138.tif 000009