(57)【要約】【課題】入力端子に印加される電圧が高い場合でもトーテムポール回路に用いるトランジスタおよびスイッチング素子の発熱量を抑え、かつ、スイッチング素子を焼損させる危険性のないスイッチング回路を提供することを目的とする。【解決手段】スイッチング素子Ｑ１と負荷ＲＬが直列に接続され、かつ、該スイッチング素子Ｑ１の制御端子がトーテムポール回路１から出力される信号を受けて作動するスイッチング回路において、トーテムポール回路１の一端にバイアス回路２を具え、スイッチング素子がオンオフする制御信号の振幅を入力電圧よりバイアス回路のバイアス電圧分だけ減少させたことを特徴とする。【選択図】  図１
2009296415.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子と負荷が直列に接続され、かつ、該スイッチング素子の制御端子がトーテムポール回路から出力される信号を受けて作動するスイッチング回路において、
該トーテムポール回路の一端にバイアス回路を具え、スイッチング素子がオンオフする制御信号の振幅を入力電圧より該バイアス回路のバイアス電圧分だけ減少させたことを特徴とするスイッチング回路。
【請求項２】
前記スイッチング回路を降圧型ＤＣ−ＤＣコンバータに用いたことを特徴とする請求項１記載のスイッチング回路。
【請求項３】
前記スイッチング素子はパワーＭＯＳＦＥＴを用いたことを特徴とする請求項１、２記載のスイッチング回路
【請求項４】
前記スイッチング素子はバイポーラトランジスタを用いたことを特徴とする請求項１、２記載のスイッチング回路
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤ等の断続発光に用いるスイッチング電源に最適なスイッチング技術に関する。
【背景技術】
【０００２】
ＬＥＤ等の断続発光に用いられるスイッチング回路として図３に示すような回路が知られている。
【０００３】
図３に示すように、この回路の入力端子VINに電源電圧Vｂが印加され、出力端子Voに負荷RLが接続されている。信号入力端子にはパルス入力信号に対しオンオフするトランジスタQ4と、トーテムポール回路１を形成するトランジスタQ2、Q3と、電源電圧をオンオフするスイッチング素子Q1からなる構成のスイッチング回路である。
信号入力端子にはパルス状の信号が印加されるが、該入力信号がトランジスタQ4をオンできない−いわゆるLow  Level信号であった場合、トランジスタQ2が抵抗R1によって正バイアスされるため、スイッチング素子Q1はオフを維持し、出力電圧は“ゼロ”である。
【０００４】
その後、該入力信号がトランジスタQ4をオンする電圧−いわゆるHigh  Level信号まで上昇するとトランジスタQ2はオフし、トランジスタQ3がオンするため、スイッチング素子Q1がオンし出力端子Voにはほぼ電源電圧Vbと同じ電圧が得られる。
つまり、この回路において出力電圧は、入力信号と同相関係にあり、負荷RLに印加される電圧はパルス状の断続電圧であり、負荷RLに流れる電流も断続電流となる。
【０００５】
以上の説明で明らかなように、スイッチング素子Q1のソース・ゲート間電圧Vgsは略電源電圧Vbのパルス状電圧となる。この回路においては、スイッチング素子Q1がオン時にチャージされたソース・ゲート間電か電荷Qgsは、スイッチング素子Q1がオフの時、トランジスタQ2によって短絡消費されることによりトランジスタQ2は発熱する。
【０００６】
【特許文献１】特開平８−２９３７４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
例えば、入力端子に印加される電圧Vbが比較的低い場合（５〜１０V）は、トランジスタQ2の発熱も小さく、時には問題は発生しないが、印加される電圧Vbが高くなると（特に１０V超えると）トランジスタQ2の発熱が多大になるばかりか、スイッチング素子Q1のスイッチングスピードも低下する。そのため、負荷RLの消費電力が大きい場合はスイッチング素子Q1にも多大な発熱を生じる。
また、入力端子に印加される電圧がさらに大きくなりスイッチング素子Q1のソース・ゲート間許容電圧VGSを超える電圧となると、スイッチング素子Q1は焼損に至るという欠点を有している。
【０００８】
本発明は、上記問題に鑑みなされたもので、入力端子に印加される電圧が高い場合でもトーテムポール回路に用いるトランジスタおよびスイッチング素子の発熱量を抑え、かつ、スイッチング素子を焼損させる危険性のないスイッチング回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明は、スイッチング素子と負荷が直列に接続され、かつ、該スイッチング素子の制御端子がトーテムポール回路から出力される信号を受けて作動するスイッチング回路において、トーテムポール回路の一端にバイアス回路を具え、スイッチング素子がオンオフする制御信号の振幅を入力電圧よりバイアス回路のバイアス電圧分だけ減少させたことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、トーテムポール回路の一端にバイアス回路を具え、スイッチング素子がオンオフする制御信号の振幅を入力電圧よりバイアス回路のバイアス電圧分だけ減少させることにより、印加される電圧Vbが高い場合でもトーテムポール回路のトランジスタおよびスイッチング素子の発熱量を抑え、かつ、スイッチング素子を焼損させる危険性のないスイッチング回路を提供することができる。
【実施例】
【００１１】
以下に、図１を参照して、本発明の一実施例を説明する。図１は本発明の一実施例であるスイッチング回路を示す。図１において図３と対応する部分には同一符号を付して説明する。
【００１２】
図１に示すように、入力端子Vinに電源電圧Vｂが印加され、出力端子Voに負荷RLが接続されている。信号入力端子にはパルス入力信号に対しオンオフするトランジスタQ4と、トーテムポール回路１を形成するトランジスタQ2、Q3と、バイアス回路２を形成するトランジスタQ5、抵抗R4、R5、R6、コンデンサC2と、電源電圧をオンオフするスイッチング素子Q1からなる構成である。本実施例ではスイッチング素子Q1はパワーＭＯＳＦＥＴを用い、トーテムポール回路に用いるトランジスタQ2、Q3はPNPおよびNPNのバイポーラトランジスタを用いた。
【００１３】
つぎに、バイアス回路について説明する。
トーテムポール回路を構成するトランジスタQ3のコレクタにバイアス回路２を設ける。  このバイアス回路２の構成は、トランジスタ５、抵抗R4、R5、R6、コンデンサC2からなる。そして、その接続は、トーテムポール回路のトランジスタQ3のコレクタ側とアース間に、抵抗R4と並列に、トランジスタQ5のエミッタとそのベースから抵抗R6とコンデンサC2の並列回路がアースに接続されている。トランジスタQ5のコレクタは電源側Vbに接続され、ベースとの間に抵抗R5が接続されている。
【００１４】
このバイアス回路の出力電圧Vboおよび出力インピーダンスZboは、
Vbo＝（（Ｒ６／（R5＋R6））・Vb）＋Vbe（Q5）---式（１）
Zbo＝（ｈｉｅ＋１／ωC2）／（１＋ｈｆｅ）  ----式（２）
ここで、R5//R6  >>  １／ωC2    
および  hieはトランジスタQ5の入力抵抗、hfeはトランジスタQ5の電流増幅率
【００１５】
このことから、スイッチング素子Q1のソース・ゲート間電圧Vgsは、
Vgs＝Vb-Vbo          ----式（３）
また、トランジスタQ2の損失PQ2は、
PQ2＝（Vb−Vbo）・ｆ・Cg      ----式（４）
ここで、Cgはスイッチング素子Q1のゲート容量、ｆはスイッチング周波数
【００１６】
このように、トランジスタQ３のコレクタに低インピーダンスのバイアス回路を接続し、スイッチング素子Q1の制御端子に加わるオンオフ制御電圧を電源電圧と略同等の出力電圧Vbから式（１）の出力電圧Vboを減じたため、スイッチング素子Q1のソース・ゲート間電圧Vgs（式（３））およびトランジスタQ2に消費される損失PQ2も式（４）のように従来のVb・ｆ・Cgに比べ減少させることができる。
また、スイッチング素子Q1のスイッチング速度もソース・ゲート間電圧Vgsの減少に伴い低下することがない。
【００１７】
つぎに、図２に、ドライブ回路を付加した降圧型ＤＣ−ＤＣコンバータの実施例について説明する。
この回路は、負荷に入力電圧Vbを断続印可することを目的としたものである。
【００１８】
図２に示すように、入力端子Vinにスイッチング素子Q1、インダクタL1、出力端子Voが直列に接続された降圧型ＤＣ−ＤＣコンバータに、スイッチング素子Q1のゲートに図１と同じドライブ回路が用いられ、出力端子側に設けられた出力電圧検出回路からの信号を制御回路に印加したものである。
【００１９】
この回路は一般的な降圧型ＤＣ/ＤＣコンバータ回路に図１に示したトーテムポール回路１とバイアス回路２を付加したドライブ回路を用いたものでその動作は上記図１の説明と同じであり省略する。
【００２０】
この回路においても、スイッチング素子Q1のスイッチング速度はソース・ゲート間電圧Vgsの減少に伴い低下することがない。そして、スイッチング素子の発熱も抑制できることから電力変換効率の向上が図れる。
【００２１】
以上、本発明のスイッチング回路の好適な実施例を図１、図２を参照して説明した。
上記で述べたように、スイッチング素子のソース・ゲート間に印加される電圧はバイアス回路で分圧され、その電圧は抵抗R5、R6で任意に設定できるため、スイッチング素子のソース・ゲート間電圧を超えないように設定することにより、スイッチング素子の破損を防止できる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施例であるスイッチング回路の回路図である。
【図２】本発明の他の実施例であるスイッチング回路の回路図である。
【図３】従来のスイッチング回路の回路図である。
【符号の説明】
【００２３】
Q1  スイッチング素子
Q2〜Q5  トランジスタ
１  トーテムポール回路
２  バイアス回路
Vin  入力端子
Vo    出力端子
C1、C2  コンデンサ
R1〜R６  抵抗
【図１】
2009296415.tif 000003
【図２】
2009296415.tif 000004
【図３】
2009296415.tif 000005