(57)【要約】【課題】Ｄ／Ａ変換器の故障診断をより早くより安全に行い、即時かつ安全に故障時の出力を制限することを目的とする。【解決手段】Ｄ／Ａ変換器２の故障を診断する際に、Ｄ／Ａ変換するデジタルデータをＤ／Ａ変換データ格納バッファ１１に格納し、Ｄ／Ａ変換されたアナログデータをＡ／Ｄ変換器４にて変換してＡ／Ｄ変換されたデジタルデータをＡ／Ｄ変換データ格納バッファ５に格納し、これらのデジタルデータの差分が許容誤差の範囲内にあるかどうかを比較器８により常時判定してＤ／Ａ変換器２の出力を制御することで、Ｄ／Ａ変換器２の故障診断をより早くより安全に行い、即時かつ安全に故障時の出力を制限することができる。【選択図】図１
2009071459.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵを備えて外部機器の動作の制御を行う半導体集積回路であって、
前記ＣＰＵからのデジタル信号を前記外部機器の制御信号であるアナログ信号に変換してアナログスイッチを介して出力するＤ／Ａ変換器と、
Ｄ／Ａ変換する前記デジタル信号を格納するＤ／Ａ変換データ格納バッファと、
アナログ信号をデジタル信号に変換して前記ＣＰＵに出力するＡ／Ｄ変換器と、
通常動作時には前記外部機器からの信号を前記Ａ／Ｄ変換器に出力し故障診断時には前記Ｄ／Ａ変換器からのアナログ信号を前記Ａ／Ｄ変換器に出力する第１のマルチプレクサと、
前記Ａ／Ｄ変換器の変換後のデジタル信号を格納するＡ／Ｄ変換データ格納バッファと、
前記Ｄ／Ａ変換データ格納バッファに格納されたデジタル信号と前記Ａ／Ｄ変換データ格納バッファに格納されたデジタル信号との差分を出力する差分回路と、
前記ＣＰＵにより前記差分の許容誤差を設定される許容誤差設定手段と、
前記差分が前記許容誤差の範囲内にあるか判定する比較器と、
前記判定結果が前記許容誤差の範囲外である場合に前記アナログスイッチからの出力を制限する制御回路と
を有することを特徴とする半導体集積回路。
【請求項２】
前記比較器からの信号を入力する割込制御ブロックをさらに有し、前記判定結果が前記許容誤差の範囲外である場合に前記割込制御ブロックが前記ＣＰＵに割込み信号を発生させることを特徴とする請求項１記載の半導体集積回路。
【請求項３】
前記Ｄ／Ａ変換データ格納バッファに格納されたデジタル信号値から前記許容誤差を自動的に設定する許容誤差自動設定回路と、
前記許容誤差設定手段の許容誤差または前記許容誤差自動設定回路の許容誤差のいずれかを前記ＣＰＵの制御により選択して前記比較器に出力する第２のマルチプレクサと
をさらに有することを特徴とする請求項１または請求項２のいずれかに記載の半導体集積回路。
【請求項４】
前記比較器から前記許容誤差の範囲外である信号が、あらかじめ設定された任意の回数出力された場合に、前記アナログスイッチからの出力を制限する信号を、前記制御回路に出力するカウント回路をさらに有することを特徴とする請求項１〜請求項３のいずれかに記載の半導体集積回路。
【請求項５】
前記外部機器が非アクティブとなる値がラッチされた汎用ポートと、
前記汎用ポートからの出力または前記アナログスイッチからの出力のうち前記比較器から前記許容誤差の範囲外である信号が入力された場合に前記前記汎用ポートからの出力を前記外部機器に出力する第３のマルチプレクサと
をさらに有することを特徴とする請求項１〜請求項４のいずれかに記載の半導体集積回路。
【請求項６】
ファンモータと、請求項１〜請求項５のいずれかに記載の半導体集積回路から構成され、前記判定結果が前記許容誤差の範囲外である場合に前記ファンモータを停止させることを特徴とするエアコン。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｄ／Ａ変換器とＡ／Ｄ変換器の機能を備え、Ｄ／Ａ変換器の故障診断機能を有する半導体集積回路およびこの半導体集積回路を搭載するエアコンに関する。
【背景技術】
【０００２】
近年、エアコンシステム等においてモータ駆動制御を用いた機器が増加している。モータ駆動制御にはマイクロコンピュータのＰＷＭやＤ／Ａ変換器等を用いて回転数を制御し、より柔軟なソフトウェアによる制御を実現している。
【０００３】
このような制御において、マイクロコンピュータのＰＷＭやＤ／Ａ変換器が故障していた場合に、マイクロコンピュータはマイクロコンピュータ自身のＰＷＭやＤ／Ａ変換器の故障を知ることができない。そのような状況に至った場合、マイクロコンピュータはＰＷＭやＤ／Ａ変換器の間違った制御を継続するしかない。場合によっては過電流が流れる重大な問題を引き起こす可能性がある。
【０００４】
そのため、従来の駆動制御機器では、Ｄ／Ａ変換器の故障診断を行うことでＤ／Ａ変換器の故障を検知し、間違った出力を制限していた。
図９，図１０を用いて、従来のＤ／Ａ変換器故障診断機能を搭載した半導体集積回路について説明する。
【０００５】
図９は従来のＤ／Ａ変換器故障診断機能を搭載した半導体集積回路の構成を示す図、図１０は従来のＤ／Ａ変換器故障診断のフローを示す図である。
図９において、ＣＰＵ１はモータに出力したいアナログ値に対応するデジタル値をＤ／Ａ変換データ格納バッファ１１に設定し、Ｄ／Ａ変換指示後、Ｄ／Ａ変換された変換後アナログ電圧をモータへ出力するよう指示することで、モータの制御を行う。一方、センサ等からの入力とＤ／Ａ変換データ格納バッファ１１の変換後アナログ電圧からの入力をＣＰＵ１が切り換えることができるアナログマルチプレクサ３を有する。故障診断を行う時、ＣＰＵ１はアナログマルチプレクサ３に対してＤ／Ａ変換器２の変換後アナログ電圧をＡ／Ｄ変換器４に入力するように指示する。これにより変換後アナログ電圧が入力されたＡ／Ｄ変換器４に対してＣＰＵ１はＡ／Ｄ変換指示をだし、Ａ／Ｄ変換を実施する。次に、ＣＰＵ１はこの指示により作成されて格納されたＡ／Ｄ変換データ格納バッファ５の値とＤ／Ａ変換データ格納バッファ１１の値との差分を取得する。次に、ＣＰＵ１はあらかじめＲＯＭ等に記録している許容誤差とプログラムを用いて比較・判定することでＤ／Ａ変換器２の変換後アナログ電圧に異常が発生しているかを判断できる。
【０００６】
ＣＰＵ１は比較・判定した結果が許容誤差範囲外であるときに、Ｄ／Ａ変換器２のアナログＳＷ６をＯＦＦする。これによりモータに対するＤ／Ａ変換器２の出力をＯＦＦすることができる（例えば、特許文献１参照）。
【特許文献１】特開昭６３−３３６６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来技術で前記の故障診断を行うためには、図１０のようなソフトウェアのフローになる。ハードウェアリセット後、ハードウェア等を初期化処理により初期化し、メインフローを繰り返す。このメインフローの中にＤ／Ａ変換器の故障診断処理がある。こういったフローでは故障診断処理がメインフロー１ループに対して、１回故障診断を行う。例えば、メインフロー１ループの時間が１秒かかる場合は、Ｄ／Ａ変換器の故障を検知してから最大で１秒間過電流が流れる可能性がある。即ち、従来技術ではＤ／Ａ変換器の故障を検知してからＤ／Ａ変換器の出力ＯＦＦするまでに、ソフトウェアの処理タイミングに依存した遅延時間が発生し、即時にＯＦＦすることができないという問題点があった。
【０００８】
つまり、Ｄ／Ａ変換器の故障を検知して出力を制限する仕組みとして、より早くより安全に出力を制限しなければならないという即時性が求められるため、ソフトウェアの処理タイミングに依存してしまっては効果を持たない。
【０００９】
そのため、例えば、既存の製品に従来のＤ／Ａ変換器の故障診断機能を組み込む場合、故障診断を行う周期ができるだけ短くなるようなタイミング、即ち一定周期で処理可能なタイマ割込等に組み込むべきである。しかし、実行周期が短い処理にＤ／Ａ変換器の故障診断機能を組み込むことは現実的には困難であることが多い。なぜなら、一般的に実行周期が短い処理には規定の時間制限内で処理しなければならないといった制限があることが多いためである。従来のＤ／Ａ変換器故障診断機器のような、Ｄ／Ａ変換器の故障診断機能を組み込むことにより、処理時間が延びることで規定の時間制限内で処理が終わらなくなる可能性もでてくる。この理由から、実行周期が短い処理は、必要最低限の処理だけを実行することが多い。
【００１０】
結果として、Ｄ／Ａ変換器の故障診断処理を行う周期が重視されず、周期が長くなることで、故障診断を行った場合、Ｄ／Ａ変換器の故障は発見できるが、即時性に乏しく、出力を制限するという目的は達成されないという問題が発生する。つまり、Ｄ／Ａ変換器の故障診断機能の本来の目的を達成する機能を組み込むこと自体難しいのである。
【００１１】
本発明の半導体集積回路は、Ｄ／Ａ変換器の故障診断をより早くより安全に行い、即時かつ安全に故障時の出力を制限することを目的とする。
【課題を解決するための手段】
【００１２】
上記の目的を達成するために、請求項１記載の半導体集積回路は、ＣＰＵを備えて外部機器の動作の制御を行う半導体集積回路であって、前記ＣＰＵからのデジタル信号を前記外部機器の制御信号であるアナログ信号に変換してアナログスイッチを介して出力するＤ／Ａ変換器と、Ｄ／Ａ変換する前記デジタル信号を格納するＤ／Ａ変換データ格納バッファと、アナログ信号をデジタル信号に変換して前記ＣＰＵに出力するＡ／Ｄ変換器と、通常動作時には前記外部機器からの信号を前記Ａ／Ｄ変換器に出力し故障診断時には前記Ｄ／Ａ変換器からのアナログ信号を前記Ａ／Ｄ変換器に出力する第１のマルチプレクサと、前記Ａ／Ｄ変換器の変換後のデジタル信号を格納するＡ／Ｄ変換データ格納バッファと、前記Ｄ／Ａ変換データ格納バッファに格納されたデジタル信号と前記Ａ／Ｄ変換データ格納バッファに格納されたデジタル信号との差分を出力する差分回路と、前記ＣＰＵにより前記差分の許容誤差を設定される許容誤差設定手段と、前記差分が前記許容誤差の範囲内にあるか判定する比較器と、前記判定結果が前記許容誤差の範囲外である場合に前記アナログスイッチからの出力を制限する制御回路とを有することを特徴とする。
【００１３】
請求項２記載の半導体集積回路は、請求項１記載の半導体集積回路において、前記比較器からの信号を入力する割込制御ブロックをさらに有し、前記判定結果が前記許容誤差の範囲外である場合に前記割込制御ブロックが前記ＣＰＵに割込み信号を発生させることを特徴とする。
【００１４】
請求項３記載の半導体集積回路は、請求項１または請求項２のいずれかに記載の半導体集積回路において、前記Ｄ／Ａ変換データ格納バッファに格納されたデジタル信号値から前記許容誤差を自動的に設定する許容誤差自動設定回路と、前記許容誤差設定手段の許容誤差または前記許容誤差自動設定回路の許容誤差のいずれかを前記ＣＰＵの制御により選択して前記比較器に出力する第２のマルチプレクサとをさらに有することを特徴とする。
【００１５】
請求項４記載の半導体集積回路は、請求項１〜請求項３のいずれかに記載の半導体集積回路において、前記比較器から前記許容誤差の範囲外である信号が、あらかじめ設定された任意の回数出力された場合に、前記アナログスイッチからの出力を制限する信号を、前記制御回路に出力するカウント回路をさらに有することを特徴とする。
【００１６】
請求項５記載の半導体集積回路は、請求項１〜請求項４のいずれかに記載の半導体集積回路において、前記外部機器が非アクティブとなる値がラッチされた汎用ポートと、前記汎用ポートからの出力または前記アナログスイッチからの出力のうち前記比較器から前記許容誤差の範囲外である信号が入力された場合に前記前記汎用ポートからの出力を前記外部機器に出力する第３のマルチプレクサとをさらに有することを特徴とする。
【００１７】
請求項６記載のエアコンは、ファンモータと、請求項１〜請求項５のいずれかに記載の半導体集積回路から構成され、前記判定結果が前記許容誤差の範囲外である場合に前記ファンモータを停止させることを特徴とする。
【００１８】
以上により、Ｄ／Ａ変換器の故障診断をより早くより安全に行い、即時かつ安全に故障時の出力を制限することができる。
【発明の効果】
【００１９】
Ｄ／Ａ変換器の故障を診断する際に、Ｄ／Ａ変換するデジタルデータをＤ／Ａ変換データ格納バッファに格納し、Ｄ／Ａ変換されたアナログデータをＡ／Ｄ変換器にて変換してＡ／Ｄ変換されたデジタルデータをＡ／Ｄ変換データ格納バッファに格納し、これらのデジタルデータの差分が許容誤差の範囲内にあるかどうかを比較器により常時判定してＤ／Ａ変換器の出力を制御することで、Ｄ／Ａ変換器の故障診断をより早くより安全に行い、即時かつ安全に故障時の出力を制限することができる。
【発明を実施するための最良の形態】
【００２０】
（第１の実施の形態）
図１を用いて第１の実施の形態における半導体集積回路について説明する。
図１は第１の実施の形態におけるＤ／Ａ変換器故障診断機能を搭載した半導体集積回路の構成を示す図である。
【００２１】
図１において、ＣＰＵ１はモータに出力したいアナログ値を出力するためにＤ／Ａ変換器２に入力するデジタル値をＤ／Ａ変換データ格納バッファ１１に設定し、Ｄ／Ａ変換指示後、Ｄ／Ａ変換された変換後のアナログ電圧をモータへ出力するよう指示することで、モータの制御を行う。一方、センサ等からの入力とＤ／Ａ変換器２の変換後アナログ電圧からの入力のいずれかをＡ／Ｄ変換器４に出力するようにＣＰＵ１が切り換えることができるアナログマルチプレクサ３を有する。故障診断を行う時、ＣＰＵ１はアナログマルチプレクサ３に対してＤ／Ａ変換器２の変換後アナログ電圧をＡ／Ｄ変換器４に入力するように指示する。変換後アナログ電圧が入力されたＡ／Ｄ変換器４はＡ／Ｄ変換を連続して行い、変換終了後にＡ／Ｄ変換データ格納バッファ５に変換後のデジタル値を格納する。この連続して作成されるＡ／Ｄ変換データ格納バッファ５の値はＤ／Ａ変換データ格納バッファ１１の値との差分を常時出力することができる差分回路７に入力される。さらに、差分回路７の出力はあらかじめ許容誤差設定手段９に設定された許容誤差と差分回路７の出力を常時比較し、差分回路７の出力が許容誤差範囲内か範囲外かを判定した結果を出力する比較器８に入力される。Ｄ／Ａ変換データ格納バッファ１１に格納された入力デジタル値とＡ／Ｄ変換データ格納バッファ５に格納されたＡ／Ｄ変換後のデジタル値との開きが許容誤差範囲にあるかどうかを判定することにより、この時点でＤ／Ａ変換器２の変換後アナログ電圧に異常が発生しているかを判断できる。ただし、比較器８はＣＰＵ１から出力許可指示がないと、比較・判定した結果を出力することができない。出力許可指示はアナログマルチプレクサ３の入力をＤ／Ａ変換器２の変換後アナログ電圧に切り換えた時点で行う。さらに、比較器８からの出力はＤ／Ａ変換器２のアナログＳＷ６のＯＮ／ＯＦＦを切り換える制御回路１０に入力される。比較器８の比較・判定した結果が許容誤差範囲外であるときに、制御回路１０はＤ／Ａ変換器２の出力を制御するアナログＳＷ６をＯＦＦする。これにより、Ｄ／Ａ変換器２の故障診断処理を常時実施できることで、ソフトウェアの処理タイミングに依存せず、Ｄ／Ａ変換器の故障診断をより早くより安全に行い、即時かつ安全に故障時のモータに対するＤ／Ａ変換器２の出力を制限することができる。
【００２２】
また、ソフトウェアは、図８の本発明の半導体集積回路におけるＤ／Ａ変換器故障診断フローを示す図のように、本半導体集積回路のイニシャライズ時にＤ／Ａ変換器２の故障診断を行うように設定しておけば、本発明の本半導体集積回路が常時Ｄ／Ａ変換器２の故障診断を行ってくれるため、ソフトウェア構造としてもシンプルになる。したがって、Ｄ／Ａ変換器２の故障診断機能を組み込むことが簡単になる。また、従来、ソフトウェアで故障診断を行っていたシステムにおいては、故障診断処理の全責任を本半導体集積回路に委譲することができ、ソフトウェアの可読性を向上させる。
【００２３】
本実施の形態を本発明の基本構成とする。
（第２の実施の形態）
図２を用いて第２の実施の形態における半導体集積回路について説明する。
【００２４】
図２は第２の実施の形態におけるＤ／Ａ変換器故障診断機能を搭載した半導体集積回路の構成を示す図である。
本実施の形態においても、Ｄ／Ａ変換器２の端子への出力をＯＦＦする仕組みは第１の実施の形態と同じである。図２に示すように、第１の実施の形態の構成に加えて、比較器８のＤ／Ａ変換器２に対する出力ＯＦＦ指示を割込制御ブロック３１に対しても送ることが可能な構成にする。この構成により、Ｄ／Ａ変換器２の故障を検知したとき、比較器８のＤ／Ａ変換器２に対する出力ＯＦＦ指示を割込制御ブロック３１に送り、割込制御ブロック３１はＣＰＵ１に割込を発生させることにより、Ｄ／Ａ変換器２に対する出力ＯＦＦをすることができる。
【００２５】
本構成は、パワーリレーにより電源が供給されるモータを制御し、Ｄ／Ａ変換器２のアナログ出力がモータを制御し、他のポートがパワーリレーを制御するようなシステムに有効である。モータへのＤ／Ａ変換器２のアナログ出力ＯＦＦ制御を第１の実施の形態と同様に行い、割込処理でＤ／Ａ変換器２の異常復帰処理やＤ／Ａ変換器２の出力先となるモータのパワーリレー等の復帰処理を同じタイミングで行うことができ、Ｄ／Ａ変換器の故障診断をより早くより安全に行い、即時かつ安全に故障時のモータに対するＤ／Ａ変換器２の出力を制限することができると共に、より安全なモータのシャットダウンが可能になる。
（第３の実施の形態）
図３を用いて第３の実施の形態における半導体集積回路について説明する。
【００２６】
図３は第３の実施の形態におけるＤ／Ａ変換器故障診断機能を搭載した半導体集積回路の構成を示す図である。
本実施の形態においても、Ｄ／Ａ変換器２の端子への出力をＯＦＦする仕組みは第１の実施の形態と同じであるが、図３に示すように、第１〜第２の実施の形態の構成に対して、常時、Ｄ／Ａ変換データ格納バッファ１１の値を参照し、値によって自動的に許容誤差を設定する許容誤差自動設定回路４１と、故障診断で使用する許容誤差として許容誤差自動設定回路４１で設定した値と許容誤差設定手段９で設定した値のどちらを使用するかを選択するマルチプレクサ４２を新たに追加する。
【００２７】
ＣＰＵ１はＤ／Ａ変換器２の故障診断に使用する許容誤差として、許容誤差自動設定回路４１が作成する許容誤差を選択するよう設定することにより、故障診断中、許容誤差自動設定回路４１はＤ／Ａ変換データ格納バッファ１１の値に応じた許容誤差を常時作成し、この常時作成する許容誤差を用いて、Ｄ／Ａ変換器２の故障診断を行う。そのため、Ｄ／Ａ変換器の故障診断をより早くより安全に、さらにより正確に行い、即時かつ安全に故障時のモータに対するＤ／Ａ変換器２の出力を制限することができる。
【００２８】
このような半導体集積回路により、Ｄ／Ａ変換器２が出力する電圧レベルによって許容誤差を補正することができる。即ち、マイクロコンピュータの固有のゼロトランジション、フルスケールトランジションまたはモータ等の外部機器の特性に応じた許容誤差の補正が可能となる。例えば、モータへのＤ／Ａ変換器２が出力する電圧レベルが低い時に許される許容誤差が小さくて、電圧レベルが高いときに許される許容誤差が大きい場合などに有効である。したがって、許容誤差自動設定回路４１は使用するマイクロコンピュータやモータ等の外部機器の特性によって固有に定義する。
【００２９】
例えば、図７の第３の実施の形態における許容誤差設定手段を例示する図のように、Ｄ／Ａ変換データ格納バッファ１１の値の範囲を５分割し、それぞれの範囲で許容誤差を設定できるようにする。例えば、５Ｖを最大としてＤ／Ａ変換データ格納バッファ１１の値の範囲を５分割した場合、４．５Ｖのときの許容誤差を０．５Ｖと設定し、０．５Ｖのときの許容誤差を０．０５Ｖと設定する。
（第４の実施の形態）
図４を用いて第４の実施の形態における半導体集積回路について説明する。
【００３０】
図４は第４の実施の形態におけるＤ／Ａ変換器故障診断機能を搭載した半導体集積回路の構成を示す図である。
本実施の形態においても、Ｄ／Ａ変換器２の端子への出力をＯＦＦする仕組みは第１の実施の形態の構成と同じである。
【００３１】
本実施の形態では、図４に示すように、第１〜第３の実施の形態の構成に対して、比較器８と制御回路１０の間にｍクロックカウント回路５１を追加する。ＣＰＵ１はあらかじめ、任意の整数値ｍをｍ格納バッファ５２に設定しておく。ｍクロックカウント回路５１は比較器８の判定結果として許容誤差範囲外である旨の出力を検知したときに内部状態を１カウントアップする。ｍ回連続して比較器８の出力を検知したときに初めてＤ／Ａ変換器２のアナログＳＷ６をＯＦＦする信号を制御回路１０に出力する。
【００３２】
このような半導体集積回路により、Ｄ／Ａ変換器の故障診断をより早くより安全に行い、即時かつ安全に故障時のモータに対するＤ／Ａ変換器２の出力を制限することができると共に、Ｄ／Ａ変換器２の変換後アナログ電圧の異常を連続して検知した場合にのみモータに対するＤ／Ａ変換器２の出力をＯＦＦすることで、比較器８の出力にノイズが出力することにより正常動作を異常動作と誤認識することを防ぐことができるノイズ除去機能を付加することができる。
（第５の実施の形態）
図５を用いて第５の実施の形態における半導体集積回路について説明する。
【００３３】
図５は第５の実施の形態におけるＤ／Ａ変換器故障診断機能を搭載した半導体集積回路の構成を示す図である。
本実施の形態においても、Ｄ／Ａ変換器２の端子への出力をＯＦＦする仕組みは第１の実施の形態と同じである。
【００３４】
本実施の形態では、図５に示すように、第１〜第４の実施の形態の構成に加えて、比較器８からのＯＦＦ要求信号をＤ／Ａ変換器２のアナログ出力と汎用ポート６１の出力を切り換えるマルチプレクサ６２へも送ることが可能な構成とし、Ｄ／Ａ変換器２の変換後アナログ出力と汎用ポート６１の出力が兼用ポートとして割り当てられている場合に有効である。
【００３５】
一方、汎用ポート６１の出力にはあらかじめ、モータの非アクティブ論理の出力をポートにラッチしておく。本構成で比較器８のＤ／Ａ変換器２に対する出力ＯＦＦ指示を受信したマルチプレクサ６２はＤ／Ａ変換器２の出力から汎用ポート６１の出力に切り換えることができる。これにより、Ｄ／Ａ変換器の故障診断をより早くより安全に行い、故障と判断された場合に、あらかじめラッチしておいたモータの非アクティブ論理を出力することにより、故障発生直後に、かつ安全に故障時のモータに対するＤ／Ａ変換器２の出力を制限することができる。
（第６の実施の形態）
図６を用いて第６の実施の形態におけるエアコンについて説明する。
【００３６】
図６は本発明の半導体集積回路を備えるエアコンの構成を示す図である。
図６に示すように、エアコン室内機１００はファンモータ１０１と、本発明の半導体集積回路１０２より構成される。図に示す通り、半導体集積回路１０２とファンモータ１０２が接続される。
【００３７】
ファンモータ１０１は半導体集積回路１０２のＤＡ出力により回転数が制御される。半導体集積回路１０２が、Ｄ／Ａ変換器の出力値であるＤＡ出力値が許容誤差範囲内かを自動で判定し、異常値である場合に自動でＤＡ出力が停止される。これにより半導体集積回路１０２のＤＡ出力回路が故障した場合にも、過電流を流すことなく、ファンモータ１０１を停止させることが可能となる。
【００３８】
ここではエアコンを例に説明したが、Ｄ／Ａ変換器の出力で動作が制御される家電機器等に用いることができる。
【産業上の利用可能性】
【００３９】
本発明は、Ｄ／Ａ変換器の故障診断をより早くより安全に行い、即時かつ安全に故障時の出力を制限することができ、Ｄ／Ａ変換器とＡ／Ｄ変換器の機能を備え、Ｄ／Ａ変換器の故障診断機能を有する半導体集積回路およびこの半導体集積回路を搭載するエアコン等に有用である。
【図面の簡単な説明】
【００４０】
【図１】第１の実施の形態におけるＤ／Ａ変換器故障診断機能を搭載した半導体集積回路の構成を示す図
【図２】第２の実施の形態におけるＤ／Ａ変換器故障診断機能を搭載した半導体集積回路の構成を示す図
【図３】第３の実施の形態におけるＤ／Ａ変換器故障診断機能を搭載した半導体集積回路の構成を示す図
【図４】第４の実施の形態におけるＤ／Ａ変換器故障診断機能を搭載した半導体集積回路の構成を示す図
【図５】第５の実施の形態におけるＤ／Ａ変換器故障診断機能を搭載した半導体集積回路の構成を示す図
【図６】本発明の半導体集積回路を備えるエアコンの構成を示す図
【図７】第３の実施の形態における許容誤差設定手段を例示する図
【図８】本発明の半導体集積回路におけるＤ／Ａ変換器故障診断フローを示す図
【図９】従来のＤ／Ａ変換器故障診断機能を搭載した半導体集積回路の構成を示す図
【図１０】従来のＤ／Ａ変換器故障診断のフローを示す図
【符号の説明】
【００４１】
１    ＣＰＵ
２    Ｄ／Ａ変換器
３    アナログマルチプレクサ
４    Ａ／Ｄ変換器
５    Ａ／Ｄ変換データ格納バッファ
６    アナログＳＷ
７    差分回路
９    許容誤差設定手段
１０    制御回路
１１    Ｄ／Ａ変換データ格納バッファ
３１    割込制御ブロック
４１    許容誤差自動設定回路
４２    マルチプレクサ
５１    ｍクロックカウント回路
５２    ｍ格納バッファ
６１    汎用ポート
６２    マルチプレクサ
１００    エアコン室外機
１０１    ファンモータ
１０２    半導体集積回路
【図１】
2009071459.tif 000003
【図２】
2009071459.tif 000004
【図３】
2009071459.tif 000005
【図４】
2009071459.tif 000006
【図５】
2009071459.tif 000007
【図６】
2009071459.tif 000008
【図７】
2009071459.tif 000009
【図８】
2009071459.tif 000010
【図９】
2009071459.tif 000011
【図１０】
2009071459.tif 000012