(57)【要約】【課題】  半導体チップの特性ばらつきによる影響を小さくすることができる半導体装置の製造方法及び半導体装置を提供する。【解決手段】  半導体チップ１０を準備する工程と、半導体チップ１０を湾曲可能なパッケージ基板２０に実装する工程と、パッケージ基板２０に実装された半導体チップ１０の性能の検査を行い、半導体チップ１０の性能が向上する方向にパッケージ基板２０を湾曲させるとともに、半導体チップ１０を湾曲させる工程を備えることを特徴としている。【選択図】  図２
2009071185.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップを準備する工程と、
前記半導体チップを湾曲可能な基板に実装する工程と、
前記半導体チップの性能が向上する方向に前記基板を湾曲させるとともに、前記半導体チップを湾曲させる工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体チップの性能を検査する工程を備えることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
半導体チップと、
前記半導体チップを実装する、湾曲可能な基板と、
を備え、前記半導体チップ及び前記基板は、前記半導体チップの性能が向上する方向に湾曲していることを特徴とする半導体装置。
【請求項４】
前記半導体チップ及び前記基板の湾曲量を調整する湾曲調整機構と、
前記半導体チップの性能を検査する検査機構と、
を備え、前記湾曲調整機構は、前記検査機構の結果に応じて、前記半導体チップ及び前記基板の湾曲量を調整することを特徴とする請求項３記載の半導体装置。
【請求項５】
前記検査機構は、前記半導体チップの性能が向上するように、前記半導体チップ及び前記基板の湾曲量を計算することを特徴とする請求項４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置に関するものである。
【背景技術】
【０００２】
近年、半導体装置の高速化は目覚しいものがある。その高速化の大きな一因として、半導体装置の微細化の進歩は目覚ましいものがある。
【０００３】
しかしながら、この半導体装置の微細化により、半導体製造プロセス技術が複雑になり、半導体チップごとのＭＯＳＦＥＴ特性がばらつくという問題があった。そのＭＯＳＦＥＴ特性のばらつきの原因として、半導体製造プロセスがある。例えば、半導体製造プロセスでは、不純物プロファイル揺らぎやパターン形状、寸法などに起因して、ＭＯＳＦＥＴ特性がばらつく。
【０００４】
そこで、この半導体チップごとのＭＯＳＦＥＴ特性のばらつきを考慮に入れて、半導体の製造を行うが、半導体装置の微細化にともない、ばらつきの許容範囲があまり大きくとれなくなってきている。また、半導体チップごとのＭＯＳＦＥＴ特性のばらつきを解消するために、性能の劣る半導体チップ上にストレス膜を成膜し、半導体チップの性能向上を図り、半導体チップのＭＯＳＦＥＴ特性のばらつきを押さえることも考えられるが、半導体製造プロセスが複雑化してしまう。
【０００５】
なお、この種の関連技術として、半導体装置及びその製造方法の一例が開示されている（例えば、特許文献１参照。）。
【特許文献１】特開２００１−２８４４０２号公報（第１１頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、半導体チップの特性ばらつきによる影響を小さくすることができる半導体装置の製造方法及び半導体装置を提供する。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の一態様の半導体装置の製造方法は、半導体チップを準備する工程と、前記半導体チップを湾曲可能な基板に実装する工程と、前記半導体チップの性能が向上する方向に前記基板を湾曲させるとともに、前記半導体チップを湾曲させる工程と、を備えることを特徴としている。
【０００８】
また、本発明の他の態様の半導体装置は、半導体チップと、前記半導体チップを実装する、湾曲可能な基板と、を備え、前記半導体チップ及び前記基板は、前記半導体チップの性能が向上する方向に湾曲していることを特徴としている。
【発明の効果】
【０００９】
本発明によれば、半導体チップの特性ばらつきによる影響を小さくすることができる半導体装置の製造方法及び半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施例について、図面を参照して説明する。
【実施例１】
【００１１】
図１は、本発明の実施例１に係る半導体装置の構造を模式的に示した半導体装置の断面図である。図2は、本発明の実施例１に係る半導体装置のパッケージ基板に実装された状態を模式的に表した半導体装置の断面図である。図３は、本発明の実施例１に係る半導体装置のボード上に実装された状態を模式的に表した半導体装置の断面図である。
【００１２】
図1に示すように、本発明の実施例1に係る半導体装置は、所定の機能を有する半導体チップ１０と、半導体チップ１０を内部に実装し、湾曲可能な材料からなるパッケージ基板２０を有する。また、半導体チップ１０は、バンプなどを介して、基板配線３０に接続される。基板配線３０は、パッケージ基板２０外部と電気的接続が可能であり、パッケージ基板２０外部から半導体チップ１０へ制御信号などの電気信号の入出力を行うことができる。
【００１３】
ここで、半導体チップ１０は、前工程を終え、ダイシングにより個片化されたパッケージングを行う前の半導体チップを表している。また、パッケージ基板２０は、例えば、プラスティック基板２０などからなり、プラスティック基板２０を湾曲させることにより、半導体チップ１０も湾曲させることが可能である。
【００１４】
つまり、図２に示すように、パッケージ基板２０に半導体チップ１０をパッケージングした後に、半導体チップ１０を湾曲させることができる。例えば、半導体チップ１０の半導体素子形成面全体に引張応力を加えたいときは、図２（ａ）に示すように、パッケージ基板２０を凸状に湾曲させる。逆に、半導体チップ１０の半導体素子形成面全体に圧縮応力を加えたいときは、図２（ｂ）に示すように、パッケージ基板２０を凹状に湾曲させる。
【００１５】
このように、半導体チップ１０の半導体素子表面全体に応力を加えることにより、個々の半導体素子であるＭＯＳＦＥＴに応力を加えることができる。例えば、ＮＭＯＳトランジスタに対しては、引張応力を加えることにより、ＮＭＯＳトランジスタの動作速度を向上させることができる。また、ＰＭＯＳトランジスタには、圧縮応力を加えることにより、ＰＭＯＳトランジスタの動作速度を向上させることができる。
【００１６】
半導体チップ１０には、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタが混在しているため、半導体チップ１０全体に応力を加えたところで、どちらか一方のトランジスタしか動作速度が向上しない。しかしながら、通常、半導体チップ１０に引張応力を加えたとき、ＮＭＯＳトランジスタの動作速度の変化と、ＰＭＯＳトランジスタの動作速度の変化は、ＮＭＯＳトランジスタの動作速度の向上度の方が大きい。そのため、たとえ、半導体チップ１０に引張応力を加えても、半導体チップ１０全体で動作速度を向上させることが可能となる。また、プラスティック基板２０に実装前に、半導体チップ１０を湾曲させ、半導体チップ１０の動作速度の変化を測定し、それに応じて、プラスティック基板２０を湾曲させることも可能である。
【００１７】
上記のようにパッケージ基板２０を湾曲させた状態で、ボードに固定する。具体的には、半導体チップ１０を実装したプラスティック基板２０を実装するためのボードを準備する。ボードには、プラスティック基板２０を湾曲させるために、凹凸形状を設けておく。その凹凸形状をしたボート上にプラスティック基板２０を実装することにより、半導体チップ１０に引張応力および圧縮応力を加えることができる。
【００１８】
また、プラスティック基板２０内の半導体チップ１０とボード上の配線４０とは、電気的に接続されている。
【００１９】
また、半導体チップ１０は、図3に示すように、凹凸形状を有するセラミック基板５０に実装することによっても、半導体チップ１０に引張応力若しくは圧縮応力を加えることができる。具体的には、予めを半導体チップ１０の動作速度の測定などから半導体チップの湾曲量を見積もり、半導体チップ１０をどのように湾曲させるか決定する。そのあと、引張応力を半導体チップ１０に加える場合には、図3（ａ）に示すように、凸形状を有するセラミック基板５０に実装する。また、圧縮応力を半導体チップ１０に加える場合には、図3（ｂ）に示すように、凹形状を有するセラミック基板５０に実装する。
【００２０】
ここで、セラミック基板５０には、外部信号とのやり取りを行うための配線４０が設けられており、半導体チップ１０の各端子と電気的に接続されている。また、セラミック基板５０上には、半導体チップ１０を固定するための樹脂６０が封止されている。
【００２１】
以上より構成される本発明の実施例１に係る半導体装置は、以下の製造方法で形成することができる。図４は、その本発明の実施例１に係る半導体装置の製造方法をフローチャートで示したものである。以下、図1乃至図４を用いて説明を行う。
【００２２】
まず、前工程を終え、ダイシングにより個片化された半導体チップ１０を準備する（Ｓ１１）。次に、ＴＥＧ、Ｄ／Ｓ、Ｆ／Ｔにより、半導体チップ１０の動作スピードなどのテストを行う（Ｓ１２）。このとき、半導体チップ１０のばらつきを少なくするために、動作スピードが遅いものについては、動作スピードを上がるようにパッケージ基板２０を湾曲させる方向及び湾曲させる量を見積もる。また、動作スピードが過剰なものについては、動作スピードが落ちるようにパッケージ基板２０の湾曲させる方向及び湾曲させる量を見積もる。また、半導体チップ１０自体を湾曲させ、個々の半導体チップ１０の動作速度の変化を測定し、個々の半導体チップ１０同士の動作速度のばらつきが小さくなるように、パッケージ基板２０の湾曲させる方向および湾曲させる量を見積もってもよい。
【００２３】
次に、半導体チップ１０をプラスティック基板などのパッケージ基板２０に実装する（Ｓ１３）。次に、半導体チップ１０を実装したパッケージ基板２０をボード上に載置する（Ｓ１４）。このとき、半導体チップ１０のテストで見積もったパッケージ基板２０の湾曲させる方向および湾曲させる量に応じて、パッケージ基板２０を湾曲させ、ボード上に固定する。
【００２４】
ここで、半導体チップ１０の湾曲により、ばらつきを少なくする方向へ個々の半導体チップ１０を湾曲させていたが、個々の半導体チップ１０が全体として期待していた動作スピードに達していないときは、個々の半導体チップ１０全てを動作速度が上がる方向に湾曲させても構わない。そのとき、動作速度のばらつきが少なくなるように半導体チップの湾曲量を調整してもよい。
【００２５】
また、セラミック基板５０を用いる場合は、ステップＳ１２で半導体チップ１０の湾曲量を見積もったあと、パッケージ基板２０に実装せずに、湾曲方向、湾曲量に応じた凹凸形状を有するセラミック基板５０に半導体チップ１０を実装し、樹脂封止すればよい。
【００２６】
以上より、本発明の実施例１に係る半導体装置は、半導体チップをプラスティック基板に実装させ、プラスティック基板を湾曲させた状態でボード上に固定することにより、または、凹凸形状を有するセラミック基板に実装させることにより、半導体チップに引張応力もしくは圧縮応力を加えることができるので、半導体チップの特性ばらつきによる影響を小さくすることができる。
【実施例２】
【００２７】
図５は、本発明の実施例２に係る半導体装置の構造を模式的に示した半導体装置のブロック図である。
【００２８】
本発明の実施例２に係る半導体装置と実施例１に係る半導体装置の違いは、実施例１では、出荷前に半導体チップ１０を湾曲させ、半導体チップ１０の特性ばらつきによる影響を小さくしていたが、実施例２では、出荷後に半導体チップ１０の動作速度を調整することができる機構を備えている点である。以下に具体的に説明を行う。
【００２９】
図５に示すように、本発明の実施例２に係る半導体装置は、湾曲可能なパッケージ基板２０に実装された半導体チップ１０と、半導体チップ１０の湾曲量を調整することができる湾曲調整装置７０と、半導体チップ１０の動作速度を測定し、その動作速度に応じて半導体チップ１０の湾曲量を見積もり、湾曲調整装置７０に制御信号を送る制御装置８０とを備えている。
【００３０】
半導体チップ１０を実装したパッケージ基板２０は、ボード上に固定される。湾曲調整装置７０は、制御装置８０からの制御信号に応じて、半導体チップ１０に応力を加えることができる。ここで、パッケージ基板２０には、実装時にすでに所定の応力を加えておいてもよい。
【００３１】
また、制御装置８０は、定期的に半導体チップ１０の動作速度を測定し、半導体チップ１０の使用により動作速度が劣化している場合に、半導体チップ１０の動作速度が上昇する方向に半導体チップ１０を湾曲させるよう湾曲調整装置７０に制御信号を送る。
【００３２】
以上より構成される本発明の実施例２に係る半導体装置は、以下の動作方法で半導体装置の動作速度を調整することができる。図６は、その本発明の実施例２に係る半導体装置の動作方法をフローチャートで示したものである。以下、図５及び図６を用いて説明を行う。
【００３３】
まず、所定の時間に、制御装置８０は、半導体チップ１０の動作速度の測定を行う（Ｓ２１）。次に、制御装置８０は、その半導体チップ１０の動作速度に応じて、半導体チップ１０の湾曲量を見積もる（Ｓ２２）。例えば、半導体チップ１０の動作速度が、劣化している場合は、半導体チップ１０の動作速度が上昇する方向に半導体チップ１０の湾曲量を見積もる。
【００３４】
次に、半導体チップ１０の湾曲量の見積もりが終了すると、制御装置８０は、湾曲調整装置７０に半導体チップ１０を湾曲させるための制御信号を送る。これにより、湾曲調整装置７０は、半導体チップ１０の動作速度が上昇する方向に半導体チップ１０を湾曲させる（Ｓ２３）。
【００３５】
これらの動作は、所定の時間になったときに、定期的に行い、湾曲量を調整する。
【００３６】
以上より、本発明の実施例２に係る半導体装置は、出荷後においても、半導体チップの動作速度を調整することができ、半導体チップの劣化に伴う動作速度の低下を防ぐことができる。また、半導体チップの所定の動作速度を長い間維持することができるので、半導体チップの耐久性を向上させることができる。
【００３７】
なお、本発明は、上述したような各実施例に何ら限定されるものではなく、発明の主旨を逸脱しない範囲内で種々変形して実施することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施例１に係る半導体装置の構造を模式的に示した半導体装置の断面図。
【図２】本発明の実施例１に係る半導体装置のパッケージ基板に実装された状態を模式的に表した半導体装置の断面図。
【図３】本発明の実施例１に係る半導体装置のボード上に実装された状態を模式的に表した半導体装置の断面図。
【図４】本発明の実施例１に係る半導体装置の製造方法を示すフローチャート。
【図５】本発明の実施例２に係る半導体装置の構造を模式的に示した半導体装置のブロック図。
【図６】本発明の実施例２に係る半導体装置の動作方法を示すフローチャート。
【符号の説明】
【００３９】
１０  半導体チップ
２０  パッケージ基板
３０  基板配線
４０  配線
５０  セラミック基板
６０  樹脂
７０  湾曲調整装置
８０  制御装置
【図１】
2009071185.tif 000003
【図２】
2009071185.tif 000004
【図３】
2009071185.tif 000005
【図４】
2009071185.tif 000006
【図５】
2009071185.tif 000007
【図６】
2009071185.tif 000008