(57)【要約】【課題】信号出力回路の駆動電位を短時間で精度よく測定することができる半導体装置の試験装置等を提供する。【解決手段】外部負荷を駆動する複数の信号出力回路４２〜４４を内蔵した半導体装置４０の信号出力回路のそれぞれによる駆動電位を測定する、半導体装置の試験装置１において、信号出力回路に駆動電位を出力させる入力信号のパターンを発生して半導体装置に供給する信号パターン発生部１１と、上記複数の信号出力回路のそれぞれの駆動電位を測定する電位測定部１２とを備えたＬＳＩテスタ部１０、および、複数の信号出力回路のそれぞれに対応して設けられた試験用負荷Ｒ１〜Ｒ６を有し、試験用負荷のそれぞれの状態を、信号出力回路による駆動が可能な駆動可能状態と、駆動が禁止される駆動禁止状態とで切り替える負荷切替部２１を備えたことを特徴とする。【選択図】        図１
2009025095.tif 000002
【特許請求の範囲】
【請求項１】
外部負荷を駆動する複数の信号出力回路を内蔵した半導体装置の該複数の信号出力回路のそれぞれによる駆動電位を測定する試験装置であって、
前記複数の信号出力回路に駆動電位を出力させる入力信号のパターンを発生して前記半導体装置に供給する信号パターン発生部と、前記複数の信号出力回路のそれぞれの駆動電位を測定する電位測定部とを備えたＬＳＩテスタ部、および、
前記複数の信号出力回路のそれぞれに対応して設けられた複数の試験用負荷を有し、該複数の試験用負荷のそれぞれの状態を、前記信号パターン発生部が発生する入力信号のパターンに応じて、前記信号出力回路による駆動が可能な駆動可能状態と、前記信号出力回路による駆動が禁止される駆動禁止状態とで切り替える負荷切替部を備えたことを特徴とする半導体装置の試験装置。
【請求項２】
前記負荷切替部は、前記信号パターン発生部が発生する入力信号を順次転送するシフトレジスタを有し、入力信号を順次転送することによって、前記複数の試験用負荷のそれぞれの状態を順次切り替えるものであることを特徴とする請求項１記載の半導体装置の試験装置。
【請求項３】
前記半導体装置の試験装置が、Ｈレベル信号およびＬレベル信号を出力する信号出力回路の駆動電位を測定するものであって、
前記負荷切替部が、前記複数の試験用負荷として、駆動可能状態で前記信号出力回路におけるＬレベル信号の目標となる電位近傍の電位に接続されるＨレベル試験用負荷と、駆動可能状態で前記信号出力回路におけるＨレベル信号の目標となる電位近傍の電位に接続されるＬレベル試験用負荷とを有するものであることを特徴とする請求項１または２に記載の半導体装置の試験装置。
【請求項４】
外部負荷を駆動する複数の信号出力回路を内蔵した半導体装置に入力信号のパターンを供給するとともに該複数の信号出力回路のそれぞれの駆動電位を測定するＬＳＩテスタ部と、前記複数の信号出力回路のそれぞれに対応して設けられた複数の試験用負荷を有する負荷切替部とからなる試験装置によって測定する試験方法であって、
前記ＬＳＩテスタ部が、前記複数の信号出力回路に駆動電位を出力させる入力信号のパターンを発生して前記半導体装置に供給する信号パターン発生過程と、
前記負荷切替部が、複数の試験用負荷のそれぞれの状態を、前記信号パターン発生部が発生する入力信号のパターンに応じて、前記信号出力回路による駆動が可能な駆動可能状態と、前記信号出力回路による駆動が禁止される駆動禁止状態とで切り替える負荷切替過程と、
前記ＬＳＩテスタ部が、前記複数の信号出力回路のそれぞれの駆動電位を測定する電位測定過程とを有することを特徴とする半導体装置の試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の試験装置および試験方法に関し、特に、外部負荷を駆動する複数の信号出力回路を内蔵した半導体装置の試験装置および試験方法に関する。
【背景技術】
【０００２】
半導体装置は、一般に、高速信号インターフェースのドライバのように、外部接続された負荷抵抗を駆動する信号出力回路を内蔵している。
【０００３】
半導体装置は、様々な段階で試験されるが（例えば、特許文献１参照）、半導体装置の製造後出荷前には機能テストとＤＣテストが行われる。信号出力回路を内蔵した半導体装置の機能テストでは、出力される信号の論理、ＤＣテストでは、信号出力回路の駆動能力が試験される。駆動能力の試験では、信号出力回路に所定の負荷が接続された状態で、信号出力回路からの出力電位すなわち駆動電位が、仕様として要求されるレベルを満たすか否か判定される。機能テストでは、例えば、ＬＳＩテスタにロードボード（パフォーマンスボード）を介して試験対象となる半導体装置を接続し、ＬＳＩテスタから半導体装置に入力信号のパターンを供給するとともに、半導体装置から出力された信号の電位を所定の期待値におけるしきい値と比較する。
【０００４】
機能テストに用いられる汎用のＬＳＩテスタは、試験対象となる半導体装置に信号を供給するための入力信号パターンと、半導体装置から出力される信号の期待値である出力信号パターンとからなるテストパターンを有している。テストパターンは通常、テストされる機能毎に用意される。また、ＬＳＩテスタは、半導体装置に供給する信号の出力部と、半導体装置から出力される信号を受ける入力部とを有しており、入力部においては、信号の電位を判定するためのしきい値や、信号線に対する負荷の条件がテストプログラムによって設定可能となっている。
【特許文献１】特開平７−１５９４９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
試験対象となる半導体装置には、例えばバスドライバのように、多数の信号出力回路を内蔵したタイプのものがある。このような半導体装置における信号出力回路の駆動能力を試験する場合、信号出力回路のすべてに同一レベルの信号を出力させると、出力電流の総和が増大し、電源配線等の電圧降下によって信号出力回路の電源電位が低下する場合がある。この場合には、信号出力回路の能力を正確に試験することができない。
【０００６】
そこで、測定の精度を高めるため、信号出力回路を複数のグループに分割し、測定をグループごとに細分化して行うといった手法が行われている。この手法では、まず、信号出力回路のうちのあるグループの信号出力回路に対し、テストプログラムによってＬＳＩテスタ内の入力部の負荷条件を設定し、この後、半導体装置に入力信号パターンを供給するとともに、上記グループに属する信号出力回路から出力された信号の電位を測定する。測定が終了すると、このグループについての負荷の接続を解除し、今度は別のグループについて負荷の接続を設定する。そして、入力信号パターンを半導体装置に供給するとともに、出力された信号の電位を測定する。これを各グループについて順に行う。これによって、出力される電流が減少し、電源電位が安定した状態で出力電位が測定される。
【０００７】
しかしながら、上述した手法では、テストプログラムによる負荷の設定、入力信号パターンの供給、および信号電位の測定からなる試験サイクルを、グループの数だけ繰り返す必要があり、試験にかかる時間が増大してしまう。
【０００８】
本発明は、上記事情に鑑み、信号出力回路の駆動電位を短時間で精度よく測定することができる半導体装置の試験装置、および試験方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成する本発明の半導体装置の試験装置は、外部負荷を駆動する複数の信号出力回路を内蔵した半導体装置の該複数の信号出力回路のそれぞれによる駆動電位を測定する試験装置であって、
上記複数の信号出力回路に駆動電位を出力させる入力信号のパターンを発生して上記半導体装置に供給する信号パターン発生部と、上記複数の信号出力回路のそれぞれの駆動電位を測定する電位測定部とを備えたＬＳＩテスタ部、および、
上記複数の信号出力回路のそれぞれに対応して設けられた複数の試験用負荷を有し、該複数の試験用負荷のそれぞれの状態を、上記信号パターン発生部が発生する入力信号のパターンに応じて、上記信号出力回路による駆動が可能な駆動可能状態と、上記信号出力回路による駆動が禁止される駆動禁止状態とで切り替える負荷切替部を備えたことを特徴とする。
【００１０】
本発明の半導体装置の試験装置では、負荷切替部が、試験用負荷の状態を信号パターン発生部が発生する入力信号のパターンに応じて切り替える。したがって、入力信号のパターンに、試験用負荷の状態を切り替えるパターンを含ませるだけで、半導体装置に供給する入力信号パターンの発生とともに試験用負荷の状態が順次切り替えられていく。よって、半導体装置内の電源電位の変動が抑えられ精度の高い測定が行える。しかも、ＬＳＩテスタ部のテストプログラム等によって信号線の負荷設定を信号出力回路毎に変更する必要が無くなるため、測定時間が短縮される。
【００１１】
ここで、上記本発明の半導体装置の試験装置において、上記負荷切替部は、上記信号パターン発生部が発生する入力信号を順次転送するシフトレジスタを有し、入力信号を順次転送することによって、上記複数の試験用負荷のそれぞれの状態を順次切り替えるものであることが好ましい。
【００１２】
負荷切替部が入力信号を順次転送することによって複数の試験用負荷の状態を順次切り替えるので、ＬＳＩテスタ部において、入力信号のパターンを複数の信号出力回路ごとに用意する必要がない。したがって、入力信号のパターンが小型化する。また、シフトレジスタに１つのパルスを入力するだけで、信号出力回路に対応する負荷の状態が順次切り替えられるので、例えば半導体装置の機能設計段階で作成された入力信号のパターンを、負荷の順次切替えを考慮したものに容易に変更できる。
【００１３】
また、上記本発明の半導体装置の試験装置は、Ｈレベル信号およびＬレベル信号を出力する信号出力回路の駆動電位を測定するものであって、
上記負荷切替部が、上記複数の試験用負荷として、駆動可能状態で上記信号出力回路におけるＬレベル信号の目標となる電位近傍の電位に接続されるＨレベル試験用負荷と、駆動可能状態で上記信号出力回路におけるＨレベル信号の目標となる電位近傍の電位に接続されるＬレベル試験用負荷とを有するものであることが好ましい。
【００１４】
例えばＬＶＤＳのシングルエンド（ｓｉｎｇｌｅ  ｅｎｄｅｄ）の信号を出力する信号出力回路は、外部負荷を駆動する駆動電位をＨレベル信号およびＬレベル信号の双方で測定する必要がある。本発明の半導体装置の試験装置によれば、試験用負荷としてＨレベル試験用負荷とＬレベル試験用負荷とを備えることによって、Ｈレベル信号およびＬレベル信号での測定時にも試験時間が短縮される。
【００１５】
また、上記目的を達成する本発明の半導体装置の試験方法は、外部負荷を駆動する複数の信号出力回路を内蔵した半導体装置に入力信号のパターンを供給するとともにこの複数の信号出力回路のそれぞれの駆動電位を測定するＬＳＩテスタ部と、上記複数の信号出力回路のそれぞれに対応して設けられた複数の試験用負荷を有する負荷切替部とからなる試験装置によって測定する試験方法であって、
上記ＬＳＩテスタ部が、上記複数の信号出力回路に駆動電位を出力させる入力信号のパターンを発生して上記半導体装置に供給する信号パターン発生過程と、
上記負荷切替部が、複数の試験用負荷のそれぞれの状態を、上記信号パターン発生部が発生する入力信号のパターンに応じて、上記信号出力回路による駆動が可能な駆動可能状態と、前記信号出力回路による駆動が禁止される駆動禁止状態とで切り替える負荷切替過程と、
上記ＬＳＩテスタ部が、上記複数の信号出力回路のそれぞれの駆動電位を測定する電位測定過程とを有することを特徴とする。
【発明の効果】
【００１６】
以上説明したように、本発明によれば、信号出力回路の駆動電位を短時間で精度よく測定することができる半導体装置の試験装置、および試験方法が実現される。
【発明を実施するための最良の形態】
【００１７】
以下図面を参照して本発明の実施形態について説明する。
【００１８】
図１は、本発明の一実施形態である半導体装置の試験装置の構成を示す回路ブロック図である。図１には、半導体装置の試験装置が、試験対象の半導体装置とともに示されている。
【００１９】
本実施形態の試験装置によって試験される半導体装置４０は、入力信号に応じた論理演算を行う論理回路４１と、論理回路４１での演算結果を信号として出力する信号出力回路４２，４３，４４とを有している。信号出力回路４２，４３，４４は、外部に接続された抵抗からなる負荷を駆動するバッファ機能を有している。本実施形態では、信号出力回路４２，４３，４４は、グランド電位近傍の電位を目標としたＬ（Ｌｏｗ）レベル信号を出力し、電源電位近傍の電位を目標としたＨ（Ｈｉｇｈ）レベル信号を出力する。
【００２０】
図１に示す試験装置１は、本体部分であるＬＳＩテスタ１０と、このＬＳＩテスタ１０に接続され、試験対象の半導体装置４０が装着される中継装置としてのロードボード２０とを有している。ＬＳＩテスタ１０が本発明にいうＬＳＩテスタ部の一例に相当する。
【００２１】
ＬＳＩテスタ１０は、種々の半導体装置の試験を行うことが可能な汎用型のＬＳＩテスタであり、半導体装置４０に入力信号を供給する信号パターン発生部１１と、半導体装置４０から出力される信号の電位を測定する電位測定部１２と、信号パターン発生部１１および電位測定部１２の動作を制御する制御部１３とを有している。
【００２２】
信号パターン発生部１１は、半導体装置の試験が開始すると、ＨレベルおよびＬレベルからなる入力信号Ｉ１，Ｉ２，Ｉ３のパターンを発生する。この入力信号は、ロードボード２０を介して半導体装置４０に供給される。信号パターン発生部１１には、入力信号パターンと出力期待値パターンとからなるテストパターンデータ１１ａが記憶されている。この入力信号パターンには、半導体装置４０に供給される信号のパターンの他に、ロードボード２０内の回路に供給される２つのロードボード制御信号／ＤＲＶＨ，／ＤＲＶＬのパターンも含まれている。信号パターン発生部１１は、テストパターンデータ１１ａに基づき、入力信号Ｉ１〜Ｉ３およびロードボード制御信号／ＤＲＶＨ，／ＤＲＶＬをクロック信号ＣＬＫに同期して出力する。また、信号パターン発生部１１は、出力期待値パターンに基づいて出力期待値Ｇ１〜Ｇ３を電位測定部１２に供給する。入力信号Ｉ１，Ｉ２，Ｉ３およびロードボード制御信号／ＤＲＶＨ，／ＤＲＶＬが本発明にいう入力信号のパターンの一例に相当する。
【００２３】
電位測定部１２は、出力信号Ｏ１，Ｏ２，Ｏ３の電位を測定する。より詳細には、電位測定部１２は、電位を比較するコンパレータを有しており、信号パターン発生部１１から供給される出力期待値Ｇ１〜Ｇ３のＨレベルおよびＬレベルのそれぞれについて定められた目標電位の範囲内に、半導体装置４０から出力される出力信号Ｏ１，Ｏ２，Ｏ３の電位が入っているか否かを判定する。目標電位の範囲の上限および下限となる判定値は、制御部１３によって設定される。なお、電位測定部１２は、制御部１３の設定によって半導体装置４０の出力信号線２２，２３，２４に接続される負荷条件を変更する機能も有するが、本実施形態ではこの機能は使用されない。
【００２４】
制御部１３はテストプログラム１３ａを有しており、テストプログラム１３ａに基づいて、試験項目に応じたテストパターンデータを選択したり、信号パターン発生部１１における信号の出力開始や停止を制御したり、また、半導体装置４０の仕様に基づき電位測定部１２の判定値を設定したりする。
【００２５】
ロードボード２０は、試験対象の半導体装置４０とＬＳＩテスタ１０の間に介在している。ロードボード２０は、ＬＳＩテスタ１０から出力される入力信号Ｉ１，Ｉ２，Ｉ３を半導体装置４０に供給し、半導体装置４０から出力される出力信号Ｏ１，Ｏ２，Ｏ３をＬＳＩテスタ１０に供給する。ロードボード２０は、試験対象の半導体装置に固有の回路を有している。本実施形態のロードボード２０は、６つの試験用負荷Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６と、試験用負荷Ｒ１〜Ｒ６の状態を切り替える負荷切替部２１とを有している。試験用負荷Ｒ１，Ｒ２は半導体装置４０の信号出力回路４２に対応して設けられ、試験用負荷Ｒ３，Ｒ４は信号出力回路４３に対応して設けられ、試験用負荷Ｒ５，Ｒ６は信号出力回路４４に対応して設けられている。６つの試験用負荷Ｒ１〜Ｒ６のうち、３つの試験用負荷Ｒ１，Ｒ３，Ｒ５は、信号出力回路４２〜４４によりＨレベル信号で駆動されるＨレベル試験用負荷であり、残りの試験用負荷Ｒ２，Ｒ４，Ｒ６は、Ｌレベル信号で駆動されるＬレベル試験用負荷である。
【００２６】
負荷切替部２１は、３つのＰＭＯＳトランジスタＴ１，Ｔ３，Ｔ５と、３つのＮＭＯＳトランジスタＴ２，Ｔ４，Ｔ６と、６つのＤタイプフリップフロップＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４，ＦＦ５，ＦＦ６とを有している。６つのフリップフロップＦＦ１〜ＦＦ６の出力Ｑは、６つのＭＯＳトランジスタＴ１〜Ｔ６のゲート電極にそれぞれ接続されている。
【００２７】
半導体装置４０の信号出力回路４２は出力信号線２２を介してＨレベル試験用負荷Ｒ１およびＬレベル試験用負荷Ｒ２に接続されている。Ｈレベル試験用負荷Ｒ１はＰＭＯＳトランジスタＴ１に接続され、ＰＭＯＳトランジスタＴ１はさらにグランド電位に接続されている。Ｌレベル試験用負荷Ｒ２はＮＭＯＳトランジスタＴ２に接続され、ＮＭＯＳトランジスタＴ２はさらに電源電位に接続されている。本実施形態の例では、グランド電位は、信号出力回路４２におけるＬレベル信号の目標電位の近傍の電位であり、電源電位は、信号出力回路４２におけるＨレベル信号の目標電位の近傍の電位である。フリップフロップＦＦ１の出力ＱがＬレベルとなり、ＰＭＯＳトランジスタＴ１がＯＮ状態となると、Ｈレベル試験用負荷Ｒ１は、ＰＭＯＳトランジスタＴ１を介して電気的にグランド電位に接続され、信号出力回路４２によるＨレベル信号での駆動が可能な駆動可能状態となる。このときの信号出力回路４２の出力負荷状態をＬ負荷状態ＲＬとする。ＰＭＯＳトランジスタＴ１がＯＦＦ状態となると、Ｈレベル試験用負荷Ｒ１は、グランド電位から切断され、信号出力回路４２による駆動が禁止される駆動禁止状態となる。他方のフリップフロップＦＦ２の出力ＱがＨレベルとなり、ＮＭＯＳトランジスタＴ２がＯＮ状態となると、Ｌレベル試験用負荷Ｒ２は、ＮＭＯＳトランジスタＴ２を介して電気的に電源電位に接続され、信号出力回路４２によるＬレベル信号での駆動が可能な駆動可能状態となる。このときの信号出力回路４２の出力負荷状態をＨ負荷状態ＲＨとする。ＮＭＯＳトランジスタＴ２がＯＦＦ状態となると、Ｌレベル試験用負荷Ｒ２は電源電位から切断され、駆動禁止状態となる。
【００２８】
半導体装置４０の信号出力回路４３に接続される出力信号線２３および出力信号線２４についても、上述した出力信号線２２と同様な回路構成となっている。したがって、フリップフロップＦＦ３の出力ＱがＬレベルとなり、ＰＭＯＳトランジスタＴ３がＯＮ状態となると、Ｈレベル試験用負荷Ｒ３はＰＭＯＳトランジスタＴ３を介してグランド電位に接続され、信号出力回路４３によるＨレベル信号での駆動が可能な駆動可能状態となる。このとき信号出力回路４３の出力負荷はＬ負荷状態ＲＬとなる。ＰＭＯＳトランジスタＴ３がＯＦＦ状態となると、Ｈレベル試験用負荷Ｒ３は駆動禁止状態となる。他方のフリップフロップＦＦ４の出力ＱがＨレベルとなり、ＮＭＯＳトランジスタＴ４がＯＮ状態となると、Ｌレベル試験用負荷Ｒ４は、ＮＭＯＳトランジスタＴ４を介して電源電位に接続され、信号出力回路４３によるＬレベル信号での駆動が可能な駆動可能状態となる。このとき信号出力回路４３の出力負荷はＨ負荷状態ＲＨとなる。ＮＭＯＳトランジスタＴ４がＯＦＦ状態となると、Ｌレベル試験用負荷Ｒ４は駆動禁止状態となる。また、フリップフロップＦＦ５の出力ＱがＬレベルとなり、ＰＭＯＳトランジスタＴ５がＯＮ状態となると、Ｈレベル試験用負荷Ｒ５は、ＰＭＯＳトランジスタＴ５を介してグランド電位に接続され、信号出力回路４４によるＨレベル信号での駆動が可能な駆動可能状態となる。このとき信号出力回路４４の出力負荷はＬ負荷状態ＲＬとなる。ＰＭＯＳトランジスタＴ５がＯＦＦ状態となると、Ｈレベル試験用負荷Ｒ５は駆動禁止状態となる。他方のフリップフロップＦＦ６の出力ＱがＨレベルとなり、ＮＭＯＳトランジスタＴ６がＯＮ状態となると、Ｌレベル試験用負荷Ｒ６は、ＮＭＯＳトランジスタＴ６を介して電源電位に接続され、信号出力回路４４によるＬレベル信号での駆動が可能な駆動可能状態となる。このとき信号出力回路４４の出力負荷はＨ負荷状態ＲＨとなる。ＮＭＯＳトランジスタＴ６がＯＦＦ状態となると、Ｌレベル試験用負荷Ｒ６は駆動禁止状態となる。ここで、Ｈレベル試験用負荷およびＬレベル試験用負荷のいずれも駆動禁止状態の場合は、無負荷状態Ｚとなる。
【００２９】
このようにして、負荷切替部２１によって、試験用負荷Ｒ１〜Ｒ６のそれぞれの状態が駆動可能状態と駆動禁止状態との間で切り替えられる。
【００３０】
負荷切替部２１を構成する６つのフリップフロップＦＦ１〜６のクロック入力には、ＬＳＩテスタ１０の信号パターン発生部１１から単一のクロック信号ＣＬＫが供給されている。６つのフリップフロップＦＦ１〜６のうち、３つのフリップフロップＦＦ１，ＦＦ３，ＦＦ５はこの順に直列に接続され、シフトレジスタを形成している。このシフトレジスタの最上流に位置するフリップフロップＦＦ１の入力Ｄには、ＬＳＩテスタ１０の信号パターン発生部１１から信号／ＤＲＶＨが供給される。信号／ＤＲＶＨは、シフトレジスタによってフリップフロップＦＦ１，ＦＦ３，ＦＦ５の順に順次転送される。また残り３つのフリップフロップＦＦ２，ＦＦ４，ＦＦ６もこの順に直列に接続され、シフトレジスタを形成している。このシフトレジスタの最上流に位置するフリップフロップＦＦ２の入力Ｄには、ＬＳＩテスタ１０の信号パターン発生部１１から信号／ＤＲＶＬが供給される。信号／ＤＲＶＬが供給される。信号／ＤＲＶＬは、シフトレジスタによってフリップフロップＦＦ２，ＦＦ４，ＦＦ６の順に順次転送される。
【００３１】
続いて、試験装置１による半導体装置４０の試験について説明する。
【００３２】
図２は、図１に示す試験装置の動作を示すタイミングチャートである。図２には、ＬＳＩテスタ１０の信号パターン発生部１１からクロック信号ＣＬＫに同期して出力される信号と、ロードボード２０内部の信号とが示されている。タイミングチャートにおいて、一部の信号については、信号の遷移を見やすくするため波形で示し、残りの信号は特定時点での状態を見やすくするように文字で示している。また、本実施形態において試験対象となる半導体装置４０は、論理回路４１の機能が単純化され、試験装置１から供給された入力信号Ｉ１，Ｉ２，Ｉ３の論理をそのまま信号出力回路４２〜４４から出力させるものであるとする。
【００３３】
図２のタイミングチャートを、クロック信号ＣＬＫの立ち上がりで区切られる期間ｔ１からｔ９まで時間の経過とともに説明する。
【００３４】
試験が開始すると、まず、信号パターン発生部１１は、クロック信号ＣＬＫに同期して入力信号のパターンを発生する（信号パターン発生過程）。入力信号は、テストパターンデータ１１ａに基づいて発生する。テストパターンデータ１１ａには、半導体装置４０に供給する入力信号Ｉ１，Ｉ２，Ｉ３のパターンと、ロードボード２０内の回路に供給されるロードボード制御信号／ＤＲＶＨ，／ＤＲＶＬのパターンも含まれており、信号パターン発生部１１はこれらをすべて出力する。
【００３５】
期間ｔ１および期間ｔ２までは、ＬＳＩテスタ１０から初期化のための信号が出力される。すなわち、信号／ＤＲＶＨとしてＨレベル信号が出力され、信号／ＤＲＶＬとしてＬレベル信号が出力される。この結果、試験用負荷Ｒ１〜Ｒ６は電源電位およびグランド電位のいずれにも接続されず、信号出力回路４２〜４４の負荷（Ｏ１負荷，Ｏ２負荷，Ｏ３負荷）は無負荷状態Ｚである。このとき、ＬＳＩテスタ１０から半導体装置４０に入力信号Ｉ１〜Ｉ３としてＨレベルの信号が入力されるため、信号出力回路４２〜４４の出力Ｏ１，Ｏ２，Ｏ３はＨレベルであるが、電流はほとんど流れない。
【００３６】
期間ｔ３で、ＬＳＩテスタ１０が信号／ＤＲＶＨとしてＬレベルのパルス信号を出力すると、この信号は、フリップフロップＦＦ１の入力Ｄに供給される。したがって、次の期間ｔ４では、フリップフロップＦＦ１の出力ＱがＬレベルに遷移し、ＰＭＯＳトランジスタＴ１がＯＮ状態となって、信号出力回路４２に対応するＨレベル試験用負荷Ｒ１が駆動可能状態に切り替えられる（負荷切替過程）。すなわち、信号出力回路４２の出力負荷（Ｏ１負荷）がＬ負荷状態ＲＬとなる。また、このとき電位測定部１２には、期待値Ｇ１としてＨレベルの信号が供給されている。したがって、信号出力回路４２が試験用負荷Ｒ１をＨレベルで駆動する状態、すなわち、信号出力回路４２の出力がＨレベルの信号を出力し、かつ、この信号出力回路４２からの電流が試験用負荷Ｒ１を介してグランド電位に引き込まれる状態で、駆動電位としての出力電位が電位測定部１２によって測定される（電位測定過程）。期間ｔ４では、ＬＳＩテスタ１０が信号／ＤＲＶＨをＨレベル信号に戻すため、Ｈレベル試験用負荷Ｒ１は駆動禁止状態に戻る。ただし、フリップフロップＦＦ１の出力ＱからのＬレベルの信号は、シフトレジスタを構成するフリップフロップＦＦ３の入力に供給されているため、次の期間ｔ５では、フリップフロップＦＦ３の出力ＱがＬレベルに遷移し、ＰＭＯＳトランジスタＴ３がＯＮ状態となり、信号出力回路４３に対応するＨレベル試験用負荷Ｒ３が駆動可能状態となる。すなわち、信号出力回路４３の出力負荷（Ｏ２負荷）がＬ負荷状態ＲＬとなる。この期間ｔ５では、信号出力回路４３がＨレベルの信号を出力し、かつ、信号出力回路４３のからの電流が試験用負荷Ｒ３を介してグランド電位に引き込まれる状態で、信号出力回路４３の出力電位が電位測定部１２によって測定される。
【００３７】
フリップフロップＦＦ３の出力ＱからのＬレベルの信号は、シフトレジスタを構成するフリップフロップＦＦ５の入力に供給されているため、次の期間ｔ６では、フリップフロップＦＦ５の出力ＱがＬレベルに遷移し、ＰＭＯＳトランジスタＴ５がＯＮ状態となり、信号出力回路４４に対応するＨレベル試験用負荷Ｒ５が駆動可能状態となる。すなわち、信号出力回路４４の出力負荷（Ｏ３負荷）がＬ負荷状態ＲＬとなる。この期間ｔ６では、信号出力回路４４の出力がＨレベルの信号を出力し、かつ、信号出力回路４４からの電流が試験用負荷Ｒ５を介してグランド電位に引き込まれる状態で、信号出力回路４４の出力電位が電位測定部１２によって測定される。
【００３８】
また、上述した期間ｔ５では、ＬＳＩテスタ１０が信号／ＤＲＶＬとしてＨレベル信号を出力する。この信号は、フリップフロップＦＦ２の入力Ｄに供給されているため、次の期間ｔ６では、フリップフロップＦＦ２の出力ＱがＨレベルに遷移し、ＮＭＯＳトランジスタＴ２がＯＮ状態となり、信号出力回路４２に対応するＬレベル試験用負荷Ｒ２が駆動可能状態となる。すなわち、信号出力回路４２の出力負荷（Ｏ１負荷）がＨ負荷状態ＲＨとなる。また、このとき電位測定部１２には、期待値Ｇ１としてＬレベルの信号が供給される。したがって、信号出力回路４２が試験用負荷Ｒ２をＬレベルで駆動する状態、すなわち、信号出力回路４２の出力がＬレベルの信号を出力し、かつ、信号出力回路４２への電流が試験用負荷Ｒ２を介して電源電位から流れ込む状態で、信号出力回路４２の駆動電位としての出力電位が電位測定部１２によって測定される。
【００３９】
期間ｔ６では、ＬＳＩテスタ１０が信号／ＤＲＶＬをＬレベル信号に戻すため、Ｌレベル試験用負荷Ｒ２は駆動禁止状態に戻る。ただし、フリップフロップＦＦ２の出力ＱからのＨレベルの信号は、シフトレジスタを構成するフリップフロップＦＦ４の入力に供給されているため、次の期間ｔ７では、フリップフロップＦＦ４の出力ＱがＨレベルに遷移し、ＮＭＯＳトランジスタＴ４がＯＮ状態となり、信号出力回路４３に対応するＬレベル試験用負荷Ｒ４が駆動可能状態となる。すなわち、信号出力回路４３の出力負荷（Ｏ２負荷）がＨ負荷状態ＲＨとなる。この期間ｔ７では、信号出力回路４３の出力がＬレベルの信号を出力し、かつ、信号出力回路４３への電流が試験用負荷Ｒ４を介して電源電位から流れ込む状態で、信号出力回路４３の出力電位が電位測定部１２によって測定される。
【００４０】
フリップフロップＦＦ４の出力ＱからのＨレベルの信号は、シフトレジスタを構成するフリップフロップＦＦ６の入力に供給されているため、次の期間ｔ８では、フリップフロップＦＦ６の出力ＱがＨレベルに遷移し、ＮＭＯＳトランジスタＴ６がＯＮ状態となり、信号出力回路４４に対応するＬレベル試験用負荷Ｒ６が駆動可能状態となる。すなわち、信号出力回路４４の出力負荷（Ｏ３負荷）がＨ負荷状態ＲＨとなる。この期間ｔ８では、信号出力回路４４の出力がＬレベルの信号を出力し、かつ、信号出力回路４４への電流が試験用負荷Ｒ６を介して電源電位から流れ込む状態で、信号出力回路４４の出力電位が電位測定部１２によって測定される。
【００４１】
このように、フリップフロップＦＦ１，３，５がシフトレジスタとして機能し、ロードボード制御信号／ＤＲＶＨは、１クロックずつ遅れてフリップフロップＦＦ１，３，５のそれぞれの出力Ｑから出力される。これに応じて、信号出力回路４２，４３，４４に対応する試験用負荷Ｒ１，Ｒ３，Ｒ５の状態が切り替えられていく。また、フリップフロップＦＦ２，４，６もシフトレジスタとして機能し、ロードボード制御信号／ＤＲＶＬは、１クロックずつ遅れてフリップフロップＦＦ２，４，６のそれぞれの出力Ｑから出力される。これに応じて、信号出力回路４２，４３，４４に対応する試験用負荷Ｒ２，Ｒ４，Ｒ６の状態が切り替えられていく。
【００４２】
本実施形態の試験装置１では、負荷切替部２１が入力信号のパターンの出力に応じて、信号出力回路４２〜４４に対応する負荷の状態を順次切り替えるので、信号出力回路４２〜４４が電流を同時に出力することが無く、半導体装置４０での電源電位の変動が抑えられる。したがって、負荷を駆動する駆動電位が精度よく測定される。しかも、負荷の接続は、ＬＳＩテスタ１０から入力信号を出力しながら切り替える、いわゆるオンザフライ（Ｏｎ  Ｔｈｅ  Ｆｌｙ）で行うため、テストパターンを１度出力する間に複数の接続状態で測定を行うことができる。したがって、例えば、切替え毎にパターン出力を終了して制御部１３のテストプログラムによって電位測定部の負荷条件設定を変更する従来の手法に比べ、測定時間が短縮される。
【００４３】
なお、上述した実施形態では、電位測定部１２が電位をしきい値と比較することによって測定する例で説明したが、本発明はこれに限られるものではなく、例えば、電位測定部は測定によって電位を表すデータを得、このデータに基づいて判定を行うものであってもよい。また、電位測定部は、設定されたしきい値に基づく論理レベルの判定結果を出力し、ＬＳＩテスタがこの論理レベルを期待値と比較するものであってもよい。
【００４４】
また、上述した実施形態では、負荷の状態が切り替えられる試験用負荷として、Ｈレベル試験用負荷およびＬレベル試験用負荷の双方を備えた例を説明したが、本発明はこれに限られるものではなく、例えば、どちらか一方のみが接続されたものであってもよい。
【００４５】
また、上述した実施形態では、３つの信号出力回路を１つずつ順に測定する例で説明したが、本発明はこれに限られるものではない。例えば、信号出力回路は４つ以上であってもよく、負荷の接続は信号出力回路を複数まとめたグループ毎に行うものであってもよい。
【００４６】
また、上述した実施形態では、信号出力回路４２，４３，４４は、Ｌレベル信号の目標となる電位をグランド電位近傍とし、Ｈレベル信号の目標となる電位を電源電位近傍とした例で説明したが、本発明はこれに限られるものではなく、例えば、電位の目標は種々の値をとってもよい。
【００４７】
また、上述した実施形態では、論理回路４１の機能が単純化された半導体装置４０の例を説明したが、本発明の試験装置が試験する半導体装置はこれに限られるものではなく、複雑な機能の論理回路を有するものであってよく、逆に論理回路を備えず信号出力回路のみを備えたものであってもよい。
【図面の簡単な説明】
【００４８】
【図１】本発明の一実施形態である半導体装置の試験装置の構成を示す回路ブロック図である。
【図２】図１に示す試験装置の動作を示すタイミングチャートである。
【符号の説明】
【００４９】
１      試験装置
１０    ＬＳＩテスタ（ＬＳＩテスタ部）
１１ａ  テストパターンデータ
１１    信号パターン発生部
１２    電位測定部
２０    ロードボード
２１    負荷切替部
４０    半導体装置
４２，４３，４４    信号出力回路
Ｒ１，Ｒ３，Ｒ５    Ｈレベル試験用負荷（試験用負荷）
Ｒ２，Ｒ４，Ｒ６    Ｌレベル試験用負荷（試験用負荷）
【図１】
2009025095.tif 000003
【図２】
2009025095.tif 000004