(57)【要約】【課題】増幅器で発生する歪を補償するプリディストータで、プリディストーションのための係数を効率的に収束させる。【解決手段】レベル検出手段１１が増幅器４に入力される信号のレベルを検出し、信号取得手段５〜７が増幅器から出力される信号をフィードバック信号として取得し、対応取得手段１４が取得されるフィードバック信号に含まれる歪の成分が小さくなるように直交多項式を用いて表現されるプリディストーションのための係数を更新して増幅器に入力される信号のレベルとプリディストーションのための制御係数との対応（歪補償テーブル１２の内容）を取得し、プリディストーション実行手段１３が取得された対応に基づいて検出されたレベルに対応したプリディストーションのための制御係数に応じて増幅器に入力される信号に対してプリディストーションのための歪を与える。【選択図】  図１
2009111958.tif 000002
【特許請求の範囲】
【請求項１】
増幅器で発生する歪を補償するプリディストータにおいて、
前記増幅器に入力される信号のレベルを検出するレベル検出手段と、
前記増幅器から出力される信号をフィードバック信号として取得する信号取得手段と、
前記信号取得手段により取得されるフィードバック信号に含まれる歪の成分が小さくなるように、直交多項式を用いて表現されるプリディストーションのための係数を更新して、前記増幅器に入力される信号のレベルとプリディストーションのための制御係数との対応を取得する対応取得手段と、
前記対応取得手段により取得された対応に基づいて、前記レベル検出手段により検出されたレベルに対応したプリディストーションのための制御係数に応じて前記増幅器に入力される信号に対してプリディストーションのための歪を与えるプリディストーション実行手段と、
を備えたことを特徴とするプリディストータ。
【請求項２】
請求項１に記載のプリディストータにおいて、
前記プリディストーション実行手段として、ＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性を補償するメモリレスプリディストータを実現する第１のプリディストーション実行手段と、メモリ効果を補償するメモリ効果プリディストータを実現する第２のプリディストーション実行手段を備え、
前記対応取得手段は、１つの直交多項式を用いて表現される前記第１のプリディストーション実行手段と前記第２のプリディストーション実行手段の両方についてのプリディストーションのための係数を更新して、前記第１のプリディストーション実行手段と前記第２のプリディストーション実行手段のそれぞれについて、前記増幅器に入力される信号のレベルとプリディストーションのための制御係数との対応を取得する、
ことを特徴とするプリディストータ。
【請求項３】
請求項１又は請求項２に記載のプリディストータにおいて、
前記信号取得手段は、取得したフィードバック信号から希望波周波数成分を除去した信号成分を取得するフィルタ手段を有しており、
前記対応取得手段は、前記信号取得手段が有する前記フィルタ手段により取得された信号成分を誤差信号として、当該誤差信号を小さくするアルゴリズムを用いて、プリディストーションのための係数を更新する、
ことを特徴とするプリディストータ。
【請求項４】
増幅器で発生する歪を補償するプリディストータにおいて、
前記増幅器に入力される信号のレベルを検出するレベル検出手段と、
前記増幅器から出力される信号をフィードバック信号として取得して、フィルタ手段により当該取得したフィードバック信号から希望波周波数成分を除去した信号成分を取得する信号取得手段と、
前記信号取得手段が有する前記フィルタ手段により取得された信号成分を誤差信号として、当該誤差信号を小さくするアルゴリズムを用いてプリディストーションのための係数を更新して、前記増幅器に入力される信号のレベルとプリディストーションのための制御係数との対応を取得する対応取得手段と、
前記対応取得手段により取得された対応に基づいて、前記レベル検出手段により検出されたレベルに対応したプリディストーションのための制御係数に応じて前記増幅器に入力される信号に対してプリディストーションのための歪を与えるプリディストーション実行手段と、
を備えたことを特徴とするプリディストータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器で発生する非線形な歪をプリディストーション方式により補償するプリディストータ（ＰＤ：Ｐｒｅ−Ｄｉｓｔｏｒｔｅｒ）に関し、特に、プリディストーションのための係数を効率的に収束させるプリディストータに関する。
【背景技術】
【０００２】
一般的に、電力増幅器の入出力特性は、入力レベルが低い領域では線形となるが、ある入力レベルを超えると非線形となり、やがて出力電力が飽和する。通常、電力増幅器の電力効率を良くするために飽和点に近い動作点で使用するため、増幅器の非線形性により非線形歪が発生する。この非線形歪によって、希望信号帯域内及び希望信号帯域外（隣接チャネル）へ不要な信号成分が漏洩する。
【０００３】
一般的に、時刻をｔで表して、増幅器の入力信号を複素数ｚ（ｔ）とし、増幅器の出力信号を複素数ｙ（ｔ）とすると、（式１）のように表される。
ここで、（式１）において、Ｇａｉｎは、増幅器のゲインを表しており、実数である。Ｄｎは、増幅器で発生するｎ次の非線形歪の係数であり、複素数である。
（式１）は、増幅器の入出力特性をべき級数展開した形であり、右辺の第一項のＧａｉｎ・ｚ（ｔ）は線形成分（希望波）であり、右辺の第二項以降は非線形成分（不要波）である。
【０００４】
【数１】
2009111958.tif 000003
【０００５】
（式１）において、３次、５次、７次、・・・といった奇数次の項のみになっている理由は、増幅器の出力信号の周波数スペクトルを見た場合に、奇数次歪のスペクトルが線形成分Ｇａｉｎ・ｚ（ｔ）のスペクトルの近傍に発生するためである。一方、偶数次歪は、ベースバンド帯に発生する差周波成分と２倍以上の高調波となって現れるため、帯域制限フィルタ（或いは、帯域通過フィルタ）等で容易に減衰させることができる。
【０００６】
特に、基地局装置では送信電力が高いため、非線形歪は、ＡＣＬＲ（Ａｄｊａｃｅｎｔ  Ｃｈａｎｎｅｌ  Ｌｅａｋａｇｅ  ｐｏｗｅｒ  Ｒａｔｉｏ）、スプリアス規格、スペクトラムエミッションマスクなどで厳しく規定されている。こうしたことから、非線形歪をいかにして低減するかが大きな問題となっている。
このような電力増幅器の非線形歪を補償する歪補償方式の一つとして、プリディストーション方式がある。プリディストーション方式は、電力増幅器の非線形特性であるＡＭ−ＡＭ変換、ＡＭ−ＰＭ変換の逆特性を増幅器の入力信号に予め与えることにより、電力増幅器で発生する歪を補償する方式である。
【０００７】
図１には、プリディストーション方式を用いて電力増幅器の歪を補償するプリディストータ付き増幅器の構成例を示してある。
図２には、プリディストーション実行部１３の構成例を示してある。
なお、図１や図２は、後述する本発明に係る実施例で参照するものであり、ここでは、説明の便宜上から参照するが、本発明を不要に限定する意図は無い。
【０００８】
ここで、歪補償テーブル１２の適応更新アルゴリズムとしては、波形比較法や、帯域外の歪電力を誤差関数とした摂動法などが用いられる。
波形比較法は、制御部１４において、Ａ／Ｄ変換器７から取得したフィードバック信号（歪を含んだ電力増幅部４の出力信号）と入力信号（入力側から制御部１４に入力される信号）とから誤差信号を計算し、ＬＭＳ（Ｌｅａｓｔ  Ｍｅａｎ  Ｓｑｕａｒｅ  ｅｒｒｏｒ）などのアルゴリズムを用いて歪補償テーブル１２の内容を収束させる方法である。
摂動法は、フィードバック信号をフーリエ変換して計算した帯域外の電力を評価関数とし、プリディストータ１の係数を変化させたときに評価関数が小さい方を選択して歪補償テーブル１２の内容を収束させる方法である。
【０００９】
上記した両者の方法にはそれぞれ特徴があり、波形比較法では、入力信号と出力信号との遅延時間や振幅の調整にかなりの精度を要するため、処理が複雑になる。一方、摂動法では、フィードバック信号のみを用いるため、比較的に簡単な処理で実現することができるが、収束に要する時間が長くなる。
なお、図７には、プリディストータの係数の適応アルゴリズムとして波形比較法を用いた場合における制御部１０１の構成例を示してあり、これについては後述する実施例（実施例４）で詳しく説明する。
【００１０】
【特許文献１】特開２００４−１１２１５１号公報
【特許文献２】特開２００５−１０１９０８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述のような従来のプリディストータでは、プリディストーションのための係数（例えば、歪補償テーブル１２の内容）を効率的に収束させるという点で、未だに開発の余地があり、更なる効率化が望まれていた。
具体例として、メモリレスプリディストータにおいては、各々の次数のプリディストータの係数が互いに影響を及ぼし合うため、適応的に収束させるために長い時間を要するという問題があった。
【００１２】
同様に、メモリ効果を補償するプリディストータ（メモリ効果プリディストータ）においても、各々の次数のプリディストータの係数が互いに影響を及ぼし合うため、適応的に収束させるために長い時間を要するという問題があった。
また、上記のような２つのプリディストータの両方を用いる場合には、それぞれのプリディストータ内の係数が独立していても、プリディストータ間で互いに影響を及ぼし合うため、適応的に収束させるために長い時間を要するという問題があった。
【００１３】
また、上述のような従来のプリディストータの構成（例えば、図７に示される構成）では、プリディストーションのための係数（例えば、歪補償テーブル１２の内容）を適応アルゴリズムを用いて収束させる構成についても、未だに開発の余地があり、更なる効率化が望まれていた。
【００１４】
本発明は、このような従来の事情に鑑み為されたもので、増幅器で発生する非線形な歪をプリディストーション方式により補償するに際して、プリディストーションのための係数を効率的に収束させることができるプリディストータを提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するため、本発明では、増幅器で発生する歪を補償するプリディストータにおいて、次のような構成とした。
すなわち、レベル検出手段が、前記増幅器に入力される信号のレベルを検出する。信号取得手段が、前記増幅器から出力される信号（例えば、一部）をフィードバック信号として取得する。対応取得手段が、前記信号取得手段により取得されるフィードバック信号に含まれる歪の成分が小さくなるように、直交多項式を用いて表現されるプリディストーションのための係数を更新して、前記増幅器に入力される信号のレベルとプリディストーションのための制御係数との対応を取得する。プリディストーション実行手段が、前記対応取得手段により取得された対応に基づいて、前記レベル検出手段により検出されたレベルに対応したプリディストーションのための制御係数に応じて前記増幅器に入力される信号に対してプリディストーションのための歪を与える。
【００１６】
従って、直交多項式を用いて表現されるプリディストーションのための係数を更新して、前記増幅器に入力される信号のレベルとプリディストーションのための制御係数との対応を取得することが行われるため、例えば、増幅器で発生する非線形な歪をプリディストーション方式により補償するに際して、プリディストーションのための係数を効率的に収束させることができ、収束に要する時間を短縮化することができる。
【００１７】
ここで、歪を補償する程度（精度）としては、実用上で有効であれば、種々な態様が用いられてもよい。
一例として、増幅器に入力される信号のレベルを検出する場合における当該信号としては、例えば、プリディストータ（プリディストーション実行手段）に入力される信号などを用いることができる。
また、信号のレベルとしては、例えば、電力や振幅のレベルなどを用いることができる。
【００１８】
また、フィードバック信号に含まれる歪の成分が小さく（好ましくは、最小に）なるように制御する態様としては、種々な態様が用いられてもよく、例えば、波形比較法や摂動法などを用いることができる。
また、直交多項式を用いて表現されるプリディストーションのための係数としては、例えば、メモリレスプリディストータの場合には３次、５次、７次、・・・といった奇数次の１つ又は複数の係数が用いられ、メモリ効果プリディストータの場合には２次、４次、６次、・・・といった偶数次の１つ又は複数の係数が用いられる。また、メモリレスプリディストータとメモリ効果プリディストータの両方が用いられる場合には、両方の係数（両方を合わせて、複数の係数）が用いられる。
【００１９】
また、増幅器に入力される信号のレベルとプリディストーションのための制御係数との対応としては、例えば、直交多項式を用いて表現されるプリディストーションのための係数とは異なるもの（従来のべき級数を用いて表現されるもの）が用いられてもよい。なぜなら、これら両方（直交多項式と従来のべき級数）の係数は互いに変換することが可能である。
なお、直交多項式を用いて表現されるプリディストーションのための複数の係数は、互いに影響を及ぼさず、それぞれ独立に更新することが可能である。
【００２０】
また、プリディストーションのための制御係数は、増幅器の非線形特性の逆特性（例えば、ＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性の逆特性や、メモリ効果の逆特性や、これら両方）を入力信号に与えるためのものである。
また、例えば、増幅器に入力される信号のレベルとプリディストーションのための制御係数との対応をメモリのテーブルなどにより記憶する対応記憶手段を備えることもできる。
【００２１】
本発明に係るプリディストータでは、一構成例として、次のような構成とした。
すなわち、前記プリディストーション実行手段として、ＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性を補償するメモリレスプリディストータを実現する第１のプリディストーション実行手段と、メモリ効果を補償するメモリ効果プリディストータを実現する第２のプリディストーション実行手段を備えた。
また、前記対応取得手段は、１つの直交多項式を用いて表現される前記第１のプリディストーション実行手段と前記第２のプリディストーション実行手段の両方についてのプリディストーションのための係数を更新して、前記第１のプリディストーション実行手段と前記第２のプリディストーション実行手段のそれぞれについて、前記増幅器に入力される信号のレベルとプリディストーションのための制御係数との対応を取得する。
【００２２】
従って、メモリレスプリディストータとメモリ効果プリディストータの両方が用いられる場合において、例えば、増幅器で発生する非線形な歪をプリディストーション方式により補償するに際して、それぞれのプリディストータにおけるプリディストーションのための係数を効率的に収束させることができ、収束に要する時間を短縮化することができる。
【００２３】
ここで、第１のプリディストーション実行手段（メモリレスプリディストータ）と第２のプリディストーション実行手段（メモリ効果プリディストータ）は、例えば、それぞれ別のものとして構成されて、並列に配置される。
また、第１のプリディストーション実行手段（メモリレスプリディストータ）と第２のプリディストーション実行手段（メモリ効果プリディストータ）は、例えば、それぞれ、増幅器に入力される信号のレベルとプリディストーションのための制御係数との対応を取得や記憶する。
また、１つの直交多項式を用いて表現されるプリディストーションのための係数には、メモリレスプリディストータに関する係数とメモリ効果プリディストータに関する係数の両方が含まれ、これら両方のプリディストータの間の相互作用も考慮される。
【００２４】
本発明に係るプリディストータでは、一構成例として、次のような構成とした。
すなわち、前記信号取得手段は、取得したフィードバック信号から希望波周波数成分を除去した信号成分を取得するフィルタ手段を有している。
また、前記対応取得手段は、前記信号取得手段が有する前記フィルタ手段により取得された信号成分を誤差信号（エラー信号）として、当該誤差信号を小さくするアルゴリズムを用いて、プリディストーションのための係数を更新する。
【００２５】
従って、フィードバック信号から希望波周波数成分を除去した信号成分を誤差信号として用いる構成により、例えば、従来の波形比較法と比べて、複雑な処理（演算）を不要として回路規模を小さくすることができ、このような処理の簡易化によって、プリディストーションのための係数を効率的に収束させることができ、収束に要する時間を短縮化することができる。
【００２６】
ここで、希望波周波数成分としては、例えば、増幅器に入力される信号（希望波）の周波数帯域の成分が用いられ、この場合、フィードバック信号から希望波周波数成分を除去した信号成分は、例えば、希望波の周波数帯域外の帯域に存在する歪成分（増幅器で発生した歪の成分）となる。
また、フィルタとしては、例えば、帯域制限フィルタや、帯域通過フィルタなどを用いることができる。
また、誤差信号を小さくするアルゴリズムとしては、種々なものが用いられてもよく、例えば、ＬＭＳやＲＬＳ（Ｒｅｃｕｒｓｉｖｅ  Ｌｅａｓｔ  Ｓｑｕａｒｅｓ）のアルゴリズムを用いることができる。
【００２７】
本発明では、増幅器で発生する歪を補償するプリディストータ（以下で、説明のために、プリディストータＡと言う）において、次のような構成とした。
すなわち、レベル検出手段が、前記増幅器に入力される信号のレベルを検出する。信号取得手段が、前記増幅器から出力される信号をフィードバック信号として取得して、フィルタ手段により当該取得したフィードバック信号から希望波周波数成分を除去した信号成分を取得する。対応取得手段が、前記信号取得手段が有する前記フィルタ手段により取得された信号成分を誤差信号として、当該誤差信号を小さくするアルゴリズムを用いてプリディストーションのための係数を更新して、前記増幅器に入力される信号のレベルとプリディストーションのための制御係数との対応を取得する。プリディストーション実行手段が、前記対応取得手段により取得された対応に基づいて、前記レベル検出手段により検出されたレベルに対応したプリディストーションのための制御係数に応じて前記増幅器に入力される信号に対してプリディストーションのための歪を与える。
【００２８】
従って、フィードバック信号から希望波周波数成分を除去した信号成分を誤差信号として用いる構成により、例えば、従来の波形比較法と比べて、複雑な処理（演算）を不要として回路規模を小さくすることができ、このような処理の簡易化によって、プリディストーションのための係数を効率的に収束させることができ、収束に要する時間を短縮化することができる。
【００２９】
ここで、本構成例に係るプリディストータＡでは、プリディストーションのための係数を更新するために、必ずしも直交多項式が用いられなくてもよい。
また、例えば、更新対象となるプリディストーションのための係数と、増幅器に入力される信号のレベルに対応付けられるプリディストーションのための制御係数としては、同一のものが用いられてもよい。
【００３０】
なお、本発明は、方法や、プログラムや、記録媒体などとして提供することも可能である。
本発明に係る方法では、装置やシステムにおいて各手段が各種の処理を実行する。
本発明に係るプログラムでは、装置やシステムを構成するコンピュータに実行させるものであって、各種の手段として当該コンピュータを機能させる。
本発明に係る記録媒体では、装置やシステムを構成するコンピュータに実行させるプログラムを当該コンピュータの入力手段により読み取り可能に記録したものであって、当該プログラムは各種の処理（手順）を当該コンピュータに実行させる。
【発明の効果】
【００３１】
以上説明したように、本発明に係るプリディストータによると、増幅器で発生する非線形な歪をプリディストーション方式により補償するに際して、プリディストーションのための係数を効率的に収束させることができる。
【発明を実施するための最良の形態】
【００３２】
本発明に係る実施例を図面を参照して説明する。
図１には、本発明の一実施例に係るプリディストータ付き増幅器の構成例を示してある。本例のプリディストータ付き増幅器は、例えば、基地局装置の送信機などに設けられる。
本例のプリディストータ付き増幅器は、プリディストータ（ＰＤ）１と、Ｄ／Ａ（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ）変換器２と、アップコンバータ（周波数変換部）３と、電力増幅部（ＰＡ）４と、方向性結合器５と、ダウンコンバータ（周波数変換部）６と、Ａ／Ｄ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ）変換器７を備えている。
プリディストータ１には、振幅検出部１１と、メモリなどで構成されるＬＵＴ（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）からなる歪補償テーブル１２と、プリディストーション実行部１３と、制御部１４を備えている。
【００３３】
本例のプリディストータ付き増幅器において行われる動作の概要を説明する。
プリディストータ付き増幅器への入力信号（例えば、送信対象となる信号）は、プリディストータ１に入力されて、振幅検出部１１及びプリディストーション実行部１３に入力される。また、この入力信号は、例えば制御部１４において波形比較法が用いられる場合のように、必要な場合には、制御部１４にも入力される。
振幅検出部１１は、入力された信号の振幅の値を検出して、歪補償テーブル１２へ出力する。この振幅の値は、歪補償テーブル１２の参照引数として対応付けられている。
【００３４】
歪補償テーブル１２は、プリディストーション方式により歪補償を行うためのテーブルを格納している。このテーブルは、歪補償対象となる増幅器（本例では、電力増幅部４の増幅器）の非線形特性の逆特性を規定するものであり、一般的に、入力信号の振幅を指標とするＡＭ−ＡＭ特性（振幅）及びＡＭ−ＰＭ特性（位相）に関するものである。
具体的には、歪補償テーブル１２は、振幅の値とプリディストーション実行部１３へ供給するための制御係数との対応を記憶しており、振幅検出部１１から入力された振幅の値に対応した制御係数をプリディストーション実行部１３へ出力する。
なお、本例の歪補償テーブル１２は、振幅値と制御係数との対応関係を、時刻ｔの関数によらない形式で格納する。
【００３５】
プリディストーション実行部１３は、歪補償テーブル１２から入力された制御係数（歪補償テーブル１２の参照結果）に従って、入力信号に対してプリディストーションの歪を与えることにより、入力信号の振幅や位相を補償して、当該補償後の信号をＤ／Ａ変換器２へ出力する。
Ｄ／Ａ変換器２は、プリディストーション実行部１３から入力された信号をデジタル信号からアナログ信号へ変換して、アップコンバータ３へ出力する。
アップコンバータ３は、Ｄ／Ａ変換器２から入力された信号を周波数変換（アップコンバート）により無線周波数の信号へ変換して、電力増幅部４へ出力する。
【００３６】
電力増幅部４は、アップコンバータ３から入力された信号を増幅して出力する。この出力信号は、例えば、アンテナ（図示せず）から無線により送信される。
ここで、電力増幅部４で増幅される信号は、プリディストーション方式により予め電力増幅部４の非線形特性の逆特性の歪を与えられた信号であり、このプリディストーション歪と電力増幅部４で発生する歪とが相殺される（理想的には、完全に打ち消される）ことにより、電力増幅部４の出力信号は歪が補償された信号となる。
【００３７】
方向性結合器５は、電力増幅部４からの出力信号の一部を分配して、フィードバック信号として取得して、ダウンコンバータ６へ出力する。
ダウンコンバータ６は、方向性結合器５から入力されたフィードバック信号を周波数変換（ダウンコンバート）によりベースバンド帯或いは中間周波数帯の信号へ変換して、Ａ／Ｄ変換器７へ出力する。
Ａ／Ｄ変換器７は、ダウンコンバータ６から入力された信号をアナログ信号からデジタル信号へ変換して、制御部１４へ出力する。
制御部１４は、Ａ／Ｄ変換器７から入力された信号に基づいて、プリディストーション実行部１３による歪補償がより良好となるように、歪補償テーブル１２の記憶内容（本例では、振幅値と制御係数との対応）を更新する。この更新により、例えば、温度変化や経年変化などに適応することが可能である。
【００３８】
図２には、プリディストーション実行部１３の構成例を示してあり、その周辺の処理部２〜４、１１、１２も示してある。
本例のプリディストーション実行部１３は、複素乗算器３１と、複素加算器３２を備えている。
本例のプリディストーション実行部１３では、入力信号ｘ（ｔ）が複素乗算器３１及び複素加算器３２に入力される。
振幅検出部１１は入力信号ｘ（ｔ）の振幅値｜ｘ（ｔ）｜を検出し、歪補償テーブル１２は当該振幅値｜ｘ（ｔ）｜に対応した制御係数ＬＵＴ（｜ｘ（ｔ）｜）を複素乗算器３１へ出力する。
複素乗算器３１は、入力された入力信号ｘ（ｔ）と制御係数ＬＵＴ（｜ｘ（ｔ）｜）とを複素乗算し、当該複素乗算結果ｐ（ｔ）を複素加算器３２へ出力する。
複素加算器３２は、入力された入力信号ｘ（ｔ）と前記複素乗算結果ｐ（ｔ）を複素加算して、当該複素加算結果をＤ／Ａ変換器２へ出力する。
【実施例１】
【００３９】
本発明の第１実施例を説明する。
本例では、メモリレスプリディストータを用いる場合について説明する。
まず、本例における課題を詳しく説明する。
図３には、参考として、べき級数展開を用いたメモリレスプリディストータの構成例を示してある。本例のメモリレスプリディストータは、図１に示されるプリディストータ１に相当するものを原理的な構成例で示したものである。
【００４０】
本例のメモリレスプリディストータは、３次の項に関する処理部として、２乗検出部２１と、乗算器２２と、複素乗算器２３を備えており、また、５次の項に関する処理部として、４乗検出部２４と、乗算器２５と、複素乗算器２６を備えており、また、７次以降の各奇数次の項に関しても同様な処理部（図示せず）を備えている。なお、実際の回路では、無限の次数まで備えることはできないため、実用上で有効な任意の次数（３次以上の任意の奇数次）までの処理部を備えてもよい。
また、本例のメモリレスプリディストータは、全ての次数に共通な処理部として、加算器２７を備えている。
【００４１】
本例のメモリレスプリディストータでは、入力信号は複素信号である。
３次の項に関する処理部では、２乗検出部２１が入力信号の２乗の値を検出（例えば、計算）し、乗算器２２が当該２乗値と入力信号とを乗算する。この乗算結果の信号では、入力信号の振幅が３乗となっており、位相は保たれている。そして、複素乗算器２３が当該乗算結果の信号とプリディストータの係数α３とを複素乗算する。このプリディストータの係数α３は複素数であり、制御部（図３では、図示せず）が歪を補償することができるように設定する。
【００４２】
５次の項に関する処理部では、４乗検出部２４が入力信号の４乗の値を検出（例えば、計算）し、乗算器２５が当該４乗値と入力信号とを乗算する。この乗算結果の信号では、入力信号の振幅が５乗となっており、位相は保たれている。そして、複素乗算器２６が当該乗算結果の信号とプリディストータの係数α５とを複素乗算する。このプリディストータの係数α５は複素数であり、制御部（図３では、図示せず）が歪を補償することができるように設定する。
【００４３】
また、７次以降の各奇数次の項に関する処理部においても、上記と同様な処理が行われる。
そして、加算器２７が、全ての奇数次の項の処理系（複素乗算器２３、２６、・・・）から出力される信号と入力信号を入力して加算（総和）し、当該加算結果をプリディストーション処理後の信号として（図１では、Ｄ／Ａ変換器２へ）出力する。
【００４４】
図２を参照して、図３に示されるようなメモリレスプリディストータが用いられる場合について、背景技術に係るべき級数展開を用いた演算式の例を示す。
入力信号ｘ（ｔ）は、複素信号である。
振幅検出部１１は、入力信号ｘ（ｔ）の振幅値｜ｘ（ｔ）｜を計算する。入力信号ｘ（ｔ）を（式２）のように表すと、振幅値｜ｘ（ｔ）｜は（式３）のように表される。
【００４５】
【数２】
2009111958.tif 000004
【００４６】
【数３】
2009111958.tif 000005
【００４７】
プリディストータにおいて、入力信号ｘ（ｔ）に付加する信号ｐ（ｔ）は、一般的に、（式４）のように表される。ここで、αｉはプリディストータの係数であり、複素数である。（式４）は（式１）と同様にべき級数で表され、αｉを適切に選ぶことによって、（式１）の非線形歪成分を補償することができる。
【００４８】
【数４】
2009111958.tif 000006
【００４９】
ｐ（ｔ）が（式４）のように表されるため、歪補償テーブル１２の出力信号ＬＵＴ｜ｘ（ｔ）｜は、（式５）のように表される。メモリ等で構成される歪補償テーブル（ＬＵＴ）１２には、制御部１４によって、（式５）に示されるようなデータが格納される。
【００５０】
【数５】
2009111958.tif 000007
【００５１】
ここで、増幅器（本例では、電力増幅部４の増幅器）の非線形成分の次数を３次まで考慮し、プリディストータの次数を３次まで考慮すると、（式１）及び（式４）はそれぞれ（式６）及び（式７）のように表される。
【００５２】
【数６】
2009111958.tif 000008
【００５３】
【数７】
2009111958.tif 000009
【００５４】
増幅器の入力信号ｚ（ｔ）は、入力信号ｘ（ｔ）に（式７）に示されるプリディストーション信号ｐ（ｔ）が加えられた信号であり、（式８）のように表される。
【００５５】
【数８】
2009111958.tif 000010
【００５６】
（式８）に示されるｚ（ｔ）を（式６）に代入すると、（式９）が得られ、更に、（式１０）が得られる。
【００５７】
【数９】
2009111958.tif 000011
【００５８】
【数１０】
2009111958.tif 000012
【００５９】
（式１０）の右辺の第一項は、増幅された希望信号を表す。右辺の第二項は３次歪成分を表し、歪が補償されるようにプリディストータはα３を決定する。右辺の第三〜五項には、新たに、５次成分、７次成分、９次成分が発生していることが分かる。
従って、（式７）において、プリディストータの次数を更に高次（５次、７次、・・・）についても考慮した場合には、３次のプリディストータの係数α３が、５次のプリディストータの係数α５や、７次のプリディストータの係数α７や、９次のプリディストータの係数α９などに影響を及ぼすため、α３の値に応じてα５、α７、α９などの最適値が変化してしまう。
【００６０】
このような現象があるため、従来の方法では、メモリレスプリディストータの係数（α３、α５、α７など）を適応的に収束させるために、長い時間を要するという問題があった。
なお、（式６）では、増幅器の非線形成分の次数を３次まで考慮したが、更に５次、７次、・・・などの高次を考慮した場合には、更に高次のプリディストータの係数に影響を及ぼすことになる。
【００６１】
次に、本発明に係る実施例について詳しく説明する。
上述した問題を解決するために、本実施例では、非線形特性の逆特性の生成多項式として、直交多項式を導入して用いる。
本例では、直交多項式を用いて、複数あるプリディストータの生成多項式を直交させ、これにより、互いの係数が影響を及ぼさないように独立させて、収束時間を短くする。以下で、その一例を示す。
【００６２】
まず、上記した（式４）を（式１１）及び（式１２）のように表現する。ここで、Ａｉはプリディストータの係数を表し、φｉｊは実数であり、Ｎは奇数である。
【００６３】
【数１１】
2009111958.tif 000013
【００６４】
【数１２】
2009111958.tif 000014
【００６５】
ある時間（０〜Ｔ）の入力信号ｘ（ｔ）について、（式１３）を満たすとき、（式１２）に示されるそれぞれのφ（φ３〜φＮ）は直交する。なお、Ｅ［・］の関数は、（式１４）のように定義する。
ここで、前記した時間（０〜Ｔ）の時間Ｔとしては、１回の更新に用いられるデータの時間の長さであり、一般的に長い方が誤差が小さくなるため理想的には無限大がよいが、現実では、実用上で有効な程度で、任意の値が用いられてもよい。一例として、歪補償テーブル１２の内容を毎回更新するときに、毎回異なる信号を直交させることとなることから、毎回直交させるために十分な入力信号の振幅分布が得られるような長さ（以上）の時間を用いることができ、例えば、原信号と同じ位の確率密度が得られるような長さ（以上）の時間を用いることができる。
【００６６】
【数１３】
2009111958.tif 000015
【００６７】
【数１４】
2009111958.tif 000016
【００６８】
上記した（式１２）における各φｉｊを適切に選ぶことにより、（式１３）を満たすことができる。この係数φｉｊの値は、前記した時間（０〜Ｔ）の入力信号ｘ（ｔ）によって異なる。
以下では、Ｅ［・］の関数で表す。また、説明を簡易化するために、（式１５）に示されるΦ３の場合と、（式１６）に示されるΦ５の場合との二つの場合を示す。
Φ３とΦ５とが直交するためには、（式１３）の関係を満たす必要があり、（式１７）、（式１８）、（式１９）のような方程式が立てられる。
【００６９】
【数１５】
2009111958.tif 000017
【００７０】
【数１６】
2009111958.tif 000018
【００７１】
【数１７】
2009111958.tif 000019
【００７２】
【数１８】
2009111958.tif 000020
【００７３】
【数１９】
2009111958.tif 000021
【００７４】
３個の未知数φ３３、φ５３、φ５５に対して、３本の連立方程式（式１７）、（式１８）、（式１９）ができるため、これを解くことができる。
まず、（式１７）をφ３３について解くと、（式２０）が得られる。
次に、（式１８）により、（式２１）が得られる。
【００７５】
【数２０】
2009111958.tif 000022
【００７６】
【数２１】
2009111958.tif 000023
【００７７】
（式２１）を（式１９）に代入すると（式２２）が得られ、更に、（式２３）が得られる。
そして、（式２３）を（式２１）に代入すると、（式２４）が得られる。
このようにして、直交多項式を生成することができる。
【００７８】
【数２２】
2009111958.tif 000024
【００７９】
【数２３】
2009111958.tif 000025
【００８０】
【数２４】
2009111958.tif 000026
【００８１】
また、増幅器が高次の非線形歪を発生する場合には、デジタルプリディストーション（ＤＰＤ）の逆特性についても高次の特性が必要となるため、高次の項を持つΦ７、Φ９、・・・を用いる。
一例として、Φ３、Φ５、Φ７を直交させる場合には、（式２５）に示される連立方程式を満たす必要がある。この場合、６個の未知数φ３３、φ５３、φ５５、φ７３、φ７５、φ７７に対して、６本の方程式ができるため、これを解くことができる。同様に、Φ９以降についても拡張することができる。
【００８２】
【数２５】
2009111958.tif 000027
【００８３】
上記した（式１１）に示されるＡ３、Ａ５、Ａ７、・・・、ＡＮを用いて、α３、α５、α７、・・・、αＮが（式２６）のように表される。
【００８４】
【数２６】
2009111958.tif 000028
【００８５】
本例では、（式２６）により得られたαｉ（ｉ＝３、５、７、・・・、Ｎ）の値を（式５）に適用して、図１、図２、図３に示されるような本例のプリディストータ付き増幅器に適用する。
このように、本例では、プリディストータの係数Ａｉは、Φｉ以外には影響を与えない、すなわち、他のプリディストータの係数Ａｊ（ｉ≠ｊ）とは独立して求めることができ、このため、収束時間が短くなる。具体的には、例えば、歪補償テーブル１２の内容が初期状態（例えば、何の情報も無い状態）から収束するまでの更新回数が少なくなる。
【００８６】
以上のように、本例のプリディストータ付き増幅器では、直交多項式を用いてメモリレスプリディストータの適応係数を学習することが行われる。
従って、本例のプリディストータ付き増幅器では、直交多項式を用いることによって適応させるプリディストータの係数が直交するため、歪補償テーブル１２の収束時間を短くすることができ、効率化が図られる。
【００８７】
なお、本例のプリディストータ１（メモリレスプリディストータ）では、振幅検出部１１の機能により入力信号のレベル検出手段が構成されており、フィードバック系である方向性結合器５やダウンコンバータ６やＡ／Ｄ変換器７の機能によりフィードバック信号の信号取得手段が構成されており、制御部１４が直交多項式を用いた処理により入力信号のレベルとプリディストーションのための制御係数との対応（歪補償テーブル１２の内容）を取得（本例では、更新）する機能により対応取得手段が構成されており、歪補償テーブル１２の機能により対応記憶手段が構成されており、プリディストーション実行部１３の機能によりプリディストーション実行手段が構成されている。ここで、本例では、フィードバック系についても、プリディストータ１の処理部の一部であるととらえることができる。
【実施例２】
【００８８】
本発明の第２実施例を説明する。
本例では、メモリ効果プリディストータを用いる場合について説明する。
プリディストーション方式では、ＡＭ−ＡＭ変換やＡＭ−ＰＭ変換の補償とともに、メモリ効果の補償が重要となる。一例として、特許文献２には、ベースバンド偶数次歪成分が電源回路のインピーダンスを介して電源電圧を変動させて入力信号を再変調し、帯域内奇数次成分を新しく発生させるメモリ効果を補償するプリディストータが示されている。
【００８９】
まず、本例における課題を詳しく説明する。
図４には、参考として、べき級数展開を用いたメモリ効果プリディストータの構成例を示してある。本例のメモリ効果プリディストータは、図１に示されるプリディストータ１に相当するものを原理的な構成例で示したものである。
【００９０】
本例のメモリ効果プリディストータは、２次の項に関する処理部として、２乗検出部４１と、遅延回路４２と、減算器４３と、乗算器４４と、複素乗算器４５を備えており、また、４次の項に関する処理部として、４乗検出部４６と、遅延回路４７と、減算器４８と、乗算器４９と、複素乗算器５０を備えており、また、６次以降の各偶数次の項に関しても同様な処理部（図示せず）を備えている。なお、実際の回路では、無限の次数まで備えることはできないため、実用上で有効な任意の次数（２次以上の任意の偶数次）までの処理部を備えてもよい。
また、本例のメモリ効果プリディストータは、全ての次数に共通な処理部として、加算器５１を備えている。
【００９１】
本例のメモリ効果プリディストータでは、入力信号は複素数のデジタルベースバンド信号である。
２次の項に関する処理部では、２乗検出部４１がプリディストータへの入力信号の２乗の値を検出（例えば、計算）し、遅延回路４２が２乗検出部４１からの出力（２乗値）をＵ［ｓｅｃ］（好ましくは、１クロック時間）遅らせる。減算器４３が、２乗検出部４１の出力（２乗値）から、Ｕ［ｓｅｃ］前の２乗検出部４１の出力（２乗値）を減算する。これにより、減算器４３からの出力は、２乗値の差分となる。
そして、乗算器４４が、２乗値の差分の値と入力信号とを乗算する。この乗算結果の出力信号は、キャリア信号が再変調された信号に相当し、３次成分となりキャリア周波数付近の周波数成分を有する。
複素乗算器４５は、乗算器４４からの出力信号にプリディストータの係数β２を乗算する。プリディストータの係数β２は複素数であり、制御部（図４では、図示せず）が歪を補償することができるように設定する。
【００９２】
４次の項に関する処理部では、４乗検出部４６がプリディストータへの入力信号の４乗の値を検出（例えば、計算）し、遅延回路４７が４乗検出部４６からの出力（４乗値）をＵ［ｓｅｃ］（好ましくは、１クロック時間）遅らせる。減算器４８が、４乗検出部４６の出力（４乗値）から、Ｕ［ｓｅｃ］前の４乗検出部４６の出力（４乗値）を減算する。これにより、減算器４８からの出力は、４乗値の差分となる。
そして、乗算器４９が、４乗値の差分の値と入力信号とを乗算する。この乗算結果の出力信号は、キャリア信号が再変調された信号に相当し、５次成分となりキャリア周波数付近の周波数成分を有する。
複素乗算器５０は、乗算器４９からの出力信号にプリディストータの係数β４を乗算する。プリディストータの係数β４は複素数であり、制御部（図４では、図示せず）が歪を補償することができるように設定する。
【００９３】
また、６次以降の各偶数次の項に関する処理部においても、上記と同様な処理が行われる。
そして、加算器５１が、全ての偶数次の項の処理系（複素乗算器４５、５０、・・・）から出力される信号と入力信号を入力して加算（総和）し、当該加算結果をプリディストーション処理後の信号として（図１では、Ｄ／Ａ変換器２へ）出力する。
なお、前記したＵ［ｓｅｃ］としては、例えば、（１クロック時間×１以上の整数）の値を用いることが可能である。
【００９４】
図２を参照して、図４に示されるようなメモリ効果プリディストータが用いられる場合について、背景技術に係るべき級数展開を用いた演算式の例を示す。
本例では、メモリ効果プリディストータの出力信号ｐ（ｔ）は、（式２７）のように表される。
しかしながら、上記した第１実施例に係るメモリレスプリディストータの場合（ＡＭ−ＡＭ変換及びＡＭ−ＰＭ変換を補償するプリディストータの係数の場合）と同様に、β２、β４、・・・を適応させる場合の収束時間が長くなるという問題があった。
【００９５】
【数２７】
2009111958.tif 000029
【００９６】
次に、本発明に係る実施例について詳しく説明する。
上述した問題を解決するために、本実施例では、メモリ効果特性の逆特性の生成多項式として、直交多項式を導入して用いる。
本例では、直交多項式を用いて、複数あるプリディストータの生成多項式を直交させ、これにより、互いの係数が影響を及ぼさないように独立させて、収束時間を短くする。以下で、その一例を示す。
【００９７】
上記した（式２７）を（式２８）、（式２９）のように表現する。
【００９８】
【数２８】
2009111958.tif 000030
【００９９】
【数２９】
2009111958.tif 000031
【０１００】
ここで，φｉｊは実数であり、Ｍは偶数である。
上記した第１実施例の場合と同様に、ある時間（０〜Ｔ）の入力信号ｘ（ｔ）について、（式１３）を満たすとき、（式２９）に示されるそれぞれのΦ（Φ２〜ΦＭ）が直交する。
説明を簡易化するために、Φ２の場合と、Φ４の場合との二つの場合を示す。
この場合、未知数φ２２、φ４２、φ４４に対して、（式３０）に示される３本の方程式ができるため、上記した第１実施例に係るＡＭ−ＡＭ変換及びＡＭ−ＰＭ変換を補償するプリディストータの場合と同様にして、解くことができる。
【０１０１】
【数３０】
2009111958.tif 000032
【０１０２】
また、更に高次の項を持つ多項式を用いる場合についても、同様な方法で直交させることができる。
そして、上記した第１実施例で示した（式２６）と同様に、Ｂ２、Ｂ４、Ｂ６、・・・、ＢＭとβ２、β４、β６、・・・、βＭとの関係を求めることができる。
このように、プリディストータの係数Ｂｉは、Φｉ以外には影響を与えない、すなわち、他のプリディストータの係数Ｂｊ（ｉ≠ｊ）とは独立して求めることができ、このため、収束時間が短くなる。
【０１０３】
以上のように、本例のプリディストータ付き増幅器では、直交多項式を用いてメモリ効果プリディストータの適応係数を学習することが行われる。
従って、本例のプリディストータ付き増幅器では、直交多項式を用いることによって適応させるプリディストータの係数が直交するため、歪補償テーブル１２の収束時間を短くすることができ、効率化が図られる。
【０１０４】
具体的には、本例では、入力信号を偶数乗し、偶数乗した信号と当該偶数乗した信号を遅延させた信号との差信号を用いてメモリ効果を補償するプリディストータにおいて、直交多項式を用いて当該プリディストータの適応係数を学習することにより、メモリ効果を補償するプリディストータの係数を高速に適応させることができる。
【０１０５】
なお、本例のプリディストータ１（メモリ効果プリディストータ）では、振幅検出部１１の機能により入力信号のレベル検出手段が構成されており、フィードバック系である方向性結合器５やダウンコンバータ６やＡ／Ｄ変換器７の機能によりフィードバック信号の信号取得手段が構成されており、制御部１４が直交多項式を用いた処理により入力信号のレベルとプリディストーションのための制御係数との対応（歪補償テーブル１２の内容）を取得（本例では、更新）する機能により対応取得手段が構成されており、歪補償テーブル１２の機能により対応記憶手段が構成されており、プリディストーション実行部１３の機能によりプリディストーション実行手段が構成されている。ここで、本例では、フィードバック系についても、プリディストータ１の処理部の一部であるととらえることができる。
【実施例３】
【０１０６】
本発明の第３実施例を説明する。
本例では、メモリレスプリディストータ及びメモリ効果プリディストータの両方を並列に用いる場合について説明する。
図５には、本発明の一実施例に係るプリディストータの構成例を示してある。
本例のプリディストータでは、ＡＭ−ＡＭ変換とＡＭ−ＰＭ変換を補償するとともに、メモリ効果を補償する。
【０１０７】
本例のプリディストータは、メモリレスプリディストータ（メモリレスＰＤ）６１と、メモリ効果プリディストータ（メモリ効果ＰＤ）と、加算器６３と、加算器６４を備えている。本例では、メモリレスＰＤ６１とメモリ効果ＰＤ６２とが並列に設けられている。
ここで、メモリレスＰＤ６１としては、図３に示されるような原理構成のものなどを用いることができ、また、メモリ効果ＰＤ６２としては、図４に示されるような原理構成のものなどを用いることができる。
【０１０８】
本例のプリディストータでは、当該プリディストータへの入力信号についてメモリレスＰＤ６１がＡＭ−ＡＭ変換及びＡＭ−ＰＭ変換を補償するとともに、当該プリディストータへの入力信号についてメモリ効果ＰＤ６２がメモリ効果を補償し、加算器６３がこれら両方の補償後の信号を加算し、加算器６４が当該加算結果の信号ｐ（ｔ）と当該プリディストータへの入力信号とを加算して当該加算結果の信号を出力する。
【０１０９】
本例では、メモリレスＰＤ６１とメモリ効果ＰＤ６２とは、それぞれ別々の処理部となっており、別々の歪補償テーブル（図１に示される歪補償テーブル１２と同様なもの）を有している。
なお、本例では、メモリレスＰＤ６１やメモリ効果ＰＤ６２はそれぞれ図１に示されるプリディストータ１に相当しており、図３に示されるメモリレスＰＤの加算器２７と図４に示されるメモリ効果ＰＤの加算器５１が共通化されて図５に示される加算器６４になっていると捉えることが可能である。
【０１１０】
本実施例では、非線形特性の逆特性の生成多項式として、直交多項式を導入して用いる。
本例では、直交多項式を用いて、複数あるプリディストータの生成多項式を直交させ、これにより、互いの係数が影響を及ぼさないように独立させて、収束時間を短くする。以下で、その一例を示す。
【０１１１】
本例では、それぞれのプリディストータ６１、６２からの出力信号が加算器６３により加算されて、非線形特性の逆特性を与える当該加算結果の信号ｐ（ｔ）が加算器６４により入力信号と加算される。
ｐ（ｔ）は、上記した（式４）及び（式２７）により、（式３１）のように表される。
本例では、（式３１）を（式３２）、（式３３）のように表現する。
【０１１２】
【数３１】
2009111958.tif 000033
【０１１３】
【数３２】
2009111958.tif 000034
【０１１４】
【数３３】
2009111958.tif 000035
【０１１５】
この場合においても、（式３４）に示されるように、方程式を立てると、未知数と同数の方程式ができるため、これを解いてφｉｊを求めることができる。
この場合、Ｂ２、Ａ３、Ｂ４、Ａ５、Ｂ６、Ａ７、・・・は、互いに独立となるため、収束時間が短くなる。
本例では、メモリレスＰＤ６１とメモリ効果ＰＤ６２との相互作用も（式３３）に入っており、全ての係数Ａｉ、Ｂｊを直交化させることができる。
【０１１６】
【数３４】
2009111958.tif 000036
【０１１７】
以上のように、本例のプリディストータ付き増幅器では、直交多項式を用いてメモリレスプリディストータ及びメモリ効果プリディストータの適応係数を学習することが行われる。
従って、本例のプリディストータ付き増幅器では、直交多項式を用いることによって適応させるプリディストータの係数が直交するため、歪補償テーブルの収束時間を短くすることができ、効率化が図られる。
【０１１８】
具体的には、本例では、メモリレスプリディストータとメモリ効果プリディストータを並列接続したプリディストータにおいて、直交多項式を用いて両方のプリディストータの適応係数を直交化して学習することにより、メモリレスプリディストータ及びメモリ効果プリディストータの両方の係数を直交化して、高速に適応させることができる。
【０１１９】
なお、本例のプリディストータ（第１のプリディストーション実行手段を有するメモリレスプリディストータ６１と第２のプリディストーション実行手段を有するメモリ効果プリディストータ６２を並列に配置したもの）では、振幅検出部１１の機能により入力信号のレベル検出手段が構成されており、フィードバック系である方向性結合器５やダウンコンバータ６やＡ／Ｄ変換器７の機能によりフィードバック信号の信号取得手段が構成されており、制御部１４が直交多項式を用いた処理により入力信号のレベルとプリディストーションのための制御係数との対応（歪補償テーブル１２の内容）を取得（本例では、更新）する機能により対応取得手段が構成されており、歪補償テーブル１２の機能により対応記憶手段が構成されており、プリディストーション実行部１３の機能によりプリディストーション実行手段が構成されている。ここで、本例では、フィードバック系についても、プリディストータの処理部の一部であるととらえることができる。
【０１２０】
また、本例では、メモリレスプリディストータ６１とメモリ効果プリディストータ６２に関して、振幅検出部１１についてはそれぞれ独立に設けられてもよく或いは共通化されて設けられてもよく、歪補償テーブル１２やプリディストーション実行部１３についてはそれぞれ独立に設けられ、制御部１４やフィードバック系（方向性結合器５、ダウンコンバータ６、Ａ／Ｄ変換器７）については共通化されて設けられる。
【実施例４】
【０１２１】
本発明の第４実施例を説明する。
本例では、プリディストータの係数Ａｉ、Ｂｉの適応アルゴリズムを用いた場合の更新方法について説明する。
まず、背景技術及び課題について詳しく説明する。
図７には、背景技術に係る制御部１０１（図１に示される制御部１４に対応するもの）の演算に関する構成例を示してある。なお、図７には、Ａ／Ｄ変換器７や歪補償テーブル１２も示してある。
【０１２２】
本例の制御部１０１は、減算器１１１と、アダプティブアルゴリズム部１１２を備えている。
減算器１１１は、プリディストータへの入力信号からＡ／Ｄ変換器７からの入力信号を減算することにより、プリディストータへの入力信号（歪の無い信号）と増幅器（本例では、電力増幅部４の増幅器）からのフィードバック信号（歪のある信号）との差分を誤差信号ｅ（ｔ）として求める。本例では、非線形歪成分が誤差信号ｅ（ｔ）となる。
アダプティブアルゴリズム部１１２は、減算器１１１により得られた誤差信号ｅ（ｔ）を用いて、ＬＭＳアルゴリズムにより、（式３５）、（式３６）に示されるアルゴリズムを用いて、プリディストータの係数（歪補償テーブル１２の内容）を更新する。
【０１２３】
【数３５】
2009111958.tif 000037
【０１２４】
【数３６】
2009111958.tif 000038
【０１２５】
ここで、０＜μ≦１であり、誤差の大きさを分母のＥ［｜Φｉ（ｔ）｜２］で正規化している。誤差信号ｅ（ｔ）は、（式３７）のように表される。
（式３７）において、ｘ（ｔ）はプリディストータへの入力信号を表しており、ＰＡｏｕｔは増幅器の出力信号をフィードバックしたものである制御部１０１への入力信号を表している。また、τは時間の同期誤差を表しており、Ｇａｉｎは増幅器の増幅率による振幅の調整のための係数を表している。
【０１２６】
【数３７】
2009111958.tif 000039
【０１２７】
この場合に、重要になるのが遅延時間とレベル（振幅）の調整である。歪を完全に補償した場合には誤差ｅ（ｔ）＝０となるが、遅延時間差がある場合（τ≠０である場合）や、Ｇａｉｎ＊ｘ（ｔ）≠ＰＡｏｕｔ（ｔ）である場合には、誤差ｅ（ｔ）≠０となり、歪があるように見えてしまう。
例えば、希望信号電力と歪電力との比は３０〜６０［ｄＢ］といったように非常に大きいため、この調整は重要になる。この問題を解決しようとした場合には、複雑で精度の良い演算を要することから、回路規模が大きくなってしまうという問題があった。
【０１２８】
次に、本実施例について詳しく説明する。
図６（ａ）には、アナログフィルタを用いる場合について、本発明の一実施例に係る制御部１４ａ（図１に示される制御部１４に対応するもの）の演算に関する構成例を示してあり、具体的には、希望信号帯域外の信号を通過させる特性を有する帯域制限フィルタ７１と、Ａ／Ｄ変換器７と、アダプティブアルゴリズム部８１を備えた制御部１４ａと、歪補償テーブル１２を示してある。
【０１２９】
本例の構成では、ダウンコンバータ６とＡ／Ｄ変換器７との間（Ａ／Ｄ変換器７の前段）に、アナログの帯域制限フィルタ７１を備えている。
そして、ダウンコンバータ６からの出力信号を帯域制限フィルタ７１によりフィルタリングすることで希望信号帯域外の信号をエラー信号ｅ（ｔ）として抽出し、抽出したエラー信号ｅ（ｔ）をＡ／Ｄ変換器７によりデジタル化して、当該エラー信号ｅ（ｔ）に基づいて制御部１４ａのアダプティブアルゴリズム部８１がＬＭＳアルゴリズムによりプリディストータの係数（歪補償テーブル１２の内容）を更新する。
【０１３０】
図６（ｂ）には、デジタルフィルタを用いる場合について、本発明の一実施例に係る制御部１４ｂ（図１に示される制御部１４に対応するもの）の演算に関する構成例を示してあり、具体的には、Ａ／Ｄ変換器７と、希望信号帯域外の信号を通過させる特性を有する帯域制限フィルタ９１及びアダプティブアルゴリズム部９２を備えた制御部１４ｂと、歪補償テーブル１２を示してある。
【０１３１】
本例の構成では、制御部１４ｂの内部（Ａ／Ｄ変換器７の後段）に、デジタル演算を行う帯域制限フィルタ９１を備えている。
そして、制御部１４ｂにおいて、Ａ／Ｄ変換器７からの入力信号を帯域制限フィルタ９１によりフィルタリングすることで希望信号帯域外の信号をエラー信号ｅ（ｔ）として抽出し、抽出したエラー信号ｅ（ｔ）に基づいてアダプティブアルゴリズム部９２がＬＭＳアルゴリズムによりプリディストータの係数（歪補償テーブル１２の内容）を更新する。
なお、本例では、フィルタとして、帯域制限フィルタ７１、９１を用いた場合を示しているが、他の構成例として、同様なフィルタリング特性を有する帯域通過フィルタ（Ｂａｎｄ  Ｐａｓｓ  Ｆｉｌｔｅｒ）を用いることも可能である。帯域制限フィルタとしては、例えば、通常、ＦＩＲ（Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）フィルタなどが用いられる。
【０１３２】
ここで、図７に示される背景技術の構成に対して、図６（ａ）、（ｂ）に示される本例の構成により得られる効果を説明する。
図７に示される背景技術の構成では、例えばフィードバック信号に含まれる歪成分の周波数のパワーレベルをエラー信号ｅ（ｔ）として見ており、フィードバック信号のゲイン（Ｇａｉｎ）や位相（時間τ）が元の信号と合わないと誤差が出るため、レベル合わせなどが必要である。
【０１３３】
これに対して、図６（ａ）、（ｂ）に示される本例の構成では、フィードバック信号のみを用いて、帯域制限フィルタ７１、９１により希望波以外の信号成分（つまり、歪成分）を誤差信号（例えば、歪帯域の時間領域の誤差ベクトル）として抽出することにより、タイミング等を合わせることに要求される精度を落とすことができる。
このように、本例では、図７に示される背景技術の構成におけるレベル調整などをする必要が無く、電力が大きい希望信号を含んでいないため、遅延時間に要求される精度は緩和される。なお、希望帯域内に存在する歪は帯域制限フィルタ７１、９１により除去されるため誤差信号ｅ（ｔ）に含まれなくなるが、希望信号帯域外の誤差信号ｅ（ｔ）が０に近づけば希望信号帯域内の誤差信号も０に近づくため特に問題はない。
【０１３４】
以上のように、本例のプリディストータ付き増幅器では、帯域制限フィルタ７１、９１を用いて、増幅器（本例では、電力増幅部４の増幅器）の出力信号から希望信号を減衰又は除去した信号を誤差信号ｅ（ｔ）として、プリディストータの係数を学習する。
従って、本例のプリディストータ付き増幅器では、帯域制限フィルタ７１、９１で希望信号帯域を除去した信号をエラー信号ｅ（ｔ）とすることで、例えば図６に示される構成における複雑な処理（演算）が不要となって、回路規模を小さくすることができ、処理を簡素化した分だけ収束時間が短くなる。このように、本例では、プリディストーションのための係数を効率的に収束させることができる。
【０１３５】
ここで、本例では、図６（ａ）や図６（ｂ）に示される構成を上記した第１実施例〜第３実施例に示されるように直交多項式を用いてプリディストータの係数を更新するものに適用した場合を示したが、他の構成例として、直交多項式を用いずにプリディストータの係数を更新するもの（例えば、従来から知られている種々な構成）に、図６（ａ）や図６（ｂ）に示される構成を適用して同様な効果を得ることもできる。
また、本例では、プリディストータの係数を更新するアルゴリズムとして、ＬＭＳアルゴリズムを用いた場合を示したが、例えば、ＲＬＳアルゴリズムなどが用いられてもよい。
【０１３６】
なお、本例のプリディストータ１では、振幅検出部１１の機能により入力信号のレベル検出手段が構成されており、フィードバック系である方向性結合器５やダウンコンバータ６やＡ／Ｄ変換器７の機能によりフィードバック信号の信号取得手段が構成されており、帯域制限フィルタ７１、９１の機能によりフィルタ手段が構成されており、制御部１４がアダプティブアルゴリズム部８１、９２による演算により入力信号のレベルとプリディストーションのための制御係数との対応（歪補償テーブル１２の内容）を取得（本例では、更新）する機能により対応取得手段が構成されており、歪補償テーブル１２の機能により対応記憶手段が構成されており、プリディストーション実行部１３の機能によりプリディストーション実行手段が構成されている。ここで、本例では、フィードバック系についても、プリディストータ１の処理部の一部であるととらえることができる。
【０１３７】
ここで、本発明に係るシステムや装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々なシステムや装置として提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係るシステムや装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー（登録商標）ディスクやＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ）−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体や当該プログラム（自体）として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
【図面の簡単な説明】
【０１３８】
【図１】本発明の一実施例に係るプリディストータ付き増幅器の構成例を示す図である。
【図２】プリディストーション実行部の構成例を示す図である。
【図３】メモリレスプリディストータの構成例を示す図である。
【図４】メモリ効果プリディストータの構成例を示す図である。
【図５】プリディストータの構成例を示す図である。
【図６】（ａ）及び（ｂ）は制御部の構成例を示す図である。
【図７】背景技術に係る制御部の構成例を示す図である。
【符号の説明】
【０１３９】
１・・プリディストータ、  ２・・Ｄ／Ａ変換器、  ３・・アップコンバータ、  ４・・電力増幅部、  ５・・方向性結合器、  ６・・ダウンコンバータ、  ７・・Ａ／Ｄ変換器、  １１・・振幅検出部、  １２・・歪補償テーブル、  １３・・プリディストーション実行部、  １４、１４ａ、１４ｂ、１０１・・制御部、  ２１、４１・・２乗検出部、  ２２、２５、４４、４９・・乗算器、  ２４、４６・・４乗検出部、  ２７、５１、６３、６４・・加算器、  ２３、２６、３１、４５、５０・・複素乗算器、  ３２・・複素加算器、  ４２、４７・・遅延回路、  ４３、４８、１１１・・減算器（逆相での加算器）、  ６１・・メモリレスプリディストータ、  ６２・・メモリ効果プリディストータ、  ７１、９１・・帯域制限フィルタ、  ８１、９２、１１２・・アダプティブアルゴリズム部、
【図１】
2009111958.tif 000040
【図２】
2009111958.tif 000041
【図３】
2009111958.tif 000042
【図４】
2009111958.tif 000043
【図５】
2009111958.tif 000044
【図６】
2009111958.tif 000045
【図７】
2009111958.tif 000046