(57)【要約】【課題】表示パネルを駆動する駆動回路を提供する。【解決手段】表示パネルの駆動回路であって、プリント回路板と、プリント回路板上に設置されて入力画像信号を受け取る入力インターフェースと、プリント回路板上に設置され、タイミング信号を制御して表示パネルへ伝送するタイミングコントローラと、複数の第１ソースドライバと、少なくとも１つの第２ソースドライバと、を備える。i本目のデータラインと（２ｊ＋１）または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、データライン１〜Ｍまでの対応するデータ信号を受け取る。ここでｊ＝０，２，４，…，＜[Ｙ／２]、ｉ＝１，２，…，Ｍである。ｉ＋１本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、データライン２〜Ｍ＋１のシフトデータ信号を受け取る。ここでｊ＝１，３，…，＜[Ｙ／２]＋１、ｉ＝１，２，…，Ｍ、ＹおよびＭはいずれも正の整数である。【選択図】図３
2009122679.tif 000002
【特許請求の範囲】
【請求項１】
表示パネルを駆動する表示パネル駆動回路であって、該表示パネルは、
連続するＹ本のゲートラインと、
連続するＭ＋１本のデータラインと、
複数の表示セルと、
を備え、
前記連続するＭ＋１本のデータラインと前記連続するＹ本のゲートラインとが互いに交差して、複数の交差点を形成し、ここでＹおよびＭはいずれも正の整数であって、前記表示セルは、対応する交差点に位置されて、複数の行を有するマトリックスを形成し、i本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における前記表示セルは、i本目のデータラインに接続され、ここでｊ＝０，２，４，…，＜[Ｙ／２]であって、なお、ｉ＋１本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における前記表示セルは、ｉ＋１本目のデータラインに接続され、ここでｊ＝１，３，…，＜[Ｙ／２]＋１であって、i本目のデータラインのデータ信号の極性は、ｉ＋１本目のデータラインのデータ信号の極性と逆であり、該表示パネル駆動回路は、
プリント回路板と、
前記プリント回路板上に設置されて入力画像信号を受け取る入力インターフェースと、
前記プリント回路板上に設置され、タイミング信号を制御して前記表示パネルに伝送するタイミングコントローラと、
複数の第１ソースドライバと、
少なくとも１つの第２ソースドライバと、
を具え、
前記複数の第１ソースドライバおよび前記少なくとも１つの第２ソースドライバは、各前記第１ソースドライバがＮ本の前記データラインを駆動し、前記少なくとも１つの第２ソースドライバがＮ＋１本の前記データラインを駆動するように配置され、ここでＮはＭ以下の正の整数であって、
i本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における前記表示セルは、対応するデータライン１乃至Ｍからデータ信号を受け取り、ここでｊ＝０，２，４，…，＜[Ｙ／２]、ｉ＝１，２，…，Ｍであって、なお、ｉ＋１本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における前記表示セルは、データライン２乃至Ｍ＋１からシフトデータ信号（shifted data signals）を受け取り、ここでｊ＝１，３，…，＜[Ｙ／２]＋１、ｉ＝１，２，…，Ｍであることを特徴とする表示パネルの駆動回路。
【請求項２】
前記表示パネルは、液晶表示パネルを含み、前記表示セルは、液晶セルを含むことを特徴とする請求項１に記載の表示パネル駆動回路。
【請求項３】
前記入力インターフェースは、ＲＳＤＳ入力インターフェースおよびＭｉｎｉ−ＬＶＤＳ（ミニ小振幅差動信号方式)入力インターフェースを含むことを特徴とする請求項１に記載の表示パネル駆動回路。
【請求項４】
各行の前記表示セルは、３本の副画素データラインによって駆動され、これら３本の副画素データラインは、それぞれ第１出力チャネル、第２出力チャネルおよび第３出力チャネルであって、それぞれ赤色、緑色および青色を表示することを特徴とする請求項１に記載の表示パネル駆動回路。
【請求項５】
（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインが走査される時、無効データが前記タイミングコントローラに挿入され、前記副画素データがシフトされて前記シフトデータ信号を形成し、これにより、前記赤色副画素データ信号が１副画素シフトされると共に対応の緑色出力チャネルに保存され、前記緑色副画素データ信号が１副画素シフトされると共に対応の青色出力チャネルに保存され、前記青色副画素データ信号が１副画素シフトされると共に対応の赤色出力チャネルに保存され、ここでｊ＝１，３，…，＜[Ｙ／２]＋１であることを特徴とする請求項４に記載の表示パネル駆動回路。
【請求項６】
表示パネルを駆動する表示パネル駆動回路であって、該表示パネルは、
連続するＹ本のゲートラインと、
連続するＭ＋１本のデータラインと、
複数の表示セルと、
を備え、
前記連続するＭ＋１本のデータラインと連続するＹ本のゲートラインとが互いに交差して複数の交差点を形成し、ここでＹおよびＭはいずれも正の整数であって、前記表示セルは、対応する交差点に位置されることで複数の行を有するマトリックスを形成し、i本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における前記表示セルは、i本目のデータラインに接続され、ここでｊ＝０，２，４，…，＜[Ｙ／２]であって、なおｉ＋１本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における前記表示セルは、ｉ＋１本目のデータラインに接続され、ここでｊ＝１，３，…，＜[Ｙ／２]＋１であって、i本目のデータラインのデータ信号の極性は、ｉ＋１本目のデータラインのデータ信号の極性と逆であり、該表示パネル駆動回路は、
プリント回路板と、
前記プリント回路板上に設置されて入力画像信号を受け取る入力インターフェースと、
前記プリント回路板上に設置され、タイミング信号を制御して前記表示パネルに伝送するタイミングコントローラと、
前記１本目のデータラインの副画素データをＭ＋１本目のデータラインにシフトする出力バッファと、
各々がＮ本のデータラインをそれぞれ駆動する複数のソースドライバと、
を具え、ここでＮはＭ以下の正の整数であって、
前記i本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における前記表示セルは、対応するデータライン１乃至Ｍからデータ信号を受け取り、ここでｊ＝０，２，４，…，＜[Ｙ／２]、ｉ＝１，２，…，Ｍであって、なおｉ＋１本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における前記表示セルは、データライン２乃至Ｍ＋１からシフトデータ信号（shifted data signals）を受け取り、ここでｊ＝１，３，…，＜[Ｙ／２]＋１、ｉ＝１，２，…，Ｍであることを特徴とする表示パネル駆動回路。
【請求項７】
前記表示パネルは液晶表示パネルを含み、前記表示セルは液晶セルを含むことを特徴とする請求項６に記載の表示パネル駆動回路。
【請求項８】
各行の前記表示セルは、３本の副画素データラインにより駆動され、これら３本の副画素データラインは、それぞれ第１出力チャネル、第２出力チャネルおよび第３出力チャネルであって、それぞれ赤色、緑色および青色を表示することを特徴とする請求項６に記載の表示パネル駆動回路。
【請求項９】
前記（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインが走査される時、前記副画素データがシフトされて前記シフトデータ信号を形成し、これにより前記１個目の青色副画素データが前記出力バッファによりＭ＋１の出力チャネルにシフトされ、該出力チャネルは青色を表示し、前記赤色副画素データ信号が１副画素シフトされると共に対応の緑色出力チャネルに保存され、前記緑色副画素データ信号が１副画素シフトされると共に対応の青色出力チャネルに保存され、前記青色の副画素データ信号が１副画素シフトされると共に対応の赤色出力チャネルに保存され、ここでｊ＝１，３，…，＜[Ｙ／２]＋１であることを特徴とする請求項８に記載の表示パネル駆動回路。
【請求項１０】
表示パネルを駆動する表示パネル駆動回路であって、該表示パネルは、
連続するＹ本のゲートラインと、
連続するＭ＋１本のデータラインと、
複数の表示セルと、
を備え、
前記連続するＭ＋１本のデータラインと前記連続するＹ本のゲートラインとが互いに交差して複数の交差点を形成し、ここでＹおよびＭはいずれも正の整数であって、前記表示セルは、対応する交差点に位置され、複数の行を有するマトリックスを形成し、i本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における前記表示セルは、i本目のデータラインに接続され、ここでｊ＝０，２，４，…，＜[Ｙ／２]であって、なおｉ＋１本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における前記表示セルは、ｉ＋１本目のデータラインに接続され、ここでｊ＝１，３，…，＜[Ｙ／２]＋１であって、i本目のデータラインのデータ信号の極性は、ｉ＋１本目のデータラインのデータ信号の極性と逆であって、該表示パネル駆動回路は、
プリント回路板と、
前記プリント回路板上に設置されて入力画像信号を受け取る入力インターフェースと、
前記プリント回路板上に設置され、タイミング信号を制御して前記表示パネルに伝送するタイミングコントローラと、
各々が前記入力インターフェースに接続されて、かつＮ本の入力データライン、Ｎ＋１本の出力データチャネル、および前記Ｎ本の入力データラインを前記Ｎ＋１本の出力データチャネルに切り替える複数のスイッチをそれぞれ備えるＫ個のソースドライバと、
を具え、ここでＮおよびＫは、Ｋ×Ｎ＝Ｍの関係を満足する正の整数であって、
i本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における前記表示セルは、対応するデータライン１乃至Ｍからデータ信号を受け取り、ここでｊ＝０，２，４，…，＜[Ｙ／２]、ｉ＝１，２，…，Ｍであって、なおｉ＋１本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における前記表示セルは、データライン２乃至Ｍ＋１からシフトデータ信号（shifted data signals）を受け取り、ここでｊ＝１，３，…，＜[Ｙ／２]＋１、ｉ＝１，２，…，Ｍであることを特徴とする表示パネル駆動回路。
【請求項１１】
前記表示パネルは液晶表示パネルを含み、前記表示セルは液晶セルを含むことを特徴とする請求項１０に記載の表示パネル駆動回路。
【請求項１２】
各行の前記表示セルは、３本の副画素データラインにより駆動され、これら３本の副画素データラインはそれぞれ第１出力チャネル、第２出力チャネルおよび第３出力チャネルであって、それぞれ赤色、緑色および青色を表示することを特徴とする請求項１０に記載の表示パネル駆動回路。
【請求項１３】
（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインが走査される時、各ソースドライバの１本目からＮ本目の出力データチャネルは、１本目〜Ｎ本目の入力データラインからデータ信号を受け取り、ここでｊ＝０，２，４，…，＜[Ｙ／２]であって、かつ前記Ｎ＋１本目の出力データチャネルは浮動出力データチャネルとなり、なお（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインが走査される時、各ソースドライバの２本目からＮ＋１本目の出力データチャネルは、前記１本目〜Ｎ本目の入力データラインからデータ信号を受け取り、ここでｊ＝１，３，…，＜[Ｙ／２]＋１であって、かつ前記１本目の出力データチャネルが浮動出力データチャネルとなり、前記ｋ個目のソースドライバの１個目の出力データチャネルは、ｋ＋１個目の前記ソースドライバの最後の出力データチャネルに接続し、ここでｋ＝２，３，…，Ｋであることを特徴とする請求項１０に記載の表示パネル駆動回路。
【請求項１４】
表示パネルを駆動する表示パネル駆動回路であって、該表示パネルは、
連続するＹ本のゲートラインと、
連続するＭ＋１本のデータラインと、
複数の表示セルと、
を備え、
前記連続するＭ＋１本のデータラインと連続するＹ本のゲートラインとが互いに交差して複数の交差点を形成し、ここでＹおよびＭはいずれも正の整数であって、前記表示セルは、対応する交差点に位置され、複数の行を有するマトリックスを形成し、i本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における前記表示セルは、i本目のデータラインに接続され、ここでｊ＝０，２，４，…，＜[Ｙ／２]であって、かつｉ＋１本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における前記表示セルは、ｉ＋１本目のデータラインに接続され、ここでｊ＝１，３，…，＜[Ｙ／２]＋１であって、i本目のデータラインのデータ信号の極性は、ｉ＋１本目のデータラインのデータ信号の極性と逆であり、該表示パネル駆動回路は、
プリント回路板と、
前記プリント回路板上に設置されて入力画像信号を受け取る入力インターフェースと、
前記プリント回路板上に設置され、タイミング信号を制御して前記表示パネルに伝送し、且つＭ個の出力チャネルを備えるタイミングコントローラと、
前記表示セルを駆動する複数の出力チャネルと、
前記プリント回路板上に設置され、各々が出力データチャネルをそれぞれ有する複数のドライバデータラッチと、
を具え、
i本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における前記表示セルは、前記タイミングコントローラの１個目〜Ｍ個目の出力チャネルからデータ信号を受け取り、ここでｊ＝０，２，４，…，＜[Ｙ／２]、ｉ＝１，２，…，Ｍであって、
なお、ｉ＋１本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における前記表示セルは、前記タイミングコントローラの２個目〜Ｍ＋１個目の出力チャネルからシフトデータ信号（shifted data signals）を受け取り、ここでｊ＝１，３，…，＜[Ｙ／２]＋１、ｉ＝１，２，…，Ｍであることを特徴とする表示パネル駆動回路。
【請求項１５】
前記表示パネルは液晶表示パネルを含み、前記表示セルは液晶セルを含むことを特徴とする請求項１４に記載の表示パネル駆動回路。
【請求項１６】
各行の表示セルは、３本の副画素データラインにより駆動され、これら３本の副画素データラインは、それぞれ第１出力チャネル、第２出力チャネルおよび第３出力チャネルであって、それぞれ赤色、緑色および青色を表示することを特徴とする請求項１４に記載の表示パネル駆動回路。
【請求項１７】
ＲＳＤＳ入力インターフェースをさらに含み、該ＲＳＤＳ入力インターフェースを用いる場合、前記ドライバデータラッチのうち１個目〜Ｍ個目のドライバデータラッチは、前記タイミングコントローラの１個目〜Ｍ個目の出力チャネルからデータ信号を受け取り、（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインが走査されるとき、前記ドライバデータラッチのうち１個目〜Ｍ個目のドライバデータラッチは、前記タイミングコントローラの１個目〜Ｍ個目の出力チャネルからデータ信号を受け取り、ここでｊ＝０，２，４，…、＜[Ｙ／２]であって、（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインが走査されるとき、偶数本目の青色副画素データラインが前記タイミングコントローラにより１つの副画素をシフトし、ここでｊ＝１，３，…，＜[Ｙ／２]＋１であることを特徴とする請求項１４に記載の表示パネル駆動回路。
【請求項１８】
Ｍｉｎｉ−ＬＶＤＳ（ミニ小振幅差動信号方式)入力インターフェースをさらに含み、該Ｍｉｎｉ−ＬＶＤＳ入力インターフェースを用いる場合、（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインが走査されるとき、前記１個目〜Ｍ個目のドライバデータラッチは、前記タイミングコントローラの１個目〜Ｍ個目の出力チャネルからデータ信号を受け取り、ここでｊ＝０，２，４，…、＜[Ｙ／２]であって、なお（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインが走査されるとき、偶数本目の青色副画素データラインが前記タイミングコントローラにより２つの副画素をシフトすることを特徴とする請求項１７に記載の表示パネル駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は方法および装置に関し、特に、液晶表示装置を駆動する方法および装置に関する。
【背景技術】
【０００２】
液晶表示（liquid crystal display；以下ＬＣＤと略称する。）装置は、通常ＬＣＤパネルおよび駆動回路を備えている。ＬＣＤパネルは、Ｍ×Ｎのマトリックスを形成する多数の液晶セルを有する。駆動回路はＬＣＤ装置を駆動する。ＬＣＤ装置は、入力画像信号に基づいて液晶セルの光透過特性(light  transmittance  characteristic)を制御することで、対応する画像をＬＣＤ装置上に表示させる。
【０００３】
ＬＣＤ装置は通常Ｍ本のゲートラインおよびＮ本のデータラインを備えている。液晶セルはゲートラインとデータラインとによって形成される領域内に位置する。各液晶セルは共通電極（common  electrode）および画素電極（pixel  electrode）を有しており、共通電極と画素電極との間に電界が発生できる。各画素電極はスイッチング素子（例えば薄膜トランジスタ，ＴＦＴ）を通じて、対応するデータラインにそれぞれ接続される。薄膜トランジスタの一端がゲートラインと接続されることで、画像信号を対応する画素電極へ送られる。駆動回路は、ゲートドライバ、データドライバおよび共通電圧発生器を備えている。ゲートドライバはＭ本のゲートラインを駆動するのに用いられ、データドライバはＮ本のデータラインを駆動するのに用いられ、共通電圧発生器は共通電極を駆動するのに用いられる。
【０００４】
ゲートドライバがゲートラインにゲート信号を印加する時、データ信号が当時に全てのデータラインに送られる。液晶セルＣｎ，ｍのゲートラインがゲート信号を提供すると当時にデータラインもデータ信号を提供すると、液晶セルＣｎ，ｍには、画像の一部を表示することができる。データライン上の画像信号に応じて、画素電極と共通電極との間の液晶セル内の液晶分子の向きを変えることができ、これによって液晶セルの光透過率が制御される。ＬＣＤ装置における各液晶セルの光透過率を個別的に制御することによって、ＬＣＤ装置は画像を表示する。
【０００５】
ＬＣＤ装置のコントラストを高めるために、多種の反転（inversion）方式が用いられている。従来の反転方式は以下のようなものがある。
【０００６】
１．フレーム反転（frame  inversion）：フレーム反転方式を用いてＬＣＤ装置を駆動する場合、隣接する液晶セルの受け取るデータ信号の極性が反転される。例えば、奇数のフレームのデータ信号が正極性だとしたら、偶数のフレームのデータ信号は負極性となる。
【０００７】
２．ライン反転（line  inversion）：ライン反転方式を用いてＬＣＤ装置を駆動する場合、１本のゲートラインに接続される液晶セルの受け取るデータ信号の極性と、次のゲートラインに接続される液晶セルの受け取るデータ信号の極性が逆であって、かつ各フレーム内のデータ信号の極性が反転される。例えば、奇数フレームにおける奇数ゲートラインのデータ信号が正極性だとしたら、奇数フレームにおける偶数ゲートラインのデータ信号は負極性となり、なお偶数フレームにおける奇数ゲートラインのデータ信号が負極性であって、偶数フレームにおける偶数ゲートラインのデータ信号が正極性となる。
【０００８】
３．カラム反転（column  inversion）：カラム反転方式を用いてＬＣＤ装置を駆動する場合、１本のデータラインに接続される液晶セルの受け取るデータ信号の極性と、次のデータラインに接続される液晶セルの受け取るデータ信号の極性と逆である。かつ各フレーム内のデータ信号の極性が反転される。例えば、奇数のフレームにおける奇数のデータラインのデータ信号が正極性だとしたら、奇数のフレームにおける偶数のデータラインのデータ信号は負極性となり、なお偶数のフレームにおける奇数のデータラインのデータ信号は負極性で、偶数のフレームにおける偶数のデータラインのデータ信号は正極性となる。
【０００９】
４．ドット反転（dot  inversion）：ドット反転方式を用いてＬＣＤ装置を駆動する場合、１液晶セルが受け取るデータ信号の極性と、その隣の液晶セルが受け取るデータ信号の極性が逆であって、かつ各フレーム内のデータ信号の極性が反転される。
【００１０】
これらの反転方式はいずれも、次の画像データを更新するときに極性が変わる。つまり、１つの液晶セルについて見ると、そのデータ信号の極性は常に変化し、かつ隣の液晶セルの極性と同じかどうかは、反転方式によって決める。
【００１１】
フレーム反転を用いてＬＣＤ装置に画像を表示させる場合、画像は、大きなコントラストの問題はない。また、ＬＣＤ装置にライン反転およびカラム反転を用いる場合、水平方向のゲートラインまたは垂直方向のデータライン間の液晶セル位置の妨害（cross-talk）で、フリッカが生じることがある。ＬＣＤ装置にドット反転を用いる時、表示されるピクチャー／画像の品質が他の反転方式を用いる場合と比べ優れている。
【００１２】
しかしその一方で、ドット反転を用いることには、データドライバからデータラインに供給される画像信号の極性は水平方向および垂直方向のいずれにおいても反転される。なおドット反転に必要な画素電圧は、他の反転方式の画素電圧より大きいという欠点がある。よってドット反転を用いるＬＣＤ装置の消費電力は大きい。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上述に鑑みて、本発明の目的は、上述した従来技術の不備および欠点を解決できる表示パネル駆動回路を提供することにある。
【課題を解決するための手段】
【００１４】
本発明は表示パネルを駆動する駆動回路に関する。該表示パネルは、連続するＹ本のゲートラインと、連続するＭ＋１本のデータラインと、複数の表示セルとを備えている。連続するＭ＋１本のデータラインと連続するＹ本のゲートラインは交差して、複数の交差点を形成する。ＹおよびＭはいずれも正の整数である。前記表示セルは対応する交差点に位置して、複数の行を有するマトリックスを形成する。i本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、i本目のデータラインに接続する。中でｊ＝０，２，４，…，＜[Ｙ／２]である。ｉ＋１本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、ｉ＋１本目のデータラインに接続する。中でｊ＝１，３，…，＜[Ｙ／２]＋１である。i本目のデータラインのデータ信号の極性は、ｉ＋１本目のデータラインのデータ信号の極性と逆である。１つの実施例において、該駆動回路は、プリント回路板、入力インターフェース、タイミングコントローラ、複数の第１ソースドライバおよび少なくとも１つの第２ソースドライバを含む。入力インターフェースは、プリント回路板上に設置され、入力画像信号を受け取る。タイミングコントローラは、プリント回路板上に設置され、タイミング信号を制御して表示パネルへ伝送する。上記複数の第１ソースドライバおよび少なくとも１つの第２ソースドライバは、各第１のソースドライバがＮ本のデータラインを駆動し、少なくとも１つの第２のソースドライバがＮ＋１本のデータラインを駆動するよう配置されている。中でＮは、Ｍ以下の正の整数である。i本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、対応するデータライン１〜Ｍのデータ信号を受け取る。中でｊ＝０，２，４，…，＜[Ｙ／２]、ｉ＝１，２，…，Ｍである。ｉ＋１本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、データライン２〜Ｍ＋１のシフトデータ信号（shifted
data signals）を受け取る。中で、ｊ＝１，３，…，＜[Ｙ／２]＋１、ｉ＝１，２，…，Ｍである。
【００１５】
１つの実施例において、上記表示パネルは液晶表示パネルを含み、上記表示セルは液晶セルを含む。また、上記入力インターフェースは、ＲＳＤＳ入力インターフェースおよびＭｉｎｉ−ＬＶＤＳ（ミニ小振幅差動信号方式)入力インターフェースを含む。
【００１６】
１つの実施例において、各行の表示セルは、３本の副画素データラインによって駆動される。これら３本の副画素データラインは、それぞれ第１の出力チャネル、第２の出力チャネルおよび第３の出力チャネルであって、それぞれ赤色、緑色および青色を表わすのに用いられる。（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインが走査されるとき（ｊ＝１，３，…，＜[Ｙ／２]＋１）、無効データがタイミングコントローラに伝送され、副画素データが移動されてシフトデータ信号を形成し、これにより、赤色副画素データ信号が１つの副画素を移動されると共に対応する緑色出力チャネルに保存され、また緑色副画素データ信号が１つの副画素を移動されると共に対応する青色出力チャネルに保存されて、青色副画素データ信号が１つの副画素を移動されると共に対応する赤色出力チャネルに保存される。
【００１７】
本発明のもう一つの態様として、表示パネルを駆動する駆動回路を提供する。該表示パネルは、連続するＹ本のゲートライン、連続するＭ＋１本のデータライン、および複数の表示セルを備える。上記連続するＭ＋１本のデータラインと連続するＹ本のゲートラインは交差して、複数の交差点を形成する。ここでＹおよびＭはいずれも正の整数である。表示セルは対応する交差点に位置され、複数の列を有するマトリックスを形成する。i本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、i本目のデータラインに接続される。ここでｊ＝０，２，４，…，＜[Ｙ／２]である。ｉ＋１本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、ｉ＋１本目のデータラインに接続される。ここでｊ＝１，３，…，＜[Ｙ／２]＋１である。i本目のデータラインのデータ信号の極性は、ｉ＋１本目のデータラインのデータ信号の極性と逆である。１つの実施例において該駆動回路は、プリント回路板、入力インターフェース、タイミングコントローラ、出力バッファ、および複数のソースドライバを含む。入力インターフェースはプリント回路板上に設置され、入力画像信号を受け取る。タイミングコントローラはプリント回路板上に設置され、タイミング信号を制御して表示パネルへ伝送する。出力バッファは１本目のデータラインの副画素データをＭ＋１本目データラインにシフトする。各ソースドライバはＮ本のデータラインを駆動する。ここでＮは、Ｍ以下の正の整数である。i本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、対応するデータライン１〜Ｍのデータ信号を受け取る。ここでｊ＝０，２，４，…，＜[Ｙ／２]、ｉ＝１，２，…，Ｍである。ｉ＋１本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、データライン２〜Ｍ＋１のシフトデータ信号（shifted
data signals）を受け取る。ここでｊ＝１，３，…，＜[Ｙ／２]＋１、ｉ＝１，２，…，Ｍである。
【００１８】
１つの実施例において、上記表示パネルは液晶表示パネルを含み、上記表示セルは液晶セルを含む。各行の表示セルは、３本の副画素データラインにより駆動される。これら３本の副画素データラインは、それぞれ第１出力チャネル、第２出力チャネルおよび第３出力チャネルであり、それぞれ赤色、緑色および青色の表示に用いられる。（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインが走査されるとき（ここでｊ＝１，３，…，＜[Ｙ／２]＋１である。）、副画素データが移動されてシフトデータ信号を形成することで、第１青色副画素データが出力バッファにより青色を表示するＭ＋１の出力チャネルにシフトされ、赤色副画素データ信号が１つの副画素を移動されると共に対応する緑色出力チャネルに保存され、緑色副画素データ信号が１つの副画素を移動されると共に対応する青色出力チャネルに保存され、青色副画素データ信号が１つの副画素を移動されると共に対応する赤色出力チャネルに保存される。
【００１９】
別の態様において、本発明は表示パネルを駆動する駆動回路を提供する。該表示パネルは、連続するＹ本のゲートライン、連続するＭ＋１本のデータライン、および複数の表示セルを備える。連続するＭ＋１本のデータラインと連続するＹ本のゲートラインは交差して、複数の交差点を形成する。ここでＹおよびＭはいずれも正の整数である。上記表示セルは対応する交差点に位置され、複数の行を有するマトリックスを形成する。i本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、i本目のデータラインに接続される。ここでｊ＝０，２，４，…，＜[Ｙ／２]である。ｉ＋１本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、ｉ＋１本目のデータラインに接続される。ここでｊ＝１，３，…，＜[Ｙ／２]＋１である。i本目のデータラインのデータ信号の極性は、ｉ＋１本目のデータラインのデータ信号の極性と逆である。１つの実施例において、該駆動回路は、プリント回路板、入力インターフェース、タイミングコントローラ、およびＫ個のソースドライバを含む。入力インターフェースはプリント回路板上に設置され、入力画像信号を受け取る。タイミングコントローラはプリント回路板上に設置され、タイミング信号を制御して表示パネルへ伝送する。各ソースドライバは入力インターフェースに接続される。各ソースドライバは、Ｎ本の入力データラインと、Ｎ＋１本の出力データチャネルと、Ｎ本の入力データラインをＮ＋１本の出力データチャネルに切り替える複数のスイッチと、を備える。ここでＮおよびＫは、Ｋ×Ｎ＝Ｍの関係を満足する正の整数である。i本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、対応するデータライン１〜Ｍのデータ信号を受け取る。ここでｊ＝０，２，４，…，＜[Ｙ／２]、ｉ＝１，２，…，Ｍである。ｉ＋１本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、データライン２〜Ｍ＋１のシフトデータ信号を受け取る。ここでｊ＝１，３，…，＜[Ｙ／２]＋１，ｉ＝１，２，…，Ｍである。
【００２０】
上記表示パネルは液晶表示パネルを含み、上記表示セルは液晶セルを含む。各行の表示セルは、３本の副画素データラインにより駆動される。これら３本の副画素データラインは、それぞれ第１の出力チャネル、第２の出力チャネルおよび第３の出力チャネルであって、それぞれ赤色、緑色および青色を表示するのに用いられる。（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインが走査されるとき（ｊ＝０，２，４，…，＜[Ｙ／２]）、各ソースドライバの１本目〜Ｎ本目の出力データチャネルは、１本目〜Ｎ本目の入力データラインからデータ信号を受け取り、かつＮ＋１本目の出力データチャネルは浮動出力データチャネルとなる。（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインが走査されるとき（ｊ＝１，３，…，＜[Ｙ／２]＋１）、各ソースドライバの２本目〜Ｎ＋１本目の出力データチャネルは１本目〜Ｎ本目の入力データラインからデータ信号を受け取り、かつ１本目の出力データチャネルが浮動出力データチャネルとなる。ｋ個目のソースドライバの１個目出力データチャネルはｋ＋１個目のソースドライバの最後の出力データチャネルに接続される。ここでｋ＝２，３，…，Ｋである。
【００２１】
別の態様において、本発明は表示パネルを駆動する駆動回路を提供する。該表示パネルは、連続するＹ本のゲートライン、連続するＭ＋１本のデータライン、および複数の表示セルを備える。連続するＭ＋１本のデータラインと連続するＹ本のゲートラインは交差し、複数の交差点を形成する。ここでＹおよびＭはいずれも正の整数である。表示セルは対応する交差点に位置され、複数の行を有するマトリックスを形成する。i本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、i本目のデータラインに接続される。ここでｊ＝０，２，４，…，＜[Ｙ／２]である。ｉ＋１本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、ｉ＋１本目のデータラインに接続される。ここでｊ＝１，３，…，＜[Ｙ／２]＋１である。i本目のデータラインのデータ信号の極性は、ｉ＋１本目のデータラインのデータ信号の極性と逆である。１つの実施例において、該駆動回路は、プリント回路板、入力インターフェース、タイミングコントローラ、複数の出力チャネル、および複数のドライバデータラッチ（driver  data  latches）を含む。入力インターフェースはプリント回路板上に設置され、入力画像信号を受け取る。タイミングコントローラはプリント回路板上に設置され、タイミング信号を制御して表示パネルへ伝送する。タイミングコントローラは、表示セルを駆動するＭ個の出力チャネルを有している。ドライバデータラッチはプリント回路板上に設置される。各ドライバデータラッチは出力データチャネルをそれぞれ有している。i本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、タイミングコントローラの１個目〜Ｍ個目の出力チャネルからデータ信号を受け取る。ここでｊ＝０，２，４，…，＜[Ｙ／２]、ｉ＝１，２，…，Ｍである。ｉ＋１本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、タイミングコントローラの２個目〜Ｍ＋１個目の出力チャネルからシフトデータ信号（shifted
data signals）を受け取る。ここでｊ＝１，３，…，＜[Ｙ／２]＋１、ｉ＝１，２，…，Ｍである。
【００２２】
１つの実施例において、上記表示パネルは液晶表示パネルを含み、上記表示セルは液晶セルを含む。各行の表示セルは、３本の副画素データラインにより駆動される。これら３本の副画素データラインは、それぞれ第１出力チャネル、第２出力チャネルおよび第３出力チャネルであって、それぞれ赤色、緑色および青色を表示するのに用いられる。上記駆動回路はＲＳＤＳ入力インターフェースをさらに含む。ＲＳＤＳ入力インターフェースを用いる場合、（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインが走査されるとき（ｊ＝０，２，４，…、＜[Ｙ／２]）、１個目〜Ｍ個目のドライバデータラッチは、タイミングコントローラの１個目〜Ｍ個目の出力チャネルからデータ信号を受け取る。（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインが走査されるとき（ｊ＝１，３，…，＜[Ｙ／２]＋１）、１個目〜Ｍ個目のドライバデータラッチは、タイミングコントローラの１個目〜Ｍ個目の出力チャネルからデータ信号を受け取る。偶数本目の青色副画素データラインはタイミングコントローラによって１つの副画素を移動される。
【００２３】
１つの実施例において、上記駆動回路はＭｉｎｉ−ＬＶＤＳ（ミニ小振幅差動信号方式)入力インターフェースをさらに含む。Ｍｉｎｉ−ＬＶＤＳ入力インターフェースを用いる場合、（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインが走査されるとき（ｊ＝０，２，４，…、＜[Ｙ／２]）、１個目〜Ｍ個目のドライバデータラッチは、タイミングコントローラの１個目〜Ｍ個目の出力チャネルからデータ信号を受け取る。（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインが走査されるとき（ｊ＝１，３，…，＜[Ｙ／２]＋１）、１個目〜Ｍ個目のドライバデータラッチは、タイミングコントローラの１個目〜Ｍ個目の出力チャネルからデータ信号を受け取る。偶数本目の青色副画素データラインは、タイミングコントローラによって２つの副画素を移動される。
【００２４】
特に、本発明は、電力消費を低減しながらより高品位な画面／画像を実現する新たなＬＣＤ駆動回路および方法を提供する。
【発明の効果】
【００２５】
本発明に係るＬＣＤの表示パネル駆動回路によれば、電力消費を低減しながらより高品位な画面／画像が実現できる。
【発明を実施するための最良の形態】
【００２６】
上述した本発明の目的、特徴および長所がより明確に判るよう、以下に好適な実施例を挙げ、図面を参照しながら、本発明をより詳細に説明する。図面において同じ符合は同じ構成要素を示す。以下の説明を読めば、当業者は容易に変更および変形を加えることができる。
【００２７】
本発明の実施例について、図１〜１４を参照しながら詳細に説明する。以下は、本発明の目的、即ち表示パネルを駆動する駆動回路について具体的且つ明確に説明する。
【００２８】
図１−１は、本発明の実施例による１２列（column）および８行（row）からなるマトリックスを有する２ラインドット反転（two  line  dot-inversion）方式の表示パネルの一部分の略図である。各行は複数の赤色副画素、複数の緑色副画素または複数の青色副画素をそれぞれ有している。各行の副画素は対応するデータラインにそれぞれ接続される。故に、少なくとも１２本のデータラインが必要である。本実施例において、追加のデータラインを一本加え、１３本のデータラインおよび８本のゲートラインを持っている。追加の１３本目のデータラインを更に加えることにより、この表示パネルは、容易に２ラインドット反転を適用できるようになる。図１−１は表示パネルの副画素レイアウトを概略に示している。ｉ行目と１列目および２列目における表示セルまたはそれ以降の２列置きの２列毎（すなわち５列目および６列目）における表示セルは、常にi本目のデータラインに接続される（ここでｉ＝１，２，…，１２である。）。また、i行目と３列目および４列目またはそれ以降の２列おきの２列毎（すなわち７行目および８行目）における表示セルは、常に(ｉ＋１)本目のデータラインに接続される。隣り合う２本のデータラインが異なる信号極性を受け取るため、２ラインドット反転の表示方式で表示パネルを駆動することができる。図１−２は各副画素の信号極性を示している。追加の１３本目のデータラインおよび上述した表示セルの接続方法によって、信号の極性が各行および各２列毎に互いに異なっている。従って、追加のデータラインを加えると共に、隣り合うデータラインおよび２本毎に隣り合うゲートラインに異なる極性を交替に提供することで、２ラインドット反転表示パネルが形成される。
【００２９】
図２を用いて上記図面および関連の説明をより具体的に説明する、図２は本発明の実施例による追加のデータラインを有する表示パネルの副画素レイアウトを示す略図である。この表示パネルはフルＨＤ（full  High  Definition）１９２０×１０８０表示パネルである。フルＨＤ１９２０×１０８０表示パネルは、１９２０×１０８０個の表示画素を有している。各画素は、赤色、緑色および青色を表わす３個の副画素をそれぞれ有する。よって、計５７６０（１９２０×３）本のデータラインが垂直表示線（vertical  display  lines）２０２として必要されていて、１０８０本のゲートラインが水平表示線（horizontal  display  lines）２０４として必要とされている。本発明による２ラインドット反転表示パネルを形成するために、追加のデータライン５７６１を用いる。１本目および２本目のゲートラインまたはそれ以降の２本おき２本毎のゲートライン（すなわち（２j＋１）本目および（２j＋２）本目のゲートライン、ここでｊ＝０，２，…，５３８である。）について見ると、副画素Ｒｉ、Ｇｉ、Ｂｉは（３ｉ−２）本目、（３ｉ−１）本目、（３ｉ）本目のデータラインにそれぞれ接続される（ここでｉ＝１，２，…，１９２０である）。３本目および４本目のゲートラインまたはそれ以降の２本おき２本毎のゲートライン（すなわち（２j＋１）本目および（２j＋２）本目のゲートライン、ここでｊ＝１，３，…，５４１（１０８０／２＋１）である。）について見ると、副画素Ｒｉ、Ｇｉ、Ｂｉは（３ｉ−１）本目、（３ｉ）本目、（３ｉ＋１）本目のデータラインにそれぞれ接続される（ここでｉ＝１，２，…，１９２０である。）。
【００３０】
本発明は表示パネルの駆動回路に関する。該表示パネルは連続するＹ本のゲートライン、連続するＭ＋１本のデータライン、および複数の表示セルを備える（ここでＹおよびＭはいずれも正の整数である。）。Ｍ＋１本のデータラインとＹ本のゲートラインは交差して、複数の交差点を形成する。表示セルは対応する交差点に位置されて、複数の行{ｉ＝１，２，…，Ｍ＋１}を有するマトリックスを形成する。i本目のデータラインと（２ｊ＋１）本目および（２ｊ＋２）本目のゲートラインとの交差点におけるｉ行目の表示セルは、i本目のデータラインに接続される（ここでｉ＝１，２，…，Ｍ＋１、ｊ＝０，２，４，…，[Ｙ／２]である。）。ｉ＋１本目のデータラインと（２ｊ＋１）本目および（２ｊ＋２）本目のゲートラインとの交差点におけるｉ＋１行目の表示セルは、ｉ＋１本目のデータラインに接続される（ここでｊ＝１，３，…，[Ｙ/２]＋１である。）。i本目のデータラインの信号極性はｉ＋１本目のデータラインの信号極性と逆である。
【００３１】
図３は表示パネルの駆動回路のブロック図である。駆動回路３００は１９２０×１０８０表示パネル３１５を駆動する。表示パネル３１５は１０８０×１９２０の表示画素を有している。１つの実施例において、駆動回路３００は、プリント回路板（ＰＣＢ）３０５、入力インターフェース３０１、タイミングコントローラ（Ｔ−ＣＯＮ）３０３、第１ソースドライバ３０７、３０９、３１１、及び少なくとも１つの第２ソースドライバ３１３を備える。入力インターフェース３０１はプリント回路板３０５上に設置され、ＬＶＤＳ（low  voltage  differential  signaling；小振幅差動信号方式）通信プロトコルによって入力画像信号を受け取る。タイミングコントローラ３０３はプリント回路板３０５上に設置され、タイミング信号を制御して表示パネル３０５へ提供する。第１ソースドライバ３０７、３０９および３１１ならびに第２ソースドライバ３１３において、第１ソースドライバ３０７、３０９および３１１はＮ本のデータラインを駆動し、第２ソースドライバ３１３はＮ＋１本目のデータラインを駆動する。（ここでＮは、Ｍ以下の正の整数である。）
【００３２】
図３に示すように、入力データ信号は２つの入力ポートＰＯＲＴ１およびＰＯＲＴ２に分かれる。入力ポートＰＯＲＴ１は第１ソースドライバ３０７および３０９を介してデータをデータライン１〜２８８０に伝送する。入力ポートＰＯＲＴ２は第１ソースドライバ３１１および第２ソースドライバ３１３を介してデータをデータライン２８８１〜５７６０に伝送する。第２ソースドライバ３１３が追加のデータライン３１７（５７６１本目のデータライン）を提供することで、表示パネルを上述した２ラインドット反転表示パネルにする。
【００３３】
i本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、データライン１〜５７６０（３×１９２０）からデータ信号を受け取る。（ここでｊ＝０，２，４，…，＜５４０、ｉ＝１，２，…，５７６０である。）ｉ＋１本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、データライン２〜５７６１（３×１９２０）からデータ信号（shifted  data  signals）を受け取る。（ここでｊ＝１，３，…，＜５４０、ｉ＝１，２，…，５７６０である。）
【００３４】
１つの実施例において、表示パネル３１５は液晶表示パネルであり、かつその表示セルとしては液晶セルが挙げられる。入力インターフェース３０１としては、ＲＳＤＳ（Reduced  Swing  Differential  Signaling；減少スイング差動信号方式）入力インターフェースまたはＭｉｎｉ−ＬＶＤＳ（ミニ小振幅差動信号方式)入力インターフェースが挙げられる。
【００３５】
１つの実施例において、各行の表示セルは、３本の副画素データラインにより駆動される。これら３本の副画素データラインは、それぞれ第１出力チャネル、第２出力チャネルおよび第３出力チャネルであり、それぞれ赤色、緑色および青色を表示する。（２ｊ＋１）本目および（２ｊ＋２）本目のゲートラインが走査されるとき（ここでｊ＝１，３，…＜５４０である。）、タイミングコントローラ３０３に“無効データ”が挿入され、副画素データが移動されてシフトデータを形成し、これによって赤色副画素データ信号が１つの副画素を移動されると共に対応する緑色出力チャネルに保存され、緑色副画素データ信号が１つの副画素を移動されると共に対応する青色出力チャネルに保存され、かつ青色副画素データ信号が１つの副画素を移動されると共に対応する赤色出力チャネルに保存される。“無効データ”は、表示に用いられる入力データ信号ではなく、必要なデータをシフトさせるために用いられるデータ信号である。
【００３６】
図４は、表示パネルの駆動回路においてタイミングコントローラがどのようにしてデータを取り換えるかを示している。この表示パネルは４×８の表示画素を有しており、4列の水平表示セル４３１、及び２４行２５本データラインの垂直表示セル４３３を具備している。表示セルは赤色、緑色および青色を表示することができる。駆動回路は第１ソースドライバ４０５、４０７、４０９および第２ソースドライバ４１１を備える。１組目の２本のゲートライン（１st ＬＩＮＥおよび２nd ＬＩＮＥ）について見ると、入力データ信号は移動されることなくそのまま伝送される。副画素データ信号Ｒ１、Ｇ１およびＢ１はデータライン１、２および３にそれぞれ伝送され、副画素データ信号Ｒ８、Ｇ８およびＢ８はデータライン２２、２３および２４にそれぞれ伝送される。３本目のゲートライン３rd ＬＩＮＥおよび４本目のゲートライン４th ＬＩＮＥについて見ると、入力データ信号は右へ１つの副画素を移動される。副画素データ信号Ｒ１、Ｇ１およびＢ１はデータライン２、３および４にそれぞれ伝送され、副画素データ信号Ｒ８、Ｇ８およびＢ８はデータライン２３、２４および２５にそれぞれ伝送される。データライン４１５における副画素データ信号は表示されないため、データライン４１５の１列目および２列目の信号はランダム信号であってもよい。また、データライン１における副画素データ信号は表示されないため、データライン１の３列目および４列目信号はランダム信号であってもよい。
【００３７】
図５は、無効データがどのようにして挿入され、副画素データがどのように移動されるかを示している。１本目および２本目のゲートラインが走査されるとき、データラインの出力は直接対応する出力チャネルに送られる（図５の上の図に示すように。）。データ信号の配列順番はＲ１，Ｇ１，Ｂ１，Ｒ２，Ｇ２，Ｂ２，…，Ｒ１９２０，Ｇ１９２０およびＢ１９２０である。データ信号Ｒ１，Ｇ１，Ｂ１，Ｒ２，Ｇ２，Ｂ２，…，Ｒ１９２０，Ｇ１９２０およびＢ１９２０はデータライン１，２，…，５７６０に伝送される。
【００３８】
３本目および４本目のゲートラインが走査されるとき、データラインの出力はタイミングコントローラにより元の出力チャネルから次の出力チャネルへ移動される（図５の下の図に示すように。)。そして一つの“無効データ”が元のデータ信号Ｒ１の位置に挿入される。よって、データ信号の配列順番は“無効データ”， Ｒ１，Ｇ１，Ｂ１，Ｒ２，Ｇ２，Ｂ２，…，Ｒ１９２０，Ｇ１９２０およびＢ１９２０となる。追加のデータラインがあるために，“無効データ”は無視されることになり、かつデータ信号Ｒ１，Ｇ１，Ｂ１，Ｒ２，Ｇ２，Ｂ２，…，Ｒ１９２０，Ｇ１９２０およびＢ１９２０がデータライン２，３，４，…，５７６１に伝送される。
【００３９】
図６−１および図６−２は詳細なデータ配列順序を示している。図６−１および図６−２には、３個の第１ソースドライバＸ１〜Ｘ３および１個の第２ソースドライバＸ４を含むソースドライバ６０１がある。そして、計２４個の出力チャネルおよび２５本のデータライン６０３が表示パネルに接続されている。該表示パネルは追加のデータライン６０５を備えている。
【００４０】
図６−１に示すように、１本目および２本目のゲートラインまたはそれ以降の２本おき２本毎のゲートライン（すなわち（２j＋１）本目および（２j＋２）本目のゲートライン。ここでｊ＝０，２，…，＜１０８０／２である。）について見ると、副画素データ信号Ｒｉ、Ｇｉ、Ｂｉは、（３ｉ−２）、（３ｉ−１）、（３ｉ）本目のデータライン（ここでｉ＝１，２，…，１９２０である。）にそれぞれ対応する。副画素データ信号の順序はＲ１，Ｇ１，Ｂ１，Ｒ２，Ｇ２，Ｂ２，…，Ｒ１９２０，Ｇ１９２０およびＢ１９２０である。副画素データ信号Ｒ１，Ｇ１，Ｂ１，Ｒ２，Ｇ２，Ｂ２，…，Ｒ１９２０，Ｇ１９２０およびＢ１９２０はデータライン１，２，…，５７６０に対応する。データ信号６０７は表示されないので、データ信号６０７はランダムでよい。
【００４１】
図６−２に示すように、３本目および４本目のゲートラインまたはそれ以降の２本おき２本毎のゲートライン（すなわち（２j＋１）本目および（２j＋２）本目のゲートライン。ここでｊ＝１，３，…，＜１０８０／２＋１）について見ると、副画素データ信号Ｒｉ、Ｇｉ、Ｂｉは、タイミングコントローラ３０３によりシフトされ、（３ｉ−１）、（３ｉ）、（３ｉ＋１）本目のデータラインにそれぞれ対応することになる（ここでｉ＝１，２，…，１９２０である。）。そして、副画素データ信号Ｒ１の位置に“無効データ”が挿入される。よって、副画素データ信号の順序は“無効データ”，Ｒ１，Ｇ１，Ｂ１，Ｒ２，Ｇ２，Ｂ２、…，Ｒ１９２０，Ｇ１９２０およびＢ１９２０となる。追加のデータラインがあるため、“無効データ”は無視され、かつ副画素データ信号Ｒ１，Ｇ１，Ｂ１，Ｒ２，Ｇ２，Ｂ２，…，Ｒ１９２０，Ｇ１９２０およびＢ１９２０はデータライン２，３，４，…，５７６１に対応することになる。データ信号６０７はデータライン５７６１（追加のデータライン）に対応する。データ信号６０９は無効データを含み、かつデータ信号６０９は表示されない。
【００４２】
図７は、１０ビットデータが６ペアモード（6-pair Ｍode）で伝送されるＭｉｎｉ−ＬＶＤＳデジタルインターフェースの通信プロトコルを示している。６ペアの伝送プロトコルによれば、赤色副画素Ｒ１は１０ビットＤ００，Ｄ０１，…，Ｄ０９で表示され、緑色副画素Ｇ１は１０ビットＤ１０，Ｄ１１，…，Ｄ１９で表示され、青色副画素Ｂ１は１０ビットＤ２０，Ｄ２１，…，Ｄ２９で表示される。各タイムスロット（time  slot）には、図中“---”で表されている使用されていない２ビットがある。データチャネルの数はＤ０〜Ｄ５の計６個であり、３クロック周期で赤色、緑色および青色副画素にデータを伝送する。そして、別の３クロック周期で次の副画素Ｒ２、Ｇ２およびＢ２のデータを伝送する。これが５７６０個の副画素データの伝送が終わるまで行われる。
【００４３】
図８は、１０ビットデータが８ペアモード（8-pair  Ｍode）で伝送されるＭｉｎｉ−ＬＶＤＳデジタルインターフェースの通信プロトコルを示している。８ペアの伝送プロトコルによれば、１個目の赤色副画素Ｒ１は１０ビットＤ００，Ｄ０１，…，Ｄ０９で表され（Ｄ００〜Ｄ０７は８０４Ａで示し、Ｄ０８およびＤ０９は８０４Ｂで示す。）、１個目の緑色副画素Ｇ１は１０ビットＤ１０，Ｄ１１，…，Ｄ１９で表され（Ｄ１０〜Ｄ１７は８０６Ａで示し、Ｄ１８およびＤ１９は８０６Ｂで示す。）、１個目の青色副画素Ｂ１は１０ビットＤ２０，Ｄ２１，…，Ｄ２９で表され（Ｄ２０〜Ｄ２７は８０８Ａで示し、Ｄ２８およびＤ２９は８０８Ｂで示す。）、２個目の赤色副画素Ｒ２は１０ビットＤ３０，Ｄ３１，…，Ｄ３９で表され（Ｄ３０〜Ｄ３７は８１０Ａで示し、Ｄ３８およびＤ３９は８１０Ｂで示す。）、２個目の緑色副画素Ｇ２は１０ビットＤ４０，Ｄ４１，…，Ｄ４９で表され（Ｄ４０〜Ｄ４７は８１２Ａで示し、Ｄ４８およびＤ４９は８１２Ｂで示す。）、２個目の青色副画素Ｂ２は１０ビット５０，Ｄ５１，…，Ｄ５９で表される（Ｄ５０〜Ｄ５７は８１４Ａで示し、Ｄ５８およびＤ５９は８１４Ｂで示す。）。データチャネルの数はＤ０〜Ｄ７の計８個であり、４クロック周期８０２で２組の赤色、２組の緑色および２組の青色の副画素Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２およびＢ２にデータを伝送する。そして、別の４クロック周期で次の副画素Ｒ３、Ｇ３、Ｂ３、Ｒ４、Ｇ４およびＢ４のデータを伝送する。これが５７６０個の副画素データの伝送が終わるまで行われる。
【００４４】
図８−２および図８−３は、２ポートおよび４個のソースドライバのデータ対応方式を示している。図８−２に示されるように、１本目および２本目のゲートラインまたはそれ以降の２本おき２本毎のゲートライン（すなわち（２j＋１）本目および（２j＋２）本目のゲートライン。ここでｊ＝０，２，…，＜１０８０／２である。）について見ると、副画素データ信号Ｒｉ、Ｇｉ、Ｂｉは（３ｉ−２）、（３ｉ−１）、（３ｉ）本目のデータライン（ここでｉ＝１，２，…，１９２０である。）にそれぞれ対応する。副画素データ信号の順序はＲ１，Ｇ１，Ｂ１，Ｒ２，Ｇ２，Ｂ２，…，Ｒ１９２０，Ｇ１９２０およびＢ１９２０である。データ信号Ｒ１，Ｇ１，Ｂ１，Ｒ２，Ｇ２，Ｂ２，…，Ｒ１９２０，Ｇ１９２０およびＢ１９２０はデータライン１，２，…５７６０に対応する。図６−１に示されるデータスロット６０７は表示されないので、データ信号６０７はランダムであってもよい。タイムスロット８２０は表示されない。
【００４５】
図８−３に示すように、３本目および４本目のゲートラインまたはそれ以降の２本おき２本毎のゲートライン（すなわち（２j＋１）本目および（２j＋２）本目のゲートライン。ここでｊ＝１，３，…，＜１０８０／２＋１である。）について見ると、副画素データ信号Ｒｉ、Ｇｉ、Ｂｉはタイミングコントローラ３０３によりシフトされて（３ｉ−１）、（３ｉ）、（３ｉ＋１）本目のデータラインにそれぞれ対応することになる（ここでｉ＝１，２，…，１９２０である。）。そして、副画素データ信号Ｒ１の位置に“無効データ”が挿入される。よって、副画素データ信号の順序は“無効データ”，Ｒ１，Ｇ１，Ｂ１，Ｒ２，Ｇ２，Ｂ２、…，Ｒ１９２０，Ｇ１９２０およびＢ１９２０となる。追加のデータラインがあるため、“無効データ”は無視され、かつ副画素データ信号Ｒ１，Ｇ１，Ｂ１，Ｒ２，Ｇ２，Ｂ２，…，Ｒ１９２０，Ｇ１９２０およびＢ１９２０はデータライン２，３，４，…，５７６１に対応することとなる。データスロットの１個目のタイムスロットにおける最後の青色副画素がＢ１９２０で示されている。このデータラインはデータライン５７６１（追加のデータライン）に対応する。図８−３に示されるタイムスロットには無効データが含まれていて、無効データは表示されない。
【００４６】
図９は、各種解像度の表示パネルに必要なソースドライバの数を示している。市場において、製造によって多種の異なるソースドライバが世に生み出される。ソースドライバの重要な特徴の１つとして、各ソースドライバ、いずれも出力チャネルを有している。図９の２行目に示されるように、いくつかの代表的なソースドライバでは、各ソースドライバの出力チャネルの数は４１４〜１０２６である。図９からわかるように、ＸＧＡの解像度は１０２４×７６８であって、ＷＸＧＡ−１の解像度は１２８０×８００で、ＷＸＧＡ−２の解像度は１３６６×７６８で、ＷＳＸＧＡの解像度は１４４０×９００であって、ＳＸＧＡの解像度は１２８０×１０２４で、ＨＤＴＶの解像度は１９２０×１０８０である。
【００４７】
図９では、各必要な解像度に対して、２行の数字で示している。１行目の“ＲＥＱ”は、必要なソースドライバの数を示している。２行目の“ＵＮ．”は、使用されない出力チャネルの数を示している。例えば、ＸＧＡの解像度において、３０７２（１０２４×３）本のデータラインが必要であって、かつ４１４個の出力チャネルを有するソースドライバが必要である。この解像度では、３３１２（４１４×８）個の出力チャネルが利用可能である。この表示パネルの駆動回路に必要な出力チャネルの数は３０７２個なので、２４０個の出力チャネルは使用されていない。故に、この表示パネル（解像度１０２４×７６８）は、新たにソースドライバを増加しなくても追加の出力チャネル（またはデータライン）を簡単に加えることができる。従って、この解像度では８個のソースドライバのみが必要であって、なお２４０個の出力チャネルが使用されていない。本発明の１つまたはそれ以上の実施例において、新たなソースドライバを追加する必要がない。
【００４８】
図９において、網掛けされた欄は、新たなソースドライバの追加が必要なところを表している。例えば、ＸＧＡの解像度、１０２４×７６８では、３０７２（１０２４×３）本のデータラインおよび７６８個の出力チャネルを有する４個のソースドライバが必要である。この解像度では、３０７２（７６８×４）個の出力チャネルが利用可能である。この表示パネルの駆動回路に必要なのはちょうど３０７２個の出力チャネルであるので、使用されない出力チャネルはない。よって、この表示パネル（１０２４×７６８）には、追加の出力チャネル（すなわちデータライン）およびソースドライバを追加する必要がある。異なるソースドライバと異なる表示解像度との組み合わせは約９０とおりあるが、そのうち１５とおりの組み合わせのみがソースドライバの追加が要である。その１５とおりの組み合わせとは、ＸＧＡ
解像度１０２４×７６８と７６８個の出力チャネルを持つソースドライバとの組み合わせ、ＷＸＧＡ 解像度１２８０×８００と４８０、７６８および９６０個の出力チャネルを持つソースドライバとの組み合わせ、ＷＳＸＧＡ
解像度１４４０×９００と４３２、４８０、５４０および７２０個の出力チャネルを持つソースドライバとの組み合わせ、ＳＸＧＡ 解像度１２８０×１０２４と４８０、７６８および９６０個の出力チャネルを持つソースドライバとの組み合わせ、ＨＤＴＶ
解像度１９２０×１０８０と４８０、５７６、７２０および９６０個の出力チャネルを持つソースドライバとの組み合わせである。図９によれば、本発明は、ソースドライバ追加の必要がない。
【００４９】
別の態様として、本発明は表示パネルを駆動する駆動回路１０００に関する。図１０を参照して下さい。駆動回路１０００は、１９２０×１０８０のフルＨＤテレビ（full ＨＤＴＶ）の表示パネル１０１５に用いられる。１つの実施例において、駆動回路１０００はプリント回路板（ＰＣＢ）１００５、入力インターフェース１００１、タイミングコントローラ１００３、出力バッファ１０１９、およびソースドライバ１００７、１００９、１０１１、１０１３を備える。入力インターフェース１００１はプリント回路板１００５上に設置される。入力インターフェース１００１はＬＶＤＳ（小振幅差動信号方式）通信プロトコルにより入力画像信号を受け取ることができる。タイミングコントローラ１００３はプリント回路板１００５上に設置され、タイミング信号を制御して表示パネル１０１５に提供する。出力バッファ１０１９は、１本目のデータラインの副画素データを５７６１本目のデータラインの副画素へと移動させる。ソースドライバ１００７、１００９、１０１１、１０１３の各々は４８０本のデータラインをそれぞれ駆動する。
【００５０】
i本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、対応するデータライン１〜Ｍのデータ信号を受け取る（ここでｊ＝０，２，４，…，＜５４０、ｉ＝１，２，…，５７６０である。）。(ｉ＋１)本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、対応するデータライン２〜Ｍ＋１のデータ信号を受け取る（ここでｊ＝１，３，…，＜５４０、ｉ＝１，２，…，５７６０である。）。
【００５１】
１つの実施例において、表示パネル１０１５は液晶表示パネルであり、かつその表示セルは液晶セルである。各行の表示セルは、３本の副画素ラインにより駆動される。これら３本の副画素ラインは、それぞれ第１出力チャネル、第２出力チャネルおよび第３出力チャネルに区分され、それぞれ赤色、緑色および青色を表示する。
【００５２】
（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインが走査されるとき（ここでｊ＝１，３，…，＜５４０である。）、副画素データは移動されてシフト副画素データを形成する。これによって１個目の青色副画素データが出力バッファ１０１９により最後の出力チャネル５７６１に移動されて、青色を表示し、赤色副画素データが１つの副画素を移動されると共に対応する緑色出力チャネルに保存され、緑色副画素データが１つの副画素を移動されると共に対応する青色出力チャネルに保存され、青色副画素データが１つの副画素を移動されると共に対応する赤色出力チャネルに保存される。
【００５３】
図１１−１は表示パネルの副画素のレイアウトを示している。この表示パネルは駆動回路１１００によって駆動され、１２行の副画素および１３本の副画素データラインを有している。本発明の１つ実施例によれば、駆動回路１１００は出力バッファ１１０２を用いている。該表示パネルは８×４の表示画素を持っている。各画素は、赤色、緑色および青色を表わす３個の副画素をそれぞれ有する。従って、垂直表示ライン１１０４として計１２本のデータラインがあり、水平表示ライン１１０６として８本のゲートラインがある。追加のデータライン１３によって、２ラインドット反転表示パネルを形成する。
【００５４】
１本目および２本目のゲートラインまたはそれ以降の２本毎のゲートライン（すなわち（２j＋１）本目および（２j＋２）本目のゲートライン。）について見ると、副画素Ｒｉ、Ｇｉ、Ｂｉは、（３ｉ−２）本目、（３ｉ−１）本目、（３ｉ）本目のデータラインにそれぞれ接続される（ここでｊ＝０，１，２および３、ｉ＝１，２，…，４である。）。これらゲートラインについては、副画素データ信号を移動する必要はない。
【００５５】
３本目および４本目のゲートラインまたはそれ以降の２本毎のゲートライン（すなわわち（２j＋３）本目および（２j＋４）本目のゲートライン。）について見ると、副画素Ｒｉ、Ｇｉ、Ｂｉは、（３ｉ−１）本目、（３ｉ）本目、（３ｉ＋１）本目のデータラインにそれぞれ接続される（ここでｊ＝０，１，２および３、ｉ＝１，２，…，４である。）。タイミングコントローラにより、次のデータラインおよび１本目のデータラインＢ４（１１０６、１１０８、１１１０および１１１２で示される。）は、１本のデータライン（１１０６’、１１０８’、１１１０’および１１１２’ で示される。）に移動される。上記の配列方式を拡大して任意の水平および垂直解像度に至る大型表示パネルに用いることができる。
【００５６】
図１１−２は、フルＨＤＴＶ解像度１９２０×１０８０の表示パネルにおいて、１本目および２本目のゲートラインならびにそれ以降の２本毎のゲートラインについてはデータ信号が移動されないことを示している。１本目および２本目のゲートラインまたはそれ以降の２本毎のゲートライン（すなわち（２j＋１）本目および（２j＋２）本目のゲートライン。ただしｊ＝０，１，２，…，＜５４０である。）について見ると、副画素Ｒｉ、Ｇｉ、Ｂｉは、（３ｉ−２）本目、（３ｉ−１）本目、（３ｉ）本目のデータラインにそれぞれ接続される（ここでｉ＝１，２，…，１９２０である。）。これらゲートラインについては、データ信号は移動されない。
【００５７】
図１１−３は、１個目の副画素データがどのようにして出力バッファにより最後の副画素データに移動されのかと、その他全ての副画素データ（３本目および４本目のゲートライン及びそれ以降の２本毎のゲートライン）も、どのようにして次の副画素データに移動されたのかを示している。３本目および４本目のゲートラインならびにそれ以降の２本毎のゲートライン（すなわち（２ｊ＋３）本目および(２ｊ＋４)本目のゲートライン。ここでｊ＝０，１，２，…，＜５４０である。）について見ると、副画素Ｒｉ、Ｇｉ、Ｂｉは、（３ｉ−１）本目、（３ｉ）本目、（３ｉ＋１）本目のデータラインにそれぞれ接続される（ここでｉ＝１，２，…，１９２０である。）。タイミングコントローラにより、赤色副画素Ｒ１のデータは緑色副画素Ｇ１に移動され、緑色副画素Ｇ１のデータは青色副画素Ｂ１に移動され、青色副画素Ｂ１のデータは赤色副画素Ｒ２に移動される。さらに、出力バッファによって、最後の青色副画素のデータが最後の５７６１本目のデータラインに移動される。
【００５８】
別の態様として、本発明は表示パネルを駆動する駆動回路に関する。図１２は、２４行の副画素および２５本の副画素データラインを備える表示パネルへどのようにデータ信号が伝送されるのかを示している。該表示パネルは直列のスイッチを用いて出力データを選択する。直列のスイッチが第１位置に位置されるとき、１本目および２本目のゲートラインならびにそれ以降の２本毎のゲートラインについて、副画素データが出力チャネルへと伝送される。直列のスイッチが第２の位置に位置される時、３本目および４本目のゲートラインならびにそれ以降の２本毎のゲートラインについて、副画素データが出力チャネルへと伝送される。
【００５９】
１つの実施例において、本発明は表示パネルを駆動する駆動回路に関する。図１２−１に示されるように、表示パネルは連続する８本のゲートライン、連続する２５本のデータライン、および複数の表示セルを有している。データラインとゲートラインとは交差して、複数の交差点を形成する。表示セルは８本のゲートラインと２５本のデータラインとの交差点に対応して配列され、複数の行｛ｉ＝１，２，…，２４｝を有するマトリックスを形成する。i本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、i本目のデータラインに接続される（ここでｊ＝０，２，４，…，１０＜１２である。）。ｉ＋１本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、ｉ＋１本目のデータラインに接続される（ここでｊ＝１，３，…，１１＜１２＋１＝１３である。）。i本目のデータラインのデータ信号の極性は、(ｉ＋１)本目のデータラインのデータ信号の極性と逆である。１つ実施例において、該表示パネルの駆動回路は、プリント回路板（ＰＣＢ）、入力インターフェース、タイミングコントローラ、ソースドライバ１２０１、１２０３、およびスイッチ１２１７を備える。
【００６０】
入力インターフェースはプリント回路板上に設置される。タイミングコントローラはプリント回路板上に設置され、タイミング信号を制御して、制御の結果を表示パネルへ提供する。ソースドライバ１２０１、１２０３は入力インターフェースに接続される。各ソースドライバは１２本の入力データラインおよび１３本の出力データチャネルをそれぞれ有している。スイッチ１２１７は１２本の入力データラインを１３本の出力データチャネルへと切り替える。
【００６１】
i本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、対応するデータライン１〜２４のデータ信号をそれぞれ受け取る。ここでｊ＝０および２、ｉ＝１，２，…，２４である。ｉ＋１本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、対応するデータライン２〜２５までのデータ信号をそれぞれ受け取る。ここでｊ＝１および３、ｉ＝１，２，…，２４である。
【００６２】
該表示パネルは液晶表示パネルであって、その表示セルは液晶セルである。各行の表示セルは、３本の副画素データラインにより駆動される。これら３本の副画素データラインは、それぞれ第１出力チャネル、第２出力チャネルおよび第３出力チャネルであり、それぞれ赤色、緑色および青色を表示する。（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインが走査されるとき、各ソースドライバの出力データチャネル１〜１２は１本目の入力データライン〜１２本目の入力データラインからデータ信号を受け取り、かつ１３本目の出力データチャネルＣＨ１３は浮動（floating）出力データチャネルになる。ここでｊ＝０，２である。
【００６３】
図１２−２を参照して下さい。（２ｊ＋１）本目または（２ｊ＋２）本目のゲートライン１２１３が走査されるとき、各ソースドライバの出力データチャネル２〜１３は１本目の入力データライン〜１２本目の入力データラインからデータ信号を受け取り、かつ１本目の出力データチャネルＣＨ１は浮動（floating）出力データチャネルとなる。ソースドライバ１２０３の１個目の出力チャネルはソースドライバ１２０１の最後の出力チャネルに接続され、ソースドライバ１２０３の出力チャネルＣＨ１３は追加のデータライン１２１１に接続される。
【００６４】
別の態様として、本発明は表示パネルを駆動する駆動方法に関する。１つの実施例において、該駆動回路は、プリント回路板（ＰＣＢ）、入力インターフェース、タイミングコントローラ、複数の表示セルを駆動する複数の出力チャネル、および複数のドライバデータラッチ（driver  data  latches）を備える。
【００６５】
入力インターフェースはプリント回路板上に設置される。タイミングコントローラはプリント回路板上に設置され、タイミング信号を制御して表示パネルへ提供する。タイミングコントローラはＭ個の出力チャネルを備えている。複数のドライバデータラッチはプリント回路板上に設置され、各ドライバデータラッチは出力データチャネルをそれぞれ備えている。i本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、タイミングコントローラの出力チャネル１〜Ｍまでのデータ信号をそれぞれ受け取る。ここでｊ＝０，２，４，…，＜[Ｙ／２]、ｉ＝１，２，…，Ｍである。ｉ＋１本目のデータラインと（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインとの交差点における表示セルは、タイミングコントローラの出力チャネル２〜Ｍ＋１までのシフトデータ信号（shifted  data  signals）をそれぞれ受け取る。ここでｊ＝１，３，…，＜[Ｙ／２]＋１、ｉ＝１，２，…，Ｍである。
【００６６】
１実施例において、該表示パネルは液晶表示パネルであって、その表示セルは液晶セルである。各行の表示セルは、３本の副画素データラインにより駆動される。これら３本の副画素データラインは、それぞれ第１出力チャネル、第２出力チャネルおよび第３出力チャネルであって、それぞれ赤色、緑色および青色を表示する。
【００６７】
１つの実施例において、該駆動回路はＲＳＤＳ入力インターフェースをさらに備える。図１３−１および図１３−２は、ＲＳＤＳ入力インターフェースおよび水平解像度が４８０の表示パネルを用いる場合に、どのようにしてデータ信号を出力チャネルへと伝送されるのかを示している。図１３−１に示されるように、ＲＳＤＳ入力インターフェースを用いる場合、（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインが走査されるとき、ドライバデータラッチ１〜４８０はタイミングコントローラの出力チャネル１〜４８０からデータ信号を受け取る。ここでｊ＝０，２，４，…、＜[Ｙ／２]である。
【００６８】
（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインが走査されるとき、ドライバデータラッチ１〜４８０はタイミングコントローラの出力チャネル１〜４８０からデータ信号を受け取り、かつタイミングコントローラの副画素データにより、偶数本目の青色副画素データラインをシフトする。ここでｊ＝１，３，…，＜[Ｙ／２]＋１である。図１３−２において、タイミングコントローラは、元の青色データ（例えばＢ１）の代わりに１画素移動された青色データ（例えばＢ０）を提供する。なおソースドライバは、出力データを再配列して、３個毎の出力チャネルに提供する。例えば、ソースドライバは、入力データ（Ｒ１、Ｇ１、Ｂ１）を再配列して、出力チャネル（Ｂ０、Ｒ１、Ｇ１）に提供する。
【００６９】
１つの実施例において、上記駆動回路はＭｉｎｉ−ＬＶＤＳ入力インターフェースをさらに備える。図１４−１および図１４−２は、Ｍｉｎｉ−ＬＶＤＳ入力インターフェースおよび水平解像度が４８０の表示パネルを用いる場合に、どのようにしてデータ信号を出力チャネルへと伝送するのかを示している。図１４−１に示すように、Ｍｉｎｉ−ＬＶＤＳ入力インターフェースを用いる場合、（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインが走査されるとき、ドライバデータラッチ１〜４８０は、タイミングコントローラの出力チャネル１〜４８０からデータ信号を受け取る。ここでｊ＝０，２，４，…、＜[Ｙ／２]である。
【００７０】
（２ｊ＋１）本目または（２ｊ＋２）本目のゲートラインが走査されるとき、ドライバデータラッチ１〜４８０はタイミングコントローラの出力チャネル１〜４８０からデータ信号を受け取り、かつタイミングコントローラの２つの副画素データにより偶数本目の青色副画素データラインをシフトする。ここでｊ＝１，３，…，＜[Ｙ／２]＋１である。図１４−２において、タイミングコントローラは、元の青色データ（例えばＢ２）の代わりに、２つの画素移動された青色データ（例えばＢ０）を提供する。なおソースドライバは、出力データを再配列して、６個の出力チャネルに伝送する。例えば、ソースドライバは、入力データ（Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ０）を再配列して、出力チャネル（Ｂ０、Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２）に提供する。
【００７１】
以上のような開示は、本発明の目的を説明するためであって、本発明を限定するものではない。本発明の開示を基に、各種の変形や変更を加えることは可能である。
【００７２】
上に挙げた実施例は、本発明の原理についての説明であって、当業者が本発明を実際に応用する際、各実施例毎にに様々な変更を加えることができる。本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を求める範囲は、特許請求の範囲を基準とする。
【図面の簡単な説明】
【００７３】
【図１−１】本発明による２ラインドット反転表示パネルの副画素のレイアウトを示す概略図であって、該表示パネルは４行および８列を有し、かつ各行は赤色副画素、緑色副画素および青色副画素を有している
【図１−２】本発明による２ラインドット反転表示パネルの各副画素のデータ信号の極性を示す概略図であって、該表示パネルは４行および８列を有し、かつ各行は赤色副画素、緑色副画素および青色副画素を有している。
【図２】本発明の実施例による表示パネルの副画素レイアウトを示す図であって、該表示パネルはフルＨＤ１０８０×１９２０表示パネルであって、追加のデータラインを有している。
【図３】本発明の実施例による１９２０×１０８０表示パネルの駆動回路を示すブロック図である。
【図４】本発明の実施例による表示パネルの駆動回路において、タイミングコントローラによってデータを取り換える方法を示す図である。
【図５】本発明の実施例により無効データを挿入、及び副画素データを移動する方法を示す図である。
【図６−１】本発明の実施例において、１本目および２本目の走査線及びそれ以降２本毎の走査線に、無効データが挿入していないことを示す図である。
【図６−２】本発明の実施例において、３本目および４本目の走査線及びそれ以降の２本毎の走査線に、無効データが挿入されることを示す図である。
【図７】６ペアモードで１０ビットデータを伝送するＭｉｎｉ−ＬＶＤＳデジタルインターフェースの通信プロトコルを示す図である。
【図８−１】８ペアモードで１０ビットデータを伝送するＭｉｎｉ−ＬＶＤＳデジタルインターフェースの通信プロトコルを示す図である。
【図８−２】第1組の二つのゲートラインまたはそれ以降の２本毎のゲートラインにおいて、各画素は移動されいない２ポートシステムを示す図である。
【図８−３】３本目および４本目のゲートラインまたはそれ以降の２本毎のゲートラインにおいて、各画素が１つの副画素を移動する２ポートシステムを示す図である。
【図９】各種表示パネルが異なる表示解像度において、必要なソースドライバの数を示す図である。
【図１０】出力データの配列順位を変えるタイミングコントローラおよび追加データラインを駆動する出力バッファを備える駆動回路を示す図である。
【図１１−１】データ信号が表示パネルに伝送される方法を示す図である。中で、該表示パネルは１２行の副画素及び出力バッファを用いる１３本の副画素データラインを有する。該表示パネルにおいて、第1組の２本のゲートライン及びそれ以降の２本おき２本毎のゲートラインは移動がなく、第２組の２本のゲートライン及びそれ以降の２本おき２本毎のゲートラインは、出力バッファにより１個目の青色副画素データが最後の副画素データラインに移動され、かつその他全ての副画素データが次の副画素に移動される。
【図１１−２】第1組の２本のゲートライン及びそれ以降の２本毎のゲートラインにおいて、データ信号が移動されていないことを示す図である。
【図１１−３】３本目および４本目のゲートライン及びそれ以降の２本毎のゲートラインにおいて、出力バッファにより１個目の副画素データが最後の副画素データラインに移動され、かつその他全ての副画素データが次の副画素に移動される方法を示す図である。
【図１２−１】１２行の副画素および直列のスイッチを利用してデータを出力する２５本の副画素データラインを有する表示パネルにおいて、直列のスイッチが第１位置に位置される時、第1組の２本のゲートライン及びそれ以降の２本毎のゲートラインの副画素データが出力チャネルへ伝送される方法を示す図である。
【図１２−２】１２行の副画素および直列のスイッチを利用してデータを出力する２５本の副画素データラインを有する表示パネルにおいて、直列のスイッチが第２位置に位置される時、第２組の３本目と４本目のゲートライン及びそれ以降の２本毎のゲートラインの副画素データが出力チャネルへ伝送される方法を示す図である。
【図１３−１】ＲＳＤＳ入力インターフェースを利用して、第1組の１本目と２本目のゲートライン及びそれ以降の２本毎のゲートラインの副画素データが移動しないまま出力チャネルへ伝送される方法を示す図である。
【図１３−２】ＲＳＤＳ入力インターフェースを利用して、第２組の３本目と４本目のゲートライン及びそれ以降の２本毎のゲートラインにおいて、偶数本目の青色副画素データがタイミングコントローラによって１つの副画素を移動され、出力チャネルへ伝送される方法を示す図である。
【図１４−１】Ｍｉｎｉ−ＬＶＤＳ入力インターフェースを用いて、第1組の１本目と２本目のゲートライン及びそれ以降の２本毎のゲートラインの副画素データが移動しないまま出力チャネルへ伝送される方法を示す図である。
【図１４−２】Ｍｉｎｉ−ＬＶＤＳ入力インターフェースを用いて、第２組の３本目と４本目のゲートライン及びそれ以降の２本毎のゲートラインにおいて、偶数本目の青色副画素データがタイミングコントローラによって２つの副画素を移動され、出力チャネルへ伝送される方法を示す図である。
【符号の説明】
【００７４】
２０２、１１０４      垂直表示ライン
２０４、１１０６      水平表示ライン
３００、１０００      駆動回路
３０１、１００１      入力インターフェース
３０３、１００３      タイミングコントローラ
３０５、１００５      プリント回路板
３０７、３０９、３１１、４０５、４０７、４０９、Ｘ１〜Ｘ３      第１ソースドライバ
３１３、４１１、Ｘ４      第２ソースドライバ
３１５、１０１５      表示パネル
３１７、６０５、１２１１      追加のデータライン
４１５、６０３      データライン
４３１      水平表示セル
４３３      垂直表示セル
６０１、１００７、１００９、１０１１、１０１３、１２０１、１２０３      ソースドライバ
６０７      データ信号
８０２      クロック周期
１０１９、１１０２      出力バッファ
１２１７      スイッチ
１２１３      ゲートライン
【図１−１】
2009122679.tif 000003
【図１−２】
2009122679.tif 000004
【図２】
2009122679.tif 000005
【図３】
2009122679.tif 000006
【図４】
2009122679.tif 000007
【図５】
2009122679.tif 000008
【図６−１】
2009122679.tif 000009
【図６−２】
2009122679.tif 000010
【図７】
2009122679.tif 000011
【図８−１】
2009122679.tif 000012
【図８−２】
2009122679.tif 000013
【図８−３】
2009122679.tif 000014
【図９】
2009122679.tif 000015
【図１０】
2009122679.tif 000016
【図１１−１】
2009122679.tif 000017
【図１１−２】
2009122679.tif 000018
【図１１−３】
2009122679.tif 000019
【図１２−１】
2009122679.tif 000020
【図１２−２】
2009122679.tif 000021
【図１３−１】
2009122679.tif 000022
【図１３−２】
2009122679.tif 000023
【図１４−１】
2009122679.tif 000024
【図１４−２】
2009122679.tif 000025