(57)【要約】【課題】配線層の変更のみでデカップリングキャパシタとアンテナダイオードの何れにも対応可能な補助用の集積回路素子を使用する集積回路のレイアウト方法を提供する。【解決手段】Ｐ型基板２０内にＮ型拡散領域２２、Ｎ型ウエル２３内にＰ型拡散領域２５が形成され、このＮ型拡散領域２２とＰ型拡散領域２５上に絶縁層２６を介してそれぞれ交差するようにポリシリコン層２７，２８が形成された共通セルを予め配置しておく。デカップリングキャパシタとして使用する場合は、接地配線層２９Ｘを介してＮ型拡散層２２とポリシリコン層２８を接地領域２１に接続すると共に、電源配線層３１Ｘを介してＰ型拡散層２５とポリシリコン層２７を電源領域２４に接続する。また、アンテナダイオードとして使用するときは、最下層のメタル配線層３３を介してＮ導電型拡散層２２とＰ電型拡散層２５を集積回路の論理セルのゲート領域に接続する。【選択図】図１
2009071007.tif 000002
【特許請求の範囲】
【請求項１】
論理動作を行う複数の論理セルのパターンが登録されたライブラリに、デカップリングキャパシタとアンテナダイオードに共用できる下地パターンを有する共用セルを追加登録する登録処理と、
前記ライブラリに登録された複数の論理セルを組み合わせて所望の動作を行う集積回路を設計する設計処理と、
前記設計処理で設計された集積回路にデカップリングキャパシタとアンテナダイオードを付加する付加処理と、
前記デカップリングキャパシタとアンテナダイオードが付加された集積回路と前記ライブラリに基づいて該集積回路を構成する論理セルと共用セルを配置してセル間の配線を行うと共に、未使用領域に前記共用セルを配置するレイアウト処理と、
前記レイアウト処理で得られた前記集積回路の特性を検証する検証処理と、
前記検証処理で所望の特性が得られないときには、所望の特性が得られるまで前記共用セルに対する配線の変更と前記検証処理を繰り返す調整処理とを、
順次実行することを特徴とする集積回路のレイアウト方法。
【請求項２】
前記共用セルの下地パターンは、
第１導電型半導体の基板に第２導電型不純物を拡散して形成されたウエルと、
前記基板に高濃度の第１導電型不純物を拡散して形成された第１電源領域と、
前記ウエルに高濃度の第２導電型不純物を拡散して形成された第２電源領域と、
前記第１電源領域と前記第２電源領域の間の前記基板に高濃度の第２導電型不純物を拡散して形成された第２導電型拡散層と、
前記第１電源領域と前記第２電源領域の間の前記ウエルに高濃度の第１導電型不純物を拡散して形成された第１導電型拡散層と、
前記基板及びウエルの表面に形成された絶縁層と、
前記絶縁層を介して前記第２導電型拡散層に交差するように形成された第１のポリシリコン層と、
前記絶縁層を介して前記第１導電型拡散層に交差するように形成された第２のポリシリコン層とを、
有することを特徴とする請求項１記載の集積回路のレイアウト方法。
【請求項３】
前記デカップリングキャパシタは、
前記第２導電型拡散層と前記第２のポリシリコン層を、第１の電源配線層を介して前記第１電源領域に電気的に接続すると共に、前記第１導電型拡散層と前記第１のポリシリコン層を、第２の電源配線層を介して前記第２電源領域に電気的に接続することによって構成し、
前記アンテナダイオードは、
前記第１導電型拡散層と前記第２導電型拡散層のいずれか一方または両方を、最下層のメタル配線を介して前記集積回路を構成する論理セルのゲート領域に接続することによって構成したことを特徴とする請求項２記載の集積回路のレイアウト方法。
【請求項４】
前記第１導電型拡散層は、前記第１電源領域に平行に隣接して設けられ、
前記第２導電型拡散層は、前記第２電源領域に平行に隣接して設けられていることを特徴とする請求項２記載の集積回路のレイアウト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路設計において、デカップリングキャパシタとアンテナダイオードの何れにも対応可能な補助的な集積回路素子を使用する集積回路のレイアウト方法に関するものである。
【背景技術】
【０００２】
微細化の進んだ半導体集積回路の製造プロセスにおいて、半導体チップのエッチング工程等で配線パターン上に電荷が蓄積する現象が起こっている。製造工程中に配線パターンに電荷が蓄積すると、この配線パターンに接続されたトランジスタのゲート電極を通して素子に電荷が流れ込み、性能が劣化したり、素子自体が破壊されたりするという現象（アンテナ効果）が発生する。このため、アンテナ効果が大きくなると予測される配線パターンと電源領域或いは接地領域との間に、製造工程中に蓄積される電荷を放電するためのダイオード（アンテナダイオード）を接続する対策がとられている。
【０００３】
また、高速で動作する回路では、動作時に電源から回路に供給される電流の変動により、電源配線の抵抗等による電圧降下の影響が大きくなっている。この対策としては、電源配線と接地配線の間にＭＯＳトランジスタのゲート容量を利用したデカップリングキャパシタを接続することが一般的に行われている。
【０００４】
図２は、従来のデカップリングキャパシタとアンテナダイオードの構成図である。
デカップリングキャパシタは、図２（ａ）に示すように、例えばＰ型基板１上にＰ＋不純物を拡散した接地領域２と、Ｎ＋不純物を拡散したＮ型拡散層３を有すると共に、このＰ型基板１上に形成されたＮ型ウエル４にＮ＋不純物を拡散した電源領域５とＰ＋不純物を拡散したＰ型拡散層６を有している。これらのＮ型拡散層３やＰ型拡散層６が形成されたＰ型基板１の表面には、絶縁層７を介してＭＯＳトランジスタのゲート電極に相当するポリシリコン層８ａ，８ｂが設けられている。
【０００５】
更に、接地領域２の上には、絶縁層７を介して接地配線層９が形成され、これらの接地領域２と接地配線層９の間が、コンタクト１０によって電気的に接続されている。また、ポリシリコン層８ａと接地配線層９の間も、コンタクト１１によって電気的に接続されている。
【０００６】
同様に、電源領域５の上には、絶縁層７を介して電源配線層１２が形成され、これらの電源領域５と電源配線層１２の間が、コンタクト１３によって電気的に接続されている。また、ポリシリコン層８ｂと電源配線層１２の間も、コンタクト１４によって電気的に接続されている。
【０００７】
これにより、Ｎ型ウエル４内のＰ型拡散層６とポリシリコン層８ａによるキャパシタと、Ｐ型基板１上のＮ型拡散層３とポリシリコン層８ｂによるキャパシタが形成され、それぞれ接地配線層９と電源配線層１２の間に接続される。
【０００８】
一方、アンテナダイオードは、図２（ｂ）に示すように、例えばＰ型基板１上にＰ＋不純物を拡散した接地領域２と、Ｎ＋不純物を拡散したＮ型拡散層３を有すると共に、このＰ型基板１上に形成されたＮ型ウエル４にＮ＋不純物を拡散した電源領域５を有している。これらのＮ型拡散層３やＮ型ウエル４が形成されたＰ型基板１の表面には、絶縁層７を介して、接地配線層９、電源配線層１２及び最下層のメタル配線層１５が形成されている。
【０００９】
接地配線層９はコンタクト１０を介して接地領域２に接続され、電源配線層１２はコンタクト１３を介して電源領域５に接続されている。また、最下層のメタル配線層１５はコンタクト１６を介してＮ型拡散層３に接続されると共に、アンテナ効果が想定される配線パターンに繋がるゲートに接続されている。
【００１０】
これにより、Ｐ型基板１とＮ型拡散層３の間にダイオードが形成され、このダイオードの陰極側が最下層のメタル配線層１５を通してアンテナ効果が想定される配線パターンに繋がるゲートに接続されることになる。
【００１１】
このようなデカップリングキャパシタやアンテナダイオードの形状構造はライブラリとして登録され、集積回路の設計時に必要に応じてライブラリから読み出されて、適宜配置されることになる。
【００１２】
【特許文献１】特開２００６−３０３３７７号公報
【００１３】
上記特許文献１には、デカップリングキャパシタの周波数特性の改善と、このデカップリングキャパシタ配置の面積効率の低下を抑制するために、高速回路用にはゲート長の大きなキャパシタと小さなキャパシタを混在させ、低速回路用にはゲート長の長いキャパシタのみで形成した半導体装置が記載されている。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、前記デカップリングキャパシタとアンテナダイオードでは、形状構造が異なるため、論理回路素子の占める割合が多い半導体チップのレイアウトでは、必要十分なデカップリングキャパシタとアンテナダイオードを予め準備することが困難なことが予想される。そのため、レイアウト設計を行った後のシミュレーションで、アンテナ効果が大きな配線パターンや、電源電圧降下の大きな電源配線の存在が明らかになる場合がある。
【００１５】
このような場合、遠距離にある予備のデカップリングセルやアンテナダイオードセルに対して配線を行うか、論理回路素子及びデカップリングセルやアンテナダイオードセルの配置をやり直す必要がある。遠距離にある予備セルへ配線を変更する場合は、配線長が長くなることや、配線が混雑したレイアウトにおいて配線が収束しないという問題がある。また、配置をやり直す場合には再配置の為、レイアウト設計工数が大きくなるという問題がある。
【００１６】
本発明は、デカップリングキャパシタとアンテナダイオードの下地構造を共通化することにより、配線層の変更のみでデカップリングキャパシタとアンテナダイオードの何れにも対応可能な補助用の集積回路素子を使用する集積回路のレイアウト方法を提供することを目的としている。
【課題を解決するための手段】
【００１７】
本発明の集積回路のレイアウト方法は、論理動作を行う複数の論理セルのパターンが登録されたライブラリに、デカップリングキャパシタとアンテナダイオードに共用できる下地パターンを有する共用セルを追加登録する登録処理と、前記ライブラリに登録された複数の論理セルを組み合わせて所望の動作を行う集積回路を設計する設計処理と、前記設計処理で設計された集積回路にデカップリングキャパシタとアンテナダイオードを付加する付加処理と、前記デカップリングキャパシタとアンテナダイオードが付加された集積回路と前記ライブラリに基づいて該集積回路を構成する論理セルと共用セルを配置してセル間の配線を行うと共に、未使用領域に前記共用セルを配置するレイアウト処理と、前記レイアウト処理で得られた前記集積回路の特性を検証する検証処理と、前記検証処理で所望の特性が得られないときには、所望の特性が得られるまで前記共用セルに対する配線の変更と前記検証処理を繰り返す調整処理とを順次実行することを特徴としている。
【００１８】
また、前記共用セルの下地パターンは、第１導電型半導体の基板に第２導電型不純物を拡散して形成されたウエルと、前記基板に高濃度の第１導電型不純物を拡散して形成された第１電源領域と、前記ウエルに高濃度の第２導電型不純物を拡散して形成された第２電源領域と、前記第１電源領域と前記第２電源領域の間の前記基板に高濃度の第２導電型不純物を拡散して形成された第２導電型拡散層と、前記第１電源領域と前記第２電源領域の間の前記ウエルに高濃度の第１導電型不純物を拡散して形成された第１導電型拡散層と、前記基板及びウエルの表面に形成された絶縁層と、前記絶縁層を介して前記第２導電型拡散層に交差するように形成された第１のポリシリコン層と、前記絶縁層を介して前記第１導電型拡散層に交差するように形成された第２のポリシリコン層とを有している。
【発明の効果】
【００１９】
本発明では、集積回路の動作安定のために付加するデカップリングキャパシタと、製造工程中のトラブル防止のために付加するアンテナダイオードの下地パターンを共通化している。これにより、デカップリングキャパシタとして使用するときは、第２導電型拡散層と第２のポリシリコン層を、第１の電源配線層を介して第１電源領域に電気的に接続すると共に、第１導電型拡散層と第１のポリシリコン層を、第２の電源配線層を介して第２電源領域に電気的に接続する。また、アンテナダイオードとして使用するときは、第１導電型拡散層と第２導電型拡散層のいずれか一方または両方を、最下層のメタル配線層を介して集積回路を構成する論理セルのゲート領域に接続する。これらの変更は、配線層とコンタクトのみで済むので、論理セルの配置変更からレイアウトをやり直す場合に比べて開発時間が短縮できる。また、遠距離に配置された予備のデカップリングキャパシタやアンテナダイオードから配線を引き延ばす必要がなくなり、配線の簡素化ができるという効果がある。
【発明を実施するための最良の形態】
【００２０】
この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。
【実施例１】
【００２１】
図１は、本発明の実施例を示す補助用の集積回路素子の構成図であり、同図（ａ）は平面図、及び同図（ｂ）は同図（ａ）中のＸ−Ｘ線に沿う部分の断面図である。
【００２２】
この集積回路素子は、デカップリングキャパシタとアンテナダイオードの下地パターンを共通化することにより、配線層の変更のみでデカップリングキャパシタとアンテナダイオードの何れにも対応できるようにした共用セルである。この集積回路素子は、インバータや論理和ゲート等のように論理セルとして使用されるものではないが、補助的な共用セルとしてライブラリに登録され、集積回路の設計時に必要に応じてライブラリから読み出されてレイアウトパターン上に適宜配置されるものである。
【００２３】
この集積回路素子は、Ｐ型基板２０上に高濃度のＰ＋不純物を拡散した接地領域２１と、高濃度のＮ＋不純物を拡散したＮ型拡散層２２を有すると共に、このＰ型基板１上に形成されたＮ型ウエル２３にＮ＋不純物を拡散した電源領域２４とＰ＋不純物を拡散したＰ型拡散層２５を有している。なお、接地領域２１と電源領域２４は、この集積回路素子の両端に平行して配置されている。また、Ｎ型拡散層２２は接地領域２１に平行に隣接して形成され、Ｐ型拡散層２５は電源領域２４に平行に隣接して形成されている。
【００２４】
また、これらのＮ型拡散層２２やＰ型拡散層２５の表面には、絶縁層２６を介してポリシリコン層２７，２８が設けられている。ポリシリコン層２７は、Ｎ型拡散層２２と交差するように、接地領域２１と電源領域２４の間に延在されている。また、ポリシリコン層２８は、Ｐ型拡散層２５と交差するように、接地領域２１と電源領域２４の間に延在されている。但し、Ｎ型拡散層２２とＰ型拡散層２５は、接地領域２１と電源領域２４に接続されてはいない。これらのＮ型拡散層２２、Ｐ型拡散層２５、及びポリシリコン層２７，２８が下地パターンとなる。
【００２５】
更に、接地領域２１上には、絶縁層２６を介して接地配線２９が設けられ、これらの接地領域２１と接地配線２９の間が、コンタクト３０によって電気的に接続されている。同様に、電源領域２４上には、絶縁層２６を介して電源配線３１が設けられ、これらの電源領域２４と電源配線３１の間が、コンタクト３２によって電気的に接続されている。
【００２６】
この集積回路素子は、配線層とコンタクトの追加により、アンテナダイオードを構成したり、デカップリングキャパシタを構成したりすることができる。
【００２７】
図３は、図１の集積回路素子を使用したアンテナダイオードの構成図であり、同図（ａ）は平面図、及び同図（ｂ）は同図（ａ）中のＹ−Ｙ線に沿う部分の断面図である。
【００２８】
このアンテナダイオードは、絶縁層２６の上に形成された最下層のメタル配線層３３を有している。最下層のメタル配線層３３の一端は、Ｎ型拡散層２２またはＰ型拡散層２５の上方まで延びており、この一端でコンタクト３４を介してＮ型拡散層２２またはＰ型拡散層２５に接続されている。また、最下層のメタル配線層３３の他端は、図示していないが、アンテナ効果が想定される論理セルのゲートに接続されている。
【００２９】
これにより、Ｐ型基板２０とＮ型拡散層２２の間にアンテナダイオードが形成され、このアンテナダイオードの陰極側が最下層のメタル配線層３３を通してアンテナ効果が想定されるゲートに接続される。また、Ｎ型ウエル２３とＰ型拡散層２５の間にアンテナダイオードが形成され、このアンテナダイオードの陽極側が最下層のメタル配線層３３を通してアンテナ効果が想定されるゲートに接続される。従って、これらのアンテナダイオードは、電源電位に対して逆方向に接続されるので、実際の動作時には何ら影響を与えない。また、製造工程中は、最下層のメタル配線層３３に蓄積された電荷を基板側に放電するための静電破壊防止用のダイオードとして作用する。
【００３０】
図４は、図１の集積回路素子を使用したデカップリングキャパシタの構成図であり、同図（ａ）は平面図、及び同図（ｂ）は同図（ａ）中のＺ−Ｚ線に沿う部分の断面図である。
【００３１】
このデカップリングキャパシタは、接地配線層２９からＮ型拡散層２２とポリシリコン層２８の上方まで延びる接地配線層２９Ｘを有しており、この接地配線層２９ＸとＮ型拡散層２２及びポリシリコン層２８との間が、コンタクト３０Ｘによって電気的に接続されている。更に、このデカップリングキャパシタは、電源配線層３１からＰ型拡散層２５とポリシリコン層２７の上方まで延びる電源配線層３１Ｘを有しており、この電源配線層３１ＸとＰ型拡散層２５及びポリシリコン層２７との間が、コンタクト３２Ｘによって電気的に接続されている。
【００３２】
これにより、Ｎ型拡散層２２とこれに交差するポリシリコン層２７によってキャパシタが構成され、更に、Ｐ型拡散層２５とこれに交差するポリシリコン層２８によってキャパシタが形成される。これらのキャパシタは、それぞれ接地配線層２９と電源配線層３１の間に接続され、デカップリングキャパシタとして機能する。
【００３３】
次に、図１の集積回路素子を使用した集積回路のレイアウト方法を説明する。
先ず、各種の論理動作を行う複数の論理セルのパターンが登録されたライブラリに、図１の集積回路素子の下地パターンを、デカップリングキャパシタとアンテナダイオードの共用セルとして追加登録する。
【００３４】
次に、ライブラリに登録された論理セルを使用して、目的とする集積回路の所望の論理動作を行うための回路設計を行う。この時点で、所望の論理動作を行わせるために必要な論理セルで構成される回路に、動作安定用のデカップリングキャパシタと、製造工程におけるアンテナ効果を抑制するためのアンテナダイオードを追加する。
【００３５】
設計された回路とライブラリに基づいて、集積回路を構成する論理セルと共用セルを配置してセル間の配線を行うレイアウト設計を行う。このとき、デカップリングキャパシタとアンテナダイオードとして、共用セルの下地パターンがレイアウト上で区別することなく配置される。また、レイアウト上の未使用領域に未接続の共用セルを配置する。
【００３６】
その後、設計されたレイアウトに基づいてシミュレーションを行い、アンテナ効果や電源電圧降下に対する所望の特性が得られたか否かを確認する。もしもアンテナ効果の抑制が十分でない場合には、未接続の共用セルをアンテナダイオードとして使用したり、デカップリングキャパシタとして配置した共用セルをアンテナダイオードに変更したりするための配線変更を行う。また、電源電圧降下の抑制が十分でない場合には、未接続の共用セルをデカップリングキャパシタとして使用したり、アンテナダイオードとして配置した共用セルをデカップリングキャパシタに変更したりする。この変更は、セル自体の配置を変更するものではなく、セル間の配線変更のみである。
【００３７】
そして、所望の特性が得られるまで、配線変更とシミュレーションを繰り返して行い、最終的に所望の特性を満たす集積回路の配置配線のレイアウトが完成する。このときのレイアウト変更は、未使用の共用セルをアンテナダイオードまたはデカップリングキャパシタに割り当てることと、アンテナダイオードとデカップリングキャパシタを入れ替えることである。ここで、アンテナダイオードとデカップリングキャパシタの下地パターン（Ｎ型拡散層２２、Ｐ型拡散層２５、及びポリシリコン層２７，２８）は、図１に示すように同一であるので、実際にレイアウト変更の対象となる箇所は、配線層（接地配線層２９、電源配線層３１、及び最下層のメタル配線層３３）とコンタクトのみである。
【００３８】
以上のように、本実施例の集積回路素子は、デカップリングキャパシタとアンテナダイオードの何れにも対応可能な下地パターンを有する共用セルの構造となっている。これにより、シミュレーション等によって所望の性能が確認できない場合には、配線層とコンタクトの変更のみで予備の集積回路素子をデカップリングキャパシタまたはアンテナダイオードに割り当てたり、アンテナダイオードとデカップリングキャパシタを相互に変更したりすることができるので、論理セルの配置変更からレイアウトをやり直す場合に比べて開発時間が短縮できる。また、遠距離に配置された予備のデカップリングキャパシタやアンテナダイオードから配線を引き延ばす必要がなくなるので、配線の簡素化ができるという利点がある。
【００３９】
なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（ａ）  Ｐ型基板を用いた例を示したが、Ｎ型基板についても同様に適用可能である。
（ｂ）  設計されたレイアウトの性能評価は、シミュレーションに限定せず、試作品を用いて行うこともできる。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施例の構成図である。
【図２】従来のデカップリングキャパシタとアンテナダイオードの構成図である。
【図３】図１の集積回路素子を使用したアンテナダイオードの構成図である。
【図４】図１の集積回路素子を使用したデカップリングキャパシタの構成図である。
【符号の説明】
【００４１】
２０    Ｐ型基板
２１    接地領域
２２    Ｎ型拡散層
２３    Ｎ型ウエル
２４    電源領域
２５    Ｐ型拡散層
２６    絶縁層
２７，２８    ポリシリコン層
２９，２９Ｘ    接地配線層
３０，３０Ｘ，３２，３２Ｘ，３４    コンタクト
３１，３１Ｘ    電源配線層
３３    最下層のメタル配線層
【図１】
2009071007.tif 000003
【図２】
2009071007.tif 000004
【図３】
2009071007.tif 000005
【図４】
2009071007.tif 000006