(57)【要約】【課題】  負荷の短絡を検出した際には負荷への電源電圧の供給を遮断し、かつ、電源電圧の供給開始時に正常に負荷に電源電圧を供給する。【解決手段】  電源電圧の供給開始から所定期間は、トランジスタＱ４に代わりトランジスタＱ５がトランジスタＱ３をオンにする。マイコン１からの制御信号がトランジスタＱ２に供給され、トランジスタＱ２がオンになる。これにより、ＭＯＳＦＥＴＱ１がオンにされる。従って、電源電圧の供給開始時にも電源電圧を負荷２に供給できる。所定期間経過後には、トランジスタＱ５に代わりトランジスタＱ４がトランジスタＱ３をオンにし、負荷２に電源電圧が供給される。負荷が短絡した際には、トランジスタＱ４がトランジスタＱ３をオフにするので、ＭＯＳＦＥＴＱ１がオフ状態になり、ＭＯＳＦＥＴＱ１の破損が防止される。【選択図】図１
2009071947.tif 000002
【特許請求の範囲】
【請求項１】
オン状態になることにより電源電圧を負荷に供給し、オフ状態になることにより該負荷に電源電圧を供給しないスイッチ手段と、
電源電圧が供給されることにより、該スイッチ手段をオン状態にするための制御信号を出力する制御手段と、
オン状態になることにより、該制御手段からの制御信号を該スイッチ手段に供給し、オフ状態になることにより、該制御手段からの制御信号を該スイッチ手段に供給しない第１スイッチ素子と、
該スイッチ手段の出力に基づいて該負荷が短絡されたか否かを検出し、該負荷の短絡が検出された際に、該第１スイッチ素子をオフ状態にする第２スイッチ素子と、
電源電圧が供給開始されてから所定期間のみ、該第２スイッチ素子の状態とは無関係に、該第１スイッチ素子をオン状態にする第３スイッチ素子とを備える、電源切換回路。
【請求項２】
前記第１スイッチ素子の制御電極に、前記第２スイッチ素子と前記第３スイッチ素子とが並列接続されており、
該第３スイッチ素子の制御電極には、電源電圧が供給開始されて前記所定期間のみ、電源電圧によって充電されるコンデンサが接続されている、請求項１に記載の電源切換回路。
【請求項３】
前記第１スイッチ素子がｐｎｐ型トランジスタであり、前記第２、第３スイッチ素子がｎｐｎ型トランジスタであり、
該第２スイッチ素子および第３スイッチ素子は、各コレクタが該第１スイッチ素子のベースに接続され、各エミッタが接地電位に接続され、
該第２スイッチ素子のベースが前記スイッチ手段の出力端に接続され、該第３スイッチ素子のベースがコンデンサの一端に接続され、該コンデンサの他端が電源に接続されている、請求項２に記載の電源切換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷に電源電圧を供給するか否かを切り換える電源切換回路に関する。
【背景技術】
【０００２】
図２は、従来の電源切換回路２００を示す回路図である。電源切換回路２００は、ＭＯＳＦＥＴＱ１をオン状態にすることにより、後段に接続される負荷２に電源電圧Ｖ１を供給し、ＭＯＳＦＥＴＱ１をオフ状態にすることにより、負荷２に電源電圧を供給しないようにする回路である。
【０００３】
詳細には、ユーザ操作に基づいて電源スイッチＳＷ１がオン状態にされると、電源電圧Ｖ１がマイコン１の電源供給端子１Ａに供給され、マイコン１は制御信号出力端子１Ｂからハイレベル（論理ハイ）の制御信号を出力する。ハイレベルの制御信号がトランジスタＱ２のベースに供給され、トランジスタＱ２はオン状態になり、抵抗Ｒ１、Ｒ２によって電源電圧Ｖ１が分圧されて、ＭＯＳＦＥＴＱ１のソース電位がゲート電位よりも高くなり、ＭＯＳＦＥＴＱ１がオン状態になる。その結果、ＭＯＳＦＥＴＱ１のソース−ドレイン間に電流が流れ、負荷２に電源電圧が供給される。
【０００４】
また、ユーザ操作に基づいて電源スイッチＳＷ１がオフ状態になると、電源電圧Ｖ１がマイコン１の電源供給端子１Ａに供給されず、マイコン１は制御信号出力端子１Ｂからハイレベル（論理ハイ）の制御信号を出力しない（ローレベルの制御信号を出力する）。ハイレベルの制御信号がトランジスタＱ２のベースに供給されないので、トランジスタＱ２はオフ状態になり、ＭＯＳＦＥＴＱ１のゲート−ソース間電圧が導通開始電圧未満になり、ＭＯＳＦＥＴＱ１がオフ状態になる。その結果、ＭＯＳＦＥＴＱ１のソース−ドレイン間に電流が流れず、負荷２に電源電圧が供給されない。
【０００５】
ここで、電源スイッチＳＷ１がオン状態のときに、負荷２が何らかの原因で短絡すると、ＭＯＳＦＥＴＱ１のドレインが接地電位に接続された状態になり、その電位が０Ｖになる。その結果、ＭＯＳＦＥＴＱ１のソース−ドレイン間に過大な電流が流れ、過大な電力が消費され、ＭＯＳＦＥＴＱ１が熱による破損するという問題が生じる。
【０００６】
上記問題を解決するために、図３に示す電源切換回路３００が考えられる。電源切換回路３００においては、トランジスタＱ３、Ｑ４が追加されている。負荷２が短絡して、ＭＯＳＦＥＴＱ１のドレイン電位が０Ｖになった場合に、トランジスタＱ４がオフ状態になり、トランジスタＱ３もオフ状態になる。その結果、マイコン１から出力されたハイレベルの制御信号は、トランジスタＱ２のベースに供給されなくなる。トランジスタＱ２がオフ状態になるので、ＭＯＳＦＥＴＱ１のゲート−ソース間が導通開始電圧未満になって、ＭＯＳＦＥＴＱ１がオフ状態になる。その結果、ＭＯＳＦＥＴＱ１のソース−ドレイン間に電流が流れなくなり、ＭＯＳＦＥＴＱ１の破損が防止される。
【０００７】
しかし、電源切換回路３００においては、電源スイッチＳＷ１をオフ状態からオン状態にする際、すなわち、電源電圧Ｖ１の供給開始時には、ＭＯＳＦＥＴＱ１をオン状態にできないという問題が生じる。つまり、電源スイッチＳＷ１のオフ時には、上記の通り、ＭＳＯＦＥＴＱ１がオフになっており、ＭＯＳＦＥＴＱ１のドレイン電位は０Ｖである。そのため、トランジスタＱ４、Ｑ３がオフ状態になっており、電源スイッチＳＷ１がオンになって、マイコン１に電源電圧Ｖ１が供給開始されても、ハイレベルの制御信号がトランジスタＱ２のベースに供給されず、トランジスタＱ２をオン状態にできない。その結果、トランジスタＱ１をオン状態にできないので、負荷２に電源電圧を供給できない。
【０００８】
【特許文献１】特開平６−８５６３２号公報
【特許文献２】特開２００５−１９８３６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は上記従来の課題を解決するためになされたものであり、その目的は、負荷の短絡を検出した際には負荷への電源電圧の供給を遮断し、かつ、電源電圧の供給開始時に正常に負荷に電源電圧を供給できる電源切換回路を提供することである。
【課題を解決するための手段】
【００１０】
本発明の好ましい実施形態による電源切換回路は、オン状態になることにより電源電圧を負荷に供給し、オフ状態になることにより該負荷に電源電圧を供給しないスイッチ手段と、電源電圧が供給されることにより、該スイッチ手段をオン状態にするための制御信号を出力する制御手段と、オン状態になることにより、該制御手段からの制御信号を該スイッチ手段に供給し、オフ状態になることにより、該制御手段からの制御信号を該スイッチ手段に供給しない第１スイッチ素子と、該スイッチ手段の出力に基づいて該負荷が短絡されたか否かを検出し、該負荷の短絡が検出された際に、該第１スイッチ素子をオフ状態にする第２スイッチ素子と、電源電圧が供給開始してから所定期間のみ、該第２スイッチ素子の状態とは無関係に、該第１スイッチ素子をオン状態にする第３スイッチ素子とを備える。
【００１１】
電源電圧の供給開始から所定期間は、第２スイッチ素子の代わりに第３スイッチ素子が第１スイッチ素子をオン状態に制御する。従って、制御手段からの制御信号が第１スイッチ素子を介してスイッチ手段に供給され、スイッチ手段がオン状態にされる。従って、電源電圧の供給開始時にも電源電圧を負荷に供給することができる。所定期間経過後には、第３スイッチ素子に代わり第２スイッチ素子が第１スイッチ素子をオン状態に制御し、負荷に電源電圧が供給される。負荷が短絡した際には、第２スイッチ素子が第１スイッチ素子をオフ状態に制御するので、スイッチ手段がオフ状態になり、スイッチ手段が破損することを防止できる。
【００１２】
好ましい実施形態においては、前記第１スイッチ素子の制御電極に、前記第２スイッチ素子と前記第３スイッチ素子とが並列接続されており、該第３スイッチ素子の制御電極には、電源電圧が供給開始されて前記所定期間のみ、電源電圧によって充電されるコンデンサが接続されている。
【００１３】
第２スイッチ素子と第３スイッチ素子とが並列接続されているので、電源供給開始から所定期間は、第２スイッチ素子が第１スイッチ素子をオン状態にできないにも関わらず、第３スイッチ素子が第１スイッチ素子をオン状態できる。また、コンデンサが第３スイッチ素子の制御電極に接続されているので、電源電圧によってコンデンサが充電される際の充電電流が第３トランジスタの制御電極に流れ、第１スイッチ素子をオン状態にするように第３スイッチ素子を動作させることができる。
【００１４】
好ましい実施形態においては、前記第１スイッチ素子がｐｎｐ型トランジスタであり、前記第２、第３スイッチ素子がｎｐｎ型トランジスタであり、該第２スイッチ素子および第３スイッチ素子は、各コレクタが該第１スイッチ素子のベースに接続され、各エミッタが接地電位に接続され、該第２スイッチ素子のベースが前記スイッチ手段の出力端に接続され、該第３スイッチ素子のベースがコンデンサの一端に接続され、該コンデンサの他端が電源に接続されている。
【発明の効果】
【００１５】
第１〜第３スイッチ素子を設けることによって、負荷の短絡を検出した際には負荷への電源電圧の供給を遮断し、かつ、電源電圧の供給開始時に正常に負荷に電源電圧を供給開始できる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の好ましい実施形態について説明するが、本発明はこれらの実施形態には限定されない。図１は、本発明の好ましい実施形態による電源切換回路１００を示す概略回路図である。電源切換回路１００は、電源電圧Ｖ１を負荷２に供給するか否かを切り換える回路であって、制御手段（例えば、マイコン）１と、スイッチ手段３と、第１スイッチ素子Ｑ３と、第２スイッチ素子Ｑ４と、第３スイッチ素子Ｑ５と、コンデンサＣ１と、電源スイッチＳＷ１とを備えている。
【００１７】
電源スイッチＳＷ１は、ユーザ操作によってオン状態またはオフ状態にされるものであり、オン状態とされることにより電源電圧Ｖ１を電源切換回路１００に供給し、オフ状態とされることにより電源電圧Ｖ１が電源切換回路１００に供給されないようにする。
【００１８】
マイコン１は、電源スイッチＳＷ１を介して電源電圧Ｖ１が供給されたときにスイッチ手段３をオン状態に制御し、電源電圧Ｖ１が供給されないときにスイッチ手段３をオフ状態に制御する。詳細には、マイコン１は、電源供給端子１Ａと、制御信号出力端子１Ｂとを有しており、電源供給端子１Ａに電源電圧Ｖ１が供給されているときに、制御信号出力端子１Ｂからスイッチ手段３をオン状態にするためのハイレベルの制御信号を出力し、電源供給端子１Ａに電源電圧Ｖ１が供給されていないときに、制御信号出力端子１Ｂからスイッチ手段３をオフ状態にするためのローレベルの制御信号を出力する。
【００１９】
第１スイッチ素子Ｑ３は、オン状態になることにより、マイコン１からの制御信号をスイッチ手段３に出力し、オフ状態になることにより、マイコン１からの制御信号をスイッチ手段３に出力しないように遮断する。第１スイッチ素子Ｑ３は、例えば、ｐｎｐ型のトランジスタであり、エミッタがマイコン１の制御信号出力端子１Ｂに接続され、コレクタがスイッチ手段３のトランジスタＱ２のベースに接続されている。
【００２０】
スイッチ手段３は、オン状態になることにより電源スイッチＳＷ１からの電源電圧Ｖ１を負荷２に供給し、オフ状態になることにより電源スイッチＳＷ１からの電源電圧Ｖ１を負荷２に供給しないように遮断する。スイッチ手段３は、例えば、電源電圧Ｖ１を負荷２に対して供給又は遮断するＭＯＳＦＥＴＱ１と、トランジスタＱ３を介して制御信号を受けてＭＯＳＦＥＴＱ１をオンオフ制御するｎｐｎ型トランジスタＱ２と、ＭＯＳＦＥＴＱ１のソース−ゲート間電圧を決定するための抵抗Ｒ１、Ｒ２とを備える。
【００２１】
ＭＯＳＦＥＴＱ１のソースは電源スイッチＳＷ１に接続され、ドレインは電源切換回路１００の出力端Ａ点（すなわち負荷２）に接続され、ゲートは抵抗Ｒ１を介してソースに接続され、かつ、抵抗Ｒ２を介してトランジスタＱ２のコレクタに接続されている。トランジスタＱ２のエミッタは接地電位に接続され、ベースはトランジスタＱ３のコレクタに接続されている。
【００２２】
第２スイッチ素子Ｑ４は、スイッチ手段３の出力に基づいて、負荷２が短絡されたか否かを検出し、負荷２が短絡された場合に、トランジスタＱ３をオフ状態にする。第２スイッチ素子Ｑ４は、例えば、ｎｐｎ型トランジスタであり、ベースがＭＯＳＦＥＴＱ１のドレイン（出力端Ａ点および負荷２）に接続され、コレクタがトランジスタＱ３のベースに接続され、エミッタが接地電位に接続されている。負荷２が短絡されると、トランジスタＱ４のベース電位が０Ｖになるので、トランジスタＱ４がオフ状態になり、トランジスタＱ３がオフ状態になる。
【００２３】
第３スイッチ素子Ｑ５は、電源スイッチＳＷ１がオン状態になって電源電圧Ｖ１が供給開始されてから所定期間のみ、トランジスタＱ４のオンオフ状態とは関係なく、トランジスタＱ３をオン状態に維持するものである。つまり、電源電圧Ｖ１が供給開始した瞬間はＡ点電位が０Ｖであるので、トランジスタＱ４がオフ状態になっているが、第３スイッチ素子Ｑ５の作用によってトランジスタＱ３をオン状態にする。
【００２４】
第３スイッチ素子Ｑ５は、例えば、ｎｐｎ型トランジスタであり、トランジスタＱ３のベースと接地電位との間に、トランジスタＱ４と並列になるように接続されている。つまり、トランジスタＱ５のコレクタはトランジスタＱ３のベースに接続され、エミッタは接地電位に接続されている。
【００２５】
電源電圧Ｖ１が供給開始されてから所定期間は、トランジスタＱ４がオフ状態であっても、トランジスタＱ５がオン状態になることにより、トランジスタＱ３をオン状態にできる。一方、所定期間経過後の定常状態において、トランジスタＱ５はオフ状態であるので、負荷２が短絡したときにトランジスタＱ４がオフ状態になってトランジスタＱ３をオフ状態にできる。
【００２６】
トランジスタＱ５のベースには、電源電圧Ｖ１が供給開始されてから所定期間のみトランジスタＱ５のベース−エミッタ間に電流を流し、トランジスタＱ５をオン状態にさせるためのコンデンサＣ１が接続されている。コンデンサＣ１の一端は、トランジスタＱ５のベースに接続されると共に、逆電流防止用のダイオードＤ１を介して接地電位に接続されている。コンデンサＣ１の他端は、電源スイッチＳＷ１を介して電源Ｖ１に接続されている。電源電圧Ｖ１の供給開始から所定期間は、電源電圧Ｖ１によってコンデンサＣ１に電荷が蓄積され、充電される。これにより、コンデンサＣ１の充電電流がトランジスタＱ５のベースにベース電流として流れるので、コンデンサＣ１が充電動作を行う所定期間だけ、トランジスタＱ５をオン状態にすることができる。一方、コンデンサＣ１が充電し終える所定期間経過後には、充電電流が流れなくなるので、トランジスタＱ５をオフ状態にできる。
【００２７】
負荷２は、電源切換回路１００が適用される機器に応じて、任意の適切なものが採用され得る。本実施形態では、負荷２は、ＤＣ／ＤＣコンバータ、スイッチングＩＣ、ＤＡＣ（デジタルアナログ変換器）、ＡＤＣ（アナログデジタル変換器）、オペアンプ等であり、例えば、その前段にカップリングコンデンサＣ２が接続されている。負荷２が短絡するとは、例えば、カップリングコンデンサＣ２が短絡することであり、その結果、ＭＯＳＦＥＴＱ１のドレインは接地電位に接続され、０Ｖになる。
【００２８】
以上の構成を有する電源切換回路１００についてその動作を説明する。
［電源スイッチＳＷ１がオフ状態の場合］
ユーザ操作に基づいて電源スイッチＳＷ１がオフ状態とされている場合、電源電圧Ｖ１がマイコン１の電源供給端子１Ａに供給されないので、マイコン１は、制御信号出力端子１Ｂからローレベル（論理ロー）の制御信号を出力する（つまり、ハイレベルを出力しない）。一方、ＭＯＳＦＥＴＱ１のドレイン電位は０Ｖであるので、トランジスタＱ４はオフ状態になっており、コンデンサＣ１に充電電流がながれないので、トランジスタＱ５はオフ状態になっており、その結果、トランジスタＱ３はオフ状態になっている。トランジスタＱ２のベースにはハイレベルの制御信号が供給されないので、トランジスタＱ２はオフ状態になっており、その結果、ＭＯＳＦＥＴＱ１のゲート−ソース間電圧が導通開始電圧未満になり、ＭＯＳＦＥＴＱ１がオフ状態になっている。その結果、ＭＯＳＦＥＴＱ１のソース−ドレイン間に電流が流れず、負荷２に電源電圧が供給されない。
【００２９】
［電源スイッチＳＷ１がオン状態にされてから所定期間、つまり、電源電圧Ｖ１が供給開始してから所定期間］
ユーザ操作に基づいて電源スイッチＳＷ１がオン状態にされると、電源電圧Ｖ１が電源切換回路１００に供給開始される。マイコン１の電源供給端子１Ａに電源電圧Ｖ１が供給されるので、マイコン１は制御信号出力端子１Ｂからハイレベルの制御信号を出力する。電源電圧Ｖ１の供給開始直後は、ＭＯＳＦＥＴＱ１のドレイン電位は未だ０Ｖである（つまり、ドレイン電位は負荷２の短絡時と同じ）ので、トランジスタＱ４はオフ状態のままであり、トランジスタＱ４によってはトランジスタＱ３をオン状態にできない。一方、コンデンサＣ１が電源Ｖ１に接続された状態になるので、コンデンサＣ１が電源電圧Ｖ１によって充電され、充電電流がベース電流としてトランジスタＱ５に流れる。これにより、トランジスタＱ５がオン状態になって、トランジスタＱ３のベースが接地電位に接続されて、トランジスタＱ３がオン状態になる。
【００３０】
トランジスタＱ３がオン状態になると、マイコン１からのハイレベルの制御信号がトランジスタＱ２のベースに供給され、トランジスタＱ２がオン状態になる。これにより、電源電圧Ｖ１、抵抗Ｒ１、Ｒ２によってＭＯＳＦＥＴＱ１のソース電位およびゲート電位が規定され、ＭＯＳＦＥＴＱ１のソース−ゲート間電圧が導通開始電圧以上になって、ＭＯＳＦＥＴＱ１がオン状態になる。その結果、電源電圧Ｖ１が負荷２に供給されるようになる。
【００３１】
ＭＯＳＦＥＴＱ１のオンによってＡ点電位が上昇すると、トランジスタＱ４がオン状態になるので、トランジスタＱ４のオンによってトランジスタＱ３をオン状態に維持できるようになる。この後に、コンデンサＣ１が充電し終えるので、トランジスタＱ５のベースには充電電流がベース電流として流れなくなって、トランジスタＱ５はオフ状態になる。従って、所定期間経過後の定常状態においては、トランジスタＱ５はオフ状態であるが、トランジスタＱ４がオン状態になることによって、トランジスタＱ３をオン状態にしている。
【００３２】
［電源スイッチＳＷ１がオンのときに、負荷２が短絡した場合］
負荷２が短絡すると、ＭＯＳＦＥＴＱ１のドレインは接地電位に接続された状態になり、電位が０Ｖになる。従って、トランジスタＱ４がオフ状態になる。上記の通り、定常状態では、トランジスタＱ５もオフ状態になっている。その結果、トランジスタＱ３がオフ状態になり、マイコン１から出力されたハイレベルの制御信号は、トランジスタＱ３によって遮断され、トランジスタＱ２のベースに供給されなくなる。トランジスタＱ２がオフ状態になるので、ＭＯＳＦＥＴＱ１のゲート−ソース間電圧が導通開始電圧未満になって、ＭＯＳＦＥＴＱ１がオフ状態になる。その結果、ＭＯＳＦＥＴＱ１のソース−ドレイン間に電流が流れなくなり、ＭＯＳＦＥＴＱ１の破損が防止される。
【００３３】
以上のように、本実施形態によると、トランジスタＱ３〜Ｑ５を設けることによって、負荷２の短絡を検出した際には負荷２への電源電圧Ｖ１の供給を遮断し、かつ、電源電圧Ｖ１の供給開始時に正常に負荷２に電源電圧Ｖ１を供給開始できる。
【００３４】
以上、本発明の好ましい実施形態を説明したが、本発明はこれらの実施形態には限定されない。スイッチ手段に適用されるスイッチ素子の種類及び数は上記実施形態に限定されない。また、上記各スイッチ素子の極性は、上記の実施形態に限定されない。つまり、上記回路の接続構成は本発明を実現するための一例に過ぎないが、本例の回路構成を採用することで、より簡単な回路構成で上記効果をきわめて良好に達成することができる。
【産業上の利用可能性】
【００３５】
本発明は、ＡＶアンプや、オーディオプロセッサ等のオーディオ機器に好適に採用され得る。
【図面の簡単な説明】
【００３６】
【図１】本発明の好ましい実施形態による電源切換回路１００を示す回路図である。
【図２】従来の電源切換回路２００を示す回路図である。
【図３】従来の電源切換回路３００を示す回路図である。
【符号の説明】
【００３７】
１００          電源切換回路
１              マイコン
２              負荷
３              スイッチ手段
Ｑ３            第１スイッチ素子
Ｑ４            第２スイッチ素子
Ｑ４            第３スイッチ素子
Ｃ１            コンデンサ
【図１】
2009071947.tif 000003
【図２】
2009071947.tif 000004
【図３】
2009071947.tif 000005