(57)【要約】【課題】試験測定機器１０のセットアップ時間、ホールド時間、スキューなどを校正する。【解決手段】各入力ブロック１８は、複数の入力回路１６を具えている。各入力回路１６は、ポート２０から入力信号を受け、且つ、試験測定機器１０内の基準信号発生器１２からの基準信号を直接的に又は校正ポート２４及びポート２０を介して受ける。入力回路１６は、基準信号に応じて、基準信号を取り込むことができる。基準信号によるトリガ用のチャネルも、基準信号を取り込むので、そのチャネルの特性を測定して、校正できる。【選択図】図１
2009122098.tif 000002
【特許請求の範囲】
【請求項１】
基準信号発生器と、
複数の入力チャネルと、
複数の入力回路とを具え、
上記入力チャネルの各々が対応する上記入力回路に結合され、
上記入力チャネルの１つが上記基準信号発生器に結合されていることを特徴とする試験測定機器。
【請求項２】
試験測定機器を校正する方法であって、
上記試験測定機器内で基準信号を発生し、
上記基準信号を第１入力回路で受け、
上記基準信号を出力し、
出力された上記基準信号を第２入力回路で受け、
上記第１入力回路が受けた上記基準信号に応答して、上記第２入力回路が受けた基準信号をサンプリングすることを特徴とする試験測定機器の校正方法。
【請求項３】
夫々が対応する入力信号を受ける複数の入力チャネルと、
上記入力信号の各々をオーバーサンプリングするオーバーサンプラと、
オーバーサンプリングされた上記入力信号の各々に対して、対応するオーバーサンプリングされた入力信号のサンプルを出力サンプルとして各々選択する複数のサンプル点選択回路と、
上記サンプル点選択回路の上記出力サンプルを複数の出力チャネルのルートにする交差点スイッチと
を具えた試験測定機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、試験測定機器に関し、特に、内部基準を用いた試験測定機器及びその校正方法に関する。
【背景技術】
【０００２】
ロジック・アナライザは、被試験装置のデジタル・データを試験するのに用いる非常に多くのチャネルを有する試験測定機器である。校正期間中、製造期間中などにおいて、個別のチャネルに対して、セットアップ時間及びホールド時間を測定できる。さらに、チャネル間のスキューも測定できる。
【０００３】
【特許文献１】特公昭６０−３０８９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
かかる測定を実行するため、ロジック・アナライザのチャネルを校正信号により駆動する。しかし、ロジック・アナライザに取り付けられた可能な１つの全体プローブ及び少なくとも１つのチャネルを、基準信号として用いる信号により駆動して、取込みをトリガする。そのチャネル及び／又はプローブはトリガ用に用いるので、チャネルの性能を同時に測定できなかった。測定を実行する際、試験の設定を変更するので、基準信号として用いる入力チャネルを駆動できる。しかし、入力チャネルの異なる１つは、そのチャネルを測定するために、基準信号用として用いなければならない。
【課題を解決するための手段】
【０００５】
本発明の一実施例は、基準信号発生器と、多数の入力チャネルと、多数の入力回路とを具えた試験測定機器である。各入力チャネルは、対応する入力回路に結合され、これら入力回路の１つは、基準信号発生器に結合される。
【０００６】
本発明の他の実施例は、各入力チャネルが対応する入力信号を受ける多数の入力チャネルと、各入力信号をオーバーサンプリングするオーバーサンプラ（オーバーサンプリング回路）とを具えた試験測定機器である。各オーバーサンプリングされた入力信号に対して、試験測定機器は、複数のサンプル点選択回路を含んでおり、各サンプル点選択回路は、対応するオーバーサンプリングされた入力信号のサンプルを出力サンプルとして選択する。試験測定機器は、交差点スイッチも含んでおり、サンプル点選択回路の出力サンプルを複数の出力チャネルのルートにする。
【０００７】
本発明の他の実施例は、試験測定機器の校正であり、試験測定機器内で基準信号を発生し、第１入力回路内で基準信号を受け、基準信号を出力し、出力した基準信号を第２入力回路で受け、第１入力回路が受けた基準信号に応答して、第２入力回路が受けた基準信号をサンプリングする。
【発明を実施するための最良の形態】
【０００８】
本発明の第１態様によれば、本発明の試験測定機器は、基準信号発生器と；複数の入力チャネルと；複数の入力回路とを具え；入力チャネルの各々が対応する入力回路に結合され；入力チャネルの１つが基準信号発生器に結合されていることを特徴とする。
本発明の第２態様によれば、第１態様の試験測定機器において、基準信号発生器に結合された校正ポートを更に具え；基準信号発生器が、この基準信号発生器に結合された入力回路と校正ポートとの両方に基準信号を出力する。
本発明の第３態様によれば、第２態様の試験測定機器において、基準信号に関連する入力チャネルの１つを介して受けた入力信号の遷移領域を求める制御器を更に具えている。
本発明の第４態様によれば、第３態様の試験測定機器において、制御器は、不安定な基準信号に関連した入力信号のサンプルを求める。
本発明の第５態様によれば、第２態様の試験測定機器において、制御器は、入力回路に関連した不安定なサンプルに応答して、入力回路の１つに対して、セットアップ時間及びホールド時間の少なくとも一方を求める。
本発明の第６態様によれば、第２態様の試験測定機器において、基準信号に関連した入力チャネルを介して受けた複数の入力信号の遷移領域を求める制御器を更に具え、この制御器は、入力信号の遷移領域の間の相対時間を求める。
本発明の第７態様によれば、第６態様の試験測定機器において、制御器は、相対タイミングに応答して、入力回路をデスキューする。
本発明の第８態様によれば、第１態様の試験測定機器において、入力回路が複数の入力ブロックにグループ化され、各入力ブロックがポートの１つに対応し；少なくとも１つの入力ブロックは、対応するポートのチャネルの数よりも多い数の入力回路を含んでいる。
本発明の第９態様によれば、第８態様の試験測定機器において、入力ブロックの少なくとも１つが、基準信号発生器に結合された入力回路を含んでいる。
【０００９】
本発明の第１０態様によれば、本発明は、試験測定機器を校正する方法であって；試験測定機器内で基準信号を発生し；基準信号を第１入力回路で受け；基準信号を出力し；出力された基準信号を第２入力回路で受け；第１入力回路が受けた基準信号に応答して、第２入力回路が受けた基準信号をサンプリングすることを特徴とする。
本発明の第１１態様によれば、第１０態様の方法において、第２入力回路が受けサンプリングされた基準信号の不安定なサンプルを求める。
本発明の第１２態様によれば、第１１態様の方法において、更に、第１入力回路内で受けた基準信号の複数の遷移に関連した受信基準信号をオーバーサンプリングし；第１入力回路内で受信した基準信号の遷移に応じて、オーバーサンプリングされた基準信号の部分を組合せる。
本発明の第１３態様によれば、第１２態様の方法において、更に、第１入力回路で受けた基準信号の複数の遷移の各遷移に対して、受信した基準信号をオーバーサンプリングし；基準信号に関連する同じ位置でのサンプルの値が基準信号の複数の遷移に関して変化すると、基準信号に関連する位置を不安定サンプルとして判断する。
本発明の第１４態様によれば、第１１態様の方法において、更に、外部ポートに結合された試験測定機器の総ての入力回路の不安定サンプルをほぼ同時に判断する。
本発明の第１５態様によれば、第１１態様の方法において、不安定サンプルに応答して、第２入力回路用のセットアップ時間及びホールド時間の少なくとも一方を判断する。
本発明の第１６態様によれば、第１１態様の方法において、出力された基準信号を第３入力回路内で受け、第３入力回路が受けサンプリングされた基準信号の不安定サンプルを判断し；第２入力回路の不安定サンプル及び第３入力回路の不安定サンプルに応じて、第２入力回路及び第３入力回路の間のスキューを判断する。
【００１０】
本発明の第１７態様によれば、本発明の試験測定機器は、夫々が対応する入力信号を受ける複数の入力チャネルと；入力信号の各々をオーバーサンプリングするオーバーサンプラと；オーバーサンプリングされた入力信号の各々に対して、対応するオーバーサンプリングされた入力信号のサンプルを出力サンプルとして各々選択する複数のサンプル点選択回路と；サンプル点選択回路の出力サンプルを複数の出力チャネルのルートにする交差点スイッチとを具えている。
本発明の第１８態様によれば、第１７態様の試験測定機器において、この試験測定機器の動作をトリガするトリガを更に具え；このトリガ回路は、出力チャネルの１つに結合され；交差点スイッチは、サンプル点選択回路の任意の出力サンプルを、トリガ回路に結合された出力チャネルのルートにする。
本発明の第１９態様によれば、第１７態様の試験測定機器において、複数のサンプル点選択信号を発生する制御器を更に具え；各サンプル点選択回路は、サンプル点選択信号の対応するサブセットに応答して、オーバーサンプリングされた入力信号のサンプルを選択する。
本発明の第２０態様によれば、第１７態様の試験測定機器において、入力チャネルに対応する複数の比較器と；複数のしきい値電圧回路とを更に具え；各しきい値電圧回路が、しきい値電圧を比較器の対応する１つに供給し；各しきい値電圧が独立して制御可能である。
【実施例】
【００１１】
本発明の実施例は、試験測定機器と校正技術とを含んでいる。上述の如く、基準入力として本来的に用いる入力チャネルを特徴化するために、測定を実行するのに用いるセットアップ（設定）を変更しなければならない。しかし、セットアップの変更は、校正にエラーを導入する。しかし、本発明の実施例においては、試験測定機器は、入力回路に結合された基準を用いて試験測定機器を校正できる。機器の所望チャネル用の基準を用いることにより、校正に用いる外部試験装置からの影響を軽減して、そのチャネルを共通の基準に校正できる。
【００１２】
図１は、本発明の実施例による試験測定機器のブロック図である。試験測定機器１０は、基準信号発生器１２と、多数の入力チャネル１４と、多数の入力回路１６とを具えている。この実施例において、入力回路は、ブロック１８内にグループ化されている。ブロック１８は、入力チャネル１４を介してポート２０に結合されている。
【００１３】
入力チャネル１４の各々は、対応する入力回路１６に結合されている。この実施例では、入力チャネル１４は、ポート２０を入力回路１６に結合する回路、コンポーネント、コネクタなどを含んでいる。入力回路１６は、入力チャネル１４の信号を処理し、サンプリングし、その他の操作をするのに関連した回路を含むことができる。この実施例において、機器１０は、ロジック・アナライザでもよい。ポート２０は、１個以上のプローブを機器１０に接続するためのコネクタでもよい。かかるプローブは、データ・チャネル、クロック・チャネルなどの如き多数のチャネルを有する。これらチャネルを伝わる信号は、入力回路１６により処理される。この実施例において、プローブには、３２個のデータ・チャネルと、２個のクロック・チャネルがある。その結果、入力チャネル１４の数は、３４である。
【００１４】
しかし、入力チャネルの数以上の入力回路１６を設けることもできる。例えば、本実施例の各入力ブロックにおいて、Ｎ個の入力チャネルと、Ｎ＋Ｘ個の入力回路とが存在する。その結果、追加の入力回路１６が存在する。これらＮ＋Ｘ個の入力チャネル１６の各々がブロック１８を形成する。しかし、多数のブロック１８を図示しているが、これらブロック１８は、必要ないかもしれないが、同じにすることもできる。すなわち、あるブロック１８は、Ｎ＋Ｘ個の入力回路を有するが、他のブロック１８は、単にＮ個の入力回路を有してもよい。実施例において、各ブロック１８は、ポート２０の１つに対応する。すなわち、ブロック１８は、対応するポート２０を介して受けた信号を処理する。
【００１５】
複数の入力回路１６を複数のブロック１８にグループ化できる。例えば、各ブロック１８は、ディスクリート集積回路でもよい。他の実施例において、各ブロック１８は、単一の集積回路の論理ブロックでもよい。よって、ブロック１８は、入力回路１６の物理的及び論理的構成を表す。さらに、入力回路１６をディスクリートとして説明したが、入力回路１６は、共通回路、機能などを共用してもよい。
【００１６】
入力回路１６をどのようにグループ化するに関係なく、実施例においては、存在する入力チャネル１４に対して少なくとも１個の入力回路がある。例えば、少なくとも１個の入力ブロック１８は、対応するポート２０の入力チャネル１４の数よりも多い数の入力回路１６を含むことができる。他の実施例において、入力回路１６をどのようにグループ化するに関係なく、入力チャネル１４の数よりも多い数の追加の入力回路１６が存在してもよい。
【００１７】
これらの入力チャネル１６の１つは、基準信号発生器１２に結合される。よって、入力回路１６の１つが基準信号２２を受ける。特に、入力チャネル１４の１つに結合されていない入力回路１６の１つが、基準信号２２を受けることができる。すなわち、追加の入力回路１６を用いて、基準信号２２を処理できる。
【００１８】
基準信号発生器１２は、遷移を含む信号を発生する。例えば、基準信号発生器１２が発生する基準信号２２は、矩形波、パルス、疑似ビット・シーケンスなどでもよい。発振器、パターン発生器などの任意の回路を基準信号発生器１２として用いることができる。実施例において、基準信号発生器１２は、機器１０の取込みをトリガするのに用いることができる任意の信号を基準信号として発生することもできる。
【００１９】
基準信号発生器１２に結合された入力回路１６を有するブロック１８を１個だけ図示したが、ブロック１８の総てを含む任意の数のブロック１８が、基準信号発生器１２に結合された入力回路を含むことができる。
【００２０】
実施例において、試験測定機器１０は、校正ポート２４を含むこともできる。基準信号２２は、校正ポート２４を介して機器１０から出力することもできる。詳細に後述する如く、校正期間中に校正ポート２４を用いて、ポート２０を介して基準信号２２を入力信号として提供することもできる。
【００２１】
図２は、サンプリングされた信号（以下、サンプル信号ということもある）の遷移領域に影響するタイミング図である。５個のサンプル０〜４に関連して、３つのサンプル信号３０、３２、及び３４を図示する。サンプル信号３０〜３４と略固定関係にあるトリガを用いて、これらサンプル信号の各々がサンプリングされる。例えば、図１の基準信号２２は、ポート２０の１つを介して入力することができる。よって、基準信号２２をサンプリングできる。基準信号２２は、機器１０の内部にある入力回路１６の１つにも入力されるので、同じ基準信号２２を用いて、取込みをトリガできる。よって、サンプル信号３０〜３４を発生するためには、トリガ及びサンプリングされる信号との間に特定の時間関係がなければならない。
【００２２】
しかし、性能の限界、ノイズ、不安定さなどにより、多くのサンプルがあるが、これらサンプルにわたって、トリガに関連した同じサンプルは、取込みから取込みにおいて安定していない。この例において、サンプル０〜４は、トリガに関連する。サンプル１〜３において、同様なサンプルに対して、サンプリングした値が異なっている。サンプリングした信号が不安定な状態におけるサンプルを遷移状態という。信号３６は、不安定なサンプルを表し、斜線の領域が不安定なサンプルを示す。この例では、サンプル０及び５が安定している。
【００２３】
実施例において、図２に示したサンプルは、オーバーサンプリングにより取り込むことができる。ここで用いたオーバーサンプリングは、その信号のデータ・レートよりも高いレートで信号をサンプルすることである。すなわち、信号の各ビットの間に複数のサンプルを取り込むことができる。例えば、サンプル０〜４の領域は、全体のビットよりも短い時間である信号の遷移領域に対応する。よって、ビットの時間スパンにわたって、複数のサンプルを取り込める。
【００２４】
２進信号を例として用いたが、任意の数のレベルを用いることができる。よって、不安定なサンプルは、サンプリングされた値が不安定なときのトリガに関連したサンプル期間と言える。すなわち、複数レベル間のいかなる変化も不安定といえる。
【００２５】
特定実施例において、上述の如く、基準信号２２をトリガ及び被サンプリング信号の両方として用いることができる。よって、サンプル信号３０〜３４は、基準信号のエッジを表す。なお、このエッジは、基準信号のそのエッジ又は他のエッジに関連した時点にサンプリングされたものである。よって、トリガ及びサンプル信号との間に、ほぼ既知の時間関係が存在する。その結果、これらサンプルの変動は、性能の限界、ノイズ、不安定さなどと見なせ、その後の校正に用いることができる。
【００２６】
図１を参照すると、機器１０は、制御器２６を含んでいる。制御器２６は、サンプル信号２８を受ける。サンプル信号から、上述の如く、制御器２６は、基準信号２２に関連する入力チャネル１４の１つを介して受けた入力信号の遷移領域を判断できる。特に、制御器２６は、不安定な基準信号２２に関連する入力信号のサンプルを判断できる。制御器２６は、種々の回路でよい。例えば、制御器は、特定用途向け集積回路、適切にプログラムされたプロセッサ、プログラム可能なゲート・アレイなどでもよい。
【００２７】
図３は、本発明の実施例によりセットアップ時間及びホールド時間を確立するのに用いるサンプル信号の遷移領域を示すタイミング図である。信号４０は、上述の入力回路１６によりサンプリングされた信号である。信号４２は、不安定なサンプルを示す複合信号である。よって、セットアップ時間４４及びホールド時間４６を判断できる。この例において、セットアップ時間４４は、信号４０の遷移と、信号４２が安定する時点との間の時間である。同様に、ホールド時間４６は、信号４０の遷移と、信号４２が不安定になる時点との間の時間である。
【００２８】
この例では時間に関して説明したが、時間をサンプルで表すことができる。上述の如く、遷移領域は、サンプル信号が安定でない間のサンプルの数で表すことができる。よって、設定時間又はホールド時間に用いる時間は、サンプルの数として表すことができる。さらに、サンプルの数で決めたとしても、サンプル時間を用いることにより、その時間を時間の単位で表すことができる。
【００２９】
図４は、信号のデスキューに用いる複数のサンプル信号の遷移領域を示すタイミング図である。上述の如く、１つの入力信号をサンプリングして、遷移領域を確立できる。しかしながら、複数の入力回路が複数の入力信号をほぼ同時にオーバーサンプリングできる。図３と同様に、信号５０は、２個以上の入力回路１６に入力する信号である。信号５２及び５４は、各信号の不安定サンプルを示す複合信号を表す。
【００３０】
しかし、入力回路１６、入力チャネル１４などの違いにより、２個の異なる入力回路１６への同じ信号入力は、これら信号間のスキューを生じる。よって、信号の遷移領域を用いて、信号間のスキューを判断し、及び／又は信号をデスキューできる。例えば、図４において、スキュー５６は、信号５２及び５４の間のスキューを表す。同じ又はほぼ類似の入力信号が両方の入力回路に入力するので、遷移領域の間の時間差を用いて、スキューを求める。この例において、スキュー５６は、両方の遷移領域の中心間の時間又はサンプルである。これら遷移領域間の別の時間関係をスキューの指示として用いることができる。例えば、遷移領域の開始及び終わりを、スキューを求めるのに利用できる。
【００３１】
図１を参照すると、試験測定機器は、制御器２６を含んでいる。この制御器２６は、サンプル信号２８を受けることができる。実施例において、制御器２６は、サンプル信号２８を受け、操作するためのプロセッサを含んでいる。例えば、制御器２６は、上述の如く、基準信号に関して複数入力チャネルの１つを介して受けた入力信号の遷移領域を判断できる。よって、制御器２６は、上述の如く、セットアップ時間、ホールド時間、デスキュー・チャネルなどを判断できる。
【００３２】
図５は、本発明により、試験測定機器を校正している期間中のこの機器のブロック図を示す。この実施例において、試験装置６２は、試験測定機器１０のポート２０に接続されている。試験装置６２は、ケーブル６０を介して校正ポート２４にも接続されている。
【００３３】
よって、試験測定機器１０内の基準信号発生器１２が基準信号２２を発生できる。基準信号発生器１２が入力回路１６に結合されているので、入力回路１６が基準信号２２を受けることができる。さらに、基準信号２２は、校正ポート２４を介して出力され、試験装置６２を用いてポート２０に入力する。その結果、入力回路１６が基準信号２２を受け、サンプリングできる。特に、基準信号２２をトリガとして用いることにより、他の入力回路に供給された基準信号２２に応答して、この基準信号２２をサンプリングできる。
【００３４】
よって、入力回路１６の遷移領域を上述のように判断できる。特に、基準信号に関連するサンプル期間を分析して、不安定なサンプルがあるか否かを判断できる。上述の如く、個別及び複数の入力回路における測定から、セットアップ時間、ホールド時間及びスキューを判断できる。
【００３５】
図２を参照して説明したサンプリングと同様に、ポートを介して受けた基準信号をオーバーサンプリングする。すなわち、トリガとして用いる基準信号の遷移において、受信した基準信号の複数のサンプルを取り込める。特に、受信した基準信号が遷移している期間中に、複数サンプルを取り込む。
【００３６】
基準信号の複数遷移の間の複数取込みサンプル、及び／又は基準信号による多数のトリガされた取り込みを互いに組み合わせることができる。この組合せにより、基準信号の複数の遷移に関連して、基準信号に関する同じ位置にてサンプルの値が変化すると、基準信号に関するサンプル位置が不安定であるかを判断できる。
【００３７】
試験装置６２を用いることにより、入力チャネル１４に結合された任意の又は総ての入力回路１６に基準信号２２を入力できる。よって、入力回路が受けたサンプル基準信号の不安定なサンプルを判断できる。上述の如く、不安定なサンプルの時間整合を用いて、複数入力回路間のスキューを判断できる。さらに、基準信号２２を総ての入力チャネル１４に入力できる試験装置６２により、個別チャネルのセットアップ時間及びホールド時間並びに複数チャネル間のスキューをほぼ同時に判断できる。すなわち、校正セットを変更する必要がなく、測定ができる。特に、ポート２０への入力説は、各チャネルの校正を変更する必要がない。
【００３８】
図６は、本発明による試験測定機器の入力ブロックのブロック図である。プローブ回路８０及びオーバーサンプラ８２は、アナログ・デジタル変換器（ＡＤＣ）、バッファ、比較器、しきい値制御回路などを含んでいる。信号をデジタル・データに変換できる任意の回路をプローブ回路８０として用いることができる。
【００３９】
特に、プローブ回路８０のＭ個の入力チャネルの各々は、専用のしきい値制御を有する。よって、単一のしきい値を多数のチャネルのグループ用に設定する必要がない。その結果、チャネルに供給された入力信号は、他の任意の入力信号の特性に合わせることなく、その信号に最適化されたしきい値を用いる。例えば、Ｍ個の入力チャネルの各々は、専用の関連したデジタル・アナログ変換器（ＤＡＣ）を有する。Ｍ個の入力チャネルの各々の式チャネルは、独立に設定できる。よって、Ｍ個の入力チャネルの各々は、任意の形式のチャネルとして使用できる。例えば、クロック信号及びデータ信号には、異なるしきい値でもよい。他のチャネルから独立して各チャネル毎に独立してしきい値を制御できるので、任意のチャネルを所望に応じたクロック・チャネルとして用いることができる。各チャネルのしきい値を独立として説明したが、必要ないかもしれないが、これらしきい値を異ならせることもできる。例えば、２つの異なるチャネル用のＤＡＣは、同じ値でプログラムできる。
【００４０】
図７は、本発明の実施例による試験測定機器の入力回路用のしきい値制御用のブロック図である。入力チャネル１４は、比較器９２に結合されている。比較器９２は、デジタル・アナログ変換器（ＤＡＣ）９０により制御可能なしきい値デジタル・アナログ９４もうける。ＤＡＣ９４は、Ｐビットの入力信号を受け、しきい値電圧９４を発生する。実施例において、各入力回路１６は、かかる回路を有し、入力チャネル１４を結合する。その結果、各チャネルを独立に制御できる。
【００４１】
再び図６を参照する。Ｍ個の入力信号の各々は、オーバーサンプラ８２によりオーバーサンプリングされる。この実施例において、オーバーサンプラ８２は、Ｋ個の信号を発生するが、各々は、オーバーサンプラ８２が供給したＭ個の信号の対応した１つのサンプルを表す。実施例において、Ｋは、オーバーサンプリング係数に応じた２、４、６４などである。Ｍ個のオーバーサンプリングされた入力信号の１つに対応するＫ個の信号の各組は、サンプル点選択回路（ＳＰＳ：sample point select）８４に入力する。
【００４２】
ＳＰＳは、Ｋのサンプルの１個以上を出力サンプルＬとして選択する。実施例において、Ｌは、Ｋ未満である。例えば、Ｋは６４であり、６４個のサンプルをＭチャネルの各々に対して供給することを意味する。この例において、Ｌは４であり、６４サンプルの内の４つを選択して、交差点スイッチ８６に供給することを意味する。実施例において、サンプル点制御器（回路）９２は、サンプル点選択信号９４を発生する。サンプル点選択信号９４をＳＰＳ８４に供給する。これに応答して、ＳＰＳ８４は、Ｋ個のサンプルの中からＬ個の出力サンプルを選択する。
【００４３】
サンプル点選択信号は、必要ないが、同じ信号にすることもできる。例えば、サンプル点選択信号９４は、複数の信号である。ここで、各ＳＰＳ８４は、サンプル点選択信号９４のサブセットを受ける。すなわち、各ＳＰＳ８４は、複数のサンプル点選択信号９４を受けることができる。例えば、ＳＰＳ８４が受けるサンプル点選択信号９４は、Ｌ個の出力サンプルの１つに対応する。
【００４４】
実施例において、ＳＰＳ８４からのＬ個のサンプルは、必要ないが、Ｋ個のサンプルの異なるサンプルに対応することもできる。事実、Ｌ出力サンプルの各々は、Ｋ個のサンプルの同じサンプルに対応できる。さらに、Ｋ個のサンプルの各組みについて１個のＳＰＳ８４を説明したが、単一のＳＰＳ８４が複数の
サンプル選択回路を有することができる。例えば、かかるサンプル点選択回路の各々は、対応するオーバーサンプリングされた入力信号のサンプルを出力サンプルとして選択できる。すなわち、ＳＰＳ８４は、複数の出力サンプルを発生する単一の回路として実施できるし、又は、複数出力サンプルの１つを供給するための個別のサンプル選択回路としても実施できる。
【００４５】
交差点スイッチ８６は、ＳＰＳ８４に結合されている。交差点スイッチ８６は、Ｌ個のサンプルの組をＭ個の出力にする。実施例において、交差点スイッチ８６は、ルーティング制御器９６に応じて、Ｌ個のサンプルをＭ個の出力のルートにできる。よって、全体の信号チェンを介して、Ｍ個の入力チャネルの任意の入力の信号を処理して、交差点スイッチ８６の任意の出力のルートにできる。よって、入力チャネルＭの任意のもの、即ち、プローブ回路８０の入力を、データ入力、トリガなどに用いることができる。
【００４６】
例えば、ロジック・アナライザは、数ダースものプローブを有し、各々が１００以上の個別チャネルとなる。よって、ロジック・アナライザの複数のチャネルが被試験装置（ＤＵＴ）に接続されたときに、エラーの可能性がある。他の例においては、ＤＵＴにレイアウトのエラーがあって、ＤＵＴのプローブ位置に関連して２つ以上の信号が交差する。かかるエラーを理解した後、ルーティング制御器９６は、チャネル構成を示すユーザ入力を受ける。このチャネル構成は、ＤＵＴへのプローブの適切な接続及びＤＵＴの適切なレイアウトを仮定した初期設定から変更できる。変更されたチャネル構成を用いて、ルーティング制御器９６は、交差点スイッチ８６がチャネルを新たなルート構成にして、エラーの影響をなくすようにする。よって、交差点スイッチ８６の適切な構成により、プローブの新たなルートの構成、ＤＵＴの新たなレイアウトなどが予め必要となるエラーを治癒できる。
【００４７】
図１の入力ブロック１８の入力回路１６は、必要がないが、固定構成にすることもできる点を、図６は示している。例えば、図６の入力ブロック１８は、任意のＭ入力チャネルを任意のＭ出力チャネルにルートを決めることができる。よって、任意所定の入力回路１６を構成する回路は、構成に応じて変化する。よって、実施例において、入力回路１６は、入力ブロック１８を介しての信号がとる経路と見なせる。さらに、図６は、単一の入力ブロック１８として説明したが、この回路は、複数の入力ブロック１８から入力回路１６を形成する。すなわち、入力回路１６は、上述のようになる。
【００４８】
さらに、実施例において、試験測定機器は、トリガ回路９０を含む。トリガ回路９０は、データ取込みなどの試験測定機器の動作をトリガする。トリガ回路９０は、Ｍ個の出力チャネルの出力チャネル８８に結合される。交差点スイッチ８６は、サンプル点選択回路８４のＬ個のサンプルの任意のものをＭ個の出力チャネルの任意のもののルートにするので、実際には、試験測定機器に入力するＭ個の入力信号の任意のものをトリガ用に用いることができる。
【００４９】
１チャネルについてのみ説明したが、Ｍ個の出力チャネルの任意又は総てをトリガ回路９０に結合できる。実施例において、トリガ回路９０は、パターン認識器を含むことができる。パターン認識器は、入力信号における特定のパターンに対する種々のチャネルをモニタする。このパターンをトリガに用いることができる。しかし、プローブが正確に接続されていない上述の例を用いて、交差点スイッチ８６が不正確なプローブ接続を克服するとき、不正確な接続に適応するパターンは必要ない。
【００５０】
さらに、トリガ回路９０は、１組の入力信号のレンジを認識できる。例えば、８個の入力信号は、８ビット・ワードを形成する。試験測定機器は、ワードの値のレンジに基づいた動作を実行する。しかし、任意の接続が交差すると、ビットの有効桁が不正確になる。交差点スイッチ８６の構成により、ビットの有効桁を正しい順序に再生して、レンジを解釈するときの特別な処理の必要性をなくす。
【００５１】
入力回路１６の種々のコンポーネントについて特定回路を説明したが、入力回路及び／又は入力回路の部分を、１個以上のプログラマブル・ロジック素子、ゲート・アレイ、特定用途用集積回路などにより実現できる。よって、コンポーネントはディレクトリとして説明したが、かかるコンポーネント及び／又はこれらの部分は、同じ集積回路で実現できる。
【００５２】
試験測定機器の例をロジック・アナライザとしたが、実施例は、他の形式の試験測定機器を含んでもよい。例えば、複数チャネルのデジタル・オシロスコープは、上述の回路を含むことができる。デジタル化したデータで動作可能な多チャネル機器は、上述の回路を含むことができる。
【００５３】
実施例は、基準信号を発生する手段と、試験測定機器から基準信号を出力する手段と、複数の入力信号をサンプリングする手段とを含んでいる。入力信号をサンプリングする手段を、基準信号を発生する手段に結合するので、サンプリングをする手段が基準信号を入力信号の１つとしてサンプリングできる。
【００５４】
基準信号を発生する手段は、基準信号を発生できる任意を回路でよい。例えば、発振器、パターン発生器、出力プロセッサなどを、基準信号を発生する手段として利用できる。
【００５５】
入力信号をサンプリングする手段は、信号をサンプリングできる任意の回路を含むことができる。例えば、比較器、ＡＤＣ、サンプル・ホールド回路などをサンプリング手段の一部にできる。
【００５６】
実施例において、試験測定機器は、任意の入力信号に応答してサンプリング手段をトリガする手段と、基準信号がトリガ用に選択されたときに試験測定機器を構成する手段とを含んでもよい。例えば、サンプリング手段をトリガする手段は、上述の制御器２６と、及び内部信号を発生するのに用いる任意の回路とを含んで、サンプリング及び／又はトリガに関する別の機能を制御できる。
【００５７】
試験測定機器を校正する手段は、入力信号を処理し、校正による取込みを制御する任意の回路を含んでもよい。例えば、校正手段は、基準信号をトリガとして用いたときにサンプル信号を操作するプロセッサや、セットアップ時間及びホールド時間が決まったときにサンプリングを制御する回路などを含んでもよい。
【００５８】
実施例において、試験測定機器は、サンプリング手段が取込んだ不安定なサンプルに応答して、セットアップ時間及びホールド時間の少なくとも一方を求める手段を含むことができる。他の実施例において、試験測定機器は、サンプリング手段が取込んだ不安定なサンプルに応答して、複数の入力信号の間のスキューを求める手段を含むこともできる。セットアップ時間、ホールド時間及びスキューを求めるかかる手段は、上述の制御器２６を含むことができる。
【００５９】
他の実施例は、機械で読み出し可能な媒体上に組み込まれた機械読み出し可能コードの技術を含んでおり、これを実行すると、この機械が上述の動作の任意のものを実行できる。実施例は、機械で読み出し可能なコードを蓄積した機械読み出し可能蓄積媒体を含んでおり、実行した際に、この機械が上述の動作の任意のものを実行できる。ここで用いたものとして、機械は、コードを実行する任意の装置である。マイクロプロセッサ、プログラマブル・ロジック装置、マイクロプロセッサ・システム、デジタル信号プロセッサ、パーソナル・コンピュータなどは、かかる機械の例である。
【００６０】
実施例において、試験測定機器は、ハードディスク装置である。他の実施例において、試験測定機器は、ソフトウェア・アプリケーションである。別の実施例は、ハードディスク及びソフトウェアの組合せを含んでいる。かかるハードディスク及びソフトウェアの処理の任意の組合せにより、試験測定機器を実現できる。
【００６１】
特定実施例について説明したが、本発明の原理は、これら実施例に限定されるものではないことが明らかであろう。特許請求の範囲に記載された本発明の要旨を逸脱することなく、種々の変形が可能である。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施例による試験測定機器のブロック図である。
【図２】サンプリングされた信号の遷移領域を示すタイミング図である。
【図３】本発明の実施例によりセットアップ時間及びホールド時間として確立するのに用いるサンプリング済み信号の遷移領域を示すタイミング図である。
【図４】信号をデスキューするのに用いる複数のサンプリングされた信号の遷移領域を示すタイミング図である。
【図５】本発明の実施例により校正を行う試験測定機器のブロック図である。
【図６】本発明の実施例による試験測定機器の入力ブロックのブロック図である。
【図７】本発明の実施例による試験測定機器の入力回路用のしきい値制御のブロック図である。
【符号の説明】
【００６３】
１０  試験測定機器
１２  基準信号発生器
１６  入力回路
１８  入力ブロック
２０  ポート
２４  校正ポート
２６  制御器
６２  試験装置
８０  プローブ回路
８２  オーバーサンプラ
８４  サンプル点選択回路
８６  交差点スイッチ
９０  トリガ回路
９２  サンプル点制御回路
９６  ルーティング制御器
【図１】
2009122098.tif 000003
【図２】
2009122098.tif 000004
【図３】
2009122098.tif 000005
【図４】
2009122098.tif 000006
【図５】
2009122098.tif 000007
【図６】
2009122098.tif 000008
【図７】
2009122098.tif 000009