(57)【要約】【課題】多層配線基板の電源または接地回路のインダクタンス成分を抑制するとともに、薄い多層配線基板の構造を提供する。【解決手段】多層配線基板は、２つの導体層８，９の間に配線導体１６が配置されたストリップラインを内部に有し、配線導体１６と半導体素子１１とが接続され、半導体素子１１の搭載部１１ａ直下の導体層８，９と配線導体１６との間に、搭載部１１ａと略同面積の第２導体層１０が設けられている。第２導体層１０を設けることにより、半導体素子１１と接続パッド１７とを接続する電流経路のインダクタンス成分を抑制することができる。【選択図】  図１
2009111132.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が搭載される搭載部を有し、２つの導体層の間に前記半導体素子を電気的に接続するための配線導体が配置されたストリップラインを内部に備えた多層配線基板において、前記半導体素子の搭載部の直下に前記導体層と前記配線導体の少なくとも一部が配置されているとともに、該導体層と前記配線導体との間に、前記搭載部と略同面積の第２導体層を設けたことを特徴とする多層配線基板。
【請求項２】
前記第２導体層が、前記配線導体の上下両側に設けられていることを特徴とする請求項１記載の多層配線基板。
【請求項３】
前記配線導体は、前記第２導体層の形成領域において線幅が細く形成されていることを特徴とする請求項１または２記載の多層配線基板。
【請求項４】
前記導体層は、基準電位または電源電位に接続されることを特徴とする請求項１乃至３のいずれかに記載の多層配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高周波電子回路基板等に使用される多層配線基板における配線構造に関するものである。
【背景技術】
【０００２】
近年、電子素子が実装される多層配線基板には、高速な信号処理に対応可能な高周波伝送特性を有するものが求められている。
【０００３】
高速信号伝送の障害となるものとして、信号配線においては、インピーダンス不整合に伴う反射によるリンギングノイズ、信号配線の抵抗成分によるロス、信号配線間に発生するクロストークノイズなどが挙げられる。
【０００４】
また、他の高速信号伝送の障害として、電源または接地に係る配線層やこれら配線層同士を接続する貫通導体の持つインダクタンス成分が挙げられる。このインダクタンス成分はスイッチングノイズの発生原因となる。
【０００５】
このような電源または接地配線のインダクタンス成分を抑制する多層配線基板の構造として、例えば特開平６−１６３７３９に示す構造のものが提案されている。図３はその構造を示した分解斜視図である。
【０００６】
図３において、２１，２２，２４，２６は、判りやすくするためにハッチングを付して示す電源もしくは接地配線層２８，２９，３１，３３を表面に形成した絶縁体、２３，２５は表面に配線群３０，３２を形成した絶縁体、２７は表面に半導体素子の実装部３４を備えた絶縁体である。そして、これら絶縁体２１〜２７が積層されて多層配線基板が形成されている。
【０００７】
また、これら電源もしくは接地配線層２８，２９，３１，３３は貫通導体（図示せず）によって他層の配線層２８，２９，３１，３３と電気的に接続されている。信号配線群３０，３２においても、貫通導体（図示せず）によって半導体素子と多層配線基板の下面電極との接続がなされている。
【０００８】
配線群３０，３２は、その上下に電源もしくは接地配線層２８，２９，３１，３３が配置されており、これによってストリップライン構造を構成している。そして電源もしくは接地配線層２８，２９，３１，３３の面積を各層において広く確保することで電極の自己インダクタンスを低減させている。
【特許文献１】特開平６−１６３７３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、これら単層の電源もしくは接地配線層２８，２９，３１，３３だけではインダクタンス成分の低減を十分に図れない場合があるという問題点があった。
【００１０】
また、半導体素子駆動用の電源もしくは接地の電流経路には、電源もしくは接地配線層２８，２９，３１，３３の各層間を接続する貫通導体によって、垂直方向の電流ループが形成される。そして、この電流経路においてインダクタンス成分が大きくなると、スイッチングノイズを生じてしまうという問題点があった。
【００１１】
本発明はこれらの問題点を解決するために為されたもので、その目的は、多層配線基板の電源または接地回路のインダクタンス成分を抑制するとともに、薄い多層配線基板を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の多層配線基板は、半導体素子が搭載される搭載部を有し、２つの導体層の間に前記半導体素子を電気的に接続するための配線導体が配置されたストリップラインを内部に備えた多層配線基板において、前記半導体素子の搭載部直下に前記導体層と前記配線導体の少なくとも一部が配置されているとともに、この導体層と前記配線導体との間に、前記搭載部と略同面積の第２導体層を設け、また、好ましくは、前記第２導体層が、前記配線導体の上下両側に設けられており、前記配線導体は、前記第２導体層の形成領域において線幅が細く形成されている。前記導体層は、基準電位または電源電位に接続される。
【発明の効果】
【００１３】
本発明の多層配線基板によれば、半導体素子が搭載される搭載部を有し、２つの導体層の間に半導体素子を電気的に接続するための配線導体が配置されたストリップラインを内部に備えた多層配線基板において、半導体素子の搭載部の直下に導体層と配線導体の少なくとも一部が配置されているとともに、この導体層と配線導体との間に、搭載部と略同面積の第２導体層を設けたことから、半導体素子を駆動する電源もしくは接地回路を構成する導体層が並列接続されるので、電源もしくは接地回路のインダクタンスが低減される。
【００１４】
また、第２導体層が配線導体の上下両側に設けられる場合、電源もしくは接地層が配線導体に対して上下対称な配置となるため、配線導体の周囲に発生する電磁界の広がりに偏りが無く、より安定した信号伝送が可能となる。
【００１５】
また、配線導体が第２導体層の形成領域において線幅を細く形成されている場合、配線導体の特性インピーダンスを変化させずに第２導体層を配線導体の近くに配置することができる。従って多層配線基板の厚みを薄いものにできる。
【００１６】
また、導体層は、基準電位または電源電位に接続される場合、搭載される半導体素子に、電源電位または基準電位を与える導体層の配置設計が容易な多層配線基板とすることができる。
【発明を実施するための最良の形態】
【００１７】
以下に、添付の図面を参照して、本発明の実施の形態について説明する。図１は半導体素子を搭載した本発明の多層配線基板の断面図、図２は本発明の多層配線基板を分解して示す分解斜視図である。
【００１８】
図１，図２において、８，９は導体層、１６は２つの導体層８，９の間に配置された配線導体である。なお、８は配線導体１６の接地層として機能する導体層、９は配線導体１６の配線の細くなっている部分１６ａに対しての接地層として機能するとともに、半導体素子１１の駆動電力を供給するまたは接地電位を供給する導体層であり、この導体層は電源電位または接地電位となる基準電位に接続される。そして、これら２層の導体層８，９と配線導体１６とでストリップ導体が構成されている。また、半導体素子１１の搭載部１１ａの直下の第１導体層８，９と配線導体１６との間に、搭載部１１ａと略同面積の第２導体層１０が設けられている。
【００１９】
図２において、１は外部との接続パッド１７を下面に有する絶縁層、２および６は電源もしくは接地用の導体層８と半導体素子駆動用の電源もしくは接地用の導体層９を有する絶縁層、３および５は電源もしくは接地用の第２の導体層１０を有する絶縁層、４は配線導体１６と半導体素子１１に接続される電極に接続された貫通導体１４の受けパッド１５とを備える複数の配線が含まれた配線群１２を有する絶縁層、７は半導体素子１１の搭載部１１ａを有する絶縁層である。なお、図２において、判りやすくするため、導体層８，９，１０にはハッチングを付した。したがって、これらは断面を示すものではない。
【００２０】
また、これら絶縁層１〜７にはそれぞれの絶縁層１〜７に形成された配線導体１６および導体層８，９，１０同士が貫通導体１３，１４によって層間接続されている。例えば具体的には、１３は半導体素子１１に接続される電極と導体層９と第２導体層１０と接続パッド１７とを電気的に接続する半導体素子１１駆動用の貫通導体、１４は配線導体１６の受けパッド１５と、半導体素子１１に接続される電極群のうち両端に配置された電極および配線導体１６と接続パッド１７とを電気的に接続する貫通導体である。貫通導体１４は、導体層９および第２導体層１０には接続されない。このため、導体層９および第２導体層１０の貫通導体１４が貫通する部分は抜きパッド、すなわち貫通導体１４が導体層９，１０に接触しないように導体層９、１０を円形等に除去し、その中心を貫通させるようにしてある。
【００２１】
絶縁層１〜７は、例えばセラミックグリーンシート積層法によって積層されて積層体とされる。積層体は、酸化アルミニウム質焼結体，窒化アルミニウム質焼結体，炭化珪素質焼結体，窒化珪素質焼結体，ムライト質焼結体またはガラスセラミックス等の無機絶縁材料から成る。あるいはポリイミド，エポキシ樹脂，フッ素樹脂，ポリノルボルネンまたはベンゾシクロブテン等の有機絶縁材料を積層して、あるいはセラミックス粉末等の無機絶縁物粉末をエポキシ系樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料などの電気絶縁材料を積層して多層の有機樹脂基板とされる。
【００２２】
これら絶縁層１〜７の厚みとしては、使用する材料の特性に応じて、要求される仕様に対応する機械的強度や電気的特性、貫通導体群の形成の容易さ等の条件を満たすように適宜設定される。
【００２３】
また、平行な配線群１２、導体層８，９，１０および貫通導体１３，１４は、例えばタングステン，モリブデン，モリブデン−マンガン，銅，銀または銀−パラジウム等の金属粉末メタライズ、あるいは銅，銀，ニッケル，クロム，チタン，金，ニオブまたはこれら金属の合金等から成る。
【００２４】
例えば、タングステンの金属粉末メタライズから成る場合であれば、タングステン粉末に適当な有機バインダおよび溶剤等を添加混合して得た金属ペーストを、絶縁層１〜７となるセラミックグリーンシートに所定のパターンに印刷塗布し、これを積層したセラミックグリーンシートの積層体とともに焼成することによって、配線群１２、導体層８，９，１０および貫通導体１３，１４が各絶縁層１〜７の層間または表面に配設される。また，金属材料の薄膜から成る場合であれば、例えばスパッタリング法，真空蒸着法またはメッキ法により金属層を形成した後、フォトリソグラフィ法により所定の配線パターンに形成される。
【００２５】
本発明の多層配線基板は、配線導体１６が多数配置された絶縁層４の上下に電源電位もしくは接地となる基準電位に接続される導体層８，９が設けられた絶縁層２，６が積層される。これによって、ストリップライン構造の高周波伝送線路が内部に形成されるのであるが、さらに導体層８，９と配線導体１６との間に第２導体層１０が配置されるように絶縁層３，５が同時に積層される。第２導体層１０は、上層および／または下層の導体層９と貫通導体１３を介して接続されて半導体素子１１駆動用の電源配線層または接地配線層とされており、貫通導体１３は半導体素子１１と接続される電極および接続パッド１７と接続されている。
【００２６】
すなわち、配線導体１６は、貫通導体１４および受けパッド１５を介して半導体素子１１と接続され、他端は貫通導体１４を介して外部との接続パッド１７に接続される。また、電源供給用または基準電位供給用の導体層８，９を上下層に有し、その間に配線導体１６が配置されたストリップライン構造を有している。
【００２７】
また、導体層９および第２導体層１０は半導体素子１１の搭載部１１ａと平面視において相似形で、少なくとも貫通導体１３，１４が配置される領域を含み、半導体素子１１の投影面と同じ程度の面積に設けられる。
【００２８】
なお、図２において図示していないが、半導体素子１１に接続される電極と導体層９との間の貫通導体１３は、通常、電極の数と同数で設けられる。これに対し、導体層９および第２導体層１０を接続する層間の貫通導体１３は、半導体素子１１と導体層９との間の貫通導体１３の数より多く設けられる。
【００２９】
半導体素子１１を駆動するために、半導体素子１１には多層配線基板から半導体素子１１駆動用の電源電位および接地用の基準電位が貫通導体１３によって供給される。そして、半導体素子１１と接続パッド１７との間に垂直方向の電流経路が形成される。近年の半導体素子１１は、集積度が高くなり、半導体素子１１のスイッチング動作に伴って、これら電流経路には大きく変動する電源電流または接地電流が流れる。この場合、電流経路のインダクタンス成分がスイッチングノイズの原因となって半導体素子１１の動作に影響を与えるため、多層配線基板のインダクタンス成分を低く抑えることが必要となってくる。
【００３０】
本発明の多層配線基板は、配線導体１６と導体層９との間に第２導体層１０が配置されている。そして、これら導体層９および第２導体層１０は多くの貫通導体１３によって接続されている。これにより、導体層９，第２導体層１０および複数の貫通導体１３が相互に並列接続されることになり、インダクタンス値を低減することができる。
【００３１】
すなわち、本発明の多層配線基板においては、第２導体層１０を設けることにより、貫通導体１３から導体層９へ電流が流れ、導体層９で広がった電流が他の貫通導体１３を介して上側もしくは下側に位置する導体層９または第２導体層１０へ流れる。このように半導体素子１１の直下において、貫通導体１３と導体層９，１０とでループを形成する垂直方向の電流経路が並列に形成されることによって、これら電流経路におけるインダクタンス値を低減することができる。
【００３２】
また、本発明の多層配線基板において、配線導体１６は第２導体層１０の形成領域、すなわち第２導体層１０を絶縁層４に投影した領域内において、線幅が細くされている部分１６ａを有する。これによって、配線導体１６の特性インピーダンスを変化させることなく、第２導体層１０と配線導体１６との間の距離を導体層９と配線導体１６との間の距離よりも小さくすることができる。そして、第２導体層１０を追加することにより、基板の厚みを厚くする必要がないため、薄い多層配線基板とすることができる。
【００３３】
ストリップライン構造は、配線導体１６の形状や、配線導体１６と導体層８，９との距離によって決定される特性インピーダンスを一定に保つ設計によって形成されるのが一般的である。配線導体１６の幅が一定で、第２導体層１０を導体層９の内側の導体層９と配線導体１６との間に挿入し、配線導体１６と第２導体層１０との距離が近くなってしまうと、第２導体層１０の形成領域内における配線導体１６および第２導体層１０で構成されるストリップラインの特性インピーダンスが変化してしまうが、本発明の多層配線基板によれば第２導体層１０と重なる領域において配線導体１６の線幅を細くしているので、特性インピーダンスの変化を抑えつつ、第２導体層１０を配置することができる。その結果、特性インピーダンスの不整合による信号の反射が抑制され、リンギングノイズを抑えた伝送特性を実現することができる。
【００３４】
また、第２導体層１０を導体層９の内側に配置し、薄い多層配線基板とできることによって、貫通導体１３，１４が長くならず、貫通導体１３，１４のインダクタンス成分が増加することがない。したがって、電流経路内の貫通導体１３，１４によるインダクタンス成分を抑制することができる。この結果、インダクタンス成分に起因するスイッチングノイズを抑制することができ、良好な伝送特性を実現することができる。
【００３５】
さらに、配線導体１６の線幅の細い部分１６ａを形成することで、配線導体１６における線幅の細い部分１６aにおける配線間のスペースに受けパッド１５をより多く配置することができ、半導体素子１１の電極数の増加に対応することが可能となる。
【００３６】
なお、第２導体層１０は、配線導体１６上方または下方のいずれか片側だけに設けてもインダクタンス成分を抑制することが可能であるが、より好ましくは、上方および下方の両側に設けるのがよい。
【００３７】
これによって、片側に設ける場合に比べて電流経路に係る導体層が多くなり、よりインダクタンス成分が抑制されるとともに、電源もしくは接地層となる第２導体層１０が配線導体１６に対して上下対称な配置となるため、配線導体１６の周囲に発生する電磁界の広がりが偏らず、より安定した信号伝送が可能となる。
【００３８】
以上のように本発明によれば、電源または接地回路のインダクタンス成分を抑制した薄型の多層配線基板とすることができる。さらに、第２導体層１０の形成領域で配線導体１６の線幅を細くし、上下両側に第２導体層１０を設けることによって、特性インピーダンスの不整合を生じることがなく、特性インピーダンスが配線内で一定な多層配線基板とすることができる。これによって、高速信号処理のための高周波信号の反射を抑制することができ、良好な伝送特性を有する多層配線基板を提供することができる。
【００３９】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えることは何ら差し支えない。例えば、配線導体１６が設けられた絶縁層４の層数をさらに増やして多層積層した多層配線基板とすることができる。
【００４０】
また、上記実施の形態の説明において上下左右という用語は、単に図面上の位置関係を説明するために用いたものであり、実際の使用時における位置関係を意味するものではない。
【図面の簡単な説明】
【００４１】
【図１】本発明の多層配線基板の実施の形態の一例を示す断面図である。
【図２】本発明の多層配線基板の実施の形態の一例を示す分解斜視図である。
【図３】従来の多層配線基板の例を示す分解斜視図である。
【符号の説明】
【００４２】
１〜７：絶縁層
８，９：導体層
１０：第２導体層
１１ａ：半導体素子の搭載部
１２：複数の配線導体を含む配線群
１３：貫通導体
１４：貫通導体
１５：受けパッド
１６：配線導体
１７：接続パッド
【図１】
2009111132.tif 000003
【図２】
2009111132.tif 000004
【図３】
2009111132.tif 000005