(57)【要約】【課題】多結晶化の際に特性が損なわれないシリコン膜からなるシリコンアイランドを半導体膜として有する半導体装置を提供する。【解決手段】半導体装置Ｄは、絶縁基板１１と、絶縁基板１１上に設けられた絶縁膜１３と、絶縁膜１３上に設けられたポリシリコン膜からなるシリコンアイランド１４と、を備える。半導体装置Ｄは、絶縁基板１１と絶縁膜１３との間に、平面視で、シリコンアイランド１４を内包するように設けられたパターン膜１２をさらに備える。【選択図】図１
2009193996.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と
上記絶縁基板上に設けられた絶縁膜と、
上記絶縁膜上に設けられたポリシリコン膜からなるシリコンアイランドと、
を備え、
上記絶縁基板と上記絶縁膜との間に、平面視で、上記シリコンアイランドを内包するように設けられたパターン膜をさらに備えた半導体装置。
【請求項２】
請求項１に記載された半導体装置において、
上記絶縁基板が透明基板である半導体装置。
【請求項３】
請求項２に記載された半導体装置において、
上記パターン膜は、上記絶縁基板側からの光の上記シリコンアイランドへの入射を阻止する遮光膜である半導体装置。
【請求項４】
絶縁基板上にパターン膜を形成するパターン膜形成工程と、
上記パターン膜形成工程で形成したパターン膜を覆うように絶縁基板上に絶縁膜を形成する絶縁膜形成工程と、
上記絶縁膜形成工程で形成した絶縁膜上にシリコン膜を形成するシリコン膜形成工程と、
上記シリコン膜形成工程で形成したシリコン膜にレーザー光を走査照射してポリシリコン膜に加工する多結晶化工程と、
上記多結晶化工程で加工したポリシリコン膜からシリコンアイランドをパターンニングするパターンニング工程と、
を備え、
上記パターン膜形成工程において、パターン膜を、平面視で、シリコンアイランド形成予定部分を内包するように形成する半導体装置の製造方法。
【請求項５】
請求項４に記載された半導体装置の製造方法において、
上記多結晶化工程において、レーザー光の走査方向にシリコン膜の結晶をラテラル成長させる半導体装置の製造方法。
【請求項６】
請求項５に記載された半導体装置の製造方法において、
上記多結晶化工程において用いるレーザー光を、ＣＷレーザー光又は疑似ＣＷレーザー光とする半導体装置の製造方法。
【請求項７】
絶縁基板と
上記絶縁基板上に設けられた絶縁膜と、
上記絶縁膜上に設けられたポリシリコン膜からなるシリコンアイランドと、
を備え、
上記絶縁基板と上記絶縁膜との間に、平面視で、上記シリコンアイランドを内包するように設けられたパターン膜をさらに備えた表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法、並びに表示装置に関する。
【背景技術】
【０００２】
トップゲート構造のＴＦＴやｐｉｎダイオードといった半導体素子を備えた液晶表示装置では、バックライトからの光が半導体素子のシリコン膜のチャネル領域及びＬＤＤ領域に入射することによって起こるｏｆｆ電流の増加を防止するため、図５（ａ）及び（ｂ）にＴＦＴ（Thin Film Transistor）１０の例を示すように、チャネル領域及びＬＤＤ領域を覆うように遮光膜１２が設けられる（例えば、特許文献１）。
【０００３】
かかる構造のＴＦＴ１０を、ポリシリコン膜を用いて形成する場合、まず、ガラス基板などの透明な絶縁基板１１上に、Ｍｏなどのメタルからなる厚さ２００ｎｍ程度の遮光膜１２を形成し、その上に、厚さ３００ｎｍ程度の酸化シリコン膜からなるベース絶縁膜１３、及び厚さ５０ｎｍ程度のアモルファスシリコン膜を連続形成し、その後、レーザー光を照射してアモルファスシリコン膜をポリシリコン膜へと変化させる。そして、ポリシリコン膜からシリコンアイランド１４をパターンニングした後、その上に、厚さ８０ｎｍ程度のゲート絶縁膜１５を形成し、その上に、厚さ３００ｎｍ程度のＴｉなどからなるゲート電極１６ｂをパターンニングし、さらにその上に、厚さ３００ｎｍ程度のＳｉＮなどからなる層間絶縁膜１７を形成すると共にコンタクトホールを形成し、そこに、厚さ３００ｎｍ程度のＡｌなどからなるソース電極１８及びドレイン電極１９を形成する。
【０００４】
このとき、遮光膜１２を、ポリシリコン膜からなるシリコンアイランド１４のチャネル領域及びＬＤＤ領域を覆うように形成する。また、アモルファスシリコン膜を多結晶化させてポリシリコン膜に加工する際に用いられるレーザーは、一般的には、エキシマレーザーなどのパルスレーザーであり、線状に形成したレーザー光を複数回重ねながらアモルファスシリコン膜に照射することによって、結晶粒径が０．５μｍ程度のポリシリコン膜を形成することができる。最近では、ＣＷレーザーによる多結晶化やパルスレーザーを用いたＳＬＳ法などといった技術もあり、レーザー光の走査方向に延びる長さ数十μｍの細長い結晶を成長させることができる（ラテラル成長）。
【特許文献１】特開２００１−２８４５９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、エキシマレーザーなどのパルスレーザーを用いた多結晶化方法の場合、シリコン膜の溶融時間は短時間であるものの、ポリシリコン膜の下層に金属の遮光膜があると、レーザー照射時にその金属の遮光膜の温度も上昇し、図６（ａ）及び（ｂ）に示すように、ポリシリコン膜１４０における遮光膜１２の周縁に対応して形成された段差部分にピンホールが発生することがある。そして、かかるピンホールがポリシリコン膜１４０におけるシリコンアイランド形成予定部分１４’のソース領域やドレイン領域に対応する部分に発生すると、ＴＦＴ１０の特性が損なわれることとなる。
【０００６】
また、ＣＷレーザーによる多結晶化やパルスレーザーを用いたＳＬＳ法の場合、ラテラル成長が起きる程度にシリコン膜の溶融時間が長いために高い移動度を有し、図７（ａ）及び（ｂ）に示すように、ポリシリコン膜１４０における遮光膜１２の周縁に対応して形成された段差部分において、ポリシリコン膜１４０の膜厚が極端に薄くなったり、膜剥がれが発生することがある。そして、かかる薄膜化や膜剥がれがポリシリコン膜１４０におけるシリコンアイランド形成予定部分１４’のソース領域やドレイン領域に対応する部分に発生すると、高抵抗化によってＴＦＴ１０の特性が損なわれ、歩留まりが低くなることとなる。
【０００７】
本発明の目的は、多結晶化の際に特性が損なわれないシリコン膜からなるシリコンアイランドを半導体膜として有する半導体装置及びその製造方法、並びに表示装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明の半導体装置及び表示装置は、
絶縁基板と
上記絶縁基板上に設けられた絶縁膜と、
上記絶縁膜上に設けられたポリシリコン膜からなるシリコンアイランドと、
を備え、
上記絶縁基板と上記絶縁膜との間に、平面視で、上記シリコンアイランドを内包するように設けられたパターン膜をさらに備える。
【０００９】
以上の構成によれば、平面視で、パターン膜がシリコンアイランドを内包するように設けられているので、シリコン膜にレーザー光を走査照射してポリシリコン膜に加工する際において、シリコン膜の遮光膜のエッジに対応した段差部分がシリコンアイランド形成予定部分の外側に形成されることとなるため、シリコンアイランド形成予定部分にピンホール、薄膜化、或いは膜剥がれが発生することがなく、従って、この多結晶化の際にポリシリコン膜のシリコンアイランド形成予定部分において特性が損なわれることがない。
【００１０】
本発明の半導体装置は、上記絶縁基板が透明基板であってもよい。
【００１１】
その場合、本発明の半導体装置は、上記パターン膜が、上記絶縁基板側からの光の上記シリコンアイランドへの入射を阻止する遮光膜であってもよい。
【００１２】
本発明の半導体装置の製造方法は、
絶縁基板上にパターン膜を形成するパターン膜形成工程と、
上記パターン膜形成工程で形成したパターン膜を覆うように絶縁基板上に絶縁膜を形成する絶縁膜形成工程と、
上記絶縁膜形成工程で形成した絶縁膜上にシリコン膜を形成するシリコン膜形成工程と、
上記シリコン膜形成工程で形成したシリコン膜にレーザー光を走査照射してポリシリコン膜に加工する多結晶化工程と、
上記多結晶化工程で加工したポリシリコン膜からシリコンアイランドをパターンニングするパターンニング工程と、
を備え、
上記パターン膜形成工程において、パターン膜を、平面視で、シリコンアイランド形成予定部分を内包するように形成する。
【００１３】
本発明の半導体装置の製造方法は、上記多結晶化工程において、レーザー光の走査方向にシリコン膜の結晶をラテラル成長させてもよい。
【００１４】
その場合、本発明の半導体装置の製造方法は、上記多結晶化工程において用いるレーザー光を、ＣＷレーザー光又は疑似ＣＷレーザー光としてもよい。
【発明の効果】
【００１５】
本発明によれば、シリコン膜にレーザー光を走査照射してポリシリコン膜に加工する際において、シリコンアイランド形成予定部分にピンホール、薄膜化、或いは膜剥がれが発生することがなく、従って、この多結晶化の際にポリシリコン膜のシリコンアイランド形成予定部分において特性が損なわれることがない。
【発明を実施するための最良の形態】
【００１６】
以下、実施形態について図面に基づいて詳細に説明する。
【００１７】
本実施形態に係る液晶表示装置Ｄ（半導体装置）は、相互に対向するように設けられたＴＦＴ基板及びＣＦ基板を備え、それらの間に液晶層が設けられた構成を有する。ＴＦＴ基板には、複数の走査線が並行に延びるように設けられていると共に、それらの走査線に交差する方向に複数の信号線が並行に延びるように設けられ、そして、各交差部に画素電極が設けられている。各画素電極は、ＴＦＴを介して走査線及び信号線に電気的に接続されている。
【００１８】
図１（ａ）及び（ｂ）は、そのＴＦＴ１０を示す。
【００１９】
このＴＦＴ１０は、絶縁基板１１上にベース絶縁膜１３が設けられ、そのベース絶縁膜１３上にシリコンアイランド１４が設けられている。
【００２０】
絶縁基板１１は、例えば、ガラス基板、石英基板、プラスチック基板（アクリル樹脂等）などの透明基板で構成されている。
【００２１】
ベース絶縁膜１３は、例えば、ＳｉＯ２膜、ＳｉＮ膜等で構成されている。ベース絶縁膜１３は、膜厚が例えば１００〜３００ｎｍである。
【００２２】
シリコンアイランド１４は、ポリシリコン膜からなる。シリコンアイランド１４を構成するポリシリコン膜は、アモルファスシリコン膜等のシリコン膜にレーザー光Ｌを照射して多結晶化したものであり、膜面内方向に結晶がラテラル成長したものが好ましい。シリコンアイランド１４は、細長の短冊状にパターンニングされており、一端側が高濃度にＰやＢ等の不純物がドープされたソース領域１４ａ、他端側が同じく高濃度に不純物がドープされたドレイン領域１４ｂ、そして、それらの間の中間部分がチャネル領域１４ｃにそれぞれ構成され、ソース領域１４ａとチャネル領域１４ｃとの間、及びドレイン領域１４ｂとチャネル領域１４ｃとの間にそれぞれ低濃度に不純物がドープされたＬＤＤ領域１４ｄが構成されている。シリコンアイランド１４は、例えば膜厚が３０〜１００ｎｍである。
【００２３】
このＴＦＴ１０は、シリコンアイランド１４を覆うようにベース絶縁膜１３上にゲート絶縁膜１５が設けられている。
【００２４】
ゲート絶縁膜１５は、例えば、ＳｉＯ２膜等で構成されている。ゲート絶縁膜１５は、膜厚が例えば３０〜１５０ｎｍである。
【００２５】
このＴＦＴ１０は、ゲート絶縁膜１５上にシリコンアイランド１４のチャネル領域１４ｃに対応してゲート電極１６ｂが設けられている。つまり、このＴＦＴ１０はトップゲート型のものである。
【００２６】
ゲート電極１６ｂは、例えば、Ｔａ、ＭｏＴａやＭｏＷなどの合金、Ａｌ等で形成されている。ゲート電極１６ｂは、走査線１６ａから側方に突出し、平面視で、シリコンアイランド１４のチャネル領域１４ｃで交差する細長の短冊状にパターンニングされている。ゲート電極１６ｂは、例えば、ゲート幅が１〜１００μｍ、及び厚さが１００〜５００ｎｍである。
【００２７】
このＴＦＴ１０は、ゲート電極１６ｂを覆うようにゲート絶縁膜１５上に層間絶縁膜１７が設けられている。
【００２８】
層間絶縁膜１７は、例えば、ＳｉＯ２膜、ＳｉＮ膜等で構成されている。層間絶縁膜１７は、膜厚が例えば５００〜２０００ｎｍである。
【００２９】
このＴＦＴ１０は、層間絶縁膜１７にシリコンアイランド１４のソース領域１４ａ及びドレイン領域１４ｂに対応してコンタクトホールが形成され、層間絶縁膜１７上にそれらのコンタクトホールを介してシリコンアイランド１４のソース領域１４ａ及びドレイン領域１４ｂに電気的に接続されたソース電極１８及びドレイン電極１９が設けられている。
【００３０】
ソース電極１８及びドレイン電極１９は、例えば、Ａｌ、Ｔｉ等で形成されている。ソース電極１８及びドレイン電極１９は、厚さが例えば５００〜２０００ｎｍである。なお、ソース電極１８は図示しない信号線に電気的に接続されており、ドレイン電極１９は図示しない画素電極に電気的に接続されている。
【００３１】
そして、このＴＦＴ１０では、絶縁基板１１とベース絶縁膜１３との間に、平面視で、シリコンアイランド１４を内包するように遮光膜（パターン膜）１２が設けられている。この遮光層は、絶縁基板１１側からの光のシリコンアイランド１４への入射を阻止する機能を果たすものである。
【００３２】
遮光膜１２は、例えば、Ｃｒ、Ｍｏ等で形成されている。遮光膜１２は、例えば膜厚が２０〜１００ｎｍであり、平面視で、シリコンアイランド１４からはみ出した部分の幅がシリコンアイランド１４の膜厚と同程度であることがより好ましい。
【００３３】
このＴＦＴ１０は、ソース電極１８及びドレイン電極１９を覆うように層間絶縁膜１７上に図示しない平坦化絶縁膜が設けられ、その上にドレイン電極１９が電気的に接続された図示しない画素電極が設けられている。
【００３４】
平坦化絶縁膜は、例えば、ＳｉＯ２膜、ＳｉＮ膜、樹脂膜等で構成されている。平坦化絶縁膜は、膜厚が例えば２００〜１０００ｎｍである。
【００３５】
画素電極は、例えば、ＩＴＯ（Indium Tin Oxide）膜、ＩＺＯ（Indium Zinc Oxide）膜等で構成されている。画素電極は、厚さが例えば１００〜５００ｎｍである。
【００３６】
次に、実施形態１に係る液晶表示装置Ｄの製造方法について説明する。
【００３７】
この液晶表示装置Ｄの製造方法は、ＴＦＴ基板及びＣＦ基板を作製するアレイ工程、ＴＦＴ基板及びＣＦ基板を貼り合わせると共に、それらの間に液晶を注入して液晶パネルとするパネル工程、並びに、液晶パネルを電気的に制御可能に加工するモジュール工程からなるが、以下では、特にアレイ工程のＴＦＴ基板の製法について詳細に説明する。なお、アレイ工程のＣＦ基板の製法、パネル工程、及びモジュール工程は公知のものと同様である。
【００３８】
＜遮光膜形成工程（パターン膜形成工程）＞
アレイ工程におけるＴＦＴ基板の製造において、まず、洗浄した絶縁基板１１の一方の面にスパッタリングにより金属膜を形成した後、図２（ａ）及び（ｂ）に示すように、ＰＥＰ（Photo Engraving Process）により遮光膜１２のパターンを形成する。このとき、絶縁基板１１と遮光膜用の金属膜との間に、ＣＶＤ等により絶縁膜を形成してもよい。
【００３９】
ここで、遮光膜１２を、平面視で、シリコンアイランド形成予定部分１４’を内包するようにパターンニングして形成する。
【００４０】
＜ベース絶縁膜形成工程＞
遮光膜１２が形成された絶縁基板１１上に、遮光膜１２を覆うようにＣＶＤ（Chemical Vapor Deposition）によりベース絶縁膜１３を形成する。
【００４１】
＜シリコン膜形成工程＞
ベース絶縁膜１３上にＣＶＤによりシリコン膜（非晶質（アモルファス）のものでも結晶質のものでもいずれでもよい。）を形成する。
【００４２】
このとき、シリコン膜には遮光膜１２の縁に対応して段差が生じる。
【００４３】
＜多結晶化工程＞
シリコン膜に対し、図３（ａ）及び（ｂ）に示すように、線状のレーザー光Ｌを走査照射してシリコン膜を多結晶化させてポリシリコン膜１４０に加工する。
【００４４】
ここで、レーザーとしては、例えば、ＵＶレーザー、可視レーザー、赤外レーザー、エキシマレーザー等が挙げられる。レーザー光Ｌは、ＣＷ光、疑似ＣＷ光及びパルス光のいずれであってもよいが、結晶をレーザー光Ｌの走査方向にラテラル成長させる観点からは、ＣＷ光又は疑似ＣＷ光を用いるのが好適である。疑似ＣＷ光とは、モードロックレーザー等の周波数が１０ＭＨｚ以上のパルスレーザーであり、溶融した半導体膜が凝固する前に次のパルス光を照射し、効果の面でＣＷ光と同一視しうるものである。レーザー光Ｌの走査方向は、シリコンアイランド１４において電流が流れる方向である電流経路方向に平行な方向としてもよく、また、垂直な方向としてもよい。線状のレーザー光Ｌは、例えば、長さが０．０５〜１００ｍｍ、幅が５〜５０μｍ、パワーが５〜１００Ｗである。また、走査速度は例えば１０〜２０００ｍｍ／ｓｅｃである。
【００４５】
このとき、ポリシリコン膜１４０の遮光膜１２の縁による段差の部分では、溶融したシリコン膜がレーザー光Ｌの走査方向に引っ張られるように凝固することにより、ピンホール、薄膜化、或いは膜剥がれが発生することがある。しかしながら、その部分は、シリコンアイランド形成予定部分１４’の外側に位置する。
【００４６】
＜パターンニング工程＞
図４（ａ）及び（ｂ）に示すように、ポリシリコン膜１４０からＰＥＰによりシリコンアイランド１４をパターンニングする。
【００４７】
このとき、遮光膜１２の縁による段差の部分に発生したポリシリコン膜１４０のピンホール、薄膜化、或いは膜剥がれは除去され、従って、シリコンアイランド１４の電気的性能がそれによって悪影響を受けることはない。
【００４８】
＜ゲート絶縁膜・ゲート電極形成工程＞
シリコンアイランド１４を覆うようにＣＶＤによりゲート絶縁膜１５を形成し、その上にスパッタリングにより金属膜を形成した後、ＰＥＰによりゲートパターン１６を形成する。このゲートパターン１６には、走査線１６ａ、並びに、各画素に対応したＴＦＴ１０及びその他の半導体素子のＴＦＴのシリコンアイランド１４のチャネル領域１４ｃに対応するように設けられたゲート電極１６ｂが含まれる。
【００４９】
また、ゲート絶縁膜１５の形成後、シリコンアイランド１４のチャネル領域形成予定部を覆うマスクを設けて不純物のイオン注入を行い、また、ゲート電極１６ｂの形成後、ゲート電極１６ｂをマスクとして不純物のイオン注入を行うことにより、シリコンアイランド１４に、各々、不純物がドープされたソース領域１４ａ、ドレイン領域１４ｂ、及びＬＤＤ領域１４ｄを形成する。
【００５０】
＜層間絶縁膜・ソース電極・ドレイン電極形成工程＞
ゲートパターン１６を覆うようにＣＶＤにより層間絶縁膜１７を形成し、その層間絶縁膜１７に、各画素に対応したＴＦＴ１０及びその他の半導体素子のＴＦＴのシリコンアイランド１４のソース領域１４ａ及びドレイン領域１４ｂに対応するようにコンタクトホールを形成し、そして、その上からスパッタリングにより金属膜を形成した後、ＰＥＰにより信号線、並びに、各画素に対応したＴＦＴ１０及びドライバＩＣに含まれるＴＦＴのソース電極１８及びドレイン電極１９を形成する。
【００５１】
＜画素電極形成工程＞
ソース電極１８及びドレイン電極１９を覆うようにＣＶＤにより平坦化絶縁膜を形成し、その平坦化絶縁膜に、ドレイン電極１９に対応するようにコンタクトホールを形成し、そして、その上にスパッタリングにより透明金属膜を形成した後、ＰＥＰにより画素電極を形成する。
【００５２】
上記各工程を経て作製したＴＦＴ基板を、アレイ工程において並行して作製したＣＦ基板と共にパネル工程に移して液晶パネルに加工し、そして、その液晶パネルをモジュール工程に移して液晶表示装置Ｄとする。
【００５３】
以上の構成の液晶表示装置Ｄによれば、シリコン膜にレーザー光Ｌを走査照射してポリシリコン膜１４０に加工する際において、シリコンアイランド形成予定部分１４’にピンホール、薄膜化、或いは膜剥がれが発生することがなく、従って、この多結晶化の際にポリシリコン膜１４０のシリコンアイランド形成予定部分１４’において特性が損なわれることがない。
【００５４】
なお、本実施形態では、液晶表示装置Ｄとしたが、特にこれに限定されるものではなく、有機ＥＬ表示装置などの自発光型表示装置等であってもよく、また、その他の半導体装置であってもよい。
【００５５】
また、本実施形態では、平面視で、シリコンアイランド１４を内包するように設けられたパターン膜を遮光膜１２としたが、特にこれに限定されるものではなく、例えば、しきい値制御用の電位を与えて、ダブルゲート構造の下部電極としてもよい。
【００５６】
また、本実施形態では、トップゲート型のＴＦＴ１０としたが、特にこれに限定されるものではなく、ダブルゲート型ＴＦＴや光センサーなどのダイオードその他の半導体素子であってもよい。
【００５７】
また、本実施形態では、絶縁基板１１上に形成した１つの遮光膜１２（パターン膜）の上に１つのＴＦＴを形成したが、特にこれに限定されるものではなく、１つの遮光膜上に複数のＴＦＴを内包するように形成してもよい。
【産業上の利用可能性】
【００５８】
本発明は、半導体装置及びその製造方法、並びに表示装置について有用である。
【図面の簡単な説明】
【００５９】
【図１】実施形態に係る液晶表示装置におけるＴＦＴ基板のＴＦＴの（ａ）平面図及び（ｂ）断面図である。
【図２】遮光膜形成工程を説明するための（ａ）平面図及び（ｂ）断面図である。
【図３】多結晶化工程を説明するための（ａ）平面図及び（ｂ）断面図である。
【図４】パターンニング工程を説明するための（ａ）平面図及び（ｂ）断面図である。
【図５】従来の液晶表示装置におけるＴＦＴ基板のＴＦＴの（ａ）平面図及び（ｂ）断面図である。
【図６】エキシマレーザーを用いた従来の多結晶化工程を説明するための（ａ）平面図及び（ｂ）断面図である。
【図７】ＣＷレーザーを用いた従来の多結晶化工程を説明するための（ａ）平面図及び（ｂ）断面図である。
【符号の説明】
【００６０】
Ｄ  液晶表示装置（半導体装置）
Ｌ  レーザー光
１１  絶縁基板
１２  遮光膜（パターン膜）
１３  ベース絶縁膜
１４０  ポリシリコン膜
１４  シリコンアイランド
１４’  シリコンアイランド形成予定部分
【図１】
2009193996.tif 000003
【図２】
2009193996.tif 000004
【図３】
2009193996.tif 000005
【図４】
2009193996.tif 000006
【図５】
2009193996.tif 000007
【図６】
2009193996.tif 000008
【図７】
2009193996.tif 000009