(57)【要約】【課題】ＮＦを良好にしつつ広いダイナミックレンジと高い線形性を満足するＣＭＯＳプロセスの利得可変増幅器を提供する。【解決手段】一の入力端子ＩＮに対して並列に接続された複数の初段ＬＮＡ１〜４と、その後段に接続される次段ＬＮＡ５と、初段ＬＮＡ１〜４に流す制御電流ＩＢ１〜ＩＢ４を制御し、同時に流れる制御電流のトータル値が一定となるようにする可変電流源２０とを備え、制御電流が同時には流れることのない初段ＬＮＡ１〜４の出力線どうしを接続して複数の合成出力線Ｌ１，Ｌ２を形成し、これらを次段増幅器５の複数の入力端に別々に入力するように成し、次段増幅器５において、複数の入力端より入力された信号を各々増幅し、増幅した各信号を加算して出力するようにする。【選択図】        図１
2009005055.tif 000002
【特許請求の範囲】
【請求項１】
一の入力に対して並列に接続され、各々に流される制御電流によって増幅動作を行う複数の初段増幅器と、
上記複数の初段増幅器の少なくとも一部に対して当該初段増幅器の入力側に接続され、上記複数の初段増幅器に入力する信号のレベルがそれぞれ異なるものとなるように調整するレベル調整器と、
上記複数の初段増幅器の後段に接続される次段増幅器と、
上記複数の初段増幅器に流す上記制御電流を制御し、同時に流れる制御電流のトータル値が一定となるようにする可変電流源とを備え、
上記複数の初段増幅器のうち、上記制御電流が同時には流れることのない初段増幅器の出力線どうしを接続して複数の合成出力線を形成し、上記複数の合成出力線を上記次段増幅器の複数の入力端に別々に入力するように成し、
上記次段増幅器は、上記複数の入力端より入力された信号を各々増幅し、増幅した各信号を加算して出力することを特徴とする利得可変増幅器。
【請求項２】
上記複数の初段増幅器はそれぞれ、
入力信号の位相を反転して増幅する第１増幅器と、
上記入力信号を増幅する第２増幅器とを備えて構成され、
上記第１増幅器の出力信号と上記第２増幅器の出力信号とを加算して出力するようにしたことを特徴とする請求項１に記載の利得可変増幅器。
【請求項３】
上記複数の初段増幅器はそれぞれ、
上記可変電流源から上記制御電流が供給されていないときには上記第１増幅器および上記第２増幅器の動作をオフにするためのスイッチ手段を更に備えたことを特徴とする請求項２に記載の利得可変増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は利得可変増幅器に関し、特に、複数の増幅器を接続して利得可変範囲を大きくした利得可変増幅器に用いて好適なものである。
【背景技術】
【０００２】
通常、ラジオ受信機などの無線通信装置では、受信信号の利得を調整するためにＡＧＣ（Automatic Gain Control）回路が設けられている。高周波段に設けられるＲＦ（Radio Frequency）−ＡＧＣ回路は、アンテナで受信された高周波信号（アンテナ入力信号）のゲインを調節して、受信信号のレベルを一定に保つようにするものである。ＲＦ−ＡＧＣは、アンテナダンピング回路での減衰量やＬＮＡ（Low Noise Amplifier）等の利得を制御することで実現できる。
【０００３】
特に、車載機や携帯電話機などの移動体に実装されるラジオチューナでは、移動受信の幅広い受信電力に対応するために、ＬＮＡの利得可変幅（ダイナミックレンジ）を大きくすることが望まれる。例えば受信電力が小さいときには、高い利得と低い雑音特性が要求される。一方、受信電力が大きいときには、ＡＧＣの制御電圧とそれによって制御されるデシベル利得との関係がリニアになる、高い線形性も要求される。
【０００４】
この２つの要求を満足して広いダイナミックレンジを得るために、４つのカスコード増幅器を並列に接続し、これらのカスコード増幅器を受信電力に応じて連続的に切り替えて使用するように構成した利得可変低雑音増幅器が提案されている（例えば、非特許文献１参照）。なお、カスコード増幅器自体は、出力から入力への帰還が基本的に無いため、ＬＮＡとして多用されている。
【非特許文献１】シャープ技報  第８８号：２００４年４月発行「携帯機器向け地上デジタルテレビ放送用１セグメントチューナ」（図３〜図５）
【０００５】
この非特許文献１に記載の利得可変低雑音増幅器では、４つのカスコード増幅器に流すベース電流Ｉ１，Ｉ２，Ｉ３，Ｉ４を制御することにより、増幅器を連続的に切り替える回路形式が採用されている。具体的には、制御電圧が上昇するに従い、カスコード増幅器に流れるベース電流がＩ４→Ｉ３→Ｉ２→Ｉ１と適切な比率で連続的に変化していくようにするとともに、同時に流れるベース電流のトータル値が常に一定となるようにしている。
【０００６】
例えば、非特許文献１の図４において、制御電圧が０．８[Ｖ]未満の領域ではベース電流Ｉ４のみが流れ、１つのカスコード増幅器のみが動作する。一方、制御電圧が０．８[Ｖ]以上かつ１．２[Ｖ]未満の領域では２箇所のベース電流Ｉ４，Ｉ３が適切な比率で流れ、２つのカスコード増幅器が動作する。そして、当該動作した２つのカスコード増幅器の出力電流が抵抗負荷を利用して電圧に変換され、各電圧が加算されて増幅信号として出力される。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記非特許文献１の利得可変低雑音増幅器は、Ｂｉ−ＣＭＯＳ（Bipolar Complementary Metal Oxide Semiconductor）プロセスにより構成されている。このＢｉ−ＣＭＯＳプロセスを用いれば、電圧利得が２０[ｄＢ]程度、雑音指数が３[ｄＢ]程度のＬＮＡは一段のカスコード増幅器で実現できる。また、カスコード増幅器の出力段は抵抗負荷であるので、複数のカスコード増幅器の出力点を接続することにより、各カスコード増幅器の出力電圧を加算することができる。
【０００８】
これに対して、最近におけるトランジスタの高速化、小型化、低消費電力化といった要求に対応するために、非特許文献１の増幅器と同等またはそれ以上に良好な特性を有する利得可変増幅器を、ＣＭＯＳプロセスにより微細化した半導体により構成することが望まれる。この場合、電圧利得が２０[ｄＢ]以上、雑音指数が３[ｄＢ]以下のＬＮＡを一段のカスコード増幅器で実現することは難しい。そのため、複数のカスコード増幅器を多段接続する手法がとられる。
【０００９】
しかしながら、非特許文献１のように一般的な抵抗負荷のカスコード増幅器を用いた場合、ＣＭＯＳプロセスでは雑音指数（ＮＦ）を小さくすることが困難であり、所望のＮＦが得られなくなるため、受信感度が悪化してしまうという問題を生じる。そこで、一般的なカスコード増幅器の代わりにノイズキャンセル型のカスコード増幅器を用いれば、ＣＭＯＳプロセスでもＮＦを小さくすることが可能である。しかし、この種のカスコード増幅器の場合は出力段がソースフォロワ形式になるため、抵抗負荷のカスコード増幅器のようには各カスコード増幅器の出力信号を出力段で加算することができない。そのため、ＣＭＯＳプロセスで構成した複数のカスコード増幅器を単純に並列接続して電流制御するだけでは、ＮＦを良好にしつつ広いダイナミックレンジを確保することができない。
【００１０】
本発明は、このような問題を解決するために成されたものであり、ＣＭＯＳプロセスで広いダイナミックレンジを確保でき、かつ、良好な雑音指数を満足する利得可変増幅器を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記した課題を解決するために、本発明の利得可変増幅器は、一の入力に対して並列に接続され、各々に流される制御電流によって増幅動作を行う複数の初段増幅器と、複数の初段増幅器の後段に接続される次段増幅器と、複数の初段増幅器に流す制御電流を制御し、同時に流れる制御電流のトータル値が一定となるようにする可変電流源とを備え、制御電流が同時には流れることのない初段増幅器の出力線どうしを接続して複数の合成出力線を形成し、複数の合成出力線を次段増幅器の複数の入力端に別々に入力するように成し、次段増幅器は、複数の入力端より入力された信号を各々増幅し、増幅した各信号を加算して出力する。
【００１２】
本発明の他の態様では、複数の初段増幅器はそれぞれ、入力信号の位相を反転して増幅する第１増幅器と、入力信号を増幅する第２増幅器とを備えて構成され、第１増幅器の出力信号と第２増幅器の出力信号とを加算して出力するようにしている。
【００１３】
本発明のさらに他の態様では、複数の初段増幅器はそれぞれ、可変電流源から制御電流が供給されていないときに第１増幅器および第２増幅器の動作をオフにするためのスイッチ手段を更に備えている。
【発明の効果】
【００１４】
上記のように構成した本発明によれば、初段増幅器を構成するトランジスタの出力段がソースフォロワ形式になっていても、制御電流が同時には流れることのない初段増幅器、つまり、同時には動作することのない初段増幅器の出力線どうしが接続されるので、その接続された合成出力線において信号の加算が行われることはない。同時に動作している初段増幅器の出力信号の加算は、当該出力信号が複数の合成出力線を介して別々に入力される次段増幅器において行われる。これにより、ＣＭＯＳプロセスの利得可変増幅器においても広いダイナミックレンジを確保することができる。また、複数の初段増幅器に流す制御電流のトータル値が常に一定となるように制御されているので、低い雑音特性および、制御電圧と利得との関係における高い線形性も確保することができる。
【００１５】
本発明の他の態様によれば、初段増幅器の第１増幅器（反転増幅器）で生じたノイズが、第２増幅器より出力されるノイズと逆相で加算されることによって相殺される。これにより、ＣＭＯＳプロセスの利得可変増幅器において雑音指数の悪化を抑制することができ、良好な受信感度を得ることができる。
【００１６】
また、本発明の更に他の態様によれば、制御電流が供給されていない初段増幅器の第１増幅器および第２増幅器の動作をスイッチ手段によって完全にオフとすることができる。これにより、増幅動作に関与しない初段増幅器のトランジスタからノイズが生じないようにすることができるので、ＣＭＯＳプロセスの利得可変増幅器において雑音指数の悪化を抑制することができ、良好な受信感度を得ることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の一実施形態を図面に基づいて説明する。図１は、本実施形態による利得可変増幅器の構成例を示す図である。図１に示すように、本実施形態の利得可変増幅器は、４個の初段ＬＮＡ１〜４と、１個の次段ＬＮＡ５と、３個のアッテネータ１１〜１３と、可変電流源２０とを備えて構成されている。これらの構成は全て、ＣＭＯＳプロセスにより１つのＩＣチップに集積化されている。
【００１８】
４個の初段ＬＮＡ１〜４は、本発明における複数の初段増幅器に相当するものである。この４個の初段ＬＮＡ１〜４は、一の入力端子ＩＮに対して並列に接続され、可変電流源２０から各々に流される制御電流ＩＢ１〜ＩＢ４によって、当該初段増幅器１〜４に入力される信号の増幅動作を行う。
【００１９】
３個のアッテネータ１１〜１３は、本発明におけるレベル調整器に相当するものである。この３個のアッテネータ１１〜１３は、一の入力端子ＩＮに対して並列に接続され、４個の初段増幅器１〜４のうち、第２〜第４の初段増幅器２〜４の入力側に接続されている。３個のアッテネータ１１〜１３は、４個の初段ＬＮＡ１〜４に対して入力する信号のレベルがそれぞれ異なるものとなるように、一の入力端子ＩＮより入力される信号のレベルを調整するものである。
【００２０】
具体的には、アッテネータ１１〜１３は、一の入力端子ＩＮから入力される信号を減衰させる。アッテネータ１１〜１３の減衰量はそれぞれ異なっており、第１のアッテネータ１１＜第２のアッテネータ１２＜第３のアッテネータ１３の順に減衰量が大きくなるように設定されている。例えば、４個の初段ＬＮＡ１〜４の可変利得範囲がそれぞれ２０[ｄＢ]程度である場合、第１のアッテネータ１１の減衰量を２０[ｄＢ]、第２のアッテネータ１２の減衰量を４０[ｄＢ]、第３のアッテネータ１３の減衰量を６０[ｄＢ]に設定することが可能である。
【００２１】
この場合、第１の初段ＬＮＡ１は、一の入力端子ＩＮから入力される信号を増幅する。第２の初段ＬＮＡ２は、一の入力端子ＩＮから入力されて第１のアッテネータ１１で２０[ｄＢ]減衰された信号を増幅する。第３の初段ＬＮＡ３は、一の入力端子ＩＮから入力されて第２のアッテネータ１２で４０[ｄＢ]減衰された信号を増幅する。また、第４の初段ＬＮＡ４は、一の入力端子ＩＮから入力されて第３のアッテネータ１３で６０[ｄＢ]減衰された信号を増幅する。
【００２２】
なお、ここでは３個のアッテネータ１１〜１３を一の入力端子ＩＮに対して並列に接続する例について説明したが、これに限定されない。例えば、一の入力端子ＩＮに対して３個のアッテネータ１１〜１３を３段に縦続接続し、各段のアッテネータ１１〜１３の出力タップから信号を取り出して第２〜第４の初段ＬＮＡ２〜４にそれぞれ入力するようにしてもよい。この場合、例えば各アッテネータ１１〜１３の減衰量を２０[ｄＢ]としておけば、第１のアッテネータ１１の出力タップからは２０[ｄＢ]減衰された信号が取り出され、第２のアッテネータ１２の出力タップからは２段のトータルで４０[ｄＢ]減衰された信号が取り出され、第３のアッテネータ１３の出力タップからは３段のトータルで６０[ｄＢ]減衰された信号が取り出される。
【００２３】
また、ここでは４個の初段ＬＮＡ１〜４のうち、一部の初段ＬＮＡ２〜４に対してアッテネータ１１〜１３を接続する構成について説明したが、これに限定されない。例えば、全ての初段ＬＮＡ１〜４に対してアッテネータを接続するようにしてもよい。
【００２４】
可変電流源２０は、図示しないＡＧＣ回路から利得調整のための制御電圧ＶＡＧＣを入力し、当該制御電圧ＶＡＧＣに基づいて、４個の初段ＬＮＡ１〜４に流す制御電流ＩＢ１〜ＩＢ４および１個の次段ＬＮＡ５に流す制御電流ＩＢ５を発生する。このとき可変電流源２０は、４個の初段ＬＮＡ１〜４に流れる制御電流ＩＢ１〜ＩＢ４のトータル値が、制御電圧ＶＡＧＣの大きさにかかわらず常に一定となるように制御する。
【００２５】
図４は、４個の初段ＬＮＡ１〜４に流れる制御電流ＩＢ１〜ＩＢ４の例を示す図である。図４から分かるように、制御電圧ＶＡＧＣが約１．０５[Ｖ]未満の領域では第４の制御電流ＩＢ４のみが流れ、第４の初段ＬＮＡ４のみが動作する。また、制御電圧ＶＡＧＣが約１．０５[Ｖ]以上かつ約１．４[Ｖ]未満の領域では第４の制御電流ＩＢ４と第３の制御電流ＩＢ３とが適切な比率で流れ、第４の初段ＬＮＡ４および第３の初段ＬＮＡ３が動作する。また、制御電圧ＶＡＧＣが約１．４[Ｖ]以上かつ約１．４５[Ｖ]未満の領域では第３の制御電流ＩＢ３のみが流れ、第３の初段ＬＮＡ３のみが動作する。
【００２６】
このように、制御電圧ＶＡＧＣの値によっては、第４の制御電流ＩＢ４と第３の制御電流ＩＢ３とが同時に流れる領域がある。同様に、第３の制御電流ＩＢ３と第２の制御電流ＩＢ２とが同時に流れる領域があり、第２の制御電流ＩＢ２と第１の制御電流ＩＢ１とが同時に流れる領域がある。これに対して、第４の制御電流ＩＢ４と第１の制御電流ＩＢ１または第２の制御電流ＩＢ２とが同時に流れることはなく、第３の制御電流ＩＢ３と第１の制御電流ＩＢ１とが同時に流れることはない。
【００２７】
ここで、可変電流源２０は、第１〜第４の制御電流ＩＢ１〜ＩＢ４をそれぞれ単独で流すときの電流量と、第４の制御電流ＩＢ４と第３の制御電流ＩＢ３とを同時に流すときのトータルの電流量と、第３の制御電流ＩＢ３と第２の制御電流ＩＢ２とを同時に流すときのトータルの電流量と、第２の制御電流ＩＢ２と第１の制御電流ＩＢ１とを同時に流すときのトータルの電流量とが、どのような制御電圧ＶＡＧＣが供給されたときにも常に同じとなるように制御する。
【００２８】
以上のように、一の入力端子ＩＮより入力された信号とそれを３個のアッテネータ１１〜１３で２０[ｄＢ]ずつ深く減衰させた信号とを４個の初段ＬＮＡ１〜４にて増幅するように成し、それぞれの初段ＬＮＡ１〜４に流す制御電流ＩＢ１〜ＩＢ４を制御することにより、初段ＬＮＡ１〜４による増幅を連続的に切り替えるようにしている。具体的には、制御電圧ＶＡＧＣが上昇するに従い、初段ＬＮＡ１〜４に流れる制御電流ＩＢ１〜ＩＢ４がＩＢ４→ＩＢ３→ＩＢ２→ＩＢ１と適切な比率で連続的に変化するように制御する。
【００２９】
このようにすることで、初段ＬＮＡ１〜４の１つ１つでは２０[ｄＢ]程度しか確保できないダイナミックレンジに対して、４個の初段ＬＮＡ１〜４の全体として８０[ｄＢ]程度の広いダイナミックレンジを確保することができる。また、４個の初段ＬＮＡ１〜４に同時に流れる制御電流ＩＢ１〜ＩＢ４のトータル値が常に一定となるようにすることで、低い雑音特性および高い線形性も確保することができる。
【００３０】
可変電流源２０はまた、制御電流ＩＢ１〜ＩＢ４の一部を初段ＬＮＡ１〜４の一部に流していないときに、そのことを示すオフ電流ＩＢ１Ａ〜ＩＢ４Ａを発生して初段ＬＮＡ１〜４に出力する。具体的には、可変電流源２０は、第１の制御電流ＩＢ１を第１の初段ＬＮＡ１に流していないときは第１のオフ電流ＩＢ１Ａを発生し、第２の制御電流ＩＢ２を第２の初段ＬＮＡ２に流していないときは第２のオフ電流ＩＢ２Ａを発生する。また、第３の制御電流ＩＢ３を第３の初段ＬＮＡ３に流していないときは第３のオフ電流ＩＢ３Ａを発生し、第４の制御電流ＩＢ４を第４の初段ＬＮＡ４に流していないときは第４のオフ電流ＩＢ４Ａを発生する。
【００３１】
次段ＬＮＡ５は、本発明による次段増幅器に相当するものであり、４個の初段ＬＮＡ１〜４の後段に接続される。ここで、４個の初段ＬＮＡ１〜４のうち、制御電流ＩＢ１〜ＩＢ４が同時には流れることのない初段ＬＮＡの出力線どうしを接続して複数の合成出力線Ｌ１，Ｌ２を形成し、当該複数の合成出力線Ｌ１，Ｌ２を次段ＬＮＡ５の複数の入力端子ＩＮ１，ＩＮ２に別々に入力する。
【００３２】
具体的には、制御電流ＩＢ１，ＩＢ３が同時には流れることのない第１の初段ＬＮＡ１と第３の初段ＬＮＡ３の出力線どうしを接続して第１の合成出力線Ｌ１を形成する。また、制御電流ＩＢ２，ＩＢ４が同時には流れることのない第２の初段ＬＮＡ２と第４の初段ＬＮＡ４の出力線どうしを接続して第２の合成出力線Ｌ２を形成する。そして、当該２本の合成出力線Ｌ１，Ｌ２を次段ＬＮＡ５の複数の入力端子ＩＮ１，ＩＮ２に別々に入力する。次段ＬＮＡ５は、２つの入力端子ＩＮ１，ＩＮ２より入力された信号を各々増幅し、増幅した各信号を加算して出力する。
【００３３】
次に、本実施形態による初段ＬＮＡ１〜４の回路構成を説明する。初段ＬＮＡ１〜４は何れも同様の回路構成を有するので、以下では代表として第１の初段ＬＮＡ１の構成について説明する。図２は、当該第１の初段ＬＮＡ１の構成例を示す回路図である。
【００３４】
図２において、入力端子ＩＮに接続されたｐＭＯＳトランジスタＰ１およびｎＭＯＳトランジスタＮ１は反転増幅器を構成する。反転増幅器Ｐ１，Ｎ１は、入力端子ＩＮより入力される信号の位相を反転して増幅する。増幅された信号は、カップリングコンデンサＣ１を介して次段に出力される。カップリングコンデンサＣ１の次段に接続されたｎＭＯＳトランジスタＮ４は、ソースフォロワのバッファアンプである。これらの反転増幅器Ｐ１，Ｎ１およびバッファアンプＮ４により本発明の第１増幅器５０が構成される。
【００３５】
入力端子ＩＮに対して反転増幅器Ｐ１，Ｎ１と並列に接続されたｎＭＯＳトランジスタＮ２，Ｎ３はカスコード増幅器であり、本発明の第２増幅器６０に相当する。カスコード接続の前段に当たるｎＭＯＳトランジスタＮ２はソース接地増幅器であり、カスコード接続の後段に当たるｎＭＯＳトランジスタＮ３はゲート接地増幅器である。この第２増幅器６０は、入力端子ＩＮより入力される信号を増幅する。ｎＭＯＳトランジスタＮ５，Ｎ６は、第２増幅器６０のカスコード接続の後段に当たるトランジスタＮ３に対してゲート接地用のバイアスを与えるためのバイアス回路である。
【００３６】
ここで、第１増幅器５０の出力（トランジスタＮ４のソース）と第２増幅器６０の出力（トランジスタＮ３のドレイン）とが結線されて、第１の初段ＬＮＡ１の出力端子ＯＵＴ１に接続されている。第１増幅器５０に関しては、入力信号が反転増幅器Ｐ１，Ｎ１で逆相増幅され、その増幅信号がバッファアンプＮ４のソースフォロワで出力端子ＯＵＴ１に同相出力（増幅なし）されている。このため、出力端子ＯＵＴ１に出力される信号は入力信号と逆相になっている。一方、第２増幅器６０に関しては、ソース接地増幅器Ｎ２で入力信号が逆相増幅され、その増幅信号がゲート接地増幅器Ｎ３を通して出力端子ＯＵＴ１に同相出力（増幅なし）されている。このため、出力端子ＯＵＴ１に出力される信号は入力信号と逆相になっている。このように、第１増幅器５０で増幅された信号と第２増幅器６０で増幅された信号は、初段ＬＮＡ１の出力端子ＯＵＴ１において位相が同相になっているため、互いにキャンセルされることはない。
【００３７】
これに対して、反転増幅器Ｐ１，Ｎ１のソースおよびドレインで発生したノイズは、カップリングコンデンサＣ１およびバッファアンプＮ４を通じて初段ＬＮＡ１の出力端子ＯＵＴ１に同相で出力される（増幅なし）。一方、抵抗Ｒ１と信号源抵抗（図示せず）とで分圧（減衰）されて入力端子ＩＮに同相で出力されたノイズが、ソース接地増幅器Ｎ２で逆相増幅される。このため、反転増幅器Ｐ１，Ｎ１で発生してバッファアンプＮ４を通して出力端子ＯＵＴ１に出力されるノイズの位相と、第２増幅器６０を通して出力端子ＯＵＴ１に出力されるノイズの位相とが逆相になるため、反転増幅器Ｐ１，Ｎ１で発生するノイズを出力端子ＯＵＴ１においてキャンセルすることができる。このため、従来のようにバイポーラトランジスタを単純にカスコード接続しただけのカスコード増幅器よりも低雑音になる。
【００３８】
ｎＭＯＳトランジスタＮ７，Ｎ８は電流ミラー回路であり、基準電流として一方のトランジスタＮ７側のドレインに制御電流ＩＢ１を入力し、他方のトランジスタＮ８側のドレインにも同じ制御電流ＩＢ１が流れるようにする。また、ｐＭＯＳトランジスタＰ２〜Ｐ５も電流ミラー回路を構成しており、ｎＭＯＳトランジスタＮ８から出力される制御電流ＩＢ１を基準電流として１つのトランジスタＰ５側のドレインに入力し、他のトランジスタＰ２〜Ｐ４側のドレインに制御電流ＩＢ１と比例した電流が流れるようにする。
【００３９】
このように、２つの電流ミラー回路Ｎ７〜Ｎ８、Ｐ２〜Ｐ５の組み合わせにより、第１増幅器５０、第２増幅器６０およびバイアス回路Ｎ５，Ｎ６に制御電流ＩＢ１と比例した電流が供給されるようにしている。すなわち、可変電流源２０より入力された制御電流ＩＢ１が２つの電流ミラー回路Ｎ７〜Ｎ８、Ｐ２〜Ｐ５を通って、当該制御電流ＩＢ１に比例した電流が第１増幅器５０、第２増幅器６０およびバイアス回路Ｎ５，Ｎ６に供給される。これにより、初段ＬＮＡ１の利得が制御電流ＩＢ１によって制御されるように成されている。
【００４０】
インバータＩＮＶ１，ＩＮＶ２、ｐＭＯＳトランジスタＰ６およびｎＭＯＳトランジスタＮ９〜Ｎ１０は本発明のスイッチ手段を構成する。このスイッチ手段は、可変電流源２０から制御電流ＩＢ１が供給されていないときに、第１増幅器５０および第２増幅器６０の動作を完全にオフにするためのものである。
【００４１】
２つのインバータＩＮＶ１，ＩＮＶ２は縦続接続されており、初段のインバータＩＮＶ１にはオフ電流ＩＢ１Ａが入力される。前段のインバータＩＮＶ１の出力端は、ｐＭＯＳトランジスタＰ６のゲートに接続されている。このｐＭＯＳトランジスタＰ６のドレインは、電流ミラー回路を構成するｐＭＯＳトランジスタＰ２〜Ｐ５のゲートに接続されている。なお、ｐＭＯＳトランジスタＰ２〜Ｐ６のソースは何れも電源電圧ＶＤＤに接続されている。
【００４２】
一方、後段のインバータＩＮＶ２の出力端は、ｎＭＯＳトランジスタＮ９，Ｎ１０のゲートに接続されている。ｎＭＯＳトランジスタＮ９のドレインは第１増幅器５０を構成するトランジスタＮ４のゲートに接続されており、ｎＭＯＳトランジスタＮ１０のドレインは第２増幅器６０を構成するトランジスタＮ３のゲートに接続されている。また、ｎＭＯＳトランジスタＮ９，Ｎ１０のソースはグランドに接続されている。
【００４３】
また、前段のインバータＩＮＶ１の入力端はｎＭＯＳトランジスタＮ１１のドレインに接続されている。ｎＭＯＳトランジスタＮ１１のゲートは電流ミラー回路Ｎ７，Ｎ８の入力端（制御電流ＩＢ１の入力端）に接続されており、ソースはグランドに接続されている。
【００４４】
ここで、上記のように構成したスイッチ手段の動作を説明する。可変電流源２０から制御電流ＩＢ１が供給されていないとき（制御電流ＩＢ１がロウレベル）は、可変電流源２０からオフ電流ＩＢ１Ａが供給される。そして、前段のインバータＩＮＶ１によって位相が反転されたオフ電流ＩＢ１Ａは、ｐＭＯＳトランジスタＰ６のゲートに供給される。このとき、前段のインバータＩＮＶ１の出力端はロウレベルとなり、ｐＭＯＳトランジスタＰ６はオンとなる。
【００４５】
これにより、ｐＭＯＳトランジスタＰ６のドレインから出力されるハイレベルの信号が、電流ミラー回路を構成するｐＭＯＳトランジスタＰ２〜Ｐ５のゲートに供給されることになる。したがって、ｐＭＯＳトランジスタＰ２〜Ｐ５は何れもオフとなる。ｐＭＯＳトランジスタＰ２〜Ｐ５がオフとなることにより、第１増幅器５０（反転増幅器Ｐ１，Ｎ１）、第２増幅器６０およびバイアス回路Ｎ５，Ｎ６を電源電圧ＶＤＤから完全に切り離すことができる。
【００４６】
一方、後段のインバータＩＮＶ２により位相が元に戻されたオフ電流ＩＢ１Ａは、ｎＭＯＳトランジスタＮ９，Ｎ１０のゲートに供給される。これにより、インバータＩＮＶ２から出力されるハイレベルの信号が、ｎＭＯＳトランジスタＮ９，Ｎ１０のゲートに供給されることになる。したがって、ｎＭＯＳトランジスタＮ９，Ｎ１０は何れもオンとなる。このため、トランジスタＮ３，Ｎ４は何れもゲートがロウレベルとなって完全にオフとなる。
【００４７】
以上のように、可変電流源２０から制御電流ＩＢ１が供給されていないときには、第１増幅器５０、第２増幅器６０およびバイアス回路Ｎ５，Ｎ６が電源電圧ＶＤＤから完全に切り離される。また、第１増幅器５０を構成するトランジスタＮ４および第２増幅器６０を構成するトランジスタＮ３が何れも完全にオフとなる。これにより、第１増幅器５０および第２増幅器６０の動作を完全にオフとすることができる。
【００４８】
なお、可変電流源２０から初段ＬＮＡ１に制御電流ＩＢ１が供給されているときは、ｎＭＯＳトランジスタＮ１１がオンとなり、オフ電流ＩＢ１ＡはｎＭＯＳトランジスタＮ１１を通ってグランドＧＮＤに引き込まれる。
【００４９】
次に、本実施形態による次段ＬＮＡ５の回路構成を説明する。図３は、当該次段ＬＮＡ５の構成例を示す回路図である。図３において、Ｃ２１，Ｃ２２は２本の合成出力線Ｌ１，Ｌ２に接続されたカップリングコンデンサである。この２つのカップリングコンデンサＣ２１，Ｃ２１に対してそれぞれカスコード増幅器が接続されている。
【００５０】
第１の合成出力線Ｌ１に対してカップリングコンデンサＣ２１を介して接続されるカスコード増幅器は、カスコード接続された２つのｎＭＯＳトランジスタＮ２１，Ｎ２３から構成される。また、第２の合成出力線Ｌ２に対してカップリングコンデンサＣ２２を介して接続されるカスコード増幅器は、カスコード接続された２つのｎＭＯＳトランジスタＮ２２，Ｎ２３から構成される。
【００５１】
ｎＭＯＳトランジスタＮ２３は、第１の合成出力線Ｌ１から供給される信号を増幅するカスコード増幅器の２段目の増幅器と、第２の合成出力線Ｌ２から供給される信号を増幅するカスコード増幅器の２段目の増幅器とを兼用している。そして、このｎＭＯＳトランジスタＮ２３のドレイン側、すなわち、カスコード増幅器の出力段（次段ＬＮＡ５の出力端子ＯＵＴ側）には負荷抵抗ＲＬが接続されている。
【００５２】
すなわち、次段ＬＮＡ５は、第１の合成出力線Ｌ１から一方の入力端子ＩＮ１を介して供給される信号と、第２の合成出力線Ｌ２から他方の入力端子ＩＮ２を介して供給される信号とを２つのカスコード増幅器にて各々増幅し、増幅した各信号を加算して出力端子ＯＵＴから出力するように成されている。
【００５３】
ｎＭＯＳトランジスタＮ２４，Ｎ２５は、カスコード接続の後段に当たるｎＭＯＳトランジスタＮ２３に対してゲート接地用のバイアスを与えるためのトランジスタである。ｎＭＯＳトランジスタＮ２６は電流ミラー回路を構成する一方のトランジスタであり、カスコード接続の前段に当たるｎＭＯＳトランジスタＮ２１，Ｎ２２と共に電流ミラー回路を構成する。
【００５４】
すなわち、ｎＭＯＳトランジスタＮ２６のドレインに基準電流として制御電流ＩＢ５を入力し、カスコード増幅器の前段側に当たるｎＭＯＳトランジスタＮ２１，Ｎ２２のドレインに制御電流ＩＢ５と比例した電流が流れるようにする。つまり、可変電流源２０よりｎＭＯＳトランジスタＮ２６に入力された制御電流ＩＢ５に比例した電流が、当該ｎＭＯＳトランジスタＮ２６に電流ミラー接続された２つのカスコード増幅器に供給される。これにより、次段ＬＮＡ５の利得が制御電流ＩＢ５によって制御されるように成されている。
【００５５】
以上詳しく説明したように、本実施形態では、初段ＬＮＡ１〜４と次段ＬＮＡ５との２段構成にして、制御電流ＩＢ１〜ＩＢ４が同時には流れることのない初段ＬＮＡ１〜４、つまり、同時には動作することのない初段ＬＮＡ１〜４の出力線どうしを接続し、その合成出力線Ｌ１，Ｌ２を次段ＬＮＡ５に各々入力するようにしている。そして、同時に動作している初段ＬＮＡ１〜４の出力信号の加算は次段増幅器５において行うようにしている。
【００５６】
これにより、出力段がソースフォロワになっているＣＭＯＳプロセスの利得可変増幅器においても、同時に動作している初段増幅器１〜４の出力信号を次段増幅器５において加算することができるので、広いダイナミックレンジを確保することができる。また、複数の初段ＬＮＡ１〜４に流す制御電流ＩＢ１〜ＩＢ４のトータル値が常に一定となるように制御しているので、低い雑音特性および、制御電圧と利得との関係における高い線形性も確保することができる。
【００５７】
また、本実施形態によれば、初段ＬＮＡ１〜４の反転増幅器Ｐ１，Ｎ１で生じたノイズが、当該反転増幅器Ｐ１，Ｎ１に対して並列に接続された第２増幅器６０より出力されるノイズと逆相で加算されることによって相殺される。これにより、ＣＭＯＳプロセスの初段ＬＮＡ１〜４において雑音指数の悪化を抑制することができる。
【００５８】
さらに、本実施形態によれば、制御電流ＩＢ１〜ＩＢ４が供給されていない初段ＬＮＡ１〜４の第１増幅器５０および第２増幅器６０の動作をスイッチ手段によって完全にオフとすることができる。これにより、増幅動作に関与しない初段ＬＮＡ１〜４のトランジスタからノイズが生じないようにすることができるので、ＣＭＯＳプロセスの初段ＬＮＡ１〜４において雑音指数の悪化を抑制することができる。
【００５９】
一般に、増幅器を縦続接続したときの全体の雑音指数ＮＦは、下記の式で与えられる。
ＮＦ＝ＮＦ１＋(ＮＦ２−１)/Ｇ１＋(ＮＦ３−１)/Ｇ１＊Ｇ２＋・・・
ここで、ＮＦ１は１段目の増幅器の雑音指数、ＮＦ２は２段目の増幅器の雑音指数、ＮＦ３は３段目の増幅器の雑音指数である。また、Ｇ１は１段目の増幅器の利得、Ｇ２は２段目の増幅器の利得である。
【００６０】
上述の式から分かるように、増幅器全体の雑音指数ＮＦを小さくするには、
（１）１段目の増幅器の雑音指数ＮＦ１を小さくする
（２）１段目の増幅器の利得Ｇ１を大きくする
ことが必要となる。本実施形態で言えば、初段増幅器１〜４の雑音指数を小さくすることが特に求められる。これに対して本実施形態では、上述のように初段増幅器１〜４の雑音指数を小さくすることができるので、利得可変増幅器全体の雑音指数を小さくすることができ、良好な受信感度を得ることができる。
【００６１】
なお、上記実施形態では、初段ＬＮＡ１〜４の数を４個としたが、これは単なる一例に過ぎない。また、上記実施形態では、２つの初段ＬＮＡの出力を結線して合成出力線を形成しているが、これも単なる一例に過ぎない。すなわち、制御電流が同時に流れた初段ＬＮＡどうしであれば、３つ以上の初段ＬＮＡの出力を結線して合成出力線を形成するようにしても良い。
【００６２】
また、上記実施形態では、４つの制御電流ＩＢ１〜ＩＢ４のうち多くとも２つの制御電流を同時に流す例について説明したが、これに限定されない。例えば、初段ＬＮＡの数を４個より多くする場合において、３つ以上の制御電流を同時に流すケースがあっても良い。
【００６３】
また、上記実施形態の利得可変増幅器は、例えばラジオチューナのＲＦ−ＡＧＣ回路に用いて好適であるが、ＲＦ−ＡＧＣ回路以外にも適用することが可能である。ＲＦ−ＡＧＣ回路以外に適用する場合、第２〜第４の初段ＬＮＡ２〜４の入力段にアッテネータ１１〜１３を接続する代わりに、増幅器を接続しても良い。すなわち、上記実施形態では、入力信号を２０[ｄＢ]ずつ減衰させることによってトータルで８０[ｄＢ]のダイナミックレンジを確保する例について説明したが、入力信号を２０[ｄＢ]ずつ増幅させることによってトータルで８０[ｄＢ]のダイナミックレンジを確保するようにしても良い。この場合は、アッテネータ１１〜１３の代わりに用いる増幅器が、本発明のレベル調整器を構成する。
【００６４】
また、上記実施形態では、図２に示すインバータＩＮＶ１，ＩＮＶ２、ｐＭＯＳトランジスタＰ６およびｎＭＯＳトランジスタＮ９〜Ｎ１０によってスイッチ手段を構成する例について説明したが、これは一例に過ぎない。例えば、インバータＩＮＶ１，ＩＮＶ２およびｐＭＯＳトランジスタＰ６によってスイッチ手段を構成しても良い。この場合は少なくとも、可変電流源２０から制御電流ＩＢ１〜ＩＢ４が供給されていないときに、第１増幅器５０、第２増幅器６０およびバイアス回路Ｎ５，Ｎ６を電源電圧ＶＤＤから完全に切り離すことができる。制御電流ＩＢ１〜ＩＢ４が供給されていないので増幅動作は行われないが、その場合に電源電圧ＶＤＤからトランジスタを完全に切り離すことにより、雑音指数の悪化を抑制することができる。
【００６５】
または、ｎＭＯＳトランジスタＮ９〜Ｎ１０によってスイッチ手段を構成するようにしても良い。この場合は少なくとも、第１増幅器５０を構成するトランジスタＮ４および第２増幅器６０を構成するトランジスタＮ３は何れもゲートがロウレベルとなって完全にオフとなる。これにより、可変電流源２０から制御電流ＩＢ１〜ＩＢ４が供給されていないときに、第１増幅器５０および第２増幅器６０の動作を完全にオフとすることにより、雑音指数の悪化を抑制することができる。
【００６６】
また、上記実施形態では、次段ＬＮＡ５を構成する２つのカスコード増幅器において、カスコード接続における前段側のトランジスタの出力段において信号の加算を行う例について説明したが、これに限定されない。例えば、カスコード接続における後段側のトランジスタの出力段において信号の加算を行うようにしても良い。
【００６７】
その他、上記実施形態は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【産業上の利用可能性】
【００６８】
本発明は、複数の増幅器を接続して利得可変範囲を大きくした利得可変増幅器に有用である。例えば、本発明の利得可変増幅器は、車載機や携帯電話機などの移動体に実装されるラジオチューナに用いて好適である。
【図面の簡単な説明】
【００６９】
【図１】本実施形態による利得可変増幅器の構成例を示す図である。
【図２】本実施形態による初段ＬＮＡの構成例を示す回路図である。
【図３】本実施形態による次段ＬＮＡの構成例を示す回路図である。
【図４】４個の初段ＬＮＡに流れる制御電流の例を示す図である。
【符号の説明】
【００７０】
１〜４  初段ＬＮＡ
５  次段ＬＮＡ
１１〜１３  アッテネータ
２０  可変電流源
５０  第１増幅器
６０  第２増幅器
Ｐ１，Ｎ１  反転増幅器
Ｎ４  バッファアンプ
Ｎ２，Ｎ３  カスコード増幅器
ＩＮＶ１，ＩＮＶ２  スイッチ手段を構成するインバータ
Ｐ６  スイッチ手段を構成するｐＭＯＳトランジスタ
Ｎ９〜Ｎ１０  スイッチ手段を構成するｎＭＯＳトランジスタ
Ｎ２１〜Ｎ２３  ２組のカスコード増幅器
【図１】
2009005055.tif 000003
【図２】
2009005055.tif 000004
【図３】
2009005055.tif 000005
【図４】
2009005055.tif 000006