(57)【要約】【課題】  増幅率を制御する制御コードを電圧に変換するＤＡ変換部を有するＶＣＡ回路において、ＤＡ変換部のスイッチ素子としてバイポーラトランジスタを用いてもベース電流やリーク電流の影響による直線性誤差を小さくする。【解決手段】  入力信号を増幅又は減衰する第１増幅／減衰回路（１１）と、入力信号を増幅又は減衰する第２増幅／減衰回路（１２）と、第１入力端子と第２入力端子とを有し、第１の増幅／減衰回路で増幅又は減衰した信号を第１入力端子に受け、第２増幅／減衰回路で増幅又は減衰した信号を第２入力端子に受け、ｎビットのディジタル入力に応じた電圧を生成する抵抗ラダー＆スイッチ回路（１３）と、該回路の出力を非反転入力端子に受け第２増幅／減衰回路の出力または入力信号を増幅又は減衰する第３増幅／減衰回路（１５）の出力をフィードバック抵抗が接続されている反転入力端子に受ける差動増幅回路（１４）とを備える構成とした。【選択図】  図１
2009071376.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅又は減衰する第１の増幅／減衰回路と、
前記入力信号を増幅又は減衰する第２の増幅／減衰回路と、
第１入力端子と第２入力端子とを有し、前記第１の増幅／減衰回路で増幅又は減衰した信号を前記第１入力端子に受け、前記第２の増幅／減衰回路で増幅又は減衰した信号を前記第２入力端子に受け、ｎビット（ｎは正の整数）のディジタル入力に応じた電圧を生成する抵抗ラダー＆スイッチ回路と、
前記抵抗ラダー＆スイッチ回路の出力を非反転入力端子に受け、前記第２の増幅／減衰回路の出力、または前記入力信号を増幅又は減衰する第３の増幅／減衰回路の出力、をフィードバック抵抗が接続されている反転入力端子に入力抵抗を介して受ける差動増幅回路と、を備え、
前記抵抗ラダー＆スイッチ回路は、
出力点と定電位点との間に直列に接続されたｎ個の第１抵抗と、
前記ｎ個の第１抵抗のそれぞれの接続点と前記第１入力端子および前記第２入力端子との間にそれぞれ設けられたｎ個の切替えスイッチと、
前記切替えスイッチのコモン端子側と前記ｎ個の第１抵抗のそれぞれの接続点との間に設けられたｎ個の第２抵抗とを有し、
前記切替えスイッチが前記ｎビットのディジタル入力に応じて前記第１入力端子または前記第２入力端子の信号を前記コモン端子側へ伝達し、前記第１抵抗と第２抵抗からなるラダー抵抗回路で分圧、合成した電圧を生成して前記出力点より出力するように構成されていることを特徴とする可変利得増幅回路。
【請求項２】
前記第２抵抗の抵抗値は前記第１抵抗の抵抗値の２倍に設定されていることを特徴とする請求項１に記載の可変利得増幅回路。
【請求項３】
前記切替えスイッチはそれぞれバイポーラ・トランジスタにより構成されていることを特徴とする請求項１または２に記載の可変利得増幅回路。
【請求項４】
前記入力抵抗および前記フィードバック抵抗が可変抵抗により構成されていることを特徴とする請求項１〜３のいずれかに記載の可変利得増幅回路。
【請求項５】
前記第１の増幅／減衰回路又は／および前記第２の増幅／減衰回路は、反転入力端子と定電位点との間に接続された抵抗および反転入力端子と出力端子との間に接続されたフィードバック抵抗とを有する差動増幅回路により構成され、該差動増幅回路の前記抵抗およびフィードバック抵抗が可変抵抗により構成されていることを特徴とする請求項４に記載の可変利得増幅回路。
【請求項６】
前記第１の増幅／減衰回路又は／および前記第２の増幅／減衰回路は、入力端子と出力点との間に直列形態に接続されたバッファおよび抵抗と、前記出力点と接地点との間に接続された抵抗とを有する減衰回路により構成され、該減衰回路を構成する前記抵抗が可変抵抗により構成されていることを特徴とする請求項４に記載の可変利得増幅回路。
【請求項７】
前記可変抵抗は不揮発性記憶手段に格納されている値に応じた抵抗値を有するように設定可能に構成されていることを特徴とする請求項４〜６のいずれかに記載の可変利得増幅回路。
【請求項８】
チューナからの信号が入力されるようにされた請求項４〜６のいずれかに記載の可変利得増幅回路と、該可変利得増幅回路の出力または複数の外部機器から供給される信号のいずれか１つを選択するための切替えスイッチとが１つの半導体チップ上に形成されていることを特徴とする信号切替え用半導体集積回路。
【請求項９】
前記可変利得増幅回路内の可変抵抗の抵抗値を決定する値を格納可能な不揮発性記憶手段が上記半導体チップ上に形成されていることを特徴とする請求項８に記載の信号切替え用半導体集積回路。
【請求項１０】
前記可変利得増幅回路内の可変抵抗の抵抗値を決定する値を外部から付与するための外部端子が上記半導体チップに設けられていることを特徴とする請求項８に記載の信号切替え用半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御可変利得増幅回路およびこれを内蔵した信号切替え用半導体集積回路に関し、特に抵抗ラダーおよび切替えスイッチを備えたＤＡ変換回路と差動増幅回路とを有する可変利得増幅回路に利用して有効な技術に関する。
【背景技術】
【０００２】
従来、オーディオ信号や映像信号をディジタル信号処理するシステムでは、チューナで受信した信号を増幅して所望の振幅の信号としてＡＤ変換回路に供給するため、ＶＣＡ回路（電圧制御可変利得増幅回路）が用いられている。ＶＣＡ回路は電圧で増幅率（利得）を制御するものが多いが、ディジタル信号処理システムでは、ＶＣＡ回路の増幅率をＣＰＵ等からの制御コードで制御できると便利であるため、制御コードを電圧に変換するＤＡ変換機能を取り込んだＶＣＡ回路が種々提案されている。
【０００３】
図８は、ＤＡ変換部を有するＶＣＡ回路の回路例を示す。このＶＣＡ回路は、フィードバック抵抗Ｒｆを有する差動増幅回路ＡＭＰの反転入力端子と接地点との間に接続された直列ラダー抵抗Ｒ１〜Ｒｎおよび各抵抗と並列に接続されたスイッチ素子ＳＷ１〜ＳＷｎからなるＤＡ変換部により差動増幅回路ＡＭＰの増幅率（利得）を制御して、非反転入力端子に入力されているアナログ信号を増幅するものである。このＶＣＡ回路では、制御コードに応じてオンされるスイッチ素子ＳＷ１〜ＳＷｎの組合せ（数）が変わり、直列ラダー抵抗の合成抵抗が変化することで増幅率が変化する。
【特許文献１】特開２０００−３４１１２７号公報
【特許文献２】特開２００１−３４５７０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図８のＶＣＡ回路においては、スイッチ素子ＳＷ１〜ＳＷｎとしてバイポーラ・トランジスタまたはＭＯＳＦＥＴが使用される。ＭＯＳＦＥＴを使用した場合、そのオン抵抗が比較的大きいため、直列ラダー抵抗回路における抵抗数すなわち増幅率の制御段数（可変範囲）をあまり多くすることができない。また、直列ラダー抵抗に流される電流は差動増幅回路の出力端子から供給されるため、低電源電圧の回路には適していない。従って、増幅率の制御段数を多くしたい場合は、スイッチ素子ＳＷ１〜ＳＷｎとしてバイポーラ・トランジスタを使用するのが望ましい。
【０００５】
しかしながら、バイポーラ・トランジスタを使用した場合には、バイポーラ・トランジスタに特有のベース電流やオフ時のリーク電流の影響によって、図９に示すように、出力信号の直線性誤差が劣化する。すなわち、ＶＣＡ回路に図９に破線Ａで示すような直線性が要求されている場合にも、実際の出力特性はベース電流やリーク電流の影響によって、図９に実線Ｂで示すようなずれの多い特性となってしまうという問題点がある。
【０００６】
さらに、直列ラダー抵抗回路の問題点として、抵抗の数を減らすため各抵抗に２のｎ乗の重みを持たせるようにすると、抵抗ばらつきに起因して生じる誤差がＬＳＢ側よりもＭＳＢ側の方が大きいため、回路全体としての誤差特性が悪化することが挙げられる。かかる誤差特性の悪化を防止するには、各抵抗の値を同じにして抵抗及びスイッチ素子の数を多くすることが考えられるが、そのようにすると制御コードのビット数すなわち増幅率の制御段数が多い場合には、回路規模が大幅に増加してしまうという問題点がある。
【０００７】
なお、本発明のＶＣＡ回路が用いているＲ−２Ｒラダー抵抗回路と同様な回路を使用しているＤＡ変換回路として、特許文献１や２に記載されている発明があるが、これらの発明はＤＡ変換回路に関するものであり、これらをそのまま図８の回路におけるＤＡ変換部に使用できるものではないし、仮に利用できるように構成したとしても、スイッチ素子としてバイポーラ・トランジスタを使用した場合におけるベース電流やリーク電流の影響を排除するという本発明の有する効果が得られるものではない。
【０００８】
この発明の目的は、増幅率を制御する制御コードを電圧に変換するＤＡ変換部を有するＶＣＡ回路において、ＤＡ変換部のスイッチ素子としてバイポーラ・トランジスタを用いてもベース電流やリーク電流の影響による直線性誤差を小さくすることができる回路構成技術を提供することにある。
【０００９】
この発明の目的は、増幅率を制御する制御コードを電圧に変換するＤＡ変換部を有するＶＣＡ回路において、増幅率の制御段数を多くしても回路規模が大幅に増加することのない回路構成技術を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明に係る可変利得増幅回路は、入力信号を増幅又は減衰する第１の増幅／減衰回路と、前記入力信号を増幅又は減衰する第２の増幅／減衰回路と、第１入力端子と第２入力端子とを有し、前記第１の増幅／減衰回路で増幅又は減衰した信号を前記第１入力端子に受け、前記第２の増幅／減衰回路で増幅又は減衰した信号を前記第２入力端子に受け、ｎビット（ｎは正の整数）のディジタル入力に応じた電圧を生成する抵抗ラダー＆スイッチ回路と、前記抵抗ラダー＆スイッチ回路の出力を非反転入力端子に受け、前記第２の増幅／減衰回路の出力または前記入力信号を増幅又は減衰する第３の増幅／減衰回路の出力をフィードバック抵抗が接続されている反転入力端子に受ける差動増幅回路と、を備える構成とした。
【００１１】
また、前記抵抗ラダー＆スイッチ回路は、出力点と定電位点との間に直列に接続されたｎ個の第１抵抗と、前記ｎ個の第１抵抗のそれぞれの接続点と前記第１入力端子および前記第２入力端子との間にそれぞれ設けられたｎ個の切替えスイッチと、前記切替えスイッチのコモン端子側と前記ｎ個の第１抵抗のそれぞれの接続点との間に設けられたｎ個の第２抵抗とを有し、前記切替えスイッチが前記ｎビットのディジタル入力に応じて前記第１入力端子または前記第２入力端子の信号を前記コモン端子側へ伝達し、前記第１抵抗と第２抵抗からなるラダー抵抗回路で分圧、合成した電圧を生成して前記出力点より出力するように構成した。
【００１２】
上記した手段によれば、差動増幅回路から抵抗ラダー＆スイッチ回路へ電流が流れ込まない可変利得増幅回路が構成されるため、抵抗ラダー＆スイッチ回路内のスイッチ素子としてバイポーラ・トランジスタを使用してもベース電流やリーク電流の影響をなくし直線性誤差を小さくすることができる。
【００１３】
さらに、前記第２抵抗の抵抗値は前記第１抵抗の抵抗値の２倍となるように設定する。これにより、ｎ個の第１抵抗とｎ個の第２抵抗は、Ｒ−２Ｒラダー抵抗回路として機能するため、増幅率の制御段数を１段多くした場合には、第１抵抗と第２抵抗をそれぞれ１個ずつ追加するとともに切替えスイッチを１つ追加すれば良いので、回路規模を大幅に増加させることがない。
【００１４】
また、望ましくは、前記フィードバック抵抗を可変抵抗により構成する。この可変抵抗の抵抗値をＯＴＰなどの不揮発性記憶手段を用いて変えることにより、可変利得増幅回路のオフセットや可変幅など回路の特性を調整することが可能となる。
【発明の効果】
【００１５】
本発明に従うと、ＤＡ変換部のスイッチ素子としてバイポーラ・トランジスタを用いてもベース電流やリーク電流の影響による直線性誤差を小さくすることができる可変利得増幅回路を実現することができる。また、増幅率の制御段数を多くしても回路規模が大幅に増加することのない可変利得増幅回路を実現することができるという効果がある。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の好適な実施例を図面に基づいて説明する。
【００１７】
図１は、本発明に係るＤＡ変換部を有するＶＣＡ回路の一実施例を示す。この実施例のＶＣＡ回路は、入力信号Ｖｉｎを増幅又は減衰する第１の増幅ｏｒ減衰回路１１と、入力信号Ｖｉｎを増幅又は減衰した第２の増幅ｏｒ減衰回路１２と、第１の増幅ｏｒ減衰回路１１で増幅又は減衰する信号と第２の増幅ｏｒ減衰回路１２で増幅又は減衰した信号とを入力とする抵抗ラダー＆スイッチ回路１３と、該抵抗ラダー＆スイッチ回路１３の出力を非反転入力端子に受け第２の増幅ｏｒ減衰回路１２の出力を入力抵抗Ｒｉを介して反転入力端子に受ける差動増幅回路１４と、差動増幅回路１４の出力端子と反転入力端子との間に接続されたフィードバック抵抗Ｒｆとから構成されている。
【００１８】
上記第１の増幅ｏｒ減衰回路１１と第２の増幅ｏｒ減衰回路１２において、両方とも増幅回路または両方とも減衰回路とする構成のほか、一方を増幅回路、他方を減衰回路とする構成も可能である。
【００１９】
図２には、上記抵抗ラダー＆スイッチ回路１３の具体的な回路例が示されている。この実施例の抵抗ラダー＆スイッチ回路１３は、上記第１の増幅ｏｒ減衰回路１１の出力を受ける第１の入力端子ＩＮ１と、第２の増幅ｏｒ減衰回路１２の出力を受ける第２の入力端子ＩＮ２と、接地点と出力端子ＯＵＴとの間に直列に接続されたｎ個（ｎは正の整数）の抵抗Ｒ１，Ｒ２，Ｒ３……Ｒｎと、ｎ個の切替えスイッチＳＷ１，ＳＷ２，ＳＷ３……ＳＷｎと、これらの切替えスイッチの各コモン側端子と上記抵抗Ｒ１，Ｒ２，Ｒ３……Ｒｎの各接続ノードＮ１，Ｎ２，Ｎ３……Ｎｎとの間に接続されたｎ個の抵抗Ｒ１１，Ｒ１２，Ｒ１３……Ｒ１ｎとを備えている。
【００２０】
そして、上記切替えスイッチＳＷ１，ＳＷ２，ＳＷ３……ＳＷｎの２つの切替え側端子は、それぞれ上記第１の入力端子ＩＮ１と第２の入力端子ＩＮ２に選択的に接続可能にされており、これらの切替えスイッチはｎビットの制御コードＢ１〜Ｂｎによって制御され、各ビットの状態に応じて入力端子ＩＮ１またはＩＮ２のいずれか一方の信号が対応する抵抗（Ｒ１１，Ｒ１２，Ｒ１３……Ｒ１ｎ）に入力される。これにより、抵抗ラダー＆スイッチ回路１３は、前記第１入力端子または前記第２入力端子の信号を、ＳＷ１〜ＳＷｎのコモン側端子へ伝達し、前記抵抗Ｒ１〜ＲｎとＲ１１〜Ｒ１ｎからなるラダー抵抗回路で制御コードに応じて分圧、合成した電圧を生成して前記出力端子ＯＵＴより出力する。
【００２１】
また、上記抵抗Ｒ２，Ｒ３……Ｒｎの抵抗値をｒとすると、抵抗Ｒ１１，Ｒ１２，……Ｒ１ｎの抵抗値は２倍の２ｒとされている。これにより、抵抗ラダー＆スイッチ回路は、入力端子ＩＮ１とＩＮ２に固定された電圧が印加されている場合、公知のＤＡ変換回路におけるＲ−２Ｒ抵抗ラダー回路と同様の回路として機能し、増幅率を制御する制御コードＲ１〜Ｒｎを電圧に変換するＤＡ変換部として動作する。なお、切替えスイッチＳＷ１，ＳＷ２，……ＳＷｎは、それぞれ相補的にオン、オフされる２つのスイッチ素子（トランジスタ）により構成される。
【００２２】
図３には増幅ｏｒ減衰回路１１，１２に用いられる増幅回路の具体的な回路例が、また図４には減衰回路の具体的な回路例が示されている。このうち図３の増幅回路は差動増幅回路ＡＭＰ１と、差動増幅回路ＡＭＰ１の反転入力端子と接地点との間に接続された抵抗Ｒｉ１と、差動増幅回路ＡＭＰ１の出力端子と反転入力端子との間に接続されたフィードバック抵抗Ｒｆ１とから構成されている。図４の減衰回路は、入力端子と出力端子との間に接続されたバッファＢＦＦ１および抵抗Ｒｄ１と、接地点ＧＮＤと出力端子との間に接続されたバッファＢＦＦ２および抵抗Ｒｄ２とから構成されている。バッファＢＦＦ２はインピーダンスを下げるためのもので、省略することも可能である。
【００２３】
図１のＶＣＡ回路は、第１増幅ｏｒ減衰回路１１の利得をＡv1、第２増幅ｏｒ減衰回路１２の利得をＡv2、増幅ｏｒ減衰回路１１，１２及び抵抗ラダー＆スイッチ回路１３の利得をＡv3とおくと、回路全体の利得Ａvは、次式
【００２４】
Ａv＝｛Ａv2×−(Ｒｆ／Ｒｉ)｝＋｛Ａv3 ×(Ｒｆ＋Ｒｉ)／Ｒｉ｝
で表わされる。なお、上記利得Ａv3はテブナンの定理を用いて求めることができる。
【００２５】
上記式より、本実施例のＶＣＡ回路の利得Ａvは、電流値に無関係であることが分かる。従って、抵抗ラダー＆スイッチ回路１３内の切替えスイッチＳＷ１，ＳＷ２，……ＳＷｎとしてバイポーラ・トランジスタを使用したとしても、回路の利得Ａvはベース電流やリーク電流の影響を受けない。このことは、図１と図８とを比較すると、図８では抵抗ラダー回路の出力が差動増幅回路１４のフィードバック抵抗を介して出力端子に接続されているのに対し、図１では、抵抗ラダー＆スイッチ回路１３の出力が、高入力インピーダンスである差動増幅回路１４の非反転入力端子に、接続されていることからも明らかである。つまり、図８のＶＣＡ回路では差動増幅回路から抵抗ラダー回路に電流が流れ込むのに対し、図１のＶＣＡ回路では差動増幅回路から抵抗ラダー回路に電流が流れないためである。なお、回路上は、差動増幅回路１４の出力端子から抵抗ラダー＆スイッチ回路１３の入力端子ＩＮ２への電流経路があるように見えるが、その電流は第２増幅ｏｒ減衰回路１２の電流供給能力が充分に大きければ「０」とみなせるほど小さなものとなる。
【００２６】
また、図８のＶＣＡ回路では、ｎが「１」増えると（２n+1−２n）個だけ抵抗とスイッチ素子を増加させる必要があるのに対し、図１のＶＣＡ回路では、ｎが「１」増えた場合でも抵抗値ｒの抵抗と抵抗値２ｒの抵抗を１つずつとスイッチを１つ（トランジスタは２個）増やせばよいので、回路規模の増大は図８の回路に比べてはるかに少なくて済む。
【００２７】
さらに、本実施例のＶＣＡ回路は、抵抗ラダー＆スイッチ回路１３内の切替えスイッチＳＷ１，ＳＷ２，……ＳＷｎをＭＯＳＦＥＴで構成する場合よりもバイポーラ・トランジスタで構成した場合の方が有利である。その理由は、バイポーラ・トランジスタの方がＭＯＳＦＥＴよりもオン抵抗が小さいので、Ｒ−２Ｒ抵抗ラダー回路内のノードＮ１〜Ｎｎの電位の精度が高くなるとともに、バイポーラ・トランジスタで構成した場合の方が、抵抗ラダー＆スイッチ回路１３に入力される信号のレベルが低くても動作するためである。また、差動増幅回路１４や増幅ｏｒ減衰回路１１，１２の増幅回路を構成する素子としてバイポーラ・トランジスタを用いた方が特性の良い回路が得られる場合、抵抗ラダー＆スイッチ回路１３内の切替えスイッチもバイポーラ・トランジスタで構成することにより、プロセスを簡略化して製造コストを下げることができるという利点がある。
【００２８】
なお、図１のＶＣＡ回路において、ｎ＝８すなわち制御コードが８ビットで、Ａv1＝１，Ａv2＝０．５、Ｒｉ＝６ｋΩ，Ｒｆ＝９ｋΩ，Ｒ１＝Ｒ２＝……＝Ｒｎ＝１０ｋΩ，Ｒ１１＝Ｒ１２＝……＝Ｒ１ｎ＝２０ｋΩの場合を考えると、利得Ａv3はテブナンの定理から０．５〜１．０の範囲で２５６段階に可変できることが導かれる。従って、
回路全体の利得Ａvは、
【００２９】
Ａv＝(0.5×−1.5)＋(0.5〜1.0 ×2.5)＝0.5〜1.75
より、０．５〜１．７５の範囲で２５６段階に可変できることが分かる。
【００３０】
図５には、前記実施例に係るＶＣＡ回路の第１の変形例が示されている。  第１の変形例のＶＣＡ回路は、図１のＶＣＡ回路において差動増幅回路１４に設けられている抵抗Ｒｉ，Ｒｆを可変抵抗で構成するとともに、第１増幅ｏｒ減衰回路１１および第２増幅ｏｒ減衰回路１２に用いられる図３や図４に示されている増幅回路内の抵抗Ｒｉ１，Ｒｆ１および減衰回路内の抵抗Ｒｄ１，Ｒｄ２を可変抵抗で構成し、ＯＴＰ（ヒューズ切断型リードオンリメモリ）を設けて、ＯＴＰに格納されている設定値で各抵抗の値を調整できるようにしたものである。
【００３１】
この第１の変形例のＶＣＡ回路においては、上記各抵抗の抵抗値をそれぞれ独自に決定することで、オフセットや可変幅など回路の特性を細かく調整することができるという利点がある。なお、ＯＴＰの代わりにフラッシュメモリやＥＥＰＲＯＭのような不揮発性メモリを用いて設定値を格納するようにしても良い。ＯＴＰやＥＥＰＲＯＭには、製造工程の最終段階でＶＣＡ回路の特性を測定して、所望の特性となるように補正する値を決定し工場出荷段階でその値を格納して出荷することとなる。
【００３２】
図６には、前記実施例に係るＶＣＡ回路の第２の変形例が示されている。図１の実施例では、第２増幅ｏｒ減衰回路１２の出力を抵抗ラダー＆スイッチ回路１３と差動増幅回路１４の反転入力端子に分配して入力しているのに対し、図６の変形例では、抵抗ラダー＆スイッチ回路１３へ入力する信号を生成する第２増幅ｏｒ減衰回路１２とは別個に、差動増幅回路１４の反転入力端子に入力する信号を生成する第３増幅ｏｒ減衰回路１５を設けている点が異なる。
【００３３】
この変形例の回路全体の利得Ａvは、第３増幅ｏｒ減衰回路１５の利得をＡv4とおくと、次式
【００３４】
Ａv＝｛Ａv4×−(Ｒｆ／Ｒｉ)｝＋｛Ａv3 ×(Ｒｆ＋Ｒｉ)／Ｒｉ｝
で表わされる。この式より、この第２変形例のＶＣＡ回路においても、抵抗ラダー＆スイッチ回路１３内の切替えスイッチＳＷ１，ＳＷ２，……ＳＷｎとしてバイポーラ・トランジスタを使用したとしても、回路の利得Ａvはベース電流やリーク電流の影響を受けないようにすることができることが分かる。
【００３５】
さらに、第２の変形例においては、利得Ａv4を適宜設定することで回路の特性であるオフセットを所望の値に、また利得Ａv3（Ａv1，Ａv2）を適宜設定することで可変幅を所望の範囲にすることができる。第１の変形例においては、Ａv2を調整してオフセットを所望の値にしようとするとＡv3（Ａv1，Ａv2）も変化して可変幅も変わるため両方を同時に最適化するのが面倒であるが、第２の変形例においては、Ａv4を調整してもＡv3（Ａv1，Ａv2）に影響を与えないためオフセットと可変幅をそれぞれ別々に最適化するのが容易であるという利点がある。しかも、この第２の変形例によれば、差動増幅回路１４と抵抗ラダー＆スイッチ回路１３の出力端子はもちろん入力端子とも完全に遮断して、差動増幅回路１４から抵抗ラダー＆スイッチ回路１３へ流れ込むの電流を「０」とすることができる。
【００３６】
なお、図には示されていないが、図６の第２変形例のＶＣＡ回路において、第１変形例のように、差動増幅回路１４に設けられている抵抗Ｒｉ，Ｒｆと、第１増幅ｏｒ減衰回路１１、第２増幅ｏｒ減衰回路１２および第３増幅ｏｒ減衰回路１５内の抵抗を可変抵抗で構成して特性を調整できるように構成することも考えられる。
【００３７】
図７には、図５の変形例のＶＣＡ回路の応用例が示されている。この応用例は、オーディオ信号や映像信号をディジタル信号処理するシステムにおいて、チューナで受信した放送信号を増幅して所望の振幅の信号を得るとともに、放送信号とビデオテープレコーダやＤＶＤからの信号とを切り替えてＡＤ変換回路に供給してディジタル信号に変換させるのに使用する信号切替え用半導体集積回路（以下、信号切替え用ＩＣ）に適用したものである。
【００３８】
この応用例の信号切替え用ＩＣ２０は、アンテナに接続されるアンテナ端子Ｔ１からの受信信号を選局、検波するチューナ３０から出力される信号を増幅して所望の振幅の信号として出力する前記実施例のＶＣＡ回路１０と、ＶＣＡ回路１０で増幅された信号またはビデオテープレコーダからの信号が入力されるビデオ端子Ｔ２の信号、ＤＶＤからの信号が入力されるＤＶＤ端子Ｔ３の信号のうちいずれかを選択して後段（チップ外）のＡＤ変換回路４０に供給する信号切替えスイッチ２５を備える。
【００３９】
また、信号切替え用ＩＣ２０は、信号切替えスイッチ２５により選択された信号を出力する端子２６と、外部のマイクロプロセッサもしくはマイクロコンピュータのような制御手段（以下、ＣＰＵと記す）５０から供給される信号切替えスイッチ２５の制御信号を受ける端子２７、ＶＣＡ回路１０内の抵抗の調整値を設定するＯＴＰ回路２８などを備える。
【００４０】
なお、２１〜２３はそれぞれ機器の端子Ｔ１〜Ｔ３からの信号を受けるチップの外部端子である。抵抗値を調整する設定値を格納する手段として、ＯＴＰ２８の代わりにＥＥＰＲＯＭやフラッシュメモリなどの書込み可能な不揮発性半導体メモリ２９を使用する場合には、ＣＰＵ５０に接続された外付け素子として設けるようにしてもよい。
【００４１】
上記のような応用システムに使用されるチューナは、それぞれ製造段階で生じる特性ばらつきを有しており、安定した信号をＡＤ変換回路へ供給することが困難である。そこで、使用するチューナの特性ばらつきを測定し、それに応じてＶＣＡ回路１０内の抵抗の調整値を決定してチップ内部のＯＴＰ回路２８もしくは不揮発性半導体メモリ２９に設定することによって、チューナの特性ばらつきの影響を受けない安定した信号をＡＤ変換回路へ供給することが可能となる。
【００４２】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではない。例えば前記実施例では、抵抗ラダー＆スイッチ回路１３内の切替えスイッチＳＷ１，ＳＷ２，……ＳＷｎとしてバイポーラ・トランジスタを使用するのが特に有効であると説明したが、切替えスイッチにＭＯＳＦＥＴを用いることも可能であり、その場合、もともとバイポーラ・トランジスタに特有なベース電流やリーク電流の影響による直線性誤差の増大という問題がない上、回路規模を大幅に増加させることなく増幅率の制御段数を多くすることができるという効果が得られる。
【００４３】
また、前記実施例では、ＶＣＡ回路１０内の抵抗の調整値を格納する不揮発性記憶手段（ＯＴＰ回路）としてヒューズ切断型リードオンリメモリを使用する例を説明したが、このＯＴＰ回路にはポリシリコンヒューズなどを利用するものの他、いわゆるＲＯＭの目に相当する部位の層間絶縁膜をレーザービームによって選択的に溶融させて上下の導電層を電気的に接続又は遮断してデータを格納するタイプのＲＯＭ等、製造後にデータを格納可能な記憶手段であればどのようなものであってもよい。
【産業上の利用可能性】
【００４４】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である映像信号を増幅するＶＣＡ回路に適用した場合を説明したが、無線通信システムで受信した信号を増幅するＶＣＡ回路などにも利用することができる。
【図面の簡単な説明】
【００４５】
【図１】図１は、本発明に係るＤＡ変換部を有するＶＣＡ回路の一実施例を示すブロック構成図である。
【図２】図２は、抵抗ラダー＆スイッチ回路の具体例を示す回路図である。
【図３】図３は、増幅ｏｒ減衰回路に用いられる増幅回路の具体例を示す回路図である。
【図４】図４は、増幅ｏｒ減衰回路に用いられる減衰回路の具体例を示す回路図である。
【図５】図５は、前記実施例に係るＶＣＡ回路の第１の変形例を示すブロック構成図である。
【図６】図６は、前記実施例に係るＶＣＡ回路の第２の変形例を示すブロック構成図である。
【図７】図７は、図５の第１変形例のＶＣＡ回路の応用例を示すブロック構成図である。
【図８】図８は、ＤＡ変換部を有する従来のＶＣＡ回路の一例を示す回路図である。
【図９】図９は、図８のＶＣＡ回路の特性を示すグラフである。
【符号の説明】
【００４６】
１１  第１の増幅ｏｒ減衰回路
１２  第２の増幅ｏｒ減衰回路
１３  抵抗ラダー＆スイッチ回路
１４  差動増幅回路
１５  第３の増幅ｏｒ減衰回路
２０  信号切替え用ＩＣ
２１〜２３  外部端子
２５  信号切替えスイッチ
２６，２７  外部端子
２８  ＯＴＰ（ヒューズ切断型リードオンリメモリ）
２９  書込み可能な不揮発性メモリ
３０  チューナ
４０  ＡＤ変換回路
５０  制御手段（マイクロコンピュータ，ＣＰＵ）
【図１】
2009071376.tif 000003
【図２】
2009071376.tif 000004
【図３】
2009071376.tif 000005
【図４】
2009071376.tif 000006
【図５】
2009071376.tif 000007
【図６】
2009071376.tif 000008
【図７】
2009071376.tif 000009
【図８】
2009071376.tif 000010
【図９】
2009071376.tif 000011