(57)【要約】【課題】ビア配線の配置が界面方向にずれた場合でも、隣り合う配線間でＴＤＤＢや短絡が生じる事を防止できる半導体装置を提供する。【解決手段】この半導体装置は、半導体基板１上に形成された絶縁層（５，１１，１３，２１からなる部分）内に、第１配線７と、第１配線７の上方に配置された第２配線１５ａと、第１配線７と第２配線１５ａとを接続するビア配線１７とを備え、ビア配線１７の上面Ｓ１が第２配線１５ａの上面Ｓ２よりも低く配置される。【選択図】図１
2009111134.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された絶縁層内に、第１配線と、前記第１配線の上方に配置された第２配線と、前記第１配線と前記第２配線とを接続するビア配線とを備え、
前記ビア配線の上面が前記第２配線の上面よりも低く配置されることを特徴とする半導体装置。
【請求項２】
前記絶縁層は、前記ビア配線の上面より下方に位置する絶縁層本体層と、前記ビア配線の上面より上方で前記第２配線の上面より下方に位置する絶縁層上部層とを備えることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２配線および前記ビア配線と前記絶縁層との間にバリアメタル膜が形成されることを特徴とする請求項１に記載の半導体装置。
【請求項４】
半導体基板上に形成された第１絶縁層内に第１配線を形成する第１工程と、
前記第１絶縁層上に第２絶縁層本体層を形成する第２工程と、
前記第２絶縁層本体層内にビア配線用穴を形成する第３工程と、
前記ビア配線用穴内に埋め込み材を埋め込む第４工程と、
前記第２絶縁層本体層上に、前記埋め込み材を被覆する様に第２絶縁層上部層を形成する第５工程と、
前記第２絶縁層本体層および前記第２絶縁層上部層からなる第２絶縁層に、前記ビア配線用穴に連通する様に第２配線用溝を形成する第６工程と、
前記第２配線用溝を通じて、前記ビア配線用穴に埋め込まれた前記埋め込み材を除去する第７工程と、
前記ビア配線用穴および前記第２配線用溝内にビア配線および第２配線を一体的に形成する第８工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項５】
前記埋め込み材は、前記第２絶縁層本体層および前記第２絶縁層上部層よりもエッチングレートの速い材料であることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記埋め込み材は、ＳＯＧ（Spin on Glass）であることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第７工程での除去は、ウエット処理による除去であることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項８】
前記第８工程では、前記ビア配線用穴および前記第２配線用溝の内面にＣＶＤ法によりバリアメタル膜を形成した後、前記ビア配線および前記第２配線を形成することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項９】
前記第８工程では、前記バリアメタル膜上にＣＶＤ法によりメッキシード膜を形成し、そのメッキシード膜に電極を接続して電気メッキにより前記ビア配線および前記第２配線を形成することを特徴とする請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＴＤＤＢ（酸化膜経時破壊）特性に優れた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
一般に半導体装置は、半導体基板上に多層配線を備えている。従来の半導体装置の多層配線（例えば２層配線の場合）では、図１０の様に、半導体基板１０９上に第１絶縁層１００が形成され、その第１絶縁層１００内に例えば銅からなる第１配線１０１が形成され、それら第１絶縁層１００と第１配線１０１との間にバリアメタル膜１０２が形成され、その上から第１絶縁層１００の上面全体を被覆する様に第１ライナー膜１０３が形成されている。そして第１ライナー膜１０３上に第２絶縁層１０４が形成され、その第２絶縁層１０４内に第２配線１０５ａ，１０５ｂが形成され、それら第２配線１０５ａと第１配線１０１とを接続する様に例えば銅からなるビア配線１０６が形成され、それら第２絶縁層１０４と第２配線１０５ａ，１０５ｂおよびビア配線１０６との間にバリアメタル膜１０７が形成され、その上から第２絶縁層１０４の上面全体を被覆する様に第２ライナー膜１０８が形成されている。
【０００３】
近年、ビア配線１０６・第２配線１０５ｂ間のＴＤＤＢ（酸化膜経時破壊）が世代を追って厳しくなってきている。このＴＤＤＢは、ビア配線１０６・第２配線１０５ｂ間の界面上の距離Ｌ１に大きく依存している。つまり、ビア配線１０６・第２配線１０６ｂ間の距離Ｌ１が小さくなるに連れてビア配線１０６・第２配線１０５ｂ間の電界が大きくなり、この電界により、第２配線１０５ａ，１０５ｂまたはビア配線１０６からの金属イオンがバリアメタル膜１０８・第２ライナー層１０７間から染み出してビア配線１０６・第２配線１０５ｂ間に拡散し、上記のＴＤＤＢを引き起こしている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の半導体装置では、ビア配線１０６の上面と第２配線１０５ａの上面とが同一界面に配置しているので、ビア配線１０６の配置が界面方向にずれた場合（即ち、ビア配線１０６の上面が第２配線１０５ａの上面よりも側方に張り出す様にずれて配置した場合）、ビア配線１０６と隣りの第２配線１０５ｂとの間の距離Ｌ１が小さくなり、ビア配線１０６・第２配線１０５ｂ間でＴＤＤＢや短絡が生じる場合がある。
【０００５】
そこで、この発明は、上記のような問題点を解決するためになされたものであり、ビア配線の配置が界面方向にずれた場合でも、隣り合う配線間でＴＤＤＢや短絡が生じる事を防止できる半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決する為に、本発明の第１の形態は、半導体基板上に形成された絶縁層内に、第１配線と、前記第１配線の上方に配置された第２配線と、前記第１配線と前記第２配線とを接続するビア配線とを備え、前記ビア配線の上面が前記第２配線の上面よりも低く配置されるものである。
【発明の効果】
【０００７】
本発明の第１の形態によれば、ビア配線の上面が第２配線の上面よりも低く配置されるので、ビア配線の配置が界面方向にずれた場合（即ち、ビア配線の上面が第２配線の上面よりも側方に張り出す様にずれて配置した場合）でも、そのビア配線に接続する前記第２配線と、前記第２配線の隣りに配置する別の第２配線との間の界面上の距離を十分に確保でき、これにより隣り合う当該配線間でＴＤＤＢや短絡が生じる事を防止できる。
【発明を実施するための最良の形態】
【０００８】
この実施の形態に係る半導体装置は、図１の様に、半導体基板１上に多層配線（図１では例えば２層配線）３を備えている。この多層配線３では、半導体基板１上に例えばＳｉＯＣからなる第１絶縁層５が形成され、その第１絶縁層５内に例えば銅からなる第１配線７が形成され、それら第１絶縁層５と第１配線７との間にバリアメタル膜９が形成され、その上から第１絶縁層５の上面全体を被覆する様に例えばＳｉＣＮからなる第１ライナー膜１１が形成されている。
【０００９】
そして第１ライナー膜１１上に第２絶縁層１３が形成され、その第２絶縁層１３内に例えば銅からなる第２配線１５ａ，１５ｂが形成され、それら第２配線１５ａと第１配線７とを接続する様に例えば銅からなるビア配線１７が形成され、それら第２絶縁層１３と第２配線１５ａおよびビア配線１７との間にバリアメタル膜１９ａが形成され、それら第２絶縁層１３と第２配線１５ｂとの間にバリアメタル膜１９ｂが形成され、その上から第２絶縁層１３の上面全体を被覆する様に例えばＳｉＣＮからなる第２ライナー膜２１が形成されている。
【００１０】
各配線７，１５ａ，１５ｂはそれぞれ、一例として断面逆台形状（即ち横幅が上面から下面に行くほどテーパ状に細くなる形状（以下同様））に形成されている。またビア配線１７も、一例として断面逆台形状に形成されている。
【００１１】
第２配線１５ａは、第１配線７の真上上方に配置されている。
【００１２】
ビア配線１７は、その上部において第２配線１５ａと一体的に接続されており、その下部においてバリアメタル膜１９ａを介して第１配線１７の上面に接続されている。
【００１３】
またビア配線１７は、その上面Ｓ１が第２配線１５ａの上面Ｓ２よりも低く配置されており、ここでは更に、その上面Ｓ１が第２配線１５ａの上面Ｓ２よりも側方に張り出す様にずれて配置されている。
【００１４】
第２絶縁層１３は、製造便宜上、ビア配線１７の上面Ｓ１より上方で第２配線１５ａの上面Ｓ２より下方に位置する第２絶縁層上部層（キャップ層）１３ａと、ビア配線１７の上面Ｓ１より下方に位置する第２絶縁層本体層１３ｂとから構成されている。ここでは、第２絶縁層本体層１３ｂは、例えばＳｉＯＣにより形成されており、第２絶縁層上部層１３ａは、第２絶縁層本体層１３ｂと同じ材料またはそれよりもエッチング耐性の強い材料（例えばＴＥＯＳ（テオス））により形成されている。
【００１５】
尚、各配線７，１５ａ，１５ｂおよびビア配線１７の各個数は、上記の様に限定されるものではない。
【００１６】
尚、この実施の形態では、第１絶縁層１３、第２絶縁層５，第１おライナー膜１１および第２ライナー膜２１により絶縁層が形成されている。
【００１７】
次にこの半導体装置の製造方法を説明する。
【００１８】
まず図２の様に、半導体基板１上に例えばＳｉＯＣからなる第１絶縁層５を形成する。そして第１絶縁層５の上面に第１配線用の溝１９を形成し、その内面にバリアメタル膜９を形成し、その上から第１配線用溝１９内に例えば銅からなる第１配線７を形成する。この状態で第１絶縁層５の上面と第１配線７の上面とは平坦になっている。
【００１９】
そして図３の様に、第１絶縁層５の上面全体を被覆する様に、例えばＳｉＣＮからなる第１ライナー膜１１を例えばＣＶＤ法により数十ｎｍの厚さに形成する。そしてその上に例えばＳｉＯＣからなる第２絶縁層本体層１３ｂを例えば数百ｎｍの厚さに形成する。
【００２０】
そして図４の様に、第２絶縁層本体層１３ｂの上面にビア配線用の穴２３を形成する。即ち、第２絶縁層本体層１３ｂの上面に、フィソグラフィによりビア配線用穴２３用のレジスト膜をパターニングし、第１ライナー膜１１をストッパとして第２絶縁層本体層１３ｂを部分的にエッチング除去してビア配線用穴２３を形成し、前記レジスト膜を除去する。図４では、ビア配線用穴２３は、第１配線７の真上から横方向にずれて配置されている。
【００２１】
そして図５の様に、ビア配線用穴２３内に埋め込み材２５を埋め込み、エッチバック等により埋め込み材２３の上面と第２絶縁層本体層１３ｂの上面とを平坦にする。尚、埋め込み材２３としては、第２絶縁層本体層１３ｂおよび後述の第２絶縁層上部層１３ａよりもエッチングレートの速い材料を用いる。その様な材料として、ここでは塗布系の酸化膜系の無機材料（例えばＳＯＧ（Spin on Glass））を用いる。
【００２２】
そして第２絶縁層本体層１３ｂの上面全面に、例えばＣＶＤ法により、例えばＳｉＯＣまたはＴＥＯＳからなる第２絶縁層上部層（キャップ層）１３ａを形成する。
【００２３】
そして図６の様に、第２絶縁層本体層１３ｂおよび第２絶縁層上部層１３ａからなる第２絶縁層１３の上面に、第１配線用の溝２７ａ，２７ｂを形成する。即ち、第２絶縁層１３の上面に、フィソグラフィにより第２配線用溝２７ａ，２７ｂ用のレジスト膜をパターニングし、第２絶縁層１３および埋め込み材２５を部分的にエッチング除去して第２配線用溝２７ａ，２７ｂを形成し、前記レジスト膜を除去する。図６では、第１配線用溝２７ａは、ビア配線用穴２３の上部に連通する様に第１配線７の真上上方に配置されている。即ち、ビア配線用穴２５の上面Ｓ１は、第１配線用溝２７ａの上面Ｓ２よりも側方に張り出す様にずれて配置されている。
【００２４】
そして図７の様に、第１配線用溝２７ａを通じて、ビア配線用穴２３内の埋め込み材２５をウエット処理（例えばＨＦ洗浄処理）により除去する。
【００２５】
そして図８の様に、例えばマスク無しでエッチング（例えばドライエッチング）することでビア配線用穴２３の底部をエッチング除去して、ビア配線用穴２３の底部を第１配線９の上面まで到達させる。
【００２６】
そして図９の様に、第２配線用溝２７ａ，２７ｂの内面およびビア配線用穴２３の内面に、例えばＣＶＤ法によりバリアメタル膜１９ａ，１９ｂを形成する。そして、それらバリアメタル膜１９ａ，１９ｂ上に、例えばＣＶＤ法により例えば銅からなるメッキシード膜（図示省略）を形成し、そのメッキシード膜に電極を接続して電気メッキを行い、第２配線用溝２７ａおよびビア配線用穴２３の内部に例えば銅からなる第２配線１５ａおよびビア配線１７を一体的に形成すると共に、第２配線用溝２７ｂ内に例えば銅からなる第２配線１５ｂを形成する。
【００２７】
そして図１の様に、第２絶縁層上部層１３ａの上面全体に例えばＳｉＣＮからなる第２ライナー膜２１を形成する。この様にして上記の半導体装置を形成する。
【００２８】
以上の様に構成された半導体装置によれば、ビア配線１７の上面Ｓ１が第２配線１５ａの上面Ｓ２よりも低く配置されるので、ビア配線１７の配置が界面方向にずれた場合（即ち、ビア配線１７の上面Ｓ１が第２配線１５ａの上面Ｓ２よりも側方に張り出す様にずれて配置した場合）でも、そのビア配線１７に接続する第２配線１５ａと、第２配線１５ａの隣りに配置する別の第２配線１５ｂとの間の界面上の距離Ｌ１を十分に確保でき、これにより隣り合う当該配線間１５ａ，１５ｂでＴＤＤＢや短絡が生じる事を防止できる。
【００２９】
第２絶縁層１３は、ビア配線１７の上面Ｓ１より下方に位置する絶縁層本体層１３ｂと、ビア配線１７の上面Ｓ１より上方で第２配線１５ａの上面Ｓ２より下方に位置する絶縁層上部層１３ａとを備えるので、製造の際、ビア配線１７の上面Ｓ１を第２配線１５ａの上面Ｓ２よりも低く配置させ易い。
【００３０】
第２配線１５ａ，１５ｂおよびビア配線１７と第２絶縁層１３との間にバリアメタル膜１９ａ，１９ｂを形成するので、ビア配線１７が界面方向にずれて隣りの別の第２配線１５ｂに接近し、それら配線１７，１５ｂ間の電界が強くなっても、当該バリアメタル膜１９ａ，１９ｂにより、それら配線１７，１５ｂからの金属イオンが第２絶縁層１３内に染み出る事を防止でき、これによりＴＤＤＢを防止できる。
【００３１】
第２絶縁層本体層１３ｂ内にビア配線用穴２３を形成し、ビア配線用穴２３内に埋め込み材２５を埋め込み、第２絶縁層本体層１３ｂ上に、埋め込み材２５を被覆する様に第２絶縁層上部層１３ａを形成し、第２絶縁層本体層１３ｂおよび第２絶縁層上部層１３ａからなる第２絶縁層１３内に、ビア配線用穴２３に連通する様に第２配線用溝２７ａを形成し、第２配線用溝２７ａを通じて、ビア配線用穴２３に埋め込まれた埋め込み材２５を除去し、ビア配線用穴２３および第２配線用溝２７ａ内にビア配線１７および第２配線１５ａを一体的に形成するので、ビア配線用穴２３の配置が界面方向にずれた場合（即ち、ビア配線用穴２３の上面Ｓ１が第２配線用溝２７ａの上面Ｓ２よりも側方に張り出す様にずれて配置した場合）でも、ビア配線１７に接続する第２配線１５ａと、第２配線１５ａの隣りに配置する別の第２配線１５ｂとの間の界面上の距離Ｌ１を十分に確保でき、これにより隣り合う当該配線１５ａ，１５ｂ間でＴＤＤＢや短絡が生じる事を防止できる。
【００３２】
埋め込み材２５は、第２絶縁層本体層１３ｂおよび第２絶縁層上部層１３ａよりもエッチングレートの速い材料（例えばＳＯＧ）であるので、ビア配線用穴２３の配置が界面方向にずれて、第２配線用溝２７ａとビア配線用穴２３との接続部分に庇構造Ｈ（図７参照）が生じても、ビア配線用穴２３内の埋め込み材２５を、第２配線用溝２７ａおよびビア配線用穴２３を損なうこと無く速やかに除去できる。
【００３３】
埋め込み材２５をウエット処理で除去するので、速やかに埋め込み材２５を除去できる。
【００３４】
またＣＶＤ法によりバリアメタル膜１９ａ，１９ｂを形成するので、ビア配線用穴２３の配置が界面方向にずれて、第２配線用溝２７ａとビア配線用穴２３との接続部分に庇構造Ｈ（図７参照）が生じても、その庇構造部分に適切にバリアメタル膜１９ａを形成を形成できる。
【００３５】
ＣＶＤ法により前記メッキシード膜（図示省略）を形成するので、ビア配線用穴２３の配置が界面方向にずれて、第２配線用溝２７ａとビア配線用穴２３との接続部分に庇構造Ｈ（図７参照）が生じても、その庇構造部分に適切に前記メッキシード膜を形成を形成できる。
【００３６】
尚、この実施の形態では、ビア配線１７が第１配線７の真上から界面方向にずれて配置する場合（即ちビア配線１７の上面Ｓ１が第２配線１５ａの上面Ｓ２よりも側方に張り出す様にずれて配置する場合）で説明したが、その様に限定するものではない。例えばビア配線１７が第１配線７の真上に配置しても構わない。
【図面の簡単な説明】
【００３７】
【図１】実施の形態１に係る半導体装置の断面概略図である。
【図２】第１絶縁層５内に第１配線７およびバリアメタル膜９を形成した状態を示す図である。
【図３】第１絶縁層５上に第１ライナー１１および第２絶縁層本体層１３ｂを形成した状態を示す図である。
【図４】第２絶縁層本体層１３ｂ内にビア配線用穴２３を形成した状態を示す図である。
【図５】ビア配線用穴２３内に埋め込み材２５を埋め込み、第２絶縁層本体層１３ｂ上に第２絶縁層上部層１３ａを形成した状態を示す図である。
【図６】第２絶縁層１３内に第２配線用溝２７ａ，１７ｂを形成した状態を示す図である。
【図７】ビア配線用穴２３内の埋め込み材２５を除去した状態を示す図である。
【図８】エッチングによりビア配線用穴２３の底部を第１配線の上面まで到達させた示す図である。
【図９】第２配線用溝２７ａ，２７ｂおよびビア配線用穴２３内に第２配線１５ａ，１５ｂおよびビア配線１７を形成した状態を示す図である。
【図１０】従来の半導体装置の断面概略図である。
【符号の説明】
【００３８】
１  半導体基板、３  多層配線、５  第１絶縁層、７  第１配線、９  バリアメタル膜、１１  第１ライナー膜、１３  第２絶縁層、１３ａ  第２絶縁層上部層、１３ｂ  第２絶縁層本体層、１５ａ，１５ｂ  第２配線、１７  ビア配線、１９  第１配線用溝、２１  第１ライナー膜、２３  ビア配線用穴、２５  埋め込み材、２７ａ，２７ｂ  第２配線用溝、Ｌ１  配線間の界面上の距離、Ｈ  庇構造。
【図１】
2009111134.tif 000003
【図２】
2009111134.tif 000004
【図３】
2009111134.tif 000005
【図４】
2009111134.tif 000006
【図５】
2009111134.tif 000007
【図６】
2009111134.tif 000008
【図７】
2009111134.tif 000009
【図８】
2009111134.tif 000010
【図９】
2009111134.tif 000011
【図１０】
2009111134.tif 000012