(57)【要約】【課題】制御特性を向上させることが可能なパイロットＰＬＬ回路を提供することを目的とする。【解決手段】制御データを与えられて出力周波数が変化するＮＣＯ３１、出力周波数を与えられ第１の周波数の余弦波データを出力するＲＯＭテーブル３２、ＦＭ復調データと第１の周波数の余弦波データとを与えられて乗算し乗算結果を出力する乗算器３３、乗算結果を積分した累積加算データを出力する積分器３５、乗算結果を与えられＦＭ復調データと出力周波数との間の周波数偏差信号を出力するＬＰＦ３４、累積加算データと周波数偏差信号とを加算して制御データを出力する加算器３６、ＦＭ復調データのパイロット信号成分を検出してパイロット信号検出信号を出力するパイロット信号検出回路５０を備え、積分器は累積加算データの値をパイロット信号検出信号に応じて制御する。【選択図】図３
2009005272.tif 000002
【特許請求の範囲】
【請求項１】
信号Ｌ、Ｒの和信号が主チャンネル信号とされ、信号Ｌ、Ｒの差信号によりサブキャリア信号を平衡変調した信号が副チャンネル信号とされるＦＭ復調データを与えられるパイロットＰＬＬ回路において、
制御データを与えられて出力周波数が変化する数値制御発振器と、
前記数値制御発振器からの前記出力周波数を与えられて第１の周波数の余弦波データを出力する第１のＲＯＭテーブルと、
前記ＦＭ復調データと、前記第１の周波数の余弦波データとを与えられて乗算し、乗算結果を出力する乗算器と、
前記乗算結果を与えられ、この乗算結果を積分した累積加算データを出力する積分器と、
前記乗算結果を与えられ、前記ＦＭ復調データと前記数値制御発振器からの前記出力周波数との間の周波数偏差成分を含む周波数偏差信号を出力するローパスフィルタと、
前記累積加算データと前記周波数偏差信号とを加算して、前記数値制御発振器に前記制御データとして出力する加算器と、
前記ＦＭ復調データに含まれるパイロット信号成分の有無を検出してパイロット信号検出信号を出力するパイロット信号検出回路と、
を備え、
前記積分器は、前記累積加算データの値を、前記パイロット信号検出信号に応じて制御することを特徴とするパイロットＰＬＬ回路。
【請求項２】
請求項１記載の前記パイロットＰＬＬ回路と、
前記パイロットＰＬＬ回路にさらに含まれ、前記数値制御発振器からの前記出力周波数を与えられて第２の周波数の正弦波データを出力する第２のＲＯＭテーブルと、
前記ＦＭ復調データと前記パイロット信号検出信号とを与えられ、前記パイロット信号検出信号がパイロット信号の存在を示す場合、前記ＦＭ復調データに対し前記パイロット信号をキャンセルする処理を行うパイロットキャンセル回路と、
前記パイロットキャンセル回路からの出力と、前記第２の周波数の正弦波データとを与えられて、前記副チャンネル信号を生成する復調回路と、
を備えることを特徴とする請求項１記載のＦＭステレオ復調回路。
【請求項３】
信号Ｌ、Ｒの和信号が主チャンネル信号とされ、信号Ｌ、Ｒの差信号によりサブキャリア信号を平衡変調した信号が副チャンネル信号とされるＦＭ復調データを与えられて復調処理を行うＦＭステレオ復調回路において、
制御データを与えられて出力周波数が変化する数値制御発振器と、
前記数値制御発振器からの前記出力周波数を与えられて第１の周波数の余弦波データを出力する第１のＲＯＭテーブルと、
前記数値制御発振器からの前記出力周波数を与えられて第２の周波数の正弦波データを出力する第２のＲＯＭテーブルと、
前記ＦＭ復調データと、前記第１の周波数の余弦波データとを与えられて乗算し、乗算結果を出力する乗算器と、
前記乗算結果を与えられ、この乗算結果を積分した累積加算データを出力する積分器と、
前記乗算結果を与えられ、前記ＦＭ復調データと、前記数値制御発振器からの前記出力周波数との間の周波数偏差成分を含む周波数偏差信号を出力するローパスフィルタと、
前記累積加算データと前記周波数偏差信号とを加算して、前記数値制御発振器に前記制御データとして出力する加算器と、
前記ＦＭ復調データに含まれるパイロット信号成分の有無の検出を、第１の閾値に基づいて行った第１のパイロット信号検出信号と、第２の閾値に基づいて行った第２のパイロット信号検出信号とを出力するパイロット信号検出回路とを有し、前記積分器が前記累積加算データの値を前記第１のパイロット信号検出信号に応じて制御するパイロットＰＬＬ回路と、
前記ＦＭ復調データと前記第２のパイロット信号検出信号とを与えられ、前記第２のパイロット信号検出信号がパイロット信号の存在を示す場合、前記ＦＭ復調データに対し前記パイロット信号をキャンセルする処理を行うパイロットキャンセル回路と、
前記パイロットキャンセル回路からの出力と、前記第２の周波数の正弦波データとを与えられて、前記副チャンネル信号を生成する復調回路と、
を備えることを特徴とするＦＭステレオ復調回路。
【請求項４】
前記パイロットＰＬＬ回路は、前記数値制御発振器からの前記出力周波数を与えられて前記第１の周波数の正弦波データを出力する第３のＲＯＭテーブルをさらに有し、
前記パイロット信号検出回路は、
前記ＦＭ復調データと前記第１の周波数の正弦波データとを与えられて乗算し、第２の乗算結果を出力する第２の乗算器と、
前記第２の乗算結果を与えられて低周波成分を出力する第２のローパスフィルタと、
前記低周波成分と第１の閾値とを比較した前記第１のパイロット信号検出信号を出力する第１の比較器と、
前記低周波成分と第２の閾値とを比較した前記第２のパイロット信号検出信号を出力する第２の比較器と、
を有することを特徴とする請求項３記載のＦＭステレオ復調回路。
【請求項５】
信号Ｌ、Ｒの和信号が主チャンネル信号とされ、信号Ｌ、Ｒの差信号によりサブキャリア信号を平衡変調した信号が副チャンネル信号とされるＦＭ復調データを与えられて復調処理を行うＦＭ復調回路において、
制御データを与えられて出力周波数が変化する数値制御発振器と、
前記数値制御発振器からの前記出力周波数を与えられて第１の周波数の余弦波データを出力する第１のＲＯＭテーブルと、
前記数値制御発振器からの前記出力周波数を与えられて第２の周波数の正弦波データを出力する第２のＲＯＭテーブルと、
前記数値制御発振器からの前記出力周波数を与えられて前記第１の周波数の正弦波データを出力する第３のＲＯＭテーブルと、
前記ＦＭ復調データと、前記第１の周波数の余弦波データとを与えられて乗算し、乗算結果を出力する乗算器と、
前記乗算結果を与えられ、この乗算結果を積分した累積加算データを出力する積分器と、
前記乗算結果を与えられ、前記ＦＭ復調データと、前記数値制御発振器からの前記出力周波数との間の周波数偏差成分を含む周波数偏差信号を出力するローパスフィルタと、
前記累積加算データと前記周波数偏差信号とを加算して、前記数値制御発振器に前記制御データとして出力する加算器と、
前記ＦＭ復調データと前記第１の周波数の正弦波データとを与えられて乗算し、第２の乗算結果を出力する第２の乗算器と、前記第２の乗算結果を与えられて第１の低周波成分を出力する第２のローパスフィルタと、前記第１の低周波成分の符号を正数に変換して出力する絶対値回路と、前記絶対値回路からの出力と第１の閾値とを比較した前記第１のパイロット信号検出信号を出力する第１の比較器と、
前記ＦＭ復調データと前記第１の周波数の余弦波データとを与えられて乗算し、第３の乗算結果を出力する第３の乗算器と、前記第３の乗算結果を与えられて第２の低周波成分を出力する第３のローパスフィルタと、前記第２の低周波成分と第２の閾値とを比較した前記第２のパイロット信号検出信号を出力する第２の比較器と、前記第１のパイロット信号検出信号と前記第２のパイロット信号検出信号とを与えられて所定の論理演算を行い第３のパイロット信号検出信号を出力する論理回路とを有するパイロット信号検出回路とを有し、前記積分器が前記累積加算データの値を前記第１、第２又は第３のパイロット信号検出信号にいずれかに応じて制御するパイロットＰＬＬ回路と、
前記ＦＭ復調データと前記第３のパイロット信号検出信号とを与えられ、前記第３のパイロット信号検出信号がパイロット信号の存在を示す場合、前記ＦＭ復調データに対し前記パイロット信号をキャンセルする処理を行うパイロットキャンセル回路と、
前記パイロットキャンセル回路からの出力と、前記第２の周波数の正弦波データとを与えられて、前記副チャンネル信号を生成する復調回路と、
を備えることを特徴とするＦＭステレオ復調回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はパイロットＰＬＬ回路及びＦＭステレオ復調回路に関し、特にディジタル対応型ＦＭ受信機のＦＭステレオ復調用に好適なものに関する。
【背景技術】
【０００２】
近年、受信信号を一旦中間周波数信号に変換した後、ディジタル信号に変換して復調処理を行うディジタル対応型ＦＭ受信機において、ステレオ復調に用いるサブキャリア信号を生成するパイロットＰＬＬ回路を、ディジタルＰＬＬ回路で構成することが行われている。
【０００３】
しかし、従来のパイロットＰＬＬ回路では、ＦＭステレオ復調データに含まれる１９ｋＨｚのパイロット信号成分の有無にかかわらず、積分回路における累積加算データの値を用いて位相制御を行っており、制御特性を向上させることができなかった。
【特許文献１】特開２００６−１２９５３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は上記事情に鑑み、制御特性を向上させることが可能なパイロットＰＬＬ回路及びＦＭステレオ復調回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一態様によるパイロットＰＬＬ回路は、信号Ｌ、Ｒの和信号が主チャンネル信号とされ、信号Ｌ、Ｒの差信号によりサブキャリア信号を平衡変調した信号が副チャンネル信号とされるＦＭ復調データを与えられるパイロットＰＬＬ回路において、制御データを与えられて出力周波数が変化する数値制御発振器と、前記数値制御発振器からの前記出力周波数を与えられて第１の周波数の余弦波データを出力する第１のＲＯＭテーブルと、前記ＦＭ復調データと、前記第１の周波数の余弦波データとを与えられて乗算し、乗算結果を出力する乗算器と、前記乗算結果を与えられ、この乗算結果を積分した累積加算データを出力する積分器と、前記乗算結果を与えられ、前記ＦＭ復調データと前記数値制御発振器からの前記出力周波数との間の周波数偏差成分を含む周波数偏差信号を出力するローパスフィルタと、前記累積加算データと前記周波数偏差信号とを加算して、前記数値制御発振器に前記制御データとして出力する加算器と、前記ＦＭ復調データに含まれるパイロット信号成分の有無を検出してパイロット信号検出信号を出力するパイロット信号検出回路とを備え、前記積分器は、前記累積加算データの値を、前記パイロット信号検出信号に応じて制御することを特徴とする。
【０００６】
本発明の一態様によるＦＭステレオ復調回路は、信号Ｌ、Ｒの和信号が主チャンネル信号とされ、信号Ｌ、Ｒの差信号によりサブキャリア信号を平衡変調した信号が副チャンネル信号とされるＦＭ復調データを与えられて復調処理を行うＦＭ復調回路において、制御データを与えられて出力周波数が変化する数値制御発振器と、前記数値制御発振器からの前記出力周波数を与えられて第１の周波数の余弦波データを出力する第１のＲＯＭテーブルと、前記数値制御発振器からの前記出力周波数を与えられて第２の周波数の正弦波データを出力する第２のＲＯＭテーブルと、前記ＦＭ復調データと、前記第１の周波数の余弦波データとを与えられて乗算し、乗算結果を出力する乗算器と、前記乗算結果を与えられ、この乗算結果を積分した累積加算データを出力する積分器と、前記乗算結果を与えられ、前記ＦＭ復調データと、前記数値制御発振器からの前記出力周波数との間の周波数偏差成分を含む周波数偏差信号を出力するローパスフィルタと、前記累積加算データと前記周波数偏差信号とを加算して、前記数値制御発振器に前記制御データとして出力する加算器と、前記ＦＭ復調データに含まれるパイロット信号成分の有無の検出を、第１の閾値に基づいて行った第１のパイロット信号検出信号と、第２の閾値に基づいて行った第２のパイロット信号検出信号とを出力するパイロット信号検出回路とを有し、前記積分器が前記累積加算データの値を前記第１のパイロット信号検出信号に応じて制御するパイロットＰＬＬ回路と、前記ＦＭ復調データと前記第２のパイロット信号検出信号とを与えられ、前記第２のパイロット信号検出信号がパイロット信号の存在を示す場合、前記ＦＭ復調データに対し前記パイロット信号をキャンセルする処理を行うパイロットキャンセル回路と、前記パイロットキャンセル回路からの出力と、前記第２の周波数の正弦波データとを与えられて、前記副チャンネル信号を生成する復調回路とを備えることを特徴とする。
【０００７】
また、本発明の一態様によるＦＭステレオ復調回路は、信号Ｌ、Ｒの和信号が主チャンネル信号とされ、信号Ｌ、Ｒの差信号によりサブキャリア信号を平衡変調した信号が副チャンネル信号とされるＦＭ復調データを与えられて復調処理を行うＦＭ復調回路において、制御データを与えられて出力周波数が変化する数値制御発振器と、前記数値制御発振器からの前記出力周波数を与えられて第１の周波数の余弦波データを出力する第１のＲＯＭテーブルと、前記数値制御発振器からの前記出力周波数を与えられて第２の周波数の正弦波データを出力する第２のＲＯＭテーブルと、前記数値制御発振器からの前記出力周波数を与えられて前記第１の周波数の正弦波データを出力する第３のＲＯＭテーブルと、前記ＦＭ復調データと、前記第１の周波数の余弦波データとを与えられて乗算し、乗算結果を出力する乗算器と、前記乗算結果を与えられ、この乗算結果を積分した累積加算データを出力する積分器と、前記乗算結果を与えられ、前記ＦＭ復調データと、前記数値制御発振器からの前記出力周波数との間の周波数偏差成分を含む周波数偏差信号を出力するローパスフィルタと、前記累積加算データと前記周波数偏差信号とを加算して、前記数値制御発振器に前記制御データとして出力する加算器と、前記ＦＭ復調データと前記第１の周波数の正弦波データとを与えられて乗算し、第２の乗算結果を出力する第２の乗算器と、前記第２の乗算結果を与えられて第１の低周波成分を出力する第２のローパスフィルタと、前記第１の低周波成分の符号を正数に変換して出力する絶対値回路と、前記絶対値回路からの出力と第１の閾値とを比較した前記第１のパイロット信号検出信号を出力する第１の比較器と、前記ＦＭ復調データと前記第１の周波数の余弦波データとを与えられて乗算し、第３の乗算結果を出力する第３の乗算器と、前記第３の乗算結果を与えられて第２の低周波成分を出力する第３のローパスフィルタと、前記第２の低周波成分と第２の閾値とを比較した前記第２のパイロット信号検出信号を出力する第２の比較器と、前記第１のパイロット信号検出信号と前記第２のパイロット信号検出信号とを与えられて所定の論理演算を行い第３のパイロット信号検出信号を出力する論理回路とを有するパイロット信号検出回路とを有し、前記積分器が前記累積加算データの値を前記第１、第２又は第３のパイロット信号検出信号にいずれかに応じて制御するパイロットＰＬＬ回路と、前記ＦＭ復調データと前記第３のパイロット信号検出信号とを与えられ、前記第３のパイロット信号検出信号がパイロット信号の存在を示す場合、前記ＦＭ復調データに対し前記パイロット信号をキャンセルする処理を行うパイロットキャンセル回路と、前記パイロットキャンセル回路からの出力と、前記第２の周波数の正弦波データとを与えられて、前記副チャンネル信号を生成する復調回路とを備えることを特徴とする。
【発明の効果】
【０００８】
本発明のパイロットＰＬＬ回路及びＦＭステレオ復調回路によれば、制御特性を向上させることが可能である。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態によるパイロットＰＬＬ回路及びＦＭステレオ復調回路について、図面を参照して説明する。
【００１０】
（１）実施の形態１
本実施の形態１によるパイロットＰＬＬ回路、このパイロットＰＬＬ回路を含むＦＭステレオ復調回路を備えるディジタル対応型ＦＭ受信機は、図１に示されるように、アンテナ端１０、ＦＭフロントエンド回路１１、ＦＭ中間周波数アンプ１２、Ａ／Ｄコンバータ１３、ＦＭ復調回路１４、ステレオ復調回路１５、聴感補正回路１６ａ及び１６ｂ、Ｄ／Ａコンバータ１７ａ及び１７ｂ、スピーカ１８ａ及び１８ｂを備える。
【００１１】
アンテナ端１０により受信されたＦＭ波は、ＦＭフロントエンド回路１１において希望の受信局の受信周波数信号が選択されて、ＦＭ中間周波数アンプ１２において中間周波数帯に変換され増幅されて中間周波数信号として出力される。この中間周波数信号は、Ａ／Ｄコンバータ１３においてディジタル信号に変換され、ＦＭ復調回路１４でＦＭ復調データ（ベースバンド信号）に変換される。
【００１２】
ＦＭステレオ信号の場合、このＦＭ復調データは、（Ｌ＋Ｒ）の主チャネル信号、（Ｌ−Ｒ）の副チャネル信号になっており、ステレオ復調回路１５においてこの主チャネル信号と副チャネル信号とがステレオ信号（Ｌ／Ｒ）に復調される。
【００１３】
復調されたステレオ信号（Ｌ／Ｒ）は、それぞれ聴感補正回路１６ａ、１６ｂにおいて聴感補正され、Ｄ／Ａコンバータ１７ａ、１７ｂにおいてアナログ音声信号として出力されて、スピーカ１８ａ、１８ｂにおいて再生される。
【００１４】
ここで、ステレオ復調回路１５の具体的な構成の一例を図２に示す。このステレオ復調回路１５は、パイロットキャンセル回路２１、副チャネル復調回路２２、ステレオデマトリクス回路に相当するパイロットＰＬＬ回路２３を有する。
【００１５】
ＦＭ復調回路１４から出力されたＦＭ復調データが、パイロットキャンセル回路２１とパイロットＰＬＬ回路２３とに入力される。このＦＭ復調データは、（Ｌ＋Ｒ）の主チャネル信号、（Ｌ−Ｒ）の副チャネル信号になっている。
【００１６】
後述するように、パイロットＰＬＬ回路２３において、ＦＭ復調データに１９ｋＨｚのパイロット信号が含まれるか否かを検出したパイロット信号検出信号がパイロットキャンセル回路２１に出力される。さらに、パイロットＰＬＬ回路２３において、１９ｋＨｚのパイロット信号に基づいて生成した３８ｋＨｚのサブキャリア信号が副チャネル復調回路２２に出力される。
【００１７】
パイロットキャンセル回路２１において、後述するように、パイロット信号検出信号に基づき、ＦＭ復調データに１９ｋＨｚのパイロット信号が重畳された状態で含まれている時は主信号からパイロット信号成分を減算することで除去する処理を行い、パイロット信号が含まれていない時は除去しないように動作する。
【００１８】
パイロット信号が含まれていて除去されたＦＭ復調データあるいは含まれていなかったＦＭ復調データが副チャネル復調回路２２に出力される。副チャネル復調回路２２において、パイロット信号が含まれていないＦＭ復調データと３８ｋＨｚのサブキャリア信号とが与えられ、両者が乗算されることで副チャネル信号（Ｌ−Ｒ）が生成される。さらに、主チャネル信号（Ｌ＋Ｒ）と副チャネル信号（Ｌ−Ｒ）とが加減算されてステレオ信号（Ｌ、Ｒ）が生成される。
【００１９】
図３に、ステレオ復調回路１５におけるパイロットＰＬＬ回路２３に相当し、パイロット信号とサブキャリア信号とを生成するパイロットＰＬＬ回路の具体的な構成の一例を示す。
【００２０】
このパイロットＰＬＬ回路２３は、数値制御発振器（以下、ＮＣＯと称する）３１、１９ｋＨｚ余弦波ＲＯＭテーブル３２、乗算器３３、ローパスフィルタ３４、積分器３５、加算器３６、３８ｋＨｚ正弦波ＲＯＭテーブル３７、１９ｋＨｚ正弦波ＲＯＭテーブル３８、パイロット信号検出回路５０とを備えている。パイロット信号検出回路５０は、乗算器３９、ローパスフィルタ４０、比較器４１を有している。
【００２１】
上記構成を備えたパイロットＰＬＬ回路２３の動作について説明する。先ず、ＮＣＯ３１は、制御データを与えられて、カウンタの一巡周期が変化するカウンタ値を出力するカウンタ回路に相当する。
【００２２】
ＮＣＯ３１からカウンタ値が出力されると、１９ｋＨｚ余弦波ＲＯＭテーブル３２、３８ｋＨｚ正弦波ＲＯＭテーブル３７、１９ｋＨｚ正弦波ＲＯＭテーブル３８にそれぞれ出力される。これらの１９ｋＨｚ余弦波ＲＯＭテーブル３２、３８ｋＨｚ正弦波ＲＯＭテーブル３７、１９ｋＨｚ正弦波ＲＯＭテーブル３８には、それぞれ予め設定された周波数を有する余弦波あるいは正弦波のデータが格納されており、カウンタ値を与えられると各データが呼び出されて、それぞれ１９ｋＨｚ余弦波データ、３８ｋＨｚ正弦波データ、１９ｋＨｚ正弦波データが出力される。
【００２３】
乗算器３３には、ＦＭ復調データと、１９ｋＨｚ余弦波データとが与えられ、乗算結果が出力される。この乗算結果には、放送局からのＦＭ復調データに含まれる１９ｋＨｚ成分と、受信機内で生成された１９ｋＨｚ成分との間に存在する位相偏差に相当する信号成分が含まれる。
【００２４】
乗算器３３からの乗算結果は、積分器３５とローパスフィルタ３４とに与えられる。積分器３５からは、乗算結果に含まれる位相偏差を累積加算した値が出力される。
【００２５】
一方、ローパスフィルタ３４からは、乗算器３３からの出力における低周波成分のみが出力されるが、これには、放送局からのＦＭ復調データに含まれる１９ｋＨｚ成分と、受信機内で生成された１９ｋＨｚ成分との間に存在する周波数偏差に相当する信号成分が含まれる。
【００２６】
加算器３６において、積分器３５からの出力とローパスフィルタ３４からの出力とが加算され、制御データとしてＮＣＯ３１にフィードバックされる。この制御データには、ＦＭ復調データに含まれる１９ｋＨｚ成分と、受信機内で生成された１９ｋＨｚ成分との間に存在する位相偏差に相当する信号成分と、周波数偏差に相当する信号成分とが含まれる。従って、ＮＣＯ３１では、これらの位相偏差並びに周波数偏差を考慮したカウンタ値を出力することになる。
【００２７】
このような制御データが与えられたＮＣＯ３１から出力されたカウンタ値が３８ｋＨｚ正弦波ＲＯＭテーブル３７に与えられ、３８ｋＨｚ正弦波データがサブキャリア信号として出力されて復調回路２２に出力される。
【００２８】
尚、積分器３３における累積加算データは、後述するようにパイロット信号検出回路５０から出力されたパイロット信号検出信号により制御される。
【００２９】
ここで、乗算器３３から出力される乗算結果は、式（１）で表される。
sin(α)*cos(β)= sin(α)*cos(α+delta)=sin(α)*{cos(α)*cos(delta)-sin(α)*sin(delta)}
= sin(α)*cos(α)*cos(delta) - sin(α)*sin(α)*sin(delta)
= {sin(2α)}/2*cos(delta) + {1-cos(2α)}/2*sin(delta)  （１）
【００３０】
さらに乗算結果がローパスフィルタ３４に与えられて出力された低周波成分は、sin(2α)及びcos(2α)の項が、ローパスフィルタ３４により除去されると仮定することにより、上記式（１）は以下の式（２）のように表される。
sin(α)*cos(β) => 1/2*sin(delta)                    （２）
【００３１】
このようにして、ＦＭ復調データに含まれる１９ｋＨｚのパイロット信号成分と、ＮＣＯ３１と１９ｋＨｚ余弦波ＲＯＭテーブル３２とによって生成された１９ｋＨｚ余弦波データとの位相偏差及び周波数偏差に応じて変化するデータを乗算器３３から取り出すことができる。このデータを制御データとしてＮＣＯ３１に与えることで、ＦＭ復調データに含まれる１９ｋＨｚのパイロット信号に同期したパイロット信号を出力してパイロットキャンセル回路２１に出力し、また３８ｋＨｚのサブキャリア信号を生成して復調回路２２に出力することができる。
【００３２】
図４に、式（１）で示される検波特性を示す。具体的には、横軸に、乗算器３３に入力されるＦＭ復調データに含まれるパイロット信号の１９ｋＨｚと、ＮＣＯ３１及び１９ｋＨｚ余弦波ＲＯＭテーブル３２から出力された１９ｋＨｚとの位相偏差を示し、縦軸に乗算器３３の出力値を示す。
【００３３】
位相偏差が「０」あるいは「π」のとき乗算器３３の出力値は「０」であり、位相偏差がπ／２のとき乗算器３３の出力は最大値をとる。
【００３４】
パイロット信号検出回路５０は、ＦＭ復調データに１９ｋＨｚのパイロット信号成分の有無を検出するもの、即ち、ステレオ放送であるかモノラル放送であるか、あるいはステレオ放送であるが受信状態が悪く１９ｋＨｚのパイロット信号成分が含まれていないかどうかを判別するものである。
【００３５】
乗算器３９に、ＦＭ復調データと、１９ｋＨｚ正弦波ＲＯＭテーブル３７から出力された１９ｋＨｚの正弦波データとが入力されて乗算される。ここで乗算器３３には、１９ｋＨｚ正弦波であるパイロット信号を含むＦＭ復調データと、１９ｋＨｚ余弦波データとが乗算され、これにより両者の位相偏差に対応した乗算結果が出力される。
【００３６】
これに対し乗算器３９では、入力されたデータの両者とも１９ｋＨｚ正弦波である。さらに、ＦＭ復調データにおける１９ｋＨｚと１９ｋＨｚ余弦波ＲＯＭテーブル３２から出力された１９ｋＨｚとの位相偏差、周波数偏差が、ＮＣＯ３１に与えられる制御データによって収束していると考えられる。よって、乗算器３９に入力される両者の位相偏差、周波数偏差も収束しているとみなされる。
【００３７】
このため、ＦＭ復調データに１９ｋＨｚのパイロット信号が含まれる場合と含まれない場合とで、乗算器３９における演算結果が大きく異なる。従って、乗算結果をローパスフィルタ４０に与えて低周波信号成分を取り出し、比較器４１において所定の閾値と比較することで、パイロット信号成分の有無を検出する信号を取り出すことができる。
【００３８】
得られたパイロット信号検出信号は、パイロットキャンセル回路２１と積分器３５とに入力される。パイロット信号検出信号が、ＦＭ復調データにパイロット信号成分が存在しないことを示す場合には、パイロットキャンセル回路２１はＦＭ復調データに対してパイロット信号をキャンセルする処理を行わずに復調回路２２へ出力する。
【００３９】
また、積分器３３にパイロット信号検出信号が入力されると、上述したように、積分器３３における累積加算データが制御される。具体的には、ＦＭ復調データにパイロット信号成分が存在しないと判断されたときは、累積加算データが「０」の値にクリアされる。これにより、ステレオ放送でない場合、あるいはステレオ放送であるが受信状態が悪くパイロット信号成分が存在しないと判断された場合には、パイロット信号が存在していたときに積分器３５に累積された加算データを一旦クリアすることにより、制御特性を向上させることができる。
【００４０】
ここで、本実施の形態１におけるパイロットＰＬＬ回路２３の応答特性について述べる。
【００４１】
上述のように積分器３５は、放送信号に含まれる１９ｋＨｚとパイロットＰＬＬ回路２３で生成した１９ｋＨｚとの間の位相偏差に相当するＤＣオフセット成分を累積加算していき、その値をローパスフィルタ３４の出力と加算してＮＣＯ３１に制御データとして出力する。これにより、放送信号とパイロットＰＬＬ回路２３との間に位相偏差あるいは周波数偏差が存在している場合であっても、ＰＬＬ動作を支障なく行うことができる。
【００４２】
一方で、モノラル放送からステレオ放送への切り替え時やステレオ放送時の受信状態の変化等により、積分器３５における累積加算データが収束値に対して大きくずれたような場合には、逆にＰＬＬの応答特性に悪影響を与えることとなり、ロックするまでの時間が長くなったり、あるいはロックしなくなるおそれがある。
【００４３】
そこで本実施の形態１では、ＦＭ復調データ内における１９ｋＨｚのパイロット信号の有無を検知した結果に基づいて積分器３５における累積加算データに制御を行う。具体的には、ＦＭ復調データからパイロット信号が検出されない場合、即ち、ＰＬＬの位相検波結果が「０」近傍となるロックに近い状態でない場合には、積分器３５における累積加算データを一旦「０」にクリアする。そして、ＦＭ復調データからパイロット信号が検出されると、積分器３５に本来の積分動作を動作させることで、ＤＣオフセット成分を伝達させるようにしている。これにより、累積加算データが収束値に対して大きくずれることがなく、本来のＤＣオフセット成分の伝達という機能を確保しＰＬＬの収束性を向上させることができる。
【００４４】
（２）実施の形態２
本発明の実施の形態２によるパイロットＰＬＬ回路、このパイロットＰＬＬ回路を含むＦＭステレオ復調回路におけるパイロットＰＬＬ回路について、その構成を示した図５を参照して説明する。
【００４５】
本実施の形態２では、上記実施の形態１と比較しパイロット信号検出回路５０ａの構成が相違する。本実施の形態２では、パイロット信号検出回路５０ａが、乗算器３９、ローパスフィルタ４０、さらに二つの比較器４１ａ、４１ｂを有する。他の上記実施の形態１と同一の構成要素には、同一の番号を付して説明を省略する。
【００４６】
乗算器３９に、ＦＭ復調データと、１９ｋＨｚ正弦波ＲＯＭテーブル３７から出力された１９ｋＨｚの正弦波データとが入力されて乗算される。乗算結果からローパスフィルタ３４によって低周波成分が取り出され、比較器４１ａ、４１ｂにそれぞれ与えられる。
【００４７】
比較器４１ａにおいて第１の閾値とローパスフィルタ４０の出力とが比較され、その比較結果がパイロットキャンセル回路２１に与えられ、パイロット信号が検出されたときはキャンセル処理が行われる。
【００４８】
さらに、比較器４１ｂにおいて第２の閾値とローパスフィルタ４０の出力とが比較され、その比較結果が積分器３５に与えられる。積分器３５において、パイロット信号が検出されなかった場合に累積加算データが「０」にクリアされ、あるいはクリアされないように処理される。
【００４９】
このように、パイロットキャンセル回路２１におけるパイロット信号のキャンセル処理と、積分器３５における累積加算データのクリア処理とにおいて、それぞれパイロット信号成分の有無を異なる閾値で判断し行ってもよい。これにより、それぞれの処理の最適化を図ることができる。
【００５０】
（３）実施の形態３
本発明の実施の形態３によるパイロットＰＬＬ回路、このパイロットＰＬＬ回路を含むＦＭステレオ復調回路におけるパイロットＰＬＬ回路について、図６を参照して説明する。
【００５１】
このパイロットＰＬＬ回路２３ｂは、上記実施の形態１におけるパイロットＰＬＬ回路２３と比較し、パイロット信号検出回路５０ｂの構成が異なり、さらにパイロット信号検出回路５０ｂからの２つの出力を切り替えていずれか一方を積分器３５に入力する切替器４９が設けられている点で相違する。他の同一の構成要素には同一の番号を付して説明を省略する。
【００５２】
パイロット信号検出回路５０ｂは、２系統のパイロット信号検出部を有する。一方は、乗算器４１、ローパスフィルタ４２、比較器４３を有し、他方は乗算器４４、ローパスフィルタ４５、絶対値回路４６、比較器４７を有し、それぞれの出力を入力するＡＮＤ回路４８が設けられている。
【００５３】
乗算器４１に、ＦＭ復調データと１９ｋＨｚ余弦波ＲＯＭテーブル３２から出力された１９ｋＨｚの余弦波データとが入力されて乗算される。この乗算結果からローパスフィルタ４２によって低周波成分が除去され、比較器４３に与えられる。
【００５４】
ここで、ローパスフィルタ４２からの出力は、ＦＭ復調データのパイロット信号成分を「sin(α)」とすると、上記式（２）で示されたように、「1/2*sin(delta)」となる。
【００５５】
一方、ローパスフィルタ４５からの出力は、以下の式（３）で示されたように、「1/2*cos(delta)」となる。
sin(α)*cos(β)= sin(α)*sin(α+delta)=sin(α)*{sin(α)*cos(delta)+cos(α)*sin(delta)}
= sin(α)*sin(α)*cos(delta) + sin(α)*cos(α)*sin(delta)
= {sin(2α)}/2*sin(delta) + {1-cos(2α)}/2*cos(delta)
=> 1/2*cos(delta)                    （３）
【００５６】
ここで、sin(2α)及びcos(2α)の項が、ローパスフィルタ４２により除去されると仮定する。
【００５７】
比較器４３において、第１の閾値ＲＥＦ１とローパスフィルタ４２からの出力とが比較され、比較結果がＡＮＤ回路４８及び切替器４９とに与えられる。
【００５８】
また、乗算器４４にＦＭ復調データと１９ｋＨｚ正弦波ＲＯＭテーブル３８から出力された１９ｋＨｚの正弦波データとが入力されて乗算される。この乗算結果からローパスフィルタ４５によって低周波成分が除去され、絶対値回路４６に与えられる。
【００５９】
絶対値回路４６は、ローパスフィルタ４５からの出力の符号を正数に変換して出力する。出力された値は比較器４７に与えられ、第２の閾値ＲＥＦ２と比較されて、比較結果がＡＮＤ回路４８に出力される。
【００６０】
ＡＮＤ回路４８において、比較器４３、４７における比較結果の論理積が求められ、この論理積の値が「１」である場合に、ＦＭ復調データにパイロット信号成分が存在すると判断する。即ち、比較器４３、４７においてともにパイロット信号成分が存在すると判断した期間のみにおいて、ＡＮＤ回路４８からパイロット信号成分の存在を示す信号が出力される。このＡＮＤ回路４８からの出力は、切替器４９と復調回路２２とに与えられる。
【００６１】
切替器４９において、比較器４３から出力された比較結果と、ＡＮＤ回路４８から出力された論理積とが与えられ、図示されていない切替制御信号を与えられて、いずれか一方が積分器３５に累積加算データをクリアするための制御信号として与えられる。
【００６２】
本実施の形態３によるパイロットＰＬＬ回路２３ｂにおける検出特性について、図７を用いて説明する。
【００６３】
ローパスフィルタ４２からの出力は曲線ｂ１に示されるようであり、比較器４３が有する第１の閾値ＲＥＦ１は直線ｂ２に示されるようである。曲線ｂ１のうち直線ｂ２より値が大きい範囲において論理「１」となる比較結果信号ｂ３が比較器４３から出力される。
【００６４】
一方、ローパスフィルタ４５から出力され絶対値回路４６を通過した出力は曲線ａ１に示されるようであり、比較器４７が有する第２の閾値ＲＥＦ２は直線ａ２に示されるようである。曲線ａ１のうち直線ａ２より値が大きい範囲において論理「１」となる比較結果信号ａ３が比較器４７から出力される。
【００６５】
比較器４３からの比較結果信号ｂ３と比較器４７からの比較結果信号ａ３とがＡＮＤ回路４８に与えられると、両者が共に論理「１」である期間が「１」となる比較結果信号ｃが出力される。
【００６６】
本実施の形態３によれば、よりパルス幅の広い比較結果信号ｂ３と、相対的にパルス幅が狭い比較結果信号ｃとを用いることで、乗算器３３、積分器３５、ローパスフィルタ３４、ＮＣＯ３１、１９ｋＨｚ余弦波ＲＯＭテーブル３２から成るＰＬＬループにおけるアンロック状態、収束状態、ロック状態への状態遷移を検出し、これに応じて積分器３５における累積加算データをクリアする動作を制御することができる。
【００６７】
１）比較結果信号ｂ３及びｃが共に論理「０」の間は、ＰＬＬループはアンロック状態であると判断し、ＡＮＤ回路４８から出力された比較結果信号ｃ１が積分器３５に与えられ、累積加算データが零にクリアされる。
【００６８】
２）この状態から、比較結果信号ｂ３は論理「１」であるが比較結果信号ｃは論理「０」である状態になると、ＰＬＬループは収束に近づきつつある状態であると判断し、切替器４９からは比較結果信号ｂ３が積分器３５に与えられ、クリア動作は行われず積分動作が開始される。
【００６９】
３）次に、比較結果信号ｂ３及びｃが共に論理「１」になると、ＰＬＬループがロックしたと判断し、切替器４９から比較結果信号ｃが積分器３５に与えられて、クリア動作は行われずに積分動作が継続される。
【００７０】
４）この状態から、比較結果信号ｂ３は論理「１」であるが比較結果信号ｃは論理「０」である状態になると、ＰＬＬループはロックしていないが収束に近い状態であると判断し、切替器４９から比較結果信号ｃが積分器３５に与えられて、累積加算データがクリアされて積分動作が停止される。
【００７１】
５）さらに、比較結果信号ｂ３及びｃが共に論理「０」になると、その間、ＰＬＬループはアンロック状態であると判断し、ＡＮＤ回路４８から出力された比較結果信号ｂ３が積分器３５に与えられ、累積加算データは零にクリアされた状態を維持するとともに、積分動作は停止状態にある。
【００７２】
以上、１）から５）に示されたように、状態遷移に応じて累積加算データのクリア動作並びに積分動作が制御される。
【００７３】
上述した実施の形態はいずれも一例であって、本発明を限定するものではなく、本発明の技術的範囲内において様々に変形することが可能である。例えば、上記実施の形態３では、図３において積分器３５が切替回路４９を介して与えられた比較器４３からの出力、あるいはＡＮＤ回路４８からの出力に応じて累積した累積加算データをクリアしている。しかしこれに限らず、比較器４３、比較器４７、ＡＮＤ回路４８からのいずれかの出力に応じて累積加算データをクリアしてもよい。
【図面の簡単な説明】
【００７４】
【図１】本発明の実施の形態１によるディジタル対応型ＦＭ受信機の構成を示すブロック図。
【図２】同ＦＭ受信機に含まれるＦＭステレオ復調回路の構成を示すブロック図。
【図３】同ＦＭステレオ復調回路に含まれるパイロットＰＬＬ回路の構成を示すブロック図。
【図４】同パイロットＰＬＬ回路に含まれる乗算器３３からの出力値と位相偏差との関係を示すグラフ。
【図５】本発明の実施の形態２によるＦＭ受信機のＦＭステレオ復調回路に含まれるパイロットＰＬＬ回路の構成を示すブロック図。
【図６】本発明の実施の形態３によるＦＭ受信機のＦＭステレオ復調回路に含まれるパイロットＰＬＬ回路の構成を示すブロック図。
【図７】同実施の形態３によるパイロットＰＬＬ回路におけるパイロット信号成分の検出特性を示すグラフ。
【符号の説明】
【００７５】
１５  ＦＭステレオ復調回路
２１  パイロットキャンセル回路
２２  副チャネル復調回路
２３、２３ａ、２３ｂ  パイロットＰＬＬ回路
３１  数値制御発振器（ＮＣＯ）
３２  １９ｋＨｚ余弦波ＲＯＭテーブル
３３、３９  乗算器
３４、４０  ローパスフィルタ（ＬＰＦ）
３５  積分器
３６  加算器
３７  ３８ｋＨｚ正弦波ＲＯＭテーブル
３８  １９ｋＨｚ正弦波ＲＯＭテーブル
３９  乗算器
４１、４１ａ、４１ｂ  比較器
【図１】
2009005272.tif 000003
【図２】
2009005272.tif 000004
【図３】
2009005272.tif 000005
【図４】
2009005272.tif 000006
【図５】
2009005272.tif 000007
【図６】
2009005272.tif 000008
【図７】
2009005272.tif 000009