(57)【要約】【課題】不揮発性メモリを搭載した半導体装置において、簡易な構成によって、外部からの電力供給の安定性が阻害された場合であっても書き込み動作等を確実に実行可能にする。【解決手段】半導体装置１は、不揮発性メモリを含む不揮発性メモリコア１０と、不揮発性メモリコア１０への電力供給のモードを、外部電源から電力供給を行う第１モードと、バックアップ電源として用いられる蓄電デバイス３１から電力供給を行う第２モードとで切り替えるスイッチ２０とを備えている。不揮発性メモリコア１０は、その動作状態を示すステータス信号を出力し、スイッチ２０は、ステータス信号が示す不揮発性メモリコア１０の動作状態に応じて、電力供給モードの切替を行う。【選択図】図１
2009181624.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性メモリを含む不揮発性メモリコアと、
前記不揮発性メモリコアへの電力供給のモードを、外部電源から電力供給を行う第１モードと、バックアップ電源として用いられる蓄電デバイスから電力供給を行う第２モードとで切り替えるスイッチとを備え、
前記不揮発性メモリコアは、当該不揮発性メモリコアが特定の動作状態にあるか否かを示すステータス信号を出力するものであり、
前記スイッチは、前記ステータス信号を受け、前記不揮発性メモリコアが前記特定の動作状態にあることを前記ステータス信号が示すとき、電力供給モードを前記第２モードに設定する
ことを特徴とする不揮発性半導体記憶装置。
【請求項２】
請求項１記載の不揮発性半導体記憶装置において、
前記不揮発性メモリコアは、書き込み情報を一時的に記憶する一時記憶領域を有し、前記一時記憶領域から前記不揮発性メモリへの書き込み動作を実行中のとき、前記ステータス信号として、当該不揮発性メモリコアが前記特定の動作状態にあることを示す信号を出力する
ことを特徴とする不揮発性半導体記憶装置。
【請求項３】
請求項１記載の不揮発性半導体記憶装置において、
前記不揮発性メモリコアは、前記不揮発性メモリの消去動作を実行中のとき、前記ステータス信号として、当該不揮発性メモリコアが前記特定の動作状態にあることを示す信号を出力する
ことを特徴とする不揮発性半導体記憶装置。
【請求項４】
請求項１記載の不揮発性半導体記憶装置において、
前記スイッチを制御する信号を受けるための外部端子を備え、
前記スイッチは、前記外部端子に与えられた信号に応じて、電力供給モードの切替を実行可能に構成されている
ことを特徴とする不揮発性半導体記憶装置。
【請求項５】
請求項１記載の不揮発性半導体記憶装置において、
前記蓄電デバイスは、前記不揮発性メモリコアが構成された半導体チップ内に、設けられている
ことを特徴とする不揮発性半導体記憶装置。
【請求項６】
請求項１記載の不揮発性半導体記憶装置において、
前記蓄電デバイスは、前記不揮発性メモリコアが構成された半導体チップに、積層されている
ことを特徴とする不揮発性半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラッシュメモリ等の不揮発性メモリを搭載した不揮発性半導体記憶装置に関するものであり、特に、外部からの電力供給の安定性が阻害された場合における不具合を回避するための技術に関する。
【背景技術】
【０００２】
フラッシュメモリ等の不揮発性半導体メモリは、情報の記録や書き換えは電気的な手段を以って行われる。このため、書き込み動作や書き換え動作が行われている間は、必要な電源が常に外部から供給されていなければならない。しかしながら、不慮の要因による電源の遮断や、予期せぬノイズの印加などが発生することがある。このような安定した電力供給の阻害要因に対して、何らかの対策が行われていないと、記録されたデータが正確ではなかったり、惹いてはメモリを破壊するといった問題が起こり得る。
【０００３】
このような事態を回避する技術として、特許文献１では、フラッシュメモリシステムの保持電源を開示している。特許文献１によると、電力損失が検知されたとき、電力供給バスがフラッシュメモリ・システムから遮断され、保持コントローラは、蓄電コンデンサからフラッシュメモリ・システムへの電力の流れを制御する。蓄電コンデンサによる電力供給によって、フラッシュメモリ・システムは、消去や書き込みを完了することができる。
【０００４】
また、特許文献２では、電源遮断に対して安全にメモリへの書き込み行う方式が開示されている。特許文献２によると、ＣＰＵからＥＥＰＲＯＭへ書き込み中に電源遮断を検出したとき、ＣＰＵが安全に書き込みを完了するまでキャパシタの電源を使用し、その後シャットダウンを行う。
【０００５】
また、特許文献３では、フラッシュメモリへデータを書き込む際に、書き込むべきデータをバッファメモリへ一時的に格納し、その後、バッファメモリのデータをフラッシュメモリへ書き込む方式が開示されている。この方式では、バッファメモリへデータ転送した後、そのデータがフラッシュメモリに格納される間は、システムは他の処理を実行することができる。
【０００６】
また、特許文献４では、電源遮断時のような状況においても、正しい情報が確実に書き込まれるようにするための方法が開示されている。特許文献４の手法によると、データの書き込み中に電源がオフとなった場合でも、外部記憶装置の記憶データが正しい状態にあることを保証できる。また、電源オフ時に計算機システムの動作を保護するためのバックアップ電源を設けたり、ファイルを二重化する必要がないので、構成が経済的であり、かつ外部記憶装置の使用効率を低下させることもない。
【特許文献１】特表２００５−５３２６２０号公報
【特許文献２】特開平１１−１４９４１９号公報
【特許文献３】特開昭６２−１７２５９７号公報
【特許文献４】特開平１−１９１２４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
不揮発性メモリを搭載した不揮発性半導体記憶装置において、限られた時間内で書き込みを完了し、かつ、書き込まれた情報が正しいことを確保しなければならない場合においては、上述した従来技術は、必ずしも効果的とはなり得ない。
【０００８】
従来技術では、バックアップ電源と電圧遮断の検知回路とを用いて、電源遮断による書き込み動作中断を回避している。ところが、中断した状態から再開した時に、書き込みに必要なデータが書き込まれているかどうかを判断し、書き込まれていなければ、フラッシュメモリ等を一旦リフレッシュして再書き込みを行わなければならない。この一連の動作を行うと、限られた時間内で書き込みを完了しなければならないシステムにおいては、使用できないことも有り得る。また、電圧遮断の検知回路を用いるため、素子構成が複雑化する。
【０００９】
前記の問題に鑑み、本発明は、不揮発性メモリを搭載した不揮発性半導体記憶装置において、簡易な構成によって、外部からの電力供給の安定性が阻害された場合であっても、書き込み動作等を確実に実行可能にすることを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、不揮発性半導体記憶装置として、不揮発性メモリを含む不揮発性メモリコアと、前記不揮発性メモリコアへの電力供給のモードを、外部電源から電力供給を行う第１モードと、バックアップ電源として用いられる蓄電デバイスから電力供給を行う第２モードとで切り替えるスイッチとを備え、前記不揮発性メモリコアは、当該不揮発性メモリコアが特定の動作状態にあるか否かを示すステータス信号を出力するものであり、前記スイッチは、前記ステータス信号を受け、前記不揮発性メモリコアが前記特定の動作状態にあることを前記ステータス信号が示すとき、電力供給モードを前記第２モードに設定するものである。
【００１１】
本発明によると、不揮発性メモリコアへの電力供給のモードが、スイッチによって、外部電源から電力供給を行う第１モードと、バックアップ電源として用いられる蓄電デバイスから電力供給を行う第２モードとで切替可能となっている。そして、不揮発性メモリコアは、当該不揮発性メモリコアが特定の動作状態にあるか否かを示すステータス信号を出力し、スイッチは、不揮発性メモリコアが特定の動作状態にあることをステータス信号が示すとき、電力供給モードを第２モードに設定する。これにより、不揮発性メモリコアが特定の動作状態にあるとき、ステータス信号によって、蓄電デバイスから電力供給を行う第２モードに設定することができる。このため、例えば、不揮発性メモリコアが書き込み動作を実行中の間は、蓄電デバイスから電力供給を行う、といった制御が可能となる。したがって、外部電源の安定性が阻害された場合であっても、書き込み動作は常に確実に実行可能となり、しかも、電圧遮断の検知回路等を設ける必要もない。
【発明の効果】
【００１２】
本発明によると、電圧遮断の検知回路等の素子を設けずに、外部電源の安定性が阻害された場合であっても、書き込み動作等を常に確実に実行可能とすることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について、図面を参照して説明する。
【００１４】
図１は本発明の一実施形態に係る半導体装置（不揮発性半導体記憶装置）とその周辺素子の構成を示す図である。図１において、半導体装置１は、例えばフラッシュメモリコア等の不揮発性メモリコア１０を備えている。不揮発性メモリコア１０は、不揮発性メモリの一例としてのフラッシュメモリを含む。半導体装置１周辺には、バックアップ電源として用いられる蓄電デバイス３１と、電源レギュレータ３２とが設置されている。電源レギュレータ３２は、蓄電デバイス３１に蓄積された電荷が放出されるときの電力を、不揮発性メモリコア１０を動作させることができる電圧に変換して、不揮発性メモリコア１０に供給する役割を果たすものである。
【００１５】
また半導体装置１は、不揮発性メモリコア１０への電力供給のモードを切り替えるためのスイッチ２０を備えている。スイッチ２０は、２つの入力端と１つの出力端とを有する。入力端の一方は、外部電源から電力を供給するための電源線２１と接続されており、入力端の他方は、電源レギュレータ３２と接続されている。出力端は、不揮発性メモリコア１０に電力供給するための電源線２２と接続されている。すなわち、スイッチ２０は、外部電源から電力供給を行う第１モードと、蓄電デバイス３１から電力供給を行う第２モードとを切り替えることができる。また、外部電源から電力を供給するための電源線２１は蓄電デバイス３１にも接続されている。
【００１６】
不揮発性メモリコア１０には、データ転送バス２３、およびステータス信号線２４，２５が接続されている。データ転送バス２３は、書き込み時や読み出し時にデータを転送する役割を果たす。また不揮発性メモリコア１０はステータス信号線２４，２５に、不揮発性メモリコア１０の動作状態を示すステータス信号を出力する。ステータス信号を出力するためには、不揮発性メモリコア１０内にステータス管理ブロック１２を設けるのが好ましい。そして、ステータス信号線２４はスイッチ２０の制御信号線として用いられており、スイッチ２０は、ステータス信号を受け、このステータス信号が示す不揮発性メモリコア１０の動作状態に応じて、電力供給モードの切替を行う。
【００１７】
次に、図１の構成の動作について説明する。
【００１８】
図２はスイッチ２０の動作の一例を示す条件表である。図２の例では、ステータス信号は、不揮発性メモリコア１０が特定の動作状態にあるか否かを示す。ステータス信号が不揮発性メモリコア１０の特定の動作状態を示す場合は、スイッチ２０は、蓄電デバイス３１から電力供給を行う第２モードを選択し、一方、ステータス信号がそれ以外を示す場合は、スイッチ２０は、外部電源から電力供給を行う第１モードを選択する。
【００１９】
ここで例えば、書き込み動作を実行中であることを特定の動作状態として定める。すなわち、書き込みが開始されたら、スイッチ２０はステータス信号を受けて、電力供給モードを蓄電デバイス３１から電力供給を行う第２モードに切り替える。これにより、不揮発性メモリコア１０の書き込み動作中は、電源系統が外部から切り離されることになり、電源遮断やノイズなどの外的要因による阻害を回避することができる。したがって、外部からの電力供給の状態に関わりなく、確実に書き込みを行うことができる。しかも、図１の構成では、電源遮断やノイズなどの外的要因を感知するための特別な機構を必要としていないので、装置の素子構成を簡略化することができる。
【００２０】
例えば、不揮発性メモリコア１０内に書き込み情報を一時的に記憶する一時記憶領域１１を設けておく。そして、書き込み情報を予め一時記憶領域１１へ転送しておき、その後、一時記憶領域１１からフラッシュメモリへ書き込みを行うものとする。一時記憶領域１１への書き込み情報の転送が完了した時点で、不揮発性メモリコア１０は一時記憶領域１１からフラッシュメモリへの書き込みを開始する。また書き込み動作の間は、不揮発性メモリコア１０が特定の動作状態にあることを示すステータス信号を出力する。これにより、一時記憶領域１１からフラッシュメモリへの書き込みが行われている間は、蓄電デバイス３１によって電力供給が行われることになり、電源遮断やノイズなどの外的要因による阻害を回避することができる。
【００２１】
したがって、この手法を採ることにより、一時記憶領域１１へのデータ転送が完了した時点で、フラッシュメモリへのデータ書き込みが確実に実行されることが確定する。このため、この手法を採ったシステムでは、一時記憶領域１１へのデータ転送完了を以って、書き込みが行われたとみなすことができる。したがって、このシステムは、一時記憶領域１１からフラッシュメモリへの書き込み完了を待たずに、書き込み完了とみなして、任意の処理を進行することができる。
【００２２】
なお、本実施形態の構成において、蓄電デバイスの接続が必要であるが、この蓄電デバイスは、フラッシュメモリへのデータ書き込みに必要な電力量を供給できるだけの蓄電が可能であればよい。例えば、フラッシュメモリセルを構成するメモリトランジスタに１００ｕＡの電流を１０ｕｓ流すことによって書き込みが完了するときは、総じて１ビットあたり１ｎＣの電荷量を要する。例えば、供給電圧を１０Ｖとして、１ｕＦの蓄電デバイスを準備すれば、蓄電デバイスの電荷量は１０ｕＣとなり、したがって、約１ｋバイトの情報について書き込みを完了させることができる。書き込みを行う情報量に応じて、適宜、蓄電デバイスの容量を設定すればよい。
【００２３】
また、上の例では、書き込み時に蓄電デバイス３１から電力を供給する方式について説明したが、書き込み以外の動作についても、これと同様にして、蓄電デバイス３１からの電力供給を選択することができる。例えば、フラッシュメモリの消去動作において蓄電デバイス３１からの電力供給を選択するようにする場合は、不揮発性メモリコア１０が、フラッシュメモリの消去動作を実行中のとき、ステータス信号として、不揮発性メモリコア１０が特定の動作状態にあることを示す信号を出力するようにすればよい。
【００２４】
図３はスイッチ２０の動作の一例を示す条件表である。図３の例では、不揮発性メモリコア１０が書き込み動作または消去動作の実行中のときを、特定の動作状態にあるものとしている。すなわち、ステータス信号が書き込み動作または消去動作の実行中であることを示す場合は、スイッチ２０は蓄電デバイス３１から電力供給を行う第２モードを選択し、一方、ステータス信号がそれ以外を示す場合は、スイッチ２０は外部電源から電力供給を行う第１モードを選択する。
【００２５】
消去時に蓄電デバイス３１からの電源供給を実行するようにすると、既に情報が書き込まれているフラッシュメモリの領域に対して、いったん消去して、新しい情報を書き込むことができる。このような方式を用いることにより、書き込みを行う前に予め、消去状態の領域を準備する必要がなくなり、制御を容易にすることができる。
【００２６】
また、図１の構成では、スイッチ２０は、不揮発性メモリコア１０から出力されたステータス信号によって制御されるものとしたが、図４に示すように、スイッチ２０を制御する信号を受けるための外部端子２６を設けて、スイッチ２０による電力供給モードの設定を外部から制御できるようにしてもよい。スイッチ２０は、外部端子２６に与えられた信号に応じて、電力供給モードの切替を実行可能に構成されている。このような構成によって、半導体装置２の外部でステータスを管理しておき、電源を選択するスイッチ２０を外部から制御することができる。この方式を用いることより、電力供給モードを外部システム側で選択的に制御することができ、必要容量に応じた切替が可能になる。
【００２７】
また、書き込み開始の時点で、蓄電デバイス３１に書き込みのために十分な電荷量が蓄積されているか否かを確認することが好ましい。例えば、蓄電デバイス３１の電荷量を検知する機構を設けて、書き込みが開始されたとき、蓄電デバイス３１に十分な電荷量が蓄積されている場合にのみ、スイッチ２０を切り替えて、蓄電デバイス３１から電力供給を行うようにする。蓄電デバイス３１の電荷蓄積量は、キャパシタを用いている場合は、その電圧値を測定することによって容易に検出できる。なお、書き込み開始前に十分な電荷蓄積時間が与えられていれば、蓄電デバイス３１の電荷量を検出する機構を設ける必要は必ずしもない。
【００２８】
また、図５に示すように、不揮発性メモリコア１０が構成された半導体チップ３内に、蓄電デバイス３１および電源レギュレータ３２が併せて設けられていてもよい。これにより、必要となる機能が単一の半導体チップ３に実装されるので、本発明に係る製品を１つのパッケージで構成できる。このため、セットを構成する上で、部品構成を簡略化できる。また、パッケージ内で動作検証できるため、セット実装後に動作検証する必要がなくなる。
【００２９】
また、図６に示すように、不揮発性メモリコアが構成された半導体チップ（ＬＳＩ）４１に、蓄電デバイス４２が積層された構成にしてもよい。この構成でも、本発明に係る製品を１つのパッケージで構成できる。この構成の場合、蓄電デバイス４２の容量を半導体チップ４１の基板面積に制約されることなく、構成することができる。
【産業上の利用可能性】
【００３０】
本発明に係る不揮発性半導体記憶装置は、書き込み動作等を常に確実に実行可能であるので、例えば、限られた時間内で必要情報を確実に書き込むことを要するＩＣカード等に用いるのに有効である。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施形態に係る半導体装置とその周辺素子の構成を示す図である。
【図２】図１の構成におけるスイッチの動作の一例を示す条件表である。
【図３】図１の構成におけるスイッチの動作の一例を示す条件表である。
【図４】外部からのスイッチ制御を可能にした構成を示す図である。
【図５】蓄電デバイスを不揮発性メモリコアと同一半導体チップに設けた構成を示す図である。
【図６】蓄電デバイスを不揮発性メモリコアの半導体チップに積層した構成を示す図である。
【符号の説明】
【００３２】
１，２  半導体装置
３  半導体チップ
１０  不揮発性メモリコア
１１  一時記憶領域
２０  スイッチ
２６  外部端子
３１  蓄電デバイス
４１  半導体チップ
４２  蓄電デバイス
【図１】
2009181624.tif 000003
【図２】
2009181624.tif 000004
【図３】
2009181624.tif 000005
【図４】
2009181624.tif 000006
【図５】
2009181624.tif 000007
【図６】
2009181624.tif 000008