(57)【要約】【課題】データ線をデマルチプレクサ方式で駆動する場合の表示ムラを低減する。【解決手段】７２０列のデータ線１１４は９列毎にデマルチプレクサ５０に対応してブロック化されている。サブ画素１１０は、走査線１１２とデータ線１１４と線との交差に対応して設けられ、走査線が選択されたときにデータ線１１４に印加された電圧に応じた階調となり、データ線１１４毎にＲＧＢの順番で配列している。デマルチプレクサ５０は、走査線が１行選択される期間にわたって、９本のデータ線を所定の順番で選択し、入力端に供給されたデータ信号を選択したデータ線に分配する。１つのデマルチプレクサ５０は、ブロック内で１、４、７、２、５、８、３、６、９列目という順番で選択する。すなわち、ブロック内でＲＧＢを順番に選択するとともに、選択した色に属する３本のデータ線を右方向に順番に選択する。【選択図】図１
2009098552.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、
ｍ（ｍは４以上の整数）本毎にブロック化された複数のデータ線と、
前記複数の走査線と前記複数のデータ線との交差に対応して設けられ、各々は、前記走査線が選択されたときに前記データ線に印加された電圧に応じた階調となり、ｎ（ｎはｎ＜ｍを満たす３以上の整数）色のうち、いずれかの色であるサブ画素と、
前記複数の走査線を所定の順番で選択する走査線駆動回路と、
前記ブロックの各々に対応して設けられ、各々は、走査線が選択される期間にわたって、１ブロックに属するｍ本のデータ線を所定の順番で選択し、入力端に供給されたデータ信号を選択したデータ線に分配するデマルチプレクサと、
前記選択された走査線と各ブロックにおいて選択された列のデータ線との交差に対応するサブ画素の階調に応じた電圧のデータ信号を、前記デマルチプレクサの入力端に供給するデータ線駆動回路と、
を具備する電気光学装置の駆動方法であって、
前記デマルチプレクサは、
前記走査線が選択される期間において、当該選択された走査線に位置するサブ画素のうち、同色のサブ画素に対応するデータ線を連続して選択する
ことを特徴とする電気光学装置の駆動方法。
【請求項２】
ｍはｎの倍数であり、
前記選択された走査線に位置するサブ画素は、第１色から第ｎ色までが所定の順序で繰り返して配列し、
前記デマルチプレクサは、第１色から第ｎ色までを順番に選択するとともに、選択した色に属するｍ／ｎ本のデータ線を順番に選択する
ことを特徴とする請求項１に記載の電気光学装置の駆動方法。
【請求項３】
互いに隣接する２つのデマルチプレクサでは、
選択した色に属するｍ／ｎ本のデータ線が、当該２つのデマルチプレクサのブロック境界でみたときに、同色のサブ画素に対応するデータ線が対称の関係で選択される
ことを特徴とする請求項２に記載の電気光学装置の駆動方法。
【請求項４】
互いに隣接する２つのデマルチプレクサでは、当該２つのデマルチプレクサのブロック境界を挟んで隣接し、かつ、同色のサブ画素に対応するデータ線を同じ期間で選択する
ことを特徴とする請求項１に記載の電気光学装置の駆動方法。
【請求項５】
複数の走査線と、
ｍ（ｍは４以上の整数）本毎にブロック化された複数のデータ線と、
前記複数の走査線と前記複数のデータ線との交差に対応して設けられ、各々は、前記走査線が選択されたときに前記データ線に印加された電圧に応じた階調となり、ｎ（ｎはｎ＜ｍを満たす３以上の整数）色のうち、いずれかの色であるサブ画素と、
前記複数の走査線を所定の順番で選択する走査線駆動回路と、
前記ブロックの各々に対応して設けられ、各々は、走査線が選択される期間にわたって、ブロックに属するｍ本のデータ線を、前記ｎ色のうち、少なくとも一色のサブ画素に対応するデータ線が連続するように順番に選択し、入力端に供給されたデータ信号を選択したデータ線に分配するデマルチプレクサと、
前記選択された走査線と各ブロックにおいて選択された列のデータ線との交差に対応するサブ画素の階調に応じた電圧のデータ信号を、前記デマルチプレクサの入力端に供給するデータ線駆動回路と、
を具備することを特徴とする電気光学装置。
【請求項６】
請求項５に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デマルチプレクサを用いて、データ線を駆動する技術に関する。
【背景技術】
【０００２】
例えば携帯電話やナビゲーションシステムなどの電子機器において、表示画像の高精細化が進行している。高精細化は、走査線の行数およびデータ線の列数を増加させて画素数を増加させることによって達成できるが、その際、表示パネルとの接続が問題となる。例えば縦３２０×横２４０画素でカラー表示を行う場合、表示パネルの横方向には、２４０×３色分の計７２０列のデータ線が必要となるが、表示画像サイズが小型であると、データ線のピッチはＣＯＧ（chip on glass）等の限界を下回ってしまい、各データ線にそれ
ぞれデータ信号を供給するＸドライバ（データ線駆動回路）を接続することができなくなってしまう。
【０００３】
このため、上記表示パネルでいえば７２０列のデータ線を例えば３列毎にブロック化し、ある１行の走査線に選択電圧が印加される期間にわたって各ブロックに属する３列のデータ信号を時分割で供給するとともに、デマルチプレクサによって各ブロックにおける３列のデータ線を１列ずつ選択して供給する、という方式が提案されている（例えば特許文献１参照）。
この方式において、デマルチプレクサを構成する素子を、表示パネルにおける画素スイッチング素子と共通プロセスによって形成すると、デマルチプレクサの入力端子数はデータ線数の１／３となり、接続ピッチが緩和されるので、Ｘドライバを表示パネルに実装することが容易となる。
なお、上記特許文献１では、走査線が２ブロック化されている。
【特許文献１】特開２００１−３４３９４６（例えば図１参照）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで近年、画面の高精細化が著しく強まっている。このため、ブロック化するデータ線数が「３」では足りなくなり、４以上、例えば、「６」、「９」、「１２」、…、とする構成が考え出されている。しかしながら、ブロック化するデータ線数が４以上とした場合に、表示品位の低下が指摘された。
本発明は、上述した事情に鑑みてなされたもので、その目的の１つは、デマルチプレクサを用いて４以上のデータ線をブロック化して駆動する場合に、表示品位の低下を抑えた電気光学装置、駆動方法および電子機器を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明に係る電気光学装置の駆動方法は、複数の走査線と、ｍ（ｍは４以上の整数）本毎にブロック化された複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられ、各々は、前記走査線が選択されたときに前記データ線に印加された電圧に応じた階調となり、ｎ（ｎはｎ＜ｍを満たす３以上の整数）色のうち、いずれかの色であるサブ画素と、前記複数の走査線を所定の順番で選択する走査線駆動回路と、前記ブロックの各々に対応して設けられ、各々は、走査線が選択される期間にわたって、１ブロックに属するｍ本のデータ線を所定の順番で選択し、入力端に供給されたデータ信号を選択したデータ線に分配するデマルチプレクサと、前記選択された走査線と各ブロックにおいて選択された列のデータ線との交差に対応するサブ画素の階調に応じた電圧のデータ信号を、前記デマルチプレクサの入力端に供給するデータ線駆動回路と、を具備する電気光学装置の駆動方法であって、前記デマルチプレクサは、
前記走査線が選択される期間において、当該選択された走査線に位置するサブ画素のうち、同色のサブ画素に対応するデータ線を連続して選択することを特徴とする。本発明によれば、同色のサブ画素に対応するデータ線同士は連続して選択されるので、選択後のリークの差が小さくなり、表示差が抑えられる。
【０００６】
ここで、本発明において、ｍはｎの倍数であり、前記選択された走査線に位置するサブ画素は、第１色から第ｎ色までが所定の順序で繰り返して配列し、前記デマルチプレクサは、第１色から第ｎ色までを順番に選択するとともに、選択した色に属するｍ／ｎ本のデータ線を順番に選択する構成としても良い。このように構成すると、ｎ色の各色についての表示差を抑えることができる。
この構成において、互いに隣接する２つのデマルチプレクサでは、選択した色に属するｍ／ｎ本のデータ線が、当該２つのデマルチプレクサのブロック境界でみたときに、同色のサブ画素に対応するデータ線が対称の関係で選択されるようにしても良い。このようにすると、隣接するブロック同士で比較したときの表示ムラを抑えることが可能となる。
また、本発明において、互いに隣接する２つのデマルチプレクサでは、当該２つのデマルチプレクサのブロック境界を挟んで隣接し、かつ、同色のサブ画素に対応するデータ線を同じ期間で選択する構成としても良い。このような構成によっても、隣接するブロック同士で比較したときの表示ムラを抑えることが可能となる。
なお、本発明は、電気光学装置の駆動方法のみならず、電気光学装置としても、さらに当該電気光学装置を有する電子機器としても概念することが可能である。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施の形態について図面を参照して説明する。
【０００８】
＜第１実施形態＞
図１は、本発明の第１実施形態に係る駆動方法を適用した電気光学装置の構成を示す図である。
この図に示されるように、この電気光学装置１は、制御回路１０、走査線駆動回路２０、データ線駆動回路３０および表示パネル１００に大別される。
このうち、表示パネル１００では、特に図示しないが、素子基板と対向基板とが、互いに電極形成面が対向するように一定の間隙を保って貼り合わせられるとともに、この間隙に液晶を封入した構成となっている。なお、素子基板には、半導体チップである走査線駆動回路２０およびデータ線駆動回路３０が、ＣＯＧ（chip on glass）技術等により実装
される。また、走査線駆動回路２０、データ線駆動回路３０および表示パネル１００には、制御回路１０から各種の制御信号がＦＰＣ（flexible printed circuit）基板等を介して供給される。
【０００９】
表示パネル１００は、液晶を用いて所定の表示を行うものであり、デマルチプレクサ５０が形成される領域と表示を行う領域とに分けられる。表示を行う領域では、３２０行の走査線１１２が横（Ｘ）方向に延在するように設けられ、７２０列のデータ線１１４が図において縦方向（Ｙ方向）に設けられている。そして、これらの走査線１１２とデータ線１１４との交差の各々に対応するようにサブ画素１１０がそれぞれ設けられている。
【００１０】
サブ画素１１０は、１列毎にＲ（赤）、Ｇ（緑）、Ｂ（青）の順の繰り返し配列となっており、これらのＸ方向で互いに隣接するＲＧＢの３つのサブ画素で１つの画素をカラー表現する。したがって、本実施形態では、表示パネル１００においてサブ画素１１０を単位としてみると縦３２０行×横７２０列でマトリクス状に配列するが、カラー表示の単位である画素でみると、縦３２０行×横２４０列で配列することになる。なお、本発明をこの配列に限定する趣旨ではない。
また、１〜７２０列のデータ線１１４は、本実施形態では互い隣接する９列毎に、すな
わち、後述するデマルチプレクサ５０の出力毎にブロック化されている。本実施形態においてデータ線１１４の列数は「７２０」であるので、ブロック数は「８０」となる。
便宜的に、ブロックを一般化して説明するために、１以上８０以下の整数「ｊ」を用いると、図１において左から数えてｊ番目のブロックには、（９ｊ−８）列目から（９ｊ）列目までの９列のデータ線が属し、これらのデータ線は、それぞれＲＧＢＲＧＢＲＧＢの色に対応することになる。
【００１１】
サブ画素１１０の構成について説明する。図２は、サブ画素１１０の電気的な構成を示す図であり、任意の１行におけるＲＧＢの３つのサブ画素１１０を示している。
この図に示されるように、３つのサブ画素１１０は電気的には互いに同一構成であり、それぞれ、ｎチャネル型の薄膜トランジスタ（thin film transistor：以下単に「ＴＦＴ」と略称する）１１６と液晶容量１２０とを有する。
このうち、ＴＦＴ１１６のゲート電極は走査線１１２に接続される一方、そのソース電極はデータ線１１４に接続され、そのドレイン電極は画素電極１１８に接続されている。上述したように、表示パネル１００では、素子基板と対向基板とが、一定の間隙を保って貼り合わせられており、画素電極１１８は素子基板に、コモン電極１０８は対向基板に、それぞれ設けられている。素子基板と対向基板との間隙には液晶が封入されているので、液晶容量１２０は、画素電極１１８とコモン電極１０８とによって液晶を挟持することによって構成される。なお、コモン電極１０８は、すべてのサブ画素１１０において共通であり、本実施形態では時間的に一定の電圧Ｖcomが印加されている。
【００１２】
なお、本実施形態において液晶容量１２０を透過型とした場合、透過光を着色するカラーフィルタ（図示省略）が設けられる。ここで、画素電極１１８とコモン電極１０８との間を通過する光の透過率は、液晶容量１２０に保持される電圧の実効値がゼロであれば最小値（最も暗い状態）となる一方、当該実効値が大きくなるにつれて、透過率が徐々に大きくなるノーマリーブラックモードに設定される。このため、バックライトユニット（図示省略）よって照射された光は、サブ画素毎に、液晶容量１２０に保持された電圧の実効値に応じた比率でカラーフィルタにより着色して出射する。
【００１３】
このような構成のサブ画素１１０において、走査線１１２が、しきい値以上であってＨレベルに相当する電圧Ｖdd（選択電圧）になると、ＴＦＴ１１６のソース・ドレイン電極が導通（オン）状態になる。このオン状態において、データ線１１４に、コモン電極１０８への印加電圧Ｖcomと比較して、階調（明るさ）に応じた電圧だけ高位（正極性）また
は低位（負極性）の電圧が供給されると、当該電圧は、ＴＦＴ１１６を経由して当該サブ画素の画素電極１１８に印加されるので、液晶容量１２０には、画素電極１１８に印加された電圧とコモン電極１０８への印加電圧Ｖcomとの差電圧が充電されることになる。
走査線１１２が、しきい値を下回るとともにＬレベルに相当する電圧ゼロ（非選択電圧）になると、ＴＦＴ１１６のソース・ドレイン電極が非導通（オフ）状態になるが、ＴＦＴ１１６がオン状態のときに液晶容量１２０に充電された電圧は、そのまま保持されることになる。
したがって、液晶容量１２０は、ＴＦＴ１１６がオン状態のときに画素電極１１８に印加された電圧とコモン電極１０８への印加電圧Ｖcomとの差電圧に応じた実効値を保持す
ることになって、当該実効値に応じた透過率（明るさ）となる。
【００１４】
なお、コモン電極１０８への印加電圧は、時間的に一定とするのではなく、高位・低位側に切り替える構成としても良い。また、液晶容量１２０としては、液晶にかかる電界方向を基板面方向としたＩＰＳ（in plain switching）モードや、その変形であるＦＦＳ（fringe field switching）モードにも適用可能である。
また、液晶に直流成分が印加されると劣化するので、コモン電極１０８の電圧Ｖcomに
対して画素電極１１８に印加すべき電圧（データ信号の電圧）を、高位および低位で交互
に切り替える。このため、画素電極１１８の電圧極性（書込極性）については、電圧Ｖcomに対して高位となる場合を正極性とし、低位となる場合を負極性としている。このよう
に、書込極性については電圧Ｖcomを基準とするが、電圧については特に説明のない限り
、論理レベルのＬレベルに相当する接地電位Ｇndを電圧ゼロの基準としている。
マトリクス状に配列するサブ画素を１フレームの期間に対して書込極性をどのように切り替えるかについては、走査線毎（行反転）、データ線毎（列反転）、サブ画素毎（ドット反転）、フレーム毎（フレーム反転）など様々な種類があり、いずれも適用可能であるが、本実施形態では、説明の便宜上、フレーム毎の極性反転としている。
【００１５】
説明を図１に戻すと、走査線駆動回路２０は、制御回路１０による制御にしたがって１、２、３、４、…、３２０行目の走査線１１２を、この順番で水平走査期間（Ｈ）毎に選択するとともに、選択した走査線１１２に対して水平走査期間（Ｈ）にわたってＨレベルとなるパルス状の走査信号を供給する。便宜上、１、２、３、４、…、３２０行目の走査線１１２に供給される走査信号を、それぞれＹ1、Ｙ2、Ｙ3、Ｙ4、…、Ｙ320と表記し、
特に行を特定しないで一般的に説明する場合には、ｉを用いてＹiと表記すると、これら
の走査信号は、図３に示される通りとなる。
【００１６】
制御回路１０は、走査線駆動回路２０および後述するデータ線駆動回路３０を制御するほか、次のような選択信号を出力する。詳細には、制御回路１０は、図３に示されるように、１行分の走査線１１２が選択される水平走査期間（Ｈ）を９分割した期間Ｔにわたって、選択信号Ｓel-R1、Ｓel-R2、Ｓel-R3、Ｓel-G1、Ｓel-G2、Ｓel-G3、Ｓel-B1、Ｓel-B2、Ｓel-B3を、この順番で排他的にＨレベルにして出力する。なお、選択信号がＨレベ
ルとなる期間を区別するために、水平走査期間（Ｈ）の開始から順番に(1)〜(9)と表記している。
【００１７】
データ線駆動回路３０は、走査線駆動回路２０によって選択された走査線１１２と各ブロックに属する９列のデータ線１１４との交差に対応するサブ画素１１０の階調に応じた電圧のデータ信号を、制御回路１０による制御にしたがって時分割で出力するものである。便宜的に、１〜８０番目のブロックに対応して出力されるデータ信号を、ｄ1〜ｄ80と
表記し、各ブロックに対応して出力されるデータ信号を、ブロックの番目を特定しないで一般的に説明する場合には、上述したｊを用いてｄjと表記する。
データ線駆動回路３０は、図４に示されるように、データ信号ｄjを、ｉ行目の走査線
１１２が選択される水平走査期間（Ｈ）のうち、期間(1)、(2)、(3)にわたって順にｉ行
（９ｊ−８）列、ｉ行（９ｊ−５）列、ｉ行（９ｊ−２）列におけるＲのサブ画素１１０の階調に応じた電圧とし、期間(4)、(5)、(6)にわたって順にｉ行（９ｊ−７）列、ｉ行
（９ｊ−４）列、ｉ行（９ｊ−１）列におけるＧのサブ画素１１０の階調に応じた電圧とし、期間(7)、(8)、(9)にわたって順にｉ行（９ｊ−６）列、ｉ行（９ｊ−３）列、ｉ行
（９ｊ）列におけるＧのサブ画素１１０の階調に応じた電圧とする。
【００１８】
なお、データ線駆動回路３０については、詳細については省略するが、例えば、ｉ行目の走査線が選択される前に、当該ｉ行目に位置する画素の階調をＲＧＢ毎に示すデータを１行分ラッチし、ラッチしたデータを、当該ｉ行目の走査線が選択される水平走査期間（Ｈ）において期間(1)〜(9)で選択されるデータ線のサブ画素の色および位置に合わせて順番に出力して、正または負極性の電圧に変換して供給する構成などが考えられる。
【００１９】
水平走査期間（Ｈ）におけるデータ信号ｄjの電圧は、図４に示されるように、正極性
書込であれば、ノーマリーブラックモードにおいて最も暗い状態に相当する電圧Ｖb(+)から最も明るい状態に相当する電圧Ｖw(+)までの範囲で、負極性書込であれば、最も暗い状態に相当する電圧Ｖb(-)から最も明るい状態に相当する電圧Ｖw(-)までの範囲で、それぞれコモン電極１０８の電圧Ｖcomからサブ画素の階調に応じた差を有する電圧となる。な
お、階調の差に応じた電圧は、図４において正極性であれば↑で、負極性であれば↓で、それぞれ示されている。
また、正極性電圧Ｖw(+)と負極性電圧Ｖw(-)とは、それぞれ電圧Ｖcomを中心にして、
互いに対称の関係にある。正極性電圧Ｖb(+)と負極性電圧Ｖb(-)とについても同様である。図４におけるデータ信号ｄjの電圧の縦スケールは、走査信号や選択信号などの論理信
号の電圧波形と比較して拡大してある。
【００２０】
一方、７２０列のデータ線１１４の各々には、それぞれＴＦＴ５２が設けられている。ＴＦＴ５２は、データ線駆動回路３０から出力されるデータ信号をブロックに属する９列のデータ線１１４のいずれかに分配するデマルチプレクサ５０を構成する。
詳細には、ｊ番目のデマルチプレクサ５０を構成する９つのＴＦＴ５２、すなわち、ｊ番目のブロックに属する９つのＴＦＴ５２は、そのソース電極が共通接続されており、この共通接続部分をデマルチプサクサの入力端としてデータ線駆動回路３０によるデータ信号ｄjが供給され、各ドレイン電極がデータ線１１４の一端にそれぞれ接続されている。
また、ｊ番目のブロックに属する９つのＴＦＴ５２のうち、ドレイン電極が（９ｊ−８）列目、（９ｊ−５）列目、（９ｊ−２）列目のデータ線１１４に接続された３つのＴＦＴ５２のゲート電極は、順に選択信号Ｓel-R1、Ｓel-R2、Ｓel-R3が供給される信号線に
それぞれ接続されている。同様に、同ブロックに属する９つのＴＦＴ５２のうち、ドレイン電極が（９ｊ−７）列目、（９ｊ−４）列目、（９ｊ−１）列目のデータ線１１４に接続された３つのＴＦＴ５２のゲート電極は、順に選択信号Ｓel-G1、Ｓel-G2、Ｓel-G3が
供給される信号線にそれぞれ接続され、ドレイン電極が（９ｊ−６）列目、（９ｊ−３）列目、（９ｊ）列目のデータ線に接続された３つのＴＦＴ５２のゲート電極は、順に選択信号Ｓel-G1、Ｓel-G2、Ｓel-G3が供給される信号線にそれぞれ接続されている。例えば
２番目のブロックに属する９つのＴＦＴ５２のうち、ドレイン電極が１１列目のデータ線１１４は、ｊ＝２であって（９・２−７）列目のデータ線であるので、そのＴＦＴ５２のゲート電極は、選択信号Ｓel-G1が供給される信号線に接続される。
なお、本説明において、データ線１１４の列番目については、表示パネル１００の１列目から７２０列目までをブロックに関係なく通して数える場合と、１つのブロック内においてのみ着目して１列目から９列目までを数える場合との２通りがあるが、特に断り書きがなければ、表示パネル１００の１列目から７２０列目までを通して数えることにする。
【００２１】
次に、電気光学装置１の動作について説明する。図３および図４は、その動作を説明するためのタイミングチャートである。
まず、図３に示されるように、走査信号Ｙ1〜Ｙ320は、各フレームの期間にわたって水平走査期間（Ｈ）毎に順番に排他的にＨレベルとなる。ここで、フレームの期間とは、１〜３２０行の走査線１１２を選択するのに要する期間であって、約１６．７ミリ秒（６０Ｈｚの逆数）である。
走査信号Ｙ1〜Ｙ320のうち、行を特定しないで一般化するために、ｉ行目の走査線１１２が選択されて走査信号ＹiがＨレベルとなる水平走査期間（Ｈ）について説明すると、
同図に示されるように、制御回路１０は、当該水平走査期間（Ｈ）の期間(1)〜(9)において選択信号Ｓel-R1〜Ｓel-R3、Ｓel-G1〜Ｓel-G3、Ｓel-B1〜Ｓel-B3を順番に排他的にＨレベルとする。
【００２２】
ここで、データ線駆動回路３０は、走査信号ＹiがＨレベルとなる水平走査期間（Ｈ）
のうち、選択信号Ｓel-R1がＨレベルになる期間(1)において、ｉ行目の走査線１１２と、１、１０、１９、…、７１２列目のデータ線１１４との交差に対応するＲのサブ画素１１０の階調に応じた電圧であって、正極性または負極性のいずれか一方の電圧、例えばここでは正極性の電圧のデータ信号ｄ1、ｄ2、ｄ3、…、ｄ80を出力する。これにより、ｊ番
目のブロックに対応して出力されるデータ信号ｄjは、期間(1)において図４に示されるように、ｉ行目の走査線１１２と（９ｊ−８）列目のデータ線１１４との交差に対応するＲ
のサブ画素１１０の階調に応じた正極性電圧（ｉ、９ｊ−８）となる。
【００２３】
期間(1)において、選択信号Ｓel-R1がＨレベルになると、１、１０、１９、…、７１２列目のデータ線１１４、すなわち、各ブロックにおいて３列あるＲのデータ線のうち、最も左側に位置するデータ線１１４に対応するＴＦＴ５２のソース・ドレイン電極間がオン状態になる。このため、データ信号ｄ1〜ｄ80は、それぞれオンしたＴＦＴ５２を介し、
１〜８０番目のブロックにおいてそれぞれ３列あるＲのデータ線のうち、最左端に位置するＲのデータ線１１４に供給される。
走査信号ＹiがＨレベルであると、ｉ行目の位置するすべてのサブ画素１１０において
ＴＦＴ１１６がオン状態となるので、画素電極１１８がデータ線１１４に接続される。このため、各ブロックにおいて、ｉ行目であって３つあるＲのサブ画素のうち、最左端に位置するサブ画素１１０の画素電極１１８には、それぞれ階調に応じた正極性電圧が印加される。
【００２４】
次に、データ線駆動回路３０は、走査信号ＹiがＨレベルとなる水平走査期間（Ｈ）の
うち、選択信号Ｓel-R2がＨレベルになる期間(2)において、データ信号ｄ1、ｄ2、ｄ3、
…、ｄ80を、ｉ行目の走査線１１２と、４、１３、２２、…、７１５列目のデータ線１１４との交差に対応するＲのサブ画素１１０の階調に応じた正極性電圧とする。これにより、ｊ番目のブロックに対応して出力されるデータ信号ｄjは、期間(2)においてｉ行目の走査線１１２と（９ｊ−５）列目のデータ線１１４との交差に対応するＲのサブ画素１１０の階調に応じた正極性電圧（ｉ、９ｊ−５）となる。
期間(2)において、選択信号Ｓel-R2がＨレベルになると、各ブロックにおいて３列あるＲのデータ線のうち、中央に位置するデータ線１１４に対応するＴＦＴ５２のソース・ドレイン電極間がオン状態になる。このため、データ信号ｄ1〜ｄ80は、それぞれオンした
ＴＦＴ５２を介し、１〜８０番目のブロックにおいてそれぞれ３列あるＲのデータ線のうち、中央に位置するＲのデータ線１１４に供給される。したがって、各ブロックにおいて、ｉ行目であって３つあるＲのサブ画素のうち、中央に位置するサブ画素１１０の画素電極１１８には、それぞれ階調に応じた正極性電圧が印加される。
【００２５】
続いて、データ線駆動回路３０は、走査信号ＹiがＨレベルとなる水平走査期間（Ｈ）
のうち、選択信号Ｓel-R3がＨレベルになる期間(3)において、データ信号ｄ1、ｄ2、ｄ3
、…、ｄ80を、ｉ行目の走査線１１２と、７、１６、２５、…、７１８列目のデータ線１１４との交差に対応するＲのサブ画素１１０の階調に応じた正極性電圧とする。これにより、ｊ番目のブロックに対応して出力されるデータ信号ｄjは、期間(3)においてｉ行目の走査線１１２と（９ｊ−２）列目のデータ線１１４との交差に対応するＲのサブ画素１１０の階調に応じた正極性電圧（ｉ、９ｊ−２）となる。
期間(3)において、選択信号Ｓel-R3がＨレベルになると、各ブロックにおいて３列あるＲのデータ線のうち、最も右側に位置するデータ線１１４に対応するＴＦＴ５２のソース・ドレイン電極間がオン状態になる。このため、データ信号ｄ1〜ｄ80は、それぞれオン
したＴＦＴ５２を介し、１〜８０番目のブロックにおいてそれぞれ３列あるＲのデータ線のうち、最右端に位置するＲのデータ線１１４に供給される。したがって、各ブロックにおいて、ｉ行目であって３つあるＲのサブ画素のうち、最右端に位置するサブ画素１１０の画素電極１１８には、それぞれ階調に応じた正極性電圧が印加される。
【００２６】
このように期間(1)〜(3)では、各ブロックにおいて３つのＲのサブ画素１１０における画素電極１１８に対して順番に、階調に応じた正極性電圧が印加される。
次に、期間（4)〜(6)においては、選択信号Ｓel-G1〜Ｓel-G3が順番にＨレベルとなり
、各ブロックにおいて３つのＧのサブ画素１１０における画素電極１１８に対して順番に、階調に応じた正極性電圧が印加される。
続く期間（7)〜(9)においては、選択信号Ｓel-B1〜Ｓel-B3が順番にＨレベルとなり、
各ブロックにおいて３つのＢのサブ画素１１０における画素電極１１８に対して順番に、階調に応じた正極性電圧が印加される。
【００２７】
ここでは、ｉ行目の走査線１１２に位置する画素１行分についての書込動作について説明したが、実際には、１フレームの期間にわたって走査信号Ｙ1〜Ｙ320が順番にＨレベルとなるから、画素１行分についての書込動作は、１、２、３、…、３２０行目の順番で実行されることになる。
次のフレームにおいても、同様な書き込み動作が、１、２、３、…、３２０行目の順番で実行されるが、このとき、液晶に対する書込極性は反転、すなわち、前フレームにおいて正極性であれば、次フレームでは負極性に反転される。これにより、液晶容量１２０に対する書込極性は、１フレーム毎に保持電圧が反転（交流駆動）されるので、直流成分の印加による液晶の劣化が防止されることとなる。
【００２８】
ところで、水平走査期間（Ｈ）において、各ブロックにおいてＴＦＴ５２がオンしてデータ信号が供給された後に、当該ＴＦＴ５２がオフすると、当該オフしたＴＦＴ５２のドレイン電極に接続されたデータ線１１４はハイ・インピーダンス状態となる。データ線１１４は、容量が寄生するとともに抵抗を有するので、ハイ・インピーダンス状態になると、データ信号の電圧、すなわち、階調に応じた電圧からリークによって徐々に接地電位Ｇndに近づくように低下する。ここで、リークによる電圧変動は、ハイ・インピーダンス状態となる期間が長くなるにつれて大きくなる。
一方、データ線１１４がハイ・インピーダンス状態となって電圧が低下したとき、走査信号がＨレベルであればＴＦＴ１１６がオンしているので、リークによるデータ線の電圧変動は、画素電極１１８に印加される電圧に直接影響を及ぼすことになる。
ここで、画素電極１１８に印加される電圧（液晶容量１２０に保持される電圧）は、ＴＦＴ１１６がオンからオフに変換するタイミング、すなわち、ｉ行目の走査線が選択される水平走査期間（Ｈ）が終了して、走査信号ＹiがＨからＬレベルに変化するタイミング
におけるデータ線１１４の電圧で決まる。
このため、水平走査期間（Ｈ）において各ブロックの９列のデータ線同士で比較してみると、時間的に前に選択されるデータ線の方がリークによる電圧変動が大きくなって、当初に供給した階調に応じた電圧から乖離することになる。
【００２９】
本実施形態において、水平走査期間（Ｈ）で１番目に選択されるデータ線は、各ブロックにおいて１列目のＲのデータ線１１４であり、２番目に選択されるデータ線は、各ブロックにおいて４列目のＲのデータ線１１４であり、３番目に選択されるデータ線は、各ブロックにおいて７列目のＲのデータ線１１４であり、水平走査期間（Ｈ）においてＲのデータ線が連続して順番に選択される。このため、Ｒのサブ画素１１０に対応する３本のデータ線１１４同士でみたときに、ハイ・インピーダンス状態となる期間の差は１Ｔずつに抑えられている。
また、水平走査期間（Ｈ）で４、５、６、番目に選択されるデータ線は、順番に各ブロックにおける２、５、８列目のＧのデータ線１１４であり、Ｇのデータ線が連続して順番に選択される。このため、Ｇのサブ画素１１０に対応する３本のデータ線１１４同士でみたとき、ハイ・インピーダンス状態となる期間の差が１Ｔずつに抑えられる。
同様に、水平走査期間（Ｈ）で７、８、９番目に選択されるデータ線は、順番に各ブロックにおける３、６、９列目のＢのデータ線１１４であり、Ｂのデータ線が連続して順番に選択される。このため、Ｂのサブ画素１１０に対応する３本のデータ線１１４同士でみたとき、ハイ・インピーダンス状態となる期間の差が１Ｔずつに抑えられる。
【００３０】
図６は、横方向に１番目のブロックにおけるデータ線の１〜９列をとり、縦方向に時間軸をとった場合に、各列のデータ線がハイ・インピーダンス状態となる期間を破線の長さで示すものである。なお、この図においてＲ１、Ｒ２、Ｒ３の四角枠は、それぞれ選択信
号Ｓel-R1、Ｓel-R2、Ｓel-R3によってＴＦＴ５２がオン状態にあることを示している。
同様に、Ｇ１、Ｇ２、Ｇ３、Ｂ１、Ｂ２、Ｂ３の四角枠は、それぞれ選択信号Ｓel-G1、
Ｓel-G2、Ｓel-G3、Ｓel-B1、Ｓel-B2、Ｓel-B3によってＴＦＴ５２がオン状態にあるこ
とを示している。
【００３１】
一方、従来では、図１１に示されるような構成であって、選択信号Ｓel-R1〜Ｓel-R3、Ｓel-G1〜Ｓel-G3、Ｓel-B1〜Ｓel-B3が図１２に示されるように供給されていた。すなわち、従来では、水平走査期間（Ｈ）においてブロック内で選択されるデータ線の順序は、１、２、３、４、５、６、７、８、９列目となっており、色でみたときにＲＧＢＲＧＢＲＧＢという順番であった。このため、図１３に示されるように、例えばＲのデータ線でみたとき、１列目のデータ線がハイ・インピーダンス状態となる期間は(2)〜(9)までの８Ｔとなるのに対し、４、７列目のデータ線がハイ・インピーダンス状態となる期間は、それぞれ(5)〜(9)までの５Ｔ、(8)および(9)の２Ｔとなって、３Ｔずつ相違することになる。このため、図１４に示されるように、１、４、７列目におけるＲのデータ線の電圧は、データ信号の電圧がたとえ同じであったとしても、水平走査期間（Ｈ）の終了タイミングでみたときに、それぞれａ、ｂ、ｃで示されるように異なってしまい、この電圧の差が表示ムラとなった視認され、表示品位を低下させることになる。
なお、ここでは、Ｒのデータ線である１、４、７列目について説明したが、図１３に示されるように、Ｇのデータ線である２、５、８列目や、Ｂのデータ線である３、６、９列目についても同様な現象が発生する。
【００３２】
これに対して、本実施形態では、水平走査期間（Ｈ）において各ブロック内で１、４、７、２、５、８、３、６、９列目という順番でデータ線１１４が選択される。このため、色でみたときにＲＲＲＧＧＧＢＢＢという順番となる。このため、図５に示されるように、例えばＲのデータ線でみたとき、ブロック内で１列目のデータ線がハイ・インピーダンス状態となる期間は(2)〜(9)までの８Ｔであり、ここまでは従来と同様であるが、４、７列目のデータ線がハイ・インピーダンス状態となる期間は、それぞれ(3)〜(9)までの７Ｔ、(4)〜(9)までの６Ｔとなって、１Ｔずつのみ相違することになる。
このように同一ブロックにおける１、４、７列目における３本のＲのデータ線は、水平走査期間（Ｈ）において時間的に先に選択されるので、リークによって階調に応じた電圧から乖離するものの、ハイ・インピーダンス状態となる期間の差は、１、４列目で１Ｔ、４、７列目で１Ｔである。このため、互いの電圧変動分の差は少ないので、表示の差として視認されにくくなるのである。
同一ブロック内の２、５、８列目のＧのデータ線や、３、６、９列目のＢのデータ線についても同様であり、同じ色同士のデータ線同士でハイ・インピーダンス状態となる期間差がそれぞれ１Ｔ、１Ｔずつであるので、表示の差として視認されにくい。このようにして本実施形態では、表示品位の低下を抑えることが可能となる。
【００３３】
なお、第１実施形態においては、１つの表示画素をＲＧＢの３色で表現して、ｎを「３」として説明したが、例えばエメラルドグリーン（Ｅg）を追加して１つの表示画素を４
色で表現して良い。すなわち、ｎを「４」としても良いし、さらに別の色を追加しても、「４」以上としても良い。
また、第１実施形態では、１ブロックを構成するデータ線数ｍを、ｎである「３」の倍数の「９」として説明した。ここで、ｍはｎよりも大きいと、１ブロックを構成するｍ列のデータ線のなかに、必ず同色のサブ画素に対応するデータ線が２列以上存在することになるので、この２列以上のデータ線を連続して選択するようにすれば、少なくともその色についての表示ムラを抑えることができる。
【００３４】
また、第１実施形態においては、同一ブロックにおいて選択されるデータ線がＲＲＲＧＧＧＢＢＢという色の順番であったが、この色の順番はこれに限られない。ただし、色の
順番を変更した場合、デマルチプレクサ５０で選択されるデータ線の順番も変更されることになるので、データ線駆動回路３０は、変更されたデータ線の順番でデータ信号を出力する必要がある。
【００３５】
＜第２実施形態＞
上述したように第１実施形態では、同一ブロックにおいて同色のデータ線同士では、ハイ・インピーダンス状態となる期間の差が横方向でみて１Ｔずつ異なる関係にある。
しかしながら、第１実施形態では、異なるブロック同士において同色のデータ線同士をみたときに、図７に示されるように、ハイ・インピーダンス状態となる期間差が問題となる場合がある。詳細には、１番目のブロックにおいて７列目のＲのデータ線は、選択信号Ｓel-R3によって選択されるので、ハイ・インピーダンス状態となる期間が６Ｔであるの
に対し、２番目のブロックに属し、かつ、同色で隣接する１０列目（２番目のブロックで１列目）のＲのデータ線は、選択信号Ｓel-R1によって選択されるので、ハイ・インピー
ダンス状態となる期間が８Ｔであり、期間差が２Ｔである。
同一ブロック内のＲのデータ線同士においてハイ・インピーダンス状態となる期間の差が順に１Ｔずつであるのに対し、異なるブロックの境界を基準にしてＲのデータ線がハイ・インピーダンス状態となる期間の差は、例えば７、１０列目で２Ｔであるので、この差が表示ムラとして視認される可能性がある。なお、ここではＲについては説明したが、ブロックの境界の表示ムラについては、Ｇ、Ｂについても同様に発生する。
そこで次に、このようにブロックの境界で発生する表示ムラを抑える第２実施形態について説明する。
【００３６】
図８は、第２実施形態に係る電気光学装置１の構成を示す図である。
この図に示される第２実施形態が、図１に示した第１実施形態と相違する部分は、偶数番目のブロックに属するデータ線１１４に接続されたＴＦＴ５２のゲート電極の接続先である。詳細には、ｊを偶数とした場合に、偶数ｊ番目のブロックには、（９ｊ−８）列目から（９ｊ）列目までの９つのＴＦＴ５２が対応するが、このうち、ドレイン電極が（９ｊ−２）列目、（９ｊ−５）列目、（９ｊ−８）列目のデータ線１１４に接続された３つのＴＦＴ５２のゲート電極は、順に選択信号Ｓel-R1、Ｓel-R2、Ｓel-R3が供給される信
号線にそれぞれ接続されている。同様に、同ブロックに属する９つのＴＦＴ５２のうち、ドレイン電極が（９ｊ−１）列目、（９ｊ−４）列目、（９ｊ−７）列目のデータ線１１４に接続された３つのＴＦＴ５２のゲート電極は、順に選択信号Ｓel-G1、Ｓel-G2、Ｓel-G3が供給される信号線にそれぞれ接続され、ドレイン電極が（９ｊ）列目、（９ｊ−３
）列目、（９ｊ−６）列目のデータ線に接続された３つのＴＦＴ５２のゲート電極は、順に選択信号Ｓel-G1、Ｓel-G2、Ｓel-G3が供給される信号線にそれぞれ接続されている。
なお、奇数番目のブロックにおけるＴＦＴ５２の接続先は第１実施形態と同様である。
【００３７】
第２実施形態において選択信号Ｓel-R1〜Ｓel-R3、Ｓel-G1〜Ｓel-G3、Ｓel-B1〜Ｓel-B3は、第１実施形態と同様であるので、Ｒ色でみたときに、奇数番目のブロック内では１、４、７列目という順番で選択されるのに対し、偶数番目のブロック内では７、４、１列目という順番で選択される。同様に、Ｇ色でみたときに奇数番目のブロック内では２、５、８列目という順番で選択されるのに対し、偶数番目のブロック内では８、５、２列目という順番で選択され、Ｂ色でみたときに奇数番目のブロック内では３、６、９列目という順番で選択されるのに対し、偶数番目のブロック内では９、６、３列目という順番で選択される。すなわち、第２実施形態では、互いに隣接する奇数番目および偶数番目のブロックでは、同じ色に属する３本のデータ線の選択順序が互いに逆向きとなる関係にある。
なお、データ線駆動回路３０は、各ブロックにおいて選択されるデータ線の順番でデータ信号を出力する必要があるのは上述した通りである。
【００３８】
このように、同じ色に属する３本のデータ線の選択順序が互いに逆向きとさせると、図
９に示されるように、同一ブロック内のＲのデータ線同士においてハイ・インピーダンス状態となる期間の差が順に１Ｔずつであるとともに、異なるブロックの境界を基準にしてＲのデータ線がハイ・インピーダンス状態となる期間が互いに等しくなり、リークに起因する表示ムラを抑えることができる。ここではＲについては説明したが、Ｇ、Ｂについても同様に表示ムラが抑えられる。
【００３９】
なお、第２実施形態において、隣接するブロックの境界で発生する表示ムラを抑える、という観点からいえば、互いに隣接する奇数番目および偶数番目のブロックの境界を挟んで隣接し、かつ、同色のサブ画素に対応するデータ線のＴＦＴ５２を同じ期間で選択すれば足りる。
【００４０】
＜応用例・変形例＞
上述した説明では、書込極性の基準をコモン電極１０８に印加される電圧Ｖcomとして
いるが、これは、ＴＦＴ１１６が理想的なスイッチとして機能する場合であり、実際には、ＴＦＴ１１６のゲート・ドレイン電極間の寄生容量に起因して、オンからオフに状態変化するときにドレイン電極（画素電極１１８）の電位が低下する現象（プッシュダウン、突き抜け、フィールドスルーなどと呼ばれる）が発生する。液晶の劣化を防止するため、液晶容量１２０については交流駆動としなければならないが、コモン電極１０８への印加電圧Ｖcomを書込極性の基準として交流駆動すると、プッシュダウンのために、負極性書
込による液晶容量１２０の電圧実効値が、正極性書込による実効値よりも若干大きくなってしまう（ＴＦＴ１１６がｎチャネルの場合）。このため、実際には、書込極性の基準電圧とコモン電極１０８の電圧Ｖcomとを別々とし、詳細には、書込極性の基準電圧を、プ
ッシュダウンの影響が相殺されるように、電圧Ｖcomよりも高位側にオフセットして設定
するようにしても良い。
【００４１】
また、上述した実施形態では、データ線１１４毎にＲＧＢに対応したストライプ配列となっていたが、選択した走査線に対応するサブ画素がＲＧＢで配列していれば、行毎にＲＧＢの配列をシフトさせたモザイク型やデルタ型にも適用可能である。
さらに、実施形態では、液晶容量１２０について、ノーマリーブラックモードとして説明したが、電圧無印加状態で白色表示となるノーマリーホワイトモードとしても良いし、透過型に限られず、反射型や、両者の中間的な半透過半反射型であっても良い。
くわえて、デマルチプレクサ５０を用いてブロック化したデータ線１１４に順番に階調に応じた電圧のデータ信号が供給される構成のすべてに適用可能である。このため、サブ画素としては、液晶素子を用いたものに限られず、例えば、ＥＬ（Electronic Luminescence）素子、電子放出素子、電気泳動素子などを用いたものにも適用可能である。
【００４２】
＜電子機器＞
次に、上述した実施形態に係る電気光学装置１を表示装置として有する電子機器について説明する。図１０は、実施形態に係る電気光学装置１を用いた携帯電話１２００の構成を示す図である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受話口１２０４、送話口１２０６とともに、上述した電気光学装置１を備えるものである。なお、電気光学装置１のうち、表示パネル１００に相当する部分以外の構成要素については外観としては現れない。
なお、電気光学装置１が適用される電子機器としては、図１０に示される携帯電話の他にも、デジタルスチルカメラや、フォトストレージ、ノートパソコン、液晶テレビ、ビューファインダ型（または、モニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上述した電気光学装置１が適用可能であることは言うまでもない。
【図面の簡単な説明】
【００４３】
【図１】本発明の第１実施形態に係る電気光学装置の構成を示す図である。
【図２】同電気光学装置におけるサブ画素の構成を示す図である。
【図３】同電気光学装置の動作を示す図である。
【図４】同電気光学装置におけるデータ信号の電圧波形の一例を示す図である。
【図５】同電気光学装置における電圧リークを示す図である。
【図６】同電気光学装置における電圧リークを示す図である。
【図７】同電気光学装置に想定される問題点を示す図である。
【図８】本発明の第２実施形態に係る電気光学装置の構成を示す図である。
【図９】同電気光学装置における電圧リークを示す図である。
【図１０】実施形態に係る電気光学装置を適用した携帯電話の構成を示す図である。
【図１１】従来例に係る電気光学装置の構成を示す図である。
【図１２】従来例に係る電気光学装置の動作を示す図である。
【図１３】従来例に係る電気光学装置における電圧リークを示す図である。
【図１４】従来例に係る電気光学装置における電圧リークを示す図である。
【符号の説明】
【００４４】
１…電気光学装置、１０…制御回路、２０…走査線駆動回路、３０…データ線駆動回路、５２、１１６…ＴＦＴ、１００…表示パネル、１０８…コモン電極、１１０…サブ画素、１１２…走査線、１１４…データ線、１１８…画素電極、１２０…液晶容量、１２００…携帯電話
【図１】
2009098552.tif 000003
【図２】
2009098552.tif 000004
【図３】
2009098552.tif 000005
【図４】
2009098552.tif 000006
【図５】
2009098552.tif 000007
【図６】
2009098552.tif 000008
【図７】
2009098552.tif 000009
【図８】
2009098552.tif 000010
【図９】
2009098552.tif 000011
【図１０】
2009098552.tif 000012
【図１１】
2009098552.tif 000013
【図１２】
2009098552.tif 000014
【図１３】
2009098552.tif 000015
【図１４】
2009098552.tif 000016