(57)【要約】【課題】複雑な構成を要することなく、リアルタイム性の高い情報処理回路によるバスを経由したデータ転送の制限を緩和する。【解決手段】リアルタイム性の高い情報処理回路１２Ｆとリアルタイム性の低い情報処理回路１２Ｓとを備え、各情報処理回路間並びに情報処理回路とメモリ１８との間でバス１４を経由してデータ転送を行うＬＳＩ１０において、情報処理回路１２Ｆがデータ転送を行う場合に、情報処理回路１２Ｆから情報処理回路１２Ｓへバス使用信号ＵＳＥが送信され、バス使用信号ＵＳＥを情報処理回路１２Ｓが受信すると、バス使用設定部２６が、当該情報処理回路１２Ｓのバス１４を経由して行うデータ転送の頻度を低くする。【選択図】図４
2009025890.tif 000002
【特許請求の範囲】
【請求項１】
各々外部との間の連続的なデータ転送を伴う予め定められた情報処理を行う情報処理回路であり、当該情報処理回路が各々外部との間で連続的にデータ転送を行う際に、データ転送期間が長いほど低くなり、当該データ転送期間におけるデータ転送量が多いほど高くなるリアルタイム性の異なる複数の情報処理回路と、
前記複数の情報処理回路が接続され、当該複数の情報処理回路の間でデータ転送が行われる際にデータが経由されるバスと、
前記複数の情報処理回路のうち、前記リアルタイム性が高いものとして予め定められた第１の情報処理回路に設けられ、前記データ転送を行う際に前記バスを使用することを示すバス使用信号を、前記複数の情報処理回路のうち、前記リアルタイム性が低いものとして予め定められた第２の情報処理回路に送信する送信手段と、
前記第２の情報処理回路に設けられ、前記送信手段によって送信された前記バス使用信号を受信する受信手段と、
前記第２の情報処理回路に設けられ、前記受信手段により前記バス使用信号が受信された場合に、当該第２の情報処理回路が前記バスを経由して行うデータ転送の頻度を低くするように設定する設定手段と、
を有する電子装置。
【請求項２】
前記バスに接続された、データを記憶するためのメモリを更に備え、
前記情報処理回路は、前記データ転送を、前記メモリ及び他の情報処理回路の少なくとも一方との間で前記バスを経由して行うことを特徴とする請求項１記載の電子装置。
【請求項３】
前記複数の情報処理回路から送信される前記バスを経由したデータ転送を要求するリクエスト信号を受信し、受信したリクエスト信号に基づいて前記複数の情報処理回路による前記バスを経由した前記データ転送を調停する調停回路を更に備え、
前記設定手段は、前記受信手段により前記バス使用信号が受信された場合に、前記バス使用信号が受信されていない場合に比較して、連続データ転送期間を短くする設定、及び前記リクエスト信号の送信間隔を長くする設定の少なくとも一方を行うことにより前記データ転送の頻度を低くするように設定する請求項１又は請求項２記載の電子装置。
【請求項４】
前記送信手段は、自身が設けられた前記第１の情報処理回路が前記バスを使用する場合で、かつ当該第１の情報処理回路による前記連続的なデータ転送を行う期間内に転送すべきデータの転送が当該期間内に終了しないと予測される場合に、当該データの転送を開始する前に前記バス使用信号を、前記第２の情報処理回路に送信する請求項１〜請求項３の何れか１項記載の電子装置。
【請求項５】
前記第１の情報処理回路に設けられ、当該第１の情報処理回路による前記連続的なデータ転送を行う期間内の予め定められたタイミングで、それまでに転送が終了したデータ転送量を検出する検出手段を更に備え、
前記送信手段は、自身が設けられた前記第１の情報処理回路が前記バスを使用する場合で、かつ当該第１の情報処理回路に備えられた前記検出手段により検出された前記データ転送量が、前記連続的なデータ転送により転送すべきデータ量の転送が当該連続的なデータ転送を行う期間内には終了しないときの上限値として予め定められた閾値以下の場合に、前記バス使用信号を前記第２の情報処理回路に送信する請求項１〜請求項３の何れか１項記載の電子装置。
【請求項６】
前記設定手段は、自身が設けられた前記第２の情報処理回路に設けられている前記受信手段により受信された前記バス使用信号の数が増えるほど、当該第２の情報処理回路のデータ転送の頻度を低くするように設定する請求項１〜請求項５の何れか１項記載の電子装置。
【請求項７】
各々外部との間の連続的なデータ転送を伴う予め定められた情報処理を行う情報処理回路であり、当該情報処理回路が各々外部との間で連続的にデータ転送を行う際に、データ転送期間が長いほど低くなり、当該データ転送期間におけるデータ転送量が多いほど高くなるリアルタイム性の異なる複数の情報処理回路と、
前記複数の情報処理回路が接続され、当該複数の情報処理回路の間でデータ転送が行われる際にデータが経由されるバスと、
前記複数の情報処理回路のうち、前記リアルタイム性が高いものとして予め定められた第１の情報処理回路に設けられ、前記データ転送を行う際に前記バスを使用することを示すバス使用信号を送信する送信手段と、
前記バスを経由して行われるデータ転送の速度を制御する制御回路と、
前記制御回路に設けられ、前記送信手段から送信された前記バス使用信号を受信する受信手段と、
前記制御回路に設けられ、前記受信手段により前記バス使用信号が受信された場合に、前記バス使用信号が受信されていない場合に比較して、前記バスを経由して行われるデータ転送の速度を速くするようにする制御手段と、
を有する電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置に係り、特に複数の情報処理回路を備え、バスを経由して前記情報処理回路によるデータ転送を行う電子装置に関する。
【背景技術】
【０００２】
ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ)は、複数の情報処理回路と、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ)、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）等のメモリとがデータバスに接続されて構成されていることが多い。そして、この場合、各情報処理回路は、バスを経由して他の情報処理回路やメモリとの間でデータ転送を行う。
【０００３】
ところで、ＬＳＩに含まれる複数の情報処理回路では、一般にリアルタイム性の異なる情報処理回路が含まれることが多い。なお、ここでいう「リアルタイム性」とは、情報処理回路が各々外部との間で連続的にデータ転送を行う際に、データ転送期間が長いほど低くなり、当該データ転送期間におけるデータ転送量が多いほど高くなるものである。
【０００４】
リアルタイム性の高い情報処理回路には、例えば、液晶ディスプレイ装置、ＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）ディスプレイ装置等の表示手段に対して画像を連続的に表示させる制御を行う表示制御回路等が挙げられる。一方、リアルタイム性の低い情報処理回路には、例えば、メモリに記憶された複数の画像データを非連続的に他のメモリに転送する処理を行うデータ転送処理回路等が挙げられる。
【０００５】
図１７に従来のＬＳＩの構成例を示す。ここで、情報処理回路７１２Ｆはリアルタイム性が高いものとして予め定められたものであり、３つの情報処理回路７１２Ｓはリアルタイム性が低いものとして予め定められたものである。また、情報処理回路７１２Ｆ、７１２Ｓはバス調停回路７２２に接続されている。
【０００６】
情報処理回路７１２Ｆはバス７１４を経由して他の情報処理回路やメモリ１８との間のデータ転送が必要になると、バス調停回路７２２へバス７１４を経由した上記データ転送を要求するリクエスト信号ＲＥＱ＿Ｆを送信する。これに応じてバス調停回路７２２は、情報処理回路７１２Ｆに対してバス７１４を経由したデータ転送を許可する場合に、当該情報処理回路７１２Ｆに対して許可信号ＡＣＫ＿Ｆを送信する。この結果、情報処理回路７１２Ｆは、許可信号ＡＣＫ＿Ｆがアクティブ状態（アサート）である期間中、バス７１４を経由したデータ転送が可能となる。一方、許可信号ＡＣＫ＿Ｆが非アクティブ状態（ネゲート）である期間中は、バス７１４を経由したデータ転送が不可能となる。なお、本明細書では、“アサート”を“アクティブ状態”と統一して表現し、“ネゲート”を“非アクティブ状態”と統一して表現する。
【０００７】
同様に情報処理回路７１２Ｓも、バス７１４を経由したデータ転送が必要になるとバス調停回路７２２へリクエスト信号ＲＥＱ＿Ｓを送信し、バス調停回路７２２は、情報処理回路７１２Ｓに対してバス７１４を経由したデータ転送を許可する場合に、情報処理回路７１２Ｓへ許可信号ＡＣＫ＿Ｓを送信する。
【０００８】
しかし、一例として図１８のタイミングチャートに示されるように、情報処理回路７１２Ｓのバス占有期間が長く、バス７１４が混雑している場合に、情報処理回路７１２Ｆがリクエスト信号ＲＥＱ＿Ｆをバス調停回路７２２に送信し、バス調停回路７２２から許可信号ＡＣＫ＿Ｆを受信したとしても、情報処理回路７１２Ｆの１動作周期内に終了させる必要のあるデータ転送処理が間に合わなくなる場合がある。この場合、情報処理回路７１２Ｆでの情報処理が滞ってしまう可能性がある。
【０００９】
この問題を解消するために、特許文献１には、情報処理回路のバスの使用状態を監視する状態監視機構を備え、制御回路が状態監視機構からの信号に基づいてバスのクロック周波数を変更することにより、ＬＳＩの使用状態を最適化する技術が開示されている。
【００１０】
また、特許文献２、３には、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）並びに複数のＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）制御部等が接続されたバスにおいて、バスの占有率を算出し、算出したバスの占有率が所定値を越えた場合に、ＤＭＡ制御部のバスを経由した他のＤＭＡ制御部等へのアクセスを不可とし、ＣＰＵのバスを経由したＤＭＡ制御部等へのアクセスを確保する技術が開示されている。
【特許文献１】特開２００６−７９３９４公報
【特許文献２】特開２０００−２５９５４９公報
【特許文献３】特開２００６−２７７１２８公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記特許文献１に開示されている技術では、バスの状態監視機構を設ける必要があり回路構成が複雑になってしまうという問題点があった。また、特許文献２、３に開示されている技術では、全てのＤＭＡ制御部は他のＤＭＡ制御部等へのアクセスが制限されてしまうので、リアルタイム性の高いＤＭＡ制御部までも他のＤＭＡ制御部等へのアクセスが制限されてしまうという問題点があった。
【００１２】
本発明は上記問題点を解決するためになされたものであり、複雑な構成を要することなく、リアルタイム性の高い情報処理回路によるバスを経由したデータ転送の制限を緩和することができる電子装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、請求項１の発明は、各々外部との間の連続的なデータ転送を伴う予め定められた情報処理を行う情報処理回路であり、当該情報処理回路が各々外部との間で連続的にデータ転送を行う際に、データ転送期間が長いほど低くなり、当該データ転送期間におけるデータ転送量が多いほど高くなるリアルタイム性の異なる複数の情報処理回路と、前記複数の情報処理回路が接続され、当該複数の情報処理回路の間でデータ転送が行われる際にデータが経由されるバスと、前記複数の情報処理回路のうち、前記リアルタイム性が高いものとして予め定められた第１の情報処理回路に設けられ、前記データ転送を行う際に前記バスを使用することを示すバス使用信号を、前記複数の情報処理回路のうち、前記リアルタイム性が低いものとして予め定められた第２の情報処理回路に送信する送信手段と、前記第２の情報処理回路に設けられ、前記送信手段によって送信された前記バス使用信号を受信する受信手段と、前記第２の情報処理回路に設けられ、前記受信手段により前記バス使用信号が受信された場合に、当該第２の情報処理回路が前記バスを経由して行うデータ転送の頻度を低くするように設定する設定手段と、を有する
請求項１に記載の電子装置によれば、情報処理回路が各々外部との間で連続的にデータ転送を行う際に、データ転送期間が長いほど低くなり、当該データ転送期間におけるデータ転送量が多いほど高くなるリアルタイム性の異なる複数の情報処理回路によって、各々外部との間の連続的なデータ転送を伴う予め定められた情報処理が行われる一方、バスを経由して当該複数の情報処理回路の間でデータ転送が行われる。
【００１４】
ここで、本発明では、リアルタイム性が高いものとして予め定められた第１の情報処理回路に設けられた送信手段により、バスを使用することを示すバス使用信号が、リアルタイム性が低いものとして予め定められた第２の情報処理回路に設けられた受信手段へ送信される。そして、受信手段によりバス使用信号が受信された場合に、当該第２の情報処理回路に設けられた設定手段により、当該第２の情報処理回路がバスを経由して行うデータ転送の頻度を低くするように設定される。
【００１５】
なお、当該電子装置は、例えばＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）、デジタルスチールカメラやデジタルビデオカメラのＬＳＩとして使用することができる。
【００１６】
このように、請求項１に記載の電子装置によれば、リアルタイム性が低い情報処理回路は、リアルタイム性が高い情報処理回路からバス使用信号を受信した場合にバスを経由したデータ転送の頻度を低くするように設定しているので、複雑な構成を要することなく、リアルタイム性の高い情報処理回路によるバスを経由したデータ転送の制限を緩和することができる
なお、本発明は、請求項２に記載の発明のように、前記バスに接続された、データを記憶するためのメモリを更に備え、前記情報処理回路は、前記データ転送を、前記メモリ及び他の情報処理回路の少なくとも一方との間で前記バスを経由して行うとしても良い。これにより、情報処理回路は、バスを経由して各種メモリとの間でデータ転送を行うことができる。
【００１７】
なお、上記メモリには、例えば、ＲＡＭ、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）の他にも、スマート・メディア、コンパクト・フラッシュ、ＡＴＡ（ＡＴ  Ａｔｔａｃｈｍｅｎｔ）カード、フロッピィディスク、ＣＤ−Ｒ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ−Ｒｅｃｏｒｄａｂｌｅ）、ＣＤ−ＲＷ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ−ＲｅＷｒｉｔａｂｌｅ）、光磁気ディスク、マイクロドライブ等の可搬記録媒体を含めることができる。
【００１８】
また、本発明は、請求項３に記載の発明のように、前記複数の情報処理回路から送信される前記バスを経由したデータ転送を要求するリクエスト信号を受信し、受信したリクエスト信号に基づいて前記複数の情報処理回路のバスを経由した前記データ転送を調停する調停回路を更に備え、前記設定手段は、前記受信手段により前記バス使用信号が受信された場合に、前記バス使用信号が受信されていない場合に比較して、連続データ転送期間を短くする設定、及び、前記リクエスト信号の送信間隔を長くする設定の少なくとも一方を行うことにより前記データ転送の頻度を低くするとしても良い。これにより、より簡易に第２の情報処理回路がバスを経由して行うデータ転送の頻度を低くするように設定することができる。
【００１９】
また、本発明は、請求項４に記載の発明のように、前記送信手段は、自身が設けられた前記第１の情報処理回路が前記バスを使用する場合で、かつ当該第１の情報処理回路による前記連続的なデータ転送を行う期間内に転送すべきデータの転送が当該期間内に終了しないと予測される場合に、当該データの転送を開始する前に前記バス使用信号を、前記第２の情報処理回路に送信するとしても良い。これにより、第１の情報処理回路はより的確なタイミングで第２の情報処理回路へバス使用信号を送信し、複雑な構成を要することなく、リアルタイム性の高い情報処理回路によるバスを経由したデータ転送の制限を緩和することができる
また、本発明は、請求項５に記載の発明のように、前記第１の情報処理回路に設けられ、当該第１の情報処理回路による前記連続的なデータ転送を行う期間内の予め定められたタイミングで、転送が終了したデータ転送量を検出する検出手段を更に備え、前記送信手段は、自身が設けられた前記第１の情報処理回路が前記バスを使用する場合で、かつ当該第１の情報処理回路に備えられた前記検出手段により検出された前記データ転送量が、前記連続的なデータ転送により転送すべきデータ量の転送が当該連続的なデータ転送を行う期間内には終了しないときの上限値として予め定められた閾値以下の場合に、前記バス使用信号を前記第２の情報処理回路に送信するとしても良い。これにより、第１の情報処理回路はより的確なタイミングで第２の情報処理回路へバス使用信号を送信し、複雑な構成を要することなく、リアルタイム性の高い情報処理回路によるバスを経由したデータ転送の制限を緩和することができる
また、本発明は、請求項６に記載の発明のように、前記設定手段は、自身が設けられた前記第２の情報処理回路に設けられている前記受信手段により受信された前記バス使用信号の数が増えるほど、当該第２の情報処理回路のデータ転送の頻度を低くするように設定するとしても良い。これにより、リアルタイム性の高い情報処理回路が複数存在する場合でも、複雑な構成を要することなく、リアルタイム性の高い情報処理回路によるバスを経由した他の情報処理回路への制限を緩和することができる。
【００２０】
一方、上記目的を達成するために、請求項７の発明は、各々外部との間の連続的なデータ転送を伴う予め定められた情報処理を行う情報処理回路であり、当該情報処理回路が各々外部との間で連続的にデータ転送を行う際に、データ転送期間が長いほど低くなり、当該データ転送期間におけるデータ転送量が多いほど高くなるリアルタイム性の異なる複数の情報処理回路と、前記複数の情報処理回路が接続され、当該複数の情報処理回路の間でデータ転送が行われる際にデータが経由されるバスと、前記複数の情報処理回路のうち、前記リアルタイム性が高いものとして予め定められた第１の情報処理回路に設けられ、前記データ転送を行う際に前記バスを使用することを示すバス使用信号を送信する送信手段と、前記バスを経由して行われるデータ転送の速度を制御する制御回路と、前記制御回路に設けられ、前記送信手段から送信された前記バス使用信号を受信する受信手段と、前記制御回路に設けられ、前記受信手段により前記バス使用信号が受信された場合に、前記バス使用信号が受信されていない場合に比較して、前記バスを経由して行われるデータ転送の速度を速くするようにする制御手段と、を有する。
【００２１】
請求項７に記載の電子装置によれば、情報処理回路が各々外部との間で連続的にデータ転送を行う際に、データ転送期間が長いほど低くなり、当該データ転送期間におけるデータ転送量が多いほど高くなるリアルタイム性の異なる複数の情報処理回路によって、各々外部との間の連続的なデータ転送を伴う予め定められた情報処理が行われる一方、バスを経由して当該複数の情報処理回路の間でデータ転送が行われる。
【００２２】
ここで、本発明では、リアルタイム性が高いものとして予め定められた第１の情報処理回路に設けられた送信手段により、バスを使用することを示すバス使用信号が、バスを経由して行われるデータ転送の速度を制御する制御回路に設けられた受信手段へ送信される。そして、受信手段によりバス使用信号が受信された場合に、制御回路に設けられた制御手段により、バスを経由して行われるデータ転送の速度が、バス使用信号が受信されていない場合に比較して速くされるので、複雑な構成を要することなく、リアルタイム性の高い情報処理回路によるバスを経由したデータ転送の制限を緩和することができる。
【発明の効果】
【００２３】
以上説明した如く、本発明によれば、複雑な構成を要することなく、リアルタイム性の高い情報処理回路によるバスを経由したデータ転送の制限を緩和することができる、という優れた効果を有する。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。なお、ここでは、本発明をＬＳＩに適用した場合について説明する。
（第１の実施の形態）
図１は、第１の実施の形態に係るＬＳＩ１０の構成を示すブロック図である。
【００２５】
同図に示すように、ＬＳＩ１０は、情報処理回路１２Ｆ、１２Ｓを備えている。情報処理回路１２Ｆはリアルタイム性が高いものとして予め定められた情報処理回路であり、情報処理回路１２Ｓはリアルタイム性が低いものとして予め定められた情報処理回路である。情報処理回路１２Ｆ、１２Ｓはバス１４に接続されており、バス１４を経由して各情報処理回路間でデータ転送を行うことができる。
【００２６】
また、ＬＳＩ１０は、メモリ１８を備えている。メモリ１８はメモリコントローラ１６を介してバス１４に接続されており、情報処理回路１２Ｆ、１２Ｓはメモリコントローラ１６を介しメモリ１８との間でデータ転送を行うことができる。
【００２７】
情報処理回路１２Ｆはデータ転送要求制御部２０Ｆを備えている。データ転送要求制御部２０Ｆは、情報処理回路１２Ｆがバス１４を経由して他の情報処理回路やメモリ１８との間のデータ転送を必要とするときに、バス１４を経由した当該データ転送を要求するリクエスト信号ＲＥＱ＿Ｆを送信する。同様に、情報処理回路１２Ｓはデータ転送要求制御部２０Ｓを備えており、情報処理回路１２Ｓがバス１４を経由した上記データ転送を必要とするときに、当該データ転送を要求するリクエスト信号ＲＥＱ＿Ｓを送信する。
【００２８】
更に、ＬＳＩ１０は、データ転送要求制御部２０Ｆのリクエスト信号ＲＥＱ＿Ｆを送信する出力端と、データ転送要求制御部２０Ｓのリクエスト信号ＲＥＱ＿Ｓを送信する出力端とに接続されたバス調停回路２２を備えている。
【００２９】
バス調停回路２２は、リクエスト信号ＲＥＱ＿Ｆを受信すると、情報処理回路１２Ｆに対して、アクティブ状態とされた許可信号ＡＣＫ＿Ｆをデータ転送要求制御部２０Ｆへ送信する。また、同様に、バス調停回路２２は、リクエスト信号ＲＥＱ＿Ｓを受信すると、アクティブ状態とされた許可信号ＡＣＫ＿Ｓをデータ転送要求制御部２０Ｓへ送信する。
【００３０】
ここで、情報処理回路１２Ｆ、１２Ｓのバス１４を経由したデータ転送の要求が競合する場合がある。この場合には、バス調停回路２２は、予め定められた条件（一例として、各情報処理回路に予め割り振られた優先順位順）に応じて許可信号をアクティブ状態とする情報処理回路を選択する。
【００３１】
情報処理回路１２Ｆは、許可信号ＡＣＫ＿Ｆがアクティブ状態とされている期間、バス１４を経由したデータ転送が可能であり、同様に、情報処理回路１２Ｓは、許可信号ＡＣＫ＿Ｓがアクティブ状態とされている期間、バス１４を経由したデータ転送が可能である。
【００３２】
また、データ転送要求制御部２０Ｆは、バス使用信号送信部２４を備えている。バス使用信号送信部２４は、情報処理回路１２Ｆがバス１４を使用する際に、アクティブ状態とされたバス使用信号ＵＳＥを情報処理回路１２Ｓへ送信する。
【００３３】
これに対し、データ転送要求制御部２０Ｓは、バス使用信号ＵＳＥを受信するための受信部２５を有するバス使用設定部２６を備えている。バス使用設定部２６は、バス使用信号ＵＳＥがアクティブ状態の場合に、情報処理回路１２Ｓによりバス１４を経由して行うデータ転送の頻度を低くするように設定する。なお、本実施の形態に係るＬＳＩ１０では、上記データ転送の頻度を低くする設定として、バス使用信号ＵＳＥが非アクティブ状態の場合に比較して、連続データ転送期間を短くする設定、及びリクエスト信号ＲＥＱ＿Ｓの送信間隔を長くする設定を行う。連続データ転送期間を短くする設定を行う場合は、当該設定を示す設定信号ＳＥＴをバス使用設定部２６からバス調停回路２２へ送信する。バス調停回路２２は設定信号ＳＥＴを受信すると、設定信号ＳＥＴを受信していない場合に比較して許可信号ＡＣＫ＿Ｓのアクティブ状態を短くする。これにより、情報処理回路１２Ｓが連続的にバス１４を占有する期間を短くすることができる。
【００３４】
なお、上記データ転送の頻度を低くする設定として、連続データ転送期間を短くする設定、リクエスト信号ＲＥＱ＿Ｓの送信間隔を長くする設定の何れかをのみを設定するとしても良い。
【００３５】
次に、図２〜図４を参照して本実施の形態に係るＬＳＩ１０の作用を説明する。なお、ここでは、錯綜を回避するために、データ転送の要求が競合しない場合について説明する。
【００３６】
まず、図２を参照して、情報処理回路１２Ｆの作用を説明する。なお、図２は、情報処理回路１２Ｆによってデータ転送を行う際に、情報処理回路１２Ｆによって実行されるデータ転送処理の流れを示すフローチャートである。
【００３７】
まず、同図のステップ１００では、情報処理回路１２Ｆの初期化を行い、次のステップ１０２では、バス使用信号ＵＳＥをアクティブ状態とし、更に、次のステップ１０４では、データ転送要求制御部２０Ｆからリクエスト信号ＲＥＱ＿Ｆをバス調停回路２２へ送信する。次のステップ１０６では、許可信号ＡＣＫ＿Ｆがアクティブ状態となるまで待機し、次のステップ１０８では、バス１４を経由したメモリ１８又は情報処理回路１２Ｓとの間での所定データ量のデータ転送を行う。
【００３８】
次のステップ１１０では、許可信号ＡＣＫ＿Ｆが非アクティブ状態となるまで待機し、次のステップ１１２では、１動作周期内に必要なデータ転送が終了したか否かを判定し、否定判定となった場合には上記ステップ１０４に戻る一方、肯定判定となった場合にはステップ１１４でバス使用信号ＵＳＥを非アクティブ状態として本データ転送処理を終了する。
【００３９】
次に、図３を参照して、情報処理回路１２Ｓの作用を説明する。なお、図３は、情報処理回路１２Ｓによってデータ転送を行う際に、実行されるデータ転送処理の流れを示すフローチャートである。
【００４０】
まず、同図のステップ２００では、バス使用信号ＵＳＥがアクティブ状態となったか否かを判定し、肯定判定となった場合には、次のステップ２０２でデータ転送の設定をバス使用信号ＵＳＥがアクティブ状態の設定（本実施の形態では、連続データ転送期間を短くする設定、及びリクエスト信号ＲＥＱ＿Ｓの送信間隔を長くする設定。）にする一方、否定判定となった場合にはステップ２０４で、データ転送の設定をバス使用信号ＵＳＥが非アクティブ状態の設定、すなわち通常の設定にする。
【００４１】
更に、次のステップ２０６では、データ転送要求制御部２０Ｓからリクエスト信号ＲＥＱ＿Ｓをバス調停回路２２へ送信し、次のステップ２０８で、許可信号ＡＣＫ＿Ｓがアクティブ状態となるまで待機し、次のステップ２１０では、バス１４を経由してメモリ１８又は情報処理回路１２Ｆとの間での所定データ量のデータ転送を行う。
【００４２】
次のステップ２１２では、許可信号ＡＣＫ＿Ｓが非アクティブ状態となるまで待機し、次のステップ２１４では、１動作周期内に必要なデータ転送が終了したか否かを判定し、否定判定となった場合には上記ステップ２００に戻る一方、肯定判定となった場合には本データ転送処理を終了する。
【００４３】
次に、図４を参照して、情報処理回路１２Ｓのバス占有期間が長い場合に、情報処理回路１２Ｆで行われるデータ転送について説明する。なお、図４は、図２に示される情報処理回路１２Ｆのデータ転送処理、及び図３に示される情報処理回路１２Ｓのデータ転送処理の実行時において、情報処理回路１２Ｆがバス使用信号ＵＳＥを情報処理回路１２Ｓへ送信した後に、バス１４を経由したデータ転送を行い、データ転送を終了するまでを示すタイミングチャートである。
【００４４】
情報処理回路１２Ｓのバス占有期間は、情報処理回路１２Ｆの１動作周期の開始前では長く（図４の密の状態）、バス１４は混雑している。そして、情報処理回路１２Ｆが１動作周期を開始すると、バス使用信号送信部２４がバス使用信号ＵＳＥをＬｏｗレベルからＨｉｇｈレベルにすることでアクティブ状態にする。バス使用信号送信部２４がバス使用信号ＵＳＥをアクティブ状態にすると、情報処理回路１２Ｓのバス使用設定部２６が、情報処理回路１２Ｓのデータ転送の設定を、バス１４を経由して行うデータ転送の頻度が低くなるように設定する。これにより、情報処理回路１２Ｓのバス占有期間は短くなる（図４の疎の状態）。
【００４５】
そして、情報処理回路１２Ｆからバス調停回路２２へリクエスト信号ＲＥＱ＿Ｆを送信し、それを受けてバス調停回路２２が情報処理回路１２Ｆへの許可信号ＡＣＫ＿Ｆをアクティブ状態とし、情報処理回路１２Ｆがデータ転送を行う。図４のタイミングチャートでは、１度のリクエスト信号ＲＥＱ＿Ｆの送信では、情報処理回路１２Ｆで転送すべきデータの転送が終了しないため、２度のリクエスト信号ＲＥＱ＿Ｆを送信することでデータ転送を終了する場合を示している。
【００４６】
そして、情報処理回路１２Ｆの１動作周期に転送すべきデータの転送が全て終了した後に、情報処理回路１２Ｆがバス使用信号ＵＳＥを非アクティブ状態にする。これにより、情報処理回路１２Ｓのバス使用設定部２６が、データ転送の設定を通常に変更し、そのため、情報処理回路１２Ｓのバス占有期間が再び長くなる。
【００４７】
以上説明したように、情報処理回路が各々外部との間で連続的にデータ転送を行う際に、データ転送期間が長いほど低くなり、当該データ転送期間におけるデータ転送量が多いほど高くなるリアルタイム性の異なる複数の情報処理回路によって、各々外部との間の連続的なデータ転送を伴う予め定められた情報処理が行われる一方、バスを経由して当該複数の情報処理回路の間でデータ転送が行われる。
【００４８】
ここで、本実施の形態では、リアルタイム性が高いものとして予め定められた第１の情報処理回路（ここでは、情報処理回路１２Ｆ）に設けられた送信手段(ここでは、バス使用信号送信部２４）により、バスを使用することを示すバス使用信号が、リアルタイム性が低いものとして予め定められた第２の情報処理回路（ここでは、情報処理回路１２Ｓ）に設けられた受信手段（ここでは、受信部２５）へ送信される。そして、受信手段によりバス使用信号が受信された場合に、当該第２の情報処理回路に設けられた設定手段（ここでは、バス使用設定部２６）により、当該第２の情報処理回路がバスを経由して行うデータ転送の頻度を低くするように設定されるので、複雑な構成を要することなく、リアルタイム性の高い情報処理回路によるバスを経由したデータ転送の制限を緩和することができる。
【００４９】
また、本実施の形態では、バスに接続された、データを記憶するためのメモリを更に備え、情報処理回路は、データ転送を、メモリ及び他の情報処理回路の少なくとも一方との間でバスを経由して行うので、情報処理回路は、バスを経由して各種メモリとの間でデータ転送も行うことができる。
【００５０】
また、本実施の形態では、複数の情報処理回路から送信されるバスを経由したデータ転送を要求するリクエスト信号を受信し、受信したリクエスト信号に基づいて複数の情報処理回路のバスを経由したデータ転送を調停する調停回路（ここでは、バス調停回路２２）を更に備え、設定手段は、受信手段によりバス使用信号が受信された場合に、バス使用信号が受信されていない場合に比較して、連続データ転送期間を短くする設定、及び、前記リクエスト信号の送信間隔を長くする設定の少なくとも一方を行うことにより前記データ転送の頻度を低くするので、より簡易に第２の情報処理回路がバスを経由して行うデータ転送の頻度を低くするように設定することができる。
（第２の実施の形態）
第２の実施の形態では、情報処理回路１２Ｆによる連続的なデータ転送を行う期間内に転送すべきデータの転送が当該期間内に終了しないと予測される場合の形態について説明する。
【００５１】
第２の実施の形態に係るＬＳＩ１０の構成は、第１の実施の形態に係るＬＳＩ１０と略同様であるが、情報処理回路１２Ｆは、１動作周期内に転送すべきデータ転送量が情報処理の内容により変化するものとされる点のみが第１の実施の形態と異なる。
【００５２】
そして、バス使用信号送信部２４は、情報処理回路１２Ｆのデータ転送量が予め設定された所定の閾値以上の場合に、バス使用信号ＵＳＥを情報処理回路１２Ｓへ送信する。すなわち、データ転送量が当該閾値以上の場合に、情報処理回路１２Ｆはリアルタイム性の高い情報処理回路であるとされる。
【００５３】
次に、第２の実施の形態に係るＬＳＩ１０の作用を説明する。
【００５４】
まず、図５を参照して、情報処理回路１２Ｆの作用を説明する。なお、図５は、情報処理回路１２Ｆによってデータ転送を行う際に、情報処理回路１２Ｆによって実行されるデータ転送処理の流れを示すフローチャートである。なお、第１の実施の形態にかかる図２のフローチャートと同一のステップは、追加されるステップの前後についてのみ説明し、他の同一のステップについては同一の符号を付して説明を省略する。
【００５５】
まず、同図のステップ１００では、情報処理回路１２Ｆの初期化を行い、次のステップ３００では、１動作周期内のデータ転送量が閾値以上か否かを判定し、肯定判定となった場合には次のステップ１０２でバス使用信号ＵＳＥをアクティブ状態とし、次のステップ１０４でリクエスト信号ＲＥＱ＿Ｆをバス調停回路２２へ送信する。一方、ステップ３００で否定判定となった場合にはバス使用信号ＵＳＥをアクティブ状態とすることなく、ステップ１０４でリクエスト信号ＲＥＱ＿Ｆをバス調停回路２２へ送信する。
【００５６】
なお、ＬＳＩ１０の情報処理回路１２Ｓが起動しデータ転送を行う場合に、情報処理回路１２Ｓによって実行されるデータ転送処理は、第１の実施の形態の図３のフローチャートで説明したデータ転送処理と同一であるため、説明を省略する。
【００５７】
次に、図６を参照して、情報処理回路１２Ｆのデータ転送量が閾値未満の場合と、情報処理回路１２Ｆのデータ転送量が閾値以上の場合とについて説明する。なお、図６は、図５に示される情報処理回路１２Ｆのデータ転送処理、及び図３に示される情報処理回路１２Ｓのデータ転送処理の実行時において、情報処理回路１２Ｆがバス１４を経由したデータ転送を行い、データ転送を終了するまでを示すタイミングチャートである。なお、図６で示されるタイミングチャートでは、閾値を５データとする。
【００５８】
まず、情報処理回路１２Ｓのバス占有期間は、情報処理回路１２Ｆの動作周期Ａを開始する前では長く、バス１４は混雑している。そして、動作周期Ａを開始するタイミングで、情報処理回路１２Ｆは、情報処理回路１２Ｆの当該動作周期におけるデータ転送量と閾値とを比較する。動作周期Ａでは情報処理回路１２Ｆのデータ転送量は２データであり、このデータ転送量は閾値以上でないため、バス使用信号送信部２４はバス使用信号ＵＳＥをアクティブ状態としない。そのため、情報処理回路１２Ｓはデータ転送の設定を通常のままとし、動作周期Ａにおける情報処理回路１２Ｓのバス占有期間は長いままである。
【００５９】
次に、動作周期Ｂについて説明する。動作周期Ｂでは、情報処理回路１２Ｆのデータ転送量は１０データであり、このデータ転送量は閾値以上であるため、バス使用信号送信部２４はバス使用信号ＵＳＥをアクティブ状態する。そのため、情報処理回路１２Ｓはデータ転送の頻度を低くするように設定する。これにより、動作周期Ｂにおける情報処理回路１２Ｓのバス占有期間は短くなり、バス１４の混雑は解消される。そして、情報処理回路１２Ｆはバス１４を経由したデータ転送を行い、データ転送終了後にバス使用信号送信部２４はバス使用信号ＵＳＥを非アクティブ状態する。
【００６０】
以上説明したように、第２の実施の形態では、送信手段（ここでは、バス使用信号送信部２４）は、自身が設けられた第１の情報処理回路（ここでは、情報処理回路１２Ｆ）がバス１４を使用する場合で、かつ当該第１の情報処理回路による連続的なデータ転送を行う期間内に転送すべきデータの転送が当該期間内に終了しないと予測される場合に、当該データの転送を開始する前にバス使用信号を、第２の情報処理回路（ここでは、情報処理回路１２）に送信するので、第１の情報処理回路はより的確なタイミングで第２の情報処理回路へバス使用信号を送信し、複雑な構成を要することなく、リアルタイム性の高い情報処理回路によるバスを経由したデータ転送の制限を緩和することができる。
（第３の実施の形態）
第３の実施の形態では、情報処理回路１２Ｆによる連続的なデータ転送を行う期間内の予め定められたタイミングで、それまでに転送が終了したデータ転送量（転送済みデータ量）を検出し、検出の結果、前記期間内にデータ転送が終了しない場合の形態について説明する。
【００６１】
第３の実施の形態に係るＬＳＩ１０の構成は、第１の実施の形態に係るＬＳＩ１０と略同様であるが、情報処理回路１２Ｆは、図示しないカウンタを備え、カウンタによるカウントを１動作周期の開始とともに開始し、１動作周期内の予め定められたタイミングに達すると、その時点における転送済みデータ量を検出する。なお、当該カウンタは、バス１４のクロック周波数に同期している。そして、検出された転送済みデータ量を、１動作周期内で転送すべきデータ転送量が当該動作周期内には終了しないときの上限値として予め定められた閾値と比較する。
【００６２】
バス使用信号送信部２４は、検出されたデータ量が閾値以下の場合に、バス使用信号ＵＳＥを情報処理回路１２Ｓへ送信する。
【００６３】
次に、第３の実施の形態に係るＬＳＩ１０の作用を説明する。
【００６４】
まず、図７を参照して、情報処理回路１２Ｆの作用を説明する。なお、図７は、情報処理回路１２Ｆによってデータ転送を行う際に、情報処理回路１２Ｆによって実行されるデータ転送処理の流れを示すフローチャートである。
【００６５】
まず、同図のステップ４００では、情報処理回路１２Ｆの初期化を行い、次のステップ４０２ではカウンタによるカウントを開始し、次のステップ４０４では、データ転送要求制御部２０Ｆからリクエスト信号ＲＥＱ＿Ｆをバス調停回路２２へ送信する。
【００６６】
更に、次のステップ４０６では、許可信号ＡＣＫ＿Ｆがアクティブ状態となるまで待機し、次のステップ４０８では、バス１４を経由したメモリ１８又は情報処理回路１２Ｓとの間でのデータ転送を開始する。
【００６７】
次のステップ４１０では、転送済みデータ量の検出を行うタイミングを示す検出タイミングに、カウントが達するまでカウントを繰り返し、カウントが検出タイミングとなった場合に、次のステップ４１２で、転送済みデータ量が閾値以下か否かを判定し、肯定判定の場合には、次のステップ４１４でバス使用信号ＵＳＥをアクティブ状態としてからステップ４１６へ移行する。一方、ステップ４１２で、否定判定の場合はバス使用信号ＵＳＥをアクティブ状態とすることなくステップ４１６へ移行する。
【００６８】
次のステップ４１６では、残りのデータ転送を行い、次のステップ４１８では、許可信号ＡＣＫ＿Ｓが非アクティブ状態となるまで待機する。そして、次のステップ４２０では、１動作周期内に必要なデータ転送が終了したか否かを判定し、否定判定となった場合には上記ステップ４０４に戻る一方、肯定判定となった場合には、次のステップ４２２で、バス使用信号ＵＳＥを非アクティブ状態とし、カウンタのカウントをリセットして本データ転送を終了する。
【００６９】
なお、ＬＳＩ１０の情報処理回路１２Ｓが起動しデータ転送を行う場合に、情報処理回路１２Ｓによって実行されるデータ転送処理は、第１の実施の形態の図３のフローチャートで説明したデータ転送処理と同一であるため、説明を省略する。
【００７０】
次に、図８を参照して、情報処理回路１２Ｆの転送済みデータ量が閾値を超える場合と、情報処理回路１２Ｆの転送済みデータ量が閾値以下の場合とについて説明する。なお、図８は、図７に示される情報処理回路１２Ｆのデータ転送処理、及び図３に示される情報処理回路１２Ｓのデータ転送処理の実行時において、情報処理回路１２Ｆがバス１４を経由したデータ転送を行い、データ転送を終了するまでを示すタイミングチャートである。なお、図８に示されるタイミングチャートでは、閾値を３データとする。
【００７１】
まず、情報処理回路１２Ｆは、動作周期Ａを開始するタイミングでカウントを開始し、カウントがｘカウントに達したときに転送済みデータ量を検出し、検出した転送済みデータ量が閾値である２データ以下か否かを判定する。図８のタイミングチャートの動作周期Ａの場合では、検出タイミングにおいて転送済みデータ量が３データであり、検出された転送済みデータ量が閾値を超えているためバス使用信号送信部２４はバス使用信号ＵＳＥをアクティブ状態としない。
【００７２】
次に、動作周期Ｂについて説明する。動作周期Ｂでは、情報処理回路１２Ｓのバス占有期間が長くバス１４は混雑している。そして、カウントがｘカウントに達したときの転送済みデータ量は１データであり、この値は閾値以下である。この場合には、バス使用信号送信部２４がバス使用信号ＵＳＥをアクティブ状態とし、情報処理回路１２Ｓのバス使用設定部２６はバス１４を経由して行うデータ転送の頻度を低くするように設定する。これにより、動作周期Ｂにおける情報処理回路１２Ｓのバス占有期間は短くなり、バス１４の混雑は解消され、その後、情報処理回路１２Ｆで必要なデータ量のデータ転送が行われ、データ転送終了後にバス使用信号ＵＳＥが非アクティブ状態とされる。
【００７３】
以上説明したように、第３の実施の形態では、第１の情報処理回路（ここでは、情報処理回路１２Ｆ）に設けられ、当該第１の情報処理回路による連続的なデータ転送を行う期間内の予め定められたタイミングで、それまでに転送が終了したデータ転送量を検出する検出手段（ここでは、情報処理回路１２Ｆ）を更に備え、送信手段（ここでは、バス使用信号送信部２４）は、自身が設けられた第１の情報処理回路がバスを使用する場合で、かつ当該第１の情報処理回路に備えられた検出手段により検出されたデータ転送量が、連続的なデータ転送により転送すべきデータ量の転送が当該連続的なデータ転送を行う期間内には終了しないときの上限値として予め定められた閾値以下の場合に、バス使用信号を第２の情報処理回路に送信するので、第１の情報処理回路はより的確なタイミングで第２の情報処理回路へバス使用信号を送信し、複雑な構成を要することなく、リアルタイム性の高い情報処理回路によるバスを経由したデータ転送の制限を緩和することができる。
（第４の実施の形態）
第４の実施の形態では、複数の情報処理回路１２Ｆが一つの情報処理回路１２Ｓへバス使用信号ＵＳＥを送信する場合の形態について説明する。
【００７４】
まず、図９を参照して、第４の実施の形態に係るＬＳＩ１０’の構成を説明する。なお、図９における図１と同一の構成部分については図１と同一の符号を付して、その説明を省略する。
【００７５】
第４の実施の形態に係るＬＳＩ１０’では、情報処理回路１２Ｆａのバス使用信号送信部２４ａから送信されるバス使用信号ＵＳＥａと、情報処理回路１２Ｆｂのバス使用信号送信部２４ｂから送信されるバス使用信号ＵＳＥｂとを情報処理回路１２Ｓ’のバス使用設定部２６’に備えられる受信部２５’が受信する。
【００７６】
バス使用設定部２６’は、受信部２５’がバス使用信号ＵＳＥａ、ＵＳＥｂの少なくとも一方を受信すると図１０の模式図に示されるデータ転送設定テーブル５０に従い、バス１４を経由したデータ転送の頻度を低くするように設定する。
【００７７】
ここで、データ転送設定テーブル５０について説明する。データ転送設定テーブル５０は、受信部２５’で受信するバス使用信号ＵＳＥａ、ＵＳＥｂに基づいたリクエスト信号ＲＥＱ＿Ｓ’の送信間隔、及び連続データ転送期間の設定を定めている。
【００７８】
バス使用信号ＵＳＥａ、ＵＳＥｂが共に非アクティブ状態の場合、バス使用設定部２６’はリクエスト信号ＲＥＱ＿Ｓ’の送信間隔、及び連続データ転送期間を通常に設定する。また、バス使用信号ＵＳＥａ、ＵＳＥｂの何れか一方のみがアクティブ状態の場合、バス使用設定部２６’はリクエスト信号ＲＥＱ＿Ｓ’の送信間隔を通常に比較して長く設定し、連続データ転送期間を通常に比較して短く設定する。さらに、バス使用信号ＵＳＥａ、ＵＳＥｂが共にアクティブ状態の場合、バス使用設定部２６’はリクエスト信号ＲＥＱ＿Ｓ’の送信間隔、及び連続データ転送期間を停止に設定する。この場合、情報処理回路１２Ｓ’は、バス１４を経由した上記データ転送が禁止されている状態でありデータ転送は行われない。
【００７９】
次に、第４の実施の形態に係る作用を説明する。
【００８０】
図１１は、ＬＳＩ１０’の情報処理回路１２Ｆａ又は情報処理回路１２Ｆｂが起動しデータ転送を行う場合に、情報処理回路１２Ｓ’によって実行されるデータ転送の処理の流れを示すフローチャートである。なお、第１の実施の形態にかかる図３のフローチャートと同一のステップは、追加されるステップの前後についてのみ説明し、他の同一のステップについては同一の符号を付して説明を省略する。
【００８１】
まず、ステップ５００で、データ転送設定テーブル５０を参照してバス使用設定部２６’がリクエスト信号の送信間隔、及び連続データ転送期間を決定し、次のステップ５０２で、バス使用設定部２６’がリクエスト信号の送信間隔、及び連続データ転送期間の設定を行い、次のステップ２０６で、データ転送要求制御部２０Ｓ’からリクエスト信号ＲＥＱ＿Ｓ’をバス調停回路２２へ送信する。その後、バス調停回路２２からの許可信号ＡＣＫ＿Ｓ’がアクティブ状態とされるとデータ転送を行う。
【００８２】
図１２は、第４の実施の形態に係る、バス使用信号ＵＳＥａ、ＵＳＥｂがアクティブ状態となった場合の、情報処理回路１２Ｓ’のバス１４のデータ転送の頻度の設定を変更するタイミングを示すタイミングチャートの一例である。
【００８３】
図１２に示されるように、バス使用信号送信部２４ａがバス使用信号ＵＳＥａをＨｉｇｈレベルにすることでアクティブ状態とし、バス使用信号送信部２４ｂがバス使用信号ＵＳＥｂをＬｏｗレベルのままとすることで非アクティブ状態とする場合には、バス使用設定部２６’は、情報処理回路１２Ｓ’の要求信号ＲＥＱ＿Ｓ’の送信間隔を長く、情報処理回路１２Ｓ’の連続データ転送期間を短く設定する。その後、バス使用信号送信部２４ｂがバス使用信号ＵＳＥｂをＨｉｇｈレベルとすることでアクティブ状態とした場合には、情報処理回路１２Ｓ’のデータ転送に係る設定が変更され、情報処理回路１２Ｓ’はバス１４を経由したアクセスが禁止される。そして、バス使用信号ＵＳＥｂが再び非アクティブ状態となると、それに応じてバス使用設定部２６’は、情報処理回路１２Ｓ’の要求信号ＲＥＱ＿Ｓの送信間隔を長く、情報処理回路１２Ｓ’の連続データ転送期間を短く設定する。
【００８４】
なお、ＬＳＩは、情報処理回路１２Ｆ’を３つ以上備え、情報処理回路１２Ｓ’が受信するバス使用信号は３つ以上でも良く、この場合、情報処理回路１２Ｓ’が受信するバス使用信号の数に対応したデータ転送設定テーブル５０を用意し、それに基づいてデータ転送の設定を行う。
【００８５】
また、本実施の形態を、第２の実施の形態又は第３の実施の形態と組み合わせてもよい。
【００８６】
以上説明したように、設定手段（ここでは、バス使用設定部２６’）は、自身が設けられた第２の情報処理回路（ここでは、情報処理回路１２Ｓ’）に設けられている受信手段（ここでは、受信部２５’）により受信されたバス使用信号の数が増えるほど、当該第２の情報処理回路のデータ転送の頻度を低くするように設定するので、複雑な構成を要することなく、リアルタイム性の高い情報処理回路が複数存在する場合でも、リアルタイム性の高い情報処理回路によるバスを経由した他の情報処理回路への制限を緩和することができる。
（第５の実施の形態）
第５の実施の形態では、複数の情報処理回路がバス１４のクロック周波数を制御するバスクロック周波数制御回路６０へ、バス使用信号を送信する場合の形態例について説明する。
【００８７】
まず、図１３を参照して、第５の実施の形態に係るＬＳＩ１０’’の構成を説明する。なお、図１３における図９と同一の構成部分については図９と同一の符号を付して、その説明を省略する。
【００８８】
第５の実施の形態では、バスクロック周波数制御回路６０がバス１４に接続されている。バスクロック周波数制御回路６０は、情報処理回路１２Ｆａのバス使用信号送信部２４から送信されるバス使用信号ＵＳＥａと、情報処理回路１２Ｆｂのバス使用信号送信部２４から送信されるバス使用信号ＵＳＥｂとを受信部２５’’で受信し、図１４の模式図に示されるバスクロック周波数設定テーブル７０を参照してバス１４のクロック周波数を制御することで、バス１４を経由して行われるデータ転送の速度を制御する。
【００８９】
ここで、バスクロック周波数設定テーブル７０について説明する。バスクロック周波数設定テーブル７０は、バスクロック周波数制御回路６０で受信するバス使用信号ＵＳＥａ、ＵＳＥｂに基づいたバス１４のクロック周波数の値を定めている。
【００９０】
バスクロック周波数設定テーブル７０を参照すると、バス使用信号ＵＳＥａ、ＵＳＥｂが共に非アクティブ状態の場合、バス１４のクロック周波数は通常の値に設定される。また、バス使用信号ＵＳＥａ、ＵＳＥｂの何れか一方のみがアクティブ状態の場合、バス１４のクロック周波数は通常に比較して所定数上げられた値に設定される。さらに、バス使用信号ＵＳＥａ、ＵＳＥｂが共にアクティブ状態の場合、バス１４のクロック周波数は最大の値に設定される。
【００９１】
次に、第５の実施の形態に係る作用を説明する。
【００９２】
図１５は、ＬＳＩ１０’’の情報処理回路１２Ｆａ、及び情報処理回路１２Ｆｂがデータ転送を行う場合に、バスクロック周波数制御回路６０によって実行されるバスクロック周波数制御の処理の流れを示すフローチャートである。
【００９３】
まず、ステップ６００で、バスクロック周波数設定テーブル７０を参照して、バスクロック周波数を決定し、次のステップ６０２で、決定されたバスクロック周波数の設定を行う。次のステップ６０４では、バス使用信号ＵＳＥａ又はバス使用信号ＵＳＥｂの状態が変更されたかを判定し、肯定判定の場合はステップ６００に戻る一方、否定判定の場合はステップ６０６で情報処理回路１２Ｆａ、及び情報処理回路１２Ｆｂでのデータ転送が終了したかを判定する。ステップ６０６において否定判定の場合はステップ６０２へ戻り、肯定判定の場合は、バスクロック周波数制御を終了する。
【００９４】
図１６は、第５の実施の形態に係る、複数のバス使用信号がアクティブ状態となった場合の、バスクロック周波数制御回路６０のよるバス１４のクロック周波数を変更するタイミングを示すタイミングチャートの一例である。
【００９５】
図１６に示されるように、バス使用信号送信部２４ａがバス使用信号ＵＳＥａをＨｉｇｈレベルにすることでアクティブ状態とし、バス使用信号送信部２４ｂがバス使用信号ＵＳＥｂをＬｏｗレベルのままとすることで非アクティブ状態とする場合には、バスクロック周波数制御回路６０はバス１４のクロック周波数を通常に比較して所定数上げるように制御する。その後、バス使用信号送信部２４ｂがバス使用信号ＵＳＥｂをＨｉｇｈレベルとすることでアクティブ状態とした場合には、バスクロック周波数制御回路６０はバス１４のクロック周波数を最大になるように制御する。そして、バス使用信号送信部２４ｂがバス使用信号ＵＳＥｂを非アクティブ状態とすると、バスクロック周波数制御回路６０はバス１４のクロック周波数を最大から、通常に比較して所定数上げたクロック周波数になるように制御する。
【００９６】
なお、ＬＳＩの備える情報処理回路は２つだけに限られず、１つでも３つ以上としても良く、バスクロック周波数制御回路が受信するバス使用信号ＵＳＥの数に対応したバスクロック周波数設定テーブル７０を用意し、データ転送の設定を行うとしても良い。
【００９７】
以上説明したように、リアルタイム性が高いものとして予め定められた第１の情報処理回路（ここでは、情報処理回路１２Ｆａ、１２Ｆｂ）に設けられた送信手段（ここでは、バス使用信号送信部２４ａ、２４ｂ）により、バスを使用することを示すバス使用信号が、バスを経由して行われるデータ転送の速度を制御する制御回路（ここでは、バスクロック周波数制御回路６０）に設けられた受信手段へ送信される。そして、受信手段（ここでは、受信部２５’’）によりバス使用信号が受信された場合に、制御回路に設けられた制御手段（ここでは、バスクロック周波数制御回路６０）により、バス使用信号が受信されていない場合に比較してバスを経由して行われるデータ転送の速度が速くされるので、複雑な構成を要することなく、リアルタイム性の高い情報処理回路によるバスを経由したデータ転送の制限を緩和することができる。また、バスを経由して行われるデータ転送の速度を必要に応じて速くするように制御するため、バスを経由して行われるデータ転送の速度を常に最大にする場合に比べ消費電力を低減させることができる。
【００９８】
なお、上記各実施の形態では、本発明をＬＳＩに適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、ＰＣ、デジタルスチールカメラ、デジタルビデオカメラ等の電子機器に適用する形態とすることもできる。この場合も上記各実施の形態と同様の効果を奏することができる。
【図面の簡単な説明】
【００９９】
【図１】第１の実施の形態に係るＬＳＩの構成を示したブロック図である。
【図２】第１の実施の形態に係るリアルタイム性の高い情報処理回路によって実行されるデータ転送処理の流れを示すフローチャートである。
【図３】第１の実施の形態に係るリアルタイム性の低い情報処理回路によって実行されるデータ転送処理の流れを示すフローチャートである。
【図４】第１の実施の形態に係るリアルタイム性の高い情報処理回路で行われるデータ転送のタイミングを示すタイミングチャートである。
【図５】第２の実施の形態に係るリアルタイム性の高い情報処理回路によって実行されるデータ転送処理の流れを示すフローチャートである。
【図６】第２の実施の形態に係るリアルタイム性の高い情報処理回路で行われるデータ転送のタイミングを示すタイミングチャートである。
【図７】第３の実施の形態に係るリアルタイム性の高い情報処理回路によって実行されるデータ転送処理の流れを示すフローチャートである。
【図８】第３の実施の形態に係るリアルタイム性の高い情報処理回路で行われるデータ転送のタイミングを示すタイミングチャートである。
【図９】第４の実施の形態に係るＬＳＩの構成を示したブロック図である。
【図１０】第４の実施の形態に係るデータ転送設定テーブルの模式図である。
【図１１】第４の実施の形態に係るリアルタイム性の低い情報処理回路によって実行されるデータ転送処理の流れを示すフローチャートである。
【図１２】第４の実施の形態に係るリアルタイム性の低い情報処理回路のバスのデータ転送の頻度の設定を変更するタイミングを示すタイミングチャートである。
【図１３】第５の実施の形態に係るＬＳＩの構成を示したブロック図である。
【図１４】第５の実施の形態に係るバスクロック周波数設定テーブルの模式図である。
【図１５】第５の実施の形態に係るバスクロック周波数制御回路によって実行されるバスクロック周波数制御の処理の流れを示すフローチャートである。
【図１６】第５の実施の形態に係るバスクロック周波数制御回路がバスクロック周波数を制御する場合のタイミングチャートである。
【図１７】ＬＳＩの構成を示したブロック図である。
【図１８】リアルタイム性の高い情報処理回路がデータ転送を行う場合のタイミングチャートである。
【符号の説明】
【０１００】
１０    ＬＳＩ
１２Ｆ    情報処理回路
１２Ｓ    情報処理回路
１４    バス
１８    メモリ
２２    バス調停回路
２４    バス使用信号送信部
２５    受信部
２６    バス使用設定部
６０    バスクロック周波数制御回路
【図１】
2009025890.tif 000003
【図２】
2009025890.tif 000004
【図３】
2009025890.tif 000005
【図４】
2009025890.tif 000006
【図５】
2009025890.tif 000007
【図６】
2009025890.tif 000008
【図７】
2009025890.tif 000009
【図８】
2009025890.tif 000010
【図９】
2009025890.tif 000011
【図１０】
2009025890.tif 000012
【図１１】
2009025890.tif 000013
【図１２】
2009025890.tif 000014
【図１３】
2009025890.tif 000015
【図１４】
2009025890.tif 000016
【図１５】
2009025890.tif 000017
【図１６】
2009025890.tif 000018
【図１７】
2009025890.tif 000019
【図１８】
2009025890.tif 000020