(57)【要約】【課題】撮像部と当該撮像部を駆動する駆動回路とをひとつの半導体チップに混載しつつ半導体チップのサイズの小型化を図る。【解決手段】半導体チップに形成された固体撮像装置１０は、画素１２が二次元配列された画素領域を有する撮像部１１と、画素領域に投影された投影像に基づいて撮像信号を生成するように撮像部１１を駆動する駆動回路２０と、撮像部１１により生成された画像信号と、駆動回路２０の内部信号（ＳＣＡＮＯＵＴ）とを、半導体チップの表面に配されている共通の電極１８を介して選択的に半導体チップの外部に出力する信号出力回路１７とを備える。【選択図】図２
2009005230.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップに形成された固体撮像装置であって、
複数の画素が二次元配列された画素領域を有する撮像部と、
前記画素領域に投影された投影像に基づいて撮像信号を生成するように前記撮像部を駆動する駆動回路と、
前記撮像部により生成された画像信号と前記駆動回路の内部信号とを、前記半導体チップの表面に配されている共通の電極を介して選択的に前記半導体チップの外部に出力する信号出力回路と
を備えることを特徴とする固体撮像装置。
【請求項２】
前記駆動回路の内部信号は、前記駆動回路が正常に機能しているか否かの判断材料となる信号であること
を特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記信号出力回路は、
入力信号を電力増幅し、前記電極を用いて外部出力するバッファ回路と、
前記画像信号と前記内部信号とのいずれかを前記入力信号として選択的に前記バッファ回路に入力する入力選択回路と
を備えることを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
前記バッファ回路は、
電源の正極と負極とを結ぶ経路に第１のＭＯＳトランジスタ、第２のＭＯＳトランジスタ及び負荷抵抗がこの順番で直列に配され、前記第２のＭＯＳトランジスタと前記負荷抵抗との接続点が前記電極に接続されている構成を有し、
前記入力選択回路は、
第１のモードでは前記第１のＭＯＳトランジスタをオン状態にしたまま前記第２のＭＯＳトランジスタのゲートに前記画像信号を入力し、第２のモードでは前記第２のＭＯＳトランジスタをオン状態にしたまま前記第１のＭＯＳトランジスタのゲートに前記内部信号を入力すること
を特徴とする請求項３に記載の固体撮像装置。
【請求項５】
前記信号出力回路は、前記駆動回路に含まれる論理回路の全部又は一部を対象にスキャンパステストが実施されたときに、スキャンパステストの対象となる論理回路に与えられたテスト信号に応答して当該論理回路から得られた応答信号を、前記駆動回路の内部信号として外部出力すること
を特徴とする請求項１に記載の固体撮像装置。
【請求項６】
前記信号出力回路は、前記撮像部が駆動されるときに前記駆動回路から前記撮像部に供給される駆動信号を、前記駆動回路の内部信号として外部出力すること
を特徴とする請求項１に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップに形成された固体撮像装置に関し、特に、半導体チップのサイズを小型化する技術に関する。
【背景技術】
【０００２】
一般に半導体チップでは、製造後出荷前に内蔵回路の機能検査が実施される。ＭＯＳ型の固体撮像装置では、撮像部と当該撮像部を駆動する駆動回路とがひとつの半導体チップに混載されており、いずれに故障箇所があるのかを特定するために撮像部と駆動回路とで別個に機能検査が実施されることが多い。
図１０は、従来技術に係る固体撮像装置の構成を示す図である。
【０００３】
固体撮像装置５０は、撮像部５１、駆動回路６０、信号出力回路５７及びスキャンパステスト回路６１を備えている。撮像部５１の機能検査は、撮像部５１により生成された画像信号をテスト装置で読み取ることにより行われる。このとき画像信号は半導体チップの表面に形成された電極５８から読み出される。また駆動回路６０の機能検査は、スキャンパステスト回路６１により生成された、駆動回路が正常に機能しているか否かの判断材料となる駆動回路の内部信号をテスト装置で読み取ることにより行われる（例えば、特許文献１参照）。このとき内部信号は半導体チップの表面に配された電極５９から読み出される。
【特許文献１】特開平9-61495号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述のように従来技術に係る固体撮像装置では、画像信号を出力するための電極と駆動回路の内部信号を出力するための電極とが別個に設けられている。そのため、半導体チップのサイズを小型化するうえでの制約になっている。
そこで、本発明は、撮像部と当該撮像部を駆動する駆動回路とをひとつの半導体チップに混載しつつ、半導体チップのサイズの小型化を図ることができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明に係る固体撮像装置は、半導体チップに形成された固体撮像装置であって、複数の画素が二次元配列された画素領域を有する撮像部と、前記画素領域に投影された投影像に基づいて撮像信号を生成するように前記撮像部を駆動する駆動回路と、前記撮像部により生成された画像信号と前記駆動回路の内部信号とを前記半導体チップの表面に配されている共通の電極を介して選択的に前記半導体チップの外部に出力する信号出力回路とを備える。
【発明の効果】
【０００６】
上記構成によれば、画像信号と駆動信号の内部信号とが共通の電極を介して出力される。したがって、画像信号と駆動信号の内部信号とが別々の電極を介して出力される場合に比べて、半導体チップのサイズの小型化を図ることができる。
また前記駆動回路の内部信号は、前記駆動回路が正常に機能しているか否かの判断材料となる信号であることとしてもよい。これにより駆動回路が正常に機能しているか否かを判断することができる。
【０００７】
また、前記信号出力回路は、入力信号を電力増幅し、前記電極を用いて外部出力するバッファ回路と、前記画像信号と前記内部信号とのいずれかを前記入力信号として選択的に前記バッファ回路に入力する入力選択回路とを備えることとしてもよい。
上記構成によれば、電極だけでなくバッファ回路も共通に設けられる。したがって、個別にバッファ回路を設ける場合に比べて半導体チップのサイズを小型化することができる。
【０００８】
また、前記バッファ回路は、電源の正極と負極とを結ぶ経路に第１のＭＯＳトランジスタ、第２のＭＯＳトランジスタ及び負荷抵抗がこの順番で直列に配され、前記第２のＭＯＳトランジスタと前記負荷抵抗との接続点が前記電極に接続されている構成を有し、前記入力選択回路は、第１のモードでは前記第１のＭＯＳトランジスタをオン状態にしたまま前記第２のＭＯＳトランジスタのゲートに前記画像信号を入力し、第２のモードでは前記第２のＭＯＳトランジスタをオン状態にしたまま前記第１のＭＯＳトランジスタのゲートに前記内部信号を入力することとしてもよい。
【０００９】
上記構成によれば、画像信号と駆動回路の内部信号とを、共通の電極及び共通のバッファ回路を用いて選択的に外部に出力することができる。
また、前記信号出力回路は、前記駆動回路に含まれる論理回路の全部又は一部を対象にスキャンパステストが実施されたときに、スキャンパステストの対象となる論理回路に与えられたテスト信号に応答して当該論理回路から得られた応答信号を、前記駆動回路の内部信号として外部出力することとしてもよい。
【００１０】
また、前記信号出力回路は、前記撮像部が駆動されるときに前記駆動回路から前記撮像部に供給される駆動信号を、前記駆動回路の内部信号として外部出力することとしてもよい。
応答信号や駆動信号を読み出すことにより駆動回路が正常に機能しているか否かを判断することができる。
【発明を実施するための最良の形態】
【００１１】
本発明を実施するための最良の形態を、図面を参照して詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係る固体撮像装置の外観を示す斜視図である。
固体撮像装置１０は、半導体チップに形成されている。画素領域１には複数の画素が二次元配列されている。半導体チップ表面の周縁領域には電極２が配列されている。
【００１２】
図２は、本発明の実施の形態１に係る固体撮像装置の構成を示す図である。
固体撮像装置１０は、撮像部１１、信号出力回路１７、駆動回路２０、スキャンパステスト回路２１及びモード制御回路２２を備える。
撮像部１１は、画素１２、負荷回路１３、行選択回路１４、信号処理回路１５、列選択回路１６を備えている。画素１２は、入射光の強度に応じた画素信号を生成する。負荷回路１３は、列毎に配された負荷抵抗からなる。行選択回路１４は、画素１２を行単位で動作させる回路である。信号処理回路１５は、画素１２により生成された画素信号に対してノイズ除去等の信号処理を施す回路である。列選択回路１６は、信号処理回路１５に画素信号を列毎に出力させる回路である。これらの回路により各画素の画素信号がシリアルに画像信号として出力される。
【００１３】
信号出力回路１７は、モード制御回路２２から供給された制御信号（ＭＯＤＥＳＥＬ）に基づいて、撮像部１１から出力された画像信号とスキャンパステスト回路２１から出力された応答信号（ＳＣＡＮＯＵＴ）とを、共通の電極１８を介して選択的に外部に出力する回路である。電極１８は、図１に示した電極２のいずれかに相当する。
駆動回路２０は、負荷回路１３、行選択回路１４、信号処理回路１５、列選択回路１６及び信号出力回路１７にそれぞれ駆動信号を供給する回路である。これらの駆動信号により、撮像部１１は、画素領域１に投影された投影像に基づいて画像信号を生成することができる。
【００１４】
スキャンパステスト回路２１は、駆動回路２０に含まれる論理回路の全部又は一部を対象としてスキャンパステストを実施するための回路である。具体的には、スキャンパステストの対象となる論理回路にテスト信号を与え、当該テスト信号に応答して論理回路から得られた応答信号（ＳＣＡＮＯＵＴ）を出力する。この応答信号は、駆動回路２０の内部信号であり、駆動回路２０が正常に機能しているか否かの判断材料となる。
【００１５】
モード制御回路２２は、信号出力回路１７、駆動回路２０及びスキャンパステスト回路２１にそれぞれ制御信号を供給する回路である。これらの制御信号により、画像テストとスキャンパステストとを選択的に実施することができる。
図３は、スキャンパステストの一例を示す図である。
この例では、スキャンパステストの対象となる論理回路は、フリップフロップＦＦ１、ＦＦ２、ＦＦ３及びＡＮＤ回路を含み、フリップフロップＦＦ１の出力とフリップフロップＦＦ２の出力の論理積を、フリップフロップＦＦ３を介して出力するような構成になっている。フリップフロップＦＦ１、ＦＦ２、ＦＦ３はいずれも、常用入力端子Ｄ、テスト用入力端子ＤＴを備えている。フリップフロップＦＦ１とフリップフロップＦＦ２とは、テスト用入力端子ＤＴを用いて縦続接続されており、制御信号ｎｔがハイレベルのとき（論理値「１」のとき）にシフトレジスタとして機能する。
【００１６】
以下にスキャンパステストの要領を示す。
まずフリップフロップＦＦ１、ＦＦ２の双方に、論理値「１」を保持させる。そのため制御信号ｎｔをハイレベルに設定しつつ、テスト信号としてのデータ列「１、１」をシフトインする。
次に、制御信号ｎｔをローレベルに設定して、ＡＮＤ回路の出力信号をフリップフロップＦＦ３にキャプチャさせる。
【００１７】
次に、制御信号ｎｔをハイレベルに設定しつつ、応答信号としてのデータ列をシフトアウトさせ、シフトアウトされたデータ列を観測する。
スキャンパステストの対象となる論理回路が正常に機能していれば、シフトアウトされたデータの論理値が「１」になる。しかし０縮退故障が生じていれば、シフトアウトされたデータの論理値が「０」になる。このように実際に観測されたデータと正常な場合に観測されるデータ（期待値）とを比較することにより、故障箇所及び故障モードを推測することができる。
【００１８】
図４は、本発明の実施の形態１に係る信号出力回路１７の詳細な構成を示す図である。
信号出力回路１７は、入力選択回路３１とバッファ回路３２とを含む。
入力選択回路３１は、撮像部１１から出力された画像信号とスキャンパステスト回路２１から出力された応答信号（ＳＣＡＮＯＵＴ）とのいずれかを選択的にバッファ回路３２に入力する。
【００１９】
バッファ回路３２は、電源の正極（ＶＤＤ）と負極（グラウンド）とを結ぶ経路にＭＯＳトランジスタＴＲ１、ＴＲ２、ＴＲ３がこの順に直列に配され、ＴＲ２とＴＲ３との接続点が電極１８に接続されている構成を有している。ＭＯＳトランジスタＴＲ３のゲートには、ＭＯＳトランジスタＴＲ３を負荷抵抗として機能させるためにバイアス電圧が供給されている。
【００２０】
図５は、画像テスト期間及びスキャンパステスト期間に信号出力回路１７に供給される駆動信号及び信号出力回路１７から出力される出力信号を示す図である。また図６は、図５に示された領域Ａの拡大図であり、図７は、図５に示された領域Ｂの拡大図である。
画像テスト期間には、制御信号（ＭＯＤＥＳＥＬ）はハイレベルになり（図５参照）、リセット信号（ＳＩＧＲＳ）は画像信号のリセット期間にハイレベルとなり、画像信号の読み出し期間にローレベルとなる（図６参照）。
【００２１】
このように制御信号（ＭＯＤＥＳＥＬ）がハイレベルであるため、ＮＯＲ回路の出力信号は、応答信号（ＳＣＡＮＯＵＴ）の信号レベルにかかわらずローレベルになる。ＮＯＲ回路の出力信号はレベルシフト回路ＬＳを介してＭＯＳトランジスタＴＲ１のゲートに供給される。その結果、画像テスト期間にはＰ型のＭＯＳトランジスタＴＲ１は、オン状態のままとなる。
【００２２】
また、画像信号は反転増幅回路ＡＭＰにより反転増幅されてＭＯＳトランジスタＴＲ２のゲートに供給される。画像信号のリセット期間には、ＭＯＳトランジスタＴＲ４がオン状態となり、画像信号の信号レベルとしてリセットレベルがＭＯＳトランジスタＴＲ２のゲートに供給される。画像信号の読み出し期間には、ＭＯＳトランジスタＴＲ４がオフ状態となり、画像信号の信号レベルとして反転増幅されたレベルがＭＯＳトランジスタＴＲ２のゲートに供給される（図６参照）。
【００２３】
このように画像テスト期間には、ＭＯＳトランジスタＴＲ１はオン状態のまま、ＭＯＳトランジスタＴＲ２のゲートに反転増幅された画像信号が供給される。そのため信号出力回路１７は、画像信号を電圧増幅及び電力増幅して外部出力することができる（図５、６参照）。
一方、スキャンパステスト期間には、制御信号（ＭＯＤＥＳＥＬ）はローレベルになり（図５参照）、リセット信号（ＳＩＧＲＳ）はハイレベルになる（図５参照）。
【００２４】
このように制御信号（ＭＯＤＥＳＥＬ）がローレベルであるため、ＮＯＲ回路の出力信号は、応答信号（ＳＣＡＮＯＵＴ）の反転信号を出力する。この反転信号はレベルシフト回路ＬＳを介してＭＯＳトランジスタＴＲ１のゲートに供給される。その結果、Ｐ型のＭＯＳトランジスタＴＲ１は、応答信号（ＳＣＡＮＯＵＴ）がハイレベルのときにオン状態となり、応答信号（ＳＣＡＮＯＵＴ）がローレベルのときにオフ状態となる。
【００２５】
またスキャンパステスト期間では、リセット信号（ＳＩＧＲＳ）がハイレベルであるため、ＭＯＳトランジスタＴＲ４がオン状態となる。そのため画像信号の信号レベルにかかわらずＭＯＳトランジスタＴＲ２のゲートにはリセットレベルが供給される。
このようにスキャンパステスト期間には、ＭＯＳトランジスタＴＲ２はオン状態のまま、ＭＯＳトランジスタＴＲ１に応答信号（ＳＣＡＮＯＵＴ）の反転信号が供給される。そのため信号出力回路１７は、応答信号（ＳＣＡＮＯＵＴ）を電力増幅して外部出力することができる（図５、７参照）。
【００２６】
図８は、機能検査における信号処理を説明するための図である。
固体撮像装置１０の機能検査は、テスト装置を用いて実施される。テスト装置は、電極１８にプローブを当接させることにより、撮像部１１により生成された撮像信号及び駆動回路２０の内部信号である応答信号を読み出すことができる。
読み出された撮像信号は、テスト装置において画像テストに用いられる。また読み出された応答信号（ＳＣＡＮＯＵＴ）は、テスト装置においてスキャンパステストに用いられる。本発明の実施の形態１に係るスキャンパステストでは、応答信号は画像（図８の出力画像）として扱われる。テスト装置は、駆動回路２０が正常に機能していれば得られる期待値画像を予め記憶しており、記憶されている期待値画像と実際に読み出された出力画像とを画素毎に比較する。駆動回路２０が正常に機能していれば比較結果は全ての画素において一致することになり、駆動回路２０が正常に機能していなければ比較結果はいずれかの画素において不一致となる。テスト装置は、上記の原理を用いて、駆動回路２０が正常に機能しているか否かを判断することができるとともに、不一致箇所を解析することにより駆動回路２０の故障箇所及び故障モードを特定することができる。
【００２７】
以上説明したように、固体撮像装置１０では、画像信号と応答信号とが共通の電極１８を介して出力される。したがって、画像信号と応答信号とが別々の電極を介して出力される場合に比べて、半導体チップのサイズの小型化を図ることができる。また、画像信号と応答信号とが共通の電極１８を介して出力されるので、画像信号の出力後に応答信号を引き続き出力することができる（図５参照）。そのためテスト装置に画像信号及び応答信号を取得させる時間を短縮することができ、結果的にテスト期間を短縮することができる。
（実施の形態２）
実施の形態２では、駆動回路２０により生成された駆動信号を駆動回路２０の内部信号として出力する。
【００２８】
図９は、本発明の実施の形態２に係る固体撮像装置の構成を示す図である。
実施の形態２に係る固体撮像装置１０は、スキャンパステスト回路２１に代えて、パルスモニタ回路４１を備える。これ以外の構成は、実施の形態１と同様である。
パルスモニタ回路４１は、駆動回路２０により生成された駆動信号のうち、任意に選択された駆動信号（ＭＯＮＩＯＵＴ）を出力する回路である。
【００２９】
この構成により、実施の形態２に係る固体撮像装置１０は、駆動回路２０により生成された駆動信号を外部出力することができる。外部出力された駆動信号は、実施の形態１と同様にテスト装置において画像として扱われる。テスト装置は、駆動回路２０が正常に機能していれば得られる期待値画像を予め記憶しておき、記憶されている期待値画像と実際に出力された出力画像とを画素毎に比較することにより、駆動回路２０が正常に機能しているか否かを判断することができる。
【産業上の利用可能性】
【００３０】
本発明は、例えば、デジタルカメラ等に利用することができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施の形態１に係る固体撮像装置の外観を示す斜視図である。
【図２】本発明の実施の形態１に係る固体撮像装置の構成を示す図である。
【図３】スキャンパステストの一例を示す図である。
【図４】本発明の実施の形態１に係る信号出力回路１７の詳細な構成を示す図である。
【図５】画像テスト期間及びスキャンパステスト期間に信号出力回路１７に供給される駆動信号及び信号出力回路１７から出力される出力信号を示す図である。
【図６】図５に示された領域Ａの拡大図である。
【図７】図５に示された領域Ｂの拡大図である。
【図８】機能検査における信号処理を説明するための図である。
【図９】本発明の実施の形態２に係る固体撮像装置の構成を示す図である。
【図１０】従来技術に係る固体撮像装置の構成を示す図である。
【符号の説明】
【００３２】
１    画素領域
２    電極
１０、５０    固体撮像装置
１１、５１    撮像部
１２、５２    画素
１３、５３    負荷回路
１４、５４    行選択回路
１５、５５    信号処理回路
１６、５６    列選択回路
１７、５７    信号出力回路
１８、５８、５９    電極
２０、６０    駆動回路
２１、６１    スキャンパステスト回路
２２    モード制御回路
３１    入力選択回路
３２    バッファ回路
４１    パルスモニタ回路
【図１】
2009005230.tif 000003
【図２】
2009005230.tif 000004
【図３】
2009005230.tif 000005
【図４】
2009005230.tif 000006
【図５】
2009005230.tif 000007
【図６】
2009005230.tif 000008
【図７】
2009005230.tif 000009
【図８】
2009005230.tif 000010
【図９】
2009005230.tif 000011
【図１０】
2009005230.tif 000012