(57)【要約】【課題】本発明は、チップインダクタの分布容量を大きくしてインダクタンスとコンデンサの機能を持たせたＬＣ複合素子を提供することを目的とするものである。【解決手段】本発明のＬＣ複合素子は、両端に鍔部２１を有する柱状のＬＣ複合素子本体２２と、このＬＣ複合素子本体２２の鍔部２１間に巻回した巻線２３と、この巻線２３から引き出された引き出し線２４と接続され、かつ前記鍔部２１に形成した電極部２５とを備え、前記ＬＣ複合素子本体２２を誘電材料により構成するとともに、このＬＣ複合素子本体２２の表面に前記両端の電極部２５にそれぞれ接続されるように導体層２８を形成し、かつこの導体層２８は前記ＬＣ複合素子本体２２の略中央に間隔２９をあけて設けたものである。【選択図】図１
2009111315.tif 000002
【特許請求の範囲】
【請求項１】
両端に鍔部を有する柱状のＬＣ複合素子本体と、このＬＣ複合素子本体の鍔部間に巻回した巻線と、この巻線から引き出された引き出し線と接続され、かつ前記鍔部に形成した電極部とを備え、前記ＬＣ複合素子本体を誘電材料により構成するとともに、このＬＣ複合素子本体の表面に前記両端の電極部にそれぞれ接続されるように導体層を形成し、かつこの導体層は前記ＬＣ複合素子本体の略中央に間隔をあけて設けたＬＣ複合素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電子機器のトラップ回路に使用されるＬＣ複合素子に関するものである。
【背景技術】
【０００２】
一般に、電子機器においては、信号系ノイズ障害による機器の誤動作や性能劣化を防止するためにさまざまなノイズ対策が行われている。この種の信号系ノイズ対策に用いる部品の一つとしてチップインダクタが知られており、以下、このチップインダクタについて図面を参照しながら説明する。
【０００３】
図５は従来のチップインダクタの保護部を透過した側面図、図６は図５のＡ−Ａ線断面図である。
【０００４】
従来のチップインダクタは、図５、図６に示すように、両端に鍔部１を有する柱状のチップインダクタ本体２と、このチップインダクタ本体２の鍔部１間に巻回した巻線３と、この巻線３から引き出された引き出し線４と接続され、かつ前記鍔部１に形成した電極部５と、前記巻線３の上部を絶縁性樹脂で絶縁被覆してなる保護部６とを備えてチップインダクタ７を構成していた。
【０００５】
上記した従来のチップインダクタ７は、図７の等価回路図に示すように、等価的にはインダクタンス８と電極部５間の分布容量９とが並列に接続されたものとなるが、この場合、コイルのＱ特性を向上させるために分布容量９を極めて小さな値としているため、図８の減衰量周波数特性を示した特性曲線図からも明らかなように、従来のチップインダクタの特性曲線１０は、インダクタンス８と分布容量９とのＬＣ自己共振周波数１１が非常に高い周波数（本従来例においては４０００ＭＨｚ）となるものであった。
【０００６】
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。
【特許文献１】特開２００３−６８５３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記した従来のチップインダクタの構成では、ＬＣ自己共振周波数１１が非常に高い周波数となるため、ノイズの周波数がＬＣ自己共振周波数１１より低い周波数の場合（本従来例では４０００ＭＨｚ以下）は、チップインダクタ７の巻き数調整によるインダクタンス値の調整では対応できなくなる場合がある。これを解消するためには、チップインダクタ７にコンデンサ部品（図示せず）を並列に接続してＬＣ並列共振周波数をノイズの周波数に対応させる必要があるが、このようにした場合は、部品点数が増えるとともにその実装面積も増大してセットの小型化を阻害するという課題を有するものであった。
【０００８】
本発明は上記従来の課題を解決するもので、チップインダクタの分布容量を大きくしてインダクタンスとコンデンサの機能を持たせたＬＣ複合素子を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明は以下の構成を有するものである。
【００１０】
本発明の請求項１に記載の発明は、両端に鍔部を有する柱状のＬＣ複合素子本体と、このＬＣ複合素子本体の鍔部間に巻回した巻線と、この巻線から引き出された引き出し線と接続され、かつ前記鍔部に形成した電極部とを備え、前記ＬＣ複合素子本体を誘電材料により構成するとともに、このＬＣ複合素子本体の表面に前記両端の電極部にそれぞれ接続されるように導体層を形成し、かつこの導体層は前記ＬＣ複合素子本体の略中央に間隔をあけて設けたもので、この構成によれば、ＬＣ複合素子本体を誘電材料により構成しているため、この誘電材料により前記電極部間の分布容量を大きくすることができ、さらに、前記ＬＣ複合素子本体の表面に前記両端の電極部にそれぞれ接続されるように導体層を形成しているため、この導体層にも静電容量が生じて前記電極部間の分布容量をより大きくすることができ、この場合、特に、前記導体層はＬＣ複合素子本体の略中央に間隔をあけて設けているため、一方の導体層と他方の導体層はそれぞれの面積が略同等となって、そこに発生する静電容量を効率よく大きくすることができ、これにより、前記電極部間の分布容量を大きくすることができるという作用効果を有するものである。
【発明の効果】
【００１１】
以上のように本発明のＬＣ複合素子は、両端に鍔部を有する柱状のＬＣ複合素子本体と、このＬＣ複合素子本体の鍔部間に巻回した巻線と、この巻線から引き出された引き出し線と接続され、かつ前記鍔部に形成した電極部とを備え、前記ＬＣ複合素子本体を誘電材料により構成するとともに、このＬＣ複合素子本体の表面に前記両端の電極部にそれぞれ接続されるように導体層を形成し、かつこの導体層は前記ＬＣ複合素子本体の略中央に間隔をあけて設けているため、電極部間の分布容量を大きくすることができ、これにより、巻線のインダクタンスと電極部間の分布容量のＬＣ自己共振周波数を従来のチップインダクタに比べて低い周波数に設定させることが可能となるため、コンデンサ部品などの部品点数を増やすことなくノイズを減衰させることができるという優れた効果を奏するものである。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の一実施の形態におけるＬＣ複合素子について、図面を参照しながら説明する。
【００１３】
図１は本発明の一実施の形態におけるＬＣ複合素子の保護部を透過した側面図、図２は図１のＢ−Ｂ線断面図である。
【００１４】
図１、図２に示すように、本発明の一実施の形態におけるＬＣ複合素子は、両端に鍔部２１を有する柱状のＬＣ複合素子本体２２と、このＬＣ複合素子本体２２の鍔部２１間に絶縁被覆導線を巻回して構成した巻線２３と、この巻線２３から引き出された引き出し線２４と熱圧着により接続され、かつ前記鍔部２１に形成した電極部２５と、前記巻線２３の上部をエポキシ樹脂などの絶縁性樹脂で絶縁被覆してなる保護部２６とを備えてＬＣ複合素子２７を構成しているものである。
【００１５】
また、前記ＬＣ複合素子本体２２は比誘電率が３４０の誘電材料により構成しており、そして、このＬＣ複合素子本体２２の表面には前記両端の電極部２５のそれぞれに接続されるようにめっきで銅を被覆形成した導体層２８を形成し、かつこの導体層２８は、前記ＬＣ複合素子本体２２の略中央付近に位置する導体層２８をレーザーで切り取ってＬＣ複合素子本体２２の略中央に間隔２９をあけて設けるようにしているものである。
【００１６】
次に、上記のように構成されたＬＣ複合素子２７の特性について説明する。この場合、ＬＣ複合素子２７の寸法と巻線２３の巻回数は従来例で示したチップインダクタ７と同じにしているもので、すなわち、前記ＬＣ複合素子２７は長さ寸法を１．０ｍｍ、縦と横寸法を０．５ｍｍ×０．５ｍｍ、前記鍔部２１の厚み寸法を０．１５ｍｍ、前記鍔部２１間の寸法を０．７ｍｍとし、さらに前記巻線２３の巻回数を４ターンにしているものである。さらにまた、それぞれの導体層２８は長さ寸法３０を０．１５ｍｍにしているものである。また、本発明の一実施の形態におけるＬＣ複合素子は、図３の等価回路図に示すように、インダクタンス３１と電極部２５間の分布容量３２とが並列に接続されたＬＣ並列共振回路を構成しているもので、図４の本発明の一実施の形態におけるＬＣ複合素子と従来のチップインダクタの減衰量周波数特性の比較を示した特性曲線図からも明らかなように、本発明のＬＣ複合素子２７の特性曲線３３は、ＬＣ自己共振周波数３４が６００ＭＨｚとなり、従来のチップインダクタ７のＬＣ自己共振周波数１１の４０００ＭＨｚに比べて低い周波数になっているものである。
【００１７】
上記したように本発明の一実施の形態においては、ＬＣ複合素子本体２２を誘電材料により構成しているため、この誘電材料により前記電極部２５間の分布容量３２を大きくすることができ、さらに、前記ＬＣ複合素子本体２２の表面には前記両端の電極部２５にそれぞれ接続されるように導体層２８を形成しているため、この導体層２８にも静電容量が生じて前記電極部２５間の分布容量３２をより大きくすることができ、この場合、特に、前記導体層２８はＬＣ複合素子本体２２の略中央に間隔２９をあけて設けているため、一方の導体層２８と他方の導体層２８はそれぞれの面積が略同等となって、そこに発生する静電容量を効率よく大きくすることができ、これにより、前記電極部２５間の分布容量３２をより大きくすることができる。そして、これにより、巻線のインダクタンス３１と電極部２５間の分布容量３２のＬＣ自己共振周波数３４を従来のチップインダタク７に比べて低い周波数に設定させることが可能となるため、コンデンサ部品などの部品点数を増やすことなくノイズを減衰させることができるものである。
【産業上の利用可能性】
【００１８】
本発明に係るＬＣ複合素子は、導体層間に発生した静電容量を合成した分布容量を大きくして、ＬＣ自己共振周波数を低い周波数に設定させることが可能となるため、コンデンサ部品などの部品点数を増やすことなく、ノイズを減衰させることができるという効果を有するものであり、特に、各種電子機器のトラップ回路に適用して有用となるものである。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施の形態におけるＬＣ複合素子の保護部を透過した側面図
【図２】図１のＢ−Ｂ線断面図
【図３】同ＬＣ複合素子の等価回路図
【図４】同ＬＣ複合素子と従来のチップインダクタの減衰量周波数特性の比較を示した特性曲線図
【図５】従来のチップインダクタの保護部を透過した側面図
【図６】図５はＡ−Ａ線断面図
【図７】同チップインダクタの等価回路図
【図８】同チップインダクタの減衰量周波数特性を示した特性曲線図
【符号の説明】
【００２０】
２１  鍔部
２２  ＬＣ複合素子本体
２３  巻線
２４  引き出し線
２５  電極部
２８  導体層
２９  間隔
【図１】
2009111315.tif 000003
【図２】
2009111315.tif 000004
【図３】
2009111315.tif 000005
【図４】
2009111315.tif 000006
【図５】
2009111315.tif 000007
【図６】
2009111315.tif 000008
【図７】
2009111315.tif 000009
【図８】
2009111315.tif 000010