(57)【要約】【課題】ＦＦＳ液晶パネルにおいても、開口率を犠牲にすることなく、容量結合駆動とし、液晶層にかかる電圧を増加できるようにする。【解決手段】互いに一定の距離を挟んで対向配置される第１及び第２の基板と、第１及び第２の基板間に封止された液晶層と、第１の基板上に層違いに形成される画素電極及び対向電極と、画素電極と前記対向電極との間に電界を発生させ、液晶層の配列方向を可変制御するゲート電極配線とを有する液晶パネルに、以下の構造を適用する。すなわち、各段の画素列を駆動するゲート電極配線に、その各次段の画素列の画素電極と電気的に接続された半導体配線層との間でカップリング容量を構成するカップリング構造を追加する。【選択図】図７
2009098256.tif 000002
【特許請求の範囲】
【請求項１】
互いに一定の距離を挟んで対向配置される第１及び第２の基板と、
前記第１及び第２の基板間に封止された液晶層と、
前記第１の基板上に層違いに形成される画素電極及び対向電極と、
前記画素電極と前記対向電極との間に電界を発生させ、前記液晶層の配列方向を可変制御するゲート電極配線とを有する液晶パネルにおいて、
各段の画素列を駆動するゲート電極配線が、その各次段の画素列の画素電極と電気的に接続された半導体配線層との間でカップリング容量を構成するカップリング構造を有する
ことを特徴とする液晶パネル。
【請求項２】
請求項１に記載の液晶パネルにおいて、
前記カップリング構造は、各段の画素列に対応するゲート電極配線から信号線に沿って次段方向に延びる配線パターンである
ことを特徴とする液晶パネル。
【請求項３】
請求項１又は２に記載の液晶パネルにおいて、
前記配線パターンは、前記半導体配線層と対向するように形成される
ことを特徴とする液晶パネル。
【請求項４】
請求項１〜３のうちいずれか１つに記載の液晶パネルにおいて、
前記半導体配線層は、薄膜トランジスタの半導体層と一体に形成される
ことを特徴とする液晶パネル。
【請求項５】
互いに一定の距離を挟んで対向配置される第１及び第２の基板と、
前記第１及び第２の基板間に封止された液晶層と、
前記第１の基板上に層違いに形成される画素電極及び対向電極と、
前記画素電極と前記対向電極との間に電界を発生させ、前記液晶層の配列方向を可変制御するゲート電極配線とを有する液晶パネルにおいて、
各段の画素列を駆動するゲート電極配線が、その各前段の画素列の画素電極と電気的に接続された半導体配線層との間でカップリング容量を構成するカップリング構造を有する
ことを特徴とする液晶パネル。
【請求項６】
請求項５に記載の液晶パネルにおいて、
前記カップリング構造は、各段の画素列に対応するゲート電極配線から信号線に沿って前段方向に延びる配線パターンである
ことを特徴とする液晶パネル。
【請求項７】
請求項５又は６に記載の液晶パネルにおいて、
前記配線パターンは、前記半導体配線層と対向するように形成される
ことを特徴とする液晶パネル。
【請求項８】
請求項５〜７のうちいずれか１つに記載の液晶パネルにおいて、
前記半導体配線層は、薄膜トランジスタの半導体層と一体に形成される
ことを特徴とする液晶パネル。
【請求項９】
互いに一定の距離を挟んで対向配置される第１及び第２の基板と、前記第１及び第２の基板間に封止された液晶層と、前記第１の基板上に層違いに形成される画素電極及び対向電極と、前記画素電極と前記対向電極との間に電界を発生させ、前記液晶層の配列方向を可変制御するゲート電極配線とを有する液晶パネルであって、各段の画素列を駆動するゲート電極配線が、その各次段の画素列の画素電極と電気的に接続された半導体配線層との間でカップリング容量を構成するカップリング構造を有する液晶パネルと、
当該液晶パネルを駆動する駆動回路と、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力を受け付ける操作入力部と
を有することを特徴とする電子機器。
【請求項１０】
互いに一定の距離を挟んで対向配置される第１及び第２の基板と、前記第１及び第２の基板間に封止された液晶層と、前記第１の基板上に層違いに形成される画素電極及び対向電極と、前記画素電極と前記対向電極との間に電界を発生させ、前記液晶層の配列方向を可変制御するゲート電極配線とを有する液晶パネルであって、各段の画素列を駆動するゲート電極配線が、その各前段の画素列の画素電極と電気的に接続された半導体配線層との間でカップリング容量を構成するカップリング構造を有する液晶パネルと、
当該液晶パネルを駆動する駆動回路と、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力を受け付ける操作入力部と
を有することを特徴とする電子機器。
【請求項１１】
互いに一定の距離を挟んで対向配置される第１及び第２の基板と、前記第１及び第２の基板間に封止された液晶層と、前記第１の基板上に層違いに形成される画素電極及び対向電極と、前記画素電極と前記対向電極との間に電界を発生させ、前記液晶層の配列方向を可変制御するゲート電極配線とを有する液晶パネルの駆動方法において、
前記画素電極をゲート電極配線とのカップリングにより変調駆動する
ことを特徴とする液晶パネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この明細書で説明する発明は、画素電極と対面電極との間に発生される電界により液晶層の配列方向を可変制御する液晶パネルに関する。なお、この明細書で提案する発明は、当該液晶パネルを搭載した電子機器やその駆動方法としての側面を有する。
【背景技術】
【０００２】
現在、液晶パネルのパネル構造には、パネル面に対して垂直方向に電界を発生する縦電界表示型に加え、様々なパネル構造が提案されている。例えばパネル面に対して水平方向に電界を発生する横電界表示型のパネル構造が提案されている。
【０００３】
この横電界表示型の液晶パネルでは、液晶分子が横方向に一斉に回転し、縦電界表示型の液晶パネルのように液晶分子が斜めに立ち上がることがないため、光学特性（コントラスト、輝度、色調）の変化が少ないという特性がある。すなわち、縦電界表示型の液晶パネルよりも視野角が大きい特徴がある。
【０００４】
図１に、ＩＰＳ（In-Plane Switching）液晶パネルの断面構造例を示す。液晶パネル１は、２枚のガラス基板３及び５と、これらによって挟み込まれるように封入された液晶層７とで構成される。各基板のうち外側表面には偏光板９が配置され、内側表面には配向膜１１が配置される。
【０００５】
なお、一方の基板（図１の場合は、ガラス基板５）の内側表面には、透明導電膜で形成された画素電極１３と対向電極１５とが対向するように形成されている。外部電圧の印加時には、この２つの電極間に電界が発生する。図中では、電界を破線状の太線で示す。
【０００６】
ところが、視野角の広いパネル構造である横電界表示型の液晶パネルにも問題がある。それは、電界が発生される範囲が画素電極１３と対向電極１５の間に限られ、電極上部の液晶を動かすことができないことである。
【０００７】
そこで、ＦＦＳ（Fringe Field Switching）液晶パネルと呼ばれるパネル構造が提案されている。図２及び図３に、ＦＦＳ型液晶パネルの断面構造例を示す。なお、図２及び図３には、図１との対応部分に同一符号を付して示している。
【０００８】
液晶パネル２１（図２）及び３１（図３）の基本的な構成部品は、図１に示す液晶パネル１と同じであるが、画素電極１３と対向電極１５が異なる層（段違い）に形成される点で液晶パネル１と異なっている。なお、図２に示す液晶パネル２１では、櫛歯状に形成される画素電極１３の下層全面を覆うように対向電極１５が形成されている例である。
【０００９】
一方、図３に示す液晶パネル３１では、櫛歯状に形成される画素電極１３の下層に、同じく櫛歯状に形成される対向電極１５が上層の画素電極１３と重なり合わないように形成されている例である。
【００１０】
いずれのパネル構造の場合にも、外部電圧の印加時には、この２つの電極間に放物線状の電界が発生し、電極上部の液晶も動かすことができる。図中では、電界を破線状の太線で示す。
【００１１】
なお、ＦＦＳ液晶パネルでは、電界の強度を上げるため、一般的に画素電極１３と対向電極１５の間に比誘電率の高い材料を使用する。従って、画素電極１３と対向電極１５とが対向する部分に大きな容量が形成される。
【００１２】
ＦＦＳ液晶パネルは、この容量を保持容量として利用する。このため、ＦＦＳ液晶パネルの場合、画素内に保持容量のためだけの特別な配線パターンを配置する必要がなく、開口率を上げることができる。
【特許文献１】特開平１０−１２３４８２号公報
【特許文献２】特開平１１−２０２３５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
現在、ＦＦＳ液晶パネルでは、対向電極１５を交流電源とした１Ｈ反転駆動する方式が採用されている。一方、この駆動方式は信号振幅が大きくなり、消費電力が大きくなる。
そこで、信号振幅が小さく済む、画素電位をカップリングで変調する駆動（以下、「容量結合駆動方式」と呼ぶ。）の採用が求められる。
【００１４】
しかし、ＦＦＳ液晶パネルに容量結合駆動方式を適用することは、以下の理由により実現が困難であった。
容量結合駆動方式を採用する場合、画素電位のカップリング変調が必要となる。ところが、画素電極１３と対向電極１５との間に形成される保持容量は非常に大きくなるため、カップリング容量を大きく取る必要がある。
【００１５】
ところで、カップリング変調技術には、特許文献１に開示する手法が存在する。すなわち、水平方向（画素の短辺方向）に延びるゲート電極配線上で画素電極１３の一部とカップリングする方法が提案されている。
【００１６】
しかし、特許文献１に開示された方法に効果が認められるのは、ＩＰＳ液晶パネルのように画素電極１３と対向電極１５間に形成される保持容量が小さい場合に限られており、ＦＦＳ液晶パネルのように保持容量Ｃｓが大きい場合にはカップリング変調を行うことができなかった。
【００１７】
その理由は、ＦＦＳ液晶パネルのように保持容量が大きい場合には、この保持容量を駆動できるだけの大きなカップリング容量を画素内に生成できなかったためである。
【課題を解決するための手段】
【００１８】
そこで、発明者らは、互いに一定の距離を挟んで対向配置される第１及び第２の基板と、第１及び第２の基板間に封止された液晶層と、第１の基板上に層違いに形成される画素電極及び対向電極と、画素電極と前記対向電極との間に電界を発生させ、液晶層の配列方向を可変制御するゲート電極配線とを有する液晶パネルとして、各段の画素列を駆動するゲート電極配線が、その各次段の画素列の画素電極と電気的に接続された半導体配線層との間でカップリング容量を構成するカップリング構造を有するものを提案する。
【００１９】
ここで、各段の画素列に対応するゲート電極配線から信号線に沿って次段方向に延びる配線パターンであることが望ましい。
さらに、配線パターンは、半導体配線層と対向するように形成されることが望ましい。さらにまた、ここでの半導体配線層は、薄膜トランジスタの半導体層と一体に形成されることが望ましい。
【００２０】
また、発明者らは、互いに一定の距離を挟んで対向配置される第１及び第２の基板と、第１及び第２の基板間に封止された液晶層と、第１の基板上に層違いに形成される画素電極及び対向電極と、画素電極と前記対向電極との間に電界を発生させ、液晶層の配列方向を可変制御するゲート電極配線とを有する液晶パネルとして、各段の画素列を駆動するゲート電極配線が、その各前段の画素列の画素電極と電気的に接続された半導体配線層との間でカップリング容量を構成するカップリング構造を有するものを提案する。
【００２１】
ここで、カップリング構造は、各段の画素列に対応するゲート電極配線から信号線に沿って前段方向に延びる配線パターンであることが望ましい。
さらに、配線パターンは、半導体配線層と対向するように形成されることが望ましい。さらにまた、ここでの半導体配線層は、薄膜トランジスタの半導体層と一体に形成されることが望ましい。
【発明の効果】
【００２２】
発明者らの提案する発明の場合、画素領域内の保持容量に対して十分大きなカップリング容量を形成することができる。このため、高開口率を保ちながら、容量結合駆動が可能な液晶パネルを実現できる。
【発明を実施するための最良の形態】
【００２３】
以下、発明を、アクティブマトリクス駆動型のＦＦＳ液晶パネルに適用する場合について説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
【００２４】
（Ａ）形態例１
（Ａ−１）パネル構造
図４に、形態例１に係るＦＦＳ液晶パネル４１の平面構成を示す。なお図４は、画素配線や周辺回路が形成される下部ガラス基板４３を上方から見た状態を概念的に表している。
【００２５】
下部ガラス基板４３の表面には、画素アレイ部４５と、その駆動回路である信号線ドライバ４７、ゲート線ドライバ４９、タイミングコントローラ５１が配置される。なお、信号線ドライバ４７、ゲート線ドライバ４９、タイミングコントローラ５１は、画素アレイ部４５の周辺に配置される。
【００２６】
画素アレイ部４５には、信号線ＤＬとゲート線ＷＬの各交点に画素５３が表示解像度に従って配置されている。各画素５３の発光輝度は、透過光量の可変制御により実現する。
カラー表示は、下部ガラス基板４３と共に液晶層を挟むように配置される上部ガラス基板（不図示）に形成されるカラーフィルタにより実現される。カラーフィルタは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３原色である。
【００２７】
これら３色により表示上の１画素が形成される。従って、画素アレイ部４５には、表示上の画素数の３倍の数だけ画素５３が形成される。
各画素５３の駆動には、アクティブマトリクス駆動方式が使用される。
【００２８】
従って、画素５３には、信号電位書き込み用のスイッチングトランジスタと信号電位を次の書き込み期間まで保持する保持容量Ｃｓとが形成される。なお、保持容量Ｃｓは、前述したように画素電極１３と対向電極１５との間に形成される。
【００２９】
スイッチングトランジスタは、半導体プロセスにより形成される薄膜トランジスタである。例えばポリシリコンプロセスやアモルファスプロセスで形成される。この形態例の場合、薄膜トランジスタはポリシリコンプロセスにて形成する。
また、画素５３の保持容量Ｃｓは、画素電極と対向電極との間に寄生する容量として形成される。各画素５３に対応する信号電圧は、この保持容量Ｃｓに１水平走査期間の間保持される。
【００３０】
図５に、画素５３の画素内部の配線構造を示す。なお、図５は図２に対応する配線構造の平面図である。従って、図５の画素電極と対向電極には図２と同一の符号を付して表している。
【００３１】
図５に示すように画素５３には、信号線ＤＬとゲート線ＷＬとで囲まれた画素領域に櫛歯状の画素電極１３が形成され、その下層には画素領域の全体を覆って対向電極１５が形成される。
【００３２】
前述した保持容量Ｃｓは、画素電極１３と対向電極１５との対向部分に形成される。
また、スイッチングトランジスタ５５のチャネル層を形成する半導体層の一端（主電極）は信号線ＤＬに接続され、他端（主電極）は画素電極１３の一部と電気的に接続される。なお、スイッチングトランジスタ５５のゲート電極（制御端子）は各段に対応するゲート線ＷＬに接続される。
【００３３】
信号線ドライバ４７は、各信号線ＤＬに対応する信号電位Ｖsig を印加する駆動回路である。信号線ドライバ４７は、水平方向に配列された画素数分の段数を有するシフトレジスタと、個々の信号線ＤＬに対応するレジスタ段から出力される画素データをアナログ信号（信号電位Ｖsig ）に変換するディジタル・アナログ変換回路とで構成される。
【００３４】
ゲート線ドライバ４９は、１水平走査期間毎に信号電位Ｖsig の書き込みラインを線順次で走査する駆動回路である。ゲート線ドライバ４９は、垂直方向に配列された画素数分の段数を有するシフトレジスタで構成される。
【００３５】
タイミングコントローラ５１は、信号線ドライバ４７及びゲート線ドライバ４９に動作タイミングを与えるパルス信号を供給する表示制御信号発生回路である。
これらの周辺回路は、それぞれ独立したＩＣ（半導体集積回路）として実装しても良いし、画素アレイ部４５と同一プロセスにより基板上に形成することもできる。
【００３６】
（Ａ−２）各画素の配線構造
図６に、この形態例で使用する各画素領域の配線構造を拡大した図を示す。なお図６では、図面の見やすさの観点から画素電極１３及び対向電極１５は表していない。すなわち、図６は、ゲート線ＷＬ、信号線ＤＬ、半導体配線層としてのポリシリコン層５７のみを図示している。
【００３７】
図６では、ゲート線ＷＬの配線パターンを白抜きで示し、信号線ＤＬの配線パターンを濃い塗りつぶしで示し、ポリシリコン層５７の配線パターンを薄い塗りつぶしで示している。
【００３８】
この形態例の場合、水平方向に延びる各ゲート線ＷＬには、信号線ＤＬとの各交差部分から信号線ＤＬに沿って次段の画素領域まで延びる突起状の配線パターンを有している。
図７では、この配線パターンの確認が容易なように、図６から信号線ＤＬの配線パターンを除いて示している。
【００３９】
この突起状の配線パターンの配置領域には、通常、信号線ＤＬの下層でバックライト光を遮光する電極パターン（遮光用電極）が配置される。遮光用電極を配置するのは、信号線ＤＬの上方に位置する液晶の挙動が安定しないためである。
【００４０】
ただし、従来の画素構造では、この遮光用の電極は、フローティング状態で使用される。すなわち、周辺にあるいずれの配線パターンとも接続されずに使用される。
しかし、この形態例では、各段のゲート線ＷＬとその各次段に位置する遮光用電極（特許請求の範囲における「カップリング構造」）とを電気的に接続し、遮光用電極の電位をゲート線ＷＬの印加電位により変調駆動する。
【００４１】
なお、遮光用電極の下層には、スイッチングトランジスタ５３のチャネル層を形成するポリシリコン層５７が遮光用電極と対向するように配置される。すなわち、ポリシリコン層５７が信号線ＤＬとの交差部分から信号線ＤＬに沿って前段方向に延びる逆Ｌ字形状に形成する。
【００４２】
このため、ゲート線ＷＬの遮光用電極部分とポリシリコン層５７との対向領域にカップリング容量を形成することができる。このカップリング容量の電極長は、画素領域の長辺長（垂直方向に延びる辺長）とほぼ等しくなる。
【００４３】
しかも、画素領域の長辺長（垂直方向に延びる辺長）は、画素領域の短辺長（水平方向に延びる辺長）よりも長い。例えば３倍の長さがある。
従って、ゲート線ＷＬの遮光用電極部分とポリシリコン層５７との間には、十分大きな容量値のカップリング容量を確保することができる。
【００４４】
このため、このカップリング容量を用いれば、ＦＦＳ液晶パネルでも画素電極１３をゲート変調駆動することが可能となる。
しかも、特筆すべきは、既存の配線領域を使用するので（すなわち、新たに配線を設置することがないので）、画素領域の開口率は従来例と変わらないことである。なお、この形態例の場合、ポリシリコン層５７の線幅は遮光用電極の線幅よりも狭く形成されているものを使用する。
【００４５】
（Ａ−３）駆動動作例
図８に、図６に開示した配線構造を有する画素回路の駆動動作例を示す。
なお図８は、第ｎ−１ライン目のゲート線ＷＬn-1 （図８（Ａ））、第ｎライン目のゲート線ＷＬn （図８（Ｂ））、第ｍライン目の信号線ＤＬm （図８（Ｃ））に印加する駆動波形の２フレーム分を示している。
【００４６】
また、この駆動波形により駆動される第ｎライン目の各画素の画素電極電位Ｖpix_n
（図８（Ｄ））の波形も示している。
この駆動方法では、第ｎライン目のゲート線ＷＬn-1 に印加されるゲート電圧をスイッチング電源として使用し、第ｎ−１ライン目のゲート線ＷＬn-1 に印加されるゲート電圧を変調電圧として使用する。
【００４７】
図８では、前者電圧の印加期間を「スイッチング期間」として示し、後者電圧の印加期間を「変調期間」として示す。
すなわち、ゲート電圧は、スイッチングトランジスタ５３をオン／オフ制御する期間と、画素電極の電位Ｖpix_n （図８（Ｄ））を変調／保持する期間とに分かれる。
【００４８】
この駆動方式では、信号線ＤＳの信号電位Ｖsig を正フレームと負フレームで極性を反転させる。
ここでは、第ｎライン目の画素に着目し、その駆動動作を説明する。
【００４９】
まず、正フレームでは、第ｎライン（自ライン）のゲート線ＷＬn の電位がスイッチングトランジスタ５３のオン電位に変化した時点で、信号線ＤＳの信号電位Ｖsig が画素電極電位Ｖpix_n として取り込まれる。
【００５０】
また、この正フレームでは、第ｎライン（自ライン）のゲート線ＷＬn の電位がスイッチングトランジスタ５３のオフ電位に変化した時点で、画素電極１３と対向電極１５との間に形成された保持容量Ｃｓに信号電位Ｖsig が保持される。
【００５１】
次に、前段ラインである第ｎ−１ラインのゲート線ＷＬn-1 と自段ラインである第ｎラインのポリシリコン層５７との間に形成されたカップリング容量を通じ、第ｎラインの画素電極電位Ｖpix_n は前段ラインの変調電位分だけ持ち上げられるように変調される。
【００５２】
負フレームでも同様に、第ｎライン（自ライン）のゲート線ＷＬn の電位がスイッチングトランジスタ５３のオン電位に変化した時点で、信号線ＤＳの信号電位Ｖsig が画素電極電位Ｖpix_n として取り込まれる。
【００５３】
そして、この負フレームでは、第ｎライン（自ライン）のゲート線ＷＬn の電位がスイッチングトランジスタ５３のオフ電位に変化した時点で、画素電極１３と対向電極１５との間に信号電位Ｖsig が保持される。
【００５４】
次に、前段ラインである第ｎ−１ラインのゲート線ＷＬn-1 と自段ラインである第ｎラインのポリシリコン層５７との間に形成されたカップリング容量を通じ、画素電極電位Ｖpix_n は前段ラインのように変調電位分だけ持ち下げられるように変調される。
【００５５】
（Ａ−４）効果
以上のように、この形態例で説明したゲート配線構造の採用により、ＦＦＳ液晶パネルの特徴である高開口率を保ちながら、容量結合駆動とするＦＦＳ液晶パネルを実現できる。
【００５６】
（Ｂ）形態例２
（Ｂ−１）パネル構造
図９に、形態例２に係るＦＦＳ液晶パネル６１の平面構成を示す。なお図９には、図４との対応部分に同一符号を付して示す。
この形態例の場合も、パネルの基本的な構造は形態例１と同じである。
【００５７】
すなわち、下部ガラス基板４３の表面には、画素アレイ部６３と、その駆動回路である信号線ドライバ４７、ゲート線ドライバ４９、タイミングコントローラ５１が配置される。
【００５８】
この形態例２に係るにＦＦＳ液晶パネル６１と形態例１に係るＦＦＳ液晶パネル４１との違いは、画素アレイ部６３の配線構造（特に、ゲート線ＷＬの配線構造）とこれに伴う画素電極電位Ｖpix の波形変化のみである。
【００５９】
従って、画素アレイ部６３の基本的な構造や他の駆動回路の構成や駆動信号等は同様である。例えば画素アレイ部６３には、信号線ＤＬとゲート線ＷＬの各交点に画素６５が表示解像度に従って配置されている。各画素６５の発光輝度は、透過光量の可変制御により実現される。
【００６０】
また、カラー表示についても、下部ガラス基板４３と共に液晶層を挟むように配置される上部ガラス基板（不図示）に形成されるカラーフィルタにより実現される。カラーフィルタは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３原色である。
【００６１】
これら３色により表示上の１画素が形成される。従って、画素アレイ部６３には、表示上の画素数の３倍の数だけ画素６５が形成される。
また、各画素６５の駆動は、アクティブマトリクス駆動方式により実現される。
【００６２】
従って、画素６５には、信号電位書き込み用のスイッチングトランジスタと信号電位を次の書き込み期間まで保持する保持容量Ｃｓとが形成される。この場合も、保持容量Ｃｓは、画素電極１３と対向電極１５との間に形成される。
【００６３】
スイッチングトランジスタは、半導体プロセスにより形成される薄膜トランジスタである。例えばポリシリコンプロセスやアモルファスプロセスで形成される。この形態例の場合も、薄膜トランジスタはポリシリコンプロセスで形成されるものとする。
また、画素６５の保持容量Ｃｓは、画素電極と対向電極との間に寄生する容量として形成される。各画素６５に対応する信号電圧は、この保持容量Ｃｓに１水平走査期間の間保持される。
【００６４】
図１０に、画素６５の画素内部の配線構造を示す。この図１０も、図２の配線構造に対応する。従って、図１０の画素電極と対向電極には図２と同一の符号を付して表している。
【００６５】
図１０に示すように画素６５には、信号線ＤＬとゲート線ＷＬとで囲まれた画素領域に櫛歯状の画素電極１３が形成され、その下層には画素領域の全体を覆って対向電極１５が形成される。
【００６６】
前述した保持容量Ｃｓは、画素電極１３と対向電極１５との対向部分に形成される。
また、スイッチングトランジスタ６７のチャネル層を形成する半導体層の一端（主電極）は信号線ＤＬに接続され、他端（主電極）は画素電極１３の一部と電気的に接続される。なお、スイッチングトランジスタ６７のゲート電極は（制御端子）はゲート線ＷＬに接続される。
【００６７】
信号線ドライバ４７は、各信号線ＤＬに対応する信号電位Ｖsig を印加する駆動回路である。信号線ドライバ４７は、水平方向に配列された画素数分の段数を有するシフトレジスタと、個々の信号線ＤＬに対応するレジスタ段から出力される画素データをアナログ信号（信号電位Ｖsig ）に変換するディジタル・アナログ変換回路とで構成される。
【００６８】
ゲート線ドライバ４９は、１水平走査期間毎に信号電位Ｖsig の書き込みラインを線順次で走査する駆動回路である。ゲート線ドライバ４９は、垂直方向に配列された画素数分段数を有するシフトレジスタで構成される。なお、ゲート線ドライバ４９の駆動信号波形は、形態例１と同じである。
【００６９】
タイミングコントローラ５１は、信号線ドライバ４７及びゲート線ドライバ４９に動作タイミングを与えるパルス信号を供給する表示制御信号発生回路である。
これらの周辺回路は、それぞれ独立したＩＣ（半導体集積回路）として実装しても良いし、画素アレイ部４５と同一プロセスにより基板上に形成することもできる。
【００７０】
（Ｂ−２）各画素の配線構造
図１１に、この形態例で使用する各画素の配線構造を拡大した図を示す。なお図１１では、図面の見やすさの観点から画素電極１３及び対向電極１５は表していない。すなわち、図１１は、ゲート線ＷＬ、信号線ＤＬ、半導体配線層としてのポリシリコン層５７のみを図示している。
【００７１】
図１１では、ゲート線ＷＬの配線パターンを白抜きで示し、信号線ＤＬの配線パターンを濃い塗りつぶしで示し、ポリシリコン層５７の配線パターンを薄い塗りつぶしで示している。
【００７２】
この形態例の場合、水平方向に延びる各ゲート線ＷＬには、信号線ＤＬとの各交差部分から信号線ＤＬに沿って前段方向に延びる突起状の配線パターンを有している。
図１１では、この配線パターンの確認が容易なように、図１０から信号線ＤＬの配線パターンを除いて示している。
【００７３】
図１１に示すように、この形態例の場合、各段のゲート線ＷＬと各前段に位置する遮光用電極とを電気的に接続し、遮光用電極の電位をゲート線ＷＬの印加電位により変調駆動する。
【００７４】
なお、遮光用電極の下層には、スイッチングトランジスタ６７のチャネル層を形成するポリシリコン層６９が遮光用電極と対向するように配置される。すなわち、ポリシリコン層５７が信号線ＤＬとの交差部分から信号線ＤＬに沿って次段方向に延びる逆Ｌ字形状を上下反転した形状に形成する。
【００７５】
このため、ゲート線ＷＬの遮光用電極部分とポリシリコン層６９との対向領域にカップリング容量を形成することができる。このカップリング容量の電極長は、画素領域の長辺長（垂直方向に延びる辺長）とほぼ等しくなる。
【００７６】
しかも、画素領域の長辺長（垂直方向に延びる辺長）は、画素領域の短辺長（水平方向に延びる辺長）よりも長い。例えば３倍の長さがある。
従って、ゲート線ＷＬの遮光用電極部分とポリシリコン層６９との間には、十分大きな容量値のカップリング容量を確保することができる。
【００７７】
このため、このカップリング容量を用いれば、ＦＦＳ液晶パネルでも画素電極１３をゲート変調駆動することが可能となる。
しかも、特筆すべきは、既存の配線領域を使用するので（すなわち、新たに配線を設置することがないので）、画素領域の開口率は従来例と変わらないことである。なお、この形態例の場合、ポリシリコン層６９の線幅は遮光用電極の線幅よりも狭く形成されているものを使用する。
【００７８】
（Ｂ−３）駆動動作例
図１３に、図１１に開示した配線構造を有する画素回路の駆動動作例を示す。
なお図１３は、第ｎ−１ライン目のゲート線ＷＬn-1 （図１３（Ａ））、第ｎライン目のゲート線ＷＬn （図１３（Ｂ））、第ｍライン目の信号線ＤＬm （図１３（Ｃ））に印加する駆動波形の２フレーム分を示している。
【００７９】
また、この駆動波形により駆動される第ｍライン目の各画素の画素電極電位Ｖpix_n
（図１３（Ｄ））の波形も示している。
この駆動方法では、第ｎライン目のゲート線ＷＬn に印加されるゲート電圧をスイッチング電源として使用し、第ｎ＋１ライン目のゲート線ＷＬn+1 に印加されるゲート電圧を変調電圧として使用する。
【００８０】
図１３では、前者電圧の印加期間を「スイッチング期間」として示し、後者電圧の印加期間を「変調期間」として示す。
すなわち、ゲート電圧は、スイッチングトランジスタ６７をオン／オフ制御する期間と、画素電極の電位Ｖpix_n （図１３（Ｄ））を変調／保持する期間とに分かれる。
【００８１】
この駆動方式では、信号線ＤＳの信号電位Ｖsig を正フレームと負フレームで極性を反転させる。
ここでは、第ｎライン目の画素に着目し、その駆動動作を説明する。
【００８２】
まず、正フレームでは、第ｎライン（自ライン）のゲート線ＷＬn の電位がスイッチングトランジスタ６７のオン電位に変化した時点で、信号線ＤＳの信号電位Ｖsig が画素電極電位Ｖpix_n として取り込まれる。
【００８３】
また、この正フレームでは、第ｎライン（自ライン）のゲート線ＷＬn の電位がスイッチングトランジスタ６７のオフ電位に変化した時点で、画素電極１３と対向電極１５との間に形成された保持容量Ｃｓに信号電位Ｖsig が保持される。
【００８４】
次に、次段ラインである第ｎ＋１ラインのゲート線ＷＬn+1 と自段ラインである第ｎラインのポリシリコン層６９との間に形成されたカップリング容量を通じ、第ｎラインの画素電極電位Ｖpix_n は次段ラインの変調電位分だけ持ち上げられるように変調される。
【００８５】
負フレームでも同様に、第ｎライン（自ライン）のゲート線ＷＬn の電位がスイッチングトランジスタ５３のオン電位に変化した時点で、信号線ＤＳの信号電位Ｖsig が画素電極電位Ｖpix_n として取り込まれる。
【００８６】
そして、この負フレームでは、第ｎライン（自ライン）のゲート線ＷＬn の電位がスイッチングトランジスタ５３のオフ電位に変化した時点で、画素電極１３と対向電極１５との間に信号電位Ｖsig が保持される。
【００８７】
次に、次段ラインである第ｎ＋１ラインのゲート線ＷＬn+1 と自段ラインである第ｎラインのポリシリコン層５７との間に形成されたカップリング容量を通じ、第ｎラインの画素電極電位Ｖpix_n は次段ラインの変調電位分だけ持ち下げられるように変調される。
【００８８】
（Ｂ−４）効果
以上のように、この形態例で説明したゲート配線構造の採用により、ＦＦＳ液晶パネルの特徴である高開口率を保ちながら、対向電極を直流駆動（Ｖｃｏｍ駆動）とするＦＦＳ液晶パネルを実現できる。
【００８９】
（Ｃ）他の形態例
（Ｃ−１）ゲート線幅とポリシリコン層幅との関係
前述した形態例の場合には、いずれの場合もゲート線ＷＬの遮光用電極部分の線幅が、当該遮光用電極部分と対向するポリシリコン層５７の線幅よりも広い場合について説明した。
【００９０】
しかし、線幅の関係は入れ替わっていても良い。すなわち、遮光用電極部分と対向するポリシリコン層５７の線幅が、遮光用電極部分の線幅よりも広くても良い。
図１４に、形態例１に対応する配線構造に適用した場合の構成例を示す。図１５に、形態例２に対応する配線構造に適用した場合の構成例を示す。
【００９１】
（Ｃ−２）配線材料
前述の形態例に係る説明では、薄膜トランジスタを構成するチャネル層の材料がポリシリコンである場合について説明したが、アモルファスシリコン、有機材料その他の半導体の特性を有する材料であれば良い。従って、特許請求の範囲における「半導体配線層」は、いわゆる半導体だけでなく、半導体の特性を有する材料で形成された配線も含まれる。
【００９２】
（Ｃ−３）半導体層の構造
前述の形態例では、スイッチングトランジスタとして機能する薄膜トランジスタのチャネル層を形成するポリシリコン層（半導体配線層）が逆Ｌ字形状又はその上下反転形状に形成される場合について説明した。
【００９３】
しかし、各ゲート電極ＷＬのカップリング構造部分と対向する半導体配線層は、薄膜トランジスタのチャネル層とは一体に形成されていなくても良い。例えば画素電極１３を構成する配線パターンの一部でも良い。
【００９４】
（Ｃ−４）電極の構造
前述の形態例の説明では、画素領域内の電極が図２に示す画素構造を有する場合について説明した。
しかし、画素領域内の電極が図３に示す画素構造を有する場合にも適用できる。勿論、他の電極構造の場合にも適用できる。
【００９５】
（Ｃ−５）基板材料
前述の形態例に係る説明では、基板をガラス基板としたが、プラスティック基板その他の基板を用いても良い。
【００９６】
（Ｃ−６）製品例
（ａ）表示モジュール
前述した形態例におけるＦＦＳ液晶パネルは、外部配線等を実装したパネルモジュール形態での流通も考えられる。
【００９７】
図１６に、パネルモジュール７１の外観例を示す。パネルモジュール７１は、表示領域７３の表面に対向部７５を貼り合わせた構造を有している。対向部７５は、ガラスその他の透明部材を基材とし、その表面にはカラーフィルタ、保護膜、遮光膜等が配置される。
【００９８】
なお、パネルモジュール７１には、外部から表示領域７３に信号等を入出力するためのＦＰＣ（フレキシブルプリントサーキット）７７等が設けられる。
【００９９】
（ｂ）電子機器
前述の形態例では、ＦＦＳ液晶パネルについての形態例を説明した。しかし、前述したＦＦＳ液晶パネルは、各種の電子機器に実装した商品形態でも流通される。以下、他の電子機器への実装例を示す。
【０１００】
図１７に、電子機器８１の概念構成例を示す。電子機器８１は、前述したＦＦＳ液晶パネル８３、システム制御部８５及び操作入力部８７で構成される。システム制御部８５で実行される処理内容は、電子機器８１の商品形態により異なる。
【０１０１】
また、操作入力部８７の構成も商品形態により異なり、例えばＧＵＩ（グラフィックユーザーインターフェース）、スイッチ、ボタン、ポインティングデバイスその他の操作子で構成される。
【０１０２】
なお、電子機器８１は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
図１８に、その他の電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機９１の筐体正面には、フロントパネル９３及びフィルターガラス９５等で構成される表示画面９７が配置される。表示画面９７の部分が、形態例で説明したＦＦＳ液晶パネルに対応する。
【０１０３】
また、この種の電子機器７１には、例えばデジタルカメラが想定される。図１９に、デジタルカメラ１０１の外観例を示す。図１９（Ａ）が正面側（被写体側）の外観例であり、図１９（Ｂ）が背面側（撮影者側）の外観例である。
【０１０４】
デジタルカメラ１０１は、保護カバー１０３、撮像レンズ部１０５、表示画面１０７、コントロールスイッチ１０９及びシャッターボタン１１１で構成される。このうち、表示画面９７の部分が、形態例で説明したＦＦＳ液晶パネルに対応する
【０１０５】
また、この種の電子機器７１には、例えばビデオカメラが想定される。図２０に、ビデオカメラ１２１の外観例を示す。
ビデオカメラ１２１は、本体１２３の前方に被写体を撮像する撮像レンズ１２５、撮影のスタート／ストップスイッチ１２７及び表示画面１２９で構成される。このうち、表示画面１２９の部分が、形態例で説明したＦＦＳ液晶パネルに対応する。
【０１０６】
また、この種の電子機器７１には、例えば携帯端末装置が想定される。図２１に、携帯端末装置としての携帯電話機１３１の外観例を示す。図２１に示す携帯電話機１３１は折りたたみ式であり、図２１（Ａ）が筐体を開いた状態の外観例であり、図２１（Ｂ）が筐体を折りたたんだ状態の外観例である。
【０１０７】
携帯電話機１３１は、上側筐体１３３、下側筐体１３５、連結部（この例ではヒンジ部）１３７、表示画面１３９、補助表示画面１４１、ピクチャーライト１４３及び撮像レンズ１４５で構成される。このうち、表示画面１３９及び補助表示画面１４１の部分が、形態例で説明したＦＦＳ液晶パネルに対応する。
【０１０８】
また、この種の電子機器７１には、例えばコンピュータが想定される。図２２に、ノート型コンピュータ１５１の外観例を示す。
ノート型コンピュータ１５１は、下型筐体１５３、上側筐体１５５、キーボード１５７及び表示画面１５９で構成される。このうち、表示画面１５９の部分が、形態例で説明したＦＦＳ液晶パネルに対応する。
【０１０９】
これらの他、電子機器７１には、プロジェクター、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
【０１１０】
（Ｃ−５）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
【図面の簡単な説明】
【０１１１】
【図１】ＩＰＳ液晶パネルの断面構造例を説明する図である。
【図２】ＩＰＳ液晶パネルの断面構造例を説明する図である（従来例）。
【図３】ＩＰＳ液晶パネルの断面構造例を説明する図である（従来例）。
【図４】形態例１に係るＦＦＳ液晶パネルの平面構成例を示す図である。
【図５】画素内部の配線構造を示す図である。
【図６】各画素領域の配線構造を示す図である。
【図７】各画素領域の簡略配線構造を示す図である。
【図８】駆動波形例を示す図である。
【図９】形態例１に係るＦＦＳ液晶パネルの平面構成例を示す図である。
【図１０】画素内部の配線構造を示す図である。
【図１１】各画素領域の配線構造を示す図である。
【図１２】各画素領域の簡略配線構造を示す図である。
【図１３】駆動波形例を示す図である。
【図１４】各画素領域の他の配線構造を示す図である。
【図１５】各画素領域の他の配線構造を示す図である。
【図１６】パネルモジュールの外観例を示す図である。
【図１７】電子機器のシステム構成を説明する図である。
【図１８】電子機器の外観例を示す図である。
【図１９】電子機器の外観例を示す図である。
【図２０】電子機器の外観例を示す図である。
【図２１】電子機器の外観例を示す図である。
【図２２】電子機器の外観例を示す図である。
【符号の説明】
【０１１２】
１３        画素電極
１５        対向電極
４１        ＦＦＳ液晶パネル
５５        スイッチングトランジスタ
５７        ポリシリコン層
ＷＬ        ゲート線
ＤＬ        信号線
【図１】
2009098256.tif 000003
【図２】
2009098256.tif 000004
【図３】
2009098256.tif 000005
【図４】
2009098256.tif 000006
【図５】
2009098256.tif 000007
【図８】
2009098256.tif 000008
【図９】
2009098256.tif 000009
【図１０】
2009098256.tif 000010
【図１３】
2009098256.tif 000011
【図１６】
2009098256.tif 000012
【図１７】
2009098256.tif 000013
【図６】
2009098256.tif 000014
【図７】
2009098256.tif 000015
【図１１】
2009098256.tif 000016
【図１２】
2009098256.tif 000017
【図１４】
2009098256.tif 000018
【図１５】
2009098256.tif 000019
【図１８】
2009098256.tif 000020
【図１９】
2009098256.tif 000021
【図２０】
2009098256.tif 000022
【図２１】
2009098256.tif 000023
【図２２】
2009098256.tif 000024