(57)【要約】【課題】２次歪みを低減するＲＦ信号のダウンコンバージョンのためのミキサを提供する。【解決手段】本発明のミキサは、少なくとも１つのＲＦトランジスタ３０５と、少なくとも１つのＲＦトランジスタ３０５のドレイン３０１に接続された、少なくとも１つのスイッチングペア３０３と、スイッチングペア３０３のコモンモード出力における、特定の出力からの偏差を検出するように構成されているコモンモードセンシング素子３００とを具え、ドレイン３０１から、特定のコモンモード電流からのミキサのコモンモードの偏差を除去することによって、又はその偏差に相関してＲＦトランジスタの電圧を変更することによって達成する。【選択図】図３
2009071830.tif 000002
【特許請求の範囲】
【請求項１】
ＲＦ信号のダウンコンバージョンのためのミキサであって、
少なくとも１つのＲＦトランジスタと、
前記少なくとも１つのＲＦトランジスタのドレインに接続されている、少なくとも１つのスイッチングペアと、
前記スイッチングペアのコモンモード出力における、特定の出力からの偏差を検出するように構成されているコモンモードセンシング素子と、
前記コモンモードセンシング素子から前記少なくとも１つのＲＦトランジスタのドレインまでの、少なくとも１つのフィードバック経路とを具え、
前記フィードバック経路が前記少なくとも１つのＲＦトランジスタのドレイン電流から前記偏差を差分するように構成されていることを特徴とするミキサ。
【請求項２】
前記ドレイン電流から前記偏差を差分する前に、前記偏差を増幅することを特徴とする、請求項１に記載のミキサ。
【請求項３】
前記少なくとも１つのＲＦトランジスタの各々の、前記コモンモードセンシング素子から前記ドレインまでの少なくとも１つのフィードバック経路を更に具えることを特徴とする、請求項１又は２に記載のミキサ。
【請求項４】
前記偏差を前記ドレイン電流から差分する前に前記偏差を増幅するように構成されている増幅器を更に具えることを特徴とする、請求項３に記載のミキサ。
【請求項５】
少なくとも２つのＲＦトランジスタが存在し、且つ各フィードバック経路の利得を、前記ＲＦトランジスタに対して不整合にすることを特徴とする、請求項３又は４に記載のミキサ。
【請求項６】
前記偏差を、前記少なくとも１つのＲＦトランジスタのドレイン電流から直接差分することを特徴とする、請求項１〜５のいずれか一項に記載のミキサ。
【請求項７】
前記コモンモードセンシング素子が、抵抗分圧器及びＰＭＯＳトランジスタを具えることを特徴とする、請求項１〜６のいずれか一項に記載のミキサ。
【請求項８】
前記特定の出力が、グランド基準で規定した基準電圧であることを特徴とする、請求項１〜７のいずれか一項に記載のミキサ。
【請求項９】
前記ミキサが、少なくとも２つのＲＦトランジスタと少なくとも２つのスイッチングペアを具えることを特徴とする、請求項１〜８のいずれか一項に記載のミキサ。
【請求項１０】
ダウンコンバージョンのミキサにおける２次歪みを低減する方法であって、
少なくとも１つのスイッチングペアのコモンモード出力における、特定の出力からの偏差を検出するステップと、
前記少なくとも１つのスイッチングペアに接続されている、少なくとも１つのＲＦトランジスタのドレイン電流から前記偏差を差分するステップと、
を含むことを特徴とする方法。
【請求項１１】
ＲＦ信号のダウンコンバージョンのためのミキサであって、
少なくとも１つのＲＦトランジスタと、
前記少なくとも１つのＲＦトランジスタの前記ドレインに接続されている、少なくとも１つのスイッチングペアと、
前記スイッチングペアのコモンモード出力における、特定の出力からの偏差を検出するように構成されているコモンモードセンシング素子と、
前記コモンモードセンシング素子から前記少なくとも１つのＲＦトランジスタまでの、少なくとも１つのフィードバック経路とを具え、
前記フィードバック経路が、前記偏差と相関して、前記少なくとも１つのＲＦトランジスタの電圧を変更するように構成されていることを特徴とするミキサ。
【請求項１２】
前記フィードバック経路が、少なくとも１つのＲＦトランジスタのゲート−ソース間電圧を変更するように構成されていることを特徴とする、請求項１１に記載のミキサ。
【請求項１３】
前記ミキサが、少なくとも２つのＲＦトランジスタと少なくとも２つのスイッチングペアを具えることを特徴とする、請求項１１又は１２に記載のミキサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＲＦ（ラジオ周波数）信号のダウンコンバージョンのためのミキサに関するものである。本発明は、特にコモンモードフィードバックループを使用して２次歪みを低減するミキサに関するものであるが、それのみに限定されない。
【背景技術】
【０００２】
ミキサにおける２次の相互変調歪み（ＩＭ２）は、ミキサ内の自己混合によって引き起こされる。
【０００３】
自己混合からの２次成分は低周波帯域内にあり、これらの２次成分は所望の信号に重畳するため、続く信号処理を悪化させうる。
【０００４】
ギルバートタイプのミキサのような幾つかのミキサは、個々の出力経路の双方が一致するときにＩＭ２が除去可能なコモンモード信号として存在するように、差動出力を有している。しかしながら、スイッチングトランジスタにおける不整合の結果としてのデューティサイクルの誤差によって、ＲＦ入力トランジスタのコモンモードにおけるＩＭ２は、ミキサ出力の差動モードに漏れ入ることになる。
【０００５】
文献“Ａ  ７２０ｍＶ  Ｆｕｌｌｙ  Ｉｎｔｅｇｒａｔｅｄ  Ｄｉｒｅｃｔ  Ｃｏｎｖｅｒｓｉｏｎ  Ｒｅｃｅｉｖｅｒ  Ｆｒｏｎｔ−Ｅｎｄ  ｆｏｒ  ＧＳＭ  ｉｎ  ９０−ｎｍ  ＣＭＯＳ”に説明されているシステムは、コモンモードフィードバックループを使用した２次歪みの除去法を提供している。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、前述の文献における全ての実施例は、入力の相互コンダクタにてＩＭ２を短絡するための２つのコイルの使用を説明している。
【０００７】
これらのコイルは、特に集積回路上において大きな領域を占めうる。更に、この文献におけるコイルの使用は、ＲＦトランジスタのドレインインピーダンスを低下させるため、達成可能であった変換利得を低減してしまう。
【０００８】
本発明の目的は、従来技術の不利を克服するコモンモードフィードバックループを使用して、２次歪みを低減するミキサ、又は少なくとも有益な代案を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の第１の態様による、ＲＦ信号のダウンコンバージョンのためのミキサは、
少なくとも１つのＲＦトランジスタと、
前記少なくとも１つのＲＦトランジスタのドレインに接続した、少なくとも１つのスイッチングペアと、
前記スイッチングペアのコモンモード出力における、特定の出力からの偏差を検出するように構成されたコモンモードセンシング素子と、
前記コモンモードセンシング素子から前記少なくとも１つのＲＦトランジスタのドレインまでの、少なくとも１つのフィードバック経路と、
を具え、前記フィードバック経路は、前記少なくとも１つのＲＦトランジスタのドレイン電流から前記偏差を差分するように構成されている。
【００１０】
前記偏差は、ドレイン電流から差分する前に増幅することができる。このために、コモンモードセンシング素子内において増幅器を使用できる。
【００１１】
ミキサは更に、コモンモードセンシング素子から各ＲＦトランジスタのドレインまでのフィードバック経路を具えることが好ましい。
【００１２】
少なくとも２つのＲＦトランジスタが存在する場合、各フィードバック経路の利得を、これらのＲＦトランジスタに対して不整合にすることができる。
【００１３】
前記偏差は、前記ＲＦトランジスタのドレイン電流から直接差分することができる。
【００１４】
前記コモンモードセンシング素子は、抵抗分圧器とＰＭＯＳトランジスタとを具えることができる。
【００１５】
前記特定の出力は、グランド基準で規定した基準電圧とすることができる。
【００１６】
本発明のミキサは、２つのＲＦトランジスタと２つのスイッチングペアとを具えることができる。
【００１７】
本発明の別の態様による、ダウンコンバージョンのミキサにおける２次歪みを低減するための方法は、
少なくとも１つのスイッチングペアのコモンモード出力における、特定の出力からの偏差を検出するステップと、
前記少なくとも１つのスイッチングペアと接続した少なくとも１つのＲＦトランジスタのドレイン電流から前記偏差を差分するステップと、
を含む。
【００１８】
本発明の更に別の態様による、ＲＦ信号のダウンコンバージョンのためのミキサは、
少なくとも１つのＲＦトランジスタと、
前記少なくとも１つのＲＦトランジスタのドレインに接続した、少なくとも１つのスイッチングペアと、
前記スイッチングペアのコモンモード出力における、特定の出力からの偏差を検出するように構成されたコモンモードセンシング素子と、
前記コモンモードセンシング素子から前記少なくとも１つのＲＦトランジスタまでの、少なくとも１つのフィードバック経路と、
少なくとも１つのＲＦトランジスタと、
を具え、前記フィードバック経路は、前記偏差と相関して少なくとも１つのＲＦトランジスタの電圧を変更するように構成されている。
【００１９】
前記フィードバック経路は、前記少なくとも１つのＲＦトランジスタのゲート−ソース間電圧を変更するように構成されていることが好ましい。
【００２０】
ここで、例示のみのために、図面を参照して本発明の実施例を説明する。
【００２１】
本発明は、ミキサのＲＦトランジスタのドレイン電流から、特定のコモンモード電流からのミキサのコモンモードの偏差を差分することによって、又はこの偏差に相関してＲＦトランジスタの電圧を変更することによって、２次歪み（ＩＭ２）を低減するミキサを提供する。
【００２２】
図１を参照するに、どのようにＩＭ２が生成されるかを説明する。図１に、簡単化したシングルバランスのミキサ１００を示しており、このミキサ１００は、ＲＦ入力端１０１（ＲＦ電圧ＶＲＦで重畳したＶＢＩＡＳ）にて非平衡状態にあり、そのＬＯ（局発）入力端１０２（ｖＬＯ＋からｖＬＯーまで）にて通常、平衡状態にある。２つのスイッチングトランジスタ１０３に接続されたＬＯ入力１０２の電圧は、それぞれＬＯ周期の前半又は後半の間、ミキサの正の出力ブランチ１０５又は負の出力ブランチ１０６に対して、ＲＦ入力トランジスタ１０４の全ドレイン電流をステアリングするのに十分高くなるようにしている。入力トランジスタのドレイン１０７の電流は、低周波成分ｉＬＦ及び高周波成分ｉＲＦからなる。ＲＦ成分は、ＲＦ周波数とＬＯ周波数の和及び差へ混合される。ＬＦ成分のほとんどは、ＬＯ周波数に混合される。しかしながら、スイッチのデューティサイクルが５０％でない場合には、ＬＦ成分の一部はミキサの出力に漏れ入る。
【００２３】
１つのＬＯ周期の間に一定と見なせるように、ＬＦ成分を十分にゆっくりと変化させる。更に、１つのＬＯ周期の間にスイッチがＲＦ電流を正から負のブランチにスイッチさせる時点をＴＳで表記すると、差動出力電流のＬＦの中身は、次式のようになる。
【００２４】
【数１】
2009071830.tif 000003
【００２５】
ここで上線は時間平均を、ＴはＬＯ周期を示し、ローパスフィルタリングは１つのＬＯサイクルに亘って平均することによって近似している。
【００２６】
ｉｄｅｓｉｒｅｄで表記される式（１）における所望の電流は、ＲＦ周波数をＬＯ周波数と混合することから生じ、且つ不所望な成分ｉｕｎｄｅｓｉｒｅｄが重畳し、この不所望な成分は低周波数電流のミキサ出力へのリークから生じる。このリークは、２・Ｔｓ＝Ｔとしてゼロ、つまり５０％デューティサイクルになる。実際には、正確に５０％のデューティサイクルは達成できず、リークを避けることができない。
【００２７】
ＬＦ成分は、トランジスタモデル、例えば、ＳｃｈｉｃｈｍａｎとＨｏｄｇｅｓのモデルを使用して計算できる。図１の回路に対しては、入力トランジスタのドレイン電流は、
Ｉｄ＝０．５・μ・Ｃｏｘ・Ｗ／Ｌ・（ＶＢＩＡＳ＋ｖＲＦ−ＶＴ）２
＝０．５・μ・Ｃｏｘ・Ｗ／Ｌ・｛（ＶＢＩＡＳ−ＶＴ）２＋２・（ＶＢＩＡＳ−ＶＴ）・ｖＲＦ＋ｖＲＦ２｝
＝ＩＢＩＡＳ＋ｉＲＦ＋ｇｍ２・ｖＲＦ２
となる。ここで
ＩＢＩＡＳ＝０．５・μ・Ｃｏｘ・Ｗ／Ｌ・（ＶＢＩＡＳ−ＶＴ）２
ｉＲＦ＝ｇｍ・ｖＲＦ
さらにここで、
ｇｍ＝μ・Ｃｏｘ・Ｗ／Ｌ・（ＶＢＩＡＳ−ＶＴ）２
ｇｍ２＝０．５・μ・Ｃｏｘ・Ｗ／Ｌ
である。
【００２８】
入力電圧の２乗ｖＲＦ２は、ＬＦ及びＲＦ成分からなる。そのＬＦ成分をＬＰ｛ｖＲＦ２｝と表記する。その結果、ＩｄのＬＦ成分は、次式のようになる。
ｉＬＦ＝ｇｍ２・ＬＰ｛ｖＲＦ２｝
【００２９】
こうして、
ｉｄｅｓｉｒｅｄ＝０．５・ｇｍ２・ＬＰ｛ｖＲＦ２｝（２Ｔｓ−Ｔ）／Ｔ
となる。
【００３０】
図２はダブルバランスのミキサ２００を示す。このミキサは、クロスカップリングのそれぞれ正又は負の出力２０３，２０４を有する、２つのシングルバランスのミキサ２０１，２０２を具える。パラメータの不整合により、２つのスイッチングペア２０５，２０６のスイッチングの時刻もやはり一致するものではないが、ここでは簡単のために、ＲＦ入力トランジスタ２０７，２０８が整合しているとする。個々のシングルバランスのミキサの各々が不所望なＬＦ電流を出力し、このＬＦ電流は式（１）から計算できる。ダブルバランスのミキサに対する全ての不所望なＬＦ電流は、個々の不所望な電流の双方の和として計算することができ、次式のようになる。
ｉｄｅｓｉｒｅｄ＝ｇｍ２・ＬＰ｛ｖＲＦ２｝（Ｔｓ２−Ｔｓ１）／Ｔ
ここで、Ｔｓ２及びＴｓ１は、個々のスイッチングの時刻であり、この双方はランダムな態様でＴ／２からの偏差を生じる。
【００３１】
シングル及びダブルバランスのミキサの双方に対して、ＩＭ２はＲＦ入力トランジスタ２０７，２０８において発生し、スイッチングトランジスタ２０５，２０６における不整合によって出力に漏れ入る。つまり、ＩＭ２はＲＦ入力トランジスタのドレイン２０９，２１０の電流から生じる。ＩＭ２がスイッチに入る前に除去する場合、ＩＩＰ２をかなり改善できる。ＩＩＰ２は２次インタセプト点（ｓｅｃｏｎｄ  ｏｒｄｅｒ  ｉｎｔｅｒｃｅｐｔ  ｐｏｉｎｔ）であり、即ちツートーンテストを適用した時に、出力におけるＩＭ２が直接の出力信号と同程度の高さとなる際の入力信号のレベルである。デシベル単位で、Ｓ＿ｏｕｔ−ＩＭ２＝ＩＩＰ２−Ｓ＿ｉｎであり、ここでＳ＿ｏｕｔは出力レベル、Ｓ＿ｉｎは入力レベルである。
【００３２】
キルヒホッフの電流の法則から、ミキサの出力コモンモードはＲＦトランジスタのドレイン電流のコモンモードと一致する。例えば、ダブルバランスのギルバートタイプのミキサにおいて、そのコモンモードを低減する手段を取らない場合、出力コモンモードは、
ｉｏｕｔｃｍ＝０．５（ｉｏｕｔ＋＋ｉｏｕｔ−）＝０．５・（ＩＢＩＡＳ＋ｇｍ・ＶＲＦ＋ｇｍ２・ＶＲＦ２＋ＩＢＩＡＳ−ｇｍ・ＶＲＦ＋ｇｍ２・ＬＰＶＲＦ２）
となる。
【００３３】
奇数次の歪みはコモンモードから消去されるのに対し、偶数次の歪みは出力コモンモードに完全に寄与する。したがって、ＤＣを除き、出力コモンモード（ＣＭ）電流は、スイッチングペアに流れるものと一致する不所望なＩＭ２のみからなる。
【００３４】
図３はダブルバランスのミキサを示し、２次歪みが出力差分モード（ＤＭ）に漏れ入る前に、２次歪みを除去する本発明の実施例を含んでいる。Ｉｃｍｓｐｅｃで表記する特定のＣＭ電流から、出力コモンモードの偏差を検知して、コモンモードセンシング素子３００内でＡ倍に増幅し、続いてＲＦトランジスタのドレイン３０１，３０２の電流から差分する。これらのドレイン電流Ｉｄ＋及びＩｄーの代わりに、ここで修正されたドレイン電流Ｉｄ＋＊Ｉｄー＊がスイッチングペア３０３，３０４に流れている。ここで、修正された電流のＣＭは、
０．５・（Ｉｄ＋＊＋Ｉｄ−＊）＝Ｉｃｍｓｐｅｃ＋（ＩＢＩＡＳ＋ｇｍ２ｖＲＦ２）／（１＋Ａ）
となる。
【００３５】
したがって、ＲＦ入力トランジスタ間の整合性は良好であるとすると、スイッチングペアに流れるＩＭ２は、（１＋Ａ）−１倍に低減される。ミキサ（電流ｉｏｕｔ＋及びｉｏｕｔ−）出力でのＩＭ２は、同量だけ低減される。
【００３６】
図３は、ＲＦトランジスタ３０５，３０６のドレインから修正電流を差分することによって、ドレイン電流を直接修正する実装例を示している。ＲＦ入力トランジスタのゲート−ソース間電圧３０７，３０８を作用させることによって、間接的に修正できる。
【００３７】
上記の実施例においては、ＲＦ入力トランジスタ間の完全な整合が仮定されており、不整合はスイッチングトランジスタにおいてのみに起こるとした。実際には、これは事実ではない。したがって、差動モード出力におけるそれらのドレイン電流ＣＭからＩＭ２を除去した後でさえ、不整合のｇｍ２によって、ＩＭ２が依然として存在しうる。本発明の別の実施例において、図４に示すフィードバック経路４００，４０１において、依然として存在するＩＭ２は、利得（Ａ＋及びＡ−）を意図的に不整合にすることによって除去できる。
【００３８】
図５は本発明の実施例を示しており、抵抗分離器５０６及びＰＭＯＳトランジスタ５０７を使用することによって、ＲＦ入力トランジスタ５０４，５０５のドレインノード５０２，５０３へのＣＭフィードバック５００，５０１が設置されている。この実装の利点は簡便性である。不利点は、出力電圧（Ｖｏｕｔ＋−Ｖｏｕｔ−）のＣＭをＶＤＤ依存にしうることである。
【００３９】
図６は本発明の一実施例を示し、出力電圧のＣＭが、（グランド基準である）規定の基準電圧６００と比較される。したがって、出力ＣＭはもはやＶＤＤに依存しない。不利点は、演算増幅器６０１が、その位相シフトによって制御ループを不安定にしうることである。
【００４０】
本発明の実施例をダブルバランスのギルバートタイプのミキサに関連して示しているが、本発明は適切な改善と共に、１つのスイッチングペア及び１つのＲＦトランジスタを使用するシングルバランスのミキサのような、他のタイプのミキサにも適用できる。
【００４１】
本発明の実施例の１つの潜在的利点は、ＲＦ入力トランジスタのドレイン電流からのＣＭの除去により、ＩＭ２をかなり低減させることができることである。シミュレーションの結果によると、ミキサの入力基準２次インタセプト点（ＩＩＰ２）は、本発明の適用によって、約４０ｄＢ上昇する。
【００４２】
本発明の実施例の更なる潜在的利点は、本発明がＩＭ２の抑制に加えて、ミキサの出力ＣＭを制御する手段を提供することである。ＣＭループは必ず実装されなければならないため、本発明の実装は更なる努力なしに実現される。
【００４３】
本発明の実施例の更なる潜在的利点は、本発明は低次の奇数歪み（例えばＩＭ３）を許容することである。本発明が、ＲＦ入力トランジスタのゲート−ソース間電圧を作用させることによって、間接的にドレイン電流から２次歪みを除去するコンセプトをカバーしたとしても、このようなコンセプトは高入力増幅によってゲート−ソース間電圧を低下させる。このため、これらの相互コンダクタンスを低下させ、図３に与えられる実施例の場合よりもずっと早く、（奇数次歪みの兆候として）利得圧縮を起こすことになる。負の電源レールに接続されているＲＦ入力トランジスタのソースノードを解放することによって、トランジスタが高ＲＦ入力電圧に対してそれらのＤＣ電流を増加させることが可能となり、それらの飽和電圧と同程度の大きさの増幅率を容易に扱うことができる。
【００４４】
本発明の実施例の更なる潜在的利点は、コイルを使用することなくＩＭ２を低減でき、これにより、領域制限が存在する場合に特に有益である。更に、本発明の実施例は、コイルの使用がＲＦトランジスタのドレインインピーダンスの低下を引き起こし、これにより、達成可能な変換利得を低減させるような問題を防止することができる。
【００４５】
本発明をその実施例で説明し、その実施例をかなり詳細に説明した一方で、添付した請求項の範囲を少しでも制限、又はこのような詳細な記載に限定することは出願人の意図するところではない。更なる利点及び改善は当業者にとって容易になされる。したがって本発明は、より広い態様において、装置、方法、及び図示した例を表す特定の詳細な記述に制限されない。従って、出願人の包括的な発明のコンセプトの精神又は範囲から逸脱することなく、このような詳細な説明を応用できる。
【図面の簡単な説明】
【００４６】
【図１】簡単化したシングルバランスのギルバートタイプのミキサを示している。
【図２】ダブルバランスのミキサを示している。
【図３】本発明の実施例によるミキサを示している。
【図４】不整合のｇｍ２＋及びｇｍ２−によるＩＭ２を低減するように、不整合のゲインＡ＋及びＡ−を使用した本発明の実施例によるミキサを示している。
【図５】ＰＭＯＳトランジスタに接続された、抵抗分圧器を使用した本発明の実施例によるミキサを示している。
【図６】より高いオープンループゲインを達成し、ＶＤＤ変化により敏感とならないような演算増幅器を使用した本発明の実施例によるミキサを示している。
【符号の説明】
【００４７】
１００  シングルバランスミキサ
１０１  ＲＦ入力
１０２  ＬＯ入力
１０３  スイッチングトランジスタ
１０４  ＲＦ入力トランジスタ
１０５  正の出力ブランチ
１０６  負の出力ブランチ
１０７  ドレイン電流
２００  ダブルバランスのミキサ
２０１  シングルバランスのミキサ
２０２  シングルバランスのミキサ
２０３  クロスカップリングの正の出力
２０４  クロスカップリングの負の出力
２０５  スイッチングペア
２０６  スイッチングペア
２０７  ＲＦ入力トランジスタ
２０８  ＲＦ入力トランジスタ
２０９  ドレイン電流
２１０  ドレイン電流
３００  コモンモードセンシング素子
３０１  ドレイン電流
３０２  ドレイン電流
３０３  スイッチングペア
３０４  スイッチングペア
３０５  ＲＦトランジスタ
３０６  ＲＦトランジスタ
３０７  ゲート−ソース間電圧
３０８  ゲート−ソース間電圧
４００  フィードバック経路
４０１  フィードバック経路
５００  ＣＭフィードバック
５０１  ＣＭフィードバック
５０２  ドレインノード
５０３  ドレインノード
５０４  ＲＦ入力トランジスタ
５０５  ＲＦ入力トランジスタ
５０６  抵抗分圧器
５０７  ＰＭＯＳトランジスタ
６００  基準電圧
６０１  演算増幅器
【図１】
2009071830.tif 000004
【図２】
2009071830.tif 000005
【図３】
2009071830.tif 000006
【図４】
2009071830.tif 000007
【図５】
2009071830.tif 000008
【図６】
2009071830.tif 000009
【外国語明細書】
2009071830000001.pdf