(57)【要約】【課題】  ＥＬ素子は電流の累積量（電流×時間）に応じて劣化し輝度が低下する。表示素子に用いた場合、画素ごとに電流の累積量（電流×時間）が異なるため、「焼き付き」現象となって見えてしまう。【解決手段】  駆動トランジスタと、前記駆動トランジスタのゲート−ソース間に接続された容量と、前記駆動トランジスタのドレインと前記入力端子との間に直列に設けられた抵抗素子および第１スイッチと、前記第１スイッチが閉じている期間に、前記駆動トランジスタのゲートと前記抵抗素子の前記駆動トランジスタから遠いほうの端子とを接続する第２スイッチと、前記駆動トランジスタのドレイン電流が前記出力端子から前記発光素子に流れる駆動電流の経路上に設けられた第３スイッチとを有し、前記抵抗素子は、電流の累積量に応じて抵抗値が増加する素子であることを特徴とする発光素子の駆動回路。【選択図】  図１
2009080272.tif 000002
【特許請求の範囲】
【請求項１】
入力端子から入力される信号電流に応じて、出力端子から発光素子に駆動電流を出力する発光素子の駆動回路であって、
駆動トランジスタと、前記駆動トランジスタのゲート−ソース間に接続された容量と、前記駆動トランジスタのドレインと前記入力端子との間に直列に設けられた抵抗素子および第１スイッチと、前記第１スイッチが閉じている期間に、前記駆動トランジスタのゲートと前記抵抗素子の前記駆動トランジスタから遠いほうの端子とを接続する第２スイッチと、前記駆動トランジスタのドレイン電流が前記出力端子から前記発光素子に流れる駆動電流の経路上に設けられた第３スイッチとを有し、前記抵抗素子は、電流の累積量に応じて抵抗値が増加する素子であることを特徴とする発光素子の駆動回路。
【請求項２】
前記駆動電流の出力端子が前記駆動トランジスタのドレインである請求項１に記載の発光素子の駆動回路。
【請求項３】
前記駆動電流の出力端子が前記抵抗素子の前記駆動トランジスタから遠いほうの端子である請求項１に記載の発光素子の駆動回路。
【請求項４】
前記抵抗素子が、前記信号電流および前記駆動電流を逆方向に流すＰＮ接合ダイオードである請求項１ないし３のいずれか１項に記載の発光素子の駆動回路。
【請求項５】
前記抵抗素子が、逆方向の２つのＰＮ接合ダイオードの直列接続である請求項１ないし３のいずれか１項に記載の発光素子の駆動回路。
【請求項６】
前記抵抗素子が中間節点を有し、前記駆動電流の出力端子が前記抵抗素子の中間節点である請求項１に記載の発光素子の駆動回路。
【請求項７】
前記抵抗素子の端子間を短絡する第４のスイッチをさらに有する請求項６に記載の発光素子の駆動回路。
【請求項８】
前記抵抗素子が、中間節点から両端子に向かう２つのＰＮ接合ダイオードの直列接続である請求項６または７に記載の発光素子の駆動回路。
【請求項９】
発光素子と前記発光素子に駆動電流を供給する駆動回路との組が行方向と列方向に配列され、前記駆動回路を行ごとに選択する走査線と、前記選択された駆動回路に信号電流を供給する信号線とが設けられた表示装置であって、
前記駆動回路が、駆動トランジスタと、前記駆動トランジスタのゲート−ソース間に接続された容量と、前記駆動トランジスタのドレインと前記入力端子との間に直列に設けられた抵抗素子および第１スイッチと、前記第１スイッチが閉じている期間に、前記駆動トランジスタのゲートと前記抵抗素子の前記駆動トランジスタから遠いほうの端子とを接続する第２スイッチと、前記駆動トランジスタのドレイン電流が前記出力端子から前記発光素子に流れる駆動電流の経路上に設けられた第３スイッチとを有し、前記抵抗素子は、電流の累積量に応じて抵抗値が増加する素子であることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流を注入して発光するエレクトロルミネッセンス素子（以後ＥＬ素子と言う）を画像表示に使用したアクティブマトリクス型表示装置に関するものである。
【背景技術】
【０００２】
近年、エレクトロルミネセンス（ＥＬ）素子を用いた表示装置がＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）やＬＣＤ（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）に替わる表示装置として注目されている。その中でも、素子に流れる電流によって発光輝度が制御される電流制御型の発光素子である有機ＥＬ素子の応用開発が活発に行われている。発光波長の異なる３色の有機ＥＬ素子を駆動回路とともに基板上に多数並列したカラー表示パネルも開発されている。
【０００３】
駆動回路１には、使用されるＴＦＴ素子の特性バラツキに強い電流書き込み型が一般的に採用される。この場合、信号線４に供給される表示信号は電流信号である。図８は特許文献１に提案された電流書き込み型駆動回路（ただし駆動トランジスタをＰチャネルに変えた）の構成例である。図９は図８の駆動回路に入力される走査線Ｐ１、Ｐ２に与えられる制御信号のタイムチャートである。
【０００４】
図８の駆動回路１は、入力電流Ｉｄａｔａに応じた駆動電流をＥＬ素子に出力する。入力電流は信号線ｄａｔａからトランジスタＭ１のドレインに入力される。Ｍ１のドレインは、駆動回路１の電流信号の入力端子である。駆動電流はＭ３のドレインからＥＬ素子に供給される。図８においてはＭ３のドレインが出力端子になっている。
【０００５】
駆動回路１は、さらに、駆動トランジスタＭ３のドレインとドレインとの間を開閉するスイッチングトランジスタＭ２とを備えている。さらに、スイッチングトランジスタＭ２がオン（スイッチとして閉じた動作）のときオンになって、信号線ｄａｔａの信号電流を駆動トランジスタＭ３のドレインに導くスイッチングトランジスタＭ１と、Ｍ１とＭ２がオフのときにオンになって、駆動トランジスタＭ３のドレイン電流を、駆動電流としてＥＬ素子ＥＬに流すスイッチングトランジスタＭ４とが設けられている。Ｍ１，Ｍ２、Ｍ４は、駆動トランジスタＭ３のドレイン電流を、信号電流の経路に接続するか駆動電流の経路に接続するかを切り替える、電流経路切り替えの手段である。
【０００６】
さらに、駆動回路１には、発光電源線ＰＶｄｄ、信号線ｄａｔａ及び走査線Ｐ１、Ｐ２が接続され書き込み動作と点灯動作が行なわれる。書き込み時はＰ１＝Ｈ、Ｐ２＝Ｌにして、駆動トランジスタＭ３をダイオード接続状態にして、信号線から供給される信号電流Ｉｄａｔａを流す。この電流の大きさに応じてソース−ゲート間に電圧が発生し、保持容量Ｃ１が充電される。
【０００７】
点灯時はＰ１＝Ｌ、Ｐ２＝Ｈになり、駆動トランジスタＭ３のドレイン端子はＥＬ素子の電流注入端子（この場合はアノード端子）に接続される。Ｍ３のゲートはドレインから切り離されるので、書き込み時に保持容量Ｃ１に充電された電圧がそのまま維持され、駆動トランジスタＭ３のゲート電圧になる。それに応じた電流がドレインに流れる。保持容量Ｃ１の電圧はＭ３のゲート−ソース間閾値電圧およびドレイン電流対ドレイン−ソース間電圧の関係（以下、電流電圧特性という）に依存するが、それによって決定されるＭ３のドレイン電流は、閾値電圧と電流電圧特性の違いがキャンセルされて概ね信号電流Ｉｄａｔａに一致する。この結果、ＥＬ素子は信号電流Ｉｄａｔａに応じた輝度で点灯する。
【０００８】
ところで、ＥＬ素子には長時間点灯すると輝度低下を起す劣化現象がある。
【０００９】
図４は、定電流駆動を続けたＥＬ素子の輝度の低下を示す図である。Ｘ軸は点灯時間、Ｙ軸は表示輝度である。点灯開始時刻を０とし、経過時間Ｔ１までは初期輝度Ｌ０から輝度Ｌ１まで比較的急速に輝度が低下する。時間Ｔ１以後は緩やかな輝度低下を示す。点灯時間Ｔ１までを初期劣化期間と言い、以後を後期劣化期間と言う。大抵のＥＬ素子では初期劣化期間は短く、短時間エージング行なうことで初期劣化を終了させることができる。したがって多くの場合、表示パネルとしては点灯時間Ｔ１から始まる後期劣化期間を使用することになる。
【００１０】
劣化の進み方は、経過時間中に流れた電流の大きさと経過時間に依存する。長時間発光を続けた画素とその周りの画素とで劣化の度合いが異なるため、表示画像を切り替えてそれらの画素が同一輝度になるような画像を表示しても、長時間の表示画像が「焼き付き」となって残って見える。とくに、デジタルカメラや携帯機器では、撮影情報、時計、各種状態説明などを画面の１箇所に固定して表示するため、その表示が「焼きつく」おそれがある。「焼き付き」は２％程度の輝度差でも識別されるとされており、製品保証期間をＴ１からＴ２とし、初期劣化後の時間Ｔ１での輝度をＬ１、経過時間Ｔ２での輝度をＬ２とすると、（Ｌ１−Ｌ２）／Ｌ１を２％未満にする必要がある。
【特許文献１】米国特許第６３７３４５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、現状のＥＬ素子は、製品保証期間（製品によって異なり、およそ１００００−１０００００時間）の輝度低下を２％未満に抑えることは難しい。そのため「焼き付き」が大きな問題であった。
【課題を解決するための手段】
【００１２】
本発明は、入力端子から入力される信号電流に応じて、出力端子から発光素子に駆動電流を供給する発光素子の駆動回路であって、
駆動トランジスタと、前記駆動トランジスタのゲート−ソース間に接続された容量と、前記駆動トランジスタのドレインと前記入力端子との間に直列に設けられた抵抗素子および第１スイッチと、前記第１スイッチが閉じている期間に、前記駆動トランジスタのゲートと前記抵抗素子の前記駆動トランジスタから遠いほうの端子とを接続する第２スイッチと、前記駆動トランジスタのドレイン電流が前記出力端子から前記発光素子に流れる駆動電流の経路上に設けられた第３スイッチとを有し、前記抵抗素子は、流れた電流の累積量に応じて抵抗値が増加する素子であることを特徴とする。
【発明の効果】
【００１３】
（効果１）
本発明によれば、簡単な構成で各画素の点灯経歴による発光素子の劣化を低減したＥＬパネルができる。
【００１４】
（効果２）
本発明によれば、外部メモリを必要とせず各画素の発光素子の劣化を補正できるので、高精細化に伴う画素数増加によってコストが影響されない劣化補正（焼き付き補正）が施されたＥＬパネルができる。
【００１５】
（効果３）
本発明によれば、劣化補正メモリとしての外部ＲＡＭ（ＲＯＭは高価）を必要とせず各画素の発光素子の劣化を補正できるので、ＥＬ端子間検出やＥＬ導通電流を測定する動作が不安定且つ電圧時間を要とする劣化検出動作は必要としない。このため製品使用者にＥＬ劣化現象（焼き付き）を悟られずに電源起動とともに直ちに「焼き付き」の無い正常画面を表示可能なＥＬパネルができる。
【発明を実施するための最良の形態】
【００１６】
発光素子は、劣化によって輝度が低下するだけでなく、その端子電圧も変動（一般に上昇）する。図８の駆動回路でＥＬ素子の端子電圧が上昇しても、駆動ＴＦＴ（Ｍ３）が飽和動作領域内にある限りはＥＬに流れる電流はほとんど変化しない。電流と輝度の関係が変化せず、同じ電流に対してつねに一定の輝度が保たれるなら、ＥＬ素子の端子電圧変動があっても輝度は低下しない。しかし、上で述べたように、有機ＥＬ素子の輝度は、一定電流のもとでも時間とともに低下していくので、電流を一定に保つだけでは輝度の低下を防ぐことは出来ない。
【００１７】
本発明は、有機ＥＬ発光素子（以下発光素子と略す）を用いた表示装置において、発光素子の輝度の低下を、模擬的に「劣化」するモデル素子の電圧変化と見做して、その電圧変化に応じて発光素子に流す電流を増加させるものである。個々の駆動回路にモデル素子を設けて、ＥＬに流れる電流と同じ電流、または一定の倍率の電流をモデル素子に流すことにより、発光素子の劣化の進行にあわせてモデル素子の電圧が変化する。モデル素子の電圧変化に応じて、発光素子に信号電流に対して補正した電流を流すことにより、信号電流に対して一定の輝度を保つことができる。
【００１８】
モデル素子は、表示装置の各発光素子の駆動回路内に設けられる。モデル素子は、電流を流しつづけることにより抵抗値が上昇し、端子間電圧が上昇する性質を持つ抵抗素子である。
【００１９】
駆動回路から駆動電流が出力されるときに、この抵抗素子にも同じ駆動電流が流れるようにすると、発光素子に流れるのと同じ電流が、同じ時間、抵抗素子に流れる。もしくは、駆動回路に信号電流が書き込まれるとき、抵抗素子にも同じ信号電流が流れるようにすると、発光素子に流れるのと同じ電流が、書き込み時間対発光時間の比で決まる時間比で、抵抗素子に流れる。いずれの場合も、発光素子の電流累積量に比例した電流の累積が抵抗素子に生じるので、その抵抗値の変化から発光素子の輝度低下量を知ることができる。このように、抵抗素子は発光素子の劣化のモデルになっている。以下この抵抗素子を劣化モデル素子と呼ぶことにする。
【００２０】
次に、劣化モデル素子の具体例を挙げて説明する。
【００２１】
電流の累積量（＝電流×時間）で端子電圧が変化する素子として、図３（ａ）に示すＰＮダイオードの逆方向ジャンクション抵抗がある。ＰＮダイオード３１に逆方向電流Ｉ３２を流すと、ほぼ電流に比例した電圧Ｖが端子間に発生する。この電流電圧特性を図３（ｃ）に示す。電流−電圧特性は図３（ｃ）のＡからＢの向きに時間とともに変化し、同じ電流Ｉｄａｔａに対して端子間電圧はＶ１からＶ２に増加する。
【００２２】
図３（ａ）をそのまま劣化モデル素子として使ってもよいが、図３（ｂ）のように２つのＰＮ接合ダイオード３１，３３を逆方向に直列に接続したものを劣化モデル素子とすることもできる。ダイオードの順方向バイアスは逆方向バイアスよりずっと小さいので無視できて、電圧電流特性はやはり図３（ｃ）のようになる。時間変化も図３（ｃ）のＡ→Ｂのように生じる。すなわち、逆方向に直列接続した２つのＰＮ接合ダイオード３１，３３は、１つの劣化モデル素子と考えることができる。図３（ａ）の劣化モデル素子に比べて、電流方向を気にせずに用いることができる利点がある。
【００２３】
駆動回路はＰＭＯＳ及びＮＭＯＳトランジスタから構成されるので、ＰＮジャンクションは駆動回路と同じ製造プロセスで作成することができる。端子電圧の大きさはＰＮジャンクションのパラメータを変えることで調整できる。電流の累積量に対する変化量はＰＮジャンクション幅で調節することができる。発光素子の劣化特性がＲＧＢで異なるとき、それぞれの劣化特性に合わせてＰＮジャンクション幅を設定してもよい。
【００２４】
以下、本発明に係る発光素子の駆動回路の最良の形態について、図面を参照して具体的に説明する。
【実施例１】
【００２５】
図１は本発明の第１の実施例の駆動回路である。
【００２６】
図１の駆動回路１は、信号線ｄａｔａに供給される信号電流Ｉｄａｔａを入力信号として、これを駆動電流に変換し発光素子ＥＬに駆動電流を供給する。
【００２７】
信号電流ＩｄａｔａはトランジスタＭ１によって駆動回路１に入力される。Ｍ１のソースが信号線ｄａｔａに接続されている節点が駆動回路１の入力端子になっている。また、発光素子ＥＬに流れる駆動電流は、トランジスタＭ３のドレインから供給される。トランジスタＭ３のドレインが駆動回路１の出力端子である。
【００２８】
図１の駆動回路１は、駆動トランジスタＭ３と、駆動トランジスタＭ３のゲート−ソース間に接続された容量Ｃ１と、第１スイッチとなるトランジスタＭ１，第２スイッチとなるトランジスタＭ２，第３スイッチとなるトランジスタＭ４とを備えている。さらに、駆動トランジスタＭ３のドレインと信号線ｄａｔａとの間に、トランジスタＭ１と直列に接続された抵抗素子Ｙ１が挿入されている。
【００２９】
トランジスタＭ２は、図１では駆動トランジスタＭ３のゲートとトランジスタＭ１のソース（信号線ｄａｔａに接続されている端子）との間に設けられている。第２スイッチは、トランジスタＭ１がオンになり第１スイッチが閉じている期間に、駆動トランジスタＭ３のゲートと抵抗素子Ｙ１の駆動トランジスタＭ３から遠いほうの端子とを接続して同電位にするためのスイッチである。したがって、トランジスタＭ２は、駆動トランジスタＭ３のゲートとトランジスタＭ１のドレイン（抵抗素子Ｙ１に接続されている端子）との間に設けられていてもよい。
【００３０】
トランジスタＭ４は、駆動トランジスタＭ３のドレインと発光素子ＥＬとの間に設けられ、第３のスイッチとして、閉じたときに、駆動トランジスタＭ３のドレイン電流を駆動電流として発光素子ＥＬに導く。第３スイッチは、駆動電流の経路上のどこに設けられていてもよく、発光素子ＥＬの下流側にあってもよい。
【００３１】
図８の駆動回路との違いは、駆動トランジスタＭ３のドレインとスイッチングトランジスタＭ１のドレインとの間に、２端子の抵抗素子Ｙ１が挿入されていることである。
【００３２】
抵抗素子Ｙ１は劣化モデル素子であって、図３（ａ）または（ｂ）いずれを用いてもよい。電流信号が書き込まれるときに抵抗素子Ｙ１を流れるので、ＥＬの駆動電流と同じ電流が、書き込み時間対ＥＬ発光時間の比で決まる時間比で、抵抗素子Ｙ１に流れる。発光素子ＥＬの電流累積量に比例した電流の累積が抵抗素子Ｙ１に生じるので、その抵抗値の変化から発光素子ＥＬの輝度低下量を知ることができる。
すなわち、抵抗素子Ｙ１は劣化モデル素子として機能する。
【００３３】
図１の駆動回路の動作を図２及び図５を用いて説明する。
図５は駆動トランジスタＭ３のゲート−ソース間電圧Ｖｇ（以下、ゲート電圧という。負の値をとるが絶対値を指すことにする。）をパラメータとする、ドレイン−ソース間電圧Ｖｄ（以下、ドレイン電圧という。これも絶対値を指す）とドレイン電流Ｉｄ（ソースからドレインへの方向を正とする）の関係を示す。
【００３４】
図２ａは、初期状態（素子ができた直後の状態または初期劣化を経た後の状態をいう、以下同様）における電流設定（書き込み）期間の等価回路である。
【００３５】
劣化モデル素子Ｙ１はまだ電流による「劣化」がない状態にあり、信号電流Ｉｄａｔａが流れたときの端子間電圧は初期値Ｖｙ１である。書き込み期間中は、劣化モデル素子の２端子のうち駆動トランジスタＭ３のドレイン端子に接続されている端子とは反対側の端子が駆動トランジスタＭ３のゲートに接続されているので、駆動トランジスタＭ３のドレイン電圧Ｖｄ１とゲート電圧Ｖｇ１は信号電流Ｉｄａｔａに応じて決定され、
Ｖｇ１−Ｖｄ１＝Ｖｙ１（Ｉｄａｔａ）
の関係にある。図５における曲線Ａは、ゲート電圧Ｖｇ１のときのドレイン電圧対ドレイン電流の関係を表している。
【００３６】
図２ｂは初期状態における点灯期間の等価回路である。点灯期間に移ってもゲート電圧Ｖｇ１は変わらないので、駆動トランジスタＭ３は図５の曲線Ａの上で動作する。
【００３７】
発光素子ＥＬの特性を図５の曲線ａで示した。電源電圧ＰＶｄｄを起点としてＶｄの負の方向に向かった曲線になっているのは、発光素子ＥＬの端子間電圧と駆動トランジスタＭ３のドレイン電圧Ｖｄの和が電源電圧に等しいことを図５の上で示すためである。
【００３８】
電流Ｉｄａｔａにおける発光素子ＥＬの端子電圧をＶｅ１とすると駆動トランジスタＭ３のドレイン電圧はＶｄ＝（ＰＶｄｄ−Ｖｅ１）になる。図５において、駆動トランジスタＭ３は曲線Ａ上で動作しているので、発光素子ＥＬには上記Ｖｄで決まる曲線Ａ上の電流Ｉｄ１が注入される。
【００３９】
図２ｃは累積点灯輝度（＝輝度×時間）が大きくなり発光素子ＥＬが劣化した状態における書き込み期間の等価回路である。
【００４０】
このとき、劣化モデル素子Ｙ１には電流「劣化」が発生しているので信号電流Ｉｄａｔａが流れたときの端子間電圧Ｖｙ２は初期値より大きくなる。このとき、同じ信号電流Ｉｄａｔａを流すために、駆動トランジスタＭ３のゲート電圧Ｖｇ２はＶｇ１より大きくなり、ドレイン電圧Ｖｄ２はＶｄ１より小さくなる。その間には
Ｖｇ２−Ｖｄ２＝Ｖｙ２（Ｉｄａｔａ）
の関係がある。図５における曲線Ｂは、ゲート電圧Ｖｇ２のときのドレイン電圧対ドレイン電流の関係を表し、ゲート電圧Ｖｇ２とドレイン電圧Ｖｄ２の値が曲線Ｂ上の点として示されている。
【００４１】
このように、劣化モデル素子Ｙ１を駆動トランジスタＭ３のゲートとドレイン間に入れることにより、劣化モデル素子Ｙ１の端子間電圧の増加が駆動トランジスタＭ３のゲート電圧、すなわち保持容量の電圧に反映される。
【００４２】
図２ｄは、劣化状態での点灯期間の等価回路である。発光素子ＥＬの端子間電圧は劣化によって電圧が増大するので図５の曲線ｂのようになる。曲線Ｂとｂの交点が点灯期間の動作点である。発光素子ＥＬの端子間電圧はＶｅ２で与えられ、駆動トランジスタＭ３のドレイン電位はＶｄ＝（ＰＶｄｄ−Ｖｅ２）になる。発光素子ＥＬには交点の電流Ｉｄ２が流れる。
【００４３】
駆動トランジスタＭ３のゲート電圧Ｖｇが初期状態より大きくなっているので、発光素子ＥＬを流れる電流Ｉｄ２は初期状態での電流Ｉｄ１より大きくなる。これは発光素子の輝度低下を補う方向の変化である。ゲート電圧Ｖｇの増加は劣化モデル素子の端子間電圧Ｖｙの増加によるものであるから、劣化モデル素子の端子間電圧の時間変化を発光素子の輝度の時間変化に合うように調整することにより、輝度低下を相殺することができる。
【００４４】
劣化モデル素子の電圧変化Ｖｙ２−Ｖｙ１を固定したときの、劣化前後の発光素子の電流比Ｉｄ２／Ｉｄ１は、駆動トランジスタＭ３の劣化補正能力を示すパラメータである。この比は駆動トランジスタＭ３のコンダクタンスに依存し、したがって設計によって変えることができる。
【００４５】
駆動トランジスタＭ３の飽和領域におけるドレイン電流の傾き、および発光素子の端子間電圧増加は、劣化補正能力を小さくする要因であるが、ドレイン電流の傾きが極端に大きくない限りは劣化モデル素子の電圧変化を大きくすることにより吸収できる。
【００４６】
本実施例の駆動回路においては、劣化モデル素子Ｙ１には書き込み期間のみ電流が供給される。このため、劣化モデル素子と発光素子とでは電流の累積値が大きく異なることになる。走査線が２６２．５行のＱＶＧＡ表示パネル場合、劣化モデル素子と発光素子の累積電流比は１／２６１．５になる。劣化モデル素子はこの場合ＥＬの輝度変化より２６１．５倍速く「劣化」するように設定される。つまりこの倍率に応じて大きな電圧変化になるよう調節されなければならない。
【実施例２】
【００４７】
図６は本発明の第２の実施例の駆動回路である。図１と異なる点は、トランジスタＭ４が、劣化モデル素子Ｙ１とスイッチングトランジスタＭ１の接続点と発光素子ＥＬの間に設けられていることである。このため、発光素子ＥＬへの駆動電流は劣化モデル素子を経過して流れる。劣化モデル素子Ｙ１は図３（ａ）（ｂ）いずれでも用いることができる。
【００４８】
書き込み期間における動作は実施例１と同じである。点灯期間には劣化モデル素子と発光素子ＥＬを直列に電流が流れるので、図５の曲線ａ、ｂが、発光素子ＥＬと劣化モデル素子を直列接続した回路の電流対電圧特性に置き換わる。しかし、劣化後の駆動トランジスタＭ３のゲート電圧は、実施例１と同じだけ増加するので、ＥＬ電流が増加することに変わりはなく、同様の補償効果が得られる。
【００４９】
劣化モデル素子Ｙ１は、信号電流経路だけでなく駆動電流経路の上にもあるので、劣化モデル素子Ｙ１と発光素子ＥＬには大部分の時間同じ電流が流れ、ほぼ同じ電流累積が生じる。したがって実施例１のような電流の時間デューティによる劣化速度の調整は不要である。
【実施例３】
【００５０】
図７は本発明の第３の実施例の駆動回路である。
【００５１】
駆動トランジスタＭ３のドレインとスイッチングトランジスタＭ１及びＭ２の接続点との間に、図３（ｂ）で説明した抵抗素子を挿入する。すなわち、２つのダイオードＹ２、Ｙ３がその接続点から両端子に向かって順方向に接続された構成を、本実施例における劣化モデル素子とする。Ｙ２とＹ３の接続点にトランジスタＭ４を介して発光素子ＥＬが接続される。
【００５２】
ダイオードＹ２、Ｙ３のうち駆動トランジスタＭ３から遠いほうのダイオードＹ２が信号電流経路に対して逆方向に接続されている。駆動トランジスタに近いダイオードＹ３は順方向に信号電流が流れる。信号電流の累積に応じて端子間電圧が変化するのはＹ２のほうである。
【００５３】
劣化モデル素子Ｙ２＋Ｙ３の両端には走査信号Ｐ２で動作するトランジスタＭ５が接続されており、駆動電流を発光素子ＥＬに流すときに劣化モデル素子Ｙ２＋Ｙ３の両端を短絡する。したがって駆動トランジスタＭ３のドレイン電流は、ダイオードＹ２とＹ３の両方を順方向に流れて、中間節点すなわちＹ２とＹ３の接続点から発光素子ＥＬに供給される。実施例２の回路では、発光素子の駆動電流が抵抗値の大きい逆方向のダイオードに流れるので、その分電源電圧ＰＶｄｄが高くなり、消費電力が大きくなる。一方、本実施例の回路では、駆動電流が順方向に２つのダイオードを流れるので消費電力は少なくて済む。トランジスタＭ５がないときは、Ｙ３にのみ順方向に駆動電流が流れる。その場合も実施例２に比べると消費電力が少なくなる。
【００５４】
なお、図７の劣化モデル素子Ｙ２，Ｙ３の各々を図３（ｂ）の素子にすることもできる。その場合は消費電力が実施例２と同じになるが、発光素子を流れるのと同じ時間劣化が進むので、電流の時間デューティによる劣化速度の調整は不要である。
【実施例４】
【００５５】
図１０は、本発明の第４の実施例である有機ＥＬを用いたカラー表示パネルの全体構成を示すブロック図である。
【００５６】
表示領域２には、マトリクス状に画素が配列し、各画素には有機ＥＬ発光素子（不図示）と実施例１で説明した図１の駆動回路１が配置されている。カラー表示するため、各画素はＲＧＢ三原色のＥＬ素子とそれらを駆動する３つ画素の組みから構成される。ＥＬ素子は列方向に同色で３列周期でＲＧＢ３色が配列されている。
【００５７】
駆動回路１には対応する列の信号線４と走査線７が接続される。行を選択する走査線７の制御信号によって、選択された行の駆動回路１は、対応する信号線４に供給される表示信号を取り込む。走査線の制御信号が次行に移行すると、各々の駆動回路１が、取り込まれた表示信号に応じた輝度で付随するＥＬ素子を点灯させる。
【００５８】
各走査線７の制御信号は、行クロックＫＲと行走査開始信号ＳＰＲが入力される行数分のレジスタブロックからなる行レジスタ６によって生成される。
【００５９】
各信号線４に供給される表示信号は、ＥＬ素子の各列に対応して配置された列数分の列制御回路３によって生成される。列制御回路３はＲ，Ｇ，Ｂの３系統で構成され、各系統の列制御回路３には対応する色の映像信号ＶＩＤＥＯが入力され、ＲＧＢ共通のサンプリング信号ＳＰ及び水平制御信号８に同期して表示信号を生成して各列の信号線４に供給する。
【００６０】
制御回路９には映像信号ＶＩＤＥＯ９に対応した水平同期信号ＳＣが入力され水平制御信号８を生成する。サンプリング信号ＳＰは列制御回路３の１／３の数のレジスタからなる列レジスタ５によって生成される。列レジスタ５には列クロックＫＣと列走査開始開始信号ＳＰＣ及び主に列レジスタのリセット動作を行なう水平制御信号８が入力される。
【００６１】
テスト画像を表示し続けると、それぞれの発光素子の累積電流によって劣化モデル素子Ｙ１の電圧が変化する。画素によって駆動電流が異なるので各劣化モデル素子の電圧変化量が異なり、その結果、一定時間経過後、画面全体を白にすると画面全体が一様な発光輝度になり、テスト画像が焼きついて見えることがない。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施例１の駆動回路である。
【図２】図１の駆動回路の動作を説明する図である。
【図３】劣化モデル素子の具体例と電流対電圧特性である。
【図４】定電流で駆動したときの発光素子の輝度変化を示す図である。
【図５】実施例１の駆動回路の動作を説明する図である。
【図６】本発明の第２の実施例の駆動回路である。
【図７】本発明の第３の実施例の駆動回路である。
【図８】従来の発光素子の駆動回路である。
【図９】図１、図６、図７、図８に使用される走査信号のタイムチャートである。
【図１０】本発明の第４の実施例のカラーＥＬ表示装置のブロック図である。
【符号の説明】
【００６３】
１  駆動回路
２  表示領域
３  列制御回路
４  信号線
５  列レジスタ
６  行レジスタ
７  走査線
８  水平制御信号
９  制御回路
Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５  トランジスタ
Ｙ１，Ｙ２，Ｙ３  劣化モデル素子
Ｐ１、Ｐ２、７  走査線
Ｄａｔａ、４  信号線
ＰＶｄｄ  電源線
Ｃ１  保持容量
【図１】
2009080272.tif 000003
【図２】
2009080272.tif 000004
【図３】
2009080272.tif 000005
【図４】
2009080272.tif 000006
【図５】
2009080272.tif 000007
【図６】
2009080272.tif 000008
【図７】
2009080272.tif 000009
【図８】
2009080272.tif 000010
【図９】
2009080272.tif 000011
【図１０】
2009080272.tif 000012