(57)【要約】  【課題】ドレイン−ゲート間に、過電圧保護用のツエナーダイオードを有するＭＯＳ型半導体装置において、過電圧による破壊耐量をさらに向上させる過電圧保護機能内蔵型ＭＯＳ型半導体装置を提供すること。  【解決手段】ツエナーダイオード１６に電気的に接続されたドレイン領域１６表面に、主ＩＧＢＴもしくはＭＯＳＦＥＴのウェル４よりも深いｎ型領域１７を形成する過電圧保護機能内蔵型ＭＯＳ型半導体装置とする。【選択図】        図１
2009111304.tif 000002
【特許請求の範囲】
【請求項１】
一導電型半導体基板の一方の主面に、他導電型ベース領域と、該他導電型ベース領域内の表面層に選択的に形成されるソース領域と、該ソース領域表面と前記一導電型半導体基板表面とに挟まれる前記他導電型ベース領域表面にゲート絶縁膜を介して載置されるゲート電極を備えるＭＯＳゲート構造を有し、さらに、前記一方の主面に、該ＭＯＳゲート構造を取り囲む耐圧構造部と該耐圧構造部を取り囲む一導電型ドレイン領域とを備え、該ドレイン領域表面と前記ゲート電極との間にツエナーダイオードが電気的に接続され、前記一方の主面と他方の主面間に主電流が流れる構造を有する過電圧保護機能内蔵型ＭＯＳ型半導体装置において、前記一導電型ドレイン領域は、前記ＭＯＳゲート構造を構成する前記他導電型ベース領域よりも前記一方の主面からの深さが深い領域として形成されていることを特徴とする過電圧保護機能内蔵型ＭＯＳ型半導体装置。
【請求項２】
前記一導電型ドレイン領域の深さが、前記他方の主面に形成される拡散領域に到達していることを特徴とする請求項１記載の過電圧保護機能内蔵型ＭＯＳ型半導体装置。
【請求項３】
前記一導電型ドレイン領域と前記他方の主面に形成される拡散領域とが切断面に沿って形成される一導電型低抵抗層により連結されていることを特徴とする請求項１記載の過電圧保護機能内蔵型ＭＯＳ型半導体装置。
【請求項４】
前記切断面に沿って形成される一導電型低抵抗層は、リン雰囲気で行われるレーザーダイシングにより形成されることを特徴とする請求項３記載の過電圧保護機能内蔵型ＭＯＳ型半導体装置の製造方法。
【請求項５】
前記切断面に沿って形成される一導電型低抵抗層は、ダイシングした後にイオン注入とそれに続く熱処理によって形成されることを特徴とする請求項３記載の過電圧保護機能内蔵型ＭＯＳ型半導体装置の製造方法。
【請求項６】
一導電型半導体基板の一方の主面に、他導電型ベース領域と、該他導電型ベース領域内の表面層に選択的に形成されるソース領域と、該ソース領域表面と前記一導電型半導体基板表面とに挟まれる前記他導電型ベース領域表面にゲート絶縁膜を介して載置されるゲート電極を備えるＭＯＳゲート構造を有し、さらに、前記一方の主面に、該ＭＯＳゲート構造を取り囲む耐圧構造部と該耐圧構造部を取り囲む一導電型ドレイン領域とを備え、該ドレイン領域表面と前記ゲート電極との間にツエナーダイオードが電気的に接続され、前記一方の主面と他方の主面間に主電流が流れる構造を有する過電圧保護機能内蔵型ＭＯＳ型半導体装置において、前記一導電型半導体基板の一方の主面に形成される前記一導電型ドレイン領域内表面に形成されるトレンチと、該トレンチの内表面に形成される一導電型拡散層を備えることを特徴とする過電圧保護機能内蔵型ＭＯＳ型半導体装置。
【請求項７】
半導体装置がＭＯＳＦＥＴであることを特徴とする請求項１乃至６のいずれか一項に記載の過電圧保護機能内蔵型ＭＯＳ型半導体装置またはその製造方法。
【請求項８】
半導体装置がＩＧＢＴであることを特徴とする請求項１乃至６のいずれか一項に記載の過電圧保護機能内蔵型ＭＯＳ型半導体装置またはその製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート駆動型縦型パワーＭＯＳ型半導体装置であるＩＧＢＴもしくはパワーＭＯＳＦＥＴに過電圧が印加された場合に、その過電圧による半導体装置の破壊を防止する構造を内蔵するＭＯＳ型半導体装置の改良に関する。
【背景技術】
【０００２】
従来技術では、ＩＧＢＴやＭＯＳＦＥＴなどのＭＯＳ型半導体装置単体の過電圧保護として、コレクタ（またはドレイン）・ゲート間に複数のツエナーダイオードまたは双方向ツエナーダイオードを直列に接続する構成が公知として広く知られている。図９に、そのような双方向ツエナーダイオードを内蔵するＭＯＳ型半導体装置の要部断面図を、また図１０には前記双方向ツエナーダイオードを含む過電圧保護デバイスを備えるＭＯＳ型半導体装置の等価回路図を、それぞれ示す。図１０の等価回路に示すように、メインのＭＯＳ型半導体装置３０の耐圧よりもより低い耐圧でブレークダウンするように設計されたツエナーダイオード３３をドレイン−ゲート間に設ける。その結果、メインのＭＯＳ型半導体装置３０の耐圧より高い電圧のサージ電圧が印加された場合、ツエナーダイオード３３がブレークダウンして電流が流れる。その際、ＭＯＳ型半導体装置３０のゲート電極がバイアスされてオン状態になり、コレクタ（またはドレイン）にオン電流が流れることにより、大きなサージエネルギーをＭＯＳ型半導体装置全体で吸収しようとするものである。前記ツエナーダイオードは図９の符号１６で示すように、ＭＯＳ型半導体装置の単体チップの上のコレクタ（ドレイン）−ゲート間に絶縁膜を介してポリシリコンなどによってモノリシックに形成されている。
【０００３】
このようなＭＯＳ型半導体装置として、メインのドレイン電極に過電圧が印加された場合、第二（サブ）のＭＯＳ型半導体装置のオン電流を介して、ドレインーゲート間に逆向き直列接続されたツエナーダイオードを通してメインのＭＯＳ型半導体装置をオンさせることにより、過電圧からメインのＭＯＳ型半導体装置を保護する構造が知られている（特許文献１）。
また、ＩＧＢＴのコレクタ−ゲート間に、ＩＧＢＴの耐圧より１００Ｖ以上低く、１０〜２０ｍＡの電流値での動作抵抗が５ｋΩ以下であるツエナーダイオードを接続させる構造が知られている（特許文献２）。
ＩＧＢＴの逆方向サージ耐量を向上させるために設けられる逆導通ダイオードを備えるＩＧＢＴの公知の構造が、電源電圧をコレクタ−エミッタ間に逆方向に誤接続した場合、ＩＧＢＴが破壊されるという問題点を解決するために、逆導通ダイオードとコレクタ間に抵抗を接続することが知られている（特許文献３）。
アップドレイン型のＭＯＳＦＥＴとすることによるオン抵抗の増大を防ぐために、表面に設けられる深くて高濃度のｎ+層を、トレンチを用いて面積を増大させずに形成する方法が記載されている（特許文献４、５）。
【特許文献１】特開平１０−３２１８５７号公報（００１１段落、図１）
【特許文献２】特開２００１−１５３０１１号公報（要約、図１）
【特許文献３】特開２００６−３３２１８２号公報（００１１段落、要約）
【特許文献４】特開２００１−１２７２９４号公報（要約）
【特許文献５】特開２００４−３６３３０２号公報（０００７〜０００９段落）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前述の図１０の等価回路に示すように、メインのＭＯＳ型半導体装置３０の耐圧よりもより低い耐圧でブレークダウンするように設計されたツエナーダイオード３３をドレイン−ゲート間に設ける構造を有するＩＧＢＴでは、高いサージ耐量を得ることができるが、以下のような不都合が発生する場合のあることが分かった。
まず、図９に示すように、このＩＧＢＴには、ツエナーダイオード１６と直列に導電接続されているドレイン領域７が設けられている半導体基板の表面層の下方に、主として高抵抗のドリフト層３からなる抵抗体１３が等価的に挿入されていることになる。ツエナーダイオード１６はｐｎ拡散層の抵抗率、断面積、長さを変えることにより、その抵抗を予め設計することができるが、主としてドリフト層（半導体基板）３からなる前記抵抗体１３は、半導体装置単体チップのダイシング切断面を含んでおり、その切断面状態によって抵抗値が一定しない。また、半導体基板自体の抵抗率は設計耐圧値と密接な関係があってその制約を受けるので、設計耐圧と無関係に、任意の抵抗値を設定する目的で前記抵抗率を選択することは難しいという不都合がある。このことは、１μｓ以下の非常に早いサージが入った場合に、この抵抗体１３への充電時間によって、表面側ドレイン電極８の電位がそれに追随できずに、電圧上昇が遅れる場合が発生する。この場合、ツエナーダイオード１６と、その直下の半導体表面との間に高い電圧が瞬間的に印加されることになり、酸化膜２０の絶縁破壊を招くことになる。また、この酸化膜２０の表面は、特に外部から保護されていないために、さまざまな外部からのイオンなどの影響によって表面状態が変化して、その表面抵抗値も変化することが予想され、信頼性の点からも問題が発生する可能性がある。というのは、図９では酸化膜２０の上にツエナーダイオード１６が載置された状態の断面を示しているが、酸化膜２０上にツエナーダイオード１６が載置される部分は酸化膜２０の表面のごく一部にすぎないからである。
【０００５】
さらに、特に、ＩＧＢＴの場合において、半導体の単体チップの裏面側にｐ領域からなるコレクタ層１があるが、このｐ領域によって順方向のｐｎダイオード１４が形成されている。このため、サージ電圧が入ってツエナーダイオード１６に電流が流れ始めると、この半導体基板側に存在する符号１、２、３、７からなるｐｎダイオード１４に順電流が流れることから、ｐｎダイオード１４のアノード側すなわちコレクタＣ側から、正孔が注入され、半導体基板の中を経路１２でＩＧＢＴの活性領域（主電流の流れる領域）側へも流れる。このＩＧＢＴにも電流が流れることは、ゲートＧーコレクタＣ間の抵抗を下げるという意味で、一方では良い効果を示すが、他方、バイポーラ動作であるが故に、正孔の注入から、半導体基板（ドリフト層３）中の伝導度変調が完了するまでの数μｓ程度の時間を要し、かつ電流の流れる経路を制御することが難しいという問題がある。このことは、ＩＧＢＴがアバランシェ降伏状態に入ってアバランシェ電流が流れるときに、ＩＧＢＴの周辺の部分により多くの電流が集中する可能性があり、破壊耐量の低下につながる。
本発明は、以上述べた問題点に鑑みてなされたものであり、本発明の目的は、ドレイン−ゲート間に、過電圧保護用のツエナーダイオードを有するＭＯＳ型半導体装置において、過電圧による破壊耐量をさらに向上させるＭＯＳ型半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
特許請求の範囲の請求項１記載の発明によれば、一導電型半導体基板の一方の主面に、他導電型ベース領域と、該他導電型ベース領域内の表面層に選択的に形成されるソース領域と、該ソース領域表面と前記一導電型半導体基板表面とに挟まれる前記他導電型ベース領域表面にゲート絶縁膜を介して載置されるゲート電極を備えるＭＯＳゲート構造を有し、さらに、前記一方の主面に、該ＭＯＳゲート構造を取り囲む耐圧構造部と該耐圧構造部を取り囲む一導電型ドレイン領域とを備え、該ドレイン領域表面と前記ゲート電極との間にツエナーダイオードが電気的に接続され、前記一方の主面と他方の主面間に主電流が流れる構造を有する過電圧保護機能内蔵型ＭＯＳ型半導体装置において、前記一導電型ドレイン領域は、前記ＭＯＳゲート構造を構成する前記他導電型ベース領域よりも前記一方の主面からの深さが深い領域として形成されている過電圧保護機能内蔵型ＭＯＳ型半導体装置とする。
特許請求の範囲の請求項２記載の発明によれば、前記一導電型ドレイン領域の深さが、前記他方の主面に形成される拡散領域に到達している特許請求の範囲の請求項１記載の過電圧保護機能内蔵型ＭＯＳ型半導体装置とする。
特許請求の範囲の請求項３記載の発明によれば、前記一導電型ドレイン領域と前記他方の主面に形成される拡散領域とが切断面に沿って形成される一導電型低抵抗層により連結されている特許請求の範囲の請求項１記載の過電圧保護機能内蔵型ＭＯＳ型半導体装置とする。
【０００７】
特許請求の範囲の請求項４記載の発明によれば、前記切断面に沿って形成される一導電型低抵抗層は、リン雰囲気で行われるレーザーダイシングにより形成される特許請求の範囲の請求項３記載の過電圧保護機能内蔵型ＭＯＳ型半導体装置の製造方法とする。
特許請求の範囲の請求項５記載の発明によれば、前記切断面に沿って形成される一導電型低抵抗層は、ダイシングした後にイオン注入とそれに続く熱処理によって形成される特許請求の範囲の請求項３記載の過電圧保護機能内蔵型ＭＯＳ型半導体装置の製造方法とする。
特許請求の範囲の請求項６記載の発明によれば、一導電型半導体基板の一方の主面に、他導電型ベース領域と、該他導電型ベース領域内の表面層に選択的に形成されるソース領域と、該ソース領域表面と前記一導電型半導体基板表面とに挟まれる前記他導電型ベース領域表面にゲート絶縁膜を介して載置されるゲート電極を備えるＭＯＳゲート構造を有し、さらに、前記一方の主面に、該ＭＯＳゲート構造を取り囲む耐圧構造部と該耐圧構造部を取り囲む一導電型ドレイン領域とを備え、該ドレイン領域表面と前記ゲート電極との間にツエナーダイオードが電気的に接続され、前記一方の主面と他方の主面間に主電流が流れる構造を有する過電圧保護機能内蔵型ＭＯＳ型半導体装置において、前記一導電型半導体基板の一方の主面に形成される前記ドレイン領域内表面に形成されるトレンチと、該トレンチの内表面に形成される一導電型拡散層を備える過電圧保護機能内蔵型ＭＯＳ型半導体装置とする。
【０００８】
特許請求の範囲の請求項７記載の発明によれば、半導体装置がＭＯＳＦＥＴである特許請求の範囲の請求項１乃至６のいずれか一項に記載の過電圧保護機能内蔵型ＭＯＳ型半導体装置またはその製造方法とする。
特許請求の範囲の請求項８記載の発明によれば、半導体装置がＩＧＢＴである特許請求の範囲の請求項１乃至６のいずれか一項に記載の過電圧保護機能内蔵型ＭＯＳ型半導体装置またはその製造方法とする。
本発明では、要するに、前記発明の目的を達成するために、（１）ツエナーダイオードに電気的に接続されたドレイン側表面に、主ＩＧＢＴもしくはＭＯＳＦＥＴのウェル拡散よりも深いｎ型領域を形成する。特許請求の範囲の請求項１、２、７、８に関連する。図１、２、３、４に関連する。（２）ツエナーダイオードに電気的に接続された半導体チップ端面に高濃度のｎ型不純物の拡散領域を形成する。特許請求の範囲の請求項３、４、５、７、８に関連する。図５、６に関連する。（３）ツエナーダイオードに電気的に接続されたドレイン側表面から、トレンチ溝を形成して、その底と側面に高濃度のｎ型領域を形成する。特許請求の範囲の請求項６、７、８に関連する。図７に関連する。本発明は前記（１）、（２）、（３）のいずれかを特徴とする構成を備える過電圧保護機能内蔵型ＭＯＳ型半導体装置またはその製造方法とするものである。
【発明の効果】
【０００９】
本発明によれば、ドレイン−ゲート間に、過電圧保護用のツエナーダイオードを有するＭＯＳ型半導体装置において、過電圧による破壊耐量をさらに向上させるＭＯＳ型半導体装置を提供することができる
【発明を実施するための最良の形態】
【００１０】
以下、添付図面を参照して、この発明にかかる過電圧保護機能内蔵型ＭＯＳ型半導体装置およびその製造方法の好適な実施の形態を詳細に説明する。なお、以下、実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、できるかぎり重複する説明を避けるようにした。また、本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
図１〜図３は、本発明の実施例１にかかるＩＧＢＴの要部断面図である。図４〜図６は本発明の実施例２にかかるＩＧＢＴの要部断面図である。図７、図８は本発明の実施例３にかかるＩＧＢＴの要部断面図である。
【実施例１】
【００１１】
図１は、本発明の実施例１にかかるＩＧＢＴの基本構造を示す要部断面図である。ＩＧＢＴを用いた実施例１における説明では、ＩＧＢＴ自体の基本的な構造および製造方法は、周知の構造、製造方法と同じであるので、詳細な説明を省き、本発明の特徴部分に関係の深い部分を中心に説明する。実施例１では、ゲートＧ−コレクタＣ間にアノ−ドをゲート、カソードをコレクタ（ドレイン）側とする方向に接続されるツエナーダイオード１６を備えるＩＧＢＴであって、ツエナーダイオード１６のコレクタ側端部に接触するドレイン電極８とコレクタＣとの間にあって、電気的にはツエナーダイオード１６に対して直列接続となる半導体基板３部分の内部抵抗を下げるために、高濃度ｎ型の拡散領域１７が、ドレイン電極８が接触する半導体基板表面からの深い不純物拡散によって形成されている。以下、述べる説明におけるツエナーダイオードは、ポリシリコンで形成される双方向ツエナーダイオードとすることが好ましい。また、説明文中、濃度という語句は不純物濃度のことを言うものとする。この高濃度ｎ型拡散領域１７は、表面濃度が１×１０19ｃｍ-3以上で、その深さは、主たるＩＧＢＴの主電流の流れる活性領域内のＭＯＳゲート構造を形成するｐベース領域４（ｐウェル領域ともいう）の深さよりも深くする必要があり、実質的に５μｍ以上が必要である。実際にはドリフト層３の厚さと同程度近くまで深くされることが好ましく、たとえば６００Ｖ  耐圧のＩＧＢＴの場合、ドリフト層３の厚さは５０μｍ程度となることから、できれば、２０μｍ以上とすることが好ましい。図１のＩＧＢＴでは、この高濃度ｎ型拡散領域１７の深さがバッファ層２にまで到達した場合を示している。図２では、バッファ層２に達していない場合を示している。図３は図１よりもさらに深く、裏面側のコレクタ層にまで達している場合を示す。図１の符号１はコレクタ層、２はバッファ層、３はドリフト層、４はｐベース領域、５はゲート酸化膜、５−１はゲート電極、６はエミッタ電極、、８はドレイン電極、９はゲート抵抗、１０はＧ−Ｋ間容量である。ＩＧＢＴにかかるこれらの符号は他の図番にも共通である。
【００１２】
本発明の実施例１にかかるＩＧＢＴの製造方法について、本発明の特徴部分の製造方法について、図４を参照して説明する。半導体基板表面に酸化膜２１を拡散マスクとして形成する（図４（ａ））。フォトリソグラフィ工程によって開口部２２を形成する（図４（ｂ））。この開口窓によって、イオン注入や気相拡散あるいは固相拡散法によって、ｎ型不純物であるリンを用いて、選択的に高濃度の深いｎ型拡散領域１７を形成する（図４（ｃ））。酸化膜２１を除去する（図４（ｄ））。これ以降の工程は通常のＩＧＢＴやＭＯＳＦＥＴの製造方法に準じる。このとき、拡散時間や拡散温度によってｎ型拡散領域１７の拡散深さ、および表面濃度を制御することが可能である。拡散深さはできるかぎり深く、高い濃度であることが好ましいが、そのためには拡散温度が高くなり、また拡散時間も長くなってしまうため、プロセス設計との整合をとって決める必要がある。なお、深さが深くなると、ｎ型拡散領域１７は横方向にも同程度に広がることから、デバイスの周辺領域が大きくなるため、デバイスサイズの点で不利になることも考慮すべきである。
【実施例２】
【００１３】
図５は、本発明の実施例２にかかるＩＧＢＴの基本構造を示す要部断面図である。このＩＧＢＴは、ゲートＧ−コレクタＣ間にアノ−ドをゲート、カソードをコレクタ（ドレイン）側とする方向に接続されるツエナーダイオード１６を備えるＩＧＢＴであって、ツエナーダイオード１６のコレクタ側端部に接触するドレイン電極８とコレクタＣとの間にあって、ドレイン電極８が接触する半導体基板表面に、この表面からの拡散による高濃度ｎ型の拡散領域を有する点は、前記実施例１のＩＧＢＴと同じであるが、実施例２ではこの表面からの拡散による高濃度ｎ型の拡散領域７の深さは実施例１より浅くてよく、その代わり、実施例２では半導体基板端部の切断端面に、直接、不純物を導入して形成されるｎ型領域１８を有する点が異なる。
その製造方法を図６のＩＧＢＴの要部断面図に示す。主たるＩＧＢＴもしくはＭＯＳＦＥＴのウエハの製造工程がほぼ終了して、ウエハを切断してチップを取り出すために、ウエハのダイシングを行う際に、リンを含むような雰囲気中でレーザーダイシングを行う。このとき、レーザーで大きなエネルギーが半導体基板に注入され、局部的に高温となって半導体基板が液体状なるかまたは蒸発して除去されるが、その際、雰囲気中のリンが不純物として高温の半導体基板の切断面に取り込まれて形成されるｎ型領域１８がダイシング切断面に形成される。あるいは、通常のダイアモンドブレードを用いたダイサーによって機械的にダイシングを施した後、エクスパンダーでバラバラにチップ化する前に、切断面にリンのイオン注入を行って、４００℃程度の熱処理を行うこともできる。これらの方法では、簡易的に低い抵抗のｎ型導電層を半導体基板の切断面に形成できるため、その点では本発明の実施例１の製造方法よりは簡便である。ただし、前述の図６に示す方法では、実際に半導体に導入される不純物量の制御が困難であることから、抵抗のばらつきが大きくなるというデメリットがある。
【実施例３】
【００１４】
図７は、本発明の実施例３にかかるＩＧＢＴの基本構造を示す要部断面図である。このＩＧＢＴは、ゲートＧ−コレクタＣ間にアノ−ドをゲート、カソードをコレクタ（ドレイン）側とする方向に接続されるツエナーダイオード１６を備えるＩＧＢＴであって、ツエナーダイオード１６のコレクタ側端部に接触するドレイン電極８とコレクタＣとの間にあって、ドレイン電極８が接触する半導体基板表面に、この拡散領域７を貫通する深さのトレンチ５０を形成し、このトレンチ５０を利用して、トレンチ５０の内表面に比較的浅いｎ型の拡散層１８−１を形成して、前記実施例１の高濃度の深いｎ型拡散領域１７および実施例２のｎ型領域１８の代わりとする構造であり、製造方法である。
この構造またはその製造方法によれば、本発明の実施例１のような深い拡散領域１７が不要になることから、生産のスループットが向上するという利点がある。トレンチ５０の深さが深いほど、深くまでｎ型領域１８−１が形成できる。図７では、トレンチ５０の深さはバッファ層２には達していない図を示しているが、バッファ層２、あるいはコレクタ層１に達するような深さにしたほうが好ましい。ただし、その場合には、たとえば６００Ｖのデバイスであれば、ドリフト層３が５０μｍ程度あるため、５０μｍ以上の深いトレンチ５０を形成する必要がある。図８に、実施例３のＩＧＢＴの製造方法の特徴部分を示した。ほぼ、ＩＧＢＴもしくはＭＯＳＦＥＴの製造工程が終了した段階のウエハに対して（図８（ａ））、ドレイン領域７内の表面に、エッチングマスク２６を用いてトレンチ２７を形成する（図８（ｂ））。トレンチ２７内面にイオン注入２８（図８（ｃ））、もしくは気相拡散などによってｎ型領域２９を形成する（図８（ｄ））。このとき、形成されたｎ型領域２９は高濃度１×１０19ｃｍ-3以上であることが好ましい。
【００１５】
なお、以上の実施例１、２、３では、ＩＧＢＴを例にして説明したが、ＭＯＳＦＥＴにおいても同様の構造が可能であり、同様の効果を得ることができる。特にＭＯＳＦＥＴの場合には、裏面側からの少数キャリアの注入が無いため、伝導度変調が起きず、ツエナーダイオードに電流が流れても、ＭＯＳＦＥＴ基板内の抵抗は減少しない。このため、ＧＣ間の抵抗を半導体基板の抵抗を低減することによる効果が特に大きい。
以上説明した実施例１、２、３によれば、ツエナーダイオードに直列に接続される半導体基板側の抵抗を効果的に小さくすることが可能で、早いサージに対しても十分に保護が可能となる。また、ＩＧＢＴの場合には、ツエナーダイオードに流れる電流を、新たに追加したｎ型領域内に制限できるため、不要な電流の拡散を防止でき、電流の集中を防止して、破壊耐量の低下を防止できる。
【産業上の利用可能性】
【００１６】
以上のように、本発明にかかる過電圧保護機能付きのＭＯＳＦＥＴまたはＩＧＢＴは、サージが頻繁に発生する自動車のイグナイタやリレー代替用のスイッチなど、さまざまなパワースイッチとして使用され有用である。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施例１にかかるＩＧＢＴの要部断面図である。
【図２】本発明の実施例１にかかるＩＧＢＴの変異例の要部断面図である。
【図３】本発明の実施例１にかかるＩＧＢＴの変異例の要部断面図である。
【図４】本発明の実施例１の製造方法を説明するための主要な製造工程ごとの断面図である。
【図５】本発明の実施例２にかかるＩＧＢＴの要部断面図である。
【図６】本発明の実施例２の製造方法を説明するための主要な製造工程ごとの断面図である。
【図７】本発明の実施例３にかかるＩＧＢＴの要部断面図である。
【図８】本発明の実施例３の製造方法を説明するための主要な製造工程ごとの断面図である。
【図９】従来の過電圧保護構造を有するＩＧＢＴの要部断面図である。
【図１０】従来の過電圧保護構造を有するＩＧＢＴの等価回路である。
【符号の説明】
【００１８】
１  コレクタ層
２  バッファ層
３  ドリフト層
４  ｐベース領域
５  ゲート絶縁膜
５−１  ゲート電極
６  エミッタ電極
７  ドレイン領域
８  ドレイン電極
９  ゲート抵抗
１０  Ｇ−Ｋ間容量
１２  経路
１３  抵抗体
１６  ツエナーダイオード
１７  深いｎ型拡散層
１８  ｎ型拡散層
２０、２１  酸化膜
２２  開口部
２６  ドライエッチングマスク
２７  トレンチ
２８  リンイオン注入
２９  ｎ型拡散層。
【図１】
2009111304.tif 000003
【図２】
2009111304.tif 000004
【図３】
2009111304.tif 000005
【図４】
2009111304.tif 000006
【図５】
2009111304.tif 000007
【図６】
2009111304.tif 000008
【図７】
2009111304.tif 000009
【図８】
2009111304.tif 000010
【図９】
2009111304.tif 000011
【図１０】
2009111304.tif 000012