(57)【要約】【課題】信頼性が高く、かつ、容易に製造することができるとともに、半導体装置の大きさを大きくすることなく内部抵抗の一層の低抵抗化を図ることのできる半導体装置及びその製造方法を提供する。【解決手段】半導体素子２と、リード３と、半導体素子２の電極２ａとリード３とを電気的に接続する配線部材４と、を備え、配線部材４は、少なくとも導電性を有する材料によって被覆されている。【選択図】図１
2009071156.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
リードと、
前記半導体素子の電極と前記リードとを電気的に接続する配線部材と、を備え、
前記配線部材は、少なくとも導電性を有する材料によって被覆されていることを特徴とする半導体装置。
【請求項２】
前記配線部材は、金ワイヤであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記配線部材に被覆される導電性材料は、金属であり、めっきによって形成された連続膜であることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
基板と、
前記基板上に設けられた端子と、
前記基板に設けられたスルーホール配線を介して前記端子と電気的に接続される外部電極と、
前記端子上に形成されるバンプ電極と、
前記バンプ電極を介して前記端子と電気的に接続される半導体素子と、
前記端子、前記外部電極、前記バンプ電極及び前記半導体素子に設けられ前記バンプ電極と接続される電極を被覆する金属膜と、
を備えることを特徴とする半導体装置。
【請求項５】
前記金属膜はめっきにより形成されたことを特徴とする請求項４に記載の半導体装置。
【請求項６】
半導体素子に設けられた電極とリードに設けられた電極とを配線部材によって電気的に接続する工程と、
前記配線部材を導電性材料によって被覆する工程と、
前記半導体素子、前記リード及び前記導電性材料によって被覆された前記配線部材を封止する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項７】
前記配線部材を前記導電性材料によって被覆する工程は、マスキングせずに電気めっきによって前記配線部材に被覆する工程であることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
基板に設けられたスルーホール配線を塞ぐ位置に外部電極を設ける工程と、
前記外部電極と前記スルーホール配線を介して電気的に接続することのできる位置に端子を設ける工程と、
半導体素子に電極を形成する工程と、
前記電極と前記端子とをバンプ電極を介して電気的に接続する工程と、
前記外部電極、前記端子、前記バンプ電極及び前記電極を導電性材料によって被覆する工程と、
前記基板上に形成された前記端子、前記バンプ電極、前記電極及び前記半導体素子を封止する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項９】
前記外部電極、前記端子、前記バンプ電極及び前記電極を前記導電性材料によって被覆する工程は、めっき処理を施して前記外部電極、前記端子、前記バンプ電極及び前記電極に導電性材料の連続膜を被覆する工程であることを特徴とする請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に半導体素子の電極とリードの電極との間の抵抗を低減することのできる半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置の一例として、電流のスイッチングや増幅に使用されるＦＥＴを含むトランジスタパッケージを挙げることができる。このトランジスタパッケージにおいて、半導体素子上の電極とリードの電極とは、金（Ａｕ）やアルミニウム（Ａｌ）等の導電性を有する金属から形成された複数本のワイヤによって電気的に接続されている。
【０００３】
近年の半導体市場では、高速に動作し高い処理能力を有しつつ、動作中の消費電力は低い半導体装置が求められている。このような相反する２つの課題を克服するために、半導体装置の回路の微細化が進められるとともに、供給された電力を半導体装置全体で効率よく利用するために、内部抵抗（ＯＮ抵抗）の低抵抗化が進められている。
【０００４】
この内部抵抗の例としては、半導体素子とリードとを接続する配線部材の抵抗成分と、この配線部材と各電極間の接続抵抗成分を挙げることができる。この配線部材として通常金属ワイヤが用いられるが、この金属ワイヤの抵抗が半導体装置全体の内部抵抗値に対して無視できない程に大きくなっている。従って、金属ワイヤを用いても金属ワイヤに関係する抵抗を低くすることができれば半導体素子の電極とリードの電極との接続抵抗成分も低くすることが可能である。
【０００５】
そのために、例えば、金属ワイヤの太線化や多線化が考えられるが、隣接する金属ワイヤ同士の短絡や取り付け本数と取り付け空間の制限のため、技術的に困難な点が生ずる。特に太線化すると、容易に曲げることができなくなりループ高が高くなってしまう。さらに半導体素子上の電極とリードの電極との間の距離に関しては設計上それほど自由度がないこととも相まって金属ワイヤの曲げを吸収するために結果として半導体装置の全高を高くせざるを得ない。
【０００６】
一方で、金属ワイヤ自身の抵抗値を低くする方法として、金属ワイヤを形成する金属材料を金（Ａｕ）やアルミニウム（Ａｌ）よりも低抵抗の材料に変更することが考えられる。但し、この方法では、例えば、コストの面から使用できる金属の種類が限定的であること、接合部分の信頼性があまり高くないことから採用は難しい。
【０００７】
このような問題を解決するための１つの方法として、以下の特許文献１或いは特許文献２には、半導体装置全体の低抵抗化を図るため、導電性を有する平板状の金属材料を用いて半導体素子の電極とリードの電極とを電気的に接続する半導体装置が提示されている。すなわち、この方法により半導体素子の電極とリードの電極との間の電流の流路断面積が拡大されるので、電極とリードとの間における抵抗を下げることができるとされる。
【特許文献１】特許第３２４０２９２号公報
【特許文献２】特開２００２−７６１９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記特許文献１に開示された発明においては、半導体素子のゲート電極とリードとの間は金属ワイヤで接続されるため、上述した理由から半導体装置内部の低抵抗化を図るには限界がある。
【０００９】
また、上記特許文献１や特許文献２は導電性を有する平板状の金属材料を使用することで半導体装置における低抵抗化を図ることについて主眼が置かれており、平板状の金属材料を使用しない金属ワイヤを使用した半導体装置に関して低抵抗化を図ることについては何ら明らかにされていない。さらに、上記特許文献１や特許文献２では、平板状の金属材料を使用した場合におけるさらなる低抵抗化の方法については触れられていない。
【００１０】
本発明は上記課題を解決するためになされたものであり、本発明の目的は、信頼性が高く、かつ、容易に製造することができるとともに、半導体装置の大きさを大きくすることなく内部抵抗の一層の低抵抗化を図ることのできる半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明の実施の形態に係る第１の特徴は、半導体装置において、半導体素子と、リードと、半導体素子の電極とリードとを電気的に接続する配線部材と、を備え、配線部材は、少なくとも導電性を有する材料によって被覆されている。
【００１２】
本発明の実施の形態に係る第２の特徴は、半導体装置において、基板と、基板上に設けられた端子と、基板に設けられたスルーホール配線を介して端子と電気的に接続される外部電極と、端子上に形成されるバンプ電極と、バンプ電極を介して端子と電気的に接続される半導体素子と、端子、外部電極、バンプ電極及び半導体素子に設けられバンプ電極と接続される電極を被覆する金属膜とを備える。
【００１３】
本発明の実施の形態に係る第３の特徴は、半導体装置の製造方法において、半導体素子に設けられた電極とリードに設けられた電極とを配線部材によって電気的に接続する工程と、配線部材を導電性材料によって被覆する工程と、半導体素子、リード及び導電性材料によって被覆された配線部材を封止する工程とを備える。
【００１４】
本発明の実施の形態に係る第４の特徴は、半導体装置の製造方法において、基板に設けられたスルーホール配線を塞ぐ位置に外部電極を設ける工程と、外部電極とスルーホール配線を介して電気的に接続することのできる位置に端子を設ける工程と、半導体素子に電極を形成する工程と、電極と端子とをバンプ電極を介して電気的に接続する工程と、外部電極、端子、バンプ電極及び電極を導電性材料によって被覆する工程と、基板上に形成された端子、バンプ電極、電極及び半導体素子を封止する工程とを備える。
【発明の効果】
【００１５】
本発明によれば、信頼性が高く、かつ、容易に製造することができるとともに、半導体装置の大きさを大きくすることなく内部抵抗の一層の低抵抗化を図ることのできる半導体装置及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１７】
（第１の実施の形態）
まず、第１の実施の形態に係る半導体装置の構成を説明する。本発明の実施の形態に係る半導体装置１は、図１の半導体装置１の切断断面図に示すように、半導体素子２と、半導体素子２に設けられた電極２ａと接続される電極を有するリード３と、半導体素子２の電極２ａとリード３の電極３ａとを電気的に接続する導電性材料Ｃによって被覆されている配線部材４とを備える。また、半導体素子２、リード３、配線部材４を含む半導体装置１は、そのほぼ外部全体を封止樹脂（以下、「外囲器５」と表わす。）によって気密に封止されている。
【００１８】
半導体素子２は、リード３上にダイボンド材Ｄを介して接続されている。また、半導体素子２のリード３と接する面とは反対の面には、リード３に設けられた電極３ａと接続される電極２ａ（例えば、ソース電極及びゲート電極）が形成されている。なお、この電極２ａの材料としては、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）等を好適に用いることができる。また、ダイボンド材Ｄとしては、例えば、銀ペーストははんだ等、導電性を有する接合材が用いられる。また、その塗布の方法もディスペンス、スクリーン印刷転写等、どのような方法でも良い。
【００１９】
電極２ａ上には例えば導電性を有するはんだ等の接合部材Ｊが形成されており、この接合部材Ｊと配線部材４の一端が接続されている。本発明の実施の形態における半導体装置１では電極２ａと配線部材４との接続をボールボンディングにより行っている。一方、配線部材４の他端は、リード３の電極３ａと接続されている。この配線部材４の他端と電極３ａとの接続は、超音波を併用して熱圧着により行われる。
【００２０】
リード３はいわゆる配線基板としての役割を果たすものであり、例えば、リード３の他、セラミック配線基板や樹脂基板を基材としても採用しても良い。
【００２１】
配線部材４は、電極２ａと電極３ａとの間の抵抗等に配慮して、本発明の実施の形態における半導体装置１では金ワイヤを使用している。さらに、この配線部材４（金ワイヤ）の表面を導電性材料Ｃの連続膜によって被覆している。配線部材４を導電性材料Ｃの連続膜によって被覆することによって配線部材４の太線化を図ることができる。しかも、径の太い金ワイヤを用いることで太線化を図っているわけではないことから、コストの上昇を避けつつ太線化を果たしている。ここでは、金ワイヤに銅（Ｃｕ）をめっき処理を施して導電性材料Ｃによる被覆をしている。なお、金ワイヤに被覆する導電性材料Ｃの種類は特に問わず、また、被覆の方法もめっき処理の他、例えば、蒸着やスパッタ等の方法によって行っても良い。
【００２２】
次に、図２ないし図４を用いて、本発明の第１の実施の形態にかかる半導体装置１の製造方法を説明する。
【００２３】
まず、図２に示すように、リード３の上にダイボンド材Ｄを介して半導体素子２を接続する。ここでは既に半導体素子２上に電極２ａが形成されている。また、リード３にも電極３ａが形成されている。
【００２４】
次に、図３に示すように、半導体素子２の電極２ａ上に接合部材Ｊを設けてリード３の電極３ａとの間を配線部材４（金ワイヤ）をワイヤボンディングすることによって電気的に接続する。この金ワイヤの直径としては、例えば２５ミクロンの金ワイヤを用いることができる。
【００２５】
その上で、リード３上に接続されている半導体素子２、リード３及び配線部材４に導電性材料Ｃの連続膜を被覆する。被覆される導電性材料Ｃは例えば銅（Ｃｕ）等、導電性を備える材料であれば採用することができる。また、被覆する方法もめっき処理、蒸着、スパッタ等どのような方法であっても良い。例えば一例としては、半導体素子２等を銅（Ｃｕ）のめっき液の中に含浸させる方法を挙げることができる（この状態は図示せず）。その上で、一方の電極をリード３に接続し、他方の電極との間に電界をかける。めっき処理の後、図示しない洗浄、乾燥の工程を経ることによって図４に示すように配線部材４等にめっき膜（導電性材料Ｃによる連続膜）が被覆される。配線部材４等に施されるめっき膜の厚みは任意に定めることができる。
【００２６】
なお、特にマスキングを行わなくとも半導体素子２とリード３とを接続するダイボンド材Ｄ及び半導体素子２にはめっきは施されない。これは、半導体素子２等に対するめっき処理の密着性が低いこと、また、半導体素子２の電気抵抗が大きいことから電界をかけても電気が流れにくいこと、等からである。また、少なくとも配線部材４にめっきが施されれば良いことから、めっきによる被膜を形成したくない箇所にはめっきされないようにマスキングしても良い。
【００２７】
めっき処理が施されると、配線部材４に導電性材料Ｃを被覆することができるため、配線部材４の太線化を図ることができるとともに、配線部材４の他端とリード３の電極３ａとの間の接続もより確実に行われることになる。すなわち、上述したように、配線部材４の他端と電極３ａとの接続は、超音波を併用して熱圧着により行われる。厳密に言うと、円筒状の配線部材４を平面の電極３ａに接続するため配線部材４と電極３ａとの間には隙間が生ずる。このような隙間の存在は、配線部材４と電極３ａとの間の接触抵抗を大きくすることになるが、めっきを施すことによってこの隙間が埋まり、配線部材４を電極３ａに完全に連続的に接続することができる。このことにより、配線部材４と電極３ａとの間の接触抵抗は小さくなる。
【００２８】
その後、外囲器５で半導体素子２、リード３、配線部材４を覆う。この外囲器５については、半導体素子の特性を阻害するものでなければその種類は問わない。また、外囲器５の形状は、少なくとも半導体素子２、配線部材４を保護するように覆っていれば、その形状は任意に定めることができる。さらにリード３の形状を成形した上でカットする。このような製造工程を経ることで、図１に示すような半導体装置１を得ることができる。
【００２９】
このように、半導体素子とリードの各電極間を金属ワイヤで接続する半導体装置において、この金属ワイヤに導電性材料を被覆することで信頼性が高く、かつ、容易に製造することができるとともに、半導体装置の大きさを大きくすることなく内部抵抗の一層の低抵抗化を図ることのできる半導体装置及びその製造方法を提供することができる。
【００３０】
（第２の実施の形態）
次に本発明の第２の実施の形態について説明する。なお、第２の実施の形態において、上述の第１の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。
【００３１】
第１の実施の形態における半導体装置１は、半導体素子２の電極２ａとリード３の電極３ａとの間を金属ワイヤで接続していた。第２の実施の形態における半導体装置１０では、電極２ａと電極３ａとの接続をボールバンプによって行う、いわゆるフリップチップボンディング接続の方式を採用している。
【００３２】
図５の半導体装置１０の切断断面図に示すように、半導体装置１０は、基板１１と、基板１１上に設けられた端子１２と、基板１１に設けられたスルーホール配線Ｈを介して端子１２と電気的に接続される外部電極１３と、端子１２上に形成されるバンプ電極１４と、バンプ電極１４を介して端子１２と電気的に接続される半導体素子２とを備える。また、端子１２、外部電極１３、バンプ電極１４及び半導体素子２に設けられバンプ電極１４と接続される電極２ａには金属膜Ｓが被覆されている。基板１１上に形成された端子１２、バンプ電極１４、電極２ａ及び半導体素子２は外囲器５によって封止されている。
【００３３】
基板１１は、例えばセラミック配線基板や樹脂基板、リードのいずれでもよい。この基板１１にはその対向する面にそれぞれ端子１２と外部電極１３とが接続されている。端子１２と外部電極１３とは、基板１１に貫通して設けられたスルーホール配線Ｈを介して電気的に接続されている。さらに端子１２上にはバンプ電極１４が形成され、このバンプ電極１４と半導体素子２の電極２ａとが接続されることによって端子１２上に形成される電極と電極２ａとが電気的に接続される。
【００３４】
次に、図６ないし図８を用いて、本発明の第２の実施の形態にかかる半導体装置１０の製造方法を説明する。
【００３５】
まず、基板１１を用意する。この基板１１には所定の位置に基板１１を貫通するようにスルーホール配線Ｈが設けられている。そして、このスルーホール配線Ｈを塞ぐように外部電極１３を基板１１の一方の面に接続する。外部電極１３の基板１１への接続に当たっては、例えばはんだペーストを塗布する等、基板１１等に好適な接続部材を用いることができる。
【００３６】
次に、外部電極１３が接続された面と対向する基板１１の面に端子１２を接続する。この端子１２の基板１１上での接続位置は、スルーホール配線Ｈを介して外部電極１３と電気的に接続される位置である。さらに、この端子１２上にはバンプ電極１４を形成する。一方で、別の工程において半導体素子２上に電極２ａを形成しておく。この電極２ａが形成された面を半導体素子２の上面とすると、この半導体素子２の上面を基板１１（端子１２）と対向するように向きにし、図７に示す矢印の向きに半導体素子２を移動させてバンプ電極１４を間に挟んで電極２ａと端子１２とをフリップチップ接続する。
【００３７】
その上で、基板１１と半導体素子２とが接続された状態で、導電性材料Ｃの連続膜を被覆する。例えば銅（Ｃｕ）のめっき液の中に含浸させる（この状態は図示せず）。めっき処理の方法は例えば、電界めっき等の方法を採用することができる。なお、めっき厚は任意に定めることができる。めっき処理の後、図示しない洗浄、乾燥の工程を経ることによって、図８に示すように基板１１と半導体素子２を除く部分にめっきが施される。これによって電流経路である外部電極１３、端子１２、バンプ電極１４、電極２ａに金属膜Ｓが被覆される。なお、これらの部分にめっきが施されれば良いことから、めっきによる被膜を形成したくない箇所にはマスキングを施しておいても良い。
【００３８】
その後、外囲器５で基板１１上の端子１２、バンプ電極１４、電極２ａ、半導体素子２を覆う。この外囲器５については、半導体素子の特性を阻害するものでなければその種類は問わないことや外囲器５の形状任意に定めることができるのは上述した通りである。このような製造工程を経ることで、図５に示すような半導体装置１０を得ることができる。
【００３９】
このように、信頼性が高く、かつ、容易に製造することができるとともに、半導体装置の大きさを大きくすることなく内部抵抗の一層の低抵抗化を図ることのできる半導体装置及びその製造方法を提供することができる。
【００４０】
特に第２の実施の形態における半導体装置では、外部電極、端子、バンプ電極、電極に金属膜Ｓが被覆されることによって、これまでのフリップチップ接続を行って製造された半導体装置よりも電流経路の拡大を図ることができることから、内部抵抗の一層の低抵抗化を図ることのできる半導体装置及びその製造方法を提供することができる。
【００４１】
なお、この発明は、上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施の形態に亘る構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１の実施の形態に係る半導体装置全体を示す切断断面図である。
【図２】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する第１の工程断面図である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する第２の工程断面図である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する第３の工程断面図である。
【図５】本発明の第２の実施の形態に係る半導体装置全体を示す切断断面図である。
【図６】本発明の第２の実施の形態に係る半導体装置の製造方法を説明する第１の工程断面図である。
【図７】本発明の第２の実施の形態に係る半導体装置の製造方法を説明する第２の工程断面図である。
【図８】本発明の第２の実施の形態に係る半導体装置の製造方法を説明する第３の工程断面図である。
【符号の説明】
【００４３】
１…半導体装置、２…半導体素子、２ａ…電極、３…リード、３ａ…電極、４…配線部材、５…外囲器、Ｃ…導電性材料、Ｄ…ダイマウント材、Ｊ…接合部材。
【図１】
2009071156.tif 000003
【図２】
2009071156.tif 000004
【図３】
2009071156.tif 000005
【図４】
2009071156.tif 000006
【図５】
2009071156.tif 000007
【図６】
2009071156.tif 000008
【図７】
2009071156.tif 000009
【図８】
2009071156.tif 000010