(57)【要約】【課題】ウェハ状態の半導体装置の各チップの高機能化、高集積化に適合できるように、プローブ検査時の針立ての制約を緩和し、かつ効率的な検査を実現できる検査工程を含む半導体装置の製造方法を提供する。【解決手段】各チップに対して実施される検査項目を、全検査項目を検査するために必要なプローブ針数未満のプローブ針数で検査可能な複数の組に分割し、各組の検査項目に対応して配列された複数組のプローブ針を有するプローブカード２００の各組に属するプローブ針２０５、２０６を、半導体基板上の互いに隣接する複数のチップに対して、同時に接触させる。次いで、プローブカード２００と半導体基板とを一方向に沿って１チップ分だけ相対的に移動させる。相対移動後の複数のチップに対して、各組に属するプローブ針２０５、２０６を同時に接触させ、先行する組に属するプローブ針が接触していたチップに、後続の組に属するプローブ針を接触させる。【選択図】図１
2009071104.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に配列された複数の半導体装置のチップをそれぞれ検査する検査工程を含む半導体装置の製造方法であって、
各チップに対して実施される検査項目が、全ての前記検査項目を検査するために必要なプローブ針数未満のプローブ針数で検査可能な複数の組に分割され、各組の検査項目に対応して配列された複数組のプローブ針を有するプローブカードの、前記各組に属するプローブ針を、前記半導体基板上の互いに隣接する複数のチップに対して、それぞれ同時に接触させる工程と、
前記各チップと前記各組に属するプローブ針とを非接触とした後、前記プローブカードと半導体基板とを一方向に沿って１チップ分だけ相対的に移動させる工程と、
前記相対移動後に、前記各組に属するプローブ針を複数のチップにそれぞれ同時に接触させ、先行する組に属するプローブ針が接触していたチップに、後続の組に属するプローブ針を接触させる工程と、
を有する検査工程を含むことを特徴とする半導体装置の製造方法。
【請求項２】
先行する組に属するプローブ針を接触させた状態でチップに対して実施された当該先行する組に対応する検査項目の検査の結果がパスである場合、当該チップに対して後続の組に属するプローブ針が接触したときに、当該プローブ針が接触した状態で、当該後続の組に対応する検査項目の検査を実施し、前記先行する組に対応する検査項目の検査の結果がフェイルである場合、当該チップに対して後続の組に属するプローブ針が接触したときに、当該後続の組に対応する検査項目の検査を実施しない、請求項１記載の半導体装置の製造方法。
【請求項３】
前記各組に属するプローブ針が、前記相対移動方向に沿って互いに隣接する各チップにそれぞれ対応する状態で、各組ごとに前記プローブカードの異なる領域に配設された請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記各チップに、前記プローブカードが有する各組のプローブ針が接触する電極パッドがそれぞれ形成された請求項１から３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記各チップの電極パッドに各組のプローブ針が接触する際、互いに隣接する電極パッドに接触するプローブ針の数が最小限となる状態に各組のプローブ針が前記プローブカードに配置された請求項４記載の半導体装置の製造方法。
【請求項６】
前記プローブカードが有するプローブ針の組の数が２組である請求項１から５のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、半導体基板上に配列された複数の半導体装置のチップに対して各種の電気的検査をそれぞれ実施する検査工程を含む半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造工程には、一連の工程中で半導体基板上に集積回路パターンなどの微細加工を行う拡散工程とともに、形成された半導体装置の電気的特性を検査する検査工程が含まれている。この検査工程では、半導体基板上に形成された複数の半導体装置の各チップに設けられている外部接続用の電極パッドに対して、プローブカードに配設されたプローブ針を接触させた状態で電気的特性を検査する、いわゆるプローブ検査が行われる。
【０００３】
ところで、近年、半導体装置の高機能化および高集積化により、半導体基板上に形成された各チップは、面積の縮小化とともに、各チップに形成される電極パッドの数が増加している。これに伴って、電極パッドの寸法や間隔も縮小化する傾向にある。しかしながら、単純に電極パッドの寸法や配列の間隔を縮小すると、プローブ検査や電極パッドへのワイヤーボンディングを行う際に、隣接するプローブ針やボンディングワイヤに物理的な接触が発生しやすくなる。そのため、電極パッドの寸法や配列の間隔を単純に縮小することができず、半導体装置の高機能化および高集積化を図る上での大きな障害となる。特に、プローブ針の間隔については、現時点においても、互いに隣接するプローブ針同士の電気的接触が起こらない最小限度の間隔にほぼ近付いており、現在よりもさらにプローブ針間隔を狭くするには自ずと限界がある。
【０００４】
例えば、現在一般的に使用されているプローブ針は、根元部分がφ１００μｍ前後、先端部分がφ２０μｍ前後となっているのに対して、パターンの微細化、高集積化された例えばシステムＬＳＩ（Large Scale Integrated Circuit）等における電極パッドのサイズ幅は５０〜７０μｍ、隣接する電極パッドの間隔は３５〜８０μｍにもなっている。このような半導体装置では、プローブ針の根元部分では、互いに隣接するプローブ針との間隔余裕がほとんどないのが現状である。プローブ針の根元の径を減少させることにより、プローブ針の相互の間隔を広げることは可能になるが、この場合、プローブ針の機械的強度が低下してプローブ針が破損しやすくなり、プローブ検査結果の信頼性が損なわれてしまう。
【０００５】
このような問題を解決するため、例えば後掲の特許文献１では、隣接する複数の各チップの電極パッドからアルミ配線を引き出し、そのアルミ配線の端部に電気的検査を行う専用の電極パッドを粗いピッチで、別途、配置形成する技術が開示されている。当該手法によれば、プローブ検査時のプローブ針立て間隔の制約を緩和して安定した検査を行うことが可能になる。
【０００６】
また、プローブ検査時のプローブ針立て間隔の制約を緩和することを目的とした技術ではないが、例えば後掲の特許文献２では、半導体基板上に形成されている半導体装置の各チップの内、互いに隣接する２個のチップを並行して同時に検査する技術が提案されている。図７は、特許文献２に開示された検査手法を示す模式図である。図７に示すように、当該手法では、半導体基板上で互いに隣接する２個のチップ１０１、１０２の各電極パッドに同時に接触するプローブ針を備えた２個同測検査用のプローブカード１００を用いている。すなわち、２個同測検査用のプローブカード１００は、互いに隣接する２個のチップ１０１、１０２の各電極パッド１０４、１０５にプローブ針１０６、１０７を個別に接触させる。これにより、互いに隣接する２個のチップ１０１、１０２に対して必要な全ての検査を同時に実行する。これにより、検査効率を向上させることができる。
【０００７】
さらに、特許文献２では、既存のＬＳＩテスタを用いてデバイスの良否判定に必要な全ての検査項目を実施する本検査と、本検査実施前の次に検査する被検査デバイスに対して、一部の検査項目のみを検査装置の測定ユニットの非動作時間を利用して予め検査する事前検査とを同時に行う技術も開示されている。本手法では、事前検査の判定結果が良品判定の場合は、続いて本検査を実施し、事前検査が不良品判定の場合は、本検査を実施しないようになっている。これにより、事前検査で不良品と判定されたデバイスに対しては、本検査を削除することができるため、検査を効率的に行うことができる。
【特許文献１】特開２００１−１１８９９４号公報
【特許文献２】特開２００４−３５６１２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記特許文献１に記載された従来技術の場合、プローブ針の針立て間隔の制約を緩和できるものの、電気的検査を行うための専用の電極パッドを各チップ上に設ける必要があるので、チップ面積が大きくなり、製造コストが増大してしまう。
【０００９】
また、上記特許文献２に記載された従来技術のように、２個同測検査用のプローブカード１００を用いて互いに隣接する２個のチップ１０１、１０２を２個同測検査すれば、検査効率を高めることができる。しかしながら、プローブ検査時の針立て間隔の制約を緩和することは意図していないので、半導体装置の高機能化および高集積化によって電極パッドの数が増加したチップや、電極パッドの寸法や間隔が縮小化しているチップに対しては、プローブ針立て時のプローブ針同士の電気的接触が起こりやすく、検査結果の信頼性を確保することが難しい。
【００１０】
本発明は、上記の課題を解決するためになされたもので、電極パッドの寸法や間隔が縮小化された場合でもプローブ針立て間隔の制約を緩和した状態でプローブ検査を高い信頼性で実施することができ、かつ効率的なプローブ検査を実現することができる検査工程を含む半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の課題を解決するために、本発明は、以下の技術的手段を採用している。まず、本発明は、半導体基板上に配列された複数の半導体装置のチップをそれぞれ検査する検査工程を含む半導体装置の製造方法を前提としている。本発明に係る半導体装置の製造方法が含む検査工程は、各チップに対して実施される検査項目が、全ての検査項目を検査するために必要なプローブ針数未満のプローブ針数で検査可能な複数の組に分割され、各組の検査項目に対応して配列された複数組のプローブ針を有するプローブカードを用いて実施される。そして、本発明に係る半導体装置の製造方法では、まず、前記半導体基板上の互いに隣接する複数のチップに対して、前記各組に属するプローブ針をそれぞれ同時に接触させる。次いで、各チップと各組に属するプローブ針とを非接触とした後、プローブカードと半導体基板とを一方向に沿って１チップ分だけ相対的に移動させる。続いて、相対移動後の複数のチップに対して、前記各組に属するプローブ針をそれぞれ同時に接触させ、先行する組に属するプローブ針が接触していたチップに、後続の組に属するプローブ針を接触させる。
【００１２】
本構成によれば、プローブカードのプローブ針立て間隔の制約を緩和することができるので、検査の信頼性を低下させることなく、半導体装置を確実に検査することができる。また、従来のような電気的検査を行う専用の電極パッドを別途新たに設ける必要がないため、半導体装置の製造コストが増大することもない。特に、検査項目の異なる分割検査を同時実行することが可能なパーサイト方式のＬＳＩテスタを用いれば、検査のスループットを落とすことなく効率的な検査を実現することができる。
【００１３】
上記半導体装置の製造方法において、先行する組に属するプローブ針を接触させた状態でチップに対して実施された当該先行する組に対応する検査項目の検査の結果がパスである場合、当該チップに対して後続の組に属するプローブ針が接触したときに、当該プローブ針が接触した状態で、当該後続の組に対応する検査項目の検査を実施し、前記先行する組に対応する検査項目の検査の結果がフェイルである場合、当該チップに対して後続の組に属するプローブ針が接触したときに、当該後続の組に対応する検査項目の検査を実施しない構成を採用することができる。
【００１４】
この構成では、各チップに接触した１組のプローブ針による検査結果がフェイルである場合には、当該チップに関して以降で他の組のプローブ針が接触した際に実施される検査が省略される。そのため、全体としての検査効率を一層向上させることができる。例えば、最初の１組のプローブ針による分割検査として不良率が高いと予想される検査項目を実施するようにすれば、不良チップに対する以降の検査を省略できるので、検査効率を高めることができる。
【００１５】
また、上記各組に属するプローブ針は、上記相対移動方向に沿って互いに隣接する各チップにそれぞれ対応する状態で、各組ごとに前記プローブカードの異なる領域に配設されていることが好ましい。この構成では、プローブカードとチップとを一方向に沿って１チップ分だけ順次相対的に移動させる際、プローブ針の各組と各チップとが一対一に対面するため、分割検査を円滑に行うことができる。
【００１６】
さらに、上記各チップの電極パッドに各組のプローブ針が接触する際、互いに隣接する電極パッドに接触するプローブ針の数が最小限となるように各組のプローブ針が配置されていることが好ましい。この構成では、プローブカードの針立て間隔の制約をさらに緩和して互いに隣接するプローブ針同士の電気的接触の発生を抑制できるので、検査結果の信頼性を高めることができる。
【００１７】
なお、上記チップには、プローブカードが有する各組のプローブ針が接触する電極パッドをそれぞれ形成することができる。また、上記プローブカードが有するプローブ針の組の数は、例えば２組とすることができる。
【発明の効果】
【００１８】
本発明によれば、ウェハ状態の半導体装置に対する電気的検査において、電極パッドの寸法や間隔が縮小化された場合でも、従来のような電気的検査を行う専用の電極パッドを別途新たに設けなくても電気的検査を確実に実行することができる。また、プローブカードの針立て間隔の制約を緩和できるため、検査品質の維持向上に役立たせることができる。さらに、検査項目の異なる分割検査を同時実行することが可能なパーサイト方式のＬＳＩテスタを用いることによって、検査のスループットを落とすことなく効率的な検査を実現することができる。したがって、本発明は、今後のＳｏＣ（System On Chip）検査に極めて有効な検査工程を含む半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の一実施形態について、図面を参照しながら具体的に説明する。以下の実施形態では、半導体基板（ウェハ）上で、互いに隣接した２個のチップを並行して同時に検査する２個同測検査の事例により本発明を具体化している。
【００２０】
図１は、本実施形態の半導体装置の製造方法における検査工程で使用するプローブカードを示す模式図である。なお、図１では、ウェハ上に多数の半導体装置のチップが一体的に形成された状態において、互いに隣接する２個のチップ２０１、２０２のみを検査対象チップとして図示している。また、図１では、プローブカード２００において、１枚のボードに多数のプローブ針が固定された開口窓の部分（一点鎖線で示す部分）のみを示している。
【００２１】
図１に示すように、プローブカード２００は、半導体装置のプローブ検査において実施される所要の全検査項目を２組に分割した場合の、第１の検査項目について検査する際にチップに接触される１組のプローブ針２０５と、第２の検査項目について検査する際にチップに接触される他の１組のプローブ針２０６とを備える。ここでは、第１の検査項目と第２の検査項目とは、互いに異なる互いに異なる検査項目である。また、第１の検査項目および第２の検査項目は、全検査項目を１回で検査するために必要なプローブ針数未満のプローブ針数で検査可能な複数の検査項目によりそれぞれ構成されている。すなわち、１組のプローブ針２０５は、全検査項目を検査するためにプローブ針を接触させるチップ上の全電極パッドのうち、一部の電極パッドにのみ接触する。同様に、１組のプローブ針２０６は、全検査項目を検査するためにプローブ針を接触させるチップ上の全電極パッドのうち、一部の電極パッドにのみ接触する。
【００２２】
また、図１に示すように、各組に属するプローブ針２０５、２０６は、互いに隣接する２個のチップ２０１、２０２にそれぞれ対応させて互いに異なる領域に区分して配設されている。すなわち、一方の組のプローブ針２０５はプローブカード２００の開口窓を２つの領域に区分した一方側（図１では、右側領域）に、他方の組のプローブ針２０６は他方側（図１では、左側領域）に、それぞれ配設されている。
【００２３】
一方、プローブカード２００が適用されるウェハ上の各チップ２０１、２０２は、チップ設計の段階から、予め第１の検査項目と第２の検査項目とに分割した検査を可能とする最適な配置となるように、検査用の電極パッド２０３（チップ２０１上の電極パッド）、２０４（チップ２０２上の電極パッド）が形成されている。したがって、本実施形態では、チップ２０１上の一部の電極パッド２０３にプローブカード２００の１組のプローブ針２０５が接触し、チップ２０２上の一部の電極パッド２０４に他の１組のプローブ針２０６が接触して、各組のプローブ針２０５、２０６に対応する検査項目を、同時に検査することができる。
【００２４】
以上のように、本実施形態では、チップに対する検査項目を２組に分割し、対応するプローブ針２０５、２０６を、互いに隣接する２個のチップ２０１、２０２に個別に対応させて左右に分離して配置している。このため、ウェハ上の各チップに対する検査の際に、個々のチップ２０１、２０２に対して一時に接触するプローブ針２０５、２０６の本数を従来に比べて減少させることができる。したがって、電極パッドの寸法や間隔が縮小化された場合でも、互いに隣接するプローブ針の物理的な接触を防止することができる。また、プローブカードとチップとを一方向に沿って１チップ分だけ順次相対的に移動させる際、プローブ針の各組と各チップとが一対一に対面するため、各プローブ針による検査を円滑に行うことができる。
【００２５】
また、本実施形態では、各チップ２０１、２０２においては、互いに隣接する電極パッドに接触するプローブ針の数が最小限となるように設定されている。ここでは、図１に示すように、一方のチップ２０１については、その電極パッド２０３には一つ飛びにプローブ針２０５が接触するように設計されており、互いに隣接する電極パッドに同時に接触するプローブ針は存在しない。同様に、他方のチップ２０２についても、その電極パッド２０４には一つ飛びにプローブ針２０６が接触するように設計されているので、互いに隣接する電極パッドに同時に接触するプローブ針は存在しない。また、プローブ針２０５とプローブ針２０６とは、同一チップ上では、互いに異なる電極パッドに接触するようになっている。このため、電極パッド２０３、２０４に接触する各プローブ針２０５、２０６において、互いに隣接するプローブ針の間隔がより広くなるので、互いに隣接するプローブ針の物理的な接触をより有効に防止することができる。なお、チップ上には、接地電位が印加される電極パッド等、プローブ針２０５とプローブ針２０６との双方が接触する電極パッドが形成されていてもよい。
【００２６】
また、上記構成のプローブカード２００を使用するＬＳＩテスタとしては、内容（検査項目）の異なる検査を同時実行することが可能なパーサイト方式の装置を用いる。ここで、パーサイト方式のＬＳＩテスタとは、複数の被測定チップに対して、独立したＣＰＵおよび測定ユニットを備えることで、内容の異なる検査を同時に並行して実行できるシステムである。したがって、このパーサイト方式のＬＳＩテスタを用いることによって、１台のテスタおよび１枚のプローブカードで、検査項目の内容が異なる検査を同時に並行して実施することができる。
【００２７】
次に、上述の分割検査の具体的な方法の一例について、図２および図３を参照してさらに詳しく説明する。以下では、１組のプローブ針２０５を用いて第１の検査項目について検査される対象となるチップをＤＵＴ１と呼称し、他の１組のプローブ針２０６を用いて第２の検査項目について検査される対象となるチップをＤＵＴ２と呼称する。例えば、図１において、互いに隣接する２個のチップの内、１組のプローブ針２０５が接触している図中右側のチップ２０１がＤＵＴ１であり、他方の１組のプローブ針２０６が接触している左側のチップ２０２がＤＵＴ２である。この場合、同一のチップであっても、プローブ針２０５が接触しているときはＤＵＴ１になり、プローブ針２０６が接触しているときはＤＵＴ２になる。また、同一のチップに対して、ＤＵＴ１としての検査およびＤＵＴ２としての検査が実施されることで、１個のチップに対して必要な全項目の検査が実施されることになる。以下では、適宜、第１の検査項目の検査（ＤＵＴ１としての検査）を第１の検査といい、第２の検査項目の検査（ＤＵＴ２としての検査）を第２の検査という。
【００２８】
ウェハ上に集積回路パターンを形成する拡散工程が終了した後、ウェハ状態で検査を行うプローブ検査工程が開始される。図２は、上記プローブカード２００を使用した検査を開始するときのプローブカードとウェハとの位置関係を示す模式図である。
【００２９】
図２では、ウェハ３００上に形成された多数の半導体装置チップの内、測定有効エリアＡ内に位置するチップを示している。ここで、測定有効エリアＡとは、拡散工程において、製品として不適切な半導体装置が形成されている可能性が高い、ウェハ端部に形成されたチップを除いた領域である。ここでは、測定有効エリアＡ内に存在するチップの内、最初の検査対象となるチップ（以下、基点チップという）３０１をＤＵＴ１とし、図１において説明したプローブカード２００を用いて検査を開始する。なお、図２では、プローブカード２００において、プローブ針２０５が配列された領域を「１」とし、プローブ針２０６が配列された領域を「２」として示している。
【００３０】
プローブ検査工程では、図２に示すように、まず、ＤＵＴ１となる基点チップ３０１上に、プローブカード２００の１組のプローブ針２０５を位置させ、プローブ針２０５を基点チップ３０１の対応する電極パッドに接触させる。そして、当該状態で、ＤＵＴ１である基点チップ３０１の電気的特性が測定される。このとき、他の組のプローブ針２０６は、基点チップ３０１に隣接するチップ（図３では、左隣のチップ）の電極パッドに接触している。しかしながら、プローブ針２０６が接触しているチップは測定有効エリアＡの範囲外であるため電気的特性は測定されない。
【００３１】
基点チップ３０１の第１の検査が完了すると、プローブカード２００とウェハ３００とが一方向に沿って１チップ分だけ相対的に移動される。本実施形態では、測定有効エリアＡ内に存在するチップに対しての測定方向（プローブ針の移動方向）は常にプローブカード２００が、図中左から右に向けて１チップ分ずつ順次移動するように設定されている。すなわち、相対移動後は、１組のプローブ針２０５が接触していたチップに、他の組のプローブ針２０６が接触する。したがって、ＤＵＴ１であったチップをＤＵＴ２として検査可能な状態になる。なお、当該相対移動は、固定されたプローブカード２００に対してウェハ３００が一方向に１チップ分ずつ移動する構成であってもよく、固定されたウェハ３００に対してプローブカードが一方向に１チップ分ずつ移動する構成であってもよい。また、当該相対移動は、プローブ針２０５、２０６と電極パッドとを非接触とした状態で行われる。
【００３２】
図３は、プローブカード２００を、図２に示す場合から１チップ分右へ移動させた状態を示す模式図である。当該状態では、基点チップ３０１の右側に隣接するチップ３０２にプローブ針２０５が接触し、基点チップ３０１にプローブ針２０６が接触する。したがって、図３に示すように、チップ３０２がＤＵＴ１になり、基点チップ３０１がＤＵＴ２になる。当該状態では、ＤＵＴ１であるチップ３０２に対する第１の検査と、ＤＵＴ２である基点チップ３０１に対する第２の検査とを、同時に並行して実施することができる。
【００３３】
特に限定されないが、本実施形態では、ＤＵＴ１に対する検査項目に、不良率が高いと予想される検査項目が割り当てられている。そして、ＤＵＴ１としての検査の結果が良好であれば、当該チップをＤＵＴ２として、当該チップの電極パッドにプローブ針２０６が接触された際に第２の検査が実行される。また、ＤＵＴ１としての検査結果が不良であれば、当該チップの電極パッドにプローブ針２０６が接触された際に当該チップに対する第２の検査は実施されず、省略される。なお、いずれの場合であっても、ＤＵＴ２としてプローブ針２０６が接触されているチップに隣接し、プローブ針２０５が接触されているチップ（ＤＵＴ１）に対する第１の検査は実施される。このように、ＤＵＴ１としての検査結果が不良である場合に、当該チップに対する第２の検査を省略することにより、全体としての検査効率を向上させることができる。
【００３４】
図４は、本実施形態において、検査結果に応じて実施される処理を示す説明図である。なお、図４において、測定順番「１回目」とは、特定のチップをＤＵＴ１として検査した場合を示している。また、測定順番「２回目」とは、当該チップをＤＵＴ２として検査した場合を示している。
【００３５】
図４に示すテーブルの１行目に記載されている事例は、検査対象のチップをＤＵＴ１として、プローブ針２０５を接触させた状態で実施された検査結果がパス（ＰＡＳＳ：良好）の場合である。この場合、当該チップの総合的な検査結果は、続いて実施されるＤＵＴ２としての検査結果に左右される。すなわち、テーブルの２行目に記載されているように、当該チップをＤＵＴ２としてプローブ針２０６を接触させた状態で実施された検査結果がＰＡＳＳの場合は当該チップの最終検査結果はＰＡＳＳになる。また、テーブルの３行目に記載されているように、当該チップをＤＵＴ２として、プローブ針２０６を接触させた状態で実施された検査結果がフェイル（ＦＡＩＬ：不良）の場合は当該チップの最終検査結果はＦＡＩＬとなる。
【００３６】
一方、テーブルの４行目に記載されている事例は、検査対象のチップをＤＵＴ１として、プローブ針２０５を接触させた状態で実施された検査結果がＦＡＩＬの場合である。この場合、当該チップの最終検査結果がＦＡＩＬであることは明らかである。このため、テーブルの５行目に記載されているように、当該チップに対しては、ＤＵＴ２としてプローブ針２０６が接触された際に検査（電気的特性の測定）は実施されない。
【００３７】
以上のように、ＤＵＴ１に対して実施される第１の検査項目としてＦＡＩＬとなる確率が高い検査項目を選択し、ＤＵＴ１に対する検査結果がＦＡＩＬであったときに第２の検査を省略する構成を採用することで、より効率的な検査が可能となる。なお、第１の検査および第２の検査における良否判定は、測定された電気的特性が所望の特性を満足しているか否かにより判定される。
【００３８】
以上の処理を繰り返し、基点チップ３０１が存在する行に属する測定有効エリアＡ内の各チップの検査が順に実施される。そして、当該行の右端に位置するチップ３０３をＤＵＴ２とした検査が完了すると、次行に属する測定有効エリアＡ内のチップの検査が実施される。図５は、基点チップ３０１が存在する行に属する全チップの検査が終了し、次行に属するチップに対する検査を開始する際の、プローブカードとウェハとの位置関係を示す模式図である。上述したように、本実施形態では、測定有効エリアＡ内に存在するチップに対しての測定方向は、常にプローブカード２００が、図中左から右に向けて１チップ分ずつ順次移動するように設定されている。したがって、基点チップ３０１が存在する行の次行に属するチップに対して検査を実施する場合、当該行の左端に位置するチップ３０４から検査が開始される。すなわち、図５に示すように、ＤＵＴ１となるチップ３０４上に、プローブカード２００の１組のプローブ針２０５を位置させ、プローブ針２０５をチップ３０４の対応する電極パッドに接触させる。そして、当該状態で、ＤＵＴ１であるチップ３０４の電気的特性が測定される。このとき、他の組のプローブ針２０６は、チップ３０４に隣接するチップ（図５では、左隣のチップ）の電極パッドに接触していが、当該チップは測定有効エリアＡの範囲外であるため電気的特性は測定されない。
【００３９】
チップ３０４に対する第１の検査が完了すると、プローブカード２００とウェハ３００とが一方向に沿って１チップ分だけ相対的に移動される。図６は、プローブカード２００を、図５に示す場合から１チップ分右へ移動させた状態を示す模式図である。当該状態では、チップ３０４の右側に隣接するチップ３０５にプローブ針２０５が接触するとともに、チップ３０４にプローブ針２０６が接触する。当該状態で、図４に示したテーブルに応じた検査が実施される。測定有効エリアＡ内の各チップに対し、３行目以降のチップについても、左端のチップから同様に測定を開始する。
【００４０】
以上説明したように、本発明では、半導体装置の良否判定のために実施される検査項目を少なくとも２つの組に分割し、各組の検査項目に応じた複数組のプローブ針が配列された１つのプローブカードを用いて、個々のチップに対する検査を実施する。本構成では、個々のチップに対する検査が、各組に属するプローブ針をチップに順に接触させた状態での複数回の分割検査により実施されるため、同一のチップ上に同時に接触されるプローブ針の数を減少させることができる。すなわち、プローブ針の間隔を広げたプローブカードを用いて検査することが可能となる。これにより、高密度、高機能を実現するために、素子パターン寸法が微細化されて、電極パッド数が急増したり電極パッド間隔が小さくなった場合でも、プローブ検査時の針立て制約を緩和することができ、検査の信頼性の低下を抑制することができる。しかも、分割した検査の同時に並行して実施することにより、検査のスループットを落とすことなく効率的な検査を実現することができ、ウェハ形状の半導体装置の電気的な検査技術として非常に有用である。
【００４１】
なお、以上で説明した実施形態は本発明の技術的範囲を制限するものではなく、既に記載したもの以外でも、本発明の範囲内で種々の変形や応用が可能である。例えば、上記実施形態では、互いに隣接した２個のチップを並行して同時に検査する２個同測検査を前提として説明したが、本発明はこのような場合に限定されるものではなく、互いに隣接した３個以上のチップを並行して同時に検査する場合にも適用することが可能である。
【産業上の利用可能性】
【００４２】
本発明は、電極パッドの寸法や間隔が縮小化された場合でもプローブ針立て間隔の制約を緩和した状態でプローブ検査を高い信頼性で実施することができるとともに効率的なプローブ検査を実現することができるという効果を有し、半導体装置の製造方法として有用である。
【図面の簡単な説明】
【００４３】
【図１】本発明の一実施形態における検査で使用されるプローブカードを示す模式図
【図２】本発明の一実施形態における検査を開始する際の、プローブカードとウェハとの位置関係を示す模式図
【図３】図２に示した状態から１チップ分相対移動させた状態を示す模式図
【図４】本発明の一実施形態における検査結果に応じて実施される処理を示す説明図
【図５】本発明の一実施形態において、次行に属するチップに対する検査を開始する際の、プローブカードとウェハとの位置関係を示す模式図
【図６】図５に示した状態から１チップ分相対移動させた状態を示す模式図
【図７】従来の半導体装置の検査で使用されるプローブカードを示す模式図
【符号の説明】
【００４４】
２００  プローブカード
２０１  チップ（ＤＵＴ１側）
２０２  チップ（ＤＵＴ２側）
２０３  電極パッド（ＤＵＴ１側）
２０４  電極パッド（ＤＵＴ２側）
２０５  プローブ針（ＤＵＴ１側）
２０６  プローブ針（ＤＵＴ２側）
３００  半導体ウェハ（半導体基板）
３０１  基点チップ（初回測定チップ）
【図１】
2009071104.tif 000003
【図２】
2009071104.tif 000004
【図３】
2009071104.tif 000005
【図４】
2009071104.tif 000006
【図５】
2009071104.tif 000007
【図６】
2009071104.tif 000008
【図７】
2009071104.tif 000009