(57)【要約】【課題】電源投入直後の初期ゲインが、所定のゲインに安定するまでの時間を短縮することができる光受信回路、および電子機器を提供する。【解決手段】入力した光信号を電気信号に変換して出力するフォトダイオード１１と、フォトダイオード１１から出力される電気信号を増幅する利得可変アンプ１３と、デジタル信号を用いて処理した結果に基づいて利得可変アンプ１３のゲインを制御するデジタルブロック部２０とを備える光受信回路において、デジタルブロック部２０は、電源を投入した直後から所定の時間までの間は、第１の時定数により利得可変アンプ１３のゲインを制御し、上記所定の時間が経過した後は、上記第１の時定数よりも長い第２の時定数により利得可変アンプ１３のゲインを制御する。【選択図】図１
2009071543.tif 000002
【特許請求の範囲】
【請求項１】
入力した光信号を電気信号に変換して出力する光電変換素子と、上記光電変換素子から出力される電気信号を増幅する増幅回路と、デジタル信号を用いて処理した結果に基づいて上記増幅回路のゲインを制御するデジタル制御回路とを備える光受信回路において、
上記デジタル制御回路は、電源を投入した直後から所定の時間までの間は、第１の時定数により上記増幅回路のゲインを制御し、上記所定の時間が経過した後は、上記第１の時定数よりも長い第２の時定数により上記増幅回路のゲインを制御することを特徴とする光受信回路。
【請求項２】
上記増幅回路から出力された信号を、ノイズを検出するための第１の検出レベル、および、光受信回路から出力する信号を検出するための、第１の検出レベルよりも大きい第２の検出レベルにより検出すると、上記デジタル制御回路にパルスを出力する信号検出回路をさらに備え、
上記デジタル制御回路は、上記信号検出回路から出力されたパルスを計測するパルス計測回路と、上記パルス計測回路の計測結果に応じて、上記増幅回路のゲインを制御するための制御信号を出力する出力処理回路とを有し、
上記パルス計測回路は、上記電源を投入した直後から所定の時間までの間と、上記所定の時間が経過した後とで、パルスの計測段数を切り替えることを特徴とする請求項１に記載の光受信回路。
【請求項３】
上記デジタル制御回路にクロック信号を供給する発振器をさらに備え、
上記発振器は、上記電源を投入した直後から所定の時間までの間と、上記所定の時間が経過した後とで、発振周波数を切り替えることを特徴とする請求項１に記載の光受信回路。
【請求項４】
上記所定の時間を計測するとともに、上記デジタル制御回路に上記所定の時間を通知する時定数制御回路をさらに備えることを特徴とする請求項２または３に記載の光受信回路。
【請求項５】
上記増幅回路から出力された信号を第３の検出レベルにより検出した時点で上記所定の時間を確定するとともに、上記デジタル制御回路に上記所定の時間を通知する時定数制御回路をさらに備えることを特徴とする請求項２に記載の光受信回路。
【請求項６】
上記第１の時定数は、５ｍｓｅｃ／ｄＢ以上かつ５０ｍｓｅｃ／ｄＢ以下の範囲に設定されることを特徴とする請求項１〜３のいずれか１項に記載の光受信回路。
【請求項７】
上記第３の検出レベルは、上記第１の検出レベルよりも小さく設定されることを特徴とする請求項５に記載の光受信回路。
【請求項８】
上記電源を投入した直後に上記光受信回路内部の雑音を検出するとともに、上記デジタル制御回路に上記雑音の検出を通知する雑音検出回路をさらに備え、
上記デジタル制御回路は、上記電源を投入した直後において、上記雑音検出回路が雑音を検出している間は、上記第１の時定数により上記増幅回路のゲインを下げるように制御し、上記雑音検出回路が雑音を検出していない間は、上記第１の時定数により上記増幅回路のゲインを上げるように制御することを特徴とする請求項１に記載の光受信回路。
【請求項９】
上記雑音検出回路は、上記増幅回路から出力された信号を整流する整流回路と、上記整流回路から出力された信号の平均値を検出する平均値回路とを有し、
上記平均値回路の時定数は、上記第１の時定数よりも短く設定されることを特徴とする請求項８に記載の光受信回路。
【請求項１０】
上記雑音検出回路は、上記光受信回路内部の雑音を検出するための第４の検出レベルを設けており、
上記第４の検出レベルは、光受信回路から出力する信号を検出するための別に設けられた検出レベルの略１／３に設定されることを特徴とする請求項８に記載の光受信回路。
【請求項１１】
上記雑音検出回路は、上記光受信回路内部の雑音を検出するための検出閾値を複数設けており、
雑音レベルを上記各検出閾値と比較した結果に応じて、複数の時定数が設定されることを特徴とする請求項８に記載の光受信回路。
【請求項１２】
入力した光信号を電気信号に変換して出力する光電変換素子と、上記光電変換素子から出力される電気信号を増幅する増幅回路と、デジタル信号を用いて処理した結果に基づいて上記増幅回路のゲインを制御するデジタル制御回路とを備える光受信回路において、
上記増幅回路の初期ゲインはトリミングにより設定されていることを特徴とする光受信回路。
【請求項１３】
光信号を受信処理する光受信回路を備え、光通信機能を有する電子機器において、
上記光受信回路は、請求項１〜１２のいずれか１項に記載の光受信回路であることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、赤外線通信などの光通信方式で使用される光受信回路、およびそれを備えた電子機器に関するものである。
【背景技術】
【０００２】
従来、光通信機能を有する受信機の信号受信部分には、光信号データや制御信号を受信するための回路として、光受信増幅回路が備えられている。ところが、光受信増幅回路において、信号光以外の内部雑音や蛍光灯ノイズなどの影響を受け、光受信増幅回路が誤パルスや不要パルスを出力してしまう事態が発生し、後段の復調回路にて復調に支障をきたす場合がある。特に普及している赤外線リモコンから送信された光信号を受信する受信機（以下、赤外線リモコン受信機と称す）においては、深刻な問題となっている。
【０００３】
以下に、赤外線リモコン受信機を例に挙げて、上記問題に対策した光受信増幅回路の構成について説明する。
【０００４】
図１３は、赤外線リモコン受信機に備えられる、アナログ方式の従来の光受信増幅回路の構成を示す回路ブロック図である。図１４は、図１３に示した光受信増幅回路における各部の出力信号の波形を示している。
【０００５】
従来の赤外線リモコン受信機に搭載される受信システムは、一般的に、送信されてくる赤外線信号をフォトダイオードチップにて受光すると、フォトダイオードチップから流れてくる入力信号電流i_inを、集積化された受信チップで復調して出力端子ＯＵＴから出力するように構成されている。出力端子ＯＵＴは、後段の、赤外線リモコン受信機自体を制御するマイコンなどに接続される。
【０００６】
入力信号電流i_inは、図１４に示すような、３０ＫＨｚ〜６０ＫＨｚ程度の決められたキャリアで変調されたＡＳＫ信号である。一般的に、入力信号電流i_inは、３８ＫＨｚのキャリアで変調されている。図１３に示すように、受信チップでは、入力端子ＩＮに入力された入力信号電流i_inが、初段アンプ（ＨＡ）１０２、２段目アンプ（２ｎｄＡＭＰ）１０４、および３段目アンプ（３ｎｄＡＭＰ）１０５の順番で増幅され、キャリアの周波数に合わせたバンドパスフィルタ（ＢＰＦ）１０６にてキャリア成分が抽出される。そして、バンドパスフィルタ１０６から、図１４に示すような抽出信号bpf_outが出力される。そして、次段の検波回路１０７にてキャリアが検出され、キャリア検出信号Detと抽出信号bpf_outをそのまま通した信号Sigとが、積分回路１０８に出力される。
【０００７】
次いで、図１４に示すように、積分回路１０８にてキャリアのある時間が積分されて積分信号Intが出力され、ヒステリシスコンパレータ回路１０９にてキャリアの有無が判別されることにより、キャリアの有無に応じて波形が整形される。そして、最終的に、図１４に示すようなパルス信号が出力端子ＯＵＴから出力される。このように、受信チップは、入力された入力信号電流i_inを、パルス信号として出力する。なお、バンドパスフィルタの中心周波数は、テスト工程でトリミングを行うことにより調整される。
【０００８】
ここで、上述したノイズの影響を極力抑制するために、光受信増幅回路では、初段アンプ１０２の入力と出力とを帰還するように接続される自動ゲイン制御回路（ＡＧＣ）１０３を備えている。これにより、初段アンプ１０２のゲインを自動的に制御することによって、ノイズの影響を抑制している。その詳細な制御方法としては以下のようになる。
（１）ノイズが大きい場合ゲインを下げる。また、ノイズが小さい場合ゲインを上げる。
（２）不安定なノイズに対して、光受信増幅回路の状態が不安定にならないように、充分長い時定数を持たせる。例えば、赤外線リモコン受信機の場合は通常数秒以上となる。
【０００９】
しかしながら、光受信増幅回路では、上記の制御方法（２）において、長い時定数を持たせるようにしているため、光受信増幅回路に電源を投入した直後は、ゲインが所定の安定した状態になるまで時間がかかるという問題が発生している。
【００１０】
上記時定数にかかる構成は、検波回路１０７が構成している。図１５に、検波回路１０７の詳細な構成について示す。図１５では、積分回路１０８の詳細な構成も示している。
【００１１】
検波回路１０７は、オペアンプ１１１、オペアンプ１１１の非反転入力端子と出力端子との間に設けられるダイオード１１２、および、オペアンプ１１１の出力端子と接地との間に設けられるコンデンサ１１３により構成されている。また、オペアンプ１１１は、非反転入力端子にバンドパスフィルタ１０６の出力端子が接続され、出力信号は負帰還されている。
【００１２】
また、積分回路１０８は、オペアンプ１１４、および、オペアンプ１１４の出力端子と接地との間に設けられるコンデンサ１１５により構成されている。また、オペアンプ１１４は、反転入力端子に検波回路１０７のオペアンプ１１１の出力端子が接続され、非反転入力端子にバンドパスフィルタ１０６の出力端子が接続され、出力端子はヒステリシスコンパレータ回路１０９の入力端子に接続されている。
【００１３】
上記の構成によれば、電源投入直後、オペアンプ１１１から信号が出力されると、時定数に従ってコンデンサ１１３は充電され所定の電圧となる。コンデンサ１１３が所定の電圧になると、積分回路１０８のオペアンプ１１４に、キャリア検出レベルを示すキャリア検出信号Detが入力される。
【００１４】
検波回路１０７は、キャリア検出レベルを信号やノイズの状態に合わせて、長い時定数で変動させるように設定されている。しかし、時定数が長く、充電電流が少ないと、コンデンサ１１３が所定の電圧になるまで時間がかかってしまう。そのため、検波回路１０７には、電源投入時のみ時定数を早くするようなシステム、すなわち、コンデンサ１１３を急速に充電するためのダイオード１１２が備えられている。これにより、回路に電源を投入した直後の時定数を短くして、コンデンサ１１３が所定の電圧になるまでの時間を短縮している。
【００１５】
また、アナログ式の光受信増幅回路が、電源投入直後に、時定数を決めるコンデンサに電圧を与えて、急速に充電させることにより時定数を短くする充電回路などを備える構成は、例えば、特許文献１および特許文献２などにも記載されている。
【００１６】
しかしながら、上記の制御方法（２）に示したように、光受信増幅回路の状態が不安定にならないように、充分長い時定数を持たせることは必要である。ところが、長い時定数も制御するゲイン制御回路を集積化して設計することは、アナログ回路では大変難しい。そのため、近年では、デジタル的な制御（デジタルコントロール）を行って、ゲインの状態を保持することにより、長い時定数によるゲイン制御を行う方法が提案されている。
【００１７】
次いで、このデジタルコントロールを行う光受信増幅回路の構成について説明する。
【００１８】
図１６は、赤外線リモコン受信機に備えられる、デジタル方式の従来の光受信増幅回路の構成を示す回路ブロック図である。
【００１９】
図１６に示す受信システムにおける、フォトダイオードチップからの光電流信号i_inを受けて、受信チップにて出力処理を行った後、出力端子ＯＵＴにパルス信号を出力する基本構成は、図１３に示した受信システムの構成と同じであるが、増幅部のゲインをデジタル的に制御するデジタルブロック部２１０を備える点で異なっている。
【００２０】
光受信増幅回路は、図１６に示すように、フォトダイオード１０１、初段アンプ２０２、利得可変アンプ（ＣＧＡ）２０３、バンドパスフィルタ２０４、検波回路２０５、積分回路２０６、ヒステリシスコンパレータ回路２０７、電圧Ｖｔｈ１を発生する電流源２０８、電圧Ｖｔｈ２を発生する電流源２０９、デジタルブロック部２１０、および発振器２１１を備えている。
【００２１】
受信チップでは、入力端子ＩＮに入力された入力信号電流i_inが、初段アンプ２０２にて増幅され電圧信号として出力され、コンデンサを通り、利得可変アンプ２０３にて、設定されているゲインに従って増幅される。利得可変アンプ２０３から出力された信号は、コンデンサ通り、バンドパスフィルタ２０４にてキャリア成分が抽出され、抽出信号BPF_outとして出力される。そして、次段の検波回路２０５にてキャリアが検出され、キャリア検出信号Detと抽出信号bpf_outをそのまま通した信号Sigとが、積分回路２０６に出力される。
【００２２】
次いで、積分回路２０６にてキャリアのある時間が積分されて、ヒステリシスコンパレータ回路２０７にてキャリアの有無が判別されることにより、キャリアの有無に応じて波形が整形される。そして、最終的に、パルス信号が出力端子ＯＵＴから出力される。このように、受信チップは、入力された入力信号電流i_inを、パルス信号として出力する。
【００２３】
また、不要なノイズが連続的に入射された場合には、デジタルブロック部２１０が、利得可変アンプ２０３のゲインを下げ、ノイズを出力端子ＯＵＴに出力させないように制御している。また、不要なノイズが検出されない場合には、デジタルブロック部２１０が、利得可変アンプ２０３のゲインを上げることにより、その受信環境下での最大の感度となるように制御している。
【００２４】
ここで、図１６〜１８を参照しながら、デジタルブロック部２１０の制御方法をさらに詳しく説明する。
【００２５】
図１７は、デジタルブロック部２１０の詳細な構成を示すブロック図である。図１８は、デジタルブロック部２１０における各部の出力信号の波形を示している。
【００２６】
先に、検波回路２０５の構成にて説明する。検波回路２０５には、電圧Ｖｔｈ１を発生する電流源２０８と、電圧Ｖｔｈ１よりも大きい電圧Ｖｔｈ２を発生する電流源２０９とが接続されており、この２つの電圧が供給されている。また、検波回路２０５には、この２つの電圧を閾値として利用することにより、２つの検出レベルが設定されている。検波回路２０５は、２つの閾値に基づいて、信号の有無を検出する。そして、検波回路２０５は、２つの閾値と比較した検出結果を示す検出信号を、デジタルブロック部２１０の端子D_in1および端子D_in2にそれぞれ出力する。
【００２７】
デジタルブロック部２１０は、端子D_in1および端子D_in2に入力される検出信号により処理した結果に基づいて、ゲインを制御するための制御信号AGCを、端子AGC_outから利得可変アンプ２０３に出力する。これにより、デジタルブロック部２１０は、利得可変アンプ２０３のゲインを自動的に制御している。また、デジタルブロック部２１０は、その端子CLKに、発振器２１１から発振されるクロック信号が供給されている。
【００２８】
詳細には、デジタルブロック部２１０は、図１７に示すように、端子D_in1からの検出信号が入力されるパルスカウンター（Pulse Counter）２２１、端子D_in2からの検出信号が入力されるタイマー（Timer）２２２、パルスカウンター２２１の出力信号およびタイマー２２２の出力信号が入力されるデコーダー（Decoder）２２３、および、デコーダー２２３からの出力信号が入力される出力処理回路２２４により構成されている。デジタルブロック部２１０は、パルスカウンター２２１とタイマー２２２とを組み合わせて、ゲイン制御を行っている。
【００２９】
図１８に示すような入力信号電流i_inが入力端子ＩＮに入力され、各部を通って、バンドパスフィルタ２０４から図１８に示すような抽出信号bpf_outとして出力されて、検波回路２０５に入力されるとする。
【００３０】
検波回路２０５は、先ず、抽出信号bpf_outを、電圧Ｖｔｈ１を閾値（以下、閾値Ｖｔｈ１と記す）として用いて比較する。検波回路２０５は、信号およびノイズを閾値Ｖｔｈ１で検出すると、検出信号をデジタルブロック部２１０の端子D_in1に出力する。この検波回路２０５からデジタルブロック部２１０に出力される検出信号はパルス信号として出力される。
【００３１】
パルスカウンター２２１は、端子D_in1に検出信号が入力される度に、パルスをカウントする。そして、パルスカウンター２２１は、パルスをＮ回カウントする毎に、判定信号をデコーダー２２３に出力する。
【００３２】
デコーダー２２３は、パルスカウンター２２１からの判定信号を受けると、この判定信号を、所定の割合（ＸｄＢ）でゲインをダウン（ＤＯＷＮ）させるための信号として判定し、出力処理回路２２４に判定結果を示す指示信号を出力する。
【００３３】
出力処理回路２２４は、デコーダー２２３から出力された指示信号に基づいて、利得可変アンプ２０３のゲインを下げるための制御信号を作成し、端子AGC_outから利得可変アンプ２０３に出力する。なお、出力処理回路２２４は、ゲイン制御のレベルをカウントし、Ｄ／Ａコンバータとしての機能を有している。すなわち、上記制御信号は、アナログ信号に変換された後出力される。
【００３４】
これにより、利得可変アンプ２０３のゲインは、所定の割合で自動的に下がるように制御される。すなわち、検波回路２０５にて閾値Ｖｔｈ１で検出される信号およびノイズは、全てノイズとみなし、デジタルブロック部２１０は、所定の回数を計測する毎に、利得可変アンプ２０３のゲインを自動的に下げている。
【００３５】
一方、デジタルブロック部２１０のタイマー２２２は、光受信増幅回路が動作している間常に時間をカウントして、時間Ｔｕｐの周期でタイミング信号をデコーダー２２３に出力している。
【００３６】
デコーダー２２３は、タイマー２２２からタイミング信号が出力されてから、次のタイミング信号が出力されるまでの間、パルスカウンター２２１から判定信号が出力されなければ（検波回路２０５が閾値Ｖｔｈ１で何も検出しなければ）、所定の割合（ＸｄＢ）でゲインをアップ（ＵＰ）することを決定し、出力処理回路２２４に決定結果を示す指示信号を出力する。
【００３７】
出力処理回路２２４は、デコーダー２２３から出力された指示信号に基づいて、利得可変アンプ２０３のゲインを上げるための制御信号を作成し、端子AGC_outから利得可変アンプ２０３に出力する。
【００３８】
これにより、利得可変アンプ２０３のゲインは、所定の割合で自動的に上がるように制御される。すなわち、検波回路２０５にて閾値Ｖｔｈ１で何も検出されない場合は、デジタルブロック部２１０は、時間Ｔｕｐの周期で、利得可変アンプ２０３のゲインを自動的に上げている。
【００３９】
また、検波回路２０５は、抽出信号bpf_outを、電圧Ｖｔｈ２も閾値（以下、閾値Ｖｔｈ２と記す）として用いて比較している。検波回路２０５は、信号およびノイズを閾値Ｖｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）で検出すると、検出信号をデジタルブロック部２１０の端子D_in2に出力する。
【００４０】
タイマー２２２は、端子D_in2に接続されるリセット端子Resetを有しており、端子D_in2に検出信号が入力されると、カウントしている時間をリセットする。そして、時間のカウントを再スタートする。
【００４１】
これにより、検波回路２０５にて閾値Ｖｔｈ２で信号およびノイズが検出される間は、リセットがかかるのでゲインＵＰが行われない。また、検波回路２０５にて閾値Ｖｔｈ２で信号およびノイズが検出される間のみ、検波回路２０５はキャリア検出信号Detと出力信号bpf_outをそのまま通した信号Sigとを積分回路２０６に出力するので、出力端子ＯＵＴからパルス信号が出力される。
【００４２】
また、検波回路２０５が、閾値Ｖｔｈ２を越える信号およびノイズを検出している間では、当然閾値Ｖｔｈ１を超えていることも検出しているので、検波回路２０５は端子D_in1に検出信号を出力している。これにより、端子D_in1に検出信号が入り続けて、パルスカウンター２２１がカウントし続けているため、デジタルブロック部２１０は、パルスをＮ回カウントする毎に、所定の割合でゲインＤＯＷＮするようにゲインを自動的に制御する。
【００４３】
よって、信号やノイズを連続的に受け続けると、図１８に示すように、最終的には、出力端子ＯＵＴにパルス信号が出力されなくなる。これにより、ノイズが大きい環境下でも、受信チップの出力端子ＯＵＴから不要なパルス信号を出力しないシステムとしている。
【００４４】
以上、デジタルブロック部２１０の制御方法において、検波回路２０５の検出に応じたゲインの制御についてまとめたものを、表１に示す。
【００４５】
【表１】
2009071543.tif 000003
【００４６】
つまりは、光受信増幅回路に入力される信号として、予めわかっている信号レベルを閾値Ｖｔｈ２に設定する。すなわち、閾値Ｖｔｈ２は信号検出用として設定される。そして、上記信号レベルよりも小さいレベルのノイズが入力された場合に、単に、利得可変アンプ２０３のゲインを上げるのではなく、この場合はノイズとみなしてゲインを上げることを防止するために、ノイズ検出用として、閾値Ｖｔｈ２よりも小さい閾値Ｖｔｈ１を設定している。入力信号がない場合は、ゲイン制御は状態Ａ−Ｂ間となり、入力信号がある場合は、その大きさによって、ゲイン制御は状態Ａ−Ｃ間となる。
【特許文献１】特開平５−１４０８９号公報（１９９３年１月２２日公開）
【特許文献２】特開平６−７７９０１号公報（１９９４年３月１８日公開）
【発明の開示】
【発明が解決しようとする課題】
【００４７】
しかしながら、図１６に示した光受信増幅回路においても、光受信増幅回路に電源を投入した直後は、ゲインが所定の安定した状態になるまで時間がかかるという問題点を有している。つまりは、電源を投入した後、ゲインと閾値との関係が最適になるようにつりあうまでに長い時間を要する。
【００４８】
また、電源投入直後の初期ゲインは、半導体のプロセスやトランジスタのサイズに依存してばらつき易いという問題がある。初期ゲインがばらつくと、電源を投入してからゲインが最適な状態になるまでに長い時間がかかるデバイスと、そうでないデバイスとが生じ、デバイス間のばらつきも出てくる。ばらつきを低減するために大きなサイズのトランジスタを使用する方法があるが、それは、半導体ＩＣのチップサイズの拡大となり、コストアップにつながるため問題となる。
【００４９】
図１９〜２２を参照しながら、光受信増幅回路に電源を投入した直後は、ゲインが所定の安定した状態になるまで時間がかかるという点について説明する。なお、理解し易くするために、抽出信号BPF_outが所定値に安定するまで、ゲインは単純に上昇または下降するように制御され、抽出信号BPF_outが検出レベルを超えると、出力端子ＯＵＴからパルス信号が出力される場合とする。
【００５０】
図１９は、電源投入と同時に、決められた強さの信号が入力されたときの、抽出信号BPF_outの波形イメージ（図中のＢＰＦ出力波形）と、出力端子ＯＵＴから出力されるパルス信号の波形イメージ（図中の受信出力）とを示している。図１９では、時間５０ｍｓｅｃ程度の信号コードが付加された複数のパケットを１秒くらいの周期で入力した場合の、電源投入からの挙動イメージを示している。
【００５１】
図１９を参照すると、電源を投入した直後から、バンドパスフィルタ２０４から抽出信号BPF_outが出力されている。また、抽出信号BPF_outは、利得可変アンプ２０３の制御されているゲインに従って増幅されている。そして、抽出信号BPF_outが検出レベルを超えた時点で、出力端子ＯＵＴからパルス信号が出力される。
【００５２】
図１９と同様の表現で、電源投入直後の初期ゲインが、標準的な場合を図２０に示し、小さい場合を図２１に示し、大きい場合を図２２に示す。
【００５３】
図２０に示す場合、電源を投入した直後から、抽出信号BPF_outの振幅は検出レベルを超えて、出力端子ＯＵＴからパルス信号が出力される。ゆえに、初期ゲインが正常であることがわかる。また、図２２に示す場合、電源投入直後のゲインが大きいため、抽出信号BPF_outの振幅が大きい。抽出信号BPF_outは、検出レベルを超えているので、出力端子ＯＵＴからパルス信号が出力される。ゆえに、初期ゲインが正常であることがわかる。
【００５４】
一方、図２１に示す場合、電源投入直後のゲインが小さいため、抽出信号BPF_outの振幅が小さい。抽出信号BPF_outが所定値に安定するまでは、ゲインはゆっくりと上昇する。そして、徐々に抽出信号BPF_outの振幅が大きくなり、検出レベルを超えた時点で、出力端子ＯＵＴからパルス信号が出力される。
【００５５】
しかしながら、電源投入直後のゲインが小さい場合、電源を投入してから、初期ゲインが所定のゲインになるまで、時間がかかりすぎてしまう。この時間は数秒から十数秒である。予め、この時定数を短く設定することにより、早い時間（例えば、１秒以内）で所定のゲインに到達させることは可能である。しかし、逆に、ノイズを拾いやすくなるという問題がある上、所定のゲインに達した後に正規の信号を長時間（例えば、１０秒以上）入力したときに、途中で正規の信号を受けられなくなるという問題がある。
【００５６】
なお、上記では赤外線リモコン受信機の光受信増幅回路について説明したが、赤外線リモコン受信機のみならず、高感度での受光増幅を必要とし空間から光信号を受けるシステム、例えば、光空間データ伝送などにおいても同様の問題を有している。
【００５７】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、電源投入直後の初期ゲインが、所定のゲインに安定するまでの時間を短縮することができる光受信回路、および電子機器を提供することにある。
【課題を解決するための手段】
【００５８】
本発明の光受信回路は、上記課題を解決するために、入力した光信号を電気信号に変換して出力する光電変換素子と、上記光電変換素子から出力される電気信号を増幅する増幅回路と、デジタル信号を用いて処理した結果に基づいて上記増幅回路のゲインを制御するデジタル制御回路とを備える光受信回路において、上記デジタル制御回路は、電源を投入した直後から所定の時間までの間は、第１の時定数により上記増幅回路のゲインを制御し、上記所定の時間が経過した後は、上記第１の時定数よりも長い第２の時定数により上記増幅回路のゲインを制御することを特徴としている。
【００５９】
従来、増幅回路の初期ゲインが小さい場合、電源を投入した直後では、初期ゲインから安定した状態となる所定のゲインになるまで、通常時に用いる一定の長い時定数に従ってゆっくりと上昇するため、時間が掛かり過ぎるという問題があった。
【００６０】
これに対し、上記の構成によれば、デジタル制御回路は、電源を投入した直後から所定の時間までの間は、短い第１の時定数により増幅回路のゲインを制御するので、増幅回路のゲインが、電源投入直後の初期ゲインから安定した状態となる所定のゲインになるまでの時間を短縮することが可能となる。また、デジタル制御回路は、所定の時間が経過した後は、第１の時定数よりも長い第２の時定数により増幅回路のゲインを制御するので、通常時は、ゲインをゆるやかに制御することが可能となる。
【００６１】
また、本発明の光受信回路は、上記増幅回路から出力された信号を、ノイズを検出するための第１の検出レベル、および、光受信回路から出力する信号を検出するための、第１の検出レベルよりも大きい第２の検出レベルにより検出すると、上記デジタル制御回路にパルスを出力する信号検出回路をさらに備え、上記デジタル制御回路は、上記信号検出回路から出力されたパルスを計測するパルス計測回路と、上記パルス計測回路の計測結果に応じて、上記増幅回路のゲインを制御するための制御信号を出力する出力処理回路とを有し、上記パルス計測回路は、上記電源を投入した直後から所定の時間までの間と、上記所定の時間が経過した後とで、パルスの計測段数を切り替えることが好ましい。
【００６２】
上記の構成によれば、上記パルス計測回路が、上記電源を投入した直後から所定の時間までの間と、上記所定の時間が経過した後とで、パルスの計測段数を切り替えることによって、第１の時定数および第２の時定数を容易に設定することが可能となる。例えば、段数を大きくするほど時定数は短くなり、段数を小さくするほど時定数は長くなる。
【００６３】
また、パルス計測回路の段数を切り替えることによって、第１の時定数と第２の時定数とが切り替えられ、出力処理回路により、制御信号が増幅回路に出力されるので、デジタル制御回路は、増幅回路のゲインを制御する際、第１の時定数と第２の時定数とを容易に切り替えることが可能となる。
【００６４】
また、本発明の光受信回路は、上記デジタル制御回路にクロック信号を供給する発振器をさらに備え、上記発振器は、上記電源を投入した直後から所定の時間までの間と、上記所定の時間が経過した後とで、発振周波数を切り替えることが好ましい。
【００６５】
上記の構成によれば、上記発振器が、上記電源を投入した直後から所定の時間までの間と、上記所定の時間が経過した後とで、発振周波数を切り替えることによって、第１の時定数および第２の時定数を容易に設定することが可能となる。例えば、発振周波数を高くするほど時定数は短くなり、発振周波数を低くするほど時定数は長くなる。
【００６６】
また、発振器の発振周波数を切り替えることによって、デジタル制御回路が増幅回路のゲインを制御する際の、第１の時定数と第２の時定数とを容易に切り替えることが可能となる。また、発振器の発振周波数を切り替えるだけであるので、デジタル制御回路の設計を変更する必要はない。
【００６７】
また、本発明の光受信回路は、上記所定の時間を計測するとともに、上記デジタル制御回路に上記所定の時間を通知する時定数制御回路をさらに備えることが好ましい。
【００６８】
上記の構成によれば、時定数制御回路から所定の時間が通知されるので、デジタル制御回路は所定の時間を判別することが可能となる。よって、デジタル制御回路は、電源を投入した直後から所定の時間の間の動作を安定して行うことが可能となる。
【００６９】
また、本発明の光受信回路は、上記増幅回路から出力された信号を第３の検出レベルにより検出した時点で上記所定の時間を確定するとともに、上記デジタル制御回路に上記所定の時間を通知する時定数制御回路をさらに備えることが好ましい。
【００７０】
上記の構成によれば、時定数制御回路から所定の時間が通知されるので、デジタル制御回路は所定の時間を判別することが可能となる。また、時定数制御回路は、増幅回路から出力された信号を基に所定の時間を確定するので、電源を投入した直後からの所定の時間を、デバイス毎に最適化することが可能となる。
【００７１】
また、本発明の光受信回路は、上記第１の時定数は、５ｍｓｅｃ／ｄＢ以上かつ５０ｍｓｅｃ／ｄＢ以下の範囲に設定されることが好ましい。
【００７２】
上記の構成によれば、電源を投入してから実際に光信号を受信するまでに、通常の使用で問題なく、増幅回路のゲインを安定した状態にしておくことが可能となる。例えば、一般家庭におけるＴＶを挙げると、操作者が、手動でＴＶの電源を入れた後、ＴＶを見る位置まで移動してからＴＶのリモコンを使用する場合、この移動する時間は１秒以上と考えられる。それゆえ、１秒以内に増幅回路のゲインが安定すれば、実使用上問題ない。これに基づくと、１秒以内にゲインが安定するための時定数は、５ｍｓｅｃ／ｄＢ以上かつ５０ｍｓｅｃ／ｄＢ以下の範囲となる。
【００７３】
また、本発明の光受信回路は、上記第３の検出レベルは、上記第１の検出レベルよりも小さく設定されることが好ましい。
【００７４】
上記の構成によれば、電源を投入した直後からの所定の時間を、デバイス毎に最適化することが可能となるとともに、電源投入時に外乱ノイズが入って大きな振幅が発生している場合、デジタル制御回路がゲインを上げるように制御しないように設定することが可能となる。
【００７５】
また、本発明の光受信回路は、上記電源を投入した直後に上記光受信回路内部の雑音を検出するとともに、上記デジタル制御回路に上記雑音の検出を通知する雑音検出回路をさらに備え、上記デジタル制御回路は、上記電源を投入した直後において、上記雑音検出回路が雑音を検出している間は、上記第１の時定数により上記増幅回路のゲインを下げるように制御し、上記雑音検出回路が雑音を検出していない間は、上記第１の時定数により上記増幅回路のゲインを上げるように制御することが好ましい。
【００７６】
一般に、増幅器の内部雑音レベルは、ゲインと関連があり、ゲインのバラツキにも関連している。つまり、ゲインが高いときは、増幅器の内部雑音レベルが大きく、逆に、ゲインが低いときは、増幅器の内部雑音レベルが小さい。
【００７７】
それゆえ、上記の構成によれば、雑音検出回路が雑音を検出している間は増幅回路のゲインが大きく、雑音を検出していない間は増幅回路のゲインが小さいと捉え、増幅回路の初期ゲインを間接的に検出することが可能となる。これにより、デジタル制御回路は、雑音検出回路の雑音検出状態に応じて制御するので、信号が入力されていない状態であっても、増幅回路のゲインを、最適なゲインに短期間で収束させることが可能となる。
【００７８】
また、本発明の光受信回路は、上記雑音検出回路は、上記増幅回路から出力された信号を整流する整流回路と、上記整流回路から出力された信号の平均値を検出する平均値回路とを有し、上記平均値回路の時定数は、上記第１の時定数よりも短く設定されることが好ましい。
【００７９】
上記の構成によれば、平均値回路の時定数が、第１の時定数よりも短く設定されることにより、短時間で平均値を検出することが可能となり、第１の時定数で所定のゲインまで安定させることができる。
【００８０】
また、本発明の光受信回路は、上記雑音検出回路は、上記光受信回路内部の雑音を検出するための第４の検出レベルを設けており、上記第４の検出レベルは、光受信回路から出力する信号を検出するための別に設けられた検出レベルの略１／３に設定されることが好ましい。
【００８１】
上記の構成によれば、信号と雑音とのレベル比を約３倍の関係を保持することができるため、１０−２以下のエラーレートを確保することが可能となる。
【００８２】
また、本発明の光受信回路は、上記雑音検出回路は、上記光受信回路内部の雑音を検出するための検出閾値を複数設けており、雑音レベルを上記各検出閾値と比較した結果に応じて、複数の時定数が設定されることが好ましい。
【００８３】
上記の構成によれば、電源投入直後の時定数を細かく制御することができるため、デバイス毎に最適化することが可能となる。
【００８４】
また、本発明の光受信回路は、入力した光信号を電気信号に変換して出力する光電変換素子と、上記光電変換素子から出力される電気信号を増幅する増幅回路と、デジタル信号を用いて処理した結果に基づいて上記増幅回路のゲインを制御するデジタル制御回路とを備える光受信回路において、上記増幅回路の初期ゲインはトリミングにより設定されていることを特徴としている。
【００８５】
上記の構成によれば、増幅回路の初期ゲインはトリミングにより設定されていることにより、容易に初期ゲインのばらつきを抑制することが可能となる。ゆえに、増幅回路の初期ゲインを安定した状態にしておくことにより、増幅回路のゲインが、電源投入直後の初期ゲインから安定した状態となる所定のゲインになるまでの時間を省略または短縮することが可能となる。また、光受信回路に、時定数を切り替えるための特別な構成回路を追加する必要もない。
【００８６】
また、本発明の電子機器は、光通信機能を有しており、光信号を受信処理する光受信回路として上記光受信回路を備えることを特徴としている。
【００８７】
上記の構成によれば、電源を投入した直後の増幅回路のゲインが安定した状態となる時間が短い光受信回路を備えているので、高性能で低価格の電子機器を実現することが可能となる。上記電子機器としては、例えば、世界的に非常に普及して、ＴＶやビデオプレイヤー、ビデオレコーダー、ＤＶＤプレイヤー、ＤＶＤレコーダー、エアコン等の家庭用電子機器用の赤外線受信器や、携帯電話、ＰＤＡ、パソコン、ＤＳＣ等で使用されている、光空間データ伝送用受信器などがある。
【発明の効果】
【００８８】
以上のように、本発明の光受信回路は、入力した光信号を電気信号に変換して出力する光電変換素子と、上記光電変換素子から出力される電気信号を増幅する増幅回路と、デジタル信号を用いて処理した結果に基づいて上記増幅回路のゲインを制御するデジタル制御回路とを備えており、上記デジタル制御回路は、電源を投入した直後から所定の時間までの間は、第１の時定数により上記増幅回路のゲインを制御し、上記所定の時間が経過した後は、上記第１の時定数よりも長い第２の時定数により上記増幅回路のゲインを制御する、という構成を有する。
【００８９】
それゆえ、デジタル制御回路は、電源を投入した直後から所定の時間までの間は、短い第１の時定数により増幅回路のゲインを制御するので、増幅回路のゲインが、電源投入直後の初期ゲインから安定した状態となる所定のゲインになるまでの時間を短縮することができるという効果を奏する。また、デジタル制御回路は、所定の時間が経過した後は、第１の時定数よりも長い第２の時定数により増幅回路のゲインを制御するので、通常時は、ゲインをゆるやかに制御することができるという効果を奏する。
【００９０】
また、本発明の光受信回路は、入力した光信号を電気信号に変換して出力する光電変換素子と、上記光電変換素子から出力される電気信号を増幅する増幅回路と、デジタル信号を用いて処理した結果に基づいて上記増幅回路のゲインを制御するデジタル制御回路とを備えており、上記増幅回路の初期ゲインはトリミングにより設定されている、という構成を有する。
【００９１】
それゆえ、増幅回路の初期ゲインはトリミングにより設定されていることにより、容易に初期ゲインのばらつきを抑制することができる。ゆえに、増幅回路の初期ゲインを安定した状態にしておくことにより、増幅回路のゲインが、電源投入直後の初期ゲインから安定した状態となる所定のゲインになるまでの時間を省略または短縮することができるという効果を奏する。また、光受信回路に、時定数を切り替えるための特別な追加構成が不要であるという効果を奏する。
【００９２】
また、本発明の電子機器は、光通信機能を有しており、光信号を受信処理する光受信回路として上記光受信回路を備える、という構成を有する。
【００９３】
それゆえ、電源を投入した直後の増幅回路のゲインが安定した状態となる時間が短い光受信回路を備えているので、高性能で低価格の電子機器を実現することができるという効果を奏する。上記電子機器としては、例えば、世界的に非常に普及して、ＴＶやビデオプレイヤー、ビデオレコーダー、ＤＶＤプレイヤー、ＤＶＤレコーダー、エアコン等の家庭用電子機器用の赤外線受信器や、携帯電話、ＰＤＡ、パソコン、ＤＳＣ等で使用されている、光空間データ伝送用受信器などがある。
【発明を実施するための最良の形態】
【００９４】
〔実施の形態１〕
本発明の一実施形態について図面に基づいて説明すれば、以下の通りである。
【００９５】
図１は、本実施の形態の光受信回路の一構成例を示す等価回路ブロック図である。
【００９６】
本実施の形態の光受信回路は、ＴＶやビデオプレイヤー、ビデオレコーダー、ＤＶＤプレイヤー、ＤＶＤレコーダー、エアコンなどの家庭用電子機器用の赤外線受信器に構成される。また、本実施の形態の光受信回路は、特に、リモコン受光ユニット用ＩＣの設計に使用されたり、携帯電話、ＰＤＡ、パソコン、およびＤＳＣなどで使用されている光空間データ伝送用受信器に構成される。
【００９７】
本実施の形態の光受信回路は、デジタル方式でゲイン制御を行う回路であり、図１に示すように、フォトダイオード（ＰＤ）１１（光電変換素子）、初段アンプ１２、利得可変アンプ（ＣＧＡ）１３（増幅回路）、バンドパスフィルタ（ＢＰＦ）１４、検波回路１５（信号検出回路）、積分回路１６、ヒステリシスコンパレータ回路１７、電圧Ｖｔｈ１を発生する電流源１８、電圧Ｖｔｈ２を発生する電流源１９、デジタルブロック部２０（デジタル制御回路）、発振器２１、および時定数制御部２２（時定数制御回路）を備えている。
【００９８】
なお、フォトダイオード１１を除く構成要素は、受信チップに構成されている。フォトダイオード１１もフォトダイオードチップとして構成され、受信チップとともに、チップの形態で、種々の受信機に備えられる。受信チップには、フォトダイオード１１と接続される入力端子ＩＮ、電源が供給される電源端子ＶＤＤ、グランドが接続されるグランド端子ＧＮＤ、並びに、後段のマイコンなどの構成部に接続される出力端子ＯＵＴが設けられている。なお、受信チップには、入出力の構成に応じて好適に種々の端子が設けられる。
【００９９】
また、本実施の形態の光受信回路の構成から時定数制御部２２を除いた構成は、図１６に示したデジタル方式の従来の光受信増幅回路の構成と同じである。すなわち、フォトダイオード１０１、初段アンプ２０２、利得可変アンプ２０３、バンドパスフィルタ２０４、検波回路２０５、積分回路２０６、ヒステリシスコンパレータ回路２０７、電圧Ｖｔｈ１を発生する電流源２０８、電圧Ｖｔｈ２を発生する電流源２０９、デジタルブロック部２１０、および発振器２１１は、フォトダイオード１１、初段アンプ１２、利得可変アンプ１３、バンドパスフィルタ１４、検波回路１５、積分回路１６、ヒステリシスコンパレータ回路１７、電圧Ｖｔｈ１を発生する電流源１８、電圧Ｖｔｈ２を発生する電流源１９、デジタルブロック部２０、および発振器２１にそれぞれ対応する。
【０１００】
それゆえ、本実施の形態の光受信回路における通常時のゲイン制御は、上述した図１６に示した従来の光受信増幅回路のデジタルブロック部２１０による制御方法と同じ方法で行われる。しかし、注目すべきは、本実施の形態の光受信回路と、図１６に示した従来の光受信増幅回路との異なる点である。この異なる点は、時定数制御部２２を追加構成したことによる、電源を投入した直後の利得可変アンプ１３のゲインの制御方法である。以下では、図１６に示した従来の光受信増幅回路と同様の構成および基本動作はその説明を省略し、異なる点を中心に詳細に説明していく。
【０１０１】
時定数制御部２２は、電源投入直後から、電源端子ＶＤＤから供給される電源、および発振器２１から供給されるクロック信号に基づいて、タイマーで時間を計測し、電源投入直後からの所定の時間に基づいて、自動ゲイン制御の時定数（以下、ＡＧＣ時定数と称す）を制御（選択）する。詳細には、時定数制御部２２は、所定の時間が経過するまではデジタルブロック部２０が第１のＡＧＣ時定数でゲイン制御を行うように第１の選択信号を、所定の時間経過後はデジタルブロック部２０が第２のＡＧＣ時定数でゲイン制御を行うように第２の選択信号を、デジタルブロック部２０の端子D_CTLに出力している。なお、第１のＡＧＣ時定数は第２のＡＧＣ時定数よりも短くなるように設定している。
【０１０２】
デジタルブロック部２０の構成を図２に示す。デジタルブロック部２０は、図２に示すように、端子D_in1からの検出信号および端子D_CTLからの選択信号が入力されるパルスカウンター２５（パルス計測回路）、端子D_in2からの検出信号および端子D_CTLからの選択信号が入力されるタイマー２６（パルス計測回路）、パルスカウンター２５の出力信号およびタイマー２６の出力信号が入力されるデコーダー２７（出力処理回路）、および、デコーダー２７からの出力信号が入力される出力処理回路２８により構成されている。なお、パルスカウンター２５、タイマー２６、デコーダー２７、および出力処理回路２８は、図１７に示したパルスカウンター２２１、タイマー２２２、デコーダー２２３、および出力処理回路２２４にそれぞれ対応し、その基本構成および動作は同じである。
【０１０３】
パルスカウンター２５は、端子D_CTLに入力される第１の選択信号または第２の選択信号が供給され、第１の選択信号または第２の選択信号に応じて、段数（ビット数）を切り替えることにより、カウントするパルスの数値を変更する。
【０１０４】
タイマー２６は、端子D_CTLに入力される第１の選択信号または第２の選択信号が供給され、第１の選択信号または第２の選択信号に応じて、段数（ビット数）を切り替えることにより、クロックのカウント数を可変して時間計測を変更する。すなわち、タイマー２６は、一定の間隔で発振されるパルス信号に基づいて時間を計測しているので、段数を可変とすることにより、相対的な時間を変更することができる。
【０１０５】
なお、第１の選択信号が供給される場合、パルスカウンター２５およびタイマー２６は、段数を、第１のＡＧＣ時定数に対応するように、第２の選択信号にて設定される段数よりも大きくなるように変更する。また、第２の選択信号が供給される場合、パルスカウンター２５およびタイマー２６は、段数を第２のＡＧＣ時定数に対応するように変更する。
【０１０６】
表２に、第１のＡＧＣ時定数および第２のＡＧＣ時定数におけるそれぞれのビット数の設定例を示す。この設定例では、１パルス周期が２５μｓｅｃで、Ｎ回カウント毎のゲイン変動が１ｄＢの条件の場合を示している。第１のＡＧＣ時定数の場合のＡＧＣ傾きは、第２のＡＧＣ時定数の場合のＡＧＣ傾きよりも大きい。このように、第１のＡＧＣ時定数は第２のＡＧＣ時定数よりも短くなるように設定している。
【０１０７】
【表２】
2009071543.tif 000004
【０１０８】
電源を投入すると、所定の時間が経過するまでは、時定数制御部２２からデジタルブロック部２０の端子D_in1に、第１の選択信号が供給される。
【０１０９】
このとき、パルスカウンター２５は、端子D_CTLから入力される第１の選択信号に応じて段数を切り替える。これにより、パルスカウンター２５は、第１のＡＧＣ時定数に従って所定の数のパルスをカウントする毎に、判定信号をデコーダー２７に出力することになる。デコーダー２７は、パルスカウンター２５からの判定信号を受けると、この判定信号を、所定の割合（ＸｄＢ）でゲインをダウンさせるための信号として判定し、出力処理回路２８に判定結果を示す指示信号を出力する。出力処理回路２８は、デコーダー２７から出力された指示信号に基づいて、利得可変アンプ１３のゲインを下げるための制御信号を作成し、端子AGC_outから利得可変アンプ１３に出力する。これにより、利得可変アンプ１３のゲインは、第１のＡＧＣ時定数により、所定の割合で自動的に下がるように制御される。
【０１１０】
一方、タイマー２６は、端子D_CTLから入力される第１の選択信号に応じて段数を切り替える。これにより、タイマー２６は、第１のＡＧＣ時定数に従って時間をカウントし、時間Ｔｕｐの周期でタイミング信号をデコーダー２７に出力することになる。デコーダー２７は、タイマー２６からタイミング信号が出力されてから、次のタイミング信号が出力されるまでの間、パルスカウンター２５から判定信号が出力されなければ、所定の割合（ＸｄＢ）でゲインをアップすることを決定し、出力処理回路２８に決定結果を示す指示信号を出力する。出力処理回路２８は、デコーダー２７から出力された指示信号に基づいて、利得可変アンプ１３のゲインを上げるための制御信号を作成し、端子AGC_outから利得可変アンプ１３に出力する。これにより、利得可変アンプ１３のゲインは、第１のＡＧＣ時定数により、所定の割合で自動的に上がるように制御される。
【０１１１】
続いて、所定の時間が経過すると、時定数制御部２２からデジタルブロック部２０の端子D_in1に、第２の選択信号が供給される。
【０１１２】
このとき、パルスカウンター２５は、端子D_CTLから入力される第２の選択信号に応じて段数を切り替える。これにより、パルスカウンター２５は、第２のＡＧＣ時定数に従って所定の数のパルスをカウントする毎に、判定信号をデコーダー２７に出力することになる。そして、デコーダー２７、出力処理回路２８の順に処理が行われて、利得可変アンプ１３のゲインは、第２のＡＧＣ時定数により、所定の割合で自動的に下がるように制御される。
【０１１３】
一方、タイマー２６は、端子D_CTLから入力される第２の選択信号に応じて段数を切り替える。これにより、タイマー２６は、第２のＡＧＣ時定数に従って時間をカウントし、時間Ｔｕｐの周期でタイミング信号をデコーダー２７に出力することになる。そして、デコーダー２７、出力処理回路２８の順に処理が行われて、利得可変アンプ１３のゲインは、第２のＡＧＣ時定数により、所定の割合で自動的に下がるように制御される。
【０１１４】
以上のように、電源を投入した直後のＡＧＣ時定数が切り替えられる。図３に、本実施の形態の光受信回路における、電源投入と同時に信号が入力されたときの、時定数制御部２２から端子D_CTLに出力される選択信号のタイミング（図中の電源投入タイマー）と、抽出信号BPF_outの波形イメージ（図中のＢＰＦ出力波形）と、出力端子ＯＵＴから出力されるパルス信号の波形イメージ（図中の受信出力）とを示す。
【０１１５】
図３を参照すると、電源投入直後の利得可変アンプ２０３のゲインが小さいため、抽出信号BPF_outの振幅が小さい。しかし、電源投入直後から所定の時間まで、時定数制御部２２から第１の選択信号（ハイレベルのパルス信号）が端子D_CTLに出力される。よって、この期間は、短い時定数である第１の時定数でゲインが制御されるため、抽出信号BPF_outの振幅が急激に大きく変化していく。
【０１１６】
所定の時間が経過した後は、時定数制御部２２から第２の選択信号（ローレベルのパルス信号）が端子D_CTLに出力される。よって、この期間は、長い時定数である第２の時定数でゲインが制御されるため、抽出信号BPF_outの振幅はほとんど変動しない。第２の時定数は、光受信増幅回路の状態が不安定にならないように、従来から設定されている充分長い時定数である。
【０１１７】
以上、本実施の形態の光受信回路は、デジタルブロック部２０が、電源を投入した直後から所定の時間までの間は、第１の時定数により利得可変アンプ１３のゲインを制御し、所定の時間が経過した後は、第１の時定数よりも長い第２の時定数により利得可変アンプ１３のゲインを制御する、という構成を備えている。また、時定数制御部２２が所定の時間を計測して、第１の選択信号および第２の選択信号を供給することにより、デジタルブロック部２０に所定の時間を通知している。
【０１１８】
従来、増幅回路の初期ゲインが小さい場合、電源を投入した直後では、初期ゲインから安定した状態となる所定のゲインになるまで、通常時に用いる一定の長い時定数に従ってゆっくりと上昇するため、時間が掛かり過ぎるという問題があった。
【０１１９】
これに対し、本実施の形態の光受信回路では、デジタルブロック部２０は、電源を投入した直後から所定の時間の間は、短い第１の時定数により利得可変アンプ１３のゲインを制御するので、利得可変アンプ１３のゲインが、電源投入直後の初期ゲインから安定した状態となる所定のゲインになるまでの時間を短縮することが可能となる。また、デジタルブロック部２０は、所定の時間が経過した後は、第１の時定数よりも長い第２の時定数により利得可変アンプ１３のゲインを制御するので、通常時は、従来と同様にゲインをゆるやかに制御することが可能となる。
【０１２０】
したがって、外乱ノイズに対して利得可変アンプ１３のゲインを最適なゲインに安定して制御しつつ、電源投入直後ではゲインが所定の安定な状態になるまでの時間を短縮することができる。また、本実施の形態の光受信回路は比較的小規模な回路で実現することができるので、高性能で低コストの光受信回路を実現することができるという効果を奏する。
【０１２１】
また、時定数制御部２２が第１の選択信号または第２の選択信号を供給するだけで、電源を投入した直後の第１のＡＧＣ時定数および第２のＡＧＣ時定数を、容易に切り替えることが可能となる。さらに、デジタルブロック部２０は、所定の時間を判別することが可能となるので、電源を投入した直後から所定の時間の間の動作を安定して行うことが可能となる。
【０１２２】
また、本実施の形態の光受信回路は、上述したように、ＴＶやビデオプレイヤー、ビデオレコーダー、ＤＶＤプレイヤー、ＤＶＤレコーダー、エアコンなどの家庭用電子機器用の赤外線受信器に構成されたり、特に、リモコン受光ユニット用ＩＣの設計に使用されたり、携帯電話、ＰＤＡ、パソコン、およびＤＳＣなどで使用されている、光空間データ伝送用受信器に構成される。よって、これらの機器においても、光受信回路の作用および効果を持たせることが可能となり、外乱ノイズに対して不要パルスを出力しないという高性能と低価格とを実現することが可能となる。
【０１２３】
ここで、第１のＡＧＣ時定数は、電源を投入してから１秒以内で、利得可変アンプ１３のゲインが所定の安定状態になるように設定することが好ましい。これについて、図４を参照しながら、一般家庭におけるＴＶセットを例に挙げて、以下に説明する。
【０１２４】
普段、ＴＶの主電源が入っていて、赤外線リモコンの送信信号を受け付ける状態であるときは、ＴＶに搭載されている赤外線リモコン用の光受信回路には電源が印加され続けているので、電源を投入してから充分時間が経過していると考えられる。そのため、電源投入直後の光受信回路の動作については問題なく無視できる。
【０１２５】
逆に、主電源が切られている場合、もしくは、コンセントボックスに節電ブレーカーが接続されていて、それが切られている場合について考える。ある人がＴＶの電源を入れるためにＴＶに近づき、手動で、主電源を入れるか、節電ブレーカーのスイッチを入れる。それから、ある人はＴＶを見る位置まで移動してから、チャンネルを選択するなど赤外線リモコンを使用する。この移動距離は通常２〜３ｍと考えられる。ゆえに、光受信回路は、この移動している期間に安定な状態になる必要がある。この移動している期間は、１秒以上と考えられる。したがって、光受信回路は１秒以内に安定すれば、実際の使用上問題ないと考えられる。
【０１２６】
光受信回路が１秒以内に安定することを実現するためには、ＡＧＣ時定数はなるべく短い方が良いが、あまり短いと、以下の問題が発生する。
（１）正規の信号コードでゲインが変動してしまい、安定に受信できない。正規の信号コードにおけるベースバンドの周期は、０．２ｍｓｅｃ〜９ｍｓｅｃである。
（２）ノイズでゲインが変動してしまい、不要なノイズを拾いやすくなる。蛍光灯ノイズの変動周期は、約８ｍｓｅｃである。
【０１２７】
これらを鑑みると、第１のＡＧＣ時定数の傾きの最小値は、５ｍｓｅｃ／ｄＢ程度以上が必要と考えられる。また、光受信回路を１秒以内に安定させるには、初期ゲインのバラツキを２０ｄＢ考慮すると、最大で５０ｍｓｅｃ／ｄＢ以下が望ましいと考えられる。よって、第１のＡＧＣ時定数の傾きを、５ｍｓｅｃ／ｄＢ〜５０ｍｓｅｃ／ｄＢに設定することが望ましい。
【０１２８】
したがって、図４に示すように、タイマーによって「Ｔ１＜１秒」となる時間Ｔ１を計測している間は、利得可変アンプ１３のゲインによって、バンドパスフィルタ１４の抽出信号BPF_outの振幅が大きくなる傾きを、５ｍｓｅｃ／ｄＢ〜５０ｍｓｅｃ／ｄＢに設定することにより、電源投入時のゲインを急速に上げることが可能となる。なお、上記時間Ｔ１が所定の時間として設定される。
【０１２９】
〔実施の形態２〕
本発明の他の実施の形態について図面に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１と同じである。また、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１３０】
図５は、本実施の形態の光受信回路の一構成例を示す等価回路ブロック図である。
【０１３１】
本実施の形態の光受信回路は、図５に示すように、前記実施の形態１の光受信回路の構成から時定数制御部２２を除いた構成に加えて、電圧Ｖｔｈ１よりも小さい電圧Ｖｔｈ３を発生する電流源２３を備えている。
【０１３２】
電流源２３は、電源端子ＶＤＤから電源が供給されており、検波回路１５に接続されている。これにより、検波回路１５には、電圧Ｖｔｈ１、電圧Ｖｔｈ１よりも大きい電圧Ｖｔｈ２、および電圧Ｖｔｈ１よりも小さい電圧Ｖｔｈ３、の３つの電圧（Ｖｔｈ３＜Ｖｔｈ１＜Ｖｔｈ２）が供給されている。検波回路２０５は、抽出信号BPF_outを、閾値Ｖｔｈ１および閾値Ｖｔｈ２に加えて、電圧Ｖｔｈ３を閾値（以下、閾値Ｖｔｈ３と記す）としても用いて比較する。そして、検波回路２０５は、信号およびノイズを閾値Ｖｔｈ３で検出すると、検出信号をデジタルブロック部２１０の端子D_CTLに出力する。すなわち、本実施の形態の光受信回路では、デジタルブロック部２０の端子D_CTLには、検波回路１５からの検出信号が供給されるようになっている。
【０１３３】
つまりは、前記実施の形態１の光受信回路では、時定数制御部２２が電源投入直後の所定の時間を確定するための手段として機能していたが、本実施の形態の光受信回路では、検波回路１５（時定数制御回路）が所定の時間を確定するための手段として機能している。
【０１３４】
電源を投入すると、検波回路１５は、抽出信号BPF_outを閾値Ｖｔｈ３と比較する。そして、信号やノイズを検出した時点で、デジタルブロック部２０の端子D_CTLに検出信号を出力する。これにより、電源を投入してから、閾値Ｖｔｈ３に対して信号やノイズを検出した時点までを、所定の時間として利用している。つまりは、信号やノイズが閾値Ｖｔｈ３を超えない場合は、第１のＡＧＣ時定数（短い）に設定し、信号やノイズが閾値Ｖｔｈ３を超えた場合は、第２のＡＧＣ時定数（長い、従来設定）に設定するように、検波回路１５は、デジタルブロック部２０の端子D_CTLに検出信号を出力している。
【０１３５】
図６に、本実施の形態の光受信回路における、電源投入と同時に信号が入力されたときの、検波回路１５から端子D_CTLに出力される検出信号のタイミング（図中のタイマー）と、抽出信号BPF_outの波形イメージと、出力端子ＯＵＴから出力されるパルス信号の波形イメージとを示す。
【０１３６】
図６を参照すると、電源を投入した直後から、検波回路１５は、検出信号（ハイレベルのパルス信号）をデジタルブロック部２０の端子D_CTLに検出信号を出力する。これにより、端子D_CTLから供給される検出信号に基づいて、パルスカウンター２５およびタイマー２６の段数を変更させることにより、抽出信号BPF_outの振幅が閾値Ｖｔｈ３（検出レベル）を超えない間は、第１のＡＧＣ時定数に設定して、ゲインを急速に上げる。
【０１３７】
そして、抽出信号BPF_outの振幅が閾値Ｖｔｈ３を超えると、検波回路１５は、検出信号（ローレベルのパルス信号）をデジタルブロック部２０の端子D_CTLに検出信号を出力する。これにより、端子D_CTLから供給される検出信号に基づいて、パルスカウンター２５およびタイマー２６の段数を変更させることにより、抽出信号BPF_outの振幅が閾値Ｖｔｈ３（検出レベル）を超えた時点からは、第２のＡＧＣ時定数に設定して、ゲインを安定に制御するようにする。
【０１３８】
このように、本実施の形態の光受信回路では、閾値Ｖｔｈ１よりも低い閾値Ｖｔｈ３を設定して、入力信号のレベルにより電源投入直後の所定の時間を確定しているので、電源投入直後の所定の時間を、デバイス毎に最適化することが可能となる。
【０１３９】
また、例えば、電源投入時に大きな外乱ノイズが入っており、それが抽出信号BPF_outに現れている場合で、かつ、それが閾値Ｖｔｈ１を超えないようなノイズである場合、通常は、ゲインＵＰするように制御してしまう。
【０１４０】
しかし、閾値Ｖｔｈ３を閾値Ｖｔｈ１以下に設定することにより、閾値Ｖｔｈ３以上の急激なゲインＵＰをしないように制御する、すなわちゲインＵＰを抑制することが可能となる。これにより、本実施の形態の光受信回路では、特に、電源投入時に外乱ノイズが入って大きな振幅が発生している場合に、最適な制御を行うことが可能となる。
【０１４１】
〔実施の形態３〕
本発明の他の実施の形態について図面に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１および２と同じである。また、説明の便宜上、前記の実施の形態１および２の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１４２】
図７は、本実施の形態の光受信回路の一構成例を示す等価回路ブロック図である。
【０１４３】
本実施の形態の光受信回路は、図７に示すように、前記実施の形態１の光受信回路の構成に加えて、雑音レベル検出回路３１（雑音検出回路）を備えている。
【０１４４】
雑音レベル検出回路３１は、電源端子ＶＤＤにより電源が供給されており、バンドパスフィルタ１４からの抽出信号BPF_outを入力するための端子N_inと、抽出信号BPF_outに現れる雑音レベルを検出した結果を示すノイズ信号をデジタルブロック部２０に出力するための端子N_outとを有している。雑音レベル検出回路３１の構成例としては、抽出信号BPF_outを整流して平均化する構成により容易に実現できる。
【０１４５】
図８は、雑音レベル検出回路３１の詳細な構成の一例を示す図である。
【０１４６】
雑音レベル検出回路３１は、図８に示すように、入力側が端子N_inに接続される整流回路３２、ローパスフィルタ３３（平均値回路）、出力側が端子N_outに接続されるオペアンプ３４、および、電圧Ｖｔｈ４ａを発生する電圧源３５により構成されている。なお、括弧で囲まれている、オペアンプ３６、および電圧Ｖｔｈ４ｂを発生する電圧源３７は、詳細に後述する。
【０１４７】
端子N_inから入ってきた抽出信号BPF_outは、整流回路３２にて整流され、整流信号Rec_outとしてローパスフィルタ３３に出力される。そして、ローパスフィルタ３３にて平均値が検出されて、オペアンプ３４の反転入力端子に送出される。また、オペアンプ３４の非反転入力端子には、電圧源３５が接続されている。オペアンプ３４は、電圧Ｖｔｈ４ａを閾値（以下、閾値Ｖｔｈ４ａと記す）として利用し、ローパスフィルタ３３から出力される平均値を閾値Ｖｔｈ４ａと比較する。すなわち、閾値Ｖｔｈ４ａは、雑音の検出のために設定されている。
【０１４８】
雑音レベル検出回路３１は、電源を投入した直後に雑音レベルを検出する。電源投入直後に雑音が検出されていなければ（雑音レベルが閾値Ｖｔｈ４ａを超えていなければ）、第１のＡＧＣ時定数でゲインを上げるように、オペアンプ３４は、端子N_outからデジタルブロック部２０に選択信号を出力する。逆に、雑音が検出されている間は（雑音レベルが閾値Ｖｔｈ４ａを超えている間は）、第１の時定数でゲインを下げるように、オペアンプ３４は、端子N_outからデジタルブロック部２０に選択信号を出力する。
【０１４９】
これにより、デジタルブロック部２０は、雑音レベル検出回路３１からの選択信号に応じて、雑音が検出されていなければ、第１の時定数でゲインを上げるように制御し、一方、雑音が検出されている間は、第１の時定数でゲインを下げるように制御する。
【０１５０】
よって、本実施の形態の光受信回路では、雑音レベルを検出することにより、利得可変アンプ１３の初期ゲインのバラツキを容易に検出すること可能となる。この理由は、一般に、増幅器の内部雑音レベルは、アンプゲインと関連があり、アンプゲインのバラツキにも関連するからである。つまり、アンプゲインが高いときは、増幅器の内部雑音レベルが大きく、逆に、アンプゲインが低いときは、増幅器の内部雑音レベルが小さい。ゆえに、式（１）のような関係がある。
【０１５１】
増幅回路の雑音レベル  ∝  アンプゲイン      ・・・式（１）
したがって、雑音レベル検出回路３１において雑音が検出されない場合は、利得可変アンプ１３の初期ゲインが所定のゲインよりも低いと判断し、ゲインＵＰするように制御している。また、雑音レベル検出回路３１において雑音が検出されている場合は、利得可変アンプ１３の初期ゲインが所定のゲインよりも高いと判断し、ゲインＤＯＷＮするように制御している。
【０１５２】
また、ローパスフィルタ３３において出力信号の平均値を検出して平均化する際、時定数が設定される。この時定数は、何マイクロセカンドまた何ミリセカンドの時定数で、何％以内の誤差に収まるかという時定数である。この時定数は、第１のＡＧＣ時定数（例えば、５ｍｓｅｃ／ｄＢ〜５０ｍｓｅｃ／ｄＢ）の設定値よりも、短い時間で平均値を検出できるような時定数に設定することが望ましい。
【０１５３】
これにより、第１のＡＧＣ時定数で所定のゲインまで安定させることができる。なお、平均値を検出するための時定数が、第１のＡＧＣ時定数よりも長い場合は、本発明が有効に機能しにくくなる。
【０１５４】
また、本実施の形態の光受信回路では、整流回路３２は全波整流回路または半波整流回路のどちらであってもよい。全波整流回路および半波整流回路は、非常に簡単に実現することが可能である。
【０１５５】
整流回路３２が、全波整流回路である場合の構成例（全波整流回路３２ａ）を図９に示し、半波整流回路である場合の構成例（半波整流回路３２ｂ）を図１０に示す。
【０１５６】
図９に示すように、全波整流回路３２ａは、バイポーラトランジスタ４１〜４４、抵抗４５〜４７、定電流源４８〜５０、電源端子ＶＣＣ、入力端子Ｖｉｎ、並びに、出力端子Ｖｏｕｔを備えている。
【０１５７】
全波整流回路３２ａでは、バンドパスフィルタ１４からの抽出信号BPF_outが、端子N_inを介して、入力端子Ｖｉｎに入力され、全波整流されて、出力端子Ｖｏｕｔから、整流信号Rec_outとして出力される。この整流信号Rec_outの波形を平均化することにより、容易に雑音のアナログレベルを検出することが可能となる。
【０１５８】
また、図１０に示すように、半波整流回路３２ｂは、全波整流回路３２ａの構成からバイポーラトランジスタ４３を除いた構成に加えて、バイポーラトランジスタ５１、および電流源５２を備えている。
【０１５９】
半波整流回路３２ｂでは、バンドパスフィルタ１４からの抽出信号BPF_outが、端子N_inを介して、入力端子Ｖｉｎに入力され、半波整流されて、出力端子Ｖｏｕｔから、整流信号Rec_outとして出力される。この場合、整流信号Rec_outに含まれる情報量は減少するが、全波整流回路３２ａと同様に、整流信号Rec_outの波形を平均化することにより、容易に雑音のアナログレベルを検出することが可能となる。
【０１６０】
また、回路内部の雑音を検出するための閾値Ｖｔｈ４ａは、本来、信号を検出するために別に設けられた閾値Ｖｔｈ２の約１／３に設定することが望ましい。これにより、信号と雑音とのレベル比を約３倍の関係に保持することが可能となるので、１０−２以下のビットエラーレートを確保することが可能となる。
【０１６１】
但し、信号と雑音とのレベル比（Ｓ／Ｎ比）は、通信用途によって、最適化されるべきである。例えば、赤外線リモコンの通信の場合は、Ｓ／Ｎ比が約３倍確保されることにより、ほぼ実用可能である。また、光空間データ伝送では、もっと低いビットエラーレートを要求されるため、さらに大きな、例えば、５倍から６倍のＳ／Ｎ比を確保する必要がある。
【０１６２】
また、本実施の形態の光受信回路における雑音レベル検出回路３１では、雑音を検出するための閾値を１つ（閾値Ｖｔｈ４ａ）設けているが、これに限らず、複数設けてもよい。
【０１６３】
すなわち、図８に示すように、雑音レベル検出回路３１は、括弧で囲まれている、オペアンプ３６、および電圧Ｖｔｈ４ｂを発生する電圧源３７を備えていてもよい。オペアンプ３６は、反転入力端子にローパスフィルタ３３からの出力信号が入力され、非反転入力端子に電圧Ｖｔｈ４ｂが供給される。オペアンプ３６の出力信号は、端子N_out2を介して、デジタルブロック部２０に出力される。この括弧で囲まれているオペアンプと電圧源とをセットで備えることにより、雑音を検出するための閾値を複数設けることが可能となる。
【０１６４】
上記の構成によれば、雑音レベルがそれぞれの閾値を越えるか否かにより、複数の選択信号をデジタルブロック部２０に出力することにより、ＡＧＣ時定数を複数設定することが可能になる。これにより、電源投入直後のＡＧＣ時定数を細かく設定して制御することができるため、デバイス毎に最適化することが可能となる。
【０１６５】
〔実施の形態４〕
本発明の他の実施の形態について図面に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１〜３と同じである。また、説明の便宜上、前記の実施の形態１〜３の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１６６】
図１１は、本実施の形態の光受信回路の一構成例を示す等価回路ブロック図である。
【０１６７】
本実施の形態の光受信回路は、前記実施の形態１の光受信回路と同様の構成を備えているが、図１１に示すように、時定数制御部２２が、デジタルブロック部２０ではなく、発振器２１に選択信号を供給している点で異なっている。
【０１６８】
つまりは、本実施の形態の光受信回路では、電源投入直後に、デジタルブロック部２０に供給するクロック信号を発生する発振器２１の周波数を、時定数制御部２２からの第１の選択信号および第２の選択信号に応じて可変にすることにより、前記実施の形態１の光受信回路と同様の効果を得ることが可能となっている。
【０１６９】
表３に、第１のＡＧＣ時定数および第２のＡＧＣ時定数に対応するそれぞれの発振周波数（クロック周波数）の例を示す。この例では、カウンタの設定値が１２ｂｉｔ／４０９６パルスで、Ｎ回カウント毎のゲイン変動が１ｄＢの条件の場合を示している。
【０１７０】
【表３】
2009071543.tif 000005
【０１７１】
電源を投入すると、所定の時間が経過するまでは、時定数制御部２２から発振器２１に、第１の選択信号が供給される。このとき、発振器２１は、第１の選択信号に応じて発振周波数を高くする。これにより、発振器２１は、第１のＡＧＣ時定数になるように設定されたクロック信号を発振することになる。そして、このクロック信号が供給されるデジタルブロック部２０は、第１のＡＧＣ時定数に従って、ゲインを制御する。
【０１７２】
また、所定の時間が経過した時点で、時定数制御部２２からデジタルブロック部２０の端子D_in1に、第２の選択信号が供給される。このとき、発振器２１は、第２の選択信号に応じて発振周波数を従来の周波数に戻す（低くする）。これにより、発振器２１は、第２のＡＧＣ時定数になるように設定されたクロック信号を発振することになる。そして、このクロック信号が供給されるデジタルブロック部２０は、第２のＡＧＣ時定数に従って、ゲインを制御する。よって、通常時は安定したゲインを維持することが可能となる。
【０１７３】
なお、本実施の形態の光受信回路では、発振器２１の発振周波数を変更するだけで、第１のＡＧＣ時定数と第２のＡＧＣ時定数とを切り替えているので、デジタルブロック部２０の構成の変更を不要とすることが可能となる。
【０１７４】
〔実施の形態５〕
本発明の他の実施の形態について図面に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１〜４と同じである。また、説明の便宜上、前記の実施の形態１〜４の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１７５】
前記実施の形態１〜４では、電源投入直後のＡＧＣ時定数を可変とする構成について記載したが、本実施の形態では、電源投入直後の利得可変アンプ１３の初期ゲインを、予めトリミングしてしまう構成を提案する。
【０１７６】
図１２は、本実施の形態の光受信回路の一構成例を示す等価回路ブロック図である。
【０１７７】
本実施の形態の光受信回路は、図１２に示すように、前記実施の形態１の光受信回路の構成から時定数制御部２２を除いた構成に加えて、初期ゲイントリミングブロック６１を備えている。初期ゲイントリミングブロック６１は、利得可変アンプ１３の初期ゲインをトリミングしたり、デジタルブロック部２０に信号が供給可能なように構成されていればよい。
【０１７８】
トリミングは通常、ウェハテスト工程の途中で行うのが一般的である。ウェハテスト工程の途中で、初期ゲイントリミングブロック６１から、電源投入直後の利得可変アンプ１３の初期ゲインを最適な値にトリミングする。これにより、電源投入直後の利得可変アンプ１３の初期ゲインのバラツキを抑制することが可能となる。また結果として、電源投入直後にゲインが所定のゲインに安定するまでの時間バラツキを低減して、電源投入直後にゲインが所定のゲインに安定するまでの時間が短くなるような最適な初期ゲインに調整することになる。
【０１７９】
本実施の形態の光受信回路では、前記実施の形態１〜４の光受信回路における電源投入直後の制御を行うブロックや回路は必要としないので、電源投入直後の、所定のゲインに安定するまでの時間を短く設定するという目的を、比較的容易に達成することが可能となる。
【０１８０】
なお、本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１８１】
本発明は、光通信方式で用いられる受信復調回路に関するものであり、特に、赤外線リモコン信号受信機などの高感度増幅回路と信号検出回路とを備える復調器などに関して有用であるが、これに限らず、他の用途にも適用できる。具体的には、高感度で受光増幅を必要とし空間から光信号を受けるシステム、例えば、光空間データ伝送などにおいても共通に有用である。
【図面の簡単な説明】
【０１８２】
【図１】本発明における光受信回路の実施の一形態を示す回路ブロック図である。
【図２】上記光受信回路におけるデジタルブロック部の構成を示す回路ブロック図である。
【図３】上記光受信回路における各部の出力波形を示すタイミングチャートである。
【図４】上記光受信回路における各部の出力波形を示すタイミングチャートである。
【図５】本発明における光受信回路の他の実施の形態を示す回路ブロック図である。
【図６】上記光受信回路における各部の出力波形を示すタイミングチャートである。
【図７】本発明における光受信回路のさらに他の実施の形態を示す回路ブロック図である。
【図８】上記光受信回路における雑音レベル検出回路の構成を示す回路ブロック図である。
【図９】上記雑音レベル検出回路における整流回路の一実施例を示す回路ブロック図である。
【図１０】上記雑音レベル検出回路における整流回路の他の実施例を示す回路ブロック図である。
【図１１】本発明における光受信回路のさらに他の実施の形態を示す回路ブロック図である。
【図１２】本発明における光受信回路のさらに他の実施の形態を示す回路ブロック図である。
【図１３】従来のアナログ方式の光受信増幅回路の構成を示す回路ブロック図である。
【図１４】上記従来のアナログ方式の光受信増幅回路における各部の出力波形を示す図である。
【図１５】上記従来のアナログ方式の光受信増幅回路における検波回路および積分回路の構成を示す回路図である。
【図１６】従来のデジタル方式の光受信増幅回路の構成を示す回路ブロック図である。
【図１７】上記従来のデジタル方式の光受信増幅回路におけるデジタルブロック部の構成を示す回路ブロック図である。
【図１８】上記従来のデジタル方式の光受信増幅回路における各部の出力波形を示す図である。
【図１９】上記従来のデジタル方式の光受信増幅回路における、各部の出力波形を示すタイミングチャートである。
【図２０】上記従来のデジタル方式の光受信増幅回路における、電源投入時のゲインが標準な場合の、各部の出力波形を示すタイミングチャートである。
【図２１】上記従来のデジタル方式の光受信増幅回路における、電源投入時のゲインが小さい場合の、各部の出力波形を示すタイミングチャートである。
【図２２】上記従来のデジタル方式の光受信増幅回路における、電源投入時のゲインが大きい場合の、各部の出力波形を示すタイミングチャートである。
【符号の説明】
【０１８３】
１１  フォトダイオード（光電変換素子）
１２  初段アンプ
１３  利得可変アンプ（増幅回路）
１４  バンドパスフィルタ
１５  検波回路（信号検出回路、時定数制御回路）
１６  積分回路
１７  ヒステリシスコンパレータ回路
１８  電流源
１９  電流源
２０  デジタルブロック部（デジタル制御回路）
２１  発振器
２２  時定数制御部（時定数制御回路）
２３  電流源
２５  パルスカウンター（パルス計測回路）
２６  タイマー（パルス計測回路）
２７  デコーダー（出力処理回路）
２８  出力処理回路（出力処理回路）
３１  雑音レベル検出回路（雑音検出回路）
３２  整流回路
３３  ローパスフィルタ（平均値回路）
３４，３６  オペアンプ
３５，３７  電圧源
６１  初期ゲイントリミングブロック
【図１】
2009071543.tif 000006
【図２】
2009071543.tif 000007
【図３】
2009071543.tif 000008
【図４】
2009071543.tif 000009
【図５】
2009071543.tif 000010
【図６】
2009071543.tif 000011
【図７】
2009071543.tif 000012
【図８】
2009071543.tif 000013
【図９】
2009071543.tif 000014
【図１０】
2009071543.tif 000015
【図１１】
2009071543.tif 000016
【図１２】
2009071543.tif 000017
【図１３】
2009071543.tif 000018
【図１４】
2009071543.tif 000019
【図１５】
2009071543.tif 000020
【図１６】
2009071543.tif 000021
【図１７】
2009071543.tif 000022
【図１８】
2009071543.tif 000023
【図１９】
2009071543.tif 000024
【図２０】
2009071543.tif 000025
【図２１】
2009071543.tif 000026
【図２２】
2009071543.tif 000027