(57)【要約】【課題】  固体撮像装置において間引き読み出し動作を行う場合に、非読み出し画素のリセットに伴う電源ノイズによる画質の劣化が生じる。【解決手段】  非読み出し行の画素は、あるフレームにおける読み出し画素から信号を読み出す動作を終了してから、次のフレームにおける読み出し画素からの信号を読み出す動作が始まるまでの期間にのみリセットする動作が行われる。【選択図】  図３
2009071354.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配列された複数の画素を含む画素部と、
前記行列状に配列された複数の画素をリセットする動作を行単位で制御し、また、前記行列状に配列された複数の画素から信号を読み出す動作を行単位で制御する制御手段と、
を有する固体撮像装置であって、
前記行列状に配列された複数の画素の一部のみが、信号を読み出す動作を行われる場合に、
信号を読み出す動作が行われる第１画素群の画素が電荷を蓄積する動作は、前記制御手段がリセットする動作を終了させることで開始し、さらに、前記制御手段が信号を読み出す動作を行わせることで終了し、
前記制御手段は、第１のフレーム期間において前記第１画素群の画素からの信号を読み出す動作が終了してから、前記第１のフレーム期間に続く第２のフレーム期間において前記第１画素群の画素をリセットする動作が始まるまでの期間にのみ、前記第２のフレーム期間において信号を読み出す動作が行われない第２画素群の画素をリセットする動作を行わせることを特徴とする固体撮像装置。
【請求項２】
前記制御手段は、
前記行列状に配列された複数の画素をリセットする動作を制御する第１の走査手段と、
前記行列状に配列された複数の画素から信号を読み出す動作を制御する第２の走査手段と、
を含むことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記制御手段は、前記第２画素群の画素をリセットする動作を一括して制御することを特徴とする請求項１または２に記載の固体撮像装置。
【請求項４】
請求項１乃至３のいずれか１項に記載の固体撮像装置であって、
前記固体撮像装置は、
前記行列状に配列された複数の画素の一部のみが、信号を読み出す動作を行われる第１の読み出しモードと、
前記行列状に配列された複数の画素の全てから信号を読み出す動作を行う第２の読み出しモードと、
を備え、
前記制御手段は、前記第２の読み出しモードで信号を読み出す動作を行われる画素を、行単位で順次リセットする動作を行わせることを特徴とする固体撮像装置。
【請求項５】
請求項４に記載の固体撮像装置であって、
前記第１の読み出しモードと前記第２の読み出しモードとを切り換えるモード切り換え信号を前記制御手段に供給するモード切り換え手段を有することを特徴とする固体撮像装置。
【請求項６】
前記第１の読み出しモードで動画を撮影することを特徴とする請求項４または５に記載の固体撮像装置。
【請求項７】
請求項１乃至６に記載の固体撮像装置であって、
前記画素から読み出された信号を外部に出力する出力部をさらに有し、
前記制御手段は、第１のフレーム期間において前記第１画素群の画素からの信号を外部に出力する動作が終了してから、前記第１のフレーム期間に続く第２のフレーム期間において前記第１画素群の画素をリセットする動作が始まるまでの期間にのみ前記第２のフレーム期間において信号を読み出す動作が行われない前記第２画素群の画素をリセットする動作を行わせることを特徴とする固体撮像装置。
【請求項８】
前記行列状に配列された複数の画素の各々は、
光電変換素子と、
該光電変換素子に蓄積された電荷に応じた信号を出力する増幅部と、
前記光電変換素子に蓄積された電荷の、増幅部への転送を制御する転送部と、
前記増幅部及び／または光電変換素子に蓄積された電荷の排出を制御するリセット部と、を有することを特徴とする請求項１乃至７のいずれか１項に記載の固体撮像装置。
【請求項９】
前記行列状に配列された複数の画素の各々は、
前記制御手段によって活性化されることで読み出す画素を選択する選択部をさらに有することを特徴とする請求項８に記載の固体撮像装置。
【請求項１０】
請求項１乃至９のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置の画素部に像を形成する光学系と、
前記固体撮像装置から出力された信号を処理して画像データを生成する信号処理部と、
を備えたことを特徴とする撮像システム。
【請求項１１】
行列状に配列された複数の画素を含む画素部を有する固体撮像装置の駆動方法であって、
前記行列状に配列された複数の画素の一部のみ信号を読み出す動作を行う場合に、
信号を読み出す第１画素群の画素が電荷を蓄積する動作は、画素をリセットする動作を終了することで開始し、さらに、信号を読み出す動作を行うことで終了し、
信号を読み出さない第２画素群の画素をリセットする動作は、第１のフレーム期間において前記第１画素群の画素からの信号を読み出す動作が終了してから、前記第１のフレーム期間に続く第２のフレーム期間において前記第１画素群の画素をリセットする動作が始まるまでの期間にのみ行う
ことを特徴とする固体撮像装置の駆動方法。
【請求項１２】
前記第２画素群の画素を一括してリセットすることを特徴とする請求項１１に記載の固体撮像装置の駆動方法。
【請求項１３】
請求項１１または１２に記載の固体撮像装置の駆動方法であって、
前記固体撮像装置は前記画素部の画素から読み出された信号を外部に出力する出力部をさらに有し、
前記第２画素群の画素をリセットする動作を、第１のフレーム期間において前記第１画素群の画素からの信号を外部に出力する動作が終了してから、前記第１のフレーム期間に続く第２のフレーム期間において前記第１画素群の画素をリセットする動作が始まるまでの期間にのみ行う
ことを特徴とする請求項１１または１２に記載の固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルスチルカメラやビデオカメラなどの撮像機器に用いる固体撮像装置に関する。
【背景技術】
【０００２】
近年、固体撮像装置に対する高機能化や多機能化の要求が高まっており、画像を形成するための有効画素の全てから、信号を読み出す高精細な、いわゆる全画素読み出しの他にも、高フレームレートで動画を出力するような読み出し方法も求められている。高フレームレートでの出力のために、有効画素のうち、一部の画素の信号のみを読み出す、いわゆる間引き読み出しという読み出し方法が知られている。
【０００３】
間引き読み出しを行う場合、信号を読み出されない画素（非読み出し画素）の光電変換素子で光電変換及び蓄積された電荷が溢れ出し、近接する、信号を読み出される画素（読み出し画素）に偽信号を発生させることが懸念される。非読み出し画素から読み出し画素への電荷の漏れ出しを抑制する手法として、特許文献１がある。特許文献１では、読み出し画素のリセット動作と同時に非読み出し画素に対してもリセット動作を行うことや、非読み出し画素を常にリセット状態にすることが記載されている。
【０００４】
また、１画素あたりのトランジスタ数を削減し、狭小な画素ピッチの固体撮像装置を実現するために、垂直選択スイッチＭＯＳを削減する技術が特許文献２に開示されている。これは、信号増幅部であるソースフォロワＭＯＳの入力端子（ゲート端子）であるフローティングディフュージョン（以下ＦＤ；Ｆｌｏａｔｉｎｇ  Ｄｉｆｆｕｓｉｏｎ）部の動作点を変えることで信号を読み出す画素の選択を行うものである。より具体的には、信号を読み出したい画素のＦＤ部の電位を、ソースフォロワＭＯＳが動作状態となるような電位に設定し、それ以外の画素のＦＤ部を、ソースフォロワＭＯＳが動作しない電位に設定することで選択的に信号を垂直信号線に読み出すものである。
【特許文献１】特開２０００−３５０１０３号公報
【特許文献２】特開平１１−１１２０１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図７は、光電変換装置の模式図であり、図８は図７に示す光電変換装置の画素構成の別の一例である。図９は、この光電変換装置の動作タイミングを示す。図７乃至９は、特許文献１より抜粋したものである。以下では、光電変換装置が、図８に示す画素を有する場合について説明する。ここでは、１行目及び３行目の画素が読み出し画素であり、２行目及び４行目の画素が非読み出し画素である。
【０００６】
図９において、ＳＥＬ１またはＳＥＬ３の信号がハイレベルである期間に、それぞれの信号に対応する行の画素から信号が垂直信号線６に読み出される。つまり、図８の画素を有する固体撮像装置では、これらの期間に電荷転送スイッチ９０１及び垂直選択スイッチＭＯＳ３とが導通する。
【０００７】
時刻ｔ０で、読み出される行、すなわち、読み出し行である１行目の画素に入力されるＲＥＳ１並びに読み出されない行、すなわち、非読み出し行である２行目の画素に入力されるのＲＥＳ２が同時にハイレベルに遷移する。読み出し行の画素は、ＳＥＬ１がハイレベルの期間中に、光電変換素子１から蓄積電荷が電荷転送スイッチ９０１を介して増幅型ソースフォロワ入力ＭＯＳ２のゲート端子に一度転送されているので、時刻ｔ０でリセットされる時に光電変換素子１に蓄積されている電荷（蓄積電荷）は少ない。一方、非読み出し行ではＳＥＬ１がハイレベルである期間に光電変換素子１から蓄積電荷の転送が行われないため、時刻ｔ０の時点での蓄積電荷は、前のフレームでリセットしてから時刻ｔ０までの間に蓄積された電荷量となり、読み出し行におけるそれよりも多い。非読み出し行の蓄積電荷が隣接する読み出し行へ漏れ出すような照射光量が大きい条件では、非読み出し行の蓄積電荷量はさらに大きくなる。したがって、時刻ｔ０でリセットを行う際に、蓄積電荷が排出される端子である電源端子５には大きな瞬時電流が流れる。電源を供給する電源端子５や電源線４は有限のインピーダンスを持つために、大きな瞬時電流が流れることでその電位が変動する。
【０００８】
時刻ｔ０の後に続く期間でＳＥＬ３がハイレベルとなると、次の読み出し行である３行目の画素から信号が読み出される。しかし、この時点では先述の大きな瞬時電流のために変動した電源端子５や電源線４の電位が安定しておらず、読み出し行からの信号にノイズが重畳される。読み出し画素から読み出された信号にノイズが重畳されると、読み出された信号を基に形成される画像の画質が劣化する。
【０００９】
図９は、読み出し行と非読み出し行とが１行ずつ交互になっている例であるが、近年、固体撮像装置の画素数は増加する傾向にあり、非読み出し行の数を増やすことでいわゆる間引き率を高くし、高フレームレートを実現することがますます求められている。そのような非読み出し行の多くなる用途では、同時にリセットされる画素の数が増加するために瞬時電流がさらに大きくなり、上述の電源ノイズによる問題はさらに顕著になる。
【００１０】
また、特許文献１には、非読み出し行の画素を常にリセット状態に保つ例も開示されている。この場合には電源端子５や電源線４に流れる瞬時電流は上述の動作を行う場合よりも少ないが、非読み出し行の画素で光電変換された電荷が常に電源線へと排出されるために電位が常に変動する。そのために読み出し行の画素から読み出された信号にはランダムなノイズが重畳され、得られた画像の画質が劣化するという問題が生じる。
【００１１】
特許文献２に開示されるような、垂直選択スイッチＭＯＳを持たない画素の構成においても、非読み出し行のリセットに起因する上述のノイズは発生し、同様の課題が生じる。
【００１２】
本発明は、非読み出し画素のリセットに伴う電源ノイズによる画質の劣化を低減できる固体撮像装置、撮像システム及び固体撮像装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するための本発明の第１側面に係る固体撮像装置は、行列状に配列された複数の画素を含む画素部と、前記行列状に配列された複数の画素をリセットする動作を行単位で制御し、また、前記行列状に配列された複数の画素から信号を読み出す動作を行単位で制御する制御手段と、を有する固体撮像装置であって、前記行列状に配列された複数の画素の一部のみが、信号を読み出す動作を行われる場合に、信号を読み出す動作が行われる第１画素群の画素が電荷を蓄積する動作は、前記制御手段がリセットする動作を終了させることで開始し、さらに、前記制御手段が信号を読み出す動作を行わせることで終了し、前記制御手段は、第１のフレーム期間において前記第１画素群の画素からの信号を読み出す動作が終了してから、前記第１のフレーム期間に続く第２のフレーム期間において前記第１画素群の画素をリセットする動作が始まるまでの期間にのみ、前記第２フレーム期間において信号を読み出す動作が行われない第２画素群の画素をリセットする動作を行わせることを特徴とする。
【００１４】
上記目的を達成するための本発明の第２側面に係る撮像システムは、上述の固体撮像装置と、前記固体撮像装置の画素部に像を形成する光学系と、前記固体撮像装置から出力された信号を処理して画像データを生成する信号処理部と、を備えたことを特徴とする。
【００１５】
上記目的を達成するための本発明の第３側面に係る固体撮像装置の駆動方法は、行列状に配列された複数の画素を含む画素部を有する固体撮像装置の駆動方法であって、前記行列状に配列された複数の画素の一部のみ信号を読み出す動作を行う場合に、信号を読み出す第１画素群の画素が電荷を蓄積する動作は、画素をリセットする動作を終了することで開始し、さらに、信号を読み出す動作を行うことで終了し、信号を読み出さない第２画素群の画素をリセットする動作は、第１のフレーム期間において前記第１画素群の画素からの信号を読み出す動作が終了してから、前記第１のフレーム期間に続く第２のフレーム期間において前記第１画素群の画素をリセットする動作が始まるまでの期間にのみ行うことを特徴とする。
【発明の効果】
【００１６】
本発明は、非読み出し画素のリセットに伴う電源ノイズによる画質の劣化を低減することができる。
【発明を実施するための最良の形態】
【００１７】
（第１実施例）
図１から３を用いて本発明に係る第１実施例を説明する。
【００１８】
図１は、本実施例に係る固体撮像装置の模式図である。画素部１０１には複数の画素１００が行列状に配列されている。画素１００には、リセットされる画素の行、すなわちリセット行を選択するための信号が入力されるリセット制御線１５と、読み出し行を選択するための信号が入力される選択制御線８とがそれぞれ接続されている。なお、電荷転送スイッチのゲート電極に接続される転送制御線は、簡単のために省略している。さらに、画素１００には、選択された画素から読み出された信号が伝達される垂直信号線６と、リセット電源線４とが接続されている。リセット電源線４は、電源端子５に接続されており、ここでは電源端子５は画素１００のリセット電源および後述するソースフォロワ回路の電源として用いられる。垂直信号線６には、画素１００の持つソースフォロワＭＯＳ２とソースフォロワ回路を構成する定電流源である負荷７のほかに、スイッチ１０が接続されており、水平出力線１１とはスイッチ１０を介して接続されている。スイッチ１０は、水平走査回路１３から入力される信号に基づいて導通または非導通とが切り替わり、垂直信号線６上の信号は、スイッチ１０が導通することで水平出力線１１に伝達される。水平出力線１１に出力された信号は、出力アンプ１２を経て、出力端子ＯＵＴから固体撮像装置の外部へと出力される。スイッチ１０、水平出力線１１、出力アンプ１２、及び出力端子ＯＵＴは出力部２１を構成する。
【００１９】
制御手段である走査回路２０は、ここでは読み出し行を行単位で順次選択するための第１の走査手段である第１の垂直走査回路９と、リセットする画素の行（リセット行）を行単位で順次選択するための第２の走査手段である第２の垂直走査回路１６と、を含む。第１の垂直走査回路９は、選択制御線８に信号ＳＥＬ１〜ＳＥＬ９を出力して、対応する選択制御線８に接続された画素１００の選択を行うほか、不図示の各転送制御線４０２に信号ＴＸ１〜ＴＸ９を出力して、画素１００が有する光電変換素子１からの蓄積電荷の転送を制御する。転送制御線４０２は図の簡略化のために図１では省略しているが、これは同じ行の画素１００に共通に接続されるものである。第２の垂直走査回路は、リセット制御線１５にＲＥＳ１〜ＲＥＳ９を出力して、対応するリセット制御線に接続された画素１００のリセット動作を制御する。非読み出し行一括リセット信号入力端子１７には、非読み出し行が存在する場合に非読み出し行のリセットタイミングを規定する、非読み出し行一括リセット信号が入力される。
【００２０】
水平走査回路１３のＨＳＴＡＲＴ端子１８に入力されるのは、水平走査回路の走査信号であり、ＨＳＣＡＮ端子１９から入力されるのは走査駆動クロックが入力される期間を示すパルスである。
【００２１】
図２は、画素１００の具体的な構成の一例を示す回路図である。画素１００は、入射光量に応じた電荷を蓄積する光電変換素子１を有する。光電変換素子１に蓄積された電荷は、転送制御線４０２を介して入力される信号に基づいて導通と非導通とが切り替わる電荷転送スイッチ（転送部）９０１を介して、ソースフォロワＭＯＳ（増幅部）９のゲート端子に転送される。光電変換素子１に蓄積された電荷は完全電荷転送されるので、この転送動作によって光電変換素子１はリセットされる。ソースフォロワＭＯＳ２のゲート端子は、リセットスイッチ（リセット部）１４を介してさらに電源線４と接続されている。リセットスイッチ１４は、リセット制御線１５を介して走査回路２０から入力される信号に基づいて導通状態が切り換わる。ソースフォロワＭＯＳ２の一端は電源線４に接続され、他端は選択部である垂直選択スイッチＭＯＳ３と接続されている。垂直選択スイッチＭＯＳ３は、選択制御線８を介して走査回路２０から入力される信号に基づいて活性化され、活性化している時に導通状態となり、ソースフォロワＭＯＳ２と負荷７とで構成されるソースフォロワ回路が動作状態になる。
【００２２】
続いて本実施例に係る固体撮像装置の動作を説明する。図１の固体撮像装置において、全ての画素が画像を形成するために用いることができる有効画素であるとして、上から１、４、及び７行目の画素が読み出し行であり、上から２、３、５、６、８、及び９行目の画素が非読み出し行である場合のタイミングチャートを図３に示す。本実施例では、上から１、４、及び７行目の画素が第１画素群の画素で、上から２、３、５、６、８、及び９行目の画素が第２画素群である。図３における各パルスの名称は、図１中の名称と対応している。ここでは、動画撮影のように固体撮像装置を同じ駆動パターンで繰り返し駆動した場合における、任意のフレーム（ここではｎフレーム目とする）の動作と、それと連続する前後のフレーム（ここではｎ−１及びｎ＋１フレーム目）の動作の一部を抜き出している。なお、網掛けで示されているのは、画素１００に基づく信号が出力端子ＯＵＴから固体撮像装置の外部へ出力される期間を示している。
【００２３】
また、簡略化のために図示していないが、ＲＥＳｎがハイレベルのときにＴＸｎもハイレベルとすることで光電変換素子１と、ソースフォロワＭＯＳ２のゲート部とがリセットされる。つまり、画素がリセットされる。
【００２４】
図３中の点線は、互いに等間隔に配されており、ある一定の間隔の期間を示している。また、時刻ｒ１、ｒ２、ｒ３及び時刻ｔ１、ｔ２、ｔ３はそれぞれの系列において互いに等間隔となっている。
【００２５】
第１のフレーム期間であるｎ−１フレーム目における最後の読み出し行である７行目の画素は、期間Ｔ７において走査回路２０に選択されると、垂直信号線６上に信号が読み出される。垂直信号線６に読み出された信号は水平走査回路１３に入力されるＨＳＴＡＲＴおよびＨＳＣＡＮに応じて順次出力端子ＯＵＴから外部へと出力される。
【００２６】
期間Ｔ７に続いて開始する第２のフレーム期間であるｎフレーム目において、まず、時刻ｒ０でＲＥＳＡＬＬ信号がハイレベルからローレベルに遷移する。この時、非読み出し行である２、３、５、６、８、９行目に対応するリセット信号ＲＥＳ２、ＲＥＳ３、ＲＥＳ５、ＲＥＳ６、ＲＥＳ８、ＲＥＳ９及び、ＴＸ２、ＴＸ３、ＴＸ５、ＴＸ６、ＴＸ８、ＴＸ９とが導通から非導通状態に遷移する。これにより２、３、５、６、８、９行目の画素のリセット動作が一括して完了する。
【００２７】
続く期間でＲＥＳ１及びＴＸ１とがハイレベルになり、時刻ｒ１においてＲＥＳ１がハイレベルからローレベルに遷移することで、１行目の画素の光電変換素子１及びソースフォロワＭＯＳ２のゲート部のリセット、すなわち画素のリセットが完了する。これにより、１行目の画素は時刻ｒ１から電荷を蓄積する動作が開始する。
【００２８】
４行目及び７行目の画素についても同様の動作が行われ、４行目の画素は時刻ｒ２から、７行目の画素は時刻ｒ３から電荷を蓄積する動作が開始する。
【００２９】
次に、１行目の画素の信号が垂直信号線に読み出される。時刻ｔ１でＨＳＣＡＮがハイレベルになり、ＨＳＴＡＲＴがハイレベルからレオ−レベルに遷移すると、ＨＳＣＡＮがハイレベルの期間中に、１行目の画素から読み出された信号に応じた信号が順次出力端子ＯＵＴから出力される。
【００３０】
時刻ｔ２及びｔ３から始まる期間ではそれぞれ４行目及び７行目の画素に対して、１行目と同様の制御が行われ、それぞれの行の画素から読み出された信号に応じた信号が順次出力端子ＯＵＴから出力される。７行目の画素に基づく信号が出力端子ＯＵＴから出力され終えてから、ｎフレーム目の動作が終了し、ｎ＋１フレーム目の動作が開始する。ｎ＋１フレーム目以降も、上述と同様の動作が繰り返される。
【００３１】
ここで、読み出し行の動作についてより詳しく説明する。１行目の画素に着目すると、まず時刻ｒ１に先立ってＲＥＳ１及びＴＸ１とがハイレベルとなり、その時点までの蓄積電荷が、電荷転送スイッチ９０１、リセットスイッチ１４、及び電源線４を介して電源端子５へと排出される。次に、時刻ｔ１から始まる期間で光電変換素子１に蓄積された電荷が電荷転送スイッチ９０１を介してソースフォロワＭＯＳのゲート部に転送されるので、１行目の画素から読み出される信号の蓄積時間△ＴＳ１は、
△ＴＳ１＝ｔ１−ｒ１      （１）
となる。また、４行目及び７行目の画素についても同様に、
△ＴＳ４＝ｔ２−ｒ２      （２）
△ＴＳ７＝ｔ３−ｒ３      （３）
となる。また、先述のとおり、時刻ｒ１、ｒ２、ｒ３及び時刻ｔ１、ｔ２、ｔ３はそれぞれの系列において互いに等間隔となっているので、
△ＴＳ１＝△ＴＳ４＝△ＴＳ７      （４）
となり、全ての行の蓄積時間は一定であることが分かる。
【００３２】
次に非読み出し行についてより詳しく説明する。非読み出し行の画素は、図３に示す駆動においては時刻ｒ０に非読み出し行一括リセット信号ＲＥＳＡＬＬに同期して一括してリセットされる。このタイミングで電源線４、電源端子５へと排出される電荷量は、１フレーム期間中に蓄積された蓄積電荷が、９列×６行＝５４画素分であり、有限のインピーダンスを持つリセット電源線４及び電源端子５の電位変動が生じる。しかしながら、電位変動が生じている期間には画素からの信号を読み出す動作は行われていない。つまり、少なくとも２つのフレーム期間が連続する場合に、非読み出し行の画素は、あるフレームにおける読み出し画素の信号を読み出す動作が終了してから、次のフレームにおいて読み出し画素からの信号をリセットする動作が始まるまでの期間にのみをリセットする動作が行われる。これにより、リセットに伴う電源変動が信号に及ぼす影響を低減できる。
【００３３】
また、本実施例においては非読み出し行を一括してリセットしているので、特許文献１において読み出し行と非読み出し行とを同時にリセットしていた場合と比べて待機時間が削減される。
【００３４】
特許文献１のように、読み出し行のリセットと非読み出し行のリセットとを同時に行っている場合、リセットに伴って発生する電源ノイズの影響を低減しようとすると、次の読み出し行から信号を読み出す動作を行うまでに待機時間を設ける必要がでてくる。電源変動が定常状態に復帰するまでの待機時間を取るとすると、特許文献１に開示される技術では、（待機時間）×（読み出し行の数）分だけ待機時間が必要になる。しかしながら、高フレームレート化が求められる用途では、待機時間を設けると十分なフレームレートが得られないおそれがあり、待機時間を削減すればリセットに伴う電源ノイズにより画質が低下するおそれがある。これに対して本実施例によれば、非読み出し行を一括してリセットしているので、高フレームレートでの動作が要求される場合においても、非読み出し行のリセットに伴って発生する電源変動の影響による画質の低下を軽減することが可能となる。
【００３５】
本実施例では、各フレームの先頭で非読み出し行のリセットを行っているが、これは本質的なことではなく、各フレームの末尾でリセットを行っても良い。すなわち、本発明において重要なのは、非読み出し行の画素は、あるフレームにおける読み出し画素から信号を読み出す動作を終了してから、次のフレームにおける読み出し画素からの信号を読み出す動作が始まるまでの期間にのみリセットする動作が行われることである。
【００３６】
また、非読み出し行のリセットは必ずしも全てを一括で行う必要はなく、たとえば一部の非読み出し行をリセットするタイミングを他の非読み出し行をリセットするタイミングと異ならせても問題はない。しかし、上述の通り、電源変動が定常状態に復帰するまでの待機時間は電源や電源線によって定まる時定数に応じて決まるので、非読み出し行を一括してリセットした方が待機時間を短縮でき、高フレームレートでの動作には特に有効である。
【００３７】
また、本実施例においては、読み出し行のリセットを全て終えてから、外部への出力を開始しているが、出力動作の一部を読み出し行のリセット動作と時間的に重ねて行っても良い。例えば、図３中の時刻ｔ１、ｔ２、ｔ３を、ｒ０、ｒ１、ｔ１、ｒ２、ｔ２、ｒ３、ｔ３となるようにしても良い。この場合には、読み出し行の画素の蓄積時間は短くなるが、フレームレートを高くすることが可能となる。
【００３８】
本実施例では、非読み出し行の画素は、あるフレームにおける読み出し画素から信号を読み出す動作が終了してから、次のフレームにおける読み出し画素からの信号を読み出す動作が始まるまでの期間にのみリセットをする動作が行われている。つまり、図３において、時刻ｒ０で行われる非読み出し行の画素をリセットする動作は、期間Ｔ７のうち、出力端子ＯＵＴから信号が出力されている斜線で示される期間に行われても良い。しかし、電源変動が生じている期間に、信号を外部に出力する動作が行われると、出力される信号にノイズが重畳するおそれがあるため、非読み出し行の画素をリセットする動作は、あるフレームにおける読み出し画素からの信号に応じた信号を固体撮像装置の外部に出力する動作が終了してから、次のフレームにおける読み出し画素からの信号を読み出す動作が始まるまでの期間にのみ行われることが望ましい。
【００３９】
（第２実施例）
図４に示すのは、本発明の第２実施例に係る画素の回路図である。図２に示した画素の回路図とは、垂直選択スイッチＭＯＳ３がない点が異なり、ソースフォロワＭＯＳのソース端子は垂直信号線６と直接接続されている。
【００４０】
図４で示される画素を持つ場合、信号増幅部であるソースフォロワＭＯＳ２の入力端子であるＦＤ部の動作点を変えることにより、信号を読み出す画素の選択を行う。つまり、信号を読み出したい画素のＦＤ部の電位を、ソースフォロワＭＯＳ２が動作状態となるような電位に設定し、それ以外の画素のＦＤ部を、ソースフォロワＭＯＳ２が動作しない電位に設定することで選択的に信号を垂直信号線に読み出す。
【００４１】
図２で示した画素を持つ場合には、非読み出し行の画素を常にリセット状態とすることで瞬時電流を低減することが可能である。一方、図４の回路では、リセット動作を行うことで非読み出し行の画素が持つソースフォロワＭＯＳ２が動作状態になってしまうために常時リセット状態とすることができない上に、仮にできたとしてもランダムなノイズが読み出された信号に重畳するおそれがある。そのため、非読み出し行を常時リセットすると読み出し画素から選択的に信号を読み出すことができない問題がある。
【００４２】
本実施例においては、第１実施例と同様に、少なくとも２つのフレーム期間が連続する場合に、非読み出し行の画素は、あるフレームにおける読み出し画素から信号を読み出す動作が終了してから、次のフレームにおける読み出し画素から信号を出力する動作が始まるまでの期間にのみリセットを行う。この場合、読み出し行の画素から信号を読み出す動作が行われている期間には、非読み出し行の画素が持つソースフォロワＭＯＳ２は非動作状態となるので読み出し行の画素から選択的に信号を読み出す動作を実現できる。本実施例に係る固体撮像装置によれば、垂直選択スイッチＭＯＳを持たない画素構成であっても、非読み出し画素のリセットに伴う電源ノイズによる画質の劣化を低減することができる。
【００４３】
（第３実施例）
第３実施例として、画像を形成するために用いることができる有効画素のうち、非読み出し行が存在する、いわゆる間引き読み出し動作と、有効画素からの信号を全て読み出す、いわゆる全画素読み出し動作とを切り換える制御を行うための走査回路を説明する。ここでは、間引き読み出し動作時に、１行目、４行目、及び７行目の画素が読み出し画素となる場合を例にとって説明する。
【００４４】
図５は、本実施例による動作を実現するための、リセット行を選択するのに用いられる第２の垂直走査回路１６の回路図例である。５０１は、シフトレジスタの基本構成であるシフトパルス生成回路であり、前段の入力を受けてシフトパルス信号を生成し、次段へと信号をシフトするための回路である。クロックドインバータやフリップフロップなどの一般的に知られている構成で実現できる。５０２及び５０３はそれぞれ第１及び第２の転送スイッチであり、読み出しモード切り換え選択線５０５の信号によって開閉される。第１及び第２の転送スイッチ５０２及び５０３は、ここではトランスミッションゲートを用いている。トランスミッションゲートは一般に、正転信号とその反転信号とを入力して導通状態が制御されるが、図５では簡略化のために一方の入力を省略している。５０４は、ＯＲ回路であり、各行のシフトパルスと、非読み出し行一括リセット信号、または、グランド、つまりローレベルとの論理和をリセット線１５へ出力する。
【００４５】
全画素読み出し動作を行う第２の読み出しモードの場合には、読み出しモード切り換え選択線５０５に入力される信号はローレベルとなり、第１の転送スイッチ５０２が導通、第２の転送スイッチ５０３が非導通となる。この結果、この第２の垂直走査回路からはＲＥＳ１からＲＥＳ９が、第１の垂直走査回路からはＴＸ１からＴＸ９がそれぞれ順次出力されることで第１及び第２画素群の画素をリセットする動作が順次行われる。また、１行目から９行目の画素から信号を読み出す動作も順次行われる。
【００４６】
一方、間引き読み出し動作を行う第１の読み出しモードの場合には、読み出しモード切り換え選択線５０５に入力される信号はハイレベルとなり、第１の転送スイッチ５０２が非導通、第２の転送スイッチ５０３が導通となる。この結果、この第２の垂直走査回路からはＲＥＳ１、ＲＥＳ４、ＲＥＳ７とが順次出力され、１行目、４行目、及び７行目の画素から順次信号が読み出される。また、ハイレベルの非読み出し行一括リセット信号が入力されると、非読み出し行である２、３、５、６、８、及び９行目をリセットするＲＥＳ２、ＲＥＳ３、ＲＥＳ５、ＲＥＳ６、ＲＥＳ８、及びＲＥＳ９がハイレベルとなり、非読み出し行が一括でリセットされる。
【００４７】
ここでは、リセット行を選択するための第２の垂直走査回路１６の例を示したが、読み出し行を選択するための第１の垂直走査回路９も、図５と類似の構成で実現できる。すなわち、読み出しモード切り換え選択線に入力される信号に応じて、ＴＸ１からＴＸ９までを順次出力するか、ＴＸ２、３、５、６、８、９をスキップし、ＴＸ１、４、７を順次出力するかを切り換える構成にすればよい。また、読み出しモード切り換え選択線に入力される信号がハイレベルのときには、ハイレベルの一括リセット信号が入力されると、ハイレベルＴＸ２、３、５、６、８、及び９を一括で出力する。
【００４８】
本実施例によれば、全画素読み出し動作と間引き読み出し動作とで走査回路を共有化することができ、全画素読み出し動作と間引き読み出し動作との切り換えを、読み出しモード切り換え選択線に入力する信号の切り換えだけで簡単に実現することができる。そして、間引き読み出し動作を行う場合には、動画のように高フレーム動作を行う場合においても、上述のタイミングで非読み出し行の画素がリセットされるので非読み出し行のリセットに伴って発生する電源ノイズによる画質の劣化を軽減することが可能となる。
【００４９】
（第４実施例）
本発明の第４実施例に係る撮像システム２００の概略構成及び概略動作を、図６を用いて説明する。図６は、本発明の第４実施例に係る撮像システム２００の構成図である。
【００５０】
撮像システム２００は、光学系１１０、撮像装置１２０、及び、信号処理部１８０を備える。信号処理部１８０は、信号処理回路部１３０、記録／通信部１４０、タイミング制御回路部１５０、システムコントロール回路部１６０、及び、再生／表示部１７０を含む。
【００５１】
光学系１１０は、撮像装置１２０の撮像面である画素配列へ被写体の像を形成する。
【００５２】
撮像装置１２０は、例えば第１実施例に係る固体撮像装置である。撮像装置１２０は、画素配列に形成された被写体の像を画像信号に変換する。撮像装置１２０は、その画像信号を画素配列から読み出して信号処理回路部１３０へ出力する。
【００５３】
信号処理回路部１３０は、予め決められた方法にしたがって、撮像装置１２０から供給された画像信号を信号処理する。例えば、アナログ信号である画像信号をＡ／Ｄ変換してデジタル信号である画像データを生成することや、画像データの圧縮処理などを行う。信号処理回路部１３０は、信号処理された画像データを記録／通信部１４０及び再生／表示部１７０へ供給する。
【００５４】
記録／通信部１４０は、信号処理回路部１３０から供給された画像データを、不図示の記録媒体に記録したり、同じく不図示の外部装置へ送信したりする。あるいは、記録／通信部１４０は、記録媒体から画像データを読み出して再生／表示部１７０へ供給したり、不図示の入力部から所定の指示を受け取ってシステムコントロール回路部１６０へ供給したりする。
【００５５】
再生／表示部１７０は、信号処理回路部１３０又は記録／通信部１４０から供給された画像データを、表示デバイスに表示する。
【００５６】
タイミング制御回路部１５０は、撮像装置１２０を駆動するタイミングを制御するための信号を供給するもので、モード切り換え手段としての役割を有する。例えば、制御手段である制御回路２０に非読み出し行一括リセット信号や読み出しモード切り換え信号を供給したり、水平走査回路に走査信号や、走査駆動クロックが入力される期間を示すパルスを供給したりする。
【００５７】
システムコントロール回路部１６０は、所定の指示の情報を記録／通信部１４０から受け取る。システムコントロール回路部１６０は、所定の指示に応じて、光学系１１０、記録／通信部１４０、再生／表示部１７０、及びタイミング制御回路部１５０を制御する。例えば、全画素読み出しモードや間引き読み出しモードで、光学系１１０、記録／通信部１４０、再生／表示部１７０、及びタイミング制御回路部１５０をそれぞれのモードに応じて制御する。
【００５８】
本実施例に係る撮像システムは、実施例１乃至３のいずれかで説明したような固体撮像装置を用いている。すなわち、非読み出し行の画素は、あるフレームにおける読み出し画素から信号を読み出す動作を終了してから、次のフレームにおける読み出し画素からの信号を読み出す動作が始まるまでの期間にのみリセットする動作が行われる。これにより、非読み出し行のリセットに伴って発生する電源変動の影響による画質の低下を軽減することが可能となる。
【００５９】
また、上述の実施例ではいずれの場合も、画素から読み出された信号を、スイッチ１０のみを介して水平出力線に出力しているが、垂直信号線上に増幅器やＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ；相関二重サンプリング）回路などを設けた構成であっても本発明は適用できる。すなわち、非読み出し行の画素は、あるフレームにおける読み出し画素から信号を読み出す動作を終了してから、次のフレームにおける読み出し画素からの信号を読み出す動作が始まるまでの期間にのみリセットする動作が行われることが重要である。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施例に係る模式図
【図２】本発明の第１実施例に係る動作タイミング図
【図３】本発明の第１実施例に係る画素の回路図
【図４】本発明の第２実施例に係る画素の回路図
【図５】本発明の第３実施例に係る走査回路の回路図
【図６】本発明の第４実施例に係る撮像システムの図
【図７】従来技術における光電変換装置の模式図
【図８】従来技術における画素の模式図
【図９】従来技術における光電変換装置の動作タイミング図
【符号の説明】
【００６１】
１  光電変換素子
２  ソースフォロワＭＯＳ
３  垂直選択スイッチＭＯＳ
４  電源線
５  電源端子
６  垂直信号線
７  負荷
８  選択制御線
９  第１の垂直走査回路
１０  スイッチ
１１  水平出力線
１２  出力アンプ
１３  水平走査回路
１４  リセットスイッチ
１５  リセットスイッチ制御線
１６  第２の垂直走査回路
１７  非読み出し行一括リセット信号入力端子
１８  水平走査回路スタート信号
１９  捜査駆動クロック入力期間信号
２０  走査回路
２１  出力部
１００  画素
１０１  画素部
１１０  光学系
１２０  撮像装置
１３０  信号処理回路部
１４０  記録／通信部
１５０  タイミング制御回路部
１６０  システムコントロール回路部
１７０  再生／表示部
１８０  信号処理部
２００  撮像システム
４０２  転送スイッチ制御線
５０１  走査パルス発生器
５０２  第１の転送スイッチ
５０３  第２の転送スイッチ
５０４  ＯＲ回路
５０５  読み出しモード切り換え端子
９０１  電荷転送スイッチ
９０２  転送ゲート線
【図１】
2009071354.tif 000003
【図２】
2009071354.tif 000004
【図３】
2009071354.tif 000005
【図４】
2009071354.tif 000006
【図５】
2009071354.tif 000007
【図６】
2009071354.tif 000008
【図７】
2009071354.tif 000009
【図８】
2009071354.tif 000010
【図９】
2009071354.tif 000011