(57)【要約】【課題】プラズマディスプレイパネルに駆動信号を供給するためのエネルギー回収回路及びそれを用いたプラズマディスプレイ装置を提供する。【解決手段】プラズマディスプレイパネルと、パネルを駆動させるための駆動信号を生成する駆動部と、を備え、駆動部は、パネルから回収される電圧を充電する第１キャパシタと、第１キャパシタと共に共振回路を形成するインダクターと、駆動信号を生成する電圧を供給する電圧源と、インダクターの一方と前記電圧源との間に接続する第２キャパシタと、を備える。【選択図】図８
2009098591.tif 000002
【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルと、前記プラズマディスパネルを駆動させるための駆動信号を生成する駆動部と、を備えるプラズマディスプレイ装置であって、
前記駆動部は、
前記プラズマディスパネルから回収される電圧を充電する第１キャパシタと、
前記第１キャパシタと共に共振回路を形成するインダクターと、
前記駆動信号を生成する電圧を供給する電圧源と、
前記インダクターの一方と前記電圧源との間に接続する第２キャパシタと、を備えることを特徴とするプラズマディスプレイ装置。
【請求項２】
前記インダクターの他方は、前記プラズマディスパネルに接続されることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項３】
前記電圧源は、第１電圧及び第２電圧をそれぞれ供給する第１電圧源及び第２電圧源を備え、
前記第２キャパシタは、前記インダクターと前記第１、２電圧源のうち、少なくとも一つの間に接続されることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項４】
前記駆動部は、前記インダクターの一方と前記第１電圧源との間に接続する前記第２キャパシタ、及び前記インダクターの一方と前記第２電圧源との間に接続する第３キャパシタを備えることを特徴とする請求項３に記載のプラズマディスプレイ装置。
【請求項５】
前記インダクターは、第１、２インダクターを備え、
前記第２キャパシタは、前記第１、２インダクターのうち、少なくとも一つの一方と前記電圧源との間に接続されることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項６】
前記電圧源は、第１電圧及び第２電圧をそれぞれ供給する第１電圧源及び第２電圧源を備え、
前記駆動部は、前記第１インダクターの一方と前記第１電圧源との間に接続する前記第２キャパシタ、及び前記第２インダクターの一方と前記第２電圧源との間に接続する第３キャパシタを備えることを特徴とする請求項５に記載のプラズマディスプレイ装置。
【請求項７】
前記駆動部は、前記プラズマディスパネルに一方が接続され、第１電圧及び第２電圧を供給するためにそれぞれターンオンする第１スイッチ及び第２スイッチを備え、
前記第２キャパシタは、前記インダクターと前記第１、２スイッチのうち、少なくとも一つの他方との間に接続されることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項８】
前記駆動部は、前記インダクターの一方と前記第１スイッチの他方との間に接続する前記第２キャパシタ、及び前記インダクターの一方と前記第２スイッチの他方との間に接続する第３キャパシタを備えることを特徴とする請求項７に記載のプラズマディスプレイ装置。
【請求項９】
前記インダクターは、第１、２インダクターを備え、
前記駆動部は、前記第１インダクターの一方と前記第１スイッチの他方との間に接続する前記第２キャパシタ、及び前記第２インダクターの一方と前記第２スイッチの他方との間に接続する第３キャパシタを備えることを特徴とする請求項７に記載のプラズマディスプレイ装置。
【請求項１０】
前記駆動部は、前記第１キャパシタに一方が接続されて、前記第１キャパシタと前記プラズマディスパネルとの間のエネルギー回収及び供給をそれぞれ制御する第３スイッチ及び第４スイッチを備え、
前記第２キャパシタは、前記第３、４スイッチのうち、少なくとも一つの他方と前記電圧源との間に接続されることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項１１】
前記電圧源は、第１電圧及び第２電圧をそれぞれ供給する第１電圧源及び第２電圧源を備え、
前記駆動部は、前記第３スイッチの他方と前記第１電圧源との間に接続する前記第２キャパシタ、及び前記第４スイッチの他方と前記第２電圧源との間に接続される第３キャパシタを備えることを特徴とする請求項１０に記載のプラズマディスプレイ装置。
【請求項１２】
前記駆動部は、前記第２キャパシタと直列接続した抵抗をさらに備えることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項１３】
前記駆動部は、前記第２キャパシタと直列接続した第３インダクターをさらに備えることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項１４】
プラズマディスプレイパネルにサステイン信号を供給するためのエネルギー回収回路であって、
前記プラズマディスパネルから回収される電圧を充電する第１キャパシタと、
前記第１キャパシタと共に共振回路を形成するインダクターと、
サステイン電圧源と、
基準電圧源と、
前記インダクターの両方のうち、前記パネルに接続しない一方と前記サステイン電圧源との間に接続する第２キャパシタと、
前記インダクターの一方と前記基準電圧源との間に接続する第３キャパシタと、を備えることを特徴とするエネルギー回収回路。
【請求項１５】
前記パネルにサステイン電圧及び基準電圧を供給するためにそれぞれターンオンする第１スイッチ及び第２スイッチを備え、
前記第２キャパシタは、前記インダクターの一方と前記第１スイッチの両方のうち、前記プラズマディスパネルに接続しない一方の間に接続され、前記第３キャパシタは、前記インダクターの一方と前記第２スイッチの両方のうち、前記プラズマディスパネルに接続しない一方の間に接続されることを特徴とする請求項１４に記載のエネルギー回収回路。
【請求項１６】
前記第１キャパシタと前記プラズマディスパネルとの間のエネルギー回収及び供給をそれぞれ制御する第３スイッチ及び第４スイッチを備え、
前記第２キャパシタは、前記第３スイッチの両方のうち、前記第１キャパシタに接続しない一方と前記サステイン電圧源との間に接続され、前記第３キャパシタは、前記第４スイッチの両方のうち、前記第１キャパシタに接続しない一方と前記基準電圧源との間に接続されることを特徴とする請求項１４に記載のエネルギー回収回路。
【請求項１７】
前記第１キャパシタと前記プラズマディスパネルとの間のエネルギー回収及び供給をそれぞれ制御する第３スイッチ及び第４スイッチを備え、前記インダクターは、前記第３、４スイッチとそれぞれ接続した第１、２インダクターを備え、
前記第２キャパシタは、前記第１インダクターの両方のうち、前記プラズマディスパネルに接続しない一方と前記サステイン電圧源との間に接続され、前記第３キャパシタは、前記第２インダクターの両方のうち、前記プラズマディスパネルに接続しない一方と前記基準電圧源との間に接続されることを特徴とする請求項１４に記載のエネルギー回収回路。
【請求項１８】
前記第２、３キャパシタのうち、少なくとも一つと直列接続した抵抗をさらに備えることを特徴とする請求項１４に記載のエネルギー回収回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置に関し、さらに詳細には、プラズマディスプレイパネルに駆動信号を供給するためのエネルギー回収回路に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、ＰＤＰと略す）は、不活性混合ガスの放電時に発生する真空紫外線（ＶＵＶ）により蛍光体を励起することによって画像を表示する。
【０００３】
このようなＰＤＰは、大型化と薄膜化が容易であるだけでなく、構造が単純になるため製作が容易になり、かつ他の平面表示装置に比べて輝度及び発光効率が高いという長所を有する。特に、交流面放電型３電極プラズマディスプレイパネルは、放電時に表面に壁電荷が蓄積されて、放電により発生するスパッタリングから電極を保護するため、低電圧駆動と長寿命という利点を有する。
【０００４】
プラズマディスプレイパネルは、画像の階調を具現するために、全てのセルを初期化するためのリセット期間、セルを選択するためのアドレス期間、選択されたセルから表示放電を起こすサステイン期間に時分割駆動される。
【０００５】
駆動回路がプラズマディスプレイパネルに駆動信号を供給するためには、複数のスイッチング素子及びクランプダイオードが要求されるため、部品数の増加による費用の増加及びサイズの増大という問題点があり、なお、複数の回路部品によりパネル駆動回路の消費電力が多く消費されるという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明は、上記の課題を解決するためのものであって、その目的は、プラズマディスプレイ装置に備えられるエネルギー回収回路において、製造費用及び電磁気波の発生を減少させると同時に、エネルギーの効率を増加させることができる信頼性の高い駆動回路が備えられたプラズマディスプレイ装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記の目的を達成するため、本発明に係るプラズマディスプレイ装置は、プラズマディスプレイパネルと、前記プラズマディスパネルを駆動させるための駆動信号を生成する駆動部と、を備え、前記駆動部は、前記プラズマディスパネルから回収される電圧を充電する第１キャパシタと、前記第１キャパシタと共に共振回路を形成するインダクターと、前記駆動信号を生成する電圧を供給する電圧源と、前記インダクターの一方と前記電圧源との間に接続する第２キャパシタと、を備えることを特徴とする。
【０００８】
上記の目的を達成するため、本発明に係るエネルギー回収回路は、プラズマディスパネルから回収される電圧を充電する第１キャパシタと、前記第１キャパシタと共に共振回路を形成するインダクターと、サステイン電圧源と、基準電圧源と、前記インダクターの両方のうち、前記パネルに接続しない一方と前記サステイン電圧源との間に接続する第２キャパシタと、前記インダクターの一方と前記基準電圧源との間に接続する第３キャパシタと、を備えることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、エネルギー回収回路を用いてプラズマディスプレイパネルに駆動信号を供給しようとする場合、キャパシタをエネルギー回収回路のインダクターの一方に接続させることによって、低価の素子を用いてパネルに供給される駆動信号の波形の歪みを防止し、過電圧によるインダクターの損傷を防止してエネルギー回収回路の安定性を向上させることができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して、本発明に係るエネルギー回収回路及びそれを用いたプラズマディスプレイ装置について詳細に説明する。図１は、プラズマディスプレイパネルの構造に対する一実施の形態を示した斜視図である。
【００１１】
図１に示すように、プラズマディスプレイパネルは、上部基板１０上に形成される維持電極対であるスキャン電極１１及びサステイン電極１２、下部基板２０上に形成されるアドレス電極２２を備える。
【００１２】
前記維持電極対１１、１２は、通常インジウムスズ酸化物（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ；ＩＴＯ）で形成された透明電極１１ａ、１２ａとバス電極１１ｂ、１２ｂとを備え、前記バス電極１１ｂ、１２ｂは、銀（Ａｇ）、クロム（Ｃｒ）などの金属またはクロム／銅／クロム（Ｃｒ／Ｃｕ／Ｃｒ）の積層型若しくはクロム／アルミニウム／クロム（Ｃｒ／Ａｌ／Ｃｒ）の積層型に形成することができる。バス電極１１ｂ、１２ｂは、透明電極１１ａ、１２ａ上に形成され、抵抗の高い透明電極１１ａ、１２ａによる電圧降下を減らす機能を果たす。
【００１３】
一方、本発明の一実施の形態によれば、維持電極対１１、１２は、透明電極１１ａ、１２ａとバス電極１１ｂ、１２ｂとが積層された構造だけでなく、透明電極１１ａ、１２ａを使用せずにバス電極１１ｂ、１２ｂだけでも構成されることができる。このような構造は、透明電極１１ａ、１２ａを使用しないので、パネル製造の単価を下げることができるという長所がある。このような構造に用いられるバス電極１１ｂ、１２ｂは、上記に列挙した材料の他に、感光性材料など、多様な材料が可能である。
【００１４】
スキャン電極１１及びサステイン電極１２の透明電極１１ａ、１２ａとバス電極１１ｂ、１１ｃとの間には、上部基板１０の外部で発生する外部光を吸収して反射を減らす光差断の機能と上部基板１０のピュリティ（Ｐｕｒｉｔｙ）及びコントラストを向上させる機能とを果たすブラックマトリックス（Ｂｌａｃｋ  Ｍａｔｒｉｘ、ＢＭ）１５が配列される。
【００１５】
本発明の一実施の形態に係るブラックマトリックス１５は、上部基板１０に形成されるが、隔壁２１と重なる位置に形成される第１ブラックマトリックス１５と、透明電極１１ａ、１２ａとバス電極１１ｂ、１２ｂとの間に形成される第２ブラックマトリックス１１ｃ、１２ｃとで構成されることができる。ここで、第１ブラックマトリックス１５とブラック層またはブラック電極層とも呼ばれる第２ブラックマトリックス１１ｃ、１２ｃは、形成過程で同時に形成されて物理的に接続されることができ、同時に形成されないから物理的に接続されない場合もある。
【００１６】
また、物理的に接続されて形成される場合、第１ブラックマトリックス１５と第２ブラックマトリックス１１ｃ、１２ｃとは同じ材質で形成されるが、物理的に分離されて形成される場合には、異なる材質で形成されることができる。
【００１７】
スキャン電極１１とサステイン電極１２とが並べて形成された上部基板１０には、上部誘電体層１３と保護膜１４とが積層される。上部誘電体層１３には、放電によって発生した荷電粒子が蓄積され、維持電極対１１、１２を保護することができる。保護膜１４は、ガス放電時に発生した荷電粒子のスパッタリングから上部誘電体層１３を保護し、２次電子の放出効率を上げるようになる。
【００１８】
また、アドレス電極２２は、スキャン電極１１及びサステイン電極１２と交差する方向に形成される。また、アドレス電極２２が形成された下部基板２０上には、下部誘電体層２４と隔壁２１とが形成される。
【００１９】
また、下部誘電体層２４と隔壁２１との表面には、蛍光体層２３が形成される。隔壁２１は、縦隔壁２１ａと横隔壁２１ｂとが閉鎖型に形成され、放電セルを物理的に区分し、放電により生成された紫外線と可視光とが隣接した放電セルに漏れるのを防止する。
【００２０】
本発明の一実施の形態には、図１に示す隔壁２１の構造だけでなく、多様な形状の隔壁２１の構造も可能である。例えば、縦隔壁２１ａと横隔壁２１ｂの高さが異なる差等型隔壁構造、縦隔壁２１ａまたは横隔壁２１ｂのうちの少なくとも一つ以上に排気通路として使用可能なチャネルの形成されたチャネル型隔壁構造、縦隔壁２１ａまたは横隔壁２１ｂのうちの一つ以上に溝の形成された溝型隔壁構造などの構造とすることも可能である。
【００２１】
ここで、差等型隔壁構造の場合には、横隔壁２１ｂの高さが高いものがより好ましく、チャネル型隔壁構造や溝型隔壁構造の場合には、横隔壁２１ｂにチャネルが形成されるか、溝が形成されることが好ましい。
【００２２】
一方、本発明の一実施の形態では、Ｒ、Ｇ及びＢ放電セルのそれぞれが同じ線上に配列されると図示及び説明されているが、他の形状に配列されることも可能である。例えば、Ｒ、Ｇ及びＢ放電セルが三角形状に配列されるデルタ（Ｄｅｌｔａ）タイプの配列も可能である。また、放電セルの形状も四角形状だけでなく、五角形、六角形などの多様な多角形状も可能である。
【００２３】
また、蛍光体層２３は、ガス放電時に発生した紫外線により発光されて、赤色（Ｒ）、緑色（Ｇ）または青色（Ｂ）のうちのいずれか一つの可視光を発生するようになる。ここで、上部／下部基板１０、２０と隔壁２１との間に設けられた放電空間には、放電のためのＨｅ＋Ｘｅ、Ｎｅ＋Ｘｅ及びＨｅ＋Ｎｅ＋Ｘｅなどの不活性混合ガスが注入される。
【００２４】
図２は、プラズマディスプレイパネルの電極配置に対する一実施の形態を示すものである。プラズマディスプレイパネルを構成する複数の放電セルは、図２に示すように、マトリックス状に配置されることが好ましい。複数の放電セルは、各々スキャン電極ラインＹ１〜Ｙｍ、サステイン電極ラインＺ１〜Ｚｍ及びアドレス電極ラインＸ１〜Ｘｎの交差部に設けられる。スキャン電極ラインＹ１〜Ｙｍは、順次駆動されるか、または同時に駆動され得、サステイン電極ラインＺ１〜Ｚｍは、同時に駆動され得る。アドレス電極ラインＸ１〜Ｘｎは、奇数番目のラインと偶数番目のラインに分割されて駆動されるか、または順次駆動され得る。
【００２５】
図２に示す電極配置は、本発明に係るプラズマパネルの電極配置に対する一実施の形態に過ぎず、本発明は、図２に示すプラズマディスプレイパネルの電極配置及び駆動方式に限定されない。例えば、前記スキャン電極ラインＹ１〜Ｙｍのうち、２個のスキャン電極ラインが同時にスキャニングされるデュアルスキャン方式も可能である。また、前記アドレス電極ラインＸ１〜Ｘｎは、パネルの中央部分において上下に分割されて駆動され得る。
【００２６】
図３は、一つのフレームを複数のサブフィールドに分けて時分割駆動させる方法に対する一実施の形態を示すタイミング図である。単位フレームは、時分割階調表示を実現するために、所定の数、例えば８個のサブフィールドＳＦ１，．．．，ＳＦ８に分割されることができる。また、各サブフィールドＳＦ１，．．．，ＳＦ８は、リセット区間（図示せず）、アドレス区間Ａ１，．．．，Ａ８、及びサステイン区間Ｓ１，．．．，Ｓ８に分割される。
【００２７】
ここで、本発明の一実施の形態によれば、リセット区間は、複数のサブフィールドのうち、少なくとも一つで省略できる。例えば、リセット区間は、最初のサブフィールドにのみ存在するか、または最初のサブフィールドと全サブフィールドのうち、中間程度のサブフィールドにのみ存在することもできる。
【００２８】
各アドレス区間Ａ１，．．．，Ａ８では、アドレス電極Ｘに表示データ信号が印加され、各スキャン電極Ｙに相応するスキャンパルスが順次印加される。
【００２９】
各サステイン区間Ｓ１，．．．，Ｓ８では、スキャン電極Ｙとサステイン電極Ｚとにサステインパルスが交互に印加され、アドレス区間Ａ１，．．．，Ａ８において壁電荷が形成された放電セルからサステイン放電を起こす。
【００３０】
プラズマディスプレイパネルの輝度は、単位フレームで占めるサステイン放電区間Ｓ１，．．．，Ｓ８内のサステイン放電パルスの数に比例する。１つの画像を形成する一つのフレームが、８個のサブフィールドと２５６階調で表現される場合、各サブフィールドには、順に１、２、４、８、１６、３２、６４、１２８の割合で互いに異なるサステインパルスの数が割り当てられることができる。万一、１３３階調の輝度を得るためには、サブフィールド１区間、サブフィールド３区間及びサブフィールド８区間中にセルをアドレッシングしてサステイン放電すれば良い。
【００３１】
各サブフィールドに割り当てられるサステイン放電の数は、ＡＰＣ（Ａｕｔｏｍａｔｉｃ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）ステップに応じるサブフィールドの加重値に応じて可変的に決定されることができる。すなわち、図３では、一つのフレームを８個のサブフィールドに分割する場合を例に挙げて説明したが、本発明はそれに限定されず、一つのフレームを形成するサブフィールドの数を設計仕様に応じて多様に変形することが可能である。例えば、一つのフレームを１２または１６サブフィールドなどのように、８サブフィールド以上に分割してプラズマディスプレイパネルを駆動させることができる。
【００３２】
また、各サブフィールドに割り当てられるサステイン放電の数は、ガンマ特性やパネル特性を考慮して多様に変形することが可能である。例えば、サブフィールド４に割り当てられた階調度を８から６へ下げ、サブフィールド６に割り当てられた階調度を３２から３４に上げることができる。
【００３３】
図４は、前記分割された一つのサブフィールドに対して、プラズマディスプレイパネルを駆動させるための駆動信号に対する一実施の形態を示すタイミング図である。
【００３４】
前記サブフィールドは、スキャン電極Ｙ上に正極性の壁電荷を形成し、サステイン電極Ｚ上に負極性の壁電荷を形成するためのプリリセット（ｐｒｅ  ｒｅｓｅｔ）区間、プリリセット区間により形成された壁電荷分布を利用して前画面の放電セルを初期化するためのリセット区間、放電セルを選択するためのアドレス区間及び選択された放電セルの放電を維持させるためのサステイン区間を備える。
【００３５】
リセット区間は、セットアップ区間及びセットダウン区間からなり、前記セットアップ区間においては、すべてのスキャン電極に上昇ランプ波形が同時印加されてすべての放電セルにおいて微細放電が発生し、これにより、壁電荷が生成される。前記セットダウン区間には、前記上昇ランプ波形のピーク電圧より低い正極性の電圧で下降する下降ランプ波形がすべてのスキャン電極Ｙに同時に印加されて、すべての放電セルから消去放電が発生し、これにより、セットアップ放電により生成された壁電荷及び空間電荷のうちの不要電荷を消去させる。
【００３６】
アドレス区間には、スキャン電極に負極性のスキャン信号ｓｃａｎが順次印加され、これと同時に前記アドレス電極Ｘに正極性の電圧Ｖａを有するデータｄａｔａ信号が印加される。このような前記スキャン信号ｓｃａｎとデータ信号ｄａｔａとの間の電圧差と前記リセット区間中に生成された壁電圧によりアドレス放電が発生してセルが選択される。一方、前記セットダウン区間とアドレス区間中に前記サステイン電極には、サステイン電圧を維持する信号が印加される。
【００３７】
前記サステイン区間には、スキャン電極とサステイン電極に交互にサステイン電圧Ｖｓを有するサステインパルスが印加されて、スキャン電極とサステイン電極との間に面放電形態でサステイン放電が発生する。
【００３８】
図４に示す駆動波形は、本発明に係るプラズマディスプレイパネルを駆動させるための信号に対する一実施の形態のものであって、図４に示す波形によって本発明は限定されない。例えば、前記プリリセット区間を省略し得るし、図４に示す駆動信号の極性及び電圧レベルは、必要に応じて変更可能であり、前記サステイン放電が完了した後に壁電荷を消去するための消去信号がサステイン電極に印加され得る。また、前記サステイン信号がスキャン電極ＹとサステインＺ電極のうちのいずれか一つにのみ印加されて、サステイン放電を起こすシングルサステイン駆動も可能である。
【００３９】
図５は、プラズマディスプレイパネルのスキャン電極またはサステイン電極にサステイン信号を供給するためのエネルギー回収回路の構成を示す回路図である。
【００４０】
図５に示すように、エネルギー回収回路は、ソースキャパシタＣｓ、インダクターＬ、エネルギー供給スイッチＱ１、エネルギー回収スイッチＱ２、サスアップスイッチＱ３及びサスダウンスイッチＱ４を含んで構成される。
【００４１】
ソースキャパシタＣｓは、パネルＣｐからエネルギーを回収して格納し、インダクターＬは、パネルのキャパシタンスＣｐ及びソースキャパシタＣｓと共に共振回路を形成し、エネルギー供給／回収スイッチＱ１、Ｑ２は、ソースキャパシタＣｓとインダクターＬとの間に接続されて、エネルギーの供給及び回収をそれぞれ制御する。ソースキャパシタＣｓは、サステイン放電時にパネルに充電された電圧を回収して格納し、パネルにサステイン信号を供給する際に前記格納された電圧をパネルに再供給する。
【００４２】
サスアップスイッチＱ３は、サステイン電圧源Ｖｓに接続されて、サステイン電圧をパネルに供給するためにターンオンし、サスダウンスイッチＱ４は、基準電圧源に接続されてパネルの電圧を基準電圧まで下降させるためにターンオンする。図５に示すように、前記基準電圧は、グラウンド電圧ＧＮＤであり得、サスダウンスイッチＱ４が接続する基準電圧源は、グラウンドでありうる。
【００４３】
図６に示すサステイン信号の波形に対する実施の形態を参照して、前記エネルギー回収回路の動作についてさらに詳細に説明する。
【００４４】
全体プラズマディスプレイ装置の電源がオンになってパネルから複数の放電が発生し続けると、パネルの放電電流がインダクターＬを介してソースキャパシタＣｓに充電される。
【００４５】
エネルギー供給ステップＥＲ＿ｕｐにおいてエネルギー供給スイッチＱ１がターンオンすると、ソースキャパシタＣｓに充電された電圧がパネルに供給され、それによりパネルに供給されるサステイン信号の電圧が次第に上昇する。
【００４６】
その後、サステイン電圧維持ステップＳＵＳ＿ｕｐにおいてサスアップスイッチＱ３がターンオンすれば、パネルに供給されるサステイン信号がサステイン電圧Ｖｓを維持するようになる。
【００４７】
エネルギー回収ステップＥＲ＿ｄｎにおいてエネルギー回収スイッチＱ２がターンオンすれば、パネルに充電されていたエネルギーがインダクターＬを介してソースキャパシタＣｓに回収されて充電される。それにより、パネルに供給されるサステイン信号の電圧が次第に下降する。
【００４８】
その後、基準電圧維持ステップＳＵＳ＿ｄｎにおいてサスダウンスイッチＱ４をターンオンさせると、パネルに供給されるサステイン信号の電圧が基準電圧、例えばグラウンド電圧に急激に下降して維持するようになる。
【００４９】
すなわち、エネルギー供給ステップＥＲ＿ｕｐ及びエネルギー回収ステップＥＲ＿ｄｎでは、ソースキャパシタＣｓ、パネルのキャパシタンスＣｐ及びインダクターＬが形成する共振回路を形成し、前記共振によりソースキャパシタＣｓに充電されたエネルギーがインダクターＬを介してパネルに供給されるか、またはパネルに充電されていたエネルギーがソースキャパシタＣｓに回収される。
【００５０】
エネルギー供給ステップＥＲ＿ｕｐ〜基準電圧維持ステップＳＵＳ＿ｄｎを繰り返しながら、エネルギー回収回路は、パネルにサステイン信号を供給するようになる。
【００５１】
図６に示すように、エネルギー供給ステップＥＲ＿ｕｐ及びエネルギー回収ステップＥＲ＿ｄｎにおいて、インダクターＬの両方のうち、パネルに接続しない一方の電圧ＶＬ（点線で表示）は、エネルギー供給／回収スイッチＱ１、Ｑ２がターンオンすることによってＶｓ／２を維持するようになる。
【００５２】
一方、図７に示すように、サステイン電圧維持区間ＳＵＳ＿ｕｐからパネルに供給される電圧Ｖｐがサステイン電圧Ｖｓを維持するようになって、インダクターＬの一方の電圧ＶＬは、サステイン電圧Ｖｓを向けて高い周波数で共振するようになる。このとき、インダクターＬの一方からサステイン電圧Ｖｓ以上のピーク（ｐｅａｋ）電圧が発生して電磁波障害（ＥＭＩ）という問題が発生し、不要な共振現象が発生し、インダクターが損傷するという問題があり得る。
【００５３】
また、基準電圧維持区間ＳＵＳ＿ｄｎでも、パネルに供給される電圧Ｖｐが基準電圧ＧＮＤを維持するようになって、インダクターＬの一方の電圧ＶＬは、基準電圧ＧＮＤに向けて高い周波数で共振するようになって、前記と同じ問題が生じ得る。
【００５４】
前記のような動作により、エネルギー回収回路に流れる循環電流の大きさが瞬間的に増加することができ、それによってスイッチ発明が増加し、エネルギーの効率が減少できる。
【００５５】
図８〜図１４は、本発明に係るエネルギー回収回路の構成に対する実施の形態を示す回路図であるが、本発明に係るエネルギー回収回路では、ソースキャパシタＣｓ及びパネルのキャパシタンスＣｐと共に、共振回路を形成するインダクターＬの一方にキャパシタが接続される。
【００５６】
図８に示すように、インダクターＬの一方ａ（接続点ａ）の電圧がサステイン電圧Ｖｓを越えて高い周波数で共振することを防止するために、インダクターＬの両方のうち、パネルに接続しない一方ａとサステイン電圧源Ｖｓとの間にキャパシタＣ１を接続することもできる。
【００５７】
また、インダクターＬの一方ａの電圧が基準電圧ＧＮＤより低い電圧で大きく共振することを防止するために、前記インダクターの一方ａと基準電圧源ＧＮＤとの間にもキャパシタＣ２を接続することができる。
【００５８】
すなわち、本発明に係るエネルギー回収回路は、インダクターの一方ａとサステイン電圧源Ｖｓとの間にキャパシタＣ１を接続して、サステイン電圧維持ステップＳＵＳ＿ｕｐにおいてインダクターＬの一方ａの電圧がパネルに供給される電圧であるサステイン電圧Ｖｓより大きい電圧にピーキング（ｐｅａｋｉｎｇ）されることを防止することができる。
【００５９】
また、インダクターの一方ａと基準電圧源ＧＮＤとの間にキャパシタＣ２を接続して、基準電圧維持ステップＳＵＳ＿ｄｎにおいてインダクターＬの一方ａの電圧がパネルに供給される電圧である基準電圧ＧＮＤより低い電圧にピーキング（ｐｅａｋｉｎｇ）されることを防止することができる。
【００６０】
図９に示すように、直列接続したキャパシタＣ１、Ｃ２及び抵抗Ｒ１、Ｃ２は、インダクターの一方ａとサステイン電圧源Ｖｓとの間またはインダクターの一方ａと基準電圧源ＧＮＤとの間に接続されることができる。
【００６１】
図８に示すように、インダクターの一方ａと電圧源Ｖｓ、ＧＮＤとの間にキャパシタＣ１、Ｃ２を接続する場合、インダクターの一方ａの電圧のうち、広帯域の高周波成分を除去することができる。それに対し、図９に示すように、インダクターの一方ａと電圧源Ｖｓ、ＧＮＤとの間に直列接続したキャパシタＣ１、Ｃ２と抵抗Ｒ１、Ｒ２とを接続する場合には、前記キャパシタＣ１、Ｃ２のキャパシタンスまたは抵抗Ｒ１、Ｒ２の抵抗値を調整して、インダクターの一方ａの電圧のうち、特定周波数領域の成分を除去することができる。
【００６２】
図８及び図９では、インダクターの一方ａと電圧源Ｖｓ、ＧＮＤとの間にキャパシタＣ１、Ｃ２または直列接続したキャパシタＣ１、Ｃ２と抵抗Ｒ１、Ｒ２とが接続した。しかし、本発明に係るエネルギー回収回路は、その以外にインダクターの一方ａの電圧がサステイン電圧Ｖｓまたは基準電圧ＧＮＤを越えて振動してピーキングされることを防止することができる様々な他の素子を接続するようにしてもよい。
【００６３】
例えば、インダクターの一方ａと電圧源Ｖｓ、ＧＮＤとの間に直列接続したキャパシタとインダクターＣＬとを接続してもよいし、直列接続したキャパシタ、抵抗及びインダクターＲＬＣを接続するようにしてもよい。また、それ以外に半導体デバイスのターンオフの際にデバイスに印加されるピーク電圧とスイッチング損失を低減させるか、またはトランジスタの逆バイアス２次降伏破壊防止を目的とする保護回路であるスナバ（ｓｎｕｂｂｅｒ）回路を接続することもできる。
【００６４】
また、図８及び図９に示したものとは異なり、キャパシタＣ１、Ｃ２は、インダクターＬの両方の間に接続されるか、インダクターＬの一方ａとソースキャパシタＣｓとの間に接続されるようにしてもよい。
【００６５】
図１０に示すように、エネルギー回収回路は、第１インダクターＬ１の一方ｂ（接続点ｂ）がエネルギー供給スイッチＱ１に接続する第１インダクターＬ１と一方ｃ（接続点ｃ）がエネルギー回収スイッチＱ２に接続する第２インダクターＬ１とを備えることができる。
【００６６】
この場合、第１インダクターＬ１の一方ｂとサステイン電圧源Ｖｓとの間に第１キャパシタＣ１が接続されて、第１インダクターＬ１の一方ｂの電圧がサステイン電圧Ｖｓより高くピーキングされることを防止できる。また、第２インダクターＬ２の一方ｃと基準電圧源ＧＮＤとの間に第２キャパシタＣ２が接続されて、第２インダクターＬ２の一方ｃの電圧が基準電圧ＧＮＤより低くピーキングされることを防止できる。
【００６７】
また、上記のように、第１インダクターＬ１の一方ｂとサステイン電圧源Ｖｓとの間または第２インダクターＬ２の一方ｃと基準電圧源ＧＮＤとの間に直列接続したキャパシタと抵抗とが接続されることもできる。
【００６８】
上記のような本発明に係るエネルギー回収回路は、サステイン信号だけでなく、その他の駆動信号、例えばアドレス電極にデータ信号を供給するために用いられることができる。
【００６９】
図１１は、アドレス電極にＶａ電圧を有するデータ信号を供給するためのエネルギー回収回路の構成に対する一実施の形態を示す回路図である。図１１に示す回路の動作のうち、図５〜図１０を参照して説明した動作と同じものについてはその説明を省略する。
【００７０】
図１１に示すように、エネルギー供給ステップＥＲ＿ｕｐ及びエネルギー回収ステップＥＲ＿ｄｎでは、ソースキャパシタＣｓ、パネルのキャパシタンスＣｐ及びインダクターＬが形成する共振回路を形成して、前記共振によりソースキャパシタＣｓに充電されていたエネルギーがインダクターＬを介してパネルのアドレス電極に供給されるか、またはパネルのアドレス電極に充電されていたエネルギーがソースキャパシタＣｓに回収される。それによって、データ信号を供給するためのエネルギーの効率を向上させることができる。
【００７１】
この場合にも、インダクターＬの一方ａの電圧がデータ電圧Ｖａを越えて高い周波数で共振するか、基準電圧ＧＮＤより低い電圧で大きく共振して、データ信号の波形に歪みを発生させるなど、上記のような問題が生じ得る。
【００７２】
図１１に示すように、インダクターの一方ａとデータ電圧源Ｖａとの間にキャパシタＣ１を接続して、データ電圧維持ステップにおいてインダクターＬの一方ａの電圧がパネルに供給される電圧であるサステイン電圧Ｖｓより大きい電圧にピーキングされることを防止できる。
【００７３】
また、インダクターの一方ａと基準電圧源ＧＮＤとの間にキャパシタＣ２を接続して、基準電圧維持ステップにおいてインダクターＬの一方ａの電圧がパネルに供給される電圧である基準電圧ＧＮＤより低い電圧にピーキングされることを防止できる。
【００７４】
上記のように、インダクターＬの一方ａとデータ電圧源Ｖａまたは基準電圧源ＧＮＤとの間に直列接続したキャパシタと抵抗とが接続されることもでき、エネルギー供給／回収スイッチＱ１、Ｑ２とそれぞれ接続した第１、２インダクターが含まれることもできる。
【００７５】
図１２に示すように、本発明に係るエネルギー回収回路は、上記のようなサステイン電圧源Ｖｓ、データ電圧源Ｖａ及び基準電圧源ＧＮＤの他に、それぞれ任意の電圧を有する第１電圧源Ｖ１と第２電圧源Ｖ２を備えることができる。
【００７６】
この場合にも、インダクターの一方ａの電圧が第１電圧Ｖ１以上または第２電圧Ｖ２以下に大きく振動することを防止するために、インダクターの一方ａと第１電圧源Ｖ１または第２電圧源Ｖ２との間にキャパシタＣ１、Ｃ２または直列接続したキャパシタと抵抗とを接続することができる。
【００７７】
また、本発明に係るエネルギー回収回路は、図５〜図１２を参照して説明した回路構成及び動作に限定されない。すなわち、インダクターを備えてパネルのキャパシタンスＣｐなどと共に共振回路を形成することにより、エネルギーを回収及び供給してパネルに駆動信号を供給するエネルギー回収回路において、前記インダクターの一方と電圧源との間にキャパシタまたは直列接続したキャパシタと抵抗とが接続されることができ、それによって、前記インダクターの一方の電圧がピーキングされることを防止できる。
【００７８】
図１３及び図１４は、本発明に係るエネルギー回収回路の構成に対するさらに他の実施の形態を示す回路図である。
【００７９】
図１３及び図１４に示すように、図５〜図１２を参照して説明した構成と異なるエネルギー回収回路の場合にも、共振回路を形成するためのインダクターＬの両方のうち、パネルに接続しない一方ａと電圧源Ｖｓとの間にキャパシタＣまたは直列接続したキャパシタＣと抵抗Ｒとが接続されることができる。
【００８０】
上記では、本発明に係るエネルギー回収回路をプラズマディスプレイ装置に用いることを例に挙げて説明したが、本発明はこれに限定されず、プラズマディスプレイパネルの他に、ＬＣＤ、ＯＬＥＤなど、様々なディスプレイパネルに供給される駆動信号を生成するために用いられることができる。
【００８１】
上述した本発明の好ましい実施の形態は、例示の目的のために開示されたものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、特許請求の範囲に属するものである。
【図面の簡単な説明】
【００８２】
【図１】プラズマディスプレイパネルの構造に対する一実施の形態を示す斜視図である。
【図２】プラズマディスプレイパネルの電極配置に対する一実施の形態を示す断面図である。
【図３】一つのフレームを複数のサブフィールドに分けてプラズマディスプレイパネルを時分割駆動させる方法に対する一実施の形態を示すタイミング図である。
【図４】プラズマディスプレイパネルを駆動させるための駆動信号に対する一実施の形態を示すタイミング図である。
【図５】プラズマディスプレイパネルのスキャン電極またはサステイン電極にサステイン信号を供給するためのエネルギー回収回路の構成を示す回路図である。
【図６】パネルに供給されるサステイン信号の波形に対する実施の形態を示すグラフである。
【図７】パネルに供給されるサステイン信号の波形に対する実施の形態を示すグラフである。
【図８】本発明に係るエネルギー回収回路の構成に対する実施の形態を示す回路図である。
【図９】本発明に係るエネルギー回収回路の構成に対する実施の形態を示す回路図である。
【図１０】本発明に係るエネルギー回収回路の構成に対する実施の形態を示す回路図である。
【図１１】本発明に係るエネルギー回収回路の構成に対する実施の形態を示す回路図である。
【図１２】本発明に係るエネルギー回収回路の構成に対する実施の形態を示す回路図である。
【図１３】本発明に係るエネルギー回収回路の構成に対する実施の形態を示す回路図である。
【図１４】本発明に係るエネルギー回収回路の構成に対する実施の形態を示す回路図である。
【図１】
2009098591.tif 000003
【図２】
2009098591.tif 000004
【図３】
2009098591.tif 000005
【図４】
2009098591.tif 000006
【図５】
2009098591.tif 000007
【図６】
2009098591.tif 000008
【図７】
2009098591.tif 000009
【図８】
2009098591.tif 000010
【図９】
2009098591.tif 000011
【図１０】
2009098591.tif 000012
【図１１】
2009098591.tif 000013
【図１２】
2009098591.tif 000014
【図１３】
2009098591.tif 000015
【図１４】
2009098591.tif 000016