(57)【要約】【課題】本発明は、表示装置及び表示装置の駆動方法に関し、例えば有機ＥＬ素子によるアクティブマトリックス型の表示装置に適用して、従来に比して画素回路の素子数を少なくして、駆動トランジスタのしきい値電圧のばらつきによる画質の劣化を防止する。【解決手段】本発明は、発光素子８のカソード電圧ＣＡＴＨを立ち下げて信号レベル保持用コンデンサＣ１の端子間電圧を駆動トランジスタＴＲ１のしきい値電圧以上に設定した後、この信号レベル保持用コンデンサＣ１の蓄積電荷を駆動トランジスタＴＲ１により放電させて信号レベル保持用コンデンサＣ１の端子間電圧を駆動トランジスタＴＲ１のしきい値電圧に設定し、その後、この信号レベル保持用コンデンサＣ１に階調電圧Ｖｓｉｇをセットする。【選択図】        図１
2009122230.tif 000002
【特許請求の範囲】
【請求項１】
画素回路をマトリックス状に配置して形成された表示部に対して、前記表示部の信号線及び走査線を介して水平駆動回路及び垂直駆動回路により前記画素回路を駆動することにより、前記表示部で所望の画像を表示する表示装置において、
前記画素回路は、
少なくとも発光素子と、
信号レベル保持用コンデンサと、
前記信号レベル保持用コンデンサの両端をゲート及びソースに接続し、前記発光素子のアノードを前記ソースに接続し、前記ゲート及びソース間電圧に応じた駆動電流で前記発光素子を駆動する駆動トランジスタと、
前記垂直駆動回路から出力される書込み信号によりオン動作し、前記駆動トランジスタのゲートを前記信号線に接続する書込トランジスタとを有し、
前記水平駆動回路は、
所定の固定電圧を間に挟んで各画素の階調を示す階調電圧に順次設定して前記信号線毎に駆動信号を生成し、
前記駆動信号を対応する前記信号線に出力し、
前記垂直駆動回路は、
前記発光素子の発光を停止させる非発光期間において、
前記駆動信号が前記固定電圧に設定されている期間で、前記書込トランジスタをオン状態に設定して前記駆動トランジスタのゲート電圧を前記固定電圧に設定すると共に、前記発光素子のカソード電圧を立ち下げることにより、前記信号レベル保持用コンデンサの両端電位差を前記駆動トランジスタのしきい値電圧以上の電圧に設定し、
続いて前記駆動信号が前記固定電圧に設定されている期間で、前記信号レベル保持用コンデンサの蓄積電荷を前記駆動トランジスタにより放電させ、前記信号レベル保持用コンデンサの両端電位差を前記駆動トランジスタのしきい値電圧に設定し、
続いて前記駆動信号が前記階調電圧に設定されている期間で、前記書込トランジスタをオン動作させて前記信号レベル保持用コンデンサの前記ゲート側電圧を前記階調電圧に設定する
ことを特徴とする表示装置。
【請求項２】
前記発光素子のカソード電圧の立ち下げが、発光期間の電圧への立ち下げであり、
前記垂直駆動回路は、
前記非発光期間において、
前記駆動トランジスタへの電源の供給を停止制御した状態で、前記発光素子のカソード電圧を立ち上げた後、前記信号レベル保持用コンデンサの両端電位差を前記駆動トランジスタのしきい値電圧以上の電圧に設定する
ことを特徴とする請求項１に記載の表示装置。
【請求項３】
画素回路をマトリックス状に配置して形成された表示部に対して、前記表示部の信号線及び走査線を介して水平駆動回路及び垂直駆動回路により前記画素回路を駆動することにより、前記表示部で所望の画像を表示する表示装置の駆動方法において、
前記画素回路は、
少なくとも発光素子と、
信号レベル保持用コンデンサと、
前記信号レベル保持用コンデンサの両端をゲート及びソースに接続し、前記発光素子のアノードを前記ソースに接続し、前記ゲート及びソース間電圧に応じた駆動電流で前記発光素子を駆動する駆動トランジスタと、
前記垂直駆動回路から出力される書込み信号によりオン動作し、前記駆動トランジスタのゲートを前記信号線に接続する書込トランジスタとを有し、
前記駆動方法は、
所定の固定電圧を間に挟んで各画素の階調を示す階調電圧に順次設定して前記信号線毎に駆動信号を生成し、前記駆動信号を対応する前記信号線に出力する駆動信号出力ステップと、
前記発光素子の発光を停止させる非発光期間において、
前記駆動信号が前記固定電圧に設定されている期間で、前記書込トランジスタをオン状態に設定して前記駆動トランジスタのゲート電圧を前記固定電圧に設定すると共に、前記発光素子のカソード電圧を立ち下げることにより、前記信号レベル保持用コンデンサの両端電位差を前記駆動トランジスタのしきい値電圧以上の電圧に設定するしきい値電圧設定の前処理ステップと、
続いて前記駆動信号が前記固定電圧に設定されている期間で、前記信号レベル保持用コンデンサの蓄積電荷を前記駆動トランジスタにより放電させ、前記信号レベル保持用コンデンサの両端電位差を前記駆動トランジスタのしきい値電圧に設定するしきい値電圧設定ステップと、
続いて前記駆動信号が前記階調電圧に設定されている期間で、前記書込トランジスタをオン動作させて前記信号レベル保持用コンデンサの前記ゲート側電圧を前記階調電圧に設定する階調電圧設定ステップとを有する
ことを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及び表示装置の駆動方法に関し、例えば有機ＥＬ（Electro Luminescence）素子によるアクティブマトリックス型の表示装置に適用することができる。本発明は、発光素子のカソード電圧を立ち下げて信号レベル保持用コンデンサの端子間電圧を駆動トランジスタのしきい値電圧以上に設定した後、この信号レベル保持用コンデンサの蓄積電荷を駆動トランジスタにより放電させて信号レベル保持用コンデンサの端子間電圧を駆動トランジスタのしきい値電圧に設定し、その後、この信号レベル保持用コンデンサに階調電圧をセットすることにより、従来に比して画素回路の素子数を少なくして、駆動トランジスタのしきい値電圧のばらつきによる画質の劣化を防止する。
【背景技術】
【０００２】
従来、有機ＥＬ素子を用いたアクティブマトリックス型の表示装置は、有機ＥＬ素子と有機ＥＬ素子を駆動する駆動回路とによる画素回路をマトリックス状に配置して表示部が形成され、この表示部の周囲に配置した水平駆動回路及び垂直駆動回路により各画素回路を駆動して所望の画像を表示している。
【０００３】
この有機ＥＬ素子を用いた表示装置に関して、特開２００５−３４５７２２号公報には、有機ＥＬ素子を駆動する駆動トランジスタのしきい値電圧のばらつきを補正して各画素の階調を設定することにより、このしきい値電圧のばらつきによる画質劣化を防止し、Ｎチャンネル型のトランジスタを使用する場合でも、高い画質を確保することが可能な構成が提案されている。また特開２００７−１３３２８４号公報には、このしきい値電圧のばらつきを補正する処理を複数回に分割して実行する構成が提案されている。
【０００４】
ここで図５は、この特開２００５−３４５７２２号公報に開示の表示装置を示す接続図である。この表示装置１は、水平セレクタ（ＨＳＥＬ）２により水平駆動回路３が構成され、またライトスキャナ（ＷＳＣＮ）４Ａ、ドライブスキャナ（ＤＳＣＮ）４Ｂ、第１及び第２のオートゼロスキャナ（ＡＺＣＮ１及びＡＺＣＮ２）４Ｃ及び４Ｄにより垂直駆動回路５が構成される。
【０００５】
ここで水平セレクタ２は、表示部６の信号線ＳＩＧにそれぞれ対応する複数のラッチ回路で入力画像データＤ１を順次ラッチすることにより、この画像データＤ１を各信号線ＳＩＧに振り分ける。また各信号線ＳＩＧに振り分けた画像データＤ１をそれぞれディジタルアナログ変換処理し、各信号線ＳＩＧに接続された各画素の階調を順次示す駆動信号Ｓｓｉｇを信号線ＳＩＧ毎に生成する。水平セレクタ２は、この駆動信号Ｓｓｉｇを対応する信号線ＳＩＧに出力する。
【０００６】
ライトスキャナ４Ａ、ドライブスキャナ４Ｂ、第１及び第２のオートゼロスキャナ４Ｃ及び４Ｄは、それぞれ図示しない信号生成回路で生成された基準信号を順次転送することにより、各走査線の駆動信号ＤＳ、ＷＳ、ＡＺ１、ＡＺ２を生成し、この駆動信号ＤＳ、ＷＳ、ＡＺ１、ＡＺ２をそれぞれ対応する走査線に出力する。
【０００７】
表示部６は、所定の画素回路７をマトリックス状に配置して形成される。ここで画素回路７は、信号レベル保持用コンデンサＣ１の両端をそれぞれゲート及びソースに接続したソースフォロワ回路構成のＮＭＯＳトランジスタＴＲ１（以下、駆動トランジスタと呼ぶ）により、電流駆動型の発光素子である有機ＥＬ素子８を駆動する。なおここでＣｐは、有機ＥＬ素子８の容量成分である。またＶｃａｔは、有機ＥＬ素子８のカソード電圧である。
【０００８】
この駆動トランジスタＴＲ１は、ドライブスキャナ４Ｂから出力される駆動信号であるドライブ信号ＤＳによりオンオフ動作するＮＭＯＳトランジスタＴＲ２を介して、駆動用電源Ｖｃｃにドレインが接続される。これにより画素回路７は、ドライブ信号ＤＳによるトランジスタＴＲ２のオンオフ制御により駆動トランジスタＴＲ１への電源Ｖｃｃの供給が制御され、発光、非発光が制御される。
【０００９】
またこの駆動トランジスタＴＲ１は、それぞれ第１及び第２のオートゼロスキャナ４Ｃ及び４Ｄから出力される駆動信号である第１及び第２のオートゼロ信号ＡＺ１及びＡＺ２によりオンオフ動作するＮＭＯＳトランジスタＴＲ３及びＴＲ４を介して、ゲート及びソースが第１及び第２の基準電源Ｖｉｎｉ及びＶｓｓ２に接続される。これにより画素回路７は、これら第１及び第２のオートゼロ信号ＡＺ１及びＡＺ２によるトランジスタＴＲ３及びＴＲ４の制御により信号レベル保持用コンデンサＣ１の両端電位をそれぞれ基準電圧Ｖｉｎｉ及びＶｓｓ２に設定できるように構成される。
【００１０】
また駆動トランジスタＴＲ１は、ライトスキャナ４Ａから出力される駆動信号である書込み信号ＷＳによりオンオフ動作するＮＭＯＳトランジスタＴＲ５を介して、ゲートが信号線ＳＩＧに接続される。これにより画素回路７は、この書込み信号ＷＳによるトランジスタＴＲ５の制御により信号線ＳＩＧに出力される駆動信号Ｓｓｉｇの電圧が信号レベル保持用コンデンサＣ１の一端に設定される。
【００１１】
ここで図６は、この画素回路７の動作の説明に供するタイムチャートである。ここで表示部６は、図６（Ａ）において信号書き込みにより信号線ＳＩＧの駆動トランジスタＴＲ１への接続を示すように、フレーム単位のライン順次により各画素回路７の階調が設定される。各画素回路７は、この階調を設定する１水平走査期間（１Ｈ）の前後、一定の期間が非発光期間Ｔ１に設定され、残りが発光期間Ｔ２に設定される（図６（Ｂ））。
【００１２】
画素回路７は、非発光期間Ｔ１が時点ｔ１により開始すると、第１及び第２のオートゼロ信号ＡＺ１及びＡＺ２によりトランジスタＴＲ３及びＴＲ４がオン状態に設定され（図６（Ｃ）及び（Ｄ））、駆動トランジスタＴＲ１のゲート電圧Ｖｇ及びソース電圧Ｖｓ（図６（Ｅ）及び（Ｆ））がそれぞれ基準電圧Ｖｓｓ２及びＶｉｎｉに設定される。ここで基準電圧Ｖｓｓ２及びＶｉｎｉは、電位差Ｖｓｓ２−Ｖｉｎｉが駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈより十分に大きな電圧に設定される。これにより画素回路７は、信号レベル保持用コンデンサＣ１の両端電位差が駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈより大きな電圧に設定される。
【００１３】
続いて画素回路７は、時点ｔ２において、第１のオートゼロ信号ＡＺ１が立ち下げられ、駆動トランジスタＴＲ１のソース側トランジスタＴＲ３がオフ状態に設定される。これにより画素回路７は、駆動トランジスタＴＲ１のゲートソース間電圧Ｖｇｓに応じた駆動電流が駆動トランジスタＴＲ１のソースから流出する。ここで駆動トランジスタＴＲ１のゲート側基準電圧Ｖｓｓ２は、この駆動トランジスタＴＲ１による駆動電流が信号レベル保持用コンデンサＣ１の有機ＥＬ素子８側端を充電するように、すなわち有機ＥＬ素子８のカソード電圧Ｖｃａｔに比して有機ＥＬ素子８のアノード電圧を十分に低い電圧に保持する電圧に設定される。これにより画素回路７は、信号レベル保持用コンデンサＣ１の蓄積電荷が駆動トランジスタＴＲ１により放電して信号レベル保持用コンデンサＣ１の端子間電圧が徐々に低下し、この端子間電圧が駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈとなると、駆動トランジスタＴＲ１がオフ状態に動作を切り換え、信号レベル保持用コンデンサＣ１の端子間電圧の低下が停止する。これにより画素回路７は、信号レベル保持用コンデンサＣ１の両端電位差が駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈに設定される。
【００１４】
画素回路７は、続く時点ｔ３において、第２のオートゼロ信号ＡＺ２が立ち下げられて、駆動トランジスタＴＲ１のゲート側トランジスタＴＲ４がオフ状態に設定され、またドライブ信号ＤＳが立ち下げられて、駆動トランジスタＴＲ１への電源Ｖｃｃの供給が停止される。また続く時点ｔ４で、書込み信号ＷＳが立ち上げられてトランジスタＴＲ５がオン状態に設定され、これにより駆動トランジスタＴＲ１のゲートが信号線ＳＩＧに接続される。画素回路７は、所定のタイミングで書込み信号ＷＳが立ち下げられてトランジスタＴＲ５がオフ状態に設定され、これにより信号線ＳＩＧに出力される駆動信号Ｓｓｉｇの電圧Ｖｓｉｇが信号レベル保持用コンデンサＣ１の一端にホールドされる。これにより画素回路７は、信号レベル保持用コンデンサＣ１に設定された駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈにより補正して、信号レベル保持用コンデンサＣ１の端子間電圧が駆動信号Ｓｓｉｇの電圧Ｖｓｉｇに応じた電圧に設定される。
【００１５】
画素回路７は、発光期間Ｔ２の開始時点ｔ５でトランジスタＴＲ１への電源の供給が開始される。これにより画素回路７は、信号レベル保持用コンデンサＣ１の端子間電圧によるゲートソース間電圧Ｖｇｓにより有機ＥＬ素子８を電流駆動し、有機ＥＬ素子８の容量Ｃｐによるブートストラップ回路により有機ＥＬ素子８を発光させる。なおここでこの駆動トランジスタＴＲ１による有機ＥＬ素子８の駆動電流Ｉｄｓは、次式により表される。ここでＶｇｓは、駆動トランジスタＴＲ１のゲートソース間電圧であり、信号レベル保持用コンデンサＣ１の両端電圧差である。またμはトランジスタＴＲ１の移動度、ＷはトランジスタＴＲ１のチャンネル幅、ＬはトランジスタＴＲ１のチャンネル長、ＣｏｘはトランジスタＴＲ１の単位面積当りのゲート絶縁膜の容量、ＶｔｈはトランジスタＴＲ１のしきい値電圧である。
【００１６】
【数１】
2009122230.tif 000003
【００１７】
この図５及び図６の構成によれば、駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈで補正して信号線ＳＩＧに出力される駆動信号Ｓｓｉｇの電圧Ｖｓｉｇを信号レベル保持用コンデンサＣ１に設定することにより、駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈのばらつきによる画質の劣化を防止することができる。
【００１８】
ところでこの図５に示す構成では、事前に、信号レベル保持用コンデンサＣ１の両端電圧を基準電位Ｖｉｎｉ及びＶｓｓ２に設定して信号レベル保持用コンデンサＣ１の両端電位差Ｖｓｓ２−Ｖｉｎｉを駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈより十分に大きな電圧に設定した後、信号レベル保持用コンデンサＣ１の両端電位差を駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈに設定する。この事前に、信号レベル保持用コンデンサＣ１の両端電圧を基準電位Ｖｉｎｉ及びＶｓｓ２に設定する処理のうち、駆動トランジスタＴＲ１のゲート側電圧Ｖｓｓ２の設定については、トランジスタＴＲ５を介して信号線ＳＩＧにより実行することもでき、この場合、トランジスタＴＲ４を省略して画素回路７の構成を簡略化することができる。
【００１９】
図７は、このトランジスタＴＲ５を介して信号線ＳＩＧにより信号レベル保持用コンデンサＣ１の一端の電圧を設定する場合に考えられる表示装置を示す接続図である。この図７において、図５と同一の構成は、対応する符号を付して示し、重複した説明は省略する。
【００２０】
この表示装置１１は、水平セレクタ（ＨＳＥＬ）１２により水平駆動回路１３が構成され、またライトスキャナ（ＷＳＣＮ）１４Ａ、ドライブスキャナ（ＤＳＣＮ）１４Ｂ、オートゼロスキャナ（ＡＺＣＮ１）１４Ｃにより垂直駆動回路１５が構成される。
【００２１】
ここで水平セレクタ１２は、水平セレクタ２と同様にして各信号線ＳＩＧに画像データＤ１を振り分けてディジタルアナログ変換処理する。水平セレクタ１２は、所定の固定電圧Ｖｏｆｓとこのディジタルアナログ変換結果とを交互に出力することにより、図８（Ｄ）に示すように、固定電圧Ｖｏｆｓを間に挟んだ階調電圧Ｖｓｉｇの連続による駆動信号Ｓｓｉｇを各信号線ＳＩＧに出力する。
【００２２】
ライトスキャナ１４Ａ、ドライブスキャナ１４Ｂ、オートゼロスキャナ１４Ｃは、それぞれ図示しない信号生成回路で生成された基準信号を順次転送することにより、各走査線の駆動信号ＤＳ、ＷＳ、ＡＺ１を生成し、この駆動信号ＤＳ、ＷＳ、ＡＺ１をそれぞれ対応する走査線に出力する。
【００２３】
画素回路１７は、トランジスタＴＲ４が省略された点、このトランジスタＴＲ４の省略に関する構成が異なる点を除いて、図５の画素回路７と同一に構成される。各画素回路１７は、非発光期間Ｔ１が時点ｔ１により開始すると、ドライブ信号ＤＳが立ち下げられてトランジスタＴＲ２による駆動トランジスタＴＲ１への電源Ｖｃｃの供給が停止制御され（図８（Ａ））、これにより有機ＥＬ素子８の発光が停止する（図８（Ｅ）及び（Ｆ））。
【００２４】
また続いて時点ｔ２において、オートゼロ信号ＡＺ１によりトランジスタＴＲ３がオン状態に設定され（図８（Ｂ））、駆動トランジスタＴＲ１のソース電圧Ｖｓ（図８（Ｆ））が基準電圧Ｖｉｎｉに設定される。また続いて駆動信号Ｓｓｉｇが階調電圧Ｖｓｉｇから固定電圧Ｖｏｆｓに切り換わる時点ｔ３を間に挟んで、一定期間の間、書込み信号ＷＳが立ち上げられてトランジスタＴＲ５がオン状態に設定され（図８（Ｃ））、駆動トランジスタＴＲ１のゲート電圧Ｖｇ（図８（Ｅ））が固定電圧Ｖｏｆｓに設定される。
【００２５】
これにより画素回路１７は、信号レベル保持用コンデンサＣ１の両端電位がＶｏｆｓ及びＶｉｎｉに設定され、この両端電位差Ｖｏｆｓ−Ｖｉｎｉが駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈより十分に大きな電圧に設定される。画素回路１７は、駆動信号Ｓｓｉｇが固定電圧Ｖｏｆｓに設定されている期間の時点ｔ４及びｔ５において、それぞれオートゼロ信号ＡＺ１、書込み信号ＷＳが立ち下げられる。
【００２６】
画素回路１７は、その後、駆動信号Ｓｓｉｇが固定電圧Ｖｏｆｓに設定されている期間で、書込み信号ＷＳが立ち上げられて駆動トランジスタＴＲ１のゲートが信号線ＳＩＧに接続され、続いて時点ｔ６でドライブ信号ＤＳが立ち上げられて駆動トランジスタＴＲ１への電源の供給が開始される。これにより画素回路１７は、信号レベル保持用コンデンサＣ１の有機ＥＬ素子８側端が駆動トランジスタＴＲ１により充電されて、信号レベル保持用コンデンサＣ１の両端電位差が駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈに徐々に近づく。これにより画素回路１７は、信号レベル保持用コンデンサＣ１への駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈの設定処理が開始される。
【００２７】
画素回路１７は、駆動信号Ｓｓｉｇが階調電圧Ｖｓｉｇに切り換わる直前の時点ｔ７で、書込み信号ＷＳが立ち下げられて、信号レベル保持用コンデンサＣ１への駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈの設定処理が一時中止され、また続いて駆動信号Ｓｓｉｇが固定電圧Ｖｏｆｓに切り換わると、時点ｔ８で書込み信号ＷＳが立ち上げられて、信号レベル保持用コンデンサＣ１への駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈの設定処理が再開される。また続いて駆動信号Ｓｓｉｇが階調電圧Ｖｓｉｇに切り換わる直前の時点ｔ９で、書込み信号ＷＳが立ち下げられて、信号レベル保持用コンデンサＣ１への駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈの設定処理が終了する。なおこれによりこの図８の例では、時点ｔ６から時点ｔ７までの期間Ｔｔｈ１と、時点ｔ８から時点ｔ９までの期間Ｔｔｈ２とにより信号レベル保持用コンデンサＣ１の両端電位差が駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈに設定されることになるが、この繰り返しの処理は、３回以上としてもよい。
【００２８】
画素回路１７は、続いてドライブ信号ＤＳが立ち下げられて駆動トランジスタＴＲ１への電源Ｖｃｃの供給が停止された状態で、駆動信号Ｓｓｉｇが当該画素回路１７の階調電圧Ｖｓｉｇに設定されている時点ｔ１０で書込み信号ＷＳが立ち上げられてトランジスタＴＲ５がオン状態に設定され、これにより駆動トランジスタＴＲ１のゲートが信号線ＳＩＧに接続される。また続く時点ｔ１１で、書込み信号ＷＳが立ち下げられ、これにより信号線ＳＩＧに出力されている駆動信号Ｖｓｉｇの階調電圧Ｖｓｉｇが信号レベル保持用コンデンサＣ１の一端にホールドされる。これにより画素回路１７は、信号レベル保持用コンデンサＣ１に設定された駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈにより補正されて、信号レベル保持用コンデンサＣ１の端子間電圧が階調電圧Ｖｓｉｇに応じた電圧に設定される。
【００２９】
画素回路１７は、続く発光期間Ｔ２の開始時点ｔ１２で、ドライブ信号ＤＳが立ち上げられて駆動トランジスタＴＲ１への電源Ｖｃｃの供給が開始され、これにより信号レベル保持用コンデンサＣ１の端子間電圧によるゲートソース間電圧により駆動トランジスタＴＲ１で有機ＥＬ素子８が電流駆動される。
【００３０】
ところで図７の画素回路１７は、図５に示す画素回路７に比してトランジスタの数が少ない。従って画素回路７の構成に代えて画素回路１７の構成を採用することにより、表示装置の歩留りを向上することができると考えられる。しかしながら図７の画素回路１７の構成では、未だトランジスタの数が多い問題がある。
【特許文献１】特開２００５−３４５７２２号公報
【特許文献２】特開２００７−１３３２８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００３１】
本発明は以上の点を考慮してなされたもので、従来に比して画素回路の素子数を少なくして、駆動トランジスタのしきい値電圧のばらつきによる画質の劣化を防止することができる表示装置及び表示装置の駆動方法を提案しようとするものである。
【課題を解決するための手段】
【００３２】
上記の課題を解決するため請求項１の発明は、画素回路をマトリックス状に配置して形成された表示部に対して、前記表示部の信号線及び走査線を介して水平駆動回路及び垂直駆動回路により前記画素回路を駆動することにより、前記表示部で所望の画像を表示する表示装置に適用して、前記画素回路は、少なくとも発光素子と、信号レベル保持用コンデンサと、前記信号レベル保持用コンデンサの両端をゲート及びソースに接続し、前記発光素子のアノードを前記ソースに接続し、前記ゲート及びソース間電圧に応じた駆動電流で前記発光素子を駆動する駆動トランジスタと、前記垂直駆動回路から出力される書込み信号によりオン動作し、前記駆動トランジスタのゲートを前記信号線に接続する書込トランジスタとを有し、前記水平駆動回路は、所定の固定電圧を間に挟んで各画素の階調を示す階調電圧に順次設定して前記信号線毎に駆動信号を生成し、前記駆動信号を対応する前記信号線に出力し、前記垂直駆動回路は、前記発光素子の発光を停止させる非発光期間において、前記駆動信号が前記固定電圧に設定されている期間で、前記書込トランジスタをオン状態に設定して前記駆動トランジスタのゲート電圧を前記固定電圧に設定すると共に、前記発光素子のカソード電圧を立ち下げることにより、前記信号レベル保持用コンデンサの両端電位差を前記駆動トランジスタのしきい値電圧以上の電圧に設定し、続いて前記駆動信号が前記固定電圧に設定されている期間で、前記信号レベル保持用コンデンサの蓄積電荷を前記駆動トランジスタにより放電させ、前記信号レベル保持用コンデンサの両端電位差を前記駆動トランジスタのしきい値電圧に設定し、続いて前記駆動信号が前記階調電圧に設定されている期間で、前記書込トランジスタをオン動作させて前記信号レベル保持用コンデンサの前記ゲート側電圧を前記階調電圧に設定する。
【００３３】
また請求項３の発明は、画素回路をマトリックス状に配置して形成された表示部に対して、前記表示部の信号線及び走査線を介して水平駆動回路及び垂直駆動回路により前記画素回路を駆動することにより、前記表示部で所望の画像を表示する表示装置の駆動方法に適用して、前記画素回路は、少なくとも発光素子と、信号レベル保持用コンデンサと、前記信号レベル保持用コンデンサの両端をゲート及びソースに接続し、前記発光素子のアノードを前記ソースに接続し、前記ゲート及びソース間電圧に応じた駆動電流で前記発光素子を駆動する駆動トランジスタと、前記垂直駆動回路から出力される書込み信号によりオン動作し、前記駆動トランジスタのゲートを前記信号線に接続する書込トランジスタとを有し、前記駆動方法は、所定の固定電圧を間に挟んで各画素の階調を示す階調電圧に順次設定して前記信号線毎に駆動信号を生成し、前記駆動信号を対応する前記信号線に出力する駆動信号出力ステップと、前記発光素子の発光を停止させる非発光期間において、前記駆動信号が前記固定電圧に設定されている期間で、前記書込トランジスタをオン状態に設定して前記駆動トランジスタのゲート電圧を前記固定電圧に設定すると共に、前記発光素子のカソード電圧を立ち下げることにより、前記信号レベル保持用コンデンサの両端電位差を前記駆動トランジスタのしきい値電圧以上の電圧に設定ししきい値電圧設定の前処理ステップと、続いて前記駆動信号が前記固定電圧に設定されている期間で、前記信号レベル保持用コンデンサの蓄積電荷を前記駆動トランジスタにより放電させ、前記信号レベル保持用コンデンサの両端電位差を前記駆動トランジスタのしきい値電圧に設定するしきい値電圧設定ステップと、続いて前記駆動信号が前記階調電圧に設定されている期間で、前記書込トランジスタをオン動作させて前記信号レベル保持用コンデンサの前記ゲート側電圧を前記階調電圧に設定する階調電圧設定ステップとを有するようにする。
【００３４】
請求項１又は請求項３の構成によれば、信号線に出力する駆動信号及びカソード電圧の制御により信号レベル保持用コンデンサの両端電位差を駆動トランジスタのしきい値電圧以上の電圧に設定した後、この信号レベル保持用コンデンサの両端電位差を駆動トランジスタのしきい値電圧に設定し、階調電圧を信号レベル保持用コンデンサにセットすることができる。従って信号レベル保持用コンデンサの両端電位差を駆動トランジスタのしきい値電圧以上の電圧に設定するために、それぞれ信号レベル保持用コンデンサの両端の電圧設定に供する専用のトランジスタを省略することができ、これにより従来に比して画素回路の素子数を少なくして、駆動トランジスタのしきい値電圧のばらつきによる画質の劣化を防止することができる。
【発明の効果】
【００３５】
本発明によれば、従来に比して画素回路の素子数を少なくして、駆動トランジスタのしきい値電圧のばらつきによる画質の劣化を防止することができる。
【発明を実施するための最良の形態】
【００３６】
以下、適宜図面を参照しながら本発明の実施例を詳述する。
【実施例１】
【００３７】
（１）実施例の構成
図１は、本発明の実施例１の表示装置を示すブロック図である。この表示装置２１において、図７の表示装置と同一の構成は、対応する符号を付して示し、重複した説明は省略する。この表示装置２１は、所定の絶縁基板上に表示部２２が作成され、この表示部２２の周囲に水平駆動回路２３及び垂直駆動回路２４が設けられる。
【００３８】
ここで水平駆動回路２３は、水平セレクタ（ＨＳＥＬ）２５を有し、水平セレクタ２５は、水平セレクタ１２と同一に、階調電圧Ｖｓｉｇを間に挟んだ階調電圧Ｖｓｉｇの連続による駆動信号Ｓｓｉｇを各信号線ＳＩＧに出力する（図２（Ｄ））。
【００３９】
垂直駆動回路２４は、ドライブスキャナ（ＤＳＣＮ）２６Ｂ、ライトスキャナ（ＷＳＣＮ）２６Ａ、カソードスキャナ（ＣＡＴＨＣＮ）２６Ｃを有し、これらドライブスキャナ２６Ｂ、ライトスキャナ２６Ａ、カソードスキャナ２６Ｃは、それぞれ所定の基準信号を順次転送して各画素回路の駆動信号ＤＳ、ＷＳ、ＣＡＴＨを生成し、この駆動信号ＤＳ、ＷＳ、ＣＡＴＨを表示部２２の走査線に出力する。
【００４０】
表示部２２は、画素回路２７をマトリックス状に配置して形成される。ここで画素回路２７は、駆動トランジスタＴＲ１のソース側端を所定の基準電位Ｖｉｎｉに設定するトランジスタＴＲ３（図７参照）が省略され、このトランジスタＴＲ３の省略に関する構成が異なる点を除いて、図７の画素回路１７と同一に構成される。
【００４１】
画素回路２７は、図２に示すように、非発光期間Ｔ１が時点ｔ１により開始すると、ドライブ信号ＤＳが立ち下げられてトランジスタＴＲ２による駆動トランジスタＴＲ１への電源Ｖｃｃの供給が停止制御され（図２（Ａ））、これにより有機ＥＬ素子８の発光が停止する（図２（Ｅ）及び（Ｆ））。なおこれにより画素回路２７は、有機ＥＬ素子８の容量成分Ｃｐの蓄積電荷が有機ＥＬ素子８により放電して駆動トランジスタＴＲ１のソース電圧Ｖｓが低下し、またこのソース電圧Ｖｓの低下に連動して駆動トランジスタＴＲ１のゲート電圧Ｖｇが低下する。またこのソース電圧Ｖｓの低下により、有機ＥＬ素子８の端子間電圧が有機ＥＬ素子８のしきい値電圧になると、有機ＥＬ素子８を介した蓄積電荷の放電が停止し、ゲート電圧Ｖｇ及びソース電圧Ｖｓの低下が停止することになる。
【００４２】
画素回路２７は、続く時点ｔ２でカソードスキャナ２６Ｃにより駆動信号ＣＡＴＨの電圧が発光期間Ｔ２における負側電圧Ｖｉｎｉから所定の固定電位に立ち上げられ、この実施例ではこの固定電位がグランド電位ＧＮＤに設定される。これにより画素回路２７は、信号レベル保持用コンデンサＣ１の端子間電圧を直前の発光期間における端子間電圧に保持した状態で駆動トランジスタＴＲ１のソース電圧Ｖｓをほぼグランド電位ＧＮＤに立ち上げる。なおこの場合、駆動トランジスタＴＲ１のソース電圧Ｖｓは、正確にはグランド電位ＧＮＤに有機ＥＬ素子８のしきい値電圧を加算した電圧である。
【００４３】
画素回路２７は、続いて信号線ＳＩＧの駆動信号Ｖｓｉｇが固定電圧Ｖｏｆｓに立ち下がる時点ｔ３で、書込み信号ＷＳによりトランジスタＴＲ５がオン状態に設定され、信号線ＳＩＧが駆動トランジスタＴＲ１のゲートに接続される。
【００４４】
ここでこの固定電位Ｖｏｆｓは、駆動トランジスタＴＲ１のソース電圧Ｖｓより低い電圧に設定され、これにより画素回路２７は、信号レベル保持用コンデンサＣ１の蓄積電荷をトランジスタＴＲ５により信号線ＳＩＧに放電して、駆動トランジスタＴＲ１のゲート電圧を固定電位Ｖｏｆｓに設定する。
【００４５】
続いて画素回路２７は、信号線ＳＩＧが固定電位Ｖｏｆｓに保持されている期間で、時点ｔ４により示すように、カソードスキャナ２６Ｃにより駆動信号ＣＡＴＨの電圧が発光期間Ｔ２の負側電圧Ｖｉｎｉに立ち下げられた後、時点ｔ５により示すように、書込み信号ＷＳによりトランジスタＴＲ５がオフ状態に切り換えられる。これにより画素回路２７は、信号レベル保持用コンデンサＣ１の両端電圧がそれぞれ固定電位Ｖｏｆｓ及び負側電位Ｖｉｎｉに設定され、これら両端電位差Ｖｏｆｓ−Ｖｉｎｉが駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈ以上の電圧に設定される。画素回路２７は、この時点ｔ６以降は、図８について上述した画素回路１７と同一に各トランジスタＴＲ２、ＴＲ５がオンオフ制御されて、信号レベル保持用コンデンサＣ１に駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈ、階調電圧Ｖｓｉｇが順次設定された後、発光期間Ｔ２が開始する。
【００４６】
（２）実施例の動作
以上の構成において、この表示装置２１では（図１）、水平駆動回路２３及び垂直駆動回路２４による表示部２２の駆動により順次ライン単位で表示部２２の画素回路２７に信号線ＳＩＧの階調電圧Ｖｓｉｇが設定されると共に、この設定された階調電圧Ｖｓｉｇにより各画素回路２７の有機ＥＬ素子８が発光し、所望の画像が表示部２２で表示される。
【００４７】
すなわちこの表示装置２１では、非発光期間Ｔ１において（図２）、各画素回路２７に設けられた信号レベル保持用コンデンサＣ１の一端が信号線ＳＩＧの階調電圧Ｖｓｉｇに設定され、発光期間Ｔ２において、この信号レベル保持用コンデンサＣ１の端子間電圧によるゲートソース間電圧Ｖｇｓにより駆動トランジスタＴＲ１で有機ＥＬ素子８が駆動される。これによりこの表示装置では、信号線ＳＩＧの階調電圧Ｖｓｉｇに応じた発光輝度で各画素回路２７の有機ＥＬ素子８が発光する。
【００４８】
表示装置１１は、この階調電圧Ｖｓｉｇの設定に先立って、非発光期間Ｔ１が開始すると、始めに信号レベル保持用コンデンサＣ１の両端電圧差が駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈ以上の電圧に設定された後、この信号レベル保持用コンデンサＣ１の蓄積電荷が駆動トランジスタＴＲ１により放電されて信号レベル保持用コンデンサＣ１の端子間電圧が駆動トランジスタＴＲ１のしきい値電圧に設定される。表示装置１１は、その後、駆動トランジスタＴＲ１のゲートが信号線ＳＩＧに接続されて信号レベル保持用コンデンサＣ１の一端の電圧が階調電圧Ｖｓｉｇに設定されることにより、駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈにより補正して信号レベル保持用コンデンサＣ１の端子間電圧が階調電圧Ｖｓｉｇに対応する電圧に設定される。これにより表示装置１１では、駆動トランジスタＴＲ１のしきい値電圧のばらつきによる画質劣化が有効に回避される。
【００４９】
ここでこのしきい値電圧の補正に係る信号レベル保持用コンデンサＣ１の両端電圧差を駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈ以上の電圧に設定する処理においては、信号レベル保持用コンデンサＣ１の両端をそれぞれ所定の電圧に設定して実行され、従来（図５及び図６）、この信号レベル保持用コンデンサＣ１の両端をそれぞれ所定の電圧に設定する処理は専用のトランジスタＴＲ３、ＴＲ４を使用して実行していた。
【００５０】
しかしながらこれでは１つの画素回路に設ける素子数が多くなり、その分、画素回路のレイアウトスペースが低減し、表示装置の歩留りが低下する問題がある。この場合、信号レベル保持用コンデンサＣ１の信号線ＳＩＧ側端については、信号線ＳＩＧを介して所定電圧に設定する方法もあるが（図７及び図８）、この方法を採用しても、１つのトランジスタＴＲ４を省略できるのみである。
【００５１】
そこでこの実施例では、この信号線ＳＩＧ側の電圧設定に係る固定電位Ｖｏｆｓを間に挟んで階調電圧Ｖｓｉｇが連続するように駆動信号Ｓｓｉｇを生成し、駆動信号Ｓｓｉｇが固定電位Ｖｏｆｓに設定されている期間の間で、書込みトランジスタＴＲ５をオン動作させて信号レベル保持用コンデンサＣ１の信号線側電圧を固定電圧Ｖｏｆｓに設定すると共に、有機ＥＬ素子８のカソード電圧を所定電位Ｖｉｎｉに立ち下げ、これにより信号レベル保持用コンデンサＣ１の端子間電圧を駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈ以上の電圧に設定する。
【００５２】
これによりこの表示装置２１では、信号レベル保持用コンデンサＣ１の両端をそれぞれ所定の電圧に設定する専用のトランジスタＴＲ３、ＴＲ４を省略して、駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈのばらつきによる画質劣化を防止することができる。従って画素回路を構成する素子数を従来に比して少なくして、駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈのばらつきによる画質劣化を防止することができる。
【００５３】
この実施例では、この有機ＥＬ素子８のカソード電圧の所定電位Ｖｉｎｉへの立ち下げが、発光期間Ｔ２におけるカソード電圧Ｖｉｎｉから一旦、所定電圧に立ち上げた後、元の発光期間Ｔ２の電圧Ｖｉｎｉに立ち下げて実行される。これによりこの実施例では、発光期間Ｔ２におけるブートストラップ動作において、ブートストラップゲインの損失による駆動トランジスタＴＲ１のゲートソース間電圧Ｖｇｓの縮小を従来に比して少なくすることができ、その分効率良く有機ＥＬ素子８を発光させることができる。
【００５４】
すなわち図３は、専用のトランジスタＴＲ３により駆動トランジスタＴＲ１のソースを固定電位Ｖｉｎｉに接続して信号レベル保持用コンデンサＣ１の端子間電圧を設定する場合（図５及び図７）における発光期間Ｔ２の開始時における駆動トランジスタＴＲ１のゲート電圧Ｖｇ及びソース電圧Ｖｓを示す信号波形図である。また図４は、この実施例の発光期間Ｔ２の開始時における駆動トランジスタＴＲ１のゲート電圧Ｖｇ及びソース電圧Ｖｓを示す信号波形図である。なおこの図３及び図４において、期間ＴＷは、書込みトランジスタＴＲ５がオン状態に設定される期間である。
【００５５】
これら図３及び図４において、発光期間Ｔ２が開始すると、有機ＥＬ素子８の容量Ｃｐによる駆動トランジスタＴＲ１のブートストラップ動作により、期間ＴＷで設定された駆動トランジスタＴＲ１のゲート電圧Ｖｇ及びソース電圧Ｖｓが徐々に上昇して有機ＥＬ素子８が発光を開始し、やがてこれらゲート電圧Ｖｇ及びソース電圧Ｖｓの上昇が停止してこれらゲート電圧Ｖｇ及びソース電圧Ｖｓが一定電圧に保持される。
【００５６】
ここでこの一定電圧に保持されるソース電圧Ｖｓをそれぞれ有機ＥＬ素子８の発光電圧としてＶｅｌＡ及びＶｅｌＢとおく。この実施例では、有機ＥＬ素子８のカソード電圧Ｖｉｎｉを発光期間Ｔ２における電圧Ｖｉｎｉに立ち下げて信号レベル保持用コンデンサＣ１の端子電圧を設定していることにより、専用のトランジスタＴＲ３により駆動トランジスタＴＲ１のソースを固定電位Ｖｉｎｉに接続して信号レベル保持用コンデンサＣ１の端子間電圧を設定する場合に比して、発光期間Ｔ２における有機ＥＬ素子８のカソード電圧を低くすることができる。
【００５７】
これによりＶｅｌＡ＞ＶｅｌＢの関係式を得ることができる。その結果、期間ＴＷにおけるソース電圧Ｖｓを電圧Ｖｓｓとおき、それぞれ図３及び図４の例におけるブートストラップ時におけるソース電圧Ｖｓの立ち上がりをＶｘ及びＶｙとおくと、Ｖｘ＝ＶｅｌＡ−Ｖｓｓ、Ｖｙ＝ＶｅｌＢ−Ｖｓｓであることから、Ｖｘ＞Ｖｙの関係式を得ることができる。これにより従来に比してブートストラップ時における駆動トランジスタＴＲ１のゲートソース間電圧Ｖｇｓの縮小が少ないことが判る。
【００５８】
より具体的に、発光期間Ｔ２の開始時点における駆動トランジスタＴＲ１のゲートソース間電圧Ｖｇｓを１０〔Ｖ〕とし、ブートストラップゲインを９０〔％〕とする。またそれぞれ電圧Ｖｘ及びＶｙを１０〔Ｖ〕及び５〔Ｖ〕とする。この場合、ブートストラップゲインによるゲートソース間電圧Ｖｇｓの損失は、従来例では（１−０．９）×１０＝１〔Ｖ〕であるのに対し、この実施例では、（１−０．９）×５＝０．５〔Ｖ〕とすることができ、これにより従来に比して階調の低下を抑圧できることが判る。
【００５９】
（３）実施例の効果
以上の構成によれば、発光素子のカソード電圧を立ち下げて信号レベル保持用コンデンサの端子間電圧を駆動トランジスタのしきい値電圧以上に設定した後、この信号レベル保持用コンデンサの蓄積電荷を駆動トランジスタにより放電させて信号レベル保持用コンデンサの端子間電圧を駆動トランジスタのしきい値電圧に設定し、その後、この信号レベル保持用コンデンサに階調電圧をセットすることにより、従来に比して画素回路の素子数を少なくして、駆動トランジスタのしきい値電圧のばらつきによる画質の劣化を防止することができる。
【００６０】
また一旦、発光素子のカソード電圧を立ち上げた後、発光期間におけるカソード電圧に立ち下げることにより、このしきい値電圧以上の設定に係るカソード電圧の立ち下げを実行することにより、ブートストラップゲインの損失による駆動トランジスタのゲートソース間電圧の縮小を従来に比して少なくすることができ、その分、効率良く発光素子を発光させることができる。
【実施例２】
【００６１】
なお上述の実施例においては、トランジスタＴＲ２の制御により駆動トランジスタＴＲ１への電源の供給を制御する場合について述べたが、本発明はこれに限らず、トランジスタＴＲ２を省略して、直接、垂直駆動回路で電源ラインを制御することにより駆動トランジスタＴＲ１への電源の供給を制御するようにしてもよい。
【００６２】
また上述の実施例では、発光素子に有機ＥＬ素子を使用する場合について述べたが、本発明はこれに限らず、電流駆動型の各種発光素子を使用する場合に広く適用することができる。
【産業上の利用可能性】
【００６３】
本発明は、例えば有機ＥＬ素子によるアクティブマトリックス型の表示装置に適用することができる。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施例１の表示装置を示す接続図である。
【図２】図１の表示装置の動作の説明に供するタイムチャートである。
【図３】従来の表示装置における発光開始時のゲート電圧、ソース電圧の変化を示すタイムチャートである。
【図４】図１の表示装置における発光開始時のゲート電圧、ソース電圧の変化を示すタイムチャートである。
【図５】従来の表示装置を示す接続図である。
【図６】図５の表示装置の動作の説明に供するタイムチャートである。
【図７】信号線により信号レベル保持用コンデンサの一端の電圧を設定する場合に考えられる表示装置を示す接続図である。
【図８】図７の表示装置の動作の説明に供するタイムチャートである。
【符号の説明】
【００６５】
１、１１、２１……表示装置、３、１３、２３……水平駆動回路、５、１５、２４……垂直駆動回路、６、１６、２２……表示部、７、１７、２７……画素回路、８……有機ＥＬ素子、Ｃ１……信号レベル保持用コンデンサ、ＴＲ１〜ＴＲ５……トランジスタ
【図１】
2009122230.tif 000004
【図２】
2009122230.tif 000005
【図３】
2009122230.tif 000006
【図４】
2009122230.tif 000007
【図５】
2009122230.tif 000008
【図６】
2009122230.tif 000009
【図７】
2009122230.tif 000010
【図８】
2009122230.tif 000011