(57)【要約】【課題】  低階調の映像であっても、駆動薄膜トランジスタの特性ばらつきの影響を受けずに表示ムラの少ないアクティブマトリックス型表示装置を提供する。【解決手段】  表示部と、信号供給部１０１と、画素選択部１３０と、制御部１２０とを備え、信号供給部は、電圧を保持する電圧保持部ＲＯＭと、映像信号に対応する階調電圧Ｖｓｉｇを出力する階調電圧出力部と、映像信号に対応する階調電流Ｉｓｉｇを出力する階調電流出力部とを有し、制御部１２０は、保持された電圧と階調電圧出力部が出力する階調電圧とを加算して駆動トランジスタＤＴｒのゲート端子に第１の所定時間ｔ０印加する電圧書込み期間と、階調電流出力部からの階調電流を信号線に第２の所定時間ｔ１供給する電流書込み期間と、駆動トランジスタを第３の所定期間ｔ２ダイオード接続する補正期間とを発生させるアクティブマトリックス型表示装置である。【選択図】図４
2009080326.tif 000002
【特許請求の範囲】
【請求項１】
表示素子を駆動する駆動トランジスタを含む画素部が基板上にマトリックス状に配置された表示部と、
列毎に設けられて各列のそれぞれの画素部と接続する信号線に信号を供給する信号供給部と、
行毎に設けられて各列のそれぞれの画素部と接続する選択線を介して前記画素部を選択すると共に、当該画素部が前記信号線から前記信号を取り込むための当該画素部の内部回路を切り換える画素選択部と、
前記画素選択部の動作と前記信号供給部からの信号の供給とを制御して前記画素部に対して表示がされるように制御する制御部とを備え、
前記信号供給部は、電圧を保持する電圧保持部と、映像信号に対応する階調電圧を出力する階調電圧出力部と、映像信号に対応する階調電流を出力する階調電流出力部とを有し、
前記制御部は、
前記保持された電圧と前記階調電圧出力部が出力する階調電圧とを加算して前記駆動トランジスタのゲート端子に第１の所定時間印加する電圧書込み期間と、
前記階調電流出力部からの階調電流を前記信号線に第２の所定時間供給する電流書込み期間と、
前記駆動トランジスタを第３の所定期間ダイオード接続する補正期間とを発生させることを特徴とするアクティブマトリックス型表示装置。
【請求項２】
前記制御部は、１水平期間を、順次前記電圧書込み期間、電流書込み期間、補正期間で構成するように制御することを特徴とする請求項１に記載のアクティブマトリックス型表示装置。
【請求項３】
前記信号供給部は、
前記電圧保持部、階調電圧出力部、階調電流出力部を前記信号線毎に備えたことを特徴とする請求項２に記載のアクティブマトリックス型表示装置。
【請求項４】
前記電圧保持部に保持される電圧は、前記信号線に定電流を印加した状態で取得した前記駆動トランジスタのゲート端子電圧に基づくことを特徴とする請求項３に記載のアクティブマトリックス型表示装置。
【請求項５】
前記信号供給部は、前記駆動トランジスタに定電流を出力する定電流出力部を更に有し、
前記制御部は、前記定電流を前記信号線に印加した状態で前記駆動トランジスタのゲート端子電圧を取得して前記電圧保持部に保持させる電圧保持期間を発生させるとともに、１水平期間を、順次前記電圧保持期間、前記電圧書込み期間、電流書込み期間、補正期間で構成するように制御することを特徴とする請求項１に記載のアクティブマトリックス型表示装置。
【請求項６】
前記階調電流出力部が前記定電流出力部を兼ねることを特徴とする請求項５に記載のアクティブマトリックス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリックス型表示装置に係り、特には、映像信号が精度良く書き込まれるようにしたアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
有機ＥＬ素子を用いたアクティブマトリックス型表示装置が開発されている。この装置では、有機ＥＬ素子を駆動する薄膜トランジスタ、即ち駆動トランジスタの特性が画素間でほぼ同一であることが要求される。  
しかしながら、薄膜トランジスタは、通常ガラス基板などの絶縁体上に形成されるため、画素間で駆動トランジスタの特性にばらつきが生ずることが多い。
【０００３】
特許文献１には、カレントコピー型の回路を画素回路に採用したアクティブマトリクス型有機ＥＬ表示装置が記載されている。この表示装置では、各画素に映像信号として電流信号を供給し、この電流信号に対応した大きさの駆動電流を有機ＥＬ素子に流して有機ＥＬ素子を発光させる。この技術によると、駆動トランジスタの特性のばらつきが駆動電流の大きさに与える影響を最小とすることができる。
【特許文献１】米国特許第６３７３４５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、このカレントコピー型回路では、映像信号が信号線を介して画素回路に書き込まれる前に、信号線および選択された画素回路の駆動薄膜トランジスタのゲート端子の電位は一旦基準の電位に設定される。
【０００５】
通常は、１ライン毎に映像信号に関係なく、最低階調レベルの電位が定電圧源から信号線および選択された画素回路の駆動薄膜トランジスタのゲート端子に書き込まれる。この供給される最低階調レベル電位は、各画素回路で同じ電位である。即ち、供給される最低階調レベル電位は各画素の駆動薄膜トランジスタの閾値のバラツキを補正した電位ではない。このため、駆動薄膜トランジスタの閾値にバラツキが存在することによって、最低階調ラスタ表示において各画素の明るさが異なり表示ムラが発生していた。
【０００６】
また、低階調の表示を行うときは、一旦信号線および選択された画素回路の駆動薄膜トランジスタのゲート端子の電位を最低階調レベルの電位にした後、低階調に対応する映像信号電流で、低階調表示用の電位とする。しかし、低階調に対応する微小な映像信号電流では１水平期間内に駆動薄膜トランジスタの特性バラツキを補正することは困難である。従って、低階調の表示を行う場合にも表示ムラが発生していた。
【０００７】
本発明はこのような問題点に鑑みてなされたものであり、低階調の映像であっても、駆動薄膜トランジスタの特性ばらつきの影響を受けずに表示ムラの少ないアクティブマトリックス型表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するための本発明は、表示素子を駆動する駆動トランジスタを含む画素部が基板上にマトリックス状に配置された表示部と、列毎に設けられて各列のそれぞれの画素部と接続する信号線に信号を供給する信号供給部と、行毎に設けられて各列のそれぞれの画素部と接続する選択線を介して前記画素部を選択すると共に、当該画素部が前記信号線から前記信号を取り込むための当該画素部の内部回路を切り換える画素選択部と、前記画素選択部の動作と前記信号供給部からの信号の供給とを制御して前記画素部に対して表示がされるように制御する制御部とを備え、前記信号供給部は、電圧を保持する電圧保持部と、映像信号に対応する階調電圧を出力する階調電圧出力部と、映像信号に対応する階調電流を出力する階調電流出力部とを有し、前記制御部は、前記保持された電圧と前記階調電圧出力部が出力する階調電圧とを加算して前記駆動トランジスタのゲート端子に第１の所定時間印加する電圧書込み期間と、前記階調電流出力部からの階調電流を前記信号線に第２の所定時間供給する電流書込み期間と、前記駆動トランジスタを第３の所定期間ダイオード接続する補正期間とを発生させるアクティブマトリックス型表示装置である。
【発明の効果】
【０００９】
本発明によれば、低階調の映像であっても、駆動薄膜トランジスタの特性ばらつきの影響を受けずに表示ムラの少ないアクティブマトリックス型表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。  
なお以下の実施の形態では、アクティブマトリックス型表示装置の内、有機ＥＬ表示装置について説明するが、本発明は有機ＥＬに限定されない。
【００１１】
図１は、本発明の実施の形態に係る表示装置を概略的に示すブロック図である。この表示装置１０は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。
【００１２】
表示装置１０のガラスなどの絶縁支持基板１００上には、マトリックス状に配置された画素部ＰＸ（１，１）、ＰＸ（２，１）・・・、複数の画素選択走査線Ｓ１ａ〜Ｓ１ｂ、Ｓ２ａ〜Ｓ２ｂ、・・・、複数の調光走査線Ｓ１ｃ、Ｓ２ｃ、・・・、複数の信号線ＤＬ１、ＤＬ２、・・・が設けられている。  
更に絶縁支持基板１００上には、信号線駆動回路１０１、画素選択走査線駆動回路１３０、調光走査線駆動回路１４０及びシステム制御部１２０が駆動回路として備えられている。
【００１３】
画素部ＰＸは、有機ＥＬ素子と画素駆動回路とを含み、画素選択走査線（調光走査線）と信号線との交差部近傍に配置されている。この画素部ＰＸの構成については後でその詳細を説明する。
【００１４】
信号線駆動回路１０１には、画素の列毎に設けられた信号線ＤＬ１，ＤＬ２，ＤＬ３，…が接続されている。  信号線ＤＬ１、ＤＬ２、・・・は、図１に示すように、各々が画素部ＰＸの列方向（Ｙ方向）に伸びており、画素部ＰＸと行方向（Ｘ方向）に交互に配列している。これら信号線ＤＬ１、ＤＬ２、・・・は、信号線駆動回路１０１と各列の画素部ＰＸとに接続されている。
【００１５】
また、画素選択走査線駆動回路１３０には、画素の行毎に設けられた画素選択走査線が接続されている。画素選択走査線Ｓ１ａ〜Ｓ１ｂ、Ｓ２ａ〜Ｓ２ｂ、・・・は、図１に示すように、各々が画素部ＰＸの行方向（Ｘ方向）に伸びており、画素部ＰＸと列方向（Ｙ方向）に交互に配列している。これら画素選択走査線Ｓ１ａ〜Ｓ１ｂ、Ｓ２ａ〜Ｓ２ｂ、・・・は、画素選択走査線駆動回路１３０と各行の画素部ＰＸとに接続されている。
【００１６】
また、調光走査線駆動回路１４０には、画素の行毎に設けられた調光走査線が接続されている。調光走査線Ｓ１ｃ、Ｓ２ｃ、・・・は、図１に示すように、各々が画素部ＰＸの行方向（Ｘ方向）に伸びており、画素部ＰＸと列方向（Ｙ方向）に交互に配列している。
【００１７】
信号線駆動回路１０１と画素選択走査線駆動回路１３０と調光走査線駆動回路１４０は、システム制御部１２０からのタイミングパルスにより駆動される。システム制御部１２０には、入力端子１０３，１０４を介して、映像信号に同期したタイミング信号及びクロック信号が供給される。従って、システム制御部１２０は、信号線駆動回路１０１と画素選択走査線駆動回路１３０と調光走査線駆動回路１４０に対して、映像信号に同期した各種のタイミングパルスを与えることができる。
【００１８】
画素選択走査線駆動回路１３０は、映像信号を記憶させるために、行方向（Ｘ方向）に配列した複数の画素部ＰＸを選択する。画素選択走査線駆動回路１３０が、画素選択走査線Ｓ１ａ〜Ｓ１ｂ、Ｓ２ａ〜Ｓ２ｂ、・・・を制御してアクティブ状態にすると、アクティブ状態となった画素選択走査線に接続する複数の画素部ＰＸが映像信号（画像データと称しても良い）を記憶する一連の動作を実行する。
【００１９】
信号線駆動回路１０１は、入力端子１０２を介して映像信号を取り込む。取込んだ映像信号は、行方向（Ｘ方向）の各画素部ＰＸ毎の映像信号電流及び映像信号電圧に変換され、後述する制御動作によって対応する信号線ＤＬ１、ＤＬ２、・・・に出力される。アクティブ状態となっている画素部ＰＸが、対応する信号線ＤＬ１、ＤＬ２、・・・を介して映像信号を取込み記憶する。  
ｎ番目のラインに必要な映像信号が、対応する信号線ＤＬ１、ＤＬ２、・・・を介してｎ番目のラインの各画素部ＰＸに供給されると、次のｎ＋１番目のラインに必要な映像信号が、対応する信号線ＤＬ１、ＤＬ２、・・・を介してｎ＋１番目のラインの各画素部ＰＸに供給される。画素選択走査線Ｓ１ａ〜Ｓ１ｂ、Ｓ２ａ〜Ｓ２ｂ、・・・の選択は、画素選択走査線駆動回路１３０により行われる。
【００２０】
調光走査線駆動回路１４０は、各画素部ＰＸに記憶された映像信号に対応した発光電流を有機ＥＬ素子に供給するタイミングを指定する。  
システム制御部１２０には、入力端子１０３、１０４を介して映像信号に同期したタイミング信号及びクロック信号が供給される。システム制御部１２０は、このタイミング信号及びクロック信号に基づいて、信号線駆動回路１０１、画素選択走査線駆動回路１３０及び調光走査線駆動回路１４０に対して映像を表示させるための各種のタイミング信号を出力する。
【００２１】
なお、図示していないが、信号線駆動回路１０１、画素選択走査線駆動回路１３０、調光走査線駆動回路１４０及びシステム制御部１２０には、電源を供給するための電源ラインも導かれている。  
また、信号線駆動回路１０１、画素選択走査線駆動回路１３０、調光走査線駆動回路１４０及びシステム制御部１２０は、基板１００上に形成されても良く、基板１００の外に外部ＩＣとして設けられても良い。
【００２２】
次に、本アクティブマトリクス表示装置の動作を説明する。  
図２は、信号線ＤＬ１に接続されている画素部ＰＸ（１，１）とその画素部ＰＸ（１，１）と接続するドライバ回路の構成例を示している。以下、画素部ＰＸ（１，１）を代表して説明する。
【００２３】
画素部ＰＸ（１，１）は、画素回路と表示素子ＯＬＥＤを備えている。  
表示素子ＯＬＥＤは、対向した一対の電極間に光活性層を備えている。この表示素子ＯＬＥＤのカソードはアースラインに接続され、アノードはこの素子を駆動するための画素回路を介して電源線ＰＶＤＤに接続されている。表示素子は、ここでは光活性層として少なくとも有機発光層を含んだ有機ＥＬ素子であり、例えば、赤、緑、青色に発光する有機ＥＬ素子が基板１００上で所定の順序で配列している。
【００２４】
画素回路は、駆動薄膜トランジスタＤＴｒ、補正用スイッチＳＷ２、画素選択用スイッチＳＷ３、出力スイッチＳＷ４を含み、例えばこれらはｐチャネル型薄膜トランジスタにより構成される。また、駆動薄膜トランジスタＤＴｒのゲートと電源ラインＰＶＤＤ間電圧を保持するキャパシタＣ０を備える。
【００２５】
有機ＥＬ素子は出力スイッチＳＷ４を介して駆動薄膜トランジスタＤＴｒのドレインに接続し、駆動薄膜トランジスタＤＴｒのソースは電源線ＰＶＤＤに接続する。駆動薄膜トランジスタＤＴｒのゲートは、キャパシタＣ０及び補正用スイッチＳＷ２のドレインに接続する。補正用スイッチＳＷ２は駆動薄膜トランジスタＤＴｒのゲートおよびドレイン間に接続され、そのゲートは画素選択走査線Ｓｌaに接続する。
【００２６】
画素選択用スイッチＳＷ３は、信号線ＤＬ１および駆動薄膜トランジスタＤＴｒのドレイン間に接続され、そのゲートは画素選択走査線Ｓ１ｂに接続する。出力スイッチＳＷ４は、駆動薄膜トランジスタＤＴｒのドレイン及び有機ＥＬ素子間に接続され、そのゲートは調光走査線Ｓ１ｃに接続する。
【００２７】
ドライバ回路は信号線駆動回路１０１に設けられ、階調信号電流源、階調信号電圧源、Ａ／Ｄ変換回路、ＲＯＭを備えている。階調信号電流源は、出力スイッチＳＷ６を介して階調信号電流Ｉｓｉｇを信号線ＤＬ１に供給する。階調信号電圧源は、出力スイッチＳＷ５を介して階調信号電圧Ｖｓｉｇを信号線ＤＬ１に供給する。Ａ／Ｄ変換回路は、入力スイッチＳＷ７を介してアナログ電圧信号を取り込み、それをデジタル電圧信号に変換する。ＲＯＭは、デジタル電圧信号を記憶する。  
なお、ＲＯＭに記憶されたデジタル電圧信号は、階調信号電圧Ｖｓｉｇと加算されて出力スイッチＳＷ５を介して信号線ＤＬ１に供給される。
【００２８】
なお、ＳＷ２〜ＳＷ７は、システム制御部１２０によってＯＮ−ＯＦＦ動作が制御される。
【００２９】
次に、Ａ／Ｄ変換回路にアナログ電圧信号を取り込み、それをデジタル電圧信号に変換してＲＯＭに記憶する動作を説明する。
【００３０】
図３は、駆動薄膜トランジスタＤＴｒのゲート端子電圧を取り込む際の、画素部とドライバ回路の動作を説明するための図である。図３では、新たに定電流源が出力スイッチＳＷ８を介して信号線ＤＬ１に接続されている。図３において、×の印が付されているスイッチは開放され、信号が接続されていないことを表している。  
この期間では、出力スイッチＳＷ８がオンされる。これによって、定電流Ｉｃｏｎｓｔが画素回路から信号線ＤＬ１に供給され、信号線駆動回路１０１に流れることができる。画素ＰＸ（１，１）では、補正用スイッチＳＷ２及び画素選択用スイッチＳＷ３をオンとして、信号線ＤＬ１に定電流Ｉｃｏｎｓｔを供給すると共に、駆動薄膜トランジスタＤＴｒのゲートとドレインとを接続する。この結果、キャパシタＣ０には、定電流Ｉｃｏｎｓｔが流れるように、駆動薄膜トランジスタＤＴｒのゲートソース間電圧を保持可能な電荷が蓄積される。このとき、駆動薄膜トランジスタＤＴｒのゲート端子（ノードＡ）の電位は、駆動薄膜トランジスタＤＴｒの特性のバラツキを反映した値となっている。
【００３１】
一方、ドライバ回路では、所定時間経過後に入力スイッチＳＷ７がオンされる。これによって、Ａ／Ｄ変換回路には、ノードＡの電位、即ち駆動薄膜トランジスタＤＴｒの特性のバラツキを反映した電圧値Ｖｂａｓｅが入力され、デジタル値に変換されてＲＯＭに記憶される。
【００３２】
なお、上述の駆動薄膜トランジスタＤＴｒのゲート端子電圧を取り込む動作は、例えば、本アクティブマトリクス表示装置を出荷する前の調整段階において実行される。そして、ＲＯＭには取り込まれた電圧値Ｖｂａｓｅがデジタルデータとして保存されている。  
このように、予め取り込んだノードＡの電位をＲＯＭにデジタルデータとして保存することにより、１水平期間毎にノードＡの電位を取り込む動作が不要となり、駆動回路を安価に構成することができる。
【００３３】
但し、このＲＯＭに格納されたゲート端子電圧は、少なくとも列方向に配された複数の駆動薄膜トランジスタＤＴｒに対して共通に用いられる。従って、定電流Ｉｃｏｎｓｔは、試験等により複数の駆動薄膜トランジスタＤＴｒに適用し、表示にバラツキが少なくなるような値を採用することが好ましい。
【００３４】
次に、このようにして読み込まれた電位を利用して表示ムラを低減する駆動方法を説明する。
【００３５】
図４は、図２に示す画素部とドライバ回路の動作を説明するための図である。図４には、映像を表示するための各期間におけるスイッチＳＷ２〜ＳＷ６の状態とノードＡの電位の推移とが表されている。  
ここでｎ（Ｈ）は１水平期間を表し、ｎ＋１（Ｈ）はそれに続く１水平期間を表している。ｎ（Ｈ）の１水平期間には、電圧書込み期間、電流書込み期間、ＤＴｒ補正期間が設けられ、続くｎ＋１（Ｈ）以降の１水平期間が映像表示期間となっている。
【００３６】
続いて、電圧書込み期間、電流書込み期間、ＤＴｒ補正期間及び映像表示期間における画素部ＰＸの動作について図５乃至図８を参照しつつ説明する。
【００３７】
図５は、電圧書込み期間における信号の接続を示す図である。図５において、×の印が付されているスイッチは開放され、信号が接続されていないことを表している。  
電圧書込み期間では、出力スイッチＳＷ５がオンされる。これによって、信号線駆動回路１０１からは、階調電圧ＶｓｉｇとＲＯＭに保存されている電圧Ｖｂａｓｅとが加算されて信号線ＤＬ１に供給される。画素ＰＸ（１，１）では、補正用スイッチＳＷ２及び画素選択用スイッチＳＷ３をオンとして、信号線ＤＬ１より供給される電圧（Ｖｓｉｇ＋Ｖｂａｓｅ）が駆動薄膜トランジスタＤＴｒのゲート端子電圧として保持可能なキャパシタＣ０に書き込まれる。
【００３８】
ここで、Ｖｂａｓｅは定電流Ｉｃｏｎｓｔを流した際のノードＡの電位であった。そこで、定電流Ｉｃｏｎｓｔを流した際の駆動薄膜トランジスタＤＴｒのゲートソース間電圧をＶｇｓとするとＶｂａｓｅは式（１）で表される。  
Ｖｂａｓｅ＝ＰＶＤＤ−Ｖｇｓ                ・・・式（１）
一方、Ｖｇｓは、駆動薄膜トランジスタＤＴｒの閾値電圧Ｖｔｈを用いて式（２）で表される。  
Ｖｇｓ＝Ｖｔｈ＋α                          ・・・式（２）  
なお、αは定電流Ｉｃｏｎｓｔと駆動薄膜トランジスタＤＴｒの移動度などによって定められる値である。
【００３９】
従って、電圧書込み期間でのノードＡの電位は式（３）で表される。  
Ｖｓｉｇ＋Ｖｂａｓｅ＝Ｖｓｉｇ＋ＰＶＤＤ−Ｖｔｈ−α    ・・・式（３）
ノードＡの電位を表す式（３）には、表示バラツキの原因である閾値電圧Ｖｔｈが取り込まれる。このことは、表示において、駆動薄膜トランジスタＤＴｒの閾値特性をキャンセルできることを示している。
【００４０】
しかしながら、式（３）の閾値電圧Ｖｔｈは、上述のように予め求めた値であり、実際に適用しようとする駆動薄膜トランジスタＤＴｒの閾値電圧Ｖｔｈ’とは異なっている。さらに、適用しようとする駆動薄膜トランジスタＤＴｒの移動度も予め求めた値とは異なるためαも誤差を持つことが考えられる。  
このため、図４に示すように電圧書込み期間経過後においても、設定されたノードＡの電位と目標とするノードＡの電位との間には差が生じている。しかしながら、ＲＯＭに格納された電圧値Ｖｂａｓｅは試験を行って定めた最適な値を採用しているため、この差は小さく抑えられている。このため、電流書き込み期間においては、短時間でこの差を補正することができる。
【００４１】
図６は、電流書き込み期間における信号の接続を示す図である。図６において、×の印が付されているスイッチは開放され、信号が接続されていないことを表している。  
電流書き込み期間では、出力スイッチＳＷ６がオンされる。これによって、階調信号電流Ｉｓｉｇが画素回路から信号線ＤＬ１に供給され、信号線駆動回路１０１に流れることができる。画素ＰＸ（１，１）では、補正用スイッチＳＷ２及び画素選択用スイッチＳＷ３をオンとして、信号線ＤＬ１に階調信号電流Ｉｓｉｇを供給すると共に、駆動薄膜トランジスタＤＴｒのゲートとドレインとを接続する。この結果、キャパシタＣ０には、階調信号電流Ｉｓｉｇが流れるように、駆動薄膜トランジスタＤＴｒのゲートソース間電圧を保持可能な電荷が蓄積される。  
この動作によりノードＡの電位は映像表示期間において階調信号電流Ｉｓｉｇが表示素子ＯＬＥＤに流れる目標値に設定されるはずである。
【００４２】
しかし、実際には目標とする電位に一致せず画素毎に偏差が生じている場合がある。この原因としては、駆動薄膜トランジスタＤＴｒごとに特性が異なるため、駆動薄膜トランジスタＤＴｒごとに目標電位が異なっていることが考えられる。即ち、駆動薄膜トランジスタＤＴｒごとに電流書込みに必要な時間が異なるにも係らず、共通の時間で電流書き込みを行っていることが偏差が生じる原因であると考えられる。  
そこで、ＤＴｒ補正期間において、この駆動薄膜トランジスタＤＴｒごとの差を補正する。
【００４３】
図７は、ＤＴｒ補正期間における信号の接続を示す図である。図７において、×の印が付されているスイッチは開放され、信号が接続されていないことを表している。  
ＤＴｒ補正期間では、画素ＰＸ（１，１）では、補正用スイッチＳＷ２をオンとし、画素選択用スイッチＳＷ３をオフとする。これによって、駆動薄膜トランジスタＤＴｒのゲートとドレインとが接続される。この結果、駆動薄膜トランジスタＤＴｒのゲートとドレイン間には駆動薄膜トランジスタＤＴｒの特性に応じた電流が流れ、キャパシタＣ０には駆動薄膜トランジスタＤＴｒのゲートソース間電圧を保持可能な電荷が蓄積される。
【００４４】
ここで、駆動薄膜トランジスタＤＴｒの移動度が高い場合は目標電位も高いため偏差は大きく、移動度が低い場合は目標電位も低いため偏差は小さい。一方、駆動薄膜トランジスタＤＴｒのゲートとドレインとが接続されることで流れる電流は、移動度が高い場合は大きく、移動度が低い場合は小さい。  
従って、ＤＴｒ補正期間として全画素共通の一定時間（ｔ２）だけ補正用スイッチＳＷ２をオンとし、画素選択用スイッチＳＷ３をオフとしても、それぞれの駆動薄膜トランジスタＤＴｒの特性に従って、目標値との偏差を減少させることができる。  
なお、一定時間（ｔ２）は試験などによって適切な時間を選定すれば良い。また、ＤＴｒ補正期間では出力スイッチＳＷ５をオンとしているが、これは、信号線ＤＬ１がフロート状態に陥ることを防止するためである。
【００４５】
図８は、映像表示期間における信号の接続を示す図である。図８において、×の印が付されているスイッチは開放され、信号が接続されていないことを表している。  
次の１水平期間以降の映像表示期間において、画素ＰＸ（１，１）では、補正用スイッチＳＷ２、画素選択用スイッチＳＷ３をオフとする。調光走査線駆動回路１４０は、調光走査線Ｓ１ｃをアクティブ状態として調光走査線Ｓ１ｃに接続する出力スイッチＳＷ４をオンとする。そうすると、駆動薄膜トランジスタＤＴｒのゲートソース間電圧に対応した発光電流が表示素子ＯＬＥＤに流れ、表示素子ＯＬＥＤは発光電流に対応した輝度で発光する。  
なお、この映像表示期間においても出力スイッチＳＷ５をオンとしているが、これは、信号線ＤＬ１がフロート状態に陥ることを防止するためである。
【００４６】
〔第２の実施の形態〕
第２の実施の形態では、ドライバ回路に定電流源を設け、１水平期間中に更にゲート端子電圧読込期間を備えている点が第１の実施の形態と異なっている。従って、同一の部位には同一の符号を付してその詳細の説明は省略する。
【００４７】
この第２の実施の形態では、１水平期間中のゲート端子電圧読込期間において、定電流源から定電流Ｉｃｏｎｓｔを供給して駆動薄膜トランジスタのゲート端子電圧を取り込みデジタル信号に変換してＲＯＭに格納する。この動作は、第１の実施の形態で、図３を参照しつつ説明しているので再度の説明は省略する。
【００４８】
そして、このゲート端子電圧読込期間に続く残りの１水平期間において、上述の電圧書込み期間、電流書込み期間、ＤＴｒ補正期間の動作を実行する。この動作は、第１の実施の形態で、図４乃至８を参照しつつ説明しているので再度の説明は省略する。
【００４９】
この実施の形態では、ＲＯＭに格納される電圧は、これから階調信号を書き込もうとする駆動薄膜トランジスタのゲート端子電圧であるため、続く電圧書込み期間において、目標電位との偏差を第１の実施の形態よりも小さくすることができる。従って、続く電流書込み期間、ＤＴｒ補正期間の動作によって精度の良い階調信号の書込みが可能となる。
【００５０】
なお、本実施の形態では定電流源を個別に設けているが、階調信号電流源と共用して構成しても良い。
【００５１】
以上説明した各実施の形態によれば、駆動薄膜トランジスタのゲート端子に信号線を介して、映像信号を書き込む機能において、駆動薄膜トランジスタの特性ばらつきを補正した階調電圧信号を書込み、その後の電流書込みにおいて更に誤差が生じていた場合であっても、駆動薄膜トランジスタを所定時間ダイオード接続することによって、画素毎の駆動薄膜トランジスタの移動度ばらつきによる表示ムラを効果的に抑制することが可能となる。  
そして、このように電圧書込み期間、電流書込み期間、ＤＴｒ補正期間を設けることによって、低階調の映像であっても、駆動薄膜トランジスタの特性ばらつきの影響を受けずに表示ムラを低減することができる。
【００５２】
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施の形態に係る表示装置を概略的に示すブロック図。
【図２】信号線に接続されている画素部とその画素部と接続するドライバ回路を示す図。
【図３】駆動薄膜トランジスタのゲート端子電圧を取り込む際の、画素部とドライバ回路の動作を説明するための図。
【図４】画素部とドライバ回路の動作を説明するための図。
【図５】電圧書込み期間における信号の接続を示す図。
【図６】電流書き込み期間における信号の接続を示す図。
【図７】ＤＴｒ補正期間における信号の接続を示す図。
【図８】映像表示期間における信号の接続を示す図。
【符号の説明】
【００５４】
１０…表示装置、１０１…信号線駆動回路、１３０…画素選択走査線駆動回路、１４０…調光走査線駆動回路、１２０…システム制御部、Ｃ０…キャパシタ、ＤＬ、ＤＬ１，ＤＬ２…信号線、ＤＴｒ…駆動薄膜トランジスタ、ＯＬＥＤ…表示素子、ＰＸ…画素部、Ｓ１ａ〜Ｓ１ｂ…画素選択走査線、Ｓ１ｃ…調光走査線、ＳＷ２…補正用スイッチ、ＳＷ３…画素選択用スイッチ、ＳＷ４…出力スイッチ、ＳＷ５…出力スイッチ、ＳＷ６…出力スイッチ、ＳＷ７…入力スイッチ、ｔ０…電圧書込み期間、ｔ１…電流書込み期間、ｔ２…ＤＴｒ補正期間、１Ｈ…１水平期間、１Ｖ…１垂直期間、Ｖｔｈ…閾値電圧、Ｉｓｉｇ…階調信号電流、Ｖｓｉｇ…階調信号電圧。
【図１】
2009080326.tif 000003
【図２】
2009080326.tif 000004
【図３】
2009080326.tif 000005
【図４】
2009080326.tif 000006
【図５】
2009080326.tif 000007
【図６】
2009080326.tif 000008
【図７】
2009080326.tif 000009
【図８】
2009080326.tif 000010