(57)【要約】【課題】マイコン暴走時に確実にリセットを掛けることができる信頼性の高いマイコン動作監視回路を提供する【解決手段】マイコン１が暴走していないか否かを監視する監視タイマとして機能する第１、第２Ｗ／Ｄタイマ４、５の動作クロック源を異なるものにする。具体的には、発振子や発振回路で構成される発振装置２を第１Ｗ／Ｄタイマ４のクロック源とし、ＣＲ発振回路６を第２Ｗ／Ｄタイマ５のクロック源とする。これにより、監視機能を二重に持たせることが可能となる。したがって、マイコン暴走時にも確実にリセットを掛けることが可能となり、信頼性の高いマイコン動作監視回路とすることが可能となる。【選択図】図１
2009122747.tif 000002
【特許請求の範囲】
【請求項１】
第１発振部で生成された第１クロック信号に基づいて動作を行うマイコンを監視する監視タイマを備え、該マイコンに備えられる中央処理装置から所定期間継続して前記監視タイマにリフレッシュ信号が入力されないと前記監視タイマから前記マイコンにリセットを掛けるための信号を出力するように構成されたマイコン動作監視回路であって、
前記第１発振部が生成する第１クロック信号とは別の第２クロック信号を生成する第２発振部を備えると共に、
前記監視タイマを前記第１発振部が生成する前記第１クロック信号に基づいて動作する第１監視タイマと、前記第２発振部が生成する前記第２クロック信号に基づいて動作する第２監視タイマとを有した構成とすることを特徴とするマイコン動作監視回路。
【請求項２】
前記第１、第２監視タイマは、前記リフレッシュ信号が入力されてから次のリフレッシュ信号が入力されるまでの時間を計測すると共に、前記リフレッシュ信号が前記所定期間継続して入力されなかったときに前記マイコン（１）にリセットを掛けるための信号を出力するウォッチドッグタイマ（４、５）であることを特徴とする請求項１に記載のマイコン動作監視回路。
【請求項３】
前記第１、第２監視タイマのうちの少なくとも一方は、前記リフレッシュ信号が途切れてからの経過時間を計測し、前記リフレッシュ信号が入力されたときから所定期間が経過するまでは出力端子（ＯＣ）の電位がハイレベルとなり、所定期間が経過するまでに次のリフレッシュ信号が入力されなければ出力端子（ＯＣ）の電位がローレベルとなるアウトプットコンペアタイマ（１０、１１）であることを特徴とする請求項１に記載のマイコン動作監視回路。
【請求項４】
前記第１、第２監視タイマからのリセットを掛けるための信号に基づいて、前記マイコン（１）をハードウェアリセットすることを特徴とする請求項１ないし３のいずれか１つに記載のマイコン動作監視回路。
【請求項５】
前記第２監視タイマからのリセットを掛けるための信号に基づいて、前記マイコン（１）をソフトウェアでリセットを起動し、前記第１監視タイマからのリセットを掛けるための信号に基づいて、前記マイコン（１）をハードウェアリセットすることを特徴とする請求項１ないし３のいずれか１つに記載のマイコン動作監視回路。
【請求項６】
前記第１監視タイマと前記第２監視タイマの少なくとも一方を構成する前記アウトプットコンペアタイマ（１０、１１）の前記出力端子（ＯＣ）と前記リセット端子とが直接接続、もしくは、インバータ回路を介して接続されており、前記リセット端子の出力に基づいて前記マイコン（１）をハードウェアリセットすることを特徴とする請求項３に記載のマイコン動作監視回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイコン（マイクロコンピュータ）が正常に動作しているか否かを監視タイマにて監視するマイコン動作監視回路に関し、例えば、エンジンの電子制御装置（以下、エンジンＥＣＵという）に適用すると好適である。
【背景技術】
【０００２】
従来、マイコン動作監視回路として、図３や図４に示すものが提案されている。
【０００３】
図３に示したマイコン動作監視回路は、マイコンＪ１の外部にウォッチドッグ（以下、Ｗ／Ｄという）タイマが備えられたＷ／Ｄ監視用ＩＣＪ２およびマイコンＪ１のクロック源となるクロック発信器Ｊ３を備えた構成とされている。そして、マイコンＪ１からＷ／Ｄタイマに対してＷ／Ｄ用のパルス出力（リフレッシュ信号）を出力することにより、Ｗ／ＤタイマにてマイコンＪ１からのパルス出力が途切れている時間をカウントすると共に、パルス出力が入力されたときにその時間を０にリフレッシュし、Ｗ／Ｄタイマでカウントされた時間が一定値になると、マイコンＪ１の暴走によりパルス出力が一定時間途切れたと判定して、リセット動作を行っている。
【０００４】
また、図４に示したマイコン動作監視回路は、マイコンＪ１１の内部にＷ／Ｄ監視機能を設けてマイコン動作を監視するものである（例えば、特許文献１参照）。具体的には、同一チップにＷ／ＤタイマＪ１２を内蔵させ、ＣＰＵ（中央処理装置）Ｊ１３からリフレッシュ信号が設定時間以上ないと、マイコンＪ１１の暴走によりリフレッシュ信号が入力されないと判定し、リセットを起動する。ＣＰＵＪ１３のクロック源は、マイコンＪ１１の外部に備えられたクロック発信器Ｊ１４であり、Ｗ／ＤタイマＪ１２のクロック源は、ＣＰＵＪ１３と同じクロック発信器Ｊ１４が兼用されている。
【特許文献１】特開平０６−３３２７５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、図３に示したマイコン動作監視回路の場合、Ｗ／Ｄ監視用ＩＣＪ２にはクロック源となるＣＲ発振回路などが備えられるが、このクロック源が誤動作や故障するとマイコンをリセットできなくなることがある。また、マイコン外部にＷ／Ｄ監視用ＩＣＪ２を設けているため、部品点数の増加およびそれに伴うコスト高が問題となる。さらに、Ｗ／Ｄ監視用のＩＣＪ２が必要になる分、装置を構成するユニットの体格が大きくなる。
【０００６】
また、図４に示したマイコン動作監視回路の場合、ＣＰＵＪ１３とＷ／ＤタイマＪ１２が同一基板上に構成されているため、ＣＰＵＪ１３が暴走した場合にＷ／Ｄタイマ機能も停止する可能性があり、信頼性に欠ける。すなわち、チップ上のＷ／Ｄ回路に部分的な誤動作が発生すると監視機能が機能しなくなるという可能性があった。
【０００７】
本発明は上記点に鑑みて、マイコン暴走時に確実にリセットを掛けることができる信頼性の高いマイコン動作監視回路を提供することを第１の目的とする。また、部品点数の増加を防止でき、かつ、信頼性の高いマイコン動作監視回路を提供することを第２の目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明では、第１発振部で生成された第１クロック信号に基づいて動作を行うマイコンを監視する監視タイマを備え、該マイコンに備えられる中央処理装置から所定期間継続して監視タイマにリフレッシュ信号が入力されないと監視タイマからマイコンにリセットを掛けるための信号を出力するように構成されたマイコン動作監視回路であって、第１発振部が生成する第１クロック信号とは別の第２クロック信号を生成する第２発振部を備えると共に、監視タイマを第１発振部が生成する第１クロック信号に基づいて動作する第１監視タイマと、第２発振部が生成する第２クロック信号に基づいて動作する第２監視タイマとを有した構成とすることを特徴としている。
【０００９】
このようなマイコン動作監視回路によれば、マイコンが暴走していないか否かを監視する監視タイマの動作クロック源を異なるものとしているため、監視機能を二重に持たせることが可能となる。これにより、マイコン暴走時にも確実にリセットを掛けることが可能となり、信頼性の高いマイコン動作監視回路とすることが可能となる。
【００１０】
この場合、例えば、第２発振部をマイコン（１）に内蔵すれば、Ｗ／Ｄ監視用ＩＣを別途設置するような従来技術と比較して部品点数の増加を防止できるし、ユニットの体格が大きくなることを抑制することも可能となる。また、第２発振部をマイコン（１）に内蔵しなかったとしても、第２発振部を例えばＣＲ発振回路にて構成すれば、従来技術のようにＷ／Ｄ監視用ＩＣを備える場合と比べてユニットが大きくなることを抑制できるという効果は得られる。
【００１１】
上記のような特徴を備える場合、第１、第２監視タイマとして、リフレッシュ信号が入力されてから次のリフレッシュ信号が入力されるまでの時間を計測すると共に、リフレッシュ信号が所定期間継続して入力されなかったときにマイコン（１）にリセットを掛けるための信号を出力するウォッチドッグタイマ（４、５）を用いることができる。
【００１２】
また、第１、第２監視タイマのうちの少なくとも一方に、リフレッシュ信号が途切れてからの経過時間を計測し、リフレッシュ信号が入力されたときから所定期間が経過するまでは出力端子（ＯＣ）の電位がハイレベルとなり、所定期間が経過するまでに次のリフレッシュ信号が入力されなければ出力端子（ＯＣ）の電位がローレベルとなるアウトプットコンペアタイマ（１０、１１）を用いることもできる。
【００１３】
そして、リセットの形態としては、第１、第２監視タイマからのリセットを掛けるための信号に基づいて、マイコン（１）をハードウェアリセットすることができる。
【００１４】
また、第２監視タイマからのリセットを掛けるための信号に基づいて、マイコン（１）に割り込みをかけてソフトウェアでリセットし、第１監視タイマからのリセットを掛けるための信号に基づいて、マイコン（１）をハードウェアリセットすることもできる。
【００１５】
例えば、第１発振部（２）が停止していて第１クロック信号が入力されていないような状況になっている場合、中央処理装置（３）でリセット動作を行うことができなくなる。このような状況において、第２監視タイマ（５、１１）の信号に基づいてソフトウェアリセットを行うようにすると、中央処理装置（３）が動作していないため、結局リセットを掛けられなくなる可能性がある。このため、第２監視タイマ（５、１１）のリセット指令信号に基づいてリセットを掛ける際にハードウェアリセットすれば、仮に、第１発振部（２）が停止していて第１クロック信号が入力されていないような状況になって中央処理装置（３）でリセット動作を行うことができなくなっていたとしても、確実にリセットを掛けることが可能となる。また、更には第1クロック信号が入力されていない場合にはＣＰＵクロックを第２クロック信号に切り替え動作可能な状態にしてソフトウェアリセットを起動するようにしてハードウェアリセットと同様の効果をえることができる。
【００１６】
また、第１監視タイマと第２監視タイマの少なくとも一方をアウトプットコンペアタイマ（１０、１１）で構成する場合、アウトプットコンペアタイマ（１０、１１）の出力端子（ＯＣ）とリセット端子とが直接接続、もしくは、インバータ回路を介して接続されるようにすれば、リセット端子の出力に基づいてマイコン（１）をハードウェアリセットすることができる。
【００１７】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００１９】
（第１実施形態）
本発明の第１実施形態について説明する。図１は、本実施形態かかるマイコン動作監視回路の回路図である。例えば、このマイコン動作監視回路はエンジンＥＣＵに適用され、エンジンＥＣＵのＣＰＵでＲＯＭ等に記憶されているシーケンスに従った各種演算などの処理を実行する際に、エンジンＥＣＵの暴走を監視するものとして用いられる。以下、この図を参照して本実施形態のマイコン動作監視回路について説明する。
【００２０】
図１に示すように、マイコン動作監視回路が備えられるマイコン１は、発振子や発振回路にて構成された発振装置（第１発振部に相当）２で生成されるクロック信号（第１クロック信号）、例えば一定周期のパルス信号に基づいて動作を行うものであり、この発振装置２で生成されるクロック信号はＣＰＵ３のクロック信号としても用いられている。また、ＣＰＵ３は、予めマイコン１に内蔵されている図示しないＲＯＭ等に記憶されているシーケンスに従って発振装置２から入力されるクロック信号をカウントし、そのカウント値が設定値になったときに、つまり設定周期毎にリフレッシュ信号を出力する。
【００２１】
マイコン動作監視回路には、２つの第１、第２Ｗ／Ｄタイマ４、５と、発振装置２とは別のクロック信号を生成するＣＲ発振回路（第２発振部に相当）６と、リセット回路７とが備えられている。
【００２２】
第１、第２Ｗ／Ｄタイマ４、５は、カウンタを内蔵しており、リフレッシュ信号が入力されてから次のリフレッシュ信号が入力されるまでカウンタにてカウント値を計測することで、リフレッシュされてからの時間を計測する。具体的には、第１、第２Ｗ／Ｄタイマ４、５は、クロック信号に基づいてカウント値の計測を行い、例えば一定周期のパルス信号とされるクロック信号がハイレベルになる毎にカウント値を１つずつインクリメントすることで時間計測を行う。そして、第１、第２Ｗ／Ｄタイマ４、５は、リフレッシュ信号が入力されると、カウント値を０にリフレッシュし、再び１からカウントをインクリメントし直すようになっており、リフレッシュ信号が所定時間内に入力されずカウント値が所定値に達すると、リセット回路７に対してマイコン１の暴走を意味するリセット指示信号を出力するようになっている。
【００２３】
第１Ｗ／Ｄタイマ４には、発振装置２で生成されたクロック信号が入力されると共に、ＣＰＵ３で出力されるリフレッシュ信号が入力されるようになっている。このため、第１Ｗ／Ｄタイマ４は、発振装置２で生成されたクロック信号に基づいて時間計測を行い、ＣＰＵ３で出力されるリフレッシュ信号に基づいてカウント値のリフレッシュを行う。一方、第２Ｗ／Ｄタイマ５には、後述するように発振装置２とは別に備えられたＣＲ発振回路６で生成されるクロック信号が入力されると共に、ＣＰＵ３で出力されるリフレッシュ信号が入力されるようになっている。このため、第２Ｗ／Ｄタイマ５は、ＣＲ発振回路６で生成されるクロック信号に基づいて時間計測を行い、ＣＰＵ３で出力されるリフレッシュ信号に基づいてカウント値のリフレッシュを行う。
【００２４】
ＣＲ発振回路６は、発振装置２が生成するクロック信号とは別にクロック信号（第２クロック信号）、例えば一定周期のパルス信号を形成するためのものであり、一般的なコンデンサと抵抗などによる発振回路である。このＣＲ発振回路６で生成されるクロック信号が第２Ｗ／Ｄタイマ５のクロック信号として用いられる。このＣＲ発振回路６で生成されるクロック信号の周期は、発振装置２で生成されるクロック信号の周期と異なった値となるが一致していても構わない。
【００２５】
リセット回路７は、マイコン１にリセットを掛けるものである。リセットの掛け方としては、ハードウェアリセットとソフトウェアで起動するリセットのいずれでも良く、例えば、ハードウェアリセットの場合にはマイコン１のリセット用のポートにリセット信号を入力することでリセットを掛けることができ、ソフトウェアリセットの場合にはＣＰＵ３から割り込みを起動しソフトウェアにてリセット回路に起動信号を送るとリセットを掛けることができる。ただし、ソフトウェアリセットの場合、発振装置２が停止していてクロック信号が入力されていないような状況になっている場合、ＣＰＵ３でリセット動作を行うことができないため、ＣＲ発信回路６で生成されるクロックでＣＰＵ３を動作させるよう切り替えてリセット動作を行う。
【００２６】
次に、上記のように構成された本実施形態のマイコン動作監視回路の作動について説明する。
【００２７】
まず、通常時の動作について説明する。通常時には、発振子や発振回路にて構成された発振装置２にてクロック信号が生成されると、発振装置２をクロック源とするＣＰＵ３や第１Ｗ／Ｄタイマ４に発振装置２で生成されたクロック信号が入力される。このクロック信号に基づき、ＣＰＵ３や第１Ｗ／Ｄタイマ４が作動を行う。これにより、ＣＰＵ３では、ＲＯＭ等に予め記憶されたシーケンスに従った各種処理を行われると共に、発振装置２から入力されるクロック信号がカウントされ、そのカウント値が設定値になったときに、つまり設定周期毎にリフレッシュ信号が出力される。また、第１Ｗ／Ｄタイマ４では、リフレッシュ信号が入力されてから次のリフレッシュ信号が入力されるまでの間、クロック信号に基づいて内蔵されたカウンタのカウント値をインクリメントし続け、リフレッシュ信号が入力されるとそのカウント値を０にリフレッシュする。
【００２８】
一方、ＣＲ発振回路６でも発振装置２とは別にクロック信号が生成され、ＣＲ発振回路６をクロック源とする第２Ｗ／Ｄタイマ５にＣＲ発振回路６で生成されたクロック信号が入力される。このクロック信号に基づき、第２Ｗ／Ｄタイマ５が作動を行う。これにより、第２Ｗ／Ｄタイマ５では、第１Ｗ／Ｄタイマ４と同様に、リフレッシュ信号が入力されてから次のリフレッシュ信号が入力されるまでの間、クロック信号に基づいて内蔵されたカウンタのカウント値をインクリメントし続け、リフレッシュ信号が入力されるとそのカウント値を０にリフレッシュする。
【００２９】
続いて、マイコン暴走時には、発振装置２のクロック信号が生成されなくなるなど、何らかの暴走が発生しているため、例えばＣＰＵ３からリフレッシュ信号が出力されない状況となる。この場合、第１、第２Ｗ／Ｄタイマ４、５の双方にリフレッシュ信号が入力されない状況になる。このとき、第１Ｗ／Ｄタイマ４に関しては、暴走の原因が発振装置２のクロック信号が生成されなくなったものである場合、クロック信号が入力されないためカウンタのカウント値のインクリメントが行えない。このため、第１Ｗ／Ｄタイマ４からはリセット回路７に対してリセット指示信号を出力することができなくなる。
【００３０】
しかしながら、第２Ｗ／Ｄタイマ５に関しては、発振装置２とは別のＣＲ発振回路６をクロック源としているため、ＣＲ発振回路６で生成されたクロック信号に基づいてカウンタのカウント値のインクリメントが行われ、リフレッシュ信号が入力されない期間が設定時間に至ると、リセット回路７にリセット指示信号が出力される。したがって、仮に第１Ｗ／Ｄタイマ４でＷ／Ｄ機能が機能しなくなったとしても、第１Ｗ／Ｄタイマ４とは異なるクロック源に基づいて動作する第２Ｗ／Ｄタイマ５でＷ／Ｄ機能を機能させることが可能となり、確実にリセットを掛けることができる。このため、マイコン１をハードウェアリセットもしくは、発信装置２のクロック停止を検出しＣＰＵ３の動作クロックをＣＲ発信回路６のクロックに切り替えソフトウェアで割り込みを起動しリセットを起動することができる。
【００３１】
なお、マイコン１の暴走の原因が発振装置２のクロック信号が生成されなくなったものではない場合には、第１Ｗ／Ｄタイマ４もカウンタのカウント値のインクリメントを行えるため、第１Ｗ／Ｄタイマ４でもＷ／Ｄ機能が機能し、通常時と同様にリセット回路７に対してリセット指示信号を出力することが可能となる。この場合には、第１、第２Ｗ／Ｄタイマ４、５の双方から出力されるリセット指示信号のいずれか先に入力されたものに基づいてリセット回路７がリセットを掛けることになり、通常時と同様にリセットを掛けられる。
【００３２】
以上説明したように、本実施形態のマイコン動作監視回路によれば、マイコン１が暴走していないか否かを監視する監視タイマとして機能する第１、第２Ｗ／Ｄタイマ４、５の動作クロック源を異なるものとしているため、監視機能を二重に持たせることが可能となる。これにより、マイコン暴走時にも確実にリセットを掛けることが可能となり、信頼性の高いマイコン動作監視回路とすることが可能となる。
【００３３】
また、マイコン１に内蔵したＣＲ発振回路６を発振装置２とは別のクロック源として用いると共に、第１、第２Ｗ／Ｄタイマ４、５を共にマイコン１内に備えた構造としているため、Ｗ／Ｄ監視用ＩＣを別途設置するような従来技術と比較して部品点数の増加を防止できるし、ユニットの体格が大きくなることを抑制することも可能となる。
【００３４】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、監視用タイマとして第１、第２Ｗ／Ｄタイマ４、５を用いているが、本実施形態ではアウトプットコンペアタイマを用いる場合について説明する。
【００３５】
図２は、本実施形態にかかるマイコン動作監視回路の回路図である。これらの基本構造に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００３６】
図２に示すように、本実施形態では、第１実施形態で用いていた第１、第２Ｗ／Ｄタイマ４、５およびリセット回路７に代えてアウトプットコンペアタイマ１０、１１が備えられている。アウトプットコンペアタイマ１０、１１は、リフレッシュ信号が途切れてからの経過時間を計測する役割を果たす。具体的には、アウトプットコンペアタイマ１０、１１は、リフレッシュ信号が入力されたときから所定期間が経過するまでは出力端子ＯＣの電位がハイレベルとなり、所定期間が経過するまでにリフレッシュ信号が入力されなければ出力端子ＯＣの電位がローレベルとなる。本実施形態では、アウトプットコンペアタイマ１０、１１は、リセット端子と出力端子ＯＣとが接続されており、リセット端子の電位が出力端子ＯＣの電位に伴って変化する構成とされている。このため、出力端子ＯＣがローレベルになるとリセット端子の電位もローレベルとなる。このリセット端子の電位は、マイコン１のリセット用ポートに入力されるようになっており、リセット端子の電位に基づいてマイコン１にリセットが掛けられる構成とされている。
【００３７】
なお、ここでは出力端子ＯＣを直接リセット端子に接続した場合について説明したが、インバータ回路を介して接続することにより、出力端子ＯＣの電位とリセット端子の電位が反転するような構造としても良い。この場合、リセット端子の電位がハイレベルになるとリセットが掛けられることになる。
【００３８】
このような構成においては、アウトプットコンペアタイマ１０、１１にてリフレッシュ信号が途切れてからの時間が計測され、その期間が所定時間に到達すると出力端子ＯＣの電位がローレベルになり、それに伴ってリセット端子の電位も変動する。このリセット端子の電位がマイコン１のリセット用ポートに入力され、ハードウェアリセットされる。
【００３９】
このように、Ｗ／Ｄ１、２およびリセット回路７をアウトプットコンペアタイマ１０、１１に変更しても、上記第１実施形態と同様の効果を得ることができる。なお、ここではリセット回路７も無くした例を示したが、アウトプットコンペアタイマ１０、１１のリセット端子の電位をリセット指示信号として、この電位がリセット回路７に入力される構成としても構わない。
【００４０】
（他の実施形態）
上記第１実施形態では、リセット回路７を１つにしている例を示してあるが、第１Ｗ／Ｄタイマ４のリセット指令信号と第２Ｗ／Ｄタイマ５のリセット指令信号とがそれぞれ異なるリセット回路７に入力されるようにし、それぞれのリセット回路７にてリセットが掛けられるようにすることもできる。その場合、リセット回路７の双方でハードウェアリセットを行うこともできるし、一方でハードウェアリセットを行い、他方でソフトウェアリセットを行うことも可能である。
【００４１】
このように２つのリセット回路７を備える場合において、一方でハードウェアリセットを行い、他方でソフトウェアリセットを行う場合、第２Ｗ／Ｄタイマ５のリセット指令信号に基づいてリセットを掛けるリセット回路７の方でハードウェアリセットを掛けるようにすると好ましい。これは、上述したように、発振装置２が停止していてクロック信号が入力されていないような状況になっている場合、ＣＰＵ３でリセット動作を行うことができなくなるが、このような状況に第２Ｗ／Ｄタイマ５のリセット指令信号に基づいてリセットを掛けるリセット回路７の方でソフトウェアリセットを行うようにすると、ＣＰＵ３が動作していないため、結局リセットを掛けられなくなる可能性がある。このため、第２Ｗ／Ｄタイマ５のリセット指令信号に基づいてリセットを掛けるリセット回路７の方でハードウェアリセットを掛けるようにすれば、仮に、発振装置２が停止していてクロック信号が入力されていないような状況になってＣＰＵ３でリセット動作を行うことができなくなっていたとしても、確実にリセットを掛けることが可能となる。
【００４２】
また、上記第１実施形態では、ＣＲ発振回路６をマイコン１に内蔵した形態としたが、マイコン１の外部に備える構造としても構わない。このような場合、部品点数が増加することになるが、従来技術のようにＷ／Ｄ監視用ＩＣを備える場合と比べてユニットが大きくなることを抑制できるという効果は得られる。
【００４３】
さらに、上記第２実施形態では、アウトプットコンペアタイマ１０、１１の出力端子ＯＣとリセット端子とを接続した構成としたが、出力端子ＯＣの出力をリセット指示信号とし、この出力がリセット回路７に入力されるようにすることで、アウトプットコンペアタイマ１０、１１を用いたソフトウェアリセットを行うことも可能である。また、第２実施形態では、監視用タイマの双方をアウトプットコンペアタイマ１０、１１としたが、少なくとも一方のみに採用しても良い。この場合、もう一方を例えば第１実施形態Ｗ／Ｄタイマとすることができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１実施形態かかるマイコン動作監視回路の回路図である。
【図２】本発明の第２実施形態かかるマイコン動作監視回路の回路図である。
【図３】従来のマイコン動作監視回路の回路図である。
【図４】従来のマイコン動作監視回路の回路図である。
【符号の説明】
【００４５】
１…マイコン、２…発振装置、３…ＣＰＵ、４、５…第１、第２Ｗ／Ｄタイマ、
６…ＣＲ発振回路、７…リセット回路、１０、１１…アウトプットコンペアタイマ
【図１】
2009122747.tif 000003
【図２】
2009122747.tif 000004
【図３】
2009122747.tif 000005
【図４】
2009122747.tif 000006