(57)【要約】【課題】製品の開発及び製造過程で使用される開発用冶具等と接続するために必要なコネクタを抹消しつつ、必要なときにメモリに記憶されたデータにアクセスすることが可能なメモリ制御装置を提供する。【解決手段】本印刷装置１００では、メモリスロット１５にＲＯＭ＿ＤＩＭＭ７１が接続されている場合は、メモリ制御部１０はＣＰＵ１０のアクセス先をＲＯＭ＿ＤＩＭＭ７１に切り替える。また、メモリスロット１５にＲＯＭ＿ＤＩＭＭ７１が接続されていない場合は、メモリ制御部１０はＣＰＵ１０のアクセス先をＲＯＭ３１に切り替える。【選択図】図２
2009193232.tif 000002
【特許請求の範囲】
【請求項１】
メインメモリ及び着脱可能なメモリモジュールへのアクセスを制御するメモリ制御装置であって、
不揮発性の前記メモリモジュール及び揮発性の前記メモリモジュールのいずれとも電気的に接続可能なコネクタと、
前記コネクタに前記不揮発性のメモリモジュールが接続されている場合は、アクセス先を前記不揮発性のメモリモジュールに切り替え、前記コネクタに前記不揮発性のメモリモジュールが接続されていない場合は、アクセス先を前記メインメモリに切り替えるアクセス切り替え手段とを具備することを特徴とするメモリ制御装置。
【請求項２】
前記アクセス切り替え手段は、前記不揮発性のメモリモジュールと前記コネクタとの導通状態を検出して、前記不揮発性のメモリモジュールが前記コネクタに接続されたことを検出する接続検出手段を有することを特徴とする請求項１に記載のメモリ制御装置。
【請求項３】
前記コネクタは、前記不揮発性のメモリモジュール及び揮発性のメモリモジュールのいずれにも接続可能なメモリスロットであって、
前記接続検出手段は、前記メモリスロットにおける前記揮発性のメモリモジュールの端子部と接続されない未使用端子に前記不揮発性のメモリモジュールが接続されることで前記導通状態を検出することを特徴とする請求項１又は請求項２のいずれかに記載のメモリ制御装置。
【請求項４】
前記不揮発性のメモリモジュールには、前記メインメモリに記憶されたデータを更新するための更新プログラムが記憶されていることを特徴とする請求項１〜請求項３のいずれか一項に記載のメモリ制御装置。
【請求項５】
前記不揮発性のメモリモジュールには、本メモリ制御装置が実装された機器のメンテナンスの際実行されるメンテナンスプログラムが記憶されていることを特徴とする請求項１〜請求項４のいずれか一項に記載のメモリ制御装置。
【請求項６】
前記コネクタは、該コネクタに接続される前記不揮発性のメモリモジュールと前記揮発性のメモリモジュールとにアクセスするための信号配線を共通化した構成とされることを特徴とする請求項１〜請求項５のいずれか一項に記載のメモリ制御装置。
【請求項７】
メインメモリ及び着脱可能なメモリモジュールへのアクセスを制御するメモリ制御部を備える主基板と、前記メインメモリ又はメモリモジュールに記憶された所定のデータに基づいて印刷処理を実行させる制御部とを有する印刷装置であって、
前記メモリ制御部は、
不揮発性の前記メモリモジュール及び揮発性の前記メモリモジュールのいずれとも電気的に接続可能なコネクタと、
前記コネクタに前記不揮発性のメモリモジュールが接続されている場合は、前記制御部のアクセス先を前記不揮発性のメモリモジュールに切り替え、前記コネクタに前記不揮発性のメモリモジュールが接続されていない場合は、前記制御部のアクセス先を前記メインメモリに切り替えるアクセス切り替え手段と、
前記制御部による制御に基づいて印刷処理を実行する印刷処理部とを具備することを特徴とする印刷装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メインメモリ及び着脱可能なメモリモジュールへのアクセスを制御するメモリ制御装置、及び前記メモリ制御装置を備える印刷装置に関するものである。
【背景技術】
【０００２】
従来、印刷装置等の製品は基板に実装されたメモリにアクセスすることで、メモリに記憶されたデータを読み出し、このデータに従ってその駆動を制御している。製品に実装されるメモリの一例としては、基板上に直接実装されるメモリの他、着脱可能なメモリモジュール等が存在する。
例えば、特許文献１には、ＲＯＭ＿ＤＩＭＭ及びＲＡＭ＿ＤＩＭＭのいずれにもアクセス可能なメモリ制御用ＩＣが開示されている（例えば、特許文献１参照。）。
【０００３】
上記した製品における開発段階では、データをコンピュータ等の外部装置で開発した後、このデータを製品に実装するいわゆるクロス開発が主流である。このような開発過程では、開発されたデータは着脱可能なメモリ等の開発用冶具に記憶された後、上記開発用冶具を製品のコネクタを介して接続させることで、機器のメモリにロードされていた。
【特許文献１】特開２００３−１９６１５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
工場出荷後にユーザ側で製品を開発用冶具と接続させる場合は稀であり、上記コネクタは通常の機器の使用では使用されることがなかった。しかしながら、コネクタは製品に実装されたメモリにアクセスするために必要なものであるため、単に、製品のコンパクト化又はコストを削減することを目的として製品からコネクタを抹消してしまうと、製品の故障時等に上記開発用冶具に製品を接続させてメモリに記憶されたデータの故障等に対して処理を施すことができなくなる。
【０００５】
本発明は、上記課題に鑑みてなされたもので、製品の開発及び製造過程で使用される開発用冶具等と接続するために必要なコネクタを抹消しつつ、必要なときにメモリに記憶されたデータにアクセスすることが可能なメモリ制御装置および上記メモリ制御装置を使用した印刷装置を提供する。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の一局面では、メインメモリ及び着脱可能なメモリモジュールへのアクセスを制御するメモリ制御装置であって、不揮発性の前記メモリモジュール及び揮発性の前記メモリモジュールのいずれとも電気的に接続可能なコネクタと、前記コネクタに前記不揮発性のメモリモジュールが接続されている場合は、アクセス先を前記不揮発性のメモリモジュールに切り替え、前記コネクタに前記不揮発性のメモリモジュールが接続されていない場合は、アクセス先を前記メインメモリに切り替えるアクセス切り替え手段とを具備する構成としてある。
【０００７】
上記のように構成された発明では、メモリ制御装置は不揮発性及び揮発性のメモリモジュールのいずれにも電気的に接続可能なコネクタを備えており、このコネクタに不揮発性のメモリモジュールが接続されている場合は、アクセス切り替え手段はアクセス先を不揮発性のメモリモジュールに切り替える。また、接続手段に不揮発性のメモリモジュールが接続されていない場合は、アクセス切り替え手段はアクセス先をメインメモリに切り替える。
このため、不揮発性のメモリモジュールを本メモリ制御装置に接続するためのコネクタを揮発性のメモリモジュールを接続するためのコネクタと共通化することで、不揮発性のメモリモジュールを接続するためだけに使用されるコネクタを抹消して製品をコンパクトにすることができるとともに、製品出荷後でも、コネクタに不揮発性のメモリモジュールを接続すれば、この不揮発性のメモリモジュールに記憶されたデータにアクセスして、所定の処理を実行させることが可能となる。
【０００８】
ここで、コネクタとは、不揮発性のメモリモジュール及びメモリモジュールをメモリ制御装置に電気的に接続するための機能を有するものであり、例えばメモリスロット等である。
また、電気的に接続可能とは、メモリモジュール及び不揮発性のメモリモジュールに対して電気的にアクセス可能に接続された状態を意味する。
また、メモリモジュールとはコネクタに着脱可能に接続される機能を備えるメモリであり、例えば、ＤＩＭＭ（Dual In-line Memory Module）、ＳＩＭＭ（Single in-line Memory Module）、ＲＩＭＭ（Rambus In-line Memory module）である。
【０００９】
好ましくは、前記アクセス切り替え手段は、前記不揮発性のメモリモジュールと前記コネクタとの導通状態を検出して、前記不揮発性のメモリモジュールが前記コネクタに接続されたことを検出する接続検出手段を有する。
上記のように構成された発明では、不揮発性のメモリモジュールがコネクタに接続されたことの有無を電気的な導通により検出するため、より簡易な構成により不揮発性のメモリモジュールの接続の有無を検出することができる。
【００１０】
好ましくは、前記コネクタは、前記不揮発性のメモリモジュール及び揮発性のメモリモジュールのいずれにも接続可能なメモリスロットであって、前記接続検出手段は、前記メモリスロットにおける前記揮発性のメモリモジュールの端子部と接続されない未使用端子に前記不揮発性のメモリモジュールが接続されることで前記導通状態を検出する。
上記のように構成された発明では、不揮発性のメモリモジュールと揮発性のメモリモジュールとのコネクタへの接続を判別するに当たり、メモリスロットに配置された端子に不揮発性メモリが接続されるかどうかを検出して判別を行なう。そのため、既存のメモリスロットを改造した簡易な構成により不揮発性のメモリモジュールの接続の有無を判別することができる。
【００１１】
好ましくは、前記不揮発性のメモリモジュールには、前記メインメモリに記憶されたデータを更新するための更新プログラムが記憶されている。また、好ましくは、前記不揮発性のメモリモジュールには、本メモリ制御装置が実装された機器のメンテナンスの際実行されるメンテナンスプログラムが記憶されている
上記のように構成された発明では、機器の通常の使用時には使用されることのないデータを、不揮発性のメモリモジュールに接続させておくことで、メインメモリ側には上記データを記憶させておく必要がなく、メインメモリのメモリ容量を有効に活用することができる。
【００１２】
好ましくは、前記コネクタは、該コネクタに接続される前記不揮発性のメモリモジュールと前記揮発性のメモリモジュールとにアクセスするための信号配線を共通化した構成とされる。
上記のように構成された発明では、コネクタは、不揮発性及び発性のメモリモジュールにアクセスするための信号配線を共通化するため、コネクタの構成をよりコンパクトにすることができる。
【００１３】
また、本発明の他の局面として、本メモリ制御装置を印刷装置に使用した場合、本発明の効果に加えて、メモリ制御装置を実装した基板をコンパクトにすることができ、外観をコンパクトにすることができる。
【発明を実施するための最良の形態】
【００１４】
以下、下記の順序に従って本発明の実施形態を説明する。
１．実施の形態：
２．他の実施の形態：
【００１５】
１．実施の形態：
１．１．印刷装置の構成
本発明の実施の形態について図面を参照して詳細に説明する。図１は、一例としての印刷装置の構成を説明するブロック図である。印刷装置１００は、所定の印刷媒体に対して印刷処理を実行する機能を備えるものである。なお、印刷装置１００は、ページプリンタであってもよいし、インクジェットプリンタであってもよい。また、印刷装置としての機能の他に複写機能を備える複合機であってもよい。
【００１６】
印刷装置１００は、主に印刷装置１００の駆動を制御するための機能を備えるＣＰＵ（制御部）２０と、各種機能を備えたデバイスと、ＣＰＵ２０とデバイスとの間に介在して印刷装置１００の駆動を制御するための機能を備えるメインＩＣ４０とを備えている。ＣＰＵ２０とメインＩＣ４０とは主基板１０１上に配置されている。また、デバイスは、記憶領域を備えるメモリ部３０と、印刷処理を実行するための機能を備える印刷エンジン部５０と、操作入力を受け付ける機能を備える操作パネル６０とを備えている。ＣＰＵ２０とメインＩＣ４０と各デバイスとの間には外部バス８０が設けられ、この外部バス８０を介してＣＰＵ２０とメインＩＣ４０と各デバイスとは相互に通信可能に接続されている。また、メインＩＣ４０には、メモリモジュール７０（後述）が着脱可能に接続される。
【００１７】
メモリ部（メインメモリ）３０は、印刷装置１００における所定のデータ及び各種プログラムを記憶するための記憶領域としての機能を備えるものである。本実施の形態におけるメモリ部３０は、不揮発性のＲＯＭ（Read Only Memory）３１と、揮発性のＲＡＭ（Random Access Memory）３２とで構成されている。ＲＯＭ３１にはＣＰＵ２０が印刷装置１００の駆動を実行するための所定のプログラム及びデータ等が記憶されている。また、ＲＡＭ３２にはＣＰＵ２０が所定のデータをロードして実行するためのワークエリアとしての機能を有する。なお、メモリ部３０は上記したＲＯＭ，ＲＡＭに限定されず、ＨＤＤ（Hard Disk Drive）等の磁気記憶媒体であってもよい。
【００１８】
メインＩＣ４０は、印刷装置１００の駆動を制御する機能を備えるものである。本発明に係るメインＩＣ４０は、ＡＳＩＣ（Application Specific IC）によりその各部が構成されている。具体的には、メインＩＣ４０は、ＣＰＵ２０から送信された命令を受信する機能を備えるＣＰＵ制御部４１と、メモリ部３０及びメモリモジュール７０に記憶されたデータ等のアクセスを制御する機能を備えるメモリ制御部１０と、読み込んだ印刷データに対して画像処理を実行する機能を備える画像処理部４２と、操作パネル６０を介して入力された操作入力を受け付ける機能を備えるパネル制御部４３とを備えている。メインＩＣ４０を構成する各部の間には内部バス４５が設けられ、この内部バス４５により各部は相互に通信可能に接続されている。
【００１９】
なお、メインＩＣ４０はＡＳＩＣによって構成されるものに限定されず、シングルチップマイコンによりより構成されてもよいし、メインＩＣの全てを集積回路により構成するものや、その機能の一部をプログラムにより実現するものであってもよい。
【００２０】
１．２．メモリ制御部：
図２は、一例としての本発明に係るメモリ制御部を説明するためのブロック図である。メモリ制御部１０は、前述したようにメモリ部３０に対するアクセスを制御する機能の他、本メモリ制御部１０に開発用冶具としてのＲＯＭ＿ＤＩＭＭ７１（不揮発性のメモリモジュール）が接続された場合は、ＣＰＵ２０にＲＯＭ＿ＤＩＭＭ７１に記憶された所定のデータに基づいて各種処理を実行させる機能を有している。
なお、メモリモジュール７０はメモリ制御部１０に対して着脱可能に接続可能なメモリであればよく、ＤＩＭＭ（Dual In-line Memory Module）の他、ＳＩＭＭ（Single in-line Memory Module）や、ＲＩＭＭ（Rambus In-line Memory module）であってもよい。
【００２１】
メモリ制御部１０は、ＣＰＵ２０から送信された命令の対象アドレスを判断する機能を備えるＣＰＵ＿ＩＰ１１と、ＣＰＵ＿ＩＰ１１が判断したアドレスがメモリ部３０又はメモリモジュール７０のいずれに対するものであるかを判断する機能を備える調停部１２と、メモリモジュール７０に送信されたアドレス信号を管理する機能を備えるアドレス制御部１３と、メモリモジュール７０に送信されたデータ信号を管理する機能を備えるデータ制御部１４と、メモリモジュール７０と電気的に接続する機能を備えるメモリスロット（コネクタ）１５とを備えている。
【００２２】
ＣＰＵ＿ＩＰ１１は、ＣＰＵ２０から入力された命令の対象アドレスがＲＯＭ領域へのアクセスであるか、ＲＡＭ領域へのアクセスであるか、あるいはその他の領域、例えば、レジスタ領域、ＩＯ領域等へのアクセスであるかを判断する機能を備える。ＣＰＵ＿ＩＰ１１は、メモリ制御部１０が管理するメモリ空間であるシステムアドレスの範囲と、メモリ部３０及びメモリモジュール７０との領域等とを対応させたアドレスマップを備えている。ＣＰＵ＿ＩＰ１１は、ＣＰＵ１１からシステムアドレスが入力されると、本アドレスマップを参照することにより、このシステムアドレスのアクセス先を判断する。
【００２３】
調停部１２は、ＣＰＵ２０から送信されたメモリアクセスがメモリ部３０に対するものであるか、メモリモジュール７０に対するものであるかを、ＣＰＵ＿ＩＰ１１から伝送される信号等に基づいて判断する機能を備える。ＣＰＵ２０から送信されたメモリアクセスがメモリモジュール７０に対するものである場合は、調停部１２はアドレス信号とデータ信号とを、アドレス制御部１３とデータ制御部１４とにそれぞれ伝送する。また、ＣＰＵ２０からのメモリアクセスがメモリ部３０に対するものである場合は、アドレス信号とデータ信号とをメモリ部３０に伝送する。
【００２４】
また、調停部１２は、ＲＯＭ＿ＤＩＭＭ７１がメモリスロット１５に接続されている場合は、ＲＯＭ＿ＤＩＭＭ７１の接続により送信される接続信号（後述）を受信し、内部に実装されたレジスタの値を書き換えＲＯＭ＿ＤＩＭＭ７１の接続状態を記憶する。
【００２５】
ＣＰＵ＿ＩＰ１１と調停部１２とは、メモリスロット１５に接続されたＲＯＭ＿ＤＩＭＭ７１及びＲＡＭ＿ＤＩＭＭ７２へのアクセスを制御するために、ＲＯＭ＿ｄａｔａ信号、ＲＯＭ＿ａｄｒｅｓｓ信号、ＲＯＭ制御信号（ＲＯＭ＿ＲＥＱ信号・ＲＯＭ＿Ｒ／Ｗ信号等を含む）、および、ＲＡＭ＿ｄａｔａ信号、ＲＡＭ＿ａｄｒｅｓｓ信号、ＲＡＭ制御信号（ＲＡＭ＿ＲＥＱ信号・ＲＡＭ＿Ｒ／Ｗ信号等を含む）を相互に伝送する。
【００２６】
それぞれのｄａｔａ信号は、データを伝送するための信号であり、それぞれのａｄｒｅｓｓ信号は、アドレスを伝送するための信号である。また、それぞれのＲＥＱ信号は、ＲＯＭ＿ＤＩＭＭ７１またはＲＡＭ＿ＤＩＭＭ７２を有効とするための信号であり、それぞれのＲ／Ｗ信号は、ＲＯＭ＿ＤＩＭＭ７１及びＲＡＭ＿ＤＩＭＭ７２に対する処理が読み込みであるか書き込みであるかを示すための信号である。
【００２７】
アドレス制御部１３は、調停部１２から送信されたアドレス信号を、メモリスロット１５接続されたＲＯＭ＿ＤＩＭＭ７１及びＲＡＭ＿ＤＩＭＭ７２が受信可能な信号形態に変換して、メモリスロット１５に送信する機能を備える。また、データ制御部１４は、調停部１２から送信されたデータ信号を一定のタイミングでメモリスロット１５に送信する機能を備える。そのため、上記した調停部１２とアドレス制御部１３及びデータ制御部１４により本発明のアクセス切り替え手段の機能を実現する。
【００２８】
調停部１２とアドレス制御部１３との間では、ＲＯＭアドレス信号（ＲＯＭＡ）と、ＲＡＭアドレス信号（ＲＡＭＡ）とが伝送され、調停部１２とデータ制御部１４との間には、ＲＯＭデータ信号（ＲＯＭＤ）と、ＲＡＭデータ信号（ＲＡＭＤ）とが伝送される。
【００２９】
メモリスロット１５は、ＲＯＭ＿ＤＩＭＭ７１およびＲＡＭ＿ＤＩＭＭ７２の双方と電気的に接続可能な機能を備えている。また、メモリスロット１５は、ＲＯＭ＿ＤＩＭＭ７１の接続の有無を検出する機能を備える接続検出部９０を有している。なお、ＲＯＭ＿ＤＩＭＭ７１をメモリスロット１５に接続しない場合は、ＲＡＭ＿ＤＩＭＭ７２をメモリスロット１５に接続させることで、このＲＡＭ＿ＤＩＭＭ７２をＲＡＭ領域を増設するためのメモリとして使用することができる。
【００３０】
アドレス制御部１３と、メモリスロット１５との間は共通のアドレスバス１６が設けられ、データ制御部１４とメモリスロット１５との間は共通のデータバス１７が設けられている。このため、メモリスロット１５は、ＲＯＭ＿ＤＩＭＭ７１が接続された場合でも、ＲＡＭ＿ＤＩＭＭ７２が接続された場合でも、共通のアドレスバス信号線と、データバス信号線により上記した各制御信号を送受信するため、バスの配線数を減らして回路をシンプルにすることができる。
【００３１】
また、調停部１２と、メモリスロット１５におけるＲＯＭ＿ＤＩＭＭ７１と接続する端子部との間には、ＲＯＭ制御バス１８が設けられている。同様に、調停部１２と、メモリスロット１５におけるＲＡＭ＿ＤＩＭＭ７２と接続する端子との間には、ＲＡＭ制御バス１９が設けられている。それぞれの制御バスは、例えば、イネーブル信号線、書き込み／読み込み信号線等を含んでいる。
また、調停部１２とメモリ部３０との間にも、同様のバスが設けられているが、詳細については従来技術であるため省略する。
【００３２】
図３は、ＲＯＭ＿ＤＩＭＭ７１に記憶された各プログラムを説明する図である。ＲＯＭ＿ＤＩＭＭ７１には、印刷装置１００の起動時にＣＰＵ２０が所定の処理を実行できるよう各種プログラムが記憶されている。具体的には、ＲＯＭ＿ＤＩＭＭ７１には、ＣＰＵ２０に印刷装置１００を起動させるための機能を付与する起動プログラム２００、ＲＯＭ３１に記憶されたデータを更新するための機能を付与する更新プログラム３００、印刷装置１００の各種メンテナンスを実行させる機能を付与するメンテナンスプログラム４００、ＲＯＭ３１に記憶されたプログラム及びデータをデバックする機能を付与するデバックプログラム５００、及び印刷装置１００の各種機能の状態を評価させるための機能を付与する評価プログラム６００等が記憶されている。
【００３３】
ＲＡＭ＿ＤＩＭＭ７２は、印刷装置１００のＲＡＭ領域を増設する機能を有する。ＲＡＭ＿ＤＩＭＭ７２は読み書き自由な記憶装置であり、ＣＰＵ２０の作業等に用いられる領域である。なお、ＲＡＭ＿ＤＩＭＭ７２はＲＯＭ＿ＤＩＭＭ７１と比較して、銅箔端子７２ａが配置された端部の形状が異なる。具体的には、本実施の形態では、ＲＡＭ＿ＤＩＭＭ７２の端部は、一部に切り欠きが設けられている。
【００３４】
１．３．ＲＯＭ＿ＤＩＭＭの接続検出：
図４は、一例としての本発明の実施の形態に係るメモリスロット１５の一部を破断して示す斜視図である。なお、図４（ａ）は、メモリスロット１５にＲＯＭ＿ＤＩＭＭ７１を接続させた場合を説明する斜視図である。また、図４（ｂ）は、メモリスロット１５にＲＡＭ＿ＤＩＭＭ７２を接続させた場合を説明する斜視図である。
【００３５】
メモリスロット１５のハウジング部１５ａの溝１５ｂは、ＲＯＭ＿ＤＩＭＭ７１又はＲＡＭ＿ＤＩＭＭ７２の銅箔端子７１ａ，７２ａが形成された端部のいずれもが挿入可能であり、内部には上記銅箔端子と接触する端子部１５ｃが配置されている。この端子部１５ｃは、ＲＯＭ＿ＤＩＭＭ７１及びＲＡＭ＿ＤＩＭＭ７２における端部に形成された銅箔端子７１ａ，７２ａと電気的に接続するとともに、ＲＯＭ＿ＤＩＭＭ７１の接続を検出する接続検出部（接続検出手段）としての機能を備えている。
【００３６】
具体的には、図３（ａ）に示すように、ＲＯＭ＿ＤＩＭＭ７１がメモリスロット１５の溝１５ｂに挿入された際、端子部１５ｃの一つである端子ＡはＲＯＭ＿ＤＩＭＭ７１の銅箔端子７１ａと接触する。また、端子Ａは電源部（図示しない）と抵抗を解して接続するととともに、電源部と調停部１２との導通状態を切り替えるスイッチとしての機能を備えている。そのため、端子ＡがＲＯＭ＿ＤＩＭＭ７１の銅箔端子７１ａと接触することで、ＲＯＭ＿ＤＩＭＭ７１と調停部１２との間を導通し、電源部から電源電圧が接続信号として調停部１２に出力される。調停部１２は接続信号を受信すると、ＲＯＭ＿ＤＩＭＭ７１が接続されていると判断し、内部のレジスタの値を書き換え、ＲＯＭ＿ＤＩＭＭ７１の接続状態を記憶する。
【００３７】
一方、図３（ｂ）に示すように、ＲＡＭ＿ＤＩＭＭ７２がメモリスロット１５の溝１５ｂに挿入された場合、ＲＡＭ＿ＤＩＭＭ７２の銅箔端子７２ａが形成された端部には切り欠き７２ｂが形成されており、端子ＡはＲＡＭ＿ＤＩＭＭ７２の銅箔端子７２ａと接触しない。そのため、ＲＡＭ＿ＤＩＭＭ７２と調停部１２との間は導通せず、調停部１２に対して接続信号が出力されない。従って、調停部１２はメモリスロット１５にＲＯＭ＿ＤＩＭＭ７１が接続されていないと判断し、レジスタの値をＲＯＭ＿ＤＩＭＭ７１が接続状態にないものとして更新する。なお、メモリスロット１５の構成としてはこれに限定されず、ＲＯＭ＿ＤＩＭＭ７１とＲＡＭ＿ＤＩＭＭ７２の接続状態に応じて、調停部１２に対して接続状態を知らせるものであればよい。
【００３８】
１．４．メモリ制御部の作用：
次に、本実施形態におけるメモリ制御部１０のメモリアクセスについて説明する。なお、ここでは、ＣＰＵ２０からメモリモジュール７０に対するアドレス情報、データ情報のやり取りに注目して説明を行ない、タイミング制御、ＡＣＫ信号による確認応答制御等については、細かい説明を省略する。さらに、ＣＰＵ２０からメモリ部３０に対するアクセス方法は従来技術を使用するため、説明を省略する。なお、以下に説明するメモリアクセス動作は、一例であり、本発明はこれらに限られるものではない。
【００３９】
図５は、メイン電源の入力時における本印刷装置のメモリに対するアクセスを説明するための流れ図である。なお、この流れ図はＣＰＵ２０の処理を主に記載を行なったものである。ユーザが操作パネル６０を操作して印刷装置１００のメイン電源を投入すると、ＣＰＵ２０はＲＯＭ領域にアクセスするためにメモリ制御部１０に命令を出す（ステップＳ１１０）。このとき、メモリ制御部１０は、メモリスロット１５にＲＯＭ＿ＤＩＭＭ７１が接続されているかどうか判断する。前述したように、調停部１２はＲＯＭ＿ＤＩＭＭ７１の接続状態をレジスタに記憶しており、レジスタに記憶された値を参照することでＲＯＭ＿ＤＩＭＭ７１の接続の有無を判断する。
【００４０】
メモリスロット１５にＲＯＭ＿ＤＩＭＭ７１が接続されていない場合は、ＣＰＵ２０は、ＲＯＭ３１に記憶された起動処理に必要とされるプログラムにアクセスする（ステップＳ１２０）。このとき、メモリ制御部１０は、ＲＯＭ３１に記憶された起動処理に必要とされるプログラムを読み出し、ＲＡＭ３２にロードする。その後、ＣＰＵ２０は、ＲＡＭ３２にロードされたプログラムに基づいて印刷装置１００の起動処理を実行する（ステップＳ１３０）。
【００４１】
ＲＯＭ＿ＤＩＭＭ７１がメモリスロット１５に接続されている場合、ＣＰＵ２０はＲＯＭ＿ＤＩＭＭ７１に記憶された起動プログラム２００にアクセスする（ステップＳ１４０）。このとき、メモリ制御部１０は、ＲＯＭ＿ＤＩＭＭ７１に記憶された起動プログラム２００を読み出し、ＲＡＭ３２にロードする。その後、ＣＰＵ２０はＲＡＭ３２にロードされた起動プログラム２００に基づいて印刷装置１００における起動処理を実行する（ステップＳ１５０）。
【００４２】
また、ＣＰＵ２０がＲＯＭ＿ＤＩＭＭ７１に記憶された起動プログラム２００により起動処理を行なった後、ユーザが操作パネル６０を用いて所定の操作入力を行なうと、ＣＰＵ２０はＲＯＭ＿ＤＩＭＭ７１に記憶された各プログラムをＲＡＭ３２にロードする（ステップＳ１６０）。前述したようにＲＯＭ＿ＤＩＭＭ７１には、ＲＯＭ３１に記憶されたデータを更新するための更新プログラム３００や、印刷装置１００のメンテナンスプログラム４００、デバックプログラム５００、及び評価プログラム６００等が記憶されており、ユーザは操作パネル６０を操作して、印刷装置１００に上記プログラムに基づいた各処理を実行させることができる。
【００４３】
なお、ＲＯＭ＿ＤＩＭＭ７１に記憶された各プログラムは、印刷装置１００の通常の起動時には使用されず、ＲＯＭ３１に常時記憶させておくことは各プログラムの使用頻度の面から考慮して無駄にＲＯＭ３１の記憶容量を使用することになる。例えば、ＲＯＭ３１の記憶容量が少ない場合などは、使用頻度の高いデータ等を記憶させておくことが優先されることが望ましい。そのため、ＲＯＭ＿ＤＩＭＭ７１に使用頻度の少ない上記各プログラムを記憶させておき、各プログラムの使用時にＲＯＭ＿ＤＩＭＭ７１をメモリスロット１５に接続して、印刷装置１００に各処理を実行させれば、ＲＯＭ３１の記憶容量を必要なデータ等に割り当てることができ、メモリの記憶容量を有効に使用することができる。  また、ＲＯＭ＿ＤＩＭＭ７１にＣＰＵ２０が起動処理に必要な起動プログラム２００を記憶させておくことで、ＲＯＭ３１に不具合が発生した場合でも、ユーザはＲＯＭ＿ＤＩＭＭ７１をメモリスロット１５に接続することで、印刷装置１００をＲＯＭ＿ＤＩＭＭ７１に記憶された起動プログラム２００に基づいて起動させることができる。
【００４４】
図６は、メモリスロット１５にＲＯＭ＿ＤＩＭＭ７１が接続されている場合のメモリ制御部１０のアクセス処理を説明する流れ図である。図６に示す流れ図は、図５におけるステップＳ１１０，Ｓ１４０，１５０の各処理をメモリ制御部１０側の処理に基づいて記載したものである。
【００４５】
ＣＰＵ２０がメモリ制御部１０に対してＲＯＭ領域におけるシステムアドレスの指定、及び読み込み命令を示す信号を指示すると、ＣＰＵ＿ＩＰ１１は、調停部１２に対象領域を指定する（ステップＳ１４１）。具体的には、ＣＰＵ＿ＩＰ１１は、アドレスマップを参照して、受け付けたシステムアドレスが指定する領域を判断する。また、ＣＰＵ＿ＩＰ１１は、調停部１２に対してＲＯＭ制御信号のＲＯＭ＿ＲＥＱ信号を有効とするとともに、ＲＯＭ＿ａｄｒｅｓｓ信号を用いて読み込むべきアドレスを送る。さらに、ＣＰＵ＿ＩＰ１１はＲＯＭ制御信号を用いて命令が「読み込み」であることを調停部１２に通知する。
【００４６】
調停部１２は、ＣＰＵ＿ＩＰ１１から送信された命令に基づいて、アドレス制御部１３、データ制御部１４にアドレス信号及びデータ信号を送信する（ステップＳ１４２）。具体的には、調停部１２はＲＥＱ信号が有効になると、受け付けたアドレス信号をラッチし、送信された信号がＲＯＭ＿ＲＥＱ信号であるか、ＲＡＭ＿ＲＥＱ信号であるかに基づき、処理対象がＲＯＭ領域であるかＲＡＭ領域であるかを判断する。このとき、送信された信号がＲＯＭ＿ＲＥＱ信号である場合は、調停部１２はレジスタを参照してＲＯＭ＿ＤＩＭＭ７１の接続状態を判断し、ＲＯＭアドレス信号を用いてアドレス制御部１３に対象とするアドレスを送る。また、調停部１２は、ＲＯＭ制御バス１８を用いて、ＲＯＭ＿ＤＩＭＭ７１に対するＲＯＭイネーブル信号を有効にするとともに、読み込み信号を有効にする。
【００４７】
アドレス制御部１３は、ＲＯＭアドレス信号で送られたアドレスを、アクセスすべきＲＯＭ＿ＤＩＭＭ７１に対応したアドレスに変換し、共通アドレスバス１６に出力する（Ｓ１４３）。なお、アクセス対象がＲＡＭ＿ＤＩＭＭ７２の場合には、ＲＡＭ＿ＤＩＭＭ７１に対応したアドレスに変換して出力する。
【００４８】
データ制御部１４は、ＲＯＭ制御バス１８においてＲＯＭイネーブル信号および読み込み信号が有効な状態のＲＯＭ＿ＤＩＭＭ７１に対して、共通アドレスバス１６で示されたアドレス領域からデータを読み込み、共通データバス１７に指定されたアドレスのプログラムを読み出す（Ｓ１４４）。
【００４９】
調停部１２は、データ制御部１４からＲＯＭデータ信号線を用いて起動プログラム２００を読み出す（Ｓ１４５）。具体的には、調停部１２は、読み込んだ起動プログラム２００をＲＯＭ＿ｄａｔａ信号を用いてＣＰＵ＿ＩＰ１１に送信する。ＣＰＵ＿ＩＰ１１は受信した起動プログラム２００をＲＡＭ３２にロードする（Ｓ１４６）。これにより、ＣＰＵ２０は、ＲＡＭ３２にロードされた起動プログラム２００に基づいて起動処理を実行する（ステップＳ１５０）。
【００５０】
２．他の実施の形態：
上述した第一の実施の形態では、メモリスロット１５にＲＯＭ＿ＤＩＭＭ１５を接続することで、起動時にＲＯＭ＿ＤＩＭＭ１５に記憶されたデータを読み出したが、起動時にプログラム等を読み出す対象としてはＲＯＭ＿ＤＩＭＭ等のメモリモジュールに限定されない。その一例として、メモリスロット１５を介して印刷装置１００にＲＯＭエミュレータを接続し、このＲＯＭエミュレータに記憶された各種プログラム等をロードする構成としてもよい。
【００５１】
ＲＯＭ＿ＤＩＭＭ１５の接続状態を検出する方法としては、メモリスロット１５に配置された接続検出部によって検出する以外にも、調停部１２がＲＯＭ＿ＤＩＭＭ１５の接続の有無を検出するものでもよい。
【００５２】
メモリ制御部１０がアクセス先をＲＯＭ＿ＤＩＭＭ７１又はＲＯＭ３１に変更する手法としては、上記記載の手法に限定されず、例えば、公知のチップセレクト等を流用するものであってもよい。
【００５３】
以上説明したように、本印刷装置１００では、メモリスロット１５にＲＯＭ＿ＤＩＭＭ７１が接続されている場合は、メモリ制御部１０はアクセス先をＲＯＭ＿ＤＩＭＭ７１に切り替えるため、ＲＯＭ＿ＤＩＭＭ７１をメモリ制御部１０に接続するためのメモリスロット１５をＲＡＭ＿ＤＩＭＭ７２を接続するためのメモリスロット１５と共通化することで、ＲＯＭ＿ＤＩＭＭ７１を接続するためだけに使用されるコネクタを抹消することができるとともに、製品出荷後でもメモリスロット１５にＲＯＭ＿ＤＩＭＭ７１を接続すれば、ＲＯＭ＿ＤＩＭＭ７１に記憶されたデータにアクセスして、所定の処理を実行させることが可能となる。その結果として、主基板１０１をコンパクトにし、結果、印刷装置１００の外観をコンパクトにすることができる。
【００５４】
また、本発明は、上述した実施例や変形例に限られず、上述した実施例及び変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した実施例及び変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。
【図面の簡単な説明】
【００５５】
【図１】一例としての印刷装置の構成を説明するブロック図である。
【図２】一例としての本発明に係るメモリ制御部を説明するためのブロック図である。
【図３】ＲＯＭ＿ＤＩＭＭ７１に記憶された各プログラムを説明する図である。
【図４】一例としての本発明の実施の形態に係るメモリスロット１５の一部を破断して示す斜視図である。
【図５】メイン電源の入力時における本印刷装置のメモリに対するアクセスを説明するための流れ図である。
【図６】メモリスロット１５にＲＯＭ＿ＤＩＭＭ７１が接続されている場合のメモリ制御部１０のアクセス処理を説明する流れ図である。
【符号の説明】
【００５６】
１０…メモリ制御部、１１…ＣＰＵ＿ＩＰ、１２…調停部、１３…アドレス制御部、１４…データ制御部、１５…メモリスロット、１６…アドレスバス、１７…データバス、１８…ＲＯＭ制御バス、１９…ＲＡＭ制御バス、２０…ＣＰＵ、３０…メモリ部、４１…ＣＰＵ制御部、４２…画像処理部、４３…パネル制御部、４５…内部バス、５０…印刷エンジン部、６０…操作パネル、７０…メモリモジュール、８０…外部バス、９０…接続検出部、１００…印刷装置、１０１…主基板
【図１】
2009193232.tif 000003
【図２】
2009193232.tif 000004
【図３】
2009193232.tif 000005
【図４】
2009193232.tif 000006
【図５】
2009193232.tif 000007
【図６】
2009193232.tif 000008