(57)【要約】【課題】増幅器において、出力波形の歪低減と低雑音を両立させる。【解決手段】増幅器において、バイポーラトランジスタＱ１のエミッタと、ＮＭＯＳトランジスタＱ２のゲートおよびドレインと、ＮＭＯＳトランジスタＱ３のゲートとが接続され、Ｑ２のソースとＱ３のソースとが接地端子３に接続され、Ｑ２とＱ３とでカレントミラー回路が構成される。抵抗素子Ｒ１は、電源端子１とＱ１のコレクタとの間に接続される。抵抗素子Ｒ２は、バイアス供給端子４とＱ３のドレインとの間に接続される。抵抗素子Ｒ３は、Ｑ３のドレインとＱ１のベースとの間に接続され、帰還回路を構成する。Ｑ１のベースは、容量素子Ｃ１を介して入力端子５に接続される。Ｑ１のコレクタは、出力端子２に接続される。【選択図】図１
2009111724.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧信号を入力する入力端子と、
前記入力された交流電圧信号を増幅するトランジスタを有する増幅手段と、
前記増幅手段の内部に接続された電流検出手段と、
前記電流検出手段によって制御され、前記トランジスタの入力段を駆動する制御電流源と、
を備えることを特徴とする増幅器。
【請求項２】
前記電流検出手段は、前記トランジスタのエミッタと直列に接続されたダイオードからなり、
前記制御電流源と前記ダイオードは、カレントミラー回路を構成することを特徴とする請求項１に記載の増幅器。
【請求項３】
前記トランジスタへバイアスを供給するバイアス供給端子と、
前記バイアス供給端子と前記制御電流源との間に接続される第１の抵抗素子と、
前記トランジスタのベースと前記制御電流源との間に接続される第２の抵抗素子と、
を備えることを特徴とする請求項２に記載の増幅器。
【請求項４】
前記増幅手段の出力と前記制御電流源との間に接続される第１の抵抗素子と、
前記トランジスタのベースと前記制御電流源との間に接続される第２の抵抗素子と、
を備えることを特徴とする請求項２に記載の増幅器。
【請求項５】
前記増幅手段の出力は、前記トランジスタのコレクタであることを特徴とする請求項３または４に記載の増幅器。
【請求項６】
前記トランジスタは、電界効果トランジスタであって、コレクタ、ベース、エミッタの替わりに、それぞれドレイン、ゲート、ソースであることを特徴とする請求項５に記載の増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器に関し、特に、通信機、ＴＶなどの受信機に好適な低雑音用増幅器に関する。
【背景技術】
【０００２】
通信機やＴＶなどの受信機などにおいては、低雑音なシステムとするため、入力信号を最初に低雑音増幅器で増幅した後、それぞれの信号処理がなされる。また、ＴＶの受信機においては高入力信号を処理することが必要である。そのため、低雑音増幅器には低歪みで、低雑音であることが求められる。このような低雑音増幅器の例が特許文献１において開示されている。
【０００３】
図３は、特許文献１に記載されるプリアンプの回路図である。図３において、プリアンプ４０は、能動素子４２を含み、能動素子４２のベース５４は、プリアンプ４０の入力端子４４に入力保護回路６０を介して接続され、エミッタ５８はエミッタ抵抗ＲＥを介して接地端子４８に接続され、コレクタ５６はコレクタ抵抗ＲＬを介して電源端子５０に接続される。ベース５４とコレクタ５６の間にエミッタフォロア回路７０と帰還抵抗６８を介してコレクタ５６の出力を帰還する第１のフィードバックループ６４が設けられる。また、エミッタ５８とコレクタ５６との間に、コレクタ５６の出力を反転増幅器７２を介して帰還する第２のフィードバックループ６６が設けられる。
【０００４】
このような構成のプリアンプによれば、第１のフィードバックループ６４によって入力端子からみた入力インピーダンスを低下させ、特性インピーダンスの整合を容易とする。また、第２のフィードバックループ６６によって、エミッタ抵抗ＲＥの値が小さくても大きな負帰還がかかり、出力波形の歪を低減できる。
【０００５】
また、関連する技術として、特許文献２には、光電気変換増幅用のトランスインピーダンス型と称される帰還型のプリアンプが記載されている。すなわち、電流信号を入力する入力手段と、入力された電流信号を増幅するトランジスタを有する増幅手段とからなるプリアンプが記載されている。このプリアンプは、入力手段に接続され、入力された電流信号を分流する制御電流源と、増幅手段の内部に接続された電流検出手段とを有し、制御電流源が電流検出手段により制御される。このようなプリアンプは、過大電流をバイパスするために入力端子と並列に接続された制御電流源と、この制御電流源と電流検出手段であるダイオードとを用いてトランスインピーダンス部初段のトランジスタに流れる電流に対してカレントミラー回路を構成することにより、入力信号の電流波形に応じてバイパス電流を変えることができる。
【０００６】
【特許文献１】特開２００４−２４３０９号公報
【特許文献２】特開平９−１３０１５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
以下の分析は本発明において与えられる。
【０００８】
特許文献１に記載のプリアンプにおいて、トランジスタ４２のエミッタ抵抗ＲＥに対する雑音（ＮＦ）特性と歪み（ＩＩＰ３）特性とをシミュレーションによって求めた結果を図４の（１）、（２）に示す。ここでＩＩＰ３は、入力での３次のインターセプトポイントの意味である。図４の（１）が従来例の雑音特性（ＮＦ）、（２）が歪み（ＩＩＰ３）特性である。エミッタ抵抗ＲＥを大きくすると、歪み（ＩＩＰ３）特性は改善するが、エミッタ抵抗ＲＥが熱雑音を発生するため雑音特性（ＮＦ）は悪化する。逆に、エミッタ抵抗ＲＥを小さくすると、雑音特性（ＮＦ）は改善するが、負帰還が小さくなり歪み（ＩＩＰ３）特性は悪化する。また、第２のフィードバックループ６６を動作させて低歪みとするためには、熱雑音を発生するエミッタ抵抗ＲＥを取り除くことができない。従って、従来のプリアンプでは、低歪みと低雑音の両方を満たすことが困難であった。
【課題を解決するための手段】
【０００９】
本発明の１つのアスペクト（側面）に係る増幅器は、交流電圧信号を入力する入力端子と、入力された交流電圧信号を増幅するトランジスタを有する増幅手段と、増幅手段の内部に接続された電流検出手段と、電流検出手段によって制御され、トランジスタの入力段を駆動する制御電流源と、を備える。
【発明の効果】
【００１０】
本発明によれば、トランジスタのエミッタに抵抗を接続せずに電流検出手段によって信号を負帰還することができ、出力信号の歪低減と低雑音を両立させることができる。
【発明を実施するための最良の形態】
【００１１】
本発明の実施形態に係る増幅器は、交流電圧信号を入力する入力端子（図１の５）と、入力された交流電圧信号を増幅するトランジスタ（図１のＱ１）を有する増幅手段と、増幅手段の内部に接続された電流検出手段（図１のＱ２）と、電流検出手段によって制御され、トランジスタの入力段を駆動する制御電流源（図１のＱ３）と、を備える。ここで、電流検出手段は、トランジスタのエミッタと直列に接続されたダイオードからなり、制御電流源とダイオードは、カレントミラー回路を構成する。
【００１２】
また、本発明の増幅器において、トランジスタへバイアスを供給するバイアス供給端子（図１の４）と、バイアス供給端子と制御電流源との間に接続される第１の抵抗素子（図１のＲ２）と、トランジスタのベースと制御電流源との間に接続される第２の抵抗素子（図１のＲ３）と、を備えるようにしてもよい。
【００１３】
さらに、本発明の増幅器において、増幅手段の出力と制御電流源との間に接続される第１の抵抗素子（図２のＲ２）と、トランジスタのベースと制御電流源との間に接続される第２の抵抗素子（図２のＲ３）と、を備えるようにしてもよい。
【００１４】
また、増幅手段の出力は、トランジスタのコレクタであってもよい。
【００１５】
さらに、トランジスタは、電界効果トランジスタであって、コレクタ、ベース、エミッタの替わりに、それぞれドレイン、ゲート、ソースであってもよい。
【００１６】
本発明の増幅器は、トランジスタの出力電流をカレントミラーとカレントミラーに接続された第１の抵抗素子とにより電圧信号に変換して負帰還する構成としている。したがって、エミッタ抵抗を用いずに出力波形の歪低減が可能となり、なおかつ低雑音特性を達成することができる。
【００１７】
以下、実施例に即し、図面を参照して詳しく説明する。
【実施例１】
【００１８】
図１は、本発明の第１の実施例に係る増幅器の回路図である。図１において、増幅器は、電源端子１、出力端子２、接地端子３、バイアス供給端子４、入力端子５、バイポーラトランジスタＱ１、ＮＭＯＳトランジスタＱ２、Ｑ３、抵抗素子Ｒ１、Ｒ２、Ｒ３、容量素子Ｃ１を備える。
【００１９】
バイポーラトランジスタＱ１のエミッタと、ＮＭＯＳトランジスタＱ２のゲートおよびドレインと、ＮＭＯＳトランジスタＱ３のゲートとが接続される。また、ＮＭＯＳトランジスタＱ２のソースとＮＭＯＳトランジスタＱ３のソースとが接地端子３に接続される。抵抗Ｒ１は、電源端子１とバイポーラトランジスタＱ１のコレクタとの間に接続される。抵抗Ｒ２は、バイアス供給端子４とＮＭＯＳトランジスタＱ３のドレインとの間に接続される。抵抗Ｒ３は、ＮＭＯＳトランジスタＱ３のドレインとバイポーラトランジスタＱ１のベースとの間に接続される。バイポーラトランジスタＱ１のベースは、容量素子Ｃ１を介して入力端子５に接続される。バイポーラトランジスタＱ１のコレクタは、出力端子２に接続される。
【００２０】
図１において、入力端子５に与えられる交流電圧信号に応じてバイポーラトランジスタＱ１にコレクタ電流が流れ、抵抗素子Ｒ１によって出力端子２に出力電圧が出力される。バイポーラトランジスタＱ１に流れるコレクタ電流に比例した電流が、ＮＭＯＳトランジスタＱ２、Ｑ３から構成されるカレントミラー回路によって抵抗素子Ｒ２に流れる。この電流は抵抗素子Ｒ２によって電圧信号に変換され、コレクタ電流に比例した電圧がＮＭＯＳトランジスタＱ３のドレインに発生する。このドレインの電圧信号は、バイポーラトランジスタＱ１のベースに抵抗素子Ｒ３を介して負帰還される。この負帰還によって増幅器における波形歪が低減される。
【００２１】
図３のプリアンプでは、トランジスタ４２のエミッタ５８に抵抗ＲＥを接続して負帰還をかけるとその抵抗に熱雑音が発生し、入力端子が接続されるトランジスタ４２のベース５４において直接その熱雑音が加算され、雑音特性が悪化する。これに対し、図１に示す増幅器は、バイポーラトランジスタＱ１のエミッタに抵抗を接続するのではなく、ＮＭＯＳトランジスタＱ２とＱ３からなるカレントミラーと抵抗Ｒ２を用いて電圧信号に変換して負帰還をかけている。したがって、雑音特性を悪化させるエミッタ抵抗を用いないため、増幅器における低雑音特性が実現される。
【００２２】
図４の（３）、（４）にそれぞれ本発明の増幅器の雑音（ＮＦ）特性と歪み（ＩＩＰ３）特性をシミュレーションによって求めた結果を示す。図４を参照するならば、従来例の増幅器に対し、低歪みと低雑音が両立できることが分かる。
【実施例２】
【００２３】
図２は、本発明の第２の実施例に係る増幅器の回路図である。図２において、図１と同一の符号は、同一物を表し、その説明を省略する。実施例１では、図１に示すように抵抗素子Ｒ２の一端をバイアス供給端子４に接続していたが、実施例２では、図２に示すように抵抗素子Ｒ２の一端をバイポーラトランジスタＱ１のコレクタに接続する。このような接続により、バイポーラトランジスタＱ１の出力電圧信号も抵抗素子Ｒ２、Ｒ３を介してバイポーラトランジスタＱ１のベースに負帰還される。
【００２４】
このような構成の増幅器によれば、図１の回路と比較して、負帰還のループが２つに増え、ゲインやＮＦ設計を容易とすると共に、インピーダンスマッチングも容易となる。
【００２５】
以上、実施例１、２の説明において、Ｑ１がバイポーラトランジスタである場合を取り上げたが、Ｑ１は電界効果トランジスタであってもよい。この場合、コレクタ、ベース、エミッタをそれぞれドレイン、ゲート、ソースであるとして扱うものとする。
【００２６】
なお、前述の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１の実施例に係る増幅器の回路図である。
【図２】本発明の第２の実施例に係る増幅器の回路図である。
【図３】従来のプリアンプの回路図である。
【図４】本発明の第１の実施例に係る増幅器および従来のプリアンプの歪特性と雑音特性を示す図である。
【符号の説明】
【００２８】
１  電源端子
２  出力端子
３  接地端子
４  バイアス供給端子
５  入力端子
Ｃ１  容量素子
Ｑ１  バイポーラトランジスタ
Ｑ２、Ｑ３  ＮＭＯＳトランジスタ
Ｒ１、Ｒ２、Ｒ３  抵抗素子
【図１】
2009111724.tif 000003
【図２】
2009111724.tif 000004
【図３】
2009111724.tif 000005
【図４】
2009111724.tif 000006