(57)【要約】【課題】ホスト機器が光データリンクの実装を検知後、すぐにシリアル通信を行って光データリンクからシリアルＩＤデータ等の情報を読み出せるようにする。【解決手段】光データリンク１は、ホスト機器とシリアル通信するためのシリアル通信インタフェースと、光データリンク１がホスト機器に実装されたか否かを検知するための実装検知端子と、実装検知端子の出力レベルをＨｉｇｈ又はＬｏｗに切り替える出力用バッファ６とを備える。出力用バッファ６は、光データリンク１の初期化処理の間、実装検知端子の出力レベルをＨｉｇｈにし、初期化処理によりシリアル通信が可能となった時点で実装検知端子の出力レベルをＬｏｗにする。【選択図】図１
2009296213.tif 000002
【特許請求の範囲】
【請求項１】
ホスト機器と接続可能な光データリンクであって、
前記ホスト機器とシリアル通信するためのシリアル通信インタフェースと、
前記光データリンクが前記ホスト機器に実装されたか否かを検知するための実装検知端子と、
該実装検知端子の出力レベルをＨｉｇｈ又はＬｏｗに切り替える出力切替部とを備え、
前記出力切替部は、前記光データリンクの初期化処理の間、前記実装検知端子の出力レベルをＨｉｇｈにし、前記初期化処理によりシリアル通信が可能となった時点で前記実装検知端子の出力レベルをＬｏｗにすることを特徴とする光データリンク。
【請求項２】
前記出力切替部は、オープンドレインバッファあるいはオープンコレクタバッファで構成される出力用バッファで構成され、
前記実装検知端子は、前記出力用バッファの出力と接続されると共に、前記ホスト機器が備えるプルアップ抵抗を介して所定の電位（Ｈｉｇｈ）と接続されており、
前記出力用バッファがＬｏｗを出力した場合に前記所定の電位（Ｈｉｇｈ）となり、前記出力用バッファがＨｉｇｈを出力した場合にＬｏｗとなることを特徴とする請求項１に記載の光データリンク。
【請求項３】
前記出力切替部は、一端が前記実装検知端子に接続され、他端がプルダウン抵抗を介して接地されたスイッチで構成され、
前記スイッチは、前記光データリンクの初期化処理の間オフされ、前記初期化処理によりシリアル通信が可能となった時点でオンされ、
前記実装検知端子の出力レベルは、前記スイッチがオフの場合にＨｉｇｈとなり、前記スイッチがオンの場合にＬｏｗとなることを特徴とする請求項１に記載の光データリンク。
【請求項４】
データを記憶するメモリと、該メモリに対してデータの書き込み可／不可を設定するための書き込み保護端子とを備え、
前記書き込み保護端子は、前記スイッチの接地側の他端と接続され、該スイッチがオフの場合に書き込み可に設定され、前記スイッチがオンの場合に書き込み不可に設定されることを特徴とする請求項３に記載の光データリンク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信に用いられる光データリンクに関する。
【背景技術】
【０００２】
光ファイバとの間で光信号を送受する光トランシーバの需要が高まっている。このような光トランシーバにおいて２種類の規格がＭＳＡ（Multiple Source Agreement）で定められている。それぞれＳＦＦ（Small Form Factor）型、ＳＦＰ（Small Formfactor Pluggable）型と呼ばれている。
【０００３】
両者（ＳＦＦ型及びＳＦＰ型）の光トランシーバをホスト機器に取り付けた場合、両者の取り付け状態は略同様となるが、ＳＦＦ型の場合、マザーボードに直接半田付けなどの方法で固定し、ホスト機器のフェースパネルから光コネクタのみを露出させて、光コネクタを外部から挿抜する形式のものである。一方、ＳＦＰ型の場合、電気信号が本体後部、すなわち光コネクタが挿入される光レセプタクルの反対側（俗に本体の後部／お尻側と呼んでいる）から入出力されている状態、すなわち電気的に「ＯＮ」になっている状態でも、ホスト機器から光トランシーバ本体を抜き差しできるようになっているものをいう。このように電気的に「ＯＮ」の状態でも抜き差しできるためPluggable（Plug+able）と呼ばれている。このＳＦＰ型光トランシーバは、非特許文献１に基づいて、その電気的仕様、外観仕様等が定められている。
【０００４】
上記非特許文献１では、ＳＦＰ型光データリンクがホスト機器（装置）に実装されているか否かを検知するための光データリンク実装検知端子（以下、実装検知端子）について規定されている。
【０００５】
図３は、従来の光データリンクの構成を示すブロック図である。図中、１００は光データリンクで、該光データリンク１００は、発光部１０１、受光部１０２、トランシーバＩＣ１０３、コントローラ１０４、抵抗１０５を備える。ＳＦＰ型の場合、ＭＯＤ_ＤＥＦ（０）が上記の実装検知端子に相当し、この実装検知端子と接続される信号線は装置側のホストボードでは電源にプルアップされ、光データリンク内では抵抗１０５によりグランド（ＧＮＤ）にプルダウンされている。
【０００６】
ＳＦＰ型の場合、光データリンク１００が備えるピン（端子）のうち制御用に用いるＭＯＤ_ＤＥＦ（０）〜（２）のなかで、ＭＯＤ_ＤＥＦ（１），ＭＯＤ_ＤＥＦ（２）についてはそれぞれ１ビットのデータ及びクロック用に確保されているが、ＭＯＤ_ＤＥＦ（０）は、例えば１００Ω程度のプルダウン抵抗を介して接地されている。
【０００７】
光データリンク１００を駆動させるホスト機器側において、ＭＯＤ_ＤＥＦ（０）に対応する信号線は、例えば３.３ｋΩ〜４.７ｋΩの抵抗で電源線に接続され（プルアップされ）、ホスト機器側でこのＭＯＤ_ＤＥＦ（０）信号を受け付けるゲート入力がＨｉｇｈに保持された状態とする。光データリンク１００をホスト機器のケージ内に正常に挿入すると、ホスト機器側のＭＯＤ_ＤＥＦ（０）信号線と、光データリンク内のＭＯＤ_ＤＥＦ（０）信号線が接続されるため、このＭＯＤ_ＤＥＦ（０）信号のレベルが、電源電圧をプルアップ抵抗（例えば３.３ｋΩ〜４.７ｋΩ）と光データリンク側のプルダウン抵抗（例えば１００Ω）とで分圧するレベル、すなわちＬｏｗレベルに設定されることになる。
【０００８】
上記の結果、ホスト機器内のゲートに入力するＭＯＤ_ＤＥＦ（０）信号がＨｉｇｈからＬｏｗに変化する。この変化を受けてホスト機器側は、ケージに光データリンク１００が挿入されたことを認識し、その信号がＬｏｗ状態を継続する限り、ケージ内に光データリンク１００が存在していることを確認することができる。
【０００９】
このようにして、ホスト機器（装置）側のホストＣＰＵはＭＯＤ_ＤＥＦ（０）のレベルがＨｉｇｈだと光データリンク１００が未実装、Ｌｏｗだと光データリンク１００が実装されていると判断することができる。
【００１０】
一方、コントローラ１０４にはシリアル通信インタフェースが備えられ、ホスト機器側とＩ２Ｃ通信を可能としている。ホストＣＰＵは、光データリンク１００が実装されていることを検知すると、ＭＯＤ_ＤＥＦ（１），ＭＯＤ_ＤＥＦ（２）を用いたＩ２Ｃ通信でシリアルＩＤデータ等の情報を読み出す処理を行う。
【００１１】
光データリンク側のコントローラ１０４は電源が入ると初期化処理を行ってから通信が可能となるため、この初期化処理中はホストＣＰＵが通信しようとしても応答することができない。対策として、ホストＣＰＵが非特許文献２で規定されている“Ａｃｋｎｏｗｌｅｄｇｅ Ｐｏｌｌｉｎｇ”を行って通信をリトライすることが考えられる。
【非特許文献１】INF-8074i Specification for SFP（Small Formfactor Pluggable） Transceiver Rev 1.0 May 12, 2001
【非特許文献２】ATMEL Two-wire Serial EEPROM Rev 5126H Date 8/2007
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、非特許文献２に記載の方法の場合、ホストＣＰＵが“Ａｃｋｎｏｗｌｅｄｇｅ Ｐｏｌｌｉｎｇ”を行って通信をリトライする間、他のデバイスに対するＩ２Ｃ通信処理ができなくなることから、この方法は望ましくない。
【００１３】
また、光データリンクがホスト機器に実装された場合、上記方法によれば、光データリンクのコントローラが初期化処理中であるか否かにかかわらず、ホストＣＰＵが“Ａｃｋｎｏｗｌｅｄｇｅ Ｐｏｌｌｉｎｇ”をリトライし、これに応答があればシリアル通信可能と判断されるため、応答があるまではシリアルＩＤデータ等の情報を読み出すことはできない。すなわち、光データリンクからホスト機器に対してシリアル通信が可能となったことを自主的に通知しないため、ホスト機器はシリアル通信可能となった直後に光データリンクからシリアルＩＤデータ等の情報を読み出すことができなかった。
【００１４】
本発明は、上述のような実情に鑑みてなされたもので、ホスト機器が光データリンクの実装を検知後、すぐにシリアル通信を行って光データリンクからシリアルＩＤデータ等の情報を読み出せるようにすることを目的とする。
【課題を解決するための手段】
【００１５】
本発明による光データリンクは、ホスト機器と接続可能な光データリンクであって、ホスト機器とシリアル通信するためのシリアル通信インタフェースと、光データリンクがホスト機器に実装されたか否かを検知するための実装検知端子と、実装検知端子の出力レベルをＨｉｇｈ又はＬｏｗに切り替える出力切替部とを備える。出力切替部は、前記光データリンクの初期化処理の間、実装検知端子の出力レベルをＨｉｇｈにし、初期化処理によりシリアル通信が可能となった時点で実装検知端子の出力レベルをＬｏｗにする。
【発明の効果】
【００１６】
本発明によれば、ホスト機器が光データリンクの実装を検知後、すぐにシリアル通信を行って光データリンクからシリアルＩＤデータ等の情報を読み出すことができる。
【発明を実施するための最良の形態】
【００１７】
以下、添付図面を参照しながら、本発明に係る光データリンクの好適な実施の形態について説明する。
【００１８】
（第１の実施形態）
図１は、本発明の第１の実施形態による光データリンクの構成例を示すブロック図である。図中、１は光データリンクで、該光データリンク１は、例えば、ＳＦＰ型光トランシーバなどであり、ＬＤ（Laser Diode）などの発光素子で構成される発光部２と、ＰＤ（Photo Diode）などの受光素子で構成される受光部３と、発光部２と受光部３を制御するトランシーバＩＣ４と、トランシーバＩＣ４を制御するコントローラ５と、オープンコレクタバッファあるいはオープンドレインバッファで構成される出力用バッファ６とを備える。
【００１９】
発光部２は、図示しないホスト機器から相補的信号（位相が１８０°異なる）を受け、これに対応して発光素子を駆動して光ファイバに対して信号光を発生する。
また、受光部３は、光ファイバからの信号光を受光素子で受信し、この受信信号をホスト機器へ出力する。これら発光部２及び受光部３の制御はトランシーバＩＣ４で実行される。
【００２０】
コントローラ５は、ＣＰＵやＲＯＭなどで構成される制御部に相当し、トランシーバＩＣ４を制御する。このＣＰＵは制御用ＣＰＵであり、１ビット型を用いるのが一般的である。これは、ＳＦＦ型やＳＦＰ型の光トランシーバでは、その筐体の体積、あるいは内部回路基板の面積が狭く高性能なＣＰＵを搭載することができず、搭載面積を第１に考慮すると、１ビット型が適しているためである。また、これに合わせてＲＯＭについても、１ビット型を用いるのが一般的である。
【００２１】
また、ＣＰＵと外部（ホスト機器）との通信はシリアル通信インタフェース（Ｉ２Ｃバス）を介して行うことができる。このＩ２Ｃバスは、２線バス方式と呼ばれ、一方はデータラインに、他方はクロックラインとして用いられる。
【００２２】
出力用バッファ６は、その入力がコントローラ５の出力に接続されたオープンドレインまたはオープンコレクタバッファで構成されており、光データリンク１がホスト機器に実装されたときに、ホスト機器側が備えるプルアップ抵抗（図示せず）で所定の電位（Ｈｉｇｈレベル）となる。バイポーラ型トランジスタで構成した場合、トランジスタのコレクタ端子が前記のプルアップ抵抗に接続され、ＦＥＴ（Field Effect Transistor）型トランジスタで構成した場合、トランジスタのドレイン端子が前記のプルアップ抵抗に接続される。
【００２３】
図１において、光データリンク１は、ホスト機器とシリアル通信するためのシリアル通信インタフェースと、光データリンク１がホスト機器に実装されたか否かを検知するための実装検知端子と、実装検知端子の出力レベルをＨｉｇｈ又はＬｏｗに切り替える出力切替部に相当する出力用バッファ６とを備える。実装検知端子は、出力用バッファ６の出力と接続されると共に、ホスト機器が備えるプルアップ抵抗を介して所定の電位（Ｈｉｇｈ）と接続される。出力用バッファ６は、光データリンク１がホスト機器に実装されて電源投入後、光データリンク１の初期化処理の間、実装検知端子の出力レベルをＨｉｇｈに維持し、初期化処理によりシリアル通信が可能となった時点で実装検知端子の出力レベルをＬｏｗにする。出力用バッファ６のＨｉｇｈ／Ｌｏｗの制御は、コントローラ５により実行されるものとする。
【００２４】
すなわち、コントローラ５は、電源投入されコントローラ５が初期化処理中の場合、出力用バッファ６の出力をオープン状態（Ｈｉｇｈ）にするため、実装検知端子の出力レベルはホスト機器側のプルアップ抵抗に接続されてＨｉｇｈとなる。一方、初期化処理によりＩ２Ｃ通信が可能となった場合、出力用バッファ６の出力をオン状態（Ｌｏｗ）にするため、実装検知端子の出力レベルはＬｏｗとなる。なお、実装検知端子としては、ＳＦＰ型の場合、ＭＯＤ_ＤＥＦ（０）を用いることができ、ここからの信号線は、ホスト機器側のＭＯＤ_ＤＥＦ（０）に接続されている。
【００２５】
このように、光データリンクがＩ２Ｃ通信可能になったときに実装検知端子がＬｏｗになるため、ホストＣＰＵは実装検知端子がＬｏｗになったことを検知した直後にＩ２Ｃ通信を行ってシリアルＩＤデータ等の情報を読み出すことが可能となる。
【００２６】
（第２の実施形態）
図２は、本発明の第２の実施形態による光データリンクの構成例を示すブロック図である。この第２の実施形態は、出力用バッファ６の代わりにスイッチ７、抵抗８を備える点が第１の実施形態と異なる。なお、スイッチ７は半導体スイッチでもＭＥＭＳスイッチでも構わない。
【００２７】
本実施形態の場合、実装検知端子は光データリンク内で抵抗８によりグランド（ＧＮＤ）にプルダウンされ、装置側のホストボードでは電源にプルアップされている。これにより、装置側のホストＣＰＵは、スイッチ７がオフ（オープン）され実装検知端子のレベルがＨｉｇｈになると光データリンク１が未実装、一方、スイッチ７がオン（クローズ）され実装検知端子のレベルがＬｏｗになると光データリンク１が実装されていると判断することができる。
【００２８】
光データリンク１は、出力切替部として、一端が実装検知端子に接続され、他端が抵抗８を介して接地されたスイッチ７を備える。このスイッチ７は、電源投入後、光データリンク１の初期化処理の間オフされ、初期化処理によりシリアル通信が可能となった時点でオンされる。このため、実装検知端子の出力レベルは、スイッチ７がオフの場合にＨｉｇｈとなり、スイッチ７がオンの場合にＬｏｗとなる。スイッチ７のオン／オフの制御は、コントローラ５からの制御信号に従って行われるものとする。
【００２９】
すなわち、コントローラ５は、電源投入されコントローラ５が初期化処理中の場合、スイッチ７をオフ（Ｈｉｇｈ）に制御するため、実装検知端子の出力レベルはＨｉｇｈとなる。一方、初期化処理によりＩ２Ｃ通信が可能となった場合、スイッチ７をオン（Ｌｏｗ）に制御するため、実装検知端子の出力レベルはＬｏｗとなる。なお、実装検知端子としては、第１の実施形態と同様に、ＳＦＰ型の場合、ＭＯＤ_ＤＥＦ（０）を用いることができ、ここからの信号線は、ホスト機器側のＭＯＤ_ＤＥＦ（０）に接続されている。
【００３０】
これにより、第１の実施形態と同様に、光データリンクがＩ２Ｃ通信可能になったときに実装検知端子がＬｏｗになるため、ホストＣＰＵは実装検知端子がＬｏｗになったことを検知した直後にＩ２Ｃ通信を行ってシリアルＩＤデータ等の情報を読み出すことが可能となる。
【００３１】
ここで、本実施形態の場合、実装検知端子を光データリンク１に内蔵されるＥＥＰＲＯＭ１０の書き込み禁止の制御に用いることができる。前述のＭＳＡ規格において、ＳＦＰ型の光データリンク１に搭載するＥＥＰＲＯＭ１０には製造情報を書き込むことが義務化されている。この際、第三者によるデータの書き換えあるいは消去を防止するために、ＥＥＰＲＯＭ１０に書き込んだ製造情報は保護されることが望ましい。
【００３２】
このため、大部分のＥＥＰＲＯＭ１０には書き込み保護端子ＷＰが設けられている。通常、ＷＰ入力端子の電圧がＬｏｗの場合にＥＥＰＲＯＭ１０への書き込みが許可され、Ｈｉｇｈの場合にＥＥＰＲＯＭ１０への書き込みが禁止される。この書き込み保護端子ＷＰに対するＬｏｗ，Ｈｉｇｈの切り替えはゲート素子９により実行される。
【００３３】
図２において、光データリンク内にコントローラ５からの制御信号によってオン／オフされるスイッチ７が設けられ、スイッチ７の一端（端子ａ）は実装検知端子（ホスト機器）に、他端（端子ｂ）はグラウンド（ＧＮＤ）にプルダウンされている。そして、さらに、端子ｂをＥＥＰＲＯＭ１０の書き込み保護端子ＷＰに接続しておく。この際、ゲート素子９では書き込み保護端子ＷＰがＬｏｗの場合に書き込み禁止、Ｈｉｇｈの場合に書き込み可能となるようにロジック回路を構成しておく。
【００３４】
このような状態で、コントローラ５は、光データリンク１への電源投入後、コントローラ５が初期化処理中はスイッチ７をオフ（オープン）にし、初期化処理でＩ２Ｃ通信が可能となった時点でスイッチ７をオン（クローズ）にする。スイッチ７がオフの場合、書き込み保護端子ＷＰがＨｉｇｈになるため書き込み可能に設定され、一方、スイッチ７がオンの場合、書き込み保護端子ＷＰがＬｏｗになるため書き込み不可に設定される。
【００３５】
なお、光データリンク１の工場調整段階では、強制的にスイッチ７をオフにして実装検知端子をＨｉｇｈにすることでＥＥＰＲＯＭ１０は書き込み可能となり、また、スイッチ７をオンにすることで実装検知端子がＬｏｗになるため書き込み不可となる。
【００３６】
このように、本実施形態によれば、光データリンクがＩ２Ｃ通信可能になったときに実装検知端子がＬｏｗになるため、ホストＣＰＵは実装検知端子がＬｏｗになったことを検知した直後にＩ２Ｃ通信を行ってシリアルＩＤデータ等の情報を読み出すことを可能とし、さらに、実装検知端子を光データリンクに内蔵されたＥＥＰＲＯＭ等の書き込み制御に用いることが可能となる。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１の実施形態による光データリンクの構成例を示すブロック図である。
【図２】本発明の第２の実施形態による光データリンクの構成例を示すブロック図である。
【図３】従来の光データリンクの構成を示すブロック図である。
【符号の説明】
【００３８】
１，１００…光データリンク、２，１０１…発光部、３，１０２…受光部、４，１０３…トランシーバＩＣ、５，１０４…コントローラ、６…出力用バッファ、７…スイッチ、８，１０５…抵抗、９…ゲート素子、１０…ＥＥＰＲＯＭ。
【図１】
2009296213.tif 000003
【図２】
2009296213.tif 000004
【図３】
2009296213.tif 000005