(57)【要約】【課題】  低階調の映像であっても、駆動薄膜トランジスタの特性バラツキによる表示ムラの少ないアクティブマトリクス型表示装置を提供する。【解決手段】  基板上にマトリクス状に配設された各画素部ＰＸは、低電位電源線Ｖｓｓと高電位電源線Ｖｄｄとの間に接続される表示素子ＯＬＥＤと、高電位電源線と表示素子との間に接続されゲート制御電圧に応じて発光電流を制御する駆動トランジスタＤＲＴと、駆動トランジスタのドレインと表示素子との間に接続されて第１発光制御線ＢＧ１からの制御信号によりオン、オフ制御される第１のスイッチＢＣＴと、駆動トランジスタのドレインと行方向に隣接する画素部の他の表示素子との間に接続されて、第２発光制御線ＢＧ２からの制御信号によりオン、オフ制御される第２のスイッチＢＣＴ’と、駆動トランジスタのゲート、ソース間に接続される保持容量Ｃｓとを有している。【選択図】      図４
2009025413.tif 000002
【特許請求の範囲】
【請求項１】
基板上にマトリクス状に配設された複数の画素部と、
前記画素部の列毎に接続された複数の映像信号線と、
それぞれ前記画素部の行毎に接続された複数の第１発光制御線および第２発光制御線とを備え、
各画素部は、
低電位の第１電圧電源線と高電位の第２電圧電源線との間に接続され、供給電流に応じて発光する表示素子と、
前記第２電圧電源線と前記表示素子との間に接続されゲート制御電圧に応じて前記表示素子に供給される発光電流を制御する駆動トランジスタと、
前記駆動トランジスタのドレインと前記表示素子との間に接続されているとともに、前記第１発光制御線からの制御信号によりオン、オフ制御される第１の出力スイッチトランジスタと、
前記駆動トランジスタのドレインと行方向に隣接する画素部の他の表示素子との間に接続されているとともに、前記第２発光制御線からの制御信号によりオン、オフ制御される第２の出力スイッチトランジスタと、
前記駆動トランジスタのゲート、ソース間に接続される保持容量と、を有すること
を特徴とするアクティブマトリクス型表示装置。
【請求項２】
前記画素部の行毎に接続された複数の制御信号線を更に有し、
各画素部は、
前記駆動トランジスタのドレインと前記映像信号線との間に接続されているとともに、前記制御信号線からの制御信号によりオン、オフ制御され前記映像信号線からの映像信号を前記画素部に取り込む画素スイッチと、
前記駆動トランジスタのゲート、ドレイン間に接続されているとともに、前記制御信号線からの制御信号によりオン、オフ制御されるスイッチとを更に有すること
を特徴とする請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
前記画素部の行毎に接続された複数の制御信号線と電圧制御信号線とを備え、
各画素部は、
一方の電極が前記駆動トランジスタのゲートに接続された書込容量と、
トランジスタにより形成され前記書込容量の他方の電極と前記映像信号線との間に接続されているとともに、前記制御信号線からの制御信号によりオン、オフ制御され前記映像信号線からの映像信号を前記画素部に取り込む画素スイッチと、
前記駆動トランジスタのゲート、ドレイン間に接続されているとともに、前記電圧制御信号線からの制御信号によりオン、オフ制御されるスイッチとを更に有することを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
【請求項４】
前記画素部を駆動制御する制御部を更に有し、
前記制御部は、それぞれの表示素子を当該画素部のみでなく隣接する画素部を含む複数の駆動トランジスタで時分割して制御することを特徴とする請求項２または請求項３に記載のアクティブマトリクス型表示装置。
【請求項５】
前記制御部は、少なくとも１フレーム毎に前記複数の駆動トランジスタを切替えて前記表示素子を制御することを特徴とする請求項４に記載のアクティブマトリクス型表示装置。
【請求項６】
前記画素部を駆動制御する制御部を更に有し、
前記制御部は、
第１のフレーム期間においては、第Ｎ行の画素には第Ｎ行の映像信号を書き込むと共に、当該画素の前記第１及び第２出力スイッチを制御して当該画素の発光素子に第Ｎ行の映像信号を供給し、
第２のフレーム期間においては、第Ｎ行の画素に隣接する画素には第Ｎ行の映像信号を書き込むと共に、この隣接する画素の前記第１及び第２出力スイッチを制御して第Ｎ行の画素の発光素子にこの隣接する画素から第Ｎ行の映像信号を供給すること
を特徴とする請求項２または請求項３に記載のアクティブマトリクス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型表示装置に係り、特には、ＴＦＴ（薄膜トランジスタ）の特性にバラツキがあっても表示品位を保つことのできるアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
有機ＥＬ素子を用いたアクティブマトリクス型表示装置が開発されている。この装置では、有機ＥＬ素子を駆動する薄膜トランジスタ、即ち駆動トランジスタの特性が画素間でほぼ同一であることが要求される。  
しかしながら、薄膜トランジスタは、通常ガラス基板などの絶縁体上に形成されるため、画素間で駆動トランジスタの特性にバラツキが生ずることが多い。
【０００３】
特許文献１には、カレントコピー型の回路を画素回路に採用したアクティブマトリクス型有機ＥＬ表示装置が記載されている。この表示装置では、各画素に映像信号として電流信号を供給し、この電流信号に対応した大きさの駆動電流を有機ＥＬ素子に流して有機ＥＬ素子を発光させる。この技術によると、駆動トランジスタの特性のバラツキが駆動電流の大きさに与える影響を低減することができる。
【特許文献１】米国特許第６３７３４５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、このカレントコピー型回路では、映像信号が信号線を介して画素回路に書き込まれる前に、信号線および選択された画素回路の駆動薄膜トランジスタのゲート端子の電位は一旦基準の電位に設定される。
【０００５】
通常は、１ライン毎に映像信号に関係なく、最低階調レベルの電位が選択された画素回路の駆動薄膜トランジスタのゲート端子に書き込まれる。この供給される最低階調レベル電位は、各画素回路で同じ電位である。即ち、供給される最低階調レベル電位は各画素の駆動薄膜トランジスタの閾値のバラツキを補正した電位ではない。このため、駆動薄膜トランジスタの閾値、移動度などの性能にバラツキが存在することによって、低階調ラスタ表示において各画素の明るさが異なり表示ムラが発生していた。
【０００６】
本発明はこのような問題点に鑑みてなされたものであり、低階調の映像であっても、駆動薄膜トランジスタの特性バラツキによる表示ムラの少ないアクティブマトリクス型表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するための本発明に係るアクティブマトリクス型表示装置は、基板上にマトリクス状に配設された複数の画素部と、前記画素部の列毎に接続された複数の映像信号線と、それぞれ前記画素部の行毎に接続された複数の第１発光制御線および第２発光制御線とを備え、各画素部は、低電位の第１電圧電源線と高電位の第２電圧電源線との間に接続され、供給電流に応じて発光する表示素子と、前記第２電圧電源線と前記表示素子との間に接続されゲート制御電圧に応じて前記表示素子に供給される発光電流を制御する駆動トランジスタと、前記駆動トランジスタのドレインと前記表示素子との間に接続されているとともに、前記第１発光制御線からの制御信号によりオン、オフ制御される第１の出力スイッチトランジスタと、前記駆動トランジスタのドレインと行方向に隣接する画素部の他の表示素子との間に接続されているとともに、前記第２発光制御線からの制御信号によりオン、オフ制御される第２の出力スイッチトランジスタと、前記駆動トランジスタのゲート、ソース間に接続される保持容量とを有するアクティブマトリクス型表示装置である。
【発明の効果】
【０００８】
本発明によれば、駆動薄膜トランジスタの特性バラツキの影響があっても表示品位を保つことのできるアクティブマトリクス型表示装置を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。  
なお以下の実施の形態では、アクティブマトリクス型表示装置の内、有機ＥＬ表示装置について説明するが、本発明は有機ＥＬに限定されない。
【００１０】
図１に示すように、有機ＥＬ表示装置は、有機ＥＬパネル１および有機ＥＬパネル１を制御するコントローラ３を備えている。
【００１１】
有機ＥＬパネル１は、ガラス板等の光透過性絶縁基板２上にマトリクス状に配列され表示領域７を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１制御信号線ＳＧ（１〜ｍ）、第２制御信号線ＢＧ１（１〜ｍ）および第３制御信号線ＢＧ２（１〜ｍ）と、表示画素の列毎にそれぞれ接続されたｎ本の信号線Ｘ（１〜ｎ）、制御信号線ＳＧ，ＢＧ１，ＢＧ２の駆動を制御する制御信号出力回路５、および複数の信号線Ｘ１〜Ｘｎを駆動する信号線駆動回路６を備えている。
【００１２】
信号線駆動回路６には、画素の列毎に設けられた信号線Ｘ１，Ｘ２，Ｘ３，…が接続されている。信号線Ｘ１、Ｘ２、・・・は、図１に示すように、各々が表示画素ＰＸの列方向（Ｙ方向）に伸びている。これら信号線Ｘ１、Ｘ２、・・・は、信号線駆動回路６と各列の表示画素ＰＸとに接続されている。
【００１３】
また、制御信号出力回路５には、画素の行毎に設けられた制御線ＳＧ，ＢＧ１，ＢＧ２が接続されている。制御線ＳＧ，ＢＧ１，ＢＧ２は、図１に示すように、各々が表示画素ＰＸの行方向（Ｘ方向）に伸びている。これら制御線ＳＧ，ＢＧ１，ＢＧ２は、制御信号出力回路５と各行の表示画素ＰＸとに接続されている。
【００１４】
制御信号出力回路５と信号線駆動回路６とは、コントローラ３からのタイミングパルスにより駆動される。コントローラ３には、不図示の入力端子を介して、映像信号に同期したタイミング信号及びクロック信号が供給される。従って、コントローラ３は、制御信号出力回路５と信号線駆動回路６とに対して、映像信号に同期した各種のタイミングパルスを与えることができる。
【００１５】
制御信号出力回路５は、映像信号を記憶させるために、行方向（Ｘ方向）に配列した複数の表示画素ＰＸを選択する。制御信号出力回路５が、第１制御信号線ＳＧ（１），ＳＧ（２）、・・・のいずれかを選択してアクティブ状態にすると、アクティブ状態となった第１制御線ＳＧに接続する複数の表示画素ＰＸが映像信号（画像データと称しても良い）を記憶可能な状態となる。
【００１６】
信号線駆動回路６は、不図示の入力端子を介して映像信号を取り込む。取込んだ映像信号は、行方向（Ｘ方向）の各表示画素ＰＸの映像信号電流に変換され、対応する信号線Ｘ１、Ｘ２、・・・に出力される。アクティブ状態となっている表示画素ＰＸが、対応する信号線Ｘ１、Ｘ２、・・・を介して映像信号電流を取込み記憶する。  
ｎ番目のラインに必要な映像信号が、対応する信号線Ｘ１、Ｘ２、・・・を介してｎ番目のラインの各表示画素ＰＸに供給されると、次のｎ＋１番目のラインに必要な映像信号が、対応する信号線Ｘ１、Ｘ２、・・・を介してｎ＋１番目のラインの各表示画素ＰＸに供給される。第１制御信号線ＳＧ（１），ＳＧ（２）、・・・の選択は、制御信号出力回路５により行われる。
【００１７】
更に、制御信号出力回路５は、第２、第３制御信号線ＢＧ１，ＢＧ２をアクティブ状態にして、各表示画素ＰＸに記憶された映像信号に対応した発光電流を有機ＥＬ素子に供給する動作を制御する。この動作については後で詳細に説明する。  
また、列方向（Ｙ方向）の隣り合う表示画素ＰＸ同士は信号ラインによって接続されている。この内容については後で詳細に説明する。
【００１８】
各表示画素ＰＸには、電源を供給するための電源ラインが接続されている。そして、図示していないが、制御信号出力回路５、信号線駆動回路６、及びコントローラ３にも、電源を供給するための電源ラインが導かれている。  
なお、制御信号出力回路５、信号線駆動回路６、及びコントローラ３は、基板２上に形成されても良く、基板２の外に外部ＩＣとして設けられても良い。
【００１９】
次に、表示画素ＰＸについて説明する前に、本実施の形態に係る表示画素ＰＸの基本構成である従来の表示画素ＰＸ’について説明する。  
図２は、従来の表示画素ＰＸ’の等価回路を示す図である。本画素回路は電流信号からなる映像信号に応じて有機ＥＬ素子ＯＬＥＤの発光を制御する電流信号方式の画素回路であり、薄膜トランジスタＳＳＴ（以下、ＳＳＴと称す）、薄膜トランジスタＤＲＴ（以下、ＤＲＴと称す）、薄膜トランジスタＴＣＴ（以下、ＴＣＴと称す）、薄膜トランジスタＢＣＴ（以下、ＢＣＴと称す）、および保持容量Ｃｓを備えている。  
ＳＳＴ、ＤＲＴ、ＴＣＴ、ＢＣＴは、同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。
【００２０】
ＤＲＴ、ＢＣＴ、および有機ＥＬ素子ＯＬＥＤは、高電位電源線Ｖｄｄと低電位電源線Ｖｓｓとの間で直列に接続されている。ＤＲＴのソースは高電位電源線Ｖｄｄに接続されている。有機ＥＬ素子ＯＬＥＤは、一方の電極、ここでは陰極が低電位電源線Ｖｓｓに接続されている。ＢＣＴは、ソースがＤＲＴのドレインに、ドレインが有機ＥＬ素子ＯＬＥＤの陽極にそれぞれ接続され、更に、ゲートが発光制御線ＢＧに接続されている。高電位電源線Ｖｄｄと低電位電源線Ｖｓｓは、例えば＋５Ｖおよび−５．５Ｖの電位にそれぞれ設定される。
【００２１】
ＤＲＴは、映像信号に応じた信号電流を有機ＥＬ素子ＯＬＥＤに出力する。ＢＣＴは、発光制御線ＢＧからの制御信号によりオン（導通状態）、オフ（非導通状態）制御され、ＤＲＴと有機ＥＬ素子ＯＬＥＤとの接続、非接続を制御する。
【００２２】
保持容量Ｃｓは、ＤＲＴのソース、ゲート間に接続され、映像信号により決定されるＤＲＴのゲート制御電位を保持する。保持容量Ｃｓは互いに平行に対向した一対の平板状の電極を有し、ここでは、ＤＲＴのゲート電極膜と、ポリシリコン層とにより平行平板容量として形成されている。
【００２３】
ＳＳＴは、対応する信号線ＸとＤＲＴのドレインとの間に接続され、そのゲートは第１制御線ＳＧに接続されている。ＳＳＴは、第１制御線ＳＧから供給される制御信号に応答してオン（導通状態）、オフ（非導通状態）制御され、対応信号線Ｘから映像信号を取り込む。
【００２４】
ＴＣＴは、ＤＲＴのドレイン、ゲート間に接続され、そのゲートが第１制御線ＳＧに接続されている。ＴＣＴは、第１制御線ＳＧからの制御信号に応じてオン（導通状態）、オフ（非導通状態）制御され、ＤＲＴのゲート、ドレイン間の接続、非接続を制御する。
【００２５】
本実施形態において、画素回路を構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。全て同一の導電型の薄膜トランジスタで構成することにより、製造工数の増大を抑制することができる。
【００２６】
次に、図２を参照しつつ、従来の画素回路の動作について説明する。  
映像信号電流の書込時においては、制御信号出力回路５は、発光制御線ＢＧにオフ電位を設定してＢＣＴを非導通状態とし、第１制御線ＳＧにオン電位を設定してＳＳＴとＴＣＴを導通状態とする。そして信号線駆動回路６によって、映像信号線Ｘに映像信号電流が流れ、ＤＲＴのゲートソース間電圧が保持可能な保持容量Ｃｓに書き込まれる。これによって、ＤＲＴのゲート電位はこの電流量に応じた電位に設定される。  
映像表示時においては、制御信号出力回路５は、第１制御線ＳＧにオフ電位を設定してＳＳＴとＴＣＴを非導通状態とすることによって、画素回路と映像信号線Ｘとを切り離すが、書き込まれた映像電流に対応したＤＲＴのゲート電位は、保持容量Ｃｓによって保持されている。  
次に制御信号出力回路５は、発光制御線ＢＧにオン電位を設定してＢＣＴを導通状態とする。そうすると、ＤＲＴのゲートソース間電圧に対応した発光電流が有機ＥＬ素子ＯＬＥＤに流れ、有機ＥＬ素子ＯＬＥＤは、発光電流に対応した輝度で発光する。
【００２７】
図３は、ＤＲＴおよび有機ＥＬ素子ＯＬＥＤの構造を示す断面図である。図３を参照して、ＤＲＴの構成を詳細に説明する。
【００２８】
ＤＲＴを構成したＰチャネル型の薄膜トランジスタは、絶縁基板２上に形成されたポリシリコンからなる半導体層５０を備え、この半導体層はソース領域５０ａ、ドレイン領域５０ｂ、およびソース、ドレイン領域間に位置したチャネル領域５０ｃを有している。半導体層５０に重ねてゲート絶縁膜５２が形成され、このゲート絶縁膜上にゲート電極Ｇが設けられチャネル領域５０ｃと対向している。ゲート電極Ｇに重ねて層間絶縁膜５４が形成され、この層間絶縁膜上にソース電極（ソース）Ｓおよびドレイン電極（ドレイン）Ｄが設けられている。  
ソース電極Ｓおよびドレイン電極Ｄは、それぞれ層間絶縁膜５４およびゲート絶縁膜５２に貫通形成されたコンタクトを介して半導体層５０のソース領域５０ａおよびドレイン領域５０ｂにそれぞれ接続されている。ＤＲＴのドレイン電極Ｄは、層間絶縁膜５４上に形成された配線を介してＢＣＴに接続されている。なお、画素スイッチ２０、スイッチ２４、ＢＣＴを構成する各薄膜トランジスタも上記と同一の構造に形成されている。
【００２９】
層間絶縁膜５４上には映像信号配線Ｘを含む複数の配線が設けられている。また、層間絶縁膜５４上にはソース電極Ｓ、ドレイン電極Ｄ、配線を覆って保護膜５６が形成されている。保護膜５６上には、親水膜５８、隔壁膜６０が順に積層されている。
【００３０】
有機ＥＬ素子ＯＬＥＤは、ルミネセンス性有機化合物を含む有機発光層６４を陽極６２および陰極６６間に挟持した構造を有している。陽極６２は、ＩＴＯ（インジウム・ティン・オキサイド）等の透明電極材料から形成され、保護膜５６上に設けられている。親水膜５８および隔壁膜６０の内、陽極６２と対応した部分はエッチングにより除去されている。そして、陽極６２上に陽極バッファ層６３および有機発光層６４が形成され、更に、有機発光層６４および隔壁膜６０に重ねてバリウム・アルミ合金から成る陰極６６が積層されている。
【００３１】
このような構造の有機ＥＬ素子ＯＬＥＤでは、陽極６２から注入されたホールと、陰極６６から注入された電子とが有機発光層６４の内部で再結合したときに、有機発光層を構成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光し、この光が有機発光層６４から透明な陽極６２および絶縁基板２を介して外部へ放出される。
【００３２】
ここで、陽極６２をＢＣＴおよびＰチャネル型のＤＲＴを介して高電位電源線Ｖｄｄに接続し、陰極６６を低電位電源線Ｖｓｓに接続する場合について説明したが、陰極６６をＢＣＴのドレインを介してＤＲＴのドレインに、陽極６２を低電位電源線Ｖｓｓに接続してもよい。いずれの場合も光出射面側を透明導電材料で形成する必要があり、例えば陰極６６を光出射面側に配置する場合には、アルカリ土類金属、希土類金属を光透過性を有する程度に薄く形成することで達成できる。
【００３３】
図４は、本実施の形態の表示画素ＰＸの等価回路を示す図である。表示画素ＰＸは、点線で囲まれた部分で表している。  
ここで、以降の説明では何行目の表示画素ＰＸについての説明であるかを明確にするため、参照符号には行数を表す数字を含む括弧を付加する。例えば、Ｎ行目の表示素子ＰＸは、ＰＸ（Ｎ）と表し、Ｎ行目の表示素子ＰＸのＢＣＴは、ＢＣＴ（Ｎ）と表す。
【００３４】
上述の表示画素ＰＸ’の画素回路と比較すると、本表示画素ＰＸでは、新たにＢＣＴ’が設けられている。即ち、従来の表示画素ＰＸ’のＢＣＴのソースに新たにＢＣＴ’のソースが接続されている。  
そして、このＢＣＴ’を介して列方向（Ｙ方向）に隣り合う表示画素ＰＸ同士が接続されている。即ち、Ｎ行にある表示画素ＰＸ（Ｎ）とＮ＋１行にある表示画素ＰＸ（Ｎ＋１）とを参照すると、表示画素ＰＸ（Ｎ）のＢＣＴ’（Ｎ）のドレインが、表示画素ＰＸ（Ｎ＋１）のＢＣＴ（Ｎ＋１）のソース、即ち有機ＥＬ素子ＯＬＥＤ（Ｎ＋１）の陽極に接続されている。  
また、ＢＣＴ（Ｎ）のゲート端子には第２の制御線ＢＧ１（Ｎ）が接続され、ＢＣＴ’（Ｎ）のゲート端子には第３の制御線ＢＧ２（Ｎ）が接続されている。従って、制御線ＢＧ１（Ｎ）、ＢＧ２（Ｎ）の電位を制御することで、それぞれＢＣＴ（Ｎ）及びＢＣＴ’（Ｎ）のスイッチ動作を制御することができる。
【００３５】
図５は、本画素回路を駆動する制御信号のタイムチャートである。  
図５乃至図９を参照しつつ本画素回路の動作を説明する。
【００３６】
図５、図６、図７において、奇数フレームの期間ａでは、第１制御線ＳＧ（Ｎ）がロー電位になると、Ｎ行目の表示画素ＰＸ（Ｎ）のＳＳＴ（Ｎ）とＴＣＴ（Ｎ）が導通状態となる。すると、映像信号線Ｘに映像信号電流Ｉｄｒ（Ｎ）が流れ、ＤＲＴ（Ｎ）のゲートソース間電圧が保持可能な保持容量Ｃｓに書き込まれる。これによって、ＤＲＴ（Ｎ）のゲート電位はこの電流量に応じた電位に設定される。
【００３７】
奇数フレームの期間ｂでは、第１制御線ＳＧ（Ｎ）がハイ電位になる。この結果、ＳＳＴ（Ｎ）とＴＣＴ（Ｎ）とが非導通状態なって、画素回路と映像信号線Ｘとが切り離される。そして、第２制御線ＢＧ１（Ｎ）がロー電位になると、ＢＣＴ（Ｎ）が導通状態となる。そうすると、ＤＲＴ（Ｎ）のゲートソース間電圧に対応した電流が有機ＥＬ素子ＯＬＥＤ（Ｎ）に流れ、有機ＥＬ素子ＯＬＥＤ（Ｎ）は、この電流に対応した輝度で発光する。即ち、映像の表示が行われる。
【００３８】
一方、奇数フレームの期間ｂでは、第１制御線ＳＧ（Ｎ＋１）がロー電位になると、Ｎ＋１行目の表示画素ＰＸ（Ｎ＋１）のＳＳＴ（Ｎ＋１）とＴＣＴ（Ｎ＋１）が導通状態となる。すると、映像信号線Ｘに映像信号電流Ｉｄｒ（Ｎ＋１）が流れ、ＤＲＴ（Ｎ＋１）のゲートソース間電圧が保持可能な保持容量Ｃｓに書き込まれる。これによって、ＤＲＴ（Ｎ＋１）のゲート電位はこの電流量に応じた電位に設定される。
【００３９】
奇数フレームの期間ｃでは、第１制御線ＳＧ（Ｎ＋１）がハイ電位になる。この結果、ＳＳＴ（Ｎ＋１）とＴＣＴ（Ｎ＋１）とが非導通状態なって、画素回路と映像信号線Ｘとが切り離される。そして、第２制御線ＢＧ１（Ｎ＋１）がロー電位になると、ＢＣＴ（Ｎ＋１）が導通状態となる。そうすると、ＤＲＴ（Ｎ＋１）のゲートソース間電圧に対応した電流が有機ＥＬ素子ＯＬＥＤ（Ｎ＋１）に流れ、有機ＥＬ素子ＯＬＥＤ（Ｎ＋１）は、この電流に対応した輝度で発光する。即ち、映像の表示が行われる。
【００４０】
以降、上述の映像信号の書き込み動作と表示動作とがＮ＋２行目、Ｎ＋３行目、・・・と繰り返して実行される。  
この奇数フレームについての画素回路の動作は従来と同じ動作である。
【００４１】
図５、図８、図９において、偶数フレームの期間ａでは、第１制御線ＳＧ（Ｎ）がロー電位になると、Ｎ行目の表示画素ＰＸ（Ｎ）のＳＳＴ（Ｎ）とＴＣＴ（Ｎ）が導通状態となる。すると、映像信号線ＸにはＮ＋１行目の映像信号電流Ｉｄｒ（Ｎ＋１）が流れ、ＤＲＴ（Ｎ）のゲートソース間電圧が保持可能な保持容量Ｃｓに書き込まれる。これによって、ＤＲＴ（Ｎ）のゲート電位はこの電流量に応じた電位に設定される。
【００４２】
偶数フレームの期間ｂでは、第１制御線ＳＧ（Ｎ）がハイ電位になる。この結果、ＳＳＴ（Ｎ）とＴＣＴ（Ｎ）とが非導通状態なって、画素回路と映像信号線Ｘとが切り離される。そして、第３制御線ＢＧ２（Ｎ）がロー電位になると、ＢＣＴ’（Ｎ）が導通状態となる。そうすると、ＤＲＴ（Ｎ）のゲートソース間電圧に対応した電流がＮ＋１行目の有機ＥＬ素子ＯＬＥＤ（Ｎ＋１）に流れ、有機ＥＬ素子ＯＬＥＤ（Ｎ＋１）は、この電流に対応した輝度で発光する。即ち、Ｎ＋１行目の映像の表示が行われる。
【００４３】
一方、偶数フレームの期間ｂでは、第１制御線ＳＧ（Ｎ＋１）がロー電位になると、Ｎ＋１行目の表示画素ＰＸ（Ｎ＋１）のＳＳＴ（Ｎ＋１）とＴＣＴ（Ｎ＋１）が導通状態となる。すると、映像信号線ＸにはＮ＋２行目の映像信号電流Ｉｄｒ（Ｎ＋２）が流れ、ＤＲＴ（Ｎ＋１）のゲートソース間電圧が保持可能な保持容量Ｃｓに書き込まれる。これによって、ＤＲＴ（Ｎ＋１）のゲート電位はこの電流量に応じた電位に設定される。
【００４４】
偶数フレームの期間ｃでは、第１制御線ＳＧ（Ｎ＋１）がハイ電位になる。この結果、ＳＳＴ（Ｎ＋１）とＴＣＴ（Ｎ＋１）とが非導通状態なって、画素回路と映像信号線Ｘとが切り離される。そして、第２制御線ＢＧ１（Ｎ＋１）がロー電位になると、ＢＣＴ’（Ｎ＋１）が導通状態となる。そうすると、ＤＲＴ（Ｎ＋１）のゲートソース間電圧に対応した電流が有機ＥＬ素子ＯＬＥＤ（Ｎ＋２）に流れ、有機ＥＬ素子ＯＬＥＤ（Ｎ＋２）は、この電流に対応した輝度で発光する。即ち、Ｎ＋２行目の映像の表示が行われる。
【００４５】
以降、上述の映像信号の書き込み動作と表示動作とがＮ＋２行目、Ｎ＋３行目、・・・と繰り返して実行される。  
この偶数フレームについては、Ｎ行目の画素回路にはＮ＋１行目の映像信号が書き込まれ、Ｎ＋１行目の有機ＥＬ素子にはこのＮ行目の画素回路からの映像電流が供給される。
【００４６】
以上説明したように本実施の形態では、１つの有機ＥＬ素子を複数行のＤＲＴで時分割駆動している。従って、表示される映像は時間的に平均化されて観測されるため、ＤＲＴの特性に基づく輝度ムラが固定化されず、表示における輝度ムラを解消することができる。
【００４７】
なお本実施の形態では、Ｎ行の表示素子を、当該Ｎ行及びＮ−１行目の画素回路を用いて表示しているが、当該Ｎ行及びＮ＋１行目の画素回路を用いて表示しても良い。また２つの行の画素回路に限られず複数の行の画素回路を用いて表示しても良い。  
更に、１フレーム毎に用いる画素回路を切替えるだけでなく、ｎ（２以上）フレーム毎に画素回路を切替えるようにしても良い。
【００４８】
なお本発明は、実施の形態に示す電流を映像信号とするアクティブマトリクス型表示装置に限られず、図１０に示すような電圧を映像信号とするアクティブマトリクス型表示装置にも適用することが可能である。  
この回路の動作は、上述の電流プログラム画素回路の動作と同様であるため、その詳細の説明は省略する。
【００４９】
前述した実施形態では、画素回路を構成する薄膜トランジスタを全て同一の導電型、ここではＰチャネル型で構成する場合について説明したが、これに限定されず、全てをＮチャネル型の薄膜トランジスタで構成することも可能である。また、ＳＳＴ、ＴＣＴをＮチャネル型の薄膜トランジスタ、ＤＲＴ，ＢＣＴをＰチャネル型の薄膜トランジスタでそれぞれ構成するなど、画素回路を異なる導電型の薄膜トランジスタを混在して形成することも可能である。
【００５０】
更に、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な発光素子を適用可能である。
【００５１】
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態に係るアクティブマトリクス型表示装置を概略的に示すブロック図。
【図２】従来の表示画素の等価回路を示す図。
【図３】駆動トランジスタおよび有機ＥＬ素子の構造を示す断面図。
【図４】本実施の形態の表示画素の等価回路を示す図。
【図５】本画素回路を駆動する制御信号のタイムチャート。
【図６】奇数フレームでの信号の書き込み方を説明する図。
【図７】奇数フレームでの信号の表示方法を説明する図。
【図８】偶数フレームでの信号の書き込み方を説明する図。
【図９】偶数フレームでの信号の表示方法を説明する図。
【図１０】他の実施の形態の表示画素の等価回路を示す図。
【符号の説明】
【００５３】
ＰＸ…表示画素、ＳＧ…第１制御信号線、Ｘ…信号線、ＯＬＥＤ…有機ＥＬ素子、ＳＳＴ…薄膜トランジスタ、ＤＲＴ…薄膜トランジスタ、ＴＣＴ…薄膜トランジスタ、ＢＣＴ…薄膜トランジスタ、Ｃｓ…保持容量、Ｖｄｄ…高電位電源線、Ｖｓｓ…低電位電源線、ＢＧ…発光制御線、ＢＧ１…第２制御信号線、ＢＧ…第３制御信号線、１…有機ＥＬパネル、２…基板、３…コントローラ、５…制御信号出力回路、６…信号線駆動回路、７…表示領域。
【図１】
2009025413.tif 000003
【図２】
2009025413.tif 000004
【図３】
2009025413.tif 000005
【図４】
2009025413.tif 000006
【図５】
2009025413.tif 000007
【図６】
2009025413.tif 000008
【図７】
2009025413.tif 000009
【図８】
2009025413.tif 000010
【図９】
2009025413.tif 000011
【図１０】
2009025413.tif 000012