(57)【要約】【課題】１ドット当たりの信号持続期間よりも長いサンプリングパルスを使用しかつ相展開駆動方式を採用しており、ゴーストが知覚されにくい表示装置を提供する。【解決手段】本実施形態における映像信号線駆動回路３００に内蔵されるシフトレジスタ３０５に含まれるフリップフロップ回路３１を奇数本目の映像信号線ＳＬ１，ＳＬ３，ＳＬ５，ＳＬ７のアナログスイッチに接続し、フリップフロップ回路３１を偶数本目の映像信号線ＳＬ２，ＳＬ４，ＳＬ６，ＳＬ８のアナログスイッチにのみ接続することにより、隣り合う２つの映像信号線に同時に映像信号を充電することがない構成としている。この構成により長いサンプリングパルスを使用することで表示にゴーストが生じる場合であっても、１列あけて２列毎に生じるのでゴーストが視認されにくくなり、表示装置の表示性能を向上することができる。【選択図】図５
2009025504.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置され表示すべき画像を形成する複数の画素形成部と、前記表示すべき画像を表す信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の表示装置であって、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
前記複数の映像信号線のうち互いに１本以上間隔を空けた２本以上の映像信号線を１組として前記複数の映像信号線をグループ化することにより得られる複数組の映像信号線群に対し、前記表示すべき画像を表す信号として入力される画像信号のうち対応する画素形成部に伝達されるべき期間と当該期間より前の期間とを含む期間の画像信号を１組ずつ順に印加することにより前記複数の映像信号線を駆動する映像信号線駆動回路と、
前記複数組の映像信号線群に与えられるべき画像信号を順に前記映像信号線駆動回路に与える表示制御回路と
を備えることを特徴とする、表示装置。
【請求項２】
前記表示制御回路は、前記表示すべき画像を表すデータとして入力される画像データから所定の相数に相展開された画像信号を前記映像信号線駆動回路に与えることを特徴とする、請求項１に記載の表示装置。
【請求項３】
前記映像信号線駆動回路は、前記複数の映像信号線のうち前記相数に等しい本数の奇数番目または偶数番目のいずれかのみを含む映像信号線を１組としてグループ化することにより得られる複数組の映像信号線群に対し、前記表示すべき画像を表す信号として入力される画像信号を、前記奇数番目の映像信号線のみを含む組と前記偶数番目の映像信号線のみを含む組とを交互に１組ずつ順に印加することを特徴とする、請求項２に記載の表示装置。
【請求項４】
前記映像信号線駆動回路は、
所定のシフト方向に順に所定のサンプリングパルスを出力するシフトレジスタ回路と、
前記シフトレジスタ回路から出力されるサンプリングパルスをそれぞれ受け取ることにより、前記表示制御回路から与えられる前記相展開された画像信号を対応する前記映像信号線に選択的に与える複数のスイッチ回路と
を含み、
前記シフトレジスタ回路は、前記相展開された画像信号のうち１つの画素形成部に与えられるべき画像信号の期間と当該期間より前の期間とを含む期間に相当するアクティブ期間を有するサンプリングパルスを出力することを特徴とする、請求項２に記載の表示装置。
【請求項５】
マトリクス状に配置され表示すべき画像を形成する複数の画素形成部と、前記表示すべき画像を表す信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の表示装置を制御する方法であって、
前記複数の走査信号線を選択的に駆動する走査信号線駆動ステップと、
前記複数の映像信号線のうち互いに１本以上間隔を空けた２本以上の映像信号線を１組として前記複数の映像信号線をグループ化することにより得られる複数組の映像信号線群に対し、前記表示すべき画像を表す信号として入力される画像信号のうち対応する画素形成部に伝達されるべき期間と当該期間より前の期間とを含む期間の画像信号を１組ずつ順に印加することにより前記複数の映像信号線を駆動する映像信号線駆動ステップと、
前記複数組の映像信号線群に与えられるべき画像信号を順に前記映像信号線駆動ステップにおいて与える表示制御ステップと
を含むことを特徴とする、表示装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型の表示装置に関し、更に詳しくは、表示すべき画像を形成するための複数の画素形成部に映像信号を伝達するための多数の映像信号線が複数本（例えば４本）を１組として複数組の映像信号線群にグループ化され、グループ化された映像信号線群に１組ずつ順に駆動回路から映像信号が出力される表示装置に関する。
【背景技術】
【０００２】
一般に、アクティブマトリクス型の液晶表示装置は、液晶層を挟持する２枚の基板を含む表示部を備えており、当該２枚の基板のうち一方の基板には、映像信号線としての複数のデータ線と走査信号線としての複数のゲート線とが格子状に配置され、それら複数のデータ線とゲート線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部が設けられている。各画素形成部は、装置の表示部を構成しており、ゲート線にゲート端子が接続されデータ線にソース端子が接続されたスイッチング素子であるＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）と、そのＴＦＴのドレイン端子に接続された画素電極とを含む。これら画素形成部を含む上記基板は、ＴＦＴ基板と呼ばれる。また、上記２枚の基板のうちＴＦＴ基板に対向する他方の基板には、上記複数の画素形成部に共通的に設けられた対向電極である共通電極と、表示色を形成するためのカラーフィルタ（ＣＦ：Ｃｏｌｏｒ  Ｆｉｌｔｅｒ）とが設けられている。この基板はＣＦ基板と呼ばれる。
【０００３】
このようなアクティブマトリクス型液晶表示装置は、その表示部のデータ線を駆動する映像信号線駆動回路と、その表示部のゲート線を駆動する走査信号線駆動回路と、上記共通電極を駆動するための共通電極駆動回路と、映像信号線駆動回路、走査信号線駆動回路、および共通電極駆動回路を制御するための表示制御回路とを有している。
【０００４】
また近年、表示装置における表示画像の高精細化の進展が顕著である。このため、上記アクティブマトリクス型液晶表示装置のように、表示すべき画像の解像度に応じた数のデータ線またはゲート線（列電極または行電極）を必要とする表示装置では、表示画像の高精細化に伴って、各データ線に対して与えるべき映像信号をサンプリングする時間が短くなり、また各データ線に上記映像信号を与える時間（充電時間）が短くなる。そうすれば、映像信号を正確にサンプリングすることができなくなり、また正確な電圧をデータ線に与えることができなくなる。
【０００５】
そこで、上記サンプリング時間および充電時間を長くするため、いわゆる相展開駆動方式（相展開処理方式）が採用されることがある。この相展開処理とは、周波数の高い画像信号の表す画像を適切に表示するために、画像を示す信号の１ドット当たりまたは１画素当たりの持続期間（以下「１ドット当たりの信号持続期間」または「１画素当たりの信号持続期間」という）を長くして、液晶パネルに供給する画像信号の周波数を低くする処理をいう。なお、１ドット当たりの信号持続期間がドットクロックの（パルス繰り返し）周期のｎ倍となるように相展開処理が施されたとき、その処理を「ｎ相展開」という。
【０００６】
このようなｎ相展開が行われる従来の液晶表示装置では、一般的に１ドット当たりの信号持続期間に等しい長さのサンプリングパルスにより映像信号のサンプリングが行われることが多い（例えば、特許文献１を参照）。しかし、上記１ドット当たりの信号持続期間よりも長いサンプリングパルスにより映像信号のサンプリングが行われることもある（例えば、特許文献２を参照）。このように長いサンプリングパルスを使用すれば、充電時間をより長くすることができる。以下、図８を参照して上記のように長いサンプリングパルスを使用した液晶表示装置の構成および動作について説明する。
【０００７】
図８は、１ドット当たりの信号持続期間の２倍の長さを有するサンプリングパルスを使用した４相展開が行われる液晶表示装置におけるデータ線を駆動する回路である映像信号線駆動回路の部分構成図である。この映像信号線駆動回路には、所定の相展開回路にて４相展開が施されて生成されたアナログ画像信号Ｄａが４本の信号線Ｖ１〜Ｖ４によって供給される。
【０００８】
図８に示されるように、シフトレジスタ９０５は、入力端から出力端の順に、各フリップフロップ回路９１，９２，…からサンプリングパルスＳＰ１、ＳＰ２、…を順次に出力する。これにより、相展開回路から送られるアナログ画像信号Ｄａが画像形成部４つ分ずつ液晶パネルに供給され、画像表示が行われる。
【特許文献１】特開２０００−２６７６１６号公報
【特許文献２】特開平１１−６５５３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、上記相展開処理を行う液晶表示装置は、１ドット当たりの信号持続期間よりも長いサンプリングパルスを使用するため、本来表示されるべき画像データよりも前の画像データをサンプリングすることになる。このことから、充電時間が十分でない場合には、本来表示されるべき画像データに対してその前の画像データが混じったような異常な表示がなされることがある。このような表示現象はゴーストと呼ばれる。以下、この現象について図９および図１０を参照して説明する。
【００１０】
図９は、各種信号および信号線の電位変化を示すタイミング図である。この図９を参照して、映像信号線ＳＬ１の電位変化に着目すると、まずフリップフロップ回路９１からのサンプリングパルスＳＰ１によりアナログスイッチＳＷ１がオンされる。そして、対応する信号線Ｖ１の電位が映像信号線ＳＬ１に印加されることにより、映像信号線ＳＬ１の電位は所望の電位となる。この電位はサンプリングパルスＳＰ１の立ち下がり時点でアナログスイッチＳＷ１がオフされることにより維持される。図９に示されるように、この映像信号線ＳＬ１の充電期間Ｔｃ１は十分な長さとなっている。
【００１１】
これに対して、映像信号線ＳＬ３の電位変化に着目すると、まずフリップフロップ回路９１からのサンプリングパルスＳＰ１によりアナログスイッチがオンされ、対応する信号線Ｖ３の電位が映像信号線ＳＬ３に印加されるが、この時点での信号線Ｖ３の電位は本来表示されるべき画像データＤａ１よりも前の画像データに対応する電位となっており、本来表示されるべき画像データＤａ１に対応する電位とは異なる。したがって、映像信号線ＳＬ３の充電時間Ｔｃ３は、図９に示されるように本来表示されるべき画像データＤａ１の開始時点からサンプリングパルスＳＰ１の立ち下がり時点までの短い時間となっている。よって、この時間が映像信号線ＳＬ３を充電するのに十分でない場合（この場合の電位変化は図中では点線で示されている）、映像信号線ＳＬ３の電位はサンプリングパルスＳＰ１の立ち下がり時点までに本来表示されるべき画像データＤａ１に対応する電位とはならず、結果として対応する画素形成部においてゴーストが生じることになる。このようにゴーストが生じることがある映像信号線は、上記映像信号線ＳＬ３のほか、図９に示されるように映像信号線ＳＬ４，ＳＬ５，ＳＬ６である。
【００１２】
図１０は、このようにして生じるゴーストの表示例を示す図である。この表示例は、映像信号線の印加電圧が高い場合に表示が黒となるノーマリホワイト型の表示装置の例であって、図では画素に対応する正方形のうち斜線で示されている箇所においてゴーストが生じていることが示されている。このようにゴーストは連続して隣り合う４列にまとまって生じるため知覚されやすく、表示装置の表示性能を悪化させる。
【００１３】
そこで本発明では、上記１ドット当たりの信号持続期間よりも長いサンプリングパルスを使用し、かつ相展開駆動方式を採用した表示装置であって、ゴーストが知覚されにくい表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
第１の発明は、マトリクス状に配置され表示すべき画像を形成する複数の画素形成部と、前記表示すべき画像を表す信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の表示装置であって、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
前記複数の映像信号線のうち互いに１本以上間隔を空けた２本以上の映像信号線を１組として前記複数の映像信号線をグループ化することにより得られる複数組の映像信号線群に対し、前記表示すべき画像を表す信号として入力される画像信号のうち対応する画素形成部に伝達されるべき期間と当該期間より前の期間とを含む期間の画像信号を１組ずつ順に印加することにより前記複数の映像信号線を駆動する映像信号線駆動回路と、
前記複数組の映像信号線群に与えられるべき画像信号を順に前記映像信号線駆動回路に与える表示制御回路と
を備えることを特徴とする。
【００１５】
第２の発明は、第１の発明において、
前記表示制御回路は、前記表示すべき画像を表すデータとして入力される画像データから所定の相数に相展開された画像信号を前記映像信号線駆動回路に与えることを特徴とする。
【００１６】
第３の発明は、第２の発明において、
前記映像信号線駆動回路は、前記複数の映像信号線のうち前記相数に等しい本数の奇数番目または偶数番目のいずれかのみを含む映像信号線を１組としてグループ化することにより得られる複数組の映像信号線群に対し、前記表示すべき画像を表す信号として入力される画像信号を、前記奇数番目の映像信号線のみを含む組と前記偶数番目の映像信号線のみを含む組とを交互に１組ずつ順に印加することを特徴とする。
【００１７】
第４の発明は、第２の発明において、
前記映像信号線駆動回路は、
所定のシフト方向に順に所定のサンプリングパルスを出力するシフトレジスタ回路と、
前記シフトレジスタ回路から出力されるサンプリングパルスをそれぞれ受け取ることにより、前記表示制御回路から与えられる前記相展開された画像信号を対応する前記映像信号線に選択的に与える複数のスイッチ回路と
を含み、
前記シフトレジスタ回路は、前記相展開された画像信号のうち１つの画素形成部に与えられるべき画像信号の期間と当該期間より前の期間とを含む期間に相当するアクティブ期間を有するサンプリングパルスを出力することを特徴とする。
【００１８】
第５の発明は、マトリクス状に配置され表示すべき画像を形成する複数の画素形成部と、前記表示すべき画像を表す信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の表示装置を制御する方法であって、
前記複数の走査信号線を選択的に駆動する走査信号線駆動ステップと、
前記複数の映像信号線のうち互いに１本以上間隔を空けた２本以上の映像信号線を１組として前記複数の映像信号線をグループ化することにより得られる複数組の映像信号線群に対し、前記表示すべき画像を表す信号として入力される画像信号のうち対応する画素形成部に伝達されるべき期間と当該期間より前の期間とを含む期間の画像信号を１組ずつ順に印加することにより前記複数の映像信号線を駆動する映像信号線駆動ステップと、
前記複数組の映像信号線群に与えられるべき画像信号を順に前記映像信号線駆動ステップにおいて与える表示制御ステップと
を含むことを特徴とする。
【発明の効果】
【００１９】
第１の発明によれば、１本以上間隔を空けた２本以上の映像信号線を１組として順に画像信号を印加することにより、対応する画素形成部に伝達されるべき期間（典型的には１ドット当たりの信号持続期間）よりも長い期間の画像信号を映像信号線に印加することで生じる場合があるゴーストを空間的に分散させて視認されにくくすることができ、表示装置の表示性能を向上することができる。
【００２０】
第２の発明によれば、映像信号線に対する充電時間を長くするため相展開駆動方式を採用した表示装置においても、発生するゴーストを空間的に分散させて視認されにくくすることができる。
【００２１】
第３の発明によれば、奇数番目の映像信号線のみを含む組と偶数番目の映像信号線のみを含む組とを交互に１組ずつ順に画像信号を印加するので、隣り合う２つの映像信号線に同時に映像信号が充電されない。このことにより表示にゴーストが生じる場合であっても、隣り合う表示列に生じるのではなく１列あけて２列毎に生じるので、ゴーストが視認されにくくなる。
【００２２】
第４の発明によれば、相展開された画像信号のうち１つの画素形成部に与えられるべき画像信号の期間と当該期間より前の期間とを含む期間に相当するアクティブ期間を有するサンプリングパルスが出力されることにより生じる場合があるゴーストを空間的に分散させて視認されにくくすることができる。
【００２３】
第５の発明によれば、第１の発明と同様の効果を表示装置の制御方法において奏することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の各実施形態について添付図面を参照して説明する。
＜１．  液晶表示装置全体の構成および動作＞
図１は、本発明の一実施形態に係る液晶表示装置の構成を示すブロック図である。この液晶表示装置は、表示制御回路２００と、映像信号線駆動回路（「列電極駆動回路」または「ソースドライバ」とも呼ばれる）３００と、走査信号線駆動回路（「行電極駆動回路」または「ゲートドライバ」とも呼ばれる）４００と、アクティブマトリクス型の表示部５００と、図示されないが周知の共通電極駆動回路等とを備えている。なお、これらの駆動回路および表示部５００は、一体的に形成されて液晶パネル６００を構成している。
【００２５】
この液晶表示装置における表示部としての表示部５００は、外部のコンピュータにおけるＣＰＵ等から受け取る画像データＤｖの表す画像における水平走査線にそれぞれが対応する複数本の走査信号線（行電極）と、それら複数本の走査信号線のそれぞれと交差する複数本の映像信号線（列電極）と、それら複数本の走査信号線と複数本の映像信号線との交差点にそれぞれ対応して設けられた複数の画素形成部とを含む。各画素形成部の構成は、従来のアクティブマトリクス型液晶表示装置における構成と同様である（詳細は後述する）。
【００２６】
本実施形態では、表示部５００に表示すべき画像を表す（狭義の）画像データおよび表示動作のタイミング等を決めるデータ（例えば表示用クロックの周波数を示すデータ）（以下「表示制御データ」という）は、外部のコンピュータにおけるＣＰＵ等から表示制御回路２００に送られる（以下、外部から送られるこれらのデータＤｖを「広義の画像データ」という）。すなわち、外部のＣＰＵ等は、広義の画像データＤｖを構成する（狭義の）画像データおよび表示制御データを、アドレス信号ＡＤｗを表示制御回路２００に供給して、表示制御回路２００内の後述の表示メモリおよびレジスタにそれぞれ書き込む。なお、ここでは説明の便宜のため、上記画像データＤｖは画素のモノクロ階調を示すデータであり、上記表示装置はノーマリホワイト型のモノクロ液晶表示装置であるものとする。
【００２７】
表示制御回路２００は、レジスタに書き込まれた表示制御データに基づき、表示のため映像信号線駆動回路３００に与えられるソース用クロック信号ＳＣＫ、その論理反転信号ＳＣＫＢ（以下、これらの信号をあわせて「ソース用クロック信号ＳＣＫ，ＳＣＫＢ」という）、およびソース用スタートパルス信号ＳＳＰと、表示のため走査信号線駆動回路４００に与えられるゲート用クロック信号ＧＣＫおよびゲート用スタートパルス信号ＧＳＰと含む各種信号を生成する。これらの信号は公知であるため詳しい説明は省略する。なお、ここで「ソース用」とは映像信号線駆動回路（ソースドライバ）３００に与えられるものであることを示し、「ゲート用」とは走査信号線駆動回路（ゲートドライバ）４００に与えられるものであることを示している。
【００２８】
また、表示制御回路２００は、外部のＣＰＵ等によって表示メモリに書き込まれた（狭義の）画像データを表示メモリから４相に相展開処理されるように、かつ後述するように対応する映像信号線の位置に応じて適宜の配列となるよう順番に読み出した後、アナログ画像信号Ｄａとして出力する。この相展開処理されたアナログ画像信号Ｄａを供給するため、表示制御回路２００から映像信号線駆動回路３００には４本の信号線が配設される。なお、このアナログ画像信号Ｄａは前述のようにモノクロ階調データであるが、カラー階調データである場合には、例えば各色毎に４相に相展開され、ＲＧＢ各色毎に４本ずつの合計１２本の信号線が配設される。
【００２９】
映像信号線駆動回路３００には、上記のようにして、表示部５００に表示すべき画像を表す相展開されたデータが画素単位でアナログ画像信号Ｄａとして供給されると共に、タイミングを示す信号としてソース用クロック信号ＳＣＫ，ＳＣＫＢおよびソース用スタートパルス信号ＳＳＰが供給される。映像信号線駆動回路３００は、これらのアナログ画像信号Ｄａとソース用クロック信号ＳＣＫ，ＳＣＫＢとソース用スタートパルス信号ＳＳＰとに基づき、表示部５００を駆動するための映像信号（以下「駆動用映像信号」ともいう）を生成し、これを表示部５００の各映像信号線に印加する。
【００３０】
走査信号線駆動回路４００は、ゲート用クロック信号ＧＣＫおよびゲート用スタートパルス信号ＧＳＰに基づき、表示部５００における走査信号線を１水平走査期間ずつ順次に選択するために各走査信号線に印加すべき走査信号Ｇ１，Ｇ２、Ｇ３，…を生成し、全走査信号線のそれぞれを順に選択するためのアクティブな走査信号の各走査信号線への印加を１垂直走査期間を周期として繰り返す。
【００３１】
表示部５００では、上記のようにして映像信号線に、映像信号線駆動回路３００によってアナログ画像信号Ｄａに基づく駆動用の映像信号Ｓ１，Ｓ２，Ｓ３，…が印加され、走査信号線には、走査信号線駆動回路４００によって走査信号Ｇ１，Ｇ２，Ｇ３，…が印加される。これにより表示部５００は、外部のＣＰＵ等から受け取った画像データＤｖの表す画像を表示する。
【００３２】
＜２．  表示制御回路の構成および動作＞
図２は、上記の液晶表示装置における表示制御回路２００の構成を示すブロック図である。この表示制御回路２００は、入力制御回路２０と表示メモリ２１とレジスタ２２とタイミング発生回路２３とメモリ制御回路２４と相展開制御部２５とを備えている。
【００３３】
この表示制御回路２００が外部のＣＰＵ等から受け取る広義の画像データＤｖを示す信号（以下、この信号も符号“Ｄｖ”で表すものとする）およびアドレス信号ＡＤｗは、入力制御回路２０に入力される。入力制御回路２０は、アドレス信号ＡＤｗに基づき、広義の画像データＤｖを、画像データＤＡと表示制御データＤｃとに振り分ける。そして、画像データＤＡを表す信号（以下、これらの信号も符号“ＤＡ”で表すものとする）をアドレス信号ＡＤｗに基づくアドレス信号ＡＤと共に表示メモリ２１に供給することで画像データＤＡを表示メモリ２１に書き込むと共に、表示制御データＤｃをレジスタ２２に書き込む。表示制御データＤｃは、ソース用クロック信号ＳＣＫ，ＳＣＫＢを含むクロック信号の周波数や画像データＤｖの表す画像を表示するための水平走査期間および垂直走査期間を指定するタイミング情報を含んでいる。
【００３４】
タイミング発生回路（以下「ＴＧ」と略記する）２３は、レジスタ２２の保持する上記表示制御データに基づき、ソース用クロック信号ＳＣＫ，ＳＣＫＢ、ソース用スタートパルス信号ＳＳＰを生成する。また、ＴＧ２３は、表示メモリ２１、メモリ制御回路２４、および相展開制御部２５をソース用クロック信号ＳＣＫ，ＳＣＫＢに同期させて動作させるためのタイミング信号を生成する。
【００３５】
メモリ制御回路２４は、外部から入力されて入力制御回路２０を介して表示メモリ２１に格納された画像データＤＡのうち表示部５００に表示すべき画像を表すデータを読み出すためのアドレス信号ＡＤｒと、表示メモリ２１の動作を制御するための信号とを生成する。これらのアドレス信号ＡＤｒおよび制御信号は表示メモリ２１に与えられ、これにより、表示部５００に表示すべき画像を表すデータが表示メモリ２１から読み出され、Ｄ／Ａ変換部２６に与えられる。
【００３６】
相展開制御部２５は、表示メモリ２１から読み出されるデータが４相展開されるよう、メモリ制御回路２４を制御する。Ｄ／Ａ変換部２６は、これらの４相展開されたデータを受け取り、４相展開信号であるアナログ画像信号Ｄａとして制御回路２００から出力する。このアナログ画像信号Ｄａは、既述のように映像信号線駆動回路３００に供給される。
【００３７】
＜３．  表示部の構成および動作＞
次に表示部５００の構成およびこれに配置される画素形成部の構成について図３および図４を参照して説明する。ここで図３は、本実施形態における表示部５００の構成を模式的に示し、図４は、この表示部５００における画素形成部Ｐ（ｎ，ｍ）の等価回路を示している。
【００３８】
図３および図４に示すように、各画素形成部Ｐ（ｎ，ｍ）は、対応する交差点を通過する走査信号線ＧＬ（ｎ）にゲート端子が接続されるとともに当該交差点を通過する映像信号線ＳＬ（ｍ）にソース端子が接続されたスイッチング素子であるＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極Ｅｐｉｘと、上記複数個の画素形成部Ｐ（ｎ，ｍ）（ｎ＝１〜Ｎ、ｍ＝１〜Ｍ）に共通的に設けられた共通電極（「対向電極」ともいう）Ｅｃｏｍと、上記複数個の画素形成部Ｐ（ｎ，ｍ）に共通的に設けられ画素電極Ｅｐｉｘと共通電極Ｅｃｏｍとの間に挟持された電気光学素子としての液晶層とによって構成される。
【００３９】
ここで一般に液晶表示装置では、液晶の劣化を抑えると共に表示品位を維持するために交流化駆動が行われており、本実施形態では、典型的な交流化駆動方式として、画素を形成する液晶層への印加電圧の正負極性を１走査信号線毎かつ１フレーム毎にも反転させるいわゆるライン反転駆動方式が採用されるものとする。なお、このライン反転駆動方式に代えて、画素液晶への印加電圧の正負極性を１フレーム毎にのみ反転させる駆動方式であるフレーム反転駆動方式や、１走査信号線毎かつ１映像信号線毎に反転させる（さらに１フレーム毎にも反転させる）いわゆるドット反転駆動方式が採用されてもよい。
【００４０】
各画素形成部Ｐ（ｎ，ｍ）では、画素電極Ｅｐｉｘと、それに液晶層を挟んで対向する共通電極Ｅｃｏｍとによって液晶容量が形成されており、その近傍に補助容量Ｃｓが形成されている。
【００４１】
ＴＦＴ１０は、走査信号線ＧＬ（ｎ）に印加される走査信号Ｇ（ｎ）がアクティブになると、当該走査信号線が選択されて導通状態となる。そして、画素電極Ｅｐには駆動用映像信号Ｓ（ｍ）が映像信号線ＳＬ（ｍ）を介して印加される。これにより、その印加された駆動用映像信号Ｓ（ｍ）の電圧（図示されない共通電極駆動回路により設定される共通電極Ｅｃの電位を基準とする電圧）が、その画素電極Ｅｐを含む画素形成部Ｐ（ｎ，ｍ）に画素値として書き込まれる。
【００４２】
＜４．  映像信号線駆動回路の構成および動作＞
次に、映像信号線駆動回路３００の構成および動作について図５を参照して説明する。図５は、映像信号線駆動回路３００の部分的な構成を簡略に示す図である。この図５に示されるように、この映像信号線駆動回路３００には、前述した表示制御回路２００における相展開制御部２５にて４相展開が施されて生成されたアナログ画像信号Ｄａが４本の信号線Ｖ１〜Ｖ４によって供給される。これらの信号線を以下では４相展開信号線Ｖ１〜Ｖ４とよぶ。
【００４３】
シフトレジスタ３０５は、図の左から右方向にシフト可能なシフトレジスタであり、複数段のフリップフロップ回路３１，３２，３３，…を直列に接続した構成である。このシフトレジスタ３０５は、上記ソース用クロック信号ＳＣＫ，ＳＣＫＢに同期して、具体的にはソース用クロック信号ＳＣＫおよびその論理反転信号ＳＣＫＢのぞれぞれ交互の立ち上がり時点で、上記ソース用スタートパルス信号ＳＳＰを上記各段において順次に右方向へ転送（シフト）することにより、各段から所定のサンプリングパルスＳＰ１，ＳＰ２，ＳＰ３，…を順次出力する。
【００４４】
これらのサンプリングパルスＳＰ１，ＳＰ２，ＳＰ３，…は、上記シフトレジスタ３０５の各段に対応して１つずつ設けられた（図５に示されるＳＷ１を含む）各アナログスイッチの制御端子に与えられる。このアナログスイッチにサンプリングパルスが与えられると、アナログスイッチがオンされてアナログ画像信号Ｄａが各映像信号線に与えられる。例えばフリップフロップ回路３１からのサンプリングパルスがアナログスイッチＳＷ１に与えられると、信号線Ｖ１と映像信号線ＳＬ１とが接続され、信号線Ｖ１に加わる映像信号の電位に等しくなるまで映像信号線ＳＬ１が充電される。もっとも、充電時間が十分でない場合、実際に充電される映像信号線の電位が充電されるべき映像信号の電位に等しくならない（電位が混じり合う）ことがある。この点については詳しく後述する。
【００４５】
ここで、図５および後述する図６などを参照すればわかるように、フリップフロップ回路３１からのサンプリングパルスＳＰ１は、映像信号線ＳＬ１，ＳＬ３，ＳＬ５，ＳＬ７に対応するアナログスイッチに与えられ、フリップフロップ回路３２からのサンプリングパルスＳＰ２は、映像信号線ＳＬ２，ＳＬ４，ＳＬ６，ＳＬ８に対応するアナログスイッチに与えられる。このように、１つのフリップフロップ回路は奇数本目または偶数本目の映像信号線のいずれかのアナログスイッチにのみ繋がっているので、隣り合う２つの映像信号線に同時に映像信号が充電されることがない。このことから表示にゴーストが生じる場合であっても、隣り合う表示列に生じるのではなく、２列毎に１列あけて生じるので、ゴーストが視認されにくくなる。詳しくは図６および図７を参照して後述する。次に、本液晶表示装置の駆動動作について説明する。
【００４６】
＜５．  駆動方法＞
図６は、本実施形態における各種制御信号および信号線の電位変化を示すタイミング図である。この図６に示されるように、各サンプリングパルスＳＰ１〜ＳＰ３は、図９に示した従来の場合と同様、１ドット当たりの信号持続期間の２倍の長さを有しており、相展開制御部２５にて４相展開が施されて生成されたアナログ画像信号Ｄａは４本の４相展開信号線Ｖ１〜Ｖ４に供給される。
【００４７】
なお、このアナログ画像信号Ｄａは、例えば２５６階調のモノクロ表示に対応した電位を有しているが、ここでは説明の便宜のため、黒表示に対応した最も高い電位（以下では「Ｈｉｇｈレベルの電位」という）、および白表示に対応した最も低い電位（以下では「Ｌｏｗレベルの電位」という）のいずれかのみであるものとする。また、同様に説明の便宜上、図中の４相展開信号線Ｖ１〜Ｖ４に上記アナログ画像信号Ｄａの電位が与えられる前の当該信号線の電位は、上記Ｈｉｇｈレベルの電位とＬｏｗレベルの電位との中間の電位であるものとする。
【００４８】
図５および図６を参照すればわかるように、アナログ画像信号Ｄａの電位として、例えば４相展開信号線Ｖ１には映像信号線ＳＬ１に印加されるべき１番目の画素に対応する画像データに対応する電位が印加され、４相展開信号線Ｖ２には映像信号線ＳＬ３に印加されるべき３番目の画素に対応する画像データに対応する電位が印加され、４相展開信号線Ｖ３には映像信号線ＳＬ５に、４相展開信号線Ｖ４には映像信号線ＳＬ７にそれぞれ対応する画像データの電位が印加される。その後続いてアナログ画像信号Ｄａの電位として、４相展開信号線Ｖ１には映像信号線ＳＬ２に、４相展開信号線Ｖ２には映像信号線ＳＬ４に、４相展開信号線Ｖ３には映像信号線ＳＬ６に、４相展開信号線Ｖ４には映像信号線ＳＬ８にそれぞれ対応する画像データの電位が印加される。なお、このように４相展開信号線Ｖ１〜Ｖ４に対して与えられるべき電位に対応する画像データは、相展開制御部２５およびメモリ制御回路２４により、表示メモリ２１に記憶される画像データを上記順番となるよう適宜に並び替えられる。
【００４９】
ここで、１番目のソース用クロック信号ＳＣＫがシフトレジスタ３０５に与えられると、図５を参照して前述したようにフリップフロップ回路３１からサンプリングパルスＳＰ１が出力され、映像信号線ＳＬ１に繋がるアナログスイッチＳＷ１を含む４個の対応するアナログスイッチに与えられる。このことにより、図６に示されるように４相展開信号線Ｖ１〜Ｖ４に与えられる画像データの電位がそれぞれ対応する映像信号線ＳＬ１，ＳＬ３，ＳＬ５，ＳＬ７に印加され始める。その後、上記画像データに対応する電位は、２番目のソース用クロック信号ＳＣＫがシフトレジスタ３０５に与えられるとき、すなわちサンプリングパルスＳＰ１の立ち下がり時まで、対応する映像信号線ＳＬ１，ＳＬ３，ＳＬ５，ＳＬ７に印加され続ける。
【００５０】
ここで、図６を参照すればわかるように、３番目の画像データＤａ３に対応する電位が与えられるまで４相展開信号線Ｖ１の電位はＨｉｇｈレベルのままであるが、その他の４相展開信号線Ｖ２〜Ｖ４の電位は、０番目の画像データＤａ０が終わり１番目の画像データＤａ１に対応する電位が与えられ始めると、Ｈｉｇｈレベルの電位からＬｏｗレベルの電位へ変化する。
【００５１】
このように、４相展開信号線Ｖ１〜Ｖ４の電位変化に応じて、映像信号線ＳＬ１〜ＳＬ９の電位は、Ｈｉｇｈレベルの電位からＬｏｗレベルの電位へ変化するが、本来表示されるべき画像データＤａ１に対応する電位が実際に映像信号線ＳＬ３に充電される時間すなわち充電時間Ｔｃ３は、図６に示されるように本来表示されるべき画像データＤａ１の開始時点からサンプリングパルスＳＰ１の立ち下がり時点までの短い時間となっている。よって、この充電時間Ｔｃ３が映像信号線ＳＬ３を充電するのに十分でない場合、映像信号線ＳＬ３の電位はサンプリングパルスＳＰ１の立ち下がり時点までに本来表示されるべき画像データＤａ１に対応する電位とはならない。なお、この場合における映像信号線ＳＬ３の電位変化は図中では点線で示されている。このように映像信号線ＳＬ３の電位が本来表示されるべき画像データＤａ１に対応する電位とはならない結果、当該映像信号線に繋がっている画素形成部においてゴーストが生じることになる。このようにゴーストが生じることがある映像信号線は、上記映像信号線ＳＬ３のほか、図６に示されるように映像信号線ＳＬ５，ＳＬ７，ＳＬ９である。
【００５２】
これに対して、図６を参照すればわかるように映像信号線ＳＬ１，ＳＬ２，ＳＬ４，ＳＬ６，ＳＬ８の充電時間Ｔｃ１，Ｔｃ２，Ｔｃ４，Ｔｃ６，Ｔｃ８は十分な長さとなっているので、対応するサンプリングパルスの立ち下がり時点で当該映像信号線は所望の電位となっておりそのまま維持されるため、当該映像信号線に繋がっている画素形成部においてゴーストは生じない。
【００５３】
図７は、上記ゴーストの表示例を示す図である。この図７に示される表示例は、前述したように映像信号線の印加電圧がＨｉｇｈレベルの電圧である場合に表示が黒となるノーマリホワイト型の表示装置の例であって、図では画素に対応する正方形のうち斜線で示されているものはゴーストが生じていることを示している。このように本実施形態において生じるゴーストは１列を空けて１列毎に生じており、図９に示した従来の表示装置において生じるゴーストのように連続して隣接する４列に渡って生じるわけではない。したがって、異常な表示部分であるゴーストが空間的に分散されるため知覚されにくくすることができる。
【００５４】
＜６．  効果＞
以上のように、本実施形態における液晶表示装置では、１ドット当たりの信号持続期間よりも長いサンプリングパルスを使用し、かつ相展開駆動方式を採用した表示装置であっても、映像信号線駆動回路３００に内蔵されるシフトレジスタ３０５に含まれる１つのフリップフロップ回路を奇数本目または偶数本目の映像信号線のいずれかのアナログスイッチにのみ接続することにより、隣り合う２つの映像信号線に同時に映像信号を充電することがない構成としている。この構成により表示にゴーストが生じる場合であっても、隣り合う表示列に生じるのではなく、１列あけて２列毎に生じるので、ゴーストが視認されにくくなり、表示装置の表示性能を向上することができる。
【００５５】
＜７．  変形例＞
本実施形態では、シフトレジスタ３０５に含まれる１つのフリップフロップ回路を奇数本目または偶数本目の（ここでは４本の）映像信号線のいずれかのアナログスイッチにのみ接続することにより、１列の間隔を空けて２列毎に映像信号線に充電する構成としているが、２列の間隔を空けて３列毎に映像信号線に充電する構成であってもよいし、ｋ列（ｋはｍ未満の整数）の間隔を空けて（ｋ＋１）列毎に映像信号線に充電する構成であってもよい。例えば、シフトレジスタに含まれるフリップフロップ回路を左から順に３つずつを１組として、１組目のフリップフロップ回路のうちの１番目のフリップフロップ回路を映像信号線ＳＬ１，ＳＬ４，ＳＬ７，ＳＬ１０のアナログスイッチに接続し、２番目のフリップフロップ回路を映像信号線ＳＬ２，ＳＬ５，ＳＬ８，ＳＬ１１のアナログスイッチに接続し、３番目のフリップフロップ回路を映像信号線ＳＬ３，ＳＬ６，ＳＬ９，ＳＬ１２のアナログスイッチに接続し、それぞれの映像信号線を対応する４相展開信号線Ｖ１〜Ｖ４に接続する。そしてこのような結線を各組毎に行う。そうすれば、２列の間隔を空けて３列毎に映像信号線に充電することができるので、ゴーストが視認されにくくなり、表示装置の表示性能を向上することができる。
【００５６】
なお、本実施形態における相展開駆動方式は、複数の映像信号線のうち２以上の映像信号線を１組としてグループ化することにより得られる複数組の映像信号線群に対し、１組ずつ所定の順番で映像信号を印加することにより映像信号線を駆動する点で、いわゆる映像信号線時分割駆動方式（ソース分割駆動方式とも呼ばれる）と同様の駆動方式であるとも言える。例えば、本実施形態における表示装置の映像信号線数を３２０本とすると、これを４相展開処理して駆動するには１水平走査期間あたり合計８０回の書き込み動作が必要となる。したがって、このような駆動は、時分割数を８０とした映像信号線時分割駆動方式による駆動と同視することができる。
【００５７】
また、以上ではアクティブマトリクス型の液晶表示装置を例に挙げて説明したが、アクティブマトリクス型の電圧制御による表示装置であって、１ドット当たりの信号持続期間よりも長いサンプリングパルスを使用するような表示装置であればゴーストが発生するので、液晶表示装置以外にも本発明の適用が可能である。
【図面の簡単な説明】
【００５８】
【図１】本発明の一実施形態に係る液晶表示装置の構成を示すブロック図である。
【図２】上記実施形態における表示制御回路の構成を示すブロック図である。
【図３】上記実施形態における表示部の構成を模式的に示す図である。
【図４】上記実施形態における表示部における画素形成部Ｐ（ｎ，ｍ）の等価回路を示している。
【図５】上記実施形態における映像信号線駆動回路の部分的な構成を簡略に示す図である。
【図６】上記実施形態における各種制御信号および信号線の電位変化を示すタイミング図である。
【図７】上記実施形態におけるゴーストの表示例を示す図である。
【図８】従来の液晶表示装置における映像信号線駆動回路の部分的な構成を簡略に示す図である。
【図９】上記従来の液晶表示装置における各種制御信号および信号線の電位変化を示すタイミング図である。
【図１０】上記従来の液晶表示装置におけるゴーストの表示例を示す図である。
【符号の説明】
【００５９】
１０      …ＴＦＴ（薄膜トランジスタ）
２０      …入力制御回路
２１      …表示メモリ
２２      …レジスタ
２３      …ＴＧ（タイミングジェネレータ）
２４      …メモリ制御回路
２５      …相展開制御部
２６      …Ｄ／Ａ変換部
３１〜３４…フリップフロップ回路
９１〜９４…フリップフロップ回路
２００    …表示制御回路
３００    …映像信号線駆動回路
３０５    …シフトレジスタ
４００    …走査信号線駆動回路
５００    …表示部
６００    …液晶パネル
９０５    …シフトレジスタ
ＳＣＫ，ＳＣＫＢ  …ソース用クロック信号
ＳＳＰ    …ソース用スタートパルス信号
ＧＣＫ    …ゲート用クロック信号
ＧＳＰ    …ゲート用スタートパルス信号
ＳＰ１〜ＳＰ４  …サンプリングパルス
Ｄｖ      …外部からの画像データ
ＡＤｗ    …アドレス信号
Ｃｓ      …補助容量
Ｃｌｃ    …液晶容量
Ｄａ      …アナログ画像信号
Ｇｋ      …走査信号（ｋ＝１，２，３，…）
Ｓｊ      …映像信号（ｊ＝１，２，３，…）
ＧＬ（ｎ）…走査信号線（ｎ＝１，２，３，…）
ＳＬ（ｍ）…映像信号線（ｍ＝１，２，３，…）
ＳＷ１    …アナログスイッチ
Ｐ        …画素形成部（画素）
Ｅｐｉｘ  …画素電極
Ｅｃｏｍ  …対向電極
Ｖ１〜Ｖ４  …４相展開信号線
Ｔｃ１〜Ｔｃ９  …充電期間
【図１】
2009025504.tif 000003
【図２】
2009025504.tif 000004
【図３】
2009025504.tif 000005
【図４】
2009025504.tif 000006
【図５】
2009025504.tif 000007
【図６】
2009025504.tif 000008
【図７】
2009025504.tif 000009
【図８】
2009025504.tif 000010
【図９】
2009025504.tif 000011
【図１０】
2009025504.tif 000012