(57)【要約】【課題】下部配線を含む回路が形成された基板に、フォトダイオードが形成された結晶質基板を接合して、ダークの特性を改善して、イメージセンサーの感度を向上させることができるイメージセンサー及びその製造方法を提供する。【解決手段】本発明によるイメージセンサーの製造方法は、配線及び読出し回路が形成された第１基板１００を準備する段階と、前記第１基板１００上に、結晶質領域に第１不純物領域７１と第２不純物領域７２を含んで形成されたフォトダイオード７０を形成する段階と、前記フォトダイオード７０を貫いて前記配線と繋がり、互いに離隔されて形成された複数の第１コンタクト８１及び第２コンタクト８２を形成する段階を含み、前記第１コンタクト８１は前記第１不純物領域７１と接して、前記第２コンタクト８２は前記第２不純物領域７２と接する。【選択図】図５ｂ
2009071310.tif 000002
【特許請求の範囲】
【請求項１】
配線及び読出し回路が形成された第１基板を準備する段階と、
前記第１基板上に、結晶質領域に第１不純物領域と第２不純物領域を含んで形成されたフォトダイオードを形成する段階と、
前記フォトダイオードを貫いて前記配線と繋がり、互いに離隔されて形成された複数の第１コンタクト及び第２コンタクトを形成する段階を含み、前記第１コンタクトは前記第１不純物領域と接して、前記第２コンタクトは前記第２不純物領域と接することを含むイメージセンサーの製造方法。
【請求項２】
前記第１基板上に、結晶質領域に形成されたフォトダイオードを形成する段階は、
結晶質である第２基板にフォトダイオードを形成する段階と、
前記第１基板上に前記フォトダイオードをボンディングする段階を含む請求項１に記載のイメージセンサーの製造方法。
【請求項３】
前記フォトダイオードは、前記第１不純物領域と第２不純物領域の間に形成された第３不純物領域を含み、前記第３不純物領域は、低濃度のn型不純物が注入されて形成されたことを含む請求項１に記載のイメージセンサーの製造方法。
【請求項４】
前記フォトダイオードに形成された前記第１不純物領域及び第２不純物領域は、隣接したピクセルに対して互いに対称的に形成されたことを含む請求項１に記載のイメージセンサーの製造方法。
【請求項５】
配線及び読出し回路が形成された第１基板を準備する段階は、前記第１基板に読出し回路を形成する段階と、前記読出し回路と電気的に繋がるように前記第１基板に電気接合領域を形成する段階と、前記電気接合領域と電気的に繋がるように前記第１基板上に配線を形成する段階を含む請求項１に記載のイメージセンサーの製造方法。
【請求項６】
前記第１基板に電気接合領域を形成する段階は、前記第１基板に第１導電型イオン注入領域を形成する段階と、前記第１導電型イオン注入領域上に第２導電型イオン注入領域を形成する段階を含む請求項５に記載のイメージセンサーの製造方法。
【請求項７】
前記電気接合領域と前記配線の間に、第１導電型連結領域を形成する段階を更に含み、前記第１導電型連結領域は、前記配線と電気的に繋がったことを含む請求項５に記載のイメージセンサーの製造方法。
【請求項８】
前記電気接合領域のイオン注入濃度が、フローティングディフュージョン領域のイオン注入濃度より低いことを含む請求項５に記載のイメージセンサーの製造方法。
【請求項９】
前記第１基板の読出し回路は、前記第１基板に形成された第１トランジスタと第２トランジスタを含み、前記電気接合領域は、前記第１トランジスタと前記第２トランジスタの間に形成されたことを含む請求項５に記載のイメージセンサーの製造方法。
【請求項１０】
配線及び読出し回路が形成された半導体基板と、前記半導体基板上に形成されて、結晶質領域に第１不純物領域と第２不純物領域を含んで形成されたフォトダイオードと、前記フォトダイオードを貫いて前記配線と繋がり、互いに離隔されて形成された複数の第１コンタクト及び第２コンタクトを含み、前記第１コンタクトは前記第１不純物領域と接して、前記第２コンタクトは前記第２不純物領域と接することを含むイメージセンサー。
【請求項１１】
配線及び読出し回路が形成された前記半導体基板と前記フォトダイオードの間に形成された酸化膜を更に含む請求項１０に記載のイメージセンサー。
【請求項１２】
前記第１不純物領域は、p型不純物が注入されて形成されて、前記第２不純物領域は、n型不純物が注入されて形成された請求項１０に記載のイメージセンサー。
【請求項１３】
前記フォトダイオードに形成された前記第１不純物領域及び第２不純物領域は、隣接したピクセルに対して互いに対称的に形成されたことを含む請求項１０に記載のイメージセンサー。
【請求項１４】
前記フォトダイオードは、前記第１不純物領域と第２不純物領域の間に形成された第３不純物領域を含み、前記第３不純物領域は、低濃度のn型不純物が注入されて形成されたことを含む請求項１０に記載のイメージセンサー。
【請求項１５】
前記読出し回路は、前記半導体基板に形成された電気接合領域を含み、前記電気接合領域は、前記半導体基板に形成された第１導電型イオン注入領域と、前記第１導電型イオン注入領域上に形成された第２導電型イオン注入領域を含む請求項１０に記載のイメージセンサー。
【請求項１６】
前記電気接合領域と前記配線の間に形成された第１導電型連結領域を含み、前記第１導電型連結領域は、前記配線と電気的に繋がったことを含む請求項１５に記載のイメージセンサー。
【請求項１７】
前記読出し回路は、トランジスタの両側のソース及びドレーンの電位差があることを含む請求項１０に記載のイメージセンサー。
【請求項１８】
前記トランジスタは、トランスファトランジスタ(transfer transistor)であり、前記トランジスタのソースのイオン注入濃度がフローティングディフュージョン領域のイオン注入濃度より低いことを含む請求項１７に記載のイメージセンサー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はイメージセンサー及びその製造方法に関する。
【背景技術】
【０００２】
一般に、イメージセンサーは、光学的映像を電気的信号に変換させる半導体素子として、大きく電荷結合素子とＣＭＯＳイメージセンサーに分けられる。
【０００３】
従来の技術では、フォトダイオードが基板にイオン注入方式で形成される。ところが、チップサイズの増加なしにピクセル数を増加させることを目的に、フォトダイオードのサイズがますます減少することによる受光部面積の縮小で、結像性能(Image Quality)が劣化する傾向を見せている。
【０００４】
また、受光部面積が縮小した分ほどの積層高さの減少が成されず、エアリーディスクと呼ばれる光の回折現象で、受光部に入射されるフォトンの数も減少する傾向を見せている。
【０００５】
これを解決するための代案の一つとして、フォトダイオードを非晶質シリコンで蒸着したり、ウェハ−ウェハ接合(Wafer-to-Wafer Bonding)などの方法で読出し回路をシリコン基板に形成させて、フォトダイオードは読出し回路上部に形成させる試み(以下「３次元イメージセンサー」と称する)がなされている。フォトダイオードと読出し回路は配線を通じて繋がるようになる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来技術によれば、トランスファトランジスタ(transfer transistor)両端のソース及びドレーンの両方が高濃度のN型にドーピングされているので、電荷共有(Charge Sharing)現象が発生するような問題がある。電荷共有現象が発生すると、出力画像の感度が低下し、画像エラーが発生することがある。
【０００７】
また、従来技術によれば、フォトダイオードと読出し回路の間に、フォトチャージ(Photo Charge)が円滑に移動することができなくて、暗電流が発生したり、サチュレーション(Saturation)及び感度の低下が発生している。
【０００８】
本発明は、下部配線を含む回路が形成された基板に、フォトダイオードが形成された結晶質基板を接合して、ダークの特性を改善して、イメージセンサーの感度を向上させることができるイメージセンサー及びその製造方法を提供する。
【課題を解決するための手段】
【０００９】
本発明のある態様によるイメージセンサーの製造方法は、配線及び読出し回路が形成された第１基板を準備する段階と、前記第１基板上に、結晶質領域に第１不純物領域と第２不純物領域を含んで形成されたフォトダイオードを形成する段階と、前記フォトダイオードを貫いて前記配線と繋がり、互いに離隔されて形成された複数の第１コンタクト及び第２コンタクトを形成する段階を含み、前記第１コンタクトは前記第１不純物領域と接して、前記第２コンタクトは前記第２不純物領域と接することを含む。
【００１０】
本発明のある態様によるイメージセンサーは、配線及び読出し回路が形成された半導体基板と、前記半導体基板上に形成されて結晶質領域に第１不純物領域と第２不純物領域を含んで形成されたフォトダイオードと、前記フォトダイオードを貫いて前記配線と繋がり、互いに離隔されて形成された複数の第１コンタクト及び第２コンタクトを含み、前記第１コンタクトは前記第１不純物領域と接して、前記第２コンタクトは前記第２不純物領域と接することを含む。
【発明の効果】
【００１１】
本発明によるイメージセンサー及びその製造方法は、下部配線を含む回路が形成された基板に、フォトダイオードが形成された結晶質基板を接合して、ダークの特性を改善して、イメージセンサーの感度を向上させることができる。
【発明を実施するための最良の形態】
【００１２】
（第１実施例）
以下、実施例によるイメージセンサー及びその製造方法を添付された図面を参照して詳しく説明する。
【００１３】
本発明は、ＣＭＯＳイメージセンサーに限定されるのではなく、フォトダイオードが必要なイメージセンサーに適用が可能である。
【００１４】
図５a及び図５bは、第１実施例によるイメージセンサーの断面図である。
【００１５】
図５a及び図５bに図示されているように、第１実施例によるイメージセンサーは、回路層２０、金属配線層３０、フォトダイオード７０、第１及び第２コンタクト８１、８２が形成された第１基板１００を含む。
【００１６】
図５aは、前記回路層２０、金属配線層３０及びフォトダイオード７０を含む前記第１基板１００の側断面図を現わしたものであり、図５bは、前記回路層２０、金属配線層３０の配線１５０が形成された第１基板１００に関する詳細図である。
【００１７】
前記回路層２０は、読出し回路１２０を含む回路を有し、前記金属配線層３０は、前記回路と繋がった配線１５０を含む。
【００１８】
前記フォトダイオード７０は、結晶質基板に形成されており、第１、第２及び第３不純物領域７１、７２、７３で形成されうる。
【００１９】
前記第１不純物領域７１は、p型不純物によって形成されて、前記第２不純物領域７２は、高濃度のn型不純物によって形成されて、前記第３不純物領域７３は、低濃度のn型不純物によって形成される。
【００２０】
この時、前記第２不純物領域７２は、オーミックコンタクトのために形成されうる。
【００２１】
本実施例では、前記フォトダイオード７０が前記第１、第２及び第３不純物領域７１、７２、７３で形成されたが、これに限らず、前記フォトダイオード７０は、前記第１不純物領域７１及び前記第２不純物領域７２だけで形成されうる。
【００２２】
前記第１コンタクト８１は、前記第１不純物領域７１を貫き、前記第２コンタクト８２は、前記第２不純物領域７２を貫く。
【００２３】
この時、前記第１及び第２コンタクト８１、８２の間に前記フォトダイオード７０が配置されて、前記第１及び第２コンタクト８１、８２の間に形成された前記フォトダイオード７０と隣合うフォトダイオードは、対称的に形成されうる。
【００２４】
前記第１不純物領域７１と接する前記第２コンタクト８２は、前記第１不純物領域７１に存在するホールを除去させることができて、前記第２不純物領域７２と接する前記第１コンタクト８１は、前記フォトダイオード７０で発生された信号を回路領域に送信させることができる。
【００２５】
そして、図面には図示していないが、前記フォトダイオード７０上に、カラーフィルタアレイ及びマイクローレンズが更に形成されうる。
【００２６】
図１ａないし図５bは、実施例によるイメージセンサーの製造方法の工程断面図である。
【００２７】
まず、図１a及び図１bに図示されているように、回路層２０及び金属配線層３０を含む第１基板１００を準備する。
【００２８】
図１aは、前記回路層２０及び金属配線層３０を含む前記第１基板１００の側断面図を現わしたものであり、図１bは、前記回路層２０、金属配線層３０の配線１５０aが形成された第１基板１００に関する詳細図である。
【００２９】
前記回路層２０は、読出し回路１２０を含み、前記金属配線層３０は、前記回路と繋がった配線１５０aを含んで形成される。
【００３０】
まず、図１bのように、配線１５０aと読出し回路１２０が形成された第１基板１００を準備する。例えば、第２導電型第１基板１００に素子分離膜１１０を形成してアクティブ領域を定義し、前記アクティブ領域にトランジスタを含む読出し回路１２０を形成する。例えば、読出し回路１２０は、トランスファトランジスタ(Tx)１２１、リセットトランジスタ(Rx)１２３、ドライブトランジスタ(Dx)１２５、セレクトトランジスタ(Sx)１２７を含んで形成することができる。以後、フローティングディフュージョン領域１３１、前記各トランジスタに対するソース及びドレーン領域１３３、１３５、１３７を含むイオン注入領域１３０を形成することができる。また、実施例によればノイズ除去回路(図示してない)を追加して感度を向上させることができる。
【００３１】
前記第１基板１００に読出し回路１２０を形成する段階は、前記第１基板１００に電気接合領域１４０を形成する段階、及び前記電気接合領域１４０上部に前記配線１５０aと繋がる第１導電型連結領域１４７を形成する段階を含みうる。
【００３２】
例えば、前記電気接合領域１４０は、ＰＮジャンクションであることがあるがこれに限定されない。例えば、前記電気接合領域１４０は、第２導電型ウェル１４１または第２導電型エピ層上に形成された第１導電型イオン注入層１４３、前記第１導電型イオン注入層１４３上に形成された第２導電型イオン注入層１４５を含みうる。例えば、前記ＰＮジャンクション１４０は、図１bのようにＰＯ１４５/N-１４３/P-１４１ジャンクションであることがあるが、これに限定されない。前記第１基板１００は、第２導電型に導電されていることが、あるがこれに限定されない。
【００３３】
実施例によれば、トランスファトランジスタ両端のソース及びドレーンの間に電位差があるように素子設計をすることにより、フォトチャージの完全なダンピングが可能になる。これによって、フォトダイオードで発生したフォトチャージが、フローティングディフュージョン領域にダンピングされることによって、出力イメージ感度を高めることができる。
【００３４】
すなわち、実施例は図１bのように、読出し回路１２０が形成された第１基板１００に電気接合領域１４０を形成させることで、トランスファトランジスタ１２１両端のソース及びドレーンの間に電位差を生じさせることによりフォトチャージの完全なダンピングを可能にする。
【００３５】
以下、実施例のフォトチャージのダンピング構造に対して具体的に説明する。
【００３６】
実施例で、N+ジャンクションであるフローティングディフュージョン領域１３１ノードと違い、電気接合領域１４０であるP/N/Pジャンクション１４０は、印加電圧が全部伝達されずに所定の電圧でピンチオフになる。この電圧をピニング電圧(Pinning Voltage)と呼び、ピニング電圧はＰＯ１４５及びN-１４３のドーピング濃度に依存する。
【００３７】
具体的に、フォトダイオード７０で生成された電子は、P０/N-/P-ジャンクション１４０に移動するようなり、トランスファトランジスタ１２１のオンの時、FD１３１ノードに伝達されて電圧に変換される。
【００３８】
P０/N-/P-ジャンクション１４０の最大電圧値は、ピニング電圧になり、FD１３１ノードの最大電圧値は、Vdd-RxVthになるので、トランスファトランジスタ１２１両端間の電位差によって電荷共有現象が発生せずに、チップ上部のフォトダイオード７０で発生した電子がFD１３１ノードに完全ダンピングされうる。
【００３９】
すなわち、実施例で、第１基板１００であるシリコン基板に、N+/PウェルジャンクションではないP０/N-/Pウェルジャンクションを形成させた理由は、４-Tr ＡＰＳ(Active pixel sensor)リセット動作時、P０/N-/PウェルジャンクションのN-１４３に+電圧が印加されて、ＰＯ１４５及びPウェル１４１には接地電圧が印加されるので、所定の電圧以上ではP０/N-/Pウェル二重接合がバイポーラ接合トランジスタ(BJT)構造の場合のようにピンチオフが発生するようになる。これをピニング電圧と呼ぶ。したがって、トランスファトランジスタ１２１両端のソース及びドレーン間に電位差が発生するようなり、トランスファトランジスタのオン/オフの動作時における電荷共有現象を防止することができる。
【００４０】
したがって、従来技術のように、単純にフォトダイオードがN+Jジャンクションに繋がった場合と違い、実施例によればサチュレーション及び感度の低下などの問題を防止することができる。
【００４１】
つぎに、実施例によれば、フォトダイオードと読出し回路の間に第１導電型連結領域１４７を形成して、フォトチャージの円滑な移動通路を提供することで、暗電流ソースを最小化して、彩度色飽和低下及び感度の低下を防止することができる。
【００４２】
このために、第１実施例は、P０/N-/P-ジャンクション１４０の表面にオーミックコンタクトのための第１導電型連結領域１４７を形成することができる。前記N+領域１４７は、前記ＰＯ１４５を貫いてN-１４３に接触するように形成することができる。
【００４３】
一方、このような第１導電型連結領域１４７が漏出源(Leakage Source)になることを最小化するために、第１導電型連結領域１４７の幅を最小化することができる。このために、実施例は、第１メタルコンタクト１５１aのエッチング後にプラグインプラント(Plug Implant)を行うことができるが、これに限定されない。例えば、他の例で、イオン注入パターン(図示してない)を形成して、これをイオン注入マスクにして第１導電型連結領域１４７を形成することもできる。
【００４４】
すなわち、第１実施例のように、コンタクト形成部にだけ局所的にN+ドーピングをした理由は、暗信号を最小化しながらオーミックコンタクト形成を円滑にさせるためである。従来技術のように、トランスファトランジスタソース部全体をN+ドーピングする場合、基板表面のダングリングボンドによって暗信号が増加することがある。
【００４５】
その次に、前記第１基板１００上に層間絶縁層１６０を形成して、配線１５０aを形成することができる。前記配線１５０aは、第１メタルコンタクト１５１a、第１メタル１５１、第２メタル１５２、第３メタル１５３を含みうるがこれに限定されない。
【００４６】
つづいて、図２に図示されているように、第２基板５０に第１不純物領域７１を形成する。
【００４７】
前記第２基板５０は、低濃度のn型不純物にドーピングされたn型結晶質シリコンで形成されることができて、前記第２基板５０上に酸化膜が更に形成されることもできる。
【００４８】
前記第１不純物領域７１は、前記第２基板５０上に第１フォトレジストパターン６１を形成して、p型不純物を第１イオン注入工程を行って形成する。
【００４９】
つづいて、前記第１フォトレジストパターン６１を取り除いて、図３に図示されているように、前記第２基板５０上に第２フォトレジストパターン６２を形成して、第２イオン注入工程を行って前記第２基板５０に第２不純物領域７２を形成する。
【００５０】
前記第２不純物領域７２は、高濃度のn型不純物を注入して形成されうる。
【００５１】
この時、前記第２基板５０は、n型結晶質シリコンなので、前記第１不純物領域７１と第２不純物領域７２の間には低濃度のn型不純物が注入された第３不純物領域７３が配置されて、フォトダイオード７０を形成することができる。
【００５２】
この時、前記第２不純物領域７２は、オーミックコンタクトのために形成されうる。
【００５３】
そして、前記第１、第２及び第３不純物領域７１、７２、７３の活性化のために熱処理工程を行うことができる。
【００５４】
本実施例では、前記第２基板５０がn型結晶質シリコンで形成されたが、これに限定されず、前記第２基板５０はp型結晶質シリコンで形成されうる。
【００５５】
本実施例のように、前記第２基板５０がn型基板である場合には、前記第１不純物領域７１及び第２不純物領域７２をイオン注入工程で形成したが、前記第２基板５０がp型基板でる場合には、低濃度のn型不純物が注入された第３不純物領域７３及び高濃度のn型不純物が注入された第２不純物領域７２を形成して、前記フォトダイオード７０を形成することができる。
【００５６】
また、本実施例では、前記フォトダイオード７０が、p型不純物が注入された前記第１不純物領域７１、低濃度のn型不純物が注入された第３不純物領域７３及び高濃度のn型不純物が注入された第２不純物領域７２で形成されるが、これに限定されず、前記フォトダイオード７０は、前記第１不純物領域７１及び第３不純物領域７３だけでも形成されうる。
【００５７】
つづいて、前記第２フォトレジストパターン６２を取り除いて、図４に図示されているように、前記第１基板１００に前記フォトダイオード７０を含む前記第２基板５０をボンディングさせる。
【００５８】
よって、前記金属配線層３０上に前記フォトダイオード７０が形成される。
【００５９】
本実施例では、前記第２基板５０全体に前記フォトダイオード７０が形成されるが、前記第２基板５０の一部分にだけ前記フォトダイオード７０が形成された場合、前記第２基板５０のフォトダイオード７０を除いた領域を取り除くことができる。
【００６０】
そして、図５に図示されているように、前記フォトダイオード７０を貫いて、前記配線M３と繋がる第１コンタクト８１及び第２コンタクト８２を形成する。
【００６１】
図５aは、前記回路層２０、金属配線層３０及びフォトダイオード７０を含む、前記第１基板１００の側断面図を現わしたものであり、図５bは、前記回路層２０、金属配線層３０の配線１５０aが形成された第１基板１００に関する詳細図である。
【００６２】
前記第１及び第２コンタクト８１、８２は、蝕刻工程を行って前記フォトダイオード７０を貫くビアホールを形成した後、前記ビアホールをタングステン(W)、チタン(Ti)、チタンナイトライド(TiN)またはアルミニウム(Al)などの金属物質で埋めて形成することができる。
【００６３】
前記第１コンタクト８１は、前記第１不純物領域７１を貫いて形成されて、前記第２コンタクト８２は、前記第２不純物領域７２を貫いて形成される。
【００６４】
この時、前記第１及び第２コンタクト８１、８２を形成する際、前記第２コンタクト８２は、前記第２不純物領域７２を貫くだけでなく、前記金属配線層３０の一部を貫いて金属配線M３と繋がることができる。
【００６５】
そして、前記第１及び第２コンタクト８１、８２の間に前記フォトダイオード７０が配置されて、前記第１及び第２コンタクト８１、８２の間に形成された前記フォトダイオード７０と隣合うフォトダイオードは対称的に形成されうる。
【００６６】
前記第１不純物領域７１と接する前記第２コンタクト８２は、前記第１不純物領域７１に存在するホールを除去させることができて、前記第２不純物領域７２と接する前記第１コンタクト８１を含む前記配線１５０は、前記フォトダイオード７０で発生された信号を回路領域に送信させることができる。
【００６７】
つづいて、図示されてはないが、前記フォトダイオード７０の上部に電極、カラーフィルタアレイ及びマイクローレンズを形成することができる。
【００６８】
（第２実施例）
図６は、第２実施例によるイメージセンサーの断面図として、配線１５０が形成された第１基板に関する詳細図である。
【００６９】
第２実施例は、前記第１実施例の技術的な特徴を採用することができる。
【００７０】
例えば、第２実施例によれば、トランスファトランジスタ両端のソース及びドレーンの間に電位差があるように素子設計をして、フォトチャージの完全なダンピングが可能になれる。
【００７１】
また、実施例によれば、フォトダイオードと読出し回路の間に電荷連結領域を形成して、フォトチャージの円滑な移動通路を提供することで、暗電流ソースを最小化して、彩度色飽和及び感度の低下を防止することができる。
【００７２】
一方、第２実施例は、第１実施例と違い、電気接合領域１４０の一方の側に第１導電型連結領域１４８が形成された例である。
【００７３】
実施例によれば、P０/N-/P-ジャンクション１４０にオーミックコンタクトのためのN+連結領域１４８を形成することができるが、この時、N+連結領域１４８及びM１Cコンタクト１５１aの形成工程は、漏出源になることがある。なぜなら、P０/N-/P-ジャンクション１４０に逆電圧が印加されたまま動作するので、基板表面に電場が発生することがある。このような電場内部で、コンタクト形成の工程中に発生する結晶欠陷は漏出源になる。
【００７４】
また、N+連結領域１４８をP０/N-/P-ジャンクション１４０表面に形成させる場合、N+/P０ジャンクション１４８/１４５による電場が追加されるので、これもまた漏出源になることがある。
【００７５】
よって、第２実施例は、P０層にドーピングされずに、N+連結領域１４８で構成されたアクティブ領域に第１コンタクトプラグ１５１aを形成して、これをN-ジャンクション１４３と連結させるレイアウトを提示する。
【００７６】
第２実施例によれば、基板表面の電場が発生しなくなるので、これは３次元集積(３-Ｄ Integrated)CISの暗電流減少に寄与することができる。
（第３実施例）
【００７７】
図７は、第３実施例によるイメージセンサーの断面図として、配線１５０が形成された第１基板に関する詳細図である。
【００７８】
第３実施例は、前記第１実施例の技術的な特徴を採用することができる。
【００７９】
例えば、第３実施例によれば、トランスファトランジスタ両端のソース及びドレーンの間に電位差があるように素子設計をすることにより、フォトチャージの完全なダンピングが可能になる。
【００８０】
また、実施例によれば、フォトダイオードと読出し回路の間に電荷連結領域を形成して、フォトチャージの円滑な移動通路を提供することで、暗電流ソースを最小化して、彩度色飽和及び感度の低下を防止することができる。
【００８１】
一方、第３実施例で、前記第１基板１００に読出し回路１２０を形成する段階をもっと具体的に説明する。
【００８２】
まず、前記第１基板１００に第１トランジスタ１２１aと第２トランジスタ１２１bを形成する。例えば、前記第１トランジスタ１２１aと第２トランジスタ１２１bは、それぞれ第１トランスファトランジスタ、第２トランスファトランジスタであることがあるが、これに限定されない。前記第１トランジスタ１２１aと前記第２トランジスタ１２１bは、同時または順次に形成されうる。
【００８３】
以後、前記第１トランジスタ１２１aと前記第２トランジスタ１２１bの間に電気接合領域１４０を形成する。例えば、前記電気接合領域１４０は、ＰＮジャンクション４０であることがあるが、これに限定されない。
【００８４】
例えば、実施例のＰＮジャンクション１４０は、第２導電型エピ (またはウェル)１４１上に形成された第１導電型イオン注入層１４３、前記第１導電型イオン注入層１４３上に形成された第２導電型イオン注入層１４５を含みうる。
【００８５】
例えば、前記ＰＮジャンクション１４０は、図１bのように、ＰＯ１４５/N-１４３/P-１４１ジャンクションであることがあるが、これに限定されない。
【００８６】
以後、前記第２トランジスタ１２１bの一方の側に前記配線１５０と繋がる高濃度の第１導電型連結領域１３１bを形成する。前記高濃度の第１導電型連結領域１３１bは、高濃度のN+イオン注入領域として、第２フローティングディフュージョン領域１３１bの役割をすることができるが、これに限定されない。
【００８７】
実施例での読出し回路部は、チップ上部のフォトダイオードで生成された電子を、回路が形成された基板のN+ジャンクション１３１bに移動させるための部分と、N+ジャンクション１３１bの電子をまたN-ジャンクション１４３に移動させて、４Tr操作が可能になる。
【００８８】
第３実施例で、図７のように、P０/N-/P-ジャンクション１４０とN+ジャンクション１３１bを分離して形成させた理由は次のようである。
【００８９】
例えば、P０/N-/P-Epi１４０のP/N/Pジャンクション１４０にN+ドーピング及びコンタクトを形成させると、N+ジャンクション１３１b及びコンタクトエッチングのダメージによって暗電流が発生するようになるので、これを防止するために、コンタクト形成部であるN+ジャンクション１３１bをP/N/Pジャンクション１４０と分離させてある。
【００９０】
すなわち、P/N/Pジャンクション１４０の表面にN+ドーピング及びコンタクトエッチングが行われれば、漏出源になるので、これを防止するために、N+/P-Epiジャンクション１３１bにコンタクトを形成させた。
【００９１】
信号読出し(Signal Readout)時には、第２トランジスタ１２１bのゲートがオンになるので、チップ上部のフォトダイオード７０で生成された電子がP０/N-/P-Epiジャンクション１４０部を経て、第１フローティングディフュージョン領域１３１aノードに移動されるので、ＣＤＳ(Correlated Double Sampling)が可能になる。
【００９２】
以上で説明しているように、実施例によるイメージセンサーの製造方法は、下部配線を含む回路が形成された第１基板に、フォトダイオードが形成された結晶質第２基板を接合して、ダークの特性を改善し、イメージセンサーの感度を向上させることができる。
【図面の簡単な説明】
【００９３】
【図１ａ】実施例によるイメージセンサーの製造方法の工程断面図である。
【図１ｂ】実施例によるイメージセンサーの製造方法の工程断面図である。
【図２】実施例によるイメージセンサーの製造方法の工程断面図である。
【図３】実施例によるイメージセンサーの製造方法の工程断面図である。
【図４】実施例によるイメージセンサーの製造方法の工程断面図である。
【図５ａ】実施例によるイメージセンサーの製造方法の工程断面図である。
【図５ｂ】実施例によるイメージセンサーの製造方法の工程断面図である。
【図６】実施例によるイメージセンサーの製造方法の工程断面図である。
【図７】実施例によるイメージセンサーの製造方法の工程断面図である。
【符号の説明】
【００９４】
１  回路層、３０  金属配線層、５０  第２基板、６１  第１フォトレジストパターン、６２  第２フォトレジストパターン、７０  フォトダイオード、７１  第１不純物領域、７２  第２不純物領域、７３  第３不純物領域、８１  第１コンタクト、８２  第２コンタクト、１００  第１基板、１１０  素子分離膜、１２０  読出し回路、１２１  トランスファトランジスタ、１２１a  第１トランジスタ、１２１b  第２トランジスタ、１２３  リセットトランジスタ、１２５  ドライブトランジスタ、１２７  セレクトトランジスタ、１３０  イオン注入領域、１３１  フローティングディフュージョン領域、１３１ａ  第１フローティングディフュージョン領域、１３１ｂ  N+ジャンクション、１３３、１３５、１３７  ソース及びドレーン領域、１４０  電気接合領域、１４１  第２導電型ウェル、１４３  第１導電型イオン注入層、１４５  第２導電型イオン注入層、１４７  第１導電型連結領域、１５０、１５０ａ配線、１５１  第１メタル、１５１ａ  第１メタルコンタクト、１５２  第２メタル、１５３  第３メタル  
【図１ａ】
2009071310.tif 000003
【図１ｂ】
2009071310.tif 000004
【図２】
2009071310.tif 000005
【図３】
2009071310.tif 000006
【図４】
2009071310.tif 000007
【図５ａ】
2009071310.tif 000008
【図５ｂ】
2009071310.tif 000009
【図６】
2009071310.tif 000010
【図７】
2009071310.tif 000011