(57)【要約】【課題】消費電力の増加を抑制し、かつ書換え時間を短縮した、メモリ性を有する表示材料層を有するドットマトリクス型表示装置の実現。【解決手段】互いに対向状態で交差する複数の第１ラインおよび複数の第２ラインと、メモリ性を有する表示材料層12と、複数の第１ラインおよび複数の第２ラインの一方を順次選択してスキャンパルスを印加し、他方にスキャンパルスに同期してデータパルスを印加し、表示材料層に画像を書き込む駆動回路28,29と、を備え、駆動回路は、書込み前と書込み後の画像の間に変化のない無変化ラインを検出する共に、無変化ラインの選択をスキップ動作させ、さらにスキップ動作が所定条件を満たした時に、スキップするラインの印加電圧をほかのラインの印加電圧より低くする。【選択図】図１５
2009181106.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向状態で交差する複数の第１ラインおよび複数の第２ラインと、
メモリ性を有する表示材料層と、
前記複数の第１ラインおよび前記複数の第２ラインの一方を順次選択してスキャンパルスを印加し、他方に前記スキャンパルスに同期してデータパルスを印加し、前記表示材料層に画像を書込む駆動回路と、を備え、
前記駆動回路は、書込み前と書込み後の画像の間に変化のない無変化ラインを検出すると共に、前記無変化ラインの選択をスキップ動作させ、さらにスキップ動作が所定条件を満たした時に、スキップするラインの印加電圧をほかのラインの印加電圧より低くする、ことを特徴とする表示装置。
【請求項２】
前記駆動回路は、前記表示材料層に初期階調を表示させるリセット動作を行った後、前記書込みを実行し、前記初期階調が維持されるラインを前記無変化ラインとして検出する、ことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記リセット動作前に初期階調を表示しているラインについては前記リセット動作を行わない、ことを特徴とする請求項２に記載の表示装置。
【請求項４】
前記所定条件は、前記無変化ラインの選択時間が、所定値より高い場合または所定値より低い場合である、ことを特徴とする請求項１〜３のいずれか１項に記載の表示装置。
【請求項５】
互いに対向状態で交差する複数の第１ラインおよび複数の第２ラインと、メモリ性を有する表示材料層と、前記複数の第１ラインおよび前記複数の第２ラインを駆動する駆動回路と、を備え、前記複数の第１および第２ラインの一方を順次選択してスキャンパルスを印加し、他方に前記スキャンパルスに同期してデータパルスを印加し、前記表示材料層に画像を書き込む表示装置の画像書込み方法であって、
書込み前と書込み後の画像の間に変化のない無変化ラインを検出すると共に、前記無変化ラインの選択をスキップ動作させ、さらにスキップ動作が所定条件を満たした時に、スキップするラインの印加電圧をほかのラインの印加電圧より低くする、ことを特徴とする画像書込み方法。
【請求項６】
互いに対向状態で交差する複数の第１ラインおよび複数の第２ラインと、メモリ性を有する表示材料層と、を有するドットマトリクス型表示素子を備え、前記表示材料に、パルス状の駆動電圧を印加して表示状態を制御する表示装置であって、
前記ドットマトリクス型表示素子が初期階調を表示するように初期化するリセット動作を行った後、前記複数の第１ラインおよび前記複数の第２ラインの一方を順次選択してスキャンパルスを印加し、他方に前記スキャンパルスに同期してデータパルスを印加する書込み動作を行い、
前記リセット動作前に初期階調を表示しているラインについては前記リセット動作を行わない、ことを特徴とする表示装置。
【請求項７】
前記ドットマトリクス型表示素子の温度を検出する温度センサと、
前記リセット動作を行った時の時間および検出した温度を記憶するメモリと、
前回の前記リセット動作と今回のリセット動作の間の時間差および温度差を算出する演算回路と、を備え、
前回と今回のリセット動作間の時間差が第１所定値以上または温度差が第２所定値以上の時には、すべてのラインについては前記リセット動作を行う、ことを特徴とする請求項６に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドットマトリクス型表示装置に関し、特にコレステリック液晶のようなメモリ性を有する表示材料層を有するドットマトリクス型表示装置に関する。
【背景技術】
【０００２】
液晶表示素子のようなドットマトリクス型表示素子が、テレビ受像機やコンピュータシステムのモニタとして広く使用されている。ドットマトリクス型表示素子は、平行に配列された複数のスキャンラインと、スキャンラインと垂直に交差するように対向して配置された複数のデータラインとを有し、複数のスキャンラインと複数のデータラインの交差部に画素が形成される。表示する画像の書込みは、スキャンラインに順次スキャンパルスを印加し、スキャンパルスの印加に同期して複数のデータラインに１ライン分のデータを出力することにより行われる。ドットマトリクス型表示素子には、ＰＤＰ、ＥＬ、液晶方式など各種の方式があるが、近年は特に液晶方式が広く使用されている。
【０００３】
近年、各企業および大学などにおいて、電子ペーパーの開発が盛んに進められている。電子ペーパーの利用が期待されている応用分野として、電子書籍を筆頭に、モバイル端末機器のサブディスプレイやＩＣカードの表示部など、多様な応用形態が提案されている。電子ペーパーの有力な方式の１つに、コレステリック液晶がある。コレステリック液晶は、半永久的な表示保持（メモリ性）や鮮やかなカラー表示、高コントラスト、高解像度といった優れた特徴を有している。
【０００４】
コレステリック液晶は、カイラルネマティック液晶とも称されることがあり、ネマティック液晶にキラル性の添加剤（カイラル材）を比較的多く（数十％）添加することにより、ネマティック液晶の分子がらせん状のコレステリック相を形成する液晶である。
【０００５】
図１は、コレステリック液晶の状態を説明する図である。図１の（Ａ）および（Ｂ）に示すように、コレステリック液晶を利用した表示素子１０は、上側基板１１と、コレステリック液晶層１２と、下側基板１３と、有する。コレステリック液晶には、図１の（Ａ）に示すように入射光を反射するプレーナ状態と、図１の（Ｂ）に示すように入射光を透過するフォーカルコニック状態と、があり、これらの状態は、無電界下でも安定してその状態が保持される。
【０００６】
プレーナ状態の時には、液晶分子のらせんピッチに応じた波長の光を反射する。反射が最大となる波長λは、液晶の平均屈折率ｎ、らせんピッチｐから次の式で表される。
【０００７】
λ＝ｎ・ｐ
一方、反射帯域Δλは、液晶の屈折率異方性Δｎにより大きく異なる。
【０００８】
プレーナ状態の時には、入射光が反射するので「明」状態、すなわち白を表示することができる。一方、フォーカルコニック状態の時には、下側基板１３の下に光吸収層を設けることにより、液晶層を透過した光が吸収されるので「暗」状態、すなわち黒を表示することができる。
【０００９】
次に、コレステリック液晶を利用した表示素子の駆動方法を説明する。
【００１０】
図２は、一般的なコレステリック液晶の電圧−反射特性の一例を示している。横軸は、コレステリック液晶を挟む電極間に所定のパルス周期で印加されるパルス電圧の電圧値（Ｖ）を表し、縦軸はコレステリック液晶の反射率（％）を表している。図２に示す実線の曲線Ｐは、初期状態がプレーナ状態のコレステリック液晶の電圧−反射率特性を示し、破線の曲線ＦＣは、初期状態がフォーカルコニック状態のコレステリック液晶の電圧−反射率特性を示す。
【００１１】
図２において、電極間に所定の高電圧ＶＰ１００（例えば±３６Ｖ）を印加して、コレステリック液晶中に相対的に強い電界を発生させると、液晶分子のらせん構造は完全にほどけて、すべての分子が電界の方向に従うホメオトロピック状態になる。次に、液晶分子がホメオトロピック状態の時に、印加電圧をＶＰ１００から所定の低電圧（例えば、ＶＦ０＝±４Ｖ）に急激に低下させて、液晶中の電界を急激にほぼゼロにすると、液晶のらせん軸は電極に垂直になり、らせんピッチに応じた光を選択的に反射するプレーナ状態になる。
【００１２】
一方、電極間に所定の低電圧ＶＦ１００ｂ（例えば、±２４Ｖ）を印加し、コレステリック液晶中の相対的に弱い電界を発生させると、液晶分子のらせん構造が完全には解けない状態になる。この状態において、印加電圧をＶＦ１００ｂから低電圧ＶＦ０に急激に低下させて、液晶中の電界を急激にほぼゼロにするか、あるいは強い電界を印加し緩やかに電界を除去した場合は、液晶分子のらせん軸が電極に平行になり、入射光を透過するフォーカルコニック状態になる。
【００１３】
また、中間的な強さの電界を印加し、急激に電界を除去すると、プレーナ状態とフォーカルコニック状態が混在し、中間調の表示が可能となる。
【００１４】
ここで、図２に示す曲線Ｐにおいて、破線枠Ａ内では、印加する電圧パルスの電圧値を高くするに従ってフォーカルコニック状態の割合を増加させてコレステリック液晶の反射率を低下させることができる。また、図２に示す曲線ＰおよびＦＣにおいて、破線枠Ｂ内では、印加する電圧値を低くするに従って増加させてコレステリック液晶の反射率を低下させることができる。
【００１５】
中間調を表示するためには、Ａ領域またはＢ領域を利用する。Ａ領域を利用する場合には、画素を初期化してプレーナ状態にした後に、ＶＦ０とＶＦ１００ａの間の電圧パルスを印加して一部をフォーカルコニック状態にする。また、Ｂ領域を利用する場合には、画素を初期化してフォーカルコニック状態にした後に、ＶＦ１００ｂとＶＰ０の間の電圧パルスを印加して一部をプレーナ状態にする。
【００１６】
以上説明した電圧応答特性に基づく駆動方法の原理を、図３および図４を参照して説明する。図３の（Ａ）、図４の（Ａ）および（Ｃ）は電圧パルスの波形を示す。図３の（Ｂ）、図４の（Ｂ）および（Ｄ）は、図３の（Ａ）、図４の（Ａ）および（Ｃ）の電圧パルスをそれぞれ印加した時のパルス応答特性を示す。図３の（Ａ）は、電圧値が±３６Ｖで、パルス周期が数十ｍｓの電圧パルスを示す。図４の（Ａ）は、オン（ＯＮ）時の電圧値が±２０Ｖで、オフ（ＯＦＦ）時の電圧値が±１０Ｖで、パルス周期が２ｍｓの電圧パルスを示す。図４の（Ｃ）は、オン（ＯＮ）時の電圧値が±２０Ｖで、オフ（ＯＦＦ）時の電圧値が±１０Ｖで、パルス周期が１ｍｓの電圧パルスを示す。図３の（Ｂ）、図４の（Ｂ）および（Ｄ）において、横軸は電圧（Ｖ）を表し、縦軸は反射率（％）を表す。図３の（Ｂ）の電圧−反射率特性は、図２の曲線ＰおよびＦＣを模式化して示し、図４の（Ｂ）および（Ｄ）の電圧−反射率特性は、図２の曲線Ｐのみを模式化して示す。ここで使用する電圧パルスは、液晶の駆動パルスとしてよく知られているように、分極による表示の劣化を防止するために、正極性と負極性のパルスを組み合わせている。
【００１７】
図３の（Ａ）および（Ｂ）に示すように、パルス周期が大きい場合には、初期状態がプレーナ状態だと、電圧をある範囲に上げると、フォーカルコニック状態となり、さらに電圧を上げると、再度プレーナ状態となる。初期状態がフォーカルコニック状態だと、パルス電圧を上げるにつれて次第にプレーナ状態になる。
【００１８】
パルス周期が大きい場合に、初期状態がプレーナ状態とフォーカルコニック状態のいずれでも必ずプレーナ状態になるパルス電圧は、図３の（Ｂ）では±３６Ｖである。また、この中間のパルス電圧では、プレーナ状態とフォーカルコニック状態が混在した状態になり、中間調が得られる。
【００１９】
一方、図４の（Ａ）および（Ｂ）に示すように、パルス周期が２ｍｓの場合には、初期状態がプレーナ状態では、パルス電圧が±１０Ｖでは反射率変化しないが、それ以上大きな電圧なるとプレーナ状態とフォーカルコニック状態が混在した状態になり、反射率が低下する。反射率の低下量は電圧が大きくなるに従って大きくなるが、±３６Ｖよりさらに大きな電圧なると反射率の低下量は一定となる。これは、初期状態がプレーナ状態とフォーカルコニック状態が混在した状態でも同じである。従って、初期状態がプレーナ状態である場合に、パルス周期が２ｍｓでパルス電圧が±２０Ｖの電圧パルスを１回印加すると、反射率はある程度低下する。このようにしてプレーナ状態とフォーカルコニック状態が混在した状態で反射率が少し低下した状態で、パルス周期が２ｍｓでパルス電圧が±２０Ｖの電圧パルスをさらに印加すると、反射率はさらに低下する。これを繰り返すと、反射率は所定値まで低下する。
【００２０】
図４の（Ｃ）および（Ｄ）に示すように、パルス周期が１ｍｓの場合には、パルス周期が２ｍｓの場合と同様に、電圧パルスを印加することにより反射率が低下するが、反射率の低下具合はパルス周期が２ｍｓの場合と比べて小さい。
【００２１】
以上のことから、数十ｍｓのパルス周期で３６Ｖのパルスを印加すればプレーナ状態になり、２ｍｓ程度のパルス周期で十数Ｖから２０Ｖ程度のパルスを印加すればプレーナ状態からプレーナ状態とフォーカルコニック状態が混在した状態になって反射率が低下し、反射率の低下量は、パルスの累積時間に関係すると考えられる。
【００２２】
そこで、コレステリック液晶表示素子では、第１ステップにおいて書き換える画素にパルス周期数十ｍｓの±３６Ｖの初期化パルスを印加してプレーナ状態にし、次の第２ステップでは、中間調にする画素に狭いパルス周期の約±２０．０Ｖの階調パルスを印加し、その累積印加時間を中間調のレベルに応じた値にする。言い換えれば、この表示方法は、図２の領域Ａを利用して中間調レベルを表示する。なお、第１ステップで初期化する動作をリセット動作と称し、第２ステップで中間調にする動作を書込み動作と称する場合がある。
【００２３】
上記の説明では、初期化状態がプレーナ状態の場合を説明したが、初期化状態がフォーカルコニック状態で、第１ステップにおいてフォーカルコニック状態に初期化した後、第２ステップで中間調にする画素に狭いパルス周期の約±２０．０Ｖの階調パルスを印加して、プレーナ状態とフォーカルコニック状態が混在した状態にすることにより中間調を表示することも可能である。なお、以下の説明では、初期化状態がプレーナ状態の場合を例として説明を行う。
【００２４】
表示素子では、表示材料層の一方の面に互いに平行な複数のスキャン電極を設け、表示材料層の他方の面に前記複数のスキャン電極と交差する互いに平行な複数のデータ電極を対向して設け、スキャン電極とデータ電極の交差部分に画素が形成される。ここでは、スキャン電極をスキャンライン、データ電極をデータラインと称する。表示素子では、コモンドライバがスキャンラインにスキャンパルスを印加し、セグメントドライバがデータラインにデータパルスを印加する。ドライバは、汎用のＳＴＮドライバを使用することが、コストの点からも好ましい。
【００２５】
第１ステップでは、全スキャンラインと全データラインに同時にリセットパルスが印加される。図５の（Ａ）は、上記のコレステリック液晶を利用した表示装置で、第１ステップのリセット動作時に、全画素を初期化するために、セグメントドライバおよびコモンドライバから出力されるパルスの電圧を示し、図５の（Ｂ）は（Ａ）の場合の液晶印加電圧を示す。セグメントドライバは、前半（正極フェーズ）には、オン（ＯＮ）およびオフ（ＯＦＦ）のラインに３６Ｖを、後半（負極フェーズ）には、オン（ＯＮ）およびオフ（ＯＦＦ）のラインに０Ｖを出力する。オフのラインは無いので、前半にはすべてのデータラインに３６Ｖが印加され、後半にはすべてのデータラインに０Ｖが印加される。また、コモンドライバは、前半には、オンのラインに０Ｖを、オフのラインに３６Ｖを、後半には、オンのラインに３６Ｖを、オフのラインに０Ｖを出力する。オフのラインは無いので、前半にはすべてのスキャンラインに０Ｖが印加され、後半にはすべてのスキャンラインに３６Ｖが印加される。従って、前半にはすべての画素に＋３６Ｖが、後半にはすべての画素に−３６Ｖが印加される。
【００２６】
第２ステップでは、画素ごとに階調レベルを設定するため、１本のスキャンラインにスキャンパルスを印加している時に、全データラインにデータパルスを印加することにより、１スキャンライン内の画素への電圧パルスの印加が行われる。以下、スキャンパルスを印加するスキャンラインを順次シフトしながら全スキャンラインの画素への電圧パルスの印加が終了する。
【００２７】
第２ステップでは、１本のスキャンラインにスキャンパルスに対応する選択スキャン電圧が印加される間、他のスキャンラインには非選択スキャン電圧が印加される。また、階調書込みを行う画素のデータラインにはデータパルスに対応する選択データ電圧が印加され、階調書込みを行わない画素のデータラインには非選択データ電圧が印加される。従って、選択スキャン電圧と選択データ電圧が印加された画素、非選択スキャン電圧と選択データ電圧が印加された画素、非選択スキャン電圧と選択データ電圧が印加された画素、および非選択スキャン電圧と非選択データ電圧が印加された画素が存在することになる。選択スキャン電圧と選択データ電圧が印加された画素のみで反射率（階調）が低下し、他の３種類の画素では反射率（階調）が低下しないように、選択スキャン電圧、非選択スキャン電圧、選択データ電圧および非選択データ電圧を設定する必要がある。
【００２８】
図６の（Ａ）は、上記のコレステリック液晶を利用した表示装置で、第２ステップの書込み動作時に、セグメントドライバおよびコモンドライバから出力されるパルスの電圧を示し、図６の（Ｂ）は（Ａ）の場合の液晶印加電圧を示す。
【００２９】
図７は、図６の（Ａ）の場合に、セグメントドライバおよびコモンドライバから出力されるパルスの波形を示す。
【００３０】
セグメントドライバには、Ｖ０として２０Ｖが、Ｖ２１ＳおよびＶ３４Ｓとして１０Ｖが、供給され、ベース電圧は１０Ｖで、正極フェーズ（ＦＲ＝１）（前半）ではＶ０のパルスが、負極フェーズ（ＦＲ＝０）（後半）では０Ｖのパルスが、出力される。
【００３１】
コモンライバには、Ｖ０として２０Ｖが、Ｖ２１Ｃとして１５Ｖが、Ｖ３４１Ｃとして５Ｖが、供給され、正極フェーズ（ＦＲ＝１）では、ベース電圧は１５Ｖで０Ｖのパルスが、負極フェーズ（ＦＲ＝０）では、ベース電圧は５Ｖで２０Ｖのパルスが、出力される。なお、正と負のパルスを印加するのは、分極などによる液晶の劣化を防止するためである。
【００３２】
図７のようなパルスが印加されることにより、図６の（Ｂ）に示すように、スキャンラインが選択状態（コモンがオン）で、データラインも選択状態（セグメントがオン）では、正極フェーズ（ＦＲ＝１）（前半）においては２０Ｖが、負極フェーズ（ＦＲ＝０）（後半）では−２０Ｖが印加される。スキャンラインが選択状態（コモンがオン）で、データラインが非選択状態（セグメントがオフ）では、正極フェーズ（ＦＲ＝１）においては１０Ｖが、負極フェーズ（ＦＲ＝０）では−１０Ｖが印加される。スキャンラインが非選択状態（コモンがオフン）で、データラインが選択状態（セグメントがオン）では、正極フェーズ（ＦＲ＝１）においては５Ｖが、負極フェーズ（ＦＲ＝０）では−５Ｖが印加される。スキャンラインが非選択状態（コモンがオフン）で、データラインが非選択状態（セグメントがオフ）では、正極フェーズ（ＦＲ＝１）においては−５Ｖが、負極フェーズ（ＦＲ＝０）では５Ｖが印加される。
【００３３】
従って、選択状態のスキャンラインの各画素に印加される電圧パルスの波形は図８の（Ａ）に示すようになり、非選択状態のスキャンラインの各画素に印加される電圧パルスの波形は図８の（Ｂ）に示すようになり、どちらの場合も、選択状態のデータラインの波形を実線で、非選択状態のデータラインの波形を点線で示す。図４の（Ｂ）に示すように、パルス周期が２ｍｓの電圧パルスの場合、電圧が±２０Ｖでは液晶の状態、すなわち反射率が変化するが、電圧が±１０Ｖでは反射率は変化しないので、上記のような波形であれば、スキャンラインとデータラインの両方がオンの場合に、階調パルスによる書き込みが行われ、それ以外の場合には書き込みは行われないことになる。実際にはクロストークの問題があるが、本発明には直接関係しないので、説明は省略する。
【００３４】
上記のように、表示装置において実際に印加される電圧パルスは図８に示すような波形であるが、以下の記載では説明を簡単にするために、０Ｖを中心にして対称な正負のパルスで表す場合がある。また、オフ（ＯＦＦ）パルスの電圧は、書き込みが行われないようなレベルに設定されるものとし、パルスの電圧は、オン（ＯＮ）パルスの電圧を指すものとする。
【００３５】
コレステリック液晶による多階調表示方法については各種の駆動方法が提案されている。コレステリック液晶の多階調表示の駆動方法は、ダイナミック駆動とコンベンショナル駆動の２つの方法に分けられる。
【００３６】
特許文献１は、ダイナミック駆動法を記載している。しかし、ダイナミック駆動法は、駆動波形が複雑なため、複雑な制御回路およびドライバＩＣを必要とし、パネルの透明電極も低抵抗ものが必要であるため、製造コストが高くなるという問題がある。また、ダイナミック駆動法は、消費電力も大きいという問題がある。
【００３７】
非特許文献１は、コンベンショナル駆動法を記載している。非特許文献１は、液晶特有の累積時間を利用し、短いパルスを印加する回数を調整することで、徐々にプレーナ状態からフォーカルコニック状態へ、あるいはフォーカルコニックからプレーナ状態へ準動画レートの比較的高速で駆動する方法を記載している。しかし、非特許文献１に記載された駆動方法では、汎用のドライバＩＣが使用できず、表示品質にも問題があった。
【００３８】
コンベンショナル駆動法で累積時間を利用して階調を設定する場合、短いパルスの印加回数を調整する方法と、パルス周期Ｗを異ならせる方法がある。パルス周期を異ならせる方法の方が、短いパルスの印加回数を調整するよりも、消費電力を抑制する上では有利である。さらに、パルス周期とパルスの印加回数の両方でパルス印加の累積時間を変える方法もある。図９はそのような方法における電圧パルスの例を示す図であり、電圧パルスとそれを印加することにより変化する階調状態を示す。
【００３９】
図９の（Ａ）は、第１ステップで使用する初期化パルスであり、パルス電圧が±３６Ｖで、比較的大きなパルス周期を有する。このパルスを印加することにより、画素の液晶はプレーナ状態になり、最大の階調状態になる。図９の（Ｂ）から（Ｄ）は、第２ステップで使用する第１から第３階調パルスであり、それぞれパルス電圧は±２０Ｖであるが、第１から第３階調パルスの順にパルス周期が狭くなる。図９の（Ｂ）から（Ｄ）のパルスを印加すると、画素内で液晶は一部がプレーナ状態からフォーカルコニック状態に変化して階調が低下し、階調の低下具合は、（Ｂ）から（Ｄ）になるに従って小さくなる。言い換えれば、（Ｂ）から（Ｄ）のパルスを印加すると、相対的に低階調、中程度の階調、高階調になる。ここでは、（Ｂ）を低階調パルス、（Ｃ）を中階調パルス、（Ｄ）を高階調パルスと称する。これでは（Ｂ）から（Ｄ）のパルスのいずれかを印加するかまたはいずれも印加しないというだけでは４階調を表現できるだけであるが、図９に示す３種類のパルスを組み合わせることも可能である。例えば、周期Ｔをｎ個合わせて１ライン周期ｎＴとし、各周期Ｔにおけるパルス周期を選択することにより、多数の階調を表現することが可能である。また、階調パルスの印加を複数のフレームで行い、各フレームで（Ｂ）から（Ｄ）のパルスのいずれかを印加するかまたはいずれも印加しないという選択を行うことにより、多数の階調を表現することが可能である。
【００４０】
図１から図９を参照して説明したコンベンショナル駆動法を採用することにより、他の駆動方法を使用した表示素子に比べて大幅な省電力化が可能である。
【００４１】
いずれにしろ、コレステリック液晶表示素子の表示方法は、ツイストネマティック液晶などを使用する通常の液晶表示素子とは大きく異なり、それに応じて駆動方法も大きく異なる。
【００４２】
以上説明したように、コレステリック液晶を用い、コンベンショナル駆動法を採用した電子ペーパー（表示素子）は、高いメモリ性、鮮やかなカラー表示、低消費電力駆動という他にはない大きな利点を有するが、応答速度が遅いため、書換えに長時間を要するという問題があった。
【００４３】
特許文献２および３は、メモリ性を有する強誘電性液晶を使用した液晶表示装置において、書換えの前後で変化しないラインは書換えを行わず、変化するラインのみ書換えることにより、書換えに要する消費電力を低減し、書換えに要する時間を短縮する構成を記載している。また、特許文献２は、前回書換え時からの経過時間が長い場合および前回書換え時の温度との差が大きい場合には、画像が不均一になるのを防止するため、全面を書換えることを記載している。
【００４４】
しかし、特許文献２および３に記載された書換え方法では、省電力化が不十分であるという問題があった。また、特許文献２および３が記載しているのは強誘電性液晶を使用した液晶表示装置であり、コンベンショナル駆動法については何ら記載しておらず、リセット動作および書き込み動作については記載していない。
【００４５】
特許文献４および５は、コレステリック液晶表示装置において、フォーカルコニック状態へのリセットを応用した早送りモードを記載している。特許文献４および５に記載された駆動方法は、比較的高いコントラストを得られるが、その分リセット後の書込み動作は汎用ＳＴＮドライバＩＣでは出力が困難な高い電圧を印加する必要があり、さらにはプレーナ状態へ向けた累積書込みになるため、半選択・非選択画素へのクロストークが大きな問題となるほか、細かいパルスを何度も印加するため、消費電力も大きくなるという問題があった。
【００４６】
【特許文献１】特開２００１−２２８４５９号公報
【特許文献２】特開平８−３３４７３９号公報
【特許文献３】特開平２−１２０７９０号公報
【特許文献４】特開２０００−１４７４６６号公報
【特許文献５】特開２０００−１７１８３７号公報
【非特許文献１】Y.-M. Zhu, D-K. Yang, Cumulative Drive Schemes for Bistable Reflective Cohlesteric LCDs, SID 98 DIGEST, pp798-801, 1998
【発明の開示】
【発明が解決しようとする課題】
【００４７】
本出願は、メモリ性を有する表示材料層を有するドットマトリクス型表示装置で、消費電力の増加を抑制し、かつ書換え時間を短縮することを目的とする。
【課題を解決するための手段】
【００４８】
ここに開示する第１の態様のドットマトリクス型表示装置は、ドットマトリクス型表示素子のラインを順次選択する書込み動作において、書込み前と書込み後の画像の間に変化のない無変化ラインがある場合、無変化ラインの選択をスキップし、さらにスキップ部分が所定条件を満たした時に、スキップするラインの印加電圧をほかのラインの印加電圧より低くする、ことを特徴とする。
【００４９】
これにより、無変化ラインはスキップするので書換え時間が短縮されると共に、ほかのラインの印加電圧と同じ印加電圧を、無変化ラインに印加する場合に比べて一層の省電力化が可能である。
【００５０】
開示の技術は、書換えるラインに対して一括してリセット動作を行い、その後コンベンショナル駆動法による書込み動作を行うシーケンスを採用する表示装置に適用するのに適している。リセット動作前に初期階調を表示しているラインについては、リセット動作は必要ないので、リセット動作を行わないようにしてもよい。
【００５１】
ただし、前回のリセット動作から時間が経過している場合や温度差が大きい場合には、表示の均一性を維持するため、たとえ初期階調を表示しているラインについてもリセット動作することが望ましい。そのため、ドットマトリクス型表示素子の温度を検出する温度センサと、リセット動作を行った時の時間および検出した温度を記憶するメモリと、前回のリセット動作と今回のリセット動作の間の時間差および温度差を算出する演算回路と、を設け、前回と今回のリセット動作間の時間差が第１所定値以上または温度差が第２所定値以上の時には、すべてのラインについてはリセット動作を行う構成とする。メモリおよび演算回路は制御回路の一部として実現される。
【００５２】
スキップは、スキップ部分のラインの選択時間を、ほかの部分のラインの選択時間より短くすることにより行う。
【００５３】
表示素子の印加電圧を低くする無変化ラインは、無変化ラインがある程度以上連続している場合であり、好ましくは０Ｖにオフする。この場合、スキャンパルスの印加による書込みと電圧オフが繰り返されることになり、スキャンされない非選択の画素にもクロストーク電圧が常に印加されるため、ドライバＩＣの電圧オフ機能をアサート、ネゲートするたびに非選択画素に微妙なチラツキを生じる。このチラツキが目立つ、または目に疲労感を与えるような周期であると、書換えを行っている時に、ユーザがチラツキを不快に感じる場合が起こり得る。そこで、無変化ラインでの印加電圧の低減（０Ｖ印加）は、書換えとスキップの変化周期が人間の目の感度が相対的に高い周波数帯域に入る場合には行わないようにする。具体的には、連続してスキップするラインの選択時間が、所定値（例えば１６．７ｍｓ）より高く、所定値（例えば１秒）より低い場合には、行わない。逆に言えば、連続してスキップするラインの選択時間が、１６．７ｍｓ未満、または１秒以上の場合には、スキップ中は電圧オフを実行する。この１６．７ｍｓは、周波数６０Ｈｚの逆数であり、６０Ｈｚは動画表示のフレーム周波数であり、これ以上の周波数であれば目の感度は非常に低くなる。そのため、１６．７ｍｓ以下の時間のチラツキであれば、人間の目にはチラツキは気にならない。また、１秒以上の長い選択時間であれば、ゆっくりしたチラツキとなるため、逆に人間の目には気にならなくなる。このように、スキップ可能なラインを検出し、さらにスキップの時間に応じて印加電圧を低減が可能であるか判定することにより、少なくとも書換え時間の短縮が行え、さらに条件が満たされれば書換え時間の短縮と消費電力の低減の両方が実現できる。
このスキップの速度は，制御回路のスペックに依存する。安価なマイコンやＰＬＤで構成する場合は，処理速度の制約から，スキップの速度の上昇がある程度の範囲にとどまる場合がある。スペックが十分な制御回路の場合は，スキップの速度を動画レートほどに速めることも可能である。
【００５４】
汎用ドライバＩＣは、モード設定によりセグメントドライバとコモンドライバのいずれかで動作するものが広く使用されている。このようなドライバＩＣを使用し、モードを切り換え可能にすれば、スキャンパルスを印加するラインを、複数の第１ラインと複数の第２ラインの間で切り換え可能であるように構成できる。これにより、縦書きと横書きが存在する場合に、書換えラインの選択の自由度が向上する。
【００５５】
開示の技術は、表示材料がコレステリック液晶である表示素子に適用するのに特に適している。その場合、プレーナ状態で異なる反射光を反射する複数の層を積層した積層構造とすることで、カラー表示素子が実現できる。
【００５６】
なお、特許文献２および３は、コレステリック液晶を記載しておらず、リセット動作により初期階調状態にした後、書込み動作により所望の階調状態にするコンベンショナル駆動法については何ら記載していない。
【００５７】
特許文献４および５は、書換え部分を一括してリセットするリセット動作については記載していない。
【発明の効果】
【００５８】
本出願によれば、書換え時間が短く、消費電力も小さいドットマトリクス型表示装置が実現される。
【発明を実施するための最良の形態】
【００５９】
図１０は、実施形態で使用する表示素子１０の構成を示す図である。図１０に示すように、この表示素子１０は、見る側から順番に、青（ブルー）用パネル１０Ｂ、緑（グリーン）用パネル１０Ｇ、および赤（レッド）用パネル１０Ｒの３枚のパネルが積層されており、レッド用パネル１０Ｒの下側には光吸収層１７が設けられている。パネル１０Ｂ、１０Ｇおよび１０Ｒは、同じ構成を有するが、パネル１０Ｂは反射の中心波長が青色（約４８０ｎｍ）、パネル１０Ｇは反射の中心波長が緑色（約５５０ｎｍ）、パネル１０Ｒは反射の中心波長が赤色（約６３０ｎｍ）になるように、液晶材料およびカイラル材が選択され、カイラル材の含有率が決定されている。パネル１０Ｂ、１０Ｇおよび１０Ｒは、青層用制御回路１８Ｂ、緑層用制御回路１８Ｇおよび赤層用制御回路１８Ｒで、それぞれ駆動される。
【００６０】
図１１は、図１０の表示素子１０を構成する３枚のパネル１０Ｂ、１０Ｇ、１０Ｒのうちの１枚のパネル１０Ａの基本構成を示す図である。３枚のパネル１０Ｂ、１０Ｇ、１０Ｒは、反射波長以外はほぼ共通の構成を有する。実施形態で使用するパネルについて、図１１を参照して説明する。
【００６１】
図１１に示すように、表示素子１０Ａは、上側基板１１と、上側基板１１の表面に設けられた上側電極層１４と、下側基板１３の表面に設けられた下側電極層１５と、シール材１６と、を有する。上側基板１１と下側基板１３は、電極が対向するように配置され、間に液晶材料を封入した後シール材１６で封止される。なお、液晶層１２内にスペーサが配置されるが図示は省略している。上側電極層１４と下側電極層１５の電極には、駆動回路１８から電圧パルス信号が印加され、それにより液晶層１２に電圧が印加される。液晶層１２に電圧を印加して、液晶層１２の液晶分子をプレーナ状態またはフォーカルコニック状態にして表示を行う。前述のように、この表示素子１０Ａは、メモリ性を有しており、プレーナ状態およびフォーカルコニック状態は、パルス電圧の印加を停止した後も維持される。
【００６２】
上側基板１１と下側基板１３は、いずれも透光性を有しているが、パネル１０Ｒの下側基板１３は不透光性でもよい。透光性を有する基板としては、ガラス基板があるが、ガラス基板以外にも、ＰＥＴ（ポリエチレンテレフタレート）やＰＣ（ポリカーボネート）などのフィルム基板を使用してもよい。
【００６３】
上側電極層１４と下側電極層１５の電極の材料としては、例えば、インジウム錫酸化物(ITO: Indium Tin Oxide)が代表的であるが、その他インジウム亜鉛酸化物(IZO: Indium Zic Oxide)などの透明導電膜を使用することが可能である。
【００６４】
上側電極層１４の透明電極は、上側基板１１上に互いに平行な複数の帯状の上側透明電極として形成され、下側電極層１５の透明電極は、下側基板１３上に互いに平行な複数の帯状の下側透明電極として形成されている。そして、上側基板１１と下側基板１３は、基板に垂直な方向から見た時に、上側電極と下側電極が交差するように配置され、交差部分に画素が形成される。電極上には絶縁性のある機能膜が形成される。機能膜は、液晶表示素子の電極間の短絡を防止したり、ガスバリア層として液晶表示素子の信頼性を向上させる機能を有する薄膜である。この薄膜が厚いと駆動電圧を高くする必要があり、汎用ＳＴＮドライバで駆動回路を構成するのが難しくなる。逆に、薄膜がないとリーク電流が流れるため、消費電力が増大するという問題を生じる。ここでは、薄膜は比誘電率が約５であり、液晶よりもかなり低いため、薄膜の厚さは約０．３μｍ以下とするのが適している。
【００６５】
なお、この絶縁性薄膜は、ＳｉＯ2の薄膜、あるいは配向安定化膜として知られているポリイミド樹脂、アクリル樹脂などの有機膜で実現できる。
【００６６】
上記のように、液晶層１２内にスペーサが配置され、上側基板１１と下側基板１３の間隔、すなわち液晶層１２の厚さを一定にする。スペーサは、一般に樹脂製または無機酸化物製の球体であるが、基板表面に熱可塑性の樹脂をコーティングした固着スペーサを使用することも可能である。このスペーサによって形成されるセルギャップは３．５μｍ〜６μｍの範囲が適正である。セルギャップがこの値より小さいと反射率が低下して暗い表示になり、逆のこの値より大きいと駆動電圧が上昇して汎用ドライバＩＣによる駆動が困難になる。
【００６７】
液晶層１２を形成する液晶組成物は、ネマティック液晶混合物にカイラル材を１０〜４０重量％（ｗｔ％）添加したコレステリック液晶である。ここで、カイラル材の添加量は、ネマティック液晶成分とカイラル材の合計量を１００ｗｔ％とした時の値である。
【００６８】
ネマティック液晶としては、従来から公知の各種のものを使用可能であるが、誘電率異方性（Δε）が１５〜５０の範囲の液晶材料であることが望ましい。誘電率異方性がこの範囲より低すぎると、駆動電圧が高くなってしまい、逆にこの範囲より高すぎると駆動電圧自体は低下するが比抵抗が小さくなり、特に高温時の消費電力が増大し、素子としての安定性や信頼性が低下し、画像欠陥、画像ノイズが発生しやすくなる。誘電率異方性が１５以上であれば、駆動電圧が比較的低くなり、２０以上であれば、使用可能なカイラル材の選択範囲が広くなる。
【００６９】
また、屈折率異方性（Δｎ）は、０．１８〜０．２４であることが望ましい。屈折率異方性が、この範囲より小さいと、プレーナ状態の反射率が低くなり、明るさの不足した暗い表示となり、この範囲より大きいと、フォーカルコニック状態での散乱反射が大きくなるため、色純度とコントラストが不足したぼやけた表示となってしまうのに加えて、粘度も高くなり、応答速度が低下する。粘度は低い方が低温時の電圧上昇やコントラスト低下を抑制できる。
【００７０】
図１２は、実施形態の表示装置の全体構成を示す図である。表示素子１０は、Ａ４判ＸＧＡ仕様で、１０２４×７６８画素を有する。電源２１は、例えば３Ｖ〜５Ｖの電圧を出力する。昇圧部２２は、ＤＣ−ＤＣコンバータなどのレギュレータにより、電源２１からの入力電圧を３６Ｖ〜４０Ｖに昇圧する。この昇圧レギュレータは、専用ＩＣが広く使用されており、そのＩＣにはフィードバック電圧を設定することにより、昇圧電圧を調整する機能を有している。従って、抵抗による分圧などにより生成した複数の電圧を選択してフィードバック端子に供給するように構成することで、昇圧電圧を変化させることが可能である。
【００７１】
電圧切替部２３は、抵抗分割などにより各種の電圧を生成する。電圧切替部２３におけるリセット電圧と階調書込み電圧のスイッチングには、高耐圧のアナログスイッチを用いてもよいが、トランジスタによる単純なスイッチング回路を使用することも可能である。電圧安定部２４は、電圧切替部２３から供給される各種の電圧を安定化させるために、オペアンプのボルテージフォロア回路を使用することが望ましい。オペアンプは、容量性負荷に対して強い特性を有するものを使用するのが望ましい。なお、オペアンプに接続する抵抗を切り替えることにより増幅率を切り替える構成が広く知られており、この構成を使用すれば、電圧安定部２４から出力する電圧を容易に切り替えることが可能である。
【００７２】
原振クロック部２５は、動作の基本となる基本クロックを発生する。分周部２６は、基本クロックを分周して、後述する動作に必要な各種クロックを生成する。
【００７３】
制御回路２７は、基本クロック、各種クロックおよび画像データＤに基づいて制御信号を生成して、コモンドライバ２８およびセグメントドライバ２９に供給する。制御回路２７は、マイクロコンピュータやＦＰＧＡなどで実現される。
【００７４】
コモンドライバ２８は１０２４本のスキャンラインを駆動し、セグメントドライバ２９は７６８本のデータラインを駆動する。ＲＧＢの各画素に与える画像データが異なるため、セグメントドライバ２９は各データラインを独立して駆動する。コモンドライバ２８は、ＲＧＢのラインを共通に駆動する。これにより、コモンドライバを１個にすることができ、部品点数を低減できるという利点が得られるが、後述するように、ＲＧＢの各パネルのスキャンラインを独立に駆動可能なように、ＲＧＢの各パネルごとにコモンドライバを設けることも可能である。
【００７５】
この実施形態では、ドライバＩＣは、汎用の２値出力のＳＴＮドライバを使用した。利用可能な汎用ＳＴＮドライバは、様々なものが使用可能である。
【００７６】
セグメントドライバ２９へ入力する画像データは、フルカラーの原画像を誤差拡散法によりＲＧＢ各１６階調の４０９６色のデータに変換した、４ビットのデータＤ０−Ｄ３である。この階調変換は、高い表示品質を得られる方法が好ましく、誤差拡散法のほかにブルーノイズマスク法などが使用できる。
【００７７】
次に、実施形態における画像の書込み動作を説明する。
【００７８】
実施形態の表示装置の駆動シーケンスは、初期階調を表示するように、画素内のコレステリック液晶を初期化するリセット動作を実行する第１ステップＳ１と、初期階調を変化させる書込み動作を実行する第２ステップＳ２と、を有し、第２ステップＳ２では、７個のサブ電圧パルスＳＢ１からＳＢ７を出力し、階調に応じて印加するサブ電圧パルスを選択し、サブ電圧パルスのエネルギー累積値に応じて階調を設定する。
【００７９】
図１３は、第２ステップＳ２における、各階調における７個のサブ電圧パルスＳＢ１からＳＢ７の選択を示す図である。最上部は階調を示し、１段目が第１ステップＳ１後の階調を示し、２段目から８段目が第２ステップＳ２におけるサブ電圧パルスＳＢ１からＳＢ７の選択と印加後の階調を示す。２段目から８段目では、ＯＮで示された場合に、そのサブ電圧パルスが印加されるように選択される。すべての階調に対して、第１ステップＳ１が行われ、階調１５の状態に初期化される。次の第２ステップＳ２では、例えば、階調１の画素に対しては、ＳＢ１−ＳＢ５、ＳＢ７が選択されて印加される。階調６に対しては、ＳＢ１−ＳＢ４、ＳＢ６が選択されて印加される。階調１４に対しては、ＳＢ３のみが選択されて印加される。
【００８０】
２段目から８段目の右側にはサブ電圧パルスＳＢ１からＳＢ７のパルス特性が示される。例えば、ＳＢ１のパルス周期は２．０ｍｓ、ＳＢ２は１．０ｍｓ、ＳＢ３とＳＢ４は０．５ｍｓ、ＳＢ５は３．０ｍｓ、ＳＢ６は１．５ｍｓ、ＳＢ７は６．０ｍｓで、すべて電圧±２０Ｖの電圧パルスである。
【００８１】
図１４は、第１ステップＳ１における全画素をプレーナ状態にする全面プレーナリセット動作による画面の変化を示す図である。
【００８２】
リセット動作時には、セグメントドライバ２９およびコモンドライバ２８は、図５の（Ａ）に示す電圧を出力する。
【００８３】
第１ステップＳ１を開始する前には、図１４の（Ａ）に示すように画像が表示されている。
【００８４】
第１ステップＳ１を開始時には、セグメントドライバ２９の出力電圧をすべてグランド（ＧＮＤ）レベルにした上で、コモンドライバ２８の全出力ラインを選択状態にする。出力電圧をすべてＧＮＤレベルにするのは、／ＤＳＰＯＦを低（Ｌ）（”０”）にすればよい。
【００８５】
次に極性信号ＦＲを高（Ｈ）（”１”）レベルにした上で、／ＤＳＰＯＦをＨレベルにすると、選択された全ラインに＋３６Ｖが印加され、図１４の（Ｂ）のように全画素がホメオトロピック状態になる。
【００８６】
次に、極性信号ＦＲを低（Ｈ）レベルにして全ラインに印加した電圧を＋３６Ｖから−３６Ｖに反転させる。
【００８７】
この場合の＋３６Ｖと−３６Ｖの印加時間は、表示素子の構成によって適正値が異なるが、本実施形態では、数十ｍｓのパルス周期のパルスとした。
【００８８】
最後に、／ＤＳＰＯＦをＬにして出力を０Ｖにすると、全画素はホメオトロピック状態から、図１８の（Ｃ）に示すプレーナ状態に切り替わる。このようにして全面プレーナリセット動作が終了する。／ＤＳＰＯＦを用いると、ドライバＩＣの短絡回路で強制的に放電するため、表示素子に充放電された放電時間を短くできる。プレーナ状態への遷移は、電圧パルスの急峻性が必要なので、この／ＤＳＰＯＦを用いた強制放電は、サイズが大きな表示素子の場合でも確実にプレーナ状態にリセットすることが可能である。
【００８９】
第２ステップＳ２において、サブ電圧パルスＳＢ１−ＳＢ７は、フレームＦ１からＦ７でそれぞれ選択した画素に印加される。各フレームを開始する前には、電源安定部２４からコモンドライバ２８およびセグメントドライバ２９に、図６の（Ａ）に示したサブ電圧パルスを印加するための電圧が入力される。また、分周部２６は、フレームごとに、サブ電圧パルスのパルス周期に対応するパルスを発生するようなタイミング信号を制御回路２７に出力する。
【００９０】
汎用のＳＴＮドライバを使用してスキャン動作を行い、書込みパルスを印加する構成は広く知られているので、説明は省略する。
【００９１】
図１５は、第１実施形態における書込み動作を説明する図である。
【００９２】
図１５の（Ａ）は、第１ステップＳ１のリセット動作を実行した後の状態を示す図であり、パネル１０の全面が初期階調を示す状態、すなわちプレーナ状態で、最大階調（白）状態を示す。
【００９３】
図１５の（Ａ）の状態から第２ステップを実行し、図１５の（Ｂ）から（Ｄ）に示すように、横書きの文字列を書込む。横書きの文字列の間には白い行間部分があり、行間部分は書込みが終了した後でも最大階調（白）のままである。言い換えれば、リセット動作後と書込み動作後で、表示状態の変化しない無変化ライン部が存在する。従来例では、書込み動作時には、文字列部分および行間部分の全スキャンラインに順にスキャンパルスを印加して書込みを行っており、行間部分（無変化ライン部）についてはスキャンパルスは印加するが、データラインにはオフ（ＯＦＦ）の電圧を印加して階調状態が変化しないようにしていた。
【００９４】
本実施形態では、図１５の（Ｂ）から（Ｄ）に示すように、文字列部分では、従来例と同様にスキャンラインに順にスキャンパルスを印加して書込みを行うが、行間部分（無変化ライン部）については実質的に書込み動作を行わずにスキップする。図１５の（Ｂ）から（Ｄ）の右側において、書込みを行う部分を実線の矢印で、スキップする部分を破線で示す。スキップは、スキップする部分で、コモンドライバ２８に高速のシフトクロックを供給することにより、選択するスキャンラインを短い選択期間でシフトさせる。この時、セグメントドライバ２９はオフ電圧を全データラインに出力するようにする。（コモンドライバはスキップする部分で０Ｖまたは２０Ｖを出力する。）これにより、スキップする部分でのスキャンパルスのシフトは非常に短時間に行われる。また、スキップする部分のスキャンラインに印加されるパルスは非常に短いパルスで、±１０Ｖの電圧あるから、スキップする部分のラインの表示状態は変化しない。
【００９５】
図１６は、書込みパターンの別の例を示す。この場合も、図１６の（Ａ）に示すように、パネル１０の全面を最大階調（白）に初期化した後、図１６の（Ｂ）のようなパターンを書き込む。図１６の（Ｂ）のパターンは、選択パターンの例であり、無変化ライン部が長く連続している。このような場合、無変化ライン部については、上記と同様にスキップするが、スキップする時に、コモンドライバ２８が出力する選択電圧を下げる。例えば、コモンドライバ２８が非選択電圧の１５Ｖまたは５Ｖを出力すれば、スキップする部分のラインに印加される電圧は±５Ｖになる。なお、コモンドライバ２８およびセグメントドライバ２９のＤＳＰＯＦをオフにして両方の出力を０Ｖにすれば、画素の印加電圧は０Ｖになる。これにより、書換え時間の短縮に加えて、書換え電圧をオフにする時間を設ける分、消費電力も低減できる。
【００９６】
ここで、図１６の例ではスキップ部分の印加電圧を０Ｖにしたが、図１５の例では０Ｖにしなかったその理由について、図１７を参照して説明する。
【００９７】
図１７は、図１６の例で、書込み動作とスキップの関係、その場合の駆動電圧の変化、およびチラツキに対応する明るさの変化を示す。図１７に示すような周期で、書込み動作とスキップ、それに伴う電圧オフが繰り返された場合、スキャンされない非選択の画素にもクロストーク電圧が常に印加されるため、ドライバＩＣの電圧オフ機能をアサート、ネゲートするたびに非選択画素に微妙なチラツキを生じる。図１７におけるチラツキは、画面の明るさ変化を示す。このチラツキが目立つ、または目に疲労感を与えるような周期であると、書換えを行っている時に、ユーザがチラツキを不快に感じる場合が起こり得る。そこで、スキップ部分での印加電圧オフは、書換えとスキップの変化周期が人間の目の感度が相対的に低い周波数帯域に入る場合以外は行わないようにする。具体的には、連続してスキップするラインの選択時間が、所定値（例えば１６．７ｍｓ）より高く、所定値（例えば１秒）より低い場合には、印加電圧オフを行わない。逆に言えば、連続してスキップするラインの選択時間が、１６．７ｍｓ未満、または１秒以上の場合には、スキップ中は電圧オフを実行する。
【００９８】
この１６．７ｍｓは、周波数６０Ｈｚの逆数であり、６０Ｈｚは動画表示のフレーム周波数であり、これ以上の周波数であれば目の感度は非常に低くなる。そのため、１６．７ｍｓ以下の時間のチラツキであれば、人間の目にはチラツキは気にならない。また、１秒以上の長い選択時間であれば、ゆっくりしたチラツキとなるため、逆に人間の目には気にならなくなる。このように、スキップ可能なラインを検出し、さらにスキップの時間に応じて印加電圧オフが可能であるか判定する。
【００９９】
図１５の例では、行間部分が狭く、スキップに要する時間が１６．７ｍｓ以上、１秒未満の範囲に入るので、スキップ部分において印加電圧はオフしない。これに対して、図１６の例では、行間部分が広く、スキップに要する時間が１秒以上であるので、スキップ部分において印加電圧をオフする。
【０１００】
図１８は、図１６の例のようにスキップ部分で印加電圧をオフする書込み動作の処理を示すフローチャートである。これらの処理は制御回路２７で行われる。
【０１０１】
ステップ１０１では、原画像を読み込む。
【０１０２】
ステップ１０２では、原画像に対して前述の階調変換処理を行う。
【０１０３】
ステップ１０３では、階調変換処理後の画像をビットプレーンに展開する。図１３に示すように、書込みは７個のサブフレームでサブパルスＳＢ１−ＳＢ７をそれぞれ書込むことにより行われる。図１３に示すように、原画像の各画素の階調値に応じて７個のビットプレーンを形成する。なお、ビットプレーンの代わりにラインバッファが使用される場合もある。
【０１０４】
ステップ１０４では、画像を７個のビットプレーンに対応したフレームバッファに記憶する。
【０１０５】
ステップ１０５では、スキップするライン、すなわち初期階調が維持されるラインを抽出する。
【０１０６】
ステップ１０６では、スキップするラインを示すデータをスキップラインバッファに記憶する。スキップラインバッファは、スキャンライン数のアドレスを有する２ビットのデータバッファで、第１ビットはスキップラインであるかを示し、第２ビットはそのラインが印加電圧オフラインであるかを示す。スキップするラインには”１”のフラグを立てる。
【０１０７】
ステップ１０７では、上記のスキップラインバッファの第１ビットにおける”１”と”０”の周期を計算し、”１”または”０”が連続する時間が前述の条件に合致するラインを印加電圧オフのラインに決定する。
【０１０８】
ステップ１０８では、決定した印加電圧オフのラインに対応するスキップラインバッファの第２ビットに、”１”を立てる。
【０１０９】
なお、上記の例では、スキップラインバッファにスキップラインを示すデータと、印加電圧オフを示すデータを記憶したが、これを別々のバッファにしてもよい。また、１６．７ｍｓと１秒は、表示素子の特性に応じて適宜設定すればよいのは言うまでもない。フレームバッファおよびスキップラインバッファは、制御回路２７内に設けられる。
【０１１０】
書込み動作は、従来と同様に行うが、その際にスキップラインバッファの第１ビットからスキップするラインであるか判定し、更にスキップする場合に第２ビットから印加電圧オフにするか判定し、それに応じた処理を行う。
【０１１１】
上記の例では、書換えを行う場合には、全面を一括して初期化するリセット動作を行った。しかし、リセット動作を行う前の表示状態が初期階調であるラインについては、リセット動作を行う必要はない。次に説明する第２実施形態では、初期階調であるラインはリセット動作を行わない。
【０１１２】
図１９は、第２実施形態におけるリセット動作を説明する図である。
【０１１３】
リセット動作は、書込み動作と異なり、１ラインずつ選択してスキャンするのではなく、複数のラインを同時に選択して実行することが可能である。そのため、スキップは行わない。
【０１１４】
図１９の（Ａ）に示すように、文字列が表示されており、行間部分は初期階調状態である。従って、リセット動作の前後で、行間部分は表示状態が変化しない。言い換えれば、行間部分についてはリセット動作の必要はない。第２実施形態では、行間部分のライン、すなわち初期階調であるラインについてはリセット動作を行わない。すなわち、図１９の（Ｂ）において黒で示す初期階調でない部分を選択してリセット動作を行う。これにより、リセット動作を行うライン数が少なくなるので、消費電力が低減される。
【０１１５】
図２０は、第２実施形態におけるリセット動作を行う場合のタイムチャートであり、１６ラインの文字部分と１６ラインの行間が交互に配置された画像をリセットする場合の例である。言い換えれば、初期階調部分と中間調部分が１６ラインずつ交互に設けられている場合のリセット動作である。
【０１１６】
コモンドライバ２８のＤＳＰＯＦをオフ（Ｌ）にして、ＬＰ−ＣＯＭの１６クロックごとにＤＩＯを”１（Ｈ）”と”０（Ｌ）”の間で変化させる。そして、コモンドライバ２８の７６８ライン分の設定が終了した段階で、セグメントドライバ２９をすべてオン状態にするデータ（３層あるのでＲＤ０−３、ＧＤ０−３、ＢＤ０−３）を設定してＬＰ−ＳＥＧを入力する。なお、セグメントドライバ２９の設定をコモンドライバ２８の設定と並行して行うことも可能である。そして、ＤＳＰＯＦをオンにすると、ＦＲ＝１では、全データラインに＋３６Ｖが、スキャンラインには１６ラインごとに０Ｖと３６Ｖが出力され、１６スキャンラインの画素に＋３６Ｖが印加され、次の１６スキャンラインの画素に０Ｖが印加され、以下同様に１６スキャンラインごとに交互に＋３６Ｖと０Ｖが印加される。次に、ＦＲ＝０に変化させると、全データラインに０Ｖが、スキャンラインには１６ラインごとに３６Ｖと０Ｖが出力され、画素には１６スキャンラインごとに交互に−３６Ｖと０Ｖが印加される。このようにして、１６スキャンラインの画素はリセットされ、次の１６スキャンラインの画素はリセットされずに初期階調状態を維持し、以下同様に１６スキャンラインごとにリセットと維持が繰り返される。
【０１１７】
リセット動作が終了すると、ＤＳＰＯＦを”０”にして、ＤＩＯを”０”にして、コモンドライバ２８にＬＰ−ＣＯＭを入力し、選択状態をクリアする。その後書込み動作を開始する。
【０１１８】
図２１は、第２実施形態おけるリセット動作の処理を示すフローチャートである。これらの処理は制御回路２７で行われる。
【０１１９】
ステップ２０１では、リセット不要ライン情報を読み出す。リセット不要ライン情報は、表示中の画像の初期階調部分を示すデータおよび初期階調部分のリセット動作に関するデータを含み、リセット不要ラインデータメモリに記憶されている。初期階調部分のリセット動作に関するデータは、初期階調部分がリセットされた時の時間（タイマ値）およびその時のパネル温度である。
【０１２０】
ステップ２０２では、パネルの温度を検出する、従って、図１２には示されていないが、パネル１０の温度を検出する温度センサが設けられ、検出した温度はデジタルデータに変換されて制御回路２７に入力される。
【０１２１】
ステップ２０３では、ステップ２０１で読み出した、初期階調部分がリセットされた時の時間から現在までの経過時間が所定時間以上であるか、または初期階調部分がリセットされた時の温度とステップ２０２で検出した温度との差が所定温度差以上であるかを判定し、いずれかであればステップ２０４に進み、何れでもなければステップ２０５に進む。
【０１２２】
温度差が大きいと液晶物性に差異が生じるため、同じ電圧パルスを印加してリセット動作を行っても初期階調状態に差が生じ、前にリセット動作を行った部分と、今回リセット動作を行う部分の継ぎ目が目立つ場合がある。また、リセット動作を行ってから時間が経過すると初期階調状態も経時変化するので、同様に継ぎ目が目立つ場合がある。そのため、経過時間が所定時間以上である場合または温度差が所定温度差以上である場合には、たとえ初期階調状態のラインがあっても全面をリセットする。
【０１２３】
ステップ２０４では、リセット不要ラインをゼロに設定し、ステップ２０６に進む。
【０１２４】
ステップ２０５では、リセット不要ライン情報の初期階調部分を示すデータをリセット不要ラインに設定し、ステップ２０６に進む。
【０１２５】
ステップ２０６では、原画像を読み込み、ビットプレーンに展開して記憶する。
【０１２６】
ステップ２０７では、原画像における初期階調部分を抽出して、ステップ２０２で検出した温度およびその現在のタイマ値と一緒にリセット不要ラインデータメモリに記憶する。これが、次回の書換え時のリセット不要ライン情報になる。なお、リセット不要ライン情報を記憶する場合、リセット不要ラインがゼロであれば、現在の温度とタイマ値を記憶すればよいが、リセット不要ラインが存在する場合には、リセット不要ラインが以前にリセットされた時の温度とタイマ値もそのまま記憶しておくことが望ましい。従って、ラインまたはラインのグループごとに、初期階調であるか、初期階調である場合にはリセットされた時の温度とタイマ値を示すデータを記憶する。もし、全体で温度とタイマ値が１組のみ記憶されるのであれば、少なくともタイマ値について、リセット不要ライン情報のデータ、すなわちもっとも経過時間の大きいタイマ値を記憶することが望ましい。
【０１２７】
ステップ２０８では、ステップ２０４または２０５で設定したリセット不要ライン以外の部分についてリセット動作を実行する。これにより、全面が初期階調状態になる。
【０１２８】
ステップ２０９では、書込み動作を行う。
【０１２９】
上記の第２実施形態では、３層のパネルのスキャンラインを１個のコモンドライバ２８で共通に駆動していたので、３層のパネルで共通の初期階調部分をリセット不要ラインとする。もし、３層のパネルのスキャンラインをそれぞれ独立に駆動できるように３個のコモンドライバ２８を設ければ、各層の初期階調部分をリセット不要ラインとすることができる。図２２は、３個のコモンドライバ２８を設けて３層のパネルのスキャンラインをそれぞれ独立に駆動できるように構成した場合の、リセット動作を説明する図である。
【０１３０】
図２２の（Ａ）は青層パネル１０Ｂの表示状態の変化を、図２２の（Ｂ）は緑層パネル１０Ｇの表示状態の変化を、図２２の（Ｃ）は赤層パネル１０Ｒの表示状態の変化を、示す。図示のように、リセット動作前には、上部には青色の大文字のアルファベットの文字列が、中上部には緑色の小文字のアルファベットの文字列が、中下部には赤色のギリシャ文字の文字列が、下部には黒色の数字の文字列が、表示されている。従って、下部の黒色の数字の文字列は、３層に共通に表示され、それ以外の色の文字は対応する層にのみ表示されている。
【０１３１】
青層パネル１０Ｂでは、上部の青色の大文字のアルファベットの文字列のラインと、下部の黒色の数字の文字列の部分のみに対してリセット動作を行い、ほかのラインはリセット動作を行わない。同様に、緑層パネル１０Ｇでは、中上部の緑色の小文字のアルファベットの文字列のラインと、下部の黒色の数字の文字列の部分のみに対してリセット動作を行い、ほかのラインはリセット動作を行わない。赤層パネル１０Ｒでは、中下部の赤色のギリシャ文字の文字列のラインと、下部の黒色の数字の文字列の部分のみに対してリセット動作を行い、ほかのラインはリセット動作を行わない。図では、リセット動作を行う部分を斜線で示している。これにより、リセット動作で使用する消費電力を一層低減できる。
【０１３２】
前述のように、実施形態のコレステリック液晶表示装置では、モード設定によりセグメントドライバとコモンドライバのいずれかで動作するかの選択が可能な汎用ドライバＩＣを使用して、コモンドライバ２８およびセグメントドライバ２９を実現している。そのため、３層のパネルのスキャンラインをそれぞれ独立に駆動できるように３個のコモンドライバ２８を設け、コモンドライバ２８およびセグメントドライバ２９に供給する信号を切り換え可能に構成しておけば、スキャン方向を縦方向にするか横方向にするかが容易に切り替え可能である。これを応用して、縦書きテキスト表示の場合はスキャンラインを横方向とし、縦方向の行間をスキップする方法とし、横書きテキスト表示の場合はスキャンラインを縦方向とし、横方向の行間をスキップする方法とすると、開示の技術を有効に適用できる。
【０１３３】
さらに、上記の構成であれば、各色層パネルごとに独立してスキャン方向を設定できるので、図２３で説明するようなリセット動作が可能である。
【０１３４】
図２３の（Ａ）は青層パネル１０Ｂの表示状態の変化を、図２３の（Ｂ）は緑層パネル１０Ｇの表示状態の変化を、図２３の（Ｃ）は赤層パネル１０Ｒの表示状態の変化を、示す。図示のように、リセット動作前には、上部と下部には青色のアルファベットの横方向の文字列が、左側と右側には緑色の縦方向の数字列が、中部には赤色のギリシャ文字の横方向の文字列が、表示されている。
【０１３５】
青層パネル１０Ｂでは、上部と下部の青色のアルファベットの横方向の文字列のラインのみに対してリセット動作を行い、ほかのラインはリセット動作を行わない。同様に、緑層パネル１０Ｇでは、左側と右側の緑色の縦方向の数字列のラインのみに対してリセット動作を行い、ほかのラインはリセット動作を行わない。赤層パネル１０Ｒでは、中部の赤色のギリシャ文字の横方向の文字列のラインのみに対してリセット動作を行い、ほかのラインはリセット動作を行わない。図では、リセット動作を行う部分を斜線で示している。
【０１３６】
なお、３層のパネルのスキャンラインが１個のコモンドライバで供給に駆動する場合でも、コモンドライバ２８およびセグメントドライバ２９に供給する信号を切り換え可能に構成しておけば、スキャン方向を縦方向にするか横方向にするか切り替え可能である。ただし、３層のパネルに書き込まれる表示データは共通であるから、縦書きにした場合には、黒表示のみが可能である。
【０１３７】
以上、実施形態を説明したが、各種の変形例が可能であるのは言うまでもない。
【０１３８】
例えば、図１２に示した構成では、スキャンドライバ２８が１０２４本のラインを駆動し、セグメントドライバ２９が７６８本のラインを駆動するように構成したが、スキャンドライバ２８が７６８本のラインを駆動し、セグメントドライバ２９が１０２４本のラインを駆動するように構成することも可能である。これにより、スキャンに要する時間が短くなるので書換え時間を短縮できる。
【０１３９】
また、コレステリック液晶層を有する表示素子を例として説明したが、メモリ性を有するドットマトリクス型の表示素子であれば，記載した技術を好適に適用可能である。
【０１４０】
さらに、プレーナ状態を初期階調状態とする例を説明したが、フォーカルコニック状態を初期階調状態とすることも可能である。
【図面の簡単な説明】
【０１４１】
【図１】図１は、コレステリック液晶の双安定状態（プレーナ状態とフォーカルコニック状態）を説明する図である。
【図２】図２は、パルス電圧によるコレステリック液晶の状態変化を説明する図である。
【図３】図３は、コレステリック液晶に印加する大きな電圧と広いパルス周期のパルスによる反射率の変化を説明する図である。
【図４】図４は、コレステリック液晶に印加する中間電圧と狭い２種類のパルス周期のパルスによる反射率の変化を説明する図である。
【図５】図５は、リセット動作時のドライバ出力電圧と液晶印加電圧を示す図である。
【図６】図６は、書込み動作時のドライバ出力電圧と液晶印加電圧を示す図である。
【図７】図７は、書込み動作時のドライバ出力波形を示す図である。
【図８】図８は、実際に印加される対称パルスの例を示す図である。
【図９】図９は、液晶に印加する初期化パルス、パルス周期の異なる複数の階調パルスの例を示す図である。
【図１０】図１０は、実施形態のカラー表示装置のコレステリック液晶素子の積層構造を示す図である。
【図１１】図１１は、実施形態のカラー表示装置の１枚のコレステリック液晶素子の構造を示す図である。
【図１２】図１２は、実施形態のカラー表示装置の概略構成を示す図である。
【図１３】図１３は、実施形態における第２ステップ（書込み動作）での階調表示を説明する図である。
【図１４】図１４は、実施形態における第１ステップ（リセと動作）での、全面プレーナリセット動作を説明する図である。
【図１５】図１５は、第１実施形態における書込み動作を説明する図である。
【図１６】図１６は、別の表示パターンの書込み動作を説明する図である。
【図１７】図１７は、別の表示パターンの書込み動作における駆動電圧の変化を明るさの変化（チラツキ）を説明する図である。
【図１８】図１８は、別の表示パターンの書込み動作を示すフローチャートである。
【図１９】図１９は、第２実施形態におけるリセット動作を説明する図である。
【図２０】図２０は、第２実施形態におけるリセット動作のタイムチャートである。
【図２１】図２１は、第２実施形態におけるリセット動作を示すフローチャートである。
【図２２】図２２は、３層のパネルのスキャンラインを独立して駆動可能に構成した場合のリセット動作を説明する図である。
【図２３】図２３は、３層のパネルのスキャンラインを独立して駆動可能に構成し、さらにスキャン方向を切り換え可能に構成した場合のリセット動作を説明する図である。
【符号の説明】
【０１４２】
１０    表示素子
１１    上側基板
１２    液晶層
１３    下側基板
１４    上側電極層
１５    下側電極層
１７    吸光層
１８    制御回路
２１    電源
２２    昇圧部
２３    電圧切替部
２４    電圧安定部
２７    制御回路
２８    コモンドライバ
２９    セグメントドライバ
【図１】
2009181106.tif 000003
【図２】
2009181106.tif 000004
【図３】
2009181106.tif 000005
【図４】
2009181106.tif 000006
【図５】
2009181106.tif 000007
【図６】
2009181106.tif 000008
【図７】
2009181106.tif 000009
【図８】
2009181106.tif 000010
【図９】
2009181106.tif 000011
【図１０】
2009181106.tif 000012
【図１１】
2009181106.tif 000013
【図１２】
2009181106.tif 000014
【図１３】
2009181106.tif 000015
【図１４】
2009181106.tif 000016
【図１５】
2009181106.tif 000017
【図１６】
2009181106.tif 000018
【図１７】
2009181106.tif 000019
【図１８】
2009181106.tif 000020
【図１９】
2009181106.tif 000021
【図２０】
2009181106.tif 000022
【図２１】
2009181106.tif 000023
【図２２】
2009181106.tif 000024
【図２３】
2009181106.tif 000025