(57)【要約】【課題】信号源インピーダンスの影響を低減するフィルタ回路を提供する。【解決手段】信号源に接続されることができ、且つ低域遮断周波数が１／（Ｒ×Ｃ）であるフィルタ回路であって、信号源の出力端に接続されることができ、且つ出力インピーダンスがＲである緩衝回路と、緩衝回路の出力端にフローティング状態で接続され、且つキャパシタンスがＣ／２であるコンデンサと、コンデンサの出力端に接続され、且つ抵抗値がＲである抵抗回路とを備えた。【選択図】図３
2009111588.tif 000002
【特許請求の範囲】
【請求項１】
信号源に接続されることができ、且つ低域遮断周波数が１／（Ｒ×Ｃ）であるフィルタ回路であって、
前記信号源の出力端に接続されることができ、且つ出力インピーダンスがＲである緩衝回路と、
前記緩衝回路の出力端にフローティング状態で接続され、且つキャパシタンスがＣ／２であるコンデンサと、
前記コンデンサの出力端に接続され、且つ抵抗値がＲである抵抗回路と
を備えるフィルタ回路。
【請求項２】
請求項１に記載のフィルタ回路において、
前記抵抗回路は、コンダクタンスが１／Ｒである電圧−電流変換回路に負帰還を施した回路であり、
前記緩衝回路は、前記抵抗と同じ回路であるフィルタ回路。
【請求項３】
請求項１または請求項２に記載のフィルタ回路において、
更に、前記信号源の後段且つ前記緩衝回路の前段に増幅回路を備えるフィルタ回路。
【請求項４】
請求項３に記載のフィルタ回路において、
前記抵抗回路は、コンダクタンスが１／Ｒである電圧−電流変換回路に負帰還を施した回路であり、
前記緩衝回路は、前記抵抗回路と同一の回路であり、
前記増幅回路は、前記緩衝回路と異なるコンダクタンスを有する電圧−電流変換回路であるフィルタ回路。
【請求項５】
請求項３または請求項４に記載のフィルタ回路において、
前記増幅回路は、前記緩衝回路による減衰を補償する利得を有するフィルタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号源に接続されることができ、低域遮断周波数を有するフィルタ回路に関するものである。
【背景技術】
【０００２】
高域強調型回路は、高周波信号伝送において、伝送路の帯域不足による高域の信号劣化を補償する振幅等化器として用いられる。
【０００３】
なお、本発明の関連ある従来技術として、電圧−電流変換係数により周波数特性を設定できるフィルタ回路がある（例えば、特許文献１参照）。
【特許文献１】特許２５０７０１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した振幅等化器において、等化対象となる周波数が高くなるにつれて回路の素子値（コンデンサＣ，抵抗Ｒ等）は小さなものになる。この場合、入力信号源も理想電圧源とは見なせなくなり、信号源のインピーダンスが影響し、本来の設計値（回路素子値により決まる値）からのずれが生じる。
【０００５】
例えば、アナログフィルタ回路等におけるＣをフローティング状態で使用する場合で、且つＣの二次側のインピーダンスがそれほど大きくない場合、本来は接地点である駆動電圧源の出力インピーダンスの影響を十分に考慮する必要がある。
【０００６】
具体例として、Ｃと電圧−電流変換回路Ｇｍとから成る高域通過回路の場合を考える。Ｃは、入力信号源に直列に接続されフローティング状態として用いられる。Ｃの出力端に、負帰還を施されたＧｍが抵抗Ｒ（＝１／Ｇｍ）の代わりとして用いられる。信号源を理想電圧源と考えれば、低域遮断各周波数は、Ｇｍ／Ｃで与えられる。
【０００７】
扱う信号の周波数が低い場合、信号源のインピーダンスは、選び得る１／Ｇｍの値に比べて十分に小さいため、無視することができる。しかし、周波数が高くなるに従い、１／Ｇｍの値も小さくならざるを得なくなり、信号源のインピーダンスが無視できなくなる。例えば、信号源インピーダンスをＺｉとすると、Ｃの値が厳密には（１＋Ｇｍ＊Ｚｉ）倍されて見えることになり、本来設計値としてＧｍ／Ｃであるはずの遮断周波数がより低域側にシフトしてしまう。
【０００８】
同様に、利得も信号源インピーダンスの影響により本来の値よりも減衰する。このように設計値と実際との間に乖離が発生することにより、所要特性が満たせなくなる場合があり好ましくない。
【０００９】
次に、高域強調型等化器におけるＨＰＦ（High Pass Filter）の例について説明する。図４５は、従来のＨＰＦの構成の一例を示す等価回路の回路図である。このＨＰＦは、Ｋ増幅器である信号源１、コンデンサ３、抵抗回路２を備える。コンデンサ３は、信号源１の出力端に接続され、そのキャパシタンスはＣである。抵抗回路２は、コンデンサＣの出力端に接続されている。Ｒｉは、Ｋ増幅器の出力インピーダンスを表す。抵抗回路２は、出力を負帰還した電圧−電流変換回路（トランスコンダクタンス増幅器、Ｇｍ回路）で実現される。この電圧−電流変換回路のコンダクタンスは、Ｇｍ２であり、抵抗回路２の抵抗値は、Ｒ＝１／Ｇｍ２である。
【００１０】
ここで、Ｒｉが存在することによって、ＨＰＦの伝達関数がどのように変化するのかを解析する。
【００１１】
Kirchhoffの第２法則（電圧平衡則）により、図４６の関係式が成り立つ。
【００１２】
よって、ＨＰＦの伝達関数は、図４７の式のようになる。この式から分かるように、信号源抵抗Ｒｉが存在することにより、本来１倍であるはずのＧａｉｎが１／（１＋Ｇｍ２・Ｒｉ）倍に圧縮（減衰）され、逆にＣは（１＋Ｇｍ２・Ｒｉ）倍される。すなわち、遮断周波数が本来の設計値よりも低くなる。これは、信号源１にＲｉが存在することにより抵抗回路２との間で電圧分割が起こり、信号が減衰してしまうと同時に、抵抗回路２に対し、Ｒｉが負荷インピーダンスとなり、ゲインを持つことによりＭｉｒｒｏｒ効果が発生してしまうためである。
【００１３】
図４８は、Ｒｉによる影響を示すグラフである。この図において、横軸は、各周波数ωを示す、縦軸は、Ｋ増幅器の利得を示す。Ｒｉが１／Ｇｍ２に対して十分に小さければ影響はそれほど問題にならないが、高周波の用途でＧｍ２が小さくなると、Ｒｉの影響は無視できなくなると考えられる。
【００１４】
従来、このような信号源インピーダンスの影響を無くそうとする場合、緩衝回路等を設けるなどして対象となる出力インピーダンスを可能な限り小さくする努力がなされてきた。しかし、出力インピーダンスを小さくする試みには、高度な回路技術と消費電力の増加とが伴う。これにより、高周波になるにつれて回路の設計が困難なものになる。また、理想電圧源の実現は事実上不可能であり、出力インピーダンスを小さくするという試みには限界が来ている。
【００１５】
本発明は上述した問題点を解決するためになされたものであり、信号源インピーダンスの影響を低減するフィルタ回路を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上述した課題を解決するため、本発明の一態様は、信号源に接続されることができ、且つ低域遮断周波数が１／（Ｒ×Ｃ）であるフィルタ回路であって、前記信号源の出力端に接続されることができ、且つ出力インピーダンスがＲである緩衝回路と、前記緩衝回路の出力端にフローティング状態で接続され、且つキャパシタンスがＣ／２であるコンデンサと、前記コンデンサの出力端に接続され、且つ抵抗値がＲである抵抗回路とを備える。
【発明の効果】
【００１７】
本発明によれば、信号源インピーダンスの影響を低減することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について図面を参照しつつ説明する。
【００１９】
実施の形態１．
本実施の形態においては、本発明を適用したシングルエンド型の一次ＨＰＦ（Ｇｍ−Ｃ一次ＨＰＦ）について説明する。
【００２０】
従来の一次ＨＰＦにおける信号源インピーダンスＲｉの影響は、ＲｉとＧｍとの間でゲインが発生することが原因であった。
【００２１】
そこで、Ｒｉ＝１／Ｇｍ２とおくと、ＨＰＦ段の伝達関数ＴHP（Ｓ）は、図１の式のようになる。更に、Ｃを本来の設計値の１／２とし、２倍の利得段を設ける補償（信号源インピーダンスの相殺）を行うと、補償後のＨＰＦ段の伝達関数は、図２の式のようになる。本来のＨＰＦ伝達関数になる。このようにして、信号源抵抗を相殺することができる。
【００２２】
次に、上述した補償後の伝達関数を実現するシングルエンド型のＨＰＦの構成について説明する。このＨＰＦは、フローティングＣを用いたシングルエンドの１−ｐｏｌｅ  ＨＰＦとして実現される。説明する。図３は、実施の形態１に係るＨＰＦの構成の一例を示す等価回路の回路図である。この図において、図４５と同一符号は図４５に示された対象と同一又は相当物を示しており、ここでの説明を省略する。図４５と比較すると、この図は、コンデンサ３の代わりにコンデンサ３ａを備え、新たに増幅回路４と緩衝回路５を備える。
【００２３】
コンデンサ３ａのキャパシタンスは、Ｃ／２である。緩衝回路５は、抵抗回路２と同一の回路である。また、緩衝回路５により伝達関数は１／２倍に減衰し、これを補償するために増幅回路４は、２倍の利得を有する。
【００２４】
図４は、実施の形態１に係るＨＰＦの構成の一例を示す回路図である。この図は、図３の回路を具体的に表したものである。上述したように抵抗回路２と緩衝回路５は、同一の回路である。増幅回路４は、コンダクタンスＧｍ１＝２＊Ｇｍ１を有する。
【００２５】
次に、本実施の形態の効果について説明する。
【００２６】
ある目標周波数におけるＨＰＦの低域遮断周波数及び通過域の利得が理論値（設計値）に対してその程度の誤差を持つかについて、本発明を適用しない比較例であるＨＰＦ（Ｇｍ−Ｃ一次ＨＰＦ）と実施の形態１のＨＰＦ（Ｇｍ−Ｃ一次ＨＰＦ）とを比較する。
【００２７】
図５は、比較計算のための比較例であるＨＰＦの構成の一例を示す等価回路の回路図である。この図において、図５と同一符号は図５に示された対象と同一又は相当物を示しており、ここでの説明を省略する。但し、コンデンサ３は、キャパシタンスがＣ／２のコンデンサを２個並列に接続したものとして表される。また、抵抗回路２における電圧−電流変換回路のコンダクタンスをＧｍ２０とする。
【００２８】
比較例のＨＰＦの計算モデルとして、伝達関数ＴHPF1（Ｓ）、遮断周波数ｆ−３ｄＢ、及び通過域平坦利得Ａ0は、図６の式のように表すことができる。
【００２９】
図７は、比較計算のための実施の形態１に係るＨＰＦの構成の一例を示す等価回路の回路図である。信号源とＣの間に緩衝回路が挿入されている。この図において、図２と同一符号は図２に示された対象と同一又は相当物を示しており、ここでの説明を省略する。但し、緩衝回路５における電圧−電流変換回路のコンダクタンスをＧｍ２Ａとする。
【００３０】
本実施の形態の緩衝回路においてＧｍ１の入力インピーダンスは十分に大きいため、信号源抵抗は無視することができる。但し、緩衝回路のＧｍ回路の相対ばらつきを考慮する必要がある。ここで、緩衝回路内のＧｍ２Ａについて、Ｇｍ２０に対する相対誤差をαFとすると、Ｇｍ２Ａは、図８の式のように表すことができる。
【００３１】
同様にして、緩衝回路内のＧｍ１について、Ｇｍ２Ａに対する相対誤差をαGとすると、Ｇｍ１は、図９の式のように表すことができる。
【００３２】
これらの相対誤差を考慮すると、本実施の形態のＨＰＦの計算モデルとして、伝達関数ＴHPF2（Ｓ）、低域遮断周波数ｆ-3dB、及び通過域平坦利得Ａ0を図１０の式のように表すことができる。
【００３３】
次に、上述した計算モデルを用いて、理論値に対する誤差の比較計算を行う。図１１は、比較例と実施の形態１の比較計算の計算条件を示す表である。この表は、ＨＰＦにおけるＣ、信号源抵抗Ｒｉ、Ｇｍの可変範囲、Ｇｍの相対ばらつきの各パラメータに対する条件を示す。ここで、Ｃは、ＬＳＩにおける現実的な値（数ｐＦ〜数１０ｐＦ）を想定した値である。Ｒｉは、Ｂｉｐｏｌａｒ  ＴｒａｎｓｉｓｔｏｒのＥｍｉｔｔｅｒ  Ｆｏｌｌｏｗｅｒ出力段の場合、出力抵抗は常温で約３０（Ω＊ｍＡ）程度である。ＣＭＯＳのＳｏｕｒｃｅ  Ｆｏｌｌｏｗｅｒの場合は更に数倍の値になる。Ｇｍの可変範囲は、上記Ｃとの組み合わせによりｆｃ〜５００［ＭＨｚ］に相当する値である。Ｇｍの相対ばらつきは、ＬＳＩであれば相対ばらつきは数％程度と思われるが、この例ではＣＭＯＳプロセスで多少相対ばらつきが大きい場合を想定した値である。
【００３４】
なお、比較例のＨＰＦは、信号源抵抗の存在は、遮断周波数及び通過域利得が共に下がる方向に作用するので、本実施の形態のＨＰＦにおいても、比較のためＧｍの相対ばらつきは、遮断周波数及び通過域利得が共に下がる方向のみ考慮した。実際には、Ｇｍの相対ばらつきは、＋方向と−方向が混在するので打ち消し合いが生じ、ある程度緩和される。従って、上述の計算条件は、本実施の形態のＨＰＦにとって厳しいものになっている。
【００３５】
まず、Ｒｉ＝５Ωの場合の比較結果を示す。図１２は、Ｒｉ＝５Ωの場合のＧｍに対するｆｃの特性を示すグラフである。図１３は、Ｒｉ＝５Ωの場合のｆｃの理論値からの偏差を示すグラフである。図１４は、Ｒｉ＝５Ωの場合の利得の理論値からの偏差を示すグラフである。
【００３６】
Ｒｉ＝５Ωの場合、ｆｃが１６０ＭＨｚを超えたあたりから、比較例の方が遮断周波数の誤差が大きくなる。
【００３７】
次に、Ｒｉ＝１０Ωの場合の比較結果を示す。図１５は、Ｒｉ＝１０Ωの場合のＧｍに対するｆｃの特性を示すグラフである。図１６は、Ｒｉ＝１０Ωの場合のｆｃの理論値からの偏差を示すグラフである。図１７は、Ｒｉ＝１０Ωの場合の利得の理論値からの偏差を示すグラフである。
【００３８】
Ｒｉ＝１０Ωの場合、比較例のｆｃ誤差が本実施の形態のｆｃ誤差を上回る周波数は、９０ＭＨｚまで下がる。また、２８０ＭＨｚ付近から比較例の利得誤差が本実施の形態の利得誤差を上回る。
【００３９】
次に、Ｒｉ＝２０Ωの場合の比較結果を示す。図１８は、Ｒｉ＝２０Ωの場合のＧｍに対するｆｃの特性を示すグラフである。図１９は、Ｒｉ＝２０Ωの場合のｆｃの理論値からの偏差を示すグラフである。図２０は、Ｒｉ＝２０Ωの場合の利得の理論値からの偏差を示すグラフである。
【００４０】
Ｒｉ＝２０Ωの場合、比較例のｆｃ誤差が本実施の形態のｆｃ誤差を上回る周波数は、更に低下し、約４０ＭＨｚである。使用する周波数において、本実施の形態の特性が勝っていると言える。また、比較例の利得誤差が本実施の形態の利得誤差を上回る周波数は、１４０ＭＨｚ程度まで下がっている。
【００４１】
以上の比較計算で述べたように、信号源抵抗の値が大きくなるほど、遮断周波数や利得の理論値に対する誤差について、本実施の形態の誤差より比較例の誤差が上回る周波数帯が広くなる。また、遮断周波数が高くなるほど本実施の形態と比較例との差が開く。つまり、本実施の形態のＨＰＦは、高周波ほど効果が大きくなる。
【００４２】
もう一つの特徴として、比較例のＨＰＦの誤差は、遮断周波数に依存するのに対して、本実施の形態のＨＰＦの誤差は、遮断周波数に依存せず、Ｇｍの相対ばらつきが支配的要因である。よって、プロセス技術の向上により、素子の相対ばらつきが小さくなれば、より理想特性に近づけることができる。
【００４３】
以上に述べたように、本実施の形態によれば、信号源インピーダンスの影響を低減することができる。従って、理論値と実際との間の乖離を抑えることができる。
【００４４】
実施の形態２．
本実施の形態においては、本発明を適用した全差動型の一次ＨＰＦについて説明する。本実施の形態に係るＨＰＦは、実施の形態１で述べた補償方法を全差動型に適用したものである。
【００４５】
図２１は、実施の形態２に係るＨＰＦの構成の一例を示す回路図である。この図において、図３と同一符号は図３に示された対象と同一又は相当物を示しており、ここでの説明を省略する。図３と比較すると、この図は、シングルエンドの信号源１の代わりに差動構成の信号源１ｂ、シングルエンドの増幅回路４の代わりに差動構成の増幅回路４ｂ、シングルエンドの緩衝回路５の代わりに差動構成の緩衝回路５ｂ、コンデンサ３ａの代わりに２個のコンデンサ３ｂを備え、シングルエンドの抵抗回路２の代わりに差動構成の抵抗回路２ｂを備える。
【００４６】
図中の緩衝回路５ｂによりＨＰＦ段から見た信号源インピーダンスとしての１／Ｇｍ２を実現し、増幅回路４ｂにより２倍のゲインを実現する。図中の緩衝回路５ｂの出力端に示した電圧Ｖｘを仮定し、Ｃ／２にチャージされる電流に着目すると、図２２の関係式が成り立つ。
【００４７】
また、Kirchhoffの第１法則（電流連続則）により、図２３の関係式が成り立つ。
【００４８】
図２２及び図２３の２式からＶｘを消去すると、ＨＰＦ段の伝達関数ＴHPF（Ｓ）は、図２４の式のようになる。
【００４９】
ここで、２倍のゲインを得るために、補償回路内のＧｍ１とＧｍ２の間に、図２５の式の条件を与える。
【００５０】
以上を考慮した補償後のＨＰＦ段の最終的な伝達関数は、図２６の式のようになり、信号源インピーダンスを無視した本来の伝達関数と同一になる。
【００５１】
Ｇｍ１は高入力インピーダンスのため、この場合、Ｋ増幅器の出力インピーダンスは、無視しても良い。本実施の形態に係る補償回路は、入力インピーダンスが低い負荷の場合において効力を発揮することができる。また、各Ｇｍ回路は、電流もしくは電圧による調整が可能であり、環境変動や製造ばらつきに対しても各Ｇｍを等しく適切な値に調整することにより、安定した特性を保つことができる。
【００５２】
ここで、抵抗回路２ｂ、緩衝回路５ｂ、増幅回路４ｂに用いられる電圧−電流変換回路について説明する。ここでは、トランジスタを用いる電圧−電流変換回路の３つの例を示す。図２７は、Ｂｉｐｏｌａｒ不平衡差動対型の電圧−電流変換回路の構成の一例を示す回路図である。図２８は、ＣＭＯＳ不平衡差動対型の電圧−電流変換回路の構成の一例を示す回路図である。図２９は、ＣＭＯＳ線形抵抗型の電圧−電流変換回路の構成の一例を示す回路図である。
【００５３】
本実施の形態によれば、Ｃをフローティングで用いる全差動型の一次ＨＰＦにおいて、抵抗回路と同じ出力インピーダンスを持つ緩衝回路を、信号源とＣの間に挿入することにより、信号源インピーダンスによる周波数特性への影響を相殺し、設計値と実際の特性との間の乖離を抑えることができる。
【００５４】
実施の形態３．
本実施の形態においては、本発明を適用した双一次型等化器について説明する。
【００５５】
一次のＬＰＦ（Low Pass Filter）とＨＰＦとに適当な係数を掛け（増幅処理）、加減算処理を行うことによって、様々な周波数特性を得ることができる。
【００５６】
例として、図３０の式のような双一次（１−ｐｏｌｅ／１−ｚｅｒｏ）型の伝達関数ＴEQL（Ｓ）を持つ等化器を考える。
【００５７】
Ｋ０＞Ｋａとした場合には低域強調（高域抑圧）型の伝達関数となり、Ｋａ＞Ｋ０とした場合には高域強調（低域抑圧）型の伝達関数となる。高域強調型は、伝送路の帯域補償（高域劣化に対する）等に用いることができる。なお、Ｋａを負号（＝−Ｋ０）とした場合には全域通過型となり、振幅特性は平坦であるが位相のみ推移する特性となる。
【００５８】
次に、この伝達関数ＴEQL（Ｓ）を実現する双一次型等化器のＧｍ−Ｃ構成について説明する。図３１は、双一次型等化器の構成の一例を示す回路図である。この双一次型等化器は、Ｋ０増幅器６ｃ、Ｋａ増幅器６ｄ、電圧−電流変換回路７ｃ，７ｄ、２個のコンデンサ８ｃを備える。入力Ｖｉｎは、Ｋ０増幅器６ｃとＫａ増幅器６ｄへ入力される。Ｋ０増幅器６ｃの後段には、電圧−電流変換回路７ｃが接続される。Ｋａ増幅器６ｄの後段には、フローティング状態のコンデンサ８ｃが接続される。電圧−電流変換回路７ｃとコンデンサ８ｃの後段には、電圧−電流変換回路７ｄが接続され、電圧−電流変換回路７ｄの出力は負帰還される。コンデンサ８ｃのキャパシタンスは、いずれもＣ／２である。電圧−電流変換回路７ｃ，７ｄのコンダクタンスは、それぞれＧｍＡ、ＧｍＢである。
【００５９】
この双一次型等化器において、Ｃへの蓄積電荷に着目すると、図３２の関係式が成り立つ。この関係式を、Ｖｏｕｔ及びＶｉｎについて各々まとめると、図３３の式のようになる。これら２つの関係式により、双一次型等化器の伝達関数ＴEQL（Ｓ）は、図３４の式のようになる。
【００６０】
この式から分かるように、ＧｍＡとＧｍＢの相対比は、低域通過成分の利得ばらつきの要因となる。よって、ＧｍＡとＧｍＢは、同一の回路で精度良く造る必要がある。ＧｍＡとＧｍＢのペアは、出力がＣｏｍｍｏｎとなっているので、Common-Mode Feedback Loopを共有するDual-Input型のＧｍ段として設計することが望ましい。図３５は、Common-Mode Feedback Loopを共有するDual-Input型のＧｍ段の一例を示す回路図である。
【００６１】
次に、双一次型等化器における可変増幅器の出力インピーダンスの影響について説明する。
【００６２】
実施の形態１及び実施の形態２においては、一次ＨＰＦの場合について、信号源の出力インピーダンスの影響とその相殺の手段について述べたが、同じフローティングＣを用いた双一次型等化器についても、同様の類推により信号源インピーダンスの影響を解析する。
【００６３】
双一次型等化器において、問題となるのはフローティングＣの入力元である可変増幅器Ｋａの出力インピーダンスである。可変増幅器Ｋ０の負荷は、高入力インピーダンスであるＧｍ段であるため考慮しない。また、等化器全体の入力信号源についても、信号源から見た負荷は可変増幅器Ｋ０及びＫａであるため、これも十分に高入力インピーダンスであるとすれば問題にならない。
【００６４】
図３６は、可変増幅器Ｋａの出力インピーダンスＲｉを考慮した場合の双一次型等化器の構成の一例を示す等価回路の回路図である。この双一次型等化器は、Ｋ０増幅器６ａ、Ｋａ増幅器６ｂ、電圧−電流変換回路７ａ，７ｂ、コンデンサ８ａを備える。入力Ｖｉｎは、Ｋ０増幅器６ａとＫａ増幅器６ｂへ入力される。Ｋ０増幅器６ａの後段には、電圧−電流変換回路７ａが接続される。Ｋａ増幅器６ｂの後段には、フローティング状態のコンデンサ８ａが接続される。電圧−電流変換回路７ａとコンデンサ８ａの後段には、電圧−電流変換回路７ｂが接続され、電圧−電流変換回路７ｂの出力は負帰還される。コンデンサ８ｃのキャパシタンスは、Ｃである。電圧−電流変換回路７ａ，７ｂのコンダクタンスは、それぞれＧｍＡ、ＧｍＢである。Ｋ０増幅器６ａとＫａ増幅器６ｂの出力インピーダンスＲｉは、簡単のため純抵抗とする。
【００６５】
等化器の出力Ｖｏｕｔについて、図３７の関係式が成り立つ。
【００６６】
この式により、伝達関数ＴEQL（Ｓ）は、図３８の式のようになる。
【００６７】
この式に示されるように、一次ＨＰＦの場合と同様、Ｒｉの存在により、遮断周波数、利得が共に１／（１＋Ｇｍ・Ｒｉ）倍に低下する。ＨＰＦ成分のゲインにＬＰＦ成分のゲインパラメータＫ０が関与するため、等化器の伝達関数が一次ＨＰＦの伝達関数よりやや複雑になる。ここで、ＧｍＡとＧｍＢは、同一の回路セルで等しくＧｍとし、本来の伝達関数に近づけるため、一次ＨＰＦにおける同様Ｋａの出力インピーダンスＲｉを１／Ｇｍとし、更にＣを１／２倍にする。
【００６８】
この補償の結果、新しい等化器の伝達関数ＴEQL（Ｓ）は、図３９のようになる。
【００６９】
ここで、ＨＰＦ成分のゲイン設定が（Ｋ０＋Ｋ２）／２という形で与えられることに注意する。このように、可変増幅段Ｋａの出力インピーダンスを考慮して修正した双一次型等化器のＧｍ−Ｃ回路の構成を示す。図４０は、実施の形態３に係る双一次型等化器の構成の一例を示す回路図である。この図において、図３１と同一符号は図３１に示された対象と同一又は相当物を示しており、ここでの説明を省略する。図３１と比較すると、この図は、Ｋａ増幅器６ｄの後段に増幅回路９を備え、増幅回路９の後段に緩衝回路１０を備える。増幅回路９は、コンダクタンスＧｍＫの電圧−電流変換回路により構成される。緩衝回路１０は、コンダクタンスＧｍの電圧−電流変換回路により構成される。
【００７０】
この回路において、Kirchhoffの第１法則（電流連続則）により、Ｃの一次側の接点（Ｖｃ）について、図４１の関係式が成り立つ。同様に、等化器の出力Ｖｏｕｔについて、図４２の関係式が成り立つ。これら２つの関係式により、等化器の伝達関数は、図４３の式のように表される。
【００７１】
ここで、係数（ＧｍＫ／Ｇｍ）は、利得Ｋａを補う形で与えられる。Ｇｍは、周波数により変化するので、（ＧｍＫ／Ｇｍ）を任意の固定比として与えておき、ＧｍとＧｍＫは、連動して変化させる。
【００７２】
特殊な場合として、ＧｍＫ＝Ｇｍ，Ｋ０＝１（基準レベル）という条件を与えると、上記の伝達関数は、図４４の式のようにシンプルな高域強調型の伝達関数になる。
【００７３】
この伝達関数は、Ｋａ＝１とすると、全周波数帯に亘って平坦な利得特性になり、Ｋａ＞１とすると、高域強調型になる。
【００７４】
本実施の形態によれば、双一次型等化器において、信号源インピーダンスの影響を低減することができる。また、この双一次型等化器を高域強調回路として用いることができる。
【００７５】
なお、本発明のフィルタ回路は、磁気ディスク装置や光ディスク装置などの記憶装置におけるデータ復調系（Ｒｅａｄ系）回路に適用することができる。
【００７６】
ここで、本発明をＨＤＤ（Hard Disk Drive）に適用する場合の具体例について説明する。本発明のフィルタ回路は、読み出しヘッドから読み出されたＲｅａｄ信号の経路上に配置される。ＨＤＤにおけるＲｅａｄ信号は、読み出しヘッド（スライダ部）から、サスペンション部、アクチュエータアーム部を経て、プリアンプ（アクチュエータアームを搭載するキャリッジアセンブリもしくはドライブベースなどの固定部）まで、リード線もしくはＦＰＣ（Flexible Print Circuit）などにより伝送され、更に、回路基板上の再生信号処理回路（ＲＤＣ：Read Channel）まで伝送される。このような構成において、本発明のフィルタ回路は、アクチュエータアーム部または固定部に搭載され、Ｒｅａｄ信号のフィルタリングを行う。
【００７７】
本発明のフィルタ回路を記憶装置に適用することにより、今後の高記録密度化に伴う転送速度の増加に対し、十分に効果を発揮できる。また、理想ＨＰＦに極めて近い特性を提供することにより、周波数帯が高くなるほど、効果を発揮できる。
【００７８】
本発明は、その精神または主要な特徴から逸脱することなく、他の様々な形で実施することができる。そのため、前述の実施の形態は、あらゆる点で単なる例示に過ぎず、限定的に解釈してはならない。本発明の範囲は、特許請求の範囲によって示すものであって、明細書本文には、何ら拘束されない。更に、特許請求の範囲の均等範囲に属する全ての変形、様々な改良、代替および改質は、全て本発明の範囲内のものである。
【００７９】
（付記１）  信号源に接続されることができ、且つ低域遮断周波数が１／（Ｒ×Ｃ）であるフィルタ回路であって、
前記信号源の出力端に接続されることができ、且つ出力インピーダンスがＲである緩衝回路と、
前記緩衝回路の出力端にフローティング状態で接続され、且つキャパシタンスがＣ／２であるコンデンサと、
前記コンデンサの出力端に接続され、且つ抵抗値がＲである抵抗回路と
を備えるフィルタ回路。
（付記２）  付記１に記載のフィルタ回路において、
前記抵抗回路は、コンダクタンスが１／Ｒである電圧−電流変換回路に負帰還を施した回路であり、
前記緩衝回路は、前記抵抗と同じ回路であるフィルタ回路。
（付記３）  付記１に記載のフィルタ回路において、
更に、前記信号源の後段且つ前記緩衝回路の前段に増幅回路を備えるフィルタ回路。
（付記４）  付記３に記載のフィルタ回路において、
前記抵抗回路は、コンダクタンスが１／Ｒである電圧−電流変換回路に負帰還を施した回路であり、
前記緩衝回路は、前記抵抗回路と同一の回路であり、
前記増幅回路は、前記緩衝回路と異なるコンダクタンスを有する電圧−電流変換回路であるフィルタ回路。
（付記５）  付記３に記載のフィルタ回路において、
前記増幅回路は、前記緩衝回路による減衰を補償する利得を有するフィルタ回路。
（付記６）  付記３に記載のフィルタ回路において、
前記増幅回路の利得は、２倍であるフィルタ回路。
（付記７）  付記３に記載のフィルタ回路において、
前記増幅回路における電圧−電流変換回路のコンダクタンスは、前記緩衝回路における電圧−電流変換回路のコンダクタンスの２倍であるフィルタ回路。
（付記８）  付記１に記載のフィルタ回路において、
前記緩衝回路、コンデンサ、抵抗回路は、全差動型であるフィルタ回路。
（付記９）  付記１に記載のフィルタ回路において、
更に、低域通過回路を備えるフィルタ回路。
（付記１０）  付記９に記載のフィルタ回路において、
前記低域通過回路は、電圧−電流変換回路を備えるフィルタ回路。
【図面の簡単な説明】
【００８０】
【図１】シングルエンド型のＨＰＦの伝達関数の一例を示す式である。
【図２】実施の形態１に係るＨＰＦの伝達関数の一例を示す式である。
【図３】実施の形態１に係るＨＰＦの構成の一例を示す等価回路の回路図である。
【図４】実施の形態１に係るＨＰＦの構成の一例を示す回路図である。
【図５】比較計算のための比較例のＨＰＦの構成の一例を示す等価回路の回路図である。
【図６】比較例のＨＰＦの計算モデルを示す式である。
【図７】比較計算のための実施の形態１に係るＨＰＦの構成の一例を示す等価回路の回路図である。
【図８】実施の形態１に係るＧｍ２Ａを示す式である。
【図９】実施の形態１に係るＧｍ１を示す式である。
【図１０】実施の形態１に係るＨＰＦの計算モデルを示す式である。
【図１１】比較例と実施の形態１の比較計算の計算条件を示す表である。
【図１２】Ｒｉ＝５Ωの場合のＧｍに対するｆｃの特性を示すグラフである。
【図１３】Ｒｉ＝５Ωの場合のｆｃの理論値からの偏差を示すグラフである。
【図１４】Ｒｉ＝５Ωの場合の利得の理論値からの偏差を示すグラフである。
【図１５】Ｒｉ＝１０Ωの場合のＧｍに対するｆｃの特性を示すグラフである。
【図１６】Ｒｉ＝１０Ωの場合のｆｃの理論値からの偏差を示すグラフである。
【図１７】Ｒｉ＝１０Ωの場合の利得の理論値からの偏差を示すグラフである。
【図１８】Ｒｉ＝２０Ωの場合のＧｍに対するｆｃの特性を示すグラフである。
【図１９】Ｒｉ＝２０Ωの場合のｆｃの理論値からの偏差を示すグラフである。
【図２０】Ｒｉ＝２０Ωの場合の利得の理論値からの偏差を示すグラフである。
【図２１】実施の形態２に係るＨＰＦの構成の一例を示す回路図である。
【図２２】実施の形態２に係るＣ／２にチャージされる電流に着目した関係式である。
【図２３】実施の形態２に係るKirchhoffの第１法則による関係式である。
【図２４】実施の形態２に係るＨＰＦ段の伝達関数を示す式である。
【図２５】実施の形態２に係るＧｍ１とＧｍ２の条件を示す式である。
【図２６】実施の形態２に係る補償後のＨＰＦ段の伝達関数を示す式である。
【図２７】Ｂｉｐｏｌａｒ不平衡差動対型の電圧−電流変換回路の構成の一例を示す回路図である。
【図２８】ＣＭＯＳ不平衡差動対型の電圧−電流変換回路の構成の一例を示す回路図である。
【図２９】ＣＭＯＳ線形抵抗型の電圧−電流変換回路の構成の一例を示す回路図である。
【図３０】双一次型等化器の伝達関数を示す式である。
【図３１】双一次型等化器の構成の一例を示す回路図である。
【図３２】双一次型等化器においてＣへの蓄積電荷に着目した関係式である。
【図３３】図３２の式をＶｏｕｔ及びＶｉｎについてまとめた関係式である。
【図３４】双一次型等化器のＧｍ−Ｃ回路の伝達関数を示す式である。
【図３５】Common-Mode Feedback Loopを共有するDual-Input型のＧｍ段の一例を示す回路図である。
【図３６】Ｒｉを考慮した場合の双一次型等化器の構成の一例を示す等価回路の回路図である。
【図３７】Ｒｉを考慮した場合の双一次型等化器の出力Ｖｏｕｔについての関係式である。
【図３８】Ｒｉを考慮した場合の双一次型等化器の伝達関数を示す式である。
【図３９】Ｒｉを考慮した補償後の双一次型等化器の伝達関数を示す式である。
【図４０】実施の形態３に係る双一次型等化器の構成の一例を示す回路図である。
【図４１】実施の形態３に係る双一次型等化器においてKirchhoffの第１法則によるＣの一次側の接点についての関係式である。
【図４２】実施の形態３に係る双一次型等化器の出力Ｖｏｕｔについての関係式である。
【図４３】実施の形態３に係る双一次型等化器の伝達関数を示す式である。
【図４４】条件を与えた場合の実施の形態３に係る双一次型等化器の伝達関数を示す式である。
【図４５】従来のＨＰＦの構成の一例を示す等価回路の回路図である。
【図４６】従来のＨＰＦについてKirchhoffの第２法則による関係式である。
【図４７】従来のＨＰＦの伝達関数を示す式である。
【図４８】Ｒｉによる影響を示すグラフである。
【符号の説明】
【００８１】
１，１ｂ  信号源、２，２ｂ  抵抗回路、３ａ，３ｂ、８ａ，８ｃ  コンデンサ、４，４ｂ，９  増幅回路、５，５ｂ，１０  緩衝回路、６ａ，６ｃ  Ｋ０増幅器、６ｂ，６ｄ  Ｋａ増幅器、７ａ，７ｂ，７ｃ，７ｄ  電圧−電流変換回路。
【図１】
2009111588.tif 000003
【図２】
2009111588.tif 000004
【図３】
2009111588.tif 000005
【図４】
2009111588.tif 000006
【図５】
2009111588.tif 000007
【図６】
2009111588.tif 000008
【図７】
2009111588.tif 000009
【図８】
2009111588.tif 000010
【図９】
2009111588.tif 000011
【図１０】
2009111588.tif 000012
【図１１】
2009111588.tif 000013
【図１２】
2009111588.tif 000014
【図１３】
2009111588.tif 000015
【図１４】
2009111588.tif 000016
【図１５】
2009111588.tif 000017
【図１６】
2009111588.tif 000018
【図１７】
2009111588.tif 000019
【図１８】
2009111588.tif 000020
【図１９】
2009111588.tif 000021
【図２０】
2009111588.tif 000022
【図２１】
2009111588.tif 000023
【図２２】
2009111588.tif 000024
【図２３】
2009111588.tif 000025
【図２４】
2009111588.tif 000026
【図２５】
2009111588.tif 000027
【図２６】
2009111588.tif 000028
【図２７】
2009111588.tif 000029
【図２８】
2009111588.tif 000030
【図２９】
2009111588.tif 000031
【図３０】
2009111588.tif 000032
【図３１】
2009111588.tif 000033
【図３２】
2009111588.tif 000034
【図３３】
2009111588.tif 000035
【図３４】
2009111588.tif 000036
【図３５】
2009111588.tif 000037
【図３６】
2009111588.tif 000038
【図３７】
2009111588.tif 000039
【図３８】
2009111588.tif 000040
【図３９】
2009111588.tif 000041
【図４０】
2009111588.tif 000042
【図４１】
2009111588.tif 000043
【図４２】
2009111588.tif 000044
【図４３】
2009111588.tif 000045
【図４４】
2009111588.tif 000046
【図４５】
2009111588.tif 000047
【図４６】
2009111588.tif 000048
【図４７】
2009111588.tif 000049
【図４８】
2009111588.tif 000050