(57)【要約】【課題】随時ドライバの動作を検査することができ、その検査結果に応じて人手を介することなく当該ドライバの動作を制御することのできる表示装置を提供する。【解決手段】スタートパルス信号ＳＰのパルスを入力端から出力端へと順次にシフトさせるシフトレジスタを有するドライバと表示制御回路２００とを備えた液晶表示装置において、シフトレジスタの出力端から出力される出力端信号ＯＵＴを表示制御回路２００に与える。表示制御回路２００内の動作状態検査部２４では、スタートパルス信号ＳＰとクロック信号ＣＫとに基づいて、随時、出力端信号ＯＵＴの値が検査される。その検査結果は、動作状態信号Ｋとして動作状態格納レジスタ２５に格納される。外部のホスト９００は、動作状態格納レジスタ２５に格納された値を参照し、その値に応じたコマンドを表示制御回路２００に与える。【選択図】図１
2009025426.tif 000002
【特許請求の範囲】
【請求項１】
表示部に配設された複数の信号線を駆動するために所定のパルスを入力端から出力端へと順次にシフトさせるシフトレジスタを有する駆動回路と前記表示部とを含む表示パネルと、前記駆動回路の動作を制御するためのタイミング信号を前記シフトレジスタに与えるパネル制御部とを備えた表示装置であって、
前記シフトレジスタの出力端から出力される出力端信号と前記タイミング信号とに基づいて、前記駆動回路が正常に動作しているか否かを検査する動作状態検査部と、
前記動作状態検査部による検査結果を格納する動作状態格納部と
を備えることを特徴とする、表示装置。
【請求項２】
前記タイミング信号は、前記所定のパルスを前記シフトレジスタに与えるためのスタートパルス信号と、前記所定のパルスを前記シフトレジスタの入力端から出力端へと順次にシフトさせるクロックパルスを前記シフトレジスタに与えるためのクロック信号とからなることを特徴とする、請求項１に記載の表示装置。
【請求項３】
前記動作状態検査部は、
前記スタートパルス信号によって前記所定のパルスが前記シフトレジスタの入力端に与えられた時点からの前記クロック信号のクロックパルスの数をカウントするクロック数カウント部と、
前記クロック数カウント部によってカウントされたクロックパルスの数に基づいて、前記所定のパルスが前記シフトレジスタの出力端から出力されるタイミングであるか否かを判定するタイミング判定部と、
前記出力端信号を受け取り、前記タイミング判定部によって前記所定のパルスが前記シフトレジスタの出力端から出力されるタイミングであると判定された時の前記出力端信号の値に基づいて、前記駆動回路が正常に動作しているか否かを判定する動作状態判定部と
を含み、
前記動作状態判定部による判定結果が前記検査結果として前記動作状態格納部に格納されることを特徴とする、請求項２に記載の表示装置。
【請求項４】
前記動作状態判定部は、前記クロックパルスが生ずる毎に、前記タイミング判定部による判定結果と前記出力端信号の値とに基づいて、前記駆動回路が正常に動作しているか否かを判定することを特徴とする、請求項３に記載の表示装置。
【請求項５】
外部のホストとの間でデータの送受信を行うインタフェース部を更に備え、
前記インタフェース部は、前記駆動回路が正常に動作しているか否かを問い合わせるコマンドを前記ホストから受信すると、前記動作状態格納部に格納されている検査結果を前記ホストに送信することを特徴とする、請求項１から４までのいずれか１項に記載の表示装置。
【請求項６】
前記駆動回路は、連続粒界結晶シリコンを使用した薄膜トランジスタにより構成されていることを特徴とする、請求項１から５までのいずれか１項に記載の表示装置。
【請求項７】
表示部に配設された複数の信号線を駆動するために所定のタイミング信号に基づいて所定のパルスを入力端から出力端へと順次にシフトさせるシフトレジスタを有する駆動回路と前記表示部とを含む表示パネルの検査装置であって、
前記シフトレジスタの出力端から出力される出力端信号と前記タイミング信号とに基づいて、前記駆動回路が正常に動作しているか否かを検査する動作状態検査部と、
前記動作状態検査部による検査結果を格納する動作状態格納部と
を備えることを特徴とする、検査装置。
【請求項８】
前記タイミング信号は、前記所定のパルスを前記シフトレジスタに与えるためのスタートパルス信号と、前記所定のパルスを前記シフトレジスタの入力端から出力端へと順次にシフトさせるクロックパルスを前記シフトレジスタに与えるためのクロック信号とからなることを特徴とする、請求項７に記載の検査装置。
【請求項９】
前記動作状態検査部は、
前記スタートパルス信号によって前記所定のパルスが前記シフトレジスタの入力端に与えられた時点からの前記クロック信号のクロックパルスの数をカウントするクロック数カウント部と、
前記クロック数カウント部によってカウントされたクロックパルスの数に基づいて、前記所定のパルスが前記シフトレジスタの出力端から出力されるタイミングであるか否かを判定するタイミング判定部と、
前記出力端信号を受け取り、前記タイミング判定部によって前記所定のパルスが前記シフトレジスタの出力端から出力されるタイミングであると判定された時の前記出力端信号の値に基づいて、前記駆動回路が正常に動作しているか否かを判定する動作状態判定部と
を含み、
前記動作状態判定部による判定結果が前記検査結果として前記動作状態格納部に格納されることを特徴とする、請求項８に記載の検査装置。
【請求項１０】
前記動作状態判定部は、前記クロックパルスが生ずる毎に、前記タイミング判定部による判定結果と前記出力端信号の値とに基づいて、前記駆動回路が正常に動作しているか否かを判定することを特徴とする、請求項９に記載の検査装置。
【請求項１１】
外部のホストとの間でデータの送受信を行うインタフェース部を更に備え、
前記インタフェース部は、前記駆動回路が正常に動作しているか否かを問い合わせるコマンドを前記ホストから受信すると、前記動作状態格納部に格納されている検査結果を前記ホストに送信することを特徴とする、請求項７から１０までのいずれか１項に記載の検査装置。
【請求項１２】
表示部に配設された複数の信号線を駆動するために所定のタイミング信号に基づいて所定のパルスを入力端から出力端へと順次にシフトさせるシフトレジスタを有する駆動回路と前記表示部とを含む表示パネルの検査方法であって、
前記シフトレジスタの出力端から出力される出力端信号と前記タイミング信号とに基づいて、前記駆動回路が正常に動作しているか否かを検査する動作状態検査ステップと、
前記動作状態検査ステップでの検査結果を予め設けられた動作状態格納部に格納する動作状態格納ステップと
を含むことを特徴とする、検査方法。
【請求項１３】
前記タイミング信号は、前記所定のパルスを前記シフトレジスタに与えるためのスタートパルス信号と、前記所定のパルスを前記シフトレジスタの入力端から出力端へと順次にシフトさせるクロックパルスを前記シフトレジスタに与えるためのクロック信号とからなることを特徴とする、請求項１２に記載の検査方法。
【請求項１４】
前記動作状態検査ステップは、
前記スタートパルス信号によって前記所定のパルスが前記シフトレジスタの入力端に与えられた時点からの前記クロック信号のクロックパルスの数をカウントするクロック数カウントステップと、
前記クロック数カウントステップでカウントされたクロックパルスの数に基づいて、前記所定のパルスが前記シフトレジスタの出力端から出力されるタイミングであるか否かを判定するタイミング判定ステップと、
前記出力端信号を受け取り、前記タイミング判定ステップで前記所定のパルスが前記シフトレジスタの出力端から出力されるタイミングであると判定された時の前記出力端信号の値に基づいて、前記駆動回路が正常に動作しているか否かを判定する動作状態判定ステップと
を含み、
前記動作状態判定ステップでの判定結果が前記検査結果として前記動作状態格納部に格納されることを特徴とする、請求項１３に記載の検査方法。
【請求項１５】
前記クロックパルスが生ずる毎に、前記動作状態判定ステップで、前記タイミング判定ステップでの判定結果と前記出力端信号の値とに基づいて、前記駆動回路が正常に動作しているか否かが判定されることを特徴とする、請求項１４に記載の検査方法。
【請求項１６】
外部のホストとの間でデータの送受信を行うために予め設けられたインタフェース部が、前記駆動回路が正常に動作しているか否かを問い合わせるコマンドを前記ホストから受信すると、前記動作状態格納部に格納されている検査結果が前記インタフェース部から前記ホストに送信されることを特徴とする、請求項１２から１５までのいずれか１項に記載の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、更に詳しくは、液晶パネル等の表示パネルの動作状態を検査する検査装置および検査方法に関する。
【背景技術】
【０００２】
従来より、一般的な表示装置には、ソースバスライン（映像信号線）を駆動するソースドライバとゲートバスライン（走査信号線）を駆動するゲートドライバとが設けられている。このような表示装置に関し、近年、ＣＧシリコン液晶（Ｃｏｎｔｉｎｕｏｕｓ  Ｇｒａｉｎ  Ｓｉｌｉｃｏｎ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ：連続粒界結晶シリコン液晶）パネルを採用する液晶表示装置が開発されている。ＣＧシリコン液晶パネルとは、ＣＧシリコン膜で形成されたＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）をスイッチング素子として採用する液晶パネルのことである。ＣＧシリコンは、結晶境界面の配置が規則的で、原子レベルで連続的な構造となっている。このため、ＣＧシリコンでは電子が高速に移動することができるので、ソースドライバやゲートドライバ（以下、両者をまとめて「ドライバ」という。）を液晶パネルの基板上に実装することができる。これにより、必要な部品数の削減によるコストの低減や装置の小型化が進んでいる。
【０００３】
上述のドライバは論理回路で形成されているところ、例えば外部から静電気を受けることにより内部ロジックが異常になることがある。このような場合には表示異常が生じてしまうので、ドライバの動作を検査する必要性が高くなる。例えば、特開２００３−２７１１０９号公報には、スタートパルス信号とシフトレジスタの最終段からの出力信号とに基づいて走査回路の検査を行う表示装置の発明が開示されている。この表示装置によると、回路を複雑化させることなく確実に走査回路の動作を検査することができる。なお、特開２０００−１９４３１２号公報には、表示制御部側から供給される信号の異常に起因する表示パネルの直流駆動等による表示特性劣化を防止することができるフラット表示装置の発明が開示されている。
【特許文献１】特開２００３−２７１１０９号公報
【特許文献２】特開２０００−１９４３１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記特開２００３−２７１１０９号公報に開示された表示装置によると、例えば検査用パッドより取り出される信号の値によって走査回路の動作状態を検査することはできる。ところが、その検査結果に応じて、人手を介することなく走査回路の動作を制御すること（例えば、停止させること、あるいは、回復させること）はできない。
【０００５】
そこで本発明は、随時ドライバの動作を検査することができ、その検査結果に応じて人手を介することなく当該ドライバの動作を制御することのできる表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
第１の発明は、表示部に配設された複数の信号線を駆動するために所定のパルスを入力端から出力端へと順次にシフトさせるシフトレジスタを有する駆動回路と前記表示部とを含む表示パネルと、前記駆動回路の動作を制御するためのタイミング信号を前記シフトレジスタに与えるパネル制御部とを備えた表示装置であって、
前記シフトレジスタの出力端から出力される出力端信号と前記タイミング信号とに基づいて、前記駆動回路が正常に動作しているか否かを検査する動作状態検査部と、
前記動作状態検査部による検査結果を格納する動作状態格納部と
を備えることを特徴とする。
【０００７】
第２の発明は、第１の発明において、
前記タイミング信号は、前記所定のパルスを前記シフトレジスタに与えるためのスタートパルス信号と、前記所定のパルスを前記シフトレジスタの入力端から出力端へと順次にシフトさせるクロックパルスを前記シフトレジスタに与えるためのクロック信号とからなることを特徴とする。
【０００８】
第３の発明は、第２の発明において、
前記動作状態検査部は、
前記スタートパルス信号によって前記所定のパルスが前記シフトレジスタの入力端に与えられた時点からの前記クロック信号のクロックパルスの数をカウントするクロック数カウント部と、
前記クロック数カウント部によってカウントされたクロックパルスの数に基づいて、前記所定のパルスが前記シフトレジスタの出力端から出力されるタイミングであるか否かを判定するタイミング判定部と、
前記出力端信号を受け取り、前記タイミング判定部によって前記所定のパルスが前記シフトレジスタの出力端から出力されるタイミングであると判定された時の前記出力端信号の値に基づいて、前記駆動回路が正常に動作しているか否かを判定する動作状態判定部と
を含み、
前記動作状態判定部による判定結果が前記検査結果として前記動作状態格納部に格納されることを特徴とする。
【０００９】
第４の発明は、第３の発明において、
前記動作状態判定部は、前記クロックパルスが生ずる毎に、前記タイミング判定部による判定結果と前記出力端信号の値とに基づいて、前記駆動回路が正常に動作しているか否かを判定することを特徴とする。
【００１０】
第５の発明は、第１から第４までのいずれかの発明において、
外部のホストとの間でデータの送受信を行うインタフェース部を更に備え、
前記インタフェース部は、前記駆動回路が正常に動作しているか否かを問い合わせるコマンドを前記ホストから受信すると、前記動作状態格納部に格納されている検査結果を前記ホストに送信することを特徴とする。
【００１１】
第６の発明は、第１から第５までのいずれかの発明において、
前記駆動回路は、連続粒界結晶シリコンを使用した薄膜トランジスタにより構成されていることを特徴とする。
【００１２】
第７の発明は、表示部に配設された複数の信号線を駆動するために所定のタイミング信号に基づいて所定のパルスを入力端から出力端へと順次にシフトさせるシフトレジスタを有する駆動回路と前記表示部とを含む表示パネルの検査装置であって、
前記シフトレジスタの出力端から出力される出力端信号と前記タイミング信号とに基づいて、前記駆動回路が正常に動作しているか否かを検査する動作状態検査部と、
前記動作状態検査部による検査結果を格納する動作状態格納部と
を備えることを特徴とする。
【００１３】
また、第７の発明において実施形態および図面を参照することにより把握される変形例が、課題を解決するための手段として考えられる。
【００１４】
第１２の発明は、表示部に配設された複数の信号線を駆動するために所定のタイミング信号に基づいて所定のパルスを入力端から出力端へと順次にシフトさせるシフトレジスタを有する駆動回路と前記表示部とを含む表示パネルの検査方法であって、
前記シフトレジスタの出力端から出力される出力端信号と前記タイミング信号とに基づいて、前記駆動回路が正常に動作しているか否かを検査する動作状態検査ステップと、
前記動作状態検査ステップでの検査結果を予め設けられた動作状態格納部に格納する動作状態格納ステップと
を含むことを特徴とする。
【００１５】
また、第１２の発明において実施形態および図面を参照することにより把握される変形例が、課題を解決するための手段として考えられる。
【発明の効果】
【００１６】
上記第１の発明によれば、表示部を駆動する駆動回路内のシフトレジスタの出力端から出力される出力端信号と駆動回路の動作を制御するためのタイミング信号とに基づいて、駆動回路の動作状態が検査される。このため、（検査用の）特別な信号を与えることなく、駆動回路の動作状態を検査することができる。また、その検査結果は動作状態格納部に格納される。このため、動作状態格納部に格納された検査結果を参照することによって表示パネルの動作状態を検知することができ、当該検査結果に応じて駆動回路の動作を制御することができる。
【００１７】
上記第２の発明によれば、一般的な構成の表示装置において、検査結果に応じて駆動回路の動作を制御することができる。
【００１８】
上記第３の発明によれば、クロックパルスに基づいて、所定のパルスがシフトレジスタの出力端から出力されるタイミングであるか否かが判断される。このため、確実なタイミングで駆動回路の動作状態が検査される。また、一般的な論理回路によって動作状態検査部を構成することができるので、検査結果に応じて駆動回路の動作を制御することのできる表示装置が比較的容易に実現される。
【００１９】
上記第４の発明によれば、クロックパルスが生ずる毎に、駆動回路が正常に動作しているか否かが判定される。このため、随時、表示パネルの動作状態が検査されるので、様々な動作異常が検知される。
【００２０】
上記第５の発明によれば、動作状態格納部に格納された検査結果が外部のホストによって参照され得る。このため、表示パネルの動作が異常になったときに、ホストからパネル制御部にコマンドを与えることによって、例えば、駆動回路の動作状態を正常な状態に戻したり、表示パネルの電源を停止させたりすることができる。
【００２１】
上記第６の発明によれば、連続粒界結晶シリコンを使用した薄膜トランジスタによって駆動回路が実現されている表示装置において、検査結果に応じて駆動回路の動作を制御することができる。また、連続粒界結晶シリコンでは電子が高速に移動することができるので、必要な部品数の削減によるコストの低減や装置の小型化が可能となる。
【発明を実施するための最良の形態】
【００２２】
以下、添付図面を参照して本発明の実施形態について説明する。
【００２３】
＜１．第１の実施形態＞
＜１．１  全体構成および動作＞
図２は、本発明の第１の実施形態に係るモノリシック型のＣＧシリコン液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、液晶パネル１と表示制御回路（パネル制御部）２００とを備えている。液晶パネル１には、表示部１００とソースドライバ（映像信号線駆動回路）３００とゲートドライバ（走査信号線駆動回路）４００とが含まれている。なお、この液晶表示装置は、例えば携帯電話に用いられ、当該携帯電話のホスト９００と接続されている。
【００２４】
表示部１００には、複数本（ｎ本）のソースバスライン（映像信号線）ＳＬ１〜ＳＬｎと、複数本（ｍ本）のゲートバスライン（走査信号線）ＧＬ１〜ＧＬｍと、それらのソースバスラインＳＬ１〜ＳＬｎとゲートバスラインＧＬ１〜ＧＬｍとの交差点にそれぞれ対応して設けられた複数個（ｎ×ｍ個）の画素形成部とが含まれている。これらの画素形成部はマトリクス状に配置されて画素アレイを構成し、各画素形成部は、対応する交差点を通過するゲートバスラインＧＬｊにゲート端子が接続されると共に当該交差点を通過するソースバスラインＳＬｉにソース端子が接続されたスイッチング素子であるＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極１１と、上記複数個の画素形成部に共通的に設けられた共通電極Ｅｃおよび補助容量電極Ｃｓと、画素電極１１と共通電極Ｅｃとによって形成される液晶容量１２と、画素電極１１と補助容量電極Ｃｓとによって形成される補助容量１３とが含まれている。そして、液晶容量１２と補助容量１３とによって画素容量が構成されている。
【００２５】
表示制御回路２００は、外部のホスト９００から送られる画像データＤＡＴとタイミング信号群ＴＧとを受け取り、アナログ映像信号ＡＶと、表示部１００に画像を表示するタイミングを制御するためのソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ゲートスタートパルス信号ＧＳＰ、およびゲートクロック信号ＧＣＫを出力する。また、この表示制御回路２００は、液晶パネル１が正常に動作しているか否かを検査するために、ソースドライバ３００内のシフトレジスタの出力端から出力される信号（以下、「ソース出力端信号」という。）ＳＯＵＴとゲートドライバ４００内のシフトレジスタの出力端から出力される信号（以下、「ゲート出力端信号」という。）ＧＯＵＴとを受け取る。なお、以下において、ソース出力端信号ＳＯＵＴとゲート出力端信号ＧＯＵＴとをまとめて出力端信号ＯＵＴという。この表示制御回路２００の詳しい構成および動作については後述する。
【００２６】
図３は、ソースドライバ３００の概略構成を示すブロック図である。このソースドライバ３００は、シフトレジスタ３１とパネル駆動用映像信号出力回路３２とによって構成されている。シフトレジスタ３１には、表示制御回路２００から出力されたソーススタートパルス信号ＳＳＰとソースクロック信号ＳＣＫとが入力される。パネル駆動用映像信号出力回路３２には、表示制御回路２００から出力されたアナログ映像信号ＡＶが入力される。シフトレジスタ３１は、ソースクロック信号ＳＣＫに基づき、ソーススタートパルス信号ＳＳＰに含まれるパルスを入力端から出力端へと順次に転送する。このパルスの転送に応じて、各ソースバスラインＳＬ１〜ＳＬｎに対応するサンプリングパルスがシフトレジスタ３１から順次に出力され、当該サンプリングパルスはパネル駆動用映像信号出力回路３２に順次に入力される。また、シフトレジスタ３１の出力端からはソース出力端信号ＳＯＵＴが出力される。パネル駆動用映像信号出力回路３２は、シフトレジスタ３１から出力されたサンプリングパルスに基づいてアナログ映像信号ＡＶを取り込み、表示部１００内の各画素形成部の画素容量を充電するための駆動用映像信号として各ソースバスラインＳＬ１〜ＳＬｎに印加する。
【００２７】
図４は、ゲートドライバ４００の概略構成を示すブロック図である。このゲートドライバ４００は、シフトレジスタ４１とパネル駆動用走査信号出力回路４２とによって構成されている。シフトレジスタ４１には、表示制御回路２００から出力されたゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとが入力される。パネル駆動用走査信号出力回路４２には、上述したＴＦＴ１０をオン状態にするための電圧（ＴＦＴオン電圧）ＶＧＨとＴＦＴ１０をオフ状態にするための電圧（ＴＦＴオフ電圧）ＶＧＬとが入力される。シフトレジスタ４１は、ゲートクロック信号ＧＣＫに基づき、ゲートスタートパルス信号ＧＳＰに含まれるパルスを入力端から出力端へと順次に転送する。このパルスの転送に応じて、ハイレベルの信号がシフトレジスタ４１から順次に出力され、当該ハイレベルの信号はパネル駆動用走査信号出力回路４２に順次に入力される。また、シフトレジスタ４１の出力端からはゲート出力端信号ＧＯＵＴが出力される。パネル駆動用走査信号出力回路４２は、シフトレジスタ４１から出力されている信号の論理レベルに応じて、ＴＦＴオン電圧ＶＧＨもしくはＴＦＴオフ電圧ＶＧＬを走査信号として各ゲートバスラインＧＬ１〜ＧＬｍに印加する。
【００２８】
以上のようにして、各ソースバスラインＳＬ１〜ＳＬｎに駆動用映像信号が印加され、各ゲートバスラインＧＬ１〜ＧＬｍに走査信号が印加されることにより、表示部１００に画像が表示される。なお、以下においては、ソーススタートパルス信号ＳＳＰとゲートスタートパルス信号ＧＳＰとをまとめてスタートパルス信号ＳＰといい、ソースクロック信号ＳＣＫとゲートクロック信号ＧＣＫとをまとめてクロック信号ＣＫという。
【００２９】
＜１．２  シフトレジスタの構成および動作＞
図５は、ソースドライバ３００およびゲートドライバ４００に含まれているシフトレジスタ３１，４１の構成を示すブロック図である。シフトレジスタ３１，４１には、それぞれが１ビットのデータを格納するｎ個のレジスタＲ１〜Ｒｎが含まれている。ところで、液晶パネル１と表示制御回路２００とは、異なる電源電圧で動作する。詳しくは、液晶パネル１は比較的高いレベルの電源電圧で動作し、表示制御回路２００は比較的低いレベルの電源電圧で動作する。このため、図５に示すように、電圧レベルをシフト（変化）させるためのレベルシフタＬＳ１〜ＬＳ４がシフトレジスタ３１，４１の内部や外部に設けられている。
【００３０】
図６は、レベルシフタＬＳの機能について説明するための図である。図６では、便宜上、レベルシフタＬＳへの入力信号を参照符号ＯＵＴａで示し、レベルシフタＬＳからの出力信号を参照符号ＯＵＴｂで示している。例えば、液晶パネル１内のドライバ３００，４００から出力されるハイレベルの電圧が８Ｖであって、表示制御回路２００が１．８Ｖの電源電圧で動作する場合、図６に示すように、８Ｖの電圧を１．８Ｖの電圧にするためのレベルシフタＬＳが液晶パネル１内に設けられる。このレベルシフタＬＳは、例えば図７に示すように、２個の抵抗器からなる分圧回路で構成されている。なお、液晶パネル１の外部にレベルシフタＬＳを備える構成にすることもできる。
【００３１】
次に、図８から図１０を参照しつつ、シフトレジスタ３１，４１の動作について説明する。本実施形態では、図８に示す構成（レベルシフタについては省略している）のシフトレジスタ３１，４１に、図９（ａ）に示す波形のスタートパルス信号ＳＰと図９（ｂ）に示す波形のクロック信号ＣＫとが入力される。なお、この液晶表示装置の動作開始直後においては、シフトレジスタ３１，４１内の全てのレジスタＲ１〜Ｒｎの値は「０」にされている。
【００３２】
スタートパルス信号ＳＰのパルスの立ち上がり後、１回目のクロック信号ＣＫの立ち上がり時点には、図１０（ａ）に示すように、１段目のレジスタＲ１の値は「１」となり、それ以外のレジスタＲ２〜Ｒｎの値は「０」で維持される。これにより、シフトレジスタ３１，４１の１段目から出力される信号のみハイレベルとなる。その後、２回目のクロック信号ＣＫの立ち上がり時点には、１段目のレジスタＲ１の値は「０」となり、２段目のレジスタＲ２の値は「１」となり、それ以外のレジスタＲ３〜Ｒｎの値は「０」で維持される。これにより、シフトレジスタ３１，４１の２段目から出力される信号のみハイレベルとなる。このようにして、クロック信号ＣＫのパルスが立ち上がる毎に、１段ずつ、より後段に配置されたレジスタの値が「１」となり、その値が「１」になったレジスタから出力される信号のみハイレベルとなる。
【００３３】
スタートパルス信号ＳＰのパルスの立ち上がり後、ｎ回目のクロック信号ＣＫの立ち上がり時点には、図１０（ｃ）に示すように、ｎ段目のレジスタＲｎの値のみが「１」となる。これにより、シフトレジスタ３１，４１のｎ段目から出力される信号のみハイレベルとなる。その後、（ｎ＋１）回目のクロック信号ＣＫの立ち上がり時点には、図１０（ｄ）に示すように、このシフトレジスタ３１，４１の出力端から出力される出力端信号ＯＵＴがハイレベルとなる。詳しくは、図９（ｃ）に示すように、（ｎ＋１）回目のクロック信号ＣＫのパルスに合わせて、出力端信号ＯＵＴがハイレベルとなる。
【００３４】
以上のようにシフトレジスタ３１，４１の各段から出力される信号が順次にハイレベルになることにより、ソースドライバ３００およびゲートドライバ４００では以下のような動作が行われる。ソースドライバ３００では、図１１に示すように構成されたアナログスイッチ３３のうちシフトレジスタ３１よりハイレベルの信号が与えられたアナログスイッチ３３のみが導通状態となり、当該アナログスイッチ３３を介してソースバスラインに駆動用映像信号ＡＶが印加される。ゲートドライバ４００では、図１２に示すように構成されたスイッチ４３のうちシフトレジスタ４１よりハイレベルの信号が与えられたスイッチ４３のみが導通状態となり、当該スイッチ４３を介してゲートバスラインにＴＦＴオン電圧ＶＧＨが印加される。
【００３５】
なお、本実施形態においては、スタートパルス信号ＳＰのパルスの立ち上がり後、（ｎ＋１）回目のクロック信号ＣＫの立ち上がり時点に出力端信号ＯＵＴがハイレベルとなる構成にしているが、本発明はこれに限定されない。ｎ回目のクロック信号ＣＫの立ち上がり時点にシフトレジスタ３１，４１のｎ段目から出力される信号がハイレベルになるとともに出力端信号ＯＵＴがハイレベルとなる構成にしても良い。
【００３６】
＜１．３  表示制御回路の構成および動作＞
＜１．３．１  概要＞
図１は、本実施形態における表示制御回路２００の構成を示すブロック図である。この表示制御回路２００は、ホストインタフェース部２１と映像信号出力部２２とタイミングジェネレータ２３と動作状態検査部２４と動作状態格納レジスタ２５とコマンド実行部２６とを備えている。
【００３７】
ホストインタフェース部２１は、この液晶表示装置と外部のホスト９００との間でデータ転送が行われる際に、この液晶表示装置のインタフェースとして機能する。ホストインタフェース部２１は、例えば、画像データＤＡＴ、タイミング信号群ＴＧ、後述する動作状態確認要求Ｒｅｑをホスト９００から受け取り、後述する動作状態確認応答Ａｎｓをホスト９００に与える。映像信号出力部２２は、ホスト９００から送られた画像データＤＡＴに基づいて、ソースドライバ３００に与えるためのアナログ映像信号ＡＶを出力する。タイミングジェネレータ２３は、ホスト９００から送られたタイミング信号群ＴＧに基づいて、スタートパルス信号ＳＰとクロック信号ＣＫとを出力する。
【００３８】
動作状態検査部２４は、ドライバ（ソースドライバ３００，ゲートドライバ４００）から出力された出力端信号ＯＵＴとタイミングジェネレータ２３から出力されたスタートパルス信号ＳＰ，クロック信号ＣＫとに基づいて、液晶パネル１の動作状態（正常に動作しているか否か）を判定する。そして、動作状態検査部２４は、その判定結果を動作状態信号Ｋとして出力する。動作状態格納レジスタ２５には、動作状態信号Ｋの値が格納される。コマンド実行部２６は、ホストインタフェース部２１からの指令に基づいて、動作状態格納レジスタ２５に対するデータ入出力処理（データの書き込み処理，データの読み取り処理）等を行う。なお、本実施形態においては、動作状態検査部２４と動作状態格納レジスタ２５とによって、液晶パネル１の検査装置が実現されている。
【００３９】
ところで、動作状態格納レジスタ２５に格納された値は、ホスト９００から参照され得る。具体的には、ホストインタフェース部２１がホスト９００から動作状態確認要求Ｒｅｑを受け取ると、コマンド実行部２６によって動作状態格納レジスタ２５の値が読み出される。その読み出された値は、動作状態確認応答Ａｎｓとしてホストインタフェース部２１からホスト９００に与えられる。これにより、ホスト９００は液晶パネル１の動作状態を検知することができる。
【００４０】
＜１．３．２  動作状態検査部の構成および動作＞
図１に示すように、動作状態検査部２４には、クロック数カウント部としてのカウンタ２４１と、タイミング判定部としてのタイミング判定回路２４２と、動作状態判定部としてのラッチ回路２４３とが含まれている。
【００４１】
カウンタ２４１は、スタートパルス信号ＳＰのパルスを受け取ると内部カウンタをリセットし、クロック信号ＣＫのパルス（以下、「クロックパルス」という。）を受け取ると内部カウンタに「１」を加算する。換言すれば、カウンタ２４１では、スタートパルス信号ＳＰのパルス発生後のクロックパルスの発生数がカウントされる。そのカウントされた数は、カウント値ＣＮＴとしてカウンタ２４１から出力され、タイミング判定回路２４２に与えられる。
【００４２】
タイミング判定回路２４２は、カウンタ２４１から出力されたカウント値ＣＮＴを受け取り、当該カウント値ＣＮＴが「ｎ＋１」であるか否かを判定する。具体的には、スタートパルス信号ＳＰのパルス発生後、２５６回目のクロックパルス発生時に上述の出力端信号ＯＵＴがハイレベルになるのであれば、カウント値ＣＮＴが「２５６」であるか否かがタイミング判定回路２４２で判定される。判定の結果、カウント値ＣＮＴが「ｎ＋１」であれば、タイミング判定回路２４２からラッチ回路２４３にトリガ信号ＴＲＧのパルスが与えられる。一方、カウント値ＣＮＴが「ｎ＋１」でなければ、タイミング判定回路２４２から出力されるトリガ信号ＴＲＧはローレベルで維持される。
【００４３】
ラッチ回路２４３は、タイミングジェネレータ２３から出力されたクロック信号ＣＫとタイミング判定回路２４２から出力されたトリガ信号ＴＲＧとドライバ（ソースドライバ３００，ゲートドライバ４００）から出力された出力端信号ＯＵＴとを受け取り、液晶パネル１の動作状態を示す動作状態信号Ｋを出力する。
【００４４】
図１３は、ラッチ回路２４３の構成例を示す論理回路図である。このラッチ回路２４３は、ＡＮＤ回路６１とＤフリップフロップ回路６２とによって構成されている。ＡＮＤ回路６１の入力端子には、クロック信号ＣＫとトリガ信号ＴＲＧとが与えられる。Ｄフリップフロップ回路６２のＤ入力端子には、出力端信号ＯＵＴが与えられる。Ｄフリップフロップ回路６２のクロック入力端子には、ＡＮＤ回路６１からの出力信号が与えられる。Ｄフリップフロップ回路６２のＱ出力端子から出力される信号は動作状態信号Ｋとされる。以上のような構成により、ＡＮＤ回路６１からの出力信号がローレベルからハイレベルに変化した時点における出力端信号ＯＵＴの値が、動作状態信号Ｋの値となる。
【００４５】
図１４は、動作状態検査部２４の動作手順の概略を示すフローチャートである。動作状態検査部２４は、動作開始後、出力端信号ＯＵＴを受信する（ステップＳ１０）。このステップＳ１０は、ラッチ回路２４３内のＤフリップフロップ回路７２のＤ入力端子に出力端信号ＯＵＴが与えられることに相当する。その後、動作状態検査部２４は、液晶パネル１の動作状態を確認するタイミングであるか否かを判定する（ステップＳ２０）。このステップＳ２０は、タイミング判定回路２４２によってカウント値ＣＮＴが「ｎ＋１」であるか否かの判定が行われることに相当する。ステップＳ２０での判定の結果、動作状態を確認するタイミングであれば、ステップＳ３０に進む。一方、動作状態を確認するタイミングでなければ、ステップＳ２０に戻る。
【００４６】
ステップＳ３０では、動作状態検査部２４は、出力端信号ＯＵＴの値に基づいて、液晶パネル１の動作が正常であるか否かを判定する。このステップＳ３０は、ラッチ回路２４３内のＤフリップフロップ回路６２において、クロック入力端子に与えられる信号（ＡＮＤ回路６１からの出力信号）の論理レベルがローレベルからハイレベルに切り替わるタイミングでＤ入力端子に与えられている出力端信号ＯＵＴの値が取り込まれることに相当する。ステップＳ３０での判定の結果、液晶パネル１の動作が正常であれば（出力端信号ＯＵＴの値が「１」であれば）、ステップＳ４０に進む。一方、液晶パネル１の動作が正常でなければ（出力端信号ＯＵＴの値が「０」であれば）、ステップＳ５０に進む。
【００４７】
ステップＳ４０では、動作状態検査部２４は、動作状態格納レジスタ２５に「１」をセットする。一方、ステップＳ５０では、動作状態検査部２４は、動作状態格納レジスタ２５に「０」をセットする。これらステップＳ４０，Ｓ５０は、ラッチ回路２４３から出力された動作状態信号Ｋの値が動作状態格納レジスタ２５に書き込まれることに相当する。ステップＳ４０の終了後およびステップＳ５０の終了後には、ステップＳ１０に戻る。
【００４８】
＜１．４  作用および効果＞
以下、図１５および図１６を参照しつつ、本実施形態における作用および効果について説明する。なお、図１５は、液晶パネル１の動作が正常であるときの信号波形図であり、図１６は、液晶パネル１の動作が異常であるときの信号波形図である。
【００４９】
上述したように、本実施形態において液晶パネル１の動作が正常であれば、図１５（ｃ）に示すように、スタートパルス信号ＳＰのパルスの立ち上がり後、（ｎ＋１）回目のクロックパルスに合わせて、出力端信号ＯＵＴがハイレベルとなる。また、当該（ｎ＋１）回目のクロックパルスが発生しているときに、図１５（ｂ）に示すように、トリガ信号ＴＲＧのパルスが発生する。ここで、図１３に示したラッチ回路２４３において、ＡＮＤ回路６１はクロック信号ＣＫの値とトリガ信号ＴＲＧの値との論理積を示す信号を出力するので、図１５の時点ｔ１に、ＡＮＤ回路６１からの出力信号がローレベルからハイレベルに変化する。その時点ｔ１における出力端信号ＯＵＴの値が動作状態信号Ｋの値とされるので、図１５（ｄ）に示すように、時点ｔ１以降の動作状態信号Ｋの値は「１」となる。
【００５０】
本実施形態において液晶パネル１の動作が異常になっているときには、例えば、図１６（ｃ）に示すように出力端信号ＯＵＴ（１）のパルスが全く発生しなかったり、図１６（ｄ）に示すように正常動作時とは異なったタイミングで出力端信号ＯＵＴ（２）のパルスが発生したりする。このようなとき、時点ｔ１における出力端信号ＯＵＴ（１），ＯＵＴ（２）の値は「０」になっている。このため、図１６（ｅ）に示すように、時点ｔ１以降の動作状態信号Ｋの値は「０」となる。
【００５１】
そして、液晶パネル１の動作が正常であるか異常であるかを示す上述の動作状態信号Ｋの値は、動作状態格納レジスタ２５に書き込まれる。
【００５２】
本実施形態によれば、表示制御回路２００から出力されたスタートパルス信号ＳＰに含まれるパルスが、ドライバ内のシフトレジスタ３１，４１においてクロックパルスに応じて入力端から出力端へと順次に転送される。そのシフトレジスタ３１，４１の出力端から出力される信号は出力端信号ＯＵＴとして表示制御回路２００に与えられる。そして、表示制御回路２００では、シフトレジスタ３１，４１の出力端からパルスが出力されるべきタイミングで、出力端信号ＯＵＴの値が「１」であるか否かの判定が行われる。このように、出力端信号ＯＵＴの値に基づいてドライバの動作状態を確認することができるので、比較的簡易な構成でパネルの動作状態を検査することができる。また、検査用の特別な信号をドライバに与える必要もない。
【００５３】
また、ドライバの動作状態が表示制御回路２００で確認されるので、表示制御回路２００からドライバにリセット信号を与えるなどして、ドライバの動作状態を正常な状態に戻すことができる。さらに、パネルの動作状態を示す値（情報）は、表示制御回路２００内の動作状態格納レジスタ２５に格納される。この動作状態格納レジスタ２５に格納された値は、外部のホスト９００によって参照され得る。このため、パネルの動作状態が異常になったときに、ホスト９００から表示制御回路２００にコマンド（指令）を与えることによって、例えば、ドライバの動作状態を正常な状態に戻したり、パネルの電源を停止させたりすることができる。以上のように、本実施形態によれば、検査結果に応じて、人手を介することなくドライバの動作を制御することができる。
【００５４】
＜２．第２の実施形態＞
次に、本発明の第２の実施形態について説明する。上記第１の実施形態によると、図１７（ｂ）に示すように、スタートパルス信号ＳＰのパルスの発生後、（ｎ＋１）回目のクロックパルスが発生しているときにトリガ信号ＴＲＧのパルスが発生している。すなわち、（ｎ＋１）回目のクロックパルスが発生しているときの出力端信号ＯＵＴの値に基づいて、動作状態信号Ｋの値が決定されている。ところで、液晶パネル１の動作が異常になっているとき、出力端信号が図１７（ｃ）や図１７（ｄ）に示すような波形になっていることもある。このような場合、（ｎ＋１）回目のクロックパルスが発生しているときの出力端信号ＯＵＴの値のみに基づいては動作異常が検出されない。そこで、本実施形態では、クロックパルスが発生する毎に液晶パネル１の動作状態の判定が行われる構成となっている。以下に詳しく説明する。
【００５５】
＜２．１  動作状態検査部の構成など＞
本実施形態に係る液晶表示装置の全体構成については、上記第１の実施形態と同様であるので、説明を省略する。図１８は、本実施形態における表示制御回路２００の構成を示すブロック図である。表示制御回路２００に関し、動作状態検査部２７の構成については上記第１の実施形態とは異なるので以下に説明し、それ以外の構成については上記第１の実施形態と同様であるので説明を省略する。
【００５６】
動作状態検査部２７には、カウンタ２７１とタイミング判定回路２７２とラッチ回路２７３とが含まれている。カウンタ２７１では、スタートパルス信号ＳＰのパルス発生後のクロックパルスの発生数がカウントされる。そのカウントされた数は、カウント値ＣＮＴとしてカウンタ２７１から出力され、タイミング判定回路２７２に与えられる。
【００５７】
タイミング判定回路２７２は、カウンタ２７１から出力されたカウント値ＣＮＴを受け取り、当該カウント値ＣＮＴが「ｎ＋１」であるか否かを判定する。ここで、タイミング判定回路２７２からラッチ回路２７３には、上記第１の実施形態とは異なり、トリガ信号ＴＲＧとセレクタ信号ＳＥＬとが与えられる。カウンタ２７１での判定の結果、カウント値ＣＮＴが「ｎ＋１」であれば、セレクタ信号ＳＥＬの論理レベルはハイレベルにされる。一方、カウント値ＣＮＴが「ｎ＋１」でなければ、セレクタ信号ＳＥＬの論理レベルはローレベルにされる。また、カウント値ＣＮＴの値にかかわらず、タイミング判定回路２７２からラッチ回路２７３には、トリガ信号ＴＲＧのパルスが与えられる。以上のような動作により、タイミング判定回路２７２からラッチ回路２７３には、図１９（ｂ）に示す波形のトリガ信号ＴＲＧと図１９（ｃ）に示す波形のセレクタ信号ＳＥＬとが与えられる。なお、図１９は、本実施形態において、液晶パネルの動作が正常であるときの信号波形図である。
【００５８】
ラッチ回路２７３は、タイミングジェネレータ２３から出力されたクロック信号ＣＫとタイミング判定回路２７２から出力されたトリガ信号ＴＲＧおよびセレクタ信号ＳＥＬとドライバ（ソースドライバ３００，ゲートドライバ４００）から出力された出力端信号ＯＵＴとを受け取り、液晶パネル１の動作状態を示す動作状態信号Ｋを出力する。
【００５９】
図２０は、本実施形態におけるラッチ回路２７３の構成例を示す論理回路図である。このラッチ回路２７３は、３個のＡＮＤ回路（第１ＡＮＤ回路７１，第２ＡＮＤ回路７３，第３ＡＮＤ回路７４）とＯＲ回路７５とＤフリップフロップ回路７２とによって構成されている。第１ＡＮＤ回路７１の入力端子には、クロック信号ＣＫとトリガ信号ＴＲＧとが与えられる。Ｄフリップフロップ回路７２のＤ入力端子には、出力端信号ＯＵＴが与えられる。Ｄフリップフロップ回路７２のクロック入力端子には、第１ＡＮＤ回路７１からの出力信号が与えられる。
【００６０】
第２ＡＮＤ回路７３の入力端子には、Ｄフリップフロップ回路７２のＱ出力端子から出力される信号とセレクタ信号ＳＥＬとが与えられる。第３ＡＮＤ回路７４の入力端子には、Ｄフリップフロップ回路７２の反転出力端子から出力される信号とセレクタ信号ＳＥＬの反転信号とが与えられる。ＯＲ回路７５の入力端子には、第２ＡＮＤ回路７３からの出力信号Ｓ１と第３ＡＮＤ回路７４からの出力信号Ｓ２とが与えられる。ＯＲ回路７５の出力端子から出力される信号は動作状態信号Ｋとされる。
【００６１】
以上のような構成において、図１９（ａ）に示す波形のクロック信号ＣＫと図１９（ｂ）に示す波形のトリガ信号ＴＲＧとが第１ＡＮＤ回路７１に与えられる。これにより、Ｄフリップフロップ回路７２のＱ出力端子からの出力信号は、各クロックパルスが発生している時の出力端信号ＯＵＴの値を示していることになる。
【００６２】
ここで、セレクタ信号ＳＥＬの波形は、図１９（ｃ）に示すように、液晶パネル１の動作が正常なときにＤフリップフロップ回路７２のＱ出力端子から出力されるべき信号の波形と同じ波形にされている。すなわち、図１９の時点ｔ４から時点ｔ５までの期間のみ、セレクタ信号ＳＥＬはハイレベルにされている。また、ＯＲ回路７５からは、動作状態信号Ｋとして第２ＡＮＤ回路７３からの出力信号Ｓ１と第３ＡＮＤ回路７４からの出力信号Ｓ２との論理和を示す信号が出力される。以上より、時点ｔ４から時点ｔ５までの期間には、第２ＡＮＤ回路７３からの出力信号Ｓ１の値が動作状態信号Ｋの値に反映され、時点ｔ４から時点ｔ５までの期間以外の期間には、第３ＡＮＤ回路７４からの出力信号Ｓ２の値が動作状態信号Ｋの値に反映される。換言すれば、時点ｔ４から時点ｔ５までの期間には、Ｄフリップフロップ回路７２のＱ出力端子からの出力信号の値が動作状態信号Ｋの値に反映され、時点ｔ４から時点ｔ５までの期間以外の期間には、Ｄフリップフロップ回路７２の反転出力端子からの出力信号の値が動作状態信号Ｋの値に反映される。
【００６３】
＜２．２  作用および効果＞
以下、図１９、図２１、および図２２を参照しつつ、本実施形態における作用および効果について説明する。なお、図１９は、液晶パネル１の動作が正常であるときの信号波形図であり、図２１および図２２は、液晶パネル１の動作が異常であるときの信号波形図である。
【００６４】
本実施形態においては、図１９（ａ）〜（ｃ）に示す波形のクロック信号ＣＫ、トリガ信号ＴＲＧ、およびセレクタ信号ＳＥＬがラッチ回路２７３に与えられる。また、液晶パネル１の動作が正常であれば、図１９（ｄ）に示すように、スタートパルス信号ＳＰのパルスの立ち上がり後、（ｎ＋１）回目のクロックパルスに合わせて、出力端信号ＯＵＴがハイレベルとなる。これにより、図１９（ｅ）に示すように、時点ｔ４から時点ｔ５までの期間のみＤフリップフロップ回路７２のＱ出力端子からの出力信号はハイレベルとなり、図１９（ｆ）に示すように、時点ｔ４から時点ｔ５までの期間のみＤフリップフロップ回路７２の反転出力端子からの出力信号はローレベルとなる。その結果、図１９（ｇ）に示すように、時点ｔ４から時点ｔ５までの期間のみ第２ＡＮＤ回路７３からの出力信号Ｓ１はハイレベルとなり、図１９（ｈ）に示すように、時点ｔ４から時点ｔ５までの期間のみ第３ＡＮＤ回路７４からの出力信号Ｓ２はローレベルとなる。動作状態信号Ｋは出力信号Ｓ１と出力信号Ｓ２との論理和を示す信号となっているので、図１９（ｉ）に示すように、液晶パネル１の動作中、動作状態信号Ｋの値は「１」となる。
【００６５】
次に、液晶パネル１の動作が異常になっているときの例として、出力端信号が図１７（ｃ）に示したような波形になっているときの動作について説明する。ｎ回目のクロックパルスと（ｎ＋１）回目のクロックパルスに合わせて出力端信号ＯＵＴがハイレベルとなっているので、図２１（ｅ）に示すように、時点ｔ３から時点ｔ５までの期間にＤフリップフロップ回路７２のＱ出力端子からの出力信号はハイレベルとなり、図２１（ｆ）に示すように、時点ｔ３から時点ｔ５までの期間にＤフリップフロップ回路７２の反転出力端子からの出力信号はローレベルとなる。その結果、図２１（ｇ）に示すように、時点ｔ４から時点ｔ５までの期間のみ第２ＡＮＤ回路７３からの出力信号Ｓ１はハイレベルとなり、図２１（ｈ）に示すように、時点ｔ３から時点ｔ５までの期間のみ第３ＡＮＤ回路７４からの出力信号Ｓ２はローレベルとなる。これにより、時点ｔ３から時点ｔ４までの期間には動作状態信号Ｋの値は「０」となり、時点ｔ３から時点ｔ４までの期間以外の期間には動作状態信号Ｋの値は「１」となる。
【００６６】
次に、液晶パネル１の動作が異常になっているときの例として、出力端信号が図１７（ｄ）に示したような波形になっているときの動作について説明する。２回目のクロックパルスが発生した時点から出力端信号ＯＵＴはハイレベルで維持されているので、図２２（ｅ）に示すように、時点ｔ２以降の期間にはＤフリップフロップ回路７２のＱ出力端子からの出力信号はハイレベルで維持され、図２２（ｆ）に示すように、時点ｔ２以降の期間にはＤフリップフロップ回路７２の反転出力端子からの出力信号はローレベルで維持される。その結果、図２２（ｇ）に示すように、時点ｔ４から時点ｔ５までの期間のみ第２ＡＮＤ回路７３からの出力信号Ｓ１はハイレベルとなり、図２２（ｈ）に示すように、時点ｔ２以降の期間には第３ＡＮＤ回路７４からの出力信号Ｓ２はローレベルで維持される。これにより、時点ｔ２以前の期間と時点ｔ４から時点ｔ５までの期間には動作状態信号Ｋの値は「１」となり、それ以外の期間には動作状態信号Ｋの値は「０」となる。
【００６７】
以上の動作状態信号Ｋの値は、動作状態格納レジスタ２５に書き込まれる。
【００６８】
本実施形態においても、上記第１の実施形態と同様、ドライバ内のシフトレジスタ３１，４１の出力端から出力される出力端信号ＯＵＴは表示制御回路２００に与えられる。そして、表示制御回路２００では、クロックパルスが発生する都度、出力端信号ＯＵＴの値が「１」であるか否かの判定が行われる。このように、本実施形態によれば、随時、ドライバの動作状態を確認することができる。これにより、様々な動作異常を検知することが可能となる。
【００６９】
また、パネルの動作状態を示す値（情報）は、表示制御回路２００内の動作状態格納レジスタ２５に格納され、当該動作状態格納レジスタ２５に格納された値は外部のホスト９００によって参照され得る。このため、上記第１の実施形態と同様、パネルの動作状態に応じたコマンドをホスト９００から表示制御回路２００に与えることによって、人手を介することなくドライバの動作を制御することができる。
【００７０】
＜３．その他＞
上記各実施形態においては液晶パネル１内にドライバが含まれている例を挙げて説明したが、本発明はこれに限定されない。ドライバがパネルの外部に配置されている表示装置にも本発明を適用することができる。
【００７１】
また、表示制御回路２００内の構成についても上記各実施形態に示した構成に限定されず、ドライバ内のシフトレジスタの出力端から出力された信号に基づいてパネルの動作状態を確認することができる構成であれば良い。
【００７２】
さらに、上記各実施形態においては液晶表示装置を例に挙げて説明したが、本発明はこれに限定されない。有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｎｅｔ）等の他の表示装置にも本発明を適用することができる。
【図面の簡単な説明】
【００７３】
【図１】本発明の第１の実施形態に係る液晶表示装置において、表示制御回路の構成を示すブロック図である。
【図２】上記第１の実施形態において、液晶表示装置の全体構成を示すブロック図である。
【図３】上記第１の実施形態において、ソースドライバの概略構成を示すブロック図である。
【図４】上記第１の実施形態において、ゲートドライバの概略構成を示すブロック図である。
【図５】上記第１の実施形態において、シフトレジスタの構成を示すブロック図である。
【図６】上記第１の実施形態において、レベルシフタの機能について説明するための図である。
【図７】上記第１の実施形態において、レベルシフタの構成例を示す回路図である。
【図８】上記第１の実施形態において、シフトレジスタの動作について説明するための図である。
【図９】上記第１の実施形態において、シフトレジスタの動作について説明するための信号波形図である。
【図１０】上記第１の実施形態において、シフトレジスタの動作について説明するための図である。
【図１１】上記第１の実施形態において、ソースドライバの動作について説明するための図である。
【図１２】上記第１の実施形態において、ゲートドライバの動作について説明するための図である。
【図１３】上記第１の実施形態において、動作状態検査部内のラッチ回路の構成例を示す論理回路図である。
【図１４】上記第１の実施形態において、動作状態検査部の動作手順の概略を示すフローチャートである。
【図１５】上記第１の実施形態において、液晶パネルの動作が正常であるときの信号波形図である。
【図１６】上記第１の実施形態において、液晶パネルの動作が異常であるときの信号波形図である。
【図１７】上記第２の実施形態において、液晶パネルの動作が異常になっているときの信号波形図の例である。
【図１８】上記第２の実施形態において、表示制御回路の構成を示すブロック図である。
【図１９】上記第２の実施形態において、液晶パネルの動作が正常であるときの信号波形図である。
【図２０】上記第２の実施形態において、動作状態検査部内のラッチ回路の構成例を示す論理回路図である。
【図２１】上記第２の実施形態において、液晶パネルの動作が異常であるときの信号波形図である。
【図２２】上記第２の実施形態において、液晶パネルの動作が異常であるときの別の例の信号波形図である。
【符号の説明】
【００７４】
１…液晶パネル
２１…ホストインタフェース部
２２…映像信号出力部
２３…タイミングジェネレータ
２４…動作状態検査部
２５…動作状態格納レジスタ
２６…コマンド実行部
３１，４１…シフトレジスタ
１００…表示部
２００…表示制御回路
２４１…カウンタ
２４２…タイミング判定回路
２４３…ラッチ回路
３００…ソースドライバ（映像信号線駆動回路）
４００…ゲートドライバ（走査信号線駆動回路）
ＬＳ１〜ＬＳ４…レベルシフタ
Ｒ１〜Ｒｎ…レジスタ
ＣＫ…クロック信号
ＳＰ…スタートパルス信号
ＯＵＴ…出力端信号
【図１】
2009025426.tif 000003
【図２】
2009025426.tif 000004
【図３】
2009025426.tif 000005
【図４】
2009025426.tif 000006
【図５】
2009025426.tif 000007
【図６】
2009025426.tif 000008
【図７】
2009025426.tif 000009
【図８】
2009025426.tif 000010
【図９】
2009025426.tif 000011
【図１０】
2009025426.tif 000012
【図１１】
2009025426.tif 000013
【図１２】
2009025426.tif 000014
【図１３】
2009025426.tif 000015
【図１４】
2009025426.tif 000016
【図１５】
2009025426.tif 000017
【図１６】
2009025426.tif 000018
【図１７】
2009025426.tif 000019
【図１８】
2009025426.tif 000020
【図１９】
2009025426.tif 000021
【図２０】
2009025426.tif 000022
【図２１】
2009025426.tif 000023
【図２２】
2009025426.tif 000024