(57)【要約】【課題】データの書き替えタイミングとフレーム周波数との同期の不一致による表示の乱れやフリッカを改善できるとともに、電力消費を低減した液晶パネルの駆動制御回路を提供する。【解決手段】コモン出力駆動回路１４から出力されるフレーム周波数に同期した出力信号ｆｒをクロックソースとして分周選択回路１７で分周し、その出力信号２９を制御レジスタ１３で読み出してフラグとして使用する。【選択図】図２
2009025677.tif 000002
【特許請求の範囲】
【請求項１】
コモン信号とセグメント信号とで液晶パネルを構成する複数のセグメントを制御する液晶パネルの駆動制御回路であって、
前記複数のセグメントに対して前記コモン信号を与えるとともに、前記液晶パネルの１フレーム分の表示に費やす時間の逆数で規定されるフレーム周波数に同期したクロックソースを出力するコモン出力駆動回路と、
前記クロックソースを受け、分周して分周信号として出力する分周回路と、を備え、
前記分周信号により前記液晶パネルの表示データの書き替えタイミングを設定する、液晶パネルの駆動制御回路。
【請求項２】
前記液晶パネルの前記複数のセグメントの表示状態を、反転状態または消灯状態とするように前記表示データを強制的に変更する表示データ制御回路をさらに備え、
前記表示データを強制的に変更している期間を前記分周信号を用いて設定する、請求項１記載の液晶パネルの駆動制御回路。
【請求項３】
前記分周回路は、
複数のフリップフロップと、
前記複数のフリップフロップからそれぞれ出力される分周比の異なる信号を受け、何れかを選択して前記分周信号として出力する第１のセレクタと、を有する、請求項１または請求項２記載の液晶パネルの駆動制御回路。
【請求項４】
前記分周回路は、
前記複数のフリップフロップからそれぞれ出力される前記信号を受け、何れかを選択して前記表示データの書き替えを要求する割り込み信号として出力する第２のセレクタをさらに有する、請求項３記載の液晶パネルの駆動制御回路。
【請求項５】
コモン信号とセグメント信号とで液晶パネルを構成する複数のセグメントを制御する液晶パネルの駆動制御回路であって、
前記複数のセグメントに対して前記コモン信号を与えるとともに、前記液晶パネルの１フレーム分の表示に費やす時間の逆数で規定されるフレーム周波数に同期したクロックソースを出力するコモン出力駆動回路と、
前記クロックソースを受け、前記フレーム周波数をカウントして、予め定めたカウント値に達した場合にはカウント終了信号を出力するカウンタ回路と、を備え、
前記カウント終了信号により前記液晶パネルの表示データの書き替えタイミングを設定する、液晶パネルの駆動制御回路。
【請求項６】
前記液晶パネルの前記複数のセグメントの表示状態を、反転状態または消灯状態とするように前記表示データを強制的に変更する表示データ制御回路をさらに備え、
前記表示データを強制的に変更している期間を前記カウント終了信号を用いて設定する、請求項５記載の液晶パネルの駆動制御回路。
【請求項７】
前記カウンタ回路は、
前記フレーム周波数をカウントするごとに予め設定したカウント値を減ずるカウンタと、
前記カウンタがアンダフローしたときに出力するアンダフロー信号を受けて、該アンダフロー信号に同期して前記カウント終了信号を出力するフリップフロップと、を有する、請求項５または請求項６記載の液晶パネルの駆動制御回路。
【請求項８】
前記カウンタ回路は、
前記アンダフロー信号を前記表示データの書き替えを要求する割り込み信号として出力する、請求項７記載の液晶パネルの駆動制御回路。
【請求項９】
請求項１記載の液晶パネルの駆動制御回路を内蔵した半導体装置であって、
前記液晶パネルの駆動制御回路は、前記半導体装置の外部から供給される外部クロックを分周する分周器を備え、
前記分周回路は、
前記分周器によって分周されたクロックに基づいて前記クロックソースを分周する、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶パネルの駆動制御回路に関し、特に、コモン信号とセグメント信号とで表示を制御する液晶（ＬＣＤ：Liquid Crystal Display）パネルの駆動制御回路に関する。
【背景技術】
【０００２】
コモン信号とセグメント信号とで表示を制御する液晶（ＬＣＤ：Liquid Crystal Display）パネルにおいては、表示画面にフリッカが生じないように、一般的にパネル表示が一巡するフレーム周波数を６０Ｈｚ〜１２０Ｈｚに設定している。これに合わせて、液晶パネルの表示を制御する駆動制御回路（以下ＬＣＤ駆動制御回路と呼称）は、コモン端子の数が異なるＬＣＤパネルに対応するため、使用するコモン端子の選択と、ソースクロックを分周して液晶パネル駆動制御用のクロックを生成してフレーム周波数を適宜調整している。
【０００３】
例えば、特許文献１にはサンプリング周波数の違いや位相ずれに対応するために、水平同期信号の同期周期を分周してサンプリングクロックを抽出する技術が開示されている。
【０００４】
【特許文献１】特開平１０−３９８３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
一方、ＬＣＤパネルに表示するデータは、ＬＣＤ駆動制御回路とは別にタイマ回路を用いて定期的にデータの書き替えを行うのが一般的であり、例えば１６ビットのタイマを使用した場合、ソースクロックが例えば３２．７６８ｋＨｚである場合、カウントＦＦＦＦで０．５ｓｅｃの書き替え周期を作ることができる。
【０００６】
ここで、コモン端子が３本である場合に、フレーム周波数を６０Ｈｚ〜１２０Ｈｚの範囲に設定する場合を想定すると、ソースクロックが例えば３２．７６８ｋＨｚである場合、これを１２８分周することで２５６Ｈｚを得る。コモン端子が３本であるので、１本当たり８５．３３Ｈｚ（無限小数）となるが、タイマ回路による書き替えの周期は０．５ｓｅｃであるので、フレーム周波数で言えば４３番目のパルス信号の途中で、タイマ回路による書き替え信号が与えられることになり、データの書き替えとフレーム周波数の同期が取れず、表示の乱れやフリッカの原因となっていた。すなわち、正確には４２．６６番目のパルスを整数値の４３番目のパルスに丸めている。
【０００７】
また、電力消費を低減するため、ＬＣＤ駆動制御回路の制御を行うＣＰＵ（Central Processing Unit）などを停止した状態でＬＣＤ制御回路のみ動作させるという制御を採用する場合もあるが、この制御では一定期間ごと、例えば１秒ごとにタイマによる割り込み信号を発生させて、ＣＰＵを起動させて、ＬＣＤパネルに表示するデータの書き替えを行っていた。しかしながら、ＣＰＵ停止期間にタイマを動作させる必要があるため、その分については電力消費が発生するといった問題があった。
【０００８】
本発明は、上記のような問題点を解決するためになされたものであり、データの書き替えタイミングとフレーム周波数との同期の不一致による表示の乱れやフリッカを改善できるとともに、電力消費を低減した液晶パネルの駆動制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る１の実施の形態においては、フレーム周波数に同期したクロックソースを分周選択回路で分周し、その出力信号を制御レジスタで読み出してＬＣＤ表示データの書き替えフラグとして使用する。
【発明の効果】
【００１０】
上記実施の形態によれば、ＬＣＤ表示データの書き替えのタイミングをフレーム周波数と同期させることができ、ＬＣＤパネルでの表示と、ＬＣＤ表示データとを同期化できて、表示の乱れやフリッカの発生を防止できる。
【００１１】
また、クロックソースを分周した分周信号により書き替えタイミングを設定するので、汎用タイマの駆動や、書き替えのためのＣＰＵの起動が不要になり、また周期測定のための回路や論理規模が小さくなり消費電力を低減する効果がある。
【発明を実施するための最良の形態】
【００１２】
＜Ａ．実施の形態１＞
＜Ａ−１．装置構成＞
本発明に係る実施の形態１のＬＣＤ駆動制御回路１００の構成について、図１および図２を用いて説明する。
【００１３】
図１に示すように、ＬＣＤ駆動制御回路１００はマイクロコンピュータ１に内蔵され、当該マイクロコンピュータ１によりＬＣＤパネル２の表示動作が制御される。
【００１４】
マイクロコンピュータ１は、外部の発振器３より供給されるクロック４に基づいて動作し、ＬＣＤ駆動制御回路１００の他に、ＣＰＵ５、メモリ６、タイマ７および割り込み制御回路８などのモジュールを備え、各モジュールはバス１０を介して互いに接続される。
【００１５】
外部に設けられた発振器３の出力は、クロック端子９１および９２に接続され、クロック端子９１および９２の間には、マイクロコンピュータ１内においてインバータ９３が接続されている。そして、クロック端子９１およびインバータ９３の出力がバッファ９４を介してクロック４として、マイクロコンピュータ１内の各構成に与えられている。
【００１６】
また、マイクロコンピュータ１は、リセット端子９に与えられるＲＥＳＥＴ信号により、内部の各モジュールの初期化を行う。
【００１７】
ＬＣＤ駆動制御回路１００は、クロック４を分周してＬＣＤクロックＣＬＫとして出力する分周器１２、バス１０を介してＣＰＵ５と接続されるレジスタ回路（以後、制御レジスタと呼称）１３を備え、制御レジスタ１３により、ＬＣＤ駆動回路の動作開始や分周器１２の分周設定など各種の設定を行うが、特徴的な信号（制御開始信号ＳＴＡＲＴ＿ＴＲＧ）以外は図示を省略している。
【００１８】
また、ＬＣＤ駆動制御回路１００は、バス１０を介してＣＰＵ５と接続される表示データ用メモリ１４、表示データ用メモリ１４の出力を受けてＬＣＤパネル２の各セグメントに対してセグメント信号を与えるセグメント出力駆動回路１５と、各セグメントに対してコモン信号を与えるコモン出力駆動回路１６とを備えている。セグメント出力駆動回路１５は、分周器１２の出力するＬＣＤクロックＣＬＫ、およびセグメント駆動用のバイアス電位が供給されるバイアス電位端子ＶＬ３、ＶＬ２、ＶＬ１および基準電位端子ＶＳＳに接続される。
【００１９】
なお、表示データ用メモリ１４からは、ＬＣＤパネル表示データＳＥＧ０ＤＡＴ［ｊ：０］〜ＳＥＧｉＤＡＴ［ｊ：０］が出力される。
【００２０】
また、バイアス電位端子ＶＬ３、ＶＬ２、ＶＬ１および基準電位端子ＶＳＳからは、コモン駆動用のバイアス電圧ＶＬ３、ＶＬ２、ＶＬ１および基準電圧ＶＳＳがコモン出力駆動回路１６およびセグメント出力駆動回路１５に与えられ、分周器１２の出力するＬＣＤクロックＣＬＫは、セグメント出力駆動回路１５およびコモン出力駆動回路１６にも与えられる。
【００２１】
そして、コモン出力駆動回路１６の出力信号ｆｒは、分周器およびセレクタで構成された分周選択回路１７に与えられ、分周選択回路１７の出力信号２９が制御レジスタ１３に与えられる構成となっている。
【００２２】
ＬＣＤパネル２には、コモン出力駆動回路の出力端子でもあるコモン端子ＣＯＭ０〜ＣＯＭｊ（これらからはＬＣＤパネル駆動波形ＣＯＭ０〜ＣＯＭｊが出力される）および、セグメント出力駆動回路１５の出力端子でもあるセグメント端子ＳＥＧ０〜ＳＥＧｉ（これらからはＬＣＤパネル駆動波形ＳＥＧ０〜ＳＥＧｉが出力される）が接続されている。
【００２３】
図１に示すマイクロコンピュータ１におけるＬＣＤパネル２の駆動制御は、ＣＰＵ５により、ＬＣＤ駆動制御回路１００の制御レジスタ１３と表示データ用メモリ１４とを制御して行われ、クロック４を分周器１２で分周して得られたＬＣＤクロックＣＬＫは、セグメント出力駆動回路１５およびコモン出力駆動回路１６に与えられ、ＬＣＤクロックＣＬＫに同期して、それぞれＬＣＤパネル駆動波形ＳＥＧ０〜ＳＥＧｉおよびＣＯＭ０〜ＣＯＭｊが出力される。
【００２４】
図２には、図１に示したＬＣＤ駆動制御回路１００のコモン出力駆動回路１６および分周選択回路１７の詳細を示す。
【００２５】
図２においては、図１に示したセグメント出力駆動回路１５のセグメント端子を、ｉ＝３、すなわちＳＥＧ０〜ＳＥＧ３とし、コモン出力駆動回路１６のコモン端子を、ｊ＝２、すなわちＣＯＭ０〜ＣＯＭ２とした例について示している。この場合、表示データ用メモリ１４からは、ＬＣＤパネル表示データＳＥＧ０ＤＡＴ［２：０］〜ＳＥＧ３ＤＡＴ［２：０］が出力される。
【００２６】
図２に示すように、分周選択回路１７は、ＡＮＤ回路Ｇ１〜Ｇ３とフリップフロップＦ１〜Ｆ３とで構成されフレーム周波数に同期した信号ｆｒを分周する分周器と、セレクタ２８とを有しており、セレクタ２８の出力が分周選択回路１７の出力信号２９となる。
【００２７】
ＡＮＤ回路Ｇ１には、分周器１２の出力するＬＣＤクロックＣＬＫおよびコモン出力駆動回路１６の出力信号ｆｒが入力され、ＡＮＤ回路Ｇ１の出力信号２４は、フリップフロップＦ１の反転クロック入力端子に与えられるとともに、ＡＮＤ回路Ｇ２の入力にも与えられる。フリップフロップＦ１のＱ出力端子から出力される分周信号２５は、フリップフロップＦ１の反転Ｄ入力端子、ＡＮＤ回路Ｇ２の入力およびセレクタ２８の入力に与えられる。
【００２８】
ＡＮＤ回路Ｇ２の出力信号３０は、フリップフロップＦ２の反転クロック入力端子に与えられるとともに、ＡＮＤ回路Ｇ３の入力にも与えられる。フリップフロップＦ２のＱ出力端子から出力される分周信号２６は、フリップフロップＦ２の反転Ｄ入力端子、ＡＮＤ回路Ｇ３の入力およびセレクタ２８の入力に与えられる。
【００２９】
ＡＮＤ回路Ｇ３の出力信号３１は、フリップフロップＦ３の反転クロック入力端子に与えられる。フリップフロップＦ３のＱ出力端子から出力される分周信号２７は、フリップフロップＦ３の反転Ｄ入力端子およびセレクタ２８の入力に与えられる。
【００３０】
なお、フリップフロップＦ１〜Ｆ３のリセット端子（図示せず）には、リセット端子９（図１）からＲＥＳＥＴ信号が与えられる。
【００３１】
セレクタ２８は、制御レジスタ１３の制御を受けて、分周信号２５〜２７の分周波形または、分周波形を使用しない場合には、グランド接続信号を出力信号２９として出力する。
【００３２】
このように、分周比の異なる分周信号を複数生成し、セレクタ２８を利用して分周信号を選択する構成を採ることで、出力信号２９として種々の周期を有する信号を得ることができ、コモン端子の数が異なる多様なＬＣＤパネルに対応することができる。
【００３３】
以上説明した分周選択回路１７は、分周器のフリップフロップの段数が３段であり、最大で８分周までの信号をセレクタ２８で選択できるが、実際には、この分周器のフリップフロップの段数はさらに多く、分周比はさらに大きく設定される。例えば、クロック４の周波数と、使用するコモン端子の数（本実施の形態では３本）に対して、分周器１２の設定でフレーム周波数を６０Ｈｚに設定した場合、分周選択回路１７により３２分周した分周信号をセレクタ２８で選択するものとすれば、０．５３３秒周期の出力信号２９を取り出すことができる。
【００３４】
また、図２に示すようにコモン出力駆動回路１６は、ＯＲ回路Ｇ５とフリップフロップＦ４〜Ｆ６とで構成されるシフトレジスタと、当該シフトレジスタの出力を受けて、バイアス電圧ＶＬ３、ＶＬ２、ＶＬ１およびＶＳＳにレベル変換して出力するバイアス制御回路２３０とを有している。
【００３５】
ＯＲ回路Ｇ５には、制御レジスタ１３から出力される制御開始信号ＳＴＡＲＴ＿ＴＲＧおよび出力信号ｆｒが入力され、ＯＲ回路Ｇ５の出力信号２０は、フリップフロップＦ４のＤ入力端子に与えられる。フリップフロップＦ４の反転クロック入力端子には分周器１２の出力するＬＣＤクロックＣＬＫが与えられる。
【００３６】
フリップフロップＦ４のＱ出力端子から出力されるフリップフロップの出力信号２１は、フリップフロップＦ５のＤ入力端子に与えられるとともに、バイアス制御回路２３０を構成するバッファＢ１にも与えられ、バッファＢ１を介してレベル変換された後、コモン端子ＣＯＭ０に与えられる。また、フリップフロップＦ５の反転クロック入力端子には分周器１２の出力するＬＣＤクロックＣＬＫが与えられる。
【００３７】
フリップフロップＦ５のＱ出力端子から出力されるフリップフロップの出力信号２２は、フリップフロップＦ６のＤ入力端子に与えられるとともに、バイアス制御回路２３０を構成するバッファＢ２にも与えられ、バッファＢ２を介してレベル変換された後、コモン端子ＣＯＭ１に与えられる。また、フリップフロップＦ６の反転クロック入力端子には分周器１２の出力するＬＣＤクロックＣＬＫが与えられる。
【００３８】
フリップフロップＦ５のＱ出力端子からは出力信号ｆｒが出力され、出力信号ｆｒは、ＯＲ回路Ｇ５および分周選択回路１７に与えられるとともに、バイアス制御回路２３０を構成するバッファＢ３にも与えられ、バッファＢ３を介してレベル変換された後、コモン端子ＣＯＭ２に与えられる。なお、出力信号２１、２２およびｆｒは、セグメント出力駆動回路１５にも与えられる。
【００３９】
また、フリップフロップＦ４〜Ｆ６のリセット端子（図示せず）には、リセット端子９（図１）からＲＥＳＥＴ信号が与えられる。
【００４０】
＜Ａ−２．装置動作＞
次に、図２、Ａ、Ｂを参照しつつ、図５に示すタイミングチャートを用いてＬＣＤ駆動制御回路１００の動作について説明する。なお、以下では、分周選択路１７の出力信号２９として分周信号２５を使用する場合を示すものとする。
【００４１】
図２に示すＬＣＤ駆動制御回路１００は、制御レジスタ１３から出力されるＬＣＤ制御開始信号ＳＴＡＲＴ＿ＴＲＧにより動作を開始する。
【００４２】
コモン出力駆動回路１６は、ＬＣＤ制御開始信号ＳＴＡＲＴ＿ＴＲＧが”Ｈ”レベルになると、ＬＣＤクロックＣＬＫの立下りのタイミングでフリップフロップの出力信号２１、２２およびｆｒの順に”Ｈ”レベルがシフトされ、最終段のフリップフロップの出力信号ｆｒが帰還してＯＲ回路Ｇ５の出力信号２０となる。
【００４３】
これらの信号２１，２２，ｆｒがバイアス制御回路２３０でバイアス電圧ＶＬ３、ＶＬ２、ＶＬ１およびＶＳＳにレベル変換され、ＬＣＤパネル駆動波形ＣＯＭ０、ＣＯＭ１およびＣＯＭ２として出力される。
【００４４】
同様に、これらの信号２１，２２，ｆｒがセグメント出力駆動回路１５にも与えられ、ＬＣＤパネル表示データＳＥＧ０ＤＡＴ[２：０]〜ＳＥＧ３ＤＡＴ[２：０]がこの信号に基づいて、セグメント出力駆動回路１５内のバイアス制御回路（構成は図３参照）でバイアス電圧ＶＬ３、ＶＬ２、ＶＬ１およびＶＳＳにレベル変換され、ＬＣＤパネル駆動波形ＳＥＧ０〜ＳＥＧ３として出力される。この動作については、セグメント出力駆動回路１５の構成を示す図３に基づいてさらに説明する。
【００４５】
すなわち、図３に示すように、セグメント出力駆動回路１５は、ＬＣＤパネル表示データＳＥＧ０ＤＡＴ[２：０]〜ＳＥＧ３ＤＡＴ[２：０]を受け、信号２１，２２，ｆｒ（ＣＯＭ選択信号）に基づいて選択して出力するセレクタ１５１と、セレクタ１５１で選択されたＬＣＤパネル表示データＳＥＧ０ＤＡＴ[２：０]〜ＳＥＧ３ＤＡＴ[２：０]を、バイアス電圧ＶＬ３、ＶＬ２、ＶＬ１およびＶＳＳにレベル変換するバイアス制御回路１５２とを備えている。なお、バイアス制御回路１５２では、バッファＢ１１，Ｂ１２，Ｂ１３，Ｂ１４のそれぞれに、セレクタ１５１からの出力が与えられる。
【００４６】
ＬＣＤパネル表示データＳＥＧ０ＤＡＴ[２：０]〜ＳＥＧ３ＤＡＴ[２：０]のデータがセレクタ１５１に入力されると、コモン出力駆動回路１６で生成されたＣＯＭ選択信号２１、２２およびｆｒに基づいて、ＳＥＧ０ＤＡＴ［２：０］〜ＳＥＧ３ＤＡＴ［２：０］各ビットが選択される。すなわち、信号２１が“Ｈ”であれば、ＳＥＧ０ＤＡＴ［０］〜ＳＥＧ３ＤＡＴ［０］が選択され、信号２２が“Ｈ”であれば、ＳＥＧ０ＤＡＴ［１］〜ＳＥＧ３ＤＡＴ［１］が選択され、信号ｆｒが“Ｈ”であれば、ＳＥＧ０ＤＡＴ［２］〜ＳＥＧ３ＤＡＴ［２］が選択され、それぞれバイアス制御回路１５２を構成するバッファＢ１１〜Ｂ１４に与えられ、バッファＢ１１〜Ｂ１４を介してレベル変換された後、セグメント端子ＳＥＧ０〜ＳＥＧ３に与えられる。
【００４７】
また、図４を用いて表示データ用メモリ１４の構成および動作について説明する。図４に示すように表示データ用メモリ１４は、データを保持するためのメモリビット１４１をセグメントごとに有している。
【００４８】
図４においてはＳＥＧ０のデータを００ｈ番地、ＳＥＧ１のデータを０１ｈ番地、ＳＥＧ２のデータを０２ｈ番地、ＳＥＧ３のデータを０３ｈ番地に保存する例を示しており、各アドレスのメモリビット１４１にはＣＯＭ０、ＣＯＭ１、ＣＯＭ２が選択されたときに表示するデータが保持される。これらのメモリビット１４１の内容は、ＳＥＧ０の表示データはＳＥＧ０ＤＡＴ［２：０］、ＳＥＧ１の表示―データはＳＥＧ１ＤＡＴ［２：０］、ＳＥＧ２の表示データはＳＥＧ２ＤＡＴ［２：０］、ＳＥＧ３の表示データはＳＥＧ３ＤＡＴ［２：０］として出力される。
【００４９】
ここで、図５の説明に戻る。図５においてｆ（ＦＲ）として示すＬＣＤクロックＣＬＫの範囲は、コモン出力駆動回路１６が出力するＣＯＭ０、ＣＯＭ１およびＣＯＭ２が一巡するのに必要な期間を示すものであり、一般に、液晶パネルの１フレーム分の表示に費やす時間の逆数で規定されるフレーム周波数と呼ばれ、通常のＬＣＤパネルの制御では６０Ｈｚ〜１２０Ｈｚの範囲となるように分周器などを用いて設定される。
【００５０】
なお、図２においては、コモン出力駆動回路１６のコモン端子をＣＯＭ０〜ＣＯＭ２の３本として示したが、実際には種々のＬＣＤパネルに対応するため、図１のＣＯＭｊで示すようにコモン端子の数はそれより多い場合、例えば８本であったりする。また、８本のコモン端子を持ちながら、制御レジスタ１３の設定により、例えば４本のみを使用することが一般的である。
【００５１】
セグメント出力駆動回路１５は、表示データメモリ１４より供給されるＬＣＤパネル表示データＳＥＧ０ＤＡＴ［２：０］、ＳＥＧ１ＤＡＴ［２：０］、ＳＥＧ２ＤＡＴ［２：０］およびＳＥＧ３ＤＡＴ［２：０］により、例えば、図５のＳＥＧ０波形に示すように、ＣＯＭ０、ＣＯＭ１およびＣＯＭ２に対応した信号が出力される。
【００５２】
すなわち、ＳＥＧ０ＤＡＴ［２：０］がＳＥＧ０に対応し、ＳＥＧ０ＤＡＴ［０］がＣＯＭ０、ＳＥＧ０ＤＡＴ［１］がＣＯＭ１、ＳＥＧ０ＤＡＴ［２］がＣＯＭ２に対応し、ＳＥＧ０とＣＯＭ０〜ＣＯＭ２の何れかとの電位差のうち、最大の電位差となる組み合わせに繋がるセグメントが点灯する。
【００５３】
図５の例では、最初のＬＣＤパネル駆動波形ＣＯＭ０において、ＳＥＧ０波形との電位差が最大振幅（ＶＬ３）となり、コモン端子ＣＯＭ０とセグメント端子ＳＥＧ０に接続されたセグメントが点灯（"１"）するが、続くＬＣＤパネル駆動波形ＣＯＭ１とＳＥＧ０波形との電位差は最大振幅とならず、コモン端子ＣＯＭ０とセグメント端子ＳＥＧ０に接続されたセグメントは消灯（"０"）となる。
【００５４】
同様にＳＥＧ１ＤＡＴ［２：０］がＳＥＧ１、ＳＥＧ２ＤＡＴ［２：０］がＳＥＧ２に対応する表示データとなる。
【００５５】
一般にはセグメントの数はコモン端子の数と同様にＬＣＤパネルに対応できる数、例えば３２本であったり、４０本であったりする。
【００５６】
また、図５の例では、ＳＥＧ０ＤＡＴ［２：０］をフレーム周波数ごとに書き替えている例を示したが、実際には、少なくとも人の目で視認できる時間間隔、すなわち０．５秒とか１秒の間隔で、内蔵するＣＰＵやＤＭＡ（Direct Memory Access）コントローラによりＳＥＧ０ＤＡＴ［２：０］、ＳＥＧ１ＤＡＴ［２：０］、ＳＥＧ２ＤＡＴ［２：０］、ＳＥＧ３ＤＡＴ［２：０］の表示データを書き替える。
【００５７】
分周選択回路１７は、コモン出力駆動回路１６から出力され、フレーム周波数に同期したフリップフロップの出力信号ｆｒをクロックソースとして分周することで、ＬＣＤ表示データの書き替えのタイミングに適した分周信号２５、２６および２７を出力することができる。
【００５８】
すなわち、図５に示されるように、分周信号２５、２６および２７の何れかを選択した場合は、ＣＯＭ２波形とそれに続くＣＯＭ０波形との間のタイミングで分周信号が立ち上がるので、そこでＳＥＧ０ＤＡＴ［２：０］の書き替えを行うことで、データの書き替えとフレーム周波数の同期が取れて、表示の乱れやフリッカの発生を防止することができる。
【００５９】
また、分周器１２では、周波数の高いクロック４を、フレーム周波数の生成に適する低い周波数に分周する構成としているので、ＬＣＤ駆動制御回路１００での消費電力を低く抑えることができる。さらに、分周器１２では、予め低い周波数に分周しているので、次段となる分周選択回路１７での分周も少なくて済み、簡易な制御回路で構成することができるので、分周選択回路１７の回路規模を小さく抑えるとともに、消費電力も低く抑えることができる。
【００６０】
＜Ａ−３．効果＞
以上説明したように、実施の形態１のＬＣＤ駆動制御回路１００においては、フレーム周波数に同期した出力信号ｆｒをクロックソースとして分周選択回路１７で分周し、その出力信号２９を制御レジスタ１３で読み出してフラグとして使用することで、ＬＣＤ表示データの書き替えのタイミングをフレーム周波数と同期させることができる。これにより、ＬＣＤパネル２での表示と、ＬＣＤ表示データとを同期化でき、表示の乱れやフリッカの発生を防止できる。
【００６１】
また、従来は表示データの書き替えタイミングを計るのに汎用タイマを使用していたが、本実施の形態では、ＬＣＤ駆動制御回路１００で生成した信号、すなわちフレーム周波数に同期した出力信号ｆｒをクロックソースとして分周した分周信号により書き替えタイミングを設定するので、汎用タイマの駆動が不要になり、また周期測定のための回路や論理規模が小さくなり消費電力を低減する効果がある。
【００６２】
図２においては、図１に示したセグメント出力駆動回路１５のセグメント端子を、ｉ＝３、すなわちＳＥＧ０〜ＳＥＧ３とし、コモン出力駆動回路１６のコモン端子を、ｊ＝２、すなわちＣＯＭ０〜ＣＯＭ２とした例について示したが、図６は、表示データ用メモリ１４、セグメント出力駆動回路１５、コモン出力駆動回路１６および分周選択回路１７を、より図１に即して表した図である。
【００６３】
図６において、セグメント出力駆動回路１５のセグメント端子をＳＥＧ０〜ＳＥＧｉとし、コモン出力駆動回路１６のコモン端子をＣＯＭ０〜ＣＯＭｊとして示している。この場合、表示データ用メモリ１４からは、ＬＣＤパネル表示データＳＥＧ０ＤＡＴ［ｋ：０］〜ＳＥＧｉＤＡＴ［ｋ：０］が出力される。
【００６４】
また、分周選択回路１７の分周器は、ＡＮＤ回路Ｇ２１〜Ｇ２ｊとフリップフロップＦ１〜Ｆｊとで構成され、ＡＮＤ回路Ｇ２１〜Ｇ２ｊは、それぞれ出力信号２４１〜２４ｊを出力する。また、フリップフロップＦ１〜ＦｊのＱ出力端子からは、それぞれ分周信号２５１〜２５ｊが出力され、それぞれＡＮＤ回路Ｇ２１〜Ｇ２ｊの入力にフィードバックされるとともに、セレクタ２８に入力される。
【００６５】
セレクタ２８は、制御レジスタ１３の制御を受けて、分周信号２５１〜２５ｊの分周波形または、分周波形を使用しない場合には、グランド接続信号を出力信号２９として出力する。
【００６６】
コモン出力駆動回路１６は、ＯＲ回路Ｇ５とフリップフロップＦ４１〜Ｆ４ｊとで構成されるシフトレジスタと、当該シフトレジスタの出力を受けて、バイアス電圧ＶＬ３、ＶＬ２、ＶＬ１およびＶＳＳにレベル変換して出力するバイアス制御回路２３０とを有している。
【００６７】
フリップフロップＦ４１のＱ出力端子から出力されるフリップフロップの出力信号２１は、フリップフロップＦ４２のＤ入力端子に与えられるとともに、バイアス制御回路２３０を構成するバッファＢ１にも与えられ、バッファＢ１を介してレベル変換された後、コモン端子ＣＯＭ０に与えられる。また、フリップフロップＦ４２の反転クロック入力端子には分周器１２の出力するＬＣＤクロックＣＬＫが与えられる。
【００６８】
フリップフロップＦ４２のＱ出力端子から出力されるフリップフロップの出力信号２２は、次段のフリップフロップ（図示せず）のＤ入力端子に与えられるとともに、バイアス制御回路２３０を構成するバッファＢ２にも与えられ、バッファＢ２を介してレベル変換された後、コモン端子ＣＯＭ１に与えられる。
【００６９】
最終段のフリップフロップＦ４ｊのＱ出力端子からは出力信号２ｊ（＝ｆｒ）が出力され、出力信号２ｊ（＝ｆｒ）は、ＯＲ回路Ｇ５および分周選択回路１７に与えられるとともに、バイアス制御回路２３０を構成するバッファＢｊにも与えられ、バッファＢｊを介してレベル変換された後、コモン端子ＣＯＭｊに与えられる。
【００７０】
なお、出力信号２１〜２ｊは、セグメント出力駆動回路１５のセレクタ１５１にも与えられる。
【００７１】
＜Ｂ．実施の形態２＞
＜Ｂ−１．装置構成＞
本発明に係る実施の形態２のＬＣＤ駆動制御回路２００の構成について、図７を用いて説明する。なお、図２に示したＬＣＤ駆動制御回路１００と同一の構成については同一の符号を付し、重複する説明は省略する。
【００７２】
図７に示すＬＣＤ駆動制御回路２００においては、図２に示したＬＣＤ駆動制御回路１００の分周選択回路１７の代わりにカウンタ回路５０を備えている。
【００７３】
カウンタ回路５０は、バス１０を介してカウント値が設定されるリロードレジスタ５１と、当該カウント値がバス５２を介して転送されるカウンタ５３と、カウンタ５３がアンダフローしたときに出力するアンダフロー信号３９を反転クロック入力端子に受け、Ｑ出力端子から出力されるフリップフロップの出力信号５４が、反転Ｄ入力端子に与えられるとともに、カウンタ回路５０の出力信号として制御レジスタ１３に与えられるフリップフロップＦ１０とを有している。なお、フリップフロップＦ１０のリセット端子（図示せず）には、リセット端子９（図１）からＲＥＳＥＴ信号が与えられる。
【００７４】
カウンタ５３には、分周器１２の出力するＬＣＤクロックＣＬＫとコモン出力駆動回路１６の出力信号ｆｒが入力に与えられるＡＮＤ回路Ｇ１０の出力信号３８が入力される。
【００７５】
＜Ｂ−２．装置動作＞
次に、図７を参照しつつ、図８に示すタイミングチャートを用いてＬＣＤ駆動制御回路２００の動作について説明する。
【００７６】
リロードレジスタ５１に、ＣＰＵ５からバス１０を介してリロードレジスタ５１に任意のカウント値Ｘが設定された場合を想定すると、出力信号ｆｒの立ち上がり後、ＬＣＤクロックＣＬＫが“Ｈ”のタイミングでＡＮＤ回路Ｇ１０の出力信号３８が立ち上がり、カウンタ５３がダウンカウントされる。しかし、最初の出力信号３８の立ち上がりの時点では、カウンタ５３はアンダフロー状態（００ｈ）となっているので、カウンタ５３はアンダフロー信号３９を出力するとともに、リロードレジスタ５１よりカウント値Ｘをリロードする。リロードレジスタ５１においては、カウント値Ｘのリロード後は、次のカウント値ＹがＣＰＵ５からバス１０を介して設定される。
【００７７】
カウント値Ｘをリロードした後は、フレーム周波数ｆ（ＦＲ）ごとにダウンカウントを行い、アンダフロー状態になるまでダウンカウントを実行する。
【００７８】
アンダフロー信号３９を受けたフリップフロップＦ１０は、フリップフロップの出力信号５４を立ち上げて、カウント終了信号として出力する。
【００７９】
このフリップフロップの出力信号５４を制御レジスタ１３で読み出してフラグとして使用することで、ＬＣＤ表示データの書き替えのタイミングを設定することができる。
【００８０】
＜Ｂ−３．効果＞
以上説明したように、実施の形態２のＬＣＤ駆動制御回路２００においては、カウンタ回路５０において、カウンタ５３に任意に設定されたカウント値をフレーム周波数の間隔でダウンカウントするので、任意の数だけフレーム周波数をカウントでき、より細かくＬＣＤ表示データの書き替えのタイミングを設定することができる。
【００８１】
例えば、フレーム周波数をクロックソースとして分周したもので書き替えのタイミングを設定する場合には、分周間隔は２分周、４分周、８分周となり、比較的大まかにしか書き替えのタイミングを設定できないのに対し、実施の形態２のＬＣＤ駆動制御回路２００では、フレーム周波数２つ分、フレーム周波数３つ分などのように、より細かなタイミング設定が可能となる。
【００８２】
＜Ｃ．実施の形態３＞
＜Ｃ−１．装置構成＞
本発明に係る実施の形態３のＬＣＤ駆動制御回路３００の構成について、図９を用いて説明する。なお、図２に示したＬＣＤ駆動制御回路１００と同一の構成については同一の符号を付し、重複する説明は省略する。
【００８３】
図９に示すＬＣＤ駆動制御回路３００においては、図２に示したＬＣＤ駆動制御回路１００の分周選択回路１７の代わりに分周選択回路１７Ａを備えている。
【００８４】
図９に示すように、分周選択回路１７Ａは、ＡＮＤ回路Ｇ１〜Ｇ３に加えて、フリップフロップＦ３のＱ出力とＡＮＤ回路Ｇ３の出力信号３１とが入力され、出力信号３２を出力するＡＮＤ回路Ｇ４とを有し、さらに、ＡＮＤ回路Ｇ１〜Ｇ４のそれぞれの出力信号２４、３０、３１および３２を受けて、制御レジスタ１３の制御に基づいて、何れかを選択して出力信号３４として出力するセレクタ３３を有している。
【００８５】
セレクタ３３は、換言すれば、フレーム周波数の分周信号２５、２６および２７と、フレーム周波数そのものであるＡＮＤ回路Ｇ１の出力信号２４の中から何れかを選択して出力するものである。
【００８６】
出力信号３４は、ＬＣＤ駆動制御回路３００外に出力され、図１に示したＣＰＵ５や図示されないＤＭＡコントローラに与えることで、フレーム周波数と同期したＬＣＤ表示データの書き替えを要求する割り込み信号として使用することができる。
【００８７】
＜Ｃ−２．装置動作＞
次に、図９を参照しつつ、図１０に示すタイミングチャートを用いてＬＣＤ駆動制御回路３００の動作について説明する。なお、以下では、分周選択路１７Ａの出力信号２９として分周信号２５を使用する場合を示すものとする。
【００８８】
図１０には、セレクタ３３において出力信号３０を選択した場合の出力信号３４の波形を示しており、セレクタ３３の選択動作により出力信号３０が選択された後に出力信号３０が立ち上がるタイミングで、出力信号３４が立ち上がることになる。
【００８９】
＜Ｃ−３．効果＞
以上説明したように、実施の形態３のＬＣＤ駆動制御回路３００においては、分周選択回路１７Ａにおいて、フレーム周波数、あるいはフレーム周波数を分周した信号を生成し、それをＬＣＤ表示データの書き替えを要求する割り込み信号として使用することで、ＣＰＵ５やＤＭＡコントローラに対してフレーム周波数と同期したＬＣＤ表示データの書き替え要求を任意に行うことが可能となる。
【００９０】
なお、出力信号３４をＤＭＡコントローラに与える場合には、ＣＰＵ５を起動してＬＣＤ表示データの書き替えを行う場合に比べて、ＣＰＵのみならずＣＰＵの命令コードを格納するメモリなどの起動が不要になり、消費電力を低減できる。
【００９１】
＜Ｃ−４．変形例＞
ＬＣＤ駆動制御回路３００における分周選択回路１７Ａの代わりに、図７に示したカウンタ回路５０を適用することも可能である。
【００９２】
図１１に示すＬＣＤ駆動制御回路３００Ａにおいては、図９に示した分周選択回路１７Ａの代わりにカウンタ回路５０を備えている。カウンタ回路５０は図７を用いて説明した構成と基本的に同一であるが、カウンタ５３から出力されるアンダフロー信号３９をＬＣＤ表示データの書き替えを要求する割り込み信号として使用する構成となっている。
【００９３】
なお、カウンタ回路５０の動作は図８を用いて説明した動作と同じであるので、説明は省略する。
【００９４】
割り込み信号により、フレーム周波数と同期したＬＣＤ表示データの書き替え要求を任意に発生させることができるので、表示データの更新を簡単に行うことができる。
【００９５】
＜Ｄ．実施の形態４＞
＜Ｄ−１．装置構成＞
本発明に係る実施の形態４のＬＣＤ駆動制御回路４００の構成について、図１２を用いて説明する。なお、図２に示したＬＣＤ駆動制御回路１００と同一の構成については同一の符号を付し、重複する説明は省略する。
【００９６】
図１２に示すＬＣＤ駆動制御回路４００においては、ＬＣＤパネル表示データＳＥＧ０ＤＡＴ［２：０］〜ＳＥＧ３ＤＡＴ［２：０］を、それぞれＬＣＤ表示データ制御回路４０を介してセグメント出力駆動回路１５に与える構成となっている。
【００９７】
各ＬＣＤ表示データ制御回路４０は、ＬＣＤパネル表示データの他に、表示変更用メモリ４１から出力される、表示変更データＭ０ＤＡＴ［２：０］〜Ｍ３ＤＡＴ［２：０］が入力される。
【００９８】
すなわち、ＬＣＤパネル表示データＳＥＧ０ＤＡＴ［２：０］と表示変更データＭ０ＤＡＴ［２：０］とが組となってＬＣＤ表示データ制御回路４０の１つに入力され、当該ＬＣＤ表示データ制御回路４０からは出力信号４３が出力される。同様に、ＬＣＤパネル表示データＳＥＧ１ＤＡＴ［２：０］と表示変更データＭ１ＤＡＴ［２：０］とが組をなし、ＬＣＤパネル表示データＳＥＧ２ＤＡＴ［２：０］と表示変更データＭ２ＤＡＴ［２：０］とが組をなし、ＬＣＤパネル表示データＳＥＧ３ＤＡＴ［２：０］と表示変更データＭ３ＤＡＴ［２：０］とが組をなして、それぞれＬＣＤ表示データ制御回路４０に入力される。
【００９９】
ここで、ＬＣＤパネル表示データＳＥＧ０ＤＡＴ［２：０］と表示変更データＭ０ＤＡＴ［２：０］とが入力されるＬＣＤ表示データ制御回路４０を例に採って、ＬＣＤ表示データ制御回路４０の構成について説明する。
【０１００】
図１２に示すように、ＬＣＤ表示データ制御回路４０は、３入力のＡＮＤ回路Ｇ１１およびＧ１２と、２入力のＥｘＯＲ回路Ｇ１３と、２入力のＡＮＤ回路Ｇ１４とを有している。
【０１０１】
表示変更データＭ０ＤＡＴ［２：０］は、ＡＮＤ回路Ｇ１１およびＧ１２に共通に入力され、また、分周選択回路１７の出力信号２９および制御レジスタ１３から出力される選択信号４２がＡＮＤ回路Ｇ１１およびＧ１２に共通に入力される。なお、ＡＮＤ回路Ｇ１１においては選択信号４２は反転入力端子に入力されることになる。
【０１０２】
そして、ＡＮＤ回路Ｇ１１の出力は、ＡＮＤ回路Ｇ１４の反転入力端子に入力され、ＡＮＤ回路Ｇ１２の出力は、ＥｘＯＲ回路Ｇ１３に入力される。また、ＥｘＯＲ回路Ｇ１３には、ＬＣＤパネル表示データＳＥＧ０ＤＡＴ［２：０］が入力され、ＥｘＯＲ回路Ｇ１３の出力はＡＮＤ回路Ｇ１４に入力され、ＡＮＤ回路Ｇ１４の出力が、ＬＣＤ表示データ制御回路４０の出力信号４３となる。
【０１０３】
このような構成を有するＬＣＤ表示データ制御回路４０においては、ＬＣＤパネル表示データＳＥＧ０ＤＡＴ［２：０］の各ビットに対応する表示変更データＭ０ＤＡＴ［２：０］の各ビットが何れも”Ｈ”であれば、ＬＣＤパネル表示データＳＥＧ０ＤＡＴの値を強制的に反転または全て“０”にするものである。
【０１０４】
ここで、反転または“０”のどちらにするかは制御レジスタ１３から与えられる選択信号４２により決定され、反転または“０”の期間は分周選択回路１７の出力信号２９を用いて制御することができる。
【０１０５】
＜Ｄ−２．装置動作＞
次に、図１２を参照しつつ、図１３に示すタイミングチャートを用いてＬＣＤ駆動制御回路４００の動作について説明する。
【０１０６】
図１３には、選択信号４２が“０”または“１”の場合の制御回路４０の出力信号４３によるセグメントの制御状態を、ＳＥＧ０ＤＡＴ［２：０］をそのまま与えた場合のセグメントの制御状態と併せて示している。
【０１０７】
なお、図１３においては、分周選択回路１７の出力信号２９として分周信号２５を使用した場合を示しており、出力信号２９が”Ｈ”になっている期間において、ＳＥＧ０ＤＡＴ［２：０］をそのまま与えた場合のセグメントの制御状態とは異なる制御状態となっている。
【０１０８】
すなわち、出力信号２９が“Ｈ”になっている期間において、選択信号４２が“１”の場合は、表示が反転状態となり、選択信号４２が“０”の場合は、セグメントが全て消灯状態となるように制御される。
【０１０９】
＜Ｄ−３．効果＞
以上説明したように、実施の形態４のＬＣＤ駆動制御回路４００においては、ＬＣＤパネル２での表示と、ＬＣＤ表示データとを同期化でき、表示の乱れやフリッカの発生を防止できる。さらに、フレーム周波数をクロックソースとして分周した信号に基づいて規定される期間に、ＬＣＤ表示データを反転制御、または“０”（すなわち消灯）にする制御を行うことができるので、ＬＣＤパネル２の表示を点滅させたり、反転表示と通常表示を繰り返させることがハードウエア的に可能となる。
【０１１０】
＜Ｄ−４．変形例１＞
ＬＣＤ駆動制御回路４００における分周選択回路１７の代わりに、図７に示したカウンタ回路５０を適用することも可能である。
【０１１１】
図１４に示すＬＣＤ駆動制御回路４００Ａにおいては、図１２に示した分周選択回路１７の代わりにカウンタ回路５０を備えている。カウンタ回路５０は図７を用いて説明した構成と基本的に同一であるが、フリップフロップの出力信号５４をＬＣＤ表示データの書き替えのタイミング設定に使用するとともに、ＬＣＤパネル表示データの値を反転制御または“０”に固定する期間の設定に使用する構成となっている。なお、カウンタ回路５０の動作は図８を用いて説明した動作と同じであるので、説明は省略する。
【０１１２】
また、図１１を用いて説明したように、カウンタ５３から出力されるアンダフロー信号３９をＬＣＤ表示データの書き替えを要求する割り込み信号として使用する構成を採っても良いことは言うまでもない。
【０１１３】
＜Ｄ−５．変形例２＞
ＬＣＤ駆動制御回路４００における分周選択回路１７の代わりに、図９に示した分周選択回路１７Ａを適用することも可能である。
【０１１４】
図１５に示すＬＣＤ駆動制御回路４００Ｂにおいては、図１２に示した分周選択回路１７の代わりに分周選択回路１７Ａを備えている。
【０１１５】
分周選択回路１７Ａは、図１２を用いて説明した構成と基本的に同一であるが、分周選択回路１７Ａの出力信号２９をＬＣＤ表示データの書き替えのタイミング設定に使用するとともに、ＬＣＤパネル表示データの値を反転制御または“０”に固定する期間の設定に使用する構成となっている。なお、分周選択回路１７Ａの動作は図１０を用いて説明した動作と同じであるので、説明は省略する。
【０１１６】
このような構成を採ることで、ＬＣＤパネル２での表示と、ＬＣＤ表示データとを同期化でき、表示の乱れやフリッカの発生を防止できる。さらに、フレーム周波数に同期した出力信号ｆｒをクロックソースとして分周した信号に基づいて規定される期間に、ＬＣＤ表示データを反転制御、または“０”（すなわち消灯）にする制御を行うことができるので、ＬＣＤパネル２の表示を点滅させたり、反転表示と通常表示を繰り返させることがハードウエア的に可能となる。
【０１１７】
さらに、割り込み信号により、フレーム周波数と同期したＬＣＤ表示データの書き替え要求を、データ表示とその反転データとが表示された後に発生させて表示データの更新を簡単に行うことができる。
【図面の簡単な説明】
【０１１８】
【図１】本発明に係る実施の形態１のＬＣＤ駆動制御回路を内蔵したマイクロコンピュータの構成を示すブロック図である。
【図２】本発明に係る実施の形態１のＬＣＤ駆動制御回路の構成を示すブロック図である。
【図３】本発明に係る実施の形態１のＬＣＤ駆動制御回路のセグメント出力駆動回路の構成を示す図である。
【図４】本発明に係る実施の形態１のＬＣＤ駆動制御回路の表示データ用メモリの構成を示す図である。
【図５】本発明に係る実施の形態１のＬＣＤ駆動制御回路の動作を説明するタイミングチャートである。
【図６】本発明に係る実施の形態１のＬＣＤ駆動制御回路の構成を示すブロック図である。
【図７】本発明に係る実施の形態２のＬＣＤ駆動制御回路の構成を示すブロック図である。
【図８】本発明に係る実施の形態２のＬＣＤ駆動制御回路の動作を説明するタイミングチャートである。
【図９】本発明に係る実施の形態３のＬＣＤ駆動制御回路の構成を示すブロック図である。
【図１０】本発明に係る実施の形態３のＬＣＤ駆動制御回路の動作を説明するタイミングチャートである。
【図１１】本発明に係る実施の形態３のＬＣＤ駆動制御回路の変形例の構成を示すブロック図である。
【図１２】本発明に係る実施の形態４のＬＣＤ駆動制御回路の構成を示すブロック図である。
【図１３】本発明に係る実施の形態４のＬＣＤ駆動制御回路の動作を説明するタイミングチャートである。
【図１４】本発明に係る実施の形態４のＬＣＤ駆動制御回路の変形例１の構成を示すブロック図である。
【図１５】本発明に係る実施の形態４のＬＣＤ駆動制御回路の変形例２の構成を示すブロック図である。
【符号の説明】
【０１１９】
ｆｒ  クロックソース、２９  分周信号、５４  カウント終了信号。
【図１】
2009025677.tif 000003
【図２】
2009025677.tif 000004
【図３】
2009025677.tif 000005
【図４】
2009025677.tif 000006
【図５】
2009025677.tif 000007
【図６】
2009025677.tif 000008
【図７】
2009025677.tif 000009
【図８】
2009025677.tif 000010
【図９】
2009025677.tif 000011
【図１０】
2009025677.tif 000012
【図１１】
2009025677.tif 000013
【図１２】
2009025677.tif 000014
【図１３】
2009025677.tif 000015
【図１４】
2009025677.tif 000016
【図１５】
2009025677.tif 000017