(57)【要約】【課題】応力集中による耐圧劣化を低減することができる圧力センサ及びその製造方法を提供すること。【解決手段】本発明にかかる圧力センサの製造方法は、第１半導体層１とダイアフラム４を構成する第２半導体層３との間に設けられた絶縁層２を備えた圧力センサの製造方法であって、絶縁層２をエッチングストッパとして、感圧領域となる部分の第１半導体層１をエッチングする工程と、感圧領域となる部分の絶縁層２をエッチングする工程と、第１半導体層１の側壁に保護膜７を形成する工程と、保護膜７を形成した後、感圧領域となる部分の第２半導体層３をエッチングして、ダイアフラム４を形成する工程と、を備えるものである。【選択図】  図３
2009111164.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体層とダイアフラムを構成する第２の半導体層との間に設けられた絶縁層を備えた圧力センサの製造方法であって、
感圧領域となる部分の前記第１の半導体層をエッチングする工程と、
前記感圧領域となる部分の前記絶縁層をエッチングする工程と、
前記第１の半導体層の側壁に保護膜を形成する工程と、
前記保護膜を形成した後、前記感圧領域となる部分の前記第２の半導体層をエッチングして、前記ダイアフラムを形成する工程と、を備える圧力センサの製造方法。
【請求項２】
前記保護膜を形成する工程では、フロロカーボン膜による前記保護膜を形成している請求項１に記載の圧力センサの製造方法。
【請求項３】
前記ダイアフラムを形成する工程では、前記第２の半導体層をサイドエッチングして、前記第２の半導体層に前記絶縁層のエッチング部分よりも大きい凹部を形成している請求項１、又は２に記載の圧力センサの製造方法。
【請求項４】
前記第１の半導体層をエッチングする工程では、前記絶縁層をエッチングストッパとしていることを特徴としている請求項１、２、又は３に記載の圧力センサの製造方法。
【請求項５】
第１の半導体層と、
前記第１の半導体層上に形成された絶縁層と、
前記絶縁層上に形成され、感圧領域がダイアフラムとなる第２の半導体層とを備え、
前記感圧領域において、前記第１の半導体層及び前記絶縁層に開口部が形成され、
前記感圧領域の前記第２の半導体層に、凹部が形成され、
前記絶縁層と前記第１の半導体層との界面において、前記感圧領域側で前記第１の半導体層及び前記絶縁層の側端の位置が一致している圧力センサ。
【請求項６】
前記第２の半導体層に形成された凹部が前記絶縁層の開口部よりも大きいことを特徴とする請求項５に記載の圧力センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧力センサ及びその製造方法に関し、特に詳しくは、ダイアフラムを有する圧力センサ及びその製造方法に関するものである。
【背景技術】
【０００２】
半導体のピエゾ抵抗効果を利用した圧力センサが、小型、軽量、高感度であることから、工業計測、医療などの分野で広く利用されている。このような圧力センサでは、半導体ダイアフラム上に歪ゲージが形成されている。ダイアフラムに加わる圧力によって、歪ゲージが変形する。ピエゾ抵抗効果による歪ゲージの抵抗変化を検出して、圧力を測定している。
【０００３】
ダイアフラムは、半導体ウエハをエッチングで掘り込んでいくことによって形成される。ダイアフラムの厚さは、圧力センサの、特性に非常に大きな影響を及ぼす。従って、ダイアフラムの厚さ、すなわちエッチング量の正確な制御が必要とされる。そこで、半導体ウエハに絶縁層からなるエッチングストッパ層を形成する技術が開示されている（特許文献１）。
【０００４】
【特許文献１】特開２０００−１７１３１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ここで、エッチングストッパ層を有する半導体基板を有する圧力センサの構成例について、図４を用いて説明する。図４は、圧力センサの構成を示す側面断面図である。図４に示すように、圧力センサは、ｎ型単結晶Ｓｉ層１１とｎ型単結晶Ｓｉ層１３との間に、ＳｉＯ２層１２が配設されている。そして、ＳｉＯ２層１２をエッチングストッパ層として、感圧領域のｎ型単結晶Ｓｉ層１１がエッチングされている（１次掘り）。さらに、感圧領域のＳｉＯ２層１２がエッチングされている。そして、ｎ型単結晶Ｓｉ層１３をエッチングすること（２次掘り）により、ダイアフラム１４が形成される。ｎ型単結晶Ｓｉ層１３には、歪ゲージ１５が形成されている。
【０００６】
この圧力センサでは、ｎ型単結晶Ｓｉ層１３が所定の量だけエッチングされているため、ダイアフラム１４のｎ型単結晶Ｓｉ層１３を均一な厚さにすることができる。また、ダイアフラム１４及びダイアフラムエッジ部１６のＳｉＯ２層１２を除去することができる。これにより、ダイアフラムエッジ部１６の強度を高めることができる。
【０００７】
しかしながら、本件出願に発明者により、上記の製造方法では、ダイアフラムエッジ部１６に、ノッチ（ｎｏｔｃｈ：くぼみ）と呼ばれる応力集中箇所が形成されてしまうことが見出された。すなわち、高圧力（例えば、３ＭＰａ以上）では、ノッチに応力が集中してしまい、耐圧劣化、チップ破壊につながってしまう。この理由について、以下に説明する。
【０００８】
ｎ型単結晶Ｓｉ層１３のエッチング時に、ｎ型単結晶Ｓｉ層１１、及びＳｉＯ２層１２の側壁がサイドエッチングされてしまう。従って、ダイアフラムエッジ部１６において、エッチングレートの差からＳｉＯ２層１２が露出され、一般的なノッチ形成メカニズムとされるＳｉＯ２層１２への電荷の蓄積によりｎ型単結晶Ｓｉ層１１にノッチが形成される。ノッチでは、ｎ型単結晶Ｓｉ層１１が、ＳｉＯ２層の側端面よりも食い込んでいる。特に、応力分散するためのＲ形状をｎ型単結晶Ｓｉ層１３に形成するために、２次掘りにおいて等方性エッチングを用いることがある。すなわち、等方性エッチングを用いて応力集中箇所であるｎ型単結晶Ｓｉ層１３の端部にＲ形状を形成することで、応力を分散させることができる。ｎ型単結晶Ｓｉ層１３を等方性エッチングで加工する場合、ｎ型単結晶Ｓｉ層１１のサイドエッチングのレートが高くなる。このため、上記のノッチが形成され、ここに応力が集中し、耐圧劣化、チップ破壊につながってしまう。
【０００９】
本発明は、このような問題点を解決するためになされたもので、応力集中による耐圧劣化を低減することができる圧力センサ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の第１の態様にかかる圧力センサの製造方法は、第１の半導体層とダイアフラムを構成する第２の半導体層との間に設けられた絶縁層を備えた圧力センサの製造方法であって、感圧領域となる部分の前記第１の半導体層をエッチングする工程と、前記感圧領域となる部分の前記絶縁層をエッチングする工程と、前記第１の半導体層の側壁に保護膜を形成する工程と、前記保護膜を形成した後、前記感圧領域となる部分の前記第２の半導体層をエッチングして、前記ダイアフラムを形成する工程と、を備えるものである。これにより、ダイアフラムエッジ部での応力集中を緩和することができるため、耐圧劣化を低減することができる。
【００１１】
本発明の第２の態様にかかる圧力センサの製造方法は、上記の製造方法において、前記保護膜を形成する工程では、ボッシュプロセスで一般に用いられるフロロカーボン膜による保護ステップを実施することによって、前記保護膜を形成しているものである。これにより、簡便に保護膜を形成することができるため、生産性を向上することができる。
【００１２】
本発明の第３の態様にかかる圧力センサの製造方法は、上記の製造方法において、前記ダイアフラムを形成する工程では、前記第２の半導体層をサイドエッチングして、前記第２の半導体層に前記絶縁層のエッチング部分よりも大きい凹部を形成しているものである。
【００１３】
本発明の第４の態様にかかる圧力センサの製造方法は、上記の製造方法において、前記第１の半導体層をエッチングする工程では、前記絶縁層をエッチングストッパとしていることを特徴としているものである。
【００１４】
本発明の第５の態様にかかる圧力センサは、第１の半導体層と、前記第１の半導体層上に形成された絶縁層と、前記絶縁層上に形成され、感圧領域がダイアフラムとなる第２の半導体層とを備え、前記感圧領域において、前記第１の半導体層及び前記絶縁層に開口部が形成され、前記感圧領域の前記第２の半導体層に凹部が形成され、前記絶縁層と前記第１の半導体層との界面において、前記感圧領域側で前記第１の半導体層及び前記絶縁層の側端の位置が一致しているものである。
【００１５】
本発明の第６の態様にかかる圧力センサは、上記の圧力センサであって、前記第２の半導体層に形成された凹部が前記絶縁層の開口部よりも大きいことを特徴とするものである。
【発明の効果】
【００１６】
本発明によれば、応力集中による耐圧劣化を低減することができる圧力センサ及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１７】
以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。図１は、本実施の形態にかかる圧力センサの構成を示す側面断面図である。図２（ａ）は、圧力センサの構成を示す上面図である、図２（ｂ）は、圧力センサの構成を示す下面図である。本実施の形態にかかる圧力センサは、半導体のピエゾ抵抗効果を利用した半導体圧力センサである。
【００１８】
圧力センサは、基台となる第１半導体層１と、絶縁層２と、第２半導体層３とを備えている。第１半導体層１及び第２半導体層３は、例えば、ｎ型単結晶シリコン層から構成されている。絶縁層２は、例えば、ＳｉＯ２層から構成されている。第１半導体層１の上に、絶縁層２が形成されている。また、絶縁層２の上に、第２半導体層３が形成されている。従って、第１半導体層１と第２半導体層３の間に、絶縁層２が配設されている。絶縁層２は、第１半導体層１をエッチングする際に、エッチングストッパとして機能する。第２半導体層３は、ダイアフラム４を構成している。図２に示すように、ダイアフラム４はチップの中央部分に配設されている。
【００１９】
感圧領域となる部分において、第１半導体層１及び絶縁層２に開口部が形成され、第２半導体層３が露出している。すなわち、感圧領域となる圧力センサの中央部分では、第２半導体層３の両面が露出している。そして、感圧領域となる部分において、第２半導体層３には、凹部が形成されている。すなわち、感圧領域となる部分では、第２半導体層３の厚さがその他の部分に比べて薄くなっている。このように、第２半導体層３が薄くなっている部分が、圧力を測定するためのダイアフラム４となる。ここでは、上面視において、ダイアフラム４が正方形状に形成されている。正方形状のダイアフラム４に対応する領域が圧力センサの感圧領域となる。ダイアフラム４は、円形又は多角形状でもよい。
【００２０】
第２半導体層３の上面側には、歪ゲージ５が形成されている。ピエゾ抵抗効果を有する歪ゲージ５は、ダイアフラム４に配設される。ここでは、第２半導体層３に、４つの歪ゲージ５が形成されている。なお、第２半導体層３の上面には、歪ゲージ５と接続されるメタル電極（不図示）が形成される。そして、４つの歪ゲージ５がブリッジ回路に結線されている。ダイアフラム４によって隔てられた空間の圧力差によって、ダイアフラム４が変形する。歪ゲージ５は、ダイアフラム４の変形量に応じて抵抗が変化する。この抵抗変化を検出することで、圧力を測定することができる。
【００２１】
ここで、ダイアフラム４の両端近傍をダイアフラムエッジ部６とする。ダイアフラムエッジ部６では、第１半導体層１と絶縁層２との界面において、第１半導体層１の側端と絶縁層の側端との位置が一致している。すなわち、感圧領域側では、第１半導体層１の側端と絶縁層の側端とが同じ位置にある。従って、ノッチフリーの構造となり、高圧力（例えば、３ＭＰａ以上）でも、応力集中を低減することができる。圧力センサの耐圧劣化、チップ破壊を抑制することができる。また、ダイアフラムエッジ部６では、第２半導体層３の側端が、第１半導体層１及び絶縁層２に形成された開口部の外側に、はみ出している。そして、第２半導体層３の側端はＲ形状に加工される。よって、応力集中を緩和することができる。
【００２２】
次に、圧力センサの製造方法について、図３を用いて説明する。図３は、圧力センサの製造方法を示す工程断面図である。まず、図３（ａ）に示すように、第１半導体層１と、０．５μｍ程度の厚さの絶縁層２、及び第２半導体層３からなるＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）ウエハを用意する。このＳＯＩウエハを作製するには、Ｓｉ基板中に酸素を注入してＳｉＯ2 層を形成するＳＩＭＯＸ（Separation by IMplanted OXygen）技術を用いてもよいし、２枚のＳｉ基板を貼り合わせるＳＤＢ（Silicon DirectBonding）技術を用いてもよいし、その他の方法を用いてもよい。
【００２３】
第２半導体層３を、平坦化及び薄膜化する。例えば、ＣＣＰ（ComputerControlled Polishing ）と呼ばれる研磨法等により、所定の厚さ（例えば８０μｍ）まで、第２半導体層３を研磨する。
【００２４】
このようにして形成されたＳＯＩウエハの下面にＳｉＯ2膜又はレジスト（不図示）を形成する。このＳｉＯ2膜又はレジストの感圧領域（ダイアフラム４が形成される領域）に相当する部分に開口部を形成する。そして、このようにパターニングされたＳｉＯ2 膜又はレジストをダイアフラム形成用のエッチングマスクとして、第１半導体層１をエッチングする（１次掘り）。ここでは、ドライエッチングにより、第１半導体層１を加工している。より具体的には、ＩＣＰボッシュプロセスによって、第１半導体層１をエッチングする。ボッシュプロセスでは、異方性エッチングが行われるため、第１半導体層１の側端面がほぼ垂直になる。
【００２５】
なお、ボッシュプロセスでは、エッチングステップと、保護ステップ（デポステップ）とが交互に実施される。エッチングステップと保護ステップとは、数秒毎に繰り返し実行される。エッチングステップでは、例えば、ＳＦ６ガスを用いた等方的なエッチングが行われる。保護ステップでは、フロロカーボンガス（例えば、Ｃ４Ｆ８等）を用いて側壁を保護する。すなわち、側壁を保護する膜を第１半導体層１に堆積する。これにより、エッチングステップでの横方向のエッチングが抑制されるため、第１半導体層１に対して異方性エッチングを行うことができる。このように、ボッシュプロセスを用いることで、シリコンを深掘りすることができ、垂直なトレンチ構造が形成される。
【００２６】
ここで、絶縁層２がエッチングストッパとして機能している。このため、エッチングは、上記開口部において徐々に進行するが、絶縁層２に到達すると自動的に停止する。このように、絶縁層２が露出するまで、第１の半導体層１が除去される。これにより、圧力センサとなるチップの中央部分において、第１半導体層１に開口部が形成され、絶縁層２が露出する。もちろん、ＫＯＨやＴＭＡＨ等の溶液を用いたウェットエッチングにより、第１半導体層１をエッチングしてもよい。この場合、第１半導体層１がテーパ状に加工される。
【００２７】
続いて、第１半導体層１をエッチングマスクとして、絶縁層２をエッチングする。例えば、ＨＦ等の溶液を用いたウェットエッチングにより、絶縁層２を加工する。もちろん、絶縁層２は、これ以外のエッチャントでエッチングされてもよく、ドライエッチングでエッチングされてもよい。第１半導体層１のエッチングによって露出した絶縁層２が除去され、図３（ｃ）に示す構成となる。このように、感圧領域となる部分において、第１半導体層１、及び絶縁層２に開口部が形成され、第２半導体層３が露出する。ここでは、第１半導体層１、及び絶縁層２に設けられた開口部の径は略同じである。
【００２８】
そして、ウエハの表面に所定の厚さの保護膜７を形成すると、図３（ｄ）に示す構成となる。保護膜７は、ウエハの全面に形成される。従って、保護膜７は、第１半導体層１を覆うように形成される。さらに、絶縁層２の側面と、第２半導体層３が露出した部分と、に保護膜７が形成される。すなわち、第１半導体層１及び絶縁層２に開口部が形成された部分では、第２半導体層３の表面に保護膜７が堆積する。保護膜７は、後述する第２半導体層３のエッチング工程で、第１半導体層１がサイドエッチングされるのを保護する。
【００２９】
保護膜７は、例えば、ボッシュプロセスの保護ステップを行うことで、形成される。すなわち、Ｃ４Ｆ８ガスなどの炭素原子とフッ素原子を含むガスを用いて保護膜７を成膜する。ここでは、フロロカーボンガスを用いているため、保護膜７はフロロカーボン膜によって形成される。これにより、ウエハの全面に、保護膜７が堆積される。なお、数秒の保護ステップを繰り返し行うことで保護膜を形成しても良く、保護ステップを連続して長時間行うことにより、保護膜７を形成してもよい。さらには、ボッシュプロセス以外のプロセスで保護膜７を形成してもよい。例えば、フォトレジストなどで保護膜７を形成してもよい。あるいは、ＣＶＤ（化学的気相成長法）等により、保護膜７を体積してもよい。また、保護膜７は、次に実施される第２半導体層３のエッチング工程において、第１半導体層１がサイドエッチングされない程度の厚さで形成する。すなわち、第２半導体層３のエッチング量を考慮して、保護膜７を形成する厚さが設定される。また、保護膜７は、第１半導体層１の側壁に形成されていればよく、その他の部分には形成されていなくても良い。
【００３０】
その後、保護膜７が形成された状態で、第２半導体層３をエッチングする（２次掘り）。これにより、第２半導体層３にダイアフラム４となるための凹部が形成される。ここでは、ボッシュプロセスのエッチングステップを用いることができる。すなわち、硫黄原子とフッ素原子を含むガス（ＳＦ６）を用いて、ドライエッチングを行う。第１半導体層１の側壁に、保護膜７が形成されているため、第１半導体層１のサイドエッチングが抑制される。このため、第１半導体層１がエッチングされず、第１半導体層１と絶縁層２との界面に、ノッチが形成されない。すなわち、第１半導体層１と絶縁層２との界面において、第１半導体層１の側端と絶縁層２の側端とを同じ位置にすることができる。感圧領域側で、第１半導体層１の側端と、絶縁層の側端との位置を一致させることができる。なお、第２半導体層３のエッチング深さは、時間管理により所定の微小量（５〜５０μｍ程度）に制御される。
【００３１】
また、第２半導体層３にバイアス電圧を印加した状態で、ドライエッチングを行うと、イオンが第２半導体層３に向かって加速される。このため、イオンの縦方向の速度が、横方向の速度よりも高くなる。プラズマ中のイオンの大部分は、第１半導体層１及び絶縁層２の開口部において、第２半導体層３に向かう。従って、第２半導体層３の表面に形成された保護膜７に対するイオンの衝突頻度が高くなり、第２半導体層３の表面に形成された保護膜７は、ある程度高いエッチングレートで、エッチングされていく。そして、第２半導体層３の表面に形成された保護膜７が速やかに除去され、第２半導体層３が露出する。
【００３２】
一方、上記と同様の理由で第１半導体層１の側壁に設けられた保護膜７に対するイオンの衝突頻度は相対的に低くなるため、第１半導体層１の側壁表面に形成された保護膜７のエッチングレートは低くなる。従って、開口部における保護膜７の縦方向のエッチングレートは、横方向のエッチングレートよりも高くなる。これにより、第１半導体層１の側壁表面に形成された保護膜７が残った状態で、第２半導体層３がエッチングされていく。第１半導体層１の側壁がエッチングされなくなり、応力集中箇所のないノッチフリー構造にすることができる。
【００３３】
また、第２半導体層３の表面の保護膜７が除去され、第２半導体層３が露出すると、第２半導体層３が等方的にエッチングされていく。従って、第２半導体層３がサイドエッチングされる。第２半導体層３がサイドエッチングにより除去された部分は、第１半導体層１及び絶縁層２に形成された開口部の外側に、はみ出している。すなわち、第２半導体層３の側端の位置は、第１半導体層１及び絶縁層２の側端からずれている。ダイアフラム４を構成するための凹部は、第１半導体層１及び絶縁層２の開口部よりも大きくなる。そして、薬液などでウエハを洗浄して、ウエハに形成されている保護膜７を除去すると、図３（ｅ）に示す構成となる。このように、第２半導体層３をサイドエッチングして、第２半導体層３に絶縁層２のエッチング部分よりも大きい凹部を形成する。これにより、感圧領域を大きくすることができる。また、第２半導体層３の側端はサイドエッチングにより、Ｒ形状に加工される。これにより、応力集中を緩和することができる。
【００３４】
このようにして、第２半導体層３にダイアフラム４が形成される。第２半導体層３のエッチングは５〜５０μｍ程度の微小量であり、エッチングで厚さがばらつくことはないので、均一な厚さのダイアフラム４を形成することができる。よって、測定精度を向上することができる。また、ダイアフラムエッジ部６の強度を高くすることができる。
【００３５】
また、保護膜７を形成する工程ではボッシュプロセスの保護ステップを用い、第２半導体層３をエッチングする工程ではボッシュプロセスのエッチングステップなどを用いている。これにより、同一装置内で連続して、処理することができるため、生産性を向上することができる。また、１次掘りをボッシュプロセスで行うことで、同一装置を用いることができるため、さらに生産性を向上することができる。もちろん、他のエッチング方法で、第２半導体層３をエッチングしてもよい。
【００３６】
第２半導体層３の上面には、不純物拡散あるいはイオン打ち込み法によってｐ型Ｓｉからなる歪ゲージ（ピエゾ抵抗領域）５が形成される。歪ゲージ５は第２半導体層３のダイアフラム４に形成される。これにより、図３（ｆ）に示す構成となる。続いて、第２半導体層３の上面にＳｉＯ2層（不図示）を形成し、歪ゲージ５上のＳｉＯ2層にコンタクトホールを形成した後、このコンタクトホール部分に歪ゲージ５との電気的接続を得るためのメタル電極（不図示）を蒸着する。なお、メタル電極を形成する工程は、図３（ａ）〜図３（ｅ）の間のどこで実施してもよい。こうして圧力センサの作製が終了する。もちろん、上記のチップを台座などに取り付けてもよい。
【００３７】
このように、第１半導体層１の側壁に保護膜７を形成した状態で、２次掘りが実施される。これにより、第１半導体層１と絶縁層２の界面において、第１半導体層１の感圧領域側端にノッチが形成されるのを防ぐことができる。よって、応力集中を緩和することができる。耐圧劣化を低減することができ、チップ破壊を防ぐことができる。上記のようなノッチフリー構造した場合、シミュレーション上、３ＭＰａ印加時においてダイアフラムエッジ部６に集中する応力を約３４％低減することができる。よって、耐圧劣化を低減することができ、高耐圧のダイアフラム構造を実現することができる。また、等方的なエッチングにより２次掘りを行っているため、第２半導体層３の凹部を大きくすることができる。これにより、感圧領域の面積を大きくすることができる。また、感圧領域側の第２半導体層３の側端がＲ形状に加工されるため、応力集中を緩和することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施の形態にかかる圧力センサの構成を示す側面断面図である。
【図２】本発明の実施の形態にかかる圧力センサの構成を示す平面図である。
【図３】本発明の実施の形態にかかる圧力センサの製造工程を示す工程断面図である。
【図４】従来の圧力センサの構成を示す側面断面図である。
【符号の説明】
【００３９】
１  第１半導体層、２  絶縁層、３  第２半導体層、４  ダイアフラム、５  歪ゲージ、
６  ダイアフラムエッジ部、７  保護膜
１１  ｎ型単結晶Ｓｉ層、１２  ＳｉＯ２層、１３  ｎ型単結晶Ｓｉ層、
１４  ダイアフラム、１５  歪ゲージ、１６  ダイアフラムエッジ部
【図１】
2009111164.tif 000003
【図２】
2009111164.tif 000004
【図３】
2009111164.tif 000005
【図４】
2009111164.tif 000006