(57)【要約】【課題】パルスジェネレータの低消費電力化を実現する表示装置の構成を提供する。【解決手段】画素アレイ部１は、行状の走査線ＷＳ，ＤＳと、列状の信号線ＳＬと、これらが交差する部分に配された行列状の画素２とを有する。駆動部は、各走査線ＷＳに一水平期間づつ位相をシフトしながら順次制御信号を供給して画素２を行単位で線順次走査するライトスキャナ４と、線順次走査に合わせて各走査線ＤＳに順次制御信号を供給するドライブスキャナ５と、線順次走査に合わせて列状の信号線ＳＬに映像信号を供給する信号セレクタ３とを備えている。ドライブスキャナ５は、水平期間づつ位相をずらしながら入力信号を各段から出力するシフトレジスタと、水平期間周期でパルスを生成するパルスジェネレータと、入力信号に応じて一つのパルスのみを抜き取って対応する走査線ＤＳに制御信号として出力するバッファとを有する。【選択図】図１
2009098430.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の第１走査線及び第２走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素と、各画素に給電する電源ライン及び接地ラインとを備え、
前記駆動部は、各第１走査線に一水平期間づつ位相をシフトしながら順次第１の制御信号を供給して画素を行単位で線順次走査するライトスキャナと、該線順次走査に合わせて各第２走査線に順次第２の制御信号を供給するドライブスキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備え、
前記画素は、発光素子と、サンプリングトランジスタと、ドライブトランジスタと、スイッチングトランジスタと、保持容量とを含み、
前記サンプリングトランジスタは、その制御端が該第１走査線に接続し、一対の電流端の一方が該信号線に接続し、他方が該ドライブトランジスタの制御端に接続し、
前記ドライブトランジスタ及び前記発光素子は該電源ラインと接地ラインとの間で直列に接続して電流路を形成し、
前記スイッチングトランジスタは該電流路に挿入されるとともに、その制御端が該第２走査線に接続し、
前記保持容量は、該ドライブトランジスタの電流端と制御端との間に接続しており、
前記画素は、該第１走査線に供給された第１の制御信号に応じて該サンプリングトランジスタがオンして該信号線から映像信号のサンプリングを開始した後、該第２走査線に供給された第２の制御信号に応じて該スイッチングトランジスタがオンしてから該サンプリングトランジスタがオフするまでの間に、該ドライブトランジスタに流れる電流を該保持容量に負帰還して該ドライブトランジスタの移動度のバラツキを補正する表示装置であって、
前記ドライブスキャナは、水平期間づつ位相をずらしながら入力信号を各段から出力するシフトレジスタと、水平期間周期でパルスを生成するパルスジェネレータと、該シフトレジスタの各段と各第２走査線との間に配され、入力信号に応じて一つのパルスのみを抜き取って対応する第２走査線に第２の制御信号として出力するバッファとを有することを特徴とする表示装置。
【請求項２】
前記ドライブスキャナは、所定の発光期間中第２走査線を介して該スイッチングトランジスタをオン状態におき、非発光期間中第２走査線を介して該スイッチングトランジスタをオフ状態に置き、且つ非発光期間に含まれる所定の一水平期間で該パルスを抜き取って第２の制御信号として該第２走査線に出力することを特徴とする請求項１記載の表示装置。
【請求項３】
前記バッファは少なくとも、該パルスジェネレータと出力端子との間に接続したＰチャネルトランジスタと、出力端子と接地電位との間に接続したＮチャネルトランジスタとからなり、
該入力信号に応じて該Ｐチャネルトランジスタがオンし該パルスジェネレータから一つのパルスを抜き取って出力端子に取り出し、
抜き取りの途中で該入力信号を切り換えＰチャネルトランジスタをオフする一方Ｎチャネルトランジスタをオンして出力端子を接地電位まで引き込むことを特徴とする請求項１記載の表示装置。
【請求項４】
前記ドライブスキャナのシフトレジスタが入力信号を切り換えるタイミングは、該バッファから出力された第２の制御信号に応じて該スイッチングトランジスタがオンした後であることを特徴とする請求項３記載の表示装置。
【請求項５】
請求項１に記載された表示装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素毎に配した発光素子を電流駆動して画像を表示する表示装置及びその駆動方法に関する。またかかる表示装置を用いた電子機器に関する。詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ＥＬなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置の駆動方式に関する。
【背景技術】
【０００２】
表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【特許文献６】特開２００６−２１５２１３
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと保持容量とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。保持容量は、サンプリングされた映像信号の信号電位に応じた入力電圧を保持する。ドライブトランジスタは、保持容量に保持された入力電圧に応じて所定の発光期間に出力電流を駆動電流として供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。
【０００５】
ドライブトランジスタは、保持容量に保持された入力電圧を制御端であるゲートに受けて一対の電流端であるソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち保持容量に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。
【０００６】
ここでドライブトランジスタの動作特性は以下の式１で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２・・・式１
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。
【０００７】
しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各ドライブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。
【０００８】
しかしながら、発光素子に対する出力電流のばらつき要因は、ドライブトランジスタの閾電圧Ｖｔｈだけではない。上記のトランジスタ特性式１から明らかなように、ドライブトランジスタの移動度μがばらついた場合にも、出力電流Ｉｄｓが変動する。この結果、画面のユニフォーミティが損なわれる。従来からドライブトランジスタの移動度のばらつきを補正する機能を組み込んだ画素回路が開発されており、例えば前記の特許文献６に開示がある。
【０００９】
従来の表示装置は、ドライブトランジスタの閾電圧のばらつきをキャンセルする機能（閾電圧補正機能）や同じくドライブトランジスタの移動度のばらつきを補正する機能（移動度補正機能）を各画素に組み、所定の補正動作を行って画面のユニフォーミティを高めている。閾電圧補正動作や移動度補正動作などの補正動作を安定且つ高精度で制御するため、従来の表示装置は外付けのパルスジェネレータを用いて、高精度の制御信号を得ていた。具体的には表示装置を構成するパネルが外部のパルスジェネレータから供給されるパルスを取り込んで、これに基づいて各画素の補正動作を制御する制御信号を生成していた。
【００１０】
従来のアクティブマトリクス型の表示装置は、基本的に水平走査期間単位で順次画素アレイを走査して、所定の補正動作を行っている。基本的には制御信号も所定の水平期間でパルスジェネレータから供給されたパルスを１個抜き取って、制御信号とすれば動作上充分である。しかしながら従来の表示装置は動作シーケンスの関係から複数の走査線に供給すべき複数の制御信号で同時にパルスを抜き取る結果となっており、外部のパルスジェネレータに大きな駆動負荷が加わりパルスジェネレータの消費電力の増大化を招いていた。モバイル向けのディスプレイなどではパネルと外付けのモジュールを含めたセット全体の低消費電力化が求められており、解決すべき課題となっている。
【課題を解決するための手段】
【００１１】
上述した従来の技術の課題に鑑み、本発明はパルスジェネレータの低消費電力化を実現する表示装置の構成を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部とこれを駆動する駆動部とからなり、前記画素アレイ部は、行状の第１走査線及び第２走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素と、各画素に給電する電源ライン及び接地ラインとを備え、前記駆動部は、各第１走査線に一水平期間づつ位相をシフトしながら順次第１の制御信号を供給して画素を行単位で線順次走査するライトスキャナと、該線順次走査に合わせて各第２走査線に順次第２の制御信号を供給するドライブスキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備え、前記画素は、発光素子と、サンプリングトランジスタと、ドライブトランジスタと、スイッチングトランジスタと、保持容量とを含み、前記サンプリングトランジスタは、その制御端が該第１走査線に接続し、一対の電流端の一方が該信号線に接続し、他方が該ドライブトランジスタの制御端に接続し、前記ドライブトランジスタ及び前記発光素子は該電源ラインと接地ラインとの間で直列に接続して電流路を形成し、前記スイッチングトランジスタは該電流路に挿入されるとともに、その制御端が該第２走査線に接続し、前記保持容量は、該ドライブトランジスタの電流端と制御端との間に接続しており、前記画素は、該第１走査線に供給された第１の制御信号に応じて該サンプリングトランジスタがオンして該信号線から映像信号のサンプリングを開始した後、該第２走査線に供給された第２の制御信号に応じて該スイッチングトランジスタがオンしてから該サンプリングトランジスタがオフするまでの間に、該ドライブトランジスタに流れる電流を該保持容量に負帰還して該ドライブトランジスタの移動度のバラツキを補正する表示装置であって、前記ドライブスキャナは、水平期間づつ位相をずらしながら入力信号を各段から出力するシフトレジスタと、水平期間周期でパルスを生成するパルスジェネレータと、該シフトレジスタの各段と各第２走査線との間に配され、入力信号に応じて一つのパルスのみを抜き取って対応する第２走査線に第２の制御信号として出力するバッファとを有することを特徴とする。
【００１２】
好ましくは前記ドライブスキャナは、所定の発光期間中第２走査線を介して該スイッチングトランジスタをオン状態におき、非発光期間中第２走査線を介して該スイッチングトランジスタをオフ状態に置き、且つ非発光期間に含まれる所定の一水平期間で該パルスを抜き取って第２の制御信号として該第２走査線に出力する。又前記バッファは少なくとも、該パルスジェネレータと出力端子との間に接続したＰチャネルトランジスタと、出力端子と接地電位との間に接続したＮチャネルトランジスタとからなり、該入力信号に応じて該Ｐチャネルトランジスタがオンし該パルスジェネレータから一つのパルスを抜き取って出力端子に取り出し、抜き取りの途中で該入力信号を切り換えＰチャネルトランジスタをオフする一方Ｎチャネルトランジスタをオンして出力端子を接地電位まで引き込む。この場合、前記ドライブスキャナのシフトレジスタが入力信号を切り換えるタイミングは、該バッファから出力された第２の制御信号に応じて該スイッチングトランジスタがオンした後である。
【発明の効果】
【００１３】
本発明によれば、ドライブスキャナは基本的にシフトレジスタとパルスジェネレータとバッファとで構成されている。シフトレジスタは水平期間ずつ位相をずらしながら入力信号を各段から出力する。パルスジェネレータは外付けでパネルに接続され、水平期間周期でパルスを生成する。バッファは、パネルに形成されたシフトレジスタの各段と各第２走査線との間に配され、入力信号に応じて１つのパルスのみを抜き取って対応する第２走査線に出力している。この様に本発明は、行状の走査線のそれぞれに対応したドライブスキャナの出力バッファが、それぞれに割り当てられた１水平期間（１Ｈ）のみで外部のパルスジェネレータから供給されるパルスを抜き取っている。よって外部のパルスジェネレータから１Ｈ周期で順次供給されるパルスは、それぞれ対応する段の出力バッファのみによって抜き取られる。従って従来のように１個のパルスが複数の走査線に対応する出力バッファで同時に抜き取られる場合に比べ、出力バッファのパルス供給ラインに見える負荷を顕著に削減することが出来る。これによりパルスジェネレータの消費電力を大幅に削減し、モバイル機器のディスプレイに適した表示装置を実現することが出来る。
【発明を実施するための最良の形態】
【００１４】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明にかかる表示装置の全体構成を示すブロック図である。図示する様に、本表示装置は基本的に画素アレイ部１とスキャナ部と信号部とで構成されている。スキャナ部と信号部とで駆動部を構成する。画素アレイ部１は、行状に配された第１走査線ＷＳ、第２走査線ＤＳ、第３走査線ＡＺ１及び第４走査線ＡＺ２と、列状に配された信号線ＳＬと、これらの走査線ＷＳ，ＤＳ，ＡＺ１，ＡＺ２及び信号線ＳＬに接続した行列状の画素回路２と、各画素回路２の動作に必要な第１電位Ｖｓｓ１，第２電位Ｖｓｓ２及び第３電位Ｖｄｄを供給する複数の電源線とからなる。信号部は水平セレクタ３からなり、信号線ＳＬに映像信号を供給する。スキャナ部は、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２からなり、それぞれ第１走査線ＷＳ、第２走査線ＤＳ、第３走査線ＡＺ１及び第４走査線ＡＺ２に制御信号を供給して順次行毎に画素回路２を走査する。
【００１５】
図２は、図１に示した画像表示装置に組み込まれる画素の構成を示す回路図である。図示する様に画素回路２は、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、第１スイッチングトランジスタＴｒ２と、第２スイッチングトランジスタＴｒ３と、第３スイッチングトランジスタＴｒ４と、保持容量Ｃｓと、発光素子ＥＬとを含む。サンプリングトランジスタＴｒ１は、所定のサンプリング期間に走査線ＷＳから供給される制御信号に応じ導通して信号線ＳＬから供給された映像信号の信号電位を保持容量Ｃｓにサンプリングする。保持容量Ｃｓは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬは、所定の発光期間中ドライブトランジスタＴｒｄから供給される出力電流Ｉｄｓにより映像信号の信号電位に応じた輝度で発光する。
【００１６】
第１スイッチングトランジスタＴｒ２は、サンプリング期間（映像信号書込期間）に先立ち走査線ＡＺ１から供給される制御信号に応じ導通してドライブトランジスタＴｒｄの制御端であるゲートＧを第１電位Ｖｓｓ１に設定する。第２スイッチングトランジスタＴｒ３は、サンプリング期間に先立ち走査線ＡＺ２から供給される制御信号に応じ導通してドライブトランジスタＴｒｄの一方の電流端であるソースＳを第２電位Ｖｓｓ２に設定する。第３スイッチングトランジスタＴｒ４は、サンプリング期間に先立ち走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄの他方の電流端であるドレインを第３電位Ｖｄｄに接続し、以ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を保持容量Ｃｓに保持させて閾電圧Ｖｔｈの影響を補正する。さらにこの第３スイッチングトランジスタＴｒ４は、発光期間に再び走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位Ｖｄｄに接続して出力電流Ｉｄｓを発光素子ＥＬに流す。
【００１７】
以上の説明から明らかなように、ドライブトランジスタＴｒｄと発光素子ＥＬは電源ライン（Ｖｄｄ）と接地ラインとの間で直列に接続して電流路を形成している。Ｐチャネル型のスイッチングトランジスタＴｒ４はこの電流路に挿入されていると共に、その制御端（ゲート）が走査線ＤＳに接続している。なお走査線ＷＳ，ＤＳを区別する場合、走査線ＷＳを第１走査線とし、走査線ＤＳを第２走査線と呼ぶ場合がある。基本的にこのスイッチングトランジスタＴｒ４はドライブスキャナ５から走査線ＤＳを介して供給される制御信号に応じてオンオフ動作し、電流路の開閉を行って画素２の発光期間と非発光期間とを区別している。発光期間と非発光期間の比率（デューティ）を制御することで、画面の輝度レベルを調整することが出来る。
【００１８】
以上の説明から明らかな様に、本画素回路２は、５個のトランジスタＴｒ１ないしＴｒ４及びＴｒｄと１個の保持容量Ｃｓと１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１〜Ｔｒ３とＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴである。但し本発明はこれに限られるものではなく、Ｎチャネル型とＰチャネル型のＴＦＴを適宜混在させることができる。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬデバイスである。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
【００１９】
図３は、図２に示した画像表示装置から画素回路２の部分のみを取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号の信号電位Ｖｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。以下図３に基づいて、本発明にかかる画素回路２の動作を説明する。
【００２０】
図４は、図３に示した画素回路のタイミングチャートである。図４は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ１，Ｔｒ２，Ｔｒ３はＮチャネル型なので、走査線ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、ドライブトランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。
【００２１】
図４のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表してある。
【００２２】
当該フィールドが始まる前のタイミングＴ０で、全ての制御線号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがってドライブトランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源Ｖｄｄに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがってタイミングＴ０で発光素子ＥＬは発光している。この時ドライブトランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。
【００２３】
当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これによりスイッチングトランジスタＴｒ４がオフし、ドライブトランジスタＴｒｄは電源Ｖｄｄから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングＴ１に入ると、全てのトランジスタＴｒ１〜Ｔｒ４がオフ状態になる。
【００２４】
続いてタイミングＴ２に進むと、制御信号ＡＺ１及びＡＺ２がハイレベルになるので、スイッチングトランジスタＴｒ２及びＴｒ３がオンする。この結果、ドライブトランジスタＴｒｄのゲートＧが基準電位Ｖｓｓ１に接続し、ソースＳが基準電位Ｖｓｓ２に接続される。ここでＶｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとする事で、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。換言すると期間Ｔ２‐Ｔ３は、ドライブトランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓ２に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。
【００２５】
タイミングＴ３では制御信号ＡＺ２をローレベルにし且つ直後制御信号ＤＳもローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが保持容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時ドライブトランジスタＴｒｄのゲートＧはＶｓｓ１に保持されており、ドライブトランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフするとドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、保持容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４はドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。
【００２６】
この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ１をオンして映像信号Ｖｓｉｇを保持容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて保持容量Ｃｓは充分に小さい。この結果、映像信号Ｖｓｉｇのほとんど大部分が保持容量Ｃｓに書き込まれる。正確には、Ｖｓｓ１に対するＶｓｉｇの差分Ｖｓｉｇ−Ｖｓｓ１が保持容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇ−Ｖｓｓ１を加えたレベル（Ｖｓｉｇ−Ｖｓｓ１＋Ｖｔｈ）となる。以降説明簡易化の為Ｖｓｓ１＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図４のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。すなわちタイミングＴ５‐Ｔ７がサンプリング期間（映像信号書込期間）に相当する。
【００２７】
サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄが電源Ｖｄｄに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、ドライブトランジスタＴｒｄの移動度補正を行う。即ち本先行開発例では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６‐Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、ドライブトランジスタＴｒｄのゲートＧが映像信号Ｖｓｉｇのレベルに固定された状態で、ドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは保持容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図４のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局保持容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタＴｒｄの出力電流Ｉｄｓを同じくドライブトランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。
【００２８】
タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｖｓｉｇの印加が解除されるので、ドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間保持容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、先のトランジスタ特性式１のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入する事で、以下の式２のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）２＝ｋμ（Ｖｓｉｇ−ΔＶ）２・・・式２
上記式２において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。この特性式２からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは負帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式２の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号Ｖｓｉｇのみに依存する事になる。
【００２９】
最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びＶｔｈ補正動作、移動度補正動作及び発光動作が繰り返される事になる。
【００３０】
図５は、移動度補正期間Ｔ６‐Ｔ７における画素回路２の状態を示す回路図である。図示するように、移動度補正期間Ｔ６‐Ｔ７では、サンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ４がオンしている一方、残りのスイッチングトランジスタＴｒ２及びＴｒ３がオフしている。この状態でドライブトランジスタＴｒ４のソース電位（Ｓ）はＶｓｓ１−Ｖｔｈである。このソース電位（Ｓ）は発光素子ＥＬのアノード電位でもある。前述したようにＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは保持容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄとの合成容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに流れ込む事になる。換言すると、ドレイン電流Ｉｄｓの一部が保持容量Ｃｓに負帰還され、移動度の補正が行われる。
【００３１】
図６は上述したトランジスタ特性式２をグラフ化したものであり、縦軸にＩｄｓを取り横軸にＶｓｉｇを取ってある。このグラフの下方に特性式２も合わせて示してある。図６のグラフは、画素１と画素２を比較した状態で特性カーブを描いてある。画素１のドライブトランジスタの移動度μは相対的に大きい。逆に画素２に含まれるドライブトランジスタの移動度μは相対的に小さい。この様にドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば両画素１，２に同レベルの映像信号の信号電位Ｖｓｉｇを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素１に流れる出力電流Ｉｄｓ１´は、移動度μの小さい画素２に流れる出力電流Ｉｄｓ２´に比べて大きな差が生じてしまう。この様に移動度μのばらつきに起因して出力電流Ｉｄｓの間に大きな差が生じるので、スジムラが発生し画面のユニフォーミティを損なう事になる。
【００３２】
そこで本例では出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。先のトランジスタ特性式１から明らかなように、移動度が大きいとドレイン電流Ｉｄｓが大きくなる。したがって負帰還量ΔＶは移動度が大きいほど大きくなる。図６のグラフに示すように、移動度μの大きな画素１の負帰還量ΔＶ１は移動度の小さな画素２の負帰還量ΔＶ２に比べて大きい。したがって、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素１でΔＶ１の補正をかけると、出力電流はＩｄｓ１´からＩｄｓ１まで大きく下降する。一方移動度μの小さな画素２の補正量ΔＶ２は小さいので、出力電流Ｉｄｓ２´はＩｄｓ２までそれ程大きく下降しない。結果的に、Ｉｄｓ１とＩｄｓ２は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは黒レベルから白レベルまでＶｓｉｇの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素１と２があった場合、移動度の大きい画素１の補正量ΔＶ１は移動度の小さい画素２の補正量ΔＶ２に対して小さくなる。つまり移動度が大きいほどΔＶが大きくＩｄｓの減少値は大きくなる。これにより移動度の異なる画素電流値は均一化され、移動度のばらつきを補正する事ができる。
【００３３】
以下参考の為、上述した移動度補正の数値解析を行う。図５に示したように、トランジスタＴｒ１及びＴｒ４がオンした状態で、ドライブトランジスタＴｒｄのソース電位を変数Ｖに取って解析を行う。ドライブトランジスタＴｒｄのソース電位（Ｓ）をＶとすると、ドライブトランジスタＴｒｄを流れるドレイン電流Ｉｄｓは以下の式３に示す通りである。
【数１】
2009098430.tif 000003
【００３４】
またドレイン電流Ｉｄｓと容量Ｃ（＝Ｃｓ＋Ｃｏｌｅｄ）の関係により、以下の式４に示す様にＩｄｓ＝ｄＱ／ｄｔ＝ＣｄＶ／ｄｔが成り立つ。
【数２】
2009098430.tif 000004
【００３５】
式４に式３を代入して両辺積分する。ここで、ソース電圧Ｖ初期状態は−Ｖｔｈであり、移動度ばらつき補正時間（Ｔ６‐Ｔ７）をｔとする。この微分方程式を解くと、移動度補正時間ｔに対する画素電流が以下の数式５のように与えられる。
【数３】
2009098430.tif 000005
【００３６】
以上の説明から明らかなように移動度補正時間ｔは制御信号ＤＳが立下ってスイッチングトランジスタＴｒ４がオンした後、制御信号ＷＳが立下ってサンプリングトランジスタＴｒ１がオフするまでの期間である。移動度補正時間は制御信号ＤＳ及びＷＳによって規定されている。制御信号ＤＳは前述したようにドライブスキャナによって各走査線ＤＳに出力される。図７は、ドライブスキャナ５の一般的な構成を示す参考図である。ドライブスキャナ５はシフトレジスタＳ／Ｒで構成されており、外部から入力されるクロック信号に応じて動作し、同じく外部から入力されるスタート信号を順次転送することで、各段ごとに順次信号を出力している。シフトレジスタＳ／Ｒの各段にはＮＡＮＤ素子が接続されており、隣り合う段のＳ／Ｒから出力された順次信号をＮＡＮＤ処理して、制御信号ＤＳの基になる入力信号を生成している。この入力信号は出力バッファ５Ｂに供給される。この出力バッファ５ＢはシフトレジスタＳ／Ｒ側から供給される入力信号に応じて動作し、最終的な制御信号ＤＳを対応する画素アレイ部の走査線ＤＳに供給している。なお図では各走査線ＤＳの配線抵抗をＲで表し、各走査線ＤＳに接続している画素の容量をＣで表してある。
【００３７】
出力バッファ５Ｂは電源電位Ｖｃｃと接地電位Ｖｓｓとの間に直列接続された一対のスイッチング素子からなる。本参考例はこの出力バッフ５Ｂがインバータ構成となっており、一方のスイッチング素子がＰチャネルトランジスタＴｒＰで、他方がＮチャネルトランジスタＴｒＮからなる。インバータは対応するシフトレジスタＳ／Ｒの段からＮＡＮＤ素子を介して供給された入力信号を反転して、制御信号として対応する走査線ＤＳに出力している。
【００３８】
図８は、図７に示したドライブスキャナで生成される制御信号ＤＳを示す波形図である。ライトスキャナから出力される制御信号ＷＳも併せて表示している。なおライトスキャナもドライブスキャナと同じようにシフトレジスタと出力バッファで構成されている。
【００３９】
図示するように、制御信号ＤＳが立下ってＰチャネル型のスイッチングトランジスタＴｒ４がオンしてから移動度補正時間が開始し、制御信号ＷＳが立下りＮチャネル型のサンプリングトランジスタＴｒ１がオフする時点で移動度補正時間が終了する。スイッチングトランジスタＴｒ４がオンするタイミングは、制御信号ＤＳの立下り波形がＶｄｄ−｜Ｖｔｐ｜を下回った時点である。なおＶｔｐはＰチャネル型のスイッチングトランジスタＴｒ４の閾電圧を表している。一方サンプリングトランジスタＴｒ１がオフするタイミングは、制御信号ＷＳの立下りがＶｓｉｇ＋Ｖｔｎを下回った時点である。ここでＶｔｎはＮチャネル型のサンプリングトランジスタＴｒ１の閾電圧を表している。サンプリングトランジスタＴｒ１のソースには信号線から信号電位Ｖｓｉｇが印加され、ゲートには制御線ＷＳから制御信号ＷＳが印加されている。ソース電位に対してゲート電位がＶｔｎ分を残して下回ったとき、サンプリングトランジスタＴｒ１はオフすることになる。
【００４０】
ところで制御信号ＷＳの立下りは製造プロセスの影響を受けて位相が各走査線ごとにばらついている。図では立下り波形Ａが標準位相で、立下り波形Ｂは位相が後方にシフトしたワーストケースを表している。同様に制御信号ＤＳの立下り波形もＡが標準でＢは位相が前方にシフトしたワーストケースを表している。図から明らかなように制御信号ＷＳ及びＤＳの立下り波形が標準位相のときに比べワーストケースでは移動度補正時間が長くなっている。この様にライトスキャナやドライブスキャナをパネルに搭載した構造では製造プロセスの影響を受けて制御信号ＷＳ，ＤＳの位相が走査線ごとにばらつくため、移動度補正時間も走査線ごとにばらつきが生じる。これが画面上で水平方向の輝度むら（スジ）となって現れ、画面のユニフォーミティを損ねている。
【００４１】
図７に示したドライブスキャナは、シフトレジスタＳ／Ｒから出力した信号をＮＡＮＤ素子やインバータを介して走査線ＤＳに供給している。この過程で信号波形に歪が生じ、各段ごとに位相が微妙に変化する。このため各ラインごとで移動度補正期間に差が生じ、筋状のむらになって現れる。この問題点に対処するため、外部のパルスジェネレータから供給されるパルスを抜き取って制御信号とする方式が先行開発例では採用されている。このパルス抜き取り方式のドライブスキャナを図９に示す。図９は、ドライブスキャナ５の出力部３段分（Ｎ−１段、Ｎ段、Ｎ＋１段）と、これに接続される画素アレイ部１の３行分（３ライン分）を模式的に表している。なお理解を容易にするため、図７に示した参考例にかかるドライブスキャナと対応する部分には対応する参照番号を付してある。
【００４２】
ドライブスキャナ５はシフトレジスタＳ／Ｒで構成されており、外部から入力されるクロック信号に応じて動作し、同じく外部から入力されるスタート信号を順次転走することで、各段毎に順次信号を出力している。シフトレジスタＳ／Ｒの各段にはＮＡＮＤ素子が接続されており、隣り合う段のＳ／Ｒから出力された順次信号をＮＡＮＤ処理して、制御信号ＤＳの元になる矩形波形の入力信号ＩＮを生成している。この矩形波形はインバータを介して出力バッファ５Ｂに入力される。この出力バッファ５Ｂはシフトレジスタ側から供給される入力信号ＩＮに応じて動作し、最終的な制御信号ＤＳを対応する画素アレイ部１の走査線ＤＳに出力信号ＯＵＴとして供給している。
【００４３】
出力バッファ５Ｂは電源電位Ｖｃｃと接地電位Ｖｓｓとの間に直列接続された一対のスイッチング素子からなる。本実施形態はこの出力バッファ５Ｂがインバータ構成となっており、一方のスイッチング素子がＰチャネル型トランジスタＴｒＰ（典型的にはＰＭＯＳトランジスタ）で、他方がＮチャネル型トランジスタＴｒＮ（典型的にはＮＭＯＳトランジスタ）からなる。なお各出力バッファ５Ｂに接続される画素アレイ部１側の各ラインは、等価回路的に抵抗成分Ｒと容量成分Ｃで表してある。
【００４４】
本実施形態は、出力バッファ５Ｂが外部のパルスモジュール５Ｐから電源ラインに供給される電源パルスを抜き取って制御信号ＤＳの決定波形を作る構成となっている。前述した様にこの出力バッファ５Ｂはインバータ構成で、電源ラインと接地電位Ｖｓｓとの間にＰチャネルトランジスタＴｒＰとＮチャネルトランジスタＴｒＮが直列に接続されている。シフトレジスタＳ／Ｒ側からの入力信号ＩＮに応じて出力バッファのＰチャネルトランジスタＴｒＰがオンしたとき、電源ラインに供給されていた電源パルスの立下り波形を取り出し、これを制御信号ＤＳの決定波形として、画素アレイ部１側に供給している。この様に出力バッファ５Ｂとは別に決定波形を含むパルスを外部モジュールのパルスジェネレータ５Ｐで作り、これを出力バッファ５Ｂの電源ラインに供給することで、所望の決定波形の制御信号ＤＳを作り出すことが可能である。この場合出力バッファ５Ｂは、優勢スイッチング素子側となるＰチャネルトランジスタＴｒＰがオンして劣勢スイッチング素子側となるＮチャネルトランジスタＴｒＮがオフした時、外部から供給された電源パルスの立下り波形を取り出し、制御信号ＤＳの決定波形ＯＵＴとして出力している。
【００４５】
図１０は、図９に示したドライブスキャナの動作説明に供するタイミングチャートである。図示するように一水平周期（１Ｈ）で変動する電源パルスＰの列が外部のパルスジェネレータからドライブスキャナの出力バッファの電源ラインに入力されてくる。これと合わせて、出力バッファを構成するインバータに入力パルスＩＮが印加される。タイミングチャートは、Ｎ−１段目、Ｎ段目及びＮ＋１段目のインバータに供給される入力パルスＩＮを表している。これと時系列を合わせてＮ−１段目、Ｎ段目、Ｎ＋１段目から供給される出力パルスＯＵＴを表してある。この出力パルスＯＵＴは対応するラインの走査線ＤＳに印加される制御信号である。
【００４６】
タイミングチャートから明らかなようにドライブスキャナの各段の出力バッファは、入力パルスＩＮに応じて電源パルスＰを抜き取り、そのまま出力パルスＯＵＴとして対応する走査線ＤＳに供給している。電源パルスＰは外部のパルスジェネレータ（モジュール）から供給されており、その遷移波形（具体的には立下り波形）は精度が高くなっている。ドライブスキャナはこの遷移波形をそのまま抜き取って制御信号の遷移波形としているため、移動度補正時間は各ラインでばらつきがなくなる。
【００４７】
パルスジェネレータから供給されるＮ−１番目の電源パルスＰはタイミングＳ１で立下り、次のタイミングＳ３でＮ番目の電源パルスＰに切換る。タイミングＳ１とタイミングＳ３の間のタイミングＳ２でＮ−１段目の入力パルスＩＮがローレベルからハイレベルに切換り、電源パルスＰの立下り波形がそっくり抜き取られＮ−１段目の出力パルスＯＵＴとなっている。なおこの時点でＮ段目の入力パルスＩＮとＮ＋１段目の入力パルスＩＮもローレベルであり、Ｎ−１番目の電源パルスＰはＮ段目及びＮ＋１段目の出力バッファでも抜き取られるため、Ｎ−１番目のパルスＰはＮ段目及びＮ＋１段目の制御信号ＯＵＴに含まれることになる。この様に図９のドライブスキャナは本来不要なパルスが別の段の出力バッファで抜き取られることになるが、特に誤動作が生じることはない。
【００４８】
タイミングＳ４でＮ番目の電源パルスＰが立下り、その後タイミングＳ５でＮ段目の入力パルスＩＮがローレベルからハイレベルに切換る。これによりＮ番目の電源パルスＰの立下り波形が抜き取られ、そのままＮ段目の出力パルスＯＵＴとして対応する走査線ＤＳに供給される。さらに続いてタイミングＳ６でＮ＋１段目の入力パルスＩＮがローレベルからハイレベルに切換ると、Ｎ＋１番目の電源パルスＰが抜き取られて、出力パルスＯＵＴが形成され、対応するＮ＋１段目の走査線ＤＳに制御信号として供給される。
【００４９】
図９及び図１０に示した先行開発例にかかるドライブスキャナは、非発光期間でシフトレジスタ側からバッファに供給する入力パルスＩＮがローレベルとなっているので、複数段同時に電源パルスＰを抜き取ってしまう。例えば図１０の例では、Ｎ−１番目の電源パルスＰが、Ｎ−１段目、Ｎ段目及びＮ＋１段目の出力バッファによってタイミングＳ１からＳ３の間に同時に抜き取られている。このため各出力バッファに電源パルスを供給する電源ラインに流れる電流量は大幅に増加し、パルスジェネレータの電力消費が大きくなってしまう。また本来非発光期間では発光素子は発光しないことが好ましいが、先行開発例では非発光期間であるにもかかわらず電源パルスＰを抜き取ってあるので、画素の電流路に挿入されたスイッチングトランジスタＴｒ４がオンする時間帯が発生じてしまう。これにより非発光期間を長くして画面輝度を黒表示に沈ませたい場合でも、ある一定の発光が生じ黒レベルが沈まないという問題がある。
【００５０】
外部のパルスジェネレータから供給する電源パルスは振幅が１５Ｖ程度と大きくまたパルスの生成を１水平周期（１Ｈ）で高速に行う必要があるため、外部のパルスジェネレータの消費電力が大きくなってしまう。特にドライブスキャナで抜き取るパルスは図１０のタイミングチャートで説明したように複数段のバッファが同時にオンしてしまうため、消費電力の増大化は避けられない。モバイル機器向けのディスプレイでは低消費電力化が求められており、図９及び図１０に示した先行開発のドライブスキャナでは対応が難しくなっている。
【００５１】
図１１は本発明にかかる表示装置の要部を示す回路図であり、図９及び図１０に示した先行開発にかかるドライブスキャナの問題点に対処したものである。図１１は特にドライブスキャナの出力バッファの部分を取り出したものである。理解を容易にするため、図９に示した先行開発にかかる出力バッファと対応する部分には対応する参照符号を付してある。図示するように、この出力バッファは、電源電位Ｖｃｃと接地電位Ｖｓｓとの間に配されたインバータを備えている。このインバータはＰチャネルトランジスタＴｒＰとＮチャネルトランジスタＴｒＮを直列接続したものであり、両者の接続ノードは出力端子ＯＵＴとなっている。一方トランジスタＴｒＰとＴｒＮのゲートは共通接続されており、入力端子としてシフトレジスタ側から入力信号ＩＮ１を受け入れている。この部分は図９に示した先行開発にかかるドライブスキャナの出力バッファと同じ構成となっている。但しＰチャネルトランジスタＴｒＰの電源側は電源パルス供給ラインではなく固定ラインＶｃｃに接続されている。
【００５２】
図９に示した出力バッファと異なる点は、第１にＰチャネルトランジスタＴｒＰとＮチャネルトランジスタＴｒＮの間に追加のＮチャネルトランジスタＴｒＮａが挿入されていることである。この追加トランジスタＴｒＮａのゲートにはシフトレジスタ側から別の入力信号ＩＮ２が供給されている。第２に電源パルスを供給する電源パルス供給ラインと出力端子ＯＵＴとの間に追加のＰチャネルトランジスタＴｒＰａが接続されている。この追加ＰチャネルトランジスタＴｒＰａのゲートにもシフトレジスタ側から入力信号ＩＮ２が供給されている。
【００５３】
図１２は、図１１に示した出力バッファの動作説明に供するタイミングチャートである。出力バッファの電源パルス供給ラインには外部のパルスジェネレータから電源パルスＰが１Ｈ周期で繰り返し供給されている。図１２のタイミングチャートはＮ−１番目、Ｎ番目及びＮ＋１番目の電源パルスＰを順に表してある。これと時系列を合わせて、シフトレジスタ側から入力パルスＩＮ１とＩＮ２が供給されている。入力パルスＩＮ１は図１０に示した入力パルスＩＮと同じであり、１段ごと１Ｈの位相差をもってローレベルからハイレベルに切換っている。図示のタイミングチャートでは、Ｎ段目のバッファに供給される入力パルスＩＮ１がタイミングＳ５でローレベルからハイレベルに切換っている。次のＮ＋１段目のバッファに供給される入力パルスＩＮ１はその後１Ｈシフトしたタイミングでローレベルからハイレベルに切換っている。
【００５４】
本発明にかかるドライブスキャナは、入力パルスＩＮ１に加え別の入力パルスＩＮ２を用いている点に特徴がある。この入力パルスＩＮ２は各出力バッファにおいて特定の１Ｈ期間だけ電源パルスＰを抜き取るためのマスクとして機能している。これにより出力パルスＯＵＴは、一個のみの電源パルスＰを含むようになり、従来のように複数の出力段に渡って電源パルスＰが同時に抜き取られるようなことはない。ちなみに図１２のタイミングチャートの例では、Ｎ段目の出力バッファから供給される出力パルスＯＵＴはＮ番目の電源パルスＰ（Ｎ）のみを抜き取っている。またＮ＋１段目に対応する出力バッファは次のＮ＋１番目の電源パルスＰのみを抜き取って出力パルスＯＵＴとしている。なおＮ段及びＮ＋１段の出力パルスＯＵＴを見ると、対応する電源パルスＰを抜き取って立下った後若干信号レベルが上昇する部分を含むが、そのレベルはスイッチングトランジスタＴｒ４を再びオンするレベルまで到達することはなく、動作上問題とならない。
【００５５】
図１１及び図１２に示した本発明にかかるドライブスキャナでは先行開発例で用いたドライブスキャナの出力バッファに追加のトランジスタを２個加えることで抜き取るべき電源パルスを選択する構成となっている。例えばＮ段目のバッファに着目すると、対応する電源パルスＰ（Ｎ）を抜き取りたい時間帯を入力パルスＩＮ２にてタイミングＳ２からタイミングＳ４まで１Ｈ以内に設定している。入力パルスＩＮ２で制御されるＮチャネルトランジスタＴｒＮａを介して出力端子ＯＵＴと電源パルス供給ラインとを接続している。これにより所定の１Ｈ期間内で目的とする電源パルスＰ（Ｎ）を抜き取ることが出来る。
【００５６】
それ以前の非発光期間においては、入力パルスＩＮ１がローレベルとなっておりＰチャネルトランジスタＴｒＰがオンしていると共にＮチャネルトランジスタＴｒＮａもオンしており、一方電源パルス供給ラインに接続しているトランジスタＴｒＰａはオフしているので、出力端子ＯＵＴには電源電位Ｖｃｃが供給され、走査線ＤＳはハイレベルに固定される。よって非発光期間中画素の電流路に挿入されたスイッチングトランジスタＴｒ４がオンすることはない。即ち非発光期間で走査線ＤＳに電源パルスが充放電されることがなくスイッチングトランジスタＴｒ４は安定してオフ状態に置かれる。
【００５７】
本発明によれば電源パルスＰの抜き取りが１Ｈ期間に対して１段分のバッファのみしか行われなくなる。これにより電源パルス供給ラインに見える負荷を大幅に削減できる。先行開発例では非発光期間が数十Ｈに渡る場合、数十段に及ぶ出力バッファが同時に電源パルスＰを抜き取っており、負荷はきわめて大きくなる。本発明ではその負荷を数十分の一に削減でき、外部パルスジェネレータの消費電力を大幅に抑制することが出来る。
【００５８】
図１３は、図１２に示した本発明にかかるドライブスキャナの動作シーケンスをさらに改良した駆動方式を表している。本例では、入力パルスＩＮ１と入力パルスＩＮ２がローレベルになる期間をオーバーラップさせている。これにより出力バッファは電源パルスＰを抜き取る途中からＮチャネルトランジスタＴｒＮに切換えることができる。例えばＮ段目のバッファに着目すると、タイミングＳ３でＮ番目の電源パルスＰが抜き取られる。その直後電源パルスＰ（Ｎ）が完全に立下る前のタイミングＳ５で入力パルスＩＮ１をローレベルからハイレベルに切換える。これにより出力バッファのインバータを構成するＮチャネルトランジスタＴｒＮがオンするため、出力端子ＯＵＴはＶｃｃに引き込まれることになる。本例では出力バッファによって抜き取られた電源パルスＰの立下り部分でスイッチングトランジスタをオンさせるため、電源パルスの振幅は必要以上に大きくする必要はない。電源パルスＰの振幅をほぼ半減させることが出来、パルスジェネレータの消費電力をさらに削減することが可能である。ここで入力パルスＩＮ１をローレベルからハイレベルに切換えるタイミングＳ５は、画素側のスイッチングトランジスタＴｒ４がオンする動作点以降とする。この様にすれば移動度補正期間は外部のパルスジェネレータから供給される電源パルスＰによって決定されるので、各段ごとの位相ばらつきを抑制することが出来る。
【００５９】
本発明にかかる表示装置は、図１４に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスター部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【００６０】
本発明にかかる表示装置は、図１５に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【００６１】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した駆動信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【００６２】
図１６は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
【００６３】
図１７は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
【００６４】
図１８は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
【００６５】
図１９は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【００６６】
図２０は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
【図面の簡単な説明】
【００６７】
【図１】本発明にかかる表示装置の全体構成を示すブロック図である。
【図２】図１に示した表示装置に含まれる画素の構成を示す回路図である。
【図３】同じく画素の構成を示す回路図である。
【図４】図１及び図２に示した表示装置の動作説明に供するタイミングチャートである。
【図５】同じく動作説明に供する回路図である。
【図６】同じく動作説明に供するグラフである。
【図７】ドライブスキャナの参考例を示す回路図である。
【図８】図７に示したドライブスキャナの動作説明に供する波形図である。
【図９】先行開発にかかる表示装置に組み込まれるドライブスキャナの構成を示す回路図である。
【図１０】図９に示したドライブスキャナの動作説明に供する波形図である。
【図１１】本発明にかかる表示装置の要部を示す回路図である。
【図１２】図１１に示したドライブスキャナの動作説明に供するタイミングチャートである。
【図１３】同じく図１１に示したドライブスキャナの動作説明に供するタイミングチャートである。
【図１４】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図１５】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図１６】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図１７】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図１８】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図１９】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図２０】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【符号の説明】
【００６８】
１・・・画素アレイ部、２・・・画素回路、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・ドライブスキャナ、５Ｂ・・・出力バッファ、７１・・・第一補正用スキャナ、７２・・・第二補正用スキャナ、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒ２・・・第１スイッチングトランジスタ、Ｔｒ３・・・第２スイッチングトランジスタ、Ｔｒ４・・・第３スイッチングトランジスタ、Ｔｒｄ・・・ドライブトランジスタ、Ｃｓ・・・保持容量、ＥＬ・・・発光素子、ＷＳ・・・第１走査線、ＤＳ・・・第２走査線、ＡＺ１・・・第３走査線、ＡＺ２・・・第４走査線
【図１】
2009098430.tif 000006
【図２】
2009098430.tif 000007
【図３】
2009098430.tif 000008
【図４】
2009098430.tif 000009
【図５】
2009098430.tif 000010
【図６】
2009098430.tif 000011
【図７】
2009098430.tif 000012
【図８】
2009098430.tif 000013
【図９】
2009098430.tif 000014
【図１０】
2009098430.tif 000015
【図１１】
2009098430.tif 000016
【図１２】
2009098430.tif 000017
【図１３】
2009098430.tif 000018
【図１４】
2009098430.tif 000019
【図１５】
2009098430.tif 000020
【図１６】
2009098430.tif 000021
【図１７】
2009098430.tif 000022
【図１８】
2009098430.tif 000023
【図１９】
2009098430.tif 000024
【図２０】
2009098430.tif 000025