(57)【要約】【課題】撮像信号を高精度に検出することができる撮像装置を提供する。【解決手段】Ａ／Ｄ変換部１１は、画素１０ａからの出力信号の大きさに応じた周波数を有するクロックをカウントし、デジタル化してカウント値を生成すると共に、画素１０ａのリセット期間の出力信号に係る第１のカウント値と、画素１０ａの露光期間の出力信号に係る第２のカウント値との差分を演算して当該画素１０ａの撮像信号として出力する。制御部１２は、Ａ／Ｄ変換部１１に対し、画素１０ａのリセット期間及び露光期間の出力信号を連続する略等しい複数の小期間の各々においてカウントさせ、小期間毎のカウント値の内、他の小期間のカウント値との差分が所定の変動幅に収まる小期間のカウント値を加算して、それぞれ第１のカウント値及び第２のカウント値とさせるように制御する。【選択図】図１
2009296500.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素が２次元に配列された画素部と、
前記画素からの出力信号の大きさに応じた周波数を有するクロックをカウントし、デジタル化してカウント値を生成すると共に、前記画素のリセット期間の前記出力信号に係る第１のカウント値と、前記画素の露光期間の前記出力信号に係る第２のカウント値との差分を演算して当該画素の撮像信号として出力するＡ／Ｄ変換部と、
前記Ａ／Ｄ変換部に対し、前記画素のリセット期間の出力信号を連続する略等しい複数の小期間の各々においてカウントさせ、小期間毎のカウント値の内、他の前記小期間のカウント値との差分が所定の変動幅に収まる前記小期間のカウント値を加算して前記第１のカウント値とさせると共に、前記画素の露光期間の出力信号を連続する略等しい複数の小期間の各々においてカウントさせ、小期間毎の前記カウント値の内、他の前記小期間のカウント値との差分が所定の変動幅に収まる前記小期間のカウント値を加算して前記第２のカウント値とさせるように制御する制御部と
を有する撮像装置。
【請求項２】
前記制御部は、前記Ａ／Ｄ変換部に対し、前記第１のカウント値の算出に用いた前記小期間の数と、前記第２のカウント値の算出に用いた前記小期間の数が同一の場合には、前記第１のカウント値及び前記第２のカウント値を補正せず、前記第１のカウント値の算出に用いた前記小期間の数と、前記第２のカウント値の算出に用いた前記小期間の数とが異なる場合には、各小期間の数に応じて前記第１のカウント値又は前記第２のカウント値を補正することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記制御部は、前記カウント期間以外においては、前記Ａ／Ｄ変換部の動作を停止させることを特徴とする請求項１又は請求項２に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも画素とＡ／Ｄ変換回路とを混載した撮像装置に関する。
【背景技術】
【０００２】
従来より、少なくとも光電変換素子を有した画素セルを２次元アレイ状に配列してなる受光素子アレイと、受光素子アレイからの受光信号をＡ／Ｄ変換する複数のＡ／Ｄ変換回路とを備え、単一のＩＣチップとして構成される撮像素子、及びその制御方法が開示されている。そして、撮像素子における必要な２次元領域のみ信号をＡ／Ｄ変換させることや、Ａ／Ｄ変換可能な電圧範囲を変化させることなくＡ／Ｄ変換の分解能を向上させることにより、ズームアップ機能などの高機能な処理を効率良く実行すると共に、撮像素子の小型化、高速化、高精度化を実現する技術が開示されている（例えば特許文献１参照）。
【０００３】
また、特許文献１に使用されているＡ／Ｄ変換回路としては、例えば非特許文献１に記載された構成が知られている。図６に示すように、非特許文献１に記載のＡ／Ｄ変換回路２０は、パルス走行回路１と、エンコーダ＆ラッチ２と、カウンタ３と、ラッチ４，５と、演算器６とを有して構成されている。以下、各構成の機能を説明する。
【０００４】
パルス走行回路１は、一方の入力端にパルス信号ＳｔａｒｔＰを受けて動作する起動用反転回路としての１個の否定論理積（ＮＡＮＤ）回路１０１と、反転回路としての複数のインバータ（ＩＮＶ）１０２とをリング状に連結して構成されている。エンコーダ＆ラッチ２は、サンプリング信号ＣＫｓに同期してパルス走行回路１からの出力信号をエンコードして保持する。カウンタ３は、パルス走行回路１からの出力信号を計測（カウント）する。
【０００５】
ラッチ４は、サンプリング信号ＣＫｓに同期してカウンタ３からの出力信号を保持する。ラッチ５は、サンプリング信号ＣＫｓに同期して、エンコーダ＆ラッチ２及びラッチ４からの出力信号を加算した信号を保持する。演算器６は、ラッチ５を用いて前信号と現信号との差分を演算し、外部の後段回路へ出力する。また、パルス走行回路１内の否定論理積回路１０１及びインバータ１０２に電源供給を行うための電源ライン７Ａには、Ａ／Ｄ変換すべきアナログ入力信号Ｖｉｎが入力される入力端子８Ａが接続されている。
【０００６】
次に、Ａ／Ｄ変換回路２０の動作を説明する。パルス走行回路１は、リング状に構成された１個の否定論理積回路１０１及び複数のインバータ１０２内にパルス信号ＳｔａｒｔＰを周回させる。パルス信号ＳｔａｒｔＰがパルス走行回路１内を周回する回数と、否定論理積回路１０１及びインバータ１０２内のパルス信号ＳｔａｒｔＰの位置は、アナログ入力信号Ｖｉｎの大きさ及びサンプリング信号ＣＫｓの周期に応じて変化する。例えば、図７（ａ）に示すように、アナログ入力信号Ｖｉｎが大きくなると、否定論理積回路１０１及びインバータ１０２の伝播遅延時間が小さくなるため、パルス信号ＳｔａｒｔＰがパルス走行回路１内を周回する回数が多くなる。
【０００７】
エンコーダ＆ラッチ２は、否定論理積回路１０１及びインバータ１０２内のパルス信号ＳｔａｒｔＰの位置を検出し、二進数のデジタルデータとして出力する。カウンタ３は、パルス信号ＳｔａｒｔＰがパルス走行回路１内を周回した回数をカウントし、二進数のデジタルデータとして出力する。ラッチ４は、カウンタ３から出力されるデジタルデータをラッチする。ラッチ５は、ラッチ４からのデジタルデータを上位ビット、エンコーダ＆ラッチ２からのデジタルデータを下位ビットとして加算したデジタルデータを保持する。演算器６は、ラッチ５にて保持した後のデジタルデータと、ラッチ５にて保持する前のデジタルデータとの差分を演算し、外部の後段回路に出力する。
【０００８】
そして、上述したＡ／Ｄ変換回路２０は、図７（ｂ）に示す通り、アナログ入力信号Ｖｉｎに対応したデジタルデータＤＴを、サンプリング信号ＣＫｓの周期に応じて周期的に出力（ＤＴ１，ＤＴ２，ＤＴ３，・・・）する。
【特許文献１】特開２００６−２８７８７９号公報
【非特許文献１】IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.38, NO.1, JANUARY2003 An ALL=Digital Analog-to-Digital Converter With 12-uV/LSB Using MoＶｉｎg-Average Filtering
【発明の開示】
【発明が解決しようとする課題】
【０００９】
撮像素子においてより高精度な撮像信号を得るためには、画素セルのリセットレベルと、露光期間中に蓄積した信号に係る信号レベルとの差分演算を行う必要がある。このため、撮像装置に搭載されたＡ／Ｄ変換回路では、画素セルのリセット期間の出力信号（リセット信号）に係るカウント値と、露光期間の出力信号（映像信号）に係るカウント値との差分を演算し、当該画素における撮像信号（映像信号からリセット信号を減算した信号）として出力する必要がある。しかしながら、従来技術では、サンプリング信号により設定された任意の期間におけるアナログ入力電圧値Ｖｉｎに応じてＡ／Ｄ変換を行うＡ／Ｄ変換回路に対して、精度良く撮像信号を検出する課題に対する考慮がなされていない。
【００１０】
本発明は、上述した課題に鑑みてなされたものであって、撮像信号を高精度に検出することができる撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、上記の課題を解決するためになされたもので、複数の画素が２次元に配列された画素部と、前記画素からの出力信号の大きさに応じた周波数を有するクロックをカウントし、デジタル化してカウント値を生成すると共に、前記画素のリセット期間の前記出力信号に係る第１のカウント値と、前記画素の露光期間の前記出力信号に係る第２のカウント値との差分を演算して当該画素の撮像信号として出力するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部に対し、前記画素のリセット期間の出力信号を連続する略等しい複数の小期間の各々においてカウントさせ、小期間毎のカウント値の内、他の前記小期間のカウント値との差分が所定の変動幅に収まる前記小期間のカウント値を加算して前記第１のカウント値とさせると共に、前記画素の露光期間の出力信号を連続する略等しい複数の小期間の各々においてカウントさせ、小期間毎の前記カウント値の内、他の前記小期間のカウント値との差分が所定の変動幅に収まる前記小期間のカウント値を加算して前記第２のカウント値とさせるように制御する制御部とを有する撮像装置である。
【００１２】
また、本発明の撮像装置において、前記制御部は、前記Ａ／Ｄ変換部に対し、前記第１のカウント値の算出に用いた前記小期間の数と、前記第２のカウント値の算出に用いた前記小期間の数が同一の場合には、前記第１のカウント値及び前記第２のカウント値を補正せず、前記第１のカウント値の算出に用いた前記小期間の数と、前記第２のカウント値の算出に用いた前記小期間の数とが異なる場合には、各小期間の数に応じて前記第１のカウント値又は前記第２のカウント値を補正することを特徴とする。
【００１３】
また、本発明の撮像装置において、前記制御部は、前記カウント期間以外においては、前記Ａ／Ｄ変換部の動作を停止させることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、他の小期間のカウント値との差分が所定の変動幅に収まる小期間のカウント値を用いて第１のカウント値及び第２のカウント値を算出することによって、リセット期間及び露光期間の画素の出力信号を高精度に検出することが可能となるので、撮像信号を高精度に検出することができるという効果が得られる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照し、本発明の実施形態を説明する。図１は、本実施形態による撮像装置の構成を示している。図１に示すように、撮像装置１００は、複数の画素１０ａが２次元に配列された画素部１０と、Ａ／Ｄ変換部１１と、制御部１２とを有して構成されている。以下、各構成の機能を説明する。
【００１６】
画素部１０は、各画素１０ａにおいて被写体像を撮像信号に変換する。Ａ／Ｄ変換部１１は、画素１０ａからの出力信号の大きさに応じた周波数を有するクロックをカウントし、カウント値に基づく演算を行った後、画素１０ａの撮像信号として出力する。制御部１２は、Ａ／Ｄ変換部１１のカウントを制御する信号（φＣＯ）を含む各種信号をＡ／Ｄ変換部１１に供給し、Ａ／Ｄ変換部１１を制御する。
【００１７】
画素部１０を構成する複数の画素１０ａは、２次元ではなく１次元に配列されていても良い。また、本実施形態では、画素列ごとにＡ／Ｄ変換部１１と制御部１２とが１組ずつ配置されているように記載されているが、全ての画素列に対してＡ／Ｄ変換部１１と制御部１２が１組だけ配置されていても良い。さらに、画素部１０とＡ／Ｄ変換部１１は共に撮像素子内に配置されていても良いし、画素部１０が撮像素子内に配置され、Ａ／Ｄ変換部１１が撮像素子外部に配置されていても良い。
【００１８】
図２は、１画素分の画素１０ａの構成を示している。図２に示すように画素１０ａは、光電変換素子２１と、メモリ素子２２と、第１のトランジスタ２３と、第２のトランジスタ２４と、第３のトランジスタ２５と、第４のトランジスタ２６とを有して構成されている。以下、各構成の機能を説明する。
【００１９】
光電変換素子２１は被写体像を信号電荷に変換する。メモリ素子２２は、光電変換素子２１に蓄積された信号電荷を保持し電圧に変換する。第１のトランジスタ２３は、光電変換素子２１に蓄積された信号電荷をメモリ素子２２に転送する。第２のトランジスタ２４は、メモリ素子２２をリセットする。第３のトランジスタ２５は、メモリ素子２２に保持された信号を増幅して出力する。第４のトランジスタ２６は、第３のトランジスタ２５が増幅した信号を共通信号線２７へ出力するか否かを制御することにより画素信号の選択を制御する。第１のトランジスタ２３は、制御部１２からの信号（φＴＲ）により制御され、第２のトランジスタ２４は、制御部１２からの信号（φＲＳ）により制御され、第４のトランジスタ２６は、制御部１２からの信号（φＳＥ）により制御されている。
【００２０】
次に、以上のように構成された撮像装置の特徴となる動作例について、タイミングチャートを併用して説明する。図３は、本実施形態による撮像装置の動作例を示している。また、図４は図３の部分拡大図である。
【００２１】
光電変換素子２１による被写体像の撮像信号への変換が完了した後、時刻Ｔ０になると制御部１２はパルス信号ＳｔａｒｔＰを「Ｈ」レベルとし、Ａ／Ｄ変換部１１に供給すると共に、「Ｈ」レベルと「Ｌ」レベルとを交互に出力する任意の周波数のサンプリング信号ＣＫｓをＡ／Ｄ変換部１１に供給する。時刻Ｔ１になると制御部１２はφＳＥ信号を「Ｈ」レベルとし、第４のトランジスタ２６を「ＯＮ」することにより、任意の画素１０ａとＡ／Ｄ変換部１１とを接続する。
【００２２】
時刻Ｔ２になると制御部１２はφＲＳ信号を「Ｈ」レベルとし、第２のトランジスタ２４を「ＯＮ」することにより、任意の画素１０ａのリセット動作を開始する。時刻Ｔ３になると制御部１２はφＲＳ信号を「Ｌ」レベルとし、第２のトランジスタ２４を「ＯＦＦ」することにより、任意の画素１０ａのリセット動作を完了する。
【００２３】
時刻Ｔ４になると、制御部１２がφＣＯ信号を「Ｈ」レベルとすることにより、Ａ／Ｄ変換部１１は、連続する略等しい複数の小期間に分けて画素１０ａからのリセット信号のカウントを開始する。また、Ａ／Ｄ変換部１１は、小期間毎のカウント値（Ｃ１、Ｃ２、・・・）の差分（前の小期間のカウント値との差分）である変動幅（Ｗ１、Ｗ２、・・・）が制御部１２の設定した所定の変動幅（ＲＷ）に収まるカウント値（ＲＷＣ１、ＲＷＣ２、・・・）及び小期間の数（ＴＲ）の検出を開始し、ラッチ５への保持を開始する。各小期間の切替時にはカウント値がリセットされる。
【００２４】
時刻Ｔ５になると制御部１２がφＣＯ信号を「Ｌ」レベルとすることにより、Ａ／Ｄ変換部１１はリセット信号のカウントを停止すると共に、上記各検出及びラッチ５への保持を停止する。
【００２５】
時刻Ｔ５でラッチ５に保持されている値の具体例を以下に示す。小期間毎のカウント値をＣ１＝２００、Ｃ２＝１９４、Ｃ３＝１９２、Ｃ４＝１９２とすると（図４（ａ）参照）、小期間毎のカウント値の変動幅（Ｗ１、Ｗ２、Ｗ３）は以下のようになる。
Ｗ１＝−６（＝Ｃ２−Ｃ１）、Ｗ２＝−２（＝Ｃ３−Ｃ２）、Ｗ３＝０（＝Ｃ４−Ｃ３）
【００２６】
また、制御部１２が設定した所定の変動幅をＲＷ＝±５とすると、Ａ／Ｄ変換部１１はＷ１、Ｗ２、Ｗ３のうち、−５〜＋５の範囲に収まるＷ２、Ｗ３を選択し、これらＷ２、Ｗ３に係る小期間のカウント値Ｃ２、Ｃ３、Ｃ４をカウント値ＲＷＣ１、ＲＷＣ２、ＲＷＣ３とする。すなわち、小期間毎のカウント値の変動幅が所定の変動幅に収まるカウント値（ＲＷＣ１、ＲＷＣ２、ＲＷＣ３）は以下のようになる。
ＲＷＣ１＝１９４、ＲＷＣ２＝１９２、ＲＷＣ３＝１９２
また、小期間毎のカウント値の変動幅が所定の変動幅に収まる小期間の数（ＴＲ）は以下のようになる。
ＴＲ＝３
【００２７】
リセット信号を精度良く検出するには、リセット期間のうち、画素出力が安定している期間の信号を検出する必要がある。上記のようにして検出したカウント値は、画素出力が安定している期間の信号であるため、これらのカウント値を用いて画素出力のカウント値を算出することによって、リセット信号を精度良く検出することができる。
【００２８】
時刻Ｔ６になると制御部１２はφＴＲ信号を「Ｈ」レベルとし、第１のトランジスタ２３を「ＯＮ」することにより、画素１０ａ内の光電変換素子２１に蓄積された信号のメモリ素子２２への転送を開始する。時刻Ｔ７になると制御部１２はφＴＲ信号を「Ｌ」レベルとし、第１のトランジスタ２３を「ＯＦＦ」することにより、画素１０ａ内の光電変換素子２１に蓄積された信号のメモリ素子２２への転送を停止する。
【００２９】
時刻Ｔ８になると、制御部１２がφＣＯ信号を再び「Ｈ」レベルとすることにより、Ａ／Ｄ変換部１１は、連続する略等しい複数の小期間に分けて画素１０ａからの映像信号のカウントを開始する。また、Ａ／Ｄ変換部１１は、小期間毎のカウント値（Ｃ１、Ｃ２、・・・）の差分（前の小期間のカウント値との差分）である変動幅（Ｗ１、Ｗ２、・・・）が制御部１２の設定した所定の変動幅（ＩＷ）に収まるカウント値（ＩＷＣ１、ＩＷＣ２、・・・）及び小期間の数（ＴＩ）の検出を開始し、ラッチ５への保持を開始する。各小期間の切替時にはカウント値がリセットされる。
【００３０】
時刻Ｔ９になると制御部１２がφＣＯ信号を再び「Ｌ」レベルとすることにより、Ａ／Ｄ変換部１１は映像信号のカウントを停止すると共に、上記各検出及びラッチ５への保持を停止する。
【００３１】
時刻Ｔ９でラッチ５に保持されている値の具体例を以下に示す。小期間毎のカウント値をＣ１＝１１０、Ｃ２＝１００、Ｃ３＝９４、Ｃ４＝９２とすると（図４（ｂ）参照）、小期間毎のカウント値の変動幅（Ｗ１、Ｗ２、Ｗ３）は以下のようになる。
Ｗ１＝−１０（＝Ｃ２−Ｃ１）、Ｗ２＝−６（＝Ｃ３−Ｃ２）、Ｗ３＝−２（＝Ｃ４−Ｃ３）
【００３２】
また、制御部１２が設定した所定の変動幅をＩＷ＝±５とすると、Ａ／Ｄ変換部１１はＷ１、Ｗ２、Ｗ３のうち、−５〜＋５の範囲に収まるＷ３を選択し、このＷ３に係る小期間のカウント値Ｃ３、Ｃ４をカウント値ＩＷＣ１、ＩＷＣ２とする。すなわち、小期間毎のカウント値の変動幅が所定の変動幅に収まるカウント値（ＩＷＣ１、ＩＷＣ２）は以下のようになる。
ＩＷＣ１＝９４、ＩＷＣ２＝９２
また、小期間毎のカウント値の変動幅が所定の変動幅に収まる小期間の数（ＴＩ）は以下のようになる。
ＴＩ＝２
【００３３】
映像信号を精度良く検出するには、露光期間のうち、画素出力が安定している期間の信号を検出する必要がある。上記のようにして検出したカウント値は、画素出力が安定している期間の信号であるため、これらのカウント値を用いて画素出力のカウント値を算出することによって、映像信号を精度良く検出することができる。
【００３４】
時刻Ｔ１０になると制御部１２はφＳＥ信号を「Ｌ」レベルとし、第４のトランジスタ２６を「ＯＦＦ」することにより、任意の画素１０ａとＡ／Ｄ変換部１１との接続を解除する。
【００３５】
時刻Ｔ１１になるとＡ／Ｄ変換部１１は、時刻Ｔ５においてラッチ５に保持した小期間の数（ＴＲ）と、時刻Ｔ９においてラッチ５に保持した小期間の数（ＴＩ）とを比較する。この比較結果に応じてＡ／Ｄ変換部１１は、時刻Ｔ５においてラッチ５に保持したカウント値（ＲＷＣ１、ＲＷＣ２、・・・）の加算値（ＴＲＣ＝ＲＷＣ１＋ＲＷＣ２＋・・・）、又は時刻Ｔ９においてラッチ５に保持したカウント値（ＩＷＣ１、ＩＷＣ２、・・・）の加算値（ＴＩＣ＝ＩＷＣ１＋ＩＷＣ２＋・・・）を補正するか否かを判定する。
【００３６】
小期間の数（ＴＲ及びＴＩ）が同一の場合、Ａ／Ｄ変換部１１は加算値ＴＲＣ及びＴＩＣを補正しない。また、小期間の数（ＴＲ及びＴＩ）が異なる場合、Ａ／Ｄ変換部１１は加算値ＴＲＣ及びＴＩＣのうち一方の補正を開始する。加算値ＴＲＣ又はＴＩＣの補正を開始した場合、時刻Ｔ１２になるとＡ／Ｄ変換部１１は補正を停止する。
【００３７】
以下、補正の一例を示す。ＴＲ＞ＴＩの場合、Ａ／Ｄ変換部１１は以下の（１）式のように補正を行う。
ＨＲ＝ＴＲＣ×ＴＩ÷ＴＲ  ・・・  （１）
ここで、上記時刻Ｔ４〜Ｔ５及びＴ８〜Ｔ９における具体的な数値を入力して検証すると、例えば以下の（２）式のようになる。
ＨＲ＝（１９４＋１９２＋１９２）×２÷３＝３８５  ・・・  （２）
また、ＴＩ＞ＴＲの場合、Ａ／Ｄ変換部１１は以下の（３）式のように補正を行う。
ＨＩ＝ＴＩＣ×ＴＲ÷ＴＩ  ・・・  （３）
【００３８】
Ａ／Ｄ変換部１１は、任意の期間におけるアナログ入力電圧値Ｖｉｎの大きさに応じた周波数を有するクロックをカウントするため、カウント期間が長くなるほどカウント値は多くなり、カウント期間が短くなるほどカウント値は少なくなる性質をもつ。このため、カウント値に基づいて生成される撮像信号の分解能はリセット信号のカウント期間と映像信号のカウント期間の長さに依存し、各カウント期間の長さが異なっていると、カウント値の差分結果である撮像信号の分解能が各カウント期間のうちの短い方に束縛され、信号精度が劣化してしまう。従って、本実施形態では、リセット信号のカウント期間と映像信号のカウント期間が同一期間となるようにするため、上記のカウント値の補正を行っている。
【００３９】
時刻Ｔ１３になるとＡ／Ｄ変換部１１は、時刻Ｔ１２において補正されたカウント値（ＨＲ又はＨＩ）を用いて、画素１０ａにおける撮像信号の演算を開始すると共に、図示しない後段の信号処理回路への信号出力を開始する。時刻Ｔ１４になるとＡ／Ｄ変換部１１は撮像信号の演算を停止すると共に、図示しない後段の信号処理回路への信号出力を停止する。
【００４０】
以下、撮像信号の演算の一例を示す。ＴＲ＞ＴＩの場合、Ａ／Ｄ変換部１１は以下の（４）式のように演算を行う。
ＤＴ＝ＨＲ−ＴＩＣ  ・・・  （４）
ここで、上記時刻Ｔ４〜Ｔ５、Ｔ８〜Ｔ９、及び（２）式における具体的な数値を入力して検証すると、例えば以下の（５）式のようになる。
ＤＴ＝３８５−１８６＝１９９  ・・・  （５）
また、ＴＩ＞ＴＲの場合、Ａ／Ｄ変換部１１は以下の（６）式のように演算を行う。
ＤＴ＝ＴＲＣ−ＨＩ  ・・・  （６）
【００４１】
ここで、時刻Ｔ０とＴ１、Ｔ１とＴ２、Ｔ３とＴ４、Ｔ５とＴ６、Ｔ７とＴ８、Ｔ９とＴ１０、Ｔ１０とＴ１１、Ｔ１２とＴ１３は別々のタイミングとなるように動作を説明したが、同時動作であっても良い。さらに、図５に示すように、パルス信号ＳｔａｒｔＰをφＣＯ信号と同一期間のみ「Ｈ」レベルとすることにより、時刻Ｔ４〜Ｔ５及び時刻Ｔ８〜Ｔ９以外の期間はパルス走行回路１の動作を停止しても良い。
【００４２】
また、本実施形態では、画素１０ａからのリセット信号及び映像信号を連続する略等しい４つの小期間に分けて信号の補正や演算処理等を行っているが、小期間の数は４つに限定するものではない。さらに、各小期間の長さを同一とすることが望ましいが、許容可能な範囲内で各小期間の長さが異なっていても良い。例えば、各小期間の長さに相当するデジタル値のビット数が同一である範囲内で各小期間の長さが異なっていても良い。
【００４３】
以上説明した通り、小期間のカウント値の変動幅が所定の変動幅に収まる小期間のカウント値を用いてリセット信号のカウント値及び映像信号のカウント値を算出することによって、画素１０ａにおける撮像信号を高精度に検出することが可能となり、撮影時の画質を高めることができる。また、リセット期間及び露光期間以外におけるＡ／Ｄ変換部１１の動作を停止することが可能となるため、消費電力をより削減することができる。
【００４４】
さらに、リセット信号のカウント値（ＴＲＣ）の算出に用いた小期間の数（ＴＲ）と、映像信号のカウント値（ＴＩＣ）の算出に用いた小期間の数（ＴＩ）とが異なる場合に各小期間の数に応じてリセット信号又は映像信号のカウント値（ＴＲＣ又はＴＩＣ）を補正することによって、リセット期間及び露光期間を同一に設定することが可能となり、画素１０ａにおける撮像信号を高精度に検出することができる。
【００４５】
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【図面の簡単な説明】
【００４６】
【図１】本発明の一実施形態による撮像装置の構成を示すブロック図である。
【図２】本発明の一実施形態による撮像装置が備える画素の構成を示す回路構成図である。
【図３】本発明の一実施形態による撮像装置の動作を示すタイミングチャートである。
【図４】本発明の一実施形態による撮像装置の動作を示すタイミングチャートである。
【図５】本発明の一実施形態による撮像装置の動作を示すタイミングチャートである。
【図６】Ａ／Ｄ変換回路の構成を示すブロック図である。
【図７】Ａ／Ｄ変換回路の動作を説明するための参考図である。
【符号の説明】
【００４７】
１０・・・画素部、１０ａ・・・画素、１１・・・Ａ／Ｄ変換部、１２・・・制御部、１００・・・撮像装置
【図１】
2009296500.tif 000003
【図２】
2009296500.tif 000004
【図３】
2009296500.tif 000005
【図４】
2009296500.tif 000006
【図５】
2009296500.tif 000007
【図６】
2009296500.tif 000008
【図７】
2009296500.tif 000009