(57)【要約】【課題】ポジティブ信号およびネガティブ信号の信号間に生じる時間的な遅延を検出して補償することができる。【解決手段】ポジティブ信号とネガティブ信号との電位差によって表される差動信号を伝送する差動信号伝送装置であって、ポジティブ信号を伝送するポジティブ信号伝送線と、ネガティブ信号を伝送するネガティブ信号伝送線と、ポジティブ信号とネガティブ信号との時間差を補償する、補償時間が可変な遅延補償回路とを備える差動信号伝送装置が提供される。遅延補償回路は、コンデンサと、ポジティブ信号伝送線およびネガティブ信号伝送線の少なくとも一方と基準電位との間に前記コンデンサを挿入するスイッチとを有してもよい。【選択図】図１
2009071533.tif 000002
【特許請求の範囲】
【請求項１】
ポジティブ信号とネガティブ信号との電位差によって表される差動信号を伝送する差動信号伝送装置であって、
前記ポジティブ信号を伝送するポジティブ信号伝送線と、
前記ネガティブ信号を伝送するネガティブ信号伝送線と、
前記ポジティブ信号と前記ネガティブ信号との時間差を補償する、補償時間が可変な遅延補償回路と
を備える差動信号伝送装置。
【請求項２】
前記遅延補償回路は、
コンデンサと、
前記ポジティブ信号伝送線および前記ネガティブ信号伝送線の少なくとも一方と基準電位との間に前記コンデンサを挿入するスイッチと
を有する請求項１に記載の差動信号伝送装置。
【請求項３】
前記遅延補償回路は、
複数の前記コンデンサと、
複数の前記スイッチと
を有し、
前記複数のスイッチの各々は、前記コンデンサの各々に対応して設けられており、前記ポジティブ信号伝送線および前記ネガティブ信号伝送線の少なくとも一方に離間して設けられた複数の接続点のそれぞれと前記基準電位との間に、当該スイッチに対応して設けられた前記コンデンサを接続する請求項２に記載の差動信号伝送装置。
【請求項４】
前記遅延補償回路は、
容量の異なる複数のコンデンサと、
前記ポジティブ信号伝送線および前記ネガティブ信号伝送線の少なくとも一方と基準電位との間に、前記複数のコンデンサの一つを選択して接続するスイッチと
を有する請求項１に記載の差動信号伝送装置。
【請求項５】
前記遅延補償回路は、
線路長の異なる複数の部分伝送路と、
前記複数の部分伝送路のいずれか一つを選択して、前記ポジティブ信号伝送線および前記ネガティブ信号伝送線の少なくとも一方に直列に挿入するスイッチと
を有する請求項１に記載の差動信号伝送装置。
【請求項６】
前記遅延補償回路は、
インダクタンスを有するインダクタンス素子と、
前記ポジティブ信号伝送線および前記ネガティブ信号伝送線の少なくとも一方に前記インダクタンス素子を直列に挿入するスイッチと
を有する請求項１に記載の差動信号伝送装置。
【請求項７】
前記遅延補償回路は、
複数の前記インダクタンス素子と、
複数の前記スイッチと
を有し、
前記複数のスイッチの各々は、前記インダクタンス素子の各々に対応して設けられており、前記ポジティブ信号伝送線および前記ネガティブ信号伝送線の少なくとも一方の伝送線上に、対応する前記インダクタンス素子を、直列に挿入する請求項６に記載の差動信号伝送装置。
【請求項８】
前記遅延補償回路は、
複数の前記コンデンサと、
複数の前記スイッチと
を有し、
前記複数のスイッチの各々は、前記コンデンサの各々に対応して設けられており、前記ポジティブ信号伝送線および前記ネガティブ信号伝送線のそれぞれと、基準電位との間に対応する前記コンデンサを挿入する
請求項２に記載の差動信号伝送装置。
【請求項９】
前記ポジティブ信号伝送線および前記ネガティブ信号伝送線のそれぞれに、複数の前記接続点が互いに離間して設けられており、
前記複数のスイッチの各々は、前記複数の接続点のそれぞれと前記基準電位との間に、当該スイッチに対応して設けられた前記コンデンサを接続する請求項３に記載の差動信号伝送装置。
【請求項１０】
前記遅延補償回路は、複数の前記スイッチを有し、
複数の前記スイッチの一つは、選択した前記コンデンサを前記ポジティブ信号伝送線と基準電位との間に接続し、
複数の前記スイッチの他の一つは、選択した前記コンデンサを前記ネガティブ信号伝送線と基準電位との間に接続する請求項４に記載の差動信号伝送装置。
【請求項１１】
前記遅延補償回路は、複数の前記スイッチを備え、
複数の前記スイッチの一つは、選択した前記部分伝送路を前記ポジティブ信号伝送線の上に直列に挿入し、
複数の前記スイッチの他の一つは、選択した前記部分伝送路を前記ネガティブ信号伝送線の上に直列に挿入する請求項５に記載の差動信号伝送装置。
【請求項１２】
前記遅延補償回路は、複数の前記インダクタンス素子および複数の前記スイッチを有し、
前記複数のスイッチの各々は、前記インダクタンス素子の各々に対応して設けられており、対応する前記インダクタンス素子を、前記ポジティブ信号伝送線および前記ネガティブ信号伝送線のそれぞれに直列に挿入する請求項６に記載の差動信号伝送装置。
【請求項１３】
前記ポジティブ信号伝送線および前記ネガティブ信号伝送線の少なくとも一部が、基準電位のシールドによって囲まれた同軸ケーブルである請求項１２に記載の差動信号伝送装置。
【請求項１４】
被試験デバイスに入力する試験信号を生成する試験信号生成部と、
前記試験信号を、ポジティブ信号とネガティブ信号との電位差によって表される差動信号に変換した差動試験信号を生成するピンエレクトロニクスと、
前記差動試験信号を受け取り、前記被試験デバイスに入力するパフォーマンスボードと
を備え、
前記ピンエレクトロニクスは、
前記ポジティブ信号を伝送するポジティブ信号伝送線と、
前記ネガティブ信号を伝送するネガティブ信号伝送線と、
前記ポジティブ信号伝送線を含む伝送路および前記ネガティブ信号伝送線を含む伝送路の長さの差よって生じる、前記ポジティブ信号と前記ネガティブ信号の伝送時間の時間差を補償する遅延補償回路と
を有し、
前記遅延補償回路は、補償時間が可変である試験装置。
【請求項１５】
前記ポジティブ信号伝送線および前記ネガティブ信号伝送線の少なくとも一部が、基準電位のシールドによって囲まれた同軸ケーブルである請求項１４に記載の試験装置。
【請求項１６】
前記ピンエレクトロニクスと前記パフォーマンスボードとの間に配され、前記同軸ケーブルを含むケーブルユニットを更に備え、
前記遅延補償回路は、前記ポジティブ信号を伝送する前記同軸ケーブルの長さと、前記ネガティブ信号を伝送する前記同軸ケーブルの長さの差よって生じる、前記ポジティブ信号と前記ネガティブ信号の伝送時間の差を予め補償する請求項１５に記載の試験装置。
【請求項１７】
前記パフォーマンスボードは更に、前記被試験デバイスから出力された信号を、ポジティブ信号とネガティブ信号との電位差に基づく差動出力信号として出力し、
前記ピンエレクトロニクスは更に、前記差動出力信号を受け取って、前記ポジティブ信号と前記ネガティブ信号とを比較し、比較結果に基づく試験結果信号を生成し、
前記遅延補償回路は更に、前記試験結果信号に基づいて、前記ポジティブ信号伝送線および前記ネガティブ信号伝送線の長さの差よって生じる、前記差動出力信号における前記ポジティブ信号と前記ネガティブ信号の伝送時間の時間差を補償する請求項１６に記載の試験装置。
【請求項１８】
前記パフォーマンスボードは、前記被試験デバイスを着脱自在に保持するソケット、および、前記同軸ケーブルから前記ソケットに装着された前記被試験デバイスまでを電気的に接続する配線を有し、
前記遅延補償回路は、前記ポジティブ信号を伝送する前記同軸ケーブルおよび前記配線の長さと、前記ネガティブ信号を伝送する前記同軸ケーブルおよび前記配線の長さとの差よって生じる、前記ポジティブ信号と前記ネガティブ信号の伝送時間の差を予め補償する請求項１５に記載の試験装置。
【請求項１９】
前記遅延補償回路は更に、前記ポジティブ信号伝送線の一端を開放し、前記ポジティブ信号伝送線により伝送された後、前記一端で反射して再び前記ポジティブ信号伝送線により伝送された前記ポジティブ信号と、前記ネガティブ信号伝送線の一端を開放し、前記ネガティブ信号伝送線により伝送された後、前記一端で反射して再び前記ネガティブ信号伝送線により伝送された前記ネガティブ信号の伝送時間との時間差を検出し、前記時間差に基づいて前記補償時間を設定する請求項１４から１７のいずれかに記載の試験装置。
【請求項２０】
前記遅延補償回路は更に、前記試験結果信号における立ち上がり、立ち下がり、または、その両方に基づいて、前記ポジティブ信号伝送線および前記ネガティブ信号伝送線の長さの差よって生じる、前記差動出力信号における前記ポジティブ信号と前記ネガティブ信号の伝送時間の時間差を算出する請求項１７に記載の試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動信号伝送装置および当該差動信号伝送装置を用いた試験装置に関する。本発明は特に、差動信号を伝送する差動信号伝送装置、および、当該差動信号伝送装置を用いた試験装置に関する。
【背景技術】
【０００２】
多数チャネルのピンエレクトロニクスを有するテストヘッドと、ピンエレクトロニクスで生成される試験信号を被試験デバイスに入力するパフォーマンスボードとを備える試験装置がある（例えば特許文献１を参照）。また、上記試験装置に用いられ、被試験デバイスに入力する試験信号として差動信号を出力する信号出力装置がある（例えば特許文献２を参照）。
【特許文献１】国際公開第２００４／０９０５６１号パンフレット
【特許文献２】特開２０００−００９８０４号公報
【０００３】
上記試験装置は、複数のチャネルを有するピンエレクトロニクスのそれぞれとパフォーマンスボードとが複数の伝送線で接続されている。上記複数の伝送線は、ピンエレクトロニクスで生成される試験信号をパフォーマンスボードに伝送する。ここで、伝送線は、当該伝送線上のノイズを低減することを目的として、ポジティブ信号を伝送するポジティブ信号伝送線とネガティブ信号を伝送するネガティブ信号伝送線を有する。さらに、上記試験装置は、多様な半導体デバイスを試験する目的で、上記複数の伝送線は、差動信号だけでなくシングルエンド信号も伝送できることが好ましい。この場合、ポジティブ信号伝送線およびネガティブ信号伝送線のそれぞれが、同軸ケーブルになっており、差動信号を伝送するときは、ポジティブ信号およびネガティブ信号を、それぞれ別々の同軸ケーブルで伝送する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記試験装置において、ポジティブ信号伝送線およびネガティブ信号伝送線における各伝送線の長さの違いや各伝送線上に配される電気的素子の特性の違いなどにより、これらの伝送線により伝送されるポジティブ信号とネガティブ信号との間にスキューを生じることがある。特に、ポジティブ信号およびネガティブ信号からなる差動信号をそれぞれ独立した同軸ケーブルで伝送する場合に、ポジティブ信号およびネガティブ信号をそれぞれ伝送する同軸ケーブルを含む伝送路に長さの違いが生じやすく、信号間にスキューを生じやすい。このような信号間のスキューは、試験に供される半導体デバイスを誤作動させるおそれがあり、また、試験の結果として半導体デバイスから出力される信号の正確な計測を難しくする。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明の第１の形態においては、ポジティブ信号とネガティブ信号との電位差によって表される差動信号を伝送する差動信号伝送装置であって、ポジティブ信号を伝送するポジティブ信号伝送線と、ネガティブ信号を伝送するネガティブ信号伝送線と、ポジティブ信号とネガティブ信号との時間差を補償する、補償時間が可変な遅延補償回路とを備える差動信号伝送装置が提供される。
【０００６】
また、上記遅延補償回路は、コンデンサと、ポジティブ信号伝送線およびネガティブ信号伝送線の少なくとも一方と基準電位との間にコンデンサを挿入するスイッチとを有することが好ましい。
【０００７】
また、上記遅延補償回路は、複数のコンデンサと、複数のスイッチとを有し、複数のスイッチの各々は、コンデンサの各々に対応して設けられており、ポジティブ信号伝送線およびネガティブ信号伝送線の少なくとも一方に離間して設けられた複数の接続点のそれぞれと基準電位との間に、当該スイッチに対応して設けられたコンデンサを接続することが好ましい。
【０００８】
また、本発明の第２の形態においては、被試験デバイスに入力する試験信号を生成する試験信号生成部と、試験信号を、ポジティブ信号とネガティブ信号との電位差によって表される差動信号に変換した差動試験信号を生成するピンエレクトロニクスと、差動試験信号を受け取り、被試験デバイスに入力するパフォーマンスボードとを備え、ピンエレクトロニクスは、ポジティブ信号を伝送するポジティブ信号伝送線と、ネガティブ信号を伝送するネガティブ信号伝送線と、ポジティブ信号伝送線およびネガティブ信号伝送線の長さの差よって生じる、ポジティブ信号とネガティブ信号の伝送時間の時間差を補償する遅延補償回路とを有し、遅延補償回路は、補償時間が可変である試験装置が提供される。
【０００９】
また、上記試験装置において、ポジティブ信号伝送線およびネガティブ信号伝送線の少なくとも一部が、基準電位のシールドによって囲まれた同軸ケーブルであってもよい。また、上記試験装置は、ピンエレクトロニクスとパフォーマンスボードとの間に配され、同軸ケーブルを含むケーブルユニットを更に備え、遅延補償回路は、ポジティブ信号を伝送する同軸ケーブルの長さと、ネガティブ信号を伝送する同軸ケーブルの長さの差よって生じる、ポジティブ信号とネガティブ信号の伝送時間の差を予め補償することが好ましい。
【００１０】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明の効果】
【００１１】
以上の説明から明らかなように、本発明の差動信号伝送装置によれば、ポジティブ信号およびネガティブ信号がそれぞれの伝送経路であるポジティブ信号伝送線およびネガティブ信号伝送線を伝送される間に、これらの信号間にスキューすなわち時間差が生じた場合でも、遅延補償回路により当該時間差を補償することができる。また、上記遅延補償回路は、例えばポジティブ信号伝送線およびネガティブ信号伝送線の少なくとも一方に離間して設けられた複数の接続点のそれぞれと基準電位との間に、当該スイッチに対応して設けられたコンデンサを接続することにより、上記時間差に応じて補償時間を種々変化させることができる。したがって、上記遅延補償回路を有する差動信号伝送装置を備えた試験装置によれば、被試験デバイスに試験信号を入力して得られるポジティブ信号およびネガティブ信号を比較した比較結果に基づく試験結果信号の検出結果から、上記時間差をより正確に補償することができる。
【発明を実施するための最良の形態】
【００１２】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１３】
図１は、本発明の一の実施形態に係る試験装置１０の構成を示す。図１に示すように、試験装置１０は、ピンエレクトロニクスと、ケーブルユニット３０と、パフォーマンスボード４０と、制御装置６０とを備える。
【００１４】
ピンエレクトロニクス２０は、パターン発生部１１０および波形整形部１２０を含む差動信号生成部１００、ドライバ２００、遅延補償回路４００およびコンパレータ６００を有する。また、差動信号生成部１００において、パターン発生部１１０は、波形整形部１２０と電気的に接続しており、波形整形部１２０は、さらにドライバ２００の入力側と電気的に接続している。
【００１５】
また、ドライバ２００の出力側には、ポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２の一端が接続される。ポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２の他端は、ピンエレクトロニクス２０の外部に接続する。また、ポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２は、それぞれピンエレクトロニクス２０上の結合点３４１、３４２で分岐しており、当該分岐の先端は遅延補償回路４００を経てコンパレータ６００の入力側とそれぞれ電気的に接続している。
【００１６】
ケーブルユニット３０は、ピンエレクトロニクス２０とパフォーマンスボード４０との間に配され、複数の同軸ケーブルを有する。これら複数の同軸ケーブルは、上記ピンエレクトロニクス２０のポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２にそれぞれ接続され、それぞれ基準電位のシールド３２１、３２２によって囲まれたポジティブ信号伝送線３１１、および、ネガティブ信号伝送線３１２を含む。なお、上記基準電位は、本実施形態においては接地電位であり、以下においても同様である。また、ケーブルユニット３０において、ポジティブ信号伝送線３１１およびネガティブ信号伝送線３１２のパフォーマンスボード４０側は、それぞれスイッチ３３１、３３２に接続されている。
【００１７】
パフォーマンスボード４０は、ソケット４６を有し、当該ソケット４６に被試験デバイス４５を着脱可能に保持する。さらに、パフォーマンスボード４０は、被試験デバイス４５の端子４３、４４にそれぞれ電気的に接続している配線４１、配線４２を含む伝送路パターンを有する。また、これら配線４１、４２は、上記スイッチ３３１、３３２に接続されている。これにより、上記スイッチ３３１が閉じることにより、被試験デバイス４５の端子４３が、パフォーマンスボード４０の配線４１を介してポジティブ信号伝送線３１１に電気的に接続する。同様に、スイッチ３３２が閉じることにより、被試験デバイス４５の端子４４が、パフォーマンスボード４０の配線４２を介してネガティブ信号伝送線３１２に電気的に接続する。
【００１８】
制御装置６０は、コンパレータ６００の出力側に接続している。また、制御装置６０は、ポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２がピンエレクトロニクス２０上の結合点３４３、３４４で分岐した伝送線とそれぞれ電気的に接続している。さらに、制御装置６０は、上記差動信号生成部１００のパターン発生部１１０、および、遅延補償回路４００に配される後述するスイッチ群等と電気的または機械的に接続しており、これらを電気的または機械的に制御する。
【００１９】
図２は、遅延補償回路４００の回路構成を示す。図２に示すように、遅延補償回路４００は、複数のコンデンサ４１１、４１２、４１３、４１４、４１５、４１６と、これらのコンデンサ４１１、４１２、４１３、４１４、４１５、４１６の各々に対応して設けられたスイッチ４７１、４７２、４７３、４７４、４７５、４７６とを有する。上記コンデンサ４１１、４１２、４１３、４１４、４１５、４１６のそれぞれは、ポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２の各伝送線上に間隔を取って設けられた複数の接続点の一つと基準電位との間に配される。また、スイッチ４７１、４７２、４７３、４７４、４７５、４７６のそれぞれは、上記コンデンサ４１１、４１２、４１３、４１４、４１５、４１６と各伝送線の接続点との間に配される。例えば、図２に示すように、スイッチ４７１およびコンデンサ４１１は、ポジティブ信号伝送線３０１上の上記結合点３４１に最も近い側の接続点と基準電位との間に、当該接続点の側からこの順に配される。
【００２０】
また、遅延補償回路４００は、図２に示すように、ポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２の各伝送線上に複数の抵抗４５１、４５２、４５３、４５４、４５５、４５６を有する。これにより、例えばスイッチ４７１が閉じた状態において、抵抗４５１およびコンデンサ４１１は、所謂ＲＣ積分器となり、ポジティブ信号伝送線３０１上を伝送されるポジティブ信号の信号波形７３１の立ち上がり時間および立ち下がり時間を、抵抗４５１の大きさおよびコンデンサ４１１の容量により決まる時定数に応じて遅延させることができる。一方、例えばスイッチ４７４が閉じた場合、抵抗４５４およびコンデンサ４１４がＲＣ積分器となり、ネガティブ信号伝送線３０２上を伝送されるネガティブ信号の信号波形７３２の立ち上がり時間および立ち下がり時間を、抵抗４５４の大きさおよびコンデンサ４１４の容量により決まる時定数に応じて遅延させることができる。
【００２１】
このように、遅延補償回路４００は、スイッチ４７１、４７２、４７３、４７４、４７５、４７６のそれぞれを開閉することにより、ポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２のそれぞれに一つから三つのＲＣ積分器を設けることができる。これにより、遅延補償回路４００は、ポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２上を伝送されるポジティブ信号およびネガティブ信号の一方または両方を遅延させ、または、遅延させずにそのまま通過させることができる。さらに、遅延補償回路４００は、上記スイッチ４７１、４７２、４７３、４７４、４７５、４７６の開閉によりポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２のそれぞれに対して働くＲＣ積分器の数を増減することができるので、ポジティブ信号の信号波形７３１およびネガティブ信号の信号波形７３２それぞれの立ち上がり時間および立ち下がり時間を遅延させる時間幅を変えることができる。
【００２２】
図３は、遅延補償回路４００の具体例の一部である可変容量回路８００の概略平面図を示す。また、図４は、図３のＡ−Ａ´断面における通常状態の断面図を示し、図５は、図３のＡ−Ａ´断面における圧電素子８５０の伸長状態の断面図を示す。図３および図４に示すように、可変容量回路８００は、接地電極８１０、信号伝送線８２０、誘電体層８３０、ブリッジ電極８４０、および、圧電素子８５０を有する。この可変容量回路８００は、例えば上記遅延補償回路４００のポジティブ信号伝送線３０１側およびネガティブ信号伝送線３０２側にそれぞれ配される。
【００２３】
接地電極８１０および信号伝送線８２０は、絶縁基板８０１上に互いに離間して形成される。また、信号伝送線８２０の両端はプローブパッド８２１、８２２となっており、可変容量回路８００が上記遅延補償回路４００のポジティブ信号伝送線３０１側に配される場合は、例えばプローブパッド８２２が上記結合点３４１側のポジティブ信号伝送線３０１と接続するとともに、プローブパッド８２１が上記コンパレータ６００側のポジティブ信号伝送線３０１と接続する。また、可変容量回路８００が上記遅延補償回路４００のネガティブ信号伝送線３０２側に配される場合は、例えばプローブパッド８２２が上記結合点３４２側のネガティブ信号伝送線３０２と接続するとともに、プローブパッド８２１が上記コンパレータ６００側のネガティブ信号伝送線３０２と接続する。
【００２４】
信号伝送線８２０上には、誘電体層８３０が配される。また、接地電極８１０上には、ブリッジ電極８４０が、上記信号伝送線８２０を跨ぐように配される。ここで、ブリッジ電極８４０は、誘電体層８３０の上面に対向する。ブリッジ電極８４０上には、圧電素子８５０が配される。ここでブリッジ電極８４０および圧電素子８５０は、本発明のスイッチの一例であり、ブリッジ電極８４０が誘電体層８３０に近接した場合に信号伝送線８２０との間に形成する結合容量が本発明のコンデンサの一例である。
【００２５】
上記可変容量回路８００において、制御装置６０からの入力がない場合には、図４に示すように、ブリッジ電極８４０は誘電体層８３０から離間した位置にある。一方、制御装置６０からの入力があった場合に、圧電素子８５０に電圧が印加されて当該圧電素子８５０が伸長することにより、ブリッジ電極８４０が下に撓む。これにより、ブリッジ電極８４０が誘電体層８３０に近接し、これらブリッジ電極８４０および誘電体層８３０を介して、信号伝送線８２０と接地電極８１０との間に結合容量が形成される。
【００２６】
以下、試験装置１０の動作について説明する。まず、試験装置１０は、以下の方法により、パフォーマンスボード４０が保持する被試験デバイス４５を試験する前に、ポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２により伝送される信号間に生じる時間的な遅延を検出する。
【００２７】
この場合に、まず、上記スイッチ３３１、３３２がともに開いた状態において、制御装置６０は、遅延検出用信号のパターンデータを生成する旨の命令をパターン発生部１１０に送る。パターン発生部１１０は、制御装置６０から送られる上記パターンデータを生成する旨の命令を受けると、遅延検出用信号のパターンデータを生成して波形整形部１２０に出力する。波形整形部１２０は、パターン発生部１１０で生成されたパターンデータを整形してドライバ２００に送る。ドライバ２００は、波形整形部１２０で整形されたパターンデータをポジティブ信号とネガティブ信号との電位差によって表される差動信号である差動検出信号７１０に変換する。
【００２８】
図６は、差動検出信号７１０におけるポジティブ信号の信号波形７１１およびネガティブ信号の信号波形７１２の一例を示す。なお、図６に示すそれぞれの信号波形７１１、７１２は、図１に示すポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２における「Ａ」を付して示す破線で囲まれた位置で検出される波形であり、図の右方向が時間軸の正方向である。
【００２９】
図６に示されるように、ドライバ２００は、上記パターンデータに応じて、基準電圧「Ｖlow」に対してこの「Ｖlow」よりも大きな信号電圧「Ｖhigh」の信号波形７１１を有するポジティブ信号、および、基準電圧が「Ｖhigh」であり信号電圧が「Ｖlow」である信号波形７１２を有するネガティブ信号からなる差動検出信号７１０を生成する。また、ドライバ２００は、生成した上記差動検出信号７１０のうち、ポジティブ信号をポジティブ信号伝送線３０１に出力すると共に、ネガティブ信号をネガティブ信号伝送線３０２に出力する。
【００３０】
ここで、ポジティブ信号は、上記ポジティブ信号伝送線３０１によって伝送されてスイッチ３３１における上記一方の端子で反射した後、再びポジティブ信号伝送線３０１によって伝送されて結合点３４１および遅延補償回路４００を経てコンパレータ６００および制御装置６０に入力する。また、ネガティブ信号は、上記ネガティブ信号伝送線３０２によって伝送されてスイッチ３３２における上記一方の端子で反射した後、再びネガティブ信号伝送線３０２によって伝送されて結合点３４２および遅延補償回路４００を経てコンパレータ６００および制御装置６０に入力する。ここで、上記スイッチ３３１における上記一方の端子で反射したポジティブ信号および上記スイッチ３３２における上記一方の端子で反射したネガティブ信号からなる差動信号を特に差動反射信号７３０と称する。
【００３１】
図７は、差動反射信号７３０におけるポジティブ信号の信号波形７３１およびネガティブ信号の信号波形７３２の一例を示す。なお、図７に示すそれぞれの信号波形７３１、７３２は、図１に示すポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２における「Ｂ」を付して示す破線で囲まれた位置で検出される波形である。図７に示す例においては、差動反射信号７３０におけるポジティブ信号の信号波形７３１は、ネガティブ信号の信号波形７３２に対して時間幅「ΔＴａ」だけ遅延している。
【００３２】
図８は、入力された差動信号の比較結果に基づいてコンパレータ６００が出力する比較結果信号７５０の信号波形の一例を示す。なお、図８に示す信号波形７５１、７５２は、図１に示すコンパレータ６００の出力側の伝送線における「Ｄ」を付して示す破線で囲まれた位置で検出される波形である。また、図８に破線で示す信号波形７５１は、図６に示す信号波形７１１、７１２を有する差動検出信号７１０が遅延なしでコンパレータ６００に入力した場合の比較結果信号７５０の信号波形である。また、図８に実線で示す信号波形７５２は、図７に示す信号波形７３１、７３２を有する差動反射信号７３０がコンパレータ６００に入力した場合の比較結果信号７５０の信号波形である。
【００３３】
図８に示すように、上記差動反射信号７３０がコンパレータ６００に入力した場合の比較結果信号７５０の信号波形７５２は、上記差動検出信号７１０がコンパレータ６００にそのまま入力する場合の比較結果信号７５０の信号波形７５１に対して時間幅「ΔＴｂ」だけ遅延する。また、信号波形７５２の立ち上がり時間「Ｔｒ'」および立ち下がり時間「Ｔｆ'」は、信号波形７５１の立ち上がり時間「Ｔｒ」および立ち下がり時間「Ｔｆ」と比べて長くなる。このように、コンパレータ６００に入力するポジティブ信号とネガティブ信号との間に時間的な遅延が生じているか否かによって、コンパレータ６００から出力される比較結果信号７５０の信号波形が異なる。
【００３４】
ここで、試験装置１０は、比較結果信号７５０の信号波形に基づいて試験結果の良否を判定することから、コンパレータ６００に入力する差動信号におけるポジティブ信号とネガティブ信号との間には時間的な遅延が生じていないことが好ましい。そこで、制御装置６０は、遅延補償回路４００における、スイッチ４７１、４７２、４７３、４７４、４７５、４７６の開閉を以下の通りに制御する。
【００３５】
制御装置６０は、予め、スイッチ４７１、４７２、４７３、４７４、４７５、４７６に対応付けて、それぞれのスイッチに対応するＲＣ積分回路の補償時間を記憶しておく。さらに、制御装置６０は、上記スイッチ３３１、３３２がともに開いた状態で、スイッチ３３１、３３２で反射された差動反射信号７３０の信号波形７３１と信号波形７３２とを比較する。これにより、制御装置６０は、図７に示す例においては、差動反射信号７３０において信号波形７３１が信号波形７３１に対して遅延しており、その遅延している時間幅ΔＴａを算出する。この場合に、制御装置６０は、信号波形７３１の立ち上がり始めの時刻と、信号波形７３２の立ち下がりの時刻との差を、内部クロックの数を計測することにより、算出してもよい。
【００３６】
制御装置６０は、信号波形７３１と信号波形７３２のどちらが遅延しているか、および、遅延の時間幅に基づいて、スイッチ４７１、４７２、４７３、４７４、４７５、４７６のいずれを用いて時間差を補償するかを決定する。この場合に、制御装置６０は、時間幅ΔＴａに最も近い補償時間を有するＲＣ積分回路に対応するスイッチ、例えばスイッチ４７４を選択することが好ましい。
【００３７】
制御装置６０は、上記判別結果に基づいて、遅延補償回路４００における、スイッチ４７１、４７２、４７３、４７４、４７５、４７６の開閉を制御することにより、ポジティブ信号およびネガティブ信号の一方が他方に対して遅延している時間幅だけ、当該他方の信号波形における立ち上がり時間および立ち下がり時間を遅延させる。したがって、上記判別結果に基づく場合、制御装置６０は、遅延補償回路４００におけるスイッチ４７４、４７５、４７６のうち少なくとも一つを閉じることにより、ネガティブ信号伝送線３０２上を伝送されるネガティブ信号の信号波形７３２の立ち上がり時間および立ち下がり時間を遅延させる。なお、信号が、ポジティブ信号伝送線３０１、３１１およびネガティブ信号伝送線３０２、３１２を往復しない場合、すなわち、ポジティブ信号伝送線３０１、３１１およびネガティブ信号伝送線３０２、３１２を一方方向に伝送される場合に、制御装置６０は、ポジティブ信号伝送線３０１、３１１上を伝送される信号に対して、ネガティブ信号伝送線３０２、３１２上を伝送される信号を遅延させる時間幅を、上記往復の時間幅の半分にするような、補償時間を有するＲＣ積分回路に対応するスイッチを選択することが好ましい。
【００３８】
図９は、ネガティブ信号の信号波形７３２の立ち上がり時間および立ち下がり時間が遅延された差動反射信号７３０の信号波形の一例を示す。なお、図９に示す信号波形７３１、７３２は、図１に示すコンパレータ６００の出力側の伝送線における「Ｃ」を付して示す破線で囲まれた位置で検出される波形である。遅延補償回路４００において、上記のようにネガティブ信号伝送線３０２上を伝送されるネガティブ信号の信号波形７３２の立ち上がり時間および立ち下がり時間が遅延されることにより、差動反射信号７３０におけるネガティブ信号の信号波形７３２は、例えば図９に示すような波形の立ち上がり時間および立ち下がり時間が遅延された略のこぎり波となる。
【００３９】
制御装置６０は、ポジティブ信号およびネガティブ信号の一方（この場合はネガティブ信号）の信号波形における立ち上がり時間および立ち下がり時間が遅延された差動反射信号７３０がコンパレータ６００に入力されることによりコンパレータ６００から出力された比較結果信号７５０の信号波形７５２を検出する。これにより、コンパレータ６００の信号波形は、図８の信号波形７５１に対して時間的には遅延するものの、波形自体はほぼ同形である。すなわち、コンパレータ６００の上記信号波形において、立ち上がり時間「Ｔｒ」および立ち下がり時間「Ｔｆ」は、図８の信号波形７５１と同等の幅に抑えることができる。
【００４０】
試験装置１０は、制御装置６０により遅延を補償するスイッチが設定された後に、パフォーマンスボード４０が保持する被試験デバイス４５を試験する。当該試験においては、まず、ケーブルユニット３０のポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２上に配されたスイッチ３３１、３３２を閉じた状態で、制御装置６０が、パフォーマンスボード４０に保持されている被試験デバイス４５に入力する試験信号のパターンデータを生成する旨の命令をパターン発生部１１０に送る。この場合に制御装置６０は、遅延を補償するＲＣ積分回路に対応したスイッチ、例えばスイッチ４７４を閉じる。パターン発生部１１０は、制御装置６０から送られる上記パターンデータを生成する旨の信号を受けると、試験信号のパターンデータを生成して波形整形部１２０に出力する。波形整形部１２０は、パターン発生部１１０で生成されたパターンデータを整形してドライバ２００に送る。
【００４１】
ドライバ２００は、波形整形部１２０で整形されたパターンデータに基づいて、上記差動検出信号７１０と同様にポジティブ信号とネガティブ信号との電位差によって表される差動信号である差動試験信号を生成する。また、ドライバ２００は、生成した上記差動試験信号のうち、ポジティブ信号をポジティブ信号伝送線３０１に出力し、ネガティブ信号をネガティブ信号伝送線３０２に出力する。
【００４２】
ここで、ポジティブ信号およびネガティブ信号は、それぞれポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２により伝送されてパフォーマンスボード４０が保持する被試験デバイス４５の端子４３、４４から被試験デバイス４５内に入力される。これにより、被試験デバイス４５における当該端子４３、４４に割り当てられた機能が試験される。被試験デバイス４５の端子４３、４４に入力されたポジティブ信号およびネガティブ信号は、被試験デバイス４５の当該端子４３から出力して再びそれぞれポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２によって伝送されて結合点３４１、３４２および遅延補償回路４００を経てコンパレータ６００に入力する。ここで、上記被試験デバイス４５の試験に供されたポジティブ信号およびネガティブ信号からなる差動信号を特に差動出力信号と称する。
【００４３】
ここで、差動出力信号は、遅延補償回路４００において、当該差動出力信号のポジティブ信号およびネガティブ信号の信号間に生じる時間的な遅延が補償される。例えば、制御装置６０によりスイッチ４７４が選択されて閉じられている場合には、差動検出信号が当該スイッチ４７４に対応したＲＣ積分回路によって、補償時間分だけネガティブ信号が遅れる。
【００４４】
コンパレータ６００は、上記差動出力信号を受け取ると、当該差動出力信号におけるポジティブ信号と前記ネガティブ信号とを比較してその比較結果に基づく比較結果信号７５０を生成する。このとき、上記のように、差動出力信号のポジティブ信号およびネガティブ信号の信号間に生じる時間的な遅延が補償されているので、図９に示した信号と同様にコンパレータ６００の作動出力信号の立ち上がり時間Ｔｒおよび立ち下がり時間Ｔｆが長くなることを防止する。
【００４５】
さらに、コンパレータ６００で生成された差動出力信号の比較結果信号は、伝送線を介して制御装置６０に入力される。制御装置６０は、差動出力信号の比較結果信号の信号波形に基づいて被試験デバイス４５の試験結果の良否を判定する。
【００４６】
このように、試験装置１０は、遅延補償回路４００を備えることにより、上記遅延補償段階において、ポジティブ信号伝送線３０１により伝送されたポジティブ信号と、ネガティブ信号伝送線３０２により伝送されたネガティブ信号との伝送時間の時間差を補償してコンパレータ６００に入力することができる。これにより、コンパレータ６００の作動出力信号の立ち上がり時間Ｔｒおよび立ち下がり時間Ｔｆが長くなることを防止して、当該作動出力信号の変形を防ぎ、正確な試験結果を得ることができる。
【００４７】
なお、上記制御装置６０は、差動反射信号７３０におけるポジティブ信号の信号波形７３１およびネガティブ信号の信号波形７３２の時間差を内部クロックに基づいて算出するが、時間差を算出する方法はこれに限られない。他の方法として、制御装置６０は、コンパレータ６００から入力された比較結果信号７５０における信号波形の立ち上がりの時間に対する傾き、立ち下がりの時間に対する傾き、または、これらの両方に基づいて、傾きが小さいほど時間差を大きく算出してもよい。この場合に、制御装置６０は、比較結果信号７５０における信号波形の立ち上がり時等の高周波成分をフィルタリングして、当該高周波成分の強度が小さいほど、立ち上がり等の傾きが小さいとして、時間差を大きく算出してもよい。
【００４８】
また、上記遅延補償回路４００において、コンデンサ４１１、４１２、４１３、４１４、４１５、４１６の容量はそれぞれ異なっていてもよい。また、上記遅延補償回路４００では、スイッチ４７１、４７２、４７３、４７４、４７５、４７６の開閉によりポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２のそれぞれに設けることのできるＲＣ積分器の数はそれぞれ最大で三つであったが、ポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２のそれぞれに抵抗、コンデンサおよびスイッチを増やすことによりさらに多くのＲＣ積分器を配してもよい。これにより、より多くのＲＣ積分器を設けて上記差動出力信号のポジティブ信号およびネガティブ信号の信号間に生じる時間的な遅延を補償することができるので、当該時間的な遅延が大きい場合でも、各ＲＣ積分器のコンデンサの容量を小さくすることができる。したがって、それぞれのＲＣ積分器において信号に大きな反射が生じにくい。
【００４９】
また、上記のように、コンデンサ４１１、４１２、４１３、４１４、４１５、４１６のそれぞれが、ポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２の各伝送線上に間隔を取って設けられた複数の接続点の一つと基準電位との間に配されるので、それぞれのコンデンサ４１１、４１２、４１３、４１４、４１５、４１６を含むＲＣ積分器において信号の反射が生じた場合でも、それぞれのＲＣ積分器において反射した信号の位相がずれるので、伝送される信号が乱れるのを防ぐことができる。
【００５０】
また、抵抗４５１、４５２、４５３、４５４、４５５、４５６は、ポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２のそれぞれにおける伝送線上の線路抵抗であってもよい。これにより、遅延補償回路４００に用いる部品点数を減らすことができる。
【００５１】
また、上記遅延補償回路４００において、抵抗４５１、４５２、４５３、４５４、４５５、４５６に替えて、インダクタンスを有するインダクタンス素子を配してもよい。この場合、例えばスイッチ４７１が閉じた状態において、抵抗４５１の代わりに配されるインダクタンス素子およびコンデンサ４１１により、ポジティブ信号伝送線３０１上を伝送されるポジティブ信号の信号波形７３１の立ち上がり時間および立ち下がり時間を、当該インダクタンス素子のインダクタンスの大きさおよびコンデンサ４１１の容量により決まる時定数に応じて遅延させることができる。なお、上記インダクタンス素子の一例は空芯コイルである。
【００５２】
また、上記遅延補償回路４００では、抵抗４５１、４５２、４５３、４５４、４５５、４５６、コンデンサ４１１、４１２、４１３、４１４、４１５、４１６および上記インダクタンス素子のように受動素子によって構成されている。一方、上記遅延補償回路４００に例えばトランジスタなどの能動素子を用いた場合、差動反射信号７３０におけるポジティブ信号の信号波形７３１およびネガティブ信号の信号波形７３２が変化してしまう場合がある。このような信号波形の変化は、試験装置１０の性能上好ましくない。したがって、本実施形態の試験装置１０に配される遅延補償回路４００に、上記のように受動素子が用いられることにより、差動反射信号７３０におけるポジティブ信号の信号波形７３１およびネガティブ信号の信号波形７３２を変化させずに遅延させることができる。
【００５３】
図１０は、遅延補償回路４０１の回路構成を示す。試験装置１０は、上記遅延補償回路４００に替えて、図１０に示す遅延補償回路４０１を備えてもよい。図１０に示すように、遅延補償回路４０１は、複数のコンデンサ４１７、４１８、４１９と、これらのコンデンサ４１７、４１８、４１９とポジティブ信号伝送線３０１との間に設けられたスイッチ４７７、４７９、４８２と、当該コンデンサ４１７、４１８、４１９とネガティブ信号伝送線３０２との間に設けられたスイッチ４７８、４８１、４８３とを有する。上記コンデンサ４１７、４１８、４１９のそれぞれは、ポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２の各伝送線上に間隔を取って設けられた複数の接続点の一つと基準電位との間に配される。また、スイッチ４７７、４７９、４８２のそれぞれは、コンデンサ４１７、４１８、４１９とポジティブ信号伝送線３０１の接続点との間に配され、スイッチ４７８、４８１、４８３のそれぞれは、コンデンサ４１７、４１８、４１９とネガティブ信号伝送線３０２の接続点との間に配される。
【００５４】
また、遅延補償回路４０１は、図１０に示すように、ポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２の各伝送線上に複数の抵抗４５１、４５２、４５３、４５４、４５５、４５６を有する。これにより、例えばスイッチ４７８が開いてスイッチ４７７が閉じた状態において、抵抗４５１およびコンデンサ４１７は、ＲＣ積分器となり、ポジティブ信号伝送線３０１上を伝送されるポジティブ信号の信号波形の立ち上がり時間および立ち下がり時間を、抵抗４５１の大きさおよびコンデンサ４１７の容量により決まる時定数に応じて遅延させることができる。なお、遅延補償回路４０１における、スイッチ４７７、４７８、４７９、４８１、４８２、４８３の開閉は、上記遅延補償回路４００におけるスイッチ４７１、４７２、４７３、４７４、４７５、４７６などと同様に、制御装置６０によって制御される。
【００５５】
このように、遅延補償回路４０１では、コンデンサ４１７、４１８、４１９をポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２の各伝送線にＲＣ積分器を設ける場合のコンデンサとして共用する配置となっている。遅延補償回路４０１によれば、上記遅延補償回路４００と比べて、ポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２の各伝送線に設けることのできるＲＣ積分器の最大数を変えずに、部品点数を削減することができる。
【００５６】
図１１は、遅延補償回路４０２の回路構成を示す。試験装置１０は、上記遅延補償回路４００、４０１に替えて、図１１に示す遅延補償回路４０２を備えてもよい。図１１に示すように、遅延補償回路４０２は、ポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２の各伝送線上にそれぞれ直列に配されたスイッチ４８４、４８５と部分伝送路４２１、４２２とを有する。部分伝送路４２１、４２２は、それぞれポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２と同じ材質の伝送線を纏めて形成される。
【００５７】
遅延補償回路４０２において、例えばスイッチ４８４を図１１に示す状態から切替えてポジティブ信号伝送線３０１上を伝送されるポジティブ信号が部分伝送路４２１を通過するようにした場合、ポジティブ信号が当該部分伝送路４２１を通過することにより、上記スイッチ４８４を切替える前と比べて、ポジティブ信号がポジティブ信号伝送線３０１上を伝送される時間は部分伝送路４２１を通過する時間だけ長くなる。したがって、ポジティブ信号伝送線３０１上において当該部分伝送路４２１を通過した後コンパレータ６００に入力されるポジティブ信号は、ネガティブ信号伝送線３０２上において部分伝送路４２２を通過せずにコンパレータ６００に入力されるネガティブ信号よりも時間的に遅延する。
【００５８】
このように、遅延補償回路４０２では、ポジティブ信号伝送線３０１上を伝送されるポジティブ信号をスイッチ４８４の切替えにより部分伝送路４２１を通過させるか、または、ネガティブ信号伝送線３０２上を伝送されるネガティブ信号をスイッチ４８５の切替えにより部分伝送路４２２を通過させることにより、当該ポジティブ信号およびネガティブ信号の一方が他方に対して時間的な遅延を有する場合に、当該遅延を補償することができる。また、このような遅延補償回路４０２によれば、上記遅延を補償する場合に、ポジティブ信号およびネガティブ信号の信号波形を変えることがないので、コンパレータ６００からより精度の高い試験結果信号を出力させることができる。なお、遅延補償回路４０２における、スイッチ４８４、４８５の開閉は、上記遅延補償回路４００におけるスイッチ４７１、４７２、４７３、４７４、４７５、４７６などと同様に、制御装置６０によって制御される。
【００５９】
図１２は、遅延補償回路４０３の回路構成を示す。試験装置１０は、上記遅延補償回路４００、４０１、４０２に替えて、図１２に示す遅延補償回路４０３を備えてもよい。図５に示すように、遅延補償回路４０３は、ポジティブ信号伝送線３０１に対して並列に接続された部分伝送路４２３、４２４、４２５、および、これら部分伝送路４２３、４２４、４２５のそれぞれに対応して設けられたスイッチ４８７、４８８、４８９を有する。また、遅延補償回路４０３は、ネガティブ信号伝送線３０２に対して並列に接続された部分伝送路４２６、４２７、４２８、および、これら部分伝送路４２６、４２７、４２８のそれぞれに対応して設けられたスイッチ４９２、４９３、４９４を有する。部分伝送路４２３、４２４、４２５は、それぞれ線路長が異なり、この順に短くなる。また、部分伝送路４２６、４２７、４２８は、同様にそれぞれ線路長が異なり、この順に短くなる。部分伝送路４２３、４２４、４２５および部分伝送路４２６、４２７、４２８は、それぞれポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２と同じ材質の伝送線を纏めて形成される。なお、ポジティブ信号伝送線３０１上に設けられたスイッチ４８６は、ポジティブ信号伝送線３０１上を伝送されるポジティブ信号について、部分伝送路４２３、４２４、４２５を通過させずにそのまま伝送する場合に閉じられる。また、ネガティブ信号伝送線３０２上に設けられたスイッチ４９１は、ネガティブ信号伝送線３０２上を伝送されるネガティブ信号について、部分伝送路４２６、４２７、４２８を通過させずにそのまま伝送する場合に閉じられる。
【００６０】
遅延補償回路４０３では、ポジティブ信号伝送線３０１上を伝送されるポジティブ信号をスイッチ４８６、４８７、４８８、４８９の切替えにより線路長の異なる部分伝送路４２３、４２４、４２５を選択して通過させることができるので、当該ポジティブ信号およびネガティブ信号の一方が他方に対して時間的な遅延を有する場合に、当該遅延の時間幅に対応してより正確に遅延を補償することができる。なお、遅延補償回路４０３における、スイッチ４８６、４８７、４８８、４８９、４９１、４９２、４９３、４９４の開閉は、上記遅延補償回路４００におけるスイッチ４７１、４７２、４７３、４７４、４７５、４７６などと同様に、制御装置６０によって制御される。
【００６１】
なお、図１の実施形態において、遅延補償回路４００は、ポジティブ信号伝送線３１１およびネガティブ信号伝送線３１２の結合点３４３、３４４と、コンパレータ６００との間に配されるが、配される位置はこれに限られない。他の例として、遅延補償回路４００は、ドライバ２００と、ポジティブ信号伝送線３０１およびネガティブ信号伝送線３０２における上記結合点３４１、３４２との間に配されてもよい。
【００６２】
また、図１の実施形態において、ケーブルユニット３０のポジティブ信号伝送線３１１およびネガティブ信号伝送線３１２におけるパフォーマンスボード４０が取り付けられる側に、スイッチ３３１、３３２が配されているが、当該スイッチ３３１、３３２の配される位置はこれに限られない。スイッチ３３１、３３２は、ポジティブ信号伝送路上およびネガティブ信号伝送線路上のいかなる場所に設けられてもよい。さらに、他の例として、ポジティブ信号伝送路上およびネガティブ信号伝送線路上にスイッチ３３１、３３２を設けなくてもよい。この場合に、コネクタを介してケーブルユニット３０に対してパフォーマンスボード４０を着脱することにより、互いのポジティブ信号伝送路およびネガティブ信号伝送線路が電気的に接続または切断される。よって、ケーブルユニット３０のコネクタを開放端として、ポジティブ信号伝送線３０１、３１１を含むポジティブ信号の伝送路により伝送される信号と、ネガティブ信号伝送線３０２、３１２を含むネガティブ信号の伝送路により伝送される信号との間に生じる時間的な遅延が検出され、当該遅延が補償される。同様に、スイッチ３３１、３３２を設けなくても、ケーブルユニット３０に対してパフォーマンスボード４０が装着された状態で、パフォーマンスボード４０のソケット４６に対して被試験デバイス４５を着脱することにより、パフォーマンスボード４０の配線４１、４２と被試験デバイス４５の端子４３、４４が電気的に接続または切断される。これにより、ソケット４６の配線４１、４２における被試験デバイス４５の端子４３、４４側を開放端として、ポジティブ信号伝送線３０１、３１１および配線４１を含む伝送路により伝送される信号と、ネガティブ信号伝送線３０２、３１２および配線４２を含む伝送路とにより伝送される信号と間に生じる時間的な遅延が検出され、当該遅延が補償される。
【００６３】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることができることは当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【００６４】
【図１】本発明の一の実施形態に係る試験装置１０の構成を示す。
【図２】遅延補償回路４００の回路構成を示す。
【図３】遅延補償回路４００の具体例の一部である可変容量回路８００の概略平面図を示す。
【図４】図３のＡ−Ａ´断面における通常状態の断面図を示す。
【図５】図３のＡ−Ａ´断面における圧電素子の伸長状態の断面図を示す。
【図６】差動検出信号７１０におけるポジティブ信号の信号波形７１１およびネガティブ信号の信号波形７１２の一例を示す。
【図７】差動反射信号７３０におけるポジティブ信号の信号波形７３１およびネガティブ信号の信号波形７３２の一例を示す。
【図８】入力された差動信号の比較結果に基づいてコンパレータ６００が出力する比較結果信号７５０の信号波形の一例を示す。
【図９】ネガティブ信号の信号波形７３２の立ち上がり時間および立ち下がり時間が遅延された差動反射信号７３０の信号波形の一例を示す。
【図１０】遅延補償回路４０１の回路構成を示す。
【図１１】遅延補償回路４０２の回路構成を示す。
【図１２】遅延補償回路４０３の回路構成を示す。
【符号の説明】
【００６５】
１０  試験装置、２０  ピンエレクトロニクス、３０  ケーブルユニット、４０  パフォーマンスボード、４１、４２  配線、４３、４４  端子、４５  被試験デバイス、４６  ソケット、６０  制御装置、１００  差動信号生成部、１１０  パターン発生部、１２０  波形整形部、２００  ドライバ、３００  差動信号伝送装置、３０１、３１１  ポジティブ信号伝送線、３０２、３１２  ネガティブ信号伝送線、３２１、３２２  シールド、３３１、３３２  スイッチ、３４１、３４２、３４３、３４４  結合点、４００、４０１、４０２、４０３  遅延補償回路、４１１、４１２、４１３、４１４、４１５、４１６、４１７、４１８、４１９、４５７、４５８  コンデンサ、４２１、４２２、４２３、４２４、４２５、４２６、４２７、４２８、４２９、４３１、４３２、４３３  部分伝送路、４５１、４５２、４５３、４５４、４５５、４５６  抵抗、４７１、４７２、４７３、４７４、４７５、４７６、４７７、４７８、４７９、４８１、４８２、４８３、４８４、４８５、４８６、４８７、４８８、４８９、４９１、４９２、４９３、４９４  スイッチ、６００  コンパレータ、７１０  差動検出信号、７１１  信号波形、７１２  信号波形、７３０  差動反射信号、７３１  信号波形、７３２  信号波形、７５０  比較結果信号、７５１  信号波形、７５２  信号波形
【図１】
2009071533.tif 000003
【図２】
2009071533.tif 000004
【図３】
2009071533.tif 000005
【図４】
2009071533.tif 000006
【図５】
2009071533.tif 000007
【図６】
2009071533.tif 000008
【図７】
2009071533.tif 000009
【図８】
2009071533.tif 000010
【図９】
2009071533.tif 000011
【図１０】
2009071533.tif 000012
【図１１】
2009071533.tif 000013
【図１２】
2009071533.tif 000014