(57)【要約】      （修正有）【課題】画像の乱れを生じさせることなく、入力映像信号の垂直同期周波数の切り替えに対応可能なプラズマディスプレイ装置を提供する。【解決手段】入力映像信号中から垂直同期信号が検出されてから、全ての放電セルに対応した点灯モード及び消灯モードの内のいずれの状態に設定させるのかを示すサブフィールドデータが生成されたときに送出されるサブフィールドデータ生成終了信号、入力映像信号に基づき単位表示期間内において各放電セルに繰り返し印加すべきサスティンパルスの総数が求められたときに送出される輝度制限設定終了信号、Ｎ個のサブフィールド各々による一連の駆動が終了した時点で送出される駆動終了信号、及び垂直同期信号各々の内で最も時間的に後方で生成された信号のタイミングに同期させて、Ｎ個のサブフィールド各々による一連の駆動を開始させる。【選択図】図２
2009025697.tif 000002
【特許請求の範囲】
【請求項１】
各画素を担う放電セルの複数がマトリクス状に配列されているプラズマディスプレイパネルを、入力映像信号における単位表示期間毎にＮ（Ｎ：２以上の整数）個のサブフィールド各々にて階調駆動するプラズマディスプレイ装置であって、
前記入力映像信号に基づき前記サブフィールド各々において前記放電セルを点灯モード及び消灯モードの内のいずれの状態に設定させるのかを示すサブフィールドデータを生成するサブフィールドデータ生成手段と、
前記サブフィールド各々において、前記サブフィールドデータに応じて前記放電セル各々を前記点灯モード又は前記消灯モードの状態に設定すると共に、前記サブフィールドの輝度重みに対応した回数だけ繰り返しサスティンパルスを前記放電セル各々に印加することにより前記点灯モードの状態にある放電セルのみをサスティン放電させるパネル駆動手段と、
前記入力映像信号によって表される画像の平均輝度に基づき前記単位表示期間内で前記放電セルに繰り返し印加すべき前記サスティンパルスの総数を求める輝度制限手段と、
前記入力映像信号中から垂直同期信号を検出する度に垂直同期検出信号を生成する同期検出手段と、
前記サブフィールドデータ生成手段により前記放電セルの全てに対応した前記サブフィールドデータの生成が終了したときにサブフィールドデータ生成終了信号を生成するサブフィールドデータ生成終了信号生成手段と、
前記輝度制限手段により前記サスティンパルスの総数が求められたときに輝度制限設定が終了したことを示す輝度制限設定終了信号を生成する輝度制限設定終了信号生成手段と、
前記パネル駆動手段において前記Ｎ個のサブフィールド各々による一連の駆動が終了する度に駆動終了信号を送出する駆動終了信号生成手段と、
前記垂直同期信号が検出されてから、前記サブフィールドデータ生成終了信号、前記輝度制限設定終了信号、前記駆動終了信号及び前記垂直同期検出信号各々の内で最も時間的に後方で生成された信号のタイミングに同期させて、前記Ｎ個のサブフィールド各々による一連の駆動を開始させるべく前記パネル駆動手段を制御する駆動制御手段と、を有することを特徴とするプラズマディスプレイ装置。
【請求項２】
前記Ｎ個のサブフィールド各々による一連の駆動に費やされる時間は、前記垂直同期信号の検出周期よりも短いことを特徴とする請求項１記載のプラズマディスプレイ装置。
【請求項３】
各画素を担う放電セルの複数がマトリクス状に配列されているプラズマディスプレイパネルを、入力映像信号における単位表示期間毎にＮ（Ｎ：２以上の整数）個のサブフィールド各々にて階調駆動するプラズマディスプレイ装置であって、
前記入力映像信号に基づき前記サブフィールド各々において前記放電セルを点灯モード及び消灯モードの内のいずれの状態に設定させるのかを示すサブフィールドデータを生成するサブフィールドデータ生成手段と、
前記サブフィールド各々において、前記サブフィールドデータに応じて前記放電セル各々を前記点灯モード又は前記消灯モードの状態に設定すると共に、前記サブフィールドの輝度重みに対応した回数だけ繰り返しサスティンパルスを前記放電セル各々に印加することにより前記点灯モードの状態にある放電セルのみをサスティン放電させるパネル駆動手段と、
前記入力映像信号中から垂直同期信号を検出する度に垂直同期検出信号を生成する同期検出手段と、
前記サブフィールドデータ生成手段により前記放電セルの全てに対応した前記サブフィールドデータの生成が終了したときにサブフィールドデータ生成終了信号を生成するサブフィールドデータ生成終了信号生成手段と、
前記パネル駆動手段において前記Ｎ個のサブフィールド各々による一連の駆動が終了する度に駆動終了信号を送出する駆動終了信号生成手段と、
前記垂直同期信号が検出されてから、前記サブフィールドデータ生成終了信号、前記駆動終了信号及び前記垂直同期検出信号各々の内で最も時間的に後方で生成された信号のタイミングに同期させて、前記Ｎ個のサブフィールド各々による一連の駆動を開始させるべく前記パネル駆動手段を制御する駆動制御手段と、を有することを特徴とするプラズマディスプレイ装置。
【請求項４】
前記Ｎ個のサブフィールド各々による一連の駆動に費やされる時間は、前記垂直同期信号の検出周期よりも短いことを特徴とする請求項３記載のプラズマディスプレイ装置。
【請求項５】
各画素を担う放電セルの複数がマトリクス状に配列されているプラズマディスプレイパネルを、入力映像信号における単位表示期間毎にＮ（Ｎ：２以上の整数）個のサブフィールド各々にて階調駆動するプラズマディスプレイ装置であって、
前記入力映像信号に基づき前記サブフィールド各々において前記放電セルを点灯モード及び消灯モードの内のいずれの状態に設定させるのかを示すサブフィールドデータを生成するサブフィールドデータ生成手段と、
前記サブフィールド各々において、前記サブフィールドデータに応じて前記放電セル各々を前記点灯モード又は前記消灯モードの状態に設定すると共に、前記サブフィールドの輝度重みに対応した回数だけ繰り返しサスティンパルスを前記放電セル各々に印加することにより前記点灯モードの状態にある放電セルのみをサスティン放電させるパネル駆動手段と、
前記サブフィールドデータに基づき前記単位表示期間内で前記放電セルに繰り返し印加すべき前記サスティンパルスの総数を求める輝度制限手段と、
前記入力映像信号中から垂直同期信号を検出する度に垂直同期検出信号を生成する同期検出手段と、
前記輝度制限手段により前記サスティンパルスの総数が求められたときに輝度制限設定が終了したことを示す輝度制限設定終了信号を生成する輝度制限設定終了信号生成手段と、
前記パネル駆動手段において前記Ｎ個のサブフィールド各々による一連の駆動が終了する度に駆動終了信号を送出する駆動終了信号生成手段と、
前記垂直同期信号が検出されてから、前記輝度制限設定終了信号、前記駆動終了信号及び前記垂直同期検出信号各々の内で最も時間的に後方で生成された信号のタイミングに同期させて、前記Ｎ個のサブフィールド各々による一連の駆動を開始させるべく前記パネル駆動手段を制御する駆動制御手段と、を有することを特徴とするプラズマディスプレイ装置。
【請求項６】
前記Ｎ個のサブフィールド各々による一連の駆動に費やされる時間は、前記垂直同期信号の検出周期よりも短いことを特徴とする請求項５記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置に関する。
【背景技術】
【０００２】
現在、薄型平面の表示パネルとしてプラズマディスプレイパネル（以下、ＰＤＰと称する）を搭載したプラズマディスプレイ装置が知られている。ＰＤＰには、各表示ラインに対応した複数の行電極と、画面上下方向に夫々伸張する複数の列電極とが互いに交叉して配置されている。この際、各行電極と列電極との交叉部に、放電ガスが封入された放電空間を備えた放電セルが形成されている。
【０００３】
プラズマディスプレイ装置では、かかるＰＤＰに対してサブフィールド法に基づく駆動を実施することにより、入力映像信号に対応した各種中間輝度を表現するようにしている。
【０００４】
サブフィールド法に基づく駆動では、１フレームの表示期間を、図１（ａ）に示す如き、夫々に異なる発光期間が割り当てられているＮ個のサブフィールドＳＦ１〜ＳＦ（Ｎ）に夫々分割し、各サブフィールドＳＦ毎に、以下の如きアドレス行程及びサスティン行程を順次実行する。
【０００５】
すなわち、アドレス行程では、行電極各々に対して順次択一的に走査パルスを印加しつつ、入力映像信号に対応した画素データパルスを１表示ライン分ずつ順次列電極に印加することにより、放電セル各々を選択的にアドレス放電させて夫々を点灯モード及び消灯モードの内の一方の状態に設定する。次に、サスティン行程では、点灯モードに設定されている放電セルのみを、そのサブフィールドに割り当てられている発光期間に亘り繰り返しサスティン放電させ、このサスティン放電に伴う発光状態を維持させる。かかる駆動により、１フィールド又は１フレーム表示期間内のサブフィールド各々において生起されたサスティン放電の合計期間に対応した中間輝度が視覚される。
【０００６】
又、近年、このようなプラズマディスプレイ装置をパーソナルコンピュータのディスプレイとして用いるべく、垂直同期周波数が異なる各種映像信号に対応可能としたプラズマディスプレイ装置が提案された（例えば、特許文献１参照）。かかるプラズマディスプレイ装置では、入力映像信号における垂直同期周波数に応じて各サブフィールドで生起させるべきサスティン放電の回数、或いは走査ライン数を変更することにより、各種の垂直同期周波数に追従させた適切な画像表示を実現するようにしている。
【０００７】
ここで、プラズマディスプレイ装置においては、入力映像信号を１フレーム分毎に一旦メモリに取り込んでから、そのフレームに対応した画像を表示させるべき上記サブフィールド法に基づく駆動を実施するようにしている。よって、映像信号が１フレーム分供給されてから、その１フレーム分の映像信号に基づく画像を表示すべき駆動（ＳＦ１〜ＳＦ（Ｎ））が為されるまでには、図１（ａ）に示す如く、少なくとも１フレーム分の遅延が生じる。
【０００８】
従って、例えば図１（ｂ）に示す如く入力映像信号の垂直同期周波数が時点ＴＱにて高い周波数に切り替わり、それ故に１フレーム分の周期Ｔａがこの周期Ｔａよりも短い周期Ｔｂに切り替わった場合には、時点ＴＱの直前の第３画像フレームに対応した駆動は、時点ＴＱ直後の２フレーム分の周期（２・Ｔｂ）内において実施されることになる。これにより、第３画像フレームに基づく駆動（ＳＦ１〜ＳＦ（Ｎ））の終了後には図１（ｂ）に示す如きブランク期間ＢＬが生じてしまうと共に、時点ＴＱ直後の第４画像フレームに対する駆動が欠落してしまう。
【０００９】
よって、入力映像信号の垂直同期周波数が高い周波数に切り替わる場合には、その切り替わり時点において表示画像に乱れが生じるという問題があった。
【特許文献１】特開平１０−２１４０５９号
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、画像の乱れを生じさせることなく、入力映像信号の垂直同期周波数の切り替えに対応することが可能なプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
請求項１記載によるプラズマディスプレイ装置は、各画素を担う放電セルの複数がマトリクス状に配列されているプラズマディスプレイパネルを、入力映像信号における単位表示期間毎にＮ（Ｎ：２以上の整数）個のサブフィールド各々にて階調駆動するプラズマディスプレイ装置であって、前記入力映像信号に基づき前記サブフィールド各々において前記放電セルを点灯モード及び消灯モードの内のいずれの状態に設定させるのかを示すサブフィールドデータを生成するサブフィールドデータ生成手段と、前記サブフィールド各々において、前記サブフィールドデータに応じて前記放電セル各々を前記点灯モード又は前記消灯モードの状態に設定すると共に、前記サブフィールドの輝度重みに対応した回数だけ繰り返しサスティンパルスを前記放電セル各々に印加することにより前記点灯モードの状態にある放電セルのみをサスティン放電させるパネル駆動手段と、前記入力映像信号によって表される画像の平均輝度に基づき前記単位表示期間内で前記放電セルに繰り返し印加すべき前記サスティンパルスの総数を求める輝度制限手段と、前記入力映像信号中から垂直同期信号を検出する度に垂直同期検出信号を生成する同期検出手段と、前記サブフィールドデータ生成手段により前記放電セルの全てに対応した前記サブフィールドデータの生成が終了したときにサブフィールドデータ生成終了信号を生成するサブフィールドデータ生成終了信号生成手段と、前記輝度制限手段により前記サスティンパルスの総数が求められたときに輝度制限設定が終了したことを示す輝度制限設定終了信号を生成する輝度制限設定終了信号生成手段と、前記パネル駆動手段において前記Ｎ個のサブフィールド各々による一連の駆動が終了する度に駆動終了信号を送出する駆動終了信号生成手段と、前記垂直同期信号が検出されてから、前記サブフィールドデータ生成終了信号、前記輝度制限設定終了信号、前記駆動終了信号及び前記垂直同期検出信号各々の内で最も時間的に後方で生成された信号のタイミングに同期させて、前記Ｎ個のサブフィールド各々による一連の駆動を開始させるべく前記パネル駆動手段を制御する駆動制御手段と、を有する。
【００１２】
又、請求項３記載によるプラズマディスプレイ装置は、各画素を担う放電セルの複数がマトリクス状に配列されているプラズマディスプレイパネルを、入力映像信号における単位表示期間毎にＮ（Ｎ：２以上の整数）個のサブフィールド各々にて階調駆動するプラズマディスプレイ装置であって、前記入力映像信号に基づき前記サブフィールド各々において前記放電セルを点灯モード及び消灯モードの内のいずれの状態に設定させるのかを示すサブフィールドデータを生成するサブフィールドデータ生成手段と、前記サブフィールド各々において、前記サブフィールドデータに応じて前記放電セル各々を前記点灯モード又は前記消灯モードの状態に設定すると共に、前記サブフィールドの輝度重みに対応した回数だけ繰り返しサスティンパルスを前記放電セル各々に印加することにより前記点灯モードの状態にある放電セルのみをサスティン放電させるパネル駆動手段と、前記入力映像信号中から垂直同期信号を検出する度に垂直同期検出信号を生成する同期検出手段と、前記サブフィールドデータ生成手段により前記放電セルの全てに対応した前記サブフィールドデータの生成が終了したときにサブフィールドデータ生成終了信号を生成するサブフィールドデータ生成終了信号生成手段と、前記パネル駆動手段において前記Ｎ個のサブフィールド各々による一連の駆動が終了する度に駆動終了信号を送出する駆動終了信号生成手段と、前記垂直同期信号が検出されてから、前記サブフィールドデータ生成終了信号、前記駆動終了信号及び前記垂直同期検出信号各々の内で最も時間的に後方で生成された信号のタイミングに同期させて、前記Ｎ個のサブフィールド各々による一連の駆動を開始させるべく前記パネル駆動手段を制御する駆動制御手段と、を有する。
【００１３】
又、請求項５記載によるプラズマディスプレイ装置は、各画素を担う放電セルの複数がマトリクス状に配列されているプラズマディスプレイパネルを、入力映像信号における単位表示期間毎にＮ（Ｎ：２以上の整数）個のサブフィールド各々にて階調駆動するプラズマディスプレイ装置であって、前記入力映像信号に基づき前記サブフィールド各々において前記放電セルを点灯モード及び消灯モードの内のいずれの状態に設定させるのかを示すサブフィールドデータを生成するサブフィールドデータ生成手段と、前記サブフィールド各々において、前記サブフィールドデータに応じて前記放電セル各々を前記点灯モード又は前記消灯モードの状態に設定すると共に、前記サブフィールドの輝度重みに対応した回数だけ繰り返しサスティンパルスを前記放電セル各々に印加することにより前記点灯モードの状態にある放電セルのみをサスティン放電させるパネル駆動手段と、前記サブフィールドデータに基づき前記単位表示期間内で前記放電セルに繰り返し印加すべき前記サスティンパルスの総数を求める輝度制限手段と、前記入力映像信号中から垂直同期信号を検出する度に垂直同期検出信号を生成する同期検出手段と、前記輝度制限手段により前記サスティンパルスの総数が求められたときに輝度制限設定が終了したことを示す輝度制限設定終了信号を生成する輝度制限設定終了信号生成手段と、前記パネル駆動手段において前記Ｎ個のサブフィールド各々による一連の駆動が終了する度に駆動終了信号を送出する駆動終了信号生成手段と、前記垂直同期信号が検出されてから、前記輝度制限設定終了信号、前記駆動終了信号及び前記垂直同期検出信号各々の内で最も時間的に後方で生成された信号のタイミングに同期させて、前記Ｎ個のサブフィールド各々による一連の駆動を開始させるべく前記パネル駆動手段を制御する駆動制御手段と、を有する。
【発明を実施するための最良の形態】
【００１４】
本発明によるプラズマディスプレイ装置においては、入力映像信号中から垂直同期信号が検出されてから、サブフィールドデータ生成終了信号、輝度制限設定終了信号、駆動終了信号、及び垂直同期信号各々の内で最も時間的に後方で生成された信号のタイミングに同期させて、Ｎ個のサブフィールド各々による一連の駆動を開始させる。この際、上記サブフィールドデータ生成終了信号は、サブフィールド各々において放電セルを点灯モード及び消灯モードの内のいずれの状態に設定させるのかを示すサブフィールドデータを生成するにあたり、全ての放電セルに対応したサブフィールドデータが生成されたときに送出される信号である。又、上記輝度制限設定終了信号は、入力映像信号に基づき単位表示期間内において各放電セルに繰り返し印加すべき前記サスティンパルスの総数が求められたときに送出される信号である。又、上記駆動終了信号は、Ｎ個のサブフィールド各々による一連の駆動が終了した時点で送出される信号である。
【００１５】
尚、入力映像信号中から垂直同期信号が検出されてから、サブフィールドデータ生成終了信号、駆動終了信号及び垂直同期信号各々の内で最も時間的に後方で生成された信号のタイミングに同期させて、Ｎ個のサブフィールド各々による一連の駆動を開始させるようにしても良い。
【００１６】
又、入力映像信号中から垂直同期信号が検出されてから、輝度制限設定終了信号、駆動終了信号、及び垂直同期信号各々の内で最も時間的に後方で生成された信号のタイミングに同期させて、Ｎ個のサブフィールド各々による一連の駆動を開始させるようにしても良い。
【００１７】
かかる構成によれば、入力映像信号における各フレーム毎の垂直同期信号のタイミングに拘わらず、Ｎ個のサブフィールド各々による一連の駆動動作が終わり次第、直ちに次の画像フレームに対するＮ個のサブフィールド各々による一連の駆動動作が開始されるようになる。よって、入力映像信号の垂直同期周波数が高い周波数に切り替わった際においても、ブランク期間や画像フレームの欠落を生じさせることなく、画像の乱れを抑制させた表示が為されるようになる。
【実施例１】
【００１８】
図２は、本発明によるプラズマディスプレイ装置の構成を示す図である。
【００１９】
図２に示すように、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ１０、Ａ／Ｄ変換器１、ＡＢＬ（Automatically Brightness Limit）制御回路２、ＳＦ（サブフィールド）データ生成回路３、ＳＦメモリ４、同期検出回路５、駆動設定終了判定回路６、駆動制御回路２０、アドレスドライバ６０、Ｘ電極ドライバ７０及びＹ電極ドライバ８０から構成される。
【００２０】
プラズマディスプレイパネルとしてのＰＤＰ１０は、放電ガスが封入されている放電空間を挟んで対向配置された前面透明基板及び背面基板（図示せぬ）を備えている。前面透明基板上には２次元画面の横方向（水平方向）に夫々伸張して配列された行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnが形成されている。これら行電極Ｘ1〜Ｘn及びＹ1〜Ｙnは、夫々一対の行電極Ｘi及びＹi(ｉ：1〜n)にて、ＰＤＰ１０における第１〜第ｎ表示ラインを担っている。背面基板上には、行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙn各々と交叉するように、２次元表示画面の縦方向（垂直方向）に夫々伸張して配列された列電極Ｄ1〜Ｄmが形成されている。上記放電空間を含む各行電極対（Ｘ、Ｙ）と列電極Ｄとの交叉部に、画素としての放電セル（表示セル）Ｐが形成される構造となっている。すなわち、ＰＤＰ１０には、第１行・第１列の放電セルＰ(1,1)〜第ｎ行・第ｍ列の放電セルＰ(n,m)からなる（ｎ×ｍ）個の放電セルＰがマトリクス状に配列されているのである。
【００２１】
Ａ／Ｄ変換器１は、入力映像信号ＶＤを各画素（放電セルＰ）毎にその輝度レベルを例えば８ビットで表す画素データＰＤに変換して順次、ＡＢＬ制御回路２及びＳＦデータ生成回路３に供給する。
【００２２】
ＡＢＬ制御回路２は、各画素毎の画素データＰＤに基づき１フレーム分毎の各画素の平均輝度を求め、この平均輝度に基づいて、１フィールド又は１フレーム表示期間内において印加すべきサスティンパルスの総数を算出する。例えば、ＡＢＬ制御回路２には、かかる平均輝度に基づき、その平均輝度に対応した最適なサスティンパルス総数を算出するためのＡＢＬ演算処理部が設けられている。ＡＢＬ制御回路２は、このＡＢＬ演算処理部によって算出されたサスティンパルス総数を表すＳＵＳパルス総数信号ＳＰＮを駆動制御回路２０に供給する。尚、かかるＡＢＬ演算処理では、上記平均輝度が高くなるほど、小なるサスティンパルス総数が算出される。ここで、サスティンパルス総数が少ないほどＰＤＰ１０から放射される表示光の最大輝度が低下し、それに伴い電力消費量も低下する。すなわち、ＡＢＬ演算処理によれば、入力映像信号によって表される画像が高輝度であるほど、実際にＰＤＰ１０において表示される画像の輝度レベルを抑えた表示が為されるようになる。
【００２３】
更に、ＡＢＬ制御回路２は、各フレーム毎に、そのフレームの平均輝度に対する上記ＡＢＬ演算処理が終了する度に、ＡＢＬ設定処理が終了した旨を表すＡＢＬ設定終了信号ＥＤABLを駆動設定終了判定回路６に供給する。
【００２４】
ＳＦデータ生成回路３は、各画素毎の画素データＰＤに対して、先ず、誤差拡散処理及びディザ処理等からなる多階調化処理を施して多階調化画素データを得る。例えば、誤差拡散処理では、画素データＰＤの上位ビット群を表示データ、残りの下位ビット群を誤差データと捉え、周辺画素各々に対応した画素データにおける上記誤差データを重み付け加算したものを、上記表示データに反映させることにより誤差拡散処理画素データを得る。又、ディザ処理では、互いに隣接する複数の画素からなる画素群毎に、各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算し、その加算結果中の所定の上位ビット群を多階調化画素データとして得る。そして、ＳＦデータ生成回路３は、上記多階調化画素データに基づき、図３に示す如き１フィールド又は１フレーム表示期間（以下、単位表示期間と称する）毎のＮ個（Ｎ：整数）のサブフィールドＳＦ１〜ＳＦ（Ｎ）各々で、放電セルＰを点灯及び消灯モードの内のいずれの状態に設定するのかを各ビット桁毎に示すＳＦデータＧＤを生成し、順次、ＳＦメモリ４に供給する。
【００２５】
ＳＦメモリ４は、ＳＦデータ生成回路３から供給された各画素毎のＳＦデータＧＤ各々を順次書き込む。この際、ＳＦメモリ４は、１フレーム分のＳＦデータＧＤの書き込みが終了する度に、ＰＤＰ１０の全ての放電セルＰ各々に対応したＳＦデータＧＤの生成が終了した旨を表すＳＦデータ生成終了信号ＥＤSFを駆動設定終了判定回路６に供給する。又、ＳＦメモリ４は、１フレーム分の書き込みが終了した後、駆動制御回路２０から供給された読出指令信号ＲＤに応じて、以下の如き読み出し動作を行う。すなわち、ＳＦメモリ４は、サブフィールドＳＦ１〜ＳＦ（Ｎ）各々において、各画素毎のＳＦデータＧＤ中から、そのサブフィールドに対応したビット桁を分離して読み出し、夫々をアドレスデータビットＤＢとしてアドレスドライバ６０に供給する。
【００２６】
同期検出回路５は、入力映像信号ＶＤ中から垂直同期信号を検出する度に垂直同期検出信号ＶSYNCを駆動設定終了判定回路６に供給する。
【００２７】
駆動設定終了判定回路６は、上記垂直同期検出信号ＶSYNCが供給される度に以下の如き処理を行う。
【００２８】
すなわち、先ず、駆動設定終了判定回路６は、この垂直同期検出信号ＶSYNCが供給されてから、ＳＦデータ生成終了信号ＥＤSF、ＡＢＬ設定終了信号ＥＤABL、駆動終了信号ＧEND（後述する）及び、次の垂直同期検出信号ＶSYNCを夫々１回だけ検出し、これら信号の内で最も時間的に後方に位置する信号のタイミング（時点）を駆動設定終了タイミングとする。次に、駆動設定終了判定回路６は、かかる駆動設定終了タイミングで、図３に示す如き発光駆動シーケンスに従った１フィールド（１フレーム）分の駆動を開始させるべき駆動開始指令信号ＧSTを駆動制御回路２０に供給する。
【００２９】
駆動制御回路２０は、かかる駆動開始指令信号ＧSTに応じて、図３に示す如き発光駆動シーケンスに従ってＰＤＰ１０を駆動させるべき各種駆動制御信号をアドレスドライバ６０、Ｘ電極ドライバ７０及びＹ電極ドライバ８０からなるパネルドライバに供給する。すなわち、駆動制御回路２０は、図３に示す如き単位表示期間内の先頭のサブフィールドＳＦ１では、リセット行程Ｒ、選択書込アドレス行程ＷW及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。又、サブフィールドＳＦ２〜ＳＦ（Ｎ）各々では、駆動制御回路２０は、選択消去アドレス行程ＷD及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給するのである。
【００３０】
又、駆動制御回路２０は、かかる駆動開始指令信号ＧSTに応じて、サブフィールドＳＦ１の選択書込アドレス行程ＷW、ＳＦ２〜ＳＦ（Ｎ）各々の選択消去アドレス行程ＷDにおいて、ＳＦメモリ４から、そのサブフィールドに対応したアドレスデータビットＤＢの  読み出し動作を開始させるべき読出指令信号ＲＤをＳＦメモリ４に供給する。更に、駆動制御回路２０は、図３に示すサブフィールドＳＦ１〜ＳＦ（Ｎ）各々に予め割り当てられている輝度重みに従って、上記ＳＵＳパルス総数信号ＳＰＮにて示されるサスティンパルス総数をＳＦ１〜ＳＦ（Ｎ）各々に分配することにより、各サブフィールドＳＦのサスティン行程Ｉで印加すべきサスティンパルスの印加回数を求める。駆動制御回路２０は、その印加回数をＳＦ１〜ＳＦ（Ｎ）各々毎に示すＳＵＳパルス数信号ＳＵをＸ電極ドライバ７０及びＹ電極ドライバ８０の各々に供給する。
【００３１】
そして、駆動制御回路２０は、図３に示す如きサブフィールドＳＦ１〜ＳＦ（Ｎ）各々による一連の駆動動作が終了する度に、その旨を示す駆動終了信号ＧENDを駆動設定終了判定回路６に供給する。尚、Ｎ個のサブフィールドＳＦ１〜ＳＦ（Ｎ）各々による一連の駆動に費やされる時間は、上記垂直同期検出信号ＶSYNCの検出周期よりも短い。
【００３２】
パネルドライバ（アドレスドライバ６０、Ｘ電極ドライバ７０及びＹ電極ドライバ８０）は、駆動制御回路２０から供給された各種制御信号に応じた駆動パルスを生成してＰＤＰ１０の列電極Ｄ、行電極Ｘ及びＹに供給する。
【００３３】
先ず、先頭のサブフィールドＳＦ１のリセット行程Ｒでは、Ｘ電極ドライバ７０及びＹ電極ドライバ８０が、リセットパルスを全ての行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnに印加する。かかるリセットパルスの印加に応じて、全ての放電セルＰ内においてリセット放電が生起され、各放電セルＰ内に残留していた壁電荷が消滅する。これにより、全ての放電セルＰは消灯モードの状態に初期化される。
【００３４】
サブフィールドＳＦ１の選択書込アドレス行程ＷWでは、アドレスドライバ６０が、ＳＦメモリ４から供給されたアドレスデータビットＤＢの論理レベルに対応したピーク電圧を有する画素データパルスを生成する。例えば、アドレスドライバ６０は、アドレスデータビットＤＢが論理レベル１である場合には高電圧、論理レベル０である場合には低電圧の画素データパルスを生成し、かかる画素データパルスを１表示ライン分（ｍ個）ずつ列電極Ｄ1〜Ｄmに印加する。すなわち、アドレスドライバ６０は、先ず、第１表示ラインに対応したｍ個の画素データパルスを夫々列電極Ｄ1〜Ｄmに同時に印加し、次に、第２表示ラインに対応したｍ個の画素データパルスを夫々列電極Ｄ1〜Ｄmに同時に印加し、次に、第３表示ラインに対応したｍ個の画素データパルスを夫々列電極Ｄ1〜Ｄmに同時に印加して行く。以降、同様にして第４〜第ｎ表示ラインに夫々対応したｍ個の画素データパルスを１表示ライン分ずつ順次、列電極Ｄ1〜Ｄmに印加して行くのである。更に、ＳＦ１の選択書込アドレス行程ＷWでは、Ｙ電極ドライバ８０が、各表示ライン毎の画素データパルス群の印加タイミングと同一タイミングにて、走査パルスを行電極Ｙ1〜Ｙnへと順次印加して行く。この際、走査パルスが印加された行電極と、高電圧の画素データパルスが印加された列電極との交叉部の放電セルＰにのみ選択的に書込アドレス放電が生起され、その放電セルＰ内に所定量の壁電荷が形成される。つまり、かかる書込アドレス放電により、この放電セルＰは点灯モードに設定される。一方、走査パルスが印加された行電極と、低電圧の画素データパルスが印加された列電極との交叉部の放電セルＰには上述した如き書込アドレス放電は生起されず、この放電セルＰはその直前までの状態、つまり消灯モードの状態を維持する。
【００３５】
サブフィールドＳＦ２〜ＳＦ（Ｎ）各々の選択消去アドレス行程ＷDでは、アドレスドライバ６０が、ＳＦメモリ４から供給されたアドレスデータビットＤＢの論理レベルに対応したピーク電圧を有する画素データパルスを生成する。例えば、アドレスドライバ６０は、アドレスデータビットＤＢが論理レベル１である場合には高電圧、論理レベル０である場合には低電圧の画素データパルスを生成し、かかる画素データパルスを１表示ライン分（ｍ個）ずつ列電極Ｄ1〜Ｄmに印加する。すなわち、アドレスドライバ６０は、先ず、第１表示ラインに対応したｍ個の画素データパルスを夫々列電極Ｄ1〜Ｄmに同時に印加し、次に、第２表示ラインに対応したｍ個の画素データパルスを夫々列電極Ｄ1〜Ｄmに同時に印加し、次に、第３表示ラインに対応したｍ個の画素データパルスを夫々列電極Ｄ1〜Ｄmに同時に印加して行く。以降、同様にして第４〜第ｎ表示ラインに夫々対応したｍ個の画素データパルスを１表示ライン分ずつ順次、列電極Ｄ1〜Ｄmに印加して行くのである。更に、ＳＦ２〜ＳＦ（Ｎ）各々の選択消去アドレス行程ＷDでは、Ｙ電極ドライバ８０が、各表示ライン毎の画素データパルス群の印加タイミングと同一タイミングにて、走査パルスを行電極Ｙ1〜Ｙnへと順次印加して行く。この際、走査パルスが印加された行電極と、高電圧の画素データパルスが印加された列電極との交叉部の放電セルＰにのみ選択的に消去アドレス放電が生起され、その放電セルＰ内に残留していた壁電荷が消滅する。つまり、かかる消去アドレス放電により、この放電セルＰは消灯モードに設定される。一方、走査パルスが印加された行電極と、低電圧の画素データパルスが印加された列電極との交叉部の放電セルＰには上述した如き消去アドレス放電は生起されず、この放電セルＰはその直前までの状態（点灯モード又は消灯モード）を維持する。
【００３６】
サブフィールドＳＦ１〜ＳＦ(N)各々のサスティン行程Ｉでは、Ｘ電極ドライバ７０及びＹ電極ドライバ８０が、そのサブフィールドに対応したＳＵＳパルス数信号ＳＵにて示されている回数分だけ、行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して交互に繰り返しサスティンパルスを印加する。かかるサスティンパルスの印加により、壁電荷が残留したままとなっている放電セルＰ、すなわち点灯モードの状態にある放電セルＰのみが、このサスティンパルスが印加される度にサスティン放電し、そのサスティン放電に伴う発光状態を維持する。
【００３７】
かかる駆動によれば、単位表示期間内において放電セルＰを消灯モードの状態から点灯モードの状態に遷移させることが可能な機会は、ＳＦ１の選択書込アドレス行程ＷWだけである。よって、図４に示すように、輝度レベル０を表現する第１階調を除き、必ず、先頭のサブフィールドＳＦ１において放電セルＰ内で書込アドレス放電が生起され（二重丸にて示す）、この放電セルＰは点灯モードに設定される。その後、サブフィールドＳＦ２〜ＳＦ（Ｎ）各々の内の１のサブフィールドの選択消去アドレス行程ＷOのみで選択消去アドレス放電が生起され（黒丸にて示す）、それ以降、最後尾のサブフィールドＳＦ（Ｎ）までの間に亘り消灯モードの状態を維持することになる。つまり、放電セルＰは、先頭サブフィールドＳＦ１から表現すべき中間輝度に対応した分だけ連続したサブフィールドＳＦ各々（白丸にて示す）で点灯モードに設定され、各ＳＦのサスティン行程Ｉにてサスティン放電に伴う発光を繰り返し生起する。この際、単位表示期間内において生起されたサスティン放電の総数に対応した輝度が視覚される。すなわち、Ｎ個のサブフィールドによれば、図４に示す如き（Ｎ＋１）種類の発光パターンに基づく（Ｎ＋１）階調分の中間輝度が表現される。
【００３８】
ここで、図１に示されるプラズマディスプレイ装置では、各単位表示期間毎に、図３に示す如きＳＦ１〜ＳＦ（Ｎ）による一連の駆動を実施するにあたり、その駆動開始タイミングを上記ＳＦデータ生成終了信号ＥＤSF、ＡＢＬ設定終了信号ＥＤABL、駆動終了信号ＧEND及び垂直同期検出信号ＶSYNCによって決定している。
【００３９】
図５は、入力映像信号における１フレーム（単位表示期間）毎のＳＦデータ生成終了信号ＥＤSF、ＡＢＬ設定終了信号ＥＤABL、駆動終了信号ＧEND及び垂直同期検出信号ＶSYNC各々のタイミングと、各フレーム毎の駆動動作の開始タイミングとを示す図である。
【００４０】
先ず、入力映像信号ＶＤにおける各フレームの先頭部には垂直同期信号が重畳されているので、同期検出回路５は、入力映像信号ＶＤ中からこの垂直同期信号を検出する度に、図５に示す如くその電圧がパルス状に変化する垂直同期検出信号ＶSYNCを駆動設定終了判定回路６に供給する。
【００４１】
ここで、１フレーム分の入力映像信号ＶＤの全てがＡ／Ｄ変換器１及びＳＦデータ生成回路３によって各画素毎のＳＦデータＧＤに変換されてこれが順次、ＳＦメモリ４に書き込まれると、ＳＦメモリ４は、１フレーム分の全てのＳＦデータＧＤの書込が終了する度に、図５に示す如くその電圧がパルス状に変化するＳＦデータ生成終了信号ＥＤSFを駆動設定終了判定回路６に供給する。
【００４２】
更に、この間、ＡＢＬ制御回路２は、１フレーム分の入力映像信号ＶＤ（画素データＰＤ）に対する上記ＡＢＬ演算処理が終了する度に、図５に示す如くその電圧がパルス状に変化するＡＢＬ設定終了信号ＥＤABLを駆動設定終了判定回路６に供給する。
【００４３】
又、駆動制御回路２０は、各フレーム毎に、その１フレーム分の映像信号に基づく画像を表示させるべき駆動、つまり図３に示されるＳＦ１〜ＳＦ（Ｎ）による一連の駆動が終了する度に、図５に示す如くその電圧がパルス状に変化する駆動終了信号ＧENDを駆動設定終了判定回路６に供給する。
【００４４】
駆動設定終了判定回路６は、上記垂直同期検出信号ＶSYNCにおける電圧レベルが低電圧から高電圧に推移する立ち上りエッジ部を検出する度に、以下の如き処理を行う。
【００４５】
先ず、駆動設定終了判定回路６は、垂直同期検出信号ＶSYNCの立ち上りエッジ部を検出する度に、ＳＦデータ生成終了信号ＥＤSF、ＡＢＬ設定終了信号ＥＤABL、及び駆動終了信号ＧEND各々の立ち上りエッジ部、並びにこの垂直同期検出信号ＶSYNCにおける次の立ち上りエッジ部を夫々１回ずつ検出する。そして、これら信号の内で最も時間的に後方に位置する信号の検出タイミング（時点）を駆動設定終了タイミングとする。
【００４６】
例えば図５では、駆動設定終了判定回路６は、一点鎖線で囲まれた領域毎に、ＳＦデータ生成終了信号ＥＤSF、ＡＢＬ設定終了信号ＥＤABL、駆動終了信号ＧEND及び垂直同期検出信号ＶSYNC各々の立ち上りエッジ部の内で最も時間的に後方に位置する立ち上りエッジ部を検出する。この際、最も時間的に後方に位置する立ち上りエッジ部は、垂直同期検出信号ＶSYNCの立ち上りエッジ部であるので、このタイミングを駆動設定終了タイミングとする。そして、駆動設定終了判定回路６は、かかる駆動設定終了タイミングにて、図３に示す如き発光駆動シーケンスに従った１フィールド（１フレーム）分の駆動を開始させるべき駆動開始指令信号ＧSTを駆動制御回路２０に供給する。かかる駆動開始指令信号ＧSTに応じて、駆動制御回路２０は、図３に示す如きサブフィールドＳＦ１〜ＳＦ（Ｎ）による一連の駆動を開始する。これにより、１フレーム前に供給された映像信号ＶＤに基づく１フレーム分の画像をＰＤＰ１０に表示させるべき階調駆動が為される。例えば、図５に示す如く１フレーム分の単位表示期間毎に、第１画像フレーム、第２画像フレーム、第３画像フレームに夫々対応した映像信号ＶＤが順次供給される場合には、第２画像フレームに対応した映像信号ＶＤが供給されている間において、第１画像フレームに基づく画像を表示させるべき階調駆動が為されるのである。
【００４７】
次に、映像信号ＶＤの垂直同期周波数が高い周波数に切り替わった場合に、その切り替わり時点において為される動作について説明する。
【００４８】
図６は、映像信号ＶＤの垂直同期周波数が時点ＴＱにて高い周波数に切り替わり、それ故に１フレーム分の周期Ｔａが周期Ｔｂ（Ｔａ＞Ｔｂ）に遷移した場合での動作の一例を示す図である。
【００４９】
駆動設定終了判定回路６は、垂直同期検出信号ＶSYNCの立ち上りエッジ部を検出する度に、ＳＦデータ生成終了信号ＥＤSF、ＡＢＬ設定終了信号ＥＤABL、駆動終了信号ＧEND各々の立ち上りエッジ部、並びにこの垂直同期検出信号ＶSYNCにおける次の立ち上りエッジ部を夫々１回ずつ検出する。そして、駆動設定終了判定回路６は、これらの信号の内で最も時間的に後方に位置する立ち上りエッジのタイミング（駆動設定終了タイミング）にて、図３に示す如きサブフィールドＳＦ１〜ＳＦ（Ｎ）各々による一連の駆動動作を開始させるべき駆動開始指令信号ＧSTを駆動制御回路２０に供給する。
【００５０】
すなわち、駆動設定終了判定回路６は、図６において一点鎖線で囲まれた領域毎に、ＥＤSF、ＥＤABL、ＧEND及びＶSYNC各々の立ち上りエッジ部の内で最も時間的に後方に位置する立ち上りエッジ部を検出する。この際、時点ＴＱより前の段階、つまり映像信号ＶＤにおける１フレーム周期がＴａである場合には、必ず、垂直同期検出信号ＶSYNCの立ち上りエッジ部が最も時間的に後方に位置することになる。よって、この垂直同期検出信号ＶSYNCの立ち上りエッジタイミング毎に、サブフィールドＳＦ１〜ＳＦ（Ｎ）各々による一連の駆動動作が開始される。
【００５１】
ところが、映像信号ＶＤにおける１フレーム周期がＴａよりも短いＴｂに切り替わった後では、図６に示す如く、ＥＤSF、ＥＤABL、ＧEND及びＶSYNC各々の立ち上りエッジ部の内で最も時間的に後方に位置する立ち上りエッジ部は、駆動終了信号ＧENDとなる。よって、映像信号ＶＤにおける１フレーム周期がＴａよりも短いＴｂに切り替わる時点ＴＱ以降、駆動設定終了判定回路６は、駆動終了信号ＧENDの立ち上りエッジタイミング毎に、サブフィールドＳＦ１〜ＳＦ（Ｎ）各々による一連の駆動動作を開始させる。
【００５２】
すなわち、映像信号ＶＤにおける垂直同期周波数が一定である期間中は、図６に示す如き一点鎖線にて囲まれた領域内のＳＦデータ生成終了信号ＥＤSF、ＡＢＬ設定終了信号ＥＤABL、駆動終了信号ＧEND及び垂直同期検出信号ＶSYNCの内のＶSYNCのエッジタイミングにて、 サブフィールドＳＦ１〜ＳＦ（Ｎ）による一連の駆動動作を開始させる。
【００５３】
一方、映像信号ＶＤにおける垂直同期周波数が高い周波数に切り替わった場合には、駆動終了信号ＧENDのエッジタイミングにて、サブフィールドＳＦ１〜ＳＦ（Ｎ）各々による一連の駆動動作を開始させるのである。これにより、入力映像信号における各フレーム毎の垂直同期信号のタイミングに拘わらず、サブフィールドＳＦ１〜ＳＦ（Ｎ）による一連の駆動動作が終わり次第、次の画像フレームに対するＳＦ１〜ＳＦ（Ｎ）による一連の駆動動作が開始されるようになる。
【００５４】
よって、図１に示すプラズマディスプレイ装置によれば、入力映像信号（ＶＤ）の垂直同期周波数が高い周波数に切り替わった際において、図１（ｂ）に示す如きブランク期間ＢＬ及び画像フレームの欠落を生じさせることなく、画像の乱れを抑制させた表示が為されるようになる。
【００５５】
尚、図２に示される実施例においては、入力映像信号ＶＤから垂直同期信号を検出しているが、入力映像信号ＶＤに対してフレームレートコンバート処理等を施して、その垂直同期周波数を他の周波数に変換する場合には、その変換後の映像信号における垂直同期信号を、垂直同期検出信号ＶSYNCとして検出するようにしても良い。
【実施例２】
【００５６】
図７は、本発明による他の実施例によるプラズマディスプレイ装置の構成を示す図である。
【００５７】
図７に示すプラズマディスプレイ装置は、ＡＢＬ制御回路２に代わりＳＦ構築回路１２、ＳＦデータ生成回路３に代わりＳＦデータ生成回路１３、駆動設定終了判定回路６に代わり駆動設定終了判定回路１６、駆動制御回路２０に代わり駆動制御回路１２０を採用した点を除く他の構成は、図２に示されるものと同一である。よって、以下に、ＳＦ構築回路１２、ＳＦデータ生成回路１３、駆動設定終了判定回路１６、及び駆動制御回路１２０を中心にしてその動作を説明する。
【００５８】
ＳＦ構築回路１２は、各画素毎の画素データＰＤによって表される１フレーム分毎の画像の平均輝度レベルを求め、この平均輝度レベルに応じて、図３に示す如き発光駆動シーケンスを構築する為の各種パラメータデータを生成する。すなわち、先ず、ＳＦ構築回路１２は、かかる平均輝度レベルに応じて、図３に示す如き単位表示期間内で印加すべきサスティンパルスの総数を算出する。例えば、ＳＦ構築回路１２には、かかる平均輝度に基づき、その平均輝度に対応した最適なサスティンパルス総数を算出するためのＡＢＬ演算処理部が設けられている。尚、かかるＡＢＬ演算処理では、上記平均輝度が高くなるほど、小なるサスティンパルス総数が求められる。次に、ＳＦ構築回路１２は、かかるサスティンパルス総数に基づき、単位表示期間内において物理的に設けることが可能となる最大のサブフィールド数を求め、これを最終的なサブフィールド総数として示すＳＦ数信号ＳＦＮをＳＦデータ生成回路１３及び駆動制御回路１２０に供給する。次に、ＳＦ構築回路１２は、１フレーム分の画素データＰＤ各々に基づき、入力映像信号ＶＤにて表現可能な輝度範囲内の全ての輝度レベル各々に対して、その輝度レベルで発光することになる画素の総数、つまり頻度を表す輝度頻度データを生成する。ＳＦ構築回路１２は、かかる輝度範囲内において、ＳＦ数信号ＳＦＮにて示される数（Ｎ個）のサブフィールドＳＦ１〜ＳＦ（Ｎ）が夫々担うべき輝度範囲を割り当てる。この際、ＳＦ構築回路１２は、頻度が高い輝度領域に対しては、低い輝度領域に比して割り当てるべきサブフィールドの数を多くする。そして、ＳＦ構築回路１２は、ＳＦ１〜ＳＦ（Ｎ）が夫々担うべき輝度範囲に基づき、ＳＦ１〜ＳＦ（Ｎ）各々のサスティン行程Ｉにおいて各放電セルに繰り返し印加すべきサスティンパルス数を算出し、このサスティンパルス数を各サブフィールド毎に表すＳＵＳパルス数信号ＳＵ１〜ＳＵ(N)を駆動制御回路１２０に供給する。
【００５９】
ＳＦデータ生成回路１３は、図２に示されるＳＦデータ生成回路３と同様に、各画素毎の画素データＰＤに対して誤差拡散処理及びディザ処理等からなる多階調化処理を施して多階調化画素データを得る。そして、ＳＦデータ生成回路１３は、かかる多階調化画素データに基づき、ＳＦ数信号ＳＦＮにて示されるサブフィールド数（Ｎ個）のサブフィールドＳＦ１〜ＳＦ（Ｎ）各々で放電セルＰを点灯及び消灯モードの内のいずれの状態に設定するのかを表すＳＦデータＧＤを生成し、順次、ＳＦメモリ４に供給する。この際、ＳＦメモリ４は、かかるＳＦデータ生成回路１３から供給された各画素毎のＳＦデータＧＤ各々を順次書き込む。そして、１フレーム分のＳＦデータＧＤの書き込みが終了する度に、ＳＦメモリ４は、ＰＤＰ１０の全ての放電セルＰに対応したＳＦデータＧＤの生成が終了した旨を表すＳＦデータ生成終了信号ＥＤSFを駆動設定終了判定回路１６に供給する。又、ＳＦメモリ４は、１フレーム分の書き込みが終了した後、駆動制御回路１２０から供給された読出指令信号ＲＤに応じて、以下の如き読み出し動作を行う。すなわち、ＳＦメモリ４は、サブフィールドＳＦ１〜ＳＦ（Ｎ）各々において、各画素毎のＳＦデータＧＤ中から、そのサブフィールドに対応したビット桁を分離して読み出し、夫々をアドレスデータビットＤＢとしてアドレスドライバ６０に供給する。
【００６０】
駆動設定終了判定回路１６は、同期検出回路５から垂直同期検出信号ＶSYNCが供給される度に以下の如き処理を行う。
【００６１】
すなわち、先ず、駆動設定終了判定回路１６は、この垂直同期検出信号ＶSYNCが供給されてから、ＳＦデータ生成終了信号ＥＤSF、駆動終了信号ＧEND及び次の垂直同期検出信号ＶSYNCを夫々１回だけ検出し、これら信号の内で最も時間的に後方に位置する信号のタイミング（時点）を駆動設定終了タイミングとする。次に、駆動設定終了判定回路１６は、かかる駆動設定終了タイミングで、図３に示す如き発光駆動シーケンスに従った１フィールド（１フレーム）分の駆動を開始させるべき駆動開始指令信号ＧSTを駆動制御回路１２０に供給する。
【００６２】
駆動制御回路１２０は、かかる駆動開始指令信号ＧSTに応じて、上記ＳＦ数信号ＳＦＮ及びＳＵＳパルス数信号ＳＵ１〜ＳＵ(N)に基づく図３に示す如き発光駆動シーケンスに従ってＰＤＰ１０を駆動させるべき各種駆動制御信号をアドレスドライバ６０、Ｘ電極ドライバ７０及びＹ電極ドライバ８０からなるパネルドライバに供給する。
【００６３】
すなわち、駆動制御回路１２０は、図３に示す如き単位表示期間内の先頭のサブフィールドＳＦ１では、リセット行程Ｒ、選択書込アドレス行程ＷW及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。又、サブフィールドＳＦ２〜ＳＦ（Ｎ）各々では、駆動制御回路１２０は、選択消去アドレス行程ＷD及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給するのである。この際、駆動制御回路１２０は、サブフィールドＳＦ１〜ＳＦ（Ｎ）各々のサスティン行程Ｉにおいて、そのサブフィールドＳＦに対応したＳＵＳパルス数信号ＳＵにて示される数だけ繰り返しサスティンパルスを放電セル各々に印加させるべき制御信号をＸ電極ドライバ７０及びＹ電極ドライバ８０に供給する。更に、駆動制御回路１２０は、かかる駆動開始指令信号ＧSTに応じて、サブフィールドＳＦ１の選択書込アドレス行程ＷW、ＳＦ２〜ＳＦ（Ｎ）各々の選択消去アドレス行程ＷDにおいて、そのサブフィールドに対応したアドレスデータビットＤＢの読み出し動作を開始させるべき読出指令信号ＲＤをＳＦメモリ４に供給する。
【００６４】
そして、駆動制御回路１２０は、図３に示す如きサブフィールドＳＦ１〜ＳＦ（Ｎ）各々による一連の駆動動作が終了する度に、その旨を示す駆動終了信号ＧENDを駆動設定終了判定回路１６に供給する。尚、Ｎ個のサブフィールドＳＦ１〜ＳＦ（Ｎ）各々による一連の駆動に費やされる時間は、同期検出回路５にて生成された垂直同期検出信号ＶSYNCの検出周期よりも短い。
【００６５】
パネルドライバは、駆動制御回路１２０から供給された各種制御信号に応じて、図３に示すリセット行程Ｒ、選択書込アドレス行程ＷW、選択消去アドレス行程ＷD及びサスティン行程Ｉ各々で各種駆動パルス（リセットパルス、画素データパルス、走査パルス、サスティンパルス）を生成してＰＤＰ１０の列電極Ｄ、行電極Ｘ及びＹに供給する。
【００６６】
尚、かかる駆動パルスの印加によって為される駆動動作は図２に示されるプラズマディスプレイ装置の場合と同一である。
【００６７】
よって、かかる駆動によれば、図４に示すように、輝度レベル０を表現する第１階調を除き、必ず、先頭のサブフィールドＳＦ１において放電セルＰ内で書込アドレス放電が生起され（二重丸にて示す）、この放電セルＰは点灯モードに設定される。その後、サブフィールドＳＦ２〜ＳＦ（Ｎ）各々の内の１のサブフィールドの選択消去アドレス行程ＷOのみで選択消去アドレス放電が生起され（黒丸にて示す）、それ以降、最後尾のサブフィールドＳＦ（Ｎ）までの間に亘り消灯モードの状態を維持することになる。つまり、放電セルＰは、先頭サブフィールドＳＦ１から表現すべき中間輝度に対応した分だけ連続したサブフィールドＳＦ各々（白丸にて示す）で点灯モードに設定され、各ＳＦのサスティン行程Ｉにてサスティン放電に伴う発光を繰り返し生起する。この際、単位表示期間内において生起されたサスティン放電の総数に対応した輝度が視覚される。すなわち、上記ＳＦ数信号ＳＦＮにて示されるＮ個のサブフィールドによれば、図４に示す如き（Ｎ＋１）種類の発光パターンに基づく（Ｎ＋１）階調分の中間輝度が表現される。
【００６８】
ここで、図７に示されるプラズマディスプレイ装置では、各単位表示期間毎に、図３に示す如きＳＦ１〜ＳＦ（Ｎ）による一連の駆動を実施するにあたり、その駆動開始タイミングを上記ＳＦデータ生成終了信号ＥＤSF、駆動終了信号ＧEND及び垂直同期検出信号ＶSYNCによって決定している。
【００６９】
図８は、入力映像信号における１フレーム（単位表示期間）毎のＳＦデータ生成終了信号ＥＤSF、駆動終了信号ＧEND及び垂直同期検出信号ＶSYNC各々のタイミングと、各フレーム毎の駆動動作の開始タイミングとを示す図である。
【００７０】
先ず、入力映像信号ＶＤにおける各フレームの先頭部には垂直同期信号が重畳されているので、同期検出回路５は、入力映像信号ＶＤ中からこの垂直同期信号を検出する度に、図８に示す如くその電圧がパルス状に変化する垂直同期検出信号ＶSYNCを駆動設定終了判定回路１６に供給する。この間、入力映像信号ＶＤに基づく各画素毎のＳＦデータＧＤが順次、ＳＦメモリ４に書き込まれる。この際、ＳＦメモリ４は、１フレーム分の全てのＳＦデータＧＤの書込が終了する度に、図８に示す如くその電圧がパルス状に変化するＳＦデータ生成終了信号ＥＤSFを駆動設定終了判定回路１６に供給する。
【００７１】
ここで、駆動制御回路１２０は、各フレーム毎に、その１フレーム分の映像信号に基づく画像を表示させるべき駆動、つまり図３に示されるＳＦ１〜ＳＦ（Ｎ）による一連の駆動が終了する度に、図８に示す如くその電圧がパルス状に変化する駆動終了信号ＧENDを駆動設定終了判定回路１６に供給する。
【００７２】
駆動設定終了判定回路１６は、上記垂直同期検出信号ＶSYNCにおける電圧レベルが低電圧から高電圧に推移する立ち上りエッジ部を検出する度に、以下の如き処理を行う。
【００７３】
先ず、駆動設定終了判定回路１６は、垂直同期検出信号ＶSYNCの立ち上りエッジ部を検出する度に、ＳＦデータ生成終了信号ＥＤSF及び駆動終了信号ＧEND各々の立ち上りエッジ部、並びにこの垂直同期検出信号ＶSYNCにおける次の立ち上りエッジ部を夫々１回ずつ検出する。そして、これら信号の内で最も時間的に後方に位置する信号の検出タイミング（時点）を駆動設定終了タイミングとする。
【００７４】
例えば図８では、駆動設定終了判定回路１６は、一点鎖線で囲まれた領域毎に、ＳＦデータ生成終了信号ＥＤSF、駆動終了信号ＧEND及び垂直同期検出信号ＶSYNC各々の立ち上りエッジ部の内で最も時間的に後方に位置する立ち上りエッジ部を検出する。この際、最も時間的に後方に位置する立ち上りエッジ部は、垂直同期検出信号ＶSYNCの立ち上りエッジ部であるので、このタイミングを駆動設定終了タイミングとする。そして、駆動設定終了判定回路１６は、かかる駆動設定終了タイミングにて、図３に示す如き発光駆動シーケンスに従った１フィールド（１フレーム）分の駆動を開始させるべき駆動開始指令信号ＧSTを駆動制御回路１２０に供給する。かかる駆動開始指令信号ＧSTに応じて、駆動制御回路１２０は、図３に示す如きサブフィールドＳＦ１〜ＳＦ（Ｎ）による一連の駆動を開始する。これにより、１フレーム前に供給された映像信号ＶＤに基づく１フレーム分の画像をＰＤＰ１０に表示させるべき階調駆動が為される。例えば、図８に示す如く１フレーム分の単位表示期間毎に、第１画像フレーム、第２画像フレーム、第３画像フレームに夫々対応した映像信号ＶＤが順次供給される場合には、第２画像フレームに対応した映像信号ＶＤが供給されている間において、第１画像フレームに基づく画像を表示させるべき階調駆動が為されるのである。
【００７５】
次に、映像信号ＶＤの垂直同期周波数が高い周波数に切り替わった場合に、その切り替わり時点において為される動作について説明する。
【００７６】
図９は、映像信号ＶＤの垂直同期周波数が時点ＴＱにて高い周波数に切り替わり、それ故に１フレーム分の周期Ｔａが周期Ｔｂ（Ｔａ＞Ｔｂ）に遷移した場合での動作の一例を示す図である。
【００７７】
駆動設定終了判定回路１６は、垂直同期検出信号ＶSYNCの立ち上りエッジ部を検出する度に、ＳＦデータ生成終了信号ＥＤSF、駆動終了信号ＧEND各々の立ち上りエッジ部、並びにこの垂直同期検出信号ＶSYNCにおける次の立ち上りエッジ部を夫々１回ずつ検出する。そして、駆動設定終了判定回路１６は、これらの信号の内で最も時間的に後方に位置する立ち上りエッジのタイミング（駆動設定終了タイミング）にて、図３に示す如きサブフィールドＳＦ１〜ＳＦ（Ｎ）各々による一連の駆動動作を開始させるべき駆動開始指令信号ＧSTを駆動制御回路１２０に供給する。
【００７８】
すなわち、駆動設定終了判定回路１６は、図９において一点鎖線で囲まれた領域毎に、ＥＤSF、ＧEND及びＶSYNC各々の立ち上りエッジ部の内で最も時間的に後方に位置する立ち上りエッジ部を検出する。この際、時点ＴＱより前の段階、つまり映像信号ＶＤにおける１フレーム周期がＴａである場合には、必ず、垂直同期検出信号ＶSYNCの立ち上りエッジ部が最も時間的に後方に位置することになる。よって、この垂直同期検出信号ＶSYNCの立ち上りエッジタイミング毎に、サブフィールドＳＦ１〜ＳＦ（Ｎ）各々による一連の駆動動作が開始される。
【００７９】
ところが、映像信号ＶＤにおける１フレーム周期がＴａよりも短いＴｂに切り替わった後では、図９に示す如く、ＥＤSF、ＧEND及びＶSYNC各々の立ち上りエッジ部の内で最も時間的に後方に位置する立ち上りエッジ部は、駆動終了信号ＧENDとなる。よって、映像信号ＶＤにおける１フレーム周期がＴａよりも短いＴｂに切り替わる時点ＴＱ以降、駆動設定終了判定回路１６は、駆動終了信号ＧENDの立ち上りエッジタイミング毎に、サブフィールドＳＦ１〜ＳＦ（Ｎ）各々による一連の駆動動作を開始させる。
【００８０】
すなわち、映像信号ＶＤにおける垂直同期周波数が一定である期間中は、図８に示す如き一点鎖線にて囲まれた領域内のＳＦデータ生成終了信号ＥＤSF、駆動終了信号ＧEND及び垂直同期検出信号ＶSYNCの内のＶSYNCのエッジタイミングにて、 サブフィールドＳＦ１〜ＳＦ（Ｎ）による一連の駆動動作を開始させる。
【００８１】
一方、映像信号ＶＤにおける垂直同期周波数が高い周波数に切り替わった場合には、駆動終了信号ＧENDのエッジタイミングにて、サブフィールドＳＦ１〜ＳＦ（Ｎ）各々による一連の駆動動作を開始させるのである。これにより、入力映像信号における各フレーム毎の垂直同期信号のタイミングに拘わらず、サブフィールドＳＦ１〜ＳＦ（Ｎ）による一連の駆動動作が終わり次第、次の画像フレームに対するＳＦ１〜ＳＦ（Ｎ）による一連の駆動動作が開始されるようになる。
【００８２】
よって、図７に示すプラズマディスプレイ装置によれば、入力映像信号（ＶＤ）の垂直同期周波数が高い周波数に切り替わった際において、図１（ｂ）に示す如きブランク期間ＢＬ及び画像フレームの欠落を生じさせることなく、画像の乱れを抑制させた表示が為されるようになる。
【実施例３】
【００８３】
図１０は、本発明による他の実施例によるプラズマディスプレイ装置の構成を示す図である。
【００８４】
図１０に示すプラズマディスプレイ装置は、図２に示すＡＢＬ制御回路２に代わりＡＢＬ制御回路２２、ＳＦメモリ４に代わりＳＦメモリ１４、駆動設定終了判定回路６に代わり駆動設定終了判定回路２６を採用した点を除く他の構成は、図２に示されるものと同一である。よって、以下に、ＳＦメモリ１４、ＡＢＬ制御回路２２及び駆動設定終了判定回路２６を中心にしてその動作を説明する。
【００８５】
ＡＢＬ制御回路２２は、ＳＦデータ生成回路３にて生成された各画素毎のＳＦデータＧＤに基づき１フレーム分毎の各画素の平均輝度を求め、この平均輝度に基づいて、単位表示期間内において各放電セルに繰り返し印加すべきサスティンパルスの総数を算出する。例えば、ＡＢＬ制御回路２２には、かかる平均輝度に基づき、その平均輝度に対応した最適なサスティンパルス総数を算出するためのＡＢＬ演算処理部が設けられている。ＡＢＬ制御回路２２は、このＡＢＬ演算処理部によって算出されたサスティンパルス総数を表すＳＵＳパルス総数信号ＳＰＮを駆動制御回路２０に供給する。尚、かかるＡＢＬ演算処理では、上記平均輝度が高くなるほど、小なるサスティンパルス総数が算出される。ここで、サスティンパルス総数が少ないほどＰＤＰ１０から放射される表示光の最大輝度が低下し、それに伴い電力消費量も低下する。すなわち、ＡＢＬ演算処理によれば、入力映像信号によって表される画像が高輝度であるほど、実際にＰＤＰ１０において表示される画像の輝度レベルを抑えた表示が為されるようになる。
【００８６】
更に、ＡＢＬ制御回路２２は、各フレーム毎に、そのフレームの平均輝度に対する上記ＡＢＬ演算処理が終了する度に、ＡＢＬ設定処理が終了した旨を表すＡＢＬ設定終了信号ＥＤABLを駆動設定終了判定回路２６に供給する。
【００８７】
ＳＦメモリ１４は、ＳＦデータ生成回路３にて生成された各画素毎のＳＦデータＧＤ各々を順次書き込む。そして、１フレーム（又は１フィールド）分のＳＦデータＧＤの書き込みが終了した後、ＳＦメモリ１４は、駆動制御回路２０から供給された読出指令信号ＲＤに応じて、以下の如き読み出し動作を行う。すなわち、ＳＦメモリ４は、サブフィールドＳＦ１〜ＳＦ（Ｎ）各々において、各画素毎のＳＦデータＧＤ中から、そのサブフィールドに対応したビット桁を分離して読み出し、夫々をアドレスデータビットＤＢとしてアドレスドライバ６０に供給する。
【００８８】
駆動設定終了判定回路２６は、同期検出回路５から垂直同期検出信号ＶSYNCが供給される度に以下の如き処理を行う。
【００８９】
すなわち、先ず、駆動設定終了判定回路２６は、この垂直同期検出信号ＶSYNCが供給されてから、ＡＢＬ設定終了信号ＥＤABL、駆動終了信号ＧEND及び、次の垂直同期検出信号ＶSYNCを夫々１回だけ検出し、これら信号の内で最も時間的に後方に位置する信号のタイミング（時点）を駆動設定終了タイミングとする。次に、駆動設定終了判定回路２６は、かかる駆動設定終了タイミングで、図３に示す如き発光駆動シーケンスに従った１フィールド（１フレーム）分の駆動を開始させるべき駆動開始指令信号ＧSTを駆動制御回路２０に供給する。
【００９０】
駆動制御回路２０は、かかる駆動開始指令信号ＧSTに応じて、図３に示す如き発光駆動シーケンスに従ってＰＤＰ１０を駆動させるべき各種駆動制御信号をアドレスドライバ６０、Ｘ電極ドライバ７０及びＹ電極ドライバ８０からなるパネルドライバに供給する。
【００９１】
すなわち、駆動制御回路２０は、図３に示す如き単位表示期間内の先頭のサブフィールドＳＦ１では、リセット行程Ｒ、選択書込アドレス行程ＷW及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。又、サブフィールドＳＦ２〜ＳＦ（Ｎ）各々では、駆動制御回路２０は、選択消去アドレス行程ＷD及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給するのである。この際、駆動制御回路２０は、サブフィールドＳＦ１〜ＳＦ（Ｎ）各々のサスティン行程Ｉにおいて、そのサブフィールドＳＦの輝度重みに対応した数だけ繰り返しサスティンパルスを放電セル各々に印加させるべき制御信号をＸ電極ドライバ７０及びＹ電極ドライバ８０に供給する。更に、駆動制御回路２０は、かかる駆動開始指令信号ＧSTに応じて、サブフィールドＳＦ１の選択書込アドレス行程ＷW、ＳＦ２〜ＳＦ（Ｎ）各々の選択消去アドレス行程ＷDにおいて、そのサブフィールドに対応したアドレスデータビットＤＢの読み出し動作を開始させるべき読出指令信号ＲＤをＳＦメモリ１４に供給する。
【００９２】
そして、駆動制御回路２０は、図３に示す如きサブフィールドＳＦ１〜ＳＦ（Ｎ）各々による一連の駆動動作が終了する度に、その旨を示す駆動終了信号ＧENDを駆動設定終了判定回路２６に供給する。尚、Ｎ個のサブフィールドＳＦ１〜ＳＦ（Ｎ）各々による一連の駆動に費やされる時間は、同期検出回路５において生成された垂直同期検出信号ＶSYNCの検出周期よりも短い。
【００９３】
パネルドライバは、駆動制御回路２０から供給された各種制御信号に応じて、図３に示すリセット行程Ｒ、選択書込アドレス行程ＷW、選択消去アドレス行程ＷD及びサスティン行程Ｉ各々で各種駆動パルス（リセットパルス、画素データパルス、走査パルス、サスティンパルス）を生成してＰＤＰ１０の列電極Ｄ、行電極Ｘ及びＹに供給する。
【００９４】
尚、かかる駆動パルスの印加によって為される駆動動作は図２に示されるプラズマディスプレイ装置の場合と同一である。
【００９５】
よって、かかる駆動によれば、図４に示すように、輝度レベル０を表現する第１階調を除き、必ず、先頭のサブフィールドＳＦ１において放電セルＰ内で書込アドレス放電が生起され（二重丸にて示す）、この放電セルＰは点灯モードに設定される。その後、サブフィールドＳＦ２〜ＳＦ（Ｎ）各々の内の１のサブフィールドの選択消去アドレス行程ＷOのみで選択消去アドレス放電が生起され（黒丸にて示す）、それ以降、最後尾のサブフィールドＳＦ（Ｎ）までの間に亘り消灯モードの状態を維持することになる。つまり、放電セルＰは、先頭サブフィールドＳＦ１から表現すべき中間輝度に対応した分だけ連続したサブフィールドＳＦ各々（白丸にて示す）で点灯モードに設定され、各ＳＦのサスティン行程Ｉにてサスティン放電に伴う発光を繰り返し生起する。この際、単位表示期間内において生起されたサスティン放電の総数に対応した輝度が視覚される。すなわち、Ｎ個のサブフィールドによれば、図４に示す如き（Ｎ＋１）種類の発光パターンに基づく（Ｎ＋１）階調分の中間輝度が表現される。
【００９６】
ここで、図１０に示されるプラズマディスプレイ装置では、各単位表示期間毎に、図３に示す如きＳＦ１〜ＳＦ（Ｎ）による一連の駆動を実施するにあたり、その駆動開始タイミングをＡＢＬ設定終了信号ＥＤABL、駆動終了信号ＧEND及び垂直同期検出信号ＶSYNCによって決定している。
【００９７】
図１１は、入力映像信号における１フレーム（単位表示期間）毎のＡＢＬ設定終了信号ＥＤABL、駆動終了信号ＧEND及び垂直同期検出信号ＶSYNC各々のタイミングと、各フレーム毎の駆動動作の開始タイミングとを示す図である。
【００９８】
先ず、入力映像信号ＶＤにおける各フレームの先頭部には垂直同期信号が重畳されているので、同期検出回路５は、入力映像信号ＶＤ中からこの垂直同期信号を検出する度に、図５に示す如くその電圧がパルス状に変化する垂直同期検出信号ＶSYNCを駆動設定終了判定回路２６に供給する。
【００９９】
更に、この間、ＡＢＬ制御回路２２は、１フレーム分のＳＦデータＧＤに基づくＡＢＬ演算処理が終了する度に、図１１に示す如くその電圧がパルス状に変化するＡＢＬ設定終了信号ＥＤABLを駆動設定終了判定回路２６に供給する。
【０１００】
駆動制御回路２０は、各フレーム毎に、その１フレーム分の映像信号に基づく画像を表示させるべき駆動、つまり図３に示されるＳＦ１〜ＳＦ（Ｎ）による一連の駆動が終了する度に、図１１に示す如くその電圧がパルス状に変化する駆動終了信号ＧENDを駆動設定終了判定回路２６に供給する。
【０１０１】
駆動設定終了判定回路２６は、上記垂直同期検出信号ＶSYNCにおける電圧レベルが低電圧から高電圧に推移する立ち上りエッジ部を検出する度に、以下の如き処理を行う。
【０１０２】
先ず、駆動設定終了判定回路２６は、垂直同期検出信号ＶSYNCの立ち上りエッジ部を検出する度に、ＡＢＬ設定終了信号ＥＤABL及び駆動終了信号ＧEND各々の立ち上りエッジ部、並びにこの垂直同期検出信号ＶSYNCにおける次の立ち上りエッジ部を夫々１回ずつ検出する。そして、これら信号の内で最も時間的に後方に位置する信号の検出タイミング（時点）を駆動設定終了タイミングとする。
【０１０３】
例えば図１１では、駆動設定終了判定回路２６は、一点鎖線で囲まれた領域毎に、ＡＢＬ設定終了信号ＥＤABL、駆動終了信号ＧEND及び垂直同期検出信号ＶSYNC各々の立ち上りエッジ部の内で最も時間的に後方に位置する立ち上りエッジ部を検出する。この際、最も時間的に後方に位置する立ち上りエッジ部は、垂直同期検出信号ＶSYNCの立ち上りエッジ部であるので、このタイミングを駆動設定終了タイミングとする。そして、駆動設定終了判定回路２６は、かかる駆動設定終了タイミングにて、図３に示す如き発光駆動シーケンスに従った１フィールド（１フレーム）分の駆動を開始させるべき駆動開始指令信号ＧSTを駆動制御回路２０に供給する。かかる駆動開始指令信号ＧSTに応じて、駆動制御回路２０は、図３に示す如きサブフィールドＳＦ１〜ＳＦ（Ｎ）による一連の駆動を開始する。これにより、１フレーム前に供給された映像信号ＶＤに基づく１フレーム分の画像をＰＤＰ１０に表示させるべき階調駆動が為される。例えば、図１１に示す如く１フレーム分の単位表示期間毎に、第１画像フレーム、第２画像フレーム、第３画像フレームに夫々対応した映像信号ＶＤが順次供給される場合には、第２画像フレームに対応した映像信号ＶＤが供給されている間において、第１画像フレームに基づく画像を表示させるべき階調駆動が為されるのである。
【０１０４】
次に、映像信号ＶＤの垂直同期周波数が高い周波数に切り替わった場合に、その切り替わり時点において為される動作について説明する。
【０１０５】
図１２は、映像信号ＶＤの垂直同期周波数が時点ＴＱにて高い周波数に切り替わり、それ故に１フレーム分の周期Ｔａが周期Ｔｂ（Ｔａ＞Ｔｂ）に遷移した場合での動作の一例を示す図である。
【０１０６】
この際、駆動設定終了判定回路２６は、垂直同期検出信号ＶSYNCの立ち上りエッジ部を検出する度に、ＡＢＬ設定終了信号ＥＤABL、駆動終了信号ＧEND各々の立ち上りエッジ部、並びにこの垂直同期検出信号ＶSYNCにおける次の立ち上りエッジ部を夫々１回ずつ検出する。そして、駆動設定終了判定回路２６は、これらの信号の内で最も時間的に後方に位置する立ち上りエッジのタイミング（駆動設定終了タイミング）にて、図３に示す如きサブフィールドＳＦ１〜ＳＦ（Ｎ）各々による一連の駆動動作を開始させるべき駆動開始指令信号ＧSTを駆動制御回路２０に供給する。
【０１０７】
すなわち、駆動設定終了判定回路２６は、図１２において一点鎖線で囲まれた領域毎に、ＥＤABL、ＧEND及びＶSYNC各々の立ち上りエッジ部の内で最も時間的に後方に位置する立ち上りエッジ部を検出する。この際、時点ＴＱより前の段階、つまり映像信号ＶＤにおける１フレーム周期がＴａである場合には、必ず、垂直同期検出信号ＶSYNCの立ち上りエッジ部が最も時間的に後方に位置することになる。よって、この垂直同期検出信号ＶSYNCの立ち上りエッジタイミング毎に、サブフィールドＳＦ１〜ＳＦ（Ｎ）各々による一連の駆動動作が開始される。
【０１０８】
ところが、映像信号ＶＤにおける１フレーム周期がＴａよりも短いＴｂに切り替わった後では、図１２に示す如く、ＥＤABL、ＧEND及びＶSYNC各々の立ち上りエッジ部の内で最も時間的に後方に位置する立ち上りエッジ部は、駆動終了信号ＧENDとなる。よって、映像信号ＶＤにおける１フレーム周期がＴａよりも短いＴｂに切り替わる時点ＴＱ以降、駆動設定終了判定回路２６は、駆動終了信号ＧENDの立ち上りエッジタイミング毎に、サブフィールドＳＦ１〜ＳＦ（Ｎ）各々による一連の駆動動作を開始させる。
【０１０９】
すなわち、映像信号ＶＤにおける垂直同期周波数が一定である期間中は、図１１に示す如き一点鎖線にて囲まれた領域内のＡＢＬ設定終了信号ＥＤABL、駆動終了信号ＧEND及び垂直同期検出信号ＶSYNCの内のＶSYNCのエッジタイミングにて、 サブフィールドＳＦ１〜ＳＦ（Ｎ）による一連の駆動動作を開始させる。
【０１１０】
一方、映像信号ＶＤにおける垂直同期周波数が高い周波数に切り替わった場合には、駆動終了信号ＧENDのエッジタイミングにて、サブフィールドＳＦ１〜ＳＦ（Ｎ）各々による一連の駆動動作を開始させるのである。これにより、入力映像信号における各フレーム毎の垂直同期信号のタイミングに拘わらず、サブフィールドＳＦ１〜ＳＦ（Ｎ）による一連の駆動動作が終わり次第、次の画像フレームに対するＳＦ１〜ＳＦ（Ｎ）による一連の駆動動作が開始されるようになる。
【０１１１】
よって、図１０に示すプラズマディスプレイ装置によれば、入力映像信号（ＶＤ）の垂直同期周波数が高い周波数に切り替わった際において、図１（ｂ）に示す如きブランク期間ＢＬ及び画像フレームの欠落を生じさせることなく、画像の乱れを抑制させた表示が為されるようになる。
【０１１２】
ところで、上記ＳＦデータ生成終了信号ＥＤSF、ＡＢＬ設定終了信号ＥＤABL、駆動終了信号ＧEND及び垂直同期検出信号ＶSYNC各々の内、ＥＤSF、ＥＤABL及びＶSYNC各々は入力映像信号ＶＤに基づいて生成されるものである為、略１００％の確率で駆動設定終了判定回路（６、１６、２６）に供給される。しかしながら、駆動終了信号ＧENDに関しては、上述した如き駆動制御回路（２０、１２０）による処理過程で自己生成されるものである為、その処理に不具合が生じると駆動終了信号ＧENDの送出が為されなくなり、駆動設定終了判定回路（６、１６、２６）の動作がロックしてしまう。
【０１１３】
そこで、このような状況に備えて、駆動設定終了判定回路（６、１６、２６）では、以下の如き処理を行うようにしても良い。
【０１１４】
すなわち、駆動設定終了判定回路（６、１６、２６）は、駆動終了信号ＧENDを検出することが出来ない状態で、垂直同期検出信号ＶSYNC、ＳＦデータ生成終了信号ＥＤSF、ＡＢＬ設定終了信号ＥＤABLを夫々連続して所定回数に亘り検出した場合、或いは所定期間に亘り駆動終了信号ＧENDを検出することが出来ない状態が継続した場合には、異常有りと判断する。この際、駆動設定終了判定回路（６、１６、２６）は、前述した如き処理を実施する過程で生成した内容を初期化する。そして、駆動設定終了判定回路（６、１６、２６）は、この初期化終了後に最初に供給された１フレーム分の映像信号ＶＤの先頭部において検出された垂直同期検出信号ＶSYNCに同期させて、ＳＦ１〜ＳＦ（Ｎ）による一連の駆動を開始させるべき駆動開始指令信号ＧSTを駆動制御回路（２０、１２０）に供給する。
【図面の簡単な説明】
【０１１５】
【図１】従来のプラズマディスプレイ装置において、入力映像信号の垂直同期周波数が一定である場合及び高い周波数に切り替わった場合各々での各フレーム毎の駆動形態を表す図である。
【図２】本発明によるプラズマディスプレイ装置の概略構成を示す図である。
【図３】図１に示されるプラズマディスプレイ装置における発光駆動シーケンスの一例を示す図である。
【図４】図１に示されるプラズマディスプレイ装置における各階調毎の発光パターンの一例を示す図である。
【図５】図１に示されるプラズマディスプレイ装置において、入力映像信号ＶＤの垂直同期周波数が一定である場合に生成される垂直同期検出信号ＶSYNC、ＳＦデータ生成終了信号ＥＤSF、ＡＢＬ設定終了信号ＥＤABL及び駆動終了信号ＧEND各々と、各フレーム毎の駆動形態とを表す図である。
【図６】図１に示されるプラズマディスプレイ装置において、入力映像信号ＶＤの垂直同期周波数が高い周波数に切り替わる際に生成される垂直同期検出信号ＶSYNC、ＳＦデータ生成終了信号ＥＤSF、ＡＢＬ設定終了信号ＥＤABL及び駆動終了信号ＧEND各々と、各フレーム毎の駆動形態とを表す図である。
【図７】本発明によるプラズマディスプレイ装置の他の構成を示す図である。
【図８】図７に示されるプラズマディスプレイ装置において、入力映像信号ＶＤの垂直同期周波数が一定である場合に生成される垂直同期検出信号ＶSYNC、ＳＦデータ生成終了信号ＥＤSF及び駆動終了信号ＧEND各々と、各フレーム毎の駆動形態とを表す図である。
【図９】図７に示されるプラズマディスプレイ装置において、入力映像信号ＶＤの垂直同期周波数が高い周波数に切り替わる際に生成される垂直同期検出信号ＶSYNC、ＳＦデータ生成終了信号ＥＤSF及び駆動終了信号ＧEND各々と、各フレーム毎の駆動形態とを表す図である。
【図１０】本発明によるプラズマディスプレイ装置の他の構成を示す図である。
【図１１】図１０に示されるプラズマディスプレイ装置において、入力映像信号ＶＤの垂直同期周波数が一定である場合に生成される垂直同期検出信号ＶSYNC、ＡＢＬ設定終了信号ＥＤABL及び駆動終了信号ＧEND各々と、各フレーム毎の駆動形態とを表す図である。
【図１２】図１に示されるプラズマディスプレイ装置において、入力映像信号ＶＤの垂直同期周波数が高い周波数に切り替わる際に生成される垂直同期検出信号ＶSYNC、ＡＢＬ設定終了信号ＥＤABL及び駆動終了信号ＧEND各々と、各フレーム毎の駆動形態とを表す図である。
【主要部分の符号の説明】
【０１１６】
２,22       ＡＢＬ制御回路
３,13       ＳＦデータ生成回路
４,14       ＳＦメモリ
５          同期検出回路
６,16,26    駆動設定終了判定回路
１０        ＰＤＰ
１２        ＳＦ構築回路
20,120      駆動制御回路
【図１】
2009025697.tif 000003
【図２】
2009025697.tif 000004
【図３】
2009025697.tif 000005
【図４】
2009025697.tif 000006
【図５】
2009025697.tif 000007
【図６】
2009025697.tif 000008
【図７】
2009025697.tif 000009
【図８】
2009025697.tif 000010
【図９】
2009025697.tif 000011
【図１０】
2009025697.tif 000012
【図１１】
2009025697.tif 000013
【図１２】
2009025697.tif 000014