(57)【要約】【課題】ユニット間の接続に必要な信号線の本数を減らして配線コストを下げるとともに、多段接続やケーブル長による信号の変形およびタイミングのずれを低減して、より高い周波数のクロックによるデータ転送にも対応できるようにする。【解決手段】シフトクロックにラッチ信号、ラインアドレスリセット信号および必要に応じて輝度制御信号を重畳して制御信号を一つのクロック信号にまとめるとともに、各表示ユニットごとに次ユニットに対して出力するクロック信号用の波形補正回路を設ける。 【選択図】図１
2009080363.tif 000002
【特許請求の範囲】
【請求項１】
複数配列して表示装置を構成するための表示ユニットであって、シフトレジスタを用いて画像データを順次転送するものにおいて、シフトクロックとラッチ信号およびラインアドレスリセット信号を重畳してなるクロック信号を用いることを特徴とする表示ユニット。
【請求項２】
複数配列して表示装置を構成するための表示ユニットであって、クロック入力信号に同期した位相制御発振器とエッジトリガＲＳフリップフロップによって、クロック出力信号の波形を補正することを特徴とする表示ユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドットマトリクス型表示ユニットに関するものである。
【背景技術】
【０００２】
複数の表示ユニットを連結して構成されるドットマトリクス方式による表示装置においてシフトレジスタを用いて画像データをシリアル伝送する場合、データ信号の他に表示ユニットを制御する信号として、シフトクロック、ラッチ、ラインアドレスリセット、画面全体の明るさを調節する輝度調整等がある。
【０００３】
バッファを介して後段のユニットにクロックを伝達する表示ユニットにおいてはバッファを介する毎にクロック信号のデューティ比が変化して後方のユニットに信号が伝わらなくなり、波形補正を行わなうかクロックの周波数を低く抑える必要があることが知られている。（特開平７−１３４５６２参照）
【０００４】
さらに、接続されるユニットの数やケーブルの長さによって制御信号間にはタイミングのずれが生じるが、クロックのみの波形補正では制御信号間のタイミングのずれまでは補正されない。
【０００５】
単色表示に比べデータ量が多いフルカラー表示を行う場合には、上記理由によりクロックの周波数を上げる事が難しいので、転送速度を確保するためにデータ線の本数を増やす必要があった。
【０００６】
しかし、信号線が多くなるほど信号間の干渉が起こりやすく、線長が長くなるときにはこれを低減するためにツイストケーブルや同軸ケーブルが用いられる場合もあるが、線数が多い場合これらのケーブルは高価である。
【特許文献１】特開平７−１３４５６２
【特許文献２】特開平９−２２２７３
【発明の開示】
【発明が解決しようとする課題】
【０００７】
解決しようとする問題点は、表示ユニット間を繋ぐ信号線の数が多く配線費用が嵩むことと、ユニット数が多い場合やケーブル長が長い場合に信号間の干渉やクロックのデューティー比の変化などで誤動作が起こり易い点である。
【課題を解決するための手段】
【０００８】
本発明は制御信号として、シフトクロックにラッチ信号、ラインアドレスリセット信号、必要に応じて輝度調整信号が重畳されたクロック信号を用い、また、クロック周波数を高くする必要があるときには、そのクロック信号を波形補正して次ユニットへ出力することを主要な特徴とする 。
【発明の効果】
【０００９】
本発明の表示ユニットによれば、ユニット間の接続に必要な信号線が少なく、例えば従来３０対程度のケーブルを必要としていたフルカラー用の表示ユニットを、ＲＧＢデータ各１対ずつとクロックの合計４対のツイストペアケーブルで接続することが可能となり、接続に要する費用が低減できるとともに、制御信号が１本にまとまり、さらにユニットごとにクロックの波形を補正することにより、ユニット数が多い場合でも線長が長い場合でも誤動作が起き難い。
【発明を実施するための最良の形態】
【００１０】
表示ユニット間の接続に必要な信号線の本数を減らし、かつ誤動作を起こし難いという目的を、最小の回路によって実現した。
【実施例１】
【００１１】
図１は、 本発明の表示ユニットにおける信号重畳方式の１実施例であって制御信号として、シフトクロック、ラッチ信号、ラインアドレスリセット信号および輝度調整信号を重畳してなるクロック信号を用いた場合のタイミング図である。
【００１２】
クロック信号において、ラッチ信号は１周期のクロックの中断で表され、アドレスリセット信号は２周期以上のクロックの中断で表される。
【００１３】
輝度調整信号はアドレスリセット信号の幅によって決定される。例えば、アドレスリセット信号が２周期の時に最大の明るさを表し９周期の時に最小の明るさを表すとすれば、最小から最大まで８段階の明るさを制御することができる。
【００１４】
図２は、上記クロック信号を用いたダイナミック点灯方式単色表示ユニットの回路構成の１例である。
【００１５】
位相制御発振器１はクロック入力に同期したシフトクロックを生成する。
【００１６】
計数回路２はシフトクロックの立下り時に、同期リセット入力が”Ｌ”の場合にカウントアップし”Ｈ”の場合にはクリアすることで、クロック入力の中断間隔を計数する。
【００１７】
クロック入力が連続しているときの計数回路２の計数値は０であるが、１周期間クロック入力が中断すると計数値は１となり、シフトレジスタ３に対するラッチ信号とアドレスカウンタ５に対するカウントクロックを出力する。
【００１８】
クロック入力の中断が２周期以上続き計数値が１を超えると、計数回路２はアドレスカウンタ５に対してリセット信号を出力する。
【００１９】
輝度制御回路７は計数回路２が出力するリセット信号の立下り時に計数回路２の計数値を取り込み、その値に応じてラッチ４の出力イネーブルを時分割制御して画面の輝度を調整する。
【００２０】
位相制御発振器１の位相比較器は、クロックが中断中に発振器が位相ずれを起こすことを防ぐため、クロックの最長中断期間（図１の例では９周期）を限度として中断期間中の比較動作を停止することが望ましい。
【００２１】
エッジトリガＲＳフリップフロップ６はクロック入力の立ち上がりで”Ｈ”、シフトクロックの立下りで”Ｌ”となり、デューティー比が５０％に近いクロック信号を生成する。次ユニットへ出力されるデータ信号とクロック出力とはシフトクロックによって同期が取られており、信号間のタイミングのずれが表示ユニットの多段接続によって累積されることも無く、クロック周波数をシフトレジスタまたは位相制御発振器の動作周波数の上限近くまで高くする事ができる。
【００２２】
従来よりもクロックの周波数を上げることが可能になるので、フルカラー表示をする場合にもデータ信号の線数を増やさずに、必要なデータの転送速度を確保することができる。
【産業上の利用可能性】
【００２３】
大型のフルカラー表示装置において特に有用である。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施例を示した表示ユニットのタイミング図である。
【図２】本発明の実施例を示した表示ユニットの構成図である。
【符号の説明】
【００２５】
１    位相制御発信器
２    計数回路
３    シフトレジスタ
４    ラッチ
５    アドレスカウンタ
６    エッジトリガＲＳフリップフロップ
７    輝度制御回路
８    Ｄ型フリップフロップ
９    表示素子
【図１】
2009080363.tif 000003
【図２】
2009080363.tif 000004