(57)【要約】【課題】固体撮像装置において、１つの画素回路により共有される複数の画素の間で、光電変換特性の線形性を一致させることができ、この光電変換特性の線形性の向上により、色潰れの無い鮮明な画像を再現可能とする。【解決手段】電源電圧を昇圧した電源昇圧レベルを供給する電源昇圧ラインと各垂直信号線との間に接続され、垂直信号線を駆動する信号線駆動トランジスタＣｔと、該信号線駆動トランジスタＣｔのゲート電圧を、偶数行の画素から信号電荷を転送するときと、奇数行の画素から信号電荷を読み出すときとで、ＦＤ部の昇圧レベルが一致するよう制御する昇圧制御回路１１０とを備えた。【選択図】図１
2009111533.tif 000002
【特許請求の範囲】
【請求項１】
２次元状に配置された複数の画素と、画素列毎に配置され、各画素列の各画素からの信号電荷を読み出すための垂直信号線とを備えた固体撮像装置であって、
該画素を形成する画素回路を、該画素列方向に並ぶ複数の画素を共有し、該各画素から該信号電荷を電荷蓄積部に転送する、各画素に対応する転送トランジスタを有する複数画素共有の回路構成とし、
各画素行に対応する転送トランジスタを駆動したときの該電荷蓄積部の電位レベルが、該転送トランジスタのゲートと該電荷蓄積部とのカップリング容量と、該垂直信号線と該電荷蓄積部とのカップリング容量とにより、該各画素行間で同一レベルになるよう、該垂直信号線の昇圧電位を制御する昇圧制御回路を備えた固体撮像装置。
【請求項２】
前記画素回路は、Ｎ個（Ｎは自然数）の画素を共有するＮ画素共有回路であって、
該画素回路は、入射光を光電変換するＮ個の光電変換素子と、該光電変換により得られた信号電荷を蓄積する１つの電荷蓄積部と、該各光電変換素子から該信号電荷を該電荷蓄積部に転送するＮ個の転送トランジスタと、ソース側が前記垂直信号線に接続され、ゲートが該電荷蓄積部に接続され、該電荷蓄積部の電位を増幅して該垂直信号線に読み出す１つの増幅トランジスタとを有する請求項１に記載の固体撮像装置。
【請求項３】
前記昇圧制御回路は、電源電圧を昇圧した昇圧電圧に接続され、前記垂直信号線を駆動する信号線駆動トランジスタと、前記信号電荷を前記電荷蓄積部に転送する際に、該信号線駆動トランジスタのゲート電圧を、選択されている画素行が該画素回路におけるいずれの画素に対応する画素行であるかに応じて制御するゲート電圧制御回路とを有する請求項２に記載の固体撮像装置。
【請求項４】
前記画素回路は、列方向に並ぶ２つの画素を共有する２画素共有回路であり、
前記昇圧制御回路は、偶数行の画素から信号電荷を前記電荷蓄積部に転送する際の該電荷蓄積部の電位と、奇数行の画素から信号電荷を該信号電荷蓄積部に転送する際の該電荷蓄積部の電位とが等しくなるよう、該信号電荷を転送する際に、前記垂直信号線の昇圧レベルを制御するものである請求項２に記載の固体撮像装置。
【請求項５】
前記昇圧制御回路は、行アドレスに基づいて、選択されている画素行が偶数行であるか奇数行であるかを判定する行判定部を有し、該判定結果に基づいて前記信号線駆動トランジスタのゲート電圧を制御するものである請求項４に記載の固体撮像装置。
【請求項６】
前記昇圧制御回路は、
外部からの信号により、前記偶数行が選択されたときに設定すべき前記信号線駆動トランジスタのゲート電圧と、前記奇数行が選択されたときに設定すべき前記信号線駆動トランジスタのゲート電圧とを決定し、該決定したゲート電圧を記憶する設定回路を有し、
前記判定結果に基づいて、前記信号線駆動トランジスタのゲート電圧を、該設定回路で決定されたゲート電圧に制御するものである請求項５に記載の固体撮像装置。
【請求項７】
前記画素回路は、列方向に並ぶ第１から第４の画素を共有する４画素共有回路であり、
前記昇圧制御回路は、該第１から第４の各画素から信号電荷を前記電荷蓄積部に転送する際の該電荷蓄積部の電位が同一電位となるよう、該信号電荷を転送する際に、前記垂直信号線の昇圧レベルを制御するものである請求項３に記載の固体撮像装置。
【請求項８】
前記昇圧制御回路は、行アドレスに基づいて、選択されている画素行が、前記画素回路が共有する第１から第４のいずれの画素に対応する画素行であるかを判定する行判定部を有し、該判定結果に基づいて、前記信号線駆動トランジスタのゲート電圧を制御するものである請求項７に記載の固体撮像装置。
【請求項９】
前記昇圧設定回路は、
外部からの信号により、前記第１から第４の各画素に対応する画素行が選択されたときに設定すべき前記信号線駆動トランジスタのゲート電圧をそれぞれ決定し、該決定したゲート電圧を記憶する設定回路を有し、
前記判定結果に基づいて、前記信号線駆動トランジスタのゲート電圧を、該設定回路で設定されているゲート電圧に制御するものである請求項８に記載の固体撮像装置。
【請求項１０】
撮像部を備えた電子情報機器であって、
該撮像部は請求項１〜９のいずれかに記載の固体撮像装置を含むものである電子情報機器。
【請求項１１】
請求項１に記載の固体撮像装置をテストするテスト装置であって、
該固体撮像装置の画素回路における各画素毎に、前記転送トランジスタを駆動したときの前記電荷蓄積部の昇圧レベルを検出して、該画素回路における各画素間での該電荷蓄積部の昇圧レベルの相対的な差を判定する判定部を有し、
該判定部は、該判定結果に基づいて、該画素回路における各画素毎に、該転送トランジスタの駆動時に設定すべき前記垂直信号線の電位レベルを示す信号を、該固体撮像装置の昇圧制御回路に出力するテスト装置。
【請求項１２】
前記固体撮像装置の画素回路は、２画素を共有する２画素共有回路であり、
前記判定部は、偶数行の画素に対応する転送トランジスタを駆動したときの前記電荷蓄積部の昇圧レベルと、奇数行の画素に対応する転送トランジスタを駆動したときの該電荷蓄積部の昇圧レベルとの昇圧レベル差を判定し、該判定結果に基づいて、該画素回路における各画素毎に、該転送トランジスタの駆動時に設定すべき前記垂直信号線の電位レベルを示す信号を、前記固体撮像装置の昇圧制御回路に出力する請求項１１に記載のテスト装置。
【請求項１３】
前記固体撮像装置の画素回路は、４画素を共有する４画素共有回路であり、
前記判定部は、該４画素共有回路の各画素に対応する転送トランジスタを駆動したときの前記電荷蓄積部の昇圧レベルに基づいて、該４画素に対応する該電荷蓄積部の昇圧レベルの相対的な差を判定し、該判定結果に基づいて、該画素回路における各画素毎に、該転送トランジスタの駆動時に設定すべき前記垂直信号線の電位レベルを示す信号を、前記固体撮像装置の昇圧制御回路に出力する請求項１１に記載のテスト装置。
【請求項１４】
請求項１に記載の固体撮像装置をテストするテスト方法であって、
該固体撮像装置の画素回路における各画素毎に、前記転送トランジスタを駆動したときの前記電荷蓄積部の昇圧レベルを検出して、該画素回路における各画素間での該電荷蓄積部の昇圧レベルの相対的な差を判定する判定ステップと、
該判定結果に基づいて、該画素回路における各画素毎に、該転送トランジスタの駆動時に設定すべき前記垂直信号線の電位レベルを示す信号を、前記固体撮像装置の昇圧制御回路に出力する出力ステップとを含むテスト方法。
【請求項１５】
前記固体撮像装置の画素回路は、２画素を共有する２画素共有回路であり、
前記判定ステップでは、偶数行の画素に対応する転送トランジスタを駆動したときの前記電荷蓄積部の昇圧レベルと、奇数行の画素に対応する転送トランジスタを駆動したときの該電荷蓄積部の昇圧レベルとの昇圧レベル差を判定し、
前記出力ステップでは、該判定結果に基づいて、該画素回路における各画素毎に、該転送トランジスタの駆動時に設定すべき前記垂直信号線の電位レベルを示す信号を、前記固体撮像装置の昇圧制御回路に出力する請求項１４に記載のテスト方法。
【請求項１６】
前記固体撮像装置の画素回路は、４画素を共有する４画素共有回路であり、
前記判定ステップでは、該４画素共有回路の各画素に対応する転送トランジスタを駆動したときの前記電荷蓄積部の昇圧レベルに基づいて、該４画素に対応する該電荷蓄積部の昇圧レベルの相対的な差を判定し、
前記出力ステップでは、該判定結果に基づいて、該画素回路における各画素毎に、該転送トランジスタの駆動時に設定すべき前記垂直信号線の電位レベルを示す信号を、前記固体撮像装置の昇圧制御回路に出力する請求項１４に記載のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、電子情報機器、テスト装置、及びテスト方法に関し、特に、ビデオカメラやディジタルカメラ及び携帯電話カメラなどの電子式撮像装置に使用されるＣＭＯＳイメージセンサなどの固体撮像装置、およびこのような固体撮像装置を用いた電子情報機器、並びに、固体撮像装置をテストするテスト装置およびテスト方法に関するものである。
【背景技術】
【０００２】
一般に、ＣＭＯＳイメージセンサは、２次元状に配置された複数の画素と、画素列毎に配置され、各画素列の各画素からの信号電荷を読み出すための垂直信号線とを備え、電荷蓄積部（フローティングデフュージョン部）に蓄積された画素からの信号電荷を増幅して垂直信号線に読み出すものである。
【０００３】
このような従来のイメージセンサでは、画素領域内の垂直信号線とフローティングデフュージョン部（以下ＦＤ部ともいう。）と間の容量を利用して、ＦＤ部の電位を昇圧し、光電変換特性の線形性を拡大し、画質向上を図る試みがなされている（特許文献１参照）。
【０００４】
このような回路構成のＣＭＯＳイメージセンサについて、作成されたＣＭＯＳイメージセンサの画質を評価すると、色が潰れた幾分暗い画像の絵が観察された。
【０００５】
図８は、このようなＣＭＯＳイメージセンサについて各画素の光電変換特性を測定した結果を示している。
【０００６】
ここでは、上記ＣＭＯＳイメージセンサは、画素を形成する画素回路が２画素を共有するものとしている。
【０００７】
具体的には、赤画素と緑画素とが交互に列方向に配列された第１の画素列と、緑画素と青画素とが交互に列方向に配列された第２の画素列とが、行方向に交互に配置されている。ここで、第１の画素列の赤画素（Ｒ画素）が第２の画素列の緑画素（Ｇｒ画素）に隣接し、第１の画素列の緑画素（Ｇｂ画素）が第２の画素列の青画素（Ｂ画素）に隣接している。また、このＣＭＯＳイメージセンサでは、画素を形成する画素回路は２画素共有の回路構成であり、第１の画素列では、隣接する偶数行のＲ画素と奇数行のＧｂ画素とが１つの画素回路に共有されており、第２の画素列では、隣接する偶数行のＧｒ画素と奇数行のＢ画素とが各画素回路に共有されている。
【０００８】
図８では、横軸方向に、画素で発生された信号電荷量に相当するシャッタースピードあるいは照度をとり、縦軸に、画素から出力される画素信号（画素出力）をとって、上記測定結果が示されている。
【０００９】
グラフＬ０は、偶数行のＧｒ画素あるいはＲ画素（以下、Ｇｒ／Ｒ画素という。）の特性を示し、グラフＬ１は、奇数行のＢ画素あるいはＧｂ画素（以下、Ｇｂ／Ｂ画素という。）の特性を示している。
【００１０】
このグラフＬ０およびＬ１から分かるように、Ｇｒ／Ｒ画素（偶数行）の屈曲点Ｘ０が，Ｇｂ／Ｂ画素（奇数行）の屈曲点Ｘ１よりも、画素での光電変換量が小さいところで発生しており、このような光電変換特性の線形性のずれが原因で、表示される画像が色の潰れた暗い画像となる。
【００１１】
以下、従来のＣＭＯＳイメージセンサについてさらに詳しく説明する。
【００１２】
図９は、該ＣＭＯＳイメージセンサを構成する２画素共有の画素回路を示している。
【００１３】
ここで、２画素共有の画素回路は、光を電子に変換する２つのフォトダイオードＰＤ０およびＰＤ１と、該各フォトダイオードで発生した信号電荷をＦＤ部に転送する２つの転送トランジスタＴｔ０およびＴｔ１と、該ＦＤ部に転送された信号電荷を増幅してこれに対応する信号電圧を垂直信号線Ｖｓｉｇに発生させる増幅トランジスタＳＦｔと、該ＦＤ部、つまり増幅トランジスタＳＦｔのゲートをリセット電圧ＶＲにリセットする１つのリセットトランジスタＲｔとを有している。
【００１４】
また、上記転送トランジスタＴｔ０のゲートは、転送信号（Ｔｘ０信号）の信号ラインに接続され、上記転送トランジスタＴｔ１のゲートは、転送信号（Ｔｘ１信号）の信号ラインに接続されている。上記リセットトランジスタＲｔは、リセット電圧ＶＲを供給する電圧ラインと上記ＦＤ部との間に接続され、そのゲートにはリセット信号ＶＲＥＳＥＴが印加されるようになっている。上記垂直信号線Ｖｓｉｇは、各画素列毎に設けられ、各画素列における画素回路の増幅トランジスタＳＦｔの一端は、対応する垂直信号線Ｖｓｉｇに接続されており、その他端は、画素ドレイン電圧を供給するトランジスタＳｔに接続されている。
【００１５】
このような構成のＣＭＯＳイメージセンサでは、偶数行のＧｒ／Ｒ画素のＴｘ０信号の信号ラインとＦＤ部との間の結合容量Ｃ０と、奇数行のＧｂ／Ｂ画素のＴｘ１信号の信号ラインとＦＤ部との間の結合容量Ｃ１とを比較すると、結合容量Ｃ１が結合容量Ｃ０に比べて極端に大きいことが判明している。
【００１６】
以下、図１０に示すタイミングチャートを用いて画素信号の読み出し動作について説明する。
【００１７】
図１０は、トランスファーゲート制御信号（Ｔｘ０信号，Ｔｘ１信号）とＦＤレベルＶＦＤとの関係について、Ｇｒ／Ｒ画素（偶数行）からの信号電荷の読み出し時（図（ａ））と、Ｇｒ／Ｂ画素（奇数行）からの信号電荷の読み出し時（図（ｂ））とを対比して示している。
【００１８】
φｒ信号がＬレベルとなって増幅トランジスタＳＦｔの一端に接続されたトランジスタＳｔがオンし、該増幅トランジスタＳＦｔのゲートにＦＤ部の電位が供給される。すると、増幅トランジスタＳＦｔにてゲート電位が増幅され、そのドレインに電源レベルが供給される。
【００１９】
この状態、つまりｔＡ期間では、リセット動作にてリセット電圧ＶＲが増幅トランジスタＳＦｔにて増幅されて垂直信号線Ｖｓｉｇに供給される。このｔＡ期間では、垂直信号線ＶｓｉｇとＦＤ部との間の容量Ｃ２にてＦＤレベル（ＦＤ部の電位レベル）がＶｓｉｇ昇圧まで昇圧される。
【００２０】
このとき、偶数行のフォトダイオードＰＤ０に蓄積された信号電荷を読み出す場合は、トランスファゲート信号Ｔｘ０をＨレベルとして（ｔＢ期間）、信号電荷をＦＤ部に読み出す。この場合、Ｔｘ０信号の信号ラインとＦＤ部との間の容量Ｃ０は小さいために、Ｃ０容量によるＴｘ昇圧レベル（ＦＤ部の昇圧レベル）が小さく、ＦＤ部の昇圧レベルＶＦＤは、奇数行アクセス時のＦＤ部の昇圧レベルと比較して低くなる（図１０（ａ））。
【００２１】
次に、奇数行のフォトダイオードＰＤ１に蓄積された電荷を読み出す場合は、トランスファゲート信号Ｔｘ１をＨレベルとして（ｔＢ期間）、信号電荷をＦＤに読み出す。この場合、Ｔｘ１信号の信号ラインとＦＤ部との間の容量Ｃ１が大きいために、容量Ｃ１によるＴｘ昇圧レベル（ＦＤ部の昇圧レベル）が大きく、ＦＤ部の昇圧レベルＶＦＤは、偶数行アクセス時のＦＤ部の昇圧レベルＶＦＤと比較して高くなる（図１０（ｂ））。
【００２２】
図１１は、フォトダイオードＰＤからＦＤ部に至る経路でのポテンシャル分布を示しており、図１１（ａ）は、Ｇｒ／Ｒ画素（偶数行）について、読み出し前（ｔＡ期間）と読み出し前（ｔＢ期間）とで上記ポテンシャル分布の変化を示し、図１１（ｂ）は、Ｇｂ／Ｂ画素（奇数行）について、読み出し前（ｔＡ期間）と読み出し前（ｔＢ期間）とで上記ポテンシャル分布の変化を示している。
【００２３】
図１１（ａ）に示すように、転送トランジスタＴｔ０のゲート容量であるＴｘ容量Ｃ０が小さいＧｒ／Ｒ画素（偶数行）Ｐ０では、Ｔｘ０信号ラインの昇圧時に該容量Ｃ０によるカップリングにより発生するＦＤ部の電位の昇圧は小さく、分配電荷Ｄｃが発生する。つまり、フォトダイオードＰＤ中に、光電変換により発生した信号電荷の一部が分配電荷Ｄｃとして残る。このような分配電荷Ｄｃが残ると、表示画面には残像が発生し、大きく画質が劣化する。また、ＦＤ部には、照度に比例したレベルまで信号電荷が蓄積されないため、つまり光電変換特性の線形性が無く、明時（高照度時）には暗い画像を映し出す結果となる。
【００２４】
一方、図１１（ｂ）に示すように、転送トランジスタＴｔ１のゲート容量であるＴｘ容量Ｃ１が大きいＧｂ／Ｂ画素（奇数行）Ｐ１では、Ｔｘ１信号ラインの昇圧時に該容量Ｃ１によるカップリングにより発生するＦＤ部の電位の昇圧は大きく、分配電荷（残像）が発生しない。従って、Ｇｂ／Ｂ画素（奇数行）Ｐ１では、残像の発生が無く、また光電特性の線形性が確保され、色潰れのない鮮明な画質が再現される。
【特許文献１】特開２００７−１２４３４４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２５】
上述したように従来のＣＭＯＳイメージセンサでは、表示される画像が色の潰れた暗い画像となるといった問題は、偶数行と奇数行とで、転送トランジスタのゲートとＦＤ部との間の容量（Ｔｘ−ＦＤ間容量）が異なり、また、この容量が小さいことが原因で発生した不具合であるため、この容量値の一致をレイアウト上の工夫にて図ることが、第一である。
【００２６】
しかし、画素のレイアウトでは、感度に大きく影響する開口率の向上（画素面積に対する窓領域、つまり光取り込み領域の増大）、また、クロストークやシェーデイングに効果のある各画素での開口位置の共通化等を優先する。
【００２７】
従って、現状では、画素のレイアウトによって、各行でＴｘ−ＦＤ間容量が一致するようにすることが難しい。
【００２８】
この結果、従来技術にて示した様に、ＦＤ部の昇圧レベルを上昇させ、分配電荷を防ぎ、残像発生の抑制及び光電特性の線形性の向上を図り、色潰れの無いはっきりした画像を再現する必要がある。
【００２９】
本発明は、上記従来の問題を解決するためになされたもので、信号電荷の画素からＦＤ部への転送時にＦＤ部の電位レベルを制御することができ、これにより、１つの画素回路により共有される複数の画素の間で、光電変換特性の線形性を一致させることができる固体撮像装置、および該固体撮像装置を用いた電子情報機器、並びに該固体撮像装置をテストするテスト装置およびテスト方法を得ることを目的とする。
【課題を解決するための手段】
【００３０】
本発明に係る固体撮像装置は、２次元状に配置された複数の画素と、画素列毎に配置され、各画素列の各画素からの信号電荷を読み出すための垂直信号線とを備えた固体撮像装置であって、該画素を形成する画素回路を、該画素列方向に並ぶ複数の画素を共有し、該各画素から該信号電荷を電荷蓄積部に転送する、各画素に対応する転送トランジスタを有する複数画素共有の回路構成とし、各画素行に対応する転送トランジスタを駆動したときの該電荷蓄積部の電位レベルが、該転送トランジスタのゲートと該電荷蓄積部とのカップリング容量と、該垂直信号線と該電荷蓄積部とのカップリング容量とにより、該各画素行間で同一レベルになるよう、該垂直信号線の昇圧電位を制御する昇圧制御回路を備えたものであり、そのことにより上記目的が達成される。
【００３１】
本発明は、上記固体撮像装置において、前記画素回路は、Ｎ個（Ｎは自然数）の画素を共有するＮ画素共有回路であって、該画素回路は、入射光を光電変換するＮ個の光電変換素子と、該光電変換により得られた信号電荷を蓄積する１つの電荷蓄積部と、該各光電変換素子から該信号電荷を該電荷蓄積部に転送するＮ個の転送トランジスタと、ソース側が前記垂直信号線に接続され、ゲートが該電荷蓄積部に接続され、該電荷蓄積部の電位を増幅して該垂直信号線に読み出す１つの増幅トランジスタとを有することが好ましい。
【００３２】
本発明は、上記固体撮像装置において、前記昇圧制御回路は、電源電圧を昇圧した昇圧電圧に接続され、前記垂直信号線を駆動する信号線駆動トランジスタと、前記信号電荷を前記電荷蓄積部に転送する際に、該信号線駆動トランジスタのゲート電圧を、選択されている画素行が該画素回路におけるいずれの画素に対応する画素行であるかに応じて制御するゲート電圧制御回路とを有することが好ましい。
【００３３】
本発明は、上記固体撮像装置において、前記画素回路は、列方向に並ぶ２つの画素を共有する２画素共有回路であり、前記昇圧制御回路は、偶数行の画素から信号電荷を前記電荷蓄積部に転送する際の該電荷蓄積部の電位と、奇数行の画素から信号電荷を該信号電荷蓄積部に転送する際の該電荷蓄積部の電位とが等しくなるよう、該信号電荷を転送する際に、前記垂直信号線の昇圧レベルを制御するものであることが好ましい。
【００３４】
本発明は、上記固体撮像装置において、前記昇圧制御回路は、行アドレスに基づいて、選択されている画素行が偶数行であるか奇数行であるかを判定する行判定部を有し、該判定結果に基づいて前記信号線駆動トランジスタのゲート電圧を制御するものであることが好ましい。
【００３５】
本発明は、上記固体撮像装置において、前記昇圧制御回路は、外部からの信号により、前記偶数行が選択されたときに設定すべき前記信号線駆動トランジスタのゲート電圧と、前記奇数行が選択されたときに設定すべき前記信号線駆動トランジスタのゲート電圧とを決定し、該決定したゲート電圧を記憶する設定回路を有し、前記判定結果に基づいて、前記信号線駆動トランジスタのゲート電圧を、該設定回路で決定されたゲート電圧に制御するものであることが好ましい。
【００３６】
本発明は、上記固体撮像装置において、前記画素回路は、列方向に並ぶ第１から第４の画素を共有する４画素共有回路であり、前記昇圧制御回路は、該第１から第４の各画素から信号電荷を前記電荷蓄積部に転送する際の該電荷蓄積部の電位が同一電位となるよう、該信号電荷を転送する際に、前記垂直信号線の昇圧レベルを制御するものであることが好ましい。
【００３７】
本発明は、上記固体撮像装置において、前記昇圧制御回路は、行アドレスに基づいて、選択されている画素行が、前記画素回路が共有する第１から第４のいずれの画素に対応する画素行であるかを判定する行判定部を有し、該判定結果に基づいて、前記信号線駆動トランジスタのゲート電圧を制御するものであることが好ましい。
【００３８】
本発明は、上記固体撮像装置において、前記昇圧設定回路は、外部からの信号により、前記第１から第４の各画素に対応する画素行が選択されたときに設定すべき前記信号線駆動トランジスタのゲート電圧をそれぞれ決定し、該決定したゲート電圧を記憶する設定回路を有し、前記判定結果に基づいて、前記信号線駆動トランジスタのゲート電圧を、該設定回路で設定されているゲート電圧に制御するものであることが好ましい。
【００３９】
本発明に係る電子情報機器は、撮像部を備えた電子情報機器であって、該撮像部は上記固体撮像装置を含むものであり、そのことにより上記目的が達成される。
【００４０】
本発明に係るテスト装置は、上記固体撮像装置をテストするテスト装置であって、該固体撮像装置の画素回路における各画素毎に、前記転送トランジスタを駆動したときの前記電荷蓄積部の昇圧レベルを検出して、該画素回路における各画素間での該電荷蓄積部の昇圧レベルの相対的な差を判定する判定部を有し、該判定部は、該判定結果に基づいて、該画素回路における各画素毎に、該転送トランジスタの駆動時に設定すべき前記垂直信号線の電位レベルを示す信号を、該固体撮像装置の昇圧制御回路に出力するものであり、そのことにより上記目的が達成される。
【００４１】
本発明は、上記テスト装置において、前記固体撮像装置の画素回路は、２画素を共有する２画素共有回路であり、前記判定部は、偶数行の画素に対応する転送トランジスタを駆動したときの前記電荷蓄積部の昇圧レベルと、奇数行の画素に対応する転送トランジスタを駆動したときの該電荷蓄積部の昇圧レベルとの昇圧レベル差を判定し、該判定結果に基づいて、該画素回路における各画素毎に、該転送トランジスタの駆動時に設定すべき前記垂直信号線の電位レベルを示す信号を、前記固体撮像装置の昇圧制御回路に出力することが好ましい。
【００４２】
本発明は、上記テスト装置において、前記固体撮像装置の画素回路は、４画素を共有する４画素共有回路であり、前記判定部は、該４画素共有回路の各画素に対応する転送トランジスタを駆動したときの前記電荷蓄積部の昇圧レベルに基づいて、該４画素に対応する該電荷蓄積部の昇圧レベルの相対的な差を判定し、該判定結果に基づいて、該画素回路における各画素毎に、該転送トランジスタの駆動時に設定すべき前記垂直信号線の電位レベルを示す信号を、前記固体撮像装置の昇圧制御回路に出力することが好ましい。
【００４３】
本発明に係るテスト方法は、上記固体撮像装置をテストするテスト方法であって、該固体撮像装置の画素回路における各画素毎に、前記転送トランジスタを駆動したときの前記電荷蓄積部の昇圧レベルを検出して、該画素回路における各画素間での該電荷蓄積部の昇圧レベルの相対的な差を判定する判定ステップと、該判定結果に基づいて、該画素回路における各画素毎に、該転送トランジスタの駆動時に設定すべき前記垂直信号線の電位レベルを示す信号を、前記固体撮像装置の昇圧制御回路に出力する出力ステップとを含むものであり、そのことにより上記目的が達成される。
【００４４】
本発明は、上記テスト方法において、前記固体撮像装置の画素回路は、２画素を共有する２画素共有回路であり、前記判定ステップでは、偶数行の画素に対応する転送トランジスタを駆動したときの前記電荷蓄積部の昇圧レベルと、奇数行の画素に対応する転送トランジスタを駆動したときの該電荷蓄積部の昇圧レベルとの昇圧レベル差を判定し、前記出力ステップでは、該判定結果に基づいて、該画素回路における各画素毎に、該転送トランジスタの駆動時に設定すべき前記垂直信号線の電位レベルを示す信号を、前記固体撮像装置の昇圧制御回路に出力することが好ましい。
【００４５】
本発明は、上記テスト方法において、前記固体撮像装置の画素回路は、４画素を共有する４画素共有回路であり、前記判定ステップでは、該４画素共有回路の各画素に対応する転送トランジスタを駆動したときの前記電荷蓄積部の昇圧レベルに基づいて、該４画素に対応する該電荷蓄積部の昇圧レベルの相対的な差を判定し、前記出力ステップでは、該判定結果に基づいて、該画素回路における各画素毎に、該転送トランジスタの駆動時に設定すべき前記垂直信号線の電位レベルを示す信号を、前記固体撮像装置の昇圧制御回路に出力することが好ましい。
【００４６】
以下、本発明の作用を説明する。
【００４７】
本発明に係る固体撮像装置によれば、信号電荷のＦＤ部への転送時にＦＤ部の電位レベルが上昇するように、各画素行毎に垂直信号線の電位レベルを制御するので、１つの画素回路により共有される複数の画素の間で、光電変換特性の線形性を一致させることができる。
【００４８】
具体的には奇数行と偶数行にて、Ｖｓｉｇ昇圧レベルを変更し、画素データ読出し時点で、ＦＤレベルを昇圧し、一致させることによって、光電変換特性の線形性の拡大が可能となる。これによって、明時（高輝度時）にて、色潰れのないはっきりした画像を表示することができる。
【００４９】
この結果、光電変換特性の線形性の向上により、色潰れの無い鮮明な画像を再現することができる。
【００５０】
また、このような固体撮像装置を撮像部として用いた電子情報機器では、色潰れの無い鮮明な画像を記録メディアに記録したり、表示画面上に表示したり、プリントアウトしたり、さらには伝送したりすることができる。
【００５１】
また、本発明に係るテスト装置あるいはテスト方法によれば、ＬＳＩ試験前に上記固体撮像装置をテストして、１つの画素回路により共有される複数の画素の間での光電変換特性のばらつきを測定し、該測定結果に基づいて、該画素回路により共有される複数の画素の間で該光電変換特性が一致するよう、信号画素のＦＤ部への転送時における垂直信号線の電位レベルを設定変更するので、該固体撮像装置を、光電変換特性の線形性の向上により色潰れの無い鮮明な画像を再現できるものに調整することができる。
【発明の効果】
【００５２】
以上のように本発明によれば、信号電荷の画素からＦＤ部への転送時にＦＤ部の電位レベルを制御することができ、これにより、１つの画素回路により共有される複数の画素の間で、光電変換特性の線形性を一致させることができる固体撮像装置、および該固体撮像装置を用いた電子情報機器、並びに該固体撮像装置をテストするテスト装置およびテスト方法を得ることができる。
【発明を実施するための最良の形態】
【００５３】
以下に、本発明の実施形態について説明する。
【００５４】
（実施形態１）
図１は本発明の実施形態１による固体撮像装置を説明するブロック図である。
【００５５】
図１に示す実施形態１の固体撮像装置１００は、画素領域１０１に２次元状に配置された複数の画素Ｐと、画素列毎に配置され、各画素列の各画素からの信号電荷を読み出すための垂直信号線Ｖｓｉｇ０〜Ｖｓｉｇｎとを備えている。
【００５６】
ここで、画素を形成する画素回路は、図９で説明した２画素共有のものと同一の回路構成となっている。以下図９を用いて簡単に説明すると、本実施形態１においても、２画素共有の画素回路は、光を電子に変換する２つのフォトダイオードＰＤ０およびＰＤ１と、該各フォトダイオードで発生した信号電荷をＦＤ部に転送する２つの転送トランジスタＴｔ０およびＴｔ１と、該ＦＤ部に転送された信号電荷を増幅してこれに対応する信号電圧を垂直信号線Ｖｓｉｇに発生させる増幅トランジスタＳＦｔと、該ＦＤ部、つまり増幅トランジスタＳＦｔのゲートをリセット電圧ＶＲにリセットする１つのリセットトランジスタＲｔとを有している。なお、画素回路におけるその他の構成も、図９に示す従来のＣＭＯＳイメージセンサにおけるものと同一である。
【００５７】
また、この固体撮像装置１００は、上記画素列における画素行を選択する垂直シフトレジスタ１０３と、該各垂直信号線Ｖｓｉｇ０〜ｎを選択する選択回路１０４と、該選択した垂直信号線の画素信号を増幅して出力する出力回路１０５と、行アドレス信号Ｓｈをデコードして垂直シフトレジスタ１０３に供給する行アドレスデコーダ１０２とを有している。
【００５８】
さらに、この実施形態１の固体撮像装置１００は、電源電圧を昇圧した電源昇圧レベルを供給する電源昇圧ラインと上記各垂直信号線との間に接続されたＶｓｉｇ信号制御トランジスタＣｔと、該制御トランジスタＣｔのゲート電圧を、偶数行の画素から信号電荷を転送するときと、奇数行の画素から信号電荷を読み出すときとで、ＦＤ部の昇圧レベルが一致するよう制御する昇圧制御回路１１０とを有している。
【００５９】
図２（ａ）は、上記昇圧制御回路１１０の具体的な回路構成を示す図である。
【００６０】
この昇圧制御回路１１０は、電源電圧を昇圧した電源昇圧レベルを供給する電源昇圧ライン１１１ａと接地ラインとの間に直列に接続された抵抗１１５および負荷トランジスタＬｔを有している。ここで、抵抗１１５は、その両端の間に一定間隔で設けられた１６個の接続ノードＮ１〜Ｎ１６を有しており、ノードＮ１６には最も高い電圧が発生し、該ノード１６を除く各ノードＮ１５からＮ１にはそれぞれ、ノードＮ１６に発生する電圧から一定の電圧降下分を順次差し引いた電圧が発生する。
【００６１】
さらに、この昇圧制御回路１１０は、上記Ｖｓｉｇ信号制御トランジスタＣｔのゲートと上記各ノードＮ１６〜Ｎ１との間に接続された複数の設定トランジスタＴ０Ｆ〜Ｔ０１と、該設定トランジスタＴ０Ｆ〜Ｔ０１のオンオフ制御を行う行制御回路１１２と、該行制御回路１１２が行アドレスデコーダ１０２からのアドレス情報に基づいて奇数行あるいは偶数行を選択するときに、上記設定トランジスタのいずれのものを導通させるかを、外部からの設定信号に基づいて設定する設定回路１１３とを有している。
【００６２】
ここで、電源昇圧ライン１１１ａは、上記Ｖｓｉｇ信号制御トランジスタが接続されている電源昇圧ライン１１１ｂと同一であってもよい。
【００６３】
このように本実施形態１の固体撮像装置１００では、垂直信号線ＶｓｉｇによるＦＤ昇圧レベルを、偶数行の選択時と奇数行の選択時とで変更する回路構成を実現している。従って、偶数行が選択された場合と、奇数行が選択された場合とで、各画素から信号電荷を転送する転送期間内でＦＤ部の電位レベルが等しくなるように、偶数画素行が選択されたときにオンする選択トランジスタと、奇数画素行が選択されたときにオンする選択トランジスタとをそれぞれ、該設定回路１１３により設定しておくことにより、１つの画素回路により共有される２画素間で、光電特性の線形性を一致させることができる。
【００６４】
次に、作用効果について図１〜図５を用いて説明する。
【００６５】
図３（ａ）は、ＬＳＩ試験前に行うテストプロセスおよび特性修正プロセスを説明する図であり、図３（ｂ）は、特性修正されたデバイス、つまり固体撮像装置の動作フローを示す図である。
【００６６】
まず、この実施形態１の固体撮像装置１００のテストプロセスおよび特性修正プロセスは、図１および図２（ｂ）に示すテスト装置１２０を用いて行う。
【００６７】
このテスト装置１２０は、固体撮像装置を駆動する駆動部１２１と、固体撮像装置の特性を判定する判定部１２２と、テスト時に駆動部および判定部を制御するテスト制御部１２３とを有している。
【００６８】
例えば、固体撮像装置１００に、図８に示すようにＧｒ／Ｒ画素（偶数行）およびＧｂ／Ｂ画素（奇数行）ともに、光電変換特性の線形性が損なわれる程度の高い照度（図８のＳｍ点参照）で光を照射し、この状態で、テスト装置１２０から、固体撮像装置１００にその撮像動作が行われるよう制御信号を供給する。例えば、制御信号Ｖｃｏｎｔは垂直シフトレジスタ１０３を動作させる信号であり、制御信号Ｈｃｏｎｔは選択回路１０４を動作させる制御信号である。このとき、昇圧制御回路１１０の設定回路１１３はデフォルト設定となっている。
【００６９】
該固体撮像装置１００がテスト装置１２０からの制御信号により動作すると、垂直シフトレジスタ１０３により、各画素で発生した信号電荷が画素行毎に信号電圧として、対応する垂直信号線Ｖｓｉｇ０〜Ｖｓｉｇｎに読み出される。そして、該選択回路１０４が垂直信号線を選択すると、各画素からの画素信号Ｐｓが出力回路１０５に出力される。出力回路１０５では入力された信号電圧を増幅して画素データＤｏｕｔとして上記テスト装置１２０に出力する。
【００７０】
すると、該テスト装置１２０では、固体撮像装置１００の出力回路１０５から供給された出力信号（画素出力）Ｄｏｕｔと、固体撮像装置１００に照射している照度とに基づいて、Ｇｒ／Ｒ画素（偶数行）とＧｂ／Ｂ画素（奇数行）とについて、光電変換特性を検査する（ステップＳ１）。このような検査は、生産ロットまたはウエハごとに行われる。
【００７１】
次に、テスト装置１２０は、Ｇｒ／Ｒ画素（偶数行）およびＧｂ／Ｂ画素（奇数行）間の光電変換特性の差を認識する（ステップＳ２）。具体的には、照度ＳｍでのＧｒ／Ｒ画素（偶数行）からの画素出力と、Ｇｂ／Ｂ画素（奇数行）からの画素出力との差分ΔＤｏｕｔに基づいて、Ｇｒ／Ｒ画素（偶数行）のＴｘ昇圧レベルとＧｂ／Ｂ画素（奇数行）のＴｘ昇圧レベルとのレベル差を検出する。ここでＴｘ昇圧レベルは、転送トランジスタのゲート信号Ｔｘをハイレベルにしたときに、そのゲートとＦＤ部との間のカップリング容量と、ＦＤ部と垂直信号線とのカップリング容量とにより、ＦＤ部の電位が昇圧するレベルである。
【００７２】
具体的には、図４（ｂ）に示すように、偶数行のＧｒ／Ｒ画素では、Ｔｘ−ＦＤ間容量Ｃ０が小さいため、Ｔｘ昇圧レベルＶｃ０が小さい。この場合には、Ｖｓｉｇ信号によるＶｓｉｇ昇圧レベルＶｓｉｇ０を増加して、その後のＴｘ昇圧によるＦＤレベル上昇を図る。一方、図４（ａ）に示すように、奇数行のＧｂ／Ｂ画素では、Ｔｘ−ＦＤ間容量Ｃ１大のため、Ｔｘ昇圧レベルＶｃ１が大きくなる。この場合には、Ｖｓｉｇ信号によるＶｓｉｇ昇圧レベルＶｓｉｇ１を偶数行のＶｓｉｇ昇圧レベルＶｓｉｇ０より小さくして、その後のＴｘ昇圧によるＦＤレベル上昇を図る。
【００７３】
また、Ｖｓｉｇレベルの変更は、以下のステップＳ３に示すように、垂直信号線Ｖｓｉｇの駆動トランジスタのゲートレベルを制御することにより行うことができる。
【００７４】
つまり、テスト装置１２０は、光電変換特性の差に基づいて、光電変換特性の悪い偶数行のＧｒ／Ｒ画素から信号電荷をＦＤ部に転送する際のＴｘ昇圧レベルを、光電変換特性の良い奇数行のＧｂ／Ｂ画素から信号電荷をＦＤ部に転送する際のＴｘ昇圧レベルに一致させるための、該信号電荷の転送時における垂直信号線Ｖｓｉｇの昇圧レベルを求める。そして、設定回路１１３に設定信号を出力して、信号電荷の転送時に、垂直信号線Ｖｓｉｇの昇圧レベルが上記求めたレベルとなるように、行制御回路１１２内のレジスタ値を変更する（ステップＳ３）。設定回路１１３は、設定信号による設定を保持し、設定後は、固体撮像装置は、設定回路１１３に保持されている設定状態で動作する。
【００７５】
このように、偶数行、奇数行の選択時のＴｘ昇圧レベルを同一レベルＬｃｏにすることによって、分配電荷（残像）の抑制、つまりＧｒ／Ｂ画素の光電変換特性の屈曲点Ｘ０の上昇、及び光電変換特性の線形性の拡大を図る。なお、偶数行、奇数行の選択時のＴｘ昇圧レベルは、ともに増大させて同一レベルに設定するようにしてもよい。図５には、このようにＧｒ／Ｒ画素（偶数行）の光電変換特性と、Ｇｂ／Ｂ画素（奇数行）の光電変換特性とが一致している様子を示している。
【００７６】
その後、テスト装置１２０は、ステップＳ１と同様に固体撮像装置を動作させて、光電変換特性の改善を確認する（ステップＳ４）。
【００７７】
次に、上記のように特性が修正された固体撮像装置の実際の動作について説明する。
【００７８】
実際の動作時には、固体撮像装置１００では、画素からの信号電荷の読み出しは、テスト装置ではなく、画素領域周辺に配置されている制御回路（図示せず）からの制御信号により行われる。
【００７９】
すなわち、行アドレスデコーダ１０２に行アドレス信号Ｓｈが入力されると、該デコーダ１０２では、行アドレス信号がデコードされて垂直シフトレジスタ１０３に入力される。すると、垂直シフトレジスタ１０３はアドレス情報に従って、トランスファゲート信号Ｔｘ０〜Ｔｘｎを所定のタイミングで順次Ｈレベルとする。そして、各画素行の画素から、対応する垂直信号線Ｖｓｉｇ０〜Ｖｓｉｇｎに、信号電荷に対応する信号電圧が読み出される。１つの画素行の各画素から対応する垂直信号線に読み出された信号電圧は、次の画素行からの信号電圧の読み出しが行われるまでの間に、選択回路１０４を介して順次出力回路１０５に出力される。
【００８０】
このような信号電荷の読み出しが行われている状態で、行アドレスデコーダでは、垂直レジスタにより選択される画素行が奇数行であるか偶数行であるかの判定が行われる（ステップＳ１１）。
【００８１】
そして、昇圧回路１１０内の行制御回路１１２では、行アドレスデコーダで判定された判定結果にしたがって、つまり行アドレスが偶数行を指定するか、奇数行を指定するかによって、設定回路により設定されたレジスタ設定値を、偶数行と奇数行とに割当てる。つまり、設定回路により、偶数行に対してはレジスタ値”０Ｅ”Ｈが設定され、奇数行に対してはレジスタ値”ＯＣ”Ｈが設定されている場合、行アドレスが偶数行を示すときは、レジスタ値”０Ｅ”Ｈを出力し、行アドレスが奇数行を示すときは、レジスタ値”ＯＣ”Ｈを出力する（ステップＳ１２）。
【００８２】
これにより、昇圧制御回路１１０では、Ｇｒ／Ｒ画素（偶数行）からの信号電荷の転送時には、トランジスタＴ０Ｅがオンし、Ｇｂ／Ｂ画素（奇数行）からの信号電荷の転送時には、トランジスタＴ０Ｃがオンし、垂直信号線Ｖｓｉｇの電位は、Ｇｒ／Ｒ画素（偶数行）からの信号電荷の転送時の方が、Ｇｂ／Ｂ画素（奇数行）からの信号電荷の転送時のに比べて高い昇圧レベルに昇圧される（ステップＳ１３）。その結果、垂直信号線ＶｓｉｇとＦＤ部との間のカップリング容量Ｃ２により昇圧されるＴｘ昇圧レベル、つまりＦＤ部の電荷転送時の昇圧レベルは、Ｇｒ／Ｒ画素（偶数行）の選択時とＧｂ／Ｂ画素（奇数行）の選択時とで概ね一致することとなる（ステップＳ１４）。
【００８３】
以下、具体的に上記ステップＳ３で、レジスタ値を設定する方法について説明する。
【００８４】
例えば、レジスタ値０ＣＨではＶＦＤレベルは３．０９Ｖであり、レジスタ値０ＥＨではＶＦＤレベルは３．３４Ｖである。
【００８５】
但し、これらのＶＦＤレベル値は、図３（ａ）に示すテスト処理で、図１に示すコラムＡＤ（選択回路）１０４から出力されたデジタル出力値から抽出したものである。
【００８６】
次に、Ｔｘ信号がＨレベルであるときに、ＦＤ部の電位が昇圧されるＴｘ昇圧レベルを奇数行、偶数行について、コラムＡＤの出力、つまり出力回路からの信号電圧から抽出する。例えば、奇数行のＴｘ昇圧レベルが０．２８Ｖ、偶数行のＴｘ昇圧レベルが０．５０Ｖであるとすると、奇数行と偶数行でのＴｘ昇圧レベル差は０．２２Ｖとなる。
【００８７】
従って、信号を読み出す時点には、ＦＤ部の昇圧レベルを上昇させ、偶数行と奇数行にてＦＤ部の昇圧レベルを一致させ、電荷分配（残像）を解消することにて、光電変換特性の向上を図ることができる。
【００８８】
例えば、Ｖｓｉｇレベル制御用レジスタ設定値０ＥＨでは、奇数行のＦＤ部の昇圧レベルは、３．３４Ｖ＋０．２８Ｖ＝３．６２Ｖとなり、Ｖｓｉｇレベル制御用レジスタ設定値０ＣＨでは、偶数行のＦＤ部の昇圧レベルは、３．０９Ｖ＋０．５０Ｖ＝３．５９Ｖとなり、両者はほぼ一致する。
【００８９】
このように本実施形態１による固体撮像装置によれば、信号電荷のＦＤ部への転送時にＦＤ部の電位レベルが上昇するように、各画素行毎に垂直信号線の電位レベルを制御するので、１つの画素回路により共有される複数の画素の間で、光電変換特性の線形性を一致させることができる。この結果、光電変換特性の線形性の向上により、色潰れの無い鮮明な画像を再現することができる。
【００９０】
なお、上記実施形態１では、固体撮像装置として、画素回路が２画素を共有するものを示したが、本発明の固体撮像装置は、画素回路が２画素を共有するものに限らず、本発明は、原理的には、画素回路がＮ（Ｎは自然数）を共有する固体撮像装置に適用することができ、以下実施形態２として、画素回路が４画素を共有する固体撮像装置について説明する。
（実施形態２）
図６および図７は本発明の実施形態２による固体撮像装置を説明する図であり、図６は、該固体撮像装置を構成する４画素共有の画素回路を示している。
【００９１】
図６に示す４画素共有の画素回路は、光を電子に変換する４つのフォトダイオードＰＤ１〜ＰＤ４と、該各フォトダイオードで発生した信号電荷をＦＤ部に転送する４つの転送トランジスタＴｔ０〜Ｔｔ４と、該ＦＤ部に転送された信号電荷を増幅してこれに対応する信号電圧を垂直信号線Ｖｓｉｇに発生させる増幅トランジスタＳＦｔと、該ＦＤ部、つまり増幅トランジスタＳＦｔのゲートをリセット電圧ＶＲにリセットする１つのリセットトランジスタＲｔとを有している。
【００９２】
なお、本実施形態２の固体撮像装置におけるその他の構成は、上述した実施形態１の固体撮像装置１００におけるものと同一である。
【００９３】
そして、この実施形態２では、実施形態１で説明したテストおよび光電変換特性の修正が行われていない固体撮像装置では、光電変換特性の線形性が損なわれる照度（あるいはシャッタースピード）が、画素回路が共有する画素間で異なる値となっている。つまり、画素回路を構成する４つの画素、つまり第１のＧｒ／Ｒ画素（偶数行）、第１のＧｂ／Ｂ画素（奇数行）、第２のＧｒ／Ｒ画素（偶数行）、第２のＧｂ／Ｂ画素（奇数行）では、図７（ａ）にグラフＬ０〜Ｌ３で示すように、光電変換特性が異なっている。
【００９４】
このように画素回路を４画素共有とした固体撮像装置では、ＬＳＩ試験前のテストでは、例えば、４画素共有の画素回路内の最も特性の優れている画素の光電変換特性に、他の画素の光電変換特性が一致するように、昇圧制御回路の設定回路を設定する。
【００９５】
この場合、第１のＧｒ／Ｒ画素（偶数行）、第１のＧｂ／Ｂ画素（奇数行）、第２のＧｒ／Ｒ画素（偶数行）、第２のＧｂ／Ｂ画素（奇数行）の順に、転送ゲートとＦＤ部との間のカップリング容量Ｃ００、Ｃ０１、Ｃ０２、Ｃ０３（Ｃ００＜Ｃ０１＜Ｃ０２＜Ｃ０３）は大きくなっているので、これらの画素からの電荷転送時には、垂直信号線Ｖｓｉｇの電位を以下のように設定することにより、これらの画素の光電変換特性をそろえることができる。
【００９６】
つまり、第１のＧｒ／Ｒ画素（偶数行）、第１のＧｂ／Ｂ画素（奇数行）、第２のＧｒ／Ｒ画素（偶数行）、第２のＧｂ／Ｂ画素（奇数行）の各画素からの電荷転送時の垂直信号線の電位レベルをそれぞれＶ０、Ｖ１、Ｖ２、Ｖ３とすると、電位レベルＶ０は、第１のＧｒ／Ｒ画素（偶数行）の光電変換特性の屈曲点Ｘ０が、第２のＧｂ／Ｂ画素（奇数行）光電変換特性の屈曲点Ｘ３に一致するように設定する。電位レベルＶ１は、第１のＧｂ／Ｂ画素（奇数行）の光電変換特性の屈曲点Ｘ１が、第２のＧｂ／Ｂ画素（奇数行）光電変換特性の屈曲点Ｘ３に一致するように設定する。さらに電位レベルＶ２は、第１のＧｒ／Ｒ画素（偶数行）の光電変換特性の屈曲点Ｘ２が、第２のＧｂ／Ｂ画素（奇数行）光電変換特性の屈曲点Ｘ３に一致するように設定する。
【００９７】
つまり、設定回路では、各画素からの電荷転送時の垂直信号線の電位レベルＶ０〜Ｖ３が上記のように４画素共有の画素回路での各画素の光電変換特性が一致するように、上記レジスタ設定値が決定される。
【００９８】
このような構成の実施形態２では、４画素共有の画素回路において、上記実施形態１と同様に、信号電荷のＦＤ部への転送時にＦＤ部の電位レベルが上昇するように、各画素行毎に垂直信号線の電位レベルを制御するので、１つの画素回路により共有される複数の画素の間で、光電変換特性の線形性を一致させることができる。この結果、光電変換特性の線形性の向上により、色潰れの無い鮮明な画像を再現することができる。
（実施形態３）
なお、上記実施形態１および２では、特に説明しなかったが、上記実施形態１および２の固体撮像装置の少なくともいずれかを撮像部に用いた例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの画像入力デバイスを有した電子情報機器について説明する。本発明の電子情報機器は、本発明の上記実施形態１および２の固体撮像装置の少なくともいずれかを撮像部に用いて得た高品位な画像データを記録用に所定の信号処理した後にデータ記録する記録メディアなどのメモリ部と、この画像データを表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示する液晶表示装置などの表示手段と、この画像データを通信用に所定の信号処理をした後に通信処理する送受信装置などの通信手段と、この画像データを印刷（印字）して出力（プリントアウト）する画像出力手段とのうちの少なくともいずれかを有している。
【００９９】
このような固体撮像装置を撮像部として用いた電子情報機器では、色潰れの無い鮮明な画像を記録メディアに記録したり、表示画面上に表示したり、プリントアウトしたり、さらには伝送したりすることができる。
【０１００】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【０１０１】
本発明は、固体撮像装置、および該固体撮像装置を用いた電子情報機器、並びに該固体撮像装置をテストするテスト装置およびテスト方法の分野において、信号電荷のＦＤ部への転送時にＦＤ部の電位レベルが上昇するよう垂直信号線の電位レベルを制御することにより、１つの画素回路により共有される複数の画素の間で、光電変換特性の線形性を一致させることができ、これにより色潰れの無い鮮明な画像を再現することができる。
【図面の簡単な説明】
【０１０２】
【図１】図１は、本発明の実施形態１による固体撮像装置を説明するブロック図である。
【図２】図２は、上記実施形態１の固体撮像装置における昇圧制御回路１１０の具体的な回路構成（図（ａ））、および該固体撮像装置のテスト装置の構成（図（ｂ））を示す図である。
【図３】図３は、上記実施形態１の動作を説明する図であり、図３（ａ）は、上記固体撮像装置に対してＬＳＩ試験前に行うテストプロセスおよび特性修正プロセスを説明する図であり、図３（ｂ）は、特性修正されたデバイス、つまり固体撮像装置の動作を説明する図である。
【図４】図４は、フォトダイオードＰＤからＦＤ部に至る経路でのポテンシャル分布を示す図であり、Ｇｂ／Ｂ画素（奇数行）における電荷転送時のポテンシャル分布（図（ａ））、およびＧｒ／Ｒ画素（偶数行）における電荷転送時のポテンシャル分布（図（ｂ））を示している。
【図５】図５は、上記実施形態１の固体撮像装置にて、Ｇｒ／Ｒ画素（偶数行）の光電変換特性と、Ｇｂ／Ｂ画素（奇数行）の光電変換特性とが一致している様子を示す図である。
【図６】図６は、本発明の実施形態２による固体撮像装置を説明する図であり、該固体撮像装置を構成する４画素共有の画素回路を示している。
【図７】図７は、上記実施形態２の固体撮像装置の光電変換特性を、修正する前（図（ａ））と修正した後（図（ｂ））とで対比して示す図である。
【図８】図８は、従来のＣＭＯＳイメージセンサについて各画素の光電変換特性を測定した結果を示す図である。
【図９】図９は、従来のＣＭＯＳイメージセンサを構成する２画素共有の画素回路を示す図である。
【図１０】図１０は、従来のＣＭＯＳイメージセンサにおける、トランスファーゲート制御信号（Ｔｘ０信号，Ｔｘ１信号）とＦＤレベルとの関係について、Ｇｒ／Ｒ画素（偶数行）からの信号電荷の読み出し時（図（ａ））と、Ｇｂ／Ｂ画素（奇数行）からの信号電荷の読み出し時（図（ｂ））とを対比して示す図である。
【図１１】図１１は、フォトダイオードＰＤからＦＤ部に至る経路でのポテンシャル分布を示す図であり、図１１（ａ）は、Ｇｒ／Ｒ画素（偶数行）について、読み出し前（ｔＡ期間）と読み出し前（ｔＢ期間）とで上記ポテンシャル分布の変化を示し、図１１（ｂ）は、Ｇｂ／Ｂ画素（奇数行）について、読み出し前（ｔＡ期間）と読み出し前（ｔＢ期間）とで上記ポテンシャル分布の変化を示している。
【符号の説明】
【０１０３】
１００  固体撮像装置
１０２  行アドレスデコーダ
１０３  垂直シフトレジスタ
１０４  選択回路
１０５  出力回路
１１０  昇圧制御回路
１１１ａ、１１１ｂ  電源昇圧レベルライン
１１２  行制御回路
１１３  設定回路
１２０  テスト装置
Ｃ０〜Ｃ３、Ｃ００〜Ｃ０３  カップリング容量
Ｒｔ  リセットトランジスタ
ＳＦｔ  増幅トランジスタ
Ｔｔ０〜Ｔｔ３  転送トランジスタ
Ｔｘ０〜Ｔｘ３  トランスファーゲート信号
【図１】
2009111533.tif 000003
【図２】
2009111533.tif 000004
【図３】
2009111533.tif 000005
【図４】
2009111533.tif 000006
【図５】
2009111533.tif 000007
【図６】
2009111533.tif 000008
【図７】
2009111533.tif 000009
【図８】
2009111533.tif 000010
【図９】
2009111533.tif 000011
【図１０】
2009111533.tif 000012
【図１１】
2009111533.tif 000013