(57)【要約】【課題】ＣＭＰ法による研磨を行った際に、ウェーハ周辺部における配線材料の崩れに起因する異物の発生が生じず、ウェーハ表面に傷をつけることがないようにする。【解決手段】シリコン基板上に多孔質絶縁膜及び絶縁膜を形成し、シリコン基板の周辺部をカバーするためのハードマスクカバー膜を介して配線形成用のレジストパターンを形成する。シリコン基板周辺部に配線パターンが形成されることを防止する。【選択図】図２
2009071200.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板上に、
多孔質層間絶縁膜材料を塗布形成する工程と、
前記シリコン基板の周辺エッジに付着した前記多孔質層間絶縁膜材料を除去するための洗浄を行う工程と、
前記多孔質絶縁膜材料を形成した前記シリコン基板を焼成し、多孔質絶縁膜を形成する工程と、
絶縁膜を形成する工程と、
前記シリコン基板の周辺部をカバーするためのハードマスクカバー膜を形成する工程と、
前記ハードマスクカバー膜を含むシリコン基板上に配線形成用のレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記絶縁膜をエッチングし、配線用の開口部を形成する工程と、
前記開口部内に金属配線を埋め込む工程と、
前記開口部以外に形成されている配線膜をＣＭＰ法により除去する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記ハードマスクカバー膜は、Ｔｉ、Ｖ、Ｔａ、Ｗ、Ｚｒ、Ｈｆ、Ｎｂから選ばれる金属の金属窒化膜であることを特徴とする請求項１記載の半導体デバイスの製造方法。
【請求項３】
前記多孔質層間絶縁膜はＮＣＳ（Ｎａｎｏ  Ｃｌｕｓｔｅｒｉｎｇ  Ｓｉｌｉｃａ）であることを特徴とする請求項１記載の半導体デバイスの製造方法。
【請求項４】
前記ハードマスクカバー膜を形成する工程は、
前記ハードマスクカバー膜となる金属窒化膜を形成する工程と、
前記金属窒化膜上にネガレジストを形成する工程と、
前記ネガレジストに対して周辺露光を行った後に現像を行い、リング状のネガレジストパターンを形成する工程と、
前記ネガレジストパターンをマスクとして前記金属窒化膜をエッチングし、前記ハードマスクカバー膜を形成する工程と、
を更に含むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記ハードマスクカバー膜を形成する工程は、
前記ハードマスクカバー膜となる金属窒化膜を形成する工程と、
前記金属窒化膜上にポジレジストを形成する工程と、
前記ポジレジストに対して前記シリコン基板周辺部より内側領域においてリング状に露光を行う第１の露光工程と、
前記ポジレジストに対して、前記第１の露光工程にて露光したリング状の内側領域より内側の領域を追加露光する第２の露光工程と、
露光後の前記ポジレジストを現像し、リング状のポジレジストパターンを形成する工程と、
前記ポジレジストパターンをマスクとして前記金属窒化膜をエッチングし、前記ハードマスクカバー膜を形成する工程と、
を更に含むことを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に係り、特に、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）を利用した半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体装置の微細化に対する要求は絶え間なく増大しており、近年では半導体装置の製造プロセスの集積度は３年に２倍という速さで進歩しつつある。これに伴い、配線幅や配線ピッチの寸法が縮小されつつあることから、配線抵抗と配線間容量が増大し、配線遅延が大きくなる傾向にある。
【０００３】
この問題を解決するための、ひとつの方法は、低誘電率層間絶縁膜材料を用いることである。特に塗布系の低誘電率層間絶縁膜材料の利用が期待されている。その理由としては、塗布膜材料が次のような特徴を持つことによる。
【０００４】
（１）スピン塗布機とアニール炉を用いて平坦膜が簡便に形成できる。
【０００５】
（２）薬液の変更により材料の変更が容易にできる。
【０００６】
（３）低誘電率化のために必要な、低密度なポーラス（多孔質）膜を比較的容易に            形成できる。
【０００７】
もうひとつの解決方法としては、低抵抗の配線金属材料の利用が挙げられる。０．１８ｕｍ世代以降において、従来のアルミ配線から比抵抗の低い銅配線への移行は不可欠となっている。銅膜は従来のドライエッチングでの加工は困難のため、Ｃｕ−ＣＭＰを利用した銅ダマシンと呼ばれる配線手法を取る事が多い。
【０００８】
図７〜図１１は層間絶縁膜として塗布系の多孔質膜を用いた銅ダマシン配線形成の従来の方法を示すプロセス工程断面図である。各図において、右端がウェーハ周辺部を表している。
【０００９】
まず、シリコン基板１０上に、ＣＶＤ法を適用することによって、第１のシリコン酸化膜３１及び第１のシリコン窒化膜３２を順次に形成する。
【００１０】
次いで、スピン塗布方式にて、多孔質層間絶縁膜３３を形成する（図７）。
【００１１】
スピン方式で塗布されるため、塗布されたウェーハの周辺エッジでは、塗布材料が回り込んでいる。この塗布材料がカセット、装置内で剥がれてダストになるため、エッジリンスと呼ばれる工程でウェーハの周辺洗浄処理を行う。この工程では、回転支持台に固定されたウェーハの外側に位置する図示しないエッジリンスノズルが、ウェーハ周辺エッジに向かって、ノズルからシンナー等の薬液を吹き付けて、ウェーハ周辺エッジへの塗布材料の回り込みを除去する。
【００１２】
ウェーハのエッジリンスにより、残った多孔質層間絶縁膜３３の端縁部と多孔質層間絶縁膜を除去されたウェーハ周辺部に段差が形成され、段差部の外側（ウェーハ周辺部）では、下地の第１のシリコン窒化膜３２が表出する（図８）。
【００１３】
次いで、ＣＶＤ法を適用することにより、段差を含めた全面に、第２のシリコン窒化膜３４及び第２のシリコン酸化膜３５を順次に成膜する。この結果、ウェーハ周辺部においては、第２のシリコン窒化膜３４は、第１のシリコン窒化膜３２上に形成されることになる。
【００１４】
次に、反射防止膜ＢＡＲＣ（Ｂｏｔｔｏｍ  Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｖｅ  Ｃｏａｔｉｎｇ）３６をスピン塗布で形成する。近年の加工寸法の微細化による露光光の短波長化に伴い、エキシマレーザー用レジストでは、従来の ｉ 線、ｇ 線に比べて、シリコン基板からの反射の影響(定在波効果)が大きくなって来ている。これを低減するために、レジストを塗布する前に、上記反射防止膜ＢＡＲＣが設けられる。
【００１５】
次いで、スピン塗布法を適用することにより、ポジレジストを塗布してから、所望の微細パターンが形成できるように、ウェーハ全体を露光し、現像処理を行う。これにより、配線溝を形成するためのポジレジストパターン３７を形成する（図９）。
【００１６】
次いで、前述のポジレジストパターン３７をマスクとしたドライエッチング工程を適用し、反射防止膜３６、第２のシリコン酸化膜３５、第２のシリコン窒化膜３４、多孔質層間絶縁膜３３、第１のシリコン窒化膜３２を順次にエッチングして、配線溝を形成する。エッチング工程終了後、ポジレジストパターン３７を除去する。
【００１７】
次いで、形成された配線溝の内壁を覆うように、Ｃｕの層間絶縁膜への拡散防止層としてバリア膜３８をＰＶＤ法により成長する。
【００１８】
その次に、ＰＶＤ法を適用することにより、バリア膜３８の上にｓｅｅｄ層とするＣｕ膜を形成する（図示せず）。このＣｕ膜を電極として、電解メッキ法でＣｕ配線膜３９を成長する（図１０）。
【００１９】
Ｃｕ配線膜３９を形成した後、ＣＭＰ工程で配線溝以外に形成されているＣｕ膜及びバリア膜を除去することで、Ｃｕダマシン配線が形成される（図１１）。
【００２０】
ＣＭＰ工程では、形成されたＣｕ配線膜に対して、金属表面酸化剤とＰＨ調整剤から構成される溶液に研磨剤粒子を分散させたスラリーを滴下し、この表面を研磨パッドで擦ることで、ＣＭＰ−ｓｔｏｐ膜となる第２のシリコン窒化膜３４の上端まで、Ｃｕ配線膜を平坦化しながら研磨していく。
【００２１】
ところが、一般的に、ＣＭＰ工程では、ウェーハ面内の研磨レートは均一ではなく、ウェーハ中心部に比べて周辺部での研磨レートが高いという傾向がある。また、前述のように、ウェーハ周辺部に第２のシリコン窒化膜による段差が存在する場合、さらに圧力が周辺部に分散される。その結果、ウェーハ周辺部では過剰研磨が発生する。すなわち、ＣＭＰ−ｓｔｏｐ膜となる第２のシリコン窒化膜３４も段差の所で研磨されてしまい、最終的にＣＭＰ停止位置４１で示す付近まで研磨が進行する。
【非特許文献１】工業調査会２００１年1月１０日発行、「詳説  半導体ＣＭＰ技術」
【特許文献１】特開２００６−９３４０２号公報
【特許文献２】特開２００５−７９４４１号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
前述したように、塗布系の多孔質成膜材料を層間絶縁膜として利用している場合、ウェーハ周辺部は、エッジリンスノズルから、シンナー等の薬液を吹き付けて、ウェーハ周辺エッジへの塗布材料の回り込みを除去する。
【００２３】
図１２は、段差部の状態を示す要部拡大図であり、エッジリンスの結果として、段差が形成された後に、段差上に第２のシリコン窒化膜３４を成膜した状態を示している。ウェーハ周辺部に塗布された多孔質層間絶縁膜の除去により、残った多孔質層間絶縁膜の端縁部とウェーハ周辺部との間に段差が形成されている。また、洗浄時ノズルから噴出された薬液の圧力で、段差の端部に山状の突起４２が形成されることがある。
【００２４】
一旦山状の突起が形成されてしまうと、後のプロセス工程が進むにつれて、各層はこの山状の突起の上に堆積し、段差は更に大きくなっていく。
【００２５】
このような段差が存在する状態で、図９にて説明したようにポジレジストパターン３７を形成するわけであるが、この際、段差の外側（ウェーハ周辺部）領域を含めてポジレジストを塗布してから、図１３に示すように、レチクルを用いてウェーハ全体を順次露光するので、ウェーハ周辺部にもポジレジストパターン３７が形成される。この結果、後のエッチング工程では、この部分にも配線溝が形成されてしまう。
【００２６】
図１４はＣｕ配線を形成後の段差部の状態を示す要部拡大図であり、上述山状の突起が出来た後に形成した配線の断面図を示している。４３は山状の突起部に形成した配線であり、４４はウェーハ周辺部の配線である。
【００２７】
前述の通り、ウェーハ周辺部には段差が形成される。このため、図９にてポジレジストの露光時に、段差部分を含むウェーハ周辺部では正確な像を結ぶ焦点の深度を確保できない。その影響で、規定寸法のパターニングすることが出来ず、後の配線工程で正確な寸法の配線を形成することも困難となる。この傾向は、エッジリンスにより山状の突起が形成されてしまうと更に悪化する。
【００２８】
その後、形成した配線膜の表面にＣＭＰ工程を施すと、前述したように、ウェーハ周辺の過剰研磨により、ＣＭＰ−ｓｔｏｐ膜となる第２のシリコン窒化膜３４が段差部分のＣＭＰ停止位置４１まで研磨される。この際、段差部及び山状の突起部に形成された異常配線及びその周辺の絶縁膜は容易に剥離し、大きなパーティクルとなる。これらのパーティクルは研磨剤に混入し、ＣＭＰ工程中にウェーハに傷を付ける要因となる。
【課題を解決するための手段】
【００２９】
上記問題を解決するために、本発明における半導体装置の製造方法は、シリコン基板上に、多孔質層間絶縁膜材料を塗布形成する工程と、前記シリコン基板の周辺エッジに付着した前記多孔質層間絶縁膜材料を除去するための洗浄を行う工程と、前記多孔質絶縁膜材料を形成した前記シリコン基板を焼成し、多孔質絶縁膜を形成する工程と、絶縁膜を形成する工程と、前記シリコン基板の周辺部をカバーするためのハードマスクカバー膜を形成する工程と、前記ハードマスクカバー膜を含むシリコン基板上に配線形成用のレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記絶縁膜をエッチングし、配線用の開口部を形成する工程と、前記開口部内に金属配線を埋め込む工程と、前記開口部以外に形成されている配線膜をＣＭＰ法により除去する工程とを含むようにし、ウェーハ周辺部の配線及びその周辺の絶縁膜の剥離を避けることにした。
【発明の効果】
【００３０】
請求項１に記載の半導体装置の製造方法によれば、配線溝形成のためのエッチングを行う際に、ハードマスクカバー膜の存在によって、ウェーハ周辺部に配線溝が形成されることが防止される。このため、ウェーハ周辺部に配線が形成されない。この結果、後のＣＭＰ工程において、半導体ウェーハ周辺部でのパーティクルの生成も回避でき、ウェーハに傷を付けることを防ぐことができる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施の形態を、画面を参照して詳細に説明する。
【実施例１】
【００３２】
図１〜図５は、実施例１を説明するプロセス工程断面図である。
【００３３】
図１を参照する。
【００３４】
まず、シリコン基板１０の上に、基板温度３５０〜４５０℃の条件下でＳｉＨ4とＮ2Ｏの混合ガスにてプラズマＣＶＤ法を適用することにより、厚さが１００〜２００ｎｍ程度の第１のシリコン酸化膜１１を形成する。
【００３５】
次いで、第１のシリコン酸化膜１１の上に、同じく３５０〜４５０℃の条件下でＳｉＨ4、ＮＨ3、及びＮ2の混合ガスにてプラズマＣＶＤ法を適用することにより、厚さが６０〜１００ｎｍ程度の第１のシリコン窒化膜１２を形成する。
【００３６】
次いで、第１のシリコン窒化膜１２の上に、スピン塗布法を適用することにより、シリカ系の塗布材料を常温にて塗布する。
【００３７】
その後、ウェーハを（図示しない）回転支持台に固定し、支持台の外側に位置するエッジリンスノズルからウェーハ周辺エッジに向かってシンナー等の薬液を吹き付けることにより、エッジリンスを行う。この結果、ウェーハ周辺エッジに回りこんで付着した塗布材料が除去される。
【００３８】
上記エッジリンスを行ってから、基板を焼成炉に入れて、３００〜５００℃で、３分間で焼成し、厚さが１００〜２００ｎｍの多孔質層間絶縁膜ＮＣＳ（Ｎａｎｏ  Ｃｌｕｓｔｅｒｉｎｇ  Ｓｉｌｉｃａ、ポーラスシリカ系Ｌｏｗ−ｋ材料）膜１３を形成する。
【００３９】
その後、多孔質層間絶縁膜１３の上に、基板温度３５０〜４５０℃の条件下でＳｉＨ4、ＮＨ3、及びＮ2の混合ガスにてプラズマＣＶＤ法を適用することにより、厚さが６０〜１００ｎｍ程度の第２のシリコン窒化膜１４を形成する。
【００４０】
次いで、第２のシリコン窒化膜１４の上に、基板温度３５０〜４５０℃の条件下ＳｉＨ4とＮ2Ｏの混合ガスにてプラズマＣＶＤ法を適用することにより、厚さが１００〜２００ｎｍ程度の第２のシリコン酸化膜１５を形成する。
【００４１】
次いで、第２のシリコン酸化膜１５の上に、室温で有機反射防止コート材をスピン塗布してから、１５０〜２５０℃にて、３分間焼成し、厚さが６０〜１００ｎｍの反射防止膜１６を形成する。
【００４２】
その後、反射防止膜１６の上に、後の工程でハードマスクカバー膜となる金属窒化膜１７、例えばＴｉＮ膜を２００〜３００℃のスパッタ法にて２００〜３００ｎｍの厚みで形成する。
【００４３】
なお、本実施例では、金属窒化膜をＴｉＮで形成したが、その他の金属窒化物で形成してもよい。本実施例の金属窒化膜を構成する金属として、Ｔｉ、Ｖ、Ｔａ、Ｗ、Ｚｒ、Ｈｆ、及びＮｂなどが挙げられる。
【００４４】
次に、金属窒化膜１７の上に、ネガレジスト層を２００ｎｍ〜２５０ｎｍの厚さで塗布する。
【００４５】
その後、ＡｒＦレーザーを光源としたエキシマレーザーにて０．８程度のＮＡ（レンズ開口数）を用いて、通常照明でウェーハ周辺部に照射させ、周辺露光を行う。ネガレジストを用いるため、現像を行った後、周辺露光されたリング状の部分がネガレジストパターン１８として、ウェーハの周辺部に残る。
【００４６】
図２を参照する。
【００４７】
ウェーハ周辺部に残ったネガレジストパターン１８をレジストマスクとして、Ｃｌ2とＢＣｌ3の混合ガスにて金属窒化膜１７をドライエッチングする。エッチング時間は３０〜４０秒間とした。これによりウェーハ周辺部にリング状のハードマスクカバー膜１７−１が形成される。
【００４８】
次いで、アッシング（Ａｓｈｉｎｇ）及び硫酸過酸化水素水（ＳＰＭ）とアンモニア過酸化水素水（ＡＰＭ）でネガレジストパターン１８を除去する。
【００４９】
その後、ウェーハ全面にポジレジスト層を２００ｎｍ〜２５０ｎｍの厚さで塗布してから、配線パターンを設けたレチクルにより、ＡｒＦレーザーを光源としたエキシマレーザーにて０．８程度のＮＡを用いて、通常照明でウェーハ全面を順次に露光する。
【００５０】
現像処理を行うことにより、所望のポジレジストパターン１９が形成できる。
【００５１】
図３を参照する。
【００５２】
ポジレジストパターン１９をマスクとして、ＣＦ4及びＣＨ2の混合ガスを用いて、ドライエッチングを５０〜６０秒間行う。これにより、反射防止膜１６が選択的にエッチングされ、配線溝パターンの開口が反射防止膜１６の下端まで形成される。
【００５３】
エッチングを行ってから、アッシング（Ａｓｈｉｎｇ）及び硫酸過酸化水素水（ＳＰＭ）とアンモニア過酸化水素水（ＡＰＭ）でポジレジストパターン２０を除去する。
【００５４】
次いで、反射防止膜１６をマスクとして、Ｃ4Ｆ6、Ａｒ及びＯ2の混合ガスを用いて、ドライエッチングを３０〜４０秒間行う。これにより、第２のシリコン酸化膜１５が選択的にエッチングされ、配線溝パターンの開口が第２のシリコン酸化膜１５の下端まで形成される。
【００５５】
次いで、反射防止膜１６と第２のシリコン酸化膜１５がマスクとして、ＣＨＦ3、Ａｒ、及びＯ2の混合ガスを用いて、ドライエッチングを４０〜５０秒間行う。これにより、第２のシリコン窒化膜１４が選択的にエッチングされ、配線溝パターンの開口が第２のシリコン窒化膜１４の下端まで形成される。
【００５６】
図４を参照する。
【００５７】
Ｃｌ2とＢＣｌ3の混合ガスを用いて、ドライエッチングを３０〜４０秒間行う。これにより、ハードマスクカバー膜１７−１が次工程以降の起伏とならないように除去する。。
【００５８】
その後、反射防止膜１６、第２のシリコン酸化膜１５、及び第２のシリコン窒化膜１４をマスクとして、ＣＦ4、ＣＨＦ3、Ｎ2の混合ガスを用いて、ドライエッチングを１０〜２０秒間行う。これにより、多孔質層間絶縁膜１３が選択的にエッチングされ、配線溝パターンの開口が多孔質層間絶縁膜１３の下端まで形成される。
【００５９】
次いで、反射防止膜１６、第２のシリコン酸化膜１５、第２のシリコン窒化膜１４、及び多孔質層間絶縁膜１３がマスクとして、ＣＨＦ3、Ａｒ、及びＯ2の混合ガスを用いて、ドライエッチングを４０〜５０秒間行う。これにより、第１のシリコン窒化膜１４が選択的にエッチングされ、配線溝パターンの開口が第１のシリコン窒化膜１２の下端まで形成される。
【００６０】
次いで、形成された配線溝の内壁を完全に覆うように、Ｃｕの層間絶縁膜への拡散防止層としてバリア膜例えばＴｉＮ膜２０をスパッタ法より成長する。
【００６１】
その次に、ＰＶＤ法を適用することにより、バリア膜２０の上にｓｅｅｄ層とするＣｕ膜を形成する（図示しない）。Ｃｕ膜を電極として、基本浴（ＣｕＳＯ4+Ｈ2ＳＯ4+ＨＣｌ）と添加剤（ＰＥＧ，ＭＰＳ，ＢＴＡ）で構成されたメッキ液を用いて、電解メッキ法でＣｕ配線膜２１を成長する。
【００６２】
図５を参照する。
【００６３】
形成されたＣｕ配線膜２１に対して、金属表面酸化剤とＰＨ調整剤から構成される溶液に研磨剤粒子を分散させたスラリーを滴下し、この表面を研磨パッドで擦ることで、ＣＭＰ−ｓｔｏｐ膜となる第１のシリコン窒化膜１２が露出するまでＣｕ膜及びバリアメタルを研磨する。このようにして、層間絶縁膜１２〜１４内にＣｕ配線２２が形成される。
【００６４】
ウェーハ周辺部に配線が形成されないため、ＣＭＰ停止位置４１まで研磨を進行しても、前述したパーティクルが発生しない。
【００６５】
このようにして、本実施形態に係る半導体装置が完成する。
【実施例２】
【００６６】
図６は露光位置を示す実施例２に使用するウェーハの平面図である。
【００６７】
まず、実施例１と同じように、シリコン基板１０の上に、第１のシリコン酸化膜１１から、金属窒化膜１７まで、順次に形成する。
【００６８】
次に、ウェーハ全面にポジレジスト層を２００ｎｍ〜２５０ｎｍの厚さで塗布してから、ウェーハ周辺部より内側に対しリング状の露光部分２３に、ＡｒＦレーザーを光源としたエキシマレーザーにて１回目のリング状露光を行う（図６（ａ））。
【００６９】
その後、中央部は石英など光が透過するマスクを使用し、ウェーハの中央部の露光部分２４に、ＡｒＦレーザーを光源としたエキシマレーザーにて打ち抜き２回目の露光を行う。これにより１回目の露光で形成した輪帯状の露光部と２回目の露光で形成した中央部の打ち抜き部を足し合わせる形で露光パターンが形成される（図６（ｂ））。
【００７０】
次に、現像処理を行い、ウェーハ周辺部に露光されなかった部分がリング状のポジレジストパターンとして残る。
【００７１】
ウェーハ周辺部にのみハードマスクを形成するには、周辺部に形成されている金属窒化膜の上にレジストパターンの存在が必要である。ネガレジストを使用する実施例１では、周辺パターンの形成は、一回の周辺露光で済むという利点がある。
【００７２】
一方、実施例２では、ハードマスクカバー膜を形成するためのレジストは、回路形成時に使用されるポジレジストと同じものであるため、ネガレジストを使用するための新規投資が不要という利点もある。
【００７３】
なお、前記の露光処理は、必ず二回分けて行わなくてもよく、まとめて一回でウェーハ周辺部以外の部分を露光しても構わない。
【００７４】
これ以降の工程は、実施例１と同じである。
【００７５】
以上、実施例に沿って本発明を説明したが、本発明はこれらの実施例に限られるものではない。例えば、種々の置換、変更、改良、組み合わせなどが可能であることは当然である。
【産業上の利用可能性】
【００７６】
本発明は、半導体装置を製造する際、Ｃｕダマシン配線及びそのＣＭＰ工程で利用可能である。
【図面の簡単な説明】
【００７７】
【図１】実施例１を説明するプロセス工程断面図（その１）である。
【図２】実施例１を説明するプロセス工程断面図（その２）である。
【図３】実施例１を説明するプロセス工程断面図（その３）である。
【図４】実施例１を説明するプロセス工程断面図（その４）である。
【図５】実施例１を説明するプロセス工程断面図（その５）である。
【図６】露光位置を示す実施例２に使用するウェーハの平面図である。
【図７】層間絶縁膜として塗布系の多孔質膜を用いた銅ダマシン配線形成の従来方法            を示すプロセス工程断面図（その１）である。
【図８】層間絶縁膜として塗布系の多孔質膜を用いた銅ダマシン配線形成の従来方法            を示すプロセス工程断面図（その２）である。
【図９】層間絶縁膜として塗布系の多孔質膜を用いた銅ダマシン配線形成の従来方法            を示すプロセス工程断面図（その３）である。
【図１０】層間絶縁膜として塗布系の多孔質膜を用いた銅ダマシン配線形成の従来方法            を示すプロセス工程断面図（その４）である。
【図１１】層間絶縁膜として塗布系の多孔質膜を用いた銅ダマシン配線形成の従来方法            を示すプロセス工程断面図（その５）である。
【図１２】段差部の状態を示す要部拡大図である。
【図１３】段差部の露光を示すウェーハ平面図である。
【図１４】Ｃｕ配線を形成後の段差部の状態を示す要部拡大図である。
【符号の説明】
【００７８】
１０      シリコン基板
１１      第１のシリコン酸化膜
１２      第１のシリコン窒化膜
１３      多孔質層間絶縁膜
１４      第２のシリコン窒化膜
１５      第２のシリコン酸化膜
１６      反射防止膜
１７      金属窒化膜
１７−１  ハードマスクカバー膜
１８      ネガレジストパターン
１９      ポジレジストパターン
２０      バリア膜
２１      Ｃｕ配線膜
２２      Ｃｕ配線
２３      リング状の露光部分
２４      中央部の露光部分
２５      ポジレジストパターン
３１      第１のシリコン酸化膜
３２      第１のシリコン窒化膜
３３      多孔質層間絶縁膜
３４  第２のシリコン窒化膜
３５  第２のシリコン酸化膜
３６  反射防止膜
３７  ポジレジストパターン
３８  バリア膜
３９  Ｃｕ配線膜
４０  Ｃｕ配線
４１  CMP停止位置
４２  山状の突起
４３  山状の突起部のＣｕ配線
４４  ウェーハ周辺部のＣｕ配線
【図１】
2009071200.tif 000003
【図２】
2009071200.tif 000004
【図３】
2009071200.tif 000005
【図４】
2009071200.tif 000006
【図５】
2009071200.tif 000007
【図６】
2009071200.tif 000008
【図７】
2009071200.tif 000009
【図８】
2009071200.tif 000010
【図９】
2009071200.tif 000011
【図１０】
2009071200.tif 000012
【図１１】
2009071200.tif 000013
【図１２】
2009071200.tif 000014
【図１３】
2009071200.tif 000015
【図１４】
2009071200.tif 000016