(57)【要約】【課題】有効走査期間において最初に選択する行の画素で低階調域内の各階調を高い再現性で表示できるようにする。【解決手段】本発明の表示装置は、マトリクス状に配列した画素ＰＸと、画素ＰＸが形成する列に対応して配列した映像信号線ＤＬとを具備し、各画素ＰＸは、発光素子ＬＥＤと、ソースが電源端子ＮＤ１に接続されたトランジスタＤＲと、トランジスタＤＲのゲートに接続された電極を含んだキャパシタＣと、トランジスタＤＲのドレインと電源端子ＮＤ２との間で発光素子ＬＥＤと直列に接続されたスイッチＳＷａと、トランジスタＤＲのドレインとゲートと映像信号線ＤＬとの接続をそれらが互いに接続された状態とそれらが互いから切断された状態との間で切り替えるスイッチ群ＳＷｂ，ＳＷｃとを備え、画素ＰＸが形成する画素行は、トランジスタＤＲの閾値電圧がより深い複数の行と、駆動トランジスタＤＲの閾値電圧がより浅い複数の行とを含む。【選択図】図１
2009025542.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配列した複数の有効画素と、前記複数の有効画素が形成する複数の列に対応して配列した複数の映像信号線とを具備し、
前記複数の有効画素の各々は、発光素子と、ソースが第１電源端子に接続された駆動トランジスタと、前記駆動トランジスタのゲートに接続された電極を含んだキャパシタと、前記駆動トランジスタのドレインと第２電源端子との間で前記発光素子と直列に接続された出力制御スイッチと、前記駆動トランジスタのドレインとゲートと前記映像信号線との接続をそれらが互いに接続された第１状態とそれらが互いから切断された第２状態との間で切り替えるスイッチ群とを備え、
前記複数の有効画素が形成する複数の有効画素行は、前記駆動トランジスタの閾値電圧がより深い複数の第１有効画素行と、前記駆動トランジスタの閾値電圧がより浅い複数の第２有効画素行とを含んだことを特徴とする表示装置。
【請求項２】
前記複数の第１有効画素行は、前記複数の第２有効画素行と比較して、前記駆動トランジスタのチャネル長がより長いことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記複数の第１有効画素行間で前記閾値電圧の深さが互いに異なっていることを特徴とする請求項１に記載の表示装置。
【請求項４】
有効走査期間と垂直ブランキング期間とを交互に繰り返し、各有効走査期間では、まず、前記複数の第１有効画素行を１行ずつ順次選択し、その後、前記複数の第２有効画素行を１行ずつ順次選択し、選択中の行では前記有効画素に映像信号を書き込む有効書込動作を行うことを特徴とする請求項１に記載の表示装置。
【請求項５】
マトリクス状に配列した複数の有効画素と、前記複数の有効画素が形成する複数の列に対応してマトリクス状に配列した複数のダミー画素と、前記複数の列に対応して配列した複数の映像信号線とを具備し、
前記複数の有効画素の各々は、発光素子と、ソースが第１電源端子に接続された第１駆動トランジスタと、前記第１駆動トランジスタのゲートに接続された電極を含んだキャパシタと、前記第１駆動トランジスタのドレインと第２電源端子との間で前記発光素子と直列に接続された出力制御スイッチと、前記第１駆動トランジスタのドレインとゲートと前記映像信号線との接続をそれらが互いに接続された第１状態とそれらが互いから切断された第２状態との間で切り替えるスイッチ群とを備え、
前記複数のダミー画素の各々は、ソースが第３電源端子に接続された第２駆動トランジスタと、前記第２駆動トランジスタのドレインとゲートと前記映像信号線との接続をそれらが互いに接続された第３状態と前記第２駆動トランジスタのドレインが前記映像信号線から切断された第４状態との間で切り替える少なくとも１つのスイッチとを備えると共に、発光素子を備えていないことを特徴とする表示装置。
【請求項６】
ダミー走査期間と有効走査期間と垂直ブランキング期間とをこの順に繰り返し、各ダミー走査期間では、前記複数のダミー画素が形成する複数のダミー画素行を１行ずつ順次選択し、選択中の行では前記ダミー画素にリセット信号を書き込むダミー書込動作を行い、各有効走査期間では、前記複数の有効画素が形成する複数の有効画素行を１行ずつ順次選択し、選択中の行では前記有効画素に映像信号を書き込む有効書込動作を行うことを特徴とする請求項５に記載の表示装置。
【請求項７】
前記ダミー走査期間において各ダミー画素に書き込む前記リセット信号の大きさを、前記ダミー画素が接続されたのと同一の映像信号線に接続され且つ前記有効走査期間において最初に前記有効書込動作を行う前記有効画素に前記ダミー走査期間の直後の有効走査期間において書き込むべき前記映像信号の大きさと等しくすることを特徴とする請求項６に記載の表示装置。
【請求項８】
マトリクス状に配列した複数の有効画素と、前記複数の列に対応して配列した複数の映像信号線とを具備し、
前記複数の有効画素の各々は、発光素子と、ソースが第１電源端子に接続された駆動トランジスタと、前記駆動トランジスタのゲートに接続された電極を含んだキャパシタと、前記駆動トランジスタのドレインと第２電源端子との間で前記発光素子と直列に接続された出力制御スイッチと、前記駆動トランジスタのドレインとゲートと前記映像信号線との接続をそれらが互いに接続された第１状態とそれらが互いから切断された第２状態との間で切り替えるスイッチ群とを備え、
有効走査期間と垂直ブランキング期間とを交互に繰り返し、各有効走査期間では、前記複数の有効画素が形成する複数の有効画素行のうち最初に選択する１行でのみ、前記有効画素に映像信号を書き込む有効書込動作に先立って、前記有効画素にリセット信号を書き込むリセット動作を行うことを特徴とする表示装置。
【請求項９】
前記有効走査期間において前記最初に選択する１行が含む各有効画素に書き込む前記リセット信号の大きさを、この有効走査期間において前記有効画素に書き込むべき前記映像信号の大きさと等しくすることを特徴とする請求項８に記載の表示装置。
【請求項１０】
第１及び第２ダイオードを各々が含んだ複数の保護回路をさらに具備し、前記複数の保護回路の各々において、前記第１ダイオードは、前記映像信号線とこれよりも高電位に設定される高電位端子との間に、接続されると共に前記映像信号線から前記高電位端子へと順方向電流を流すように接続され、前記第２ダイオードは、前記映像信号線とこれよりも低電位に設定される低電位端子との間に、前記低電位端子から前記映像信号線へと順方向電流を流すように接続されていることを特徴とする請求項１乃至９の何れか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に係り、特にはアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
特許文献１には、カレントコピー型の回路を画素回路に採用したアクティブマトリクス型有機エレクトロルミネッセンス（ＥＬ）表示装置が記載されている。この表示装置では、各画素に映像信号として電流信号を供給し、有機ＥＬ素子を映像信号の大きさに対応した輝度で発光させる。
【０００３】
ところで、この表示装置を駆動する場合、通常、有効走査期間とブランキング期間（垂直ブランキング期間）を交互に繰り返す。有効走査期間では、例えば、画素を行ずつ順次選択し、選択した画素に映像信号を書き込む。各画素の有機ＥＬ素子は、有効走査期間のうち選択されていない期間とブランキング期間とにおいて、先の映像信号の大きさに対応した輝度で発光する筈である。
【０００４】
しかしながら、本発明者は、本発明を為すに際し、以下の事実を見出している。すなわち、画素に映像信号として電流信号を書き込む表示装置は、各有効走査期間において最初に選択する数行の画素で、低階調域内の各階調を高い再現性で表示できないことがある。これは、特に、映像信号線ドライバ内の回路や画素内の回路の静電破壊（electrostatic damage）を防止するための保護回路を映像信号線に接続した場合に顕著である。
【特許文献１】米国特許第６３７３４５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、画素に映像信号として電流信号を書き込む表示装置が、有効走査期間において最初に選択する行の画素で、低階調域内の各階調を高い再現性で表示できるようにすることにある。
【課題を解決するための手段】
【０００６】
本発明の第１側面によると、マトリクス状に配列した複数の有効画素と、前記複数の有効画素が形成する複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の有効画素の各々は、発光素子と、ソースが第１電源端子に接続された駆動トランジスタと、前記駆動トランジスタのゲートに接続された電極を含んだキャパシタと、前記駆動トランジスタのドレインと第２電源端子との間で前記発光素子と直列に接続された出力制御スイッチと、前記駆動トランジスタのドレインとゲートと前記映像信号線との接続をそれらが互いに接続された第１状態とそれらが互いから切断された第２状態との間で切り替えるスイッチ群とを備え、前記複数の有効画素が形成する複数の有効画素行は、前記駆動トランジスタの閾値電圧がより深い複数の第１有効画素行と、前記駆動トランジスタの閾値電圧がより浅い複数の第２有効画素行とを含んだことを特徴とする表示装置が提供される。
【０００７】
本発明の第２側面によると、マトリクス状に配列した複数の有効画素と、前記複数の有効画素が形成する複数の列に対応してマトリクス状に配列した複数のダミー画素と、前記複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の有効画素の各々は、発光素子と、ソースが第１電源端子に接続された第１駆動トランジスタと、前記第１駆動トランジスタのゲートに接続された電極を含んだキャパシタと、前記第１駆動トランジスタのドレインと第２電源端子との間で前記発光素子と直列に接続された出力制御スイッチと、前記第１駆動トランジスタのドレインとゲートと前記映像信号線との接続をそれらが互いに接続された第１状態とそれらが互いから切断された第２状態との間で切り替えるスイッチ群とを備え、前記複数のダミー画素の各々は、ソースが第３電源端子に接続された第２駆動トランジスタと、前記第２駆動トランジスタのドレインとゲートと前記映像信号線との接続をそれらが互いに接続された第３状態と前記第２駆動トランジスタのドレインが前記映像信号線から切断された第４状態との間で切り替える少なくとも１つのスイッチとを備えると共に、発光素子を備えていないことを特徴とする表示装置が提供される。
【０００８】
本発明の第３側面によると、マトリクス状に配列した複数の有効画素と、前記複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の有効画素の各々は、発光素子と、ソースが第１電源端子に接続された駆動トランジスタと、前記駆動トランジスタのゲートに接続された電極を含んだキャパシタと、前記駆動トランジスタのドレインと第２電源端子との間で前記発光素子と直列に接続された出力制御スイッチと、前記駆動トランジスタのドレインとゲートと前記映像信号線との接続をそれらが互いに接続された第１状態とそれらが互いから切断された第２状態との間で切り替えるスイッチ群とを備え、有効走査期間と垂直ブランキング期間とを交互に繰り返し、各有効走査期間では、前記複数の有効画素が形成する複数の有効画素行のうち最初に選択する１行でのみ、前記有効画素に映像信号を書き込む有効書込動作に先立って、前記有効画素にリセット信号を書き込むリセット動作を行うことを特徴とする表示装置が提供される。
【発明の効果】
【０００９】
本発明によると、画素に映像信号として電流信号を書き込む表示装置が、有効走査期間において最初に選択する行の画素で、低階調域内の各階調を高い再現性で表示できるようになる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１１】
図１は、本発明の第１態様に係る表示装置を概略的に示す平面図である。図２及び図３は、図１の表示装置が含む駆動トランジスタの例を示す断面図である。図４は、図１の表示装置が含む保護回路の一例を示す等価回路図である。
【００１２】
図１の表示装置は、アクティブマトリクス型駆動方式を採用した有機ＥＬ表示装置である。この有機ＥＬ表示装置は、表示パネルＤＰと、映像信号線ドライバＸＤＲと、走査信号線ドライバＹＤＲと、コントローラＣＮＴとを含んでいる。
【００１３】
表示パネルＤＰは、例えば、ガラス基板などの絶縁基板ＳＵＢを含んでいる。基板ＳＵＢ上には、図示しないアンダーコート層として、例えば、ＳｉＮx層とＳｉＯx層とが順次積層されている。
【００１４】
アンダーコート層上では、図２及び図３に示す半導体層ＳＣが配列している。半導体層ＳＣは、例えば、ポリシリコン層である。半導体層ＳＣには、ソースＳ及びドレインＤが形成されている。半導体層ＳＣのうちソースＳとドレインＤとに挟まれた部分は、チャネルＣＨとして利用する。
【００１５】
半導体層ＳＣは、ゲート絶縁膜ＧＩで被覆されている。ゲート絶縁膜ＧＩは、例えば、ＴＥＯＳ（tetraethyl orthosilicate）などを用いて形成することができる。
【００１６】
ゲート絶縁膜ＧＩ上では、ゲートＧが半導体層ＳＣに対応して配列している。ゲートＧは、例えばＭｏＷからなる。
【００１７】
半導体層ＳＣ、ゲート絶縁膜ＧＩ、及びゲートＧは、電界効果トランジスタであるトップゲート型の薄膜トランジスタを構成している。この例では、これら薄膜トランジスタは、ｐチャネル薄膜トランジスタ及びｎチャネル薄膜トランジスタである。ｐチャネル薄膜トランジスタは、図１乃至図３に示す駆動トランジスタＤＲと、図１に示すスイッチＳＷａ乃至ＳＷｃと、図１及び図４に示すダイオードＤａとに利用している。ｎチャネル薄膜トランジスタは、図１及び図４に示すダイオードＤｂに利用している。この例では薄膜トランジスタを使用しているが、薄膜トランジスタ以外のトランジスタを使用してもよい。
【００１８】
ゲート絶縁膜ＧＩ上には、図１に示すキャパシタＣの下部電極と走査信号線ＳＬ１及びＳＬ２とがさらに配置されている。これらは、ゲートＧと同一の工程で形成可能である。
【００１９】
キャパシタＣの下部電極は、ゲート絶縁膜ＧＩ上で、有効画素ＰＸに対応して配列している。キャパシタＣの下部電極は、駆動制御素子ＤＲのゲートに接続されている。
【００２０】
走査信号線ＳＬ１及びＳＬ２は、図１に示すように、各々が有効画素ＰＸの行方向（Ｘ方向）に延びており、有効画素ＰＸの列方向（Ｙ方向）に交互に配列している。走査信号線ＳＬ１にはスイッチＳＷａのゲートが接続されており、走査信号線ＳＬ２にはスイッチＳＷｂ及びＳＷｃのゲートが接続されている。走査信号線ＳＬ１及びＳＬ２は、走査信号線ドライバＹＤＲに接続されている。
【００２１】
ゲート絶縁膜ＧＩ、ゲートＧ、走査信号線ＳＬ１及びＳＬ２、並びにキャパシタＣの下部電極は、図２及び図３に示す層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩは、例えばプラズマＣＶＤ法などにより成膜されたＳｉＯxなどからなる。この層間絶縁膜ＩＩの一部は、キャパシタＣの誘電体層として利用する。
【００２２】
層間絶縁膜ＩＩ上には、図１に示すキャパシタＣの上部電極、図２と図３とに示すソース電極ＳＥ及びドレイン電極ＤＥ、並びに、図１に示す映像信号線ＤＬ及び電源線ＰＳＬが配置されている。これらは、同一工程で形成可能であり、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。
【００２３】
キャパシタＣの上部電極は、層間絶縁膜ＩＩを挟んでキャパシタＣの下部電極と向き合っている。各上部電極は、この例では、電源線ＰＳＬに接続されている。
【００２４】
ソース電極ＳＥ及びドレイン電極ＤＥは、層間絶縁膜ＩＩに設けられたコンタクトホールを介して薄膜トランジスタのソース及びドレインに電気的に接続されている。
【００２５】
映像信号線ＤＬは、図１に示すように、各々がＹ方向に延びており、Ｘ方向に配列している。映像信号線ＤＬには、ドレイン電極を介して、スイッチＳＷｂのドレインが接続されている。これら映像信号線ＤＬは、映像信号線ドライバＸＤＲに接続されている。  
電源線ＰＳＬは、この例では、各々がＹ方向に延びており、Ｘ方向に配列している。上記の通り、この例では、電源線ＰＳＬには、キャパシタＣの上部電極が接続されている。加えて、電源線ＰＳＬには、ソース電極ＳＥを介して、駆動トランジスタＤＲのソースＳが接続されている。
【００２６】
ソース電極ＳＥ、ドレイン電極ＤＥ、映像信号線ＤＬ、電源線ＰＳＬ、及びキャパシタＣの上部電極は、図２及び図３に示すパッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳは、例えばＳｉＮxなどからなる。
【００２７】
パッシベーション膜ＰＳ上では、図示しない第１電極が互いから離間して配列している。これら第１電極は、画素電極である。各画素電極は、パッシベーション膜ＰＳに設けた貫通孔を介してドレイン電極に接続されており、このドレイン電極はスイッチＳＷａのドレインに接続されている。
【００２８】
画素電極は、この例では陽極である。表示パネルＤＰを下面発光型とする場合、すなわち画素電極を前面電極とする場合、画素電極の材料としては、例えば、ＩＴＯ（indium tin oxide）などの透明導電性酸化物を使用することができる。
【００２９】
パッシベーション膜ＰＳ上には、さらに、図示しない隔壁絶縁層が配置されている。隔壁絶縁層には、画素電極に対応した位置に貫通孔が設けられているか、或いは、画素電極が形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層には、画素電極に対応した位置に貫通孔が設けられていることとする。
【００３０】
隔壁絶縁層は、例えば、有機絶縁層である。隔壁絶縁層は、例えば、フォトリソグラフィ技術を用いて形成することができる。
【００３１】
画素電極上には、発光層を含んだ有機物層が配置されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層は、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
【００３２】
隔壁絶縁層及び有機物層は、第２電極である対向電極で被覆されている。この例では、対向電極は、陰極である。表示パネルＤＰを下面発光型とする場合、すなわち対向電極を背面電極とする場合、対向電極は光反射性とすることができる。対向電極は、例えば、パッシベーション膜ＰＳと隔壁絶縁層とに設けられたコンタクトホールを介して、映像信号線ＤＬと同一の層上に形成された電極配線（図示せず）に電気的に接続されている。
【００３３】
第１電極と有機物層と第２電極とは、発光素子ＬＥＤである有機ＥＬ素子を構成している。本態様では、発光素子ＬＥＤとして有機ＥＬ素子を使用しているが、有機ＥＬ素子以外の発光素子を使用してもよい。例えば、発光素子ＬＥＤとして発光ダイオードを使用してもよい。
【００３４】
この表示パネルＤＰについて、さらに詳しく説明する。  
絶縁基板ＳＵＢ上では、複数の有効画素ＰＸがマトリクス状に配列している。これら有効画素ＰＸは、映像信号線ＤＬと走査信号線ＳＬ１との交差部近傍に配置されている。
【００３５】
各有効画素ＰＸは、発光素子ＬＥＤである有機ＥＬ素子と、駆動トランジスタＤＲと、出力制御スイッチＳＷａと、選択用スイッチＳＷｂと、ダイオード接続スイッチＳＷｃと、キャパシタＣとを含んでいる。上記の通り、この例では、駆動トランジスタＤＲ及びスイッチＳＷａ乃至ＳＷｃは、ｐチャネル薄膜トランジスタである。スイッチＳＷｂ及びＳＷｃは、駆動トランジスタＤＲのドレインとゲートと映像信号線ＤＬとの接続を、それらが互いに接続された第１状態と、それらが互いから切断された第２状態との間で切り替えるスイッチ群を構成している。
【００３６】
駆動トランジスタＤＲと出力制御スイッチＳＷａと発光素子ＬＥＤとは、第１電源端子ＮＤ１と第２電源端子ＮＤ２との間で、この順に直列に接続されている。この例では、第１電源端子ＮＤ１は電源線ＰＳＬに接続された高電位電源端子であり、第２電源端子ＮＤ２は低電位電源端子である。第２電源端子ＮＤ２の電位を０Ｖとすると、第１電源端子ＮＤ１の電位は例えば５．５Ｖに設定する。
【００３７】
出力制御スイッチＳＷａのゲートは、走査信号線ＳＬ１に接続されている。選択用スイッチＳＷｂは映像信号線ＤＬと駆動制御素子ＤＲのドレインとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。ダイオード接続スイッチＳＷｃは駆動制御素子ＤＲのドレインとゲートとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。
【００３８】
キャパシタＣは、定電位端子と駆動制御素子ＤＲのゲートとの間に接続されている。この例では、キャパシタＣは、第１電源端子ＮＤ１と駆動制御素子ＤＲのゲートとの間に接続されている。
【００３９】
各映像信号線ＤＬには、保護回路ＰＣが接続されている。保護回路ＰＣは、ダイオードＤａ及びＤｂを含んでいる。ダイオードＤａは、映像信号線ＤＬとこれよりも高電位に設定される高電位端子ＮＤＨとの間に、映像信号線ＤＬから高電位端子ＮＤＨへと順方向電流を流すように接続されている。ダイオードＤｂは、映像信号線ＤＬとこれよりも低電位に設定される低電位端子ＮＤＬとの間に、低電位端子ＮＤＬから映像信号線ＤＬへと順方向電流を流すように接続されている。第２電源端子ＮＤ２の電位を０Ｖとすると、高電位端子ＮＤＨの電位は例えば６．５Ｖに設定し、低電位端子ＮＤＬの電位は例えば−２Ｖに設定する。
【００４０】
この例では、図４に示すように、ダイオードＤａは、高電位端子ＮＤＨと映像信号線ＤＬとの間で直列に接続されると共に各々のゲートが高電位端子ＮＤＨに接続された２つのｐチャネル薄膜トランジスタからなる。また、この例では、ダイオードＤｂは、低電位端子ＮＤＬと映像信号線ＤＬとの間で直列に接続されると共に各々のゲートが低電位端子ＮＤＬに接続された２つのｐチャネル薄膜トランジスタからなる。ダイオードＤａ及びＤｂの各々は、１つのトランジスタで構成してもよく、或いは、３つ以上のトランジスタで構成してもよい。また、ダイオードＤａ及びＤｂには、ダイオード接続トランジスタの代わりに、例えばＰＮ接合ダイオードやショットキー障壁ダイオードなどの他のダイオードを使用してもよい。
【００４１】
表示パネルＤＰ上には、図１に示す映像信号線ドライバＸＤＲが配置されている。映像信号線ドライバＸＤＲは、コントローラＣＮＴに接続されている。映像信号線ドライバＸＤＲは、コントローラＣＮＴが出力するシリアル信号としてのディジタル映像信号とスタート信号及びクロック信号を含む制御信号とに基づいて、各映像信号線ＤＬに電流信号としてのアナログ映像信号を出力する。
【００４２】
表示パネルＤＰ上には、走査信号線ドライバＹＤＲがさらに配置されている。走査信号線ドライバＹＤＲは、コントローラＣＮＴに接続されている。走査信号線ドライバＹＤＲは、コントローラＣＮＴが出力するスタート信号及びクロック信号に基づいて、走査信号線ＳＬ１及びＳＬ２に電圧信号としての走査信号を出力する。
【００４３】
コントローラＣＮＴには、例えば、ＰＣ信号などの３原色信号と電源電圧とが供給される。コントローラＣＮＴは、この３原色信号から、上述した制御信号とシリアル信号としてのディジタル映像信号とを生成する。また、コントローラＣＮＴは、これに供給された電源電圧を先の第１及び第２電源電圧に変換する。
【００４４】
なお、アレイ基板は、例えば、上述した表示パネルＤＰから有機物層及び第２電極を省略した構造に相当する。アレイ基板は、この構造に加え、映像信号線ドライバＸＤＲ及び／又は走査信号線ドライバＹＤＲをさらに含んでいてもよい。
【００４５】
この有機ＥＬ表示装置は、例えば、以下の方法により駆動する。  
図５は、本発明の第１態様に係る表示装置の駆動方法の一例を概略的に示すタイミングチャートである。図５には、有効画素ＰＸがＭ個の行を形成している場合の駆動方法を描いており、横軸は時間を示し、縦軸は電位を示している。
【００４６】
図５において、「ＸＤＲ出力」のうち、「Ｉsigｍ」と表記した期間は、映像信号線ドライバＸＤＲが映像信号線ＤＬに映像信号Ｉsigｍを出力する期間を示している。また、図５において、「ＳＬ１電位」及び「ＳＬ２電位」で示す波形は、走査信号線ＳＬ１及びＳＬ２の電位をそれぞれ示している。
【００４７】
この駆動方法では、有効走査期間と垂直ブランキング期間とを交互に繰り返す。  
有効走査期間では、有効画素ＰＸが形成する複数の有効画素行を１行ずつ順次選択する。選択中の有効画素行が含む有効画素ＰＸでは有効書込動作を行い、非選択中の有効画素行が含む有効画素ＰＸでは有効表示動作を行う。
【００４８】
例えば、ｍ行目の有効画素行について説明すると、ｍ行目の有効画素行を選択する期間（以下、ｍ行目選択期間という）は、走査信号線ドライバＹＤＲが、ｍ行目の有効画素行が含む有効画素ＰＸが接続された走査信号線ＳＬ２に、スイッチＳＷｂ及びＳＷｃを閉じる走査信号を出力することにより開始する。ｍ行目選択期間は、走査信号線ドライバＹＤＲが、ｍ行目の有効画素行が含む有効画素ＰＸが接続された走査信号線ＳＬ２に、スイッチＳＷｂ及びＳＷｃを閉じる走査信号を出力している期間である。
【００４９】
なお、ｍ行目の有効画素行を選択している間、走査信号線ドライバＹＤＲは、ｍ行目の有効画素行が含む有効画素ＰＸが接続された走査信号線ＳＬ１に、スイッチＳＷａを開く走査信号を出力し続ける。すなわち、ｍ行目選択期間において、ｍ行目の有効画素行が含む有効画素ＰＸでは、スイッチＳＷａは開いたままとし、スイッチＳＷｂ及びＳＷｃは閉じたままとしておく。
【００５０】
この状態で、ｍ行目の有効画素行が含む有効画素ＰＸにおいて有効書込動作を実施する。具体的には、映像信号線ドライバＸＤＲは、各映像信号線ＤＬに、ｍ行目の有効画素行が含む有効画素ＰＸに書き込むべきアナログ映像信号を出力する。すなわち、第１電源端子ＮＤ１と映像信号線ＤＬとの間に、映像信号に対応した大きさの書込電流Ｉsigｍを流す。これにより、駆動トランジスタＤＲのゲート−ソース間電圧を、駆動トランジスタＤＲのソース−ドレイン間に書込電流Ｉsigｍが流れるときの値に設定する。
【００５１】
その後、走査信号線ドライバＹＤＲは、ｍ行目の有効画素行が含む有効画素ＰＸが接続された走査信号線ＳＬ２に、スイッチＳＷｂ及びＳＷｃを開く走査信号を出力する。これにより、ｍ行目選択期間を終了する。
【００５２】
ｍ行目選択期間を終了してから次のｍ行目選択期間を開始するまでの期間，すなわち、ｍ行目非選択期間，では、走査信号線ドライバＹＤＲは、ｍ行目の有効画素行が含む有効画素ＰＸが接続された走査信号線ＳＬ２に、スイッチＳＷｂ及びＳＷｃを開く走査信号を出力し続ける。ｍ行目非選択期間では、ｍ行目の有効画素行が含む有効画素ＰＸにおいて有効表示動作を実施する。
【００５３】
すなわち、ｍ行目非選択期間を開始してから一定時間経過後に、走査信号線ドライバＹＤＲは、ｍ行目の有効画素行が含む有効画素ＰＸが接続された走査信号線ＳＬ１に、スイッチＳＷａを閉じる走査信号を出力する。走査信号線ドライバＹＤＲは、この走査信号の出力を一定時間継続し、ｍ行目非選択期間を終了する前に、ｍ行目の有効画素行が含む有効画素ＰＸが接続された走査信号線ＳＬ１に出力する走査信号を、スイッチＳＷａを閉じる走査信号からスイッチＳＷａを開く走査信号へと切り替える。ｍ行目の有効画素行が含む有効画素ＰＸでは、スイッチＳＷａを閉じている間、発光素子ＬＥＤに、書込電流Ｉsigｍに対応した大きさの駆動電流Ｉdrvｍが流れる。発光素子ＬＥＤは、駆動電流Ｉdrvｍの大きさに対応した輝度で発光する。
【００５４】
ｍ行目選択期間を終了した後、ｍ＋１行目選択期間を開始する。ｍ＋１行目選択期間では、ｍ行目選択期間について説明したのと同様の有効書込動作を実施する。また、ｍ＋１行目非選択期間では、ｍ行目非選択期間について説明したのと同様の有効表示動作を実施する。このようにして、各有効走査期間において、全ての有効画素行を順次選択する。
【００５５】
垂直ブランキング期間では、何れの有効画素行も選択しない。垂直ブランキング期間では、各有効画素ＰＸで有効表示動作を継続する。
【００５６】
ところで、この表示装置では、垂直ブランキング期間において、映像信号線ＤＬは浮動状態にあると考えることができる。しかしながら、実際には、ダイオードＤａ及びＤｂに小さな逆方向電流，すなわちリーク電流，が流れる。ダイオードＤａに流れるリーク電流の大きさと、ダイオードＤｂに流れるリーク電流の大きさとは、必ずしも一致しない。
【００５７】
そのため、垂直ブランキング期間を開始してから終了するまでの間に、映像信号線ＤＬの電位が変動することがある。例えば、垂直ブランキング期間を終了した時点における映像信号線ＤＬの電位が、有効書込動作によって設定されるべき映像信号線ＤＬの電位の最低値よりもさらに低くなることがある。一例として、有効書込動作によって設定されるべき映像信号線ＤＬの電位の最低値が５Ｖである場合に、垂直ブランキング期間を終了した時点における映像信号線ＤＬの電位が４．５Ｖとなることがある。
【００５８】
この場合、１行目の有効画素行内の有効画素ＰＸで低階調域内の階調を表示するには、１行目選択期間の有効書込動作により、映像信号線ＤＬの電位を大幅に高めなければならない。しかしながら、低階調域内の階調を表示するときの書込電流Ｉsig１は小さいため、１行目選択期間内に映像信号線ＤＬの電位を十分に変化させることは難しい。そのため、１行目の有効画素行が含む有効画素ＰＸでは、駆動制御素子ＤＲのゲート電位を書込電流Ｉsig１に対応した値に設定できず、実際に表示される階調が表示すべき階調と比較してより高くなる。
【００５９】
垂直ブランキング期間における映像信号線ＤＬの電位変動が大きい場合には、同様の現象が、有効走査期間において最初に選択する複数の有効画素行でも生じる。そのため、有効走査期間において最初に選択する複数の有効画素行が含む有効画素ＰＸでは、低階調域内の各階調を高い再現性で表示することが難しかった。
【００６０】
本態様では、各有効走査期間で最初に選択する複数の有効画素行（以下、第１有効画素行群という）において、駆動トランジスタＤＲの閾値電圧を、その後に選択する複数の有効画素行（以下、第２有効画素行群という）と比較してより深くする。典型的には、有効画素行の選択は、それらが形成する配列の一方の端から開始するので、一方の端の複数の有効画素行において、駆動トランジスタＤＲの閾値電圧を、中央の複数の有効画素行と比較してより深くする。
【００６１】
なお、トランジスタの「閾値電圧がより深い」ことは、例えば、そのトランジスタがｐチャネル電界効果トランジスタである場合には閾値電圧がより低いことを意味し、そのトランジスタがｎチャネル電界効果トランジスタである場合には閾値電圧がより高いことを意味する。また、トランジスタの「閾値電圧がより浅い」ことは、例えば、そのトランジスタがｐチャネル電界効果トランジスタである場合には閾値電圧がより高いことを意味し、そのトランジスタがｎチャネル電界効果トランジスタである場合には閾値電圧がより低いことを意味する。したがって、閾値電圧が負の電圧である２つのｐチャネル電界効果トランジスタを比べた場合、閾値電圧の絶対値がより大きいほうが、閾値電圧がより深いトランジスタである。同様に、閾値電圧が正の電圧である２つのｎチャネル電界効果トランジスタを比べた場合、閾値電圧の絶対値がより大きいほうが、閾値電圧がより深いトランジスタである。
【００６２】
上記の構造を採用すると、第１有効画素行群が含む有効画素ＰＸで或る階調を表示するための有効書込動作によって設定される映像信号線ＤＬの電位は、第２有効画素行群が含む有効画素ＰＸで先の階調を表示するための有効書込動作によって設定される映像信号線ＤＬの電位と比較してより低くなる。そのため、例え、垂直ブランキング期間を終了した時点における映像信号線ＤＬの電位が低くても、第１有効画素行群内の有効画素ＰＸで低階調域内の階調を表示する場合に、１行目選択期間の有効書込動作によって映像信号線ＤＬの電位を大幅に高める必要がない。
【００６３】
それゆえ、本態様によると、第１有効画素行群内の有効画素ＰＸで低階調域内の階調を表示する場合に、実際に表示される階調が表示すべき階調と比較してより高くなるのを防止できる。すなわち、本態様によると、第１有効画素行群内の画素ＰＸで、低階調域内の各階調を高い再現性で表示可能となる。
【００６４】
第１有効画素行群の有効画素行のうち最初に選択する行と、第２有効画素行群が含む有効画素行とでは、駆動トランジスタＤＲの閾値電圧を例えば０．１Ｖ乃至１Ｖの範囲内で異ならしめる。これら閾値電圧の差が小さいと、上述した効果が顕著には現れないことがある。また、これら閾値電圧の差が大きいと、駆動トランジスタＤＲの特性の相違が画質に悪影響を与える可能性がある。
【００６５】
本態様では、各有効走査期間で最後に選択する複数の有効画素行（第３有効画素行群）において、駆動トランジスタＤＲの閾値電圧を、その前に選択する複数の有効画素行，すなわち第２有効画素行群，と比較してより深くしてもよい。典型的には、有効画素行の選択は、それらが形成する配列の一方の端から開始し、他方の端で終了するので、この他方の端の複数の有効画素行において、駆動トランジスタＤＲの閾値電圧を、中央の複数の有効画素行と比較してより深くしてもよい。この構造を採用すると、有効画素行の選択を、それらが形成する配列のどちらの端から開始しても、上述した効果を得ることができる。
【００６６】
第１有効画素行群では、駆動トランジスタＤＲの閾値電圧は、有効画素ＰＸ間で互いに等しくてもよく、或いは、行間で互いに異なっていてもよい。後者の場合、第１有効画素行群内の有効画素行では、選択する順序が後になるほど、駆動トランジスタＤＲの閾値電圧をより浅くしてもよい。こうすると、駆動トランジスタＤＲの特性の相違が画質に与える悪影響を小さくすることができる。
【００６７】
駆動トランジスタＤＲの閾値電圧を第１有効画素行群と第２有効画素行群とで異ならしめるために、例えば、第１有効画素行群の駆動トランジスタＤＲに図３の構造を採用し、第２有効画素行群の駆動トランジスタＤＲに図２の構造を採用してもよい。すなわち、第１有効画素行群における駆動トランジスタＤＲのチャネル長Ｌ１を、第２有効画素行群における駆動トランジスタＤＲのチャネル長Ｌ２と比較してより大きくしてもよい。例えば、チャネル長Ｌ２を５μｍ乃至１０μｍの範囲内とし、チャネル長Ｌ２と５μｍ乃至１０μｍの範囲内の長さとの和をチャネル長Ｌ１としてもよい。
【００６８】
第１有効画素行群が含む有効画素行の数は、例えば、５乃至１０の範囲内とする。同様に、第３有効画素行群が含む有効画素行の数は、例えば、５乃至１０の範囲内とする。
【００６９】
次に、本発明の第２態様について説明する。  
図６は、本発明の第２態様に係る表示装置を概略的に示す平面図である。この表示装置は、以下の構成を採用したこと以外は、第１態様において説明した表示装置とほぼ同様である。
【００７０】
図６の表示装置において、表示パネルＤＰは、ダミー画素ＰＸ’をさらに含んでいる。ダミー画素ＰＸ’は、基板ＳＵＢ上で、有効画素ＰＸが形成する複数の列に対応してマトリクス状に配列している。また、基板ＳＵＢ上には、有効画素ＰＸが形成する有効画素行に対応して敷設された走査信号線ＳＬ１及びＳＬ２に加え、ダミー画素ＰＸ’が形成するダミー画素行に対応して、走査信号線ＳＬ１及びＳＬ２がさらに敷設されている。
【００７１】
ダミー画素ＰＸ’は、有効画素ＰＸと同様、駆動トランジスタＤＲと出力制御スイッチＳＷａと選択用スイッチＳＷｂとダイオード接続スイッチＳＷｃとキャパシタＣとを含んでいる。但し、ダミー画素ＰＸ’は、発光素子ＬＥＤを含んでいない。
【００７２】
ダミー画素ＰＸ’において、駆動トランジスタＤＲのソースは電源端子ＮＤ１’に接続されている。電源端子ＮＤ１’は、例えば、電源端子ＮＤ１と接続する。ダミー画素ＰＸ’が含む駆動トランジスタＤＲは、典型的には、有効画素ＰＸが含む駆動トランジスタＤＲと特性がほぼ等しくなるように設計する。なお、図６の表示装置では、有効画素ＰＸが含む全ての駆動トランジスタＤＲは、ほぼ同一の特性を有するように設計する。
【００７３】
ダミー画素ＰＸ’において、出力制御スイッチＳＷａの一方の端子は駆動トランジスタＤＲのドレインに接続されており、他方の端子は浮動状態にある。この例では、出力制御スイッチとしてｐチャネル薄膜トランジスタを使用しており、そのゲートは走査信号線ＳＬ１に接続している。ダミー画素ＰＸ’では、出力制御スイッチＳＷａを省略してもよい。この場合、ダミー画素ＰＸ’が形成する列に対応して敷設した走査信号線ＳＬ１を省略してもよい。
【００７４】
ダミー画素ＰＸ’において、選択用スイッチＳＷｂは、駆動トランジスタＤＲのドレインと映像信号線ＤＬとの間に接続されている。この例では、選択用スイッチＳＷｂとしてｐチャネル薄膜トランジスタを使用しており、そのゲートは走査信号線ＳＬ２に接続している。
【００７５】
ダミー画素ＰＸ’において、ダイオード接続スイッチＳＷｃは、駆動トランジスタＤＲのドレインとゲートとの間に接続されている。この例では、ダイオード接続スイッチＳＷｃとしてｐチャネル薄膜トランジスタを使用しており、そのゲートは走査信号線ＳＬ２に接続している。ダミー画素ＰＸ’では、ダイオード接続スイッチＳＷｃを省略してもよい。この場合、ダイオード接続スイッチＳＷｃにおいて、駆動トランジスタＤＲのゲートは、駆動トランジスタＤＲのドレインに接続するか、又は、映像信号線ＤＬに接続する。
【００７６】
ダミー画素ＰＸ’において、キャパシタＣは、定電位端子と駆動制御素子ＤＲのゲートとの間に接続されている。この例では、キャパシタＣは、電源端子ＮＤ１’と駆動制御素子ＤＲのゲートとの間に接続されている。ダミー画素ＰＸ’では、キャパシタＣを省略してもよい。
【００７７】
図７は、本発明の第２態様に係る表示装置の駆動方法の一例を概略的に示すタイミングチャートである。図７には、有効画素ＰＸがＭ個の行を形成し、ダミー画素ＰＸ’がＮ個の行を形成している場合の駆動方法を描いており、横軸は時間を示し、縦軸は電位を示している。
【００７８】
図７において、「ＸＤＲ出力」のうち、「Ｉsigｍ」と表記した期間は映像信号線ドライバＸＤＲが映像信号線ＤＬに映像信号Ｉsigｍを出力する期間を示し、「Ｉrstｎ」と表記した期間は映像信号線ドライバＸＤＲが映像信号線ＤＬにリセット信号Ｉrstｎを出力する期間を示している。また、図５において、「ＳＬ１電位」及び「ＳＬ２電位」で示す波形は、走査信号線ＳＬ１及びＳＬ２の電位をそれぞれ示している。
【００７９】
この駆動方法では、ダミー走査期間と有効走査期間と垂直ブランキング期間とをこの順に繰り返す。
【００８０】
ダミー走査期間では、ダミー画素ＰＸ’が形成する複数のダミー画素行を１行ずつ順次選択する。選択中のダミー画素行が含むダミー画素ＰＸ’ではダミー書込動作を行い、非選択中のダミー画素行が含むダミー画素ＰＸ’ではダミー表示動作を行う。
【００８１】
ｎ行目のダミー画素行について説明すると、ｎ行目のダミー画素行を選択する期間（以下、ｎ行目選択期間という）は、走査信号線ドライバＹＤＲが、ｎ行目のダミー画素行が含むダミー画素ＰＸ’が接続された走査信号線ＳＬ２に、スイッチＳＷｂ及びＳＷｃを閉じる走査信号を出力することにより開始する。ｎ行目選択期間は、走査信号線ドライバＹＤＲが、ｎ行目のダミー画素行が含むダミー画素ＰＸ’が接続された走査信号線ＳＬ２に、スイッチＳＷｂ及びＳＷｃを閉じる走査信号を出力している期間である。
【００８２】
この状態で、ｎ行目のダミー画素行が含むダミー画素ＰＸ’においてダミー書込動作を実施する。具体的には、映像信号線ドライバＸＤＲは、各映像信号線ＤＬにリセット信号を出力する。すなわち、電源端子ＮＤ１’と映像信号線ＤＬとの間に、リセット信号としての書込電流Ｉrstｎを流す。書込電流Ｉrstｎの大きさは、例えば、第１態様において説明した書込電流Ｉsigｍの最小値乃至最大値の範囲内とする。
【００８３】
その後、走査信号線ドライバＹＤＲは、ｎ行目のダミー画素行が含むダミー画素ＰＸ’が接続された走査信号線ＳＬ２に、スイッチＳＷｂ及びＳＷｃを開く走査信号を出力する。これにより、ｎ行目選択期間を終了する。
【００８４】
ｎ行目選択期間を終了してから次のｎ行目選択期間を開始するまでの期間，すなわち、ｎ行目非選択期間，では、ｎ行目のダミー画素行が含むダミー画素ＰＸ’においてダミー表示動作を実施する。すなわち、ｎ行目非選択期間では、走査信号線ドライバＹＤＲは、ｎ行目のダミー画素行が含むダミー画素ＰＸ’が接続された走査信号線ＳＬ２に、スイッチＳＷｂ及びＳＷｃを開く走査信号を出力し続ける。
【００８５】
なお、走査信号線ドライバＹＤＲは、ｎ行目のダミー画素行が含むダミー画素ＰＸが接続された走査信号線ＳＬ１に走査信号を出力しなくてもよい。但し、典型的には、走査信号線ドライバＹＤＲは、ｎ行目のダミー画素行が含むダミー画素ＰＸが接続された走査信号線ＳＬ１に、ｎ行目のダミー画素行の選択を開始する一定時間前からｎ行目のダミー画素行の選択を終了してから一定時間経過後までの期間はスイッチＳＷａを開く走査信号を出力し続け、それ以外の期間はスイッチＳＷａを閉じる走査信号を出力し続ける。
【００８６】
ｎ行目選択期間を終了した後、ｎ＋１行目選択期間を開始する。ｎ＋１行目選択期間では、ｎ行目選択期間について説明したのと同様のダミー書込動作を実施する。また、ｎ＋１行目非選択期間では、ｎ行目非選択期間について説明したのと同様のダミー表示動作を実施する。以上のようにして、全てのダミー画素行を順次選択する。
【００８７】
有効走査期間では、有効画素ＰＸが形成する複数の有効画素行を１行ずつ順次選択する。選択中の有効画素行が含む有効画素ＰＸでは第１態様で説明した有効書込動作を行い、非選択中の有効画素行が含む有効画素ＰＸでは第１態様で説明した有効表示動作を行う。
【００８８】
垂直ブランキング期間では、ダミー画素行及び有効画素行の何れも選択しない。ダミー画素ＰＸ’ではダミー表示動作を継続し、有効画素ＰＸでは有効表示動作を継続する。
【００８９】
第１態様で説明した通り、垂直ブランキング期間を終了した時点における映像信号線ＤＬの電位は、有効書込動作によって設定されるべき映像信号線ＤＬの電位の最低値よりもさらに低いことがある。ダミー書込動作を行うと、映像信号線ＤＬの電位は、有効書込動作によって設定されるべき映像信号線ＤＬの電位の最低値乃至最高値の範囲内となるか又はこの最低値に近づく。したがって、ダミー走査期間を終了した時点では、映像信号線ＤＬの電位は、有効書込動作によって設定されるべき映像信号線ＤＬの電位の最低値乃至最高値の範囲内となるか又はこの最低値とほぼ等しい値になっている。
【００９０】
そのため、例え、垂直ブランキング期間を終了した時点における映像信号線ＤＬの電位が低くても、有効走査期間において最初に選択する複数の有効画素行内の有効画素ＰＸで低階調域内の階調を表示する場合に、１行目選択期間の有効書込動作によって映像信号線ＤＬの電位を大幅に高める必要がない。それゆえ、本態様によると、有効走査期間において最初に選択する複数の有効画素行内の有効画素ＰＸで低階調域内の階調を表示する場合に、実際に表示される階調が表示すべき階調と比較してより高くなるのを防止できる。すなわち、本態様によると、有効走査期間において最初に選択する複数の有効画素行内の有効画素ＰＸで、低階調域内の各階調を高い再現性で表示可能となる。
【００９１】
リセット信号としての書込電流Ｉrstｎの大きさは、ダミー走査期間毎に変化させてもよく、或いは、変化させなくてもよい。また、映像信号線ドライバＸＤＲが複数の映像信号線ＤＬに同時に出力する書込電流Ｉrstｎの大きさは、互いに異なっていてもよく、或いは、互いに等しくてもよい。例えば、ダミー走査期間において各映像信号線ＤＬに流す書込電流Ｉrstｎの大きさは、このダミー走査期間の直後の有効走査期間においてその映像信号線に最初に流す映像信号としての書込電流Ｉsig１の大きさと等しくしてもよい。
【００９２】
リセット信号としての書込電流Ｉrstｎの大きさは、ダミー画素行を選択する選択期間毎に変化させてもよく、或いは、変化させなくてもよい。例えば、各ダミー走査期間において、後の選択期間において映像信号線ドライバＸＤＲが映像信号線ＤＬに出力する書込電流Ｉrstｎ＋１の大きさを、先の選択期間において映像信号線ドライバＸＤＲが映像信号線ＤＬに出力する書込電流Ｉrstｎの大きさと比較してより小さくしてもよい。
【００９３】
図６の表示パネルＤＰでは、複数のダミー画素ＰＸ’からなる１つのダミー画素行群，すなわち第１ダミー画素行群，と、複数の有効画素ＰＸからなる１つの有効画素行群とをＹ方向に並べている。この構造を採用する代わりに、各々が複数のダミー画素ＰＸ’からなる第１及び第２ダミー画素行群と、複数の有効画素ＰＸからなる１つの有効画素行群とを、有効画素行群が第１及び第２ダミー画素行群間に位置するようにＹ方向に並べてもよい。この構造を採用した場合、例えば、有効走査期間の後であって垂直ブランキング期間の前にダミー走査期間をさらに設けると、画素行の選択をそれらが形成する配列のどちらの端から開始しても、上述した効果を得ることができる。
【００９４】
第１ダミー画素行の数は、例えば、５乃至１０の範囲内とする。同様に、第２ダミー画素行の数は、例えば、５乃至１０の範囲内とする。
【００９５】
次に、本発明の第３態様について説明する。  
第３態様に係る表示装置は、有効画素ＰＸが含む全ての駆動トランジスタＤＲをほぼ同一の特性を有するように設計していること以外は、第１態様で図１を参照しながら説明した表示装置とほぼ同様である。第３態様は、表示装置の駆動方法が第１態様とは異なっている。
【００９６】
図８は、本発明の第３態様に係る表示装置の駆動方法の一例を概略的に示すタイミングチャートである。図８には、有効画素ＰＸがＭ個の行を形成している場合の駆動方法を描いており、横軸は時間を示し、縦軸は電位を示している。
【００９７】
図８において、「ＸＤＲ出力」のうち、「Ｉsigｍ」と表記した期間は映像信号線ドライバＸＤＲが映像信号線ＤＬに映像信号Ｉsigｍを出力する期間を示し、「Ｉrst」と表記した期間は映像信号線ドライバＸＤＲが映像信号線ＤＬにリセット信号Ｉrstを出力する期間を示している。また、図８において、「ＳＬ１電位」及び「ＳＬ２電位」で示す波形は、走査信号線ＳＬ１及びＳＬ２の電位をそれぞれ示している。
【００９８】
この駆動方法では、有効走査期間と垂直ブランキング期間とを交互に繰り返す。  
有効走査期間では、有効画素ＰＸが形成する複数の有効画素行を１行ずつ順次選択する。有効走査期間において最初に選択する有効画素行が含む有効画素ＰＸでは、その有効画素行の選択中に、リセット動作と有効書込動作とを順次行う。有効走査期間において２番目以降に選択する有効画素行が含む有効画素ＰＸでは、その有効画素行の選択中に有効書込動作を行う。そして、非選択中の有効画素行が含む有効画素ＰＸでは有効表示動作を行う。
【００９９】
有効走査期間において最初に選択する有効画素行，すなわち１行目の有効画素行，について説明すると、１行目の有効画素行を選択する期間（以下、１行目選択期間という）は、走査信号線ドライバＹＤＲが、１行目の有効画素行が含む有効画素ＰＸが接続された走査信号線ＳＬ２に、スイッチＳＷｂ及びＳＷｃを閉じる走査信号を出力することにより開始する。１行目選択期間は、走査信号線ドライバＹＤＲが、１行目の有効画素行が含む有効画素ＰＸが接続された走査信号線ＳＬ２に、スイッチＳＷｂ及びＳＷｃを閉じる走査信号を出力している期間である。
【０１００】
なお、１行目の有効画素行を選択している間、走査信号線ドライバＹＤＲは、１行目の有効画素行が含む有効画素ＰＸが接続された走査信号線ＳＬ１に、スイッチＳＷａを開く走査信号を出力し続ける。すなわち、１行目選択期間において、１行目の有効画素行が含む有効画素ＰＸでは、スイッチＳＷａは開いたままとし、スイッチＳＷｂ及びＳＷｃは閉じたままとしておく。
【０１０１】
この状態で、１行目の有効画素行が含む有効画素ＰＸにおいて、リセット動作と有効書込動作とを順次実施する。
【０１０２】
具体的には、映像信号線ドライバＸＤＲは、まず、各映像信号線ＤＬにリセット信号を出力する。すなわち、第１電源端子ＮＤ１と映像信号線ＤＬとの間に、リセット信号としての書込電流Ｉrstを流す。書込電流Ｉrstの大きさは、例えば、第１態様において説明した書込電流Ｉsigｍの最小値乃至最大値の範囲内とする。映像信号線ドライバＸＤＲは、各映像信号線ＤＬへのリセット信号Ｉrstの出力を一定時間Ｔrstだけ継続する。
【０１０３】
その後、映像信号線ドライバＸＤＲは、各映像信号線ＤＬに、１行目の有効画素行が含む有効画素ＰＸに書き込むべきアナログ映像信号を出力する。すなわち、第１電源端子ＮＤ１と映像信号線ＤＬとの間に、映像信号に対応した大きさの書込電流Ｉsig１を流す。これにより、駆動トランジスタＤＲのゲート−ソース間電圧を、駆動トランジスタＤＲのソース−ドレイン間に書込電流Ｉsig１が流れるときの値に設定する。
【０１０４】
その後、走査信号線ドライバＹＤＲは、１行目の有効画素行が含む有効画素ＰＸが接続された走査信号線ＳＬ２に、スイッチＳＷｂ及びＳＷｃを開く走査信号を出力する。これにより、１行目選択期間を終了する。
【０１０５】
１行目選択期間を終了してから次の１行目選択期間を開始するまでの期間，すなわち、１行目非選択期間，では、走査信号線ドライバＹＤＲは、１行目の有効画素行が含む有効画素ＰＸが接続された走査信号線ＳＬ２に、スイッチＳＷｂ及びＳＷｃを開く走査信号を出力し続ける。１行目非選択期間では、１行目の有効画素行が含む有効画素ＰＸにおいて有効表示動作を実施する。
【０１０６】
すなわち、１行目非選択期間を開始してから一定時間経過後に、走査信号線ドライバＹＤＲは、１行目の有効画素行が含む有効画素ＰＸが接続された走査信号線ＳＬ１に、スイッチＳＷａを閉じる走査信号を出力する。走査信号線ドライバＹＤＲは、この走査信号の出力を一定時間継続し、１行目非選択期間を終了する前に、１行目の有効画素行が含む有効画素ＰＸが接続された走査信号線ＳＬ１に出力する走査信号を、スイッチＳＷａを閉じる走査信号からスイッチＳＷａを開く走査信号へと切り替える。１行目の有効画素行が含む有効画素ＰＸでは、スイッチＳＷａを閉じている間、発光素子ＬＥＤに、書込電流Ｉsig１に対応した大きさの駆動電流Ｉdrv１が流れる。発光素子ＬＥＤは、駆動電流Ｉdrv１の大きさに対応した輝度で発光する。
【０１０７】
１行目選択期間を終了した後、２行目選択期間を開始する。２行目乃至Ｍ行目選択期間では、１行目選択期間について説明したのと同様の有効書込動作を実施する。また、２行目乃至Ｍ行目非選択期間では、１行目非選択期間について説明したのと同様の有効表示動作を実施する。このようにして、各有効走査期間において、全ての有効画素行を順次選択する。
【０１０８】
垂直ブランキング期間では、何れの有効画素行も選択しない。垂直ブランキング期間では、各有効画素ＰＸで有効表示動作を継続する。
【０１０９】
第１態様で説明した通り、垂直ブランキング期間を終了した時点における映像信号線ＤＬの電位は、有効書込動作によって設定されるべき映像信号線ＤＬの電位の最低値よりもさらに低いことがある。リセット動作を行うと、映像信号線ＤＬの電位は、有効書込動作によって設定されるべき映像信号線ＤＬの電位の最低値乃至最高値の範囲内となるか又はこの最低値に近づく。したがって、リセット動作を終了した時点では、映像信号線ＤＬの電位は、有効書込動作によって設定されるべき映像信号線ＤＬの電位の最低値乃至最高値の範囲内となるか又はこの最低値とほぼ等しい値になっている。
【０１１０】
そのため、例え、垂直ブランキング期間を終了した時点における映像信号線ＤＬの電位が低くても、有効走査期間において最初に選択する複数の有効画素行内の有効画素ＰＸで低階調域内の階調を表示する場合に、１行目選択期間の有効書込動作によって映像信号線ＤＬの電位を大幅に高める必要がない。それゆえ、本態様によると、有効走査期間において最初に選択する複数の有効画素行内の有効画素ＰＸで低階調域内の階調を表示する場合に、実際に表示される階調が表示すべき階調と比較してより高くなるのを防止できる。すなわち、本態様によると、有効走査期間において最初に選択する複数の有効画素行内の有効画素ＰＸで、低階調域内の各階調を高い再現性で表示可能となる。
【０１１１】
リセット信号としての書込電流Ｉrstの大きさは、有効走査期間毎に変化させてもよく、或いは、変化させなくてもよい。また、映像信号線ドライバＸＤＲが複数の映像信号線ＤＬに同時に出力する書込電流Ｉrstの大きさは、互いに異なっていてもよく、或いは、互いに等しくてもよい。例えば、有効走査期間において各映像信号線ＤＬに流す書込電流Ｉrstの大きさは、この有効走査期間においてその映像信号線に最初に流す映像信号としての書込電流Ｉsig１の大きさと等しくしてもよい。
【０１１２】
各有効走査期間において、映像信号線ドライバＸＤＲが各映像信号線ＤＬへリセット信号Ｉrstを出力する時間Ｔrstと、映像信号線ドライバＸＤＲが各映像信号線ＤＬへ映像信号Ｉsigｍを出力する時間Ｔsigとの比Ｔrst／Ｔsigは、５乃至１０の範囲内とする。
【図面の簡単な説明】
【０１１３】
【図１】本発明の第１態様に係る表示装置を概略的に示す平面図。
【図２】図１の表示装置が含む駆動トランジスタの例を示す断面図。
【図３】図１の表示装置が含む駆動トランジスタの例を示す断面図。
【図４】図１の表示装置が含む保護回路の一例を示す等価回路図。
【図５】本発明の第１態様に係る表示装置の駆動方法の一例を概略的に示すタイミングチャート。
【図６】本発明の第２態様に係る表示装置を概略的に示す平面図。
【図７】本発明の第２態様に係る表示装置の駆動方法の一例を概略的に示すタイミングチャート。
【図８】本発明の第３態様に係る表示装置の駆動方法の一例を概略的に示すタイミングチャート。
【符号の説明】
【０１１４】
Ｃ…キャパシタ、ＣＨ…チャネル、ＣＮＴ…コントローラ、Ｄ…ドレイン、Ｄａ…ダイオード、Ｄｂ…ダイオード、ＤＰ…表示パネル、ＤＲ…駆動トランジスタ、Ｇ…ゲート、ＧＩ…ゲート絶縁膜、ＩＩ…層間絶縁膜、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＬＥＤ…発光素子、ＮＤ１…電源端子、ＮＤ２…電源端子、ＮＤＨ…高電位端子、ＮＤＬ…低電位端子、ＰＣ…保護回路、ＰＸ…有効画素、ＰＳ…パッシベーション膜、ＰＳＬ…電源線、Ｓ…ソース、ＳＣ…半導体層、ＳＥ…ソース電極、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＵＢ…絶縁基板、ＳＷａ…出力制御スイッチ、ＳＷｂ…選択用スイッチ、ＳＷｃ…ダイオード接続スイッチ、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。
【図１】
2009025542.tif 000003
【図２】
2009025542.tif 000004
【図３】
2009025542.tif 000005
【図４】
2009025542.tif 000006
【図５】
2009025542.tif 000007
【図６】
2009025542.tif 000008
【図７】
2009025542.tif 000009
【図８】
2009025542.tif 000010