(57)【要約】【課題】  中心周波数を変更することなく、外部クロック信号の周波数特性のバラツキにより広く対応でき、周波数特性の安定性向上を図ることができる位相同期回路を提供する。【解決手段】  外部クロック信号Ｓｉを第１入力信号Ｓ１、出力クロック信号Ｓｏまたはその分周信号を第２入力信号Ｓ２とし、これらの位相差に応じた電圧の位相差検出信号Ｓｄを出力する位相比較回路１１と、位相差検出信号Ｓｄの所定帯域の信号成分から位相差に応じた電圧値の発振制御信号Ｓｆを出力するループフィルタ１２と、発振制御信号Ｓｆの電圧値に応じた周波数で発振する出力クロック信号Ｓｏを出力する電圧制御発振回路１３と、電圧制御発振回路１３の第２入力信号Ｓ２がロック状態であるかアンロック状態であるかを検出するロック状態検出回路１４を備え、ループフィルタ１２が、ロック状態検出回路１４におけるロック状態の検出結果に応じて、引き込み範囲を調整する。【選択図】        図１
2009111937.tif 000002
【特許請求の範囲】
【請求項１】
入力信号として受け付けた２つのクロック信号の位相差に応じた電圧の位相差検出信号を出力する位相比較回路と、
前記位相差検出信号の信号成分の内、所定帯域の信号成分から前記位相差に応じた電圧値の発振制御信号を出力するループフィルタと、
前記発振制御信号の電圧値に応じた周波数で発振する出力クロック信号を出力する電圧制御発振回路と、を備え、
前記位相比較回路が、外部入力された外部クロック信号を第１入力信号とし、前記出力クロック信号または前記出力クロック信号の分周信号を第２入力信号として受け付けるように構成された位相同期回路であって、
前記電圧制御発振回路の前記第２入力信号が、ロック状態であるかアンロック状態であるかを検出するロック状態検出回路を備え、
前記ループフィルタが、前記ロック状態検出回路におけるロック状態の検出結果に応じて、ロック可能な前記第１入力信号の周波数範囲を示す引き込み範囲を調整することを特徴とする位相同期回路。
【請求項２】
前記ループフィルタが、前記ロック状態検出回路において前記アンロック状態から前記ロック状態への移行が検出された場合に、前記引き込み範囲を狭くなるように調整することを特徴とする請求項１に記載の位相同期回路。
【請求項３】
前記ループフィルタが、前記ロック状態検出回路において前記ロック状態から前記アンロック状態への移行が検出された場合に、前記引き込み範囲を広くなるように調整することを特徴とする請求項１または２に記載の位相同期回路。
【請求項４】
前記ループフィルタが、前記引き込み範囲を複数段階に調整可能に構成されていることを特徴とする請求項１〜３の何れか１項に記載の位相同期回路。
【請求項５】
前記第１入力信号の振幅特性を検出する振幅特性検出回路を備え、
前記ループフィルタが、前記ロック状態検出回路の検出結果に応じて調整方向を設定し、前記振幅特性検出回路が検出した前記振幅特性に応じて、前記引き込み範囲の調整幅を設定することを特徴とする請求項１〜４の何れか１項に記載の位相同期回路。
【請求項６】
前記ロック状態検出回路が、前記第２入力信号の立ち下がりのタイミングで、前記第１入力信号の論理値に応じて計数するカウンタ回路を備え、前記カウンタ回路の値が所定のロック判定範囲内である場合に前記ロック状態を検出し、前記ロック判定範囲外である場合に、前記アンロック状態を検出することを特徴とする請求項１〜５の何れか１項に記載の位相同期回路。
【請求項７】
前記位相比較回路が、少なくとも水平同期信号及び垂直同期信号を合成した複合信号の内の前記水平同期信号を前記第１入力信号とし、
前記ロック状態検出回路が、前記垂直同期信号に同期したクロック信号を生成する垂直同期信号用位相同期回路について、前記クロック信号がロック状態であるかアンロック状態であるかを検出し、
前記ループフィルタが、前記水平同期信号と前記垂直同期信号の両方がロック状態であると判定された場合に狭くなる方向に前記引き込み範囲を調整し、前記水平同期信号がアンロック状態であると判定された場合に広くなる方向に前記引き込み範囲を調整するように構成されていることを特徴とする請求項１〜６の何れか１項に記載の位相同期回路。
【請求項８】
入力信号として受け付けた２つのクロック信号の位相差に応じた電圧の位相差検出信号を出力する位相比較回路と、
前記位相差検出信号の信号成分の内、所定帯域の信号成分から前記位相差に応じた電圧値の発振制御信号を出力するループフィルタと、
前記発振制御信号の電圧値に応じた周波数で発振する出力クロック信号を出力する電圧制御発振回路と、を備え、
前記位相比較回路が、外部入力された外部クロック信号を第１入力信号とし、前記出力クロック信号または前記出力クロック信号の分周信号を第２入力信号として受け付けるように構成された位相同期回路であって、
前記ループフィルタが、ロック可能な前記第１入力信号の周波数範囲を示す引き込み範囲を調整するための外部フィルタ制御信号を受け付ける外部フィルタ制御信号入力部を備え、前記外部フィルタ制御信号に基づいて前記引き込み範囲を調整することを特徴とする位相同期回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相同期回路（ＰＬＬ（Ｐｈａｓｅ−ｌｏｃｋｅｄ  ｌｏｏｐ）回路）、特に、位相同期回路の周波数特性を安定化させるための技術に関する。
【背景技術】
【０００２】
携帯電話機等における周波数制御のための回路として、例えば、位相同期回路（ＰＬＬ回路）がある。ＰＬＬ回路は、一般的に、基本構成として、入力信号として受け付けた２つのクロック信号の位相差に応じた電圧の位相差検出信号を出力する位相比較回路と、位相差検出信号の信号成分の内、所定帯域の信号成分から前記位相差に応じた電圧値の発振制御信号を出力するループフィルタと、発振制御信号の電圧値に応じた周波数で発振する出力クロック信号を出力する電圧制御発振回路と、を備えており、位相比較回路が、ＰＬＬ回路の外部から入力された外部クロック信号を第１入力信号とし、出力クロック信号または出力クロック信号の分周信号を第２入力信号として受け付けるように構成されている。
【０００３】
ところで、従来技術に係るＰＬＬ回路では、ＰＬＬ回路がロック可能な外部クロック信号の周波数範囲（引き込み範囲）は、通常、入力信号の規格や仕様等に応じて設計段階で固定的に設定されるが、製造プロセスや生産バラツキ等を考慮すると、広く設定することが望ましい。しかし、引き込み範囲を広く設定する、即ち、ループフィルタの通過帯域を広くすると、ノイズに対する耐性が悪化し、ＰＬＬ回路の周波数特性の安定性が悪化するという問題があった。
【０００４】
ＰＬＬ回路における周波数特性の安定性の向上を図る技術としては、例えば、ＰＬＬ回路がロック可能な外部クロック信号の周波数範囲（引き込み範囲）の中心周波数を調整する更正回路を備えたＰＬＬ回路がある（例えば、特許文献１参照）。
【０００５】
特許文献１に記載の従来のＰＬＬ回路の回路構成について、図５を基に説明する。ここで、図５は、特許文献１のＰＬＬ回路１００の概略主要構成例を示している。
【０００６】
ＰＬＬ回路１００は、図５に示すように、基本構成として、位相比較回路１０１、ループフィルタ１０２及び電圧制御発振回路１０３を備えており、更に、周波数特性の安定性向上のための構成として、外部クロック信号Ｓｉの周波数が引き込み範囲内となるように中心周波数を調整する第１更正回路１１０、及び、中心周波数を本来の規定値に戻す処理を行う第２更正回路１２０を備えて構成されている。
【０００７】
より具体的には、第１更正回路１１０は、外部クロック信号Ｓｉの立ち上がりで出力クロック信号Ｓｏをサンプリングした結果に基づいて位相差信号Ｓｄ１を生成する位相比較回路１１１、外部クロック信号Ｓｉ及び位相差信号Ｓｄ１に基づいて中心周波数を制御するための第１更正信号を生成する制御回路１１２、及び、第１更正信号をアナログ変換して中心周波数制御信号Ｓａ１を生成するＤＡＣ（Ｄｉｇｉｔａｌ／Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）１１３を備えて構成されている。
【０００８】
第２更正回路１２０は、ループフィルタの出力信号Ｓｆを平滑化した平滑化信号Ｓｆ’を生成するＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）１２１、平滑化信号Ｓｆ’の電圧レベルと所定の基準電圧Ｖｒｅｆを比較する電圧比較回路１２２、電圧比較回路１２２からの出力に基づいて第２更正信号を生成する制御回路１２３、第２更正信号をアナログ変換するＤＡＣ１２４、及び、ＤＡＣ１２４の出力信号から中心周波数制御信号Ｓａ２を生成するＬＰＦ１２５を備えて構成されている。
【０００９】
尚、ＰＬＬ回路１００は、第１更正回路１１０のＤＡＣ１１３の出力調整により、引き込み範囲の中心周波数を調整する中心周波数制御信号Ｓａ１を制御する。同様に、第２更正回路１２０のＤＡＣ１２４の出力調整により、中心周波数制御信号Ｓａ２を制御する。
【００１０】
次に、ＰＬＬ回路１００の動作について、図６を基に説明する。ここで、図６は、ＰＬＬ回路１００の動作フローを示している。
【００１１】
起動時またはリセット時、通常、ＰＬＬ回路１００の出力クロック信号Ｓｏは、周波数が低くなっている。従って、図６に示すように、先ず、ＤＡＣ１１３及びＤＡＣ１２４をリセットして出力を低下させ、引き込み範囲の中心周波数を低い値に設定する（ステップ＃１０００）。続いて、第１更正回路１１０において、位相比較回路１１１が、外部クロック信号Ｓｉの立ち上がりで出力クロック信号Ｓｏを所定回数、ここでは６４回サンプリングする（ステップ＃１００１）。サンプリングされた出力クロック信号ＳｏにＬレベルではない信号が含まれていた場合は、外部クロック信号Ｓｉの周波数が引き込み範囲外であると判定して（ステップ＃１００２で「Ｎｏ」分岐）、ＤＡＣ１１３の出力を段階的に増加させ、引き込み範囲の中心周波数を変更する（ステップ＃１００３）。これに対し、サンプリングされた出力クロック信号Ｓｏの値が全てＬレベルの場合は、外部クロック信号Ｓｉの周波数が引き込み範囲内に入ったと判定し（ステップ＃１００２で「Ｙｅｓ」分岐）、ＤＡＣ１１３の出力を確定させる（ステップ＃１００４）。
【００１２】
ＤＡＣ１１３の出力を確定させた後、ＰＬＬ回路１００は、引き続き、第２更正回路１２０において、電圧比較回路１２３が、ＬＰＦ１２１から出力された平滑化信号Ｓｆ’の電圧レベルＶｆ’と基準電圧Ｖｒｅｆの電圧差を検出し（ステップ＃１００５）、Ｖｆ’がＶｒｅｆ＋ΔＶより大きい場合は、ＤＡＣ１２４の出力を段階的に増加させ（ステップ＃１００６）、Ｖｆ’がＶｒｅｆ−ΔＶより小さい場合は、ＤＡＣ１２４の出力を段階的に減少させる（ステップ＃１００７）。これにより、平滑化信号Ｓｆ’の電圧レベルＶｆ’と基準電圧Ｖｒｅｆの電位差を±ΔＶに押さえる。
【００１３】
このＰＬＬ回路１００は、引き込み範囲の中心周波数を調整するように構成したことで、引き込み範囲を広く設定することなく、外部クロック信号Ｓｉの周波数特性のバラツキに広く対応可能になる。更に、ＰＬＬ回路１００は、引き込み範囲を狭く設定することが可能であることから、ロック状態におけるＰＬＬ回路１００の周波数特性の安定性向上を図ることが可能になる。
【００１４】
【特許文献１】特開平３−１１９８２７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、上記特許文献１に記載のＰＬＬ回路１００は、引き込み範囲の中心周波数を調整するように構成したため、第１更正回路により外部クロック信号を引き込んだ後に、第２更正回路による中心周波数を本来の規定値に戻す処理が必要になり、回路規模の増大や処理の複雑化を招く可能性がある。
【００１６】
本発明は上記の問題に鑑みてなされたものであり、その目的は、ＰＬＬ回路の引き込み範囲の中心周波数を変更することなく、外部クロック信号の周波数特性のバラツキにより広く対応可能であり、周波数特性の安定性の向上を図ることができる位相同期回路を提供する点にある。
【課題を解決するための手段】
【００１７】
上記目的を達成するための本発明に係る位相同期回路は、入力信号として受け付けた２つのクロック信号の位相差に応じた電圧の位相差検出信号を出力する位相比較回路と、前記位相差検出信号の信号成分の内、所定帯域の信号成分から前記位相差に応じた電圧値の発振制御信号を出力するループフィルタと、前記発振制御信号の電圧値に応じた周波数で発振する出力クロック信号を出力する電圧制御発振回路と、を備え、前記位相比較回路が、外部入力された外部クロック信号を第１入力信号とし、前記出力クロック信号または前記出力クロック信号の分周信号を第２入力信号として受け付けるように構成された位相同期回路であって、前記電圧制御発振回路の前記第２入力信号が、ロック状態であるかアンロック状態であるかを検出するロック状態検出回路を備え、前記ループフィルタが、前記ロック状態検出回路におけるロック状態の検出結果に応じて、ロック可能な前記第１入力信号の周波数範囲を示す引き込み範囲を調整することを第１の特徴とする。
【００１８】
上記特徴の本発明に係る位相同期回路は、前記ループフィルタが、前記ロック状態検出回路において前記アンロック状態から前記ロック状態への移行が検出された場合に、前記引き込み範囲を狭くなるように調整することを第２の特徴とする。
【００１９】
上記何れかの特徴の本発明に係る位相同期回路は、前記ループフィルタが、前記ロック状態検出回路において前記ロック状態から前記アンロック状態への移行が検出された場合に、前記引き込み範囲を広くなるように調整することを第３の特徴とする。
【００２０】
上記何れかの特徴の本発明に係る位相同期回路は、前記ループフィルタが、前記引き込み範囲を複数段階に調整可能に構成されていることを第４の特徴とする。
【００２１】
上記何れかの特徴の本発明に係る位相同期回路は、前記第１入力信号の振幅特性を検出する振幅特性検出回路を備え、前記ループフィルタが、前記ロック状態検出回路の検出結果に応じて調整方向を設定し、前記振幅特性検出回路が検出した前記振幅特性に応じて、前記引き込み範囲の調整幅を設定することを第５の特徴とする。
【００２２】
上記何れかの特徴の本発明に係る位相同期回路は、前記ロック状態検出回路が、前記第２入力信号の立ち下がりのタイミングで、前記第１入力信号の論理値に応じて計数するカウンタ回路を備え、前記カウンタ回路の値が所定のロック判定範囲内である場合に前記ロック状態を検出し、前記ロック判定範囲外である場合に、前記アンロック状態を検出することを第６の特徴とする。
【００２３】
上記何れかの特徴の本発明に係る位相同期回路は、前記位相比較回路が、少なくとも水平同期信号及び垂直同期信号を合成した複合信号の内の前記水平同期信号を前記第１入力信号とし、前記ロック状態検出回路が、前記垂直同期信号に同期したクロック信号を生成する垂直同期信号用位相同期回路について、前記クロック信号がロック状態であるかアンロック状態であるかを検出し、前記ループフィルタが、前記水平同期信号と前記垂直同期信号の両方がロック状態であると判定された場合に狭くなる方向に前記引き込み範囲を調整し、前記水平同期信号がアンロック状態であると判定された場合に広くなる方向に前記引き込み範囲を調整するように構成されていることを第７の特徴とする。
【００２４】
上記目的を達成するための本発明に係る位相同期回路は、入力信号として受け付けた２つのクロック信号の位相差に応じた電圧の位相差検出信号を出力する位相比較回路と、
前記位相差検出信号の信号成分の内、所定帯域の信号成分から前記位相差に応じた電圧値の発振制御信号を出力するループフィルタと、前記発振制御信号の電圧値に応じた周波数で発振する出力クロック信号を出力する電圧制御発振回路と、を備え、前記位相比較回路が、外部入力された外部クロック信号を第１入力信号とし、前記出力クロック信号または前記出力クロック信号の分周信号を第２入力信号として受け付けるように構成された位相同期回路であって、前記ループフィルタが、ロック可能な前記第１入力信号の周波数範囲を示す引き込み範囲を調整するための外部フィルタ制御信号を受け付ける外部フィルタ制御信号入力部を備え、前記外部フィルタ制御信号に基づいて前記引き込み範囲を調整することを第８の特徴とする。
【発明の効果】
【００２５】
上記第１の特徴の位相同期回路によれば、引き込み範囲を調整可能に構成したので、引き込み範囲の中心周波数を変更することなく、位相同期回路の状態（ロック状態及びアンロック状態）に応じて、ループフィルタのフィルタ特性を、柔軟且つ適切に設定可能になる。更に、第１の特徴の位相同期回路は、中心周波数の設定を変更しないので、回路構成をより簡素化することが可能になる。
【００２６】
尚、ロック状態へ移行した後は、外部クロック信号に対する出力クロック信号のバラツキが比較的小さくなっていると考えられることから、高い応答性や広い引き込み範囲は必要としないが、安定した出力クロック信号を得るためにノイズ耐性の向上が求められる。従って、上記第２の特徴の位相同期回路の如く、ロック状態へ移行した際に引き込み範囲を狭くするように構成すれば、ロック状態におけるノイズ耐性の向上を図ることができ、出力クロック信号の安定性の向上を図ることが可能になる。
【００２７】
また、アンロック状態へ移行したとき、例えば、電源立ち上げ時やリセット時等のＰＬＬ回路の動作開始時は、位相同期回路が比較的安定しておらず、外部クロック信号に対する出力クロック信号のバラツキが比較的大きくなっていると考えられることから、外部クロック信号のバラツキに対応するためにより広い引き込み範囲が必要とされる。また、一度ロック状態となってからアンロック状態に移行したときは、より迅速にロック状態に戻すために、高い応答性、即ち、より広い引き込み範囲が必要とされる。従って、上記第３の特徴の位相同期回路の如く、アンロック状態へ移行した際に引き込み範囲を広くするように構成すれば、アンロック状態において、外部クロック信号のバラツキにより広く対応することが可能になる。
【００２８】
また、上記第４の特徴の位相同期回路のように、引き込み範囲を複数段階に調整可能に構成すれば、外部クロック信号に対する出力クロック信号の位相のバラツキの程度や、求められるノイズ耐性等により細かく対応することが可能になる。
【００２９】
上記第５の特徴の位相同期回路によれば、第１入力信号の振幅特性に応じて引き込み範囲の調整幅を設定するので、第１入力信号の状態に応じて、より適切に引き込み範囲を調整可能になる。より具体的には、例えば、振幅特性として第１入力信号の振幅の平均値を想定した場合、振幅の平均値が大きい場合は、相対的にノイズ等の影響が小さくなるため、第１入力信号を引き込み易くなっている。このような場合には、例えば、ロック状態が検出されて引き込み範囲を狭くなる方向に調整するときに、調整幅を大きくとることができ、これによって、位相同期回路の応答性を高めることが可能になる。
【００３０】
上記第７の特徴の位相同期回路によれば、水平同期信号及び垂直同期信号を合成した映像信号のような複合信号の場合に、水平同期信号がロック状態であっても垂直同期信号がアンロック状態である場合には、引き込み範囲の調整を行わないようにすることができる。垂直同期信号がアンロック状態のときは、第１入力信号を引き込み難くなっていると考えられるため、引き込み範囲を狭くなる方向に調整すると、垂直同期信号についてアンロック状態からロック状態への移行が困難になることが考えられる。従って、上記第７の特徴の位相同期回路のように、垂直同期信号がアンロック状態である場合には、引き込み範囲の調整を行わないように構成することで、位相同期回路の安定性の向上を図ることが可能になる。
【００３１】
上記第８の特徴の位相同期回路によれば、外部フィルタ制御信号により、ループフィルタの引き込み範囲を調整可能に構成したので、上記第１実施形態の位相同期回路と同様に、ループフィルタのフィルタ特性を、柔軟且つ適切に設定可能になる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明に係る位相同期回路（以下、適宜「本発明回路」と略称する）の実施形態を図面に基づいて説明する。
【００３３】
〈第１実施形態〉
本発明回路の第１実施形態について、図１〜図３を基に説明する。
【００３４】
先ず、本発明回路の概略構成例について、図１を基に説明する。ここで、図１は、本実施形態の本発明回路１の概略構成例を示している。尚、本実施形態では、本発明回路１が、水平同期信号Ｓｈ及び垂直同期信号Ｓｖ等を合成した映像信号Ｓｅから分配回路１７によって分配された水平同期信号Ｓｈを受け付け、水平同期信号Ｓｈに同期した出力クロック信号Ｓｏを生成するＰＬＬ回路である場合を想定して説明する。
【００３５】
本発明回路１は、図１に示すように、入力信号として受け付けた２つのクロック信号Ｓ１、Ｓ２の位相差に応じた電圧の位相差検出信号Ｓｄを出力する位相比較回路１１と、位相差検出信号Ｓｄの信号成分の内、所定帯域の信号成分から位相差に応じた電圧値の発振制御信号Ｓｆを出力するループフィルタ１２と、発振制御信号Ｓｆの電圧値に応じた周波数で発振する出力クロック信号Ｓｏを出力する電圧制御発振回路１３と、を備え、位相比較回路１１が、外部入力された水平同期信号Ｓｈ（外部クロック信号Ｓｉに相当）を第１入力信号Ｓ１とし、出力クロック信号Ｓｏを第２入力信号Ｓ２として受け付けるように構成されている。
【００３６】
更に、本発明回路１は、電圧制御発振回路１３の第２入力信号Ｓ２が、ロック状態であるかアンロック状態であるかを検出するロック状態検出回路１４を備え、ループフィルタ１２が、ロック状態検出回路１４におけるロック状態の検出結果に応じて、ロック可能な第１入力信号Ｓ１の周波数範囲を示す引き込み範囲を調整するように構成されている。
【００３７】
本発明回路１の位相比較回路１１は、映像信号Ｓｅの内の水平同期信号Ｓｈを受け付け、水平同期信号Ｓｈを外部クロック信号Ｓｉとして位相差検出信号Ｓｄを生成し、生成した位相差検出信号Ｓｄを後述するループフィルタ１２に出力するように構成されている。より具体的には、本実施形態の位相比較回路１１は、位相差検出信号Ｓｄとして、第１入力信号Ｓ１と第２入力信号Ｓ２の位相差に応じたパルス幅を有し、第１入力信号Ｓ１の位相に対する第２入力信号Ｓ２の位相の先後に応じた極性のパルス信号を生成する。
【００３８】
更に、本実施形態の位相比較回路１１は、後述するロック状態検出回路１４に対して、位相差検出信号Ｓｄｈを出力するように構成されている。より具体的には、本実施形態の位相比較回路１１は、出力クロック信号Ｓｏ（第２入力信号Ｓ２）の立ち下がりのタイミングで、水平同期信号Ｓｈ（第１入力信号Ｓ１）がＬレベルの場合に、位相差検出信号Ｓｄｈを出力する。尚、本実施形態では、位相比較回路１１が、デジタル検出を行う回路である場合について説明したが、アナログ検出を行う回路であっても良い。
【００３９】
本発明回路１のロック状態検出回路１４は、出力クロック信号Ｓｏ（第２入力信号Ｓ２）の立ち下がりのタイミングで、水平同期信号Ｓｈ（第１入力信号Ｓ１）の論理値に応じて計数するカウンタ回路１５ｈを備え、カウンタ回路１５ｈの値（カウンタ値）が所定のロック判定範囲内である場合にロック状態を検出し、ロック判定範囲外である場合に、アンロック状態を検出する。
【００４０】
水平同期信号用のカウンタ回路１５ｈは、本発明回路１の起動時やリセット時に初期値０に設定され、位相比較回路１１からの位相差検出信号Ｓｄｈに基づいて、出力クロック信号Ｓｏの立ち下がりのタイミングで、水平同期信号ＳｈがＬレベルの場合に１ずつ加算し、Ｈレベルの場合に１ずつ減算する。ここで、ロック判定範囲が、例えば、６４以上に設定されている場合、ロック状態検出回路１４は、カウンタ回路１５のカウンタ値がロック判定範囲外のとき、ここでは、６４未満の場合に、アンロック状態を検出し、カウンタ値がロック判定範囲内、ここでは、６４以上になるとロック状態を検出する。
【００４１】
尚、本実施形態のカウンタ回路１５ｈは、カウンタ値がカウンタ回路１５の構成によって規定される上限値のときに、更に、水平同期信号ＳｈがＬレベルであることが検出された場合は、当該上限値を保持するように構成されている。尚、当該上限値は、本実施形態では、ロック判定範囲の下限値（例えば、６４）より大きい値に設定されている。同様に、カウンタ値がカウンタ回路１５の構成によって規定される下限値（本実施形態では、例えば、初期値０）のときに、更に、水平同期信号ＳｈがＨレベルであることが検出された場合は、当該下限値を保持するように構成されている。
【００４２】
本実施形態のロック状態検出回路１４は、更に、後述するループフィルタ１２において、引き込み範囲の調整を行うか否かを設定するため、垂直同期信号Ｓｖに同期したクロック信号を生成する垂直同期信号用位相同期回路（図示せず）のクロック信号が、ロック状態であるかアンロック状態であるかを判定するためのカウンタ回路１５ｖを備えている。
【００４３】
カウンタ回路１５ｖは、本発明回路１の起動時やリセット時に初期値０に設定され、垂直同期信号用位相同期回路から出力される位相差検出信号Ｓｄｖに基づいて、垂直同期信号用位相同期回路において生成されたクロック信号の立ち下がりのタイミングで、垂直同期信号ＳｖがＬレベルの場合に１ずつ加算し、Ｈレベルの場合に１ずつ減算する。尚、位相差検出信号Ｓｄｖの構成は、本発明回路１の位相比較回路１１から出力される位相差検出信号Ｓｄｈの構成と同じである。また、ロック状態検出回路１４は、カウンタ回路１５ｈと同様に、カウンタ回路１５ｖのカウンタ値がロック判定範囲外（例えば、６４未満）の場合にアンロック状態を検出し、カウンタ値がロック判定範囲内（例えば、６４以上）の場合にロック状態を検出する。
【００４４】
また、本実施形態のカウンタ回路１５ｖは、カウンタ値がカウンタ回路１５の構成によって規定される上限値のときに、更に、垂直同期信号ＳｖがＬレベルであることが検出された場合は、当該上限値を保持するように構成されている。尚、当該上限値は、本実施形態では、ロック判定範囲の下限値（例えば、６４）より大きい値に設定されている。同様に、カウンタ値がカウンタ回路１５ｖの構成によって規定される下限値（本実施形態では、例えば、初期値０）のときに、更に、垂直同期信号ＳｖがＨレベルであることが検出された場合は、当該下限値を保持するように構成されている。
【００４５】
更に、本実施形態のロック状態検出回路１４は、第１入力信号Ｓ１（水平同期信号Ｓｈ）の振幅特性を検出する振幅特性検出回路１６を備えている。ここで、本実施形態の振幅特性は、所定期間における水平同期信号Ｓｈの振幅の平均値を想定している。尚、本実施形態では、振幅特性として、水平同期信号Ｓｈの振幅の平均値を想定したが、これに限るものではなく、例えば、ピーク値等、他の振幅特性を想定しても良い。
【００４６】
本実施形態のロック状態検出回路１４は、出力クロック信号Ｓｏのロック状態の検出結果、垂直同期信号用位相同期回路において生成されたクロック信号のロック状態の検出結果、及び、振幅特性検出回路１６が検出した振幅特性を示す情報を含むロック状態検出信号Ｓｒを生成し、後述するループフィルタ１２に出力する。
【００４７】
本実施形態のループフィルタ１２は、ロック状態検出回路１４からのロック状態検出信号Ｓｒに応じて、引き込み範囲を複数段階に調整可能に構成されている。ここで、図２は、引き込み範囲（通過帯域）の各段階の夫々に対応するループフィルタ１２のフィルタ特性の例を示している。図２では、７段階の引き込み範囲の夫々に対応するフィルタ特性を示している。
【００４８】
より具体的には、ループフィルタ１２は、ロック状態検出回路１４における水平同期信号Ｓｈのロック状態の検出結果に応じて引き込み範囲の調整方向を設定する。ロック状態検出回路１４においてアンロック状態からロック状態への移行が検出された場合は、引き込み範囲が現在の引き込み範囲より狭くなるように、通過帯域が現在の通過帯域より狭くなる方向に、引き込み範囲の調整方向を設定する。同様に、ループフィルタ１２は、ロック状態が連続して検出された場合、通過帯域が最も狭く設定されている場合を除き、通過帯域が現在の通過帯域より狭くなる方向に、引き込み範囲の調整方向を設定する。更に、ループフィルタ１２は、後述するロック状態検出回路１４においてロック状態からアンロック状態への移行が検出された場合に、引き込み範囲が現在の引き込み範囲より広くなるように、通過帯域が現在の通過帯域より広くなる方向に、引き込み範囲の調整方向を設定する。同様に、ループフィルタ１２は、アンロック状態が連続して検出された場合、通過帯域が最も広く設定されている場合を除き、通過帯域が現在の通過帯域より広くなる方向に、引き込み範囲の調整方向を設定する。
【００４９】
ループフィルタ１２は、ロック状態検出回路１４の振幅特性検出回路１６が検出した振幅特性に応じて、引き込み範囲の調整幅を設定するように構成されている。ここでは、上述したように、振幅特性として水平同期信号Ｓｈの振幅の平均値を想定しており、水平同期信号Ｓｈの振幅の平均値が大きい場合は、水平同期信号Ｓｈが引き込み易い状態であると考えられることから、引き込み範囲を狭くなる方向に調整するときは、引き込み範囲の調整幅を大きく、例えば、予め設定された複数段階ずつに設定する。これによって、水平同期信号Ｓｈの振幅の平均値が大きい場合には、本発明回路１の応答速度を高めることが可能になる。尚、ここでは、引き込み範囲の調整幅を予め設定された複数段階ずつに設定する場合について説明したが、振幅の平均値の大きさに応じた段数に設定するように構成しても良い。これに対し、水平同期信号Ｓｈの振幅の平均値が小さい場合は、相対的にノイズ等の影響が大きく、水平同期信号Ｓｈを引き込み難い状態であると考えられることから、引き込み範囲を急激に狭くするとロック状態が外れる可能性があるため、引き込み範囲の調整幅を小さく、例えば、１段階ずつに設定する。これによって、水平同期信号Ｓｈの振幅の平均値が小さい場合には、ロック状態が外れるのをより適切に防止して、本発明回路１の安定性を高めることができる。
【００５０】
更に、本実施形態のループフィルタ１２は、垂直同期信号用位相同期回路において生成されたクロック信号のロック状態の検出結果に応じて、引き込み範囲の調整を行うか否かを設定するように構成されている。より具体的には、出力クロック信号Ｓｏがロック状態であり、更に、垂直同期信号用位相同期回路において生成されたクロック信号がロック状態と判定された場合、及び、出力クロック信号Ｓｏがアンロック状態である場合に、引き込み範囲の調整を行う。尚、本実施形態では、引き込み範囲の調整を、ループフィルタ１２のゲインの調整によって行う場合を想定して説明するが、これに限るものではなく、例えば、図２に示すフィルタ特性の２段目の肩の部分のカットオフの調整によって行うように構成しても良い。
【００５１】
以下、本発明回路１におけるループフィルタ１２の引き込み範囲の設定に係る動作について、図３を基に説明する。ここで、図３は、本実施形態の本発明回路１の動作例を示している。
【００５２】
図３に示すように、本発明回路１は、起動時またはリセット時、本発明回路１の初期設定を行う（ステップ＃１００）。具体的には、ループフィルタ１２の引き込み範囲を最も広い段階に調整し、カウンタ回路１５ｈ及びカウンタ回路１５ｖのカウンタ値を初期化する。
【００５３】
続いて、ロック状態検出回路１４は、出力クロック信号Ｓｏの立ち下がりのタイミングで、第１入力信号Ｓ１（水平同期信号Ｓｈ）の電圧レベルを判定する（ステップ＃１０１）。
【００５４】
ステップ＃１０１の判定において、水平同期信号Ｓｈ（第１入力信号Ｓ１）の電圧レベルがＬレベルと判定された場合（ステップ＃１０２で「Ｙｅｓ」分岐）、カウンタ回路１５ｈのカウンタ値を１つ加算する（ステップ＃１０３）。続いて、カウンタ回路１５ｈのカウンタ値に基づいて、本発明回路１の出力クロック信号Ｓｏがロック状態かアンロック状態かの判定を行う（ステップ＃１０４）。カウンタ回路１５ｈのカウンタ値が予め設定されたロック判定範囲外である場合は、アンロック状態と判定し（ステップ＃１０４で「アンロック状態」分岐）、ステップ＃１０１に移行する。
【００５５】
ロック状態検出回路１４は、カウンタ回路１５ｈのカウンタ値が予め設定されたロック判定範囲内である場合は、ロック状態と判定する（ステップ＃１０４で「ロック状態」分岐）。続いて、ロック状態検出回路１４は、垂直同期信号用位相同期回路から出力される位相差検出信号Ｓｄｖが、垂直同期信号用位相同期回路において生成されたクロック信号の立ち下がりのタイミングで、垂直同期信号ＳｖがＬレベルであることを示す信号である場合は、カウンタ回路１５ｖのカウンタ値を１ずつ加算する。位相差検出信号Ｓｄｖが、垂直同期信号用位相同期回路において生成されたクロック信号の立ち下がりのタイミングで、垂直同期信号ＳｖがＨレベルであることを示す信号である場合は、カウンタ回路１５ｖのカウンタ値を１ずつ減算する（ステップ＃１０５）。
【００５６】
引き続き、ロック状態検出回路１４は、カウンタ回路１５ｖのカウンタ値に基づいて、垂直同期信号用位相同期回路において生成されるクロック信号のロック状態の検出を行う（ステップ＃１０６）。カウンタ回路１５ｖのカウンタ値が予め設定されたロック判定範囲外である場合は、アンロック状態と判定し、引き込み範囲の調整は行わずにステップ＃１０１に移行する（ステップ＃１０６で「無」分岐）。カウンタ回路１５ｖのカウンタ値が予め設定されたロック判定範囲内である場合は、ロック状態と判定する（ステップ＃１０６で「有」分岐）。
【００５７】
尚、本実施形態では、本発明回路１が映像信号Ｓｅの水平同期信号Ｓｈに同期した出力クロック信号Ｓｏを生成する場合を想定しているため、水平同期信号Ｓｈがロック状態にある場合でも、垂直同期信号Ｓｖがアンロック状態である場合は、映像信号Ｓｅの出力装置に映像が正しく表示されていない状態（例えば、縦方向に映像が流れるように見える状態）となっている。この状態で、本発明回路１のループフィルタ１２を調整して引き込み範囲を狭くすると、映像が正しく表示されていない状態が継続されてしまう可能性があるため、本実施形態では、垂直同期信号Ｓｖがロック状態にある場合にのみループフィルタ１２の調整を行うことにより、映像信号Ｓｅの映像表示に関連する垂直同期信号用位相同期回路の状態に対応した引き込み範囲の調整を行うことが可能になる。
【００５８】
ロック状態検出回路１４は、ステップ＃１０５において、ロック状態検出回路１４により垂直同期信号用位相同期回路によって生成されるクロック信号がロック状態であると検出された場合（ステップ＃１０６で「有」分岐）は、ループフィルタ１２を、引き込み範囲を狭くする方向に調整し（ステップ＃１０７）、その後、ステップ＃１０１に移行する。
【００５９】
ここで、ループフィルタ１２の引き込み範囲（フィルタ特性）の調整方向は、ステップ＃１０４においてロック状態と判定されているので、ループフィルタ１２の通過帯域が最も狭く設定されている場合を除き、現在の通過帯域より狭くなる方向に設定する。
【００６０】
また、振幅特性検出回路１６が検出した水平同期信号Ｓｈ（第１入力信号Ｓ１）の振幅特性に基づいて、図２に示すフィルタ特性から引き込み範囲の調整に用いるフィルタ特性を選択する。本実施形態では、振幅特性として、水平同期信号Ｓｈの振幅の平均値を想定しており、振幅の平均値が大きい場合は、引き込み範囲の調整幅を予め設定された複数段階ずつに設定する。また、振幅の平均値が小さい場合は、引き込み範囲の調整幅を１段階ずつに設定する。
【００６１】
ステップ＃１０１の判定において、水平同期信号Ｓｈ（第１入力信号Ｓ１）の電圧レベルがＬレベルではないと判定された場合（ステップ＃１０２で「Ｎｏ」分岐）、カウンタ回路１５ｈのカウンタ値を１つ減算する（ステップ＃１０８）。続いて、カウンタ回路１５ｈのカウンタ値に基づいて、本発明回路１の出力クロック信号Ｓｏがロック状態かアンロック状態かの判定を行う（ステップ＃１０９）。カウンタ回路１５ｈのカウンタ値が予め設定されたロック判定範囲内である場合は、ロック状態と判定し（ステップ＃１０９で「ロック状態」分岐）、ステップ＃１０１に移行する。
【００６２】
ロック状態検出回路１４は、カウンタ回路１５ｈのカウンタ値が予め設定されたロック判定範囲外である場合は、アンロック状態と判定し（ステップ＃１０９で「アンロック状態」分岐）、ループフィルタ１２を、引き込み範囲が広くなる方向に調整し（ステップ＃１１０）、その後、ステップ＃１０１に移行する。
【００６３】
ここで、ループフィルタ１２の引き込み範囲（フィルタ特性）の調整方向は、ステップ＃１０９においてアンロック状態と判定されているので、ループフィルタ１２の通過帯域が最も広く設定されている場合を除き、現在の通過帯域より広くなる方向に設定する。また、振幅特性検出回路１６が検出した水平同期信号Ｓｈ（第１入力信号Ｓ１）の振幅特性に基づいて、図２に示すフィルタ特性から引き込み範囲の調整に用いるフィルタ特性を選択する。
【００６４】
〈第２実施形態〉
本発明回路１の第２実施形態について図４を基に説明する。尚、本実施形態では、上記第１実施形態とは、ループフィルタ１２の設定に係る構成が異なる場合について説明する。具体的には、上記第１実施形態では、ロック状態検出回路１４における検出結果に基づいて、ループフィルタ１２の引き込み範囲を自動的に調整する場合について説明したが、本実施形態では、外部から入力される外部フィルタ制御信号に基づいて、ループフィルタ１２の引き込み範囲を調整する場合について説明する。
【００６５】
本実施形態の本発明回路１の構成について、図４を基に説明する。ここで、図４は、本実施形態の本発明回路１の概略構成例を示している。
【００６６】
本実施形態の本発明回路１は、図４に示すように、位相比較回路１１、ループフィルタ１２、電圧制御発振回路１３、ロック状態検出回路１４、及び、外部装置の一例としてのマイコン２とデータ通信するための外部インターフェース回路１８を備えて構成されている。尚、本実施形態の位相比較回路１１、及び、電圧制御発振回路１３の構成は、上記第１実施形態と同じである。
【００６７】
本実施形態のロック状態検出回路１４は、上記第１実施形態と同様に、水平同期信号Ｓｈ（第１入力信号Ｓ１）に対する出力クロック信号Ｓｏのロック状態の検出、水平同期信号Ｓｈの振幅特性の検出、及び、垂直同期信号用位相同期回路において生成されるクロック信号のロック状態の検出を行うように構成されている。
【００６８】
本実施形態のロック状態検出回路１４は、更に、マイコン２においてループフィルタの引き込み範囲の調整方向や調整幅を求めるための情報として、水平同期信号Ｓｈに対する出力クロック信号Ｓｏのロック状態の検出結果、水平同期信号Ｓｈの振幅特性、及び、垂直同期信号用位相同期回路において生成されるクロック信号のロック状態の検出結果を、外部インターフェース回路１８を介してマイコン２に出力するように構成されている。
【００６９】
本実施形態のループフィルタ１２は、引き込み範囲を調整するための外部フィルタ制御信号Ｓｃを受け付ける外部フィルタ制御信号入力部１９を備え、外部フィルタ制御信号Ｓｃに基づいて引き込み範囲を調整するように構成されている。より具体的には、本実施形態のループフィルタ１２は、上記第１実施形態と同様に引き込み範囲を複数段階に調整可能であり、外部フィルタ制御信号Ｓｃに含まれる引き込み範囲の調整方向及び調整幅に従って、引き込み範囲の設定段階を決定し設定する。
【００７０】
〈別実施形態〉
〈１〉上記第１及び第２実施形態では、第２入力信号Ｓ２として、出力クロック信号Ｓｏを想定して説明したが、これに限るものではなく、本発明回路１が分周回路を備える場合には、出力クロック信号Ｓｏの分周信号を第２入力信号Ｓ２として用いても良い。
【００７１】
また、上記第１及び第２実施形態では、第１入力信号Ｓ１として、映像信号Ｓｅの内の水平同期信号Ｓｈを想定して説明したが、これに限るものではない。例えば、第１入力信号Ｓ１としては、映像信号Ｓｅの内の垂直同期信号Ｓｖや、映像信号Ｓｅ以外の他のクロック信号であっても良い。
【００７２】
〈２〉上記第１及び第２実施形態では、位相比較回路１１は、第２入力信号Ｓ２の立ち下がりで第１入力信号Ｓ１（水平同期信号Ｓｈ）の電圧レベルがＬレベルであるか否かを判定し、Ｌレベルの場合にカウンタ回路１５ｈのカウンタ値を加算するように構成したが、これに限るものではない。
【００７３】
例えば、第１入力信号Ｓ１の電圧レベルがＨレベルの場合に加算するように構成しても良いし、位相比較回路１１の構成によっては、第２入力信号Ｓ２の立ち上がりのタイミングで第１入力信号Ｓ１の電圧レベルを判定するように構成しても良い。
【００７４】
また、ロック判定範囲は、本発明回路１の特性及び構成や、使用状態等に応じて適切な範囲に設定する。
【００７５】
〈３〉上記第１及び第２実施形態では、振幅特性検出回路１６がロック状態検出回路１４内に設けられている場合について説明したが、ロック状態検出回路１４とは別に設けられていても良い。同様に、上記第１及び第２実施形態では、カウンタ回路１５ｖがロック状態検出回路１４内に設けられている場合について説明したが、ロック状態検出回路１４とは別に設けられていても良い。
【００７６】
〈４〉上記第１及び第２実施形態では、ループフィルタ１２が、引き込み範囲を複数段階に調整可能に構成されている場合について説明したが、これに限るものではなく、引き込み範囲を連続的に調整可能に構成しても良い。
【００７７】
〈５〉上記第１及び第２実施形態では、ロック状態検出回路が、映像信号Ｓｅの内の垂直同期信号Ｓｖについてもロック状態の検出を行う場合について説明したが、垂直同期信号Ｓｖについてのロック状態の検出は任意である。垂直同期信号Ｓｖについてのロック状態の検出結果に拘わらず、外部クロック信号に基づいて引き込み範囲を調整するように構成しても良い。尚、第１入力信号Ｓ１（外部クロック信号Ｓｉ）が、映像信号Ｓｅ以外のクロック信号の場合、特に、第１入力信号Ｓ１が複数のクロック信号を合成した複合信号を構成するクロック信号ではない場合や、複合信号を構成するクロック信号であっても他のクロック信号との間で相関関係を有しないクロック信号の場合等には、垂直同期信号Ｓｖについてのロック状態の検出を行わないように構成する。
【００７８】
〈６〉上記第１及び第２実施形態では、振幅特性検出回路１６を備え、ループフィルタ１２が、振幅特性に基づいて引き込み範囲の調整幅を設定する場合について説明したが、これに限るものではない。振幅特性検出回路１６を備えず、ループフィルタ１２が、出力クロック信号Ｓｏのロック状態の検出結果に基づいて調整方向を設定し、当該調整方向に予め設定された一定段階ずつ引き込み範囲を調整するように構成しても良い。
【００７９】
また、引き込み範囲の調整幅は、広くなる方向に調整する場合と狭くなる方向に調整する場合とで異なる調整幅に設定しても良い。例えば、上記第１実施形態では、引き込み範囲を狭くなる方向に調整するステップ＃１０７、及び、引き込み範囲を広くなる方向に調整するステップ＃１１０の両方において、振幅特性としての水平同期信号Ｓｈの振幅の平均値に基づいて調整幅を設定したが、ステップ＃１１０については、アンロック状態が検出された場合には、現在の引き込み範囲の設定や振幅特性に拘わらず、引き込み範囲を最も広くなるように調整するように構成しても良い。これにより、本発明回路１の応答速度の改善を図ることが可能になる。
【図面の簡単な説明】
【００８０】
【図１】本発明に係る位相同期回路の第１実施形態における概略構成例を示す概略ブロック図
【図２】ループフィルタの振幅特性の一例を示すグラフ
【図３】本発明に係る位相同期回路の第１実施形態における処理動作を示すフローチャート
【図４】本発明に係る位相同期回路の第２実施形態における概略構成例を示す概略ブロック図
【図５】従来技術に係る位相同期回路の概略構成例を示す概略ブロック図
【図６】従来技術に係る位相同期回路の処理動作を示すフローチャート
【符号の説明】
【００８１】
１      本発明に係る位相同期回路（ＰＬＬ回路）
２      マイコン
１１    位相比較回路
１２    ループフィルタ
１３    電圧制御発振回路
１４    ロック状態検出回路
１５    カウンタ回路
１５ｈ  カウンタ回路
１５ｖ  カウンタ回路
１６    振幅特性検出回路
１７    分配回路
１８    外部インターフェース回路
１９    外部フィルタ制御信号入力部
１００  従来技術に係る位相同期回路（ＰＬＬ回路）
１０１  位相比較回路
１０２  ループフィルタ
１０３  電圧制御発振回路
１１０  第１更正回路
１１１  位相比較回路
１１２  制御回路
１１３  ＤＡＣ
１２０  第２更正回路
１２１  ＬＰＦ
１２２  電圧比較回路
１２３  制御回路
１２４  ＤＡＣ
１２５  ＬＰＦ
Ｓ１    第１入力信号
Ｓ２    第２入力信号
Ｓａ１  中心周波数制御信号
Ｓａ２  中心周波数制御信号
Ｓｃ    外部フィルタ制御信号
Ｓｄ    位相差検出信号
Ｓｄ１  位相差検出信号
Ｓｄｈ  位相差検出信号
Ｓｄｖ  位相差検出信号
Ｓｅ    外部クロック信号
Ｓｆ    発信制御信号
Ｓｆ’  平滑化信号
Ｓｈ    水平同期信号
Ｓｉ    外部クロック信号
Ｓｏ    出力クロック信号
Ｓｒ    ロック状態検出信号
【図１】
2009111937.tif 000003
【図２】
2009111937.tif 000004
【図３】
2009111937.tif 000005
【図４】
2009111937.tif 000006
【図５】
2009111937.tif 000007
【図６】
2009111937.tif 000008