(57)【要約】【課題】信号経路切替機能を有するアッテネータ回路において、信号伝搬における損失を抑制することが可能な可変アッテネータ回路を提供する【解決手段】信号が入力される信号経路に並列に設けられ抵抗値制御端子に制御電圧が入力される可変抵抗ＶＲ１、信号経路と出力端子Ｓｏｕｔ１、Ｓｏｕｔ２との間に直列に接続された可変抵抗ＶＲ２ａ、ＶＲ２ｂを有するアッテネータ回路ＡＴＴＮ、制御電圧Ｖｃｔｒｌが入力され制御電圧Ｖｃｔｒｌ２を出力するバイアス電圧発生部ＢＶＧ、一端に制御電圧Ｖｃｔｒｌが入力され、他端が可変抵抗ＶＲ２ａの抵抗値制御端子に接続され出力経路切替信号ＰＳａが与えられてオン／オフが制御される経路切替部ＰＳａ、一端に制御電圧Ｖｃｔｒｌが入力され、他端が可変抵抗ＶＲ２ｂの抵抗値制御端子に接続され出力経路切替信号ＰＳｂが与えられてオン／オフが制御される経路切替部ＰＳｂを備えることを特徴とする。【選択図】図１
2009071572.tif 000002
【特許請求の範囲】
【請求項１】
信号入力端子と第一の出力端子との間に接続された第一の可変抵抗と、
前記信号入力端子と第二の出力端子との間に接続された第二の可変抵抗と、
前記信号入力端子と接地端子との間に接続され、抵抗値を制御する制御端子に第一の制御電圧が入力される第三の可変抵抗と、
を有するアッテネータ回路と、
前記第一の制御電圧が入力され、第二の制御電圧を出力するバイアス発生部と、
第一の出力経路切替信号が与えられ、前記第一の可変抵抗の抵抗値制御端子にかかる電圧が、前記第二の制御電圧か、前記第一の可変抵抗の抵抗値を最大にする電圧かのいずれかに切替える第一の経路切替部と、
第二の出力経路切替信号が与えられ、前記第二の可変抵抗の抵抗値制御端子にかかる電圧が、前記第二の制御電圧か、前記第二の可変抵抗の抵抗値を最大にする電圧かのいずれかに切替える第二の経路切替部と、
を備えることを特徴とする可変アッテネータ回路。
【請求項２】
前記アッテネータ回路は、
信号入力端子にソース端が接続され、第一の出力端子にドレイン端が接続された第一のＭＯＳトランジスタと、
前記信号入力端子にソース端が接続され、第二の出力端子にドレイン端が接続された第二のＭＯＳトランジスタと、
前記信号入力端子にソース端が接続され、ドレイン端が接地され、ゲート端が制御端子に接続された第三のＭＯＳトランジスタと、
を有し、
前記バイアス発生部は、
ドレイン端が接地され、ソース端が第一の抵抗を介して接地された第四のＭＯＳトランジスタと、
ソース端が前記第一の抵抗を介して接地された第五のＭＯＳトランジスタと、
正相入力端が前記第五のＭＯＳトランジスタのドレイン端に接続され、逆相入力端が第二の抵抗を介して接地され、出力端が前記第五のＭＯＳトランジスタのゲート端に接続されたオペアンプと、
を有し、
前記第四のトランジスタのゲート端に入力される電圧を前記第一の制御電圧とし、
前記オペアンプ出力電圧を前記第二の制御電圧とすることを特徴とする請求項１記載の可変アッテネータ回路。
【請求項３】
信号入力端子にソース端が接続され、第一の出力端子にドレイン端が接続された第一のＭＯＳトランジスタと、
前記信号入力端子にソース端が接続され、第二の出力端子にドレイン端が接続された第二のＭＯＳトランジスタと、
前記信号入力端子にソース端が接続され、ドレイン端が接地され、ゲート端が制御端子に接続された第三のＭＯＳトランジスタと、
を有するアッテネータ回路と、
ドレイン端が接地され、ソース端が第一の抵抗を介して接地された第四のＭＯＳトランジスタと、
ソース端が前記第一の抵抗を介して接地された第五のＭＯＳトランジスタと、
ドレイン端が接地され、ソース端が第二の抵抗の一端に接続された第六のＭＯＳトランジスタと、
正相入力端が前記第五のＭＯＳトランジスタのドレイン端に接続され、逆相入力端が前記第二の抵抗の他端に接続され、出力端が前記第五および第一のＭＯＳトランジスタのゲート端に接続された第一のオペアンプと、
ドレイン端が接地され、ソース端が第三の抵抗を介して接地された第七のＭＯＳトランジスタと、
ソース端が前記第三の抵抗を介して接地された第八のＭＯＳトランジスタと、
ドレイン端が接地され、ソース端が第四の抵抗の一端に接続された第九のＭＯＳトランジスタと、
正相入力端が前記第七のＭＯＳトランジスタのドレイン端に接続され、逆相入力端が前記第四の抵抗の他端に接続され、出力端が前記第七および第二のＭＯＳトランジスタのゲート端に接続された第二オペアンプと、
を備え、
前記第六のＭＯＳトランジスタのゲート端を第一の出力経路切替信号入力端とし、
前記第九のＭＯＳトランジスタのゲート端を第二の出力経路切替信号入力端とする
ことを特徴とする可変アッテネータ回路。
【請求項４】
信号入力端子と第一の出力端子との間に接続された第一の可変抵抗と、
前記信号入力端子と第二の出力端子との間に接続された第二の可変抵抗と、
第一の制御電圧が入力され、第二の制御電圧を出力するバイアス発生部と、
前記信号入力端子と接地端子との間に接続され、抵抗値を制御する制御端子に前記第二の制御電圧が入力される第三の可変抵抗と、
を有するアッテネータ回路と、
第一の出力経路切替信号が与えられ、前記第一の可変抵抗の抵抗値制御端子にかかる電圧が、前記第一の制御電圧か、前記第一の可変抵抗の抵抗値を最大にする電圧かのいずれかに切替える第一の経路切替部と、
第二の出力経路切替信号が与えられ、前記第二の可変抵抗の抵抗値制御端子にかかる電圧が、前記第一の制御電圧か、前記第二の可変抵抗の抵抗値を最大にする電圧かのいずれかに切替える第二の経路切替部と、
を備えることを特徴とする可変アッテネータ回路。
【請求項５】
前記アッテネータ回路は、
信号入力端子にソース端が接続され、第一の出力端子にドレイン端が接続された第一のＭＯＳトランジスタと、
前記信号入力端子にソース端が接続され、第二の出力端子にドレイン端が接続された第二のＭＯＳトランジスタと、
第一の制御電圧が入力され、第二の制御電圧を出力するバイアス発生部と、
前記信号入力端子にソース端が接続され、ドレイン端が接地され、ゲート端に前記第二の制御電圧が入力されるＭＯＳトランジスタと、
を有し、
前記バイアス発生部は、
ドレイン端が接地され、ソース端が第一の抵抗を介して接地された第四のＭＯＳトランジスタと、
ソース端が前記第一の抵抗を介して接地された第五のＭＯＳトランジスタと、
正相入力端が前記第五のＭＯＳトランジスタのドレイン端に接続され、逆相入力端が第二の抵抗を介して接地され、出力端が前記第四のＭＯＳトランジスタのゲート端に接続されたオペアンプと、
を有し、
前記第五のトランジスタのゲート端に入力される電圧を前記第一の制御電圧とし、
前記オペアンプ出力電圧を前記第二の制御電圧とする
ことを特徴とする請求項４記載の可変アッテネータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変アッテネータ回路に関する。
【背景技術】
【０００２】
アッテネータ回路に、複数の出力端子のいずれか一方から出力する出力経路切替機能を付加する場合、入力端子から入力された高周波信号を、出力経路切替信号に応じて出力端子を切り替えて出力する。
【０００３】
この場合、従来は複数の信号経路にそれぞれスイッチ・トランジスタを直列に挿入して一端をそれぞれの出力端子に接続し、各スイッチ・トランジスタのオン／オフを出力経路切替信号に応じて切り替えていた。
【０００４】
しかしそのような構成では、信号経路に直列にスイッチ・トランジスタが挿入されるため、オン抵抗並びにトランジスタに寄生する容量が負荷されて信号伝搬における損失を招いていた。
【０００５】
従来の可変アッテネータ回路を開示した文献名を以下に記載する。
【特許文献１】米国特許第４，９７５，６０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、出力経路切替機能を有するアッテネータ回路において、信号伝搬における損失を抑制することが可能な可変アッテネータ回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様による可変アッテネータ回路は、信号入力端子と第一の出力端子との間に接続された第一の可変抵抗と、前記信号入力端子と第二の出力端子との間に接続された第二の可変抵抗と、前記信号入力端子と接地端子との間に接続され、抵抗値を制御する制御端子に第一の制御電圧が入力される第三の可変抵抗と、を有するアッテネータ回路と、前記第一の制御電圧が入力され、第二の制御電圧を出力するバイアス発生部と、第一の出力経路切替信号が与えられ、前記第一の可変抵抗の抵抗値制御端子にかかる電圧が、前記第二の制御電圧か、前記第一の可変抵抗の抵抗値を最大にする電圧かのいずれかに切替える第一の経路切替部と、第二の出力経路切替信号が与えられ、前記第二の可変抵抗の抵抗値制御端子にかかる電圧が、前記第二の制御電圧か、前記第二の可変抵抗の抵抗値を最大にする電圧かのいずれかに切替える第二の経路切替部と、を備えることを特徴とする。
【０００８】
本発明の一態様による可変アッテネータ回路は、信号入力端子にソース端が接続され、第一の出力端子にドレイン端が接続された第一のＭＯＳトランジスタと、前記信号入力端子にソース端が接続され、第二の出力端子にドレイン端が接続された第二のＭＯＳトランジスタと、前記信号入力端子にソース端が接続され、ドレイン端が接地され、ゲート端が制御端子に接続された第三のＭＯＳトランジスタと、を有するアッテネータ回路と、ドレイン端が接地され、ソース端が第一の抵抗を介して接地された第四のＭＯＳトランジスタと、ソース端が前記第一の抵抗を介して接地された第五のＭＯＳトランジスタと、ドレイン端が接地され、ソース端が第二の抵抗の一端に接続された第六のＭＯＳトランジスタと、正相入力端が前記第五のＭＯＳトランジスタのドレイン端に接続され、逆相入力端が前記第二の抵抗の他端に接続され、出力端が前記第五および第一のＭＯＳトランジスタのゲート端に接続された第一のオペアンプと、ドレイン端が接地され、ソース端が第三の抵抗を介して接地された第七のＭＯＳトランジスタと、ソース端が前記第三の抵抗を介して接地された第八のＭＯＳトランジスタと、ドレイン端が接地され、ソース端が第四の抵抗の一端に接続された第九のＭＯＳトランジスタと、正相入力端が前記第七のＭＯＳトランジスタのドレイン端に接続され、逆相入力端が前記第四の抵抗の他端に接続され、出力端が前記第七および第二のＭＯＳトランジスタのゲート端に接続された第二オペアンプと、を備え、前記第六のＭＯＳトランジスタのゲート端を第一の出力経路切替信号入力端とし、前記第九のＭＯＳトランジスタのゲート端を第二の出力経路切替信号入力端とすることを特徴とする。
【０００９】
本発明の一態様による可変アッテネータ回路は、信号入力端子と第一の出力端子との間に接続された第一の可変抵抗と、前記信号入力端子と第二の出力端子との間に接続された第二の可変抵抗と、第一の制御電圧が入力され、第二の制御電圧を出力するバイアス発生部と、前記信号入力端子と接地端子との間に接続され、抵抗値を制御する制御端子に前記第二の制御電圧が入力される第三の可変抵抗と、を有するアッテネータ回路と、第一の出力経路切替信号が与えられ、前記第一の可変抵抗の抵抗値制御端子にかかる電圧が、前記第一の制御電圧か、前記第一の可変抵抗の抵抗値を最大にする電圧かのいずれかに切替える第一の経路切替部と、第二の出力経路切替信号が与えられ、前記第二の可変抵抗の抵抗値制御端子にかかる電圧が、前記第一の制御電圧か、前記第二の可変抵抗の抵抗値を最大にする電圧かのいずれかに切替える第二の経路切替部と、を備えることを特徴とする。
【発明の効果】
【００１０】
本発明の可変アッテネータ回路によれば、信号伝搬における損失を抑制することが可能である。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図面を参照して説明する。
【００１２】
（１）実施の形態１
本発明の実施の形態１による可変アッテネータ回路について、その構成を図１に示し説明する。この可変アッテネータ回路は、例えば高周波アナログ信号を扱う送信回路等において好適である。
【００１３】
入力端子Ｓｉｎから高周波信号Ｓｉｎが入力され、出力端子Ｓｏｕｔ１又はＳｏｕｔ２のいずれか一方から高周波信号Ｓｏｕｔが出力される。
【００１４】
入力端子Ｓｉｎと出力端子Ｓｏｕｔ１又はＳｏｕｔ２との間のアッテネータ回路ＡＴＴＮは、信号経路とは並列に、信号経路と接地端子との間に接続された可変抵抗ＶＲ１と、信号経路にそれぞれ直列に設けられた可変抵抗ＶＲ２ａ、ＶＲ２ｂとを備えている。また、低周波成分の雑音を除去するため、信号経路に直列に容量Ｃ１、Ｃ２ａ、Ｃ２ｂが接続されている。
【００１５】
入力端子Ｓｉから出力端子Ｓｏｕｔ１又はＳｏｕｔ２との間の信号減衰量は、可変抵抗ＶＲ１及びＶＲ２ａ、又は可変抵抗ＶＲ１及びＶＲ２ｂとによる導通抵抗を、制御電圧Ｖｃｔｒｌ、制御電圧Ｖｃｔｒｌ２ａ、Ｖｃｔｒｌ２ｂにより変えることで所望の値が実現される。
【００１６】
ここで、可変抵抗ＶＲ１に与えられる制御電圧Ｖｃｔｒｌは外部から入力端子Ｖｃｔｒｌを介して入力される。一方、可変抵抗ＶＲ２ａ、ＶＲ２ｂに与えられる制御電圧Ｖｃｔｒｌ２ａ、Ｖｃｔｒｌ２ｂは、バイアス電圧発生部ＢＶＧにより生成され、経路切替部ＰＳａ、ＰＳｂを介して可変抵抗ＶＲ２ａ、ＶＲ２ｂに与えられる。
【００１７】
このバイアス電圧発生部ＢＶＧは、制御電圧Ｖｃｔｒｌ２ａ、Ｖｃｔｒｌ２ｂを、本体側のアッテネータ回路ＡＴＴＮの可変抵抗ＶＲ２ａ、ＶＲ２ｂの可変抵抗制御用の制御端子に加えることにより、アッテネータ回路ＡＴＴＮの出力端側から見たアッテネータ回路ＡＴＴＮの抵抗値が一定となるように動作する。
【００１８】
また本実施の形態１では、出力経路を切り替えるために付加された経路切替部ＰＳａ、ＰＳｂが、信号経路に直列に設けられていない。このため、この部分に寄生するオン抵抗、あるいは容量によって信号伝搬時に損失がもたらされることが防止される。
【００１９】
ここで、図２を参照して、バイアス電圧発生部ＢＧＧがレプリカ回路１２、抵抗Ｒｒｅｆ１、Ｒｒｅｆ２、Ｒｂｉａｓ１、Ｒｂｉａｓ２、オペアンプＯＰ１を有し、経路切替部ＰＳａがトランジスタＴ２２ａ、Ｔ２１ａ、インバータＩＮＶ１、経路切替部ＰＳｂがトランジスタＴ２２ｂ、Ｔ２１ｂ、インバータＩＮＶ２を有する例を説明する。
【００２０】
入力端子Ｓｉｎから高周波信号Ｓｉｎが入力され、出力端子Ｓｏｕｔ１又はＳｏｕｔ２のいずれか一方から高周波信号Ｓｏｕｔが出力される。
【００２１】
入力端子Ｓｉｎと出力端子Ｓｏｕｔ１又はＳｏｕｔ２との間のアッテネータ回路１１は、信号経路とは並列に、信号経路と接地端子との間に接続された可変抵抗として作用するトランジスタＴ１と、信号経路にそれぞれ直列に設けられた可変抵抗として作用するトランジスタＴ２ａ、Ｔ２ｂとを備えている。また、低周波成分の雑音を除去するため、信号経路に直列に容量Ｃ１、Ｃ２ａ、Ｃ２ｂが接続されている。
【００２２】
入力端子Ｓｉから出力端子Ｓｏｕｔ１又はＳｏｕｔ２との間の信号減衰量は、トランジスタＴ１及びＴ２ａ、又はトランジスタＴ１及びＴ２ｂとによる導通抵抗を、制御電圧Ｖｃｔｒｌ、制御電圧Ｖｃｔｒｌ２ａ、Ｖｃｔｒｌ２ｂにより変えることで所望の値が実現される。
【００２３】
トランジスタＴ１のゲートに抵抗Ｒ１を介して与えられる制御電圧Ｖｃｔｒｌは、外部から入力端子Ｖｃｔｒｌより入力される。トランジスタＴ２ａ、Ｔ２ｂのゲートに抵抗Ｒ２ａ、Ｒ２ｂを介して与えられる制御電圧Ｖｃｔｒｌ２ａ、Ｖｃｔｒｌ２ｂは、レプリカ回路１２，オペアンプＯＰ１、抵抗Ｒｒｅｆ１、Ｒｒｅｆ２、Ｒｂｉａｓ１、Ｒｂｉａｓ２により生成され、トランジスタ２１ａ、Ｔ２２ａ及びインバータＩＮＶ１、あるいはトランジスタ２１ｂ、Ｔ２２ｂ及びインバータＩＮＶ２を介してトランジスタＴ２ａ、Ｔ２ｂのゲートに与えられる。これらの制御電圧Ｖｃｔｒｌ１、制御電圧Ｖｃｔｒｌ２ａ、Ｖｃｔｒｌ２ｂは、アッテネータ回路１１の利得を変えるための利得可変信号に相当する。
【００２４】
レプリカ回路１２は、アッテネータ回路１１と等価な構成を有する複製回路に相当し、アッテネータ回路１１における一経路のトランジスタＴ１及びＴ２ａ、あるいはトランジスタＴ１及びＴ２ｂと同一寸法、同一形状で電気的に等価であるトランジスタＴ１１、Ｔ１２を有している。
【００２５】
レプリカ回路１２において、トランジスタＴ１１の入力端子（ドレイン）が、接地端子に対して基準抵抗Ｒｒｅｆ１を介して終端されている。また、レプリカ回路１２の出力側（トランジスタＴ１２のソース側）において、オペアンプＯＰ１の非反転入力端子に接続されている。この非反転入力端子は、電源電圧ＶDD端子に対してバイアス抵抗Ｒｂｉａｓ１を介して接続され、反転入力端子は基準電圧入力端子に相当し、電源電圧ＶDD端子に対してバイアス抵抗Ｒｂｉａｓ２を介して接続され、基準抵抗Ｒｒｅｆ２を介して終端され、基準電圧が入力される。
【００２６】
そして、オペアンプＯＰ１から出力された制御電圧Ｖｃｔｒｌ２は、レプリカ回路１２における信号経路に直列に挿入されたトランジスタＴ１２のゲートにフィードバックされる。また、アッテネータ回路１１のトランジスタＴ２ａ、Ｔ２ｂのゲートにソースが接続されたトランジスタＴ２２ａ、Ｔ２２ｂの入力端（ドレイン）に、制御電圧Ｖｃｔｒｌ２ａ、Ｖｃｔｒｌ２ｂとして入力される。
【００２７】
オペアンプＯＰ１は利得が十分に高い場合、直流動作点において入力端子はイマジナリ・ショートとなり、反転入力端子における基準電圧と非反転入力端子における電圧とが等電位になる。
【００２８】
即ち、レプリカ回路１２のトランジスタＴ１１の導通抵抗値が制御電圧Ｖｃｔｒｌによって変化した場合であっても、レプリカ回路１２の出力側（トランジスタＴ１２の出力端（ドレイン）から見たレプリカ回路１２の抵抗値が、常に基準抵抗値Ｒｒｅｆ１、Ｒｒｅｆ２と等しくなるように、オペアンプＯＰ１から出力された制御電圧Ｖｃｔｒｌ２がトランジスタＴ１２のゲートにフィードバックされてこのゲート電位が自動的に調整される。
【００２９】
このような制御電圧Ｖｃｔｒｌ２が、本体側のアッテネータ回路１１のトランジスタＴ２ａ、Ｔ２ｂのゲートに制御電圧Ｖｃｔｒｌ２ａ、Ｖｃｔｒｌ２ｂとして入力されることにより、アッテネータ回路１１の出力端側から見たアッテネータ回路１１の抵抗値もレプリカ回路１２と同様に基準抵抗値Ｒｒｅｆ１、Ｒｒｅｆ２に常に等しくなる。
【００３０】
尚、レプリカ回路１２の信号経路の構成とアッテネータ回路１１における一信号経路の構成とは、電気的に等価である。しかし、レプリカ回路１２は直流信号である制御電圧Ｖｃｔｒｌにより動作するにもかかわらず、アッテネータ回路１１は高周波信号である入力信号Ｓｉｎにより動作する。即ち、減衰量を調整すべき信号は高周波信号である。
【００３１】
そこで、アッテネータ回路１１において、信号経路に並列に設けられたトランジスタＴ１のゲートに接続された図示されていない制御電圧発生回路との結合、信号経路に直列に設けられたトランジスタＴ２ａ、Ｔ２ｂのゲートに接続されたレプリカ回路１２、オペアンプＯＰ１を含むバイアス電圧発生部との高周波的結合を軽減するため、トランジスタＴ１１、Ｔ２ａ、Ｔ２ｂのゲートには抵抗Ｒ１、Ｒ２ａ、Ｒ２ｂを直列に挿入している。
【００３２】
また図２の実施の形態では、出力経路切替機能を付加するため、アッテネータ回路１１を構成するトランジスタのうち、信号経路に直列に接続されたトランジスタＴ２ａ、Ｔ２ｂを二系統設けている。このトランジスタＴ２ａ、Ｔ２ｂのゲートには、オペアンプＯＰ１からの制御電圧Ｖｃｔｒｌ２ａ、Ｖｃｔｒｌ２ｂが、トランジスタＴ２２ａ及び抵抗Ｒ２ａ、トランジスタＴ２２ｂ及び抵抗Ｒ２ｂを介して入力される。トランジスタＴ２２ａ、Ｔ２２ｂ、並びにトランジスタＴ２１ａ、Ｔ２１ｂのオン／オフは、外部端子ＰＳ１、ＰＳ２からそれぞれ入力される出力経路切替信号ＰＳ１、ＰＳ２により制御される。トランジスタＴ２２ａ、Ｔ２２ｂのいずれか一方がオンのとき他方はオフである。トランジスタ２１ａはトランジスタＴ２２ａとオン／オフが逆の関係にあり、トランジスタ２１ｂはトランジスタＴ２２ｂとオン／オフが逆の関係にある。
【００３３】
出力経路切替信号ＰＳ１、ＰＳ２により、トランジスタＴ２２ａがオン、Ｔ２１ａがオフ、トランジスタＴ２２ｂがオフ、Ｔ２１ｂがオンのとき、トランジスタＴ２ａにオペアンプＯＰ１からの制御電圧Ｖｃｔｒｌ２ａが入力され、このレベルに応じてトランジスタＴ２ａの導通抵抗が制御される。他方のトランジスタＴ２２ｂはオフ、Ｔ２１ｂはオンで、トランジスタＴ２ｂのゲートには制御電圧は入力されない。そして、入力端子Ｓｉｎから入力された高周波信号が、トランジスタＴ１、Ｔ２ａの導通抵抗により減衰されて、出力端子Ｓｏｕｔ１から出力される。このときの減衰量は、トランジスタＴ１のゲートに与えられる制御電圧Ｖｃｔｒｌと、トランジスタＴ２ａのゲートに入力される制御電圧Ｖｃｔｒｌ２ａにより制御される。
【００３４】
トランジスタＴ２２ａがオフ、Ｔ２１ａがオン、トランジスタＴ２２ｂがオン、Ｔ２１ｂがオフのときはトランジスタＴ２ｂに制御電圧Ｖｃｔｒｌ２ｂが入力されて導通抵抗が制御される。トランジスタＴ２２ｂはオン、Ｔ２１ｂはオフで、トランジスタＴ２ａのゲートには制御電圧は入力されない。入力端子Ｓｉｎから入力された高周波信号が、トランジスタＴ１、Ｔ２ｂの導通抵抗により減衰され、出力端子Ｓｏｕｔ１から出力される。このときの減衰量は、トランジスタＴ１のゲートに与えられる制御電圧Ｖｃｔｒｌと、トランジスタＴ２ｂのゲートに入力される制御電圧Ｖｃｔｒｌ２ｂにより制御される。
【００３５】
本実施の形態１によれば、信号経路に直列にスイッチ・トランジスタを付加することなく出力経路の切替が可能であるため、信号伝搬時における損失を抑制することができる。
【００３６】
比較例
図３に、比較例による出力経路切替機能が付加された可変アッテネータ回路の構成を示す。
【００３７】
上記実施の形態１と比較し、アッテネータ回路２１からの出力経路の構成が相違している。
【００３８】
アッテネータ回路２１において、入力端子Ｓｉｎから入力された高周波信号がトランジスタＴ１、Ｔ２により減衰されて出力される。この減衰量は、トランジスタＴ１のゲートに加えられる制御電圧Ｖｃｔｒｌ、トランジスタＴ２のゲートに加えられる制御電圧Ｖｃｔｒｌ２により調整される。
【００３９】
アッテネータ回路２１から出力された高周波信号は、出力経路切替信号ＰＳ１、ＰＳ２の制御電圧に応じて、トランジスタＴ３１ａ、Ｔ３１ｂのいずれか一方がオンして出力端子Ｓｏｕｔ１、Ｓｏｕｔ２のいずれか一方から出力される。
【００４０】
しかしこの構成では、信号経路に直列にスイッチ・トランジスタＴ３１ａ、Ｔ３１ｂが挿入される。これらのトランジスタＴ３１ａ、Ｔ３１ｂにはオン抵抗が存在し寄生容量があるため、信号が伝搬する時に損失が発生する。
【００４１】
これに対し上記実施の形態１によれば、信号経路に直列にスイッチ・トランジスタを設けることなく出力経路を切り替えることができるため、信号伝搬時の損失を抑制することができる。
【００４２】
（２）実施の形態２
本発明の実施の形態２による可変アッテネータ回路について、図４にその構成を示し説明する。
【００４３】
本実施の形態２は、図２に示された上記実施の形態１におけるレプリカ回路１２、オペアンプＯＰ１、抵抗Ｒｒｅｆ１、Ｒｂｉａｓ１、Ｒｂｉａｓ２、Ｒｒｅｆ２を、２つの出力経路に応じて２系統設けている。
【００４４】
即ち、制御電圧Ｖｃｔｒｌが入力されるレプリカ回路１２ａ、レプリカ回路１２ａからの出力が入力され制御電圧Ｖｃｔｒｌ２ａを出力して一方の出力系統に接続されたアッテネータ回路１１内のトランジスタＴ２ａのゲートに加えるオペアンプＯＰ１ａ、並びに抵抗Ｒｒｅｆ１ａ、Ｒｂｉａｓ１ａ、Ｒｂｉａｓ２ａ、Ｒｒｅｆ２ａと、制御電圧Ｖｃｔｒｌが入力されるレプリカ回路１２ｂ、レプリカ回路１２ｂからの出力が入力され制御電圧Ｖｃｔｒｌ２ｂを出力して一方の出力系統に接続されたアッテネータ回路１１内のトランジスタＴ２ａのゲートに加えるオペアンプＯＰ１ｂ、並びに抵抗Ｒｒｅｆ１ｂ、Ｒｂｉａｓ１ｂ、Ｒｂｉａｓ２ｂ、Ｒｒｅｆ２ｂとがそれぞれの出力系統に配置されている。
【００４５】
さらに、オペアンプＯＰ１ａの反転入力端子側において基準電圧を入力するための基準抵抗Ｒｒｅｆ２と接地端子との間にトランジスタＴ３１ａが直列に接続され、ゲートに出力経路切替信号ＰＳ１が入力されてオン／オフが制御される。
【００４６】
同様に、オペアンプＯＰ１ｂの反転入力端子側において基準抵抗Ｒｒｅｆ２と接地端子との間にトランジスタＴ３１ａが直列に接続され、ゲートに出力経路切替信号ＰＳ２が入力されてオン／オフが制御される。
【００４７】
出力端子Ｓｏｕｔ１、Ｓｏｕｔ２にそれぞれ接続された２つの出力経路のうち、例えば出力端子Ｓｏｕｔ１に接続された出力経路を選択し、出力端子Ｓｏｕｔ２に接続された出力経路を遮断するときは、出力経路切替信号ＰＳ１によりトランジスタＴ３１ａがオンする。さらに、出力経路切替信号ＰＳ２によりトランジスタＴ３１ｂがオフすることで、オペアンプＯＰ１ｂの反転入力端子が基準抵抗Ｒｒｅｆ２ｂによる終端から切り離されることになる。
【００４８】
これにより、オペアンプＯＰ１ｂの出力は、アッテネータ回路１１の出力側から見てその抵抗値が無限大となるような制御電圧Ｖｃｔｒｌ２ｂを発生させることになるので、その出力経路への信号を遮断することができる。
【００４９】
本実施の形態２においても、出力経路を分岐する際に信号経路に直列にスイッチ・トランジスタを加える必要がないので、信号伝搬時における損失を抑制することが可能である。
【００５０】
本実施の形態２によれば、上記実施の形態２と異なりレプリカ回路１２ａ、１２ｂ、オペアンプＯＰ１ａ、ＯＰ１ｂの数が出力系統分だけ必要になる。しかし、出力端子Ｓｏｕｔ1に接続された出力経路と、出力端子Ｓｏｕｔ2に接続された出力経路とで、その経路中に直列に設けられたトランジスタＴ１２ａ、Ｔ１２ｂのサイズを変えることができる。よって、それぞれの出力経路から出力したい高周波信号の周波数等に応じて、トランジスタのサイズや形状等を経路毎に変えて調整することができる。
【００５１】
尚、本実施の形態２においても上記実施の形態１と同様に、２系統の出力経路に分岐する構成を備えているが、分岐の数は２に限らず複数であればよい。
【００５２】
上述した実施の形態はいずれも一例であって、本発明を限定するものではなく、本発明の技術的範囲内において様々に変形することが可能である。例えば、図１に示された上記実施の形態１におけるスイッチＳＷ１への制御電圧Ｖｃｔｒｌと、スイッチＳＷ２ａ及びＳＷ２ｂへの制御電圧Ｖｃｔｒｌ２とを、図５に示すように入れ替えることも可能である。
【００５３】
同様に、図２に示された上記実施の形態２では、アッテネータ回路１１において信号経路に対して並列に挿入されたトランジスタＴ１のゲートに利得可変電圧としての制御電圧Ｖｃｔｒｌを直接加え、直列に挿入されたトランジスタＴ２ａ、Ｔ２ｂのゲートには、レプリカ回路１２を含むバイアス電圧発生回路で発生させた制御電圧Ｖｃｔｒｌ２ａ、Ｖｃｔｒｌ２ｂを加えている。しかし相互に入れ替えて、直列に挿入されたトランジスタＴ２ａ、Ｔ２ｂのゲートに制御電圧Ｖｃｔｒｌを直接加え、並列に挿入されたトランジスタＴ１のゲートにバイアス電圧Ｖｃｔｒｌ２ａ又はＶｃｔｒｌ２ｂを加えるように構成してもよい。この場合に、利得可変電圧と利得との極性は、図１、図２における場合とは逆の関係になる。
【００５４】
また、図１、図２に示されたアッテネータ回路１１は、信号Ｓｉｎが入力される入力端子Ｓｉｎ側により近い位置において信号経路に対して並列にトランジスタＴ１を挿入し、より信号Ｓｏｕｔ１、Ｓｏｕｔ２を出力する出力端子Ｓｏｕｔ１、Ｓｏｕｔ２に近い側において信号経路に直列にトランジスタＴ２ａ、Ｔ２ｂを挿入している。しかしこれに限らず、入力端子Ｓｉｎに近い位置において直列にトランジスタＴ２ａ、Ｔ２ｂを信号経路に挿入し、出力端子Ｓｏｕｔ１、Ｓｏｕｔ２に近い位置において並列にトランジスタＴ１を挿入するように構成してもよい。
【００５５】
アッテネータ回路１１をこのよう構成とした場合は、レプリカ回路１２における構成も電気的に等価となるように同一の構成にする必要がある。
【００５６】
また、上記実施の形態では、２系統の出力経路に分岐する構成を備えているが、これに限らず分岐する出力経路の数は３以上であってもよく、各経路に対し上記実施の形態と同様の構成を設けることで信号伝搬時の損失を抑制することができる。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施の形態１による可変アッテネータ回路の構成を示すブロック図。
【図２】同実施の形態１による可変アッテネータ回路の詳細な構成を示すブロック図。
【図３】比較例による可変アッテネータ回路の構成を示すブロック図。
【図４】本発明の実施の形態２による可変アッテネータ回路の構成を示すブロック図。
【図５】上記実施の形態１の変形例による可変アッテネータ回路の構成を示すブロック図。
【符号の説明】
【００５８】
ＢＶＧ  バイアス電圧発生部
ＰＳａ、ＰＳｂ  経路切替部
ＳＷ１、ＳＷ２ａ、ＳＷ２ｂ  スイッチ
Ｃ１、Ｃ２ａ、Ｃ２ｂ  容量
１１  アッテネータ回路
１２  レプリカ回路
ＯＰ１  オペアンプ
Ｔ１、Ｔ２ａ、Ｔ２ｂ  スイッチ・トランジスタ
【図１】
2009071572.tif 000003
【図２】
2009071572.tif 000004
【図３】
2009071572.tif 000005
【図４】
2009071572.tif 000006
【図５】
2009071572.tif 000007