(57)【要約】 【課題】一つのピクセルまたはサブピクセルの内に複数のドメインを形成する構造を備えるマルチドメイン型表示装置は、単位のピクセルまたは単位のサブピクセル以上の分解能は得られない問題がある。【解決手段】本発明も基づくマルチドメイン型表示装置は、単位のサブピクセルまたは単位のサブピクセルが複数のドメインに分割された表示素子と、モード制御信号に応じ、前記複数のドメインを一括に駆動して高視野角な画像表示を可能とするモードと、前記複数のドメインを独立に駆動し、高解像度な画像表示を可能とするモードとを切り替えるモード切り替え回路とを備えたことを特徴とする。【選択図】図１
2009181097.tif 000002
【特許請求の範囲】
【請求項１】
単位のサブピクセルが複数のドメインに分割された表示素子と、
モード制御信号に応じ、
前記複数のドメインを一括に駆動するモードと独立に駆動するモードとを切り替えるモード切り替え回路と、
を備えたことを特徴とするマルチドメイン型表示装置。
【請求項２】
単位のピクセルが複数のドメインに分割された表示素子と、
モード制御信号に応じ、
前記複数のドメインを一括に駆動するモードと独立に駆動するモードとを切り替えるモード切り替え回路と、
を備えたことを特徴とするマルチドメイン型表示装置。
【請求項３】
前記単位のピクセルは複数のサブピクセルを構成する
ことを特徴とする請求項２に記載のマルチドメイン型表示装置。
【請求項４】
前記複数のサブピクセルを横方向に配置する
ことを特徴とする請求項３に記載のマルチドメイン型表示装置。
【請求項５】
前記複数のドメインを縦方向に分割する
ことを特徴とする請求項１乃至４のいづれか１項に記載のマルチドメイン型表示装置。
【請求項６】
前記複数のドメインは互いに視野角が異なる
ことを特徴とする請求項５に記載のマルチドメイン型表示装置。
【請求項７】
前記表示素子は透過型液晶表示素子であって、
前記複数のドメインは互いに液晶の配向性が異なる
ことを特徴とする請求項６に記載のマルチドメイン型表示装置。
【請求項８】
前記表示素子は反射型液晶表示素子であって、
前記複数のドメインは互いに液晶の反射特性が異なる
ことを特徴とする請求項６に記載のマルチドメイン型表示装置。
【請求項９】
前記モード切り替え回路は、
前記一括に駆動するモードにおいて第１の映像信号に基づき前記複数のドメインを駆動し、
前記独立に駆動するモードにおいて第２の映像信号に基づき前記複数のドメインを駆動する
ことを特徴とする請求項１または２に記載のマルチドメイン型表示装置。
【請求項１０】
前記複数のドメインは第１および第２のドメインを構成し、
前記第２の映像信号は第３および第４の映像信号を構成し、
前記独立に駆動するモードにおいて、
前記第３の映像信号に基づき前記第１のドメインを駆動し、
前記第４の映像信号に基づき前記第２のドメインを駆動する
ことを特徴とする請求項９に記載のマルチドメイン型表示装置。
【請求項１１】
前記第１の映像信号に比較し前記第２の映像信号に高解像度の映像信号を持たる
ことを特徴とする請求項１０に記載のマルチドメイン型表示装置。
【請求項１２】
前記複数のドメインは第１および第２のドメインを構成し、
前記モード切り替え回路は、
前記一括に駆動するモードにおいて、
第１の映像信号に基づき前記第１および第２のドメインを駆動し、
前記独立に駆動するモードにおいて、
前記第１の映像信号に基づき前記第１のドメインを駆動し、
前記第５の映像信号に基づき前記第２のドメインを駆動する
ことを特徴とする請求項１または２に記載のマルチドメイン型表示装置。
【請求項１３】
前記第１の映像信号に比較し前記第５の映像信号に高解像度の映像信号を持たる
ことを特徴とする請求項１２に記載のマルチドメイン型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチドメイン型の表示装置に関するものである。
【背景技術】
【０００２】
マルチドメインは、一つのピクセル（画素）またはサブピクセル（副画素）の内に複数のドメイン（領域）を形成する構造を備える。  特許文献１が開示するマルチドメイン技術は、透過型液晶表示素子において視野角依存性を補償する為に、異なる配向性（液晶分子の配向方向に関する特性）を各ドメインに持たせる配向分割の技術である。
【０００３】
【特許文献１】特開平０７−１９１３２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら上述した従来技術は、単位のピクセルまたは単位のサブピクセル以上の分解能は得られない、という問題がある。
【０００５】
一般的な事務用ＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）表示装置、或いは電子番組表を表示するテレビ放送（専ら自然風景画像を表示する）受像機は、文字表示、即ち高密度な線画表示が主体となる。  従って、これら表示装置や受像機に対し観視者が要求する仕様は、輪郭線に目立つシャギー（ｓｈａｇｇｙ）を抑える為の高分解能である。
【０００６】
そこで自然風景画像と相対的に比較し高解像度の映像信号から構成される文字や線画、等々を表示する為に、高分解能を持つマルチドメイン型表示装置が望まれている。
【課題を解決するための手段】
【０００７】
上述の課題を解決するために本発明のマルチドメイン型表示装置は、単位のサブピクセルまたは単位のサブピクセルが複数のドメインに分割された表示素子と、モード制御信号に応じ前記複数のドメインを一括に駆動するモードと独立に駆動するモードとを切り替えるモード切り替え回路とを備えたことを特徴とする。
【発明の効果】
【０００８】
本発明に拠れば、高分解能を備えたマルチドメイン型表示装置を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において同一要素には同一の符号が付されており、また説明の煩雑さを回避するために必要に応じて重複説明は省略する。
【実施例１】
【００１０】
図１は、本発明の実施形態１からなるマルチドメイン型表示装置の構成を表すブロック図である。  符号１０は、マルチドメイン型表示装置を示し、且つ本発明に基づく最も原理的な要件に従って構成した一つのブロック図である。
【００１１】
符号２は一つのピクセルまたは一つのサブプクセルを示す。  符号２Ａと符号２Ｂは、一つのピクセルまたは一つのサブプクセルの内に形成された二つのドメイン、その各々を示す。  本実施形態では二つのドメインを備えた構造を示したが、これのみ限定されるものではなく、二つ以上のドメインに分割する構造を備えても良い。
【００１２】
符号１はモード切り替え回路を示し、符号１Ａと符号１Ｂで示す選択回路から構成される。  そして、選択回路１Ａと１Ｂが出力する信号に基づいてドメイン２Ａと２Ｂ、その各々を駆動する。
【００１３】
符号４Ａと符号４Ｂは、第１の映像信号と第２の映像信号、その各々を入力する端子を示す。  第１の映像信号端子４Ａは一本の端子を表し、これに対し第２の映像信号端子４Ｂは二本の端子を併せた束を表す。  詰まり端子１Ｂは同時に入力できる信号の数がより多いことに由り、より高解像度の映像信号を許容できる。
【００１４】
そこで、第２の映像信号端子４Ｂに入力する一方の信号は選択回路１Ａへ入力し、他方の信号は選択回路１Ｂへ入力する。  なお、第１の映像信号端子４Ａに入力する一本の信号は選択回路１Ａと１Ｂへ共通に入力する。
【００１５】
符号３はモード制御端子を示し、モード切り替え回路１に拠り、ドメイン２Ａと２Ｂとを一括に駆動するモード（以下、一括モードと略記する）と独立に駆動するモード（以下、独立モードと略記する）とを切り替える信号を入力する端子を表す。
【００１６】
モード制御端子３に『０（Ｌｏｗ）』信号を入力した場合にモード切り替え回路１は一括モードに成り、第１の映像信号端子４Ａに入力する信号に応じ、選択回路１Ａと１Ｂを介し、ドメイン２Ａと２Ｂとが共に同一信号に拠り駆動される。
【００１７】
従って一括モードに於いてドメイン２Ａと２Ｂとは共に同一の映像を映し出すことになるが、透過液晶表示素子を適用し両ドメインの液晶の配向性を互いに異ならせることに拠り視野角依存性を補償することができる。  尚又、反射型液晶表示素子を適用し両ドメインの液晶の反射特性を互いに異ならせることに拠っても視野角依存性を補償することができる。
【００１８】
本実施形態１の説明では、一括モードで両ドメインへ適用し得る表示素子として、透過型液晶と反射型液晶の二つを示したが、これのみ限定されるものではなく、ピクセル単位またはサブピクセル単位の表示特性を改善する為に分割した複数のドメインに対し、互いに異なる表示特性を持たせたマルチドメイン技術として一般化し適用しても良い。
【００１９】
他方、モード制御端子３に『１（Ｈｉｇｈ）』信号を入力した場合にモード切り替え回路１は独立モードに成り、第２の映像信号端子４Ｂに入力する一方の信号に応じ、選択回路１Ａを介し、ドメイン２Ａが駆動され、且つ第２の映像信号端子４Ｂに入力する他方の信号に応じ、選択回路１Ｂを介し、ドメイン２Ｂが駆動される。
【００２０】
従って独立モードに於いてドメイン２Ａと２Ｂとは互いに異なる映像を映し出すことができる。  即ち一つのピクセルまたは一つのサブプクセルは、一括モードに比較し独立モードに於いて二倍の分解能を備え、二倍の解像度を持つ映像を表示できる。
【００２１】
そして図１に示す一つのピクセルまたは一つのサブプクセルは、縦（上下）方向にマルチドメインが分割されており、特に漢字のような横（左右）方向に線が多い文字の表示に適用し有効である。
【００２２】
以上を総括すれば、一括モードは高視野角を持つ画像表示を志向するモード、独立モードは高解像度を持つ画像表示を志向するモードと言うことができる。  尚、文字を表示する画面を注視する観視者は、画面に対し正面を見据える傾向が強く、高視野角よりも高解像度を要求する。  他方、自然風景を表示する画像を観客者は、専ら多数者であり、画面に対し広角的に配置する傾向が強く、高解像度よりも高視野角を要求する。
【００２３】
上述の本実施形態１の説明は、文章の簡素化の為に、符号２を一つのピクセルまたは一つのサブピクセルと記載したが、常に『少なくとも』と言う副詞が付加されるべきである。
【００２４】
例えば、三原色のＲ（赤）、Ｇ（緑）、Ｂ（青）の各々に対応する三つサブピクセルが横（左右）方向に隣接し、また三つのサブピクセルの各々が縦（上下）方向に二つのドメインに分割された構成に於いて、縦方向の上側に於いて隣接する三つのドメインが選択回路１の出力信号により共通に駆動され、縦方向の下側に於いて隣接する三つのドメインが選択回路２の出力信号により共通に駆動される構成を採っても良い。
【００２５】
尚更に、複数のピクセルが横（左右）方向に隣接し、その複数のピクセルの各々が縦（上下）方向に二つのドメインに分割された構成に於いて、縦方向の上側に於いて隣接する複数のドメインが選択回路１の出力信号により共通に駆動され、縦方向の下側に於いて隣接する複数のドメインが選択回路２の出力信号により共通に駆動される構成を採っても良い。
【実施例２】
【００２６】
図２は、本発明の他の実施形態２からなるマルチドメイン型表示装置の構成を表すブロック図である。  ここで、図１に示した要素と同一の要素は同一の符号を附してある。  符号２０は、マルチドメイン型表示装置を示し、且つ本発明に基づく最も原理的な要件に従って構成した他の一つのブロック図である。
【００２７】
符号１はモード切り替え回路を示し、符号１Ｃで示す選択回路から構成される。  符号４Ｃは、第５の映像信号を入力する端子を示し、ここで第５の映像信号端子４Ｃは一本の端子を表す。
【００２８】
そして第１の映像信号端子４Ａに入力する信号に基づいてドメイン２Ａを駆動し、選択回路１Ｃが出力する信号に基づいてドメイン２Ｂを駆動する。  なお第１の映像信号端子４Ａおよび第５の映像信号端子４Ｃの各々に入力する信号は選択回路１Ｃに入力する。
【００２９】
モード制御端子３に『０』信号を入力した場合にモード切り替え回路１は一括モードに成り、第１の映像信号端子４Ａに入力する信号に応じ、ドメイン２Ａと２Ｂとが共に同一信号に拠り駆動される。
【００３０】
他方、モード制御端子３に『１』信号を入力した場合にモード切り替え回路１は独立モードに成り、第５の映像信号端子４Ｃに入力する信号に応じ、選択回路１Ｃを介し、ドメイン２Ｂが駆動される。
【００３１】
なお本実施形態２は、モード制御端子３に入力する信号に依らず、第１の映像信号端子４Ａに入力する信号に拠りドメイン２Ａと２Ｂは駆動される。  そして独立モードにあるモード切り替え回路１に於いて、第１の映像信号端子４Ａと第５の映像信号端子４Ｃの両端子に拠り、より高解像度の映像信号を入力できる。  詰まり本実施形態２は、先の実施形態１に対し、一本の映像端子を削減できる。
【実施例３】
【００３２】
図３は、本発明の他の実施形態３からなるマルチドメイン型表示装置の構成を表すブロック図である。  符号３０は、マルチドメイン型表示装置を示し、且つ本発明に基づく最も原理的な要件に従って構成した他の一つのブロック図であり、特にピクセルまたはサブピクセルをマトリクス状に配列した実際の表示パネルを強調したブロック図を示す。
【００３３】
符号２１１、２１２、２２１、２２２は、各々が一つのピクセルまたは一つのサブプクセルを示す。  符号２１１Ａと符号２１１Ｂは、一つのピクセルまたは一つのサブプクセルの内に形成された二つのドメイン、その各々を示す。
【００３４】
同様に、符号２１２Ａと符号２１２Ｂ、符号２２１Ａと符号２２１Ｂ、符号２２２１Ａと符号２２２Ｂの各組み合わせは、ピクセル２１２、２２１、２２２の各々をドメイン分割した各組み合わせに対応する。  なお本実施形態では二つのドメインを備えた構造を示したが、これのみ限定されるものではなく、二つ以上のドメインに分割する構造を備えても良い。
【００３５】
符号Ｔ１１Ａ、Ｔ１２Ａ、Ｔ２１Ａ、Ｔ２２Ａ、およびＴ１１Ｂ、Ｔ１２Ｂ、Ｔ２１Ｂ、Ｔ２２Ｂは薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）であり、ゲート端子に印加する信号が『０』の時にＯＦＦ状態となり、『１』の時にＯＮ状態となる。  符号Ｃ１１Ａ、Ｃ１２Ａ、Ｃ２１Ａ、Ｃ２２Ａ、およびＣ１１Ｂ、Ｃ１２Ｂ、ＣＴ２１Ｂ、Ｃ２２Ｂは補助容量を示し、薄膜トランジスタＴ１１Ａ、Ｔ１２Ａ、Ｔ２１Ａ、Ｔ２２Ａ、およびＴ１１Ｂ、Ｔ１２Ｂ、Ｔ２１Ｂ、Ｔ２２Ｂの各ドレイン端子に接続される。
【００３６】
ここでピクセル２１１、２１２、２２１、２２２は互いに同一の構成を備えているので、ピクセル２１１の構成を代表として説明する。  薄膜トランジスタＴ１１ＡとＴ１１Ｂは、ＯＮ状態に於いて各ソース端子に入力する信号に基づいて各ドメイン２１２Ａと２１２Ｂを駆動し、ＯＦＦ状態に於いて補助容量Ｃ１１ＡとＣ１１Ｂの充電電位（当該ＯＦＦ状態になる直前の当該ドレイン端子に現れていた電位）に基づいて各ドメイン２１２Ａと２１２Ｂを駆動される。
【００３７】
符号Ｌ１ＧＡ、Ｌ１ＧＢ、Ｌ２ＧＡ、Ｌ２ＧＢはゲート線を示し、ゲート線Ｌ１ＧＡは薄膜トランジスタＴ１１ＡとＴ１２Ａのゲート端子を共通に駆動し、ゲート線Ｌ１ＧＢは薄膜トランジスタＴ１１ＢとＴ１２Ｂのゲート端子を共通に駆動する。  同様に、ゲート線Ｌ２ＧＡは薄膜トランジスタＴ２１ＡとＴ２２Ａのゲート端子を共通に駆動し、ゲート線Ｌ２ＧＢは薄膜トランジスタＴ２１ＢとＴ２２Ｂのゲート端子を共通に駆動する。
【００３８】
符号Ｌ１ＳＡ、Ｌ１ＳＢ、Ｌ２ＳＡ、Ｌ２ＳＢはソース線を示し、ソース線Ｌ１ＳＡは薄膜トランジスタＴ１１ＡとＴ２１Ａのソース端子を共通に駆動し、ソース線Ｌ１ＳＢは薄膜トランジスタＴ１１ＢとＴ２１Ｂのソース端子を共通に駆動する。  同様に、ソース線Ｌ２ＳＡは薄膜トランジスタＴ１２ＡとＴ２２Ａのソース端子を共通に駆動し、ソース線Ｌ２ＳＢは薄膜トランジスタＴ１２ＢとＴ２２Ｂのソース端子を共通に駆動する。
【００３９】
上述の接続構成の下でピクセル２１１、２１２、２２１、２２２を図３に示すような二行二列のマトリクス状に配列することにより表示パネルを形成する。  なお本実施形態では二行二列の構造を示したが、これのみ限定されるものではなく、ｍ行ｎ列（ここでｍとｎは自然数を表す）に拡張した構造を備えても良い。
【００４０】
これら四本のゲート線は、ゲート線Ｌ１ＧＡ、Ｌ１ＧＢ、Ｌ２ＧＡ、Ｌ２ＧＢ、この記載の並びに従って順次に活性化することに拠り二行二列のマトリクス状の一画面分を完成する。
【００４１】
ゲート線Ｌ１ＧＡを活性した時はソース線Ｌ１ＳＡとＬ２ＳＡを介し各ドメイン２１１Ａと２１２Ａを駆動する。  同様に、ゲート線Ｌ１ＧＢを活性した時はソース線Ｌ１ＳＢとＬ２ＳＢを介し各ドメイン２１１Ｂと２１２Ｂを駆動し、ゲート線Ｌ２ＧＡを活性した時はソース線Ｌ１ＳＡとＬ２ＳＡを介し各ドメイン２２１Ａと２２２Ａを駆動し、ゲート線Ｌ２ＧＢを活性した時はソース線Ｌ１ＳＢとＬ２ＳＢを介し各ドメイン２２１Ｂと２２２Ｂを駆動する。  ソース線は信号線の役割を果し、特にゲート線は走査線の役割を果すので、これら一連の動作を線順次走査と呼ぶ。
【００４２】
符号１Ｇはゲート線側モード切り替え回路を示し、符号１１ＧＡ、１１ＧＢ、１２ＧＡ、１２ＧＢで示す選択回路から構成される。  そして、選択回路１１ＧＡ、１１ＧＢ、１２ＧＡ、１２ＧＢが出力する信号に基づいてゲート線Ｌ１ＧＡ、Ｌ１ＧＢ、Ｌ２ＧＡ、Ｌ２ＧＢ、その各々を駆動する。
【００４３】
符号１Ｓはソース線側モード切り替え回路を示し、符号１１ＳＡ、１１ＳＢ、１２ＳＡ、１２ＳＢで示す選択回路から構成される。  そして、選択回路１１ＳＡ、１１ＳＢ、１２ＳＡ、１２ＳＢが出力する信号に基づいてソース線Ｌ１ＳＡ、Ｌ１ＳＢ、Ｌ２ＳＡ、Ｌ２ＳＢ、その各々を駆動する。
【００４４】
ここで選択回路１１ＧＡと１１ＧＢに拠りゲート線Ｌ１ＧＡとＬ１ＧＢを駆動する構成は、選択回路１２ＧＡと１２ＧＢに拠りゲート線Ｌ２ＧＡとＬ２ＧＢを駆動する構成に等価であり、更には選択回路１１ＳＡと１１ＳＢに拠りソース線Ｌ１ＳＡとＬ１ＳＢを駆動する構成、選択回路１２ＳＡと１２ＳＢに拠りソース線Ｌ２ＳＡとＬ２ＳＢを駆動する構成にも等価である。  そこで選択回路１１ＧＡと１１ＧＢに拠りゲート線Ｌ１ＧＡとＬ１ＧＢを駆動する構成を代表として以下に説明する。
【００４５】
符号４１ＧＡと符号４１ＧＢは、第１の映像信号の第１ゲートドライバ信号と第２の映像信号の第１ゲートドライバ信号、その各々を入力する端子を示す。  第１の映像信号の第１ゲートドライバ信号端子４１ＧＡは一本の端子を表し、これに対し第２の映像信号の第１ゲートドライバ信号端子４１ＧＢは二本の端子を併せた束を表す。
【００４６】
そこで、第２の映像信号の第１ゲートドライバ信号端子４１ＧＢに入力する一方の信号は選択回路１１ＧＡへ入力し、他方の信号は選択回路１１ＧＢへ入力する。  なお、第１の映像信号の第１ゲートドライバ信号端子４１ＧＡに入力する一本の信号は選択回路１１ＧＡと１１ＧＢへ共通に入力する。
【００４７】
符号３１Ｇはモード制御端子を示し、モード切り替え回路１Ｇに拠り、ゲート線Ｌ１ＧＡとＬ１ＧＢとを一括に駆動するモード（以下、一括モードと略記する）と独立に駆動するモード（以下、独立モードと略記する）とを切り替える信号を入力する端子を表す。
【００４８】
モード制御端子３１Ｇに『０』信号を入力した場合にモード切り替え回路１Ｇは一括モードに成り、第１の映像信号の第１ゲートドライバ信号端子４１ＧＡに入力する信号に応じ、選択回路１１ＧＡと１１ＧＢを介し、ゲート線Ｌ１ＧＡとＬ１ＧＢとが共に同一信号に拠り駆動される。
【００４９】
他方、モード制御端子３１Ｇに『１』信号を入力した場合にモード切り替え回路１Ｇは独立モードに成り、第２の映像信号の第１ゲートドライバ信号端子４１ＧＢに入力する一方の信号に応じ、選択回路１１ＧＡを介し、ゲート線Ｌ１ＧＡが駆動され、且つ第２の映像信号の第１ゲートドライバ信号端子４１ＧＢに入力する他方の信号に応じ、選択回路１１ＧＢを介し、ゲート線Ｌ１ＧＢが駆動される。
【実施例４】
【００５０】
図４は、本発明の他の実施形態４からなるマルチドメイン型表示装置の構成を表すシステム図である。  符号１００は、マルチドメイン型表示装置を示し、特に図３に示した原理的なブロック図に基づいて、モニタ装置を強調したマルチドメイン型表示装置のシステム図を示す。
【００５１】
符号２０は、図３に示したブロック図に相当し、符号１０５Ｇと１０５Ｓで示すゲート線側ドライバとソース線側ドライバに拠り駆動する。  なお図３に示したゲート線側モード切り替え回路１Ｇおよびソース線モード切り替え回路１Ｓが、ゲート線側ドライバ１０５Ｇおよびソース線側ドライバ１０５Ｓの各々の機能を包含させた構成を採っても良い。
【００５２】
符号１０４Ａと符号１０４Ｂは、第１の映像信号と第２の映像信号を入力する端子を示し、第２の映像信号は、第１の映像信号に比べ、より高解像度の映像信号を許容できるものとする。  符号３は、図１乃至図２に示したモード制御端子に相当し、図３に示したゲート線側モード制御端子３１Ｇと３２Ｇ、およびソース線側モード制御端子３１Ｓと３２Ｓへ共通に接続する。  従ってモード制御端子３は、マルチドメイン型表示装置２０のブロック全体に対し、一括モードと独立モードとを切り替える制御を行える。
【００５３】
符号１０８は選択回路を示し、モード制御端子３に『０』信号を入力した場合、すなわち一括モードの場合に於いて、第１の映像信号端子１０４Ａに入力する信号を次段へ伝播し、モード制御端子３に『１』信号を入力した場合、すなわち独立モードの場合に於いて、第２の映像信号端子１０４Ｂに入力する高解像度な映像信号を次段へ伝播する。
【００５４】
符号１０７は選択回路１０８が出力する映像信号を処理する映像信号処理回路を示し、具体的には画像の拡張縮小および画像補間、階調変換、色変換、縦横変換などを行う。
【００５５】
そこで映像信号処理回路１０７は、モード制御信号端子３に入力する信号に応じ、すなわち第２の映像信号端子１０４Ｂに入力する高解像度な映像信号が選択回路１０８を経由して入力された場合に応じ、映像処理すべき各種パラメータ（例えば、階調補正に於ける階調曲線が挙げられる）を操作制御する。
【００５６】
符号１０６はタイミングコントローラを示し、映像信号処理回路１０７が出力する映像情報に基づいて、ゲート線側ドライバ１０５Ｇがゲートドライバ信号端子４１ＧＡ、４１ＧＢ、４２ＧＡ、４２ＧＢを駆動する走査パルス信号のタイミングを発生し、且つソース線側ドライバ１０５Ｓがソースドライバ信号端子４１ＳＡ、４１ＳＢ、４２ＳＡ、４２ＳＢを駆動する信号の電圧値および走査パルス信号と同期すべきタイミングを発生する。
【００５７】
さらにタイミングコントローラ１０６は、モード制御信号端子３に入力する信号に応じ、ゲート線側ドライバ１０５Ｇとソース線側ドライバ１０５Ｓが発生する信号を操作制御する。
【００５８】
モード制御端子３に『０』信号を入力した場合にマルチドメイン型表示装置１００は、一括モードに成り、第１の映像信号端子１０４Ａに入力する映像信号に基づいて、ゲート線側ドライバ１０５Ｇがゲートドライバ信号端子４１ＧＡと４２ＧＡのみを駆動する信号を発生する為の操作制御を行い、且つソース線側ドライバ１０５Ｓがソースドライバ信号端子４１ＳＡと４２ＳＡのみを駆動する信号を発生する為の操作制御を行う。
【００５９】
他方、モード制御端子３に『１』信号を入力した場合にマルチドメイン型表示装置１００は、独立モードに成り、第２の映像信号端子１０４Ｂに入力する映像信号に基づいて、ゲート線側ドライバ１０５Ｇがゲートドライバ信号端子４１ＧＢと４２ＧＢのみを駆動する信号を発生する為の操作制御を行い、且つソース線側ドライバ１０５Ｓがソースドライバ信号端子４１ＳＢと４２ＳＢのみを駆動する信号を発生する為の操作制御を行う。
【実施例５】
【００６０】
図５は、本発明の他の実施形態５からなるマルチドメイン型表示装置の構成を表すシステム図である。  符号２００は、マルチドメイン型表示装置を示し、特に図３に示した原理的なブロック図に基づいて。モニタ装置を強調したマルチドメイン型表示装置のシステム図を示す。
【００６１】
符号２０は、図３に示したブロック図に相当し、符号２０５Ｇと２０５Ｓで示すゲート線側ドライバとソース線側ドライバに拠り駆動する。  符号２０４は、映像信号を入力する端子を示し、高解像度の映像信号を許容できるものとする。  符号２０７は選択回路１０８が出力する映像信号を処理する映像信号処理回路を示し、図４に示した映像処理回路と基本的な機能は同一である。
【００６２】
符号２０６はタイミングコントローラを示し、図４に示したタイミングコントローラ１０６と基本的な機能は同一であるが、更に映像信号処理回路２０７が出力する映像情報に基づいて、ゲート線側ドライバ２０５Ｇがゲート線側モード制御端子３１Ｇ、３２Ｇを駆動する信号を発生し、且つソース線側ドライバ２０５Ｓがソース線側モード制御端子３１Ｓ、３２Ｓを駆動する信号を発生する。  すなわちマルチドメイン型表示装置２０を構成するゲート線Ｌ１ＧＡ、Ｌ１ＧＢ、Ｌ２ＧＡ、Ｌ２ＧＢは各々が独立に操作制御でき、且つソース線Ｌ１ＳＡ、Ｌ１ＳＢ、Ｌ２ＳＡ、Ｌ２ＳＢも各々が独立に操作制御できる。
【００６３】
符号２０９はマイクロプロセッサを示し、映像信号端子２０４に入力する映像信号に応じ、或いは映像画像の観視者の指示に応じ、映像信号処理回路２０７およびタイミングコントローラ２０６の機能動作を操作制御する。  特にマルチドメイン型表示装置２０を構成するゲート線側モード切り替え回路１Ｇやソース線側モード切り替え回路１Ｓに拠り、ピクセル２１１、２１２、２２１、２２２の各個別単位で、一括モードと独立モードとを切り替える為に、ゲート線側モード制御端子３１Ｇ、３２Ｇおよびソース線側モード制御端子３１Ｓ、３２Ｓを各個別単位に操作制御する。
【００６４】
例えばマイクロプロセッサ２０９は映像信号端子２０４に入力する映像信号を分析し、高解像度が必要な文字画像であるのか、或いは高視野角が必要な自然風景画像であるかを判断し、この判断結果に基づいて独立モードあるいは一括モードの各モード選択を映像信号処理回路２０７およびタイミングコントローラ２０６へ指示する。
【００６５】
上述の機能は、一般的な用語として、民生機器制御（ＣＥＣ：Ｃｏｎｓｕｍｅｒ  Ｅｌｅｃｔｒｉｃ  Ｃｏｎｔｒｏｌ）と呼ばれる。  そしてマイクロプロセッサ２０９、すなわちハードウェアに上述に挙げた機能を果させる為に協働するソフトウェアを民生機器制御プログラムと称する。  ここで一般的な民生機器制御ハードウェアとしてマイクロプロッセサを例に挙げたが
、これのみに限定されるものではなく、民生機器制御の分野に於ける特定用途向け標準品（ＡＳＳＰ：Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｓｔａｎｄａｒｄ  Ｐｒｏｄｕｃｔ）の回路を適用しても良い。
【００６６】
次にマルチドメイン型表示装置２００の動作を表す図６乃至図８のタイミングチャートを示す。  先づここに各図面の特徴を集約して述べ、次に各図面の詳細を順次に説明する。
【００６７】
図６はマルチドメイン型表示装置２０が一括モードにある場合のタイミングチャートを示す。  図７と図８は共にマルチドメイン型表示装置２０が独立モードにある場合のタイミングチャートを示す。  特に図８は、独立モードにありながら観掛け上は（ピクセル２２２を除外し）一括モードにあるように操作制御したタイミングチャートを示す。
【００６８】
≪タイミングチャート図６≫
【００６９】
先づは図６のタイミングチャートを詳細に説明するに当たり、図６（Ａ）は本タイミングチャートの区切り番号を示し、この番号毎にイベントが進行することを表す。  図６（Ｂ）に示す第１ゲート線側モード制御端子３１Ｇの信号、図６（Ｃ）に示す第２ゲート線側モード制御端子３２Ｇの信号、および図６（Ｄ）に示す第１ソース線側モード制御端子３１Ｓの信号、図６（Ｅ）に示す第２ソース線側モード制御端子３２Ｓの信号は、何れも『０』信号に固定され、すなわち一括モードに固定される。
【００７０】
従って図６（Ｆ）に示す第１の映像信号の第１ゲートドライバ信号端子４１ＧＡへ入力する信号、図６（Ｉ）に示す第１の映像信号の第２ゲートドライバ信号端子４２ＧＡへ入力する信号、および図６（Ｌ）に示す第１の映像信号の第１ソースドライバ信号端子４１ＳＡへ入力する信号、図６（Ｏ）に示す第１の映像信号の第２ソースドライバ信号端子４２ＳＡへ入力する信号、これらのみが有効化する。
【００７１】
そこでシーケンス番号＃０に於いて第１の映像信号の第１ゲートドライバ信号端子４１ＧＡに『１』信号、且つ第１の映像信号の第２ゲートドライバ信号端子４２ＧＡに『０』信号を入力することに拠り、図６（Ｒ）に示すゲート線Ｌ１ＧＡと図６（Ｓ）に示すゲート線Ｌ１ＧＢに『１』信号、図６（Ｔ）に示すゲート線Ｌ２ＧＡと図６（Ｕ）に示すゲート線Ｌ２ＧＢに『０』信号が現れ、よって薄膜トランジスタＴ１１Ａ、Ｔ１１Ｂ、Ｔ１２Ａ、Ｔ１２ＢがＯＮ状態、薄膜トランジスタＴ２１Ａ、Ｔ２１Ｂ、Ｔ２２Ａ、Ｔ２２ＢがＯＦＦ状態に成る。
【００７２】
他方、第１の映像信号の第１ソースドライバ信号端子４１ＳＡに映像信号値『１ＳＡ０』、且つ第１の映像信号の第２ソースドライバ信号端子４２ＳＡに映像信号値『２ＳＡ０』を入力することに拠り、図６（Ｖ）に示すソース線Ｌ１ＳＡと図６（Ｘ）に示すＬ１ＳＢに『１ＳＡ０』信号、図６（Ｗ）に示すソース線Ｌ２ＳＡと図６（Ｙ）に示すＬ２ＳＢに『２ＳＡ０』信号が現れ、よってＯＮ状態にある薄膜トランジスタＴ１１ＡとＴ１１Ｂを経由し図６（ａａ）に示すドメイン２１１Ａと図６（ｃｃ）に示すドメイン２１１Ｂの両状態が信号値『１ＳＡ０』、且つＯＮ状態にある薄膜トランジスタＴ１２Ａ、Ｔ１２Ｂを経由し図６（ｂｂ）に示すドメイン２１２Ａと図６（ｄｄ）に示すドメイン２１２Ｂの両状態が信号値『２ＳＡ０』に成る。
【００７３】
なおシーケンス番号＃０に於いて薄膜トランジスタＴ２１Ａ、Ｔ２１Ｂ、Ｔ２２Ａ、Ｔ２２ＢはＯＦＦ状態にある為に、補助容量Ｃ２１Ａ、ＣＴ２１Ｂ、Ｃ２２Ａ、Ｃ２２Ｂに充電された既存の各電位に基づきドメイン２２１Ａ、２２１Ｂ、２２２Ａ、２１２Ｂの各状態が保持される。  従って図６（ｅｅ）、図６（ｇｇ）、図６（ｆｆ）、図６（ｈｈ）に示す各ドメイン２２１Ａ、２２１Ｂ、２２２Ａ、２２２Ｂの状態『ｈｏｌｄ』は、直前の状態を保持することを意味する。
【００７４】
次にシーケンス番号＃１に於いて第１の映像信号の第１ゲートドライバ信号端子４１ＧＡに『０』信号、且つ第１の映像信号の第２ゲートドライバ信号端子４２ＧＡに『１』信号（シーケンス番号＃０とは全く逆の状態）を入力することに拠り、図６（Ｒ）に示すゲート線Ｌ１ＧＡと図６（Ｓ）に示すゲート線Ｌ１ＧＢに『０』信号、図６（Ｔ）に示すゲート線Ｌ２ＧＡと図６（Ｕ）に示すゲート線Ｌ２ＧＢに『１』信号が現れ、よって薄膜トランジスタＴ１１Ａ、Ｔ１１Ｂ、Ｔ１２Ａ、Ｔ１２ＢがＯＦＦ状態、薄膜トランジスタＴ２１Ａ、Ｔ２１Ｂ、Ｔ２２Ａ、Ｔ２２ＢがＯＮ状態（シーケンス番号＃０とは全く逆の状態）に成る。
【００７５】
次に第１の映像信号の第１ソースドライバ信号端子４１ＳＡに映像信号値『１ＳＡ１』、且つ第１の映像信号の第２ソースドライバ信号端子４２ＳＡに映像信号値『２ＳＡ１』を入力することに拠り、図６（Ｖ）に示すソース線Ｌ１ＳＡと図６（Ｘ）に示すＬ１ＳＢに『１ＳＡ１』信号、図６（Ｗ）に示すソース線Ｌ２ＳＡと図６（Ｙ）に示すＬ２ＳＢに『２ＳＡ１』信号が現れ、よってＯＮ状態にある薄膜トランジスタＴ２１ＡとＴ２１Ｂを経由し図６（ｅｅ）に示すドメイン２２１Ａと図６（ｇｇ）に示すドメイン２２１Ｂの両状態が信号値『１ＳＡ１』、且つＯＮ状態にある薄膜トランジスタＴ２２Ａ、Ｔ２２Ｂを経由し図６（ｆｆ）に示すドメイン２２２Ａと図６（ｈｈ）に示すドメイン２２２Ｂの両状態が信号値『２ＳＡ１』に成る。
【００７６】
他方、シーケンス番号＃１に於いて薄膜トランジスタＴ１１Ａ、Ｔ１１Ｂ、Ｔ１２Ａ、Ｔ１２ＢはＯＦＦ状態にある為に、補助容量Ｃ１１Ａ、ＣＴ１１Ｂ、Ｃ１２Ａ、Ｃ１２Ｂに充電された既存の各電位に基づきドメイン２１１Ａ、２１１Ｂ、２１２Ａ、２１２Ｂの各状態が保持される。  従って図６（ａａ）、図６（ｃｃ）、図６（ｂｂ）、図６（ｄｄ）に示す各ドメイン２１１Ａ、２１１Ｂ、２１２Ａ、２１２Ｂの状態『ｈｏｌｄ』は直前の状態、すなわちドメイン２１１Ａと２１１Ｂの両状態が信号値『１ＳＡ０』に、ドメイン２１２Ａと２１２Ｂの両状態が信号値『２ＳＡ０』を保持することを意味する。
【００７７】
図６の最終シーケンス番号＃１に於いてピクセル２１１、２１２、２２１、２２２の各ピクセルを構成する二つのドメインは同一信号値の状態を維持しており、従って高視野角を持つ画像表示を可能とする。
【００７８】
≪タイミングチャート図７≫
【００７９】
先づは図７のタイミングチャートを詳細に説明するに当たり、図７（Ａ）は本タイミングチャートの区切り番号を示し、この番号毎にイベントが進行することを表す。  図７（Ｂ）に示す第１ゲート線側モード制御端子３１Ｇの信号、図７（Ｃ）に示す第２ゲート線側モード制御端子３２Ｇの信号、および図７（Ｄ）に示す第１ソース線側モード制御端子３１Ｓの信号、図７（Ｅ）に示す第２ソース線側モード制御端子３２Ｓの信号は、何れも『１』信号に固定され、すなわち独立モードに固定される。
【００８０】
従って図６（Ｇ）に示す第２の映像信号の第１ゲートドライバ信号端子４１ＧＢの束へ入力する一方（ａ側）の信号ならびに図６（Ｈ）に示す第２の映像信号の第１ゲートドライバ信号端子４１ＧＢの束へ入力する他方（ｂ側）の信号、図６（Ｊ）に示す第２の映像信号の第２ゲートドライバ信号端子４２ＧＢの束へ入力する一方（ａ側）の信号ならびに図６（Ｋ）に示す第２の映像信号の第２ゲートドライバ信号端子４２ＧＢの束へ入力する他方（ｂ側）の信号、これらのみが有効化する。
【００８１】
さらに図６（Ｍ）に示す第２の映像信号の第１ソースドライバ信号端子４１ＳＢの束へ入力する一方（ａ側）の信号ならびに図６（Ｎ）に示す第２の映像信号の第１ソースドライバ信号端子４１ＳＢの束へ入力する他方（ｂ側）の信号、および図６（Ｐ）に示す第２の映像信号の第２ソースドライバ信号端子４２ＳＢへ入力する一方（ａ側）信号ならびに図６（Ｑ）に示す第２の映像信号の第２ソースドライバ信号端子４２ＳＢへ入力する他方（ｂ側）信号、これらのみが有効化する。
【００８２】
そこでシーケンス番号＃２に於いて第２の映像信号の第１ゲートドライバ信号端子４１ＧＢの束へ入力する一方（ａ側）に『１』信号、且つ第２の映像信号の第１ゲートドライバ信号端子４１ＧＢの束へ入力する他方（ｂ側）ならびに第２の映像信号の第２ソースドライバ信号端子４２ＧＢへ入力する一方（ａ側）および他方（ｂ側）に『０』信号を入力することに拠り、図６（Ｒ）に示すゲート線Ｌ１ＧＡに『１』信号、図６（Ｓ）に示すゲート線Ｌ１ＧＢ、図６（Ｔ）に示すゲート線Ｌ２ＧＡと図６（Ｕ）に示すゲート線Ｌ２ＧＢに『０』信号が現れ、よって薄膜トランジスタＴ１１Ａ、Ｔ１２ＡがＯＮ状態、薄膜トランジスタＴ１１Ｂ、Ｔ１２Ｂ、Ｔ２１Ａ、Ｔ２１Ｂ、Ｔ２２Ａ、Ｔ２２ＢがＯＦＦ状態に成る。
【００８３】
他方、第２の映像信号の第１ソースドライバ信号端子４１ＳＢの束の一方（ａ側）に映像信号値『１ＳＢａ２』、且つ第２の映像信号の第２ソースドライバ信号端子４２ＳＢの束の一方（ａ側）に映像信号値『２ＳＢａ２』を入力することに拠り、図６（Ｖ）に示すソース線Ｌ１ＳＡに『１ＳＢａ２』信号、図６（Ｗ）に示すソース線Ｌ２ＳＡに『２ＳＢａ２』信号が現れ、よってＯＮ状態にある薄膜トランジスタＴ１１Ａを経由し図６（ａａ）に示すドメイン２１１Ａが信号値『１ＳＢａ２』、且つＯＮ状態にある薄膜トランジスタＴ１２Ａを経由し図６（ｂｂ）に示すドメイン２１２Ａの状態が信号値『２ＳＢａ２』に成る。
【００８４】
なおシーケンス番号＃２に於いて薄膜トランジスタＴ１１Ｂ、Ｔ１２Ｂ、Ｔ２１Ａ、Ｔ２１Ｂ、Ｔ２２Ａ、Ｔ２２ＢはＯＦＦ状態にある為に、補助容量Ｃ１１Ｂ、Ｃ１２Ｂ、Ｃ２１Ａ、ＣＴ２１Ｂ、Ｃ２２Ａ、Ｃ２２Ｂに充電された既存の各電位に基づきドメイン２１１Ｂ、２１２Ｂ、２２１Ａ、２２１Ｂ、２２２Ａ、２１２Ｂの各状態が保持される。  従って図６（ｃｃ）、図６（ｄｄ）、図６（ｅｅ）、図６（ｆｆ）、図６（ｇｇ）、図６（ｈｈ）に示す各ドメイン２１１Ｂ、２１２Ｂ、２２１Ａ、２２１Ｂ、２２２Ａ、２２１Ｂ、２２２Ｂの状態『ｈｏｌｄ』は、直前の状態を保持することを意味する。
【００８５】
次にシーケンス番号＃３に於いて第２の映像信号の第１ゲートドライバ信号端子４１ＧＢの束へ入力する他方（ｂ側）に『１』信号、且つ第２の映像信号の第１ゲートドライバ信号端子４１ＧＢの束へ入力する一方（ａ側）ならびに第２の映像信号の第２ソースドライバ信号端子４２ＧＢへ入力する一方（ａ側）および他方（ｂ側）に『０』信号を入力することに拠り、図６（Ｓ）に示すゲート線Ｌ１ＧＢに『１』信号、図６（Ｒ）に示すゲート線Ｌ１ＧＡ、図６（Ｔ）に示すゲート線Ｌ２ＧＡと図６（Ｕ）に示すゲート線Ｌ２ＧＢに『０』信号が現れ、よって薄膜トランジスタＴ１１Ｂ、Ｔ１２ＢがＯＮ状態、薄膜トランジスタＴ１１Ａ、Ｔ１２Ａ、Ｔ２１Ａ、Ｔ２１Ｂ、Ｔ２２Ａ、Ｔ２２ＢがＯＦＦ状態に成る。
【００８６】
他方、第２の映像信号の第１ソースドライバ信号端子４１ＳＢの束の他方（ｂ側）に映像信号値『１ＳＢｂ３』、且つ第２の映像信号の第２ソースドライバ信号端子４２ＳＢの束の他方（ｂ側）に映像信号値『２ＳＢｂ３』を入力することに拠り、図６（Ｘ）に示すソース線Ｌ１ＳＢに『１ＳＢｂ３』信号、図６（Ｙ）に示すソース線Ｌ２ＳＢに『２ＳＢｂ３』信号が現れ、よってＯＮ状態にある薄膜トランジスタＴ１１Ｂを経由し図６（ｃｃ）に示すドメイン２１１Ｂが信号値『１ＳＢｂ３』、且つＯＮ状態にある薄膜トランジスタＴ１２Ｂを経由し図６（ｄｄ）に示すドメイン２１２Ｂの状態が信号値『２ＳＢｂ３』に成る。
【００８７】
なおシーケンス番号＃３に於いて薄膜トランジスタＴ１１Ａ、Ｔ１２Ａ、Ｔ２１Ａ、Ｔ２１Ｂ、Ｔ２２Ａ、Ｔ２２ＢはＯＦＦ状態にある為に、補助容量Ｃ１１Ａ、Ｃ１２Ａ、Ｃ２１Ａ、ＣＴ２１Ｂ、Ｃ２２Ａ、Ｃ２２Ｂに充電された既存の各電位に基づきドメイン２１１Ａ、２１２Ａ、２２１Ａ、２２１Ｂ、２２２Ａ、２１２Ｂの各状態が保持される。  従って図６（ａａ）、図６（ｂｂ）、図６（ｅｅ）、図６（ｆｆ）、図６（ｇｇ）、図６（ｈｈ）に示す各ドメイン２１１Ａ、２１２Ａ、２２１Ａ、２２１Ａ、２２２Ａ、２２１Ｂ、２２２Ｂの状態『ｈｏｌｄ』は、直前の状態を保持することを意味する。  ここでドメイン２１１Ａの状態が信号値『１ＳＢａ２』に、ドメイン２１２Ａの状態が信号値『２ＳＢａ２』を保持することを意味する。
【００８８】
続けてシーケンス番号＃４に於いて第２の映像信号の第２ゲートドライバ信号端子４２ＧＢの束へ入力する一方（ａ側）に『１』信号、且つ第２の映像信号の第１ゲートドライバ信号端子４１ＧＢの束へ入力する一方（ａ側）および他方（ｂ側）ならびに第２の映像信号の第２ソースドライバ信号端子４２ＧＢへ入力する他方（ｂ側）に『０』信号を入力することに拠り、図６（Ｔ）に示すゲート線Ｌ２ＧＡに『１』信号、図６（Ｒ）に示すゲート線Ｌ１ＧＡ、図６（Ｓ）に示すゲート線Ｌ１ＧＢと図６（Ｕ）に示すゲート線Ｌ２ＧＢに『０』信号が現れ、よって薄膜トランジスタＴ２１Ａ、Ｔ２２ＡがＯＮ状態、薄膜トランジスタＴ１１Ａ、Ｔ１１Ｂ、Ｔ１２Ａ、Ｔ１２Ｂ、Ｔ２１Ｂ、Ｔ２２ＢがＯＦＦ状態に成る。
【００８９】
他方、第２の映像信号の第１ソースドライバ信号端子４１ＳＢの束の一方（ａ側）に映像信号値『１ＳＢａ４』、且つ第２の映像信号の第２ソースドライバ信号端子４２ＳＢの束の一方（ａ側）に映像信号値『２ＳＢａ４』を入力することに拠り、図６（Ｖ）に示すソース線Ｌ１ＳＡに『１ＳＢａ４』信号、図６（Ｗ）に示すソース線Ｌ２ＳＡに『２ＳＢａ４』信号が現れ、よってＯＮ状態にある薄膜トランジスタＴ２１Ａを経由し図６（ｅｅ）に示すドメイン２２１Ａが信号値『１ＳＢａ４』、且つＯＮ状態にある薄膜トランジスタＴ２２Ａを経由し図６（ｆｆ）に示すドメイン２２２Ａの状態が信号値『２ＳＢａ４』に成る。
【００９０】
なおシーケンス番号＃４に於いて薄膜トランジスタＴ１１Ａ、Ｔ１１Ｂ、Ｔ１２Ａ、Ｔ１２Ｂ、Ｔ２１Ｂ、Ｔ２２ＢはＯＦＦ状態にある為に、補助容量Ｃ１１Ａ、Ｃ１１Ｂ、Ｃ１２Ａ、Ｃ１２Ｂ、Ｃ２１Ｂ、Ｃ２２Ｂに充電された既存の各電位に基づきドメイン２１１Ａ、２１１Ｂ、２１２Ａ、２１２Ｂ、２２１Ｂ、２２２Ｂの各状態が保持される。  従って図６（ａａ）、図６（ｂｂ）、図６（ｃｃ）、図６（ｄｄ）、図６（ｇｇ）、図６（ｈｈ）に示す各ドメイン２１１Ａ、２１２Ａ、２１１Ｂ、２１２Ｂ、２２１Ｂ、２２２Ｂの状態『ｈｏｌｄ』は、直前の状態を保持することを意味する。  ここでドメイン２１１Ｂの状態が信号値『１ＳＢｂ３』に、ドメイン２１２Ｂの状態が信号値『２ＳＢｂ３』を保持することを意味する。
【００９１】
さらに続けてシーケンス番号＃５に於いて第２の映像信号の第２ゲートドライバ信号端子４２ＧＢの束へ入力する他方（ｂ側）に『１』信号、且つ第２の映像信号の第１ゲートドライバ信号端子４１ＧＢの束へ入力する一方（ａ側）および他方（ｂ側）ならびに第２の映像信号の第２ソースドライバ信号端子４２ＧＢへ入力する一方（ａ側）に『０』信号を入力することに拠り、図６（Ｕ）に示すゲート線Ｌ２ＧＢに『１』信号、図６（Ｒ）に示すゲート線Ｌ１ＧＡ、図６（Ｓ）に示すゲート線Ｌ１ＧＢと図６（Ｔ）に示すゲート線Ｌ２ＧＡに『０』信号が現れ、よって薄膜トランジスタＴ２１Ｂ、Ｔ２２ＢがＯＮ状態、薄膜トランジスタＴ１１Ａ、Ｔ１１Ｂ、Ｔ１２Ａ、Ｔ１２Ｂ、Ｔ２１Ａ、Ｔ２２ＡがＯＦＦ状態に成る。
【００９２】
他方、第２の映像信号の第１ソースドライバ信号端子４１ＳＢの束の他方（ｂ側）に映像信号値『１ＳＢｂ５』、且つ第２の映像信号の第２ソースドライバ信号端子４２ＳＢの束の他方（ｂ側）に映像信号値『２ＳＢｂ５』を入力することに拠り、図６（Ｘ）に示すソース線Ｌ１ＳＢに『１ＳＢｂ５』信号、図６（Ｙ）に示すソース線Ｌ２ＳＢに『２ＳＢｂ５』信号が現れ、よってＯＮ状態にある薄膜トランジスタＴ２１Ｂを経由し図６（ｇｇ）に示すドメイン２２１Ｂが信号値『１ＳＢｂ５』、且つＯＮ状態にある薄膜トランジスタＴ２２Ｂを経由し図６（ｈｈ）に示すドメイン２２２Ｂの状態が信号値『２ＳＢｂ５』に成る。
【００９３】
なおシーケンス番号＃５に於いて薄膜トランジスタＴ１１Ａ、Ｔ１１Ｂ、Ｔ１２Ａ、Ｔ１２Ｂ、Ｔ２１Ａ、Ｔ２２ＡはＯＦＦ状態にある為に、補助容量Ｃ１１Ａ、Ｃ１１Ｂ、Ｃ１２Ａ、Ｃ１２Ｂ、Ｃ２１Ａ、Ｃ２２Ａに充電された既存の各電位に基づきドメイン２１１Ａ、２１１Ｂ、２１２Ａ、２１２Ｂ、２２１Ａ、２２２Ａの各状態が保持される。  従って図６（ａａ）、図６（ｂｂ）、図６（ｃｃ）、図６（ｄｄ）、図６（ｅｅ）、図６（ｆｆ）に示す各ドメイン２１１Ａ、２１２Ａ、２１１Ｂ、２１２Ｂ、２２１Ａ、２２２Ａの状態『ｈｏｌｄ』は、直前の状態を保持することを意味する。  ここでドメイン２２１Ａの状態が信号値『１ＳＢａ４』に、ドメイン２２２Ａの状態が信号値『２ＳＢａ４』を保持することを意味する。
【００９４】
図７の最終シーケンス番号＃５に於いてピクセル２１１、２１２、２２１、２２２の各ピクセルを構成する二つのドメインは異なる信号値の状態を維持しており、従って高解像度を持つ画像表示を可能とする。
【００９５】
≪タイミングチャート図８≫
【００９６】
先づは図８のタイミングチャートを詳細に説明するに当たり、図８（Ａ）は本タイミングチャートの区切り番号を示し、この番号毎にイベントが進行することを表す。  そしてシーケンス番号の初期値と終期値は、図７と図８との間で同一としている。
【００９７】
図８（Ｂ）に示す第１ゲート線側モード制御端子３１Ｇの信号、図７（Ｃ）に示す第２ゲート線側モード制御端子３２Ｇの信号、および図７（Ｄ）に示す第１ソース線側モード制御端子３１Ｓの信号、図７（Ｅ）に示す第２ソース線側モード制御端子３２Ｓの信号は何れも『１』信号に、すなわち独立モードに固定されており、これは図７に示したタイミングチャートと同一である。
【００９８】
さらに図８（Ｇ）、図８（Ｈ）、図８（Ｊ）、図８（Ｋ）に示したタイミングチャートも図７（Ｇ）、図７（Ｈ）、図７（Ｊ）、図７（Ｋ）に示したタイミングチャートと同一であり、ゲート線Ｌ１ＧＡ、Ｌ１ＧＢ、Ｌ２ＧＡ、Ｌ２ＧＢ、この記載の並びに従って順次に活性化させるところの線順次走査を実行する。
【００９９】
特に信号の入力に就いて図７に対し図８が異なる点は、図８（Ｍ）、図８（Ｎ）、図８（Ｐ）、図８（Ｑ）に示す第２の映像信号の第１および第２ソースドライバ信号端子に入力する信号である。  すなわち図７に対し図８は、シーケンス番号＃２に於いて信号値『１ＳＢａ２』を信号値『１ＳＡ０』に変え、同様にシーケンス番号＃２に於いて信号値『２ＳＢａ２』を信号値『２ＳＡ０』に、シーケンス番号＃３に於いて信号値『１ＳＢｂ３』を信号値『１ＳＡ０』に、シーケンス番号＃３に於いて信号値『２ＳＢｂ３』を信号値『２ＳＡ０』に、シーケンス番号＃４に於いて信号値『１ＳＢａ４』を信号値『１ＳＡ１』に、シーケンス番号＃５に於いて信号値『１ＳＢｂ５』を信号値『１ＳＡ１』に変えている。
【０１００】
但し図８（Ｐ）のシーケンス番号＃４に於ける信号値『２ＳＢａ４』と図８（Ｑ）のシーケンス番号＃５に於ける信号値『２ＳＢｂ５』のみは図７と同一である。
【０１０１】
図８の最終シーケンス番号＃５に於いて各ドメインの状態は、ドメイン２１１Ａと２１１Ｂの両状態が信号値『１ＳＡ０』、ドメイン２１２Ａと２１２Ｂの両状態が信号値『２ＳＡ０』、ドメイン２２１Ａと２２１Ｂの両状態が信号値『１ＳＡ１』、そして唯一ドメイン２２２Ａと２２２Ｂの両状態は異なり前者ドメイン２２２Ａの状態は信号値『２ＳＢａ４』であり後者ドメイン２２２Ｂの状態が信号値『２ＳＢｂ５』である。
【０１０２】
そこで図８の最終シーケンス番号＃５に於ける各ドメインの状態は、図６の最終シーケンス番号＃１に於ける各ドメイン状態に対し、唯一ドメイン２２２Ａと２２２Ｂの両状態のみが相違するだけで他の全てのドメインの状態は全く同一である。  すなわち三つのピクセル２１１、２１２、２２１の各ピクセルを構成する二つのドメインは同一信号値の状態を維持しており、従って高視野角を持つ画像表示を可能とし、唯一のピクセル２２２を構成する二つのドメインは異なる信号値の状態を維持しており、従って高解像度を持つ画像表示を可能とする。
【０１０３】
このように図８のタイミングチャートに示した如き操作制御を行うことにより、ピクセルまたはサブピクセルをマトリクス状に配列したマルチドメイン型表示装置に於いて、特定の且つ複数のピクセルまたはサブピクセルを高解像度な画像表示のモードに切り替えることができる。  言い換えれば、ピクセルまたはサブピクセルをマトリクス状に配列したマルチドメイン型表示装置に於いて、特定の且つ複数のピクセルまたはサブピクセルを高視野角な画像表示のモードに切り替えることもできる。
【０１０４】
なお本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
【図面の簡単な説明】
【０１０５】
【図１】本発明の実施の形態１に係るマルチドメイン型表示装置のブロック図である。
【図２】本発明の実施の形態２に係るマルチドメイン型表示装置のブロック図である。
【図３】本発明の実施の形態２に係るマルチドメイン型表示装置のブロック図である。
【図４】本発明の実施の形態３に係るマルチドメイン型表示装置のシステム図である。
【図５】本発明の実施の形態４に係るマルチドメイン型表示装置のシステム図である。
【図６】本発明の実施の形態４に係るマルチドメイン型表示装置の動作を示すタイミングチャートである。
【図７】本発明の実施の形態４に係るマルチドメイン型表示装置の動作を示すタイミングチャートである。
【図８】本発明の実施の形態４に係るマルチドメイン型表示装置の動作を示すタイミングチャートである。
【符号の説明】
【０１０６】
１０  マルチドメイン型表示装置
１  モード切り替え回路
１Ａ、１Ｂ  選択回路
２  ピクセル
２Ａ、２Ｂ  ドメイン
３  モード制御端子
４Ａ、４Ｂ  映像信号端子
２０  マルチドメイン型表示装置
１Ｃ  選択回路
４Ｃ  映像信号端子
３０  マルチドメイン型表示装置
１Ｇ、１Ｓ  モード切り替え回路
１１ＧＡ、１１ＧＢ、１２ＧＡ、１２ＧＢ  選択回路
１１ＳＡ、１１ＳＢ、１２ＳＡ、１２ＳＢ  選択回路
２１１、２１２、２２１、２２２  ピクセル
２１１Ａ、２１２Ａ、２２１Ａ、２２２Ａ  ドメイン
２１１Ｂ、２１２Ｂ、２２１Ｂ、２２２Ｂ  ドメイン
Ｔ１１Ａ、Ｔ１２Ａ、Ｔ２１Ａ、Ｔ２２Ａ  ＴＦＴ
Ｔ１１Ｂ、Ｔ１２Ｂ、Ｔ２１Ｂ、Ｔ２２Ｂ  ＴＦＴ
Ｃ１１Ａ、Ｃ１２Ａ、Ｃ２１Ａ、Ｃ２２Ａ  補助容量
Ｃ１１Ｂ、Ｃ１２Ｂ、Ｃ２１Ｂ、Ｃ２２Ｂ  補助容量
４１ＧＡ、４１ＧＢ、４２ＧＡ、４２ＧＢ  ゲートドライバ信号端子
４１ＳＡ、４１ＳＢ、４２ＳＡ、４２ＳＢ  ソースドライバ信号端子
３１Ｇ、３２Ｇ、３１Ｓ、３２Ｓ  モード制御端子
Ｌ１ＧＡ、Ｌ１ＧＢ、Ｌ２ＧＡ、Ｌ２ＧＢ  ゲート線
Ｌ１ＳＡ、Ｌ１ＳＢ、Ｌ２ＳＡ、Ｌ２ＳＢ  ソース線
１００  マルチドメイン型表示装置
１０４Ａ、１０４Ｂ  映像信号端子
１０５Ｇ、１０５Ｓ  ドライバ
１０６  タイミングコントローラ
１０７  映像信号処理回路
１０８  選択回路
２００  マルチドメイン型表示装置
２０４  映像信号端子
２０５Ｇ、２０５Ｓ  ドライバ
２０６  タイミングコントローラ
２０７  映像信号処理回路
２０９  マイクロプロセッサ
１ＳＡ００、１ＳＡ０１  映像信号値
２ＳＡ００、２ＳＡ０１  映像信号値
１ＳＢ０２、１ＳＢ０４  映像信号値
２ＳＢ０２、２ＳＢ０４  映像信号値
１ＳＢ１３、１ＳＢ１５  映像信号値
２ＳＢ１３、２ＳＢ１５  映像信号値
【図１】
2009181097.tif 000003
【図２】
2009181097.tif 000004
【図３】
2009181097.tif 000005
【図４】
2009181097.tif 000006
【図５】
2009181097.tif 000007
【図６】
2009181097.tif 000008
【図７】
2009181097.tif 000009
【図８】
2009181097.tif 000010