(57)【要約】【課題】外部形状を変更させること無く、雑音指数を低減させることができる半導体装置を得る。【解決手段】ソースフレーム１はダイパッド２を有する。直線状のゲートフレーム４は、ダイパッド２とは離間したボンディングパッド６を有する。ダイパッド２上に半導体チップ３が搭載されている。複数のワイヤ８により、半導体チップ３のソース端子９とダイパッドが電気的に接続され、半導体チップ３のゲート端子１１とボンディングパッド６が電気的に接続されている。ダイパッド２、ボンディングパッド６、半導体チップ３及び複数のワイヤ８は、樹脂１２により封止されている。ダイパッド２は、ボンディングパッド６の近傍においてゲートフレーム４の延在方向に対して斜め方向にカットされている。【選択図】図１
2009170856.tif 000002
【特許請求の範囲】
【請求項１】
ダイパッドを有するソースフレームと、
前記ダイパッドとは離間したボンディングパッドを有する直線状のゲートフレームと、
前記ダイパッド上に搭載された半導体チップと、
前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのゲート端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、
前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、
前記ダイパッドは、前記ボンディングパッドの近傍において前記ゲートフレームの延在方向に対して斜め方向にカットされていることを特徴とする半導体装置。 
【請求項２】
前記ボンディングパッドは、前記ダイパッドの近傍において、前記ダイパッドの斜め方向にカットされた部分に対して平行にカットされていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
ダイパッドを有するソースフレームと、
前記ダイパッドとは離間したボンディングパッドを有する直線状のドレインフレームと、
前記ダイパッド上に搭載された半導体チップと、
前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのドレイン端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、
前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、
前記ドレインフレームは、前記ボンディングパッドにおいて幅が広くなっていることを特徴とする半導体装置。 
【請求項４】
前記ダイパッドと前記ボンディングパッドの対向する部分は、それぞれ前記ドレインフレームの延在方向に対して斜め方向にカットされていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記ダイパッドと前記ボンディングパッドの対向する部分は、階段状にカットされていることを特徴とする請求項３に記載の半導体装置。
【請求項６】
ダイパッドを有するソースフレームと、
前記ダイパッドとは離間したボンディングパッドを有するドレインフレームと、
前記ダイパッド上に搭載された半導体チップと、
前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのドレイン端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、
前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、
前記ダイパッドは、前記ボンディングパッドの外周部をコの字状に取り囲むことを特徴とする半導体装置。 
【請求項７】
ダイパッドを有するソースフレームと、
前記ダイパッドとは離間したボンディングパッドを有するドレインフレームと、
前記ダイパッド上に搭載された半導体チップと、
前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのドレイン端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、
前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、
前記ボンディングパッドは、前記ダイパッドの外周部をＬ字状に取り囲むことを特徴とする半導体装置。 
【請求項８】
ダイパッドを有するソースフレームと、
前記ダイパッドとは離間したボンディングパッドを有するドレインフレームと、
前記ダイパッド上に搭載された半導体チップと、
前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのドレイン端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、
前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、
前記ダイパッドと前記ボンディングパッドの対向する部分は、インターデジタル構造であることを特徴とする半導体装置。 
【請求項９】
ダイパッドを有するソースフレームと、
前記ダイパッドとは離間したボンディングパッドを有するドレインフレームと、
前記ダイパッド上に搭載された半導体チップと、
前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのドレイン端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、
前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、
前記ボンディングパッドは、前記ダイパッドの上方に配置されていることを特徴とする半導体装置。 
【請求項１０】
ダイパッドを有するソースフレームと、
前記ダイパッドとは離間したドレインフレームと、
前記ダイパッド上に搭載された半導体チップと、
前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのドレイン端子と前記ドレインフレームを電気的に接続する複数のワイヤと、
前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、
前記ドレインフレームは、前記ダイパッドの下方に配置されていることを特徴とする半導体装置。
【請求項１１】
ダイパッドを有するソースフレームと、
前記ダイパッドとは離間したボンディングパッドを有するドレインフレームと、
前記ダイパッド上に搭載された半導体チップと、
前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのドレイン端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、
前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、
前記ダイパッドは、前記ボンディングパッドの下方に延在していることを特徴とする半導体装置。
【請求項１２】
ダイパッドを有するソースフレームと、
前記ダイパッドとは離間したボンディングパッドを有するドレインフレームと、
前記ダイパッド上に搭載された半導体チップと、
前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのドレイン端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、
前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、
前記ダイパッドと前記ボンディングパッドの対向する部分は下方に延在していることを特徴とする半導体装置。
【請求項１３】
ダイパッドを有するソースフレームと、
前記ダイパッドとは離間したボンディングパッドを有する直線状のゲートフレームと、
前記ダイパッド上に搭載された半導体チップと、
前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのゲート端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、
前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、
前記ゲートフレームは、前記ボンディングパッドにおいて幅が広くなっていることを特徴とする半導体装置。 
【請求項１４】
前記ダイパッドと前記ボンディングパッドの対向する部分は、それぞれ前記ゲートフレームの延在方向に対して斜め方向にカットされていることを特徴とする請求項１３に記載の半導体装置。
【請求項１５】
前記ダイパッドと前記ボンディングパッドの対向する部分は、階段状にカットされていることを特徴とする請求項１３に記載の半導体装置。
【請求項１６】
ダイパッドを有するソースフレームと、
前記ダイパッドとは離間したボンディングパッドを有するゲートフレームと、
前記ダイパッド上に搭載された半導体チップと、
前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのゲート端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、
前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、
前記ダイパッドは、前記ボンディングパッドの外周部をコの字状に取り囲むことを特徴とする半導体装置。 
【請求項１７】
ダイパッドを有するソースフレームと、
前記ダイパッドとは離間したボンディングパッドを有するゲートフレームと、
前記ダイパッド上に搭載された半導体チップと、
前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのゲート端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、
前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、
前記ボンディングパッドは、前記ダイパッドの外周部をＬ字状に取り囲むことを特徴とする半導体装置。 
【請求項１８】
ダイパッドを有するソースフレームと、
前記ダイパッドとは離間したボンディングパッドを有するゲートフレームと、
前記ダイパッド上に搭載された半導体チップと、
前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのゲート端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、
前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、
前記ダイパッドと前記ボンディングパッドの対向する部分は、インターデジタル構造であることを特徴とする半導体装置。 
【請求項１９】
ダイパッドを有するソースフレームと、
前記ダイパッドとは離間したボンディングパッドを有するゲートフレームと、
前記ダイパッド上に搭載された半導体チップと、
前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのゲート端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、
前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、
前記ボンディングパッドは、前記ダイパッドの上方に配置されていることを特徴とする半導体装置。 
【請求項２０】
ダイパッドを有するソースフレームと、
前記ダイパッドとは離間したゲートフレームと、
前記ダイパッド上に搭載された半導体チップと、
前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのゲート端子と前記ゲートフレームを電気的に接続する複数のワイヤと、
前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、
前記ゲートフレームは、前記ダイパッドの下方に配置されていることを特徴とする半導体装置。
【請求項２１】
ダイパッドを有するソースフレームと、
前記ダイパッドとは離間したボンディングパッドを有するゲートフレームと、
前記ダイパッド上に搭載された半導体チップと、
前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのゲート端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、
前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、
前記ダイパッドは、前記ボンディングパッドの下方に延在していることを特徴とする半導体装置。
【請求項２２】
ダイパッドを有するソースフレームと、
前記ダイパッドとは離間したボンディングパッドを有するゲートフレームと、
前記ダイパッド上に搭載された半導体チップと、
前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのゲート端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、
前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、
前記ダイパッドと前記ボンディングパッドの対向する部分は下方に延在していることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部形状を変更させること無く、雑音指数を低減させ、利得を増加させることができる半導体装置に関するものである。
【背景技術】
【０００２】
ＧａＡｓＦＥＴなどの高周波素子を形成した半導体チップをソースフレーム上に搭載し、樹脂封止した半導体装置が用いられている（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開昭６１−１６５５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図２０は従来の半導体装置を示す平面図、図２１は従来の半導体装置を示す斜視図である。ソースフレーム１は中央部にダイパッド２を有する。このダイパッド２上に半導体チップ３が搭載されている。また、直線状のゲートフレーム４及びドレインフレーム５が、ソースフレーム１とは離間して設けられている。このゲートフレーム４及びドレインフレーム５はそれぞれボンディングパッド６，７を有する。ボンディングパッド６，７は、ソースフレーム１のダイパッド２と同一平面となるようにアップセットされている。
【０００５】
また、複数のワイヤ８により、半導体チップ３のソース端子９とダイパッド２が電気的に接続され、半導体チップ３のドレイン端子１０とボンディングパッド７が電気的に接続され、半導体チップ３のゲート端子１１とボンディングパッド６が電気的に接続されている。そして、ダイパッド２、ボンディングパッド６，７、半導体チップ３及び複数のワイヤ８は、モールド樹脂１２により封止されている。
【０００６】
従来の半導体装置では、ダイパッド２は矩形にカットされ、ボンディングパッド６はダイパッド２の形状に沿ってカットされている。これにより、ソースフレーム１とゲートフレーム４との間隔が狭く、両者の対向面積が大きくなっていた。この結果、ソースフレーム１とゲートフレーム４との間の容量が大きくなっていた。そして、以下の数式（１）（２）から分かるように、ソースフレーム１とゲートフレーム４との間の容量Ｃｇｓが増加すると雑音指数ＮＦが増加するという問題があった。
【数１】
2009170856.tif 000003
【数２】
2009170856.tif 000004
ここで、ＮＦは雑音指数、ωは角周波数、ｆＴは電流利得遮断周波数、Ａは定数、Ｃｇｓはソース・ゲート間容量である。
【０００７】
半導体装置の雑音指数を低減させるには、半導体装置の外部形状を変更して、ソースフレーム１とゲートフレーム４との間隔を大きくし、両者の対向面積を低減させればよい。しかし、半導体装置のサイズが標準化されていることや、製造コストの観点から外部形状を変更させることは困難である。
【０００８】
また、以下の数式（３）から分かるように、半導体装置の利得（最大有効利得）を増加させるには、ゲートフレーム４とドレインフレーム５との間の容量Ｃｄｇを低減すればよい。
【数３】
2009170856.tif 000005
ここで、ＭＡＧは最大有効利得、ｋは安定係数、Ｂは定数、Ｃｄｇはドレイン・ゲート間容量である。
【０００９】
Ｃｄｇを低減するには、ゲート・ドレイン間の電気的結合を弱めることが必要である。それにはゲート・ソース間容量Ｃｇｓ及びドレイン・ソース間容量Ｃｄｓを増加させる必要がある。Ｃｇｓを増加させると（１）式により雑音指数が増加してしまう。従って、Ｃｄｓを増加させれば、雑音指数を増加させることなく、利得を増加させることができる。
【００１０】
Ｃｄｓを増加させるには、半導体装置の外部形状を変更して、ソースフレーム１とドレインフレーム５の対向面積を増加させればよい。しかし、半導体装置のサイズが標準化されていることや、製造コストの観点から外部形状を変更させることは困難である。
【００１１】
本発明は、上述のような課題を解決するためになされたもので、その第１の目的は、外部形状を変更させること無く、雑音指数を低減させることができる半導体装置を得るものである。
【００１２】
本発明の第２の目的は、外部形状を変更させること無く、利得を増加させることができる半導体装置を得るものである。
【課題を解決するための手段】
【００１３】
第１の発明は、ダイパッドを有するソースフレームと、前記ダイパッドとは離間したボンディングパッドを有する直線状のゲートフレームと、前記ダイパッド上に搭載された半導体チップと、前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのゲート端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、前記ダイパッドは、前記ボンディングパッドの近傍において前記ゲートフレームの延在方向に対して斜め方向にカットされていることを特徴とする半導体装置である。
【００１４】
第２の発明は、ダイパッドを有するソースフレームと、前記ダイパッドとは離間したボンディングパッドを有する直線状のドレインフレームと、前記ダイパッド上に搭載された半導体チップと、前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのドレイン端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、前記ドレインフレームは、前記ボンディングパッドにおいて幅が広くなっていることを特徴とする半導体装置である。
【００１５】
第３の発明は、ダイパッドを有するソースフレームと、前記ダイパッドとは離間したボンディングパッドを有するドレインフレームと、前記ダイパッド上に搭載された半導体チップと、前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのドレイン端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、前記ダイパッドは、前記ボンディングパッドの外周部をコの字状に取り囲むことを特徴とする半導体装置である。
【００１６】
第４の発明は、ダイパッドを有するソースフレームと、前記ダイパッドとは離間したボンディングパッドを有するドレインフレームと、前記ダイパッド上に搭載された半導体チップと、前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのドレイン端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、前記ボンディングパッドは、前記ダイパッドの外周部をＬ字状に取り囲むことを特徴とする半導体装置である。
【００１７】
第５の発明は、ダイパッドを有するソースフレームと、前記ダイパッドとは離間したボンディングパッドを有するドレインフレームと、前記ダイパッド上に搭載された半導体チップと、前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのドレイン端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、前記ダイパッドと前記ボンディングパッドの対向する部分は、インターデジタル構造であることを特徴とする半導体装置である。
【００１８】
第６の発明は、ダイパッドを有するソースフレームと、前記ダイパッドとは離間したボンディングパッドを有するドレインフレームと、前記ダイパッド上に搭載された半導体チップと、前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのドレイン端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、前記ボンディングパッドは、前記ダイパッドの上方に配置されていることを特徴とする半導体装置である。
【００１９】
第７の発明は、ダイパッドを有するソースフレームと、前記ダイパッドとは離間したドレインフレームと、前記ダイパッド上に搭載された半導体チップと、前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのドレイン端子と前記ドレインフレームを電気的に接続する複数のワイヤと、前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、前記ドレインフレームは、前記ダイパッドの下方に配置されていることを特徴とする半導体装置である。
【００２０】
第８の発明は、ダイパッドを有するソースフレームと、前記ダイパッドとは離間したボンディングパッドを有するドレインフレームと、前記ダイパッド上に搭載された半導体チップと、前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのドレイン端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、前記ダイパッドは、前記ボンディングパッドの下方に延在していることを特徴とする半導体装置である。
【００２１】
第９の発明は、ダイパッドを有するソースフレームと、前記ダイパッドとは離間したボンディングパッドを有するドレインフレームと、前記ダイパッド上に搭載された半導体チップと、前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのドレイン端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、前記ダイパッドと前記ボンディングパッドの対向する部分は下方に延在していることを特徴とする半導体装置である。
【００２２】
第１０の発明は、ダイパッドを有するソースフレームと、前記ダイパッドとは離間したボンディングパッドを有する直線状のゲートフレームと、前記ダイパッド上に搭載された半導体チップと、前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのゲート端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、前記ゲートフレームは、前記ボンディングパッドにおいて幅が広くなっていることを特徴とする半導体装置である。
【００２３】
第１１の発明は、ダイパッドを有するソースフレームと、前記ダイパッドとは離間したボンディングパッドを有するゲートフレームと、前記ダイパッド上に搭載された半導体チップと、前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのゲート端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、前記ダイパッドは、前記ボンディングパッドの外周部をコの字状に取り囲むことを特徴とする半導体装置である。
【００２４】
第１２の発明は、ダイパッドを有するソースフレームと、前記ダイパッドとは離間したボンディングパッドを有するゲートフレームと、前記ダイパッド上に搭載された半導体チップと、前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのゲート端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、前記ボンディングパッドは、前記ダイパッドの外周部をＬ字状に取り囲むことを特徴とする半導体装置である。
【００２５】
第１３の発明は、ダイパッドを有するソースフレームと、前記ダイパッドとは離間したボンディングパッドを有するゲートフレームと、前記ダイパッド上に搭載された半導体チップと、前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのゲート端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、前記ダイパッドと前記ボンディングパッドの対向する部分は、インターデジタル構造であることを特徴とする半導体装置である。
【００２６】
第１４の発明は、ダイパッドを有するソースフレームと、前記ダイパッドとは離間したボンディングパッドを有するゲートフレームと、前記ダイパッド上に搭載された半導体チップと、前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのゲート端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、前記ボンディングパッドは、前記ダイパッドの上方に配置されていることを特徴とする半導体装置である。
【００２７】
第１５の発明は、ダイパッドを有するソースフレームと、前記ダイパッドとは離間したゲートフレームと、前記ダイパッド上に搭載された半導体チップと、前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのゲート端子と前記ゲートフレームを電気的に接続する複数のワイヤと、前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、前記ゲートフレームは、前記ダイパッドの下方に配置されていることを特徴とする半導体装置である。
【００２８】
第１６の発明は、ダイパッドを有するソースフレームと、前記ダイパッドとは離間したボンディングパッドを有するゲートフレームと、前記ダイパッド上に搭載された半導体チップと、前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのゲート端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、前記ダイパッドは、前記ボンディングパッドの下方に延在していることを特徴とする半導体装置である。
【００２９】
第１７の発明は、ダイパッドを有するソースフレームと、前記ダイパッドとは離間したボンディングパッドを有するゲートフレームと、前記ダイパッド上に搭載された半導体チップと、前記半導体チップのソース端子と前記ダイパッドを電気的に接続し、前記半導体チップのゲート端子と前記ボンディングパッドを電気的に接続する複数のワイヤと、前記ダイパッド、前記ボンディングパッド、前記半導体チップ及び前記複数のワイヤを封止する樹脂とを備え、前記ダイパッドと前記ボンディングパッドの対向する部分は下方に延在していることを特徴とする半導体装置である。
【発明の効果】
【００３０】
第１の発明により、外部形状を変更させること無く、半導体装置の雑音指数を低減させることができる。第２〜第１７の発明により、外部形状を変更させること無く、利得を増加させることができる。
【発明を実施するための最良の形態】
【００３１】
実施の形態１.
図１は、本発明の実施の形態１に係る半導体装置を示す平面図である。ソースフレーム１は中央部にダイパッド２を有する。このダイパッド２上に半導体チップ３が搭載されている。半導体チップ３にはＧａＡｓＦＥＴなどの高周波素子が形成されている。また、直線状のゲートフレーム４及びドレインフレーム５が、ソースフレーム１とは離間して設けられている。このゲートフレーム４及びドレインフレーム５はそれぞれボンディングパッド６，７を有する。
【００３２】
また、複数のワイヤ８により、半導体チップ３のソース端子９とダイパッド２が電気的に接続され、半導体チップ３のドレイン端子１０とボンディングパッド７が電気的に接続され、半導体チップ３のゲート端子１１とボンディングパッド６が電気的に接続されている。そして、ダイパッド２、ボンディングパッド６，７、半導体チップ３及び複数のワイヤ８は、モールド樹脂１２（樹脂）により封止されている。
【００３３】
本実施の形態では、ダイパッド２は、ボンディングパッド６の近傍においてゲートフレーム４の延在方向に対して斜め方向にカットされている。即ち、ダイパッド２は、ボンディングパッド６の近傍においてゲートフレーム４から遠ざかる方向にカットされている。そして、ボンディングパッド６は、ダイパッド２の近傍において、ダイパッド２の斜め方向にカットされた部分に対して平行にカットされている。
【００３４】
上記の構成により、ソースフレーム１とゲートフレーム４との間隔を大きくし、両者の対向面積を低減させることができる。よって、ソースフレーム１とゲートフレーム４との間の容量を低減させることができるため、外部形状を変更させること無く、半導体装置の雑音指数を低減させることができる。
【００３５】
実施の形態２.
図２は、本発明の実施の形態２に係る半導体装置を示す平面図である。ドレインフレーム５は、ボンディングパッド７において幅が広くなっている。そして、ダイパッド２とボンディングパッド７の対向する部分は、それぞれドレインフレーム５の延在方向に対して斜め方向にカットされている。その他の構成は実施の形態１と同様である。
【００３６】
上記の構成により、ソースフレーム１とドレインフレーム５との対向面積を増加させることができる。よって、ソースフレーム１とドレインフレーム５との間の容量を増加させることができるため、外部形状を変更させること無く、利得を増加させることができる。その他の効果は実施の形態１と同様である。
【００３７】
実施の形態３  
図３は、本発明の実施の形態３に係る半導体装置を示す平面図である。ドレインフレーム５は、ボンディングパッド７において幅が広くなっている。そして、ダイパッド２とボンディングパッド７の対向する部分は、階段状にカットされている。その他の構成は実施の形態１と同様である。
【００３８】
上記の構成により、ソースフレーム１とドレインフレーム５との対向面積を実施の形態２よりも更に増加させることができる。よって、利得を更に増加させることができる。その他の効果は実施の形態１と同様である。
【００３９】
実施の形態４.
図４は、本発明の実施の形態４に係る半導体装置を示す平面図である。ダイパッド２は、ボンディングパッド７の外周部をコの字状に取り囲んでいる。その他の構成は実施の形態１と同様である。
【００４０】
上記の構成により、ソースフレーム１とドレインフレーム５との対向面積を増加させることができる。よって、ソースフレーム１とドレインフレーム５との間の容量を増加させることができるため、外部形状を変更させること無く、利得を増加させることができる。その他の効果は実施の形態１と同様である。
【００４１】
実施の形態５.
図５は、本発明の実施の形態５に係る半導体装置を示す平面図である。ボンディングパッド７は、ダイパッド２の外周部をＬ字状に取り囲んでいる。その他の構成は実施の形態１と同様である。
【００４２】
上記の構成により、ソースフレーム１とドレインフレーム５との対向面積を増加させることができる。よって、ソースフレーム１とドレインフレーム５との間の容量を増加させることができるため、外部形状を変更させること無く、利得を増加させることができる。その他の効果は実施の形態１と同様である。
【００４３】
実施の形態６.
図６は、本発明の実施の形態６に係る半導体装置を示す平面図である。ダイパッド２とボンディングパッド７の対向する部分は、インターデジタル構造である。その他の構成は実施の形態１と同様である。
【００４４】
上記の構成により、ソースフレーム１とドレインフレーム５との対向面積を増加させることができる。よって、ソースフレーム１とドレインフレーム５との間の容量を増加させることができるため、外部形状を変更させること無く、利得を増加させることができる。その他の効果は実施の形態１と同様である。
【００４５】
実施の形態７.
図７は、本発明の実施の形態７に係る半導体装置を示す斜視図である。ボンディングパッド７は、ダイパッド２の上方に配置されている。その他の構成は実施の形態１と同様である。
【００４６】
上記の構成により、ソースフレーム１とドレインフレーム５との対向面積を増加させることができる。よって、ソースフレーム１とドレインフレーム５との間の容量を増加させることができるため、外部形状を変更させること無く、利得を増加させることができる。その他の効果は実施の形態１と同様である。
【００４７】
実施の形態８.
図８は、本発明の実施の形態８に係る半導体装置を示す斜視図である。ドレインフレーム５は、ダイパッド２の下方に配置されている。そして、ドレインフレーム５のボンディングパッド７は設けられておらず、ドレインフレーム５と半導体チップ３のドレイン端子１０がワイヤボンディングされている。その他の構成は実施の形態１と同様である。
【００４８】
上記の構成により、ソースフレーム１とドレインフレーム５との対向面積を増加させることができる。よって、ソースフレーム１とドレインフレーム５との間の容量を増加させることができるため、外部形状を変更させること無く、利得を増加させることができる。その他の効果は実施の形態１と同様である。
【００４９】
実施の形態９．
図９は、本発明の実施の形態９に係る半導体装置を示す斜視図である。ダイパッド２は、ボンディングパッド７の下方に延在している。その他の構成は実施の形態１と同様である。
【００５０】
上記の構成により、ソースフレーム１とドレインフレーム５との対向面積を増加させることができる。よって、ソースフレーム１とドレインフレーム５との間の容量を増加させることができるため、外部形状を変更させること無く、利得を増加させることができる。その他の効果は実施の形態１と同様である。
【００５１】
実施の形態１０．
図１０は、本発明の実施の形態１０に係る半導体装置を示す斜視図である。ダイパッド２とボンディングパッド７の対向する部分は下方に延在している。その他の構成は実施の形態１と同様である。
【００５２】
上記の構成により、ソースフレーム１とドレインフレーム５との対向面積を増加させることができる。よって、ソースフレーム１とドレインフレーム５との間の容量を増加させることができるため、外部形状を変更させること無く、利得を増加させることができる。その他の効果は実施の形態１と同様である。
【００５３】
実施の形態１１.
図１１は、本発明の実施の形態１１に係る半導体装置を示す平面図である。ゲートフレーム４は、ボンディングパッド６において幅が広くなっている。そして、ダイパッド２とボンディングパッド６の対向する部分は、それぞれゲートフレーム４の延在方向に対して斜め方向にカットされている。その他の構成は実施の形態１と同様である。
【００５４】
上記の構成により、ソースフレーム１とゲートフレーム４との対向面積を増加させることができる。よって、ソースフレーム１とゲートフレーム４との間の容量を増加させることができるため、外部形状を変更させること無く、利得を増加させることができる。
【００５５】
実施の形態１２  
図１２は、本発明の実施の形態１２に係る半導体装置を示す平面図である。ゲートフレーム４は、ボンディングパッド６において幅が広くなっている。そして、ダイパッド２とボンディングパッド６の対向する部分は、階段状にカットされている。その他の構成は実施の形態１と同様である。
【００５６】
上記の構成により、ソースフレーム１とゲートフレーム４との対向面積を実施の形態２よりも更に増加させることができる。よって、利得を更に増加させることができる。
【００５７】
実施の形態１３.
図１３は、本発明の実施の形態１３に係る半導体装置を示す平面図である。ダイパッド２は、ボンディングパッド６の外周部をコの字状に取り囲んでいる。その他の構成は実施の形態１と同様である。
【００５８】
上記の構成により、ソースフレーム１とゲートフレーム４との対向面積を増加させることができる。よって、ソースフレーム１とゲートフレーム４との間の容量を増加させることができるため、外部形状を変更させること無く、利得を増加させることができる。
【００５９】
実施の形態１４.
図１４は、本発明の実施の形態１４に係る半導体装置を示す平面図である。ボンディングパッド６は、ダイパッド２の外周部をＬ字状に取り囲んでいる。その他の構成は実施の形態１と同様である。
【００６０】
上記の構成により、ソースフレーム１とゲートフレーム４との対向面積を増加させることができる。よって、ソースフレーム１とゲートフレーム４との間の容量を増加させることができるため、外部形状を変更させること無く、利得を増加させることができる。
【００６１】
実施の形態１５.
図１５は、本発明の実施の形態１５に係る半導体装置を示す平面図である。ダイパッド２とボンディングパッド６の対向する部分は、インターデジタル構造である。その他の構成は実施の形態１と同様である。
【００６２】
上記の構成により、ソースフレーム１とゲートフレーム４との対向面積を増加させることができる。よって、ソースフレーム１とゲートフレーム４との間の容量を増加させることができるため、外部形状を変更させること無く、利得を増加させることができる。
【００６３】
実施の形態１６.
図１６は、本発明の実施の形態１６に係る半導体装置を示す斜視図である。ボンディングパッド６は、ダイパッド２の上方に配置されている。その他の構成は実施の形態１と同様である。
【００６４】
上記の構成により、ソースフレーム１とゲートフレーム４との対向面積を増加させることができる。よって、ソースフレーム１とゲートフレーム４との間の容量を増加させることができるため、外部形状を変更させること無く、利得を増加させることができる。
【００６５】
実施の形態１７.
図１７は、本発明の実施の形態１７に係る半導体装置を示す斜視図である。ゲートフレーム４は、ダイパッド２の下方に配置されている。そして、ゲートフレーム４のボンディングパッド６は設けられておらず、ゲートフレーム４と半導体チップ３のゲート端子１１がワイヤボンディングされている。その他の構成は実施の形態１と同様である。
【００６６】
上記の構成により、ソースフレーム１とゲートフレーム４との対向面積を増加させることができる。よって、ソースフレーム１とゲートフレーム４との間の容量を増加させることができるため、外部形状を変更させること無く、利得を増加させることができる。
【００６７】
実施の形態１８．
図１８は、本発明の実施の形態１８に係る半導体装置を示す斜視図である。ダイパッド２は、ボンディングパッド６の下方に延在している。その他の構成は実施の形態１と同様である。
【００６８】
上記の構成により、ソースフレーム１とゲートフレーム４との対向面積を増加させることができる。よって、ソースフレーム１とゲートフレーム４との間の容量を増加させることができるため、外部形状を変更させること無く、利得を増加させることができる。
【００６９】
実施の形態１９．
図１９は、本発明の実施の形態１９に係る半導体装置を示す斜視図である。ダイパッド２とボンディングパッド６の対向する部分は下方に延在している。その他の構成は実施の形態１と同様である。
【００７０】
上記の構成により、ソースフレーム１とゲートフレーム４との対向面積を増加させることができる。よって、ソースフレーム１とゲートフレーム４との間の容量を増加させることができるため、外部形状を変更させること無く、利得を増加させることができる。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施の形態１に係る半導体装置を示す平面図である。
【図２】本発明の実施の形態２に係る半導体装置を示す平面図である。
【図３】本発明の実施の形態３に係る半導体装置を示す平面図である。
【図４】本発明の実施の形態４に係る半導体装置を示す平面図である。
【図５】本発明の実施の形態５に係る半導体装置を示す平面図である。
【図６】本発明の実施の形態６に係る半導体装置を示す平面図である。
【図７】本発明の実施の形態７に係る半導体装置を示す斜視面図である。
【図８】本発明の実施の形態８に係る半導体装置を示す斜視面図である。
【図９】本発明の実施の形態９に係る半導体装置を示す斜視面図である。
【図１０】本発明の実施の形態１０に係る半導体装置を示す斜視面図である。
【図１１】本発明の実施の形態１１に係る半導体装置を示す平面図である。
【図１２】本発明の実施の形態１２に係る半導体装置を示す平面図である。
【図１３】本発明の実施の形態１３に係る半導体装置を示す平面図である。
【図１４】本発明の実施の形態１４に係る半導体装置を示す平面図である。
【図１５】本発明の実施の形態１５に係る半導体装置を示す平面図である。
【図１６】本発明の実施の形態１６に係る半導体装置を示す斜視面図である。
【図１７】本発明の実施の形態１７に係る半導体装置を示す斜視面図である。
【図１８】本発明の実施の形態１８に係る半導体装置を示す斜視面図である。
【図１９】本発明の実施の形態１９に係る半導体装置を示す斜視面図である。
【図２０】従来の半導体装置を示す平面図である。
【図２１】従来の半導体装置を示す斜視図である。
【符号の説明】
【００７２】
１  ソースフレーム
２  ダイパッド
３  半導体チップ
４  ゲートフレーム
５  ドレインフレーム
６，７  ボンディングパッド
８  ワイヤ
９  ソース端子
１１  ゲート端子
１２  モールド樹脂（樹脂）
【図１】
2009170856.tif 000006
【図２】
2009170856.tif 000007
【図３】
2009170856.tif 000008
【図４】
2009170856.tif 000009
【図５】
2009170856.tif 000010
【図６】
2009170856.tif 000011
【図７】
2009170856.tif 000012
【図８】
2009170856.tif 000013
【図９】
2009170856.tif 000014
【図１０】
2009170856.tif 000015
【図１１】
2009170856.tif 000016
【図１２】
2009170856.tif 000017
【図１３】
2009170856.tif 000018
【図１４】
2009170856.tif 000019
【図１５】
2009170856.tif 000020
【図１６】
2009170856.tif 000021
【図１７】
2009170856.tif 000022
【図１８】
2009170856.tif 000023
【図１９】
2009170856.tif 000024
【図２０】
2009170856.tif 000025
【図２１】
2009170856.tif 000026