(57)【要約】【課題】小型・低消費電力を維持しつつオーバーシュートの改善が可能なオーバーシュート抑制回路および該オーバーシュート抑制回路を用いた電圧レギュレータならびに電子機器を提供すること。【解決手段】基準電圧(Vref)と出力電圧（Vout）の差を増幅する誤差増幅回路(P1,P2,N1,N2)、該誤差増幅回路の出力により制御される出力トランジスタ(P4)、誤差増幅回路にバイアス電流を供給するバイアス電流供給手段(N3)、該バイアス電流供給手段に並列に接続されバイアス電流を増加させる補助バイアス電流供給手段(N4)、出力端子(Vout)に所定の負荷を接続する補助負荷手段(N5,R1)を備え、出力電圧(Vout)が定常状態から所定の電圧上昇した場合に、補助バイアス電流供給手段(N4)と補助負荷手段(N5,R1)を動作させることにより、出力電圧のオーバーシュートを抑制するようにした。【選択図】図１
2009053783.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧と出力電圧もしくは該出力電圧に比例した電圧の差を増幅する誤差増幅回路と、該誤差増幅回路の出力により制御され、入力端子と出力端子間に接続された出力トランジスタと、前記誤差増幅回路にバイアス電流を供給するバイアス電流供給手段を備え、前記出力電圧のオーバーシュートを抑制するオーバーシュート抑制回路において、
前記バイアス電流供給手段に並列に接続され、前記バイアス電流を増加させる補助バイアス電流供給手段と、前記出力端子に所定の負荷を接続する補助負荷手段をさらに備え、
前記出力電圧が定常状態から所定の電圧上昇した場合に、前記補助バイアス電流供給手段と前記補助負荷手段を動作するようにしたことを特徴とするオーバーシュート抑制回路。
【請求項２】
請求項１記載のオーバーシュート抑制回路において、
前記補助バイアス電流供給手段は、前記バイアス電流供給手段に並列に接続された第１ＭＯＳトランジスタと、該第１ＭＯＳトランジスタのゲート電圧を設定するゲート電圧設定手段を備え、
前記出力端子と前記第１ＭＯＳトランジスタのゲートをコンデンサを介して接続したことを特徴とするオーバーシュート抑制回路。
【請求項３】
請求項２記載のオーバーシュート抑制回路において、
前記ゲート電圧設定手段は、前記第１ＭＯＳトランジスタのゲート−ソース間に接続した固定抵抗で構成し、該固定抵抗に流れる電流による電圧降下をゲート電圧としたことを特徴とするオーバーシュート抑制回路。
【請求項４】
請求項２記載のオーバーシュート抑制回路において、
前記ゲート電圧設定手段は、前記出力電圧を複数の抵抗で分圧した分圧電圧をゲート電圧としたことを特徴とするオーバーシュート抑制回路。
【請求項５】
請求項１記載のオーバーシュート抑制回路において、
前記補助バイアス電流供給手段は、前記バイアス電流供給手段に並列に接続された第１ＭＯＳトランジスタと、該第１ＭＯＳトランジスタのゲート電圧を設定するゲート電圧設定手段を備え、
該ゲート電圧設定手段は、前記出力電圧を複数の抵抗で分圧した分圧電圧を前記第１ＭＯＳトランジスタのゲート電圧としたことを特徴とするオーバーシュート抑制回路。
【請求項６】
請求項１から５のいずれかに記載のオーバーシュート抑制回路において、
前記補助負荷手段は、前記第１ＭＯＳトランジスタと同導電型の第２ＭＯＳトランジスタで構成され、該第２ＭＯＳトランジスタのゲートとソースを前記第１ＭＯＳトランジスタと共通接続し、ドレインは抵抗を介して前記出力端子に接続したことを特徴とするオーバーシュート抑制回路。
【請求項７】
請求項１から６のいずれかに記載のオーバーシュート抑制回路を用いたことを特徴とする電圧レギュレータ。
【請求項８】
請求項７記載の電圧レギュレータを用いたことを特徴とする電子機器。
【請求項９】
請求項８記載の電子機器は、携帯用電子機器、車載用電装品、家電製品のいずれかであることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧レギュレータの特性改善技術に関し、特に負荷変動や、入力変動時に発生する出力電圧のオーバーシュートを抑制するオーバーシュート抑制回路および該オーバーシュート抑制回路を用いた電圧レギュレータならびに電子機器に関する。
【背景技術】
【０００２】
ＭＯＳトランジスタを用いた電圧レギュレータは、小型・低消費電力のため従来から広く用いられている。このような電圧レギュレータにおいては、出力電流を大きくした場合には、大きな出力トランジスタを使用することになるが、大きなトランジスタはその面積に比例してゲート容量も大きくなる。
【０００３】
大きなゲート容量を持った出力トランジスタを、従来の低消費電流の誤差増幅回路で駆動すると、出力トランジスタのゲート容量を充放電するために時間が掛かり、出力応答特性が悪化する。誤差増幅回路のバイアス電流を増やせば、出力応答特性を改善することはできるが、それでは低消費電力という長所が失われてしまう。
【０００４】
図５は、特開２００５−１６５６０４号公報に開示されている電圧レギュレータのオーバーシュート改善回路（オーバーシュート回復回路）である。
【０００５】
同図に示す従来のオーバーシュート改善回路は、コンパレータＣＭＰ、抵抗Ｒ１１からＲ１４、コンデンサＣ１１、ダイオードＤ１１、およびスイッチ手段ＳＷ１１で構成されており、電圧レギュレータ１０の出力端子Ｖoutの後に配置されている。
【０００６】
抵抗Ｒ１１とコンデンサＣ１１および抵抗Ｒ１２とＲ１３は、それぞれ直列接続され、電圧レギュレータ１０の出力端子Ｖoutと接地間に接続されている。抵抗Ｒ１１とコンデンサＣ１１の接続ノードは、コンパレータＣＭＰの非反転入力に、抵抗Ｒ１２とＲ１３の接続ノードはコンパレータＣＭＰの反転入力に接続されている。また、コンパレータＣＭＰの出力は、抵抗Ｒ１４とダイオードＤ１１およびスイッチ手段ＳＷ１１を介して出力端子Ｖoに接続さている。
【０００７】
このような構成を有する電圧レギュレータのオーバーシュート改善回路は、通常動作時は、スイッチ手段ＳＷ１１はオンしている。また、コンデンサＣ１１の電圧は出力電圧Ｖoと同じ電圧まで充電されている。抵抗Ｒ１２とＲ１３の接続ノードの電圧は出力電圧Ｖoより低いので、コンパレータＣＭＰの出力はハイレベルとなり、出力電圧Ｖoには影響を与えない。
【０００８】
出力電圧Ｖoにオーバーシュートが発生すると、抵抗Ｒ１２とＲ１３の接続ノードの電圧は直ぐ上昇するが、抵抗Ｒ１１とコンデンサＣ１１の接続ノードの電圧はコンデンサＣ１１の充電に時間が掛かるため、直ぐには上昇しない。そのため、オーバーシュートの発生により抵抗Ｒ１２とＲ１３の接続ノードの電圧が抵抗Ｒ１１とコンデンサＣ１１の接続ノードの電圧以上になると、コンパレータＣＭＰの出力は反転し、ローレベルとなる。
【０００９】
コンパレータＣＭＰの出力がローレベルになると、出力端子Ｖoからスイッチ手段ＳＷ１１、ダイオードＤ１１、抵抗Ｒ１４を介して電流が流れるため、出力電流を増やしてオーバーシュートを抑制する。
【００１０】
なお、スイッチ手段ＳＷ１１は、コンデンサＣ１１に出力電圧Ｖoと同じ電圧が充電されるまではオフして、オーバーシュート改善回路の出力が出力電圧Ｖoに影響しないようにしている。
【００１１】
【特許文献１】特開２００５−１６５６０４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記特許文献１に開示された従来のオーバーシュート改善回路は、コンパレータＣＭＰなど、オーバーシュート改善回路に多くのパーツを必要とし、またこれらの回路を動作させるための余分の電力も必要である。さらに図示されていないが、スイッチ手段ＳＷ１１を制御するための制御回路も必要である。
【００１３】
その結果、ＭＯＳトランジスタを用いた電圧レギュレータの特長である小型・低消費電力が達成できなくなってしまうという問題がある。
【００１４】
本発明は、上述した実情を考慮してなされたものであって、コンパレータを使用することなく、僅かの部品を追加するだけで小型・低消費電力を維持しつつオーバーシュートの改善が可能なオーバーシュート抑制回路および該オーバーシュート抑制回路を用いた電圧レギュレータならびに電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明は、上記目的を達成するために、次のような構成を採用したものである。
ａ）本発明は、基準電圧と出力電圧もしくは該出力電圧に比例した電圧の差を増幅する誤差増幅回路と、該誤差増幅回路の出力により制御され、入力端子と出力端子間に接続された出力トランジスタと、前記誤差増幅回路にバイアス電流を供給するバイアス電流供給手段を備え、前記出力電圧のオーバーシュートを抑制するオーバーシュート抑制回路において、前記バイアス電流供給手段に並列に接続され、前記バイアス電流を増加させる補助バイアス電流供給手段と、前記出力端子に所定の負荷を接続する補助負荷手段をさらに備え、前記出力電圧が定常状態から所定の電圧上昇した場合に、前記補助バイアス電流供給手段と前記補助負荷手段を動作するようにしたことを特徴とする。
【００１６】
ｂ）また本発明は、上記において、前記補助バイアス電流供給手段は、前記バイアス電流供給手段に並列に接続された第１ＭＯＳトランジスタと、該第１ＭＯＳトランジスタのゲート電圧を設定するゲート電圧設定手段を備え、前記出力端子と前記第１ＭＯＳトランジスタのゲートをコンデンサを介して接続したことを特徴とする。
【００１７】
ｃ）また本発明は、上記において、前記ゲート電圧設定手段は、前記第１ＭＯＳトランジスタのゲート−ソース間に接続した固定抵抗で構成し、該固定抵抗に流れる電流による電圧降下をゲート電圧としたことを特徴とする。
【００１８】
ｄ）また本発明は、上記において、前記ゲート電圧設定手段は、前記出力電圧を複数の抵抗で分圧した分圧電圧をゲート電圧としたことを特徴とする。
【００１９】
ｅ）また本発明は、上記において、前記補助バイアス電流供給手段は、前記バイアス電流供給手段に並列に接続された第１ＭＯＳトランジスタと、該第１ＭＯＳトランジスタのゲート電圧を設定するゲート電圧設定手段を備え、該ゲート電圧設定手段は、前記出力電圧を複数の抵抗で分圧した分圧電圧を前記第１ＭＯＳトランジスタのゲート電圧としたことを特徴とする。
【００２０】
ｆ）また本発明は、上記において、前記補助負荷手段は、前記第１ＭＯＳトランジスタと同導電型の第２ＭＯＳトランジスタで構成され、該第２ＭＯＳトランジスタのゲートとソースを前記第１ＭＯＳトランジスタと共通接続し、ドレインは抵抗を介して前記出力端子に接続したことを特徴とする。
【００２１】
ｇ）また本発明は、上記のオーバーシュート抑制回路を用いた電圧レギュレータ、該電圧レギュレータを用いた電子機器、例えば、携帯用電子機器、車載用電装品、家電製品のいずれかである。
【発明の効果】
【００２２】
本発明によれば、オーバーシュートが発生した場合だけ、誤差増幅回路のバイアス電流を増加させ、さらに出力端子に補助負荷を接続するようにしたので、消費電流の増加を抑えることが可能となった。
【００２３】
また、補助バイアス電流生成と補助負荷接続にそれぞれ同導電型のＭＯＳトランジスタを用い、ゲート電圧設定回路を数本の抵抗と１つのコンデンサで構成したので、回路規模の増加も抑えることができ、低消費電流と小型化を達成することが可能となった。
【００２４】
次に、各請求項の毎の効果を記す。
ａ）本発明は、基準電圧と出力電圧もしくは該出力電圧に比例した電圧の差を増幅する誤差増幅回路と、該誤差増幅回路の出力により制御され、入力端子と出力端子間に接続された出力トランジスタと、前記誤差増幅回路にバイアス電流を供給するバイアス電流供給手段備えた電圧レギュレータにおいて、前記バイアス電流供給手段に並列に接続され、前記バイアス電流を増加させる補助バイアス電流供給手段と、前記出力端子に所定の負荷を接続する補助負荷手段をさらに備え、前記出力電圧が定常状態から所定の電圧だけ上昇した場合に、前記補助バイアス電流供給手段と、前記補助負荷手段を動作するようにしたので、消費電流の増加を少なくすることができる。
【００２５】
ｂ）また本発明は、前記補助バイアス電流供給手段は、前記バイアス電流供給手段に並列に接続された第１ＭＯＳトランジスタと、該第１ＭＯＳトランジスタのゲート電圧を設定するゲート電圧設定手段を備え、前記出力端子と前記第１ＭＯＳトランジスタのゲートをコンデンサで接続したので、追加する部品が少なく小型化が可能である。
【００２６】
ｃ）また本発明は、前記ゲート電圧設定手段は、前記第１ＭＯＳトランジスタのゲート−ソース間に接続した固定抵抗で構成し、該固定抵抗に流れる電流による電圧降下をゲート電圧としたので、使用部品が少なく小型化が可能である。
【００２７】
ｄ）また本発明は、前記ゲート電圧設定手段は、前記出力電圧を複数の抵抗で分圧した分圧電圧をゲート電圧としたので、オーバーシュート抑制回路が動作を始めるオーバー電圧を任意に設定できるようになった。
【００２８】
ｅ）また本発明は、前記補助バイアス電流供給手段は、前記バイアス電流供給手段に並列に接続された第１ＭＯＳトランジスタと、該第１ＭＯＳトランジスタのゲート電圧を設定するゲート電圧設定手段を備え、該ゲート電圧設定手段は、前記出力電圧を複数の抵抗で分圧した分圧電圧を前記第１ＭＯＳトランジスタのゲート電圧としたので、追加する部品が少なく小型化が可能である。
【００２９】
ｆ）また本発明は、前記補助負荷手段は、前記第１ＭＯＳトランジスタと同導電型の第２ＭＯＳトランジスタで構成され、該第２ＭＯＳトランジスタのゲートとソースを前記第１ＭＯＳトランジスタと共通接続し、ドレインは抵抗を介して前記出力端子に接続したので、消費電流の増加が少なく、さらに追加する部品も少なくすることができる。
【００３０】
ｇ）また本発明は、消費電流の増加が少なく、さらに追加する部品も少ないオーバーシュートが改善された電圧レギュレータ、電子機器を実現することができる。
【発明を実施するための最良の形態】
【００３１】
以下、図面を参照して、本発明の実施形態を詳細に説明する。
図１は、本発明の第１の実施例に係るオーバーシュート抑制回路を用いた電圧レギュレータを示す回路図である。
【００３２】
本発明に係るオーバーシュート抑制回路を備えた電圧レギュレータ１０は、同図に示すように、基準電圧発生回路１１、誤差増幅回路を構成しているＰＭＯＳトランジスタＰ１からＰ３とＮＭＯＳトランジスタＮ１からＮ６、ＰＭＯＳトランジスタを用いた出力トランジスタＰ４、抵抗Ｒ１からＲ３、およびコンデンサＣ１で構成され、入力端子Ｖbatと出力端子Ｖoutを備えている。入力端子Ｖbatには図示しないが入力電源が接続されている。また、出力端子Ｖoutには負荷２０が接続されている。
【００３３】
ＮＭＯＳトランジスタＮ１とＮ２は差動増幅回路の差動入力トランジスタである。ＮＭＯＳトランジスタＮ１のゲートには基準電圧発生回路１１で生成された基準電圧Ｖrefが印加され、ＮＭＯＳトランジスタＮ２のゲートは出力端子Ｖoutが接続され、出力電圧Ｖoが印加されている。
【００３４】
ＮＭＯＳトランジスタＮ１とＮ２のソースは共通接続され、ＮＭＯＳトランジスタＮ３のドレインに接続されている。ＮＭＯＳトランジスタＮ３のソースは接地されており、ＮＭＯＳトランジスタＮ３のゲートには基準電圧Ｖrefが印加されているので、ＮＭＯＳトランジスタＮ３のドレイン電流は定電流となり、差動増幅回路のバイアス電流源となっている。
【００３５】
ＮＭＯＳトランジスタＮ１とＮ２のドレインはそれぞれＰＭＯＳトランジスタＰ１とＰ２のドレインに接続されている。ＰＭＯＳトランジスタＰ１とＰ２のソースは入力端子Ｖbatに接続され、さらにＰＭＯＳトランジスタＰ１とＰ２のゲートは共通接続されてＰＭＯＳトランジスタＰ１のドレインに接続されているので、ＰＭＯＳトランジスタＰ１とＰ２はカレントミラー回路を構成しており、差動入力トランジスタＮ１とＮ２の負荷となっている。
【００３６】
差動増幅回路の出力はＮＭＯＳトランジスタＮ２のドレインから出力される。ＮＭＯＳトランジスタＮ２のドレインはＰＭＯＳトランジスタＰ３のゲートに接続されている。ＰＭＯＳトランジスタＰ３のソースは入力端子Ｖbatに、ＰＭＯＳトランジスタＰ３のドレインはＮＭＯＳトランジスタＮ６のドレインに接続されている。ＮＭＯＳトランジスタＮ６のソースは接地されており、ＮＭＯＳトランジスタＮ６のゲートには基準電圧Ｖrefが印加されているので、ＮＭＯＳトランジスタＮ６のドレイン電流は定電流となり、ＰＭＯＳトランジスタＰ３の定電流負荷となっている。
【００３７】
ＰＭＯＳトランジスタＰ３のドレインは、さらに出力トランジスタＰ４のゲートに接続されている。出力トランジスタＰ４のソースは入力端子Ｖbatに接続されている。またドレインは直列抵抗Ｒ１とＲ２を介して接地されると共に、出力端子Ｖoutに接続されている。
【００３８】
ＮＭＯＳトランジスタＮ４は、差動増幅回路のバイアス電流源であるＮＭＯＳトランジスタＮ３と並列に接続されている。ＮＭＯＳトランジスタＮ４のゲートは抵抗Ｒ３を介して接地されている。またコンデンサＣ１を介して出力端子Ｖoutに接続されている。
【００３９】
ＮＭＯＳトランジスタＮ５のソースは接地され、ゲートはＮＭＯＳトランジスタＮ４のゲートに接続されている。さらにドレインは直列抵抗Ｒ１とＲ２の接続ノードに接続されている。
【００４０】
出力電圧Ｖoが定常状態の場合は、コンデンサＣ１は出力電圧Ｖoと同じ電圧に充電されているので、ＮＭＯＳトランジスタＮ４とＮ５のゲート電圧は０Ｖである。今、出力電圧Ｖoが何らかの条件で急速に上昇し、その上昇電圧がＮＭＯＳトランジスタＮ４とＮ５のゲート閾値電圧を超えるとＮＭＯＳトランジスタＮ４とＮ５がオンとなる。ＮＭＯＳトランジスタＮ４がオンするとＮＭＯＳトランジスタＮ４にドレイン電流が流れる。この電流はＮＭＯＳトランジスタＮ３で生成されている定電流のバイアス電流に加算されて差動増幅回路のバイアス電流を増加させる。
【００４１】
出力電圧Ｖoが上昇するとＮＭＯＳトランジスタＮ２のドレイン電圧が低下する。このときバイアス電流が増加しているので、ＮＭＯＳトランジスタＮ２のドレイン電流も増加しており、ＮＭＯＳトランジスタＮ２のドレインに接続されているＰＭＯＳトランジスタＰ３のゲート容量を急速に充電することができ、バイアス電流がＮＭＯＳトランジスタＮ３だけの場合に比べＰＭＯＳトランジスタＰ３を素早くオンすることができる。
【００４２】
その結果、出力トランジスタＭ１のゲート電圧を素早く上昇させることができ、出力トランジスタＭ１のオン抵抗を素早く大きくすることができるので、入力端子Ｖbatから供給される電流を素早く抑制することができオーバーシュートを抑制することができる。
【００４３】
また、ＮＭＯＳトランジスタＮ５がオンすると、出力端子Ｖoutから接地電位に抵抗Ｒ１とＮＭＯＳトランジスタＮ５を介して電流が流れるため、図示しない出力コンデンサに蓄えられていた電荷を速やかに放電することができ、オーバーシュートを速やかに回復させることができる。
【００４４】
図２は、本発明の第２の実施例に係るオーバーシュート抑制回路を用いた電圧レギュレータの回路図である。図１と異なる所は、抵抗Ｒ２の一端が接地への接続されていたのを、抵抗Ｒ３を除去し、かつ、抵抗Ｒ２の一端を、接地接続される抵抗Ｒ３に接続するとともにＮＭＯＳトランジスタＮ４のゲートにも接続するように変えた点である。
【００４５】
この結果、出力電圧Ｖoが定常状態の場合には、ＮＭＯＳトランジスタＮ４とＮ５のゲートには出力電圧Ｖoを直列抵抗Ｒ１＋Ｒ２とＲ３で分圧した分圧電圧が印加されることになる。分圧電圧をＮＭＯＳトランジスタＮ４とＮ５のゲート閾値電圧より低くし、さらに、ＮＭＯＳトランジスタＮ４とＮ５のゲート閾値電圧と分圧電圧との差電圧を、抑制したいオーバーシュート電圧に設定することでオーバーシュート抑制回路が動作するオーバーシュート電圧を簡単に設定することができるようになった。
【００４６】
図３は、本発明の第３の実施例に係るオーバーシュート抑制回路を用いた電圧レギュレータの回路図である。第２の実施例を示す図２と異なる点は、コンデンサＣ１を取り除いた点である。
【００４７】
第１の実施例と第２の実施例では、出力電圧Ｖoの交流成分だけをコンデンサＣ１を介して検出していたため急峻なオーバーシュートの場合しか検出できず、ゆっくりと出力電圧Ｖoが上昇するような場合は大きなオーバーシュートがあっても抑制できなかった。
【００４８】
しかし、図３に示す第３の実施例ではコンデンサＣ１を介さず直接出力電圧を分圧した電圧をＮＭＯＳトランジスタＮ４とＮ５のゲートに印加しているので、ゆっくりと出力電圧Ｖoが上昇するようなオーバーシュートにも対処できる。
【００４９】
さらに、第２と第３の実施例では、通常状態におけるＮＭＯＳトランジスタＮ４とＮ５のゲートバイアス電圧を、少なくともＮＭＯＳトランジスタＮ５のドレイン電流が僅かに流れるように設定しておくことで、高温時に出力トランジスタＰ４のリーク電流が増加した場合でも、ＮＭＯＳトランジスタＮ５のドレイン電流によりリーク電流がキャンセルされて、出力電圧Ｖoの浮き上がりを防止することができる。
【００５０】
本発明では、オーバーシュートが発生した場合のみ、差動増幅回路のバイアス電流を増加させ、出力端子Ｖoutに補助負荷である抵抗Ｒ１を接続するようにしたので、消費電流の増加を極めて少なくできた。さらにＮＭＯＳトランジスタＮ４とＮ５、および１、２個の抵抗、コンデンサを追加するだけでよく回路規模の増加も抑えることができた。
【００５１】
上述したオーバーシュート抑制回路は、電圧レギュレータ（ボルテージレギュレータ）、携帯電話などの携帯用電子機器、車載用電装品、各種家電製品などの様々な電子機器に組み込むことにより、小型・低消費電力を維持しつつオーバーシュートの改善が可能な電子機器を実現できる。
【００５２】
上述したように、本発明に係るオーバーシュート抑制回路は様々な分野の電気製品に利用できるが、一例として特開２００５−１７５４３９号公報に開示されたハイブリッド自動車に本発明に係るオーバーシュート抑制回路を用いたボルテージレギュレータを適用した実施例を以下に示す。
【００５３】
図４は、本発明に係るオーバーシュート抑制回路を用いたボルテージレギュレータを用いたハイブリッド自動車の実施例を示す図である。
【００５４】
本実施例に係るハイブリッド自動車１００は、同図に示すように、バッテリ１１０と、本発明に係るオーバーシュート抑制回路を用いたボルテージレギュレータ１２０と、動力出力装置１３０と、ディファレンシャルギア（ＤＧ：Differential Gear）１４０と、前輪１５０Ｌ，１５０Ｒと、後輪１６０Ｌ，１６０Ｒと、フロントシート１７０Ｌ，１７０Ｒと、リアシート１８０と、ダッシュボード１９０を備える（基本的な動作については特開２００５−１７５４３９号公報参照）。
【００５５】
バッテリ１１０は、給電ケーブルによってボルテージレギュレータ１２０と電気的に接続され、直流電圧をボルテージレギュレータ１２０へ供給するとともに、ボルテージレギュレータ１２０からの直流電圧によって充電される。ボルテージレギュレータ１２０は、給電ケーブルによって動力出力装置１３０と電気的に接続され、動力出力装置１３０はＤＧ１４０と連結されている。
【００５６】
ボルテージレギュレータ１２０は、バッテリ１１０からの直流電圧を昇圧し、その昇圧した直流電圧を交流電圧に変換して動力出力装置１３０に含まれる２つのモータジェネレータＭＧ１、ＭＧ２を駆動制御し、また、動力出力装置１３０に含まれるモータジェネレータが発電した交流電圧を直流電圧に変換してバッテリ１１０を充電する。
【００５７】
ボルテージレギュレータ１２０は本発明に係るオーバーシュート抑制回路を用いたボルテージレギュレータを備えており、そのため、小型で消費電力の削減が可能で、かつオーバーシュートを改善して安定した動作を行なわせることができる。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１の実施例を示す電圧レギュレータの回路図である。
【図２】本発明の第２の実施例を示す電圧レギュレータの回路図である。
【図３】本発明の第３の実施例を示す電圧レギュレータの回路図である。
【図４】本発明に係る過熱保護機能をハイブリッド自動車に適用した実施例を示す図である。
【図５】従来技術を説明するためのオーバーシュート抑制回路図である。
【符号の説明】
【００５９】
１０：電圧レギュレータ
１１：基準電圧発生回路
２０：負荷
Ｐ１〜Ｐ４：ＰＭＯＳトランジスタ
Ｎ１〜Ｎ６：ＮＭＯＳトランジスタ
Ｐ４：出力トランジスタ
Ｒ１〜Ｒ３，Ｒ１１〜Ｒ１４：抵抗
Ｃ１，Ｃ１１：コンデンサ
ＣＭＰ：コンパレータ
ＳＷ１１：スイッチ手段
【図１】
2009053783.tif 000003
【図２】
2009053783.tif 000004
【図３】
2009053783.tif 000005
【図４】
2009053783.tif 000006
【図５】
2009053783.tif 000007