(57)【要約】【課題】サブトレンチの形成による半導体装置の特性の低下を容易に抑止することができる半導体装置の製造方法を提供する。【解決手段】半導体の表面の一部を反応性イオンエッチングにより除去することによって半導体に溝を形成する反応性イオンエッチング工程と、溝の底面に対して０°より大きく４５°以下の角度に傾斜した方向からイオンビームを照射することによって溝の底面の一部を除去する低角度イオンミリング工程とを含む半導体装置の製造方法である。【選択図】図６
2009170456.tif 000002
【特許請求の範囲】
【請求項１】
半導体の表面の一部を反応性イオンエッチングにより除去することによって前記半導体に溝を形成する反応性イオンエッチング工程と、
前記溝の底面に対して０°より大きく４５°以下の角度に傾斜した方向からイオンビームを照射することによって前記溝の底面の一部を除去する低角度イオンミリング工程と、を含む、半導体装置の製造方法。
【請求項２】
前記低角度イオンミリング工程の後に、前記溝の底面に対して４５°よりも大きく９０°以下の角度に傾斜した方向からイオンビームを照射する高角度イオンミリング工程を含むことを特徴とする、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記反応性イオンエッチング工程により形成された前記溝のアスペクト比が１以下であることを特徴とする、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記イオンビームは、アルゴンのイオンビームであることを特徴とする、請求項１から３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記半導体は炭化珪素であることを特徴とする、請求項１から４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記半導体装置はＵＭＯＳＦＥＴであることを特徴とする、請求項１から５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記溝に前記ＵＭＯＳＦＥＴのトレンチゲート部が形成されることを特徴とする、請求項１から６のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に、サブトレンチの形成による半導体装置の特性の低下を容易に抑止することができる半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、低消費電力等の観点から、炭化珪素（ＳｉＣ）のようなワイドバンドギャップ半導体を用いたパワーデバイス等の半導体装置が注目を集めており、その中でもノーマリオフ特性を有するＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が様々な機関で研究されている。
【０００３】
現在、ＭＯＳＦＥＴはＤｉＭＯＳＦＥＴ（Double-Implanted MOSFET）が主流であるが、最もオン抵抗を低減することができるという点では半導体に形成された溝部分がトレンチゲート部となるＵＭＯＳＦＥＴ（トレンチゲートＭＯＳＦＥＴ）が優れている。
【０００４】
しかしながら、ＵＭＯＳＦＥＴは、このトレンチゲート部となる溝部分の形成にばらつきが生じるために研究報告が少ないという実態がある。
【０００５】
以下、図１１〜図１６の模式的断面図を参照して、従来のＵＭＯＳＦＥＴの製造方法について説明する。
【０００６】
まず、図１１に示すように、たとえばｎ型炭化珪素基板１０１を用意する。次に、図１２に示すように、ｎ型炭化珪素基板１０１の表面上にｎ-型の炭化珪素結晶をエピタキシャル成長させてｎ-型炭化珪素結晶層１０２を形成する。ここで、ｎ-型炭化珪素結晶層１０２のｎ型不純物濃度は、ｎ型炭化珪素基板１０１のｎ型不純物濃度よりも低く設定されている。
【０００７】
次に、図１３に示すように、ｎ-型炭化珪素結晶層１０２の表面上にｐ型の炭化珪素結晶をエピタキシャル成長させてｐ型炭化珪素結晶層１０３を形成する。
【０００８】
次に、図１４に示すように、ｐ型炭化珪素結晶層１０３の表面上にｎ型の炭化珪素結晶をエピタキシャル成長させてｎ型炭化珪素結晶層１０４を形成する。ここで、ｎ型炭化珪素結晶層１０４のｎ型不純物濃度は、ｎ-型炭化珪素結晶層１０２のｎ型不純物濃度よりも高く設定されている。
【０００９】
その後、図１５に示すように、反応性イオンエッチング（ＲＩＥ；Reactive Ion Etching）によってｎ-型炭化珪素結晶層１０２、ｐ型炭化珪素結晶層１０３およびｎ型炭化珪素結晶層１０４の一部を除去することによってｎ-型炭化珪素結晶層１０２の表面を露出させて溝１１０を形成する。ここで、溝１１０には、溝１１０の側壁の付け根部分に溝１１０よりも浅い溝であるサブトレンチ１０９が形成される。
【００１０】
そして、図１６に示すように、この溝１１０を埋めるようにしてゲート絶縁膜１０５を形成するとともに、ゲート絶縁膜１０５上にゲート電極１０６を形成する。また、ｎ型炭化珪素結晶層１０４の表面上にソース電極１０７を形成し、ｎ型炭化珪素基板１０１の裏面上にドレイン電極１０８を形成する。以上により、ＵＭＯＳＦＥＴが完成する。
【００１１】
しかしながら、上記のようにして作製された従来のＵＭＯＳＦＥＴにおいては、サブトレンチ１０９の部分に電界集中が生じて絶縁破壊することがあるため、ＵＭＯＳＦＥＴの高耐圧特性が損なわれてしまうといった問題があった。
【００１２】
また、図１７〜図１９に、炭化珪素基板の表面の一部を反応性イオンエッチングにより除去する実験の一例を図解する。
【００１３】
まず、図１７の模式的断面図に示すように、炭化珪素基板２０１の表面の一部にレジスト２０２を形成する。
【００１４】
次に、図１８の模式的断面図に示すように、炭化珪素基板２０１の表面一部を反応性イオンエッチングにより除去する。このとき、レジスト２０２により保護されている炭化珪素基板２０１の部分の周縁にはサブトレンチ２０３が形成されている。
【００１５】
図１９に、上記の実験で形成されたサブトレンチのＳＥＭ（Scanning Electron Microscope）写真を示す。図１９に示すように、サブトレンチは、レジストにより保護されている炭化珪素基板の部分の周縁を取り囲むようにして形成されている。
【特許文献１】特開２００７−２４２９４３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
上述したように、従来のＵＭＯＳＦＥＴの作製においては、トレンチゲート部となる溝部分にサブトレンチが形成されてしまうため、ＵＭＯＳＦＥＴの高耐圧特性が損なわれてしまうといった問題があった。
【００１７】
溝形成時における反応性イオンエッチングの条件をサブトレンチが形成されないような条件に変更することによりサブトレンチの形成を防止することも考えられるが、サブトレンチの形成を完全に防止することができる条件を見い出すのは非常に困難である。
【００１８】
そこで、本発明の目的は、サブトレンチの形成による半導体装置の特性の低下を容易に抑止することができる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１９】
本発明は、半導体の表面の一部を反応性イオンエッチングにより除去することによって半導体に溝を形成する反応性イオンエッチング工程と、溝の底面に対して０°より大きく４５°以下の角度に傾斜した方向からイオンビームを照射することによって溝の底面の一部を除去する低角度イオンミリング工程とを含む半導体装置の製造方法である。このような構成とすることにより、サブトレンチの形成による半導体装置の特性の低下を容易に抑止することができる。
【００２０】
ここで、本発明の半導体装置の製造方法においては、低角度イオンミリング工程の後に、溝の底面に対して４５°よりも大きく９０°以下の角度に傾斜した方向からイオンビームを照射する高角度イオンミリング工程を含むことが好ましい。この場合には、サブトレンチの形成による半導体装置の特性の低下をさらに安定して抑止することができる。
【００２１】
また、本発明の半導体装置の製造方法においては、反応性イオンエッチング工程により形成された溝のアスペクト比が１以下であることが好ましい。この場合には、溝の側壁と底面との為す角度が９０°以下である好適な溝を形成することができる。
【００２２】
また、本発明の半導体装置の製造方法においては、イオンビームが、アルゴンのイオンビームであることが好ましい。この場合には、簡便かつ効率的に低角度イオンミリング工程および／または高角度イオンミリング工程を実施することができる。
【００２３】
また、本発明の半導体装置の製造方法において、半導体は炭化珪素であることが好ましい。この場合には、高耐圧かつ低損失で、耐熱性および耐環境性に優れた半導体装置を製造することができる。
【００２４】
また、本発明の半導体装置の製造方法において、半導体装置はＵＭＯＳＦＥＴであることが好ましい。この場合には、ノーマリオフ特性を有し、オン抵抗の低いＵＭＯＳＦＥＴを作製することができる。
【００２５】
また、本発明の半導体装置の製造方法において、溝にＵＭＯＳＦＥＴのトレンチゲート部が形成されることが好ましい。この場合には、高性能なＵＭＯＳＦＥＴを作製することができる。
【００２６】
なお、本発明において、反応性イオンエッチングとは、イオンによるスパッタリングとエッチングガスの化学反応とを利用してエッチングを実施する操作のことをいう。
【００２７】
また、本発明において、イオンミリングとは、イオンを衝突させることによって物理的にエッチングを実施する操作のことをいう。
【００２８】
また、本発明において、ＵＭＯＳＦＥＴとは、半導体の一部に溝が形成されており、その溝部分にゲート部が設けられたＭＯＳＦＥＴのことをいう。
【００２９】
さらに、本発明において、トレンチゲート部とは、半導体に形成された溝の少なくとも一部に設けられたゲート部のことをいう。
【発明の効果】
【００３０】
本発明によれば、サブトレンチの形成による半導体装置の特性の低下を容易に抑止することができる半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
【００３２】
（実施の形態１）
まず、図１の模式的断面図に示すように、たとえばｎ型炭化珪素基板１を用意する。次に、図２の模式的断面図に示すように、ｎ型炭化珪素基板１の表面上にｎ-型の炭化珪素結晶をエピタキシャル成長させてｎ-型炭化珪素結晶層２を形成する。ここで、ｎ-型炭化珪素結晶層２のｎ型不純物濃度は、ｎ型炭化珪素基板１のｎ型不純物濃度よりも低く設定されている。
【００３３】
次に、図３の模式的断面図に示すように、ｎ-型炭化珪素結晶層２の表面上にｐ型の炭化珪素結晶をエピタキシャル成長させてｐ型炭化珪素結晶層３を形成する。
【００３４】
次に、図４の模式的断面図に示すように、ｐ型炭化珪素結晶層３の表面上にｎ型の炭化珪素結晶をエピタキシャル成長させてｎ型炭化珪素結晶層４を形成する。ここで、ｎ型炭化珪素結晶層４のｎ型不純物濃度は、ｎ-型炭化珪素結晶層２のｎ型不純物濃度よりも高く設定されている。
【００３５】
その後、図５の模式的断面図に示すように、反応性イオンエッチング（ＲＩＥ；Reactive Ion Etching）によってｎ-型炭化珪素結晶層２、ｐ型炭化珪素結晶層３およびｎ型炭化珪素結晶層４の一部を除去することによってｎ-型炭化珪素結晶層２の表面を露出させて溝５を形成する（反応性イオンエッチング工程）。
【００３６】
これにより、溝５には、溝５の側壁（この例では、ｎ-型炭化珪素結晶層２、ｐ型炭化珪素結晶層３およびｎ型炭化珪素結晶層４の側面）の付け根部分に溝５よりも浅い溝であるサブトレンチ９が形成される。ここまでの工程は、上記の背景技術の欄で説明した図１１〜図１５に示す工程と同様である。
【００３７】
ここで、反応性イオンエッチング工程後の溝５のアスペクト比（反応性イオンエッチング工程後の溝５の底面５ａの幅ｄ／反応性イオンエッチング工程後の溝５の深さｈ）は１以下であることが好ましく、０．８以下であることがより好ましい。反応性イオンエッチング工程後の溝５のアスペクト比を１以下とした場合、特に０．８以下とした場合には、溝５の側壁と底面５ａとの為す角度が９０°以下である好適な溝５を形成することができる傾向にある。
【００３８】
次に、図６の模式的拡大断面図に示すように、溝５の底面５ａに対して０°より大きく４５°以下の角度αに傾斜した方向からイオンビーム１０を照射することによって溝５の底面５ａの一部を除去する（低角度イオンミリング工程）。これにより、溝５の底面５ａが削られ、削られた溝５の底面５ａを構成するｎ型炭化珪素結晶層４によって図７の模式的拡大断面図に示すようにサブトレンチ９が埋められることになる。
【００３９】
なお、溝５の底面５ａに対して傾斜しない方向（角度α＝０°）からイオンビーム１０を入射した場合には溝５の底面５ａを削ることができず、溝５の底面５ａに対して４５°よりも大きい角度に傾斜した方向からイオンビーム１０を入射した場合には溝５の底面５ａが多く削られすぎて溝５の側壁（この例では、ｎ-型炭化珪素結晶層２、ｐ型炭化珪素結晶層３およびｎ型炭化珪素結晶層４の側面）に付着してしまう。
【００４０】
ここで、低角度イオンミリング工程において照射されるイオンビーム１０としてはアルゴンのイオンビームであることが好ましい。低角度イオンミリング工程においてアルゴンのイオンビームを照射した場合には、簡便かつ効率的に低角度イオンミリング工程を実施することが可能となる。
【００４１】
また、低角度イオンミリング工程において照射されるイオンビーム１０の溝５の底面５ａに対する入射角度αは、１０°以上４５°以下であることが好ましく、２０°以上４０°以下であることがより好ましい。低角度イオンミリング工程において照射されるイオンビーム１０の溝５の底面５ａに対する入射角度αが１０°以上４５°以下である場合、特に２０°以上４０°以下である場合には、効率的にサブトレンチ９を埋めることが可能となる傾向にある。
【００４２】
また、低角度イオンミリング工程においては、ｎ型炭化珪素基板１を回転させずに、イオンビーム１０の入射方向（図６の矢印の方向）に対してサブトレンチ９が正対するようにｎ型炭化珪素基板１を固定することが好ましい。この場合には、低角度イオンミリング工程において、サブトレンチ９を効率的に埋めることが可能となる。
【００４３】
その後、図８の模式的断面図に示すように、溝５の底面５ａ、側壁（この例では、ｎ-型炭化珪素結晶層２、ｐ型炭化珪素結晶層３およびｎ型炭化珪素結晶層４の側面）およびｎ型炭化珪素結晶層４の一部の表面を覆うようにしてゲート絶縁膜１５を形成し、ゲート絶縁膜１５上にゲート電極６を形成する。また、ｎ型炭化珪素結晶層４の表面にソース電極７を形成するとともに、ｎ型炭化珪素基板１の裏面にドレイン電極８を形成する。これにより、溝５の部分がトレンチゲート部となるＵＭＯＳＦＥＴが作製される。
【００４４】
このようにして得られたＵＭＯＳＦＥＴは、ノーマリオフ特性を有し、オン抵抗の低い半導体装置となる。
【００４５】
本発明においては、反応性イオンエッチング工程により形成された溝５の側壁の付け根部分に形成されたサブトレンチを埋めてからＵＭＯＳＦＥＴが形成される。したがって、本発明においては、従来のＵＭＯＳＦＥＴで生じていたサブトレンチへの電界集中に起因する絶縁破壊によってＵＭＯＳＦＥＴの高耐圧特性が損なわれてしまうといった問題の発生を低減することができるため、サブトレンチの形成によるＵＭＯＳＦＥＴ等の半導体装置の特性の低下を容易に抑止することができる。また、ＵＭＯＳＦＥＴのトレンチゲート部の形成に本発明を用いた場合には、より高性能なＵＭＯＳＦＥＴを得ることができる。
【００４６】
また、上記においては、半導体として炭化珪素を用いたが、炭化珪素以外の半導体を用いてもよいことは言うまでもない。本発明において、半導体としては、たとえば、窒化ガリウム、ダイヤモンド、酸化亜鉛または窒化アルミニウム等を用いることもできる。
【００４７】
なかでも、本発明においては、バンドギャップエネルギが２．５ｅＶ以上の半導体を用いることが好ましく、炭化珪素を用いることが特に好ましい。この場合には、高耐圧かつ低損失で、耐熱性および耐環境性に優れた半導体装置を製造することができる傾向にある。
【００４８】
また、上記においては、半導体装置としてＵＭＯＳＦＥＴを作製する場合について説明したが、本発明においてはＵＭＯＳＦＥＴ以外の半導体装置を作製してもよいことは言うまでもない。
【００４９】
（実施の形態２）
本実施の形態においては、上記の低角度イオンミリング工程の後に、溝の底面に対して４５°よりも大きく９０°以下の角度に傾斜した方向からイオンビームを照射する高角度イオンミリング工程を行なうことを特徴としている。
【００５０】
まず、図１に示すようにｎ型炭化珪素基板１を用意し、図２に示すようにｎ型炭化珪素基板１の表面上にｎ-型の炭化珪素結晶をエピタキシャル成長させてｎ-型炭化珪素結晶層２を形成する。
【００５１】
次に、図３に示すようにｎ-型炭化珪素結晶層２の表面上にｐ型の炭化珪素結晶をエピタキシャル成長させてｐ型炭化珪素結晶層３を形成し、図４に示すようにｐ型炭化珪素結晶層３の表面上にｎ型の炭化珪素結晶をエピタキシャル成長させてｎ型炭化珪素結晶層４を形成する。
【００５２】
その後、図５に示すように反応性イオンエッチングによってｎ-型炭化珪素結晶層２、ｐ型炭化珪素結晶層３およびｎ型炭化珪素結晶層４の一部を除去することによってｎ-型炭化珪素結晶層２の表面を露出させて溝５を形成する（反応性イオンエッチング工程）。これにより、溝５には、溝５の側壁の付け根部分に溝５よりも浅い溝であるサブトレンチ９が形成される。
【００５３】
次に、図６に示すように、溝５の底面５ａに対して０°より大きく４５°以下の角度αに傾斜した方向からイオンビーム１０を照射することによって溝５の底面５ａの一部を除去する（低角度イオンミリング工程）。これにより、溝５の底面５ａが削られ、削られた溝５の底面５ａを構成するｎ型炭化珪素結晶層４によって図７に示すようにサブトレンチ９を埋める。ここまでの工程は、実施の形態１と同様である。
【００５４】
その後、図９の模式的断面図に示すように、溝５の底面５ａに対して４５°よりも大きく９０°以下の角度βに傾斜した方向からイオンビーム１３を照射する（高角度イオンミリング工程）。
【００５５】
これにより、たとえば図１０の模式的断面図に示すように、低角度イオンミリング工程によって溝５の側壁（この例では、ｎ-型炭化珪素結晶層２、ｐ型炭化珪素結晶層３およびｎ型炭化珪素結晶層４の側面）に付着した付着物１２を除去することができる。また、イオンビーム１３の照射によって、溝５の底面５ａをエッチングにより除去して溝５の深さを深くすることによって、サブトレンチ９をそのサブトレンチ９を埋めている堆積物１１とともに除去することができる。さらには、トレンチゲート部となる溝５の部分の形状を微細に制御することもできる。
【００５６】
ここで、高角度イオンミリング工程において照射されるイオンビーム１３としてはアルゴンのイオンビームであることが好ましい。高角度イオンミリング工程においてアルゴンのイオンビームを照射した場合には、簡便かつ効率的に溝５の側壁の付着物１２およびサブトレンチ９を埋める堆積物１１を除去することができるとともに、トレンチゲート部となる溝５の部分の形状を微細に制御することができる。
【００５７】
また、高角度イオンミリング工程において照射されるイオンビーム１３の溝５の底面５ａに対する入射角度βは、４５°以上９０°以下であることが好ましく、６０°以上９０°以下であることがより好ましい。高角度イオンミリング工程において照射されるイオンビーム１３の溝５の底面５ａに対する入射角度βが４５°以上９０°以下である場合、特に６０°以上９０°以下である場合には、効率的に堆積物１１を除去することが可能となる傾向にある。
【００５８】
なお、この例においては、図９に示す付着物１２および堆積物１１は、それぞれ溝５の底面５ａを構成するｎ型炭化珪素結晶層４の削られた部分から構成されている。
【００５９】
その後は、実施の形態１と同様にして、たとえば図８に示すように、溝５の底面５ａ、側壁（この例では、ｎ-型炭化珪素結晶層２、ｐ型炭化珪素結晶層３およびｎ型炭化珪素結晶層４の側面）およびｎ型炭化珪素結晶層４の一部の表面を覆うようにしてゲート絶縁膜１５を形成し、ゲート絶縁膜１５上にゲート電極６を形成する。さらに、ｎ型炭化珪素結晶層４の表面にソース電極７を形成するとともに、ｎ型炭化珪素基板１の裏面にドレイン電極８を形成する。これにより、溝５の部分がトレンチゲート部となるＵＭＯＳＦＥＴを作製する。
【００６０】
以上のように、上記の低角度イオンミリング工程の後に、上記の高角度イオンミリング工程を行なうことによって、実施の形態１で説明した効果に加えて、溝５の側壁の付着物１２およびサブトレンチ９を埋める堆積物１１を除去することができるとともに、トレンチゲート部となる溝５の部分の形状を微細に制御することができるため、サブトレンチ９の形成による半導体装置の特性の低下をさらに安定して抑止することができるようになる。その他の説明は、実施の形態１と同様である。
【００６１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００６２】
本発明によれば、サブトレンチの形成による半導体装置の特性の低下を容易に抑止することができる半導体装置の製造方法を提供することができるため、本発明は、溝部分をトレンチゲート部とするＵＭＯＳＦＥＴの製造に好適に利用することができる可能性がある。
【図面の簡単な説明】
【００６３】
【図１】本発明の半導体装置の製造方法の一例の製造工程の一部を図解する模式的な断面図である。
【図２】本発明の半導体装置の製造方法の一例の製造工程の他の一部を図解する模式的な断面図である。
【図３】本発明の半導体装置の製造方法の一例の製造工程の他の一部を図解する模式的な断面図である。
【図４】本発明の半導体装置の製造方法の一例の製造工程の他の一部を図解する模式的な断面図である。
【図５】本発明の半導体装置の製造方法の一例の製造工程の他の一部を図解する模式的な断面図である。
【図６】本発明の半導体装置の製造方法の一例の製造工程の他の一部を図解する模式的な拡大断面図である。
【図７】本発明の半導体装置の製造方法の一例の製造工程の他の一部を図解する模式的な拡大断面図である。
【図８】本発明の半導体装置の製造方法の一例の製造工程の他の一部を図解する模式的な断面図である。
【図９】本発明の半導体装置の製造方法の他の一例の製造工程の他の一部を図解する模式的な断面図である。
【図１０】本発明の半導体装置の製造方法の他の一例の製造工程の他の一部を図解する模式的な断面図である。
【図１１】従来の半導体装置の製造方法の一例の製造工程の一部を図解する模式的な断面図である。
【図１２】従来の半導体装置の製造方法の一例の製造工程の他の一部を図解する模式的な断面図である。
【図１３】従来の半導体装置の製造方法の一例の製造工程の他の一部を図解する模式的な断面図である。
【図１４】従来の半導体装置の製造方法の一例の製造工程の他の一部を図解する模式的な断面図である。
【図１５】従来の半導体装置の製造方法の一例の製造工程の他の一部を図解する模式的な断面図である。
【図１６】従来の半導体装置の製造方法の一例の製造工程の他の一部を図解する模式的な断面図である。
【図１７】炭化珪素基板の表面の一部を反応性イオンエッチングにより除去する実験の一例の工程の一部を図解する模式的な断面図である。
【図１８】炭化珪素基板の表面の一部を反応性イオンエッチングにより除去する実験の一例の工程の他の一部を図解する模式的な断面図である。
【図１９】炭化珪素基板の表面の一部を反応性イオンエッチングにより除去する実験で形成されたサブトレンチのＳＥＭ写真である。
【符号の説明】
【００６４】
１，１０１  ｎ型炭化珪素基板、２，１０２  ｎ-型炭化珪素結晶層、３，１０３  ｐ型炭化珪素結晶層、４，１０４  ｎ型炭化珪素結晶層、５，１１０  溝、５ａ  底面、６，１０６  ゲート電極、７，１０７  ソース電極、８，１０８  ドレイン電極、１５，１０５  ゲート絶縁膜、９，１０９  サブトレンチ、１０，１３  イオンビーム、１１  堆積物、１２  付着物。
【図１】
2009170456.tif 000003
【図２】
2009170456.tif 000004
【図３】
2009170456.tif 000005
【図４】
2009170456.tif 000006
【図５】
2009170456.tif 000007
【図６】
2009170456.tif 000008
【図７】
2009170456.tif 000009
【図８】
2009170456.tif 000010
【図９】
2009170456.tif 000011
【図１０】
2009170456.tif 000012
【図１１】
2009170456.tif 000013
【図１２】
2009170456.tif 000014
【図１３】
2009170456.tif 000015
【図１４】
2009170456.tif 000016
【図１５】
2009170456.tif 000017
【図１６】
2009170456.tif 000018
【図１７】
2009170456.tif 000019
【図１８】
2009170456.tif 000020
【図１９】
2009170456.tif 000021