(57)【要約】【課題】最終段の同調回路とその手前の同調回路との間にあるカップリングコンデンサを外してもデカップリング抵抗の抵抗値の設計の自由度が確保された逓倍発振回路を提供する。【解決手段】圧電振動子を励振する発振回路１１と、前記発振回路１１の発振波形に含まれる高調波に同調する複数段の同調回路と、を備えた逓倍発振回路１０であって、最終段の同調回路１５と、前記最終段の前段の同調回路とを接続するデカップリング抵抗Ｒ１１を備えるとともに、一端を電源側に接続し、他端を前記デカップリング抵抗Ｒ１１と最終段の同調回路１５を構成するコンデンサＣ１６との接続中点に接続するインダクタＬ５を備えてなる。【選択図】図１
2009094729.tif 000002
【特許請求の範囲】
【請求項１】
圧電振動子を励振する発振回路と、前記発振回路の発振波形に含まれる高調波に同調する複数段の同調回路と、を備えた逓倍発振回路であって、
最終段の同調回路と、前記最終段の前段の同調回路とを接続するデカップリング抵抗を備えるとともに、一端を電源側に接続し、他端を前記デカップリング抵抗と最終段の同調回路を構成するコンデンサとの接続中点に接続するインダクタを備えることを特徴とする逓倍発振回路。
【請求項２】
前記コンデンサは複数のコンデンサの直列接続により構成されるとともに、前記複数のコンデンサ同士のいずれかの接続中点に出力端子を備えることを特徴とする請求項１記載の逓倍発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、部品点数を削減した圧電発振器の逓倍発振回路に関するものである。
【背景技術】
【０００２】
近年、情報通信インフラの伝送速度の向上に伴い、クロック周波数源である発振器に対する高周波化の要求が増々強くなっている。
周波数安定度の高い水晶発振器において、２００ＭＨｚ以上の高周波領域の出力を得るには、オーバートーン発振回路、逓倍発振回路、ＰＬＬ発振回路等が一般的に用いられている。
【０００３】
これらの発振回路のうち、電圧制御型発振器（以下、「ＶＣＯ」という）を用いたＰＬＬ発振回路は、所望の高周波領域にて発振するＶＣＯの出力をフィードバックし、ＶＣＯより低周波であるが周波数安定度の高い水晶発振器等の基準信号と位相比較器により位相比較を行うことにより、高周波出力の安定度を保つという機構を備えている。しかしながら、このようなＰＬＬ発振回路では、位相比較器により位相比較を行っているため、周波数追従特性が劣化するという欠点があった。
【０００４】
またオーバートーン発振回路を用いた電圧制御型水晶発振器（以下、「ＶＣＸＯ」という）の場合は、そのオーバートーン次数の二乗に比例して周波数の可変感度が劣化するため、周波数制御範囲を広くすることが困難であった。
【０００５】
そこで、周波数制御範囲を広くし、かつ良好な周波数追従特性を得ることができる発振回路として逓倍方式を用いたＶＣＸＯが提案されており、図２に示すようなものが知られている（特許文献１参照）。
図２の逓倍発振回路２０は、コルピッツ形式の発振回路２１と、この発振波形から所要の周波数に同調する同調回路２２と、更に増幅してその波形から所要の周波数を取り出す逓倍回路２３と、更に増幅してその波形から所要の周波数を取り出す逓倍回路２４と、最終段の同調回路２５により所要の周波数を所定のレベルで出力するものである。尚、同調回路２２と逓倍回路２３は、カップリングコンデンサＣ４とデカップリング抵抗Ｒ４の直列回路により接続され、逓倍回路２３と逓倍回路２４は、カップリングコンデンサＣ９により接続され、逓倍回路２４と最終段の同調回路２５はカップリングコンデンサＣ１２とデカップリング抵抗Ｒ１１の直列回路により接続されている。
【０００６】
このように構成することにより、最終段の同調回路２５をカップリングコンデンサＣ１２のみにより逓倍回路２４と結合する場合に比べて、高周波スプリアス成分に対するインピーダンスを大きくできるため、カップリングコンデンサＣ１２の静電容量を調整して、同調回路間の結合強度を調整可能であるとともに、デカップリング抵抗Ｒ１１の抵抗値を調整して、高周波領域のスプリアス特性が改善可能な逓倍発振回路２０となっている。なお、５０Ωの負荷を考慮したとき、その負荷とのインピーダンスマッチングがとれるように、最終段の同調回路２５内の配線は、マイクロストリップラインによる５０Ωの伝送線路で行っている。
【特許文献１】特開２００４−１８７０１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、昨今のデバイス機器の小型化の要求から、このような逓倍発振回路にも部品点数を削減して小型化する要求がなされている。
このことから、自己共振、及び浮遊容量の変動等により製品ごとの周波数特性にばらつきを生じさせる原因となり得るカップリングコンデンサＣ１２を外すことが検討されている。しかし、カップリングコンデンサＣ１２を外すと、電源ＶｃｃからＬ４とＲ１１を経由して最終段の同調回路にあるインダクタＬ５には直流電流が流れることになるが、この電流値はＲ１１の抵抗値でほぼ決まる。一方、Ｌ５に流せる電流値は一定量に制限されているため、Ｒ１１はＬ５に流れる電流値を考慮して決めなければならない。つまり最終段の同調回路とその前段の同調回路との結合強度およびＬ５に流れる電流値をともに考慮した上でＲ１１の抵抗値を決めなければならない。したがって、カップリングコンデンサＣ１２を外してしまうとＲ１１の抵抗値の設計範囲が制限されるため、設計の自由度が阻害されることとなる。
【０００８】
そこで本発明は上記問題に着目し、最終段の同調回路とその手前の同調回路との間にあるカップリングコンデンサを外してもデカップリング抵抗の抵抗値の設計の自由度が確保された逓倍発振回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、上述の課題を少なくとも一部を解決するためになされたものであり、以下の適用例として実現することが可能である。
【００１０】
［適用例１］圧電振動子を励振する発振回路と、前記発振回路の発振波形に含まれる高調波に同調する複数段の同調回路と、を備えた逓倍発振回路であって、最終段の同調回路と、前記最終段の前段の同調回路とを接続するデカップリング抵抗を備えるとともに、一端を電源側に接続し、他端を前記デカップリング抵抗と最終段の同調回路を構成するコンデンサとの接続中点に接続するインダクタを備えることを特徴とする逓倍発振回路。
このような構成にすることにより、最終段の同調回路と、その前段の同調回路とを接続する素子はデカップリング抵抗のみとなり、一方、最終段の同調回路を構成するインダクタは、前段の同調回路を構成し一端を電源側に接続したインダクタとほぼ同電位に配置されることになるとともに、最終段の同調回路を構成するインダクタの後段にはコンデンサが直列に接続されることとなる。これにより、最終段を構成するインダクタは大きな直流電流が流れることを回避できるため、デカップリング抵抗の値を自由に設定できる。また上記構成に係る逓倍発振回路において、高周波に着目した等価回路は最終段を構成するインダクタの電源側に接続された一端を直接接地したものと同様になるので、特許文献１に係る逓倍発振回路の周波数特性と遜色のない逓倍発振回路を実現することができる。また従来技術で用いられる最終段の同調回路とその前段の同調回路の間にあるカップリングコンデンサを必要としないので、カップリングコンデンサの自己共振、浮遊容量の変動等に起因する製品ごとの周波数特性のばらつきを回避するとともに、デカップリング抵抗の抵抗値の設計の自由度を確保しつつ部品点数を減らして回路全体の小型化を図ることができる。
【００１１】
［適用例２］前記コンデンサは複数のコンデンサの直列接続により構成されるとともに、前記複数のコンデンサ同士のいずれかの接続中点に出力端子を備えることを特徴とする適用例１記載の逓倍発振回路。
このような構成にすることにより、出力信号はコンデンサによって分圧されることになる。これにより適用例１に比べて出力レベルは低下するが、負荷変動に強くなるだけでなく、負荷の回路構成に関わらず直流成分を遮断することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
【００１３】
図１は本発明の実施形態に係る逓倍回路を備えた逓倍発振回路１０の回路図である。同図に示す逓倍発振回路１０は、圧電振動子を励振するコルピッツ形式の発振回路１１と、この発振波形から所要の周波数に同調する同調回路１２と、更に増幅してその波形から所要の周波数を取り出す逓倍回路１３と、更に増幅してその波形から所要の周波数を取り出す逓倍回路１４と、逓倍回路１４から出力されたその波形から所要の周波数に同調する同調回路１５と、最終段の同調回路１６により所要の周波数を所定のレベルで出力するものである。尚、同調回路１２と逓倍回路１３は、カップリングコンデンサＣ４とデカップリング抵抗Ｒ４の直列回路により接続され、逓倍回路１３と逓倍回路１４は、カップリングコンデンサＣ９により接続され、同調回路１５と最終段の同調回路１５はデカップリング抵抗Ｒ１１により接続されている。
【００１４】
発振回路１１は、発振用トランジスタＱ１のベースとグランドとの間に負荷容量の一部となるコンデンサＣ１とＣ２との直列回路を挿入接続し、この直列回路の接続中点と発振用トランジスタＱ１のエミッタとを接続すると共に、接続中点にエミッタ抵抗Ｒ３を接続する。更に、発振用トランジスタＱ１のベースに抵抗Ｒ１及び抵抗Ｒ２とから成るベースバイアス回路を接続すると共に、発振用トランジスタＱ１のベースとグランドとの間に圧電振動子Ｙ１を挿入接続する。
【００１５】
同調回路１２はインダクタＬ１とコンデンサＣ３の並列接続により構成され、一端を電源Ｖｃｃ側に接続し、他端を発振回路１１の発信用トランジスタＱ１のコレクタ側、およびカップリングコンデンサＣ４と接続する。
【００１６】
逓倍回路１３は、増幅用トランジスタＱ２のベースに抵抗Ｒ５及び抵抗Ｒ６とから成るベースバイアス回路を接続すると共に、エミッタとグランド間にエミッタ抵抗Ｒ７とコンデンサＣ５の並列回路を挿入接続する。また、増幅用トランジスタＱ２のコレクタにはコンデンサＣ６とインダクタＬ２との並列回路、及びコンデンサＣ８とインダクタＬ３との並列回路をコンデンサＣ７によりブリッジ結合した同調回路を接続する。
【００１７】
逓倍回路１４は、増幅用トランジスタＱ３のベースに抵抗Ｒ８及び抵抗Ｒ９とから成るベースバイアス回路を接続すると共に、エミッタとグランド間にエミッタ抵抗Ｒ１０とコンデンサＣ１０の並列回路を挿入接続する。
【００１８】
同調回路１５はインダクタＬ４とコンデンサＣ１１の並列接続により構成され、一端を電源Ｖｃｃ側に接続し、他端を逓倍回路１４の増幅用トランジスタＱ３のコレクタ側、およびデカップリング抵抗Ｒ１１と接続する。
【００１９】
最終段の同調回路１６は、デカップリング抵抗Ｒ１１とグランドＧＮＤ間にコンデンサＣ１６を直列に挿入接続し、このデカップリング抵抗Ｒ１１、コンデンサＣ１６、および出力端子ＯＵＴの接続中点にインダクタＬ５の一端を接続し、インダクタＬ５の他端を電源Ｖｃｃ側に接続し、前記接続中点とグランド間に負荷を接続するようにしたものである。
また電源ＶｃｃはバイパスコンデンサＣ１５により高周波的に接地されている。
【００２０】
本発明は、圧電振動子を励振する発振回路と、前記発振回路の発振波形に含まれる高調波に同調する複数段の同調回路と、を備えた逓倍発振回路であって、最終段の同調回路と、前記最終段の前段の同調回路とを接続するデカップリング抵抗を備えるとともに、一端を電源側に接続し、他端を前記デカップリング抵抗と最終段の同調回路を構成するコンデンサとの接続中点に接続するインダクタを備えることを特徴としている。
【００２１】
このような構成にすることにより、最終段の同調回路１６と、その前段の同調回路１５とを接続する素子はデカップリング抵抗Ｒ１１のみとなり、一方、最終段の同調回路１６を構成するインダクタＬ５は、前段の同調回路を構成し一端を電源側に接続したインダクタＬ４とほぼ同電位に配置されることになるとともに、インダクタＬ５の後段にはコンデンサＣ１６が直列に接続されることとなる。これにより、インダクタＬ５には大きな直流電流が流れることを回避できるため、デカップリング抵抗Ｒ１１の値を自由に設定できる。また上記構成に係る逓倍発振回路１０において、高周波領域ではバイパスコンデンサＣ１５が高周波的に接地する素子として機能するので、高周波に着目した逓倍発振回路１０の等価回路は、インダクタＬ５の電源Ｖｃｃ側に接続した一端を、直接接地したものと同様になる。したがって、従来技術に係る逓倍発振回路２０の周波数特性と遜色のない逓倍発振回路１０を実現することができる。また従来技術で用いられる最終段の同調回路２５の手前にあるカップリングコンデンサＣ１２を必要としないので、カップリングコンデンサＣ１２の自己共振、浮遊容量の変動等に起因する製品ごとの周波数特性のばらつきを回避するとともに、デカップリング抵抗Ｒ１１の抵抗値の設計の自由度を確保しつつ部品点数を減らして回路全体の小型化を図ることができる。なお、最終段の同調回路１６はインダクタＬ５とコンデンサＣ１６の直列回路により構成されるため、インダクタＬ５の自己インダクタンスとＬ５、コンデンサＣ１６の静電容量をＣ１６とすると、最終段の同調回路１６の共振周波数ｆ０はｆ０＝１／２π（Ｌ５・Ｃ１６）１／２となり、これから各素子の値を容易に決定することができる。
【００２２】
図３に示すように、本発明に係る逓倍発振回路１０（図１）のスプリアス特性を従来技術に係る逓倍発振回路２０（図２）のものと比較した。図３（ａ）は本発明に係る逓倍発振回路１０、図３（ｂ）は従来技術に係る逓倍発振回路２０のスプリアス特性図である。ここで、図１に示される本発明に係る逓倍発振回路１０において、デカップリング抵抗Ｒ１１の抵抗値を２４０Ωとし、インダクタＬ５の自己インダクタンスを４．７ｍＨとしている。一方、図２に示される従来技術に係る逓倍発振回路２０において、カップリング抵抗Ｃ１２の静電容量を１００ｐＦ、デカップリング抵抗Ｒ１１の抵抗値を２２０Ωとし、インダクタＬ５の自己インダクタンスを７．５ｍＨとした。なお、図３（ａ）（ｂ）に示したスプリアス特性図の横軸は０〜４ＧＨｚ（４００ＭＨｚ／ｄｉｖ）であり、縦軸は１０ｄＢ／ｄｉｖである。
【００２３】
図３（ａ）、（ｂ）を比較すると、逓倍発振周波数６２２．０８ＭＨｚ（発振周波数２０７．３６ＭＨｚ×３逓倍）より高周波側のスプリアス特性は従来技術のものと遜色のないものとなっていることがわかる。
【００２４】
上記実施形態において、負荷が直流電流を通す回路構成となっている場合には、電源ＶｃｃからインダクタＬ４、デカップリング抵抗Ｒ１１を経由して直流電流が負荷に流れることになり、負荷の回路が破壊されるおそれがある。よってこれを回避するため次のような変形例を用いる。
【００２５】
図４は本発明の逓倍発振回路の変形例の回路図である。この変形例において、発振回路１１、同調回路１２、逓倍回路１３、逓倍回路１４、同調回路１５、最終段の同調回路１６も上述と同様の配置をとっている。また、最終段の同調回路１６において、デカップリング抵抗Ｒ１１およびインダクタＬ５の配置も上述と同様である。一方、最終段の同調回路１６においてコンデンサＣ１６とグランドとの間に新たにコンデンサＣ１７を直列接続し、コンデンサＣ１６とコンデンサＣ１７との接続中点に出力端子ＯＵＴを接続している。このときコンデンサＣ１６は一つではなく複数のコンデンサを直列接続したもので構成し、そのコンデンサ同士のいずれかの接続中点に出力端子を接続してもよい。
【００２６】
すなわち、この変形例は、最終段の同調回路１６を構成するコンデンサを複数のコンデンサの直列接続により構成するとともに、前記複数のコンデンサ同士のいずれかの接続中点に出力端子ＯＵＴを備えることを特徴としている。
【００２７】
このような構成にすることにより、出力信号はコンデンサＣ１６、Ｃ１７によって分圧されることになる。なお、コンデンサＣ１６、Ｃ１７の静電容量をそれぞれＣ１６、Ｃ１７とすると、分圧比はＣ１７／（Ｃ１６＋Ｃ１７）となる。また電源Ｖｃｃからいずれの経路をたどって出力端子ＯＵＴに向かってもコンデンサＣ１６を経由するため、出力端子ＯＵＴに直流電流が流れることはない。
【００２８】
これにより変形例では、上述の実施形態に比べて出力レベルは低下するが、負荷変動に強くなるだけでなく、負荷の回路構成に関わらず直流成分を遮断して負荷が破壊されることを回避することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の逓倍発振回路の回路図である。
【図２】従来技術の逓倍発振回路の回路図である。
【図３】本発明および従来技術の逓倍発振回路のスプリアス特性図である。
【図４】本発明の逓倍発振回路の変形例の回路図である。
【符号の説明】
【００３０】
１０………逓倍発振回路、１１………発振回路、１２………同調回路、１３………逓倍回路、１４………逓倍回路、１５………同調回路、１６………最終段の同調回路、２０………逓倍発振回路、Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５………インダクタ、Ｃ４，Ｃ９，Ｃ１２………カップリングコンデンサ、Ｃ１５………バイパスコンデンサ、Ｒ４、Ｒ１１………デカップリング抵抗。
【図１】
2009094729.tif 000003
【図２】
2009094729.tif 000004
【図４】
2009094729.tif 000005
【図３】
2009094729.tif 000006