(57)【要約】【課題】  ０でない差動信号が長時間印加されると、差動入力信号が入力される一対のトランジスタの自己発熱がアンバランスになり、オフセット電圧が発生してしまうという課題を解決する。【解決手段】  差動入力信号が入力される第１のエミッタフォロアと、前記差動入力信号に関連する差動信号が逆極性で入力される差動対を直列に接続し、この第１のエミッタフォロアの出力をメインアンプで増幅して出力するようにした。特定の式を満足するように回路定数が設定すると、自己発熱によるオフセット電圧を０にすることができる。【選択図】                    図１
2009094759.tif 000002
【特許請求の範囲】
【請求項１】
差動入力信号が入力される第１のエミッタフォロアと、
前記第１のエミッタフォロアと直列に接続され、前記差動入力信号に関連する差動信号が逆極性で入力される差動対と、
前記第１のエミッタフォロアと電源との間に配置された第１の抵抗と、
前記第１のエミッタフォロアの出力が入力され、この入力信号を増幅して出力するメインアンプと、
前記メインアンプと電源との間に配置された第２の抵抗と、
を具備したことを特徴とする差動増幅器。
【請求項２】
前記第１のエミッタフォロアは、
差動入力信号がそのベースに入力される一対のトランジスタと、
一端が共通接続され、他端が前記２個のトランジスタのコレクタに接続される２個の抵抗と、
で構成されることを特徴とする請求項１記載の差動増幅器。
【請求項３】
前記差動対は、
差動入力信号に関連する差動信号がそのベースに入力され、そのコレクタに前記第１のエミッタフォロアが接続される一対のトランジスタと、
その一端が前記一対のトランジスタのエミッタの各々に接続され、他端が共通接続される２個の抵抗と、
前記２個の抵抗の共通接続点に接続される定電流源と、
で構成されることを特徴とする請求項１若しくは請求項２記載の差動増幅器。
【請求項４】
前記メインアンプは、
前記第１のエミッタフォロアの出力がそのベースに入力される一対のトランジスタと、
その一端が前記一対のトランジスタのコレクタに接続され、他端が共通接続される２個の第３の抵抗と、
一端が前記一対のトランジスタのエミッタに接続され、他端が共通接続される２個の第４の抵抗と、
前記第４の抵抗の共通接続点に接続される定電流源と、
で構成されることを特徴とする請求項１乃至請求項３いずれかに記載の差動増幅器。
【請求項５】
下式を満足するように、各素子の値を決定するようにしたことを特徴とする請求項４記載の差動増幅器。
｛２ＶCE63_0−ＩEE（ＲC＋ＲE）｝／ＲE
＝｛２ＶCE43_0−ＩEEe（ＲCe−ＲEe）｝／ＲEe
但し、
ＶCE63_0：差動入力信号０における前記メインアンプ内のトランジスタのコレクタエミッタ間電圧。
ＶCE43_0：差動入力信号０における前記第１のエミッタフォロア内のトランジスタのコレクタエミッタ間電圧。
ＩEE：前記メインアンプ内の定電流源の出力電流。
ＩEEe：前記差動対内の定電流源の出力電流。
ＲC：前記メインアンプ内の第３の抵抗の抵抗値。
ＲCe：前記第１のエミッタフォロア内の抵抗の抵抗値。
ＲE：前記メインアンプ内の第４の抵抗の抵抗値。
ＲEe：前記差動対内の抵抗の抵抗値。
とする。
【請求項６】
前記差動入力信号が入力され、この入力された差動入力信号をレベルシフトして前記差動対に出力する第２のエミッタフォロアと、
を具備したことを特徴とする請求項１乃至請求項５いずれかに記載の差動増幅器。
【請求項７】
前記第２のエミッタフォロアは、
差動入力信号が入力される一対のトランジスタと、
この一対のトランジスタのエミッタに接続される２個のダイオードと、
この２個のダイオードの各々に接続される２個の定電流源と、
で構成されることを特徴とする請求項６記載の差動増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動信号を増幅する差動増幅器に関し、自己発熱等によって発生するオフセット電圧を低減することができる差動増幅器に関するものである。
【背景技術】
【０００２】
図２に一般的な差動増幅器の構成を示す。図２において、抵抗１０と１１の一端は共通接続されて正電源ＶCCに接続され、他端はそれぞれトランジスタ１２，１３のコレクタに接続される。抵抗１４、１５の一端はそれぞれトランジスタ１２、１３のエミッタに接続され、他端は共通接続されて定電流源１６の一端に接続される。この定電流源１６の他端は負電源ＶEEに接続される。差動入力信号はトランジスタ１２、１３のベースに印加され、差動出力信号はトランジスタ１２、１３のコレクタから出力される。
【０００３】
一般に、トランジスタの自己発熱によるジャンクション温度の上昇分は、トランジスタの消費電力と熱抵抗の積に依存する。トランジスタの消費電力は、コレクタエミッタ間電圧とコレクタ電流の積に依存する。差動入力信号が０のときは、トランジスタ１２と１３の消費電力は同じなので、その温度上昇分も同一になる。
【０００４】
差動入力信号が０でないときはトランジスタ１２と１３のコレクタ電流が異なるので、それらの消費電力に差が生じ、自己発熱によるジャンクション温度の上昇分にも差が生じる。トランジスタのベースエミッタ間電圧には温度依存性があるので、自己発熱によるジャンクション温度の上昇によってベースエミッタ間電圧は変化する。但し、一般に自己発熱による温度上昇の時定数は差動入力信号の変化より遅いので、差動入力信号が高速で変化するときは、温度上昇は信号の変化に追従できず、元の状態が保持される。
【０００５】
差動入力信号が０以外の一定値のまま十分時間が経過すると、トランジスタ１２、１３のジャンクション温度に差が生じ、このためベースエミッタ間電圧にも差が発生する。この状態で差動入力信号が高速で変化しても、ジャンクション温度は差動入力信号の変化に追従できないので、ベースエミッタ間電圧の差は、差動入力信号が高速で変化する直前の値に保持される。
【０００６】
図３のグラフを用いてこのことを説明する。図３グラフの横軸は差動入力信号、縦軸は差動出力信号の電圧である。実線２０は差動入力信号が０の状態を十分維持した後、差動入力信号を変化させたときの差動入力信号と差動出力信号の関係を表すグラフであり、点線２１は差動入力信号を０でない一定値に十分な時間保持した後、差動入力信号を変化させたときのグラフである。
【０００７】
０でない差動入力信号を印加するとトランジスタ１２と１３の消費電力が異なる。この状態をトランジスタ１２、１３の温度時定数より十分長い時間保持すると、両トランジスタのベースエミッタ間電圧にΔＶBEの差が生じ、この差がオフセットになって差動出力電圧が変化する。このため、グラフ２１はグラフ２０を右方向にΔＶBEだけシフトしたグラフになる。
【０００８】
差動入力信号が０のときは、トランジスタ１２と１３のコレクタ電流は等しくなる。定電流源１６の出力電流をＩEEとすると、トランジスタ１２のコレクタ電流ＩC12_0は下記（１）式になる。
ＩC12_0＝ＩEE／２  ・・・・・・・・・・  （１）
【０００９】
差動入力信号がΔＶ（ΔＶ＞０）になると、トランジスタ１２のコレクタ電流は増加する。抵抗１０、１４の抵抗値をそれぞれＲC、ＲE、差動入力信号が０におけるトランジスタ１２のコレクタエミッタ間電圧をＶCE12_0とすると、トランジスタ１２のコレクタ電流ＩC12、コレクタエミッタ間電圧ＶCE12は下記（２）、（３）式で与えられる。なお、差動出力信号はΔＶ×ＲC／ＲEになる。
ＩC12＝ＩC12_0＋０．５×ΔＶ／ＲE  ・・・・・・・・・・・  （２）
ＶCE12＝ＶCE12_0−０．５×ΔＶ（１＋ＲC／ＲE）  ・・・・  （３）
【００１０】
一般に、トランジスタの自己発熱によるジャンクション温度の上昇分は、トランジスタの消費電力と熱抵抗の積で表される。トランジスタの消費電力は、コレクタエミッタ間電圧とコレクタ電流の積で表される。図２の差動増幅器のオフセット電圧をＶOS、ベースエミッタ電圧の温度係数をＴC、トランジスタ１２、１３の熱抵抗をＲTH、自己発熱の差をΔＴ、両トランジスタの消費電力の差をΔＰ、トランジスタ１２の消費電力の変化分をΔＰ12とすると、オフセット電圧ＶOSは下記（４）式によって求めることができる。
ＶOS＝ΔＶBE＝ＴC×ΔＴ＝ＴC×ＲTH×ΔＰ＝ＴC×ＲTH×２×ΔＰ12・・・（４）
【００１１】
差動入力信号がΔＶのときの、トランジスタ１２のコレクタ電流とコレクタエミッタ間電圧は前記（２）、（３）式で与えられる。ΔＶを小さな値とし、ΔＶの２乗の項を無視すると、下記（５）式が得られる。なお、ΔＩC、ΔＶCEはそれぞれコレクタエミッタ間電圧、コレクタ電流の変化分である。
ΔＰ12≒ＶCE12_0×ΔＩC＋ΔＶCE×ＩC12_0
＝ΔＶ｛ＶCE12_0／ＲE−ＩC12_0（１＋ＲC／ＲE）｝／２
・・・・・・・・  （５）
【００１２】
この（５）式を前記（４）式に代入すると、下記（６）式が得られる。なお、（１）式を用いた。
ＶOS≒ＴC×ＲTH×ΔＶ（２ＶCE12_0−ＩEE（ＲC＋ＲE））／（２ＲE）
・・・・・・・・・・  （６）
【００１３】
この（６）式から、下記（７）式になるように動作条件を設定すると、自己発熱に起因するオフセット電圧を０にすることができる。
２ＶCE12_0＝ＩEE（ＲC＋ＲE）  ・・・・・・・・・  （７）
【特許文献１】特開平０５−２１８７６３号公報
【特許文献２】特開平１０−１２６１８３号公報
【特許文献３】特開２００２−２４６８５３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、このような差動増幅器には次のような課題があった。一般にトランジスタのコレクタエミッタ電圧は０．８Ｖ以上の値を取る。従って、前記（７）式を満たすためにはＩEE（ＲC＋ＲE）を１．６Ｖ以上に設定しなければならない。そのため、消費電力が大きくなり、また抵抗１０、１１、１４、１５の抵抗値ＲC、ＲEを大きくしなければならないので、応答性が低下してしまうという課題があった。
【００１５】
また、コレクタエミッタ間電圧ＶCE12_0やＩEE、抵抗値ＲC、ＲEは温度や電源電圧、半導体プロセスの変動の影響を受けるが、それぞれ影響を受ける度合いが異なるので、ある温度、電源電圧や半導体プロセスで前記（７）式が成立するように最適化しても、他の状態では成立しなくなり、オフセット電圧が発生してしまうという課題もあった。
【００１６】
従って本発明の目的は、自己発熱等に起因するオフセット電圧を低減することができる差動増幅器を提供することにある。
【課題を解決するための手段】
【００１７】
このような課題を解決するために、本発明のうち請求項１記載の発明は、
差動入力信号が入力される第１のエミッタフォロアと、
前記第１のエミッタフォロアと直列に接続され、前記差動入力信号に関連する差動信号が逆極性で入力される差動対と、
前記第１のエミッタフォロアと電源との間に配置された第１の抵抗と、
前記第１のエミッタフォロアの出力が入力され、この入力信号を増幅して出力するメインアンプと、
前記メインアンプと電源との間に配置された第２の抵抗と、
を具備したものである。自己発熱によるオフセット電圧を低減することができる。
【００１８】
請求項２記載の発明は、請求項１記載の発明において、
前記第１のエミッタフォロアを、
差動入力信号がそのベースに入力される一対のトランジスタと、
一端が共通接続され、他端が前記２個のトランジスタのコレクタに接続される２個の抵抗と、
で構成したものである。回路構成が簡単になる。
【００１９】
請求項３記載の発明は、請求項１若しくは請求項２記載の発明において、
前記差動対を、
差動入力信号に関連する差動信号がそのベースに入力され、そのコレクタに前記第１のエミッタフォロアが接続される一対のトランジスタと、
その一端が前記一対のトランジスタのエミッタの各々に接続され、他端が共通接続される２個の抵抗と、
前記２個の抵抗の共通接続点に接続される定電流源と、
で構成したものである。回路構成が簡単になる。
【００２０】
請求項４記載の発明は、請求項１乃至請求項３いずれかに記載の発明において、
前記メインアンプを、
前記第１のエミッタフォロアの出力がそのベースに入力される一対のトランジスタと、
その一端が前記一対のトランジスタのコレクタに接続され、他端が共通接続される２個の第３の抵抗と、
一端が前記一対のトランジスタのエミッタに接続され、他端が共通接続される２個の第４の抵抗と、
前記第４の抵抗の共通接続点に接続される定電流源と、
で構成したものである。回路構成が簡単になる。
【００２１】
請求項５記載の発明は、請求項４記載の発明において、
下式を満足するように、各素子の値を決定するようにしたものである。自己発熱によるオフセット電圧を低減できる。
｛２ＶCE63_0−ＩEE（ＲC＋ＲE）｝／ＲE
＝｛２ＶCE43_0−ＩEEe（ＲCe−ＲEe）｝／ＲEe  ・・・  （１５）
但し、
ＶCE63_0：差動入力信号０における前記メインアンプ内のトランジスタのコレクタエミッタ間電圧。
ＶCE43_0：差動入力信号０における前記第１のエミッタフォロア内のトランジスタのコレクタエミッタ間電圧。
ＩEE：前記メインアンプ内の定電流源の出力電流。
ＩEEe：前記差動対内の定電流源の出力電流。
ＲC：前記メインアンプ内の第３の抵抗の抵抗値。
ＲCe：前記第１のエミッタフォロア内の抵抗の抵抗値。
ＲE：前記メインアンプ内の第４の抵抗の抵抗値。
ＲEe：前記差動対内の抵抗の抵抗値。
とする。
【００２２】
請求項６記載の発明は、請求項１乃至請求項５いずれかに記載の発明おいて、
前記差動入力信号が入力され、この入力された差動入力信号をレベルシフトして前記差動対に出力する第２のエミッタフォロアを具備したものである。簡単に差動入力信号と差動対の直流レベルを合わせることができる。
【００２３】
請求項７記載の発明は、請求項６記載の発明において、
前記第２のエミッタフォロアを、
差動入力信号が入力される一対のトランジスタと、
この一対のトランジスタのエミッタに接続される２個のダイオードと、
この２個のダイオードの各々に接続される２個の定電流源と、
で構成するようにしたものである。構成が簡単になる。
【発明の効果】
【００２４】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１，２、３、４、５および６の発明によれば、差動入力信号が入力される第１のエミッタフォロアと差動入力信号に関連する信号が逆極性で入力される差動対を直列に接続し、この第１のエミッタフォロアの出力をメインアンプに入力して増幅するようにした。
【００２５】
消費電力の増加、あるいは回路速度の低下等設計上の制約を増やすことなく、自己発熱に起因するオフセット電圧を低減することができるという効果がある。また、周囲温度や電源電圧、半導体プロセスが変化しても、自己発熱によるオフセット電圧が増加しないという効果もある。
【発明を実施するための最良の形態】
【００２６】
以下本発明を、図面を用いて詳細に説明する。図１は本発明に係る差動増幅器の一実施例を示す構成図である。なお、差動入力信号をΔＶとし、そのプラス側の電圧をＩｎｐ、マイナス側の電圧をＩｎｎとする。図１において、３０は第２のエミッタフォロアに相当するエミッタフォロアであり、差動入力信号が入力される。４０は第１のエミッタフォロアに相当するエミッタフォロアであり、差動入力信号が入力される。５０は差動対であり、エミッタフォロア３０の出力が入力される。エミッタフォロア４０と差動対５０は直列に接続される。６０はメインアンプでありエミッタフォロア４０の出力が入力される。
【００２７】
エミッタフォロア３０はトランジスタ３１および３２、ダイオード３３および３４、定電流源３５および３６で構成される。トランジスタ３１、３２のコレクタは正電源ＶCCに接続される。トランジスタ３１のベースにはＩｎｐが、トランジスタ３２のベースにはＩｎｎが入力される。トランジスタ３１のエミッタにはダイオード３３のアノードが、トランジスタ３２のエミッタにはダイオード３４のアノードが接続される。これらダイオード３３、３４のカソードはそれぞれ定電流源３５、３６の一端に接続される。定電流源３５、３６の他端は負電源ＶEEに接続される。エミッタフォロア３０の出力はダイオード３３、３４のカソードから取られる。このエミッタフォロア３０は、差動入力信号を一定値だけレベルシフトして出力する。
【００２８】
エミッタフォロア４０は、抵抗４１および４２、トランジスタ４３および４４で構成される。抵抗４１および４２の一端は共通接続される。トランジスタ４３、４４のコレクタはそれぞれ抵抗４１と４２の他端に接続される。トランジスタ４３のベースにはＩｎｐが、トランジスタ４４のベースにはＩｎｎが入力される。抵抗４１、４２の共通接続点と正電源ＶCCとの間には、抵抗７０が接続される。このため、エミッタフォロア４０は抵抗７０を介して電源が供給される。この抵抗７０は第１の抵抗に相当する。
【００２９】
差動対５０はトランジスタ５１および５２、抵抗５３および５４、定電流源５５で構成される。トランジスタ５１、５２のコレクタはそれぞれトランジスタ４３、４４のエミッタに接続される。また、ベースにはエミッタフォロア３０の出力が逆極性で入力されるように接続される。すなわち、ダイオード３４のカソードはトランジスタ５１のベースに接続され、ダイオード３３のカソードはトランジスタ５２のベースに接続される。トランジスタ５１、５２のエミッタはそれぞれ抵抗５３、５４の一端に接続される。この抵抗５３、５４の他端は共通接続され、定電流源５５の一端に接続される。この定電流源５５の他端は負電源ＶEEに接続される。定電流源５５の出力電流をＩEEeとする。
【００３０】
メインアンプ６０は抵抗６１、６２、６５、６６、トランジスタ６３および６４、定電流源６７で構成されており、図２の差動増幅器と同じ構成を有している。抵抗６１と６２の一端は共通接続され、他端はそれぞれトランジスタ６３と６４のコレクタに接続される。このトランジスタ６３、６４のベースはそれぞれトランジスタ４３、４４のエミッタに接続され、エミッタはそれぞれ抵抗６５、６６の一端に接続される。この抵抗６５、６６の他端は共通接続され、定電流源６７の一端に接続される。この定電流源６７の他端は負電源ＶEEに接続される。定電流源６７の出力電流をＩEEとする。メインアンプ６０は、入力された差動信号を増幅して出力する。なお、増幅率が１以下の場合もある。なお、抵抗６１、６２は第３の抵抗に相当し、抵抗６５、６６は第４の抵抗に相当する。
【００３１】
抵抗６１、６２の共通接続点と正電源ＶCCとの間には、第２の抵抗に相当する抵抗７１が接続される。このため、メインアンプ６０は抵抗７１を介して電源が供給される。差動出力信号はトランジスタ６３、６４のコレクタから取られる。
【００３２】
このような構成において、エミッタフォロア３０と４０および差動対５０でオフセット補償アンプを構成している。このオフセット補償アンプの基本的な動作は増幅率１のエミッタフォロアなので、メインアンプ６０には差動入力信号と同じ信号が印加される。
【００３３】
トランジスタ４３と５１は直列接続されているので、これらのコレクタ電流はほぼ等しくなる。同様に、トランジスタ４４と５２は直列接続されているので、これらのコレクタ電流もほぼ等しくなる。エミッタフォロア３０は、差動入力信号をダイオード３３、３４の順方向電圧だけシフトさせるが、差電圧は変化しない。
【００３４】
差動入力信号ΔＶが０のときは、トランジスタ４３と４４のコレクタ電流は共にＩEEe／２になる。また、これらトランジスタのコレクタエミッタ電圧は同じになり、トランジスタ５１と５２のコレクタエミッタ電圧も同じになる。従って、トランジスタ４３と４４、トランジスタ５１と５２の自己発熱は等しくなり、自己発熱に起因するオフセットは発生しない。
【００３５】
前述したように、オフセット補償アンプは増幅率１のエミッタフォロアとして動作するので、メインアンプ６０に入力される差動信号も０になる。このため、トランジスタ６３と６４のコレクタ電流は共にＩEE／２になり、コレクタエミッタ間電圧も等しくなる。このためトランジスタ６３と６４の自己発熱は同じになり、自己発熱に起因するオフセットは発生しない。
【００３６】
差動入力信号ΔＶが０より大きくなると、各トランジスタのコレクタ電流とコレクタエミッタ間電圧が変化する。差動対５０には差動入力信号ΔＶが逆極性で印加されるので、トランジスタ５１のコレクタ電流は減少し、トランジスタ４３のコレクタ電流も減少する。ΔＶ＝０におけるトランジスタ４３のコレクタ電流をＩC43_0（＝ＩEEe／２）、コレクタエミッタ間電圧をＶCE43_0、抵抗４１，５３の抵抗値をそれぞれＲCe、ＲEeとすると、差動入力信号がΔＶにおけるトランジスタ４３のコレクタ電流ＩC43、ＶCE43は下記（８）、（９）式で表される。
ＩC43＝ＩC43_0−０．５×ΔＶ／ＲEe  ・・・・・・・・・・  （８）
ＶCE43＝ＶCE43_0−０．５×ΔＶ（１−ＲCe／ＲEe）  ・・・  （９）
【００３７】
オフセット補償アンプのオフセット電圧をＶOS_err、トランジスタ４３の消費電力の変化分をΔＰ43とすると、前記（４）式と同様にして、下記（１０）式が得られる。
ＶOS_err＝ＴC×ΔＴ＝ＴC×ＲTH×ΔＰ＝ＴC×ＲTH×２ΔＰ43・・・（１０）
【００３８】
ΔＰ43は、前記（５）式と同様にΔＶの２乗項を無視し、前記（８）、（９）式を用いると、下記（１１）式から計算することができる。
ΔＰ43＝−ΔＶ×ＶCE43_0／ＲEe−ΔＶ×（１−ＲCe／ＲEe）×ＩC43_0｝／２
・・・・・・・・・・・・・・・  （１１）
【００３９】
この（１１）式を前記（１０）式に代入すると、下記（１２）式が得られる。
ＶOS_err＝
−ＴC×ＲTH×ΔＶ×｛２ＶCE43_0−ＩEEe（ＲCe−ＲEe）｝／（２ＲEe）
・・・・・・・・・・・・・・  （１２）
【００４０】
メインアンプ６０の構成は図２の差動増幅器と同じなので、そのオフセット電圧ＶOS_MAINは前記（６）式と同じく下記（１３）式で表される。但し、抵抗６１と６２の抵抗値をＲC、抵抗６５と６６の抵抗値をＲEとし、ΔＶ＝０におけるトランジスタ６３のコレクタエミッタ間電圧をＶCE63_0とする。
ＶOS_MAIN≒
ＴC×ＲTH×ΔＶ（２ＶCE63_0−ＩEE（ＲC＋ＲE））／（２ＲE）
・・・・・・・・・・・  （１３）
【００４１】
従って、図１の差動増幅器の、自己発熱に起因するオフセット電圧ＶOS_TOTALは、前記（１２）式と（１３）式を加算した下記（１４）式になる。なお、ＶCE63_0はΔＶ＝０におけるトランジスタ６３のコレクタエミッタ間電圧である。
ＶOS_TOTAL＝
ＴC×ＲTH×ΔＶ｛２ＶCE63_0−ＩEE（ＲC＋ＲE）｝／（２ＲE）
−ＴC×ＲTH×ΔＶ｛２ＶCE43_0−ＩEEe（ＲCe−ＲEe）｝／（２ＲEe）
・・・・・・・・・・・・  （１４）
【００４２】
このＶOS_TOTALを０にするためには、下記（１５）式を満足すればよい。
｛２ＶCE63_0−ＩEE（ＲC＋ＲE）｝／ＲE
＝｛２ＶCE43_0−ＩEEe（ＲCe−ＲEe）｝／ＲEe  ・・・  （１５）
【００４３】
上記（１５）式を満たすために、定電流源５５、６７の出力電流ＩEEe、ＩEE、抵抗４１、４２の抵抗値ＲCe、５３、５４の抵抗値ＲEe、６１、６２の抵抗値ＲC、６５、６６の抵抗値ＲEを選択し、抵抗７０、７１を調整する。抵抗７０、７１を変化させると、それぞれＶCE43_0、ＶCE63_0を変えることができる。
【００４４】
例えば、ＩEEe＝ＩEE、ＲCe＝ＲC＋２ＲE、ＲEe＝ＲEとし、ＶCE43_0＝ＶCE63_0となるように抵抗７０および／または抵抗７１の値を調整すると、前記（１５）式を満足することができ、自己発熱に起因するオフセット電圧ＶOS_TOTALを０にすることができる。
【００４５】
例えば、ＩEEe＝０．５×ＩEE、ＲCe＝２ＲC＋３ＲEとして抵抗７０、７１の値を調整することによって前記（１５）式を満たすこともできるが、一般的にオフセット補償アンプのようなエミッタフォロアの動作スピードはメインアンプ５０のようなエミッタ結合回路の動作よりも速いので、オフセット補償アンプの定数を変更して前記（１５）式を満たすようにすると、メインアンプ５０の設計上の制約をなくすことができる。
【００４６】
なお、ＶCE43_0、ＶCE63_0、ＩEEe、ＩEE、ＲCe、ＲC、ＲEe、ＲEは同じ性質の特性を有するので、温度や電源電圧、半導体プロセスの状態が変動しても、それぞれ比は一定に保たれる。従って、ある状態で前記（１５）式を満たすように抵抗値等を決めておくと、温度、電源電圧、半導体プロセスが変動しても、前記（１５）式を満足する状態は保たれる。
【図面の簡単な説明】
【００４７】
【図１】本発明の一実施例を示す構成図である。
【図２】従来の差動増幅器の構成図である。
【図３】従来の差動増幅器の特性図である。
【符号の説明】
【００４８】
３０、４０  エミッタフォロア
３１、３２、４３、４４、５１、５２、６３、６４  トランジスタ
３３、３４  ダイオード
３５、３６、５５、６７  定電流源
４１、４２、５３、５４、６１、６２、６５、６６、７０、７１  抵抗
５０  差動対
６０  メインアンプ
ＶCC  正電源
ＶEE  負電源
【図１】
2009094759.tif 000003
【図２】
2009094759.tif 000004
【図３】
2009094759.tif 000005