(57)【要約】【課題】ＴＦＴリークに起因する縦クロストークの発生を低減し、高画質な画像を表示する表示装置を提供することを課題とする。【解決手段】走査線駆動回路２により、走査線Ｇ１と信号線Ｓ１との交差部に配設されたスイッチ素子１１をオンに制御する複数の走査信号（第１の走査信号及び第２の走査信号）を１水平期間に異なるタイミングで走査線Ｇ１に出力するので、画素の画像を保持しておく保持時間を短くことができ、その結果、ＴＦＴリーク時間を短くすることができ、縦スクロールの発生を低減し、高画質な画像を表示することができる。【選択図】図１
2009053513.tif 000002
【特許請求の範囲】
【請求項１】
アレイ基板に複数の走査線及び複数の信号線を設け、前記走査線と前記信号線との交差部にスイッチ素子を配設した表示部と、
前記表示部の各走査線を順次に走査し、前記スイッチ素子をオンに制御する第１の走査信号及び第２の走査信号を、１水平期間に異なるタイミングで各走査線に出力する走査線駆動回路と、
前記表示部に画像を表示する画像電圧を各信号線に印加する信号線駆動回路と、
を有することを特徴とする表示装置。
【請求項２】
前記走査線駆動回路を駆動する第１のスタート信号及び第２のスタート信号を出力し、前記第１の走査信号及び前記第２の走査信号が出力されるタイミングを制御する第１のタイミング信号及び第２のタイミング信号を交互に出力する制御回路を更に有し、
前記走査線駆動回路は、
出力された前記第１のスタート信号を入力端子に順次入力し、前記第２のタイミング信号が入力されるタイミングに応じて、前記第１の走査信号を出力端子から出力する複数段直列に接続された第１のシフトレジスタと、
出力された前記第２のスタート信号を入力端子に順次入力し、前記第１のタイミング信号が入力されるタイミングに応じて、前記第２の走査信号を出力端子から出力する複数段直列に接続された第２のシフトレジスタと、
当該第１の走査信号と当該第２の走査信号とを合成し、前記走査線に出力する合成回路と、
を有することを特徴とする請求項１に記載の表示装置。
【請求項３】
前記信号線駆動回路は、前記スイッチ素子が前記第２の走査信号により制御される場合に、当該スイッチ素子が前記第１の走査信号により制御された時に印加された画像電圧と同じ電圧を前記信号線に印加することを特徴とする請求項１又は２に記載の表示装置。
【請求項４】
前記信号線駆動回路は、前記スイッチ素子が前記第２の走査信号により制御される場合に、当該スイッチ素子が前記第１の走査信号により制御された時に印加された画像電圧と異なる電圧を前記信号線に印加するものであって、
前記第２の走査信号により当該スイッチ素子がオンに制御される時間は、前記第１の走査信号により当該スイッチ素子がオンに制御される時間よりも短いことを特徴とする請求項１乃至３のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像を表示する表示装置の技術に関する。
【背景技術】
【０００２】
近年、パーソナルコンピュータやワードプロセッサ等の情報機器や、テレビ，ビデオムービー，カーナビゲーションシステム等の映像機器などに対応する、様々な形態を有する表示装置が市場に流通している。
【０００３】
このような表示装置には、通常、表示部に設けられた走査線及び信号線の交点に電圧を印加し、その交点に位置する液晶セルの液晶分子の配向を変化させて、透過するバックライトの光量を調整し、ＲＧＢのカラーフィルターを介して調整後の光を外部に出力することで、様々な配色を表示させるマトリクス駆動方式が用いられている。
【０００４】
そして、１フレーム（１画面）を表示するには、１垂直期間に各走査線を順次走査し、各走査線に接続された各スイッチ素子を１水平期間に１回オンに制御して、制御されたスイッチ素子を有する画素の信号線に画像を表示する画像電圧を供給することで、１フレームの表示を行う。
【０００５】
なお、そのような駆動方法を用いる技術は、特許文献１に開示されている。
【特許文献１】特開２００６−１７１０４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ここで、例えば、車に搭載されるカーナビや、ハンドバックに入れて持ち歩く携帯電話など、利用形態によっては表示パネルの大きさに限りがある場合には、そのパネルに配置された走査線や信号線などの高精細化が必要になり、その結果としてパネルの開口率が低下することになる。
【０００７】
開口率の低下を回避して所望の輝度を確保する一例としては、バックライト光の輝度を高くする方法を用いてもよい。しかしながら、バックライト光の輝度を高くするに伴い、画像電圧が供給される信号線と画素電極との間を接続するスイッチ素子のオンオフを制御するチャネル部にバックライト光が照射される割合が高くなるため、本来的に印加される予定のない電圧が画素電極に印加されるＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｅｒ）リーク現象が発生し、本来のタイミングで表示される画像に対して異なるタイミングの画像が表示され、ある時点において複数の画像が混在する縦クロストークが発生するという問題があった。
【０００８】
本発明は、上記に鑑みてなされたものであり、ＴＦＴリークに起因する縦クロストークの発生を低減し、高画質な画像を表示する表示装置を提供することを課題とする。
【課題を解決するための手段】
【０００９】
請求項１に記載の本発明は、アレイ基板に複数の走査線及び複数の信号線を設け、前記走査線と前記信号線との交差部にスイッチ素子を配設した表示部と、前記表示部の各走査線を順次に走査し、前記スイッチ素子をオンに制御する第１の走査信号及び第２の走査信号を、１水平期間に異なるタイミングで各走査線に出力する走査線駆動回路と、前記表示部に画像を表示する画像電圧を各信号線に印加する信号線駆動回路と、を有することを要旨とする。
【００１０】
本発明にあっては、走査線駆動回路により、走査線と信号線との交差部に配設されたスイッチ素子をオンに制御する複数の走査信号（第１の走査信号及び第２の走査信号）を１水平期間に異なるタイミングで走査線に出力するため、画素の画像を保持しておく保持時間を短くことができ、その結果、ＴＦＴリーク時間を短くすることができ、縦スクロールの発生を低減し、高画質な画像を表示することができる。
【００１１】
請求項２に記載の本発明は、前記走査線駆動回路を駆動する第１のスタート信号及び第２のスタート信号を出力し、前記第１の走査信号及び前記第２の走査信号が出力されるタイミングを制御する第１のタイミング信号及び第２のタイミング信号を交互に出力する制御回路を更に有し、前記走査線駆動回路は、出力された前記第１のスタート信号を入力端子に順次入力し、前記第２のタイミング信号が入力されるタイミングに応じて、前記第１の走査信号を出力端子から出力する複数段直列に接続された第１のシフトレジスタと、出力された前記第２のスタート信号を入力端子に順次入力し、前記第１のタイミング信号が入力されるタイミングに応じて、前記第２の走査信号を出力端子から出力する複数段直列に接続された第２のシフトレジスタと、当該第１の走査信号と当該第２の走査信号とを合成し、前記走査線に出力する合成回路と、を有することを要旨とする。
【００１２】
本発明にあっては、走査線駆動回路を駆動する第１のスタート信号及び第２のスタート信号を出力し、第１の走査信号及び第２の走査信号が出力されるタイミングを制御する第１のタイミング信号及び第２のタイミング信号を交互に出力する制御回路を更に有し、走査線駆動回路は、出力された第１のスタート信号を入力端子に順次入力し、第２のタイミング信号が入力されるタイミングに応じて、第１の走査信号を出力端子から出力する複数段直列に接続された第１のシフトレジスタと、出力された第２のスタート信号を入力端子に順次入力し、第１のタイミング信号が入力されるタイミングに応じて、第２の走査信号を出力端子から出力する複数段直列に接続された第２のシフトレジスタと、出力された第１の走査信号と第２の走査信号とを合成し、走査線に出力する合成回路とを有するため、画素の画像を保持しておく保持時間を短くことができ、その結果、ＴＦＴリーク時間を短くすることができ、縦スクロールの発生を低減し、高画質な画像を表示することができる。
【００１３】
また、本発明にあっては、制御回路が、第１のタイミング信号と第２のタイミング信号とを交互に出力するため、第１のスタート信号及び第２のスタート信号のそれぞれが、第１のシフトレジスタ及び第２のシフトレジスタのそれぞれに同時に入力された場合であっても、確実に異なるタイミングで走査信号を走査線に出力することができる。
【００１４】
請求項３に記載の本発明は、前記信号線駆動回路は、前記スイッチ素子が前記第２の走査信号により制御される場合に、当該スイッチ素子が前記第１の走査信号により制御された時に印加された画像電圧と同じ電圧を前記信号線に印加することを要旨とする。
【００１５】
本発明にあっては、信号線駆動回路が、スイッチ素子が第２の走査信号により制御される場合に、このスイッチ素子が第１の走査信号により制御された時に印加された画像電圧と同じ電圧を信号線に印加するため、ＴＦＴリーク現象が発生した場合であっても、第１の走査信号が出力された時に表示された画像で上書きすることが可能となり、縦クロストークの発生を低減し、高画質な画像を表示することができる。
【００１６】
請求項４に記載の本発明は、前記信号線駆動回路は、前記スイッチ素子が前記第２の走査信号により制御される場合に、当該スイッチ素子が前記第１の走査信号により制御された時に印加された画像電圧と異なる電圧を前記信号線に印加するものであって、前記第２の走査信号により当該スイッチ素子がオンに制御される時間は、前記第１の走査信号により当該スイッチ素子がオンに制御される時間よりも短いことを特徴とする要旨とする。
【発明の効果】
【００１７】
本発明によれば、ＴＦＴリークに起因する縦クロストークの発生を低減し、高画質な画像を表示する表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本実施の形態について図面を用いて説明する。
【００１９】
最初に、本実施の形態の係る表示装置の構成及び各構成ブロックが備える機能について説明する。図１は、本実施の形態に係る表示装置の構造を模式的に表示した模式図である。本実施の形態に係る表示装置は、画像を表示する表示部１と、表示部１を構成する複数の走査線に接続された走査線駆動回路２と、複数の走査線に交差して配設された複数の信号線に接続された信号線駆動回路３と、走査線駆動回路２及び信号線駆動回路３の動作タイミングを制御する制御回路４とを備えた構成である。
【００２０】
表示部１には、アレイ基板に互いに交差する複数の走査線Ｇ１〜Ｇ３及び信号線Ｓ１〜Ｓ３が設けられ、全ての走査線Ｇと信号線Ｓとの各交差部にスイッチ素子１１を設け、スイッチ素子１１の出力電極に接続された画素電極１２と対向電極１３との間に液晶セル１４を配設し、スイッチ素子１１の出力電極に液晶セル１４に対する補助容量となるコンデンサ１５が接続されている。例えば、７”ＷＱＶＧＡパネルの場合、２３４本の走査線Ｇと１４４０本の信号線Ｓがアレイ基板上に配置されている。なお、液晶セル１４に代えて、有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ  Ｄｉｓｐｌａｙ）などを用いた場合であっても同様の効果を得ることが可能である。
【００２１】
走査線駆動回路２には、複数段直列に接続された第１のシフトレジスタ２１ａ〜２１ｃと、複数段直列に接続された第２のシフトレジスタ２２ａ〜２２ｃと、各第１のシフトレジスタの出力端子と各第２のシフトレジスタの出力端子とにそれぞれ接続された合成回路２３ａ〜２３ｃとが形成されている。
【００２２】
第１のシフトレジスタ２１ａは、制御回路４から出力された後述する第１のスタート信号ＳＴＶ１を入力端子に入力し、更に、制御回路４から出力される第１のタイミング信号ＣＫＶ１と第２のタイミング信号ＣＫＶ２とを入力可能とする。第１のシフトレジスタ２１ａの内部には、図示しないラッチ回路とＮＡＮＤ回路とが形成されており、第１のタイミング信号ＣＫＶ１はラッチ回路に入力され、このラッチ回路の出力と第２のタイミング信号ＣＫＶ２とはＮＡＮＤ回路に入力される。そして、このＮＡＮＤ回路から出力される信号が第１のシフトレジスタ２１ａの出力信号であり、即ち、第１のシフトレジスタ２１ａは、第２のタイミング信号ＣＫＶ２が入力されるタイミングに応じて、走査線Ｇ１に接続されたスイッチ素子１１をオンに制御する第１の走査信号を出力端子から出力する。また、入力されたスタート信号ＳＴＶ１は他の出力端子から出力されて、後段に接続された第１のシフトレジスタ２１ｂの入力端子に入力される。その後、第１のシフトレジスタ２１ｂは、第１のシフトレジスタ２１ａと同様の動作を行い、第１シフトレジスタ群２１に含まれる全ての第１のシフトレジスタが順次駆動されることになる。
【００２３】
第２のシフトレジスタ２２ａは、制御回路４から出力された第２のスタート信号ＳＴＶ２を入力端子に入力し、更に、制御回路４から出力される第１のタイミング信号ＣＫＶ１と第２のタイミング信号ＣＫＶ２とを入力可能とする。第２のシフトレジスタ２２ａの内部には、第１のシフトレジスタ２１ａと同様に、図示しないラッチ回路とＮＡＮＤ回路とが形成されており、第２のタイミング信号ＣＫＶ２はラッチ回路に入力され、このラッチ回路の出力と第１のタイミング信号ＣＫＶ１とはＮＡＮＤ回路に入力される。そして、このＮＡＮＤ回路から出力される信号が第２のシフトレジスタ２２ａの出力信号であり、即ち、第２のシフトレジスタ２２ａは、第１のタイミング信号ＣＫＶ１が入力されるタイミングに応じて、走査線Ｇ１に接続されたスイッチ素子１１をオンに制御する第２の走査信号を出力端子から出力する。また、入力された第２のスタート信号ＳＴＶ２は他の出力端子から出力されて、後段に接続された第２のシフトレジスタ２２ｂの入力端子に入力される。その後、第２のシフトレジスタ２２ｂは、第２のシフトレジスタ２２ａと同様の動作を行い、第２シフトレジスタ群２２に含まれる全ての第２のシフトレジスタが順次駆動されることになる。
【００２４】
例えば、先に説明した７”ＷＱＶＧＡパネルの場合、第１シフトレジスタ群２１には、走査線の数に対応する２３４個の第１のシフトレジスタが配置され、第２シフトレジスタ群２２にも、走査線の数に対応する２３４個の第２のシフトレジスタが配置されている。
【００２５】
合成回路２３ａは、第１のシフトレジスタ２１ａから出力された第１の走査信号と、第２のシフトレジスタ２２ａから出力された第２の走査信号とを合成し、合成後の走査信号を走査線Ｇ１に出力する。
【００２６】
信号線駆動回路３は、表示部１に画像を表示する画像電圧を各信号線Ｓ１〜Ｓ３に印加する。印加された画像電圧は、制御回路４によってタイミング制御される複数のアナログスイッチ（図示せず）を介して、各信号線Ｓ１〜Ｓ３に出力される。
【００２７】
制御回路４は、走査線駆動回路２を駆動する第１のスタート信号ＳＴＶ１及び第２のスタート信号ＳＴＶ２を出力し、更に、第１の走査信号及び第２の走査信号が出力されるタイミングを制御する第１のタイミング信号ＣＫＶ１及び第２のタイミング信号ＣＫＶ２を交互に出力する。また、制御回路４は、アナログスイッチを制御するアナログ制御信号ＡＳＷを信号線駆動回路３に出力する。
【００２８】
なお、上記で説明した走査線駆動回路２，信号線駆動回路３，及び，制御回路は、複数の論理回路によって構成されるものであって、実装される場合にはこれらの回路の他に様々な回路を組み合わせて構成される。
【００２９】
ここで、本願発明の特徴について説明する。前述したように、第１のシフトレジスタ２１ａ及び第２のシフトレジスタ２２ａのそれぞれは、異なるスタート信号を用いて駆動されるので、走査線Ｇ１に出力される複数の走査信号の出力タイミングをそれぞれ独立に制御可能としている。また、第１のタイミング信号ＣＫＶ１と第２のタイミング信号ＣＫＶ２は交互に出力されるので、第１のスタート信号ＳＴＶ１及び第２のスタート信号ＳＴＶ２のそれぞれが、第１のシフトレジスタ２１ａ及び第２のシフトレジスタ２２ａのそれぞれに同時に入力された場合であっても、合成回路２３ａを介して出力される走査信号が重なることはなく、２つのシフトレジスタの駆動に応じた２つの走査信号を確実に出力することができる。
【００３０】
続いて、本実施の形態に係る表示装置の動作について説明する。最初に、制御回路４は、第１のタイミング信号ＣＫＶ１と第２のタイミング信号ＣＫＶ２とを交互に出力しておく。即ち、制御回路４は、Ｈｉｇｈ（以降、単に「Ｈ」と称する）の第１のタイミング信号ＣＫＶ１を出力すると共に、Ｌｏｗ（以降、単に「Ｌ」と称する）の第２のタイミング信号ＣＫＶ２を出力する。その後、Ｌの第１のタイミング信号ＣＫＶ１を出力すると共に、Ｈの第２のタイミング信号をＣＫＶ２に出力する。この動作を繰り返すことで、図２に示すようなタイミング信号を第１のシフトレジスタ２１ａ及び第２のシフトレジスタ２２ａに入力することができる。
【００３１】
次に、制御回路４は、第１のスタート信号ＳＴＶ１を、１垂直期間につき１回、第１のシフトレジスタ２１ａに出力する動作を繰り返す。図３は、第１シフトレジスタ群２１の動作により各走査線に出力される走査信号のタイミングを示す図である。第１のシフトレジスタ２１ａは、第１のスタート信号ＳＴＶ１が入力された場合に、Ｈの第２のタイミング信号ＣＫＶ２が入力されるタイミングに応じて、第１の走査信号を出力する。その後、第１の走査信号は、合成回路２３ａを介して走査線Ｇ１に出力される。
【００３２】
その後、第１のシフトレジスタ２１ａに入力された第１のスタート信号ＳＴＶ１は、次段に接続された第１のシフトレジスタ２１ｂに入力され、第１シフトレジスタ群２１に配置された全ての第１のシフトレジスタを順次駆動することになる。
【００３３】
続いて、制御回路４は、第２のスタート信号ＳＴＶ２についても、１垂直期間につき１回、第２のシフトレジスタ２２ａに出力する。図４は、第２シフトレジスタ群２２の動作により各走査線に出力される走査信号のタイミングを示す図である。第２のシフトレジスタ２２ａは、第２のスタート信号ＳＴＶ２が入力された場合に、Ｈの第１のタイミング信号ＣＫＶ１が入力されるタイミングに応じて、第２の走査信号を出力する。その後、第２の走査信号は、合成回路２３ａを介して走査線Ｇ１に出力される。
【００３４】
その後、第２のシフトレジスタ２２ａに入力された第２のスタート信号ＳＴＶ２は、次段に接続された第２のシフトレジスタ２２ｂに入力され、第２シフトレジスタ群２２に配置された全ての第２のシフトレジスタを順次駆動することになる。
【００３５】
以上の動作により、１つの走査線Ｇ１には、１水平期間において、第１の走査信号及び第２の走査信号の２つの走査信号が出力されることになる。例えば、制御回路４から第１のスタート信号ＳＴＶ１が第２のスタート信号ＳＴＶ２よりも先に出力される場合、図１の表示部１の走査線Ｇ１に接続されたスイッチ素子において、図５に示すように、第１のシフトレジスタ２１ａによる第１の走査信号は、１水平期間の後半を制御し、第２のシフトレジスタ２２ａによる第２の走査信号は、１水平期間の前半を制御することになる。なお、第１のタイミング信号ＣＫＶ１及び第２のタイミング信号ＣＫＶ２の位相を調整することで、スイッチ素子をオンに制御しておく時間を調整することができる。
【００３６】
図６は、走査線の本数を１６本と仮定した場合の走査信号のタイミングを示す図である。図６（ａ）は、第１のスタート信号ＳＴＶ１が出力された場合において各走査線に出力される第１の走査信号のタイミングを示す図であり、図６（ｂ）は、第１のスタート信号ＳＴＶ１が出力されてから１垂直期間（１Ｖ）の半分（１／２Ｖ）の時間が経過した後に、第２のスタート信号ＳＴＶ２が出力された場合において各走査線に出力される第２の走査信号のタイミングを示す図である。図６（ａ）に示す第１の走査信号の出力タイミングは１水平期間の後半、図６（ｂ）に示す第２の走査信号の出力タイミングは１水平期間の前半となり、同時にオンとなることはない。
【００３７】
また、図７は、従来の走査信号のタイミングを示す図である。図７で示す従来方法の場合、各走査線の画素に画像電圧が印加された後、次に印加されるまでの時間は１Ｖと同じ時間となる。一方、本実施の形態によれば、図６に示すように、次に印加されるまでの時間は１／２Ｖとなるので、画素の画像を保持しておく保持時間は、従来の半分の時間となる。これにより、ＴＦＴリークの影響を半減することができ、高輝度バックライトから照射された場合に発生する縦クロストークを低減することが可能となる。
【００３８】
なお、１水平期間において、２つの走査信号が各走査線に出力されるが、信号線駆動回路３は、第２の走査信号によりスイッチ素子１１がオンに制御される時、第１の走査信号によりスイッチ素子１１がオンに制御される時に印加された画像電圧と同じ画像電圧を印加する処理を行う。これにより、ＴＦＴリーク現象が発生した場合であっても、第１の走査信号が出力された時に表示された画像で上書きすることが可能となり、縦クロストークの発生を防止することが可能となる。
【００３９】
また、第２の走査信号によりスイッチ素子１１がオンに制御される時に印加される電圧は、必ずしも画像電圧と同じ電圧である必要はなく、例えば、第１の走査信号により制御された際に表示された色が赤色である場合、第２の走査信号により制御された際に表示された色を赤色に近いオレンジ色などを表示可能な電圧であっても略同様の効果が得られる。なお、画像電圧と同じ電圧又は画像電圧に非常に近い電圧を印加する処理を、制御回路４からの制御により調整するものであってもよい。
【００４０】
更に、第１の走査信号によりスイッチ素子１１がオンに制御された時には、ユーザに表示する本来の画像電圧を印加し、第２の走査信号によりオンに制御された時には、表示部１に配置された全ての画素に対して、中間調，黒色，又は，白色などの同電位で統一させる電圧を印加してもよい。このとき、第２の走査信号によりスイッチ素子１１がオンに制御される時間を、第１の走査信号によりオンに制御される時間よりも短くすることで、縦クロストークの発生を確実に低減することができる。なお、走査信号によるスイッチ素子１１をオンに制御する時間は、前述したように、第１のタイミング信号ＣＫＶ１及び第２のタイミング信号ＣＫＶ２の位相を調整することができる。
【００４１】
最後に、本実施の形態では、第１のシフトレジスタ２１ａと第２のシフトレジスタ２２ａとの２つのシフトレジスタを備えた構成を用いて説明したが、３つ以上のシフトレジスタを用いて、１水平期間にスイッチ素子をオンに制御する回数を３回以上としても、同様の効果を得ることができる。
【００４２】
本実施の形態によれば、走査線駆動回路２により、走査線Ｇ１と信号線Ｓ１との交差部に配設されたスイッチ素子１１をオンに制御する複数の走査信号（第１の走査信号及び第２の走査信号）を１水平期間に異なるタイミングで走査線Ｇ１に出力するので、画素の画像を保持しておく保持時間を短くことができ、その結果、ＴＦＴリーク時間を短くすることができ、縦スクロールの発生を低減し、高画質な画像を表示することができる。
【００４３】
本実施の形態によれば、走査線駆動回路２を駆動する第１のスタート信号ＳＴＶ１及び第２のスタート信号ＳＴＶ２を出力し、第１の走査信号及び第２の走査信号が出力されるタイミングを制御する第１のタイミング信号ＣＫＶ１及び第２のタイミング信号ＣＫＶ２を交互に出力する制御回路４を更に有し、走査線駆動回路２は、出力された第１のスタート信号ＳＴＶ１を入力端子に順次入力し、第２のタイミング信号ＣＫＶ２が入力されるタイミングに応じて、第１の走査信号を出力端子から出力する複数段直列に接続された第１のシフトレジスタ２１ａと、出力された第２のスタート信号ＳＴＶ２を入力端子に順次入力し、第１のタイミング信号ＣＫＶ１が入力されるタイミングに応じて、第２の走査信号を出力端子から出力する複数段直列に接続された第２のシフトレジスタ２２ａと、出力された第１の走査信号と第２の走査信号とを合成し、走査線に出力する合成回路２３ａとを有するので、画素の画像を保持しておく保持時間を短くことができ、その結果、ＴＦＴリーク時間を短くすることができ、縦スクロールの発生を低減し、高画質な画像を表示することができる。
【００４４】
本実施の形態によれば、制御回路４が、第１のタイミング信号ＣＫＶ１と第２のタイミング信号ＣＫＶ２とを交互に出力するので、第１のスタート信号ＳＴＶ１及び第２のスタート信号ＳＴＶ２のそれぞれが、第１のシフトレジスタ２１ａ及び第２のシフトレジスタ２２ａのそれぞれに同時に入力された場合であっても、確実に異なるタイミングで走査信号を走査線に出力することができる。
【００４５】
本実施の形態によれば、信号線駆動回路３が、スイッチ素子１１が第２の走査信号により制御される場合に、このスイッチ素子１１が第１の走査信号により制御された時に印加された画像電圧と同じ電圧を信号線に印加するため、ＴＦＴリーク現象が発生した場合であっても、第１の走査信号が出力された時に表示された画像で上書きすることが可能となり、縦クロストークの発生を低減し、高画質な画像を表示することができる。
【図面の簡単な説明】
【００４６】
【図１】本実施の形態に係る表示装置の構造を模式的に表示した模式図である。
【図２】第１のタイミング信号と第２のタイミング信号とのタイミングを示す図である。
【図３】第１シフトレジスタ群の動作により各走査線に出力される走査信号のタイミングを示す図である。
【図４】第２シフトレジスタ群の動作により各走査線に出力される走査信号のタイミングを示す図である。
【図５】１水平期間における各走査線に出力される走査信号を示す図である。
【図６】走査線の本数を１６本と仮定した場合の走査信号のタイミングを示す図である。
【図７】従来の走査信号のタイミングを示す図である。
【符号の説明】
【００４７】
ＡＳＷ…アナログ制御信号
ＣＫＶ１…第１のタイミング信号
ＣＫＶ２…第２のタイミング信号
Ｇ（Ｇ１〜Ｇ３）…走査線
Ｓ（Ｓ１〜Ｓ３）…信号線
ＳＴＶ１…第１のスタート信号
ＳＴＶ２…第２のスタート信号
１…表示部
２…走査線駆動回路
３…信号線駆動回路
４…制御回路
１１…スイッチ素子
１２…画素電極
１３…対向電極
１４…液晶セル
１５…コンデンサ
２１…第１シフトレジスタ群
２１ａ，２１ｂ…第１のシフトレジスタ
２２…第２シフトレジスタ群
２２ａ，２２ｂ…第２のシフトレジスタ
２３ａ〜２３ｃ…合成回路
【図１】
2009053513.tif 000003
【図２】
2009053513.tif 000004
【図３】
2009053513.tif 000005
【図４】
2009053513.tif 000006
【図５】
2009053513.tif 000007
【図６】
2009053513.tif 000008
【図７】
2009053513.tif 000009