(57)【要約】【課題】イオン化した成膜粒子を成膜マスクを用いてパターニングする場合、成膜マスクは成膜粒子が持つ電荷により、帯電する。そして、ある程度帯電すると、成膜対象の基板との間で放電が生じる。この放電により、成膜対象の基板に形成される半導体素子等が損傷を受け、歩留まりを低下させてしまうという課題がある。【解決手段】荷電粒子を成膜対象基板に照射して成膜を行う成膜装置に用いられ、前記成膜対象基板の一部を覆い、成膜と同時にパターニングを行うための成膜マスクであって、前記成膜マスクが電気的に絶縁性を有する素材を用いて形成されている。これによれば、成膜マスク内での電荷の移動が抑えられるため、電荷の集中により生ずる放電を抑制することが可能となり、半導体素子等が受ける放電による損傷の発生を抑制することが可能となり、歩留まりを向上させることが可能となる。【選択図】図３
2009209433.tif 000002
【特許請求の範囲】
【請求項１】
荷電粒子を成膜対象基板に照射して成膜を行う成膜装置に用いられ、前記成膜対象基板の一部を覆い、成膜と同時にパターニングを行うための成膜マスクであって、前記成膜マスクが絶縁体を用いて形成されていることを特徴とする成膜マスク。
【請求項２】
荷電粒子を成膜対象基板に照射して成膜を行う成膜装置に用いられ、前記成膜対象基板の一部を覆い、成膜と同時にパターニングを行うための成膜マスクであって、前記成膜マスクが導体で構成され、且つ絶縁体により覆われていることを特徴とする成膜マスク。
【請求項３】
荷電粒子を成膜対象基板に照射して成膜を行う成膜装置に用いられ、前記成膜対象基板の一部を覆い、成膜と同時にパターニングを行うための成膜マスクであって、前記成膜マスクが導体で構成され、且つ前記成膜装置の筐体と電気的に接続される領域を含むことを特徴とする成膜マスク。
【請求項４】
請求項３に記載の成膜マスクであって、前記成膜マスクは前記成膜装置と絶縁体を介して保持され、且つ前記成膜装置の筐体と前記成膜マスクとの間に電気的な抵抗を介して接続されることを特徴とする成膜マスク。
【請求項５】
請求項４に記載の成膜マスクであって、前記成膜装置の筐体と前記成膜マスクとの間に接続される前記抵抗が１００Ω以上１０ｋΩ以下の値を有することを特徴とする成膜マスク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、成膜マスクに関するものである。
【背景技術】
【０００２】
従来から、成膜法としてプラズマコーティング法が知られている。この成膜法は、陰極とターゲット間でアーク放電を行わせ、ターゲットから成膜に関与する成膜粒子を発生させ、同時に、例えばＡｒガスを用いて高密度プラズマを発生させ、イオン化させる。このイオンを成膜を受ける基板に照射させることで成膜を行う方法である。この方法を用いることで均一な膜厚を持つ薄膜を作ることを可能としている。
【０００３】
一方、この方法を用いて成膜を行う場合に、成膜マスクを用いて基板の一部を覆い、成膜と同時にパターニングを行う技術が知られている。成膜マスクを用いることで製造工程の短縮や、通常のフォトリソグラフ・エッチング工程で受ける汚染を防止できるという利点がある。
【０００４】
成膜マスクを用いて蒸着を行う技術としては、例えば特許文献１から３に示されており、特に低分子有機ＥＬ素子を製造する手段として好適な技術として用いられている。
【０００５】
【特許文献１】特開２００５−１５８５７１号公報
【特許文献２】特開２００７−１０３０９８号公報
【特許文献３】特開２００５−２０６９３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
イオン化した成膜粒子を成膜マスクを用いてパターニングする場合、成膜マスクは成膜粒子が持つ電荷により、帯電する。そして、ある程度帯電すると、成膜対象の基板との間で放電が生じる。この放電により、成膜対象の基板に形成される半導体素子等が損傷を受け、歩留まりを低下させてしまうという課題がある。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり以下の形態又は適用例として実現することが可能である。
【０００８】
［適用例１］本適用例にかかる成膜マスクは、荷電粒子を成膜対象基板に照射して成膜を行う成膜装置に用いられ、前記成膜対象基板の一部を覆い、成膜と同時にパターニングを行うための成膜マスクであって、前記成膜マスクが絶縁体を用いて形成されていることを特徴とする。
【０００９】
これによれば、成膜マスク内での電荷の移動が抑えられるため、電荷の集中により生ずる放電を抑制することが可能となり、半導体素子等が受ける放電による損傷の発生を抑制することが可能となり、歩留まりを向上させることが可能となる。
【００１０】
［適用例２］本適用例にかかる成膜マスクは、荷電粒子を成膜対象基板に照射して成膜を行う成膜装置に用いられ、前記成膜対象基板の一部を覆い、成膜と同時にパターニングを行うための成膜マスクであって、前記成膜マスクが導体で構成され、且つ絶縁体により覆われていることを特徴とする。
【００１１】
これによれば、成膜マスクの基体は導体を用いて形成することができる。イオン化した成膜粒子に対して耐性を有する絶縁体は実用的には機械的に弱い材質に限られる。導体を用いた成膜マスクを基体として絶縁物で囲うことで、機械的な強度が高く、且つ成膜対象の基板との間での放電を抑制し得る成膜マスクを提供することが可能となる。
【００１２】
［適用例３］本適用例にかかる成膜マスクは、荷電粒子を成膜対象基板に照射して成膜を行う成膜装置に用いられ、前記成膜対象基板の一部を覆い、成膜と同時にパターニングを行うための成膜マスクであって、前記成膜マスクが導体で構成され、且つ前記成膜装置の筐体と電気的に接続される領域を含むことを特徴とする。
【００１３】
これによれば、成膜マスクは電気的に筐体と接続（接地）される。そのため、成膜粒子が持つ電荷を受けても、当該電荷を接地部分に逃がすことが可能となり、成膜マスクと、成膜対象の基板との間での放電を抑制することが可能となる。
【００１４】
［適用例４］上記適用例にかかる成膜マスクであって、前記成膜マスクは前記成膜装置と絶縁体を介して保持され、且つ前記成膜装置の筐体と前記成膜マスクとの間に電気的な抵抗を介して接続されることを特徴とする。
【００１５】
上記した構成によれば、急激な放電を抑制することが可能となる。特に、成膜対象基板が絶縁性を持つガラス等の基板を用いる場合、基板そのものが帯電する場合がある。この基板が導体層を有する場合、この導体層と成膜マスクとの間で放電が生じる場合がある。このような場合に抵抗を介して成膜マスクを接地させることで、放電を徐々に行わせることが可能となり、放電によるエネルギーを徐々に逃がすことで、半導体素子等が受ける放電による損傷の発生を抑制することが可能となり、歩留まりを向上させることが可能となる。
【００１６】
［適用例５］上記適用例にかかる成膜マスクであって、前記成膜装置の筐体と前記成膜マスクとの間に接続される前記抵抗が１００Ω以上１０ｋΩ以下の値を有することを特徴とする。
【００１７】
上記した構成によれば、１００Ω以上の抵抗値を有することで急激な放電による損傷を抑制することが可能となる。また、１０ｋΩ以下の抵抗値を有することで、成膜マスクに注入される電荷を接地電位に効果的に逃がすことが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態について図面を参照して説明する。なお、以下の各図面では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を適宜変更している。ここで、電荷を有する成膜粒子を用いて成膜を行う典型的な装置としての、プラズマコーティング装置についてまず説明を行う。
【００１９】
（プラズマコーティング装置）
図１は、プラズマコーティング装置の模式断面図である。プラズマコーティング装置１０は、圧力勾配型プラズマガン２０、磁場発生コイル３０、ガイド電極４０、搬送系５０、プロセスガス導入部６０、ターゲット７０、排気系８０、真空容器９０、を含む。
【００２０】
圧力勾配型プラズマガン２０は、陰極２０ａに熱電子を高い密度で放出する材質（材質としては例えばＬａＢ6）を用い、ターゲット７０との間でアーク放電を行い、成膜粒子を生成させる。その本体部分は真空容器９０の側壁に備えられる。圧力勾配型プラズマガン２０の陰極２０ａ、中間電極２０ｂ、中間電極２０ｃ、磁場発生コイル３０への給電を調整することにより、真空容器９０中に供給されるプラズマの状態が制御される。
【００２１】
アーク放電により発生した成膜粒子は、Ａｒガスプラズマ（図中影パターンで表示）によりイオン化される。圧力勾配型プラズマガン２０は、陰極２０ａと真空容器９０との間に中間電極２０ｂ，２０ｃを配置することで、圧力勾配を実現している。ここで、Ａｒに代表されるプラズマ発生ガスを供給するガス供給部２０ｄよりも上流側に陰極２０ａは配置されている。
【００２２】
この結果、陰極２０ａを構成する材料の薄膜への混入もなく、陰極寿命が長くなり、安定な長時間成膜が可能となる。更に、大電流（例えば数１００Ａ）の直流アーク放電を利用することができるため、高密度のプラズマを発生することが可能であり、ターゲット７０の蒸発速度は従来のスパッタリング法に比べて大きい。他にも、蒸発とイオン化、励起を１つのガンで行うことができる特徴がある。
【００２３】
ターゲット７０は適当な電位に制御されており、圧力勾配型プラズマガン２０により励起される高密度プラズマを下方に吸引する。ターゲット７０は、圧力勾配型プラズマガン２０からのエネルギーを受けて蒸発し消耗するため、この消耗を補正すべく徐々に上昇させる構造を有しており（図示せず）、ターゲット７０の減少によるプラズマ状態の変動を補正している。
【００２４】
ガイド電極４０は、ターゲット７０の周囲に同心に配置された環状の容器として構成され、当該容器内には、磁場発生コイル３０が収容されている。磁場発生コイル３０とガイド電極４０との協働によりターゲット７０に入射するプラズマの状態は制御される。
【００２５】
プロセスガス導入部６０からは、例えば酸素が供給され、成膜されるインジウム・錫酸化物（以降ＩＴＯと記述する）や窒化酸化珪素の成膜状態を制御している。
【００２６】
排気系８０は、例えばターボ分子ポンプ等の真空ポンプにより構成され、真空容器９０内の雰囲気を真空に保つべく動作する。
【００２７】
搬送系５０は、基板Ｗをスライドさせる形で移動させるものであり、基板Ｗの入れ替えを行う機能を有している。
【００２８】
ここで、上記した構成を有するプラズマコーティング装置１０を用いたプラズマコーティング方法を説明する。
【００２９】
まず、真空容器９０の下部にターゲット７０を装着する。そして、ターゲット７０の上方の対向する位置に基板Ｗを配置する。次に、成膜条件に応じたプロセスガスを真空容器９０に導入する。続けて、圧力勾配型プラズマガン２０の陰極２０ａとターゲット７０との間に直流電圧を印加する。
【００３０】
そして、圧力勾配型プラズマガン２０の陰極２０ａとターゲット７０との間で放電を生じさせて高密度プラズマを生成する。高密度プラズマは、磁場発生コイル３０、及びガイド電極４０により導かれてターゲット７０に到達する。
【００３１】
ターゲット７０は、圧力勾配型プラズマガン２０からのエネルギーを受けて蒸発し、成膜粒子が射出される。成膜粒子は、高密度プラズマによりイオン化される。この成膜粒子は、基板Ｗに付着し、成膜が行われる。ここで、磁場発生コイル３０による磁場と、ガイド電極４０の電位を制御することにより、成膜粒子の飛行方向を制御することができるため、ターゲット７０の上方におけるプラズマの分布を制御することで、基板Ｗの上での成膜速度分布を調整でき、広い面積にわたって均一な膜質の薄膜を得ることができる。
【００３２】
図１中の吹き出し部には、基板Ｗと成膜マスクＭとの位置関係を模式的に示している。成膜マスクＭは、基板Ｗとターゲット７０との間に配置され、基板Ｗを覆う位置に配置される。そして、成膜マスクＭが開口されている領域では基板Ｗ上に成膜が行われ、他の領域では、成膜マスクＭにより成膜粒子が遮られ、基板Ｗ上での成膜は行われない。このようにして、基板Ｗ上にパターン構造を有する膜が形成される。
【００３３】
ここで、基板Ｗは、成膜粒子の発生が安定してから搬送系５０により移動させても良い。この場合には、プラズマ発生初期の不安定性を回避できる。また、搬送系５０で搬送しながら成膜粒子の照射を行っても良い。この場合には、搬送速度に応じて膜厚の制御が行われる。更に、連続的に基板Ｗの処理を行うことが可能となる。
【００３４】
（成膜マスク：絶縁体を用いた成膜マスク）
次に、成膜マスクの構造について説明する。絶縁体を用いた成膜マスクとしては、例えば石英に代表されるガラスを用いることができる。石英に代表されるガラスは、プレス加工等を用いることが困難であるため、フォトリソグラフ・エッチング工程を用いて製造するのが好ましい。以下に、その手順を述べる。図２は、絶縁体を用いた成膜マスクを形成する手順を説明するための工程断面図である。
【００３５】
まず、図２（ａ）に示すように厚さ７００μｍ程度の石英基板２０３の裏面にエッチング保護膜２０１を塗布する。
【００３６】
次に、図２（ｂ）に示すようにフォトレジスト層を塗布し、フォトリソグラフ工程を用いてレジストパターン２０２を形成する。
【００３７】
次に、図２（ｃ）に示すようにウェットエッチング工程等により石英基板２０３をエッチングする。
【００３８】
次に、図２（ｄ）に示すように、エッチング保護膜２０１とレジストパターン２０２をエッチング除去することで成膜マスク２００を製造することができる。
【００３９】
ここでは、ウェットエッチング工程を用いる例について説明しているが、これはドライエッチング工程を用いても良い。また、炭酸ガスレーザ等を用いてレーザ加工工程を用いることも好適である。
【００４０】
次に、この成膜マスク２００を用いてプラズマコーティングを行う工程について説明する。プラズマコーティングには上記したプラズマコーティング装置１０を用いる場合について説明を行う。図３は、プラズマコーティング装置１０（図１参照）内に位置する基板Ｗを、搬送系５０に保持し、絶縁体で構成される成膜マスク２００を用いて、例えばＩＴＯ膜を成膜する場合の模式断面図である。
【００４１】
成膜マスク２００は絶縁体であるため、成膜マスク２００内での電荷の集中が発生しない。そのため、成膜マスク２００と基板Ｗとの間での放電は抑えられる。従って、基板Ｗに形成された半導体素子に損傷を与えることなく成膜を行うことが可能となる。
【００４２】
また、成膜マスク２００を基板Ｗと同質のガラスで構成することも好適である。この場合、有機ＥＬ素子を形成する際に用いられる基板Ｗとしてのガラス基板と、成膜マスク２００との熱膨張係数を揃えることができる。従って、より精密にパターン転写可能な成膜マスク２００を構成することが可能となる。
【００４３】
（成膜マスク：絶縁体で覆われた導体を用いた成膜マスク）
次に、導体で構成されたマスクを絶縁体で覆った成膜マスクを用いた例について説明する。図４（ａ）は、シリコン基板４０１をＫＯＨ水溶液で異方性エッチングを行い、熱酸化法でシリコン基板４０１を酸化シリコン膜４０２で覆った成膜マスク４００の平面図、（ｂ）は図４（ａ）のＡ−Ａ’線断面図である。図５（ａ）から（ｄ）は、成膜マスク４００の工程断面図である。以下に図５を用いて成膜マスク４００の製造工程を説明する。
【００４４】
まず、図５（ａ）に示すように、面方位（１１０）のシリコン基板４０１を用意する。このシリコン基板４０１の厚みは、例えば４００μｍである。そして、熱酸化法（湿式熱酸化法）を用いて、耐エッチングマスク材となる酸化シリコン膜４０３を形成する。酸化シリコン膜４０３の厚みは例えば１μｍとする。
【００４５】
次に、図５（ｂ）に示すように、シリコン基板４０１の一方面側の酸化シリコン膜４０３について、フォトリソグラフ工程を用いてパターニングし、開口パターンを形成する。
【００４６】
次に、図５（ｃ）に示すように、パターニングされた酸化シリコン膜４０３をマスクとして、シリコン基板に結晶異方性エッチングを行い、貫通パターンを形成する。この異方性エッチングには、例えば低濃度（１８％）のＫＯＨ水溶液を用いる。
【００４７】
次に、図５（ｄ）に示すように、緩衝フッ酸溶液を用いて、一旦酸化シリコン膜を除去した後、再度熱酸化法（湿式熱酸化法）を用いて酸化シリコン膜４０２を形成して、導体（シリコン基板４０１）を絶縁体で覆った成膜マスク４００を得ることができる。この場合、シリコン基板４０１を用いることで、特に有機ＥＬ素子を形成する際に好適に用いられるガラス基板との熱膨張係数を揃えることができるため、より精密に成膜マスク４００のパターンを転写することが可能となる。
【００４８】
次に、この成膜マスク４００を用いてプラズマコーティングを行う工程について説明する。プラズマコーティングには上記したプラズマコーティング装置１０を用いる場合について説明を行う。図６は、プラズマコーティング装置１０（図１参照）内の基板Ｗに絶縁体に覆われた成膜マスク４００を配置し、一例としてＩＴＯ膜を成膜する場合の模式断面図である。成膜マスク４００は絶縁体としての酸化シリコン膜４０２で覆われているため、成膜マスク４００内での電荷の集中が発生しない。そのため、成膜マスク４００と基板Ｗとの間での放電は抑えられる。従って、基板Ｗに形成された半導体素子に損傷を与えることなく成膜を行うことが可能となる。
【００４９】
また、この実施形態では成膜マスク４００にシリコン基板４０１を用いた例について説明したが、これはステンレス等の金属を用いても良い。この場合には、ＣＶＤ法等を用いて酸化シリコン膜４０２で被覆することで実現する。金属を用いることで、シリコン基板４０１を用いる場合と比べ、塑性が高くなり、成膜マスク４００とした場合、破損が起きにくく、成膜マスク４００としての信頼性が向上するという利点がある。
【００５０】
（成膜マスク：接地された導体を用いた成膜マスク）
次に、導体で構成されたマスクを電気的に接地した例について説明する。成膜マスクとしては、上記したものを絶縁体で覆わず、成膜マスクの表面が導電性を有する状態で構成されている。図７は、成膜マスク５００の電気的な接続状態を示す模式図である。図７に示すように成膜マスク５００は、その一端に導電性接着剤等を用いて固定される、電気的に接続可能な導電端子５０１が設けられており、プラズマコーティング装置１０（図１参照）と電気的に接続されている。より具体的には、搬送系５０と電気的に接続され、搬送系５０を介してプラズマコーティング装置１０と電気的に接続される。
【００５１】
この場合には、成膜マスク５００に入射した成膜粒子により運ばれてきた電荷は、プラズマコーティング装置１０に放電されるため、成膜マスク５００は帯電しない。そのため、図３と同様の構成を取った場合、成膜マスク５００と基板Ｗとの間の放電が抑えられる。従って、基板Ｗに形成された半導体素子に損傷を与えることなく成膜を行うことが可能となる。
【００５２】
（成膜マスク：抵抗を介して接地された導体を用いた成膜マスク）
次に、導体で構成されたマスクを電気的に接地した例について説明する。成膜マスクとしては、上記したものを絶縁体で覆わず、成膜マスクの表面が導電性を有する状態で構成されている。図８は、成膜マスク６００の電気的な接続状態を示す模式図である。図８に示すように成膜マスク６００は、その一端に導電性接着剤等を用いて固定される、電気的に接続可能な導電端子６０１が抵抗６０２を介して設けられており、プラズマコーティング装置１０（図１参照）と電気的に接続されている。より具体的には、搬送系５０と電気的に接続され、搬送系５０を介してプラズマコーティング装置１０と電気的に接続される。ここで、成膜すべき基板Ｗと成膜マスク６００とが、直接電気的に接触する状態とならぬよう、絶縁体を介して配置されている。
【００５３】
この場合には、成膜マスク６００に入射した成膜粒子により運ばれてきた電荷は、抵抗６０２を介してプラズマコーティング装置１０に放電されるため、成膜マスク６００の帯電は抑えられる。ここで図３と同様の構成を取った場合、成膜マスク６００の帯電は抑えられるものの、特に基板Ｗにガラス等の絶縁体を用い、導体膜を形成する場合、基板Ｗが帯電し、成膜中の導体膜を介して電荷が集中し、成膜マスク６００との間で放電が起こる場合がある。この場合、電気抵抗を介して放電させるため、放電のエネルギーは長い放電時間を掛けて消費される。
【００５４】
放電に伴うエネルギーは熱に変わり半導体素子を損傷するが、放電時間が長くかかることで熱が拡散し、局所的な温度上昇が抑えられるため、半導体素子の損傷を抑制することができる。加えて、電気抵抗を介していることから、この電気抵抗により放電に伴うエネルギーが消費され、半導体素子の損傷を抑えることが可能となる。従って、基板Ｗに形成された半導体素子の損傷を抑えて成膜を行うことが可能となる。
【００５５】
この場合、抵抗値としては前記抵抗が１００Ω以上１０ｋΩ以下の値を有することが好ましい。１００Ω以上の抵抗値を有することで急激な放電による損傷を抑制することが可能となる。また、１０ｋΩ以下の抵抗値を有することで、成膜マスクに注入される電荷を接地電位に効果的に逃がすことが可能となる。
【００５６】
なお、上記した実施形態ではプラズマコーティング装置を用いた例を代表として記載したが、これは荷電粒子を成膜マスクを介して照射する工程一般に対して有用である。例えば、マグネトロンスパッタ法や、イオンプレーティング法を用いる場合にも適用可能である。
【図面の簡単な説明】
【００５７】
【図１】プラズマコーティング装置の模式断面図。
【図２】絶縁体を用いた成膜マスクの製造工程を示す工程断面図。
【図３】プラズマコーティング装置内の基板に絶縁体を用いた成膜マスクを配置した模式図。
【図４】（ａ）は、シリコン基板をＫＯＨ水溶液で異方性エッチングを行い、熱酸化法でシリコン基板を酸化シリコン膜で覆った成膜マスクの平面図、（ｂ）は（ａ）のＡ−Ａ’線断面図。
【図５】絶縁体で覆われた成膜マスクの製造工程を示す工程断面図。
【図６】プラズマコーティング装置内の基板に絶縁体に覆われた成膜マスクを配置した模式図。
【図７】成膜マスクの電気的な接続状態を示す模式図。
【図８】成膜マスクの電気的な接続状態を示す模式図。
【符号の説明】
【００５８】
１０…プラズマコーティング装置、２０…圧力勾配型プラズマガン、２０ａ…陰極、２０ｂ…中間電極、２０ｃ…中間電極、２０ｄ…ガス供給部、３０…磁場発生コイル、４０…ガイド電極、５０…搬送系、６０…プロセスガス導入部、７０…ターゲット、８０…排気系、９０…真空容器、２００…成膜マスク、２０１…エッチング保護膜、２０２…レジストパターン、２０３…石英基板、４００…成膜マスク、４０１…シリコン基板、４０２…酸化シリコン膜、４０３…酸化シリコン膜、５００…成膜マスク、５０１…導電端子、６００…成膜マスク、６０１…導電端子、６０２…抵抗。
【図１】
2009209433.tif 000003
【図２】
2009209433.tif 000004
【図３】
2009209433.tif 000005
【図４】
2009209433.tif 000006
【図５】
2009209433.tif 000007
【図６】
2009209433.tif 000008
【図７】
2009209433.tif 000009
【図８】
2009209433.tif 000010