(57)【要約】【課題】安定したクロック信号を生成させうるクロック信号発生器、該クロック信号発生器を備える半導体メモリ装置及びその方法を提供する。【解決手段】クロック信号発生器は、クロック信号を発生させるクロック信号発生部と、基準時間の間にクロック信号のパルス数をカウンティングしてカウンティング結果と基準値とを比べて、該比較結果に基づいて制御信号を発生させるクロック信号制御部と、を含み、クロック信号発生部は、制御信号に基づいてクロック信号のパルス数を増減させうる。本発明によれば、温度及び電圧のような環境的要因に関係なく、安定したクロック信号を生成させうる効果がある。【選択図】図１
2009048638.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号を発生させるクロック信号発生部と、
基準時間の間に前記クロック信号のパルス数をカウンティングしてカウンティング結果と基準値とを比べて、該比較結果に基づいて制御信号を発生させるクロック信号制御部と、を含み、
前記クロック信号発生部は、前記制御信号に基づいて前記クロック信号のパルス数を増減させることを特徴とするクロック信号発生器。
【請求項２】
前記基準時間は、
ホストから周期的に発生する信号に基づいて検出されることを特徴とする請求項１に記載のクロック信号発生器。
【請求項３】
前記基準時間は、
前記ホストからＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）を介して入力される第１フレーム開始信号の受信時点から、前記第１フレーム開始信号に後続して入力される第２フレーム開始信号の受信時点までの時間であることを特徴とする請求項１に記載のクロック信号発生器。
【請求項４】
前記クロック信号制御部は、
前記基準時間の間に前記クロック信号のパルス数をカウンティングするカウンターと、
前記カウンターのカウンティング結果と前記基準値とを比べて、該比較結果を出力する比較部と、
前記比較部の比較結果に基づいて、前記クロック信号発生部から発生した前記クロック信号の前記パルス数を増減させるための前記制御信号を出力するための制御部と、を含むことを特徴とする請求項１に記載のクロック信号発生器。
【請求項５】
クロック信号を発生させる段階と、
基準時間の間に前記クロック信号のパルス数をカウンティングしてカウンティング結果と基準値とを比べて、該比較結果に基づいて制御信号を発生させる段階と、を含み、
前記クロック信号のパルス数は、前記制御信号に基づいて増減されることを特徴とするクロック信号発生方法。
【請求項６】
前記基準時間は、
ホストから周期的に発生する信号に基づいて検出されることを特徴とする請求項５に記載のクロック信号発生方法。
【請求項７】
前記基準時間は、
前記ホストからＵＳＢを介して入力される第１フレーム開始信号の受信時点から、前記第１フレーム開始信号に後続して入力される第２フレーム開始信号の受信時点までの時間であることを特徴とする請求項５に記載のクロック信号発生方法。
【請求項８】
クロック信号を発生させるクロック信号発生器と、
前記クロック信号に基づいてＵＳＢを介してホストとデータとを送受信するＣＰＵと、を含み、
前記クロック信号発生器は、基準時間の間に前記クロック信号のパルス数をカウンティングしてカウンティング結果と基準値とを比べて、該比較結果に基づいて前記クロック信号のパルス数を増減させることを特徴とする半導体メモリ装置。
【請求項９】
前記基準時間は、
前記ホストから受信されるフレームの開始を知らせるフレーム開始信号に基づいて検出されることを特徴とする請求項８に記載の半導体メモリ装置。
【請求項１０】
前記基準時間は、
前記ホストからＵＳＢを介して入力される第１フレーム開始信号の受信時点から、前記第１フレーム開始信号に後続して入力される第２フレーム開始信号の受信時点までの時間であることを特徴とする請求項８に記載の半導体メモリ装置。
【請求項１１】
前記クロック信号発生器は、
前記クロック信号を発生させるクロック信号発生部と、
前記基準時間の間に前記クロック信号のパルス数をカウンティングしてカウンティング結果と前記基準値とを比べて、該比較結果に基づいて前記制御信号を発生させるクロック信号制御部と、を含み、
前記クロック信号発生部は、前記制御信号に基づいて前記クロック信号のパルス数を増減させることを特徴とする請求項８に記載の半導体メモリ装置。
【請求項１２】
前記クロック信号制御部は、
前記基準時間の間に前記クロック信号のパルス数をカウンティングするカウンターと、
前記カウンターのカウンティング結果と前記基準値とを比べて、該比較結果を出力する比較部と、
前記比較部の比較結果に基づいて、前記クロック信号の前記パルス数を増減させるための前記制御信号を出力するための制御部と、を含むことを特徴とする請求項１１に記載の半導体メモリ装置。
【請求項１３】
前記半導体メモリ装置は、
スマートカード及びＳ−ＳＩＭ（Ｓｕｂｓｃｒｉｂｅｒ  Ｉｎｄｅｔｉｆｉｃａｔｉｏｎ  Ｍｏｄｕｌｅ）のうちから少なくとも何れか一つであることを特徴とする請求項８に記載の半導体メモリ装置。
【請求項１４】
クロック信号を発生させる段階と、
前記クロック信号に基づいてＵＳＢを介してホストとデータとを送受信する段階と、を含み、
前記クロック信号のパルス数は、基準時間の間に前記クロック信号のパルス数と基準値との比較結果に基づいて増減されることを特徴とする半導体メモリ装置のデータ送受信方法。
【請求項１５】
前記基準時間は、
前記ホストから周期的に発生する信号に基づいて検出されることを特徴とする請求項１４に記載の半導体メモリ装置のデータ送受信方法。
【請求項１６】
前記基準時間は、
前記ホストからＵＳＢを介して入力される第１フレーム開始信号の受信時点から、前記第１フレーム開始信号に後続して入力される第２フレーム開始信号の受信時点までの時間であることを特徴とする請求項１４に記載の半導体メモリ装置のデータ送受信方法。
【請求項１７】
請求項５または請求項１４に記載の方法を行うためのコンピュータプログラムを記録した記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリ装置に係り、より詳細には、安定したクロック信号を生成させうるクロック信号発生器を備える半導体メモリ装置及びその方法に関する。
【背景技術】
【０００２】
一般的に、スマートカード（ｓｍａｒｔ  ｃａｒｄ）は、情報の保存と処理とが可能なプラスチックカードを言い、マイクロプロセッサとメモリとを含みうる。今日、前記スマートカードは、未来型のプリペイドカードとして交通、流通、医療、金融など生活の全分野で使われている。特に、移動通信において、前記スマートカードは、加入者を識別するためのＩＤカード機能と電子料金の課金情報を処理する機能とを有するカードとしてヨーロッパのほとんどの国家で利用されている。
【０００３】
通信用のスマートカードは、使われるネットワークの種類によって分類されるが、ＧＳＭ環境では、ユーザー認証とローミング機能とを搭載したユーザー認証モジュール（Ｓｕｂｓｃｒｉｂｅｒ  Ｉｄｅｎｔｉｆｙ  Ｍｏｄｕｌｅ：以下、ＳＩＭ）カードが必須規格である。
【０００４】
したがって、通信サービス事業者は、ＳＩＭカードを発給し、加入者は、ＳＩＭカード一枚のみで、いつでもどこでも携帯端末機を介して自由にサービスを利用できる。このように、スマートカードの応用範囲が拡大されるにつれてＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）を介してホスト（パソコン、ノート型パソコン、ＰＤＡ、携帯電話、またはデジタルカメラなど）と前記スマートカードとの間の通信に対する必要性が台頭している。
【０００５】
前記ＵＳＢは、ホストと周辺装置との間の相互接続（ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）のための普遍的なバス規格であって、低速モード（Ｌｏｗ−Ｓｐｅｅｄ）の通信では約１．５Ｍｂｐｓ、フルスピード（ｆｕｌｌ−ｓｐｅｅｄ）モード通信では約１２Ｍｂｐｓ、高速モード（Ｈｉｇｈ−Ｓｐｅｅｄ）通信では約４８０Ｍｂｐｓの速度をそれぞれ有する。
【０００６】
一般的に、前記ホストは、前記スマートカードとデータ通信時に安定したクロック信号を生成させるので、前記ホストは、前記ＵＳＢの通信モードによって安定したクロックを生成させうる。しかし、前記スマートカードが、自体のクロック信号を生成して前記ホストとデータ通信をする場合、前記クロック信号は不安定になる恐れがある。例えば、前記スマートカードが、クロック信号をロック（ｌｏｃｋ）させても、前記クロック信号は、前記スマートカードの温度及び電圧のような環境的な要因によって不安定になることがあり、その結果、前記ホストとのデータ通信は正常になされない。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明が果たそうとする技術的な課題は、温度及び電圧のような環境的要因に関係なく、安定したクロック信号を生成させうるクロック信号発生器及びその方法を提供することである。
【０００８】
また、本発明が果たそうとする技術的な課題は、温度及び電圧のような環境的要因に関係なく、安定したクロック信号を生成してホストとデータ通信が可能な半導体メモリ装置及びその方法を提供することである。
【課題を解決するための手段】
【０００９】
前記技術的課題を果たすためのクロック信号発生器は、クロック信号を発生させるクロック信号発生部と、基準時間の間に前記クロック信号のパルス数をカウンティングしてカウンティング結果と基準値とを比べて、該比較結果に基づいて制御信号を発生させるクロック信号制御部と、を含み、前記クロック信号発生部は、前記制御信号に基づいて前記クロック信号のパルス数を増減させうる。前記基準時間は、ホストから周期的に発生する信号に基づいて検出されうる。
【００１０】
前記基準時間は、前記ホストからＵＳＢを介して入力される第１フレーム開始信号の受信時点から、前記第１フレーム開始信号に後続して入力される第２フレーム開始信号の受信時点までの時間であり得る。
【００１１】
前記クロック信号制御部は、前記基準時間の間に前記クロック信号のパルス数をカウンティングするカウンターと、前記カウンターのカウンティング結果と前記基準値とを比べて、該比較結果を出力する比較部と、前記比較部の比較結果に基づいて、前記クロック信号の前記パルス数を増減させるための前記制御信号を出力するための制御部と、を含みうる。
【００１２】
前記技術的課題を果たすためのクロック信号発生方法は、クロック信号を発生させる段階と、基準時間の間に前記クロック信号のパルス数をカウンティングしてカウンティング結果と基準値とを比べて、該比較結果に基づいて制御信号を発生させる段階と、を含み、前記クロック信号のパルス数は、前記制御信号に基づいて増減されうる。
【００１３】
前記基準時間は、ホストから周期的に発生する信号に基づいて検出されうる。前記基準時間は、前記ホストからＵＳＢを介して入力される第１フレーム開始信号の受信時点から、前記第１フレーム開始信号に後続して入力される第２フレーム開始信号の受信時点までの時間であり得る。
【００１４】
前記技術的課題を果たすための半導体メモリ装置は、クロック信号を発生させるクロック信号発生器と、前記クロック信号に基づいてＵＳＢを介してホストとデータとを送受信するＣＰＵと、を含み、前記クロック信号発生器は、基準時間の間に前記クロック信号のパルス数をカウンティングしてカウンティング結果と基準値とを比べて、該比較結果に基づいて前記クロック信号のパルス数を増減させうる。
【００１５】
前記基準時間は、前記ホストから周期的に発生する信号に基づいて検出されうる。前記基準時間は、前記ホストからＵＳＢを介して入力される第１フレーム開始信号の受信時点から、前記第１フレーム開始信号に後続して入力される第２フレーム開始信号の受信時点までの時間であり得る。
【００１６】
前記クロック信号発生器は、前記クロック信号を発生させるクロック信号発生部と、前記基準時間の間に前記クロック信号のパルス数をカウンティングしてカウンティング結果と前記基準値とを比べて、該比較結果に基づいて前記制御信号を発生させるクロック信号制御部と、を含み、前記クロック信号発生部は、前記制御信号に基づいて前記クロック信号のパルス数を増減させうる。
【００１７】
前記クロック信号制御部は、前記基準時間の間に前記クロック信号のパルス数をカウンティングするカウンターと、前記カウンターのカウンティング結果と前記基準値とを比べて、該比較結果を出力する比較部と、前記比較部の比較結果に基づいて、前記クロック信号の前記パルス数を増減させるための前記制御信号を出力するための制御部と、を含みうる。前記半導体メモリ装置は、スマートカード及びＳ−ＳＩＭ（Ｓｕｂｓｃｒｉｂｅｒ  Ｉｎｄｅｔｉｆｉｃａｔｉｏｎ  Ｍｏｄｕｌｅ）のうちから少なくとも何れか一つであり得る。
【００１８】
前記技術的課題を果たすための半導体メモリ装置のデータ送受信方法は、クロック信号を発生させる段階と、前記クロック信号に基づいてＵＳＢを介してホストとデータとを送受信する段階と、を含み、前記クロック信号のパルス数は、基準時間の間に前記クロック信号のパルス数と基準値との比較結果に基づいて増減されうる。前記基準時間は、前記ホストから周期的に発生する信号に基づいて検出されうる。
【００１９】
前記基準時間は、前記ホストからＵＳＢを介して入力される第１フレーム開始信号の受信時点から、前記第１フレーム開始信号に後続して入力される第２フレーム開始信号の受信時点までの時間であり得る。
【発明の効果】
【００２０】
本発明によるクロック信号発生器及びその方法は、温度及び電圧のような環境的要因に関係なく、安定したクロック信号を生成させうる。
また、本発明による半導体メモリ装置及び方法は、安定したクロック信号を生成させうるクロック信号発生器を含んで温度及び電圧のような環境的要因に関係なく、安定したクロック信号を生成してホストとデータ通信が可能である。
【発明を実施するための最良の形態】
【００２１】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び添付図面に記載の内容を参照しなければならない。以下、添付した図面を参照して、本発明の望ましい実施形態を説明することによって、本発明を詳しく説明する。各図面に付された同じ参照符号は、同じ部材を表わす。
【００２２】
図１は、本発明の実施形態による半導体メモリ装置のブロック図を表わし、図２は、図１の半導体メモリ装置がホストから受信する伝送フレームを表わす。図１と図２とを参照すれば、前記半導体メモリ装置１４は、ＣＰＵ１６とクロック信号発生器１８とを含みうる。前記ＣＰＵ１６とクロック信号発生器１８は、一つのチップ（ｃｈｉｐ）として具現可能である。
【００２３】
前記半導体メモリ装置１４は、スマートカード及びＳ−ＳＩＭ（Ｓｕｂｓｃｒｉｂｅｒ  Ｉｎｄｅｔｉｆｉｃａｔｉｏｎ  Ｍｏｄｕｌｅ）のうちから少なくとも何れか一つであり、コンパクトフラッシュ（登録商標）、メモリスティック、メモリスティックデュオ、マルチメディアカード（ＭＭＣ）、縮小型ＭＭＣ、セキュアデジタルカード（ＳＤ）、ミニＳＤカード、マイクロＳＤカード（トランスフラッシュ）、及びＸＤ−ピクチャーカードなどになることもある。
【００２４】
前記ＣＰＵ１６は、前記クロック信号発生器１８（または、クロック信号発生回路）から発生したクロック信号ＣＬＫに基づいてＵＳＢ１２を介してホスト１３とデータとを送受信する。前記ＵＳＢ１２は、４線ケーブル（ｆｏｕｒ−ｗｉｒｅ  ｃａｂｌｅ、図示せず）として具現されて前記ホスト１３と前記ＣＰＵ１６との間の信号（または、フレーム３０）と電源を伝送できる。
【００２５】
例えば、前記ＵＳＢ１２は、二つの電源供給線（図示せず）を介してホスト１３から供給された電源を前記半導体メモリ装置１４に伝送することができ、二つの信号線（図示せず）を介して前記ホスト１３と前記ＣＰＵ１６との間の信号（または、フレーム３０）をインターフェースできる。
【００２６】
前記ホスト１３は、ＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）、ビデオカメラ、ＴＶ、ＭＰ３、ゲーム機、電子楽器、携帯用端末機、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、ボイスレコーダー（ｖｏｉｃｅ  ｒｅｃｏｒｄｅｒ）、またはノート型パソコンなどになり得る。
【００２７】
前記クロック信号発生器１８は、クロック信号ＣＬＫを発生させ、基準時間の間にクロック信号ＣＬＫのパルス数をカウンティングしてカウンティング結果と基準値とを比べて、該比較結果に基づいて前記クロック信号のパルス数を増減させうる。
【００２８】
本発明の実施形態によれば、基準時間の間に発生するクロック信号ＣＬＫのパルス数は、前記比較結果に基づいて増減されうる。
【００２９】
前記基準時間は、ホスト１３から周期的に発生する信号に基づいて発生しうる。例えば、前記基準時間は、ホスト１３からＵＳＢ１２を介して入力される第１フレーム開始信号３１受信時点から、前記第１フレーム開始信号３１に後続して入力される第２フレーム開始信号３５の受信時点までの時間であり得るが、これに限定されるものではない。
【００３０】
一般的に、前記ＵＳＢ１２を利用したデータは、図２のフレーム３０のようにフレーム単位で時間分割されて伝送され、前記フレームの開始を知らせるフレーム開始（ＳＯＦ、Ｓｔａｒｔ  Ｏｆ  Ｆｒａｍｅ）信号は、１ｍｓ単位で発生する。したがって、前記クロック信号発生器１８は、前記フレーム開始ＳＯＦ信号に基づいて基準時間を検出し、該検出された基準時間の間にクロック信号ＣＬＫのパルス数をカウンティングできる。
【００３１】
前記クロック信号発生器１８は、クロック信号制御部２０とクロック信号発生部２８とを含みうる。前記クロック信号制御部２０は、前記基準時間の間に前記クロック信号ＣＬＫのパルス数をカウンティングしてカウンティング結果ＣＮＴと前記基準値とを比べて、該比較結果ＣＲに基づいて前記制御信号Ｃ−ｓｉｇｎａｌを発生させうる。
【００３２】
前記クロック信号制御部２０は、カウンター２２、比較部２４、及び制御部２６を含みうる。前記カウンター２２は、前記基準時間の間に前記クロック信号ＣＬＫのパルス数をカウンティングする。例えば、前記カウンター２２は、ＣＰＵ１６から出力された第１フレーム開始信号３１に応答して前記クロック信号ＣＬＫのパルス数をカウンティングし、前記第１フレーム開始信号３１に後続して入力される第２フレーム開始信号３５に応答してリセットされてカウンティング結果ＣＮＴを出力できる。
【００３３】
前記比較部２４は、前記カウンター２２のカウンティング結果ＣＮＴと前記基準値とを比べて、該比較結果ＣＲを出力し、前記制御部２６は、前記比較部２４の比較結果に基づいて、前記クロック信号ＣＬＫのパルス数を増減させるための前記制御信号Ｃ−ｓｉｇｎａｌを出力する。
【００３４】
前記基準値は、ＵＳＢ１２を介してホスト１３とＣＰＵ１６との間のデータ送受信時に基準となるクロックＣＬＫのパルス数であって、ユーザーからユーザーインターフェース（図示せず）を介して前記比較部２４内の保存部（図示せず）内に保存されることができ、前記ホスト１３からＣＰＵ１６を介して前記比較部２４内の保存部（図示せず）内に保存されることもできる。例えば、前記基準値が“４８，０００”である場合、前記比較部２４は、前記カウンティング結果ＣＮＴと“４８，０００”の大きさとを比べる。
【００３５】
前記制御部２６は、前記カウンティング結果ＣＮＴが“４８，０００”と同じである場合、クロック信号ＣＬＫのパルス数が変更されないようにする制御信号Ｃ−ｓｉｇｎａｌを前記クロック信号発生部２８に出力できる。
【００３６】
前記制御部２６は、前記カウンティング結果ＣＮＴが“４８，０００”より小さな場合、クロック信号ＣＬＫのパルス数を増加させる制御信号Ｃ−ｓｉｇｎａｌを前記クロック信号発生部２８に出力できる。また、前記制御部２６は、前記カウンティング結果ＣＮＴが“４８，０００”より大きい場合、クロック信号ＣＬＫのパルス数を減少させる制御信号Ｃ−ｓｉｇｎａｌを前記クロック信号発生部２８に出力できる。
【００３７】
前記クロック信号発生部２８は、クロック信号ＣＬＫを発生させ、前記制御部２６から出力された制御信号Ｃ−ｓｉｇｎａｌに応答して前記クロック信号ＣＬＫのパルス数を増減させる。前記クロック信号発生部２８は、ＲＣ発振器またはリングオシレターとして具現可能であるが、これに限定されない。
【００３８】
関連技術による半導体メモリ装置から発生したクロック信号ＣＬＫは、ロック状態になっても、前記半導体メモリ装置内の温度及び電圧のような環境的要因が変わる場合、不安定になる恐れがある。
【００３９】
しかし、本発明の実施形態による半導体メモリ装置１４は、前記クロック信号ＣＬＫがロックされた以後に温度及び電圧のような環境的要因が変わっても、安定したクロック信号を発生させるクロック信号発生器１８を含んでホスト１３と前記半導体メモリ装置１４との間のデータ通信が円滑になる効果がある。
【００４０】
図３は、本発明の実施形態によるクロック信号発生方法を表わすフローチャートである。図１と図３とを参照すれば、クロック信号発生部２８は、クロック信号ＣＬＫを発生させ（Ｓ１０）、クロック信号制御部２０は、基準時間の間に前記クロック信号ＣＬＫのパルス数をカウンティングしてカウンティング結果ＣＮＴと基準値とを比べて、該比較結果ＣＲに基づいて制御信号Ｃ−ｓｉｇｎａｌを発生させる（Ｓ１２）。前記クロック信号発生部２８は、前記制御信号に基づいて前記クロック信号ＣＬＫのパルス数を増減させる（Ｓ１４）。
【００４１】
図４は、本発明の実施形態による半導体メモリ装置のデータ送受信方法を表わすフローチャートである。図１と図４とを参照すれば、クロック信号発生部２８は、クロック信号ＣＬＫを発生させ（Ｓ２０）、ＣＰＵ１６は、前記クロック信号ＣＬＫに基づいてＵＳＢ１２を介してホスト１３とデータとを送受信する（Ｓ２２）。
【００４２】
クロック信号制御部２０は、基準時間の間に前記クロック信号ＣＬＫのパルス数をカウンティングしてカウンティング結果ＣＮＴと基準値とを比べて、該比較結果ＣＲに基づいて制御信号Ｃ−ｓｉｇｎａｌを発生させる（Ｓ２４）。前記クロック信号発生部２８は、前記制御信号に基づいて前記クロック信号ＣＬＫのパルス数を増減させる（Ｓ２６）。
【００４３】
本発明は、図面に図示された一実施形態を参考にして説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決まるべきである。
【産業上の利用可能性】
【００４４】
安定したクロック信号を生成させうるクロック信号発生器を備える半導体メモリ装置及びその方法に関連の技術分野に適用可能である。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施形態による半導体メモリ装置のブロック図である。
【図２】図１の半導体メモリ装置がホストから受信する伝送フレームを表わす。
【図３】本発明の実施形態によるクロック信号発生方法を表わすフローチャートである。
【図４】本発明の実施形態による半導体メモリ装置のデータ送受信方法を表わすフローチャートである。
【符号の説明】
【００４６】
１２  ＵＳＢ                      
１３  ホスト
１４  半導体メモリ装置            
１６  ＣＰＵ
１８  クロック信号発生器          
２０  クロック信号制御部
２２  カウンター                  
２４  比較部
２６  制御部                      
２８  クロック信号発生部
３０  フレーム                    
３１  第１フレーム開始信号
３５  第２フレーム開始信号
【図１】
2009048638.tif 000003
【図２】
2009048638.tif 000004
【図３】
2009048638.tif 000005
【図４】
2009048638.tif 000006