(57)【要約】【課題】温度補償型圧電発振器に不具合が生じた場合に、その分析、または再温度補償のできる圧電発振器を得る。【解決手段】発振回路５と、発振回路５の温度補償を行う温度補償回路５と、温度補償回路５の温度補償データを記憶するＥＥＰＲＯＭ７と、ＥＥＰＲＯＭ７に温度補償データを書き込むための調整端子Ｔ１〜Ｔｎと、ＥＥＰＲＯＭ７と調整端子Ｔ１〜Ｔｎとの間に設けられ、ＥＥＰＲＯＭ７と調整端子Ｔ１〜Ｔｎとの間の回路の開閉を行うスイッチＳＷ１〜ＳＷｎと、スイッチＳＷ１〜ＳＷｎの開閉を制御するスイッチ制御回路と、スイッチ制御回路に制御信号を供給するための制御端子Ｔｓと、を備え、スイッチ制御回路は、制御端子Ｔｓから入力された制御信号と、ＥＥＰＲＯＭ７に記憶されたメモリデータとに基づいて、スイッチＳＷ１〜ＳＷｎの開閉制御を行うようにした。【選択図】図１
2009094853.tif 000002
【特許請求の範囲】
【請求項１】
発振回路と、前記発振回路の温度補償を行う温度補償回路と、前記温度補償回路の温度補償データを記憶するメモリ回路と、前記メモリ回路に前記温度補償データを書き込むための調整端子と、前記メモリ回路と前記調整端子との間に設けられ、前記メモリ回路と前記調整端子との間の回路の開閉を行うスイッチと、前記スイッチを開閉制御するための制御信号が供給される制御端子と、を備えたことを特徴とする温度補償型圧電発振器。
【請求項２】
前記スイッチを開閉制御するためのスイッチ制御信号を出力するスイッチ制御回路と、前記スイッチ制御回路を制御する前記制御信号を供給するための前記制御端子と、を備え、前記スイッチ制御回路は、前記制御端子から入力された制御信号と前記メモリ回路に記憶されたメモリデータとに基づいて、前記スイッチの開閉制御を行うことを特徴とする請求項１に記載の温度補償型圧電発振器。
【請求項３】
前記スイッチ制御回路とスイッチとの間に前記スイッチ制御信号を遅延させる遅延回路を備えたことを特徴とする請求項２に記載の温度補償型圧電発振器。
【請求項４】
前記調整端子にプルダウン抵抗又はプルアップ抵抗を接続したことを特徴とする請求項２又は３に記載の温度補償型圧電発振器。
【請求項５】
前記スイッチ制御回路は、ＮＡＮＤ回路と増幅器とからなり、前記増幅器の入力を前記制御端子に接続すると共に前記増幅器の出力を前記ＮＡＮＤ回路の一方の端子に接続し、前記ＮＡＮＤ回路の他方の端子を前記メモリ回路に接続し、前記ＮＡＮＤ回路の出力により前記スイッチを開閉することを特徴とする請求項２乃至４のいずれかに記載の温度補償型圧電発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、温度補償型圧電発振器に関し、特に出荷後に温度補償圧電発振器に不具合が生じた場合に温度補償圧電発振器の原因分析等を行うのに好適なものである。
【背景技術】
【０００２】
圧電発振器は周波数安定度、小型軽量、低価格等の優れた点を有するため、通信機器や電子機器等の多くの分野で用いられ、中でも圧電振動子の周波数温度特性を補償した温度補償圧電発振器（ＴＣＸＯ）は、携帯電話等に広く用いられている。しかし、昨今、携帯電話の多機能化、薄型化と相まって温度補償圧電発振器の小型化への要求は一段と強くなってきている。温度補償圧電発振器が小型化されると、温度補償データを書き込む端子間の間隔が狭くなり、温度補償圧電発振器を搭載する際に、搭載側の機器の接続用ランドと短絡事故が生じる虞があった。そこで、短絡事故を無くすべく、種々の改善が図られている。例えば、特許文献１には、搭載機器側の接続用ランドとの短絡防止を図るべく、水晶発振器の主基板部から補助基板部を分割し、補助電極端子を無くした表面実装型水晶発振器が開示されている。
【０００３】
図７（ａ）、（ｂ）、（ｃ）は、複数のセラミック基板が縦横に配列されたシート状セラミック基板を分割し、得られたセラミック基板５０の平面図、正面図及び裏面図である。図７（ａ）の平面図に示すように、セラミック基板５０は、主基板５１と補助基板５２とかなり、主基板５１の四隅には接合用の電極５７が形成されている。また、図７（ｂ）の正面図に示すように、主基板５１の側面には外部回路との接続用電極端子５４が形成されている。そして、図７（ｃ）の裏面図に示すように主基板５１の裏面には外部回路との接続用電極端子５４が形成され、補助基板５２の裏面には補助電極端子５３が形成されている。
【０００４】
セラミック基板５０には図７に示すように、分割線Ｂが形成されており、この分割線Ｂに沿って、主基板５１と補助基板５２とが分割される構造となっている。主基板５１には、発振回路、温度補償回路、メモリ等を有するＩＣチップが搭載され、更に前記接合用の電極５７を用いて、主基板５１の上に平面実装型の水晶振動子が載置、接合されると共に、電気的にも接続される。補助基板５２には、ＩＣチップ内のメモリに温度補償データを書き込むための補助電極端子５３、５３・・が形成されている。主基板５１に搭載した水晶振動子の温度特性を測定し、水晶振動子の温度特性を補償するデータを、補助電極端子５３を用いてＩＣチップのメモリに書き込んだ後、補助基板５２を分割線Ｂから切り離し、水晶発振器を完成する。
【特許文献１】特開２００４−３４３３７２公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示された構造の圧電発振器では、ＩＣチップ内のメモリを操作する電極端子を切除したので、水晶発振器の小型化を図る際に、搭載側の機器の接続用ランドとの間で短絡する事故は無くなるものの、圧電発振器を出荷した後に不具合が生じた場合、ＩＣチップ内のメモリの状態をチェックする電極端子が無く原因を分析したり、あるいは圧電発振器を修復したりすることが出来ないという問題があった。
本発明は上記問題を解決するためになされたもので、不具合の分析や再調整等を容易に行うことができる温度補償型圧電発振器を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の温度補償型圧電発振器は、発振回路と、発振回路の温度補償を行う温度補償回路と、温度補償回路の温度補償データを記憶するメモリ回路と、メモリ回路に温度補償データを書き込むための調整端子と、メモリ回路と調整端子との間に設けられ、メモリ回路と調整端子との間の回路の開閉を行うスイッチと、スイッチを開閉制御するための制御信号が供給される制御端子と、を備えたことを特徴とする。
このように構成すると、調整端子に入力されるクロック信号、ＣＳ信号、データ信号等を、制御端子から制御信号により確実にメモリに書き込むことができるという効果がある。
【０００７】
また、本発明の温度補償型圧電発振器は、スイッチを開閉制御するためのスイッチ制御信号を出力するスイッチ制御回路と、スイッチ制御回路を制御する前記制御信号を供給するための前記制御端子と、を備え、スイッチ制御回路は、制御端子から入力された制御信号とメモリ回路に記憶されたメモリデータとに基づいて、スイッチの開閉制御を行うことを特徴とする。
このように構成すると、メモリに格納された情報と、制御端子から制御信号とに基づいて、調整端子に入力されるデータ信号等を用いて、メモリの内容を書き改めることができるという効果がある。
【０００８】
また、本発明の温度補償型圧電発振器は、スイッチ制御回路とスイッチとの間にスイッチ制御信号を遅延させる遅延回路を備えたことを特徴とする。
このように構成すると、メモリに格納された情報と、制御端子から制御信号とに基づいて、調整端子に接続されたスイッチを動作させるので、調整端子に入力されたデータのメモリへの書き込み処理が完了した後に、スイッチがＯＦＦとなるので、メモリの書き込みがより確実となるという効果がある。
【０００９】
また、本発明の温度補償型圧電発振器は、調整端子にプルダウン抵抗、又はプルアップ抵抗を接続した温度補償型圧電発振器を構成する。
このように構成すると、プルダウン抵抗、又はプルアップ抵抗が接続された後段の増幅器（バッファ）の動作がより確実に動作するという利点がある。
【００１０】
また、本発明の温度補償型圧電発振器は、スイッチ制御回路は、ＮＡＮＤ回路と増幅器とからなり、増幅器の入力を制御端子に接続すると共に増幅器の出力をＮＡＮＤ回路の一方の端子に接続し、ＮＡＮＤ回路の他方の端子をメモリ回路に接続し、ＮＡＮＤ回路の出力によりスイッチを開閉することを特徴とする。
このように構成すると、スイッチ制御回路を容易に構成することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。図１は、本発明に係る第１の実施の形態の温度補償型圧電発振器の構成を示す機能ブロック図である。温度補償型圧電発振器１は、圧電振動子Ｘを有する発振回路５と、圧電振動子Ｘの周波数の温度補償を行う温度補償回路６と、温度補償回路６の温度補償データを記憶するメモリ回路７と、メモリ回路７に前記温度補償データを書き込むための複数の調整端子Ｔ１、Ｔ２、・・Ｔｎと、を備えている。そして、メモリ回路７と複数の調整端子Ｔ１、Ｔ２、・・Ｔｎとの間に設けられ、メモリ回路７と調整端子Ｔ１、Ｔ２、・・Ｔｎとの間の回路を開閉する複数のスイッチＳＷ１、ＳＷ２、・・ＳＷｎと、複数のスイッチＴ１、Ｔ２、・・Ｔｎの開閉を制御するスイッチ制御回路９と、スイッチ制御回路９に制御信号を供給するための制御端子Ｔｓと、を備えている。更に、スイッチ制御回路９は、制御端子Ｔｓから入力された制御信号と、メモリ回路７に記憶されたメモリデータとに基づいて、複数のスイッチＳＷ１、ＳＷ２、・・ＳＷｎの開閉制御を行うように構成されている（ｎは自然数）。
【００１２】
発振回路５の一例としては、図８に示すようなコルピッツ型圧電発振回路がある。コルピッツ型圧電発振回路は、トランジスタＴｒのコレクタを、抵抗２３を介して電源Ｖｃｃに接続し、ベースにはブリーダー抵抗Ｒ２１、Ｒ２２を介してバイアス電圧を供給し、ベースとエミッタ間に容量Ｃ２１を接続する。さらに、トランジスタＴｒのエミッタと接地間に、エミッタ抵抗ＲEと容量Ｃ２２とを並列接続した回路を接続し、圧電振動子Ｘと負荷容量ＣLとの直列接続回路をベース−接地間に接続し、出力ＯＵＴはコレクタから容量Ｃｏを介して取り出す。なお、トランジスタＴｒのコレクタは、バイパスコンデンサＣｃを介して高周波的に接地されている。
【００１３】
温度補償回路６の一例としては、図９に示すような低温用及び高温用ＭＯＳ容量素子ＭＬ、ＭＨを用いた温度補償回路が知られている。この温度補償回路は、低温用及ＭＯＳ容量素子ＭＬと容量Ｃ２４との直列回路と、高温用ＭＯＳ容量素子ＭＨと、の並列回路で可変容量回路を構成する。低温用ＭＯＳ容量素子のゲートに容量Ｃ２５の一方の端子を接続し、他方の端子を接地する。そして、低温用及ＭＯＳ容量素子のゲートと、高温用ＭＯＳ容量素子ＭＨのバックゲートとの接点に基準電圧Ｖｒｅｆを印加し、低温用及ＭＯＳ容量素子のバックゲートに抵抗Ｒ２４を介して低温用補償電圧ＶＬを、高温用ＭＯＳ容量素子ＭＨのゲートに抵抗Ｒ２５を介して高温用補償電圧ＶＨを、印加する構成となっている。高温用ＭＯＳ容量素子ＭＨのゲートを発振回路の圧電振動子の一方の端子と接続して、温度補償型圧電発振器を構成する。
【００１４】
温度補償回路６の温度補償データを記憶するメモリ回路７としては、例えばＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）がある。ＥＥＰＲＯＭ７に温度補償データを書き込む手順について、図１を用いて説明する。図１に示すように、調整端子Ｔｉ（ｉ＝１〜ｎ）、スイッチＳＷｉ、抵抗Ｒｉ（ｉ＝１〜ｎ）及び増幅器Ａｉ（ｉ＝１〜ｎ）は、夫々複数個ある。調整回路は調整端子とＥＥＰＲＯＭ７との間にそれぞれあり、例えば、調整端子ＴｉとＥＥＰＲＯＭ７との間には第ｉの調整回路（ｉ＝１〜ｎ）が接続されている。第ｉの調整回路は、スイッチＳＷｉと、抵抗Ｒｉと、増幅器Ａｉと、を備え、スイッチＳＷｉは増幅器Ａｉの入力に接続され、増幅器Ａｉ出力はＥＥＰＲＯＭ７の端子に接続され、スイッチＳＷｉと増幅器Ａｉとの接続点は、抵抗Ｒｉを介して接地される。調整端子Ｔｉは、第ｉの調整回路のスイッチＳＷｉに接続される。
【００１５】
制御端子Ｔｓと、スイッチ制御回路９とは、図１の例では夫々１個としてある。スイッチ制御回路９は、増幅器（バッファ）Ａｓと、ＮＡＮＤ回路８と、抵抗Ｒｓと、を備え、増幅器Ａｓの出力とＮＡＮＤ素子８の一方の入力ｂとを接続すると共に、ＥＥＰＲＯＭ７の出力と、ＮＡＮＤ回路８の一方の入力ａとを接続して構成される。そして、制御信号を供給する制御端子Ｔｓは増幅器Ａｓの入力に接続され、ＮＡＮＤ回路８の出力は前記スイッチＳＷｉに接続される。なお、増幅器Ａｓの入力と接地間には抵抗Ｒｓ（図１の例はプルダウン抵抗）が挿入される。
【００１６】
図２（ａ）は、ＥＥＰＲＯＭ７と、スイッチ制御回路９と、制御端子Ｔｓと、第ｉ番目（ｉ＝１〜ｎ）の調整回路と、調整端子Ｔｉと、を示した回路図である。ＥＥＰＲＯＭ７に温度補償データを書き込むとき（調整時と称す）の手順を説明する。ＥＥＰＲＯＭ７の初期処理として、例えば、全てのメモリに「０」を入力しておくものとする。図２（ａ）に示すように、ＥＥＰＲＯＭ７の例えば、最終ビットの１ビット分の「０」を出力し、Ｌｏｗ電圧（以下、Ｌと記す）とする。制御端子Ｔｓの電圧にＬを加えると、ＮＡＮＤ回路８の端子ｂの電圧はＨｉｇｈ（以下、Ｈと記す）となり、ＮＡＮＤ回路８の出力端子ｃの電圧はＨとなって、スイッチＳＷｉがＯＮ状態となり、調整端子Ｔｉに入力されたデータがＥＥＰＲＯＭ７に書き込まれる。
【００１７】
書き込みが終了したとき（調整終了時）には、ＥＥＰＲＯＭ７の例えば、最終ビットの１ビット分のメモリに「１」を格納する。この１ビット分のメモリ「１」を出力するとき、例えば出力電圧がＨとなるように設定する。ＮＡＮＤ回路８の端子ａの電圧はＨとなり、ＮＡＮＤ回路８の端子ｂはＨであり、ＮＡＮＤ回路８の出力端子ｃはＬとなって、スイッチＳＷｉがＯＦＦとなり、調整端子Ｔｉからデータ書き込みはできなくなる。例えば、出荷した温度補償型圧電発振器に不具合が生じた場合には、該温度補償型圧電発振器の不具合分析が必要となる。分析時あるいは再調整時には、制御端子Ｔｓの電圧をＨとする。ＮＡＮＤ回路８の端子ｂの電圧はＬとなり、ＥＥＰＲＯＭ７の最下段の１ビット分のメモリからは電圧Ｈが出力されるので、スイッチＳＷｉはＯＮとなり、調整端子Ｔｉのデータが再書き込み可能な状態になる。図２（ｂ）は、ＥＥＰＲＯＭ７の最終ビットの１ビット分のメモリの状態「０」又は「１」、つまりと、ＮＡＮＤ回路８の端子ａの電圧ではＬ又はＨと、ＮＡＮＤ回路８の端子ｂの電圧の状態（制御端子Ｔｓの電圧は端子ｂの電圧と逆の状態）と、ＮＡＮＤ回路８の端子ｃの電圧の状態と、スイッチＳＷｉのＯＮ／ＯＦＦと、を一覧表にした図である。
【００１８】
図３は第２の実施の形態の温度補償型圧電発振器２の構成を示す回路である。図１に示した温度補償型圧電発振器１の回路構成と異なる点は、スイッチ制御回路９にある。スイッチ制御回路９のＮＡＮＤ回路８の出力と、スイッチＳＷｉ（ｉ＝１〜ｎ）との間に遅延回路１０を挿入した点である。ＮＡＮＤ回路８の出力に遅延回路１０を設けたことによりデータの書き込み終了した後に、スイッチＳＷｉがＯＦＦとなるのでデータの書き込みを確実に行えるという効果がある。
【００１９】
図４（ａ）は、第３の実施の形態の温度補償型圧電発振器３の構成を示す回路で、実際の回路構成に近い回路図である。調整端子Ｔｉは、Ｖcont／ＣＬＫ端子、Ｃｓ端子、ＤＡＴＡ端子であり、スイッチＳＷｉはスイッチＳＷ１、ＳＷ２である。抵抗Ｒｉは抵抗Ｒ１、Ｒ２であり、増幅器Ａｉは増幅器Ａ１、Ａ２である。スイッチ制御回路９の構成は、図３のスイッチ制御回路９と同様である。図３の回路構成と異なる点は、データ書き込み用の増幅器Ａ１に並列に読み出し用の増幅器Ａ’１を設けた点である。読み出し用の増幅器Ａ’１を設けることにより、不具合分析が容易となる。図４（ｂ）はデータの書き込み、読み出しのタイミングチャート図である。データの書き込み時のタイミングを説明すると、スイッチ制御回路９を動作させて、データ用のスイッチＳＷ１、Ｃｓ用のスイッチＳＷ２を共にＯＮとする。Ｃｓ端子の電圧をＨにすると共に、Ｖcont／ＣＬＫ端子をクロック信号とし、ＤＡＴＡ端子にデータを入力する。図４（ｂ）ではクロック信号の立ち下がり時にデータを書き込むように図示している。遅延回路１０を設けたことによりスイッチＳＷ１、ＳＷ２がＯＦＦとなるタイミングが、遅延回路１０の遅延時間ｔｄだけ遅くなり、メモリ７の書き込みが終了した後に、スイッチＳＷ１、ＳＷ２がＯＦＦとなるのでデータの書き込み処理がより確実となるという効果がある。
【００２０】
図１〜図４において、調整回路のスイッチと増幅器との接続点と接地との間、及びスイッチ制御回路９の増幅器Ａｓの入力と接地との間にそれぞれプルダウン抵抗を挿入したのは、スイッチがＯＦＦの状態でその点の電位をＬの状態に安定化させて回路の動作を確実に安定状態とするためである。また、図５はスイッチ制御回路９の増幅器Ａｓ１の入力にプルアップ抵抗を用いた例である。増幅器Ａｓ１の入力に抵抗Ｒｓの一方の端子を接続し、他方の端子を安定した電圧源に接続する。プルアップ抵抗Ｒｓを用いて図４に示す実施例と同じ機能をもたせる場合は、２個の増幅器Ａｓ１、Ａｓ２が必要となる。プルダウン抵抗又はプルアップ抵抗は、ＩＣ内部に設けるのが望ましいが、ＩＣの外に付けてもよい。
【００２１】
図６は、第４の実施例の温度補償型圧電発振器４の回路構成を示す機能ブロック図であり、図１に示した温度補償型圧電発振器１と異なる点は、スイッチ制御回路９の構成である。スイッチ制御回路９は、増幅器（バッファ）Ａｓと、抵抗Ｒｓと備え、増幅器Ａｓの入力と接地間に抵抗Ｒｓが挿入される。制御端子Ｔｓが増幅器（バッファ）Ａｓの入力に接続され、増幅器（バッファ）Ａｓの出力をスイッチＳＷｉ（ｉ＝１〜ｎ）に供給する。抵抗Ｒｓはプルダウン抵抗として機能し、この点の電位を安定化し、増幅器（バッファ）Ａｓは入力信号の波形を整形し、誤動作を無くする効果がある。
【図面の簡単な説明】
【００２２】
【図１】本発明に係る温度補償型圧電発振器の回路構成を示すブロック図。
【図２】（ａ）は図１の要部を示す図、（ｂ）は調整時、調整終了時、再調整時のＮＡＮＤ回路各端子と、スイッチの状態を示す図。
【図３】第２の実施例の温度補償型圧電発振器の回路構成を示すブロック図。
【図４】（ａ）は第３の実施例の温度補償型圧電発振器の回路構成を示すブロック図、（ｂ）は各端子、スイッチのタイミングチャート。
【図５】スイッチ制御回路にプルアップ抵抗を用いた例を示す図。
【図６】第４の実施例の温度補償型圧電発振器の回路構成を示すブロック図。
【図７】従来の温度補償型圧電発振器の構成を示す、（ａ）は平面図、（ｂ）は側面図、（ｃ）は底面図。
【図８】従来の圧電発振回路の回路構成を示した図。
【図９】従来の温度補償回路の回路構成を示した図。
【符号の説明】
【００２３】
１、２、３、４  温度補償型圧電発振器、５  発振回路、６  温度補償回路、７  メモリ回路、８  ＮＡＮＤ回路、９  スイッチ制御回路、１０  遅延回路、Ｔ１、Ｔ２、・・Ｔｎ  調整端子、Ｔｓ  制御端子、Ａ１、Ａ’１、Ａ２、・・Ａｎ、Ａｓ、Ａｓ１、Ａｓ２  増幅器、Ｒ１、Ｒ２、・・Ｒｎ、Ｒｓ  抵抗、ＳＷ１、ＳＷ２、・・ＳＷｎ  スイッチ、ａ、ｂ  ＮＡＮＤ回路の入力端子、ｃ  ＮＡＮＤ回路の出力端子
【図１】
2009094853.tif 000003
【図２】
2009094853.tif 000004
【図３】
2009094853.tif 000005
【図４】
2009094853.tif 000006
【図５】
2009094853.tif 000007
【図６】
2009094853.tif 000008
【図７】
2009094853.tif 000009
【図８】
2009094853.tif 000010
【図９】
2009094853.tif 000011