(57)【要約】【課題】液晶装置等の電気光学装置において、画素内のＴＦＴにおける光リーク電流の発生を低減する。【解決手段】電気光学装置は、基板（１０）と、基板上に設けられるデータ線（６ａ）及び走査線（１１ａ）と、画素電極（９ａ）と、半導体層（１ａ）と、ゲート電極（３ａ）から画素電極側ソースドレイン領域（１ｅ）側に延設され、ゲート絶縁膜（２）より厚い第１層間絶縁膜部分（２０２）を介して半導体層の上又は下に積層された第１延設部分（３１ａ）と、ゲート電極から第１延設部分を介して更に延設され、第１層間絶縁膜部分よりも薄い第２層間絶縁膜部分（２０５）を介して半導体層の上又は下に積層された第２延設部分（３２ａ）とを備える。第１延設部分は、基板上で平面的に見て、走査線及びデータ線の交差する交差領域（９９ｃｒ）内に少なくとも部分的に配置されている【選択図】図６
2009053477.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
該基板上において、互いに交差すると共に遮光性の導電膜を夫々含んでなるデータ線及び走査線と、
前記データ線及び前記走査線の交差に対応して規定される画素毎に設けられた画素電極と、
前記データ線に電気的に接続されたデータ線側ソースドレイン領域、前記画素電極に電気的に接続された画素電極側ソースドレイン領域、及び前記走査線の一部からなる又は前記走査線に電気的に接続されたゲート電極にゲート絶縁膜を介して対向するように配置されたチャネル領域を有する半導体層と、
前記ゲート電極から前記画素電極側ソースドレイン領域側に延設され、前記ゲート絶縁膜より厚い第１層間絶縁膜部分を介して前記半導体層の上又は下に積層された第１延設部分と、
前記ゲート電極から前記第１延設部分を介して更に延設され、前記第１層間絶縁膜部分よりも薄い第２層間絶縁膜部分を介して前記半導体層の上又は下に積層された第２延設部分と
を備え、
前記第１延設部分は、前記基板上で平面的に見て、前記走査線及び前記データ線の交差する交差領域内に少なくとも部分的に配置されている
ことを特徴とする電気光学装置。
【請求項２】
前記第１延設部分は、前記半導体層における、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された接合領域の上又は下に積層されていることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記接合領域は、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成されたＬＤＤ領域であることを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記第２層間絶縁膜は、前記ゲート絶縁膜と同一層からなり、
前記第１層間絶縁膜は、前記同一層及び前記同一層の上又は下に積層された一の絶縁膜を含む
ことを特徴とする請求項１から３のいずれか一項に記載の電気光学装置。
【請求項５】
前記第１層間絶縁膜は、
一の絶縁膜と、
該一の絶縁膜の下層側に積層されており、該一の絶縁膜をエッチングによりパターニングする際にストッパとして機能する保護膜と
を含むことを特徴とする請求項１から３のいずれか一項に記載の電気光学装置。
【請求項６】
前記ゲート絶縁膜は、前記第１層間絶縁膜と同一層が、前記チャネル領域に対向する領域で凹状に掘られてなり、
前記第２層間絶縁膜は、前記第１層間絶縁膜と同一層が、前記第２延設部分に対向する領域で凹状に掘られてなる
ことを特徴とする請求項１から３のいずれか一項に記載の電気光学装置。
【請求項７】
前記第２層間絶縁膜は、前記ゲート絶縁膜よりも厚く且つ前記第１層間絶縁膜部分よりも薄いことを特徴とする請求項１から３、５又は６に記載の電気光学装置。
【請求項８】
前記走査線における前記第２延設部分から更に延設され、前記第２層間絶縁膜部分よりも厚い第３層間絶縁膜部分を介して前記半導体層の上又は下に積層された第３延設部分を更に備えることを特徴とする請求項１から７のいずれか一項に記載の電気光学装置。
【請求項９】
前記チャネル領域は、前記基板上で平面的に見て、前記交差領域から外れていると共に前記データ線により覆われた領域内に、少なくとも部分的に配置されていることを特徴とする請求項１から８のいずれか一項に記載の電気光学装置。
【請求項１０】
前記データ線側ソースドレイン領域は、前記基板上で平面的に見て、前記交差領域から外れていると共に前記データ線により覆われた領域内に、配置されていることを特徴とする請求項１から９のいずれか一項に記載の電気光学装置。
【請求項１１】
前記第２延設部分は、前記基板上で平面的に見て、前記交差領域から外れていると共に前記データ線により覆われた領域内に、配置されていることを特徴とする請求項１から１０のいずれか一項に記載の電気光学装置。
【請求項１２】
前記ゲート電極は、前記走査線の一部からなり、
前記ゲート電極、前記第１延設部及び前記第２延設部は夫々、前記走査線と同層において同一膜により一体的に形成される
ことを特徴とする請求項１から１１のいずれか一項に記載の電気光学装置。
【請求項１３】
請求項１から１２のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置の一例である液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段（ライトバルブ）としても多用されている。特に投射型表示装置の場合、光源からの強い光が液晶ライトバルブに入射されるため、この光によって液晶ライトバルブ内の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）がリーク電流の増大や誤動作等を生じないよう、入射光を遮る遮光手段としての遮光膜が液晶ライトバルブに内蔵されている。このような遮光手段或いは遮光膜について、例えば特許文献１は、ＴＦＴのチャネル領域において、ゲート電極として機能する走査線によって遮光する技術を開示している。特許文献２によれば、チャネル領域上に形成された複数の遮光膜と、内面反射光を吸収する層とを設けることによってＴＦＴのチャネル領域に到達する光を低減するとされている。特許文献３は、ＴＦＴの好適な動作の確保及び走査線の狭小化を可能としつつ、ＴＦＴのチャネル領域に入射する入射光を極力低減する技術を開示している。
【０００３】
【特許文献１】特開２００４−４７２２号公報
【特許文献２】特許３７３１４４７号公報
【特許文献３】特開２００３−２６２８８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述のような遮光膜によってＴＦＴを遮光する場合、遮光膜とＴＦＴを構成する半導体層との間は、３次元的に見て例えば絶縁膜等を介して離間しており、遮光膜の脇から斜めに入射する入射光がＴＦＴを構成する半導体層に到達してしまい、ＴＦＴにおける光リーク電流が発生してしまうおそれがある。このようなＴＦＴにおける光リーク電流に起因して、フリッカ、画素ムラ等の表示不良が生じ、表示画像の品質が低下してしまうおそれがあるという技術的問題点がある。
【０００５】
本発明は、例えば上述した問題点に鑑みなされたものであり、例えば、アクティブマトリクス方式で駆動される液晶装置等の電気光学装置であって、画素スイッチング用のＴＦＴにおける光リーク電流の発生を低減でき、高品質な画像を表示可能な電気光学装置、及び該電気光学装置を具備してなる電子機器を提供することを課題とする。
【０００６】
本発明の電気光学装置は上記課題を解決するために、基板と、該基板上において、互いに交差して延びると共に遮光性の導電膜を夫々含んでなるデータ線及び走査線と、前記データ線及び前記走査線の交差に対応して規定される画素毎に設けられた画素電極と、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、前記画素電極に電気的に接続された画素電極側ソースドレイン領域、並びに前記走査線の一部からなる若しくは前記走査線に接続されたゲート電極にゲート絶縁膜を介して対向するように配置されたチャネル領域を有する半導体層と、前記ゲート電極から前記画素電極側ソースドレイン領域側に延設され、前記ゲート絶縁膜より厚い第１層間絶縁膜部分を介して前記半導体層の上又は下に積層された第１延設部分と、前記ゲート電極から前記第１延設部分を介して更に延設され、前記第１層間絶縁膜部分よりも薄い第２層間絶縁膜部分を介して前記半導体層の上又は下に積層された第２延設部分とを備え、前記第１延設部分は、前記基板上で平面的に見て、前記走査線及び前記データ線の交差する交差領域内に少なくとも部分的に配置されている。
【０００７】
本発明に係る電気光学装置によれば、その動作時に、例えばデータ線から画素電極への画像信号の供給が制御されつつ走査線から走査信号が供給され、所謂アクティブマトリクス方式による画像表示が可能となる。尚、画像信号は、データ線及び画素電極間に電気的に接続されたスイッチング素子であるトランジスタが走査線から供給される走査信号に応じてオンオフされることによって、所定のタイミングでデータ線からトランジスタを介して画素電極に供給される。画素電極は、例えばＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる透明電極であり、データ線及び走査線の交差に対応して、基板上において表示領域となるべき領域にマトリクス状に複数設けられる。
【０００８】
上述したトランジスタは、チャネル領域、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域を有する半導体層、チャネル領域に重なるゲート電極及びゲート絶縁膜によって構築されている。尚、半導体層が更にＬＤＤ領域（即ち、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層に不純物を打ち込んでなる不純物領域）を有することで、ＬＤＤ型の薄膜トランジスタとして構築されてもよい。又は、半導体層を上下から二つのゲート電極が挟持する若しくは二つの直列に接続されたチャネル領域に対して二つのゲート電極が夫々存在するダブルゲート型の薄膜トランジスタが構築されてもよい。更に、三つ以上のゲート電極があってもよい。
【０００９】
本発明では特に、ゲート電極から画素電極側ソースドレイン領域側に延設された第１延設部分と、ゲート電極から第１延設部分を介して更に延設された第２延設部分とが備えられており、半導体層における画素電極側ソースドレイン領域側に、第１及び第２延設部分より上層側から入射する光を遮光することが可能である。半導体層における画素電極側ソースドレイン領域側は、光リーク電流が発生し易いとされている。よって、上述したように、第１及び第２延設部分によって、画素電極に接続されている側の遮光を手厚くすることで、より効果的に光リーク電流の発生を防止することができる。
【００１０】
更に、第１延設部分は、ゲート絶縁膜より厚い第１層間絶縁膜部分を介して半導体層の上又は下に積層されている。即ち、第１延設部分は、ゲート電極と比べて、半導体層から離れた位置に設けられている。他方、第２延設部分は、第１層間絶縁膜部分よりも薄い第２層間絶縁膜部分を介して半導体層の上又は下に積層されている。即ち、第２延設部分は、第１延設部分と比べて、半導体層に近い位置に設けられている。
【００１１】
仮に、ゲート電極又はこれと同一電位の電極部分若しくは配線部分である第１延設部分を、接合領域（例えば、ＬＤＤ領域）に対して例えばゲート絶縁膜の膜厚程度まで近接させると、この電極部分若しくは配線部分が接合領域に対して、大なり小なりゲート電圧と同電位を印加する電極として機能してしまう。即ち、接合領域でも想定外のキャリア密度の変化が発生してしまう。このため、本来は、チャネル領域にゲート電圧が印加されてチャネルが形成されることが想定されている薄膜トランジスタにおける、リーク電流の発生、オンオフ閾値の変化などに代表される動作不良につながってしまう。他方、仮に、第１延設部分や第２延設部分から半導体層までの距離を長くすると、一の方向に沿う方向から斜めに入射し、半導体層におけるチャネル領域等に到達する光を遮る効果が低減してしまうことが判明している。
【００１２】
しかるに本発明では、上述したように、第１延設部分から半導体層までの層間距離を相対的に長くとることで、動作不良を避けつつ、第２延設部分から半導体層までの層間距離を相対的に短くとることで、遮光性能を高めている。
【００１３】
第１延設部分により覆われる半導体層部分（即ち、典型的には、接合領域或いはＬＤＤ領域）に対する遮光性能は、第１延設部分がゲート電極や第２延設部分と比較して半導体層から離間している分だけ、ゲート電極や第２延設部分に覆われる半導体層部分（即ち、典型的には、高濃度のソースドレイン領域）と比べて劣る。これに対し、本発明では特に、第１延設部分は、基板上で平面的に見て、走査線及びデータ線の交差する交差領域内に少なくとも部分的に配置されている。よって、上述した遮光性能の低下を、遮光性の走査線及びデータ線を交差させ、本来的に遮光性能が高い交差領域内に配置することで、補うことができる。これらの結果、総合的に、トランジスタの動作不良を避けつつ遮光性能に優れた構造が得られる。
【００１４】
また、上述したような優れた遮光性能により、別途遮光膜等を設けなくとも十分な遮光を行なうことができる。よって、各画素の非開口領域（即ち、画像を表示するのに用いられる光が通過しない領域）の配置面積が広くなり、非開口領域を除いた開口領域が、より小さくなるのを防止することができる。その結果、各画素を微細化しても、比較的高い開口率を維持することが可能となる。
【００１５】
以上説明したように、本発明に係る電気光学装置によれば、比較的高い開口率を維持しつつ、トランジスタにおける光リーク電流の発生に起因するフリッカ等の表示不良の発生を低減或いは防止できる。従って、本発明の電気光学装置用基板によれば、高品位な画像表示が可能となる。
【００１６】
本発明の電気光学装置の一態様では、前記第１延設部分は、前記半導体層における、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された接合領域の上又は下に積層されている。
【００１７】
この態様によれば、第１延設部分が、半導体層におけるチャネル領域及び画素電極側ソースドレイン領域間に形成された接合領域の上又は下に積層されているため、接合領域に入射する光を効果的に遮光することができる。
【００１８】
接合領域は、半導体層において特に光リーク電流が発生しやすい領域とされている。よって、接合領域に入射する光を遮光することで、より効果的に光リーク電流の発生を防止することができる。従って、高品位な画像表示が可能となる。
【００１９】
上述した第１延設部分が接合領域の上又は下に積層されている態様では、前記接合領域は、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成されたＬＤＤ領域であるように構成してもよい。
【００２０】
このように構成すれば、トランジスタは、ＬＤＤ構造を有する。仮に、チャネル領域及び画素電極側ソースドレイン領域間に形成されたＬＤＤ領域（以下、適宜「画素電極側ＬＤＤ領域」と称する）に光リーク電流が発生すると、ＬＤＤ構造を有するトランジスタの特性上、トランジスタがオフとされている際に、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域に流れる電流（即ち、オフ電流）が増加する。
【００２１】
しかるに本態様では特に、画素電極側ＬＤＤ領域に入射する光を、第１及び第２延設部分によって効果的に遮光することができる。従って、上述したような、オフ電流の増加を効果的に防止することができ、高品質な画像を表示することが可能となる。
【００２２】
本発明の電気光学装置の他の態様では、前記第２層間絶縁膜は、前記ゲート絶縁膜と同一層からなり、前記第１層間絶縁膜は、前記同一層及び前記同一層の上又は下に積層された一の絶縁膜を含む。
【００２３】
この態様によれば、第２延設部分は、ゲート絶縁膜と同一層からなる第２層間絶縁膜を介して、半導体層と対向配置されている。尚、「同一層」とは、同一の成膜工程によって形成される層を意味しており、ゲート絶縁膜及び第２層間絶縁膜の厚さ等は、互いに同一でなくともよい。
【００２４】
他方、第１延設部分は、ゲート絶縁膜と同一層からなる層及びその層の上又は下に積層された一の絶縁膜を含む第１層間絶縁膜を介して、半導体層と対向配置されている。即ち、第１延設部分及び半導体層間の第１層間絶縁膜は、多層膜からなる。
【００２５】
上述したように構成することで、より容易に、第１延設部分から半導体層までの層間距離を相対的に長くし、且つ第２延設部分から半導体層までの層間距離を相対的に短くとることができる。よって、例えば製造工程の長期化及び複雑高度化等を防止することが可能となる。
【００２６】
本発明の電気光学装置の他の態様では、前記第１層間絶縁膜は、一の絶縁膜と、該一の絶縁膜の下層側に積層されており、該一の絶縁膜をエッチングによりパターニングする際にストッパとして機能する保護膜とを含む。
【００２７】
この態様によれば、第１層間絶縁膜は、一の絶縁膜と、該一の絶縁膜の下側に積層された保護膜とを含む多層膜である。保護膜は、一の絶縁膜をエッチングによりパターニングする際にストッパとして機能するため、エッチングのバラツキを抑制可能であると共に、エッチングによって保護膜の下層側にある層（典型的には、半導体層）を傷つけないようにすることができる。
【００２８】
また、例えばエッチングにより一の絶縁膜が除去された部分等に、ゲート電極や第２延設部分を配置することで、より容易に、ゲート電極、第１延設部分及び第２延設部分と半導体層との層間距離が互いに異なる構成を実現する可能である。従って、製造工程の長期化及び複雑高度化等を防止することが可能となる。
【００２９】
本発明の電気光学装置の他の態様では、前記ゲート絶縁膜は、前記第１層間絶縁膜と同一層が、前記チャネル領域に対向する領域で凹状に掘られてなり、前記第２層間絶縁膜は、前記第１層間絶縁膜と同一層が、前記第２延設部分に対向する領域で凹状に掘られてなる。
【００３０】
この態様によれば、ゲート絶縁膜は、第１層間絶縁膜と同一層が、チャネル領域に対向する領域で凹状に掘られてなる。よって、ゲート電極と半導体層との層間距離は、第１延設部分と半導体層との層間距離に比べて短くなる。同様に、第２層間絶縁膜は、第１層間絶縁膜と同一層が、第２延設部分に対向する領域で凹状に掘られてなる。よって、第２延設部分と半導体層との層間距離は、第１延設部分と半導体層との層間距離に比べて短くなる。尚、本態様における第１層間絶縁膜は、単一層膜からなってもよいし、多層膜からなってもよい。
【００３１】
上述したように構成することで、より容易に、ゲート電極、第１延設部分及び第２延設部分と半導体層との層間距離が互いに異なる構成を実現する可能である。従って、製造工程の長期化及び複雑高度化等を防止することが可能となる。
【００３２】
本発明の電気光学装置の他の態様では、前記第２層間絶縁膜は、前記ゲート絶縁膜よりも厚く且つ前記第１層間絶縁膜部分よりも薄い。
【００３３】
この態様によれば、第２層間絶縁膜は、ゲート絶縁膜よりも厚く且つ第１層間絶縁膜部分よりも薄く形成される。尚、本態様における第２層間絶縁膜は、単一層膜からなってもよいし、多層膜からなってもよい。
【００３４】
第２層間絶縁膜を上述のように構成することで、第２延設部分と半導体層との層間距離は、ゲート電極と半導体層との層間距離よりも長くなり、第１延設部分と半導体層との層間距離よりも短くなる。従って、第２延設部分による、対向配置された半導体層への電気的な影響を抑制しつつ、第２延設部分より上層側からの光を効果的に遮光することが可能である。
【００３５】
本発明の電気光学装置の他の態様では、前記走査線における前記第２延設部分から更に延設され、前記第２層間絶縁膜部分よりも厚い第３層間絶縁膜部分を介して前記半導体層の上又は下に積層された第３延設部分を更に備える。
【００３６】
この態様によれば、第２延設部分から更に延設された第３延設部分が更に備えられている。第３延設部分は、第２層間絶縁膜部分よりも厚い第３層間絶縁膜部分を介して半導体の上又は下に積層されている。尚、第３層間絶縁膜は、単一層膜からなってもよいし、多層膜からなってもよい。
【００３７】
第３延設部分を備えることで、半導体層等に入射する光をより効果的に遮光することが可能となる。よって、光リーク電流の発生を効果的に防止し、高品質な画像を表示することが可能となる。また、第３層間絶縁膜部分は２層間絶縁膜部分よりも厚いため、第３延設部分と半導体層との層間距離は、第２延設部分と半導体層との層間距離に比べて長い。このため、延設部分における画素電極との接続部分に近い端部を、第３延設部分が備えられない場合と比較して上層側にすることができる。よって、例えばエッチング等によって延設部分の端部を形成する際において、より上層側で作業が行えるため、作業がより容易となる。従って、製造工程の長期化及び複雑高度化等を防止することが可能となる。
【００３８】
本発明の電気光学装置の他の態様では、前記チャネル領域は、前記基板上で平面的に見て、前記交差領域から外れていると共に前記データ線により覆われた領域内に、少なくとも部分的に配置されている。
【００３９】
この態様によれば、チャネル領域が、基板上で平面的に見て、交差領域から外れていると共にデータ線により覆われた領域内に、少なくとも部分的に配置されているため、チャネル領域と隣接する、半導体層における第１延設部分と対向配置された領域（典型的には、接合領域、或いはＬＤＤ領域）は、交差領域に配置される。交差領域は、上述したように遮光性が高いため、ゲート電極や第２延設部分と比較して遮光性が劣る、第１延設部分と対向配置された領域を効果的に遮光することができる。よって、より効果的に光リーク電流の発生を防止することができる。従って、高品質な画像を表示することが可能となる。
【００４０】
本発明の電気光学装置の他の態様では、前記データ線側ソースドレイン領域は、前記基板上で平面的に見て、前記交差領域から外れていると共に前記データ線により覆われた領域内に、配置されている。
【００４１】
この態様によれば、データ線側ソースドレイン領域が、基板上で平面的に見て、交差領域から外れていると共にデータ線により覆われた領域内に配置されているため、データ線側ソースドレイン領域にチャネル領域を介して設けられている、半導体層における第１延設部分と対向配置された領域（典型的には、接合領域、或いはＬＤＤ領域）を、交差領域に配置されるようにすることができる。交差領域は、上述したように遮光性が高いため、ゲート電極や第２延設部分と比較して遮光性が劣る、第１延設部分と対向配置された領域を効果的に遮光することができる。よって、より効果的に光リーク電流の発生を防止することができる。従って、高品質な画像を表示することが可能となる。
【００４２】
本発明の電気光学装置の他の態様では、前記第２延設部分は、前記基板上で平面的に見て、前記交差領域から外れていると共に前記データ線により覆われた領域内に、配置されている。
【００４３】
この態様によれば、第２延設部分が、基板上で平面的に見て、交差領域から外れていると共にデータ線により覆われた領域内に、少なくとも部分的に配置されているため、第２延設部分と隣接する第１延設部分に対向配置された半導体層における領域（典型的には、接合領域、或いはＬＤＤ領域）は、交差領域に配置される。交差領域は、上述したように遮光性が高いため、ゲート電極や第２延設部分と比較して遮光性が劣る、第１延設部分と対向配置された領域を効果的に遮光することができる。よって、より効果的に光リーク電流の発生を防止することができる。従って、高品質な画像を表示することが可能となる。
【００４４】
本発明の電気光学装置の他の態様では、前記ゲート電極は、前記走査線の一部からなり、前記ゲート電極、前記第１延設部及び前記第２延設部は夫々、前記走査線と同層において同一膜により一体的に形成される。
【００４５】
この態様によれば、ゲート電極は、走査線の一部として形成されている。また、ゲート電極、第１延設部及び第２延設部は夫々、走査線と同層において同一膜により一体的に形成される。尚、ゲート電極は、走査線とは別層又は同層において、走査線と異なる膜から形成されて、走査線に接続されていてもよいし、走査線とは別層において、走査線と同一膜から形成されて、走査線に接続されていてもよい。上述のいずれの場合にも、前記第１延設部及び前記第２延設部は夫々、ゲート電極と同層において同一膜により一体的に形成されてよい。
【００４６】
上述したように構成することで、例えば走査線、ゲート電極、第１延設部及び第２延設部を同一膜により同一の成膜工程で形成することが可能となる。よって、製造工程の長期化及び複雑高度化等を防止することが可能となる。
【００４７】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備する。
【００４８】
本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することも可能である。
【００４９】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００５０】
以下では、本発明の各実施形態について図を参照しつつ説明する。以下の実施形態では、それぞれ、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００５１】
＜電気光学装置＞
本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。ここに、図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に、対向基板の側から見た液晶装置の概略的な平面図であり、図２は、図１のＨ−Ｈ’断面図である。
【００５２】
図１及び図２において、本実施形態に係る液晶装置は、対向配置されたＴＦＴアレイ基板１０と対向基板２０とから構成されている。ＴＦＴアレイ基板１０は例えば石英基板、ガラス基板、シリコン基板等の透明基板である。対向基板２０も例えばＴＦＴアレイ基板１０と同様の材料からなる透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間には液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００５３】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材５６が散布されている。本実施形態に係る液晶装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
【００５４】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００５５】
ＴＦＴアレイ基板１０上における、画像表示領域１０ａの周辺に位置する周辺領域には、データ線駆動回路１０１及びサンプリング回路７、走査線駆動回路１０４、外部回路接続端子１０２がそれぞれ形成される。
【００５６】
ＴＦＴアレイ基板１０上における周辺領域において、シール領域より外周側に、データ線駆動回路１０１及び外部回路接続端子１０２が、ＴＦＴアレイ基板１０の一辺に沿って設けられている。また、ＴＦＴアレイ基板１０上の周辺領域のうちシール領域より内側に位置する領域には、ＴＦＴアレイ基板１０の一辺に沿う画像表示領域１０ａの一辺に沿って且つ額縁遮光膜５３に覆われるようにしてサンプリング回路７が配置される。
【００５７】
走査線駆動回路１０４は、ＴＦＴアレイ基板１０の一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間を電気的に接続するため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００５８】
また、ＴＦＴアレイ基板１０上の周辺領域において、対向基板２０の４つのコーナー部に対向する領域に、上下導通端子１０６が配置されると共に、このＴＦＴアレイ基板１０及び対向基板２０間には上下導通材が上下導通端子１０６に対応して該端子１０６に電気的に接続されて設けられる。
【００５９】
図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａがマトリクス状に設けられている。画素電極９ａ上には、配向膜１６が形成されている。尚、本実施形態では、画素スイッチング素子はＴＦＴのほか、各種トランジスタ或いはＴＦＤ等により構成されてもよい。
【００６０】
他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上（図２中遮光膜２３より下側）に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して例えばベタ状に形成され、更に対向電極２１上（図２中対向電極２１より下側）には配向膜２２が形成されている。
【００６１】
液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極９ａと対向電極２１との間には液晶保持容量が形成される。
【００６２】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。
【００６３】
次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図３を参照して説明する。ここに図３は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【００６４】
図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の各々には、画素電極９ａ及びＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、液晶装置の動作時に画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００６５】
ＴＦＴ３０のゲートには走査線１１ａが電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線１１ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。
【００６６】
液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
【００６７】
ここで保持された画像信号がリークすることを防ぐために、画素電極９ａと対向電極２１（図２参照）との間に形成される液晶容量に対して電気的に並列に蓄積容量７０が付加されている。蓄積容量７０は、画像信号の供給に応じて各画素電極９ａの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量７０の一方の電極は、画素電極９ａと電気的に並列してＴＦＴ３０のドレインに電気的に接続され、他方の電極は、定電位となるように、電位固定の容量線３００に電気的に接続されている。蓄積容量７０によれば、画素電極９ａにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。尚、蓄積容量７０は、後述するように、ＴＦＴ３０へ入射する光を遮る内蔵遮光膜としても機能する。
【００６８】
次に、上述の動作を実現する画素部の具体的な構成について、図１から図３に加えて図４から図１０を参照して説明する。ここに図４は、画素部の平面図であって、図５は、トランジスタの構成に着目してその構成を示す平面図である。また図６は、図４のＡ−Ａ’線断面図であり、図７は、図５のＣ−Ｃ’断面図である。更に図８及び図９は夫々、本実施形態に係る液晶装置の変形例を示す断面図であり、図１０は、図４のＢ−Ｂ’線断面図である。
【００６９】
尚、図４から図１０では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については、後述の該当する各図について同様である。図４から図１０では、図１又は図２を参照して説明した構成中、ＴＦＴアレイ基板側の構成のみについて説明するが、説明の便宜上、これらの図では画素電極９ａより上側に位置する部分の図示を省略している。また、図５では、トランジスタに着目して、その構成をより詳細に示すと共に、非開口領域におけるトランジスタに対するデータ線や走査線、蓄積容量を構成する各種膜の配置関係についても概略的に示してある。
【００７０】
図４において、画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられている。そして、画素電極９ａの縦横の境界にそれぞれ沿ってデータ線６ａ及び走査線１１ａが設けられている。走査線１１ａは、図４中Ｘ方向に沿って延びており、データ線６ａは、走査線１１ａと交差するように、図４中Ｙ方向に沿って延びている。走査線１１ａ及びデータ線６ａが互いに交差する個所の各々には、図５に拡大して示すような、画素スイッチング用のＴＦＴ３０が設けられている。
【００７１】
上述した走査線１１ａ、データ線６ａ及びＴＦＴ３０、並びに蓄積容量７０、下側遮光膜１１０、中継層９３は、ＴＦＴアレイ基板１０上で平面的に見て、画素電極９ａに対応する各画素の開口領域９９ａ（即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域）を囲む非開口領域９９ｂ内に配置されている。即ち、これらの走査線１１ａ、データ線６ａ、ＴＦＴ３０、蓄積容量７０、下側遮光膜１１０及び中継層９３は、表示の妨げとならないように、各画素の開口領域９９ａではなく、非開口領域９９ｂ内に配置されている。
【００７２】
非開口領域９９ｂは、例えば、ＴＦＴアレイ基板１０側のデータ線６ａや走査線１１ａ、或いは蓄積容量７０を構成する導電膜の少なくとも一部が遮光性を有する遮光膜により規定され、このような遮光膜により各画素に入射される光を遮光可能な領域として、ＴＦＴアレイ基板１０側において規定される。より具体的には、非開口領域９９ｂは、Ｙ方向に沿う第１領域９９ｂａ及びＸ方向に沿う第２領域９９ｂｂを含む。また、好ましくは、図２を参照して説明したように、対向基板２０側において形成された遮光膜２３によっても、ＴＦＴアレイ基板１０側の遮光膜と共に非開口領域９９ｂが規定される。
【００７３】
以下では、図６に示されている画素部の構成要素を、下層側から順に説明する。
【００７４】
図６において、下側遮光膜１１０は、ＴＦＴアレイ基板１０上に配置され、例えばタングステン（Ｗ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）等の高融点金属材料等の遮光性の導電材料からなる。また下側遮光膜１１０は、図４又は図５に示すように、例えば走査線１１ａの延在方向（即ち、Ｘ方向）に沿って形成されている、即ち、各走査線１１ａに対応して画像表示領域１０ａにストライプ状に形成されている。このような下側遮光膜１１０によれば、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光のうちＴＦＴ３０に進行する光を遮光することができる。
【００７５】
下地絶縁膜１２は、例えばシリコン酸化膜等からなる。下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。
【００７６】
図４から図６において、ＴＦＴ３０は、半導体層１ａ、ゲート電極３ａを含んで構成されている。
【００７７】
半導体層１ａは、例えばポリシリコンからなり、図４中Ｙ方向に沿ったチャネル長を有するチャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、並びにデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅからなる。即ち、ＴＦＴ３０はＬＤＤ構造を有している。尚、画素電極側ＬＤＤ領域１ｃは、本発明に係る「接合領域」の一例である。
【００７８】
データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、チャネル領域１ａ’を基準として、Ｙ方向に沿ってほぼミラー対称に形成されている。即ち、データ線側ＬＤＤ領域１ｂは、チャネル領域１ａ’及びデータ線側ソースドレイン領域１ｄ間に形成されている。画素電極側ＬＤＤ領域１ｃは、チャネル領域１ａ’及び画素電極側ソースドレイン領域１ｅ間に形成されている。データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層１ａに不純物を打ち込んでなる不純物領域である。データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃはそれぞれ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅよりも不純物の少ない低濃度な不純物領域として形成される。このような不純物領域によれば、ＴＦＴ３０の非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つＴＦＴ３０の動作時に流れるオン電流の低下を抑制できる。尚、ＴＦＴ３０は、ＬＤＤ構造を有することが好ましいが、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。
【００７９】
走査線１１ａは、半導体層１ａよりも上層側に、例えばシリコン酸化膜等からなる絶縁膜２０２を介して配置される。走査線１１ａは、例えば導電性ポリシリコンからなり、Ｘ方向に延在するように形成される。ここで、走査線１１ａには、その一部としてゲート電極３ａが形成されている。ゲート電極３ａは、絶縁膜２０２において平面的に見てチャネル領域１ａ’に重なる部分に開口された開口部２０２ｈ内に設けられている。
【００８０】
図７において、図５のＣ−Ｃ’線に沿う断面部分について、開口部２０２ｈ内に着目すると、ゲート電極３ａは、開口部２０２ｈ内にゲート絶縁膜２を介してチャネル領域１ａ'と重なるように形成されている。このように形成すれば、ゲート電極３ａにゲート電圧を印加することで、チャネル領域１ａ’に流れる電流を制御することが可能となる。
【００８１】
図４から図６に戻り、ゲート電極３ａには、第１延設部分３１ａ及び第２延設部分３２ａが同層において同一膜により一体的に形成されている。
【００８２】
第１延設部分３１ａは、平面的に見て画素電極側ＬＤＤ領域１ｃを覆うように形成されている。従って、画素電極側ＬＤＤ領域１ｃに対して、それよりも上層側から入射する光を第１延設部分３１ａによって遮光することが可能となる。
【００８３】
また、第１延設部分３１ａは、画素電極側ＬＤＤ領域１ｃより上層側に絶縁膜２０２を介して形成される。即ち、第１延設部分３１ａは、ＴＦＴアレイ基板１０の基板面に垂直をなす上下方向で、ゲート電極３ａよりも上側に配置される。このため、第１延設部分３１ａと画素電極側ＬＤＤ領域１ｃとは互いに電気的に絶縁される。よって、ＴＦＴ３０の動作時に、ゲート電極３ａと一体的に形成された第１延設部分３１ａに生じる電界が、画素電極側ＬＤＤ領域１ｃに電気的な影響を与えて、ＴＦＴ３０に動作不良が生じるのを防止することが可能となる。
【００８４】
第２延設部分３２ａは、上述した第１延設部分３１ａに接続されており、半導体層１ａに対してゲート絶縁膜２を介して上層側に形成されている。即ち、第２延設部分３２ａは、ＴＦＴアレイ基板１０の基板面に垂直をなす上下方向で、ゲート電極３ａと同じ高さに配置される。従って、例えば図６中に矢印Ｐ１で示すような光が、画素電極側ＬＤＤ領域１ｃに入射するのを防止することができる。
【００８５】
また、第２延設部分３２ａは、第１延設部分３１ａと比べて半導体層１ａに近接して配置されている。しかしながら、半導体層１ａにおいて第２延設部分３２ａと対向する部分は、画素電極側ＬＤＤ領域１ｃのように、ＬＤＤ領域ではなく、高濃度にドープされた導電層である。よって、ＴＦＴ３０の動作時に、ゲート電極３ａと一体的に形成された第２延設部分３２ａに生じる電界が、この高濃度にドープされた部分を介して、半導体層１ａに電気的な影響を与えて、ＴＦＴ３０に動作不良が生じることは殆ど又は実用上全くない。尚、図４から図６に示すように、第２延設部分３２ａを、画素電極側ＬＤＤ領域１ｃからＹ方向に所定距離（即ち、第２延設部分３２ａに生じる電界が画素電極側ＬＤＤ領域１ｃに影響を及ぼさないような距離）隔てた位置に配置することで、より効果的に動作不良の発生を防止することができる。
【００８６】
図５において、画素電極側ＬＤＤ領域１ｃは、非開口領域９９ｂにおいて第１領域９９ｂａ及び第２領域９９ｂｂが互いに交差する交差領域９９ｃｒに配置されている。交差領域９９ｃｒにおいては、画素電極側ＬＤＤ領域１ｃに対してそれよりも上層側から入射する光のうち、図５において矢印Ｐｙで示す進行方向に沿って進行する光は第１領域９９ｂａによって遮光することが可能であり、図５において矢印Ｐｘで示す進行方向に沿って進行する光は第２領域９９ｂｂによって遮光することが可能である。尚、図５において、矢印Ｐｙは、Ｙ方向に沿って進行する成分を有する光の進行方向の一例を示し、矢印Ｐｘは、Ｘ方向に沿って進行する成分を有する光の進行方向の一例を示したものである。
【００８７】
従って、交差領域９９ｃｒでは、第１延設部分３１ａ及び第２延設部分３２ａに加えて、第１領域９９ｂａ及び第２領域９９ｂｂによって、画素電極側ＬＤＤ領域１ｃに対して進行する光を遮光することができる。よって、画素電極側ＬＤＤ領域１ｃに入射される光を効果的に低減することが可能となる。
【００８８】
ここに、その詳細については後述するが、特に画素電極側ＬＤＤ領域１ｃに光が照射された場合には、データ線側ＬＤＤ領域１ｂに光が照射された場合と比較して、ＴＦＴ３０における光リーク電流が生じやすいと本願発明者は推察している。本実施形態では、半導体層１ａに形成される各種領域のうち画素電極側ＬＤＤ領域１ｃに対する遮光性をいわばピンポイントで高めることができる。従って、各画素のＴＦＴ３０の光リーク電流を効果的に低減できる。
【００８９】
また、本実施形態では、画素電極側ＬＤＤ領域１ｃに対して交差領域９９ｃｒとは別に遮光領域を設けなくても、ピンポイントで画素電極側ＬＤＤ領域１ｃに対する遮光性を高めることができる。よって、このようなピンポイントに遮光性を高めるための領域を設けることで、各画素の非開口領域９９ｂの配置面積が広くなり、開口領域９９ａがより小さくなるのを防止することが可能となる。その結果、各画素を微細化しても、ピンポイントに遮光性を向上させ且つ開口率もより向上させることができる。
【００９０】
更に、ゲート電極３ａ、第１延設部分３１ａ及び第２延設部分３２ａは夫々、ＴＦＴアレイ基板１０の基板面に垂直をなす上下方向で互いに異なる位置に配置されるが、互いに一体的に形成される。従って、これらゲート電極３ａ、第１延設部分３１ａ及び第２延設部分３２ａが互いに異なる高さに配置されるがために、パターン上分離した形状で夫々形成される場合と比較して、各画素が精細化されても、ゲート電極３ａ、第１延設部分３１ａ及び第２延設部分３２ａの互いの電気的接続が分断されたり、或いは画素電極側ＬＤＤ領域１ｃに対して第１延設部分３１ａが短絡したりする不具合を防止することが可能となる。従って、このような電気的接続に係る不良により、ＴＦＴ３０に動作不良が生じるのを防止することができる。
【００９１】
上述した第１延設部分３１ａ及び第２延設部分３２ａの構成は、あくまで一例であり、例えば以下に示すような構成をとることも可能である。
【００９２】
図８において、ゲート電極３ａには、上述した第１延設部分３１ａ及び第２延設部分３２ａに加えて、第３延設部分３３ａが第２延設部分３２ａから延設するように設けられている。このように構成すれば、第３延設部分３３ａが加えられた分、より効果的に画素電極側ＬＤＤ領域１ｃに入射得する光を遮光することができる。
【００９３】
また、ゲート電極３ａや各延設部分を形成する成膜工程においては、エッチング等によって膜の端部を加工する。この際、画素電極側ソースドレイン領域１ｅ側の端部は第３延設部分３３ａとなるが、第３延設部分３３ａは、ＴＦＴアレイ基板１０の基板面に垂直をなす上下方向で、第２延設部分３２ａより高い位置に配置されている。従って、図６に示すように膜の端部（即ち、図６では第２延設部分３２ａ）が低い位置にある場合と比較して、膜の加工を行い易いという利点がある。
【００９４】
図９に示すように、第２延設部分３２ａは、ゲート電極３ａと同じ高さとなるように配置されなくともよい。ここでは、ゲート電極３ａ及びチャネル領域１ａ’間に設けられるゲート絶縁膜２に加えて、例えばシリコン窒化膜からなる保護膜２０５が備えられており、ゲート絶縁膜２と保護膜２０５との厚さの差分だけ、ゲート電極３ａと第２延設部分３２ａとの高さが互いに異なっている。このように構成すれば、第２延設部分３２ａの画素電極側ＬＤＤ領域１ｃに対する電気的影響を、図６及び図８の場合と比較してより効果的に防止することが可能となる。また、保護膜２０５は、成膜工程におけるエッチング等の際にストッパとして機能する。よって、エッチングのバラツキを抑制可能であると共に、エッチングによって保護膜２０５の下層側にある層（即ち、ここでは半導体層１ａ）を傷つけないようにすることができる。
【００９５】
以上説明したように、本実施形態ではゲート電極３ａに、第１延設部分３１ａ及び第２延設部分３２ａ、更には第３延設部分３３ａを加えて設けることにより、画素電極側ＬＤＤ領域１ｃに入射する光を効果的に遮光することを可能としている。
【００９６】
図６において、ＴＦＴアレイ基板１０上のＴＦＴ３０よりも層間絶縁膜４１を介して上層側には、蓄積容量７０が設けられている。
【００９７】
蓄積容量７０は、下部容量電極７１と上部容量電極３００が誘電体膜７５を介して対向配置されることにより形成されている。
【００９８】
上部容量電極は、容量線３００の一部として形成されている。その構成については図示を省略してあるが、容量線３００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続される。これにより、上部容量電極３００は、固定電位に維持され、固定電位側容量電極として機能し得る。上部容量電極３００は、例えばＡｌ（アルミニウム）、Ａｇ（銀）等の金属又は合金を含んだ非透明な金属膜から形成されており、ＴＦＴ３０を遮光する上側遮光膜（内蔵遮光膜）としても機能する。尚、上部容量電極３００は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｄ（パラジウム）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等から構成されていてもよい。
【００９９】
図４又は図６において、下部容量電極７１は、ＴＦＴ３０の画素電極側ソースドレイン領域１ｅ及び画素電極９ａに電気的に接続された画素電位側容量電極である。より具体的には、下部容量電極７１は、コンタクトホール８３（図４及び図６参照）を介して画素電極側ソースドレイン領域１ｅと電気的に接続されると共に、コンタクトホール８４（図４及び図１０参照）を介して中継層９３に電気的に接続されている。更に、中継層９３は、コンタクトホール８５（図４及び図１０参照）を介して画素電極９ａに電気的に接続されている。即ち、下部容量電極７１は、中継層９３と共に画素電極側ソースドレイン領域１ｅ及び画素電極９ａ間の電気的な接続を中継する。下部容量電極７１は、例えば導電性のポリシリコン、或いは例えばＡｌ（アルミニウム）等の金属又は合金を含んだ非透明な金属膜から形成されている。
【０１００】
ここに、下部容量電極７１は、好ましくは画素電位側容量電極としての機能の他、上側遮光膜としての上部容量電極３００とＴＦＴ３０との間に配置される、光吸収層或いは遮光膜としての機能も有する。従って、交差領域９９ｃｒにおいて、画素電極側ＬＤＤ領域１ｃに対してそれよりも上層側から入射する光について、上部容量電極３００及び下部容量電極７１の各々によっても、遮光することが可能である。
【０１０１】
誘電体膜７５は、例えばＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成された単層構造、或いは多層構造を有している。
【０１０２】
図６及び図１０において、ＴＦＴアレイ基板１０上の蓄積容量７０よりも層間絶縁膜４２を介して上層側には、データ線６ａ及び中継層９３が設けられている。
【０１０３】
データ線６ａは、半導体層１ａのデータ線側ソースドレイン領域１ｄに、絶縁膜２０２、層間絶縁膜４１、誘電体膜７５及び層間絶縁膜４２を貫通するコンタクトホール８１を介して電気的に接続されている。データ線６ａ及びコンタクトホール８１内部は、例えば、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等のＡｌ（アルミニウム）含有材料、又はＡｌ単体、若しくはＡｌ層とＴｉＮ層等との多層膜からなる。データ線６ａは、ＴＦＴ３０を遮光する機能も有している。
【０１０４】
図４又は図５に示すように、データ線６ａは、交差領域９９ｃｒにおいて、ゲート電極３ａの延設部３２ａと重なるように形成される。よって、交差領域９９ｃｒにおいて、画素電極側ＬＤＤ領域１ｃに対してそれよりも上層側から入射する光について、データ線６ａによっても遮光することが可能となる。
【０１０５】
図４及び図１０において、中継層９３は、層間絶縁膜４２上においてデータ線６ａ（図６参照）と同層に形成されている。データ線６ａ及び中継層９３は、例えば金属膜等の導電材料で構成される薄膜を層間絶縁膜４２上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパターニングすることによって相互に離間させた状態で形成される。従って、データ線６ａ及び中継層９３を同一工程で形成できるため、装置の製造プロセスを簡便にできる。
【０１０６】
図６及び図１０において、画素電極９ａは、データ線６ａよりも層間絶縁膜４３を介して上層側に形成されている。画素電極９ａは、下部容量電極７１、コンタクトホール８３、８４及び８５、並びに中継層９３を介して半導体層１ａの画素電極側ソースドレイン領域１ｅに電気的に接続されている。コンタクトホール８５は、層間絶縁層４３を貫通するように形成された孔部の内壁にＩＴＯ等の画素電極９ａを構成する導電材料が成膜されることによって形成されている。画素電極９ａの上側表面には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。
【０１０７】
以上に説明した画素部の構成は、各画素部に共通である。画像表示領域１０ａ（図１参照）には、かかる画素部が周期的に形成されている。
【０１０８】
よって、以上説明したような本実施形態の液晶装置では、その動作時において、ＴＦＴ３０の光リーク電流の発生に起因する、表示不良の発生を防止、或いは発生しても表示上、表示不良と視認されない程度に低減することが可能となる。また、ＴＦＴ３０の動作不良や開口率の低下を防止しつつ容易に各画素を精細化することもできる。その結果、本実施形態では、液晶装置において高品質な画像を表示することができる。
【０１０９】
ここで、上述したＴＦＴ３０の動作時に、画素電極側ＬＤＤ領域１ｃにおいて、データ線側ＬＤＤ領域１ｂに比べて光リーク電流が相対的に発生しやすい理由について、図１１から図１６を参照して、詳細に説明する。
【０１１０】
先ず、テスト用のＴＦＴに光を照射した場合における、ドレイン電流の大きさを測定した測定結果について、図１１を参照して説明する。ここに図１１は、テスト用のＴＦＴにおける光照射位置とドレイン電流との関係を示すグラフである。
【０１１１】
図１１において、データＥ１は、テスト用の単体のＴＦＴ、即ちＴＥＧ（Test Element Group）に対して、光スポット（約２．４ｕｍの可視光レーザ）をドレイン領域側からソース領域側へ順に走査しつつ照射した場合におけるドレイン電流の大きさを測定した結果を示している。ＴＥＧは、チャネル領域、ソース領域及びドレイン領域に加え、チャネル領域とソース領域との接合部に形成されたソース側接合領域、及びチャネル領域とドレイン領域との接合部に形成されたドレイン側接合領域を有している。
【０１１２】
尚、図１１の横軸は、光スポットが照射された光照射位置を示しており、チャネル領域とドレイン側接合領域との境界及びチャネル領域とソース側接合領域との境界、更にチャネル領域をゼロとしている。図１１の縦軸は、ドレイン電流の大きさ（但し、所定の値で規格化された相対値）を示しており、ドレイン電流がドレイン領域からソース領域へ向かって流れている場合には、正の値（即ち、プラスの値）を示し、ドレイン電流がソース領域からドレイン領域へ向かって流れている場合には、負の値（即ち、マイナスの値）を示す。
【０１１３】
図１１において、データＥ１は、いずれの光照射位置でもプラスの値を示している。即ち、ドレイン電流が、ドレイン領域からソース領域へ向かって流れていることを示している。また、データＥ１は、ドレイン側接合領域内において、ソース側接合領域内におけるよりも大きな値を示している。即ち、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなることを示している。つまり、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなることを示している。尚、ドレイン電流は、暗電流（或いはサブスレッショルドリーク、即ち、光を照射しない状態でも、ＴＥＧのオフ状態においてソース領域及びドレイン領域間に流れる漏れ電流）と光リーク電流（或いは光励起電流、即ち、光が照射されることによる電子の励起に起因して生じる電流、）とから構成されている。
【０１１４】
次に、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図１２及び図１３を参照して説明する。ここに図１２は、ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。図１３は、ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。尚、図１２及び図１３では、上述したＴＦＴ３０が電気的に接続された画素電極９ａにおける中間階調の表示を想定して、ソース電位（即ち、ソース領域の電位）を４．５Ｖ、ゲート電位（即ち、チャネル領域の電位）を０Ｖ、ドレイン電位（即ち、ドレイン領域の電位）を９．５Ｖとしている。図１２及び図１３の横軸は、ＴＥＧを構成する半導体層における各領域を示している。図１２及び図１３の縦軸は、電子のポテンシャル（フェルミレベル）を示している。電子は負の電荷を有するため、各領域における電位が高いほど、電子のポテンシャルは低くなり、各領域における電位が低いほど、電子のポテンシャルは高くなる。
【０１１５】
図１２は、チャネル領域及びドレイン領域間に形成されたドレイン側接合領域に光スポットが照射され、ドレイン側接合領域において光励起が生じる場合におけるキャリアの振舞いを示している。
【０１１６】
図１２において、光リーク電流は、２つの電流成分からなると推定できる。
【０１１７】
即ち、第１の電流成分として、光励起によって生じた電子の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じた電子（図中、「ｅ」参照）が、ドレイン側接合領域からポテンシャルのより低いドレイン領域へ移動することにより生じる電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）である。
【０１１８】
第２の電流成分として、光励起によって生じたホール（即ち、正孔、図中、「ｈ」参照）の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じたホールが、ドレイン側接合領域からポテンシャルのより低い（即ち、電子のポテンシャルとしてはより高い）チャネル領域へ移動することによって発生するバイポーラ効果に起因する電流成分である。つまり、チャネル領域へ移動したホールの正電荷によって、チャネル領域のポテンシャル(即ち、いわゆるベースポテンシャル)がポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）である。よって、ドレイン側接合領域において光励起が生じる場合において、第１及び第２の電流成分はいずれもドレイン電流（言い換えれば、コレクタ電流）を増大させる方向（即ち、ドレイン領域からソース領域へ流れる方向）に発生する。
【０１１９】
図１３は、チャネル領域及びソース領域間に形成されたソース側接合領域に光スポットが照射され、ソース側接合領域において光励起が生じる場合にキャリアの振舞いを示している。
【０１２０】
図１３において、光リーク電流は、図１２を参照して上述したドレイン側接合領域において光励起が生じる場合とは異なり、ホールがソース側接合領域からポテンシャルのより低い（即ち、電子のポテンシャルとしてはより高い）チャネル領域へ移動するバイポーラ効果に起因した第２の電流成分が支配的であると推定できる。即ち、ソース側接合領域における光励起によって生じた電子（図中、「ｅ」参照）が、ソース側接合領域からポテンシャルのより低いソース領域へ移動することにより生じる第１の電流成分（この電流成分は、ソース領域からドレイン領域へ流れる）は、バイポーラ効果に起因した第２の電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）よりも少ないと推定できる。
【０１２１】
図１３において、バイポーラ効果に起因した第２の電流成分（即ち、チャネル領域へ移動したホールの正電荷によって、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ３へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分）は、ドレイン領域からソース領域へと流れる。一方、上述した第１の電流成分は、ソース領域からドレイン領域へと流れる。即ち、第１の電流成分と第２の電流成分とは互いに反対方向に流れる。ここで、再び図１１において、ソース側接合領域に光スポットを照射した場合には、ドレイン電流（データＥ１参照）は正の値を示している。即ち、この場合には、ドレイン電流はドレイン領域からソース領域へ向かって流れている。よって、第１の電流成分は、暗電流や第２の電流成分であるバイポーラ効果による電流成分を抑制するのみで、ドレイン電流の流れをソース領域からドレイン領域へ向かわせる程度までは大きくないといえる。
【０１２２】
更に、チャネル領域及びソース領域間の電位差は、チャネル領域及びドレイン領域間の電位差よりも小さいため、ソース領域側の空乏化領域（即ち、ソース側接合領域）は、ドレイン領域側の空乏化領域（即ち、ドレイン側接合領域）よりも狭い。このため、ソース側接合領域に光スポットを照射した場合には、ドレイン側接合領域に光スポットを照射した場合と比較して、光励起の絶対量が少ない。
【０１２３】
以上、図１２及び図１３を参照して説明したように、ドレイン側接合領域において光励起が生じる場合、第１及び第２の電流成分はいずれもドレイン電流を増大させる方向に発生する。一方、ソース側接合領域において光励起が生じる場合、第１の電流成分が第２の電流成分を抑制する。よって、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなる（即ち、光リーク電流が大きくなる）。
【０１２４】
次に、画素電極側ソースドレイン領域がドレイン電位とされると共に画素電極側接合領域内に光スポットが照射された場合の方が、データ線側ソースドレイン領域がドレイン電位とされると共にデータ線側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図１４及び図１５を参照して説明する。ここに図１４は、データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。図１５は、画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【０１２５】
以下では、画素スイッチング用のＴＦＴを含む画素部に電荷が保持され、光励起が生じた場合を考える。上述したようなＴＥＧを想定した場合と異なる点は、画素スイッチング用のＴＦＴの画素電極側は、フローティング状態になり得る点である。画素スイッチング用のＴＦＴの画素電極側には、蓄積容量７０の如き保持容量が接続される場合もあり、容量値が十分に大きければ、上述したＴＥＧを用いた場合と同様に固定電極に近い状態となるが、容量が十分に大きくなければ、フローティング状態或いはこれに近い状態になる。尚、ここでは、容量値は十分には大きくないものと仮定する。
【０１２６】
図１４及び図１５において、液晶装置では、いわゆる焼き付きを防止するために交流駆動が採用される。ここでは、中間階調の表示を想定して、画素電極に、７Ｖを基準電位として、４．５Ｖのマイナスフィールドの電荷と９．５Ｖのプラスフィールドの電荷とが交互に保持される場合を想定する。このため画素スイッチング用のＴＦＴのソース及びドレインは、画素電極側ソースドレイン領域とデータ線側ソースドレイン領域との間で、固定ではなく変化する。即ち、図１４に示すように、画素電極にマイナスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも低くなる場合）には、画素電極側ソースドレイン領域は、ソースとなるのに対し、図１５に示すように、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも高くなる場合）には、画素電極側ソースドレイン領域は、ドレインとなる。
【０１２７】
図１４において、画素電極にマイナスフィールドの電荷が保持される場合には、画素電極側ソースドレイン領域が、ソース（或いはエミッタ）となり、データ線側ソースドレイン領域が、ドレイン（或いはコレクタ）となる。ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第１の電流成分とバイポーラ効果に起因する第２の電流成分が発生する。ここで、バイポーラ効果に起因する第２の電流成分が生じると（即ち、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられ、ソースである画素電極側ソースドレイン領域からドレインであるデータ線側ソースドレイン領域へ電子が移動すると）、フローティング状態である画素電極側ソースドレイン領域から電子が抜き取られることになり、エミッタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルＬｓ１からポテンシャルＬｓ２へと低下する（電位は、上昇する）。即ち、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベースポテンシャルが低下すると共にエミッタとしての画素電極側ソースドレイン領域のポテンシャルも低下する。言い換えれば、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベース電位の上昇に伴ってエミッタ電位も上昇する。このため、ドレイン電流（即ち、コレクタ電流）が、抑制されることになる。
【０１２８】
一方、図１５において、画素電極にプラスフィールドの電荷が保持される場合には、データ電極側ソースドレイン領域が、ソース（或いはエミッタ）となり、画素電極側ソースドレイン領域が、ドレイン（或いはコレクタ）となる。ドレイン側接合領域である画素電極側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第１の電流成分とバイポーラ効果に起因する第２の電流成分が発生する。ここで、ソースとなるデータ線側ソースドレイン領域は、データ線と接続されているため、画素電極とは異なりフローティング状態ではなく、電位に変化は生じない。バイポーラ効果に起因する第２の電流成分が生じると（即ち、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられ、ソースであるデータ線側ソースドレイン領域からドレインである画素電極ソースドレイン領域へ電子が移動すると）、フローティング状態である画素電極側ソースドレイン領域へ電子が流れ込むことになり、コレクタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルＬｄ１からポテンシャルＬｄ２へと上昇する（電位は、低下する）。しかし、コレクタとしての画素電極側ソースドレイン領域のポテンシャルの上昇は、上述したソースとしての画素電極側ソースドレイン領域のポテンシャルの低下とは異なり、ドレイン電流を抑制する働きは殆どない。ドレイン電流（即ち、コレクタ電流）は、エミッタ電位に対するベース電位の大きさよって殆ど決まるため、コレクタ電位が低下してもドレイン電流を抑制する働きは殆ど生じない、言い換えれば、バイポーラトランジスタの飽和領域に入った状態である。
【０１２９】
以上、図１４及び図１５を参照して説明したように、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域が、ドレインとなる場合）には、バイポーラ効果に起因した第２の電流成分は殆ど抑制されないのに対し、画素電極にマイナスフィールドの電荷が保持される場合（即ち、データ側ソースドレイン領域が、ドレインとなる場合）には、バイポーラ効果に起因した第２の電流成分は、フローティング状態である画素電極側ソースドレイン領域の電位の上昇に起因して抑制される。つまり、画素電極側ソースドレイン領域がドレインとなる場合の方が、データ側ソースドレイン領域がドレインとなる場合よりも、光リーク電流に起因してドレイン電流が増加する。
【０１３０】
ここで、図１６は、画素スイッチング用のＴＦＴ全体に、比較的強い光を照射した際の画素電極電位の波形を示している。
【０１３１】
図１６において、データＥ２は、画素電極にプラスフィールドの電荷が保持される場合（画素電極電位が電位Ｖ１とされる場合）における画素電極電位の変動Δ１は、画素電極にマイナスフィールドの電荷が保持される場合（画素電極電位が電位Ｖ２とされる場合）における画素電極電位の変動Δ２よりも大きいことを示している。即ち、画素電極において、プラスフィールドの電荷は、マイナスフィールドの電荷よりも保持されにくい（つまり、光リークが発生しやすい）ことを示している。これは、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域が、ドレインとなる場合）の方が、画素電極にマイナスフィールドの電荷が保持される場合（即ち、データ線側ソースドレイン領域が、ドレインとなる場合）よりも光リーク電流が生じやすいという上述したメカニズムと一致している。
【０１３２】
以上、図１１から図１６を参照して詳細に説明したように、画素スイッチング用のＴＦＴにおけるドレイン側接合領域において光励起が生じる場合にドレイン電流が増加しやすい。更に、画素電極側ソースドレイン領域がドレインとなる場合においてドレイン電流が増加しやすい（逆に言えば、データ線側ソースドレイン領域がドレインとなる場合には、バイポーラ効果に起因した電流成分が抑制されている）。よって、本実施形態に係る液晶装置のように、画素電極側接合領域である画素電極側ＬＤＤ領域１ｃに対する遮光性を、データ線側接合領域であるデータ線側ＬＤＤ領域１ｂに対する遮光性よりも高めることで、高い開口率を維持しつつＴＦＴ３０における光リーク電流を極めて効果的に低減できる。
【０１３３】
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図１７は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【０１３４】
図１７に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【０１３５】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１３６】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１３７】
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１３８】
尚、図１７を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１３９】
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【０１４０】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１４１】
【図１】本実施形態に係る液晶装置の概略的な平面図である。
【図２】図１のＨ−Ｈ’断面図である。
【図３】本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【図４】本実施形態に係る液晶装置の画素部の平面図である。
【図５】トランジスタの構成に着目して、画素部の構成を示す平面図である。
【図６】図４のＡ−Ａ’断面図である。
【図７】図５のＣ−Ｃ’断面図である。
【図８】本実施形態に係る液晶装置の変形例を示す断面図（その１）である。
【図９】本実施形態に係る液晶装置の変形例を示す断面図（その２）である。
【図１０】図４のＢ−Ｂ’断面図である。
【図１１】テスト用のＴＦＴにおける光照射位置とドレイン電流との関係を示すグラフである。
【図１２】ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。
【図１３】ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。
【図１４】データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【図１５】画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【図１６】画素スイッチング用のＴＦＴ全体に、比較的強い光を照射した際の画素電極電位の波形を示している。
【図１７】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【符号の説明】
【０１４２】
１ａ…半導体層、１ａ’…チャネル領域、１ｂ…データ線側ＬＤＤ領域、１ｃ…画素電極側ＬＤＤ領域、１ｄ…データ線側ソースドレイン領域、１ｅ…画素電極側ソースドレイン領域、２…ゲート絶縁膜、３ａ…ゲート電極、６ａ…データ線、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１ａ…走査線、３０…ＴＦＴ、３１ａ…第１延設部分、３２ａ…第２延設部分、３３ａ…第３延設部分、９９ａ…開口領域、９９ｂ…非開口領域、９９ｂａ…第１領域、９９ｂｂ…第２領域、９９ｃｒ…交差領域、２０２…絶縁膜、２０２ｈ…開口部
【図１】
2009053477.tif 000003
【図２】
2009053477.tif 000004
【図３】
2009053477.tif 000005
【図４】
2009053477.tif 000006
【図５】
2009053477.tif 000007
【図６】
2009053477.tif 000008
【図７】
2009053477.tif 000009
【図８】
2009053477.tif 000010
【図９】
2009053477.tif 000011
【図１０】
2009053477.tif 000012
【図１１】
2009053477.tif 000013
【図１２】
2009053477.tif 000014
【図１３】
2009053477.tif 000015
【図１４】
2009053477.tif 000016
【図１５】
2009053477.tif 000017
【図１６】
2009053477.tif 000018
【図１７】
2009053477.tif 000019