(57)【要約】【課題】半導体基板の表裏両面間を貫通配線層で接続した半導体装置において、グランド特性や放熱性を改善する。【解決手段】半導体装置１は貫通孔３を有する半導体基板２を備える。半導体基板２の第１の主面２ａには活性層４が設けられている。貫通孔３の内壁面、活性層４で塞がれた貫通孔３の底面、および半導体基板２の第２の主面２ｂは絶縁層５で覆われている。貫通孔３の底面に存在する絶縁層５には第１の開口部６が設けられている。半導体基板２の第２の主面２ｂに存在する絶縁層５には第２の開口部７が設けられている。第１の配線層８は貫通孔３内から半導体基板２の第２の主面２ｂに亘って設けられている。第２の配線層９は第２の開口部７を介して第２の主面２ｂと接続するように設けられている。【選択図】図１
2009070966.tif 000002
【特許請求の範囲】
【請求項１】
第１の主面と、前記第１の主面とは反対側の第２の主面とを有する半導体基板と、
前記第１の主面と第２の主面とを繋ぐように、前記半導体基板に設けられた貫通孔と、
前記貫通孔を塞ぐように、前記半導体基板の前記第１の主面に設けられた活性層と、
前記貫通孔の内壁面、前記活性層で塞がれた前記貫通孔の底面、および前記半導体基板の前記第２の主面を覆う絶縁層と、
前記活性層を露出させるように、前記貫通孔の底面に存在する前記絶縁層に設けられた第１の開口部と、
前記半導体基板の前記第２の主面を露出させるように、前記第２の主面に存在する前記絶縁層に設けられた第２の開口部と、
前記第１の開口部を介して前記活性層と接続するように、前記貫通孔内から前記半導体基板の前記第２の主面に亘って、前記絶縁層を介して設けられた第１の配線層と、
前記第２の開口部を介して前記半導体基板の前記第２の主面と接続するように、前記第２の主面に設けられた第２の配線層と
を具備することを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記半導体基板の前記第２の主面の周縁部を露出させるように、前記第２の主面に存在する前記絶縁層に設けられた第３の開口部を具備することを特徴とする半導体装置。
【請求項３】
請求項１または請求項２記載の半導体装置において、
前記第２の配線層は前記半導体基板の前記第２の主面上で前記第１の配線層を取り囲むように配置されていることを特徴とする半導体装置。
【請求項４】
半導体基板の第１の主面に活性層を形成する工程と、
前記活性層を露出させるように、前記半導体基板の前記第１の主面とは反対側の第２の主面から前記第１の主面に向けて前記半導体基板に貫通孔を形成する工程と、
前記貫通孔の内壁面、前記活性層で塞がれた前記貫通孔の底面、および前記半導体基板の前記第２の主面を覆うように絶縁層を形成する工程と、
前記貫通孔の底面に存在する前記絶縁層の一部を除去し、前記活性層を露出させる第１の開口部を形成する工程と、
前記第２の主面上に存在する前記絶縁層の一部を除去し、前記半導体基板の前記第２の主面を露出させる第２の開口部を形成する工程と、
前記貫通孔内から前記半導体基板の前記第２の主面に亘って、前記第１の開口部を介して前記活性層と接続する第１の配線層を前記絶縁層を介して形成する工程と、
前記半導体基板の前記第２の主面に、前記第２の開口部を介して前記第２の主面と接続する第２の配線層を形成する工程と
を具備することを特徴とする半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法において、
前記第２の主面上に存在する前記絶縁層の一部を除去し、前記半導体基板の前記第２の主面の周縁部を露出させる第３の開口部を形成する工程を具備することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置とその製造方法に関する。
【背景技術】
【０００２】
半導体集積回路を用いた半導体装置においては、半導体素子を多段に積重することが行われている。多段に積重された半導体素子間の電気的な接続には貫通接続部が適用されている。貫通接続部は半導体素子（半導体基板）の表裏両面間の電気的な接続にも適用されている。貫通接続部を有する半導体装置に関しては、半導体基板の裏面側からエッチングにより貫通孔を形成し、この貫通孔内に形成した導電体層によって、半導体基板の表面と裏面の配線層間を電気的に接続する構造が提案されている（特許文献１，２参照）。
【０００３】
貫通接続部を有する半導体装置は、例えば以下のようにして作製される。まず、半導体基板をその裏面側から活性層が露出するまでエッチングして貫通孔を形成する。次いで、貫通孔の内壁面および半導体基板の裏面に、貫通孔の底面や内壁面に比べて半導体基板の裏面側の膜厚が厚くなるように絶縁膜を形成する。異方性エッチングを適用して絶縁膜をエッチバックすることによって、貫通孔の底面に存在する絶縁膜を除去して活性層を露出させる。このようにして、半導体基板の表裏両面間を接続する貫通孔を形成する。
【０００４】
次に、貫通孔を介して活性層に内接するように、貫通孔の内部から半導体基板の裏面に亘る貫通配線層を形成する。貫通配線層は貫通孔内を充填しつつ、半導体基板の裏面に形成される。さらに、半導体基板の裏面を保護膜で覆った後、保護膜に貫通配線層を露出させる開口を形成し、この開口に外部接続端子を形成する。半導体装置は半導体ウェハに格子状に複数個形成され、最後に切断されて個片化される。
【０００５】
従来の貫通接続部を有する半導体装置は、半導体基板の裏面が絶縁膜で覆われているため、半導体基板をグランドに接続するためには表面側の活性層や貫通配線層を介する必要がある。このため、デバイスの動作特性の向上に限界がある。さらに、半導体基板の裏面は絶縁膜と保護膜で覆われているため、半導体基板の裏面からの放熱特性にも限界があり、発熱が大きいデバイスの動作を制限してしまうという問題がある。
【０００６】
さらに、半導体基板の裏面に形成された絶縁膜と半導体基板との密着性が低いと、半導体ウェハを切断して半導体装置を個片化する際に、絶縁膜が剥離するおそれがある。すなわち、半導体ウェハの切断時に半導体基板の切断面に露出した半導体基板と絶縁膜との界面から剥離が発生しやすく、これにより機械的信頼性が低下するという問題がある。
【特許文献１】特許第３１８６９４１号公報
【特許文献２】特開２００７−１２３７１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、半導体基板の表裏両面間を貫通配線層で接続するにあたって、グランド特性や放熱性を改善した半導体装置とその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の態様に係る半導体装置は、第１の主面と、前記第１の主面とは反対側の第２の主面とを有する半導体基板と、前記第１の主面と第２の主面とを繋ぐように、前記半導体基板に設けられた貫通孔と、前記貫通孔を塞ぐように、前記半導体基板の前記第１の主面に設けられた活性層と、前記貫通孔の内壁面、前記活性層で塞がれた前記貫通孔の底面、および前記半導体基板の前記第２の主面を覆う絶縁層と、前記活性層を露出させるように、前記貫通孔の底面に存在する前記絶縁層に設けられた第１の開口部と、前記半導体基板の前記第２の主面を露出させるように、前記第２の主面に存在する前記絶縁層に設けられた第２の開口部と、前記第１の開口部を介して前記活性層と接続するように、前記貫通孔内から前記半導体基板の前記第２の主面に亘って、前記絶縁層を介して設けられた第１の配線層と、前記第２の開口部を介して前記半導体基板の前記第２の主面と接続するように、前記第２の主面に設けられた第２の配線層とを具備することを特徴としている。
【０００９】
本発明の態様に係る半導体装置の製造方法は、半導体基板の第１の主面に活性層を形成する工程と、前記活性層を露出させるように、前記半導体基板の前記第１の主面とは反対側の第２の主面から前記第１の主面に向けて前記半導体基板に貫通孔を形成する工程と、前記貫通孔の内壁面、前記活性層で塞がれた前記貫通孔の底面、および前記半導体基板の前記第２の主面を覆うように絶縁層を形成する工程と、前記貫通孔の底面に存在する前記絶縁層の一部を除去し、前記活性層を露出させる第１の開口部を形成する工程と、前記第２の主面上に存在する前記絶縁層の一部を除去し、前記半導体基板の前記第２の主面を露出させる第２の開口部を形成する工程と、前記貫通孔内から前記半導体基板の前記第２の主面に亘って、前記第１の開口部を介して前記活性層と接続する第１の配線層を前記絶縁層を介して形成する工程と、前記半導体基板の前記第２の主面に、前記第２の開口部を介して前記第２の主面と接続する第２の配線層を形成する工程とを具備することを特徴としている。
【発明の効果】
【００１０】
本発明の態様に係る半導体装置とその製造方法においては、半導体基板の第２の主面を覆う絶縁層に第２の開口部を形成し、この第２の開口部を介して半導体基板の第２の主面と接続する第２の配線層を設けている。このような第２の配線層をグランド配線や放熱部材として利用することによって、デバイス特性を向上させることが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明を実施するための形態について、図面を参照して説明する。図１は本発明の第１の実施形態による半導体装置を示す断面図である。図１に示す半導体装置１は半導体基板２を具備している。半導体基板２にはシリコン（Ｓｉ）基板等が用いられる。半導体基板２は第１の主面２ａとそれとは反対側の第２の主面２ｂとを有している。第１の主面（表面）２ａはトランジスタ等を含む集積回路や配線、電極等の形成面となり、第２の主面（裏面）２ｂは外部接続端子等の形成面となる。
【００１２】
半導体基板２は第１の主面２ａと第２の主面２ｂとを繋ぐ貫通孔３を有している。半導体基板２の第１の主面２ａには活性層４が形成されている。活性層４は貫通孔３の開口を塞ぐように設けられている。すなわち、活性層４は貫通孔３内に露出しており、このような活性層４で貫通孔３の底面が構成されている。活性層４はトランジスタ、抵抗、コンデンサ等の半導体素子やそれらに電気的に接続された導電層等を含むものである。
【００１３】
貫通孔３の内壁面（側面）と活性層４で塞がれた貫通孔３の底面は絶縁層５で覆われている。さらに、貫通孔３の底面に存在する絶縁層５には、活性層４を露出させるように、貫通孔３の開口径より小径の第１の開口部６が設けられている。第１の開口部６は貫通孔３の底面に存在する絶縁層５の一部を除去することにより形成されている。さらに、半導体基板２の第２の主面２ｂに存在する絶縁層５には、第２の主面２ｂを露出させるように第２の開口部７が設けられている。第２の開口部７は第２の主面２ｂに存在する絶縁層５の一部を除去することにより形成されている。
【００１４】
貫通孔３内には第１の配線層８となる導電材料が絶縁層５を介して充填されている。貫通孔３の底面に存在する絶縁層５には第１の開口部６が設けられているため、第１の配線層８は第１の開口部６を介して活性層４と接続している。第１の配線層８は貫通孔３内から半導体基板２の第２の主面２ｂに亘って設けられている。第１の配線層８の一部は半導体基板２の第２の主面２ｂ上に絶縁層５を介して形成されている。第１の配線層８は半導体基板２の第１の主面２ａと第２の主面２ｂとを接続する貫通配線層である。
【００１５】
さらに、半導体基板２の第２の主面２ｂには、第２の開口部７を介して第２の主面２ｂと接続する第２の配線層９がグランド配線等として設けられている。第２の配線層９の一部は絶縁層５上に形成されている。第２の主面２ｂの絶縁層５上に設けられた第２の配線層９は、第２の開口部７を介して第２の主面２ｂと接続されている。第２の配線層９は半導体基板２と電気的に接続しており、オーミック接触していることが好ましい。
【００１６】
第１の配線層８には第１の外部接続端子１０が設けられている。さらに、第２の配線層９には第２の外部接続端子１１が設けられている。半導体基板２の第２の主面２ｂは、第１および第２の外部接続端子１０、１１を除いて保護層１２で覆われている。第２の主面２ｂ上の絶縁層５および配線層８、９は保護層１２で覆われている。保護層１２は少なくとも第１および第２の配線層８、９を覆うように設ければよい。
【００１７】
第１の実施形態の半導体装置１は、例えば以下のようにして作製される。まず、図２に示すように、半導体基板２の第１の主面２ａにトランジスタ、抵抗、コンデンサ等の半導体素子や導電層を含む活性層４を形成する。半導体基板２は半導体ウェハとして供給され、活性層４等は半導体ウェハの各装置構成領域に応じて形成される。導電層には高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ等）が用いられる。これらは単層構造もしくは複数の材料層を積層した多層構造で導電層を構成する。
【００１８】
次に、図３に示すように、半導体基板２の第２の主面２ｂ側から第１の主面２ａに向けて貫通孔３を形成し、貫通孔３内に活性層４を露出させる。貫通孔３は半導体基板２の第２の主面２ｂ側に配置された所定パターンのマスク（図示せず）を用いて、半導体基板２をプラズマエッチング法等でエッチングすることにより形成される。貫通孔３は例えば活性層４の近傍で第１の主面２ａに向けて凸状の断面形状を有する。プラズマエッチングは、通常プラズマ中にエッチング用のガス（例えば半導体基板２がＳｉ基板で構成されている場合にはＳＦ6、Ｏ2、Ａｒの混合ガス）を導入して実施される。
【００１９】
貫通孔３はレーザエッチング法で形成してもよい。この場合にはマスクは不要である。エッチング用のレーザ光源としては、例えばＹＡＧ（イットリウム・アルミニウム・ガーネット）レーザ、ＵＶ（固体紫外線）レーザ、エキシマレーザ、炭酸ガス（ＣＯ2）レーザ等が用いられる。ＹＡＧレーザの波長は３５５ｎｍ、ＵＶレーザの波長は２１３ｎｍおよび２６６ｎｍ（ＣＬＢＯ：セシウムリチウムトリボレート結晶）、３５５ｎｍ（ＣＢＯ：セシウムトリボレート結晶、ＬＢＯ：リチウムトリボレート結晶）、エキシマレーザの波長は１９３ｎｍ（ＡｒＦ）、２４８ｎｍ（ＫｒＦ）、３０８ｎｍ（ＸｅＣｌ）、３５１ｎｍ（ＸｅＦ）である。半導体基板２がＳｉ基板である場合には、レーザ光源としてＹＡＧレーザ（波長：３５５ｎｍ）を適用することが好ましい。
【００２０】
次いで、図４に示すように、貫通孔３の内壁面、活性層４で塞がれた貫通孔３の底面、および半導体基板２の第２の主面２ｂを覆うように、ＣＶＤ法、スプレーコート法、スピンコート法、フィルムラミネート法等を適用して絶縁層５を形成する。絶縁層５は、例えばシリコン酸化膜やシリコン窒化膜等の無機絶縁膜、あるいはポリイミド樹脂膜、ＢＣＢ（ベンゾシクロブテン）膜、エポキシ樹脂膜等の有機絶縁膜で構成される。
【００２１】
次に、図５に示すように、貫通孔３の底面に相当する活性層４を覆う絶縁層５を、所定パターンのマスク（図示せず）を用いて、貫通孔３の開口径よりも小さくプラズマエッチングにより除去して第１の開口部６を形成し、貫通孔３内に活性層４を露出させる。第１の開口部６の形成と同時に、同じマスクを利用して半導体基板２の第２の主面２ｂに存在する絶縁層５を一部除去して第２の開口部７を形成し、第２の開口部７内に半導体基板２の第２の主面２ｂを露出させる。絶縁層５がＳｉＯ2膜で構成されている場合、エッチング用のガスとして例えばＣ5Ｆ8、Ｏ2、Ａｒの混合ガスが用いられる。
【００２２】
絶縁層５はレーザエッチング法を適用して除去してもよい。この場合にはマスクは不要である。レーザエッチングに適用可能なレーザ光源は上述した通りである。例えば、有機絶縁膜で構成された絶縁層５を微細に加工（開口）する場合には、ＵＶレーザ（波長：２６６ｎｍ）を使用することが好ましい。ここでは第１の開口部６と第２の開口部７とを同一工程で形成しているが、第１の開口部６の形成工程と第２の開口部７の形成工程は別工程として実施してもよい。ただし、半導体装置１の製造工数や製造コストの低減を図る上で、第１の開口部６と第２の開口部７とは同一工程で形成することが好ましい。
【００２３】
続いて、図６に示すように、貫通孔３内から半導体基板２の第２の主面２ｂに亘って第１の配線層８を形成する。第１の配線層８は絶縁層６を介して貫通孔３内および半導体基板２の第２の主面２ｂ上に形成される。貫通孔３の底面に存在する絶縁層５には予め第１の開口部６が設けられているため、第１の配線層８は第１の開口部６を介して活性層４と接続される。第１の配線層８は所定パターンのマスク（図示せず）を用いて、スパッタ法、ＣＶＤ法、蒸着法、めっき法、印刷法等を適用して形成される。同時に、同じマスクを利用して半導体基板２の第２の主面２ｂに第２の配線層９を形成する。第２の配線層９は第２の開口部７を介して第２の主面２ｂと接続するように形成される。
【００２４】
第１および第２の配線層８、９には、例えば高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ、半田材等）が用いられる。これらは単層構造もしくは複数の材料層を積層した多層構造で導電層を構成する。ここでは第１の配線層８と第２の配線層９とを同一工程で形成しているが、第１の配線層８の形成工程と第２の配線層９の形成工程は別工程として実施してもよい。ただし、半導体装置１の製造工数や製造コストの低減を図る上で、第１の配線層８と第２の配線層９とは同一工程で形成することが好ましい。
【００２５】
この後、図７に示すように、第１および第２の配線層８、９にそれぞれ第１および第２の外部接続端子１０、１１を形成する。そして、外部接続端子１０、１１を除いて、半導体基板２の第２の主面２ｂを覆うように保護層１２を形成する。第２の主面２ｂに存在する絶縁層５や配線層８、９は保護層１２で覆われている。外部接続端子１０、１１は例えば半田材で形成され、保護層１２はポリイミド樹脂やエポキシ樹脂、あるいはソルダーレジスト材等で形成される。これら一連の工程（ウェハ工程）が終了した後、半導体基板２をブレードで切断して個片化することによって、図１に示す半導体装置１が作製される。
【００２６】
図８は半導体装置１の裏面図（第２の主面２ｂ側から平面視した図）である。第２の配線層９に設けられた第２の外部接続端子１１は、半導体基板２のグランド端子として機能するものであり、ここでは第２の開口部７と同軸的に配置された状態を示している。第２の外部接続端子１１は例えば第２の配線層９を半導体基板２の第２の主面２ｂ上で引き回すことによって、第２の開口部７からオフセットされた位置に配置してもよい。
【００２７】
第１の実施形態の半導体装置１においては、半導体基板２の第２の主面２ｂに存在する絶縁層５に第２の開口部７を形成し、この第２の開口部７を介して半導体基板２の第２の主面２ｂの露出部と電気的に接続された第２の配線層９を設けている。このような第２の配線層９をグランド配線として利用することによって、半導体基板２の第２の主面２ｂにグランド端子としての第２の外部接続端子１１を直接接続することができる。従って、ノイズの発生等が抑制される。さらに、第２の配線層９を介して半導体基板２の第２の主面２ｂから放熱させることができる。これらによって、デバイス特性を向上させた半導体装置１を提供することが可能となる。
【００２８】
図９は第１の実施形態による半導体装置１の変形例を示す平面図である。図９に示す半導体装置１において、第２の配線層９は半導体基板２の第２の主面２ｂ上で第１の配線層８を取り囲むように矩形状に設けられている。第２の配線層９に設けられた第２の外部接続端子１１は、第２の配線層９とほぼ同様な形状（矩形状）を有しており、第１の配線層８に設けられた第１の外部接続端子１０を取り囲んでいる。第２の外部接続端子１１は第１の配線層８および第１の外部接続端子１０のシールドとして機能するため、第１の配線層８および第１の外部接続端子１０の信号特性を向上させることができる。従って、デバイス特性をさらに向上させた半導体装置１を提供することが可能となる。
【００２９】
図９に示す半導体装置１において、第２の開口部７は第２の配線層９と同様な形状となるように、半導体基板２の第２の主面２ｂに存在する絶縁層５を矩形状に除去した形状を有している。第２の開口部７の形状はこれに限られるものではなく、第２の配線層９が形成される領域の絶縁層５の一部（例えば円形状）を除去したものであってもよい。さらに、半導体装置１を基板等に実装する際に、第２の外部接続端子１１は第１の外部接続端子１０と共に基板配線と接続されるため、第２の外部接続端子１１は第１の外部接続端子１０と同等の高さを有することが望ましい。
【００３０】
次に、本発明の第２の実施形態による半導体装置について、図１０を参照して説明する。図１０は第２の実施形態による半導体装置２１の構成を示す断面図である。同図に示す半導体装置２１においては、半導体基板２の第２の主面２ｂに存在する絶縁層５に第２の開口部７に加えて第３の開口部２２が設けられている。第３の開口部２２は半導体基板２の第２の主面２ｂの周縁部（外周部）が露出するように絶縁層５に設けられている。それ以外の構成（第１の開口部６、配線層８、９等）については第１の実施形態と同様とされている。図１０において、図１と同一部分には同一符号を付している。
【００３１】
半導体基板２の側面（切断面）２３の第２の主面２ｂ側、すなわち第２の主面２ｂの周縁部は、その部分に位置する絶縁層５を除去して第３の開口部２２を形成することによって、半導体基板２の第２の主面２ｂを露出させている。第２の主面２ｂの周縁部側の露出部は、切断時の不良発生（絶縁層５の剥離不良）の抑制に寄与するものである。半導体基板２の第２の主面２ｂは第１および第２の外部接続端子１０、１１を除いて保護層１２で覆われている。絶縁層５が除去された第２の主面２ｂの周縁部（第３の開口部２２に相当する部分）は保護層１２で覆われている。すなわち、保護層１２は半導体基板２の側面（切断面）２３とほぼ面一の側面（切断面）を有している。
【００３２】
第２の実施形態の半導体装置２１は、例えば以下のようにして作製される。まず、第１の実施形態と同様にして、半導体基板２に対して活性層４の形成工程、貫通孔３の形成工程、絶縁層５の形成工程を実施する。この状態は図４に示した通りである。次いで、図１１に示すように、貫通孔３の底面に相当する活性層４を覆う絶縁層５を、所定パターンのマスク（図示せず）を用いて、貫通孔３の開口径よりも小さくプラズマエッチングにより除去して第１の開口部６を形成し、貫通孔３内に活性層４を露出させる。
【００３３】
第１の開口部６の形成と同時に、同じマスクを利用して半導体基板２の第２の主面２ｂに存在する絶縁層５を一部除去することによって、第２の開口部７と第３の開口部２２を形成する。これによって、半導体基板２の第２の主面２ｂを第２の開口部７内に露出させると共に、第２の主面２ｂの周縁部を第３の開口部２２により露出させる。第３の開口部２２は半導体基板２の切断領域を含むように形成される。絶縁層５のエッチングは第１の実施形態と同様に、レーザエッチングを適用して実施してもよい。
【００３４】
次いで、図１２に示すように、第１および第２の配線層８、９を形成する。この後、図１３に示すように、第１および第２の配線層８、９にそれぞれ第１および第２の外部接続端子１０、１１を形成する。そして、外部接続端子１０、１１を除いて、半導体基板２の第２の主面２ｂを覆うように保護層１２を形成する。第３の開口部２２は保護層１２で覆われる。これら一連の工程（ウェハ工程）が終了した後、半導体基板２をブレードで切断して個片化する。半導体基板２は第３の開口部２２の中心に沿ってブレードダイシングされる。このようにして、図１０に示す半導体装置１が作製される。
【００３５】
第２の実施形態の半導体装置２１においては、第１の実施形態と同様な効果（ノイズの低減と放熱性の向上に伴うデバイス特性の向上効果）に加えて、半導体基板２を切断して個片化する際の不良抑制効果等を得ることができる。すなわち、半導体基板２の第２の主面２ｂの周縁部は絶縁層５を除去して第３の開口部２２とされているため、半導体基板２を切断する際に絶縁層５の剥離に起因する不良発生、また半導体装置２１の使用時における端面からの剥離等を抑制することができる。従って、製造歩留り並びに機械的な信頼性を向上させた半導体装置２１を提供することが可能となる。
【００３６】
図１４は第２の実施形態による半導体装置２１の変形例を示している。図１４に示す半導体装置２１において、半導体基板２の第２の主面２ｂの周縁部には第３の開口部２２が形成されている。半導体基板２の第２の主面２ｂを覆う保護層１２は、その端面が第３の開口部２２内に位置するように、半導体基板２の側面（切断面）２３から後退している。すなわち、保護層１２は第２の主面２ｂの絶縁層５を覆うと共に、第３の開口部２２内の第２の主面２ｂが露出するように設けられている。このような保護層１２を適用することによって、切断時における絶縁層５や保護層１２の剥離に起因する不良発生、また半導体装置２１の使用時における端面からの剥離をより有効に抑制することができる。
【００３７】
図１４に示す半導体装置２１は、例えば以下のようにして作製される。まず、図１０に示した半導体装置２１の製造工程と同様にして、半導体基板２に対して活性層４の形成工程、貫通孔３の形成工程、絶縁層５の形成工程、配線層８、９の形成工程を実施する。この状態は図１２に示した通りである。この後、図１５に示すように、第１および第２の配線層８、９にそれぞれ第１および第２の外部接続端子１０、１１を形成する。そして、外部接続端子１０、１１を除いて、半導体基板２の第２の主面２ｂを保護層１２で覆う。
【００３８】
この際、保護層１２の第２の主面２ｂの周縁部に相当する位置に開口部２４を形成する。保護層１２の開口部２４は、絶縁層５の第３の開口部２２と同軸的に、かつそれより小さく形成される。つまり、保護層１２は絶縁層５を覆いつつ、半導体基板２の第２の主面２ｂの周縁部に相当する部分を露出させるように形成される。これら一連の工程（ウェハ工程）が終了した後、半導体基板２をブレードで切断して個片化する。この際、半導体基板２を保護層１２の開口部２４の中心に沿ってブレードダイシングすることによって、半導体基板２の切断面（側面２３）から後退した保護層１２が得られる。このようにして、図１４に示す半導体装置１が作製される。
【００３９】
なお、本発明は上記した実施形態に限定されるものではなく、半導体基板の表裏両面間を貫通配線層で接続すると共に、半導体基板の第２の主面（裏面）に絶縁層や配線層を形成する各種の半導体装置に適用することができる。そのような半導体装置も本発明に含まれる。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００４０】
【図１】本発明の第１の実施形態による半導体装置を示す断面図である。
【図２】図１に示す半導体装置の製造工程における活性層の形成段階を示す図である。
【図３】図１に示す半導体装置の製造工程における貫通孔の形成段階を示す図である。
【図４】図１に示す半導体装置の製造工程における絶縁層の形成段階を示す図である。
【図５】図１に示す半導体装置の製造工程における絶縁層への開口部の形成段階を示す図である。
【図６】図１に示す半導体装置の製造工程における配線層の形成段階を示す図である。
【図７】図１に示す半導体装置の製造工程における外部接続端子および保護層の形成段階を示す図である。
【図８】図１に示す半導体装置の裏面図である。
【図９】図１に示す半導体装置の変形例を示す裏面図である。
【図１０】本発明の第２の実施形態による半導体装置を示す断面図である。
【図１１】図１０に示す半導体装置の製造工程における絶縁層への開口部の形成段階を示す図である。
【図１２】図１０に示す半導体装置の製造工程における配線層の形成段階を示す図である。
【図１３】図１０に示す半導体装置の製造工程における外部接続端子および保護層の形成段階を示す図である。
【図１４】図１０に示す半導体装置の変形例を示す断面図である。
【図１５】図１４に示す半導体装置の製造工程における外部接続端子および保護層の形成段階を示す図である。
【符号の説明】
【００４１】
１，２１…半導体装置、２…半導体基板、２ａ…第１の主面、２ｂ…第１の主面、３…貫通孔、４…活性層、５…絶縁層、６…第１の開口部、７…第２の開口部、８…第１の配線層、９…第２の配線層、１０…第１の外部接続端子、１１…第２の外部接続端子、１２…保護層、２２…第３の開口部、２３…側面（切断面）、２４…開口部。
【図１】
2009070966.tif 000003
【図２】
2009070966.tif 000004
【図３】
2009070966.tif 000005
【図４】
2009070966.tif 000006
【図５】
2009070966.tif 000007
【図６】
2009070966.tif 000008
【図７】
2009070966.tif 000009
【図８】
2009070966.tif 000010
【図９】
2009070966.tif 000011
【図１０】
2009070966.tif 000012
【図１１】
2009070966.tif 000013
【図１２】
2009070966.tif 000014
【図１３】
2009070966.tif 000015
【図１４】
2009070966.tif 000016
【図１５】
2009070966.tif 000017