(57)【要約】【課題】半導体記憶装置の製造工程で発生するＵＶ光に起因するＶｔ変動を防止し、信頼性の高い不揮発性半導体記憶装置、及びその製造方法を提供することを目的とする。【解決手段】トラップ性のゲート絶縁膜を有する不揮発性メモリからなる不揮発性半導体記憶装置において、メモリセル上に層間絶縁膜１０８を形成した後、層間絶縁膜１０８に、ビット線１０３に到達する第１の開口部１２０、及び第１の開口部１２０に隣接するダミーワード線１０５に到達する第２の開口部１２１を同時に形成する。その後、第２の開口部１２１内及び層間絶縁膜１０８上に遮光膜１１０を形成するとともに、第１の開口部１２０内にビット線コンタクトプラグ１１２を形成する。このとき、層間絶縁膜１０８上に形成された遮光膜１１０は、少なくともメモリセルを覆う領域に形成される。【選択図】図５
2009070871.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成された拡散層よりなる複数のビット線と、隣接する前記ビット線間に形成されたトラップ性のゲート絶縁膜と、該ゲート絶縁膜上に形成されたワード線とで構成されたメモリセルを備えた不揮発性半導体記憶装置の製造方法であって、
前記メモリセル上に層間絶縁膜を形成する工程（ａ）と、
前記層間絶縁膜に、前記ビット線に到達する第１の開口部、及び前記第１の開口部に隣接する前記ワード線または該ワード線近傍の前記半導体基板に到達する第２の開口部を同時に形成する工程（ｂ）と、
前記第２の開口部内、及び前記層間絶縁膜上に遮光膜を形成する工程（ｃ）と、
前記第１の開口部内に、導電膜が埋め込まれたビット線コンタクトプラグを形成する工程（ｄ）と
を含み、
前記工程（ｃ）において、前記層間絶縁膜上に形成された前記遮光膜は、少なくとも前記メモリセルを覆う領域に形成されている、不揮発性半導体記憶装置の製造方法。
【請求項２】
前記工程（ｃ）において、前記遮光膜は、前記層間絶縁膜上に形成された遮光膜と連続して前記第１の開口部内にも形成され、
前記工程（ｄ）は、
前記第１の開口部内に形成された遮光膜を選択的に除去する工程（ｄ１）と、
前記工程（ｄ１）の後、前記第１の開口部内に前記導電膜を埋め込む工程（ｄ２）と
を含む、請求項１に記載の不揮発性半導体記憶装置の製造方法。
【請求項３】
前記遮光膜は、前記導電膜と同じ材料からなり、
前記工程（ｃ）において、前記遮光膜は、前記層間絶縁膜上に形成された遮光膜と連続して前記第１の開口部内にも形成され、
前記工程（ｄ）において、前記ビット線コンタクトプラグは、前記第１の開口部及び前記第２の開口部の間であって、前記層間絶縁膜上に形成された前記遮光膜の少なくとも一部を除去することによって、前記遮光膜と電気的に分離されて形成される、請求項１に記載の不揮発性半導体記憶装置の製造方法。
【請求項４】
前記工程（ｄ２）は、
前記第１の開口部内、及び前記層間絶縁膜上に前記遮光膜を介して前記導電膜を形成する工程と、
前記層間絶縁膜上に形成された前記導電膜を、前記遮光膜が露出するまで研磨する工程と
を含む、請求項２に記載の不揮発性半導体記憶装置の製造方法。
【請求項５】
前記第２の開口部内に形成された前記遮光膜が接続する前記ワード線は、データ保持に使用されないダミーワード線である、請求項１に記載の不揮発性半導体記憶装置の製造方法。
【請求項６】
前記工程（ｃ）において、前記遮光膜は、前記第２の開口部内に埋め込まれて形成される、請求項１に記載の不揮発性半導体記憶装置の製造方法。
【請求項７】
前記工程（ｂ）において、前記第２の開口部は、前記ワード線に平行に形成されている、請求項１に記載の不揮発性半導体記憶装置の製造方法。
【請求項８】
半導体基板に形成された拡散層よりなる複数のビット線と、隣接する前記ビット線間に形成されたトラップ性のゲート絶縁膜と、該ゲート絶縁膜上に形成されたワード線とで構成されたメモリセルを備えた不揮発性半導体記憶装置において、
前記メモリセル上に層間絶縁膜が形成され、
前記層間絶縁膜中に前記ビット線に接続するビット線コンタクトプラグが形成され、
前記層間絶縁膜上の少なくとも前記メモリセルを覆う領域に遮光膜が形成され、
前記層間絶縁膜上に形成された遮光膜の一部は、前記ビット線コンタクトプラグの近傍において、該ビット線コンタクトプラグに隣接するワード線または該ワード線近傍の前記半導体基板に接するように、前記層間絶縁膜の表面から該膜中に延出して形成されており、
前記ビット線コンタクトプラグの上面は、前記層間絶縁膜の表面と一致している、不揮発性半導体記憶装置。
【請求項９】
前記層間絶縁膜中に延出して形成された前記遮光膜の一部は、前記ワード線に平行に形成されている、請求項８に記載の不揮発性半導体記憶装置。
【請求項１０】
前記遮光膜の一部が接する前記ワード線は、データ保持に使用されないダミーワード線である、請求項８に記載の不揮発性半導体記憶装置。
【請求項１１】
前記ビット線コンタクトプラグと前記遮光膜とは同一材料からなる、請求項８に記載の不揮発性半導体記憶装置。
【請求項１２】
前記ビット線コンタクトプラグに隣接するワード線同士の間隔は、前記メモリセルにおける他の隣接するワード線同士の間隔よりも広い、請求項８に記載の不揮発性半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トラップ性のゲート絶縁膜を有する不揮発性メモリからなる不揮発性半導体記憶装置、及びその製造方法に関する。
【背景技術】
【０００２】
電気的に書き込み可能な不揮発性メモリとして、拡散層で構成される配線層が、メモリトランジスタのソース・ドレインを兼ねる構造（仮想接地方式）を有したメモリ構造が知られている。
【０００３】
近年、半導体装置の超微細化、高集積化、高性能化、高信頼性化が求められてきており、特に微細な不揮発性メモリでは高信頼性を有することが重要である。
【０００４】
図１１は、トラップ性のゲート絶縁膜を有するメモリセル２００の一般的な構成を示した図である。メモリセル２００は、半導体基板２０１上に形成された拡散層よりなるビット線２０２と、ビット線酸化膜２１０と、トラップ性のゲート絶縁膜２０３と、ワード線２０４とを備えている。
【０００５】
このメモリセル２００の駆動は、次のような方法で行われる。まず、書込は、ゲート絶縁膜２０３に電子を注入することにより行われる。注入された電子は、ゲート絶縁膜２０３にトラップされ、これによりしきい値電圧Ｖｔが上昇する。ここで、注入される電子は、ビット線２０２近傍で発生するホットエレクトロンが用いられる。また、消去は、ゲート絶縁膜２０３に正孔を注入することにより行われる。注入された正孔は、ゲート絶縁膜２０３にトラップされた電子を中和し、これによりＶｔが降下する。ここで、注入される正孔は、ビット線２０２近傍で発生するＢＴＢＴ電流（Band To Band Tunneling current（バンド−バンド間トンネル電流））が用いられる。
【０００６】
ところで、メモリセル２００が形成された後、メモリセル２００を駆動するための配線を形成する製造工程が行われる。この配線の形成は、プラズマエッチング法を用いて行われるが、このプラズマエッチング工程において、ＵＶ光が発生する。そして、このＵＶ光がメモリセル等が形成された半導体基板内に侵入すると、そこで、励起電子を発生させることがある。
【０００７】
近年、このＵＶ光によって発生した励起電子が、ゲート絶縁膜２０３に侵入することによって、メモリセル２００の信頼性を低下させる現象が問題になっている。すなわち、上述したように、メモリセル２００の書込は、ゲート絶縁膜２０３に電子を注入することによって行われるが、もし、ＵＶ光によって発生した励起電子がゲート絶縁膜２０３に注入されると、余分な電子が注入されたことになるので、予め設定されたＶｔが上昇してしまう。また、消去時に、所定の正孔をゲート絶縁膜２０３に注入しても、ゲート絶縁膜２０３にトラップされた電子を完全に中和することができず、その結果、予め設定されたＶｔに降下することができない。
【０００８】
特に、ゲート絶縁膜２０３にトラップされた電子の中和は、ビット線２０２近傍で発生するＢＴＢＴ電流を用いて正孔をゲート絶縁膜２０３に注入することにより行われるため、不要な励起電子が、ゲート絶縁膜２０３の中央付近にトラップされていると、かかる不要電子の中和は困難になる。ちなみに、フローティングゲートの場合には、仮にフローティングゲート中に不要な電子が注入されていても、ＵＶ光を照射することによって、容易に消去が可能である。
【０００９】
上記の理由により、ＵＶ光によって発生した励起電子が、ゲート絶縁膜２０３に侵入すると、メモリセル２００の書込、及び消去によるＶｔの調整が著しく困難になり、その結果、メモリセル２００の信頼性の低下を招く。
【００１０】
この問題に対処するために、メモリセル２００の上方に、配線の製造工程中で発生するＵＶ光の侵入を防ぐための遮光膜を予め形成しておく方法が知られている。
【００１１】
図１２は、メモリセル上に遮光膜が形成された半導体記憶装置の構成を示した断面図で、ビット線コンタクトプラグ２０９の近傍の構成を示す。
【００１２】
図１２に示すように、メモリセル２００上に、層間絶縁膜２０６が形成され、さらに層間絶縁膜２０６上であって、メモリセル２００の上方に位置する領域に遮光膜２０５が形成されている。遮光膜２０５は、層間絶縁膜２０６上に形成される配線（不図示）の製造工程で発生するＵＶ光が、メモリセル２００の近傍に侵入するのを阻止するので、メモリセル２００を構成するゲート絶縁膜２０３に、不要な励起電子が注入されるのを防止することができる。
【００１３】
図１２に示した半導体記憶装置は、図１３（ａ）〜（ｄ）に示した製造方法を用いて形成することができる。
【００１４】
まず、図１３（ａ）に示すように、半導体基板２０１上に、拡散層からなるビット線２０２、ビット線酸化膜２１０、トラップ性のゲート絶縁膜（不図示）、及びワード線２０４を備えたメモリセル２００を、通常の方法により形成する。
【００１５】
次に、図１３（ｂ）に示すように、メモリセル２００上に層間絶縁膜２０６、及び遮光膜２０５を堆積した後、図１３（ｃ）に示すように、フォトマスク２１３を用いて、メモリセル２００の上方に位置する領域以外の遮光膜２０５を除去する。
【００１６】
最後に、図１３（ｄ）に示すように、遮光膜２０５上に、絶縁膜２０７を堆積した後、絶縁膜２０７及び層間絶縁膜２０６に、ビット線２０２まで到達するコンタクトホールを形成し、そこに配線材料を埋め込むことによって、ビット線コンタクトプラグ２０９を形成する。
【００１７】
ところで、遮光膜２０５は、アモルファスシリコン膜やタングステン膜等の導電膜が使用されるので、ビット線コンタクトプラグ２０９同士の短絡を避けるために、遮光膜２０５は、ビット線コンタクトプラグ２０９から離して形成する必要がある。
【００１８】
その結果、ビット線コンタクトプラグ２０９を形成した後、絶縁膜２０７上に配線を形成する工程において、ＵＶ光が、遮光膜２０５とビット線コンタクトプラグ２０９との間にある絶縁膜２０７を通ってメモリセル近傍に侵入し、これが原因で、ビット線コンタクトプラグ２０９近傍のメモリセルのＶｔが上昇してしまうという問題が生じる。
【００１９】
また、ＵＶ光の侵入によるＶｔ上昇の影響を避けるために、ビット線コンタクトプラグからメモリセルまでの距離を大きくとると、その分、半導体記憶装置全体の面積が大きくなってしまう。
【００２０】
そこで、上記のようなＵＶ光の侵入経路を遮断する方法が、特許文献１に記載されている。以下、それについて、図１４を参照しながら説明する。
【００２１】
図１４に示すように、メモリセル２００上に、層間絶縁膜２０６、及び遮光膜２０５
が形成され、ビット線コンタクトプラグ２０９は、遮光膜２０５及び層間絶縁膜２０６を貫通して形成されている。ここで、遮光膜２０５は、シリコンリッチ酸化膜やシリコンリッチ窒化膜等の絶縁膜を使用しているので、遮光膜２０５がビット線コンタクトプラグ２０９と接しても、ビット線コンタクトプラグ同士の短絡は起こらない。
【００２２】
遮光膜２０５をこのように形成することによって、層間絶縁膜２０６上に形成される配線の製造工程で発生するＵＶ光が侵入する経路を、遮光膜２０５及びビット線コンタクトプラグ２０９によって遮断することができるので、メモリセル２００を構成するゲート絶縁膜２０３に、不要な励起電子が注入されるのを防止することができる。
【特許文献１】米国特許第６８３３５８１号明細書
【発明の開示】
【発明が解決しようとする課題】
【００２３】
特許文献１に記載された方法は、ＵＶ光が侵入する経路を遮断することによって、ゲート絶縁膜２０３に不要な励起電子が注入されるのを防止できる点で有効であるが、遮光膜２０５が絶縁性の膜で形成されているので、導電性の遮光膜に比して、遮光性が低く、実際には、ＵＶ光の侵入を十分に阻止することはできない。
【００２４】
本発明は、かかる点に鑑みなされたもので、半導体記憶装置の製造工程で発生するＵＶ光に起因するＶｔ変動を防止し、信頼性の高い不揮発性半導体記憶装置、及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２５】
本発明に係わる不揮発性半導体記憶装置の製造方法は、半導体基板に形成された拡散層よりなる複数のビット線と、隣接する前記ビット線間に形成されたトラップ性のゲート絶縁膜と、該ゲート絶縁膜上に形成されたワード線とで構成されたメモリセルを備えた半導体記憶装置の製造方法であって、メモリセル上に層間絶縁膜を形成する工程（ａ）と、層間絶縁膜に、ビット線に到達する第１の開口部、及び第１の開口部に隣接するワード線または該ワード線近傍の半導体基板に到達する第２の開口部を同時に形成する工程（ｂ）と、第２の開口部内、及び層間絶縁膜上に遮光膜を形成する工程（ｃ）と、第１の開口部内に、導電膜が埋め込まれたビット線コンタクトプラグを形成する工程（ｄ）とを含み、工程（ｃ）において、層間絶縁膜上に形成された遮光膜は、少なくともメモリセルを覆う領域に形成されていることを特徴とする。
【００２６】
上記方法によれば、簡易な方法で、メモリセルの上方、及びビット線コンタクトプラグ近傍の側方に遮光膜を形成することができ、これにより、配線工程で発生するＵＶ光のメモリセルへの侵入を阻止し、信頼性の高い不揮発性半導体記憶装置を実現することができる。
【００２７】
ある好適な実施形態において、上記工程（ｃ）において、遮光膜は、層間絶縁膜上に形成された遮光膜と連続して前記第１の開口部内にも形成され、工程（ｄ）は、第１の開口部内に形成された遮光膜を選択的に除去する工程（ｄ１）と、工程（ｄ１）の後、第１の開口部内に導電膜を埋め込む工程（ｄ２）とを含む。
【００２８】
ある好適な実施形態において、上記遮光膜は、導電膜と同じ材料からなり、工程（ｃ）において、遮光膜は、層間絶縁膜上に形成された遮光膜と連続して第１の開口部内にも形成され、工程（ｄ）において、ビット線コンタクトプラグは、第１の開口部及び第２の開口部の間であって、層間絶縁膜上に形成された遮光膜の少なくとも一部を除去することによって、遮光膜と電気的に分離されて形成される。
【００２９】
ある好適な実施形態において、上記工程（ｄ２）は、第１の開口部内、及び層間絶縁膜上に遮光膜を介して導電膜を形成する工程と、層間絶縁膜上に形成された導電膜を、遮光膜が露出するまで研磨する工程とを含む。
【００３０】
ある好適な実施形態において、上記第２の開口部内に形成された遮光膜が接続するワード線は、データ保持に使用されないダミーワード線である。
【００３１】
ある好適な実施形態において、上記工程（ｃ）において、遮光膜は、第２の開口部内に埋め込まれて形成される。
【００３２】
ある好適な実施形態において、上記工程（ｂ）において、第２の開口部は、ワード線に平行に形成されている。
【００３３】
本発明に係わる不揮発性半導体記憶装置は、半導体基板に形成された拡散層よりなる複数のビット線と、隣接するビット線間に形成されたトラップ性のゲート絶縁膜と、該ゲート絶縁膜上に形成されたワード線とで構成されたメモリセルを備え、メモリセル上に層間絶縁膜が形成され、層間絶縁膜中にビット線に接続するビット線コンタクトプラグが形成され、層間絶縁膜上の少なくともメモリセルを覆う領域に遮光膜が形成され、層間絶縁膜上に形成された遮光膜の一部は、ビット線コンタクトプラグの近傍において、該ビット線コンタクトプラグに隣接するワード線または該ワード線近傍の半導体基板に接するように、層間絶縁膜の表面から該膜中に延出して形成されており、ビット線コンタクトプラグの上面は、層間絶縁膜の表面と一致していることを特徴とする。
【００３４】
ある好適な実施形態において、上記層間絶縁膜中に延出して形成された遮光膜の一部は、ワード線に平行に形成されている。
【００３５】
ある好適な実施形態において、上記遮光膜の一部が接するワード線は、データ保持に使用されないダミーワード線である。
【００３６】
ある好適な実施形態において、上記ビット線コンタクトプラグと遮光膜とは同一材料からなる。
【００３７】
ある好適な実施形態において、上記ビット線コンタクトプラグに隣接するワード線同士の間隔は、メモリセルにおける他の隣接するワード線同士の間隔よりも広い。
【発明の効果】
【００３８】
本発明に係わる不揮発性半導体記憶装置によれば、簡易な方法で、メモリセルの上方、及びビット線コンタクトプラグ近傍の側方に遮光膜を形成することができ、これにより、配線工程で発生するＵＶ光のメモリセルへの侵入を阻止し、信頼性の高い不揮発性半導体記憶装置を実現することができる。
【発明を実施するための最良の形態】
【００３９】
（第１の実施形態）
以下に、本発明の実施の形態について、図面を参照しながら説明する。以下の図面においては、説明の簡略化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
【００４０】
図１〜図５は、本発明の第１の実施形態における不揮発性半導体記憶装置の製造方法を模式的に示した工程断面図である。各図において、（ａ）は、ビット線コンタクトプラグ近傍のメモリセルの平面図を示し、（ｂ）は、（ａ）のＢ−Ｂ’線における断面図、（ｃ）は、（ａ）のＣ−Ｃ’線における断面図、（ｄ）は、（ａ）のＤ−Ｄ’線における断面図をそれぞれ示している。
【００４１】
まず、図１（ａ）〜（ｄ）に示すように、半導体基板１００に、後にビット線コンタクトプラグを形成する領域を電気的に分離する素子分離膜１０１を形成する。次に、ｎ＋拡散層からなるビット線１０３、及びＣＶＤ（Chemical Vapor Deposition）法によりビット線酸化膜１０６を形成する。その後、熱酸化法により下層のシリコン酸化膜、ＣＶＤ法により中層のシリコン窒化膜、及び熱シリコン酸化膜法により上層のシリコン酸化膜を形成し、ＯＮＯ積層膜からなるトラップ性のゲート絶縁膜１０２をそれぞれ形成する。次に、ポリシリコンからなるワード線１０４（ダミーワード線１０５を含む）、及びワード線１０４間に埋め込み絶縁膜１０７（例えば、シリコン窒化膜）を形成する。ここで、ダミーワード線１０５は、データ保持に使用されないワード線をいい、後述するビット線コンタクトプラグを挟んで形成されている。
【００４２】
次に、図２（ａ）〜（ｄ）に示すように、基板１００全面に、ＣＶＤ法により層間絶縁膜（例えばシリコン酸化膜）１０８を形成し、その上に、後述するビット線に接続するビット線コンタクトプラグ、及びダミーワード線１０５に接続する遮光膜をそれぞれ形成する領域を開口したレジストマスク１０９を形成する。
【００４３】
次に、図３（ａ）〜（ｄ）に示すように、レジストマスク１０９をマスクにして、層間絶縁膜１０８をエッチング除去して、層間絶縁膜１０８に、ビット線１０３に到達する第１の開口部（コンタクトホール）１２０、及び第１の開口部１２０に隣接するダミーワード線１０５に到達する第２の開口部１２１を同時に形成する。ここで、第１の開口部１２０及び第２の開口部１２１は、それぞれ、後述するビット線コンタクトプラグ及び遮光膜を埋め込むためのものである。
【００４４】
次に、図４（ａ）〜（ｄ）に示すように、紫外線を透過させない膜厚（例えば、５０ｎｍ以上）を有する遮光膜（例えば、ポリシリコン膜）１１０を、第１の開口部１２０及び第２の開口部１２１に埋め込むように、層間絶縁膜１０８上に形成する。ここで、遮光膜１１０は、開口部１２０、１２１の内部を完全に埋め込む必要はなく、遮光に必要な膜厚であれば、開口部１２０、１２１の内壁を覆うだけでもよい。その後、第１の開口部（ビット線コンタクトプラグ形成領域）１２０に対応する領域を開口したレジストマスク１１１を形成する。
【００４５】
次に、図５（ａ）〜（ｄ）に示すように、レジストマスク１１１をマスクにして、第１の開口部１２０内に埋め込まれた遮光膜１１０を選択的に除去した後、第１の開口部１２０内を埋め込むように、導電膜１１２を層間絶縁膜１０８上に遮光膜１１０を介して形成する。その後、層間絶縁膜１０８上に形成された導電膜１１２を、遮光膜１１０が露出するまでＣＭＰ（Chemical Mechanical Polishing）法で研磨することによって、第１の開口部１２０内に埋め込まれたビット線コンタクトプラグ１１２を形成する。
【００４６】
ここで、遮光膜１１０を研磨のストッパーとすることで、面内の研磨レート差に起因する層間絶縁膜１０８の膜厚バラツキを抑制することができる。また、遮光膜１１０をストッパーとすることで、オーバー研磨が可能となり、ビット線コンタクトプラグ１１２同士をディッシングにより分離させることができる。
【００４７】
上記の方法で形成した不揮発性半導体記憶装置は、メモリセルの上方、及びビット線コンタクトプラグ１１２近傍の側方に遮光膜１１０を形成することによって、配線工程で発生するＵＶ光のメモリセルへの侵入を阻止し、信頼性の高い不揮発性半導体記憶装置を実現することができる。
【００４８】
また、層間絶縁膜１０８に、ビット線コンタクトプラグ１１２を埋め込む第１の開口部１２０と、遮光膜１１０を埋め込む第２の開口部１２１を同時に形成することによって、リソグラフィの合わせズレを考慮することなく、ビット線コンタクトプラグ１１２及び遮光膜１１０を層間絶縁膜１０８内に形成することができるため、簡易な方法で、より微細化された不揮発性半導体記憶装置を製造することができる。
【００４９】
本実施形態において、遮光膜１１０を、ビット線コンタクトプラグ１１２を構成する導電膜と同じ材料で構成してもよい。この場合、図５（ａ）〜（ｄ）に示した工程は不要となるが、別途、第１の開口部１２０及び第２の開口部１２１の間であって、層間絶縁膜１０８上に形成された遮光膜１１０を、例えば切断する等の手段を用いてその少なくとも一部を除去することによって、ビット線コンタクトプラグ１１２と遮光膜１１０とを電気的に分離する必要がある。
【００５０】
また、本実施形態において、遮光膜１１０が埋め込まれた第２の開口部１２１は、ワード線１０４に平行に形成されることが好ましい。これにより、ビット線コンタクトプラグ近傍の側方からメモリセル内に侵入するＵＶ光を効果的に阻止することができる。さらに、第２の開口部１２１を、ワード線コンタクトプラグの近傍において、ビット線１０３に平行に形成することによって、ワード線コンタクトプラグ近傍の側方からメモリセル内に侵入するＵＶ光も阻止することができ、これにより、メモリセルの四方から侵入するＵＶ光を完全に遮光することができる。
【００５１】
また、本実施形態の製造方法を用いて形成された不揮発性半導体記憶装置は、層間絶縁膜１０８上に形成された遮光膜１１０の一部が、ビット線コンタクトプラグ１１２近傍において、ビット線コンタクトプラグ１１２に隣接するダミーワード線１０５に接するように、層間絶縁膜１０８の表面から膜中に延出して形成されており、ビット線コンタクトプラグ１１２の上面が、層間絶縁膜１０８の表面と一致している点、及び、ビット線コンタクトプラグ１１２に隣接するダミーワード線１０５同士の間隔は、メモリセルにおける他の隣接するワード線１０４同士の間隔よりも広い点に、構造上の特徴がある。
【００５２】
（第２の実施形態）
第１の実施形態においては、層間絶縁膜１０８上に形成された遮光膜１１０の一部を、ビット線コンタクトプラグ１１２の近傍において、ダミーワード線１０５に接するように、層間絶縁膜１０８の表面から膜中に延出して形成したが、これを、ダミーワード線１０５近傍の半導体基板１００に接するように形成してもよい。
【００５３】
以下、図６〜図１０を参照しながら、第２の実施形態における不揮発性半導体記憶装置の製造方法について説明する。各図において、（ａ）は、ビット線コンタクトプラグ近傍のメモリセルの平面図を示し、（ｂ）は、（ａ）のＢ−Ｂ’線における断面図、（ｃ）は、（ａ）のＣ−Ｃ’線における断面図、（ｄ）は、（ａ）のＤ−Ｄ’線における断面図をそれぞれ示している。なお、第１の実施形態と同様の工程は、詳細な説明を省略する。
【００５４】
まず、図６（ａ）〜（ｄ）に示すように、半導体基板１００に、ゲート絶縁膜（ＯＮＯ膜）１０１、ビット線１０３、ワード線１０４（不図示）、ダミーワード線１０５、ビット線酸化膜１０６、及び埋め込み絶縁膜１０７を、第１の実施形態と同様の方法で形成する。なお、隣接するダミーワード線１０５同士の間隔は、第１の実施形態よりも広くなっている。
【００５５】
次に、図７（ａ）〜（ｄ）に示すように、基板１００全面に層間絶縁膜１０８を形成し、その上に、第１の実施形態と同様に、所定の領域を開口したレジストマスク１０９を形成する。
【００５６】
次に、図８（ａ）〜（ｄ）に示すように、レジストマスク１０９をマスクにして、層間絶縁膜１０８をエッチング除去して、層間絶縁膜１０８に、ビット線１０３に到達する第１の開口部１２０、及び第１の開口部１２０近傍の半導体基板１００（ビット線１０３）に到達する第２の開口部１２１を同時に形成する。
【００５７】
次に、図９（ａ）〜（ｄ）に示すように、遮光膜１１０を、第１の開口部１２０及び第２の開口部１２１に埋め込むように、層間絶縁膜１０８上に形成する。なお、遮光に必要な膜厚の遮光膜１１０を、開口部１２０、１２１の内壁を覆うように形成してもよい。その後、第１の開口部１２０に対応する領域を開口したレジストマスク１１１を形成する。
【００５８】
次に、図１０（ａ）〜（ｄ）に示すように、レジストマスク１１１をマスクにして、第１の開口部１２０内に埋め込まれた遮光膜１１０を選択的に除去した後、第１の開口部１２０内に、導電材料が埋め込まれたビット線コンタクトプラグ１１２を形成する。なお、第１の開口部１２０内にビット線コンタクトプラグ１１２を埋め込む方法は、第１の実施形態で説明した方法により行うことができる。
【００５９】
本実施形態において、遮光膜１１０を、ビット線コンタクトプラグ１１２を構成する導電膜と同じ材料で構成してもよい。この場合、図１０（ａ）〜（ｄ）に示した工程は不要となるが、別途、第１の開口部１２０及び第２の開口部１２１の間であって、層間絶縁膜１０８上に形成された遮光膜１１０を、例えば切断する等の手段を用いてその少なくとも一部を除去することによって、ビット線コンタクトプラグ１１２と遮光膜１１０とを電気的に分離する必要がある。
【００６０】
本実施形態においては、第２の開口部１２１を、ダミーワード線１０５でなく、ダミーワード線１０５近傍の半導体基板１００に到達するように形成することによって、ダミーワード線との合わせズレを考慮せずに、第２の開口部１２１を形成することができる。また、第２の開口部１２１が、ダミーワード線１０５を踏み外して形成されて、第２の開口部１２１の形状が不安定になる要因も回避することができる。
【００６１】
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。例えば、上記実施形態においては、遮光膜としてポリシリコン膜を例示したが、導電性の膜以外に絶縁性の膜を用いてもよい。また、上記実施形態においては、トラップ性のゲート絶縁膜を備えたメモリセルを対象に説明したが、電子を注入することによってメモリセルの書込を制御するものであれば、他の構造のメモリセルにも本発明の構成を適用することが可能である。
【産業上の利用可能性】
【００６２】
本発明によれば、半導体記憶装置の製造工程で発生するＵＶ光に起因するＶｔ変動を防止し、信頼性の高い不揮発性半導体記憶装置、及びその製造方法を提供することができる。
【図面の簡単な説明】
【００６３】
【図１】（ａ）〜（ｄ）は、本発明の第１の実施形態における不揮発性半導体記憶装置の製造方法を示した工程断面図である。
【図２】（ａ）〜（ｄ）は、本発明の第１の実施形態における不揮発性半導体記憶装置の製造方法を示した工程断面図である。
【図３】（ａ）〜（ｄ）は、本発明の第１の実施形態における不揮発性半導体記憶装置の製造方法を示した工程断面図である。
【図４】（ａ）〜（ｄ）は、本発明の第１の実施形態における不揮発性半導体記憶装置の製造方法を示した工程断面図である。
【図５】（ａ）〜（ｄ）は、本発明の第２の実施形態における不揮発性半導体記憶装置の製造方法を示した工程断面図である。
【図６】（ａ）〜（ｄ）は、本発明の第２の実施形態における不揮発性半導体記憶装置の製造方法を示した工程断面図である。
【図７】（ａ）〜（ｄ）は、本発明の第２の実施形態における不揮発性半導体記憶装置の製造方法を示した工程断面図である。
【図８】（ａ）〜（ｄ）は、本発明の第２の実施形態における不揮発性半導体記憶装置の製造方法を示した工程断面図である。
【図９】（ａ）〜（ｄ）は、本発明の第２の実施形態における不揮発性半導体記憶装置の製造方法を示した工程断面図である。
【図１０】（ａ）〜（ｄ）は、本発明の第２の実施形態における不揮発性半導体記憶装置の製造方法を示した工程断面図である。
【図１１】従来のトラップ性のゲート絶縁膜を有するメモリセルの一般的な構成を示した図である。
【図１２】従来の半導体記憶装置のビット線コンタクトプラグ近傍の構成を示した断面図である。
【図１３】（ａ）〜（ｄ）は、従来の半導体記憶装置の製造方法を示した工程断面図である。
【図１４】従来の他の半導体記憶装置の構成を示した断面図である。
【符号の説明】
【００６４】
１００      半導体基板
１０１      素子分離膜
１０２      ゲート絶縁膜（ＯＮＯ膜）
１０３      ビット線
１０４      ワード線
１０５      ダミーワード線
１０６      ビット線酸化膜
１０７      埋め込み絶縁膜
１０８      層間絶縁膜
１０９、１１１      レジストマスク
１１０      遮光膜
１１２      ビット線コンタクトプラグ
１２０      第１の開口部
１２１      第２の開口部
【図１】
2009070871.tif 000003
【図２】
2009070871.tif 000004
【図３】
2009070871.tif 000005
【図４】
2009070871.tif 000006
【図５】
2009070871.tif 000007
【図６】
2009070871.tif 000008
【図７】
2009070871.tif 000009
【図８】
2009070871.tif 000010
【図９】
2009070871.tif 000011
【図１０】
2009070871.tif 000012
【図１１】
2009070871.tif 000013
【図１２】
2009070871.tif 000014
【図１３】
2009070871.tif 000015
【図１４】
2009070871.tif 000016