(57)【要約】【課題】集積回路に組み込まれた揮発性メモリに記憶されたデータの不正な読出しを防止できる集積回路及び情報処理装置を提供する。【解決手段】外部から受け取った情報に予め設定された情報処理を実行するための処理回路による情報処理の実行時に、一時的な情報記憶領域として用いる揮発性メモリが組み込まれ、情報処理を実行する通常動作を行なう通常モードと、外部からの揮発性メモリへの読出し及び書き込みを実行するテストモードとに切り替え可能に構成され、テストモードを行なう回路に切り替える際に、揮発性メモリに予め定められた特定データを書き込む。【選択図】図３
2009048326.tif 000002
【特許請求の範囲】
【請求項１】
予め設定された情報処理を実行するための処理回路と、
前記処理回路による前記情報処理の実行時に一時的な情報記憶領域として用いられる揮発性メモリと、
外部から受け取った情報に前記処理回路による前記情報処理を実行する通常動作を行なう回路と、外部からの前記揮発性メモリへの読出し及び書き込みを実行する特定動作を行なう回路とに切り替える切り替え手段と、
前記特定動作を行なう回路に切り替える際に、前記揮発性メモリに予め定められた特定データを書き込む書込み手段と、
を備えた集積回路。
【請求項２】
前記切り替え手段は、前記書込み手段による前記特定データの書き込みが完了してから前記特定動作を行なう回路に切り替えることを特徴とする請求項１記載の集積回路。
【請求項３】
前記切り替え手段は、外部から受信した信号に基づいて、前記書込み手段に前記特定データの書き込みを指示すると共に、前記通常動作を行なう回路と前記特定動作を行なう回路との切り替えを実行することを特徴とする請求項１又は請求項２記載の集積回路。
【請求項４】
前記切り替え手段は、前記書き込み手段による書き込み及び回路の切り替えに関する処理の進行状況を示すステータス情報を外部に出力することを特徴とする請求項３記載の集積回路。
【請求項５】
前記切り替え手段は、外部から受信した信号に基づいて、前記ステータス情報を出力することを特徴とする請求項４記載の集積回路。
【請求項６】
請求項１〜５の何れか１項記載の集積回路と、
情報に対して前記集積回路を用いた情報処理を実行するように制御する制御手段と、
を備えた情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路及び情報処理装置に関する。
【背景技術】
【０００２】
近年、特定の機能を果たす電気回路により構成されたＡＳＩＣ等の半導体集積回路にＳＲＡＭ等の揮発性メモリが多く搭載されている。ＳＲＡＭには重要なデータが一時的に蓄積される場合があるが、揮発性メモリは電源の供給が遮断されることによりデータが消えてしまう。
【０００３】
しかし、この揮発性メモリをメモリテストモードに強制的に移行させた場合、不正に読み取られる可能性がある。
【０００４】
従来、ハードディスクやメモリデバイス等の記憶装置内のデータを不正に読み取られることを防止するために、筐体が不正に開けられた場合に、メモリを消去することが提案されている（例えば、特許文献１参照。）。
【０００５】
また、不正アクセス回数が一定回数に達するとＥＥＰＲＯＭ内容を消去することも提案されている（例えば、特許文献２参照。）。
【０００６】
さらに、半導体のテストモードを利用して、メモリの内容が不正に読み取られることを防止するために、不揮発性メモリの出荷前のテスト終了後には、テストモードを無効化することが提案されている（例えば、特許文献３参照。）。
【特許文献１】特開２０００−２５５１２０公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、集積回路に組み込まれた揮発性メモリに記憶されたデータの不正な読出しを防止できる集積回路及び情報処理装置を提供することが目的である。
【課題を解決するための手段】
【０００８】
請求項１の発明は、予め設定された情報処理を実行するための処理回路と、前記処理回路による前記情報処理の実行時に一時的な情報記憶領域として用いられる揮発性メモリと、外部から受け取った情報に前記処理回路による前記情報処理を実行する通常動作を行なう回路と、外部からの前記揮発性メモリへの読出し及び書き込みを実行する特定動作を行なう回路とに切り替える切り替え手段と、前記特定動作を行なう回路に切り替える際に、前記揮発性メモリに予め定められた特定データを書き込む書込み手段と、を備えている。
【０００９】
請求項２の発明は、前記切り替え手段は、前記書込み手段による前記特定データの書き込みが完了してから前記特定動作を行なう回路に切り替えることを特徴としている。
【００１０】
請求項３の発明は、前記切り替え手段は、外部から受信した信号に基づいて、前記書込み手段に前記特定データの書き込みを指示すると共に、前記通常動作を行なう回路と前記特定動作を行なう回路との切り替えを実行することを特徴としている。
【００１１】
請求項４の発明は、前記切り替え手段は、前記書き込み手段による書き込み及び回路の切り替えに関する処理の進行状況を示すステータス情報を外部に出力することを特徴としている。
【００１２】
請求項５の発明は、前記切り替え手段は、外部から受信した信号に基づいて、前記ステータス情報を出力することを特徴としている。
【００１３】
請求項６の発明は、画像情報に予め設定された画像処理を実行するための画像処理回路と、前記画像処理回路による前記画像処理の実行時に一時的な情報記憶領域として用いられる揮発性メモリと、前記画像処理を実行する通常動作を行なう回路と、外部からの前記揮発性メモリへの読出し及び書き込みを実行する特定動作を行なう回路とに切り替える切り替え手段と、前記特定動作を行なう回路に切り替える際に、前記揮発性メモリに予め定められた特定データを書き込む書込み手段と、を有する画像処理用集積回路と、画像情報に対して前記画像処理用集積回路を用いた画像処理を実行するように制御する制御手段と、を備えている。
【発明の効果】
【００１４】
請求項１記載の発明によれば、集積回路に組み込まれた揮発性メモリに記憶されたデータの不正な読出しを防止できる。
【００１５】
請求項２記載の発明によれば、切り替え後に書き込みを実行する場合と比較して、確実に揮発性メモリに記憶されたデータの不正な読出しを防止できる。
【００１６】
請求項３記載の発明によれば、外部からの回路の切り替えが容易に行なえる。
【００１７】
請求項４記載の発明によれば、外部から集積回路の状態が把握できる。
【００１８】
請求項５記載の発明によれば、外部からの要求に応じて集積回路の状態が把握できる。
【００１９】
請求項６記載の発明によれば、集積回路に組み込まれた揮発性メモリに記憶されたデータの不正な読出しを防止できる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照して、本発明に係る実施の形態について説明する。
【００２１】
図１は、本実施の形態に係る複合機１０の構成が概略的に示されている。なお、複合機１０は、原稿に記録された画像を読み取るスキャン機能、外部装置との通信により画像データを取得する通信機能及び画像データを記録媒体に形成する画像形成機能等を備えた複合機とされている。同図には、主として読み取った原稿画像を記録媒体に形成するコピー機能を実行する場合の構成について示した。
【００２２】
同図に示されるように、複合機１０は、外部装置との通信を実行するための通信インタフェース（Ｉ／Ｆ）１１と、原稿画像を読み取るための画像入力装置１２と、入力された原稿画像に対して画像処理を施す画像処理装置１４と、プリンタ１０全体の動作を制御するプリンタコントローラ１６と、画像形成コントローラ１８と、記録媒体に各種画像処理済みの原稿画像を形成する画像形成装置２０と、を含んで構成されている。
【００２３】
画像入力装置１２により取得された画像データは、画像処理装置１４に出力され、適宜画像処理が施される。
【００２４】
画像処理装置１４は、ＣＰＵ（中央演算処理装置）２２、ＲＯＭ（Read Only Memory）２４、ＲＡＭ（Random Access Memory）２６及びＡＳＩＣ（Application Specific Integration Circuit）３０を含んで構成されている。なお、ＡＳＩＣ３０は、複合機１０の特性等に応じた画像処理を施すために設計された集積回路である。ＣＰＵ２２では、ＲＯＭ２４に格納されたプログラムに従いＲＡＭ２６をワークエリアとして用いて、ＡＳＩＣ３０による画像処理を実行する。
【００２５】
画像処理装置１４により画像処理が施された画像データはプリンタコントローラ１６に出力される。
【００２６】
プリンタコントローラ１６は、ＣＰＵ（中央演算処理装置）３２、ＲＯＭ（Read Only Memory）３４、ＲＡＭ（Random Access Memory）３６、ＡＳＩＣ（Application Specific Integration Circuit）３８及びハードディスク４０を含んで構成されている。
【００２７】
また、同図に示されるように、プリンタ１０は、通信Ｉ／Ｆ１１を介して外部装置との通信が可能に構成されており、当該通信Ｉ／Ｆ１１は、プリンタコントローラ１６に接続されている。
【００２８】
なお、ＡＳＩＣ３８は、複合機１０に搭載された通信Ｉ／Ｆ１１、画像入力装置１２、画像処理装置１４、画像形成コントローラ１８及び画像形成装置２０の特性や仕様等に応じて、各部位を制御するために設計された集積回路である。
【００２９】
ＣＰＵ３２では、画像処理装置１４から入力された画像処理済の画像データを一旦ハードディスク４０に記憶して蓄積し、ＲＯＭ３４に格納されたプログラムに従いＲＡＭ３６をワークエリアとして用いて、ＡＳＩＣ３８を用いて画像形成コントローラ１８を制御する。
【００３０】
画像形成コントローラ１８は、ＣＰＵ（中央演算処理装置）４２、ＲＯＭ（Read Only Memory）４４、ＲＡＭ（Random Access Memory）４６及びＡＳＩＣ（Application Specific Integration Circuit）４８を含んで構成されている。なお、ＡＳＩＣ４８は、複合機１０に搭載された画像形成装置２０の特性等に応じた画像形成処理を実行するために設計された集積回路である。ＣＰＵ４２では、ＲＯＭ４４に格納されたプログラムに従いＲＡＭ４６をワークエリアとして用いて、ＡＳＩＣ４８を用いて画像形成装置２０を駆動する。
【００３１】
図２には、本実施の形態に係るＡＳＩＣの構成の一例として、画像処理装置１４に搭載されたＡＳＩＣ３０の機能ブロック図が示されている。同図に示されるように、ＡＳＩＣ３０は、ＣＰＵインタフェース回路５０と、画像入力回路５２と、画像処理回路５４Ａ，５４Ｂと、画像出力回路５６と、モード切替部５８と、ＳＲＡＭ（Static RAM）６０Ａ，６０Ｂと、出力制御部６２と、画像入力端子６４と、画像出力端子６６と、を含んで構成されている。
【００３２】
ＣＰＵインタフェース回路５０は、画像処理装置１４のＣＰＵ２２から入力される制御信号を保持し、画像入力回路５２、画像処理回路５４Ａ，５４Ｂ、画像出力回路５６、モード切替部５８にそれぞれ制御信号に応じたパラメータ等を設定する。
【００３３】
また、画像入力回路５２には、ＡＳＩＣ３０の画像入力端子６４を介して画像入力装置１２から画像データが入力される。画像入力回路５２では、入力された画像データをＣＰＵインタフェース回路５０により設定されたパラメータに基づいて画像処理回路５４Ａに出力する。
【００３４】
画像処理回路５４Ａは、画像入力回路５２から入力された画像データに、ＣＰＵインタフェース回路５０により設定されたパラメータに基づいて所定の画像処理を施し、画像処理回路５４Ｂに出力する。また、画像処理回路５０Ａは、ＳＲＡＭ６０Ａにアクセス可能に構成されており、画像処理回路５４Ａは、画像処理を施す際の一時的なデータ保存場所としてＳＲＡＭ６０Ａを用いる。
【００３５】
画像処理回路５４Ｂは、画像処理回路５４Ａから入力された画像処理済みの画像データに、ＣＰＵインタフェース回路５０により設定されたパラメータに基づいてさらに所定の画像処理を施し、画像出力回路５６に出力する。また、画像処理回路５０Ｂは、ＳＲＡＭ６０Ｂにアクセス可能に構成されており、画像処理回路５４Ｂは、画像処理を施す際の一時的なデータ保存場所としてＳＲＡＭ６０Ｂを用いる。
【００３６】
画像出力回路５６は、画像処理回路５４Ａ及び５４Ｂによる画像処理済みの画像データを、ＣＰＵインタフェース回路５０により設定されたパラメータに基づいて出力制御部６２を介してＡＳＩＣ３０の画像出力端子６６から出力する。
【００３７】
ここで、ＡＳＩＣ３０は、ＡＳＩＣ３０内の動作モードをＳＲＡＭ６０Ａ，６０Ｂのメモリの状態をテストするテストモードに切り替えるためのテストモード切替端子６８を備えている。また、テストモード切替信号は、ＣＰＵ２２からＣＰＵインタフェース回路５０を介して入力することも可能である。
【００３８】
また、ＡＳＩＣ３０は、入力された画像データに対して画像処理を施して出力する通常モードとテストモードとに回路構成を切り替えるモード切替部５８を含んで構成されている。モード切替部５８は、テストモード切替端子６８からの信号変化又はＣＰＵインタフェース回路５０に保持される信号の状態に基づいて、モード切替処理を実行する。
【００３９】
モード切替部５８では、モード切替処理を実行する際に、ＳＲＡＭ６０Ａ，６０Ｂに、予め設定された特定データの書き込みを行う。また、モード切替部５８では、特定データの書き込み終了後、出力制御部６２に対してモード切替信号を出力する。
【００４０】
出力制御部６２では、モード切替信号が入力されると、画像出力端子６６から出力するデータを、画像出力回路５６から出力される画像データからＳＲＡＭ６０Ａ，６０Ｂの読出しデータに切り替える。
【００４１】
同図に一点鎖線で示す矢印は、モード切替部５８によりテストモードに切り替えられた場合のデータの流れが示されている。同図に示されるように、テストモードでは、画像入力端子６４から入力されるデータはモード切替部５８に入力される。モード切替部５８では、画像入力端子６４を介して入力されるデータに基づいて、ＳＲＡＭ６０Ａ，６０Ｂへのアクセスを行う。また、テストモードにおいては、ＳＲＡＭ６０Ａ，６０Ｂから読み出されたデータは、出力制御部６２に出力される。
【００４２】
なお、上記画像処理回路５４Ａ、５４Ｂにより施される画像処理の内容としては、色空間変換処理、階調変換処理、拡大縮小処理、圧縮伸長処理、暗号化処理、中間調処理等の種々の画像処理が挙げられ、何れの画像処理をどの順番で実行するかは、複合機１０の仕様等によって異なる。
【００４３】
また、ここでは、一例として、ＡＳＩＣ３０の構成について説明したが、テストモード切替端子６８、モード切替部５８及び出力制御部６２の構成は、ＡＳＩＣ３８、ＡＳＩＣ４８についても備えられている。
【００４４】
以下に、本実施の形態の作用を説明する。
【００４５】
複合機１０では、コピー機能の実行時には、画像入力装置１２を介して原稿に形成された画像を読み取り、画像処理装置１４により所定の各種画像処理を施して、プリンタコントローラ１６により画像形成コントローラ１８を介して画像出力装置２０により記録媒体に原稿画像を形成して出力する。
【００４６】
ここで、テストモード切替端子６８の信号の値が変化したとき、又はＣＰＵインタフェース５０に保持された信号の状態が所定の状態となったとき、ＡＳＩＣ３０では、動作モードがテストモード又は通常モードに切り替えられる。
【００４７】
図３は、ＡＳＩＣ３０のモードを切り替える際に、モード切替部５８により実行されるモード切替処理の流れを示すフローチャートであり、以下、同図を参照して、本実施の形態に係る受信データ監視処理について説明する。
【００４８】
まず、ステップ１００では、テストモード切替端子６８の信号の値又はＣＰＵインタフェース５０に保持された信号の状態に基づいて、テストモードへの切替か否かを判定する。
【００４９】
ステップ１００で肯定判定となった場合はテストモードに移行すると判断し、ステップ１０２に移行して、ＳＲＡＭ６０Ａ，６０Ｂに特定データを書き込み、その後にステップ１０４に移行する。
【００５０】
特定データは、ＳＲＡＭ６０Ａ，６０Ｂの全記憶領域に同一のデータを書き込むものでもよいし、乱数生成装置により生成された乱数に応じたランダムなデータでもよい。さらに、予め設定しておいてもよい。
【００５１】
ステップ１０４では、回路構成を変更してテストモードへの切り替えを行い、その後にステップ１０６に移行して、出力制御部６２にテストモード切替信号を出力し、その後本モード切替処理を終了する。
【００５２】
このようにして、ＡＳＩＣ３０がテストモードに切り替えられると、画像入力端子６４を介してＳＲＡＭ６０Ａ，６０Ｂの何れかのアドレスが指定されたデータの書き込み信号又は読み出し信号が順次入力される。これの書き込み信号又は読み出し信号に応じて、切り替え手段５８では、ＳＲＡＭ６０Ａ，６０Ｂに対する書き込み処理又は読み出し処理を実行する。切り替え手段５８によりＳＲＡＭ６０Ａ，６０Ｂから読み出されたデータは、出力制御手段６２を介して画像出力端子６６から出力され、ＳＲＡＭ６０Ａ，６０Ｂが正常に機能しているか否かがテストされる。
【００５３】
一方、ステップ１００で否定判定となった場合は、ステップ１０８に移行して、回路構成の通常モードへの切り替えを行い、その後に出力制御部通常モード切替信号を出力し、その後に本モード切替処理を終了する。
【００５４】
なお、上記実施の形態では、テストモードにおいてＳＲＡＭの状態をテストする形態について説明したが、本発明はこれに限定されるものではなく、揮発性のメモリであれば、ＤＲＡＭ（Dynamic RAM）の状態をテストする形態に適用することもできる。
【００５５】
また、上記実施の形態において、モード切替手段５８における動作状態を示すステータス情報を画像出力端子６６から出力するように構成してもよい。この場合、画像入力端子６４を介してステータス情報の出力を指示するようにすることもできる。
【００５６】
なお、上記実施の形態では、複合機１０に搭載される画像処理ＡＳＩＣ３０を例に説明したが、本発明は画像処理ＡＳＩＣに限定されるものではない。
【００５７】
また、上記実施の形態で説明した処理の流れ（図３参照）は、本発明の主旨を逸脱しない範囲で適宜変更可能であることは言うまでもない。
【図面の簡単な説明】
【００５８】
【図１】実施の形態に係る複合機の概略を示す構成図である。
【図２】実施の形態に係る画像処理装置に搭載されるＡＳＩＣの一例を示す構成図である。
【図３】実施の形態に係るモード切替処理の流れを示すフローチャートである。
【符号の説明】
【００５９】
１０  複合機
１１  通信Ｉ／Ｆ
１２  画像入力装置
１４  画像処理装置
１６  プリンタコントローラ
１８  画像形成コントローラ
２０  画像形成装置
２２  ＣＰＵ
２４  ＲＯＭ
２６  ＲＡＭ
３０  ＡＳＩＣ
５０  ＣＰＵインタフェース
５２  画像入力回路
５４Ａ，５４Ｂ  画像処理回路（処理回路）
５６  画像出力回路
５８  モード切替部（切り替え手段、書込み手段）
６０Ａ，６０Ｂ  ＳＲＡＭ（揮発性メモリ）
６２  出力制御部
６４  画像入力端子
６６  画像出力端子
６８  テストモード切替端子
【図１】
2009048326.tif 000003
【図２】
2009048326.tif 000004
【図３】
2009048326.tif 000005