(57)【要約】 【課題】ホールパターンの疎密に依存することなく解像限界以下のホールパターンを形成する方法を提供することを目的とする。【解決手段】半導体基板１０１上に形成した加工対象層１０２に微細なホールパターン５５を形成するホールパターンの形成方法であって、前記加工対象層１０２上に、カーボン膜層１０３、中間マスク層１０４、フォトレジスト層１０５を順次積層して３層構造体を形成する３層構造体形成工程と、前記中間マスク層１０４にホールパターン５０をパターニングする中間マスク層パターニング工程と、サイドウォール用酸化膜形成工程と、前記サイドウォール用酸化膜１０６からなるサイドウォール部１１６を形成するサイドウォール部形成工程と、前記加工対象層１０２に前記微細なホールパターン５５をパターニングする加工対象層パターニング工程とを有することを特徴とするホールパターンの形成方法を用いることにより、上記課題を解決できる。【選択図】図３
2009094279.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成した加工対象層に微細なホールパターンを形成するホールパターンの形成方法であって、
前記加工対象層上に、カーボン膜層、中間マスク層、フォトレジスト層を順次積層して３層構造体を形成する３層構造体形成工程と、
前記フォトレジスト層にホールパターンをパターニングした後、パターニングされた前記フォトレジスト層をマスクとして、前記中間マスク層に前記ホールパターンをパターニングする中間マスク層パターニング工程と、
前記フォトレジスト層、前記中間マスク層および前記カーボン膜層の露出部分にサイドウォール用酸化膜を形成するサイドウォール用酸化膜形成工程と、
前記サイドウォール用酸化膜をエッチバックして、前記ホールパターンの内壁面に前記サイドウォール用酸化膜からなるサイドウォール部を形成するサイドウォール部形成工程と、
前記サイドウォール部と前記中間マスク層とをマスクとして、前記カーボン膜層に微細なホールパターンをパターニングした後、パターニングされた前記カーボン膜層をマスクとして、前記加工対象層に前記微細なホールパターンをパターニングする加工対象層パターニング工程とを有することを特徴とするホールパターンの形成方法。
【請求項２】
前記サイドウォール用酸化膜形成工程が、前記フォトレジスト層の軟化温度以下の雰囲気で前記サイドウォール用酸化膜を形成する工程であることを特徴とする請求項１に記載のホールパターンの形成方法。
【請求項３】
前記サイドウォール用酸化膜形成工程が、ＡＬＤ法を用いて、前記サイドウォール用酸化膜を形成する工程であることを特徴とする請求項１または請求項２のいずれか１項に記載のホールパターンの形成方法。
【請求項４】
前記カーボン膜層が非晶質カーボンからなることを特徴とする請求項１〜３のいずれか１項に記載のホールパターンの形成方法。
【請求項５】
前記サイドウォール用酸化膜が、シリカ架橋体を含む酸化膜であることを特徴とする請求項１〜４のいずれか１項に記載のホールパターンの形成方法。
【請求項６】
請求項１〜５のいずれか１項に記載のホールパターンの形成方法を用いて半導体装置を製造することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本特許は、ホールパターンの形成方法に関するものであり、特に、半導体装置の微細配線パターンに用いられるホールパターンの形成方法に関するものである。
【背景技術】
【０００２】
半導体装置の微細加工技術の主流は、現在、フォトリソグラフィー技術である。このフォトリソグラフィー技術によって、微細なホールパターンが形成され、半導体装置が製造されている。
ホールパターンとは、半導体基板上に設けられた層間絶縁膜などに形成された凹部または溝部からなるパターンであって、平面視したときにはライン状あるいはＬ字状など様々な形状で形成されるものである。このようなホールパターンは、たとえば、半導体装置の微細配線パターンなどに利用することができる。
【０００３】
近年、半導体装置の高密度化・高集積化に伴い、フォトリソグラフィー技術の解像限界以下の寸法からなるホールパターンを形成して、これを微細配線パターンに用いる必要性が高まっている。その要求に対応するために、フォトリソグラフィー技術に何らかの技術を付加することによって、フォトリソグラフィー技術の解像限界以下の寸法からなるホールパターンを形成する方法がいくつか提案されている。
【０００４】
たとえば、シリコンのサイドウォールを有するシリコン膜ハードマスク技術、ＲＥＬＡＣＳ（Ｒｅｓｏｌｕｔｉｏｎ  Ｅｎｈａｎｃｅｍｅｎｔ  Ｌｉｔｈｏｇｒａｐｈｙ  Ａｓｓｉｓｔｅｄ  ｂｙ  Ｃｈｅｍｉｃａｌ  Ｓｈｒｉｎｋ）技術、レジストのサーマルフロー技術などがある。
【０００５】
（シリコンのサイドウォールを有するシリコン膜ハードマスク技術）
図４（ａ）〜図５（ｅ）を参照して、この技術について説明する。
先ず、図４（ａ）に示すように、半導体基板２０１の上面２０１ａに、被加工対象物として、たとえば、層間絶縁膜２０２を形成し、その上面２０２ａに第１のシリコン膜２０３をＬＰ−ＣＶＤ法などで形成する。
次に、図４（ｂ）に示すように、第１のシリコン膜２０３の上面２０３ａにフォトレジスト層２０４を形成する。さらに、図４（ｃ）に示すように、公知のリソグラフィー技術を使って、フォトレジスト層２０４をパターニングする。
次に、図４（ｄ）に示すように、フォトレジスト層２０４をマスクにして、第１のシリコン膜２０３をドライエッチングして、フォトレジスト層２０４のパターンを第１のシリコン膜２０３に転写する。その後、フォトレジスト層２０４をアッシングして除去し、図５（ａ）に示すように、第１のシリコン膜２０３に幅Ｗのホールパターン２５０を形成する。
【０００６】
次に、図５（ｂ）に示すように、第２のシリコン膜２０５をＬＰ−ＣＶＤ法を用いて所望の膜厚に形成する。
さらに、図５（ｃ）に示すように、公知のドライエッチング技術を用いて、第２のシリコン膜２０５をエッチバックして、第２のシリコン膜２０５を第１のシリコン膜２０３の側壁面２０３ｃにサイドウォール状に残す。
【０００７】
次に、図５（ｄ）に示すように、第１のシリコン膜２０３と第２のシリコン膜２０５をハードマスクとして層間絶縁膜２０２にドライエッチングを施し、幅ｗ（ｗ＜Ｗ）のホールパターン２５５を形成する。
次に、図５（ｅ）に示すように、ハードマスクに使用した第１のシリコン膜２０３および第２のシリコン膜２０５をエッチング除去する。このようにして、層間絶縁膜２０２に、幅ｗ（ｗ＜Ｗ）のホールパターン２５５が形成される。
【０００８】
以上の技術を用いれば、第２のシリコン膜２０５の膜厚を適切に設定することで、既存のリソグラフィー技術だけでは形成できない寸法でホールパターンの幅を制御することが可能になる。
【０００９】
しかし、第１のシリコン膜２０３および第２のシリコン膜２０５をハードマスクに用いるこの技術には課題がある。すなわち、第１のシリコン膜２０３および第２のシリコン膜２０５をマスクにして酸化膜をエッチングする場合にエッチングの選択比が採れず、第１のシリコン膜２０３自体を厚く設定する必要がある。そのため、第１のシリコン膜２０３をパターニングする為のマスクに用いるフォトレジスト層２０４の膜厚も厚くせざるを得ない。しかし、膜厚の厚いフォトレジスト層２０４は解像しにくく、微細化しにくい問題がある。
【００１０】
また、膜厚の厚いシリコン膜２０３、２０５をエッチングするのに時間が掛かり、実用的なスループットを出すことが困難である。さらにまた、フォトレジスト層２０４とは異なり、膜厚の厚いシリコン膜２０３、２０５は容易に除去できないので、ドライエッチングによってシリコン膜２０３、２０５をエッチング除去する必要があり、その際エッチングしたくない半導体基板２０１の一部をエッチングしてしまうおそれもある。
【００１１】
（ＲＥＬＡＣＳ技術）
次に、ＲＥＬＡＣＳ技術について説明する。ＲＥＬＡＣＳ技術は、化学増感レジストに含まれる酸によってフォトレジスト層の上面にだけポリマーの架橋反応を起こさせ、結果としてフォトレジスト層のホールパターンの寸法を制御し、ホールパターンの幅の縮小を図るものである。たとえば、非特許文献１にこの技術について開示されている。
【００１２】
また、この技術に用いるハードマスクとしては、アッシングで容易に除去可能なＰＥ−ＣＶＤ法で成膜したカーボン膜層が用いられるようになっている。たとえば、カーボン膜層として、アプライドマテリアルズ社のＡＰＦ（Ａｄｖａｎｃｅｄ  Ｐａｔｔｅｒｎｉｎｇ  Ｆｉｌｍ）やノベラス社のＡＨＭ（Ａｓｈ  ａｂｌｅ  Ｈａｒｄ  Ｍａｓｋ）、ＡＳＭ社のＮＣＰ（Ｎａｎｏ  Ｃａｒｂｏｎ  Ｐｏｌｙｍｅｒ）等が用いられている。
【００１３】
以下に、カーボン膜層をハードマスクとして、ＲＥＬＡＣＳ技術を用いた寸法制御技術について、図６（ａ）〜図７（ｂ）を用いて説明する。
先ず、半導体基板３０１の上面３０１ａ上に、層間絶縁膜３０２を形成し、その上面３０２ａ上にカーボン膜層３０３をＰＥ−ＣＶＤ法などで形成する。さらに、カーボン膜層３０３の上面３０３ａ上に酸化膜からなる中間マスク層３０４を形成する。その後、フォトレジスト層３０５を塗布した後、公知のリソグラフィー技術を用いて、図６（ａ）に示すように、フォトレジスト層３０５に幅Ｗのホールパターン３５０を形成する。
【００１４】
次に、図６（ｂ）に示すように、ＲＥＬＡＣＳ技術を用いてフォトレジスト層３０５の上面３０５ａおよび側壁面３０５ｃ上にＲＥＬＡＣＳポリマー３０６を形成する。
【００１５】
次に、図６（ｃ）に示すように、ＲＥＬＡＣＳポリマー３０６とフォトレジスト層３０５をマスクにして、中間マスク層３０４をドライエッチングして、幅ｗ（ｗ＜Ｗ）のホールパターン３５５を形成する。
次に、図６（ｄ）に示すように、パターニングされた中間マスク層３０４をマスクにして、カーボン膜層３０３をドライエッチングする。このとき、フォトレジスト層３０５がカーボン膜層３０３より薄く設定されていれば、自動的にフォトレジスト層３０５とＲＥＬＡＣＳポリマー３０６が除去される。
【００１６】
次に、図７（ａ）に示すように、パターニングされたカーボン膜層３０３をマスクにして、層間絶縁膜３０２をドライエッチングする。このとき、自動的に中間マスク層３０４はエッチング除去される。
最後に、図７（ｂ）に示すように、カーボン膜層３０３を酸素プラズマでアッシング処理して除去する。このようにして、層間絶縁膜３０２に、幅ｗ（ｗ＜Ｗ）のホールパターン３５５が形成される。
【００１７】
この方法は、先に記載のシリコン膜をハードマスクとして用いる技術に比べて、いくつかの利点がある。たとえば、フォトレジスト層３０５は中間マスク層３０４をパターニングするのに耐えればよいので、フォトレジスト層３０５の膜厚を比較的薄くすることができ、微細化しやすいという利点がある。また、寸法を制御するために用いているＲＥＬＡＣＳポリマー３０６はフォトレジスト層３０５と同時に除去可能であり、一見工程が複雑そうに見える割に、各層が自動的に除去されていくなど、工程が少なく抑えられている。
【００１８】
しかし、このＲＥＬＡＣＳプロセスでは、微細なパターンでは充分なレジスト中の酸が得られず、形成されるＲＥＬＡＣＳポリマー３０６の膜厚にホールパターン依存性が生じる。また、雰囲気中の微小なアンモニアにより、パターニング後のフォトレジスト層３０５中の酸反応性が低下して、精度の高い膜厚制御が困難になるという課題も抱えている。
【００１９】
（フォトレジスト層のサーマルフロー技術）
次に、フォトレジスト層のサーマルフロー技術について説明する。この技術は、たとえば、非特許文献２にこの技術について開示されているが、パターニングしたフォトレジスト層の熱流動を積極的に利用したプロセスである。
まず、図８（ａ）に示すように、フォトレジスト層４０５にホールパターン４５０を形成する。その後、熱処理を行って、図８（ｂ）に示す矢印の方向にフォトレジスト層４０５を熱流動させ、幅Ｗのホールパターン４５０を幅ｗ（ｗ＜Ｗ）のホールパターン４５５とする。あとは、先に記載した方法と同様にして、最終的に、層間絶縁膜４０２に幅ｗのホールパターン４５５を形成する。
この方法は、熱流動がホールパターン４５０の大きさや形状に依存する傾向があるので、ホールパターン４５０の密度や形状によって寸法に差が生じるおそれが生じる。
【００２０】
他の従来の技術として、特許文献１には、アスペクト比の高い微細コンタクトホールを容易に制御性よく形成できる半導体装置の製造方法について開示されている。
これは、被加工対象物である絶縁膜に開口を形成する半導体装置の製造方法であって、基板上に絶縁膜を形成する工程と、絶縁膜上に第１のエッチングマスク（フォトレジスト層）からなるホールパターンを形成し、これをマスクにして絶縁膜を途中までエッチング開口して第１のホールを形成し、第１のエッチングマスクを除去した後に、その上に第２のエッチングマスク（カーボン膜層をＣＶＤ法で形成）を加工対象物の絶縁膜の上部と途中まで開口した第１ホールの側壁にサイドウォール状に形成して、さらに第２のエッチングマスクをマスクにして下方に残存している絶縁膜のエッチングを行ない第２のホールを形成する方法である。
しかし、この方法では、小さな孔（第２のホール）を開口する為には、それに先立って大きな孔（第１のホール）を形成しなければならず、孔径に段差が形成されてしまい、用途が限定されるという問題がある。
【００２１】
また、ここでは、被加工対象物である絶縁膜とは別に、窒化膜などの絶縁膜を被加工対象の膜の上に形成し、これに第１のホールを形成し、第２のホールを形成した後に窒化膜を熱した燐酸などで選択的に除去する方法も開示されているが、この方法も、ホールの下にメタル配線等がある場合は使用できず、用途が限定されるという問題がある。
【００２２】
さらにまた、ここでは、第１のホールの側壁に形成する第２のエッチングマスクは、カーボン膜層が想定されている。半導体プロセスにおいて、カーボン膜層の形成技術としてはＰＥ−ＣＶＤ法とＬＰ−ＣＶＤ法があるが、ＰＥ−ＣＶＤ法では低温で成膜可能（４００℃前後）なものの、段差被覆性が悪く、６０ｎｍ以下のホールパターンを形成するために必要とされるような厳密な寸法制御には不適切である。また、ＬＰ−ＣＶＤ法ではエチレンガスなどを用いればカバレッジの良いカーボン膜層が形成できるが、８００℃程度の高温を必要とし、やはり用途が限定されるという問題がある。
【００２３】
特許文献２には、半導体集積回路の微細なコンタクトホールの形成方法であって、被加工対象物となる絶縁膜の上にカーボン薄膜を形成し、その上にフォトレジスト層薄膜を形成し、フォトリソのパターニングを行い、前記フォトレジスト層薄膜をマスクにカーボン薄膜を順テーパー状にエッチングし、そのパターニングされたカーボン膜層とフォトレジスト層薄膜をマスクに被加工対象物となる絶縁膜をエッチングする方法が開示されている。すなわち、カーボン膜層を同じくカーボン系の膜であるフォトレジスト層によって、順テーパー状にパターニングすることで孔径を狭め、小さな孔を開口する。
しかし、この方法は、カーボン系の膜を同じくカーボン系の膜でエッチングするが故にカーボン膜層のエッチング時に選択比が採れず、カーボン膜層と同等以上のフォトレジスト層の膜厚が必要となる。
【００２４】
また、カーボン膜層の膜厚は、被加工対象物である絶縁膜の膜厚とエッチング条件に依存するので、被加工対象物である絶縁膜の膜厚が異なれば、カーボン膜層の膜厚のみならずフォトレジスト層の膜厚も変更する必要が生じる。しかし、現在の微細加工では、フォトレジスト層の膜厚は光の反射による定在波効果などの影響を避けるために、光学的に最適化されており、任意の膜厚設定は困難である。
さらにまた、カーボン膜層の膜厚が変われば、カーボン膜層を順テーパー状に加工する条件も変更しなければならない。
このように、相互に依存するパラメータが複雑に絡みあっており、膜厚を変更するだけでも、その最適化が非常に困難であるという問題がある。
【００２５】
特許文献３には、半導体基板上に被加工対象物である第１の絶縁膜と、第２の絶縁膜を形成し、第２の絶縁膜上にマスクとなるフォトレジスト層パターンを形成し、これをマスクにエッチングして第２の絶縁膜にホールを形成した後、エッチング装置の反応室内で前記レジストの成分を含むサイドウォールをホールの側壁に形成してホール径を狭め、続いて、前記フォトレジスト層とサイドウォールをマスクにエッチングを行い、第１の絶縁膜にホールを形成する方法が開示されている。
【００２６】
この技術は特許文献１に開示された技術に類似しているが、小さな孔径を得る為のフォトレジスト層の成分からなるサイドウォール（カーボン系膜）の形成が、エッチング装置の反応室内で行われる点が異なる。
エッチングによる第２の絶縁膜の加工に続く、カーボン膜層の形成は、エッチングチャンバの履歴に依存する為、第２の絶縁膜のエッチング条件によってカーボン系膜の形成に影響を与える。また、ホールパターンの粗密などによってもサイドウォールの厚さが変化しやすいという問題もある。
従って、第２の絶縁膜のエッチング条件と、カーボン系膜の形成を独立に制御することが困難であり、やはり６０ｎｍ以降のデバイス製造に必要な厳密な寸法制御性に欠けるという問題がある。
【特許文献１】特開２００７−０２７１８０号公報
【特許文献２】特開平０９−０４５６３３号公報
【特許文献３】特開平１１−２６１０２５号公報
【非特許文献１】マモル  テライ、トシユキ  トヨシマ、タケオ  イシバシ、シンジ  タルタニ、キヨヒサ  タカハシ、ユウスケ  タカノ、ハツユキ  タナカ（Ｍａｍｏｒｕ  Ｔｅｒａｉ，  Ｔｏｓｈｉｙｕｋｉ  Ｔｏｙｏｓｈｉｍａ，  Ｔａｋｅｏ  Ｉｓｈｉｂａｓｈｉ，  Ｓｈｉｎｊｉ  Ｔａｒｕｔａｎｉ，  Ｋｉｙｏｈｉｓａ  Ｔａｋａｈａｓｈｉ，  Ｙｕｓｕｋｅ  Ｔａｋａｎｏ，  Ｈａｔｓｕｙｕｋｉ  Ｔａｎａｋａ），  アドバンスド  ＲＬＡＣＳ  テクノロジー  フォー  ＡｒＦ  レジスト（Ａｄｖａｎｃｅｄ  ＲＬＡＣＳ  Ｔｅｃｈｎｏｌｏｇｙ  ｆｏｒ  ＡｒＦ  Ｒｅｓｉｓｔ），ジャーナル  オブ  フォトポリマー  サイエンス  アンド  テクノロジー）Ｊｏｕｒｎａｌ  ｏｆ  Ｐｈｏｔｏｐｏｌｙｍｅｒ  Ｓｃｉｅｎｃｅ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ，Ｖｏｌｕｍｅ１６，Ｎｕｍｂｅｒ４，（２００３），ｐ．５０７−ｐ．５１０
【非特許文献２】古川  貴光、森山  徳生、澤井  和夫、▲おの▼田  博、サブ１００ｎｍコンタクトホールの形成、沖テクニカルレビュー，２００２年４月，第１９０号，Ｖｏｌ．６９，Ｎｏ．２，ｐ．５８−ｐ．６１
【非特許文献３】デニス  ハウスマンその他（Ｄｅｎｎｉｓ  Ｈａｕｓｍａｎｎ  ｅｔ  ａｌ．），１１  Ｏｃｔｏｂｅｒ  ２００２，Ｖｏｌ．２９８，サイエンス（ＳＣＩＥＮＣＥ），ｐ．４０２−ｐ．４０６
【発明の開示】
【発明が解決しようとする課題】
【００２７】
本発明は、以上の問題を鑑みてなされたものであり、ホールパターンの疎密に依存することなく解像限界以下のホールパターンを形成する方法を提供することを目的とする。さらに、そのホールパターン形成方法を用いた半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２８】
本発明のホールパターンの形成方法は、半導体基板上に形成した加工対象層に微細なホールパターンを形成するホールパターンの形成方法であって、前記加工対象層上に、カーボン膜層、中間マスク層、フォトレジスト層を順次積層して３層構造体を形成する３層構造体形成工程と、前記フォトレジスト層にホールパターンをパターニングした後、パターニングされた前記フォトレジスト層をマスクとして、前記中間マスク層に前記ホールパターンをパターニングする中間マスク層パターニング工程と、前記フォトレジスト層、前記中間マスク層および前記カーボン膜層の露出部分にサイドウォール用酸化膜を形成するサイドウォール用酸化膜形成工程と、前記サイドウォール用酸化膜をエッチバックして、前記ホールパターンの内壁面に前記サイドウォール用酸化膜からなるサイドウォール部を形成するサイドウォール部形成工程と、前記サイドウォール部と前記中間マスク層とをマスクとして、前記カーボン膜層に微細なホールパターンをパターニングした後、パターニングされた前記カーボン膜層をマスクとして、前記加工対象層に前記微細なホールパターンをパターニングする加工対象層パターニング工程とを有することを特徴とする。
【００２９】
本発明のホールパターンの形成方法は、前記サイドウォール用酸化膜形成工程が、前記フォトレジスト層の軟化温度以下の雰囲気で前記サイドウォール用酸化膜を形成する工程であることを特徴とする。
【００３０】
本発明のホールパターンの形成方法は、前記サイドウォール用酸化膜形成工程が、ＡＬＤ法を用いて、前記サイドウォール用酸化膜を形成する工程であることを特徴とする。
【００３１】
本発明のホールパターンの形成方法は、前記カーボン膜層が非晶質カーボンからなることを特徴とする。
【００３２】
本発明のホールパターンの形成方法は、前記サイドウォール用酸化膜がシリカ架橋体を含む酸化膜であることを特徴とする。
【００３３】
本発明の半導体装置の製造方法は、先に記載のホールパターンの形成方法を用いて半導体装置を製造することを特徴とする。
【発明の効果】
【００３４】
本発明によれば、ホールパターンの疎密に依存することなく解像限界以下のホールパターンを形成する方法を提供することができる。さらに、そのホールパターン形成方法を用いた半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００３５】
以下、本発明を実施するための形態について説明する。
（実施形態１） 
図１（ａ）〜図３（ｄ）は、本発明の実施形態であるホールパターンの形成方法の一例を説明する工程断面図である。
本発明の実施形態であるホールパターンの形成方法は、加工対象層形成工程と、３層構造体形成工程と、中間マスク層パターニング工程と、サイドウォール用酸化膜形成工程と、サイドウォール部形成工程と、加工対象層パターニング工程と、最終処理工程とからなる。
【００３６】
（加工対象層形成工程）
先ず、図１（ａ）および図１（ｂ）に示すように、半導体基板１０１の上面１０１ａ上に、加工対象層１０２を形成する。
【００３７】
半導体基板１０１は、トランジスタなどの機能素子の他、コンタクトプラグや配線などが既に形成されている半導体基板である。
加工対象層１０２は、ホールパターンを形成する層であって、たとえば、酸化シリコン膜からなる層間絶縁膜である。たとえば、膜厚４００ｎｍで形成する。
【００３８】
（３層構造体形成工程）
３層構造体１２０とは、カーボン膜層１０３、中間マスク層１０４およびフォトレジスト層１０５を順次積層してなる構造体である。前記加工対象層１０２上に、この３層構造体１２０を形成する。
まず、ＰＥ−ＣＶＤ法などを用いて、図１（ｃ）に示すように、前記加工対象層１０２上にカーボン膜層１０３を形成する。
カーボン膜層１０３は、非晶質カーボン膜層であることが好ましい。非晶質カーボン膜層を用いた場合には、エッチング選択性を高くし、ラインエッジの荒れを抑制することができ、寸法制御を厳密に行うことができるためである。
たとえば、アプライドマテリアルズ社のＡＰＦ（Ａｄｖａｎｃｅｄ  Ｐａｔｔｅｒｎｉｎｇ  Ｆｉｌｍ）や、ノベラス社のＡＨＭ（Ａｓｈ  ａｂｌｅ  Ｈａｒｄ  Ｍａｓｋ）や、ＡＳＭ社のＮＣＰ（Ｎａｎｏ  Ｃａｒｂｏｎ  Ｐｏｌｙｍｅｒ）などを用いることが出来る。また、たとえば、膜厚２００ｎｍで形成する。
【００３９】
次に、ＰＥ−ＣＶＤ法を用いて、図１（ｄ）に示すように、前記カーボン膜層１０３の上に中間マスク層１０４を形成する。
中間マスク層１０４は、酸化膜であればよく、基本的には二酸化珪素（ＳｉＯ２）を主材とする膜であれば良い。また、積層膜であってもよく、たとえば、ＮＦＤＡＲＣ（Ｎ  Ｆｒｅｅ  Ｄｉｅｌｅｃｔｒｉｃ  Ａｎｔｉ  Ｒｅｆｌｅｃｔｉｏｎ  Ｃｏａｔｉｎｇ）とＵＳＧ（Ｕｎ−ｄｏｐｅｄ  Ｓｉｌｉｃａｔｅ  ｇｒａｓｓ）の積層膜でもよい。
【００４０】
前記ＮＦＤＡＲＣは、ＡＭＡＴ社の提供する材料であって、不純物として炭素を含む二酸化珪素（ＳｉＯ２）の膜であり、ＳｉＨ４ガスとＣＯ２を含むガス系から、ＰＥ−ＣＶＤ法を用いて成膜することが可能な材料である。
【００４１】
中間マスク層１０４の膜厚は、３０〜５０ｎｍの範囲とすることが好ましい。中間マスク層１０４の膜厚を、この範囲内の膜厚とすれば、中間マスク層１０４の反射防止膜としての光学特性を満足させることができる。この範囲よりも前記膜厚が厚すぎても薄すぎても、反射防止機能を低下させる。
そのため、中間マスク層１０４を積層膜として構成する場合でも、たとえば、膜厚１５ｎｍのＮＦＤＡＲＣの上に、膜厚３０ｎｍのＵＳＧを積層させ、中間マスク層１０４の膜厚を前記範囲内とすることが好ましい。
【００４２】
また、中間マスク層１０４に反射防止膜としての機能を具備させる場合には、中間マスク層１０４に窒素や炭素を添加することで、光学的な特性を制御することができる。
また、次の工程で化学増感レジストを用いる場合には、膜中の窒素を起源とするアンモニアによるポイズニングを避ける為、中間マスク層１０４に炭素を添加して光学特性を調整することが好ましい。
【００４３】
次に、ディッピング法あるいはスピンコーティング法などを用いて、図２（ａ）に示すように、前記中間マスク層１０４の上にフォトレジスト層１０５を形成する。膜厚は、たとえば、１５０ｎｍとする。
なお、フォトレジスト層１０５の膜厚はカーボン膜層１０３より薄く形成する。後述するように、加工対象層パターニング工程のエッチングにより、フォトレジスト層１０５を完全に除去するためである。
フォトレジスト層１０５の材料としては、一般的に使用されるフォトレジスト層材料、たとえば、２，３，４−トリヒドロキシベンゾフェノン、２，３，４，４’−テトラヒドロキシベンゾフェノンなどを利用することができる。
【００４４】
（中間マスク層パターニング工程）
その後、公知のリソグラフィー技術を用いて、図２（ｂ）に示すように、フォトレジスト層１０５に幅Ｗのホールパターン５０を形成する。たとえば、この幅Ｗは、公知のリソグラフィー技術の解像限界で形成する。
さらに、図２（ｃ）に示すように、このフォトレジスト層１０５をマスクとして、中間マスク層１０４にホールパターン５０をパターニングする。
【００４５】
（サイドウォール用酸化膜形成工程）
次に、図２（ｄ）に示すように、フォトレジスト層１０５の上面１０５ａと露出された側壁面１０５ｃ、露出された中間マスク層１０４の側壁面１０４ｃ、および露出されたカーボン膜層１０３の上面１０３ａを覆うようにして、サイドウォール用酸化膜１０６を形成する。その結果、ホールパターン５０の幅はｗ（ｗ＜Ｗ）に狭められる。この幅ｗは、公知のリソグラフィー技術の解像限界より小さい幅で形成されたものとすることができる。
【００４６】
サイドウォール用酸化膜１０６は、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いることで形成することが好ましい。ＡＬＤ法は、低温雰囲気で成膜することができ、膜厚制御性に優れ、さらに、カバレッジ性にも優れる良質な膜を形成することができるためである。
【００４７】
なお、ＡＬＤ法とは、２種類以上のガスおよびガス状原料を反応室に交互に供給し、ウェーハ上面での化学反応によって成膜を行う方法であり、１シークエンスで１原子層レベルの膜厚で高精度に形成することが可能な方法である。
たとえば、シリコンのソースガスと、ＲＰＳ（リモート・プラズマ・ソース）ユニットで励起した酸素（Ｏ２）ガスとを交互に反応室に導入する。
【００４８】
サイドウォール用酸化膜形成工程は、フォトレジスト層１０５の軟化温度以下の雰囲気で、すなわち、反応室内のプロセス温度をフォトレジスト層１０５の軟化温度以下に設定して行うことが好ましい。
フォトレジスト層１０５の軟化温度以下の雰囲気で前記サイドウォール用酸化膜形成工程を行う場合には、フォトレジスト層１０５の熱流動を起こさせないことができる。そのため、フォトレジスト層１０５の形状を安定に維持したままで、サイドウォール用酸化膜１０６を形成することができ、ホールパターン５０の寸法制御性を維持することができるためである。
逆に、フォトレジスト層１０５が熱流動を起こす温度領域、すなわち、軟化温度以上の温度領域でサイドウォール用酸化膜１０６の形成を行った場合には、フォトレジスト層１０５に形成するホールパターン５０の寸法制御性を維持することができない。
【００４９】
たとえば、サイドウォール用酸化膜形成工程は、１５０℃以下の雰囲気で、すなわち、反応室内のプロセス温度を１５０℃以下に設定して行う。
少なくとも１５０℃以下の雰囲気とすれば、フォトレジスト層１０５の熱流動を抑制することができ、ホールパターン５０の寸法制御性を維持することができる。
【００５０】
具体的には、サイドウォール用酸化膜形成工程において、反応室内のプロセス温度を、たとえば１００℃に設定した後、以下の成膜プロセスのサイクルを複数回繰返す。
このサイクルは、まず、最初に、ＢＴＢＡＳ（ビス・ターシャルブチル・アミノ・シラン）をシリコンのソースガスとして、反応室に導入した後、パージする。次に、ＲＰＳユニットで励起した酸素（Ｏ２）ガスを反応室に導入した後、再びパージするという成膜プロセスのサイクルである。
【００５１】
このように、まず、最初にＢＴＢＡＳを反応室に導入し、以後、各サイクルにおいてＢＴＢＡＳを酸素（Ｏ２）ガスの前に流す構成とすれば、酸素（Ｏ２）ガスを導入する段階で酸化膜が形成され、これが保護膜となるので、酸素（Ｏ２）ガスがフォトレジスト層１０５やカーボン膜層１０３と反応することはない。
なお、最初に、ＲＰＳユニットで励起した酸素（Ｏ２）ガスを用いる構成は、成膜の初期段階で、この酸素（Ｏ２）ガスによりフォトレジスト層１０５やカーボン膜層１０３がエッチングされるので好ましくない。
【００５２】
プロセス温度、ガス流量、ガス圧などの条件にも依存するが、パターンのないシリコン基板を用いた場合、上記成膜プロセスの１サイクルで約０．２ｎｍの成膜が可能である。そのため、たとえばホールパターンの幅を１０ｎｍ狭めたければ、片側の側壁面１０４ｃに５ｎｍの膜厚だけ成膜すればよいので、上記成膜プロセスの１サイクルを２５回行えばよい。
【００５３】
サイドウォール用酸化膜１０６としては、東京エレクトロンの提供する低温ＡＬＤ−ＳｉＯ２（成膜温度＝１００℃〜１５０℃）や、ノベラスシステムズ社の提供するＰＤＬ（Ｐｕｌｓｅｄ  Ｄｅｐｏｓｉｔｉｏｎ  Ｌａｙｅｒ）（成膜温度＝７０℃〜１５０℃）などを用いることができる。
【００５４】
（サイドウォール部形成工程）
次に、サイドウォール用酸化膜１０６をエッチバックし、サイドウォール状に残すと同時に、ホールパターン５０の底面５０ｂにカーボン膜層１０３の上面１０３ａを露出させる。このようにして、図３（ａ）に示すように、サイドウォール用酸化膜１０６はサイドウォール部１１６とされる。このサイドウォール部１１６のため、ホールパターン５０の底面５０ｂは幅Ｗから、より狭い幅ｗ（ｗ＜Ｗ）とされる。
【００５５】
（加工対象層パターニング工程）
次に、中間マスク層１０４とサイドウォール状に残されたサイドウォール用酸化膜１０６をマスクにして、カーボン膜層１０３を、加工対象層１０２の上面１０２ａが露出されるまでドライエッチングする。なお、フォトレジスト層１０５の膜厚はカーボン膜層１０３より薄く形成されているので、この工程により自動的にフォトレジスト層１０５は除去される。図３（ｂ）に示すように、幅ｗ（ｗ＜Ｗ）のホールパターン５５がカーボン膜層１０３に形成される。
【００５６】
次に、パターニングされたカーボン膜層１０３をマスクにして、加工対象層１０２を、半導体基板１０１の上面１０１ａが露出されるまでドライエッチングする。この工程により自動的に中間マスク層１０４とサイドウォール用酸化膜１０６はエッチング除去され、図３（ｃ）に示すように、幅ｗ（ｗ＜Ｗ）のホールパターン５５が加工対象層１０２に形成される。
【００５７】
（最終処理工程）
最後に、カーボン膜層１０３を酸素プラズマでアッシング処理して除去する。その結果、図３（ｄ）に示すように、加工対象層１０２に幅ｗ（ｗ＜Ｗ）のホールパターン５５からなる微細パターンを形成することができる。
なお、加工対象層１０２に幅ｗ（ｗ＜Ｗ）のホールパターン５５を形成するマスクとして用いるカーボン膜層１０３は酸素プラズマでアッシング処理して除去するので、この技術はアッシャブル・ハードマスク技術と呼ばれる。
【００５８】
また、実施形態１では、ホールパターン５５について述べたが、ホールパターン５５ついてのみ適用されるわけではなく、たとえば、このホールパターン５５に金属を蒸着して、幅が狭い微細な配線パターンとして利用することもできる。
また、本発明の実施形態であるホールパターンの形成方法は、従来のリソグラフィー技術の解像限界以下のホールパターンを形成するのに有効な方法であり、特に、幅６０ｎｍ以下となるホールパターンの形成に有効な方法である。
【００５９】
本発明の実施形態であるホールパターンの形成方法は、加工対象層１０２上に、カーボン膜層１０３、中間マスク層１０４、フォトレジスト層１０５を順次積層して３層構造体を形成し、各層ごとに多段階にホールパターン５０、５５を形成していく構成なので、従来のリソグラフィー法とエッチング法を用いて、フォトレジスト層１０５に形成した幅Ｗのホールパターン５０を高精度に幅ｗ（ｗ＜Ｗ）のホールパターン５５へ変換することができ、加工対象層１０２に、制御良く、幅ｗ（ｗ＜Ｗ）のホールパターン５５を形成することができる。
【００６０】
本発明の実施形態であるホールパターンの形成方法は、フォトレジスト層１０５、中間マスク層１０４およびカーボン膜層１０３の露出部分に雰囲気でサイドウォール用酸化膜１０６を形成する構成なので、フォトレジスト層１０５を熱流動させることなく、すなわち、フォトレジスト層１０５に形成したホールパターン５０の寸法制御性を維持したまま、高精度に膜厚を制御したサイドウォール用酸化膜１０６を形成することができるので、ホールパターン５０の幅Ｗを高精度かつ制御性よく、縮小させることができる。
【００６１】
本発明の実施形態であるホールパターンの形成方法は、サイドウォール用酸化膜１０６を形成する構成なので、膜厚制御性がよく、カバレッジに優れているサイドウォール用酸化膜１０６を用いることができ、ホールパターン５０の密度や形状に対する寸法制御の依存性を少なくすることができ、微細なホールパターン５５を正確に形成することができる。
【００６２】
本発明の実施形態であるホールパターンの形成方法は、サイドウォール用酸化膜１０６の形成技術とアッシャブル・ハードマスク技術を組み合わせて、中間マスク層１０４のホールパターン５０の内壁面１０４ｃにサイドウォール用酸化膜１０６を形成して、カーボン膜層１０３のホールパターン５５の幅寸法を制御する構成なので、面内均一性、カバレッジ性、膜厚制御性に優れたサイドウォール用酸化膜１０６を形成することができ、ホールパターン５０の幅Ｗあるいは形状には無関係に、加工対象層１０２に寸法制御よく微細パターン５５を形成することができる。
【００６３】
本発明の実施形態であるホールパターンの形成方法は、サイドウォール用酸化膜１０６をエッチバックして、ホールパターン５０の内壁面にサイドウォール用酸化膜１０６からなるサイドウォール部１１６を形成する構成なので、正確にホールパターン５０の幅Ｗを狭い幅ｗ（ｗ＜Ｗ）とすることができ、微細なホールパターン５５を正確に形成することができる。
【００６４】
本発明の実施形態であるホールパターンの形成方法は、サイドウォール用酸化膜１０６からなるサイドウォール部１１６を形成して、正確にホールパターン５０の幅Ｗを狭い幅ｗ（ｗ＜Ｗ）とする構成なので、ホールパターン５０の疎密に依存することなく解像限界以下のホールパターン５５を形成することができる。
【００６５】
本発明の実施形態であるホールパターンの形成方法は、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、サイドウォール用酸化膜１０６を形成する構成であるので、サイドウォール用酸化膜１０６を高精度に形成することができ、微細なホールパターン５５を正確に形成することができる。
【００６６】
本発明の実施形態であるホールパターンの形成方法は、カーボン膜層１０３が非晶質カーボンからなる構成なので、エッチング選択性が高く、ラインエッジの荒れを抑制することができ、微細なホールパターン５５を正確に形成することができる。
【００６７】
本発明の実施形態であるホールパターンの形成方法は、アッシャブル・ハードマスク技術を具備する構成なので、カーボン膜層１０３と中間マスク層１０４のエッチング選択比がとりやすく、フォトレジスト層１０５は比較的薄い中間マスク層１０４の加工のマスクとして耐えられればよく、フォトレジスト層１０５の膜厚は加工対象層１０２の厚さとは無関係に、光学的に最適な膜厚を選ぶことができ、リソグラフィー技術では解像不能な寸法の制御を実現できる。
【００６８】
本発明の実施形態であるホールパターンの形成方法は、寸法制御に用いるサイドウォール部１１６は、フォトレジスト層１０５の軟化温度以下で形成するサイドウォール用酸化膜１０６を用いる構成なので、ほとんどの半導体プロセスにおいて熱負荷的な問題を起こさないようにすることができ、用途を限定することがなく、汎用性高く利用することができる。
【００６９】
本発明の実施形態である半導体装置の製造方法は、上記のホールパターンの形成方法を用いる構成なので、従来のリソグラフィープロセスよりも微細なホールパターン５５を精度よく形成することができ、高い歩留まりで微細な配線パターンを具備する半導体装置を形成することができる。
【００７０】
（実施形態２）
サイドウォール用酸化膜１０６として、ノベラスシステムズ社の提供するＰＤＬ（Ｐｕｌｓｅｄ  Ｄｅｐｏｓｉｔｉｏｎ  Ｌａｙｅｒ）を用いた他は実施形態１と同様にして、ホールパターンを形成した。
すなわち、本発明の実施形態であるホールパターンの形成方法の別の一例は、加工対象層形成工程と、３層構造体形成工程と、中間マスク層パターニング工程と、サイドウォール用酸化膜形成工程と、サイドウォール部形成工程と、加工対象層パターニング工程と、最終処理工程とからなる。なお、以下の説明では、実施形態で用いた部材と同じ部材については同じ符号をつけて説明する。
【００７１】
サイドウォール用酸化膜１０６として用いたＰＤＬは、非特許文献３に記載されているように、シリカ架橋体からなる酸化膜であって、ｔｒｉ−ｍｅｔｈｙｌ−ａｌｕｍｉｎｕｍ（ＴＭＡ）とｔｒｉｓ（ｔｅｒｔ−ｂｕｔｏｘｙ）ｓｉｌａｎｏｌを原料として、ＡＬＤ法を応用した成膜方法を用いて形成する酸化膜である。
この成膜方法では、まず、最初にＴＭＡを反応室に導入して、半導体基板１０１の上面１０１ａに吸着させる。次に、ｔｒｉｓ（ｔｅｒｔ−ｂｕｔｏｘｙ）ｓｉｌａｎｏｌを反応室に導入することにより、半導体基板１０１の上面１０１ａに吸着させたＴＭＡが触媒的な働きをして、半導体基板１０１の上面１０１ａにおいてシリカの架橋反応がなされる。この成膜プロセスのサイクルを複数回繰り返すことにより、目的とする膜厚のサイドウォール用酸化膜１０６を形成することができる。
なお、全ての工程は、６０℃〜１５０℃の雰囲気で行われ、カバレッジの良いサイドウォール用酸化膜１０６とすることができ、幅寸法を制御するのに適した膜とすることができる。
【００７２】
本発明の実施形態であるホールパターンの形成方法は、前記サイドウォール用酸化膜１０６としてＰＤＬを用いる構成なので、すなわち、前記サイドウォール用酸化膜１０６がシリカ架橋体を含む酸化膜である構成なので、膜厚を精密に制御できるとともに、ＡＬＤ法より成膜速度を上げて形成することができるので、生産効率を向上させることができる。
以下、本発明を実施例に基づいて具体的に説明する。しかし、本発明はこれらの実施例にのみ限定されるものではない。
【実施例】
【００７３】
（実施例１）
（加工対象層形成工程）
先ず、半導体基板の上面上に、膜厚４００ｎｍの酸化シリコンの層間絶縁膜からなる加工対象層を形成した。
（３層構造体形成工程）
次に、ＰＥ−ＣＶＤ法を用いて、前記加工対象層上に、膜厚２００ｎｍのカーボン膜層を形成した。次に、前記カーボン膜層の上に、ＰＥ−ＣＶＤ法を用いて膜厚１５ｎｍのＮＦＤＡＲＣを成膜し、さらに膜厚３０ｎｍのＵＳＧ（Ｕｎ−ｄｏｐｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｒａｓｓ）を成膜して中間マスク層を形成した。次に、前記中間マスク層の上に、スピンコーティング法を用いて、膜厚１５０ｎｍのフォトレジスト層を形成した。
【００７４】
（中間マスク層パターニング工程）
次に、公知のリソグラフィー技術を用いて、フォトレジスト層にホールパターンを形成した後、このフォトレジスト層をマスクとして、中間マスク層をパターニングした。
【００７５】
（サイドウォール用酸化膜形成工程）
次に、フォトレジスト層の上面と露出された側壁面、露出された中間マスク層の側壁面、および露出されたカーボン膜層の上面を覆うようにして、プロセス温度１００℃の雰囲気で、ＡＬＤ法を用いて、サイドウォール用酸化膜を形成した。なお、このＡＬＤ法において、ＢＴＢＡＳ（ビス・ターシャルブチル・アミノ・シラン）をシリコンのソースガスとして、反応室に導入した後、パージし、次に、ＲＰＳユニットで励起した酸素（Ｏ２）ガスを反応室に導入した後、再びパージするというプロセス・サイクルを２５回繰り返した。
【００７６】
（サイドウォール部形成工程）
次に、前記サイドウォール用酸化膜をエッチバックし、サイドウォール状に残すと同時に、ホールパターンの底面にカーボン膜層の上面を露出させた。このようにして、サイドウォール用酸化膜をサイドウォール部とした。
【００７７】
（加工対象層パターニング工程）
次に、中間マスク層とサイドウォール状に残されたサイドウォール用酸化膜をマスクにして、カーボン膜層をドライエッチングした。その結果、ホールパターンの底面には加工対象層の上面が露出された。なお、フォトレジスト層の膜厚はカーボン膜層より薄く形成されているので、この工程により自動的にフォトレジスト層は除去された。
【００７８】
次に、パターニングされたカーボン膜層をマスクにして、加工対象層をドライエッチングした。その結果、ホールパターンの底面には半導体基板の上面が露出された。なお、この工程により自動的に中間マスク層とサイドウォール用酸化膜はエッチング除去された。
【００７９】
（最終処理工程）
最後に、カーボン膜層を酸素プラズマでアッシング処理して除去した。その結果、加工対象層のホールパターンの幅がフォトレジスト層に形成したホールパターンの幅に比べて１０ｎｍ狭められた微細パターンを形成することができた。
【００８０】
（実施例２）
サイドウォール用酸化膜として、ノベラスシステムズ社の提供するＰＤＬを用いた他は実施例１と同様にして、ホールパターンを形成した。
【００８１】
まず、最初にＴＭＡを反応室に導入して、フォトレジスト層の上面と露出された側壁面、露出された中間マスク層の側壁面、および露出されたカーボン膜層の上面にＴＭＡを吸着させた。次に、ｔｒｉｓ（ｔｅｒｔ−ｂｕｔｏｘｙ）ｓｉｌａｎｏｌを反応室に導入することにより、成膜面に吸着させたＴＭＡが触媒的な働きをして、成膜面においてシリカの架橋反応がなされた。この成膜プロセスのサイクルを２５回繰り返すことにより、目的とする膜厚のＰＤＬからなるサイドウォール用酸化膜を形成した。なお、この工程は、６０℃〜１５０℃の雰囲気で行った。
後の工程を実施例１と同様の工程で行い、加工対象層のホールパターンの幅がフォトレジスト層に形成したホールパターンの幅に比べて１０ｎｍ狭められた微細パターンを形成することができた。
【００８２】
（比較例１）
サイドウォール用酸化膜５０６をフォトレジスト層５０５のパターン形成直後に形成した他は実施例１と同様にして、ホールパターンを形成することを試みた。
【００８３】
（サイドウォール用酸化膜形成工程）
図９（ａ）に示すように、フォトレジスト層５０５にホールパターン５５０を形成した後に、サイドウォール用酸化膜５０６を形成した。
【００８４】
（中間マスク層パターニング工程）
次に、サイドウォール用酸化膜５０６をエッチバックしてサイドウォール部を形成した。その後、サイドウォール部およびフォトレジスト層５０５をマスクとして、中間マスク層５０４をドライエッチングした。しかし、図９（ｂ）に示すように、所望のホールパターンを形成する前に、サイドウォール部を形成するサイドウォール用酸化膜５０６が耐えられずエッチング除去されて、中間マスク層５０４に幅Ｗ’（ｗ＜Ｗ’＜Ｗ）となるホールパターン５５７が形成された。
サイドウォール用酸化膜５０６の膜質が、酸化膜系の材料を用いて４００℃の雰囲気で成膜した中間マスク層５０４の膜質に比べて劣り、サイドウォール用酸化膜５０６のエッチングレートが中間マスク層５０４のエッチングレートよりも大きくなったためであると考えられる。
【００８５】
サイドウォール用酸化膜５０６は、カーボン膜層５０３をエッチング加工する際に用いる酸素（Ｏ２）ガスに対しては十分な耐性を有しているので、実施例１で行ったように、中間マスク層をパターニングしてからサイドウォール用酸化膜を形成し、中間マスク層とサイドウォール用酸化膜をマスクにしてカーボン膜層をエッチングする方式が優れていることが分かった。
【００８６】
（比較例２）
フォトレジスト６０５のホールパターン６５０を中間マスク層６０４に転写後、フォトレジスト６０５を除去する他は実施例１と同様にして、ホールパターンを形成することを試みた。
【００８７】
カーボン膜層６０３は５５０℃程度の耐熱性があるので、フォトレジスト層６０５を除去すれば、本発明のように、特殊なサイドウォール用酸化膜形成技術を用いなくても、半導体製造プロセスで一般的に用いられるＯ３／ＴＥＯＳ系の準常圧ＣＶＤ酸化膜（プロセス温度５４０℃前後）を適用できるのではないかと考えたからである。
【００８８】
実施例１と同様に、中間マスク層パターニング工程までを行い、図１０（ａ）に示すように、ドライエッチングを行って、フォトレジスト層６０５のホールパターン６５０を、中間マスク層６０４に転写した。
【００８９】
（フォトレジスト層除去工程）
次に、フォトレジスト層６０５をアッシング除去した。しかし、フォトレジスト層６０５のアッシング除去の際、中間マスク層６０４に形成されたホールパターン６５０を介して、カーボン膜層６０３の露出された部分がエッチングされ、図１０（ｂ）に示すように、カーボン膜層６０３に幅ｑ（ｑ＞Ｗ）となるホールパターン６５９が形成され、リソグラフィー法で形成するホールパターンよりも幅を狭めたホールパターンを形成することができなかった。
【産業上の利用可能性】
【００９０】
本発明は、微細なホールパターンを高精度に生産性良く形成する方法であって、特に、幅６０ｎｍ以下のホールパターンを高精度に生産性良く形成する方法であって、微細なホールパターンを具備する半導体装置を製造する産業において利用可能性がある。
【図面の簡単な説明】
【００９１】
【図１】本発明の実施形態であるホールパターンの形成方法の一例を示す工程概略図である。
【図２】本発明の実施形態であるホールパターンの形成方法の一例を示す工程概略図である。
【図３】本発明の実施形態であるホールパターンの形成方法の一例を示す工程概略図である。
【図４】従来のホールパターンの形成方法の一例を示す工程概略図である。
【図５】従来のホールパターンの形成方法の一例を示す工程概略図である。
【図６】従来のホールパターンの形成方法の一例を示す工程概略図である。
【図７】従来のホールパターンの形成方法の一例を示す工程概略図である。
【図８】従来のホールパターンの形成方法の一例を示す工程概略図である。
【図９】他のホールパターンの形成方法の一例を示す工程概略図である。
【図１０】他のホールパターンの形成方法の一例を示す工程概略図である。
【符号の説明】
【００９２】
５０、５５、２５０、２５５、３５０、３５５、４５０、４５５、５５０、５５７、６５０、６５９…ホールパターン、５０ｂ、５５ｂ…底面、１０１、２０１、３０１、４０１、５０１、６０１…半導体基板、１０１ａ、１０２ａ、１０３ａ、１０４ａ、１０５ａ、２０１ａ、２０２ａ、２０３ａ、３０５ａ…上面、１０４ｃ、１０５ｃ、２０３ｃ、３０５ｃ…側壁面、１０２、２０２，３０２、４０２、５０２、６０２…加工対象層、１０３、２０３、３０３、４０３、５０３、６０３…カーボン膜層、１０３ａ…上面、１０４、２０４、３０４、４０４、５０４、６０４…中間マスク層、１０５，２０５、３０５、４０５、５０５、６０５…フォトレジスト層、１０６、５０６…サイドウォール用酸化膜、３０６…ＲＬＡＣＳポリマー、１１６…サイドウォール部、１２０…３層構造体。
【図１】
2009094279.tif 000003
【図２】
2009094279.tif 000004
【図３】
2009094279.tif 000005
【図４】
2009094279.tif 000006
【図５】
2009094279.tif 000007
【図６】
2009094279.tif 000008
【図７】
2009094279.tif 000009
【図８】
2009094279.tif 000010
【図９】
2009094279.tif 000011
【図１０】
2009094279.tif 000012