(57)【要約】【課題】３値入力回路の消費電流を低減する。【解決手段】入力端子１０２は、ハイレベル、ローレベルまたはハイインピーダンス状態のいずれかをとる制御信号Ｓｃｎｔが印加される。ハイサイドスイッチＳＷ１およびプルアップ抵抗Ｒ１は、入力端子１０２と電源端子１０４の間に直列に設けられる。ローサイドスイッチＳＷ２およびプルダウン抵抗Ｒ２は、入力端子１０２と接地端子１０６の間に直列に設けられる。電圧比較部１０は、入力端子１０２の電圧Ｖｃｎｔを、電源電圧Ｖｄｄより低く中点電圧Ｖｄｄ／２より高い第１しきい値電圧Ｖｔｈ１、および中点電圧Ｖｄｄ／２より低く接地電圧より高い第２しきい値電圧Ｖｔｈ２と、それぞれ比較する。ラッチ回路３０は、電圧比較部１０による比較結果に応じたデジタル信号Ｄ１〜Ｄ３をラッチする。【選択図】図１
2009094888.tif 000002
【特許請求の範囲】
【請求項１】
ハイレベル、ローレベルまたはハイインピーダンス状態のいずれかをとる制御信号が印加される入力端子と、
前記入力端子と第１電圧が印加された第１固定電圧端子の間に直列に設けられたハイサイドスイッチおよびプルアップ抵抗と、
前記入力端子と第２電圧が印加された第２固定電圧端子の間に直列に設けられたローサイドスイッチおよびプルダウン抵抗と、
前記入力端子の電圧を、前記第１電圧より低く前記第１、第２電圧の中点電圧より高い第１しきい値電圧、および前記第１、第２電圧の中点電圧より低く前記第２電圧より高い第２しきい値電圧とそれぞれ比較する電圧比較部と、
前記電圧比較部による比較結果に応じたデジタル信号をラッチするラッチ回路と、
前記制御信号の状態を判定する際に、前記ハイサイドスイッチ、前記ローサイドスイッチをオンし、続いて前記ラッチ回路に前記デジタル信号のラッチを指示し、続いて前記ハイサイドスイッチ、前記ローサイドスイッチをオフする制御部と、
を備えることを特徴とする３値入力回路。
【請求項２】
前記制御部は、前記３値入力回路が搭載される機器の動作開始から所定の第１期間経過後に前記ハイサイドスイッチ、前記ローサイドスイッチをオンし、続いて動作開始から所定の第２期間経過後に前記ラッチ回路に前記デジタル信号のラッチを指示し、続いて動作開始から所定の第３期間経過後に前記ハイサイドスイッチ、前記ローサイドスイッチをオフすることを特徴とする請求項１に記載の３値入力回路。
【請求項３】
前記制御部は、起動開始から前記第２期間経過前の所定のタイミングにおいて、前記ラッチ回路をリセットすることを特徴とする請求項２に記載の３値入力回路。
【請求項４】
前記制御部は、前記３値入力回路の電源電圧を監視することにより、前記機器の動作開始を検出することを特徴とする請求項１に記載の３値入力回路。
【請求項５】
前記制御部は、前記３値入力回路の電源電圧が所定電圧に達すると所定レベルとなる低電圧ロックアウト信号を生成する低電圧ロックアウト回路を含み、前記低電圧ロックアウト信号を遅延させて、前記ハイサイドスイッチ、前記ローサイドスイッチ、前記ラッチ回路を制御することを特徴とする請求項４に記載の３値入力回路。
【請求項６】
入力された電圧を安定化し、複数の安定化電圧を生成する電源回路と、
請求項１から５のいずれかに記載の３値入力回路であって、前記複数の安定化電圧の状態を制御するための制御信号を受け、そのレベルを判定する３値入力回路と、
を備え、
前記電源回路は、前記３値入力回路の前記ラッチ回路の出力にもとづいて、前記複数の安定化電圧の状態を制御することを特徴とする電源管理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路において外部からの信号レベルを判定する入力回路に関し、特に、ハイレベル、ローレベルまたはハイインピーダンス（中間レベル）のいずれかをとる信号（以下、３値信号ともいう）のレベルを判定する３値入力回路に関する。
【背景技術】
【０００２】
半導体集積回路の動作を制御し、あるいはモードを切りかえる目的で、３値入力回路が利用される。３値入力回路は、入力された制御信号のレベルが、ハイレベル、ローレベルまたはハイインピーダンスのいずれであるかを判定する。３つの状態を選択する場合、ハイレベルまたはローレベルの２値をとる制御信号を利用した場合、２ビット、すなわち２つの制御信号が必要とされるが、３値制御信号を利用すればひとつの信号しか必要とされないため、制御信号を半導体集積回路に与えるための端子（ピン）の個数を低減できる。特許文献１には関連技術が記載される。
【特許文献１】特開昭６３−３１２７２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
３値入力回路には、制御信号が入力される入力端子をプルアップする抵抗と、プルダウンする抵抗が設けられる。制御信号がハイインピーダンスとなると、すなわち、制御信号を生成する回路の出力インピーダンスがハイインピーダンスになると、入力端子がプルダウン抵抗とプルアップ抵抗によって分圧され、電源電圧と接地電圧の中点電圧が生成される。
【０００４】
ところが、プルアップ抵抗とプルダウン抵抗を設けると、これらの抵抗が電源端子から接地端子への電流経路となり、不要な電流が流れてしまうという問題がある。不要な電流を低減するために抵抗値を大きくすると、時定数が大きくなり制御端子の電圧レベルが安定化する時間が長くなってしまう。
【０００５】
本発明はこうした課題に鑑みてなされたものであり、その包括的な目的は、消費電流を低減した３値入力回路の提供にある。
【課題を解決するための手段】
【０００６】
本発明のある態様の３値入力回路は、ハイレベル、ローレベルまたはハイインピーダンス状態のいずれかをとる制御信号が印加される入力端子と、入力端子と第１電圧が印加された第１固定電圧端子の間に直列に設けられたハイサイドスイッチおよびプルアップ抵抗と、入力端子と第２電圧が印加された第２固定電圧端子の間に直列に設けられたローサイドスイッチおよびプルダウン抵抗と、入力端子の電圧を、第１電圧より低く第１、第２電圧の中点電圧より高い第１しきい値電圧、および第１、第２電圧の中点電圧より低く第２電圧より高い第２しきい値電圧とそれぞれ比較する電圧比較部と、電圧比較部による比較結果に応じたデジタル信号をラッチするラッチ回路と、制御信号の状態を判定する際に、ハイサイドスイッチ、ローサイドスイッチをオンし、続いてラッチ回路にデジタル信号のラッチを指示し、続いてハイサイドスイッチ、ローサイドスイッチをオフする制御部と、を備える。
【０００７】
この態様によると、動作開始から一定時間経過後のある期間のみ、ハイサイドスイッチおよびローサイドスイッチをオンし、その期間に制御信号のレベル判定を行って判定結果をラッチし、ラッチした後にハイサイドスイッチ、ローサイドスイッチをオフとする。その結果、プルアップ抵抗やプルダウン抵抗を介して流れる無駄な電流を実質的に０ｍＡとすることができる。
【０００８】
制御部は、３値入力回路が搭載される機器の動作開始から所定の第１期間経過後にハイサイドスイッチ、ローサイドスイッチをオンし、続いて動作開始から所定の第２期間経過後にラッチ回路にデジタル信号のラッチを指示し、続いて動作開始から所定の第３期間経過後にハイサイドスイッチ、ローサイドスイッチをオフしてもよい。
【０００９】
この態様によれば、３値入力回路に対する制御信号の状態は、動作開始から第１期間経過した後、第２期間経過する前の期間、安定化していれば足りる。なお、「機器の動作開始」とは、機器の電源投入、電源電圧の立ち上がり、スタンバイ信号の遷移などを意味する。
【００１０】
制御部は、動作開始から第２期間経過前の所定のタイミングにおいて、ラッチ回路をリセットしてもよい。
【００１１】
制御部は、３値入力回路の電源電圧を監視することにより、機器の動作開始を検出してもよい。この場合、機器の動作開始を外部からの信号に依存せずに検出できるため、３値入力回路は、独立的に外部の回路に依存することなく制御信号の状態を判定できる。
【００１２】
制御部は、３値入力回路の電源電圧が所定電圧に達すると所定レベルとなる低電圧ロックアウト信号を生成する低電圧ロックアウト回路を含み、低電圧ロックアウト信号を遅延させて、ハイサイドスイッチ、ローサイドスイッチ、ラッチ回路を制御してもよい。
低電圧ロックアウト回路が設けられる場合、その出力を利用することにより、機器の動作開始を検出できる。
【００１３】
本発明の別の態様は、電源管理回路である。この電源管理回路は、入力された電圧を安定化し、複数の安定化電圧を生成する電源回路と、上述のいずれかの態様の３値入力回路と、を備える。３値入力回路は、複数の安定化電圧の状態を制御するための制御信号を受け、そのレベルを判定する。電源回路は、３値入力回路のラッチ回路の出力にもとづいて、複数の安定化電圧の状態を制御する。
「安定化電圧の出力状態」とは、それぞれの立ち上げの有無、立ち上げの順番、立ち上げる時間等を意味する。
【００１４】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１５】
本発明によれば、消費電流を低減できる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１７】
また、本明細書において、「部材Ａと部材Ｂが接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ａと部材Ｂの間に部材Ｃが設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００１８】
図１は、本発明の実施の形態に係る３値入力回路１００の構成を示す回路図である。３値入力回路１００は、入力端子１０２、プルアップ抵抗Ｒ１、プルダウン抵抗Ｒ２、ハイサイドスイッチＳＷ１、ローサイドスイッチＳＷ２、電圧比較部１０、ラッチ回路３０、制御部４０を備える。３値入力回路１００の入力端子１０２には、３値制御信号（以下単に制御信号という）Ｓｃｎｔが入力される。制御信号Ｓｃｎｔは、ハイレベル、ローレベルまたはハイインピーダンス状態のいずれかをとる。３値入力回路１００は制御信号Ｓｃｎｔの状態を判定する。
【００１９】
ハイサイドスイッチＳＷ１およびプルアップ抵抗Ｒ１は、入力端子１０２と第１電圧（電源電圧Ｖｄｄ）が印加された第１固定電圧端子（以下、電源端子という）１０４の間に直列に設けられる。ローサイドスイッチＳＷ２、プルダウン抵抗Ｒ２は、入力端子１０２と第２電圧（接地電圧）が印加された第２固定電圧端子（以下、接地端子という）１０６の間に直列に設けられる。
【００２０】
プルアップ抵抗Ｒ１、プルダウン抵抗Ｒ２の抵抗値は等しく設定される。ハイサイドスイッチＳＷ１、プルアップ抵抗Ｒ１の配置は逆であってもよい。同様にローサイドスイッチＳＷ２、プルダウン抵抗Ｒ２の配置は逆であってもよい。
【００２１】
電圧比較部１０は、入力端子１０２の電圧Ｖｃｎｔを、第１しきい値電圧Ｖｔｈ１と、第２しきい値電圧Ｖｔｈ２とそれぞれ比較する。第１しきい値電圧Ｖｔｈ１は、電源電圧Ｖｄｄより低く、電源電圧Ｖｄｄと接地電圧の中点電圧Ｖｄｄ／２より高く設定される。第２しきい値電圧Ｖｔｈ２は、中点電圧Ｖｄｄ／２より低く、接地電圧より高く設定される。
【００２２】
つまり、電圧比較部１０は、制御信号Ｓｃｎｔの電圧レベルＶｃｎｔが、
（１）  Ｖｔｈ１＜Ｖｃｎｔ
（２）  Ｖｔｈ２＜Ｖｃｎｔ＜Ｖｔｈ１
（３）  Ｖｃｎｔ＜Ｖｔｈ２
のいずれの状態であるかを判定する。制御信号Ｓｃｎｔがハイレベルであるとき、（１）の状態となり、ローレベルであるとき（３）の状態となる。制御信号Ｓｃｎｔがハイインピーダンスであるとき、入力端子１０２がプルアップ抵抗Ｒ１、プルダウン抵抗Ｒ２によって分圧され、Ｖｃｎｔ＝Ｖｄｄ／２となる。このとき（２）の状態となる。
【００２３】
電圧比較部１０は、第１コンパレータ１２、第２コンパレータ１４、第１ＡＮＤゲート１６、第２ＡＮＤゲート１８、第３ＡＮＤゲート２０を含む。第１コンパレータ１２は、制御信号Ｓｃｎｔの電圧レベルＶｃｎｔを第１しきい値電圧Ｖｔｈ１と比較する。第２コンパレータ１４は、制御信号Ｓｃｎｔの電圧レベルＶｃｎｔを第２しきい値電圧Ｖｔｈ２と比較する。第１コンパレータ１２、第２コンパレータ１４の出力の組み合わせによって、上述の（１）〜（３）の状態が示される。
【００２４】
第１コンパレータ１２は、Ｖｃｎｔ＞Ｖｔｈ１のときハイレベル、Ｖｃｎｔ＜Ｖｔｈ１のときローレベルとなる判定信号Ｓ１を出力する。第２コンパレータ１４は、Ｖｃｎｔ＞Ｖｔｈ２のときハイレベル、Ｖｃｎｔ＜Ｖｔｈ２のときローレベルとなる判定信号Ｓ２を出力する。
【００２５】
第１ＡＮＤゲート１６〜第２ＡＮＤゲート１８は、第１コンパレータ１２、第２コンパレータ１４から出力される２ビットの判定信号Ｓ１、Ｓ２を、３ビットのデジタル信号Ｄ１〜Ｄ３に変換する。
【００２６】
第１ＡＮＤゲート１６は、判定信号Ｓ１、Ｓ２のＡＮＤ（論理積）を出力する。第２ＡＮＤゲート１８は、反転された判定信号Ｓ１と判定信号Ｓ２のＡＮＤを出力する。第３ＡＮＤゲート２０は、反転された判定信号Ｓ１と反転された判定信号Ｓ２を出力する。第１ＡＮＤゲート１６〜第３ＡＮＤゲート２０の出力信号Ｄ１〜Ｄ３はそれぞれ、状態（１）〜（３）のときハイレベルとなる。なお、電圧比較部１０内部の論理回路の構成は図１に限定されるものではない。
【００２７】
ラッチ回路３０は、電圧比較部１０による比較結果に応じたデジタル信号Ｄ１〜Ｄ３をラッチする。ラッチ回路３０は、第１ラッチ３２〜第３ラッチ３６を含む。第１ラッチ３２〜第３ラッチ３６はフリップフロップであって、クロック端子に入力されたラッチ制御信号Ｓ３のポジティブエッジのタイミングで、デジタル信号Ｄ１〜Ｄ３をラッチする。ラッチされた信号は、出力信号ＯＵＴ１〜ＯＵＴ３として出力される。
【００２８】
制御部４０は、３値入力回路１００が搭載される機器の動作開始から、所定の第１期間Ｔ１経過後にハイサイドスイッチＳＷ１およびローサイドスイッチＳＷ２をオンする。続いて動作開始から所定の第２期間経過Ｔ２後にラッチ制御信号Ｓ３をハイレベルに切りかえて、ラッチ回路３０にデジタル信号Ｄ１〜Ｄ３のラッチを指示する。続いて動作開始から所定の第３期間経過Ｔ３後にハイサイドスイッチＳＷ１およびローサイドスイッチＳＷ２をオフする。
【００２９】
さらに制御部４０は、動作開始から第２期間Ｔ２経過前の所定のタイミングにおいて、ラッチ回路３０をリセットする。
【００３０】
制御部４０は、低電圧ロックアウト回路（Under Voltage Lock Out：ＵＶＬＯ回路）４２、第１遅延回路４４〜第３遅延回路４８、ＡＮＤゲート５０を備える。ＵＶＬＯ回路４２は、３値入力回路１００に対する電源電圧Ｖｄｄを監視し、所定レベルを超えるとハイレベルとなる低電圧ロックアウト（ＵＶＬＯ）信号Ｓ＿ＵＶＬＯを出力する。すなわちＵＶＬＯ信号Ｓ＿ＵＶＬＯは、機器の動作開始とともにハイレベルとなる。制御部４０は、ＵＶＬＯ信号Ｓ＿ＵＶＬＯを遅延させて、ハイサイドスイッチＳＷ１、ローサイドスイッチＳＷ２、ラッチ回路３０を制御する。
【００３１】
第１遅延回路４４〜第３遅延回路４８はカスケード接続されており、それぞれの出力信号Ｓ＿ＵＶＬＯ１〜Ｓ＿ＵＶＬＯ３は、ＵＶＬＯ信号Ｓ＿ＵＶＬＯを第１期間Ｔ１〜第３期間Ｔ３遅延した信号となっている。
【００３２】
ＡＮＤゲート５０は、第１遅延回路４４の出力Ｓ＿ＵＶＬＯ１と、第３遅延回路４８の出力Ｓ＿ＵＶＬＯ３を反転した信号の論理積を出力する。ＡＮＤゲート５０の出力信号Ｓ４は、動作開始の第１期間Ｔ１経過後から、動作開始の第３期間Ｔ３経過後までの期間、ハイレベルとなる。ＡＮＤゲート５０の出力は、スイッチ制御信号Ｓ４としてハイサイドスイッチＳＷ１、ローサイドスイッチＳＷ２へと入力される。
【００３３】
ハイサイドスイッチＳＷ１、ローサイドスイッチＳＷ２は、入力されたスイッチ制御信号Ｓ４がハイレベルのときオン、ローレベルのときオフとなる。したがって、ハイサイドスイッチＳＷ１、ローサイドスイッチＳＷ２は、３値入力回路１００が搭載される機器の動作開始から、第１期間Ｔ１経過後にオンとなり、動作開始から第３期間Ｔ３経過後にオフとなる。
【００３４】
第２遅延回路４６の出力Ｓ＿ＵＶＬＯ２は、ラッチ制御信号Ｓ３としてラッチ回路３０に供給される。したがってラッチ回路３０は、動作開始から第２期間Ｔ２経過後にデジタル信号Ｄ１〜Ｄ３をラッチする。また、第１遅延回路４４の出力Ｓ＿ＵＶＬＯ１は、リセット信号Ｓ５としてラッチ回路３０へ供給される。したがってラッチ回路３０は、動作開始から第２期間Ｔ２経過前のあるタイミング、具体的には動作開始から第１期間Ｔ１経過後にリセットされる。
【００３５】
以上のように構成された３値入力回路１００の動作を説明する。図２は、図１の３値入力回路１００の動作を示すタイムチャートである。時刻ｔ０に機器の電源が投入され、電源電圧Ｖｄｄが上昇し始める。時刻ｔ１に電源電圧Ｖｄｄが所定レベルを超えると、ＵＶＬＯ信号Ｓ＿ＵＶＬＯがハイレベルとなる。
【００３６】
動作開始に対応する時刻ｔ１から第１期間Ｔ１経過後の時刻ｔ２に、スイッチ制御信号Ｓ４がハイレベルとなり、ハイサイドスイッチＳＷ１、ローサイドスイッチＳＷ２がオンとなる。ハイサイドスイッチＳＷ１、ローサイドスイッチＳＷ２がオン状態となると、入力端子１０２の電圧レベルＶｃｎｔが制御信号Ｓｃｎｔの状態に応じた値に変化する。また、時刻ｔ２にラッチ回路３０がリセットされ、出力信号ＯＵＴ１〜ＯＵＴ３がすべてローレベルとなり初期化される。
【００３７】
時刻ｔ１から第２期間Ｔ２経過後の時刻ｔ３に、信号Ｓ＿ＵＶＬＯ２がハイレベルとなり、デジタル信号Ｄ１〜Ｄ３がラッチされる。時刻ｔ３に電圧レベルＶｃｎｔは確定していなければならないから、第２期間Ｔ２は制御信号Ｓｃｎｔの電圧レベルＶｃｎｔが安定するのに要する時間を考慮して設定する必要がある。時刻ｔ３にラッチ回路３０によるラッチ動作が行われ、出力信号ＯＵＴ１〜ＯＵＴ３の論理レベルが確定する。
【００３８】
時刻ｔ１から第３期間Ｔ３経過後の時刻ｔ４に、スイッチ制御信号Ｓ４がローレベルとなりハイサイドスイッチＳＷ１、ローサイドスイッチＳＷ２がオフ状態となる。
【００３９】
図１の３値入力回路１００の効果、利点を説明する。
図１の３値入力回路１００によれば、時刻ｔ４以降、プルアップ抵抗Ｒ１、プルダウン抵抗Ｒ２を含む経路には実質的に電流が流れないため消費電流を低減することができる。ハイサイドスイッチＳＷ１、ローサイドスイッチＳＷ２をオフすると電圧レベルＶｃｎｔが不定となる可能性があるが、その値は判定済みであり、ラッチ回路３０に出力信号ＯＵＴ１〜ＯＵＴ３として保持されているため、動作に支障はない。
【００４０】
また、図１の回路は、判定信号Ｓ１、Ｓ２を３ビットの出力信号ＯＵＴ１〜ＯＵＴ３に変換しており、さらに電圧レベルＶｃｎｔの判定結果によって出力信号ＯＵＴ１〜ＯＵＴ３のいずれかが一つがハイレベルとなるように構成されている。したがって、すべての出力信号ＯＵＴ１〜ＯＵＴ３がローレベルの状態、いずれか２つ、または３つがハイレベルである状態をエラー処理できる利点がある。
【００４１】
また、ラッチ回路３０をラッチ動作に先立ってリセットすることにより、出力信号ＯＵＴ１〜ＯＵＴ３が予期しない値となるのを防止できる。
【００４２】
３値入力回路１００は、出力信号ＯＵＴ１〜ＯＵＴ３のいずれかが一つがハイレベルとなるように構成されている。リセットによってすべての出力信号ＯＵＴ１〜ＯＵＴ３をローレベルに初期化することにより、電圧レベルＶｃｎｔと無関係な出力信号ＯＵＴ１〜ＯＵＴ３によって回路が誤動作するのを防止できる。
【００４３】
次に３値入力回路１００の利用例を説明する。図３は、図１の３値入力回路１００を利用した電子機器３００の構成を示すブロック図である。
電子機器３００は、携帯電話端末、携帯ゲーム機、ノートパソコン、電子手帳、電子辞書、ＰＤＡ（Personal Digital Assistance）などの電池駆動型の機器である。
【００４４】
電子機器３００は、電源管理ＩＣ２００、マイコン２１０、アナログ回路２２０、電池２３０を備える。マイコン２１０は電子機器３００全体を統括的に制御するデバイスであり、たとえば電子機器３００が携帯電話端末の場合、マイコン２１０はベースバンドＩＣであり、アナログ回路２２０は液晶パネル、ＬＥＤや高周波回路である。
【００４５】
電源管理ＩＣ２００は、電子機器３００の電源電圧を管理する回路であり、電池２３０の電池電圧Ｖｂａｔを昇圧もしくは降圧して安定化し、マイコン２１０やアナログ回路２２０に供給する。
【００４６】
マイコン２１０やその他のアナログ回路２２０（ＬＥＤや高周波回路など）の動作に必要な電源電圧の数、電源電圧を供給する順番などは、マイコン２１０やアナログ回路２２０の種類によって異なる。
【００４７】
そこでマイコン２１０は、電源管理ＩＣ２００に対して、電源電圧Ｖｄｄ１〜Ｖｄｄ３の個別のオンオフ、電源電圧Ｖｄｄ１〜Ｖｄｄ３を立ち上げるタイミングなどを指示するための制御信号Ｓｃｎｔを３値信号として出力する。
【００４８】
電源管理ＩＣ２００は、３値入力回路１００、電源回路１１０を含む。電源回路１１０は、入力された電池電圧Ｖｂａｔを安定化し、複数の安定化電圧（電源電圧）Ｖｄｄ１〜Ｖｄｄ３を生成する。３値入力回路１００は、制御信号Ｓｃｎｔを受け、そのレベルを判定する。図３には単一の３値入力回路１００が示されるが、電源回路１１０は図１の３値入力回路１００を複数備えてもよい。
【００４９】
電源回路１１０は、３値入力回路１００のラッチ回路３０の出力ＯＵＴ１〜ＯＵＴ３にもとづいて、複数の電源電圧Ｖｄｄ１〜Ｖｄｄの状態を制御する。
【００５０】
図３の電子機器３００では、図１の３値入力回路１００を用いたことにより、不要な消費電流が低減できるため、駆動時間を延ばすことができる。
【００５１】
実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、変形例について説明する。
【００５２】
実施の形態では、制御部４０によって動作開始を検出するために、電源電圧Ｖｄｄを監視したが、本発明はこれに限定されない。たとえば制御部４０は、スタンバイ状態からの復帰を指示する信号や、３値入力回路１００が搭載される機器の電源スイッチの状態を監視してもよい。
【００５３】
実施の形態では、判定信号Ｓ１、Ｓ２を３ビットのデジタル信号Ｄ１〜Ｄ３に変換してラッチ回路３０によってラッチする場合を説明したが、判定信号Ｓ１、Ｓ２を直接ラッチしてもよい。また、３ビットではなく、２ビットの判定信号Ｓ１、Ｓ２を外部に出力してもよい。
【００５４】
また、実施の形態では、基本的な構成要素のみを示したが、各部材の間に、抵抗、トランジスタを設けてもよい。図３で説明したアプリケーションは例示であって、実施の形態に係る３値入力回路１００の用途は限定されるものではない。
【００５５】
実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施の形態に係る３値入力回路の構成を示す回路図である。
【図２】図１の３値入力回路の動作を示すタイムチャートである。
【図３】図１の３値入力回路を利用した電子機器の構成を示すブロック図である。
【符号の説明】
【００５７】
１００…３値入力回路、１０２…入力端子、ＳＷ１…ハイサイドスイッチ、ＳＷ２…ローサイドスイッチ、Ｒ１…プルアップ抵抗、Ｒ２…プルダウン抵抗、１０…電圧比較部、１２…第１コンパレータ、１４…第２コンパレータ、１６…第１ＡＮＤゲート、１８…第２ＡＮＤゲート、２０…第３ＡＮＤゲート、３０…ラッチ回路、３２…第１ラッチ、３４…第２ラッチ、３６…第３ラッチ、４０…制御部、４２…ＵＶＬＯ回路、４４…第１遅延回路、４６…第２遅延回路、４８…第３遅延回路、５０…ＡＮＤゲート、Ｖｔｈ１…第１しきい値電圧、Ｖｔｈ２…第２しきい値電圧、１１０…電源回路、２００…電源管理ＩＣ、２１０…マイコン、２２０…アナログ回路、２３０…電池、３００…電子機器。
【図１】
2009094888.tif 000003
【図２】
2009094888.tif 000004
【図３】
2009094888.tif 000005