(57)【要約】【課題】バックエンドプロセッサを省電力モードへ移行させる場合は、バックエンドプロセッサに接続されている接続バス以外の回路への電源供給をオフすることが可能な情報処理装置を提供する。【解決手段】電源回路から電源が供給される接続バス・電源管理回路２００ａに接続された演算コア回路２００ｂとを備えたプロセッサの演算回路部に前記電源部から電源を供給する制御を行う電源制御部と、前記プロセッサの電源制御回路部が所定の通知を受信した場合、前記電源制御回路部は前記電源制御部に前記所定の通知を送信し、前記所定の通知を受けた前記電源制御部によって前記電源部から前記演算回路部への電源の供給を停止する制御を行う。【選択図】      図２
2009289193.tif 000002
【特許請求の範囲】
【請求項１】
電源部と、
接続バスと、
前記接続バスに接続され、前記電源部から電源が供給される電源制御回路部と、前記電源制御回路部に接続された演算回路部とを備えたプロセッサと、
前記プロセッサの演算回路部に前記電源部から電源を供給する制御を行う電源制御部と、
前記プロセッサの電源制御回路部が所定の通知を受信した場合、前記電源制御回路部は前記電源制御部に前記所定の通知を送信し、前記所定の通知を受けた前記電源制御部によって前記電源部から前記演算回路部への電源の供給を停止する制御を行う制御手段とを具備することを特徴とする情報処理装置。
【請求項２】
請求項１に記載の情報処理装置において、
前記所定の通知は、前記プロセッサのデバイスステートを通常動作のステートから所定のステートとする旨の通知であることを特徴とする情報処理装置。
【請求項３】
請求項１に記載の情報処理装置において、
前記所定の通知は、前記情報処理装置上で動作する所定のアプリケーションが終了した旨の通知であることを特徴とする情報処理装置。
【請求項４】
請求項１に記載の情報処理装置において、
前記プロセッサのデバイスステートが前記所定のステートから前記通常動作のステートとなった場合は、前記プロセッサの電源制御回路部から前記電源制御部に前記通常動作のステートとなった旨の通知が送信され、前記通知を受けた前記電源制御部によって前記電源部から前記演算回路部への電源の供給を開始する制御を行うことを特徴とする情報処理装置。
【請求項５】
請求項１に記載の情報処理装置において、
前記所定のステートは、前記情報処理装置がアイドル状態のステートであることを特徴とする情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源供給の制御技術に係り、特に不要な回路への電源供給を制御することが可能な情報処理装置に関する。
【背景技術】
【０００２】
一般に、バッテリで駆動される携帯型のコンピュータにおいては、消費電力を低減させることにより、バッテリでの駆動時間を長くさせることができる。コンピュータの動作状態がアイドル状態である場合には、不要な回路等への電源供給を停止して消費電力を低減させることが望ましい。例えば、特許文献１では、メインＣＰＵおよびサブＣＰＵ（コプロセッサ）の２つのＣＰＵを搭載したコンピュータにおいて、メインＣＰＵによってコプロセッサの状況を常に監視して、コプロセッサが不要であると判別された場合には、メインＣＰＵが主体的にコプロセッサを省電力モードへ移行させる技術が開示されている。
【特許文献１】特開平４−１１８７１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１に記載された技術では、メインＣＰＵが主体的にコプロセッサを省電力モードへ移行させるため、コプロセッサが接続されている接続バスを介して電源のオフを行う。この場合、接続バスの電源がオフされるため、省電力モードから復帰時に、接続バスの電源をオンした後にコプロセッサが使用可能となるまでには時間を要することになる。
【０００４】
そこで、本発明は、プロセッサを省電力モードから使用状態へ移行させる場合に、使用可能となるまでの時間をより短くすることの可能な情報処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上述した課題を解決するために、本発明の一態様によれば、電源部と、接続バスと、前記接続バスに接続され、前記電源部から電源が供給される電源制御回路部と、前記電源制御回路部に接続された演算回路部とを備えたプロセッサと、前記プロセッサの演算回路部に前記電源部から電源を供給する制御を行う電源制御部と、前記プロセッサの電源制御回路部が所定の通知を受信した場合、前記電源制御回路部は前記電源制御部に前記所定の通知を送信し、前記所定の通知を受けた前記電源制御部によって前記電源部から前記演算回路部への電源の供給を停止する制御を行う制御手段とを具備することを特徴とする情報処理装置が提供される。
【発明を実施するための最良の形態】
【０００６】
以下、本発明の実施形態について図面を参照しながら説明する。
【０００７】
まず、図１および図２を参照して、本発明の一実施形態に係るコンピュータの構成について説明する。この情報処理装置は、例えば、ノートブック型パーソナルコンピュータ１０として実現されている。
【０００８】
図１は、ノートブック型パーソナルコンピュータ１０のディスプレイユニットを開いた状態における斜視図である。本コンピュータ１０は、コンピュータ本体１１と、ディスプレイユニット１２とから構成されている。ディスプレイユニット１２には、ＬＣＤ（Liquid Crystal Display：表示部）１７から構成される表示装置が組み込まれており、そのＬＣＤ１７の表示画面は、ディスプレイユニット１２のほぼ中央に位置されている。
【０００９】
ディスプレイユニット１２は、コンピュータ本体１１に対して開放位置と閉塞位置との間を回動自在に取り付けられている。コンピュータ本体１１は薄い箱形の筐体を有しており、その上面にはキーボード１３、本コンピュータ１０を電源オン／オフするためのパワーボタン１４、入力操作パネル１５およびタッチパッド１６などが配置されている。
【００１０】
入力操作パネル１５は、押下されたボタンに対応するイベントをシステムに入力する入力装置であり、複数の機能をそれぞれに起動するための複数のボタンを備えている。これらボタン群には、所定のアプリケーション等を起動させる起動ボタン１５Ａ等が含まれている。
【００１１】
次に、図２を参照して、本コンピュータ１０のシステム構成について説明する。
【００１２】
コンピュータ１０は、図２に示されているように、ＣＰＵ１１１、ノースブリッジ１１２、（主）メモリ１１３、グラフィックスコントローラ１１４、ＬＣＤ１７、サウスブリッジ１１９、ＢＩＯＳ（Basic Input Output System）−ＲＯＭ１２０、ハードディスクドライブ（ＨＤＤ）１２１、ＥＣ／ＫＢＣ（エンベデッドコントローラ／キーボードコントローラＩＣ）１２４、電源コントローラ１２３、電源回路（電源部）１２６、ＡＣアダプタ１２７、バックエンドプロセッササブシステム１２５等を備えている。
【００１３】
ＣＰＵ１１１は、本コンピュータ１０の動作を制御するために設けられたメインプロセッサであり、ハードディスクドライブ（ＨＤＤ）１２１から主メモリ１１３にロードされる、オペレーティングシステム（ＯＳ）および各種アプリケーションプログラムを実行する。
【００１４】
また、ＣＰＵ１１１は、ＢＩＯＳ−ＲＯＭ１２０に格納されたシステムＢＩＯＳも実行する。システムＢＩＯＳはハードウェア制御のためのプログラムである。
【００１５】
ノースブリッジ１１２はＣＰＵ１１１のローカルバスとサウスブリッジ１１９との間を接続するブリッジデバイスである。ノースブリッジ１１２には、主メモリ１１３をアクセス制御するメモリコントローラ等が内蔵されている。また、ノースブリッジ１１２は、PCI Expressバスなどを介してグラフィックスコントローラ１１４との通信を実行する機能も有している。グラフィックスコントローラ１１４には、所定の容量のＶＲＡＭ（Video Random Access Memory）１１４Ａが接続されている。
【００１６】
サウスブリッジ１１９は、ＬＰＣ（Low Pin Count）バス上の各デバイス、およびＰＣＩ（Peripheral Component Interconnect）Expressバス上の各デバイスを制御する。また、サウスブリッジ１１９は、ＨＤＤ１２１等を制御するためのＩＤＥ（Integrated Drive Electronics）コントローラを内蔵している。さらに、サウスブリッジ１１９は、ＢＩＯＳ−ＲＯＭ１２０等をアクセス制御するための機能を有している。
【００１７】
ＨＤＤ１２１は、各種ソフトウェア及びデータを格納する記憶装置である。
【００１８】
ＥＣ/ＫＢＣ１２４は、電力管理のためのエンベデッドコントローラ等が集積された１チップマイクロコンピュータである。このＥＣ/ＫＢＣ１２４は、ユーザによるパワーボタン１４の操作に応じて本コンピュータ１０を電源オン／オフする機能を有している。
【００１９】
電源コントローラ１２３は、ＡＣアダプタ１２７から電源回路１２６を介して入力された電源をコンピュータ１０の各デバイスに供給する制御を行う。
【００２０】
バックエンドプロセッササブシステム１２５は、ＣＰＵ１１１とは別に動作するサブプロセッサである。
【００２１】
このバックエンドプロセッササブシステム１２５は、図３に示すように、バックエンドプロセッサ（プロセッサ）２００、電源回路１２６から供給される電源を管理するレギュレータ２０２およびレギュレータ２０３、電源管理マイコン（電源制御部）２０１、スイッチ部（ロードスイッチ）２０４等を備える。
【００２２】
バックエンドプロセッサ２００は、サウスブリッジ１１９と接続する接続バス（例えばPCI Express）のための接続バス回路／電源管理回路（電源制御回路部）２００ａと、演算コア回路（演算回路部）２００ｂとを備える。接続バス回路／電源管理回路２００ａには、レギュレータ２０２を介して電源が供給されており、同一の電源で動作するものとする。また、演算コア回路２００ｂには、レギュレータ２０３を介して電源が供給されている。スイッチ部２０４は、電源管理マイコン２０１により演算コア回路２００ｂに供給する電源のオン・オフを行う。接続バス回路／電源管理回路２００ａは、電源管理マイコン２０１に対し演算コア回路２００ｂに供給する電源のオン・オフを制御させる制御信号を送信する。バックエンドプロセッサ２００がアイドル状態（アイドル状態か否かはＣＰＵ１１１が監視しており判別する）になった場合、演算コア回路２００ｂに供給する電源をオフして給電を停止する。また、接続バス回路／電源管理回路２００ａと演算コア回路２００ｂとは、バックエンドプロセッサ２００内部で完全に分離するように構成されている。
【００２３】
図４は、バックエンドプロセッサが省電力モードに移行する場合の処理を示すフローチャートである。まず、現在の状態は、バックエンドプロセッサ２００は、通常動作のステートで動作しているものとする。この通常動作のステートを以後、Ｄ０ステートと呼ぶ。またバックエンドプロセッサ２００は、ＣＰＵ１１１に管理されている制御ドライバによって動作の制御が行われており、この制御ドライバは、バックエンドプロセッサ２００の動作を監視している。
【００２４】
ＣＰＵ１１１に管理されているバックエンドプロセッサ２００の制御ドライバは、バックエンドプロセッサ１２５の演算コア回路２００ｂが一定時間（T）以上アイドル状態であることを検出すると（ステップＳ１０１のtIdle>=T）、パワー・マネージメント・コントロール/ステータス・レジスタ（PMCSR）に例えば接続バス回路／電源管理回路にのみ電源が供給され、演算コア回路は停止状態にあり電源を遮断できる状態（以後、Ｄ３ｈｏｔステートと呼ぶ）であることを示す情報（パワー状態ビット情報）を書き込みバックエンドプロセッサ２００をＤ３ｈｏｔのデバイスステートに移行させる（ステップＳ１０２）。バックエンドプロセッサ２００をＤ３ｈｏｔステートに移行させる際には、パワー状態ビット情報を「２ｈ」としてパワー・マネージメント・コントロール/ステータス・レジスタ（PMCSR）に書き込む。
【００２５】
なお、PMCSRは、接続バス回路／電源管理回路２００ａの接続バス回路内に設けられており、PCI Bus Power Management Interface Specificationで定義されているものである。また、PMCSRはホスト側（ＣＰＵ１１１）から設定を行うことによりパワー状態ビット情報を記憶している。このパワー状態ビット情報を読むことにより現在のデバイスステートを把握することができる。例えば、パワー状態ビット情報が「0」であればデバイスステート「Ｄ０」であり、パワー状態ビット情報が「2h」であればデバイスステート「Ｄ３ｈｏｔ」等となる。また、バックエンドプロセッサ２００を移行させるデバイスステートをＤ３ｈｏｔステートとして説明しているが、無論、これに限定されずに、例えばアイドル状態のステートに移行させてもよい。
【００２６】
次に、バックエンドプロセッサ２００は、演算コア回路２００ｂへの給電を停止できるための処理を行う（ステップＳ１０３）。続いて、バックエンドプロセッサ２００は、バックエンドプロセッサ２００の接続バス回路／電源管理回路２００ａは、電源管理マイコン２０１に対しＤ３ｈｏｔ通知信号（バックエンドプロセッサ２００のデバイスステートをＤ０ステートからＤ３ｈｏｔステートとする旨の通知）をアサート（送信）する（ステップＳ１０４）。Ｄ３ｈｏｔ通知信号を受信した電源管理マイコン２０１は、スイッチ部２０４のスイッチをオフし、レギュレータ２０３から演算コア回路２００ｂへの給電を停止する（ステップＳ１０５）。
【００２７】
上述した状態においては、バックエンドプロセッサ２００の演算コア回路２００ｂへの給電は停止している状態であるが、接続バス回路／電源管理回路２００ａへの給電はされている状態である。すなわち、レギュレータ２０３から接続バス回路／電源管理回路２００ａへの給電は行われており、後述する復帰処理（例えば、デバイスステートＤ３ｈｏｔからＤ０への遷移）では、接続バス回路／電源管理回路２００ａへの給電はされているため、復帰処理を短時間で行うことができる。
【００２８】
また、上述した実施形態では、ＣＰＵ１１１によりバックエンドプロセッサ２００の制御ドライバが、バックエンドプロセッサ１２５の演算コア回路２００ｂが一定時間（T）以上アイドル状態であることを検出し、バックエンドプロセッサ２００をＤ３ｈｏｔのデバイスステートに移行させているが、オペレーティングシステム上で動作している所定のアプリケーション、例えば、動画再生アプリケーションが停止した通知を受けて、接続バス回路／電源管理回路２００ａが電源管理マイコン２０１に対しＤ３ｈｏｔ通知信号を送信するようにしてもよい。
【００２９】
次に、図５は、バックエンドプロセッサが省電力モードから通常動作のモードに移行する場合の処理を示すフローチャートである。まず、現在の状態は、バックエンドプロセッサ２００は、所定のステート（例えば、Ｄ３ｈｏｔステート）で動作しているものとする。またバックエンドプロセッサ２００は、制御ドライバによって動作の制御が行われており、制御ドライバは、バックエンドプロセッサ２００の動作を監視している。
【００３０】
バックエンドプロセッサ２００の制御ドライバは、バックエンドプロセッサ１２５の演算コア回路２００ｂの動作要求（バックエンドプロセッサ２００の利用開始の要求）を受信すると（ステップＳ２０１のＹＥＳ）、パワー・マネージメント・コントロール/ステータス・レジスタ（PMCSR）に例えばＤ０のデバイスステートの情報（パワー状態ビット情報）を書き込み（例えばパワー状態ビット情報を「0」として書き込む）、バックエンドプロセッサ２００をＤ０のデバイスステート（通常動作のステート）に移行させる（ステップＳ２０２）。バックエンドプロセッサ２００の制御ドライバは、バックエンドプロセッサ２００の演算コア回路２００ｂの使用準備を行う（ステップＳ２０３）。バックエンドプロセッサ２００の接続バス回路／電源管理回路２００ａは、電源管理マイコン２０１に対しＤ３ｈｏｔ通知信号をディアサートする。すなわち、上述したＤ３ｈｏｔ通知信号の解除信号（バックエンドプロセッサ２００のデバイスステートを所定のステートから通常動作のステートとする旨の通知）を送信する（ステップＳ２０４）。Ｄ３ｈｏｔ通知信号の解除信号を受信した電源管理マイコン２０１は、スイッチ部２０４のスイッチをオンし、レギュレータ２０３から演算コア回路２００ｂへの給電を開始する（ステップＳ２０５）。
【００３１】
上述した実施形態によれば、バックエンドプロセッサを省電力モードへ移行させる場合は、バックエンドプロセッサに接続されている接続バス以外の回路への電源供給をオフして省電力モードに移行させることにより、省電力モードからの復帰を短時間で実現できる。また、既存のパーソナルコンピュータのハードウエアアーキテクチャを変更することなく、消費電力の低減を効率よく図ることができる。またオペレーティングシステムおよびデバイスドライバーは単にデバイスステートの遷移だけを管理しており、特別な仕組みを導入することなく、省電力化を実現することができる。
【００３２】
なお、本発明は、上述した実施形態そのままに限定されるものではない。本発明は、実施段階では、その要旨を逸脱しない範囲で構成要素を変更して具現化できる。
【００３３】
また、上述した実施形態に開示されている複数の構成要素を適宜に組み合わせることで、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施形態に係る情報処理装置を示す図。
【図２】同実施形態に係る情報処理装置の主要な構成を示すブロック図。
【図３】同実施形態に係る情報処理装置のバックエンドプロセッサの構成を示すブロック図。
【図４】同実施形態に係る情報処理装置を適用した電源制御方法（省電力モードへの移行時）を示すフローチャート。
【図５】同実施形態に係る情報処理装置を適用した電源制御方法（省電力モードからの復帰時）を示すフローチャート。
【００３５】
１０…コンピュータ、１４…電源ボタン、１７…ＬＣＤ、１１１…ＣＰＵ、１１３…（主）メモリ、１２０…ＢＩＯＳ−ＲＯＭ、１２１…ＨＤＤ、１２４…ＥＣ／ＫＢＣ、１２３…電源コントローラ、１２５…バックエンドプロセッササブシステム、１２６…電源管理回路、２００…バックエンドプロセッサ、２００ａ…接続バス回路／電源管理回路、２００ｂ…演算コア回路、２０１…電源管理マイコン、２０２、２０３…レギュレータ、２０４…スイッチ部
【図１】
2009289193.tif 000003
【図２】
2009289193.tif 000004
【図３】
2009289193.tif 000005
【図４】
2009289193.tif 000006
【図５】
2009289193.tif 000007
【手続補正書】
【提出日】平成21年9月28日(2009.9.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電源部と、
接続バスと、
前記接続バスに接続され、前記電源部から電源が供給される電源制御回路部と、前記電源制御回路部に接続された演算回路部とを備えたプロセッサと、
前記プロセッサの演算回路部に前記電源部から電源を供給する制御を行う電源制御部と、
前記プロセッサの演算回路部が一定時間以上アイドル状態であることが検出された場合、前記電源制御部に所定の通知が送信されるとともに、前記所定の通知を受けた前記電源制御部によって、前記電源部から前記演算回路部への電源の供給は停止され、前記電源制御回路部への電源は供給される状態に移行する制御を行う制御手段とを具備することを特徴とする情報処理装置。
【請求項２】
請求項１に記載の情報処理装置において、
前記所定の通知は、前記プロセッサのデバイスステートを通常動作のステートから所定のステートとする旨の通知であることを特徴とする情報処理装置。
【請求項３】
請求項１に記載の情報処理装置において、
前記所定の通知は、前記情報処理装置上で動作する所定のアプリケーションが終了した旨の通知であることを特徴とする情報処理装置。
【請求項４】
請求項２に記載の情報処理装置において、
前記プロセッサのデバイスステートが前記所定のステートから前記通常動作のステートとなった場合は、前記プロセッサの電源制御回路部から前記電源制御部に前記通常動作のステートとなった旨の通知が送信され、前記通知を受けた前記電源制御部によって前記電源部から前記演算回路部への電源の供給を開始する制御を行うことを特徴とする情報処理装置。
【請求項５】
請求項４に記載の情報処理装置において、
前記所定のステートは、前記情報処理装置がアイドル状態のステートであることを特徴とする情報処理装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
上述した課題を解決するために、本発明の一態様によれば、電源部と、接続バスと、前記接続バスに接続され、前記電源部から電源が供給される電源制御回路部と、前記電源制御回路部に接続された演算回路部とを備えたプロセッサと、前記プロセッサの演算回路部に前記電源部から電源を供給する制御を行う電源制御部と、前記プロセッサの演算回路部が一定時間以上アイドル状態であることが検出された場合、前記電源制御部に所定の通知が送信されるとともに、前記所定の通知を受けた前記電源制御部によって、前記電源部から前記演算回路部への電源の供給は停止され、前記電源制御回路部への電源は供給される状態に移行する制御を行う制御手段とを具備することを特徴とする情報処理装置が提供される。