(57)【要約】【課題】増設メモリを接続することにより、拡張機能の処理領域を確保する装置において、拡張性の制限と装置規模の増大とのトレードオフを回避すること。【解決手段】ＣＰＵ１０１の処理領域として増設ＲＡＭ１２０を使用可能な画像処理装置１であって、コントローラ１００と、コントローラ１００に増設ＲＡＭ１２０ａを接続する増設ＲＡＭスロット１１３と、増設ＲＡＭ１２０ａに設けられたスタックスロット１２３ａに接続される増設ＲＡＭ１２０ｂのＲＡＭ１２２ｂ及び増設ＲＡＭ１２０ａのＲＡＭ１２２ａへのアクセスを制御する増設ＲＡＭコントローラ１１１ａとを有することを特徴とする。【選択図】図２
2009026068.tif 000002
【特許請求の範囲】
【請求項１】
プロセッサの処理領域として着脱式のメモリモジュールを使用可能な情報処理装置であって、
前記情報処理装置を制御するコントローラ基板と、
前記コントローラ基板に第１のメモリモジュールを接続する第１のメモリスロットと、
前記第１のメモリモジュールに設けられた第２のメモリスロットに接続される第２のメモリモジュールの記憶媒体及び前記第１のメモリモジュールの記憶媒体へのアクセスを制御するメモリコントローラとを有することを特徴とする、情報処理装置。
【請求項２】
前記メモリコントローラは、前記コントローラ基板のシリアル信号をパラレル信号に変換する信号変換部を有し、パラレル信号により前記第１のメモリモジュール及び前記第２のメモリモジュールを制御することを特徴とする、請求項１に記載の情報処理装置。
【請求項３】
前記メモリコントローラは前記第１のメモリスロットに接続された第１のメモリモジュールに設けられていることを特徴とする、請求項１または２に記載の情報処理装置。
【請求項４】
前記第１のメモリモジュールは、
当該第１のメモリモジュールの記憶媒体に記憶された情報を保持するバックアップ電源と、
前記第２のメモリスロットに接続された前記第２のメモリモジュールの記憶媒体に記憶された情報の保持のための電力を供給する電力供給端子とを有することを特徴とする、請求項３に記載の情報処理装置。
【請求項５】
前記メモリコントローラは、前記コントローラ基板に設けられていることを特徴とする、請求項１または２に記載の情報処理装置。
【請求項６】
前記コントローラ基板に設けられた基本メモリモジュールと、
前記基本メモリモジュールの記憶媒体へのアクセスを制御する基本メモリコントローラとを更に有することを特徴とする、請求項１乃至４いずれか１項に記載の情報処理装置。
【請求項７】
拡張ユニットを接続することにより機能拡張を行う画像処理装置であって、
請求項１乃至６いずれか１項に記載の情報処理装置と、
画像処理機能を実現する画像処理エンジンと、
前記拡張ユニットを接続するための機能拡張スロットとを有することを特徴とする、画像処理装置。
【請求項８】
情報処理装置に接続されることによりプロセッサの処理領域を提供するメモリモジュールであって、
前記プロセッサの処理領域として用いられる記憶媒体と、
前記プロセッサの処理領域を拡張する他のメモリモジュールが接続されるメモリスロットと、
前記記憶媒体及び前記メモリスロットに接続された他のメモリモジュールの記憶媒体へのアクセスを制御するメモリコントローラとを有することを特徴とする、メモリモジュール。
【請求項９】
前記記憶媒体に記憶された情報を保持するバックアップ電源と、
前記メモリスロットに接続された他のメモリモジュールの記憶媒体に記憶された情報保持のための電力を供給する電力供給端子とを更に有することを特徴とする、請求項８に記載のメモリモジュール。
【請求項１０】
情報処理装置に接続されることによりプロセッサの処理領域を提供するメモリモジュールの制御方法であって、
前記情報処理装置に接続された第１のメモリモジュールの記憶媒体に関する情報及び当該第１のメモリモジュールを介して前記情報処理装置に接続された第２のメモリモジュールの記憶媒体に関する情報を保持し、
前記プロセッサからのアクセスに対して前記第１のメモリモジュールの記憶媒体及び前記第２のメモリモジュールの記憶媒体のうち少なくとも一方の記憶媒体を選択してアクセスすることを特徴とする、メモリモジュールの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置、画像処理装置、メモリモジュール及びメモリモジュール制御方法に関し、特にプロセッサの処理領域ととなるメモリ容量の拡張方式に関する。
【背景技術】
【０００２】
近年、情報の電子化が推進される傾向にあり、電子化された情報の出力に用いられるプリンタやファクシミリ、書類の電子化に用いるスキャナ等の画像処理装置は欠かせない機器となっている。このような画像処理装置は、撮像機能、画像形成機能及び通信機能等を備えることにより、プリンタ、ファクシミリ、スキャナ、複写機として利用可能な複合機として構成されることが多い。このような複合機等の複数の機能を有する情報処理装置をはじめとして、機能拡張用Ｉ／Ｆに拡張ユニットを接続することにより、主となる装置に他の機能を付加する方法が用いられている。
【０００３】
このような方法は、例えばＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ）ユニットによる機能拡張や、ＵＳＢデバイスによる機能拡張が挙げられる。近年、このような拡張ユニットとして様々な機能を有するものが提案されており、単純に主装置の下位構成としてＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等により特定の機能のみを担うもの以外にも、様々な機能を有する拡張ユニットが用いられている。
【０００４】
このような複合機の利便性を向上させた例として、装置への電源投入時に当該装置に接続されている拡張機能モジュールを検出し、その接続状態を当該装置に設けられた表示部に表示する方法が提案されている（例えば特許文献１参照）。特許文献１によれば、装置に電源を投入して起動処理が開始された後、起動処理が完了する前に当該装置に実装されている拡張機能を知ることができるため、措置の利便性を向上することができる。
【特許文献１】特開２００２−２０２９４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このような拡張ユニットの接続による機能拡張においては、拡張ユニット内の機能拡張プログラムに基づいて装置本体のＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）が夫々の拡張機能を制御する。この際、装置本体のＣＰＵは、典型的には装置本体に実装されたＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等の不揮発性メモリに夫々の機能拡張用プログラムをロードすることにより、当該プログラムを実行する。また、機能拡張用プログラムの実行に際して、装置本体に実装されたＲＡＭの容量が不足する場合は、増設用スロットに接続された増設メモリを用いる。これは特許文献１においても増設メモリモジュールとして記載されている。このような構成により、装置本体に予め実装するメモリの容量を装置本体の機能を実行することが可能な最低限の容量とすることができ、生産性の向上を図ることができる。他方、拡張ユニットにより機能拡張を行う場合は増設用スロットに増設メモリを接続することにより、拡張機能を利用可能とすることができる。
【０００６】
増設メモリによるメモリ容量の拡張方式においては、上述した通り増設用スロットが必要となる。即ち、装置本体のコントローラに、増設用スロットを設ける必要がある。この増設用スロットは、コントローラに接続する増設メモリの数の分設ける必要がある。ここで、増設が必要となるメモリの容量は、夫々の装置の使用態様によって異なる。夫々の装置を利用するユーザが使用する拡張機能の種類や拡張機能の数によって、必要となるメモリ容量が異なるためである。この必要となるメモリ容量に伴い、コントローラに接続する増設メモリ数も変換する。従って、コントローラの設計においては、考えられる最大の増設メモリ接続数に対応した増設用スロットを設けることとなる。しかしながら、増設メモリの接続が不要である場合や、増設を要するメモリ容量が少ない場合等は、コントローラに設けられた増設用スロットが無駄となり、生産性の低下を招く。他方、増設用スロットを少なく設計した場合、その増設用スロットに接続可能な増設メモリ容量以上の機能拡張が不可能となる。
【０００７】
尚、このような課題は、機能拡張ユニットを接続することにより機能拡張を行う画像処理装置に限らず、新たな機能拡張を行う際に、増設メモリを接続することにより、拡張された機能に対応するＣＰＵの処理実行領域を確保する装置であれば同様に問題となり得る。
【０００８】
本発明は、上述した実情を考慮してなされたもので、増設メモリを接続することにより、拡張機能の処理領域を確保する装置において、拡張性の制限と装置規模の増大とのトレードオフを回避することを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、請求項１に記載の発明は、プロセッサの処理領域として着脱式のメモリモジュールを使用可能な情報処理装置であって、前記情報処理装置を制御するコントローラ基板と、前記コントローラ基板に第１のメモリモジュールを接続する第１のメモリスロットと、前記第１のメモリモジュールに設けられた第２のメモリスロットに接続される第２のメモリモジュールの記憶媒体及び前記第１のメモリモジュールの記憶媒体へのアクセスを制御するメモリコントローラとを有することを特徴とする。
【００１０】
また、請求項２に記載の発明は、請求項１に記載の情報処理装置において、前記メモリコントローラは、前記コントローラ基板のシリアル信号をパラレル信号に変換する信号変換部を有し、パラレル信号により前記第１のメモリモジュール及び前記第２のメモリモジュールを制御することを特徴とする。
【００１１】
また、請求項３に記載の発明は、請求項１または２に記載の情報処理装置において、前記メモリコントローラは前記第１のメモリスロットに接続された第１のメモリモジュールに設けられていることを特徴とする。
【００１２】
また、請求項４に記載の発明は、請求項３に記載の情報処理装置において、前記第１のメモリモジュールは、当該第１のメモリモジュールの記憶媒体に記憶された情報を保持するバックアップ電源と、前記第２のメモリスロットに接続された前記第２のメモリモジュールの記憶媒体に記憶された情報の保持のための電力を供給する電力供給端子とを有することを特徴とする。
【００１３】
また、請求項５に記載の発明は、請求項１または２に記載の情報処理装置において、前記メモリコントローラは、前記コントローラ基板に設けられていることを特徴とする。
【００１４】
また、請求項６に記載の発明は、請求項１乃至４いずれか１項に記載の情報処理装置において、前記コントローラ基板に設けられた基本メモリモジュールと、前記基本メモリモジュールの記憶媒体へのアクセスを制御する基本メモリコントローラとを更に有することを特徴とする。
【００１５】
また、請求項７に記載の発明は、拡張ユニットを接続することにより機能拡張を行う画像処理装置であって、請求項１乃至６いずれか１項に記載の情報処理装置と、画像処理機能を実現する画像処理エンジンと、前記拡張ユニットを接続するための機能拡張スロットとを有することを特徴とする。
【００１６】
また、請求項８に記載の発明は、情報処理装置に接続されることによりプロセッサの処理領域を提供するメモリモジュールであって、前記プロセッサの処理領域として用いられる記憶媒体と、前記プロセッサの処理領域を拡張する他のメモリモジュールが接続されるメモリスロットと、前記記憶媒体及び前記メモリスロットに接続された他のメモリモジュールの記憶媒体へのアクセスを制御するメモリコントローラとを有することを特徴とする。
【００１７】
また、請求項９に記載の発明は、請求項８に記載のメモリモジュールにおいて、前記記憶媒体に記憶された情報を保持するバックアップ電源と、前記メモリスロットに接続された他のメモリモジュールの記憶媒体に記憶された情報保持のための電力を供給する電力供給端子とを更に有することを特徴とする。
【００１８】
また、請求項１０に記載の発明は、情報処理装置に接続されることによりプロセッサの処理領域を提供するメモリモジュールの制御方法であって、前記情報処理装置に接続された第１のメモリモジュールの記憶媒体に関する情報及び当該第１のメモリモジュールを介して前記情報処理装置に接続された第２のメモリモジュールの記憶媒体に関する情報を保持し、前記プロセッサからのアクセスに対して前記第１のメモリモジュールの記憶媒体及び前記第２のメモリモジュールの記憶媒体のうち少なくとも一方の記憶媒体を選択してアクセスすることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、増設メモリを接続することにより、拡張機能の処理領域を確保する装置において、拡張性の制限と装置規模の増大とのトレードオフを回避することが可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照して、本発明の実施形態を詳細に説明する。
本発明は、増設メモリを接続することにより、拡張機能の処理領域を確保する装置において、装置本体のメモリ増設用スロットに接続されている増設メモリに更に増設メモリを接続することを可能とする。これにより、装置本体のコントローラに１つのメモリ増設用スロットを設けるだけで複数の増設メモリを接続することが可能となる。以下の説明においては、拡張ユニットを接続することにより機能拡張を行うプリンタ等の画像処理装置を例として説明するが、増設メモリを接続することにより、機能拡張に対応する情報処理装置であれば、本発明を適用可能である。
【実施例１】
【００２１】
図１は、本実施例に係る画像処理装置１を示すブロック図である。本実施例においては、基本機能として画像形成機能を有するプリンタを画像処理装置１の例として説明する。図１に示すように、本実施例に係る画像処理装置１は、コントローラ１００、操作パネル２０１、プリントエンジン２０２及び拡張ユニット２０３を有する。コントローラ１００は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１０１、システムメモリ１０２、ＮＢ（Ｎｏｒｔｈ  Ｂｒｉｄｇｅ）１０３、ＳＢ（Ｓｏｕｔｈ  Ｂｒｉｄｇｅ）１０４、コントローラＡＳＩＣ（Ａｐｐｒｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）１０５、ローカルメモリ１０６、ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）１０７、外部Ｉ／Ｆ１０８、拡張Ｉ／Ｆ１０９、入出力制御ＡＳＩＣ１１０、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）コントローラ１１１、ＲＡＭ１１２、増設ＲＡＭスロット及び増設ＲＡＭ１２０を有する。
【００２２】
コントローラ１００は、情報処理装置１全体の動作を制御する制御部であり、典型的には、回路基板（コントローラ基板）として構成される。ＨＤＤ１０７やＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、不揮発性メモリ等の不揮発性記録媒体に格納された制御プログラムが、ＲＡＭ１１２または増設ＲＡＭ１２０等の揮発性メモリにロードされ、ＣＰＵ１０１の制御に従って構成されるソフトウェア制御部とコントローラ１００に含まれる他の集積回路等のハードウェア制御部とが動作することにより、画像処理装置１の制御部として機能する。即ち、ＲＡＭ１１２及び増設ＲＡＭ１２０は、プロセッサであるＣＰＵ１０１の処理領域として用いられる。ＣＰＵ１０１は、ブリッジとして機能するＮＢ１０３を介してシステムメモリ１０２、ＳＢ１０４コントローラＡＳＩＣ１０５に接続される。システムメモリ１０２は、描画用メモリ等として機能する不揮発性メモリである。
【００２３】
ＮＢ１０３は、ブリッジとして機能するＳＢ１０４を介して外部Ｉ／Ｆや入出力制御ＡＳＩＣ１１０と接続される。コントローラＡＳＩＣ１０５にはローカルメモリ１０６、プリンタエンジン２０２が接続されている。また、コントローラＡＳＩＣ１０５には拡張Ｉ／Ｆ１０９を介して拡張ユニット２０３が接続される。コントローラＡＳＩＣ１０５は、画像処理装置１においてプリンタエンジン２０２及び拡張ユニット２０３による画像処理機能を制御するＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）である。
【００２４】
プリンタエンジン２０２は出力用紙に対する画像形成機能を有する画像形成エンジンである。拡張ユニット２０３は、ＦＣＵ（Ｆａｘ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）、スキャナユニット等、画像処理の用途に応じて接続されるハードウェアである。この場合においてローカルメモリ１０６は、プリンタエンジン２０２による画像形成処理の描画情報バッファ、複写用画像バッファ、符号バッファ等として機能する。また、ＨＤＤ１０７には、画像データ、文書データ、プログラム等の他、フォントデータやフォーム等が蓄積される。外部Ｉ／Ｆ１０８は、ＮＩＣ（Ｎｅｔｗｏｒｋ  Ｉｎｔｅｒｆａｃｅ  Ｃａｒｄ）、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）コントローラ及びＩＥＥＥ１２８４コントローラ等を含み、夫々の規格に準じた入出力インターフェースの制御を行う。
【００２５】
入出力制御ＡＳＩＣ１１０には操作パネル２０１が接続される。操作パネル２０１はユーザが画像処理装置１を直接操作する操作部であると共に、画像処理装置１の状態を視覚的に表示する表示部である。入出力制御ＡＳＩＣ１１０は、操作パネル２０１からの情報入力及び操作パネル２０１への情報表示を制御する。また、入出力制御ＡＳＩＣ１１０はＲＡＭコントローラ１１１を含み、ＣＰＵ１０１からＲＡＭ１１２、増設ＲＡＭ１２０へのアクセスを制御する。ＲＡＭ１１２及び増設ＲＡＭ１２０は、ＣＰＵ１０１の情報処理に用いられる主記憶装置として機能する。また、ＲＡＭ１１２は、画像処理装置１の必要最低限の機能を実行するために予めコントローラ１００に実装されている記憶媒体である。これにより、増設ＲＡＭ１２０を接続しない場合であっても、画像処理装置１の必要最低限の機能を実行することが可能となる。
【００２６】
他方、増設ＲＡＭ１２０は、拡張ユニット２０３による画像処理装置１の機能拡張に伴って必要となる記憶領域を付加するために増設ＲＡＭスロット１１３を介してＲＡＭコントローラ１１１に接続されるメモリモジュールである。尚、入出力制御ＡＳＩＣ１１１は、場合によりＤＭＡＣ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌｌｅｒ）等を含む。また、ＲＡＭコントローラ１１１は、シリアルインタフェースによりＲＡＭ１１２に対してアクセスするが、増設ＲＡＭ１２０に対しては、パラレルインタフェースによりアクセスする。即ち、ＲＡＭコントローラ１１１は、シリアルインタフェースをパラレルインタフェースに変換する信号変換部を有する。シリアルインタフェースを用いた多容量のＲＡＭデバイスは高コストとなる。本実施例のようにシリアル／パラレルの変換を行うことにより、普及しているパラレルＩ／Ｆを用いたＲＡＭデバイスを用いて増設ＲＡＭ１２０を構成することが可能となる。
【００２７】
このような画像処理装置１において、本実施例は、複数の増設ＲＡＭ１２０を増設ＲＡＭスロット１１３に接続する際の接続形態に特徴を有する。図２を参照して、本実施例に係る増設ＲＡＭ１２０について詳細に説明する。図２は、本実施例に係るコントローラ１００における増設ＲＡＭ１２０の増設ＲＡＭスロット１１３への接続形態を示すブロック図である。図２においては、例として増設ＲＡＭ１２０ａ、１２０ｂ及び１２０ｃの３つの増設ＲＡＭを接続する例を示す。図２に示すように、本実施例に係る増設ＲＡＭ１２０ａ〜１２０ｃ（以降、これらのすべて若しくはいずれか１つを指して増設ＲＡＭ１２０とする）は、夫々接続端子１２１ａ〜１２１ｃ（以降、これらのすべて若しくはいずれか１つを指して接続端子１２１とする）、ＲＡＭ１２２ａ〜１２２ｃ（以降、これらのすべて若しくはいずれか１つを指してＲＡＭ１２２とする）及びスタックスロット１２３ａ〜１２３ｃ（以降、これらのすべて若しくはいずれか１つを指してスタックスロット１２３とする）を有する。
【００２８】
図２に示すように、本実施例において複数の増設ＲＡＭ１２０を増設ＲＡＭスロット１１３に接続する際は、１つ目の増設ＲＡＭ１２０ａを増設ＲＡＭスロット１１３に接続し、２つ目の増設ＲＡＭ１２０ｂは、既に接続されている増設ＲＡＭ１２０ａに設けられたスロットに接続する。また、３つ目の増設ＲＡＭ１２０ｃは、既に接続されている増設ＲＡＭ１２０ｂに設けられたスロットに接続する。即ち、増設ＲＡＭスロット１１３に対して複数の増設ＲＡＭ１２０を積み重ねるように接続する。換言すると、増設ＲＡＭスロット１１３に対して、複数の増設ＲＡＭ１２０をスタックして接続する（以降、図２に示す増設ＲＡＭ１２０ｂ、１２０ｃのように、直接増設ＲＡＭスロット１１３に接続されず、増設ＲＡＭ１２０に対して接続される接続形態をスタック接続とする）。これにより、複数の増設ＲＡＭ１２０をＲＡＭコントローラ１１１に接続する際に、接続する数分の増設ＲＡＭスロット１１３を設ける必要がなくなり、コントローラ１００の回路規模の低減及び回路設計上の制約を低減することができる。また、増設ＲＡＭ１２０を接続しない場合、複数の増設ＲＡＭスロット１１３が設けられていると、それらのすべてが不要な構成となり、装置構成が非効率なものとなってしまう。これに対して、本実施例を用いることにより増設ＲＡＭを接続しない場合であっても、不要となる増設ＲＡＭスロット１１３は１つで済むため、装置の拡張性と装置設計の効率性とのトレードオフを回避することができる。
【００２９】
接続端子１２１は、増設ＲＡＭ１２０を増設ＲＡＭスロット１１３へ接続する際の接続端子である。また、増設ＲＡＭ１２０ｂ、１２０ｃのようにスタック接続される場合においては、接続端子１２１は、既に接続されている増設ＲＡＭ１２０のスタックスロット１２３へ接続する際の接続端子となる。ＲＡＭ１２２は、増設ＲＡＭ１２０に含まれる不揮発性メモリであり、コントローラ１００に含まれるＲＡＭ１１２と同様の構成、機能を有する。スタックスロット１２３は、既に接続されている増設ＲＡＭ１２０に更に増設ＲＡＭ１２０を接続する際の接続スロットである。既に接続されている増設ＲＡＭ１２０のスタックスロット１２３に、新たに接続する増設ＲＡＭ１２０の接続端子１２１を接続することにより、増設ＲＡＭ１２０をスタック接続する。
【００３０】
次に、本実施例に係るＲＡＭコントローラ１１１による、増設ＲＡＭ１２０の制御について説明する。図２に示すように、本実施例に係るＲＡＭコントローラ１１１は、増設ＲＡＭスロット１１３を介して接続される増設ＲＡＭ１２０を制御するための増設ＲＡＭコントローラ１１１ａを有する。増設ＲＡＭコントローラ１１１ａは、増設ＲＡＭスロット１１３を介して接続された増設ＲＡＭ１２０に含まれるＲＡＭ１２２へのアクセス制御機能及びスタック接続された複数の増設ＲＡＭ１２０に含まれるＲＡＭ１２２へのアクセス制御機能等を有する。まず、図３を参照して、増設ＲＡＭコントローラ１１１ａによる増設ＲＡＭ１２０の制御初期化動作について説明する。図３に示すように、画像処理装置１に電源が投入される等の操作により、ＲＡＭコントローラ１１１において初期化が開始される（Ｓ３０１）。ＲＡＭコントローラ１１１が初期化を開始すると、増設ＲＡＭコントローラ１１１ａは、増設ＲＡＭスロット１１３を介して接続されている増設ＲＡＭ１２０ａ及びスタック接続されている増設ＲＡＭ１２０ｂ、１２０ｃにアクセスする（Ｓ３０２）。
【００３１】
増設ＲＡＭコントローラ１１１ａは、Ｓ３０２における増設ＲＡＭ１２０へのアクセスにおいて、各増設ＲＡＭ１２０の記憶容量に関する情報を取得する。これにより、増設ＲＡＭコントローラ１１１ａは、増設ＲＡＭスロット１１３に接続され若しくはスタック接続されている増設ＲＡＭ１２０の記憶容量を認識する（Ｓ３０３）。増設ＲＡＭコントローラ１１１ａは、Ｓ３０３において認識した増設ＲＡＭ１２０の容量に基づき、増設ＲＡＭの接続情報を構成し（Ｓ３０４）、処理を終了する。Ｓ３０４において構成される接続情報の例を図４に示す。図４に示すように、Ｓ３０４において構成される増設ＲＡＭ接続情報は、接続されている増設ＲＡＭ１２０の接続位置及び夫々の増設ＲＡＭ１２０の容量に関する情報を含み、増設ＲＡＭコントローラ１１１ａによって保持される。
【００３２】
図４に示す接続位置において、第１接続とは、増設ＲＡＭスロット１１３に直接接続されていること、即ち、複数の増設ＲＡＭ１２０において、１番目にＲＡＭコントローラ１１１に接続されていることを示す。本実施例においては、図２に示す増設ＲＡＭ１２０ａが第１接続されている。第２接続とは、第１接続されている増設ＲＡＭ１２０のスタックスロット１２３に接続されていること、即ち、複数の増設ＲＡＭ１２０において、２番目にＲＡＭコントローラ１１１に接続されていることを示す。本実施例においては、図２に示す増設ＲＡＭ１２０ｂが第２接続されている。第３接続とは、第２接続されている増設ＲＡＭ１２０のスタックスロット１２３に接続されていること、即ち、複数の増設ＲＡＭ１２０において、３番目にＲＡＭコントローラ１１１に接続されていることを示す。本実施例においては、図２に示す増設ＲＡＭ１２０ｃが第３接続されている。以降、第４、第５接続と続く場合は、４番目、５番目に接続されていることを示す。
【００３３】
図４に示すような接続情報が構成されることにより、増設ＲＡＭコントローラ１１１ａは、ＲＡＭコントローラ１１１によるＲＡＭのアクセス制御の一態様として増設ＲＡＭ１２０にアクセスし、増設ＲＡＭ１２０をＣＰＵ１０１の処理領域として用いることが可能となる。次に、図５を参照して、画像処理装置１の制御プログラム等のデータを増設ＲＡＭ１２０にロードする際の動作を説明する。ＲＡＭコントローラ１１１は、ＣＰＵ１０１の制御によりデータのロードを開始すると（Ｓ５０１）、データのロード先を決定する（Ｓ５０２）。データのロード先として増設ＲＡＭ１２０を用いる場合（Ｓ５０３／ＹＥＳ）、ＲＡＭコントローラ１１１は、データロード処理を増設ＲＡＭコントローラ１１１ａに委託する（Ｓ５０４）。ＲＡＭコントローラ１１１から処理の委託を受けた増設ＲＡＭコントローラ１１１ａは、図４に示す増設ＲＡＭ接続情報を参照し、データロード先を決定する（Ｓ５０５）。データロード先を決定すると、増設ＲＡＭコントローラ１１１ａは、ロード先として決定した増設ＲＡＭ１２０に対してデータをロードし（Ｓ５０６）、処理を終了する。Ｓ５０２において決定されたデータロード先として、増設ＲＡＭ１２０が含まれなければ、ＲＡＭコントローラ１１１は、ＲＡＭ１１２にデータをロードし（Ｓ５０７）、処理を終了する。
【００３４】
このように、増設ＲＡＭ１２０及びＲＡＭ１１２を用いてＣＰＵ１０１が処理を実行する場合、ＲＡＭコントローラ１１１の制御により、異なる増設ＲＡＭ１２０間（例えば増設ＲＡＭ１２０ａと増設ＲＡＭ１２０ｂとの間）若しくは増設ＲＡＭ１２０とＲＡＭ１１２との間においてデータの入出力を行うことが可能である。また、複数の増設ＲＡＭ１２０のうちいずれかにベリファイエラー等のエラーが検出された場合、増設ＲＡＭコントローラ１１１ａは、当該エラーが検出された増設ＲＡＭ１２０へのアクセスを禁止し、他の増設ＲＡＭ１２０へアクセスするように制御する。これにより、データ消失やプログラムの誤動作等の不具合を回避することが可能となる。また、増設ＲＡＭ１２０のいずれかにエラーを検出した場合、増設ＲＡＭコントローラ１１１ａは、図４に示す増設ＲＡＭ接続情報を参照することにより、当該エラーを検出した増設ＲＡＭを特定する。当該エラー検出ＲＡＭとして特定された増設ＲＡＭ１２０を操作パネル２０１に表示することにより、ユーザに対してエラーを有する増設ＲＡＭ１２０の交換を促すことができる。
【００３５】
また、増設ＲＡＭ１２０として接続されるメモリモジュールの数により、増設ＲＡＭコントローラ１１１ａが必要とする機能も変わることが考えられる。従って、増設ＲＡＭコントローラ１１１ａの動作を制御するファームウェア等の制御プログラムは更新可能であることが好ましい。増設ＲＡＭコントローラ１１１ａの制御プログラムの更新、変更を実行する場合、外部Ｉ／Ｆ１０８から入力された更新用プログラムを用いてＣＰＵ１０１、入出力制御ＡＳＩＣ１１０、ＲＡＭコントローラ１１１等の制御により、増設ＲＡＭコントローラ１１１ａの制御プログラムが更新される。この他、増設ＲＡＭコントローラ１１１ａ自身の制御により更新が実行されても良い。
【００３６】
以上説明したように、本実施例に係る画像処理装置１及びメモリ増設方法においては、１つの増設ＲＡＭスロット１１３に複数の増設ＲＡＭ１２０をスタックして接続することにより、複数の増設ＲＡＭ１２０を接続可能なまま、入出力制御ＡＳＩＣ１１０における増設ＲＡＭ１２０に対応した回路規模を低減することができる。従って、本実施例に係るメモリ増設方法により、機能拡張性と回路規模の低減とのトレードオフを回避することが可能となる。
【実施例２】
【００３７】
図１においては、コントローラ１００のＲＡＭコントローラ１１１に増設ＲＡＭコントローラ１１１ａを設ける例を説明した。しかしながら、増設ＲＡＭスロット１１３に増設ＲＡＭ１２０を接続しない場合、やはり増設ＲＡＭコントローラ１１１ａが不要な構成となってしまい、装置構成が非効率なものとなる。本実施例においては、増設ＲＡＭコントローラ１１１ａを必要に応じて着脱可能な例を説明する。尚、実施例１と同様の符号を付す構成については実施例１と同一又は相当部を示し、説明を省略する。
【００３８】
本実施例に係る画像処理装置１は、実施例１の図１において説明した構成と概ね同様の構成を有する。本実施例に係るＲＡＭコントローラ１１１及び増設ＲＡＭ１２０の構成について、図６を参照して説明する。図６に示すように、本実施例に係るＲＡＭコントローラ１１１は、実施例１の構成に対して増設ＲＡＭコントローラ１１１ａが省略されており、増設ＲＡＭスロット１１３に直接接続されている。また、増設ＲＡＭスロット１１３に直接接続される（第１接続される）増設ＲＡＭ１２０ａは、実施例１の態様に加えて、増設ＲＡＭコントローラ１２４及びバックアップ電源１２５を有する。尚、図６においては、電源供給の線を破線にて示す。
【００３９】
本実施例に係る画像処理装置１に係るコントローラ１００に含まれるＲＡＭコントローラ１１１は、ＲＡＭ１１２の記憶領域を管理する機能を有し、増設ＲＡＭスロット１１３に接続される増設ＲＡＭ１２０の記憶領域を直接管理する機能を有さない。これにより、コントローラ１００の回路規模を低減し、画像処理装置１本体の生産性を向上することができる。本実施例においてメモリ容量を増設する場合は、図６に示すように、増設ＲＡＭスロット１１３に直接接続される（第１接続される）増設ＲＡＭ１２０として増設ＲＡＭコントローラ１２４が内蔵された増設ＲＡＭ１２０ａを接続する。これにより、コントローラ１００に対して、増設ＲＡＭ１２０の制御機能が付加される。
【００４０】
ＲＡＭコントローラ１１１が増設ＲＡＭ１２０の記憶領域にアクセスする場合は、処理を増設ＲＡＭコントローラ１２４に委託することにより行う。増設ＲＡＭコントローラ１２４は、実施例１と同様に、ＲＡＭコントローラ１１１からの処理の委託を受けてＲＡＭ１２２ａ〜１２２ｃにアクセスする。これにより、増設ＲＡＭ１２０がＣＰＵ１０１の処理領域として動作する。尚、増設ＲＡＭコントローラ１２４は、実施例１と同様にシリアル／パラレル変換機能を有し、ＲＡＭコントローラ１１２からのシリアルインタフェースによるアクセスを受けてパラレルインタフェースによりＲＡＭ１２２ａ〜ＲＡＭ１２２ｃにアクセスする。
【００４１】
また、実施例１においてコントローラ１００本体から供給されていたＲＡＭ１２２ａ〜１２２ｃのバックアップ電源は、増設ＲＡＭ１２０ａに内蔵されたバックアップ電源１２５から供給される。これにより、コントローラ１００本体にバックアップ電源を設ける必要がなくなり、コントローラ１００の構成を簡略化して生産性を向上することが可能となる。増設ＲＡＭコントローラ１２４による増設ＲＡＭ１２０の制御は、実施例１の図３、図５等において説明した増設ＲＡＭコントローラ１１１ａと同様に行われる。
【００４２】
以上説明したように、本実施例に係る本実施例に係る画像処理装置１及びメモリ増設方法においては、コントローラ１００の増設ＲＡＭスロット１１３に接続される増設ＲＡＭ１２０ａに増設ＲＡＭコントローラ１２４を設けることにより、コントローラ１００本体の構成を簡略化し、画像処理装置１の拡張性と装置設計の効率化とのトレードオフを回避することが可能となる。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施例に係る画像処理装置を示すブロック図である。
【図２】本発明の実施例に係るＲＡＭコントローラの周辺構成を示すブロック図である。
【図３】本発明の実施例に係る増設ＲＡＭの初期化動作を示すフローチャートである。
【図４】本発明の実施例に係る増設ＲＡＭコントローラが保持する増設ＲＡＭ接続情報を示す図である。
【図５】本発明の実施例に係るＲＡＭ及び増設ＲＡＭへのアクセス動作を示すフローチャートである。
【図６】本発明の他の実施例に係るＲＡＭコントローラの周辺構成を示すブロック図である。
【符号の説明】
【００４４】
１    画像処理装置
１００    コントローラ
１０１    ＣＰＵ
１０２    システムメモリ
１０３    ＮＢ
１０４    ＳＢ
１０５    コントローラＡＳＩＣ
１０６    ローカルメモリ
１０７    ＨＤＤ
１０８    外部Ｉ／Ｆ
１０９    拡張Ｉ／Ｆ
１１０    入出力制御ＡＳＩＣ
１１１    ＲＡＭコントローラ
１１１ａ    増設ＲＡＭコントローラ
１１２    ＲＡＭ
１１３    増設ＲＡＭスロット
１２０    増設ＲＡＭ
１２１、１２１ａ、１２１ｂ、１２１ｃ  接続端子
１２２、１２２ａ、１２２ｂ、１２２ｃ    ＲＡＭ
１２３、１２３ａ、１２３ｂ、１２３ｃ    スタックスロット
１２４    増設ＲＡＭコントローラ
１２５    バックアップ電源
【図１】
2009026068.tif 000003
【図２】
2009026068.tif 000004
【図３】
2009026068.tif 000005
【図４】
2009026068.tif 000006
【図５】
2009026068.tif 000007
【図６】
2009026068.tif 000008