(57)【要約】【課題】ＳＯＧ層の表面を平坦に形成することができる、半導体装置を提供する。【解決手段】層間絶縁膜２上には、配線３が所定のパターンで形成されている。層間絶縁膜２および配線３上には、それらの表面に沿ってＳｉＯＣ膜７が形成されている。ＳｉＯＣ膜７上には、ＳＯＧ層８が形成されている。ＳＯＧ層８は、ＳｉＯＣ膜７における配線３上に形成された部分を露出させ、その露出したＳｉＯＣ膜７の表面と面一をなす表面を有している。【選択図】図１
2009170544.tif 000002
【特許請求の範囲】
【請求項１】
層間絶縁膜と、
前記層間絶縁膜上に所定のパターンに形成された配線と、
前記層間絶縁膜および前記配線上にそれらの表面に沿って形成されたＳｉＯＣ膜と、
前記ＳｉＯＣ膜上に形成され、前記ＳｉＯＣ膜における前記配線上に形成された部分を露出させ、その露出した前記ＳｉＯＣ膜の表面と面一をなす表面を有するＳＯＧ層とを備える、半導体装置。
【請求項２】
前記ＳｉＯＣ膜は、１０原子％以上４０原子％以下のＣ（炭素）を含有している、請求項１に記載の半導体装置。
【請求項３】
前記層間絶縁膜および前記配線と前記ＳｉＯＣ膜との間には、ＳｉＯ２膜が介在されている、請求項１または２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線構造を有する半導体装置に関する。
【背景技術】
【０００２】
たとえば、集積度の高いＬＳＩには、半導体基板上に複数の配線層を積層した、いわゆる多層配線構造が採用されている。
図５Ａ〜５Ｆは、多層配線構造を有する半導体装置の製造方法を工程順に示す図解的な断面図である。
まず、図示しない半導体基板（たとえば、シリコン基板）上に、層間絶縁膜１０１が形成される。その後、図５Ａに示すように、層間絶縁膜１０１上に、ＴｉＮ（窒化チタン）層１０２、Ａｌ（アルミニウム）合金層１０３およびＴｉＮ層１０４が、半導体基板側からこの順に積層される。
【０００３】
次いで、ＴｉＮ層１０２、Ａｌ合金層１０３およびＴｉＮ層１０４が選択的にエッチングされることにより、図５Ｂに示すように、配線１０５が所定のパターンで形成される。配線１０５は、Ａｌ合金からなる主配線層（Ａｌ合金層１０３）を、ＴｉＮからなる反射防止膜（ＴｉＮ層１０４）およびバリア膜（ＴｉＮ層１０２）で挟み込んだ積層構造を有している。
【０００４】
その後、図５Ｃに示すように、層間絶縁膜１０１および配線１０５上に、ＳｉＯ２（酸化シリコン）からなる下地膜１０６が形成される。下地膜１０６は、配線１０５間の間隔よりも小さい膜厚を有し、層間絶縁膜１０１および配線１０５の表面を覆っている。これにより、配線１０５間には、下地膜１０６によって区画される凹部１１０が形成される。すなわち、対向する配線１０５の側面に形成された下地膜１０６は、凹部１１０の側面をなし、配線１０５間における層間絶縁膜１０１の表面に形成された下地膜１０６は、凹部１１０の底面をなす。
【０００５】
次いで、図５Ｄに示すように、下地膜１０６上に、有機ＳＯＧ材料（たとえば、メチルシルセスキシオキサン：ＭＳＱ）からなるＳＯＧ層１０７が回転塗布される。このＳＯＧ層１０７は、下地膜１０６によって区画される凹部１１０を埋め尽くし、下地膜１０６における配線１０５上に形成された部分を覆う厚さに形成される。
その後、エッチバックにより、図５Ｅに示すように、ＳＯＧ層１０７における配線１０５上に形成された部分が除去され、配線１０５上において、下地膜１０６の表面が露出する。
【０００６】
そして、ＳＯＧ層１０７および下地膜１０６上に層間絶縁膜１０９が積層されることにより、図５Ｆに示す半導体装置が得られる。
【特許文献１】特開平７−１０６３２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
下地膜１０６の材料であるＳｉＯ２は、Ｏ（酸素）を多く含んでいる。そのため、エッチバック工程（図５Ｅ参照）の際に、ＳＯＧ層１０７から露出した下地膜１０６がエッチングガスに曝されると、下地膜１０６中に含まれるＯがエッチングガス中に混入する。このエッチングガス中に混入したＯは、ＳＯＧ層１０７のエッチング速度を増加させるため、下地膜１０６が露出する部分（下地膜における配線１０５上に形成された部分）の周囲では、他の部分よりもＳＯＧ層１０７のエッチングが進行する。これにより、図５Ｅに示すように、ＳＯＧ層１０７にその表面から半導体基板側に向かう方向の凹み１０８が形成される。
【０００８】
特に、配線１０５が密集している部分では、下地膜１０６の露出面積が大きくなり、エッチングガス中に混入するＯの量も増加する。したがって、配線１０５が密集している部分では、ＳＯＧ層１０７のエッチング速度の増加が特に大きくなるため、ＳＯＧ層１０７に生じる凹み１０８の深さが大きくなる。
このような凹み１０８が生じていると、図５Ｆに示すように、層間絶縁膜１０９の表面の平坦性が損なわれる。そのため、層間絶縁膜１０９上の全面に配線材料膜を形成し、これをエッチングにより部分的に除去して、層間絶縁膜１０９上に上層配線のパターンを得るときに、配線材料膜の所望しないエッチング残りが生じ、これによる配線間ショートの問題を生じるおそれがある。また、層間絶縁膜１０９にビアホールを形成する際や、層間絶縁膜１０９上に上層配線を形成する際のフォトリソグラフィ工程において、焦点深さが定まらず、いわゆるフォーカス不良が生じるおそれがある。
【０００９】
そこで、本発明の目的は、ＳＯＧ層の表面を平坦に形成することができる、半導体装置を提供することである。
【課題を解決するための手段】
【００１０】
前記の目的を達成するための請求項１記載の発明は、層間絶縁膜と、前記層間絶縁膜上に所定のパターンに形成された配線と、前記層間絶縁膜および前記配線上にそれらの表面に沿って形成されたＳｉＯＣ膜と、前記ＳｉＯＣ膜上に形成され、前記ＳｉＯＣ膜における前記配線上に形成された部分を露出させ、その露出した前記ＳｉＯＣ膜の表面と面一をなす表面を有するＳＯＧ層とを備える、半導体装置である。
【００１１】
この構成によれば、層間絶縁膜上には、配線が所定のパターンで形成されている。層間絶縁膜および配線上には、それらの表面に沿ってＳｉＯＣ膜が形成されている。ＳｉＯＣ膜上には、ＳＯＧ層が形成されている。ＳＯＧ層は、ＳｉＯＣ膜における配線上に形成された部分を露出させ、その露出したＳｉＯＣ膜の表面と面一をなす表面を有している。
ＳｉＯＣ膜の材料であるＳｉＯＣ（炭素が添加された酸化シリコン）は、ＳｉＯ２と比較してＯの含有率が低い。そのため、ＳｉＯＣ膜上にＳＯＧ層の材料からなる堆積層が形成され、この堆積層がエッチバックされることによりＳＯＧ層が形成される場合に、ＳｉＯＣ膜がエッチングガスに曝されても、エッチングガス中に大量のＯが混入しないので、ＳＯＧ層のエッチング速度の増加を防止することができる。したがって、ＳｉＯＣ膜が露出する部分（ＳｉＯＣ膜における配線上に形成された部分）の周囲であっても、ＳＯＧ層のエッチング速度が増加することがなく、ＳＯＧ層に凹みが生じない。その結果、ＳＯＧ層の表面を平坦に形成することができる。
【００１２】
また、請求項２に記載のように、前記ＳｉＯＣ膜は、１０原子％以上４０原子％以下のＣ（炭素）を含有していることが好ましい。
Ｃの含有率が１０原子％以上であることにより、相対的にＯの含有率を低下させることができる。そのため、エッチングガス中にＯが混入するのを効果的に抑制することができ、ＳＯＧ層のエッチング速度の増加を良好に防止することができる。
【００１３】
また、Ｃの含有率が４０原子％以下であることにより、ＳｉＯＣ膜に必要な膜強度と、ＳｉＯＣ膜の下層に対する密着性とを確保することができる。
また、請求項３に記載のように、前記ＳｉＯＣ膜と前記層間絶縁膜および前記配線との間には、ＳｉＯ２膜が介在されていてもよい。
ＳｉＯ２膜の材料であるＳｉＯ２は、ＳｉＯＣと比較して強度が高いため、ＳｉＯ２膜が、ＳｉＯＣ膜と層間絶縁膜および配線との間に介在されていることにより、ＳｉＯＣ膜のみでＳＯＧ層の下地膜（層間絶縁膜および配線とＳＯＧ層との間に介在される下地膜）を形成した場合と比較して、ＳｉＯＣ膜とＳｉＯ２膜とを積層して構成される下地膜の強度を維持しながら、膜厚を小さくすることができる。
【発明を実施するための最良の形態】
【００１４】
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置の構造を示す図解的な断面図である。
半導体装置１は、図示しない半導体基板（たとえば、シリコン基板）を備えている。半導体基板上には、ＳｉＯ２からなる層間絶縁膜２が形成されている。層間絶縁膜２上には、配線３が所定の配線パターンで形成されている。配線３は、Ａｌからなる主配線層４を、ＴｉＮからなるバリア膜５および反射防止膜６で挟み込んだ積層構造を有している。
【００１５】
層間絶縁膜２および配線３上には、ＳｉＯＣからなるＳｉＯＣ膜７が形成されている。ＳｉＯＣ膜７には、たとえば、１０原子％以上４０原子％以下のＣが含まれている。ＳｉＯＣ膜７は、隣り合う配線３間の間隔よりも小さい膜厚を有し、層間絶縁膜２および配線３の表面に沿って形成されている。これにより、配線３間には、ＳｉＯＣ膜７によって区画される凹部１５が形成されている。すなわち、対向する配線３の側面に形成されたＳｉＯＣ膜７は、凹部１５の側面をなし、配線３間における層間絶縁膜２の表面に形成されたＳｉＯＣ膜は、凹部１５の底面をなしている。
【００１６】
ＳｉＯＣ膜７によって区画される凹部１５は、有機ＳＯＧ材料（たとえば、ＭＳＱ）からなるＳＯＧ層８によって埋め尽くされている、ＳＯＧ層８の表面は、ＳｉＯＣ膜７における配線３上に形成された部分の表面とほぼ面一をなしている。
ＳｉＯＣ膜７およびＳＯＧ層８上には、ＳｉＯ２からなる層間絶縁膜９が形成されている。層間絶縁膜９には、配線３の所定部分と対向する部分に、層間絶縁膜９の上面から配線３の上面に達するビアホール１０が貫通形成されている。ビアホール１０には、Ｗ（タングステン）からなるビア１１が埋設されている。層間絶縁膜９上には、図示しない上層配線が形成され、ビア１１を介して、配線３と上層配線とが電気的に接続されている。
【００１７】
図２Ａ〜２Ｆは、半導体装置１の製造方法を工程順に説明するための図解的な断面図である。
まず、図示しない半導体基板（たとえば、シリコン基板）上に、層間絶縁膜２が形成される。その後、図２Ａに示すように、スパッタ法により、層間絶縁膜２上に、ＴｉＮ層１２、Ａｌ合金層１３およびＴｉＮ層１４が、半導体基板側からこの順に積層される。
【００１８】
次いで、ＴｉＮ層１２、Ａｌ合金層１３およびＴｉＮ層１４が選択的にエッチングされることにより、図２Ｂに示すように、配線３が所定のパターンで形成される。
その後、図２Ｃに示すように、プラズマＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により、層間絶縁膜２および配線３上に、ＳｉＯＣ膜７が形成される。ＳｉＯＣ膜７は、配線３間の間隔よりも小さい膜厚を有し、層間絶縁膜２および配線３の表面を覆うように形成される。
【００１９】
次いで、図２Ｄに示すように、ＳｉＯＣ膜７上に、ＳＯＧ層８の材料が回転塗布されることにより、ＳＯＧ層８の材料からなる堆積層１６が形成される。この堆積層１６は、ＳｉＯＣ膜７によって区画される凹部１５を埋め尽くし、ＳｉＯＣ膜７における配線３上に形成された部分を覆う厚さに形成される。
その後、エッチバックにより、図２Ｅに示すように、堆積層１６における配線３上に形成された部分が除去される。これにより、配線３上において、ＳｉＯＣ膜７の表面が露出し、凹部１５内に、このＳｉＯＣ膜７とほぼ面一な表面を有するＳＯＧ層８が形成される。このエッチバック工程は、ＣＦ４（四フッ化炭素）ガスとＣＨＦ３（三フッ化メタン）ガスとを、ＣＦ４：ＣＨＦ３＝１：１〜０．８の比率で混合した混合ガスをエッチングガス（エッチャント）として用いたドライエッチングにより行われる。
【００２０】
次に、図２Ｆに示すように、ＳＯＧ層８およびＳｉＯＣ膜７上に、ＣＶＤ法により、層間絶縁膜９が積層される。
その後、層間絶縁膜９が選択的にエッチングされることによってビアホール１０が形成される。そして、このビアホール１０にＷからなるビア１１が埋設されることにより、図１に示す半導体装置１が得られる。
【００２１】
以上のように、層間絶縁膜２上には、配線３が所定のパターンで形成されている。層間絶縁膜２および配線３上には、それらの表面に沿ってＳｉＯＣ膜７が形成されている。ＳｉＯＣ膜７上には、ＳＯＧ層８が形成されている。ＳＯＧ層８は、ＳｉＯＣ膜７における配線３上に形成された部分を露出させ、その露出したＳｉＯＣ膜７の表面と面一をなす表面を有している。
【００２２】
ＳｉＯＣ膜７の材料であるＳｉＯＣは、ＳｉＯ２と比較してＯの含有率が低い。そのため、ＳｉＯＣ膜７上にＳＯＧ層８の材料からなる堆積層１６が形成され、この堆積層１６がエッチバックされることによりＳＯＧ層８が形成されると、ＳｉＯＣ膜７がエッチングガスに曝されても、エッチングガス中に大量のＯが混入しないので、ＳＯＧ層８のエッチング速度の増加を防止することができる。したがって、ＳｉＯＣ膜７が露出する部分（ＳｉＯＣ膜７における配線３上に形成された部分）の周囲であっても、ＳＯＧ層８のエッチング速度が増加することがなく、ＳＯＧ層８に凹みが生じない。その結果、ＳＯＧ層８の表面を平坦に形成することができる。
【００２３】
また、ＳｉＯＣ膜７におけるＣの含有率が１０原子％以上であることにより、相対的にＯの含有率を低下させることができる。そのため、エッチングガス中にＯが混入するのを効果的に抑制することができ、ＳＯＧ層８のエッチング速度の増加を良好に防止することができる。
また、ＳｉＯＣ膜７におけるＣの含有率が４０原子％以下であることにより、ＳｉＯＣ膜７に必要な膜強度と、層間絶縁膜２に対する密着性とを確保することができる。
【００２４】
図２Ｅに示すエッチバック工程において、ＳＯＧ層８（堆積層１６）と下地膜（この実施形態においては、ＳｉＯＣ膜７）とのエッチングレートが近ければ、ＳＯＧ層８および下地膜の表面を平坦に形成することができる。このエッチングレートは、エッチングガスにおけるＣＦ４およびＣＨＦ３の混合比率を変えることによって調整される。たとえば、下地膜がＳｉＯ２からなる場合には、ＣＨＦ３ガスの比率を増すことにより、ＳＯＧ層８のエッチングレートと下地膜のエッチングレートとを近づけることができ、ＳＯＧ層８および下地膜の表面の平坦性を高めることができる。しかし、ＣＨＦ３ガスの比率を増しすぎると、エッチングが停止してしまう場合があった。
【００２５】
この実施形態において、ＳＯＧ層８および下地膜であるＳｉＯＣ膜７は、ともに有機材料（炭素を含む材料）からなるため、膜質が似ており、エッチングレートが近い。よって、エッチングガスにおけるＣＨＦ３の比率を極端に増すことなく、ＳＯＧ層８のエッチングレートとＳｉＯＣ膜７のエッチングレートとを合わせることができる。その結果、エッチングの停止などの問題を生じることなく、ＳＯＧ層８およびＳｉＯＣ膜７の表面を平坦に形成することができる。
【００２６】
図３は、本発明の他の実施形態に係る半導体装置の構造を示す図解的な断面図である。
半導体装置５１は、図示しない半導体基板（たとえば、シリコン基板）を備えている。半導体基板上には、ＳｉＯ２からなる層間絶縁膜５２が形成されている。層間絶縁膜５２上には、配線５３が所定の配線パターンで形成されている。配線５３は、Ａｌからなる主配線層５４を、ＴｉＮからなるバリア膜５５および反射防止膜５６で挟み込んだ積層構造を有している。
【００２７】
層間絶縁膜５２および配線５３上には、下地膜６７が形成されている。下地膜６７は、ＳｉＯ２からなり、層間絶縁膜５２および配線５３の表面に沿って形成されるＳｉＯ２膜５７と、ＳｉＯＣからなり、ＳｉＯ２膜５７の表面に沿って形成されるＳｉＯＣ膜５８とが積層された構成を有している。ＳｉＯＣ膜５８には、たとえば、１０原子％以上４０原子％以下のＣが含まれている。
【００２８】
下地膜６７は、隣り合う配線５３間の間隔よりも小さい膜厚を有している。たとえば、隣り合う配線５３間の間隔が０．６μｍである場合、ＳｉＯ２膜５７は、配線５３上において１００ｎｍの膜厚を有し、ＳｉＯＣ膜５８は、配線５３上において３００ｎｍの膜厚を有している。これにより、配線５３間には、下地膜６７によって区画される凹部６６が形成されている。すなわち、対向する配線５３の側面に形成された下地膜６７（ＳｉＯＣ膜５８）は、凹部６６の側面をなし、配線５３間における層間絶縁膜５２の表面に形成された下地膜６７（ＳｉＯＣ膜５８）は、凹部６６の底面をなしている。
【００２９】
下地膜６７によって区画される凹部６６は、有機ＳＯＧ材料（たとえば、ＭＳＱ）からなるＳＯＧ層５９によって埋め尽くされている、ＳＯＧ層５９の表面は、下地膜６７（ＳｉＯＣ膜５８）における配線５３上に形成された部分の表面とほぼ面一をなしている。
下地膜６７およびＳＯＧ層５９上には、ＳｉＯ２からなる層間絶縁膜６０が形成されている。層間絶縁膜６０には、配線５３の所定部分と対向する部分に、層間絶縁膜６０の上面から配線５３の上面に達するビアホール６１が貫通形成されている。ビアホール６１には、Ｗからなるビア６２が埋設されている。層間絶縁膜６０上には、図示しない上層配線が形成され、ビア６２を介して、配線５３と上層配線とが電気的に接続されている。
【００３０】
図４Ａ〜４Ｇは、半導体装置５１の製造方法を工程順に説明するための図解的な断面図である。
まず、図示しない半導体基板上に、層間絶縁膜５２が形成される。その後、図４Ａに示すように、スパッタ法により、層間絶縁膜５２上に、ＴｉＮ層６３、Ａｌ合金層６４およびＴｉＮ層６５が、半導体基板側からこの順に積層される。
【００３１】
次いで、ＴｉＮ層６３、Ａｌ合金層６４およびＴｉＮ層６５が選択的にエッチングされることにより、図４Ｂに示すように、配線５３が所定のパターンで形成される。
その後、図４Ｃに示すように、プラズマＣＶＤ法により、層間絶縁膜５２および配線５３上に、ＳｉＯ２膜５７が形成される。
次いで、図４Ｄに示すように、プラズマＣＶＤ法により、ＳｉＯ２膜５７上に、ＳｉＯＣ膜５８が形成される。これにより、ＳｉＯ２膜５７およびＳｉＯＣ膜５８からなる下地膜６７が形成される。
【００３２】
その後、図４Ｅに示すように、下地膜６７上に、ＳＯＧ層５９の材料が回転塗布されることにより、ＳＯＧ層５９の材料からなる堆積層６８が形成される。この堆積層６８は、下地膜６７によって区画される凹部６６を埋め尽くし、ＳｉＯＣ膜５８における配線５３上に形成された部分を覆う厚さに形成される。
その後、エッチバックにより、図４Ｆに示すように、堆積層６８における配線５３上に形成された部分が除去される。これにより、配線５３上において、下地膜６７の表面が露出し、凹部６６内に、この下地膜６７における配線３上に形成された部分の表面とほぼ面一な表面を有するＳＯＧ層５９が形成される。このエッチバック工程は、ＣＦ４とＣＨＦ３との混合ガスをエッチングガスとして用いたドライエッチングにより行われる。
【００３３】
次に、図４Ｇに示すように、ＳＯＧ層５９および下地膜６７上に、ＣＶＤ法により、層間絶縁膜６０が積層される。
その後、層間絶縁膜６０が選択的にエッチングされることによってビアホール６１が形成される。そして、このビアホール６１にＷからなるビア６２が埋設されることにより、図３に示す半導体装置５１が得られる。
【００３４】
以上のように、層間絶縁膜５２上には、配線５３が所定のパターンで形成されている。層間絶縁膜５２および配線５３上には、それらの表面に沿って下地膜６７が形成されている。下地膜６７は、層間絶縁膜５２および配線５３に接するＳｉＯ２膜５７と、ＳｉＯ２膜５７の表面を被覆するＳｉＯＣ膜５８とを備えている。下地膜６７上には、ＳＯＧ層５９が形成されている。ＳＯＧ層５９は、下地膜６７における配線５３上に形成された部分を露出させ、その露出した下地膜６７（ＳｉＯＣ膜５８）の表面と面一をなす表面を有している。
【００３５】
ＳｉＯＣ膜５８の材料であるＳｉＯＣは、ＳｉＯ２と比較してＯの含有率が低い。そのため、ＳｉＯＣ膜５８上にＳＯＧ層５９の材料からなる堆積層６８が形成され、この堆積層６８がエッチバックされることによりＳＯＧ層５９が形成されると、ＳｉＯＣ膜５８がエッチングガスに曝されても、エッチングガス中に大量のＯが混入しないので、ＳＯＧ層５９のエッチング速度の増加を防止することができる。したがって、ＳｉＯＣ膜５８が露出する部分（下地膜６７における配線５３上に形成された部分）の周囲であっても、ＳＯＧ層５９のエッチング速度が増加することがなく、ＳＯＧ層５９に凹みが生じない。その結果、ＳＯＧ層５９の表面を平坦に形成することができる。
【００３６】
また、ＳｉＯＣ膜５８におけるＣの含有率が、１０原子％以上であることにより、相対的にＯの含有率を低下させることができる。そのため、エッチングガス中にＯが混入するのを効果的に抑制することができ、ＳＯＧ層５９のエッチング速度の増加を良好に防止することができる。
また、ＳｉＯＣ膜５８におけるＣの含有率が、４０原子％以下であることにより、積層下地膜６７に必要な膜強度と、層間絶縁膜５２に対する密着性とを確保することができる。
【００３７】
また、ＳｉＯ２膜５７の材料であるＳｉＯ２は、ＳｉＯＣと比較して強度が高いため、ＳｉＯ２膜５７が、ＳｉＯＣ膜５８と層間絶縁膜５２および配線５３との間に介在されていることにより、ＳｉＯＣ膜５８のみでＳＯＧ層５９の下地膜（層間絶縁膜５２および配線５３とＳＯＧ層５９との間に介在される下地膜）を形成した場合と比較して、下地膜６７の強度を維持しながら、その膜厚を小さくすることができる。また、ＳｉＯ２は、ＳｉＯＣと比較してデポジション・レートが大きいため、ＳｉＯＣ膜５８のみで下地膜を形成した場合と比較して、半導体装置５１（下地膜６７）の製造時間を短縮することができる。
【００３８】
以上、本発明の２つの実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。
たとえば、上記の実施形態では、ＳＯＧ層８，５９の材料として、有機ＳＯＧ材料（たとえば、ＭＳＱ）を用いたが、ＳＯＧ層８，５９の材料としては、Ｓｉ（ＯＨ）４（シラノール）などの無機ＳＯＧ材料が用いられてもよい。
【００３９】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【００４０】
【図１】本発明の一実施形態に係る半導体装置の構造を示す図解的な断面図である。
【図２Ａ】図１に示す半導体装置の製造方法を説明するための図解的な断面図である。
【図２Ｂ】図２Ａの次の工程を示す図解的な断面図である。
【図２Ｃ】図２Ｂの次の工程を示す図解的な断面図である。
【図２Ｄ】図２Ｃの次の工程を示す図解的な断面図である。
【図２Ｅ】図２Ｄの次の工程を示す図解的な断面図である。
【図２Ｆ】図２Ｅの次の工程を示す図解的な断面図である。
【図３】本発明の他の実施形態に係る半導体装置の構造を示す図解的な断面図である。
【図４Ａ】図３に示す半導体装置の製造方法を説明するための図解的な断面図である。
【図４Ｂ】図４Ａの次の工程を示す図解的な断面図である。
【図４Ｃ】図４Ｂの次の工程を示す図解的な断面図である。
【図４Ｄ】図４Ｃの次の工程を示す図解的な断面図である。
【図４Ｅ】図４Ｄの次の工程を示す図解的な断面図である。
【図４Ｆ】図４Ｅの次の工程を示す図解的な断面図である。
【図４Ｇ】図４Ｆの次の工程を示す図解的な断面図である。
【図５Ａ】従来の半導体装置の製造方法を説明するための図解的な断面図である。
【図５Ｂ】図５Ａの次の工程を示す図解的な断面図である。
【図５Ｃ】図５Ｂの次の工程を示す図解的な断面図である。
【図５Ｄ】図５Ｃの次の工程を示す図解的な断面図である。
【図５Ｅ】図５Ｄの次の工程を示す図解的な断面図である。
【図５Ｆ】図５Ｅの次の工程を示す図解的な断面図である。
【符号の説明】
【００４１】
１      半導体装置
２      層間絶縁膜
３      配線
７      ＳｉＯＣ膜
８      ＳＯＧ層
５１    半導体装置
５２    層間絶縁膜
５３    配線
５７    ＳｉＯ２膜
５８    ＳｉＯＣ膜
５９    ＳＯＧ層
【図１】
2009170544.tif 000003
【図２Ａ】
2009170544.tif 000004
【図２Ｂ】
2009170544.tif 000005
【図２Ｃ】
2009170544.tif 000006
【図２Ｄ】
2009170544.tif 000007
【図２Ｅ】
2009170544.tif 000008
【図２Ｆ】
2009170544.tif 000009
【図３】
2009170544.tif 000010
【図４Ａ】
2009170544.tif 000011
【図４Ｂ】
2009170544.tif 000012
【図４Ｃ】
2009170544.tif 000013
【図４Ｄ】
2009170544.tif 000014
【図４Ｅ】
2009170544.tif 000015
【図４Ｆ】
2009170544.tif 000016
【図４Ｇ】
2009170544.tif 000017
【図５Ａ】
2009170544.tif 000018
【図５Ｂ】
2009170544.tif 000019
【図５Ｃ】
2009170544.tif 000020
【図５Ｄ】
2009170544.tif 000021
【図５Ｅ】
2009170544.tif 000022
【図５Ｆ】
2009170544.tif 000023