(57)【要約】【課題】静電容量の小さいＦＤ部を容易に製造可能とする。【解決手段】シリコン基板４０上に形成されたゲート絶縁膜４０上にノンドープの導電性シリコンからなる第１導電性膜５２を形成する（図５（Ａ））。ＦＤ部の形成領域の直上位置に開口を有するレジストマスクＲ２を第１導電性膜５２上に形成し、エッチングを行うことにより、開口下の第１導電性膜５２及びゲート絶縁膜４０を除去して開口４６を形成する（図５（Ｂ））。レジストマスクＲ１を除去し、第１導電性膜５２上からｎ型不純物イオン（Ａｓ＋）を注入することにより、シリコン基板４０の表層にＦＤ部１６を形成する（図５（Ｃ））。この後、第１導電性膜５２をパターニングし、さらに第１導電性膜５２上を覆うように全面にノンドープの導電性シリコンからなる第２導電性膜を形成し、第２導電性膜をパターニングすることにより、ＦＤ部１６に接触する駆動トランジスタのゲート電極を形成する。【選択図】図５
2009070947.tif 000002
【特許請求の範囲】
【請求項１】
信号電荷を蓄積するフローティングディフュージョン部と、前記フローティングディフュージョン部にゲート電極が接続されたトランジスタを有し、前記フローティングディフュージョン部の電位に応じた信号を出力する出力回路とを備えた固体撮像装置の製造方法において、
半導体基板上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜上に導電性シリコンからなる第１導電性膜を形成する第１導電性膜形成工程と、
前記フローティングディフュージョン部の形成領域の直上位置に開口を有するレジストマスクを前記第１導電性膜上に形成し、エッチングを行うことにより、前記開口下の前記第１導電性膜及び前記ゲート絶縁膜を除去して開口を形成する開口形成工程と、
前記レジストマスクを除去し、前記第１導電性膜上から不純物イオンを注入することにより、前記半導体基板の表層に前記フローティングディフュージョン部を形成するイオン注入工程と、
前記第１導電性膜上を覆うように全面に導電性シリコンからなる第２導電性膜を形成する第２導電性膜形成工程と、
前記第１及び第２導電性膜をそれぞれパターニングし、前記ゲート電極を形成するパターニング工程と、
を含むことを特徴とする固体撮像装置の製造方法。
【請求項２】
前記第１導電性膜は、ノンドープの導電性シリコンからなることを特徴とする請求項１に記載の固体撮像装置の製造方法。
【請求項３】
前記第２導電性膜は、ノンドープの導電性シリコンからなることを特徴とする請求項１または２に記載の固体撮像装置の製造方法。
【請求項４】
前記イオン注入工程にて注入する不純物イオンは、ヒ素イオンであることを特徴とする請求項１から３いずれか１項に記載の固体撮像装置の製造方法。
【請求項５】
前記第１導電性膜形成工程の後に前記第１導電性膜上に不純物イオンを注入する工程をさらに含むことを特徴とする請求項１から４いずれか１項に記載の固体撮像装置の製造方法。
【請求項６】
前記第２導電性膜形成工程の後に前記第２導電性膜上に不純物イオンを注入する工程をさらに含むことを特徴とする請求項１から５いずれか１項に記載の固体撮像装置の製造方法。
【請求項７】
前記導電性シリコンは、ポリシリコンまたはアモルファスシリコンであることを特徴とする請求項１から６いずれか１項に記載の固体撮像装置の製造方法。
【請求項８】
前記１から７いずれか１項に記載の製造方法により製造され、前記フローティングディフュージョン部が前記第１導電性膜及び前記ゲート絶縁膜に形成された開口に自己整合していることを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びその製造方法に関し、特に、光電変換により生成された信号電荷を電圧信号に変換して出力するためのフローティングディフュージョン（ＦＤ）アンプを備えた固体撮像装置及びその製造方法に関する。
【背景技術】
【０００２】
デジタルカメラ等の電子式カメラには、ＣＣＤ（charge coupled device）型やＣＭＯＳ（complementary metal oxide semiconductor）型の固体撮像装置が組み込まれている。これらの固体撮像装置は、２次元状に複数配設された受光部（受光素子）にて受光を行う。受光部は、光電変換により入射光の光量に応じた信号電荷を生成し蓄積するものである。受光部に蓄積された信号電荷は出力アンプに転送され、出力アンプにより電圧信号に変換され外部出力される。例えば、垂直ＣＣＤ及び水平ＣＣＤにより電荷転送を行うＣＣＤ型固体撮像装置の場合には、出力アンプは水平ＣＣＤの出力端に配置され、水平ＣＣＤから転送された信号電荷を順次に電圧信号に変換して出力する。
【０００３】
この出力アンプとしては、ＦＤアンプが広く用いられている。ＦＤアンプは、信号電荷を蓄積するための高不純物濃度の拡散層からなるＦＤ部と、ＦＤ部にゲート電極が電気的に接続された駆動トランジスタを含むソースフォロア型の出力回路とからなり、出力回路は、ＦＤ部の電位を緩衝増幅（インピーダンス変換）して出力する。
【０００４】
このＦＤ部とゲート電極との接続方法としては、例えば特許文献１に示されているように、ＦＤ部の直上の層間絶縁膜中にコンタクトホールを形成し、このコンタクトホール内にスパッタ法にてアルミニウム等の金属膜を形成することにより、ＦＤ部とＦＤ部近傍まで延在したゲート電極とを接続する方法が一般的であるが、この方法では、金属膜の表面積が大きくなり、ＦＤ部の静電容量に起因する配線容量を増加させてしまう。ＦＤ部の静電容量が増加すると、Ｖ＝Ｑ／Ｃ（Ｖ：ＦＤ部の電位、Ｑ：信号電荷の蓄積電荷量、Ｃ：静電容量）の関係からＦＤ部の電位が低下し、電荷電圧変換効率及び出力信号のＳＮ比が低下するといった問題が発生する。
【０００５】
そこで、駆動トランジスタのゲート電極を、金属膜を介さずにＦＤ部に直接コンタクトさせる接続構造が提案されている（例えば、特許文献２、３参照）。ＦＤ部の静電容量には、基板との接合容量や、隣接する出力ゲート電極やリセットゲート電極との間の寄生容量も起因するため、ＦＤ部のサイズを可能な限り小さくし、ＦＤ部全体としての静電容量を低減することが望まれている。
【０００６】
図９は、特許文献２に記載されたＦＤ部周辺の製造方法を示す。まず、ｎ型シリコン基板１００の表層にｐウェル層１０１を形成し、ｐウェル層１０１の表層に、ＦＤアンプの形成領域１０２とＦＤ部を含むチャネル領域の形成領域１０３とを電気的に分離するフィールド酸化膜１０４を形成する（図９（Ａ））。次いで、レジストマスクを用いたイオン注入により、ｐウェル層１０１の表層に、ｎ型拡散層からなるチャネル領域１０５を形成し、ｎ型シリコン基板１００上にＯＮＯ（Oxide-Nitride-Oxide）膜等からなるゲート絶縁膜１０６を形成する（図９（Ｂ））。
【０００７】
次いで、レジストマスクを用いたエッチングにより、チャネル領域１０５上のゲート絶縁膜１０６の一部を除去し、開口１０６ａを形成する（図９（Ｃ））。そして、ＣＶＤ（chemical vapor deposition）法により、ゲート絶縁膜１０６上にｎ型不純物イオンが添加されたポリシリコン（ドープトポリシリコン）膜１０７を堆積することにより、開口１０６ａ下のチャネル領域１０５内に、高濃度のｎ＋型拡散層からなるＦＤ部１０８を形成する（図９（Ｄ））。このＦＤ部１０８は、ドープトポリシリコン膜１０７に含まれるｎ型不純物イオンがチャネル領域１０５中に移動して拡散することにより形成される。この後、レジストマスクを用いたエッチングによりドープトポリシリコン膜１０７をパターニングすることによりゲート電極を形成する（図９（Ｅ））。この製造方法では、工程数が少なく、容易にＦＤ部を形成することができる。
【特許文献１】特開２００７−２０８１４３号公報
【特許文献２】米国特許６７４０９１５号明細書
【特許文献３】特開２００５−２３６０１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した製造方法では、ＦＤ部は不純物拡散によって形成されるため、ゲート絶縁膜の開口幅より大きく広がり、接合容量だけでなく寄生容量が増加する。上述した静電容量の問題から、理想的には、ＦＤ部の幅をゲート絶縁膜の開口幅（つまり、ゲート電極の接触の幅）とほぼ同一とすべきであるが、従来の製造方法では困難である。
【０００９】
本発明は、上記課題を鑑みてなされたものであり、静電容量の小さいＦＤ部を容易に製造可能とすることを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の固体撮像装置の製造方法は、信号電荷を蓄積するフローティングディフュージョン部と、前記フローティングディフュージョン部にゲート電極が接続されたトランジスタを有し、前記フローティングディフュージョン部の電位に応じた信号を出力する出力回路とを備えた固体撮像装置の製造方法において、半導体基板上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜上に導電性シリコンからなる第１導電性膜を形成する第１導電性膜形成工程と、前記フローティングディフュージョン部の形成領域の直上位置に開口を有するレジストマスクを前記第１導電性膜上に形成し、エッチングを行うことにより、前記開口下の前記第１導電性膜及び前記ゲート絶縁膜を除去して開口を形成する開口形成工程と、前記レジストマスクを除去し、前記第１導電性膜上から不純物イオンを注入することにより、前記半導体基板の表層に前記フローティングディフュージョン部を形成するイオン注入工程と、前記第１導電性膜上を覆うように全面に導電性シリコンからなる第２導電性膜を形成する第２導電性膜形成工程と、前記第１及び第２導電性膜をそれぞれパターニングし、前記ゲート電極を形成するパターニング工程と、を含むことを特徴とする。これにより、フローティングディフュージョン部は、第１導電性膜及びゲート絶縁膜に形成された開口に自己整合して形成される。
【００１１】
なお、前記第１導電性膜は、ノンドープの導電性シリコンからなることが好ましい。また、前記第２導電性膜は、ノンドープの導電性シリコンからなることが好ましい。
【００１２】
また、前記イオン注入工程にて注入する不純物イオンは、ヒ素イオンであることが好ましい。このように、質量数の大きいヒ素イオンを用いることにより、拡散が小さく、自己整合度が高まる。
【００１３】
また、前記第１導電性膜形成工程の後に前記第１導電性膜上に不純物イオンを注入する工程をさらに含むことが好ましい。このイオン注入により、第１導電性膜の抵抗の調整が可能となる。
【００１４】
また、前記第２導電性膜形成工程の後に前記第２導電性膜上に不純物イオンを注入する工程をさらに含むことが好ましい。このイオン注入により、第２導電性膜の抵抗の調整が可能となる。
【００１５】
また、前記導電性シリコンは、ポリシリコンまたはアモルファスシリコンであることが好ましい。
【００１６】
また、本発明の固体撮像装置は、上記いずれかの製造方法により製造され、前記フローティングディフュージョン部が前記第１導電性膜及び前記ゲート絶縁膜に形成された開口に自己整合していることを特徴とする。
【発明の効果】
【００１７】
本発明の固体撮像装置の製造方法によれば、フローティングディフュージョン（ＦＤ）部は、第１導電性膜及びゲート絶縁膜に形成された開口に対して精度良くセルフアラインして形成されるため、ＦＤ部の幅は、ゲート電極の接触部の幅とほぼ同一となり、最小化される。これによって、ＦＤ部の接合容量及び寄生容量を低減することができ、ＦＤ部の全体的な静電容量が低下するため、電荷電圧変換効率が向上し、出力信号のＳＮ比が高まるといった効果が得られる。
【発明を実施するための最良の形態】
【００１８】
図１において、本発明に係わる固体撮像装置１０は、２次元マトリクス状に配置され、光電変換により信号電荷を生成して蓄積する複数の受光部（光電変換素子）１１と、受光部１１の垂直列ごとに設けられ、信号電荷を垂直方向に転送する複数の垂直ＣＣＤ１２と、各垂直ＣＣＤ１２の出力端に共通に接続され、信号電荷を水平方向に転送する水平ＣＣＤ１３と、水平ＣＣＤ１３の出力端に接続され、信号電荷を電圧信号に変換して外部に出力する出力部１４とから構成されている。なお、垂直ＣＣＤ１２には、４相の電荷転送を行い得るように、４相の駆動信号（φＶ１〜φＶ４）が入力される。また、水平ＣＣＤ１３には、２相の電荷転送を行い得るように、２相の駆動信号（φＨ１，φＨ２）が入力される。
【００１９】
出力部１４は、水平ＣＣＤ１３の出力端に隣接して設けられた出力ゲート１５と、出力ゲート１５に隣接して設けられたＦＤ部１６と、ＦＤ部１６に接続されたソースフォロア型の出力回路１７と、ＦＤ部１６に隣接して設けられたリセットゲート１８と、リセットゲート１８に隣接して設けられたリセットドレイン１９とからなる。出力ゲート１５は、出力ゲート信号（ＯＧ）に応じて、水平ＣＣＤ１３の端部の信号電荷を順にＦＤ部１６に転送する。ＦＤ部１６は、信号電荷の蓄積電荷量に応じた電位を生成する。出力回路１７は、ＦＤ部１６に生じた電位を緩衝増幅し、電圧信号（Ｖｏｕｔ）として出力する。リセットゲート１８は、電圧信号（Ｖｏｕｔ）の出力が行われるたびに入力されるリセットゲート信号（φＲＧ）に応じて、ＦＤ部１６内の信号電荷をリセットドレイン１９へ排出する。リセットドレイン１９には、リセットドレイン電圧（ＲＤ）が印加されている。
【００２０】
ＦＤ部１６及び出力回路１７により前述のＦＤアンプが構成されている。出力回路１７は、ＭＯＳ型の駆動トランジスタ２０ａ，２０ｂと、ＭＯＳ型の負荷トランジスタ２１ａ，２１ｂとからなる２段のソースフォロア回路として構成されている。駆動トランジスタ２０ａ，２０ｂのドレイン電極は共通に接続され、リセットドレイン電圧（ＲＤ）が印加されている。駆動トランジスタ２０ａ，２０ｂの各ソース電極は、それぞれ負荷トランジスタ２１ａ，２１ｂの各ドレイン電極に接続されている。負荷トランジスタ２１ａ，２１ｂのソース電極は共通に接続され、接地されている。また、負荷トランジスタ２１ａ，２１ｂのゲート電極は共通に接続され、所定の電圧Ｖｇが印加されている。
【００２１】
初段の駆動トランジスタ２０ａのゲート電極は、ＦＤ部１６に接続されており、ＦＤ部１６の電位が入力される。初段の駆動トランジスタ２０ａのソース電極は、後段の駆動トランジスタ２０ｂのゲート電極に接続されており、初段のソースフォロアの出力電圧が後段のソースフォロアに入力される。後段のソースフォロアの出力電圧は、電圧信号（Ｖｏｕｔ）として後段の駆動トランジスタ２０ｂのソース電極から出力される。
【００２２】
図２は、ＦＤ部１６の周辺の平面構造を示す。図２において、ｎ型拡散層からなるチャネル領域３０が、水平ＣＣＤ１３から、出力ゲート１５のゲート電極３１、リセットゲート１８のゲート電極３２下を延在し、リセットドレイン１９を形成している。ＦＤ部１６は、出力ゲート１５とリセットゲート１８との間のチャネル領域３０の表層に形成されており、ＦＤ部１６には、前述の駆動トランジスタ２０ａのゲート電極３３が接続されている。
【００２３】
水平ＣＣＤ１８は、第１のポリシリコン層により形成された転送電極３４と、第２のポリシリコン層により形成された転送電極３５とを備えている。転送電極３４，３５は、チャネル領域３０上にゲート絶縁膜を介して設けられ、水平転送方向に交互に配列されている。なお、リセットゲート１８のゲート電極３２は、第１のポリシリコン層により形成され、出力ゲート１５のゲート電極３１は、第２のポリシリコン層により形成されている。また、駆動トランジスタ２０ａのゲート電極３３は、第１及び第２のポリシリコン層により複合的に形成されている。
【００２４】
図３は、図２のＩ−Ｉ線に沿う断面構造を示す。図３において、ｎ型シリコン基板（半導体基板）４０の表層にｐウェル層４１が形成されており、ｐウェル層４１の表層には、ＦＤアンプの形成領域５０とＦＤ部を含むチャネル領域の形成領域５１とを電気的に分離するフィールド酸化膜４２が形成されている。また、ｐウェル層４１の表層には、ｎ型拡散層からなるチャネル領域３０が形成されており、このチャネル領域３０の表層に、ｎ＋型拡散層からなる前述のＦＤ部１６が形成されている。
【００２５】
ｎ型シリコン基板４０上には、ＯＮＯ膜等からなるゲート絶縁膜４３が形成されており、このゲート絶縁膜４３上に、駆動トランジスタ２０ａのゲート電極３３が形成されている。ゲート電極３３は、ＦＤアンプの形成領域５０からフィールド酸化膜４２上を超え、チャネル領域の形成領域５１上へ延在している。また、ゲート電極３３は、第１のポリシリコン層からなる第１電極層４４と、第２のポリシリコン層からなる第２電極層４５とが積層されてなる。さらに、第１電極層４４及びゲート絶縁膜４３には、ＦＤ部１６の直上位置に開口４６が形成されており、第２電極層４５は、この開口４６を通じてＦＤ部１６の表面に接触している。
【００２６】
なお、第１及び第２電極層４４，４５は、ｎ型不純物イオンが注入されたドープトポリシリコンからなる。また、ＦＤ部１６は、開口４６に自己整合（セルフアライン）して形成されている。また、ゲート電極３３及びゲート絶縁膜４３上には、層間絶縁膜や遮光膜等が形成されているが、簡略化のため図示は省略している。
【００２７】
次に、固体撮像装置１０の製造方法を図４〜図６に示す各工程図に沿って説明する。なお、図４〜図６は、図２のＩ−Ｉ線に沿う断面における製造工程を示す。まず、ｎ型シリコン基板４０の表層にｐ型不純物イオン（例えば、ボロンＢ＋）を注入することによりｐウェル層４１を形成し、ＬＯＣＯＳ（local oxidation of silicon）法により、ｐウェル層４１の表層に、ＦＤアンプの形成領域５０とＦＤ部を含むチャネル領域の形成領域５１とを電気的に分離するフィールド酸化膜４２を形成する（図４（Ａ））。なお、このとき、ｎ型シリコン基板４０の表面には、熱酸化膜を形成しているが、図示は省略している。また、フィールド酸化膜４２は、ＳＴＩ（shallow trench isolation）法によって形成してもよい。
【００２８】
次いで、フォトリソグラフィにより、チャネル領域の形成領域５１を開口したレジストマスクＲ１を形成し、このレジストマスクＲ１に基づいてｎ型不純物イオン（例えば、リンＰ＋）を注入することにより、ｐウェル層４１の表層にｎ型拡散層からなるチャネル領域３０を形成する（図４（Ｂ））。次いで、アッシング（灰化処理）及び洗浄を行うことにより、レジストマスクＲ１及び熱酸化膜を除去し、熱酸化及びＣＶＤ法によりＯＮＯ膜からなるゲート絶縁膜４３を形成する（図４（Ｃ））。
【００２９】
次いで、ＣＶＤ法により、ゲート絶縁膜４３上に、不純物イオンが添加されていないノンドープポリシリコンからなる第１導電性膜５２を形成し、この第１導電性膜５２上にｎ型不純物イオン（例えば、ヒ素Ａｓ＋）を注入することにより、第１導電性膜５２をドープトポリシリコンとする（図５（Ａ））。次いで、フォトリソグラフィにより、ＦＤ部の形成領域を開口したレジストマスクＲ２を形成し、このレジストマスクＲ２に基づいて異方性エッチング（反応性イオンエッチング（ＲＩＥ））を行うことにより、第１導電性膜５２及びゲート絶縁膜４３を部分的に除去し、開口４６を形成する（図５（Ｂ））。なお、開口４６を形成するためのエッチングとして、異方性エッチングに限られず、等方性エッチングを用いることも可能である。
【００３０】
次いで、アッシングによりレジストマスクＲ２を除去し、第１導電性膜５２上からｎ型不純物イオン（例えば、ヒ素Ａｓ＋）を注入することにより、ｎ＋型拡散層からなるＦＤ部１６を、第１導電性膜５２及びゲート絶縁膜４３の開口４６下に自己整合（セルフアライン）的に形成する（図５（Ｃ））。次いで、フォトリソグラフィにより、第１のポリシリコン層により形成する電極（駆動トランジスタ２０ａのゲート電極３３の第１電極層４４、リセットゲート１８のゲート電極３２、転送電極３４等）の形成領域上を覆うようにレジストマスクＲ３を形成し、このレジストマスクＲ３に基づいて異方性エッチング（反応性イオンエッチング（ＲＩＥ））を行うことにより第１導電性膜５２をパターニングし、前述の第１電極層４４等の電極パターンを形成する（図６（Ａ））。
【００３１】
次いで、アッシングによりレジストマスクＲ３を除去し、第１電極層４４上を覆うように全面に、不純物イオンが添加されていないノンドープポリシリコンを積層して第２導電性膜５３を形成し、この第２導電性膜５３上にｎ型不純物イオン（例えば、ヒ素Ａｓ＋）を注入することにより、第２導電性膜５３をドープトポリシリコンとする（図６（Ｂ））。なお、第２導電性膜５３を形成した後、イオン注入を行う前に、イオン注入の深さを調節するために、第２導電性膜５３上にシリコン酸化膜を形成してもよい。
【００３２】
次いで、フォトリソグラフィにより、第２のポリシリコン層により形成する電極（駆動トランジスタ２０ａのゲート電極３３の第２電極層４５、出力ゲート１５のゲート電極３１、転送電極３５等）の形成領域上を覆うようにレジストマスクＲ４を形成し、このレジストマスクＲ４に基づいて異方性エッチング（反応性イオンエッチング（ＲＩＥ））を行うことにより第２導電性膜５３をパターニングし、前述の第２電極層４５等の電極パターンを形成する（図６（Ｃ））。
【００３３】
そして、アッシングによりレジストマスクＲ４を除去することにより、図３に示す構造が形成される。この後、層間絶縁膜や遮光膜等を形成することにより、固体撮像装置１０が完成する。
【００３４】
このように、上記の製造方法によれば、ＦＤ部１６は、第１導電性膜５２及びゲート絶縁膜４３に形成された開口４６に対して精度良くセルフアラインして形成されるため、ＦＤ部１６の幅は、ゲート電極３３の接触部の幅とほぼ同一となり、最小化される。これによって、ＦＤ部１６の接合容量及び寄生容量が低減され、ＦＤ部１６の全体的な静電容量が低下するため、電荷電圧変換効率が向上し、出力信号（Ｖｏｕｔ）のＳＮ比が高まるといった効果が得られる。
【００３５】
また、上記の製造方法では、ＦＤ部１６を形成する際のｎ型不純物イオンとしてヒ素Ａｓ＋を例示している。ヒ素Ａｓ＋は、質量数が大きく、それによりシリコン基板４０中での拡散が抑制されるため、ＦＤ部１６を小さく形成する上で好適である。
【００３６】
なお、上記実施形態では、ノンドープポリシリコンにより形成した第１及び第２導電性膜５２，５３をｎ型不純物イオンの注入によりドープトポリシリコンに改質している。これは、コンタクト抵抗値や配線抵抗を制御するために行っている。目的とするゲート電極３３の特性によっては、図５（Ｃ）に示したイオン注入工程、及び図６（Ｂ）に示したイオン注入工程は省略してもよい。
【００３７】
また、第１導電性膜５２は、ゲート絶縁膜４３に形成するため、成膜時に不純物イオンを含んでいたとしてもシリコン基板４０中にその不純物イオンを拡散させることはない。よって、第１導電性膜５２は、成膜時に必ずしもノンドープでなくてもよい。
【００３８】
第２導電性膜５３は、開口４６を通してシリコン基板４０の表面に接触するため、シリコン基板４０中への不純物イオンの拡散を防止するためには、成膜時にノンドープであることが好ましいが、成膜時に不純物イオンを僅かに含んでいてもよい。例えば、ＦＤ部１６に注入される不純物イオンより質量数が大きい不純物イオンを第２導電性膜５３が含んでいる場合には、拡散が生じにくく、ＦＤ部１６の形状（セルフアライン形状）を変化させることはない。
【００３９】
また、上記実施形態では、第１及び第２導電性膜５２，５３の形成材料として、ポリシリコン（多結晶シリコン）を用いているが、ポリシリコンに代えて、アモルファスシリコン（非結晶シリコン）を用いてもよい。この場合には、上記製造工程で第１及び第２導電性膜５２，５３を形成する際に、ノンドープのアモルファスシリコンを用いる。ポリシリコン及びアモルファスシリコンは、導電性シリコンである。
【００４０】
次に、本発明の第２の実施形態に係わる固体撮像装置について説明する。本実施形態に係わる固体撮像装置の全体構成及びＦＤ部の周辺の平面構造は、図１及び図２で示したものと同一であるため説明は省略する。図７は、本実施形態における図２のＩ−Ｉ線に沿う断面構造を示す。
【００４１】
図７において、ｎ型シリコン基板４０の表層にｐウェル層４１が形成されており、ｐウェル層４１の表層には、ＦＤアンプの形成領域５０とＦＤ部を含むチャネル領域の形成領域５１とを電気的に分離するフィールド酸化膜６０がＳＴＩ法により形成されている。これにより、フィールド酸化膜６０の上面は、シリコン基板４０の表面とほぼ同一平面をなしている。また、上記実施形態と同様に、ｐウェル層４１の表層には、ｎ型拡散層からなるチャネル領域３０が形成されており、このチャネル領域３０の表層に、ｎ＋型拡散層からなる前述のＦＤ部１６が形成されている。
【００４２】
ｎ型シリコン基板４０上には、ＯＮＯ膜等からなるゲート絶縁膜６１が形成されており、このゲート絶縁膜６１上に、駆動トランジスタ２０ａのゲート電極３３が形成されている。ゲート電極３３は、ＦＤアンプの形成領域５０からフィールド酸化膜６０上を超え、チャネル領域の形成領域５１上へ延在している。
【００４３】
ゲート電極３３は、第１のポリシリコン層からなる第１電極層６２と、第２のポリシリコン層からなる第２電極層６３とからなり、上面の高さが等しくなるように単層化されている。第１電極層６２及びゲート絶縁膜６１には、ＦＤ部１６の直上位置に開口６４が形成されており、第２電極層６３は、この開口６４に埋め込まれてＦＤ部１６の表面に接触している。
【００４４】
なお、第１及び第２電極層６２，６３は、ｎ型不純物イオンが注入されたドープトポリシリコンからなる。また、ＦＤ部１６は、開口６４に自己整合（セルフアライン）して形成されている。また、ゲート電極３３及びゲート絶縁膜６１上には、層間絶縁膜や遮光膜等が形成されているが、簡略化のため図示は省略している。
【００４５】
次に、本発明の第２の実施形態に係わる固体撮像装置の製造方法を図８に示す各工程図に沿って説明する。まず、ｎ型シリコン基板４０の表層にｐ型不純物イオン（例えば、ボロンＢ＋）を注入することによりｐウェル層４１を形成し、本実施形態では、ＳＴＩ法により、ｐウェル層４１の表層にフィールド酸化膜６０を形成する（図８（Ａ））。
【００４６】
次いで、上記実施形態で示した図４（Ｂ）〜図６（Ｂ）と同一の工程を経ることにより、図８（Ｂ）に示す構造を形成する。第１導電性膜６５は、ゲート絶縁膜６１上に成膜したノンドープポリシリコン上にｎ型不純物イオン（例えば、ヒ素Ａｓ＋）を注入し、開口６４が形成してＦＤ部１６を形成した後、パターニングを行ったものであり、上記の第１電極層６２となっている。第２導電性膜６６は、第１電極層６２上を覆うように全面に堆積したノンドープポリシリコン上にｎ型不純物イオン（例えば、ヒ素Ａｓ＋）を注入したものである。
【００４７】
次いで、第２導電性膜６６上をＣＭＰ（chemical mechanical polish）により研摩し、第１電極層６２の上面とほぼ同一の高さとなるように、表面を平坦化する（図８（Ｃ））。なお、この平坦化は、エッチバック法により行ってもよい。
【００４８】
そして、上記実施形態と同様に、フォトリソグラフィにより、第２のポリシリコン層により形成する電極（駆動トランジスタ２０ａのゲート電極３３の第２電極層６３、出力ゲート１５のゲート電極３１、転送電極３５等）の形成領域上を覆うようにレジストマスクＲ５を形成し、このレジストマスクＲ４に基づいて異方性エッチング（反応性イオンエッチング（ＲＩＥ））を行うことにより第２導電性膜６６をパターニングし、上記の第２電極層６３等の電極パターンを形成する（図８（Ｄ））。この後、アッシングによりレジストマスクＲ５を除去することにより、図７に示す構造が形成される。
【００４９】
なお、本実施形態でも同様に、第１及び第２導電性膜６５，６６は、アモルファスシリコンであってもよく、また、成膜時に必ずしもノンドープでなくてもよい。
【００５０】
また、上記第１及び第２の実施形態では、ＣＣＤ型の固体撮像装置を例示しているが、本発明はこれに限定されず、ＦＤアンプを備えるものであれば、ＣＭＯＳ型等の他種の固体撮像装置にも適用可能である。
【００５１】
また、上記実施形態では、光電変換素子の光電変換によって生成される電子−正孔対のうち電子を信号電荷として扱うように、シリコン基板内の導電型を設定しているが、本発明はこれに限定されず、正孔を信号電荷として扱うように導電型を変更してもよい。
【図面の簡単な説明】
【００５２】
【図１】本発明の第１の実施形態に係わる固体撮像装置の構成を示す概略平面図である。
【図２】ＦＤ部の周辺の構造を示す概略平面図である。
【図３】図２のＩ−Ｉに沿う概略断面図である。
【図４】本発明の第１の実施形態に係わる固体撮像装置の製造方法を示す工程図（その１）である。
【図５】本発明の第１の実施形態に係わる固体撮像装置の製造方法を示す工程図（その２）である。
【図６】本発明の第１の実施形態に係わる固体撮像装置の製造方法を示す工程図（その３）である。
【図７】本発明の第２の実施形態に係わる固体撮像装置の構造を示す概略断面図である。
【図８】本発明の第２の実施形態に係わる固体撮像装置の製造方法を示す工程図である。
【図９】従来の製造方法を例示する工程図である。
【符号の説明】
【００５３】
１０  固体撮像装置
１１  受光部
１２  垂直ＣＣＤ
１３  水平ＣＣＤ
１４  出力部
１５  出力ゲート
１６  フローティングディフュージョン（ＦＤ）部
１７  出力回路
１８  リセットゲート
１９  リセットドレイン
２０ａ，２０ｂ  駆動トランジスタ
２１ａ，２１ｂ  負荷トランジスタ
３０  チャネル領域
３１，３２，３３  ゲート電極
３４，３５  転送電極
４０  ｎ型シリコン基板
４１  ｐウェル層
４２，６０  フィールド酸化膜
４３，６１  ゲート絶縁膜
４４，６２  第１電極層
４５，６３  第２電極層
４６，６４  開口
５０  ＦＤアンプの形成領域
５１  ＦＤ部を含むチャネル領域の形成領域
５２，６５  第１導電性膜
５３，６６  第２導電性膜
【図１】
2009070947.tif 000003
【図２】
2009070947.tif 000004
【図３】
2009070947.tif 000005
【図４】
2009070947.tif 000006
【図５】
2009070947.tif 000007
【図６】
2009070947.tif 000008
【図７】
2009070947.tif 000009
【図８】
2009070947.tif 000010
【図９】
2009070947.tif 000011