(57)【要約】【課題】接続形態をより簡単にする。【解決手段】バッファ９５は、マスタIC７１または前段のスレーブIC７２から供給されたラッチ信号、クロック信号、及びデータ信号を、後段のスレーブIC７２に供給し、SPIデータデコーダ９２は、マスタIC７１または前段のスレーブIC７２から供給されたラッチ信号、クロック信号、及びデータ信号のうちラッチ信号が有効であるとき、クロック信号に同期して、データ信号を復号し、制御部９４は、SPIデータデコーダ９２の復号結果に基づいて所定の処理の実行を制御する。本発明は、例えば、制御システムに適用できる。【選択図】図４
2009094933.tif 000002
【特許請求の範囲】
【請求項１】
主制御装置からの選択信号、同期信号、及びデータ信号により制御されて所定の処理の実行を制御する複数の制御装置であって、デイジー接続されている複数の制御装置のうちの少なくとも１つの制御装置において、
前記主制御装置または前段の制御装置から供給された選択信号、同期信号、及びデータ信号を、後段の制御装置に供給する供給手段と、
前記主制御装置または前段の制御装置から供給された選択信号、同期信号、及びデータ信号のうち前記選択信号が有効であるとき、前記同期信号に同期して、前記データ信号を復号する復号手段と、
前記復号手段の復号結果に基づいて所定の処理の実行を制御する制御手段と
を備える制御装置。
【請求項２】
主制御装置からの選択信号、同期信号、及びデータ信号により制御されて所定の処理の実行を制御する複数の制御装置であって、デイジー接続されている複数の制御装置のうちの少なくとも１つの制御装置の制御方法において、
前記主制御装置または前段の制御装置から供給された選択信号、同期信号、及びデータ信号を、後段の制御装置に供給する供給ステップと、
前記主制御装置または前段の制御装置から供給された選択信号、同期信号、及びデータ信号のうち前記選択信号が有効であるとき、前記同期信号に同期して、前記データ信号を復号する復号ステップと、
前記復号ステップの処理の復号結果に基づいて所定の処理の実行を制御する制御ステップと
を含む制御方法。
【請求項３】
主制御装置からの選択信号、同期信号、及びデータ信号により制御されて所定の処理の実行を制御する複数の制御装置であって、デイジー接続されている複数の制御装置と、前記主制御装置からなる制御システムにおいて、
前記主制御装置は、前記複数の制御装置のうちの１つの制御装置に選択信号、同期信号、及びデータ信号を供給し、
前記複数の制御装置のうちの少なくとも１つの制御装置は、
前記主制御装置または前段の制御装置から供給された選択信号、同期信号、及びデータ信号を、後段の制御装置に供給する供給手段と、
前記主制御装置または前段の制御装置から供給された選択信号、同期信号、及びデータ信号のうち前記選択信号が有効であるとき、前記同期信号に同期して、前記データ信号を復号する復号手段と、
前記復号手段の復号結果に基づいて所定の処理の実行を制御する制御手段と
を備える
制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は制御装置及び方法、並びに制御システムに関し、特に、例えば、所定の処理の実行を制御する複数個のスレーブIC(Integrated Circuit)と、それらのスレーブICの制御を行うマスタICからなる制御システムにおいて、接続形態をより簡単にすることができるようにする制御装置及び方法、並びに制御システムに関する。
【背景技術】
【０００２】
所定の処理の実行を制御する複数のスレーブICと、それらのスレーブICの制御を行うマスタICとを用いることにより全体として所定の処理の実行を制御することが行われている（例えば、特許文献１参照）。
【０００３】
例えば、液晶表示装置のバックライト用LED(Light Emitting Diode)を部分駆動させる制御においては、各部分のLEDの駆動を制御する複数のスレーブICと、それらのスレーブICの制御を行うマスタICとが用いられている。
【０００４】
マスタICは、通常、ラッチ信号(LAT(latch))、クロック信号(Clock)、及びデータ信号(data)を利用してスレーブICの制御を行うが、これらの信号を伝送するコントロール線を介したマスタIC及び各スレーブIC間の接続形態にはいくつかの種類がある。
【特許文献１】特開2005−196486号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
例えば、図１の制御システム１の例では、マスタIC１１、スレーブIC１２、及びスレーブIC１３が、分岐点１４で分岐したラッチ信号のコントロール線と、分岐点１５で分岐したクロック信号のコントロール線とを介して接続されている。またマスタIC１１及びスレーブIC１２が、データ信号のコントロール線を介して接続され、スレーブ１２及びスレーブIC１３がデータ信号のコントロール線を介して接続されている。
【０００６】
しかしながら、この接続形態では、スレーブICの個数が多くなると、全てのスレーブICに信号を供給するラッチ信号及びクロック信号のコントロール線の駆動（ドライブ）が困難になるので、せいぜい２〜３個程度のスレーブICしか接続することができない。またスレーブICが２個の場合でも、ラッチ信号の分岐点１４またはクロック信号の分岐点１５よりスレーブIC側の分岐した２本のコントロール線の長さの違い等により、それらの２本のコントロール線の入力インピーダンスと分岐点１４または分岐点１５よりマスタIC側の１本のコントロール線の出力インピーダンスとが異なっている可能性が高く、その場合、ラッチ信号（またはクロック信号）に反射波が発生して信号品質が著しく悪化し、ひいては通信不能となることがある。
【０００７】
また、図２の制御システム３１の例では、ラッチ信号及びデータ信号のコントロール線に分配専用ICが挿入されている。すなわち、マスタIC４１及び分配専用IC４２がラッチ信号のコントロール線を介して接続され、分配専用IC４２と各スレーブIC（スレーブIC４４−１，スレーブIC４４−２，．．，スレーブIC４４−ｎ）がラッチ信号のコントロール線を介して接続されている。
【０００８】
またマスタIC４１及び分配専用IC４３がクロック信号のコントロール線を介して接続され、分配専用IC４３と各スレーブIC（スレーブIC４４−１，スレーブIC４４−２，．．，スレーブIC４４−ｎ）がクロック信号のコントロール線を介して接続されている。
【０００９】
さらにマスタIC４１及びスレーブIC４４−１がデータ信号のコントロール線を介して接続され、スレーブIC４４−１及びスレーブIC４４−２がデータ信号のコントロール線を介して接続され、同様に、スレーブIC４４−k（3≦k≦n-1）及びスレーブIC４４−(k+1)がデータ信号のコントロール線を介して接続されている。
【００１０】
この接続形態では、分配専用ICの採用によりラッチ信号及びクロック信号の分配後の各コントロール線の駆動能力が改善されるとともに、分配専用ICの出力インピーダンスが規定されているので、インピーダンス設計も容易になる。しかしながら、スレーブICの個数分だけのラッチ信号及びクロック信号のコントロール線を分配専用ICから各スレーブICまで引き回す必要がある。その結果、プリント基板上の配線が複雑になるので、基板版下が困難になっていた。
【００１１】
本発明は、このような状況に鑑みてなされたものであり、例えば、複数個のスレーブICと、それらを制御するマスタICとからなる制御システムにおいて、接続形態をより簡単にすることができるようにするものである。
【課題を解決するための手段】
【００１２】
本発明の第１の側面の制御装置は、主制御装置からの選択信号、同期信号、及びデータ信号により制御されて所定の処理の実行を制御する複数の制御装置であって、デイジー接続されている複数の制御装置のうちの少なくとも１つの制御装置において、前記主制御装置または前段の制御装置から供給された選択信号、同期信号、及びデータ信号を、後段の制御装置に供給する供給手段と、前記主制御装置または前段の制御装置から供給された選択信号、同期信号、及びデータ信号のうち前記選択信号が有効であるとき、前記同期信号に同期して、前記データ信号を復号する復号手段と、前記復号手段の復号結果に基づいて所定の処理の実行を制御する制御手段とを備える。
【００１３】
本発明の第１の側面の制御方法は、主制御装置からの選択信号、同期信号、及びデータ信号により制御されて所定の処理の実行を制御する複数の制御装置であって、デイジー接続されている複数の制御装置のうちの少なくとも１つの制御装置の制御方法であり、前記主制御装置または前段の制御装置から供給された選択信号、同期信号、及びデータ信号を、後段の制御装置に供給する供給ステップと、前記主制御装置または前段の制御装置から供給された選択信号、同期信号、及びデータ信号のうち前記選択信号が有効であるとき、前記同期信号に同期して、前記データ信号を復号する復号ステップと、前記復号ステップの復号結果に基づいて所定の処理の実行を制御する制御ステップとを含む制御方法。
【００１４】
本発明の第２の側面の制御システムは、主制御装置からの選択信号、同期信号、及びデータ信号により制御されて所定の処理の実行を制御する複数の制御装置であって、デイジー接続されている複数の制御装置と、前記主制御装置からなる制御システムにおいて、前記主制御装置は、前記複数の制御装置のうちの１つの制御装置に選択信号、同期信号、及びデータ信号を供給し、前記複数の制御装置のうちの少なくとも１つの制御装置は、前記主制御装置または前段の制御装置から供給された選択信号、同期信号、及びデータ信号を、後段の制御装置に供給する供給手段と、前記主制御装置または前段の制御装置から供給された選択信号、同期信号、及びデータ信号のうち前記選択信号が有効であるとき、前記同期信号に同期して、前記データ信号を復号する復号手段と、前記復号手段の復号結果に基づいて所定の処理の実行を制御する制御手段とを備える。
【００１５】
本発明の第１の側面においては、主制御装置または前段の制御装置から供給された選択信号、同期信号、及びデータ信号が、後段の制御装置に供給され、前記主制御装置または前段の制御装置から供給された選択信号、同期信号、及びデータ信号のうち前記選択信号が有効であるとき、前記同期信号に同期して、前記データ信号が復号され、前記データ信号の復号結果に基づいて所定の処理の実行が制御される。
【００１６】
本発明の第２の側面においては、前記主制御装置で、前記複数の制御装置のうちの１つの制御装置に選択信号、同期信号、及びデータ信号が供給され、前記複数の制御装置のうちの少なくとも１つの制御装置で、前記主制御装置または前段の制御装置から供給された選択信号、同期信号、及びデータ信号が、後段の制御装置に供給され、前記主制御装置または前段の制御装置から供給された選択信号、同期信号、及びデータ信号のうち前記選択信号が有効であるとき、前記同期信号に同期して、前記データ信号が復号され、前記データ信号の復号結果に基づいて所定の処理の実行が制御される。
【発明の効果】
【００１７】
本発明の第１及び第２の側面によれば、例えば、複数個のスレーブICと、それらを制御するマスタICとからなる制御システムにおいて、接続形態をより簡単にすることができる。
【発明を実施するための最良の形態】
【００１８】
以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書又は図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書又は図面に記載されていることを確認するためのものである。従って、明細書又は図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
【００１９】
以下、図面を参照して本発明を適用した実施の形態について説明する。
【００２０】
図３は、本発明を適用した制御システム６１の構成例を示す図である。
【００２１】
制御システム６１は、マスタIC７１、並びにスレーブIC７２−１乃至７２−ｎから構成される。
【００２２】
マスタIC７１、並びにスレーブIC７２−１乃至７２−ｎは、それぞれ、例えばマイクロコントローラで構成される。なおスレーブIC７２−１乃至７２−ｎのそれぞれを個々に区別する必要がない場合には、スレーブIC７２と総称する。
【００２３】
マスタIC７１は、選択信号としてのラッチ信号（LAT）、同期信号としてのクロック信号(Clock)、及びデータ信号(Data)のそれぞれを、信号ごとに設けられたコントロール線を介してスレーブIC７２−１に供給する。
【００２４】
スレーブIC７２−１は、マスタIC７１から供給され入力されたラッチ信号(LAT_in)、クロック信号(Clock_in)、及びデータ信号(Data_in)に対応するラッチ信号（LAT_out）、クロック信号(Clock_out)、及びデータ信号(Data_out)のそれぞれを出力して、信号ごとに設けられたコントロール線を介してスレーブIC７２−２に供給する。
【００２５】
スレーブIC７２−１はまた、マスタIC７１から供給され入力されたラッチ信号、クロック信号、及びデータ信号のうち、ラッチ信号が有効（例えばローレベル）であるとき、クロック信号に同期して、データ信号に基づいて所定の処理の実行を制御する。
【００２６】
スレーブIC７２−２は、前段のスレーブIC７２−１から供給され入力されたラッチ信号、クロック信号、及びデータ信号に対応するラッチ信号、クロック信号、及びデータ信号のそれぞれを出力して、信号ごとに設けられたコントロール線を介して後段のスレーブIC７２−３に供給する。
【００２７】
スレーブIC７２−２はまた、前段のスレーブIC７２−１から供給され入力されたラッチ信号、クロック信号、及びデータ信号のうち、ラッチ信号が有効（例えばローレベル）であるとき、クロック信号に同期して、データ信号に基づいて所定の処理の実行を制御する。
【００２８】
同様に、スレーブIC７２−k(1＜k＜n)は、前段のスレーブIC７２−(k-1)から供給され入力されたラッチ信号、クロック信号、及びデータ信号に対応するラッチ信号、クロック信号、及びデータ信号のそれぞれを出力して、信号ごとに設けられたコントロール線を介して（後段の）スレーブIC７２−(k+1)に供給する。
【００２９】
スレーブIC７２−k(1＜k＜n)はまた、前段のスレーブIC７２−(k-1)から供給され入力されたラッチ信号、クロック信号、及びデータ信号のうち、ラッチ信号が有効（例えばローレベル）であるとき、クロック信号に同期して、データ信号に基づいて所定の処理の実行を制御する。
【００３０】
そして、スレーブIC７２−nは、前段のスレーブIC７２−(n-1)から供給され入力されたラッチ信号、クロック信号、及びデータ信号のうち、ラッチ信号が有効（例えばローレベル）であるとき、クロック信号に同期して、データ信号に基づいて所定の処理の実行を制御する。
【００３１】
なお、このような複数の機器やブロックを数珠繋ぎにつないでいく接続をデイジー接続と称する。
【００３２】
ラッチ信号及びクロック信号の分岐や分配に着目すると、前述した１本のコントロール線を複数に分岐してマスタICと各スレーブICとを直接に接続する接続形態や、分配専用ICを挿入し、マスタICと各スレーブICとを間接に接続する接続形態では、いずれも、分岐または分配がスレーブICの外部で行われている。
【００３３】
一方、本実施の形態では、ラッチ信号及びデータ信号の分配が、各スレーブICの内部で行なわれている。その結果、分配専用ICを別途用意する必要がなく、接続形態が簡単になる。また外部にあった分岐または分配の回路をスレーブICの中に組み入れただけなので、殆どコストアップすることなく低コストでこの構成を実現することができる。
【００３４】
次に、図４を参照して、スレーブIC７２の内部構成例について説明する。
【００３５】
スレーブIC７２は、フリップフロップ部９１、SPI(Serial Peripheral Interface)データデコーダ９２、レジスタ９３、制御部９４、並びにバッファ９５Ａ乃至バッファ９５Ｃから構成される。なお、バッファ９５Ａ乃至バッファ９５Ｃを個々に区別する必要がない場合には、バッファ９５と総称する。
【００３６】
前段のスレーブIC７２からこのスレーブIC７２に供給されたラッチ信号は、分岐点９６Ａで分岐されて、フリップフロップ部９１とバッファ９５Ａに供給される。
【００３７】
またクロック信号は、分岐点９６Ｂで分岐されて、フリップフロップ部９１とバッファ９５Ｂに供給され、データ信号は、分岐点９６Ｃで分岐されて、フリップフロップ部９１とバッファ９５Ｃに供給される。
【００３８】
フリップフロップ部９１には、ラッチ信号、クロック信号、及びデータ信号の他、スレーブIC７２の図示せぬクロック出力部から供給されたシステムクロック信号が供給される。
【００３９】
フリップフロップ部９１は、例えば、信号（ラッチ信号，クロック信号，データ信号）ごとに設けられたフリップフロップで構成され、システムクロック信号に同期して、そこに供給される各信号をSPIデータデコーダ９２に供給する。
【００４０】
SPIデータデコーダ９２は、フリップフロップ部９１から供給されるラッチ信号が有効であるとき、フリップフロップ部９１から供給されるクロック信号に同期して、フリップフロップ部９１から供給されるデータ信号をSPIデータ（SPIコマンド）として復号（デコード）する。そして、SPIデータデコーダ９２は、復号したSPIデータに基づいて、レジスタ９３に所定のデータを書き込む。
【００４１】
レジスタ９３は、SPIデータデコーダ９２から書き込まれたデータを記憶している。
【００４２】
制御部９４は、レジスタ９３からデータを読み出し、それに基づいて、スレーブIC７２の外部または内部の図示せぬブロックに所定の処理を実行させる。なお、この所定の処理としては、例えば、前述したバックライト用LEDの部分駆動される各部分のLEDの駆動制御等がある。
【００４３】
バッファ９５Ａは、そこに供給されるラッチ信号を一時的に記憶し、記憶されたラッチ信号を出力して、後段のスレーブIC７２に供給する。
【００４４】
バッファ９５Ｂは、そこに供給されるクロック信号を一時的に記憶し、記憶されたクロック信号を出力して、後段のスレーブIC７２に供給する。
【００４５】
バッファ９５Ｃは、そこに供給されるデータ信号を一時的に記憶し、記憶されたデータ信号を出力して、後段のスレーブIC７２に供給する。
【００４６】
このスレーブIC７２は、ICで構成されるので、バッファ９５Ａ乃至９５Ｃのそれぞれの性能は殆ど同じとなるように作り込みがなされる。したがって、バッファ９５Ａ乃至９５Ｃのそれぞれから出力される信号の遅延時間は殆ど同じとなるため、スレーブIC７２を何段つないでデイジー接続しても、信号間のスキューを小さく抑えることができる。
【００４７】
またバッファ９５Ａ乃至９５Ｃのそれぞれの出力インピーダンスも殆ど同じであるため、スレーブIC７２間を接続する各信号のコントロール線に一様なインピーダンスを有するケーブルを用いることで、各信号の信号品質がほぼ同じになり、結果としてケーブルでの信号遅延、スキュー等を小さく抑えることができる。
【００４８】
各スレーブIC７２で行われる制御の内容を、各スレーブIC７２ごとに異なるものにするようにしてもよい。その場合、例えば、各スレーブIC７２にあらかじめ識別番号(ID)を割り当てておき、マスタIC７１にて、データにそのデータを利用するスレーブIC７２のIDを付加したものに対応するデータ信号を生成し、各スレーブIC７２にて、そこに供給されたデータ信号から、自身に割り当てられたIDが付加されたデータを識別し、識別したデータ（すなわち、各スレーブIC７２ごとに異なるデータ）を利用して制御を行うようにする。
【００４９】
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【図面の簡単な説明】
【００５０】
【図１】制御システム１の構成例を示す図である。
【図２】制御システム３１の構成例を示す図である。
【図３】制御システム６１の構成例を示す図である。
【図４】スレーブIC７２の内部構成例を示す図である。
【符号の説明】
【００５１】
１  制御システム，  １１  マスタIC，  １２及び１３  スレーブIC，  １４及び１５  分岐点，  ３１  制御システム，  ４１  マスタIC，  ４２及び４３  分配専用IC，  ４４並びに４４−１乃至４４−ｎ  スレーブIC，  ６１  制御システム，  ７１  マスタIC，  ７２並びに７２−１乃至７２−ｎ  スレーブIC，  ９１  フリップフロップ部，  ９２  SPIデータデコーダ，  ９３  レジスタ，  ９４  制御部，  ９５並びに９５Ａ乃至９５Ｃ  バッファ
【図１】
2009094933.tif 000003
【図２】
2009094933.tif 000004
【図３】
2009094933.tif 000005
【図４】
2009094933.tif 000006