(57)【要約】【課題】新たな構成で複数種類の入力信号を１つのトランスを介して入力側から出力側へ伝達することが可能な信号伝達回路を提供することを目的とする。【解決手段】１次側回路は温度入力信号がハイ、ＦＡＩＬ入力信号がローになると第１のパルス電圧を発生させ、温度入力信号及びＦＡＩＬ入力信号がハイになると第２のパルス電圧を発生させ、温度入力信号及びＦＡＩＬ入力信号がローになると第３のパルス電圧を発生させ、温度入力信号がロー、ＦＡＩＬ入力信号がハイになると第４のパルス電圧を発生させ、２次側回路は第１又は第２のパルスに対応するパルス電圧が発生すると温度出力信号を立ち上がらせ、第３又は第４のパルス電圧に対応するパルス電圧が発生すると温度出力信号を立ち下がらせ、第２又は第４のパルス電圧に対応するパルス電圧が発生するとＦＡＩＬ出力信号を立ち上がらせ、第１又は第３のパルス電圧に対応するパルス電圧が発生するとＦＡＩＬ出力信号を立ち下がらせる。【選択図】図１
2009181241.tif 000002
【特許請求の範囲】
【請求項１】
１次側コイルと２次側コイルとを有するトランスと、
第１の入力信号がハイレベル、第２の入力信号がローレベルになると、前記１次側コイルに第１のパルス電圧を発生させ、前記第１及び第２の入力信号が共にハイレベルになると、前記１次側コイルに前記第１のパルス電圧と同極性で、かつ、前記第１のパルス電圧とパルス幅が異なる第２のパルス電圧を発生させ、前記第１及び第２の入力信号が共にローレベルになると、前記１次側コイルに前記第１のパルス電圧と逆極性の第３のパルス電圧を発生させ、前記第１の入力信号がローレベル、前記第２の入力信号がハイレベルになると、前記１次側コイルに前記第１のパルス電圧と逆極性で、かつ、前記第１のパルス電圧とパルス幅が異なる第４のパルス電圧を発生させる１次側回路と、
前記２次側コイルに前記第１のパルス電圧または前記第２のパルス電圧に対応するパルス電圧が発生すると、第１の出力信号を立ち上がらせ、前記２次側コイルに前記第３のパルス電圧または前記第４のパルス電圧に対応するパルス電圧が発生すると、前記第１の出力信号を立ち下がらせ、前記２次側コイルに前記第２のパルス電圧または前記第４のパルス電圧に対応するパルス電圧が発生すると、前記第２の出力信号を立ち上がらせ、前記２次側コイルに前記第１のパルス電圧または前記第３のパルス電圧に対応するパルス電圧が発生すると、前記第２の出力信号を立ち下がらせる２次側回路と、
を備えることを特徴とする信号伝達回路。
【請求項２】
請求項１に記載の信号伝達回路であって、
前記第１のパルス電圧のパルス幅は、前記第３のパルス電圧のパルス幅と同じであり、
前記第２のパルス電圧のパルス幅は、前記第４のパルス電圧のパルス幅と同じであり、
前記第１のパルス電圧のパルス幅または前記第３のパルス電圧のパルス幅は、前記第２のパルス電圧のパルス幅または前記第４のパルス電圧のパルス幅よりも狭く、
前記２次側回路は、前記２次側コイルに前記第１〜第４のパルス電圧に対応するパルス電圧がそれぞれ発生してから前記第１のパルス電圧のパルス幅または前記第３のパルス電圧のパルス幅と同じ時間経過後、前記２次側コイルにパルス電圧が発生していた場合、前記第２の出力信号を立ち上がらせることを特徴とする信号伝達回路。
【請求項３】
請求項１または請求項２に記載の信号伝達回路であって、
前記１次側回路は、前記第２の入力信号の立ち上がりタイミングまたは立ち下がりタイミングにおいて、前記１次側コイルに発生させるパルス電圧を所定時間立ち下げる
ことを特徴とする信号伝達回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力側と出力側との間に掛かる直流電圧を電気的に絶縁した状態で、信号を入力側から出力側に伝達する信号伝達回路に関する。
【背景技術】
【０００２】
信号伝達回路として、入力側と出力側とを電気的に絶縁状態にする部分にフォトカプラを用いるものがある。
しかしながら、フォトカプラは入出力間の伝送遅延が大きいため、上述の信号伝達回路では、デジタル信号の伝送遅延が大きくなってしまうという問題がある。また、フォトカプラは、１００℃以上の環境下で使用できないため、上述の信号伝達回路では、１００℃以上の環境下で使用できないという問題もある。
【０００３】
これらの問題を解決するために、例えば、入力側と出力側とを電気的に絶縁状態にする部分にフォトカプラの代わりにトランスを用いることが考えられる。
図９は、入力側と出力側とを電気的に絶縁状態にする部分としてトランスを用いた信号伝達回路を示す図である。
【０００４】
図９に示す信号伝達回路９０は、信号（入力信号）が入力される１次側回路９１と、信号（出力信号）を出力する２次側回路９２と、１次側回路９１から２次側回路９２へ信号を電気的に絶縁して伝達するトランス９３とを備えて構成されている。
【０００５】
上記トランス９３は、１次側コイルと２次側コイルとを備えている。
上記信号伝達回路９０では、例えば、不図示の温度検出回路から出力される温度を示す温度入力信号及び不図示の異常検出回路から出力される異常を示すＦＡＩＬ入力信号がそれぞれ１次側回路９１に入力されると、それら温度入力信号及びＦＡＩＬ入力信号がトランス９３を介して２次側回路９２へ伝達され、温度入力信号に対応する温度出力信号及びＦＡＩＬ入力信号に対応するＦＡＩＬ出力信号が２次側回路９２から出力される。
【０００６】
ところで、このような信号伝達回路において、例えば、トランスの１次側コイルに常に一定周期のパルス電圧をかけておき、入力信号のハイレベル期間、その１次側コイルにかかるパルス電圧を低下させ、トランスの２次側コイルにかかるパルス電圧の低下期間、出力信号をハイレベルにするものがある（例えば、特許文献１参照）。このように構成される信号伝達回路において、上述のように、２種類の入力信号を１つのトランスを介して１次側回路から２次側回路へ伝達する場合、入力信号の種類に応じて、１次側コイルにかけるパルス電圧のレベルを変え、トランスの２次側コイルにかかるパルス電圧のレベルに応じて、出力信号を出力することが考えられる。
【特許文献１】特開２００６−２８０１００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述のように、複数種類の入力信号を１つのトランスを介して１次側回路から２次側回路へ伝達する信号伝達回路の構成としては様々な構成が考えられる。
そこで、本発明では、新たな構成で複数種類の入力信号を１つのトランスを介して入力側から出力側へ伝達することが可能な信号伝達回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明の信号伝達回路は、１次側コイルと２次側コイルとを有するトランスと、第１の入力信号がハイレベル、第２の入力信号がローレベルになると、前記１次側コイルに第１のパルス電圧を発生させ、前記第１及び第２の入力信号が共にハイレベルになると、前記１次側コイルに前記第１のパルス電圧と同極性で、かつ、前記第１のパルス電圧とパルス幅が異なる第２のパルス電圧を発生させ、前記第１及び第２の入力信号が共にローレベルになると、前記１次側コイルに前記第１のパルス電圧と逆極性の第３のパルス電圧を発生させ、前記第１の入力信号がローレベル、前記第２の入力信号がハイレベルになると、前記１次側コイルに前記第１のパルス電圧と逆極性で、かつ、前記第１のパルス電圧とパルス幅が異なる第４のパルス電圧を発生させる１次側回路と、前記２次側コイルに前記第１のパルス電圧または前記第２のパルス電圧に対応するパルス電圧が発生すると、第１の出力信号を立ち上がらせ、前記２次側コイルに前記第３のパルス電圧または前記第４のパルス電圧に対応するパルス電圧が発生すると、前記第１の出力信号を立ち下がらせ、前記２次側コイルに前記第２のパルス電圧または前記第４のパルス電圧に対応するパルス電圧が発生すると、第２の出力信号を立ち上がらせ、前記２次側コイルに前記第１のパルス電圧または前記第３のパルス電圧に対応するパルス電圧が発生すると、前記第２の出力信号を立ち下がらせる２次側回路とを備えることを特徴とする信号伝達回路。
【０００９】
これにより、新たな構成で第１及び第２の入力信号を１つのトランスを介して入力側から出力側へ伝達することができる。
また、前記第１のパルス電圧のパルス幅は、前記第３のパルス電圧のパルス幅と同じであり、前記第２のパルス電圧のパルス幅は、前記第４のパルス電圧のパルス幅と同じであり、前記第１のパルス電圧のパルス幅または前記第３のパルス電圧のパルス幅は、前記第２のパルス電圧のパルス幅または前記第４のパルス電圧のパルス幅よりも狭く、前記２次側回路は、前記２次側コイルに前記第１〜第４のパルス電圧に対応するパルス電圧がそれぞれ発生してから前記第１のパルス電圧のパルス幅または前記第３のパルス電圧のパルス幅と同じ時間経過後、前記２次側コイルにパルス電圧が発生していた場合、前記第２の出力信号を立ち上がらせるように構成してもよい。
【００１０】
また、前記１次側回路は、前記第２の入力信号の立ち上がりタイミングまたは立ち下がりタイミングにおいて、前記１次側コイルに発生させるパルス電圧を第２の所定時間立ち下げるように構成してもよい。
【００１１】
これにより、より確実に第２の入力信号を２次側回路へ伝達することができる。
【発明の効果】
【００１２】
本発明によれば、入力側と出力側の間に掛かる直流電圧を電気的に絶縁した状態で、入力信号を入力側から出力側に伝達する信号伝達回路において、新たな構成で複数種類の入力信号を入力側から出力側へ伝達することができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を用いて本発明の実施形態を説明する。
図１は、本発明の第１実施形態の信号伝達回路を示す図である。
図１に示す信号伝達回路１は、１次側回路２と、２次側回路３と、トランス４とを備えて構成されている。
【００１４】
上記１次側回路２は、電源部５、６と、電源駆動部７とを備えて構成されている。
上記電源部５、６は、それぞれ、ｎｐｎバイポーラトランジスタ８と、ＮチャネルのＭＯＳＦＥＴ９、１０と、ダイオード１１と、定電流源１２とを備えて構成されている。
【００１５】
すなわち、ｎｐｎバイポーラトランジスタ８のコレクタ端子は電圧ＶＤＤの電源及びダイオード１１のカソード端子に接続されているとともに定電流源１２を介してＭＯＳＦＥＴ１０のドレイン端子及びｎｐｎバイポーラトランジスタ８のベース端子に接続され、ｎｐｎバイポーラトランジスタ８のエミッタ端子はＭＯＳＦＥＴ９のドレイン端子及びダイオード１１のアノード端子に接続されている。ＭＯＳＦＥＴ９、１０のそれぞれのゲート端子は互いに接続され、ＭＯＳＦＥＴ９のソース端子及びＭＯＳＦＥＴ１０のソース端子はそれぞれグランドに接続されている。電源部５においてｎｐｎバイポーラトランジスタ８とＭＯＳＦＥＴ９との接続点はトランス４の１次側コイルの一方端に接続され、電源部６においてｎｐｎバイポーラトランジスタ８とＭＯＳＦＥＴ９との接続点はトランス４の１次側コイルの他方端に接続されている。
【００１６】
なお、トランス４の１次側コイルの一方端（電源部５に接続される点）をＡ点とし、トランス４の１次側コイルの他方端（電源部６に接続される点）をＢ点とする。
上記２次側回路３は、抵抗１３と、ダイオード１４〜１７と、コンパレータ１８、１９と、ＲＳ型のフリップフロップ回路２０と、復元回路２１とを備えて構成されている。
【００１７】
すなわち、コンパレータ１８のプラスの入力端子はトランス４の２次側コイルの一方端及びコンパレータ１９のマイナスの入力端子に接続され、コンパレータ１８の出力端子はフリップフロップ回路２０の入力端子Ｓ及び復元回路２１の一方の入力端子に接続されている。コンパレータ１９のプラスの入力端子はトランス４の２次側コイルの他方端及びコンパレータ１８のマイナスの入力端子に接続され、コンパレータ１９の出力端子はフリップフロップ回路２０のリセット端子Ｒ及び復元回路２１の他方の入力端子に接続されている。ダイオード１４のアノード端子はコンパレータ１８のプラスの入力端子及びダイオード１５のカソード端子に接続され、ダイオード１４のカソード端子はダイオード１６のカソード端子及び抵抗１３の一方端に接続され、ダイオード１６のアノード端子はコンパレータ１９のプラスの入力端子及びダイオード１７のカソード端子に接続され、ダイオード１７のアノード端子はダイオード１５のアノード端子、抵抗１３の他方端、及びグランドに接続されている。
【００１８】
第１実施形態の信号伝達回路１では、電源駆動部７に入力される温度入力信号（第１の入力信号）に対応する温度出力信号（第１の出力信号）がフリップフロップ回路２０の出力端子Ｑから出力され、電源駆動部７に入力されるＦＡＩＬ入力信号（第２の入力信号）に対応するＦＡＩＬ出力信号（第２の出力信号）が復元回路２１から出力される。
【００１９】
なお、トランス４の２次側コイルの一方端（コンパレータ１８のプラスの入力端子に接続される点）をＣ点とし、トランス４の２次側コイルの他方端（コンパレータ１９のプラスの入力端子に接続される点）をＤ点とする。
【００２０】
図２は、電源駆動部７を示す図である。
図２に示すように、電源駆動部７は、ＡＮＤ回路２２〜２９と、ＯＲ回路３０、３１と、ＮＡＮＤ回路３２、３３と、インバータ３４〜３８と、バッファ３９〜４２と、立上り遅延回路４３〜４６とを備えて構成されている。なお、立上り遅延回路４３、４５のそれぞれの遅延時間は互いに同じものとし、立上り遅延回路４４、４６のそれぞれの遅延時間も互いに同じものとする。また、立上り遅延回路４３の遅延時間Ａは、立上り遅延回路４４の遅延時間Ｂよりも長いものとする。例えば、遅延時間Ａを３００ｎｓ、遅延時間Ｂを１００ｎｓにする。
【００２１】
図３は、復元回路２１を示す図である。
図３に示すように、復元回路２１は、ＡＮＤ回路４７と、ＯＲ回路４８と、インバータ４９と、バッファ５０と、立上り遅延回路５１、５２と、立下り遅延回路５３と、ＲＳ型のフリップフロップ回路５４とを備えて構成されている。
【００２２】
図４は、本実施形態の信号伝達回路１内の各回路の出力タイミングチャートを示す図である。なお、温度入力信号及びＦＡＩＬ入力信号のハイレベル期間やローレベル期間は、電源部５のＭＯＳＦＥＴ９、１０を駆動するための駆動信号Ｍ２及び電源部６のＭＯＳＦＥＴ９、１０を駆動するための駆動信号Ｍ１のそれぞれのパルス幅よりも十分に長いものとする。また、ｎｐｎバイポーラトランジスタ８のベース−エミッタ間電圧をＶｂｅ、ダイオード１１が動作する際の閾値電圧をＶＦとする。
【００２３】
まず、温度入力信号の立ち上がりタイミング及び立ち下がりタイミングにおける信号伝達回路１の動作について説明する。
ＦＡＩＬ入力信号がローレベルのとき、温度入力信号がハイレベルになると、図２に示す電源駆動部７において、ＮＡＮＤ回路３３からハイレベルの信号が出力され、ＡＮＤ回路２５からハイレベルの信号が出力される。ＡＮＤ回路２５から出力されたハイレベルの信号は、立上り遅延回路４６により遅延時間Ｂ遅延された後インバータ３８により反転されてＡＮＤ回路２９の一方の入力端子に入力されるとともに、バッファ４２を介してＡＮＤ回路２９の他方の入力端子に入力される。すると、ＡＮＤ回路２９からＯＲ回路３１を介して電源部６へ遅延時間Ｂのパルス幅をもつパルス電圧が駆動信号Ｍ１として出力される。
【００２４】
このパルス電圧が電源部６に入力されると（このとき、駆動信号Ｍ２はローレベルである）、図１に示す電源部５のｎｐｎバイポーラトランジスタ８と電源部６のＭＯＳＦＥＴ９とがオン、電源部５のＭＯＳＦＥＴ９と電源部６のｎｐｎバイポーラトランジスタ８とがオフとなり、１次側回路２のＢ点がグランドに繋がり、１次側回路２のＡ点が電源電圧ＶＤＤから電圧Ｖｂｅ降下した分の電圧（ＶＤＤ−Ｖｂｅ）となる。したがって、１次側回路２のＡ点−Ｂ点間（トランス４の１次側コイル）にパルス幅が遅延時間Ｂで、かつ、プラス極性のパルス電圧（第１のパルス電圧）が発生し、トランス４を介して２次側回路３のＣ点−Ｄ点間（トランス４の２次側コイル）にＡ点−Ｂ点間に発生したパルス電圧に対応するパルス電圧が発生する。このパルス電圧は、コンパレータ１８で設定される閾値（第１の閾値）以上の電圧であり、コンパレータ１８に入力されるとコンパレータ１８からハイレベルの電圧が出力される。
【００２５】
そして、コンパレータ１８からフリップフロップ回路２０の入力端子Ｓへハイレベルの電圧が出力されると、フリップフロップ回路２０の出力端子Ｑから出力される温度出力信号がハイレベルになる。
【００２６】
また、ＦＡＩＬ入力信号がハイレベルのとき、温度入力信号がハイレベルになると、ＡＮＤ回路２４から出力される信号がハイレベルになる。ＡＮＤ回路２４から出力されたハイレベルの信号は、立上り遅延回路４５により遅延時間Ａ遅延された後インバータ３７により反転されてＡＮＤ回路２８の一方の入力端子に入力されるとともに、バッファ４１を介してＡＮＤ回路２８の他方の入力端子に入力される。すると、ＡＮＤ回路２８からＯＲ回路３１を介して電源部６へ遅延時間Ａのパルス幅をもつパルス電圧が駆動信号Ｍ１として出力される。
【００２７】
このパルス電圧が電源部６に入力されると（このとき、駆動信号Ｍ２はローレベルである）、電源部５のｎｐｎバイポーラトランジスタ８と電源部６のＭＯＳＦＥＴ９とがオン、電源部５のＭＯＳＦＥＴ９と電源部６のｎｐｎバイポーラトランジスタ８とがオフとなり、１次側回路２のＢ点がグランドに繋がり、１次側回路２のＡ点が電源電圧ＶＤＤから電圧Ｖｂｅ降下した分の電圧（ＶＤＤ−Ｖｂｅ）となる。したがって、１次側回路２のＡ点−Ｂ点間（トランス４の１次側コイル）にパルス幅が遅延時間Ａで、かつ、プラス極性のパルス電圧（第２のパルス電圧）が発生し、トランス４を介して２次側回路３のＣ点−Ｄ点間（トランス４の２次側コイル）にＡ点−Ｂ点間に発生したパルス電圧に対応するパルス電圧が発生する。このパルス電圧も、コンパレータ１８で設定される閾値以上の電圧であり、コンパレータ１８に入力されるとコンパレータ１８からハイレベルの電圧が出力される。
【００２８】
そして、コンパレータ１８からフリップフロップ回路２０の入力端子Ｓへハイレベルの電圧が出力されると、フリップフロップ回路２０の出力端子Ｑから出力される温度出力信号がハイレベルになる。
【００２９】
また、ＦＡＩＬ入力信号がローレベルのとき、温度入力信号がローレベルになると、ＮＡＮＤ回路３２の一方の入力端子に入力される温度入力信号がインバータ３４により反転されてハイレベルになる。ＮＡＮＤ回路３２の他方の入力端子に入力されるＦＡＩＬ入力信号がローレベルであるため、ＮＡＮＤ回路３２から出力される信号がハイレベルになり、ＡＮＤ回路２３から出力される信号がハイレベルになる。ＡＮＤ回路２３から出力されたハイレベルの信号は立上り遅延回路４４により遅延時間Ｂ遅延された後インバータ３６により反転されてＡＮＤ回路２７の一方の入力端子に入力されるとともに、バッファ４０を介してＡＮＤ回路２７の他方の入力端子に入力される。すると、ＡＮＤ回路２７からＯＲ回路３０を介して電源部５へ遅延時間Ｂのパルス幅をもつパルス電圧が駆動信号Ｍ２として出力される。
【００３０】
このパルス電圧が電源部５に入力されると（このとき、駆動信号Ｍ１はローレベルである）、電源部５のＭＯＳＦＥＴ９と電源部６のｎｐｎバイポーラトランジスタ８とがオン、電源部５のｎｐｎバイポーラトランジスタ８と電源部６のＭＯＳＦＥＴ９とがオフとなり、１次側回路２のＡ点がグランドと繋がり、１次側回路２のＢ点が電源電圧ＶＤＤから電圧Ｖｂｅ降下した分の電圧（ＶＤＤ−Ｖｂｅ）となる。したがって、１次側回路２のＡ点−Ｂ点間にパルス幅が遅延時間Ｂで、かつ、マイナス極性のパルス電圧（第３のパルス電圧）が発生し、トランス４を介しＣ点−Ｄ点間にＡ点−Ｂ点間に発生したパルス電圧に対応するパルス電圧が発生する。このパルス電圧は、コンパレータ１９で設定される閾値（第２の閾値）以上の電圧であり、コンパレータ１９に入力されるとコンパレータ１９からハイレベルの電圧が出力される。
【００３１】
そして、コンパレータ１９からフリップフロップ回路２０のリセット端子Ｒへハイレベルの電圧が出力されると、フリップフロップ回路２０の出力端子Ｑから出力される温度出力信号がローレベルになる。
【００３２】
また、ＦＡＩＬ入力信号がハイレベルのとき、温度入力信号がローレベルになると、ＡＮＤ回路２２から出力される信号がハイレベルになる。ＡＮＤ回路２２から出力されたハイレベルの信号は、立上り遅延回路４３により遅延時間Ａ遅延された後インバータ３５により反転されてＡＮＤ回路２６の一方の入力端子に入力されるとともに、バッファ３９を介してＡＮＤ回路２６の他方の入力端子に入力される。すると、ＡＮＤ回路２６からＯＲ回路３０を介して電源部５へ遅延時間Ａのパルス幅をもつパルス電圧が駆動信号Ｍ２として出力される。
【００３３】
このパルス電圧が電源部５に入力されると、電源部５のＭＯＳＦＥＴ９と電源部６のｎｐｎバイポーラトランジスタ８とがオン、電源部５のｎｐｎバイポーラトランジスタ８と電源部６のＭＯＳＦＥＴ９とがオフとなり、１次側回路２のＡ点がグランドと繋がり、１次側回路２のＢ点が電源電圧ＶＤＤから電圧Ｖｂｅ降下した分の電圧（ＶＤＤ−Ｖｂｅ）となる。したがって、１次側回路２のＡ点−Ｂ点間にパルス幅が遅延時間Ａで、かつ、マイナス極性のパルス電圧（第４のパルス電圧）が発生し、トランス４を介しＣ点−Ｄ点間にＡ点−Ｂ点間に発生したパルス電圧に対応するパルス電圧が発生する。このパルス電圧も、コンパレータ１９で設定される閾値以上の電圧であり、コンパレータ１９に入力されるとコンパレータ１９からハイレベルの電圧が出力される。
【００３４】
そして、コンパレータ１９からフリップフロップ回路２０のリセット端子Ｒへハイレベルの電圧が出力されると、フリップフロップ回路２０の出力端子Ｑから出力される温度出力信号がローレベルになる。
【００３５】
なお、コンパレータ１８、１９は、Ｃ点―Ｄ点間電圧が（ＶＤＤ−Ｖｂｅ）と（Ｖｂｅ＋ＶＦ）との間に閾値を持つように設定されているものとする。但し、（ＶＤＤ−Ｖｂｅ）＞（Ｖｂｅ＋ＶＦ）とする。
【００３６】
このように、第１実施形態の信号伝達回路１は、温度入力信号と同じ立ち上がりタイミング及び立ち下がりタイミングの温度出力信号をトランス４を介して出力する。
次に、ＦＡＩＬ入力信号の立ち上がりタイミング及び立ち下がりタイミングにおける信号伝達回路１の動作について説明する。
【００３７】
まず、温度入力信号がハイレベルのとき、ＦＡＩＬ入力信号がハイレベルになると、ＡＮＤ回路２４から出力される信号がハイレベルになる。ＡＮＤ回路２４から出力されたハイレベルの信号は、立上り遅延回路４５により遅延時間Ａ遅延された後インバータ３７により反転されてＡＮＤ回路２８の一方の入力端子に入力されるとともに、バッファ４１を介してＡＮＤ回路２８の他方の入力端子に入力される。すると、ＡＮＤ回路２８からＯＲ回路３１を介して電源部６へ遅延時間Ａのパルス幅をもつパルス電圧が駆動信号Ｍ１として出力される。
【００３８】
このパルス電圧が電源部６に入力されると、上述したように、１次側回路２のＡ点−Ｂ点間にパルス幅が遅延時間Ａで、かつ、プラス極性のパルス電圧（第２のパルス電圧）が発生し、トランス４を介して２次側回路３のＣ点−Ｄ点間にＡ点−Ｂ点間に発生したパルス電圧に対応するパルス電圧が発生する。すると、コンパレータ１８からパルス電圧が出力される。
【００３９】
そして、このコンパレータ１８から出力されるパルス電圧は、復元回路２１のＯＲ回路４８を介して立上り遅延回路５１に出力され、その立上り遅延回路５１において立ち上がりタイミングが遅延時間Ｃ（例えば、２００ｎｓ）遅延されると、パルス幅が（遅延時間Ａ−遅延時間Ｃ）のパルス電圧（第６のパルス電圧）になる（例えば、遅延時間Ａを３００ｎｓ、遅延時間Ｃを２００ｎｓとすると、このパルス電圧のパルス幅は１００ｎｓになる）。このパルス電圧がフリップフロップ回路５４の入力端子Ｓに出力されると、フリップフロップ回路５４の出力端子Ｑから立下り遅延回路５３を介して出力されるＦＡＩＬ出力信号がハイレベルになる。
【００４０】
また、温度入力信号がローレベルのとき、ＦＡＩＬ入力信号がハイレベルになると、ＡＮＤ回路２２から出力される信号がハイレベルになる。ＡＮＤ回路２２から出力されたハイレベルの信号は、立上り遅延回路４３により遅延時間Ａ遅延された後インバータ３５により反転されてＡＮＤ回路２６の一方の入力端子に入力されるとともに、バッファ３９を介してＡＮＤ回路２６の他方の入力端子に入力される。すると、ＡＮＤ回路２６からＯＲ回路３０を介して電源部５へ遅延時間Ａのパルス幅をもつパルス電圧が駆動信号Ｍ２として出力される。
【００４１】
このパルス電圧が電源部５に入力されると、上述したように、１次側回路２のＡ点−Ｂ点間にパルス幅が遅延時間Ａで、かつ、マイナス極性のパルス電圧（第４のパルス電圧）が発生し、トランス４を介してＣ点−Ｄ点間にＡ点−Ｂ点間に発生したパルス電圧に対応するパルス電圧が発生する。すると、コンパレータ１９からパルス電圧が出力される。
【００４２】
そして、このコンパレータ１９から出力されるパルス電圧は、復元回路２１のＯＲ回路４８を介して立上り遅延回路５１に出力され、その立上り遅延回路５１において立ち上がりタイミングが遅延時間Ｃ遅延されると、パルス幅が（遅延時間Ａ−遅延時間Ｃ）のパルス電圧になる。このパルス電圧がフリップフロップ回路５４の入力端子Ｓに出力されると、フリップフロップ回路５４の出力端子Ｑから立下り遅延回路５３を介して出力されるＦＡＩＬ出力信号がハイレベルになる。
【００４３】
また、温度入力信号がハイレベルのとき、ＦＡＩＬ入力信号がローレベルになると、ＮＡＮＤ回路３３からハイレベルの信号が出力され、ＡＮＤ回路２５からハイレベルの信号が出力される。ＡＮＤ回路２５から出力されたハイレベルの信号は、立上り遅延回路４６により遅延時間Ｂ遅延された後インバータ３８により反転されてＡＮＤ回路２９の一方の入力端子に入力されるとともに、バッファ４２を介してＡＮＤ回路２９の他方の入力端子に入力される。すると、ＡＮＤ回路２９からＯＲ回路３１を介して電源部６へ遅延時間Ｂのパルス幅をもつパルス電圧が駆動信号Ｍ１として出力される。
【００４４】
このパルス電圧が電源部６に入力されると、上述したように、１次側回路２のＡ点−Ｂ点間にパルス幅が遅延時間Ｂで、かつ、プラス極性のパルス電圧（第１のパルス電圧）が発生し、トランス４を介して２次側回路３のＣ点−Ｄ点間にＡ点−Ｂ点間に発生したパルス電圧に対応するパルス電圧が発生する。すると、コンパレータ１８からハイレベルの電圧が出力される。
【００４５】
そして、このコンパレータ１８から出力されるハイレベルの電圧は、復元回路２１のＯＲ回路４８を介して立上り遅延回路５２に出力され、その立上り遅延回路５２において遅延時間Ｄ（例えば、５０ｎｓ）遅延された後、インバータ４９により反転されてＡＮＤ回路４７の一方の入力端子に入力されるとともに、ＯＲ回路４８及びバッファ５０を介してＡＮＤ回路４７の他方の入力端子に入力される。すると、ＡＮＤ回路４７からフリップフロップ回路５４のリセット端子Ｒへパルス幅が遅延時間Ｄのパルス電圧（第５のパルス電圧）が出力され、フリップフロップ回路５４の出力端子Ｑから出力される信号がローレベルになる。そして、フリップフロップ回路５４の出力端子Ｑから出力されるローレベルの信号は、立下り遅延回路５３により遅延時間Ａ遅延された後ＦＡＩＬ出力信号として出力される。
【００４６】
また、温度入力信号がローレベルのとき、ＦＡＩＬ入力信号がローレベルになると、ＮＡＮＤ回路３２の一方の入力端子に入力される温度入力信号がインバータ３４により反転されてハイレベルであり、ＮＡＮＤ回路３２の他方の入力端子に入力されるＦＡＩＬ入力信号がローレベルになる。そのため、ＮＡＮＤ回路３２から出力される信号がハイレベルになり、ＡＮＤ回路２３から出力される信号がハイレベルになる。ＡＮＤ回路２３から出力されたハイレベルの信号は立上り遅延回路４４により遅延時間Ｂ遅延された後インバータ３６により反転されてＡＮＤ回路２７の一方の入力端子に入力されるとともに、バッファ４０を介してＡＮＤ回路２７の他方の入力端子に入力される。すると、ＡＮＤ回路２７からＯＲ回路３０を介して電源部５へ遅延時間Ｂのパルス幅をもつパルス電圧が駆動信号Ｍ２として出力される。
【００４７】
このパルス電圧が電源部５に入力されると、上述したように、１次側回路２のＡ点−Ｂ点間にパルス幅が遅延時間Ｂで、かつ、マイナス極性のパルス電圧（第３のパルス電圧）が発生し、トランス４を介してＣ点−Ｄ点間にＡ点−Ｂ点間に発生したパルス電圧に対応するパルス電圧が発生する。すると、コンパレータ１９からハイレベルの電圧が出力される。
【００４８】
そして、このコンパレータ１９から出力されるハイレベルの電圧は、復元回路２１のＯＲ回路４８を介して立上り遅延回路５２に出力され、その立上り遅延回路５２において遅延時間Ｄ遅延された後、インバータ４９により反転されてＡＮＤ回路４７の一方の入力端子に入力されるとともに、ＯＲ回路４８及びバッファ５０を介してＡＮＤ回路４７の他方の入力端子に入力される。すると、ＡＮＤ回路４７からフリップフロップ回路５４のリセット端子Ｒへパルス幅が遅延時間Ｄのパルス電圧が出力され、フリップフロップ回路５４の出力端子Ｑから出力される信号がローレベルになる。そして、フリップフロップ回路５４の出力端子Ｑから出力されるローレベルの信号は、立下り遅延回路５３により遅延時間Ａ遅延された後ＦＡＩＬ出力信号として出力される。
【００４９】
すなわち、ＦＡＩＬ入力信号が立ち上がり、復元回路２１に遅延時間Ａのパルス幅が広いパルス電圧が入力されると、ＡＮＤ回路４７からフリップフロップ回路５４のリセット端子Ｒへパルス幅が遅延時間Ｄのパルス電圧が入力された後、立上り遅延回路５１からフリップフロップ回路５４の入力端子Ｓへパルス幅が（遅延時間Ａ−遅延時間Ｃ）のパルス電圧が入力され、フリップフロップ回路５４の出力端子Ｑから出力されるＦＡＩＬ出力信号が立ち上がる。
【００５０】
また、ＦＡＩＬ入力信号が立ち下がり、復元回路２１に遅延時間Ｂのパルス幅が狭いパルス電圧が入力されると、ＡＮＤ回路４７からフリップフロップ回路５４のリセット端子Ｒへパルス幅が遅延時間Ｄのパルス電圧が入力されるが、その後、フリップフロップ回路５４の入力端子Ｓにはパルス電圧が入力されないため、フリップフロップ回路５４の出力端子Ｑから出力されるＦＡＩＬ出力信号は、リセット端子Ｒに入力されるパルス電圧により立ち下がってから遅延時間Ａ経過後も立ち上がらず、立下り遅延回路５３により遅延時間Ａ遅延されて出力される。したがって、ＦＡＩＬ入力信号が立ち下がると、遅延時間Ａ経過後に、ＦＡＩＬ出力信号が立ち下がる。
【００５１】
このように、第１本実施形態の信号伝達回路１では、温度入力信号をトランス４を介して１次側回路２から２次側回路３へ伝達し温度出力信号として出力することができるとともにＦＡＩＬ入力信号をトランス４を介して１次側回路２から２次側回路３へ伝達しＦＡＩＬ出力信号として出力することができる。
【００５２】
ところで、第１実施形態の信号伝達回路１では、例えば、図５に示すように、温度入力信号が立ち下がった後、すぐにＦＡＩＬ入力信号が立ち下がり、温度入力信号の立ち下りタイミング時に電源駆動部７のＡＮＤ回路２６から出力されるパルス電圧が立ち下がる前に、ＦＡＩＬ入力信号の立ち下りタイミングに基づくパルス電圧がＡＮＤ回路２７から出力されると、温度入力信号の立ち下りタイミング時にＡ点−Ｂ点間に発生するパルス電圧とＦＡＩＬ入力信号の立ち下りタイミング時にＡ点−Ｂ点間に発生するパルス電圧とが１つになってしまう。このような場合、復元回路２１のフリップフロップ回路５４の入力端子Ｓにパルス電圧が入力された後、フリップフロップ回路５４のリセット端子Ｒにパルス電圧が入力されなくなり、ＦＡＩＬ出力信号が立ち下がらないという問題がある。
【００５３】
上述の問題は、以下に説明する第２実施形態の信号伝達回路により解消される。
図６は、本発明の第２実施形態の信号伝達回路の電源駆動部を示す図である。なお、図２に示す構成と同じ構成には同じ符号を付している。
【００５４】
図６に示す電源駆動部７は、ＡＮＤ回路２２〜２９と、ＯＲ回路３０、３１と、ＮＡＮＤ回路３２、３３と、インバータ３４〜３８と、バッファ３９〜４２と、立上り遅延回路４３〜４６と、誤動作防止回路５５とを備えて構成されている。
【００５５】
上記誤動作防止回路５５は、ＡＮＤ回路５６〜５８と、インバータ５９〜６１と、バッファ６２と、立上り遅延回路６３とを備えて構成されている。
図７は、第２実施形態の信号伝達回路内の各回路の出力タイミングチャートを示す図である。
【００５６】
ＦＡＩＬ入力信号がローレベルになると、誤動作防止回路５５のインバータ５９から出力されるハイレベルの信号が立上り遅延回路６３により所定時間（例えば、２５ｎｓ）遅延された後インバータ６０で反転されてＡＮＤ回路５６の一方の入力端子に入力されるとともに、バッファ６２を介してＡＮＤ回路５６の他方の入力端子に入力され、ＡＮＤ回路５６からインバータ６１へ上記所定時間のハイレベル期間をもつ信号が出力される。そして、インバータ６１により反転されて上記所定時間のローレベル期間をもつ信号となり、ＡＮＤ回路５７、５８のそれぞれの一方の入力端子に入力される。ＡＮＤ回路５７の他方の入力端子には、ＯＲ回路３０から出力されるパルス電圧が入力され、ＡＮＤ回路５８の他方の入力端子には、ＯＲ回路３１から出力されるパルス電圧が入力される。
【００５７】
これにより、タイミングが互いに近づき、ＡＮＤ回路２６、２７からそれぞれ出力されるパルス電圧が１つになってしまっても、そのパルス電圧は、ＡＮＤ回路５７の一方の入力端子に入力される上記所定時間のローレベル期間をもつ信号により、ＡＮＤ回路５７から出力される信号は２つのパルス電圧に分かれる。そのため、それら２つのパルス電圧のうち２つ目のパルス電圧により、復元回路２１のフリップフロップ回路５４のリセット端子Ｒにパルス電圧が入力されるので、ＦＡＩＬ出力信号が立ち下がらないことがなくなる。
【００５８】
このように、第２実施形態の信号伝達回路によれば、より確実にＦＡＩＬ入力信号をトランス４を介して１次側回路２から２次側回路３へ伝達しＦＡＩＬ出力信号として出力することができる。
【００５９】
次に、温度入力信号の立ち上がりタイミングにＡ点−Ｂ点間に発生するプラス極性のパルス電圧やＦＡＩＬ入力信号の立ち上がりタイミングまたは立ち下がりタイミングにＡ点−Ｂ点間に発生するプラス極性のパルス電圧が立ち下がった後の第１実施形態の信号伝達回路１または第２実施形態の信号伝達回路の動作について説明する。
【００６０】
図８に示すように、まず、駆動信号Ｍ１のパルス電圧によりＡ点−Ｂ点間に発生するプラス極性のパルス電圧が立ち下がると、トランス４の１次側コイルの一端（Ａ点）が電源部５のｎｐｎバイポーラトランジスタ８を介して電源部５の電源（ＶＤＤ）に接続され、１次側コイルの他方端（Ｂ点）が電源部６のダイオード１１を介して電源部６の電源（ＶＤＤ）に接続されるため、Ａ点−Ｂ点間にマイナス極性の電圧（−（ＶＦ＋Ｖｂｅ））が発生するとともに、電源部５の電源（ＶＤＤ）、電源部５のｎｐｎバイポーラトランジスタ８、トランス４の１次側コイル、電源部６のＭＯＳＦＥＴ９、電源部６のグランドの順に流れていた電流が、電源部５の電源（ＶＤＤ）、電源部５のｎｐｎバイポーラトランジスタ８、トランス４の１次側コイル、電源部６のダイオード１１、電源部６の電源（ＶＤＤ）の順に流れるため、トランス４に蓄積されたエネルギーがリセットされる。そして、トランス４に蓄積されたエネルギーがリセットされると、トランス４に流れる電流はゼロになり、Ａ点、Ｂ点の電圧はそれぞれ電源電圧ＶＤＤになる。
【００６１】
なお、このときＡ点−Ｂ点間に発生するマイナス極性の電圧（−（ＶＦ＋Ｖｂｅ））はコンパレータ１９からハイレベルの電圧が出力されない大きさの電圧とする。すなわち、マイナス極性の電圧（−（ＶＦ＋Ｖｂｅ））は上記第２の閾値未満の電圧とする。
【００６２】
次に、温度入力信号の立ち下がりタイミングにＡ点−Ｂ点間に発生するマイナス極性のパルス電圧やＦＡＩＬ入力信号の立ち上がりタイミングまたは立ち下がりタイミングにＡ点−Ｂ点間に発生するマイナス極性のパルス電圧が立ち上がった後の第１実施形態の信号伝達回路１または第２実施形態の信号伝達回路の動作について説明する。
【００６３】
図８に示すように、まず、駆動信号Ｍ２のパルス電圧によりＡ点−Ｂ点間に発生するマイナス極性のパルス電圧が立ち上がると、トランス４の１次側コイルの一端（Ａ点）が電源部５のダイオード１１を介して電源部５の電源（ＶＤＤ）に接続され、１次側コイルの他方端（Ｂ点）が電源部６のｎｐｎバイポーラトランジスタ８を介して電源部６の電源（ＶＤＤ）に接続されるため、Ａ点−Ｂ点間にプラス極性の電圧（ＶＦ＋Ｖｂｅ）が発生するとともに、電源部６の電源（ＶＤＤ）、電源部６のｎｐｎバイポーラトランジスタ８、トランス４の１次側コイル、電源部５のＭＯＳＦＥＴ９、電源部５のグランドの順に流れていた電流が、電源部６の電源（ＶＤＤ）、電源部６のｎｐｎバイポーラトランジスタ８、トランス４の１次側コイル、電源部５のダイオード１１、電源部５の電源（ＶＤＤ）の順に流れるため、トランス４に蓄積されたエネルギーがリセットされる。そして、トランス４に蓄積されたエネルギーがリセットされると、トランス４に流れる電流はゼロになり、Ａ点、Ｂ点の電圧はそれぞれ電源電圧ＶＤＤになる。
【００６４】
なお、このときＡ点−Ｂ点間に発生するプラス極性の電圧（ＶＦ＋Ｖｂｅ）はコンパレータ１８からハイレベルの電圧が出力されない大きさの電圧とする。すなわち、プラス極性の電圧（ＶＦ＋Ｖｂｅ）は上記第１の閾値未満の電圧とする。
【００６５】
従って、第１実施形態の信号伝達回路１や第２実施形態の信号伝達回路は、トランス４の結合係数が悪くても、入力信号の立ち上がりタイミング後や立ち下がりタイミング後において、トランス４のリーケージインダクタンスとＣ点、Ｄ点の容量成分とによるＬＣ発振を抑えることができ、回路の誤動作を防止できる。また、トランス４へのパルス電圧挿入時にトランスが自動的にリセットされるので、トランス４の飽和を防止することができる。
【００６６】
なお、上記実施形態では、温度入力信号及びＦＡＩＬ入力信号がトランス４を介して１次側回路２から２次側回路３へ伝達され２次側回路３から温度出力信号及びＦＡＩＬ出力信号として出力される構成であるが、トランス４を介して１次側回路２から２次側回路３へ伝達する信号は特に限定されない。
【００６７】
また、第１実施形態の信号伝達回路や第２実施形態の信号伝達回路において、ＦＡＩＬ入力信号が立ち上がると、１次側回路２から２次側回路３にパルス幅の狭いパルス電圧を出力させ、ＦＡＩＬ入力信号が立ち下がると、１次側回路２から２次側回路３にパルス幅の広いパルス電圧を出力させるとともに、２次側回路３にパルス幅の狭いパルス電圧が入力されると、ＦＡＩＬ出力信号を立ち上がらせ、２次側回路３にパルス幅の広いパルス電圧が入力されると、ＦＡＩＬ出力信号を立ち下がらせるように構成してもよい。
【図面の簡単な説明】
【００６８】
【図１】本発明の第１実施形態の信号伝達回路を示す図である。
【図２】本発明の第１実施形態の電源駆動部を示す図である。
【図３】本発明の第１実施形態の復元回路を示す図である。
【図４】本発明の第１実施形態の信号伝達回路内の各回路から出力される信号のタイミングチャートを示す図である。
【図５】第１実施形態の信号伝達回路の問題点を示す図である。
【図６】本発明の第２実施形態の電源駆動部を示す図である。
【図７】本発明の第２実施形態の信号伝達回路内の各回路から出力される信号のタイミングチャートを示す図である。
【図８】第１実施形態の信号伝達回路または第２実施形態の信号伝達回路における１次側回路のＡ点−Ｂ点間に発生する電圧を示す図である。
【図９】従来の信号伝達回路を示す図である。
【符号の説明】
【００６９】
１  信号伝達回路
２  １次側回路
３  ２次側回路
４  トランス
５、６  電源部
７  電源駆動部
８  ｎｐｎバイポーラトランジスタ
９、１０  ＭＯＳＦＥＴ
１１  ダイオード
１２  定電流源
１３  抵抗
１４〜１７  ダイオード
１８、１９  コンパレータ
２０  フリップフロップ回路
２１  復元回路
２２〜２９  ＡＮＤ回路
３０、３１  ＯＲ回路
３２、３３  ＮＡＮＤ回路
３４〜３８  インバータ
３９〜４２  バッファ
４３〜４６  立上り遅延回路
４７  ＡＮＤ回路
４８  ＯＲ回路
４９  インバータ
５０  バッファ
５１、５２  立上り遅延回路
５３  立下り遅延回路
５４  フリップフロップ回路
５５  誤動作防止回路
５６〜５８  ＡＮＤ回路
５９〜６１  インバータ
６２  バッファ
６３  立上り遅延回路
９０  信号伝達回路
９１  １次側回路
９２  ２次側回路
９３  トランス
【図２】
2009181241.tif 000003
【図３】
2009181241.tif 000004
【図６】
2009181241.tif 000005
【図８】
2009181241.tif 000006
【図９】
2009181241.tif 000007
【図１】
2009181241.tif 000008
【図４】
2009181241.tif 000009
【図５】
2009181241.tif 000010
【図７】
2009181241.tif 000011