(57)【要約】【課題】ＳＯＩ基板に形成されたＭＯＳトランジスタの放熱特性の向上しつつ外部からのノイズによる電気的特性の劣化を防止する。【解決手段】本発明の半導体装置は、絶縁基板と絶縁基板上に形成された半導体層を有する基板と、半導体層に形成されたソース領域及びドレイン領域と半導体層上にゲート電極を介して形成されたゲート電極を有する電界効果トランジスタと、基板に形成され電界効果トランジスタを電気的に分離するための素子分離層と、ドレイン領域上に形成された放熱膜と、半導体層上とゲート電極上と放熱膜上とに形成された層間絶縁層と、層間絶縁層に形成されドレイン領域と接続する第１コンタクトプラグと、層間絶縁層に形成され第１コンタクトプラグと電気的に絶縁され放熱膜と接続する第２コンタクトプラグとを有し、放熱膜は、絶縁基板及び層間絶縁層よりも熱伝導率の高い絶縁膜であることが特徴である。【選択図】        図２
2009289837.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と前記絶縁基板上に形成された半導体層を有する基板と、
前記半導体層に形成されたソース領域及びドレイン領域と、前記半導体層上にゲート電極を介して形成されたゲート電極を有する電界効果トランジスタと、
前記基板に形成され、前記電界効果トランジスタを電気的に分離するための素子分離層と、
前記ドレイン領域上に形成された放熱膜と、
前記半導体層上と前記ゲート電極上と前記放熱膜上とに形成された層間絶縁層と、
前記層間絶縁層に形成され、前記ドレイン領域と接続する第１コンタクトプラグと、
前記層間絶縁層に形成され、前記第１コンタクトプラグと電気的に絶縁され前記放熱膜と接続する第２コンタクトプラグと、を有し、
前記放熱膜は、前記絶縁基板及び前記層間絶縁層よりも熱伝導率の高い絶縁膜であることを特徴とする半導体装置。
【請求項２】
前記放熱膜には、第１開口部が設けられ、
前記第１コンタクトプラグは、前記第１開口部を介して前記ドレイン領域と接続していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記放熱膜は、前記素子分離層上に亘って形成されていることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記ドレイン領域上に位置する放熱膜には、第２開口部が設けられ、
前記第１コンタクトプラグは前記第２開口部を介して前記ドレイン領域と接続していることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第２コンタクトプラグは、前記素子分離層上に位置する放熱膜上にのみ形成されていることを特徴とする請求項３または請求項４に記載の半導体装置。
【請求項６】
前記放熱膜は、前記ゲート電極上及び前記ソース領域上に亘って形成されていることを特徴とする請求項３から請求項５のいずれか一項に記載の半導体装置。
【請求項７】
前記絶縁基板は、石英基板で構成されており、
前記半導体層は、シリコンで構成されていることを特徴とする請求項１から請求項６のいずれか一項に記載の半導体装置。
【請求項８】
前記絶縁基板は、シリコン基板とシリコン基板上に形成された絶縁層で構成されており、
前記半導体層は、シリコンで構成されていることを特徴とする請求項１から請求項６のいずれか一項に記載の半導体装置。
【請求項９】
前記絶縁層は、酸化シリコンで構成されていることを特徴とする請求項７に記載の半導体装置。
【請求項１０】
前記ゲート電極は、タングステンシリサイドで構成されていることを特徴とする請求項１から請求項８のいずれか一項に記載の半導体装置。
【請求項１１】
前記層間絶縁層は、酸化シリコンで構成されていることを特徴とする請求項１から請求項９のいずれか一項に記載の半導体装置。
【請求項１２】
前記第１コンタクトプラグ及び前記第２コンタクトプラグは、タングステンで構成されていることを特徴とする請求項１から請求項１０のいずれか一項に記載の半導体装置。
【請求項１３】
前記放熱膜は、酸化アルミニウムで構成されていることを特徴とする請求項１から請求項１１のいずれか一項に記載の半導体装置。
【請求項１４】
前記層間絶縁層上に形成され、前記第１コンタクトプラグと接続する第１パッドと、
前記層間絶縁層上に形成され、前記第１パッドと電気的に絶縁され前記第２コンタクトプラグと接続する第２パッドと、をさらに有することを特徴とする請求項１から請求項１２のいずれか一項に記載の半導体装置。
【請求項１５】
前記電界効果トランジスタは、完全空乏型の電界効果トランジスタであることを特徴とする請求項１から請求項１３のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板に形成されたＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを有する半導体装置に関するものである。
【背景技術】
【０００２】
ＭＯＳトランジスタを有する半導体装置において、製造プロセスの微細化に伴い、ＭＯＳトランジスタの自己発熱による電気的特性の劣化が問題になる。この自己発熱は、チャネル領域のドレイン端近傍においてインパクトイオン化が起こることにより発生する。チャネル領域に熱が発生するとチャネル領域の電荷移動度が低下することにより、ＭＯＳトランジスタの電気的特性が劣化することになる。
【０００３】
特に、ＳＯＩ基板に形成されたＭＯＳトランジスタにおいては、酸化シリコンなど半導体層として用いられるシリコンよりも熱伝導率の低い絶縁部材、例えば酸化シリコンで構成された絶縁部材がチャネル領域の直下に形成されている。このため、ＳＯＩ基板に形成されたＭＯＳトランジスタにおいては、チャネル領域で発生した熱はチャネル領域の直下には逃げにくくなり電気的特性がより劣化することになる（例えば、特許文献１参照）。
【０００４】
一方、ＳＯＩ基板に形成されたＭＯＳトランジスタの放熱性を向上させるために、信号伝送用の接続孔及び金属配線層とは異なる経路であってドレイン領域から半導体基板の上層側に延びる熱伝導部を設けることにより半導体装置の上層側に放熱する構成が知られている（特許文献２参照）。
【０００５】
【特許文献１】特開２００２−１８５００７号公報
【特許文献２】特開２００４−０７２０１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献２の構成では、熱伝導部がドレイン領域と電気的に接続しているため、外部から熱伝導部にノイズが入るとドレイン領域にまでノイズが入ることになるため、ＭＯＳトランジスタの電気的特性の劣化、特に、高周波特性の劣化やＲＣ遅延を引き起こす恐れがあった。
【課題を解決するための手段】
【０００７】
請求項１に記載の半導体装置は、絶縁基板と前記絶縁基板上に形成された半導体層を有する基板と、前記半導体層に形成されたソース領域及びドレイン領域と、前記半導体層上にゲート電極を介して形成されたゲート電極を有する電界効果トランジスタと、前記基板に形成され、前記電界効果トランジスタを電気的に分離するための素子分離層と、前記ドレイン領域上に形成された放熱膜と、前記半導体層上と前記ゲート電極上と前記放熱膜上とに形成された層間絶縁層と、前記層間絶縁層に形成され、前記ドレイン領域と接続する第１コンタクトプラグと、前記層間絶縁層に形成され、前記第１コンタクトプラグと電気的に絶縁され前記放熱膜と接続する第２コンタクトプラグと、を有し、前記放熱膜は、前記絶縁基板及び前記層間絶縁層よりも熱伝導率の高い絶縁膜であることを特徴とする。
【発明の効果】
【０００８】
本発明の半導体装置によれば、ＳＯＩ基板に形成されたＭＯＳトランジスタの放熱特性を向上しつつ外部からのノイズによる電気的特性の劣化を防止することができる。
【発明を実施するための最良の形態】
【０００９】
以下に、本発明の実施例について、図面を用いて詳細に説明する。
【実施例１】
【００１０】
本発明の半導体装置１００について、図１〜図３を用いて説明する。図１は、実施例１の半導体装置１００の上面図である。なお、説明のため、図１には、層間絶縁層１４０、第１パッド１５０、第２パッド１５１を図示していない。図２は、図１のＡ−Ａ’切断線における断面図である。図３は、図１のＢ−Ｂ’切断線における断面図である。
【００１１】
図１〜図３に示すように、半導体装置１００は、絶縁基板１１１に半導体層１１２が形成されたＳＯＩ基板１１０を有している。絶縁基板１１１は、例えば石英基板で構成されている。半導体層１１２は、例えばシリコンで構成されている。また、絶縁基板１１１は、必ずしも単層である必要はなく、例えばシリコン基板とシリコン基板上に形成された絶縁層とで構成されていてもよい。このとき、シリコン基板上に形成された絶縁層は例えば酸化シリコンで構成されており、半導体層１１２は例えばシリコンで構成されている。
【００１２】
ＳＯＩ基板１１０には、ＭＯＳトランジスタ（電界効果トランジスタ）が形成されている。ＭＯＳトランジスタは、半導体層１１２に形成されたソース領域１２０及びドレイン領域１２１と、半導体層１１２に形成されソース領域１２０及びドレイン領域１２１の間に設けられたチャネル領域１２２、半導体層１１２上にゲート絶縁膜１２３を介して形成されたゲート電極１２４とを有している。また、ゲート電極１２４の側壁には、サイドウォール１２５が形成されている。サイドウォール１２５下の半導体層１１２には、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域１２６が形成されている。ＭＯＳトランジスタは、ＳＯＩトランジスタであり、完全空乏型ＳＯＩトランジスタであってもよい。ゲート電極１２４は、タングステンシリサイドで構成されていることが好ましい。タングステンシリサイドは、ゲート電極１２４で用いられるポリシリコンよりも熱導電率が高いため、チャネル領域１２２で発生した熱をタングステンシリサイドで構成されたゲート電極１２４を介して効率よく放熱することができるからである。
【００１３】
半導体層１１２には、ＭＯＳトランジスタを囲む素子分離層１１３が形成されている。すなわち、素子分離層１１３は、ＭＯＳトランジスタとなるソース領域１２０、ドレイン領域１２１、及びチャネル領域１２２の周囲に形成されている。素子分離層１１３は、各ＭＯＳトランジスタを電気的に分離している。素子分離層１１３は、例えば酸化シリコンで構成されている。
【００１４】
半導体層１１２に形成されたドレイン領域１２１上には、放熱膜１３０が形成されている。放熱膜１３０の詳細については後述する。
【００１５】
半導体層１１２上、ゲート電極１２４上、及び放熱膜１３０上には、層間絶縁層１４０が形成されている。すなわち、層間絶縁層１４０は、ＭＯＳトランジスタと素子分離層１１３と放熱膜１３０とを覆うように形成されている。層間絶縁層１４０は、例えば酸化シリコンで形成されている。なお、図示しないが、層間絶縁層１４０内には、配線層が複数形成されていてもよい。
【００１６】
層間絶縁層１４０には、第１コンタクトプラグ１４１と第２コンタクトプラグ１４２とが形成されている。第１コンタクトプラグ１４１と第２コンタクトプラグ１４２とは、例えばタングステンで構成されている。第１コンタクトプラグ１４１は、半導体層１１２のソース領域１２０、ドレイン領域１２１、及びゲート電極１２４と接続している。第１コンタクトプラグ１４１とドレイン領域１２１とは、放熱膜１３０に設けられた開口部１３１を介して接続している。第２コンタクトプラグ１４２は、第１コンタクトプラグ１４１とは電気的に絶縁されており、放熱膜１３０と接続している。なお、第２コンタクトプラグ１４２の本数は、図示した本数に限られず、放熱特性に応じて適宜設定される。また、第１コンタクトプラグ１４１と第２コンタクトプラグ１４２とは、複数のプラグと複数の配線から構成されていてもよい。すなわち、第１コンタクトプラグ１４１は、層間絶縁層１４０の露出する表面からソース領域１２０、ドレイン領域１２１、及びゲート電極１２４に亘って形成されていればよく、第２コンタクトプラグ１４２は、層間絶縁層１４０の露出する表面から放熱膜１３０に亘って形成されていればよい。
【００１７】
層間絶縁層１４０上（層間絶縁層１４０の表面）には、第１パッド１５０と第２パッド１５１とが形成されている。第１パッド１５０と第２パッド１５１は、例えばアルミニウムで構成されている。第１パッド１５０と第２パッド１５１とは、電気的に絶縁されている。第１パッド１５０は、第１コンタクトプラグ１４１を介して、ソース領域１２０、ドレイン領域１２１、及びゲート電極１２４と接続している。第１パッド１５０には、ＭＯＳトランジスタの動作に必要な所定の電圧が印加されることになる。第２パッド１５１は、第２コンタクトプラグ１４２を介して、放熱膜１３０と接続している。第２パッド１５１の電位は、ＭＯＳトランジスタ動作時にフローティング状態となる。ただし、第２パッド１５１の電位は、ＭＯＳトランジスタ動作時に必ずしもフローティング状態である必要はなく、例えば接地されていてもよい。
【００１８】
次に、放熱膜１３０について詳細に説明する。放熱膜１３０は、半導体層１１２に形成されたドレイン領域１２１上に形成されている。放熱膜１３０は、絶縁基板１１１及び層間絶縁層１４０よりも熱伝導率の高い絶縁膜により構成されている。放熱膜１３０は、例えば酸化アルミニウムで構成されている。酸化アルミニウムは、ＳＯＩ基板１１０の絶縁基板１１１に用いられる石英基板、層間絶縁層１４０に用いられる酸化シリコンよりも熱伝導率が高くかつ絶縁性を有している。また、放熱膜１３０は、絶縁基板１１１及び層間絶縁層１４０よりも熱伝導率の高い絶縁膜であればよいので、例えば、ダイヤモンド・ライク・カーボン、フルオロカーボン、シリコンカーバイドで構成されていてもよい。なお、絶縁基板１１１がシリコン基板とシリコン基板上に形成された絶縁層で構成されている場合には、放熱膜１３０は、絶縁基板１１１の絶縁層及び層間絶縁層１４０よりも熱伝導率の高い絶縁膜により構成されることになる。放熱膜１３０として用いられる酸化アルミニウムは、絶縁基板１１１の絶縁層に用いられる酸化シリコン及び層間絶縁層１４０に用いられる酸化シリコンよりも熱伝導率が高くかつ絶縁性を有している。
【００１９】
放熱膜１３０には、開口部（第１開口部）１３１が設けられている。この開口部１３１を介してドレイン領域１２１と第１コンタクトプラグ１４１とが接続される。放熱膜１３０上には、第２コンタクトプラグ１４２が形成される。
【００２０】
次に、本実施例の半導体装置１００の放熱原理について説明する。一般に、ＭＯＳトランジスタでは、チャネル領域のドレイン端近傍においてインパクトイオン化が起こることにより自己発熱が発生する。チャネル領域に熱が発生するとチャネル領域の電荷移動度が低下することにより、ＭＯＳトランジスタの電気的特性が劣化することになる。つまり、ＭＯＳトランジスタの電気的特性を劣化させないためには、チャネル領域に発生した熱をチャネル領域以外に効率よく逃がす必要がある。絶縁基板上に形成されたＭＯＳトランジスタにおいては、チャネル領域に発生した熱は、ゲート電極やドレイン領域を介してコンタクトプラグに逃げるものの、層間絶縁層や絶縁基板には逃げにくい。酸化シリコンで構成された層間絶縁層や絶縁基板の熱伝導率がシリコンで構成された半導体層の熱伝導率よりも小さいからである。しかしながら、本発明の半導体装置１００では、チャネル領域１２２に発生した熱は、ゲート電極１２４やドレイン領域１２１を介して第１コンタクトプラグ１４１に伝わるだけでなく、ドレイン領域１２１を介してドレイン領域１２１上に形成された放熱膜１３０に伝わることになる。そして、放熱膜１３０に伝わった熱は、放熱膜１３０と接続している第２コンタクトプラグ１４２に伝わることになる。つまり、ＭＯＳトランジスタのチャネル領域１２２のドレイン端近傍で発生した熱は、第１コンタクトプラグ１４１により層間絶縁層１４０の上層側に逃げるだけでなく、放熱膜１３０と接続する第２コンタクトプラグ１４２により層間絶縁層１４０の上層側に逃げることになる。これにより、ＭＯＳトランジスタの温度上昇を低減することができ、ＭＯＳトランジスタの自己発熱による電気的特性の劣化を低減することができる。
【００２１】
さらに、第２パッド１５１が層間絶縁層１４０上に形成されているため、放熱膜１３０を介して第２コンタクトプラグ１４２に伝わった熱は、第２コンタクトプラグ１４２を介して第２パッド１５１に伝わることになる。そして、第２パッド１５１に伝わった熱は、半導体装置１００の外部に逃げることになる。つまり、ＭＯＳトランジスタのチャネル領域１２２に発生した熱は、第２コンタクトプラグ１４２と接続する第２パッド１５１により半導体装置１００の外部に逃げることになる。これにより、ＭＯＳトランジスタの温度上昇をさらに低減することができる。
【００２２】
ＭＯＳトランジスタが完全空乏型のＭＯＳトランジスタである場合には、部分空乏型のＭＯＳトランジスタと比べてチャネル領域と絶縁基板との距離が短いためにチャネル領域に発生した熱がチャネル領域からより逃げづらい構成であることから、本発明の構成を採用することは特に有効である。
【００２３】
また、本発明の半導体装置１００は、ドレイン領域に第２コンタクトプラグを直接接続した構造と比べて放熱特性が優れている。ドレイン領域に第２コンタクトプラグを直接接続した構造では、ドレイン領域と第２コンタクトプラグとの接触面積はコンタクトプラグの断面積とほぼ同じ面積である。一方、本発明の半導体装置１００は、ドレイン領域１２１上に放熱膜１３０が形成され放熱膜１３０上に第２コンタクトプラグ１４２が形成されているため、ドレイン領域が第２コンタクトプラグと直接接続する場合のドレイン領域と第２コンタクトプラグとの接触面積に比べてドレイン領域１２１と放熱膜１３０との接触面積のほうが大きくなる。つまり、ドレイン領域１２１の接触面積が大きくなるために、ドレイン領域に第２コンタクトプラグを直接接続した構造と比べてドレイン領域１２１の熱を効率よくドレイン領域１２１以外に逃がすことができる。これにより、チャネル領域１２２に発生した熱をドレイン領域１２１を介してより効率よく逃がすことができることから、ドレイン領域に第２コンタクトプラグを直接接続した構造と比べてＭＯＳトランジスタの自己発熱による電気的特性の劣化をより低減することができる。
【００２４】
さらに、本発明の半導体装置１００は、ドレイン領域に第２コンタクトプラグを直接接続した構造と比べて電気的特性についても優れている。ドレイン領域に第２コンタクトプラグを直接接続した構造では、第２コンタクトプラグが導電性を有しているため、ドレイン領域と第２コンタクトプラグとが電気的に接続することになる。この構成では、第２コンタクトプラグにノイズが入るとドレイン領域にまでノイズが入ることになるため、ＭＯＳトランジスタの電気的特性の劣化、特に、高周波特性の劣化やＲＣ遅延を引き起こす恐れがある。一方、本発明の半導体装置１００では、ドレイン領域１２１と第２コンタクトプラグ１４２とは絶縁性を有する放熱膜１３０を介して接続しているため、ドレイン領域１２１と第２コンタクトプラグ１４２とは電気的に絶縁されている。よって、第２コンタクトプラグ１４２にノイズが入ったとしてもドレイン領域１２１にまでノイズが入ることはないため、ＭＯＳトランジスタの電気的特性の劣化、特に、高周波特性の劣化やＲＣ遅延を引き起こすことはない。
【００２５】
次に、本実施例の半導体装置１００の製造方法について、図４〜図７を用いて簡単に説明する。図４〜図７は、図１のＡ−Ａ’切断線における断面図である。
【００２６】
まず、図４に示すように、素子分離層１１３が形成されたＳＯＩ基板１１０上にゲート絶縁膜１２３を形成し、ゲート絶縁膜１２３上にゲート電極１２４を形成する。その後、不純物を注入して、ＬＤＤ領域１２６を形成するとともにソース領域１２０、ドレイン領域１２１となる不純物領域を形成する。次に、ゲート電極１２４の側壁にサイドウォール１２５を形成した後、不純物を注入して、ソース領域１２０、ドレイン領域１２１を形成する。
【００２７】
次に、図５に示すように、ドレイン領域１２１上に開口部１３１を有する放熱膜１３０を形成する。放熱膜１３０形成工程は、例えば、酸化アルミニウム膜を堆積した後、パターニングによりドレイン領域１２１上に酸化アルミニウム膜を残すことで行われる。このパターニングは、エッチングにより行われる。また、このエッチング時に、開口部１３１についても同時に形成される。
【００２８】
次に、図６に示すように、半導体層１１２、ゲート電極１２４及び放熱膜１３０上に、層間絶縁層１４０を形成する。その後、ソース領域１２０、ゲート電極１２４、及び開口部１３１を介してドレイン領域１２１を露出させる第１コンタクトホール１４３を形成する。また、放熱膜１３０を露出させる第２コンタクトホール１４４を形成する。第１コンタクトホール１４３と第２コンタクトホール１４４とは、エッチングにより同時に形成される。
【００２９】
次に、図７に示すように、第１コンタクトホール１４３及び第２コンタクトホール１４４に例えばタングステン等の導電部材を埋め込むことにより、第１コンタクトプラグ１４１及び第２コンタクトプラグ１４２を形成する。その後、第１コンタクトプラグ１４１上及び第２コンタクトプラグ１４２上に第１パッド１５０、第２パッド１５１をそれぞれ形成する。第１パッド１５０、第２パッド１５１の形成工程は、例えば、層間絶縁層１４０上にアルミニウムを堆積した後、パターニングにより第１パッド１５０と第２パッド１５１が形成される。以上の工程により、本実施例の半導体装置１００が形成される。
【実施例２】
【００３０】
本発明の半導体装置２００について、図８〜図１１を用いて説明する。図８は、本実施例の半導体装置２００の上面図である。図９は、図８のＡ−Ａ’切断線における断面図である。図１０は、図８のＢ−Ｂ’切断線における断面図である。また、図１１は、本実施例の変形例を示す上面図である。なお、説明のため、図８、図１１では、層間絶縁層１４０、第１パッド１５０、第２パッド１５１を図示していない。また、実施例１と同様の構成については同様の符号を付与し説明を省略する。
【００３１】
図８〜図１０に示すように、半導体層１１２に形成されたドレイン領域１２１上及び素子分離層１１３上には、放熱膜２３０が形成されている。すなわち、放熱膜２３０は、ドレイン領域１２１上から素子分離層１１３上に亘って形成されている。放熱膜２３０は、絶縁基板１１１、層間絶縁層１４０及び素子分離層１１３よりも熱伝導率の高い絶縁膜により構成されている。放熱膜２３０は、例えば酸化アルミニウムで構成されている。酸化アルミニウムは、絶縁基板１１１、層間絶縁層１４０、及び素子分離層１１３で用いられる酸化シリコンよりも熱伝導率が高くかつ絶縁性を有している。また、放熱膜２３０は、絶縁基板１１１、層間絶縁層１４０、及び素子分離層１１３よりも熱伝導率の高い絶縁膜であればよいので、例えば、ダイヤモンド・ライク・カーボン、フルオロカーボン、シリコンカーバイドで構成されていてもよい。
【００３２】
ドレイン領域１２１上に位置する放熱膜２３０には、開口部（第２開口部）２３１が設けられている。この開口部２３１を介してドレイン領域１２１と第１コンタクトプラグ１４１とが接続される。また、ドレイン領域１２１上に位置する放熱膜２３０上及び素子分離層１１３上に位置する放熱膜２３０上には、第２コンタクトプラグ１４２が形成されている。これにより、素子分離層１１３に位置する放熱膜２３０上に第２コンタクトプラグ１４２を形成することができるため、半導体装置２００のドレイン領域１２１の面積によらずに所定数の第２コンタクトプラグ１４２を形成することができる。
【００３３】
次に、本実施例の変形例について、図１１を用いて説明する。なお、本変形例の断面図は、図９、図１０と同様である。図１１に示すように、放熱膜２３０に設けられた開口部２３１を介してドレイン領域１２１と第１コンタクトプラグ１４１とが接続される。素子分離層１１３上に位置する放熱膜２３０上には、第２コンタクトプラグ１４２が形成されている。一方、ドレイン領域１２１上に位置する放熱膜２３０上には、第２コンタクトプラグ１４２が形成されていない。すなわち、第２コンタクトプラグ１４２は、ドレイン領域１２１上に位置する放熱膜２３０上には形成されず、素子分離層１１３上に位置する放熱膜２３０上にのみ形成されている。ＭＯＳトランジスタの微細化に伴うドレイン領域１２１の面積縮小により、ドレイン領域１２１上に位置する放熱膜２３０上に第２コンタクトプラグ１４２を配置することができない場合も想定されうるが、このような場合でも、第２コンタクトプラグ１４２をドレイン領域１２１上に位置する放熱膜２３０上には形成せず素子分離層１１３上に位置する放熱膜２３０上にのみ形成することができるため、ＭＯＳトランジスタの放熱性を向上させることができる。
【００３４】
また、本実施例及びその変形例の放熱膜２３０は、ドレイン領域１２１上及び素子分離層１１３上だけでなく、ゲート電極１２４上及びソース領域１２０上に亘って形成されていてもよい。この場合、ドレイン領域１２１上、素子分離層１１３上、ゲート電極１２４上、及びソース領域１２０上に放熱膜２３０が形成されることになる。そして、第２コンタクトプラグ１４２は、放熱膜２３０上に形成されることになる。これにより、ＭＯＳトランジスタの微細化に伴うドレイン領域１２１の面積縮小の影響を受けることなく、ＭＯＳトランジスタの放熱性を向上させることができる。
【００３５】
本発明の半導体装置２００の放熱原理は、実施例１の半導体装置１００と同様である。また、本発明の半導体装置２００は、実施例１の半導体装置１００と同様に、ドレイン領域に第２コンタクトプラグを直接接続した構造と比べて放熱特性及び電気的特性が優れている。
【００３６】
また、本発明の半導体装置２００は、素子分離層に第２コンタクトプラグを直接接続した構造と比べても放熱特性が優れている。素子分離層に第２コンタクトプラグを直接接続した構造では、チャネル領域に発生した熱は、ドレイン領域から素子分離層には逃げにくい。酸化シリコンで構成された層間絶縁層や絶縁基板の熱伝導率がシリコン層の熱伝導率よりも小さいからである。一方、本発明の半導体装置２００では、チャネル領域１２２に発生した熱は、ドレイン領域１２１を介してドレイン領域１２１上及び素子分離層１１３上に形成された放熱膜２３０に伝わることになる。そして、放熱膜２３０に伝わった熱は、放熱膜２３０に接続している第２コンタクトプラグ１４２に伝わることになる。つまり、本発明の半導体装置２００では、素子分離層１１３よりも熱伝導率の高い放熱膜２３０を介して第２コンタクトプラグ１４２に逃がしているため、素子分離層に第２コンタクトプラグを直接接続した構造よりも効率よく放熱することができる。
【００３７】
次に、本実施例の半導体装置２００の製造方法について、図１２〜図１５を用いて簡単に説明する。図１２〜図１５は、図８のＡ−Ａ’切断線における断面図である。
【００３８】
まず、図１２に示すように、素子分離層１１３が形成されたＳＯＩ基板１１０上にゲート絶縁膜１２３を形成し、ゲート絶縁膜１２３上にゲート電極１２４を形成する。その後、不純物を注入して、ＬＤＤ領域１２６を形成するとともにソース領域１２０、ドレイン領域１２１となる不純物領域を形成する。次に、ゲート電極１２４の側壁にサイドウォール１２５を形成した後、不純物を注入して、ソース領域１２０、ドレイン領域１２１を形成する。
【００３９】
次に、図１３に示すように、ドレイン領域１２１上及び素子分離層１１３上に開口部２３１を有する放熱膜２３０を形成する。開口部２３１は、ドレイン領域１２１上に位置する放熱膜２３０に設けられている。放熱膜２３０形成工程は、例えば、酸化アルミニウム膜を堆積した後、パターニングによりドレイン領域１２１上及び素子分離層１１３上に酸化アルミニウム膜を残すことで行われる。このパターニングは、エッチングにより行われる。また、このエッチング時に、開口部２３１についても同時に形成される。
【００４０】
次に、図１４に示すように、半導体層１１２、ゲート電極１２４及び放熱膜２３０上に、層間絶縁層１４０を形成する。その後、ソース領域１２０、ゲート電極１２４、及び開口部２３１を介してドレイン領域１２１を露出させる第１コンタクトホール１４３を形成する。また、放熱膜２３０を露出させる第２コンタクトホール１４４を形成する。第１コンタクトホール１４３及び第２コンタクトホール１４４は、エッチングにより同時に形成される。
【００４１】
次に、図１５に示すように、第１コンタクトホール１４３及び第２コンタクトホール１４４に例えばタングステン等の導電部材を埋め込むことにより、第１コンタクトプラグ１４１及び第２コンタクトプラグ１４２を形成する。その後、第１コンタクトプラグ１４１上及び第２コンタクトプラグ１４２上に第１パッド１５０、第２パッド１５１をそれぞれ形成する。第１パッド１５０、第２パッド１５１の形成工程は、例えば、層間絶縁層１４０上にアルミニウムを堆積した後、パターニングにより第１パッド１５０と第２パッド１５１とが形成される。以上の工程により、本実施例の半導体装置２００が形成される。
【図面の簡単な説明】
【００４２】
【図１】実施例１の半導体装置１００の構造を説明する図である。
【図２】実施例１の半導体装置１００の構造を説明する図である。
【図３】実施例１の半導体装置１００の構造を説明する図である。
【図４】実施例１の半導体装置１００の製造方法を説明する図である。
【図５】実施例１の半導体装置１００の製造方法を説明する図である。
【図６】実施例１の半導体装置１００の製造方法を説明する図である。
【図７】実施例１の半導体装置１００の製造方法を説明する図である。
【図８】実施例２の半導体装置２００の構造を説明する図である。
【図９】実施例２の半導体装置２００の構造を説明する図である。
【図１０】実施例２の半導体装置２００の構造を説明する図である。
【図１１】実施例２の半導体装置２００の変形例の構造を説明する図である。
【図１２】実施例２の半導体装置２００の製造方法を説明する図である。
【図１３】実施例２の半導体装置２００の製造方法を説明する図である。
【図１４】実施例２の半導体装置２００の製造方法を説明する図である。
【図１５】実施例２の半導体装置２００の製造方法を説明する図である。
【符号の説明】
【００４３】
１００、２００  半導体装置
１１０  ＳＯＩ基板
１１１  絶縁基板
１１２  半導体層
１１３  素子分離層
１２０  ソース領域
１２１  ドレイン領域
１２２  チャネル領域
１２３  ゲート絶縁膜
１２４  ゲート電極
１２５  サイドウォール
１２６  ＬＤＤ領域
１３０、２３０  放熱膜
１３１、２３１  開口部
１４０  層間絶縁層
１４１  第１コンタクトプラグ
１４２  第２コンタクトプラグ
１４３  第１コンタクトホール
１４４  第２コンタクトホール
１５０  第１パッド
１５１  第２パッド
【図１】
2009289837.tif 000003
【図２】
2009289837.tif 000004
【図３】
2009289837.tif 000005
【図４】
2009289837.tif 000006
【図５】
2009289837.tif 000007
【図６】
2009289837.tif 000008
【図７】
2009289837.tif 000009
【図８】
2009289837.tif 000010
【図９】
2009289837.tif 000011
【図１０】
2009289837.tif 000012
【図１１】
2009289837.tif 000013
【図１２】
2009289837.tif 000014
【図１３】
2009289837.tif 000015
【図１４】
2009289837.tif 000016
【図１５】
2009289837.tif 000017