(57)【要約】【課題】本発明は、複数の異なる要素を含む半導体装置に対して、１回の寄生ＲＣ抽出の処理で寄生ＲＣ値リストを作成することができるＲＣ抽出用テクノロジファイル自動制御装置を提供することを目的とする。【解決手段】本発明のＲＣ抽出用テクノロジファイル自動制御装置は、レイアウト検証部１と、ネット名ファイル生成部２と、テクノロジファイル制御部３と、ＲＣ抽出部４とを備える。ネット名ファイル生成部２は、レイアウト検証部１が生成したネットリストのうち寄生ＲＣ抽出の対象となる全てのネット名から、所定の要素毎にネット名を抽出してファイルを生成する。ＲＣ抽出部４は、テクノロジファイル制御部３により寄生ＲＣ抽出用テクノロジファイルを割り当てたファイルに対して、当該寄生ＲＣ抽出用テクノロジファイルを用いて、寄生ＲＣを抽出しリストを生成する。【選択図】図１
2009026036.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置のレイアウトデータ及び回路図データから、レイアウト検証ルールに基づいてレイアウトの素子情報を記述したネットリストを生成するレイアウト検証部と、
前記レイアウト検証部が生成した前記ネットリストのうち寄生ＲＣ抽出の対象となる全てのネット名から、所定の要素毎に前記ネット名を抽出してファイルを生成するネット名ファイル生成部と、
前記所定の要素毎に設定された複数の寄生ＲＣ抽出用テクノロジファイルのそれぞれに、前記ネット名ファイル生成部で生成した前記ファイルを前記所定の要素が対応するように割り当てるテクノロジファイル制御部と、
前記テクノロジファイル制御部により前記寄生ＲＣ抽出用テクノロジファイルを割り当てた前記ファイルに対して、当該前記寄生ＲＣ抽出用テクノロジファイルを用いて、寄生ＲＣを抽出しリストを生成するＲＣ抽出部とを備えるＲＣ抽出用テクノロジファイル自動制御装置。
【請求項２】
半導体装置のレイアウトデータに対して、所定の要素毎にエリアを抽出するエリア抽出部と、
前記所定の要素毎に設定された複数の寄生ＲＣ抽出用テクノロジファイルのそれぞれに、前記エリア抽出部で抽出した前記エリアを前記所定の要素が対応するように割り当てるテクノロジファイル制御部と、
前記テクノロジファイル制御部により前記寄生ＲＣ抽出用テクノロジファイルを割り当てた前記エリアに対して、当該前記寄生ＲＣ抽出用テクノロジファイルを用いて、寄生ＲＣを抽出しリストを生成するＲＣ抽出部とを備えるＲＣ抽出用テクノロジファイル自動制御装置。
【請求項３】
請求項２に記載のＲＣ抽出用テクノロジファイル自動制御装置であって、
前記エリア抽出部は、前記所定の要素に対する寄生容量値が所定の閾値以下となる距離の範囲を前記エリアとすることを特徴とするＲＣ抽出用テクノロジファイル自動制御装置。
【請求項４】
請求項１乃至請求項３のいずれか１つに記載のＲＣ抽出用テクノロジファイル自動制御装置であって、
前記半導体装置のポリシリコン層が２層構造と、前記半導体装置のポリシリコン層が１層構造とを前記所定の要素とすることを特徴とするＲＣ抽出用テクノロジファイル自動制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＲＣ抽出用テクノロジファイル自動制御装置に関するものである。
【背景技術】
【０００２】
近年、半導体装置の設計や設計検証において、ＥＤＡ（Electronic Design Automation）が利用される。例えば、特許文献１で示されているように、半導体装置のマスクレイアウトの自動配置配線に用いたり、特許文献２で示されているように、プロセスパラメータの変動を考慮して、適性な動作タイミングを実現できる半導体装置のレイアウト決定に用いたりしている。
【０００３】
また、従来の半導体装置の設計検証では、電源配線やグランド配線の寄生抵抗を考慮した回路シミュレーションを実施するに際して、階層設計されている半導体装置全体のレイアウトデータから配線の寄生ＲＣ（寄生抵抗，寄生容量）を抽出する。このときに利用される寄生ＲＣ抽出用テクノロジファイルは、プロセス縦構造に従って作成されている。
【０００４】
【特許文献１】特開２００２−２２２２２９号公報
【特許文献２】特開２００４−３２６６５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、半導体装置の同一プロセス内に、ポリシリコン層が１層（以下、ＰＯＬＹ１層ともいう）のプロセス縦構造の部分と、ポリシリコン層が２層（以下、ＰＯＬＹ２層ともいう）のプロセス縦構造の部分とが存在する場合がある。この場合、寄生ＲＣ抽出用テクノロジファイルは、ＰＯＬＹ１層のテクノロジファイルとＰＯＬＹ２層のテクノロジファイルとの２つの寄生ＲＣ抽出用テクノロジファイルが作成される。
【０００６】
そのため、ＰＯＬＹ１層のプロセス縦構造とＰＯＬＹ２層のプロセス縦構造とが混在する半導体装置に対して寄生ＲＣを抽出する場合、当該半導体装置の素子毎にＰＯＬＹ１層のテクノロジファイルを用いるのか、ＰＯＬＹ２層のテクノロジファイルを用いるのかを設計者が判断して、寄生ＲＣを抽出する必要があった。つまり、ＰＯＬＹ１層のプロセス縦構造とＰＯＬＹ２層のプロセス縦構造とが混在する等、複数の異なる要素を含む半導体装置では、１回の寄生ＲＣ抽出の処理では、寄生ＲＣ値リストを作成することができず、回路シミュレーション用ＳＰＩＣＥネットリスト等を得ることができなかった。
【０００７】
そこで、本発明は、複数の異なる要素を含む半導体装置に対して、１回の寄生ＲＣ抽出の処理で寄生ＲＣ値リストを作成することができるＲＣ抽出用テクノロジファイル自動制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の１実施形態は、レイアウト検証部と、ネット名ファイル生成部と、テクノロジファイル制御部と、ＲＣ抽出部とを備えるＲＣ抽出用テクノロジファイル自動制御装置である。レイアウト検証部は、半導体装置のレイアウトデータ及び回路図データから、レイアウト検証ルールに基づいてレイアウトの素子情報を記述したネットリストを生成する。ネット名ファイル生成部は、レイアウト検証部が生成したネットリストのうち寄生ＲＣ抽出の対象となる全てのネット名から、所定の要素毎にネット名を抽出してファイルを生成する。テクノロジファイル制御部は、所定の要素毎に設定された複数の寄生ＲＣ抽出用テクノロジファイルのそれぞれに、ネット名ファイル生成部で生成したファイルを所定の要素が対応するように割り当てる。ＲＣ抽出部は、テクノロジファイル制御部により寄生ＲＣ抽出用テクノロジファイルを割り当てたファイルに対して、当該寄生ＲＣ抽出用テクノロジファイルを用いて、寄生ＲＣを抽出しリストを生成する。
【発明の効果】
【０００９】
本発明のＲＣ抽出用テクノロジファイル自動制御装置によれば、複数の異なる要素を含む半導体装置に対して、１回の寄生ＲＣ抽出の処理で寄生ＲＣ値リストを作成することができる。
【発明を実施するための最良の形態】
【００１０】
（実施の形態１）
まず、本実施の形態に係るＲＣ抽出用テクノロジファイル自動制御装置は、ＬＳＩ等の半導体装置を設計する者が、マスクレイアウトパターン（以下、レイアウトという）を作成後に、当該レイアウトの回路動作を検証する際に適用される。具体的に、本実施の形態に係るＲＣ抽出用テクノロジファイル自動制御装置は、対象の半導体装置から寄生ＲＣ抽出用テクノロジファイルを用いて、寄生ＲＣ値リストを作成し、最終的に回路シミュレーション用ＳＰＩＣＥネットリスト等を得る。
【００１１】
図１に、本実施の形態に係るＲＣ抽出用テクノロジファイル自動制御装置のブロック図を示す。図１に示すＲＣ抽出用テクノロジファイル自動制御装置は、レイアウト検証部１と、ネット名ファイル生成部２と、テクノロジファイル制御部３と、ＲＣ抽出部４とを備える。この図１に示すＲＣ抽出用テクノロジファイル自動制御装置では、レイアウト検証部１の結果を用いて、ＲＣ抽出対象ネットリストの各ネットがＰＯＬＹ１層の構造に接続されているのか、ＰＯＬＹ２層の構造に接続されているのかをネット名ファイル生成部２で判断する。
【００１２】
さらに、図１に示すＲＣ抽出用テクノロジファイル自動制御装置では、テクノロジファイル制御部３で、ＰＯＬＹ１層の構造かＰＯＬＹ２層の構造かを判断したネット名毎に、対応した寄生ＲＣ抽出用テクノロジを割り当て、ＲＣ抽出部４でネット名毎に寄生ＲＣ値を抽出する。なお、図１に示すＲＣ抽出部４では、寄生ＲＣ値リストを作成し、最終的に回路シミュレーション（Ｓｉｍ）用ＳＰＩＣＥネットリスト５を出力する。
【００１３】
より具体的に説明すると、まず図１に示すレイアウト検証部１では、半導体装置のレイアウトデータ１１及び回路図データ１２から、レイアウト検証ルール１３に基づいてレイアウトの素子情報を記述したネットリスト１４を生成する。さらに、図１に示すレイアウト検証部１では、ネットリスト１４上でのネット名と回路図データ１２上でのネット名との対応関係を示したクロスリファレンスファイル１５と、ネットリスト１４のうち寄生ＲＣ抽出の対象となる全てのネット名を記載したＲＣ抽出対象全ネット名ファイル１６とを出力する。なお、図１に示すレイアウト検証部１やレイアウト検証ルール１３は、一般的に従来から使用されているものを用いるものとし詳細な説明は省略する。
【００１４】
次に、図１に示すネット名ファイル生成部２には、ＰＯＬＹ１層のレイヤに接続したネット名を抽出するＰＯＬＹ１層部２１と、ＰＯＬＹ２層のレイヤに接続したネット名を抽出するＰＯＬＹ２層部２２とを備えている。さらに、図１に示すＰＯＬＹ２層部２２では、 ＰＯＬＹ２層構造素子抽出部２３と、ＰＯＬＹ２層ネット名抽出部２４と、回路図データネット名抽出部２５とを備えている。
【００１５】
図１に示すＰＯＬＹ２層構造素子抽出部２３は、レイアウト検証ルール１３より、ＰＯＬＹ２層目のレイヤに接続している端子を有する素子の識別名（以下、サブタイプ名ともいう）を抽出する。具体的に、半導体装置のプロセス縦構造を示す概略図の例を図２に示す。図２では、ＳＴＩ（Shallow Trench Isolation）上にレイヤ名のＬＡＹＥＲ＿Ａのみを含むＰＯＬＹ１層構造の素子３１と、このＰＯＬＹ１層構造の素子３１に接続したレイヤを含む領域３２とが図示されている。また、図２では、ＳＴＩ上にレイヤ名のＬＡＹＥＲ＿Ａ及びＬＡＹＥＲ＿Ｂを含むＰＯＬＹ２層構造の素子３３と、当該素子３３のＰＯＬＹ２層目（ＬＡＹＥＲ＿Ｂ）に接続されたレイヤを含む領域３４とが図示されている。
【００１６】
そして、ＰＯＬＹ２層構造素子抽出部２３では、レイヤ名のＬＡＹＥＲ＿Ｂを含む領域３４をＰＯＬＹ２層構造であると判断して、当該素子のサブタイプ名を抽出する。実際に、ＰＯＬＹ２層構造素子抽出部２３で扱うレイアウト検証ルール１３は、図３に示す構成となっている。そのため、ＰＯＬＹ２層構造素子抽出部２３では、図３に示すポジ端子のレイヤ名又はネガ端子のレイヤ名のいずれかにＬＡＹＥＲ＿Ｂを含むサブタイプ名を抽出することになる。図３に示す例では、ポジ端子のレイヤ名にＬＡＹＥＲ＿Ｂを含むサブタイプ名”ＣＣ”と、ネガ端子のレイヤ名にＬＡＹＥＲ＿Ｂを含むサブタイプ名”ＢＢ”とがＰＯＬＹ２層構造として抽出される。なお、図２に示すＰＯＬＹ２層構造の素子３３は、図３に示すサブタイプ名”ＢＢ”と対応している。
【００１７】
次に、ＰＯＬＹ２層ネット名抽出部２４では、ＰＯＬＹ２層構造の素子３３として抽出したサブタイプ名に基づき、ネットリスト１４からＰＯＬＹ２層目のレイヤに接続しているネット名を抽出する。図４に、レイアウト検証部１から出力されたネットリスト１４の例を示す。図４に示すネットリスト１４は、ＳＰＩＣＥフォーマットで記載されており、左端にｍ０やＣ１００素子名を記載し、左端から２列にポジ端子のネット名、左端から３列にネガ端子のネット名がそれぞれ記載されている。
【００１８】
図３で示したＰＯＬＹ２層構造素子抽出部２３で抽出したサブタイプ名”ＢＢ”に対応して、ＰＯＬＹ２層ネット名抽出部２４は、図４に示す素子名が”Ｃ１０１”のネガ端子のネット名”ＩＮ１”を抽出する。同様に、図３で示したＰＯＬＹ２層構造素子抽出部２３で抽出したサブタイプ名”ＣＣ”に対応して、ＰＯＬＹ２層ネット名抽出部２４は、図４に示す素子名が”Ｃ２７２”のポジ端子のネット名”１４”を抽出する。
【００１９】
次に、回路図データネット名抽出部２５では、ＰＯＬＹ２層ネット名抽出部２４で抽出したネット名を元に、レイアウト検証部１から出力されたクロスリファレンスファイル１５からレイアウトのネット名に対応する回路図データのネット名を抽出する。つまり、レイアウトのネット名では、番号で記述されていたネット名を、回路図上で認識できるネット名に変換する処理を回路図データネット名抽出部２５で行う。
【００２０】
図５に示すクロスリファレンスファイル１５では、左側にレイアウトのネット名、右側に回路図のネット名がそれぞれ記載され、同じ行のネット名同士が対応している。なお、レイアウトのネット名には番号でないものも含まれているが、これはネットリスト１４の処理の段階で回路図上でのネット名が分かっているものである。そのため、図５に示すレイアウトのネット名で番号以外の表記は、同じ行の回路図のネット名と同じであることが分かる。例えば、図４に示すネットリスト１４から抽出したサブタイプ名”ＢＢ”のネット名”ＩＮ１”は、図５において回路図のネット名も”ＩＮ１”である。
【００２１】
また、図４に示すネットリスト１４から抽出したサブタイプ名”ＣＣ”のネット名”１４”は、図５において回路図のネット名が”ＮＥＴ３”であることが分かる。従って、ＰＯＬＹ２層部２２は、ネットリスト１４からネット名”ＩＮ１”，”ＮＥＴ３”がＰＯＬＹ２層構造であることを判定し、当該ネット名のリストをＲＣ抽出対象ネット名ファイル（ＰＯＬＹ２層）２６として出力する。
【００２２】
次に、ＰＯＬＹ１層部２１は、ＰＯＬＹ１層構造ネット名ファイル生成部２７を備えている。このＰＯＬＹ１層構造ネット名ファイル生成部２７は、レイアウト検証部１から出力されたＲＣ抽出対象全ネット名ファイル１６からＲＣ抽出対象ネット名ファイル（ＰＯＬＹ２層）２６を除くことで、ＰＯＬＹ１層構造のネット名をファイルしたＲＣ抽出対象ネット名ファイル（ＰＯＬＹ１層）２８を得ることができる。
【００２３】
図６に示すＲＣ抽出対象全ネット名ファイル１６を得た場合、図５に示すネット名”ＩＮ１”，”ＮＥＴ３”のＲＣ抽出対象ネット名ファイル（ＰＯＬＹ２層）２６を除いた残りが、ＰＯＬＹ１層構造のネット名である。つまり、図６では、ネット名が”ＮＥＴ１，２、ＩＮ２，３、ＯＵＴ１，２，３”がＰＯＬＹ１層構造であると判定される。そして、ＰＯＬＹ１層構造ネット名ファイル生成部２７は、上記の処理で得られたＰＯＬＹ１層構造のネット名をリストにしてＲＣ抽出対象ネット名ファイル（ＰＯＬＹ１層）２８として出力する。
【００２４】
次に、テクノロジファイル制御部３は、ネット名ファイル生成部２で得られたＲＣ抽出対象ネット名ファイル（ＰＯＬＹ２層）２６及びＲＣ抽出対象ネット名ファイル（ＰＯＬＹ１層）２８が入力され、それぞれのネット名ファイルに対して対応する寄生ＲＣ抽出用テクノロジファイルを割り当てる。つまり、図７に示すように、ＲＣ抽出対象ネット名ファイル（ＰＯＬＹ１層）２８に対してＰＯＬＹ１層構造用のテクノロジファイル３６を、ＲＣ抽出対象ネット名ファイル（ＰＯＬＹ２層）２６に対してＰＯＬＹ２層構造用のテクノロジファイル３７をそれぞれ割り当てる。
【００２５】
次に、ＲＣ抽出部４では、図８に示すように、ＰＯＬＹ１層構造用のテクノロジファイル３６を適用したＲＣ抽出対象ネット名ファイル（ＰＯＬＹ１層）２８から当該ネット名の寄生ＲＣ値を抽出し、ＰＯＬＹ２層構造用のテクノロジファイル３７を適用したＲＣ抽出対象ネット名ファイル（ＰＯＬＹ２層）２６から当該ネット名の寄生ＲＣ値を抽出する。そして、ＲＣ抽出部４は、全ネット名の寄生ＲＣ値リスト３８を作成し、出力する。本実施の形態では、さらに、寄生ＲＣ値リスト３８に基づき５回路シミュレーション（Ｓｉｍ）用ＳＰＩＣＥネットリスト５を出力する。
【００２６】
以上のように、本実施の形態に係るＲＣ抽出用テクノロジファイル自動制御装置は、上記のような構成を採用することでレイアウト形状に依存することなく、ＰＯＬＹ１層構造とＰＯＬＹ２層構造が混在した素子を含んだ半導体装置に対して、１回のＲＣ抽出処理の実行で結果を得ることができるため、設計検証時間を短縮でき、設計を効率良く行うことができる。また、本実施の形態に係るＲＣ抽出用テクノロジファイル自動制御装置では、各ネットの接続情報に、対応した寄生ＲＣ抽出用テクノロジファイルを適用するため、各ネットの接続情報さえ入手できれば、レイアウト形状に関係なく寄生ＲＣ値リストを得ることが可能である。
【００２７】
なお、本実施の形態に係るＲＣ抽出用テクノロジファイル自動制御装置では、対象となる半導体装置のレイアウトデータをＰＯＬＹ１層構造／ＰＯＬＹ２層構造の要素で区分して、それぞれの要素に対応する寄生ＲＣ抽出用テクノロジファイルを適用する構成を示した。しかし、本発明に係るＲＣ抽出用テクノロジファイル自動制御装置は、要素としてＰＯＬＹ１層構造／ＰＯＬＹ２層構造に限られず、材料に基づく要素や表面処理に基づく要素を用いて対象となる半導体装置のレイアウトデータを区分しても良い。具体的、素材に基づく要素としては、配線材料としてアルミ（Ａｌ）を用いるネット名と、銅（Ｃｕ）を用いるネット名とに区分する場合が考えられる。さらに、表面処理に基づく要素としては、表面にポリイミド等の樹脂膜を形成するネット名と、当該樹脂膜を形成しないネット名とに区分する場合が考えられる。また、本発明は、要素の数もＰＯＬＹ１層構造とＰＯＬＹ２層構造との２種類に限られず、より多くの要素の数であっても良い。
【００２８】
（実施の形態２）
実施の形態１に係るＲＣ抽出用テクノロジファイル自動制御装置では、ネット名をＰＯＬＹ１層構造とＰＯＬＹ２層構造とに区分して、それぞれネット名に適した寄生ＲＣ抽出用テクノロジファイルを割り当てる構成であった。そのため、実施の形態１に係るＲＣ抽出用テクノロジファイル自動制御装置では、レイアウト検証部１により生成されたネットリストが必要となり、レイアウトデータから直接ＰＯＬＹ１層構造とＰＯＬＹ２層構造とに区分することができなかった。
【００２９】
そこで、本実施の形態に係るＲＣ抽出用テクノロジファイル自動制御装置では、レイアウトデータから直接ＰＯＬＹ１層構造とＰＯＬＹ２層構造とに区分することができる構成について説明する。
【００３０】
図９に、本実施の形態に係る本実施の形態に係るＲＣ抽出用テクノロジファイル自動制御装置のブロック図を示す。図９に示すＲＣ抽出用テクノロジファイル自動制御装置は、図１に示すレイアウト検証部１及びネット名ファイル生成部２に代えてエリア抽出部６を備えている。また、図９に示すＲＣ抽出用テクノロジファイル自動制御装置は、テクノロジファイル制御部３と、ＲＣ抽出部４とを備える。この図９に示すＲＣ抽出用テクノロジファイル自動制御装置では、エリア抽出部６でレイアウトデータからＰＯＬＹ１層構造の抽出エリアと、ＰＯＬＹ２層構造の抽出エリアとを抽出する。
【００３１】
さらに、図９に示すＲＣ抽出用テクノロジファイル自動制御装置では、テクノロジファイル制御部３で、ＰＯＬＹ１層構造かＰＯＬＹ２層構造かを判断したエリア毎に、対応した寄生ＲＣ抽出用テクノロジを割り当て、ＲＣ抽出部４でエリア毎に寄生ＲＣ値を抽出する。なお、図９に示すＲＣ抽出部４では、寄生ＲＣ値リストを作成し、最終的に回路シミュレーション（Ｓｉｍ）用ＳＰＩＣＥネットリスト５を出力する。
【００３２】
より具体的に説明すると、まず図９に示すエリア抽出部６は、ＰＯＬＹ２層構造エリア抽出部６１と、ＰＯＬＹ１層構造エリア抽出部６２とを備えている。そして、ＰＯＬＹ２層構造エリア抽出部６１は、レイアウトデータ１１からＰＯＬＹ２層構造となるレイヤから所定の距離の範囲をＰＯＬＹ２層構造の抽出エリアとして抽出する。そして、ＰＯＬＹ１層構造エリア抽出部６２は、ＰＯＬＹ２層構造エリア抽出部６１の結果に基づきレイアウトデータ１１の残りのエリアをＰＯＬＹ１層構造の抽出エリアとして抽出する。
【００３３】
例えば、図１０に、あるレイアウトデータ１１のトップの平面図を示す。図１０において、レイヤ名が”ＬＡＹＥＲ＿Ｂ”であるレイヤがＰＯＬＹ２層目であるとすると、このレイヤから所定の距離ｄの範囲が、ＰＯＬＹ２層構造の抽出エリア６３となる。ここで、距離ｄは、図１１に示すようにＰＯＬＹ２層目のレイヤとの間に寄生容量値（単位Ｆ）が閾値以下となるＰＯＬＹ２層目のレイヤとの間隔（単位ピッチ）である。つまり、ＰＯＬＹ２層目のレイヤによる寄生容量の影響が閾値以下となる距離を距離ｄとしている。なお、０．１５ｕｍのプロセス製品の場合、距離ｄは約７ピッチとなり、０．２０ｕｍのプロセス製品の場合、距離ｄは約４ピッチとなる。ここで、単位ピッチは、デザインマニュアルで規定した配線最小幅と配線最小間隔を足した距離を表している。
【００３４】
図１０において、ＰＯＬＹ１層構造エリア抽出部６２が抽出するエリアは、レイアウトデータ１１からＰＯＬＹ２層構造の抽出エリア６３を取り除いたＰＯＬＹ１層構造の抽出エリア６４となる。
【００３５】
次に、テクノロジファイル制御部３は、エリア抽出部６で得られたＰＯＬＹ１層構造の抽出エリア６４及びＰＯＬＹ２層構造の抽出エリア６３が入力され、それぞれのエリアに対して対応する寄生ＲＣ抽出用テクノロジファイルを割り当てる。つまり、図１２に示すように、ＰＯＬＹ１層構造の抽出エリア６４に対してＰＯＬＹ１層構造用のテクノロジファイル３６を、ＰＯＬＹ２層構造の抽出エリア６３に対してＰＯＬＹ２層構造用のテクノロジファイル３７をそれぞれ割り当てる。
【００３６】
次に、ＲＣ抽出部４では、図１２に示すように、ＰＯＬＹ１層構造用のテクノロジファイル３６を適用したＰＯＬＹ１層構造の抽出エリア６４から当該エリアの寄生ＲＣ値を抽出し、ＰＯＬＹ２層構造用のテクノロジファイル３７を適用したＰＯＬＹ２層構造の抽出エリア６３から当該エリアの寄生ＲＣ値を抽出する。そして、ＲＣ抽出部４は、全エリアの寄生ＲＣ値リスト３８を作成し、出力する。本実施の形態では、さらに、寄生ＲＣ値リスト３８に基づき５回路シミュレーション（Ｓｉｍ）用ＳＰＩＣＥネットリスト５を出力する。
【００３７】
以上のように、本実施の形態に係るＲＣ抽出用テクノロジファイル自動制御装置は、上記のような構成を採用することで、レイアウトデータの情報（レイアウト形状、レイヤ番号等）だけで、ＰＯＬＹ１層構造とＰＯＬＹ２層構造が混在した素子を含んだ半導体装置に対して、１回のＲＣ抽出処理の実行で結果を得ることができるため、設計検証時間を短縮でき、設計を効率良く行うことができる。また、実施の形態１では、レイアウトデータ１１と回路図データ１２とを用いたレイアウト検証部１の実行結果が必要であったが、本実施の形態に係るＲＣ抽出用テクノロジファイル自動制御装置では、レイアウトデータ１１のみで良い。
【００３８】
なお、本実施の形態に係るＲＣ抽出用テクノロジファイル自動制御装置では、対象となる半導体装置のレイアウトデータをＰＯＬＹ１層構造／ＰＯＬＹ２層構造の要素で区分して、それぞれの要素に対応する寄生ＲＣ抽出用テクノロジファイルを適用する構成を示した。しかし、本発明に係るＲＣ抽出用テクノロジファイル自動制御装置は、要素としてＰＯＬＹ１層構造／ＰＯＬＹ２層構造に限られず、材料に基づく要素や表面処理に基づく要素を用いて対象となる半導体装置のレイアウトデータを区分しても良い。具体的、素材に基づく要素としては、配線材料としてアルミ（Ａｌ）を用いるエリアと、銅（Ｃｕ）を用いるエリアとに区分する場合が考えられる。さらに、表面処理に基づく要素としては、表面にポリイミド等の樹脂膜を形成するエリアと、当該樹脂膜を形成しないエリアとに区分する場合が考えられる。また、本発明は、要素の数もＰＯＬＹ１層構造とＰＯＬＹ２層構造との２種類に限られず、より多くの要素の数であっても良い。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態１に係るＲＣ抽出用テクノロジファイル自動制御装置のブロック図である。
【図２】本発明の実施の形態１に係るＲＣ抽出用テクノロジファイル自動制御装置が対象とするレイアウトデータの半導体装置のプロセス縦構造を示す図である。
【図３】本発明の実施の形態１に係るＲＣ抽出用テクノロジファイル自動制御装置で用いるレイアウト検証ルールを示す図である。
【図４】本発明の実施の形態１に係るＲＣ抽出用テクノロジファイル自動制御装置で用いるネットリストを示す図である。
【図５】本発明の実施の形態１に係るＲＣ抽出用テクノロジファイル自動制御装置で用いるクロスリファレンスファイルを示す図である。
【図６】本発明の実施の形態１に係るＲＣ抽出用テクノロジファイル自動制御装置で用いるネット名ファイルを示す図である。
【図７】本発明の実施の形態１に係るＲＣ抽出用テクノロジファイル自動制御装置のテクノロジファイル制御部を説明するための図である。
【図８】本発明の実施の形態１に係るＲＣ抽出用テクノロジファイル自動制御装置のＲＣ抽出部を説明するための図である。
【図９】本発明の実施の形態２に係るＲＣ抽出用テクノロジファイル自動制御装置のブロック図である。
【図１０】本発明の実施の形態２に係るＲＣ抽出用テクノロジファイル自動制御装置でレイアウトデータのエリア抽出を説明するための図である。
【図１１】本発明の実施の形態２に係るＲＣ抽出用テクノロジファイル自動制御装置のＰＯＬＹ２層目レイヤの間隔と寄生容量値との関係を示す図である。
【図１２】本発明の実施の形態２に係るＲＣ抽出用テクノロジファイル自動制御装置のテクノロジファイル制御部及びＲＣ抽出部を説明するための図である。
【符号の説明】
【００４０】
１  レイアウト検証部、２  ネット名ファイル生成部、３  テクノロジファイル制御部、４  ＲＣ抽出部、５  回路シミュレーション（Ｓｉｍ）用ＳＰＩＣＥネットリスト、６  エリア抽出部、１１  レイアウトデータ、１２  回路図データ、１３  レイアウト検証ルール、１４  ネットリスト、１５  クロスリファレンスファイル、１６  ＲＣ抽出対象全ネット名ファイル、２１  ＰＯＬＹ１層部、２２  ＰＯＬＹ２層部、２３  ＰＯＬＹ２層構造素子抽出部、２４  ＰＯＬＹ２層ネット名抽出部、２５  回路図データネット名抽出部、２６  ＲＣ抽出対象ネット名ファイル（ＰＯＬＹ２層）、２７  ＰＯＬＹ１層構造ネット名ファイル生成部、２８  ＲＣ抽出対象ネット名ファイル（ＰＯＬＹ１層）、３１  ＰＯＬＹ１層構造の素子、３２，３４  領域、３３  ＰＯＬＹ２層構造の素子、３６  ＰＯＬＹ１層構造用のテクノロジファイル、３７  ＰＯＬＹ２層構造用のテクノロジファイル、３８  寄生ＲＣ値リスト、６１  ＰＯＬＹ２層構造エリア抽出部、６２  ＰＯＬＹ１層構造エリア抽出部、６３  ＰＯＬＹ２層構造の抽出エリア、６４  ＰＯＬＹ１層構造の抽出エリア。
【図１】
2009026036.tif 000003
【図２】
2009026036.tif 000004
【図３】
2009026036.tif 000005
【図４】
2009026036.tif 000006
【図５】
2009026036.tif 000007
【図６】
2009026036.tif 000008
【図７】
2009026036.tif 000009
【図８】
2009026036.tif 000010
【図９】
2009026036.tif 000011
【図１０】
2009026036.tif 000012
【図１１】
2009026036.tif 000013
【図１２】
2009026036.tif 000014