(57)【要約】【課題】ＬＣＤモジュールの残留電荷の除去にかかる時間を待たずにバックライトが点灯された場合に発生してしまう異常表示を回避することができる操作パネルのＬＣＤ制御回路、操作パネル、および画像形成装置を提供する。【解決手段】制御信号生成回路８０１は、ＤＩＳＰ信号を生成して出力し、さらにＣＦＬ＿ＯＮ１を取得し、計数設定部８０２は、ＬＣＤモジュール１０５毎に決定され、ＤＩＳＰ信号による残留電荷の除去にかかる時間を確保しつつ、ＣＦＬ＿ＯＮ１がオンしてからバックライトが点灯するまでの時間を遅延させる遅延時間を設定し、制御信号生成回路８０１は、ＣＦＬ＿ＯＮ１がオンしてから、遅延時間だけ遅れてバックライトを点灯させるＣＦＬ＿ＯＮ２を出力する。【選択図】        図８
2009086638.tif 000002
【特許請求の範囲】
【請求項１】
ＬＣＤモジュール内の残留電荷を除去するための制御信号を出力する第１出力手段と、
前記ＬＣＤモジュールのバックライトを点灯させる際に基準となる基準信号を取得する取得手段と、
前記ＬＣＤモジュール毎に決定され、前記制御信号による残留電荷の除去にかかる時間を確保しつつ、前記基準信号がオンしてから前記バックライトが点灯するまでの時間を遅延させる遅延時間を設定する設定手段と、
前記基準信号がオンしてから、前記遅延時間だけ遅れて前記バックライトを点灯させる点灯信号を出力する第２出力手段と、
を備えたことを特徴とするＬＣＤ制御回路。
【請求項２】
前記第２出力手段は、前記基準信号に同期してオフする前記点灯信号を出力することを特徴とする請求項１に記載のＬＣＤ制御回路。
【請求項３】
前記ＬＣＤモジュールと接続するコネクタにアサインする信号の順番および信号数が前記ＬＣＤモジュール間で同じであることを特徴とする請求項１または２に記載のＬＣＤ制御回路。
【請求項４】
前記ＬＣＤ制御回路は、プルアップ抵抗およびプルダウン抵抗が接続可能であり、
前記設定手段は、前記プルアップ抵抗および前記プルダウン抵抗の接続状態に応じて前記遅延時間を設定することを特徴とする請求項１から３のいずれか一に記載のＬＣＤ制御回路。
【請求項５】
前記ＬＣＤ制御回路は、ジャンパスイッチによりオン／オフを切り替え可能な抵抗が接続され、
前記設定手段は、前記ジャンパスイッチによる前記抵抗のオン／オフに応じて前記遅延時間を設定することを特徴とする請求項１から３のいずれか一に記載のＬＣＤ制御回路。
【請求項６】
前記設定手段は、操作部を介して入力された前記遅延時間を設定することを特徴とする請求項１から３のいずれか一に記載のＬＣＤ制御回路。
【請求項７】
前記ＬＣＤモジュールの種類を判別する判別信号を検出する検出手段をさらに備え、
前記設定手段は、検出された前記判別信号が示す前記ＬＣＤモジュールに応じた前記遅延時間を設定することを特徴とする請求項１から３のいずれか一に記載のＬＣＤ制御回路。
【請求項８】
検出された前記判別信号が示す前記ＬＣＤモジュールが前記制御信号を不要とするモジュールである場合、出力する信号を前記点灯信号から前記基準信号に切り替える切替手段をさらに備えたことを特徴とする請求項７に記載のＬＣＤ制御回路。
【請求項９】
前記制御信号がオンしている期間とオフしている期間とで前記ＬＣＤモジュールのフレームレートを変更する変更手段をさらに備えたことを特徴とする請求項１から８のいずれか一に記載のＬＣＤ制御回路。
【請求項１０】
前記変更手段は、前記制御信号がオフしている期間のフレームレートを、前記制御信号がオンしている期間のフレームレートよりも速くすることを特徴とする請求項９に記載のＬＣＤ制御回路。
【請求項１１】
前記制御信号がオフしている期間のフレームレートが前記ＬＣＤモジュールの仕様上における最大値であることを特徴とする請求項１０に記載のＬＣＤ制御回路。
【請求項１２】
前記変更手段は、前記点灯信号がオフしている期間のフレームレートを前記点灯信号がオンしている期間のフレームレートより速くすることを特徴とする請求項９から１１のいずれか一に記載のＬＣＤ制御回路。
【請求項１３】
前記変更手段は、前記制御信号がオンしている期間のフレームレートから前記点灯信号がオンしている期間のフレームレートに変更する際、フレームレートを段階的に遅くすることを特徴とする請求項９から１２のいずれか一に記載のＬＣＤ制御回路。
【請求項１４】
請求項１から１３のいずれか一に記載のＬＣＤ制御回路により制御されるＬＣＤを備えたことを特徴とする操作パネル。
【請求項１５】
請求項１４に記載のＬＣＤ制御回路により制御されるＬＣＤを有する操作パネルを備えたことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、操作パネルのＬＣＤ制御回路、操作パネル、および画像形成装置に関するものである。
【背景技術】
【０００２】
従来、画像形成装置等の操作パネルは、機種間やシリーズ機の操作性の共通化を維持することでユーザの利便性を向上しており、使用するＬＣＤモジュールには長い製品寿命が要求される。従来、このような機器で使用していたＬＣＤ（Liquid Crystal Display）は、ＳＴＮ（Super Twisted Nematic）方式が主流であったため、カスタムＬＣＤを開発して長期の調達に備えてきたが、現在主流であるＴＦＴ（薄膜トランジスタ）方式のＬＣＤモジュールは開発費が高くカスタム製品を起こすのは困難であるため、汎用品を使用する方向になっている。
【０００３】
ＴＦＴ方式のＬＣＤはメーカ内でも継続的なコストダウン等のため開発スピードが速く、比較的短期間でモデルチェンジや製造ラインが変更されている。これにより、画像形成装置の要求する製品寿命とは合致せず、複数のＬＣＤメーカや同一のメーカでも異なるモデルを同時期あるいは時期をかえて採用してゆく必要がある。しかし、メーカ間の違いや同一メーカでもモデルが変わるとコストダウン等のため、内部のドライバ回路が変更となりＩ／Ｆ信号や要求タイミングが変化し、これに対応しなければならない。
【０００４】
具体的には、ドライバ回路の変更により変化するＩ／Ｆ信号としては、ＬＣＤの駆動電圧をロジック電圧等から昇圧する際のタイミング信号や、電源を切断する際に表示データをクリアし、内部残留電荷を除去するための表示制御信号がある。これらは、ドライバ回路内部で生成される場合と外部供給の二方式があるが、外部供給する場合は正常なタイミングで制御しないと経時的にＬＣＤを劣化させる原因となる。
【０００５】
従来、液晶表示装置として、ＬＣＤのデータラッチパルス等を用い、制御信号がアクティブの期間だけスイッチングＴｒとＣＲ回路によりＤＩＳＰ信号を生成するようにし、液晶の劣化を防止する技術が開示されている（例えば、特許文献１参照）。
【０００６】
【特許文献１】特開平８−２４８９１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記に示されるような従来の技術にあっては、近年では、数フレームという長い期間を用いて残留電荷を処理するようなＬＣＤモジュールも出てきており、上記発明では対応できない状況となっている。また、これらの信号は、例えばパソコン等であれば、電源遮断時もＣＰＵ（Central Processing Unit）の管理下でタイミング制御が可能であるが、処理の高速化や最適化等で制御用のＣＰＵを分離し、なおかつ待機時の消費電力を最小とするためにディスプレイおよびその制御部の電源の遮断を実施している画像形成装置等では、ディスプレイオフの制御が予熱時と電源遮断時で制御上の差がなく、ソフトウェア的に制御しにくい状況となっている。そのため、従来はＬＣＤの仕様に合わせてハードウェアの変更等で対応を行ってきたが、比較的短期間でハードウェアの変更を行うのは非常に効率がわるく、場合によっては新しいモジュールが市場にある機械に搭載できなくなる等の不具合があった。
【０００８】
本発明は、上記に鑑みてなされたものであって、制御対象のＬＣＤモジュールが変わっても、ＬＣＤモジュールの残留電荷の除去にかかる時間を待たずにバックライトが点灯された場合に発生してしまう異常表示を回避することができ、かつ制御回路を変更することなく旧機種へも新規のＬＣＤモジュールを搭載することができるＬＣＤ制御回路、操作パネル、および画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、目的を達成するために、請求項１にかかる発明は、ＬＣＤモジュール内の残留電荷を除去するための制御信号を出力する第１出力手段と、前記ＬＣＤモジュールのバックライトを点灯させる際に基準となる基準信号を取得する取得手段と、前記ＬＣＤモジュール毎に決定され、前記制御信号による残留電荷の除去にかかる時間を確保しつつ、前記基準信号がオンしてから前記バックライトが点灯するまでの時間を遅延させる遅延時間を設定する設定手段と、前記基準信号がオンしてから、前記遅延時間だけ遅れて前記バックライトを点灯させる点灯信号を出力する第２出力手段と、を備えたことを特徴とする。
【００１０】
また、請求項２にかかる発明は、請求項１にかかる発明において、前記第２出力手段は、前記基準信号に同期してオフする前記点灯信号を出力することを特徴とする。
【００１１】
また、請求項３にかかる発明は、請求項１または２にかかる発明において、前記ＬＣＤモジュールと接続するコネクタにアサインする信号の順番および信号数が前記ＬＣＤモジュール間で同じであることを特徴とする。
【００１２】
また、請求項４にかかる発明は、請求項１から３のいずれか一にかかる発明において、前記ＬＣＤ制御回路は、プルアップ抵抗およびプルダウン抵抗が接続可能であり、前記設定手段は、前記プルアップ抵抗および前記プルダウン抵抗の接続状態に応じて前記遅延時間を設定することを特徴とする。
【００１３】
また、請求項５にかかる発明は、請求項１から３のいずれか一にかかる発明において、前記ＬＣＤ制御回路は、ジャンパスイッチによりオン／オフを切り替え可能な抵抗が接続され、前記設定手段は、前記ジャンパスイッチによる前記抵抗のオン／オフに応じて前記遅延時間を設定することを特徴とする。
【００１４】
また、請求項６にかかる発明は、請求項１から３のいずれか一にかかる発明において、前記設定手段は、操作部を介して入力された前記遅延時間を設定することを特徴とする。
【００１５】
また、請求項７にかかる発明は、請求項１から３のいずれか一にかかる発明において、前記ＬＣＤモジュールの種類を判別する判別信号を検出する検出手段をさらに備え、前記設定手段は、検出された前記判別信号が示す前記ＬＣＤモジュールに応じた前記遅延時間を設定することを特徴とする。
【００１６】
また、請求項８にかかる発明は、請求項７にかかる発明において、検出された前記判別信号が示す前記ＬＣＤモジュールが前記制御信号を不要とするモジュールである場合、出力する信号を前記点灯信号から前記基準信号に切り替える切替手段をさらに備えたことを特徴とする。
【００１７】
また、請求項９にかかる発明は、請求項１から８のいずれか一にかかる発明において、前記制御信号がオンしている期間とオフしている期間とで前記ＬＣＤモジュールのフレームレートを変更する変更手段をさらに備えたことを特徴とする。
【００１８】
また、請求項１０にかかる発明は、請求項９にかかる発明において、前記変更手段は、前記制御信号がオフしている期間のフレームレートを、前記制御信号がオンしている期間のフレームレートよりも速くすることを特徴とする。
【００１９】
また、請求項１１にかかる発明は、請求項１０にかかる発明において、前記制御信号がオフしている期間のフレームレートが前記ＬＣＤモジュールの仕様上における最大値であることを特徴とする。
【００２０】
また、請求項１２にかかる発明は、請求項９から１１のいずれか一にかかる発明において、前記変更手段は、前記点灯信号がオフしている期間のフレームレートを前記点灯信号がオンしている期間のフレームレートより速くすることを特徴とする。
【００２１】
また、請求項１３にかかる発明は、請求項９から１２のいずれか一にかかる発明において、前記変更手段は、前記制御信号がオンしている期間のフレームレートから前記点灯信号がオンしている期間のフレームレートに変更する際、フレームレートを段階的に遅くすることを特徴とする。
【００２２】
また、請求項１４にかかる発明は、請求項１から１３のいずれか一に記載のＬＣＤ制御回路により制御されるＬＣＤを備えたことを特徴とする。
【００２３】
また、請求項１５にかかる発明は、請求項１４に記載のＬＣＤ制御回路により制御されるＬＣＤを有する操作パネルを備えたことを特徴とする。
【発明の効果】
【００２４】
本発明によれば、制御対象のＬＣＤモジュールの残留電荷の除去にかかる時間に応じてバックライトを点灯させるタイミングを変えることができるので、制御対象のＬＣＤモジュールが変わっても、ＬＣＤモジュールの残留電荷の除去にかかる時間を待たずにバックライトが点灯された場合に発生してしまう異常表示を回避することができ、かつ制御回路を変更することなく旧機種へも新規のＬＣＤモジュールを搭載することができる、という効果を奏する。
【発明を実施するための最良の形態】
【００２５】
以下に添付図面を参照して、この発明にかかる操作パネルのＬＣＤ制御回路、当該操作パネルを備えるディジタル複合機（ＭＦＰ：Multi Function Peripheral）、ファクシミリ、スキャナ、複写機、プリンタ等の画像形成装置、および操作パネルの最良な実施の形態を詳細に説明する。
【００２６】
（第１実施の形態）
図１は、複写機等の画像形成装置の操作パネルの例を示す説明図である。操作パネルには、ＬＣＤモジュール１０５とタッチパネル１０６とが搭載され、画面上のソフトキーをタッチすることで複雑な機能設定が容易にできるようになっている。ディジタル複合機では、コピー機能の他、ファクシミリ機能やプリンタ機能を有していることがあり、それらアプリケーションを切り替えるためのアプリ切換キー１１１がある。また、各アプリの共通キーとしてコピー，ＦＡＸ送信を開始させるスタートキー１０１、コピー部数や送信対象の相手先を指定するための置数キー１０３、置数のクリアやコピー動作などを停止させるクリア／ストップキー１０２、割り込みコピーを行うための割り込みキー１０７、予熱モードに移行／復帰するための予熱キー１０８、既定のコピーモード等を保持／呼び出しするためのプログラムキー１０９、さらに最低電力の待機モードに移行／復帰するための電源キー１０４などのハードキーが設置されている。さらに、トナーエンドなどの各種アラート表示をＬＥＤ（Light Emitting Diode）で照光するアラート表示部１１０などがある。
【００２７】
図２は、図１に示す操作パネルを備える画像形成装置の制御系の構成を示すブロック図である。画像形成装置には、様々な画像処理を行うシステムコントローラ２００と画像形成装置の動作制御を行うエンジンコントローラ２０１、動作モードの設定や動作状況を表示する操作パネル１００がある。システムコントローラ２００には、さらにＦＡＸアプリケーションの制御を行うＦＡＸコントローラ２０２や画像データの一時保存等を行うためのハードディスク（ＨＤＤ：Hard Disk Drive）等の外部記憶装置２０８が接続されている。また、このシステムコントローラ２００の例では内部のプログラムＲＯＭ（Read Only Memory）を増設することによりプリンタアプリケーションの拡張が可能であり、ＮＩＣ（Network Interface Card）やＩＥＥＥ１２８４  Ｉ／Ｆにより、サーバやＰＣ（パーソナルコンピュータ）と接続され、プリンタによる出力が可能になっている。
【００２８】
エンジンコントローラ２０１は、用紙上のトナー像を熱定着させるための定着ヒータの点灯制御や定着ローラの温度制御を行うための定着制御部２０７、用紙搬送と同期して感光体に静電潜像を形成するための書込制御部２０６、原稿の読み取り制御を行う読み取り制御部２１３の各装置が接続されている。さらに、機機内のモータ，クラッチ等２０４の駆動制御や、各種センサ２０４からの入力信号処理を行うＩ／Ｏコントローラ２０３が接続されている。
【００２９】
操作パネル１００には、操作パネル１００内のＬＣＤモジュール１０５やＬＥＤなどの表示デバイス２１１への表示制御、タッチパネル１０６やハードキースイッチ１０１〜１０４，１０７〜１０９，１１１等の各種キー入力２１２からの入力情報を処理するための操作部コントローラ２１０（ＬＣＤ制御回路）がある。
【００３０】
また、機器全体に必要な電源を供給するための電源ユニット（ＰＳＵ）２０９があり、商用電源を整流し、平滑および降圧して、機器内で使用される各種ＤＣ電源や、定着ヒータを点灯するためのヒータ電源等を生成している。
【００３１】
図３は、図１における操作パネルの内部構成の一例を示すブロック図である。操作パネル１００の制御には１チップマイコンで構成されたＣＰＵ３００があり、内蔵の通信機能によりシステムコントローラ２００と接続されている。ＣＰＵバスには、制御プログラムやデータを格納するＲＯＭ３０２、処理データの一時的な保存や加工を行うためのワークＲＡＭ（Random Access Memory）３０３、ＬＣＤモジュール１０５の表示制御とタッチパネル１０６の駆動を制御するＬＣＤコントローラ３０１が接続される。ＬＣＤコントローラ３０１には、ＬＣＤモジュール１０５の表示データを格納するＶＲＡＭ（Video RAM）３０５が接続され、表示データはＶＲＡＭ３０５から逐次読み出し、クロックや同期信号と共にＬＣＤモジュール１０５へ送られる。また、ＬＣＤモジュール１０５のバックライトを点灯制御する信号がＣＦＬ（Cathode Fluorescent Lamp）インバータ（ＩＮＶ）３０６に出力され、ＣＦＬインバータ３０６からの高圧出力がＬＣＤモジュール１０５内のバックライトであるＣＦＬランプに供給されている。タッチパネル１０６は、アナログ式を使用することが多く、ＬＣＤコントローラ３０１のポートデータによりドライバ３０４を介してタッチパネル１０６のバイアス制御を行い、押下座標データはＣＰＵ３００のアナログポートで検出するようになっている。
【００３２】
ＬＥＤ３０７やキーＳＷ３０８はＣＰＵ３００の汎用ポートに接続され、ＣＰＵ３００がＬＥＤ３０７の点灯制御やキーＳＷ３０８からの入力データの処理を行っている。また、ロジック電圧検出回路３０９では、ロジック回路の電源電圧を監視し、ＣＰＵ３００やＬＣＤコントローラ３０１に対して初期化のためのリセット信号を生成し供給している。電源は、＋２４Ｖや＋５ＶがＰＳＵ２０９より与えられている。内部にて３Ｖ系およびそれ以下の電圧精度が要求される電源が必要な場合は、レギュレータ３１０により制御基板内で生成している。
【００３３】
次に、上記図１〜図３の構成を踏まえ、本実施の形態にかかる操作パネル１００の詳細な構成および動作について説明する。ここで、ＬＣＤモジュール１０５のＩ／Ｆ信号の具体例について図４〜７を参照して説明する。図４および図５は、従来のＬＣＤモジュールのＩ／Ｆ信号の例を示す図表である。図６および図７は、本実施の形態にかかる操作パネルが備えるＬＣＤモジュールのＩ／Ｆ信号の例を示す図表である。
【００３４】
ＬＣＤモジュール１０５は、型番やメーカが異なると図４および図５に示すようにＩ／Ｆ信号の順番や必要とする信号数が異なる場合が多い。この例では、図４に示すＩ／Ｆ信号にはＤＩＳＰ信号が含まれていないのに対し、図７に示すＩ／Ｆ信号には、ＤＩＳＰ信号が含まれている。ＤＩＳＰ信号は、ＬＣＤモジュール１０５内部のＴＦＴに残留している電荷を除去するためのタイミング信号である。一方、図５に示すＩ／Ｆ信号が入力されるＬＣＤモジュールでは、当該ＬＣＤモジュールのＬＣＤドライバ内部でＴＦＴに残留している電荷を除去する処理を行うタイミング信号または独自の残留電荷除去回路が入っているため外部から供給する必要はなくなっている。なお、省略している部分にはＲＧＢの表示データおよび電源、ＧＮＤ信号がアサインされている。
【００３５】
ところで、本実施の形態にかかる操作部コントローラ２１０によれば、ＤＩＳＰ信号を必要とするＬＣＤモジュールと不要なＬＣＤモジュールとで同様の制御が可能となるが、図４および図５に示すように、当該ＬＣＤモジュールと接続するコネクタにアサインするＩ／Ｆ信号が大幅に異なると制御ボードも別の物を用意することになってしまう。そのため、本実施の形態では、図６および図７に示すように、ＬＣＤモジュール１０５と接続するコネクタにアサインするＩ／Ｆ信号の順番および信号数がＬＣＤモジュール１０５間で同じとする。また、信号を不要とするＬＣＤモジュール１０５は、ｒｅｓｅｒｖｅｄとして未接続(Ｎ．Ｃ．)としている。これにより、ＬＣＤモジュール１０５と接続するコネクタへの信号のアサインにおいて、例えば、ＤＩＳＰ信号を必要としないＬＣＤモジュール１０５が接続された場合には、当該ＤＩＳＰ信号がアサインされるコネクタの端子をｒｅｓｅｒｖｅ端子とし、他の信号はＤＩＳＰ信号が必要なＬＣＤモジュール１０５と同一の端子にアサインすることにより、同じＩ／Ｆで複数のＬＣＤモジュール１０５に対応することができる。また、ｒｅｓｅｒｖｅｄ（Ｎ．Ｃ．）を予め多めに準備しておくことにより、さらに別の信号が必要なＬＣＤモジュール１０５を使用する際にでも、旧機種のメンテナンス時にも新しい回路の制御ボードを使用することができる。
【００３６】
図８は、本実施の形態にかかる操作部コントローラの要部構成、ＣＦＬ_ＩＮＶおよびＬＣＤモジュールを示すブロック図である。図８に示すように、本実施の形態にかかる操作部コントローラ２１０は、ＬＣＤコントローラ３０１とＬＣＤモジュール１０５の間に、制御信号生成回路８０１を設けている。制御信号生成回路８０１は、複数のＬＣＤモジュールで共通に必要な信号であって、ＬＣＤモジュール１０５のバックライトを点灯させる際に基準となる基準信号（ＣＦＬ_ＯＮ１）と、垂直同期信号（ＶＳＹＮＣ）と、水平同期信号(ＨＳＹＮＣ)と、からＤＩＳＰ信号を生成し、出力している。なお、本実施の形態では、制御信号生成回路８０１は、ＬＣＤコントローラ３０１からＣＦＬ_ＯＮ１、ＣＬＫ、ＨＳＹＮＣ、ＶＳＹＮＣ、ＤＡＴＡ、ＥＮＡＢ等を取得するものとする。ここで、ＤＡＴＡは、ＬＣＤモジュール１０５に表示する表示データである。ＥＮＡＢは、操作部コントローラ２１０を使用可能とする信号である。ＣＬＫは、操作部コントローラ２１０が動作する際にタイミングを計る周期的な信号である。
【００３７】
また、ここで生成したＤＩＳＰ信号によりＬＣＤモジュール１０５の通常表示タイミングが変化するため、制御信号生成回路８０１は、適正なタイミングでバックライトを点灯するために、ＣＦＬ_ＯＮ１がオンしてから後述する計数設定部８０２により設定された遅延時間だけ遅れてバックライトを点灯させる点灯信号(ＣＦＬ_ＯＮ２)を生成し、出力している。
【００３８】
計数設定部８０２は、ＬＣＤモジュール毎に決定され、ＤＩＳＰ信号による残留電荷の除去にかかる時間を確保しつつ、ＣＦＬ_ＯＮ１がオンしてからバックライトを点灯するまでの時間を遅延させる遅延時間を設定するものである。本実施の形態では、計数設定部８０２は、ＤＩＳＰ信号による残留電荷の除去にかかる時間内に計数可能なＶＳＹＮＣの数（以下、計数値とする）を遅延時間として制御信号生成回路８０１に設定する。なお、ＣＦＬインバータ３０６は、生成されたＣＦＬ_ＯＮ２のオン／オフに従ってＬＣＤモジュール１０５内のＣＦＬランプに高圧出力を供給して、ＣＦＬランプを点灯させる。
【００３９】
図９は、ＤＩＳＰ信号に要求されるタイミング仕様の例を示す図である。図９に示すように、操作部コントローラ２１０は、ＤＩＳＰ信号がオフ（"Ｌ"）→オン（"Ｈ"）またはオン（"Ｈ"）→オフ（"Ｌ"）した後にＬＣＤモジュール１０５内部でバックライトを消灯する白マスク処理を行いＬＣＤモジュール１０５内の残留電荷を除去している。ＤＩＳＰ信号がオフ（"Ｌ"）→オン（"Ｈ"）した後は、通常の表示期間前にバックライトを点灯すると表示が異常になり、反対に、ＤＩＳＰ信号がオン（"Ｈ"）→オフ（"Ｌ"）した後に必要なフレーム期間を待たずにＬＣＤモジュール１０５の電源を遮断すると直流バイアス印加によりＬＣＤモジュール１０５の経時劣化が発生する。そこで、操作部コントローラ２１０では、ＤＩＳＰ信号がオフ（"Ｌ"）→オン（"Ｈ"）またはオン（"Ｈ"）→オフ（"Ｌ"）した後に白マスク処理を実行している。このように、ＤＩＳＰ信号は、重要な信号ではあるが、従来、ＬＣＤモジュール１０５の操作部コントローラ２１０に要求されるＩ／Ｆ信号が異なるデバイス双方を選択して使用するシステムにおいては、制御回路とＬＣＤとを組み合わせる必要が発生し、効率的ではなかった。そのため、本実施の形態では、ＤＩＳＰ信号が不要なモジュールと必要なモジュールに対して共通の操作部コントローラ２１０を利用可能にしている。
【００４０】
次に、制御信号生成回路８０１の詳細な構成例およびその動作について図１０および図１１を参照して詳細に説明する。図１０は、本実施の形態にかかる制御信号生成回路の詳細構成を示すブロック図である。図１１は、本実施の形態にかかる制御信号生成回路から出力される信号のタイミングチャートである。
【００４１】
まず、画像形成装置の電源が投入された場合の動作について説明する。画像形成装置の電源投入後、リセット（ＲＳＴ）が解除されると、１つめの水平同期信号（ＨＳＹＮＣ）の立ち上がりでＤＦＦ１がＨレベルをラッチし、ＪＫ１がリセット状態と変わらない状態であるためＤＦＦ２にはＤＦＦ１の出力がそのまま伝わるため、２つめのＨＳＹＮＣの立ち上がりでＤＩＳＰ信号がオン（"Ｈ"）となる。ＣＦＬ_ＯＮ１が"Ｈ"（バックライト点灯）になると、まずＪＫ１の前段のＡＮＤ出力が"Ｈ"となり、次のＨＳＹＮＣの立ち上がりでＪＫ１の出力が反転するが、ＣＦＬ_ＯＮ１が"Ｈ"となっているためＤＩＳＰ信号の状態は変わらない。また、ＣＦＬ_ＯＮ１が"Ｈ"になると、ＬＶ１６１カウンタのロード状態とＪＫ２のリセット状態が解除され、ＬＶ１６１はＦＦＨから計数設定部８０２により設定された計数値を減算した値からＦＦＨまで、垂直同期信号（ＶＳＹＮＣ）をカウントする。ＬＶ１６１のカウント値がＦＦＨとなると、ＪＫ２にキャリーが出力され、次のＶＳＹＮＣの立ち上がりでＣＦＬ_ＯＮ２がオン（"Ｈ"）となり、バックライトが点灯する。
【００４２】
これにより、画像形成装置の電源投入後、ＤＩＳＰ信号がオン（"Ｈ"）となってから、ＣＦＬ_ＯＮ１がオン（"Ｈ"）になるまでの時間が図９に示すフレーム数（１０フレーム）を満足していない場合を考慮し、計数設定部８０２により計数値を設定してＬＣＤモジュール１０５の仕様を満足するフレーム数ＣＦＬ_ＯＮ２がオン（"Ｈ"）するタイミングを遅らせている。
【００４３】
次に、予熱モードや省エネモードに移行するために、バックライトが消灯された場合の動作を説明する。ＣＦＬ_ＯＮ１がオフ（"Ｈ"→"Ｌ"）になると、ＪＫ２がリセットとなるため、ＣＦＬ_ＯＮ２はＣＦＬ_ＯＮ１に同期して"Ｌ"となり、瞬時にバックライトが消灯する。また、ＳＥＬ１の出力も"Ｌ"となるため、次のＨＳＹＮＣの立ち上がりでＤＩＳＰ信号も"Ｌ"になる。これにより、ＬＣＤモジュール１０５内部で白マスク処理が開始される。したがって、このまま省エネモードに移行し操作パネル１００の電源が遮断されても、白マスク期間は要求仕様を満足する期間確保されるのでＬＣＤモジュール１０５の劣化は防止できる。反対に、予熱モードの場合、次にバックライトが再びオン（"Ｈ"）される場合がある。その場合、ＣＦＬ_ＯＮ１が再び"Ｈ"になると、次のＨＳＹＮＣの立ち上がりでＤＩＳＰ信号が"Ｈ"となり、表示動作に入る。この直前まで、ＬＶ１６１はロード状態であり、ＪＫ２はリセット状態であるため、ＣＦＬ_ＯＮ２は、電源投入時と同じように規定のフレーム数が遅延されるので、異常表示をすることはない。
【００４４】
次に、本実施の形態の制御信号生成回路８０１に計数値を設定する計数値設定方法について説明する。一般に、ＬＶ１６１等のプログラムカウンタを用いた計数値は、必要なカウント数の２進数の逆数に１を足すことで表されることは自明である。例えば、１０カウント後キャリー信号をラッチして出力する場合には、１０１０Ｈの逆数０１０１Ｈに１Ｈを加えた、０１１０Ｈを設定すればよい。本実施の形態の計数設定部８０２でも、ＬＣＤモジュール１０５の要求仕様に合わせて、ＣＦＬ_ＯＮ１からＣＦＬ_ＯＮ２を生成する際、計数値の設定を同様に行っている。
【００４５】
本実施の形態では、計数設定部８０２による計数値の設定の仕方には製造方法やメンテナンス方法に合わせ数種類の設定方法を用いている。これにより、複数の計数値の設定方法の中から、システムおよびＬＣＤモジュールの種類に最適な方式を選択可能であり、最も効果的な制御方式を構成できる。まず、図１２は、プルアップ抵抗とプルダウン抵抗により設定値を設定する方法を示す図である。ＬＣＤ制御回路８００は、プルアップ抵抗およびプルダウン抵抗を接続可能である。そして、計数設定部８０２は、ＬＣＤ制御回路４００に対するプルアップ抵抗およびプルダウン抵抗の接続状態に応じて計数値（遅延時間）を設定するものである。例えば、前述のように、０１１０Ｈを設定する場合には、ＲＡＨとＲＤＨおよびＲＢＬとＲＣＬを非実装にすることで設定できる。なお、ＬＶ１６１はＡが最下位でＤが最上位である。この設定方法は、使用される複数のＬＣＤモジュール１０５のうち、ＤＩＳＰ信号を不要とするＬＣＤモジュール１０５が１つ以上で、ＤＩＳＰ信号を必要とするＬＣＤモジュール１０５が１つのときに低コストで対応が可能となる。
【００４６】
図１３は、ＤＩＰ−ＳＷ等のジャンパスイッチにより設定値を設定する方法を示す図である。ＬＣＤ制御回路４００は、ＤＩＰ−ＳＷ等のジャンパスイッチによりオン／オフを切り替え可能な抵抗が接続されている。そして、計数設定部８０２は、ジャンパスイッチによる抵抗のオン／オフに応じて計数値（遅延時間）を設定するものであり、"０"に設定したいところはジャンパスイッチをオンし、"１"にしたいところはジャンパスイッチをオフにすればよい。この方法は、使用される複数のＬＣＤモジュール１０５のうちＤＩＳＰ信号を必要とするＬＣＤモジュール１０５が１つ以上のときに有効である。この方式であれば、製造ライン上にてＬＣＤモジュール１０５に合わせて計数値を変更できるので、どのＬＣＤモジュール１０５が投入されても対応できる。また、市場でＬＣＤ交換をする際にもＬＣＤモジュール１０５を限定しなくてよいという利点がある。
【００４７】
また、計数値をＣＰＵ３００のポートやＬＣＤコントローラ３０１の空きポートから出力する設定方法もある。この設定方法は、図１３と同様に、使用される複数のＬＣＤモジュール１０５のうち、ＤＩＳＰ信号を不要とするＬＣＤモジュール１０５が１つ以上で、必要とするＬＣＤモジュール１０５が１つのときに最もコストが安価となるが、ポートに必要なだけの空きがある場合にのみ限られる。
【００４８】
図１４は、ＣＰＵまたはＬＣＤコントローラから計数値を設定する設定方法を示す説明図である。計数値をＣＰＵ３００のポートやＬＣＤコントローラ３０１の空きポートから出力して設定する場合、図１４に示すように、ＬＣＤモジュール１０５の種類を判別する判別信号（ＳＥＬ０，１）を設けることにより、ソフトによる自動判別が可能となる。図１５は、ＬＣＤモジュールごとにプルダウン処理を変更する例を示す説明図である。ＳＥＬ０，１は、図１５のように通常プルアップされており、ＬＣＤモジュール１０５側でモジュールごとにプルダウン処理を変更し、ＳＥＬ０，１の値を、ＬＣＤコントローラ３０１を介してＣＰＵ３００が検出し、読み込むことでＬＣＤモジュール１０５の判別が可能となる。図１４では、ＳＥＬ０，１はＬＣＤコントローラ３０１の汎用ポートに接続され、ここのポートの値を図示しないＣＰＵ３００が読むことで判別が行われる。
【００４９】
ＣＰＵ３００は、検出したＳＥＬ０，１の値から判別したＬＣＤモジュール１０５に適した計数値を、ＣＰＵ３００またはＬＣＤコントローラ３０１の汎用ポートから、計数設定部８０２に与えることで、ＬＣＤモジュール１０５に適したタイミング制御が行える。そして、計数設定部８０２は、ＣＰＵ３００またはＬＣＤコントローラ３０１から与えられた計数値（遅延時間）を設定する。これにより、ソフトウェア制御でＬＣＤモジュール１０５に最適な制御に変更することができる。この例では、判別信号はＳＥＬ０，１の２ビット、４値であるがＬＣＤモジュール１０５がさらに多い場合はビット数を増やせばよい。また、デフォルトの信号処理をプルダウンとしても差し支えない。
【００５０】
また、操作パネル１００が備えるキーＳＷ３０８を介して入力された計数値を設定することも可能である。ＣＰＵ３００がキーＳＷ３０８を介して入力された計数値（遅延時間）を計数設定部８０２に与えることで、計数設定部８０２が当該計数値を設定する。例えば、画像形成装置のサービスマンが計数値を直接入力した場合に有効な設定方法である。この場合、サービスマンは、予めＬＣＤモジュール１０５に適した計数値を調べておく必要がある。若しくは、計数設定部８０２により設定する計数値を変えながら、適切な計数値を選択し、設定することも可能である。
【００５１】
（第２実施の形態）
本実施の形態にかかる画像形成装置は、実装されているＬＣＤモジュールに応じてバックライトの点灯を制御する信号を選択することにより、ＤＩＳＰ信号が不要なＬＣＤモジュールに対しては正規のタイミングでバックライトを点灯させることができるので、ＬＣＤモジュール１０５の表示タイミングの遅れを防止することができる。なお、画像形成装置の構成については、第１実施の形態とほぼ同様であるため、第１実施の形態と異なる部分の処理のみを説明する。
【００５２】
図１６は、本実施の形態にかかる操作部コントローラの要部構成、ＣＦＬ_ＩＮＶおよびＬＣＤモジュールを示すブロック図である。ＬＣＤモジュール１０５の中には、前述のように、ＤＩＳＰ信号を不要とするＬＣＤモジュール１０５もある。本実施の形態では、操作部コントローラ２１０は、前述のＬＣＤモジュール１０５の判別信号が、ＤＩＳＰ信号を不要とするモジュールを示していた場合、図１６に示すように、信号セレクタ１６０１によりＣＦＬ_ＩＮＶ３０６に出力する信号をＣＦＬ_ＯＮ２からＣＦＬ_ＯＮ１に切り替えることにより、バックライトの点灯制御をオリジナルのタイミングに戻すものである。
【００５３】
ＣＰＵ３００は、判別信号（ＳＥＬ０，１）の値を読み、ＤＩＳＰ信号が不要のＬＣＤモジュール１０５と判断した場合には、ＬＣＤコントローラ３０１（ＣＰＵ３００）の汎用ポートから出力されるＣＦＬ_ＯＮ１の選択を指示するＣＦＬ_ＳＥＬ信号を信号セレクタ１６０１に入力することにより、ＣＦＬ_ＯＮ１を選択する方向にスイッチする。これにより、ＣＦ_ＩＮＶ３０６へ入力される信号がＣＦＬ_ＯＮ１となり、オリジナルのタイミングでバックライトをＯＮ／ＯＦＦすることができる。ＬＣＤモジュール１０５がＤＩＳＰ信号を不要とする場合には、バックライトの制御を遅らせる必要が無いため、オリジナルのタイミングで制御することにより、応答性の向上が行えることとなる。
【００５４】
（第３実施の形態）
本実施の形態にかかる画像形成装置は、ＬＣＤモジュールのバックライトが点灯している期間とバックライトが点灯していない期間とでＬＣＤモジュールのフレームレートを変えることにより、各種ＬＣＤモジュールに対応しつつバックライトを点灯させるタイミングの制御による遅延時間を最小限にすることができる。なお、画像形成装置の構成については、第１実施の形態とほぼ同様であるため、第１実施の形態と異なる部分の処理のみを説明する。
【００５５】
ＬＣＤモジュール１０５のフレームレートは、通常４０〜８０Ｈｚのように幅がある。フレームレートが速い方が、より高速なデータ処理速度が要求されるため、定常的には６０Ｈｚ前後が使用されるが、電灯との干渉によるちらつきを抑える等で可変となっている場合も多い。ところで、図５に示したように、ＬＣＤモジュール１０５内部の残留電荷の除去にかかる処理時間は、フレーム数で規定されているため、フレームレートを速くすれば、当該処理時間は短縮でき、当該処理時間中に手動による予想外の電源断が発生しても、液晶の劣化の影響を少なくすることができる。そのため、本実施の形態では、ＬＣＤコントローラ３０１は、ＤＩＳＰ信号がオフ（"Ｌ"）の期間のフレームレートを、ＤＩＳＰ信号がオン（"Ｈ"）の期間のフレームレートよりも速くする処理を行っている。図１７は、フレームレートを変更する期間を説明するためのタイミングチャートである。ＬＣＤコントローラ３０１は、図１７に示すＢに示す期間のフレームレートを、ＤＩＳＰ信号が立ち上がって期間のフレームレートよりも速くする処理を行うものである。
【００５６】
ＤＩＳＰ信号がオフ（"Ｌ"）の期間はバックライトもオフであるので、フレームレートを速くしても外観上の問題はない。フレームレートを速くするためには、ＬＣＤコントローラ３０１がデータ処理に使用するクロックを高速化すればよく、最近ではクロック・ジェネレータがＰＬＬ方式で調整可能なため、ＰＬＬ回路内のディバイダの分周比を微調整すれば簡単に行える。
【００５７】
また、前述のようにフレームレートを高速化すればより高速な処理速度が必要となるため、むやみに高速化はできない。通常は、ＬＣＤの最適フレームレートの範囲は制御可能なように制御回路は構成されているため、ＬＣＤコントローラ３０１は、ＤＩＳＰ信号がオフ（"Ｌ"）の期間のフレームレートをＬＣＤモジュール１０５の仕様上における最大値にすることが現実的である。
【００５８】
反対に、ＤＩＳＰ信号がオフ（"Ｌ"）からオン（"Ｈ"）になる場合には、本実施の形態では、ＬＣＤコントローラ３０１は、結果としてバックライトの点灯を遅らせている。この遅延時間を少なくすることもユーザＩ／Ｆ向上の面から有効な手段である。そのため、本実施の形態では、ＬＣＤコントローラ３０１は、ＣＦＬ_ＯＮ２がオフしている期間のフレームレートをＣＦＬ_ＯＮ２がオンしている期間のフレームレートより速くする。これにより、ＤＩＳＰ信号がオフ（"Ｌ"）からオン（"Ｈ"）となってもバックライトがオフの期間ではフレームレートを高速化し、遅延時間を短縮化している。その期間が図１７に示すＢ，Ｃに示す期間である。フレームレートを正規のタイミングに戻すには、ＣＦＬ_ＯＮ１をオン（"Ｈ"）としてから、ＬＣＤコントローラ３０１のＶＳＹＮＣの出力数が計数設定部８０２に設定した計数値と等しくなるタイミングでＰＬＬの設定値を戻せばよく、これはＬＣＤコントローラ３０１内でＶＳＹＮＣの割り込みカウント処理で実現可能である。
【００５９】
なお、バックライトの応答時間が速い場合、ＰＬＬの設定値を正規の値に戻したのち、フレームレートが戻るまでの微小期間に、ＬＣＤモジュール１０５の表示にちらつき等の問題が発生する場合もある。そのような場合のため、本実施の形態では、ＬＣＤコントローラ３０１は、ＤＩＳＰ信号がオン（"Ｈ"）している期間からＣＦＬ_ＯＮ２がオン（"Ｈ"）になる期間で、フレームレートを斬減するように（フレームレートが段階的に遅くなるように）制御することも可能である。これは、ＣＦＬ_ＯＮ１をソフト的にオン（"Ｈ"）すると、次のＶＳＹＮＣに同期してＤＩＳＰ信号がオン（"Ｈ"）となるため、ＣＰＵ３００はＣＦＬＯＮ_１をオン（"Ｈ"）してからＶＳＹＮＣの割り込みが入る毎にクロックスピードが遅くなるようにＰＬＬの設定値を変更して行き、計数設定部８０２の計数値に達する時点で、ＰＬＬの設定値を正規の値になるように調整すればよい。
【００６０】
したがって、以上説明してきた実施の形態によれば、制御対象のＬＣＤモジュール１０５の残留電荷の除去にかかる時間に応じてバックライトを点灯させるタイミングを変えることができるので、制御対象のＬＣＤモジュール１０５が変わっても、ＬＣＤモジュール１０５の残留電荷の除去にかかる時間を待たずにバックライトが点灯された場合に発生してしまう異常表示を回避することができ、かつ制御回路を変更することなく旧機種へも新規のＬＣＤモジュールを搭載することができる。
【００６１】
また、ＬＣＤモジュール１０５と接続するＩ／Ｆコネクタへの信号のアサインにおいて、残留電荷を処理するためのＤＩＳＰ信号を必要としないＬＣＤモジュール１０５が接続された場合には、ＤＩＳＰ信号がアサインされるコネクタの端子をｒｅｓｅｒｖｅ端子とし、他の信号はＤＩＳＰ信号が必要なＬＣＤモジュール１０５と同一とすることにより同じＩ／Ｆで対応することが可能となる。
【００６２】
また、複数の計数値の設定方法の中から、システムおよびＬＣＤモジュール１０５の種類に最適な方式を選択可能であり、最も効果的な制御方式を構成できる。また、ＣＰＵ３００がＬＣＤモジュールの種類を判別する判別信号を検出し、検出した判別信号から判別したＬＣＤモジュール１０５に適した計数値を設定することにより、ソフト制御でＬＣＤモジュール１０５に最適な制御に変更可能となる。
【００６３】
また、バックライトの点灯を制御する信号であるＣＦＬ_ＯＮ１またはＣＦＬ_ＯＮ２を選択する信号セレクタ１６０１を設けることにより、ＤＩＳＰ信号が不要なＬＣＤモジュール１０５に対しては正規のバックライト点灯制御タイミングとすることができるため、表示タイミングの遅れを防止することができる。
【００６４】
また、ＤＩＳＰ信号がオフ（"Ｌ"）の期間およびバックライトがオフの期間にフレームレートを速くすることにより、各種ＬＣＤモジュール１０５に対応しつつバックライトを点灯させるタイミングの制御により生じる遅延時間を最小限にすることができる。また、ＤＩＳＰ信号がオフ（"Ｌ"）の期間の速いフレームレートからＣＦＬ_ＯＮ２がオン（"Ｈ"）する期間の正規のフレームレートへの変更を、ＤＩＳＰ信号がオン（"Ｈ"）となってからバックライトがオンとなる間で段階的に減速させることにより、遅延時間を最小としつつ表示のちらつき等を防止できる。
【産業上の利用可能性】
【００６５】
以上のように、本実施の形態にかかる操作パネルのＬＣＤ制御回路および操作パネルの表示制御方法は、複写機やプリンタ、ファクシミリ装置などの画像形成装置におけるＬＣＤを用いた操作パネルなどに有用であり、特に、ハードウェアの変更を低減し、旧機種へも新規のＬＣＤモジュールを搭載するシステムに適している。
【図面の簡単な説明】
【００６６】
【図１】複写機等の画像形成装置の操作パネルの例を示す説明図である。
【図２】図１に示す操作パネルを備える画像形成装置の制御系の構成を示すブロック図である。
【図３】図１における操作パネルの内部構成の一例を示すブロック図である。
【図４】従来のＬＣＤモジュールのＩ／Ｆ信号の例を示す図表である。
【図５】従来のＬＣＤモジュールのＩ／Ｆ信号の例を示す図表である。
【図６】本実施の形態にかかる操作パネルが備えるＬＣＤモジュールのＩ／Ｆ信号の例を示す図表である。
【図７】本実施の形態にかかる操作パネルが備えるＬＣＤモジュールのＩ／Ｆ信号の例を示す図表である。
【図８】本実施の形態にかかる操作部コントローラの要部構成、ＣＦＬ_ＩＮＶおよびＬＣＤモジュールを示すブロック図である。
【図９】ＤＩＳＰ信号に要求されるタイミング仕様の例を示す図である。
【図１０】本実施の形態にかかる制御信号生成回路の詳細構成を示すブロック図である。
【図１１】本実施の形態にかかる制御信号生成回路から出力される信号のタイミングチャートである。
【図１２】プルアップ抵抗とプルダウン抵抗により設定値を設定する方法を示す図である。
【図１３】ＤＩＰ−ＳＷ等のジャンパスイッチにより設定値を設定する方法を示す図である。
【図１４】ＣＰＵまたはＬＣＤコントローラから計数値を設定する設定方法を示す説明図である。
【図１５】ＬＣＤモジュールごとにプルダウン処理を変更する例を示す説明図である。
【図１６】本実施の形態にかかる操作部コントローラの要部構成、ＣＦＬ_ＩＮＶおよびＬＣＤモジュールを示すブロック図である。
【図１７】フレームレートを変更する期間を説明するためのタイミングチャートである。
【符号の説明】
【００６７】
１００  操作パネル
１０１  スタートキー
１０２  クリア／ストップキー
１０３  置換キー
１０４  電源キー
１０５  ＬＣＤモジュール
１０６  タッチパネル
１０７  割り込みキー
１０８  予熱キー
１０９  プログラムキー
１１０  アラート表示部
１１１  アプリ切換キー
２００  システムコントローラ
２０１  エンジンコントローラ
２０２  ＦＡＸコントローラ
２０３  Ｉ／Ｏコントローラ
２０４  モータ、クラッチ、センサ等
２０６  書込制御部
２０７  定着制御部
２０８  ＨＤＤ
２０９  ＰＳＵ
２１０  操作部コントローラ
２１１  表示デバイス
２１２  各種キー入力
２１３  読み取り制御部
３００  ＣＰＵ
３０１  ＬＣＤコントローラ
３０２  ＲＯＭ
３０３  ＲＡＭ
３０４  ドライバ
３０５  ＶＲＡＭ
３０６  ＣＦＬ_ＩＮＶ
３０７  ＬＥＤ
３０８  キーＳＷ
３０９  ロジック電圧検出回路
３１０  レギュレータ
８０１  制御信号生成回路
８０２  計数設定部
１６０１  信号セレクタ
【図１】
2009086638.tif 000003
【図２】
2009086638.tif 000004
【図３】
2009086638.tif 000005
【図４】
2009086638.tif 000006
【図５】
2009086638.tif 000007
【図６】
2009086638.tif 000008
【図７】
2009086638.tif 000009
【図８】
2009086638.tif 000010
【図９】
2009086638.tif 000011
【図１０】
2009086638.tif 000012
【図１１】
2009086638.tif 000013
【図１２】
2009086638.tif 000014
【図１３】
2009086638.tif 000015
【図１４】
2009086638.tif 000016
【図１５】
2009086638.tif 000017
【図１６】
2009086638.tif 000018
【図１７】
2009086638.tif 000019