(57)【要約】【課題】  磁気ヘッド等電子デバイスの製造工程において、被加工物表面が授受する電荷量を高感度、高分解能で評価する帯電量評価素子を提供する。【解決手段】  本発明は、導電性薄膜成膜装置内における被加工物表面の帯電量を定量的に評価する帯電量評価素子であって、少なくとも表面が絶縁性の基体に設けられたと対向電極と当該電極間を接続する配線部とから構成され、対向電極上に開口部を有する絶縁性保護膜を形成したことを特徴とする帯電量評価素子に関する。【選択図】図１
2009162490.tif 000002
【特許請求の範囲】
【請求項１】
導電性薄膜成膜装置内における被加工物表面の帯電量を定量的に評価する帯電量評価素子であって、
前記帯電量評価素子は、少なくとも表面が絶縁性の基体に設けられた対向電極と当該電極間を接続する配線部とから構成され、
前記対向電極上に開口部を有する絶縁性保護膜を形成したことを特徴とする帯電量評価素子。
【請求項２】
導電性薄膜成膜装置内における被加工物表面の帯電量を定量的に評価する帯電量評価素子であって、
前記帯電量評価素子は、少なくとも表面が絶縁性の基体に設けられた対向電極と当該電極間を接続する配線部とから構成され、
前記配線部上に第１の絶縁性保護膜を形成し、かつ前記対向電極上および前記第１の絶縁性保護膜上に開口部を有する第２の絶縁性保護膜を形成させたことを特徴とする帯電量評価素子。
【請求項３】
前記絶縁性保護膜と前記配線部との間に空隙を設けたことを特徴とする請求項１に記載の帯電量評価素子。
【請求項４】
前記絶縁性保護膜上もしくは前記第２の絶縁性保護膜上に帯電防止用の導電性膜が設けられたことを特徴とする請求項１乃至３のいずれかに記載の帯電量評価素子。
【請求項５】
前記絶縁性保護膜もしくは前記第２の絶縁性保護膜は、２層以上の異なる部材で構成され、上層が下層を覆うようにひさし状に形成させたことを特徴とする請求項１乃至４のいずれかに記載の帯電量評価素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスの製造工程、とくに、磁気ヘッド等の製造工程において、被加工物表面が授受する電荷量を高感度、高分解能で評価する帯電量評価素子に関する。
【背景技術】
【０００２】
高密度化が進む磁気ヘッドの製造工程では、静電気や電気的ストレスによって磁気ヘッドそのものが損傷を受け、このことが磁気ヘッドの小型化に伴って歩留り低下の主要因の一つとなっている。これを防止するために、組み立て工程では帯電防止措置として帯電プレートモニターや表面電位計による評価が行われ、また、プローブを用いた導電性薄膜生膜装置内の帯電量評価も行われている（例えば、特許文献１、２参照）。
【０００３】
特許文献１では、図１１に示すように、磁気ヘッド製造装置を対象に、表面が絶縁性の基体１０３上に形成された対向電極１０４間にヒューズ１０５を配置した素子構造で、ヒューズ１０５の溶断により、製造装置内のウエハなどの被加工物の帯電量を定量的に評価する素子が開示されている。
【０００４】
また、特許文献２では、ヒューズを空中配線とした素子構造で、ヒューズにおいて発生したジュール熱を効率的にヒューズ溶断に使用することで検出電流感度を向上させた素子が開示されている。
【特許文献１】特開２００７−１１４１２７号公報
【特許文献２】特開２００７−２３２６１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１、または特許文献２における帯電量評価素子は、原理上、対向電極が表面に露出した構造となっている。図１２に示すように、これら従来の帯電量評価素子１００を導電体成膜装置に投入すると、成膜された導電膜１１０により対向電極間が導通し、ヒューズ以外の導通経路が形成された状態となる。したがって、成膜される導電膜の膜厚に依存してヒューズを溶断するのに必要な電荷量が増加し、定量的な帯電量評価が不可能となる。また、ヒューズ上に構造物を形成する場合に、ヒューズおよびそれに接する構造物の熱容量を考慮する必要がある。この熱容量が増大するとヒューズを溶断するのに必要な電荷量が増加するため、帯電量評価素子の感度が低下するという問題を抱える。
【０００６】
そこで、上記説明してきた問題点を解決するため、本発明では、ヒューズ電極間に逆テーパーの保護膜を形成することにより，導電体成膜時のショートを防いで帯電量の評価を可能とする帯電量評価素子を提供する。
【課題を解決するための手段】
【０００７】
第一の発明は、導電性薄膜成膜装置内における被加工物表面の帯電量を定量的に評価する帯電量評価素子であって、前記帯電量評価素子は、少なくとも表面が絶縁性の基体に設けられた対向電極と当該電極間を接続する配線部とから構成され、前記対向電極上に開口部を有する絶縁性保護膜を形成したことを特徴とする帯電量評価素子に関する。
【０００８】
すなわち、第一の発明によれば、表面が絶縁性の基体と、対向電極と、電極を接続する配線部とで構成された帯電量評価素子において、対向電極の上に開口部を有する絶縁性保護膜が形成された素子構成とすることによって、当該素子を導電体成膜装置に投入した場合に、導電膜は絶縁性保護膜の開口部の端部によって分断されるため、対向電極が電気的に導通することが避けられ、導電体成膜装置内の被加工物表面に帯電される電荷量の評価が可能となる。
【０００９】
第二の発明は、導電性薄膜成膜装置内における被加工物表面の帯電量を定量的に評価する帯電量評価素子であって、前記帯電量評価素子は、少なくとも表面が絶縁性の基体に設けられた対向電極と当該電極間を接続する配線部とから構成され、前記配線部上に第１の絶縁性保護膜を形成し、かつ前記対向電極上および前記第１の絶縁性保護膜上に開口部を有する第２の絶縁性保護膜とを形成させたことを特徴とする帯電量評価素子に関する。
【００１０】
すなわち、第二の発明によれば、表面が絶縁性の基体と、対向電極と、電極を接続する配線部とで構成された帯電量評価素子において、配線部を保護するための第１の絶縁性保護膜と、対向電極と絶縁性保護膜との上に開口部を有する第２の絶縁性保護膜が形成された素子構成とすることによって、導電体成膜装置の帯電量評価が可能となるとともに、配線部に接している構造物の熱容量を小さくできるため、帯電量評価素子の感度を向上できる。
【００１１】
第三の発明は、前記絶縁性保護膜と前記配線部との間に空隙を設けたことを特徴とする上記第一の発明に記載の帯電量評価素子に関する。
【００１２】
すなわち、第三の発明によれば、配線部と絶縁性保護膜の間に空隙を有する構造とすることによって、導電体成膜装置の帯電量評価が可能となるとともに、配線部に接している構造物の熱容量を小さくできるため、帯電量評価素子の感度を向上できる。
【００１３】
第四の発明は、前記絶縁性保護膜上もしくは前記第２の絶縁性保護膜上に帯電防止用の導電性膜が設けられたことを特徴とする上記第一乃至第三の発明のいずれかに記載の帯電量評価素子に関する。
【００１４】
すなわち、第四の発明によれば、帯電量評価素子の絶縁性保護膜の上に帯電防止用導電膜が形成された構成とすることによって、導電体成膜装置の帯電量が評価可能となり、また、帯電量評価素子の表面に絶縁物を露出させないことにより、当該素子が要因で引き起こされる異常放電を防止することができる。
【００１５】
第五の発明は、前記絶縁性保護膜もしくは前記第２の絶縁性保護膜は、２層以上の異なる部材で構成され、上層が下層を覆うようひさし状に形成させたことを特徴とする上記第一乃至第四の発明のいずれかに記載の帯電量評価素子に関する。
【００１６】
すなわち、第五の発明によれば、絶縁性保護膜もしくは第２の絶縁性保護膜を、２層以上の異なる部材により下層を覆うようひさし状の構成とすることによって、絶縁性保護膜の端部で成膜された導電膜を確実に分断することができる。
【発明の効果】
【００１７】
以上、本発明の帯電量評価素子によれば、磁気ディスクヘッドや半導体素子等の電子デバイスの製造装置内で被加工物であるウエハの授受する電荷を定量的に評価することが可能となり、また、ウエハに対する静電気や電気的ストレス、プラズマの不安定性に起因する素子の損傷を評価し、電子デバイスを高歩留りで生産するための指針を得ることが可能となる。さらに、プロセス条件を短期間でフィードバックできることから、開発工数の削減が可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、図面にもとづいて本発明の実施形態を説明する。
【実施例１】
【００１９】
図１は、本発明の実施の形態になる帯電量評価素子の基本構成（実施例１）を示す。実施例１の帯電量評価素子は、少なくとも表面が絶縁性の基体３（導電性基板１と絶縁膜２からなる）と、一対の対向電極４と、ヒューズ（配線部）５とから構成され、対向電極４の上に開口部を有する絶縁性保護膜７が形成されている。当該素子を導電体成膜装置に投入すると、作製される導電膜は絶縁性保護膜７の開口部の端部によって分断されるため、対向電極４が電気的に導通することが避けられる。したがって、導電体成膜装置内の被加工物表面に帯電される電荷量の評価が可能となる。
【００２０】
なお、上記帯電量評価素子において、絶縁性保護膜７の開口部の端部で確実に導電膜を分断するためには、絶縁性保護膜７の壁面と基体面とのなす角度θが９０度より小さい、すなわち逆テーパー形状となっていることが好ましい。
【００２１】
図２は、本発明の実施例１の帯電量評価素子の製造手順を示す。従来の帯電量評価素子１００を、ＳｉＯ２膜（絶縁膜２）付きＳｉ基板（導電性基板１）上に対向電極４の材料をＡｕ／Ｔｉ、ヒューズ５の材料をＡｌとして蒸着などの成膜装置、およびリソグラフィにより形成する。一例をあげると、対向電極４の大きさは、一方が２００μｍ×２００μｍ、他方が２００μｍ×５００μｍ、その電極間隔は５０μｍである。また、対向電極４の膜厚は、Ａｕ３０００Å／Ｔｉ５０Åである。さらに、ヒューズ５は、細線部が長さ２０μｍ、幅１μｍ、膜厚２００Åとなっている。
【００２２】
この従来の帯電量評価素子１００上に、半導体プロセスにおけるリフトオフ工程で一般に用いられる逆テーパー形状が形成できるポジ型の逆テーパーレジスト７１を、例えば、膜厚７０００Å塗布する（手順１）。つぎに、９０℃のホットプレートで９０秒プリベークを行った後、対向電極４上のみ開口を有するマスク７２を用いて露光し（手順２）、１１０℃のホットプレートで６０秒ポストベークを行い、最後に、現像液を用いて現像することによって、壁面と基体面とのなす角度、すなわち、逆テーパーの角度θが約７５度となる絶縁性保護膜７が形成された帯電量評価素子が完成する（手順３）。
【００２３】
つぎに、この帯電量評価素子の動作を説明する。
【００２４】
帯電量評価素子を導電体成膜装置に搬入し成膜処理を行うと、絶縁性保護膜７の開口部の端部で導電膜が分断されるため、対向電極４間の電気的経路はヒューズ５のみに保たれる。プロセス中に発生した電荷は、基板導通穴６を持たない方の電極に飛来すると、ヒューズ５および電極４、基板導通穴６を介して導電性基板１へ流れる。電荷が、ヒューズ５の寸法や抵抗率、比熱などにより決定される閾値より大きくなると、ヒューズ５が溶断する。
【００２５】
そして、導電体成膜装置から搬出した後に、光学顕微鏡などでヒューズ形状を検査するか、もしくはヒューズ抵抗を測定することによって、ヒューズ５が溶断しているか否かを判定できる。このように、本発明の実施例１の帯電量評価素子によって、導電体成膜装置内の被加工物の表面の帯電量が評価が可能となる。
【００２６】
なお、絶縁性保護膜７の膜厚や逆テーパーの角度θは、導電体成膜装置や成膜する膜厚に応じて最適になるように調整される。
【実施例２】
【００２７】
図３は、本発明の実施の形態になる帯電量評価素子の基本構成（実施例２）を示す。実施例２の帯電量評価素子は、少なくとも表面が絶縁性の基体３（導電性基板１と絶縁膜２からなる）と、一対の対向電極４と、ヒューズ５とから構成され、ヒューズ５を保護するためのヒューズ保護膜（第１の絶縁性保護膜）８と、対向電極４と第１の絶縁性保護膜８との上に開口部を有する絶縁性保護膜（第２の絶縁性保護膜）７が形成されている。この構造により、導電体成膜装置の帯電量評価が可能となるだけでなく、実施例１の構造と比較してヒューズ５に接している構造物の熱容量が小さくなるため、帯電量評価素子の感度を向上させることができる。
【００２８】
まず、この帯電量評価素子の製造手順について説明する。
【００２９】
図４は、本発明の実施例２の帯電量評価素子の製造手順を示す。図４（ａ）は、帯電量評価素子の製造手順を断面図で示し、図４（ｂ）は、各製造手順における帯電量評価素子の平面図を示している。なお、図４（ａ）の手順１および手順３の断面図は、図４（ｂ）における平面図のＡ−Ａ’およびＢ−Ｂ’に対応した断面図となっている。
【００３０】
従来の帯電量評価素子１００を、ＳｉＯ２膜（絶縁膜２）付きＳｉ基板（導電性基板１）上に対向電極４の材料をＡｕ／Ｔｉ、ヒューズ５の材料をＡｌとして蒸着などの成膜装置、およびリソグラフィにより形成する。各寸法については、実施例１と同様である。
【００３１】
この従来の帯電量評価素子１００上に、例えば、膜厚１０００ÅのＳｉＯ２を成膜した後、ヒューズ５上にレジストをパターニングし、フッ酸系エッチャントによりウェットエッチングして、ヒューズ保護の役割を担うヒューズ保護膜（第１の絶縁性保護膜）８を形成する（手順１）。つぎに、実施例１と同様の逆テーパーレジスト７１を、例えば、７０００Å塗布する（手順２）。そして、プリベーク、露光、露光後ベークを行う（図示省略）。露光の際のマスクは、対向電極４上およびヒューズ保護膜８上に開口を有するものを使用する。最後に、現像を行い、逆テーパー形状となる絶縁性保護膜７が形成された帯電量評価素子が完成する。
【００３２】
つぎに、この帯電量評価素子の動作を説明する。
【００３３】
上記帯電量評価素子を導電体成膜装置に搬入し、成膜処理を行うと、絶縁性保護膜７の開口部の端部で導電膜が分断されるため、実施例１と同様に、導電体成膜装置内の被加工物の表面の帯電量が評価でき、また、ヒューズ５と接する構造物が、対向電極４と絶縁膜２とヒューズ保護膜８と成膜された導電膜であるため、従来構造の帯電量評価素子と比較して感度をほとんど低下させることなく帯電量の評価が可能となる。
【００３４】
なお、絶縁性保護膜７の膜厚や逆テーパー角度の調整については、実施例１と同様である。
【実施例３】
【００３５】
図５は、本発明の実施の形態になる絶縁保護層／配線部間に空隙が設けられた帯電量評価素子の構成（実施例３）を示す。
【００３６】
実施例２の帯電量評価素子は、少なくとも表面が絶縁性の基体３（導電性基板１と絶縁膜２からなる）と、一対の対向電極４と、ヒューズ５とから構成され、さらに、ヒューズ５と絶縁性保護膜７との間に空隙９を有する構造となっている。この構造により、導電体成膜装置の帯電量評価が可能となるだけでなく、ヒューズ５に接している構造物の熱容量を小さくできるため、帯電量評価素子の感度を向上できる。
【００３７】
まず、この帯電量評価素子の製造手順について説明する。
【００３８】
図６は、本発明の実施例３の帯電量評価素子の製造手順を示す。図６（ａ）は、帯電量評価素子の製造手順を断面図で示し、図６（ｂ）は、各製造手順における帯電量評価素子の平面図を示している。なお、図６（ａ）の手順２および手順４の断面図は、図６（ｂ）における平面図のＡ−Ａ’およびＢ−Ｂ’に対応した断面図となっている。
【００３９】
従来の帯電量評価素子１００を、ＳｉＯ２膜（絶縁膜２）付きＳｉ基板（導電性基板１）上に対向電極４の材料をＡｕ／Ｔｉ、ヒューズ５の材料をＡｌとして蒸着などの成膜装置、およびリソグラフィにより形成する。各寸法については、実施例１と同様である。
【００４０】
その素子上に、例えば、膜厚１０００Åのフォトレジストをパターニングして、ヒューズ保護膜８を形成する（手順１）。つぎに、犠牲層７３を形成する。ここで、犠牲層７３は、空隙９を設けるために一時的に形成しておく層であり、後にエッチングによって除去されるものである。犠牲層７３としてＡｌを蒸着により、例えば膜厚５０００Å成膜し、図に示した形状にリソグラフィによりパターニングする（手順２）。そして、実施例１と同様に逆テーパーレジストを膜厚７０００Å塗布し、対向電極４上および犠牲層７３の対向電極外の領域上に開口を有するマスクで露光し、現像することで絶縁性保護膜７を形成する（手順３）。最後に、犠牲層７３をアルカリ系エッチャントによりウェットエッチングすることにより、ヒューズ保護膜８と絶縁性保護膜７との間に空隙９が設けられた絶縁性保護膜７を有する帯電量評価素子が完成する（手順４）。
【００４１】
つぎに、この帯電量評価素子の動作を説明する。
【００４２】
導電性膜成膜装置内の被加工物表面の帯電量を評価できるのは実施例１と同様である。また、ヒューズ５に接する構造物が，対向電極４と絶縁膜２とヒューズ保護膜８のみであるため、従来構造の帯電量評価素子と比較して感度をほとんど低下させることなく帯電量の評価が可能となる。さらに、成膜中にもヒューズ５に接する構造物に変化がないため、成膜中の帯電量評価の感度変化を防止できる。
【００４３】
絶縁性保護膜の膜厚や逆テーパー角度の調整については、実施例１と同様である。また、ここではヒューズ材料、犠牲層材料は、ともにＡｌとしているため、ヒューズ保護膜８が必要であるが、材料やエッチャントを選べばヒューズ保護膜８を必要とせず、ヒューズ５に接している構造物が対向電極４と絶縁膜２のみとすることができ、帯電量評価素子のさらなる高感度化が実現される。
【００４４】
なお、対向電極４の上下に位置する犠牲層７３の大きさは、例えば、２００μｍ×３００μｍとなっている。
【実施例４】
【００４５】
図７は、本発明の実施の形態になる絶縁保護層上に帯電防止用導電膜が施された帯電量評価素子の構成（実施例４）を示す。本例では、図１に示した帯電量評価素子の絶縁性保護膜７の上に帯電防止用導電膜１０が形成されている。この構造により、導電体成膜装置の帯電量が評価可能となるだけでなく、被加工物表面の絶縁物がチャージアップすることが原因で異常放電が生じることが知られるスパッタ装置などの成膜装置において、帯電量評価素子の表面に絶縁物を露出させないことにより、この素子が要因となる異常放電を防止することができる。
【００４６】
まず、この帯電量評価素子の製造手順を説明する。
【００４７】
図８は、本発明の実施例４の帯電量評価素子の製造手順を示す。実施例１に記載した手順により絶縁性保護膜７を有する帯電量評価素子を形成する。この素子の上に、Ａｕ３００Å／Ｔｉ５０Åを蒸着などで成膜し、帯電防止用導電膜１０を形成する。これにより、表面のみ導電性である絶縁性保護膜７を有する帯電量評価素子が完成する。
【００４８】
次に、この帯電量評価素子の動作を説明する。
【００４９】
導電膜成膜装置内の被加工物表面の帯電量を評価できるのは実施例１と同様である。さらに、この素子の表面には絶縁物が露出していない構造となっているため、帯電量評価素子自体が異常放電の要因となることを避けられる。その理由は、実施例１の帯電量評価素子をスパッタ装置に投入すると、素子表面に位置する絶縁性保護膜７がチャージアップし、異常放電を引き起こしてしまう恐れがあるのに対し、この素子では、表面の帯電防止用導電膜１０に電荷が流れ、広い範囲に電荷が平均化され局所的にチャージアップすることがなくなるためである。
【００５０】
なお、ここでは、実施例１の構造に帯電防止用導電膜１０を形成した帯電量評価素子について述べてきたが、実施例２または３の構造に帯電防止用導電膜１０を形成したものとしてもよい。
【実施例５】
【００５１】
図９は、本発明の実施の形態になる絶縁保護膜が２層に形成された帯電量評価素子の構成（実施例５）を示す。図に示すように、帯電量評価素子の絶縁性保護膜が、下地層７ａと上地層７ｂの２層絶縁性保護膜７ｃとなっている。スパッタ装置やＣＶＤ装置などの成膜装置は、ウエハ面と垂直な壁面にも成膜されるが、下地層７ａより上地層７ｂの方を大きくして、ひさし状の構造とすることによって、確実に成膜された導電膜を分断することができ、導電体成膜装置の帯電量が評価可能となる。
【００５２】
まず、この帯電量評価素子の製造手順を説明する。
【００５３】
図１０は、本発明の実施例５の帯電量評価素子の製造手順を示す。従来の帯電量評価素子１００を、ＳｉＯ２膜（絶縁膜２）付きＳｉ基板（導電性基板１）上に対向電極４の材料をＡｕ／Ｔｉ、ヒューズ５の材料をＡｌとして蒸着などの成膜装置、およびリソグラフィにより形成する。各寸法については、実施例１と同様である。その素子上に、例えば、下地用レジスト７４を４０００Å塗布し（手順１）、１５０℃で５分プリベーク後、上地層用レジスト７５を７０００Å塗布し（手順２）、１１０℃で９０秒プリベークする。そして、対向電極４上に開口を有するマスクを用いて露光し、現像液により現像する。下地層用レジスト７４も現像液により溶解するため、パターニングされた上地層用レジスト７５がマスクとなり、下地層用レジスト７４もパターニングされる。上地層用レジスト７５と下地層用レジスト７４の大きさの差、すなわちひさしの幅は、下地層レジスト７４のベーク温度と現像時間により調節可能である。例えば、現像時間を９５秒とすると、上地層用レジスト７５のひさしの幅は０．５μｍ程度となる。このように、２層レジストによる下地層７ａおよび上地層７ｂからなる２層絶縁性保護膜７ｃが形成された帯電量評価素子が完成する（手順３）。
【００５４】
次に、この帯電量評価素子の動作を説明する。
【００５５】
導電膜成膜装置内の被加工物表面の帯電量を評価できるのは実施例１と同様である。さらに、絶縁性保護膜の開口部の端部で成膜される導電膜を分断するには、本例のようなひさし状の構造の方が逆テーパー状の構造より有利である。
【００５６】
なお、ここでは、２層により絶縁性保護膜を形成した帯電量評価素子について述べてきたが、２層以上としてもよく、また、実施例２乃至４の構造の絶縁性保護膜を２層以上の絶縁材料で形成してもよい。
【００５７】
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成、製造方法、条件等に限られるものではなく、各種の変更が可能である。例えば、絶縁性保護膜および第２の絶縁性保護膜の材料としてＳｉＯ２などの酸化物により形成する方法がある。この場合、絶縁性保護膜の開口部の端部を逆テーパー状に形成するためには、ウエハを傾斜してイオンミリングを施せばよい。なお、酸化物の成膜装置やイオンミリング装置は、処理中にヒューズへの影響がないものを使用する必要がある。
【００５８】
また、実施例４において絶縁性保護膜の材料をＳｉＯ２などの酸化物により形成する場合、絶縁性保護膜を成膜した後に帯電防止用導電膜を成膜し、その上にレジストをパターニングし、最後に絶縁性保護膜と帯電防止用導電膜を同時に傾斜イオンミリングで形成するのでもよい。
【００５９】
以上、本発明の活用例としては、磁気ヘッドの製造工程における帯電量評価が典型的なものであるが、磁気ヘッドの製造工程に限られるものではなく、半導体、強誘電体デバイス、或いは、超伝導デバイスの製造工程における帯電量の評価にも適用されるものである。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施の形態になる帯電量評価素子の基本構成（実施例１）を示す図である。
【図２】本発明の実施例１の帯電量評価素子の製造手順を示す図である。
【図３】本発明の実施の形態になる帯電量評価素子の基本構成（実施例２）を示す図である。
【図４】本発明の実施例２の帯電量評価素子の製造手順を示す図である。
【図５】本発明の実施の形態になる絶縁保護層／配線部間に空隙が設けられた帯電量評価素子の構成（実施例３）を示す図である。
【図６】本発明の実施例３の帯電量評価素子の製造手順を示す図である。
【図７】本発明の実施の形態になる絶縁保護層上に帯電防止用導電膜が施された帯電量評価素子の構成（実施例４）を示す図である。
【図８】本発明の実施例４の帯電量評価素子の製造手順を示す図である。
【図９】本発明の実施の形態になる絶縁保護膜が２層に形成された帯電量評価素子の構成（実施例５）を示す図である。
【図１０】本発明の実施例５の帯電量評価素子の製造手順を示す図である。
【図１１】従来の帯電量評価素子の構成を示す図である。
【図１２】従来の帯電量評価素子において導電体を成膜した場合の模式図である。
【符号の説明】
【００６１】
１  導電性基板
２  絶縁膜
３  表面が絶縁性の基体
４  対向電極
５  ヒューズ
６  基板導通穴
７  絶縁性保護膜
７ａ  絶縁性保護膜下地層
７ｂ  絶縁性保護膜上地層
７ｃ  ２層絶縁性保護膜
８  ヒューズ保護膜
９  空隙
１０  帯電防止用導電膜
７１  逆テーパーレジスト
７２  マスク
７３  犠牲層
７４  下地層用レジスト
７５  上地層用レジスト
【図１】
2009162490.tif 000003
【図２】
2009162490.tif 000004
【図３】
2009162490.tif 000005
【図４】
2009162490.tif 000006
【図５】
2009162490.tif 000007
【図６】
2009162490.tif 000008
【図７】
2009162490.tif 000009
【図８】
2009162490.tif 000010
【図９】
2009162490.tif 000011
【図１０】
2009162490.tif 000012
【図１１】
2009162490.tif 000013
【図１２】
2009162490.tif 000014