(57)【要約】【課題】  Ｘ線撮像表示装置等に用いられるフォトセンサーの製造において、フォトダイオードの不良チェックを行う必要があるため、フォトセンサー用アレイ基板に対して、暗状態と光照射状態の２つの状況下でテストを実施する必要がある。ガード抵抗として逆スタガ型のＴＦＴを用いる場合、光照射状況下ではバックチャネル側に光が照射されるのでＴＦＴのＯＮ抵抗が減少する。サイズの小型化で改善されうるが、静電気対策のために最低限必要なサイズ以下にはできない。【解決手段】  ガード抵抗４００はＴＦＴ２０１、２０２で形成されて、かつ、バックチャネル上部に形成された遮光膜２１ａにより遮光されていることを特徴とする。【選択図】        図４
2009170768.tif 000002
【特許請求の範囲】
【請求項１】
複数本のデータ線と、
前記データ線と直交するように形成された複数本のアドレス線と、
前記データ線と前記アドレス線との交差部に形成されたスイッチング素子と、
前記スイッチング素子と接続されるフォトダイオードと、
前記データ線及び前記アドレス線に、薄膜トランジスタからなるガード抵抗を介して接続された短絡用外周配線と
を備えたフォトセンサーアレイ基板であって、
前記薄膜トランジスタの上部に遮光膜を有することを特徴とするフォトセンサーアレイ基板。
【請求項２】
前記ガード抵抗は、２つの薄膜トランジスタを並列接続して形成されることを特徴とする請求項１記載のフォトセンサーアレイ基板。
【請求項３】
前記遮光膜が、前記短絡用外周配線に接続されていることを特徴とする請求項１または２に記載のフォトセンサーアレイ基板。
【請求項４】
請求項１ないし３のいずれかに記載のフォトセンサーアレイ基板と、
前記スイッチング素子よりも上層に形成されてＸ線を光に変換するシンチレーターと、
少なくとも低ノイズアンプとＡ／Ｄコンバーターを有するデジタルボードと、
前記スイッチング素子を駆動するドライバーボードと、
電荷を読み出す読み出しボードと
を備えることを特徴とするフォトセンサー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可視光を電荷へ変換するフォトダイオードとスイッチング素子に用いる薄膜トランジスタ（以後、ＴＦＴと呼ぶ）をマトリクス状に配置したアクティブマトリクス型のＴＦＴアレイ基板を備えたフラットパネルであるフォトセンサーに用いられるフォトセンサーアレイ基板（以後、ＦＰＤアレイ基板とも呼ぶ）に関するものである。
【背景技術】
【０００２】
可視光を光電変換するフォトダイオードとＴＦＴとを配置したＴＦＴアレイ基板を備えたフラットパネルであるフォトセンサーは、密着イメージセンサーやＸ線撮像表示装置などに適用され広く用いられている。特に、ＴＦＴアレイ基板上にＸ線を可視光に変換するシンチレーターを設けることにより構成されるフラットパネルＸ線撮像表示装置（以後、ＦＰＤと呼ぶ）は医療産業等への適用が有望な装置である。
【０００３】
Ｘ線画像診断の分野では精密画像（静止画）とリアルタイム画像観察（動画）が使い分けられている。静止画の撮影には主にＸ線フィルムが今尚使用されている。一方、動画の撮影には光電子増倍管とＣＣＤを組み合わせた撮像管（イメージインテンシファイア）が使用されている。X線フィルムは空間分解能が高い反面、感度が低く静止画しか撮影できない、撮影後に現像処理を必要とし、即時性に欠けるといった欠点がある。一方、撮像管は感度が高く動画の撮影が可能である反面、空間分解能が低い、真空デバイスであるため大型化に限界があるといった欠点がある。
【０００４】
ＦＰＤにはＣｓＩなどのシンチレーターによってＸ線を光に変換後、フォトダイオードにより電荷へ変換する間接変換方式と、Ｓｅを代表とするＸ線検出素子によりＸ線を直接電荷へ変換する直接変換方式がある。間接変換方式の方が量子効率が高く、シグナル／ノイズ比に優れ、少ない被爆線量で透視、撮影が可能である。間接変換方式のＦＰＤのアレイ基板に関する構造や製造方法については従来から開示がなされている。（例えば、特許文献１〜３参照）
【０００５】
ＦＰＤの製造工程は、液晶表示装置等で使用されている薄膜トランジスタの作製工程に、フォトダイオード作製工程が加えられたものであり、一般に工程が長く複雑である。したがって、薄膜トランジスタと比較して歩留まりは低下する。ＦＰＤの製造コストを下げるためには、工程の途中で生じた不良品を次工程に流さないことが極めて重要であり、そのために検査工程を設けることが一般的である。
【０００６】
検査工程においては、その検査内容に応じた検査装置が用いられるが、例えば液晶表示装置においては、アレイ基板の状態で画素電位を検出するアレイ基板テスターが使用されている。（例えば、特許文献４参照）ＦＰＤにおいても基本的にはアレイ基板テスターを用いて欠陥検査を行うことが可能である。
【０００７】
画素電位を検出するアレイ基板テスターを用いる場合、微弱な信号を検出することが求められるため、テスターの検出回路の入力インピーダンスを高くする必要がある。一方で、アレイ基板においては、製造工程内で発生する静電気による不良を低減するために、各信号線や制御線を短絡用外周配線に接続させることがある。このような形態のアレイ基板において上述のようなテスターを用いる場合、各配線と短絡用外周配線との間にガード抵抗等の高抵抗素子を介在させる必要がある。
【０００８】
通常、高抵抗素子の設置面積を低減するために、特許文献４の図３に示されるようにガード抵抗としてＴＦＴを用いる場合が多い。なお、静電気対策効果を高めるという観点からは、ガード抵抗値は可能な限り低くすることが望ましい。
【０００９】
ＦＰＤのアレイ基板も液晶表示装置と同様に、各配線と短絡用外周配線の間にガード抵抗素子を形成することで、アレイ基板のテストが可能となる。そのため、引き続き行われる信号読み出し用ＩＣの実装の前に不良品を検出できるため、ＦＰＤの製造コストの低減に寄与している。
【００１０】
【特許文献１】特開２００４−６３６６０号公報（図９）
【特許文献２】特開２００４−４８０００号公報（図４）
【特許文献３】特開２００３−１５８２５３号公報（図１）
【特許文献４】特開平５−２７２６３号公報（図９）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
液晶表示装置におけるアレイ基板のテスト環境は、光を照射しない暗状態のみでよいが、ＦＰＤにおいては、フォトダイオードの不良チェックを行う必要があるため、暗状態と光照射状態の２つの状況下でテストを実施する必要がある。
【００１２】
ガード抵抗として逆スタガ型のＴＦＴを用いる場合、光照射状況下ではバックチャネル側に光が照射されることになるためにＴＦＴのＯＮ抵抗が減少する。仮に、静電気対策の効果を十分に得るためにガード抵抗値を可能な限り小さく設計している場合には、光照射によりガード抵抗のＯＮ抵抗が減少するために、正常なアレイテストを行うことができなくなる問題が生じる。一方、光照射状況下でもアレイテストが可能なようにガード抵抗値を十分大きく設計した場合には、静電気対策の効果が十分得られなくなるという問題が生じる。
【課題を解決するための手段】
【００１３】
この発明にかかるフォトセンサーアレイ基板のガード抵抗はＴＦＴで形成され、かつ、バックチャネル上部に形成された遮光膜により遮光されていることを特徴とするものである。
【発明の効果】
【００１４】
暗状態、光照射状態などのテスト環境の変化によるガード抵抗値の変動を最小限に抑制することが可能であるため、いずれの状況下においても静電気対策の効果を十分に得られ、かつ、アレイテストを可能とするフォトセンサーアレイ基板を得ることができる。
【発明を実施するための最良の形態】
【００１５】
実施の形態１．
以下、本発明の実施の形態を示す図面に基づき具体的に説明する。図１は、本実施の形態にかかるＦＰＤアレイ基板の概略構成図である。図２は、アレイ基板の画素回路を示す平面図であり、図３は図２においてＡ−Ａで示された箇所における断面図である。
【００１６】
図１に示すように、ＦＰＤアレイ基板１０１上には各画素を選択する複数本のアドレス線２と画素からの信号を読み出す複数本のデータ線１４とが設けられている。アドレス線２とデータ線１４とは互いに交差し、その交差部付近にＴＦＴ２００が形成されている。また、アレイ基板の周辺には、アルミを主成分とする金属を含む短絡用外周配線２２が設けられており、各アドレス線２及び各データ線１４は、検査用端子３００、実装用端子３０１、ガード抵抗素子４０を介して、短絡用外周配線２２に接続されている。切断ライン１０２は、例えば後述する各種ボードと接続することによりＸ線撮像装置を製造する際に、実装用端子３０１よりも外側を切り落とす位置を示したものである。ここで、検査用端子３００と実装用端子３０１とは共用することも可能であり、その場合には検査用端子３００または実装用端子３０１のいずれか片方を配置すればよい。
【００１７】
各画素は、図２に示すように、アドレス線２をゲート電極とするＴＦＴ２００と、ＴＦＴのドレイン電極７に電気的に接続されたフォトダイオード１００、フォトダイオード１００をバイアスするバイアス線１５、ＴＦＴのソース電極６を介してドレイン電極７に接続されたフォトダイオード１００からの電気的信号を読み出すデータ線１４とで構成されている。
【００１８】
次に、図３を参照して、本発明にかかるＦＰＤアレイ基板の構造を説明する。絶縁性基板であるガラス基板１上に、アルミを主成分とする金属を含むゲート電極２が形成されている。アルミを主成分とする金属としてはＡｌＮｉＮｄ、ＡｌＮｉＳｉ、ＡｌＮｉＭｇ等のＮｉを含むＡｌ合金、すなわちＡｌ−Ｎｉ合金を用いたが他のアルミ合金でもよい。また、Ａｌ以外にも低抵抗金属材料としては、Ｃｕを用いてもよい。
【００１９】
ゲート電極２を覆うように形成されるゲート絶縁膜３上に、ゲート電極２と対向するように半導体層４が形成されている。この半導体層４上に形成されるｎ＋ａ−Ｓｉ：Ｈのオーミックコンタクト層５を介して半導体層４と接続するソース電極６とドレイン電極７とが形成されている。なお、ゲート電極２の直上部においてソース電極６やドレイン電極７に被覆されていない領域のオーミックコンタクト層５は除去されており、半導体層４のみが残存しているが、ここをバックチャネルとも言う。さらに、これらを覆うようにして第一のパッシベーション膜８が形成されている。
【００２０】
第一のパッシベーション膜８に開口したコンタクトホールＣＨ１を介してドレイン電極７と接続するように、Ｐドープしたアモルファスシリコン膜９とその上層のイントリンシックのアモルファスシリコン膜１０とＢドープしたアモルファスシリコン膜１１との３層積層構造からなるフォトダイオード１００が形成されており、さらにその上層にはＩＺＯ、ＩＴＺＯ、ＩＴＳＯ等からなる透明電極１２が形成されている。
【００２１】
なお、本発明の実施の形態においては、コンタクトホールＣＨ１がフォトダイオード１００のエッジを内包するような形状に開口されていることを特徴としている。言い換えれば、コンタクトホールＣＨ１の開口エッヂの内部にフォトダイオード１００が形成されていることになり、フォトダイオード１００はコンタクトホールＣＨ１の開口エッヂをまたがないようにして配置されている。さらに、フォトダイオード１００はドレイン電極７のパターン内にも内包されている。したがって、フォトダイオード１００を構成するアモルファスシリコン積層膜には、コンタクトホールＣＨ１の開口エッヂ部やドレイン電極７における段差を乗り越える領域が無いため、リーク電流の少ない良好なフォトダイオードを形成することができる。なお、ここで開口エッヂとは図２でほぼ四角形で表示されているコンタクトホールＣＨ１の開口周囲における線状の領域であり、コンタクトホールＣＨ１がテーパー形状をなしている場合は特にそのボトム部を指す。
【００２２】
これらを覆うように形成される第二のパッシベーション膜１３はコンタクトホールＣＨ２、ＣＨ３を有し、第二のパッシベーション膜１３上のデータ線１４はコンタクトホールＣＨ２を介してソース電極６と接続され、第二のパッシベーション膜１３上のバイアス線１５はコンタクトホールＣＨ３を介して透明電極１２と接続するように形成されている。さらに、第二のパッシベーション膜１３上には遮光層１６も形成されている。なお、図示しないが、データ線１４は３層積層構造からなるフォトダイオードにおいて変換された電荷を読み出すための配線である。また、バイアス線１５は光が当たらないときにｏｆｆ状態を作るために３層積層構造からなるフォトダイオード１００に逆バイアスをかけるための配線である。
【００２３】
なお、ここでデータ線１４とバイアス線１５は金属膜であるが、少なくともその最上層もしくは最下層にＡｌ−Ｎｉ合金膜を有している積層膜を用いてもよい。Ａｌ−Ｎｉ合金膜の単層でもよい。最上層にＡｌ−Ｎｉ合金膜がある場合、さらに表面を窒化層としてもよい。
【００２４】
そして、これらを覆うようにして第三のパッシベーション膜１７、第四のパッシベーション膜１８が形成されている。ここで、第四のパッシベーション膜１８は表面が平坦な膜であり、例えば有機樹脂などからなる。
【００２５】
次に、図４、図５を参照してガード抵抗４００に関する説明を以下に行う。図４は、切断ライン１０２で切り落とされる箇所、すなわち、アドレス線２の端部に接続されているガード抵抗４００と検査端子３００との平面図であり、図５は、図４においてＡ−Ｂで示された箇所における断面図である。
【００２６】
図４において、ガード抵抗４００は、ＴＦＴ２０１とＴＦＴ２０２とから成り、ＴＦＴ２０１とＴＦＴ２０２のゲート電極はそれぞれ、両方のＴＦＴのソース電極あるいはドレイン電極のどちらか一方と接続されている。すなわち、ガード抵抗４００はダイオード接続された２つのＴＦＴ２０１とＴＦＴ２０２とから成る。パネル外側に位置するＴＦＴ２０１のゲート電極２は、短絡用外周配線２２に接続されている。一方、ＴＦＴ２０２のゲート電極は、検査端子３００に接続されている。また、ＴＦＴ２０１、２０２として図示している部分は厳密には、各々が有する半導体層４に相当する。また、この領域のオーミックコンタクト層５は除去されており、ＴＦＴのバックチャネル部とも言い換えられる。
【００２７】
図４においては、検査端子３００がアドレス線２に接続されている場合を記載しているが、検査端子３００をデータ線１４ｂに接続する場合には、検査端子３００の導電パターン２１をデータ線１４に直接接続すればよい。導電パターン２１ａ、２１ｂ、２１ｃは同じレイヤーに形成されるものであるが、詳細は後に説明する。
【００２８】
図５を用いて、構成について説明する。なお、ガード抵抗４００も検査端子３００も先に記載した画素部の薄膜トランジスタ２００、アドレス線２、データ線１４等を形成する過程で形成されるものであり、対応する要素についてはできるだけ同じ付番を用いて説明を行う。
【００２９】
図５において、ガラス基板１上にゲート電極２と同時に形成されるアドレス線２（ゲート線）が形成されている。その上層には、ゲート絶縁膜３、ガード抵抗となるＴＦＴ２０１とＴＦＴ２０２、第一のパッシベーション膜８と第二のパッシベーション膜１３とが積層されており、さらにその上層には、導電パターン２１ａが形成されている。導電パターン２１ａは、データ線１４と同時に形成された金属膜であるが、別途形成された金属膜であってもよい。ここで、導電パターン２１ａは、ＴＦＴ２０１とＴＦＴ２０２との上部に形成されて、少なくともＴＦＴ２０１とＴＦＴ２０２との両方のバックチャネル部を覆うように形成される必要がある。さらに、光の透過率を抑制するためには、２０ｎｍ以上の膜厚で形成するとよい。また、導電パターン２１ａ以外にもデータ線１４と同時に導電パターン２１ｂ、２１ｃが形成されるが、導電パターン２１ｂ、２１ｃはコンタクトホールを介して下層の導電膜と接続する部位を有するため、以下その点も含めて説明する。
【００３０】
検査端子３００において、導電パターン２１ｂは、第一のパッシベーション膜８と第二のパッシベーション膜１３に開口されたコンタクトホールＣＨ４を介して、アドレス線２の端部と接続されている。ここで、コンタクトホールＣＨ４は、コンタクトホールＣＨ２やコンタクトホールＣＨ３と同時に開口されるが、別途開口してもよい。コンタクトホールＣＨ４の断面形状をテーパー形状とすることにより導電パターン２１ｂの被覆性が向上し、導電パターン２１ｂの断線を防止できるのでよい。
【００３１】
ＴＦＴ２０１とＴＦＴ２０２をダイオード接続させるために、ＴＦＴのゲート電極とドレイン電極（ソース電極）を接続する必要があるが、図４、図５に示すように、コンタクトホールＣＨ４を介した導電パターン２１ｃを用いることにより接続を行っている。
【００３２】
また、導電パターン２１ａ、２１ｂ、２１ｃの上層には第三のパッシベーション膜１７、第四のパッシベーション膜１８が形成されている。導電パターン２１ｂと、第四のパッシベーション膜１８上に形成される端子引出し電極２３とは、第三のパッシベーション膜１７、第四のパッシベーション膜１８に開口されたコンタクトホールＣＨ５を介して接続されている。ここで、端子引出し電極２３はコンタクトホールＣＨ５を完全に覆っているが、少なくとも一部を覆うように形成されてもよい。なお、端子引出し電極２３は透明な導電性酸化物からなるが、下層に高融点金属膜が形成された導電膜を形成した積層により形成すると、導電パターン２１ｂとのコンタクト抵抗を低減できるのでよい。
【００３３】
図１、図２に示すＴＦＴアレイ基板を用いて、公知の方法によりＸ線撮像装置などのようなフォトセンサーを製造することも可能である。図示しないが、図１に示す第四のパッシベーション膜１８の上に例えば、ＣｓＩからなるＸ線を可視光に変換するシンチレーターを蒸着し、低ノイズアンプとＡ／Ｄコンバーターなどを有するデジタルボード、ＴＦＴを駆動するドライバーボード、および電荷を読み出す読み出しボードを接続することにより、Ｘ線撮像装置を作成することができる。
【００３４】
本実施の形態にかかるフォトセンサーに備えられるＴＦＴアレイ基板では、ガード抵抗４００を形成するＴＦＴ２０１とＴＦＴ２０２のバックチャネル上部に金属膜である導電パターン２１ａが形成されており、上部からの光を遮光することが可能であるため、暗状態や光照射状態などのテスト環境の変化によるガード抵抗値の変動が最小限に抑制することが可能である。従って、前記状況下で静電気対策効果を十分に得られつつ、アレイのテストを可能とするＦＰＤアレイ基板を提供することが可能となる。
【００３５】
実施の形態２
以下、本発明の実施の形態２を図６を参照して、説明する。図６は、アドレス線２の端部に接続されているガード抵抗４０１の平面図であり、遮光用導電パターン２１ａがコンタクトホールＣＨ４を介して短絡用外周配線２２に接続されている点が、実施の形態１と異なる。尚、ＦＰＤアレイ基板の断面構造は、実施の形態１と同じであるため、説明を省略する。
【００３６】
図６に示すガード抵抗４０１において、遮光用導電パターン２１ａは、コンタクトホールＣＨ４を介して短絡用外周配線２２に接続されている。アレイテスト時に短絡用外周配線２２の電位を例えばグランドレベルに固定することで、ガード抵抗４０１を形成するＴＦＴ２０３、２０４のバックチャネル側に印加されるバイスが固定されるために、ＴＦＴの動作が安定することになる。従って、実施の形態１と比較してより安定した状況下でアレイのテストが可能となる。
【００３７】
尚、アレイテスト時に遮光用導電パターン２１ａの電位が固定されればよいため、遮光用導電パターン２１ａは電位が固定できる箇所に接続されていればよく、短絡用外周配線２２のみには限らない。また、遮光用導電パターン２１ａは、データ線１４と同時に形成せずに別途形成してもよい。
【００３８】
尚、実施の形態１や実施の形態２で用いたＴＦＴはアモルファスシリコンを用いた逆スタガ型のチャネルエッチタイプを前提として記載したが、ポリシリコンＴＦＴやクリスタルシリコンを用いたＭＯＳを用いても良い。
【図面の簡単な説明】
【００３９】
【図１】ＦＰＤアレイ基板の平面図
【図２】アレイ基板の画素回路を示す平面図
【図３】アレイ基板の画素回路を示す断面図
【図４】実施の形態１に係る端子部の平面図
【図５】実施の形態１に係る端子部の断面図
【図６】実施の形態２に係る端子部の平面図
【符号の説明】
【００４０】
１  ガラス基板
２  ゲート電極
３  ゲート絶縁膜
４  半導体層
５  オーミックコンタクト層
６  ソース電極
７  ドレイン電極
８  第一のパッシベーション膜
９  Ｐドープしたアモルファスシリコン膜
１０  アモルファスシリコン膜
１１  Ｂドープしたアモルファスシリコン膜
１２  透明電極
１３  第二のパッシベーション膜
１４  データ線
１５  バイアス線
１６  遮光層
１７  第三のパッシベーション膜
１８  第四のパッシベーション膜
２１ａ、２１ｂ、２１ｃ  導電パターン
２２  短絡用外周配線
２３  端子引出し電極
４０  ガード抵抗
１００  フォトダイオード
１０１  ＦＰＤアレイ基板
１０２  切断ライン
２００〜２０４  ＴＦＴ
３００  検査端子
３０１  実装端子
４００、４０１  ガード抵抗
ＣＨ１〜ＣＨ５  コンタクトホール
【図１】
2009170768.tif 000003
【図２】
2009170768.tif 000004
【図３】
2009170768.tif 000005
【図４】
2009170768.tif 000006
【図５】
2009170768.tif 000007
【図６】
2009170768.tif 000008