(57)【要約】【課題】  同一形状の２個の半導体素子を１枚の導電板を介して接続することによって、直列に接続した状態で固定できる半導体装置を提供する。【解決方法】  半導体装置２の複合導電板２５では、第１導電板４と第２導電板２６が薄板化された残存領域２０、２４において絶縁体２２を介して固定される。その為、複合導電板２５の領域３０では、表面側に第１導電板４が露出し、裏面側に第２導電板２６が露出する。領域３０において第１半導体素子１２ａと第２半導体素子１２ｂを複合導電板２５に接続することによって、複合導電板２５を介して第２主電極１４ａと第２半導体素子１２ｂのスイッチング電極１６ｂを絶縁しながら対向配置することができる。スイッチング電極１６ｂと第２主電極１４aが絶縁するように、第１半導体素子１２ａと第２半導体素子１２ｂの形状を変える必要がない。同一形状の２個の半導体素子を接続することができる。【選択図】  図１
2009094346.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも２個の半導体素子を直列に接続して固定した半導体装置であって、
少なくとも、第１半導体素子と、第２半導体素子と、複合導電板を備えており、
第１半導体素子と第２半導体素子は同一形状であり、
第１半導体素子と第２半導体素子の各々は、第１面の一部に露出しているスイッチング電極と、第１面の残部に露出している第１主電極と、第２面に露出している第２主電極を備えており、
複合導電板は、第１導電板と第２導電板が絶縁体を介して固定されており、全体として板状であるとともに、第１面で観察したときの第２導電板の露出範囲よりも第２面で観察したときの第２導電板の露出範囲のほうが広く広がっており、
第１半導体素子の第２主電極が、第１導電板の第１面に接続固定されており、
第２半導体素子の第１主電極が、第１導電板の第２面に接続固定されており、
第２半導体素子のスイッチング電極が、第２導電板の第２面に接続固定されていることを特徴とする半導体装置。
【請求項２】
複合導電板を平面視したときに第１半導体素子と第２半導体素子が重複する位置に重ねられていることを特徴とする請求項１の半導体装置。
【請求項３】
第１半導体素子と第２半導体素子の各々の第２主電極が、第２面の全域に広がっていることを特徴とする請求項１または２の半導体装置。
【請求項４】
第２導電板が第１面では露出していないが第２面では露出している範囲において、第２導電板の第１面側が除去されており、
前記範囲の第１導電板の第１面側が前記除去範囲に対応して残存しており、
第１導電板と第２導電板が、前記範囲において、絶縁性の樹脂で接着されていることを特徴とする請求項１から３のいずれか1項に記載の半導体装置。
【請求項５】
第１導電板の端部に達する範囲を第２面側から中間深さまでをエッチングする工程と、
第２導電板の端部に達するとともに前記範囲と同一範囲の第１面側から中間深さまでをエッチングする工程と、
第１導電板のエッチング面と第２導電板のエッチング面を絶縁体を介して固定する工程と、
第１面の一部に露出しているスイッチング電極と、第１面の残部に露出している第１主電極と、第２面に露出している第２主電極を備えている第１半導体素子の第２主電極を第１導電板の第１面に接続固定する工程と、
第１半導体素子と同一形状の第２半導体素子の第１主電極を第１導電板の第２面に接続固定する工程と、
前記第２半導体素子のスイッチング電極を第２導電板の第２面に接続固定する工程を備えていることを特徴とする半導体装置の製造方法。
【請求項６】
前記第２半導体素子の第１主電極を第１導電板の第２面に接続固定する工程と、前記第２半導体素子のスイッチング電極を第２導電板の第２面に接続固定する工程を同時に実施することを特徴とする請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも２個の半導体素子を直列に接続して固定した半導体装置と、その製造方法に関する。
【背景技術】
【０００２】
例えば、図１２に示すようなスイッチング回路Ａが普及している。図１２は、スイッチング回路Ａを利用して、モータＭへの通電を制御するインバータ回路６０を示している。スイッチング回路Ａは、２個の半導体素子Ｔｒ１，Ｔｒ２を直列に接続することで構成されている。すなわち、半導体素子Ｔｒ１のドレインが半導体素子Ｔｒ２のソースに接続されている。
スイッチング回路Ａの端子ａ（半導体素子Ｔｒ１のソースに接続されている）は、直流電源Ｓに接続される。スイッチング回路Ａの端子ｃ（半導体素子Ｔｒ２のドレインに接続されている）は、接地される。端子ａ，ｃ間に直流電圧が印加される。スイッチング回路Ａの中間電位点ｂ（半導体素子Ｔｒ１のドレインと半導体素子Ｔｒ２のソースに接続されている）は、モータＭの一方の給電点に接続されている。モータＭの他方の給電点は、端子ｃを介して接地されている。半導体素子Ｔｒ１のゲートは端子ｄに接続されている。半導体素子Ｔｒ２のゲートは端子ｅに接続されている。
端子ｄの電位と端子ｅの電位を時間とともに独立に切り換えることによって、モータＭに対する通電を制御することができる。
３個のスイッチング回路Ａを並列に用いることによって、モータＭに３相交流を通電するインバータ回路も知られている。あるいは、モータＭに代えてインダクタ素子を接続したスイッチング昇圧回路も知られている。
上記したように、２個の半導体素子Ｔｒ１，Ｔｒ２を直列に接続したスイッチング回路Ａが必要とされる場合が多い。
なお半導体素子Ｔｒ１，Ｔｒ２はユニポーラ型でもバイポーラ型でもよく、バイポーラ型であれば、端子ａにエミッタが接続され、端子ｃにコレクタが接続され、端子ｂに半導体素子Ｔｒ１のコレクタと半導体素子Ｔｒ２のエミッタが接続される。半導体素子Ｔｒ１のコレクタと半導体素子Ｔｒ２のエミッタが接続されることによって、両者が直列に接続される。
【０００３】
１枚の半導体基板内に２個の半導体素子Ｔｒ１，Ｔｒ２を直列に接続した半導体構造を作り込むことができれば、スイッチング回路Ａを１チップ化することができる。
しかしながら、スイッチング回路Ａでスイッチングする電力量が大きい場合には、発熱等に対策しなければならず、１チップ化することが難しい。
そこで、別々に用意されている半導体素子Ｔｒ１のチップと半導体素子Ｔｒ２のチップを組み合わせることによって、スイッチング回路Ａを実現する半導体装置を製造することが多い。その半導体装置は、２個の半導体素子Ｔｒ１，Ｔｒ２を直列に接続した状態で固定することによって製造される。
【０００４】
２個のチップを、基板に形成されている導体パターンないしワイヤボンディングによって直列に接続する場合、図１３に示すように、２個のチップを接続する導体パターンないしワイヤに、寄生インダクタンス成分８６，８８が生じる。寄生インダクタンス成分８６，８８が生じると、スイッチング回路Ａのスイッチング動作が遅れてしまう。あるいは、スイッチング回路Ａがノイズの影響を受けてしまう。寄生インダクタンス成分８６，８８によって、モータＭに意図した電圧を供給できなくなることがある。インバータ回路６０に限られず、一般的に、寄生インダクタンス成分は小さいことが望ましい。
導体パターンないしワイヤによって２個のチップを直列に接続する方式では、寄生インダクタンス成分を小さく抑えることができない。また、導体パターンないしワイヤによって２個のチップを直列に接続する方式では、結果として得られる半導体装置が大型化してしまう。
【０００５】
特許文献１、２に、２個の半導体素子の各々を金属板にはんだ付けすることによって、２個の半導体素子を直列に接続した半導体装置を実現する技術が提案されている。
特許文献１の技術では、図１４に示すように、半導体素子Ｔｒ１を構成するチップの裏面全域にドレイン電極Ｄ１が形成されているチップと、半導体素子Ｔｒ２を構成するチップの表面全域にソース電極Ｓ２が形成されているチップを用意し、金属板１３２の表面にはんだ１３０によって半導体素子Ｔｒ１を構成するチップの裏面を接続固定し、金属板１３２の裏面にはんだ１３４によって半導体素子Ｔｒ２を構成するチップの表面を接続固定する。
特許文献２の技術では、図１５に示すように、半導体素子Ｔｒ１を構成するチップの裏面全域にドレイン電極Ｄ１が形成されているチップと、半導体素子Ｔｒ２を構成するチップの表面の一部にソース電極Ｓ２が形成されているとともに表面の残部にゲート電極Ｇ２が形成されているチップを用意し、金属板１４２の表面にはんだ１４０によって半導体素子Ｔｒ１を構成するチップの裏面を接続固定し、金属板１４２の裏面にはんだ１４４によって半導体素子Ｔｒ２を構成するチップの表面に形成されているソース電極Ｓ２を接続固定する。この場合、半導体素子Ｔｒ２を構成するチップの表面の一部に形成されているゲート電極Ｇ２が、金属板１４２を介して半導体素子Ｔｒ１のドレイン電極Ｄ１に短絡することを防止するために、あるいは半導体素子Ｔｒ２のソース電極Ｓ２に短絡することを防止するために、半導体素子Ｔｒ１を構成するチップよりも半導体素子Ｔｒ２を構成するチップを大きくしておく。そのために、半導体素子Ｔｒ２のゲート電極Ｇ２は金属板１４２に接触しない。
特許文献１，２の技術を用いれば、２個のチップを直列に接続するために、導体パターンないしワイヤを用いないことから、図１３で参照番号８６、８８に示す寄生インダクタンス成分を小さくすることができる。
【０００６】
【特許文献１】特開２００６−２１６９４０号公報
【特許文献２】特開２００７−１１６０１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１，２の技術では、半導体素子Ｔｒ１を構成するチップと半導体素子Ｔｒ２を構成するチップを別に用意しなければならない。
特許文献１の場合、図１４に示すように、同じ面にソース電極Ｓ１とゲート電極Ｇ１が形成されている種類のチップと、同じ面にドレイン電極Ｄ２とゲート電極Ｇ２が形成されている種類のチップを用意しなければならない。
特許文献２の場合、小型のチップと大型のチップを用意しなければならない。
２種類のチップを製造するのは煩雑であり、同一形状のチップから２個の半導体素子を直列に接続して固定した半導体装置を製造したいとする要求が存在する。
【０００８】
スイッチング半導体素子を構成するチップＴｒ１，Ｔｒ２の場合、図１１に例示するように、表面と裏面のうちの一方の面（これを第１面といい、図１１の場合は表面）の一部にスイッチング電極１６が露出しており、第１面の残部に第１主電極１０（ユニポーラ型であればソースであり、バイポーラ型であればエミッタ）が露出しており、表面と裏面のうちの他方の面（これを第２面といい、図１１の場合は裏面）に第２主電極１４（ユニポーラ型であればドレインであり、バイポーラ型であればコレクタ）が露出していることが多い。以下において、第１チップＴｒ１に固有のことを説明する場合は添字ａを付け、第２チップＴｒ２に固有のことを説明する場合は添字ｂを付け、両者に共通の事象を説明する場合には添字を省略する。
図１１に示すように、同一形状の２個のチップＴｒ１，Ｔｒ２を導電板を介して積層することによって、第１チップＴｒ１の裏面に形成されている第２主電極１４ａを第２チップＴｒ２の表面に形成されている第１主電極１０ｂに接続するとともに、第２チップＴｒ２の表面に形成されているスイッチング電極１６ｂが第２チップＴｒ２の表面に形成されている第１主電極１０ｂに短絡することを防止し、しかも、第２チップＴｒ２の表面に形成されているスイッチング電極１６ｂが第１チップＴｒ１の裏面に形成されている第２主電極１４ａに短絡することを防止するためには、２枚の導電板を必要とする。
すなわち、第１チップＴｒ１の裏面に形成されている第２主電極１４ａをはんだ６で第１導電板３０４に接続固定する。また、第２チップＴｒ２の表面に形成されているスイッチング電極１６ｂをはんだ２８で第２導電板３１０に接続固定する。第２導電板３１０は、第２チップＴｒ２の表面に形成されている第１主電極１０ｂにまでは伸びていない。
第１導電板３０４と第２導電板３１０を絶縁体３０８を介して固定し、第１導電板３０４の裏面をはんだ３１４を介して第２チップＴｒ２の表面に形成されている第１主電極１０ｂに接続すれば、必要な接続関係が実現できる。しかしながら、この方式では、第２チップＴｒ２の表面に形成されている第１主電極１０ｂから第１導電板３０４の裏面までの距離３１６が大きく広がり、第２チップＴｒ２と第１導電板３０４を十分にはんだ付けできないことが多い。
【０００９】
本発明は上記の問題点を解決するために創作された。本発明の目的の１つは、同一形状の２個のチップを１枚の導電板を介して接続することによって、２個のスイッチング半導体素子を直列に接続した状態で固定できる半導体装置を提供する。本発明の他の目的は、上記の半導体装置を製造する方法を提供することである。
【課題を解決するための手段】
【００１０】
本出願の１つの発明は、少なくとも２個の半導体素子を直列に接続して固定した半導体装置に関するものであり、少なくとも、第１半導体素子と、第２半導体素子と、複合導電板を備えている。
第１半導体素子と第２半導体素子は同一形状である。第１半導体素子と第２半導体素子の各々は、第１面の一部に露出しているスイッチング電極と、第１面の残部に露出している第１主電極と、第２面に露出している第２主電極を備えている。
上記の第１面は、半導体素子の表面または裏面のいずれかである。スイッチング電極と第１主電極が形成されている面が第１面である。第２面は、第１面の反対側の面であり、第１面が表面なら第２面は裏面である。第２主電極が形成されている面が第２面である。
第１主電極は、ユニポーラ型であればソースであり、バイポーラ型であればエミッタである。第２主電極は、ユニポーラ型であればドレインであり、バイポーラ型であればコレクタである。半導体素子は、ユニポーラ型でもバイポーラ型でもよい。
複合導電板は、第１導電板と第２導電板が絶縁体を介して固定されており、全体として板状であるとともに、第１面で観察したときの第２導電板の露出範囲よりも第２面で観察したときの第２導電板の露出範囲のほうが広く広がっている。
本発明では、第１半導体素子の第２主電極が、第１導電板の第１面に接続固定されており、第２半導体素子の第１主電極が、第１導電板の第２面に接続固定されており、第２半導体素子のスイッチング電極が、第２導電板の第２面に接続固定されている。ここで、接続とは電気的導通を確保することをいい、固定とは相対的な位置関係を拘束することをいう。
本発明では、さらに第３の半導体素子が直列に接続されていてもよい。この場合、第３半導体素子を第２半導体素子と読み替え、第２半導体素子を第１半導体素子と読み替えたときに、上記関係を満たしていればよい。本発明は多段階に重ねて用いることが可能であり、直列に接続する半導体素子の段数に制約されない。
【００１１】
上記の半導体装置では、第１半導体素子の第２主電極が、第１導電板を介して、第２半導体素子の第１主電極に接続される。第１半導体素子と第２半導体素子が直列に接続される。第１半導体素子と第２半導体素子の間を導体パターンないしワイヤで接続しないことから、寄生インダクタンス成分を小さくすることができる。スイッチング回路を高速に動作させることができる。あるいは、ノイズの影響を受けにくいスイッチング回路を実現することができる。
第２導電板は第１導電板から絶縁されている。第２半導体素子のスイッチング電極を第２導電板の第２面に接続固定しても、第２半導体素子のスイッチング電極が第２半導体素子の第１主電極に短絡することもなければ、第２半導体素子のスイッチング電極が第１半導体素子の第２主電極に短絡することもない。
しかも、第２半導体素子の第１主電極と第１導電板の間の距離と、第２半導体素子のスイッチング電極と第２導電板の間の距離を一致させることができる。容易に、第２半導体素子の第１主電極を第１導電板に接続固定し、第２半導体素子のスイッチング電極を第２導電板に接続固定することができる。
【００１２】
本発明の半導体装置では、複合導電板を平面視したときに第１半導体素子と第２半導体素子が重複する位置に重ねられていることが好ましい。第１半導体素子と第２半導体素子が重複する位置に配置されることで、半導体装置を小面積化することができる。半導体装置がスイッチング回路等で使用される場合に、回路内で半導体装置が占める面積を縮小することができる。
【００１３】
また本発明の半導体装置では、第１半導体素子と第２半導体素子の各々の第２主電極が、第２面の全域に広がっていることが好ましい。第２主電極が第１及び第２半導体素子の第２面の全域に広がって形成されることで、ユニポーラ型であればドレイン電流が流れる第２主電極の面積が拡大し、バイポーラ型であればコレクタ電流が流れる第２主電極の面積が拡大する。これにより第２主電極の単位面積当たりに流れる電流量を減少することができ、単位面積あたりに発生する発熱量を抑えることができる。
【００１４】
本発明で用いる複合導電板は、第２導電板が第１面では露出していないが第２面では露出している範囲において、第２導電板の第１面側が除去されており、前記範囲の第１導電板の第１面側が前記除去範囲に対応して残存しており、第１導電板と第２導電板が、前記範囲において、絶縁性の樹脂で接着されて形成されていることが好ましい。
前記のように形成されることによって、複合導電板の前記範囲の第１面側では第１導電板が露出し、それに対応する範囲の第２面側では第２導電板が露出する。その為、複合導電板の前記範囲の第１面に第１半導体素子の第２主電極を接合固定することができ、複合導電板の前記範囲の第２面に第２半導体素子のスイッチング電極を接合固定することができる。つまり、複合導電板を介して第２半導体素子のスイッチング電極と第１半導体素子の第２主電極が対向する位置に配置することが可能となる。
【００１５】
本発明は、新規な半導体装置の製造方法も実現した。
本発明の半導体装置の製造方法は、第１導電板の端部に達する範囲を第２面側から中間深さまでをエッチングする工程と、第２導電板の端部に達するとともに前記範囲と同一範囲の第１面側から中間深さまでをエッチングする工程と、第１導電板のエッチング面と第２導電板のエッチング面を絶縁体を介して固定する工程と、第１面の一部に露出しているスイッチング電極と、第１面の残部に露出している第１主電極と、第２面に露出している第２主電極を備えている第１半導体素子の第２主電極を第１導電板の第１面に接続固定する工程と、第１半導体素子と同一形状の第２半導体素子の第１主電極を第１導電板の第２面に接続固定する工程と、第２半導体素子のスイッチング電極を第２導電板の第２面に接続固定する工程を備えている。
【００１６】
本発明の半導体装置の製造方法では、半導体素子の電極を導電板に接続固定する工程に先立って、第１導電板の端部に達する範囲を第２面側から中間深さまでをエッチングする工程と、第２導電板の端部に達するとともに前記範囲と同一範囲の第１面側から中間深さまでをエッチングする工程と、第１導電板のエッチング面と第２導電板のエッチング面を絶縁体を介して固定する工程を実行する。第１導電板と第２導電板はそれぞれ異なる面の同一範囲を中間深さまでエッチングされるので、エッチング面を固定することで、第１導電板と第２導電板から全体として板状の複合導電板が形成される。また、第１導電板と第２導電板は絶縁体を介して固定される。第１導電板と第２導電板を絶縁することができる。第１導電板と第２導電板を固定した領域では、第１面側に第１導電板が露出し、第２面に第２導電板が露出する。
【００１７】
複合導電板を形成後、複合電極板に半導体素子の電極を接続固定する。
本発明では、第１半導体素子の第２主電極を第１導電板の第１面に接続し、第２半導体素子の第１主電極を第１導電板の第２面に接続する。第１半導体素子の第２主電極が、第１導電板を介して、第２半導体素子の第１主電極に接続される。第１半導体素子と第２半導体素子が直列に接続される。第１半導体素子と第２半導体素子の間を導体パターンないしワイヤで接続しないことから、寄生インダクタンス成分を小さくすることができる。
また、本発明では、第２半導体素子の第１主電極を第１導電板の第２面に接続し、第２半導体素子のスイッチング電極を第２導電板の第２面に接続する。上述したように、複合導電板は全体として板状に形成されている為、第２半導体素子の第１主電極と第１導電板の間の距離と、第２半導体素子のスイッチング電極と第２導電板の間の距離を一致させることができる。容易に、第２半導体素子の第１主電極を第１導電板に接続固定し、第２半導体素子のスイッチング電極を第２導電板に接続固定することができる。
上述したように、第１導電板と第２導電板を固定した領域では、第１面に第１導電板が露出し、第２面に第２導電板が露出する。その為、前記領域の第１面側に第１半導体素子の第２主電極を接合することができ、第２面側に第２半導体素子のスイッチング電極を接合することができる。第１半導体素子の第２主電極と第２半導体素子のスイッチング電極を複合導電板を介して対向して配置することができる。第２半導体素子のスイッチング電極が、第１導電板を介して第１半導体素子の第２主電極と短絡することを防止するために、あるいは第１導電板を介して第２半導体素子の第１主電極と短絡することを防止するために、第２半導体素子を大きくしておく必要も無ければ、第２半導体素子のスイッチング電極を第２面に形成する必要も無い。同一形状の２個の半導体素子を用いて半導体装置を製造することができる。
【００１８】
本発明の半導体装置の製造方法では、第２半導体素子の第１主電極を第１導電板の第２面に接続固定する工程と、前記第２半導体素子のスイッチング電極を第２導電板の第２面に接続固定する工程を同時に実施することが好ましい。本発明では、第２半導体素子の第１主電極と第１導電板の間の距離と、第２半導体素子のスイッチング電極と第２導電板の間の距離を一致させることができることから、上記２つの工程を同一条件で行うことが可能であり、２つの工程を同時に行うことが可能となる。上記２つの工程を同時に行うことで、半導体装置の製造工程数を減らすことができ、製造コストを削減することが可能となる。
【発明の効果】
【００１９】
本発明によれば、同一形状の２個の半導体素子を１枚の複合導電板を介して接合することができ、１枚の複合導電板に半導体素子を接合することによって少なくとも２個の半導体素子を直列に接続した状態で固定した半導体装置を容易に実現することができる。
【発明を実施するための最良の形態】
【００２０】
以下に説明する実施例の主要な特徴を最初に整理する。
（特徴１）導電板と半導体素子の電極ははんだ付けされている。
（特徴２）第１導電板と第２導電板は、低弾性を有する絶縁性の樹脂で接着されている。
【実施例】
【００２１】
（第一実施例）
本発明の第１実施例の半導体装置２の縦断面図を図１に示す。また、第１実施例の半導体装置２の上面図を図２に示し、下面図を図３に示す。本実施例の半導体装置２は、モールド２９により封止されている。図１及び図２及び図３では、半導体装置２の内部の構造が理解しやすいように、モールド２９の輪郭のみを記載し、図４以降ではモールド２９の記載を省略する。本実施例の半導体装置２は、第１半導体素子１２ａと、第２半導体素子１２ｂと、複合導電板２５を備えている。複合導電板２５は、第１導電板４と、第２導電板２６を備えている。第１導電板４は良導体であり、その端部に達する範囲３０の裏面から半分の厚みまでが除去され、表面側に残存領域２０が形成されている。残存領域２０の厚みは、除去前の厚みの約半分である。第２導電板２６は良導体であり、その端部に達する範囲３０の表面から半分の厚みまでが除去され、裏面側に残存領域２４が形成されている。残存領域２４の厚みは、除去前の厚みの約半分である。除去前の第１導電板４と第２導電板２６の厚みは等しい。残存領域２０、２４どうしは絶縁体２２を介して接着され、第１導電体４と第２導電体２６は全体として板状となって複合導電板２５を形成している。複合導電板２５では、第２導電板２６の残存領域２４が裏面側にのみ形成されている為に、表面で観察したときの第２導電板２６の露出範囲よりも、裏面で観察したときの第２導電板２６の露出範囲のほうが広く形成されている。
第１半導体素子１２ａと第２半導体素子１２ｂは同一の形状をした半導体素子である。第１半導体素子１２ａの表面側には、第１主電極１０ａとスイッチング電極１６ａが形成されている。また第１半導体素子１２ａの裏面側には、第２主電極１４ａが形成されている。第２半導体素子１２ｂの表面側には、第１主電極１０ｂとスイッチング電極１６ｂが形成されている。また第２半導体素子１２ｂの裏面側には、第２主電極１４ｂが形成されている。第１半導体素子１２ａでは、スイッチング電極１６ａに入力する信号のオン／オフを切り換えることによって、第１主電極１０ａから第２主電極１４ａへと流れる電流の導通／非導通を制御することができる。また、第２半導体素子１２ｂでは、スイッチング電極１６ｂに入力する信号のオン／オフを切り換えることによって、第１主電極１０ｂから第２主電極１４ｂへと流れる電流の導通／非導通を制御することができる。
【００２２】
第１半導体素子１２ａの第１主電極１４ａは、図２に示すように、ワイヤ８ｃを介して第１パッド４０ｃに接続されており、ワイヤ８ｄを介して第１パッド４０ｄに接続されている。また、第１半導体素子１２ａのスイッチング電極１６ａはワイヤ１８ｃを介して第２パッド４２ｃに接続されており、ワイヤ１８ｄを介して第２パッド４２ｄに接続されている。第１パッド４０ｃ、第１パッド４０ｄ、第２パッド４２ｃ、第２パッド４２ｄは、複合導電板２５から絶縁されているが、モールド２９によって複合導電板２５に一体化されている。また、第１半導体素子１２ａの第２主電極１４ａは、はんだ６を介して第１導電板４の表面に接続固定されている。第２半導体素子１２ｂの第１主電極１０ｂは、はんだ３８を介して第１導電板４の裏面に接続固定されている。また、第２半導体素子１２ｂのスイッチング電極１６ｂは、はんだ２８を介して第２導電板２６の裏面に接続固定されている。また、本実施例の半導体装置２は、金属板３９を備えており、第２半導体素子１２ｂの第２主電極１４ｂは、はんだ３７を介して金属板３９と接続固定されている。金属板３９はモールド２９によって半導体装置２に一体化している。はんだ３７及び金属板３９は、下面図の構造が理解しやすいように、図３ではその輪郭のみを記載する。図２に示すように、第１パッド４０ｃ、４０ｄ、第２パッド４２ｃ、４２ｄ、第１導電板４、第２導電板２６、金属板３９の少なくとも１部はモールド２９の外部に露出し、第１パッド４０ｃ、４０ｄは、図１２の端子ａとして機能する。また、第１導電板４は、図１２の端子ｂとして機能する。また、金属板３９は、図１２の端子ｃとして機能する。また、第２パッド４２ｃ、４２ｄは、図１２の端子ｄとして機能する。また、第２導電板２６は、図１２の端子ｅとして機能する。
【００２３】
次に図４〜図７を用いて半導体装置２の製造方法を説明する。
図４の図示番号５０はフレーム板を示し、図示番号２６は第２導電板を示している。フレーム板５０、第２導電板２６は同一厚さの導体板をプレス等で打ち抜いて、もしくはエッチング加工で形成され、フレーム板５０は第１導電板４及び第１パッド４０ｃ、４０ｄ及び第２パッド４２ｃ、４２ｄを備えている。第１導電板４は支柱５２を介してフレーム板５０と一体化されている。第１パッド４０ｃは支柱５６ｃを介してフレーム板５０と一体化されている。第１パッド４０ｄは支柱５６ｄを介してフレーム板５０と一体化されている。第２パッド４２ｃは支柱５４ｃを介してフレーム板５０と一体化されている。第２パッド４２ｄは支柱５４ｄを介してフレーム板５０と一体化されている。図４にはフレーム板５０と、第２導電板２６を裏面側から見た図が示されている。
フレーム板５０では、図４に示すように、第１導電板４の端部に達する範囲３０において裏面から板厚のほぼ半分の深さまでをエッチングする。その結果、第１導電板４の範囲３０の表面側には、ほぼ半分の厚さの残存領域２０が形成される。第２導電板２６では、端部に達する範囲３０において表面から板厚のほぼ半分の深さまでをエッチングする。その結果、第２導電板２６の範囲３０の裏面側には、ほぼ半分の厚さの残存領域２４が形成される。第１導電板４の残存領域２０と第２導電板２６の残存領域２４を絶縁体２２を介して固定し、複合導電板２５を形成する。残存領域２０と残存領域２４は、その板厚が第１導電板４や第２導電板２６のそれ以外の範囲における板厚のほぼ半分に形成されているので、絶縁体２２を介して固定することで複合導電板２５を全体として板状に形成することができる。複合導電板２５では、残存領域２４が裏面側にのみ形成されている為に、表面で観察したときの第２導電板２６の露出範囲よりも裏面で観察したときの第２導電板２６の露出範囲のほうが広く広がって形成される。
【００２４】
残存領域２０、２４の形成方法の１つの例はエッチングであり、その他に機械的研磨などその形成方法は限定されない。また、残存領域２０、２４の形成では形成された範囲の表面に酸化膜が形成されてもよい。つまり酸化工程を含んで残存領域２０、２４が形成されても構わない。また、絶縁体２２は具体的な例としては樹脂を成分とする接着剤であるが、第１導電板と第２導電板を絶縁しながら接合できるものであれば、その成分を特定するものではない。
【００２５】
次に、図６に示すように、第２半導体装置１２ｂの第２主電極１４ｂに金属板４６を接続固定する。ここで接続した金属板４６は、その後にエッチングすることで金属板３９となる。金属板４６を接続固定した第２半導体装置１２ｂと複合導電板２５を接続固定する。金属板４６を第２半導体装置１２ｂと接続固定することで、金属板４６を複合導電板２５に固定する（かしめる）必要がない。製造コストを下げることができる。図６では裏面構造が理解しやすいように、金属板４６は輪郭のみを記載する。第２半導体装置１２ｂを複合導電板２５に接続固定する際には、第２半導体装置１２ｂの第１主電極１０ｂを第１導電板４の裏面と接続固定し、第２半導体装置１２ｂのスイッチング電極１６ｂを第２導電板２６の裏面と接続固定する。複合導電板２５は全体として板状に形成されているので、第２半導体装置１２ｂの第１主電極１０ｂと第１導電板４の間の距離と、第２半導体装置１２ｂのスイッチング電極１６ｂと第２導電板２６の間の距離を一致させることができる。これにより、容易に、第２半導体装置１２ｂの第１主電極１０ｂを第１導電板４の裏面と接続固定することができ、第２半導体装置１２ｂのスイッチング電極１６ｂを第２導電板２６の裏面と接続固定することができる。更に好ましくは、第２半導体装置１２ｂの第１主電極１０ｂとスイッチング電極１６ｂが同時に接続固定されることである。これにより半導体装置２の製造工程を簡略化することができ、半導体装置２の製造コストを削減することができる。
【００２６】
次に、図７に示すように、第１導電板４の表面に第１半導体素子１２ａの裏面を接続固定する。具体的には、第１半導体素子１２ａの第２主電極１４ａを第１導電板４の表面に接続固定する。その後、第１半導体装置１２ａの第１主電極１０ａと第１パッド４０ｃをワイヤ８ｃを用いて接続し、第１半導体装置１２ａの第１主電極１０ａと第１パッド４０ｄをワイヤ８ｄを用いて接続する。同様に第１半導体装置１２ａのスイッチング電極１６ａと第２パッド４２ｃをワイヤ１８ｃを用いて接続し、第１半導体装置１２ａのスイッチング電極１６ａと第２パッド４２ｄをワイヤ１８ｄを用いて接続する。次に、図１に示すように、モールド２９を封止した後、金属板４６をエッチングし金属板３９を形成する。モールド２９の形成後に金属板３９を形成することで、モールド２９を利用して金属板４６を一括してエッチングすることができる。また、図１に示すように、金属板３９をモールド２９から突出した状態で形成することができる。金属板３９を用いて半導体装置２を外部回路とはんだ付けする際に、金属板３９にはんだが回りこみやすい。はんだ耐久性を高くすることができる。その後、支柱５２、５４ｃ、５４ｄ、５６ｃ、５６ｄを切断し、図１及び図２及び図３に示す半導体装置２が形成される。
半導体装置２は、使用時には図８に示すように、モールド２９から露出した第１導電板４にリード５８ａをフォーミングし、第２導電板２６にリード５８ｂをフォーミングし、第１パッド４０ｃにリード５８ｃをフォーミングし、第１パッド４０ｄにリード５８ｄをフォーミングし、第２パッド４２ｃにリード５８ｅをフォーミングし、第２パッド４２ｄにリード５８ｆをフォーミングする。半導体装置２の使用時には、基板６２表面に形成されている回路パターンにリード５８ａ、５８ｂ、５８ｃ、５８ｄ、５８ｅ、５８ｆ及び金属板３９を電気的に接続する。
【００２７】
図１及び図２及び図３に示すように、第１導電板４を介して第１半導体素子１２ａと第２半導体素子１２ｂが直列に接続される。第１半導体素子１２ａと第２半導体素子１２ｂは第１導電板４とはんだ６、３８を介して接続されている為、広い接続面積を確保することができる。その為、第１半導体素子１２ａと第２半導体素子１２ｂの間に、図１３に示すように、寄生インダクタンス８６、８８が発生することがない。第１半導体素子１２ａから第２半導体素子１２ｂへと流れる電流にノイズが発生することがなく、半導体装置２を用いて目的の電圧を供給することができる。
本実施例では、図２に示すように、第１半導体装置１２ａの第１主電極１０ａが第１パッド４０ｃとワイヤ８ｃを用いて接続し、第１パッド４０ｄと８ｄを用いて接続する例を記載した。しかし、これは一例であり、第２半導体装置１２ｂの第１主電極１０ｂと同様に、第１半導体装置１２ａの第１主電極１０ａと第１パッド４０ｃ、４０ｄが導電板を用いて接続固定されても構わない。本実施例では、第１半導体装置１２ａの第１主電極１０ａ及びスイッチング電極１６ａの接続方法について限定するものではない。
【００２８】
本発明の半導体装置２では、第１導電板４と第２導電板２６は絶縁体２２を介して接合され、お互いに絶縁されている。その為、第２半導体素子１２ｂのスイッチング電極１６ｂが第２導電板２６に接続された場合でも、第１半導体素子１２ａの第２主電極１４に短絡することもなければ、第２半導体素子１２ａの第１主電極１０ｂに短絡することもない。第２半導体素子１２ｂのスイッチング電極１６ｂを第２導電板２６を介して制御することができる。
【００２９】
本発明の半導体装置２では、図１に示すように、複合導電板を平面視したときに第１半導体素子と第２半導体素子が重複する位置に重ねられて配置されている。これにより、半導体装置２を小面積化することができ、半導体装置２が回路内で使用される場合に、半導体装置２が回路内で占める面積を縮小することができる。
【００３０】
本発明の半導体装置２の半導体素子１２ａ、１２ｂでは、各々の第２主電極１４ａ、１４ｂが裏面の全域に広がって形成されている。これにより、半導体装置２が導通した場合に第２主電極１４ａ、１４ｂを通して流れる電流の、単位面積当たりに流れる電流の量を縮小することができ、半導体装置２が導通する際に発生する発熱量を抑えることができる。
【００３１】
本発明の半導体装置２では、図１に示すように、残存領域２０、２４が絶縁体２２を介して固定されている領域３０の表面側において第１半導体素子１２ａの第２主電極１４ａが第１導電板４と接続されており、裏面側において第２半導体素子１２ｂのスイッチング電極１６ｂが第２導電板２６と接続されている。つまり、板状に形成された複合導電板２５を介して第１半導体素子１２ａの第２主電極１４ａと第２半導体素子１２ｂのスイッチング電極１６ｂが対向して配置される。これにより、第２半導体素子１２ｂのスイッチング電極１６ｂが第１半導体素子１２ａの第２主電極１４ａと対向しない位置に配置するために、第２半導体素子１２ｂを大きく形成する必要がない。第１半導体素子１２ａと第２半導体素子１２ｂに同一形状の半導体素子を用いて半導体装置２を形成することができる。
【００３２】
（第２実施例）
本発明の導電板に形成される接合構造の形状は図１に限定されるものではない。
本発明の第２実施例の半導体装置１０２の縦断面図を図９に示す。図９に示すように、導電板１０４、１０６に形成される残存領域１０８、１１２の表面積が増加するように、残存領域１０８、１１２が凹凸形状を持って形成されても構わない。特に絶縁体１１０が樹脂成分を含んでいる場合、その接合強度は表面積が増加するほど強くなる。その為、凹凸形状を含んで残存領域１０８、１１２を形成することで、導電板１０４、１０６をより強固に接続することができる。また逆に残存領域１０８、１１２が平らな斜面状に形成されても構わない。凹凸形状を持って形成される場合に比べて残存領域１０８、１１２を簡易に形成することができる。
また、絶縁体１１０は低弾性を持っていることが好ましい。残存領域１０８、１１２は絶縁体１１０を介して接合されるため、残存領域１０８と残存領域１１２には絶縁体１１０の為の隙間が形成される。また、絶縁体１１０の為の隙間は導電板１０４と導電板１０６の裏面同士を同一平面に調整できるように幅をもって形成されている。絶縁体１１０が低弾性をもっていることで、残存領域１１０と残存領域１１２の間の隙間を補った絶縁体１１０が変形することがない。
【００３３】
（第３実施例）
導電板４、２６どうしの裏面は正確に同一平面とすることが好ましいが、図１０に示すように、導電板４、２６の裏面に段差２１０が形成されてしまう場合もある。導電板４、２６間に形成される段差２１０が同一のはんだ付け条件で接続される程度であれば、本発明の製造方法を用いて半導体装置２０２を形成することができる。この場合、半導体装置２１０内のはんだ２０４とはんだ２０６の厚さは異なるが、同一のはんだ付け条件で接合できることによって製造コストが増大することがない。
【００３４】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００３５】
【図１】第１実施例の半導体装置の縦断面図を模式的に示す図である。
【図２】第１実施例の半導体装置の上面図を模式的に示す図である。
【図３】第１実施例の半導体装置の下面図を模式的に示す図である。
【図４】本発明の製造方法を実行する過程を示す。
【図５】本発明の製造方法を実行する過程を示す。
【図６】本発明の製造方法を実行する過程を示す。
【図７】本発明の製造方法を実行する過程を示す。
【図８】本発明の製造方法を実行する過程を示す。
【図９】第２実施例の半導体装置の縦断面図を模式的に示す図である。
【図１０】第３実施例の半導体装置の縦断面図を模式的に示す図である。
【図１１】半導体装置の縦断面図を模式的に示す図である。本発明の課題を示した図である。
【図１２】モータMへの電流供給を制御するスイッチング回路Ａを示す。
【図１３】インダクタンス成分を含めた図１１のスイッチング回路Ａを示す。
【図１４】特許文献１に開示されている半導体装置の側面図を模式的に示す図である。
【図１５】特許文献２に開示されている半導体装置の側面図を模式的に示す図である。
【符号の説明】
【００３６】
２・・・・・半導体装置
４・・・・・第１導電板
６・・・・・はんだ
８・・・・・ワイヤ
８ｃ、８ｄ・・・ワイヤ
１０・・・・第１主電極
１０ｃ、１０ｄ・・・第１主電極
１２ａ・・・第１半導体素子
１２ｂ・・・第２半導体素子
１４・・・・第２主電極
１４ａ、１４ｂ・・・第２主電極
１６・・・・スイッチング電極
１６ａ、１６ｂ・・・スイッチング電極
１８・・・・ワイヤ
１８ｃ、１８ｄ・・・ワイヤ
２０・・・・残存領域
２２・・・・絶縁体
２４・・・・残存領域
２５・・・・複合導電板
２８・・・・はんだ
２９・・・・モールド
３０・・・・範囲
３７・・・・はんだ
３８・・・・はんだ
３９・・・・金属板
４０・・・・第１パッド
４０ｃ、４０ｄ・・・第１パッド
４２・・・・第２パッド
４２ｃ、４２ｄ・・・第２パッド
４６・・・・金属板
５０・・・・フレーム板
５２・・・・支柱
５４・・・・支柱
５４ａ、５４ｂ・・・支柱
５６・・・・支柱
５６ａ、５６ｂ・・・支柱
５８・・・・リード
５８ａ、５８ｂ、５８ｃ、５８ｄ、５８ｅ、５８ｆ・・・リード
６０・・・・インバータ回路
６２・・・・外部回路
８６・・・・寄生インダクタンス
８８・・・・寄生インダクタンス
１０２・・・半導体装置
１０４・・・第１導電板
１０６・・・第２導電板
１０８・・・残存領域
１１０・・・絶縁体
１１２・・・残存領域
１３０・・・はんだ
１３２・・・金属板
１３４・・・はんだ
１４０・・・はんだ
１４２・・・金属板
１４４・・・はんだ
２０２・・・半導体装置
２０４・・・はんだ
２０６・・・はんだ
２１０・・・段差
３０８・・・絶縁体
３１４・・・はんだ
３１６・・・矢印
【図１】
2009094346.tif 000003
【図２】
2009094346.tif 000004
【図３】
2009094346.tif 000005
【図４】
2009094346.tif 000006
【図５】
2009094346.tif 000007
【図６】
2009094346.tif 000008
【図７】
2009094346.tif 000009
【図８】
2009094346.tif 000010
【図９】
2009094346.tif 000011
【図１０】
2009094346.tif 000012
【図１１】
2009094346.tif 000013
【図１２】
2009094346.tif 000014
【図１３】
2009094346.tif 000015
【図１４】
2009094346.tif 000016
【図１５】
2009094346.tif 000017