(57)【要約】【課題】表示品位の向上、消費電力の低減、小型化を図ることが可能なアクティブマトリクス型表示装置を提供する。【解決手段】表示装置は、表示素子１６と、表示素子に駆動電流を供給する画素回路１８とを含み、基板上に配設された複数の画素部Ｐｘと、映像信号線Ｘ１を介して画素回路に第１信号電流を供給した後、映像信号線を介して画素回路へ第２信号電流を供給する信号線駆動回路と、を備えている。各画素回路は、選択および非選択を制御する画素スイッチＳＳＴ１と、第１信号電流に応じた第１駆動電流を記憶した後、記憶した第１駆動電流を供給し、更に、第２信号電流に応じた第２駆動電流を記憶する第１記憶部３２ａと、第１記憶部から供給された第１駆動電流を記憶する第２記憶部３２ｂと、画素部の非選択時に第１記憶部に記憶された第２駆動電流と第２記憶部に記憶された第１駆動電流との差分電流を記憶し、記憶した差分電流を表示素子へ出力する第３記憶部３２ｃと、を備えている。【選択図】  図２
2009053524.tif 000002
【特許請求の範囲】
【請求項１】
表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、
前記画素部の列毎に接続された複数の映像信号線と、
前記映像信号線を介して前記画素回路に第１信号電流を供給した後、前記映像信号線を介して前記画素回路へ第２信号電流を供給する信号線駆動回路と、を備え、
前記各画素回路は、前記画素部の選択および非選択を制御する画素スイッチと、前記画素部の選択時において前記第１信号電流に応じた第１駆動電流を記憶した後、記憶した第１駆動電流を供給し、更に、前記第２信号電流に応じた第２駆動電流を記憶する第１記憶部と、前記画素部の非選択時において前記第１記憶部から供給された第１駆動電流を記憶する第２記憶部と、前記画素部の非選択時に前記第１記憶部に記憶された第２駆動電流と前記第２記憶部に記憶された第１駆動電流との差分電流を記憶し、記憶した前記差分電流を駆動電流として前記表示素子へ出力する第３記憶部と、を備えているアクティブマトリクス型表示装置。
【請求項２】
前記第１記憶部は、Ｐチャネル型の薄膜トランジスタで形成されているとともに電圧電源間に接続され第１駆動電流および第２駆動電流を出力する第１駆動トランジスタを有し、前記第２記憶部は、Ｎチャネル型の薄膜トランジスタで形成されているとともに電圧電源間に接続され前記第１駆動トランジスタにより書き込まれた第１駆動電流を出力する第２駆動トランジスタを有し、前記第３記憶部は、Ｐチャネル型の薄膜トランジスタで形成されているとともに電圧電源間に接続され前記第１および第２駆動トランジスタにより書き込まれた前記差分電流を出力する第３駆動トランジスタを有している請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
前記第１記憶部は、Ｐチャネル型の薄膜トランジスタで形成されているとともに電圧電源間に接続され第１駆動電流および第２駆動電流を出力する第１駆動トランジスタを有し、前記第２記憶部は、Ｎチャネル型の薄膜トランジスタで形成されているとともに電圧電源間に接続され前記第１駆動トランジスタにより書き込まれた第１駆動電流を出力する第２駆動トランジスタを有し、前記第３記憶部は、Ｎチャネル型の薄膜トランジスタで形成されているとともに電圧電源間に接続され前記第１および第２駆動トランジスタにより書き込まれた前記差分電流を出力する第３駆動トランジスタを有している請求項１に記載のアクティブマトリクス型表示装置。
【請求項４】
前記信号線駆動回路は、前記映像信号線を通して各画素部の前記第１記憶部に第１信号電流および第２信号電流を供給するＮチャネルＩＣを備えている請求項１ないし３のいずれか１項に記載のアクティブマトリクス型表示装置。
【請求項５】
前記各画素回路は、電圧電源間に前記表示素子および第３駆動トランジスタと直列に接続された出力スイッチを有し、
前記第１記憶部は、前記第１駆動トランジスタのソースとゲートとの間の電位を保持する第１保持容量と、トランジスタにより形成され、前記第１駆動トランジスタのゲートとドレインとに接続され第１駆動トランジスタの導通、非導通を制御する第１保持スイッチと、を有し、
前記画素スイッチは、前記第１駆動トランジスタのドレインおよび前記第１保持スイッチのドレインと前記信号線との間に接続され、
前記第２記憶部は、前記第２駆動トランジスタのソースとゲートとの間の電位を保持する第２保持容量と、トランジスタにより形成され、前記第２駆動トランジスタのゲートとドレインとに接続され第２駆動トランジスタの導通、非導通を制御する第２保持スイッチと、トランジスタにより形成され前記第１駆動トランジスタのドレインと前記第２駆動トランジスタのドレインとに接続された第１スイッチと、を有し、
前記第３記憶部は、前記第３駆動トランジスタのソースとゲートとの間の電位を保持する第３保持容量と、トランジスタにより形成され、前記第３駆動トランジスタのゲートとドレインとに接続され第３駆動トランジスタの導通、非導通を制御する第３保持スイッチと、トランジスタにより形成され前記第３駆動トランジスタのドレインと前記第１スイッチとの間に接続された第２スイッチと、を有している請求項１ないし４のいずれか１項に記載のアクティブマトリクス型表示装置。
【請求項６】
前記トランジスタ、前記第１駆動トランジスタ、第２駆動トランジスタ、および第２駆動トランジスタは、半導体層にポリシリコンを用いた薄膜トランジスタで構成されている請求項５に記載のアクティブマトリクス型表示装置。
【請求項７】
前記表示素子は、対向する電極間に有機発光層を備えた自己発光素子である請求項１ないし６のいずれか１項に記載のアクティブマトリクス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型表示装置に関し、特に電流信号にて信号書き込みを行なうアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示品位が得られることから、携帯情報機器を始め、種々のディスプレイに利用されるようになってきた。
【０００３】
このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機エレクトロルミネセンス（ＥＬ）表示装置が注目され、盛んに研究開発が行われている。有機ＥＬ表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
【０００４】
有機ＥＬ表示装置は、各画素に表示素子としての有機ＥＬ素子と、表示素子へ駆動電流を供給する画素回路とを含み、表示素子の発光輝度を制御することにより表示動作を行なう。画素回路は、例えば、有機ＥＬ素子に直列に接続された駆動トランジスタおよび出力スイッチ、駆動トランジスタのゲート−ドレイン間に接続され映像信号に応じたゲート電位を保持するダイオード接続スイッチ等を備えている。これらの駆動トランジスタ、出力スイッチ、ダイオード接続スイッチは、例えば、薄膜トランジスタにより構成されている。このような有機ＥＬ表示装置として、電流信号により画素回路への画像情報を供給する方式が知られている。
【０００５】
電流信号により信号供給を行なう表示装置の場合には、信号供給を行なう配線の配線容量に起因して、十分な信号供給ができなくなる恐れがある。特に、書き込む電流値が小さい場合に書き込み不足に起因する表示不良が生じる、という問題がある。また、多階調表示を行なう場合には、設定電流量の小さい低階調側で書き込みが困難となり、表示上不具合が生じる。
【０００６】
このような配線容量に起因した書き込み不足を防止するため、映像信号ドライバから２系統の電流信号供給を行い、その差分電流を映像信号として画素に書き込む有機ＥＬ表示装置が提供されている（例えば、特許文献１）。この表示装置は、映像信号線を介して定電流回路からベース電流を画素回路に書き込むとともに、映像信号線を介してソースＩＣから階調電流を画素回路に書き込み、更に、これらベース電流と階調電流との差分電流を画素回路に書き込む。そして、差分電流により表示素子を駆動する。
【０００７】
このような構成によれば、映像信号線へ供給する電流値を自由に設定することが可能となり、ベース電流および階調電流を配線容量よりも充分に大きな電流値に設定することができる。その結果、配線容量に影響されない大きな書き込み電流で、その差分電流である小さい電流の書き込みが可能となる。
【特許文献１】特開２００４−３４１０２３
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記のように構成された表示装置において、映像信号線ごとに定電流回路を設ける必要があり、表示装置の周縁部、つまり、額縁部が増大してしまう。また、複数の定電流回路のばらつきに起因して、信号線方向の表示ムラが生じる場合がある。また、映像信号の書き込み時に差分電流をとる構成であるため、消費電力の増加を生じ易い。
【０００９】
本発明は、上記課題に鑑みなされたもので、その目的は、表示品位の向上および消費電力の低減を図ることが可能なアクティブマトリクス型表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、前記画素部の列毎に接続された複数の映像信号線と、前記映像信号線を介して前記画素回路に第１信号電流を供給した後、前記映像信号線を介して前記画素回路へ第２信号電流を供給する信号線駆動回路と、を備え、  
前記各画素回路は、前記画素部の選択および非選択を制御する画素スイッチと、前記画素部の選択時において前記第１信号電流に応じた第１駆動電流を記憶した後、記憶した第１駆動電流を供給し、更に、前記第２信号電流に応じた第２駆動電流を記憶する第１記憶部と、前記画素部の非選択時において前記第１記憶部から供給された第１駆動電流を記憶する第２記憶部と、前記画素部の非選択時に前記第１記憶部に記憶された第２駆動電流と前記第２記憶部に記憶された第１駆動電流との差分電流を記憶し、記憶した前記差分電流を駆動電流として前記表示素子へ出力する第３記憶部と、を備えている。
【発明の効果】
【００１１】
本発明によれば、配線容量に影響されることなく良好な表示動作を行なうことができるとともに、定電流回路を削減し、額縁領域の低減および定電流回路に起因する表示ムラを低減することが可能なアクティブマトリクス型表示装置を提供することができる。また、消費電力の低減を図ることが可能なアクティブマトリクス型表示装置を提供するができる。
【発明を実施するための最良の形態】
【００１２】
以下図面を参照しながら、この発明の第１の実施形態として、有機ＥＬ表示装置を例にとり詳細に説明する。  
図１は、有機ＥＬ表示装置を概略的に示す平面図である。図１に示すように、有機ＥＬ表示装置は、例えば、１０型以上の大型アクティブマトリクス型表示装置として構成され、有機ＥＬパネル１０およびこの有機ＥＬパネル１０を制御するコントローラ１２を備えている。
【００１３】
有機ＥＬパネル１０は、ガラス板等の光透過性を有する絶縁基板８、この絶縁基板上にマトリクス状に配列され表示領域１１を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１走査線Ｓｇａ（１〜ｍ）、第２走査線Ｓｇｂ（１〜ｍ）、第３走査線Ｓｇｃ（１〜ｍ）、第４走査線Ｓｇｄ（１〜ｍ）、第５走査線Ｓｇｅ（１〜ｍ）、表示画素ＰＸの列毎に接続されたｎ本の映像信号線Ｘ（１〜ｎ）、を備えている。また、有機ＥＬパネル１０は、第１、第２、第３、第４、第５走査線Ｓｇａ（１〜ｍ）、Ｓｇｂ（１〜ｍ）Ｓｇｃ（１〜ｍ）、Ｓｇｄ（１〜ｍ）、Ｓｇｅ（１〜ｍ）を表示画素ＰＸの行毎に順次駆動する走査線駆動回路１４ａ、１４ｂ、および複数の映像信号線Ｘ（１〜ｎ）を駆動する信号線駆動回路１５を備えている。走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５は、表示領域１１の外側で絶縁基板８上に一体的に形成されている。
【００１４】
画素部として機能する各表示画素ＰＸは、対向電極間に光活性層を備えた表示素子と、この表示素子に駆動電流を供給する画素回路１８とを含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ＥＬ素子１６を用いている。
【００１５】
図２に表示画素ＰＸの等価回路を示す。画素回路１８は電流信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電流信号方式の画素回路であり、画素スイッチＳＳＴ１、第１スイッチＳＳＴ２、第２スイッチＳＳＴ３、出力スイッチＢＣＴ、第１記憶部３２ａ、第２記憶部３２ｂ、第３記憶部３２ｃを備えている。
【００１６】
第１記憶部３２ａは、第１駆動トランジスタＤＲＴ１、第１保持スイッチＴＣＴ１、およびキャパシタとしての第１保持容量Ｃ１を備えている。第２記憶部３２ｂは、第２駆動トランジスタＤＲＴ２、第２保持スイッチＴＣＴ２、およびキャパシタとしての第２保持容量Ｃ２を備えている。第３記憶部３２ｃは、第３駆動トランジスタＤＲＴ３、第３保持スイッチＴＣＴ３、およびキャパシタとしての第３保持容量Ｃ３を備えている。
【００１７】
第２駆動トランジスタＤＲＴ２を除いて、画素スイッチＳＳＴ１、第１スイッチＳＳＴ２、第２スイッチＳＳＴ３、第１駆動トランジスタＤＲＴ１、第３駆動トランジスタＤＲＴ３、第１保持スイッチＴＣＴ１、第２保持スイッチＴＣＴ２、第３保持スイッチＴＣＴ３、出力スイッチＢＣＴは、ここでは同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。第２駆動トランジスタＤＲＴ２は、Ｎチャネル型の薄膜トランジスタにより構成されている。
【００１８】
本実施形態において、第２駆動トランジスタＤＲＴ２を除く、他の駆動トランジスタおよび各スイッチをそれぞれ構成した薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。第２駆動トランジスタＤＲＴ２は、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタであり、画素スイッチＳＳＴ１等と同一工程、同一層構造で形成され、第１、第３駆動トランジスタＤＲＴ３とは、ソース・ドレイン領域に導電型の異なる不純物を注入することで作り分けられる。画素スイッチＳＳＴ１、第１駆動トランジスタＤＲＴ１、第２駆動トランジスタＤＲＴ２、第３駆動トランジスタＤＲＴ３、第１保持スイッチＴＣＴ１、第２保持スイッチＴＣＴ２、第３保持スイッチＴＣＴ３、第１スイッチＳＳＴ２、第２スイッチＳＳＴ３、出力スイッチＢＣＴの各々は、第１端子、第２端子、および制御端子を有し、本実施形態では、これら第１端子、第２端子、および制御端子をそれぞれソース、ドレイン、ゲートとしている。
【００１９】
第１記憶部３２ａにおいて、第１駆動トランジスタＤＲＴ１は、高電位の電圧電源線Ｖｄｄと低電位の基準電圧電源線Ｖｓｓとの間で有機ＥＬ素子１６と直列に接続され、映像信号に応じた電流量を有機ＥＬ素子に出力する。ここでは、第１駆動トランジスタＤＲＴ１は、そのソースが電源電圧線Ｖｄｄに接続され、ドレインが有機ＥＬ素子１６の陽極に接続される。基準電圧電源線Ｖｓｓおよび電圧電源線Ｖｄｄは、例えば、−９Ｖおよび＋６Ｖの電位にそれぞれ設定される。
【００２０】
第１保持容量Ｃ１は、第１駆動トランジスタＤＲＴ１のソース、ゲート間に接続され、映像信号により決定される第１駆動トランジスタＤＲＴ１のゲート制御電位を保持する。画素スイッチＳＳＴ１は対応する映像信号線Ｘ（１〜ｎ）と第１駆動トランジスタＤＲＴ１のドレインとの間に接続され、そのゲートは対応する第２走査線Ｓｇｂ（１〜ｍ）に接続されている。画素スイッチＳＳＴ１は、第２走査線Ｓｇｂ（１〜ｍ）から供給される制御信号ＳＧ２（１〜ｍ）に応答して、対応する映像信号線Ｘ（１〜ｎ）から映像信号を取り込む。
【００２１】
第１保持スイッチＴＣＴ１は、第１駆動トランジスタＤＲＴ１のドレイン、ゲート間に接続され、そのゲートは、第２走査線Ｓｇｂ（１〜ｍ）に接続されている。第１保持スイッチＴＣＴ１は、第２走査線Ｓｇｂ（１〜ｍ）からの制御信号ＳＧ２（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）され、第１駆動トランジスタＤＲＴ１のゲート、ドレイン間の接続、非接続を制御するとともに、第１保持容量Ｃ１からの電流リークを規制する。
【００２２】
第２記憶部３２ｂにおいて、第２駆動トランジスタＤＲＴ２は、２本の基準電圧電源線Ｖｓｓの間で有機ＥＬ素子１６と直列に接続され、映像信号に応じた電流量を出力する。ここでは、第２駆動トランジスタＤＲＴ２のソースが基準電圧電源線Ｖｓｓに接続され、ドレインが有機ＥＬ素子１６に接続される。第２保持容量Ｃ２は、第２駆動トランジスタＤＲＴ２のソース、ゲート間に接続され、映像信号により決定される第２駆動トランジスタＤＲＴ２のゲート制御電位を保持する。
【００２３】
第２保持スイッチＴＣＴ２は、第２駆動トランジスタＤＲＴ２のドレイン、ゲート間に接続され、そのゲートは、第１走査線Ｓｇａ（１〜ｍ）に接続されている。第２保持スイッチＴＣＴ２は、第１走査線Ｓｇａ（１〜ｍ）からの制御信号ＳＧ１（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）され、第２駆動トランジスタＤＲＴ２のゲート、ドレイン間の接続、非接続を制御するとともに、第２保持容量Ｃ２からの電流リークを規制する。
【００２４】
第１スイッチＳＳＴ２は、第２保持スイッチＴＣＴ２のソースおよび第２駆動トランジスタＤＲＴ２のドレインと、第１駆動トランジスタＤＲＴ１のドレインとの間に接続され、そのゲートは、第４走査線Ｓｇｄ（１〜ｍ）に接続されている。第１スイッチＳＳＴ２は、第４走査線Ｓｇｄ（１〜ｍ）からの制御信号ＳＧ４（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）され、第２駆動トランジスタＤＲＴ２と、第１駆動トランジスタＤＲＴ１との間の接続、非接続を制御する。つまり、第１スイッチＳＳＴ２は、第１記憶部３２ａと第２記憶部３２ｂとの間の電流経路の接続、非接続を制御する。
【００２５】
第３記憶部３２ｃにおいて、第３駆動トランジスタＤＲＴ３は、電圧電源線Ｖｄｄと基準電圧電源線Ｖｓｓとの間で有機ＥＬ素子１６と直列に接続され、映像信号に応じた電流量を有機ＥＬ素子に出力する。ここでは、第３駆動トランジスタＤＲＴ３は、そのソースが電圧電源線Ｖｄｄに接続され、ドレインが有機ＥＬ素子１６に接続される。
【００２６】
第３保持容量Ｃ３は、第３駆動トランジスタＤＲＴ３のソース、ゲート間に接続され、映像信号により決定される第３駆動トランジスタＤＲＴ３のゲート制御電位を保持する。
【００２７】
第３保持スイッチＴＣＴ３は、第３駆動トランジスタＤＲＴ３のドレイン、ゲート間に接続され、そのゲートは、第３走査線Ｓｇｃ（１〜ｍ）に接続されている。第３保持スイッチＴＣＴ３は、第３走査線Ｓｇｃ（１〜ｍ）からの制御信号ＳＧ３（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）され、第３駆動トランジスタＤＲＴ３のゲート、ドレイン間の接続、非接続を制御するとともに、第３保持容量Ｃ１からの電流リークを規制する。
【００２８】
出力スイッチＢＣＴは、第３駆動トランジスタＤＲＴ３のドレインと有機ＥＬ素子１６の一方の電極、ここでは陽極、との間に接続され、そのゲートは第５走査線Ｓｇｅ（１〜ｍ）に接続されている。出力スイッチＢＣＴは、第５走査線Ｓｇｅ（１〜ｍ）からの制御信号ＢＧ（１〜ｍ）によりオン、オフ制御され、第３駆動トランジスタＤＲＴ３と有機ＥＬ素子１６との接続、非接続を制御する。
【００２９】
第２スイッチＳＳＴ３は、第１保持スイッチＴＣＴ１のソースおよび第１駆動トランジスタＤＲＴ１のドレインと、第３駆動トランジスタＤＲＴ３のドレインとの間に接続され、そのゲートは、第３走査線Ｓｇｃ（１〜ｍ）に接続されている。第２スイッチＳＳＴ３は、第３走査線Ｓｇｃ（１〜ｍ）からの制御信号ＳＧ３（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）され、第１駆動トランジスタＤＲＴ１と、第３駆動トランジスタＤＲＴ３および出力スイッチＢＣＴとの間の接続、非接続を制御する。つまり、第１スイッチＳＳＴ２は、第１記憶部３２ａと第３記憶部３２ｃとの接続、非接続を制御する。
【００３０】
次に図３を参照して、第３駆動トランジスタＤＲＴ３および有機ＥＬ素子１６の構成を詳細に説明する。図３は、有機ＥＬ素子１６を含む表示画素Ｐｘの断面を示している。  
第３駆動トランジスタＤＲＴ３を構成したＰチャネル型の薄膜トランジスタは、絶縁基板８上に形成されたポリシリコンからなる半導体層５０を備え、この半導体層はソース領域５０ａ、ドレイン領域５０ｂ、およびソース、ドレイン領域間に位置したチャネル領域５０ｃを有している。半導体層５０に重ねてゲート絶縁膜５２が形成され、このゲート絶縁膜上にゲート電極Ｇが設けられチャネル領域５０ｃと対向している。ゲート電極Ｇに重ねて層間絶縁膜５４が形成され、この層間絶縁膜上にソース電極（ソース）Ｓおよびドレイン電極（ドレイン）Ｄが設けられている。ソース電極Ｓおよびドレイン電極Ｄは、それぞれ層間絶縁膜５４およびゲート絶縁膜５２に貫通形成されたコンタクトを介して半導体層５０のソース領域５０ａおよびドレイン領域５０ｂにそれぞれ接続されている。第３駆動トランジスタＤＲＴ３のドレイン電極Ｄは、層間絶縁膜５４上に形成された配線を介して出力スイッチＢＣＴに接続されている。
【００３１】
なお、第１駆動トランジスタＤＲＴ１、画素スイッチＳＳＴ１、第１保持スイッチＴＣＴ１、第２保持スイッチＴＣＴ２、第３保持スイッチＴＣＴ３、第１スイッチＳＳＴ２、第２スイッチＳＳＴ３、出力スイッチＢＣＴを構成する各薄膜トランジスタも上記と同一の構造に形成されている。第２駆動トランジスタＤＲＴ２も上記と同一の構造に形成されるが、さらにＬＤＤ領域を追加してもよい。
【００３２】
層間絶縁膜５４上には映像信号線Ｘ（１〜ｎ）を含む複数の配線が設けられている。また、層間絶縁膜５４上にはソース電極Ｓ、ドレイン電極Ｄ、配線を覆って保護膜５６が形成されている。保護膜５６上には、親水膜５８、隔壁膜６０が順に積層されている。
【００３３】
有機ＥＬ素子１６は、ルミネセンス性有機化合物を含む有機発光層６４を陽極６２および陰極６６間に挟持した構造を有している。陽極６２は、ＩＴＯ（インジウム・ティン・オキサイド）等の透明電極材料から形成され、保護膜５６上に設けられている。親水膜５８および隔壁膜６０の内、陽極６２と対向した部分はエッチングにより除去されている。そして、陽極６２上に陽極バッファ層６３および有機発光層６４が形成され、更に、有機発光層６４および隔壁膜６０に重ねて銀・アルミ合金から成る陰極６６が積層されている。
【００３４】
このような構造の有機ＥＬ素子１６では、陽極６２から注入されたホールと、陰極６６から注入された電子とが有機発光層６４の内部で再結合したときに、有機発光層を構成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光し、この光が有機発光層６４から透明な陽極６２および絶縁基板８を介して外部へ放出される。
【００３５】
ここで、陰極６６に光透過性をもたせ、絶縁基板８と反対側の面から光を外部に取り出してもよい。また、陽極６２を陰極６６に対して絶縁基板８側に配置した逆積層型を採用してもよい。いずれの場合も光出射面側を透明導電材料で形成する必要があり、例えば陰極６６を光出射面側に配置する場合には、アルカリ土類金属、希土類金属を光透過性を有する程度に薄く形成することで達成できる。
【００３６】
一方、図１に示すコントローラ１２は有機ＥＬパネル１０の外部に配置されたプリント回路基板上に形成され、走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５を制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。そして、コントローラ１２は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路１５に供給する。
【００３７】
走査線駆動回路１４ａ、１４ｂは、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、図１および第２に示すように、出力バッファを介して各行の表示画素ＰＸに４種類の制御信号、すなわち、制御信号ＳＧ１（１〜ｍ）、ＳＧ２（１〜ｍ）、ＳＧ３（１〜ｍ）、ＳＧ４（１〜ｍ）、ＢＧ（１〜ｍ）を供給する。これにより、各第１、第２、第３、第４、第５走査線Ｓｇａ（１〜ｍ）、Ｓｇｂ（１〜ｍ）、Ｓｇｃ（１〜ｍ）、Ｓｇｄ（１〜ｍ）、Ｓｇｅ（１〜ｍ）は、互いに異なる１水平走査期間において、それぞれ制御信号ＳＧ１（１〜ｍ）、制御信号ＳＧ２（１〜ｍ）、ＳＧ３（１〜ｍ）、制御信号ＳＧ４（１〜ｍ）、制御信号ＢＧ（１〜ｍ）により駆動される。
【００３８】
信号線駆動回路１５は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して第１信号電流Ｉｏおよび第２信号電流Ｉｏ−Ｉｓｉｇとし、第１および第２信号電流を複数の映像信号線Ｘ（１〜ｎ）に並列的に供給する。図２に示すように、信号線駆動回路１５は、各映像信号線Ｘ（１〜ｎ）に接続された複数のソースＩＣ３０を備えている。各ソースＩＣ３０は、可変のＮチャネルＩＣで形成され、電流供給部として機能する。ソースＩＣ３０は、映像信号線Ｘ（１〜ｎ）を通して画素回路１８に、ベース電流として第１信号電流Ｉｏおよび階調電流としての第２信号電流Ｉｏ−Ｉｓｉｇを供給する。第１信号電流Ｉｏおよび第２信号電流Ｉｏ−Ｉｓｉｇは、それぞれ時分割することにより、同一の映像信号配線Ｘ（１〜ｎ）を用いて複数の表示画素ＰＸに供給される。
【００３９】
第１信号電流Ｉｏおよび第２信号電流Ｉｏ−Ｉｓｉｇの電流量は、書き込み不足が生じない電流量に設定されている。つまり、第１信号電流Ｉｏおよび第２信号電流Ｉｏ−Ｉｓｉｇの電流量は、一水平走査期間（ｔ）の、映像信号線Ｘの配線容量（Ｃｐ）に最高階調表示から最低階調表示までの電位変化分（最大電圧変化ΔＶ）を掛けた値に相当する電荷量よりも大きな値に設定される（Ｉｏ（Ｉｏ−Ｉｓｉｇ）＞Ｃｐ×ΔＶ／ｔ）。第１信号電流Ｉｏおよび第２信号電流Ｉｏ−Ｉｓｉｇは、例えば、有機ＥＬ表示装置の最高階調表示を行なう駆動電流と同程度の大きさに設定される。一例として、第１信号電流Ｉｏは、例えば、０．１〜１．０μＡに設定される。
【００４０】
また、第１信号電流Ｉｏおよび第２信号電流Ｉｏ−Ｉｓｉｇのいずれか一方、例えば、第１信号電流Ｉｏを定電流とし、第２信号電流Ｉｏ−Ｉｓｉｇを階調に応じて可変する信号電流としている。なお、第２信号電流Ｉｏ−Ｉｓｉｇを定信号電流とし、第１信号電流Ｉｏを階調に応じて可変する信号電流としてもよい。あるいは、第１信号電流Ｉｏおよび第２信号電流Ｉｏ−Ｉｓｉｇの両方を可変の信号電流とすることも可能である。
【００４１】
上記のように構成された有機ＥＬ表示装置において、画素回路１８の動作は、第１信号電流（定電流Ｐチャネル）書き込み動作、第１信号電流（定電流Ｎチャネル）書き込み動作、第２信号電流（仮信号）書き込み動作、差分信号（本信号）書き込み動作、および発光動作に分けられる。
【００４２】
図４は、制御信号Ｓａ１、Ｓｂ１、Ｓｃ１、Ｓｄ１のオン、オフ（ｈｉｇｈ、Ｌｏｗ）タイミングを示す表であり、図５は、制御信号Ｓａ１、Ｓｂ１、Ｓｃ１、Ｓｄ１のオン、オフに伴う各素子のオン・オフタイミングを示す図である。図６は、１行目の表示画素ＰＸにおける画素回路１８の動作を模式的に示している。
【００４３】
図４、図５および図６に示すように、第１信号電流（定電流Ｐチャネル）書き込み動作では、例えば、１行目の表示画素ＰＸに対し、第１走査線駆動回路１４ａから第１保持スイッチＴＣＴ１、および画素スイッチＳＳＴ１をオン状態とするレベル（オン電位）、ここでは、ローレベルの制御信号ＳＧ１が出力される。同時に、第１走査線駆動回路１４ａおよび第２走査線駆動回路１４ｂから、第２保持スイッチＴＣＴ２、第１スイッチＳＳＴ２、第３保持スイッチＴＣＴ３、第２スイッチＳＳＴ３、および出力スイッチＢＣＴをオフ状態とするレベル（オフ電位）、ここではハイレベルの制御信号ＳＧ２、ＳＧ３、ＳＧ４、ＢＧが出力される。これにより、第１保持スイッチＴＣＴ１および画素スイッチＳＳＴ１がオン（導通状態）、また、第２保持スイッチＴＣＴ２、第１スイッチＳＳＴ２、第３保持スイッチＴＣＴ３、第２スイッチＳＳＴ３、および出力スイッチＢＣＴがオフ（非導通状態）に切換えられ、第１信号電流書込み動作が開始される。
【００４４】
第１信号電流（Ｐチャネル）書き込み期間において、信号線駆動回路１５の対応するソースＩＣ３０から、例えば、所定の定電流に設定された第１信号電流Ｉｏが映像信号線Ｘ１に供給され、画素スイッチＳＳＴ１により選択された表示画素ＰＸに供給される。
【００４５】
表示画素ＰＸにおいて、画素スイッチＳＳＴ１および第１保持スイッチＴＣＴ１はオン状態にあり、取り込まれた第１信号電流Ｉｏは第１記憶部３２ａの第１駆動トランジスタＤＲＴ１に供給され第１駆動トランジスタＤＲＴ１を書き込み状態とする。これにより、電圧電源線Ｖｄｄから第１駆動トランジスタＤＲＴ１を通して映像信号線Ｘ１に書き込み電流が流れ、第１信号電流Ｉｏの電流量に対応した第１駆動トランジスタＤＲＴ１のゲート、ソース間電位が第１保持容量Ｃ１に書き込まれる。
【００４６】
次に、制御信号ＳＧ１がオフ電位（ハイレベル）となり、第１保持スイッチＴＣＴ１および画素スイッチＳＳＴ１がオフとなる。これにより、第１信号電流書込み動作が終了する。続いて、図４、図５および図７に示すように、制御信号ＳＧ２、ＳＧ４がオン電位（ローレベル）となり、第２保持スイッチＴＣＴ２および第１スイッチＳＳＴ２がオンとなる。第２スイッチＳＳＴ３および出力スイッチＢＣＴがオフ（非導通状態）に維持される。これにより、第１信号電流（Ｎチャネル）書き込み動作が開始する。
【００４７】
第１信号電流（Ｎチャネル）書き込み期間において、第１駆動トランジスタＤＲＴ１は、第１保持容量Ｃ１に書き込まれたゲート制御電圧により、第１信号電流Ｉｏに対応した電流量の第１駆動電流を出力する。これにより、第１記憶部３２ａから第１スイッチＳＳＴ２を介して、第２記憶部３２ｂに第１信号電流が供給される。
【００４８】
第２記憶部３２ｂにおいて、第２保持スイッチＴＣＴ２はオン状態にあり、取り込まれた第１信号電流Ｉｏは第２駆動トランジスタＤＲＴ２に供給され第２駆動トランジスタＤＲＴ２を書き込み状態とする。これにより、電圧電源線Ｖｄｄから第１駆動トランジスタＤＲＴ１、第２駆動トランジスタＤＲＴ２を通して基準電圧電源線Ｖｓｓに書き込み電流が流れ、第１信号電流Ｉｏの電流量に対応した第２駆動トランジスタＤＲＴ２のゲート、ソース間電位が第２保持容量Ｃ２に書き込まれる。
【００４９】
次に、制御信号ＳＧ２、ＳＧ４がオフ電位（ハイレベル）となり、第２保持スイッチＴＣＴ２および第１スイッチＳＳＴ２がオフとなる。これにより、第１信号電流（Ｎチャネル）書き込み動作が終了する。
【００５０】
続いて、図４、図５および図８に示すように、制御信号ＳＧ１がオン電位（ローレベル）となり、第１保持スイッチＴＣＴ１および画素スイッチＳＳＴ１がオンとなる。出力スイッチＢＣＴはオフ（非導通状態）に維持される。これにより、第２信号電流（仮信号）書き込み動作が開始される。
【００５１】
第２信号電流（仮信号）書き込み期間において、信号線駆動回路１５の対応するソースＩＣ３０から、所望の階調に対応する第２信号電流Ｉｏ−Ｉｓｉｇが映像信号線Ｘ１に供給され、画素スイッチＳＳＴ１により選択された表示画素ＰＸに供給される。
【００５２】
表示画素ＰＸにおいて、画素スイッチＳＳＴ１および第１保持スイッチＴＣＴ１はオン状態にあり、取り込まれた第２信号電流Ｉｏ−Ｉｓｉｇは、第１記憶部３２ａの第１駆動トランジスタＤＲＴ１に供給され第１駆動トランジスタＤＲＴ１を書き込み状態とする。これにより、電圧電源線Ｖｄｄから第１駆動トランジスタＤＲＴ１を通して映像信号線Ｘ１に書き込み電流が流れ、第２信号電流Ｉｏ−Ｉｓｉｇの電流量に対応した第１駆動トランジスタＤＲＴ１のゲート、ソース間電位が第１保持容量Ｃ１に書き込まれる。
【００５３】
次に、制御信号ＳＧ１がオフ電位（ハイレベル）となり、第１保持スイッチＴＣＴ１および画素スイッチＳＳＴ１がオフとなる。これにより、第２信号電流（仮信号）書き込み動作が終了する。
【００５４】
続いて、図４、図５、および図９に示すように、制御信号ＳＧ３、ＳＧ４がオン電位（ローレベル）となり、第１スイッチＳＳＴ２、第２スイッチＳＳＴ３、および第３保持スイッチＴＣＴ３がオンとなる。第１保持スイッチＴＣＴ１、第２保持スイッチＴＣＴ２および出力スイッチＢＣＴはオフ（非導通状態）に維持される。これにより、本信号電流（差分信号）書き込み動作が開始する。
【００５５】
本信号電流書き込み期間において、第１駆動トランジスタＤＲＴ１は、第１保持容量Ｃ１に書き込まれたゲート制御電圧により、第２信号電流Ｉｏ−Ｉｓｉｇに対応した電流量の第２駆動電流を出力する。これにより、第１記憶部３２ａから第１スイッチＳＳＴ２を介して、第２記憶部３２ｂに第２駆動電流（Ｉｏ−Ｉｓｉｇ）が供給される。
【００５６】
また、第２記憶部３２ｂの第２駆動ドランジスタＤＲＴ２は、第２保持容量Ｃ２に書き込まれたゲート制御電圧により、第１信号電流Ｉｏに対応した電流量の第１駆動電流（Ｉｏ）を基準電圧電源線Ｖｓｓに出力する。この第１駆動電流（Ｉｏ）の内、第２駆動電流に相当する電流（Ｉｏ−Ｉｓｉｇ）は、電圧電源線Ｖｄｄから第１記憶部３２ａの第１駆動トランジスタＤＲＴ１および第１スイッチＳＳＴ２を通して第２記億部３２ｂの第２駆動トランジスタＤＲＴ２に供給され、残りの駆動電流、つまり、差分電流（Ｉｏ−（Ｉｏ−Ｉｓｉｇ））＝Ｉｓｉｇは、電圧電源線Ｖｄｄから第３記憶部３２ｃの第３駆動トランジスタＤＲＴ３および第２スイッチＳＳＴ３、更に、第１スイッチＳＳＴ２を通して第２駆動トランジスタＤＴＲ２に供給される。
【００５７】
この際、第３保持スイッチＴＣＴ２はオン状態にあり、第３駆動トランジスタＤＲＴ３は書き込み状態となっている。そのため、第３駆動トランジスタＤＲＴ３を通して差分電流Ｉｓｉｇが流れることにより、この差分電流Ｉｓｉｇの電流量に対応した第３駆動トランジスタＤＲＴ３のゲート、ソース間電位が第３保持容量Ｃ３に書き込まれる。
【００５８】
次に、制御信号ＳＧ３、ＳＧ４がオフ電位（ハイレベル）となり、第１、第２スイッチＳＳＴ１、ＳＳＴ２、および第３保持スイッチＴＣＴ３がオフとなる。これにより、第３記憶部３２ｃへの本信号電流、つまり、差分電流Ｉｓｉｇの書き込み動作が終了する。
【００５９】
続いて、図４、図５、および図１０に示すように、制御信号ＢＧがオン電位（ローレベル）となり、出力スイッチＢＣＴがオンとなる。他のスイッチはオフに維持される。これにより、発光動作が開始される。
【００６０】
発光期間において、第３駆動トランジスタＤＲＴ３は、第３保持容量Ｃ３に書き込まれたゲート制御電圧により、差分電流Ｉｓｉｇに対応した電流量の駆動電流Ｉｓｉｇを出力する。この駆動電流Ｉｓｉｇが出力スイッチＢＣＴを通して有機ＥＬ素子１６に供給される。これにより有機ＥＬ素子１６が発光し、発光動作が開始される。有機ＥＬ素子１６は、１フレーム期間後に、再び制御信号ＢＧがオフ電位となるまで発光状態を維持する。
【００６１】
上記のように構成された有機ＥＬ表示装置によれば、映像信号電流の書き込みにおいて、映像信号線を介して画素回路１８の第１記憶部３２ａに第１信号電流を供給し書き込んだ後、この第１記憶部に記憶された第１信号電流を第１駆動トランジスタにより第２記憶部３２ｂに供給して書き込み、更に、映像信号線を介して画素回路１８へ第２信号電流を供給して第１記憶部３２ａに書き込む。発光時、第１記憶部に記憶された第２信号電流と第２記憶部に記憶された第１信号電流との差分電流を第３記憶部に書き込み記憶し、記憶した差分電流を駆動電流Ｉｓｉｇとして表示素子１６へ出力する構成としている。そのため、低階調の発光を行う場合でも、映像信号線へ供給する第１および第２信号電流の電流値を自由に設定することが可能となり、映像信号線の配線容量よりも十分に大きな値に設定することがでる。従って、低輝度で表示を行う場合でも、配線容量に影響されることなく、充分にかつ短時間で信号電流を書き込むことができ、低輝度での表示不良、スジムラ、ざらつき感の視認を解消し、高品位の画像表示を実現することができる。
【００６２】
映像信号線への高電流の書き込みを行なった後、低電流の書き込みを行なう場合でも低電流の映像信号の書き込み不足も解消することができる。例えば、従来では、最高階調表示（白表示）の映像信号の書き込みを行なった後、最低階調表示（黒表示）の書き込みを行なう場合、後者の映像信号の書き込み不足により、高階調側の書き込み状態となり、表示上、白表示が尾を引いたような画像となる恐れがある。本実施形態によれば、このような書き込み不足に起因する表示不良を解消することも可能となる。
【００６３】
各画素回路において、信号電流の書き込み時、出力スイッチＢＣＴを除く他のトランジスタに流れる信号電流あるいは駆動電流を、有機ＥＬ素子１６に供給される駆動電流の数倍ないし数十倍に大きくすることができる。第１、第２、第３駆動トランジスタＤＲＴ３、ＤＲＴ２、ＤＴＲ３、その他のスイッチを構成している薄膜トランジスタのアーリー効果やキンク効果に起因する電流上昇率のバラツキは、トランジスタを流れる電流が大きいほど小さい。そのため、本実施形態のように、トランジスタに流れる電流を有機ＥＬ素子１６に供給される発光電流の数倍ないし数十倍と大きくすることにより、トランジスタの電流上昇率のバラツキを抑制し、有機ＥＬ素子に対してバラツキのない駆動電流を供給することができる。その結果、表示画素ＰＸ間の輝度のバラツキを抑制し、表示品位の向上した良好な画像表示が可能となる。
【００６４】
また、上記有機ＥＬ表示装置によれば、映像信号電流の書き込みにおいて、第１記憶部の第１駆動トランジスタにより、第２記憶部の第２駆動トランジスタに第１信号電流を書き込み記憶するように構成されている。そのため、従来用いていた定電流回路を削減し、供給部をソースＩＣ３０によって構成することができる。従って、表示装置の額縁部分の幅を低減し、表示領域の大型化、あるいは、装置全体の小型化を計ることが可能となる。同時に製造コストの低減を図ることが可能となる。更に、定電流回路に起因した映像信号線方向の表示ムラを解消し、表示品位の向上を図ることができる。
【００６５】
更に、発光期間において、有機ＥＬ素子１６を発光させるための差分電流のみを有機ＥＬ素子に供給し、第１記憶部および第２記憶部へは駆動電流を流す必要がない。そのため、画像表示に伴う消費電力を大幅に削減することが可能となる。
【００６６】
なお、上述した第１の実施形態において、画素回路１８の第１スイッチＳＳＴ２、第２保持スイッチＴＣＴ２、出力スイッチＢＣＴは、Ｐチャネル型のＴＦＴに限らず、Ｎチャネル型のＴＦＴにより構成してもよい。また、画素スイッチＳＳＴ１および第１保持スイッチＴＣＴ１は、キャリアが同一であれば、Ｐチャンネル型あるいはＮチャネル型のいずれでも構成することができる。
【００６７】
次に、図１１を参照して、この発明の第２の実施形態に係る有機ＥＬ表示装置について説明する。  
第２の実施形態によれば、画素回路１８の第３記憶部３２ｃにおいて、第３駆動トランジスタＤＲＴ３は、Ｎチャネル型の薄膜トランジスタにより構成されている。第３駆動トランジスタＤＲＴ３は、低電位の基準電圧電源線Ｖｓｓと高電位の電圧電源線Ｖｄｄとの間で有機ＥＬ素子１６と直列に接続されている。ここでは、第３駆動トランジスタＤＲＴ３は、そのソースが低電位の基準電圧電源線Ｖｓｓに接続され、ドレインが出力スイッチＢＣＴを介して有機ＥＬ素子１６に接続される。
【００６８】
出力スイッチＢＣＴは、第３駆動トランジスタＤＲＴ３のドレインと有機ＥＬ素子１６の一方の電極、ここでは陽極、との間に接続され、そのゲートは第５走査線Ｓｇｅ（１〜ｍ）に接続されている。有機ＥＬ素子１６は、その陰極が電源電圧線Ｖｄｄに接続されている。  
第２の実施形態において、有機ＥＬ表示装置の他の構成は前述した第１の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。
【００６９】
上記のように構成された第２の実施形態に係る有機ＥＬ表示装置において、画素回路１８の動作は、第１信号電流（定電流Ｐチャネル）書き込み動作、第１信号電流（定電流Ｎチャネル）書き込み動作、第２信号電流（仮信号）書き込み動作、差分信号（本信号）書き込み動作、および発光動作に分けられる。
【００７０】
図１２は、制御信号Ｓａ１、Ｓｂ１、Ｓｃ１、Ｓｄ１のオン、オフ（ｈｉｇｈ、Ｌｏｗ）タイミングを示す表であり、図１３は、制御信号Ｓａ１、Ｓｂ１、Ｓｃ１、Ｓｄ１のオン、オフに伴う各素子のオン・オフタイミングを示す図である。図１４は、１行目の表示画素ＰＸにおける画素回路１８の動作を模式的に示している。
【００７１】
図１２、図１３および図１４に示すように、第１信号電流（定電流Ｐチャネル）書き込み動作では、前述した第１の実施形態と同様に、第１保持スイッチＴＣＴ１および画素スイッチＳＳＴ１がオン（導通状態）、また、第２保持スイッチＴＣＴ２、第１スイッチＳＳＴ２、第３保持スイッチＴＣＴ３、第２スイッチＳＳＴ３、および出力スイッチＢＣＴがオフ（非導通状態）に切換えられ、第１信号電流書込み動作が開始される。
【００７２】
信号線駆動回路１５の対応するソースＩＣ３０から、例えば、所定の定電流に設定された第１信号電流Ｉｏが映像信号線Ｘ１に供給され、画素スイッチＳＳＴ１により選択された表示画素ＰＸに供給される。これにより、電圧電源線Ｖｄｄから第１駆動トランジスタＤＲＴ１を通して映像信号線Ｘ１に書き込み電流が流れ、第１信号電流Ｉｏの電流量に対応した第１駆動トランジスタＤＲＴ１のゲート、ソース間電位が第１保持容量Ｃ１に書き込まれる。
【００７３】
次に、第１保持スイッチＴＣＴ１および画素スイッチＳＳＴ１がオフとなり、第１信号電流書込み動作が終了する。続いて、図１２、図１３および図１５に示すように、第２保持スイッチＴＣＴ２および第１スイッチＳＳＴ２がオンとなる。第２スイッチＳＳＴ３および出力スイッチＢＣＴがオフ（非導通状態）に維持される。これにより、第１信号電流（Ｎチャネル）書き込み動作が開始する。
【００７４】
第１信号電流（Ｎチャネル）書き込み期間において、第１の実施形態と同様に、第１駆動トランジスタＤＲＴ１は、第１保持容量Ｃ１に書き込まれたゲート制御電圧により、第１信号電流Ｉｏに対応した電流量の第１駆動電流を出力する。これにより、第１記憶部３２ａから第１スイッチＳＳＴ２を介して、第２記憶部３２ｂに第１信号電流が供給される。第２記憶部３２ｂにおいて、第２保持スイッチＴＣＴ２はオン状態にあり、取り込まれた第１信号電流Ｉｏは第２駆動トランジスタＤＲＴ２を通して基準電圧電源線Ｖｓｓに流れる。従って、第１信号電流Ｉｏの電流量に対応した第２駆動トランジスタＤＲＴ２のゲート、ソース間電位が第２保持容量Ｃ２に書き込まれる。
【００７５】
次に、第２保持スイッチＴＣＴ２および第１スイッチＳＳＴ２がオフとなり、第１信号電流（Ｎチャネル）書き込み動作が終了する。
【００７６】
続いて、図１２、図１３および図１６に示すように、第１保持スイッチＴＣＴ１および画素スイッチＳＳＴ１がオンに切り換えられ、出力スイッチＢＣＴがオフ（非導通状態）に維持される。これにより、第２信号電流（仮信号）書き込み動作が開始される。
【００７７】
第２信号電流（仮信号）書き込み期間において、信号線駆動回路１５の対応するソースＩＣ３０から、所望の階調に対応する第２信号電流Ｉｏ＋Ｉｓｉｇが映像信号線Ｘ１に供給され、画素スイッチＳＳＴ１により選択された表示画素ＰＸに供給される。これにより、電圧電源線Ｖｄｄから第１駆動トランジスタＤＲＴ１を通して映像信号線Ｘ１に書き込み電流が流れ、第２信号電流Ｉｏ＋Ｉｓｉｇの電流量に対応した第１駆動トランジスタＤＲＴ１のゲート、ソース間電位が第１保持容量Ｃ１に書き込まれる。次に、第１保持スイッチＴＣＴ１および画素スイッチＳＳＴ１がオフとなり、第２信号電流（仮信号）書き込み動作が終了する。
【００７８】
続いて、図１２、図１３、および図１７に示すように、制御信号ＳＧ３、ＳＧ４がオン電位（ローレベル）となり、第１スイッチＳＳＴ２、第２スイッチＳＳＴ３、および第３保持スイッチＴＣＴ３がオンとなる。第１保持スイッチＴＣＴ１、第２保持スイッチＴＣＴ２および出力スイッチＢＣＴがオフ（非導通状態）に維持される。これにより、第１記億部３２ａが第２記億部３２ｂおよび第３記憶部３２ｃに接続され、本信号電流（差分信号）書き込み動作が開始する。
【００７９】
本信号電流書き込み期間において、第１駆動トランジスタＤＲＴ１は、第１保持容量Ｃ１に書き込まれたゲート制御電圧により、第２信号電流に対応した電流量の第２駆動電流Ｉｏ＋Ｉｓｉｇを出力する。この際、第２記憶部３２ｂの第２駆動ドランジスタＤＲＴ２は、第２保持容量Ｃ２に書き込まれたゲート制御電圧により、第１信号電流Ｉｏに対応した電流量の第１駆動電流（Ｉｏ）を基準電圧電源線Ｖｓｓに出力可能となっている。そのため、第１駆動トランジスタＤＲＴ１から供給された第２駆動電流Ｉｏ＋Ｉｓｉｇの内、第１駆動電流に相当する電流Ｉｏは、第１記億部３２ａから第１スイッチＳＳＴ１および第２駆動トランジスタＤＲＴ２を通して基準電圧電源線Ｖｓｓに流れる。
【００８０】
また、第２駆動電流Ｉｏ＋Ｉｓｉｇの内、残りの駆動電流、つまり、差分電流（（Ｉｏ＋Ｉｓｉｇ）−Ｉｏ）＝Ｉｓｉｇは、第２スイッチＳＳＴ３を通り、第３記億部３２ｃの第３駆動トランジスタＤＲＴ３に供給される。この際、第３保持スイッチＴＣＴ２はオン状態にあり、第３駆動トランジスタＤＲＴ３は書き込み状態となっている。そのため、第３駆動トランジスタＤＲＴ３を通して差分電流Ｉｓｉｇが流れることにより、この差分電流Ｉｓｉｇの電流量に対応した第３駆動トランジスタＤＲＴ３のゲート、ソース間電位が第３保持容量Ｃ３に書き込まれ、記憶される。
【００８１】
次に、制御信号ＳＧ３、ＳＧ４がオフ電位（ハイレベル）となり、第１、第２スイッチＳＳＴ１、ＳＳＴ２、および第３保持スイッチＴＣＴ３がオフとなる。これにより、第３記憶部３２ｃへの本信号電流、つまり、差分電流Ｉｓｉｇの書き込み動作が終了する。
【００８２】
続いて、図１２、図１３、および図１８に示すように、制御信号ＢＧがオン電位（ローレベル）となり、出力スイッチＢＣＴがオンとなる。他のスイッチはオフに維持される。これにより、発光動作が開始される。
【００８３】
発光期間において、第３駆動トランジスタＤＲＴ３は、第３保持容量Ｃ３に書き込まれたゲート制御電圧により、差分電流Ｉｓｉｇに対応した電流量の駆動電流Ｉｓｉｇを出力する。この駆動電流Ｉｓｉｇは、電圧電源線Ｖｄｄから有機ＥＬ素子１６、出力スイッチＢＣＴおよび第３駆動トランジスタＤＲＴ３を通して流れる。これにより有機ＥＬ素子１６が発光する。有機ＥＬ素子１６は、１フレーム期間後に、再び制御信号ＢＧがオフ電位となるまで発光状態を維持する。
【００８４】
上記のように構成された有機ＥＬ表示装置によれば、前述した第１の実施形態と同様の作用効果を得ることができる。すなわち、配線容量に影響されることなく良好な表示動作を行なうことができるとともに、定電流回路を削減し、額縁領域の低減および定電流回路に起因する表示ムラを低減することが可能なアクティブマトリクス型表示装置が得られる。また、発光期間において、有機ＥＬ素子１６を発光させるための差分電流のみを有機ＥＬ素子に供給し、第１記憶部および第２記憶部へは駆動電流を流す必要がない。そのため、画像表示に伴う消費電力を大幅に削減することが可能となる。
【００８５】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００８６】
前述した実施形態において、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な表示素子を適用可能である。
【図面の簡単な説明】
【００８７】
【図１】図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置を概略的に示す平面図である。
【図２】図２は、前記有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。
【図３】図３は、前記有機ＥＬ表示装置の駆動トランジスタおよび有機ＥＬ素子を示す断面図である。
【図４】図４は、前記有機ＥＬ表示装置における制御信号のオン、オフ（ｈｉｇｈ、Ｌｏｗ）タイミングを示す図である。
【図５】図５は、前記有機ＥＬ表示装置における各スイッチのオン、オフタイミングを示す図である。
【図６】図６は、前記有機ＥＬ表示装置の第１信号電流（Ｐチャネル）書き込み時における表示画素の等価回路を示す平面図である。
【図７】図７は、前記有機ＥＬ表示装置の第１信号電流（Ｎチャネル）書き込み時における表示画素の等価回路を示す平面図である。
【図８】図８は、前記有機ＥＬ表示装置の第２信号電流（仮信号）書き込み時における表示画素の等価回路を示す平面図である。
【図９】図９は、前記有機ＥＬ表示装置の本信号（差分電流）書き込み時における表示画素の等価回路を示す平面図である。
【図１０】図１０は、前記有機ＥＬ表示装置の発光動作時における表示画素の等価回路を示す平面図である。
【図１１】図１１は、この発明の第２の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。
【図１２】図１２は、前記有機ＥＬ表示装置における制御信号のオン、オフ（ｈｉｇｈ、Ｌｏｗ）タイミングを示す図である。
【図１３】図１３は、前記有機ＥＬ表示装置における各スイッチのオン、オフタイミングを示す図である。
【図１４】図１４は、第２の実施形態に係る有機ＥＬ表示装置の第１信号電流（Ｐチャネル）書き込み時における表示画素の等価回路を示す平面図である。
【図１５】図１５は、第２の実施形態に係る有機ＥＬ表示装置の第１信号電流（Ｎチャネル）書き込み時における表示画素の等価回路を示す平面図である。
【図１６】図１６は、第２の実施形態に係る有機ＥＬ表示装置の第２信号電流（仮信号）書き込み時における表示画素の等価回路を示す平面図である。
【図１７】図１７は、第２の実施形態に係る有機ＥＬ表示装置の本信号（差分電流）書き込み時における表示画素の等価回路を示す平面図である。
【図１８】図１８は、第２の実施形態に係る有機ＥＬ表示装置の発光動作時における表示画素の等価回路を示す平面図である。
【符号の説明】
【００８８】
８…絶縁基板、１０…有機ＥＬパネル、１２…コントローラ、
１４ａ、１４ｂ…走査線駆動回路、１５…信号線駆動回路、１６…有機ＥＬ素子、
１８…画素回路、ＳＳＴ１…画素スイッチ、ＳＳＴ２…第１スイッチ、
ＳＳＴ３…第２スイッチ、ＤＲＴ１…第１駆動トランジスタ、
ＤＲＴ２…第２駆動トランジスタ、ＤＲＴ３…第３駆動トランジスタ、
ＴＣＴ１…第１保持スイッチ、ＴＣＴ２…第２保持スイッチ、
ＴＣＴ３…第３保持スイッチ、ＢＣＴ…出力スイッチ、３０…ソースＩＣ
【図１】
2009053524.tif 000003
【図２】
2009053524.tif 000004
【図３】
2009053524.tif 000005
【図４】
2009053524.tif 000006
【図５】
2009053524.tif 000007
【図６】
2009053524.tif 000008
【図７】
2009053524.tif 000009
【図８】
2009053524.tif 000010
【図９】
2009053524.tif 000011
【図１０】
2009053524.tif 000012
【図１１】
2009053524.tif 000013
【図１２】
2009053524.tif 000014
【図１３】
2009053524.tif 000015
【図１４】
2009053524.tif 000016
【図１５】
2009053524.tif 000017
【図１６】
2009053524.tif 000018
【図１７】
2009053524.tif 000019
【図１８】
2009053524.tif 000020