(57)【要約】【課題】バンプがより平坦な表面を有する半導体装置を提供する。【解決手段】半導体基板、コンタクトパッド、保護膜、バンプ、およびシード層を備える半導体装置が提供される。半導体基板は活性表面を有する。コンタクトパッドは活性表面の上に配置されている。保護膜は、活性表面の上に配置され、およびコンタクトパッドの中央部を露出させる。シード層はコンタクトパッドの露出された中央部の上に配置されている。バンプは、上面と、上面の反対側にある下面と、上面と下面とを接続する側面とを有する。バンプはシード層の上に配置されている。バンプは、下面によっておよび側面の一部によってシード層と接触して設置されている。【選択図】図１
2009094466.tif 000002
【特許請求の範囲】
【請求項１】
活性表面を有する半導体基板と、
活性表面の上に配置されたコンタクトパッドと、
活性表面の上に配置され、およびコンタクトパッドの中央部を露出させる保護膜と、
コンタクトパッドの露出された中央部の上に配置されたシード層と、
上面と、上面の反対側にある下面と、上面と下面とを接続する側面とを有し、シード層の上に配置されたバンプとを備え、
バンプは、下面および側面の一部によってシード層と接触して設置されていることを特徴とする半導体装置。
【請求項２】
シード層が保護膜と直接結合していないことを特徴とする請求項１に記載の半導体装置。
【請求項３】
シード層がコンタクトパッドの中央部およびコンタクトパッドの中央部を囲繞する保護膜を覆うことを特徴とする請求項１に記載の半導体装置。
【請求項４】
シード層の下にある保護膜が３ミクロン未満であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
半導体基板が集積回路網を備えることを特徴とする請求項１に記載の半導体装置。
【請求項６】
コンタクトパッドが金属パッドであることを特徴とする請求項１に記載の半導体装置。
【請求項７】
バンプが金属バンプであることを特徴とする請求項１に記載の半導体装置。
【請求項８】
シード層がバンプ下地金属であることを特徴とする請求項１に記載の半導体装置。
【請求項９】
活性表面を有し、コンタクトパッドが活性表面の上に配置され、および保護膜が活性表面の上に配置されるとともにコンタクトパッドを露出させる開口部を有する半導体基板に対して、
上面と、側壁とを有し、側壁はコンタクトパッドの一部を露出させる開口部を形成する第一のフォトレジスト膜を、保護膜の上に形成する工程と、
前記第一のフォトレジスト層の上面、側壁、およびコンタクトパッドの上にシード層を形成する工程と、
第一のフォトレジスト層の上面上のシード層の上に第二のフォトレジスト膜を形成し、シード層の開口部内を露出させる工程と、
開口部のシード層の上にバンプを形成する工程と、
第二のフォトレジスト膜を除去する工程と、
上面の上のシード層の部分を除去する工程と、
第一のフォトレジスト膜を除去する工程とを備えることを含むバンプ形成方法。
【請求項１０】
保護膜の開口部がコンタクトパッドの中央部を露出させることを特徴とする請求項９に記載のバンプ形成方法。
【請求項１１】
第一のフォトレジスト膜形成工程において、第一のフォトレジスト膜がコンタクトパッドの中央部の縁部を覆うことを特徴とする請求項１０に記載のバンプ形成方法。
【請求項１２】
第一のフォトレジスト膜形成工程において、第一のフォトレジスト膜の側壁によって画成された開口部は保護膜のうち中央部周辺にある３ミクロン未満の部分を露出させることを特徴とする請求項１０に記載のバンプ形成方法。
【請求項１３】
第一のフォトレジスト膜形成工程において、第一のフォトレジスト膜の側壁をコンタクトパッドの中央部と保護膜との間の境界に概ね位置させることを特徴とする請求項１０に記載のバンプ形成方法。
【請求項１４】
バンプ形成工程がめっきによってバンプを形成することを特徴とする請求項９に記載のバンプ形成方法。
【請求項１５】
シード層除去工程が上面の上のシード層をエッチングによって除去することを特徴とする請求項９に記載のバンプ形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に電子装置およびその工程、特に、半導体装置およびバンプ形成方法に関する。
【背景技術】
【０００２】
フリップチップ技術は、チップサイズパッケージング（ＣＳＰ）において高い頻度で適用されるパッケージ技術である。フリップチップ技術は、チップ上へのコンタクトパッドの蒸着にエリアアレイを採用しているので、パッケージエリアを縮小し、および、チップをキャリアと電気的に接続するためにバンプを採用しているので信号伝達の経路を短縮する。
【０００３】
一般的に、チップの表面を覆うとともにチップのアルミニウム（Ａｌ）のコンタクトパッドを露出させる保護膜がある。フリップチップ技術が開始されると、最初に、保護膜およびコンタクトパッドの上にバンプ下地金属（ＵＢＭ）が形成される。次に、フォトレジスト膜がＵＢＭの上に形成されるが、フォトレジスト膜はコンタクトパッドの上方に位置するＵＢＭの部分を露出させる。金（Ａｕ）のバンプが次いで、コンタクトパッドの上方に位置するＵＢＭの部分の上に形成される。その後、フォトレジスト膜が剥離される。続いて、ＡｕバンプとＡｌコンタクトパッドとの間には位置しないＵＢＭのその他の部分がエッチングされる。バンプとＡｌコンタクトパッドとの間のＵＢＭのオーバーエッチングを防止するためには、Ａｕバンプは十分に保護膜と重ね合わせる必要があり、これによってＡｕバンプの上面の粗さが増加する。たとえば、Ａｕバンプの上面の縁部はＡｌコンタクトパッドから突出している。Ａｕバンプが異方性導電膜（ＡＣＦ）を介してキャリアと結合すると、増加した上面の粗さによってＡｕバンプの一部がＡＣＦ中の伝導性粒子を圧縮できず、このためチップとキャリアとの間の伝導性が低下する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
したがって、本発明はバンプがより平坦な表面を有する半導体装置に関する。
【０００５】
本発明は、より平坦な表面を備えたバンプを半導体基板の上に形成するバンプ形成方法に関する。
【課題を解決するための手段】
【０００６】
本発明の実施形態によると、半導体基板、コンタクトパッド、保護膜、バンプ、およびシード層を備える半導体装置が提供される。半導体基板は活性表面を有する。コンタクトパッドは活性表面の上に配置されている。保護膜は活性表面の上に配置され、およびコンタクトパッドの中央部を露出させる。シード層はコンタクトパッドの露出された中央部の上に配置されている 。バンプは、上面と、上面の反対側にある下面と、および上面と下面とを接続する側面とを有する。バンプはシード層の上に配置されている。バンプは、下面によっておよび側面の一部によってシード層と接触して設置されている。
【０００７】
本発明の別の実施形態によると、下記の工程を含むバンプ形成方法が提供される。最初に、活性表面を有し、コンタクトパッドが活性表面の上に配置され、および保護膜が活性表面の上に配置されるとともにコンタクトパッドを露出させる開口部を有する半導体基板が提供される。次に、上面と、上面と接続した少なくとも一つの側壁とを有し、および側壁はコンタクトパッドの一部を露出させる開口部を画成する第一のフォトレジスト膜が保護膜の上に形成される。その後、上面、側壁、およびコンタクトパッドの上にシード層が形成される。続いて、シード層の上面に位置する部分の上に第二のフォトレジスト膜が形成され、シード層の開口部内のその他の部分が露出される。次いで、バンプが開口部におよびシード層の上に形成される。その後、第二のフォトレジスト膜が除去される。次に、上面の上のシード層の部分が除去される。続いて、第一のフォトレジスト膜が除去される。
【０００８】
本発明の実施形態による半導体装置では、バンプは側面の一部によってシード層と接触して設置されている。これによって、組立工程におけるバンプとコンタクトパッドとの間のシード層のオーバーエッチングを防止することができ、その結果、バンプはオーバーエッチングを十分防止できる程度まで保護膜とオーバーラップする必要はなく、このためバンプはより平坦な表面を有することができる。さらに、本発明の実施形態によるバンプ形成方法では、シード層がエッチングされる際に、シード層の下にある第一のフォトレジスト膜は依然として存在するとともにバンプを囲繞し、これによってバンプとコンタクトパッドとの間のシード層のオーバーエッチングを防止する。このようにして、バンプはオーバーエッチングを十分防止できる程度まで保護膜とオーバーラップする必要はなく、その結果、バンプ はより平坦な表面を有することができる。
【発明を実施するための最良の形態】
【０００９】
次に発明の好適な実施形態について詳細に説明し、その例を添付図面に示す。図面および説明では同一または類似の部品には、可能な限り同一の参照番号を用いて言及する。
【００１０】
図１は本発明の実施形態による半導体装置の概略断面図である。図を１参照すると、本実施形態の半導体装置１００は、一つの半導体基板１１０、複数のコンタクトパッド１２０、一つの保護膜１３０、複数のバンプ１４０、および複数のシード層１５０を備える。図１には、一つのコンタクトパッド１２０、一つのバンプ１４０、および一つのシード層１５０が示されている。半導体基板１１０は活性表面１１２を有する。それぞれのコンタクトパッド１２０は活性表面１１２の上に配置され、たとえば金属パッドである。本実施形態では、半導体基板１１０はたとえば、コンタクトパッド１２０に電気的に接続された集積回路網を備えるチップである。保護膜１３０は活性表面１１２の上に配置され、それぞれのコンタクトパッド１２０の中央部１２２を露出させる。保護膜はたとえば絶縁膜である。
【００１１】
シード層１５０は、コンタクトパッド１２０の露出された中央部１２２の上に配置されている。バンプ１４０は、上面１４２と、上面１４２の反対側にある下面１４４と、上面１４２と下面１４４とを接続する少なくとも一つの側面１４６とを有する。バンプ１４０はたとえば金属バンプである。さらに、バンプ１４０はシード層１５０の上に配置されている。バンプ１４０は、下面１４４によっておよび側面１４６の一部によってシード層１５０と接触して設置されている。本実施形態では、シード層１５０は、多膜構造でもありうるバンプ下地金属（ＵＢＭ）である。たとえば、バンプ１４０がＡｕバンプであるとともにコンタクトパッド１２０がＡｌパッドである場合、ＵＢＭは、Ａｌパッドの上に形成されたチタンタングステン（ＴｉＷ）層１５２およびＴｉＷ層とバンプ１４０との間に形成されたＡｕ層１５４とを備える。
【００１２】
本実施形態の半導体装置１００では、バンプ１４０は側面１４６の一部によってシード層１５０と接触して設置されている。これによって、組立工程におけるバンプ１４０とコンタクトパッド１２０との間のシード層１５０のオーバーエッチングを防止することができ、その結果、バンプ１４０は、オーバーエッチングを十分防止できる程度まで保護膜１３０とオーバーラップする必要はなく、これによってバンプ１４０はより平坦な上面１４２を有することができる。本実施形態では、シード層１５０は保護膜１３０と直接結合していない。すなわち、バンプ１４０は保護膜１３０とオーバーラップしておらず、その結果、バンプ１４０の上面１４２の粗さは１ミクロン未満となりうる。このようにして、半導体装置１００と、バンプ１４０が結合されるキャリア（図示しない）との間の伝導性はより良好になる。これはたとえば、より平坦な上面１４２は、バンプ１４０をキャリアと結合させるＡＣＦ中の伝導性粒子を均一に圧縮しうるからである。加えて、バンプ１４０は保護膜１３０とオーバーラップする必要がないので、バンプ１４０の幅Ｓはより小さくてもよく、これによって半導体装置１００およびキャリアの配置自由度が増加する。
【００１３】
図２は本発明の別の実施形態による半導体装置の概略断面図である。本実施形態の半導体装置１００ａは、下記の差異を除いて上記の図１の半導体装置１００に類似している。半導体装置１００ａでは、シード層１５０がコンタクトパッド１２０の中央部１２２を覆い、およびバンプ１４０は保護膜１３０とは全くオーバーラップしていない。半導体装置１００ａは、上記の半導体１００と類似の利点を有するので、本明細書中では繰り返さない。
【００１４】
図３は本発明のさらに別の実施形態による半導体装置の概略断面図である。本実施形態の半導体装置１００ｂは、下記の差異を除いて上記の図１の半導体装置１００類似している。半導体装置１００ｂでは、シード層１５０は、コンタクトパッド１２０の中央部１２２およびコンタクトパッド１２０の中央部１２２を囲繞する保護１３０膜を覆う。本実施形態では、シード層１５０の下にある保護膜１３０は３ミクロン未満である。言い換えると、図３に示す幅Ｗ１は３ミクロン未満である。すなわち、バンプ１４０は保護膜１３０とわずかにオーバーラップし、その結果 バンプ１４０の上面１４２は依然として従来のバンプよりもより平坦である。したがって、半導体装置１００ｂは依然として上記の半導体１００と類似の利点を有するので、本明細書中では繰り返さない。
【００１５】
図４Ａから４Ｈは本発明の実施形態によるバンプ形成方法の手順を示す概略図である。バンプ形成方法は上記の図１の半導体装置１００を組み立てるのに適用してもよく、および下記の手順を備える。最初に、図４Ａを参照すると、活性表面１１２を有する半導体基板１１０に、該半導体基板１１０中において、コンタクトパッド１２０が活性表面１１２の上に配置され、および保護膜１３０は、活性表面１１２の上に配置されるとともにコンタクトパッド１２０を露出させる開口部１３２を有する。本実施形態では、保護膜１３０の開口部１３２はコンタクトパッド１２０の中央部１２２を露出させる。次に、図４Bを参照すると、第一のフォトレジスト膜１６０は保護膜１３０の上に形成され、該第一のフォトレジスト膜１６０は、上面１６２と、上面１６２と接続した少なくとも一つの側壁１６４とを有し、および側壁１６４はコンタクトパッド１２０の一部を露出させる開口部１６６を画成する。本実施形態では、第一のフォトレジスト膜１６０はフォトリソグラフィーによって形成される。さらに本実施形態では、第一のフォトレジスト膜１６０はコンタクトパッド１２０の中央部１２２の縁部を覆う。その後、図４Ｃを参照すると、シード層１５０が上面１６２、側壁１６４、およびコンタクトパッド１２０の上に形成される。本実施形態では、シード層１５０の材料は図１のシード層１５０のようなＵＢＭである。続いて、図４Ｄを参照すると、第二のフォトレジスト膜１８０がシード層１５０のうち上面１６２の上に位置する部分の上に形成され、シード層１５０のうち開口部１６６の内部にある他の部分が露出される。本実施形態では、第二のフォトレジスト膜１８０もまたフォトリソグラフィーによって形成してもよい。次いで、図４Ｅを参照すると、バンプ１４０が開口部１６６およびシード層１５０の上に形成される。本実施形態では、バンプ１４０はめっきによって形成される。その後に、図４Ｆを参照すると、第二のフォトレジスト膜１８０が除去される。次に、図４Ｇを参照すると、シード層１５０のうち上面１６２の上にある部分が除去される。本実施形態では、上面１６２の上のシード層１５０がエッチングによって除去される。より詳細には、本実施形態ではたとえば、シード層１５０のＡｕ膜１５４がヨウ化カリウム（ＫＩ）溶液によってエッチングされ、およびシード層１５０のＴｉＷ膜１５２が過酸化水素（Ｈ２Ｏ２）溶液によってエッチングされる。続いて、図４Ｈを参照すると、第一のフォトレジスト膜１６０が除去され、および本実施形態のバンプ形成方法が達成される。
【００１６】
本実施形態のバンプ形成方法では、シード層１５０がエッチングされると、シード層の下にある第一のフォトレジスト膜１６０は依然として存在するとともにバンプ１４０を囲繞し、これによってバンプ１４０とコンタクトパッド１２０との間のシード層１５０のオーバーエッチングを防止する。このようにして、バンプ１４０は、オーバーエッチングを十分防止できる程度まで保護膜１３０とオーバーラップする必要はなく、その結果バンプ１４０はより平坦な上面１４２を有することができる。
【００１７】
図５は本発明の別の実施形態によるバンプ形成方法を示す概略図である。バンプ形成方法は、下記の差異を除いて図４Ａから４Ｈに示す上記のバンプ形成方法に類似している。図５を参照すると、本実施形態では、第一のフォトレジスト膜１６０が形成されると、第一のフォトレジスト膜１６０の側壁１６４は、コンタクトパッド１２０の中央部１２２と保護膜１３０との間の境界Ｂに概ね位置する。本実施形態におけるバンプ形成方法は図２のバンプ１４０を形成する。
【００１８】
図６は本発明のさらに別の実施形態によるバンプ形成方法を示す概略図である。バンプ形成方法は、下記の差異を除いて上記の図４Ａから４Ｈに示すバンプ形成方法に類似している。図６を参照すると、本実施形態では、第一のフォトレジスト膜１６０が形成されると、第一のフォトレジスト膜１６０の側壁１６４によって画成された開口部１６６は保護膜１３０のうち中央部１２２周辺にある３ミクロン未満の部分を露出させる。言い換えると、図６に示す幅Ｗ２は３ミクロン未満である。本実施形態におけるバンプ形成方法は図３のバンプ１４０を形成する。
【００１９】
要約すると、本発明の実施形態による半導体装置では、バンプは側面の一部によってシード層と接触して設置されている。これによって組立工程におけるバンプとコンタクトパッドとの間のシード層のオーバーエッチングを防止することができ、その結果、バンプはオーバーエッチングを十分防止できる程度まで保護膜とオーバーラップする必要はなく、このためバンプはより平坦な表面を有することができる。このようにして、半導体装置と、バンプが結合されるキャリアとの間の伝導性はより良好になる。加えて、バンプは保護膜とオーバーラップする必要はないので、バンプの幅はより小さくてもよく、これによって半導体装置またはキャリアの配置自由度が高まる。
【００２０】
さらに、本発明の実施形態によるバンプ形成方法では、シード層がエッチングされると、シード層の下にある第一のフォトレジスト膜が依然として存在するとともにバンプを囲繞し、これによって、バンプとコンタクトパッドとの間のシード層のオーバーエッチングを防止する。このようにして、バンプはオーバーエッチングを十分防止できる程度まで保護膜とオーバーラップする必要はなく、その結果、バンプはより平坦な表面を有することができる。
【００２１】
本発明の構造に対して本発明の範囲または精神から逸脱することなく各種修正および変更を行うことが可能なことは当業者には明らかである。上記に鑑みて、本発明は本発明の修正および変更が下記の特許請求および均等の範囲に含まれる限り、該変更を包含する。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施形態による半導体装置の概略断面図。
【図２】本発明の別の実施形態による半導体装置の概略断面図。
【図３】本発明のさらに別の実施形態による半導体装置の概略断面図。
【図４】本発明の実施形態によるバンプ形成方法を示す工程図。
【図５】本発明の別の実施形態によるバンプ形成方法の手順を示す概略図。
【図６】本発明のさらに別の実施形態によるバンプ形成方法の手順を示す概略図。
【符号の説明】
【００２３】
１００，１００ａ，１００ｂ  半導体装置
１１０  半導体基板
１１２  活性表面
１２０  コンタクトパッド
１２２  中央部
１３０  保護膜
１３２、１６６  開口部
１４０  バンプ
１４２、１６２  上面
１４４  下面
１４６、１６４  側壁
１５０  シード層
１５２  ＴＩＷ膜
１５４  ＡＵ膜
１６０  第一のフォトレジスト膜
１８０  第二のフォトレジスト膜
Ｗ１，Ｗ２  幅
【図１】
2009094466.tif 000003
【図２】
2009094466.tif 000004
【図３】
2009094466.tif 000005
【図４】
2009094466.tif 000006
【図５】
2009094466.tif 000007
【図６】
2009094466.tif 000008