(57)【要約】【課題】半導体基板の他面に向けて開口部を有する貫通孔を備え、この貫通孔内に配した保護部に起因する応力が小さく、前記他面とこれを覆う保護部との密着性も優れる半導体装置を提供する。【解決手段】機能素子１を一面に配した半導体基板２、機能素子１と電気的に接続し、半導体基板２の一面に配した電極４、半導体基板２の他面から電極４に向けて設けた貫通孔２ａ、機能素子１の配した領域を除く半導体基板２の一面及び他面と、貫通孔２ａの側面を覆うように配した絶縁層３、並びに半導体基板２の他面側に絶縁層３を介して配し、貫通孔２ａ内を覆うように配した導電部５、から少なくともなる半導体装置であって、少なくとも貫通孔２ａを満たすように導電部５を介して配した第一保護部６のヤング率が、半導体基板２の他面側にあって、絶縁層３と導電部５とを少なくとも覆うように配した第二保護部７のヤング率よりも小さいこと。【選択図】図１
2009094235.tif 000002
【特許請求の範囲】
【請求項１】
機能素子を一面に配した半導体基板、前記半導体基板の一面にあって、前記機能素子と電気的に接続して配された電極、前記半導体基板の他面から、前記電極に向かって設けられた貫通孔、前記機能素子の配された領域を除く前記半導体基板の一面、及び他面と、前記貫通孔内の側面を覆うように配された絶縁層、並びに、前記半導体基板の他面側に前記絶縁層を介して配され、かつ前記貫通孔内を覆うように配された導電部、から少なくともなる半導体装置であって、
少なくとも前記貫通孔内を満たすように前記導電部を介して配された第一保護部と、前記半導体基板の他面側にあって、前記絶縁層及び前記導電部を少なくとも覆うように配された第二保護部とが異なるヤング率を有し、前記第一保護部のヤング率をｘ、前記第二保護部のヤング率をｙと定義したとき、ｘ＜ｙであることを特徴とする半導体装置。
【請求項２】
ｘをｙで除してなる値が０．２以下であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第一保護部も、前記第二保護部で覆われていることを特徴とする請求項１〜２に記載の半導体装置。
【請求項４】
前記第一保護部が、前記第二保護部を貫通してなることを特徴とする請求項１〜２に記載の半導体装置。
【請求項５】
機能素子を一面に配した半導体基板、前記半導体基板の一面にあって、前記機能素子と電気的に接続して配された電極、前記半導体基板の他面から、前記電極に向かって設けられた貫通孔、前記機能素子の配された領域を除く前記半導体基板の一面、及び他面と、前記貫通孔内の側面を覆うように配された絶縁層、並びに、前記半導体基板の他面側に前記絶縁層を介して配され、かつ前記貫通孔内を覆うように配された導電部、から少なくともなり、少なくとも前記貫通孔内を満たすように前記導電部を介して配された第一保護部と、前記半導体基板の他面側にあって、前記絶縁層及び前記導電部を少なくとも覆うように配された第二保護部とが異なるヤング率を有し、前記第一保護部のヤング率をｘ、前記第二保護部のヤング率をｙと定義したとき、ｘ＜ｙである半導体装置の製造方法であって、
前記導電部を介して前記半導体基板の他面側を覆い、かつ前記貫通孔内を満たすように前記第一保護部を形成する工程、
前記第一保護部が、少なくとも前記貫通孔内に満たされて残るように、前記第一保護部をパターニングする工程、
及び前記半導体基板の他面側に、前記絶縁層又は前記導電部を介して前記第二保護部を形成する工程、
を少なくとも有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体基板の封止構造に係り、より詳しくは、保護部による応力を緩和し、かつ十分な密着性を有する保護部を備えたことにより、接続信頼性の向上した半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、基板上に形成された配線や、基板上に搭載されたデバイス素子などを封止する手段としては、例えば上方に向かって開口するキャビティが形成された基板において、機能素子が配置されたキャビティを覆うように封止用樹脂シートを重ね合わせ、封止用樹脂シートを加熱して溶解することで、キャビティ内に効率よく充填し、機能素子を封止用樹脂によって封止する方法が提案されている（特許文献１）。
【０００３】
また、近年デバイス自体の小型化や高機能化を図るため、基板の一面から他面に連通してなる貫通電極が形成された貫通配線基板を用いてデバイスを積層するようにした半導体装置が提案されている。この貫通配線基板を用いた半導体基板の構造及び該基板上に形成された配線を封止する手段としては、たとえば図１２及び図１３に示すように２通りが存在する。
【０００４】
図１２に示す半導体装置１０１は、導電性を有する基板１０２と、基板１０２の一面から他面に連通して形成された貫通孔１０２ａと、該貫通孔１０２ａ内に露呈するようにして前記基板１０２の一面に配された電極１０４と、該貫通孔１０２ａ内に一面に開口する凹状の空間１０９を残すように、その内壁面に絶縁層１０３を介して金属等の導電性を有する部材を被覆した貫通電極１０８と、前記基板１０２上に絶縁層１０３を介して配された導電部１０５と、該導電部１０５を覆うように配された保護部１０６とにより構成され、必要に応じ保護部１０６に導電部１０５が露呈する開口部１０６ａを形成してはんだバンプαを設けるようにしたものである。
【０００５】
一方、図１３に示す半導体装置１１１は、導電性を有する基板１１２と、基板１１２の一面から他面に連通して形成された貫通孔１１２ａと、該貫通孔１１２ａ内に露呈するようにして前記基板１１２の一面に配された電極１１４と、該貫通孔１１２ａ内に一面に開口する凹状の空間を残すように、その内壁面に絶縁層１１３を介して金属等の導電性を有する部材を被覆した貫通電極１１８と、前記基板１１２上に絶縁層１１３を介して配された導電部１１５と、該導電部１１５を覆い、かつ前記貫通孔内を完全に充填するように配された保護部１１６とにより構成され、必要に応じ保護部１１６に導電部１１５が露呈する開口部１１６ａを形成してはんだバンプαを設けるようにしたものである。
【０００６】
しかしながら、上記特許文献１に記載の技術は、表面に段差を有しているボイド（隙間）が発生し易いという問題がある。また、上記特許文献１に記載の技術では、封止用樹脂を溶解するために高温で加熱する必要があり、デバイス素子が高温にさらされて電気的な支障を生じる虞があるため望ましくない。しかも、貫通孔内に空間を残すように形成された貫通電極を有する半導体装置において、導電部を覆うために上記特許文献１に記載の技術をそのまま適用することはできない。
また、一般的に保護部には環境試験に対して高い信頼性を有するポリイミド系等のソルダーレジストを使用することが多い。しかしながら、ポリイミド系のソルダーレジストは硬化温度が摂氏２００℃以上ときわめて高く、貫通孔内に大きなボイドなどが発生すると保護部の貫通孔部分が破裂するなど高い信頼性を実現することが困難である。そのため、高温熱処理を必要とする構造は、図１２に示すような構造が最適である。
しかしながら、耐熱性の低い、例えばプロセス温度１８０℃以下での温度耐性しかない機能素子を加工する際には高い温度での保護部の硬化は困難である。そこで低温硬度が可能なエポキシ、アクリル系などのレジストを塗布すると、レジストの湿度に対する信頼性がポリイミド系のソルダーレジストよりも劣る傾向にある。また、孔径１００μｍ以下の貫通孔に適用させる場合、保護部が極めて薄くなることから、高温高湿試験などでは容易に水分が金属配線まで達し、導電部分に酸化が生じてしまうなど高い信頼性を実現することは困難であった。
一方で、図１３に示すような樹脂を貫通孔１１２ａ内に完全に充填する形状であると、急激もしくは大きな温度変化が生じると保護部１１６の膨張収縮によって貫通孔１１２ａに内部応力が生じやすい。この内部応力によって例えば貫通孔１１２ａ内に充填された保護部１１６にボイド若しくはクラックが発生する虞があった。また、電極１１４と導電部１１５との間で剥離が生じるなどの現象が確認されており、配線の断線、抵抗値の上昇などの諸問題が生じる虞があった。それゆえ、導電部分における高い信頼性を実現することが困難であった。
更に、図１３の構造で保護部１１６として貫通孔１１２ａ内の応力を抑えるためにシリコーン樹脂などのヤング率の小さなレジストを用いると、レジストの硬度が小さい故に、温度変化による貫通孔１１２ａ内の応力は緩和されるが、貫通孔外では十分に導電部１１５及び絶縁層１１３との密着性が得られず、外部衝撃や温度変化によって保護部１１６の剥離や、表面に傷が生じる等の虞があり、高い接続信頼性を実現することが困難であった。
【特許文献１】特開平８−４５９７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記事情に鑑みてなされたものであって、半導体基板の他面に向けて開口部を有する貫通孔を備え、この貫通孔内に配した保護部に起因する応力が小さく、前記他面とこれを覆う保護部との密着性も優れる半導体装置を提供することを第一の目的とする。
【０００８】
本発明は、半導体基板の他面に向けて開口部を有する貫通孔を備えた半導体装置の製造において、この貫通孔内に配した保護部に起因する応力を低減しつつ、前記他面とこれを覆う保護部との密着性も向上が図れる半導体装置の製造方法を提供することを第二の目的とする。
【課題を解決するための手段】
【０００９】
本発明の請求項１に係る半導体装置は、機能素子を一面に配した半導体基板、前記半導体基板の一面にあって、前記機能素子と電気的に接続して配された電極、前記半導体基板の他面から、前記電極に向かって設けられた貫通孔、前記機能素子の配された領域を除く前記半導体基板の一面、及び他面と、前記貫通孔内の側面を覆うように配された絶縁層、並びに、前記半導体基板の他面側に前記絶縁層を介して配され、かつ前記貫通孔内を覆うように配された導電部、から少なくともなる半導体装置であって、少なくとも前記貫通孔内を満たすように前記導電部を介して配された第一保護部と、前記半導体基板の他面側にあって、前記絶縁層及び前記導電部を少なくとも覆うように配された第二保護部とが異なるヤング率を有し、前記第一保護部のヤング率をｘ、前記第二保護部のヤング率をｙと定義したとき、ｘ＜ｙであることを特徴とする。
【００１０】
本発明の請求項２に係る半導体装置は、請求項１において、ｘをｙで除してなる値が０．２以下であることを特徴とする。
【００１１】
本発明の請求項３に係る半導体装置は、請求項１乃至２において、前記第一絶縁保護層は、前記第二絶縁保護層で覆われていることを特徴とする。
【００１２】
本発明の請求項４に係る半導体装置は、請求項１乃至２において、前記第一絶縁保護層は、前記第二絶縁保護層上で露呈していることを特徴とする。
【００１３】
本発明の請求項５に係る半導体装置の製造方法は、機能素子を一面に配した半導体基板、前記半導体基板の一面にあって、前記機能素子と電気的に接続して配された電極、前記半導体基板の他面から、前記電極に向かって設けられた貫通孔、前記機能素子の配された領域を除く前記半導体基板の一面、及び他面と、前記貫通孔内の側面を覆うように配された絶縁層、並びに、前記半導体基板の他面側に前記絶縁層を介して配され、かつ前記貫通孔内を覆うように配された導電部、から少なくともなり、少なくとも前記貫通孔内を満たすように前記導電部を介して配された第一保護部と、前記半導体基板の他面側にあって、前記絶縁層及び前記導電部を少なくとも覆うように配された第二保護部とが異なるヤング率を有し、前記第一保護部のヤング率をｘ、前記第二保護部のヤング率をｙと定義したとき、ｘ＜ｙである半導体装置の製造方法であって、前記導電部を介して前記半導体基板の他面側を覆い、かつ前記貫通孔内を満たすように前記第一保護部を形成する工程、前記第一保護部が、少なくとも前記貫通孔内に満たされて残るように、前記第一保護部をパターニングする工程、及び前記半導体基板の他面側に、前記絶縁層又は前記導電部を介して前記第二保護部を形成する工程、を少なくとも有することを特徴とする。
【発明の効果】
【００１４】
本発明の半導体装置は、半導体基板の一面に機能素子及びこの機能素子と電気的に接続された電極を備える。また、半導体基板の他面からこの電極に向けて貫通孔が形成されている。この貫通孔内の側面、及び半導体基板は絶縁層で覆われており、この絶縁層を介して半導体基板の少なくとも他面、貫通孔内側面、及び貫通孔内に露呈している電極の一面に、導電部が連続して配されている。更に貫通孔内は導電部を介して第一保護部が満たすように配され、半導体基板の他面側は、絶縁層、及び導電部を介して第二保護部で覆われている。この第一保護部を形成する樹脂は、第二保護部を形成する樹脂よりもヤング率が小さいものが用いられている。
この構成により、貫通孔内においては、第二保護部よりもヤング率の小さい第一保護部が配しているため、この第一保護部に起因した応力の発生を緩和することができ、ひいては電極と導電部との剥離を抑制することができる。一方で、半導体基板の他面側に配する第二保護部は、第一保護部よりも高いヤング率を有するので、第二保護部の剥離や外傷を抑制することが可能となり、また導電部と絶縁層との密着性を保つことが可能となる。よって、信頼性の向上した半導体装置を提供することができる。
【００１５】
本発明の半導体装置の製造方法は、貫通孔内に導電部を介して第一保護部が充満するように減圧下で作製する。次に、導電部が所望のパターンとなるようにエッチングした後、第二保護部を半導体基板の他面側に形成する。
この構成により、第一保護部と第二保護部とを個別に作製するので、異なる材料から作製することができる。そのため、第一保護部にヤング率の低い材料を用いることで、温度変化等による第一保護部に起因した応力の発生を緩和することができ、ひいては電極と導電部の剥離を抑制することができる。また、第二保護部にヤング率の高い材料を用いることで、導電部と絶縁層との密着性を備え、かつはんだバンプ作成時におけるプロセス耐性をも備えた接続信頼性の向上した半導体装置の製造を可能とすることができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の第一実施形態に関して、図面を参照して詳細に説明する。
図１（ａ）は、本発明の半導体装置の第一実施形態を模式的に示す断面図である。
本発明の第一実施形態に係る半導体装置１０は、半導体基板２の一面に機能素子１を配し、この機能素子１を除く領域に、絶縁層３が半導体基板２を覆うように配されている。また、電極４が半導体基板２の一面に配され、配線部９により機能素子１と電極４とが電気的に接続されている。この電極４に向かって半導体基板２の他面から貫通孔２ａが形成されている。更に、この貫通孔２ａ内の側面と電極４、及び半導体基板の他面の少なくとも一部を覆うように、絶縁層３を介して連続的に導電部５が配されている。貫通孔２ａ内部には、導電部５を介して第一保護部６が貫通孔２ａ内を満たすように配され、半導体基板２の他面側には、絶縁層３及び導電部５を介して第二保護部７が配されている。
以下、それぞれについて説明する。
【００１７】
機能素子１は、たとえばＩＣチップや光学素子、またはマイクロリレー、マイクロスイッチ、圧力センサ、ＤＮＡチップ、ＭＥＭＳデバイス、マイクロ燃料電池といったものが挙げられる。また、後述の第一保護部に低温硬化が可能なものを用いる場合は、耐熱性の低い、例えばプロセス温度１８０℃以下である機能素子１を用いることが可能である。
【００１８】
半導体基板２は、たとえば厚みが数百μｍ程度をしたシリコーン（Ｓｉ）やガリウム砒素、ガラス、セラミック、ゲルマニウム等が用いられる。
この半導体基板２には、一面から他面へ連通するように形成された中空部からなる貫通孔２ａが形成されている。また、半導体基板２は一面及び他面に加えて前記貫通孔内２ａの内壁面に絶縁層３が形成されている。この貫通孔２ａはたとえば２０〜１００μｍφの口径で、５０〜２５０μｍの深さを有する微細孔であり、その内部に空間を残すように絶縁層３を介して内壁面に導電材料を被覆することにより、配線として用いられる貫通電極８が形成されている。なお、図示例では、半導体基板２上に２つだけ貫通孔２ａが形成されているが、半導体基板２上に形成される貫通孔２ａの数は特に限定されるものではない。
【００１９】
絶縁層３は、たとえばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等の液状樹脂等からなる。またその厚さは、所要の絶縁性を具備可能な厚さに設定でき例えば０．１〜３μｍである。
【００２０】
電極４は、機能素子１及び導電部５と電気的に接続され、アルミニウム（Ａｌ）や銅（Ｃｕ）、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ等が用いられる。これらは、Ｉ／Ｏパッドとして用いられる。また、貫通孔２ａに露呈し、導電部と電気的に接続することで貫通電極８を形成している。
【００２１】
配線部９は、機能素子１と電極４とを電気的に接続するもので、導電性に優れる材料が好ましい。このような材料としては、例えば、ＡｌやＣｕ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ等が挙げられる。
【００２２】
導電部５は、半導体基板の他面の少なくとも一部と、貫通孔２ａの内壁に、絶縁層３を介して連続的に配された配線層であり、電極４と電気的に接続されている。この導電部の材料としては、たとえばＣｕやＡｌ、Ｎｉ、Ａｕ、Ａｌ−Ｃｕといった導電性に優れた金属材料を用いることができ、その厚さは、たとえば０．５〜２０μｍである。
また、導電部は、二種類以上の金属材料からなる多層構造、あるいは材料の異なる膜を積層した構造であってもよい。この場合、外側の層には、電極をなす材質との密着性に優れるチタン等の材料や、導電部と、電極又は半導体基板との間で元素移動（拡散）が生じるのを防止できる金属材料（バリアメタル）を配し、内側の層には、導電性の高い銅などの金属を配した構成とすることが好ましい。
【００２３】
さらに、導電部５と貫通孔２ａ（もしくは絶縁層３）との間、又は導電部５と第一保護部６との間に、たとえば応力緩和作用のある材料や元素移動を防止するバリアメタル、又は密着性に優れた材料等を配した多層構造の中間層を設けた構造としてもよい。たとえば、導電部がＣｕからなる場合、バリアメタルとしてＴａＮ、Ｔａ、Ｗ、ＷＮ、ＴｉＮ、ＴｉＳｉＮ等が挙げられ、それぞれ密着性に優れている。また、それら以外にも、Ｃｒ、ＴｉＷ等が、密着性が高いバリアメタルとして挙げられる。
【００２４】
第一保護部６は、貫通孔２ａ内に充満される絶縁性の封止部であり、加熱によって変形性が付与されるものが好ましい。特に、硬化温度の低い樹脂等を用いることで、温度耐性の低い機能素子を備えた半導体装置を得ることができることから、例えば、硬化温度が１８０℃以下のものを用いることがより好ましい。この第一保護部６を構成する材料としては、例えば、感光性を有する、シリコーン系樹脂やフッ素系樹脂等が挙げられる。また、水溶液や有機溶剤などの洗浄によって半導体基板２から除去できるものであれば熱硬化性樹脂や湿度硬化性樹脂等を使用することもできる。この場合、熱硬化性樹脂としては例えば、シリコーン系樹脂やフッ素系樹脂等が挙げられ、湿度硬化性樹脂としては例えば、シリコーン系樹脂やフッ素系樹脂等が挙げられる。
【００２５】
第二保護部７は、半導体基板２の他面側に配される絶縁性の封止部であり、導電部５の保護を図るため、導電部５や絶縁層３と密着性の高いエポキシ樹脂やポリイミド樹脂等を用いるのが好ましい。また、この第二保護部７の厚さは、２０〜５０μｍが好ましい。また、はんだバンプ作製にあたり、プロセス耐性のあるものを用いることが好ましい。
【００２６】
第一保護部６のヤング率をｘ、第二保護部７のヤング率をｙとしたとき、ｘ＜ｙとすることで、第一保護部を配した貫通孔２ａ内では急激なまたは大きな温度変化等による第一保護部６に起因した応力を緩和することができる。そのため、導電部５と電極４の剥離を抑制することができ、接続信頼性の高い半導体装置を得ることができる。また半導体基板２の他面側には導電部５または絶縁層３を介してヤング率の高い樹脂を第二保護部７に用いることで、剥離や傷を抑制することができ、また、半導体基板２との十分な密着性を備えることができる。そのため、導電部５等の剥離を抑制でき、接続信頼性の高い半導体装置を得ることができる。
【００２７】
また、第一保護部６のヤング率ｘを第二保護部７のヤング率ｙで除してなる値が０．２以下となるのが好ましく、そのような第一保護部としては、例えばヤング率が２００ＭＰａ以下であるシリコーン系樹脂やフッ素系樹脂等が挙げられる。また、第二保護部に関しては、例えばヤング率が１ＧＰａ以上である、エポキシ系樹脂、ポリイミド系樹脂、アクリル系樹脂等が挙げられる。
【００２８】
本実施形態の半導体装置には、必要に応じて、第二保護部７に導電部５が露呈するように開口部７ａを形成し、導電部５と電気的に接続されるはんだバンプαを設けるようにしてもよい。これにより、外部基板との接続が可能となる。開口部７ａの形成方法に関しては、公知の方法を用いて行うことができ、例えばフォトリソグラフィ等で行う。また、はんだバンプαに関しては、用いるはんだ合金は、例えば鉛フリーのはんだ合金を用いる場合は、ＳｎＡｇ３．０Ｃｕ０．５あるいはＳｎＡｇ３．５Ｃｕ０．７を用いるのが好ましく、より好ましくはＳｎＡｇ３．０Ｃｕ０．５である。また、はんだバンプαの大きさや形成する間隔に関しては、適宜調節して作製することができ、例えばその大きさは３０〜５００μｍ、間隔に関しては、１００〜４００μｍが好ましい。
【００２９】
第一実施形態の応用例として、図１（ｂ）に示すように、第一保護部６を複数（図示例においては、２つ）積層させた構造とすることもできる。この場合、積層させた第一保護部６ｂのヤング率を、第一保護部６ａのヤング率よりも大きくし、かつ第二保護部７のヤング率よりも小さくしておくことで、ヤング率の異なる第一保護部６ａと第二保護部７との界面を安定化させることができる。この構成により、高温や高湿等によって生じる保護部の応力を緩和することができ、高い信頼性を備えた半導体装置１０Ｂを得ることが可能となる。
また、第一実施形態の半導体装置１０Ａと同様に、必要に応じてはんだバンプαを設けることができる。
【００３０】
図２（ａ）は、本発明の第二実施形態に係る半導体装置２０の模式的な断面図である。
この第二実施形態の半導体装置２０は、機能素子２１及び該機能素子２１と電気的に接続する電極２４を一面に配した半導体基板２２に、半導体基板２２の他面から電極２４に向けて貫通孔２２ａが形成されている。また、この半導体基板２２と貫通孔２２ａ内壁を覆うように絶縁層２３が配され、この絶縁層２３を介して導電部２５が貫通孔２２ａ内壁を覆い、かつ半導体基板２２の他面側に一部配している。更に、第一保護部２６が貫通孔２２ａ内を充満するように導電部２５を介して配され、半導体基板２２の他面側には第二保護部２７が導電部２５または絶縁層２３を介して配している。本実施形態においては、図２（ａ）に示すように、第一保護部２６が、第二保護部２７を貫通するように配している。
この構成により、第一保護部２６自体が貫通孔２２ａ内に充満した第一保護部２６から発生するアウトガスの導流路となるので、これらアウトガスの内部残留を抑制することができる。更に、第二保護部２７に露呈した領域が、貫通孔２２ａ内に充満された第一保護部２６の内部応力を逃がす領域として作用するため、貫通孔２２ａ内の応力を更に緩和することが可能となる。
また、第二実施形態においても、第一実施形態と同様に第二保護部２７に導電部２５が露呈するように開口部２７ａを形成し、はんだバンプαを作製することもできる。
【００３１】
第二実施形態の応用例として、図２（ｂ）に示すように、第一保護部２６が第二保護部２７を貫通する周囲に、第一保護部２６ａよりもヤング率が高く、かつ第二保護部２７よりもヤング率の低い第三保護部２６ｂを設けることができる。この第三保護部２６ｂに関しては、同心円状に多層とすることもできる。第三保護部２６ｂは第一保護部２６ａと第二保護部２７との界面を安定させることで、水分等がこの界面より半導体装置２０Ｂ内部に浸入するのを効率的に防ぐことが可能となる。
また、必要に応じて導電部２５が露呈するように第二保護部２７に開口部を形成し、はんだバンプαを設けることも可能である。
【００３２】
次に、本発明の半導体装置の第一実施形態に係る製造方法を、図面を参照して説明する。
図３〜図６は、その製造工程の一例を順次示す断面図である。
まず、図３（ａ）に示すように、機能素子１を一面に備えた半導体基板２の所定の位置に、一面から他面へ連通し、２０〜１００μｍの口径を有する貫通孔２ａが形成され、一面及び他面に加え、前記貫通孔２ａの内壁面に絶縁層３が形成されている半導体基板２を用意する。貫通孔２ａに関しては、公知の方法を用いて形成されるが、例えばシリコーンの深堀エッチング装置（ＤｅｅｐＲＩＥ）を用いて形成することができる。
絶縁層３の形成方法としては、半導体基板２の表層部を絶縁化処理することにより形成され、その厚さは、例えば０．１〜３μｍ程度である。また、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等の液状樹脂を塗布することにより形成するようにしてもよい。この場合、絶縁層３は、例えばスピンコート法、キャスティング法、ディスペンス法等により塗布することで形成できる。絶縁層３に使われる材料が感光性をもつ場合は、フォトリソグラフィ技術を利用してパターニングすることにより形成することもできる。
【００３３】
次に、図３（ａ）に示すように、貫通孔２ａ内に露呈し、かつ機能素子１と電気的に接続した電極４を半導体基板２の一面に配すると共に、電極４と機能素子１とを接続する配線部９を設け、図３（ｂ）に示すように、半導体基板２の他面側に絶縁層３を介して配線としての導電部５、及び前記貫通孔２ａの内壁面に絶縁層３を介しその内部に空間２ｂを残すように配線としての貫通電極８を連続して形成する。この導電部５の形成方法としては、例えば、スパッタや蒸着などにより形成することができる。また、前記方法によって形成された導電部５にめっきを施せば、より厚さを持った導電部５を形成させることができ、仮に金属表層に酸化が生じたとしても抵抗値の上昇を抑えられるなどの効果が期待できる。
このように空間を残すようにした貫通電極８を導電部５と共に形成することができ、貫通孔２ａ内を導電部で完全に充填する場合に比べて配線形成時間を短縮することができる。
【００３４】
次いで、第一保護部６を減圧することで形成する。
まず、図４（ａ）に示すように、真空チャンバ５０内のステージ（図示せず）に半導体基板２を設置すると共に、厚さ２０〜７０μｍの第一保護部６を半導体基板２の加工面側にセットし、真空ラミネーターを用いて、導電部５や貫通電極８等が形成された半導体基板２の表面を感光性樹脂等よりなる第一保護部６で覆うようにする。このとき、ステージは、半導体基板２が５０〜１５０℃程度の温度となるように加熱する。
そして、真空チャンバ５０内を真空引きして、１０Ｐａ〜１０００Ｐａ程度まで減圧する。したがって、前記空間内は減圧されて陰圧状態となる。なお、第一保護部に感光性フィルムを使用する場合には、イエロールーム環境下で行う。
【００３５】
引き続き、図４（ｂ）に示すように、真空雰囲気内で半導体基板２を下方より押し上げることで第一保護部６側に加圧、または第一保護部６を上方から半導体基板２へ向けて加圧し、半導体基板２の表面に第一保護部６を重ね合わせてラミネートを行う。このとき、加える圧力は０．０９ＭＰａ〜０．７ＭＰａ程度とする。そして、第一保護部６は加熱された半導体基板２に接することで、その熱が伝わって加温され、半導体基板２との接触部分が変形性を有する状態となる。
【００３６】
更に図４（ｃ）に示すように、真空チャンバ５０内を加圧雰囲気に置換することにより第一保護部６を加圧する。この加圧によって、空間２ｂの開口部に位置し、変形性を有する状態となっている第一保護部６の下面側領域が、陰圧となっている前記２ｂの空間内に引き込まれて奥（底）まで完全に充填されたものとなり、かつ半導体基板２上の導電部５等を覆うように、第一保護部６を半導体基板２に密着して張り合わせることができる。この際、第一保護部６の厚さは、２０μｍ〜７０μｍが好ましい。また、第一保護部６の一部が５０μｍ〜１００μｍの口径を有する深さ２００μｍの空間２ｂ内に引き込まれても、半導体基板２の表面は、全体的に厚さが変化することなく、均一な厚みを維持することができる。
【００３７】
なお、一般的に使用されている真空ラミネーターは、半導体基板２と第一保護部６とが一部接触した状態でラミネートを行うため、その接触した部分から気泡が抜けないこと、半導体基板２に対し接触する部分がコントロールできないことにより、ボイドが抜けきらない不良が、例えば５０％程度の歩留まりで多数発生するが、この方法では、微細孔内の充填、及びラミネートした際には微細孔内にボイドが無い状態のものが９５〜１００％の割合の歩留まりでラミネートすることが可能である。
【００３８】
次に、導電部５のパターニングを行う。
まず、図５（ａ）に示すように、第一保護部６が貫通孔２ａ内にのみ残存するようにフォトリソグラフィによりパターニングを行う。第一保護部６が感光性を有さない熱硬化性樹脂や湿度硬化性樹脂であった場合、これら樹脂を溶解する水溶液や有機溶剤などの洗浄によって半導体基板表面から樹脂成分を除去する。例えば、このような水溶液や有機溶剤として、熱硬化性樹脂がシリコーン系樹脂やフッ素系樹脂であった場合、アルコール系溶剤や石油類系溶剤を用いることが好ましく、湿度硬化性樹脂がシリコーン系樹脂やフッ素系樹脂であった場合、アルコール系溶剤や石油類系溶剤を用いることが好ましい。
【００３９】
次に、図５（ｂ）に示すように、導電部５上に第一レジスト３１を回転塗布法、印刷法、またはラミネート法等により形成する。
第一レジストに関しては、感光性のものを用いるのが好ましく、その材料としては例えば、ポリイミド系、エポキシ系、シリコーン系樹脂等が挙げられる。
【００４０】
次に、図５（ｃ）に示すように、第一レジスト３１に第一開口部３１ａをフォトリソグラフィにより形成する。
【００４１】
次に、図５（ｄ）に示すように、第一開口部３１ａに露呈した導電部５をエッチングする。このエッチング方法に関しては、導電部を構成する物質の性質に応じて適宜選択して行えばよいが、例えば、ウェットプロセス等が挙げられる。
但し、例えば導電部５の配線となる部分のみをフォトリソグラフィーを用いてパターニングし、めっきによって予め成長させておく場合、必ずしもエッチングをするときに第一レジスト３１を形成する必要はない。
【００４２】
次に、図５（ｅ）に示すように、例えばフォトリソグラフィにより第一レジスト３１を除去する。
【００４３】
次いで、第二保護部７を形成する。
まず、図６（ａ）に示すように、第二保護部７を、例えば回転塗布法、印刷法またはラミネート法等により半導体基板２の他面側に、導電部５及び絶縁層３を介して形成する。
【００４４】
次に、図６（ｂ）に示すように、導電部５の少なくとも一部が露呈するように、第二保護部７に第二開口部７ａをフォトリソグラフィによって作製する。
以上で、第一実施形態の半導体装置１０Ａを作製することができる。
また、導電部５をパターニングした後、第一保護部６、第二保護部７を形成してもよい。
【００４５】
第二保護部７に形成された開口部７ａに、導電部５と電気的に接続されるはんだバンプαを形成しても良い。
【００４６】
本発明の半導体装置の製造方法においては、第一保護部６と第二保護部７とを個別に作製する。そのため、各保護部を所望の材料で作製することが可能となる。製造工程中や信頼性テスト等で生じる熱や水分等により発生する第一保護部６の応力は、第一保護部６にヤング率の低い材料で形成することで緩和できるので、導電部５と電極４の剥離等を抑制し、接続信頼性の向上した半導体装置１０Ａを得ることができる。一方で、第二保護部７をヤング率の高い材料とすることで絶縁層３及び導電部５との密着性を確保することができると同時に、はんだバンプ作製等におけるプロセス耐性をも有することが可能となる。
【００４７】
次に、本発明の第二実施形態に係る半導体装置２０Ａの製造方法を、図面を参照して説明する。
図７（ａ）に示すように、機能素子２１を一面に備えた半導体基板２２の所定の位置に、一面から他面へ連通し、２０〜１００μｍの口径を有する貫通孔２２ａが形成され、一面及び他面に加え、前記貫通孔２２ａの内壁面に絶縁層２３が形成されている半導体基板２２を用意する。貫通孔２２ａ及び絶縁層２３の形成方法は、第一実施形態の製造工程と同様に行うことができる。
【００４８】
次に、図７（ｂ）に示すように、第一実施形態の製造工程と同様な方法で導電部２５を形成する。
【００４９】
次に、図８に示すように、第一保護部２６を真空ラミネーターを用いて第一実施形態と同様な方法で作製することで、図８（ｃ）に示すように第一保護部２６が半導体基板２２の他面側に作製される。
【００５０】
次に、第一保護部２６のパターニングを行う。
第一保護部２６に感光性樹脂を用いた場合、図９（ｄ）に示すパターンになるようにフォトリソグラフィにより、第一保護部２６のパターニングをする。
また、第一保護部２６に非感光性樹脂を用いた場合、まず、図９（ａ）に示すように第一保護部２６を介して第一レジスト４１を形成する。この第一レジスト４１には、感光性であるポリイミド系、エポキシ系、シリコーン系樹脂等を用いるのが好ましい。
【００５１】
次いでに、図９（ｂ）に示すように、第一保護部２６が貫通孔２２ａ内及び貫通孔２２ａ上部に残るように、第一レジスト４１に第一開口部４１ａをフォトリソグラフィにより形成する。
【００５２】
その後、図９（ｃ）に示すように、第一開口部４１ａに露呈した第一保護部２６をエッチングにより除去する。
例えば第一保護部２６に熱硬化性樹脂であるシリコーン系樹脂やフッ素系樹脂を用いた場合、アルコール系溶剤や石油類系溶剤を用いてエッチングすることが好ましく、また、湿度硬化性樹脂としてシリコーン系樹脂やフッ素系樹脂を用いた場合、アルコール系溶剤や石油類系溶剤を用いてエッチングすることが好ましい。
【００５３】
次いで、図９（ｄ）に示すように、残りの第一レジスト４１を例えばフォトリソグラフィにより除去する。
【００５４】
次に導電部２５のパターニングを行う。
まず、図１０（ａ）に示すように、第二レジスト５１を導電部２５、及び第一保護部２６上に回転塗布法または印刷法等により形成する。
次いで、図１０（ｂ）に示すように、フォトリソグラフィによって第二レジストに第二開口部５１ａを形成する。
その後、図１０（ｃ）に示すように、第二開口部５１ａに露呈した導電部２５をエッチングする。このエッチング方法は、第一実施形態の製造工程と同様である。
次いで、図１０（ｄ）に示すように、残存している第二レジスト５１を、例えばフォトリソグラフィにより除去する。
【００５５】
次に第二保護部２７を形成する。
まず、図１１（ａ）に示すように、第二保護部２７を第一実施形態と同様な方法で作製する。
次いで、第一保護部２６が、第二保護部２７で露呈し、かつ導電部２５の少なくとも一部が露呈するような開口部２７ａをフォトリソグラフィにより形成することで、本実施形態の半導体装置を作製することができる。
また、導電部２５をパターニングした後、第一保護部２６、第二保護部２７を形成してもよい。
【００５６】
必要に応じて第二保護部２７に露呈した導電部２５に電気的に接続されるはんだバンプを形成することも可能である。
【００５７】
本発明の第二実施形態の製造方法においても、第一保護部２６と第二保護部２７とを個別に作製する。そのため、各絶縁保護部を所望の材料で作製することが可能となる。製造工程中や信頼性テスト等で生じる熱や水分等により発生する第一保護部２６の応力は、この第一保護部２６をヤング率の低い材料で形成することで緩和できるので、導電部２５と電極２４の剥離等を抑制し、信頼性の高い半導体装置を得ることができる。また、第一保護部２６は第二保護部２７を貫通して露呈しているので、この露呈部から第一保護部２６で生じた応力を逃すことが可能となり、更に信頼性の高い半導体装置を得ることができる。また一方で、第二保護部をヤング率の高い材料とすることで密着性を確保することができると同時に、はんだバンプ作製等におけるプロセス耐性をも有することが可能となる。
【産業上の利用可能性】
【００５８】
本発明は、半導体基板の封止構造の改良に関するもので、デバイス自体の小型化や高機能化を図ることが要求される半導体デバイスやＭＥＭＳ素子等のデバイス素子を備えたパッケージ等に適用できる。
【図面の簡単な説明】
【００５９】
【図１】本発明の第一実施形態に係る半導体装置の断面図。
【図２】本発明の第二実施形態に係る半導体装置の断面図。
【図３】第一実施形態に係る半導体装置の第一製造工程を示す断面図。
【図４】第一実施形態に係る半導体装置の第二製造工程を示す断面図。
【図５】第一実施形態に係る半導体装置の第三製造工程を示す断面図。
【図６】第一実施形態に係る半導体装置の第四製造工程を示す断面図。
【図７】第二実施形態に係る半導体装置の第一製造工程を示す断面図。
【図８】第二実施形態に係る半導体装置の第二製造工程を示す断面図。
【図９】第二実施形態に係る半導体装置の第三製造工程を示す断面図。
【図１０】第二実施形態に係る半導体装置の第四製造工程を示す断面図。
【図１１】第二実施形態に係る半導体装置の第五製造工程を示す断面図。
【図１２】従来の半導体装置の第一構造を示す断面図。
【図１３】従来の半導体装置の第二構造を示す断面図。
【符号の説明】
【００６０】
１，２１  機能素子、２，２２  半導体基板、２ａ，２２ａ  貫通孔、２ｂ，２２ｂ  空間、３，２３  絶縁層、４，２４  電極、５，２５  導電部、６（６ａ，６ｂ），２６ａ  第一保護部、２６ｂ  第三保護部、７，２７  第二保護部、７ａ  第二開口部、８，２８  貫通電極、９，２９  配線部、１０Ａ  第一実施形態に係る半導体装置、１０Ｂ  第一実施形態の応用例に係る半導体装置、２０Ａ  第二実施形態に係る半導体装置、２０Ｂ第二実施形態の応用例に係る半導体装置、２７ａ  第三開口部、３１，４１  第一レジスト、３１ａ，４１ａ  第一開口部、５０  真空チャンバ、５１  第二レジスト、５１ａ  第二開口部、１０１，１１１  半導体装置、１０２，１１２  基板、１０２ａ，１１２ａ  貫通孔、１０３，１１３  絶縁部、１０４，１１４  電極、１０５，１１５  導電部、１０６，１１６  保護部、１０８，１１８  貫通電極、１０９  凹状の空間、α  はんだバンプ。
【図１】
2009094235.tif 000003
【図２】
2009094235.tif 000004
【図３】
2009094235.tif 000005
【図４】
2009094235.tif 000006
【図５】
2009094235.tif 000007
【図６】
2009094235.tif 000008
【図７】
2009094235.tif 000009
【図８】
2009094235.tif 000010
【図９】
2009094235.tif 000011
【図１０】
2009094235.tif 000012
【図１１】
2009094235.tif 000013
【図１２】
2009094235.tif 000014
【図１３】
2009094235.tif 000015