(57)【要約】      （修正有）【課題】検出困難なディフェクトが存在しても、訂正不能となる前に容易に制御を再開することができる光ディスク装置および光ディスク再生方法を提供する。【解決手段】光ディスクからの反射光より得られる読取信号から算出した調整量にもとづいて読取信号に所定の処理を施して処理信号を出力する信号処理部と、信号処理部が算出した調整量を記憶しておく記憶部と、記憶部に記憶された調整量を信号処理部に与える制御部と、光ディスクからの反射光より得られる再生信号に含まれるフレーム同期信号が適切に検出されるとその旨の信号を出力する同期復調部と、フレーム同期信号が適切に検出された旨の信号の履歴にもとづいて安定した再生信号受信状態にあるかどうか判定し安定した再生信号受信状態にないと判定してから訂正不能長未満の第１の所定の時間経過すると制御部に対し記憶部に記憶された調整量を信号処理部に与えるよう指示する判定部と、を備える。【選択図】図１
2009289379.tif 000002
【特許請求の範囲】
【請求項１】
光ディスクからの反射光より得られる読取信号から調整量を算出し、前記調整量にもとづいて前記読取信号に所定の処理を施して処理信号を出力する信号処理部と、
前記信号処理部が算出した調整量を記憶しておく記憶部と、
前記記憶部に記憶された前記調整量を前記信号処理部に与える制御部と、
前記光ディスクからの反射光より得られる再生信号に含まれるフレーム同期信号が適切に検出されるとその旨の信号を出力する同期復調部と、
前記フレーム同期信号が適切に検出された旨の信号の履歴にもとづいて安定した再生信号受信状態にあるかどうか判定し、安定した再生信号受信状態にないと判定してから訂正不能長未満の第１の所定の時間経過すると、前記制御部に対し前記記憶部に記憶された前記調整量を前記信号処理部に与えるよう指示する判定部と、
を備え、
前記信号処理部は、
前記制御部から前記記憶部に記憶された前記調整量を与えられると、この調整量にもとづいて前記読取信号に所定の処理を施して処理信号を出力するよう構成された、
ことを特徴とする光ディスク装置。
【請求項２】
前記判定部は、
前記訂正不能長未満の第１の所定の時間経過後さらに訂正不能長未満の第２の所定の時間経過すると、再び記制御部に対し前記記憶部に記憶された前記調整量を前記信号処理部に与えるよう指示する、
請求項１記載の光ディスク装置。
【請求項３】
前記判定部により前記安定した再生信号受信状態にないと判定されてから訂正不能長の時間経過すると、位相制御モードから周波数制御モードへ移行する、
請求項２記載の光ディスク装置。
【請求項４】
光ディスクからの反射光より得られる読取信号から調整量を算出し、前記調整量にもとづいて前記読取信号に所定の処理を施して処理信号を出力するステップと、
前記信号処理部が算出した調整量を記憶しておくステップと、
前記光ディスクからの反射光より得られる再生信号に含まれるフレーム同期信号が適切に検出されるとその旨の信号を出力するステップと、
前記フレーム同期信号が適切に検出された旨の信号の履歴にもとづいて安定した再生信号受信状態にあるかどうか判定するステップと、
前記安定した再生信号受信状態にないと判定されてから訂正不能長未満の第１の所定の時間経過すると、前記記憶部に記憶された前記調整量にもとづいて前記読取信号に所定の処理を施して処理信号を出力するステップと、
を有することを特徴とする光ディスク再生方法。
【請求項５】
前記訂正不能長未満の第１の所定の時間経過後さらに訂正不能長未満の第２の所定の時間経過すると、再び前記記憶部に記憶された前記調整量を前記信号処理部に与えるステップ、
をさらに有する請求項４記載の光ディスク再生方法。
【請求項６】
前記安定した再生信号受信状態にないと判定されてから訂正不能長の時間経過すると、位相制御モードから周波数制御モードへ移行するステップ、
をさらに有する請求項５記載の光ディスク再生方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスクのディフェクトが信号再生に与える影響を低減する光ディスク装置および光ディスク再生方法に関する。
【背景技術】
【０００２】
最近、光ディスク信号の読み書きに波長４０５ｎｍの青紫色レーザを用いる光ディスク装置が広く用いられるようになってきた。この種の光ディスク装置には、光ディスクの大容量化を図るために、データ再生方式としてＰＲＭＬ（Partial Response and Maximum Likelihood）信号処理方式を採用しているものがある。
【０００３】
ＰＲＭＬ再生処理方式を利用するためには、高精度の適応等化技術およびこれを支える高精度の再生クロック生成技術（位相制御技術）を必要とする。このため、ＰＲＭＬ方式を利用する場合、光ディスク上に存在する傷や汚れなどのディフェクト（欠陥）が光ディスクの再生処理に大きく影響してしまう。
【０００４】
ＰＲＭＬ信号処理方式では、適応等化において、一般にＬＭＳ（Least Mean Square）アルゴリズムと呼ばれる学習方法が用いられる。しかし、ＬＭＳアルゴリズムなどのディスク上の再生信号を用いて随時学習を行うアルゴリズムを適用すると、光ディスク上に存在するディフェクト（欠陥）において制御が発散してしまう。
【０００５】
また、位相制御においては、光ディスク上に存在するディフェクトによってドリフト現象が生じてしまう場合がある。適応等化の学習動作は位相制御が正常な状態にあることが必須条件である。このため、少なくとも適応等化と位相制御の組み合わせにおけるディフェクト対応は非常に重要である。
【０００６】
従来、この種のディフェクトに対応する技術に、特開２００５−１６６１２１号公報（特許文献１）に開示された技術がある。
【０００７】
この特許文献１に開示されたディスク装置は、光ディスクからの反射光にもとづいて読取信号を出力する読取部と、読取信号にもとづいてディフェクト（読取り不良）領域を検出する検出器と、を備え、ディフェクトが検出されると、制御値をホールドしたり、正常時の制御値に切り替えたりすることにより、ディフェクトの影響を受けにくいようになっている。
【特許文献１】特開２００５−１６６１２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、光ディスクにはディフェクト検出器での検出が困難なディフェクトが存在する。たとえば、従来の技術で用いられる検出器は、再生信号のエンベロープの変化にもとづいてディフェクト領域を検出するため、振幅変動が発生しないディフェクトは検出することができない。また、ディフェクト信号の揺らぎが非常に速い場合、ディフェクト検出器が反応せずにディフェクトを正しく検出できない場合がある。
【０００９】
検出が困難なディフェクトは、制御を発散させてしまい、訂正不能の原因となってしまう場合がある。しかし、全てのディフェクトのパターンを網羅する高精度なディフェクト検出器を組み込むことは技術的にも難しく、コスト面を考えても非現実的である。
【００１０】
本発明は、上述した事情を考慮してなされたもので、検出困難なディフェクトが存在しても、訂正不能となる前に容易に制御を再開することができる光ディスク装置および光ディスク再生方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る光ディスク装置は、上述した課題を解決するために、光ディスクからの反射光より得られる読取信号から調整量を算出し、前記調整量にもとづいて前記読取信号に所定の処理を施して処理信号を出力する信号処理部と、前記信号処理部が算出した調整量を記憶しておく記憶部と、前記記憶部に記憶された前記調整量を前記信号処理部に与える制御部と、前記光ディスクからの反射光より得られる再生信号に含まれるフレーム同期信号が適切に検出されるとその旨の信号を出力する同期復調部と、前記フレーム同期信号が適切に検出された旨の信号の履歴にもとづいて安定した再生信号受信状態にあるかどうか判定し、安定した再生信号受信状態にないと判定してから訂正不能長未満の第１の所定の時間経過すると、前記制御部に対し前記記憶部に記憶された前記調整量を前記信号処理部に与えるよう指示する判定部と、を備え、前記信号処理部は、前記制御部から前記記憶部に記憶された前記調整量を与えられると、この調整量にもとづいて前記読取信号に所定の処理を施して処理信号を出力するよう構成された、ことを特徴とするものである。
【００１２】
一方、本発明に係る光ディスク再生方法は、上述した課題を解決するために、光ディスクからの反射光より得られる読取信号から調整量を算出し、前記調整量にもとづいて前記読取信号に所定の処理を施して処理信号を出力するステップと、前記信号処理部が算出した調整量を記憶しておくステップと、前記光ディスクからの反射光より得られる再生信号に含まれるフレーム同期信号が適切に検出されるとその旨の信号を出力するステップと、前記フレーム同期信号が適切に検出された旨の信号の履歴にもとづいて安定した再生信号受信状態にあるかどうか判定するステップと、前記安定した再生信号受信状態にないと判定されてから訂正不能長未満の第１の所定の時間経過すると前記記憶部に記憶された前記調整量にもとづいて前記読取信号に所定の処理を施して処理信号を出力するステップと、を有することを特徴とする方法である。
【発明の効果】
【００１３】
本発明に係る光ディスク装置および光ディスク再生方法によれば、検出困難なディフェクトが存在しても、訂正不能となる前に容易に制御を再開することができる。
【発明を実施するための最良の形態】
【００１４】
本発明に係る光ディスク装置および光ディスク再生方法の実施の形態について、添付図面を参照して説明する。
【００１５】
図１は、本発明に係る光ディスク装置１０の第１実施形態を示す概略的なブロック図である。
【００１６】
ＰＵＨ１１（Pick up head）は適切なレーザ光を光ディスク１に照射し、光ディスク１からの反射光を検出することで、アナログ再生信号を出力する。
【００１７】
ＰＵＨ１１から出力される再生信号は、プリアンプ１２に送られて信号増幅等の処理を施され、プリイコライザ１３で波形等化され、ＡＤＣ１４（Analog to Digital Converter）で入力信号レベル値がデジタル値に変換される。
【００１８】
このときの変換クロックは、サンプリングタイミングが適切となるように、再生波形自体から抽出されたクロックを利用する。すなわち、ＡＤＣ１４の出力は周波数検出器１５および位相比較器１６に与えられ、周波数検出器１５によって再生波形と信号周波数との周波数誤差が検出されるとともに、位相比較器１６によって理想サンプリング点との位相誤差を検出されて制御される。一般にＰＬＬ（Phase Locked Loop）と呼ばれる部分であり、周波数制御および位相制御ともに、同一のループフィルタ１７によって制御がなされ、ＶＣＯ１８（Voltage Controlled Oscillators）によりクロックが供給される。
【００１９】
読取信号としてのＡＤＣ１４の出力信号は、振幅調整部１９、オフセット調整部２０およびアシンメトリ調整部２１によってデジタル波形整形がなされた後、あらかじめ定めたパーシャルレスポンス（ＰＲ）クラスの応答となるように、適応等化器２２により波形等化が行われる。このＰＲクラスとしては、たとえばＰＲ（３４４３）などが挙げられる。
【００２０】
なお、パーシャルレスポンス（ＰＲ）とは、符号間干渉（隣り合って記録されているピットに対応する再生信号同士の干渉）を積極的に利用して必要な信号帯域を圧縮しつつデータ再生を行う方法である。符号間干渉の発生のさせかたによってさらに複数種類クラスに分類できる。例えばクラス１の場合、記録データ“1”に対して再生データが“１１”の２ビットデータとして再生され、後続の１ビットに対して符号間干渉を発生させる。
【００２１】
あらかじめ定めたＰＲクラスに波形等化された適応等化器２２の出力は、ビタビ復号器２３において最尤列推定（ビタビ復号）を行うことによってバイナリデータを得る。
【００２２】
なお、ビタビ復号方式とは、いわゆる最尤系列推定方式の一種である。ビタビ復号器２３は、再生波形のもつ符号間干渉の規則を有効に利用し、複数時刻にわたる信号振幅の情報にもとづき、過去と現在のサンプルデータを用いて最も確からしいデータ系列を再生データとして出力する。
【００２３】
図２は、光ディスク１に記録されたデータ列の一例を示す説明図である。
【００２４】
図２に示すように、光ディスク１に記録されたデータ列は、Ｓｙｎｃフレームと呼ばれる１１１６bit毎のデータとして記録される。本実施形態では、２６Ｓｙｎｃフレームで１セクタを構成する場合の例について説明する。図２には１セクタ分のデータ列を示した。
【００２５】
同期復調部２４は、各フレームの開始位置を表す２４bitのバイナリデータ列（フレーム同期信号、以下Ｓｙｎｃコードという）を検出し、後段の復調処理のための１２bit毎の同期信号を生成する。また同期復調部２４は、１２bit毎のバイナリデータを、あらかじめ定めた規則に従い８bitの再生データへ復調処理を行い、図示しないエラー訂正回路（ＥＣＣ回路）へ復調データを送信する。
【００２６】
ＥＣＣ回路は、ディフェクトなどで付加されたエラーをエラー訂正し光ディスク１上のデータをユーザ側へ送る。
【００２７】
次に、適応等化器２２とその学習方法について図３を用いて説明する。
【００２８】
図３は、適応等化器２２の構成の一例を示すブロック図である。
【００２９】
適応等化器２２は、ＦＩＲフィルタ２５および等化係数学習部２６を有する。
【００３０】
ＦＩＲフィルタ２５は、遅延回路２５１および２５２、乗算回路２５３、２５４および２５５、ならびに加算回路２５６、２５７および２５８を有する。
【００３１】
遅延回路２５１および２５２は、入力信号を１クロック遅延させて出力する。乗算回路２５３、２５４および２５５は、二つの入力値の積を出力する。加算回路は、二つの入力値の和を出力する。なお、本実施形態では乗算器を３つ用いる３tapのデジタルフィルタの例について説明するが、乗算器の数が変化しても基本的な動作は同じである。
【００３２】
時刻ｋにおける適応等化器２２の入力信号をｘ（ｋ）、乗算器２５３、２５４および２５５に入力される乗数をそれぞれｃ１、ｃ２およびｃ３とすると、適応等化器２２の出力Ｙ（ｋ）は次のように書ける。  
［数１］
Y(k) = x(k)*c1 +x(k-1)*c2 + x(k-2)*c3                             (1)
【００３３】
Ｙ（Ｋ）に対してビタビ復号器２３で得られるバイナリデータをＡ（Ｋ）とする。目的とするＰＲのクラスを例えばＰＲ（３４４３）とし、Ａ（ｋ）が正しい再生データであるとすると、時刻ｋにおける適応等化器２２の本来の出力Ｚ（ｋ）は、次のように書ける。    ［数２］
Z(k) = 3*A(k) +4*A(k-1) +4*A(k-2) +3*A(k-3) -7                    (2)
【００３４】
そこで、時刻ｋにおける等化誤差Ｅ（ｋ）を、以下の式で定義する。  
［数３］
E(k) = Y(k) - Z(k)                                                 (3)
【００３５】
適応学習では、以下の式に従い各乗算器２５３、２５４および２５５の係数を更新する。  
［数４］
c1(k+1) = c1(k) -α*x(k)  *E(k)                                    (4)
c2(k+1) = c2(k) -α*x(k-1)*E(k)                                    (5)
c3(k+1) = c3(k) -α*x(k-2)*E(k)                                    (6)
（４）〜（６）式のαは、更新係数であり正の小さな値(例えば 0.01)を設定する。
【００３６】
式（２）に示した処理を行うのがビタビ復号器２３の波形合成回路である。ビタビ復号器２３の遅延回路は、加算回路２５８の出力Ｙ（ｋ）に対してビタビ復号器２３の処理時間相当の遅延を施す。また、ビタビ復号器２３の加算回路は、式（３）に示した処理を行う。
【００３７】
等化係数学習部２６は、レジスタ２６１、２６２および２６３、ならびに係数更新回路２６４、２６５および２６６を有する。
【００３８】
係数更新回路２６４は、式（４）に示した演算を行い乗算器２５３の係数を更新する。更新結果は、レジスタ２６１に格納される。係数更新回路２６５では、式（５）に示した演算を行い乗算器２５４の係数を更新する。更新結果は、レジスタ２６２に格納される。係数更新回路２６６では、式（６）に示した演算を行い乗算器２５５の係数を更新する。更新結果は、レジスタ２６３に格納される。以上の手順により、適応等化器２２の適応学習が行われる。
【００３９】
図４は、ＤＦＭとＤＦＭ制御部２８の関係の一例を示す説明図である。
【００４０】
図１に示すように、本発明に係る光ディスク装置１０はさらに、ＡＤＣ１４の出力から再生信号中のディフェクトを検出するディフェクト検出器２７と、この出力にもとづいてディフェクト処理を行うＤＦＭ制御部２８と、ＤＦＭ制御部２８の制御により制御量または調整量を保存し読み出して利用される記憶部としてのＤＦＭ（DeFect management Memory）３１〜３５とを有する。
【００４１】
ＤＦＭ３１〜３４は、ディフェクトが発生しておらず、高い信号品質でデータが再生されている期間における制御量または調整量を、信号処理部（振幅調整部１９、オフセット調整部２０、アシンメトリ調整部２１、等化係数学習部２６およびループフィルタ１７）ごとにラッチして記憶しておく記憶部である。
【００４２】
ＤＦＭ制御部２８は、ディフェクト検出器２７からのディフェクト検出結果等に基づいて、各ＤＦＭに制御信号を供給するコントロール回路である。
【００４３】
たとえば、ＲＦ信号を受けた同期復調部２４からのフレーム同期信号（Ｓｙｎｃコード）が検出されると、ＤＦＭ制御部２８の働きにより、各信号処理部での制御量又は調整量等の処理信号が、図４に示したスイッチ素子３６を介して、フリップフロップ回路から、各ＤＦＭ３１〜３４へラッチされ格納される。各信号処理部に保存されているフィルタ３７内部の制御量または調整量がディフェクトによって乱された場合、ＤＦＭ制御部２８およびＤＦＭ３１〜３４の働きにより、例えば、数フレーム前の制御量または調整量を供給することができる（特許文献１参照）。
【００４４】
さらに、図１に示すように、本発明に係る光ディスク装置１０は、ＦＳＯＫ（Frame Sync OK）判定器を有する。
【００４５】
ＦＳＯＫ判定器３８は、同期復調部２４において検出されるＳｙｎｃコードの連続性をチェックする判定器で、安定した再生信号受信状態にあるかどうかを判定する回路である。
【００４６】
同期復調部２４では１１１６chbit毎の予測された位置にＳｙｎｃコードが１bitの誤りもなく検出された場合、その旨の信号（以下、完全Ｓｙｎｃ検出信号という）をＦＳＯＫ判定器３８に出力する。なお本実施形態では、ＤＦＭ制御部２８における調整量保存タイミングもこの完全Ｓｙｎｃ検出信号を利用する場合の例について説明する。
【００４７】
図５は、完全Ｓｙｎｃ検出信号とＦＳＯＫ判定器３８のＦＳＯＫ信号出力との従来の関係を示す説明図である。
【００４８】
ＦＳＯＫ判定器３８は、例えば入力された完全Ｓｙｎｃ検出信号の過去８個分の履歴をカウントする(図５のＦＳＯＫＣＮＴ参照)。ＦＳＯＫＣＮＴは、１１１６chbit毎に、完全Ｓｙｎｃ検出信号が入力されると１段階あげ、完全Ｓｙｎｃ検出信号が入力されないと１段階下げる。最高で８段階までカウントする。
【００４９】
ＦＳＯＫ判定器３８は、このカウンタＦＳＯＫＣＮＴが例えば４以上となった場合にＦＳＯＫ信号を出力し（図５のＦＳＯＫ信号参照）、安定再生状態と判定する（図５の再生信号参照）。
【００５０】
安定再生状態とは、位相制御がロックし、適応等化学習が安定している状態を指す。安定再生状態以前の状態は、周波数制御や位相制御による引き込み状態である。
【００５１】
続いて、安定再生状態から遷移する場合について説明する。
【００５２】
図５に示すように、完全Ｓｙｎｃ検出信号が続かない場合には、ＦＳＯＫＣＮＴは減少する。ＦＳＯＫＣＮＴが例えば４未満となると、ＦＳＯＫ信号を立ち下げる。
【００５３】
ＦＳＯＫ信号が立ち下がる原因としては、次の２つを挙げることができる。（１）シークなどが発生して、線速度が変化した場合と、（２）ディフェクトの領域を再生している場合である。（１）の場合はすみやかに線速度の変化に追従するように周波数制御に移行するべきであるが、（２）のディフェクトが原因である可能性も残る。このため、ＦＳＯＫ信号が立ち下がったとしても、すぐには周波数制御には移行せず、所要の時間待機する。
【００５４】
この待機時間の目安は、ほぼ後段のECC回路にて訂正不可能となる長さ（以下、訂正不能長という）とする。本実施形態では、訂正不能長が２セクタである場合の例について説明する。
【００５５】
訂正不能長（２セクタ）だけ待機してもＦＳＯＫが復帰しない場合は、線速度が変化したと考え、周波数制御へ移行する。
【００５６】
これにより、シークなどによって線速度が変化したとしても、信号処理回路は追従して再生することができる。
【００５７】
ところで、訂正可能長（２セクタ）より長いディフェクトによってＦＳＯＫ信号が立ち下がった可能性もあるが、これはもとより訂正不可能なディフェクト長であるため、考慮する必要はない。
【００５８】
しかし、図５に示した例のように、訂正可能なディフェクトの長さ（２セクタ以内）にもかかわらず、２セクタ間、完全Ｓｙｎｃ検出が取れずに訂正不能に陥ってしまう場合がある。これは、位相制御や適応等化器２２が発散したことが原因と考えられる。
【００５９】
図５は簡単のためにディフェクトが振幅低下としてあらわれる場合の例について示したが、実際にはこのようなディフェクトであればディフェクト検出器２７にて検出できるものの、振幅低下しないようなディフェクトも存在し、この種のディフェクトを検出することは非常に難しい。検出困難なディフェクトにより位相制御や適応等化器２２が発散すると、ディフェクトの長さが訂正可能な長さ（２セクタ以内）であっても、同期復調部２４は完全Ｓｙｎｃ検出信号を出力することができず、訂正不能となってしまう。
【００６０】
図６は、本発明に係る光ディスク装置１０における完全Ｓｙｎｃ検出信号とＦＳＯＫ判定器３８のＦＳＯＫ信号出力との関係を示す説明図である。
【００６１】
また、図７は、訂正可能長より短くかつ検出困難なディフェクトを読み込んだ際に、訂正不能となる前に容易に正常な制御状態に復帰する際の手順を示すフローチャートである。図７において、Ｓに数字を付した符号は、フローチャートの各ステップを示す。
【００６２】
この手順は、ＦＳＯＫ信号が立ち下がった時点（図６のＡ参照）でスタートとなる。
【００６３】
まず、ステップＳ１において、ＦＳＯＫ信号が立ち下がった時点（図６のＡ参照）から、訂正不能長未満の第１の所定の時間経過したかどうかを判定する。以下の説明では、この訂正不能長未満の第１の所定の時間を１セクタ（２６Ｓｙｎｃフレーム）とする場合の例について説明する。１セクタ経過した場合（図６のＢ参照）は、ステップＳ２に進む。一方、１セクタ経過していない場合は、引き続きＦＳＯＫ信号が立ち下がった後１セクタ経過したかどうか監視する。
【００６４】
次に、ステップＳ２において、ＦＳＯＫ判定器３８は、ＤＦＭ制御部２８に対し、ＤＦＭ制御の強制発動命令を与える（図６のＢ参照）。
【００６５】
次に、ステップＳ３において、ＤＦＭ制御部２８は、強制発動命令を受けてＤＦＭ制御を開始する。この結果、既に再生位置がディフェクト領域から脱しており、かつ位相制御や適応等化器２２が発散したことにより完全Ｓｙｎｃ検出信号が得られないでいた場合は、ＤＦＭ制御により、再び完全Ｓｙｎｃ検出信号を得ることができる。図６には、一度目のＤＦＭ制御の強制発動命令により正常な制御状態へ復帰する場合の例について示した。
【００６６】
次に、ステップＳ４において、ＦＳＯＫ信号の立下り時点（図６のＡ参照）から訂正不能長（２セクタ）経過したかどうか判定する。２セクタ経過していない場合はステップＳ５に進む。一方、２セクタ経過した場合はステップＳ６に進む。
【００６７】
次に、ステップＳ５において、前回強制発動命令時点（図６のＢ参照）から、訂正不能長未満の第２の所定の時間経過したかどうかを判定する。以下の説明では、この訂正不能長未満の第２の所定の時間を４Ｓｙｎｃフレームとする場合の例について説明する。４Ｓｙｎｃフレーム経過していない場合は、ステップＳ４に戻る。一方、４Ｓｙｎｃフレーム経過した場合は、再び強制発動命令を発するべくステップＳ２に戻る。
【００６８】
他方、ステップＳ４でＦＳＯＫ信号の立下り時点（図６のＡ参照）から訂正不能長（２セクタ）経過したと判定されると、線速度変化（あるいは訂正不能なディフェクト)と判断し、ステップＳ６において、周波数制御部による周波数制御へ移行する。
【００６９】
以上の手順により、訂正可能長より短くかつ検出困難なディフェクトを読み込んだ際に、訂正不能となる前に容易に正常な制御状態に復帰することができる。なお、図７に示すフローチャートは、ＦＳＯＫ信号の立ち上がりを監視し、ＦＳＯＫ信号が立ち上がると一連の手順を終了してもよい。
【００７０】
図８は、本発明に係る光ディスク装置１０における完全Ｓｙｎｃ検出信号とＦＳＯＫ判定器３８のＦＳＯＫ信号出力との関係を示す他の説明図である。
【００７１】
なお、図８においても、図５および図６と同様に、ディフェクトについては説明の為に再生信号のエンベロープが大きく変化するものを選んでいるが、実際にはディフェクト検出できなかったと想定したものである。
【００７２】
図８に示すように、検出困難なディフェクトによってＶＣＯ１８駆動信号や等化誤差２乗平均値が異常値となるが、ディフェクト終了後にＤＦＭ制御を強制的に発動することにより、正常な制御状態へ復帰することができる。
【００７３】
本実施形態に係る光ディスク装置１０は、ＦＳＯＫ信号が立ち下がった後、訂正不能長未満の第１の所定の時間経過後に、ＤＦＭ制御を強制的に発動する。このため、ディフェクト長が訂正不能長以内である場合には、検出困難なディフェクトにより位相制御や適応等化器２２が発散していても、容易かつ確実に正常な制御状態に復帰することができる。また、本実施形態に係る光ディスク装置１０は、複雑な構成や複雑な処理を必要としないため、極めて容易に実装することが可能である。
【００７４】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【図面の簡単な説明】
【００７５】
【図１】本発明に係る光ディスク装置の第１実施形態を示す概略的なブロック図。
【図２】光ディスクに記録されたデータ列の一例を示す説明図。
【図３】適応等化器の構成の一例を示すブロック図。
【図４】ＤＦＭとＤＦＭ制御部の関係の一例を示す説明図。
【図５】完全Ｓｙｎｃ検出信号とＦＳＯＫ判定器のＦＳＯＫ信号出力との従来の関係を示す説明図。
【図６】本発明に係る光ディスク装置における完全Ｓｙｎｃ検出信号とＦＳＯＫ判定器のＦＳＯＫ信号出力との関係を示す説明図。
【図７】訂正可能長より短くかつ検出困難なディフェクトを読み込んだ際に、訂正不能となる前に容易に安定再生状態に復帰する際の手順を示すフローチャート。
【図８】本発明に係る光ディスク装置における完全Ｓｙｎｃ検出信号とＦＳＯＫ判定器のＦＳＯＫ信号出力との関係を示す他の説明図。
【符号の説明】
【００７６】
１  光ディスク
１０  光ディスク装置
１１  ＰＵＨ
１２  プリアンプ
１３  プリイコライザ
１４  ＡＤＣ
１５  周波数検出器
１６  位相比較器
１７  ループフィルタ
１８  ＶＣＯ
１９  振幅調整部
２０  オフセット調整部
２１  アシンメトリ調整部
２２  適応等化器
２３  ビタビ復号器
２４  同期復調部
２５  ＦＩＲフィルタ
２５１、２５２  遅延回路
２５３、２５４、２５５  乗算回路
２５６、２５７、２５８  加算回路
２６  等化係数学習部
２６１、２６２、２６３  レジスタ
２６４、２６５、２６６  係数更新回路
２７  ディフェクト検出器
２８  ＤＦＭ制御部
３１、３２、３３、３４、３５  ＤＦＭ
３６  スイッチ素子
３７  フィルタ
３８  ＦＳＯＫ判定器
【図１】
2009289379.tif 000003
【図２】
2009289379.tif 000004
【図３】
2009289379.tif 000005
【図４】
2009289379.tif 000006
【図５】
2009289379.tif 000007
【図６】
2009289379.tif 000008
【図７】
2009289379.tif 000009
【図８】
2009289379.tif 000010