(57)【要約】【課題】電子放出素子の素子耐圧を向上させる画像表示装置およびその駆動方法を提供する。【解決手段】画像表示装置の駆動方法であって、複数の走査線のうち第１の走査線に非選択電位を印加する工程と、第１の走査線に選択電位を印加する工程と、を有する。第１の走査線に非選択電位が印加される期間のうち少なくとも一部の期間の間、第１の走査線に接続された電子放出素子に印加される電圧が、電子放出時に印加される電圧と逆極性の電圧に設定される。第１の走査線に選択電位が印加される前の一定期間の間、第１の走査線に接続された電子放出素子に印加される電圧が、０ボルト（ゼロオフセット状態）、または、電子放出時に印加される電圧と同極性で且つ閾値電圧未満の電圧（正オフセット状態）、に設定される。【選択図】図８
2009053402.tif 000002
【特許請求の範囲】
【請求項１】
複数の電子放出素子と、該複数の電子放出素子にマトリクス状に接続される複数の走査線及び複数の信号線と、を備え、前記電子放出素子は、前記走査線と信号線とを介して該電子放出素子に印加される電圧が閾値電圧以上となった場合に電子を放出するものである画像表示装置の駆動方法であって、
前記複数の走査線のうち第１の走査線に非選択電位を印加する工程と、
前記第１の走査線に選択電位を印加する工程と、を有し、
前記第１の走査線に非選択電位が印加される期間のうち少なくとも一部の期間の間、前記第１の走査線に接続された電子放出素子に印加される電圧が、電子放出時に印加される電圧と逆極性の電圧に設定され、
前記第１の走査線に前記選択電位が印加される前の一定期間の間、前記第１の走査線に接続された電子放出素子に印加される電圧が、０ボルト、または、電子放出時に印加される電圧と同極性で且つ前記閾値電圧未満の電圧、に設定されること
を特徴とする画像表示装置の駆動方法。
【請求項２】
前記一定期間は、前記第１の走査線の直前に前記選択電位が印加される第２の走査線に前記選択電位が印加されている期間と重複する部分を有すること
を特徴とする請求項１に記載の画像表示装置の駆動方法。
【請求項３】
前記一定期間は、前記信号線に駆動電位が印加される期間と重複しないこと
を特徴とする請求項１または２に記載の画像表示装置の駆動方法。
【請求項４】
前記逆極性の電圧は、前記閾値電圧未満の電圧であること
を特徴とする請求項１乃至３のうちいずれか１項に記載の画像表示装置の駆動方法。
【請求項５】
前記第１の走査線には、前記一定期間の間、前記選択電位と前記非選択電位との間の電位が印加されること
を特徴とする請求項１乃至４のうちいずれか１項に記載の画像表示装置の駆動方法。
【請求項６】
前記電子放出素子は表面伝導型放出素子であること
を特徴とする請求項１乃至５のうちいずれか１項に記載の画像表示装置の駆動方法。
【請求項７】
複数の電子放出素子と、
該複数の電子放出素子にマトリクス状に接続される複数の走査線及び複数の信号線と、
前記走査線及び前記信号線それぞれの電位を制御する駆動回路と、
を備え、
前記電子放出素子は、前記走査線と信号線を介して該電子放出素子に印加される電圧が閾値電圧以上となった場合に電子を放出するものであり、
前記駆動回路は、前記複数の走査線のうち第１の走査線に非選択電位を印加した後で、前記第１の走査線に選択電位を印加し、
前記駆動回路は、前記第１の走査線に非選択電位が印加される期間のうち少なくとも一部の期間の間、前記第１の走査線に接続された電子放出素子に印加される電圧を、電子放出時に印加される電圧と逆極性の電圧に設定し、
前記駆動回路は、前記第１の走査線に前記選択電位が印加される前の一定期間の間、前記第１の走査線に接続された電子放出素子に印加される電圧を、０ボルト、または、電子放出時に印加される電圧と同極性で且つ前記閾値電圧未満の電圧、に設定すること
を特徴とする画像表示装置。
【請求項８】
前記一定期間は、前記第１の走査線の直前に前記選択電位が印加される第２の走査線に
前記選択電位が印加されている期間と重複する部分を有すること
を特徴とする請求項７に記載の画像表示装置。
【請求項９】
前記一定期間は、前記信号線に駆動電位が印加される期間と重複しないこと
を特徴とする請求項７または８に記載の画像表示装置。
【請求項１０】
前記逆極性の電圧は、前記閾値電圧未満の電圧であること
を特徴とする請求項７乃至９のうちいずれか１項に記載の画像表示装置。
【請求項１１】
前記第１の走査線には、前記一定期間の間、前記選択電位と前記非選択電位との間の電位が印加されること
を特徴とする請求項７乃至１０のうちいずれか１項に記載の画像表示装置。
【請求項１２】
前記電子放出素子は表面伝導型放出素子であること
を特徴とする請求項７乃至１１のうちいずれか１項に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子放出素子を用いる画像表示装置の駆動方法に関する。
【背景技術】
【０００２】
近年、大画面薄型ディスプレイとして、非特許文献１に示すような電子源から放出された電子線の蛍光体励起による画像表示装置が注目されている。この電子線励起蛍光体表示装置は、平面型電子源としての電子放出素子アレイが印刷技術を用いて形成できること、電子による蛍光体励起発光のためブラウン管と同じ発光原理を用いていること、さらに平面型電子源は十数Ｖの電圧で駆動できるため耐圧の低い駆動ＩＣを用いることができる、などのメリットを有する。
【０００３】
図１７に、平面型電子源を用いた画像表示装置の構成を示す。リアプレート６上に、平面型電子源である電子放出素子１２が形成されている。電子放出素子１２は、電極１０、１１間に導電膜９を配置して形成され、電極１０、１１間に印加された電圧により駆動される。導電膜９には微小な間隙が形成されている。リアプレート６と対向するフェースプレート３上に、画素毎にＲ，Ｇ，Ｂの蛍光体膜４が塗布されている。蛍光体膜４の上にはアルミニウムからなるアノード電極５が形成されている。両プレート３，６間は真空状態に保持されている。電子放出素子１２から放出された電子はアノード電圧により加速されて蛍光体膜４に到達する。この加速電子のエネルギーにより蛍光体膜４が励起発光する。
【０００４】
発光そのものの原理はブラウン管と同じである。しかし、平面型電子源を用いた蛍光体表示装置では、画素毎に設けた電子源から放出された電子により、対応する画素の蛍光体層を励起発光させる。また、リア及びフェースプレート間は数ｍｍ程度の間隔であり、薄型の表示装置であることにブラウン管と大きな違いがある。
【０００５】
図１８は、リアプレートの構成を平面的に示す図である。ガラス基板上に電子放出素子１２がマトリクス状に配列されている。電極１０は走査線７に接続され、電極１１は信号線８に接続されている。図示していないが、走査線７と信号線８とを絶縁するための絶縁層が、両配線間に形成されている。図１８に示す平面型電子源アレイでは、導電膜９、電極１０，１１、走査線７、信号線８、絶縁層（不図示）の全てを印刷により形成することができる。このため、大面積基板での素子アレイ形成が容易である。よって、この平面型電子源アレイは、大画面の平面型表示装置の構成としてきわめて有望である。
【０００６】
図１８において、走査線７に順次選択パルスを印加することにより、１または複数の走査線７が選択される。他方、各信号線８には、画像信号に応じて変調された駆動パルスが印加される。これにより、選択された走査線７に接続された電子放出素子１２は、選択パルスと駆動パルスの電位差である駆動電圧が印加される。駆動電圧の振幅およびパルス幅に応じて電子放出素子１２から放出される電子の量が制御できる。これにより、必要な電子量を蛍光体に照射することができ、所望の映像を表示することができる。
【０００７】
このような平面型電子源を用いた画像表示装置は、以下の特徴を有する。発光効率の高い電子線による蛍光体励起発光を用いるため、大画面であっても消費電力が少ない。また、蛍光体の発光は走査線が選択された極短い時間だけであり、液晶表示装置（ＬＣＤ）やプラズマ表示装置（ＰＤＰ）のようなホールド型の表示とならないため、動画像表示においてもごく自然な映像を表示できる。また、ＬＣＤのように画面輝度の視角依存性はなく、広い視角特性を有する。さらに、平面型電子源は十数Ｖで動作するため、耐圧の低いドライバＩＣで駆動することができる。
【０００８】
図１９に、電子放出素子に印加される電圧波形を示す。図１９の符号１は走査線電位Ｖｙの波形を示し、符号２は信号線電位Ｖｘの波形を示している。
【０００９】
マトリクスの中の任意の１行の電子放出素子を駆動するには、選択する行の走査線には選択電位Ｖｓを印加し、同時に非選択の行の走査線には非選択電位Ｖｎｓを印加する。これと同期して信号線に電子ビームを出力するための駆動電位Ｖｅを印加する。この方法によれば、選択する行の電子放出素子には、Ｖｅ−Ｖｓの電圧（駆動電圧）が印加され、また非選択行の電子源にはＶｅ−Ｖｎｓの電圧が印加される。Ｖｅ，Ｖｓ，Ｖｎｓを適宜の大きさの電圧にすれば選択する行の電子放出素子だけから所望の強度の電子ビームが出力されるはずである。また信号線の各々に異なる駆動電位Ｖｅを印加すれば、選択する行の電子放出素子の各々から異なる強度の電子ビームが出力されるはずである。また、電子放出素子の応答速度は高速であるため、駆動電位Ｖｅを印加する時間の長さを変えれば、電子ビームが出力される時間の長さも変えることができるはずである。なお、図１９では、信号線の非駆動電位Ｖｎｅは０Ｖとしている。
【００１０】
特許文献１では、非選択状態にある電子放出素子の無効電流を低減する目的で、非選択状態において、駆動電圧と逆極性のオフセット電圧を電子放出素子に印加する方法が提案されている。具体的には、図１９に示すように、非選択状態において走査線電位Ｖｙを非選択電位Ｖｎｓ（０＜Ｖｎｓ）に設定する。前選択ラインの選択が終了した直後は信号線電位Ｖｘが０Ｖになっているため、図１９に示すように非選択状態において逆オフセット状態が生じる。走査線電位Ｖｙが選択電位Ｖｓ（Ｖｓ＜０）になって当該ラインが選択されると、電圧印加状態は逆極性から正極性へ移行する。更に画像信号に応じた駆動電位Ｖｅが信号線に印加されると、信号線と走査線の電位差（Ｖｅ−Ｖｓ）に応じて電子放出素子から電子が放出される。また非選択状態では信号線と走査線の電位差（Ｖｅ−Ｖｎｓ）が小さくなるため、電子源のリーク電流を低減することが出来る。その結果、無効電流が低減する。
【００１１】
特許文献２には、電圧波形のオーバーシュートおよびアンダーシュートを抑制する目的で、選択電位と非選択電位の間の遷移を１００ｎｓｅｃ〜２μｓｅｃかけて行う方法が提案されている。また、特許文献２には、ｎラインにおける選択から非選択への遷移期間と、ｎ＋１ラインにおける非選択から選択への遷移期間とを重複させる構成が提案されている。
【非特許文献１】E. Yamaguchi, et.al., “A 1O-in. SCE emitter display”，Journal of SID, Vol.5, p345, 1997.
【特許文献１】特開２００２−４０９８６号公報
【特許文献２】特開２００６−３３０７０１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述の画像表示装置においては、電子放出素子に設けられた狭い間隙に電圧を印加して高電界を発生させ、高電界を利用して電子を放出させている。電界が高いほど放出電流は高くなるので、出来る限り印加電圧は高くしたい。しかしながら電子放出素子が選択状態と非選択状態を繰り返すと、ごく稀に電子源の狭い間隙において放電が発生するという課題があった。素子放電は電子放出素子の破壊を招き表示上の欠陥となる。更に電子放出素子の放電破壊が電子源とアノード電極の間の放電を誘発し、アノード電極にもダメージを与える場合がある。放電発生確率は極めて低いが、表示欠陥が発生するため放電確率は一層低減させる必要がある。
【００１３】
本発明は、電子放出素子の素子耐圧を向上させる画像表示装置およびその駆動方法を提
供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る画像表示装置の駆動方法は、
複数の電子放出素子と、該複数の電子放出素子にマトリクス状に接続される複数の走査線及び複数の信号線と、を備え、前記電子放出素子は、前記走査線と信号線とを介して該電子放出素子に印加される電圧が閾値電圧以上となった場合に電子を放出するものである画像表示装置の駆動方法であって、
前記複数の走査線のうち第１の走査線に非選択電位を印加する工程と、
前記第１の走査線に選択電位を印加する工程と、を有し、
前記第１の走査線に非選択電位が印加される期間のうち少なくとも一部の期間の間、前記第１の走査線に接続された電子放出素子に印加される電圧が、電子放出時に印加される電圧と逆極性の電圧に設定され、
前記第１の走査線に前記選択電位が印加される前の一定期間の間、前記第１の走査線に接続された電子放出素子に印加される電圧が、０ボルト、または、電子放出時に印加される電圧と同極性で且つ前記閾値電圧未満の電圧、に設定されること
を特徴とする画像表示装置の駆動方法である。
【００１５】
本発明に係る画像表示装置は、
複数の電子放出素子と、
該複数の電子放出素子にマトリクス状に接続される複数の走査線及び複数の信号線と、
前記走査線及び前記信号線それぞれの電位を制御する駆動回路と、
を備え、
前記電子放出素子は、前記走査線と信号線を介して該電子放出素子に印加される電圧が閾値電圧以上となった場合に電子を放出するものであり、
前記駆動回路は、前記複数の走査線のうち第１の走査線に非選択電位を印加した後で、前記第１の走査線に選択電位を印加し、
前記駆動回路は、前記第１の走査線に非選択電位が印加される期間のうち少なくとも一部の期間の間、前記第１の走査線に接続された電子放出素子に印加される電圧を、電子放出時に印加される電圧と逆極性の電圧に設定し、
前記駆動回路は、前記第１の走査線に前記選択電位が印加される前の一定期間の間、前記第１の走査線に接続された電子放出素子に印加される電圧を、０ボルト、または、電子放出時に印加される電圧と同極性で且つ前記閾値電圧未満の電圧、に設定すること
を特徴とする画像表示装置である。
【発明の効果】
【００１６】
本発明によれば、電子放出素子の素子耐圧が向上する。
【発明を実施するための最良の形態】
【００１７】
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。
【００１８】
（画像表示装置の構成）
図１は、画像表示装置の構成を模式的に示している。画像表示装置は、表示パネル１００と、表示パネル１００を駆動するための駆動回路２００とを備える。表示パネル１００は、リアプレート６と、リアプレート６に対向するフェースプレート３とを備えている。リアプレート６上には、複数の走査線７及び複数の信号線８がマトリクス状に形成され、走査線７と信号線８の交点部分それぞれに電子放出素子１２が形成されている。この構造は単純マトリクス構造とよばれる。フェースプレート３には、蛍光体膜およびアノード電極が形成されている。
【００１９】
駆動回路２００は、走査線７に電気的に接続されている走査回路２１０と、信号線８に電気的に接続されている変調回路２２０とを含む。走査回路２１０は、走査線７の電位を制御するための回路である。基本的には、走査回路２１０は、選択対象の走査線７に選択電位Ｖｓを印加し、選択対象でない走査線７に非選択電位Ｖｎｓを印加する（Ｖｓ＜０＜Ｖｎｓ）。変調回路２２０は、信号線８の電位を制御する回路であって、画像信号に応じて変調されたパルス信号を信号線８に印加する。変調方式としては、パルス幅変調、パルス振幅変調、あるいは、パルス幅と振幅の両方の変調のいずれでもよい。
【００２０】
図２は、電子放出素子の、「放出電流Ｉｅ」対「素子電圧Ｖｆ」特性、および「素子電流Ｉｆ」対「素子電圧Ｖｆ」特性の典型的な例を示す。素子電圧Ｖｆは電子放出素子１２のゲート電極とカソード電極の間に印加される電圧であり、放出電流Ｉｅは電子放出素子１２からアノード電極へ流れる電流であり、素子電流Ｉｆはゲート電極とカソード電極の間に流れる電流である。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著しく小さく、同一尺度で図示するのが困難であるため、２本のグラフは各々任意単位で図示されている。
【００２１】
この電子放出素子は、閾値電圧Ｖｔｈ以上の大きさの電圧を素子に印加すると急激に放出電流Ｉｅが増加するが、閾値電圧Ｖｔｈ未満の電圧では放出電流Ｉｅはほとんど検出されない、という特性をもつ。本実施形態の画像表示装置はこの特性を利用して画像を表示する。すなわち、駆動対象の素子には所望の発光輝度に応じて閾値電圧以上の電圧を印加し、駆動対象でない素子には閾値電圧未満の電圧を印加するのである。なお、最大発光輝度（最大階調）に対応する放出電流Ｉｅを基準放出電流とした場合に、基準放出電流の１／１００の放出電流Ｉｅが検出される電圧を「閾値電圧Ｖｔｈ」に設定するとよい。
【００２２】
（素子耐圧の評価）
まず、電子放出素子に印加する電圧波形と素子耐圧の関係を調査するために、図３に示す評価系による素子耐圧評価試験を実施した。
【００２３】
特定の走査線７，信号線８にパルス発生器の出力が接続される。選択された走査線および信号線以外の配線の電位は０Ｖに設定される。アノード電極に対してはアノード電圧が印加される。ただし、アノード電極の電位は０Ｖでもよい。
【００２４】
パルス発生器は、選択された走査線と信号線の交点の電子放出素子に対して、パルスを繰り返し印加する。パルス発生器がパルスの振幅（電圧値）を駆動電圧よりも小さな値から徐々に大きな値へと変えていくと、ある電圧で素子放電が発生する。アノード電圧が印加されている場合は、素子放電が、電子放出素子とアノード電極との間の放電を誘発する。放電の発生は、走査線もしくは信号線の電圧変化、または、アノード電圧もしくはアノード電流の変化で検出できる。
【００２５】
放電が発生した時に電子放出素子に印加されていた電圧を「素子耐圧」とよぶ。素子耐圧が高いほど素子放電発生確率が低いと見なせる。実際に表示装置を駆動して放電発生頻度を調査した結果、表示状態における放電発生頻度と上記試験で得られた素子耐圧の間には、明確な相関が得られ、素子耐圧評価試験の有効性が示された。
【００２６】
次に、選択電位を印加する前の電圧状態が異なる図４Ａ〜図４Ｄの４条件について、素子耐圧の比較実験を実施した。図中の単位「ｕｓ」は「μｓｅｃ（マイクロ秒）」の略号である。図４Ａの条件では、走査線に選択電位が印加される前に約４．０μｓｅｃの逆オフセット状態が設けられる。図４Ｂの条件では、走査線に選択電位が印加される前に約４．０μｓｅｃのゼロオフセット状態が設けられる。図４Ｃの条件では、走査線に選択電位が印加される前に約４．０μｓｅｃの正オフセット状態が設けられ、図４Ｄの条件では、約５．０μｓｅｃの正オフセット状態が設けられている。なお、図４Ａ〜図４Ｄにおいて
、逆／ゼロ／正オフセット状態の前は、走査線電位Ｖｙと信号線電位Ｖｘのいずれも０Ｖに設定されていた。
【００２７】
ここでは、電子放出時（駆動時）に印加される電圧と逆極性の電圧を「逆オフセット電圧」とよび、逆オフセット電圧が電子放出素子に印加されている状態を「逆オフセット状態」もしくは「逆オフセット」とよぶ。換言すれば、逆オフセット状態とは、走査線電位Ｖｙと信号線電位Ｖｘの大小関係が電子放出時（駆動時）と逆になっている状態のことである。また、「ゼロオフセット」とは、電子放出素子に電圧が実質的に印加されていないこと、言い換えれば、走査線電位Ｖｙと信号線電位Ｖｘとが実質的に一致していること、をいう。電子放出時に印加される電圧と同極性の電圧を「正オフセット電圧」とよび、正オフセット電圧が電子放出素子に印加されている状態を「正オフセット」もしくは「正オフセット状態」とよぶ。換言すれば、正オフセット状態とは、走査線電位Ｖｙと信号線電位Ｖｘの大小関係が電子放出時と同じになっている状態のことである。
【００２８】
図５は、図４Ａ〜図４Ｄの４条件の比較実験の結果を示している。横軸は、電子放出素子に印加されたパルスの振幅（素子電圧）［Ｖ］を示し、縦軸は、全素子数に対する、その振幅のパルスが印加されるまでに放電が発生した素子数（累積）の割合（確率）を示す。図４Ａの逆オフセットの場合に素子耐圧が最も低く、図４Ｂのゼロオフセットの場合と図４Ｃの正オフセットの場合に同等の素子耐圧が得られた。正オフセット期間が長い図４Ｄの条件の場合に、最も高い素子耐圧が得られた。
【００２９】
次に、正オフセット期間の長さと素子耐圧の相関を調査するため、正オフセット期間の長さが異なる図６Ａ〜図６Ｄの４条件について、素子耐圧の比較実験を実施した。図６Ａの条件では、２．０μｓｅｃの正オフセット期間が設けられている。ここでは、走査線電位Ｖｙを選択電位に設定し、信号線電位Ｖｘを０Ｖに設定することで、正オフセット状態を作り出した。なお、正オフセット状態の前は走査線電位Ｖｙ、信号線電位Ｖｘともに０Ｖに設定されていた。同様に、図６Ｂの条件では３．５μｓｅｃ、図６Ｃの条件では５．５μｓｅｃ、図６Ｄの条件では７．５μｓｅｃの正オフセット期間がそれぞれ設けられている。
【００３０】
図７は、図６Ａ〜図６Ｄの４条件の比較実験の結果を示している。横軸および縦軸は図５のグラフと同じである。図７に示すように、正オフセット期間を長くするほど素子耐圧が高くなる傾向が見られた。
【００３１】
以上述べた実験より、（１）選択状態（走査線に選択電位が印加された状態）の直前に逆オフセット状態が設けられると素子耐圧が低くなる、（２）選択状態の直前にゼロオフセット状態または正オフセット状態が設けられると素子耐圧が高くなる、（３）更に、選択状態の直前の正オフセット期間を長くすることで、一層の素子耐圧向上を達成できる、という知見が得られた。また、正オフセット期間の長さは２．０μｓｅｃ以上が好ましく、４．０μｓｅｃ以上がさらに好ましい、という知見が得られた。
【００３２】
以下、画像表示装置の具体的な駆動方法について説明する。
【００３３】
（駆動方法１）
図８は、駆動方法１の電圧波形の例である。駆動方法１では、駆動対象の走査線（第１の走査線）に選択電位Ｖｓが印加される前の一定期間の間、当該走査線に接続された電子放出素子に印加される電圧が、閾値電圧未満の一定の正オフセット電圧に設定される。
【００３４】
具体的には、駆動方法１では、走査線に非選択電位Ｖｎｓが印加される第１の期間（I
）と、走査線にオフセット電位Ｖｍが印加される第２の期間（II）と、走査線に選択電位
Ｖｓが印加される第３の期間（III）とが設けられる（Ｖｓ＜Ｖｍ＜０＜Ｖｎｓ；０−Ｖ
ｍ＜Ｖｔｈ）。ここで、第３の期間が選択状態であり、それ以外の第１及び第２の期間が非選択状態である。信号線の基準電位は０Ｖであり、電子放出素子を駆動する場合は第３の期間中に信号線に駆動電位Ｖｅが印加される（０＜Ｖｅ；Ｖｔｈ≦Ｖｅ−Ｖｓ）。
【００３５】
第１の期間の間、当該電子放出素子は逆オフセット状態に保たれる。これにより、非選択状態での素子リーク電流の発生が抑制される。第２の期間では、当該電子放出素子は正オフセット状態となる。ここでは第２の期間の長さを５．０μｓｅｃに設定する。このように選択状態（第３の期間）の直前に正オフセットを設定することにより、従来よりも素子耐圧を高めることができ、放電の発生を抑制することができる。なお、第２の期間の長さは第１の期間の長さに比べて極めて短いので、正オフセットに起因する素子リーク電流（無効電流）の増大は問題にならない。
【００３６】
（駆動方法２）
図９は、駆動方法２の電圧波形の例である。駆動方法２では、走査線に選択電位Ｖｓが印加される前の一定期間の間、当該走査線に接続された電子放出素子に印加される電圧が０ボルトに設定される。
【００３７】
具体的には、駆動方法２では、走査線に非選択電位Ｖｎｓが印加される第１の期間（I
）と、走査線の電位が０Ｖに設定される第２の期間（II）と、走査線に選択電位Ｖｓが印加される第３の期間（III）とが設けられる（Ｖｓ＜０＜Ｖｎｓ）。ここで、第３の期間
が選択状態であり、それ以外の第１及び第２の期間が非選択状態である。信号線の基準電位は０Ｖであり、電子放出素子を駆動する場合は第３の期間中に信号線に駆動電位Ｖｅが印加される（０＜Ｖｅ；Ｖｔｈ≦Ｖｅ−Ｖｓ）。
【００３８】
第２の期間では、当該電子放出素子はゼロオフセット状態となる。ここでは第２の期間の長さを５．０μｓｅｃに設定する。このように選択状態（第３の期間）の直前にゼロオフセットを設定することにより、従来よりも素子耐圧を高めることができ、放電の発生を抑制することができる。なお、第２の期間の長さは第１の期間の長さに比べて極めて短いので、ゼロオフセットに起因する素子リーク電流（無効電流）の増大は問題にならない。
【００３９】
（駆動方法３）
図１０は、駆動方法３の電圧波形の例である。駆動方法３でも、駆動方法１と同様、走査線に選択電位Ｖｓが印加される前の一定期間の間、当該走査線に接続された電子放出素子に印加される電圧が、閾値電圧未満の正オフセット電圧に設定される。ただし、駆動方法１が走査線電位Ｖｙを制御することで正オフセットを実現したのに対し、駆動方法３は信号線電位Ｖｘを制御することで正オフセットを実現する。
【００４０】
具体的には、駆動方法３では、走査線に非選択電位Ｖｎｓが印加され、かつ、信号線電位が０Ｖに設定される第１の期間（I）と、走査線に非選択電位Ｖｎｓが印加された状態
で、信号線にオフセット電位Ｖｍ´が印加される第２の期間（II）と、走査線に選択電位Ｖｓが印加される第３の期間（III）とが設けられる（Ｖｓ＜０＜Ｖｎｓ；０＜Ｖｍ´＜
Ｖｅ；Ｖｍ´−Ｖｎｓ＜Ｖｔｈ）。ここで、第３の期間が選択状態であり、それ以外の第１及び第２の期間が非選択状態である。電子放出素子を駆動する場合は第３の期間中に信号線に駆動電位Ｖｅが印加される（０＜Ｖｅ；Ｖｔｈ≦Ｖｅ−Ｖｓ）。駆動方法３では、走査線に非選択電位Ｖｎｓが印加されている期間の一部の期間が逆オフセットに設定される。
【００４１】
この駆動方法３によっても、駆動方法１と同様の作用効果が得られる。なお、具体例の説明は省略するが、走査線電位Ｖｙと信号線電位Ｖｘの両方を制御することで正オフセッ
トを実現する方法でも、駆動方法１と同様の作用効果が得られる。
【００４２】
なお、本発明における選択状態とは、走査線に選択電位Ｖｓが印加されている状態をいう。また、本発明における非選択状態とは、走査線に選択電位Ｖｓが印加されていない状態をいう。すなわち、図８や図９から明らかなように、非選択状態は走査線に非選択電位Ｖｎｓが印加されている状態とは必ずしも一致しない。
【００４３】
（駆動方法４）
上記駆動方法１〜３は、走査線の選択状態直前の極めて短い時間において、ゼロオフセットあるいは正オフセットを設けるというものであった。しかしながら、高精細な画像表示装置では、走査線本数が多いので各走査線の選択期間（水平走査期間）が短い。そのため、走査線の選択状態直前にゼロオフセットあるいは正オフセットを挿入する期間を新たに設けることが困難な場合もある。
【００４４】
図１１および図１２を参照して、この問題を解決する方法を説明する。図１１は従来の電圧波形であり、図１２は駆動方法４の電圧波形である。
【００４５】
図１１は、順次走査される複数の走査線のうち、Ｎライン（Ｎ番目に選択される走査線）（第１の走査線）と、その直前に選択電位Ｖｓが印加されるＮ−１ライン（第２の走査線）とを示している。Ｎラインに接続された電子放出素子は選択状態になる直前まで逆オフセット状態に保たれる。
【００４６】
これに対して、駆動方法４では、図１２に示すように、Ｎラインの正オフセット期間が、Ｎ−１ラインに選択電位Ｖｓが印加されている期間と重複する部分を有している。具体的には、Ｎ−１ラインに選択電位Ｖｓが印加されている間に、Ｎラインに対するオフセット電位Ｖｍの印加を開始するのである。これにより、各走査線の選択期間が短くても、十分な長さの正オフセット期間を確保することができる。同様にして、ゼロオフセットの期間を確保することもできる。
【００４７】
なお、オフセット電位Ｖｍの印加を開始するタイミングは、図１２のものに限らない。Ｎ−１ラインに選択電位Ｖｓが印加されるよりも前から、Ｎラインの正オフセットを開始してもよい。すなわち、Ｎラインの正オフセット期間が、Ｎ−２ラインやそれ以上前の走査線の選択期間と重複していてもよい。
【００４８】
（駆動方法５）
駆動方法４では、Ｎ−１ライン用の駆動電位Ｖｅが信号線に印加されたときに、Ｎラインに接続された素子における無効電流が増大するおそれがある。そこで、駆動方法５では、正オフセット（もしくはゼロオフセット）の期間が、信号線に駆動電位Ｖｅが印加される期間と重複しないようにする。
【００４９】
具体的には、図１３に示すように、Ｎ−１ライン用の駆動電位Ｖｅの印加が完了した後であって、且つ、Ｎ−１ラインが非選択状態になる前に、Ｎラインに対するオフセット電位Ｖｍの印加を開始する。これにより、無効電流を低減することができる。
【００５０】
なお、Ｎ−１ラインとＮラインとは物理的に隣接している走査線である必要はない。例えば、奇数ラインを走査した後偶数ラインを走査するというようなインタレース走査を行う場合、Ｎ−１ラインとＮラインとは２走査線分離れたラインとなる。すなわち、Ｎ−１ラインとはＮラインの１つ前に走査される走査線を意味する。
【００５１】
（実施例１）
図１は実施例１に係わる画像表示装置の構成を示す図である。
【００５２】
ガラス基板からなるリアプレート６上に複数の走査線７が水平方向に形成され、また複数の信号線８が垂直方向に形成されている。走査線７の本数は４８０本、信号線８の本数は１９２０本である。走査線７、信号線８の配線ピッチはそれぞれ７２０μｍ、２４０μｍである。走査線７と信号線８の各交点に、平面型電子源である電子放出素子１２（ここでは、表面伝導型放出素子）が設けられている。
【００５３】
フェースプレート３はガラス基板からなる。フェースプレート３の内面には図１７に示すようにＲ，Ｇ，Ｂの蛍光体膜４が形成されている。各蛍光体膜４はリアプレート６上の各電子放出素子１２に対応したピッチで形成されている。蛍光体膜４の上には薄膜のアルミニウム層からなるアノード電極５が形成されている。表示動作時には電子を加速するアノード電圧Ｖａがアノード電極５に印加される。
【００５４】
リアプレート６とフェースプレート３はそれぞれ、フリットガラス等で支持枠（不図示）に接着される。この時リアプレート６とフェースプレート３の間に数ｍｍ程度の間隔が形成される。リアプレート６とフェースプレート３の間の空間を維持するため、両プレートの間に板状または柱状のスペーサが設けられることもある。
【００５５】
両プレートを封止した後、表示領域外に設けられた排気管を通して、表示セル内部が真空排気される。その後各配線に駆動回路２００を接続することで画像表示装置が完成する。
【００５６】
図１４は本実施例で用いた電子放出素子（表面伝導型放出素子）の構成を示す平面図である。
【００５７】
Ｐｔなどの薄膜電極１０，１１の間に、インクジェット印刷などで、ＰｄＯの微粒子による導電膜９が形成されている。電極１０，１１の間に適当な通電処理を施すことで、導電膜９に間隙（亀裂）１３を形成することができる。この間隙１３の幅はサブミクロン以下の大きさである。このため、間隙形成後に電極１０，１１間に電圧を印加すると、電子を放出するのに十分な強電界が間隙１３に発生する。
【００５８】
電子放出素子１２の電子放出能力は間隙１３の長さに概ね比例する。本実施例では、間隙１３の長さを１００μｍとした。間隙１３の形成条件は、電圧１００Ｖ、パルス幅１ｍｓｅｃ、周期１０ｍｓｅｃのパルス電圧である。なお、電子放出素子の特性をより均一にするため、間隙１３を形成後に有機ガス雰囲気中や真空状態で同様な通電処理を施しても良い。
【００５９】
本実施例において、電子放出素子１２へ印加する電圧波形は、図８に示すものとした。６０Ｈｚ駆動の場合、一ラインには３４．７μｓｅｃが割り当てられる。そのうち５μｓｅｃを正オフセット状態に、２０μｓｅｃを選択状態に割り当てることで、表示に十分な電子放出時間を確保することができた。
【００６０】
本実施例では、走査線の選択電位Ｖｓを−１０Ｖ、非選択電位Ｖｎｓを＋４Ｖ，正オフセット状態での走査線電位Ｖｍを−４Ｖ、信号線の駆動電位Ｖｅを１０Ｖ、アノード電圧Ｖａを１０ｋＶとして１００００時間の連続全白表示試験を実施した。比較として図１９に示す従来の駆動方法による全白表示試験も併せて実施した。その結果、従来の駆動法では１００００時間の表示試験中に平均１．５回の素子放電が観測されたが、本実施例では１００００時間の表示試験中に素子放電は観測されなかった。
【００６１】
（実施例２）
本実施例における画像表示装置の構成は、実施例１と同様である。ただし、走査線７の本数は１０８０本、信号線８の本数は５９４０本であり、走査線７、信号線８の配線ピッチはそれぞれ７２０μｍ、２４０μｍである。
【００６２】
本実施例において電子源へ印加する電圧波形は、図１２に示すものとした。６０Ｈｚ駆動の場合、一ラインには１５．４μｓｅｃが割り当てられる。そのうち１０μｓｅｃを選択状態に割り当てた。実施例１に比較して選択状態が短い。既に正オフセット状態を挿入するだけの余地はないので、図１２に示すように、前ラインが選択状態の間に、正オフセット電圧の印加を開始する方法を採った。その結果、一ライン選択時間とほぼ同じ１５μｓｅｃを正オフセット状態として確保することができた。
【００６３】
本実施例では、走査線の選択電位Ｖｓを−１０Ｖ、非選択電位Ｖｎｓを＋４Ｖ，正オフセット状態での走査線電位Ｖｍを−４Ｖ、信号線の駆動電位Ｖｅを１０Ｖとし、アノード電圧Ｖａを１０ｋＶとして１００００時間の連続全白表示試験を実施した。比較として図１９に示す従来の駆動方法による全白表示試験も併せて実施した。その結果、従来の駆動法では１００００時間の表示試験中に平均１．５回の素子放電が観測されたが、本実施例では１００００時間の表示試験中に素子放電は観測されなかった。
【００６４】
なお、上記実施例では図１４に示す表面伝導型放出素子を用いたが、本発明はこれに限定されるものではない。例えば図１５及び図１６に示す先鋭型の電子源であっても良い。先鋭エミッタ１４に走査線電位Ｖｙを、またゲート１５に信号線電位Ｖｘを印加した場合、先鋭エミッタ１４とゲート１５の間で素子放電が発生する場合があるが、本発明の適用により放電頻度を低減することができる。
【００６５】
またＭＩＭ型電子放出素子や弾道型電子放出素子であっても良い。その他本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【図面の簡単な説明】
【００６６】
【図１】図１は、画像表示装置の構成を示す平面図である。
【図２】図２は、電子放出素子の特性を示す図である。
【図３】図３は、電子放出素子の素子耐圧評価試験の方法を示す図である。
【図４】図４Ａ〜図４Ｄは、選択電位を印加する前の電圧状態が異なる４条件を示す図であり、図４Ａは逆オフセット、図４Ｂはゼロオフセット、図４Ｃ及び図４Ｄは正オフセットを示している。
【図５】図５は、図４Ａ〜図４Ｄの４条件の比較実験の結果を示す図である。
【図６】図６Ａ〜図６Ｄは、正オフセット期間の長さが異なる４条件を示す図である。
【図７】図７は、図６Ａ〜図６Ｄの４条件の比較実験の結果を示す図である。
【図８】図８は、駆動方法１の電圧波形を示す図である。
【図９】図９は、駆動方法２の電圧波形を示す図である。
【図１０】図１０は、駆動方法３の電圧波形を示す図である。
【図１１】図１１は、従来の駆動方法の電圧波形を示す図である。
【図１２】図１２は、駆動方法４の電圧波形を示す図である。
【図１３】図１３は、駆動方法５の電圧波形を示す図である。
【図１４】図１４は、表面伝導型放出素子の構成を示す平面図である。
【図１５】図１５は、画像表示装置の変形例を示す断面図である。
【図１６】図１６は、図１５の画像表示装置のリアプレートの構成を示す平面図である。
【図１７】図１７は、画像表示装置の構成を示す断面図である。
【図１８】図１８は、リアプレートの構成を示す平面図である。
【図１９】図１９は、従来の駆動方法の一例を示す図である。
【符号の説明】
【００６７】
１  信号線電位の波形
２  走査線電位の波形
３  フェースプレート
４  蛍光体膜
５  アノード電極
６  リアプレート
７  走査線
８  信号線
９  導電膜
１０，１１  電極
１２  電子放出素子
１３  間隙
１４  先鋭エミッタ
１５  ゲート
１００  表示パネル
２００  駆動回路
２１０  走査回路
２２０  変調回路
Ｖｅ  駆動電位
Ｖｍ  オフセット電位
Ｖｎｓ  非選択電位
Ｖｓ  選択電位
Ｖｔｈ  閾値電圧
Ｖｘ  信号線電位
Ｖｙ  走査線電位
【図１】
2009053402.tif 000003
【図２】
2009053402.tif 000004
【図３】
2009053402.tif 000005
【図４】
2009053402.tif 000006
【図５】
2009053402.tif 000007
【図６】
2009053402.tif 000008
【図７】
2009053402.tif 000009
【図８】
2009053402.tif 000010
【図９】
2009053402.tif 000011
【図１０】
2009053402.tif 000012
【図１１】
2009053402.tif 000013
【図１２】
2009053402.tif 000014
【図１３】
2009053402.tif 000015
【図１４】
2009053402.tif 000016
【図１５】
2009053402.tif 000017
【図１６】
2009053402.tif 000018
【図１７】
2009053402.tif 000019
【図１８】
2009053402.tif 000020
【図１９】
2009053402.tif 000021