(57)【要約】【課題】半導体基板に形成された拡散層および拡散層間分離絶縁膜の一部がリセスされた溝ゲート構造を有する半導体装置において、拡散層間分離絶縁膜の埋設性とチャネル抵抗の低減を両立する。【解決手段】溝ゲート構造となる溝内において、拡散層間分離絶縁膜を拡散層に対して選択的にウェットエッチングして拡散層が突出部した構造を形成し、さらに突出した拡散層を選択エピタキシャル成長させることで拡散層の突出部に庇状の構造を形成する。【選択図】図２５
2009070975.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に拡散層と前記拡散層を分離する拡散層間分離絶縁膜とを有し、前記拡散層および前記拡散層間分離絶縁膜の一部がリセスされた溝ゲート構造が形成されている半導体装置であって、
前記溝ゲート構造の溝内において、前記拡散層が前記拡散層間分離絶縁膜に対して突出した庇状の構造を有することを特徴とする半導体装置。
【請求項２】
前記庇状の構造を有する拡散層がチャネル注入されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板上に拡散層と前記拡散層を分離する拡散層間分離絶縁膜とを有し、前記拡散層および前記拡散層間分離絶縁膜の一部がリセスされた溝ゲート構造が形成されている半導体装置の製造方法であって、
（ａ）前記拡散層および前記拡散層間分離絶縁膜が形成された半導体基板上に、溝ゲート構造のパターンを有する溝形成用絶縁膜を形成する工程と、
（ｂ）前記溝形成用絶縁膜をマスクとして用いて、前記拡散層および前記拡散層間分離絶縁膜が形成された半導体基板をパターニングして、溝ゲート構造となる溝を形成する工程と、
（ｃ）前記溝内において、前記拡散層間分離絶縁膜を前記拡散層に対して選択的にウェットエッチングして、前記拡散層が突出した構造を形成する工程と、
（ｄ）前記溝内において、前記突出した拡散層を選択エピタキシャル成長させて、前記拡散層の突出部に庇状の構造を形成する工程と、
（ｅ）前記溝形成用絶縁膜を除去し、表面に露出した前記拡散層上にゲート酸化膜を形成する工程と、
（ｆ）前記溝内にアモルファスシリコンまたは多結晶シリコンを埋設して、溝ゲート構造を形成する工程と、
（ｇ）前記拡散層のソース／ドレインとなる領域にイオン注入して、ソース／ドレイン部を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項４】
前記工程（ｄ）で形成された庇状の構造を有する拡散層に、チャネル注入を行うことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記工程（ｃ）におけるウェットエッチングを、フッ酸含有溶液により行うことを特徴とする請求項３または４に記載の半導体装置の製造方法。
【請求項６】
前記工程（ｄ）における選択エピタキシャル成長を、ジクロロシラン／塩化水素ガスにより行うことを特徴とする請求項３〜５のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板に形成された拡散層および拡散層間分離絶縁膜の一部がリセスされた溝ゲート構造を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体基板に形成された拡散層および拡散層間分離絶縁膜の一部がリセスされた溝ゲート構造を有する半導体装置が知られている（特許文献１〜３）。
【０００３】
ここで、シリコン基板に、３つの拡散層と、拡散層間分離絶縁膜とが形成されており、拡散層および拡散層間分離絶縁膜の一部がリセスされた溝ゲート構造を有するトランジスタを考える。図２７はこのようなトランジスタの一例の構成を示す模式的平面図であり、図２８および図２９はそれぞれ図２７のＡ−Ａ断面図およびＢ−Ｂ断面図である。拡散層１−１、１−２および１−３（以下、区別しないで「拡散層１」と称する）、ならびに拡散層間分離絶縁膜２にわたって溝が形成されており、その溝に埋め込まれたアモルファスシリコン６により溝ゲート構造をなしている。また、全体を被覆するようにゲート層間絶縁膜９が形成されており、各拡散層にはコンタクト１０が接続されている。
【０００４】
近年の回路面積縮小の要請から、これまでの幅（例えば、図２８におけるＬＢ＝１００ｎｍ）で拡散層１を形成すると、その結果として拡散層間分離絶縁膜２の幅が狭くなり埋設が困難になるため、拡散層間分離絶縁膜２中にボイド３が発生してしまう（図２８、図２９）。
【０００５】
その対策として、拡散層の幅を縮小する方法が採られている。図３０はこのようなトランジスタの一例の構成を示す模式的平面図であり、図３１および図３２はそれぞれ図３０のＡ−Ａ断面図およびＢ−Ｂ断面図である。拡散層１の幅の縮小する（例えば、図３１におけるＬＡ＝５０ｎｍ）ことにより、拡散層間分離絶縁膜２の幅を拡大でき、ボイドの発生を防ぐことができる。
【０００６】
しかし、拡散層の幅を縮小すると、トランジスタチャネル幅も同時に縮小されるため、チャネル抵抗が増大し（例えば、ＬＢ＝１００ｎｍ、ＬＡ＝５０ｎｍの場合、チャネル抵抗は約２倍になる）、駆動電流が減少して回路スピードの低下を伴っていた。
【特許文献１】特開２００３−７８０３３号公報
【特許文献２】特開２００６−１７３４２９号公報
【特許文献３】特開２００６−３３９４７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、半導体基板に形成された拡散層および拡散層間分離絶縁膜の一部がリセスされた溝ゲート構造を有する半導体装置において、拡散層間分離絶縁膜の埋設性とチャネル抵抗の低減を両立することにある。
【課題を解決するための手段】
【０００８】
本発明は、半導体基板上に拡散層と前記拡散層を分離する拡散層間分離絶縁膜とを有し、前記拡散層および前記拡散層間分離絶縁膜の一部がリセスされた溝ゲート構造が形成されている半導体装置であって、
前記溝ゲート構造の溝内において、前記拡散層が前記拡散層間分離絶縁膜に対して突出した庇状の構造を有することを特徴とする半導体装置である。
【０００９】
また、本発明は、半導体基板上に拡散層と前記拡散層を分離する拡散層間分離絶縁膜とを有し、前記拡散層および前記拡散層間分離絶縁膜の一部がリセスされた溝ゲート構造が形成されている半導体装置の製造方法であって、
（ａ）前記拡散層および前記拡散層間分離絶縁膜が形成された半導体基板上に、溝ゲート構造のパターンを有する溝形成用絶縁膜を形成する工程と、
（ｂ）前記溝形成用絶縁膜をマスクとして用いて、前記拡散層および前記拡散層間分離絶縁膜が形成された半導体基板をパターニングして、溝ゲート構造となる溝を形成する工程と、
（ｃ）前記溝内において、前記拡散層間分離絶縁膜を前記拡散層に対して選択的にウェットエッチングして、前記拡散層が突出した構造を形成する工程と、
（ｄ）前記溝内において、前記突出した拡散層を選択エピタキシャル成長させて、前記拡散層の突出部に庇状の構造を形成する工程と、
（ｅ）前記溝形成用絶縁膜を除去し、表面に露出した前記拡散層上にゲート酸化膜を形成する工程と、
（ｆ）前記溝内にアモルファスシリコンまたは多結晶シリコンを埋設して、溝ゲート構造を形成する工程と、
（ｇ）前記拡散層のソース／ドレインとなる領域にイオン注入して、ソース／ドレイン部を形成する工程と、
を有することを特徴とする半導体装置の製造方法である。
【発明の効果】
【００１０】
本発明によれば、拡散層間分離絶縁膜の埋設性とチャネル抵抗の低減を両立できる。
【発明を実施するための最良の形態】
【００１１】
本発明の半導体装置は、半導体基板上に拡散層と前記拡散層を分離する拡散層間分離絶縁膜とを有し、拡散層および拡散層間分離絶縁膜の一部がリセスされた溝ゲート構造が形成されている。そして、その溝ゲート構造の溝内において、拡散層が拡散層間分離絶縁膜に対して突出した庇状の構造を有している。以下、このような半導体装置およびその製造方法の実施形態について、図面を参照しつつ説明する。
【００１２】
まず、本発明では、拡散層１および拡散層間分離絶縁膜２が形成された半導体基板上に、溝ゲート構造のパターンを有する溝形成用絶縁膜４を形成する（工程（ａ））。図１は、工程（ａ）を終えた状態を示す模式的平面図であり、図２および図３はそれぞれ図１のＡ−Ａ断面図およびＢ−Ｂ断面図である。
【００１３】
拡散層１および拡散層間分離絶縁膜２が形成された半導体基板の作製は、次のような方法で行うことができる。まず、半導体基板（例えばシリコン基板）上に、拡散層となる領域のパターンを有するマスク（例えばシリコン窒化膜）を形成し、そのマスクを用いて半導体基板をパターニングして、拡散層間分離用溝を形成する。そして、その拡散層間分離用溝に絶縁体（例えばシリコン酸化膜）を埋め込むことで、拡散層間分離絶縁膜２により分離された拡散層１を形成することができる。
【００１４】
なお、拡散層間分離絶縁膜２中にボイドを発生させないように、拡散層１の幅を狭くしている場合に、本発明の方法が好適である。すなわち、拡散層１の幅（図３１におけるＬＡ）が８０ｎｍ以下の場合に、本発明の効果が十分に発揮される。特に、拡散層１の幅が７０ｎｍ以下の場合に、本発明の効果が大きい。例えば、ＬＡ＝５０ｎｍの場合が挙げられる。ただし、拡散層１の幅が８０ｎｍを超える場合であっても、拡散層間分離絶縁膜２にボイドが発生しているような場合には、同様に本発明の効果が発揮される。
【００１５】
拡散層間分離絶縁膜２の深さは、シリコン基板の表面から２００〜２５０ｎｍの範囲とすることが好ましい。
【００１６】
溝ゲート構造のパターンを有する溝形成用絶縁膜４の形成は、次の方法で行うことができる。まず、拡散層１および拡散層間分離絶縁膜２が形成された半導体基板上に、溝形成用絶縁膜４（例えばシリコン窒化膜）を成膜する。そして、その上に溝ゲート構造のパターンを有するフォトレジストを形成した上で、そのフォトレジストをマスクとして溝形成用絶縁膜４を溝ゲート構造のパターンにパターニングする。
【００１７】
次いで、本発明では、上記の溝形成用絶縁膜４をマスクとして用いて、拡散層１および拡散層間分離絶縁膜２が形成された半導体基板をパターニングして、溝ゲート構造となる溝を形成する（工程（ｂ））。図４は、工程（ｂ）を終えた状態を示す模式的平面図であり、図５〜図８はそれぞれ図４のＡ−Ａ断面図、Ｂ−Ｂ断面図、Ｃ−Ｃ断面図およびＤ−Ｄ断面図である。なお、図６において、拡散層１および拡散層間分離絶縁膜２を貫く破線の上部は溝の壁面に露出している。
【００１８】
溝ゲート構造となる溝の形成は、ドライエッチングで行うことができる。ドライエッチングにより形成する溝の深さは、シリコン基板表面から１００〜１５０ｎｍの範囲とすることが好ましい。溝の幅は、５０〜２００ｎｍの範囲とすることが好ましい。
【００１９】
次いで、本発明では、形成された溝内において、拡散層間分離絶縁膜２を拡散層１に対して選択的にウェットエッチングして、拡散層１が突出した構造を形成する（工程（ｃ））。図９は、工程（ｃ）を終えた状態を示す模式的平面図であり、図１０〜図１３はそれぞれ図９のＡ−Ａ断面図、Ｂ−Ｂ断面図、Ｃ−Ｃ断面図およびＤ−Ｄ断面図である。なお、図１１において、拡散層１を貫く破線の上部は溝の壁面に露出しており、拡散層間分離絶縁膜２を貫く実線の上部は溝の壁面に露出しているとともに厚さＲだけ凹んでいる。すなわち、溝内に露出している拡散層１が、拡散層間分離絶縁膜２に対して厚さＲだけ突出した構造となっている。
【００２０】
拡散層間分離絶縁膜２のウェットエッチングは、拡散層１に対して選択比のある条件で行う。拡散層１および溝形成用絶縁膜４はほとんどエッチングされない条件で行うことが好ましい。拡散層間分離絶縁膜２をエッチングする厚さＲは、５〜２０ｎｍの範囲とすることが好ましい。例えば、Ｒ＝１０ｎｍとすることができる。
【００２１】
このような選択的なウェットエッチングは、エッチング液としてフッ酸含有溶液を用いることが行うことができる。この場合、例えば１５秒のエッチングにより拡散層間分離絶縁膜２（シリコン酸化膜）は１０ｎｍエッチングされるが、拡散層１（シリコン）および溝形成用絶縁膜４（シリコン窒化膜）はほとんどエッチングされない。
【００２２】
次いで、本発明では、突出した拡散層１を選択エピタキシャル成長させて、拡散層１の突出部に庇状の構造を形成する（工程（ｄ））。図１４は、工程（ｄ）を終えた状態を示す模式的平面図であり、図１５〜図１８はそれぞれ図１４のＡ−Ａ断面図、Ｂ−Ｂ断面図、Ｃ−Ｃ断面図およびＤ−Ｄ断面図である。また、図１５〜図１７における破線は、選択エピタキシャル成長させる前の状態を示しており、シリコンが厚さＥだけ成長している。すなわち、溝内に露出している拡散層１が、空間的に開いている方向（拡散層間分離絶縁膜２に接していない方向）に、拡散層間分離絶縁膜２に対して厚さ（Ｒ＋Ｅ）だけ突出した庇状の構造となっている。
【００２３】
選択エピタキシャル成長は、拡散層１から選択的にシリコンが成長する条件で行う。選択エピタキシャル成長する厚さＥは、１０〜４０ｎｍの範囲とすることが好ましい。また、縮小前の拡散層１の幅（図２８におけるＬＢ）と、縮小後の拡散層１の幅（図３１におけるＬＡ）から、Ｅ＝（ＬＢ−ＬＡ）／２とすることが好ましい。例えば、ＬＢ＝１００ｎｍ、ＬＡ＝５０ｎｍの場合、Ｅ＝２５ｎｍとすることが好ましい。
【００２４】
ここで、工程（ｄ）を終えた後、選択エピタキシャル成長により形成された庇状の構造を有する拡散層１に、閾値電圧調整のためのチャネル注入ＣＨ（例えば、ボロン／１０ｋｅＶ／１×１０13ｃｍ-2）を行うことが好ましい。
【００２５】
次いで、本発明では、溝形成用絶縁膜４を除去し、表面に露出した拡散層１上にゲート酸化膜５を形成する（工程（ｅ））。そして、溝内にアモルファスシリコン６（または多結晶シリコン）を埋設して、溝ゲート構造を形成する（工程（ｆ））。図１９は、工程（ｆ）を終えた状態を示す模式的平面図であり、図２０〜図２３はそれぞれ図１９のＡ−Ａ断面図、Ｂ−Ｂ断面図、Ｃ−Ｃ断面図およびＤ−Ｄ断面図である。
【００２６】
溝形成用絶縁膜４の除去は、拡散層１および拡散層間分離絶縁膜２に対して選択比の高いウェットエッチングにより行うことができる。ゲート酸化膜５の形成は、熱酸化により行うことができる。
【００２７】
アモルファスシリコン６は、溝内が十分に埋設される程度の膜厚で形成する。例えば、溝幅が５０ｎｍの場合、１００ｎｍの厚さで埋設することが好ましい。次いで、ゲート形成用絶縁膜７を成膜し、溝ゲート構造のパターンを有するフォトレジストをマスクとしてゲート形成用絶縁膜７をドライエッチングする。そして、そのゲート形成用絶縁膜７をマスクとしてアモルファスシリコン６をドライエッチングすることにより、溝ゲート構造を形成する。
【００２８】
ここで、工程（ｆ）を終えた後、ゲートサイドウォール８のための絶縁膜を成膜し、ドライエッチングすることによりゲートサイドウォール８を形成する。
【００２９】
次いで、本発明では、拡散層１のソース／ドレインとなる領域にイオン注入して、ソース／ドレイン部を形成する（工程（ｇ））。具体的には、ゲート絶縁膜５およびサイドウォール８越しに、ソース／ドレイン注入ＳＤ（例えば、リン／１０ｋｅＶ／１×１０13ｃｍ-2）を行う。
【００３０】
そして、ゲート層間絶縁膜９を成膜し、ＣＭＰにより平坦化する。さらに、コンタクトのパターンを有するフォトレジストをマスクとしてゲート層間絶縁膜９をドライエッチングすることにより、シリコン基板上に各Ｔｒ．に対するソース／ドレインコンタクト１０を形成する。図２４は、上記の方法により形成されたトランジスタ（リセスチャネルトランジスタ）の構成を示す模式的平面図であり、図２５および図２６はそれぞれ図２４のＡ−Ａ断面図およびＢ−Ｂ断面図である。
【００３１】
以上のように、半導体基板上に拡散層と前記拡散層を分離する拡散層間分離絶縁膜とを有し、拡散層および拡散層間分離絶縁膜の一部がリセスされた溝ゲート構造が形成されている半導体装置において、リセスのための加工マスクを利用してチャネル部のみシリコン選択エピタキシャル成長を行い、その溝ゲート構造の溝内の拡散層を、拡散層間分離絶縁膜に対して突出した庇状の構造とする。このように、チャネル部の拡散層の幅をソース／ドレイン部より太くすることで、拡散層間分離絶縁膜の埋設性とチャネル抵抗の低減を両立することができる。
【図面の簡単な説明】
【００３２】
【図１】拡散層および拡散層間分離絶縁膜が形成された半導体基板上に、溝形成用絶縁膜を形成した状態を示す模式的平面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】図１のＢ−Ｂ断面図である。
【図４】拡散層および前記拡散層間分離絶縁膜が形成された半導体基板に、溝ゲート構造となる溝を形成した状態を示す模式的平面図である。
【図５】図４のＡ−Ａ断面図である。
【図６】図４のＢ−Ｂ断面図である。
【図７】図４のＣ−Ｃ断面図である。
【図８】図４のＤ−Ｄ断面図である。
【図９】溝内において拡散層が突出した構造を形成した状態を示す模式的平面図である。
【図１０】図９のＡ−Ａ断面図である。
【図１１】図９のＢ−Ｂ断面図である。
【図１２】図９のＣ−Ｃ断面図である。
【図１３】図９のＤ−Ｄ断面図である。
【図１４】溝内において突出した拡散層に庇状の構造を形成した状態を示す模式的平面図である。
【図１５】図１４のＡ−Ａ断面図である。
【図１６】図１４のＢ−Ｂ断面図である。
【図１７】図１４のＣ−Ｃ断面図である。
【図１８】図１４のＤ−Ｄ断面図である。
【図１９】溝ゲート構造を形成した状態を示す模式的平面図である。
【図２０】図１９のＡ−Ａ断面図である。
【図２１】図１９のＢ−Ｂ断面図である。
【図２２】図１９のＣ−Ｃ断面図である。
【図２３】図１９のＤ−Ｄ断面図である。
【図２４】溝内において拡散層が拡散層間分離絶縁膜に対して突出した庇状の構造を有するトランジスタの構成を示す模式的平面図である。
【図２５】図２４のＡ−Ａ断面図である。
【図２６】図２４のＢ−Ｂ断面図である。
【図２７】幅の広い拡散層を有するトランジスタの構成を示す模式的平面図である。
【図２８】図２７のＡ−Ａ断面図である。
【図２９】図２７のＢ−Ｂ断面図である。
【図３０】幅の狭い拡散層を有するトランジスタの構成を示す模式的平面図である。
【図３１】図３０のＡ−Ａ断面図である。
【図３２】図３０のＢ−Ｂ断面図である。
【符号の説明】
【００３３】
１−１、１−２、１−３    拡散層
２    拡散層間分離絶縁膜
３    ボイド
４    溝形成用絶縁膜
５    ゲート酸化膜
６    アモルファスシリコン
７    ゲート形成用絶縁膜
８    ゲートサイドウォール
９    ゲート層間絶縁膜
１０    コンタクト
【図１】
2009070975.tif 000003
【図２】
2009070975.tif 000004
【図３】
2009070975.tif 000005
【図４】
2009070975.tif 000006
【図５】
2009070975.tif 000007
【図６】
2009070975.tif 000008
【図７】
2009070975.tif 000009
【図８】
2009070975.tif 000010
【図９】
2009070975.tif 000011
【図１０】
2009070975.tif 000012
【図１１】
2009070975.tif 000013
【図１２】
2009070975.tif 000014
【図１３】
2009070975.tif 000015
【図１４】
2009070975.tif 000016
【図１５】
2009070975.tif 000017
【図１６】
2009070975.tif 000018
【図１７】
2009070975.tif 000019
【図１８】
2009070975.tif 000020
【図１９】
2009070975.tif 000021
【図２０】
2009070975.tif 000022
【図２１】
2009070975.tif 000023
【図２２】
2009070975.tif 000024
【図２３】
2009070975.tif 000025
【図２４】
2009070975.tif 000026
【図２５】
2009070975.tif 000027
【図２６】
2009070975.tif 000028
【図２７】
2009070975.tif 000029
【図２８】
2009070975.tif 000030
【図２９】
2009070975.tif 000031
【図３０】
2009070975.tif 000032
【図３１】
2009070975.tif 000033
【図３２】
2009070975.tif 000034