(57)【要約】【課題】プロセッサに対して供給するクロックのクロック周波数をプロセッサが行う最大処理量を想定した値に設定する方法が用いられていたため、プロセッサが無駄な電力を消費する。【解決手段】本発明による信号処理システムは、書き込まれたデータを保持して出力するバッファに対し、クロック信号に基づいて処理したデータを当該バッファに書き込むとともに、バッファが保持しているデータ量に応じて当該プロセッサに供給されるクロック信号の周波数を変更するプロセッサを備える。【選択図】図１
2009026047.tif 000002
【特許請求の範囲】
【請求項１】
書込みデータを保持すると共に前記保持した書込みデータを出力するバッファと、
クロック信号に基づいて処理したデータを前記バッファに前記書込みデータとして出力すると共に前記バッファが保持している前記書込みデータのデータ量に応じて前記クロック信号の周波数を変化させるプロセッサと、
を有することを特徴とするデータ処理システム。
【請求項２】
前記プロセッサは、前記バッファが保持しているデータ量があらかじめ定められた基準量より多い場合、前記クロック信号の周波数の値を減少させ、前記バッファが保持しているデータ量が前記基準量より少ない場合、前記クロック信号の周波数の値を増加させる処理を行うことを特徴とする請求項１に記載のデータ処理システム。
【請求項３】
前記プロセッサは、前記バッファに所定量のデータを書き込んだ後に前記バッファが保持しているデータ量に基づいて、前記クロック信号の周波数を制御することを特徴とする請求項２に記載のデータ処理システム。
【請求項４】
前記プロセッサは、前記バッファが保持することができる最大のデータ量および前記バッファが保持しているデータ量の差分と、前記プロセッサが前記バッファに書き込むデータ量と、を比較し、前記プロセッサから前記バッファに書き込むデータ量が前記差分より少ない場合、前記バッファにデータを書き込むことを特徴とする請求項３に記載のデータ処理システム。
【請求項５】
前記プロセッサに前記クロック信号を供給する発振器をさらに有することを特徴とする請求項４に記載のデータ処理システム。
【請求項６】
前記発振器は、分周器を有するＰＬＬ回路を含むことを特徴とする請求項５に記載のデータ処理システム。
【請求項７】
前記分周器の分周比を記憶するレジスタをさらに有することを特徴とする請求項６に記載のデータ処理システム。
【請求項８】
前記プロセッサは、前記クロック信号の周波数を変更する際に分周比を前記レジスタに書き込むことを特徴とする請求項７に記載のデータ処理システム。
【請求項９】
前記発振器が供給する前記クロック信号の周波数は、前記プロセッサが前記レジスタに書き込む分周比に基づいて決定する周波数に追随することを特徴とする請求項８に記載のデータ処理システム。
【請求項１０】
時間をカウントするタイマをさらに有し、前記プロセッサは、前記タイマによりカウントされる値に基づいて、一定の時間ごとに前記クロック信号の周波数を制御する処理を行うことを特徴とする請求項１ないし９のいずれか一に記載のデータ処理システム。
【請求項１１】
前記プロセッサが前記バッファに書き込むデータは、所定の形式で圧縮されたデータのデコード結果であることを特徴とする請求項１ないし１０のいずれか一に記載のデータ処理システム。
【請求項１２】
前記プロセッサは、所定の形式でエンコードされたデータをデコードするデジタルシグナルプロセッサであることを特徴とする請求項１ないし１１のいずれか一に記載のデータ処理システム。
【請求項１３】
前記プロセッサは、それぞれ複数の形式でエンコードされた複数のデータをデコードするプロセッサであることを特徴とする請求項１ないし１１のいずれ一に記載のデータ処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ処理システムに関し、エンコードされたデータをデコードするプロセッサを備えたデータ処理システムに関する。
【背景技術】
【０００２】
近年、エンコード（例えば圧縮）された動画データや音楽データをストリームデータとして配信し、これらをデコードすることによって動画や音楽を再生する技術が注目されている。圧縮された動画データや音楽データなどのストリームデータを、デジタルシグナルプロセッサを始めとするプロセッサがデコードする場合、デコード処理の過程でプロセッサが行う処理量は変化する。例えば、プロセッサが音楽データの内の無音部に対応するブロックをデコードする際に必要とするクロック数は、このプロセッサが係る音楽データの内のメロディを奏でる部分のブロックをデコードする際に必要とするクロック数よりも少ない。そこで従来では、係るプロセッサの処理量の変化に対応すべく、プロセッサに対して供給するクロックのクロック周波数を、プロセッサが行う最大処理量を想定した値に設定する方法が用いられていた。
【０００３】
なお、関連技術として、データの圧縮形式の一であるＭＰＥＧ（Moving Picture Experts Group）により圧縮されたデータ（ＭＰＥＧデータ）のデコードに関して、ＣＰＵ(Central Processing Unit)がＭＰＥＧデータをデコードする場合に受信するクロック信号のクロック周波数を、デコードの対象となっているフレームのデータ長に基づいて調整する技術が特許文献１に記載され、また、複数のプロセッサを用いてデコード処理を行う技術が特許文献２に記載されている。
【特許文献１】特開２００３−２８０７６０
【特許文献２】特開２０００−０５９２３２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明者は、上記従来技術には以下の課題があることを見出した。プロセッサは、プロセッサが行う最大処理量を想定した値のクロック周波数を有するクロックに基づき、ストリームデータの各ブロックを順次デコードして出力側のバッファに書き込む。ところが、プロセッサに供給されるクロックのクロック周波数は、プロセッサが出力側のバッファに書き込む速度とこのバッファがプロセッサにより書き込まれたデータを外部に出力して消費する速度とを考慮した値ではない。したがって、データ書き込み量が読み出し量を超えている場合、出力側のバッファが有する記憶領域はやがてプロセッサがこのバッファに書き込むデータで充満する。その場合、プロセッサは、係るバッファにデータを書き込むことができないため、出力側のバッファの記憶領域に空きができるまでデコードを行う必要がなくなる。しかし、プロセッサがデコードを行わない期間においても、プロセッサは係る最大処理量を想定したクロック周波数を有するクロックを受信し続ける。この場合、プロセッサは無駄な電力を消費してしまう。また、プロセッサがデコードを行わない間はプロセッサに供給するクロックのクロック周波数を低下させる方法（低消費電力モードを使用する方法）も存在するが、プロセッサがクロックを受信している以上、プロセッサは無駄な電力を消費してしまうことになる。
【課題を解決するための手段】
【０００５】
本発明によるデータ処理システムは、書込みデータを保持すると共に保持した書込みデータを出力するバッファと、クロック信号に基づいて処理したデータをバッファに書込みデータとして出力すると共にバッファが保持している書込みデータのデータ量に応じてクロック信号の周波数を変化させるプロセッサとを備えることを特徴とする。
このような構成により、プロセッサは、バッファが保持しているデータ量が所定の基準量より多い場合に、バッファへのデータの供給量が過剰であると判断してプロセッサが受信するクロック信号の周波数を低下させ、バッファが保持しているデータ量が所定の基準量より少ない場合に、バッファへのデータ供給量が不足していると判断して、プロセッサが受信するクロック信号の周波数を増加させる制御を行うことが可能となる。したがって、プロセッサは、バッファのデータ量に応じてクロック信号の周波数を変更するという制御を行うことが可能となる。
【発明の効果】
【０００６】
本発明は、バッファが保持しているデータ量に応じてプロセッサが受信するクロック信号の周波数を可変にしているため、プロセッサの消費電力量を低減することができるという効果を奏する。
【発明を実施するための最良の形態】
【０００７】
以下、図面を参照して、本発明を実施するための最良の形態について説明する。なお、以下では取り扱うデータを音楽データとして本発明の実施の形態を説明するが、扱うデータは音楽データに限定されない。例えば動画データを用いて本発明を実施することも可能である。本発明を実施するために用いるシステム１０の構成例を図１に示す。例えば当該システム１０は、携帯電話に搭載される音源再生用の回路に含まれる。システム１０は、基準信号源１１、クロック制御部１２、メディア１５からのデータを受けるバッファ１６、操作キー１７、デジタルシグナルプロセッサ（ＤＳＰ）１８、ＤＡＣ２０を介してスピーカ２１にデコードされたデータを供給するバッファ１９、及びタイマ２２から構成される。
基準信号源１１は、クロック信号の生成の基本となる基準クロック信号を、クロック制御部１２に含まれるＰＬＬ回路１３に供給する。ＰＬＬ回路１３は内部に位相比較器、ループフィルタ、電圧制御型発振器、および分周器を含み、基準クロック信号と位相が一致し、かつ周波数が逓倍されたクロック信号を生成する。クロック制御部１２に含まれるレジスタ１４は、ＰＬＬ回路１３に含まれる分周器に入力する値、すなわち分周比を記憶する。ＰＬＬ回路１３に含まれる分周器はこのレジスタ１４の値を受信し、分周比を変更する。その結果を受けて、ＰＬＬ回路１３はＤＳＰ１８に供給するクロック信号の周波数を変更する。バッファ１６は、ＳＤカードやＮＡＮＤフラッシュ等のメディア１５からの圧縮されたデータを受けて保持し、ＤＳＰ１８に出力する。メディア１５からバッファ１６に書き込まれるデータは、例えばＭＰ３等の形式で圧縮された音楽データである。操作キー１７は、ＤＳＰ１８に対し、ＤＳＰ１８がバッファ１６に記憶されている圧縮データを読み込み、デコードし、バッファ１９に出力することを開始する指示、例えば音楽データの再生命令を出力する。例えばシステム１０を搭載した携帯電話が有する操作キーを、操作キー１７とすることができる。ＤＳＰ１８は、特定の信号処理を高速に処理するプロセッサである。ＤＳＰ１８は、操作キー１７が出力する再生命令を受けた後、バッファ１６が記憶している圧縮された音楽データを読み込んでデコードし、バッファ１９に書き込む。ＤＳＰ１８は、バッファ１９に対し、バッファ１９が保持しているデータをＤＡＣ２０へ出力する指示も行う。また係るＤＳＰ１８は、所定のタイミングで当該バッファ１９にアクセスし、バッファ１９が保持しているデータ量を調査する。ＤＳＰ１８は、当該調査の結果に基づいてＰＬＬ回路１３に含まれる分周器の分周比を決定し、決定した分周比をＰＬＬ回路１３に含まれるレジスタ１４に送信する。バッファ１９は、ＤＳＰ１８によりデコードされた音楽データを保持しつつＤＡコンバータ２０（ＤＡＣ）に出力する。例えばバッファ１９は、DSP１８がデコードしたデータを記憶容量の半分まで記憶した時点から保持しているデータをDAC２０に向けて一定の割合で出力し続ける。バッファ１９に対するデータの出力開始の指示は、DSP１８がバッファ１９に対して制御信号を送信することにより行う。ＤＡＣ２０は、バッファ１９が出力した音楽データをアナログの音声信号に変換してスピーカ２１へ出力する。スピーカ２１は、受信した音声信号を増幅等して外部へ出力する。タイマ２２は経過時間をカウントする。ＤＳＰ１８は、タイマ２２がカウントする値をトリガとして、バッファ１６からデータを読み出し、読み出したデータをデコードし、デコードしたデータをバッファ１９に書き込む動作を実行する。ここで、当該システム１０の内、領域２３を１チップの音源再生用ＬＳＩとすることができる。
【０００８】
図２は、図１に係るシステム１０の動作を示す模式的に示した図であり、クロック制御部１２、ＤＳＰ１８、バッファ１９、ＤＡＣ２０、スピーカ２１が行う動作の例を表している。図１と図２を参照して、動作を詳述する。
まず操作キー１７を介してＤＳＰ１８に対して再生命令が入力される。入力された再生命令に基づいて、ＤＳＰ１８は、クロック制御部１２に含まれるレジスタ１４対して分周比を書き込み、クロック制御部１２に含まれるＰＬＬ回路１３が出力するクロック信号のクロック周波数を決定する。例えばＤＳＰ１８は、分周比の設定により、８０ＭＨｚのクロック周波数を有するクロック信号をＰＬＬ回路１３が出力するようにする。クロック制御部１２に含まれるＰＬＬ回路１３は、レジスタ１４が記憶している分周比に基づいて、ＰＬＬ回路１３の内部に有する分周器の分周比を決定し、ＤＳＰ１８が指定した８０ＭＨｚに相当するクロック周波数を有するクロック信号を出力する。このように、ＰＬＬ回路１３が出力するクロック信号のクロック周波数は、ＤＳＰ１８が、レジスタ１４に対して設定した分周比に基づいて変化する。
【０００９】
次に、バッファ１６がメディア１５からの圧縮された音楽データにより充填される。バッファ１６は、携帯電話においては記憶容量が少ないため、一旦メディア１５が有する音楽データを可能な限り記憶する。また、バッファ１６は、先に記憶したデータから出力して消費していく方式であるＦＩＦＯ（First In First Out）とすることができる。バッファ１６がメディア１５からの圧縮されたデータで充満したとき、ＤＳＰ１８は圧縮された音楽データをバッファ１６から読み出してデコードを開始するとともに、デコードした音楽データをバッファ１９へ出力することを開始する。DSP１８がバッファ１６から音楽データを順次読み出すことで、バッファ１６は記憶している音楽データを消費する。係る音楽データの消費により、バッファ１６の記憶領域には空きが生じる。記憶した音楽データの消費により生じた当該記憶領域の空き部分にメディア１５から新たな音楽データが供給される。
【００１０】
ＤＳＰ１８はデコードしたデータを順次バッファ１９に書き込み、バッファ１９を充填する。ここで、ＤＳＰ１８はバッファ１９をデコードした音楽データで充填しつつ、バッファ１９の保持する音楽データの残量を調査する。そして、バッファ１９の記憶容量の５０％がＤＳＰ１８によりデコードされた音楽データで充填された時点ｔ0で、ＤＳＰ１８はバッファ１９に対し、バッファ１９が保持している音楽データをＤＡＣ２０へ出力することを指示する。バッファ１９が出力した音楽データは、ＤＡＣ２０によりアナログ音声に変換され、増幅等の処理を介してスピーカを通して外部に出力され、音楽データの再生が始まる。DSP１８は、時点ｔ０においてデコードした音楽データをバッファ１９に書き込むことを一旦停止する。これ以降、DSP１８は、タイマ２２がカウントする値をトリガとして動作を行う。
【００１１】
時点ｔ０以降、ＤＳＰ１８は、タイマ２２がカウントする値に基づき定期的にバッファ１９にアクセスする。例えばＤＳＰ１８は、タイマ２２がカウントする値に基づき当該アクセスを１秒ごとに行う。以下では具体的な説明を行うため、DSP１８は１秒ごとにバッファ１９にアクセスするものとする。ここで、ＤＳＰ１８は、毎回のアクセスの際に以下の処理を行う。
【００１２】
ＤＳＰ１８は、タイマ２２がカウントする値をトリガとし、時点ｔ０から１秒後の時点ｔ1においてバッファ１９にアクセスし、このバッファ１９が保持している音楽データの量を調査する。次に、ＤＳＰ１８は、バッファ１９が保持することができるデータの最大量と、時点ｔ1においてバッファ１９が保持している音楽データの量と、の差分、すなわちバッファ１９の残りの記憶容量を調査する。そしてＤＳＰ１８は係る残りの記憶容量に基づき、デコードした音楽データをバッファ１９に書き込むことが可能かどうかを判断する。具体的には、係る残りの記憶容量とＤＳＰ１８がバッファ１９へ書き込むデータの量とを比較し、前記残りの記憶容量がDSP18がバッファ１９へ書き込むデータの量より大きい場合には、DSP１８はデコードした音楽データをバッファ１９に書き込むことができると判断する。係る判断をDSP１８が行った場合、DSP１８はバッファ１６にアクセスし、バッファ１６が記憶している音楽データの内のブロックを順次読み出してデコードしバッファ１９にデコードしたデータを次々と書き込む。つまりDSP１８は、時点ｔ０でバッファ１９にデータを書き込むことを一旦停止した後は、タイマ２２がカウントする値をトリガとしてバッファ１９へアクセスした際に当該バッファ１９へデータを書き込む。ここで、ＤＳＰ１８が１回のアクセスごとにバッファ１９に書き込む音楽データの量は、メディア１５に記憶されている音楽データのサンプリングレートやＰＬＬ回路１３がＤＳＰ１８に供給するクロック信号のクロック周波数などに依存する。さらにＤＳＰ１８は、時点ｔ１においてバッファ１９が保持しているデータの量と、時点ｔ１におけるアクセスの後にバッファ１９へ書き込んだデータ量との和を算出し、当該和が所定の基準と比較して多いか少ないかを検査する。例えば当該所定の基準をバッファ１９が保持することができる最大のデータ量の５０％とする。ＤＳＰ１８が認識した当該和が、バッファ１９が保持することができる最大のデータ量３０％に相当する場合、ＤＳＰ１８は、ＰＬＬ回路１３から供給されるクロック信号のクロック周波数が低いと判断し、クロック周波数を増加させる制御を行う。例えばDSP１８はクロック周波数を８０ＭＨｚから１２０ＭＨｚに増加させる制御を行う。具体的には、ＤＳＰ１８は、ＰＬＬ回路１３に含まれる分周器が有する分周比の値を増加させるべく、ＰＬＬ回路１３に含まれる分周器が有する分周比を変更するための値をレジスタ１４へ書き込む。
【００１３】
次にＰＬＬ回路１３は、レジスタ１４に書き込まれた値に基づいて、分周器の分周比を増加させる。分周比が増加すれば、ＰＬＬ回路１３内に含まれる電圧制御型発振器から、より高い周波数の信号を取り出すことができる。ＰＬＬ回路１３はクロック周波数を変化させたクロック信号をＤＳＰ１８に出力する。
【００１４】
ここで、図３を参照して、ＤＳＰ１８がバッファ１９の保持しているデータの量等を調査する方法を説明する。簡単のため、この説明においては、バッファ１９は１番地から１０番地までのアドレスで指定される記憶領域を有し、各記憶領域は１６ビットのデータを記憶することができるものとする。またバッファ１９は、供給されたデータから順番に出力して消費していく方式であるＦＩＦＯ（First In First Out）とする。さらに、DSP１８は、バッファ１９へアクセスした後、一回の書き込み動作でバッファ１９の一の記憶領域を埋める１６ビットのデータを書き込むとする。ＤＳＰ１８がバッファ１９へアクセスした一の時点において、当該バッファ１９へ書き込まれた最後のデータの記憶位置を示すアドレスが7番地であり、バッファ１９がＤＡＣ２０へ出力して消費した最後のデータの記憶位置を示すアドレスが３番地であるとする。ＤＳＰ１８は、これら二つのアドレスの差によってバッファ１９が保持しているデータ量を含む種々の値を取得する。バッファ１９が図３に示す状態となっている一の時点において、二つのアドレスの差は４である。ゆえにバッファ１９が保持しているデータ量は１６ビット×４である。そうすると、バッファ１９の残りの記憶容量は１６ビット×６である。DSP１８が一回の書き込み動作でバッファ１９に書き込むデータは１６ビット×１であるので、DSP１８がバッファ１９に書き込むデータはこの時点におけるバッファ１９の残りの記憶容量より少ない。したがってＤＳＰ１８は１６ビットのデータをバッファ１９の８番地に書き込むことができると判断する。その後、DSP１８はバッファ１６にアクセスし、音楽データを読み出してデコードし、デコードした音楽データをバッファ１９の８番地に書き込む。この場合、バッファ１９は４＋１＝５の領域分のデータを保持することになる。本例では、バッファ１９の記憶領域の合計数は１０であるため、ＤＳＰ１８は、この時点でバッファ１９は記憶容量の５／１０＝５０％のデータを保持していると判断する。したがって、ＤＳＰ１８は当該５０％の値が所定の基準（５０％）より大きくないためＰＬＬ回路１３が供給するクロック信号のクロック周波数は適当であると判断し、クロック周波数の値を変更しない。
【００１５】
時点ｔ１以降も１秒ごとに、ＤＳＰ１８はバッファ１９へアクセスし、上述の処理を行ってクロック周波数の制御を行う。例えば時点ｔ２においてＤＳＰ１８がバッファ１９へアクセスして上述の処理を行った結果、時点ｔ２でバッファが保持しているデータと、ＤＳＰ１８がバッファ１９へ書き込むデータ量との和が、バッファ１９が記憶することができるデータの最大量の８０％であった場合、ＤＳＰ１８は、ＰＬＬ回路１３から供給されるクロック信号のクロック周波数が高いと判断し、クロック周波数を低下させる制御を行う。例えばクロック周波数を１２０ＭＨｚから４０ＭＨｚに低下させる制御を行う。
【００１６】
同様に、時点ｔ３においてＤＳＰ１８がバッファ１９へアクセスして上述の処理を行った結果、時点ｔ３でバッファが保持しているデータと、ＤＳＰ１８がバッファ１９へ書き込むデータ量との和が、バッファ１９が記憶することができるデータの最大量の４０％であった場合、ＤＳＰ１８はＰＬＬ回路１３から供給されるクロック信号のクロック周波数が低いと判断し、クロック周波数を増加させる制御を行う。例えばクロック周波数を４０ＭＨｚから６０ＭＨｚに増加させる制御を行う。
【００１７】
以上の処理を繰り返し行うことで、ＰＬＬ回路１３からＤＳＰ１８に供給されるクロック周波数は一定の値に収束し、最適化される。上述の例では、ＤＳＰ１８のバッファ１９への毎回のアクセスの時点においてバッファ１９がその最大記憶量の５０％に相当する量の音楽データを保つことができるように、クロック周波数の値が最適化される。収束するクロック周波数の値は、バッファ１９の記憶容量とバッファ１９に保持させたい音楽データとに応じて任意に決定できる。
【００１８】
本実施の形態においては、DSP１８はバッファ１９が一定のデータ量を保持することができるようクロック周波数の制御を行う。したがって、出力側のバッファ１９がDSP１８から受け取るデコードされた音楽データで充満することはない。ゆえに、本実施の形態では、DSP１８がバッファ１９に対してデコードしたデータを書き込めないことにより、DSP１８が音楽データのデコードを行わない期間が発生することはない。つまり、DSP１８が係る期間においてクロックを受信して動作し続け、無駄な電力を消費することがない。また、本発明の実施の形態は、係る期間の間にDSP１８が受信するクロックのクロック周波数を低下させる従来の方法を用いた場合において発生する、DSP18の無駄な電力消費を防止することができる。さらに、突然デコードに必要なＤＳＰ１８の処理量が変化した場合にも柔軟に対応することができる。仮にDSP１８の処理量が増加した場合には、クロック周波数が変化しない以上、DSP１８がバッファ１９にアクセスした後、バッファ１９に書き込むデータ量は減少する。そうすると、バッファ１９が保持するデータの量も減少する。ここで、ＤＳＰ１８は、定期的にバッファ１９へアクセスしてバッファ１９が保持しているデータの量を調査し、ＰＬＬ回路１３が供給するクロック信号のクロック周波数を制御する。係る場合には、DSP１８はPLL回路１３が供給するクロック信号のクロック周波数を増加させる制御を行う。ゆえに、一時的にＰＬＬ回路１３が供給するクロック信号のクロック周波数は増加するものの、その後クロック周波数は増減を繰り返し、一定時間経過後には当該クロック周波数は増加したＤＳＰ１８の処理量に応じた最適な値に収束する。そしてバッファ１９が保持するデータの量は、最大記憶容量の５０％に収束する。さらに、本実施の形態においては、バッファ１９が保持している音楽データの量をパラメータに用いてＰＬＬ回路１３が供給するクロック信号のクロック周波数を最適化しているため、ＤＳＰ１８がデコードするデータの圧縮形式に関わらず、ＰＬＬ回路１３がＤＳＰ１８に供給するクロック信号のクロック周波数を最適化することができる。より一般的には、本実施の形態は、ＤＳＰ１８がデコードするデータのエンコード形式に関わらず、ＰＬＬ回路１３がＤＳＰ１８に供給するクロック信号のクロック周波数を最適化することができる。
さらに、ＤＳＰ１８は、バッファ内のデータ量に応じてクロック信号の周波数を変更するため、デコードすべきデータがある場合には、クロック信号の周波数は変更されるものの常にＤＳＰ１８にクロック信号が供給されている。したがって、ＤＳＰ１８は、デコードすべきデータがある場合には、停止することがないため、停止からデコード開始にかかる時間を無視することができるとともに、常に最適な周波数でプロセッサが動作するためプロセッサの消費電力を最低限に抑えることが可能となる。
【００１９】
なお、本実施の形態においては、データの処理を行うプロセッサをデジタルシグナルプロセッサとして説明し、そのデジタルシグナルプロセッサが行う処理を圧縮された音楽データのデコードとして扱ったが、プロセッサはＣＰＵであってもよいし、プロセッサが行う処理は圧縮データのデコードに限られず、デコードを必要とするデータ、すなわち、エンコードされたデータであれば本発明を適用することができる。また、他の演算をＣＰＵが行い、演算結果を所定のバッファに書き込む場合においても本発明を適用することができる。また、所定の形式で圧縮された音楽データのみならず、所定の形式で圧縮された動画データに関しても、本発明を適用することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態に係るシステム構成である。
【図２】本発明の実施の形態に係るシステムの動作例である。
【図３】本発明の実施の形態に係るバッファの状態の具体例である。
【符号の説明】
【００２１】
１０ 信号処理システム
１１ 基準信号源
１２ クロック制御部
１３ ＰＬＬ回路
１４ レジスタ
１５ メディア
１６ バッファ
１７ 操作キー
１８ ＤＳＰ
１９ バッファ
２０ ＤＡＣ
２１ スピーカ
２２ タイマ
２３ １チップ
【図１】
2009026047.tif 000003
【図２】
2009026047.tif 000004
【図３】
2009026047.tif 000005