(57)【要約】【課題】通信処理のための割り込みによる制御負荷を低減できる情報処理装置を提供する。【解決手段】外部装置から送信されたパケットデータを受信し、受信したパケットデータを受信パケットバッファ１４Ａに格納し、受信パケットバッファ１４Ａに格納されたパケットデータに所定の処理を施すに際し、パケットデータの受信回数が所定回数となった場合、又は前回の割り込み信号（マスク出力信号）の出力からの経過時間が所定時間となった場合に、パケットデータを受信したことを示す割り込み信号をＣＰＵ１２に出力する。【選択図】図２
2009070179.tif 000002
【特許請求の範囲】
【請求項１】
外部装置から送信されたデータの受信を行なう受信手段と、
前記受信手段により受信したデータを記憶する記憶手段と、
前記記憶手段に記憶されたデータに所定の処理を施す情報処理手段と、
前記データの受信回数が所定回数となった場合、又は前回の割り込み信号の出力からの経過時間が所定時間となった場合に、データを受信したことを示す割り込み信号を前記情報処理手段に出力する出力手段と、
を備えた情報処理装置。
【請求項２】
前記出力手段が、
前記記憶手段に前記データを受信した場合に受信完了通知信号を出力する受信完了通知手段と、
前記受信完了通知信号の出力回数を計数し、前記割り込み信号が出力された場合、及び計数値が所定数になった場合に計数値をリセットする計数手段と、
前記計数手段の計数値が所定回数に応じた計数値となった場合前記割り込み信号を生成する生成手段と、
を有することを特徴とする請求項１記載の情報処理装置。
【請求項３】
前記出力手段が、
前記記憶手段に前記データを受信した場合に受信完了通知信号を出力する受信完了通知手段と、
前記割り込み信号が出力される毎に計時を開始する計時手段と、
前記計時手段の計時値が所定時間に応じた計時値となった場合に、前記割り込み信号を生成する生成手段と、
を有することを特徴とする請求項１記載の情報処理装置。
【請求項４】
前記情報処理手段は、供給電力を通常よりも低減させた節電モードで動作可能であり、当該節電モードで動作している場合には、前記出力手段から出力される前記割り込み信号に応じて一時的に通常モードに復帰することを特徴とする請求項１〜請求項３の何れか１項記載の情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置に関する。
【背景技術】
【０００２】
近年、通信インタフェースを有するプリンタや複写機において、通信Ｉ／Ｆのライン速度が向上するに従い、システムのコントローラにおける処理負荷の増大が問題となっている。
【０００３】
例えば、ローカルエリアネットワークの一方式であるＥｔｈｅｒｎｅｔ（登録商標）では、ライン速度が１０Ｍｂｐｓ、１００Ｍｂｐｓ、１Ｇｂｐｓと向上するに従い、パケットを受信する毎にＣＰＵ（中央演算処理装置）に通知される割り込み信号によって起動される割り込み処理の負担が大きくなっている。
【０００４】
低価格なシステムで採用している性能の低いＣＰＵでは、この割り込み処理が過剰な負荷となり、受信パケット処理が間に合わずに受信すべきパケットを取りこぼしたり、同じＣＰＵで行なうべき他の処理が滞ったりする不具合が起きることがある。また、節電モードを有する情報処理装置では、パケットを受信する度にＣＰＵが起動されるため、トラフィックの多いＬＡＮ（Local Area Network）に接続された場合、ＣＰＵが頻繁に起動されるため、十分な節電効果が得られない。
【０００５】
そこで、従来、特許文献１、特許文献２に記載されているように、消費電力の少ない、比較的小型の通信処理専用の別ＣＰＵを設けて通信処理を専門に行わせる技術が提案されている。
【０００６】
このような余分なハードウエアリソースの追加により、コストが増大する傾向にあるが、ＬＡＮは所謂インフラ設備なので、低価格システムでも高価格システムと同じ高速ＬＡＮに接続されて使用される場合がある。
【０００７】
なお、特許文献１には、ホストコンピュータからのリセット指示をホストＩ／Ｆ回路が受け取ると、ホストＩ／Ｆ回路以外の回路を省エネルギーモードに設定し、消費電力を低減することが提案されている。
【０００８】
また、特許文献２には、コントローラ内に主に画像形成を行う制御手段１とは別に、ネットワークの状態監視を行なう制御手段２を備え、省エネモード時は制御手段２がネットワークに応答し、必要な場合だけ制御手段１を起動することが提案されている。
【特許文献１】特開２００１−１９１６１６公報
【特許文献２】特開２００４−３４４８８公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、通信処理のための割り込みによる制御負荷を低減できる情報処理装置を提供することが目的である。
【課題を解決するための手段】
【００１０】
請求項１の発明は、外部装置から送信されたデータの受信を行なう受信手段と、前記受信手段により受信したデータを記憶する記憶手段と、前記記憶手段に記憶されたデータに所定の処理を施す情報処理手段と、前記データの受信回数が所定回数となった場合、又は前回の割り込み信号の出力からの経過時間が所定時間となった場合に、データを受信したことを示す割り込み信号を前記情報処理手段に出力する出力手段と、を備えている。
【００１１】
請求項２の発明は、前記出力手段が、前記記憶手段に前記データを受信した場合に受信完了通知信号を出力する受信完了通知手段と、前記受信完了通知信号の出力回数を計数し、前記割り込み信号が出力された場合、及び計数値が所定数になった場合に計数値をリセットする計数手段と、前記計数手段の計数値が所定回数に応じた計数値となった場合前記割り込み信号を生成する生成手段と、を有することを特徴としている。
【００１２】
請求項３の発明は、前記出力手段が、前記記憶手段に前記データを受信した場合に受信完了通知信号を出力する受信完了通知手段と、前記割り込み信号が出力される毎に計時を開始する計時手段と、前記計時手段の計時値が所定時間に応じた計時値となった場合に、前記割り込み信号を生成する生成手段と、を有することを特徴としている。
【００１３】
請求項４の発明は、前記情報処理手段は、供給電力を通常よりも低減させた節電モードで動作可能であり、当該節電モードで動作している場合には、前記出力手段から出力される前記割り込み信号に応じて一時的に通常モードに復帰することを特徴としている。
【発明の効果】
【００１４】
請求項１記載の発明によれば、通信処理のための割り込みによる制御負荷を低減できる。
【００１５】
請求項２記載の発明によれば、予備の情報処理手段を設ける場合と比較して、ハードウエア資源の増大を抑制しつつ、通信処理のための割り込みによる制御負荷を低減できる。
【００１６】
請求項３記載の発明によれば、予備の情報処理手段を設ける場合と比較して、ハードウエア資源の増大を抑制しつつ、通信処理のための割り込みによる制御負荷を低減できる。
【００１７】
請求項４記載の発明によれば、本発明の構成を有しない場合と比較して、節電モードにおける節電効果を高めることができる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して、本発明に係る実施の形態について説明する。
【００１９】
図１は、本実施の形態に係る画像形成装置１０の電気的な構成を概略的に示すブロック図である。同図に示されるように、画像形成装置１０は、装置全体の動作を制御するためのＣＰＵ１２、ＲＡＭ（Random Access Memory）１４及びＲＯＭ（Read Only Memory）１６を含んで構成されている。これらのＣＰＵ１２，ＲＡＭ１４，ＲＯＭ１６は、それぞれバス３０に接続されており、ＣＰＵ１２は、ＲＡＭ１４をワークエリアとして用いてＲＯＭ１６に格納されたプログラム等に基づく処理を適宜実行する。
【００２０】
また、画像形成装置１０は、原稿に形成された画像を読み取るためのスキャナ、記録媒体に画像を形成するための画像形成エンジン、装置に対する指示内容や装置で実行中の処理内容等の各種情報を表示するための表示装置、画像データや画像データの出力に際しての指示等を示す情報を適宜記憶するためのハードディスク等（何れも図示省略）を備えた複合機として構成されている。
【００２１】
このため、画像形成装置１０には、スキャナインタフェース（Ｉ／Ｆ）１８、画像形成エンジンＩ／Ｆ２０、表示装置Ｉ／Ｆ２２及びハードディスクＩ／Ｆ（例えば、ＩＤＥ方式：Integrated Drive Electronics）２８も含まれて構成されており、前述のバス３０に接続されている。
【００２２】
また、画像形成装置１０は、外部装置（図示省略）とのデータの授受を行なうために、ネットワークＩ／Ｆ２４及びＵＳＢ（Universal Serial Bus）Ｉ／Ｆ２６を更に含んで構成されており、前述のバス３０に接続されている。ネットワークＩ／Ｆ２４はネットワーク３２に接続されており、ネットワーク３２を介して外部装置との通信を行なう。また、ＵＳＢＩ／Ｆは、適宜外部装置と接続されたＵＳＢケーブル（図示省略）が接続されることにより、当該ＵＳＢケーブルを介した外部装置との通信を行なう。
【００２３】
なお、画像形成装置１０は、ＣＰＵ１２への供給電力を通常よりも低減させた節電モードで動作可能である。節電モードへの移行タイミング及び復帰タイミングは、処理の状況や頻度に応じて自動的に判定するように構成してもよいし、ユーザの指示入力に基づいて判定するように構成してもよい。
【００２４】
図２には、本実施の形態に係るネットワークＩ／Ｆ２４におけるデータの受信処理を中心とした機能のブロック図が示されている。
【００２５】
同図に示されるように、ネットワークＩ／Ｆ２４は、通信制御部５０と、割り込み信号生成部６０と、を含んで構成されている。通信制御部５０はネットワーク３２に接続されており、割り込み信号生成部６０は、通信制御部５０と接続されている。
【００２６】
通信制御部５０では、ネットワーク３２を介したデータの送信処理及び受信処理の実行を制御する。通信制御部５０では、ネットワーク３２を介してデータが受信されると、ＣＰＵ１２を介さずに受信データをＲＡＭ１４にＤＭＡ（Direct Memory Access）転送して、ＲＡＭ１４内に設けられた受信パケットバッファ１４Ａに格納してバッファリングすると共に、受信データが正しく受信されたか否かを判定する。また、受信したデータのバッファリングが完了すると、受信完了通知信号を出力する。
【００２７】
ここで、図３には、ＲＡＭ１４における受信パケットバッファ１４Ａのデータ構成が模式的に示されている。同図に示されるように、受信パケットバッファ１４Ａには、Ｎ個のバッファ領域が設けられており、受信パケットのデータは、各バッファ領域に順次格納される。また、受信パケットバッファ１４Ａは、バッファ０から順に受信データが格納されて、バッファＮ−１まで受信データが格納されると、再びバッファ０に受信データが格納される、所謂リングバッファとして用いられる。
【００２８】
また、受信パケットバッファ１４Ａには、各バッファ領域の状態を示す情報が各バッファ領域に関連付けされて記憶される。なお、同図に示す例では、各バッファ領域の状態を示す情報として、バッファ領域に新たなデータを格納することが可能か否かを示す空情報（空）、ＣＰＵによる処理中か否かを示す占有情報（占）、受信パケットのデータが正常か否かを示す正誤情報（誤）を適用している。
【００２９】
同図に示されるように、各バッファ領域の状態を示す情報の内容は、以下の表１に示されるようにして「０」又は「１」のデータが格納されることにより示される。
【００３０】
【表１】
2009070179.tif 000003
【００３１】
正誤情報（誤）＝１のデータが格納されたバッファ領域は、正誤情報（誤）＝０のデータが格納されたバッファ領域と同様にＣＰＵによる処理が完了した後、（空）＝０、（占）＝０と書き換えられて開放される。
【００３２】
なお、受信パケットのデータが正常か否かの判定は、受信パケットデータの末尾に付加される誤り検出符号に基づいて行なうことができる。誤り検出符号としては、ＣＲＣ（Cyclic Redundancy Check）コード、チェックサム、パリティビット等の種々の符号を適宜用いることができる。
【００３３】
また、図２に示されるように、通信制御部５０では、受信完了通知信号を信号マスク部５４に出力する。
【００３４】
ここで、同図に示されるように、本実施の形態では、通信制御部５０から出力された受信完了通知信号は、信号マスク部５４を介して割り込み信号生成部６０に入力される。なお、以下では、信号マスク部５４から割り込み信号生成部６０に入力される信号を、マスク出力信号として説明する。
【００３５】
また、通信制御部５０では、送信処理が完了した場合には送信完了通知信号を割り込み信号生成部６０に出力する。割り込み信号生成部６０では、マスク出力信号又は送信完了通知信号が入力されると、割り込み信号を生成してＣＰＵ１２に出力する。
【００３６】
図４に示されるように、信号マスク部５４では、通信制御部５０による受信完了通知の出力回数が所定回数Ｋになった場合、又は、前回のマスク出力信号の出力タイミングから所定時間Ｔが経過した場合に、マスク出力信号を割り込み信号生成部６０に出力する。
【００３７】
そこで、図２に示されるように、信号マスク部５４には、計数部５６及び計時部５８が接続されている。
【００３８】
計数部５６の入力端には、通信制御部５０から信号マスク部５４に出力される受信完了通知信号線と、バス３０を介して各部位に供給される動作クロック信号線と、信号マスク部５４から割り込み信号生成部６０に出力されるマスク出力信号線と、が接続されている。また、計数部５６の出力端は信号マスク部５４に接続されており、「０」又は「１」の解除信号Ａを出力する。
【００３９】
計数部５６では、通常は解除信号Ａとして「０」を出力すると共に、受信完了通知信号線を介した受信完了通知信号の出力回数を計数する。計数値が（所定回数Ｋ−１）になった場合に、動作クロック信号に応じたタイミングで信号マスク部５４に出力する解除信号Ａを「１」にする。
【００４０】
また、計数部５６では、マスク出力信号線を介してマスク出力信号が出力された場合に、計数値をリセットすると共に、解除信号Ａの出力を「０」にする。
【００４１】
計時部５８の入力端には、バス３０を介して各部位に供給される動作クロック信号線と、信号マスク部５４から割り込み信号生成部６０に出力されるマスク出力信号線と、が接続されている。また、計時部５８の出力端は信号マスク部５４に接続されており、「０」又は「１」の解除信号Ｂを出力する。
【００４２】
計時部５８では、通常は解除信号Ｂとして「０」を出力すると共に、動作クロック信号線を介して供給される動作クロックの数を計数することにより所定時間Ｔを計時する。なお、動作クロック周波数と動作クロックの数により時間を導出することができるので、所定時間Ｔに応じた数のクロックを計数した場合に、所定時間Ｔを計時したとみなすことができる。計時部５８では、所定時間Ｔを計時した場合に、動作クロック信号に応じたタイミングで信号マスク部５４に出力する解除信号Ｂを「１」にする。
【００４３】
また、計時部５８では、マスク出力信号線を介してマスク出力信号が出力された場合に、計時値をリセットすると共に、解除信号Ｂの出力を「０」にする。
【００４４】
図５には、信号マスク部５４の内部構成の概略が示されている。同図に示されるように、信号マスク部５４は、ＡＮＤ回路７０、７２と、Ｄ形フリップフロップ回路７４、７６と、ＯＲ回路７８と、を含んで構成されている。
【００４５】
ＡＮＤ回路７０の入力端は、計数部５６の出力端及び受信完了通知信号線と接続されている。これにより、ＡＮＤ回路７０の出力端から出力される信号は、計数部５６から出力される解除信号Ａが「１」で、かつ通信制御部５０から受信完了通知信号が出力（受信完了通知信号として「１」が出力)された場合に、「１」となる。
【００４６】
一方、ＡＮＤ回路７２は、出力端がＤ形フリップフロップ回路７４のＤ端子に接続されており、当該Ｄ形フリップフロップ回路７４の出力端ＱはさらにＤ形フリップフロップ回路７６の入力端に接続されている。
【００４７】
また、ＡＮＤ回路７２の入力端は、計時部５８の出力端と、Ｄ形フリップフロップ回路７４の反転出力端子と、Ｄ型フリップフロップ回路７６の反転出力端子と、に接続されている。また、Ｄ形フリップフロップ回路７４，７６の反転出力端子の出力は、それぞれ更に反転されて入力される。これにより、ＡＮＤ回路７２の出力端から出力される信号は、計時部５８から出力された解除信号Ｂが「１」の場合に「１」となる。
【００４８】
ＡＮＤ回路７０の出力端及びＤ形フリップフロップ回路７４の出力端子Ｑは、ＯＲ回路７８の入力端に接続されている。これにより、ＯＲ回路７８の出力端から出力される信号は、ＡＮＤ回路７０の出力が「１」となった場合、又はＤ形フリップフロップ回路７４の出力が「１」となった場合に「１」となる。
【００４９】
すなわち、図６に示されるように、信号マスク部５４では、解除信号Ａが「１」である場合に受信完了通知信号が出力された場合、又は、解除信号Ｂが「１」である場合に、出力信号が「１」となる（割り込み信号生成部６０にマスク出力信号が出力される）。
【００５０】
割り込み信号生成部６０は、図５に示されるように、ＯＲ回路６２を含んで構成されており、マスク出力信号又は完了通知信号の何れかが入力された場合に、ＣＰＵ１２に対する割り込み要求を行うための割り込み信号を出力する。
【００５１】
なお、ＣＰＵ１２では、割り込み信号を受信すると、別の処理の実行中である場合は実行中の処理を中断して、レジスタ群に格納された値やメモリ上のワークエリアの値をスタックに格納して保存する。また、ＣＰＵ１２では、同一の割り込みレベルに複数の割り込み要因を割り付けているので、それらの要因を順番にチェックし、実際に割り込み信号を挙げた要因を順に探索していく処理を行う。これらの処理を行って割り込み処理を特定し、割り込み処理に必要な設定値をレジスタ群に読出して、要求された処理を開始する。
【００５２】
また、ＣＰＵ１２が節電モードである場合に割り込み要求を受信すると、ＣＰＵ１２は一時的に通常モードに復帰する。
【００５３】
以下に、本実施の形態の作用を説明する。
【００５４】
図７は、画像形成装置１０の各部位への電源供給が開始された場合に、ネットワークＩ／Ｆ２４において実行される動作開始処理の流れを示すフローチャートであり、以下、同図を参照して、本実施の形態に係る動作開始処理について説明する。
【００５５】
まず、ステップ１００では、マスク回数Ｋ及びマスク時間Ｔとして、予め設定されたパラメータを設定し、次のステップ１０２では、マスク回数計数処理を開始すると共に、ステップ１０４に移行して、マスク時間計時処理を開始する。
【００５６】
その後、ステップ１０６に移行して、受信パケットバッファ１４Ａの処理対象とするバッファ領域を識別するためのパラメータｎに「０」をセットし、その後にステップ１０８に移行して、パケット受信処理を開始した後に、本動作開始処理を終了する。
【００５７】
図８は、主として通信制御部５０により実行される上記パケット受信処理の流れを示すフローチャートであり、以下、同図を参照して本実施の形態に係るパケット受信処理について説明する。
【００５８】
なお、ここでは、ネットワーク３２は、Ｅｔｈｅｒｎｅｔ（登録商標）ケーブルを介してデータ通信を行い、データフレームの送信をＣＳＭＡ／ＣＤ（Carrier Sense Multiple Access with Collision Detection）方式で行なう場合を例に説明する。フレームの先頭のデータは、フレームの開始を示すプリアンブルにより構成されている。プリアンブルの次には、送信先（あて先）のＩＤ、送信元のＩＤ、本文（送信したい情報)が続き、フレームの最後は、ＦＣＳ（Frame Check Sequence）としてＣＲＣコードが付けられる。
【００５９】
まず、ステップ１１０では、通信制御部５０により、ネットワーク３２を介してキャリアの受信待ちを行い、次のステップ１１２では、ブロードキャスト（Ｂ．Ｃ．）又はマルチキャスト（Ｍ．Ｃ．）であるか否かを判定する。
【００６０】
キャリアか否かの判定は、ベースの信号波形を監視することによりプリアンブルが受信されたか否かに応じて行なうことができる。また、ブロードキャストは、ネットワーク３２全体を送信先とすることを示しており、マルチキャストは、複数の送信先を一括して指定することを示している。
【００６１】
ステップ１１２で否定判定となった場合は、１の送信先を指定するユニキャストであると判断してステップ１１４に移行して、送信先が自局宛であるか否かを判定する。ステップ１１４で否定判定となった場合は再びステップ１１０に戻る。
【００６２】
ステップ１１２で肯定判定となった場合、及びステップ１１４で肯定判定となった場合は、自局があて先に含まれていると判断してデータを受信すべく、ステップ１１６に移行する。
【００６３】
ステップ１１６では、ＲＡＭ１４に対するＤＭＡにより、受信パケットバッファ１４Ａにおけるバッファ領域ｎの「空」情報が「０」であるか否かを判定し、当該判定が肯定判定となった場合はバッファ領域ｎが空いていると判断して、ステップ１１８に移行する。
【００６４】
ステップ１１８では、バッファｎの「占」情報が「０」であるか否かを判定し、当該判定が肯定判定となった場合はバッファｎに新しい受信パケットを格納可能であると判断して、ステップ１２０に移行する。ステップ１２０では、受信したパケットデータをバッファｎに書き込みを開始し、その後にステップ１２２に移行する。ステップ１２２では、受信したパケットデータの書き込みが終了か否かを判定し、当該判定が肯定判定となるのを待ち、肯定判定となった場合にステップ１３１に移行する。
【００６５】
一方、ステップ１１８で否定判定となった場合は、バッファｎは空いているが、ＣＰＵ１２によりバッファｎのデータを処理中であると判断し、ステップ１２４に移行して、予め設定された規定時間だけ待機した後に、再びステップ１１６に移行する。
【００６６】
また、ステップ１１６で否定判定となった場合は、空いているバッファ領域を処理対象とすべくステップ１２６に移行してｎをインクリメント（ｎに１を加算）し、その後にステップ１２８に移行する。ステップ１２８では、インクリメント後のｎがＮ−１以上か否かを判定し、当該判定が否定判定となった場合は、バッファｎが存在するものと判断して再びステップ１１６に戻る。すなわち、Ｎは受信パケットバッファ１４Ａにおけるバッファ領域の数であり、ｎは「０」から「Ｎ−１」の値をとる。
【００６７】
一方、ステップ１２８で肯定判定となった場合は、バッファｎは存在しないと判断してステップ１３０に移行して、ｎに「０」をセットし、その後に再びステップ１１６に戻る。すなわち、ここでは、受信パケットバッファ１４Ａを所謂リングバッファとして用いている。
【００６８】
ステップ１３２では、ＣＲＣコードを用いて受信パケットのデータをチェックした結果がエラーか否かを判定する。当該判定が否定判定となった場合は、パケットデータが正常に受信されたと判断してステップ１３４に移行して、「誤」情報を「０」とした後に、ステップ１３６に移行する。一方、ステップ１３２で肯定判定となった場合は、パケットデータが正常に受信できなかったと判断してステップ１３６に移行して、「誤」情報を「１」とした後にステップ１３８に移行する。
【００６９】
ステップ１３８では、パケットの受信が完了したことを示す受信完了通知を信号マスク回路５４を介して割り込み信号生成部６０に出力し、その後に本パケット受信処理を終了する。
【００７０】
図９は、計数部５６で実行されるマスク回数計数処理の流れを示すフローチャートであり、以下、同図を参照して本実施の形態に係るマスク回数計数処理について説明する。
【００７１】
まず、ステップ１４０では、計数値ｋを「０」とすることによりリセットし、次のステップ１４２では、解除信号Ａを「０」として、次のステップ１４４に移行する。
【００７２】
ステップ１４４では、受信完了通知信号が入力されたか否かを判定し、当該判定が否定判定となった場合はステップ１４６に移行して、マスク出力信号が入力されたか否かを判定する。ステップ１４６で否定判定となった場合は再びステップ１４４に戻る。このようにして、受信完了通知信号又はマスク出力信号の何れかの入力待ちを行なう。
【００７３】
ここで、マスク出力信号が入力された場合は、ステップ１４６が肯定判定となって再びステップ１４０に戻り、新たに計数処理を行う。
【００７４】
一方、受信完了通知信号が入力されると、ステップ１４４が肯定判定となってステップ１４８に移行して、計数値ｋをインクリメント（ｋに１を加算）し、その後にステップ１５０に移行する。ステップ１５０では、計数値ｋがマスク回数Ｋ−１以上か否かを判定し、当該判定が否定判定となった場合は再びステップ１４４に戻る。
【００７５】
ステップ１５０で肯定判定となった場合は、次の受信完了通知信号がＫ番目の受信完了通知信号であり、当該Ｋ番目の受信完了通知信号を割り込み信号生成部６０に出力するものと判断して、ステップ１５２に移行して、解除信号Ａを「１」にして、次のステップ１５４に移行する。
【００７６】
次のステップ１５４では、受信完了通知信号の入力待ちを行い、受信完了通知信号が入力されると当該ステップ１５４が肯定判定となり、再びステップ１４０に戻る。
【００７７】
図１０は、計時部５８で実行されるマスク時間計時処理の流れを示すフローチャートであり、以下、同図を参照して本実施の形態に係るマスク時間計時処理について説明する。
【００７８】
まず、ステップ１６０では、計時値ｔを「１」とし、次のステップ１６２では、解除信号Ｂを「０」として、次のステップ１６３に移行する。なお、ステップ１６０において計時値ｔを「１」とするのは、マスク時間Ｔが経過するよりも動作クロック１クロック分だけ早いタイミングで解除信号Ｂを「１」とするためである。
【００７９】
ステップ１６３では、受信完了通知信号の受信待ちを行い、次のステップ１６４では、クロックエッジの入力待ちを行う。すなわち、マスク時間は、受信完了通知信号をマスクしている時間であるため、受信完了通知信号が受信された時点で、計時を開始している。
【００８０】
次のステップ１６６では、マスク出力信号が入力されたか否かを判定する。当該判定が否定判定となった場合はステップ１６８に移行して、計時値ｔをインクリメント（ｔに１を加算）し、その後にステップ１７０に移行する。ステップ１７０では、インクリメント後の計時値ｔがマスク時間Ｔ以上か否かを判定し、当該判定が否定判定となった場合は再びステップ１６４に戻る。
【００８１】
一方、ステップ１７０で肯定判定となった場合は、ステップ１７２に移行して解除信号Ｂを「１」として、その後にステップ１７４に移行する。ステップ１７４では、マスク出力信号の入力待ちを行い、マスク出力信号が入力されると再びステップ１６０に戻る。
【００８２】
また、ステップ１６６で肯定判定となった場合は、マスク時間Ｔが経過する前にマスク出力信号が出力されたものと判断して、当該マスク出力信号の出力タイミングからの経過時間を計時すべく、再びステップ１６０に戻る。
【００８３】
なお、マスク回数Ｋ及びマスク時間Ｔは、ネットワーク３２上を流れるパケットの頻度と、ＣＰＵ１２の能力に応じて適宜設定することができる。例えば、ネットワーク上を流れるパケットの頻度が高い場合は、受信パケットバッファがオーバーフローしない程度にマスク時間を短く設定する必要が出る場合もあるが、パケットの頻度が低い場合はマスク時間を長くしてもよい。また、ＣＰＵの能力が高い場合には、マスク回数を小さくしてもＣＰＵの処理負荷は増大しないが、ＣＰＵの能力が低い場合には、マスク回数を大きくして、割り込みの回数を減らすことで、処理負荷を軽減した方がよい場合もある。装置の仕様やネットワークの構成等を考慮して総合的に判断して、マスク回数Ｋ及びマスク時間Ｔを設定する必要がある。
【００８４】
なお、上記実施の形態で説明した通信制御に関する機能（図１、２、５参照）や処理の流れ（図４、図６〜図１０参照）は、本発明の主旨を逸脱しない範囲で適宜変更可能であることは言うまでもない。
【図面の簡単な説明】
【００８５】
【図１】実施の形態に係る画像形成装置の概略を示す構成図である。
【図２】実施の形態に係るネットワークＩ／Ｆの概略を示す構成図である。
【図３】実施の形態に係る受信パケットバッファの構成の一例を示す模式図である。
【図４】実施の形態に係るパケットの受信タイミングと割り込み信号の生成タイミングとの関係を示すタイミングチャートである。
【図５】実施の形態に係る受信完了通知信号のマスク及び割り込み信号の生成に関する構成の一例を示すブロック図である。
【図６】受信完了通知信号のマスク及び割り込み信号の生成に関するタイミングチャートである。
【図７】実施の形態に係る動作開始処理の流れを示すフローチャートである。
【図８】実施の形態に係るパケット受信処理の流れを示すフローチャートである。
【図９】実施の形態に係るマスク回数計数処理の流れを示すフローチャートである。
【図１０】実施の形態に係るマスク時間計時処理の流れを示すフローチャートである。
【符号の説明】
【００８６】
１０  画像形成装置
１２  ＣＰＵ
１４  ＲＡＭ
１６  ＲＯＭ
１８  スキャナＩ／Ｆ
２０  画像形成エンジンＩ／Ｆ
２２  表示装置Ｉ／Ｆ
２４  ネットワークＩ／Ｆ
２６  ＵＳＢＩ／Ｆ
２８  ＩＤＥＩ／Ｆ
３０  バス
３２  ネットワーク
５０  通信制御部
５４  信号マスク部
５６  計数部
５８  計時部
６０  割り込み信号生成部
【図１】
2009070179.tif 000004
【図２】
2009070179.tif 000005
【図３】
2009070179.tif 000006
【図４】
2009070179.tif 000007
【図５】
2009070179.tif 000008
【図６】
2009070179.tif 000009
【図７】
2009070179.tif 000010
【図８】
2009070179.tif 000011
【図９】
2009070179.tif 000012
【図１０】
2009070179.tif 000013