(57)【要約】【課題】各保持容量線の電位を個別に制御する駆動方式を採用する場合において、簡略化された回路構成の動作に起因する表示品質の劣化を防止する。【解決手段】走査信号を順次供給することで各走査線を順次選択する通常表示モード時には、選択された走査線の走査信号に同期して、当該選択された走査線の前行の走査線に接続された画素電位が負極性であれば、前行の走査線に対応する保持容量線の電位を高圧側の第１の電位から低圧側の第２の電位に遷移させ、前行の走査線に接続された画素電位が正極性であれば、前行の走査線に対応する保持容量線の電位を前記第２の電位から前記第１の電位に遷移させ、走査信号を部分的に供給することで走査線を部分選択する部分表示モード時には、全ての保持容量線の電位を前記第１の電位に維持する。【選択図】図１
2009086170.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータ線及び走査線と、前記走査線の各々に対応して設けられた保持容量線と、前記データ線と前記走査線との交差箇所に対応して設けられると共に、画素電極と対向電極との間に電気光学材料を狭持してなる画素容量、一端が前記保持容量線と接続され他端が前記画素電極と接続された保持容量、前記走査線を介して供給される走査信号に応じて前記データ線と前記画素電極との接続／非接続を切り替えるスイッチング素子を有する画素とを備えた電気光学装置であって、
前記保持容量線に印加すべき高圧側の第１の電位に維持された第１の電源線と、
前記保持容量線に印加すべき低圧側の第２の電位に維持された第２の電源線と、
１フレーム毎に論理レベルが反転する極性信号を供給するための極性信号線と、
前記極性信号の論理反転信号である反転極性信号を供給するための反転極性信号線と、
ゲート制御信号を供給するためのゲート制御信号線と、
トランジスタのゲートオン電位に維持された第３の電源線と、
前記保持容量線の各々に対応して設けられると共に、
ソース電極が前記第１の電源線と接続され、ドレイン電極が当行の保持容量線と接続された第１のトランジスタと、
当行の保持容量線が奇数行であればソース電極が前記極性信号線または前記反転極性信号線の一方と接続され、偶数行であればソース電極が前記極性信号線または前記反転極性信号線の他方と接続され、ドレイン電極が前記第１のトランジスタのゲート電極と接続され、ゲート電極が次行の走査線と接続された第２のトランジスタと、
ソース電極が前記第２の電源線と接続され、ドレイン電極が当行の保持容量線と接続された第３のトランジスタと、
当行の保持容量線が奇数行であればソース電極が前記極性信号線または前記反転極性信号線の他方と接続され、偶数行であればソース電極が前記極性信号線または前記反転極性信号線の一方と接続され、ドレイン電極が前記第３のトランジスタのゲート電極と接続され、ゲート電極が次行の走査線と接続された第４のトランジスタと、
ソース電極が前記第３の電源線と接続され、ドレイン電極が前記第１のトランジスタのゲート電極と接続され、ゲート電極が前記ゲート制御信号線と接続された第５のトランジスタと、を有する保持容量駆動回路と、
を備えることを特徴とする電気光学装置。
【請求項２】
複数のデータ線及び走査線と、前記走査線の各々に対応して設けられた保持容量線と、前記データ線と前記走査線との交差箇所に対応して設けられると共に、画素電極と対向電極との間に電気光学材料を狭持してなる画素容量、一端が前記保持容量線と接続され他端が前記画素電極と接続された保持容量、前記走査線を介して供給される走査信号に応じて前記データ線と前記画素電極との接続／非接続を切り替えるスイッチング素子を有する画素とを備えた電気光学装置であって、
前記保持容量線に印加すべき高圧側の第１の電位に維持された第１の電源線と、
前記保持容量線に印加すべき低圧側の第２の電位に維持された第２の電源線と、
１フレーム毎に論理レベルが反転する極性信号を供給するための極性信号線と、
前記極性信号の論理反転信号である反転極性信号を供給するための反転極性信号線と、
ゲート制御信号を供給するためのゲート制御信号線と、
トランジスタのゲートオン電位に維持された第３の電源線と、
走査方向を規定する走査方向信号を供給するための走査方向信号線と、
前記走査方向信号の論理反転信号である反転走査方向信号を供給するための反転走査方向信号線と、
前記保持容量線の各々に対応して設けられると共に、
ソース電極が前記第１の電源線と接続され、ドレイン電極が当行の保持容量線と接続された第１のトランジスタと、
当行の保持容量線が奇数行であればソース電極が前記極性信号線または前記反転極性信号線の一方と接続され、偶数行であればソース電極が前記極性信号線または前記反転極性信号線の他方と接続され、ドレイン電極が前記第１のトランジスタのゲート電極と接続された第２のトランジスタと、
ソース電極が前記第２の電源線と接続され、ドレイン電極が当行の保持容量線と接続された第３のトランジスタと、
当行の保持容量線が奇数行であればソース電極が前記極性信号線または前記反転極性信号線の他方と接続され、偶数行であればソース電極が前記極性信号線または前記反転極性信号線の一方と接続され、ドレイン電極が前記第３のトランジスタのゲート電極と接続された第４のトランジスタと、
ソース電極が前記第３の電源線と接続され、ドレイン電極が前記第１のトランジスタのゲート電極と接続され、ゲート電極が前記ゲート制御信号線と接続された第５のトランジスタと、
ソース電極が次行の走査線と接続され、ドレイン電極が前記第２及び第４のトランジスタのゲート電極と接続され、ゲート電極が前記走査方向信号線と接続された第６のトランジスタと、
ソース電極が前行の走査線と接続され、ドレイン電極が前記第２及び第４のトランジスタのゲート電極と接続され、ゲート電極が前記反転走査方向信号線と接続された第７のトランジスタと、を有する保持容量駆動回路と、
を備えることを特徴とする電気光学装置。
【請求項３】
奇数行の保持容量線の電位を検出するための奇数行容量線電位検出線と、
偶数行の保持容量線の電位を検出するための偶数行容量線電位検出線と、
前記奇数行容量線電位検出線の電圧波形歪みを打ち消すように、奇数行の保持容量線に対応する第１の電源線及び第２の電源線の電圧波形を補正する奇数行電圧歪補正回路と、
前記偶数行容量線電位検出線の電圧波形歪みを打ち消すように、偶数行の保持容量線に対応する第１の電源線及び第２の電源線の電圧波形を補正する偶数行電圧歪補正回路と、を備え、
前記保持容量駆動回路の各々は、
ソース電極が当行の保持容量線と接続され、当行の保持容量線が奇数行であればドレイン電極が前記奇数行容量線電位検出線と接続され、偶数行であればドレイン電極が前記偶数行容量線電位検出線と接続され、ゲート電極が当行の走査線と接続された第８のトランジスタを有する、
ことを特徴とする請求項１または２に記載の電気光学装置。
【請求項４】
前記奇数行電圧歪み補正回路は、
前記第１の電位を非反転入力端子の入力とし、出力端子が奇数行の保持容量線に対応する第１の電源線の一端と接続された第１の演算増幅器と、
前記第２の電位を非反転入力端子の入力とし、出力端子が奇数行の保持容量線に対応する第２の電源線の一端と接続された第２の演算増幅器と、
前記極性信号または反転極性信号に応じて、前記奇数行容量線電位検出線を前記第１の演算増幅器の反転入力端子と接続するか、前記第２の演算増幅器の反転入力端子と接続するかを切り替えるスイッチ回路と、を備え、
前記偶数行電圧歪み補正回路は、
前記第１の電位を非反転入力端子の入力とし、出力端子が偶数行の保持容量線に対応する第１の電源線の一端と接続された第１の演算増幅器と、
前記第２の電位を非反転入力端子の入力とし、出力端子が偶数行の保持容量線に対応する第２の電源線の一端と接続された第２の演算増幅器と、
前記極性信号または反転極性信号に応じて、前記偶数行容量線電位検出線を前記第１の演算増幅器の反転入力端子と接続するか、前記第２の演算増幅器の反転入力端子と接続するかを切り替えるスイッチ回路と、を備える、
ことを特徴とする請求項３に記載の電気光学装置。
【請求項５】
複数のデータ線及び走査線と、前記走査線の各々に対応して設けられた保持容量線と、前記データ線と前記走査線との交差箇所に対応して設けられると共に、画素電極と対向電極との間に電気光学材料を狭持してなる画素容量、一端が前記保持容量線と接続され他端が前記画素電極と接続された保持容量、前記走査線を介して供給される走査信号に応じて前記データ線と前記画素電極との接続／非接続を切り替えるスイッチング素子を有する画素とを備えた電気光学装置の駆動方法であって、
走査信号を順次供給することで各走査線を順次選択する通常表示モード時には、
選択された走査線の走査信号に同期して、当該選択された走査線の前行の走査線に接続された画素電位が負極性であれば、前行の走査線に対応する保持容量線の電位を高圧側の第１の電位から低圧側の第２の電位に遷移させ、前行の走査線に接続された画素電位が正極性であれば、前行の走査線に対応する保持容量線の電位を前記第２の電位から前記第１の電位に遷移させ、
走査信号を部分的に供給することで走査線を部分選択する部分表示モード時には、
全ての保持容量線の電位を前記第１の電位に維持する、
ことを特徴とする電気光学装置の駆動方法。
【請求項６】
請求項１〜４のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置及び電気光学装置の駆動方法並びに電子機器に関する。
【背景技術】
【０００２】
従来、一般的なアクティブマトリクス型の液晶表示装置は、複数のデータ線及び走査線と、走査線の各々に対応して設けられた保持容量線と、データ線と走査線との交差箇所に対応して設けられると共に、画素電極と対向電極との間に液晶を狭持してなる液晶容量、一端が保持容量線と接続され他端が画素電極と接続された保持容量、走査線を介して供給される走査信号に応じてデータ線と画素電極との接続／非接続を切り替えるスイッチング素子（ＴＦＴ：Thin Film Transistor）を有する画素とを備えている。
【０００３】
このような構成の液晶表示装置の駆動方法の１つとして、対向電極及び全ての保持容量線に共通のコモン電圧を供給し、このコモン電圧を走査周期（１フレーム期間／走査線総数）でスイング（低電位と高電位との間で電位を遷移させること）させ、同様に走査周期でスイングさせたデータ信号をデータ線に供給することにより、１走査線毎に画素電位（対向電極の電位を基準とした画素電極の電位）の極性を反転させるライン反転駆動方式が知られている。上記のように、コモン電圧をスイングさせる場合は、コモン電圧のスイング量を固定し、データ信号のスイング量を階調データに応じて制御することにより、階調表示を実現している。
【０００４】
一方、近年では、下記特許文献１に記載されているように、対向電極には直流電圧であるコモン電圧を供給すると共に、各保持容量線の電位を個別にスイングさせてデータ信号の電圧振幅を低減することにより、低消費電力化を図ることのできる容量線個別駆動方式が注目されている。
【特許文献１】特開２００２−１９６３５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、従来では、ＬＴＰＳ(Low Temperature Poly Silicon)トランジスタを画素のスイッチング素子として用いる液晶表示装置に上記の容量線個別駆動方式を採用する場合、各保持容量線の電位を個別にスイングさせるための保持容量線駆動回路を、ＬＴＰＳ−ＣＭＯＳトランジスタによって回路基板上に形成していた。しかしながら、ＬＴＰＳ−ＣＭＯＳトランジスタによって保持容量線駆動回路を構成すると、回路構成が複雑となるため、消費電力が増え、額縁領域が広くなるという問題があった。
【０００６】
そこで、ａ−Ｓｉ（アモルファスシリコン）トランジスタを画素のスイッチング素子として用いる液晶表示装置に容量線個別駆動方式を採用し、保持容量線駆動回路をａ−Ｓｉトランジスタで構成することで回路構成を簡略化する方法が模索されていたが、いわゆる部分表示モードのように走査線を数行分しか選択せず、画素の電圧保持期間が長くなるような表示モード時には、簡略化された回路構成の動作に起因して、保持容量に蓄えられた電荷が保持容量線駆動回路を介してリークしてしまい、表示品質が劣化するという問題があった。
【０００７】
本発明は、このような事情に鑑みてなされたものであり、ａ−Ｓｉトランジスタを画素のスイッチング素子として用いる電気光学装置に、各保持容量線の電位を個別に制御する駆動方式を採用する場合において、簡略化された回路構成の動作に起因する表示品質の劣化を防止することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明に係る電気光学装置は、複数のデータ線及び走査線と、前記走査線の各々に対応して設けられた保持容量線と、前記データ線と前記走査線との交差箇所に対応して設けられると共に、画素電極と対向電極との間に電気光学材料を狭持してなる画素容量、一端が前記保持容量線と接続され他端が前記画素電極と接続された保持容量、前記走査線を介して供給される走査信号に応じて前記データ線と前記画素電極との接続／非接続を切り替えるスイッチング素子を有する画素とを備えた電気光学装置であって、前記保持容量線に印加すべき高圧側の第１の電位に維持された第１の電源線と、前記保持容量線に印加すべき低圧側の第２の電位に維持された第２の電源線と、１フレーム毎に論理レベルが反転する極性信号を供給するための極性信号線と、前記極性信号の論理反転信号である反転極性信号を供給するための反転極性信号線と、ゲート制御信号を供給するためのゲート制御信号線と、トランジスタのゲートオン電位に維持された第３の電源線と、前記保持容量線の各々に対応して設けられると共に、ソース電極が前記第１の電源線と接続され、ドレイン電極が当行の保持容量線と接続された第１のトランジスタと、当行の保持容量線が奇数行であればソース電極が前記極性信号線または前記反転極性信号線の一方と接続され、偶数行であればソース電極が前記極性信号線または前記反転極性信号線の他方と接続され、ドレイン電極が前記第１のトランジスタのゲート電極と接続され、ゲート電極が次行の走査線と接続された第２のトランジスタと、ソース電極が前記第２の電源線と接続され、ドレイン電極が当行の保持容量線と接続された第３のトランジスタと、当行の保持容量線が奇数行であればソース電極が前記極性信号線または前記反転極性信号線の他方と接続され、偶数行であればソース電極が前記極性信号線または前記反転極性信号線の一方と接続され、ドレイン電極が前記第３のトランジスタのゲート電極と接続され、ゲート電極が次行の走査線と接続された第４のトランジスタと、ソース電極が前記第３の電源線と接続され、ドレイン電極が前記第１のトランジスタのゲート電極と接続され、ゲート電極が前記ゲート制御信号線と接続された第５のトランジスタと、を有する保持容量駆動回路と、を備えることを特徴とする。
【０００９】
このような特徴を有する電気光学装置では、走査信号を順次供給することで各走査線を順次選択する通常表示モード時において、選択された走査線の走査信号に同期して、当該選択された走査線の前行の走査線に接続された画素電位が負極性であれば、前行の走査線に対応する保持容量線の電位を高圧側の第１の電位から低圧側の第２の電位に遷移させ、前行の走査線に接続された画素電位が正極性であれば、前行の走査線に対応する保持容量線の電位を前記第２の電位から前記第１の電位に遷移させる。ここで、保持容量線の電位を第１の電位から第２の電位に遷移させる場合は、第１のトランジスタはオフ状態、第３のトランジスタはオン状態となり、保持容量線の電位を第２の電位から第１の電位に遷移させる場合は、第１のトランジスタはオン状態、第３のトランジスタはオフ状態となる。
【００１０】
このような通常表示モードでは、概ね６０Ｈｚ程度、つまり１／６０秒毎に各走査線が順次選択されるので、第１のトランジスタは、自己のゲート電極の寄生容量により、そのゲート電位が次のフレームまでハイレベルに保持されてオン状態が継続される。しかしながら、走査信号を部分的に供給することで走査線を部分選択する部分表示モード時には、非選択行の選択頻度は１／２秒に１回程度となる、つまり画素の電圧保持期間が長くなるため、本発明で用いる簡略化された回路構成の動作においては、そのゲート電極の寄生容量の電荷漏れでハイレベル電位を保持できなくなり（オフ状態となる）、保持容量線がハイインピーダンス状態となってしまう。この時、データ線の電位が変化すると、例えば、ちらつき等の表示不良が発生してしまう。また、このように電圧保持期間が長くなると、漏れ電流により保持容量線の電位が変化し、焼き付き等が発生する。このような問題は、第１トランジスタのゲート電極に大きな容量を負荷することにより回避可能であるが、保持容量線駆動回路の占有領域が大きくなってしまい、額縁領域が広くなってしまうという問題がある。
【００１１】
そこで、部分表示モード時では、ゲート制御信号線にオン電位を有するゲート制御信号を供給することにより、全ての保持容量線駆動回路において、第５のトランジスタがオン状態となり、第３の電源線と第１のトランジスタのゲート電極とが接続され、第１のトランジスタもオン状態となる。つまり、全ての保持容量線は、第１の電源線と接続され、高圧側の第１の電位に維持される。これにより、部分表示モード時において、保持容量線の電位変化を抑制することができ、焼き付きの発生を防止することができる。また、この期間に、データ信号の振幅を変化させるように制御することにより、ちらつきを防止することができる。
【００１２】
また、本発明に係る電気光学装置は、複数のデータ線及び走査線と、前記走査線の各々に対応して設けられた保持容量線と、前記データ線と前記走査線との交差箇所に対応して設けられると共に、画素電極と対向電極との間に電気光学材料を狭持してなる画素容量、一端が前記保持容量線と接続され他端が前記画素電極と接続された保持容量、前記走査線を介して供給される走査信号に応じて前記データ線と前記画素電極との接続／非接続を切り替えるスイッチング素子を有する画素とを備えた電気光学装置であって、前記保持容量線に印加すべき高圧側の第１の電位に維持された第１の電源線と、前記保持容量線に印加すべき低圧側の第２の電位に維持された第２の電源線と、１フレーム毎に論理レベルが反転する極性信号を供給するための極性信号線と、前記極性信号の論理反転信号である反転極性信号を供給するための反転極性信号線と、ゲート制御信号を供給するためのゲート制御信号線と、トランジスタのゲートオン電位に維持された第３の電源線と、走査方向を規定する走査方向信号を供給するための走査方向信号線と、前記走査方向信号の論理反転信号である反転走査方向信号を供給するための反転走査方向信号線と、前記保持容量線の各々に対応して設けられると共に、ソース電極が前記第１の電源線と接続され、ドレイン電極が当行の保持容量線と接続された第１のトランジスタと、当行の保持容量線が奇数行であればソース電極が前記極性信号線または前記反転極性信号線の一方と接続され、偶数行であればソース電極が前記極性信号線または前記反転極性信号線の他方と接続され、ドレイン電極が前記第１のトランジスタのゲート電極と接続された第２のトランジスタと、ソース電極が前記第２の電源線と接続され、ドレイン電極が当行の保持容量線と接続された第３のトランジスタと、当行の保持容量線が奇数行であればソース電極が前記極性信号線または前記反転極性信号線の他方と接続され、偶数行であればソース電極が前記極性信号線または前記反転極性信号線の一方と接続され、ドレイン電極が前記第３のトランジスタのゲート電極と接続された第４のトランジスタと、ソース電極が前記第３の電源線と接続され、ドレイン電極が前記第１のトランジスタのゲート電極と接続され、ゲート電極が前記ゲート制御信号線と接続された第５のトランジスタと、ソース電極が次行の走査線と接続され、ドレイン電極が前記第２及び第４のトランジスタのゲート電極と接続され、ゲート電極が前記走査方向信号線と接続された第６のトランジスタと、ソース電極が前行の走査線と接続され、ドレイン電極が前記第２及び第４のトランジスタのゲート電極と接続され、ゲート電極が前記反転走査方向信号線と接続された第７のトランジスタと、を有する保持容量駆動回路と、を備えることを特徴とする。
【００１３】
このような特徴を有する電気光学装置によると、上述した電気光学装置と同様に、本発明で用いる簡略化された回路構成の動作に起因する表示品質の劣化を防止することができると共に、走査方向信号の論理レベルを制御することにより、走査方向を自由に切り替えることができる。
【００１４】
また、本発明に係る電気光学装置において、奇数行の保持容量線の電位を検出するための奇数行容量線電位検出線と、偶数行の保持容量線の電位を検出するための偶数行容量線電位検出線と、前記奇数行容量線電位検出線の電圧波形歪みを打ち消すように、奇数行の保持容量線に対応する第１の電源線及び第２の電源線の電圧波形を補正する奇数行電圧歪補正回路と、前記偶数行容量線電位検出線の電圧波形歪みを打ち消すように、偶数行の保持容量線に対応する第１の電源線及び第２の電源線の電圧波形を補正する偶数行電圧歪補正回路と、を備え、前記保持容量駆動回路の各々は、ソース電極が当行の保持容量線と接続され、当行の保持容量線が奇数行であればドレイン電極が前記奇数行容量線電位検出線と接続され、偶数行であればドレイン電極が前記偶数行容量線電位検出線と接続され、ゲート電極が当行の走査線と接続された第８のトランジスタを有する、ことが好ましい。
これにより、各画素の電圧書き込み期間において発生する保持容量線の電圧波形歪に起因する表示ムラ等を防止することができ、より高表示品質化を図ることができる。
【００１５】
また、本発明に係る電気光学装置において、前記奇数行電圧歪み補正回路は、前記第１の電位を非反転入力端子の入力とし、出力端子が奇数行の保持容量線に対応する第１の電源線の一端と接続された第１の演算増幅器と、前記第２の電位を非反転入力端子の入力とし、出力端子が奇数行の保持容量線に対応する第２の電源線の一端と接続された第２の演算増幅器と、前記極性信号または反転極性信号に応じて、前記奇数行容量線電位検出線を前記第１の演算増幅器の反転入力端子と接続するか、前記第２の演算増幅器の反転入力端子と接続するかを切り替えるスイッチ回路と、を備え、前記偶数行電圧歪み補正回路は、前記第１の電位を非反転入力端子の入力とし、出力端子が偶数行の保持容量線に対応する第１の電源線の一端と接続された第１の演算増幅器と、前記第２の電位を非反転入力端子の入力とし、出力端子が偶数行の保持容量線に対応する第２の電源線の一端と接続された第２の演算増幅器と、前記極性信号または反転極性信号に応じて、前記偶数行容量線電位検出線を前記第１の演算増幅器の反転入力端子と接続するか、前記第２の演算増幅器の反転入力端子と接続するかを切り替えるスイッチ回路と、を備えることが好ましい。
これにより、各画素の電圧書き込み期間において発生する保持容量線の電圧波形歪に起因する表示ムラ等を防止するための、奇数行電圧歪み補正回路及び偶数行電圧歪み補正回路の回路構成を簡略化することができ、低コスト化に寄与する。
【００１６】
一方、本発明に係る電気光学装置の駆動方法は、複数のデータ線及び走査線と、前記走査線の各々に対応して設けられた保持容量線と、前記データ線と前記走査線との交差箇所に対応して設けられると共に、画素電極と対向電極との間に電気光学材料を狭持してなる画素容量、一端が前記保持容量線と接続され他端が前記画素電極と接続された保持容量、前記走査線を介して供給される走査信号に応じて前記データ線と前記画素電極との接続／非接続を切り替えるスイッチング素子を有する画素とを備えた電気光学装置の駆動方法であって、走査信号を順次供給することで各走査線を順次選択する通常表示モード時には、選択された走査線の走査信号に同期して、当該選択された走査線の前行の走査線に接続された画素電位が負極性であれば、前行の走査線に対応する保持容量線の電位を高圧側の第１の電位から低圧側の第２の電位に遷移させ、前行の走査線に接続された画素電位が正極性であれば、前行の走査線に対応する保持容量線の電位を前記第２の電位から前記第１の電位に遷移させ、走査信号を部分的に供給することで走査線を部分選択する部分表示モード時には、全ての保持容量線の電位を前記第１の電位に維持する、ことを特徴とする。
【００１７】
このような特徴を有する電気光学装置の駆動方法によれば、部分表示モード時において、全ての保持容量線は高圧側の第１の電位に維持されるため、保持容量線の電位変化を抑制することができ、焼き付きの発生を防止することができる。また、この期間に、データ信号の振幅を変化させるように制御することにより、ちらつきを防止することができる。
【００１８】
さらに、本発明に係る電子機器は、上述した電気光学装置を備えることを特徴とする。
このような特徴を有する電子機器によれば、表示品質の高い電気光学装置を表示部として用いることができるため、電子機器自身の高品質化を図ることができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明に係る電気光学装置及び電気光学装置の駆動方法並びに電子機器の一実施形態について図面を参照しながら説明する。
【００２０】
〔電気光学装置〕
（第１実施形態）
まず、本発明に係る電気光学装置の第１実施形態について説明する。なお、本発明に係る電気光学装置として、液晶を電気光学材料とする液晶表示装置を例示して説明する。図１（ａ）は本実施形態に係る液晶表示装置ＬＤ１について対向基板側から見た平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ矢視断面図である。
【００２１】
図１（ａ）及び（ｂ）に示すように、本実施形態に係る液晶表示装置ＬＤ１は、対をなす回路基板１０と対向基板１１とが光硬化性の封止材であるシール材１２によって貼り合わされ、このシール材１２によって区画された領域内に液晶１３が封入、保持されている。シール材１２は、基板面内の領域において閉ざされた枠状に形成されている。
【００２２】
対向基板１１側におけるシール材１２の形成領域の内側の領域には、遮光性材料からなる窓枠１４が形成されている。この窓枠１４で囲まれた領域が画像表示領域となる。回路基板１０側におけるシール材１２の外側の領域には、データ線駆動回路１５及び実装端子１６が回路基板１０の一辺に沿って配置されており、この一辺に隣接する２辺に沿って走査線駆動回路１７が配置されている。これらデータ線駆動回路１５及び走査線駆動回路１７は、ドライバＩＣであり、異方性導電接着フィルムを介して後述するデータ線や走査線と電気的に接続されている。回路基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１７の間を接続するための複数の配線１８が設けられている。また、対向基板１１のコーナー部の少なくとも１箇所においては、回路基板１０と対向基板１１との間で電気的導通をとるための基板間導通材１９が配設されている。
【００２３】
詳細は後述するが、この回路基板１０上には、図中のＸ方向に延在するｍ本の走査線と、Ｙ方向に延在するｎ本のデータ線と、走査線の各々に対応して設けられた保持容量線と、データ線と走査線との交差箇所に対応して設けられると共に、画素電極（図中の符号２０）、一端が保持容量線と接続され他端が画素電極２０と接続された保持容量、走査線を介して供給される走査信号に応じてデータ線と画素電極２０との接続／非接続を切り替えるスイッチング素子（以下、画素ＴＦＴと称す）を有する画素回路とが形成されている。なお、この画素ＴＦＴは、Ｎチャネル型のａ−Ｓｉ（アモルファスシリコン）ＭＯＳトランジスタである。
【００２４】
各保持容量線の一端には、画素ＴＦＴと同様にａ−Ｓｉトランジスタで構成された保持容量線駆動回路と、この保持容量線駆動回路に各種信号を供給する各種信号線が形成されている。一方、対向基板１１にはコモン電圧Ｖｃｏｍを印加するための対向電極２１が形成されており、これにより、画素ＴＦＴ、保持容量、画素電極２０と対向電極２１との間に液晶１３を狭持してなる液晶容量を有する画素が、ｍ行×ｎ列のマトリクス状に形成されることになる。
【００２５】
なお、液晶表示装置ＬＤ１においては、使用する液晶１３の種類、すなわち、ＴＮ（Twisted Nematic）モード、ＳＴＮ（Super Twisted Nematic）モード等の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略している。また、液晶表示装置ＬＤ１をカラー表示用として構成する場合には、対向基板１１において、回路基板１０の各画素電極２０に対向する領域に、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタをその保護膜とともに形成する。
【００２６】
図２は、液晶表示装置ＬＤ１の回路構成図である。この図２に示すように、一端が走査線駆動回路１７と接続され、Ｘ方向に延在するｍ本の走査線Ｙ１〜Ｙｍと、一端がデータ線駆動回路１５と接続され、Ｙ方向に延在するｎ本のデータ線Ｘ１〜Ｘｎと、Ｘ方向に延在し、走査線Ｙ１〜Ｙｍの各々に対応して設けられた保持容量線ＣＳ１〜ＣＳｍとが形成されており、それぞれのデータ線と走査線との交差箇所には、画素ＴＦＴ３０、液晶容量ＣＬ、一端が保持容量線と接続され他端が画素電極２０と接続された保持容量ＣＨを有する画素が形成されている。例えば、走査線Ｙ１とデータ線Ｘ１との交差箇所に対応する画素を代表的に用いて説明すると、保持容量ＣＨの一端は保持容量線ＣＳ１と接続され、画素ＴＦＴ３０のゲート電極は走査線Ｙ１と接続され、ソース電極はデータ線Ｘ１と接続され、ドレイン電極は保持容量ＣＨの他端及び液晶容量ＣＬを構成する画素電極２０と接続されている。
【００２７】
走査線駆動回路１７は、走査線Ｙ１、Ｙ２、・・・、Ｙｍの順に、画素ＴＦＴ３０をオンさせるためのオン電位Ｖｇｏｎを有するパルス状の走査信号Ｇ１、Ｇ２、・・・、Ｇｍを順次出力する。データ線駆動回路１５は、図示しない制御回路から供給される階調データ（画素毎の明るさを規定するデータ）に応じたデータ信号（アナログ電圧信号）Ｓ１、Ｓ２、・・・、Ｓｍを、各データ線Ｘ１、Ｘ２、・・・、Ｘｍに出力する。
【００２８】
各保持容量線ＣＳ１〜ＣＳｍの一端には、これら保持容量線の電位を個別に制御するための、保持容量線駆動回路ＣＤ１〜ＣＤｍが形成されている。これら保持容量線駆動回路ＣＤ１〜ＣＤｍは、高圧側の電位Ｖｃ２（第１の電位）に維持された第１の電源線４０と、低圧側の電位Ｖｃ１（第２の電位）に維持された第２の電源線４１と、１フレーム毎に論理レベルが反転する極性信号ＰＯＬを供給するための極性信号線４２と、極性信号ＰＯＬの論理反転信号である反転極性信号ＸＰＯＬを供給するための反転極性信号線４３と、ゲート制御信号Ｃｎｔｇを供給するためのゲート制御信号線４４と、トランジスタのオン電位Ｖｇｏｎに維持された第３の電源線４５とに接続されている。なお、極性信号ＰＯＬと反転極性信号ＸＰＯＬのハイレベル電位は、トランジスタのオン電位Ｖｇｏｎと等しくなるように設定されている。
【００２９】
以下、これら保持容量線駆動回路ＣＤ１〜ＣＤｍの詳細な回路構成について、図３を参照して説明する。なお、図３では、説明の便宜上、任意の奇数行であるｉ行目の走査線Ｙｉと、その前後の偶数行である走査線Ｙｉ−１及びＹｉ＋１に対応する、保持容量線ＣＳｉ−１、ＣＳｉ、ＣＳｉ＋１の一端に設けられた保持容量線駆動回路ＣＤｉ−１、ＣＤｉ、ＣＤｉ＋１を代表的に図示しており、また、データ線に関しては、任意のｊ列目のデータ線Ｘｊと、ｊ＋１列目のデータ線Ｘｊ＋１のみを図示している。
【００３０】
図３に示すように、保持容量線駆動回路ＣＤｉ−１、ＣＤｉ、ＣＤｉ＋１は、それぞれ画素ＴＦＴ３０と同様、Ｎチャネル型のａ−Ｓｉ（アモルファスシリコン）ＭＯＳトランジスタである第１のトランジスタＴ１、第２のトランジスタＴ２、第３のトランジスタＴ３、第４のトランジスタＴ４、第５のトランジスタＴ５から構成されている。ただし、これら第１のトランジスタＴ１〜第５のトランジスタＴ５の接続関係は、奇数行目の保持容量線駆動回路ＣＤｉと偶数行目の保持容量線駆動回路ＣＤｉ−１、ＣＤｉ＋１とで異なっている。
【００３１】
奇数行目の保持容量線駆動回路ＣＤｉでは、第１のトランジスタＴ１のソース電極は第１の電源線４０と接続され、ドレイン電極は保持容量線ＣＳｉと接続され、ゲート電極は第２のトランジスタＴ２のドレイン電極及び第５のトランジスタＴ５のドレイン電極と接続されている。第２のトランジスタＴ２のソース電極は極性信号線４２と接続され、ドレイン電極は第１のトランジスタＴ１のゲート電極及び第５のトランジスタＴ５のドレイン電極と接続され、ゲート電極は次行ｉ＋１の走査線Ｙｉ＋１及び第４のトランジスタＴ４のゲート電極と接続されている。
【００３２】
第３のトランジスタＴ３のソース電極は第２の電源線４１と接続され、ドレイン電極は保持容量線ＣＳｉと接続され、ゲート電極は第４のトランジスタＴ４のドレイン電極と接続されている。第４のトランジスタＴ４のソース電極は反転極性信号線４３と接続され、ドレイン電極は第３のトランジスタＴ３のゲート電極と接続され、ゲート電極は次行ｉ＋１の走査線Ｙｉ＋１及び第２のトランジスタＴ２のゲート電極と接続されている。第５のトランジスタＴ５のソース電極は第３の電源線４５と接続され、ドレイン電極は第１のトランジスタＴ１のゲート電極及び第２のトランジスタＴ２のドレイ電極と接続され、ゲート電極はゲート制御信号線４４と接続されている。
【００３３】
一方、偶数行目の保持容量線駆動回路ＣＤｉ−１において、上記の保持容量線駆動回路ＣＤｉと比べて異なる点は、第１のトランジスタＴ１のドレイン電極と第３のトランジスタＴ３のドレイン電極が保持容量線ＣＳｉ−１と接続されている点、第２のトランジスタＴ２のゲート電極と第４のトランジスタＴ４のゲート電極が次行ｉの走査線Ｙｉと接続されている点、第２のトランジスタＴ２のソース電極が反転極性信号線４３と接続されている点、第４のトランジスタＴ４のソース電極が極性信号線４２と接続されている点である。
【００３４】
保持容量線駆動回路ＣＤｉ＋１も保持容量線駆動回路ＣＤｉ−１と同様である。ただし、第１のトランジスタＴ１のドレイン電極と第３のトランジスタＴ３のドレイン電極が保持容量線ＣＳｉ＋１と接続されている点、第２のトランジスタＴ２のゲート電極と第４のトランジスタＴ４のゲート電極が次行ｉ＋２の走査線Ｙｉ＋２と接続されている点で異なる。
【００３５】
このように、各保持容量線駆動回路ＣＤｉ−１、ＣＤｉ、ＣＤｉ＋１は、自己の行ではなく、次行の走査線の電位に応じてオン／オフする第２のトランジスタＴ２及び第４のトランジスタＴ４を備えており、これらがオン状態になった場合、奇数行目の保持容量線駆動回路ＣＤｉでは極性信号線４２が第１のトランジスタＴ１のゲート電極と接続されると共に、反転極性信号線４３が第３のトランジスタＴ３のゲート電極と接続され、一方、偶数行目の保持容量線駆動回路ＣＤｉ−１、ＣＤｉ＋１では極性信号線４２が第３のトランジスタＴ３のゲート電極と接続されると共に、反転極性信号線４３が第１のトランジスタＴ１のゲート電極と接続されることになる。
【００３６】
つまり、奇数行目の保持容量線駆動回路ＣＤｉは、極性信号ＰＯＬがハイレベルの場合に保持容量線ＣＳｉを第１の電源線４０と接続し（保持容量線ＣＳｉの電位をＶｃ２にする）、反転極性信号ＸＰＯＬがハイレベルの場合に保持容量線ＣＳｉを第２の電源線４１と接続する（保持容量線ＣＳｉの電位をＶｃ１にする）ものである。一方、偶数行目の保持容量線駆動回路ＣＤｉ−１、ＣＤｉ＋１は、極性信号ＰＯＬがハイレベルの場合に保持容量線ＣＳｉ−１、ＣＳｉ＋１を第２の電源線４１と接続し（保持容量線ＣＳｉ−１、ＣＳｉ＋１の電位をＶｃ１にする）、反転極性信号ＸＰＯＬがハイレベルの場合に保持容量線ＣＳｉ−１、ＣＳｉ＋１を第１の電源線４０と接続する（保持容量線ＣＳｉ−１、ＣＳｉ＋１の電位をＶｃ２にする）ものである。
なお、図３では図示していないが、他の保持容量線駆動回路についても同様である。
【００３７】
次に、上記のように構成された第１実施形態に係る液晶表示装置ＬＤ１の動作（駆動方法）について説明する。なお、以下では、説明の便宜上、図３に示す回路構成を参照しながら液晶表示装置ＬＤ１の動作について説明する。
【００３８】
＜通常表示モード時の動作＞
まず、通常表示モード時の動作について説明する。ここで、通常表示モードとは、全ての走査線に走査信号を順次供給するモードを指す。
図４は、図３に示す走査線Ｙｉ−１に供給される走査信号Ｇｉ−１と、走査線Ｙｉに供給される走査信号Ｇｉと、走査線Ｙｉ＋１に供給される走査信号Ｇｉ＋１と、走査線Ｙｉ＋２に供給される走査信号Ｇｉ＋２と、極性信号ＰＯＬと、反転極性信号ＸＰＯＬと、保持容量線ＣＳｉ−１の電位ＶＣＨｉ−１と、保持容量線ＣＳｉの電位ＶＣＨｉと、保持容量線ＣＳｉ＋１の電位ＶＣＨｉ＋１との時間的な対応関係を示すタイミングチャートである。
【００３９】
ここで、図４に示すように、第Ｎフレームが開始される前、つまり第Ｎ−１フレームの階調データに応じたデータ信号が全ての画素に書き込まれた直後の状態において、保持容量線ＣＳｉ−１の電位ＶＣＨｉ−１はＶｃ２に維持され、保持容量線ＣＳｉの電位ＶＣＨｉはＶｃ１に維持され、保持容量線ＣＳｉ＋１の電位ＶＣＨｉ＋１はＶｃ２に維持されており、また、極性信号ＰＯＬはローレベル（トランジスタのオフ電位Ｖｇｏｆｆ）、反転極性信号ＸＰＯＬはハイレベル（トランジスタのオン電位Ｖｇｏｎ）であるものと想定する。
【００４０】
つまり、保持容量線駆動回路ＣＤｉ−１、ＣＤｉ＋１の第１のトランジスタＴ１のゲート電極は、自己の寄生容量によりハイレベル（トランジスタのオン電位Ｖｇｏｎ）を維持し、第３のトランジスタＴ３のゲート電極は、ローレベル（トランジスタのオフ電位Ｖｇｏｆｆ）を維持した状態となっており、一方、保持容量線駆動回路ＣＤｉの第１のトランジスタＴ１のゲート電極は、ローレベル（トランジスタのオフ電位Ｖｇｏｆｆ）を維持し、第３のトランジスタＴ３のゲート電極は、ハイレベル（トランジスタのオン電位Ｖｇｏｎ）を維持した状態となっている。
【００４１】
このような状態で第Ｎフレームのデータ信号の書き込みが開始され、時刻ｔ１にオン電位Ｖｇｏｎを有する走査信号Ｇｉ−１が走査線Ｙｉ−１に出力され、時刻ｔ２にオン電位Ｖｇｏｎを有する走査信号Ｇｉが走査線Ｙｉに出力され、時刻ｔ３にオン電位Ｖｇｏｎを有する走査信号Ｇｉ＋１が走査線Ｙｉ＋１に出力され、時刻ｔ４にオン電位Ｖｇｏｎを有する走査信号Ｇｉ＋２が走査線Ｙｉ＋２に順次出力されたものと想定する。また、第Ｎフレームの開始と同時に、極性信号ＰＯＬはローレベルからハイレベルに遷移し、反転極性信号ＸＰＯＬはハイレベルからローレベルに遷移する。
【００４２】
時刻ｔ１において、走査信号Ｇｉ−１がオン電位Ｖｇｏｎに遷移すると、走査線Ｙｉ−１に接続された全ての画素ＴＦＴ３０がオン状態となる。以下、この画素ＴＦＴ３０がオン状態となっている期間をデータ書き込み期間と称す。このようなデータ書き込み期間において、例えば図３に示すデータ線Ｘｊと走査線Ｙｉ−１との交差箇所に対応する画素における液晶容量ＣＬには、データ線Ｘｊ（データ信号Ｓｊ）の電位と対向電極２１のコモン電位Ｖｃｏｍとの電位差に応じた電荷が充電されると共に、保持容量ＣＨには、データ線Ｘｊの電位と保持容量線ＣＳｉ−１の電位Ｖｃ２との電位差に応じた電荷が充電される。そして、走査信号Ｇｉ−１がオフ電位Ｖｇｏｆｆに遷移してデータ書き込み期間が終了すると、走査線Ｙｉ−１に接続された全ての画素ＴＦＴ３０がオフ状態となり、次の第Ｎ＋１フレームにおいて時刻ｔ５に走査信号Ｇｉ−１がオン電位Ｖｇｏｎに遷移するまで、走査線Ｙｉ−１に接続された画素はデータ保持期間に入る。
【００４３】
続いて、時刻ｔ２において、走査信号Ｇｉがオン電位Ｖｇｏｎに遷移すると、走査線Ｙｉに接続された全ての画素ＴＦＴ３０がオン状態となる一方、保持容量線駆動回路ＣＤｉ−１の第２のトランジスタＴ２及び第４のトランジスタＴ４がオン状態となる。これにより、保持容量線駆動回路ＣＤｉ−１の第３のトランジスタＴ３のゲート電極に極性信号ＰＯＬが入力され、第１のトランジスタＴ１のゲート電極に反転極性信号ＸＰＯＬが入力されるが、極性信号ＰＯＬの方がハイレベルであるため、第３のトランジスタＴ３がオン状態となり、保持容量線ＣＳｉ−１と第２の電源線４１とが接続され、保持容量線ＣＳｉ−１の電位ＶＣＨｉ−１はＶｃ２からＶｃ１に遷移することになる。
【００４４】
つまり、走査線Ｙｉ−１に接続された画素の電位（対向電極２１の電位を基準とした画素電極２０の電位：以下、画素電位と称す）は、保持容量線ＣＳｉ−１の電位ＶＣＨｉ−１の変化分ΔＶ（＝Ｖｃ２−Ｖｃ１）に応じて低電位側にシフトすることになる。なお、このような画素電位の挙動の詳細については後述する。
【００４５】
また、走査線Ｙｉのデータ書き込み期間において、例えば図３に示すデータ線Ｘｊと走査線Ｙｉとの交差箇所に対応する画素における液晶容量ＣＬには、データ線Ｘｊ（データ信号Ｓｊ）の電位と対向電極２１のコモン電位Ｖｃｏｍとの電位差に応じた電荷が充電されると共に、保持容量ＣＨには、データ線Ｘｊの電位と保持容量線ＣＳｉの電位Ｖｃ１との電位差に応じた電荷が充電される。そして、走査信号Ｇｉがオフ電位Ｖｇｏｆｆに遷移してデータ書き込み期間が終了すると、走査線Ｙｉに接続された全ての画素ＴＦＴ３０がオフ状態となり、次の第Ｎ＋１フレームにおいて時刻ｔ６に走査信号Ｇｉがオン電位Ｖｇｏｎに遷移するまで、走査線Ｙｉに接続された画素はデータ保持期間に入る。
【００４６】
続いて、時刻ｔ３において、走査信号Ｇｉ＋１がオン電位Ｖｇｏｎに遷移すると、走査線Ｙｉ＋１に接続された全ての画素ＴＦＴ３０がオン状態となる一方、保持容量線駆動回路ＣＤｉの第２のトランジスタＴ２及び第４のトランジスタＴ４がオン状態となる。これにより、保持容量線駆動回路ＣＤｉの第３のトランジスタＴ３のゲート電極に反転極性信号ＸＰＯＬが入力され、第１のトランジスタＴ１のゲート電極に極性信号ＰＯＬが入力されるが、極性信号ＰＯＬの方がハイレベルであるため、第１のトランジスタＴ１がオン状態となり、保持容量線ＣＳｉと第１の電源線４０とが接続され、保持容量線ＣＳｉの電位ＶＣＨｉはＶｃ１からＶｃ２に遷移することになる。
つまり、走査線Ｙｉに接続された画素の電位は、保持容量線ＣＳｉの電位ＶＣＨｉの変化分ΔＶに応じて高電位側にシフトすることになる。
【００４７】
また、走査線Ｙｉ＋１のデータ書き込み期間において、例えば図３に示すデータ線Ｘｊと走査線Ｙｉ＋１との交差箇所に対応する画素における液晶容量ＣＬには、データ線Ｘｊ（データ信号Ｓｊ）の電位と対向電極２１のコモン電位Ｖｃｏｍとの電位差に応じた電荷が充電されると共に、保持容量ＣＨには、データ線Ｘｊの電位と保持容量線ＣＳｉ＋１の電位Ｖｃ２との電位差に応じた電荷が充電される。そして、走査信号Ｇｉ＋１がオフ電位Ｖｇｏｆｆに遷移してデータ書き込み期間が終了すると、走査線Ｙｉ＋１に接続された全ての画素ＴＦＴ３０がオフ状態となり、次の第Ｎ＋１フレームにおいて時刻ｔ７に走査信号Ｇｉ＋１がオン電位Ｖｇｏｎに遷移するまで、走査線Ｙｉ＋１に接続された画素はデータ保持期間に入る。
【００４８】
続いて、時刻ｔ４において、走査信号Ｇｉ＋２がオン電位Ｖｇｏｎに遷移すると、走査線Ｙｉ＋２に接続された全ての画素ＴＦＴ３０がオン状態となる一方、保持容量線駆動回路ＣＤｉ＋１の第２のトランジスタＴ２及び第４のトランジスタＴ４がオン状態となる。これにより、保持容量線駆動回路ＣＤｉ＋１の第３のトランジスタＴ３のゲート電極に極性信号ＰＯＬが入力され、第１のトランジスタＴ１のゲート電極に反転極性信号ＸＰＯＬが入力されるが、極性信号ＰＯＬの方がハイレベルであるため、第３のトランジスタＴ３がオン状態となり、保持容量線ＣＳｉ＋１と第２の電源線４１とが接続され、保持容量線ＣＳｉ＋１の電位ＶＣＨｉ＋１はＶｃ２からＶｃ１に遷移することになる。
つまり、走査線Ｙｉ＋１に接続された画素の電位は、保持容量線ＣＳｉ＋１の電位ＶＣＨｉ＋１の変化分ΔＶに応じて低電位側にシフトすることになる。
【００４９】
また、走査線Ｙｉ＋２のデータ書き込み期間が終了すると、次の第Ｎ＋１フレームにおいて時刻ｔ８に走査信号Ｇｉ＋２がオン電位Ｖｇｏｎに遷移するまで、走査線Ｙｉ＋２に接続された画素はデータ保持期間に入る。
【００５０】
ここで、画素電位の挙動について、図５を参照して詳細に説明する。なお、図５では、説明の便宜上、データ線Ｘｊと走査線Ｙｉとの交差箇所に対応する画素Ｐｊｉに関する画素電位の挙動を代表的に図示している。また、保持容量線ＣＳｉの低圧側の電位Ｖｃ１と対向電極２１のコモン電位Ｖｃｏｍとは、実際には異なる値であるが、ここでは説明簡略化のために、互いに等しいものとして扱う。また、第Ｎフレームが開始される前、つまり第Ｎ−１フレームにおいて、画素Ｐｉｊの画素電位Ｖｐは、コモン電位Ｖｃｏｍに対して負極性側の電位に保持されているものとする。
【００５１】
まず、時刻ｔ２において、走査信号Ｇｉがオン電位Ｖｇｏｎに遷移すると、画素Ｐｊｉの画素ＴＦＴ３０がオン状態となり、画素Ｐｊｉの液晶容量ＣＬと保持容量ＣＨには、データ信号Ｓｊの電位に応じた電荷が充電される。ここで、前回の第Ｎ−１フレームにおいて、画素Ｐｊｉの画素電位Ｖｐは負極性であったので、今回の第Ｎフレームでは、画素電位Ｖｐを正極性側に反転させるための電位ＶＳＨを有するデータ信号Ｓｊが供給される。なお、液晶容量ＣＬと保持容量ＣＨに充電された書き込み電圧をＶ０とする。
【００５２】
そして、走査信号Ｇｉがオフ電位Ｖｇｏｆｆに遷移してデータ書き込み期間が終了し、時刻ｔ３に走査信号Ｇｉ＋１がオン電位Ｖｇｏｎに遷移すると、保持容量ＣＳｉの電位ＶＣＨｉは、低電位Ｖｃ１から高電位Ｖｃ２に遷移する。これにより、保持容量ＣＨにおける充電電圧が、保持容量線ＣＳｉの電位ＶＣＨｉの変化分ΔＶ（＝Ｖｃ２−Ｖｃ１）だけ高電位側にシフトする。ここで、保持容量ＣＨと液晶容量ＣＬは接続されているので、保持容量ＣＨから液晶容量ＣＬへ電荷が受け渡される。そして、保持容量ＣＨと液晶容量ＣＬとの電位差がなくなると電荷の受け渡しが終了するので、第Ｎフレームにおける液晶容量ＣＬと保持容量ＣＨの充電電圧は最終的に電圧Ｖ１になる。この充電電圧Ｖ１は、データ保持期間において液晶容量ＣＬに保持され続けることになるので、液晶容量ＣＬには、実質的に、画素ＴＦＴ３０のオン時（データ書き込み期間）から充電電圧Ｖ１が保持されたものとみなすことができる。
【００５３】
ここで、充電電圧Ｖ１は、保持容量ＣＨの容量値をＣｓｔｇ、液晶容量ＣＬの容量値をＣｌｃとすると、下記（１）式のように表すことができる。
Ｖ１＝Ｖ０＋ΔＶ・｛Ｃｓｔｇ／（Ｃｓｔｇ＋Ｃｌｃ）｝  ・・・・（１）
【００５４】
また、保持容量Ｃｓｔｇが液晶容量Ｃｌｃよりも十分に大きい場合、上記（１）式は下記（２）のように近似することができる。
Ｖ１＝Ｖ０＋ΔＶ                        ・・・・（２）
【００５５】
すなわち、第Ｎフレームにおける液晶容量ＣＬの最終的な充電電圧Ｖ１（つまり画素電位Ｖｐ）は、データ書き込み期間における書き込み電圧Ｖ０から、保持容量線ＣＳｉの電位ＶＣＨｉの変化分ΔＶ（＝Ｖｃ２−Ｖｃ１）だけ高電位側にシフトしたものとして簡略化される。
【００５６】
以上、第Ｎフレームにおいて、画素電位Ｖｐを正極性側に反転させる場合を説明したが、以下では、次の第Ｎ＋１フレームにおいて、画素電位Ｖｐを負極性側に反転させる場合について説明する。第Ｎ＋１フレームの時刻ｔ６に走査信号Ｇｉがオン電位Ｖｇｏｎに遷移すると、画素Ｐｊｉの画素ＴＦＴ３０がオン状態となり、画素Ｐｊｉの液晶容量ＣＬと保持容量ＣＨには、データ信号Ｓｊの電位に応じた電荷が充電される。ここで、前回の第Ｎフレームにおいて、画素Ｐｊｉの画素電位Ｖｐは正極性であったので、今回の第Ｎ＋１フレームでは、画素電位Ｖｐを負極性側に反転させるための電位ＶＳＬを有するデータ信号Ｓｊが供給される。ここで、液晶容量ＣＬと保持容量ＣＨに充電された書き込み電圧をＶ０（ただし、コモン電位Ｖｃｏｍに対して負極性側の電位）とする。
【００５７】
そして、走査信号Ｇｉがオフ電位Ｖｇｏｆｆに遷移してデータ書き込み期間が終了し、時刻ｔ７に走査信号Ｇｉ＋１がオン電位Ｖｇｏｎに遷移すると、保持容量ＣＳｉの電位ＶＣＨｉは、高電位Ｖｃ２から低電位Ｖｃ２に遷移する。これにより、保持容量ＣＨにおける充電電圧が、保持容量線ＣＳｉの電位ＶＣＨｉの変化分ΔＶだけ低電位側にシフトする。ここで、保持容量ＣＨと液晶容量ＣＬとの電位差がなくなるまで電荷の受け渡し行われ、第Ｎ＋１フレームにおける液晶容量ＣＬと保持容量ＣＨの充電電圧は最終的に電圧Ｖ１（ただし、コモン電位Ｖｃｏｍに対して負極性側の電位）になる。このように、第Ｎ＋１フレームにおける液晶容量ＣＬの最終的な充電電圧Ｖ１（つまり画素電位Ｖｐ）は、データ書き込み期間における書き込み電圧Ｖ０から、保持容量線ＣＳｉの電位ＶＣＨｉの変化分ΔＶだけ低電位側にシフトしたものとして簡略化される。
【００５８】
以上、走査線Ｙｉに接続された画素Ｐｊｉ注目して画素電位Ｖｐの挙動について説明したが、その前後の走査線Ｙｉ−１及びＹｉ＋１に接続された画素では、走査線Ｙｉとは逆の挙動となる。すなわち、これら走査線Ｙｉ−１及びＹｉ＋１に接続された画素の画素電位Ｖｐは、第Ｎ−１フレームではコモン電位Ｖｃｏｍに対して正極性側の電位に保持されており、第Ｎフレームでは負極性側の電位に反転され、第Ｎ＋１フレームでは再び正極性側に反転されることになる。
【００５９】
このように、通常表示モード時には、各保持容量線ＣＳ１〜ＣＳｍの電位を個別に制御して、画素電位Ｖｐを高電位側または低電位側にシフトさせることにより、データ信号の電圧振幅を小さくすることができ、低消費電力化を図ることができる。
【００６０】
＜部分表示モード時の動作＞
次に、部分表示モード時の動作について説明する。上述した通常表示モードでは、概ね６０Ｈｚ程度、つまり１／６０秒毎に各走査線が順次選択されるので、第１のトランジスタＴ１は、自己のゲート電極の寄生容量により、そのゲート電位が次のフレームまでハイレベルに保持されてオン状態が継続される。しかしながら、走査線を数行分しか選択しない、いわゆる部分表示モードの場合には、非選択行の選択頻度は１／２秒に１回程度となる、つまりデータ保持期間が長くなるため、本発明で用いる簡略化された回路構成においては第１のトランジスタＴ１は、そのゲート電極の寄生容量の電荷漏れでハイレベル電位を保持できなくなり（オフ状態となる）、保持容量線がハイインピーダンス状態となってしまう。この時、データ線の電位が変化すると、例えば、ちらつき等の表示不良が発生してしまう。また、このようにデータ保持期間が長くなると、漏れ電流により保持容量線の電位が変化し、焼き付き等が発生する。このような問題は、第１トランジスタＴ１のゲート電極に大きな容量を負荷することにより回避可能であるが、保持容量線駆動回路の占有領域が大きくなってしまい、額縁領域が広くなってしまうという問題がある。
【００６１】
そこで、本実施形態に係る液晶表示装置ＬＤ１では、部分表示モード時において、いずれの走査線も選択されていない期間に、ゲート制御信号線４４に、オン電位Ｖｇｏｎを有するゲート制御信号Ｃｎｔｇを供給する。これにより、全ての保持容量線駆動回路ＣＤ１〜ＣＤｍにおいて、第５のトランジスタＴ５がオン状態となり、第３の電源線４５と第１のトランジスタＴ１のゲート電極とが接続され、第１のトランジスタＴ１もオン状態となる。つまり、全ての保持容量線ＣＳ１〜ＣＳｍは、第１の電源線４０と接続され、高電位Ｖｃ２に維持される。これにより、部分表示モード時において、保持容量線の電位変化を抑制することができ、焼き付きの発生を防止することができる。また、この期間に、データ信号の振幅を変化させるように制御することにより、ちらつきを防止することができる。
【００６２】
以上のように、本実施形態に係る液晶表示装置ＬＤ１によると、本発明で用いる簡略化された回路構成を用いて保持容量線駆動回路を構成した場合に、データ保持期間が長い表示モード時に発生する表示品質の劣化を防止することが可能である。
【００６３】
（第２実施形態）
次に、第２実施形態に係る液晶表示装置について説明する。図６に、第２実施形態に係る液晶表示装置ＬＤ２の回路構成図を示す。この図６において、第１実施形態の液晶表示装置ＬＤ１と同様の構成要素には同一符号を付し説明を省略する。
【００６４】
図６に示すように、第２実施形態に係る液晶表示装置ＬＤ２が第１実施形態と異なる点は、走査方向を規定する走査方向信号ＤＩＲを供給するための走査方向信号線５０と、走査方向信号ＤＩＲの論理反転信号である反転走査方向信号ＸＤＩＲを供給するための反転走査方向信号線５１とを設け、各保持容量線駆動回路ＣＤ１〜ＣＤｍに、第６のトランジスタＴ６及び第７のトランジスタＴ７を新たに設けた点である。
【００６５】
ここで走査方向信号ＤＩＲは、走査方向を走査線Ｙ１→Ｙｍとする場合（走査信号をＧ１、Ｇ２、・・・、Ｇｍの順に供給する場合）は、ハイレベル（トランジスタのオン電位Ｖｇｏｎ）に維持され、走査方向を走査線Ｙｍ→Ｙ１とする場合（走査信号をＧｍ、Ｇｍ−１、・・・、Ｇ１の順に供給する場合）は、ローレベル（トランジスタのオフ電位Ｖｇｏｆｆ）に維持されるものである。
【００６６】
保持容量線駆動回路ＣＤｉを代表的に用いて説明すると、第６のトランジスタＴ６のソース電極は次行ｉ＋１の走査線Ｙｉ＋１と接続され、ドレイン電極は第２のトランジスタＴ６のゲート電極と接続され、ゲート電極は走査方向信号線５０と接続されている。第７のトランジスタＴ７のソース電極は前行ｉ−１の走査線Ｙｉ−１と接続され、ドレイン電極は第４のトランジスタＴ４のゲート電極と接続され、ゲート電極は反転走査方向信号線５１と接続されている。他の保持容量線駆動回路の回路構成についても同様である。
【００６７】
次に、このように構成された第２実施形態に係る液晶表示装置ＬＤ２の動作について説明する。
まず、走査方向を走査線Ｙ１→Ｙｍとする場合は、走査方向信号ＤＩＲをハイレベルに維持する（反転走査方向信号ＸＤＩＲはローレベルとなる）。この場合、全ての保持容量線駆動回路ＣＤ１〜ＣＤｍにおいて、第６のトランジスタＴ６はオン状態、第７のトランジスタＴ７はオフ状態となり、第２のトランジスタＴ２及び第４のトランジスタＴ４のゲート電極は、走査方向に対して次行の走査線と電気的に接続されることになる。例えば、ｉ行目の保持容量線駆動回路ＣＤｉでは、第２のトランジスタＴ２及び第４のトランジスタＴ４のゲート電極は走査線Ｙｉ＋１と電気的に接続される。
【００６８】
つまり、第１実施形態と等価的な回路構成となり、走査信号をＧ１、Ｇ２、・・・、Ｇｍの順に供給する場合に問題なく対応することができる。なお、通常表示モード時及び部分表示モード時の動作については、第１実施形態と同様なので説明を省略する。
【００６９】
一方、走査方向を走査線Ｙｍ→Ｙ１とする場合は、走査方向信号ＤＩＲをローレベルに維持する（反転走査方向信号ＸＤＩＲはハイレベルとなる）。この場合、全ての保持容量線駆動回路ＣＤ１〜ＣＤｍにおいて、第６のトランジスタＴ６はオフ状態、第７のトランジスタＴ７はオン状態となり、第２のトランジスタＴ２及び第４のトランジスタＴ４のゲート電極は、走査方向に対して次行の走査線と電気的に接続されることになる。例えば、ｉ行目の保持容量線駆動回路ＣＤｉでは、第２のトランジスタＴ２及び第４のトランジスタＴ４のゲート電極は走査線Ｙｉ−１と電気的に接続される。
つまり、この場合、第１実施形態とは逆の走査方向、すなわち走査信号をＧｍ、Ｇｍ−１、・・・、Ｇ１の順に供給する場合に問題なく対応することができる。
【００７０】
以上のように、第２実施形態に係る液晶表示装置ＬＤ２では、走査方向信号ＤＩＲの論理レベルを制御することによって、走査方向の切り替えを自由に行うことができる。
【００７１】
（第３実施形態）
次に、第３実施形態に係る液晶表示装置について説明する。図７に、第３実施形態に係る液晶表示装置ＬＤ３の回路構成図を示す。この図７において、第１実施形態の液晶表示装置ＬＤ１と同様の構成要素には同一符号を付し説明を省略する。
【００７２】
図７に示すように、第３実施形態に係る液晶表示装置ＬＤ３が第１実施形態と異なる点は、奇数行容量線電位検出線６０と、偶数行容量線電位検出線６１と、奇数行電圧歪補正回路７０と、偶数行電圧補正回路８０とを設け、各保持容量線駆動回路ＣＤ１〜ＣＤｍに、第８のトランジスタＴ８を新たに設けた点である。
【００７３】
奇数行に関して、保持容量線駆動回路ＣＤｉを代表的に用いて説明すると、第８のトランジスタＴ８のソース電極は保持容量線ＣＳｉと接続され、ドレイン電極は奇数行容量線電位検出線６０と接続され、ゲート電極は走査線Ｙｉと接続されている。
【００７４】
奇数行電圧歪補正回路７０は、アナログスイッチ回路７０ａ、第１の演算増幅器７０ｂ、第２の演算増幅器７０ｃを備えている。アナログスイッチ回路７０ａは、極性信号ＰＯＬがローレベルの場合に、奇数行容量線電位検出線６０と第１の演算増幅器７０ｂの反転入力端子とを電気的に接続し、極性信号ＰＯＬがハイレベルの場合に、奇数行容量線電位検出線６０と第２の演算増幅器７０ｃの反転入力端子とを電気的に接続する。
【００７５】
第１の演算増幅器７０ｂの非反転入力端子は高電位Ｖｃ２が供給され、反転入力端子はアナログスイッチ回路７０ａと接続され、出力端子は奇数行の保持容量線に対応する第１の電源線４０と接続されている。第２の演算増幅器７０ｃの非反転入力端子は低電位Ｖｃ１が供給され、反転入力端子はアナログスイッチ回路７０ａと接続され、出力端子は奇数行の保持容量線に対応する第２の電源線４１と接続されている。
【００７６】
一方、偶数行に関して、保持容量線駆動回路ＣＤｉ−１を代表的に用いて説明すると、第８のトランジスタＴ８のソース電極は保持容量線ＣＳｉ−１と接続され、ドレイン電極は偶数行容量線電位検出線６１と接続され、ゲート電極は走査線Ｙｉ−１と接続されている。
【００７７】
偶数行電圧歪補正回路８０は、アナログスイッチ回路８０ａ、第１の演算増幅器８０ｂ、第２の演算増幅器８０ｃを備えている。アナログスイッチ回路８０ａは、極性信号ＰＯＬがハイレベルの場合に、偶数行容量線電位検出線６１と第１の演算増幅器８０ｂの反転入力端子とを電気的に接続し、極性信号ＰＯＬがローレベルの場合に、偶数行容量線電位検出線６１と第２の演算増幅器８０ｃの反転入力端子とを電気的に接続する。
【００７８】
第１の演算増幅器８０ｂの非反転入力端子は高電位Ｖｃ２が供給され、反転入力端子はアナログスイッチ回路８０ａと接続され、出力端子は偶数行の保持容量線に対応する第１の電源線４０と接続されている。第２の演算増幅器８０ｃの非反転入力端子は低電位Ｖｃ１が供給され、反転入力端子はアナログスイッチ回路８０ａと接続され、出力端子は偶数行の保持容量線に対応する第２の電源線４１と接続されている。
【００７９】
次に、このように構成された第３実施形態に係る液晶表示装置ＬＤ３の動作について説明する。なお、第３実施形態に係る液晶表示装置ＬＤ３の基本的な動作は、第１実施形態と同様であるので、以下では、図４を参照して第３実施形態に係る液晶表示装置ＬＤ３の特徴的な動作について説明する。
【００８０】
図４に示すように、まず、時刻ｔ１において、走査信号Ｇｉ−１がオン電位Ｖｇｏｎに遷移すると、走査線Ｙｉ−１に接続された全ての画素ＴＦＴ３０がオン状態となり、例えばデータ線Ｘｊと走査線Ｙｉ−１との交差箇所に対応する画素における液晶容量ＣＬには、データ線Ｘｊ（データ信号Ｓｊ）の電位と対向電極２１のコモン電位Ｖｃｏｍとの電位差に応じた電荷が充電されると共に、保持容量ＣＨには、データ線Ｘｊの電位と保持容量線ＣＳｉ−１の電位Ｖｃ２との電位差に応じた電荷が充電される。
【００８１】
この時、保持容量線駆動回路ＣＤｉ−１の第８のトランジスタＴ８はオン状態となるので、保持容量線ＣＳｉ−１と偶数行容量線電位検出線６１とは電気的に接続される。一方、偶数行電圧歪補正回路８０のアナログスイッチ回路８０ａにはハイレベルの極性信号ＰＯＬが入力されているため、偶数行容量線電位検出線６１と第１の演算増幅器８０ｂの反転入力端子とが電気的に接続される。つまり、保持容量線ＣＳｉ−１と第１の演算増幅器８０ｂの反転入力端子とが電気的に接続されることになる。
【００８２】
ここで、図７に示すように、偶数行容量線電位検出線６１の電位、つまり保持容量線ＣＳｉ−１の電位Ｖｃ２に波形歪が生じた場合、第１の演算増幅器８０ｂの出力端子からはその波形歪を打ち消すような電圧波形を有するＶｃ２が第１の電源線４０に供給されることになる。つまり、走査線Ｙｉ−１に接続された画素のデータ書き込み期間において、保持容量線ＣＳｉ−１の電位Ｖｃ２に波形歪が生じた場合であっても、その波形歪は偶数行電圧歪補正回路８０によって元の波形に補正されるため、所望の充電電圧を得ることができ、表示ムラ等の発生を防止することができる。
【００８３】
一方、時刻ｔ２において、走査信号Ｇｉがオン電位Ｖｇｏｎに遷移すると、走査線Ｙｉに接続された全ての画素ＴＦＴ３０がオン状態となり、例えばデータ線Ｘｊと走査線Ｙｉとの交差箇所に対応する画素における液晶容量ＣＬには、データ線Ｘｊ（データ信号Ｓｊ）の電位と対向電極２１のコモン電位Ｖｃｏｍとの電位差に応じた電荷が充電されると共に、保持容量ＣＨには、データ線Ｘｊの電位と保持容量線ＣＳｉの電位Ｖｃ１との電位差に応じた電荷が充電される。
【００８４】
この時、保持容量線駆動回路ＣＤｉの第８のトランジスタＴ８はオン状態となるので、保持容量線ＣＳｉと奇数行容量線電位検出線６０とは電気的に接続される。一方、奇数行電圧歪補正回路７０のアナログスイッチ回路７０ａにはハイレベルの極性信号ＰＯＬが入力されているため、奇数行容量線電位検出線６０と第２の演算増幅器７０ｃの反転入力端子とが電気的に接続される。つまり、保持容量線ＣＳｉと第２の演算増幅器７０ｃの反転入力端子とが電気的に接続されることになる。
【００８５】
ここで、奇数行容量線電位検出線６０の電位、つまり保持容量線ＣＳｉの電位Ｖｃ１に波形歪が生じた場合、第２の演算増幅器７０ｃの出力端子からはその波形歪を打ち消すような電圧波形を有するＶｃ１が第２の電源線４１に供給されることになる。つまり、走査線Ｙｉに接続された画素のデータ書き込み期間において、保持容量線ＣＳｉの電位Ｖｃ１に波形歪が生じた場合であっても、その波形歪は奇数行電圧歪補正回路７０によって元の波形に補正されるため、所望の充電電圧を得ることができ、表示ムラ等の発生を防止することができる。
【００８６】
以上のように、第３実施形態に係る液晶表示装置ＬＤ３によると、データ書き込み期間において発生する保持容量線の電圧歪に起因する表示ムラ等を防止することができると共に、第１実施形態と同様に、データ保持期間が長い表示モード時に発生する表示品質の劣化を防止することができる。
【００８７】
（第４実施形態）
次に、第４実施形態に係る液晶表示装置について説明する。図８に示すように、第４実施形態に係る液晶表示装置ＬＤ４は、第２実施形態の液晶表示装置ＬＤ２に、第３実施形態で説明した奇数行容量線電位検出線６０と、偶数行容量線電位検出線６１と、奇数行電圧歪補正回路７０と、偶数行電圧補正回路８０とを設け、各保持容量線駆動回路ＣＤ１〜ＣＤｍに、第８のトランジスタＴ８を新たに設けたものである。
【００８８】
従って、詳細な説明は省略するが、第４実施形態に係る液晶表示装置ＬＤ４は、第２実施形態の液晶表示装置ＬＤ２と第３実施形態の液晶表示装置ＬＤ３との両方の利点を備えるものである。
【００８９】
以上、本発明に係る電気光学装置の一実施形態について液晶表示装置を例示して説明したが、本発明はこれに限定されず、他の電気光学材料を用いるもの、例えば有機ＥＬ表示装置やＰＤＰ（プラズマフィスプレイ）等に適用しても良い。
【００９０】
また、上記実施形態では、奇数行の保持容量線駆動回路において、第１のトランジスタＴ１のゲート電極に極性信号ＰＯＬを供給し、第３のトランジスタＴ３のゲート電極に反転極性信号ＸＰＯＬを供給する一方、偶数行の保持容量線駆動回路において、第１のトランジスタＴ１のゲート電極に反転極性信号ＸＰＯＬを供給し、第３のトランジスタＴ３のゲート電極に極性信号ＰＯＬを供給するという構成を例示したが、その逆の構成を採用しても良い。つまり、偶数行の保持容量線駆動回路において、第１のトランジスタＴ１のゲート電極に極性信号ＰＯＬを供給し、第３のトランジスタＴ３のゲート電極に反転極性信号ＸＰＯＬを供給する一方、奇数行の保持容量線駆動回路において、第１のトランジスタＴ１のゲート電極に反転極性信号ＸＰＯＬを供給し、第３のトランジスタＴ３のゲート電極に極性信号ＰＯＬを供給しても良い。
【００９１】
〔電子機器〕
次に、上述した電気光学装置を備える電子機器の具体例について説明する。
図９（ａ）は携帯電話の一例を示した斜視図である。図９（ａ）において、符号１００は携帯電話本体を示し、符号１０１は上記実施形態の液晶表示装置を備えた液晶表示部を示している。図９（ｂ）はワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図９（ｂ）において、符号２００は情報処理装置、２０１はキーボードなどの入力部、２０２は情報処理本体、２０３は上記実施形態の液晶表示装置を備えた液晶表示部を示している。図９（ｃ）は腕時計型電子機器の一例を示した斜視図である。図９（ｃ）において、符号３００は腕時計本体を示し、３０１は上記実施形態の液晶表示装置を備えた液晶表示部を示している。なお、本実施形態の電子機器は液晶表示装置を備えるものとしたが、有機ＥＬ表示装置、ＰＤＰ等、他の電気光学装置を備えても良い。また、電子機器はこれらに限定されず、表示機能を有する各種の電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなども含まれる。
【図面の簡単な説明】
【００９２】
【図１】本発明の第１実施形態に係る液晶表示装置ＬＤ１の外観図である。
【図２】本発明の第１実施形態に係る液晶表示装置ＬＤ１の回路構成図である。
【図３】本発明の第１実施形態に係る液晶表示装置ＬＤ１の詳細回路構成図である。
【図４】本発明の第１実施形態に係る液晶表示装置ＬＤ１の第１動作説明図である。
【図５】本発明の第１実施形態に係る液晶表示装置ＬＤ１の第２動作説明図である。
【図６】本発明の第２実施形態に係る液晶表示装置ＬＤ２の詳細回路構成図である。
【図７】本発明の第３実施形態に係る液晶表示装置ＬＤ３の詳細回路構成図である。
【図８】本発明の第４実施形態に係る液晶表示装置ＬＤ４の詳細回路構成図である。
【図９】本発明に係る電子機器の一例である。
【符号の説明】
【００９３】
ＬＤ１、ＬＤ２、ＬＤ３、ＬＤ４…液晶表示装置、１０…回路基板、１１…対向基板、１２…シール材、１３…液晶、１４…窓枠、１５…データ線駆動回路、１６…実装端子、１７…走査線駆動回路、１８…配線、１９…基板間導通材、２０…画素電極、２１…対向電極、Ｙ１〜Ｙｍ…走査線、Ｘ１〜Ｘｎ…データ線、ＣＳ１〜ＣＳｍ…保持容量線、３０…画素ＴＦＴ、ＣＬ…液晶容量、ＣＨ…保持容量、ＣＤ１〜ＣＤｍ…保持容量線駆動回路、４０…第１の電源線、４１…第２の電源線、４２…極性信号線、４３…反転極性信号線、４４…ゲート制御信号線、４５…第３の電源線、５０…走査方向信号線、５１…反転走査方向信号線、６０…奇数行容量線電位監視線、６１…偶数行容量線電位監視線、７０…奇数行電圧歪補正回路、８０…偶数行電圧補正回路、Ｔ１…第１のトランジスタ、Ｔ２…第２のトランジスタ、Ｔ３…第３のトランジスタ、Ｔ４…第４のトランジスタ、Ｔ５…第５のトランジスタ、Ｔ６…第６のトランジスタ、Ｔ７…第７のトランジスタ、Ｔ８…第８のトランジスタ
【図１】
2009086170.tif 000003
【図２】
2009086170.tif 000004
【図３】
2009086170.tif 000005
【図４】
2009086170.tif 000006
【図５】
2009086170.tif 000007
【図６】
2009086170.tif 000008
【図７】
2009086170.tif 000009
【図８】
2009086170.tif 000010
【図９】
2009086170.tif 000011