(57)【要約】【目的】Ａｌ−Ｃｕ間の合金反応を防ぎながらコンタクトプラグを従来よりも低抵抗化する半導体装置及びその製造方法を提供することを目的とする。【構成】本発明の一態様の半導体装置は、基板２００上に配置された、第１段目のコンタクトプラグとなるＡｌ膜２６０と、Ａｌ膜２６０上に接触して配置された、第２段目のコンタクトプラグとなる高融点金属膜２６２と、Ａｌ膜２６０と高融点金属膜２６２の側面側に配置されたＳｉＯ２膜２１０と、高融点金属膜２６２の上方に配置された配線となるＣｕ膜２６４と、Ｃｕ膜２６４の側面側に配置された絶縁膜２２０と、Ｃｕ膜２６４とＳｉＯ２膜２１０及び絶縁膜２２０との間に少なくとも配置されたバリアメタル膜２４０と、を備えたことを特徴とする。【選択図】図６
2009026989.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に配置された、アルミニウム（Ａｌ）を材料に用いた第１のコンタクトプラグと、
前記第１のコンタクトプラグ上に接触して配置された、高融点金属材料を用いた第２のコンタクトプラグと、
前記第１と第２のコンタクトプラグの側面側に配置された第１の絶縁膜と、
前記第２のコンタクトプラグの上方に配置された、銅（Ｃｕ）を材料に用いた配線と、
前記配線の側面側に配置された第２の絶縁膜と、
前記配線と、前記第１と第２の絶縁膜との間に少なくとも配置されたバリア膜と、
を備えたことを特徴とする半導体装置。
【請求項２】
前記高融点金属材料として、タングステン（Ｗ）と窒化タングステン（ＷＮ）とチタン（Ｔｉ）と窒化チタン（ＴｉＮ）とタンタル（Ｔａ）と窒化タンタル（ＴａＮ）とコバルト（Ｃｏ）とのうち、少なくとも１つが用いられることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１のコンタクトプラグの膜厚が前記第２のコンタクトプラグの膜厚よりも厚く形成されたことを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
半導体基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜に第１の開口部を形成する工程と、
前記第１の開口部全体が埋まるようにアルミニウム（Ａｌ）膜を堆積させる工程と、
前記第１の開口部に埋め込まれた前記Ａｌ膜のうち、上部をエッチングする工程と、
前記Ａｌ膜の上部がエッチングされた前記第１の開口部内に高融点金属材料膜を堆積させる工程と、
前記高融点金属材料膜上に銅（Ｃｕ）を材料に用いた配線を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項５】
前記Ａｌ膜を堆積させる前に、前記第１の開口部壁面にバリアメタル膜を形成する工程をさらに備え、
前記Ａｌ膜の上部をエッチングする際に、前記バリアメタル膜を残すようにエッチングすることを特徴とする請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に係り、例えば、デバイス部分と銅（Ｃｕ）配線とを接続するためのコンタクトプラグを配置した半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路（ＬＳＩ）の高集積化、及び高性能化に伴って新たな微細加工技術が開発されている。特に、最近はＬＳＩの高速性能化を達成するために、配線材料を従来のアルミニウム（Ａｌ）合金から低抵抗の銅（Ｃｕ）或いはＣｕ合金（以下、まとめてＣｕと称する。）に代える動きが進んでいる。Ｃｕは、Ａｌ合金配線の形成において頻繁に用いられたドライエッチング法による微細加工が困難であるので、溝加工が施された絶縁膜上にＣｕ膜を堆積し、溝内に埋め込まれた部分以外のＣｕ膜を化学機械研磨（ＣＭＰ）により除去して埋め込み配線を形成する、いわゆるダマシン（ｄａｍａｓｃｅｎｅ）法が主に採用されている。
【０００３】
また、配線層では、層間絶縁膜として比誘電率の低い低誘電率材料膜（ｌｏｗ−ｋ膜）が用いられる。すなわち、比誘電率ｋが、約４．２のシリコン酸化膜（ＳｉＯ２）膜から比誘電率ｋが３以下の低誘電率材料膜（ｌｏｗ−ｋ膜）を用いることにより、配線間の寄生容量を低減することが試みられている。そして、このｌｏｗ−ｋ膜中へのＣｕの拡散を防止するべく、溝内の壁面や底面には、まず、例えば、窒化チタン（ＴｉＮ）等のバリアメタル膜が形成され、そして、その後にＣｕが埋め込まれる。
【０００４】
ここで、上述した近年の半導体集積回路のパターン微細化に伴い、Ｃｕ配線と基板拡散層とを接続するためのコンタクトホールやＣｕ配線とトランジスタのゲート電極とを接続するためのコンタクトホールの径が小さくなり、コンタクトホールのアスペクト比が高くなってきている。そのため、コンタクトプラグにおけるコンタクト抵抗の上昇が深刻化してきている。そこで、一般的に用いられているタングステン（Ｗ）プラグをより抵抗値の低いＡｌに変えることができれば低抵抗化が実現可能となるのでコンタクト抵抗の上昇を回避することができる。しかしながら、基板拡散層やゲート電極といったデバイス部分とＣｕ配線とを電気的に接続するプラグ材料にＡｌを用いた場合、従来用いられていた配線層のバリアメタル膜の膜厚では、配線となるＣｕがＡｌと合金反応を起こしてしまう。そのため、新たに高抵抗の原因が発生するといった問題が生じる。他方、Ａｌ−Ｃｕ間の合金反応を防ぐために上述したバリアメタル膜を厚膜化することは可能であるが、厚膜化すると今度は配線自体が高抵抗化してしまうといった問題が生じる。
【０００５】
ここで、デバイス部分と配線とを接続するコンタクトプラグではないが、多層配線構造の上下層のＣｕ配線間を接続するビアプラグとして、Ａｌプラグを用いて多層配線構造における低抵抗化を図った例が開示されている（特許文献１参照）。然るにこの例においても、Ａｌプラグは上下層のＣｕ配線と直接或いはバリアメタル膜を介して接続されているので、Ａｌ−Ｃｕ間の合金反応に基づく高抵抗化を十分に防止することは困難である。
【特許文献１】特開２００６−２１６６９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上述したような従来の問題点を克服し、Ａｌ−Ｃｕ間の合金反応を防ぎながらコンタクトプラグを従来よりも低抵抗化する半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様の半導体装置は、
半導体基板上に配置された、アルミニウム（Ａｌ）を材料に用いた第１のコンタクトプラグと、
前記第１のコンタクトプラグ上に接触して配置された、高融点金属材料を用いた第２のコンタクトプラグと、
前記第１と第２のコンタクトプラグの側面側に配置された第１の絶縁膜と、
前記第２のコンタクトプラグの上方に配置された、銅（Ｃｕ）を材料に用いた配線と、
前記配線の側面側に配置された第２の絶縁膜と、
前記配線と、前記第１と第２の絶縁膜との間に少なくとも配置されたバリア膜と、
を備えたことを特徴とする。
【０００８】
また、本発明の一態様の半導体装置の製造方法は、
半導体基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜に第１の開口部を形成する工程と、
前記第１の開口部全体が埋まるようにアルミニウム（Ａｌ）膜を堆積させる工程と、
前記第１の開口部に埋め込まれた前記Ａｌ膜のうち、上部をエッチングする工程と、
前記Ａｌ膜の上部がエッチングされた前記第１の開口部内に高融点金属材料膜を堆積させる工程と、
前記高融点金属材料膜上に銅（Ｃｕ）を材料に用いた配線を形成する工程と、
を備えたことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、コンタクトプラグの材料にＡｌを用いることができる。その結果、コンタクトプラグを従来よりも低抵抗化することができる。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
実施の形態１では、Ａｌプラグ上部に設けられた高融点金属プラグとＣｕ配線との間にバリア層が介在する構成について説明する。以下、実施の形態１について、図面を用いて説明する。
【００１１】
図１は、実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。
図１において、実施の形態１の半導体装置の製造方法では、ＳｉＯ２膜形成工程（Ｓ１０２）と、コンタクトホール形成工程（Ｓ１０４）と、チタン（Ｔｉ）膜形成工程（Ｓ１０６）と、窒化チタン（ＴｉＮ）膜形成工程（Ｓ１０８）と、Ａｌプラグ膜形成工程（Ｓ１１０）と、リセス形成工程（Ｓ１１２）と、高融点金属プラグ膜形成工程（Ｓ１１４）と、研磨工程（Ｓ１１６）と、ｌｏｗ−ｋ膜形成工程（Ｓ１１８）と、キャップ膜形成工程（Ｓ１２０）と、トレンチ形成工程（Ｓ１２２）と、バリア膜形成工程（Ｓ１２４）と、シード膜形成工程（Ｓ１２６）と、めっき及びアニール工程（Ｓ１２８）と、研磨工程（Ｓ１３０）という一連の工程を実施する。
【００１２】
図２は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図２では、図１のＳｉＯ２膜形成工程（Ｓ１０２）からＴｉＮ膜形成工程（Ｓ１０８）までを示している。
【００１３】
図２（ａ）において、ＳｉＯ２膜形成工程（Ｓ１０２）として、基板拡散層やゲート電極といったデバイス部分が形成された基板２００の表面にＣＶＤ（化学気相成長）法によってＳｉＯ２を堆積し、例えば、膜厚３００ｎｍの絶縁膜となるＳｉＯ２膜２１０を形成する。ここでは、ＣＶＤ法によって成膜しているが、その他の方法を用いても構わない。また、基板２００として、例えば、直径３００ミリのシリコンウェハを用いる。ここでは、デバイス部分の図示を省略している。
【００１４】
図２（ｂ）において、コンタクトホール形成工程（Ｓ１０４）として、リソグラフィー工程とドライエッチング工程でデバイス部分と接続するためのコンタクトホール構造である開口部１５０をＳｉＯ２膜２１０内に形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィー工程を経てＳｉＯ２膜２１０の上にレジスト膜が形成された基板２００に対し、露出したＳｉＯ２膜２１０を異方性エッチング法により除去することで、基板２００の表面に対し、略垂直に開口部１５０を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５０を形成すればよい。
【００１５】
図２（ｃ）において、Ｔｉ膜形成工程（Ｓ１０６）として、開口部形成工程により形成された開口部１５０内壁（側壁及び底面）並びにＳｉＯ２膜２１０表面にＴｉを用いたＴｉ膜２１２を形成する。物理気相成長法（ｐｈｙｓｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法の１つであるスパッタ法を用いるスパッタリング装置内でＴｉの薄膜を例えば２００℃の基板温度条件で膜厚２０ｎｍ堆積し、Ｔｉ膜２１２を形成する。Ｔｉの堆積方法としては、ＰＶＤ法に限らず、ＣＶＤ法を用いることができる。特に、プラズマＣＶＤ法を用いて指向性を持たせた場合、開口部１５０の側壁に底部に形成される２０ｎｍの膜厚よりも薄くＴｉ膜２１２を堆積させることができる。これによりプラグ抵抗値の上昇を抑制することができる。そして、開口部１５０の底部に形成された密着層となるＴｉ膜２１２は開口部１５０底部に形成された基板２００の酸化膜をＴｉで還元、除去し、チタンシリサイド（ＴｉＳｉ２）膜２１４を形成する。これによりオーミックコンタクトを確保することができる。
【００１６】
図２（ｄ）において、ＴｉＮ膜形成工程（Ｓ１０８）として、スパッタ等の物理気相成長（ＰＶＤ）法により、Ｔｉ膜２１２が形成された開口部１５０内壁（側壁及び底面）並びに基板２００表面にバリアメタル膜となるＴｉＮ膜２１６を例えば４００℃の基板温度条件で膜厚５ｎｍ堆積（形成）させる。ＴｉＮ膜２１６を形成することにより、半導体基板２００中のシリコンとプラグ金属、あるいは層間絶縁膜となるＳｉＯ２膜２１０に含まれるシリコンとプラグ金属の反応や、プラグ金属の拡散が防止される。
【００１７】
図３は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図３では、図１のＡｌプラグ膜形成工程（Ｓ１１０）から研磨工程（Ｓ１１６）までを示している。
【００１８】
図３（ａ）において、Ａｌプラグ膜形成工程（Ｓ１１０）として、スパッタ等の物理気相成長（ＰＶＤ）法により、Ｔｉ膜２１２及びＴｉＮ膜２１６が形成された開口部１５０内及び基板２００表面に開口部１５０全体が埋まるように第１段目のコンタクトプラグとなるＡｌ膜２６０を例えば膜厚５００ｎｍで堆積（形成）させる。Ａｌの堆積方法としては、ＰＶＤ法に限らず、ＣＶＤ法を用いることができる。
【００１９】
図３（ｂ）において、リセス形成工程（Ｓ１１２）として、開口部１５０に埋め込まれたＡｌ膜２６０のうち、上部をエッチングして、リセス１５２を形成する。ここでは、Ａｌ膜２６０を選択的にエッチングして、下層のＴｉＮ膜２１６を残すようにするとよい。リセス１５２の深さは、１５ｎｍ〜５０ｎｍが望ましい。異方性エッチング法により除去すると好適である。これにより、基板２００の表面に対し、略垂直にリセス１５２を形成することができる。例えば、一例として、反応性イオンエッチング法によりリセス１５２を形成すればよい。エッチングガスは、塩素系のガスを用いればよい。例えば、ＢＣｌ３及びＣｌ２を用いると好適である。
【００２０】
図３（ｃ）において、高融点金属プラグ膜形成工程（Ｓ１１４）として、Ａｌ膜２６０の上部がエッチングされたリセス１５２内に高融点金属材料膜を堆積させる。ＣＶＤ法により、リセス１５２全体が埋まるようにリセス１５２内及び基板２００表面に第２段目のコンタクトプラグとなる高融点金属膜２６２を例えば膜厚５００ｎｍで堆積（形成）させる。高融点金属膜２６２の堆積方法としては、ＣＶＤ法に限らず、ＰＶＤ法を用いることができる。高融点金属膜２６２の材料としては、タングステン（Ｗ）と窒化タングステン（ＷＮ）とＴｉとＴｉＮとタンタル（Ｔａ）と窒化タンタル（ＴａＮ）とコバルト（Ｃｏ）とのうち、少なくとも１つを用いることができる。これらの高融点金属膜２６２を堆積させる場合には、下地層が金属膜であることが望まれるが、ここでは新たに金属膜を形成しなくても上述したリセス１５２を形成する際にＴｉＮ膜２１６を残すようにエッチングしているため、ＴｉＮ膜２１６をそのまま利用することができる。よって、工程数をその分減らすことができる。
【００２１】
図３（ｄ）において、研磨工程（Ｓ１１６）として、ＣＭＰ法によって、基板２００の表面を研磨して、開口部以外に表面に堆積した高融点金属膜２６２、ＴｉＮ膜２１６及びＴｉ膜２１２を研磨除去する。その結果、図３（ｄ）に示すように平坦化することができる。
【００２２】
図４は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図４では、図１のｌｏｗ−ｋ膜形成工程（Ｓ１１８）からトレンチ形成工程（Ｓ１２２）までを示している。
【００２３】
図４（ａ）において、ｌｏｗ−ｋ膜形成工程（Ｓ１１８）として、Ａｌ膜２６０と高融点金属膜２６２との２段構造のコンタクトプラグが形成された基板２００上に多孔質の低誘電率絶縁性材料を用いた絶縁膜２２０を例えば１００ｎｍの厚さで形成する。絶縁膜２２０の材料として、多孔質の炭酸化シリコン（ＳｉＯＣ）を用いると好適である。多孔質のＳｉＯＣ膜により、比誘電率ｋが２．５程度の層間絶縁膜を得ることができる。ここでは、一例として、メチルシロキサンを主成分とする材料を用いて絶縁膜２２０を形成する。絶縁膜２２０の材料としては、メチルシロキサンを主成分とするポリメチルシロキサンの他に、例えば、ポリシロキサン、ハイドロジェンシロセスキオキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜を用いることができる。形成方法としては、例えば、溶液をスピンコートし熱処理して薄膜を形成するＳＯＤ（ｓｐｉｎ  ｏｎ  ｄｉｅｌｅｃｔｒｉｃ  ｃｏａｔｉｎｇ）法を用いることができる。例えば、スピナーで成膜し、この基板にホットプレート上で窒素雰囲気中でのベークを行った後、最終的にホットプレート上で窒素雰囲気中ベーク温度よりも高温でキュアを行なうことにより形成することができる。形成方法は、ＳＯＤ法の他に、ＣＶＤ法を用いても構わない。
【００２４】
図４（ｂ）において、キャップ膜形成工程（Ｓ１２０）として、絶縁膜２２０上にＣＶＤ法によってＳｉＯＣを例えば膜厚２０ｎｍ堆積することで、キャップ絶縁膜２２２を形成する。キャップ絶縁膜２２２として、例えば、比誘電率ｋが３．０程度のＳｉＯＣの他に、比誘電率ｋが４．０程度のＳｉＯ２を用いることができる。キャップ絶縁膜２２２を形成することで機械的強度が弱いＳｉＯＣの絶縁膜２２０を保護することができる。
【００２５】
図４（ｃ）において、トレンチ形成工程（Ｓ１２２）として、リソグラフィー工程とドライエッチング工程でダマシン配線を作製するための配線溝（トレンチ）構造である開口部１５４をＳｉＯＣ膜２２２と絶縁膜２２０内に形成する。開口部１５４は、Ａｌ膜２６０と高融点金属膜２６２との２段構造のコンタクトプラグ上に形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィー工程を経てＳｉＯＣ膜２２２の上にレジスト膜が形成された基板２００に対し、露出したＳｉＯＣ膜２２２と絶縁膜２２０を異方性エッチング法により除去することで、基板２００の表面に対し、略垂直に開口部１５４を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５４を形成すればよい。
【００２６】
図５は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図５では、図１のバリア膜形成工程（Ｓ１２４）からめっき及びアニール工程（Ｓ１２８）までを示している。
【００２７】
図５（ａ）において、バリア膜形成工程（Ｓ１２４）として、開口部形成工程により形成された開口部１５４及びＳｉＯＣ膜２２２表面にここではバリアメタル材料を用いたバリアメタル膜２４０を形成する。スパッタ法を用いるスパッタリング装置内で例えばＴａ膜の薄膜を例えば膜厚５ｎｍ堆積し、バリアメタル膜２４０を形成する。バリアメタル材料の堆積方法としては、ＰＶＤ法に限らず、原子層気相成長（ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ、あるいは、ａｔｏｍｉｃ  ｌａｙｅｒ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ：ＡＬＣＶＤ）法やＣＶＤ法などを用いることができる。ＰＶＤ法を用いる場合より被覆率を良くすることができる。また、バリアメタル膜の材料としては、Ｔａの他、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）もしくはＴａとＴａＮ等これらを組合せて用いた積層膜であっても構わない。
【００２８】
図５（ｂ）において、シード膜形成工程（Ｓ１２６）として、スパッタ等の物理気相成長（ＰＶＤ）法により、次の工程である電解めっき工程のカソード極となるＣｕ薄膜をシード膜２５０としてバリアメタル膜２４０が形成された開口部１５４内壁及び基板２００表面に堆積（形成）させる。
【００２９】
図５（ｃ）において、めっき及びアニール工程（Ｓ１２８）として、シード膜２５０をカソード極として、電解めっき等の電気化学成長法によりＣｕ膜２６４を開口部１５４及び基板２００表面に堆積させる。ここでは、例えば、膜厚２００ｎｍのＣｕ膜２６４を堆積させ、堆積させた後にアニール処理を例えば２５０℃の温度で３０分間行なう。
【００３０】
図６は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図６では、図１の研磨工程（Ｓ１３０）を示している。
【００３１】
図６において、研磨工程（Ｓ１３０）として、開口部１５４上に堆積した余分なＣｕ膜２６４とバリアメタル膜２４０とをＣＭＰにより研磨除去する。その結果、図６に示すように平坦化することができる。このようにしてダマシン配線を形成することでローカル配線層となるＣｕ配線層を形成する。例えば、最小配線の配線幅が６５ｎｍのＣｕ配線を形成することができる。そして、例えば、ラインアンドスペースの最小配線ルールが６５ｎｍ／６５ｎｍで配線高さが１２０ｎｍに形成することができる。
【００３２】
以上のように、半導体装置は、デバイス部分が形成された基板上に第１段目のコンタクトプラグとなるＡｌ膜２６０とＡｌ膜２６０上に接触して配置された、高融点金属材料を用いた第２のコンタクトプラグとなる高融点金属膜２６２とを備えている。そして、高融点金属膜２６２の上方には、Ｃｕ膜２６４で示すＣｕ配線が配置される。また、Ａｌ膜２６０と高融点金属膜２６２との側面側には第１の絶縁膜となるＳｉＯ２膜２１０が配置され、Ｃｕ膜２６４の側面側には第２の絶縁膜となる絶縁膜２２０及びキャップ絶縁膜２２２の積層膜が配置される。そして、Ｃｕ膜２６４とＳｉＯ２膜２１０の間及びＣｕ膜２６４と絶縁膜２２０との間には少なくともバリア膜となるバリアメタル膜２４０が配置される。実施の形態１では、バリアメタル膜２４０がＣｕ膜２６４と高融点金属膜２６２との間にも形成される構成について説明した。しかし、このバリアメタル膜２４０の膜厚だけでは、Ｃｕ膜２６４とＡｌ膜２６０との合金反応を抑制することが困難であったが、高融点金属膜２６２を介することで合金反応を抑制することができる。また、Ａｌ膜２６０の膜厚ｔ１が高融点金属膜２６２の膜厚ｔ２よりも厚く形成されると低抵抗化の観点から望ましい。
【００３３】
図７は、実施の形態１における高融点金属プラグの種類を変えた場合のプラグ抵抗値を測定した実験結果を示す図である。
ここでは、直径が７０ｎｍで深さが３００ｎｍの開口部１５０（コンタクトホール）に第１段目のＡｌ膜２６０（Ａｌプラグ）の膜厚ｔ１を２５０ｎｍ、第２段目の高融点金属膜２６２の膜厚ｔ２を５０ｎｍ堆積させた場合を示している。開口部１５０に従来のＷプラグのみで構成した場合のＷプラグ抵抗値が１４０Ωとなる。これに対し、実験では、図７に示すように、いずれの材料でも高融点金属膜２６２の膜厚ｔ２が少なくとも５０ｎｍまでならＷプラグ抵抗値（１４０Ω）を下回ることがわかる。ここでは、ＷＮやＴａＮについては示していないが同様の結果となる。他方、ＣｕとＡｌとの合金反応を抑制するための各高融点金属材料のバリア性は一概に言えないが、実験データからどの高融点金属材料でも１５ｎｍ以上の膜厚があれば、バリア性が確保できることが明らかになっている。よって、高融点金属膜２６２は、膜厚ｔ２を１５ｎｍ以上にすると好適である。以上のように構成することで、Ａｌ−Ｃｕ間の合金反応を防ぎながらコンタクトプラグを従来よりも低抵抗化することができる。
【００３４】
実施の形態２．
実施の形態１では、バリアメタル膜２４０がＣｕ膜２６４と高融点金属膜２６２との間にも形成される構成について説明した。しかし、これに限るものではない。実施の形態２では、Ｃｕ膜２６４と高融点金属膜２６２とが接触する場合について説明する。以下、実施の形態２について、図面を用いて説明する。
【００３５】
図８は、実施の形態２における半導体装置の製造方法の要部を表すフローチャートである。
図８において、実施の形態２の半導体装置の製造方法では、バリア膜形成工程（Ｓ１２４）を削除した点と、シード膜形成工程（Ｓ１２６）の代わりにシード膜形成工程（Ｓ１２５）を備えた点以外は、図１と同様である。よって、図８のＳｉＯ２膜形成工程（Ｓ１０２）からトレンチ形成工程（Ｓ１２２）までの各工程は実施の形態１の対応する各工程と同様である。そのため、図４（ｃ）に示す断面構造以降から以下説明する。
【００３６】
図９は、図８のフローチャートに対応して実施される工程を表す工程断面図である。
図９では、図８のシード膜形成工程（Ｓ１２５）から研磨工程（Ｓ１３０）までを示している。
【００３７】
図９（ａ）において、シード膜形成工程（Ｓ１２５）として、図４（ｃ）で示した状態から、スパッタ等のＰＶＤ法により、次の工程である電解めっき工程のカソード極となるシード膜２５２を開口部１５４内壁（底面及び壁面）並びにＳｉＯＣ膜２２２表面に堆積（形成）させる。ここでは、シード膜２５２として、マンガン（Ｍｎ）合金を含有するＣｕシード膜を用いる。
【００３８】
図９（ｂ）において、めっき及びアニール工程（Ｓ１２８）として、シード膜２５２をカソード極として、電解めっきによる電気化学成長法により導電性材料となるＣｕ膜２６４を開口部１５４内及び基板２００表面に堆積させる。ここでは、例えば膜厚２００ｎｍのＣｕ膜２６４を堆積させ、堆積させた後にアニール処理を例えば２５０℃の温度で３０分間行なう。アニール処理を行うことでシード膜２５２中のＭｎが絶縁膜側壁に拡散し、Ｍｎがシリコン（Ｓｉ）と酸素（Ｏ）と結合して絶縁膜との界面にＭｎＳｉｘＯｙを形成する。シリコンと酸素は、ＳｉＯ２膜２１０、絶縁膜２２０及びＳｉＯＣ膜２２２から供給を受けることができる。このようにして自己形成されたＭｎＳｉｘＯｙがバリア膜２４２となる。よって、実施の形態２では、シード膜形成工程前のバリア膜形成工程を省略することができる。また、開口部１５４内壁に堆積されたシード膜２５２のうち、ＳｉＯ２膜２１０と接触していない高融点金属膜２６２上の界面には、ＭｎＳｉｘＯｙが形成されない。そのため、高融点金属膜２６２は、直接Ｃｕ膜２６４と接触することになる。
【００３９】
図９（ｃ）において、研磨工程（Ｓ１３０）として、開口部１５４上に堆積した余分なＣｕ膜２６４とバリア膜２４２とをＣＭＰにより研磨除去する。その結果、図９（ｃ）に示すように平坦化することができる。このようにしてダマシン配線を形成することでローカル配線層となるＣｕ配線層を形成する。例えば、最小配線の配線幅が６５ｎｍのＣｕ配線を形成することができる。そして、例えば、ラインアンドスペースの最小配線ルールが６５ｎｍ／６５ｎｍで配線高さが１２０ｎｍに形成することができる。
【００４０】
以上のように、高融点金属膜２６２が直接Ｃｕ膜２６４と接触することになってもＡｌ−Ｃｕ間の合金反応を防ぎながらコンタクトプラグを従来よりも低抵抗化することができる。
【００４１】
以上の説明において、上記各実施の形態における配線層の材料として、Ｃｕ以外に、Ｃｕ−Ｓｎ合金、Ｃｕ−Ｔｉ合金、Ｃｕ−Ａｌ合金等の、半導体産業で用いられるＣｕを主成分とする材料を用いても同様の効果が得られる。
【００４２】
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【００４３】
さらに、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
【００４４】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置及び半導体装置の製造方法は、本発明の範囲に包含される。
【００４５】
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれうることは言うまでもない。
【図面の簡単な説明】
【００４６】
【図１】実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。
【図２】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図３】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図４】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図５】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図６】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図７】実施の形態１における高融点金属プラグの種類を変えた場合のプラグ抵抗値を測定した実験結果を示す図である。
【図８】実施の形態２における半導体装置の製造方法の要部を表すフローチャートである。
【図９】図８のフローチャートに対応して実施される工程を表す工程断面図である。
【符号の説明】
【００４７】
１５０，１５４  開口部
１５２  リセス
２００  基板
２１０  ＳｉＯ２膜
２１２  Ｔｉ膜
２１６  ＴｉＮ膜
２２０  絶縁膜
２２２  キャップ絶縁膜
２４０  バリアメタル膜
２４２  バリア膜
２６０  Ａｌ膜
２６２  高融点金属膜
２６４  Ｃｕ膜
【図１】
2009026989.tif 000003
【図２】
2009026989.tif 000004
【図３】
2009026989.tif 000005
【図４】
2009026989.tif 000006
【図５】
2009026989.tif 000007
【図６】
2009026989.tif 000008
【図７】
2009026989.tif 000009
【図８】
2009026989.tif 000010
【図９】
2009026989.tif 000011