(57)【要約】【課題】均一な電子放出特性を得られるような電子源の製造装置およびその製造方法と、それによって製造された電子源およびその電子源を用いた画像表示装置を提供する。【解決手段】本発明の電子源の製造装置は、マトリクス配線された複数の電子放出素子のそれぞれに対し、活性化電流を流す通電活性化処理を施すことによって各電子放出素子を活性化する電子源の製造装置であって、各電子放出素子に活性化電流を流すために、行配線と列配線との間に電圧を印加する電圧印加手段と、前記通電活性化処理中に行配線と列配線の配線抵抗値を算出する配線抵抗値算出手段と、算出された配線抵抗値に基づいて、配線抵抗による電圧降下量を算出する電圧降下量算出手段と、算出された電圧降下量に基づいて、前記行配線と列配線との間に印加する電圧の値を制御する制御手段と、を有することを特徴とする。【選択図】図１
2009289531.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた複数の行配線と複数の列配線との間に接続され、且つ、マトリクス配置された複数の電子放出素子のそれぞれに対し、活性化電流を流す通電活性化処理を施すことによって各電子放出素子を活性化する電子源の製造装置であって、
各電子放出素子に活性化電流を流すために、行配線と列配線との間に電圧を印加する電圧印加手段と、
前記通電活性化処理中に行配線と列配線の配線抵抗値を算出する配線抵抗値算出手段と、
前記配線抵抗値算出手段で算出された配線抵抗値に基づいて、配線抵抗による電圧降下量を算出する電圧降下量算出手段と、
前記電圧降下量算出手段で算出された電圧降下量に基づいて、前記行配線と列配線との間に印加する電圧の値を制御する制御手段と、
を有することを特徴とする電子源の製造装置。
【請求項２】
前記配線抵抗値算出手段は、前記基板の表面温度に基づいて行配線と列配線の配線抵抗値を算出する
ことを特徴とする請求項１に記載の電子源の製造装置。
【請求項３】
前記基板の表面温度は、非接触式の温度計により計測された温度である
ことを特徴とする請求項２に記載の電子源の製造装置。
【請求項４】
前記基板の表面温度は、素子領域の周縁部に設けられた接触式の温度計により計測された温度である
ことを特徴とする請求項２に記載の電子源の製造装置。
【請求項５】
基板を支持する支持体と、
前記支持体中に設けられた複数の温度センサと、
を更に備え、
前記基板の表面温度は、前記複数の温度センサの出力値に基づいて算出された温度である
ことを特徴とする請求項２に記載の電子源の製造装置。
【請求項６】
前記複数の温度センサは、前記支持体内における熱の移動方向に沿って配置されていることを特徴とする請求項５に記載の電子源の製造装置。
【請求項７】
基板を支持する支持体と、
前記支持体中に設けられた温度センサと、
を更に備え、
前記表面温度は、前記温度センサの出力値と前記基板の発熱量とに基づいて算出された温度である
ことを特徴とする請求項２に記載の電子源の製造装置。
【請求項８】
前記基板の発熱量は、前記活性化電流の値に基づいて算出される
ことを特徴とする請求項７に記載の電子源の製造装置。
【請求項９】
前記行配線毎に前記行配線の取り出し部分の配線抵抗値を算出する取り出し配線抵抗値算出手段を更に備え、
前記電圧降下量算出手段は、前記配線抵抗値算出手段で算出された行配線の配線抵抗値及び前記取り出し配線抵抗値算出手段で算出された配線抵抗値に基づいて、前記行配線の
配線抵抗による電圧降下量を算出し、前記配線抵抗値算出手段で算出された列配線の配線抵抗値に基づいて、前記列配線の配線抵抗による電圧降下量を算出する
ことを特徴とする請求項２に記載の電子源の製造装置。
【請求項１０】
前記行配線の取り出し部分の配線抵抗値は、前記活性化電流の値に基づいて算出されることを特徴とする請求項９に記載の電子源の製造装置。
【請求項１１】
前記行配線は、その両端に端子を有しており、
前記行配線の両端の間に電圧を印加したときに該行配線に流れる電流の値から、該行配線の配線抵抗値を算出する行配線抵抗値算出手段を更に備え、
前記基板の表面温度は、前記行配線抵抗値算出手段で算出された配線抵抗値に基づいて算出された温度である
ことを特徴とする請求項２に記載の電子源の製造装置。
【請求項１２】
前記各行配線には、その両端の端子から電圧が印加される
ことを特徴とする請求項１１に記載の電子源の製造装置。
【請求項１３】
基板上に設けられた複数の行配線と複数の列配線との間に接続され、且つ、マトリクス配置された複数の電子放出素子のそれぞれに対し、活性化電流を流す通電活性化処理を施すことによって各電子放出素子を活性化する電子源の製造方法であって、
各電子放出素子に活性化電流を流すために、行配線と列配線との間に電圧を印加するステップと、
前記通電活性化処理中に行配線と列配線の配線抵抗値を算出するステップと、
前記算出された配線抵抗値に基づいて、配線抵抗による電圧降下量を算出するステップと、
前記算出された電圧降下量に基づいて、前記行配線と列配線との間に印加する電圧の値を制御するステップと、
を有することを特徴とする電子源の製造方法。
【請求項１４】
請求項１〜１２のいずれか一つに記載の電子源の製造装置を用いて製造されたことを特徴とする電子源。
【請求項１５】
請求項１〜１２のいずれか一つに記載の電子源の製造装置を用いて製造された電子源を有することを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子源の製造装置、電子源の製造方法、電子源、及び、画像表示装置に関する。
【背景技術】
【０００２】
従来、電子放出素子として、熱陰極素子と冷陰極素子の２種類が知られている。冷陰極素子としては、例えば、電界放出型素子、金属／絶縁層／金属型放出素子、表面伝導型放出素子などが知られている。
【０００３】
表面伝導型放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより電子放出が生ずる現象を利用するものである。表面伝導型放出素子として、ＳｎＯ２薄膜を用いた素子がエリンソン等により報告されている（非特許文献１）。また、表面伝導型放出素子として、Ａｕ薄膜、Ｉｎ２Ｏ３／ＳｎＯ２薄膜、カーボン薄膜などを用いた素子が報告されている（非特許文献２，３）。
【０００４】
表面伝導型放出素子の素子構成の典型的な例について、図２を用いて説明する。図２は、非特許文献２で報告されている素子の平面図である。図２において、３０１は基板、３０２はスパッタで形成された金属酸化物よりなる導電性薄膜である。導電性薄膜３０２は図２に示すようにＨ字形の平面形状を有する。導電性薄膜３０２に後述の通電フォーミングと呼ばれる通電処理を施すことにより、電子放出部３０３が形成される。図中の間隔Ｌは０．５〜１［ｍｍ］、Ｗは０．１［ｍｍ］とされている。なお、図示の便宜から、電子放出部３０３を導電性薄膜３０２の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。
【０００５】
上述の表面伝導型放出素子においては、導電性薄膜３０２に通電フォーミングと呼ばれる通電処理を施すことにより電子放出部３０３を形成するのが一般的である。通電フォーミングとは、導電性薄膜３０２の両端に一定の直流電圧、もしくは、非常にゆっくりとしたレート（例えば１Ｖ／分程度）で昇圧する直流電圧を印加する処理である。これにより、導電性薄膜３０２を局所的に破壊、変形、もしくは、変質させ、電気的に高抵抗な状態の電子放出部３０３が形成される。なお、局所的に破壊、変形、もしくは、変質した導電性薄膜３０２（電子放出部３０３）の一部には、亀裂が発生する。通電フォーミング後、導電性薄膜３０２に所定の電圧を印加すると、その亀裂付近から電子が放出される。
【０００６】
上述の表面伝導型放出素子は、構造が単純なため、容易に製造することができる。そのため、大面積にわたり多数の素子を形成することができる。そこで、例えば特許文献１に開示されているように、多数の素子を配列して駆動するための方法が研究されている。
【０００７】
また、表面伝導型放出素子において、例えば、画像表示装置、画像記録装置などの画像形成装置、荷電源等への応用が研究されている。
【０００８】
特に、画像表示装置への応用としては、例えば特許文献２や特許文献３に開示されているように、表面伝導型放出素子と電子の照射により発光する蛍光体とを組み合わせて用いた画像表示装置が研究されている。表面伝導型放出素子と蛍光体とを組み合わせて用いた画像表示装置は、従来の他の方式の画像表示装置よりも優れた特性が期待されている。例えば、表面伝導型放出素子と蛍光体とを組み合わせて用いた画像表示装置は、自発光型であるためバックライトを必要としない点や、視野角が広い点において液晶表示装置よりも優れている。
【０００９】
発明者らは、従来、例えば図３に示す電気的な配線方法によるマルチ電子源の製造を試みてきた。すなわち、表面伝導型放出素子を二次元的に多数配列し、これらの素子を図３に示すようにマトリクス状に配線したマルチ電子源（マトリクス型マルチ電子源）の製造を試みてきた。
【００１０】
図３において、２０１は表面伝導型放出素子を模式的に示したもの、２０２は行配線（行方向の配線）、２０３は列配線（列方向の配線）である。行配線２０２および列配線２０３は、実際には有限の電気抵抗を有する。図３において、それらの抵抗は行配線抵抗２０４および列配線抵抗２０５として示されている。図３の例では、表面伝導型放出素子は、マトリクス状の配線の交差部に位置する。上述（図３）のような配線方法を、単純マトリクス配線と呼ぶ。２０６、２０７は行配線および列配線の一端に設けられた端子である。
【００１１】
なお、図示の便宜上、６×６のマトリクスを示しているが、マトリクスの規模はむろんこれに限ったわけではない。例えば、画像表示装置用のマルチ電子源の場合には、マトリクスの規模は、所望の画像表示を行うのに必要な素子数に応じて決定すればよい（必要な数の素子を配列させ、マトリクス状に配線すればよい）。
【００１２】
表面伝導型放出素子を単純マトリクス配線したマルチ電子源においては、所望の表面伝導型放出素子から電子を放出させるため、行配線２０２および列配線２０３に所定の電圧を印加する。例えば、マトリクス中の任意の行の表面伝導型放出素子を駆動するには、選択する行の行配線２０２に選択電圧Ｖｓを印加し、同時に非選択の行の行配線２０２に非選択電圧Ｖｎｓを印加する。これと同期して列配線２０３に電子を放出させるための電圧（駆動電圧Ｖｅ）を印加する。この方法によれば、選択された行の表面伝導型放出素子には、Ｖｅ−Ｖｓの電圧が印加され、また非選択の行の表面伝導型放出素子にはＶｅ−Ｖｎｓの電圧が印加される（行配線抵抗２０４および列配線抵抗２０５による電圧降下は無視する）。Ｖｅ、Ｖｓ、Ｖｎｓの大きさを適宜設定すれば、選択された行の表面伝導型放出素子だけから所望の強度の電子を放出させることができる。列配線の各々に異なる駆動電圧Ｖｅを印加すれば、選択された行における素子の各々から、異なる強度の電子を放出させることができる。また、表面伝導型放出素子の応答速度は高速であるため、駆動電圧Ｖｅを印加する時間の長さを変えれば、電子が放出される時間の長さを変えることができる。
【００１３】
そのため、表面伝導型放出素子を単純マトリクス配線したマルチ電子源には様々な用途が期待されている。例えば、画像情報に応じた電圧信号を適宜印加すれば、画像表示装置用の電子源として応用できるものと期待される。
【００１４】
一方、発明者らは表面伝導型放出素子の特性を改善するための研究を鋭意行った。その結果、製造工程において通電活性化処理を行うことが効果的であることを見いだした。
【００１５】
既に述べたように、表面伝導型放出素子の電子放出部を形成する際には、導電性薄膜に電流を流して導電性薄膜を局所的に破壊、変形、もしくは、変質させて亀裂を形成する処理（通電フォーミング処理）を行うのが一般的である。この後、さらに通電活性化処理を行うことにより電子放出特性を大幅に改善することができる。
【００１６】
通電活性化処理とは、通電フォーミング処理により形成された電子放出部に所定の条件で通電を行う（活性化電流を流す）ことにより、電子放出部の近傍に炭素もしくは炭素化合物を堆積させる処理のことである。例えば、所定の分圧の有機物を有する１０−４Ｔｏｒｒ以上１０−５Ｔｏｒｒ以下（全圧；１．３３×１０−２Ｐａ以上１．３３×１０−３
Ｐａ以下）の真空雰囲気中において、電圧パルスを定期的に印加する。それにより、電子放出部の近傍に炭素化合物を５００Å以下の膜厚で堆積させる。炭素化合物は、例えば、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれか、もしくはその混合物である。但し、この条件はほんの一例であって、表面伝導型放出素子の材質や形状により適宜変更されるべきであることは言うまでもない。
【００１７】
このような処理を行うことにより、通電フォーミング直後と比較して、同じ印加電圧における放出電流を１００倍以上増加させることができる。したがって、上述の多数の表面伝導型放出素子を単純マトリクス配線したマルチ電子源を製造する際においても、各素子に通電処理（通電活性化処理）を行うことが望ましい。なお、通電活性化処理の後に、真空雰囲気中の有機物の分圧を低減させることが望ましい。
【００１８】
また、表面伝導型放出素子を応用した各種画像表示パネルにおいては当然のことながら高品位・高精細な画像を表示可能であることが望まれる。それらは、例えば、単純マトリクス配線された多数の表面伝導型電子放出素子を用いることにより実現される。具体的には、数百〜数千もの行配線および列配線に接続された非常に多くの素子が必要となる。さらに、実際に高品位・高精細な各種画像形成パネルを作製するためには多数の表面伝導型放出素子（表面伝導型放出素子の素子特性）を均一に作製する必要がある。
【００１９】
以下、通電フォーミングによる高抵抗化処理に続いて実施される通電活性化処理を各素子に対して均一に行う方法について詳細に説明する。
【００２０】
従来、複数の表面伝導型放出素子を基板上にマトリクス状に配置（マトリクス配置）した電子源の通電活性化処理を行う方法として、特許文献４や、特許文献５に開示されている方法が用いられていた。具体的には、マトリクス配線のある行（または列）を選択し、選択した行（または列）配線側から電圧を印加する。そして、電圧を印加する行（または列）配線上の配線抵抗による電圧降下を緩和するための電圧を、選択した行（または列）配線と直交する列（または行）配線側から印加する。これにより、マトリクス配線上の多数の表面伝導型放出素子にほぼ均一な電圧（活性化電圧）を印加することがきる。即ち、通電活性化処理を各素子に対して均一に行うことができる。なお、特許文献４には、通電活性化処理を同時に行う配線の本数が一本（単ライン）の場合について開示されている。特許文献５には、通電活性化を同時に行う配線の本数が複数の場合について開示されている。また、行配線抵抗、列配線抵抗による電圧降下をそれぞれ補償する電圧を印加する方法は、特許文献６に開示されている。
【００２１】
以下、多数の表面伝導型放出素子に通電活性化処理を施す方法として、行列状にマトリクス配線された表面伝導型放出素子を複数のグループに分割し、グループ単位に順次電圧を印加する方法について説明する。具体的には、図３に示すようなＭ行Ｎ列の表面伝導型放出素子に対して、１行を単位として１行ずつ順次電圧を印加する方法について説明する。
【００２２】
まず、図４を用いて通電活性化装置の構成について説明する。図４は、従来の通電活性化装置の構成を示す図である。図４において、１０１は表面伝導型放出素子が配置された基板である。基板１０１には、複数の表面伝導型放出素子がマトリクス状に配置、配線されており、既にフォーミング処理が完了しているものとする。基板１０１は不図示の気密容器に封入される。この気密容器は不図示の真空排気装置に接続されて、内部を１０−４〜１０−５Ｔｏｒｒ程度に真空排気される。行配線端子２０６および列配線端子２０７には外部の電気回路が接続される。図４の例においては、行配線に順次電圧を印加し、行配線単位で活性化を行うものとする。電圧が印加される行配線を活性化ラインと定義する。
【００２３】
図４において、１０２はメインコントローラである。メインコントローラ１０２は、電圧降下量算出部１１６から通知される電圧降下量に基づいて、行配線電圧印加部１０３、ライン選択回路１０４、及び、列配線電圧印加部１０６に対して指示を行う。具体的には、行配線電圧印加部１０３には通電活性化を行う行配線に対して印加する電圧を指示する。ライン選択回路１０４には通電活性化すべきラインの番号を指示する。列配線電圧印加部１０６に対しては各列配線に印加すべき電圧を指示する。なお、それらの指示は互いに同期して行われる。
【００２４】
図３において、ある時点では、全ての列配線端子２０７と、特定の行配線端子２０８だけが通電され、それ以外の行配線端子２０６は電気的に絶縁される。そのため、例えば、図３に示す黒色の放出素子のみに対して通電活性化を行うことができる。
【００２５】
図４において１０３は、行配線に対して適宜電圧を印加する行配線電圧印加部である。１０４は、メインコントローラの指示に従って活性化ラインを選択するライン選択回路である。１０６は、行配線電圧印加部１０３と同様に列配線に対して適宜電圧を印加する列配線電圧印加部である。１０７は、行配線電圧印加部１０３と列配線電圧印加部１０６に対して電力を供給する電源である。
【００２６】
１０５は、選択した行配線に電圧が印加された際、その行における各放出素子に流れる電流を計測する電流検出回路である。電流検出回路１０５は、検出用抵抗Ｒｍｏｎ（不図示）と、その抵抗の両端の電圧を計測する計測アンプ（不図示）で構成されている。これにより電流Ｉｄを検出し、電流Ｉｄを活性化電流値１１２として電圧降下量算出部１１６に出力する。即ち、電流検出回路１０５では、選択された行における各放出素子に流れる電流の総和が計測される。なお、検出用抵抗Ｒｍｏｎの抵抗値は、電流Ｉｄが流れて発生する電圧降下により、表面伝導型放出素子への印加電圧が影響を受けないように十分小さな値とする。
【００２７】
１１７は、基板１０１を支持するステージ（支持体）である。ステージ１１７は、冷却水循環装置１０９から供給される冷却水１１０を内部に循環させることにより、基板１０１で発生する熱を外部に放出する機能を有する。１２１は、活性化電流値から基板の発熱量を算出する発熱量計測部である。発熱量計測部１２１はステージ温度コントローラ１０８に対して発熱量１２３を通知する。ステージ温度コントローラ１０８は、発熱量計測部１２１から通知された発熱量に基づいて、冷却水循環装置１０９に水温１２２を通知する。冷却水循環装置１０９は、ステージ温度コントローラ１０８から通知された水温１２２に基づいて冷却水１１０をステージ内に循環させる。
【００２８】
１１６は、配線抵抗と電流検出回路１０５から通知される活性化電流値から電圧降下量を算出してメインコントローラ１０２に通知する電圧降下量算出部である。
【００２９】
次に、配線抵抗による電圧降下の補償方法について詳細に説明する。通電活性化処理は、表面伝導型素子に対して所定の電圧（活性化電圧Ｅａｃ）を印加することによりなされる。具体的には、配線抵抗の値が無視できる程度に小さければ、配線の両端の電圧差がＥａｃになるようにすればよい。例えば、列配線端子Ｄｙ２０７には０Ｖの電圧を、行配線端子Ｄｘ２０６には−Ｅａｃの電圧を印加すればよい。しかし、一つの配線には数Ωから数百Ωの電気抵抗があり、活性化電流は例えば２ｍＡ程度であるため、配線抵抗による電圧降下は無視できない。また活性化電流の大きさは活性化の進行によって変化するため、電圧降下を補償するための電圧の大きさもそれに応じて変化させる必要がある。
【００３０】
図５は、図３に対して電流検出回路１０５とライン選択回路１０４が接続されており、ｋ行目が通電活性化されることを説明した模式図である。図５において電圧降下量を補償
するために、行配線側端子２０６には、活性化電圧Ｅａｃに列配線２０３上の電圧降下補償量ｄＶｙを加算した電圧を印加する。また、列配線側端子２０７には選択されている行配線２０２上の電圧降下を補償する電圧ｄＶｘを印加する。行配線端子２０６には、図４における行配線電圧印加部１０３がライン選択回路１０４と電流検出回路１０５を介して電圧を印加する。列配線端子２０７には列配線電圧印加部１０６が電圧を印加する。
【００３１】
図６は、行配線に印加する電圧（行配線印加電圧）を例示したものである。図６は、例えば、図３におけるｋ行目の表面伝導型放出素子（図３中、黒色で示す）に印加する行配線印加電圧を例示したものである。列配線端子２０７から電流が流れると、電圧は列配線抵抗２０５によって降下する。それを補償するために行配線に印加する電圧ｄＶｙは、列配線の端子２０７から遠ざかるほど低くすればよい。
【００３２】
図７は同様に列配線に印加する電圧（列配線印加電圧）を例示したものである。列配線端子２０７から電流が流れると、電圧は行配線抵抗２０４によって降下する。それを補償するために列配線に印加する電圧ｄＶｘは、行配線の端子２０６から遠ざかるほど高くすればよい。
【００３３】
より具体的な印加電圧について詳細に説明する。まず、行配線印加電圧について説明する。上述したように、通電活性化中のライン毎の活性化電流は図４の電流検出回路１０５で随時計測することができる。図７において各素子に流れる電流Ｉ１〜ＩＮは常にほぼ等しいため、ライン上の各素子の活性化はほぼ一様に進行する。その電流値は電流検出回路１０５で検出される電流値Ｉｄを用いて、
Ｉ１＝Ｉ２＝・・・・＝ＩＮ＝Ｉａｖｅ＝Ｉｄ／Ｎ      （式１）
と表せる。また、各素子に流れる電流が列配線２０３を通過するときに生じる電圧降下量は通電活性化する行がｋ行目の場合、
ｄＶｙ（ｋ）＝ｒｙ（１，ｋ）×Ｉａｖｅ      （式２）
と表すことができる。なお、ｒｙ（１，ｋ）は列配線の抵抗値（列配線側の端子２０７からｋ行目までの列配線の抵抗値）であり、
ｒｙ（１，ｋ）＝ｒｙ０＋ｒｙ１＋ｒｙ２＋・・・・・＋ｒｙｋ      （式３）
と表せる。
【００３４】
式２で表される電圧降下量は列配線によらず一定であるので、行配線に印加する電圧を調整することによってこの電圧降下量ｄＶｙ（ｋ）を補償することができる。具体的には、行配線端子２０６にはｄＶｙ（ｋ）にＥａｃを加算した値を印加すればよい。即ち、行配線端子２０６には、
Ｄｘ（ｋ）＝−（Ｅａｃ＋ｄＶｙ（ｋ））      （式４）
を印加すればよい。なお、ｋ＝１，２，・・・Ｍである。
【００３５】
図６は以上を模式的に示した図である。行配線印加電圧７０１が行配線番号に対して直線的に変化するのは、ある時点における列配線の配線抵抗および各素子の活性化電流が一様であるためである。
【００３６】
次に、列配線印加電圧について説明する。列配線印加電圧は、行配線に活性化電流が流れることによる電圧降下を補償する必要がある。即ち、列配線端子２０７にはこの電圧降下補償量を印加すればよい。図５を用いて詳細に説明する。１列目で考えると、ｒｘ０とｒｘ１にＩａｖｅのＮ個分の電流が流れることから電圧降下補償量ｄＶｘ（１）すなわち列配線への印加電圧Ｄｙ（１）は、
Ｄｙ（１）＝ｄＶｘ（１）＝（ｒｘ０＋ｒｘ１）×Ｉａｖｅ×Ｎ      （式５）
と表せる。２列目の電圧降下量ｄＶｘ（２）は同様に、ｒｘ２にＩａｖｅ×（Ｎ−１）の電流が流れるため、その電圧降下をｄＶｘ（１）に加算すればよい。即ち、２列目の電圧降下量は、
Ｄｙ（２）＝ｄＶｘ（２）
＝ｄＶｘ（１）＋ｒｘ２×Ｉａｖｅ×（Ｎ−１）      （式６）
と表せる。即ち、ｊ列目の電圧降下量は、
Ｄｙ（ｊ）＝ｄＶｘ（ｊ）
＝ｄＶｘ（ｊ−１）＋ｒｘｊ×Ｉａｖｅ×（Ｎ−ｊ＋１）  （式７）
と表せる。但し、ｊ＝１，２，３，・・・，Ｎであり、ｊ＝１のとき、ｄＶｘ（０）＝０である。
【００３７】
このように算出された列配線毎の印加電圧は、図７に示すように（列配線印加電圧７０２）、列番号の増加に伴って漸増する。
【００３８】
図８〜１０を用いて、列配線印加電圧と行配線印加電圧の時間的な変化について説明する。通電活性化は全ての素子が目標となる電流値（目標電流値）になるように行うものとする。目標電流値は必要とする電子放出量などから予め決定される。以下、基板１０１上の各素子の素子電流（活性化電流）が最終的に２ｍＡになるように電流検出回路１０５出力をモニタしながら、通電活性化処理を行った場合について説明する。
【００３９】
通電活性化処理を行う際、素子の電気特性は図８に示すような変化をする。すなわち、活性化の開始時には素子電流はほとんど流れず、通電と共に素子電流が増大し、かつ飽和する。図８において、時刻ｔ１では活性化処理の初期段階で素子電流が小さく、時刻ｔ２〜ｔ３の間では素子電流は飽和している。このような場合、電圧降下の大きさは活性化電流に応じて変化する。そのため、行配線印加電圧は図９のように、列配線印加電圧は図１０にように変化させる。このようにすることにより、行配線および列配線による電圧降下を補償して各素子に対してほぼ均一の活性化電圧を印加することができる。ひいては、表面伝導型放出素子の電子放出特性の均一性を改善することができる。
【００４０】
【特許文献１】特開昭６４−３１３３２号公報
【特許文献２】米国特許第５０６６８８３号明細書
【特許文献３】特開平２−２５７５５１号公報
【特許文献４】特開２０００−３０６５００号公報
【特許文献５】特開２０００−３１１５９３号公報
【特許文献６】特開２００３−３６７８２号公報
【非特許文献１】Ｇ．Ｄｉｔｔｍｅｒ：“Ｔｈｉｎ  Ｓｏｌｉｄ  Ｆｉｌｍｓ”，９，３１７（１９７２）
【非特許文献２】Ｍ．Ｈａｒｔｗｅｌｌ  ａｎｄ  Ｃ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥ  Ｔｒａｎｓ．ＥＤ  Ｃｏｎｆ．”，５１９（１９７５）
【非特許文献３】荒木久他：真空、第２６巻、第１号、２２（１９８３）
【発明の開示】
【発明が解決しようとする課題】
【００４１】
しかしながら、上述した方法を用いても電子放出特性のばらつきを完全に解消することは困難であった。発明者等は以下のような理由によりこのばらつきが発生することを見出した。上述した方法では、通電活性化処理中の配線抵抗（ｒｘ０〜ｒｘＮ，ｒｙ０〜ｒｙＭ）の大きさは、常に一定と仮定されているが、配線抵抗の温度は実際には処理中に発生する熱による基板の表面温度の変化に伴って変化している。具体的には、配線抵抗の温度が高温になると配線抵抗は大きくなり、同じ電流値であっても電圧降下量は大きくなる。逆に、配線抵抗の温度が低温になると配線抵抗は小さくなり、同じ電流値であっても電圧降下量は小さくなる。上述した方法では、このことが考慮されていないため、電子放出特性のばらつきが生じてしまうのである。具体的には、配線抵抗の温度が高温の場合に、列配線端子および行配線端子から離れた素子ほど電圧が印加されなくなる。逆に、配線抵抗の温度が低温の場合に、行配線端子および列配線端子から離れた素子ほど大き過ぎる電圧が印加されてしまう。
【００４２】
例えば、配線に銀（Ａｇ）を使用した場合を考える。行配線全体の抵抗値は１０Ω程度と小さいが、仮に、通電処理において各素子に流れる電流が２ｍＡ、列配線が５７６０本あったとすると、一本の行配線には平均して５．７Ａという大きな電流が流れることになる。仮に、基板表面温度が１０℃高くなると、銀の比抵抗は４％程度上昇する。即ち、１０Ωの抵抗は０．４Ω程度大きくなり、電圧降下の大きさは基板の端付近で約２Ｖ（＝５．７Ａ×０．４Ω）にもなる。そのため素子特性の均一性に影響を与えることとなる。
【００４３】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、均一な電子放出特性を得られるような電子源の製造装置およびその製造方法と、それによって製造された電子源およびその電子源を用いた画像表示装置を提供することにある。
【課題を解決するための手段】
【００４４】
本発明の電子源の製造装置は、
基板上に設けられた複数の行配線と複数の列配線との間に接続され、且つ、マトリクス配置された複数の電子放出素子のそれぞれに対し、活性化電流を流す通電活性化処理を施すことによって各電子放出素子を活性化する電子源の製造装置であって、
各電子放出素子に活性化電流を流すために、行配線と列配線との間に電圧を印加する電圧印加手段と、
前記通電活性化処理中に行配線と列配線の配線抵抗値を算出する配線抵抗値算出手段と、
前記配線抵抗値算出手段で算出された配線抵抗値に基づいて、配線抵抗による電圧降下量を算出する電圧降下量算出手段と、
前記電圧降下量算出手段で算出された電圧降下量に基づいて、前記行配線と列配線との間に印加する電圧の値を制御する制御手段と、
を有することを特徴とする。
【００４５】
本発明の電子源の製造方法は、
基板上に設けられた複数の行配線と複数の列配線との間に接続され、且つ、マトリクス配置された複数の電子放出素子のそれぞれに対し、活性化電流を流す通電活性化処理を施すことによって各電子放出素子を活性化する電子源の製造方法であって、
各電子放出素子に活性化電流を流すために、行配線と列配線との間に電圧を印加するステップと、
前記通電活性化処理中に行配線と列配線の配線抵抗値を算出するステップと、
前記算出された配線抵抗値に基づいて、配線抵抗による電圧降下量を算出するステップと、
前記算出された電圧降下量に基づいて、前記行配線と列配線との間に印加する電圧の値を制御するステップと、
を有することを特徴とする。
【００４６】
本発明の電子源は、
上記電子源の製造装置を用いて製造されたことを特徴とする。
【００４７】
本発明の画像表示装置は、
上記電子源の製造装置を用いて製造された電子源を有することを特徴とする。
【発明の効果】
【００４８】
本発明によれば、均一な電子放出特性を得られるような電子源の製造装置およびその製造方法と、それによって製造された電子源およびその電子源を用いた画像表示装置を提供することができる。
【発明を実施するための最良の形態】
【００４９】
以下に本発明に好適ないくつかの実施例について説明する。なお、以下の実施例に示す電子源の製造装置は、基板上に設けられた複数の行配線と複数の列配線との間に接続され、且つ、マトリクス配置された複数の電子放出素子を有する電子源の製造方法である。特に、そのような複数の電子放出素子のそれぞれに対し、活性化電流を流す通電活性化処理を施すことによって各電子放出素子を活性化する電子源の製造装置である。
【００５０】
＜実施例１＞
図１は、本発明の実施例１に係る通電活性化装置の構成を示す図である。本実施例に係る通電活性化装置は、図４に示す従来の通電活性化装置と比較して、温度センサ１１１、基板表面温度計測部１１３、配線抵抗算出部１１４、基準温度・基準配線抵抗記憶部１１５を更に有する。
【００５１】
温度センサ１１１は、基板の表面温度（基板表面温度）を検知するセンサである。温度センサ１１１としては、例えば、接触式の温度計（例えば、抵抗温度計など）や非接触式の温度計（例えば、放射温度計など）などを用いればよい。非接触式の温度計の場合には、温度センサ１１１は不図示の真空容器内に配置してもよいし、真空容器外に配置してもよい。温度センサ１１１を真空容器外に配置する場合には、気密容器に所望の波長の光を透過するビューポートを設け、それを透過した光を検知すればよい。本実施例では、気密容器にビューポートを設け、基板と対向する位置に温度センサ１１１として非接触式の温度計を設けるものとする。
【００５２】
基板表面温度計測部１１３は、温度センサ１１１の出力値を元に基板表面温度を計測する計測部である。本実施例では、非接触式の温度計の出力値を元に基板表面温度を計測する。
【００５３】
配線抵抗算出部１１４は、行配線と列配線の配線抵抗値を算出する算出部である。具体的には、通電活性化処理中に行配線と列配線の配線抵抗値を算出する。それらの配線抵抗値は、基準温度・基準配線抵抗記憶部１１５に記憶された基準温度と基準配線抵抗値（基準温度のときの行配線と列配線の配線抵抗値）、および、基板表面温度計測部１１３から通知される基板表面温度に基づいて算出される。算出方法の詳細については以下で説明する。なお、本実施例では、通電活性化中にそれらの配線抵抗値を随時算出して更新するも
のとする。
【００５４】
基準温度・基準配線抵抗記憶部１１５は、上述したように、基準温度と基準配線抵抗値を記憶する記憶部である。基準温度・基準配線抵抗記憶部１１５としては、不揮発性メモリやハードディスクなど既存の技術を適用すればよい。
【００５５】
なお、本実施例では、ステージ温度コントローラ１０８は、基板の表面温度を一定に保つために、基板表面温度に応じて冷却水循環装置１０９に対して水温を指示するものとする。
【００５６】
本実施例に係る通電活性化装置の構成について、図１１を用いて詳細に説明する。図１１において、１０１は表面伝導型放出素子が配置された基板である。４１２は基板１０１上において素子および配線が設けられた領域（素子・配線領域）である。この素子・配線領域４１２は真空容器４０８とＯ−リング４０９とで外部の雰囲気から遮断されている。真空容器で覆われた領域（空間）は、真空ポンプ４０４とバルブ４０６を制御することにより真空雰囲気にすることができる。また真空容器４０８には有機ガス供給装置４０５が接続されており、通電活性化のためのガスを供給することができる。基板１０１は支持体４０３に設けられた静電チャック４０２によって吸着されることで固定されている。支持体４０３の内部には水冷配管４１０があり、その中を冷却水１１０が通過することで、素子・配線領域４１２で発生した熱４０１が外部へ運び出され、基板１０１は冷却される。４１３はビューポートであり、温度センサ１１１は、真空容器４０８に設けられたビューポート４１３を通じて素子・配線領域４１２から放射される光を検知する（基板表面の温度を検知する）。ビューポートは、放射される光を減衰させないような素材（例えば、フッ化バリウムの結晶など）で作られている。４１４は通電活性化処理のための電力を供給する電流プローブである。なお、図１におけるステージ１１７はこの静電チャック４０２、支持体４０３を簡略化して書いたものである。
【００５７】
以下、行配線と列配線の間に印加する電圧の設定方法について詳細に説明する（なお、本実施例では、行配線電圧印加部と列配線電圧印加部とを併せたものが電圧印加手段に相当する）。本実施例では行配線の配線抵抗値（ｒｘ）および列配線の配線抵抗値（ｒｙ）を、それぞれ、次式のように定義する。
ｒｘ＝ｒｘｂ（１＋α×（Ｔｒｐ−Ｔ０））      （式８）
ｒｙ＝ｒｙｂ（１＋α×（Ｔｒｐ−Ｔ０））      （式９）
ここで、ｒｘｂは行配線の基準配線抵抗値、ｒｙｂは列配線の基準配線抵抗値、Ｔ０は基準温度、Ｔｒｐは現在の基板表面温度、αは温度変化に対する電気抵抗値の変化率である。なお、αは配線に用いる材料によって決定する定数である。
【００５８】
配線抵抗値算出後は式１〜７と同様に電圧降下量の算出を行えばよい。具体的には、配線抵抗ｒｘ１〜ｒｘＮの抵抗値として、それぞれ、式８の配線抵抗値を用い、配線抵抗ｒｙ１〜ｒｙＭの抵抗値として、それぞれ、式９の配線抵抗値を用いればよい。それにより、すべての素子に均一な活性化電圧Ｅａｃを印加することができる。
【００５９】
本実施例では、配線抵抗算出部が、基準温度・基準配線抵抗記憶部１１５に格納された基準温度及び基準配線抵抗値のデータ、および、基板表面温度に基づいて配線抵抗値を算出する。電圧降下量算出部が、算出された配線抵抗値と電流検出回路１０５からの活性化電流値１１２（活性化電流の値）とに基づいて配線抵抗による電圧降下量を算出する。そして、メインコントローラが、算出された電圧降下量に基づいて行配線と列配線との間に印加する電圧の値を制御する。これにより、配線抵抗による電圧降下が補償され、活性化
中の各素子の特性を補償することができる。
【００６０】
活性化中の各素子の特性を補償する電圧値を出力するまでの様子について、図１及び図１２〜１６を用いて説明する。図１２は、図８と同様、通電活性化処理中における素子電流の時間的変化を示す図である。図１３はそのときの素子および配線抵抗から発生する熱量を模式的に示した図である。即ち、図１３は、活性化電流が上昇するにしたがって発熱量が増大する様子を示す図である。図１４はそのときの基板表面温度を示す図である。なお、本実施例では、上述したように、冷却水循環装置１０９で流される水温は基板表面温度に基づいて制御されるが、このような構成を採用しても基板表面温度を一定に保つことは困難である。具体的には、基板表面温度を一定に保つためには、発熱、ステージや基板および冷却水の熱容量、冷却水循環装置の廃熱能力などを考慮しなくてはならないため、困難となる。例えば、基板表面温度は、図１４のように変動する。時刻ｔ２，ｔ３のように素子電流が同じであっても（図１２）、基板表面温度が異なる（図１４）のが一般的である。本実施例では、上述した方法により、図１５，１６に示すように電圧補償の大きさを状況に応じて異ならせることを可能とした。例えば、時刻ｔ２の時の基板表面温度Ｔ２が、時刻ｔ３の時の基板表面温度Ｔ３より高い場合、配線抵抗の電圧降下補償の大きさを、時刻ｔ３よりも時刻ｔ２のほうがより大きくなるように制御することができる。以上説明したような方法で、活性化時に生じる電圧降下を補償することができ、全ての素子の電子放出特性を均一化することができた。
【００６１】
＜実施例２＞
以下、本発明の実施例２に係る表面伝導型放出素子の通電活性化装置について図１７を用いて説明する。本実施例では、温度センサとして接触式の温度計を用いた場合について説明する。
【００６２】
図１７において１１１は基板表面温度を検知する温度センサである。温度センサは基板表面上ではあるが通電活性化処理に影響を及ぼさず、素子・配線領域のごく近傍にあって素子・基板領域の温度が十分に検知できる位置（素子領域（素子が位置する領域）の周縁部）に設ければよい。適切な力で基板に押し付けられる構成であれば（温度センサが基板に密着するような構成であれば）、温度センサは真空容器４０８に固定してもよい。なお、行配線と列配線の間に印加する電圧の設定方法は、実施例１と同様のため、説明を省略する。このような構成においても、実施例１と同様に、通電活性化処理中に生じる電圧降下を補償することができ、全ての素子の電子放出特性が均一化された。
【００６３】
＜実施例３＞
以下、本発明の実施例３に係る表面伝導型放出素子の通電活性化装置について説明する。実施例１では、基板の表面温度を検知するための温度センサとして、放射温度計を基板と対向する位置に設けた場合について説明したが、本実施例では、温度センサがステージ内（支持体中）に複数設けられている場合について説明する。その場合における基板表面温度の計測方法ついて図１８を用いて説明する。
【００６４】
図１８において１１１ａ、１１１ｂは温度センサである。これらの温度センサは、基板表面の素子・配線領域４１２で発生した熱４０１の移動する方向（支持体内における熱の移動方向）に沿って配置されている。以下、温度センサ１１１ａにより計測された温度をＴａ、温度センサ１１１ｂにより計測された温度をＴｂとして説明する。
【００６５】
熱流束Ｑ［Ｗ／ｃｍ２］の大きさは、次式で示すように、二つの温度センサの温度差に比例する。
Ｔａ−Ｔｂ∝Ｑ      （式１０）
この比例関係において、比例係数ρ１は温度センサ間の距離とその間の物質の物性（熱伝導率）から求めることができる。従って、式１０は次式のように書くことができる。
Ｑ＝ρ１×（Ｔａ−Ｔｂ）      （式１１）
【００６６】
同様に、基板の発熱量Ｑは、温度センサ１１１ａの温度Ｔａと基板表面温度Ｔｒｐの温度差に比例する（式１２）。なお、上述した熱流束Ｑと発熱量Ｑは同じものであるが、発熱は基板表面で生じているため、センサ間とセンサ−基板間とで用語を使い分けている。
Ｔｒｐ−Ｔａ∝Ｑ      （式１２）
この比例関係において、比例係数ρ２は上述したρ１と同様に求めることができる。従って、式１２は次式のように書くことができる。
Ｑ＝  ρ２×（Ｔｒｐ−Ｔａ）      （式１３）
【００６７】
以上、式１２と式１３より、基板表面温度Ｔｒｐは
Ｔｒｐ＝（Ｔａ−Ｔｂ）×（ρ１／ρ２）＋Ｔａ      （式１４）
と表すことができる。
【００６８】
本実施例では、複数の温度センサの出力値に基づいて基板表面温度が算出される。具体的には、式１４を用いて基板表面温度が算出される。そして、実施例１と同様に、算出された基板表面温度を用いて配線抵抗値及び電圧降下量が算出され、通電活性化処理が行われる。本実施例に係る通電活性化装置で通電活性化処理を行った結果、実施例１，２と同様に、通電活性化処理中に生じる電圧降下を補償することができ、全ての素子の電子放出特性が均一化された。
【００６９】
＜実施例４＞
以下、本発明の実施例４に係る表面伝導型放出素子の通電活性化装置について説明する。実施例３では、基板の表面温度を検知するための温度センサが、支持体中に複数設けられている場合について説明したが、本実施例では、ステージ中の１つセンサと基板の発熱量とを用いて基板表面温度を算出する方法について説明する。なお、本実施例では、基板の発熱量を活性化電流の値に基づいて算出する場合について説明する。
【００７０】
以下、本実施例における基板表面温度の計測方法について図１９〜２１を用いて説明する。図１９に示すように、温度センサ１１１は基板表面の素子・配線領域４１２で発生した熱が通過する位置に設けられている。熱流束の大きさ、すなわち、単位面積・時間当たりの発熱量Ｑは、ある素子領域における配線抵抗と素子からの発熱を合計することで算出できる。そのことを、図２０を用いて詳細に説明する。
【００７１】
図２０において、ａ，ｂは、それぞれ、素子の行方向、列方向の幅である。即ち、素子の面積はａ×ｂと表すことができる。ｒｘは行配線の１素子あたり抵抗値、ｒｙは列配線の１素子あたり抵抗値、Ｉｘはｒｘを流れる電流値、Ｉｙはｒｙを流れる電流値である。Ｉｆは素子２０１を流れる電流値（活性化電流の値）、Ｅａｃは素子の両端にかかる電圧値（活性化電圧の値）、ｓは素子に電圧が印加されている実質的な時間の比率である。こ
のとき、単位面積・時間あたり発熱量は、
Ｑ＝ｓ×（Ｉｘ２×ｒｘ＋Ｉｙ２×ｒｙ＋Ｉｆ×Ｅａｃ）／（ａ×ｂ）  （式１５）
と表すことができる。
【００７２】
なお、行配線単位で通電活性化処理を行う場合、Ｉｘの大きさは画素の位置によって変化するが、センサ１１１を通過する熱４０１を発生させる領域の電流量で置き換えてもよい。
【００７３】
また、基板表面温度Ｔｒｐと図１９におけるセンサ温度Ｔｓｔの温度差は、次式で示すように、発熱量Ｑに比例する。
Ｔｒｐ−Ｔｓｔ∝Ｑ      （式１６）
この比例関係における比例係数ρ［Ｋ／（Ｗ／ｃｍ２）］は、実施例３で述べたように求めることができるので、式１６は次式のように書くことができる。
Ｔｒｐ−Ｔｓｔ＝ρ×Ｑ      （式１７）
Ｔｒｐ＝Ｔｓｔ＋ρ×Ｑ      （式１８）
式１８に式１５を代入することにより、基板表面温度を算出することができる。
【００７４】
上述したような基板表面温度の算出は、図２１で示すように、基板表面温度計測部１１３において、温度センサ１１１から送られる温度データと、電流検出回路１０５から送られる活性化電流値１１２とに基づいて算出できる。
【００７５】
本実施例では、上述した方法で基板表面温度が算出される。そして、実施例１と同様に、算出された基板表面温度を用いて配線抵抗値及び電圧降下量が算出され、通電活性化処理が行われる。本実施例に係る通電活性化装置で通電活性化を行った結果、通電活性化処理中に生じる電圧降下を補償することができ、全ての素子の電子放出特性が均一化された。
【００７６】
＜実施例５＞
以下、本発明の実施例５に係る表面伝導型放出素子の通電活性化装置について説明する。上記実施例では、行配線抵抗ｒｘ１〜ｒｘＮ（列配線抵抗ｒｙ１〜ｒｙＭ）を、それぞれ、行（列）に寄らず同じ値として用いたが、ライン単位の通電活性化処理を行う場合、素子毎の活性化電流は行毎にわずかに異なる。本実施例では、そのような活性化電流の違いを考慮した通電活性化処理について説明する。
【００７７】
上述したように、各行配線に流れる電流は電流検出回路１０５で計測できる。本実施例では、電流検出回路１０５で計測した電流値（具体的には、各素子に流れる活性化電流の値）基づいて各行配線における取り出し配線領域（例えば、行配線のうちｒｘ１から行配線端子までの部分に対応する領域）の基板表面温度を算出する。そして、算出された基板表面温度に基づいて、行配線毎に配線抵抗値、電圧降下量の算出を行う。それにより、算出される電圧降下量の精度を高めることができる。これを図３、図２２を用いて詳細に説明する。図２２は、図３における取り出し配線領域８０１を明示的に示した図である。以下、図２２のｋ行目における電圧降下量の算出方法について説明する。
【００７８】
図２２において、取り出し配線の抵抗値をｒｘ０とする。この抵抗による発熱Ｑは、次
式のように表すことができる。
Ｑ（ｋ）＝ｓ×（ｒｘ０（ｋ）×Ｉｄ（ｋ）２）／（ｃ×ｄ）      （式１８）
ここで、ｃ、ｄはそれぞれ一行あたりの取り出し配線領域８０２の行方向、列方向の幅であり、ｓは電圧が実質的に印加されている時間的な比率である。なお、一行あたりの取り出し配線領域８０２は、ｃとｄが行毎に等しければどのように定めてもよい。式１８においてｋ＝１，２，・・・・Ｍである。また、取り出し配線の下部の温度は行配線によらず一定の値Ｔ０（基準温度）とすることができる。従って、各行の取り出し配線抵抗の温度は、
Ｔｋ＝Ｔ０＋ρ３×Ｑ（ｋ）      （式１９）
と表せる。ステージ表面には熱伝導率の高い材料（例えば、ＡｌＳｉＣやＴｉ）の層が形成されており、取り出し配線下部の温度とは、取り出し配線が設けられた位置におけるその層の温度のことである。また、式１９においてｋ＝１，２，・・・・Ｍである。
【００７９】
この配線抵抗の温度から、ｋ行目の取り出し配線部の抵抗値ｒｘ０（ｋ）は
ｒｘ０（ｋ）＝ｒｘ０ｂ（１＋α×（Ｔｋ−Ｔ０））      （式２０）
と表せる（取り出し配線抵抗値算出手段）。ここで、Ｔ０は基準温度、ｒｘ０ｂは基準温度のときの取り出し配線抵抗値、Ｔｋは現在の配線抵抗の温度である。なお、式２０においてｋ＝１，２，・・・・Ｍである。
【００８０】
本実施例では、取り出し配線部の抵抗値ｒｘ０として、上述の方法により算出される抵抗値を用いる（他の抵抗は実施例１と同様とする）。これにより、行毎に活性化電流を異ならせることができるため、活性化時に生じる電圧降下量をより精度よく算出することができる。本実施例に係る通電活性化装置で通電活性化処理を行った結果、通電活性化処理中に生じる電圧降下を補償することができ、全ての素子の電子放出特性が均一化された。
【００８１】
＜実施例６＞
以下、本発明の実施例６に係る表面伝導型放出素子の通電活性化装置について図２３，２４を用いて説明する。本実施例では、行配線の配線抵抗値を配線抵抗算出部とは独立に算出する（配線抵抗算出部による算出方法とは異なる方法で算出する）。そして、算出された行配線の配線抵抗値に基づいて基板表面温度を算出する。
【００８２】
図２３は表面伝導型放出素子を模式的に示したものである。図２３において、２０２は行配線である。図３では、行配線２０２の一端にのみ端子が設けられているが、図２３では行配線は、その両端に端子（一方を端子２０６、他方を端子２０８とする）を有している。
【００８３】
図２４は、本実施例に係る通電活性化装置の構成を示す図である。図２４に示すように、本実施例に係る通電活性化装置は、図１で示した通電活性化装置と比較して、行配線の他方の端子２０８側にライン選択回路１１８と行配線電圧印加部１１９を更に有し、列配線の端子側に列配線選択回路１２０を更に有する。ライン選択回路１１８、行配線電圧印加部１１９、及び、列配線選択回路１２０は、それぞれ、メインコントローラ１０２に接続されている。
【００８４】
この２つの行配線電圧印加部１０３，１１９を行配線の両端に接続することにより、行
配線には、その両端から異なった電圧を印加することができる（行配線の両端の間に電圧が印加することができる）。異なった電圧を印加したときに（行配線の両端の間に電圧を印加したときに）行配線に流れる電流量を電流検出回路１０５で計測することで、通電活性化中の配線抵抗の値を計測することができる。このとき、列配線は列配線選択回路により列配線電圧印加部１０６と電気的に遮断されるため、計測するための電流は列配線回路には流入しない。以下、行配線の配線抵抗値、及び、基板表面温度の算出方法について説明する。なお、基板表面温度を算出した後の処理は実施例１と同様のため、説明は省略する。
【００８５】
行配線電圧印加部１０３の電圧をＶ１、行配線電圧印加部１１９の電圧をＶ２、電流検出回路１０５で検出した電流をＩとすると、行配線の配線抵抗値ｒｘａｌｌは次式のように表すことができる。即ち、列配線とは電気的に遮断された状態において、行配線に所定の電圧を印加した際に、該行配線に流れる電流の値から該行配線の配線抵抗値を算出することができる（行配線抵抗値算出手段）。なお、当該行配線の配線抵抗値の算出は、例えば、電圧降下量算出部により行われる。
ｒｘａｌｌ＝（Ｖ１−Ｖ２）／Ｉ      （式２１）
【００８６】
また、基準温度をＴ０、基板表面温度をＴｒｐ、温度変化に対する電気抵抗値の変化率をα、行配線の基準抵抗をｒｘａｌｌｂとすると、行配線の抵抗値ｒｘａｌｌは次式のように表すことができる。
ｒｘａｌｌ＝ｒｘａｌｌｂ（１＋α×（Ｔｒｐ−Ｔ０））      （式２２）
【００８７】
式２１，２２より、基板表面温度は次式のように表すことができる。即ち、式２１で算出された配線抵抗値に基づいて基板表面温度を算出することができる。
Ｔｒｐ＝（ｒｘａｌｌ／ｒｘａｌｌｂ−１）／α＋Ｔ０      （式２３）
このＴｒｐを用いて行配線および列配線の抵抗値を補正することができる。
【００８８】
このように、一旦、Ｔｒｐを計算して配線抵抗値を求めることもできるが、行配線に関しては式２１により行配線の配線抵抗値が算出可能に構成されているため、式２１で算出された配線抵抗値を電圧降下量の算出に使用してもよい。
【００８９】
また、図２４ではライン選択回路１１８および行配線電圧印加部１１９を真空容器の外側に設けているが、簡易的に真空容器内に計測用の端子（それらを接続するための端子）を固定しておいてもよい。そうすることにより必要なときにライン選択回路１１８および行配線電圧印加部１１９を設けることができ、特定のあるいは全ての行配線の端子の間で行配線抵抗を計測することができる。
【００９０】
本実施例では、上述した方法で基板表面温度が算出される。そして、実施例１と同様に、算出された基板表面温度を用いて配線抵抗値及び電圧降下量が算出され、通電活性化処理が行われる。本実施例に係る通電活性化装置で通電活性化処理を行った結果、通電活性化処理中に生じる電圧降下を補償することができ、全ての素子の電子放出特性が均一化された。
【００９１】
＜応用例＞
次に、本実施形態に係る電子源の製造装置で製造された電子源を用いた画像表示装置の一例について説明する。
【００９２】
本実施形態に係る電子源の製造装置で製造された電子源は、例えば、単純マトリクス配線により、個別の素子を選択し、独立に駆動可能とすることができる。本実施形態に係る電子源を用いて構成した画像表示装置について、図２５を用いて説明する。図２５は、画像表示装置の表示パネルの一例を示す模式図である。
【００９３】
図２５に示すように、画像表示装置は、Ｘ方向の容器外端子６０１、Ｙ方向の容器外端子６０２、電子源基体６１３、リアプレート６１１、フェースプレート６０６、及び、支持枠６１２を備える。なお、電子源基体６１３は電子放出素子６１５を複数有しており、リアプレート６１１は、電子源基体６１３を固定するためのものである。フェースプレート６０６はガラス基体６０３の内面に画像形成部材（電子の照射によって発光する発光部材）である蛍光体としての蛍光膜６０４とメタルバック６０５等が形成されたものである。リアプレート６１１、フェースプレート６０６はフリットガラス等を用いて支持枠６１２に接続されている。外囲器６１７は、例えば大気中あるいは、窒素中で、４００〜５００℃の温度範囲で１０分以上焼成することで、封着して構成される。
【００９４】
上記画像表示装置は、各電子放出素子６１５に、容器外端子Ｄｏｘ１〜Ｄｏｘｍ、Ｄｏｙ１〜Ｄｏｙｎを介して電圧を印加する。各電子放出素子６１５は、当該印加された電圧に応じて電子を放出する。
【００９５】
高圧端子６１４を介してメタルバック６０５、あるいは透明電極（不図示）に高圧を印加することで、当該放出された電子は加速する。
【００９６】
加速された電子は、蛍光膜６０４に衝突し、発光が生じて画像が形成される。
【００９７】
本実施形態に係る画像表示装置は、テレビジョン放送の表示装置、テレビ会議システムやコンピューター等の表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像表示装置等としても用いることができる。
【００９８】
以上述べたように、本実施形態に係る電子源の製造装置（製造方法）によれば、単純マトリクス配線された電子放出素子（表面伝導型放出素子）に通電活性化処理を行う際に、基板表面温度が変動した場合でも電圧降下補償を正確に行うことができる。即ち、いずれの素子にも均一な電圧を印加することができる。
【００９９】
これにより、多数の表面伝導型放出素子を単純マトリクス配線上に構成した、マルチ電子源における表面伝導型放出素子を均一に作製することが可能となる。それにより、表面伝導型放出素子を例えば画像形成装置の電子源に用いた場合には、均一な輝度あるいは濃度の画像を得ることができる。
【図面の簡単な説明】
【０１００】
【図１】図１は、実施例１に係る通電活性化装置の構成を示す図である。
【図２】図２は、表面伝導型放出素子の素子構成の典型的な例を示す平面図である。
【図３】図３は、通電活性化装置における配線方法の一例を示す図である。
【図４】図４は、従来の通電活性化装置の構成を示す図である。
【図５】図５は、電圧降下の補償方法を説明するための図である。
【図６】図６は、行配線側の印加電圧の一例を示す図である。
【図７】図７は、列配線側の印加電圧の一例を示す図である。
【図８】図８は、列配線印加電圧と行配線印加電圧の時間的な変化について説明するための図である。
【図９】図９は、列配線印加電圧と行配線印加電圧の時間的な変化について説明するための図である。
【図１０】図１０は、列配線印加電圧と行配線印加電圧の時間的な変化について説明するための図である。
【図１１】図１１は、実施例１に係る通電活性化装置の構成を示す図である。
【図１２】図１２は、通電活性化中における素子電流の時間的変化を示す図である。
【図１３】図１３は、通電活性化中における素子および配線抵抗から発生する熱量を模式的に示した図である。
【図１４】図１４は、通電活性化中における基板表面温度を示す図である。
【図１５】図１５は、実施例１における行配線設定電圧の一例を示す図である。
【図１６】図１６は、実施例１における列配線設定電圧の一例を示す図である。
【図１７】図１７は、実施例２に係る通電活性化装置の構成を示す図である。
【図１８】図１８は、実施例３に係る通電活性化装置の構成を示す図である。
【図１９】図１９は、実施例４に係る通電活性化装置の構成を示す図である。
【図２０】図２０は、発熱量の算出方法を説明するための図である。
【図２１】図２１は、実施例４に係る通電活性化装置の構成を示す図である。
【図２２】図２２は、取り出し配線領域を明示的に示した図である。
【図２３】図２３は、実施例６に係る通電活性化装置における配線方法の一例を示す図である。
【図２４】図２４は、実施例６に係る通電活性化装置の構成を示す図である。
【図２５】図２５は、画像表示装置の構成を示す模式図である。
【符号の説明】
【０１０１】
１０１  基板
１０２  メインコントローラ
１０３，１１９  行配線電圧印加部
１０４，１１８  ライン選択回路
１０５  電流検出回路
１０６  列配線電圧印加部
１０７  電源
【図１】
2009289531.tif 000003
【図２】
2009289531.tif 000004
【図３】
2009289531.tif 000005
【図４】
2009289531.tif 000006
【図５】
2009289531.tif 000007
【図６】
2009289531.tif 000008
【図７】
2009289531.tif 000009
【図８】
2009289531.tif 000010
【図９】
2009289531.tif 000011
【図１０】
2009289531.tif 000012
【図１１】
2009289531.tif 000013
【図１２】
2009289531.tif 000014
【図１３】
2009289531.tif 000015
【図１４】
2009289531.tif 000016
【図１５】
2009289531.tif 000017
【図１６】
2009289531.tif 000018
【図１７】
2009289531.tif 000019
【図１８】
2009289531.tif 000020
【図１９】
2009289531.tif 000021
【図２０】
2009289531.tif 000022
【図２１】
2009289531.tif 000023
【図２２】
2009289531.tif 000024
【図２３】
2009289531.tif 000025
【図２４】
2009289531.tif 000026
【図２５】
2009289531.tif 000027