(57)【要約】【課題】装置全体の小型化を図り、製造コストを低減する。【解決手段】主面２ａに複数の電極パッド３が設けられた半導体チップ２と、半導体チップ２の電極パッド３上に設けられた複数のバンプ電極５と、半導体チップ２の主面２ａ側に配置され外周部の少なくとも対向する２辺が半導体チップ２の主面２ａの領域内に位置された四角形状の配線基板６と、配線基板６上に設けられ複数のバンプ電極５に配線基板６の配線９を介して電気的に接続された複数の外部端子１４と、半導体チップ２と配線基板６との間に設けられバンプ電極５と配線９との接続部１６を覆う封止材１５と、を備える。【選択図】図１
2009026861.tif 000002
【特許請求の範囲】
【請求項１】
主面に複数の電極パッドが設けられた半導体チップと、
前記半導体チップの前記電極パッド上に設けられた複数のバンプ電極と、
前記半導体チップの前記主面側に配置され、外周部の少なくとも対向する２辺が前記半導体チップの前記主面の領域内に位置された四角形状の配線基板と、
前記配線基板上に設けられ、前記複数のバンプ電極に前記配線基板の配線を介して電気的に接続された複数の外部端子と、
前記半導体チップと前記配線基板との間に設けられ、前記バンプ電極と前記配線との接続部を覆う封止材と、を備える半導体装置。
【請求項２】
前記配線基板は、外周部の少なくとも１辺が前記半導体チップの前記主面の領域外に延在され、前記半導体チップの前記主面の領域外に前記外部端子が配置されている、請求項１に記載の半導体装置。
【請求項３】
前記配線基板は、外周部の少なくとも１辺が前記半導体チップの前記主面の領域外に延在され、前記半導体チップの前記主面の領域外に他の電子部品が搭載されている、請求項１に記載の半導体装置。
【請求項４】
前記配線基板は、外周部の少なくとも１辺が前記半導体チップの前記主面の領域外に延在され、前記半導体チップの前記主面の領域外のみに、前記外部端子が配置されている、請求項１に記載の半導体装置。
【請求項５】
前記複数の電極パッドは、前記半導体チップの一辺の中心線に沿って配置されている、請求項１ないし４のいずれか１項に記載の半導体装置。
【請求項６】
前記複数の電極パッドは、直線上に配列され、
前記配線基板は、前記直線上に配列された前記電極パッドに平行な対向する２辺が前記半導体チップの前記主面の領域内に配置されている、請求項１ないし５のいずれか１項に記載の半導体装置。
【請求項７】
前記配線基板の外周部の角部には面取り部が形成されている、請求項１ないし６のいずれか１項に記載の半導体装置。
【請求項８】
前記配線基板はフレキシブル配線基板である、請求項１ないし７のいずれか１項に記載の半導体装置。
【請求項９】
前記配線基板は、前記バンプ電極に対応する位置に凹部が設けられ、該凹部が前記外部端子側の表層配線に電気的に接続されている、請求項１ないし８のいずれか１項に記載の半導体装置。
【請求項１０】
前記半導体ウエハの主面に形成されている前記複数の電極パッドにバンプ電極を形成する工程と、
前記バンプ電極が形成された前記半導体ウエハを個々の半導体チップに切断し、分離された該半導体チップを治具に保持させる工程と、
前記複数の電極パッドにそれぞれに対応する複数のランドと、前記電極パッドと前記ランドとを電気的に接続するための配線とを有する配線基板を用いて、前記治具に保持された前記半導体チップの前記バンプ電極と、前記ランドに電気的に接続された前記配線とを電気的に接続して、前記配線基板の外周部の少なくとも対向する２辺が、前記半導体チップの前記主面の領域内に位置するように、前記半導体チップに前記配線基板を搭載する工程と、を有する半導体装置の製造方法。
【請求項１１】
前記配線基板の前記ランドに導電性のボールを搭載することによって外部端子を形成する工程を有する、請求項１０に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップに配線基板が実装されてなる半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置としては、半導体チップの主面上にエラストマを介してフレキシブル配線基板が配置され、半導体チップの電極パッドと配線基板の開口部に配置された配線のリード部は電気的に接続され、配線基板の他面には外部端子を有し、配線基板の開口部内に配置された半導体チップの電極パッドとリード部は絶縁性樹脂からなる封止体で覆われた構成が開示されている（特許文献１参照）。
【０００３】
このような半導体装置は、半導体チップの電極パッドと配線基板のリード部とが、配線基板に設けられた開口部において電気的に接続されるように構成されている。このため、半導体チップの電極パッドの直下近傍には、外部端子を配置できない構造になっている。
【特許文献１】特開平９−２６０５３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
年々、半導体装置の動作速度は高速化されており、半導体チップの電極パッドからの距離、例えば配線の引き回し距離が長くなることで、動作速度の遅延を生じるおそれがある。そのため、良好な電気特性を得るために、半導体装置では、配線の引き回し距離の大幅な短縮が求められている。
【０００５】
また、上述したように、半導体チップの電極パッドの直下近傍には、外部端子を配置することが困難であるので、配線基板における半導体チップが搭載されるエリア内に配置される外部端子が少なくなるおそれもある。半導体装置では、外部端子の個数が増加する傾向にあり、配線基板における半導体チップが搭載されるエリア外に外部端子を配置する必要が生じてしまい、配線基板の面積が大きくなるおそれがある。配線基板の面積が大きくなることに伴って、半導体装置のパッケージサイズの大型化を招いてしまう問題がある。加えて、配線基板の面積が大きくなることによって、配線基板の製造工程における１ショット当たりの取り数が減少し、配線基板の製造コストの増加につながってしまう問題がある。
【０００６】
また、上述した関連する半導体装置は、半導体装置をマザーボード等のプリント配線基板上に実装する、いわゆる２次実装する際の信頼性を向上するために、半導体チップがエラストマ（弾性部材）を介して配線基板に搭載されるように構成されている。エラストマを介して半導体チップを配線基板に搭載することによって、熱膨張係数の差による応力を緩和し、２次実装時の信頼性を向上することができる。しかしながら、エラストマは、比較的高価な材料であるため、半導体装置の製造コストの増加を招いてしまう。
【０００７】
さらに、関連する半導体装置では、ＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｐｎｄｉｎｇ）方式によって、フレキシブルな配線基板の上に半導体チップを搭載するため、配線基板を構成するシート材の寸法公差やうねりの影響によって、必要な搭載精度が得られないおそれ、もしくは高価な搭載設備が必要となる問題がある。また、半導体装置の電極パッドや配線等は狭ピッチ化する傾向にあり、搭載精度を向上させる必要性も大きくなっている。
【０００８】
そこで、本発明は、上述した課題を解決し、装置全体の小型化を図り、製造コストを低減することができる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述した目的を達成するため、本発明に係る半導体装置は、主面に複数の電極パッドが設けられた半導体チップと、半導体チップの電極パッド上に設けられた複数のバンプ電極と、半導体チップの主面側に配置され外周部の少なくとも対向する２辺が半導体チップの主面の領域内に位置された四角形状の配線基板と、配線基板上に設けられ複数のバンプ電極に配線基板の配線を介して電気的に接続された複数の外部端子と、半導体チップと配線基板との間に設けられバンプ電極と配線との接続部を覆う封止材と、を備える。
【００１０】
また、本発明に係る半導体装置の製造方法は、半導体ウエハの主面に形成されている複数の電極パッドにバンプ電極を形成する工程と、バンプ電極が形成された半導体ウエハを個々の半導体チップに切断し、分離された半導体チップを治具に保持させる工程と、を有する。また、この半導体装置の製造方法は、複数の電極パッドにそれぞれに対応する複数のランドと、電極パッドとランドとを電気的に接続するための配線とを有する配線基板を用いて、治具に保持された半導体チップのバンプ電極と、ランドに電気的に接続された配線とを電気的に接続して、配線基板の外周部の少なくとも対向する２辺が、半導体チップの主面の領域内に位置するように、半導体チップに配線基板を搭載する工程を有する。
【発明の効果】
【００１１】
本発明によれば、装置全体の小型化を図り、製造コストを低減することができる。そして、本発明によれば、良好な電気特性を得ると共に、半導体チップに作用する応力を緩和し、信頼性を向上することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の具体的な実施形態について、図面を参照して説明する。
【００１３】
（第１の実施形態）
図１及び図２は、第１の実施形態である半導体装置のパッケージ構造を示す図である。
【００１４】
第１の実施形態の半導体装置１は、図１及び図２に示すように、略四角形をなす板状に構成され、主面に所定の電子回路が形成された半導体チップ２を有している。半導体チップ２の主面２ａ側には、例えば外周部の一辺の中心線上に沿って複数の電極パッド３が一列に配置されている。また、図１に示すように、半導体チップ２の主面２ａ上には、電極パッド３を除く位置に、絶縁性を有するパッシベーション膜４が形成されており、半導体チップ２の回路形成面が保護されている。半導体チップ２には、例えばマイクロプロセッサ等のような倫理回路またはＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）やＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等のような記憶回路等の電子回路（不図示）が形成されている。
【００１５】
また、半導体チップ２上に形成された複数の電極パッド３上には、後述する配線基板６に電気的に接続するためのバンプ電極５がそれぞれ形成されている。バンプ電極５は、例えば電極パッド３上に、先端が溶融されてボールが形成されたワイヤを超音波熱圧着し、ワイヤを引きちぎることにより形成される。
【００１６】
半導体チップ２の主面２ａ側には、半導体チップ２の面積よりも小さい面積に形成された配線基板６が配置されている。図２では、長方形状の配線基板６は、外周部の長辺として対向する２辺が、半導体チップ２の主面２ａの領域内に配置され、外周部の短辺として対向する２辺が、半導体チップ２の主面２ａの領域外まで延在されて配置されている。また、配線基板６は、半導体チップ２の主面２ａの領域外に延在させる部分の長さを、用途に応じて適宜選定することができる。
【００１７】
また、配線基板６は、例えばテープ状に形成されたフレキシブル配線基板が用いられている。配線基板６は、例えばポリイミド樹脂等からなるテープ基材７を有しており、このテープ基材７に、後述する外部端子１４を電気的に接続するための複数のランド８が形成されている。また、テープ基材７には、ランド８と半導体チップ２の電極パッド３上に形成されたバンプ電極５とを電気的に接続するための配線９が形成されている。また、テープ基材７の表面上には、ランド８等の接続部位を除く位置に、絶縁性を有する保護膜として、例えばソルダーレジスト１０が設けられている。
【００１８】
図１に示すように、配線基板６は、バンプ電極５に、例えば半田等の導電性材料１１を介して配線９が電気的に接続されて、半導体チップ２の主面２ａに、半導体チップ２の電極パッド３の配列方向に沿って搭載されている。図２に示すように、本実施形態では、長方形状の配線基板６の外周部の各辺が、半導体チップ２の外周部の各辺に平行にされ、配線基板６の短辺の中心線上（直線上）に沿って半導体チップ２の電極パッド３が一列に位置するように、半導体チップ２の主面２ａに配線基板６が配置されている。すなわち、配線基板６は、半導体チップ２の主面２ａのほぼ中央領域に配置されている。また、配線基板６の外周部の四隅の角部には、例えば円弧状の面取り部１２が形成されており、半導体チップ２から配線基板６が剥がれ難くなるように構成されている。
【００１９】
なお、半導体チップ２に対して配線基板６を搭載する位置は、半導体チップ２の主面２ａの中央領域以外でも良い。しかしながら、熱応力等によって半導体チップ２に反りが生じた場合等であっても、半導体チップ２の主面２ａの中央領域は反りによる影響を比較的受け難い。このため、上述したように配線基板６を半導体チップ２の主面２ａのほぼ中央領域に配置することで、半導体装置の信頼性を向上することができる。
【００２０】
配線基板６に設けられたランド８上には、マザーボード（メインボード）等へ実装するための複数の外部端子１４が、格子がなす交点に位置するように配置されている。外部端子１４は、例えば半田等からなるボールをランド８上にフラックスを介して搭載し、ボールをリフローさせることで形成されている。外部端子１４は、例えば、直径が０．３５ｍｍ程度に形成され、０．５ｍｍ程度のピッチで配置されることで、配線基板６上に効率良く配置できる。これにより、半導体チップ２の主面２ａの領域内に、外周部の２辺が配置される、面積が比較的小さい配線基板６を構成することができる。また、外部端子１４を、面積が比較的小さい配線基板６に集約して配置することで、配線基板６上の配線長も短くなり、半導体装置の電気特性も向上させることができる。
【００２１】
また、配線基板６は、外周部の少なくとも２辺が、半導体チップ２の主面２ａの領域内に配置され、少なくとも他の１辺が半導体チップ２の主面２ａの領域外に配置されるものであれば良い。本実施形態のように、配線基板６は、外周部の対向する２辺が半導体チップ２の主面２ａの領域内に配置され、他の２辺が半導体チップ２の主面２ａの領域外に配置されることで、配線基板６の面積を小さくすることが可能になる。したがって、配線基板６の取り数を増やすことができ、かつ半導体チップ２の主面２ａの領域外にも外部端子１４を配置することができ、半導体チップ２の大きさに関係なく、必要な個数の外部端子１４を配置することができる。
【００２２】
また、半導体チップ２と配線基板６との間には、絶縁性を有する封止材１５としてアンダーフィル材が設けられている。封止材１５は、少なくともバンプ電極５と配線９との接続部（接続パッド）１６を覆うように構成されていれば良い。本実施形態では、半導体チップ２の主面２ａに、テープ状の配線基板６を撓ませることなく搭載するために、封止材１５が半導体チップ２と配線基板６との間の全域に亘って設けられている。
【００２３】
上述したように、本実施形態の半導体装置１は、主面２ａに複数の電極パッド３が設けられた半導体チップ２と、この半導体チップ２の電極パッド３上に設けられた複数のバンプ電極５と、半導体チップ２の主面２ａ側に配置され、かつ外周部の少なくとも対向する２辺が半導体チップ２の主面２ａの領域内に配置された配線基板６と、配線基板６上に設けられ、複数のバンプ電極５に、配線基板６の配線９を介して電気的に接続された複数の外部端子１４と、半導体チップ２と配線基板６との間に設けられ、少なくともバンプ電極５と配線９との接続部を覆う封止材とを備えている。この構成によって、半導体チップの大きさにほぼ等しい大きさ、いわゆるリアルチップサイズに小型化が図られた半導体装置を実現できる。
【００２４】
また、半導体装置１は、配線基板６の面積が小さくなり、１ショット当たりの取り数を多く確保できるので、半導体装置の製造コストを低減できる。さらに、配線基板６の外周部の少なくとも対向する２辺が、半導体チップ２の主面２ａの領域内に配置されたことによって、半導体チップ２に作用する応力を低減することができる。また、配線基板６の外周部の少なくとも他の１辺が、半導体チップ２の主面２ａの領域外に配置されるように構成されたことによって、半導体チップ２の主面２ａの領域外にも外部端子１４を配置することもでき、半導体チップのサイズに依存せずに、面積が比較的小さい配線基板に必要な個数の外部端子を配置することができる。
【００２５】
さらに、配線基板６の面積が小さいので、半導体チップ２と配線基板６との間への封止材１５の注入作業も容易になる。また、配線基板６の面積が小さくなることによって、マザーボードへの実装部の面積も小さくすることができる。さらに、配線基板６上の配線長を短く構成できるので、半導体装置の電気特性も向上することができる。
【００２６】
なお、図示しないが、四角形状の配線基板は、外周部の４辺が半導体チップの主面の領域内に配置されるように構成されてもよい。
【００２７】
図３は、半導体チップ２のバンプ電極５と配線基板６との接続構造の他の構成例を示す図である。配線基板６のバンプ電極５に対応した位置にそれぞれ凹部１７が設けられている。凹部１７は、バンプ電極５が配置される程度の大きさであれば良い。凹部１７には、配線基板６の外部端子１４側の表層配線が配置されている。そして、バンプ電極５は、導電性を有する接着材１３を介して、配線基板６の外部端子１４側の表層配線に電気的に接続されている。この構成により、電気特性を向上すると共に、半導体装置１を更に薄型化することができる。
【００２８】
また、凹部１７内の表層配線には、例えばＣｕ／Ｎｉ／Ａｕからなるメッキ１８が設けられており、このメッキ１８によって、半導体チップ２と配線基板６との電気的な接続を良好に確保することができる。また、電気的接続部に凹部１７が設けられたことによって、半導体チップ２と配線基板６との接着面積を大きくすることができる。
【００２９】
図４は、配線基板６として多層配線基板を用いた場合の接続構造の更に他の構成例を示す断面図である。図４に示すように、半導体装置は、多層配線基板を用いることで、配線基板の厚さが厚くなることを更に抑えると共に、高密度に配線することが可能になる。
【００３０】
次に、図５を参照して、第１の実施形態の半導体装置１の製造方法について説明する。
【００３１】
まず、半導体装置１の製造工程で用いられる半導体ウエハとしては、例えば単結晶引き上げ法等によって形成されたシリコンのインゴットをスライスして得られる円盤状のシリコン基板の一方の主面に拡散等の工程を通じて、所望の電子回路及び電極パッドが形成されたものを準備する。
【００３２】
半導体ウエハ１９は、図５（ａ）に示すように、粘着性を有するＵＶ（Ｕｌｔｒａｖｉｏｌｅｔ）テープ２０に貼着固定された状態で、それぞれの電極パッド３上にバンプ電極５が形成される。バンプ電極５は、例えば電極パッド３上に、先端が溶融されてボールが形成されたワイヤを超音波熱圧着し、このワイヤを引きちぎることで形成される。
【００３３】
その後、半導体ウエハ１９は、ＵＶテープ２０に固定された状態でダイシング工程に移行され、図５（ｂ）に示すように、高速回転させたダイシングブレード２１によって、半導体チップ間に設けられたダイシングエリア２２を回転研削し、個々の半導体チップに切断して分離する。個々の半導体チップ２に切断した後、ＵＶテープ２０にＵＶ光を照射し、ＵＶテープ２０の接着力が弱まった状態で、突き上げ部材（不図示）によって下方から突き上げて、ＵＶテープ２０から剥離させ、半導体チップ２を持ち上げる。これにより、電極パッド３上にバンプ電極５が形成された半導体チップ２が得られる。
【００３４】
続いて、複数のバンプ電極５が形成された半導体チップ２は、図５（ｃ）に示すように、吸着コレット２３等によって搬送され、キャリア治具２４の保持部に収納されて保持される。このキャリア治具２４に保持された状態で、以降の工程が行われる。
【００３５】
キャリア治具２４に保持された半導体チップ２は、図５（ｄ）に示すように、電極パッド３上に、絶縁性を有する封止材１５として例えばアンダーフィル材をポッティング装置２６によって選択的に塗布する。なお、封止材１５は、半導体チップ２上に配線基板６を搭載した後、配線基板６と半導体チップ２との隙間に注入されても良い。これにより、バンプ電極５と配線基板６との接合部、及び半導体チップ２と配線基板６との隙間を封止材１５で覆うことで、接合部の保護し、配線基板６が撓むことなく実装することができる。
【００３６】
また、上述したように、外周部の少なくとも２辺が、半導体チップ２の主面２ａの領域内に配置される程度の比較的小さい面積に形成された配線基板６が予め準備されている。この配線基板６には、複数のランド８が形成されると共に、このランド８と半導体チップ２の電極パッド３上に形成されたバンプ電極５とを電気的に接続するための所望の配線９が予め形成されている。配線基板６のバンプ電極５との接続部（接続パッド）１６には、予め導電性材料１１あるいは接着材１３が塗布されている。
【００３７】
配線基板６は、図５（ｅ）に示すように、吸着コレット２３等に吸着されて保持された状態で、半導体チップ２の電極パッド３と配線基板６の接続部（接続パッド）１６とを位置決めし、配線基板６の接続部（接続パッド）１６とバンプ電極５とを、導電性材料１１を介して電気的に接続することで、半導体チップ２の主面２ａ上に搭載される。このとき、配線基板６を搭載することによって、封止材１５は半導体チップ２と配線基板６との間隙にわたって広がり、配線基板６が保持されて固定される。
【００３８】
また、配線基板６を搭載する吸着コレット２３に加熱機構を設け、配線基板６を搬送すると共に配線基板６を加熱し、効率的に配線基板６を搭載するように構成しても良い。
【００３９】
配線基板６の搭載された半導体チップ２は、ボールマウント工程に移行され、図５（ｆ）に示すように、配線基板６上のランド８には、導電性のボール２５がそれぞれ搭載され、ボール２５によって複数の外部端子１４が形成される。ボールマウント工程では、配線基板６上のランド８の配置に合せて、複数の吸着孔が形成されたマウントツールを用いることで、例えば半田等からなるボール２５を吸着孔に保持し、保持されたボール２５にフラックスを転写形成し、配線基板６上のランド８に一括搭載する。ボール２５の搭載後、ボール２５をリフローさせることで固定され、半導体チップの大きさにほぼ等しい大きさ、いわゆる略リアルチップサイズの半導体装置が得られる。
【００４０】
このように少なくとも２辺が半導体チップ２の主面２ａの領域内に配置されるような、面積が比較的小さい配線基板６を用いて製造することで、１ショット当たりの取り数を多く確保できるので、半導体装置の製造コストを低減することが可能になる。
【００４１】
また、本実施形態の半導体装置においては、封止材１５等の封止部材を塗布する前に、ダイシングしている。このため、封止部材等に含まれるフィラーに起因するダイシングブレードの磨耗が防止でき、ダイシングブレードの消費を抑制することができる。
【００４２】
また、キャリア治具２４に保持された半導体チップ２に対して、配線基板６を搭載するように構成されたことによって、外周部の少なくとも２辺が半導体チップ２の主面２ａの領域内に配置され、外周部の他の１辺が半導体チップ２の主面２ａの領域外に延在された配線基板６を搭載することができ、さらに配線基板６の撓みによる影響が少なく、精度良く搭載することができる。
【００４３】
（第２の実施形態）
図６は、第２の実施形態である半導体装置のパッケージ構造を示す平面図である。
【００４４】
第２の実施形態の半導体装置１は、第１の実施形態の半導体装置と同様に構成されており、半導体チップの主面の領域外に延在された配線基板６の端部に、他の電子部品として、例えば他の半導体チップ２が搭載された点が異なっている。言い換えれば、本実施形態は、配線基板が、２つの半導体チップ２の主面２ａに跨って搭載されている。
このように半導体チップの主面の領域外に延在された配線基板の端部に電子部品を搭載することで、半導体装置の機能の向上を図り、高機能、大容量のＭＣＰ（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｐａｃｋａｇｅ）やＳｉＰ（Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ）の半導体装置を実現できる。
【００４５】
また、第２の実施形態の半導体装置においても、それぞれの半導体チップ２には、外周部の少なくとも２辺が、半導体チップ２の主面２ａの領域内に配置される面積が比較的小さい配線基板６が搭載されるため、第１の実施形態と同様の効果も得られる。図６では、半導体チップ２の主面２ａの領域外に延在された配線基板６に、電子部品として、同様の半導体チップ２が搭載された。この構成に限定されるものではなく、異なる機能の半導体チップやＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）等のパッケージングされた半導体装置、チップコンデンサ等の受動素子等を搭載するように構成されても良い。また、複数の電子部品間を、配線基板の配線で電気的に接続するように構成されても良い。
【００４６】
（第３の実施形態）
図７は、第３の実施形態である半導体装置のパッケージ構造を示す図である。
【００４７】
第３の実施形態の半導体装置１は、第１の実施形態の半導体装置と同様に構成されており、半導体チップ２の主面２ａの領域外に延在された配線基板６の端部に、外部端子が搭載されている点が異なる。
【００４８】
図７では、第１の実施形態と同様に構成された半導体装置１が、ドウターボード（サブボード）２８を介してマザーボード２９に実装されている。ドウターボード２８とは、例えばメモリモジュール用の配線基板やＭＣＰ用の配線基板等のマザーボード２９との間に配置される中間基板である。
【００４９】
そして、図７に示すように、半導体チップ２の主面２ａの領域外に延在された配線基板６の端部には、複数の外部端子１４が搭載されている。配線基板６の端部に設けられた複数の外部端子１４は、ドウターボード２８を介さずに、マザーボード２９の配線に直接接続することができる。本実施形態によれば、半導体チップ２のサイズに関係なく、外部端子１４の個数を増やすことができる。
【００５０】
（第４の実施形態）
図８は、第４の実施形態の半導体装置のパッケージ構造を示す図である。
【００５１】
第４の実施形態の半導体装置１は、第１の実施形態の半導体装置と同様に構成されており、半導体チップ２の主面２ａの領域外に延在された配線基板６の端部のみに、全ての外部端子１４が搭載された点で異なる。このように、半導体チップ２の主面２ａの領域外に延在された配線基板６の端部のみに、全ての外部端子１４が配置されたことによって、配線基板６における半導体チップ２の主面に対応する部分、つまり配線基板６における半導体チップ２を支持する部分を、マザーボード２９上に実装された他の電子部品３０の上方に配置し、配線基板６の半導体チップ２の主面２の領域外に配置された外部端子１４でマザーボード２９に実装することができる。この構成によって、半導体チップ２と他の電子部品３０とを重ねて配置することで、マザーボード２９への実装面積を低減することができ、マザーボード２９が組み込まれる電子機器の小型化に寄与することができる。
【００５２】
なお、本発明は、上述した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。本実施形態では、テープ状の配線基板を用いる構成について説明したが、例えばガラスエポキシ基板等のリジット基板が用いられても良い。
【００５３】
また、本実施形態では、フリップチップ接続方式で半導体チップに配線基板６を電気的に接続する場合について説明したが、外周部の少なくとも２辺が、半導体チップの主面の面積よりも小さい配線基板をワイヤボンディング方式で電気的に接続するように構成されても良い。
【図面の簡単な説明】
【００５４】
【図１】本実施形態の半導体装置を示す断面図である。
【図２】前記半導体装置を配線基板側から示す平面図である。
【図３】前記半導体装置の他の構成例を示す断面図である。
【図４】前記半導体装置の更に他の構成例を示す断面図である。
【図５】前記半導体装置の製造工程を示す断面図である。
【図６】第２の実施形態の半導体装置を配線基板側から示す平面図である。
【図７】第３の実施形態の半導体装置を示す断面図である。
【図８】第４の実施形態の半導体装置を示す断面図である。
【符号の説明】
【００５５】
１  半導体装置
２  半導体チップ
２ａ  主面
３  電極パッド
５  バンプ電極
６  配線基板
９  配線
１４  外部端子
１５  封止材
１６  接続部
【図１】
2009026861.tif 000003
【図２】
2009026861.tif 000004
【図３】
2009026861.tif 000005
【図４】
2009026861.tif 000006
【図５】
2009026861.tif 000007
【図６】
2009026861.tif 000008
【図７】
2009026861.tif 000009
【図８】
2009026861.tif 000010
【手続補正書】
【提出日】平成19年12月6日(2007.12.6)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2009026861.tif 000011
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2009026861.tif 000012
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
2009026861.tif 000013
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正の内容】
【図７】
2009026861.tif 000014
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正の内容】
【図８】
2009026861.tif 000015