(57)【要約】      （修正有）【課題】リーク電流および消費電力を低減させることができるＤＲＡＭセルを提供する。【解決手段】ＤＲＡＭセルは、半導体材料からなり、主表面１０２を有する基板１００と、主表面１０２上に形成されたトランジスタ１２０と、トランジスタ１２０の上方に配置された金属層に形成された磁器コンデンサ１４０と、を備える。コンデンサ１４０は、第１の電極層１４２と、第１の電極層１４２の表面に形成された誘電体層１４４と、誘電体層１４４の表面に形成された第２の電極層１４６と、を含む。コンデンサ１４０は、トランジスタ１２０の上方に配置された金属層に形成されている。ＤＲＡＭセルに必要な配線は、トランジスタ１２０と磁器コンデンサ１４０との間に配置された配線領域１８０により接続される。【選択図】図１
2009094463.tif 000002
【特許請求の範囲】
【請求項１】
半導体材料からなり、主表面を有する基板と、
前記主表面上に形成されたトランジスタと、
前記トランジスタの上方に配置された金属層に形成された磁器コンデンサと、を備えることを特徴とするＤＲＡＭセル。
【請求項２】
前記トランジスタは、
ソース領域と、
ドレイン領域と、
前記ソース領域と前記ドレイン領域との間に配置され、制御用誘電薄膜により前記基板と隔離された制御ゲートと、を備えることを特徴とする請求項１に記載のＤＲＡＭセル。
【請求項３】
前記磁器コンデンサは、
第１の電極層と、
前記第１の電極層の表面に形成された誘電体層と、
前記誘電体層の表面に形成された第２の電極層と、を備えることを特徴とする請求項１に記載のＤＲＡＭセル。
【請求項４】
前記トランジスタと前記磁器コンデンサとの間に配置され、前記ＤＲＡＭセルの配線接続を提供する配線領域をさらに備えることを特徴とする請求項１に記載のＤＲＡＭセル。
【請求項５】
前記磁器コンデンサのリーク電流が少ないか全く無いとき、ＤＲＡＭリフレッシュレートが低いか全く無いことを特徴とする請求項１に記載のＤＲＡＭセル。
【請求項６】
前記ＤＲＡＭリフレッシュレートが無いとき、前記ＤＲＡＭセルは不揮発性メモリであることを特徴とする請求項５に記載のＤＲＡＭセル。
【請求項７】
前記ＤＲＡＭリフレッシュレートが無いとき、リフレッシュ回路が除去されることを特徴とする請求項５に記載のＤＲＡＭセル。
【請求項８】
前記磁器コンデンサは、放射線レベルが高い環境下でも耐えられる高い容量値を有することを特徴とする請求項１に記載のＤＲＡＭセル。
【請求項９】
半導体材料からなり、主表面を有する基板と、
前記主表面に形成されたトランジスタと、
前記トランジスタの上方に配置された複数層に形成された磁器コンデンサと、を備え、
ＤＲＡＭセルにさらなる容量が必要となったときに、前記複数層は必要な容量値を提供することを特徴とするＤＲＡＭセル。
【請求項１０】
前記トランジスタは、
ソース領域と、
ドレイン領域と、
前記ソース領域と前記ドレイン領域との間に配置され、制御用誘電薄膜により前記基板と隔離された制御ゲートと、を備えることを特徴とする請求項９に記載のＤＲＡＭセル。
【請求項１１】
前記磁器コンデンサは、
複数の電極層と、
複数の誘電体層と、を備え、
前記複数の誘電体層は、前記複数の電極層間に形成されていることを特徴とする請求項９に記載のＤＲＡＭセル。
【請求項１２】
前記トランジスタと前記磁器コンデンサとの間に配置され、前記ＤＲＡＭセルの配線接続を提供する配線領域をさらに備えることを特徴とする請求項９に記載のＤＲＡＭセル。
【請求項１３】
前記磁器コンデンサのリーク電流が少ないか全く無いとき、ＤＲＡＭリフレッシュレートが低いか全く無いことを特徴とする請求項９に記載のＤＲＡＭセル。
【請求項１４】
前記ＤＲＡＭリフレッシュレートが無いとき、前記ＤＲＡＭセルは不揮発性メモリであることを特徴とする請求項１３に記載のＤＲＡＭセル。
【請求項１５】
前記ＤＲＡＭリフレッシュレートが無いとき、リフレッシュ回路が除去されることを特徴とする請求項１３に記載のＤＲＡＭセル。
【請求項１６】
前記磁器コンデンサは、放射線レベルが高い環境下でも耐えられる高い容量値を有することを特徴とする請求項９に記載のＤＲＡＭセル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ：ＤＲＡＭ）セルに関し、特に、金属層に形成された磁器コンデンサを有するＤＲＡＭセルに関する。
【背景技術】
【０００２】
ＤＲＡＭセルは、一般に各ビットにトランジスタおよび蓄積容量が含まれ、電子システムにおいて最も重要な記憶素子であり、特に、コンピュータおよび通信システムの分野において重要であった。ＤＲＡＭセルの出力電圧は、ＤＲＡＭセルの蓄積容量の容量値と正比例の関係にある。そのため、印加電圧が変化したときでもセルの動作が安定するように、蓄積容量は十分な容量値が必要であった。
【０００３】
従来のＤＲＡＭセルの構造では、その他の層で得られるよりも高い容量値を得るために、コンデンサを結晶シリコン層に形成していた。しかし、コンデンサは、一般に必要な容量値を得るためにトランジスタの横に配置され、ウェーハ上の重要な空間を大きく占有することがあった。そのため、ＤＲＡＭセルが大きくなり、各ビットのサイズに悪影響を及ぼすことがあった。
【０００４】
ＤＲＡＭのコストは、主にメモリセルの密度により決定されるため、このメモリセルは小さいほどよい。つまり、１枚のシリコンウェーハから１度により多くのＤＲＡＭセルが生産できるようにするということである。また、これにより収率が向上し、コストが下がる。
【０００５】
現在、密度が高いＤＲＡＭメモリセルにはいくつかの種類がある。これらのメモリセルは、情報の電荷を蓄積するコンデンサの構造に応じて分けられる。例えば、半導体基板の表面領域を増大させずに、半導体基板中に深いトレンチが形成されたトレンチ型キャパシタがあった。しかし、このようなトレンチ型キャパシタは、ＤＲＡＭセルのサイズを縮小させることができたが、製造工程が困難で複雑であるという欠点があった。
【０００６】
その上、これら現在すでにあるメモリセルは密度が高かったが、メモリを定期的にリフレッシュする必要があった。そのため、メモリ中の各ビットをリードおよびリライトするための付加的な回路が必要であった。しかし、これはＤＲＡＭ回路を複雑にし、メモリがリフレッシュサイクルを行っているときもあるため、システムがいつも利用できるとは限らなかった。その上、付加的な回路により密度が低下することもあった。またコンデンサが大きな空間を占める場合、ＤＲＡＭメモリのサイズが大きくなり、競争力が低下することがあった。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そのため、ＤＲＡＭセルの密度を向上させ、製造工程を簡素化し、リフレッシュレートを少なくすることができる磁器コンデンサを有するＤＲＡＭセルが求められていた。
【０００８】
本発明の第１の目的は、ＤＲＡＭ中のメモリセルの構造を縮小する小型ＤＲＡＭセルを提供することにより、製造コストを低減させ、ＤＲＡＭ集積回路の速度を向上させ、ＤＲＡＭ集積回路の消費電力を減らすことが可能な磁器コンデンサを有するＤＲＡＭセルを提供することにある。
【０００９】
本発明の第２の目的は、磁器コンデンサで代替して金属層に形成することによりコンデンサが占有する領域を低減させる磁器コンデンサを有するＤＲＡＭセルを提供することにある。
【００１０】
本発明の第３の目的は、磁器コンデンサによりＤＲＡＭリフレッシュレートを低減する、または無くす、磁器コンデンサを有するＤＲＡＭセルを提供することにある。
【００１１】
本発明の第４の目的は、複数層に磁器コンデンサが形成された小型ＤＲＡＭセルにより付加的な容量値を得ることが可能な磁器コンデンサを有するＤＲＡＭセルを提供することにある。
【課題を解決するための手段】
【００１２】
（１）  半導体材料からなり、主表面を有する基板と、前記主表面上に形成されたトランジスタと、前記トランジスタの上方に配置された金属層に形成された磁器コンデンサと、を備えることを特徴とするＤＲＡＭセルを提供する。
【００１３】
（２）  前記トランジスタは、ソース領域と、ドレイン領域と、前記ソース領域と前記ドレイン領域との間に配置され、制御用誘電薄膜により前記基板と隔離された制御ゲートと、を備えることを特徴とする（１）に記載のＤＲＡＭセルを提供する。
【００１４】
（３）  前記磁器コンデンサは、第１の電極層と、前記第１の電極層の表面に形成された誘電体層と、前記誘電体層の表面に形成された第２の電極層と、を備えることを特徴とする（１）に記載のＤＲＡＭセルを提供する。
【００１５】
（４）  前記トランジスタと前記磁器コンデンサとの間に配置され、前記ＤＲＡＭセルの配線接続を提供する配線領域をさらに備えることを特徴とする（１）に記載のＤＲＡＭセルを提供する。
【００１６】
（５）  前記磁器コンデンサのリーク電流が少ないか全く無いとき、ＤＲＡＭリフレッシュレートが低いか全く無いことを特徴とする（１）に記載のＤＲＡＭセルを提供する。
【００１７】
（６）  前記ＤＲＡＭリフレッシュレートが無いとき、前記ＤＲＡＭセルは不揮発性メモリであることを特徴とする（５）に記載のＤＲＡＭセルを提供する。
【００１８】
（７）  前記ＤＲＡＭリフレッシュレートが無いとき、リフレッシュ回路が除去されることを特徴とする（５）に記載のＤＲＡＭセルを提供する。
【００１９】
（８）  前記磁器コンデンサは、放射線レベルが高い環境下でも耐えられる高い容量値を有することを特徴とする（１）に記載のＤＲＡＭセルを提供する。
【００２０】
（９）  半導体材料からなり、主表面を有する基板と、前記主表面に形成されたトランジスタと、前記トランジスタの上方に配置された複数層に形成された磁器コンデンサと、を備え、ＤＲＡＭセルにさらなる容量が必要となったときに、前記複数層は必要な容量値を提供することを特徴とするＤＲＡＭセルを提供する。
【００２１】
（１０）  前記トランジスタは、ソース領域と、ドレイン領域と、前記ソース領域と前記ドレイン領域との間に配置され、制御用誘電薄膜により前記基板と隔離された制御ゲートと、を備えることを特徴とする（９）に記載のＤＲＡＭセルを提供する。
【００２２】
（１１）  前記磁器コンデンサは、複数の電極層と、複数の誘電体層と、を備え、前記複数の誘電体層は、前記複数の電極層間に形成されていることを特徴とする（９）に記載のＤＲＡＭセルを提供する。
【００２３】
（１２）  前記トランジスタと前記磁器コンデンサとの間に配置され、前記ＤＲＡＭセルの配線接続を提供する配線領域をさらに備えることを特徴とする（９）に記載のＤＲＡＭセルを提供する。
【００２４】
（１３）  前記磁器コンデンサのリーク電流が少ないか全く無いとき、ＤＲＡＭリフレッシュレートが低いか全く無いことを特徴とする（９）に記載のＤＲＡＭセルを提供する。
【００２５】
（１４）  前記ＤＲＡＭリフレッシュレートが無いとき、前記ＤＲＡＭセルは不揮発性メモリであることを特徴とする（１３）に記載のＤＲＡＭセルを提供する。
【００２６】
（１５）  前記ＤＲＡＭリフレッシュレートが無いとき、リフレッシュ回路が除去されることを特徴とする（１３）に記載のＤＲＡＭセルを提供する。
【００２７】
（１６）  前記磁器コンデンサは、放射線レベルが高い環境下でも耐えられる高い容量値を有することを特徴とする（９）に記載のＤＲＡＭセルを提供する。
【発明の効果】
【００２８】
本発明の磁器コンデンサを有するＤＲＡＭセルは、メモリ素子の密度を向上させ、製造工程を簡素化し、リフレッシュレートを少なくすることができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施形態を図面に基づいて説明する。なお、これによって本発明が限定されるものではない。
【実施例１】
【００３０】
図１を参照する。図１は、本発明の第１実施形態によるＤＲＡＭセルを示す断面図である。このＤＲＡＭセルは、基板１００、トランジスタ１２０および磁器コンデンサ１４０を含む。基板１００は、半導体材料からなり、主表面１０２を有する。トランジスタ１２０は、基板１００の主表面１０２の上方に形成されたソース領域１２４およびドレイン領域１２６を含む。トランジスタ１２０は、ソース領域１２４とドレイン領域１２６との間に配置され、制御用誘電薄膜１２３により基板１００と隔離された制御ゲート１２２をさらに含む。制御ゲート１２２は、ポリシリコンからなり、制御用誘電薄膜１２３は、二酸化ケイ素からなってもよい。コンデンサ１４０は、第１の電極層１４２と、第１の電極層１４２の表面に形成された誘電体層１４４と、誘電体層１４４の表面に形成された第２の電極層１４６と、を含む。
【００３１】
コンデンサ１４０は、トランジスタ１２０の上方に配置された金属層に形成されている。従来技術では、結晶シリコン層に形成されたコンデンサにより高い容量値を得ていたが、第１実施形態では、金属層にコンデンサが形成されている。このように第１実施形態のコンデンサは、金属層に形成されているため、必要なＤＲＡＭの容量値を得ることができる。また、磁器コンデンサ１４０は、金属層のトランジスタ１２０の上方に形成することができる。この磁器コンデンサ１４０は、トランジスタ１２０の直上に形成しなくともよく、磁器コンデンサ１４０を結晶シリコン層から金属層へ移動させるだけで、ＤＲＡＭセルの全域を大幅に縮小させることができる。その上、ＤＲＡＭセルに必要な配線は、トランジスタ１２０と磁器コンデンサ１４０との間に配置された配線領域１８０により接続されるため、密度を向上させることができる。
【００３２】
半導体の金属層に磁器コンデンサ１４０を形成すると、ＤＲＡＭのリフレッシュレートを低減する、または無くすことができるようになる。磁器コンデンサ１４０は、標準コンデンサのように情報を記憶することができる上、リーク電流が少ないか全く無くなり、容量値が高くなる。リーク電流が少ないか全く無いため、リフレッシュレートを減らしてシステム動作の時間を増やすことができる。リーク電流が非常に少ない場合、リフレッシュを行う必要がなくなるため、リフレッシュ回路を除去することができる。その上、リフレッシュが必要ない場合、このメモリには電源がオフされた後でも容量値が維持される。そのため、第１実施形態のＤＲＡＭは不揮発性メモリとしてフラッシュメモリの代わりに用いることができる。その上、磁器コンデンサ１４０は、放射線レベルが高い環境下でも耐えられる耐放射線性を備える。これは、磁器コンデンサ１４０をアップセットするエネルギが、ビットをアップセットする一般規格の放射線量よりもはるかに多いからである。メモリを維持するために磁器コンデンサ１４０に蓄積されている容量値は、環境からの放射線に耐えられる程高く、磁器コンデンサ１４０は、耐放射線性を備える。
【００３３】
また、第１実施形態のコンデンサは、非常に高い容量値、３０００よりも大きい誘電率、薄い誘電体層、粗い表面などの特性を備えている。そのため、磁器コンデンサ１４０の占有空間は、トランジスタ１２０よりも小さい。このトランジスタ１２０のゲート長さは非常に小さいが、磁器コンデンサ１４０は、接触パッド１２９，１３０、制御ゲート１２２および拡散領域１２１を含むトランジスタ１２０全体を収納するための領域を有する。
【実施例２】
【００３４】
図２を参照する。図２は、本発明の第２実施形態によるＤＲＡＭセルを示す断面図である。このＤＲＡＭセルは、基板２００、トランジスタ２２０および磁器コンデンサ２４０を含む。基板２００は、半導体材料からなり、主表面２０２を有する。トランジスタ２２０は、基板２００の主表面２０２の上方に形成されたソース領域２２４およびドレイン領域２２６を含む。トランジスタ２２０は、ソース領域２２４とドレイン領域２２６との間に配置され、制御用誘電薄膜２２３により基板２００と隔離された制御ゲート２２２を含む。制御ゲート２２２は、ポリシリコンからなり、制御用誘電薄膜２２３は、二酸化ケイ素からなってもよい。
【００３５】
第２実施形態では、金属層に形成されたコンデンサは、必要なＤＲＡＭの容量値を得ることができる。そのため、磁器コンデンサ２４０は、トランジスタ２２０の上方に形成されてもよい。なお、磁器コンデンサ２４０は、トランジスタ２２０の直上に形成されなくともよく、磁器コンデンサ２４０を金属層に形成するだけで、ＤＲＡＭセルが占有する全体の領域を大幅に縮小させることができる。
【００３６】
コンデンサ２４０は、第１の電極層２４１、第３の電極層２４３および第５の電極層２４５を含む複数の金属層に形成されている。１層だけのコンデンサで十分な容量値を得ることができないときは、所望の容量値を得るために複数層配置してもよい。また、このコンデンサのサイズは、トランジスタに略等しいため、第２実施形態ではサイズを小型にすることができる。トランジスタのサイズが縮小されるに従い、トランジスタが制御できる電流は少なくなる。つまり、トランジスタのサイズに応じてＤＲＡＭセルに必要な容量値が大きくなるとき、付加的な容量値を得るために、コンデンサを複数層に形成してもよい。第２実施形態では、第１の電極層２４１、第３の電極層２４３および第５の電極層２４５を配置することにより、トランジスタ２２０に必要な容量値を得ている。
【００３７】
また、ＤＲＡＭセルに必要な配線を、トランジスタ２２０と磁器コンデンサ２４０との間にある配線領域２８０に配置し、ＤＲＡＭの密度を向上させてもよい。これにより、第２実施形態のコンデンサは、非常に高い容量値、３０００よりも大きい誘電率、薄い誘電体層、粗い表面などの特性を備えている。そのため、磁器コンデンサ２４０が占有する空間はトランジスタ２２０よりも小さい。このトランジスタ２２０のゲート長さは非常に小さいが、磁器コンデンサ２４０は、接触パッド２２９，２３０、制御ゲート２２２および拡散領域２２１を含むトランジスタ２２０全体を収納するための領域を有する。
【００３８】
第２実施形態は、第１実施形態と異なりコンデンサが複数層に形成されているため、ＤＲＡＭセルが小さい、または１層のコンデンサだけでは容量値を十分に提供することができないときに、必要な容量値を得ることができる。
【００３９】
上述したことから分かるように、本発明の磁器コンデンサを有するＤＲＡＭセルは、ＤＲＡＭセルの密度を向上させ、製造コストを低減させることができる。本発明は、磁器コンデンサを金属層に形成することにより、ＤＲＡＭセルを小型にすることができる。これにより、ＤＲＡＭ集積回路の速度が向上し、ＤＲＡＭ集積回路の消費電力を低減させることができる。このように速度が向上するため、このメモリセルによりＳＲＡＭを代替することができる。その上、磁器コンデンサは、少ないか全く無いため、ＤＲＡＭリフレッシュレートが低いか全くなくなる。ＤＲＡＭリフレッシュレートが無いとき、リフレッシュ回路が除去され、ＤＲＡＭセルが不揮発性メモリとなる。そのため、この発明は、他の態様のメモリを代替することができる。さらに、この磁器コンデンサは、放射線レベルが高い環境下でも耐えられる耐放射線性を備えている。
【００４０】
当該分野の技術を熟知するものが理解できるように、本発明の好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではない。本発明の主旨と領域を脱しない範囲内で各種の変更や修正を加えることができる。従って、本発明の特許請求の範囲は、このような変更や修正を含めて広く解釈されるべきである。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１実施形態によるＤＲＡＭセルを示す断面図である。
【図２】本発明の第２実施形態によるＤＲＡＭセルを示す断面図である。
【符号の説明】
【００４２】
１００  基板
１０２  主表面
１２０  トランジスタ
１２１  拡散領域
１２２  制御ゲート
１２３  制御用誘電薄膜
１２４  ソース領域
１２６  ドレイン領域
１２９  接触パッド
１３０  接触パッド
１４０  磁器コンデンサ
１４２  第１の電極層
１４４  誘電体層
１４６  第２の電極層
１８０  配線領域
２００  基板
２０２  主表面
２２０  トランジスタ
２２１  拡散領域
２２２  制御ゲート
２２３  制御用誘電薄膜
２２４  ソース領域
２２６  ドレイン領域
２２９  接触パッド
２３０  接触パッド
２４０  磁器コンデンサ
２４１  第１の電極層
２４２  第２の誘電体層
２４３  第３の電極層
２４４  第４の誘電体層
２４５  第５の電極層
２８０  配線領域
【図１】
2009094463.tif 000003
【図２】
2009094463.tif 000004