(57)【要約】【課題】電荷検出感度を安定させることができる撮像素子及び撮像素子の製造方法を提供する。【解決手段】半導体基板１１と、半導体基板１１上に形成されたゲート絶縁膜１２と、半導体基板１１の表面に形成され、ゲート絶縁膜１２に形成されたコンタクトホールから露呈するフローティングディフュージョンＦＤと、ゲート絶縁膜１２上に形成され、フローティングディフュージョンＦＤとコンタクトする配線層とを備え、配線層が不純物濃度の異なる複数の電極材料膜とを有し、複数の電極材料膜のうち、最下層より上に積層されたいずれかの電極材料膜がフローティングディフュージョンＦＤに接している。【選択図】図１
2009170803.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記半導体基板の表面に形成され、前記ゲート絶縁膜に形成されたコンタクトホールから露呈するフローティングディフュージョンと、
前記ゲート絶縁膜上に形成され、前記フローティングディフュージョンとコンタクトする配線層とを備え、
前記配線層が不純物濃度の異なる複数の電極材料膜とを有し、
前記複数の電極材料膜のうち、最下層より上に積層されたいずれかの電極材料膜が前記フローティングディフュージョンに接していることを特徴とする撮像素子。
【請求項２】
前記配線層が、前記ゲート絶縁膜上に積層された第１電極材料膜と、前記第１電極材料膜上に少なくとも一部が積層され、前記フローティングディフュージョンに接する第２電極材料膜とを有し、前記コンタクトホールの周囲に、前記第２電極材料膜が前記ゲート絶縁膜に直接積層された領域を有することを特徴とする請求項１に記載の撮像素子。
【請求項３】
前記第２電極材料膜が前記第１電極材料膜より厚さが薄いことを特徴とする請求項２に記載の撮像素子。
【請求項４】
前記第１電極材料膜が不純物をドープされたアモルファスシリコンで構成され、前記第２電極材料膜が前記第１電極材料膜よりも不純物濃度が低い、又は、不純物がドープされていないアモルファスシリコンで構成されていることを特徴とする請求項２又は３に記載の撮像素子。
【請求項５】
前記ゲート絶縁膜が、最上層に酸化膜を有する単一層又は複数層で構成されていることを特徴とする請求項１から４のいずれか１つに記載の撮像素子。
【請求項６】
前記第２電極材料膜は、厚み方向に不純物濃度の勾配を有していることを特徴とする請求項２から５のいずれか１つに記載の撮像素子。
【請求項７】
前記第２電極材料膜における下層をノンドープのアモルファスシリコンで形成し、上層を前記第１電極材料膜と同じ又は同じ程度の不純物濃度のアモルファスシリコンで形成することを特徴とする請求項２から６のいずれか１つに記載の撮像素子。
【請求項８】
前記第１電極材料膜及び前記第２電極材料膜がＮ型の不純物を含むことを特徴とする請求項２から７のいずれか１つに記載の撮像素子。
【請求項９】
Ｎ型の不純物がリン又はヒ素であることを特徴とする請求項８に記載の撮像素子。
【請求項１０】
前記コンタクトホールの開口径が、前記第２電極材料膜の厚さの２倍よりも大きいことを特徴とする請求項２から９のいずれか１つに記載の撮像素子。
【請求項１１】
前記第２電極材料膜の上層が、シリコン薄膜、タングステン薄膜、タングステンシリサイド薄膜、タングステンと窒化チタンとの積層膜、タングステンと窒化チタンとチタンとの積層膜のいずれかであることを特徴とする請求項２から１０のいずれか１つに記載の撮像素子。
【請求項１２】
半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記半導体基板の表面に形成され、前記ゲート絶縁膜に形成されたコンタクトホールから露呈するフローティングディフュージョンと、
前記ゲート絶縁膜上に形成され、前記フローティングディフュージョンとコンタクトする配線層とを備えた撮像素子の製造方法であって、
前記半導体基板にフローティングディフュージョンをイオン注入によって形成する工程と、
前記半導体基板に前記ゲート絶縁膜を形成し、前記ゲート絶縁膜上に不純物濃度の異なる複数の電極材料膜を積層することで前記配線層を形成する工程と、
前記複数の電極材料膜のうち、最下層より上に積層されたいずれかの電極材料膜を前記フローティングディフュージョンにコンタクトさせることを特徴とする撮像素子の製造方法。
【請求項１３】
前記ゲート絶縁膜上に積層された第１電極材料膜を形成し、前記第１電極材料膜上に少なくとも一部が積層され、前記フローティングディフュージョンに接する第２電極材料膜を形成し、前記コンタクトホールの周囲に、前記第２電極材料膜が前記ゲート絶縁膜に直接積層された領域を形成することを特徴とする請求項１２に記載の撮像素子の製造方法。
【請求項１４】
前記第２電極材料膜が前記第１電極材料膜より厚さが薄いことを特徴とする請求項１２又は１３に記載の撮像素子の製造方法。
【請求項１５】
前記第１電極材料膜を、不純物がドープされたアモルファスシリコンで形成し、前記第２電極材料膜が前記第１電極材料膜よりも不純物濃度が低い、又は、不純物がドープされていないアモルファスシリコンで形成することを特徴とする請求項１３又は１４に記載の撮像素子の製造方法。
【請求項１６】
前記ゲート絶縁膜が、最上層に酸化膜を有する単一層又は複数層で形成することを特徴とする請求項１３から１５のいずれか１つに記載の撮像素子の製造方法。
【請求項１７】
前記第２電極材料膜は、厚み方向に不純物濃度の勾配を有するように形成することを特徴とする請求項１３から１５のいずれか１つに記載の撮像素子の製造方法。
【請求項１８】
前記第２電極材料膜における下層をノンドープのアモルファスシリコンで形成し、上層を前記第１電極材料膜と同じ又は同じ程度の不純物濃度のアモルファスシリコンで形成することを特徴とする請求項１３から１５のいずれか１つに記載の撮像素子の製造方法。
【請求項１９】
前記第１電極材料膜及び前記第２電極材料膜がＮ型の不純物を含むことを特徴とする請求項１３から１５のいずれか１つに記載の撮像素子の製造方法。
【請求項２０】
Ｎ型の不純物がリン又はヒ素であることを特徴とする請求項１９に記載の撮像素子の製造方法。
【請求項２１】
前記コンタクトホールの開口径が、前記第２電極材料膜の厚さの２倍よりも大きいことを特徴とする請求項１３から２０のいずれか１つに記載の撮像素子の製造方法。
【請求項２２】
前記第２電極材料膜の上層を、シリコン薄膜、タングステン薄膜、タングステンシリサイド薄膜、タングステンと窒化チタンとの積層膜、タングステンと窒化チタンとチタンとの積層膜のいずれかで形成することを特徴とする請求項１３から２１のいずれか１つに記載の撮像素子の製造方法。
【請求項２３】
前記第１電極材料膜及び第２電極材料膜が、アモルファスシリコンを形成した後、熱処理によって形成されたポリシリコンであることを特徴とする請求項１３から２２のいずれか１つに記載の撮像素子の製造方法。
【請求項２４】
前記第１電極材料膜及び第２電極材料膜がポリシリコンで形成されていることを特徴とする請求項１３から２２のいずれか１つに記載の撮像素子の製造方法。
【請求項２５】
前記第２電極材料膜に不純物をイオン注入し、該第２電極材料膜の不純物濃度を制御することを特徴とする請求項１３から２２のいずれか１つに記載の撮像素子の製造方法。
【請求項２６】
少なくとも２回のイオン注入を行い、少なくとも１回はフローティングディフュージョンにイオン注入を行うことを特徴とする請求項２５に記載の撮像素子の製造方法。
【請求項２７】
イオン注入には、リン又はヒ素を用いることを特徴とする請求項２５又は２６に記載の撮像素子の製造方法。
【請求項２８】
前記第１電極材料膜と前記第２電極材料膜との境界近傍が不純物濃度のピークとなるようにイオン注入を行うことを特徴とする請求項２５に記載の撮像素子の製造方法。
【請求項２９】
イオン注入を少なくとも２回行い、少なくとも１回はフローティングディフュージョン以外の領域に、前記第２電極材料膜と逆導電型のイオンを注入することを特徴とする請求項２８に記載の撮像素子の製造方法。
【請求項３０】
逆導電型のイオンとしてボロン又はインジウムを用いることを特徴とする請求項２９に記載の撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子の撮像素子の製造方法であって、特に、電極材料を半導体基板の不純物拡散層に接触させるコンタクト領域を備えた撮像素子の撮像素子の製造方法に関する。
【背景技術】
【０００２】
エリアセンサ等に用いられる固体撮像素子は、半導体基板上に形成されたフォトダイオード等の光電変換部と、光電変換部からの信号電荷を転送するための電荷転送電極を有する電荷転送部と、電荷転送部によって転送された信号電荷を電圧信号に変換して出力する信号出力部とを備えている。
【０００３】
信号出力部は、下記特許文献に記載されているようなフローティングディフュージョンアンプ（Floating Diffusion Amplyfier）を備えたものがある。
【０００４】
図１０及び図１１は、従来の信号出力部の構成を示す断面図である。
非特許文献１に記載された技術は、図１０に示すように、素子分離領域１ａなどが形成されたシリコン基板１上にゲート絶縁膜２を形成し、ゲート絶縁膜２にコンタクトホールを形成してフローティングディフュージョンＦＤを露出させ、フローティングデフュージョンＦＤの上に電極材料４ａを成膜してコンタクトし、アンプゲート電極４ａと他のゲート電極４ｂを一括して形成する。アンプゲート電極４ａ上に層間絶縁膜８を形成する。電極材料にはリン等のＮ型不純物が高濃度にドープされたポリシリコンやアモルファスシリコンを用いるため、その後の処理熱により不純物がシリコン基板１側に拡散してフローティングディフュージョンＦＤに影響を与える。
【０００５】
特許文献２に記載された技術は、図１１に示すように、素子分離領域１ａなどが形成されたシリコン基板１上にゲート絶縁膜２を形成し、ゲート絶縁膜２上に第１電極材料からなるアンプゲート電極４ａを形成し、アンプゲート電極４ａ上に第１層間絶縁膜７を形成した後に、アンプゲート電極４ａのフローティングディフュージョンＦＤ側の端とフローティングディフュージョンＦＤを露出するようにコンタクトホールを形成し、第２電極材料からなるコンタクト電極６を成膜してアンプゲート電極４ａとフローティングディフュージョンＦＤをコンタクトし、他のゲート電極４ｂと一括して加工する。第２電極材料には第１電極材料と同様にリン等のＮ型不純物が高濃度にドープされたポリシリコンやアモルファスシリコンを用いるため、その後の処理熱により不純物がシリコン基板１側に拡散してフローティングデフュージョンＦＤに影響を与える。
【０００６】
【非特許文献１】A 100 MHZ Data Rate, 5000-Element CCD Linear Image Sensor with Reset Pulse Level Adjustment Circuit, IEEE Solid State Circuits Conference 1992, pp. 168-169, 275, Miwada et al.
【特許文献２】特開２００６−１０８５７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、固体撮像素子の電荷検出感度向上やノイズ低減を目的として、図１０に示すようにフローティングディフュージョンＦＤとアンプゲート電極４ａをポリシリコン等の電極材料で直接コンタクトする構造が提案されている。直接コンタクト構造では、ゲート絶縁膜２を形成後、フォトレジストによるパターニング、エッチングを行い直接コンタクトホールを形成する方法が最も容易であるが、通常、ゲート電極を構成するポリシリコン成長前にコンタクトホールの自然酸化膜を除去する希釈フッ酸等による洗浄が必要である。しかし、ポリシリコン成長前の洗浄処理はコンタクトホールのみではなく全面に行われるため、通常ＣＣＤのゲート絶縁膜２で用いられるＯＮＯ膜では最上層の酸化膜がエッチングされ、ＯＮ膜になる又は最上層の酸化膜厚の厚さが不均一になる問題がある。ゲート絶縁膜２を酸化膜のみで形成した場合も同様に酸化膜厚の厚さが不均一になる。すると、撮像素子の電荷検出感度にばらつきが生じてしまう。
【０００８】
また、図１０及び図１１に示すように、アンプゲート電極４ａや他のゲート電極４ｂと同様にリン等のＮ型不純物が高濃度にドープされた電極材料を用いてフローティングディフュージョンＦＤとコンタクトするため、その後の処理熱によりＮ型不純物がシリコン基板１に拡散してフローティングデフュージョンＦＤの容量に支配的に影響する。フローティングデフュージョンＦＤの容量は電荷検出感度に大きく影響を与えるが、電極材料からのＮ型不純物の拡散はイオン注入に比べて制御性が悪いため、電荷検出感度のバラツキが増大する。また、電荷検出感度の向上のためにはフローティングディフュージョンＦＤの容量低減が必要であるが、それも困難である。
【０００９】
さらに、フローティングディフュージョンＦＤとゲート絶縁膜２を開口したコンタクトホールを通して、ゲート電極とを接合するために設ける低抵抗部分（図１０ではアンプゲート電極４ａ、図１１ではコンタクト電極６に相当）は、垂直方向が厚く、シリコン基板１や周辺回路配線等の周辺の異電位部分との間の浮遊容量が大きいという問題がある。
【００１０】
本発明は、上記事情に鑑みてなされたもので、その目的は、電荷検出感度を安定させることができる撮像素子及び撮像素子の製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の上記目的は、下記構成によって達成される。
（１）半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記半導体基板の表面に形成され、前記ゲート絶縁膜に形成されたコンタクトホールから露呈するフローティングディフュージョンと、
前記ゲート絶縁膜上に形成され、前記フローティングディフュージョンとコンタクトする配線層とを備え、
前記配線層が不純物濃度の異なる複数の電極材料膜とを有し、
前記複数の電極材料膜のうち、最下層より上に積層されたいずれかの電極材料膜が前記フローティングディフュージョンに接していることを特徴とする撮像素子。
（２）前記配線層が、前記ゲート絶縁膜上に積層された第１電極材料膜と、前記第１電極材料膜上に少なくとも一部が積層され、前記フローティングディフュージョンに接する第２電極材料膜とを有し、前記コンタクトホールの周囲に、前記第２電極材料膜が前記ゲート絶縁膜に直接積層された領域を有することを特徴とする上記（１）に記載の撮像素子。
（３）前記第２電極材料膜が前記第１電極材料膜より厚さが薄いことを特徴とする上記（２）に記載の撮像素子。
（４）前記第１電極材料膜が不純物をドープされたアモルファスシリコンで構成され、前記第２電極材料膜が前記第１電極材料膜よりも不純物濃度が低い、又は、不純物がドープされていないアモルファスシリコンで構成されていることを特徴とする上記（２）又は（３）に記載の撮像素子。
（５）前記ゲート絶縁膜が、最上層に酸化膜を有する単一層又は複数層で構成されていることを特徴とする上記（１）から（４）のいずれか１つに記載の撮像素子。
（６）前記第２電極材料膜は、厚み方向に不純物濃度の勾配を有していることを特徴とする上記（２）から（５）のいずれか１つに記載の撮像素子。
（７）前記第２電極材料膜における下層をノンドープのアモルファスシリコンで形成し、上層を前記第１電極材料膜と同じ又は同じ程度の不純物濃度のアモルファスシリコンで形成することを特徴とする上記（２）から（６）のいずれか１つに記載の撮像素子。
（８）前記第１電極材料膜及び前記第２電極材料膜がＮ型の不純物を含むことを特徴とする上記（２）から（７）のいずれか１つに記載の撮像素子。
（９）Ｎ型の不純物がリン又はヒ素であることを特徴とする上記（８）に記載の撮像素子。
（１０）前記コンタクトホールの開口径が、前記第２電極材料膜の厚さの２倍よりも大きいことを特徴とする上記（２）から（９）のいずれか１つに記載の撮像素子。
（１１）前記第２電極材料膜の上層が、シリコン薄膜、タングステン薄膜、タングステンシリサイド薄膜、タングステンと窒化チタンとの積層膜、タングステンと窒化チタンとチタンとの積層膜のいずれかであることを特徴とする上記（２）から（１０）のいずれか１つに記載の撮像素子。
（１２）半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記半導体基板の表面に形成され、前記ゲート絶縁膜に形成されたコンタクトホールから露呈するフローティングディフュージョンと、
前記ゲート絶縁膜上に形成され、前記フローティングディフュージョンとコンタクトする配線層とを備えた撮像素子の製造方法であって、
前記半導体基板にフローティングディフュージョンをイオン注入によって形成する工程と、
前記半導体基板に前記ゲート絶縁膜を形成し、前記ゲート絶縁膜上に不純物濃度の異なる複数の電極材料膜を積層することで前記配線層を形成する工程と、
前記複数の電極材料膜のうち、最下層より上に積層されたいずれかの電極材料膜を前記フローティングディフュージョンにコンタクトさせることを特徴とする撮像素子の製造方法。
（１３）前記ゲート絶縁膜上に積層された第１電極材料膜を形成し、前記第１電極材料膜上に少なくとも一部が積層され、前記フローティングディフュージョンに接する第２電極材料膜を形成し、前記コンタクトホールの周囲に、前記第２電極材料膜が前記ゲート絶縁膜に直接積層された領域を形成することを特徴とする上記（１）に記載の撮像素子の製造方法。
（１４）前記第２電極材料膜が前記第１電極材料膜より厚さが薄いことを特徴とする上記（１２）又は（１３）に記載の撮像素子の製造方法。
（１５）前記第１電極材料膜を、不純物がドープされたアモルファスシリコンで形成し、前記第２電極材料膜が前記第１電極材料膜よりも不純物濃度が低い、又は、不純物がドープされていないアモルファスシリコンで形成することを特徴とする上記（１３）又は（１４）に記載の撮像素子の製造方法。
（１６）前記ゲート絶縁膜が、最上層に酸化膜を有する単一層又は複数層で形成することを特徴とする上記（１３）から（１５）のいずれか１つに記載の撮像素子の製造方法。
（１７）前記第２電極材料膜は、厚み方向に不純物濃度の勾配を有するように形成することを特徴とする上記（１３）から（１５）のいずれか１つに記載の撮像素子の製造方法。
（１８）前記第２電極材料膜における下層をノンドープのアモルファスシリコンで形成し、上層を前記第１電極材料膜と同じ又は同じ程度の不純物濃度のアモルファスシリコンで形成することを特徴とする上記（１３）から（１５）のいずれか１つに記載の撮像素子の製造方法。
（１９）前記第１電極材料膜及び前記第２電極材料膜がＮ型の不純物を含むことを特徴とする上記（１３）から（１５）のいずれか１つに記載の撮像素子の製造方法。
（２０）Ｎ型の不純物がリン又はヒ素であることを特徴とする上記（１９）に記載の撮像素子の製造方法。
（２１）前記コンタクトホールの開口径が、前記第２電極材料膜の厚さの２倍よりも大きいことを特徴とする上記（１３）から（２０）のいずれか１つに記載の撮像素子の製造方法。
（２２）前記第２電極材料膜の上層を、シリコン薄膜、タングステン薄膜、タングステンシリサイド薄膜、タングステンと窒化チタンとの積層膜、タングステンと窒化チタンとチタンとの積層膜のいずれかで形成することを特徴とする上記（１３）から（２１）のいずれか１つに記載の撮像素子の製造方法。
（２３）前記第１電極材料膜及び第２電極材料膜が、アモルファスシリコンを形成した後、熱処理によって形成されたポリシリコンであることを特徴とする上記（１３）から（２２）のいずれか１つに記載の撮像素子の製造方法。
（２４）前記第１電極材料膜及び第２電極材料膜がポリシリコンで形成されていることを特徴とする上記（１３）から（２２）のいずれか１つに記載の撮像素子の製造方法。
（２５）前記第２電極材料膜に不純物をイオン注入し、該第２電極材料膜の不純物濃度を制御することを特徴とする上記（１３）から（２２）のいずれか１つに記載の撮像素子の製造方法。
（２６）少なくとも２回のイオン注入を行い、少なくとも１回はフローティングディフュージョンにイオン注入を行うことを特徴とする上記（２５）に記載の撮像素子の製造方法。
（２７）イオン注入には、リン又はヒ素を用いることを特徴とする上記（２５）又は（２６）に記載の撮像素子の製造方法。
（２８）前記第１電極材料膜と前記第２電極材料膜との境界近傍が不純物濃度のピークとなるようにイオン注入を行うことを特徴とする上記（２５）に記載の撮像素子の製造方法。
（２９）イオン注入を少なくとも２回行い、少なくとも１回はフローティングディフュージョン以外の領域に、前記第２電極材料膜と逆導電型のイオンを注入することを特徴とする上記（２８）に記載の撮像素子の製造方法。
（３０）逆導電型のイオンとしてボロン又はインジウムを用いることを特徴とする上記（２９）に記載の撮像素子の製造方法。
【００１２】
本発明にかかる撮像素子は、半導体基板のゲート絶縁膜上に複数の電極材料膜が積層されており、コンタクトホールから露呈したフローティングディフュージョンには、複数の電極材料膜のうち、最下層より上に積層されたいずれかの電極材料膜が接している構成である。ここで、フローティングディフュージョンに接する電極材料膜をノンドープ又は低い濃度で不純物をドープした層とすることで、フローティングディフュージョンへのドーパントの拡散を抑制することができ、フローティングディフュージョンを構成する不純物拡散層が拡大してしまうことを防止でき、電荷検出感度を安定させることができる。
【発明の効果】
【００１３】
本発明によれば、電荷検出感度を安定させることができる撮像素子及び撮像素子の製造方法を提供できる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態を図面に基づいて詳しく説明する。
図１は、本発明にかかる撮像素子の信号出力部を示す断面図である。本実施形態では、撮像素子の一例として固体撮像素子の構成を用いて説明する。本実施形態の固体撮像素子は、図示しない光電変換部で生成された信号電荷を転送する垂直電荷転送部と、垂直電荷転送部から転送された信号電荷を信号出力部に転送する水平電荷転送部とを備えている。信号出力部は、水平電荷転送部から転送された信号電荷を電圧信号に変換して出力する。
【００１５】
図１に示すように、本実施形態の撮像素子は、シリコン等からなる半導体基板１１を備え、該半導体基板１１の表面に不純物をイオン注入することで形成された不純物拡散領域からなるフローティングディフュージョンＦＤを有している。またｈ、半導体基板１１の表面には、素子分離領域１１ａが形成されている。
【００１６】
半導体基板１１の表面にゲート絶縁膜１２が形成されている。本実施形態にいて、ゲート絶縁膜１２は、酸化膜、窒化膜、酸化膜の３層構造（いわゆる、ＯＮＯ膜構造）を有している。しかし、ゲート絶縁膜１２は、この構成に限定されず、酸化膜と窒化膜とからなる２層構造でもよく、酸化膜のみの単一層としてもよい。
【００１７】
ゲート絶縁膜１２には、コンタクトホールが形成され、該コンタクトホールを介して半導体基板１１の表面に形成されたフローティングディフュージョンＦＤが露呈している。
【００１８】
ゲート絶縁膜１２上には、第１電極材料膜１４ａ，１４ｂと、該第１電極材料膜１４ａ，１４ｂの上に積層された第２電極材料膜１６ａ，１６ｂとからなる配線層が形成され、該配線層がフローティングディフュージョンＦＤにコンタクトされている。第１電極材料膜１４ａ，１４ｂ及び第２電極材料膜１６ａ，１６ｂは、フォトリソグラフィ手法によってパターニングされた、図示しないアンプ部に電気的に接続されたアンプゲート電極１４ａ，１６ａ（図１において左側の電極）と、他のゲート電極１４ｂ，１６ｂ（図１において右側の電極）とを有している。第１電極材料膜１４ａ，１４ｂ及び第２電極材料膜１６ａ，１６ｂの上には、層間絶縁膜１８が積層されている。アンプゲート電極１４ａ，１６ａの下方に素子分離領域１１ａが位置している。
【００１９】
第１電極材料膜１４ａ，１４ｂには、ゲート絶縁膜１２に形成されたコンタクトホールと同じ位置に開口が形成されている。第１電極材料膜１４ａ，１４ｂ上の第２電極材料膜１６ａ，１６ｂが、コンタクトホールを覆うとともにフローティングディフュージョンＦＤに接している。
【００２０】
本実施形態では、第１電極材料膜１４ａ，１４ｂ及び第２電極材料膜１６ａ，１６ｂは、アモルファスシリコンから構成されている。第１電極材料膜１４ａ，１４ｂは、リンやヒ素等のＮ型の不純物が高濃度にドープされた層である。
【００２１】
また、第１電極材料膜１４ａ，１４ｂと、第２電極材料膜１６ａ，１６ｂとはそれぞれ異なる不純物濃度を有する電極材料膜で構成されており、本実施形態では、第２電極材料膜１６ａ，１６ｂが第１電極材料膜１４ａ，１４ｂよりも不純物濃度が低い濃度でリンやヒ素等のＮ型不純物がドープされた層である。または、第２電極材料膜１６ａ，１６ｂは、不純物がドープされていない（ノンドープ）層としてもよい。
【００２２】
本実施形態では、配線層を第１電極材料膜１４ａ，１４ｂと第２電極材料膜１６ａ，１６ｂとの２層で構成したが、不純物濃度の異なる複数の電極材料膜で構成してもよい。配線層を３層以上の複数の電極材料膜で構成する場合には、最下層より上に積層されたいずれかの電極材料膜がフローティングディフュージョンＦＤに接している構成とすることができる。
【００２３】
第１電極材料膜１４ａ，１４ｂの厚さより第２電極材料膜１６ａ，１６ｂの厚さが薄いことが好ましい。本実施形態では、第１電極材料膜１４ａ，１４ｂの厚さを約２００ｎｍとし、第２電極材料膜１６ａ，１６ｂの厚さを約５０ｎｍとした。
【００２４】
ここで、第２電極材料膜１６ａ，１６ｂにおける下層をノンドープのアモルファスシリコンで形成し、上層を第１電極材料膜１４ａ，１４ｂと同じ又は同じ程度の不純物濃度のアモルファスシリコンで形成することができる。また、第２電極材料膜１６ａ，１６ｂの上層を、シリコン薄膜、タングステン薄膜、タングステンシリサイド薄膜、タングステンと窒化チタンとの積層膜、タングステンと窒化チタンとチタンとの積層膜のいずれかとすることができる。
【００２５】
本実施形態において、コンタクトホールの開口径を約４００ｎｍとしている。コンタクトホールの開口径を、第２電極材料膜１６ａ，１６ｂの厚さの２倍よりも大きくすることが、コンタクトホールが電極材料によって完全に埋まることがなく、一部に層間絶縁膜１８が入り込むことで凹部が形成されている。
【００２６】
アンプゲート電極１４ａ，１６ａの下方に、半導体基板１１の素子分離領域１１ａが位置している。
【００２７】
上記実施形態の構成を有する撮像素子によれば、半導体基板１１のゲート絶縁膜１２上に第１電極材料膜１４ａ，１４ｂと第２電極材料膜１６ａ，１６ｂが積層されており、コンタクトホールから露呈したフローティングディフュージョンＦＤには、第１電極材料膜１４ａ，１４ｂに積層された第２電極材料膜１６ａ，１６ｂが接している構成である。ここで、フローティングディフュージョンＦＤに接している第２電極材料膜１６ａ，１６ｂがノンドープ又は低い濃度で不純物をドープした層であるため、フローティングディフュージョンＦＤへのドーパントの拡散を抑制することができ、フローティングディフュージョンＦＤを構成する不純物拡散層が拡大してしまうことを防止でき、電荷検出感度を安定させることができる。
【００２８】
図２は、上記実施形態の撮像素子において、信号出力部の他の構成例を示す断面図である。なお、図２に示す構成において、すでに上記実施形態で説明した部材などと同等な構成・作用を有する部材等については、図中に同一符号又は相当符号を付すことにより、説明を簡略化或いは省略する。
【００２９】
図２に示す撮像素子は、ゲート絶縁膜１２上に形成された第１電極材料膜２４ａ，２４ｂにおけるコンタクトホール側の端部が、該コンタクトホールの周縁から離れ、コンタクトホールの周囲に第２電極材料膜２６ａ，２６ｂがゲート絶縁膜１２に直接積層された領域を有する点で図１の実施形態とは相違している。こうすることで、第１電極材料膜２４ａ，２４ｂからフローティングディフュージョンＦＤにドーパントが拡散してしまうことをより確実に防止することができる。
【００３０】
次に、本発明にかかる撮像素子の製造手順を説明する。なお、以下で説明する製造手順では、すでに上記実施形態で説明した部材などと同等な構成・作用を有する撮像素子の構成を例に説明するものとし、部材等については、図中に同一符号又は相当符号を付すことにより、説明を簡略化或いは省略する。図３は、図１の撮像素子における信号処理部を製造する手順を説明する断面図である。
【００３１】
先ず、図３（ａ）に示すように、シリコンからなる半導体基板１１に素子分離領域１１ａと、シリコン酸化膜（SiO2），シリコン窒化膜（Si3N4），シリコン酸化膜（SiO2）のＯＮＯ膜構造を有するゲート絶縁膜１２を形成する。その後、ゲート絶縁膜１２上にリンを５E+20atms/cm3でドープしたアモルファスシリコンから構成された第１電極材料膜１４を約２００ｎｍの膜厚で成膜する。
【００３２】
図３（ｂ）に示すように、半導体基板１１上の、ゲート絶縁膜１２及び第１電極材料膜１４においてフローティングディフュージョン領域に相当する部位をフォトリソグラフィ手法及びエッチングによって除去し、コンタクトホールＨを形成する。ここで、コンタクトホールＨの最大開口幅を約４００ｎｍとした。その後、フォトレジスト及びエッチング反応生成物を剥離する。
【００３３】
希フッ酸を含む前処理を行った後、図３（ｃ）に示すように、ノンドープのアモルファスシリコンからなる第２電極材料膜を約５０ｎｍの膜厚で成膜する。このとき、コンタクトホールＨは、約４００ｎｍの幅で開口しているため、第２電極材料膜１６により完全に埋まることがなく、窪みが残ったままとなる。
【００３４】
図３（ｄ）に示すように、第２電極材料膜１６の低抵抗化、及び、第１電極材料膜１４ａ，１４ｂと第２電極材料膜１６との境界近傍の不純物濃度の制御、及び、コンタクトホールにおける半導体基板１１の界面の自然酸化膜のミキシングインプラ、及び、フローティングディフュージョンＦＤの不純物濃度の制御を目的として高濃度リン（Ｐ＋）不純物を約１E+15cm-2以上のドーズ量で、界面付近が不純物濃度のピークとなる加速電圧でイオン注入する。
【００３５】
図３（ｅ）に示すように、フォトリソグラフィ手法及びエッチングを用いて、第１電極材料膜１４ａ，１４ｂと第２電極材料膜１６ａ，１６ｂをパターニングし、アンプゲート電極１４ａ，１４ｂと、その他の電極１４ｂ，１６ｂを形成する。
【００３６】
図３（ｆ）に示すように、第１電極材料膜１４ａ，１４ｂ及び第２電極材料膜１６ａ，１６ｂの上に層間絶縁膜１８を形成する。こうすることで、電荷検出感度が高く、ノイズの小さいフローティングディフュージョンＦＤを有する信号出力部を備えた撮像素子を得ることができる。
【００３７】
図４は、撮像素子における信号処理部を製造する別の手順を説明する断面図である。
図４（ａ）から図４（ｃ）に示す手順は、図３（ａ）から図３（ｃ）に示した上述の手順と同じであり、半導体基板１１に第１電極材料膜１４ａ，１４ｂ及び第２電極材料膜１６を形成する。
【００３８】
図４（ｄ）に示すように、本例の手順では、第２電極材料膜１６に、低抵抗化を目的として、高濃度リン（Ｐ＋）不純物を約1E+15cm-2以上のドーズ量で、該第２電極材料膜１６の膜中に不純物濃度のピークが形成される加速電圧でイオン注入を行う。
【００３９】
その後、図４（ｅ）から図４（ｇ）に示すように、図３（ａ）から図３（ｃ）に示した上述の手順と同様に、高濃度のリン（Ｐ＋）不純物を再度イオン注入し、第１電極材料膜１４ａ，１４ｂと第２電極材料膜１６ａ，１６ｂをパターニングし、層間絶縁膜１８を形成する。言い換えると、本実施形態では、不純物のイオン注入を少なくとも２回行っている。このとき、少なくとも１回はフローティングディフュージョンＦＤにイオン注入を行っている。イオン注入には、リンではなくヒ素を用いることもできる。
【００４０】
図５は、撮像素子における信号処理部を製造する別の手順を説明する断面図である。
先ず、図３（ａ）から図３（ｃ）に示した上述の手順と同様に、半導体基板１１に第１電極材料膜１４ａ，１４ｂ及び第２電極材料膜１６を形成する。その後、図５（ａ）に示すように、コンタクト部における半導体基板１１との界面の自然酸化膜のミキシングインプラ、及び、フローティングディフュージョンＦＤの不純物濃度の制御を目的として、フローティングディフュージョンＦＤが形成された領域以外の上部にフォトレジスト層Ｒを形成し、ボロンをイオン注入する。本実施形態では、少なくとも１回はフローティングディフュージョンＦＤ以外の領域に、第２電極材料膜１６と逆導電型のイオンを注入している。また、逆導電型のイオンとしてボロン又はインジウムを用いることができる。
【００４１】
その後、上記手順と同様に、図５（ｂ）に示すように、第１電極材料膜１４ａ，１４ｂと第２電極材料膜１６ａ，１６ｂをパターニングし、図５（ｃ）に示すように層間絶縁膜１８を形成する。
【００４２】
図６及び図７は、撮像素子における信号処理部を製造する別の手順を説明する断面図である。
図６（ａ）から図６（ｃ）に示す手順は、図３（ａ）から図３（ｃ）に示した上述の手順と同じであり、半導体基板１１に第１電極材料膜１４ａ，１４ｂ及び第２電極材料膜１６を形成するものである。
【００４３】
次に、図６（ｄ）に示すように、フローティングディフュージョンＦＤの基板容量の制御を目的として、フローティングディフュージョンＦＤが形成された領域以外の上部にフォトレジスト層Ｒを形成し、第２電極材料膜１４ａ，１４ｂとは逆導電型であるボロンをイオン注入する。
【００４４】
図７（ａ）に示すように、第２電極材料膜１６の低抵抗化を目的として高濃度リン（Ｐ＋）不純物を約１E+15cm-2以上のドーズ量で、第２電極材料膜１６中の不純物濃度のピークとなる加速電圧でイオン注入する。
【００４５】
図７（ｂ）に示すように、第１電極材料膜１４ａ，１４ｂと第２電極材料膜１６との境界の不純物濃度の制御、及び、コンタクトホールにおける半導体基板１１の界面の自然酸化膜のミキシングインプラ、及び、フローティングディフュージョンＦＤの不純物濃度の制御を目的として、フローティングディフュージョンＦＤ上部以外をフォトレジスト層で被覆し、高濃度リン（Ｐ＋）不純物を約１E+15cm-2以上のドーズ量で、界面付近が不純物濃度のピークとなる加速電圧でイオン注入する。
【００４６】
その後、上記手順と同様に、図７（ｃ）に示すように、第１電極材料膜１４ａ，１４ｂと第２電極材料膜１６ａ，１６ｂをパターニングし、図７（ｄ）に示すように層間絶縁膜１８を形成する。
【００４７】
次に、本発明にかかる撮像素子の製造手順を説明する。なお、以下で説明する製造手順では、すでに上記実施形態で説明した部材などと同等な構成・作用を有する撮像素子の構成を例に説明するものとし、部材等については、図中に同一符号又は相当符号を付すことにより、説明を簡略化或いは省略する。
図８及び図９は、図２の撮像素子における信号処理部を製造する手順を説明する断面図である。
【００４８】
先ず、図８（ａ）に示すように、半導体基板１１に素子分離領域１１ａと、シリコン酸化膜（SiO2），シリコン窒化膜（Si3N4），シリコン酸化膜（SiO2）のＯＮＯ膜構造を有するゲート絶縁膜１２を形成する。その後、ゲート絶縁膜１２上にリンを５E+20atms/cm3でドープしたアモルファスシリコンから構成された第１電極材料膜２４を約２００ｎｍの膜厚で成膜する。
【００４９】
図８（ｂ）に示すように、半導体基板１１におけるフローティングディフュージョンＦＤとコンタクト部を形成する領域Ｓの第１電極材料膜２４をエッチングして除去する。領域Ｓは、ＦＤアンプゲート電極を形成した際に、フローティングディフュージョンＦＤとのコンタクト部分のＦＤアンプゲート電極が第２電極材料膜２６のみからなり、周辺のリセットゲート電極やアウトプットゲート電極の上部よりも低くなるように形成する。
【００５０】
図８（ｃ）に示すように、領域Ｓにおけるゲート絶縁膜１２のフローティングディフュージョン領域に相当する部位をフォトリソグラフィ手法及びエッチングによって除去し、コンタクトホールＨを形成する。ここで、コンタクトホールＨの最大開口幅を約４００ｎｍとした。その後、フォトレジスト及びエッチング反応生成物を剥離する。
【００５１】
希フッ酸を含む前処理を行った後、図８（ｄ）に示すように、ノンドープのアモルファスシリコンからなる第２電極材料膜２６を約５０ｎｍの膜厚で成膜する。このとき、コンタクトホールＨは、約４００ｎｍの幅で開口しているため、第２電極材料膜２６により完全に埋まることがなく、窪みが残ったままとなる。このとき、領域Ｓにおいては、第２電極材料膜２６がゲート絶縁膜１２に直接積層される。
【００５２】
次に、図９（ａ）に示すように、第２電極材料膜２６の低抵抗化、及び、第１電極材料膜２４ａ，２４ｂと第２電極材料膜２６との境界の不純物濃度の制御、及び、コンタクトホールにおける半導体基板１１の界面の自然酸化膜のミキシングインプラ、及び、フローティングディフュージョンＦＤの不純物濃度の制御を目的として高濃度リン（Ｐ＋）不純物を約１E+15cm-2以上のドーズ量で、界面付近が不純物濃度のピークとなる加速電圧でイオン注入する。
【００５３】
その後、上記手順と同様に、図９（ｂ）に示すように、第１電極材料膜２４ａ，２４ｂと第２電極材料膜２６ａ，２６ｂをパターニングし、図９（ｃ）に示すように層間絶縁膜２８を形成する。こうすることで、電荷検出感度のばらつきをより確実に抑えることができ、ノイズの小さいフローティングディフュージョンＦＤを有する信号出力部を備えた撮像素子を得ることができる。
【００５４】
上記実施形態においては、フローティングディフュージョンＦＤは、第１電極材料膜を形成する前に半導体基板に形成してもよく、または、コンタクトホールと第２電極材料膜とをコンタクトさせる際に、該第２電極材料膜からのドーパントの拡散によって形成してもよい。第２電極材料膜からのドーパントの拡散によって形成する場合には、不純物拡散領域を小さく形成することができる。
【図面の簡単な説明】
【００５５】
【図１】本発明にかかる撮像素子の信号出力部を示す断面図である。
【図２】本発明にかかる撮像素子の信号出力部の他の構成例を示す断面図である。
【図３】撮像素子における信号処理部を製造する手順を説明する断面図である。
【図４】撮像素子における信号処理部を製造する別の手順を説明する断面図である。
【図５】撮像素子における信号処理部を製造する別の手順を説明する断面図である。
【図６】撮像素子における信号処理部を製造する別の手順を説明する断面図である。
【図７】撮像素子における信号処理部を製造する別の手順を説明する断面図である。
【図８】撮像素子における信号処理部を製造する別の手順を説明する断面図である。
【図９】撮像素子における信号処理部を製造する別の手順を説明する断面図である。
【図１０】従来の信号出力部の構成を示す断面図である。
【図１１】従来の信号出力部の構成を示す断面図である。
【符号の説明】
【００５６】
１１    半導体基板
１２    ゲート絶縁膜
１４（１４ａ，１４ｂ）    第１電極材料膜
１６（１６ａ，１６ｂ）    第２電極材料膜
ＦＤ    フローティングディフュージョン
【図１】
2009170803.tif 000003
【図２】
2009170803.tif 000004
【図３】
2009170803.tif 000005
【図４】
2009170803.tif 000006
【図５】
2009170803.tif 000007
【図６】
2009170803.tif 000008
【図７】
2009170803.tif 000009
【図８】
2009170803.tif 000010
【図９】
2009170803.tif 000011
【図１０】
2009170803.tif 000012
【図１１】
2009170803.tif 000013