(57)【要約】【課題】サージ電圧にも耐えられ、省エネが図れる、過電圧保護回路を実現する。【解決手段】入出力間に介装されるスイッチング素子１６と、入力電圧Vinを検出する手段１７と、前記入力電圧Vinの検出信号に基づいて出力電圧が保護対象の耐圧に対応する設定値Vlimitを超えないように前記スイッチング手段１６のオン時間とオフ時間との比率Ｄを制御するプロセッサ１８と、を備える。【選択図】図１
2009291025.tif 000002
【特許請求の範囲】
【請求項１】
過渡サージ電圧保護回路において、入出力間に介装されるスイッチング素子と、入力電圧Vinを検出する手段と、前記入力電圧Vinの検出信号に基づいて出力電圧が保護対象の耐圧に対応する設定値Vlimitを超えないように前記スイッチング手段のオン時間とオフ時間との比率Ｄを制御するプロセッサと、を備えることを特徴とする過渡サージ電圧保護回路。
【請求項２】
前記プロセッサは、前記スイッチング手段のオン時間とオフ時間との比率ＤをPWM制御することを特徴とする請求項１に記載の過渡サージ電圧保護回路。
【請求項３】
前記プロセッサは、入力電圧の検出信号に応じてスイッチング素子のオン時間とオフ時間との比率Ｄを決定する手段と、スイッチング素子を制御するPWM信号を前記決定比率Ｄに対応するパルス幅に制御する手段と、を備えることを特徴とする請求項２に記載の過渡サージ電圧保護回路。
【請求項４】
前記スイッチング素子のオン時間とオフ時間との比率Ｄを決定する手段は、入力電圧Vin＜設定値Vlimitのときにスイッチング素子のオン時間とオフ時間との比率Ｄ＝１、入力電圧Vin≧設定値Vlimitのときにスイッチング素子のオン時間とオフ時間との比率Ｄ＝Vlimit／Vin、に決定することを特徴とする請求項３に記載の過渡サージ電圧保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、車両に搭載される電子機器の過渡サージ電圧保護回路に関する。
【背景技術】
【０００２】
この種の過電圧保護回路においては、一般的に抵抗やツエナーダイオードを用いて過電圧から電子装置を保護するようになっている（特許文献１〜特許文献４）。
【特許文献１】特開平１０−３１１２４１号公報
【特許文献２】特開平０７−０９９０６４号公報
【特許文献３】特開２００１−２５８１４８号公報
【特許文献４】特開２００６−０６７１８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このような従来例においては、ツェナー電圧以上の過電圧が発生したときにツエナーダイオードを流れる電流は、瞬間的であるが、かなり大きな値になるため、容量の大きなツエナーダイオードを用いる必要があり、容量や放熱性を確保するのにサイズが大きくなり、製品の大型化を招く。また、電源回路に抵抗を入れると、正常時においても、抵抗に電力が消費され、エネルギ効率が悪くなり、放熱性を確保するのにサイズが大きくなり、製品の大型化を招く。
【０００４】
車両の電源系統においても、サージ電圧が発生する場合があり、その対策手段が要求される。因みに、「ISO7637-2」、「JASO D007」で規格される24Ｖ仕様のダンプサージ等は、最大値で200Ｖ、350ｍｓと電力的に厳しく、回路上の抵抗も焼き切れてしまいかねない。
【０００５】
この発明は、このような課題を踏まえつつ、サージ電圧にも耐えられ、省エネが図れる、過電圧保護回路（過度サージ電圧保護回路）の提供を目的とする。
【課題を解決するための手段】
【０００６】
第１の発明は、過渡サージ電圧保護回路において、入出力間に介装されるスイッチング素子と、入力電圧Vinを検出する手段と、前記入力電圧Vinの検出信号に基づいて出力電圧Voutが保護対象の耐圧に対応する設定値Vlimitを超えないように前記スイッチング手段のオン時間とオフ時間との比率Ｄを制御するプロセッサと、を備えることを特徴とする。
【０００７】
第２の発明は、第１の発明に係る過渡サージ電圧保護回路において、前記プロセッサは、前記スイッチング手段のオン時間とオフ時間との比率ＤをPWM制御することを特徴とする。
【０００８】
第３の発明は、第２の発明に係る過渡サージ電圧保護回路において、前記プロセッサは、入力電圧Vinの検出信号に応じてスイッチング素子のオン時間とオフ時間との比率Ｄを決定する手段と、スイッチング素子を制御するPWM信号を前記決定比率Ｄに対応するパルス幅に制御する手段と、を備えることを特徴とする。
【０００９】
第４の発明は、第３の発明に係る過渡サージ電圧保護回路において、前記スイッチング素子のオン時間とオフ時間との比率Ｄを決定する手段は、入力電圧Vin＜設定値Vlimitのときにスイッチング素子のオン時間とオフ時間との比率Ｄ＝１、入力電圧Vin≧設定値Vlimitのときにスイッチング素子のオン時間とオフ時間との比率Ｄ＝Vlimit／Vin、に決定することを特徴とする。
【発明の効果】
【００１０】
第１の発明においては、プロセッサにより、スイッチング手段のオン時間とオフ時間との比率Ｄが制御され、出力電圧Voutが設定値Vlimitを超えないようになるため、保護対象を過電圧から保護することができる。この場合、従来と異なり、抵抗または／およびツェナーダイオードを用いず、プロセッサによりスイッチング素子のオン時間とオフ時間との比率Ｄを制御する構成のため、電力損失も少なく、高精度な過度サージ電圧保護回路を実現することができる。プロセッサは、制御則もソフトで書き換え可能なため、制御の自由度が高い。また、入力電圧Vin（検出信号）のAD変換する際の量子化幅などにより、制御可能な入力電圧Vinの最大値は、制約されるものの、プロセッサの性能アップにより、ダンプサージにも対処しやすくなる。
【００１１】
第２の発明においては、PWM制御のため、出力電圧Voutのリップル周波数が一定となるため、後段のＬＣフィルタを効率よく機能させることができる。
【００１２】
第３の発明においては、スイッチング素子のオン時間とオフ時間との比率Ｄは、入力電圧Vin（検出信号）に対応する値に決定され、これに応じたパルス幅とを持つPWM信号によって制御される。
【００１３】
第４発明においては、入力電圧Vin（検出信号）＜設定値Vlimitのときは、スイッチング素子のオン時間とオフ時間との比率Ｄ＝１に決定され、スイッチング素子は常時オン状態制御される。入力電圧Vin（検出信号）≧設定値Vlimitのときは、スイッチング素子のオン時間とオフ時間との比率Ｄ＝Vlimit／Vinに決定され、スイッチング素子のオンーオフにより、設定値Vlimitを超える過電圧がチョッピングされる。これらの結果、出力電圧Voutは、設定値Vlimit以下に規制され、保護対象（電子装置）を過電圧に因る破壊から保護することができる。
【発明を実施するための最良の形態】
【００１４】
図は、車両に搭載される電子装置の電源回路への適用例を表すものである。
【００１５】
図１において、１０ａ、１０ｂは電源の入力端子であり、これらの間に電源としてバッテリ（例えば、24Ｖ仕様）が接続される。１１は後述の過渡サージ電圧保護回路１５（太破線枠）への電流の変動を平滑化するための回路であり、コイル１２ａ，１２ｂとコンデンサ１３ａ，１３ｂとから構成される。
【００１６】
２５は過渡サージ電圧保護回路１５から供給される電源を所定の電圧に安定化して出力端子３０ａ，３０ｂから電子装置（図示せず）へ供給する定電圧電源回路であり、コンデンサ２６ａ，２６ｂとトランジスタ２７とダイオード２８と抵抗２９とから構成される。
【００１７】
過渡サージ電圧保護回路１５は、保護対象の耐圧に対応する設定値Vlimitを超える過電圧をチョッピングする回路であり、スイッチング素子１６、入力電圧検出部１７、プロセッサ１８、リップルフィルタ１９（ＬＣフィルタ）、とから構成される。
【００１８】
スイッチング素子１６は、電流平滑回路１１とリップルフィルタ１９との間に介装され、プロセッサ１８からの制御信号（PWM信号）に基づいて、主回路を開閉（オン−オフ）する。スイッチング素子１６として、トランジスタが用いられる。
【００１９】
入力電圧検出部１７は、主回路の＋側と−側（接地側）との間に２つの抵抗２０ａ，２０ｂを直列に配置するものであり、これら抵抗２０ａ，２０ｂ間の電圧を電源電圧Vinとしてプロセッサ１８に入力する。
【００２０】
プロセッサ１８は、入力電圧Vin（検出信号）に基づいて、スイッチング素子１６のオン時間とオフ時間との比率Ｄ（デューティ値）を制御する。プロセッサ１８として、マイクロプロセッサMPUが用いられる。MPUは、記憶装置に記憶されたプログラムを読み込み、プログラムの指示に従って入力装置や記憶装置からデータを受け取り、データをプログラムに基づいて演算処理した上、そのデータを出力装置からスイッチング素子１６へ出力する。
【００２１】
リップルフィルタ１９は、スイッチング素子１６から供給される電源の電圧の変動を平滑化して定電圧電源回路２５へ出力するものであり、コイル２２とダイオード２３とコンデンサ２４とから構成される。
【００２２】
プロセッサ１８の構成を機能的に説明すると、入力電圧Vin（検出信号）をアナログ信号からデジタル信号へ変換する手段と、このデジタル信号とRAMのデータとからスイッチング素子１６のデューティ値Ｄを決定する手段と、スイッチング素子１６を制御するPWM信号を決定デューティ値Ｄに対応するパルス幅に制御する手段と、を備える。
【００２３】
図２は、入力電圧Vinをパラメータにスイッチング素子１６のデューティ値Ｄを設定するマップデータであり、記憶装置に格納される。Vlimtは保護対象の耐圧に対応する設定値であり、Vshutはプロセッサの性能（入力電圧VinをAD変換する際の量子化幅など）により規制される制御可能な入力電圧Vinの限界値である。
【００２４】
デューティ値Ｄのマップデータは、図３の目標出力電圧が得られるように設定される。スイッチング素子１６のデューティ値Ｄは、パルス波の繰り返し周期Ｔとパルス幅ｔonとの比であり、Ｄ＝ｔon／Ｔで表される（図４、参照）。
【００２５】
このような、過渡サージ電圧保護回路１５により、入力電圧Vin＜設定値Vlimitのときは、デユーティ値Ｄ＝１に制御され、スイッチング素子１６が常時オン状態となり、電源電圧Vinの１００％の出力電圧が定電圧電源回路２５へ供給される。入力電圧Vin≧設定値Vlimitのときは、スイッチング素子１６のオン−オフにより、設定値Vlimitを超える過電圧がチッピングされ、リップルフィルタ１９を通して平滑化され、設定値Vlimit（図３、参照）に相当する出力電圧となり、定電圧電源回路２５へ供給される。入力電圧Vin＞限界値Vshutのときは、デユーティ値Ｄ＝０であり、スイッチング素子１６が常時オフ状態となり、定電圧電源回路２５への電源の供給が遮断される。
【００２６】
このため、何らかの原因により、設定値Vlimitを超える過電圧が発生しても、出力電圧Voutは、設定値Vlimit以下に抑えられ、出力端子３０ａ，３０ｂに接続される電子装置を過電圧に因る破壊から保護することができる。
【００２７】
この実施形態においては、従来と異なり、抵抗やツェナーダイオードを用いず、プロセッサ１８によりスイッチング素子１６のオン時間とオフ時間との比率Ｄを制御する構成のため、電力損失も少なく、高精度な過度サージ電圧保護回路を実現することができる。また、PWM制御のため、スイッチング素子１６の出力電圧のリップル周波数が一定となるため、ＬＣフィルタ１９（リップルフィルタ）を効率よく機能させることができる。
【００２８】
プロセッサ１８は、制御則もソフトで書き換え可能なため、制御の自由度が高い。また、プロセッサ１８の性能（入力電圧Vin（検出信号）のAD変換する際の量子化幅など）により、制御可能な入力電圧Vinの最大値（Vshut）は、制約されるものの、プロセッサの性能アップにより、ダンプサージにも対処しやすくなる。
【００２９】
図５は、別の実施形態を説明するフローチャートであり、S1においては、入力電圧Vin＞限界値Vshutかどうかを判定する。S1の判定がyesのときは、S2へ進み、デユーティ値Ｄ＝０に決定する。S1の判定がnoのときは、S3へ進み、入力電圧Vin＜設定値Vlimitかどうかを判定する。S3の判定がyesのときは、S4へ進み、デユーティ値Ｄ＝１に決定する。S3の判定がnoのときは、S5へ進み、デユーティ値Ｄ＝Vlimit／Vinに決定する。
【００３０】
これにより、設定値Vlimit≦入力電圧Vin（検出信号）≦限界値Vshutのときは、スイッチング素子１６のオン時間とオフ時間との比率Ｄ＝Vlimit／Vinに決定され、スイッチング素子１６のオンーオフをPWM制御することにより、設定値Vlimitを超える過電圧がチョッピングされ、定電圧電源回路２５へ供給される出力電圧は、設定値Vlimitに維持される。
【００３１】
この場合、図２のようなマップデータに拠らず、スイッチング素子１６のオン時間とオフ時間との比率Ｄが決定され、出力端子３０ａ，３０ｂに接続される電子装置を過電圧に因る破壊から保護することができる。
【図面の簡単な説明】
【００３２】
【図１】この発明の実施形態を表す回路構成図である。
【図２】同じくマップデータを例示する特性図である。
【図３】同じく目標出力電圧を説明する特性図である。
【図４】同じくデューティ値の説明図である。
【図５】同じくデューティ値を決定する処理のフローチャートである。
【符号の説明】
【００３３】
１５  過渡サージ電圧保護回路
１６  スイッチング素子
１７  入力電圧検出部
１８  プロセッサ
１９  リップルフィルタ
２５  定電圧電源回路
【図１】
2009291025.tif 000003
【図２】
2009291025.tif 000004
【図３】
2009291025.tif 000005
【図４】
2009291025.tif 000006
【図５】
2009291025.tif 000007