(57)【要約】【課題】層間誘電体（ＩＬＤ）上でハードマスクを用いながら、ＩＬＤ内のトレンチのアンダーカットを減らしたり、防止したりさえする方法を提供する。【解決手段】半導体装置は、シリコン層３１０とシリコン層上に配置された誘電体層１０１とを含んでいる。誘電体層は、その間に誘電体層の領域が配置されるように第１トレンチ４０１Ａと第２トレンチ４０２Ａとを有し、第１、第２トレンチは、各々、金属を含み、また誘電体層の上述の領域の炭素濃度よりも高い炭素濃度有する側壁を有する。【選択図】      図４
2009170901.tif 000002
【特許請求の範囲】
【請求項１】
シリコン層と、 
前記シリコン層上に配置された誘電体層と、
を備え、
前記誘電体層は、その間に前記誘電体層の領域が配置されるように第１トレンチと第２トレンチとを有し、
前記第１、第２トレンチは、各々、金属を含み、また前記誘電体層の前記領域の炭素濃度よりも高い炭素濃度有する側壁を有する、
半導体装置。
【請求項２】
前記誘電体層の前記領域の上に配置された第１シリコン炭窒化層をさらに含む、請求項１の半導体装置。
【請求項３】
前記シリコン層と前記誘電体層との間に配置された第２シリコン炭窒化層をさらに含む、請求項２の半導体装置。
【請求項４】
シリコン層上に誘電体層を設け、
前記誘電体層内に、第１トレンチの側壁の炭素濃度が前記誘電体層の領域よりも高い炭素濃度を有するように、前記第１トレンチをエッチングし、
前記第１トレンチ内に金属層を形成する、
ことを備える半導体装置の製造方法。
【請求項５】
前記第１トレンチをエッチングする工程に先立って前記誘電体層の前記領域を含んでいる前記誘電体層上にシリコン炭窒化層を形成することと、
前記誘電体層内に、前記誘電体層の前記領域によって前記第１トレンチから分離された第２トレンチをエッチングすることと、
をさらに含み、
前記第１トレンチをエッチングする工程は、前記シリコン炭窒化層をエッチングすることを含み、
前記第２トレンチも、前記誘電体層の前記領域よりも高い炭素濃度を有する側壁を有する、
請求項４の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置における炭素に富んだ層によるトレンチ側壁保護に関する。
【背景技術】
【０００２】
多くの半導体装置の製造の際、トレンチが材料層の中に形成され、次いで、トレンチが埋め込まれる。例えば、トレンチが層間誘電体（ＩＬＤ）内に形成され、それらのトレンチが銅で埋め込まれることによって、トレンチに沿った配線を形成する。
【０００３】
製造の際、連続的なハードマスク層がＩＬＤの上に加えられ、このハードマスク上に選択的に、パターニングされたレジスト層が形成される。次に、トレンチが、レジスト層の開口を介してエッチングされる。このエッチング工程によって、露出したハードマスクおよび露出したＩＬＤの両方がエッチングされることによってＩＬＤ内にトレンチを形成する。しかしながら、ＩＬＤは、通常、ハードマスクよりもエッチングに対してより影響を受けやすい。これは、多くの場合、ＩＬＤが非常に低い誘電率（例えば２．５以下の誘電率）の多孔性材料から形成されているからである。このため、トレンチの開口は、ハードマスク内の対応する開口よりも広く形成され、これによってハードマスクの下方にアンダーカットが形成される。そのようなアンダーカットによって、増大したエレクトロマイグレーションまたは応力マイグレーションが原因で完成品中の配線の信頼性が低下し得る。このアンダーカットの問題によって、メーカーが非常に低い誘電率のＩＬＤ内に配線を形成することが妨げられてきた。
【０００４】
ＩＬＤ上でハードマスクを用いないことによってこの問題を防ぐことを試みたメーカーもあった。しかしながら、ハードマスクを用いないことに伴う問題がある。例えば、水分の吸収が、様々な回路素子相互間の容量に対して、予測不能で望ましくない形で影響を与えることである。
【０００５】
この出願の発明に関連する先行技術文献情報としては次のものがある。
【特許文献１】特開2004-235256号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、層間誘電体（ＩＬＤ）上でハードマスクを用いながら、ＩＬＤ内のトレンチのアンダーカットを減らしたり、防止したりさえする方法が必要である。ＩＬＤが非常に容易にエッチングされる非常に低い誘電率材料であっても、そのようなハードマスクのアンダーカットを減らすまたは防ぐことができることが望ましい。
【課題を解決するための手段】
【０００７】
本発明の一態様による半導体装置は、シリコン層と、前記シリコン層上に配置された誘電体層と、を備え、前記誘電体層は、その間に前記誘電体層の領域が配置されるように第１トレンチと第２トレンチとを有し、前記第１、第２トレンチは、各々、金属を含み、また前記誘電体層の前記領域の炭素濃度よりも高い炭素濃度有する側壁を有する。
【０００８】
本発明の一態様による半導体装置の製造方法は、シリコン層上に誘電体層を設け、前記誘電体層内に、第１トレンチの側壁の炭素濃度が前記誘電体層の領域よりも高い炭素濃度を有するように、前記第１トレンチをエッチングし、前記第１トレンチ内に金属層を形成する、ことを備える。
【発明を実施するための最良の形態】
【０００９】
ハードマスクのアンダーカット減らしたり、防いだりしたりさえするために、炭素に富んだ層がＩＬＤ内のトレンチの側壁内に形成される。この炭素に富んだ層によって、トレンチが過度にエッチングされることから保護され得る。炭素に富んだ層は、トレンチをエッチングする工程の際にＩＬＤに吸収され得る炭素の量を増加させることによって、エッチング工程と同時にエッチング工程の最中に形成することができる。利用可能な炭素が余分に存在することによって、ＩＬＤの炭素に富んだ領域のエッチングが遅くすることができる。
【００１０】
本開示のこれらの視点およびその他の視点は、以下の、例示的な実施形態の詳細な記述を検討することによって明白になる。
【００１１】
本発明のより完全な理解および本発明の利点は、添付の図面を検討しながら以下の記述を参照することによって、得ることができる。
【００１２】
図１を参照すると、半導体装置の少なくとも一部についての側面の断面図が示されている。半導体装置は、シリコンまたは酸化物上シリコン（ＳＯＩ）のような基板（図示せず）を含んでいる。基板上には、下側ハードマスク層１０２が配置されている。下側ハードマスク層１０２は、例えばシリコン炭窒化物（ＳｉＣＮ）のような窒化物、または二酸化シリコン（ＳｉＯ2）のような酸化物である。１つまたは複数の回路素子（図示せず）が、基板内および（または）基板上で下側ハードマスク層１０２の下方に配置されていてもよい。少なくとも１つの層間誘電体（ＩＬＤ）層１０１が、絶縁層１０２上に配置されている。ＩＬＤは、典型的には、回路素子を互いに電気的に絶縁するために用いられ、また（または）回路素子を電気的に接続するために設けられる水平配線が位置する場所である。ＩＬＤ１０１は、あらゆる適切な絶縁材料から形成され、例えば水素化された（hydrogenated）シリコン炭酸化物、またはＳｉＬＫ半導体誘電体樹脂（ダウ・ケミカル社から入手可能な既知の材料）と呼ばれる材料である。
【００１３】
ＩＬＤ層１０１上には、上側ハードマスク層１０３が配置されている。上側ハードマスク層１０３は、下側ハードマスク層１０２と同じ材料であってもよいし、異なる材料であってもよい。上側ハードマスク層１０３は、製造工程の最中に水分がＩＬＤ１０１に吸収されるのを防ぐのを支援するために使用され得る。また、上側ハードマスク層１０３によって、酸素ガスを使用する後続のリソグラフィー再処理工程におけるＩＬＤ１０１への損傷を減少したり、防止したりさえできる。
【００１４】
図１では、ＩＬＤ１０１は、２つのトレンチ１０４Ａ、１０４Ｂを含んでいる。トレンチ１０４Ａ、１０４Ｂは、各々、図１が示されているページに垂直な方角に縦方向に延びているとともに導電性の配線ラインとして用いられる。トレンチ１０４Ａ、１０４Ｂは、ＩＬＤ１０１の領域によって相互に分離されている。
【００１５】
トレンチ１０４Ａ、１０４Ｂは、反応性イオン・イオンエッチング（ＲＩＥ）のようなエッチングによって形成され、ウェット洗浄工程のような洗浄工程が続く。トレンチ１０４Ａ、１０４Ｂを形成する際に、上側ハードマスク１０３およびＩＬＤ層１０１の両方がエッチングされる。しかしながら、ＩＬＤ層１０１がハードマスク層１０３よりも容易にエッチングされるので、ＩＬＤ層１０１の部分１０５がエッチングにおいて弱められる。特に弱められた部分１０５は、分子とこの分子の（少なくとも以前は）一部であった原子との間の結合を破壊したりまたは変化させたりすることによって、損傷を受ける。後続のリソグラフィーのためのレジスト（図示せず）が剥離される際に、これらの弱められた部分１０５が部分的にまたは完全に除去される。この結果、各トレンチ１０４Ａ、１０４Ｂを形成する、ＩＬＤ内でエッチングされた開口が、上側ハードマスク層１０３内でエッチングされた対応する開口よりも大きくなる。したがって、図２のように、レジストを剥離する工程の最中に、上側ハードマスク層１０３の下にアンダーカット２０１が形成される。これは、アンダーカット２０１によって、増大したエレクトロマイグレーションまたは応力マイグレーションが原因で完成品中の配線の信頼性が低下し得るので、望ましくない。
【００１６】
したがって、そのようなアンダーカットを減らしたり、防いだりしたりさえすることができる例示的な製造方法を次に説明する。図３を参照すると、シリコン層３１０が設けられている。シリコン層３１０は、半導体装置の基板か、または酸化物上シリコン（ＳＯＩ）構造の一部のような別の基板上に配置されている。トランジスタおよびキャパシタ（図示せず）のような回路素子が、シリコン層３１０上また（または）シリコン層３１０内に形成されていてもよい。
【００１７】
下側ハードマスク層１０２は、シリコン層３１０の上に（直接、または間に設けられた層を介して間接的に）形成され得る。例えば、別のＩＬＤ層（図示せず）が様々な回路素子上に形成されるとともにこの別のＩＬＤ層上にハードマスク層１０２が形成され得る。「…上に形成された」、「…上に配置された」という文言は、直接形成された／配置された（すなわち、間の層無しに直接隣接し、物理的に接触している）および間接的に（間に１つまたは複数の層を伴って）形成された／配置された、の両方で解釈されるべきものである。
【００１８】
次に、反射防止膜（ＡＲＣ）３０４がリソグラフィーに備えて上側ハードマスク１０３の上に形成される。次に、ＡＲＣ３０４上に、感光性のエッチング・レジスト層３０５が形成される。次に、レジスト層３０５が従来のリソグラフィー工程を通じてパターニングされるとともに除去されて、その下のＩＬＤ１０１内にトレンチおよび（または）他の要素が形成される予定の位置に開口が形成される。
【００１９】
図３に示されているような層が、一旦、形成されるか設けられると、ＩＬＤ層１０１内にトレンチがエッチングされる。図４のように、トレンチ４０１Ａ、４０１Ｂが、例えば、ＲＩＥおよび後続のウェット洗浄を用いてエッチングされる。この例において、各トレンチ４０１Ａ、４０１Ｂは、図４が示されているページに垂直な方向に縦方向に延びるとともに導電性の配線ラインとして用いられる。２つの並列のトレンチが示されているが、１つまたは３つ以上のトレンチが用いられてもよく、また複数のトレンチが平行であっても平行でなくてもよい。また、トレンチ４０１Ａ、４０１Ｂは、相互に電気的に絶縁されていてもよいし、または１点または複数の点で相互に電気的に接続されていてもよい。
【００２０】
しかしながら、図２における例とは異なり、この例では、ＩＬＤ１０１と上側ハードマスク層１０３とが接触する位置のＩＬＤ１００内にアンダーカットはほとんどまたは全く存在しない。これは、トレンチ４０１Ａ、４０１Ｂの側壁の炭素の豊富化が行なわれて、結果炭素に富んだ部分４０２が形成されているからである。図４に示されているように、上側ハードマスク１０３の一部も炭素が豊富化されている。トレンチの側壁を余分な炭素で豊富化することによって、トレンチのエッチングの最中に典型的に発生するトレンチ側壁への損傷を減らしたり、防止したりさえすることが支援される。したがって、ＩＬＤ層１０１が２．５以下のような非常に低い誘電率を有している場合でさえ、アンダーカットの問題を、緩和したり、防止したりさえできる。
【００２１】
炭素の豊富化を達成するために、エッチング・プロセスの間に利用可能な炭素原子の量が増やされる。例えば、従来のＲＩＥでは、ＣＦ、および（または）Ｃ4Ｆ8、および（または）ＣＯが、ＩＬＤをエッチングするために用いられる。しかしながら、トレンチ側壁の炭素豊富化を行なうために、炭素を含んでいる化学物質を、気体、または液体、またはプラズマの形態で加えることができる。例えば、アルゴン、および（または）ＣＦ4、および（または）ＣＨＦ3を、エッチング薬液に加えることができる。これらの付加される化学物質は、各々、例えば約１０００ｓｃｃｍ以下の流量で加えられる。例示的な実施形態では、ＣＦ4が、５０ｓｃｃｍ以上の流量で供給され、また（または）ＣＨＦ3が５ｓｃｃｍ以上の流量で供給される。また、この炭素を豊富化するＲＩＥ工程は、酸素を減じられた環境、好ましくは、半導体装置がエッチングされる際に得られる酸素が実質的に全く無い環境の中で行なわれる。したがって、例えば、ＣＯが含まれることがないであろう。
【００２２】
したがって、エッチング・プロセスの間、トレンチ４０１Ａ、４０１Ｂがエッチングされながら、炭素がＩＬＤ層１０１の新しく露出した表面に同時に吸収され、炭素に置き換える。この炭素は、従来のエッチング工程では失われるか変化させられるものである。したがって、トレンチ４０１Ａ、４０１ＢのＩＬＤ側壁は、周囲のＩＬＤ材料に比べて、余分な炭素原子を含んでいる。これらの余分な炭素原子は、個別の分子として自由に埋め込まれているかもしれないし、または既存のＩＬＤ分子の一部となっているかもしれない。結果、ＩＬＤ層１０１のトレンチ４０１Ａ、４０１Ｂの近傍のあらゆる部分は、エッチングされるか、元のままである。しかし、いずれにしても、エッチング工程によって大幅に弱められることがない。
【００２３】
図５は、図３、図４に関する処理の結果の、例示的な炭素プロファイルのイメージを示している。図から分かるように、トレンチ４０１Ａ、４０１Ｂの側壁における炭素濃度は、周囲のＩＬＤ材料における炭素濃度よりも高い。トレンチ側壁は、特に、トレンチ側壁は、ＩＬＤ１０１のトレンチ４０１Ａ、４０１Ｂ間の部分よりも高い炭素濃度を有している。対照的に、図２を参照すると、トレンチ１０４Ａ、１０４Ｂの側壁の炭素濃度は、ＩＬＤ１０１のトレンチ１０４Ａ、１０４Ｂの間の部分の炭素濃度より低い。炭素プロフィール・イメージは、例えば、１つまたは複数のトレンチにおいて半導体装置の断面を切るとともに電子エネルギー損失分光法（ＥＥＬＳ）を用いて断面に沿った炭素濃度を測定することによって、割り出すことができる。
【００２４】
また、図５は、各トレンチ４０１Ａ、４０１Ｂ内で、各トレンチの側壁および（または）底を覆う金属バリア層５０２が形成され得ることを示している。また、トレンチ４０１Ａ、４０１Ｂは、金属５０１（例えば銅）のような導電材料によって埋め込まれるか、金属５０１を含んでいる。バリア層５０２は、金属５０１がトレンチからＩＬＤ層１０１へと拡散することを減じるのに役立つ。
【００２５】
このように、トレンチをエッチングする際にトレンチの側壁に炭素に富んだ層を形成することによって、半導体装置のＩＬＤトレンチ内のハードマスク・アンダーカットを減らしたり、防いだりしたりさえする方法が説明された。
【００２６】
また、この発明は以下の実施態様を取り得る。
【００２７】
（１）シリコン層と、前記シリコン層上に配置された誘電体層と、を備え、前記誘電体層は、その間に前記誘電体層の領域が配置されるように第１トレンチと第２トレンチとを有し、前記第１、第２トレンチは、各々、金属を含み、また前記誘電体層の前記領域の炭素濃度よりも高い炭素濃度有する側壁を有する、半導体装置。
【００２８】
（２）前記誘電体層の前記領域の上に配置された第１シリコン炭窒化層をさらに含む、(１）の半導体装置。
【００２９】
（３）前記シリコン層と前記誘電体層との間に配置された第２シリコン炭窒化層をさらに含む、(２）の半導体装置。
【００３０】
（４）前記誘電体層が２．５以下の誘電率を有している、(１）の半導体装置。
【００３１】
（５）前記誘電体層が水素化シリコン炭酸化物（ＳｉＣＯＨ）である、(１）の半導体装置。
【００３２】
（６）前記誘電体層がＳｉＬＫ半導体誘電体樹脂である、(１）の半導体装置。
【００３３】
（７）前記金属が銅である、(１）の半導体装置。
【００３４】
（８）前記トレンチが金属で埋め込まれている、(１）の半導体装置。
【００３５】
（９）シリコン層上に誘電体層を設け、前記誘電体層内に、第１トレンチの側壁の炭素濃度が前記誘電体層の領域よりも高い炭素濃度を有するように、前記第１トレンチをエッチングし、前記第１トレンチ内に金属層を形成する、ことを備える半導体装置の製造方法。
【００３６】
（１０）前記第１トレンチをエッチングする工程に先立って前記誘電体層の前記領域を含んでいる前記誘電体層上にシリコン炭窒化層を形成することをさらに含み、前記第１トレンチをエッチングする工程は、前記シリコン炭窒化層をエッチングすることを含む、(９）の方法。
【００３７】
（１１）前記エッチングする工程が、前記誘電体層内に、前記誘電体層の前記領域によって前記第１トレンチから分離された第２トレンチをエッチングすることをさらに含み、前記第２トレンチも、前記誘電体層の前記領域よりも高い炭素濃度を有する側壁を有する、(９）の方法。
【００３８】
（１２）前記エッチングする工程が、炭素を豊富化する反応性イオン・エッチングを行なうことを含んでいる、(９）の方法。
【００３９】
（１３）前記エッチングする工程が、少なくとも５０ｓｃｃｍの流量でＣＨ4をかけることを含んでいる、(１２）の方法。
【００４０】
（１４）前記エッチングする工程が、少なくとも５ｓｃｃｍの流量でＣＨＦ3をかけることを含んでいる、(１２）の方法。
【００４１】
（１５）前記エッチングする工程が、実質的に酸素を有さない環境の中で行なわれる、(１２）の方法。
【００４２】
（１６）前記エッチングする工程に先立って、前記誘電体層上に前記エッチングする工程に対して抵抗力を有するレジスト層を形成し、前記エッチングする工程の後に前記レジスト層を除去する、ことをさらに含む、(９）の方法。
【図面の簡単な説明】
【００４３】
【図１】様々な製造工程における、炭素に富んだトレンチ側壁を有さない例示的な半導体装置の側面における断面図である。
【図２】様々な製造工程における、炭素に富んだトレンチ側壁を有さない例示的な半導体装置の側面における断面図である。
【図３】様々な製造工程における、炭素に富んだトレンチ側壁を有する例示的な半導体装置の側面における断面図である。
【図４】様々な製造工程における、炭素に富んだトレンチ側壁を有する例示的な半導体装置の側面における断面図である。
【図５】様々な製造工程における、炭素に富んだトレンチ側壁を有する例示的な半導体装置の側面における断面図である。
【図１】
2009170901.tif 000003
【図２】
2009170901.tif 000004
【図３】
2009170901.tif 000005
【図４】
2009170901.tif 000006
【図５】
2009170901.tif 000007