(57)【要約】【課題】均一な電子ビームを放出でき、製造プロセスが容易な電子放出素子、該電子放出素子の製造方法、該電子放出素子を利用した電子源、及び、該電子源を利用した、画質が良好で高精細な画像表示装置を提供する。【解決手段】本発明に係る電子放出素子の製造方法において、電子放出膜を成膜する工程は、基体上に絶縁性または半導電性を有する第１の層１０３を成膜する工程と、第１の層１０３上に、炭素を主成分とする第２の層１０４を成膜する工程と、を有することを特徴とする。【選択図】図１
2009170344.tif 000002
【特許請求の範囲】
【請求項１】
基体上に電子放出膜を有する電子放出素子の製造方法において、
前記電子放出膜を形成する工程は、
前記基体上に絶縁性または半導電性を有する第１の層を成膜する工程と、
前記第１の層上に、炭素を主成分とする第２の層を成膜する工程と、
を有することを特徴とする電子放出素子の製造方法。
【請求項２】
前記第１の層は、導電性粒子を含有する
ことを特徴とする請求項１に記載の電子放出素子の製造方法。
【請求項３】
前記第１の層中の導電性粒子の密度は、１×１０１４個／ｃｍ３以上１×１０１９個／ｃｍ３以下である
ことを特徴とする請求項２に記載の電子放出素子の製造方法。
【請求項４】
前記第１の層の表面層を取り除くことによって、前記第１の層中の導電性粒子の表面の一部を露出させる工程を更に有し、
前記第２の層を成膜する工程は、前記表面の一部が露出された導電性粒子を含む、前記第１の層上に、炭素を主成分とする第２の層を成膜する工程である
ことを特徴とする請求項２または請求項３に記載の電子放出素子の製造方法。
【請求項５】
前記取り除かれる表面層の厚さは、０．１ｎｍ以上３０ｎｍ以下である
ことを特徴とする請求項４に記載の電子放出素子の製造方法。
【請求項６】
前記第１の層は、炭素を主成分とする材料で形成されている
ことを特徴とする請求項１〜５のいずれかに記載の電子放出素子の製造方法。
【請求項７】
前記炭素を主成分とする材料は、アモルファスカーボンを含む
ことを特徴とする請求項１〜６のいずれかに記載の電子放出素子の製造方法。
【請求項８】
前記第２の層の表面を水素で終端する工程を更に有する
ことを特徴とする請求項１〜７のいずれかに記載の電子放出素子の製造方法。
【請求項９】
前記第２の層の表面における炭素に対する水素の割合は、Ｈｅ元素を用いた前方散乱電子測定において５％以上３０％以下である
ことを特徴とする請求項８に記載の電子放出素子の製造方法。
【請求項１０】
前記第２の層の厚さは、１ｎｍ以上１００ｎｍ以下である
ことを特徴とする請求項１〜９のいずれかに記載の電子放出素子の製造方法。
【請求項１１】
前記第２の層中に、ファイバー形状の導電性材料を形成する工程
を更に有することを特徴とする請求項１０に記載の電子放出素子の製造方法。
【請求項１２】
前記導電性材料は、金属、グラファイト、または、カーボンナノファイバーを含む
ことを特徴とする請求項１１に記載の電子放出素子の製造方法。
【請求項１３】
請求項１〜１２のいずれかに記載の電子放出素子の製造方法で作製される
ことを特徴とする電子放出素子。
【請求項１４】
請求項１３に記載の電子放出素子を複数有する
ことを特徴とする電子源。
【請求項１５】
請求項１４に記載の電子源と、
電子の照射によって発光する発光体と、
を有することを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子放出素子の製造方法、電子放出素子、電子源、および、画像表示装置に関する。
【背景技術】
【０００２】
従来、電界放出型（ＦＥ型）電子放出素子が知られている。
【０００３】
ＦＥ型電子放出素子は、カソード電極（及びその上に配置された電子放出膜）と、ゲート電極との間に電圧を印加し、該電圧（電界）によってカソード電極側から電子を真空中に引き出すタイプの電子放出素子である。そのため、用いるカソード電極（電子放出膜）の仕事関数やその形状などによって動作電界が大きく左右される。一般には、仕事関数の小さいカソード電極（電子放出膜）を選ぶことが必要とされている。
【０００４】
例えば、特許文献１には、カソード電極としての金属体と、その金属体と接合された半導体（ダイヤモンド、ＡｌＮ、ＢＮ等）とを備えた電子放出装置が開示されている。特許文献１には、膜厚が１０ｎｍ程度以下のダイヤモンドからなる半導体膜表面を水素終端することが開示されている。
【０００５】
ダイヤモンドは負性電子親和力（ＮＥＡ）を持つ材料として代表的なものであり、負性電子親和力を持つダイヤモンド表面を電子放出面として利用する電子放出素子は特許文献２、３、非特許文献１に開示されている。しかしながら、ダイヤモンドを大面積に均一な厚さで形成することは困難である。
【０００６】
また、特許文献４には絶縁層中に微粒子が存在する電子放出膜が開示されている。特許文献５にはダイヤモンド粒子上に設けられたカーボン層の表面を水素終端する技術が開示されている。特許文献６には微粒子上に設けられたカーボン層の表面を水素終端する技術が開示されている。特許文献７には、導電性粒子が無機電気絶縁材料の層に埋設された電子放出素子、および、導電性粒子が絶縁材料の層によって被覆されている電子放出素子が開示されている。
【０００７】
しかし、微粒子などを層中に埋設させる場合、層の表面と微粒子との間の厚さを一様にすることは困難である。また、微粒子を均一に配置することは困難である。
【０００８】
電子放出材の膜厚（電子放出材が導電性粒子を含んでいる場合、電子放出材表面と導電性粒子との間の厚さ）、および、電子放出材に含まれる導電性粒子の配置は、電子放出素子から放出される電子ビームの均一性に影響を与えるため、重要である。具体的には、電子放出材の膜厚は一様であることが好ましく、電子放出材に含まれる導電性粒子の配置は、均一であることが好ましい。
【特許文献１】特開平９−１９９００１号公報
【特許文献２】米国特許第５２８３５０１号明細書
【特許文献３】米国特許第５１８０９５１号明細書
【特許文献４】特開２００４−７１５３６号公報
【特許文献５】特開２００２−０９３３０５号公報
【特許文献６】特開２００６−１６４８９６号公報
【特許文献７】特表平１１−５１０３０７号公報
【非特許文献１】Ｖ．Ｖ．Ｚｈｉｎｏｖ，Ｊ．Ｌｉｕ等著、「Ｅｎｖｉｒｏｎｍｅｎｔａｌ  ｅｆｆｅｃｔ  ｏｎ  ｔｈｅ  ｅｌｅｃｔｒｏｎ  ｅｍｉｓｓｉｏｎ  ｆｒｏｍ  ｄｉａｍｏｎｄ  ｓｕｒｆａｃｅｓ」，Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．，Ｂ１６（３），１９９８年５／６月，ｐｐ．１１８８−１１９３
【発明の開示】
【発明が解決しようとする課題】
【０００９】
そこで、本発明は、上記の従来技術の課題を解決するためになされたものであって、その目的とするところは、均一な電子ビームを放出でき、製造プロセスが容易な電子放出素子およびその製造方法を提供することにある。
【００１０】
また、本発明の更なる目的は、そのような電子放出素子を利用した電子源、及び、該電子源を利用した、画質が良好で高精細な画像表示装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するために本発明に係る電子放出素子の製造方法は、基体上に電子放出膜を有する電子放出素子の製造方法において、前記電子放出膜を形成する工程は、前記基体上に絶縁性または半導電性を有する第１の層を成膜する工程と、前記第１の層上に、炭素を主成分とする第２の層を成膜する工程と、を有することを特徴とする。
【００１２】
また、本発明に係る電子放出素子は、上記電子放出素子の製造方法で作製されることを特徴とする。
【００１３】
また、本発明に係る電子源は、上記電子放出素子を複数有することを特徴とする。
【００１４】
また、本発明に係る画像表示装置は、上記電子源と、電子の照射によって発光する発光体と、を有することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、均一な電子ビームを放出でき、製造プロセスが容易な電子放出素子およびその製造方法を提供することができる。また、そのような電子放出素子を利用した電子源、及び、該電子源を利用した、画質が良好で高精細な画像表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に記載の無い限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【００１７】
図１は、本発明の実施形態に係る電子放出素子の製造方法の一例を示す図である。図１において、工程１は、基板１０１を用意し、基板１０１上にカソード電極１０２を成膜する工程である。工程２はカソード電極１０２上に絶縁性または半導電性を有する第１の層１０３を成膜する工程である。工程３は第１の層１０３上に炭素を主成分とする第２の層１０４を成膜する工程である。工程４は第２の層１０４の表面を水素で終端する工程である。なお、図１の例では、第１の層１０３は複数の導電性粒子１０６を含んでいる。図１の例では、工程２及び工程３が電子放出膜を成膜する工程である。即ち、図１の例では、第１の層及び第２の層を併せたものを、電子放出膜とする（なお、導電性粒子１０６はカソード電極１０２と電気的に接続されるため、カソード電極１０２の一部として考えることができる）。各工程の詳細については後で詳しく説明する。
【００１８】
図２は、本発明の実施形態に係る電子放出素子の製造方法の一例を示す図である。図２において、工程１は、基板１０１を用意し、基板１０１上にカソード電極１０２を成膜す
る工程である。工程２はカソード電極１０２上に複数の導電性粒子１０６を含む絶縁性または半導電性を有する第１の層１０３を成膜する工程である。工程３は第１の層中の導電性粒子１０６の表面の一部を露出させる工程である。工程４は、該表面の一部が露出された導電性粒子を含む第１の層上に炭素を主成分とする第２の層１０４を成膜する工程である。工程５は第２の層１０４の表面を水素で終端する工程である。図２の例では、工程２及び工程３が電子放出膜を成膜する工程である。各工程の詳細については後で詳しく説明する。
【００１９】
図３は、本発明の実施形態に係る電子放出素子の製造方法の一例を示す図である。図３において、工程１は、基板１０１を用意し、基板１０１上にカソード電極１０２を成膜する工程である。工程２はカソード電極１０２上に複数の導電性粒子１０６を含む絶縁性または半導電性を有する第１の層１０３を成膜する工程である。工程３は第１の層中の導電性粒子１０６の表面の一部を露出させる工程である。工程４は、該表面の一部が露出された導電性粒子を含む第１の層上に炭素を主成分とする第２の層１０４を成膜する工程である。工程５は第２の層１０４上に絶縁層１０７を成膜する工程である。工程６は絶縁層１０７上にゲート電極１０８を成膜する工程である。工程７は、フォトレジストのパターニングを行う工程である。工程８は、ドライエッチングによりゲート電極１０８と絶縁層１０７の一部を取り除く工程である。工程９は、ウエットエッチングにより、絶縁層１０７の一部をさらに取り除き、ゲート電極１０８と絶縁層１０７の開口を形成する工程である。当該工程により、開口内に第２の層１０４の表面の一部または全部が露出される。工程１０は、第２の層１０４の表面の一部または全部を水素で終端する工程である。図３の例では、工程２、工程３及び工程４が電子放出膜を成膜する工程である。各工程の詳細については後で詳しく説明する。
【００２０】
図５は、本発明の実施形態に係る電子放出素子における電子放出膜の表面（具体的には第２の層の表面）を水素で終端するための表面処理装置を示す図である。図５において、４０１はプラズマ発生室、４０２は磁気コイル、４０３はマイクロ波導入口、４０４は試料室、である。そして、４０５は処理ガス導入口Ａ、４０６は処理ガス導入口Ｂ、４０７はバイアスグリッド、４０８は直流電源Ａ、４０９は表面処理サンプル、４１０は直流電源Ｂ、４１１は基板加熱ヒータである。
【００２１】
以下に、図１を用いて本実施形態に係る電子放出素子の製造方法の一例を示す。
【００２２】
（工程１）
まず、表面が十分に洗浄された基板１０１を用意し、基板１０１上にカソード電極１０２を積層する。基板１０１は、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、シリコン基板等にスパッタ法等によりＳｉＯ２を積層した積層体、アルミナ等セラミックスの絶縁性基板などから選択すればよい。工程１で作製されたものを基体と呼ぶ。
【００２３】
カソード電極１０２は一般的に導電性を有しており、蒸着法、スパッタ法等の一般的な真空成膜技術、フォトリソグラフィー技術により形成される。カソード電極１０２の材料は、金属、合金等から適宜選択される。金属としては、例えば、Ｂｅ、Ｍｇ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ａｌ、Ｃｕ、Ｎｉ、Ｃｒ、Ａｕ、Ｐｔ、Ｐｄ等を用いればよく、合金もまたそれら金属を用いて生成されたものを用いればよい。カソード電極１０２の厚さとしては、数十ｎｍから数ｍｍの範囲で設定され、好ましくは数百ｎｍから数μｍの範囲で選択される。
【００２４】
（工程２）
次に、カソード電極１０２上（基体上）に絶縁性または半導電性を有する第１の層１０
３を成膜する。第１の層１０３は蒸着法、スパッタ法等の一般的な真空成膜技術、フォトリソグラフィー技術により形成される。
【００２５】
第１の層１０３の材料は、炭素や炭素化合物などのように炭素を主成分とすることが好ましいが、炭素を主成分とする材料に限定する必要はない。炭素を主成分とする材料は、例えば、アモルファスカーボン、ダイヤモンドを分散した炭素及び炭素化合物等から適宜選択される。好ましくは仕事関数の低いダイヤモンド薄膜、アモルファスカーボン等が良い。第１の層１０３の膜厚としては、数ｎｍから数μｍの範囲で設定され、好ましくは数ｎｍから数百ｎｍの範囲で選択される。
【００２６】
また、図１の例では、第１の層１０３は導電性粒子１０６を含んでいる。第１の層中の導電性粒子１０６の密度は１×１０１４個／ｃｍ３以上１×１０１９個／ｃｍ３以下であることが好ましい。また、当該導電性粒子１０６の大きさは、数ｎｍから数百ｎｍの範囲で設定され、好ましくは数ｎｍから数十ｎｍの範囲で選択される。この導電性粒子１０６は、膜厚方向に、複数個存在し、カソード電極１０２と電気的に接合されている。導電性粒子１０６の材料としては、金属、合金、導電性炭素材料等から適宜選択される。金属としては、例えば、Ｂｅ、Ｍｇ、Ｍｎ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ａｌ、Ｃｕ、Ｎｉ、Ｃｒ、Ｃｏ、Ｆｅ、Ｎｉ、Ａｕ、Ｐｔ、Ｐｄ等を用いればよく、合金もまたそれら金属を用いて生成されたものを用いればよい。導電性炭素材料としては、カーボンナノチューブ、カーボンナノファイバー、グラファイト、フラーレン等を用いればよい。あるいは、それらの混合物を導電性粒子１０６としてもよい。
【００２７】
（工程３）
次に、第１の層１０３上に炭素を主成分とする第２の層１０４を成膜する。第２の層１０４は蒸着法、スパッタ法等の一般的な真空成膜技術、フォトリソグラフィー技術により形成してもよいし、塗布法を用いて形成しても良い。例えば、第２の層１０４は、一般的なフォトレジストに金属を含有させ、真空中にて５００℃〜８００℃で焼成することによって形成できる。第２の層１０４の材料は、第１の層１０３と同様に、アモルファスカーボン、ダイヤモンドを分散した炭素及び炭素化合物等、炭素を主成分とする材料から適宜選択される。好ましくは仕事関数の低いダイヤモンド薄膜、アモルファスカーボン等が良い。第２の層１０４の膜厚としては、約１ｎｍから数μｍの範囲で設定され、好ましくは約１ｎｍから数百ｎｍの範囲で選択される。より好ましくは１ｎｍ以上１００ｎｍ以下の範囲で選択される。
【００２８】
このように、電子放出膜を２層構造とすることにより電子放出特性を向上させることができる。また、第１の層に導電性粒子が含まれている場合、第１の層の厚さと第２の層厚さを制御することにより導電性粒子の表面から電子放出膜表面までの距離を制御することができる。これにより、電子放出膜の位置によらず均一な電子放出が可能となる。
【００２９】
また、図２の工程３のように、導電性粒子１０６の表面の一部を露出させる工程を含んでいてもよい。本実施形態では、第１の層１０３の表面層を取り除くことによって導電性粒子１０６の表面の一部を露出させる。第１の層１０３の表面層を取り除く方法としては、ドライエッチングやウエットエッチングがある。このとき取り除かれる表面層の厚さは約０．１ｎｍから数百ｎｍの範囲で設定され、好ましくは０．１ｎｍ以上３０ｎｍ以下の範囲で選択される。また、上記エッチングの条件としては、電子放出膜のエッチングレートが導電性粒子のエッチングレートよりも３倍以上高くなるように選択することが好ましい。
【００３０】
導電性粒子１０６の表面の一部を露出させることにより、より多くの導電性粒子１０６の、電子放出膜の表面までの距離を一定にすることができる。即ち、導電性粒子１０６の
表面の一部を露出させることにより、より均一な電子放出を可能とする電子放出素子を製造することができる。
【００３１】
（工程４）
次に、第２の層１０４の表面を水素で終端する。水素で終端する方法を、図５を用いて説明する。図５の装置は、ＥＣＲプラズマを用いた表面処理装置である。図５に示すように、試料室の上部にはプラズマ発生室がある。プラズマ生成室内に、処理ガスを導入し、ＥＣＲ条件である磁束密度８７５Ｇａｕｓｓの磁界を印加する。そして、マイクロ波をプラズマ発生室に導入すると、プラズマが発生する。図５の装置では、磁気コイルの磁界分布は試料室に向かうにしたがって低くなる発散磁界を形成する。また、図５の装置には、バイアスグリッド４０７がプラズマ発生室４０１とサンプル４０９との間に設置してある。プラズマ中の電子はこのバイアスグリッドに捕獲され、プラズマ中の中性ラジカルのみがバイアスグリッドを選択的に通過する。そのため、サンプル表面に中性ラジカルが照射される（サンプル表面が中性ラジカル雰囲気に曝される）。これにより、サンプル表面を効率的に水素終端することができる。なお、サンプルとは、表面処理の対象であって、例えば、上記工程３までで作製された素子などである。
【００３２】
なお、処理ガスの導入には、処理ガス導入口Ａと処理ガス導入口Ｂを使用する。このときの処理ガスとしては、水素または、水素を含むハイドロカーボン系ガスから適宜選択される。具体的には、Ｈ２、ＣＨ４、Ｃ２Ｈ４などの気体、または、それらの混合気体を処理ガスとして用いる。そして、それらの処理ガス中でプラズマを発生させることにより、水素を含む中性ラジカルとして、Ｈ・、ＣＨ３・、Ｃ２Ｈ５・、Ｃ２Ｈ・などを生じさせることができる。処理圧力は、プラズマが維持できる範囲で設定され、好ましくは、０．０５〜１０Ｐａの範囲で設定される。
【００３３】
なお、バイアスグリッドの電位（グリッドバイアス）は、アースと等電位または、負であれば良くその範囲は０から−５００Ｖの範囲で設定され、好ましくは、０から−２００Ｖの範囲で選択される。またサンプルの表面電位（基準電圧）は直流電源Ｂにより決定され、バイアスグリッドと等電位かそれよりも正であれば良く、その範囲は、０から１０００Ｖの範囲で設定され、好ましくは０から５００Ｖの範囲で設定される。
【００３４】
なお、基板加熱ヒータ４１１により、基体を加熱しても良い。
【００３５】
なお、水素終端を施した第２の層の表面におけるカーボンに対する水素の割合は、Ｈｅ元素を用いた前方散乱電子測定において５％以上３０％以下となる。
【００３６】
以下に、図３を用いて本実施形態に係る電子放出素子の製造方法の一例について示す。
【００３７】
まず、表面が十分に洗浄された基板１０１を用意し、基板１０１上にカソード電極１０２を積層する。基板１０１は、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、シリコン基板等にスパッタ法等によりＳｉＯ２を積層した積層体、アルミナ等セラミックスの絶縁性基板などから選択すればよい。工程１で作製されたものを基体と呼ぶ。
【００３８】
カソード電極１０２は一般的に導電性を有しており、蒸着法、スパッタ法等の一般的な真空成膜技術、フォトリソグラフィー技術により形成される。カソード電極１０２の材料は、金属、合金等から適宜選択される。金属としては、例えば、Ｂｅ、Ｍｇ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ａｌ、Ｃｕ、Ｎｉ、Ｃｒ、Ａｕ、Ｐｔ、Ｐｄ等を用いればよく、合金もまたそれら金属を用いて生成されたものを用いればよい。カソード電極１０２の厚さとしては、数十ｎｍから数ｍｍの範囲で設定され、好ましくは数百ｎｍか
ら数μｍの範囲で選択される。
【００３９】
（工程２）
次に、カソード電極１０２上（基体上）に絶縁性または半導電性を有する第１の層１０３を成膜する。第１の層１０３は蒸着法、スパッタ法等の一般的な真空成膜技術、フォトリソグラフィー技術により形成される。
【００４０】
第１の層１０３の材料は、炭素や炭素化合物などのように炭素を主成分とすることが好ましいが、炭素を主成分とする材料に限定する必要はない。炭素を主成分とする材料は、例えば、アモルファスカーボン、ダイヤモンドを分散した炭素及び炭素化合物等から適宜選択される。好ましくは仕事関数の低いダイヤモンド薄膜、アモルファスカーボン等が良い。第１の層１０３の膜厚としては、数ｎｍから数μｍの範囲で設定され、好ましくは数ｎｍから数百ｎｍの範囲で選択される。
【００４１】
また、図３の例においても、図１，２の例と同様に、第１の層１０３は導電性粒子１０６を含んでいる。第１の層中の導電性粒子１０６の密度は１×１０１４個／ｃｍ３以上１×１０１９個／ｃｍ３以下であることが好ましい。また、当該導電性粒子１０６の大きさは、数ｎｍから数百ｎｍの範囲で設定され、好ましくは数ｎｍから数十ｎｍの範囲で選択される。この導電性粒子１０６は、膜厚方向に、複数個存在し、カソード電極１０２と電気的に接合されている。導電性粒子１０６の材料としては、金属、合金、導電性炭素材料等から適宜選択される。金属としては、例えば、Ｂｅ、Ｍｇ、Ｍｎ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ａｌ、Ｃｕ、Ｎｉ、Ｃｒ、Ｃｏ、Ｆｅ、Ｎｉ、Ａｕ、Ｐｔ、Ｐｄ等を用いればよく、合金もまたそれら金属を用いて生成されたものを用いればよい。導電性炭素材料としては、カーボンナノチューブ，カーボンナノファイバー、グラファイト、フラーレン等を用いればよい。あるいは、それらの混合物を導電性粒子１０６としてもよい。
【００４２】
（工程３）
次に、第１の層１０３中の導電性粒子１０６の表面の一部を露出する。本実施形態では、第１の層１０３の表面層を取り除くことにより、導電性粒子１０６の表面の一部を露出させる。なお、本工程を行わなくても良い。第１の層１０３の表面層を取り除くことにより、導電性粒子１０６の表面の一部を露出させる方法としては、ドライエッチングやウエットエッチングなどを用いればよい。このとき取り除かれる表面層の膜厚は約０．１ｎｍから数百ｎｍの範囲で設定され、好ましくは０．１ｎｍ以上３０ｎｍ以下の範囲で選択される。また、上記エッチングの条件としては電子放出膜のエッチングレートが導電性粒子のエッチングレートよりも３倍以上高くなるように選択する。
【００４３】
（工程４）
次に、上記表面の一部が露出された導電性粒子１０６を含む第１の層１０３上に炭素を主成分とする第２の層１０４を成膜する。第２の層１０４は蒸着法、スパッタ法等の一般的な真空成膜技術、フォトリソグラフィー技術などにより形成される。第２の層１０４の材料は、第１の層１０３と同様に、アモルファスカーボン、ダイヤモンドを分散した炭素及び炭素化合物等、炭素を主成分とする材料から適宜選択される。好ましくは仕事関数の低いダイヤモンド薄膜、アモルファスカーボン等が良い。第２の層１０４の膜厚としては、約１ｎｍから数μｍの範囲で設定され、好ましくは約１ｎｍから数百ｎｍの範囲で選択される。より好ましくは１ｎｍ以上１００ｎｍ以下の範囲で選択される。
【００４４】
（工程５）
次に、第２の層１０４上に絶縁層１０７を成膜する。絶縁層１０７は、スパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法等を用いて形成される。絶縁層１０７の厚さ
は、数ｎｍから数μｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲で設定される。絶縁層１０７の材料は、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３、ＣａＦ、アンドープダイヤモンドなどの高電界に絶えられる耐圧性の高い材料が望ましい。
【００４５】
（工程６）
次に、絶縁層１０７上にゲート電極１０８を成膜する。ゲート電極１０８は、カソード電極１０２と同様に導電性を有しており、蒸着法、スパッタ法等の一般的な真空成膜技術、フォトリソグラフィー技術により形成される。ゲート電極１０８の材料は、金属、合金、炭化物、硼化物、窒化物、半導体、有機高分子材料、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等から適宜選択される。金属としては、例えば、Ｂｅ、Ｍｇ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ａｌ、Ｃｕ、Ｎｉ、Ｃｒ、Ａｕ、Ｐｔ、Ｐｄ等を用いればよく、合金もまたそれら金属を用いて生成されたものを用いればよい。炭化物としては、ＴｉＣ、ＺｒＣ、ＨｆＣ、ＴａＣ、ＳｉＣ、ＷＣ等、硼化物としては、ＨｆＢ２、ＺｒＢ２、ＬａＢ６、ＣｅＢ６、ＹＢ４、ＧｄＢ４等、窒化物としては、ＴｉＮ、ＺｒＮ、ＨｆＮ等、そして、半導体としては、Ｓｉ、Ｇｅ等を用いればよい。ゲート電極１０８の厚さとしては、数ｎｍから数十μｍの範囲で設定され、好ましくは数十ｎｍから数μｍの範囲で選択される。
【００４６】
（工程７）
次に、フォトレジストのパターニングを行う。具体的にはフォトリソグラフィー技術によりマスクパターン１０９を形成する。なお、マスクパターン１０９として、開口を有するマスクパターンを形成する。
【００４７】
（工程８）
次に、マスクパターン１０９をマスクとして用い、ドライエッチングによりゲート電極１０８と絶縁層１０７の一部を取り除く。本工程により、マスクパターン１０９の開口と対応する位置に、ゲート電極１０８の開口が形成される。
【００４８】
（工程９）
次に、ウエットエッチングにより絶縁層１０７の一部を更に取り除く。ウエットエッチングは、絶縁層１０７をエッチングできればよい。また、絶縁層１０７のエッチングレートが、ゲート電極１０８、第２の層１０４のエッチングレートと比較して大きいものが好ましく、且つ、第２の層１０４が劣化しないものが望ましい。本工程により、マスクパターン１０９の開口と対応する位置に、絶縁層１０７の開口が形成され、第２の層１０４の表面の一部または全部がゲート電極１０８と絶縁層１０７の開口内に露出される。
【００４９】
（工程１０）
次に、第２の層１０４の表面の一部または全部を水素で終端する。水素で終端する方法を、図５を用いて説明する。図５の装置は、ＥＣＲプラズマを用いた表面処理装置である。図５に示すように、試料室の上部にはプラズマ発生室がある。プラズマ発生室内に、処理ガスを導入し、ＥＣＲ条件である磁束密度８７５Ｇａｕｓｓの磁界を印加する。そして、マイクロ波をプラズマ発生室に導入すると、プラズマが発生する。図５の装置では、磁気コイルの磁界分布は試料室に向かうにしたがって低くなる発散磁界を形成する。また、図５の装置には、バイアスグリッド４０７がプラズマ発生室４０１とサンプル４０９との間に設置してある。プラズマ中の電子はこのバイアスグリッドに捕獲され、プラズマ中の中性ラジカルのみがバイアスグリッドを選択的に通過する。そのため、サンプル表面に中性ラジカルが照射される（サンプル表面が中性ラジカル雰囲気に曝される）。これにより、サンプル表面を効率的に水素終端することができる。
【００５０】
なお、処理ガスの導入には、処理ガス導入口Ａと処理ガス導入口Ｂを使用する。このと
きの処理ガスとしては、水素または、水素を含むハイドロカーボン系ガスから適宜選択される。具体的には、Ｈ２、ＣＨ４、Ｃ２Ｈ４などの気体、または、それらの混合気体を処理ガスとして用いる。そして、それらの処理ガス中でプラズマを発生させることにより、水素を含む中性ラジカルとして、Ｈ・、ＣＨ３・、Ｃ２Ｈ５・、Ｃ２Ｈ・などを生じさせることができる。処理圧力は、プラズマが維持できる範囲で設定され、好ましくは、０．０５〜１０Ｐａの範囲で設定される。
【００５１】
なお、バイアスグリッドの電位（グリッドバイアス）は、アースと等電位または、負であれば良くその範囲は０から−５００Ｖの範囲で設定され、好ましくは、０から−２００Ｖの範囲で選択される。またサンプルの表面電位（基準電圧）は直流電源Ｂにより決定され、バイアスグリッドと等電位かそれよりも正であれば良く、その範囲は、０から１０００Ｖの範囲で設定され、好ましくは０から５００Ｖの範囲で設定される。
【００５２】
なお、基板加熱ヒータ４１１により、基体を加熱しても良い。
【００５３】
なお、水素終端を施した第２の層の表面におけるカーボンに対する水素の割合は、Ｈｅ元素を用いた前方散乱電子測定において５％以上３０％以下となる。
【００５４】
このようにして作製した電子放出素子を、図４に示すような真空容器３０１内にセットし、電子放出素子の上方の離れた位置にアノード電極３０２を配置する。電源３０３によりゲート電極とカソード電極の間に必要な電圧を印加し、電源３０４によりアノード電極に必要な電圧を印加すると、電子放出が観測できる。
【００５５】
＜応用例＞
本実施形態に係る電子放出素子の応用例について以下に述べる。本実施形態に係る電子放出素子は、例えば、複数個を基板上に配列することにより電子源を構成することができる。そして、当該電子源を用いて画像表示装置を構成することができる。
【００５６】
（電子源）
電子放出素子の配列については、種々のものが採用される。一例として、電子放出素子をＸ方向及びＹ方向に行列状に複数配する。同じ行に配された複数の電子放出素子の電極の一方を、Ｘ方向の配線に共通に接続し、同じ列に配された複数の電子放出素子の電極の他方を、Ｙ方向の配線に共通に接続する。これを単純マトリクス配置という。以下単純マトリクス配置の電子源について図６を用いて詳述する。
【００５７】
図６において、５０１は電子源基体、５０２はＸ方向配線、５０３はＹ方向配線である。５０４は本実施形態に係る電子放出素子である。
【００５８】
Ｘ方向配線５０２は、Ｄｘ１，Ｄｘ２，・・・Ｄｘｍのｍ本の配線からなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、幅は、適宜設計される。Ｙ方向配線５０３は、Ｄｙ１，Ｄｙ２，・・・Ｄｙｎのｎ本の配線よりなり、Ｘ方向配線５０２と同様に形成される。これらｍ本のＸ方向配線５０２とｎ本のＹ方向配線５０３との間には、不図示の層間絶縁層が設けられており、両者は電気的に分離されている（ｍ，ｎは、共に正の整数）。
【００５９】
不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたＳｉＯ２等で構成される。当該層間絶縁層は、例えば、Ｘ方向配線５０２を形成した電子源基体５０１の全面或いは一部に所望の形状で形成される。当該層間絶縁層の膜厚、材料、製法は、Ｘ方向配線５０２とＹ方向配線５０３の交差部の電位差に耐え得るように、適宜設定される。Ｘ方向配線５０２とＹ方向配線５０３は、それぞれ外部端子として引き出されて
いる。
【００６０】
電子放出素子５０４は一対の電極（ゲート電極、カソード電極）を備える。図６の例では、ゲート電極は、ｎ本のＹ方向配線５０３の内のいずれかと、導電性金属等からなる結線によって電気的に接続されている。カソード電極は、ｍ本のＸ方向配線５０２の内のいずれかと、導電性金属等からなる結線によって電気的に接続されている。
【００６１】
Ｘ方向配線５０２とＹ方向配線５０３を構成する材料、結線を構成する材料及び一対の素子電極を構成する材料は、その構成元素の一部あるいは全部が同一であっても、またそれぞれ異なってもよい。これら材料は、例えば前述の素子電極の材料より適宜選択される。素子電極を構成する材料と配線材料が同一である場合には、素子電極に接続した配線は素子電極ということもできる。
【００６２】
Ｘ方向配線５０２には、不図示の走査信号印加手段が接続される。走査信号印加手段は、選択されたＸ方向配線に接続されている電子放出素子５０４に走査信号を印加する。一方、Ｙ方向配線５０３には、不図示の変調信号発生手段が接続される。変調信号発生手段は、電子放出素子５０４の各列に、入力信号に応じて変調された変調信号を印加する。各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。
【００６３】
（画像表示装置）
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択し、独立に駆動可能とすることができる。上記電子源を用いて構成した画像表示装置について、図７を用いて説明する。図７は、画像表示装置の表示パネルの一例を示す模式図である。
【００６４】
図７において、６０１はＸ方向の容器外端子、６０２はＹ方向の容器外端子、６１３は電子源基体、６１１はリアプレート、６０６はフェースプレート、６１２は支持枠である。なお、電子源基体６１３は電子放出素子６１５を複数有しており、リアプレート６１１は電子源基体６１３を固定するためのものである。フェースプレート６０６はガラス基板６０３の内側（電子源基体側）の面に蛍光膜６０４とメタルバック６０５等が形成されたものである。蛍光膜６０４は、電子の照射によって発光する発光体（画像形成部材；蛍光体）によって構成される。リアプレート６１１、フェースプレート６０６はフリットガラス等を用いて支持枠６１２に接続されている。外囲器６１７は、例えば、当該フリットガラスを、大気中または窒素中で、４００〜５００℃の温度範囲で１０分以上焼成し、リアプレート６１１、フェースプレート６０６、支持枠６１２に封着することにより構成される。
【００６５】
上記画像表示装置は、各電子放出素子６１５に、容器外端子Ｄｏｘ１〜Ｄｏｘｍ、Ｄｏｙ１〜Ｄｏｙｎを介して電圧を印加する。各電子放出素子６１５は、当該印加された電圧に応じて電子を放出する。
【００６６】
高圧端子６１４を介してメタルバック６０５、あるいは透明電極（不図示）に高圧（Ｖａ）を印加することで、当該放出された電子は加速する。
【００６７】
加速された電子は、蛍光膜６０４に衝突し、発光が生じて画像が形成される。
【００６８】
なお、本実施形態に係る画像表示装置は、テレビジョン放送の表示装置、テレビ会議システムやコンピューター等の表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像形成装置等としても用いることが出来る。
【００６９】
以下、本発明の実施例を詳細に説明する。
【００７０】
＜実施例１＞
以下に、図１を用いて、本実施例の電子放出素子の具体的な製造工程について詳細に説明する。
【００７１】
（工程１）
まず、基板１０１としての石英（ＳｉＯ２）を十分洗浄し、スパッタ法により、基板１０１上に、カソード電極１０２として厚さ２００ｎｍのＰｔを成膜した。
【００７２】
（工程２）
次に、カソード電極１０２上に、共スパッタ法を用いて、絶縁性または半導電性を有する第１の層１０３としてＰｔ（導電性粒子１０６）を含むＤＬＣ（ダイヤモンドライクカーボン）膜を成膜した。第１の層の厚さは約３０ｎｍとし、第１の層のＰｔモル濃度は２０％程度とした。
【００７３】
（工程３）
次に、第１の層１０３上に、スパッタ法を用いて、炭素を主成分とする第２の層１０４を成膜した。第２の層の厚さは１０ｎｍとした。なお、成膜条件は以下のとおりである。
ガス          Ａｒ（１０ｓｃｃｍ）、
ＣＨ４（３０ｓｃｃｍ）
圧力          ０．８Ｐａ
電力          ５００Ｗ
成膜時間      ５ｍｉｎ
サンプル加熱  ２００℃
【００７４】
（工程４）
次に、第２の層１０４の表面を水素で終端した。本工程により水素終端表面（ダイポール層）１０５が形成された。なお、当該終端処理は以下の条件で行った。
処理ガス              ＣＨ４（５０ｓｃｃｍ）
圧力                  ０．２５Ｐａ
ＥＣＲプラズマパワー  ３００Ｗ
グリッドバイアス      −２０Ｖ
基板バイアス          ＋４０Ｖ
処理時間              ３０秒
【００７５】
図４に示す装置においてアノード電極とカソード電極の間に電圧を印加することによって、上記作製した電子放出素子の電子放出特性を測定した。第２の層１０４に対して平行平板になるようにアノード電極を配置した。第２の層１０４とアノード電極の間の距離は１００μｍとした。電子放出特性を評価した結果、５５Ｖ／μｍの電界で約１０ｍＡ／ｃｍ２の電子放出電流を得ることができた。
【００７６】
また、水素終端を施した第２の層の表面における、カーボンに対する水素の割合は、Ｈｅ元素を用いた前方散乱電子測定において、３０％であった。
【００７７】
＜実施例２＞
以下に、図２を用いて、本実施例の電子放出素子の具体的な製造工程について詳細に説明する。
【００７８】
（工程１）
まず、基板１０１としての石英（ＳｉＯ２）を十分洗浄し、スパッタ法により、基板１０１上に、カソード電極１０２として厚さ２００ｎｍのＰｔを成膜した。
【００７９】
（工程２）
次に、カソード電極１０２上に、共スパッタ法を用いて、絶縁性または半導電性を有する第１の層１０３としてＰｔ（導電性粒子１０６）を含むＤＬＣ膜を成膜した。第１の層の厚さは約３０ｎｍとし、第１の層のＰｔモル濃度は２０％程度とした。
【００８０】
（工程３）
次に、ドライエッチング装置にて、第１の層１０３の表面をエッチングすることにより、導電性粒子の表面の一部を露出させた。なお、エッチングは以下の条件で行った。
エッチングガス  Ｈ２
圧力            １Ｐａ
電力            ２００Ｗ
処理時間        ３０秒
【００８１】
（工程４）
次に、表面の一部が露出された導電性粒子を含む第１の層上に、スパッタ法を用いて、炭素を主成分とする第２の層１０４を成膜した。第２の層の厚さは１０ｎｍとした。なお、成膜条件は以下のとおりである。
ガス          Ａｒ（３０ｓｃｃｍ）、
ＣＨ４（１０ｓｃｃｍ）
圧力          ０．８Ｐａ
電力          ５００Ｗ
成膜時間      ５ｍｉｎ
サンプル加熱  ２００℃
【００８２】
（工程５）
次に、第２の層１０４の表面を水素で終端した。本工程により水素終端表面（ダイポール層）１０５が形成された。なお、当該終端処理は以下の条件で行った。
処理ガス              ＣＨ４（５０ｓｃｃｍ）
圧力                  ０．２５Ｐａ
ＥＣＲプラズマパワー  ３００Ｗ
グリッドバイアス      −２０Ｖ
基板バイアス          ＋４０Ｖ
処理時間              ３０秒
【００８３】
図４に示す装置においてアノード電極とカソード電極の間に電圧を印加することによって、上記作製した電子放出素子の電子放出特性を測定した。第２の層１０４に対して平行平板になるようにアノード電極を配置した。第２の層１０４とアノード電極の間の距離は１００μｍとした。電子放出特性を評価した結果、５５Ｖ／μｍの電界で約１０ｍＡ／ｃｍ２の電子放出電流を得ることができた。
【００８４】
また、水素終端を施した第２の層の表面における、カーボンに対する水素の割合は、Ｈｅ元素を用いた前方散乱電子測定において、５％であった。
【００８５】
＜実施例３＞
以下に、図２を用いて、本実施例の電子放出素子の具体的な製造工程について詳細に説明する。
【００８６】
（工程１）
まず、基板１０１としての石英（ＳｉＯ２）を十分洗浄し、スパッタ法により、基板１０１上に、カソード電極１０２として厚さ２００ｎｍのＰｔを成膜した。
【００８７】
（工程２）
次に、カソード電極１０２上にポリアクリル酸エステル誘導体を主成分とするポリマーを塗布し、９０℃でベークした。そして、２５℃の酢酸コバルト溶液（０．０１ｗ％）に１ｍｉｎ浸し、ポリマー中のプロトンと溶液中のＣｏとをイオン交換させることにより、ポリマー中にＣｏイオンを含有させた。次に、真空中で４５０℃で焼成し、ポリマーをアモルファスカーボン化させた。本工程により、カソード電極１０２上にＣｏ粒子（導電性粒子１０６）を含む第１の層が成膜された。第１の層の厚さは約３０ｎｍとし、第１の層のＣｏモル濃度は２０％程度とした。
【００８８】
（工程３）
次に、ドライエッチング装置にて、第１の層１０３の表面をエッチングすることにより、導電性粒子の表面の一部を露出させた。なお、エッチングは以下の条件で行った。
エッチングガス  Ｈ２
圧力            １Ｐａ
電力            ２００Ｗ
処理時間        ３０秒
【００８９】
（工程４）
次に、表面の一部が露出された導電性粒子を含む第１の層上に、スパッタ法を用いて、炭素を主成分とする第２の層１０４を成膜した。第２の層の厚さは５０ｎｍとした。なお、成膜条件は以下のとおりである。
ガス          Ａｒ（１０ｓｃｃｍ）、
ＣＨ４（５０ｓｃｃｍ）
圧力          ０．８Ｐａ
電力          ５００Ｗ
成膜時間      ５ｍｉｎ
サンプル加熱  ２００℃
【００９０】
(工程５)
次に、第２の層１０４の表面を水素で終端した。本工程により水素終端表面（ダイポール層）１０５が形成された。なお、当該終端処理は以下の条件で行った。
処理ガス              ＣＨ４（２０ｓｃｃｍ）、
Ｈ２（３０ｓｃｃｍ）
圧力                  ０．２５Ｐａ
ＥＣＲプラズマパワー  ４００Ｗ
グリッドバイアス      ０Ｖ
基板バイアス          ＋４０Ｖ
処理時間              ０秒
【００９１】
図４に示す装置においてアノード電極とカソード電極の間に電圧を印加することによって、上記作製した電子放出素子の電子放出特性を測定した。第２の層１０４に対して平行平板になるようにアノード電極を配置した。第２の層１０４とアノード電極の間の距離は１００μｍとした。電子放出特性を評価した結果、４０Ｖ／μｍの電界で約１０ｍＡ／ｃｍ２の電子放出電流を得ることができた。
【００９２】
また、水素終端を施した第２の層の表面における、カーボンに対する水素の割合は、Ｈ
ｅ元素を用いた前方散乱電子測定において、２０％であった。
【００９３】
＜実施例４＞
以下に、図８を用いて、本実施例の電子放出素子の具体的な製造工程について詳細に説明する。
【００９４】
（工程１）
まず、基板１０１としての石英（ＳｉＯ２）を十分洗浄し、スパッタ法により、基板１０１上に、カソード電極１０２として厚さ２００ｎｍのＰｔを成膜した。
【００９５】
（工程２）
次に、カソード電極１０２上に、フィラメントＣＶＤ法を用いて、絶縁性または半導電性を有する第１の層１０３としてＤＬＣ膜を成膜した。その後、イオン注入法を用いて、１ａｔｍ％のＣｏ（導電性粒子１０６）をＤＬＣ膜に注入した。第１の層の厚さは約３０ｎｍとした。
【００９６】
（工程３）
次に、ドライエッチング装置にて、第１の層１０３の表面をエッチングすることにより導電性粒子の表面の一部を露出させた。なお、エッチングは以下の条件で行った。
エッチングガス  Ｈ２
圧力            １Ｐａ
電力            ２００Ｗ
処理時間        ３０秒
【００９７】
（工程４）
次に、表面の一部が露出された導電性粒子を含む第１の層上に、スパッタ法を用いて、炭素を主成分とする第２の層１０４を成膜した。第２の層１０４の厚さは５０ｎｍとした。なお、成膜条件は以下のとおりである。
ガス          Ａｒ（１０ｓｃｃｍ）、
ＣＨ４（５０ｓｃｃｍ）
圧力          ０．８Ｐａ
電力          ５００Ｗ
成膜時間      ５ｍｉｎ
サンプル加熱  ２００℃
【００９８】
（工程５）
次に、熱ＣＶＤ法を用いて、ＤＬＣ中に含まれるＣｏを触媒として、ＣＮＴ（カーボンナノチューブ）を第２の層中に成長させた。本工程により、第２の層１０４中にファイバー形状の導電性材料が形成された。当該ファイバー形状の導電性材料は導電性粒子１０６と接合されている。即ち、当該ファイバー形状の導電性材料もカソード電極１０２の一部であると考えることができる。そのため、第２の層中にファイバー形状の導電性材料を成長させることにより、電子放出膜の表面とカソード電極間の距離を縮めることができる。これにより、より低電界で電子放出可能とすることができる。換言すれば、同じ電圧でより多くの電子を放出することができる。なお、導電性材料はＣＮＴに限らず、金属、グラファイト、カーボンナノファイバーなどであってもよい。また、本工程は以下の条件で行った。
処理ガス  Ｃ２Ｈ２（５０ｓｃｃｍ）
温度      ５００℃
圧力      １００Ｐａ
【００９９】
（工程６）
次に、第２の層１０４の表面を水素で終端した。本工程により水素終端表面（ダイポール層）１０５が形成された。なお、当該終端処理は以下の条件で行った。
処理ガス              Ｃ２Ｈ４（３０ｓｃｃｍ）
Ｈ２（２０ｓｃｃｍ）
圧力                  ０．２５Ｐａ
ＥＣＲプラズマパワー  ３００Ｗ
グリッドバイアス      ０Ｖ
基板バイアス          ２０Ｖ
処理時間              ２０秒
【０１００】
図４に示す装置においてアノード電極とカソード電極の間に電圧を印加することによって、上記作製した電子放出素子の電子放出特性を測定した。第２の層１０４に対して平行平板になるようにアノード電極を配置した。第２の層１０４とアノード電極の間の距離は１００μｍとした。電子放出特性を評価した結果、４０Ｖ／μｍの電界で約２５ｍＡ／ｃｍ２の電子放出電流を得ることができた。
【０１０１】
＜実施例５＞
以下に、図３を用いて、本実施例の電子放出素子の具体的な製造工程について詳細に説明する。
【０１０２】
（工程１）
まず、基板１０１としての石英（ＳｉＯ２）を十分洗浄し、スパッタ法により、基板１０１上に、カソード電極１０２として厚さ２００ｎｍのＰｔを成膜した。
【０１０３】
（工程２）
次に、カソード電極１０２上に、共スパッタ法を用いて、絶縁性または半導電性を有する第１の層１０３としてＣｏ（導電性粒子１０６）を含むＤＬＣ膜を成膜した。第１の層１０３の厚さは約３０ｎｍとし、第１の層のＣｏモル濃度は２５％程度とした。
【０１０４】
（工程３）
次に、ドライエッチング装置にて、第１の層１０３の表面をエッチングすることにより、導電性粒子の表面の一部を露出させた。なお、エッチングは以下の条件で行った。
エッチングガス  Ｈ２
圧力            １Ｐａ
電力            ２００Ｗ
処理時間        ３０秒
【０１０５】
（工程４）
次に、表面の一部が露出された導電性粒子を含む第１の層上に、スパッタ法を用いて、炭素を主成分とする第２の層１０４を成膜した。第２の層１０４の厚さは５０ｎｍとした。なお、成膜条件は以下のとおりである。
ガス          Ａｒ（１０ｓｃｃｍ）、
ＣＨ４（５０ｓｃｃｍ）
圧力          ０．８Ｐａ
電力          ５００Ｗ
成膜時間      ５ｍｉｎ
サンプル加熱  ２００℃
【０１０６】
（工程５）
次に、第２の層１０４上に、原料ガスとしてＳｉＨ４、Ｎ２Ｏを使用したプラズマＣＶＤ法により、絶縁層１０７として厚さ約１０００ｎｍのＳｉＯ２を成膜した。
【０１０７】
（工程６）
次に、絶縁層１０７上に、スパッタ法により、ゲート電極１０８として厚さ１００ｎｍのＰｔを成膜した。
【０１０８】
（工程７）
次に、フォトレジストのパターニングを行った。具体的には、フォトリソグラフィーにより、ポジ型フォトレジスト（ＯＦＰＲ５０００／東京応化製）のスピンコーティング、フォトマスクパターンの露光、現像を行った。これにより、円形の開口を有するマスクパターン１０９を形成した。レジストの開口径（開口の幅）は５μｍとした。なお、開口の形状は円形に限らない。例えば、開口の形状は、楕円形でもよいし、多角形でもよい。
【０１０９】
（工程８）
次に、ドライエッチングにより、ゲート電極１０８と絶縁層１０７の一部を取り除いた。具体的には、エッチングガスとしてＡｒガスを用い、エッチングパワーを２００Ｗ、エッチング圧力として１Ｐａの条件で、Ｐｔをエッチングした。そして、ＣＦ４、Ｈ２の混合ガス、エッチングパワーとして１５０Ｗ、エッチング圧力として、１．５Ｐａの条件で、絶縁層１０７をエッチングした。絶縁層１０７のエッチングは、絶縁層１０７の厚さが元の１／２程度になるまで行った。本工程により、マスクパターン１０９の開口の対応する位置に、ゲート電極１０８の開口が形成された。
【０１１０】
（工程９）
次に、ウエットエッチングにより、絶縁層１０７の一部を更に取り除いた。具体的には、残ったマスクパターンを、剥離液(剥離液１０４／東京応化製)にて除去したのち、素子をＢＨＦに浸漬させ、マスクパターン１０９の開口の対応する位置のＳｉＯ２を取り除き、水洗１０ｍiｎ間行った。本工程により、マスクパターン１０９の開口の対応する位置
に、絶縁層１０７の開口が形成され、第２の層１０４の一部または全部がゲート電極１０８と絶縁層１０７の開口内に露出された。
【０１１１】
（工程１０）
次に、第２の層１０４の表面の一部または全部を水素で終端した。具体的には、上記露出した第２の層１０４の表面を水素で終端した。本工程により水素終端表面（ダイポール層）１０５が形成された。なお、当該終端処理は以下の条件で行った。
処理ガス              ＣＨ４（５０ｓｃｃｍ）
圧力                  ０．２５Ｐａ
ＥＣＲプラズマパワー  ３００Ｗ
グリッドバイアス      ０Ｖ
基板バイアス          ＋４０Ｖ
処理時間              ４０秒
【０１１２】
本実施例にて作製した電子放出素子を、図４に示すように真空容器内に配置し、素子上部に蛍光体のアノード電極をセットした。アノード電極には、５ｋＶの直流電圧を印加し、カソード電極とゲート電極間には１０Ｖのパルス電圧を印加した。その結果、パルス信号に同期して電子放出が観測された。即ち、本実施例の電子放出素子は応答性に優れていることが確認できた。なお、本電子放出素子を電子源に応用しても同様の効果が得られるものと示唆される。
【０１１３】
＜実施例６＞
実施例５の電子放出素子を用いた画像表示装置を製造した。カソード電極は、図５に示すように、Ｘ方向配線に接続した。ゲート電極１０８は、Ｙ方向配線に接続した。電子放出素子は、１４４個の開口部を一画素とし、横３０μｍ、縦３０μｍのピッチで３００×２００の画素分配置した。各電子放出素子の上方に蛍光体を配置した。蛍光体と電子放出素子の間の距離は１ｍｍとした。蛍光体は電子放出素子と１：１に対応するように配置した。蛍光体には５ｋＶの電圧を印加した。入力信号として１５Ｖのパルス信号を入力すると、高精細な画像が形成できた。
【０１１４】
以上説明したように、本発明は、大面積に均一な電子放出膜を製造可能で、製造プロセスが容易な電界放出型の電子放出素子、電子源、及び画像表示装置を提供できる。また、本発明の電子放出素子を電子源や画像表示装置に適用すると、性能に優れた電子源および画像表示装置を実現できる。
【図面の簡単な説明】
【０１１５】
【図１】図１は、本発明の実施形態に係る電子放出素子の製造方法の一例を示す図である。
【図２】図２は、本発明の実施形態に係る電子放出素子の製造方法の一例を示す図である。
【図３】図３は、本発明の実施形態に係る電子放出素子の製造方法の一例を示す図である。
【図４】図４は、本発明の実施の形態に係る電子放出素子を駆動するための装置の一例を示す図である。
【図５】図５は、本実施形態に係る電子放出素子の表面を水素で終端するための表面処理装置を示す図である。
【図６】図６は、本実施形態に係る電子放出素子の応用例である電子源の一例を示す図である。
【図７】図７は、本実施形態に係る電子放出素子の応用例である画像表示装置の一例を示す図である。
【図８】図８は、本発明の実施形態に係る電子放出素子の製造方法の一例を示す図である。
【符号の説明】
【０１１６】
１０１  基板
１０２  カソード電極
１０３  第１の層
１０４  第２の層
１０５  水素終端表面
１０６  導電性粒子
１０７  絶縁層
１０８  ゲート電極
１０９  マスクパターン
３０１  真空容器
３０２  アノード電極
３０３，３０４  電源
４０１  プラズマ発生室
４０２  磁気コイル
４０３  マイクロ波導入口
４０４  試料室
４０５  処理ガス導入口Ａ
４０６  処理ガス導入口Ｂ
４０７  バイアスグリッド
４０８  直流電源Ａ
４０９  表面処理サンプル
４１０  直流電源Ｂ
４１１  基板加熱ヒータ
５０１  電子源基体
５０２  Ｘ方向配線
５０３  Ｙ方向配線
５０４  電子放出素子
６０１，６０２  容器外端子
６０３  ガラス基板
６０４  蛍光膜
６０５  メタルバック
６０６  フェースプレート
６１１  リアプレート
６１２  支持枠
６１３  電子源基体
６１４  高圧端子
６１５  電子放出素子
６１７  外囲器
【図１】
2009170344.tif 000003
【図２】
2009170344.tif 000004
【図３】
2009170344.tif 000005
【図４】
2009170344.tif 000006
【図５】
2009170344.tif 000007
【図６】
2009170344.tif 000008
【図７】
2009170344.tif 000009
【図８】
2009170344.tif 000010