(57)【要約】【課題】表示品位に優れたアクティブマトリクス型表示装置を提供する。【解決手段】アクティブマトリクス型表示装置は、基板と、複数の映像信号線ＶＬと、各映像信号線に接続された複数の画素ＰＸと、一定の電位に設定される複数の保護配線と、を備えている。各画素ＰＸは、第１電源端子と、第２電源端子と、表示素子と、駆動トランジスタＤＲと、駆動トランジスタのゲートに接続された保持容量Ｃと、を有している。各保護配線は、各映像信号線ＶＬ及び各保持容量Ｃ間に配置されている。【選択図】      図４
2009181014.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された複数の映像信号線と、
前記基板上に形成され、各映像信号線に接続された複数の画素と、
前記基板上に形成され、一定の電位に設定される複数の保護配線と、を備え、
各画素は、
第１電源端子と、
第２電源端子と、
前記第１電源端子及び第２電源端子間に接続された表示素子と、
前記第１電源端子及び表示素子間に接続された駆動トランジスタと、
前記駆動トランジスタのゲートに接続された保持容量と、を有し、
各保護配線は、各映像信号線及び各保持容量間に配置されているアクティブマトリクス型表示装置。
【請求項２】
各保護配線及び各第１電源端子は、接続されている請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
各保護配線及び各第２電源端子は、接続されている請求項１に記載のアクティブマトリクス型表示装置。
【請求項４】
前記基板上に形成され、前記複数の画素の第１電源端子に接続され、前記第１電源端子を一定の電位に設定する第１電源配線と、
前記基板上に形成され、前記複数の画素の第２電源端子に接続され、前記第２電源端子を一定の電位に設定する第２電源配線と、をさらに備え、
前記複数の保護配線は、前記複数の画素に接続されている請求項１に記載のアクティブマトリクス型表示装置。
【請求項５】
前記複数の保護配線は、前記複数の画素に接続され、各駆動トランジスタのゲート電位を一意的な値に設定するための電位に設定されている請求項１に記載のアクティブマトリクス型表示装置。
【請求項６】
各画素は、第１スイッチ及び第２スイッチを有し、
前記保持容量は、一端が前記駆動トランジスタのゲートに電気的に接続され、他端が前記第１スイッチを介して前記映像信号線に接続されているとともに前記第２スイッチを介して各保護配線に接続された容量部を有し、
各保護配線は、前記容量部の他端側の電位を一意的な値に設定するための電位に設定されている請求項１に記載のアクティブマトリクス型表示装置。
【請求項７】
前記保持容量は、各保護配線に重なって形成されている請求項１に記載のアクティブマトリクス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、アクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
近年、アクティブマトリクス型表示装置として、アクティブマトリクス型の有機エレクトロルミネッセンス（ＥＬ）表示装置が開発されている。アクティブマトリクス型の有機ＥＬ表示装置は、基板上に形成された複数の映像信号線及び複数の画素を備えている。各映像信号線に複数の画素が接続されている（例えば、特許文献１参照）。
【０００３】
有機ＥＬ表示装置の画素は、例えば、ｐチャネル電界効果トランジスタである駆動トランジスタと、有機ＥＬ素子と、キャパシタと、スイッチングトランジスタとを含んでいる。駆動トランジスタと有機ＥＬ素子とは、高電位電源線と低電位電源線との間で、この順に直列に接続されている。キャパシタは、駆動トランジスタのゲートに接続されている。スイッチングトランジスタは、映像信号線並びにキャパシタ及び駆動トランジスタのゲート間に接続されている。  
キャパシタのサイズを大きくし、キャパシタの容量を大きくすることにより、表示画像に生じる輝度傾斜や、黒浮きなどの画質不良を抑制することができる。
【特許文献１】特開２００７−１０９９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記したように、キャパシタのサイズを大きくした場合、保持容量は映像信号線に近づくことになる。キャパシタを形成する一対の電極の内、駆動トランジスタのゲートに接続された電極が映像信号線に近づくと、駆動トランジスタのゲートと映像信号線との間に生じる寄生容量が大きくなってしまう。この寄生容量は、映像信号線の電位の変動をひき起こすため、映像信号線に接続された複数の画素の駆動トランジスタのゲートの電位に悪影響を及ぼしてしまう。
【０００５】
そして、寄生容量が増加すると、縦方向に延びた映像信号線に接続された複数の画素の表示品位が低下し、表示画面に、縦方向に延びた筋状の表示不良が発生してしまう。上記表示不良は、縦クロストークと呼ばれる。  
この発明は以上の点に鑑みなされたもので、その目的は、表示品位に優れたアクティブマトリクス型表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明の態様に係るアクティブマトリクス型表示装置は、
基板と、
前記基板上に形成された複数の映像信号線と、
前記基板上に形成され、各映像信号線に接続された複数の画素と、
前記基板上に形成され、一定の電位に設定される複数の保護配線と、を備え、
各画素は、
第１電源端子と、
第２電源端子と、
前記第１電源端子及び第２電源端子間に接続された表示素子と、
前記第１電源端子及び表示素子間に接続された駆動トランジスタと、
前記駆動トランジスタのゲートに接続された保持容量と、を有し、
各保護配線は、各映像信号線及び各保持容量間に配置されている。
【発明の効果】
【０００７】
この発明によれば、表示品位に優れたアクティブマトリクス型表示装置を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照しながらこの発明に係るアクティブマトリクス型表示装置を有機ＥＬ表示装置に適用した実施の形態について詳細に説明する。  
図１は、本発明の一態様に係る表示装置を概略的に示す平面図である。図２は、図１の表示装置に採用可能な構造の一例を概略的に示す部分断面図である。なお、図２では、表示装置を、その表示面，すなわち前面又は光出射面，が下方を向き、背面が上方を向くように描いている。図３は、図１の表示装置が含む画素の等価回路図である。図４は、上記画素を概略的に示す平面図である。図５は、図４の線Ａ−Ａに沿った表示装置を示す断面図である。
【０００９】
図１乃至図５に示すように、この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、図１に示すように、表示パネルＤＰと、映像信号線ドライバＸＤＲと、走査信号線ドライバＹＤＲとを含んでいる。映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲは駆動部１０を形成している。
【００１０】
表示パネルＤＰは、例えば、ガラス基板などの絶縁性の基板ＳＵＢを含んでいる。基板ＳＵＢ上には、アンダーコート層ＵＣが形成されている。アンダーコート層ＵＣは、例えば、基板ＳＵＢ上にＳｉＮＸ層とＳｉＯＸ層とをこの順に積層してなる。
【００１１】
アンダーコート層ＵＣ上では、チャネル層ＳＣが配列している。各チャネル層ＳＣは、例えば、ｐ型領域とｎ型領域とを含んだポリシリコン層である。アンダーコート層ＵＣ上では、下部電極Ｃ２がさらに配列している。これら下部電極Ｃ２は、例えば、ｎ＋型ポリシリコン層である。
【００１２】
チャネル層ＳＣ及び下部電極Ｃ２は、ゲート絶縁膜ＧＩで被覆されている。ゲート絶縁膜ＧＩは、例えばＴＥＯＳ（tetraethyl orthosilicate）などを用いて形成することができる。
【００１３】
ゲート絶縁膜ＧＩ上には、走査信号線ＳＬ及び保持容量線ＣＬが形成されている。走査信号線ＳＬ及び保持容量線ＣＬは、各々が後述する画素ＰＸの行方向（Ｘ方向）に延びており、画素ＰＸの列方向（Ｙ方向）に配列している。走査信号線ＳＬ及び保持容量線ＣＬは、例えばＭｏＷなどからなる。
【００１４】
ゲート絶縁膜ＧＩ上では、上部電極Ｃ１がさらに配列している。これら上部電極Ｃ１は、例えばＭｏＷなどからなる。上部電極Ｃ１は、走査信号線ＳＬ及び保持容量線ＣＬと同一の工程で形成することができる。
【００１５】
上部電極Ｃ１の延出部であるゲートＧはチャネル層ＳＣと交差するように形成され、駆動トランジスタＤＲを構成している。走査信号線ＳＬの延出部はチャネル層ＳＣと交差するように形成され、この延出部は画素スイッチＳＷを構成している。なお、この例では、駆動トランジスタＤＲ及び画素スイッチＳＷは、トップゲート型のｐチャネル薄膜トランジスタである。
【００１６】
上部電極Ｃ１は、下部電極Ｃ２と向き合っている。上部電極Ｃ１と下部電極Ｃ２とそれらの間に介在している絶縁膜ＧＩとは、保持容量Ｃを構成している。ここでは、保持容量Ｃはキャパシタである。
【００１７】
ゲート絶縁膜ＧＩ、走査信号線ＳＬ、保持容量線ＣＬ、及び上部電極Ｃ１は、層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩは、例えばプラズマＣＶＤ法などにより成膜されたＳｉＯＸなどからなる。
【００１８】
層間絶縁膜ＩＩ上には、映像信号線ＶＬと、第１電源配線としての電圧電源線ＰＬと、第２電源配線としての基準電圧電源線ＲＬとが形成されている。映像信号線ＶＬ、電圧電源線ＰＬ及び基準電圧電源線ＲＬは、互いに絶縁されている。層間絶縁膜ＩＩ上には、ソース電極ＳＥ及びドレイン電極ＤＥがさらに形成されている。
【００１９】
映像信号線ＶＬは、各々がＹ方向に延びており、Ｘ方向に配列している。映像信号線ＶＬは、画素スイッチＳＷのソースに接続されている。電圧電源線ＰＬは、複数の保護配線として複数のストライプ部ＰＬａを有している。ストライプ部ＰＬａは、各々がＹ方向に延びており、Ｘ方向に配列している。ストライプ部ＰＬａは、駆動トランジスタＤＲのソースに接続されている。ストライプ部ＰＬａは、映像信号線ＶＬ及び保持容量Ｃの間に配置されている。
【００２０】
ソース電極ＳＥ及びドレイン電極ＤＥは、層間絶縁膜ＩＩ及びゲート絶縁膜ＧＩに設けられたコンタクトホールを介してチャネル層ＳＣのソース領域及びドレイン領域にそれぞれ接続されている。ソース電極ＳＥ及びドレイン電極ＤＥは、画素ＰＸが含む素子間の接続に利用されている。
【００２１】
映像信号線ＶＬと電圧電源線ＰＬと基準電圧電源線ＲＬとソース電極ＳＥとドレイン電極ＤＥとは、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。これらは、同一工程で形成可能である。
【００２２】
映像信号線ＶＬと電圧電源線ＰＬと基準電圧電源線ＲＬとソース電極ＳＥとドレイン電極ＤＥとは、パッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳは、例えばＳｉＮＸなどからなる。
【００２３】
パッシベーション膜ＰＳ上では、画素電極ＰＥが配列している。各画素電極ＰＥは、パッシベーション膜ＰＳに設けたコンタクトホールを介して、駆動トランジスタＤＲのドレイン電極ＤＥに接続されている。
【００２４】
画素電極ＰＥは、この例では光透過性の前面電極である。また、画素電極ＰＥは、この例では陽極である。画素電極ＰＥの材料としては、例えば、ＩＴＯ（Indium Tin Oxide）などの透明な導電材料を使用することができる。
【００２５】
パッシベーション膜ＰＳ上には、さらに、隔壁絶縁層ＰＩが形成されている。隔壁絶縁層ＰＩには、画素電極ＰＥに対応した位置に貫通孔が設けられているか、或いは、画素電極ＰＥが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層ＰＩは、画素電極ＰＥに対応した位置に貫通孔を有している。隔壁絶縁層ＰＩは、例えば、有機絶縁層である。隔壁絶縁層ＰＩは、例えば、フォトリソグラフィ技術を用いて形成されている。
【００２６】
画素電極ＰＥ上には、活性層として、発光層を含んだ有機物層ＯＲＧが形成されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ＯＲＧは、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
【００２７】
隔壁絶縁層ＰＩ及び有機物層ＯＲＧは、対向電極ＣＥで被覆されている。この例では、対向電極ＣＥは、画素ＰＸ間で互いに接続された電極，すなわち共通電極，である。また、この例では、対向電極ＣＥは、陰極であり且つ光反射性の背面電極である。対向電極ＣＥは、例えば、パッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを介して、基準電圧電源線ＲＬに電気的に接続されている。各々の有機ＥＬ素子ＯＬＥＤは、画素電極ＰＥと、有機物層ＯＲＧと、対向電極ＣＥとを含んでいる。
【００２８】
電圧電源線ＰＬ及び基準電圧電源線ＲＬ（対向電極ＣＥ）には、それぞれ定電圧が印加されている。電圧電源線ＰＬの電位及び基準電圧電源線ＲＬの電位を比べた場合、電圧電源線ＰＬの電位は相対的にハイレベルであり、基準電圧電源線ＲＬの電位は相対的にローレベルである。
【００２９】
電圧電源線ＰＬは、電圧電源線ＰＬの節点ＮＤ１をハイレベルの一定の電位に設定するものである。基準電圧電源線ＲＬは、対向電極ＣＥの節点ＮＤ２をローレベルの一定の電位に設定するものである。このため、節点ＮＤ１は第１電源端子として高電位電源端子であり、節点ＮＤ２は第２電源端子として低電位電源端子である。
【００３０】
各画素ＰＸは、駆動トランジスタＤＲと、画素スイッチＳＷと、表示素子としての有機ＥＬ素子ＯＬＥＤと、保持容量Ｃとを含んでいる。上記した通り、この例では、駆動トランジスタＤＲ及び画素スイッチＳＷはｐチャネル薄膜トランジスタである。
【００３１】
駆動トランジスタＤＲと有機ＥＬ素子ＯＬＥＤとは、節点ＮＤ１と節点ＮＤ２との間で、この順に直列に接続されている。具体的には、駆動トランジスタＤＲのソースは節点ＮＤ１に接続されており、有機ＥＬ素子ＯＬＥＤの対向電極ＣＥは節点ＮＤ２を形成している。
【００３２】
画素スイッチＳＷは、映像信号線ＶＬ並びに駆動トランジスタＤＲのゲート及び上部電極Ｃ１間に接続されており、そのゲートは走査信号線ＳＬに接続されている。画素スイッチＳＷは、走査信号線ＳＬから供給される制御信号ＳＧに応答してオン（導通状態）、オフ（非導通状態）される。画素スイッチＳＷは、映像信号線ＶＬを介して伝送される映像信号電圧Ｖｓｉｇを出力させるかどうか切換えるものである。
【００３３】
保持容量Ｃは、駆動トランジスタＤＲのゲート及び画素スイッチＳＷのドレイン並びに保持容量線ＣＬ間に接続されている。より詳しくは、保持容量Ｃの上部電極Ｃ１が駆動トランジスタＤＲのゲート及び画素スイッチＳＷのドレインに接続されている。保持容量Ｃの下部電極Ｃ２が保持容量線ＣＬに接続されている。保持容量Ｃは、映像信号電圧Ｖｓｉｇを保持（記憶）するものである。
【００３４】
映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲは、この例では、表示パネルＤＰにＣＯＧ（chip on glass）実装されている。映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲは、ＣＯＧ実装する代わりに、ＴＣＰ（tape carrier package）実装してもよい。
【００３５】
映像信号線ドライバＸＤＲには、映像信号線ＶＬが接続されている。映像信号線ドライバＸＤＲは、映像信号線ＶＬに映像信号として映像信号電圧Ｖｓｉｇを出力する。なお、映像信号線ドライバＸＤＲに電圧電源線ＰＬ及び基準電圧電源線ＲＬが接続されていても良く、この場合、映像信号線ドライバＸＤＲは、電圧電源線ＰＬにハイレベルの電源電圧を供給し、基準電圧電源線ＲＬにローレベルの電源電圧を供給すれば良い。
【００３６】
走査信号線ドライバＹＤＲには、走査信号線ＳＬ及び保持容量線ＣＬが接続されている。走査信号線ドライバＹＤＲは、走査信号線ＳＬに走査信号として電圧信号を出力する。加えて、走査信号線ドライバＹＤＲは、保持容量線ＣＬを一定の電位に設定するために保持容量線ＣＬに定電圧を供給する。
【００３７】
次に、有機ＥＬ素子ＯＬＥＤに発光（画像を表示）させる場合の画素ＰＸの動作について説明する。  
上記のように構成された有機ＥＬ表示装置において、まず、走査信号線ドライバＹＤＲから、画素スイッチＳＷをオン状態とするレベル（オフ電位）、ここでは、ローレベルの制御信号ＳＧが出力される。
【００３８】
このため、画素スイッチＳＷがオンに切換えられる。これにより、駆動トランジスタＤＲのゲート電位がオン電位に設定されるとともに保持容量Ｃの上部電極Ｃ１が、映像信号線ドライバＸＤＲから、映像信号線ＶＬを介して供給される映像信号電圧Ｖｓｉｇにより、映像信号電位 (Ｖｓｉｇ)に設定される。
【００３９】
これにより、画像の階調を得るための電位だけ駆動トランジスタＤＲのゲート電位を変位させることができる。言い換えると、駆動トランジスタＤＲのゲート電位は、所望の発光電流を流すことができる状態に設定される。そして、駆動トランジスタＤＲから駆動信号を有機ＥＬ素子ＯＬＥＤに出力させる。言い換えると、有機ＥＬ素子ＯＬＥＤに、画像の階調に応じた駆動電流が与えられる。
【００４０】
上記したように構成された有機ＥＬ表示装置によれば、複数の保護配線としての複数のストライプ部ＰＬａは、映像信号線ＶＬ及び保持容量Ｃの間にそれぞれ配置されている。ストライプ部ＰＬａを設けることにより、有機ＥＬ表示装置は、高い静電シールド効果を得ることができる。このため、ストライプ部ＰＬａを配置しない場合に比べ、駆動トランジスタＤＲのゲートと映像信号線ＶＬとの間に生じる寄生容量を低減させることができる。寄生容量に伴う映像信号線ＶＬの不所望な電位変動を抑制できるため、表示画面に生じる縦クロストークの発生を抑制することができる。
【００４１】
また、保持容量Ｃを映像信号線ＶＬに近づけても表示品位の低下を抑制できるため、保持容量（キャパシタ）Ｃのサイズを大きくし、保持容量Ｃの容量を大きくすることができる。これにより、表示画像に生じる輝度傾斜や、黒浮きなどの画質不良を抑制することができる。
【００４２】
なお、上述した実施の形態において、保持容量Ｃは、ストライプ部ＰＬａから外れて形成されていたが、これに限らず、例えば図６及び図７に示すように、ストライプ部ＰＬａに重ねて形成されていても良い。保持容量Ｃの上部電極Ｃ１はストライプ部ＰＬａに重ねて形成されている。これにより、保持容量Ｃの容量を一層大きくすることができる。そして、上記した場合であっても、表示画面に生じる縦クロストークの発生を抑制することができる。  
上記したことから、表示品位に優れたアクティブマトリクス型表示装置を得ることができる。
【００４３】
次に、この発明の他の実施の形態に係る有機ＥＬ表示装置について詳細に説明する。なお、この実施の形態において、有機ＥＬ表示装置の構成は上述した実施の形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。
【００４４】
図８及び図９に示すように、有機ＥＬ表示装置は、上述した実施の形態の有機ＥＬ表示装置と比べ、異なる画素構造を有し、これに伴い異なる配線構造を有している。以下、図８及び図９を参照するとともに適宜図１及び図２を参照して説明する。
【００４５】
アンダーコート層ＵＣ上では、チャネル層が配列している。各チャネル層は、例えば、ｐ型領域とｎ型領域とを含んだポリシリコン層である。アンダーコート層ＵＣ上では、下部電極Ｃｋ２、Ｃｓ２がさらに配列している。これら下部電極Ｃｋ２、Ｃｓ２は、例えば、ｎ＋型ポリシリコン層である。チャネル層及び下部電極Ｃｋ２、Ｃｓ２は、ゲート絶縁膜ＧＩで被覆されている。
【００４６】
ゲート絶縁膜ＧＩ上には、走査信号線ＳＬ１乃至ＳＬ４が形成されている。走査信号線ＳＬ１乃至ＳＬ４は、互いに絶縁されている。走査信号線ＳＬ１乃至ＳＬ４は、各々が画素ＰＸの行方向（Ｘ方向）に延びており、画素ＰＸの列方向（Ｙ方向）に配列している。走査信号線ＳＬ１乃至ＳＬ４は、例えばＭｏＷなどからなる。
【００４７】
ゲート絶縁膜ＧＩ上では、上部電極Ｃ１がさらに配列している。これら上部電極Ｃ１は例えばＭｏＷなどからなる。上部電極Ｃ１は、走査信号線ＳＬ１乃至ＳＬ４と同一の工程で形成することができる。
【００４８】
走査信号線ＳＬ１乃至ＳＬ４のそれぞれはチャネル層と交差しており、これら交差部は薄膜トランジスタを構成している。また、上部電極Ｃ１はチャネル層と交差しており、これら交差部も薄膜トランジスタを構成している。
【００４９】
具体的には、走査信号線ＳＬ１とチャネル層との交差部が形成している薄膜トランジスタは、出力スイッチＳＷａである。走査信号線ＳＬ２とチャネル層との交差部が形成している薄膜トランジスタは、書込みスイッチＳＷｄである。走査信号線ＳＬ３とチャネル層との交差部が形成している薄膜トランジスタは、第１リセットスイッチＳＷｅである。走査信号線ＳＬ４とチャネル層との交差部が形成している薄膜トランジスタは、第２リセットスイッチＳＷｂ及びキャンセルスイッチＳＷｃである。
【００５０】
上部電極Ｃ１とチャネル層ＳＣとの交差部が形成している薄膜トランジスタは、駆動トランジスタＤＲである。なお、この例では、駆動トランジスタＤＲ及びスイッチＳＷａ乃至ＳＷｅは、トップゲート型のｐチャネル薄膜トランジスタである。
【００５１】
上部電極Ｃ１は、下部電極Ｃｋ２、Ｃｓ２と向き合っている。上部電極Ｃ１と下部電極Ｃｋ２とそれらの間に介在している絶縁膜ＧＩとは、第１容量部Ｃｋを構成している。上部電極Ｃ１と下部電極Ｃｓ２とそれらの間に介在している絶縁膜ＧＩとは、第２容量部Ｃｓを構成している。ここでは、第１容量部Ｃｋ及び第２容量部Ｃｓはキャパシタである。第１容量部Ｃｋ及び第２容量部Ｃｓは、共通の上部電極で形成されている。第１容量部Ｃｋ及び第２容量部Ｃｓは保持容量Ｃを形成している。
【００５２】
ゲート絶縁膜ＧＩ、走査信号線ＳＬ１乃至ＳＬ５及び上部電極Ｃ１は、層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩ上には、映像信号線ＶＬと基準信号線ＢＬと電圧電源線ＰＬと基準電圧電源線ＲＬとリセット線ＲＳＬとが形成されている。層間絶縁膜ＩＩ上には、ソース電極ＳＥ及びドレイン電極ＤＥがさらに形成されている。
【００５３】
映像信号線ＶＬは、各々がＹ方向に延びており、Ｘ方向に配列している。映像信号線ＶＬは、書込みスイッチＳＷｄのソースに接続されている。基準信号線ＢＬは、この例では、各々がＹ方向に延びており、Ｘ方向に配列している。基準信号線ＢＬは、第２リセットスイッチＳＷｂのソースに接続されている。電圧電源線ＰＬのストライプ部ＰＬａは、この例では、各々がＹ方向に延びており、Ｘ方向に配列している。ストライプ部ＰＬａは、駆動トランジスタＤＲのソースと第２容量部Ｃｓとに接続されている。リセット線ＲＳＬは、各々がＹ方向に延びており、Ｘ方向に配列している。
【００５４】
この実施の形態において、基準信号線ＢＬ、リセット線ＲＳＬ及びストライプ部ＰＬａは、保護配線として機能している。映像信号線ＶＬ及び保持容量Ｃの間において、一方では基準信号線ＢＬが配置され、他方ではリセット線ＲＳＬ及びストライプ部ＰＬａが配置されている。
【００５５】
ソース電極及びドレイン電極は、層間絶縁膜ＩＩ及びゲート絶縁膜ＧＩに設けられたコンタクトホールを介してチャネル層のソース領域及びドレイン領域にそれぞれ接続されている。ソース電極及びドレイン電極は、画素ＰＸが含む素子間の接続に利用されている。
【００５６】
映像信号線ＶＬと基準信号線ＢＬと電圧電源線ＰＬと基準電圧電源線ＲＬとリセット線ＲＳＬとソース電極とドレイン電極とは、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。これらは、同一工程で形成可能である。映像信号線ＶＬと基準信号線ＢＬと電圧電源線ＰＬと基準電圧電源線ＲＬとリセット線ＲＳＬと、ソース電極とドレイン電極とは、パッシベーション膜ＰＳで被覆されている。
【００５７】
パッシベーション膜ＰＳ上では、画素電極ＰＥが配列している。各画素電極ＰＥは、パッシベーション膜ＰＳに設けたコンタクトホールを介して、出力スイッチＳＷａのドレイン電極に接続されている。画素電極ＰＥは、この例では光透過性の前面電極である。また、画素電極ＰＥは、この例では陽極である。パッシベーション膜ＰＳ上には、さらに、隔壁絶縁層ＰＩが形成されている。隔壁絶縁層ＰＩは、画素電極ＰＥに対応した位置に貫通孔を有している。
【００５８】
画素電極ＰＥ上には、活性層として、発光層を含んだ有機物層ＯＲＧが形成されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ＯＲＧは、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
【００５９】
隔壁絶縁層ＰＩ及び有機物層ＯＲＧは、対向電極ＣＥで被覆されている。この例では、対向電極ＣＥは、画素ＰＸ間で互いに接続された電極，すなわち共通電極，である。また、この例では、対向電極ＣＥは、陰極であり且つ光反射性の背面電極である。対向電極ＣＥは、例えば、パッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを介して、基準電圧電源線ＲＬに電気的に接続されている。各々の有機ＥＬ素子ＯＬＥＤは、画素電極ＰＥと、有機物層ＯＲＧと、対向電極ＣＥとを含んでいる。
【００６０】
電圧電源線ＰＬは、電圧電源線ＰＬの節点ＮＤ１をハイレベルの一定の電位に設定するものである。基準電圧電源線ＲＬは、対向電極ＣＥの節点ＮＤ２をローレベルの一定の電位に設定するものである。このため、節点ＮＤ１は第１電源端子として高電位電源端子であり、節点ＮＤ２は第２電源端子として低電位電源端子である。
【００６１】
各画素ＰＸは、図１に示すように、駆動トランジスタＤＲと、スイッチＳＷａ乃至ＳＷｅと、表示素子としての有機ＥＬ素子ＯＬＥＤと、第１容量部Ｃｋと、第２容量部Ｃｓとを含んでいる。上記の通り、この例では、駆動トランジスタＤＲ及びスイッチＳＷａ乃至ＳＷｅはｐチャネル薄膜トランジスタである。
【００６２】
駆動トランジスタＤＲと出力スイッチＳＷａと有機ＥＬ素子ＯＬＥＤとは、節点ＮＤ１と節点ＮＤ２との間で、この順に直列に接続されている。具体的には、駆動トランジスタＤＲのソースは節点ＮＤ１に接続されており、有機ＥＬ素子ＯＬＥＤの対向電極ＣＥは節点ＮＤ２を形成している。
【００６３】
出力スイッチＳＷａは、駆動トランジスタＤＲのドレインと有機ＥＬ素子ＯＬＥＤの画素電極ＰＥとの間に接続されており、そのゲートは走査信号線ＳＬ１に接続されている。出力スイッチＳＷａは、走査信号線ＳＬ１から供給される制御信号ＢＧに応答してオン（導通状態）、オフ（非導通状態）される。
【００６４】
キャンセルスイッチＳＷｃは、駆動トランジスタＤＲのゲートとドレインとの間に接続されている。キャンセルスイッチＳＷｃのゲートは、走査信号線ＳＬ４に接続されている。キャンセルスイッチＳＷｃは、走査信号線ＳＬ４から供給される制御信号ＲＧ２に応答してオン、オフされる。
【００６５】
書込みスイッチＳＷｄは、映像信号線ＶＬと第１容量部Ｃｋとの間に接続されている。書込みスイッチＳＷｄのゲートは、走査信号線ＳＬ２に接続されている。書込みスイッチＳＷｄは、走査信号線ＳＬ２から供給される制御信号ＳＧに応答してオン、オフされる。書込みスイッチＳＷｄは、映像信号線ＶＬを介して伝送される映像信号電圧Ｖｓｉｇを出力させるかどうか切換えるものである。
【００６６】
第１リセットスイッチＳＷｅは、リセット線ＲＳＬと駆動トランジスタＤＲのゲートとの間に接続されている。第１リセットスイッチＳＷｅのゲートは、走査信号線ＳＬ３に接続されている。第１リセットスイッチＳＷｅは、走査信号線ＳＬ３から供給される制御信号ＲＧ１に応答してオン、オフされる。第１リセットスイッチＳＷｅは、リセット線ＲＳＬを介して伝送されるリセット電圧ＲＳを出力させるかどうか切換えるものである。リセット線ＲＳＬは、各駆動トランジスタＤＲのゲート電位を一意的な値に設定するための電位に設定されている。
【００６７】
第２リセットスイッチＳＷｂは、基準信号線ＢＬと第１容量部Ｃｋとの間に接続されている。第２リセットスイッチＳＷｂのゲートは、走査信号線ＳＬ４に接続されている。なお、第２リセットスイッチＳＷｂのゲート及びキャンセルスイッチＳＷｃのゲートは、同一の走査信号線ＳＬ４に接続されている。第２リセットスイッチＳＷｂは、走査信号線ＳＬ４から供給される制御信号ＲＧ２に応答してオン、オフされる。第２リセットスイッチＳＷｂは、基準信号線ＢＬを介して伝送される基準電圧Ｖｓｉｇ０を出力させるかどうか切換えるものである。基準信号線ＢＬは、第１容量部Ｃｋの下部電極Ｃｋ２側の電位を一意的な値に設定するための電位に設定されている。
【００６８】
第１容量部Ｃｋは、駆動トランジスタＤＲのゲート並びに第２リセットスイッチＳＷｂ及び書込みスイッチＳＷｄ間に接続されている。より詳しくは、第１容量部Ｃｋの上部電極Ｃ１が駆動トランジスタＤＲのゲートに接続されている。第１容量部Ｃｋの下部電極Ｃｋ２が第２リセットスイッチＳＷｂ及び書込みスイッチＳＷｄに接続されている。第１容量部Ｃｋは、基準電圧Ｖｓｉｇ０、映像信号電圧Ｖｓｉｇを保持（記憶）するものである。
【００６９】
第２容量部Ｃｓは、駆動トランジスタＤＲのゲート及びソース間に接続されている。より詳しくは、第２容量部Ｃｓの上部電極Ｃ１が駆動トランジスタＤＲのゲートに接続されている。第２容量部Ｃｓの下部電極Ｃｓ２が駆動トランジスタＤＲのソースに接続されている。第２容量部Ｃｓは、駆動トランジスタＤＲのゲート電位を保持するものである。
【００７０】
映像信号線ドライバＸＤＲには、映像信号線ＶＬが接続されている。この例では、映像信号線ドライバＸＤＲには、基準信号線ＢＬと電圧電源線ＰＬと基準電圧電源線ＲＬとリセット線ＲＳＬとがさらに接続されている。映像信号線ドライバＸＤＲは、映像信号線ＶＬに映像信号として映像信号電圧Ｖｓｉｇを出力する。映像信号線ドライバＸＤＲは、基準信号線ＢＬにリセット信号として基準電圧Ｖｓｉｇ０（定電圧）を出力する。加えて、映像信号線ドライバＸＤＲは、電圧電源線ＰＬにハイレベルの電源電圧を供給し、基準電圧電源線ＲＬにローレベルの電源電圧を供給し、リセット線ＲＳＬにリセット電圧（定電圧）を供給する。リセット電圧は、駆動トランジスタＤＲのゲート電位をリセットし、ゲートを一定の電位に設定するためのものである。
【００７１】
走査信号線ドライバＹＤＲには、走査信号線ＳＬ１乃至ＳＬ４が接続されている。走査信号線ドライバＹＤＲは、走査信号線ＳＬ１乃至ＳＬ４にそれぞれ走査信号として電圧信号を出力する。
【００７２】
次に、有機ＥＬ素子ＯＬＥＤに発光（画像を表示）させる場合の画素ＰＸの動作について説明する。  
上記のように構成された有機ＥＬ表示装置において、画素ＰＸの動作は、リセット動作、キャンセル動作、書込み動作及び表示動作としての発光動作に分けられる。これら一連の動作は、例えば、１垂直走査期間に行われる。
【００７３】
まず、リセット動作について説明する。  
リセット動作は、リセット期間行われる。リセット期間の長さは、例えば、１水平走査期間（１Ｈ）である。  
リセット動作では、走査信号線ドライバＹＤＲから、書込みスイッチＳＷｄをオフ状態とするレベル（オフ電位）、ここでは、ハイレベルの制御信号ＳＧが出力されている状態で、出力スイッチＳＷａをオフ状態とするオフ電位の制御信号ＢＧが出力される。
【００７４】
同時に、走査信号線ドライバＹＤＲから、第１リセットスイッチＳＷｅ、キャンセルスイッチＳＷｃ及び第２リセットスイッチＳＷｂをオン状態とするレベル（オン電位）、ここではローレベルの制御信号ＲＧ１、ＲＧ２が出力される。
【００７５】
このため、出力スイッチＳＷａがオフ、第１リセットスイッチＳＷｅ、キャンセルスイッチＳＷｃ及び第２リセットスイッチＳＷｂがオンに切換えられる。これにより、駆動トランジスタＤＲのゲート電位がオン電位に設定され、駆動トランジスタＤＲのゲート及びドレインの電位は同電位になるとともに、第１容量部Ｃｋの下部電極Ｃｋ２が、映像信号線ドライバＸＤＲから、基準信号線ＢＬ及び第２リセットスイッチＳＷｂを介して供給される基準電圧Ｖｓｉｇ０により基準電位(Ｖｓｉｇ０)に設定される。
【００７６】
次に、キャンセル動作について説明する。  
キャンセル動作は、リセット期間に続くキャンセル期間に行われる。キャンセル期間の長さは、例えば、２水平走査期間（１Ｈ×２）である。  
キャンセル動作では、走査信号線ドライバＹＤＲから、出力スイッチＳＷａ及び書込みスイッチＳＷｄにオフ電位の制御信号ＢＧ、ＳＧの出力が維持され、第２リセットスイッチＳＷｂ及びキャンセルスイッチＳＷｃにオン電位の制御信号ＲＧ２の出力が維持され、第１リセットスイッチＳＷｅにオフ電位の制御信号ＲＧ１が出力される。
【００７７】
このため、第１リセットスイッチＳＷｅがオフに切換えられる。これにより、駆動トランジスタＤＲのゲート及びドレインの電位は同電位の状態を保ったまま駆動トランジスタＤＲにキャンセル電流が流れ、駆動トランジスタＤＲのゲート及びソースの間の電圧は閾値電圧に徐々に近づいて行くことになる。
【００７８】
この実施の形態のように、キャンセル期間を十分にとれば駆動トランジスタＤＲのゲート及びソースの間の電圧は閾値電圧に到達し、第１容量部Ｃｋには閾値電圧に相当する電位差が保持（記憶）される。
【００７９】
次に、書込み動作について説明する。  
書込み動作は、キャンセル期間に続く書込み期間に行われる。  
書込み動作では、走査信号線ドライバＹＤＲから、出力スイッチＳＷａ及び第１リセットスイッチＳＷｅにオフ電位の制御信号ＢＧ、ＲＧ１の出力が維持され、第２リセットスイッチＳＷｂ及びキャンセルスイッチＳＷｃにオフ電位の制御信号ＲＧ２が出力され、書込みスイッチＳＷｄにオン電位の制御信号ＳＧが出力される。
【００８０】
このため、第２リセットスイッチＳＷｂ及びキャンセルスイッチＳＷｃがオフ、書込みスイッチＳＷｄがオンに切換えられる。これにより、第１容量部Ｃｋの下部電極Ｃｋ２の電位は、映像信号線ドライバＸＤＲから、映像信号線ＶＬ及び書込みスイッチＳＷｄを介して供給される映像信号電圧Ｖｓｉｇにより、基準電位（Ｖｓｉｇ０）から映像信号電位（Ｖｓｉｇ）に変位される。すなわち、映像信号電圧Ｖｓｉｇを書込みスイッチＳＷｄを介して第１容量部Ｃｋに印加し第１容量部Ｃｋに記憶させる。
【００８１】
そして、第１容量部Ｃｋの下部電極Ｃｋ２の電位変化にともない、駆動トランジスタＤＲのゲート電位は、閾値電圧を基点として変位する。これにより、画像の階調を得るための電位だけ駆動トランジスタＤＲのゲート電位を変位させることができる。言い換えると、駆動トランジスタＤＲのゲート電位は、所望の発光電流を流すことができる状態に設定される。
【００８２】
次に、発光動作について説明する。  
発光動作は、書込み期間に続く表示期間としての発光期間に行われる。発光期間の長さは、例えば、リセット期間の開始から１垂直走査期間が終了するまでの間である。  
発光動作では、走査信号線ドライバＹＤＲから、第１リセットスイッチＳＷｅ、第２リセットスイッチＳＷｂ及びキャンセルスイッチＳＷｃにオフ電位の制御信号ＲＧ１、ＲＧ２、ＣＧの出力が維持され、書込みスイッチＳＷｄにオフ電位の制御信号ＳＧが出力され、出力スイッチＳＷａにオン電位の制御信号ＢＧが出力される。
【００８３】
このため、書込みスイッチＳＷｄがオフ、出力スイッチＳＷａがオンに切換えられる。これにより、駆動トランジスタＤＲから駆動信号を有機ＥＬ素子ＯＬＥＤに出力させる。言い換えると、有機ＥＬ素子ＯＬＥＤに、画像の階調に応じた駆動電流が与えられる。
【００８４】
上記したように構成された有機ＥＬ表示装置によれば、複数の保護配線としてのストライプ部ＰＬａ、基準信号線ＢＬ及びリセット線ＲＳＬは、映像信号線ＶＬ及び保持容量Ｃの間にそれぞれ配置されている。ストライプ部ＰＬａ、基準信号線ＢＬ及びリセット線ＲＳＬを設けることにより、有機ＥＬ表示装置は、高い静電シールド効果を得ることができる。このため、ストライプ部ＰＬａ、基準信号線ＢＬ及びリセット線ＲＳＬを配置しない場合に比べ、駆動トランジスタＤＲのゲートと映像信号線ＶＬとの間に生じる寄生容量を低減させることができる。寄生容量に伴う映像信号線ＶＬの不所望な電位変動を抑制できるため、表示画面に生じる縦クロストークの発生を抑制することができる。
【００８５】
また、保持容量Ｃを映像信号線ＶＬに近づけても表示品位の低下を抑制できるため、保持容量（キャパシタ）Ｃのサイズを大きくし、保持容量Ｃの容量を大きくすることができる。これにより、表示画像に生じる輝度傾斜や、黒浮きなどの画質不良を抑制することができる。
【００８６】
なお、上述した実施の形態において、保持容量Ｃは、保護配線から外れて形成されていたが、これに限らず、保護配線に重ねて形成されていても良い。例えば図１０に示すように、第１容量部Ｃｋは基準信号線ＢＬに重ねて形成されていても良い。第２容量部Ｃｓはリセット線ＲＳＬに重ねて形成されていても良い。保持容量Ｃの上部電極Ｃ１は基準信号線ＢＬ及びリセット線ＲＳＬに重ねて形成されている。これにより、保持容量Ｃの容量を一層大きくすることができる。そして、上記した場合であっても、表示画面に生じる縦クロストークの発生を抑制することができる。
【００８７】
また、ストライプ部ＰＬａが保持容量Ｃに隣合って配置され、リセット線ＲＳＬがストライプ部ＰＬａ及び映像信号線ＶＬ間に配置されていても良い。さらにまた、基準電圧電源線ＲＬは、複数の保護配線として、各々がＹ方向に延びており、Ｘ方向に配列した複数のストライプ部を有していても良い。この場合、ストライプ部は、映像信号線ＶＬ及び保持容量Ｃの間に配置されていれば良い。  
上記したことから、表示品位に優れたアクティブマトリクス型表示装置を得ることができる。
【００８８】
なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００８９】
例えば、映像信号線ＶＬ及び保持容量Ｃ間に配置される保護配線は如何なる種類の配線でも良く、一定の電位に設定される配線であれば良い。駆動トランジスタＤＲ、及びスイッチＳＷａ乃至ＳＷｅは、ｐチャネル型のトランジスタに限らず、ｎチャネル型のトランジスタにより構成してもよい。  
この発明は、有機ＥＬ表示装置に限定されるものではなく、アクティブマトリクス型表示装置であれば適用可能である。
【図面の簡単な説明】
【００９０】
【図１】本発明の実施の形態に係る有機ＥＬ表示装置を概略的に示す平面図。
【図２】上記有機ＥＬ表示装置の駆動トランジスタ及び有機ＥＬ素子を示す断面図。
【図３】上記有機ＥＬ表示装置における画素の等価回路を示す図。
【図４】図３に示した画素を示す概略平面図。
【図５】図４の線Ａ−Ａに沿った表示パネルの断面図であり、特に、保持容量、映像信号線及びストライプ部を示す図。
【図６】図４と同様、画素を示す概略平面図であり、保持容量の変形例を示す図。
【図７】図６の線Ｂ−Ｂに沿った表示パネルの断面図であり、特に、保持容量、映像信号線及びストライプ部を示す図。
【図８】本発明の他の実施の形態に係る有機ＥＬ表示装置における画素の等価回路を示す図。
【図９】図８に示した画素を示す概略平面図。
【図１０】図９と同様、画素を示す概略平面図であり、保持容量の変形例を示す図。
【符号の説明】
【００９１】
ＳＵＢ…基板、ＤＰ…表示パネル、ＰＸ…画素、ＢＬ…基準信号線、ＶＬ…映像信号線、ＰＬ…電圧電源線、ＰＬａ…ストライプ部、ＲＬ…基準電圧電源線、ＲＳＬ…リセット線、ＳＬ，ＳＬ１〜ＳＬ４…走査信号線、ＤＲ…駆動トランジスタ、ＯＬＥＤ…ＥＬ素子、ＳＷ…画素スイッチ、ＳＷａ…出力スイッチ、ＳＷｂ…第２リセットスイッチ、ＳＷｃ…キャンセルスイッチ、ＳＷｄ…書込みスイッチ、ＳＷｅ…第１リセットスイッチ、Ｃ…保持容量、Ｃｋ…第１容量部、Ｃｓ…第２容量部、ＢＧ，ＲＧ１，ＲＧ２，ＳＧ…制御信号、Ｖｓｉｇ０…基準電圧、Ｖｓｉｇ…映像信号電圧、ＲＳ…リセット電圧、ＮＤ１，ＮＤ２…節点。
【図１】
2009181014.tif 000003
【図２】
2009181014.tif 000004
【図３】
2009181014.tif 000005
【図４】
2009181014.tif 000006
【図５】
2009181014.tif 000007
【図６】
2009181014.tif 000008
【図７】
2009181014.tif 000009
【図８】
2009181014.tif 000010
【図９】
2009181014.tif 000011
【図１０】
2009181014.tif 000012