(57)【要約】【課題】    ＳＴＩによる新たな課題を抑制できる半導体装置の製造方法を提供する。【解決手段】    半導体装置の製造方法は、（ａ）Ｓｉ基板上方に素子分離領域を包含する平面形状の開口を有するマスク層を形成する工程と、（ｂ）マスク層の開口側壁上に、マスク層に対して選択的に除去可能な材料のサイドウォールスペーサを形成する工程と、（ｃ）マスク層、サイドウォールスペーサをエッチングマスクとして、Ｓｉ基板をエッチングしてトレンチを形成する工程と、（ｄ）トレンチを埋める絶縁素子分離領域を形成する工程と、（ｅ）サイドウォールスペーサを選択的に除去する工程と、（ｆ）Ｓｉ基板上方から、窒素をイオン注入する工程と、（ｇ）マスク層を除去する工程と、（ｈ）絶縁素子分離領域によって画定された活性領域に半導体素子を形成する工程と、を含む。【選択図】  図３−４
2009070949.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）Ｓｉ基板上方に、開口を有するマスク層を形成する工程と、
（ｂ）前記マスク層の開口側壁上に、サイドウォールスペーサを形成する工程と、
（ｃ）前記マスク層、前記サイドウォールスペーサをエッチングマスクとして、前記Ｓｉ基板をエッチングしてトレンチを形成する工程と、
（ｄ）前記トレンチを埋める絶縁素子分離領域を形成する工程と、
（ｅ）前記マスク層を残存させつつ、前記サイドウォールスペーサを除去する工程と、
（ｆ）前記マスク層をマスクとして、前記Ｓｉ基板に窒素をイオン注入する工程と、
（ｇ）前記マスク層を除去する工程と、
（ｈ）前記絶縁素子分離領域によって画定された活性領域に半導体素子を形成する工程と、
を含む半導体装置の製造方法。
【請求項２】
前記工程（ｅ）が、ウェットエッチングで行われる請求項１に記載の半導体装置の製造方法。
【請求項３】
前記マスク層が窒化シリコン、酸化窒化シリコン、酸化シリコンのいずれかで形成され、前記Ｓｉ基板表面に形成された熱酸化シリコン膜の上に堆積されており、
前記サイドウォールスペーサが、Ｈｆ、Ｓｉ、Ｇａ、Ａｌ、Ｌａ、Ｚｒ、Ｙ、Ｂｉ、Ｂａ、Ｒｕ、Ｌａ、Ｃｕの少なくとも1つを含む酸化物または酸化窒化物で形成され、
前記工程（ｅ）がフッ酸系溶液を用いて行われる請求項１または２に記載の半導体装置の製造方法。
【請求項４】
Ｓｉ半導体基板と、
前記Ｓｉ半導体基板に形成され、複数の活性領域を画定する素子分離トレンチと、
前記素子分離トレンチを埋める絶縁素子分離領域と、
前記絶縁素子分離領域に隣接する前記活性領域の周縁領域の表面近傍に上方より窒素を１×１０１４ｃｍ−２〜１×１０１５ｃｍ−２導入して形成された窒素添加領域と、
前記活性領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と
を有し、
前記ゲート絶縁膜は前記周縁領域において、前記活性領域の中央領域より高い窒素濃度を有する半導体装置。
【請求項５】
前記複数の活性領域が、駆動電圧の異なる複数種類のＭＯＳトランジスタを構成し、
前記絶縁素子分離領域が、前記複数種類のＭＯＳトランジスタに応じて、異なる高さの表面を有する
請求項４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置に関し、特に、素子分離領域としてシャロートレンチアイソレーション（ＳＴＩ）を用いた半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
半導体集積回路装置においては、半導体素子間の電気的分離のために素子分離構造が必要である。従来広く用いられたＬＯＣＯＳ（ｌｏｃａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）は、窒化シリコン膜をマスクとして、熱酸化によりＳｉ基板表面に酸化シリコン膜を形成することで素子分離膜を形成する。素子分離膜を厚くして深さ方向の絶縁性を高めることは難しく、窒化シリコン膜端部下方でも熱酸化が進行し、素子（活性）領域として利用できないバーズビークが形成され、微細化、高集積化の妨げとなる。
【０００３】
ＳＴＩ（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）は、例えば窒化シリコン膜のハードマスクをエッチングマスクとして用い、シリコン基板を異方性ドライエッチングして必要な深さのトレンチを形成し、トレンチ内を酸化シリコン膜等の絶縁膜で埋め、不要部を化学機械研磨（ＣＭＰ）で除去して形成する素子分離である。ハードマスクはウェットエッチングなどにより除去する。活性領域に接するように十分な深さを有する素子分離領域を形成可能であり、半導体装置の微細化、高集積化に必須の技術となっている。
【０００４】
活性領域の縦断面形状は、肩部に鋭利な角部を有し、電界集中を生じやすい。さらに半導体装置の製造プロセスにおいては、酸化シリコン膜除去工程が繰り返される。活性領域周辺の酸化シリコン膜がエッチングされ、活性領域角部が突出して露出される可能性も低くない。角部において電界集中が生じると、実効的な閾値が低下して、キンク特性（寄生ＭＯＳトランジスタ）が生じる。
【０００５】
シリコン基板中の不純物が、ＳＴＩの絶縁膜中に外方拡散することも生じ得る。活性領域端部の不純物濃度が低くなると、実効的な閾値が低下して、キンク特性（寄生ＭＯＳトランジスタ）を生じる。
【０００６】
特開２０００‐３４９１４７号は、トランジスタの閾値電圧がチャネル幅の減少と共に減少することを指摘し、活性領域の素子分離端における不純物濃度の低下を防止するため、素子分離領域より広い領域に予め不純物をイオン注入し、イオン注入した領域内に素子分離溝を形成することを提案する。即ち、素子分離用トレンチをエッチングするための酸化シリコン膜、窒化シリコン膜のハードマスクを形成し、ｎ型領域にはＡｓやＰのｎ型不純物，ｐ型領域にはＢ，ＢＦ２等のｐ型不純物をイオン注入する。次いで、ハードマスクの側壁上に窒化シリコン等の側壁保護膜（サイドウォール）を形成し、これらをマスクとしてＳｉ基板にトレンチをエッチングする。トレンチ周辺には側壁保護膜で覆われた不純物添加領域が残る。トレンチを埋めるように酸化シリコン膜を堆積し、熱処理によって緻密化し、ＣＭＰによって、不要部を除去する。その後、窒化シリコン膜、側壁保護膜を除去する。活性領域周辺部は不純物濃度が高く、寄生ＭＯＳトランジスタの発生が抑制される。
【０００７】
特開２０００‐８２８０８号は、活性領域に注入した不純物（特にｐ型不純物Ｂ）が、ＳＴＩ中に外方拡散するとキンク特性が大きくなることを指摘し、不純物の外方拡散を抑制するため、ＳＴＩとＳｉ基板の界面近傍のＳｉ基板中に窒化シリコン領域を形成することを提案する。積層ハードマスクを用いて、シリコン基板をエッチングしてトレンチを形成し、トレンチ表面に熱酸化膜を形成した後、トレンチ側面から斜めに窒素イオンを注入する方法、積層ハードマスクを形成後、直ちに上方から窒素をイオン注入して窒化シリコン領域を形成し、窒化シリコン領域の外周部を残してトレンチをエッチングし、トレンチを埋めて絶縁膜を堆積する方法、ＳＴＩを形成後、ＳＴＩ端から内側にオフセットしたレジストパターンを形成し、上方からオフセット領域のＳｉ基板に窒素をイオン注入し、窒化シリコン領域を形成する方法を提案する。
【０００８】
【特許文献１】特開２０００‐３４９１４７号公報
【特許文献２】特開２０００‐０８２８０８号公報  ＳＴＩ作成工程は、通常トレンチエッチング、絶縁膜埋め込み、ＣＭＰ，高温アニールによる緻密化の工程を含む。不純物を添加した後に高温アニール工程を行うと、不純物が広く拡散してしまう可能性がある。
【０００９】
ＣＭＰにより平坦な表面を作成した後、ハードマスクを除去するので、ＳＴＩによって作られた素子分離領域と素子が形成される活性領域との高さを揃えることは原理的に困難である。ＳＴＩの酸化シリコン膜表面は、酸化膜エッチング工程と共にエッチングされる。
【００１０】
一般に、入出力用トランジスタについては、ＳＴＩが基板に対して２０ｎｍ程度低い構造を持つと、トランジスタの絶縁破壊による信頼性低下を抑制できることが知られている。ロジック用トランジスタについては、ＳＴＩが基板に対して低いと、トランジスタの電気的特性のばらつきが大きくなることが知られている。ＳＴＩ表面が、入出力トランジスタ作製領域では低く、ロジックトランジスタ作製領域では高いことが望ましいことになる。複数の種類のトランジスタを作り分ける場合も、それぞれのＳＴＩの高さを調整することは通常出来ない。
【００１１】
活性領域角部が突出している場合、角部の丸め込みが生じる。この時、絶縁膜の局所的薄膜化が生じることがある。局所的に薄膜化したゲート絶縁膜は、絶縁破壊による信頼性低下を生じやすい。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
素子分離領域をＳＴＩで形成する場合、寄生ＭＯＳトランジスタの発生等の新たな課題が生じている。
【００１３】
本発明の目的は、新たな課題を抑制できる半導体装置の製造方法及び半導体装置を提供することである。
【課題を解決するための手段】
【００１４】
本発明の１観点によれば、
（ａ）Ｓｉ基板上方に素子分離領域を包含する平面形状の開口を有するマスク層を形成する工程と、
（ｂ）前記マスク層の開口側壁上に、前記マスク層に対して選択的に除去可能な材料のサイドウォールスペーサを形成する工程と、
（ｃ）前記マスク層、サイドウォールスペーサをエッチングマスクとして、前記Ｓｉ基板をエッチングしてトレンチを形成する工程と、
（ｄ）前記トレンチを埋める絶縁素子分離領域を形成する工程と、
（ｅ）前記サイドウォールスペーサを選択的に除去する工程と、
（ｆ）前記Ｓｉ基板上方から、窒素をイオン注入する工程と、
（ｇ）前記マスク層を除去する工程と、
（ｈ）前記絶縁素子分離領域によって画定された活性領域に半導体素子を形成する工程と、
を含む半導体装置の製造方法
が提供される。
【００１５】
本発明の他の観点によれば、
Ｓｉ半導体基板と、
前記Ｓｉ半導体基板の主表面から深さ方向内部に向かって形成され、複数の活性領域を画定する素子分離トレンチと、
前記素子分離トレンチを埋める絶縁素子分離領域と、
前記絶縁素子分離領域に隣接する前記活性領域の周縁領域の表面近傍に上方より窒素を１×１０１４ｃｍ−３〜１×１０１５ｃｍ−３導入して形成された窒素添加領域と、
前記活性領域上に形成されたゲート絶縁膜と、その上に形成されたゲート電極とを含むゲート電極構造であって、前記ゲート絶縁膜は前記活性領域の周縁領域上で中央領域より窒素濃度の高い酸化シリコンを含むゲート電極構造と、
を有する半導体装置
が提供される。
【発明の効果】
【００１６】
新たな課題を抑制できる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して、本発明の実施例を説明する。
【００１８】
図１Ａ，１Ｂは、第１の実施例による半導体装置の、チャネル長方向及びチャネル幅方向の断面図である。図に示すように、Ｓｉ基板１中で、ＳＴＩによる素子分離領域７が活性領域ＡＲを画定している。活性領域にはｐ型ウェル、ｎ型ウェルが形成される。ｐ型の活性領域ＡＲには、ｐ型不純物としてボロン（Ｂ）がドープされている。ｎ型の活性領域ＡＲには、ｎ型不純物として燐（Ｐ），砒素（Ａｓ）等がドープされている。以下、主にＮＭＯＳトランジスタを例にとって説明するが、導電型を反転すれば、ＰＭＯＳトランジスタとなる。活性領域ＡＲを横断して、熱酸化シリコン膜等で形成されたゲート絶縁膜１１、その上に形成されたゲート電極１２が配置され、絶縁ゲート電極構造を構成する。ゲート絶縁膜１１は、図１Ｂに示すように、中央部の酸化シリコン膜１１ａと両端部の窒素を導入した酸化シリコン膜１１ｂで形成されている。窒素を導入した酸化シリコン膜１１ｂは、ゲート絶縁膜の強度を高める。窒素を導入した酸化シリコン膜１１ｂ、その下方の窒素を導入したＳｉ領域は、Ｂ等の不純物の外方拡散を抑制する機能を示す。
【００１９】
なお、ゲート絶縁膜として、酸化シリコン膜の代わりに、窒素を導入した酸化シリコン膜、ＨｆＯ２等の高誘電率酸化膜と酸化シリコン膜の積層などを用いることもできる。これらの場合にも、酸化シリコン膜ないし窒素を導入した酸化シリコン膜は、端部の窒素濃度が中央部の窒素濃度より高い。
【００２０】
図２は、図１Ａ，１Ｂに示した半導体装置の平面構成を示す。図１Ａは、線ＩＡ−ＩＡ`に沿う断面図、図１Ｂは、線ＩＢ−ＩＢ’に沿う断面図である。ＳＴＩによる素子分離領域７が、活性領域ＡＲを囲んでいる。活性領域ＡＲの周辺部には、窒素導入領域９が形成されている。両側にサイドウォールスペーサＳＷを備えたゲート電極Ｇが活性領域ＡＲを横断して延在している。ゲート電極Ｇ上下のソース／ドレイン領域にソース／ドレイン電極１７が接続されている。
【００２１】
図１Ａ，１Ｂに戻り、ゲート電極１２は、多結晶シリコン層１２ａとＮｉ，Ｃｏ等のシリサイド層１２ｂのポリサイドで形成される。図１Ａに示すように、ゲート電極１２の両側のＳｉ基板に、Ａｓ，Ｐ等のｎ型不純物を浅くイオン注入したｎ型エクステンション領域Ｅｘｎが形成され、その上方には絶縁膜で形成されたサイドウォールスペーサＳＷが形成される。サイドウォ−ルスペーサＳＷ両側のＳｉ基板にＰ等のｎ型不純物が高濃度で深くイオン注入され、低抵抗のソース／ドレイン領域Ｓ／Ｄｎを形成する。ソース／ドレイン領域上にもシリサイド層１４が形成される。
【００２２】
絶縁ゲート電極構造を覆って、酸化シリコン膜等の層間絶縁膜１５が堆積され、表面が平坦化される。層間絶縁膜１５を貫通して、ソース／ドレイン領域Ｓ／Ｄｎに達するコンタクト孔が形成され、Ｗ等の導電性プラグ１６が埋め込まれる。層間絶縁膜１５の上に、導電性プラグ１６に接続された配線１７が形成される。
【００２３】
ゲート電極１２下方のゲート絶縁膜１１は、中央部は酸化シリコン膜１１ａで形成され、両端部は窒素を導入した酸化シリコン膜１１ｂで形成されている。窒素を導入した酸化シリコンは、酸化シリコンより誘電率が高く、不純物の拡散に対してバリア性を示す。ＮＭＯＳトランジスタのチャネル領域は例えば、Ｂをドープしたｐ型シリコンで形成される。ＳＴＩを埋め込む酸化シリコン領域７に隣接する領域では、チャネルから酸化シリコン領域７にＢが拡散し、Ｂ濃度が低くなる傾向がある。境界部に酸化窒化シリコンが存在すると、Ｂの拡散を抑制することができる。
【００２４】
図３Ａ−３Ｋを参照して、第１の実施例による半導体装置の製造方法を説明する。シリコン基板１上に電界効果型トランジスタを形成する際には、まず、電界効果型トランジスタを電気的に分離するための素子分離領域が必要となる。
ＳＴＩにより素子分離領域を形成するために、トレンチをエッチングするハードマスクを形成する。
【００２５】
図３Ａに示すように、シリコン基板１上面全体に、熱酸化によりパッド酸化膜となるＳｉＯ２膜２を厚さ１０ｎｍ程度形成する。酸化シリコン膜２の上に、ハードマスク層を化学気相堆積（ＣＶＤ）で堆積する。例えば、原料ガスとしてＳｉ２Ｈ６とＮＨ３を用いたＣＶＤにより窒化シリコン（ＳｉＮ）膜３を厚さ５０ｎｍ〜１００ｎｍ程度形成する。ハードマスク層は、ＳｉＮ、ＳｉＯ２、ＳｉＯＮのいずれか、あるいはこれらの積層で形成することができる。
【００２６】
図３Ｂに示すように、ＳｉＮ膜３の上に、活性領域を覆い、素子分離領域を露出する開口を有するフォトレジストパターンＰＲ１を形成する。フォトレジストパターンＰＲ１をマスクとして、素子分離領域のＳｉＮ膜３をエッチングする。その後、フォトレジストパターンＰＲ１は除去する。
【００２７】
図３Ｃに示すように、パターニングしたＳｉＮ膜３を覆ってＳｉＯ２膜２上に、犠牲膜となるＨｆＯ２膜５を形成する。例えば、Ｈｆ原料にＨｆＣｌ４を用い、酸素原料にＨ２Ｏを用いたＡＬＤ（原子層成長）により、厚さ５ｎｍ〜５０ｎｍの酸化ハフニウム（ＨｆＯ２）膜５を堆積する。犠牲膜は、窒化シリコン等のハードマスク、酸化シリコンに対して、選択的にエッチング可能な材料から選択する。例えば、犠牲膜として、Ｈｆ、Ｓｉ、Ｇａ、Ａｌ、Ｌａ、Ｚｒ、Ｙ、Ｂｉ、Ｂａ、Ｒｕ、Ｌａ、Ｃｕのいずれか少なくとも1つを含む酸化物または酸窒化物を用いることができる。
【００２８】
図３Ｄに示すように、Ｃｌ２ガスを用いたドライエッチング等の異方性エッチングにより、平坦部のＨｆＯ２犠牲膜５、その下のパッド酸化膜２をエッチングして開口の寸法を縮小したハードマスクを形成する。平坦部のＨｆＯ２犠牲膜５は除去されるが、窒化シリコン膜３側壁上のＨｆＯ２犠牲膜５は除去されず、トレンチ６の幅は開口部４より狭くなる。このマスクをエッチングマスクとして、シリコン基板１を所定の深さまでエッチングする。このようにして素子分離用トレンチ６を形成する。
【００２９】
図３Ｅに示すように、原料としてＳｉＨ４とＰＨ３を用いた高密度プラズマ（ＨＤＰ）−ＣＶＤ等によりトレンチ６を埋め戻す厚さの酸化シリコン膜７を成膜する。埋め込み膜としては、ＳｉＮ、ＳＩＯ２、ＳｉＯＮのいずれか、あるいはこれらの積層膜を用いることができる。
【００３０】
図３Ｆに示すように、ＳｉＮ膜３をストッパとした化学機械研磨（ＣＭＰ）によりＳＩＯ２膜７を研磨する。上面をＳｉＮ膜３上面と同一レベルに平坦にした素子分離領域が形成される。なお、ＳｉＮ膜３およびＳｉＮ膜の側面のＨｆＯ２膜５も少量研磨される。
【００３１】
図３Ｇに示すように、例えばハードマスク層３のＳｉＮおよび素子分離領域７の埋め込みＳｉＯ２膜に対して選択的にＨｆＯ２の除去を行う。例えば、フッ酸系の溶液を用いたウェットエッチングにより、ＨｆＯ２犠牲膜５を除去する。例えば三菱ガス化学（株）製ELM-HDGシリーズを用いる。これらの溶液は一般的に販売されており、容易に入手可能である。マスク層、埋め込み膜、犠牲膜として別の材料を用いた場合も、犠牲膜のみを選択的に除去できる溶液を用いてウェットエッチングを行う。犠牲膜５が選択的に除去されることにより、開口８が形成される。ここで、例えば１０００℃程度の高温アニールを行い、酸化シリコン膜７の高密度化、膜応力低減を行う。
＊＊窒素のイオン注入が本発明のポイントと思われます。十分な記載となるようにして下さい。
【００３２】
図３Ｈに示すように、複数の方向から基板全体に窒素をイオン注入する。この際、ＳｉＮ膜３がマスクとなり、シリコン基板１には開口部８の下方に窒素が導入され、窒素導入領域９が形成される。Ｓｉ基板１とＳＴＩ素子分離領域７が接する界面近傍のＳｉ領域にも窒素を注入するように複数の傾けた方向から窒素を注入することが望ましい。イオン注入量（ドーズ量）は、１×１０１４ｃｍ−２〜１×１０１５ｃｍ−２とする。＊＊単位は、ｃｍ−３でよいですか＊＊
これ以下の注入量では窒素添加の効果が少なく、これ以上の窒素を導入すると、ゲート絶縁膜を成膜する際に、基板を酸化する速度が落ち、ゲート絶縁膜が薄くなってしまう。また、Ｓｉ基板中への注入の深さは、この後犠牲膜熱酸化工程、除去工程を経て、ゲート絶縁膜を熱酸化した際に、導入した窒素の効果が発揮されるように、ゲート酸化膜の深さよりも深く、１０ｎｍ〜１００ｎｍ程度とする。
【００３３】
素子分離領域に埋め込まれたシリコン酸化膜を高温アニールする工程の後に、窒素を導入することで、窒素の拡散を抑えることができる。
【００３４】
図３Ｉに示すように、熱リン酸を用いたウェットエッチングによりＳｉＮ膜３を除去する。その後、希フッ酸を用いたウェットエッチングによりＳＩＯ２膜２を除去する。素子分離領域７も共にエッチングされる。
【００３５】
図３Ｊに示すように、Ｓｉ基板表面を熱酸化して犠牲酸化膜１０を形成し、必要に応じて活性領域選択用のレジストパターンを用いて、各活性領域に対してウェル形成イオン注入、チャネルストップ形成イオン注入、閾値調整用イオン注入等のイオン注入を行ない、所望の特性のウェルを形成する。図では、中央にｐウェルＰＷが形成され、その両側にｎウェルＮＷが形成されている。ｐウェルにおいては、ｐ型不純物Ｂのイオン注入などが行なわれる。Ｂは、活性領域からＳＴＩの酸化シリコン領域に外方拡散しやすいが、活性領域周縁部に窒素を導入しておくことにより、活性領域から素子分離領域への不純物の拡散を抑制し、不純物濃度の偏りを補償することができる。その後、希フッ酸を用いたウェットエッチング等により、犠牲酸化膜１０を除去する。素子分離領域７もエッチングされる。
【００３６】
図３Ｋに示すように、Ｓｉ基板１表面を熱酸化してシリコン基板１上にゲート絶縁膜となるＳＩＯ２膜１１を形成する。ＳＩＯ２膜１１は、シリコン基板１を熱酸化して形成されるので、活性領域中央部ではＳｉＯ２膜１１ａとなり、窒素を導入した活性領域周縁の窒素導入領域９においては、酸化シリコンに窒素が導入されたＳｉＯ２：Ｎ膜１１ｂとなる。その後、ゲート絶縁膜を窒化処理することが望ましい。窒化には、例えばＮ２ガスを用いた窒素プラズマによるプラズマ窒化を用いることができる。ＮＨ３ガス、Ｎ２Ｏガス等を用いたガス窒化、およびこれらの組み合わせによる窒化を行っても良い。窒化処理後のゲート絶縁膜も、窒素導入領域９において、窒素濃度の高いゲート絶縁膜となる。
【００３７】
ゲート絶縁膜としては、酸化シリコン膜の上に、Ｈｆ、Ｓｉ、Ｇａ、Ａｌ、Ｌａ、Ｚｒ、Ｙ、Ｂｉ、Ｂａ、Ｒｕ、Ｌａ、Ｃｕのいずれか少なくとも1つを含む酸化物または酸窒化物の高誘電率膜を積層することもできる。その場合も、下地となる酸化シリコン膜は、シリコン基板１中の窒素導入領域９において、中央部より窒素濃度の高いゲート窒素導入酸化シリコン膜となる。
【００３８】
その後、ゲート電極の形成、イオン注入、層間絶縁膜、配線の形成等を行い、図１Ａ，１Ｂ，２に示すような半導体装置を形成する。
【００３９】
素子分離領域と隣接する部分の窒素濃度がゲート絶縁膜中央部の窒素濃度より高いゲート絶縁膜を形成すると、Ｂなどの不純物の外方拡散を抑制でき、ゲート絶縁膜の絶縁破壊耐性を向上することができる。
【００４０】
n型ＭＯＳＦＥＴを形成する場合を主に説明したが、不純物の導電型を逆転してp型ＭＯＳＦＥＴを作成することもできる。同一基板上にＮＭＯＳ，ＰＭＯＳを作成したＣＭＯＳ半導体装置を形成することもできる。
【００４１】
窒素はＳＴＩ構造を形成するＳＩＯ２膜７の上部にも導入される。ＳＩＯ２膜７に窒素を導入することで、これ以降のウェットエッチング等の工程におけるＳＩＯ２膜７の目減り量が抑制される。複数駆動電圧のトランジスタを同一基板上に作り分ける際に、厚さの異なるゲート絶縁膜を形成する。イオン注入による窒素の導入量をトランジスタ種に応じて変えることで、ＳＴＩ構造の高さをコントロールすることが可能である。
【００４２】
図４Ａ−４Ｅは、第２の実施例による半導体装置の製造方法を示す断面図である。本実施例においては、入出力トランジスタとロジックトランジスタの2種類の異なるトランジスタを作る。
【００４３】
図４Ａに示すように、Ｓｉ基板上に異なる２種類のトランジスタ領域が画定されている。図中左側が、駆動電圧の高い入出力トランジスタ領域であり、右側が駆動電圧の低いロジックトランジスタ領域である。Ｓｉ基板１上に、酸化シリコン膜２、窒化シリコン膜３の積層を形成し、第１の実施例の図３Ａ、３Ｂ同様の工程により、窒化シリコン膜３に素子分離領域対応の開口を形成し、第１の実施例の図３Ｃ、３Ｄ同様の工程により、例えばＨｆＯ２膜で犠牲膜を形成し、窒化シリコン膜開口に犠牲膜のサイドウォールスペーサを形成し、トレンチのエッチングを行う。第１の実施例の図３Ｅ、３Ｆ同様の工程により、トレンチを酸化シリコン膜７で埋め戻し、ＣＭＰで不要部を除去する。第１の実施例の図３Ｇに相当する工程を行い、ＨｆＯ２犠牲膜をウェットエッチングで除去する。
【００４４】
図４Ｂに示すように、レジストパターンＰＲ２でロジックトランジスタ領域を覆い、入出力トランジスタ領域に対して複数の斜め方向から窒素のイオン注入を行なう。入出力トランジスタ領域の活性領域周縁部及びＳＴＩの酸化シリコン層７上部に窒素導入領域１９が形成される。その後、レジストパターンＰＲ２をアッシング（灰化処理）等により除去する。
【００４５】
図４Ｃに示すように、レジストパターンＰＲ３で入出力トランジスタ領域を覆い、ロジックトランジスタ領域に対して、複数の斜め方向から窒素のイオン注入を行なう。ロジックトランジスタ領域の活性領域周縁部及びＳＴＩの酸化シリコン層７上部に窒素導入領域２９が形成される。その後レジストパターンＰＲ３をアッシングで除去する。
【００４６】
イオン注入量およびイオン注入エネルギを、ロジックトランジスタ領域で、入出力トランジスタ領域よりも大きくする。窒素導入量、窒素導入領域の深さをロジックトランジスタ領域に対して大きくすることになる。すなわち、窒素導入領域２９は、窒素導入領域１９より高濃度であり、より大きな深さを有する。窒素の導入された酸化シリコン（ＳｉＯ２：Ｎ）領域７は、フッ酸を用いるウェットエッチング等の工程において、純粋の（窒素導入のない）酸化シリコン領域と較べて、目減り量が抑制される。
【００４７】
ロジックトランジスタ領域は、入出力トランジスタ領域と較べて、窒素導入量が大きく、窒素導入深さが深いので、目減り量の抑制効果が高くなる。
【００４８】
図４Ｄに示すように、窒化シリコン膜３、酸化シリコン膜２をウェットエッチングで除去する。例えば、窒化シリコン膜は熱リン酸で除去し、酸化シリコン膜は希フッ酸で除去する。素子分離領域７の酸化シリコン膜もエッチングされる。ロジックトランジスタ領域の素子分離領域には窒素がより多く、より深くイオン注入されているので、エッチングが抑制される。ロジックトランジスタ領域のＳＴＩ構造の酸化シリコン層７の上面は、入出力トランジスタ領域のＳＴＩ構造の酸化シリコン層７の上面より高くなる。その後、通常の工程により、犠牲酸化膜の形成、イオン注入、犠牲酸化膜の剥離を行う。酸化シリコン膜のエッチングを行う度に、ロジックトランジスタ領域の素子分離領域表面と、入出力トランジスタ領域の素子分離領域表面との高度の差は大きくなる。熱酸化で形成される酸化シリコン膜の厚さは、実質的に同一であり、プロセス的に差は生じない。
【００４９】
図４Ｅに示すように、通常のゲート絶縁膜作り分け工程で、入出力トランジスタ領域に入出力トランジスタ用のゲート絶縁膜２１を、ロジックトランジスタ領域にロジックトランジスタ用のゲート絶縁膜２２を成膜する。ＳＴＩ素子分離領域７表面は、入出力トランジスタ領域で、ロジックトランジスタ領域より低くなっている。その後、通常の工程により、ゲート電極の形成、イオン注入、層間絶縁膜形成、配線形成等の工程を行うことにより、半導体装置が形成される。
【００５０】
一般に、入出力用トランジスタについてはＳＴＩが基板に対して２０ｎｍ程度低い構造を持つと、トランジスタの絶縁破壊による信頼性低下を抑制できることが知られている。また、ロジック用トランジスタについては、ＳＴＩが基板に対して低い構造を持つと、トランジスタの電気的特性のばらつきが大きくなることが知られている。
【００５１】
第２の実施例によれば、入出力トランジスタ領域の素子分離ＳＴＩ表面を選択的に基板表面より低く調整することが可能である。
【００５２】
入出力トランジスタとロジックトランジスタの2種類のトランジスタを作り分ける場合について説明したが、2種類以上のトランジスタを作り分けることも可能である。例えば、入出力トランジスタ、ロジックトランジスタ、SRAM、キャパシタ等を作成することも可能である。
【００５３】
以上実施例に沿って、本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、置換、改良、組み合わせ等が可能なことは、当業者に自明であろう。
【００５４】
以下、本発明の特徴を付記する。
【００５５】
（付記１）
（ａ）Ｓｉ基板上方に、開口を有するマスク層を形成する工程と、
（ｂ）前記マスク層の開口側壁上に、サイドウォールスペーサを形成する工程と、
（ｃ）前記マスク層、前記サイドウォールスペーサをエッチングマスクとして、前記Ｓｉ基板をエッチングしてトレンチを形成する工程と、
（ｄ）前記トレンチを埋める絶縁素子分離領域を形成する工程と、
（ｅ）前記マスク層を残存させつつ、前記サイドウォールスペーサを除去する工程と、
（ｆ）前記マスク層をマスクとして、前記Ｓｉ基板に窒素をイオン注入する工程と、
（ｇ）前記マスク層を除去する工程と、
（ｈ）前記絶縁素子分離領域によって画定された活性領域に半導体素子を形成する工程と、
を含む半導体装置の製造方法。
【００５６】
（付記２）
前記工程（ｆ）が、窒素を１×１０１４ｃｍ−２〜１×１０１５ｃｍ−２導入する付記１記載の半導体装置の製造方法。
【００５７】
（付記３）
（ｉ）前記工程（ｄ）と（ｆ）との間に、前記絶縁素子分離領域のアニールを行う工程、
をさらに含む付記１または２記載の半導体装置の製造方法。
【００５８】
（付記４）
前記工程（ｅ）が、ウェットエッチングで行われる付記１〜３のいずれか１項に記載の半導体装置の製造方法。
【００５９】
（付記５）
前記マスク層が窒化シリコン、酸化窒化シリコン、酸化シリコンのいずれかで形成され、前記Ｓｉ基板表面に形成された熱酸化シリコン膜の上に堆積されており、
前記サイドウォールスペーサが、Ｈｆ、Ｓｉ、Ｇａ、Ａｌ、Ｌａ、Ｚｒ、Ｙ、Ｂｉ、Ｂａ、Ｒｕ、Ｌａ、Ｃｕの少なくとも1つを含む酸化物または酸化窒化物で形成され、
前記工程（ｅ）がフッ酸系溶液を用いて行われる付記１〜４のいずれか１項に記載の半導体装置の製造方法。
【００６０】
（付記６）
前記工程（ｈ）が、
前記活性領域にＢをイオン注入してｐ型ウェルを形成する工程、
ｐ型ウェル上に絶縁ゲート電極を形成する工程、
前記絶縁ゲート電極両側にｎ型不純物をイオン注入してＮＭＯＳトランジスタのソース／ドレイン領域を形成する工程、
を含む付記１〜５のいずれか１項に記載の半導体装置の製造方法。
【００６１】
（付記７）
前記工程（ｈ）が、駆動電圧の異なる複数種類のＭＯＳトランジスタを形成し、
前記工程（ｆ）が、領域を分けて、異なる条件で窒素をイオン注入する、
付記１〜６のいずれか１項に記載の半導体装置の製造方法。
【００６２】
（付記８）
前記複数種類のＭＯＳトランジスタが入出力トランジスタとロジックトランジスタを含み、前記工程（ｆ）が、入出力トランジスタ領域と較べて、ロジックトランジスタ領域に対して窒素をより高濃度で且つより深い深さまでイオン注入する付記７記載の半導体装置の製造方法。
【００６３】
（付記９）
Ｓｉ半導体基板と、
前記Ｓｉ半導体基板に形成され、複数の活性領域を画定する素子分離トレンチと、
前記素子分離トレンチを埋める絶縁素子分離領域と、
前記絶縁素子分離領域に隣接する前記活性領域の周縁領域の表面近傍に上方より窒素を１×１０１４ｃｍ−２〜１×１０１５ｃｍ−２導入して形成された窒素添加領域と、
前記活性領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と
を有し、
前記ゲート絶縁膜は前記周縁領域において、前記活性領域の中央領域より高い窒素濃度を有する半導体装置。
【００６４】
（付記１０）
前記複数の活性領域が、駆動電圧の異なる複数種類のＭＯＳトランジスタを構成し、
前記絶縁素子分離領域が、前記複数種類のＭＯＳトランジスタに応じて、異なる高さの表面を有する
付記９記載の半導体装置。
【図面の簡単な説明】
【００６５】
【図１】図１Ａ，１Ｂは、本発明の第１の実施例による半導体装置の断面図である。
【図２】図２は、第１の実施例による半導体装置の平面図である。
【図３−１】／
【図３−２】／
【図３−３】／
【図３−４】／
【図３−５】／
【図３−６】第１の実施例による半導体装置の製造方法を説明する半導体基板の断面図である。
【図４−１】／
【図４−２】第２の実施例による半導体装置の製造方法を説明する半導体基板の断面図である。
【符号の説明】
【００６６】
１：シリコン基板、２：ＳＩＯ２膜、３：ＳｉＮ膜、４：ＳｉＮ膜の開口、５：ＨｆＯ２膜、６：トレンチ、７：素子分離領域（ＳＩＯ２膜）、８：開口、９，１９，２９：窒素導入領域、１０：ＳＩＯ２膜、１１：ゲート絶縁膜、１２：ゲート電極、ＳＷ：サイドウォール、１４：シリサイド、１５：層間絶縁膜、１６：導電性プラグ、１７：配線、ＡＲ：活性領域、ＮＷ：ｎ型ウェル。ＰＷ：ｐ型ウェル、
【図１】
2009070949.tif 000003
【図２】
2009070949.tif 000004
【図３−１】
2009070949.tif 000005
【図３−２】
2009070949.tif 000006
【図３−３】
2009070949.tif 000007
【図３−４】
2009070949.tif 000008
【図３−５】
2009070949.tif 000009
【図３−６】
2009070949.tif 000010
【図４−１】
2009070949.tif 000011
【図４−２】
2009070949.tif 000012