(57)【要約】【課題】波高値が所望の値に調整された三角波を生成すること。【解決手段】コンデンサＣの端子から取り出された三角波信号ＴＲＩを基準電圧ＴＲＩＰＨと比較するコンパレータＣＭＰ１と、第１および第２定電流源群ＩＳ１，ＩＳ２の各定電流源ＩＳ１１〜ＩＳ１５，ＩＳ２１〜ＩＳ２５のオンオフを切り替えることによりコンデンサＣを充放電する電流値を単調減少または単調増加で変化させ、その際に変化する三角波信号ＴＲＩの波高値が基準電圧ＴＲＩＰＨにより定まる波高値を下回るまたは上回ることをコンパレータＣＭＰ１の出力ＣＭＰ＿ＯＵＴに基づいて検出すると、その時点の各定電流源のオンオフ状態を保持する電流値調整回路３と、を備える。【選択図】図１
2009094568.tif 000002
【特許請求の範囲】
【請求項１】
コンデンサを充放電させることにより該コンデンサの端子に現れる電圧の上昇・下降を三角波信号として取り出す三角波生成回路において、
複数の並列接続された定電流源からなり、前記コンデンサと電源との間に設けられて該コンデンサを充電する電流値を制御する第１の定電流源群と、
複数の並列接続された定電流源からなり、前記第１の定電流源群が前記コンデンサに接続されている接続点とグランドとの間に設けられて該コンデンサを放電する電流値を制御する第２の定電流源群と、
前記コンデンサの端子から取り出された三角波信号を基準電圧と比較する比較回路と、
前記第１および第２の定電流源群の各定電流源のオンオフを切り替えることにより前記コンデンサを充放電する電流値を単調減少または単調増加で変化させ、その際に変化する前記三角波信号の波高値が前記基準電圧により定まる波高値を下回るまたは上回ることを前記比較回路の出力に基づいて検出すると、その時点の前記各定電流源のオンオフ状態を保持する電流値調整回路と、
を備えることを特徴とする三角波生成回路。
【請求項２】
前記基準電圧は三角波信号の最大電圧を規定するための上側基準電圧と三角波信号の最小電圧を規定するための下側基準電圧であり、
前記比較回路は、前記三角波信号を前記上側基準電圧と比較する第１の比較回路と、前記三角波信号を前記下側基準電圧と比較する第２の比較回路と、からなる
ことを特徴とする請求項１に記載の三角波生成回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス幅変調などにおいて用いられる三角波を生成する三角波生成回路に関する。
【背景技術】
【０００２】
パルス幅変調（ＰＷＭ）方式により信号を増幅するいわゆるＤ級アンプは音響機器などに利用されている。Ｄ級アンプは、入力信号を三角波と比較することにより入力信号の振幅に対応したパルス幅を持つパルス信号であるＰＷＭ信号を生成し、このＰＷＭ信号に従って電源に接続されたスイッチング素子のオンオフを制御することで、入力信号の増幅を行う。よって、三角波を生成する三角波生成回路（例えば、特許文献１参照）は、Ｄ級アンプにおいて重要な構成要素である。
【０００３】
図６は、従来の三角波生成回路の構成図である。図６において、三角波生成回路は、一方の端子がグランドに接続され他方の端子がスイッチＳＷ２０１と定電流源ＩＳ１０２の接続点に接続されたコンデンサＣと、電源ＰＳに接続されるとともにスイッチＳＷ２０１を介してコンデンサＣの上記他方の端子に接続され、コンデンサＣを電流Ｉで充電する定電流源ＩＳ１０１と、コンデンサＣの上記他方の端子に接続されるとともにスイッチＳＷ２０２を介してグランドに接続され、コンデンサＣを電流Ｉで放電する定電流源ＩＳ１０２と、上記スイッチＳＷ２０１，ＳＷ２０２と、から構成されている。
【０００４】
図７は、図６に示した従来の三角波生成回路の動作波形図である。図７を用いて従来の三角波生成回路の動作を説明する。三角波生成回路には同一のハイレベル期間とローレベル期間を有する矩形パルスのクロック信号ＣＬＫが入力され、このクロック信号ＣＬＫによりスイッチＳＷ２０１とＳＷ２０２が制御される。即ち、クロック信号ＣＬＫがハイレベルにある間、スイッチＳＷ２０１はオン、スイッチＳＷ２０２はオフとされる。これにより、定電流源ＩＳ１０１からの電流ＩによってコンデンサＣは充電され、出力端子ＯＵＴに現れる電圧である出力信号ＴＲＩは時間とともに一定の傾きで上昇する。クロック信号ＣＬＫがローレベルになると、スイッチＳＷ２０１はオフ、スイッチＳＷ２０２はオンとされる。これにより、定電流源ＩＳ１０２へ流れ込む電流ＩによってコンデンサＣは放電され、出力端子ＯＵＴに現れる出力信号ＴＲＩは時間とともに一定の傾きで下降する。このようにして、三角波生成回路の出力端子ＯＵＴから三角波信号ＴＲＩ（実線）が出力される。
【特許文献１】特開２００４−１０４６４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、Ｄ級アンプを搭載したスピーカ装置を複数有して構成されるスピーカシステム（例えば、右用音源を再生するスピーカと左用音源を再生するスピーカからなるステレオ再生スピーカシステム等）がある。このようなスピーカシステムでは、複数のスピーカ装置それぞれのＤ級アンプで三角波の特性が異なってしまうと、各スピーカ装置から再生される音が本来の音と変わって視聴特性に影響を与えることになる。
【０００６】
ここで、図６の三角波生成回路の構成において、三角波生成回路が形成されるチップ間で定電流源ＩＳ１０１，ＩＳ１０２によって流れる電流Ｉの大きさがばらつきを持つ場合には、三角波の特性の一つである三角波信号ＴＲＩの波高値（最大値と最小値の差）もチップ間でばらついてしまうという問題がある。例えば、電流Ｉが大きい場合、単位時間にコンデンサＣを充放電する電荷量が増えるため、三角波信号ＴＲＩの電圧変化の傾きは大きくなる。その結果、三角波信号ＴＲＩは図７中に点線で示すようなものとなり、電流Ｉが小さかった場合と比べると三角波信号ＴＲＩの波高値が大きくなってしまう。
【０００７】
本発明は上記の点に鑑みてなされたものであり、その目的は、波高値が所望の値に調整された三角波を生成可能な三角波生成回路を提供することにある。
【課題を解決するための手段】
【０００８】
本発明は上記の課題を解決するためになされたものであり、コンデンサを充放電させることにより該コンデンサの端子に現れる電圧の上昇・下降を三角波信号として取り出す三角波生成回路において、複数の並列接続された定電流源からなり、前記コンデンサと電源との間に設けられて該コンデンサを充電する電流値を制御する第１の定電流源群と、複数の並列接続された定電流源からなり、前記第１の定電流源群が前記コンデンサに接続されている接続点とグランドとの間に設けられて該コンデンサを放電する電流値を制御する第２の定電流源群と、前記コンデンサの端子から取り出された三角波信号を基準電圧と比較する比較回路と、前記第１および第２の定電流源群の各定電流源のオンオフを切り替えることにより前記コンデンサを充放電する電流値を単調減少または単調増加で変化させ、その際に変化する前記三角波信号の波高値が前記基準電圧により定まる波高値を下回るまたは上回ることを前記比較回路の出力に基づいて検出すると、その時点の前記各定電流源のオンオフ状態を保持する電流値調整回路と、を備えることを特徴とする。
【０００９】
この発明によれば、コンデンサを充放電する電流値が単調減少（単調増加）すると三角波信号の波高値が徐々に小さく（大きく）なっていき、この三角波信号を基準電圧と比較することでその波高値が基準電圧で決まる波高値を下回ったか（上回ったか）どうかが検出され、下回った（上回った）ことが検出されるとその時の電流値が保持されて三角波信号の波高値が固定される。したがって、三角波信号の波高値を、基準電圧で決まる波高値を僅かに下回った（上回った）状態に調整することができる。なお、この基準電圧は、そのチップ間におけるばらつきが、定電流源のチップ間における電流値ばらつきよりも遥かに小さいことが保証されているとする（後述）。
【００１０】
また、本発明は、上記の三角波生成回路において、前記基準電圧は三角波信号の最大電圧を規定するための上側基準電圧と三角波信号の最小電圧を規定するための下側基準電圧であり、前記比較回路は、前記三角波信号を前記上側基準電圧と比較する第１の比較回路と、前記三角波信号を前記下側基準電圧と比較する第２の比較回路と、からなることを特徴とする。
【００１１】
この発明によれば、三角波信号の最大電圧と最小電圧（三角波信号の上下のピーク）がともに上側基準電圧と下側基準電圧の間にあるかどうかによって、三角波信号の波高値が基準電圧で決まる波高値を下回ったか（あるいは上回ったか）どうかが検出される。したがって、三角波信号の中心電圧がオフセットした場合でも正確に、三角波信号の波高値を調整することができる。
【発明の効果】
【００１２】
本発明によれば、波高値が所望の値に調整された三角波を生成することができる。これにより、複数のチップ間で三角波の波高値を揃えることが可能となり、例えば複数のＤ級アンプ内蔵型スピーカ装置からなるスピーカシステムにおいて、各スピーカ装置の特性を合わせることができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照しながら本発明の実施形態について詳しく説明する。
図１は、本発明の一実施形態による三角波生成回路の構成図である。図１において、三角波生成回路は、一方の端子がグランドに接続され他方の端子が第１定電流源群ＩＳ１と第２定電流源群ＩＳ２の接続点に接続されたコンデンサＣと、電源ＰＳに接続されるとともにコンデンサＣの上記他方の端子に接続され、コンデンサＣを可変電流Ｉで充電する第１定電流源群ＩＳ１と、グランドに接続されるとともにコンデンサＣの上記他方の端子に接続され、コンデンサＣを可変電流Ｉで放電する第２定電流源群ＩＳ２と、コンデンサＣの上記他方の端子に現れる出力電圧ＴＲＩを基準電圧（一定値）ＴＲＩＰＨと比較するコンパレータＣＭＰ１と、コンパレータＣＭＰ１の出力ＣＭＰ＿ＯＵＴとクロック信号ＣＬＫとを入力し第１定電流源群ＩＳ１および第２定電流源群ＩＳ２の電流値Ｉを調整する電流値調整回路３と、から構成される。
【００１４】
第１定電流源群ＩＳ１は、複数（本実施形態では５つ）の定電流源ＩＳ１１〜ＩＳ１５が並列に接続され、各定電流源ＩＳ１１〜ＩＳ１５に対応してそれぞれスイッチＳＷ１１〜ＳＷ１５が直列に接続されている。定電流源ＩＳ１１は電流値ｉの定電流を流し、定電流源ＩＳ１２は電流値２ｉの定電流を流し、定電流源ＩＳ１３は電流値４ｉの定電流を流し、定電流源ＩＳ１４は電流値８ｉの定電流を流し、定電流源ＩＳ１５は電流値１６ｉの定電流を流す。スイッチＳＷ１１〜ＳＷ１５を適宜組み合わせてオンオフを切り替えることによって、第１定電流源群ＩＳ１は、電流ＩをＩ＝ｉ〜３１ｉの範囲で電流値ｉステップ、３１段階に調整することができる構成となっている。
【００１５】
第２定電流源群ＩＳ２もまた、複数（本実施形態では５つ）の定電流源ＩＳ２１〜ＩＳ２５が並列に接続され、各定電流源ＩＳ２１〜ＩＳ２５に対応してそれぞれスイッチＳＷ２１〜ＳＷ２５が直列に接続されている。定電流源ＩＳ２１は電流値ｉの定電流を流し、定電流源ＩＳ２２は電流値２ｉの定電流を流し、定電流源ＩＳ２３は電流値４ｉの定電流を流し、定電流源ＩＳ２４は電流値８ｉの定電流を流し、定電流源ＩＳ２５は電流値１６ｉの定電流を流す。スイッチＳＷ２１〜ＳＷ２５を適宜組み合わせてオンオフを切り替えることによって、第２定電流源群ＩＳ２は、電流ＩをＩ＝ｉ〜３１ｉの範囲で電流値ｉステップ、３１段階に調整することができる構成となっている。
【００１６】
コンパレータＣＭＰ１は、その非反転入力端子にコンデンサＣの端子間電圧である出力信号ＴＲＩが入力されるとともに、反転入力端子に一定値の基準電圧ＴＲＩＰＨが入力され、その出力信号ＣＭＰ＿ＯＵＴとして、非反転入力端子へ入力された出力信号ＴＲＩが反転入力端子へ入力された基準電圧ＴＲＩＰＨより高電位であればハイレベルを出力し、低電位であればローレベルを出力する。
コンパレータＣＭＰ１の反転入力端子へ入力される基準電圧ＴＲＩＰＨは、図示しない所定の内部基準電圧発生回路によって、電源電圧等の変動に対して数十ｐｐｍの精度でその電圧値が安定に制御されたものである。そのため、基準電圧ＴＲＩＰＨのチップ間でのばらつきは、従来の三角波生成回路（図６）の定電流源ＩＳ１０１やＩＳ１０２のチップ間における電流値ばらつきよりも遥かに小さくなっている。
【００１７】
電流値調整回路３は、入力されたクロック信号ＣＬＫとコンパレータＣＭＰ１の出力信号ＣＭＰ＿ＯＵＴとに基づいて、第１定電流源群ＩＳ１の各スイッチＳＷ１１〜ＳＷ１５および第２定電流源群ＩＳ２の各スイッチＳＷ２１〜ＳＷ２５のオンオフを切り替える制御をする回路であり、この制御により第１定電流源群ＩＳ１および第２定電流源群ＩＳ２の電流値Ｉを調整する。
【００１８】
図３は、電流値調整回路３が電流値Ｉを調整する動作を示すフローチャートである。この図を参照して電流値調整回路３の動作を説明する。
はじめに三角波生成回路が起動すると、電流値調整回路３は、全ての定電流源ＩＳ１１〜ＩＳ１５，ＩＳ２１〜ＩＳ２５を駆動して第１定電流源群ＩＳ１および第２定電流源群ＩＳ２の電流値Ｉが最大電流値Ｉ＝３１ｉとなる状態にする（ステップＳ１）。電流値調整回路３は、所定のクロック数が経過したかどうかを判断することによりコンデンサＣの端子間電圧である出力信号ＴＲＩが安定するのを待ち（ステップＳ２）、その後、コンパレータＣＭＰ１の出力信号ＣＭＰ＿ＯＵＴを判定する（ステップＳ３）。一例として、クロック信号ＣＬＫの３２周期分を１つの判定サイクルとし、最後の２周期に対応する期間で出力信号ＣＭＰ＿ＯＵＴを判定するようにする。この場合、ステップＳ２でクロック数が３０だけ経過したかどうかが判断され、クロック数が３０だけ経過すると、ステップＳ３で出力信号ＣＭＰ＿ＯＵＴの判定が行われる。
【００１９】
ステップＳ３においてコンパレータＣＭＰ１の出力信号ＣＭＰ＿ＯＵＴがハイレベル期間を有している場合、電流値調整回路３は、駆動させる定電流源ＩＳ１１〜ＩＳ１５，ＩＳ２１〜ＩＳ２５を切り替えて第１定電流源群ＩＳ１および第２定電流源群ＩＳ２の電流値Ｉが１ステップ幅分、即ち電流値ｉだけ減少する状態にする（ステップＳ４）。今、電流値Ｉ＝３１ｉであるから、電流値Ｉ＝３０ｉとなるように、電流値ｉを流す定電流源ＩＳ１１および定電流源ＩＳ２１の駆動が停止される状態になる。その後再びステップＳ２，Ｓ３が繰り返され、まだコンパレータＣＭＰ１の出力信号ＣＭＰ＿ＯＵＴがハイレベル期間を有していれば、電流値調整回路３は更に１ステップ幅分だけ電流値を減少させる。今、電流値Ｉ＝３０ｉであるから、電流値Ｉ＝２９ｉとなるように、電流値ｉを流す定電流源ＩＳ１１および定電流源ＩＳ２１が再び駆動し、電流値２ｉを流す定電流源ＩＳ１２および定電流源ＩＳ２２の駆動が停止される状態になる。これを繰り返すことにより、電流値調整回路３は、電流値Ｉを最大値から順次１ステップ幅分ずつ単調に減少していくように調整を行う。
【００２０】
そして、ステップＳ３においてコンパレータＣＭＰ１の出力信号ＣＭＰ＿ＯＵＴがハイレベル期間を有しない場合、電流値調整回路３は、その時点で駆動している各定電流源ＩＳ１１〜ＩＳ１５，ＩＳ２１〜ＩＳ２５の状態を保持する（ステップＳ５）。
【００２１】
図４は、上述の図３のように動作する電流値調整回路３の具体的な回路構成の一例を示す回路図である。
カウンタ３１は、クロック信号ＣＬＫを入力してクロックをカウントし、３１クロック目と３２クロック目でハイレベル信号をＡＮＤ回路３２へ出力する。ＡＮＤ回路３２は、カウンタ３１からの出力信号とコンパレータＣＭＰ１からの出力信号ＣＭＰ＿ＯＵＴの論理和をデータ制御回路３３へ出力する。これにより、ＡＮＤ回路３２の出力信号は、各判定サイクルの最後の２クロック分の期間においてコンパレータＣＭＰ１の出力信号ＣＭＰ＿ＯＵＴがハイレベル期間を有している場合に、ハイレベル信号となる。
【００２２】
データ制御回路３３は、ＡＮＤ回路３２の出力信号に応じて、各定電流源ＩＳ１１〜ＩＳ１５，ＩＳ２１〜ＩＳ２５にそれぞれ対応する各スイッチＳＷ１１〜ＳＷ１５，ＳＷ２１〜ＳＷ２５のオンオフを制御するための５ビットの制御データを生成する。制御データの第１ビット（最下位ビット）はスイッチＳＷ１１およびＳＷ２１の制御用、第２ビットはスイッチＳＷ１２およびＳＷ２２の制御用、…、第５ビット（最上位ビット）はスイッチＳＷ１５およびＳＷ２５の制御用である。具体的に、三角波生成回路の起動時（上述のステップＳ１）において、データ制御回路３３は制御データ“１１１１１”を生成する。そして、ＡＮＤ回路３２からハイレベル信号の入力がある度に、データ制御回路３３は、順次“１１１１０”→“１１１０１”→…→“００００１”のように１ビットずつ値を減じた制御データを生成していく。ここで、ビット値“１”はスイッチのオン、ビット値“０”はスイッチのオフを意味するものとする。例えば、制御データが“１１１０１”の場合、スイッチＳＷ１２およびＳＷ２２のみがオフとなり他のスイッチがオンとなる結果、第１定電流源群ＩＳ１および第２定電流源群ＩＳ２の電流値ＩはＩ＝２９ｉになる。
【００２３】
このように生成された制御データの各ビットは、第１ビットがスイッチＳＷ１１およびＳＷ２１に対応するＡＮＤ回路３４−１，３５−１へ入力され、第２ビットがスイッチＳＷ１２およびＳＷ２２に対応するＡＮＤ回路３４−２，３５−２へ入力され、…、第５ビットがスイッチＳＷ１５およびＳＷ２５に対応するＡＮＤ回路３４−５，３５−５へ入力される。各ＡＮＤ回路３４−１〜３４−５，３５−１〜３５−５は、入力された各ビット値とクロック信号ＣＬＫとの論理和をそれぞれ対応するスイッチＳＷ１１〜ＳＷ１５，ＳＷ２１〜ＳＷ２５に出力する。但し、第２定電流源群ＩＳ２のスイッチＳＷ２１〜ＳＷ２５に対応するＡＮＤ回路３５−１〜３５−５へは、クロック信号ＣＬＫが反転されて入力される。この結果、クロック信号ＣＬＫがハイレベルの時、第１定電流源群ＩＳ１から上記制御データによって定まる電流値Ｉの電流が流れるとともに第２定電流源群ＩＳ２へ流れ込む電流はゼロとなり、一方、クロック信号ＣＬＫがローレベルの時、第１定電流源群ＩＳ１から流れる電流はゼロとなるとともに第２定電流源群ＩＳ２へ上記制御データによって定まる電流値Ｉの電流が流れ込む。そして流れる電流の電流値Ｉは、ＡＮＤ回路３２からハイレベル信号の入力がなくなった時点、即ちコンパレータＣＭＰ１の出力信号ＣＭＰ＿ＯＵＴがハイレベル期間を有しなくなった時点の制御データで定まる電流値に保持される。
【００２４】
次に、本実施形態による三角波生成回路の動作を図２に示す各信号の波形図を参照して説明する。但し、ここでの説明では、図が複雑になるのを避けるため、判定サイクルは３クロックとし、最後の１クロック期間でコンパレータＣＭＰ１の出力信号ＣＭＰ＿ＯＵＴの判定を行うものとする。また、クロック信号は、同一のハイレベル期間とローレベル期間を有する矩形パルスである。
【００２５】
まず、三角波生成回路が起動した時点では、上述したとおり、データ制御回路が制御データ“１１１１１”を生成し、この制御データがＡＮＤ回路３４−１〜３４−５，３５−１〜３５−５へ入力される。そして、クロック信号ＣＬＫのハイレベルが各ＡＮＤ回路３４−１〜３４−５，３５−１〜３５−５へ入力されると、第１定電流源群ＩＳ１の全てのスイッチＳＷ１１〜ＳＷ１５がオンになり、この結果、コンデンサＣが第１定電流源群ＩＳ１から流れる電流値Ｉ＝３１ｉで充電されて、その端子間電圧である出力信号ＴＲＩは所定の傾きで電位が上昇していく。また、クロック信号ＣＬＫのローレベルが各ＡＮＤ回路３４−１〜３４−５，３５−１〜３５−５へ入力されると、第１定電流源群ＩＳ１の全てのスイッチＳＷ１１〜ＳＷ１５がオフになるとともに第２定電流源群ＩＳ２の全てのスイッチＳＷ２１〜ＳＷ２５がオンになり、この結果、コンデンサＣが第２定電流源群ＩＳ２へ流れ込む電流値Ｉ＝３１ｉで放電されて、出力信号ＴＲＩは所定の傾きで電位が下降していく。判定サイクル（時刻ｔ０からｔ１までの３クロック分）の期間中、この動作が繰り返されて、所定の波高値（最大値と最小値の差）を有する三角波信号ＴＲＩが生成される。この三角波信号ＴＲＩの波高値は、上記説明から分かるように、三角波信号ＴＲＩの電位の変化する傾き、即ち充放電する電流の電流値Ｉによって決まる。
【００２６】
さて、上記の判定サイクルにおいて、コンパレータＣＭＰ１は三角波信号ＴＲＩを基準電圧ＴＲＩＰＨと比較し、その比較結果に応じてハイレベル信号またはローレベル信号を出力する。ここでは、図２に示すように、三角波信号ＴＲＩの電位が基準電圧ＴＲＩＰＨを上回っている期間が存在しており、コンパレータＣＭＰ１は、その期間中はハイレベル信号を出力し、それ以外の期間はローレベル信号を出力する。このように、この判定サイクル（時刻ｔ０からｔ１まで）において、コンパレータＣＭＰ１の出力信号ＣＭＰ＿ＯＵＴはハイレベル期間を有するものとなる。そして、判定サイクルの最後の１クロック期間でＡＮＤ回路３２からハイレベル信号がデータ制御回路３３へ入力され、これを受けてデータ制御回路３３は、次の判定サイクル（時刻ｔ１からｔ２まで）において制御データ“１１１１０”を生成する。
【００２７】
その結果、当該次の判定サイクルでは、クロック信号ＣＬＫがハイレベルになると、第１定電流源群ＩＳ１のスイッチＳＷ１１がオフ、スイッチＳＷ１２〜１５がオンになり、コンデンサＣが第１定電流源群ＩＳ１から流れる電流値Ｉ＝３０ｉで充電される。またクロック信号ＣＬＫがローレベルになると、第１定電流源群ＩＳ１の全てのスイッチＳＷ１１〜ＳＷ１５がオフになるとともに第２定電流源群ＩＳ２のスイッチＳＷ２１がオフ、スイッチＳＷ２２〜２５がオンになり、コンデンサＣが第２定電流源群ＩＳ２へ流れ込む電流値Ｉ＝３０ｉで放電される。このとき、三角波信号ＴＲＩの電位が上昇・下降する傾きは、電流値Ｉが下がったことにより、前回の判定サイクルにおける傾きよりも緩やかになる。これにより、三角波信号ＴＲＩの波高値は、前回の判定サイクルにおける波高値よりも小さくなる。そして、この判定サイクルにおいても、図２に示すように三角波信号ＴＲＩの電位が基準電圧ＴＲＩＰＨを上回っている期間が存在しているため、前回同様判定サイクルの最後の１クロック期間でＡＮＤ回路３２からハイレベル信号がデータ制御回路３３へ入力されて、データ制御回路３３は次の判定サイクルの制御データ“１１１０１”を生成する。
【００２８】
以上の動作が４番目の判定サイクル（時刻ｔ３からｔ４まで）まで繰り返されて、第１定電流源群ＩＳ１および第２定電流源群ＩＳ２の電流値Ｉは１ステップ幅分（電流値ｉ）ずつ単調に減少していき、この４番目の判定サイクルでは電流値ＩがＩ＝２８ｉになる。
【００２９】
そして５番目の判定サイクル（時刻ｔ４からｔ５まで）においては、電流値ＩがＩ＝２７ｉまで低下することにより、三角波信号ＴＲＩの最高電位は基準電圧ＴＲＩＰＨを僅かに下回るようになる。このため、判定サイクルの最後の１クロック期間でＡＮＤ回路３２からはローレベル信号のみがデータ制御回路３３へ入力されることになる。このときデータ制御回路３３は、次の判定サイクル（時刻ｔ５からｔ６まで）の制御データとして、現在と同一の制御データ（この場合“１１０１１”）を生成する。これにより、当該次の判定サイクルでは電流値Ｉは変化せずにＩ＝２７ｉのままとなる。このようにして、時刻ｔ４以降においては、三角波信号ＴＲＩの最高電位が基準電圧ＴＲＩＰＨを僅かに下回った電位に固定される結果、三角波信号ＴＲＩの波高値は基準電圧ＴＲＩＰＨによって決まる波高値より僅かに小さい状態に保持される。
【００３０】
以上、図面を参照してこの発明の一実施形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、この発明の要旨を逸脱しない範囲内において様々な設計変更等をすることが可能である。
例えば、図５に示す三角波生成回路の構成図のように、コンパレータＣＭＰ１に加えてコンパレータＣＭＰ２を設け、このコンパレータＣＭＰ２により三角波信号ＴＲＩを低電位側の下側基準電圧ＴＲＩＰＬと比較するとともに、コンパレータＣＭＰ１により三角波信号ＴＲＩを高電位側の上側基準電圧ＴＲＩＰＨと比較するようにしてもよい。これにより、三角波信号ＴＲＩは、その最大電圧が上側基準電圧ＴＲＩＰＨを下回り、最小電圧が下側基準電圧ＴＲＩＰＬを上回るように調整される。したがって、三角波信号ＴＲＩの波高値は、上側基準電圧ＴＲＩＰＨと下側基準電圧ＴＲＩＰＬによって決まる波高値よりも僅かに小さい状態に調整されることになる。このような構成とすることにより、三角波信号ＴＲＩの中心電圧がずれてしまう場合においても、三角波信号ＴＲＩの波高値を正しく調整することができる。なお、図５の三角波生成回路において、コンパレータＣＭＰ２の非反転入力端子には下側基準電圧ＴＲＩＰＬが入力され、反転入力端子には三角波信号ＴＲＩが入力される。
【００３１】
また、電流値調整回路３は、三角波生成回路の起動時に電流値ＩをＩ＝ｉとなる状態にし、その後、徐々に電流値Ｉを１ステップ幅分（電流値ｉ）ずつ単調に増加させるような調整方法をとってもよい。この場合、コンパレータＣＭＰ１は、三角波信号ＴＲＩが基準電圧ＴＲＩＰＨより低電位であればハイレベルを出力し、高電位であればローレベルを出力するようにすればよい。
【図面の簡単な説明】
【００３２】
【図１】本発明の一実施形態による三角波生成回路の構成図である。
【図２】三角波生成回路の動作を説明する各信号の波形図である。
【図３】電流値調整回路が電流値Ｉを調整する動作を示すフローチャートである。
【図４】電流値調整回路の具体的な回路構成の一例を示す回路図である。
【図５】三角波生成回路の変形例を示す構成図である。
【図６】従来の三角波生成回路の構成図である。
【図７】従来の三角波生成回路の動作波形図である。
【符号の説明】
【００３３】
ＩＳ１…第１定電流源群  ＩＳ２…第２定電流源群  ＩＳ１１〜ＩＳ１５，ＩＳ２１〜ＩＳ２５…定電流源  ＳＷ１１〜ＳＷ１５，ＳＷ２１〜ＳＷ２５…スイッチ  Ｃ…コンデンサ  ＰＳ…電源  ＣＭＰ１，ＣＭＰ２…コンパレータ  ３…電流値調整回路  ３１…カウンタ  ３２…ＡＮＤ回路  ３３…データ制御回路  ３４−１〜３４−５，３５−１〜３５−５…ＡＮＤ回路
【図１】
2009094568.tif 000003
【図２】
2009094568.tif 000004
【図３】
2009094568.tif 000005
【図４】
2009094568.tif 000006
【図５】
2009094568.tif 000007
【図６】
2009094568.tif 000008
【図７】
2009094568.tif 000009