(57)【要約】【課題】深さの異なるトレンチを有する半導体装置を、製造コストを低く、製造のばらつきを抑えて形成すること。【解決手段】ＳＯＩ基板１に、第１シリコン酸化膜３と、ポリシリコン膜４と、第２シリコン酸化膜５と、をこの順に積層しトレンチマスク層を形成する。ついで、開口部７の形成されたレジストマスクをマスクとして、第２シリコン酸化膜５と、ポリシリコン膜４と、第１シリコン酸化膜３と、をこの順にそれぞれエッチングにより除去し、さらにレジストマスクを除去する。ついで、開口部９の形成されたレジストマスク８をマスクとして、第２シリコン酸化膜５を除去し、レジストマスク８を除去する。そして、開口部７および開口部９の形成されたトレンチマスク層をマスクとして、エッチングにより深いトレンチと浅いトレンチを形成する。【選択図】図２−２
2009170805.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に、第１半導体酸化膜と、前記半導体基板とエッチングにおける特性が同様の半導体膜と、前記第１半導体酸化膜とエッチングにおける特性が同様の第２半導体酸化膜と、を順に積層し、トレンチマスク層を形成するトレンチマスク層形成工程と、
前記トレンチマスク層の表面に、第１領域が開口された第１マスクを形成する第１マスク形成工程と、
前記第１マスクをマスクとして、前記トレンチマスク層の前記第１領域に対応する領域の、前記第２半導体酸化膜と、前記半導体膜と、前記第１半導体酸化膜と、をこの順にそれぞれエッチングにより除去して第１トレンチパターンを形成する第１トレンチパターン形成工程と、
前記第１マスクを除去する第１マスク除去工程と、
前記トレンチマスク層の表面に、第２領域が開口された第２マスクを形成する第２マスク形成工程と、
前記第２マスクをマスクとして、前記トレンチマスク層の前記第２領域に対応する領域の、前記第２半導体酸化膜をエッチングにより除去して第２トレンチパターンを形成する第２トレンチパターン形成工程と、
前記第２マスクを除去する第２マスク除去工程と、
前記第１領域の前記半導体基板に、エッチングにより、第１トレンチを形成するとともに、前記第２領域の前記半導体膜を除去する第１トレンチ形成工程と、
前記トレンチマスク層の表面の前記第２半導体酸化膜と、前記第２領域の前記第１半導体酸化膜と、をエッチングにより除去する半導体酸化膜除去工程と、
前記第２領域の前記半導体基板に、エッチングにより、所定の深さの第２トレンチを形成するとともに、前記トレンチマスク層の表面の前記半導体膜を除去する第２トレンチ形成工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１トレンチパターン形成工程においては、前記第１マスクをマスクとして、前記トレンチマスク層の前記第１領域に対応する領域の、前記第２半導体酸化膜と、前記半導体膜と、前記第１半導体酸化膜と、をこの順にそれぞれが接する膜との選択比が大きい条件のエッチングにより除去して第１トレンチパターンを形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２トレンチ形成工程の後に、前記第１トレンチおよび前記第２トレンチに絶縁材料を埋め込む埋め込み工程を含むことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
半導体基板の表面に、第１半導体酸化膜と、半導体窒化膜と、前記半導体基板とエッチングにおける特性が同様の半導体膜と、前記第１半導体酸化膜とエッチングにおける特性が同様の第２半導体酸化膜と、を順に積層し、トレンチマスク層を形成するトレンチマスク層形成工程と、
前記トレンチマスク層の表面に、第１領域が開口された第１マスクを形成する第１マスク形成工程と、
前記第１マスクをマスクとして、前記トレンチマスク層の前記第１領域に対応する領域の、前記第２半導体酸化膜と、前記半導体膜と、前記半導体窒化膜および前記第１半導体酸化膜と、をこの順にそれぞれエッチングにより除去して第１トレンチパターンを形成する第１トレンチパターン形成工程と、
前記第１マスクを除去する第１マスク除去工程と、
前記トレンチマスク層の表面に、第２領域が開口された第２マスクを形成する第２マスク形成工程と、
前記第２マスクをマスクとして、前記トレンチマスク層の前記第２領域に対応する領域の、前記第２半導体酸化膜をエッチングにより除去して第２トレンチパターンを形成する第２トレンチパターン形成工程と、
前記第２マスクを除去する第２マスク除去工程と、
前記第１領域の前記半導体基板にエッチングにより第１トレンチを形成するとともに、前記第２領域の前記半導体膜を除去する第１トレンチ形成工程と、
前記トレンチマスク層の表面の前記第２半導体酸化膜と、前記第２領域の前記半導体窒化膜および前記第１半導体酸化膜と、をエッチングにより除去する半導体酸化膜除去工程と、
前記第２領域の前記半導体基板にエッチングにより所定の深さの第２トレンチを形成するとともに、前記トレンチマスク層の表面の前記半導体層を除去する第２トレンチ形成工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項５】
前記第１トレンチパターン形成工程においては、前記第１マスクをマスクとして、前記トレンチマスク層の前記第１領域に対応する領域の、前記第２半導体酸化膜と、前記半導体膜と、前記半導体窒化膜および前記第１半導体酸化膜と、をこの順にそれぞれが接する膜との選択比が大きい条件のエッチングにより除去して第１トレンチパターンを形成することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第２トレンチ形成工程の後に、前記第１トレンチおよび前記第２トレンチに絶縁材料を埋め込む埋め込み工程と、
前記埋め込み工程によって、前記トレンチマスク層の表面に形成された前記絶縁材料を除去する絶縁材料除去工程と、
前記トレンチマスク層の表面の前記半導体窒化膜を除去する半導体窒化膜除去工程と、
を含むことを特徴とする請求項４または５に記載の半導体装置の製造方法。
【請求項７】
前記絶縁材料除去工程においては、化学機械研磨処理またはドライエッチングにより、前記トレンチマスク層の表面に形成された前記絶縁材料を除去することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記半導体基板は、支持基板の上に、埋め込み酸化膜層によって電気的に絶縁された活性層を有することを特徴とする請求項１〜７のいずれか一つに記載の半導体装置の製造方法。
【請求項９】
前記第２トレンチ形成工程において、前記第２領域の前記半導体基板に、エッチングにより、第２トレンチを前記埋め込み酸化膜層まで到達しない深さに形成するとともに、前記第１領域に形成された第１トレンチをエッチングにより前記埋め込み酸化膜層まで到達する深さまで形成し、前記トレンチマスク層の表面の前記半導体膜をエッチングにより除去することを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記半導体基板は、シリコンでできていることを特徴とする請求項１〜９のいずれか一つに記載の半導体装置の製造方法。
【請求項１１】
前記半導体膜は、ポリシリコンでできていることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記半導体膜は、アモルファスシリコンでできていることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１３】
前記第１半導体酸化膜および前記第２半導体酸化膜は、シリコン酸化膜であり、前記半導体窒化膜は、シリコン窒化膜であることを特徴とする請求項１０〜１２のいずれか一つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、同一半導体基板に深さの異なるトレンチを形成する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置を製造する際に、半導体基板に深さの異なるトレンチを形成することがある。例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板に、埋め込み酸化膜層まで到達する深いトレンチと、埋め込み酸化膜層まで到達しない浅いトレンチを形成し、それぞれのトレンチにシリコン酸化膜等の絶縁材料を埋め込むことがある。この場合、深いトレンチ内の絶縁材料と埋め込み酸化膜層で素子形成領域を囲むことによって、素子を完全に絶縁分離することができる。また、浅いトレンチ内の絶縁材料によって構成されるシャロートレンチアイソレーション（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造により、素子間の絶縁分離領域が縮小され、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路等を微細化することができる。
【０００３】
図９−１〜図９−６は、従来の半導体装置の製造方法の一例について順に示す断面図である。まず、図９−１に示すように、例えば、ＳＯＩ基板４１の表面に、エッチングマスクとなる、シリコン酸化膜４３と、シリコン窒化膜４４と、をこの順に積層する。そして、エッチングマスクの、深いトレンチを形成する領域に第１の開口部４７を形成する。
【０００４】
ついで、図９−２に示すように、エッチングマスクをマスクとして、異方性エッチングにより、ＳＯＩ基板４１に深いトレンチ５０を埋め込み酸化膜層４２に到達するように形成する。
【０００５】
ついで、図９−３に示すように、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長）法により、ＳＯＩ基板４１の表面と、深いトレンチ５０内とに、絶縁材料としてシリコン酸化膜５２を積層する。
【０００６】
ついで、図９−４に示すように、ＳＯＩ基板４１の表面に積層されたシリコン酸化膜５２を、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：化学機械研磨）法またはドライエッチングにより除去する。このとき、シリコン窒化膜４４がエッチングの停止層としての機能を果たすため、深いトレンチ５０内のシリコン酸化膜５２が除去されずに残ることとなる。
【０００７】
ついで、図９−５に示すように、シリコン窒化膜に、シリコン酸化膜との選択比が大きい条件によりエッチングをおこなうことで、ＳＯＩ基板４１の表面に形成されたシリコン窒化膜４４を除去する。このとき、シリコン酸化膜との選択比が高いため、シリコン酸化膜ではほとんどエッチングが進行しない。したがって、ＳＯＩ基板４１の表面のシリコン酸化膜４３と、深いトレンチ５０内のシリコン酸化膜５２とが除去されずに残ることとなる。
【０００８】
ついで、シリコン酸化膜４３の表面にシリコン窒化膜を再度形成し、前述の深いトレンチ５０と同様の製造方法により、図９−６に示すように、浅いトレンチ５１を形成する。さらに、深いトレンチ５０と同様の製造方法により浅いトレンチ５１内にシリコン酸化膜５３を形成し、深いトレンチ５０と浅いトレンチ５１とが同一半導体基板に設けられた半導体装置が形成される。
【０００９】
図１０−１〜図１０−６および図１１−１〜図１１−３は、従来の半導体装置の製造方法の他の一例について順に示す断面図である（例えば、下記特許文献１参照。）。まず、図１０−１に示すように、例えば、ＳＯＩ基板４１の表面に、エッチングマスクとして、第１シリコン酸化膜６３と、シリコン窒化膜６４と、第２シリコン酸化膜６５と、をこの順に積層する。
【００１０】
ついで、図１０−２に示すように、深いトレンチを形成する領域（第１領域）および浅いトレンチを形成する領域（第２領域）の、第１シリコン酸化膜６３と、シリコン窒化膜６４と、第２シリコン酸化膜６５と、を除去して、第１の開口部６７および第２の開口部６９を形成する。これによって、第１の開口部６７および第２の開口部６９が、ＳＯＩ基板４１に到達することとなる。
【００１１】
ついで、図１０−３に示すように、ＳＯＩ基板４１の全面を酸化させて、ＳＯＩ基板４１の、第１の開口部６７と第２の開口部６９において露出する部分を第３シリコン酸化膜８３で覆う。
【００１２】
ついで、第１の開口部６７の領域を開口した、図示しないレジストマスクをマスクとして、ドライエッチングをおこない、第１の開口部６７においてＳＯＩ基板４１を覆う第３シリコン酸化膜８３を除去した後、レジストマスクを除去する。これによって、第１の開口部６７において、図１０−４に示すように、ＳＯＩ基板４１が露出する。
【００１３】
ついで、図１０−５に示すように、ＳＯＩ基板４１等の単結晶シリコンと、シリコン酸化膜と、の選択比が大きい反応性ガスを用いた第１のトレンチエッチングをおこなう。図１０−５においては、選択比が大きいため、シリコン酸化膜ではほとんどエッチングが進行せず、単結晶シリコンにおいてエッチングが進行する。したがって、第１の開口部６７においてＳＯＩ基板４１が除去されて、深いトレンチ７０が形成される。このとき、深いトレンチ７０が埋め込み酸化膜層４２に到達しなくてもよく、深いトレンチ７０の底部から埋め込み酸化膜層４２までの深さを、後述する第２のトレンチエッチングによって除去される深さにしてもよい。
【００１４】
ついで、単結晶シリコンとシリコン酸化膜との選択比が小さい反応性ガスを用いて第２のトレンチエッチングをおこなう。選択比が小さいため、シリコン酸化膜および単結晶シリコンがともに除去される。したがって、第２の開口部６９においてＳＯＩ基板４１を覆う第３シリコン酸化膜８３と、ＳＯＩ基板４１と、が除去されて、図１０−６に示すように、浅いトレンチ７１が形成される。また、深いトレンチ７０においてもＳＯＩ基板４１が除去されるため、深いトレンチ７０が埋め込み酸化膜層４２に到達することとなる。
【００１５】
ついで、以下のようにして深さの異なるトレンチにシリコン酸化膜を埋め込む。図１１−１に示すように、例えば、ＣＶＤ法により、ＳＯＩ基板４１の表面と、深いトレンチ７０内と、浅いトレンチ７１内に、第４シリコン酸化膜７２を形成する。
【００１６】
ついで、図１１−２に示すように、ＳＯＩ基板４１の表面に形成された第４シリコン酸化膜７２を、ＣＭＰ法またはドライエッチングにより除去する。このとき、シリコン窒化膜６４がエッチングの停止層としての機能を果たすため、深いトレンチ７０内および浅いトレンチ７１内の第４シリコン酸化膜７２が除去されずに残ることとなる。
【００１７】
ついで、図１１−３に示すように、リン酸系のウェットエッチングをおこないシリコン窒化膜を除去し、さらに、フッ酸系のウェットエッチングをおこない第１シリコン酸化膜を除去する。このようにして、同一半導体基板に深いトレンチ７０と浅いトレンチ７１が形成され、それらのトレンチが絶縁膜で埋められた構造を有する半導体装置ができる。
【００１８】
また、別の方法としては、マイクロローディング効果を用いて、同一半導体基板に深さの異なるトレンチを同時に形成する方法がある（例えば、下記特許文献２参照。）。マイクロローディング効果とは、基板等にエッチングをおこなう際に、エッチングマスクの開口部の幅が広い領域では、エッチングが早く進行し、エッチングマスクの開口部の幅が狭い領域では、エッチングが遅く進行する効果である。
【００１９】
【特許文献１】特許第３８４６３７７号公報
【特許文献２】特開２００４−２４１５８６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
しかしながら、上述の図９−１〜図９−６に示す半導体装置の製造方法においては、同一半導体基板に、深さの異なるトレンチを別々に形成し、さらに、これらの深さの異なるトレンチに別々に絶縁材料を埋め込まなければならない。このため、製造工程が増え、製造が複雑化するため、製造コストが高くなるといった問題がある。
【００２１】
また、特許文献１の技術では、以下の問題がある。図１２−１〜図１２−５は、従来の半導体装置の製造方法における問題点について示す断面図である。図１２−１に示すように、第１の開口部６７においてＳＯＩ基板４１を覆う第３シリコン酸化膜８３を除去する際（図１０−４参照）、レジストマスク６８の第１の開口部６７に対応する領域に、開口部８７を形成するときに、開口部８７の位置が第１の開口部６７の位置とずれたり、開口部８７の寸法が第１の開口部６７の寸法と異なったりすることがある。その場合、エッチングにより第１の開口部６７の第３シリコン酸化膜８３を寸法通りに除去することができない。
【００２２】
このため、図１２−２および図１２−３に示すように、第１の開口部６７に形成された第３シリコン酸化膜８３の一部が除去されずに残ってしまうことがある。また、エッチングマスクを構成する最上層の第２シリコン酸化膜６５において、第１の開口部６７以外の領域が除去されてしまうことがある。
【００２３】
その状態で、図１０−５において説明した選択比の大きい第１のトレンチエッチングをおこなうと、図１２−４に示すように、深いトレンチ７０の幅が第１の開口部６７の幅より細くなってしまう。
【００２４】
また、図１０−６において説明した選択比の小さい第２のトレンチエッチングをおこなうことによって、第１の開口部６７において第３シリコン酸化膜８３が残った領域と、第２シリコン酸化膜６５の第１の開口部６７以外で除去された領域と（図１２−２参照）、にエッチングが進行する。これによって、図１２−５に示すように、深いトレンチ７０の形状が所望の形状とは異なる形状になってしまう。
【００２５】
このように、上述の特許文献１の技術では、レジストマスクを形成する際に、レジストマスクの開口部と、基板上に設けられた開口部と、の位置がずれたり、それぞれの開口部の寸法にばらつきが生じたりする。また、上述の特許文献２の技術では、深いトレンチの幅を浅いトレンチの幅より大きくしなければならない。したがって、特許文献１または特許文献２の技術では、同一半導体基板に異なる深さのトレンチを形成する際に、所望の幅または形状のトレンチを形成することが困難であるという問題がある。また、レジストマスクの開口部と、基板上に設けられた開口部と、の位置がずれる可能性のある領域をマージンとして基板に余分に設けておく必要があるため、素子を微細化することができないという問題がある。
【００２６】
この発明は、上述した従来技術による問題点を解消するため、製造コストを低く、製造のばらつきを抑えて形成することのできる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２７】
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体装置の製造方法は、半導体基板の表面に、第１半導体酸化膜と、前記半導体基板とエッチングにおける特性が同様の半導体膜と、前記第１半導体酸化膜とエッチングにおける特性が同様の第２半導体酸化膜と、を順に積層し、トレンチマスク層を形成するトレンチマスク層形成工程と、前記トレンチマスク層の表面に、第１領域が開口された第１マスクを形成する第１マスク形成工程と、前記第１マスクをマスクとして、前記トレンチマスク層の前記第１領域に対応する領域の、前記第２半導体酸化膜と、前記半導体膜と、前記第１半導体酸化膜と、をこの順にそれぞれエッチングにより除去して第１トレンチパターンを形成する第１トレンチパターン形成工程と、前記第１マスクを除去する第１マスク除去工程と、前記トレンチマスク層の表面に、第２領域が開口された第２マスクを形成する第２マスク形成工程と、前記第２マスクをマスクとして、前記トレンチマスク層の前記第２領域に対応する領域の、前記第２半導体酸化膜をエッチングにより除去して第２トレンチパターンを形成する第２トレンチパターン形成工程と、前記第２マスクを除去する第２マスク除去工程と、前記第１領域の前記半導体基板に、エッチングにより、第１トレンチを形成するとともに、前記第２領域の前記半導体膜を除去する第１トレンチ形成工程と、前記トレンチマスク層の表面の前記第２半導体酸化膜と、前記第２領域の前記第１半導体酸化膜と、をエッチングにより除去する半導体酸化膜除去工程と、前記第２領域の前記半導体基板に、エッチングにより、所定の深さの第２トレンチを形成するとともに、前記トレンチマスク層の表面の前記半導体膜を除去する第２トレンチ形成工程と、を含むことを特徴とする。
【００２８】
また、請求項２の発明にかかる半導体装置の製造方法は、請求項１に記載の発明において、前記第１トレンチパターン形成工程においては、前記第１マスクをマスクとして、前記トレンチマスク層の前記第１領域に対応する領域の、前記第２半導体酸化膜と、前記半導体膜と、前記第１半導体酸化膜と、をこの順にそれぞれが接する膜との選択比が大きい条件のエッチングにより除去して第１トレンチパターンを形成することを特徴とする。
【００２９】
また、請求項３の発明にかかる半導体装置の製造方法は、請求項１または２に記載の発明において、前記第２トレンチ形成工程の後に、前記第１トレンチおよび前記第２トレンチに絶縁材料を埋め込む埋め込み工程を含むことを特徴とする。
【００３０】
また、請求項４の発明にかかる半導体装置の製造方法は、半導体基板の表面に、第１半導体酸化膜と、半導体窒化膜と、前記半導体基板とエッチングにおける特性が同様の半導体膜と、前記第１半導体酸化膜とエッチングにおける特性が同様の第２半導体酸化膜と、を順に積層し、トレンチマスク層を形成するトレンチマスク層形成工程と、前記トレンチマスク層の表面に、第１領域が開口された第１マスクを形成する第１マスク形成工程と、前記第１マスクをマスクとして、前記トレンチマスク層の前記第１領域に対応する領域の、前記第２半導体酸化膜と、前記半導体膜と、前記半導体窒化膜および前記第１半導体酸化膜と、をこの順にそれぞれエッチングにより除去して第１トレンチパターンを形成する第１トレンチパターン形成工程と、前記第１マスクを除去する第１マスク除去工程と、前記トレンチマスク層の表面に、第２領域が開口された第２マスクを形成する第２マスク形成工程と、前記第２マスクをマスクとして、前記トレンチマスク層の前記第２領域に対応する領域の、前記第２半導体酸化膜をエッチングにより除去して第２トレンチパターンを形成する第２トレンチパターン形成工程と、前記第２マスクを除去する第２マスク除去工程と、前記第１領域の前記半導体基板にエッチングにより第１トレンチを形成するとともに、前記第２領域の前記半導体膜を除去する第１トレンチ形成工程と、前記トレンチマスク層の表面の前記第２半導体酸化膜と、前記第２領域の前記半導体窒化膜および前記第１半導体酸化膜と、をエッチングにより除去する半導体酸化膜除去工程と、前記第２領域の前記半導体基板にエッチングにより所定の深さの第２トレンチを形成するとともに、前記トレンチマスク層の表面の前記半導体層を除去する第２トレンチ形成工程と、を含むことを特徴とする。
【００３１】
また、請求項５の発明にかかる半導体装置の製造方法は、請求項４に記載の発明において、前記第１トレンチパターン形成工程においては、前記第１マスクをマスクとして、前記トレンチマスク層の前記第１領域に対応する領域の、前記第２半導体酸化膜と、前記半導体膜と、前記半導体窒化膜および前記第１半導体酸化膜と、をこの順にそれぞれが接する膜との選択比が大きい条件のエッチングにより除去して第１トレンチパターンを形成することを特徴とする。
【００３２】
また、請求項６の発明にかかる半導体装置の製造方法は、請求項４または５に記載の発明において、前記第２トレンチ形成工程の後に、前記第１トレンチおよび前記第２トレンチに絶縁材料を埋め込む埋め込み工程と、前記埋め込み工程によって、前記トレンチマスク層の表面に形成された前記絶縁材料を除去する絶縁材料除去工程と、前記トレンチマスク層の表面の前記半導体窒化膜を除去する半導体窒化膜除去工程と、を含むことを特徴とする。
【００３３】
また、請求項７の発明にかかる半導体装置の製造方法は、請求項６に記載の発明において、前記絶縁材料除去工程においては、化学機械研磨処理またはドライエッチングにより、前記トレンチマスク層の表面に形成された前記絶縁材料を除去することを特徴とする。
【００３４】
請求項８の発明にかかる半導体装置の製造方法は、請求項１〜７のいずれか一つに記載の発明において、前記半導体基板は、支持基板の上に、埋め込み酸化膜層によって電気的に絶縁された活性層を有することを特徴とする。
【００３５】
請求項９の発明にかかる半導体装置の製造方法は、請求項８に記載の発明において、前記第２トレンチ形成工程において、前記第２領域の前記半導体基板に、エッチングにより、第２トレンチを前記埋め込み酸化膜層まで到達しない深さに形成するとともに、前記第１領域に形成された第１トレンチをエッチングにより前記埋め込み酸化膜層まで到達する深さまで形成し、前記トレンチマスク層の表面の前記半導体膜をエッチングにより除去することを特徴とする。
【００３６】
請求項１０の発明にかかる半導体装置の製造方法は、請求項１〜９のいずれか一つに記載の発明において、前記半導体基板は、シリコンでできていることを特徴とする。
【００３７】
請求項１１の発明にかかる半導体装置の製造方法は、請求項１０に記載の発明において、前記半導体膜は、ポリシリコンでできていることを特徴とする。
【００３８】
請求項１２の発明にかかる半導体装置の製造方法は、請求項１０に記載の発明において、前記半導体膜は、アモルファスシリコンでできていることを特徴とする。
【００３９】
請求項１３の発明にかかる半導体装置の製造方法は、請求項１０〜１２のいずれか一つに記載の発明において、前記第１半導体酸化膜および前記第２半導体酸化膜は、シリコン酸化膜であり、前記半導体窒化膜は、シリコン窒化膜であることを特徴とする。
【００４０】
上記各発明によれば、同一半導体基板に深さの異なるトレンチを形成する際に、それぞれのトレンチをそれぞれ１つのトレンチパターンのみで規定することができる。このため、深さの異なるトレンチを、製造のばらつきを抑えて形成することができる。
【００４１】
また、請求項３、請求項６および請求項７に記載の発明によれば、同一半導体基板の深さの異なる第１トレンチおよび第２トレンチに、同時に絶縁材料を埋め込むことができる。このため、スループットが向上し、半導体装置を低い製造コストで形成することができる。
【発明の効果】
【００４２】
本発明にかかる半導体装置の製造方法によれば、製造コストを低く、製造のばらつきを抑えた半導体装置を形成することができるという効果を奏する。
【発明を実施するための最良の形態】
【００４３】
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明およびすべての添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００４４】
（実施の形態１）
図１−１〜図４−２を用いて、実施の形態１にかかる半導体装置の製造方法について説明する。実施の形態１においては、半導体基板として、シリコン基板であるＳＯＩ基板を用い、このＳＯＩ基板に、埋め込み酸化膜層まで到達する深いトレンチと、埋め込み酸化膜層まで到達しない浅いトレンチと、を形成する例について説明する。
【００４５】
図１−１に示すように、ＳＯＩ基板１の表面に、ＬＰ−ＣＶＤ法（減圧ＣＶＤ法）等の成膜処理により、第１シリコン酸化膜３と、ポリシリコン膜４と、第２シリコン酸化膜５と、をこの順に積層してトレンチマスク層を形成する。ここで、例えば、第１シリコン酸化膜３の厚さを４００ｎｍ、ポリシリコン膜４の厚さを２００ｎｍ、第２シリコン酸化膜５の厚さを４００ｎｍ程度に形成する。なお、ポリシリコン膜４は、例えば、アモルファスシリコン膜でもよい。ついで、図１−２に示すように、第２シリコン酸化膜５の表面にレジストを塗布して、深いトレンチを形成する領域（第１領域）に開口部７を形成する。これにより、第１レジストマスク６が形成される。
【００４６】
ついで、図１−３に示すように、第１レジストマスク６をマスクとして、異方性エッチングにより第２シリコン酸化膜５を除去する。このとき、第２シリコン酸化膜５に、ポリシリコン膜との選択比が大きい条件によってエッチングをおこなうことで、ポリシリコン膜４がエッチングの停止層となる。したがって、開口部７の底部にポリシリコン膜４が露出することで、エッチングの進行が停止する。
【００４７】
ついで、図１−４に示すように、第１レジストマスク６をマスクとして、異方性エッチングによりポリシリコン膜４を除去する。このとき、ポリシリコン膜４に、シリコン酸化膜との選択比が大きい条件によってエッチングをおこなうことで、第１シリコン酸化膜３がエッチングの停止層となる。したがって、開口部７の底部に第１シリコン酸化膜３が露出することで、エッチングの進行が停止する。
【００４８】
ついで、図１−５に示すように、第１レジストマスク６をマスクとして、異方性エッチングにより第１シリコン酸化膜３を除去する。このとき、第１シリコン酸化膜３に、シリコン基板との選択比が大きい条件によってエッチングをおこなうことで、ＳＯＩ基板１のシリコン層がエッチングの停止層となる。したがって、開口部７の底部にＳＯＩ基板１のシリコン層が露出することで、エッチングの進行が停止する。ついで、第１レジストマスク６を除去する。このようにして、図１−６に示すように、トレンチマスク層に深いトレンチを形成するための第１トレンチパターンが形成される。
【００４９】
つぎに、図２−１に示すように、第２シリコン酸化膜５および開口部７の表面に再度レジストを塗布して、浅いトレンチの形成領域（第２領域）に開口部９を形成する。これにより、第２レジストマスク８が形成される。
【００５０】
ついで、図２−２に示すように、第２レジストマスク８をマスクとして、異方性エッチングにより第２シリコン酸化膜５を除去する。このとき、第２シリコン酸化膜５に、ポリシリコン膜との選択比が大きい条件によってエッチングをおこなうことで、ポリシリコン膜４がエッチングの停止層となる。したがって、開口部９の底部にポリシリコン膜４が露出することで、エッチングの進行が停止する。ついで、第２レジストマスク８を除去する。
【００５１】
これによって、図２−３に示すように、開口部７の底部にＳＯＩ基板１のシリコン層が露出されて、さらに開口部９の底部にポリシリコン膜４が露出されたトレンチマスク層が形成される。このようにして、トレンチマスク層に、浅いトレンチを形成するための第２トレンチパターンが形成される。
【００５２】
つぎに、図３−１に示すように、図２−３において第１トレンチパターンおよび第２トレンチパターンの形成されたトレンチマスク層をマスクとして、異方性エッチングにより、ＳＯＩ基板１の開口部７の領域に深いトレンチ（第１トレンチ）１０を形成する。このとき、ＳＯＩ基板１のシリコン層に、シリコン酸化膜との選択比が大きい条件によってエッチングをおこなうことで、第２シリコン酸化膜５が露出しているトレンチマスク層の表面では、ほとんどエッチングが進行しない。また、開口部７の側壁には、ポリシリコン膜４が露出しているが、異方性エッチングによりエッチングをおこなうため、開口部７の側壁と垂直な方向には、エッチングが進行しない。
【００５３】
また、図３−１においては、深いトレンチ１０の深さを、埋め込み酸化膜層２に到達する深さまで形成してもよいし、深いトレンチ１０の底部から埋め込み酸化膜層２までの距離が、後述する浅いトレンチを形成する際にエッチングが進行する深さ未満となるように、エッチングを停止してもよい。このように、深いトレンチ１０が第１レジストマスク６のみで規定される。
【００５４】
一方、ＳＯＩ基板１のトレンチ形成部分とポリシリコン膜４はともにシリコンでできているため、図３−１において、ＳＯＩ基板１にエッチングをおこなう際に、ポリシリコン膜４でもエッチングが進行する。したがって、開口部９においては、第２シリコン酸化膜５をマスクとして、ポリシリコン膜４が除去される。また、シリコン酸化膜との選択比が大きい条件によってエッチングをおこなうため、第１シリコン酸化膜３がエッチングの停止層となる。したがって、開口部９においては、第１シリコン酸化膜３が露出することで、エッチングの進行が停止する。
【００５５】
ついで、開口部９の底部の第１シリコン酸化膜３および第２シリコン酸化膜５を、異方性エッチングにより除去する。このとき、第１シリコン酸化膜３および第２シリコン酸化膜５を、シリコン基板およびポリシリコン膜との選択比が大きい条件によってエッチングをおこなうことで、ＳＯＩ基板１のシリコン層およびポリシリコン膜４がエッチングの停止層となる。したがって、図３−２に示すように、開口部９にＳＯＩ基板１のシリコン層が露出することで、また、トレンチマスク層の表面にポリシリコン膜４が露出することで、エッチングの進行が停止する。また、深いトレンチ１０の底部にはＳＯＩ基板１のシリコン層が露出しているためエッチングが進行せず、深いトレンチ１０の形状が保持される。
【００５６】
ついで、第１シリコン酸化膜３およびポリシリコン膜４からなるトレンチマスク層をマスクとして、異方性エッチングによりシリコン酸化膜との選択比が大きい条件によってエッチングをおこない、ＳＯＩ基板１の開口部９の領域に所定の深さの浅いトレンチ（第２トレンチ）１１を形成する。このように、浅いトレンチ１１が第２レジストマスク８（図２−１参照）のみで規定される。このとき、開口部７の底部のＳＯＩ基板１のシリコン層にもエッチングが進行する。ここで、図３−１に示すように、深いトレンチ１０の底部から埋め込み酸化膜層２までの距離が、浅いトレンチ１１を形成する際にエッチングが進行する深さ未満となるように形成されている場合には、深いトレンチ１０の底部が埋め込み酸化膜層２に到達することとなる。
【００５７】
また、ＳＯＩ基板１のシリコン層と同時にポリシリコン膜４が除去される。また、ポリシリコン膜４に、シリコン酸化膜との選択比が大きい条件によってエッチングをおこなうため、第１シリコン酸化膜３がエッチングの停止層となる。したがって、図３−３に示すように、トレンチマスク層の表面に第１シリコン酸化膜３が露出することで、エッチングの進行が停止する。このように、トレンチ形成部分以外では、エッチングがＳＯＩ基板１のシリコン層まで進行しないため、ＳＯＩ基板１のシリコン層のエッチングによる損傷を防止することができる。
【００５８】
つぎに、図４−１に示すように、例えば、ＬＰ−ＣＶＤ法により、基板全面に所定の膜厚の第３シリコン酸化膜（絶縁材料）１２を堆積する。これにより、深いトレンチ１０内および浅いトレンチ１１内に第３シリコン酸化膜１２が埋め込まれる。
【００５９】
ついで、ＣＭＰ法またはドライエッチングにより基板表面の第３シリコン酸化膜１２を除去する。これにより、図４−２に示すように、深いトレンチ１０内および浅いトレンチ１１内に第３シリコン酸化膜１２が残る。このようにして、深いトレンチ１０と浅いトレンチ１１に同時に絶縁材料を埋め込むことができる。
【００６０】
また、第３シリコン酸化膜１２が埋め込まれた深いトレンチ１０の底部が、埋め込み酸化膜層２まで到達しているため、この領域において素子が完全に絶縁分離される。したがって、深いトレンチ１０によって低耐圧素子と隔てることで高耐圧素子を形成することができる。また、同時に形成された浅いトレンチ１１を用いて動作電圧の低い低耐圧素子を形成することができる。これによって、同一の半導体基板上に、多様な素子を混載させることができる。
【００６１】
実施の形態１にかかる半導体装置の製造方法によれば、同一半導体基板に深さの異なるトレンチを形成する際に、それぞれのトレンチがそれぞれ１つのレジストマスクにより規定される。このため、トレンチを製造する際の寸法や形状のばらつきを防止することができる。また、この方法によれば、同一半導体基板に形成された深さの異なるトレンチに、同時に絶縁材料を埋め込むことができる。さらに、トレンチの形成過程で、トレンチマスク層のポリシリコン膜が除去されるため、ポリシリコン膜を除去する工程を省くことができる。したがって、半導体装置の製造方法における工程が少なくなり、製造コストを低くすることができる。
【００６２】
（実施の形態２）
つぎに、図５−１〜図８−３を用いて、実施の形態２にかかる半導体装置の製造方法について説明する。図５−１〜図８−３は、実施の形態２にかかる半導体装置の製造方法について順に示す断面図である。実施の形態２にかかる半導体装置の製造方法は、トレンチマスク層として、第１シリコン酸化膜と、シリコン窒化膜と、ポリシリコン膜と、第２シリコン酸化膜と、がこの順に積層されたものを用いる。
【００６３】
図５−１に示すように、ＳＯＩ基板１の表面に、ＬＰ−ＣＶＤ法（減圧ＣＶＤ法）等の成膜処理により、第１シリコン酸化膜２３と、シリコン窒化膜３４と、ポリシリコン膜２４と、第２シリコン酸化膜２５と、をこの順に積層してトレンチマスク層を形成する。ここで、例えば、第１シリコン酸化膜２３の厚さを２０ｎｍ、シリコン窒化膜３４の厚さを１５０ｎｍ、ポリシリコン膜２４の厚さを２００ｎｍ、第２シリコン酸化膜２５の厚を４００ｎｍ程度に形成する。なお、ポリシリコン膜２４は、例えば、アモルファスシリコン膜でもよい。
【００６４】
ついで、図５−２に示すように、実施の形態１と同様の方法で、第１レジストマスク２６を形成する。第１レジストマスク２６には、深いトレンチを形成する領域に開口部２７が設けられている。ついで、実施の形態１と同様の方法で、第１レジストマスク２６をマスクとして、図５−３に示すように、第２シリコン酸化膜２５を除去する。
【００６５】
ついで、図５−４に示すように、第１レジストマスク２６をマスクとして、異方性エッチングによりポリシリコン膜２４を除去する。このとき、ポリシリコン膜２４に、シリコン窒化膜との選択比が大きい条件によってエッチングをおこなうことで、シリコン窒化膜３４がエッチングの停止層となる。したがって、開口部２７の底部にシリコン窒化膜３４が露出することで、エッチングの進行が停止する。
【００６６】
ついで、図５−５に示すように、第１レジストマスク２６をマスクとして、異方性エッチングによりシリコン窒化膜３４および第１シリコン酸化膜２３を除去する。ここで、シリコン窒化膜とシリコン酸化膜のエッチングレートは、異方性エッチングにおいては、ほぼ同じ特性を有するとみなされる。このため、シリコン窒化膜とシリコン酸化膜に、シリコン基板との選択比の大きい条件でエッチングをおこなうことで、シリコン窒化膜とシリコン酸化膜においてエッチングが進行し、ＳＯＩ基板１のシリコン層がエッチングの停止層となる。したがって、開口部２７にＳＯＩ基板１のシリコン層が露出することで、エッチングの進行が停止する。ついで、第１レジストマスク２６を除去する。このようにして、図５−６に示すように、トレンチマスク層に深いトレンチを形成するための第１トレンチパターンが形成される。
【００６７】
つぎに、図６−１に示すように、実施の形態１と同様の方法で、第２レジストマスク２８を形成する。第２レジストマスク２８には、浅いトレンチを形成する領域に開口部２９が設けられている。ついで、第２レジストマスク２８をマスクとして、図６−２に示すように、第２シリコン酸化膜２５を除去する。ついで、第２レジストマスク２８を除去する。このようにして、図６−３に示すように、トレンチマスク層に、浅いトレンチを形成するための第２トレンチパターンが形成される。
【００６８】
つぎに、図７−１に示すように、図６−３において第１トレンチパターンおよび第２トレンチパターンの形成されたトレンチマスク層をマスクとして、実施の形態１と同様に、異方性エッチングによりＳＯＩ基板１のシリコン層の開口部２７の領域に深いトレンチ３０を形成する。また、同時に開口部２９の底部のポリシリコン膜２４を除去する。このとき、ＳＯＩ基板１に、シリコン窒化膜との選択比が大きい条件によってエッチングをおこなう。シリコン窒化膜とシリコン酸化膜とのエッチングレートはほぼ同じであるため、シリコン窒化膜３４および第２シリコン酸化膜２５が露出している表面では、ほとんどエッチングが進行しない。
【００６９】
ついで、開口部２９の底部の第１シリコン酸化膜２３およびシリコン窒化膜３４と、トレンチマスク層の表面の第２シリコン酸化膜２５とを、異方性エッチングにより除去する。このとき、第１シリコン酸化膜２３、シリコン窒化膜３４および第２シリコン酸化膜２５に、シリコン基板およびポリシリコン膜との選択比が大きい条件によってエッチングをおこなうことで、ＳＯＩ基板１のシリコン層およびポリシリコン膜２４がエッチングの停止層となる。このため、図７−２に示すように、開口部２９にＳＯＩ基板１のシリコン層が露出することで、また、トレンチマスク層の表面の全面にポリシリコン膜２４が露出することで、エッチングの進行が停止する。また、深いトレンチ３０の底部にはＳＯＩ基板１のシリコン層が露出しているためエッチングが進行せず、深いトレンチ３０の形状が保持される。
【００７０】
ついで、第１シリコン酸化膜２３、シリコン窒化膜３４およびポリシリコン膜２４からなるトレンチマスク層をマスクとして、異方性エッチングによりシリコン窒化膜との選択比が大きい条件によって、ＳＯＩ基板１のシリコン層の開口部２９の領域に所定の深さの浅いトレンチを形成する。また、トレンチマスク層の表面のポリシリコン膜２４を除去する。さらに、このとき、開口部２７の底部のＳＯＩ基板１のシリコン層でもエッチングが進行する。このようにして、図７−３に示すように、所定の深さの浅いトレンチ３１が形成されて、深いトレンチ３０が埋め込み酸化膜層２に到達する。
【００７１】
つぎに、図８−１に示すように、例えば、ＬＰ−ＣＶＤ法により、基板全面に所定の膜厚の第３シリコン酸化膜（絶縁材料）３２を堆積する。これにより、深いトレンチ３０内および浅いトレンチ３１内に第３シリコン酸化膜３２が埋め込まれる。
【００７２】
ついで、ＣＭＰ法またはドライエッチングにより基板表面の第３シリコン酸化膜３２を除去することで、図８−２に示すように、深いトレンチ３０内および浅いトレンチ３１内に第３シリコン酸化膜３２が残る。ここで、ＣＭＰ法によりシリコン酸化膜を研磨する場合、シリコン窒化膜と、シリコン酸化膜との、研磨の速度が異なり、シリコン酸化膜よりもシリコン窒化膜の方が削られにくい。このため、基板表面にシリコン窒化膜３４が露出すると、研磨の速度が遅くなる。したがって、シリコン窒化膜３４が露出したときにエッチングを停止することが容易となる。また、ドライエッチングの場合、シリコン酸化膜に、シリコン窒化膜との選択比が大きい条件でエッチングをおこなうことにより、シリコン窒化膜３４がエッチングの停止層となる。したがって、表面にシリコン窒化膜３４が露出することで、エッチングの進行が停止する。
【００７３】
ついで、リン酸系のウェットエッチングによりシリコン窒化膜３４を除去する。ここで、リン酸系のウェットエッチングでは、シリコン窒化膜とシリコン酸化膜との選択比が大きいため、シリコン酸化膜ではほとんどエッチングが進行しない。このため、図８−３に示すように、基板表面に第１シリコン酸化膜２３および第３シリコン酸化膜３２が露出するとエッチングの進行が停止する。したがって、ＳＯＩ基板１のエッチングによる損傷を防止することができる。このようにして、深いトレンチ３０と浅いトレンチ３１に、同時に絶縁材料を埋め込むことができる。
【００７４】
また、シリコン窒化膜３４を除去した後、さらに、第１シリコン酸化膜２３を除去することにより、すでにトレンチが設けられた基板に、素子を形成することができる。したがって、例えば、トレンチを形成する際の熱処理より耐熱の低い素子を形成する場合でも、同一半導体基板に深さの異なるトレンチを形成することができる。
【００７５】
実施の形態２によれば、第１シリコン酸化膜と、シリコン窒化膜と、ポリシリコン膜と、第２シリコン酸化膜と、をこの順に積層したトレンチマスク層を用いても、実施の形態１と同様の効果を得ることができる。さらに、トレンチの形成過程で、トレンチマスク層のポリシリコン膜およびシリコン窒化膜が除去されるため、ポリシリコン膜およびシリコン窒化膜を除去する工程を省くことができる。
【００７６】
なお、実施の形態１および実施の形態２においては、ＳＯＩ基板を用いた例について説明したが、ＳＯＩ基板以外のシリコン基板を用いても、同様の効果を得ることができる。また、シリコン以外の半導体でできた基板を用いても、同様の効果を得ることができる。
【産業上の利用可能性】
【００７７】
以上のように、本発明にかかる半導体装置の製造方法は、半導体基板にトレンチを形成することに有用であり、特に、同一半導体基板に異なる深さのトレンチを形成することに適している。
【図面の簡単な説明】
【００７８】
【図１−１】実施の形態１にかかる半導体装置の製造方法について示す断面図である。
【図１−２】実施の形態１にかかる半導体装置の製造方法について示す断面図である。
【図１−３】実施の形態１にかかる半導体装置の製造方法について示す断面図である。
【図１−４】実施の形態１にかかる半導体装置の製造方法について示す断面図である。
【図１−５】実施の形態１にかかる半導体装置の製造方法について示す断面図である。
【図１−６】実施の形態１にかかる半導体装置の製造方法について示す断面図である。
【図２−１】実施の形態１にかかる半導体装置の製造方法について示す断面図である。
【図２−２】実施の形態１にかかる半導体装置の製造方法について示す断面図である。
【図２−３】実施の形態１にかかる半導体装置の製造方法について示す断面図である。
【図３−１】実施の形態１にかかる半導体装置の製造方法について示す断面図である。
【図３−２】実施の形態１にかかる半導体装置の製造方法について示す断面図である。
【図３−３】実施の形態１にかかる半導体装置の製造方法について示す断面図である。
【図４−１】実施の形態１にかかる半導体装置の製造方法について示す断面図である。
【図４−２】実施の形態１にかかる半導体装置の製造方法について示す断面図である。
【図５−１】実施の形態２にかかる半導体装置の製造方法について示す断面図である。
【図５−２】実施の形態２にかかる半導体装置の製造方法について示す断面図である。
【図５−３】実施の形態２にかかる半導体装置の製造方法について示す断面図である。
【図５−４】実施の形態２にかかる半導体装置の製造方法について示す断面図である。
【図５−５】実施の形態２にかかる半導体装置の製造方法について示す断面図である。
【図５−６】実施の形態２にかかる半導体装置の製造方法について示す断面図である。
【図６−１】実施の形態２にかかる半導体装置の製造方法について示す断面図である。
【図６−２】実施の形態２にかかる半導体装置の製造方法について示す断面図である。
【図６−３】実施の形態２にかかる半導体装置の製造方法について示す断面図である。
【図７−１】実施の形態２にかかる半導体装置の製造方法について示す断面図である。
【図７−２】実施の形態２にかかる半導体装置の製造方法について示す断面図である。
【図７−３】実施の形態２にかかる半導体装置の製造方法について示す断面図である。
【図８−１】実施の形態２にかかる半導体装置の製造方法について示す断面図である。
【図８−２】実施の形態２にかかる半導体装置の製造方法について示す断面図である。
【図８−３】実施の形態２にかかる半導体装置の製造方法について示す断面図である。
【図９−１】従来の半導体装置の製造方法の一例について示す断面図である。
【図９−２】従来の半導体装置の製造方法の一例について示す断面図である。
【図９−３】従来の半導体装置の製造方法の一例について示す断面図である。
【図９−４】従来の半導体装置の製造方法の一例について示す断面図である。
【図９−５】従来の半導体装置の製造方法の一例について示す断面図である。
【図９−６】従来の半導体装置の製造方法の一例について示す断面図である。
【図１０−１】従来の半導体装置の製造方法の他の一例について示す断面図である。
【図１０−２】従来の半導体装置の製造方法の他の一例について示す断面図である。
【図１０−３】従来の半導体装置の製造方法の他の一例について示す断面図である。
【図１０−４】従来の半導体装置の製造方法の他の一例について示す断面図である。
【図１０−５】従来の半導体装置の製造方法の他の一例について示す断面図である。
【図１０−６】従来の半導体装置の製造方法の他の一例について示す断面図である。
【図１１−１】従来の半導体装置の製造方法の他の一例について示す断面図である。
【図１１−２】従来の半導体装置の製造方法の他の一例について示す断面図である。
【図１１−３】従来の半導体装置の製造方法の他の一例について示す断面図である。
【図１２−１】従来の半導体装置の製造方法における問題点について示す断面図である。
【図１２−２】従来の半導体装置の製造方法における問題点について示す断面図である。
【図１２−３】従来の半導体装置の製造方法における問題点について示す断面図である。
【図１２−４】従来の半導体装置の製造方法における問題点について示す断面図である。
【図１２−５】従来の半導体装置の製造方法における問題点について示す断面図である。
【符号の説明】
【００７９】
１  ＳＯＩ基板
２  埋め込み酸化膜層
３  第１シリコン酸化膜
４  ポリシリコン膜
５  第２シリコン酸化膜
６  第１レジストマスク
７，９  開口部
８  第２レジストマスク
１０  深いトレンチ
１１  浅いトレンチ
１２  第３シリコン酸化膜（絶縁材料）
【図１−１】
2009170805.tif 000003
【図１−２】
2009170805.tif 000004
【図１−３】
2009170805.tif 000005
【図１−４】
2009170805.tif 000006
【図１−５】
2009170805.tif 000007
【図１−６】
2009170805.tif 000008
【図２−１】
2009170805.tif 000009
【図２−２】
2009170805.tif 000010
【図２−３】
2009170805.tif 000011
【図３−１】
2009170805.tif 000012
【図３−２】
2009170805.tif 000013
【図３−３】
2009170805.tif 000014
【図４−１】
2009170805.tif 000015
【図４−２】
2009170805.tif 000016
【図５−１】
2009170805.tif 000017
【図５−２】
2009170805.tif 000018
【図５−３】
2009170805.tif 000019
【図５−４】
2009170805.tif 000020
【図５−５】
2009170805.tif 000021
【図５−６】
2009170805.tif 000022
【図６−１】
2009170805.tif 000023
【図６−２】
2009170805.tif 000024
【図６−３】
2009170805.tif 000025
【図７−１】
2009170805.tif 000026
【図７−２】
2009170805.tif 000027
【図７−３】
2009170805.tif 000028
【図８−１】
2009170805.tif 000029
【図８−２】
2009170805.tif 000030
【図８−３】
2009170805.tif 000031
【図９−１】
2009170805.tif 000032
【図９−２】
2009170805.tif 000033
【図９−３】
2009170805.tif 000034
【図９−４】
2009170805.tif 000035
【図９−５】
2009170805.tif 000036
【図９−６】
2009170805.tif 000037
【図１０−１】
2009170805.tif 000038
【図１０−２】
2009170805.tif 000039
【図１０−３】
2009170805.tif 000040
【図１０−４】
2009170805.tif 000041
【図１０−５】
2009170805.tif 000042
【図１０−６】
2009170805.tif 000043
【図１１−１】
2009170805.tif 000044
【図１１−２】
2009170805.tif 000045
【図１１−３】
2009170805.tif 000046
【図１２−１】
2009170805.tif 000047
【図１２−２】
2009170805.tif 000048
【図１２−３】
2009170805.tif 000049
【図１２−４】
2009170805.tif 000050
【図１２−５】
2009170805.tif 000051