(57)【要約】【課題】待機モード中の消費電力の増加を抑えつつ、待機モードから通常の動作モードに復帰した後、早急に処理を開始することが可能な電子制御装置を提供する。【解決手段】メインモジュールのメインメモリに、サブモジュールにて用いられるサブ実行ファイルが正常に記憶されているか否かチェックする（Ｓ１２５）。サブ実行ファイルが正常に記憶されている場合（Ｓ１２５：Ｙｅｓ）、メインモジュールのメインメモリからサブモジュールのメインメモリにサブ実行ファイルを転送する（Ｓ１４０）。そして、サブモジュールは、転送されたサブ実行ファイルに基づく処理を開始する（Ｓ１７５）。【選択図】図３
2009026218.tif 000002
【特許請求の範囲】
【請求項１】
種々の処理を行うモードである通常モードと、前記通常モードにおいて行われる処理の一部を停止させ、消費電力を抑えるモードである待機モードとを有する電子制御装置であって、
前記待機モード時にデータを保持することができる第一の記憶手段と、
前記待機モード時にデータを保持することができない第二の記憶手段と、
前記第一の記憶手段に対するデータの読み出し、及び書き込みを行う第一の制御手段と、
前記第二の記憶手段に対するデータの読み出し、及び書き込みを行い、前記第一の制御手段と通信路を介して接続されている第二の制御手段と、
を備え、
前記第二の制御手段は、前記待機モードから前記通常モードに遷移した際、前記第一の記憶手段に記憶されている所定のデータを、前記通信路を介して取得し、取得した前記所定のデータを前記第二の記憶手段に書き込む処理であるデータ取得処理を実行すること、
を特徴とする電子制御装置。
【請求項２】
請求項１に記載の電子制御装置において、
前記第一の制御手段は、ＣＰＵを有しており、
前記第一の記憶手段は、前記第一の制御手段が有するＣＰＵに接続されているメインメモリであって、
前記第二の制御手段は、ＣＰＵを有しており、
前記第二の記憶手段は、前記第二の制御手段が有するＣＰＵに接続されているメインメモリであって、
前記第一の記憶手段には、前記第二の制御手段にて用いられる実行ファイルが記憶されており、
前記データ取得処理における前記所定のデータとは、実行ファイルであること、
を特徴とする電子制御装置。
【請求項３】
請求項１又は請求項２に記載の電子制御装置において、
前記電子制御装置は、前記所定のデータを取得することができるデータ取得手段を更に備え、
前記第一の制御手段は、前記待機モードから前記通常モードに遷移する際、前記第一の記憶手段に記憶されている前記所定のデータが異常であるか否か判定する異常判定処理を行い、
前記第二の制御手段は、前記異常判定処理の結果、前記所定のデータが異常であると判定された場合、前記データ取得処理において、前記第一の記憶手段に記憶されている前記所定のデータに替えて、前記第一の制御手段が前記異常判定処理を行った後に前記データ取得手段を介して取得した前記所定のデータを、前記通信路を介して取得すること、
を特徴とする電子制御装置。
【請求項４】
請求項３に記載の電子制御装置において、
前記第一の制御手段は、前記異常判定処理の結果、前記第一の記憶手段に記憶されている前記所定のデータが異常であると判定した場合、前記データ取得手段が取得した前記所定のデータを、前記第一の記憶手段に書き込むこと、
を特徴とする電子制御装置。
【請求項５】
コンピュータを、請求項１から請求項４のいずれかに記載の電子制御装置の前記第一の制御手段として機能させるためのプログラム。
【請求項６】
コンピュータを、請求項１から請求項４のいずれかに記載の電子制御装置の前記第二の制御手段として機能させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、処理の一部を停止させ、消費電力を抑えるモードを有する電子制御装置に関する。
【背景技術】
【０００２】
我々の身の回りには様々な電子制御装置が存在するが、近年の技術の発達により、これらの電子制御装置の性能は飛躍的に向上し、高機能化、多機能化が進んでいる。それに伴い、これらの電子制御装置を構成するハードウェア、ソフトウェアも大規模化、複雑化しており、複数のＣＰＵにより制御される電子制御装置も多く存在する。
【０００３】
車両にも、ナビゲーション装置等の多くの電子制御装置が搭載されているが、これらの電子制御装置は、車両のエンジンが停止した場合、その機能の一部を停止させ消費電力を低減させる動作モードである待機モードに遷移する。そして、エンジンが始動した際に待機モードから通常の動作モードに復帰するが、車両のエンジンを始動した際、電子制御装置は早急に動作を開始することが要求される。例えば、ナビゲーション装置は、車両のエンジン始動後、約１０秒以内に経路案内を開始可能な状態となることが要求されている。
【０００４】
しかし、車両に搭載された電子制御装置を起動させる際、実行ファイルをメインメモリにロードしなければならない場合があるが、電子制御装置が高機能化、多機能化するに従い実行ファイルの容量も大きくなっている。従って、実行ファイルをメインメモリにロードするために必要な時間が長くなり、エンジンを始動させた際の電子制御装置の起動時間が長くなってしまう。
【０００５】
電子制御装置の起動時間を短縮させる方法として、待機モード中に実行ファイルが記憶されているメインメモリの記憶保持動作を行う方法が知られている。この方法を用いることにより、実行ファイルをＨＤＤ等からメインメモリにロードする時間が不要となるため、システムの起動時間を大幅に短縮することができる。しかし、車両に搭載された電子制御装置は、エンジン停止中は消費電力をできるだけ低減させることが要求される。車両には多くの電子制御装置が搭載されており、さらに、電子制御装置の中には複数のＣＰＵを有するものも存在する。エンジン停止中に、車両に搭載されている電子制御装置が有する各ＣＰＵのメインメモリに対し記憶保持動作を行った場合、エンジン停止中の消費電力が大幅に増加するおそれがある。
【０００６】
複数のＣＰＵを有する情報処理装置において、情報処理装置の起動時間を短縮する発明が、特許文献１に記載されている。この文献に記載されている情報処理装置は、情報処理装置全体を制御するＣＰＵ１と、ＣＰＵ１のメインメモリであるＲＡＭ１と、ＣＰＵ１からアクセス可能なＲＯＭ１と、情報処理装置の特定の部分を制御するＣＰＵ２と、ＣＰＵ２のメインメモリであるＲＡＭ２と、ＣＰＵ２からアクセス可能なＲＯＭ２とを有している。
【０００７】
また、ＣＰＵ１とＣＰＵ２はインターフェースを介して接続されており、ＣＰＵ１は、このインターフェース及びＣＰＵ２を介してＲＡＭ２にアクセスすることができる。尚、ＣＰＵ１は、ＲＯＭ１に対してアクセスする場合よりも、インターフェース及びＣＰＵ２を介してＲＡＭ２に対してアクセスする場合のほうが、高速にアクセスすることが可能である。
【０００８】
また、ＣＰＵ１にて用いられる実行ファイルは、ＣＰＵ１からアクセス可能なＲＯＭ１と、ＣＰＵ２からアクセス可能なＲＯＭ２に分散して記憶されている。システムの起動時、ＣＰＵ１は、ＣＰＵ１にて用いられる実行ファイルの一部をＲＯＭ１からＲＡＭ１にロードすると共に、ＣＰＵ２は、ＣＰＵ１にて用いられる実行ファイルの一部をＲＯＭ２からＲＡＭ２にロードする。そして、ＣＰＵ１は、ＲＡＭ２にロードされたＣＰＵ１にて用いられる実行ファイルの一部を、インターフェース及びＣＰＵ２を介してＲＡＭ１にロードする。
【０００９】
ＣＰＵ１にて用いられる実行ファイルの容量が大きい場合、ＲＯＭ１からＲＡＭ１にこの実行ファイルをロードするために必要な時間が長くなり、情報処理装置の起動時間が長くなってしまう。しかし、上述したように、ＣＰＵ１にて用いられる実行ファイルをＲＯＭ１とＲＯＭ２に分散して記憶させておき、ＣＰＵ１とＣＰＵ２がそれぞれこの実行ファイルをロードすることにより、情報処理装置の起動時間を短縮することが可能となる。
【特許文献１】特開２００５−５０１３２
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、特許文献１に記載されている情報処理装置を起動する際、実行ファイルをＲＯＭからメインメモリにロードする時間が必要となるため、実行ファイルの容量が非常に大きい場合等、起動時間を十分に短縮させることができない可能性がある。
【００１１】
本発明は上記課題を解決するためになされたものであり、複数のＣＰＵを有する電子制御装置において、消費電力を低減させる動作モードである待機モード時の消費電力が増加してしまうことを抑えつつ、待機モードから通常の動作モードに復帰する際に必要な起動時間を短縮させることを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するためになされた請求項１に記載の電子制御装置は、種々の処理を行うモードである通常モードと、通常モードにおいて行われる処理の一部を停止させ、消費電力を抑えるモードである待機モードとを有する。そして、待機モード時にデータを保持することができる第一の記憶手段と、待機モード時にデータを保持することができない第二の記憶手段と、第一の記憶手段に対するデータの読み出し、及び書き込みを行う第一の制御手段と、第二の記憶手段に対するデータの読み出し、及び書き込みを行い、第一の制御手段と通信路を介して接続されている第二の制御手段とを備える。そして、第二の制御手段は、待機モードから通常モードに遷移した際、第一の記憶手段に記憶されている所定のデータを、通信路を介して取得し、取得した所定のデータを第二の記憶手段に書き込む処理であるデータ取得処理を実行する。
【００１３】
ここで、第一の記憶手段、及び第二の記憶手段の具体例として、ＤＲＡＭやＳＲＡＭを挙げることができる。第一の記憶手段であるＤＲＡＭ又はＳＲＡＭは、記憶されているデータを保持するため、待機モード中に電力の供給を受ける必要がある。
【００１４】
また、通信路の具体例として、ＵＳＢバスや、ＰＣＩバスや、ＰＣＩ−Ｅｘバスを挙げることができる。
こうすることにより、第一の制御手段は、待機モードから通常モードに遷移する際にＨＤＤ等の記憶手段から第一の記憶手段にデータをロードしなくても、第一の記憶手段に記憶されているデータに基づき種々の処理を行うことが可能となる。従って、第一の制御手段は、待機モードから通常モードに遷移した後、すぐに処理を開始することが可能となる。また、通常モードに遷移した際、第二の制御手段は、第一の記憶手段に記憶されている所定のデータを第二の記憶手段に書き込むが、ＤＲＡＭ等の揮発性メモリからデータをロードする場合、ＨＤＤ等の記憶装置からデータをロードするよりも高速にデータをロードすることができる。このため、通信路を介した通信の速度が十分に速い場合であれば、ＨＤＤ等からデータをロードする場合に比べデータのロードに必要な時間を短縮することができる。従って、待機モードから通常モードに遷移した後、第二の制御手段が第二の記憶手段に記憶されているデータに基づく処理を開始するまでに必要な時間を短縮させることができる。このように、待機モードから通常モードに遷移した際に、第一の制御手段、及び第二の制御手段が処理を開始するまでに必要な時間を短縮することができるため、通常モードに復帰した際に電子制御装置が処理を開始するまでに必要な時間である起動時間を短縮することができる。また、待機モード中は、第一の記憶手段のみが記憶を保持するため、第一の記憶手段と第二の記憶手段の両方が記憶を保持する場合に比べ待機モード中の消費電力を低減させることができる。
【００１５】
また、請求項１に記載の発明の具体例として、以下の発明を挙げることができる。
請求項２に記載の電子制御装置では、第一の制御手段は、ＣＰＵを有しており、第一の記憶手段は、第一の制御手段が有するＣＰＵに接続されているメインメモリであって、第二の制御手段は、ＣＰＵを有しており、第二の記憶手段は、第二の制御手段が有するＣＰＵに接続されているメインメモリであって、第一の記憶手段には、第二の制御手段にて用いられる実行ファイルが記憶されており、データ取得処理における所定のデータとは、実行ファイルである。
【００１６】
ここで、実行ファイルとは、第二の制御手段が解釈可能な形式により、第二の制御手段の動作が記述されているデータのことである。
このような構成を有することにより、電子制御装置は、待機モードから通常モードに復帰した際に、ＨＤＤ等からメインメモリである第一の記憶手段、及び第二の記憶手段に実行ファイルを読み出す必要がなくなるため、起動時間を短縮させることができる。
【００１７】
また、第一の記憶手段に記憶されているデータは、待機モード中、何らかの原因により間違ったデータに改変されるおそれや、消滅してしまうおそれがある。
そこで、請求項３に記載の電子制御装置は、所定のデータを取得することができるデータ取得手段を更に備える。そして、第一の制御手段は、待機モードから通常モードに遷移する際、第一の記憶手段に記憶されている所定のデータが異常であるか否か判定する異常判定処理を行い、第二の制御手段は、異常判定処理の結果、所定のデータが異常であると判定された場合、データ取得処理において、第一の記憶手段に記憶されている所定のデータに替えて、第一の制御手段が異常判定処理を行った後にデータ取得手段を介して取得した所定のデータを、通信路を介して取得する。
【００１８】
尚、第一の記憶手段に記憶されている所定のデータが異常である場合とは、所定のデータが消滅してしまった場合も含むものとする。
こうすることにより、第一の記憶手段に記憶されている所定のデータが異常なデータである場合、データ取得手段により取得された正常な所定のデータを第二の記憶手段に書き込むことが可能となる。
【００１９】
また、請求項４に記載の電子制御装置は、第一の制御手段は、異常判定処理の結果、第一の記憶手段に記憶されている所定のデータが異常であると判定した場合、データ取得手段が取得した所定のデータを、第一の記憶手段に書き込む。
【００２０】
こうすることにより、第一の記憶手段に記憶されている所定のデータが異常なデータである場合、データ取得手段が取得した正常な所定のデータを第一の記憶手段に書き込むことができる。そして、以後、電子制御装置が再び待機モードから通常モードへの遷移した場合、正常な所定のデータを第一の記憶手段から第二の記憶手段に書き込むことが可能となる。
【００２１】
また、請求項５に記載されている様に、請求項１から請求項４のいずれかに記載の電子制御装置の第一の制御手段として機能させるためのプログラムを、第一の制御手段が内蔵するコンピュータに実行させる様になっていても良い。
【００２２】
また、請求項６に記載されている様に、請求項１から請求項４のいずれかに記載の電子制御装置の第二の制御手段として機能させるためのプログラムを、第二の制御手段が内蔵するコンピュータに実行させる様になっていても良い。
【００２３】
請求項５又は請求項６の記載の様になっていれば、例えば、光磁気ディスク、ＣＤ−ＲＯＭ、ハードディスク、ＲＯＭ、ＲＡＭ等のコンピュータが読みとり可能な記録媒体にプログラムを記録し、そのプログラムを必要に応じてコンピュータにロードして起動することにより電子制御装置の第一の制御手段、及び第二の制御手段として機能させることができる。また、プログラムはネットワークを用いて流通させることも可能であるため、電子制御装置の第一の制御手段、及び第二の制御手段の機能向上も容易となる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施形態について図面を用いて説明する。尚、本発明の実施の形態は、下記の実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の形態を採りうる。
【００２５】
［構成の説明］
図１は、電子制御装置１０の構成を示すブロック図である。電子制御装置１０は、種々の処理を行う通常モードと、通常モードにおいて行われる処理の一部を停止させ、消費電力を低減させるモードである待機モードとを有する。また、電子制御装置１０は、メインモジュール２０と、サブモジュール３０と、電源制御回路５０と、図示しない操作部とを有する。メインモジュール２０とサブモジュール３０とは、ＰＣＩ−Ｅｘバス４０を介して接続されている。
【００２６】
また、電子制御装置１０は、ＡＴＡＰＩバスを介してＨＤＤ６０と接続されている。ＨＤＤ６０は、ＡＴＡＰＩバスを介して電子制御装置１０から受信したデータを記憶すると共に、ＡＴＡＰＩバスを介して受信したコマンドに基づき読み出したデータを、ＡＴＡＰＩバスを介して電子制御装置１０に送信する。
【００２７】
また、メインモジュール２０は、ＲＯＭ２１と、メインメモリ２２と、ＤＭＡＣ２３と、ＡＴＡＰＩ  Ｉ／Ｆ２４と、ＣＰＵ２５と、ＰＣＩ−Ｅｘ  Ｉ／Ｆ２６と、Ｉ／Ｏポート２７と、図示しないタイマユニット、バスコントローラ、及びＡ／Ｄコンバータ等とから構成される。これらの構成要素は、内部バス２８により接続されている。また、Ｉ／Ｏポート２７は図示しない操作部と接続されており、メインモジュール２０は、Ｉ／Ｏポート２７を介してユーザから種々の操作を受け付ける。また、Ｉ／Ｏポート２７は、サブモジュール３０を構成するＩ／Ｏポート３３と、図示しない信号線を介して接続されている。また、Ｉ／Ｏポート２７は電源制御回路５０に接続されており、メインモジュール２０はＩ／Ｏポート２７を介して電源制御回路５０を制御する。
【００２８】
また、サブモジュール３０は、ＣＰＵ３１と、ＰＣＩ−Ｅｘ  Ｉ／Ｆ３２と、Ｉ／Ｏポート３３と、ＲＯＭ３４と、メインメモリ３５と、図示しないタイマユニット、バスコントローラ、及びＡ／Ｄコンバータ等とから構成される。これらの構成要素は、内部バス３６により接続されている。また、Ｉ／Ｏポート３３は、メインモジュール２０を構成するＩ／Ｏポート２７と、図示しない信号線を介して接続されている。
【００２９】
また、ＰＣＩ−Ｅｘバス４０は、メインモジュール２０とサブモジュール３０とを接続するバスである。
また、電源制御回路５０は、外部から入力された電圧を変圧し、メインモジュール２０及びサブモジュール３０に適正な電圧を入力し、メインモジュール２０及びサブモジュール３０に電力を供給する回路である。また、電源制御回路５０は、サブモジュール３０に入力する電圧のＯＮ／ＯＦＦを行う。通常モード中は、電源制御回路５０は、メインモジュール２０及びサブモジュール３０に対し電力を供給する。また、待機モード中は、電源制御回路５０は、メインモジュール２０に対してのみ電力を供給し、サブモジュール３０に対して電力を供給しない。
【００３０】
次に、メインモジュール２０の各構成要素について説明する。
ＲＯＭ２１は、メインモジュール２０への電力の供給が開始された際に行われる処理であるブート処理と、電子制御装置１０が待機モードから通常モードに遷移した際に行われる復帰処理とを行うためのプログラムが記憶されている読み出し専用のメモリである。
【００３１】
メインメモリ２２は、ＤＲＡＭと、ＤＲＡＭを制御するメモリコントローラ等とから構成されている。メインメモリ２２のメモリコントローラは、通常モード及び待機モードにおいて、ＤＲＡＭに対するデータの読み出し及び書き込みや、ＤＲＡＭに記憶されているデータを保持するための処理であるリフレッシュ処理を行う。従って、メインメモリ２２は、通常モード中及び待機モード中に、記憶されているデータを保持することができる。
【００３２】
ＤＭＡＣ２３は、内部バス２８を介して、メインメモリ２２の所定のアドレスに記憶されているデータ、又はメインモジュール２０の各構成要素が有するバッファに記憶されているデータを、メインメモリ２２の所定のアドレス、又はメインモジュール２０の各構成要素が有するバッファに転送する。また、ＤＭＡＣ２３は、内部バス２８、ＰＣＩ−Ｅｘバス４０、及び、サブモジュール３０の内部バス３６を介して、メインメモリ２２の所定のアドレスに記憶されているデータ、又はメインモジュール２０の各構成要素が有するバッファに記憶されているデータを、サブモジュール３０のメインメモリ３５の所定のアドレスに転送する。
【００３３】
ＡＴＡＰＩ  Ｉ／Ｆ２４は、ＡＴＡＰＩバスを介して接続されているＨＤＤ６０との通信の制御を行う。
ＣＰＵ２５は、ＲＯＭ２１及びメインメモリ２２に記憶されているプログラムに従い内部バス２８に接続されている各構成要素を制御し、種々の制御を行う。また、メインメモリ２２の所定のアドレスに記憶されているデータ、又はメインモジュール２０の各構成要素が有するバッファに記憶されているデータを読み出し、ＰＣＩ−Ｅｘバス４０、及び、サブモジュール３０の内部バス３６を介して、サブモジュール３０のメインメモリ３５の所定のアドレスに書き込むことができる。
【００３４】
ＰＣＩ−Ｅｘ  Ｉ／Ｆ２６は、内部バス２８とＰＣＩ−Ｅｘバス４０を接続し、内部バス２８の信号をＰＣＩ−Ｅｘバス４０の信号に変換すると共に、ＰＣＩ−Ｅｘバス４０の信号を内部バス２８の信号に変換する。
【００３５】
Ｉ／Ｏポート２７は、複数の端子により構成されており、これらの端子を介して各種信号の入力及び出力を行う。
内部バス２８は、ＲＯＭ２１、メインメモリ２２、ＤＭＡＣ２３、ＡＴＡＰＩ  Ｉ／Ｆ２４、ＣＰＵ２５、ＰＣＩ−Ｅｘ  Ｉ／Ｆ２６、及びＩ／Ｏポート２７等の各構成要素を接続するバスである。
【００３６】
次に、サブモジュール３０の各構成要素について説明する。
ＣＰＵ３１は、ＲＯＭ３４及びメインメモリ３５に記憶されているプログラムに従い内部バス３６に接続されている各構成要素を制御し、種々の制御を行う。
【００３７】
ＰＣＩ−Ｅｘ  Ｉ／Ｆ３２は、内部バス３６とＰＣＩ−Ｅｘバス４０を接続し、内部バス３６の信号をＰＣＩ−Ｅｘバス４０の信号に変換すると共に、ＰＣＩ−Ｅｘバス４０の信号を内部バス３６の信号に変換する。
【００３８】
Ｉ／Ｏポート３３は、複数の端子により構成されており、これらの端子を介して各種信号の入力及び出力を行う。
ＲＯＭ３４は、サブモジュール３０に対する電力の供給が開始された際に行われる処理であるブート処理を行うためのプログラムが記憶されている読み出し専用のメモリである。
【００３９】
メインメモリ３５は、ＤＲＡＭと、ＤＲＡＭを制御するメモリコントローラ等から構成されている。メインメモリ３５のメモリコントローラは、通常モードにおいて、ＤＲＡＭに対するデータの読み出し及び書き込みや、ＤＲＡＭに記憶されているデータを保持するための処理であるリフレッシュ処理を行う。従って、メインメモリ３５は、通常モード中のみ記憶されているデータを保持することが可能であり、待機モード中は、記憶されているデータを保持することができない。
【００４０】
内部バス３６は、ＣＰＵ３１、ＰＣＩ−Ｅｘ  Ｉ／Ｆ３２、Ｉ／Ｏポート３３、ＲＯＭ３４、メインメモリ３５等の各構成要素を接続するバスである。
［実行ファイルの説明］
次に、メインモジュール２０にて用いられるメイン実行ファイルと、サブモジュール３０にて用いられるサブ実行ファイルについて説明する。
【００４１】
メイン実行ファイルとは、メインモジュール２０のＣＰＵ２５が解釈可能な形式でＣＰＵ２５の動作が記述されているデータである。通常モードにおいて、ＣＰＵ２５はメイン実行ファイルに基づき種々の処理を行う。また、サブ実行ファイルとは、サブモジュール３０のＣＰＵ３１が解釈可能な形式でＣＰＵ３１の動作が記述されているデータである。通常モードにおいて、ＣＰＵ３１はサブ実行ファイルに基づき種々の処理を行う。
【００４２】
図２に示すように、メインモジュール２０のメインメモリ２２には、メイン実行ファイル７０と、サブ実行ファイル８０が記憶されている。メインメモリ２２は待機モード中にリフレッシュ処理を行っているため、待機モード中であってもメインメモリ２２に記憶されているメイン実行ファイル７０、及びサブ実行ファイル８０の内容は保持される。一方、サブモジュール３０は、サブモジュール３０のメインメモリ３５は待機モード中にリフレッシュ処理を行わないため、待機モード中はメインメモリ３５に記憶されているデータの内容を保持することができない。
【００４３】
そして、サブモジュール３０は、電子制御装置１０が待機モードから通常モードに遷移する際、メインモジュール２０のメインメモリ２２に記憶されているサブ実行ファイル８０を、ＰＣＩ−Ｅｘバス４０を介して取得し、サブモジュール３０のメインメモリ３５に記憶させる（詳細については後述する）。
【００４４】
また、ＨＤＤ６０には、メイン実行ファイル７０及びサブ実行ファイル８０が記憶されている。そして、電子制御装置１０が待機モードから通常モードに遷移する際、メインモジュール２０のＣＰＵ２５は、メインモジュール２０のメインメモリ２２に記憶されているメイン実行ファイル７０及びサブ実行ファイル８０が正常であるか否かチェックする。そして、メイン実行ファイル７０及びサブ実行ファイル８０が異常である場合、ＣＰＵ２５は、ＨＤＤ６０に記憶されているメイン実行ファイル７０及びサブ実行ファイル８０を読み出し、メインメモリ２２に記憶させる（詳細については後述する）。
【００４５】
［動作の説明］
次に、電子制御装置１０の動作について説明する。
（１）待機モードから通常モードに遷移する際の処理について
電子制御装置１０のメインモジュール２０のＣＰＵ２５は、図示しない操作部、及びＩ／Ｏポート２７を介して、ユーザから、待機モードから通常モードに遷移させる旨の操作を受け付けると、ＲＯＭ２１に記憶されているプログラムに基づき復帰処理を開始する。また、ＣＰＵ２５は、復帰処理を開始した際、Ｉ／Ｏポート２７を介して、電源制御回路５０に対し、サブモジュール３０への電力の供給の開始を指示する。そして、サブモジュール３０への電力の供給が開始されると、サブモジュール３０のＣＰＵ３１は、ＲＯＭ３４に記憶されているプログラムに基づきブート処理を開始する。
【００４６】
サブモジュール３０のＣＰＵ３１がブート処理を開始した際、メインモジュール２０及びサブモジュール３０にて行われる処理について、図３のシーケンス図を用いて説明する。
【００４７】
（ａ）メインモジュール２０にて行われる処理について
まず、メインモジュール２０にて行われる処理について説明する。
Ｓ１０５では、メインモジュール２０のＣＰＵ２５は、メインメモリ２２の所定のアドレスをチェックし、メインメモリ２２に、メインモジュール２０にて用いられるメイン実行ファイル７０が記憶されているか否かを判定する。メイン実行ファイル７０がメインメモリ２２に記憶されていない場合、ＣＰＵ２５はＳ１１５に処理を移行する。メイン実行ファイル７０がメインメモリ２２に記憶されている場合、ＣＰＵ２５はＳ１１０に処理を移行する。
【００４８】
Ｓ１１０では、ＣＰＵ２５は、メインメモリ２２に記憶されているメイン実行ファイル７０のチェックサムを行い、メイン実行ファイル７０が正常であるか否かを判定する。メイン実行ファイル７０が正常である場合、ＣＰＵ２５はＳ１２０に処理を移行する。メイン実行ファイル７０が異常である場合、ＣＰＵ２５はＳ１１５に処理を移行する。
【００４９】
メインメモリ２２にメイン実行ファイル７０が記憶されていない場合、及び、メインメモリ２２に記憶されているメイン実行ファイル７０が異常である場合に行われるＳ１１５では、ＣＰＵ２５は、ＨＤＤ６０から、ＡＴＡＰＩバス、ＡＴＡＰＩ  Ｉ／Ｆ２４、及び内部バス２８を介して、メイン実行ファイル７０をメインメモリ２２にロードし、Ｓ１２０に処理を移行する。
【００５０】
Ｓ１２０では、ＣＰＵ２５は、メインメモリ２２の所定のアドレスをチェックし、メインメモリ２２に、サブモジュール３０にて用いられるサブ実行ファイル８０が記憶されているか否かを判定する。サブ実行ファイル８０がメインメモリ２２に記憶されていない場合、ＣＰＵ２５はＳ１３０に処理を移行する。サブ実行ファイル８０がメインメモリ２２に記憶されている場合、ＣＰＵ２５はＳ１２５に処理を移行する。
【００５１】
Ｓ１２５では、ＣＰＵ２５は、メインメモリ２２に記憶されているサブ実行ファイル８０のチェックサムを行い、サブ実行ファイル８０が正常であるか否かを判定する。サブ実行ファイル８０が正常である場合、ＣＰＵ２５はＳ１３５に処理を移行する。サブ実行ファイル８０が異常である場合、ＣＰＵ２５はＳ１３０に処理を移行する。
【００５２】
メインメモリ２２にサブ実行ファイル８０が記憶されていない場合、及び、メインメモリ２２に記憶されているサブ実行ファイル８０が異常である場合に行われるＳ１３０では、ＣＰＵ２５は、ＨＤＤ６０から、ＡＴＡＰＩバス、ＡＴＡＰＩ  Ｉ／Ｆ２４、及び内部バス２８を介して、サブ実行ファイル８０をメインメモリ２２にロードし、Ｓ１３５に処理を移行する。
【００５３】
Ｓ１３５では、ＣＰＵ２５は、図示しない信号線を介してサブモジュール３０を構成するＩ／Ｏポート３３と接続されているＩ／Ｏポート２７の状態をチェックし、サブモジュール３０がサブ実行ファイル８０の転送を要求しているか否か判定する。ＣＰＵ２５は、サブモジュール３０がサブ実行ファイル８０の転送を要求していないと判定した場合、再度Ｓ１３５に処理を移行する。また、ＣＰＵ２５は、サブモジュール３０がサブ実行ファイル８０の転送を要求していると判定した場合、Ｓ１４０に処理を移行する。
【００５４】
Ｓ１４０では、ＣＰＵ２５は、ＰＣＩ−Ｅｘ  Ｉ／Ｆ２６による、内部バス２８の信号とＰＣＩ−Ｅｘバス４０の信号との変換を開始させる。そして、ＤＭＡＣ２３に、メインメモリ２２に記憶されているサブ実行ファイル８０の、サブモジュール３０のメインメモリ３５への転送を開始させる。そして、ＣＰＵ２５は、Ｓ１４５に処理を移行する。
【００５５】
Ｓ１４５では、ＣＰＵ２５は、ＤＭＡＣ２３の状態をチェックし、サブ実行ファイル８０の転送が終了したか否か判定する。転送が終了していない場合、ＣＰＵ２５は、再度、Ｓ１４５に処理を移行する。転送が終了した場合、ＣＰＵ２５は、Ｓ１５０に処理を移行する。
【００５６】
Ｓ１５０では、ＣＰＵ２５は、サブモジュール３０を構成するＩ／Ｏポート３３と、図示しない信号線を介して接続されているＩ／Ｏポート２７を介して、サブ実行ファイル８０の転送が終了した旨をサブモジュール３０に通知し、Ｓ１５５に処理を移行する。
【００５７】
Ｓ１５５では、ＣＰＵ２５は、メインメモリ２２に記憶されているメイン実行ファイル７０に基づく処理を開始する。
（ｂ）サブモジュール３０にて行われる処理について
次に、サブモジュール３０にて行われる処理について説明する。
【００５８】
Ｓ１６０では、サブモジュール３０のＣＰＵ３１は、サブ実行ファイル８０の転送待状態に遷移し、Ｓ１６５に処理を移行する。
Ｓ１６５では、ＣＰＵ３１は、メインモジュール２０を構成するＩ／Ｏポート２７と、図示しない信号線を介して接続されているＩ／Ｏポート３３を介して、サブ実行ファイル８０の転送を要求する旨をメインモジュール２０に通知し、Ｓ１７０に処理を移行する。
【００５９】
Ｓ１７０では、ＣＰＵ３１は、メインモジュール２０を構成するＩ／Ｏポート２７と、図示しない信号線を介して接続されているＩ／Ｏポート３３の状態をチェックし、サブ実行ファイル８０の転送が終了したか否か判定する。ＣＰＵ３１は、サブ実行ファイル８０の転送が終了していないと判定した場合、再度、Ｓ１７０に処理を移行する。また、ＣＰＵ３１は、サブ実行ファイル８０の転送が終了したと判定した場合、Ｓ１７５に処理を移行する。
【００６０】
Ｓ１７５では、ＣＰＵ３１は、メインメモリ３５に記憶されているサブ実行ファイル８０に基づく処理を開始する。
［効果］
本実施形態の電子制御装置１０によれば、以下のような効果を奏する。
【００６１】
電子制御装置１０によれば、待機モードから通常モードに遷移する際、メインモジュール２０のＣＰＵ２５は、メインメモリ２２に記憶されているメイン実行ファイル７０に基づき処理を行う（Ｓ１５５）。また、サブモジュール３０は、メインメモリ２２から、ＰＣＩ−Ｅｘバス４０を介してメインメモリ３５にロードされたサブ実行ファイル８０に基づき処理を行う（Ｓ１４０、Ｓ１７５）。従って、電子制御装置１０は、待機モードから通常モードに遷移する際、メインモジュール２０のメインメモリ２２に記憶されているメイン実行ファイル７０及びサブ実行ファイル８０が正常である場合、ＨＤＤ等からメイン実行ファイル７０及びサブ実行ファイル８０をロードする必要がなくなるため、待機モードから通常モードに遷移し、処理を開始するまでに必要な時間を短縮することができる。
【００６２】
また、待機モード中、サブモジュール３０のメインメモリ３５はリフレッシュ処理を行わず、メインモジュール２０のメインメモリ２２のみがリフレッシュ処理を行う。従って、メインモジュール２０のメインメモリ２２と、サブモジュール３０のメインメモリ３５の両方に対してリフレッシュ処理を行う場合よりも、待機モード中の消費電力を低減させることができる。
【００６３】
また、メインモジュール２０のＣＰＵ２５は、待機モードから通常モードに遷移する際、メインメモリ２２にメイン実行ファイル７０が記憶されているか否かのチェックを行い（Ｓ１０５）、メイン実行ファイル７０が記憶されていない場合（Ｓ１０５：Ｎｏ）、ＣＰＵ２５は、ＨＤＤ６０からメインメモリ２２に、メイン実行ファイル７０をロードする（Ｓ１１５）。また、メイン実行ファイル７０がメインメモリ２２に記憶されている場合、ＣＰＵ２５は、メイン実行ファイル７０のチェックサムを行う（Ｓ１１０）。そして、チェックサムの結果、メイン実行ファイル７０の異常が検出された場合（Ｓ１１０：Ｎｏ）、ＣＰＵ２５は、ＨＤＤ６０からメインメモリ２２に、メイン実行ファイル７０をロードする（Ｓ１１５）。また、ＣＰＵ２５は、待機モードから通常モードに遷移する際、メインメモリ２２にサブ実行ファイル８０が記憶されているか否かのチェックを行い（Ｓ１２０）、サブ実行ファイル８０が記憶されていない場合（Ｓ１２０：Ｎｏ）、ＣＰＵ２５は、ＨＤＤ６０からメインメモリ２２に、サブ実行ファイル８０をロードする（Ｓ１３０）。また、サブ実行ファイル８０がメインメモリ２２に記憶されている場合、ＣＰＵ２５は、サブ実行ファイル８０のチェックサムを行う（Ｓ１２５）。そして、チェックサムの結果、サブ実行ファイル８０の異常が検出された場合（Ｓ１２５：Ｎｏ）、ＣＰＵ２５は、ＨＤＤ６０からメインメモリ２２に、サブ実行ファイル８０をロードする（Ｓ１３０）。従って、待機モード中に電子制御装置１０への電力の供給が停止し、メインメモリ２２に記憶されているデータが消滅した場合や、待機モード中にノイズ等によりメインメモリ２２に記憶されているデータの内容が改変されてしまった場合等であっても、メインモジュール２０及びサブモジュール３０は、通常モード時の処理を正常に行うことができる。そして、再び、電子制御装置１０が待機モードから通常モードへの遷移した場合、メインメモリ２２には正常なメイン実行ファイル７０及びサブ実行ファイル８０が記憶されているため、処理を開始するまでに必要な時間を短縮することができる。
【００６４】
［他の実施形態］
（１）待機モードから通常モードに遷移した際、サブモジュール３０のＣＰＵ３１が、メインモジュール２０のメインメモリ２２から読み出したデータを、内部バス２８、ＰＣＩ−Ｅｘバス４０、及びサブモジュール３０の内部バス３６を介してメインメモリ３５に書き込むことにより、サブ実行ファイル８０を、メインメモリ２２から、メインメモリ３５に転送しても良い。こうすることにより、実施例と同様の効果を得ることができる。
【００６５】
（２）メインモジュール２０が有するＤＭＡＣ２３に替えて、サブモジュール３０がＤＭＡＣを備え、電子制御装置１０が待機モードから通常モードに遷移した際、サブモジュール３０が備えるＤＭＡＣにより、メインモジュール２０のメインメモリ２２から、ＰＣＩ−Ｅｘバス４０を介してサブモジュール３０のメインメモリ３５にサブ実行ファイル８０をロードしても良い。このような構成を有する場合であっても、実施例と同様の効果を得ることができる。
【００６６】
（３）ＰＣＩ−Ｅｘバス４０に替えて、ＵＳＢバスを介してメインモジュール２０からサブモジュール３０にサブ実行ファイル８０の転送を行っても良い。このような構成を有する場合であっても、実施例と同様の効果を得ることができる。
【００６７】
［特許請求の範囲との対応］
上記実施形態の説明で用いた用語と、特許請求の範囲の記載に用いた用語との対応を示す。
【００６８】
ＲＯＭ２１、及びＣＰＵ２５が第一の制御手段に、メインメモリ２２が第一の記憶手段に、ＡＴＡＰＩ  Ｉ／Ｆ２４がデータ取得手段に相当する。
また、ＰＣＩ−Ｅｘバス４０が通信路に相当する。
【００６９】
また、ＣＰＵ３１、及びＲＯＭ３４が第二の制御手段に、メインメモリ３５が第二の記憶手段に相当する。
また、Ｓ１４０の処理がデータ取得処理に、Ｓ１２０及びＳ１２５の処理が異常判定処理に相当する。
【図面の簡単な説明】
【００７０】
【図１】電子制御装置の構成を示すブロック図である。
【図２】メインモジュールのメインメモリ、及びサブモジュールのメインメモリに記憶されているデータを説明するための説明図である。
【図３】待機モードから通常モードに遷移した際の動作を説明するためのシーケンス図である。
【符号の説明】
【００７１】
１０…電子制御装置、２０…メインモジュール、２１…ＲＯＭ、２２…メインメモリ、２３…ＤＭＡＣ、２４…ＡＴＡＰＩ  Ｉ／Ｆ、２５…ＣＰＵ、２６…ＰＣＩ−Ｅｘ  Ｉ／Ｆ、２７…Ｉ／Ｏポート、２８…内部バス、３０…サブモジュール、３１…ＣＰＵ、３２…ＰＣＩ−Ｅｘ  Ｉ／Ｆ、３３…Ｉ／Ｏポート、３４…ＲＯＭ、３５…メインメモリ、３６…内部バス、４０…ＰＣＩ−Ｅｘバス、５０…電源制御回路、６０…ＨＤＤ、７０…メイン実行ファイル、８０…サブ実行ファイル。
【図１】
2009026218.tif 000003
【図２】
2009026218.tif 000004
【図３】
2009026218.tif 000005