(57)【要約】      （修正有）【課題】ＭＯＳトランジスタあるいはＭＩＭキャパシタにおいて、導体膜からなる電極に、多量の重水素をドープすることにより、絶縁膜との界面の欠陥を終端し特性劣化を抑制する。【解決手段】電子ビームＥＢによりシリコンソース１３を加熱し、重水素ガス雰囲気中１１Ｃにシリコン原子を放出することにより、シリコン膜を基板Ｗ上に堆積する。このシリコン膜はＣＶＤ法による堆積よりも高濃度に重水素ドープされ、ダングリングボンドなどの欠陥が重水素で終端されている。【選択図】図２
2009094348.tif 000002
【特許請求の範囲】
【請求項１】
基板上に半導体膜を堆積する工程を含む半導体装置の製造方法であって、
前記半導体膜を堆積する工程は、重水素ガス雰囲気中において物理蒸着により実行されることを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体膜はシリコン膜であり、前記物理蒸着は、前記重水素ガス雰囲気中においてシリコン源に電子線を当てる電子ビーム蒸着により実行されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記半導体膜はシリコン膜であり、前記物理蒸着は、前記重水素雰ガス囲気中においてシリコン源をヒータにより加熱する蒸着法より実行されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記重水素のガス雰囲気は、重水素のラジカルを含むことを特徴とする請求項１〜３のうち、いずれか一項記載の半導体装置の製造方法。
【請求項５】
下部電極と上部電極との間にキャパシタ絶縁膜を有するキャパシタの製造方法であって、
前記下部電極を構成する第１の導体膜を堆積する工程と、
前記第１の導体膜上に前記キャパシタ絶縁膜を構成する絶縁膜を堆積する工程と、
前記絶縁膜上に前記上部電極を構成する第２の導体膜を堆積する工程と、
を含み、
前記第１の導体膜を堆積する工程と前記第２の導体膜を堆積する工程の各々は、重水素ガス雰囲気中において物理蒸着により実行されることを特徴とするキャパシタの製造方法。
【請求項６】
処理容器と、
前記処理容器に接続され、前記処理容器内の空間に重水素ガスを供給する重水素ガス源と、
前記処理容器内の空間に配設され、被処理基板を保持する基板保持台と、
前記処理容器内の空間に、前記被処理基板に対向して配設された、成膜材料源と、
前記成膜材料源より、成膜材料を放出させる加熱部と、
を備えたことを特徴とする成膜装置。
【請求項７】
前記加熱部は、前記成膜材料源を電子ビームで加熱することを特徴とする請求項６記載の成膜装置。
【請求項８】
基板上ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、重水素ガス雰囲気中において物理蒸着により第１のゲート電極を形成する工程と、
前記第１のゲート電極上に、第２のゲート電極を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に半導体装置の製造に係り、特に重水素を含む半導体装置の製造方法、および製造装置に関する。
【背景技術】
【０００２】
一般にＭＯＳトランジスタでは、ゲート絶縁膜とポリシリコンゲート電極との間の界面に水素原子が導入されており、ポリシリコンゲート電極とゲート絶縁膜との間に存在するダングリングボンドなどの欠陥を終端している。このような終端水素は一般に、半導体装置の製造が終了した後で、水素雰囲気中において熱処理を行うことにより導入される（水素シンタプロセス）。
【非特許文献１】Kim, H., et al., Appl. Phys. Lett. vol. 74, No. 2, February, 1, 1999, pp.709-710.
【非特許文献２】Mitani Y., et al., Jpn. J. Appl. Phys. vol. 39, (2000) pp.L564-L566, Part 2, No.6B, 15 June 2000.
【非特許文献３】Mitani Y., et al., Jpn. J. Appl. Phys. vol. 42, (2003) pp.5426-5429, Part 1, No.9A, September 2003.
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、通常の半導体装置の製造プロセスで、原子あるいは分子の形で使われる「水素」は、主として質量数が１の「軽水素」（「プロチウム」とも呼ばれる）より構成され、少量の重水素および三重水素を含んではいるが、非常に軽いため、水素終端されたダングリングボンド（Ｓｉ−Ｈ結合）は、ＭＯＳトランジスタの動作中にチャネル領域に印加される電界などの電気的ストレスにより容易に切断され、その結果、ダングリングボンドへの電荷のトラップ、およびこれに伴う閾値特性の変動やリーク電流の増大などの、好ましくない問題が生起する。また同様な問題は、ＭＩＭ構造を有するキャパシタなど、金属／絶縁物界面を有する他の素子においても発生する。
【０００４】
従来、このようなゲート電極と絶縁膜との界面に導入される水素として質量数が２の重水素Ｄ（ジュウテリウムとも呼ばれる）を使うことにより、例えばＭＯＳトランジスタの電気特性の劣化を抑制できることが報告されている。非特許文献１〜３を参照。重水素は、自然界に存在する「水素」、すなわち上記軽水素、重水素および三重水素の全体のうち、１５０ｐｐｍの割合を占めており、従って、半導体装置の製造にあたっては、半導体／絶縁膜界面あるいは金属／絶縁膜界面に導入される「水素」のうち、重水素の割合を高めるのが、動作特性の安定した半導体装置を得るのに有望であると考えられる。
【０００５】
一方、上記従来の技術では、ポリシリコンゲート電極の形成時に、ＣＶＤ原料としてＳｉＤ2Ｃｌ2などの重水素化合物を使ったり、あるいは絶縁膜としてシリコン酸化膜を形成する際に、例えば重水素／酸素混合雰囲気中において酸化処理を行ったり、Ｄ2Ｏ中において酸化処理を行ったりすることで、Ｄをシリコン／絶縁膜界面に高濃度で導入することを試みている。
【０００６】
しかし、これらの方法では重水素Ｄは、ポリシリコン膜あるいは絶縁膜を形成する際の未反応生成物として残留する程度であり、反応温度と生成物、この場合はポリシリコン膜、で決まる化学平衡から考えれば原理的に高濃度で導入することはできない。
【０００７】
図１は、厚さが約１μｍの熱酸化膜を形成されたシリコン基板上に、ＳｉＨ2Ｃｌ2を原料としたＣＶＤ法により、ポリシリコン膜を約１．４μｍの膜厚で形成した場合の、膜中における水素原子の分布をＳＩＭＳ（secondary ion mass spectroscopy）により求めた結果を示す。ただし図１の試料では、前記ポリシリコン膜の表面にＣｏＳｉ層が約０．２５μｍの膜厚で形成されている。
【０００８】
図１を参照するに、ポリシリコン膜と熱酸化膜との界面近傍における水素原子濃度は、ほぼ検出限界の１×１０-19ｃｍ-3程度であるが、これはポリシリコン膜中における水素原子濃度ｎ（ｎ＝H／（Ｓｉ＋H）；H：膜中の重水素原子数；Ｓｉ：膜中のＳｉ原子数）に換算すると、０．１％にも満たない。そこで、同様な手法によりポリシリコンゲート電極中に重水素を導入しても、ＭＯＳトランジスタの電気特性に影響を与えられるような濃度を達成するのは非常に困難であると考えられる。
【０００９】
本発明は、これら従来の技術の限界を突破し、半導体膜中により高濃度で重水素を導入できる技術を提供する。
【課題を解決するための手段】
【００１０】
一の側面によれば本発明は、基板上に半導体膜を堆積する工程を含む半導体装置の製造方法であって、前記半導体膜を堆積する工程は、重水素ガス雰囲気中において物理蒸着により実行されることを特徴とする半導体装置の製造方法を提供する。
【００１１】
他の側面によれば本発明は、下部電極と上部電極との間にキャパシタ絶縁膜を有するキャパシタの製造方法であって、前記下部電極を構成する第１の導体膜を堆積する工程と、前記第１の導体膜上に前記キャパシタ絶縁膜を構成する絶縁膜を堆積する工程と、前記絶縁膜上に前記上部電極を構成する第２の導体膜を堆積する工程と、を含み、前記第１の導体膜を堆積する工程と前記第２の導体膜を堆積する工程の各々は、重水素ガス雰囲気中において物理蒸着により実行されることを特徴とするキャパシタの製造方法を提供する。
【発明の効果】
【００１２】
本発明によれば、膜の堆積を重水素雰囲気中での物理蒸着により実行することで、膜中に含まれる重水素の割合を、ＣＶＤ法や熱酸化法など、化学平衡の原理により膜中に重水素を導入する方法に比べて、格段に増大させることが可能となる。
【発明を実施するための最良の形態】
【００１３】
［第１の実施形態］
図２は、本発明の第１の実施形態で使われる物理蒸着装置１０の構成を示す。
【００１４】
図２を参照するに、前記物理蒸着装置１０はアルバック社より市販のＰＶＤ装置を改造したもので、バルブ１０Ｂを備えた排気ポート１０Ａより排気される処理容器１１を備えており、前記処理容器１１内のプロセス空間１１Ｃには重水素ガス（Ｄ2）を保持した重水素ガス源となる容器１１Ａから重水素ガスＤ2が、バルブ１１Ｂを介して供給される。
【００１５】
前記プロセス空間１１Ｃには、さらに被処理基板Ｗを保持する基板保持台１２が設けられ、さらに前記基板保持台上の被処理基板Ｗに対向して、前記処理容器１１の下部に、成膜材料源、例えばシリコンソース１３が配置される。前記シリコンソースとしては、通常のシリコン基板、あるいはその断片を使うことができる。
【００１６】
さらに前記シリコンソース１３の近傍にはフィラメント１４が配設され、前記フィラメント１４から放出された熱電子が、マグネット１５Ａ，１５Ｂにより絞られて電子ビームＥＢとなり、前記シリコンソース１３に照射されるように構成されている。
【００１７】
次に、本実施形態によるシリコン酸化膜上へのアモルファスシリコン膜の形成について説明する。
【００１８】
本実施形態では最初に、前記バルブ１１Ｂを閉鎖した状態で前記バルブ１０Ｂを開き、前記処理容器１１を、前記排気ポート１０Ａを介して排気し、前記処理容器１１Ｂ内部のプロセス空間１１Ｃの圧力を１．３３×１０-7Ｐａ（１×１０-9Ｔｏｒｒ）近傍まで低減した後、前記バルブ１０Ｂを閉じる。
【００１９】
この状態で次に前記バルブ１１Ｂを開き、前記重水素ガス源１１Ａから重水素ガスＤ2を、前記処理容器１１内のプロセス空間１１Ｃに導入し、前記プロセス空間１１Ｃの内圧が１．３３×１０-5Ｐａ（１×１０-7Ｔｏｒｒ）に達したところで、前記バルブ１１Ｂを閉鎖する。これにより、前記処理容器１１のプロセス空間１１Ｃには、所定量の重水素ガスＤ2が封入される。
【００２０】
次に前記フィラメント１４を、例えば１１０ｍＡの電流で駆動して熱電子よりなる電子ビームＥＢを発生させ、前記電子ビームＥＢを前記シリコンソース１３に照射することにより、前記シリコンソース１３を加熱する。
【００２１】
その結果、前記シリコンソース１３からはＳｉ原子が放出され、ビームの形で前記被処理基板Ｗの表面に到達し、堆積してアモルファスシリコン膜を形成する。なお前記被処理基板Ｗはシリコン基板よりなり、表面に厚さが１ｎｍ程度のシリコン酸化膜が形成されている。前記基板保持台１２が室温の場合、形成されるシリコン膜は、アモルファスシリコン膜となる。前記図２の構成において前記フィラメント１４を前記１１０ｍＡの電流で駆動した場合、前記アモルファスシリコン膜について、約１Å／秒の成長速度が得られた。
【００２２】
この成膜工程において、前記シリコンソース１３から放出されたＳｉ原子、あるいはＳｉ原子団は、前記プロセス空間１１Ｃを飛行中に雰囲気中の重水素分子Ｄ2と衝突し、Ｓｉ−Ｄボンドを形成した状態で被処理基板Ｗに到達し、重水素ドープされたシリコン膜の堆積を生じる。
【００２３】
すなわち、図２の物理蒸着装置１０では、重水素ドープシリコン膜は、物理蒸着の一種である電子ビーム蒸着により成膜される。
【００２４】
図３は、このようにして得られた重水素ドープアモルファスシリコン膜について内部多重反射法により求めた赤外吸収スペクトルを示す。ただし図３中、縦軸は光吸収を任意単位で示し、横軸は波数を示す。
【００２５】
図3を参照するに、吸収ピークは波数が約１５２０ｃｍ-1の位置に生じているのがわかるが、この波数は、Ｓｉ−Ｄ結合の波長に対応しており、前記ピークの面積から求めた、アモルファスシリコン膜中の重水素原子濃度ｍ（ｍ＝Ｄ／（Ｓｉ＋Ｄ）；Ｄ：膜中の重水素原子数；Ｓｉ：膜中のＳｉ原子数）は、約２．７％となる。この値は、先に説明したＣＶＤ法によりポリシリコン膜中に導入できる重水素原子の濃度よりも一桁以上多い。
【００２６】
因みに、図３のスペクトルにおいて、通常のＳｉ−Ｈ結合に対応する吸収ピークは、２１００ｃｍ-1の波数において現れ、従って図示の範囲外となる。
【００２７】
図４（Ａ）は、前記図２の装置によりアモルファスシリコン膜が形成された被処理基板Ｗの構成を示す図、図４（Ｂ）は、前記被処理基板Ｗにおける重水素および水素の深さ分布プロファイルを示す図である。
【００２８】
図４（Ａ）を参照するに、前記被処理基板Ｗは、厚さが約１ｎｍのシリコン酸化膜２２を表面に形成されたシリコン基板２１よりなり、前記シリコン基板２１上には、先に図２で説明したプロセスにより、重水素原子を約２．７％の高濃度で含む、重水素ドープアモルファスシリコン膜２３Ａが、例えば１００ｎｍの膜厚で形成されている。
【００２９】
さらに前記アモルファスシリコン膜２３Ａ上には、通常のＳｉＨ2Ｃｌ2を原料としたＣＶＤ法により、重水素をドープされていないアモルファスシリコン膜２３Ｂが、例えば１μｍの膜厚に形成されている。前記アモルファスシリコン膜２３Ｂは、例えば620℃の基板温度において30Ｐａの圧力下、ＳｉＨ2Ｃｌ2ガスを例えば500ｓｃｃｍの流量で供給することにより、0．8ｎｍ／秒の成長速度で形成される。またSiH4を原料とした場合は、例えば590℃の基盤温度において30Paの圧力下、Heガスで希釈された20％SiH4ガスを例えば500sccmの流量で供給することにより、0.7nm/秒の成長速度で形成される。
【００３０】
図４Ｂは、前記図４Ａの構図について、深さＸ方向に沿って、ＳＩＭＳにより求めた重水素Ｄと軽水素Ｈの濃度分布を示す。
【００３１】
図４Ｂを参照するに、前記通常のＣＶＤ法により形成されたアモルファスシリコン膜２３Ｂにおいては軽水素が、深さ方向に略一定の原子濃度分布で含まれおり、重水素は実質的に含まれていない（約１５０ｐｐｍの自然存在比では含まれている）のに対し、前記図２の装置において前記シリコン酸化膜２２に接して形成されたアモルファスシリコン膜２３Ａにおいては、軽水素の原子濃度が減少するとともに、重水素の原子濃度が増大し、前記アモルファスシリコン膜２３Ｂにおける水素原子濃度を上回る濃度に達しているのがわかる。この、アモルファスシリコン膜２３Ｂにおける重水素の原子濃度は、重水素の自然存在比を大きく上回っている。
【００３２】
なお、前記図4Aの構造において、膜23Aおよび膜23Bは、後で説明するようにイオン注入後の高温アニール（活性化アニール）を経て重水素ドープドポリシリコン膜に変化する。
【００３３】
なお、後の実施形態で説明するが、図２の装置において、前記重水素雰囲気Ｄ2の代わりに重水素ラジカルＤ*を含む重水素ガス雰囲気を使った場合、アモルファスシリコン膜２３Ａの重水素ドーピングは、さらに効率的になされる。
【００３４】
なお、図２の物理蒸着装置１０において、前記アモルファスシリコン膜１３の成膜は、前記処理容器１１内の空間の圧力を、１０-7〜１０-4Paの範囲、特に１．３３×１０-5Ｐａ（１×１０-7Ｔｏｒｒ）の近傍で行うのが好ましい。
［第２の実施形態］
図５Ａ〜図５Ｇは、本発明の第２の実施形態による半導体装置の製造工程を示す。
【００３５】
図示の例はｎチャネルＭＯＳトランジスタの製造工程であり、図５Ａを参照するに、シリコン基板４１上には素子領域４１Ａが、素子分離領域４１Ｉにより画成されており、図５Ｂの工程において、前記素子領域４１Ａにｐ型ウェル４１Ｗが形成される。同時に、前記ｐ型ウェル４１Ｗの表面部分には、閾値制御のためのイオン注入が行われる。
【００３６】
次に、図５Ｃの工程において、前記図５Ｂの構造上にシリコン酸化膜あるいはＳｉＯＮ膜４２が、例えばプラズマＣＶＤ法などにより、約１ｎｍ程度の膜厚に形成され、更に図５Ｄの工程において前記図５Ｃの構造が、前記図２の物理蒸着装置１０に被処理基板Ｗとして導入され、前記ＳｉＯＮ膜４２上に、重水素を例えば２．７％の原子濃度でドープされたアモルファスシリコン膜４３Ａが、前記図２で説明した工程を使って、例えば１００ｎｍの膜厚に形成される。図５Ｄの工程は、先に図２で説明したように、重水素分子Ｄ2の雰囲気中で行うことも可能であるが、後の実施形態で説明するように重水素ラジカルＤ*を含む重水素ガス雰囲気中で行うと、さらに効果的である。
【００３７】
さらに図５Ｅの工程において、前記図５Ｄの構造上にポリシリコン膜４３Ｂが、例えばＳｉＨ2Ｃｌ2ガスを原料としたＣＶＤ法により、約１μｍの膜厚に形成される。図５Ｅの工程では、前記ポリシリコン膜４３Ｂの成膜と同時に、前記重水素ドープアモルファスシリコン膜４３Ａが結晶化し、重水素ドープポリシリコン膜に変化する。
【００３８】
次に図５Ｆの工程において前記ポリシリコン膜４３Ａおよび４３Ｂを、その下の絶縁膜４２共々、パターニングし、所定のチャネル領域に対応して、前記ポリシリコン膜４３Ａと４３Ｂの積層よりなる積層ゲート構造４３Ｇを、ゲート絶縁膜４２Ｇを介して形成する。
【００３９】
さらに図５Ｆの工程では、前記積層ゲート構造４３Ｇをマスクにｎ型不純物、例えばＡｓあるいはＰ、あるいはＳｂを前記素子領域４１Ａにイオン注入により導入し、前記素子領域４１Ａを構成するシリコン基板４１中、前記積層ゲート構造４３Ｇの第１および第２の側に、ｎ型のソースおよびドレインエクステンション領域４１ａ，４１ｂを形成する。
【００４０】
次に図５Ｇの工程において、前記積層ゲート構造４３Ｇの第１および第２の側の側壁面に、第１および第２の側壁絶縁膜ＳＷ1，ＳＷ2をそれぞれ形成し、前記積層ゲート構造４３Ｇおよび前記第１および第２の側壁絶縁膜ＳＷ1，ＳＷ2をマスクに、ｎ型不純物、例えばＡｓあるいはＰ、あるいはＳｂをイオン注入により導入することにより、前記素子領域４１Ａを構成するシリコン基板４１中、前記側壁絶縁膜ＳＷ1，ＳＷ2のそれぞれ外側の位置に、ｎ型ソースおよびドレイン領域４１ｃ，４１ｄが形成される。
【００４１】
図５Ｇの半導体装置、すなわちｎチャネルＭＯＳトランジスタでは、前記ゲート絶縁膜４２Ｇと重水素ドープポリシリコン膜４３Ａとの界面において、Ｓｉ原子のダングリングボンドなどの欠陥が、高濃度でドープされた重水素により効果的に終端され、このため、半導体装置の動作時に、ゲート絶縁膜４２Ｇに高電界が印加されても、重水素による欠陥の終端効果が消えることはなく、半導体装置は閾値特性など、安定した電気特性を示す。
【００４２】
なお、図５Ａ〜５Ｇの工程において、各半導体部分の導電型を反転させることで、本実施形態のｎチャネルＭＯＳトランジスタと同様に安定な電気特性を有するｐチャネルＭＯＳトランジスタを得ることもでききる。
［第３の実施形態］
図６Ａ〜６Ｉは、本発明の第３の実施形態によるＭＩＭ素子の製造工程を示す。  
図６Ａを参照するに、例えば半導体装置の層間絶縁膜の一部を構成する絶縁膜６１中には、配線パターン６１Ａ，６１Ｂが、それぞれバリアメタル膜６１ａ，６１ｂを介して形成されており、図６Ｂの工程において、前記図６Ａの構造上にＳｉＣ膜６２Ａおよびシリコン酸化膜６２Ｂが、プラズマＣＶＤ法により、それぞれ７０ｎｍおよび１００ｎｍの膜厚に形成される。
【００４３】
次に図６Ｃの工程において、前記図６Ｂの構造上に、スパッタにより、ＴｉＮよりなる下部電極６３Ａが、例えば１００ｎｍの膜厚に形成され、次いで図６Ｄの工程において前記図６Ｃの構造が、前記図２の物理蒸着装置１０に被処理基板Ｗとして導入され、前記図２で説明した工程により、前記シリコン酸化膜６２Ｂ上に重水素でドープされたＴｉＮ膜６３Ｂが、例えば５０ｎｍの膜厚に形成される。図２の物理蒸着装置１０を使って前記ＴｉＮ膜６３Ｂを形成する場合には、前記シリコンソース１３の代わりにＴｉＮソースを使えばよい。
【００４４】
次に図６Ｅの工程において、前記図６Ｄの構造上にシリコン酸化膜６４がキャパシタ絶縁膜として、ＴＥＯＳ原料を使ったプラズマＣＶＤ法により、例えば５０ｎｍの膜厚で形成され、図６Ｆの工程において前記図６Ｅの構造が、前記図２の物理蒸着装置１０に被処理基板Ｗとして導入され、前記図６Ｄで説明したのと同様な工程により、前記シリコン酸化膜６４上に重水素ドープされたＴｉＮ膜６５よりなる上部電極膜が形成される。
【００４５】
さらに図６Ｇの工程で、前記上部電極膜６５、キャパシタ絶縁膜６４，下部電極６３Ａ，６３ＢがパターニングされてＭＩＭキャパシタＣが形成され、図６Ｈの工程において層間絶縁膜６６が前記ＭＩＭキャパシタＣを覆うように形成され、図６Ｉの工程において、前記層間絶縁膜６６中にビアプラグ６６Ａ，６６Ｂ，６６Ｃが、それぞれ配線パターン６１Ａ，下部電極６３Ａ，６３Ｂ、および上部電極６６Ｃを、前記層間絶縁膜６６上の配線パターン６７Ａ，６７Ｂ，６７Ｃに接続するように形成される。
【００４６】
このようにして形成されたＭＩＭキャパシタＣでは、下部電極６３Ｂとキャパシタ絶縁膜６４の界面のダングリングボンドが重水素により終端され、また上部電極とキャパシタ絶縁膜６４の界面のダングリングボンドが重水素による終端されるため、前記キャパシタ絶縁膜６４に大きな電界が印加されてもリーク電流の発生が抑制され、安定な電気特性が得られる。
［第４の実施形態］
図７は、本発明の第４の実施形態による物理蒸着装置７０の構成を示す。ただし図７中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００４７】
図７を参照するに、物理蒸着装置７０は前記第１の実施形態による物理蒸着装置１０と類似した構成を有しているが、フィラメント１４および熱電子ビームＥＢを形成するマグネット１５Ａ，１５Ｂが撤去され、代わりに前記シリコンソース１３を加熱する、Ｐｔなどの高融点金属よりなるヒータ７３Ａを含むソース保持部７３が設けられている。また図７の構成では、電源７１ＡとインダクタンスＬと放電部７１Ｃとよりなるプラズマ発生装置７１が設けられている。
【００４８】
動作時には、前記処理容器１１内部のプロセス空間１１Ｃが前記排気ポート１０Ａを介して、例えば１．３３×１０-7Ｐａ（１×１０-9Ｔｏｒｒ）以下の高真空状態に排気され、次いで前記バルブ７３Ｂを開いて容器１１Ａ中の重水素ガスＤ2が、前記プロセス空間１１Ｃに導入される。前記プロセス空間１１Ｃの圧力が、例えば１．３３×１０-5Ｐａ（１×１０-7Ｔｏｒｒ）に到達したところで前記バルブ１０Ｂおよび１１Ｂが閉鎖される。
【００４９】
次いで前記ヒータ７３Ａが駆動され、前記シリコンソース１３を、Ｓｉ原子の蒸発が効率的に生じる例えば1400℃以上の温度に加熱する。同時に、前記プラズマ発生装置７１の電源７１Ａを駆動し、前記プラズマ発生部７１Ｃにおいて放電を開始させる。
【００５０】
これにより、前記容器１１内に封入された重水素ガスＤ2は励起され、重水素ラジカルＤ*が処理容器１１内において形成される。
【００５１】
重水素ラジカルＤ*は非常に活性が高く、前記シリコンソース１３から放出されて被処理基板Ｗへと処理容器１１内を進行中のＳｉ原子あるいはＳｉ原子団に結合して、Ｓｉ−Ｄボンドを形成する。このようなＤと結合したＳｉ原子が前記被処理基板Ｗ上に堆積することで、重水素濃度の高いシリコン膜が、前記基板Ｗ上に成長する。
［第5の実施形態］
図８は、本発明の第5の実施形態による物理蒸着装置８０の構成を示す。ただし図８中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００５２】
図８を参照するに、物理蒸着装置８０は、基本的に前記図２の物理蒸着装置の構成を有しており、これに前記図７のプラズマ発生部７１を組み合わせている。
【００５３】
このため、電子ビーム加熱の結果前記シリコンソース１３から放出されたＳｉ原子あるいはＳｉ原子団は、前記処理容器１１中を飛行中に活性度の極めて高い重水素ラジカルＤ*に遭遇し、高い確率でＳｉ−Ｄ結合が形成される。
【００５４】
このため、図８の構成を使ってシリコン膜を堆積することにより、高濃度で重水素をドープされたシリコン膜を成膜することが可能となる。
【００５５】
なお、図２，図７および図８の物理蒸着装置１０，７０あるいは８０において、先にも説明したように、シリコンソース１３の代わりに、ＴｉＮよりなるＴｉＮソースを設けることにより、重水素ドープされたＴｉＮ膜を成膜することも可能である。またその際、前記ＴｉＮソースの代わりにＴｉソースを使い、処理容器１１のプロセス空間１１Ｃの雰囲気を窒素ガスと重水素ガスの混合雰囲気とすることにより、前記被処理基板Ｗ上にＴｉＮ膜を成膜することも可能である。
【００５６】
さらに、以上の説明では、重水素ドープシリコン膜および重水素ドープＴｉＮ膜の成膜の例を説明したが、本発明は、他の材料、例えばＮｉＳｉ，ＴａＮなどの重水素ドープ膜を形成するのにも有用である。
【００５７】
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【図面の簡単な説明】
【００５８】
【図１】本発明の課題を説明する図である。
【図２】本発明の第１の実施形態による物理蒸着装置の構成を示す図である。
【図３】図２の物理蒸着装置で作製された重水素ドープシリコン膜の赤外吸収スペクトルを示す図である。
【図４Ａ】図２の物理蒸着装置で作製された、シリコン／シリコン酸化膜界面を有するモデル構造を示す図である。
【図４Ｂ】図４Ａのモデル構造における水素および重水素原子の深さ分布プロファイルを示す図である。
【図５Ａ】本発明の第２の実施形態による半導体装置の製造工程を示す図（その１）である。
【図５Ｂ】本発明の第２の実施形態による半導体装置の製造工程を示す図（その２）である。
【図５Ｃ】本発明の第２の実施形態による半導体装置の製造工程を示す図（その３）である。
【図５Ｄ】本発明の第２の実施形態による半導体装置の製造工程を示す図（その４）である。
【図５Ｅ】本発明の第２の実施形態による半導体装置の製造工程を示す図（その５）である。
【図５Ｆ】本発明の第２の実施形態による半導体装置の製造工程を示す図（その６）である。
【図５Ｇ】本発明の第２の実施形態による半導体装置の製造工程を示す図（その７）である。
【図６Ａ】本発明の第２の実施形態による半導体装置の製造工程を示す図（その１）である。
【図６Ｂ】本発明の第２の実施形態による半導体装置の製造工程を示す図（その２）である。
【図６Ｃ】本発明の第２の実施形態による半導体装置の製造工程を示す図（その３）である。
【図６Ｄ】本発明の第２の実施形態による半導体装置の製造工程を示す図（その４）である。
【図６Ｅ】本発明の第２の実施形態による半導体装置の製造工程を示す図（その５）である。
【図６Ｆ】本発明の第２の実施形態による半導体装置の製造工程を示す図（その６）である。
【図６Ｇ】本発明の第２の実施形態による半導体装置の製造工程を示す図（その７）である。
【図６Ｈ】本発明の第２の実施形態による半導体装置の製造工程を示す図（その８）である。
【図６Ｉ】本発明の第２の実施形態による半導体装置の製造工程を示す図（その９）である。
【図７】本発明の第３の実施形態による物理蒸着装置の構成を示す図である。
【図８】本発明の第４の実施形態による物理蒸着装置の構成を示す図である。
【符号の説明】
【００５９】
１０、７０，８０  物理蒸着装置
１０Ａ  排気ポート
１０Ｂ  バルブ
１１  処理容器
１１Ａ  重水素ガス源
１１Ｂ  バルブ
１１Ｃ  プロセス空間
１２  基板保持台
１３  シリコンソース
１４  フィラメント
１５Ａ，１５Ｂ  マグネット
２１  基板
２２  絶縁膜
２３Ａ  重水素ドープアモルファスシリコン膜
２３Ｂ  重水素非ドープアモルファスシリコン膜
４１  シリコン基板
４１Ａ  素子領域
４１Ｉ  素子分離領域
４１Ｗ  ｎ型ウェル
４１ａ，４１ｂ  ソース／ドレインエクステンション領域
４１ｃ，４１ｄ  ソース／ドレイン領域
４２  絶縁膜
４３Ａ  重水素ドープアモルファス／ポリシリコン膜
４３Ｂ  重水素非ドープポリシリコン膜
４３Ｇ  積層ゲート構造
ＳＷ１，ＳＷ２  側壁絶縁膜
６１  層間絶縁膜
６１Ａ，６１Ｂ  配線パターン
６２ａ，６２ｂ  バリアメタル膜
６２Ａ  ＳｉＣ膜
６２Ｂ  シリコン酸化膜
６３Ａ  重水素非ドープＴｉＮ下部電極膜
６３Ｂ  重水素ドープＴｉＮ下部電極膜
６４  キャパシタ絶縁膜
６５  重水素ドープＴｉＮ上部電極膜
６６  層間絶縁膜
６６Ａ〜６６Ｃ  ビアプラグ
６７Ａ〜６７Ｃ  配線パターン
７１  プラズマ発生部
７１Ａ  電源
７１Ｃ  放電部
７１Ｌ  コイル
Ｃ  ＭＩＭキャパシタ
ＥＢ  熱電子ビーム
【図１】
2009094348.tif 000003
【図２】
2009094348.tif 000004
【図３】
2009094348.tif 000005
【図４Ａ】
2009094348.tif 000006
【図４Ｂ】
2009094348.tif 000007
【図５Ａ】
2009094348.tif 000008
【図５Ｂ】
2009094348.tif 000009
【図５Ｃ】
2009094348.tif 000010
【図５Ｄ】
2009094348.tif 000011
【図５Ｅ】
2009094348.tif 000012
【図５Ｆ】
2009094348.tif 000013
【図５Ｇ】
2009094348.tif 000014
【図６Ａ】
2009094348.tif 000015
【図６Ｂ】
2009094348.tif 000016
【図６Ｃ】
2009094348.tif 000017
【図６Ｄ】
2009094348.tif 000018
【図６Ｅ】
2009094348.tif 000019
【図６Ｆ】
2009094348.tif 000020
【図６Ｇ】
2009094348.tif 000021
【図６Ｈ】
2009094348.tif 000022
【図６Ｉ】
2009094348.tif 000023
【図７】
2009094348.tif 000024
【図８】
2009094348.tif 000025