(57)【要約】      （修正有）【課題】電子部品の静電容量や抵抗値を正確に設計することのできる、電子部品内蔵配線回路基板の製造方法を提供すること。【解決手段】キャパシタ内蔵配線回路基板の製造方法であって、ベース絶縁層３の表面に下部電極１０を形成し、ベース絶縁層３の上に、下部電極１０を露出し、平面視において下部電極１０を含む層間開口部５が形成されるように層間接着剤層４を形成し、層間開口部５において、下部電極１０の表面に、誘電体材料のペースト２１を充填して誘電体層を形成し、誘電体層の表面に層間開口部５を被覆するように上部電極を形成する。【選択図】図２
2009026876.tif 000002
【特許請求の範囲】
【請求項１】
第１絶縁層の表面に下部電極を形成する工程と、
前記第１絶縁層の上に、前記下部電極を露出する開口部が形成されるように、第２絶縁層を形成する工程と、
前記開口部において、前記下部電極の表面に、誘電体材料または抵抗体材料を充填して誘電体層または抵抗体層を形成する工程と、
前記誘電体層または前記抵抗体層の表面に上部電極を形成する工程とを備え、
前記下部電極および前記上部電極を形成する工程において、前記下部電極および前記上部電極の少なくともいずれか一方を前記開口部内に含まれるように、形成することを特徴とする、電子部品内蔵配線回路基板の製造方法。
【請求項２】
前記第２絶縁層を形成する工程では、前記開口部の内周面と前記下部電極の外周面とが離間するように、前記開口部を前記下部電極より大きく形成することを特徴とする、請求項１に記載の電子部品内蔵配線回路基板の製造方法。
【請求項３】
前記上部電極を形成する工程では、前記上部電極の外周面と前記開口部の内周面とが離間するように、前記上部電極を前記開口部より大きく形成することを特徴とする、請求項２に記載の電子部品内蔵配線回路基板の製造方法。
【請求項４】
前記上部電極を形成する工程では、前記下部電極および前記上部電極を厚み方向に投影したときに、前記上部電極が前記下部電極に含まれるように、前記上部電極を形成することを特徴とする、請求項２に記載の電子部品内蔵配線回路基板の製造方法。
【請求項５】
前記上部電極を形成する工程では、前記上部電極の外周面と前記開口部の内周面とが離間するように、前記上部電極を前記開口部より小さく形成することを特徴とする、請求項１に記載の電子部品内蔵配線回路基板の製造方法。
【請求項６】
前記第２絶縁層を形成する工程では、前記開口部の内周面と前記下部電極の外周面とが離間するように、前記開口部を前記下部電極より小さく形成することを特徴とする、請求項５に記載の電子部品内蔵配線回路基板の製造方法。
【請求項７】
支持基板の上に形成される導体層の上に、開口部が形成されるように、絶縁層を形成する工程と、
前記開口部において、前記導体層の表面に、誘電体材料または抵抗体材料を充填して誘電体層または抵抗体層を形成する工程と、
前記誘電体層または前記抵抗体層の表面に上部電極を形成する工程と、
前記支持基板を除去する工程と、
前記誘電体層または前記抵抗体層の裏面に、下部電極を前記導体層から形成する工程とを備え、
前記下部電極および前記上部電極を形成する工程において、前記下部電極および前記上部電極の少なくともいずれか一方を前記開口部内に含まれるように、形成することを特徴とする、電子部品内蔵配線回路基板の製造方法。
【請求項８】
前記上部電極を形成する工程では、前記上部電極の外周面と前記開口部の内周面とが離間するように、前記上部電極を前記開口部より小さく形成することを特徴とする請求項７に記載の電子部品内蔵配線回路基板の製造方法。
【請求項９】
前記下部電極を形成する工程では、前記下部電極の外周面と前記開口部の内周面とが離間するように、前記下部電極を前記開口部より大きく形成することを特徴とする請求項８に記載の電子部品内蔵配線回路基板の製造方法。
【請求項１０】
前記下部電極を形成する工程では、前記下部電極の外周面と前記開口部の内周面とが離間するように、前記下部電極を前記開口部より小さく形成することを特徴とする、請求項７に記載の電子部品内蔵配線回路基板の製造方法。
【請求項１１】
前記下部電極を形成する工程では、前記下部電極および前記上部電極を厚み方向に投影したときに、前記上部電極が前記下部電極に含まれるように、前記下部電極を形成することを特徴とする、請求項１０に記載の電子部品内蔵配線回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品内蔵配線回路基板の製造方法に関する。
【背景技術】
【０００２】
従来より、配線回路基板に、キャパシタまたは抵抗体などの電子部品を内蔵させることが検討されている。
例えば、基材ベース上に、下部電極パッドを形成し、これらを被覆するように、樹脂からなる誘電層を形成し、その誘電層に、下部電極パッドの上面が露出するように、下部電極パッドとほぼ同じ大きさの穴を開口する。次いで、この穴に、媒質材料を充填し、その媒質材料の上に、下部電極パッドとほぼ同じ大きさの上部電極パッドを形成する、キャパシタ内蔵回路基板の製造方法が提案されている（例えば、特許文献１参照。）。
【特許文献１】米国特許２００４／０２５９３１７号公報（図３Ａ〜３Ｇ）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかるに、キャパシタにおいて、静電容量を正確に設計することが重要であるところ、この静電容量は、通常、下部電極および上部電極と、これらに接触する誘電体との接触面積により決定される。
一方、特許文献１に記載のキャパシタ内蔵回路基板では、下部電極および上部電極と、媒質材料との接触面積は、穴の大きさにより決定されている。しかし、その穴は、樹脂を加工して形成されているので、十分な精度で加工することが困難である。そのため、穴の大きさを正確に設計して、静電容量を正確に設計できないという不具合がある。
【０００４】
本発明の目的は、電子部品の静電容量や抵抗値を正確に設計することのできる、電子部品内蔵配線回路基板の製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の電子部品内蔵配線回路基板の製造方法は、第１絶縁層の表面に下部電極を形成する工程と、前記第１絶縁層の上に、前記下部電極を露出する開口部が形成されるように、第２絶縁層を形成する工程と、前記開口部において、前記下部電極の表面に、誘電体材料または抵抗体材料を充填して誘電体層または抵抗体層を形成する工程と、前記誘電体層または前記抵抗体層の表面に上部電極を形成する工程とを備え、前記下部電極および前記上部電極を形成する工程において、前記下部電極および前記上部電極の少なくともいずれか一方を前記開口部内に含まれるように、形成することを特徴としている。
【０００６】
この方法では、下部電極および上部電極を形成する工程において、下部電極および上部電極の少なくともいずれか一方を開口部内に含まれるように形成するので、一方の電極と誘電体層または抵抗体層との接触面積は、開口部の面積ではなく、一方の電極の面積のみによって決定される。
そのため、かかる接触面積は、加工の精度が低い第２絶縁層の開口部ではなく、加工の精度が高い一方の電極のみによって決定される。その結果、一方の電極を正確に設計すれば、電子部品の静電容量または抵抗値を正確に設計することができる。
【０００７】
また、本発明の電子部品内蔵配線回路基板の製造方法においては、前記第２絶縁層を形成する工程では、前記開口部の内周面と前記下部電極の外周面とが離間するように、前記開口部を前記下部電極より大きく形成することが好適である。また、この場合には、さらに、前記上部電極を形成する工程では、前記上部電極の外周面と前記開口部の内周面とが離間するように、前記上部電極を前記開口部より大きく形成することが好適である。
【０００８】
この方法では、第２絶縁層を形成する工程では、開口部を下部電極より大きく形成する一方で、上部電極を形成する工程では、上部電極を開口部より大きく形成する。そのため、上部電極を高い自由度でレイアウトすることができる。
また、この場合には、さらに、前記上部電極を形成する工程では、前記下部電極および前記上部電極を厚み方向に投影したときに、前記上部電極が前記下部電極に含まれるように、前記上部電極を形成することが好適である。
【０００９】
この方法では、上部電極を下部電極に含まれるように形成するので、上部電極と誘電体層または抵抗体層との接触面積は、開口部の面積ではなく、下部電極に含まれる上部電極の面積のみによって決定される。そのため、上部電極を正確に設計すれば、電子部品の静電容量または抵抗値を正確に設計することができる。
また、この電子部品内蔵配線回路基板の製造方法においては、前記上部電極を形成する工程では、前記上部電極の外周面と前記開口部の内周面とが離間するように、前記上部電極を前記開口部より小さく形成することが好適である。また、この場合には、さらに、前記第２絶縁層を形成する工程では、前記開口部の内周面と前記下部電極の外周面とが離間するように、前記開口部を前記下部電極より小さく形成することが好適である。
【００１０】
この方法では、上部電極を形成する工程では、上部電極を開口部より小さく形成する一方、第２絶縁層を形成する工程では、開口部を下部電極より小さく形成する。そのため、下部電極を開口部より大きく形成するので、下部電極を高い自由度でレイアウトすることができる。
また、本発明の電子部品内蔵配線回路基板の製造方法は、支持基板の上に形成される導体層の上に、開口部が形成されるように、絶縁層を形成する工程と、前記開口部において、前記導体層の表面に、誘電体材料または抵抗体材料を充填して誘電体層または抵抗体層を形成する工程と、前記誘電体層または前記抵抗体層の表面に上部電極を形成する工程と、前記支持基板を除去する工程と、前記誘電体層または前記抵抗体層の裏面に、下部電極を前記導体層から形成する工程とを備え、前記下部電極および前記上部電極を形成する工程において、前記下部電極および前記上部電極の少なくともいずれか一方を前記開口部内に含まれるように、形成することを特徴としている。
【００１１】
この方法では、下部電極および上部電極を形成する工程において、下部電極および上部電極の少なくともいずれか一方を開口部内に含まれるように形成するので、一方の電極と誘電体層または抵抗体層との接触面積は、開口部の面積ではなく、一方の電極の面積のみによって決定される。
そのため、かかる接触面積は、加工の精度が低い絶縁層の開口部ではなく、加工の精度が高い一方の電極のみによって決定される。その結果、一方の電極を正確に設計すれば、電子部品の静電容量または抵抗値を正確に設計することができる。
【００１２】
また、１層の絶縁層のみを形成し、さらに、支持基板を除去するので、薄型化が図られた電子部品内蔵配線回路基板を得ることができる。
また、この電子部品内蔵配線回路基板の製造方法においては、前記上部電極を形成する工程では、前記上部電極の外周面と前記開口部の内周面とが離間するように、前記上部電極を前記開口部より小さく形成することが好適である。また、この場合には、さらに、前記下部電極を形成する工程では、前記下部電極の外周面と前記開口部の内周面とが離間するように、前記下部電極を前記開口部より大きく形成することが好適である。
【００１３】
この方法では、上部電極を形成する工程では、上部電極を開口部より小さく形成する一方、下部電極を形成する工程では、下部電極を開口部より大きく形成する。そのため、下部電極を高い自由度でレイアウトすることができる。
また、本発明の電子部品内蔵配線回路基板の製造方法においては、前記下部電極を形成する工程では、前記下部電極の外周面と前記開口部の内周面とが離間するように、前記下部電極を前記開口部より小さく形成することが好適である。また、この場合には、さらに、前記下部電極を形成する工程では、前記下部電極および前記上部電極を厚み方向に投影したときに、前記上部電極が前記下部電極に含まれるように、前記下部電極を形成することが好適である。
【００１４】
この方法では、上部電極を下部電極に含まれるように形成するので、上部電極と誘電体層または抵抗体層との接触面積は、開口部の面積ではなく、上部電極の面積のみによって決定される。そのため、上部電極を正確に設計すれば、電子部品の静電容量または抵抗値を正確に設計することができる。
【発明の効果】
【００１５】
本発明の電子部品内蔵配線回路基板の製造方法では、下部電極および上部電極を形成する工程において、下部電極および上部電極の少なくともいずれか一方を開口部内に含まれるように形成するので、一方の電極と誘電体層または抵抗体層との接触面積は、開口部の面積ではなく、一方の電極の面積のみによって決定される。
そのため、かかる接触面積は、加工の精度が低い第２絶縁層や絶縁層の開口部ではなく、加工の精度が高い一方の電極のみによって決定される。その結果、一方の電極を正確に設計すれば、電子部品の静電容量または抵抗値を正確に設計することができる。
【発明を実施するための最良の形態】
【００１６】
図１は、本発明の電子部品内蔵配線回路基板の製造方法の一実施形態により製造されるキャパシタ内蔵配線回路基板の幅方向（長手方向に直交する方向）に沿う断面図、図２および図３は、図１に示すキャパシタ内蔵配線回路基板の製造方法の製造工程図を示す。
図１において、このキャパシタ内蔵配線回路基板１は、例えば、長手方向に延び、キャパシタ２を内蔵するフレキシブル配線回路基板である。キャパシタ内蔵配線回路基板１は、キャパシタ２の他に、第１絶縁層としてのベース絶縁層３と、ベース絶縁層３の上に形成される第２絶縁層としての層間接着剤層４と、３層の導体パターン（下部導体パターン１３、内部導体パターン１４および上部導体パターン１５）とを備えている。
【００１７】
ベース絶縁層３は、キャパシタ内蔵配線回路基板１の外形形状に対応する平帯状に形成されている。また、ベース絶縁層３には、厚み方向を貫通するベース開口部１７が形成されており、このベース開口部１７には、電極接続層１８が充填されている。
層間接着剤層４には、厚み方向を貫通し、平面視（厚み方向に投影したときと同義、以下同様。）略矩形状の開口部としての層間開口部５が形成されている。
【００１８】
層間開口部５は、ベース開口部１７を平面視においてその中央部において含むように配置されている。
３層の導体パターンは、ベース絶縁層３の裏面に形成される下部導体パターン１３と、ベース絶縁層３の表面に、層間接着剤層４に被覆されるように形成される内部導体パターン１４と、層間接着剤層４の表面に形成される上部導体パターン１５とを備えている。各導体パターンは、長手方向に延び、幅方向において互いに間隔を隔てて並列配置される複数の配線を備える配線回路パターンとして形成されている。なお、下部導体パターン１３は、電極接続層１８の裏面と接触するように配置されている。
【００１９】
そして、キャパシタ２は、ベース絶縁層３の表面に形成される下部電極１０と、ベース絶縁層３の上で、層間開口部５に充填されるように形成される誘電体層１１と、誘電体層１１の表面に形成される上部電極１２とを備えている。
下部電極１０は、例えば、平面視略矩形状に形成され、平面視において層間開口部５内に含まれるように形成されている。より具体的には、下部電極１０は、下部電極１０の外周側面と層間開口部５の内周側面とが離間するように、層間開口部５より小さく、層間開口部５と相似形状に形成されている。また、下部電極１０は、ベース開口部１７を被覆し、電極接続層１８の表面と接触するように配置されている。これによって、下部電極１０は、電極接続層１８を介して下部導体パターン１３に電気的に接続されている。
【００２０】
誘電体層１１は、ベース絶縁層３の表面に、層間開口部５に充填されるように形成されている。また、誘電体層１１は、下部電極１０の表面を被覆している。
上部電極１２は、例えば、平面視略矩形状に形成され、平面視において層間開口部５を含むように形成されている。より具体的には、上部電極１２は、上部電極１２の外周側面と層間開口部５の内周側面とが離間するように、層間開口部５より大きく、層間開口部５と相似形状に形成されている。これによって、上部電極１２は、平面視において下部電極１０を含むように、下部電極１０と厚み方向において誘電体層１１を介して対向配置される。
【００２１】
また、このキャパシタ内蔵配線回路基板１は、必要により、下部カバー絶縁層２６と上部カバー絶縁層２８とを備えている。
下部カバー絶縁層２６は、任意的に、ベース絶縁層３の下に形成されており、より具体的には、ベース絶縁層３の裏面に、下部導体パターン１３を被覆するように、下部接着剤層２７を介して形成されている。
【００２２】
上部カバー絶縁層２８は、任意的に、層間接着剤層４の上に形成されており、より具体的には、層間接着剤層４の表面に、上部電極１２および上部導体パターン１５を被覆するように、上部接着剤層２９を介して形成されている。
なお、このキャパシタ内蔵配線回路基板１には、図１の仮想線で示すように、必要により、ベース絶縁層３および層間接着剤層４を厚み方向に貫通するスルーホール２４が形成されており、さらに、必要により、スルーホール２４の内周側面に、下部導体パターン１３および上部導体パターン１５を電気的に接続するためのめっき層２５が形成されている。
【００２３】
次に、このキャパシタ内蔵配線回路基板１の製造方法について、図２および図３を参照して説明する。
この方法では、図２（ａ）に示すように、まず、ベース絶縁層３を用意し、そのベース絶縁層３の裏面に下部導体層６を積層し、次いで、ベース絶縁層３にベース開口部１７を形成して、電極接続層１８を充填するとともに、電極接続層１８を含むベース絶縁層３の表面に下部電極１０および内部導体パターン１４を形成する。
【００２４】
ベース絶縁層３は、例えば、絶縁材料のフィルムなどからなり、ベース絶縁層３を形成する絶縁材料としては、例えば、ポリイミド、ポリアミドイミド、アクリル、ポリエーテルニトリル、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリ塩化ビニル樹脂などの合成樹脂などが用いられる。好ましくは、ポリイミドが用いられる。
【００２５】
下部導体層６を形成する導体材料としては、例えば、銅、ニッケル、金、はんだ、またはこれらの合金などが用いられる。好ましくは、銅が用いられる。
電極接続層１８、下部電極１０および内部導体パターン１４を形成する材料としては、上記した下部導体層６の導体材料と同様のものが用いられる。
下部導体層６を積層するには、例えば、ベース絶縁層３の裏面に、下部導体層６を貼着する。なお、下部導体層６をベース絶縁層３の裏面に貼着せずとも、例えば、ベース絶縁層３の裏面に予め下部導体層６が積層されている２層基材を用いることもできる。
【００２６】
ベース開口部１７を形成するには、例えば、エッチング、穿孔などによりベース絶縁層３を開口する。
電極接続層１８、下部電極１０および内部導体パターン１４は、例えば、アディティブ法などのパターンニング法によって、上記したパターンで形成する。
アディティブ法では、まず、ベース開口部１７を含むベース絶縁層３の表面に、図示しない種膜を形成する。種膜は、スパッタリング、好ましくは、クロムスパッタリングおよび銅スパッタリングにより、クロム薄膜と銅薄膜とを順次積層する。
【００２７】
次いで、この種膜の表面に、下部電極１０および内部導体パターン１４と逆パターンのめっきレジストを形成した後、めっきレジストから露出する種膜の表面に、電解めっきにより、電極接続層１８、下部電極１０および内部導体パターン１４を同時に形成する。その後、めっきレジストおよびそのめっきレジストが積層されていた部分の種膜を除去する。
【００２８】
なお、電極接続層１８のベース開口部１７への充填後、サブトラクティブ法により、電極接続層１８、下部電極１０および内部導体パターン１４を形成することもできる。
電極接続層１８のベース開口部１７への充填では、例えば、上記した導体材料のペーストのベース開口部１７内への塗布や、めっきなどが用いられる。
サブトラクティブ法では、まず、電極接続層１８およびベース絶縁層３の表面に、導体層を積層し、その導体層の上に、下部電極１０および内部導体パターン１４と同一パターンのエッチングレジストを形成する。次いで、エッチングレジストから露出する導体層をエッチングした後、エッチングレジストを除去する。
【００２９】
下部導体層６の厚みは、例えば、５〜３５μｍ、好ましくは、１２〜１８μｍであり、下部電極１０および内部導体パターン１４の厚みは、例えば、５〜３５μｍ、好ましくは、１２〜１８μｍである。また、ベース開口部１７（電極接続層１８）の幅（幅方向長さ）および長さ（長手方向長さ）は、例えば、２０〜１００μｍである。また、下部電極１０の幅および長さは、例えば、５０〜７００００μｍ、好ましくは、１００〜２０００μｍであり、内部導体パターン１４の幅は、例えば、１０〜１００μｍ、好ましくは、４０〜８０μｍである。
【００３０】
次いで、この方法では、図２（ｂ）に示すように、ベース絶縁層３の上に、層間接着剤層４を形成する。
層間接着剤層４の接着成分としては、例えば、エポキシ系接着剤、アクリル系接着剤、ポリアミド系接着剤、ポリイミド系接着剤、ポリエステル系接着剤などが用いられる。
層間接着剤層４を形成するには、離型紙１６が積層された層間接着剤層４を、ベース絶縁層３の表面に貼着する。また、層間接着剤層４および離型紙１６には、レーザやエッチングなどによって、層間開口部５が形成されている。この貼着により、層間接着剤層４が、ベース絶縁層３の表面に、内部導体パターン１４を被覆するように形成されるとともに、層間接着剤層４の層間開口部５が、下部電極１０を露出している。
【００３１】
すなわち、層間接着剤層４の形成では、層間開口部５の内周側面と下部電極１０の外周側面とが離間するように、層間開口部５を下部電極１０より大きく形成する。
より具体的には、層間開口部５の内周側面は、下部電極１０の外周側面に対して、例えば、１０〜５００μｍ、好ましくは、５０〜２５０μｍ外側に向かって離間している。また、層間開口部５の幅および長さは、下部電極１０の幅および長さより長く、より具体的には、層間開口部５の幅および長さが、例えば、１００〜８００００μｍ、好ましくは、１５０〜３００００μｍである。
【００３２】
次いで、この方法では、図２（ｃ）〜図３（ｅ）に示すように、層間開口部５において、下部電極１０の表面および下部電極１０から露出するベース絶縁層３の表面に、誘電体層１１を形成する。
誘電体層１１を形成するには、図２（ｃ）に示すように、まず、誘電体材料のペースト２１を層間開口部５に充填する。
【００３３】
ペースト２１は、例えば、誘電体材料を含むペーストであって、より具体的には、セラミックなどの誘電体材料の粒子が、粘性のあるバインダおよび分散媒中に分散されたペーストである。セラミックとしては、例えば、ＢａＴｉＯ3、Ｎｂ2Ｏ5、ＳｒＴｉＯ3などが用いられ、好ましくは、ＢａＴｉＯ3が用いられる。バインダとしては、例えば、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、ウレタン樹脂などの熱硬化性樹脂が用いられる。分散媒として、例えば、メチルエチルケトン、Ｎ−メチルピロリドン（ＮＭＰ）などが用いられる。
【００３４】
このような誘電体材料のペースト２１としては、一般に市販されているものを用いることができ、例えば、Ｉｎｔｅｒｒａ  ＥＰ４１０キャパシタペースト（商品名、比誘電率４０、デュポン社製）が用いられる。
このようにして形成されるペースト２１の厚み（乾燥硬化前厚み）は、例えば、５〜１００μｍ、好ましくは１０〜５０μｍである。
【００３５】
次いで、図２（ｄ）に示すように、離型紙１６を除去する。離型紙１６を除去するには、例えば、離型紙１６を層間接着剤層４から引き剥がす。
その後、図３（ｅ）に示すように、製造途中のキャパシタ内蔵配線回路基板１を加熱して、ペースト２１を乾燥および硬化させることにより、誘電体層１１を形成する。乾燥温度は、例えば、５０〜２５０℃、乾燥時間は、例えば、１０〜６０分間であり、硬化温度は、例えば、１００〜２５０℃、硬化時間は、例えば、３０〜９０分間である。
【００３６】
この加熱により、誘電体層１１の表面と層間接着剤層４の表面とがほぼ面一となるように、加熱後のペースト２１（誘電体層１１）が厚み方向に収縮する。
加熱後のペースト２１の厚み（乾燥硬化後厚み）、つまり、誘電体層１１の厚みは、例えば、８〜１００μｍ、好ましくは１０〜５０μｍである。
次いで、この方法では、図３（ｆ）および図３（ｇ）に示すように、上部電極１２を誘電体層１１の表面を含む層間接着剤層４の表面に形成すると同時に、上部導体パターン１５を層間接着剤層４の表面に形成し、また、下部導体パターン１３をベース絶縁層３の裏面に形成する。
【００３７】
上部電極１２および上部導体パターン１５と下部導体パターン１３とを形成するには、上記と同様のサブトラクティブ法などのパターンニング法が用いられる。
サブトラクティブ法では、まず、図３（ｆ）に示すように、誘電体層１１および層間接着剤層４の表面に、上部導体層７を積層する。次いで、図３（ｇ）に示すように、上部導体層７をエッチングして、上部電極１２および上部導体パターン１５を上記したパターンで形成し、また、下部導体層６をエッチングして、下部導体パターン１３を上記したパターンで形成する。
【００３８】
この上部電極１２の形成では、上部電極１２の外周側面と層間開口部５の内周側面とが離間するように、上部電極１２を層間開口部５より大きく形成する。
より具体的には、上部電極１２の外周側面は、層間開口部５の内周側面に対して、例えば、１０〜５００μｍ、好ましくは、５０〜２５０μｍ外側に向かって離間している。また、上部電極１２の幅および長さは、層間開口部５の幅および長さより長く、より具体的には、上部電極１２の幅および長さが、例えば、５〜５００μｍ、好ましくは、５０〜２５０μｍである。
【００３９】
上部電極１２および上部導体パターン１５の厚みは、例えば、５〜３５μｍ、好ましくは、８〜１８μｍである。上部導体パターン１５の幅は、例えば、１００〜１０００μｍ、好ましくは、２００〜５００μｍである。
下部導体パターン１３の幅は、例えば、５００〜１００００μｍ、好ましくは、２０００〜５０００μｍである。
【００４０】
また、図３（ｆ）では図示しないが、上部電極１２および上部導体パターン１５を、アディティブ法により形成することもできる。
なお、上記した上部電極１２、上部導体パターン１５および下部導体パターン１３の形成では、図３（ｇ）の仮想線で示すように、必要により、ベース絶縁層３および層間接着剤層４にスルーホール２４を形成し、そのスルーホール２４の内周側面に、必要により、めっき層２５を形成することもできる。めっき層２５の形成は、例えば、めっきなどが用いられる。
【００４１】
その後、この方法では、図３（ｈ）に示すように、ベース絶縁層３の下に、下部導体パターン１３を被覆するように、下部接着剤層２７を介して下部カバー絶縁層２６を形成する。また、層間接着剤層４の上に、上部電極１２および上部導体パターン１５を被覆するように、上部接着剤層２９を介して上部カバー絶縁層２８を形成する。下部カバー絶縁層２６および上部カバー絶縁層２８は、ベース絶縁層３と同様の絶縁材料からなり、その厚さは、例えば、１０〜１００μｍである。
【００４２】
そして、この方法では、下部電極１０の形成において、下部電極１０を、平面視において、その後に形成される層間開口部５内に含まれるように、形成する。そのため、下部電極１０と誘電体層１１との接触面積は、層間開口部５の面積ではなく、下部電極１０の面積のみによって決定される。
そのため、かかる接触面積は、加工の精度が低い層間接着剤層４の層間開口部５ではなく、加工の精度が高い下部電極１０のみによって決定される。その結果、下部電極１０を正確に設計して、キャパシタ２の静電容量を正確に設計することができる。
【００４３】
さらに、層間接着剤層４の形成では、層間開口部５を下部電極１０より大きく形成する一方で、上部電極１２の形成では、上部電極１２を層間開口部５より大きく形成する。そのため、上部電極１２を高い自由度でレイアウトすることができる。
なお、上記した説明では、本発明の電子部品内蔵配線回路基板の製造方法を、キャパシタを内蔵するキャパシタ内蔵配線回路基板の製造方法として例示して説明したが、本発明の電子部品内蔵配線回路基板の製造方法は、これに限定されず、例えば、電子部品としての抵抗を備える抵抗内蔵配線回路基板の製造方法に適用することもできる。
【００４４】
この場合には、抵抗２は、下部電極１０と、上部電極１２と、層間開口部５において、下部電極１０の表面に、抵抗体材料のペースト２１を充填することにより、下部電極１０および上部電極１２に挟まれるように形成される抵抗体層１１とを備えている。
抵抗体材料のペーストは、例えば、抵抗体材料を含むペーストであって、より具体的には、炭素、ケイ素などの抵抗体材料の粒子が、粘性のあるバインダおよび分散媒中に分散されたペーストである。バインダおよび分散媒としては、上記と同様のものが用いられる。
【００４５】
このような抵抗体材料のペースト２１としては、一般に市販されているものを用いることができ、例えば、ＴＵ−５０−８シリーズ（商品名、比抵抗５０Ω／□、Ａｓａｈｉ  Ｃｈｅｍｉｃａｌ社製）が用いられる。
抵抗体層１１は、充填される抵抗体材料のペースト２１を、上記と同様の条件で加熱することにより、形成される。
【００４６】
また、上記した説明では、下部電極１０、誘電体層１１（層間接着剤層４）および上部電極１２を平面視略矩形状に形成したが、例えば、平面視円形状などの適宜の形状に形成することもできる。
また、上記した説明では、導体パターンを３層設けたが、例えば、導体パターンを、４層以上の多層で設けることもできる。
【００４７】
図４および図５は、本発明の電子部品内蔵配線回路基板の製造方法の他の実施形態により製造されるキャパシタ内蔵配線回路基板の幅方向に沿う断面図であって、図４は、下部電極が開口部内に含まれ、上部電極が下部電極より小さい態様を示し、図５は、上部電極が開口部内に含まれ、下部電極が開口部より大きい態様を示す。なお、上記した各部に対応する部分については、以降の各図面において同一の参照符号を付し、その詳細な説明を省略する。
【００４８】
上記した説明では、上部電極１２を層間開口部５より大きく形成したが、例えば、上部電極１２を下部電極１０より小さく形成することもできる。
図４に示すように、このキャパシタ内蔵配線回路基板１では、上部電極１２は、下部電極１０および上部電極１２を厚み方向に投影したときに、上部電極１２が下部電極１０に含まれるように、形成されている。
【００４９】
このキャパシタ内蔵配線回路基板１の製造方法では、上記した図２および図３の工程において、図３（ｇ）の点線で示すように、上部電極１２を、下部電極１０および上部電極１２を厚み方向に投影したときに上部電極１２が下部電極１０に含まれるように、形成する。
より具体的には、上部電極１２の幅および長さは、下部電極１０の幅および長さより短く、より具体的には、上部電極１２の幅および長さが、例えば、１００〜８００００μｍ、好ましくは、５００〜２４００μｍである。
【００５０】
そして、この方法では、上部電極１２を、平面視において、下部電極１０に含まれるように形成するので、上部電極１２と誘電体層１１との接触面積は、層間開口部５の面積ではなく、下部電極１０に含まれる上部電極１２の面積のみによって決定される。そのため、上部電極１２を正確に設計して、キャパシタ２の静電容量を正確に設計することができる。
【００５１】
また、上記した説明では、下部電極１０の形成において、下部電極１０を層間開口部５内に含まれるように形成したが、図５に示すように、例えば、上部電極１２を、層間開口部５内に含まれるように形成することもできる。
図５において、このキャパシタ内蔵配線回路基板１では、下部電極１０は、平面視において層間開口部５を含むように形成されている。より具体的には、下部電極１０は、下部電極１０の外周側面と層間開口部５の内周側面とが離間するように、層間開口部５より大きく、層間開口部５と相似形状に形成されている。
【００５２】
上部電極１２は、平面視において層間開口部５内に含まれるように形成されている。より具体的には、上部電極１２は、上部電極１２の外周側面と層間開口部５の内周側面とが離間するように、層間開口部５より小さく、層間開口部５と相似形状に形成されている。また、上部電極１２は、誘電体層１１の表面のみに形成されている。
次に、このキャパシタ内蔵配線回路基板１の製造方法について、図６および図７を参照して説明する。
【００５３】
この方法では、図６（ａ）に示すように、ベース絶縁層３の裏面に下部導体層６を積層し、次いで、ベース絶縁層３にベース開口部１７を形成して、電極接続層１８を充填するとともに、電極接続層１８を含むベース絶縁層３の表面に下部電極１０および内部導体パターン１４を形成する。
下部電極１０は、次に形成される層間接着剤層４の層間開口部５を含むように形成する。
【００５４】
下部電極１０の幅および長さは、例えば、１００〜９００００μｍ、好ましくは、５００〜５０００μｍである。
次いで、この方法では、図６（ｂ）に示すように、ベース絶縁層３の上に、下部電極１０の外周端部を被覆するように、層間接着剤層４を形成する。層間接着剤層４の形成において、層間開口部５の内周側面と下部電極１０の外周側面とが離間するように、層間開口部５を下部電極１０より小さく形成する。
【００５５】
より具体的には、層間開口部５の内周側面は、下部電極１０の外周側面に対して、例えば、５〜３００μｍ、好ましくは、５０〜２００μｍ内側に向かって離間している。また、層間開口部５の幅および長さは、下部電極１０の幅および長さより短く、より具体的には、層間開口部５の幅および長さが、例えば、１００〜８９９００μｍ、好ましくは、４００〜４９００μｍである。
【００５６】
次いで、この方法では、図６（ｃ）に示すように、層間開口部５において、下部電極１０の表面に、誘電体層１１を形成する。
次いで、この方法では、図７（ｄ）および図７（ｅ）に示すように、上部電極１２を誘電体層１１の表面のみに形成すると同時に、上部導体パターン１５を層間接着剤層４の表面に形成する。また、下部導体パターン１３をベース絶縁層３の裏面に形成する。
【００５７】
上部電極１２の形成では、上部電極１２の外周側面と層間開口部５の内周側面とが離間するように、上部電極１２を層間開口部５より小さく形成する。
より具体的には、上部電極１２の外周側面は、層間開口部５の内周側面に対して、例えば、５〜９００μｍ、好ましくは、５０〜７００μｍ内側に向かって離間している。また、上部電極１２の幅および長さは、層間開口部５の幅および長さより短く、より具体的には、上部電極１２の幅および長さが、例えば、１００〜８９６００μｍ、好ましくは、４００〜４９００μｍである。
【００５８】
その後、この方法では、図７（ｆ）に示すように、ベース絶縁層３の下に、下部接着剤層２７を介して下部カバー絶縁層２６を形成する。また、層間接着剤層４の上に、上部接着剤層２９を介して上部カバー絶縁層２８を形成する。
そして、この方法では、上部電極１２の形成において、上部電極１２を、平面視において、層間開口部５内に含まれるように形成する。そのため、上部電極１２と誘電体層１１との接触面積は、層間開口部５の面積ではなく、上部電極１２の面積のみによって決定される。
【００５９】
そのため、かかる接触面積は、加工の精度が低い層間接着剤層４の層間開口部５ではなく、加工の精度が高い上部電極１２のみによって決定される。その結果、上部電極１２を正確に設計して、キャパシタ２の静電容量を正確に設計することができる。
さらに、この方法では、層間接着剤層４の形成では、層間開口部５を上部電極１２より大きく形成する一方で、下部電極１０の形成では、下部電極１０を層間開口部５より大きく形成する。そのため、下部電極１０を高い自由度でレイアウトすることができる。
【００６０】
次に、支持基板および下部導体層からなる２層基材を用いる、本発明の電子部品内蔵配線回路基板の製造方法の一実施形態であるキャパシタ内蔵配線回路基板の製造方法について、図８および図９を参照して説明する。
この方法では、図８（ａ）に示すように、まず、支持基板２２とその支持基板２２の上に積層される導体層としての下部導体層６とからなる２層基材２３を用意する。
【００６１】
支持基板２２としては、下部導体層６を支持するため、例えば、ポリエチレンなどの樹脂フィルムや、例えば、銅、ステンレスなどの金属箔などからなり、好ましくは、金属からなる。支持基板２２の厚さは、例えば、５〜１００μｍ、好ましくは、１８〜５０μｍである。
次いで、この方法では、図８（ｂ）に示すように、支持基板２２の上に形成される下部導体層６の上に、層間開口部５が形成されるように、絶縁層としての層間接着剤層４を形成する。
【００６２】
次いで、この方法では、図８（ｃ）に示すように、層間開口部５において、下部導体層６の表面に、誘電体層１１を形成する。
次いで、この方法では、図９（ｄ）および図９（ｅ）に示すように、上部電極１２を誘電体層１１の表面に形成すると同時に、上部導体パターン１５を層間接着剤層４の表面に形成する。また、図９（ｅ）に示すように、支持基板２２を除去した後、下部電極１０および下部導体パターン１３を下部導体層６からベース絶縁層３の裏面に形成する。支持基板２２は、エッチングなどにより除去する。
【００６３】
上部電極１２の形成において、上部電極１２を、厚み方向に投影したときに上部電極１２が層間開口部５内に含まれるように、形成する。つまり、上部電極１２の形成では、上部電極１２の外周側面と層間開口部５の内周側面とが離間するように、上部電極１２を層間開口部５より小さく形成する。
また、下部電極１０の形成において、下部電極１０を、厚み方向に投影したときに下部電極１０が層間開口部５を含むように、形成する。つまり、下部電極１０の形成では、下部電極１０の外周側面と層間開口部５の内周側面とが離間するように、下部電極１０を層間開口部５より大きく形成する。
【００６４】
なお、上記した上部電極１２、上部導体パターン１５、下部電極１０および下部導体パターン１３の形成では、図９（ｅ）の仮想線で示すように、必要により、層間接着剤層４にスルーホール２４を形成し、そのスルーホール２４の内周側面に、必要により、上部導体パターン１５および下部電極１０を電気的に接続するためのめっき層２５を形成することもできる。
【００６５】
次いで、この方法では、図９（ｆ）に示すように、ベース絶縁層３の下に、下部接着剤層２７を介して下部カバー絶縁層２６を形成する。また、層間接着剤層４の上に、上部接着剤層２９を介して上部カバー絶縁層２８を形成する。なお、上部カバー絶縁層２８および上部接着剤層２９には、平面視において上部電極１２の中央部を露出するカバー開口部９が、形成されている。
【００６６】
そして、この方法では、上部電極１２の形成において、平面視において、上部電極１２を層間開口部５内に含まれるように形成する。そのため、上部電極１２と誘電体層１１との接触面積は、層間開口部５の面積ではなく、上部電極１２の面積のみによって決定される。
そのため、かかる接触面積は、加工の精度が低い層間接着剤層４の層間開口部５ではなく、加工の精度が高い上部電極１２のみによって決定される。その結果、上部電極１２を正確に設計して、キャパシタ２の静電容量を正確に設計することができる。
【００６７】
さらに、この方法では、層間接着剤層４の形成では、層間開口部５を上部電極１２より大きく形成する一方で、下部電極１０の形成では、下部電極１０を層間開口部５より大きく形成する。そのため、下部電極１０を高い自由度でレイアウトすることができる。
また、この方法では、ベース絶縁層３を設けず、１層の層間接着剤層４のみを形成し、さらに、支持基板２２を除去するので、薄型化が図られたキャパシタ内蔵配線回路基板１を得ることができる。
【００６８】
なお、上記した説明では、下部電極１０の形成において、下部電極１０を、層間開口部５を含むように、形成したが、例えば、図９（ｅ）の点線に示すように、下部電極１０および上部電極１２の形成において、平面視において上部電極１２を下部電極１０に含まれるように形成し、かつ、下部電極１０を層間開口部５内に含まれるように形成することもできる。
【図面の簡単な説明】
【００６９】
【図１】本発明の電子部品内蔵配線回路基板の製造方法の一実施形態により製造されるキャパシタ内蔵配線回路基板の幅方向に沿う断面図である。
【図２】図１に示すキャパシタ内蔵配線回路基板の製造方法の製造工程図であって、（ａ）は、ベース絶縁層に下部導体層、電極接続層、下部電極および内部導体パターンを形成する工程、（ｂ）は、ベース絶縁層の上に層間接着剤層を形成する工程、（ｃ）は、誘電体材料のペーストを層間開口部に充填する工程、（ｄ）は、離型紙を除去する工程を示す。
【図３】図２に続いて、図１に示すキャパシタ内蔵配線回路基板の製造方法の製造工程図であって、（ｅ）は、ペーストを加熱する工程、（ｆ）は、誘電体層および層間接着剤層の表面に上部導体層を積層する工程、（ｇ）は、上部電極、上部導体パターン、下部電極および下部導体パターンを形成する工程、（ｈ）は、下部カバー絶縁層および上部カバー絶縁層を形成する工程を示す。
【図４】本発明の電子部品内蔵配線回路基板の製造方法の他の実施形態により製造されるキャパシタ内蔵配線回路基板の幅方向に沿う断面図であって、下部電極が開口部内に含まれ、上部電極が下部電極より小さい態様を示す。
【図５】本発明の電子部品内蔵配線回路基板の製造方法の他の実施形態により製造されるキャパシタ内蔵配線回路基板の幅方向に沿う断面図であって、上部電極が開口部内に含まれ、下部電極が開口部より大きい態様を示す。
【図６】図５に示すキャパシタ内蔵配線回路基板の製造方法の製造工程図であって、（ａ）は、ベース絶縁層に下部導体層、電極接続層、下部電極および内部導体パターンを形成する工程、（ｂ）は、ベース絶縁層の上に層間接着剤層を形成する工程、（ｃ）は、下部電極の表面に誘電体層を形成する工程を示す。
【図７】図６に続いて、図５に示すキャパシタ内蔵配線回路基板の製造方法の製造工程図であって、（ｄ）は、誘電体層および層間接着剤層の表面に上部導体層を積層する工程、（ｅ）は、上部電極、上部導体パターン、下部電極および下部導体パターンを形成する工程、（ｆ）は、下部カバー絶縁層および上部カバー絶縁層を形成する工程を示す。
【図８】本発明の電子部品内蔵配線回路基板の製造方法の一実施形態であるキャパシタ内蔵配線回路基板の製造方法の製造工程図であって、（ａ）は、支持基板および下部導体層からなる２層基材を用意する工程、（ｂ）は、下部導体層の上に層間接着剤層を形成する工程、（ｃ）は、下部導体層の表面に誘電体層を形成する工程を示す。
【図９】図８に続いて、本発明の電子部品内蔵配線回路基板の製造方法の一実施形態であるキャパシタ内蔵配線回路基板の製造方法の製造工程図であって、（ｄ）は、誘電体層および層間接着剤層の表面に上部導体層を積層する工程、（ｅ）は、上部電極、上部導体パターン、下部電極および下部導体パターンを形成する工程、（ｆ）は、下部カバー絶縁層および上部カバー絶縁層を形成する工程を示す。
【符号の説明】
【００７０】
１      キャパシタ内蔵配線回路基板
３      ベース絶縁層
４      層間接着剤層
５      層間開口部
６      下部導体層
１０    下部電極
１１    誘電体層（抵抗体層）
１２    上部電極
２１    ペースト
２２    支持基板
【図１】
2009026876.tif 000003
【図２】
2009026876.tif 000004
【図３】
2009026876.tif 000005
【図４】
2009026876.tif 000006
【図５】
2009026876.tif 000007
【図６】
2009026876.tif 000008
【図７】
2009026876.tif 000009
【図８】
2009026876.tif 000010
【図９】
2009026876.tif 000011