(57)【要約】【課題】アイドル電流の温度係数を大きくすることが可能な増幅回路を提供する。【解決手段】信号を増幅して出力するトランジスタＱ１を有する増幅段回路１１と、トランジスタＱ１と実質的に同じ層構造をなし、コレクタが電圧供給端子Ｖｄｃに接続され、エミッタがトランジスタＱ１のベースに接続されたトランジスタＱ２、アノードがトランジスタＱ２のエミッタに接続され、カソードが接地され、トランジスタＱ２のオン電圧よりも低いオン電圧を有するダイオードＤ１、及び、制御電圧供給端子Ｖｃｏｎから供給される電圧を、温度上昇に対して電圧が減少する負の係数を持つように設定して、トランジスタＱ２のベースに供給する電圧供給回路２３を有し、トランジスタＱ１と同一基板上に形成されたバイアス回路２１とを備える。【選択図】図１
2009094791.tif 000002
【特許請求の範囲】
【請求項１】
信号がベースに入力され、増幅された信号がコレクタに出力され、エミッタが接地された第１のトランジスタと、
前記第１のトランジスタと実質的に同じ層構造をなして同一の基板上に形成され、コレクタが電圧供給端子に接続され、エミッタが前記第１のトランジスタのベースに接続された第２のトランジスタ、アノードが前記第２のトランジスタのエミッタに接続され、カソードが接地され、前記第２のトランジスタのオン電圧よりも低いオン電圧を有するダイオード、及び、制御電圧供給端子から供給される電圧を、温度上昇に対して電圧が減少する負の係数を持つように設定して、前記第２のトランジスタのベースに供給する電圧供給回路を有するバイアス回路と、
を備えていることを特徴とする増幅回路。
【請求項２】
前記電圧供給回路は、前記第１のトランジスタと実質的に同じ層構造をなし前記基板上に形成された第３及び第４のトランジスタとを有し、前記第３のトランジスタのコレクタは前記電圧供給端子に接続され、前記第３のトランジスタのベースは、前記第２のトランジスタのベース、前記第４のトランジスタのコレクタ、及び第１の抵抗を介して前記制御電圧供給端子に接続され、前記第３のトランジスタのエミッタは、前記第４のトランジスタのベースに接続且つ第２の抵抗を介して接地され、前記第４のトランジスタのエミッタは接地されていることを特徴とする請求項１に記載の増幅回路。
【請求項３】
前記ダイオードは、前記第２のトランジスタと実質的に同じ層構造を有し、前記第２のトランジスタのベース及びコレクタに相当する部分をｐｎ接合とする構造を有することを特徴とする請求項１または２に記載の増幅回路。
【請求項４】
前記第１のトランジスタは、ＩｎＧａＰを有するエミッタ、ＧａＡｓを有するベース、ＧａＡｓを有するコレクタからなる構成のヘテロ接合バイポーラトランジスタであることを特徴とする請求項１乃至３のいずれか１項に記載の増幅回路。
【請求項５】
前記ダイオードは、ショットキーダイオードであることを特徴とする請求項１または２に記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイポーラトランジスタを使用した増幅回路に関する。
【背景技術】
【０００２】
バイポーラトランジスタを用いた高出力増幅器は、コレクタ電流が温度変化に対して大きく影響を受けることから、例えばトランジスタをダイオード接続したカレントミラー回路でバイアス電流が供給されている。また、バイアス回路の出力インピーダンスを下げるため、エミッタフォロワ等を介してベース電流を供給するように構成されたバイアス回路が用いられることが多い。
【０００３】
例えば、エミッタフォロワ構成のトランジスタのコレクタには、電源電圧Ｖccが供給され、ベースには、電圧供給回路を介してベース電圧が供給され、エミッタは、ダイオード接続されたトランジスタを介して接地電位に接続されるとともに、インダクタを介して増幅用トランジスタのベースに接続されたバイアス回路が開示されている（例えば、特許文献１参照。）。
【０００４】
この開示されたバイアス回路は、増幅用トランジスタのベース電位に負の温度係数を持たせることで、増幅回路のアイドル電流（コレクタ電流）の温度特性のフラット化を図ったものであり、電力効率（高周波出力電力／直流投入電力で定義）の温度特性のフラット化、つまり、温度による変化を小さくすることができる。
【０００５】
しかし、アイドル電流は、増幅用トランジスタの相互コンダクタンスに直接影響を及ぼし、しかも、相互コンダクタンスは増幅回路の利得（出力電力／入力電力）に強い影響を及ぼす。つまり、例えば、温度一定の場合、利得は相互コンダクタンスに比例し、相互コンダクタンスはアイドル電流に比例するので、利得はアイドル電流に比例することになる。一方、増幅用トランジスタのベース・エミッタ間容量及びベース・コレクタ間容量は、利得を減少させる要因であり、且つ正の温度係数を持っているので、温度上昇に伴って増加する。このため、アイドル電流をフラット化すると、これらベース・エミッタ間容量、ベース・コレクタ間容量の影響により、利得は負の温度係数を持つことになる。この利得の温度係数が大きい場合、増幅回路の出力が不足する問題がある。
【特許文献１】特開２００５−１０１７３３号公報（第３頁、図８）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、アイドル電流の温度係数を大きくすることが可能な増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様の増幅回路は、信号がベースに入力され、増幅された信号がコレクタに出力され、エミッタが接地された第１のトランジスタと、前記第１のトランジスタと実質的に同じ層構造をなして同一の基板上に形成され、コレクタが電圧供給端子に接続され、エミッタが前記第１のトランジスタのベースに接続された第２のトランジスタ、アノードが前記第２のトランジスタのエミッタに接続され、カソードが接地され、前記第２のトランジスタのオン電圧よりも低いオン電圧を有するダイオード、及び、制御電圧供給端子から供給される電圧を、温度上昇に対して電圧が減少する負の係数を持つように設定して、前記第２のトランジスタのベースに供給する電圧供給回路を有するバイアス回路とを備えていることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、アイドル電流の温度係数を大きくすることが可能な増幅回路を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施例について、図面を参照しながら説明する。以下に示す図では、同一の構成要素には同一の符号を付す。
【実施例１】
【００１０】
本発明の実施例１に係る増幅回路について、図１乃至図３、図５、及び図６を参照しながら説明する。図１は増幅回路の回路構成を模式的に示す図である。図２は増幅回路における電流及び電圧を模式的に示す図である。図３は増幅回路の中のバイアス回路のトランジスタのコレクタの電流と電位の関係を模式的に示す図である。図４は比較のための増幅回路及びこの増幅回路における電流及び電圧を模式的に示す図である。図５は増幅回路の中の増幅段回路のアイドル電流と制御電圧の関係を模式的に示す図である。図６は増幅回路の中の増幅段回路のアイドル電流の温度による増加分と制御電圧の関係を模式的に示す図である。
【００１１】
図１に示すように、増幅回路１は、信号がベースに入力され、増幅された信号がコレクタに出力され、エミッタが接地された第１のトランジスタであるトランジスタＱ１を有する増幅段回路１１と、トランジスタＱ１のベースにバイアス電流を供給するバイアス回路２１とを備えている。
【００１２】
バイアス回路２１は、トランジスタＱ１と実質的に同じ層構造をなし、コレクタが電圧供給端子Ｖｄｃに接続され、エミッタがトランジスタＱ１のベースに接続された第２のトランジスタであるトランジスタＱ２、アノードがトランジスタＱ２のエミッタに接続され、カソードが接地され、トランジスタＱ２のオン電圧よりも低いオン電圧を有するダイオードＤ１、及び、制御電圧供給端子Ｖｃｏｎから供給される電圧を、温度上昇に対して電圧が減少する負の係数を持つように設定して、トランジスタＱ２のベースに供給する電圧供給回路２３を有している。トランジスタＱ２は、エミッタフォロワ回路を構成している。また、バイアス回路２１は、トランジスタＱ１と同一基板上に形成されている。
【００１３】
ここで、オン電圧とは、順方向バイアスの電流−電圧特性において、電流が急激に増加する電圧、すなわち、立ち上がり電圧のことである。ダイオードＤ１のオン電圧は、半導体材料あるいは構造等によって決まる。化合物半導体の場合、例えば、構成元素または組成比を変更することにより、オン電圧を下げることが可能である。また、シリコンを使用する場合、例えば、ショットキーダイオードとすることによってオン電圧を下げることが可能であるし、また、ゲルマニウムを導入することによってオン電圧を下げることが可能である。
【００１４】
トランジスタＱ１のコレクタは、電源端子Ｖｃｃに接続され、直流電圧が供給される。トランジスタＱ１のベースは、入力端子Ｉｎに接続され、信号が入力される。トランジスタＱ１のコレクタは、また、出力端子Ｏｕｔに接続され、増幅された信号が出力される。トランジスタＱ１のエミッタは接地される。
【００１５】
バイアス回路２１のダイオードＤ１は、トランジスタＱ１と対をなしてカレントミラー回路を構成している。ダイオードＤ１は、トランジスタＱ２のオン電圧よりも低いオン電圧を有しており、トランジスタＱ２と同構造のトランジスタのベースとコレクタが接続（ダイオード接続）されて形成された構造とは異なっている。例えば、ダイオードＤ１は、ショットキーダイオード構造をなし、トランジスタＱ２のコレクタ層と同一材料の半導体層と、Ｔｉ／Ｐｔ／Ａｕ等からなる金属電極とから構成される。
【００１６】
電圧供給回路２３は、トランジスタＱ１、Ｑ２と実質的に同じ層構造をなし同一の半導体基板上に形成された第３及び第４のトランジスタであるトランジスタＱ３、Ｑ４と、第１及び第２の抵抗である抵抗Ｒ１、Ｒ２とを有している。
【００１７】
トランジスタＱ３のコレクタは電圧供給端子Ｖｄｃに接続され、トランジスタＱ３のベースは、トランジスタＱ２のベース及びトランジスタＱ４のコレクタに接続され、且つ抵抗Ｒ１を介して制御電圧供給端子Ｖｃｏｎに接続されている。トランジスタＱ３のエミッタは、トランジスタＱ４のベースに接続且つ抵抗Ｒ２を介して接地されている。トランジスタＱ４のエミッタは接地されている。制御電圧供給端子Ｖｃｏｎは、トランジスタの特性であるベース・エミッタ間電圧等に応じて決定される。なお、トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４、及びダイオードＤ１は、同一の半導体基板上に形成されることが好ましい。
【００１８】
次に、バイアス回路２１を有する増幅回路１の動作について説明する。図２に示すように、トランジスタＱ４に流れるコレクタ電流をI4、トランジスタＱ３に流れるコレクタ電流をI3、トランジスタＱ４のベース・エミッタ間電圧をVbe4、トランジスタＱ３のベース・エミッタ間電圧をVbe3、トランジスタＱ２のベース電位（トランジスタＱ４のコレクタ電位）をVaとして、トランジスタの電流増幅率が大きく、コレクタ電流に比べてベース電流が無視できる程度しか流れないとすると、近似的に、次の式（１）が成り立つ。  
Va=Vbe3+I3・R2=Vcon-I4・R1  ・・・（１）
ここで、抵抗Ｒ１、Ｒ２の抵抗値をそれぞれR1、R2、制御電圧供給端子Ｖｃｏｎの制御電圧をVconとしている。
【００１９】
図３に縦軸に電流、横軸に電位を取って示すように、式（１）のトランジスタＱ４のコレクタ電流I4は、トランジスタＱ２のベース電位（トランジスタＱ４のコレクタ電位）Vaの増加に伴い減少する関係にある。図３には、また、室温、室温より低温、及び室温より高温の３つの異なる温度における、(Vbe3＋Vbe4)対I4の特性が示されている。つまり、式（１）及び電流−電圧特性から、ベース電位Vaは、温度が高くなるほど小さくなる、負の温度係数を持っている。
【００２０】
そして、トランジスタＱ１及びＱ２は、同一層で形成されるので、トランジスタＱ１のベース・エミッタ間電圧Vbe1及びトランジスタＱ２のベース・エミッタ間電圧Vbe2の温度係数の符号は同一である。また、Va＝Vbe1＋Vbe2であるから、Vaが負の温度係数を持てば、Vbe1、Vbe2は共に負の温度係数を持つことになる。よって、ベース電位Vbも負の温度係数を持つ。
【００２１】
トランジスタＱ２のエミッタは、トランジスタＱ２のベース電位Vaと同様に負の温度係数を持つので、トランジスタＱ１のベース電位Vbも負の温度係数を持つことになる。
【００２２】
本実施例の増幅回路１の動作の特徴を、比較例の増幅回路の動作と比較しながら説明する。増幅回路１では、ダイオードＤ１を構成要素としているが、図４に示すように、比較例の増幅回路９は、ダイオードＤ１が、ダイオード接続されたトランジスタ構成のダイオードＤ９に置き換えられている。つまり、ダイオードＤ９のオン電圧がトランジスタＱ２のオン電圧と実質的に等しい。その他の増幅回路９の構成は、増幅回路１と同様である。
【００２３】
まず、比較例の増幅回路９において、トランジスタＱ１のベース電位Vcの温度係数を算出する。
【００２４】
トランジスタＱ２のコレクタ電流をI22、トランジスタＱ２の逆方向飽和電流をIs2、熱電圧をVtとすると、トランジスタＱ２の特性は、I22=Is2・exp（Vbe2/Vt）と表わせる（他のトランジスタも同様）。また、Vc+Vbe2=Vaであるから、ダイオードＤ９の逆方向飽和電流をIs9とすると、近似的には、
Vt・ln(I22/Is9)+Vt・ln(I22/Is2)=Va  ・・・（２）
となって、
I22=(Is2・Is9・exp(Va/Vt))１／２  ・・・（３）
となる。また、Vc=Vt・ln(I22/Is9)であるから、式（３）を代入して、
Vc=(Vt/2)(ln(Is2/Is9)+Va/Vt)=(Vt・lnK2＋Va)/2  ・・・（４）
となる。ここで、K2=Is2/Is9である。式（４）及びVt=kT/q（ｋはボルツマン定数、Tは周囲温度、qは電気素量）からVcの温度係数を求めると、
∂Vc/∂T=(k/q)lnK2+∂Va/∂T  ・・・（５）
となる。
【００２５】
次に、本実施例の増幅回路１において、トランジスタＱ１のベース電位Vbの温度係数を算出する。
【００２６】
図２に示すように、増幅回路１のトランジスタＱ２のコレクタ電流をI2、トランジスタＱ２のベース・エミッタ間電圧をVbe2、トランジスタＱ２の逆方向飽和電流をIs2、ダイオードＤ１の逆方向飽和電流をIs11とする。ダイオードＤ１のオン電圧が、トランジスタＱ２のオン電圧より低くなる構成、つまり、比較例のダイオードＤ９のオン電圧に比べ低くなる構成としているので、そのオン電圧の差をVxとする。そして、室温時において、トランジスタＱ１のコレクタ電流を比較例のコレクタ電流に一致させるため、ベース電位Vbは比較例のベース電位Vcと等しくなるように設定する。
【００２７】
これらに基づいて、ダイオードＤ１に関して、
I2=Is11・exp((Vb+Vx)/Vt)   ・・・（６）
が成り立つ。ここから、比較例と同様にして、
I2= (Is2・Is11・exp((Va+Vx)/Vt))１／２  ・・・（７）
Vb=(Vt・ln(K1)+Va+Vx)/2-Vx=(Vt・lnK1+Va-Vx)/2  ・・・（８）
∂Vb/∂T=(k/q)lnK1+∂Va/∂T  ・・・（９）
となる。ここで、K1=Is2/Is11である。
【００２８】
ダイオードＤ１はVxだけ比較例のダイオードＤ９よりもオン電圧が低いので、同じ電圧（ここではトランジスタＱ１のベース電位Vb）を印加したときに同じ電流を流すためには、サイズを小さくしなければならない。その結果、K1＞K2となる。
【００２９】
ところで、式（５）あるいは式（９）において、ベース電位Vaが負の温度係数を持っているので、∂Va/∂Tは負である。一方、式（５）あるいは式（９）の右辺の第１項は正であるから、それぞれにおいて、第１項が第２項を打ち消す関係にある。上述の通り、K1＞K2であるから、（本実施例の第１項）＞（比較例の第１項）となって、結局、式（９）＞（５）式となる。つまり、本実施例の方が比較例よりもトランジスタＱ１のベース電位Vbの温度係数を大きく、すなわち、負の温度係数の絶対値を小さくすることが出来る。
【００３０】
上述したように、増幅回路１は、信号を増幅して出力するトランジスタＱ１を有する増幅段回路１１と、トランジスタＱ１と実質的に同じ層構造をなし、コレクタが電圧供給端子Ｖｄｃに接続され、エミッタがトランジスタＱ１のベースに接続されたトランジスタＱ２、アノードがトランジスタＱ２のエミッタに接続され、カソードが接地され、トランジスタＱ２のオン電圧よりも低いオン電圧を有するダイオードＤ１、及び、制御電圧供給端子Ｖｃｏｎから供給される電圧を、温度上昇に対して電圧が減少する負の係数を持つように設定して、トランジスタＱ２のベースに供給する電圧供給回路２３を有し、トランジスタＱ１と同一基板上に形成されたバイアス回路２１とを備えている。
【００３１】
その結果、図５に示すように、縦軸に電流Ic、横軸に制御電圧Vconを取って、本実施例の増幅回路１におけるトランジスタＱ１のコレクタ電流、すなわちアイドル電流Icは実線のようになり、比較のための増幅回路９におけるトランジスタＱ１のアイドル電流Icは破線のように算出される。本実施例のアイドル電流Icは、制御電圧Vconが２．８５Ｖのとき室温で、比較例のアイドル電流Icと一致するように回路定数が決められている。
【００３２】
そして、図５に示されたアイドル電流Icに基づいて、図６に示すように、縦軸に電流の差ΔIc、横軸に制御電圧Vconを取って、ΔIc＝（高温時のアイドル電流Ic）−（低温時のアイドル電流Ic）と定義したときの、本実施例の増幅回路１におけるトランジスタＱ１のアイドル電流差ΔIcは実線のようになり、比較のための増幅回路９におけるトランジスタＱ１のアイドル電流差ΔIcは破線のように算出される。制御電圧Vconが２．６Ｖ〜３．２Ｖの範囲において、本実施例のアイドル電流差ΔIcは、比較例のアイドル電流差ΔIcよりも大きくなっている。つまり、増幅回路１のアイドル電流Icの温度係数は、比較例のアイドル電流Icの温度係数より大きいことを示している。そのため、温度が上がった場合、増幅回路１のアイドル電流Icは比較例よりも上昇することで、利得の減少が抑制される。つまり、利得の温度係数を比較例よりもフラットに近付けることが可能となる。
【００３３】
また、負の温度係数を持つ電圧供給回路２３を、増幅段回路１１のトランジスタＱ１が形成された基板と同一の基板上に形成しているので、増幅回路１の温度をモニタリングする回路を外部に別途設置する必要がなくなる。そのため、占有面積の増加を抑制することが可能となる。
【実施例２】
【００３４】
本発明の実施例２に係る増幅回路について、図７を参照しながら説明する。図７は増幅回路の回路構成を模式的に示す図である。実施例１の増幅回路１とは、ダイオードＤ１が、トランジスタ構成のｐｎ接合を利用したダイオードに変更された点が異なる。なお、実施例１と同一構成部分には同一の符号を付して、その説明は省略する。
【００３５】
図７に示すように、増幅回路２は、増幅段回路１１及び電圧供給回路２３が実施例１の増幅回路１と同様であるが、実施例１の増幅回路１のダイオードＤ１が、トランジスタ構成の層構造を有し、トランジスタとしたときのベース及びコレクタに相当するｐｎ接合を利用したダイオードＤ２と置き換えられた構成を有している。ダイオードＤ２は、トランジスタとしたときのエミッタがフローティング（浮遊）状態にあるが、エミッタがベースと接続されてもよい。
【００３６】
トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４は、例えば、エミッタがＩｎＧａＰ、ベース及びコレクタがＧａＡｓで構成されたヘテロ接合バイポーラトランジスタ、所謂、ＩｎＧａＰ／ＧａＡｓＨＢＴ（Hetero-junction Bipolar Transistor）を用いている。トランジスタ構成のダイオードＤ２も、トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４と同じ層構造を有している。トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４は、エミッタサイズが異なるものの、同一ＧａＡｓ基板上に形成されている。
【００３７】
ダイオードＤ２は、ｐ型のＧａＡｓ及びｎ型のＧａＡｓでｐｎ接合が形成されているが、トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４は、ベースがｐ型のＧａＡｓ、エミッタがｎ型のＩｎＧａＰで形成されている。従って、材料の持つバンドギャップの違いにより、ダイオードＤ２のオン電圧は、トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４のオン電圧より低く設定されている。なお、コレクタがＧａＡｓの代わりに、例えば、ＧａＡｓとＡｌＧａＡｓとからなる積層構造、あるいは、ＧａＡｓとＩｎＧａＰとからなる積層構造等を採用することは可能である。また、その他の元素を有するバンドギャップの異なる化合物半導体を組み合わせてダイオードＤ２の構成することは可能である。
【００３８】
上述したように、増幅回路２は、トランジスタ構成のベース及びコレクタに相当するｐｎ接合を利用したダイオードＤ２を使用している。その結果、増幅回路２は、実施例１の増幅回路１が有する効果を同様に有している。その上、実施例１の増幅回路１に比較して、ダイオードＤ２をトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４と同じ層構造として形成できるので余分な工程を必要とせず、つまり、コストの上昇なく利得の温度係数を比較例よりもフラットに近付けることが可能となる。
【００３９】
以上、本発明は上記実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々変形して実施することができる。
【００４０】
例えば、実施例では、第２のトランジスタのエミッタは、第１のトランジスタのベースに直接接続される例を示したが、第２のトランジスタのエミッタは、抵抗またはインダクタを介して第１のトランジスタのベースに接続されることは可能である。
【００４１】
また、実施例では、第１乃至第４のトランジスタ及びダイオードは、同一の半導体基板の上にモノリシックに形成される例を示したが、必ずしも、同一の半導体基板の上に形成される必要はなく、例えば、第１及び第２のトランジスタとダイオードが、同一の半導体基板の上にモノリシックに形成されることは可能である。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施例１に係る増幅回路の回路構成を模式的に示す図。
【図２】本発明の実施例１に係る増幅回路における電流及び電圧を模式的に示す図。
【図３】本発明の実施例１に係る増幅回路の中のバイアス回路のトランジスタのコレクタの電流と電位の関係を模式的に示す図。
【図４】比較のための増幅回路及びこの増幅回路における電流及び電圧を模式的に示す図。
【図５】本発明の実施例１に係る増幅回路の中の増幅段回路のアイドル電流と制御電圧の関係を模式的に示す図。
【図６】本発明の実施例１に係る増幅回路の中の増幅段回路のアイドル電流の温度による増加分と制御電圧の関係を模式的に示す図。
【図７】本発明の実施例２に係る増幅回路の回路構成を模式的に示す図。
【符号の説明】
【００４３】
１、２、９  増幅回路
１１  増幅段回路
２１、３１、９１  バイアス回路
２３  電圧供給回路
Ｄ１、Ｄ２、Ｄ９  ダイオード
Ｑ１、Ｑ２、Ｑ３、Ｑ４  トランジスタ
Ｒ１、Ｒ２  抵抗
Ｉｎ  入力端子
Ｏｕｔ  出力端子
Ｖｃｃ  電源端子
Ｖｃｏｎ  制御端子
Ｖｄｃ  コレクタ電源端子
Ｉｃ、Ｉ２、Ｉ３、Ｉ４  コレクタ電流
Ｖａ、Ｖｂ、Ｖｃ  電位
Ｖｂｅ１、Ｖｂｅ２、Ｖｂｅ３、Ｖｂｅ４  ベース・エミッタ電圧
【図１】
2009094791.tif 000003
【図２】
2009094791.tif 000004
【図３】
2009094791.tif 000005
【図４】
2009094791.tif 000006
【図５】
2009094791.tif 000007
【図６】
2009094791.tif 000008
【図７】
2009094791.tif 000009