(57)【要約】【課題】調整完了後に生じる温度補償型圧電発振器の不具合の分析、再調整を行えるようにした温度補償型圧電発振器を得る。【解決手段】圧電振動子１０と、発振回路、該発振回路の温度補償を行う温度補償回路、該温度補償回路の温度補償データを記憶する第１メモリ回路２１、制御信号を記憶する第２メモリ回路２２が構成された半導体素子２０と、絶縁材料から成り、上面側に圧電振動子１０と半導体素子２０とを搭載するための搭載用パッドを有すると共に、下面側に実装端子と第１メモリ回路２１に温度補償データを書き込むための調整端子を有する回路基板１５と、を備える。【選択図】図１
2009094926.tif 000002
【特許請求の範囲】
【請求項１】
圧電振動子と発振用回路とを備えた発振回路と、該発振回路の温度補償を行う温度補償回路と、これら回路のうち少なくとも一の回路の設定条件に関わる設定データを記憶する第１メモリ回路と、該第１メモリ回路へ設定データを書き込むための制御信号を記憶する第２メモリ回路が構成された半導体素子と、
絶縁材料から成る絶縁基板の上面側に前記圧電振動子と前記半導体素子とを搭載するための搭載用パッドを有すると共に下面側に実装端子と前記第１メモリ回路に前記設定データが供給される調整端子を有する回路基板と、を備え、
前記回路基板の上の前記圧電振動子から露出する位置に前記第２メモリ回路を配置したことを特徴とする温度補償型圧電発振器。
【請求項２】
前記回路基板に貫通孔が形成され、該貫通孔の開口内に前記第２のメモリ回路を配置したことを特徴とする請求項１に記載の温度補償型圧電発振器。
【請求項３】
前記第２メモリ回路を前記半導体素子の端部に形成したことを特徴とする請求項１又は２に記載の温度補償型圧電発振器。
【請求項４】
前記第１メモリ回路と前記調整端子との間に設けられ、前記第１メモリ回路と前記調整端子との間の回路を開閉するスイッチを備え、
前記第２メモリ回路からの制御信号に基づいて、前記スイッチの開閉制御を行うことを特徴とする請求項１乃至３の何れかに記載の温度補償型圧電発振器。
【請求項５】
選択回路を備え、
前記第２メモリ回路と前記選択回路の一方の端子と接続し、前記第１メモリ回路と前記選択回路の他方の端子と接続し、前記選択回路の出力を前記スイッチに接続したことを特徴とする請求項４に記載の温度補償型圧電発振器。
【請求項６】
前記選択回路の出力と前記スイッチとの間に遅延回路を挿入したことを特徴とする請求項５に記載の温度補償型圧電発振器。
【請求項７】
前記第２メモリ回路への書き込みを前記第１メモリ回路を経由して行うことを特徴とする請求項１乃至６に記載の温度補償型圧電発振器。
【請求項８】
前記スイッチと、前記第１メモリ回路との間に設けた増幅器の入力と、
前記第２メモリ回路と前記選択回路との間に設けた増幅器の入力と、にプルダウン抵抗、又はプルアップ抵抗を接続したことを特徴とする請求項１乃至７の何れかに記載の温度補償型圧電発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、温度補償型圧電発振器に関し、特に出荷後に温度補償圧電発振器に不具合が生じた場合に温度補償圧電発振器の原因分析等を行うのに好適なものである。
【背景技術】
【０００２】
圧電発振器は周波数安定度、小型軽量、低価格等の優れた点を有するため、通信機器や電子機器等の多くの分野で用いられ、中でも圧電振動子の周波数温度特性を補償した温度補償型圧電発振器（ＴＣＸＯ）は、携帯電話等に広く用いられている。しかし、昨今、携帯電話の多機能化、薄型化と相まって温度補償型圧電発振器の小型化への要求は一段と強くなってきている。その為、圧電振動子以外の回路を集積化した構成の温度補償型圧電発振器が主流となっている。しかし、温度補償型圧電発振器が小型化されると、温度補償データを書き込む為の調整端子と実装用の他の端子との間隔が狭くなり、温度補償型圧電発振器を搭載する際に、搭載側の機器の接続用ランドと短絡事故が生じる虞があった。そこで、短絡事故を無くすべく、種々の改善が図られている。例えば、特許文献１には、搭載機器側の接続用ランドとの短絡防止を図るべく、水晶発振器の主基板部から補助基板部を分割し、補助電極端子を無くした表面実装型水晶発振器が開示されている。
【０００３】
図８（ａ）、（ｂ）、（ｃ）は、複数のセラミック基板が縦横に配列されたシート状セラミック基板を分割し、得られたセラミック基板５０の夫々平面図、正面図及び裏面図である。図８（ａ）の平面図に示すように、セラミック基板５０は、主基板５１と補助基板５２とかなり、主基板５１の四隅には接合用の電極５７が形成されている。また、図８（ｂ）の正面図に示すように、主基板５１の側面には外部回路との接続用電極端子５４が形成されている。そして、図８（ｃ）の裏面図に示すように主基板５１の裏面には外部回路との接続用電極端子５４が形成され、補助基板５２の裏面には補助電極端子５３が形成されている。
【０００４】
セラミック基板５０には図８に示すように、分割線Ｂが形成されており、この分割線Ｂに沿って、主基板５１と補助基板５２とが分割される構造となっている。主基板５１には、発振回路、温度補償回路、メモリ等を有するＩＣチップが搭載され、更に前記接合用の電極５７を用いて、主基板５１の上に平面実装型の水晶振動子が載置、接合されると共に、電気的にも接続される。補助基板５２には、ＩＣチップ内のメモリに温度補償データを書き込むための補助電極端子５３、５３・・・が形成されている。主基板５１に搭載した水晶振動子の温度特性を測定し、水晶振動子の温度特性を補償するデータを、補助電極端子５３を用いてＩＣチップのメモリに書き込んだ後、補助基板５２を分割線Ｂから切り離し、水晶発振器を完成する。
【特許文献１】特開２００４−３４３３７２公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示された構造の水晶発振器では、ＩＣチップ内のメモリを操作する電極端子を切除したので、水晶発振器の小型化を図る際に、搭載側の機器の接続用ランドとの間で短絡する事故は無くなるものの、調整完了後に水晶発振器に不具合が生じた場合、ＩＣチップ内のメモリの状態をチェックする電極端子が無く、原因分析が出来ないという問題と、当該水晶発振器を修復することが不可能になるという問題とがあった。
本発明の温度補償型圧電発振器は、上記問題を解決するためになされたもので、調整完了後に生じる不具合温度補償型圧電発振器の分析、温度補償の再調整ができるようにした温度補償型圧電発振器を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の温度補償型圧電発振器は、圧電振動子と発振用回路とを備えた発振回路と、発振回路の温度補償を行う温度補償回路と、これら回路のうち少なくとも一の回路の設定条件に関わる設定データを記憶する第１メモリ回路と、第１メモリ回路へ設定データを書き込むための制御信号を記憶する第２メモリ回路が構成された半導体素子と、絶縁材料から成る絶縁基板の上面側に圧電振動子と半導体素子とを搭載するための搭載用パッドを有すると共に下面側に実装端子と第１メモリ回路に設定データが供給される調整端子を有する回路基板と、を備え、回路基板の上の圧電振動子から露出する位置に第２メモリ回路を配置したことを特徴とする。
このように構成すると、初期処理として第１メモリ回路には「０」を、第２メモリ回路には「１」を書き込むことにより、調整時には第１メモリ回路に温度補償データを書き込むことができ、調整完了後には温度補償データを書き換えることができなくなる。出荷後に不具合が生じた場合に前記第２メモリ回路のデータを光りで消去することにより、再度データの書き込みが可能となるという効果がある。
【０００７】
また本発明の温度補償型圧電発振器は、回路基板に貫通孔が形成され、貫通孔の開口内に第２のメモリ回路を配置したことを特徴とする。
このように構成すると、貫通孔を通して光りを照射し、第２メモリ回路のデータを消去することにより、再度第１メモリ回路に温度補償データを書き込むことができるという効果がある。
【０００８】
また本発明の温度補償型圧電発振器は、第２メモリ回路を前記半導体素子の端部に形成したことを特徴とする。
このように構成すると、第１及び第２メモリ回路を離すことにより、第２メモリ回路への光の照射による第１メモリ回路への影響を除去することができるという利点がある。
【０００９】
また本発明の温度補償型圧電発振器は、第１メモリ回路と前記調整端子との間に設けられ、第１メモリ回路と調整端子との間の回路を開閉するスイッチを備え、第２メモリ回路からの制御信号に基づいて、スイッチの開閉制御を行うことを特徴とする。
このように構成すると半導体素子に発振回路、温度補償回路、第１及び第２メモリ回路、スイッチ、スイッチ制御回路等が集積されるので、小型化になると同時に、制御回路の信号に基づいて第１メモリ回路への温度補償データの書き込みを行うことができる。また、不具合が生じた場合には第１メモリ回路へ再度の書き込みが可能になるという効果がある。
【００１０】
また本発明の温度補償型圧電発振器は、選択回路を備え、第２メモリ回路と選択回路の一方の端子と接続し、第１メモリ回路と選択回路の他方の端子と接続し、選択回路の出力をスイッチに接続したことを特徴とする。
このように構成すると、制御回路の信号に基づいて第１メモリ回路へ温度補償データの書き込みが行われるので、書き込み精度が向上すると同時に、温度補償型圧電発振器に不具合が発生した場合に、再度の書き込みが行えるという効果がある。
【００１１】
また本発明の温度補償型圧電発振器は、選択回路の出力とスイッチとの間に遅延回路を挿入したことを特徴とする。
このように構成すると、制御回路の信号に基づいて第１メモリ回路へ温度補償データの書き込みが行われた後、遅延回路の遅延時間だけ遅れてスイッチがＯＦＦとなるので、書き込みが確実に行えるという効果がある。
【００１２】
また本発明の温度補償型圧電発振器は、第２メモリ回路への書き込みを第１メモリ回路を経由して行うことを特徴とする。
このように構成すると、調整端子用い、第１メモリ回路を介して第２メモリ回路へのデータ入力が行えるので第２メモリ回路２２の書き込み回路が不要になるという効果がある。
【００１３】
また本発明の温度補償型圧電発振器は、スイッチと、第１メモリ回路との間に設けた増幅器の入力と、第２メモリ回路と選択回路との間に設けた増幅器の入力と、にプルダウン抵抗、又はプルアップ抵抗を接続したことを特徴とする。
このように構成すると、プルダウン抵抗、又はプルアップ抵抗を設けることにより、その点の電圧がＬ又はＨと確定するので次段の回路の動作が確実となり、第１メモリ回路へのデータ入力が確実に行われるという効果がある。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。図１（ａ）は、本発明に係る実施の形態の温度補償型圧電発振器１の構造を示す斜視図、同図（ｂ）は温度補償型圧電発振器１に搭載する半導体素子の平面図である。温度補償型圧電発振器１は、圧電振動子１０と発振用回路とを備えた発振回路、該発振回路の温度補償を行う温度補償回路、及び発振回路の設定条件または該温度補償回路の設定条件の少なくとも一方に関わる設定データを記憶する第１メモリ回路２１、制御信号を記憶する第２メモリ回路２２が構成された半導体素子２０と、絶縁材料から成る絶縁板の上面側に圧電振動子１０と半導体素子２０とを搭載するための搭載用パッドを有すると共に、下面側に実装端子と第１メモリ回路２１に温度補償データを書き込むための調整端子を有する回路基板１５と、を備える。図１（ａ）に示した例では、制御データは温度補償回路の設定条件に関わる温度補償データとする。
また温度補償型圧電発振器１は、回路基板１５の上面端部で圧電振動子１０から露出する位置として圧電振動子１０の端部より外側に、第２メモリ回路２２が位置するように、回路基板１５に半導体素子２０を搭載している。
また第２メモリ回路２２に記憶させたデータに基づき、第１メモリ回路２１へ温度補償データを書き込むための制御信号を出力する。
【００１５】
図１（ｂ）の半導体素子２０の平面図に示すように、制御信号を記憶する第２メモリ回路２２は、温度補償データを記憶する第１メモリ回路２１と離し、半導体素子２０の端部に設ける。発振回路、該発振回路の温度補償を行う温度補償回路、スイッチ、増幅回路及び抵抗等からなる回路２３は、ほぼ中央部に形成し、ボンディングワイヤにより、パッド２５と接続される。
回路基板１５の上面側に形成した半導体素子２０の搭載パッド（図示せず）に、半導体素子２０を搭載し、固定する。次に回路基板１５の上面側に形成した圧電振動子１０の搭載パッド１６に、バンプ１２を付着した圧電振動子１０のバンプ１２側が接するように載置し、熱処理工程を経て接続、固定する。この際、半導体素子２０の第２メモリ回路２２が露出するように図１（ａ）の斜視図のように、圧電振動子１０の端部より外側に位置するように圧電振動子を配置して、温度補償型圧電発振器１を構成する。これは温度補償型圧電発振器１の温度補償データの再書き込みが必要となった場合に、第２のメモリ回路２２（ＥＰＲＯＭ）への例えば紫外線照射を可能にし、第２のメモリ回路２２の記憶データを消去すると共に、スイッチ制御回路を復活させるためである。
【００１６】
図２は、第２の実施形態の温度補償型圧電発振器２の構造を示す斜視図であって、圧電振動子として、第２メモリ回路２２が露出するようにパッケージの端部に切り欠き１１を設けた圧電振動子１０ａを用い、回路基板１５に搭載した半導体素子２０の第２メモリ回路２２に、この切り欠き１１を通して紫外線が当たるようにした構造の温度補償型圧電発振器２である。
【００１７】
また、図３は、第３の実施形態の温度補償型圧電発振器３の構造を示す図であり、同図（ａ）は上から見た分解斜視図、同図（ｂ）は回路基板１５ａの底面側から見た斜視図である。回路基板１５ａの端部には貫通孔１８が形成されている。この回路基板１５ａの上面に形成した半導体素子２０用搭載パッド（図示せず）に半導体素子２０を搭載し、固定する。この際、貫通孔１８の上に半導体素子２０の第２メモリ回路２２が位置するように配置する。次に回路基板１５ａの上面四隅に形成した圧電振動子搭載用パッド１６に、バンプ１２を付着した圧電振動子１０のバンプ１２側が接するように載置し、熱処理工程を経て接続、固定する。
回路基板１５ａに形成した貫通孔１８を通して紫外線を第２メモリ回路（ＥＰＲＯＭ）に照射して、第２のメモリ回路２２の記憶データを消去し、第１メモリ回路へのデータ書き込みのためのスイッチ制御回路を復活させることが可能となる。
第１〜３の実施形態の温度補償型圧電発振器に共通しているが、回路基板１５（１５ａ）の底面側には複数の実装端子１７が形成してある。実装端子１７の一部は電源（Ｖｃｃ）用端子、接地（ＧＮＤ）用端子、出力（Ｏｕｔ）用端子であり、他の実装端子は、調整端子Ｔ１、Ｔ２、・・Ｔｉ、つまり第１メモリ回路２１へデータを書き込むたまの端子で、データ端子、Ｃｓ端子、Ｖcont／ＣＬＫ端子等である。
【００１８】
図４（ａ）は、図１〜図３に示した温度補償型圧電発振器１〜３に用いられている機能ブロック４の回路構成を示した図である。実線の外枠が温度補償型圧電発振器を示し、一点鎖線が半導体素子２０を示し、破線２８がスイッチ制御回路を示している。機能ブロック４は、圧電振動子１０を有する発振回路２３ａと、圧電振動子１０の周波数の温度補償を行う温度補償回路２３ｂと、温度補償回路２３ｂの温度補償データを記憶する第１メモリ回路２１と、第１メモリ回路２１に前記温度補償データを書き込むための複数の調整端子Ｔ１、Ｔ２、・・Ｔｎと、を備えている。そして、第１メモリ回路２１と複数の調整端子Ｔ１、Ｔ２、・・Ｔｎとの間に設けられ、第１メモリ回路２１と調整端子Ｔ１、Ｔ２、・・Ｔｎとの間の回路を開閉する複数のスイッチＳＷ１、ＳＷ２、・・ＳＷｎと、複数のスイッチＳＷ１、ＳＷ２、・・ＳＷｎの開閉を制御するスイッチ制御回路２８と、スイッチ制御回路２８に制御信号を供給するための第２メモリ回路２２と、を備えている。更に、スイッチ制御回路２８は、第２メモリ回路２２からの制御信号と、第１メモリ回路２１に記憶されたメモリデータとに基づいて、複数のスイッチＳＷ１、ＳＷ２、・・ＳＷｎの開閉制御を行うように構成されている。
【００１９】
温度補償データを記憶する第１メモリ回路２１としては、例えばＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）があり、制御信号を記憶する第２メモリ回路２２としては、例えば紫外線消去のＥＰＲＯＭ（Erasable Programmable Read Only Memory）がある。第１メモリ回路２１に温度補償データを書き込む手順について、図４を用いて説明する。図４（ａ）に示すように、調整端子Ｔｉ（ｉ＝１〜ｎ）、スイッチＳＷｉ（ｉ＝１〜ｎ）、抵抗Ｒｉ（ｉ＝１〜ｎ）及び増幅器Ａｉ（ｉ＝１〜ｎ）は、夫々複数個ある。調整回路は、調整端子Ｔｉと第１メモリ回路２１との間に構成された回路であり、第ｉ番目の調整回路は、スイッチＳＷｉと、抵抗Ｒｉと、増幅器Ａｉと、を備え、スイッチＳＷｉは増幅器Ａｉの入力に接続され、増幅器Ａｉ出力は第１メモリ回路２１の入力端子に接続され、スイッチＳＷｉと増幅器Ａｉとの接続点は、抵抗Ｒｉを介して接地される。調整端子Ｔｉは、第ｉの調整回路のスイッチＳＷｉに接続される（ｎは自然数）。
【００２０】
スイッチ制御回路２８は、図４（ａ）に示すように、第２メモリ回路２２と、増幅器（バッファ）Ａｓと、選択回路２６（図４（ａ）の例ではＮＡＮＤ回路）と、抵抗Ｒｓと、を備え、増幅器Ａｓの出力と選択回路２６の一方の入力ｂとを接続すると共に、第１メモリ回路２１の１ビットの出力と、選択回路２６の一方の入力ａとを接続して構成される。そして、第２メモリ回路２２に格納されている１ビットの制御信号は増幅器Ａｓの入力に接続され、選択回路２６の出力は前記スイッチＳＷｉに接続される。なお、増幅器Ａｓの入力と接地間には抵抗Ｒｓ（プルダウン抵抗）が挿入される。
選択回路２６は、図４（ａ）ではＮＡＮＤ回路を用いた例を示したが、ＡＮＤ回路、ＯＲ回路等複数の信号から１つの信号を選択する回路であればよい。即ち、選択回路２６は、第１メモリ回路２１と第２メモリ回路２２の制御信号の供給を受け、温度補償型圧電発振器の調整終了時にはスイッチＳＷｉをＯＦＦし、調整時にはスイッチＳＷｉをＯＮする信号を出力する回路である。また例では増幅器（バッファ）Ａｓの例を示しが、選択回路２６の機能により反転増幅器が適切である場合もある。また、増幅器Ａｉ、Ａｓ、プルダウン抵抗Ｒｉ、Ｒｓを用いない場合もある。増幅器Ａｉ、Ａｓ、プルダウン抵抗Ｒｉ、Ｒｓを用いる理由は、信号を整形しより確実に次の回路（第１メモリ回路２１、選択回路２６）に送るためである。
【００２１】
第１メモリ回路２１に温度補償データを書き込むとき（調整時と称す）の手順を説明する。第１メモリ回路２１の初期処理として、例えば、全てのメモリの内容に「０」を入力しておく。第２メモリ回路２２は１ビットのメモリがあればよく、このメモリ内容には「１」を入力しておく。第１メモリ回路２１の例えば、最終ビットの１ビット分の「０」を出力し、Ｌｏｗ電圧（以下、Ｌと記す）となるように設定し、このＬを選択回路２６の端子ａに入力する。そして、第２メモリ回路２２の１ビットには「１」が書き込まれているので、出力電圧はＨｉｇｈ電圧（以下、Ｈと記す）となるように設定し、このＨを増幅器Ａｓを経て、選択回路２６の端子ｂに入力する。選択回路２６の出力端子ｃの電圧はＨとなって、スイッチＳＷｉ（ｉ＝１〜ｎ）がＯＮ状態となり、調整端子Ｔｉに入力されたデータが第１メモリ回路２１に書き込まれる。
【００２２】
書き込みが終了したとき（調整終了時）には、第１メモリ回路２１の例えば、最終ビット（１ビット分）のメモリに「１」を格納する。この１ビット分のメモリ「１」を出力すると、選択回路２６の端子ａの電圧はＨとなり、選択回路２６の端子ｂはＨが入力されるので、ＮＡＮＤ回路８の出力端子ｃはＬとなって、スイッチＳＷｉ（ｉ＝１〜ｎ）がＯＦＦとなり、調整端子Ｔｉからデータ書き込みはできなくなる。
例えば、出荷した温度補償型圧電発振器に不具合が生じた場合には、該温度補償型圧電発振器の不具合分析が必要となる。分析時あるいは再調整時には、第２メモリ回路２２に光（紫外線）を照射してメモリの内容を消去する。メモリの内容が消去されると内容は「０」となり、ＮＡＮＤ回路８の端子ｂの電圧はＬとなる。第１メモリ回路２１の最終ビットのメモリからは電圧Ｈが出力され、この電圧Ｈが選択回路２６の端子ａに入力されていても、選択回路２６の出力はＨとなる。この電圧ＨがスイッチＳＷｉ（ｉ＝１〜ｎ）に印加されて、スイッチＳＷｉはＯＮとなり、調整端子Ｔｉのデータが再書き込み可能な状態になる。図４（ｂ）は、第１メモリ回路２１の最終ビットの１ビット分のメモリ状態「０」又は「１」、つまり、選択回路２６の端子ａの電圧ではＬ又はＨと、第２メモリ回路２２のメモリ状態「１」又は「０」、つまり、選択回路２６の端子ｂの電圧ではＨ又はＬと、選択回路２６の端子ｃの電圧の状態と、スイッチＳＷｉのＯＮ／ＯＦＦの状態と、を一覧表にした図である。
【００２３】
図４（ａ）に示す発振回路２３ａの一例としては、図９に示すようなコルピッツ型圧電発振回路がある。コルピッツ型圧電発振回路は、トランジスタＴｒのコレクタを、抵抗Ｒ２３を介して電源Ｖｃｃに接続し、ベースにはブリーダー抵抗Ｒ２１、Ｒ２２を介してバイアス電圧を供給し、ベースとエミッタ間に容量Ｃ２１を接続する。さらに、トランジスタＴｒのエミッタと接地間に、エミッタ抵抗ＲEと容量Ｃ２２とを並列接続した回路を接続し、圧電振動子Ｘと負荷容量ＣLとの直列接続回路をベース−接地間に接続し、出力ＯＵＴはコレクタから容量Ｃｏを介して取り出す。なお、トランジスタＴｒのコレクタは、バイパスコンデンサＣｃを介して高周波的に接地されている。
【００２４】
また、図４（ａ）に示す温度補償回路２３ｂの一例としては、図１０に示すような低温用及び高温用ＭＯＳ容量素子ＭＬ、ＭＨを用いた温度補償回路が知られている。この温度補償回路は、低温用及ＭＯＳ容量素子ＭＬと容量Ｃ２４との直列回路と、高温用ＭＯＳ容量素子ＭＨと、の並列回路で可変容量回路を構成する。低温用ＭＯＳ容量素子のゲートに容量Ｃ２５の一方の端子を接続し、他方の端子を接地する。そして、低温用及ＭＯＳ容量素子のゲートと、高温用ＭＯＳ容量素子ＭＨのバックゲートとの接点に基準電圧Ｖｒｅｆを印加し、低温用及ＭＯＳ容量素子のバックゲートに抵抗Ｒ２４を介して低温用補償電圧ＶＬを、高温用ＭＯＳ容量素子ＭＨのゲートに抵抗Ｒ２５を介して高温用補償電圧ＶＨを、印加する構成となっている。高温用ＭＯＳ容量素子ＭＨのゲートを発振回路の圧電振動子の一方の端子と接続して、温度補償型圧電発振器を構成する。
圧電振動子１０は、例えばＡＴカット水晶振動素子を用い、該ＡＴカット水晶振動素子をセラミック製パッケージ本体の凹陥部に収容し、ＡＴカット水晶振動素子の両主電極から延在する引き出し電極を、パッケージ本体の端子電極に導電性接着剤等にて接着、固定し、パッケージ本体を蓋部材にて気密封止して構成した表面実装型の圧電振動子である。パッケージ本体裏面の四隅に夫々端子電極が形成され、パッケージ本体の内部端子電極と導通するようにする。周知のように、ＡＴカット水晶振動子の振動モードは厚み滑りモードであり、その周波数は水晶基板の厚さの逆数に比例し、周波数温度特性は３次曲線となる。
【００２５】
図５は、図１〜図３に示した温度補償型圧電発振器１〜３に用いられる機能ブロック５の回路構成を示した図である。図４（ａ）に示した機能ブロック４と異なる点は、スイッチ制御回路２８である。スイッチ制御回路２８の選択回路２６の出力と、スイッチＳＷｉ（ｉ＝１〜ｎ）との間に遅延回路２７を挿入した点である。選択回路２６の出力に遅延回路２７を設けたことにより、データの書き込みが完全に終了した後に、スイッチＳＷｉがＯＦＦとなるのでデータの書き込みが確実に行えるという効果がある。
図６は、図１〜図３に示した温度補償型圧電発振器１〜３に用いられる機能ブロック６の回路図である。図４（ａ）に示した機能ブロック４と異なる点は、スイッチ制御回路２８であり、第２メモリ回路２２の１ビットのメモリの書き込みを、第１メモリ回路２１を経由して行う。調整端子Ｔｉ用い、第１メモリ回路を介して第２メモリ回路へのデータ入力が行えるので、第２メモリ回路２２の書き込み回路が不要になるという効果がある。
図４〜図６の温度補償型圧電発振器の機能ブロックでは、プルダウン抵抗を用いた例を示したが、図７に示すように、調整回路、スイッチ制御回路にプルアップ抵抗を用いてもよい。
【００２６】
本発明の特徴は、調整端子Ｔｉ（ｉ＝１〜ｎ）と内部回路（スイッチＳＷｉ（ｉ＝１〜ｎ）等）とを切り離し、調整端子Ｔｉに外乱信号が入力されても、メモリへのデータ書き換え等の影響を絶無にした点である。また、調整端子Ｔｉに信号外乱が入力されても、調整回路のスイッチＳＷｉと増幅器Ａｉとの接点に設けたプルダウン抵抗Ｒｉ、あるいはプルアップ抵抗に電流が流れないという利点もある。また、回路基板１０の実装面に調整端子を設けたとしても、調整端子Ｔｉがスイッチ制御回路により切り離されているので、第１メモリ回路への影響はない。
【図面の簡単な説明】
【００２７】
【図１】（ａ）は本発明に係る温度補償型圧電発振器の構造を示す斜視図、（ｂ）は半導体素子の平面図。
【図２】第２の実施形態の温度補償型圧電発振器の構造を示す斜視図。
【図３】（ａ）は第３の実施形態の温度補償型圧電発振器の分解斜視図、（ｂ）は回路基板の底面から見た斜視図。
【図４】（ａ）は第１〜３の実施形態の温度補償型圧電発振器に用いられた機能ブロック４の構成を示す図、（ｂ）はスイッチ制御回路の選択回路の入力及び出力状態を表す図。
【図５】機能ブロック５の構成を示す図。
【図６】機能ブロック６の構成を示す図。
【図７】調整回路及びスイッチ制御回路に用いられたプルアップ抵抗を示す図。
【図８】従来の温度補償型圧電発振器の構成を示す（ａ）は平面図、（ｂ）は側面図、（ｃ）は底面図。
【図９】従来の圧電発振回路の回路構成を示した図。
【図１０】従来の温度補償回路の回路構成を示した図。
【符号の説明】
【００２８】
１、２、３…温度補償型圧電発振器、４、５、６…機能ブロック、１０、１０ａ…圧電振動子、１１…切り欠き、１２…バンプ、１５、１５ａ…回路基板、１６…パッド、１７…実装端子、１８…貫通孔、２０…半導体素子、２１…第１メモリ回路、２２…第２メモリ回路、２３…発振回路、温度補償回路等、２３ａ…発振回路、２３ｂ…温度補償回路、２５…パッド、２６…選択回路、２７…遅延回路、２８…スイッチ制御回路、２９…配線、Ｔ１、Ｔ２・・Ｔｎ…調整端子、Ａ１、Ａ２・・Ａｎ、Ａｓ…増幅器、ＳＷ１、ＳＷ２・・ＳＷｎ…スイッチ、Ｒ１、Ｒ２・・Ｒｎ、Ｒｓ…抵抗
【図１】
2009094926.tif 000003
【図２】
2009094926.tif 000004
【図３】
2009094926.tif 000005
【図４】
2009094926.tif 000006
【図５】
2009094926.tif 000007
【図６】
2009094926.tif 000008
【図７】
2009094926.tif 000009
【図８】
2009094926.tif 000010
【図９】
2009094926.tif 000011
【図１０】
2009094926.tif 000012