(57)【要約】【課題】焼結によって形成された第２の基板と第１の基板を表面活性化接合しても、接合強度の低下を抑制できる半導体装置の製造方法および半導体装置を提供する。【解決手段】  本半導体装置の製造方法では、赤外線センサ１６２０が実装されたチップ基板１６０と、チップ基板１６０と接合して赤外線センサ１６２０を封止する封止用基板１０とを有する半導体装置を製造する。封止用基板１０は、焼結によって形成された焼結体１１１と、焼結体１１１と比較して結晶粒が少なく、面方位が揃った膜１３２を備えている。そして、上記製造方法は、膜１３０（１３２）を焼結体１１０（１１１）に形成する工程と、チップ基板１６０と膜１３２を表面活性化常温接合する工程とを有する。【選択図】図２
2009170445.tif 000002
【特許請求の範囲】
【請求項１】
電子部品が実装された第１の基板と、
焼結によって形成された焼結体と膜とを備え、前記第１の基板と接合して前記電子部品を封止する第２の基板と、を有する半導体装置の製造方法であって、
前記焼結体と比較して結晶粒が少なく、面方位が揃った前記膜を、前記焼結体に形成する工程と、
前記第１の基板と前記膜を表面活性化接合する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
型枠によって前記焼結体を形成する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記焼結体に前記膜を形成する前記工程は、型枠上に前記膜を形成する第１の工程と、
前記膜上に前記焼結体を形成する第２の工程と、
前記型枠を取外す第３の工程とを含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記膜は、前記第２の基板と前記第１の基板との接合部にのみ形成されることを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記膜は、金属であることを特徴とする請求項１乃至４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記膜は、前記焼結体の材料と同じ材料からなることを特徴とする請求項１乃至４のいずれかに記載の半導体装置の製造方法。
【請求項７】
電子部品が実装された第１の基板と、
焼結によって形成された焼結体と膜とを備え、前記第１の基板と接合して前記電子部品を封止する第２の基板と、を有する半導体装置の製造方法であって、
型枠によって前記焼結体を形成する工程と、
前記第２の基板における前記第１の基板との接合部となる部分を除いた前記焼結体の周囲にレジストを塗布する工程と、
前記焼結体および前記レジストに、配線用の貫通孔を形成する工程と、
前記焼結体および前記レジストをめっきする工程と、
前記レジストを取り除き、前記焼結体と比較して結晶粒が少なく、面方位が揃った前記膜および前記配線を形成する工程と、
前記第１の基板と前記膜を表面活性化接合する工程とを有することを特徴とする半導体装置の製造方法。
【請求項８】
電子部品が実装された第１の基板と、
前記第１の基板と表面活性化接合して前記電子部品を封止する第２の基板と、を有する半導体装置であって、
前記第２の基板は、焼結によって形成された焼結体と、前記焼結体と比較して結晶粒が少なく、面方位が揃った前記膜とを備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１の基板と第２の基板を表面活性化接合してなる半導体装置の製造方法および半導体装置に関する。
【背景技術】
【０００２】
従来、回路基板とキャップを常温接合した半導体装置がある（特許文献１参照）。上記回路基板はＳＡＷ素子を実装している。上記キャップはシリコンからなり、キャビティを有する。上記半導体装置の製造方法は、表面活性化常温接合法を用いている。すなわち、回路基板とキャップとの接合部に、表面活性化処理を実施した後、常温接合する。このようにして、ＳＡＷ素子を封止している。
【特許文献１】特開２００４−３１２４７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、焼結によってキャップを成形した場合、キャップに多結晶からなる結晶粒が存在するとともに、キャップの面方位はバラバラになる。このため、従来の半導体装置の製造方法により、回路基板とキャップとの接合部に表面活性化処理を実施しても十分に処理できず、接合強度の低下を招来するといった問題があった。
【０００４】
本発明は、こうした問題に鑑みてなされたものであり、焼結によって形成された第２の基板と第１の基板を表面活性化接合しても、接合強度の低下を抑制できる半導体装置の製造方法および半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的達成のため、本発明に係る半導体装置の製造方法では、電子部品が実装された第１の基板に対して、焼結によって形成され且つ焼結体と比較して結晶粒が少なく、面方位が揃った膜とを備える第２の基板とを接合することで、前記部品を封止する。
【発明の効果】
【０００６】
本発明に係る半導体装置の製造方法では、焼結体と比較して結晶粒が少なく、面方位が揃った上記膜を、焼結体に形成しているので、接合部に隙間を作ることなく、焼結によって形成された第２の基板と第１の基板とを表面活性化接合することができ、接合強度の低下を抑制できる。
【発明を実施するための最良の形態】
【０００７】
以下に、本発明の第１乃至第５の実施形態に係る半導体装置の製造方法および当該製造方法を用いて製造された半導体装置について、図１乃至図７を参照して説明する。
【０００８】
（第１の実施形態）
まず、本発明の第１の実施形態に係る半導体装置の製造方法を用いて製造された半導体装置について、図１を参照して説明する。図１は、本発明の第１の実施形態に係る半導体装置の製造方法を用いて製造された半導体装置の構造を示す図である。図１（ａ）は上記半導体装置の平面図であり、図１（ｂ）は矢視ＡＡから見た断面図である。図１（ｃ）は、膜１３２にマイクロレンズ１３２１を形成した場合の図１（ａ）相当図である。
【０００９】
図１（ａ）、（ｂ）に示すように、上記半導体装置は、第１の基板であるチップ基板１６０、第２の基板である封止用基板１０および金属バンプ１５０を有している。チップ基板１６０は、電子部品である赤外線センサ１６２０を表面中央に実装している。当該半導体装置では、チップ基板１６０の表面に外枠を周回させるような形で封止用基板１０を配置する。そして、チップ基板１６０と封止用基板１０とを表面活性化常温接合し、赤外線センサ１６２０を真空封止している。また、チップ基板１６０は、赤外線センサ１６２０の実装位置下方に空洞部１６１０を有する。空洞部１６１０は、赤外線センサ１６２０の特性を上げるために、エッチング等で形成されている。
【００１０】
一方、封止用基板１０は、焼結によって形成された焼結体１１１と、焼結体１１１と比較して結晶粒が少なく、面方位が揃った膜１３２を備える。更に、封止用基板１０は、チップ基板１６０からの信号を当該半導体装置外に出力するため、少なくとも１個以上の貫通電極配線１４０を有する。ここで、焼結体１１１の材料は、赤外線を透過させるため、ＺｎＳ、ＺｎＳｅ、Ｇｅ、カルコゲナイドガラス等が望ましい。膜１３２は、赤外線を透過させる透過部１３２０と、チップ基板１６０の外枠と接合する接合部１３２５からなる。貫通電極配線１４０は、Ｃｕ、半田等の金属で充填されており、気密構造となっている。そして、貫通電極配線１４０とチップ基板１６０は、金属バンプ１５０を介して導通している。金属バンプ１５０は、Ａｕ、Ｃｕ、Ａｌ、半田等の金属を用いれば良い。なお、図１（ｃ）に示すように、集光率を上げるために、封止用基板１１の透過部１３２０にマイクロレンズ１３２１を形成することもできる。封止用基板１１は、焼結体１１２の形状およびマイクロレンズ１３２１以外、封止用基板１０と同じである。
【００１１】
次に、第１の実施形態に係る半導体装置の製造方法について図２を参照して説明する。図２は、第１の実施形態に係る半導体装置の製造方法を示す断面工程図である。ここで、図２（ａ）は、型枠である成形用型１００によって焼結体１１０を形成する工程であり、図２（ｂ）は、成形用型１００を取外す工程である。図２（ｃ）は、焼結体１１０と比較して結晶粒が少なく、面方位が揃った膜１３０を、焼結体１１０に形成する工程であり、図２（ｄ）は、貫通電極配線１４０を形成する工程である。図２（ｅ）は、膜１３１を平坦化するため、研磨する工程であり、図２（ｆ）は、チップ基板１６０と膜１３２を表面活性化常温接合する工程である。
【００１２】
図２（ａ）に示す工程では、成形用型１００に粉状の材料を充填し、焼結によって焼結体１１０を形成する。なお、製法はホットプレス法等を用いれば良い。例えば、焼結体１１０の材料をＺｎＳとした場合、焼結温度は約１０００℃の環境下で約５分程度、数１０ＭＰａ加圧すれば焼結体１１０が形成される。次に、図２（ｂ）に示す工程では、成形用型１００を焼結体１１０から取外す。本工程により、焼結体１１０は成形用型１００の形状がそのまま転写される。すなわち、焼結体１１０の片側にはザグリが形成される。
【００１３】
次に、図２（ｃ）に示す工程では、焼結体１１０と比較して結晶粒が少なく、面方位が揃った膜１３０を、焼結体１１０のザグリがある側の表面に形成する。膜１３０を形成する方法は、熱ＣＶＤ法、有機金属気相成長法などのＣＶＤ法（化学気相成長法）、もしくはスパッタリング、熱蒸着などのＰＶＤ法（物理気相成長法）、もしくはめっき等を用いれば良い。いずれにしても、膜１３０が均一な膜質を得られるようにする。膜１３０の材料がＺｎＳの場合は、ＣＶＤ法が望ましい。ここで、膜１３０は、焼結体１１０のザグリがある側の表面全面に形成される。これにより、透過部１３２０および接合部が形成される。膜１３０の膜厚は、ラッピング、研磨しても焼結体１１０が出てこないような十分の厚さが必要であり、５０μｍ厚程度にしておけば問題ない。なお、膜１３０の材料は、赤外線が透過できる材料に限られる。すなわち、焼結体１１０の材料と同じ材料、または、赤外線が透過できる金属が望ましい。例えば、上記金属として、Ａｌ、Ｃｕ、ＡｕまたはＮｉを用いることができる。
【００１４】
次に、図２（ｄ）に示す工程では、貫通電極配線１４０を形成する。具体的には、まず、膜１３０および焼結体１１０にドリルやレーザ等で微細な孔を開ける。めっき等で、Ｃｕ、半田等の金属を上記孔に充填する。これにより、貫通電極配線１４０を形成し、膜１３１および焼結体１１１とする。次に、図２（ｅ）に示す工程では、膜１３１の接合部を平坦化する。平坦化する方法としては、まず、膜１３１の接合部の高さバラツキを取り除くために大まかに研磨する。そして、膜１３１の接合部の表面粗さＲａが１０ｎｍ以下程度になったところで、微細に研磨を行う。具体的には、焼結体１１１側を研磨用治具１５１で固定する。膜１３１をパッド１５２に押し当てて、最終的に、膜１３１の接合部の表面が原子レベルで平坦化するまで、研磨する。
【００１５】
次に、図２（ｆ）に示す工程では、原子レベルで平坦化した膜１３２の接合部１３２５とチップ基板１６０を表面活性化常温接合する。表面活性化常温接合は真空中で行われるため、赤外線センサ１６２０は真空封止される。具体的には、赤外線センサ１６２０からの信号を封止用基板１０側から取り出すために、赤外線センサ１６２０から配線を引き回しておく。赤外線センサ１６２０からの配線の終端に電極パッドを形成し、電極パッド上に金属バンプ１５０を配置する。更に、封止用基板１０における貫通電極配線１４０の位置と金属バンプ１５０が一致するようにアライメントしながら、膜１３２とチップ基板１６０を表面活性化常温接合する。金属バンプ１５０と貫通電極配線１４０は熱をかけないため、接触して弾性変形する。これにより、金属バンプ１５０と貫通電極配線１４０は導通する。したがって、金属バンプ１５０の高さは、チップ基板１６０と封止用基板１０の間の高さより若干高くする。更に、応力がなるべく発生しないように、全て均一の状態にしておく。なお、バンプはワイヤバンプ、あるいはめっきバンプを用いれば良い。
【００１６】
以上より、第１の実施形態に係る半導体装置の製造方法は、焼結体１１０と比較して結晶粒が少なく、面方位が揃った膜１３０を焼結体１１０に形成する工程を含む。また、チップ基板１６０と膜１３２を表面活性化常温接合する工程を含む。これにより、接合部１３２５とチップ基板１６０との間に隙間を作ることなく、焼結によって形成された封止用基板１０とチップ基板１６０とを表面活性化常温接合することができ、接合強度の低下を抑制できる。よって、接合強度が不足した不良品が増加し、歩留まりが悪化することを抑制できる。
【００１７】
また、第１の実施形態に係る半導体装置の製造方法では、成形用型１００に粉状の材料を充填し、焼結によって焼結体１１０を形成する。これにより、焼結体１１０を任意の形状に形成できる。例えば、図１（ｃ）に示した焼結体１１２のような複雑な形状にすることもできる。また、焼結体１１０の材料をＺｎＳとした場合には、８μｍ〜１２μｍの赤外線を透過させることができる。
【００１８】
また、第１の実施形態に係る半導体装置の製造方法では、ＣＶＤ法、ＰＶＤ法、めっき等によって、焼結体１１０に膜１３０を形成する工程を含む。更に、膜１３１の接合部を研磨する工程を含む。更に、膜１３０が均一な膜質を得られるようにしている。これより、研磨時のエッチングレートが均一となる。これから、膜１３１の接合部の表面粗さＲａが１ｎｍ以下まで平坦化できる。よって、表面活性化常温接合による、チップ基板１６０と封止用基板１０との接合強度が高くなる。すなわち、真空封止した際の気密性等の信頼性が上がると同時に、歩留りも大幅に向上する。
【００１９】
また、第１の実施形態に係る半導体装置の製造方法では、焼結体１１０の表面全面に膜１３０を形成する工程を含む。これから、膜１３０を部分的に形成する必要がなく、少ない工程数で形成できる。更に、膜１３０の材料を焼結体１１０の材料と同じ材料にした場合には、膜１３０の熱膨張係数等の特性と焼結体１１０の上記特性が同じになる。これから、熱応力による歪の影響を抑制できる。また、膜１３０の材料を、赤外線が透過できる金属、例えば、上記金属として、Ａｌ、Ｃｕ、ＡｕまたはＮｉとした場合には、表面活性化処理後の表面粗さをさらに向上させることができる。更に、弾性変形によって撓むので、接合強度を向上させることができる。なお、膜１３０の材料をＡｌとした場合、酸化しやすいが、表面活性化すれば接合しやすい。また、Ａｕとした場合、大気中でも酸化しないため、工程の管理が楽になる。更に、Ａｕの弾性率が低いため、平坦度を緩和する効果も大きい。また、Ｃｕとした場合、ＡｌとＡｕの中間的な存在で、扱いやすい。
【００２０】
また、第１の実施形態に係る半導体装置の製造方法では、成形用型１００によって焼結体１１０を形成する工程と、成形用型１００を取外す工程とを含む。その後、焼結体１１０に膜１３０を形成する工程を含む。これにより、焼結体１１０から成形用型１００を取外した後、膜１３０を形成するので、成形用型１００を取外しやすくなる。更に、成形用型１００の取外し後、ウエハ状態で扱えるため、膜１３０を形成する工程が容易になる。また、ＺｎＳからなる膜１３０を形成した後、焼結体１１０を形成した場合、焼結時の熱により膜１３０の透過率が低下する。しかし、焼結体１１０を形成した後、膜１３０を形成しているので、膜１３０の透過率の低下を回避できる。
【００２１】
また、第１の実施形態に係る半導体装置の製造方法を用いて製造された半導体装置では、チップ基板１６０は赤外線センサ１６２０を実装している。そして、チップ基板１６０と封止用基板１０を表面活性化常温接合することで、赤外線センサ１６２０を真空封止している。これから、外部からの衝撃、吸湿、ダストから赤外線センサ１６２０を保護することができる。
【００２２】
次に、第１の実施形態に係る半導体装置の製造方法を、ウエハレベルチップスケールパッケージ（以下、ウエハレベルパッケージとする。）の製造に適用した適用例（以下、適用例とする。）について、図３を参照して説明する。また、本適用例に係る半導体装置の製造方法を用いて製造された半導体装置について、第１の実施形態と同様の構造には同じ番号を付し、説明を省略する。なお、図３（ｆ）に示すように、本適用例に係る半導体装置の製造方法を用いて製造された半導体装置は、図１に示した半導体装置と同じ半導体装置を複数個備えた構造となっている。この後、個片化されて、図１に示した半導体装置と同じ半導体装置が複数同時に形成される。
【００２３】
図３は、図２に示す半導体装置の製造方法を、ウエハレベルパッケージの製造に適用した場合の工程を示す断面工程図である。ここで、図３（ａ）は、型枠である成形用型２００によって焼結体２１０を形成する工程であり、図３（ｂ）は、成形用型２００を取外す工程である。図３（ｃ）は、焼結体２１０と比較して結晶粒が少なく、面方位が揃った膜２３０を、焼結体２１０に形成する工程であり、図３（ｄ）は、貫通電極配線１４０を形成する工程である。図３（ｅ）は、膜２３１を平坦化するため、研磨する工程であり、図３（ｆ）は、第１の基板であるチップ基板２６０と膜２３２を表面活性化常温接合する工程である。
【００２４】
図３（ａ）に示す工程では、第１の実施形態と同様に、成形用型２００に粉状の材料を充填し、焼結によって焼結体２１０を形成する。なお、製法はホットプレス法等を用いれば良い。例えば、焼結体２１０の材料をＺｎＳとした場合、焼結温度は約１０００℃の環境下で約５分程度、数１０ＭＰａ加圧すれば焼結体２１０が形成される。次に、図３（ｂ）に示す工程では、第１の実施形態と同様に、成形用型２００を焼結体２１０から取外す。本工程により、焼結体２１０は成形用型２００の形状がそのまま転写される。すなわち、焼結体２１０の片側にはザグリが形成される。
【００２５】
次に、図３（ｃ）に示す工程では、第１の実施形態と同様に、焼結体２１０と比較して結晶粒が少なく、面方位が揃った膜２３０を、焼結体２１０のザグリがある側の表面全面に形成する。これにより、膜２３０の透過部および接合部が形成される。膜２３０を形成する方法はＣＶＤ法、ＰＶＤ法（スパッタ、蒸着）、めっき等を用いれば良い。いずれにしても、膜２３０が均一な膜質を得られるようにする。膜２３０の材料がＺｎＳの場合は、ＣＶＤ法が望ましい。膜２３０の膜厚は、ラッピング、研磨しても焼結体２１０が出てこないような十分の厚さが必要であり、５０μｍ厚程度にしておけば問題ない。なお、膜２３０の材料は、赤外線が透過できる材料に限られる。すなわち、焼結体２１０の材料と同じ材料、または、赤外線が透過できる金属が望ましい。例えば、上記金属として、Ａｌ、Ｃｕ、ＡｕまたはＮｉを用いることができる。
【００２６】
次に、図３（ｄ）に示す工程では、第１の実施形態と同様に、貫通電極配線１４０を形成する。具体的には、まず、膜２３０および焼結体２１０にドリルやレーザ等で微細な孔を開ける。めっき等で、Ｃｕ、半田等の金属を上記孔に充填する。これにより、貫通電極配線１４０を形成し、膜２３１および焼結体２１１とする。次に、図３（ｅ）に示す工程では、第１の実施形態と同様に、膜２３１の接合部を平坦化する。平坦化する方法としては、まず、膜２３１の接合部の高さバラツキを取り除くために大まかに研磨する。そして、膜２３１の接合部の表面粗さＲａが１０ｎｍ以下程度になったところで、微細に研磨を行う。具体的には、焼結体２１１側を研磨用治具２５１で固定する。膜２３１をパッド２５２に押し当てて、最終的に、膜２３１の接合部の表面が原子レベルで平坦化するまで、研磨する。
【００２７】
次に、図３（ｆ）に示す工程では、第１の実施形態と同様に、原子レベルで平坦化した膜２３２の接合部とチップ基板２６０を表面活性化常温接合する。表面活性化常温接合は真空中で行われるため、赤外線センサ１６２０は真空封止される。具体的には、赤外線センサ１６２０からの信号を第２の基板である封止用基板２０側から取り出すために、赤外線センサ１６２０から配線を引き回しておく。赤外線センサ１６２０からの配線の終端に電極パッドを形成し、電極パッド上に金属バンプ１５０を配置する。更に、封止用基板２０における貫通電極配線１４０の位置と金属バンプ１５０が一致するようにアライメントしながら、膜２３２とチップ基板２６０を表面活性化常温接合する。金属バンプ１５０と貫通電極配線１４０は熱をかけないため、接触して弾性変形する。これにより、金属バンプ１５０と貫通電極配線１４０は導通する。したがって、金属バンプ１５０の高さは、チップ基板２６０と封止用基板２０の間の高さより若干高くする。更に、応力がなるべく発生しないように、全て均一の状態にしておく。なお、バンプはワイヤバンプ、あるいはめっきバンプを用いれば良い。
【００２８】
以上より、本適用例に係る半導体装置の製造方法では、第１の実施形態と同様の効果を取得できる。また、本適用例に係る半導体装置の製造方法を用いて製造された半導体装置は、図１に示した半導体装置と同じ半導体装置を複数個備えた構造となっている。これから、図１に示した半導体装置と同じ半導体装置を複数個同時に製造することが可能となり、コストを大幅に削減できる。更に、図１に示した半導体装置と同じ半導体装置を複数個備えた構造となっているので、図３（ｅ）に示した工程において、研磨時の片当たりがなくなる。これから、均一に研磨されるため、膜２３１の接合部の平坦化精度が向上する。
【００２９】
（第２の実施形態）
次に、第２の実施形態に係る半導体装置の製造方法について、第１の実施形態に係る半導体装置の製造方法と異なる点を中心に図４を参照して説明する。また、第２の実施形態に係る半導体装置の製造方法を用いて製造された半導体装置について、第１の実施形態と同様の構造には同じ番号を付し、説明を省略する。なお、第２の実施形態に係る上記半導体装置は、第１の実施形態と同じである。図４は、第２の実施形態に係る半導体装置の製造方法を示す断面工程図である。ここで、図４（ａ）乃至図４（ｃ）は、焼結体１１０に膜１３０を形成する工程である。具体的には、図４（ａ）は、型枠である成形用型３００上に膜１３０を形成する第１の工程であり、図４（ｂ）は、膜１３０上に焼結体１１０を形成する第２の工程である。図４（ｃ）は、成形用型３００、３０１を取外す第３の工程である。図４（ｄ）乃至図４（ｆ）は、図２（ｄ）乃至図２（ｆ）と同じ工程である。以下、図４（ａ）乃至図４（ｃ）に示す工程のみ説明する。
【００３０】
図４（ａ）に示す工程では、成形用型３００の表面全面に膜１３０を形成する。これにより、透過部１３２０および接合部が形成される。膜１３０を形成する方法は、第１の実施形態と同様に、ＣＶＤ法、ＰＶＤ法、めっき等を用いれば良い。いずれにしても、膜１３０が均一な膜質を得られるようにする。膜１３０の材料がＺｎＳの場合は、ＣＶＤ法が望ましい。膜１３０の膜厚は、第１の実施形態と同様に、５０μｍ厚程度にしておけば問題ない。また、膜１３０から成形用型３００を取外しやすくするため、予め、成形用型３００の表面全面に離型材を塗っておいても良い。なお、膜１３０の材料は、第１の実施形態と同様に、赤外線が透過できる材料に限られる。すなわち、焼結体１１０の材料と同じ材料、または、赤外線が透過できる金属が望ましい。例えば、上記金属として、Ａｌ、Ｃｕ、ＡｕまたはＮｉを用いることができる。
【００３１】
次に、図４（ｂ）に示す工程では、型枠である成形用型３０１および膜１３０で囲まれた空間に、粉状の材料を充填する。焼結によって焼結体１１０を形成する。なお、製法はホットプレス法等を用いれば良い。例えば、焼結体１１０の材料をＺｎＳとした場合、第１の実施形態と同様に、焼結温度は約１０００℃の環境下で約５分程度、数１０ＭＰａ加圧すれば焼結体１１０が形成される。次に、図４（ｃ）に示す工程では、成形用型３０１を焼結体１１０から取外す。更に、成形用型３００を膜１３０から取外す。本工程により、焼結体１１０は成形用型３００の形状がそのまま転写される。すなわち、焼結体１１０の片側にはザグリが形成される。このようにして、焼結体１１０のザグリがある側の表面全面に、膜１３０を形成する。
【００３２】
以上より、第２の実施形態に係る半導体装置の製造方法は、焼結体１１０と比較して結晶粒が少なく、面方位が揃った膜１３０を焼結体１１０に形成する工程を含む。また、チップ基板１６０と膜１３２を表面活性化常温接合する工程を含む。これにより、接合部１３２５とチップ基板１６０との間に隙間を作ることなく、焼結によって形成された封止用基板１０とチップ基板１６０とを表面活性化常温接合することができ、接合強度の低下を抑制できる。よって、接合強度が不足した不良品が増加し、歩留まりが悪化することを抑制できる。
【００３３】
また、第２の実施形態に係る半導体装置の製造方法では、成形用型３００および膜１３０に囲まれた空間に、粉状の材料を充填する。焼結によって焼結体１１０を形成する。これにより、焼結体１１０を任意の形状に形成できる。例えば、図１（ｃ）に示した焼結体１１２のような複雑な形状にすることもできる。また、焼結体１１０の材料をＺｎＳとした場合には、８μｍ〜１２μｍの赤外線を透過させることができる。
【００３４】
また、第２の実施形態に係る半導体装置の製造方法では、ＣＶＤ法、ＰＶＤ法、めっき等によって、成形用型３００上に膜１３０を形成する第１の工程を含む。膜１３０上に焼結体１１０を形成する第２の工程を含む。成形用型３００、３０１を取外す第３の工程を含む。更に、膜１３１の接合部を研磨する工程を含む。そして、膜１３０が均一な膜質を得られるようにしている。これより、研磨時のエッチングレートが均一となる。これから、膜１３１の接合部の表面粗さＲａが１ｎｍ以下まで平坦化できる。よって、表面活性化常温接合による、チップ基板１６０と封止用基板１０との接合強度が高くなる。すなわち、真空封止した際の気密性等の信頼性が上がると同時に、歩留りも大幅に向上する。
【００３５】
また、第２の実施形態に係る半導体装置の製造方法では、焼結体１１０の表面全面に膜１３０を形成する工程を含む。これから、膜１３０を部分的に形成する必要がなく、少ない工程数で形成できる。更に、膜１３０の材料を焼結体１１０の材料と同じ材料にした場合には、膜１３０の熱膨張係数等の特性と焼結体１１０の上記特性が同じになる。これから、熱応力による歪の影響を抑制できる。また、膜１３０の材料を、赤外線が透過できる金属、例えば、上記金属として、Ａｌ、Ｃｕ、ＡｕまたはＮｉとした場合には、表面活性化処理後の表面粗さをさらに向上させることができる。更に、弾性変形によって撓むので、接合強度を向上させることができる。なお、膜１３０の材料をＡｌとした場合、酸化しやすいが、表面活性化すれば接合しやすい。また、Ａｕとした場合、大気中でも酸化しないため、工程の管理が楽になる。更に、Ａｕの弾性率が低いため、平坦度を緩和する効果も大きい。また、Ｃｕとした場合、ＡｌとＡｕの中間的な存在で、扱いやすい。
【００３６】
また、第２の実施形態に係る半導体装置の製造方法では、成形用型３００上に膜１３０を形成する第１の工程と、膜１３０上に焼結体１１０を形成する第２の工程を含む。更に、成形用型３００、３０１を取外す第３の工程を含む。これにより、焼結体１１０を形成する前に、予め、成形用型３００に膜１３０を形成することができる。これから、図１（ｃ）に示したように、膜１３２の透過部１３２０にマイクロレンズ１３２１等を形成する場合、マイクロレンズ１３２１等を非常に精度良く形成できる。更に、焼結体１１０の耐薬品性を考慮することなく、膜１３０を形成できる。
【００３７】
また、第２の実施形態に係る半導体装置の製造方法を用いて製造された半導体装置では、チップ基板１６０は赤外線センサ１６２０を実装している。そして、チップ基板１６０と封止用基板１０を表面活性化常温接合することで、赤外線センサ１６２０を真空封止している。これから、外部からの衝撃、吸湿、ダストから赤外線センサ１６２０を保護することができる。
【００３８】
（第３の実施形態）
次に、第３の実施形態に係る半導体装置の製造方法について、第１の実施形態に係る半導体装置の製造方法と異なる点を中心に図５を参照して説明する。また、第３の実施形態に係る半導体装置の製造方法を用いて製造された半導体装置について、第１の実施形態と同様の構造には同じ番号を付し、説明を省略する。なお、第３の実施形態に係る上記半導体装置は、第１の実施形態とほとんど同じである。第３の実施形態に係る上記半導体装置が第１の実施形態と異なる点は、第２の基板である封止用基板４０が異なる。封止用基板４０は、焼結体４１１、膜である接合部用膜４３２および貫通電極配線４４０からなる。接合部用膜４３２は、封止用基板４０とチップ基板１６０との接合部にのみ形成されている。そのため、貫通電極配線４４０は、接合部用膜４３２を貫通していない。また、焼結体４１１のザグリ深さは、焼結体１１１のザグリ深さより、膜４３０の膜厚分浅くなっている。
【００３９】
図５は、第３の実施形態に係る半導体装置の製造方法を示す断面工程図である。ここで、図５（ａ）は、型枠である成形用型４００によって焼結体４１０を形成する工程であり、図５（ｂ）は、成形用型４００を取外す工程である。図５（ｃ）は、焼結体４１０のザグリにレジスト４２０を塗布する工程であり、図５（ｄ）は、焼結体４１０と比較して結晶粒が少なく、面方位が揃った膜４３０を、焼結体４１０およびレジスト４２０に形成する工程である。図５（ｅ）は、レジスト４２０および膜４３０を取り除く工程であり、図５（ｆ）は、貫通電極配線４４０を形成する工程である。図５（ｇ）は、膜である接合部用膜４３１を平坦化するため、研磨する工程であり、図５（ｈ）は、チップ基板１６０と接合部用膜４３２を表面活性化常温接合する工程である。
【００４０】
図５（ａ）に示す工程では、第１の実施形態と同様に、成形用型４００に粉状の材料を充填し、焼結によって焼結体４１０を形成する。なお、製法はホットプレス法等を用いれば良い。例えば、焼結体４１０の材料をＺｎＳとした場合、焼結温度は約１０００℃の環境下で約５分程度、数１０ＭＰａ加圧すれば焼結体４１０が形成される。次に、図５（ｂ）に示す工程では、第１の実施形態と同様に、成形用型４００を焼結体４１０から取外す。本工程により、焼結体４１０は成形用型４００の形状がそのまま転写される。すなわち、焼結体４１０の片側にはザグリが形成される。
【００４１】
次に、図５（ｃ）に示す工程では、焼結体４１０のザグリにレジスト４２０を塗布する。レジスト４２０の材料は、膜４３０の成膜温度に耐えられる材料であり、かつ、焼結体４１０が溶けない溶媒により溶解可能な材料に限られる。例えば、焼結体４１０の材料がＺｎＳである場合を考える。ＺｎＳは耐酸性が弱いため、酸性の溶媒を用いることができない。そのため、レジスト４２０の材料は、アルカリ性で溶解できる材料に限られる。次に、図５（ｄ）に示す工程では、焼結体４１０と比較して結晶粒が少なく、面方位が揃った膜４３０を、焼結体４１０およびレジスト４２０の表面全面に形成する。膜４３０を形成する方法はＣＶＤ法、ＰＶＤ法、めっき等を用いれば良い。いずれにしても、膜４３０が均一な膜質を得られるようにする。膜４３０の材料がＺｎＳの場合は、ＣＶＤ法が望ましい。膜４３０の膜厚は、ラッピング、研磨しても焼結体４１０が出てこないような十分の厚さが必要であり、５０μｍ厚程度にしておけば問題ない。膜４３０の材料は、第１の実施形態と異なり、赤外線が透過できる材料に限られない。よって、焼結体４１０の材料と同じ材料、または、金属を用いることができる。
【００４２】
次に、図５（ｅ）に示す工程では、レジスト４２０の上に形成された膜４３０およびレジスト４２０を、リフトオフで取り除く。このようにして、接合部用膜４３１が形成される。次に、図５（ｆ）に示す工程では、第１の実施形態と同様に、貫通電極配線４４０を形成する。具体的には、まず、焼結体４１０にドリルやレーザ等で微細な孔を開ける。めっき等で、Ｃｕ、半田等の金属を上記孔に充填する。これにより、貫通電極配線４４０を形成し、焼結体４１１とする。次に、図５（ｇ）に示す工程では、第１の実施形態と同様に、接合部用膜４３１を平坦化する。平坦化する方法としては、まず、接合部用膜４３１の接合部の高さバラツキを取り除くために大まかに研磨する。そして、接合部用膜４３１の接合部の表面粗さＲａが１０ｎｍ以下程度になったところで、微細に研磨を行う。具体的には、焼結体４１１側を研磨用治具1５１で固定する。接合部用膜４３１をパッド1５２に押し当てて、最終的に、接合部用膜４３１の接合部の表面が原子レベルで平坦化するまで、研磨する。
【００４３】
次に、図５（ｈ）に示す工程では、第１の実施形態と同様に、原子レベルで平坦化した接合部用膜４３２とチップ基板１６０を表面活性化常温接合する。表面活性化常温接合は真空中で行われるため、赤外線センサ１６２０は真空封止される。具体的には、赤外線センサ１６２０からの信号を封止用基板４０側から取り出すために、赤外線センサ１６２０から配線を引き回しておく。赤外線センサ１６２０からの配線の終端に電極パッドを形成し、電極パッド上に金属バンプ１５０を配置する。更に、封止用基板４０における貫通電極配線４４０の位置と金属バンプ１５０が一致するようにアライメントしながら、接合部用膜４３２とチップ基板１６０を表面活性化常温接合する。金属バンプ１５０と貫通電極配線４４０は熱をかけないため、接触して弾性変形する。これにより、金属バンプ１５０と貫通電極配線４４０は導通する。したがって、金属バンプ１５０の高さは、チップ基板１６０と封止用基板４０の間の高さより若干高くする。更に、応力がなるべく発生しないように、全て均一の状態にしておく。なお、バンプはワイヤバンプ、あるいはめっきバンプを用いれば良い。
【００４４】
以上より、第３の実施形態に係る半導体装置の製造方法は、焼結体４１０と比較して結晶粒が少なく、面方位が揃った膜４３０を、焼結体４１０およびレジスト４２０に形成する工程を含む。また、チップ基板１６０と接合部用膜４３２を表面活性化常温接合する工程を含む。これにより、接合部用膜４３２とチップ基板１６０との間に隙間を作ることなく、焼結によって形成された封止用基板４０とチップ基板１６０とを表面活性化常温接合することができ、接合強度の低下を抑制できる。よって、接合強度が不足した不良品が増加し、歩留まりが悪化することを抑制できる。
【００４５】
また、第３の実施形態に係る半導体装置の製造方法では、成形用型４００に粉状の材料を充填し、焼結によって焼結体４１０を形成する。これにより、焼結体４１０を任意の形状に形成できる。例えば、図１（ｃ）に示した焼結体１１２のような複雑な形状にすることもできる。また、焼結体４１０の材料をＺｎＳとした場合には、８μｍ〜１２μｍの赤外線を透過させることができる。
【００４６】
また、第３の実施形態に係る半導体装置の製造方法では、ＣＶＤ法、ＰＶＤ法、めっき等によって、焼結体４１０およびレジスト４２０に膜４３０を形成する工程を含む。更に、接合部用膜４３１を研磨する工程を含む。更に、膜４３０が均一な膜質を得られるようにしている。これより、研磨時のエッチングレートが均一となる。これから、接合部用膜４３２の表面粗さＲａが１ｎｍ以下まで平坦化できる。よって、表面活性化常温接合による、チップ基板１６０と封止用基板４０との接合強度が高くなる。すなわち、真空封止した際の気密性等の信頼性が上がると同時に、歩留りも大幅に向上する。
【００４７】
また、第３の実施形態に係る半導体装置の製造方法では、封止用基板４０とチップ基板１６０との接合部にのみ接合部用膜４３２を形成する工程を含む。これから、工程数が増加するが、膜４３０の材料として、赤外線が透過できない材料も用いることができる。そして、膜４３０の材料を金属とした場合には、表面活性化処理後の表面粗さをさらに向上させることができる。更に、弾性変形によって撓むので、接合強度を向上させることができる。なお、膜４３０の材料をＡｌとした場合、酸化しやすいが、表面活性化すれば接合しやすい。また、Ａｕとした場合、大気中でも酸化しないため、工程の管理が楽になる。更に、Ａｕの弾性率が低いため、平坦度を緩和する効果も大きい。また、Ｃｕとした場合、ＡｌとＡｕの中間的な存在で、扱いやすい。更に、膜４３０の材料を焼結体４１０の材料と同じ材料にした場合には、膜４３０の熱膨張係数等の特性と焼結体４１０の上記特性が同じになる。これから、熱応力による歪の影響を抑制できる。
【００４８】
また、第３の実施形態に係る半導体装置の製造方法では、封止用基板４０とチップ基板１６０との接合部にのみ接合部用膜４３２が形成され、接合部以外の場所には形成されない。赤外線センサ１６２０と焼結体４１１との間に膜４３０が存在する場合、膜４３０の材料にもよるが、膜４３０により赤外線の透過率が低下する虞がある。しかし、赤外線センサ１６２０と焼結体４１１との間に膜４３０が存在しないので、膜４３０により赤外線の透過率が低下する虞を、防止することができる。
【００４９】
また、第３の実施形態に係る半導体装置の製造方法では、成形用型４００によって焼結体４１０を形成する工程と、成形用型４００を取外す工程とを含む。その後、焼結体４１０およびレジスト４２０に膜４３０を形成する工程を含む。これにより、焼結体４１０から成形用型４００を取外した後、膜４３０を形成するので、成形用型４００を取外しやすくなる。更に、成形用型４００の取外し後、ウエハ状態で扱えるため、膜４３０を形成する工程が容易になる。
【００５０】
また、第３の実施形態に係る半導体装置の製造方法を用いて製造された半導体装置では、チップ基板１６０は赤外線センサ１６２０を実装している。そして、チップ基板１６０と封止用基板４０を表面活性化常温接合することで、赤外線センサ１６２０を真空封止している。これから、外部からの衝撃、吸湿、ダストから赤外線センサ１６２０を保護することができる。
【００５１】
（第４の実施形態）
次に、第４の実施形態に係る半導体装置の製造方法について、第３の実施形態に係る半導体装置の製造方法と異なる点を中心に図６を参照して説明する。また、第４の実施形態に係る半導体装置の製造方法を用いて製造された半導体装置について、第３の実施形態と同様の構造には同じ番号を付し、説明を省略する。なお、第４の実施形態に係る上記半導体装置は、第３の実施形態と同じである。
【００５２】
図６は、第４の実施形態に係る半導体装置の製造方法を示す断面工程図である。ここで、図６（ａ）乃至図６（ｅ）は、焼結体４１０に接合部用膜４３１を形成する工程である。具体的には、図６（ａ）は、型枠である成形用型５００の凸部にレジスト５２０を塗布する工程であり、図６（ｂ）は、成形用型５００およびレジスト５２０上に膜４３０を形成する第１の工程である。図６（ｃ）は、レジスト５２０および膜４３０を取り除く工程であり、図６（ｄ）は、接合部用膜４３１および成形用型５００上に焼結体４１０を形成する第２の工程である。図６（ｅ）は、成形用型５００、５０１を取外す第３の工程である。図６（ｆ）乃至図６（ｈ）は、図５（ｆ）乃至図５（ｈ）と同じ工程である。以下、図６（ａ）乃至図６（ｅ）に示す工程のみ説明する。
【００５３】
図６（ａ）に示す工程では、成形用型５００の凸部の表面にレジスト５２０を塗布する。レジスト５２０の材料は、膜４３０の成膜温度に耐えられる材料に限られる。次に、図６（ｂ）に示す工程では、レジスト５２０および成形用型５００の表面全面に膜４３０を形成する。膜４３０を形成する方法は、第３の実施形態と同様に、ＣＶＤ法、ＰＶＤ法、めっき等を用いれば良い。いずれにしても、膜４３０が均一な膜質を得られるようにする。膜４３０の材料がＺｎＳの場合は、ＣＶＤ法が望ましい。膜４３０の膜厚は、第３の実施形態と同様に、５０μｍ厚程度にしておけば問題ない。膜４３０の材料は、第３の実施形態と同様に、赤外線が透過できる材料に限られない。よって、焼結体４１０の材料と同じ材料、または、金属を用いることができる。また、接合部用膜４３１および焼結体４１０から成形用型５００を取外しやすくするため、予め、成形用型５００の表面全面に離型材を塗っておいても良い。
【００５４】
次に、図６（ｃ）に示す工程では、レジスト５２０の上に形成された膜４３０およびレジスト５２０を、リフトオフで取り除く。このようにして、接合部用膜４３１が形成される。ここで、本工程は焼結体４１０を形成する前に行われるので、第３の実施形態と異なり、焼結体４１０の耐薬品性を考慮する必要はない。次に、図６（ｄ）に示す工程では、接合部用膜４３１、成形用型５００および型枠である成形用型５０１で囲まれた空間に、粉状の材料を充填する。焼結によって焼結体４１０を形成する。なお、製法はホットプレス法等を用いれば良い。例えば、焼結体４１０の材料をＺｎＳとした場合、第３の実施形態と同様に、焼結温度は約１０００℃の環境下で約５分程度、数１０ＭＰａ加圧すれば焼結体４１０が形成される。次に、図６（ｅ）に示す工程では、成形用型５００、５０１を焼結体４１０および接合部用膜４３１から取外す。本工程により、焼結体４１０は、成形用型５００、５０１と接合部用膜４３１からなる形状がそのまま転写される。すなわち、焼結体４１０の片側にはザグリが形成される。このようにして、焼結体４１０に接合部用膜４３１を形成する。
【００５５】
以上より、第４の実施形態に係る半導体装置の製造方法は、焼結体４１０と比較して結晶粒が少なく、面方位が揃った接合部用膜４３１を焼結体４１０に形成する工程を含む。また、チップ基板１６０と接合部用膜４３２を表面活性化常温接合する工程を含む。これにより、接合部用膜４３２とチップ基板１６０との間に隙間を作ることなく、焼結によって形成された封止用基板４０とチップ基板１６０とを表面活性化常温接合することができ、接合強度の低下を抑制できる。よって、接合強度が不足した不良品が増加し、歩留まりが悪化することを抑制できる。
【００５６】
また、第４の実施形態に係る半導体装置の製造方法では、成形用型５００、５０１および接合部用膜４３１に囲まれた空間に、粉状の材料を充填する。焼結によって焼結体４１０を形成する。これにより、焼結体４１０を任意の形状に形成できる。例えば、図１（ｃ）に示した焼結体１１２のような複雑な形状にすることもできる。また、焼結体４１０の材料をＺｎＳとした場合には、８μｍ〜１２μｍの赤外線を透過させることができる。
【００５７】
また、第４の実施形態に係る半導体装置の製造方法では、ＣＶＤ法、ＰＶＤ法、めっき等によって、成形用型５００およびレジスト５２０上に膜４３０を形成する第１の工程を含む。レジスト５２０の上に形成された膜４３０およびレジスト５２０を取り除く工程と、接合部用膜４３１上に焼結体４１０を形成する第２の工程を含む。成形用型５００、５０１を取外す第３の工程を含む。更に、接合部用膜４３１を研磨する工程を含む。そして、膜４３０が均一な膜質を得られるようにしている。これより、研磨時のエッチングレートが均一となる。これから、接合部用膜４３２の表面粗さＲａが１ｎｍ以下まで平坦化できる。よって、表面活性化常温接合による、チップ基板１６０と封止用基板４０との接合強度が高くなる。すなわち、真空封止した際の気密性等の信頼性が上がると同時に、歩留りも大幅に向上する。
【００５８】
また、第４の実施形態に係る半導体装置の製造方法では、封止用基板４０とチップ基板１６０との接合部にのみ接合部用膜４３２を形成する工程を含む。これから、工程数が増加するが、膜４３０の材料として、赤外線が透過できない材料も用いることができる。そして、膜４３０の材料を金属とした場合には、表面活性化処理後の表面粗さをさらに向上させることができる。更に、弾性変形によって撓むので、接合強度を向上させることができる。なお、膜４３０の材料をＡｌとした場合、酸化しやすいが、表面活性化すれば接合しやすい。また、Ａｕとした場合、大気中でも酸化しないため、工程の管理が楽になる。更に、Ａｕの弾性率が低いため、平坦度を緩和する効果も大きい。また、Ｃｕとした場合、ＡｌとＡｕの中間的な存在で、扱いやすい。更に、膜４３０の材料を焼結体４１０の材料と同じ材料にした場合には、膜４３０の熱膨張係数等の特性と焼結体４１０の上記特性が同じになる。これから、熱応力による歪の影響を抑制できる。
【００５９】
また、第４の実施形態に係る半導体装置の製造方法では、封止用基板４０とチップ基板１６０との接合部にのみ接合部用膜４３２が形成され、接合部以外の場所には形成されない。赤外線センサ１６２０と焼結体４１１との間に膜４３０が存在する場合、膜４３０の材料にもよるが、膜４３０により赤外線の透過率が低下する虞がある。しかし、赤外線センサ１６２０と焼結体４１１との間に膜４３０が存在しないので、膜４３０により赤外線の透過率が低下する虞を、防止することができる。
【００６０】
また、第４の実施形態に係る半導体装置の製造方法では、成形用型５００およびレジスト５２０上に膜４３０を形成する第１の工程を含む。レジスト５２０の上に形成された膜４３０およびレジスト５２０を取り除く工程と、接合部用膜４３１上に焼結体４１０を形成する第２の工程を含む。成形用型５００、５０１を取外す第３の工程を含む。これにより、焼結体４１０を形成する前に、予め、接合部用膜４３１を形成することができる。これから、焼結体４１０の耐薬品性を考慮することなく、接合部用膜４３１を形成できる。同様に、焼結体４１０の耐薬品性を考慮することなく、レジスト５２０を取り除くことができる。
【００６１】
また、第４の実施形態に係る半導体装置の製造方法を用いて製造された半導体装置では、チップ基板１６０は赤外線センサ１６２０を実装している。そして、チップ基板１６０と封止用基板４０を表面活性化常温接合することで、赤外線センサ１６２０を真空封止している。これから、外部からの衝撃、吸湿、ダストから赤外線センサ１６２０を保護することができる。
【００６２】
（第５の実施形態）
次に、第５の実施形態に係る半導体装置の製造方法について、第３の実施形態に係る半導体装置の製造方法と異なる点を中心に図７を参照して説明する。また、第５の実施形態に係る半導体装置の製造方法を用いて製造された半導体装置について、第３の実施形態と同様の構造には同じ番号を付し、説明を省略する。なお、第５の実施形態に係る上記半導体装置は、第３の実施形態とほとんど同じである。第５の実施形態に係る上記半導体装置が、第３の実施形態と異なる点は、第２の基板である封止用基板６０が異なること、金属バンプ１５０がないことである。また、封止用基板６０が、第３の実施形態の封止用基板４０と異なる点は、貫通電極配線６４１が異なる。後述するように、貫通電極配線６４０は、接合部用膜４３１と同時に形成される。
【００６３】
図７は、第５の実施形態に係る半導体装置の製造方法を示す断面工程図である。ここで、図７（ａ）乃至図７（ｆ）は、焼結体４１０に接合部用膜４３１を形成する工程である。図７（ａ）および（ｂ）は、図５（ａ）および図５（ｂ）と同じ工程である。図７（ｃ）は、焼結体４１０のザグリ、側面および裏面にレジスト６２０を塗布する工程であり、図７（ｄ）は、焼結体４１０およびレジスト６２０に、貫通孔６２５を形成する工程である。図７（ｅ）は、焼結体４１１およびレジスト６２１をめっきする工程であり、図７（ｆ）は、レジスト６２１を取り除く工程である。図７（ｇ）は、接合部用膜４３１を平坦化するため、研磨する工程であり、図７（ｈ）は、チップ基板１６０と接合部用膜４３２を表面活性化常温接合する工程である。以下、図７（ｃ）乃至図７（ｈ）に示す工程のみ説明する。
【００６４】
図７（ｃ）に示す工程では、焼結体４１０のザグリ、側面および裏面にレジスト６２０を塗布する。すなわち、後程、封止用基板６０におけるチップ基板１６０との接合部となる部分を除いて、焼結体４１０の周囲にレジスト６２０を塗布する。レジスト６２０の材料は、めっきする温度に耐えられる材料であり、かつ、焼結体４１１が溶けない溶媒により溶解可能な材料に限られる。例えば、焼結体４１０の材料がＺｎＳである場合を考える。ＺｎＳは耐酸性が弱いため、酸性の溶媒を用いることができない。そのため、レジスト６２０の材料は、アルカリ性で溶解できる材料に限られる。次に、図７（ｄ）に示す工程では、貫通電極配線６４０用の貫通孔６２５を形成し、焼結体４１１およびレジスト６２１とする。具体的には、焼結体４１０およびレジスト６２０にドリルやレーザ等で微細な孔を開ける。
【００６５】
次に、図７（ｅ）に示す工程では、焼結体４１１およびレジスト６２１の周囲をめっきし、金属めっき６３０を形成する。これにより、貫通孔６２５に金属めっき６３０を充填する。なお、めっき法として、無電解めっき、電解めっき等を用いることができる。また、金属めっき６３０の材料は、スルーホールフィリングが可能なＣｕ、半田等の金属に限られる。次に、図７（ｆ）に示す工程では、レジスト６２１に加工された金属めっき６３０およびレジスト６２１を、リフトオフで取り除く。このようにして、接合部用膜４３１を焼結体４１１に形成している。このため、接合部用膜４３１は均一な膜質を得られる。接合部用膜４３１の膜厚は、ラッピング、研磨しても焼結体４１１が出てこないような十分の厚さが必要であり、５０μｍ厚程度にしておけば問題ない。同時に、貫通電極配線６４０も形成している。
【００６６】
次に、図７（ｇ）に示す工程では、第３の実施形態と同様に、接合部用膜４３１を平坦化する。同時に、貫通電極配線６４０も平坦化される。平坦化する方法としては、まず、接合部用膜４３１の接合部の高さバラツキを取り除くために大まかに研磨する。そして、接合部用膜４３１の接合部の表面粗さＲａが１０ｎｍ以下程度になったところで、微細に研磨を行う。具体的には、焼結体４１１側を研磨用治具１５１で固定する。接合部用膜４３１をパッド１５２に押し当てて、最終的に、接合部用膜４３１の接合部の表面が原子レベルで平坦化するまで、研磨する。これにより、原始レベルで平坦化した接合部用膜４３２におけるチップ基板１６０との接合面と、貫通電極配線６４１におけるチップ基板１６０側端面が同一平面になる。
【００６７】
次に、図７（ｈ）に示す工程では、第３の実施形態と同様に、原子レベルで平坦化した接合部用膜４３２とチップ基板１６０を表面活性化常温接合する。表面活性化常温接合は真空中で行われるため、赤外線センサ１６２０は真空封止される。具体的には、赤外線センサ１６２０からの信号を封止用基板６０側から取り出すために、赤外線センサ１６２０から配線を引き回しておく。赤外線センサ１６２０からの配線の終端に電極パッドを形成する。更に、貫通電極配線６４１におけるチップ基板１６０側端面と上記電極パッドが一致するようにアライメントする。その後、接合部用膜４３２とチップ基板１６０を表面活性化常温接合する。
【００６８】
以上より、第５の実施形態に係る半導体装置の製造方法は、焼結体４１１と比較して結晶粒が少なく、面方位が揃った接合部用膜４３１を焼結体４１１に形成する工程を含む。また、チップ基板１６０と接合部用膜４３２を表面活性化常温接合する工程を含む。これにより、接合部４３２とチップ基板１６０との間に隙間を作ることなく、焼結によって形成された封止用基板６０とチップ基板１６０とを表面活性化常温接合することができ、接合強度の低下を抑制できる。よって、接合強度が不足した不良品が増加し、歩留まりが悪化することを抑制できる。
【００６９】
また、第５の実施形態に係る半導体装置の製造方法では、成形用型４００に粉状の材料を充填し、焼結によって焼結体４１０を形成する。これにより、焼結体４１０を任意の形状に形成できる。例えば、図１（ｃ）に示した焼結体１１２のような複雑な形状にすることもできる。また、焼結体４１０の材料をＺｎＳとした場合には、８μｍ〜１２μｍの赤外線を透過させることができる。
【００７０】
また、第５の実施形態に係る半導体装置の製造方法では、封止用基板６０におけるチップ基板１６０との接合部となる部分を除いた焼結体４１０の周囲にレジスト６２０を塗布する工程を含む。焼結体４１１とレジスト６２１をめっきする工程を含む。レジスト６２１を取り除き、焼結体４１１と比較して結晶粒が少なく、面方位が揃った接合部用膜４３１を形成する工程を含む。更に、接合部用膜４３１を研磨する工程を含む。これより、接合部用膜４３１が均一な膜質を得られる。研磨時のエッチングレートが均一となる。これから、接合部用膜４３１の表面粗さＲａが１ｎｍ以下まで平坦化できる。よって、表面活性化常温接合による、チップ基板１６０と封止用基板６０との接合強度が高くなる。すなわち、真空封止した際の気密性等の信頼性が上がると同時に、歩留りも大幅に向上する。
【００７１】
また、第５の実施形態に係る半導体装置の製造方法では、封止用基板６０におけるチップ基板１６０との接合部となる部分を除いた焼結体４１０の周囲にレジスト６２０を塗布する工程を含む。焼結体４１１とレジスト６２１をめっきする工程を含む。レジスト６２１を取り除き、接合部用膜４３１を形成する工程を含む。これから、封止用基板６０とチップ基板１６０との接合部にのみ接合部用膜４３２が形成され、接合部以外の場所には形成されない。よって、接合部用膜４３１の材料として、Ｃｕ、半田等の金属を用いることができる。このため、表面活性化処理後の表面粗さをさらに向上させることができる。更に、弾性変形によって撓むので、接合強度を向上させることができる。
【００７２】
また、第５の実施形態に係る半導体装置の製造方法では、封止用基板６０とチップ基板１６０との接合部にのみ接合部用膜４３２が形成され、接合部以外の場所には形成されない。赤外線センサ１６２０と焼結体４１１との間に膜４３０が存在する場合、膜４３０の材料にもよるが、膜４３０により赤外線の透過率が低下する虞がある。しかし、赤外線センサ１６２０と焼結体４１１との間に膜４３０が存在しないので、膜４３０により赤外線の透過率が低下する虞を、防止することができる。
【００７３】
また、第５の実施形態に係る半導体装置の製造方法では、成形用型４００によって焼結体４１０を形成する工程と、成形用型４００を取外す工程とを含む。封止用基板６０におけるチップ基板１６０との接合部となる部分を除いた焼結体４１０の周囲にレジスト６２０を塗布する工程を含む。焼結体４１１とレジスト６２１をめっきする工程を含む。レジスト６２１を取り除き、接合部用膜４３１を形成する工程を含む。これにより、焼結体４１０から成形用型４００を取外した後、接合部用膜４３１を形成するので、成形用型４００を取外しやすくなる。更に、成形用型４００の取外し後、ウエハ状態で扱えるため、以降の工程が容易になる。
【００７４】
また、第５の実施形態に係る半導体装置の製造方法では、封止用基板６０におけるチップ基板１６０との接合部となる部分を除いた焼結体４１０の周囲にレジスト６２０を塗布する工程を含む。焼結体４１０とレジスト６２０に、貫通電極配線６４０用の貫通孔６２５を形成する工程を含む。焼結体４１１とレジスト６２１をめっきする工程を含む。レジスト６２１を取り除き、接合部用膜４３１および貫通電極配線６４０を形成する工程を含む。これにより、接合部用膜４３１と貫通電極配線６４０を同時に形成できる。よって、工程数を大幅に削減できる。
【００７５】
また、第５の実施形態に係る半導体装置の製造方法では、接合部用膜４３２におけるチップ基板１６０との接合面と、貫通電極配線６４１におけるチップ基板１６０側端面を同時に研磨している。そして、同一平面になるようにしている。これにより、金属バンプ１５０が必要なくなり、工程数を削減できる。また、第１乃至第４の実施形態では、金属バンプ１５０の高さのバラツキにより、封止用基板およびチップ基板１６０に内部応力が発生する虞があった。しかし、第５の実施形態では、接合部用膜４３２におけるチップ基板１６０との接合面と貫通電極配線６４１におけるチップ基板１６０側端面が同一平面となるので、上記内部応力を無くすことができる。
【００７６】
また、第５の実施形態に係る半導体装置の製造方法を用いて製造された半導体装置では、チップ基板１６０は赤外線センサ１６２０を実装している。そして、チップ基板１６０と封止用基板６０を表面活性化常温接合することで、赤外線センサ１６２０を真空封止している。これから、外部からの衝撃、吸湿、ダストから赤外線センサ１６２０を保護することができる。
【００７７】
本発明に係る半導体装置の製造方法を用いて製造された半導体装置は、赤外線センサ１６２０が実装されたチップ基板１６０、２６０を備える。更に、チップ基板１６０、２６０と接合して赤外線センサ１６２０を封止する封止用基板１０、１１、２０、４０、６０を備える。また、封止用基板１０、１１、２０、４０、６０は、焼結によって形成された焼結体１１１、１１２、２１１、４１１と膜１３２、２３２または接合部用膜４３２とを備える。本発明に係る半導体装置の製造方法は、焼結体１１０、２１０、４１０、４１１と比較して結晶粒が少なく、面方位が揃った膜１３０、２３０、４３０または接合部用膜４３１を、焼結体１１０、２１０、４１０、４１１に形成する工程を含む。更に、チップ基板１６０、２６０と膜１３２、２３２または接合部用膜４３２を表面活性化常温接合する工程とを有している。これにより、接合部１３２５または接合部用膜４３２とチップ基板１６０との間に隙間を作ることなく、焼結によって形成された封止用基板１０、１１、２０、４０、６０とチップ基板１６０とを表面活性化常温接合することができ、接合強度の低下を抑制できる。よって、接合強度が不足した不良品が増加し、歩留まりが悪化することを抑制できる。
【００７８】
また、本発明に係る半導体装置の製造方法は、成形用型１００、２００、４００によって焼結体１１０、２１０、４１０を形成する工程を含む。これにより、焼結体１１０、２１０、４１０を任意の形状に形成できる。
【００７９】
また、本発明に係る半導体装置の製造方法における焼結体１１０、４１０に膜１３０または接合部用膜４３１を形成する工程は、成形用型３００、５００上に膜１３０、４３０を形成する第１の工程を含む。膜１３０、４３０上に焼結体１１０、４１０を形成する第２の工程と、成形用型３００、３０１、５００、５０１を取外す第３の工程とを含む。これにより、焼結体１１０、４１０を任意の形状に形成できる。更に、焼結体１１０、４１０を形成する前に、予め、成形用型３００、５００に膜１３０、４３０を形成することができる。よって、焼結体１１０、４１０の耐薬品性を考慮することなく、膜１３０、４３０を形成できる。
【００８０】
また、本発明に係る半導体装置の製造方法における接合部用膜４３２は、封止用基板４０、６０とチップ基板１６０との接合部にのみ形成される。
【００８１】
また、本発明に係る半導体装置の製造方法における膜１３２、２３２または接合部用膜４３２は、金属である。これから、表面活性化処理後の表面粗さをさらに向上させることができる。更に、弾性変形によって撓むので、接合強度を向上させることができる。
【００８２】
また、本発明に係る半導体装置の製造方法における膜１３２、２３２または接合部用膜４３２は、焼結体１１１、２１１、４１１の材料と同じ材料からなる。これから、膜１３２、２３２または接合部用膜４３２の熱膨張係数等の特性と焼結体１１１、２１１、４１１の上記特性が同じになる。これから、熱応力による歪の影響を抑制できる。
【００８３】
また、本発明に係る半導体装置の製造方法を用いて製造された半導体装置は、赤外線センサ１６２０が実装されたチップ基板１６０を備える。更に、チップ基板１６０と接合して赤外線センサ１６２０を封止する封止用基板６０を備える。また、封止用基板６０は、焼結によって形成された焼結体４１１と接合部用膜４３２とを備える。本発明に係る半導体装置の製造方法は、成形用型４００によって焼結体４１０を形成する工程を含む。封止用基板６０におけるチップ基板１６０との接合部となる部分を除いた焼結体４１０の周囲にレジスト６２０を塗布する工程を含む。焼結体４１０およびレジスト６２０に、貫通電極配線６４０用の貫通孔６２５を形成する工程と、焼結体４１１およびレジスト６２１をめっきする工程を含む。レジスト６２１を取り除き、焼結体４１１と比較して結晶粒が少なく、面方位が揃った接合部用膜４３１および貫通電極配線６４０を形成する工程を含む。チップ基板１６０と接合部用膜４３２を表面活性化常温接合する工程とを有している。これにより、接合部用膜４３１と貫通電極配線６４０を同時に形成できる。よって、工程数を大幅に削減できる。
【００８４】
なお、以上に述べた実施形態は、本発明の実施の一例であり、本発明の範囲はこれらに限定されるものでなく、特許請求の範囲に記載した範囲内で、他の様々な実施形態に適用可能である。例えば、第１乃至第５の実施形態および適用例に係る半導体装置の製造方法では、チップ基板１６０、２６０に赤外線センサ１６２０を実装し、赤外線センサ１６２０を真空封止している。特にこれに限定されるものでなく、他のセンサを真空封止しても良い。また、センサ以外の電子部品を真空封止しても良い。
【００８５】
また、第１乃至第５の実施形態および適用例に係る半導体装置の製造方法では、焼結体１１１、１１２、２１１、４１１の材料として、赤外線を透過できる材料を用いているが、特にこれに限定されるものでない。電子部品が赤外線センサでなければ、他の材料を用いても良い。
【００８６】
また、第１乃至第５の実施形態および適用例に係る半導体装置の製造方法では、貫通電極配線１４０、４４０、６４１を封止用基板１０、１１、２０、４０、６０に形成しているが、特にこれに限定されるものでない。チップ基板１６０、２６０に形成しても良い。例えば、図８に示すように、チップ基板７６０に貫通電極配線７６１０を形成すれば良い。なお、膜７３０は、膜１３０を研磨して形成される。
【００８７】
また、第３乃至第５の実施形態に係る半導体装置の製造方法では、焼結体４１１にザグリを形成しているが、特にこれに限定されるものでなく、ザグリを形成しなくても良い。この場合、接合部用膜４３２の膜厚を、赤外線センサ１６２０の高さより、厚くすれば容易に実現可能である。
【００８８】
また、適用例では、第１の実施形態に係る半導体装置の製造方法をウエハレベルパッケージの製造に適用しているが、特にこれに限定されるものでなく、第２乃至第５の実施形態に係る半導体装置の製造方法を適用しても良い。
【図面の簡単な説明】
【００８９】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法を用いて製造された半導体装置の構造を示す図。
【図２】第１の実施形態に係る半導体装置の製造方法を示す断面工程図。
【図３】図２に示す半導体装置の製造方法を、ウエハレベルパッケージの製造に適用した場合の工程を示す断面工程図。
【図４】第２の実施形態に係る半導体装置の製造方法を示す断面工程図。
【図５】第３の実施形態に係る半導体装置の製造方法を示す断面工程図。
【図６】第４の実施形態に係る半導体装置の製造方法を示す断面工程図。
【図７】第５の実施形態に係る半導体装置の製造方法を示す断面工程図。
【図８】図１に示す半導体装置の変形例を示す図。
【符号の説明】
【００９０】
１０、１１、２０、４０、６０  第２の基板である封止用基板、
１００、２００、４００  型枠である成形用型、
１１０、１１１、１１２、２１０、２１１、４１０、４１１  焼結体、
１３０、１３１、１３２、２３０、２３１、２３２、４３０、７３０  膜、
１４０、４４０、６４０、６４１  貫通電極配線、１５０  金属バンプ、
１５１、２５１  研磨用治具、１５２、２５２  パッド、
１６０、２６０、７６０  第１の基板であるチップ基板、
３００、３０１、５００、５０１  型枠である成形用型、
４２０、５２０、６２０、６２１  レジスト、
４３１、４３２  膜である接合部用膜、６２５  貫通孔、６３０  金属めっき、
１３２０  透過部、１３２１  マイクロレンズ、１３２５  接合部、
１６１０  空洞部、１６２０  電子部品である赤外線センサ、
７６１０  貫通電極配線、
【図１】
2009170445.tif 000003
【図２】
2009170445.tif 000004
【図３】
2009170445.tif 000005
【図４】
2009170445.tif 000006
【図５】
2009170445.tif 000007
【図６】
2009170445.tif 000008
【図７】
2009170445.tif 000009
【図８】
2009170445.tif 000010