(57)【要約】【課題】スナバ回路における損失を低減するとともにスイッチング素子の耐圧を低減させることが可能なスナバ回路を提供する。【解決手段】スナバコンデンサと第一のダイオードとが直列に接続された第一直列回路と、スナバリアクトルと第二のダイオードとが直列に接続された第二直列回路と、スナバ抵抗器と第三のダイオードとが直列に接続された第三直列回路とを具備し、第一直列回路は、整流回路の出力端に接続し、第二直列回路は、その一端が平滑回路の平滑インダクタと平滑コンデンサとの接続点に接続し、その他端が第一直列回路のスナバコンデンサと第一のダイオードとの接続点に接続して、第三直列回路は、第二直列回路と並列に接続することでＬＣ共振を効果的に抑えつつ整流回路に用いられるスイッチング素子の耐圧を低くすることを可能とした。【選択図】図１
2009247132.tif 000002
【特許請求の範囲】
【請求項１】
入力された交流を直流に変換して出力する整流回路と、
この整流回路の出力端に接続されて該整流回路から出力される直流を平滑する平滑インダクタおよび平滑コンデンサが直列に接続された平滑回路と
を備えた電力変換装置において、
前記整流回路の出力端に接続されて、この整流回路に印加されるサージ電圧を抑制して該整流回路を保護するスナバ回路であって、
前記スナバ回路は、スナバコンデンサと第一のダイオードとが直列に接続された第一直列回路と、
スナバインダクタと第二のダイオードとが直列に接続された第二直列回路と、
スナバ抵抗器と第三のダイオードとが直列に接続された第三直列回路と
を具備し、
前記第一直列回路は、前記平滑回路と並列に接続されて、
前記第二直列回路は、その一端が前記平滑回路の前記平滑インダクタと前記平滑コンデンサとの接続点に接続され、その他端が前記第一直列回路の前記スナバコンデンサと前記第一のダイオードとの接続点に接続されて、
前記第三直列回路は、前記第二直列回路と並列に接続される
ことを特徴とするスナバ回路。
【請求項２】
前記スナバインダクタは、該スナバインダクタと前記スナバコンデンサとで形成される直列共振回路の共振周波数における該スナバインダクタのインピーダンス値を前記スナバ抵抗器の抵抗値と略等しくなるよう設定したことを特徴とする請求項１に記載のスナバ回路。
【請求項３】
前記第三直列回路は、前記スナバ抵抗器に換えて電圧クランプ素子としたものである請求項１に記載のスナバ回路。
【請求項４】
前記電圧クランプ素子は、ツェナダイオードであることを特徴とする請求項３に記載のスナバ回路。
【請求項５】
前記スナバインダクタは、前記ツェナダイオードに流れる電流のピーク値と前記スナバインダクタに流れる電流のピーク値とが略等しくなるインダクタンス値としたことを特徴とする請求項３または４に記載のスナバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスナバ回路に係り、特にスイッチング電源等に用いられるダイオード等の半導体スイッチング素子に印加されるサージ電圧を抑制するに好適なスナバ回路に関する。
【背景技術】
【０００２】
従来、入力された直流電圧を半導体スイッチング素子によりスイッチングして交流を生成した後、変圧器によって昇圧または降圧し、これを整流して異なる直流電圧に変換して出力する絶縁型ＤＣ−ＤＣコンバータが知られている（例えば、特許文献１を参照）。
図９は、直流から交流を生成する半導体スイッチング素子にＭＯＳＦＥＴを用いて構成した絶縁型ＤＣ−ＤＣコンバータ（以下、ＤＣ−ＤＣコンバータと称する）の一例を示した概略構成図である。このＤＣ−ＤＣコンバータは、２つのＭＯＳＦＥＴのうち、一方のＭＯＳＦＥＴ（Ｑ1またはＱ3）のソースと、他方のＭＯＳＦＥＴ（Ｑ2またはＱ4）のドレインを接続した直列回路が２組並列に接続されてインバータ１を構成している。
オンオフ制御部３は、インバータ１のＭＯＳＦＥＴ（Ｑ1，Ｑ4）をそれぞれオンにする一方、ＭＯＳＦＥＴ（Ｑ2，Ｑ3）をそれぞれオフにする状態（第１の状態）と、このオンとオフを入れ替えた状態（第２の状態）およびすべてのＭＯＳＦＥＴ（Ｑ1，Ｑ2，Ｑ3，Ｑ4）をオフする状態（第３の状態）を作る。そしてオンオフ制御部３は、これら第１〜第３の状態を高速で切り替え、変圧器Ｔの一次巻線Ｗ1に高周波の交流（矩形波）が印加されるように制御する。このように制御することによって変圧器Ｔの二次巻線Ｗ2には、一次巻線Ｗ1に与えられた矩形波に応じた電圧（交流）が生じる。この高周波交流の周波数は、変圧器Ｔの小形化、騒音防止のため一般的に１０ｋＨｚ以上とされることが多い。
【０００３】
二次巻線Ｗ2には、この二次巻線Ｗ2に生じた交流を整流する四個のダイオード（Ｄ1，Ｄ2，Ｄ3，Ｄ4）からなるダイオードブリッジ４が接続されている。このダイオードブリッジ４の出力は、脈流であるため、直列に接続された平滑インダクタＬおよび平滑コンデンサＣを直列に接続した平滑回路がダイオードブリッジ４の直流出力端に接続される。そして平滑コンデンサＣの両端に生じる平滑された直流が負荷５に供給されるようになっている。
オンオフ制御部３は、上述したように第１〜第３の状態を高速で切り替えると共に、ＭＯＳＦＥＴ（Ｑ1〜Ｑ4）のオン期間とオフ期間の比率を制御することによって負荷５に印加される直流電圧値を調整する。
また、上記ＭＯＳＦＥＴ（Ｑ1〜Ｑ4）のすべてをオフする期間（第３の状態）、すなわち変圧器Ｔの一次巻線Ｗ１に印加される電圧が［０Ｖ］となる期間においても、ＤＣ−ＤＣコンバータは、平滑インダクタＬに蓄えられた電磁エネルギーを放出し、負荷５に電流を供給し続ける（還流期間）。
ところでこのＤＣ−ＤＣコンバータは、例えば還流期間から正の電圧が印加される期間に移行するとダイオードＤ2，Ｄ3には逆電圧が印加されるため、ごく短時間に逆電流、すなわち逆回復電流を流した後、これを遮断する動作を行う。この逆回復電流の供給源は、変圧器Ｔである。変圧器Ｔの電流経路には、変圧器Ｔの漏れリアクタンスＬeが存在する。またダイオード（Ｄ1〜Ｄ4）は、高速でスイッチングされた交流を直流に変換するため、電流遮断時間が短時間の素子が用いられる。
【０００４】
したがって遮断時の損失が小さく、ダイオード（Ｄ1〜Ｄ4）に存在する寄生キャパシタンス（Ｃp1〜Ｃp4）の影響が無視できなくなる。つまりこの場合は、変圧器Ｔの二次巻線Ｗ2に生じた起電力Ｅ2に対して、漏れリアクタンスＬe、ダイオードＤ2，Ｄ3の寄生キャパシタンスＣp2，Ｃp3とで形成される直列共振回路によるＬＣ共振が生じる。このＬＣ共振において、漏れリアクタンスＬeの初期電流を［０Ａ］、寄生キャパシタンスＣp2，Ｃp3の初期電圧が［０Ｖ］の条件で寄生キャパシタンスＣp2，Ｃp3に生じるサージ電圧のピーク電圧値は、ＬＣ共振回路に与えられた印加電圧（ここでは起電力Ｅ2）の２倍に達することが知られている。更にこのサージ電圧は、ＬＣ共振回路に流れる初期電流（ここでは、逆回復電流）の存在によってより高いピーク電圧値になる。このピーク電圧値が高いとダイオードＤ2，Ｄ3が破損される恐れがある。勿論、ダイオードＤ1，Ｄ4についても同様のサージ電圧が印加される。
このようなサージ電圧からスイッチング素子を保護するためのスナバ回路を備えた電力変換装置が知られている（例えば、特許文献２〜４を参照）。
例えば図１０に示した回路は、スナバコンデンサＣsと第一のダイオードＤs1とが直列に接続された第一直列回路と、スナバインダクタＬsと第二のダイオードＤs2とが直列に接続された第二直列回路とを備え、第一直列回路は、ダイオードブリッジ４の出力端に接続され、第二直列回路は、その一端が平滑回路の平滑インダクタＬと平滑コンデンサＣとの接続点に接続され、その他端が第一直列回路のスナバコンデンサＣsと第一のダイオードＤs1との接続点に接続されている。
【０００５】
このように構成されたスナバ回路を有するＤＣ−ＤＣコンバータにおける電流経路は、図１１に示したように変圧器Ｔの二次巻線Ｗ2→ダイオードＤ1→スナバコンデンサＣs→第二のダイオードＤs2→スナバインダクタＬs→平滑コンデンサＣ→ダイオードＤ4→二次巻線Ｗ2となる。この図に示されるようにダイオードＤ1，Ｄ4が電流を遮断しても漏れリアクタンスＬeの電流が流れ続けるため、ダイオードＤ2，Ｄ3の寄生キャパシタンスＣp2，Ｃp3の充電電流が低減され、ダイオードＤ1，Ｄ4に印加される電圧は低くなる。このときスナバコンデンサＣsが充電され、その両端の電圧は一旦上昇する。これに伴って第一のダイオードＤs1が導通するとスナバインダクタＬsの電流は、図１２に示すようにスナバインダクタＬs→平滑コンデンサＣ→第一のダイオードＤs1→第二のダイオードＤs2→スナバインダクタＬsの経路で流れるようになり、スナバインダクタＬsに蓄積されたエネルギーが平滑コンデンサＣに移行する。
一方、スナバコンデンサＣsに蓄えられたエネルギーは、図１３に示すようにスナバコンデンサＣs→平滑インダクタＬ→負荷５→第一のダイオードＤs1→スナバコンデンサＣsの経路で電流が流れ、還流期間中にスナバコンデンサＣsが放電することによって負荷に回生される。したがってスナバコンデンサＣsは、不要な損失を伴わずに次の充電サイクルに移行する前にほぼ［０Ｖ］まで放電される。
【０００６】
なお、図１１に示した電流経路において、漏れリアクタンスＬeとスナバインダクタＬsおよびスナバコンデンサＣsによるＬＣ直列回路が形成され、ＬＣ共振が生じる。なお平滑コンデンサＣのキャパシタンスは、十分に大きいためＬＣ共振の周波数（高周波）に対して短絡と見なすことができる。
この経路においては、起電力Ｅ2と逆向きの出力電圧Ｅoが存在する。したがって、ＬＣ直列回路に印加される電圧は、［Ｅ2−Ｅo］である。よってスナバコンデンサＣsの両端に生じる電圧のピーク電圧値Ｅcpは、起電力Ｅ2の２倍にはならず次式に示す値となる。
Ｅcp＝２×（Ｅ2−Ｅo）…（１）
このため整流電圧Ｅrのピーク電圧値Ｅrpは、次式で示される。
Ｅrp＝２×（Ｅ2−Ｅo）＋Ｅo＝２Ｅ2−Ｅo…（２）
この式が示すようにダイオードＤ2，Ｄ3の電圧は、ダイオードＤ1，Ｄ4が導通しているためダイオードブリッジ４の整流電圧Ｅrに等しくなる。したがってダイオードＤ2，Ｄ3の電圧は、スナバ回路がない場合に印加される電圧［２Ｅ2］よりも低く抑えられる。
【特許文献１】特開昭６１−１０６０６８号公報
【特許文献２】特開２００３−９５２７号公報（図１）
【特許文献３】特開平１１−９８８３６号公報（図８）
【特許文献４】特開平４−３６８４６４号公報（図５）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら上述したＤＣ−ＤＣコンバータの整流回路に入力される電圧範囲が広い場合、例えば出力電圧が１００Ｖで、入力電圧が１００〜４００Ｖの範囲で要求されるとき、変圧器Ｔの変圧比は、入力電圧の最小値を基準に定めることになる。このとき回路内部における電圧降下を補償するため、変圧器Ｔの変圧比は［１：１］よりやや大きな値が適用される。したがって入力電圧が４００Ｖの場合、変圧器Ｔの二次巻線Ｗ2に生じる起電力Ｅ2は、４００Ｖ以上に達することになる。
つまりこのときの整流電圧Ｅrのピーク電圧値Ｅrpは、上述したように［２Ｅ2］と大差ないことになる。したがってダイオード（Ｄ1〜Ｄ4）は、二次巻線Ｗ2に生じる起電力Ｅ2が４００Ｖであるにも係わらず［２×４００＝８００Ｖ］以上の耐圧を有しなければならない。
しかるに耐圧の高いダイオードは、一般に損失が大きく、また高価であり、それ故、変換装置の効率が低下し、ＤＣ−ＤＣコンバータの価格が増加することが否めない。
一方、上述したＬＣ直列回路における共振を抑制するには、スナバ回路に抵抗器を直列に介挿する方法が考えられる。例えば図１１に示した回路を参照すれば、スナバインダクタＬsと直列に抵抗器（図示せず）を介挿することで充電電流を抑制することができる。このため、スナバコンデンサＣsの両端に印加される電圧のピーク値Ｖpは、［２×（Ｅ2−Ｅo）］よりも低く抑えることが可能となる。特にスナバインダクタＬsと直列に介挿した抵抗器の抵抗値が大きなとき、スナバコンデンサＣsの両端に加わるピーク電圧値Ｅcpは、次式で示される値になる。
【０００８】
Ｅcp＝Ｅ2−Ｅo
しかしながらこの方法は、抵抗器に生じる電力損失によってＤＣ−ＤＣコンバータの効率が低下すると共に、この電力損失によって抵抗器に生じる熱を放散させるための大きな抵抗器が必要になり、ＤＣ−ＤＣコンバータが大形化するという新たな問題が生じる。
ところで上述したスナバ回路において、ＬＣ共振回路のキャパシタンス値をＣ、インダクタンス値をＬ0とすれば、既知のようにＬＣ共振時に流れるピーク電流値Ｉpは、次式で示される。
Ｉp＝Ｅ×（Ｃ／Ｌ0）1/2
一方、上述したスナバ回路は、スナバインダクタＬsがなくても動作させることが可能である。このとき上式のインダクタンス値Ｌ0は、変圧器Ｔの漏れリアクタンスＬeだけとなる。このためＬＣ共振時に流れるピーク電流値Ｉpは、スナバインダクタＬsがあるときに比べて大きくなる。ピーク電流値Ｉpが大きくなると回路損失は増大する。特にピーク電流値Ｉpが著しく大きくなるとＭＯＳＦＥＴ（Ｑ1〜Ｑ4）、ダイオード（Ｄ1〜Ｄ4）に損傷を与える懸念がある。
一方、ピーク電流値Ｉpを抑えるべくスナバインダクタＬsのインダクタンス値を大きくした場合、図１１に示した電流経路における電流の立ち上がり時間が長くなる。つまり漏れリアクタンスＬeおよびダイオードＤ2，Ｄ3を充電することによってダイオードブリッジ４の整流電圧Ｅrが上昇する。次いでこの整流電圧Ｅrと平滑コンデンサＣ両端の電圧、すなわち負荷５に印加される出力電圧Ｅoとの差電圧がスナバインダクタＬsに印加される（このときスナバコンデンサＣs両端の電圧は［０Ｖ］）。するとスナバインダクタＬsの電流は、［０Ａ］から徐々に増加し始める。
【０００９】
これは周知のようにスナバインダクタＬsのインダクタンスが電流変化を抑制する役割を担っているからである。反面、スナバインダクタＬsの電流が増加する期間は、ダイオード（Ｄ1〜Ｄ4）に印加される電圧が上昇する。したがって、この電圧が許容されるようにダイオード（Ｄ1〜Ｄ4）の耐圧を高くすると、前述したようにＤＣ−ＤＣコンバータの効率が低下し、また価格の増大につながることが否めない。
一方、ＤＣ−ＤＣコンバータは、小形・低価格の条件を満たしつつ効率が高いことが要求されている。しかしながら上述した理由によって適切なインダクタンス値を選定することが困難になることがある。
本発明のスナバ回路は、上述した課題を解決するべくなされたものであり、その目的とするところは、スナバ回路における損失を低減するとともにスイッチング素子の耐圧を低減させることが可能なスナバ回路を提供することにある。
【課題を解決するための手段】
【００１０】
上述した目的を達成するべく本発明のスナバ回路は、入力された交流を直流に変換して出力する整流回路と、この整流回路の出力端に接続されて該整流回路から出力される直流を平滑する平滑インダクタおよび平滑コンデンサが直列に接続された平滑回路とを備えた電力変換装置において、前記整流回路の出力端に接続されて、この整流回路に印加されるサージ電圧を抑制して該整流回路を保護するスナバ回路であって、
前記スナバ回路は、スナバコンデンサと第一のダイオードとが直列に接続された第一直列回路と、スナバインダクタと第二のダイオードとが直列に接続された第二直列回路と、
スナバ抵抗器と第三のダイオードとが直列に接続された第三直列回路とを具備し、
前記第一直列回路は、前記平滑回路と並列に接続されて、前記第二直列回路は、その一端が前記平滑回路の前記平滑インダクタと前記平滑コンデンサとの接続点に接続され、その他端が前記第一直列回路の前記スナバコンデンサと前記第一のダイオードとの接続点に接続されて、前記第三直列回路は、前記第二直列回路と並列に接続されることを特徴としている。
上述したスナバ回路は、スナバインダクタと第二のダイオードとが直列に接続された第二直列回路に、さらにスナバ抵抗器と第三のダイオードとが直列に接続された第三直列回路を並列に接続し、スナバコンデンサの充電初期には、主として第二直列回路に流れる電流で充電して、充電後期には主として第三直列回路に流れる電流で充電する。このためスナバ抵抗器に生じる損失を抑えつつ漏れリアクタンスとスナバインダクタおよびスナバコンデンサによるＬＣ共振を抑えることができる。したがって本発明のスナバ回路は、ＤＣ−ＤＣコンバータに適用すれば整流ダイオードの耐圧を低くすることが可能となるだけでなく、高効率化および低価格化を図ることができる。
【００１１】
また前記スナバインダクタは、該スナバインダクタと前記スナバコンデンサとで形成される直列共振回路の共振周波数における該スナバインダクタのインピーダンス値を前記スナバ抵抗器の抵抗値と略等しくなるよう設定される。
上述したスナバ回路は、スナバインダクタに流れる電流のピーク値とスナバ抵抗器に流れる電流のピーク値がそれぞれ同レベルになり、スナバコンデンサ両端に加わる電圧のピーク値を抑えつつ、スナバ抵抗器で生じる損失を抑えることができる。
また前記第三直列回路は、前記スナバ抵抗器に換えて電圧クランプ素子としたスナバ回路とすることができる。この電圧クランプ素子には、例えばツェナダイオードが適用される。また前記スナバインダクタは、前記ツェナダイオードに流れる電流のピーク値と前記スナバインダクタに流れる電流のピーク値とが略等しくなるインダクタンス値とすることが望ましい。
上述したスナバ回路は、ツェナダイオードのツェナ電圧を調整することによって、整流回路の電圧が立ち上がる際に流れる電流の立ち上がりタイミングを調整することができる。このため本発明のスナバ回路は、整流ダイオードに加わる電圧のピーク値に合わせ、スナバ回路の電圧抑制効果を最大にすることができる。更に本発明のスナバ回路は、キャパシタンスの小さなスナバコンデンサを適用することができ、スナバコンデンサの充電損失を抑えつつ、効果的に電圧抑制ができるという実用上多大なる効果を奏する。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の一実施形態に係るスナバ回路について添付図面を参照しながら説明する。なお、図１〜図８は、本発明の一実施形態に係るスナバ回路を例示するものであって、これらの図によって本発明のスナバ回路が限定されるものではない。
図１は本発明の実施例１に係るスナバ回路を示すものであって、図中、図９と同一の符号を付した部分は同一物を表わし、基本的な構成は、図９に示す従来のものと同様であるので、その説明を省略する。ちなみに本実施例は、本発明のスナバ回路をＤＣ−ＤＣコンバータに適用したものである。
さて、本発明に係るスナバ回路が従来のスナバ回路と異なる点は、スナバインダクタＬsと第二のダイオードＤs2とで構成される第二直列回路に対し、スナバ抵抗器Ｒsと第三のダイオードＤs3とで構成される直列回路（第三直列回路）を並列に新たに接続したところにある。
このような特徴ある本発明のスナバ回路の作動について図２〜図５を参照しながらより詳細に説明する。
変圧器Ｔの二次巻線Ｗ2に生じた起電力Ｅ2による電流は、主として図２に示したように二次巻線Ｗ2→ダイオードＤ1→スナバコンデンサＣs→第三のダイオードＤs3→スナバ抵抗器Ｒs→平滑コンデンサＣ→二次巻線Ｗ2の経路で流れる。ここでスナバ抵抗器Ｒsの抵抗値をＲとすれば、スナバコンデンサＣsに流れる充電電流Ｉcは、
Ｉs＝（Ｅr−Ｅo）／Ｒ
に制限され、かつ、この値まですばやく立ち上がる。このためダイオードの寄生キャパシタンスＣp1〜Ｃp4によるＬＣ共振が効果的に抑制される。このとき同時にスナバコンデンサＣsも素早く充電されるのでスナバインダクタＬsに印加される電圧時間積は小さくなると共に、スナバインダクタＬsに流れる電流のピーク値も抑制される。その結果、スナバコンデンサＣsに加わる電圧のピーク値は、前述したＬＣ共振によって定まる電圧ピーク値よりも低くなる。
【００１３】
加えてスナバコンデンサＣsの充電が進むにつれて電流は、図３に示したように二次巻線Ｗ2→ダイオードＤ1→スナバコンデンサＣs→第二のダイオードＤs2→スナバインダクタＬs→平滑コンデンサＣ→二次巻線Ｗ2の経路に移行する。したがってスナバコンデンサＣsの充電動作の後半では、スナバコンデンサＣsがほぼ無損失で充電される。
スナバインダクタＬsに蓄積されたエネルギーは、図４に示したようにスナバインダクタＬs→平滑コンデンサＣ→第一のダイオードＤs1→第二のダイオードＤs2の経路で流れる電流によって負荷５に回生される。このときスナバインダクタＬsの両端には、図４に示される方向に電圧ＶLが生じる。
尚、本発明のスナバ回路において、第二のダイオードＤs2および第三のダイオードＤs3とをそれぞれ別個に設けているのは、スナバインダクタＬsに蓄積されたエネルギーを放出するとき、スナバインダクタＬsからスナバ抵抗器Ｒsに電流が流れ、エネルギーの一部がスナバ抵抗器Ｒsで消費されることを防止するためである。
特に本発明のスナバ回路を最も効果的に作用させるためには、スナバインダクタＬsのインダクタンス値は、図５に示したようにスナバインダクタＬsに流れる電流のピーク値とスナバ抵抗器Ｒsに流れる電流のピーク値がそれぞれ同レベルになるように設定することが望ましい。すなわち、スナバインダクタＬsとスナバコンデンサＣsのインピーダンスを略等しくすればよい。
【００１４】
これらのインピーダンスは、周波数に依存するが、ここでは、スナバインダクタＬsおよびスナバコンデンサＣsで形成されるＬＣ直列共振回路の共振周波数を基準とする。これは、インダクタンスが小さすぎるとスナバインダクタＬsへの転流が早く行われ過ぎるためＬＣ直列共振の影響が大きくなり、それ故、スナバコンデンサＣs両端に加わる電圧のピーク値が大きくなる。その結果、ダイオードＤ1〜Ｄ4に高い電圧が加わることになってしまう。逆にスナバインダクタＬsのインダクタンスが大きすぎるとスナバインダクタＬsへの転流が遅くなるためスナバ抵抗器Ｒsで生じる損失が大きくなる。
このようなことからスナバインダクタＬsとスナバコンデンサＣsとで形成されるＬＣ直列共振回路の共振周波数におけるスナバインダクタＬsのインピーダンス値をスナバ抵抗器Ｒsの抵抗値と略等しくなるよう設定するとよい。
かくして本発明のスナバ回路は、スナバインダクタＬsと第二のダイオードＤs2とが直列に接続された第二直列回路に、さらにスナバ抵抗器Ｒsと第三のダイオードＤs3とが直列に接続された第三直列回路を並列に接続し、スナバコンデンサＣsの充電初期には、主として第二直列回路に流れる電流で充電し、充電後期には主として第三直列回路に流れる電流で充電するように構成されているので、スナバ抵抗器Ｒsに生じる損失を抑えつつＬＣ共振を抑えることができる。このため本発明のスナバ回路を適用したＤＣ−ＤＣコンバータは、ダイオードＤ1〜Ｄ4の耐圧を低くすることが可能となるだけでなく、高効率化および低価格化を図ることができるという実用上多大なる効果が得られる。
【００１５】
次に本発明の別の実施形態に係るスナバ回路について図６，７を参照しながら説明する。この別の実施形態が上述した実施形態と異なるところは、第三直列回路のスナバ抵抗器Ｒsを電圧クランプ素子に置き換えた点にある。この電圧クランプ素子には、例えばツェナダイオードＤzが適用される。
さて図６において変圧器Ｔの二次巻線Ｗ2に起電力Ｅ2が生じて整流電圧Ｅrが立ち上がると、最初に電流は二次巻線Ｗ2→ダイオードＤ1→スナバコンデンサＣs→第二のダイオードＤs2→スナバインダクタＬs→平滑コンデンサＣ→二次巻線Ｗ2の経路で僅かに流れる。ここで整流電圧ＥrがツェナダイオードＤzのツェナ電圧Ｖzと、平滑コンデンサＣ両端の電圧、すなわち負荷５に印加される出力電圧Ｅoとの和（Ｖz＋Ｅo）を超えると、電流は、上述した図１に示した回路よりも急速に立ち上がる。
この電流は、ツェナ電圧Ｖzを調整することによって、その立ち上がりタイミングを調整することが可能である。したがって本発明の別の実施形態に係るスナバ回路は、ダイオード（Ｄ1〜Ｄ4）に印加される電圧のピーク値にあわせてスナバ回路における電圧抑制効果が最大となるように調整することができる。更には上述した実施形態に比べ、この別の実施形態に係るスナバ回路は、より小さなスナバコンデンサＣsのキャパシタンス値、あるいはより少ないスナバコンデンサＣsの充電損失でありながら同じ電圧抑制効果を得ることができる。
【００１６】
詳しくは、変圧器Ｔの漏れリアクタンスＬeとスナバコンデンサＣsとの共振によるスナバコンデンサＣsの両端に生じる電圧のピーク電圧値Ｅcpは、簡単化のためスナバインダクタＬsの影響を無視すると次式で示される。
Ｅcp＝２×｛Ｅ2−（Ｅo＋Ｖz）｝
このため整流電圧Ｅrのピーク値Ｅrpは、次式となる。
Ｅrp＝２×（Ｅ2−（Ｅo＋Ｖz））＋（Ｅo＋Ｖz）＝２Ｅ2−（Ｅo＋Ｖz）
これらは、前述した式（１），（２）の値よりも小さくなる。
尚、この別の実施形態においては、まずツェナダイオードＤzに電流抑制に充分な電流を流し、次いでこの電流をスナバインダクタＬsに転流させる動作とするべく、ツェナダイオードＤzに流れる電流のピーク値と、スナバインダクタＬsに流れる電流のピーク値とが略等しくなるようにスナバインダクタＬsのインダクタンス値を設定するとよい。これはスナバインダクタＬsの電流が大きすぎるとスナバコンデンサＣsが充電され過ぎて、Ｅcp，Ｅrpの値が大きくなるためである。
尚、本発明のスナバ回路は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加えてもかまわない。
【００１７】
例えば本発明のスナバ回路は、図８に示されるように変圧器Ｔの二次側にセンタータップを用いたものを用い、ダイオードブリッジ４に換えて二個のダイオードを用いたセンタータップ整流回路として構成したＤＣ−ＤＣコンバータにも適用することができる。
このＤＣ−ＤＣコンバータにおいて本発明のスナバ回路は、変圧器Ｔの二次巻線Ｗ2が有する漏れリアクタンスＬe1，Ｌe2に生じるセンタータップ電圧の跳ね上がりを抑制することにより、間接的に整流回路のダイオードＤ1，Ｄ2に加わる電圧を抑制することが可能である。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態に係るスナバ回路をＤＣ−ＤＣコンバータに適用したときの構成を示す概略回路図。
【図２】図１に示したスナバ回路のスナバコンデンサにおける充電初期時の電流経路を示す図。
【図３】図１に示したスナバ回路のスナバコンデンサにおける充電後期の電流経路を示す図。
【図４】図１に示したスナバ回路のスナバインダクタが保持するエネルギーを負荷に回生する電流経路を示す図。
【図５】図１に示したスナバ回路のスナバ抵抗器およびスナバインダクタに流れる好ましい電流波形を示す図。
【図６】本発明の別の実施形態に係るスナバ回路をＤＣ−ＤＣコンバータに適用したときの構成を示す概略回路図。
【図７】図６に示したスナバ回路のツェナダイオードおよびスナバインダクタに流れる好ましい電流波形を示す図。
【図８】本発明のスナバ回路を他の実施形態に係るＤＣ−ＤＣコンバータに適用した一例を示す概略回路図。
【図９】ＤＣ−ＤＣコンバータにスナバ回路を適用した従来の構成を示す概略回路図。
【図１０】図９に示したＤＣ−ＤＣコンバータにおいて還流期間から正の電圧が印加される機関に移行したとき、ごく短時間に流れる逆電流（逆回復電流）経路を示す図。
【図１１】図９に示す従来のスナバ回路に流れる電流の経路を示す図。
【図１２】図９に示したスナバ回路においてスナバインダクタが保持するエネルギーを平滑コンデンサに受け渡すときの電流経路を示す図。
【図１３】図９に示したスナバ回路のスナバインダクタが保持するエネルギーを負荷に回生する電流経路を示す図。
【符号の説明】
【００１９】
Ｃ      平滑コンデンサ
Ｃs    スナバコンデンサ
Ｄs1    第一のダイオード
Ｄs2    第二のダイオード
Ｄs3    第三のダイオード
Ｌ      平滑インダクタ
Ｌs    スナバインダクタ
Ｒs    スナバ抵抗器
Ｄz    ツェナダイオード
【図１】
2009247132.tif 000003
【図２】
2009247132.tif 000004
【図３】
2009247132.tif 000005
【図４】
2009247132.tif 000006
【図５】
2009247132.tif 000007
【図６】
2009247132.tif 000008
【図７】
2009247132.tif 000009
【図８】
2009247132.tif 000010
【図９】
2009247132.tif 000011
【図１０】
2009247132.tif 000012
【図１１】
2009247132.tif 000013
【図１２】
2009247132.tif 000014
【図１３】
2009247132.tif 000015