(57)【要約】      （修正有）【課題】暗電流に限定されずノイズが大きい場合に、鮮明な信号または画像を得ることができる、受光素子、受光素子アレイおよび撮像装置を提供する。【解決手段】入力光を受光可能なバンドギャップエネルギを持つ第１の半導体１，３に設けられたセンサ部３ａと、入力光に対してセンサ部よりも後方に位置し、変調光を、センサ部に向けて発光する変調光発光部４１と、変調光を透過する第２の半導体３０に形成され、センサ部と変調光発光部との間に位置する信号処理部３１とを備える。【選択図】図１
2009289876.tif 000002
【特許請求の範囲】
【請求項１】
対象波長域の入力光を受光可能なバンドギャップエネルギを持つ第１の半導体に設けられたセンサ部と、
前記入力光に対して前記センサ部よりも後方に位置し、前記センサ部のバンドギャップエネルギ以上の変調光を、前記センサ部に向けて発光する変調光発光部と、
前記変調光を透過する第２の半導体に形成され、前記センサ部と前記変調光発光部との間に位置する信号処理部とを備えることを特徴とする、受光素子。
【請求項２】
前記信号処理部は検出部を備え、その検出部は、前記変調光発光部を駆動し、前記入力光および前記変調光によって前記センサ部に生じる出力を読み取って、前記入力光の信号をロックイン検出することを特徴とする、請求項１に記載の受光素子。
【請求項３】
前記対象波長域の入力光が近赤外域光であることを特徴とする、請求項１または２に記載の受光素子。
【請求項４】
前記第２の半導体がシリコンであることを特徴とする、請求項１〜３のいずれか１項に記載の受光素子。
【請求項５】
前記信号処理部がＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）回路またはＣＣＤ(Charge  Coupled  Device)回路を有することを特徴とする、請求項１〜４のいずれか１項に記載の受光素子。
【請求項６】
前記変調光発光部が面発光素子で形成されていることを特徴とする、請求項１〜５のいずれか１項に記載の受光素子。
【請求項７】
請求項１〜６のいずれか１項に記載の前記受光素子が、２つ以上、一次元または二次元配列され、前記センサ部は１つの共通の前記第１の半導体の基板に形成され、前記信号処理部は１つの共通の前記第２の半導体の基板に形成されていることを特徴とする、受光素子アレイ。
【請求項８】
前記変調光発光部が前記２つ以上の受光素子に共通の１つの発光部で形成されていることを特徴とする、請求項７に記載の受光素子アレイ。
【請求項９】
入力光の信号を検出して画像を形成する撮像装置であって、
受光半導体に一次元または二次元配列で形成された複数の受光部と、
前記複数の受光部に対して前記入力光に重畳して変調光を照射する変調光発光部とを備えることを特徴とする、撮像装置。
【請求項１０】
前記変調光は、前記受光部に対して、前記入力光が導入される面と反対側の面から照射されることを特徴とする、請求項９に記載の撮像装置。
【請求項１１】
前記撮像装置は、前記変調光発光部を駆動し、かつ前記受光部からの前記入力光および変調光による出力を読み取って前記入力光に起因する信号を検出する信号処理部を備え、該信号処理部は前記変調光を透過する回路形成用半導体に形成され、前記複数の受光部と前記変調光発光部との間に位置することを特徴とする、請求項９または１０に記載の撮像装置。
【請求項１２】
前記受光半導体は近赤外域の入力光を受光可能な半導体であり、前記回路形成用半導体はシリコンであることを特徴とする、請求項９〜１１のいずれか１項に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、すべての波長域の信号光、またより限定的には近赤外域の信号光を対象とした受光素子、その受光素子を一次元または二次元配列した受光素子アレイおよび受光素子アレイを利用した撮像装置に関するものである。
【背景技術】
【０００２】
近赤外域の波長域またはそれより長波長側に対応するバンドギャップエネルギを持つ化合物半導体として、ＩＩＩ−Ｖ族化合物半導体が注目され、研究開発が進行している。たとえばＩｎＰに格子整合するＩｎＧａＡｓを受光層に持つ受光素子を、上記ＩｎＰ基板上に配列した受光素子アレイを用いて、宇宙からの自然光を受光する暗視カメラが開示されている（非特許文献１）。これにより、夜間、雨天にかかわらず人工照明を用いることなく、自然光により撮像することが可能となる。
【非特許文献１】MarshallJ.Cohen and Gregory H. Olsen "Near-IR imaging cameras operate at roomtemperature", LASER FOCUS WORLD, June 1993, pp.109-113
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記の暗視カメラは、しかしながら鮮明な画像を得ることができない。その大きな理由の一つに、受光素子における暗電流が大きいことをあげることができる。従来技術では、光入力がない場合と光入力がある場合の差分を交互に測定し、測定値を保持することで、画像を得ている。ノイズの大きな一要因である暗電流が大きいと、光入力がないとき光入力レベルはほとんど暗電流で占められ、また光入力があっても、その入力レベルが小さい場合には、画像を得るための各画素の出力（電流または電圧）は、暗電流起因の出力中に埋もれてしまい、鮮明な画像を得ることはできない。また、一般に、上記宇宙光などの近赤外域の光は、大きな入力レベルを期待できない場合が多いので、より広範な用途拡大のためには、暗電流に限定されずノイズが大きい場合の克服（鮮明画像の獲得）が、必須といえる。また、上記のように、ノイズレベルが高い場合に、鮮明な信号（高いＳ／Ｎ比）または画像を得るための手段は、近赤外域に限定されず、すべての波長域の信号光の受光に有用である。
【０００４】
本発明は、暗電流に限定されずノイズが大きい場合に、鮮明な信号または画像を得ることができる、受光素子、受光素子アレイおよび撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の受光素子は、対象波長域の入力光を受光可能なバンドギャップエネルギを持つ第１の半導体に設けられたセンサ部と、入力光に対して前記センサ部よりも後方に位置し、センサ部のバンドギャップエネルギ以上の変調光を、前記センサ部に向けて発光する変調光発光部と、変調光を透過する第２の半導体に形成され、センサ部と変調光発光部との間に位置する信号処理部とを備えることを特徴とする。
【０００６】
上記の構成により、入力光をチョッパで減らしながら変調をかけるのではなく、変調光を重畳させる変調をするので、感度をより高めることができる。このため、微弱な強度の入力光（信号光）であっても、高い感度で信号検出が可能な受光素子を得ることができる。また、（入力光入射面／センサ部（第１の半導体）／信号処理部（第２の半導体）／変調発光部）という積層構造により変調を行うので、受光素子およびその応用製品の小型化に有効に作用する。
【０００７】
上記の信号処理部は検出部を備え、その検出部は、変調光発光部を駆動し、入力光および変調光によってセンサ部に生じる出力を読み取って、入力光の信号をロックイン検出することができる。これによって、センサ部に対して読み取り周期の周波数に合わせた周波数の変調光を発光して、合成光の直流成分を読むことによって、ノイズ成分を除いて信号を検出することができる。この結果、ノイズレベルが高くて入力光の強度が小さい場合でも、Ｓ／Ｎ比の高い信号を得ることができる。
【０００８】
上記の対象波長域光を近赤外域光とすることができる。これによって、近赤外域の光、たとえば宇宙光等を利用して夜間でのセンシング、撮像などが可能となる。この場合、近赤外域光を受光可能なバンドギャップエネルギを持つ半導体として、ＩｎＰ系、ＩｎＧａＡｓ系（Ｎ、Ｓｂ、Ｐなど含有、または非含有）など、任意の化合物半導体を用いることができる。
【０００９】
上記第２の半導体をシリコンとすることができる。これによって、対象波長光が近赤外域光の場合、シリコンは近赤外域光を透過するので、信号処理部が形成されているシリコン越しに変調光をセンサ部に照射して、容易に変調をかけることができる。とくにシリコン基板を用いた処理は、豊富な処理実績があり、既存設備も充実しているので、安価、大量の製造に適している。
【００１０】
上記信号処理部がＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）回路またはＣＣＤ(Charge  Coupled  Device)回路を有することができる。これによって、光電変換によってセンサ部に生じた光電キャリアの所定時間の蓄積電荷量から電圧信号などを容易に得ることができる。
【００１１】
上記の変調光発光部を面発光素子で形成することができる。これにより、変調光発光部をコンパクトに形成することができる。
【００１２】
本発明の受光素子アレイは、上記のいずれかの受光素子が、２つ以上、一次元または二次元配列され、センサ部は１つの共通の第１の半導体の基板に形成され、信号処理部は１つの共通の第２の半導体の基板に形成されていることを特徴とする。この構成により、小型化でき、配線長などを短くしながら、効率よく画像を形成できるので、撮像装置などの主要構成要素として用いることができる。
【００１３】
上記の変調光発光部を２つ以上の受光素子に共通の１つの発光部で形成することができる。これによって、変調光発光部を簡単な構造の装置とでき、製造工程も簡単化され安価なものとできる。
【００１４】
本発明の撮像装置は、入力光の信号を検出して画像を形成する装置である。この撮像装置は、受光半導体に一次元または二次元配列で形成された複数の受光部と、複数の受光部に対して入力光に重畳して変調光を照射する変調光発光部とを備えることを特徴とする。
【００１５】
上記の構成により、撮像装置において、変調光を入力光に重畳して照射して、変調をかけて、ノイズレベルが高く微弱な入力光であっても鮮明な画像を得ることができる。なお、上記撮像装置における受光部は、画素部に対応する個々のフォトダイオードと考えてもよいし、またはより狭く、当該フォトダイオードの中で受光が行われる受光部と考えてもよい。
【００１６】
上記の変調光を、受光部に対して、入力光が導入される面と反対側の面から照射することができる。これによって、入力光の邪魔にならずに変調光を受光部に照射して変調をかけることができる。なお、変調光の受光部への導入に、「照射」の語を用いるが、照射に特別の意味は無く、導入と同じ意味に解することができる。
【００１７】
上記の撮像装置は、変調光発光部を駆動し、かつ受光部からの入力光および変調光による出力を読み取って入力光に起因する信号を検出する信号処理部を備え、該信号処理部は変調光を透過する回路形成用半導体に形成されており、複数の受光部と変調光発光部との間に位置する構成とすることができる。これによって、撮像装置の小型化を実現しながら鮮明な画像を得ることが可能となる。
【００１８】
上記の受光半導体を近赤外域の入力光を受光可能な半導体とし、回路形成用半導体をシリコンとすることができる。これによって、既存の設備により処理実績が豊富なシリコンを用いて、受光部ごとに受信部を持つ信号処理部を形成することができる。この結果、受光部ごとに信号処理が可能な、小型化した近赤外域用の撮像装置を得ることができる。
【発明の効果】
【００１９】
本発明の受光素子、受光素子アレイおよび撮像装置は、ノイズが大きい場合にも、鮮明な信号または画像を得ることができる。
【発明を実施するための最良の形態】
【００２０】
（実施の形態１）
図１は、本発明の実施の形態１における受光素子１０を示す図である。受光素子１０では、半導体基板１に受光層３が形成され、その受光層３に受光部３ａが形成されている。ここで用いられている半導体が、第１の半導体または受光半導体に対応する。受光部３ａには図示していない第１導電型領域が形成されており、その第１導電型領域は第１導電部電極１１とオーミック接触している。また、半導体基板１もしくは受光層３または図示していないバッファ層のいずれかの部分は第２導電型とされており、その第２導電型領域は接地電位とされ、第２導電部電極１２とオーミック接触されている。受光部３ａに含まれる上記第１導電型領域の受光層３側の界面には、ｐｎ接合、ｐｉ接合またはｎｉ接合が形成される。その接合に逆バイアス電圧が印加され、受光層３側に空乏層を形成し、その空乏層が受光部を構成する。半導体基板１は、受光部３ａで受光する受光対象の波長域の光を透過する材質とする。
【００２１】
半導体基板１および受光部３ａを含むエピタキシャル層の下方（入力光入射面と反対側）には、スペーサＨ1を介在させて半導体基板３０（第２の半導体または回路形成用半導体）に形成された信号処理部３１が位置している。信号処理部３１の信号入力パッド３３には、第１導電部電極１１がはんだバンプ３５により電気的に接続され、また接地電位部には第２導電部電極１２が電気的に接続されている。
【００２２】
信号処理部３１が設けられた半導体基板３０の下方（受光部３１ａの側と反対側）には、スペーサＨ2を介在させて発光部４１ａを含む変調光発光装置４１が配置されている。変調光発光装置４１は、受光部３ａに向けて変調光を発光する。変調光は受光部３ａで受光される波長域の光でなければならず、また、信号処理部３１を含む半導体基板３０は、当該変調光を透過する材質でなければならない。また、スペーサＨ1，Ｈ2も、変調光を透過する材質とすることが望ましい。
【００２３】
図１において、受光部３ａには入力光および変調光が照射され、両方の光による光電変換がなされて、その光電変換された電流を、信号処理部３１が信号処理する。すなわち受光部３ａでは、所定時間、受光されて光電荷が生じ、この光電荷は各受光部に蓄積される。蓄積された光電荷は、信号処理部によって電流として読み取られるが、信号処理部３１の種類に応じて、電流のまま処理する（ＣＣＤ)か、または電圧に変換・増幅する（ＣＭＯＳ）か、所定段階までは電気信号の種類を異にする。しかし、いずれの場合も信号処理部３１からは電圧に変換されて出力される。ＣＭＯＳにおける受光部３ａからの出力の処理方法については、この後、図５において詳しく説明する。
【００２４】
図２は、入力光に起因する電気信号１と、変調光に起因する電気信号２とが重畳されて合成信号が形成され、その合成信号がロックイン検出される各段階を示す図である。図２は、模式的な図であり、電気信号１と電気信号２とが別々に発生すると仮定した場合の図である。実際の場合には、電気信号１において、入力光のみに起因する電気信号が微弱であり、かつ、暗電流等による一定のノイズが重畳している場合に、高いＳ／Ｎ比の入力光に起因する信号を検出することを目的とする。すなわち電気信号１においてノイズが大きい場合を対象とする。図２においては、電気信号２はノイズを含んでいないものとして描いている。なお、本実施の形態において問題とするノイズは、半導体基板１、受光層３および受光部３ａのエピタキシャル積層体の光電変換部に起因するノイズを問題にしている。
【００２５】
雑音は、通常、受光層３や受光部３ａに内在する暗電流などに起因する雑音であり、電気信号１に含まれているとして、図２に図示している。図２に示す電気信号２では、フォトダイオード起因の雑音はすべて電気信号１に含まれるとして表示している。受光される光の強度に比例する雑音が発生する場合には、それを考慮する必要がある。どのような雑音の場合でも、ロックイン検出により、雑音に起因する直流成分などを除いて、入力光に起因する信号を精度よく選択してＳ／Ｎ比の高い信号を得ることができる。  
【００２６】
ロックイン検出部においては、周波数解析により合成信号から直流成分を除去することは容易に行うことができるので、入力光信号と雑音とが相互作用して同じ周波数に含まれる場合は小さいとして、周波数解析をすることにより、雑音起因の周波数成分を除去することができる。たとえば受光素子単体の場合、読み取り周期の周波数は２００ｋＨｚ程度とすることができる。ロックイン検出のための変調光の変調周波数を同じ周波数とすることで、合成光の直流成分を読むことで、ノイズ成分を除いて、信号のみを読むことができる。また、投入する光の強度に応じて雑音が比例的に増大する場合にも、変調光は任意の波形とすることができ、そのパターンは既知なので、合成信号から多くの雑音成分を除去することができる。この結果、ロックイン検出において合成信号を周波数解析することにより、入力光に起因するＳ／Ｎ比の高い信号を得ることができる。
【００２７】
図１に示す受光素子１０が設けられる半導体基板３０において、ロックイン検出部が含まれるように信号処理部３１を形成することができる。この結果、受光素子１０を小型化することが容易となる。変調光は半導体基板３０は透過しても、電極１１，１２、はんだバンプ３５およびパッド３３などは金属で形成されているため、変調光はこれら金属部分を透過しない。しかし、受光部３１ａは金属部分ですべて覆われているわけでなく、受光部３１ａの一部の領域にのみ影響が及ぶだけなので、上記した、「変調光照射→合成信号の形成→ロックイン検出」のスキームに変更は生じない。
【００２８】
（実施の形態２）
図３は本発明の実施の形態２における撮像装置（受光素子アレイの一製品例）７０の一部を示す図である。対象波長域は近赤外域であり、ＩｎＰ基板１を用い、受光層３にはＩｎＧａＡｓ系化合物半導体を用いている。ここで用いられるＩｎＰ基板およびＩｎＧａＡｓ系化合物半導体が、第１の半導体または受光半導体に該当する。複数の画素が設けられたセンサ部５０と、その下段に位置する信号処理部に対応するＣＭＯＳ部３１と、その下段に位置する変調光発光部に対応するＶＣＳＥＬ（面発光レーザー：Vertical  Cavity  Surface  Emitting  Laser)４１とを主要要素として含んでいる。ＣＭＯＳ部３１が形成されている半導体基板はシリコン基板３０であり、シリコンが第２の半導体または回路形成用半導体に対応する。
【００２９】
図４は、上記の撮像装置７０を光入射側から見た平面図である。図３は、図４におけるＩＩＩ−ＩＩＩ線に沿う断面図である。図３において、この撮像装置７０は次のように構成されている。すなわち共通のＩｎＰ基板１の上に形成されたエピタキシャル積層体（ｎ型バッファ層２／受光層３／ＩｎＰ窓層４）のＩｎＰ窓層４側から内部にｐ型不純物が導入されて形成されたｐ型領域１６の境界にｐｎ接合またはｐｉ接合が形成され、受光部の中核を形成する。受光部は、ｐｎ接合またはｐｉ接合から受光層３のｎ型領域またはｉ型領域における空乏層が形成される領域に形成される。
【００３０】
不純物拡散マスクパターン５は、その上に形成された保護膜のポリイミド膜パターン２３とともにそのまま残されている。フォトダイオード１０ｐを１つずつ含む画素、センサ単位または受光素子１０は、図４に示すように、縦横２５μｍピッチで、横２０ｍｍ、縦１６ｍｍにわたって設けられ、合計６４０×５１２＝３２７，６８０個が配列される。この画素配列は例示であって、製品仕様によって変えられることはいうまでもない。
【００３１】
エピタキシャル層の各ｐ型領域１６と電気的に接続されるｐ部電極１１と、共通のＩｎＰ基板１に直接に位置するｎ型バッファ層２に設けられるｎ部電極１２とは、ともに、信号処理部であるＣＭＯＳ部３１に、はんだバンプなどの接合バンプ３３により接続される。ｐ部電極１１にはＡｕＺｎを用い、またｎ部電極１２にはＡｕＧｅＮｉを用い、それぞれオーミック接触を確保するように形成する。上記のＡｕＺｎ系金属の他に、ｐ部電極にはＴｉＰｔ系金属を用いてもよい。入力光が入射される基板１の面にはＡＲ(Anti-Reflection)膜１３を配置して、入力光の受光効率を高めるのがよい。上記の構造において、マトリックス状に配列されたフォトダイオード１０ｐは、各受光素子１０の受光部の光電流発生部となる。受光素子１０は、ＣＭＯＳ部３１および変調光発光部４１も含めた画素単位を構成し、フォトダイオード１０ｐは画素の中のフォトダイオードに対応する。
【００３２】
変調光発光部を構成するＶＣＳＥＬ４１は、応答性に優れており、単一の発光波長を出射することができる。各画素部ごとに面発光を分けて出射する必要はないので、各画素部共通になる大きなサイズの面発光レーザーとしてもよい。さらに、液晶のバックライトのように、受光層３に平行に位置する導光板のサイド（辺）部分に応答性のよい棒状発光体を配置して、サイドから導入した変調光を導光板内で伝播させながら、傾斜した反射部などにより部分反射させて当該導光板の表面から受光層３に向けて光を出射させる構造をとることもできる。
【００３３】
入射光は、ＩｎＰ基板１の裏面に形成したＡＲ膜１３を通して導入され、ｐ型領域１６と受光層３との界面であるｐｉ接合またはｐｎ接合から張り出す空乏層の中で受光される。空乏層を形成するための逆バイアス電圧は、上記のｎ部電極１２とｐ部電極１１との間に印加される。空乏層は容量として作用し、ＣＭＯＳ部３１の電荷蓄積期間中、光電変換された電荷を蓄積する。受光層３には、上述のように、ＩｎＧａＡｓ、Ｇａ１−ｘＩｎｘＮｙＡｓ１−ｙ−ｚ−ｗＳｂｚＰｗ（０．４≦ｘ≦０．８、０＜ｙ≦０．２、０≦ｚ≦０．２、０≦ｗ≦０．０５）などを用いるのがよい。光電変換で受光部に発生した正孔−電子対のうち、正孔はｐ型領域１６から信号電荷としてｐ部電極１１を経由してＣＭＯＳ部３１の各画素部に読み取られ、パルス駆動の走査によって全画素部について、順次、上記の読み取りが行われてゆく。
【００３４】
次に、撮像装置の場合のロックイン検出について説明する。動画の場合、１秒間に３０フレームをスキャンするので、１フレームあたり３３ｍｓの時間がかかる。たとえば３２０×２５６画素（ピクセル）の８万画素の撮像装置に適用した場合、１画素あたりの時間は０．４μｓとなり、２．５ＭＨｚの周波数で読み出すことになる。ロックイン検出では、２．５ＭＨｚの変調周波数で参照光（変調光）を照射して、合成光を生成する。合成光に狭帯域のローパスフィルタをかけて、直流成分を取り出すことによってノイズを除去し、信号光のみを読むことができる。ロックインの参照信号のクロックは、通常レベルの２００ｋＨｚから特別用途用の５ＭＨｚ程度まであるので、上記のロックイン検出は容易に実現することができる。また、別の例として、６４×６４画素の撮像装置の場合について説明する。この撮像装置では、１３０ｋＨｚの読み出し周波数になる。したがって、通常レベルのロックイン装置を用いて、ロックイン検出を行うことができる。上記したいずれの例においても、上記ロックイン検出の結果、受光素子ごとに信号のＳ／Ｎ比を向上させることができる。また、フレーム周期と参照信号を同期させる場合は、画像解析の高速処理の要求度にもよるが、３０Ｈｚ〜２００Ｈｚの変調周波数とするのがよい。
【００３５】
図５は、一般的なＣＭＯＳ部３１における信号処理方法を説明する図である。また図６は図５におけるスイッチ部Ｓ1，Ｓ2を含むＡ部拡大図であり、各フォトダイオード１０ｐにおいて発生する正孔量を電圧に変換し、増幅する機構を説明する図である。図５において、マトリックス状に配列された画素部のフォトダイオード１０ｐの中から、まず、水平ラインを選択するＹアドレス回路からのスイッチング信号によって、水平ラインが選択され、次いで、Ｘアドレス回路によってその中の１つのフォトダイオードが選択される。そして、当該１つのフォトダイオード１０ｐから、上述のように所定時間、蓄積された電荷が出力信号ラインに読み出される。フォトダイオード１０ｐは、走査順序にしたがって、１つずつ選択されてゆく。
【００３６】
ＣＭＯＳ部３１は、フォトダイオード１０ｐからの信号電荷を、フォトダイオード１０ｐ毎に信号電圧に変換し、増幅して、その信号電圧を、順次、読み出して電気信号を得る。通常のＣＭＯＳは、光電変換で生じた電子−正孔対のうち電子が、電流−電圧変換部へ送られるが、図３の撮像装置では、正孔を読み出すので、適宜、変更を加える必要があるが、そのような変更を行ったあとの構成の一例を図６に示す。ＣＭＯＳでは、各画素部での電圧増幅の際にＭＯＳトランジスタのスレッシュホールドレベルのばらつきによって黒レベルが異なり、ノイズとなる。異なる黒レベルに対応する電圧を、図５におけるＣＤＳ(Corelated  Double  Sampling)回路により一定にクランプして、信号レベルとの差をとることによりＭＯＳトランジスタのスレッシュホールドレベルの差による影響をなくすことができる。
【００３７】
信号処理部にＣＭＯＳ部３１を用いた場合の特徴は次のとおりである。（１）低消費電力を実現できる。（２）ランダムアクセスが可能である。すなわち各画素部のフォトダイオード１０ｐから信号を順次読み出すだけでなく、ランダムに各フォトダイオードの信号を読み出すことができる。（３）単電源、単一のクロックで動作させることができる。このため、フォトダイオード１０ｐが形成されるエピタキシャル積層体とＣＭＯＳ部３１との配線数が最小となり、放射ノイズの点で有利になる。（４）信号電荷の読み出し走査の駆動部などの信号処理部などを含む制御回路部全体をワンチップで構成することができる。
【００３８】
図７は、本実施の形態の撮像装置（受光素子アレイ）７０を組み込んだデジタルカメラの信号処理プロセスを示す図である。図７において、本実施の形態の撮像装置７０は、受光層３を含むエピタキシャル積層体５０と、エピタキシャル積層体に形成された各フォトダイオード１０ｐからの信号を受信して信号処理するＣＭＯＳ部３１と、ＣＭＯＳ部３１の後方に位置してＣＭＯＳ部越しに受光層３に向けて変調光を出射するＶＣＳＥＬ４１と、を備える。ＣＭＯＳ部３１は、シリコンなどの半導体基板に形成されるので、図７におけるＣＤＳ／ＡＧＣ(Automatic  Gain  Control)やロックイン検出を行う検出部などＣＭＯＳ部３１以降のプロセス回路も、同じシリコン基板３０に形成するのがよい。これら検出部等の回路部は信号処理部の部分とみることができる。信号処理部が形成されるシリコン基板は安価であり、またシリコン基板を用いる処理は、豊富な実績があり、処理装置も充実しているので、経済的に大量生産するのに適している。
【００３９】
図７において、ＣＤＳ回路により所定の雑音を除去された信号はＡＧＣ回路に入力される。ＡＧＣ回路ではアンプのゲインがマイクロコンピュータ（ＣＰＵ：Central  Processing  Unit）によって制御され、Ａ／Ｄコンバータに必要な信号の強度レベルを、絞り駆動機構などと連動して得るようにする。検出部は、ＡＧＣ回路の前に配置してもよい。検出部では、ロックイン検出を行い、ＣＤＳ回路等では対応できない暗電流に起因するノイズなどが大きく、入力光信号が小さい場合に、ＶＣＳＥＬ４１で発光される変調光との合成信号を形成した後、Ｓ／Ｎ比の高い信号を得ることができる。すなわち変調光がない場合の入力光のみに起因する電気信号が微弱でありノイズに埋もれているとき（低Ｓ／Ｎ比のとき）、変調光を加えて合成信号を形成することにより、高いＳ／Ｎ比の入力光に起因する信号を検出することができる。
【００４０】
図７に示す撮像装置７０において、上述のように、ＣＤＳ／ＡＧＣ回路、検出部、Ａ／Ｄコンバータ等は、ＣＭＯＳ部３１が形成されたシリコン基板３０に、一緒に形成されることができる。信号処理部が、検出部を含めて上記回路部を含んでいるとみることができる。そして、変調光発光装置であるＶＣＳＥＬ４１は、シリコン基板３０越しにＩｎＰ基板上に形成されたフォトダイオード配列に向けて近赤外域の変調光を発光する。シリコンは、近赤外域の光の吸収率は小さく、近赤外光を透過する。このため、上述のロックイン検出を、コンパクトな構成で実現することが可能となる。なお、ＶＣＳＥＬ４１は、図７では、信号処理部の各回路部を表示するために、便宜上、ＣＭＯＳ部３１の後方に傾斜したように表示しているが、実際は、図３に示すように、ＣＭＯＳ部３１が形成される半導体基板３０の面に平行に配置するのがよい。しかし、ＣＭＯＳ部３１越しに変調光を受光部に向けて発光する配置であればどのような形態でもよい。
【００４１】
（変形例）
図３に示すフォトダイオード１０ｐは、正孔を読み出す導電型構造を例示している。すなわち、ｐ型領域１６から正孔を、ＣＭＯＳ部３１の画素部に読み出す導電型構造となっている。しかし、図３における各部分の導電型を逆にして、電子をＣＭＯＳ部３１の画素部に読み出す導電型構造にすることができる。また、本発明の実施の形態では、信号処理部にＣＭＯＳを用いた装置を例示したが、ＣＭＯＳの代わりにＣＣＤを用いてもよい。
【００４２】
上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
【産業上の利用可能性】
【００４３】
本発明によれば、光電変換部由来のノイズレベルが高い中に微弱な信号光がある場合であっても、Ｓ／Ｎ比の高い信号を検出することが可能な装置をコンパクトに構成することができ、とくに近赤外光を対象とする場合、既存の処理プロセスを利用して安価に製造することができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施の形態１における受光素子を示す断面図である。
【図２】図１の受光素子におけるロックイン検出を説明するための図である。
【図３】本発明の実施の形態２における撮像装置（受光素子アレイ）を示す部分断面図である。
【図４】図１の撮像装置の平面図である。
【図５】ＣＭＯＳ部の信号処理を説明するための図である。
【図６】フォトダイオードからの蓄積電荷量を電圧変換し、増幅する回路を説明する図である。
【図７】図３の撮像装置を組み込んだデジタルカメラの信号処理を説明するための図である。
【符号の説明】
【００４５】
１  ＩｎＰ基板、２  ｎ型バッファ層、３  受光層、４  窓層、５  不純物拡散マスクパターン、１０  受光素子、１０ｐ  フォトダイオード、１１  ｐ部電極、１２  ｎ部電極、１３  ＡＲ（Anti-Reflection）膜、１６  ｐ型領域、２３  保護膜、３０  シリコン基板、３１  ＣＭＯＳ部、３３  パッド、３５  接合バンプ（はんだバンプ）、７０  撮像装置（受光素子アレイ）、Ｈ1，Ｈ2  スペーサ、Ｓ1，Ｓ2  スイッチ。
【図１】
2009289876.tif 000003
【図２】
2009289876.tif 000004
【図３】
2009289876.tif 000005
【図４】
2009289876.tif 000006
【図５】
2009289876.tif 000007
【図６】
2009289876.tif 000008
【図７】
2009289876.tif 000009