(57)【要約】【課題】  コンタクト孔形状の改善することで配線材料のカバレージの向上を計り、配線材料の第１導電型半導体基板への拡散によるリーク電流の防止を図る。【解決手段】  第１導電型半導体基板に形成されている第２導電型高濃度拡散層と配線材料を接合させるコンタクト孔を具備し、コンタクト孔形成後にバリアメタル膜と配線材料を堆積後パターニングされていることを特徴とする半導体装置において、第２導電型高濃度拡散層と配線材料の接触面近傍において、単層の絶縁膜あるいは熱膨張係数が同程度の複層の絶縁膜を形成させることで、配線材料カバレージ向上、およびバリアメタル膜の劣化を抑制することで、配線材料の第１導電型半導体基板に拡散することを防止しリーク電流を防止する。【選択図】  図４
2009170572.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板に形成されている第２導電型の高濃度拡散層を配線と接続させるコンタクト孔を具備し、前記コンタクト孔にバリアメタル膜と配線材料とを積層してパターニングすることで形成された配線が接続された半導体装置において、前記コンタクト孔側壁は、前記半導体基板の表面に設けられたゲート絶縁膜の端面から離間しているとともに、前記ゲート絶縁膜と異なる単層の第１の絶縁膜と前記第１の絶縁膜の上に積層された第２の絶縁膜とから構成されていることを特徴とする半導体装置。
【請求項２】
前記高濃度拡散層の表面からみた前記コンタクト孔側壁における前記第１の絶縁膜と前記第２の絶縁膜との境界の高さは前記第１の絶縁膜の厚さより高く、ゲート電極上部およびLOCOS酸化膜上部までの高さのうちで高い方の高さに前記厚さを加えたものよりは低いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の絶縁膜はTEOS膜であることを特徴とする請求項１あるいは２に記載の半導体装置。
【請求項４】
第１導電型半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上にゲート電極を形成する工程と、
前記ゲート電極の表面を熱酸化する工程と、
前記ゲート電極をマスクとして不純物を導入して前記第1半導体基板表面に第２導電型高濃度拡散層を形成する工程と、
前記ゲート電極表面および前記第２導電型高濃度拡散層上の酸化膜を除去する工程と、
前記ゲート電極と前記第２高濃度拡散層の上に第１の絶縁膜を堆積する工程と、
前記第２の絶縁膜の上に前記第1の絶縁膜よりも不純物濃度の高い第２の絶縁膜を堆積する工程と、
前記第２の絶縁膜および第１の絶縁膜にエッチングを行い、前記第２導電型高濃度拡散層が露出するようにコンタクト孔を開口する工程と、からなる半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置のコンタクトホールの形状およびその製造方法に関する。
【背景技術】
【０００２】
従来技術について、図２を基に説明する。
【０００３】
図２は従来技術による半導体装置の製造方法を示す工程順模式的断面図であり、MOSトランジスタのコンタクト孔を有する部分である。
【０００４】
図２（A）に示すのは、第１導電型半導体基板１２、例えばホウ素を添加した抵抗率２０Ωcmから３０Ωcmの不純物濃度の半導体基板に、ゲート絶縁膜１３、例えば膜厚数百〜数千Åの熱酸化膜を形成した後に多結晶シリコンゲート膜を好ましくは膜厚を１００nm〜５００nm堆積し、プリデポあるいはイオン注入法により不純物を導入後パターニングしゲート電極１４としたものである。その後、図２（B）に示すように、ゲート絶縁膜１３上にTEOS膜１５を例えば１０nmから４０nmの厚さに堆積し、レジスト膜１６を用いて第２導電型高濃度拡散層を形成するための不純物添加をおこなう。ここでの不純物添加は、セルフアライン法を用いたイオン注入法が代表的プロセスであるため、イオン種がゲート電極１４を突き抜けて第１導電型半導体基板１２に導入するのを防止するためTEOS膜１５を堆積している。その後、図２（C）に示すように、レジスト膜１６を除去した後に８００℃〜１０００℃で数時間熱処理することで、第２導電型高濃度拡散層１７が形成される。
【０００５】
その後、図２（D）に示すように、ゲート絶縁膜１３およびTEOS膜１５の上にさらに第２絶縁膜としてTEOS膜１８を例えば膜厚を数百nm、さらにその上に平坦化を担う第３絶縁膜のBPSG膜１９を例えば膜厚を数１００nmから数１０００nmで堆積させ、その後８００℃〜１０００℃で数十分間熱処理することで平坦化したBPSG膜１９を形成させる。ここで、前記TEOS膜１５は前記TEOS膜１８と同一酸化膜であるので、第２導電型高濃度拡散層１７上にはゲート絶縁膜１３を含む３種の絶縁膜が存在する。次に図２（E）に示すように、３種の絶縁膜を除去しコンタクト孔２０を形成する。
【０００６】
その後、図２（F）に示すように、ここにバリアメタル膜２１として、例えば窒化チタンを１００nmから２００nmの厚さで堆積させ、その後配線材料２２を堆積させてパターニングする。ここでの配線材料としては例えばAl-Si-Cuの混合金属材料があげられる。そして、第２導電型高濃度拡散層１７との接合抵抗を下げるための熱処理を、温度を３００℃から５００℃で数十分間おこなう。
【特許文献１】特開平８−３３０２５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の製造方法で形成されたコンタクトホールは、図２（F）に示すように、前記熱処理で第２絶縁膜のTEOS膜１５および１８がコンタクト孔２０に迫り出した形状になり、その後に被着されるバリアメタル膜２１が局所的に薄くなる。このバリアメタルの上に堆積された配線材料２２は下地であるバリアメタル膜２１の薄い部分から侵入し、第２導電型高濃度拡散層１７を通じて第１導電型半導体基板１２へ拡散する可能性がある。
【０００８】
図３は従来技術により形成されたコンタクトホールの拡大図である。図３（A）は図２（E）の拡大図であり、図３（B）は図２（F）の拡大図であり、図３（C）は図３（B）の破線部の詳細図である。図３（A）に示すように、コンタクト孔２０内壁には第２導電型高濃度拡散層１７からみて絶縁膜が複数層存在する。これらは緻密性、含有される不純物濃度等が異なる絶縁膜であり、エッチング特性が異なる。このため、コンタクト孔開口時のエッチング処理や後の配線材料堆積前処理に際し、コンタクト孔側壁が一様の傾斜を有するようにはならず、時として、オーバーハングとなることもある。オーバーハング形状の場合、スパッタ法でバリアメタル膜を堆積させると十分な膜厚が得られず、局所的に薄くなる。この薄い部分を介して、配線材料中のアルミニウムが拡散し、半導体基板へ達してリーク電流を発生してしまう可能性がある。
【０００９】
本発明は、以上のような点に着目して成されたもので、上述したリーク電流の防止および配線材料のカバレージ向上が図られた半導体装置の製造方法を提供するものである。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明は次の手段を用いた。
【００１１】
１、第１導電型半導体基板に形成されている第２導電型高濃度拡散層と配線材料を接合させるコンタクト孔を具備し、前記コンタクト孔にバリアメタル膜と配線材料を積層しパターニングされている半導体装置において、前記第２導電型高濃度拡散層と前記配線材料の接触面近傍における前記コンタクト孔側壁は、単層の絶縁膜で構成されていることを特徴とする半導体装置とした。
【００１２】
２、前記半導体装置のコンタクト孔側壁に形成されている単層の絶縁膜はTEOS膜であることを特徴とする半導体装置とした。
【００１３】
３、第１導電型半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程と、前記ゲート電極の表面を熱酸化する工程と、前記ゲート電極をマスクとして不純物を導入して前記第1半導体基板表面に第２導電型高濃度拡散層を形成する工程と、前記ゲート電極表面および前記第２導電型高濃度拡散層上の酸化膜を除去する工程と、前記ゲート電極と前記第２高濃度拡散層の上に第１の絶縁膜を堆積する工程と、前記第２の絶縁膜の上に前記第1の絶縁膜よりも不純物濃度の高い第２の絶縁膜を堆積する工程と、前記第２の絶縁膜および第１の絶縁膜にエッチングを行い、前記第２導電型高濃度拡散層が露出するようにコンタクト孔を開口する工程と、を備えたことを特徴とする半導体装置の製造方法を用いた。
【発明の効果】
【００１４】
上述したように、本発明は、第１導電型半導体基板に形成されている第２導電型高濃度拡散層と配線材料を接合させるコンタクト孔を具備し、コンタクト孔形成後にバリアメタル膜と配線材料を堆積後パターニングされていることを特徴とする半導体装置において、第２導電型高濃度拡散層と配線材料の接触面近傍において、単層の絶縁膜あるいは熱膨張係数が同程度の複層の絶縁膜を形成させることで、配線材料カバレージ向上、およびバリアメタル膜の劣化を抑制することで、配線材料の第１導電型半導体基板に拡散することを防止しリーク電流を防止することを提供するものである。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１６】
図１は本発明の半導体装置の製造方法の第一の実施例を示す模式的断面図であり、特にMOSトランジスタのコンタクト孔を有する部分を示している。
【００１７】
まず、図１（A）に示すように、第１導電型半導体基板１、例えばホウ素を添加した抵抗率２０Ωcmから３０Ωcmの不純物濃度の半導体基板に、ゲート絶縁膜２、例えば膜厚数百Åの熱酸化膜を形成した後、ゲート絶縁膜２上に多結晶シリコン膜を好ましくは膜厚を１００nmから５００nmで堆積し、プリデポあるいはイオン注入法により不純物を導入する。その後、パターニングをおこなってゲート電極３とする。
【００１８】
続いて、図１（B）に示すように、ゲート電極３に熱酸化膜４を例えば１０nmから５０nmの厚さで形成する。ここでの酸化膜は、第２導電型高濃度拡散層を形成するための不純物添加、例えばセルフアライン法によるイオン注入法などを用いる際に、イオン種がゲート電極３を突き抜けて第１導電型半導体基板１に導入するのを防止するためである。膜厚を適切に設定することにより、前記イオン種の加速エネルギーに対応することが可能である。また、熱酸化は好ましくは高温ドライ酸化プロセスで行なうことでゲート絶縁膜２上にはゲート電極３上と比較して酸化膜は僅かしか成長しない。
【００１９】
その後、図１（C）に示すように、レジスト膜５を用いて第２導電型高濃度拡散層を形成するための不純物添加を行う。例えば、セルフアライン法を用いたイオン注入法で好ましくは１×１０15atom/cm2から１×１０16atom/cm2のドーズ量でイオン注入する。続いて図１（D）に示すように、レジスト膜５を除去した後、８００℃から１０００℃で数時間熱処理することで、第２導電型高濃度拡散層６が形成される。
【００２０】
次に図１（E）に示すように、ゲート電極３直下に接するゲート絶縁膜３およびLOCOS厚膜酸化膜を除く絶縁膜を除去する。これに図１（F）に示すように、第１の絶縁膜としてCVD膜例えばTEOS膜７を数百nmに堆積させ、続いて第２の絶縁膜として平坦化を担う例えばBPSG膜８を例えば５００nmから１０００nmに堆積させる。その後、８００℃から１０００℃で数十分間熱処理をすることで、BPSG膜８を軟化させて積層構造表面を平坦化させる。このときの第１の絶縁膜はNSG膜でも問題はなく同じように使用することが可能である。
【００２１】
続いて図１（G）に示すように、コンタクト孔９を形成する。このコンタクト孔９の形成はまずウェットエッチングによって積層構造表面から浅い領域を等方的に除去し、その後ドライエッチング例えば四フッ化炭素ガスを用いたフッ素プラズマによって第２導電型高濃度拡散層６の一部まで除去する。このコンタクト孔９形成のためのエッチングにおいては、従来技術のように多数の種類の層間絶縁膜が存在すると、個々のエッチングレートが異なり、コンタクト孔９内壁に層間絶縁膜の段差が生じてしまい、その後のバリアメタルおよび配線材料のカバレージが劣化してしまうことがある。このため、前記第２導電型高濃度拡散層６近傍表面から好ましくは数百nmまでは単層の絶縁膜であるのがよく、図１（G）においては第２導電型高濃度拡散層６表面にゲート絶縁膜２が存在しないことにあわせて、絶縁膜が２種類しか存在しないので、コンタクト孔９の内壁の絶縁膜には第２導電型高濃度拡散層６表面からTEOS膜７の膜厚である少なくとも数百nmは段差が存在しない。コンタクト孔９の位置によってはゲート電極３あるいはLOCOS厚膜酸化膜の上部に設けられたTEOS膜７の上面の位置まで段差が存在しないこともありうる。
【００２２】
ここにバリアメタル膜１０を例えば窒化チタンを好ましくは１００nmから２００nmで堆積させ、その後配線材料１１を堆積させてパターニングする。ここでの配線材料としては例えばAl-Si-Cuの混合金属材料がある。
【００２３】
引き続き図１（H）に示すように、パターニングされた配線材料１１と第２導電型高濃度拡散層６の接合抵抗を低減させるための熱処理を例えば４００℃前後で数十分間行なう。
【００２４】
上記の実施例において、最終的な半導体装置の図１（H）および図１（H）の拡大図である図４に示すように、従来の半導体装置の製造方法とは異なり、TEOS膜７が直接第２導電型高濃度拡散層６上に存在し、熱処理による膨張を想定してもゲート絶縁膜２の張り出し部分における段差が存在しないため、そこでのバリアメタル１０の劣化を抑制し、配線材料１１が第２導電型高濃度拡散層６に拡散し、さらに、第１導電型半導体基板１へと拡散するのを防止する。また、本実施例においてはゲート電極３直下のゲート絶縁膜２とLOCOS厚膜酸化膜を除く酸化膜を除去した後に、TEOS膜７を堆積させることからゲート絶縁膜２の厚さに依存しない。これによって、配線材料１１の第１導電型半導体基板１への拡散によるリーク電流の防止、および配線材料１１のカバレージの向上などを安定して図ることができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の半導体装置の製造方法の第一の実施例を示す模式的断面図である。
【図２】従来技術の半導体装置の製造方法を示す工程順模式的断面図である。
【図３】従来技術により形成されたコンタクトホールの拡大図である。
【図４】本発明により形成されたコンタクトホールの拡大図である。
【符号の説明】
【００２６】
１、１２        第１導電型半導体基板
２、１３        ゲート絶縁膜
３、１４        ゲート電極
４              酸化膜
５、１６        レジスト膜
６、１７        第２導電型高濃度拡散層
７、１５、１８  TEOS膜
８、１９        BPSG膜
９、２０        コンタクト孔
１０、２１      バリアメタル膜
１１、２２      配線材料
【図１】
2009170572.tif 000003
【図２】
2009170572.tif 000004
【図３】
2009170572.tif 000005
【図４】
2009170572.tif 000006