(57)【要約】【課題】  発光層の新規な転写プロセスの提供【解決手段】  化合物半導体層を有する基板上に、エッチングストップ層と犠牲層とを介して、発光層を有する第１の部材を用意し、  シリコン層を含み構成されている第２の部材と、前記第１の部材とを、前記発光層が内側に位置するようにはり合わせて、はり合わせ構造体を形成し、  前記第１の部材を、前記発光層側とは反対側からエッチングして、前記エッチングストップ層が露出するように前記基板に貫通溝を設け、且つ  前記犠牲層をエッチングすることにより、前記貫通溝が設けられた前記基板を前記はり合わせ構造体から除去することを特徴とする。【選択図】  図１
2009094144.tif 000002
【特許請求の範囲】
【請求項１】
発光素子の製造方法であって、
化合物半導体層を有する基板上に、エッチングストップ層と犠牲層とを介して、発光層を有する第１の部材を用意する工程、
シリコン層を含み構成されている第２の部材と、前記第１の部材とを、前記発光層が内側に位置するようにはり合わせて、はり合わせ構造体を形成する工程、
前記第１の部材を、前記発光層側とは反対側からエッチングして、前記エッチングストップ層が露出するように前記基板に貫通溝を設ける工程、及び
前記犠牲層をエッチングすることにより、前記貫通溝が設けられた前記基板を前記はり合わせ構造体から除去する除去工程、
を有することを特徴とする発光素子の製造方法。
【請求項２】
前記第１の部材は、前記化合物半導体層を有する基板上に、該基板側から前記エッチングストップ層と前記犠牲層をこの順に有することを特徴とする請求項１記載の発光素子の製造方法。
【請求項３】
前記第１の部材は、前記化合物半導体層を有する基板上に、該基板側から前記犠牲層と前記エッチングストップ層をこの順に有することを特徴とする請求項１記載の発光素子の製造方法。
【請求項４】
前記化合物半導体層を有する基板は、ＧａＡｓ基板、あるいは表面にＧａＡｓ層を有するサファイア基板、表面にＧａＡｓ層を有するＳｉＣ基板、表面にＧａＡｓ層を有するＺｎＯ基板、表面にＧａＡｓ層を有するＧｅ基板、Ｓｉウエハ上にバッファー層を介してＧａＡｓ層を有するＳｉ基板であることを特徴とする請求項１から３のいずれか１項に記載の発光素子の製造方法。
【請求項５】
前記Ｓｉウエハ上にバッファー層を介してＧａＡｓ層を有する基板とは、Ｓｉウエハ上にＳｉＧｅ層を介してＧｅ層を有し、且つＧｅ層上にＧａＡｓ層を有する基板である請求項４に記載の発光素子の製造方法。
【請求項６】
前記発光層上に半導体多層膜ミラーを有することを特徴とする請求項１から５のいずれか１項に記載の発光素子の製造方法。
【請求項７】
前記第２の部材には、前記発光素子を駆動するための駆動回路が設けられていることを特徴とする請求項１から６のいずれか１項に記載の発光素子の製造方法。
【請求項８】
前記第２の部材を構成する前記シリコン層上には有機絶縁層が設けられていることを特徴とする請求項１から７のいずれか１項に記載の発光素子の製造方法。
【請求項９】
前記除去工程後に、前記発光層がメサ形状になるようにエッチングする工程を有することを特徴とする請求項１から８のいずれか１項に記載の発光素子の製造方法。
【請求項１０】
前記発光層がメサ形状になるようにエッチングした後、前記はり合わせ構造体を形成することを特徴とする請求項１から９のいずれか１項に記載の発光素子の製造方法。
【請求項１１】
前記第１の部材は、前記化合物半導体層を有する前記基板上に、該化合物半導体層側から第１の前記エッチングストップ層、第１の前記発光層、前記犠牲層、第２のエッチングストップ層、及び第２の前記発光層を有することを特徴とする請求項１から１０のいずれか１項に記載の発光素子の製造方法。
【請求項１２】
前記第１の部材は、
前記化合物半導体層を有する前記基板上に、該基板をエッチングする際にエッチングストッパーとして作用する第1の前記エッチングストップ層を介して第1の前記発光層を有し、且つ
前記犠牲層と第２のエッチングストップ層を介して、第２の前記発光層を有し構成されており、
前記犠牲層を除去することにより、前記第２の発光層を第２の部材に移設し、
前記第１のエッチングストップ層を除去することにより、前記第１の発光層を他の部材に移設することを特徴とする請求項１から１１記載の発光素子の製造方法。
【請求項１３】
前記犠牲層がＡｌＡｓ層であり、前記第１及び第２のエッチングストップ層がＧａＩｎＰであることを特徴とする請求項１２記載の発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子の製造方法に関する。
【背景技術】
【０００２】
特許文献１に記載されているように、ＧａＡｓ基板上にＡｌＡｓ層を介して発光素子を構成する化合物半導体層を形成した後、当該化合物半導体層を別の基板にはり合わせて、前記ＡｌＡｓ層で分離し、該化合物半導体層を移設する方法が知られている。
【特許文献１】特開２００５−１２０３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、移設方法としては、様々な手法の提案が求められていた。
そこで、本発明は、従来にない新規な移設方法を含む、発光素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００４】
本発明に係る発光素子の製造方法は、
化合物半導体層を有する基板上に、エッチングストップ層と犠牲層とを介して、発光層を有する第１の部材を用意する工程、
シリコン層を含み構成されている第２の部材と、前記第１の部材とを、前記発光層が内側に位置するようにはり合わせて、はり合わせ構造体を形成する工程、
前記第１の部材を、前記発光層側とは反対側からドライエッチングして、前記エッチングストップ層が露出するように前記基板に貫通溝を設ける工程、及び
前記犠牲層をエッチングすることにより、前記貫通溝が設けられた前記基板を前記はり合わせ構造体から除去する除去工程、
を有することを特徴とする。
【発明の効果】
【０００５】
本発明によれば、従来にない新規な移設方法を含む発光素子の製造方法が提供され得る。
【発明を実施するための最良の形態】
【０００６】
本発明に係る発光素子の製造方法について、図面を参照しながら説明する。
【０００７】
まず、図１に示すように、化合物半導体層を有する基板１０１０上に、エッチングストップ層１０２０と犠牲層１０３０とを介して、発光層１０４０を有する第１の部材１０００を用意する。なお、１０５０は発光層上に必要に応じて設けることができる半導体多層膜（ＤＢＲミラー）である。なお、化合物半導体層を有する基板１０１０としては、例えばＧａＡｓ基板が挙げられるが、本発明はこれに限定されるものではなく、後述するように様々な基板の適用が可能である。
【０００８】
次に、図２（ａ）に示される第２の部材２０００を用意する。第２の部材は、例えばシリコンウエハやＳＯＩウエハから構成される。図２（ａ）では、シリコン層２０１０上に有機絶縁膜２０２０が設けられている。また、図２（ｂ）は、第２の部材の別の例を示している。図２（ｂ）において、２０００は第２の部材、２０１０はシリコン層、２０２０は有機絶縁層、２０３０は絶縁性の酸化膜、２０５０は駆動回路が設けられている領域である。ここでいうシリコン層には、シリコンウエハは勿論、シリコン層を有するウエハであればＳＯＩウエハも含まれる。
【０００９】
そして、シリコン層２０１０を含み構成されている第２の部材２０００と、前記第１の部材１０００とを、前記発光層１０４０が内側に位置するようにはり合わせて、はり合わせ構造体３０００を形成する。この状態を図３に示す。また、２つの部材同士を貼り合せている様子を図４に示している。なお、図３では、第２の部材として、図２（ｂ）に示した第２の部材を用いた場合を示しているが、勿論、図２（ａ）の第２の部材を用いることもできる。
【００１０】
次に、図５に示すように、前記発光層１０４０が位置する側とは反対側から前記化合物半導体を有する基板１０１０をドライエッチングして、前記エッチングストップ層１０２０が露出するように前記化合物半導体層を有する基板に貫通溝５０１０を設ける。
【００１１】
基板１０１０のドライエッチングに代えて、ウエットエッチングを用いることもできるし、ドライエッチングで或る程度の深さまでエッチングした後、ウエットエッチングに切り換えて貫通溝を形成することもできる。いずれにせよ、前述のエッチングストップ層を基板１０１０の裏面側からのエッチングストップ層として機能するエッチング処理であれば特に限定されるものではない。
【００１２】
なお、この貫通溝５０１０を設けるに際して、予め、ＧａＡｓなどの基板１０１０の薄膜化（好ましくは１００μｍ以下の厚さにするのがよい。）を行い、その後、レジストマスクパターンを用いて、前記貫通溝５０１０を形成することができる。
【００１３】
本発明に係る前記エッチングストップ層１０２０は、前記発光層１０４０側から前記基板１０１０に向かってエッチングする際にエッチングを所定の位置で止めるための層として用いているのではないことが特徴である。すなわち、前記基板１０１０側から前記発光層１０４０に向かって、ドライエッチングを行う際にエッチングを所定の位置でストップさせるための層として用いていることが特徴である。
【００１４】
更に、前記貫通溝の底部に前記犠牲層１０３０を露出させて（図６）、前記犠牲層をウェットエッチングすることにより、前記貫通溝５０１０が設けられた前記化合物半導体層を有する基板１０１０を前記はり合わせ構造体から除去する（図７）。
【００１５】
こうして、シリコン層を含み構成される第２の部材上に発光層１０４０が移設される。
【００１６】
（第１の部材）
図１では、前記第１の部材１０００が、前記化合物半導体層を有する基板１０１０上に、該化合物半導体層側から前記エッチングストップ層１０２０と前記犠牲層１０３０をこの順に有する場合を説明した。実際には、図８に示すように、該化合物半導体層側１０１０から前記犠牲層１０３０と前記エッチングストップ層１０２０をこの順に有するように構成することもできる。斯かる場合、はり合わせ構造体は、図９に示すようになる。そして、前記化合物半導体層を有する基板に貫通溝や貫通孔をドライエッチングによって設ける場合、図１０に示すように、前記犠牲層１０３０も除去されて、前記エッチングストップ層１０２０が露出することになる。その後、前記犠牲層１０３０を除去することにより、はり合わせ構造体から前記化合物半導体層を有する基板が除去される。
【００１７】
なお、発光層１０４０上に前記エッチングストップ層が残存する場合には、適宜それを除去することにより、図７のように、第２の部材上に前記発光層が移設されることになる。
【００１８】
また、第１の部材に関しては、前記化合物半導体層を有する基板１０１０上に前記発光層１０４０がエピタキシャル成長できれば、前記犠牲層と前記エッチングストップ層との間に別な層が介在していてもよい。
前記化合物半導体層を有する基板としては、ＧａＡｓ基板自体が挙げられる。
【００１９】
また、前記化合物半導体層を有する基板としては、表面にＧａＡｓ層を有するサファイア基板、表面にＧａＡｓ層を有するＳｉＣ基板、表面にＧａＡｓ層を有するＺｎＯ基板である。また、表面にＧａＡｓ層を有するＧｅ基板、Ｓｉウエハ上にバッファー層を介してＧａＡｓ層を有するＳｉ基板の適用も可能である。ここで、前記Ｓｉウエハ上にバッファー層を介してＧａＡｓ層を有する基板とは、Ｓｉウエハ上にＳｉＧｅ層を介してＧｅ層を有し、且つＧｅ層上にＧａＡｓ層を有する基板である。
【００２０】
ここで、図２１には、前記化合物半導体層を有する基板として、Ｓｉウエハ上に、ＳｉＧｅ層、Ｇｅ層、及びＧａＡｓ層をこの順に積層して構成した例を示している。同図において、２９１０はシリコンウエハ、２９１５はＳｉＧｅ層、２９１６はＧｅ層である。２９１７は必ずしも必要ではないが、ＧａＡｓ層である。１０２０はエッチングストップ層、１０２０は犠牲層、１０４０は発光層、１０５０は半導体多層膜（ＤＢＲミラー）である。なお、Ｓｉウエハ上に発光層を構成するＧａＡｓは格子不整合性のため良質の膜として形成し難いといわれている。この格子不整合性を緩和する為に、Ｓｉウエハ上に、まずＳｉＧｅ層を設け、その上にＧｅ層を設けることで、発光層を構成する膜とその下地との格子定数を近づけることができる。また、ＳｉＧｅ層は、ＳｉｘＧｅ１−ｘとして、Ｓｉウエハ側はｘを１に近くしておき、当該ウエハから離れるに従いｘを小さくしていく、即ち、Ｇｅの量に勾配を設けることもできる。
【００２１】
更にまた、前記化合物半導体層を有する基板として、サファイア基板、ＳｉＣ基板、ＺｎＯ基板の適用も可能である。
【００２２】
また、前記化合物半導体層を有する基板がＧａＡｓ基板である場合のエッチングストッパー層としては、ＧａＩｎＰ（例えば、Ｇａ０．５Ｉｎ０．５Ｐ）である。勿論、当該基板とエッチングストッパー層とのでエッチングの選択比が十分にとれるのであれば、特にエッチングストッパー層の材料は限定されるものではない。
【００２３】
（発光層）
前記発光層は、ダブルへテロ構造を用いることができるが、詳細は、実施例にて述べる。
【００２４】
既述のように、前記発光層上に半導体多層膜ミラーを設けておくこともできる。
【００２５】
（第２の部材）
前記第２の部材には、既述のように前記発光素子を駆動するための駆動回路を設けておくことができる。
【００２６】
また、前記第２の部材を構成する前記シリコン層上には、表面を平坦化すると共に、前記第１の部材の接合層として機能する有機絶縁層を設けておくことが好適であるが、省略することもできる。
【００２７】
（メサエッチ）
前記除去工程後に、前記発光層がメサ形状になるようにエッチングする工程を有する。
【００２８】
具体的には、第２の部材上に移設された発光層１０４０をいわゆるメサエッチング処理を行うとともに、該メサ形状の発光層１０４０上に絶縁膜２１５０を形成し、パターニングする（図１１）。図１１において、２２１０はシリコンウエハ、２２３０はパッシベーション膜、２２２０は有機絶縁層である。１０５０は発光層上に設けられている半導体多層膜である。図１１では、電気的接続の為のコンタクトホール（２２５１から２２５４）が空けられている。次に、図１２のように、前記コンタクトホールにメタル薄膜形成（２３０５、２３０６）を行い、駆動回路２２９９と発光層とが電気的に接続される。
【００２９】
なお、前記発光層がメサ形状あるいは島状になるようにエッチングした後、前記はり合わせ構造体を形成することもできる。斯かる場合、図１３に示すように、空洞３５００の存在するはり合わせ構造体が得られる。
【００３０】
（マルチ）
なお、前記第１の部材は、図１４に示すように、前記化合物半導体層を有する基板４０１０上に、該化合物半導体層側から第１の前記エッチングストップ層４０２０を形成する。更に、第１の前記発光層４０４０、前記犠牲層４０３０、第２の前記エッチングストップ層４０２１、及び第２の前記発光層４０４１を有するように構成することもできる。なお、４０５０と４０５１はそれぞれ必要に応じて設けることできる半導体多層膜（ＤＢＲ）である。このように発光層を複数層設ける場合には、はり合わせ構造体は図１５に示したようになる。所望のマスクを用いて、図１６に示すようにＧａＡｓ等の基板４０１０を裏面側からドライエッチングする。第１のエッチングストップ層４０２０のところで、エッチングが止まることになるので、当該層が露出したら、塩酸などを用いたウェットエッチングにより除去する。そして、更に発光層側にドライエッチングを進めて、第２のエッチングストップ層４０２１を露出させる。
【００３１】
貫通溝を形成する場合には、図１６に示すように前記第２のエッチングストップ層４０２１を露出させる。
【００３２】
具体的には、化合物半導体層を有する基板４０１０にドライエッチングで孔や溝を設け、前記第１のエッチングストップ層４０２０を露出させ、当該層をウェットエッチングにより除去する。その後、更に、ドライエッチングで貫通溝を深堀し、前記第２のエッチングストップ層４０２１を露出させる。そして、貫通溝が形成されている前記化合物半導体層を有する基板４０１０に、接着層４０９７とＵＶ剥離層４０９８とを介して前記貫通溝に接続する細孔を有するガラス支持体４０９９とはり合わせる（図１７）。そして、図１８に示すように前記犠牲層４０３０を除去することで、当該構造体からガラス支持体４０９９側が分離される。なお、ＧａＡｓ基板４０１０が厚い場合には、ＣＭＰなどによる研磨や研削により当該基板の薄膜化（例えば１００μｍ以下にする。）を行うのがよい。
【００３３】
その後、ガラス支持体４０９９側は、更に、別の基板５０１０（例えば駆動回路を有するシリコン層）上へ移設する為に、図１９に示すようにはり合わせる。そして、図２０に示すように、前記第１のエッチングストップ層４０２０を除去することにより、ガラス支持体４０９９側と、基板５０１０側とに分離する。発光層４０４０が基板５０１０上へ移設された後は、既述のプロセスにより、発光層に電流注入の為の電極を設けると共に、駆動回路と発光層とを電気的に接続する。
【００３４】
また、前記第１の部材は、以下の２つの発光層を有するように構成する。即ち、１つ目は、前記化合物半導体層を有する前記基板上に、該基板をエッチングする際にエッチングストッパーとして作用する第1の前記エッチングストップ層を介して設けられる第1の前記発光層である。２つ目は、前記犠牲層と第２のエッチングストップ層を介して設けられる第２の前記発光層である。
【００３５】
そして、前記犠牲層を除去することにより、前記第２の発光層を第２の部材に移設することになる。
【００３６】
また、前記第１のエッチングストップ層を除去することにより、前記第１の発光層を他の部材に移設することができる。
【００３７】
ここで、前記犠牲層は例えば、ＡｌＡｓ層であり、前記第１及び第２のエッチングストップ層は例えばＧａＩｎＰである。
【００３８】
なお、上述した発明において、第２の部材に移設するに先立って、ガラス基板等に一時的にはり合わせて、最後に第２の部材にはり合わせることもできる。
【００３９】
（エッチング）
前記第１の部材を構成する基板に貫通溝を形成するエッチングをドライエッチング（ＲＩＢＥ）で行う場合のガス種としては、塩素系ガスとして、Ｃｌ２、ＳｉＣｌ４などがある。塩素系ガスにＡｒなどの希ガスを混ぜて使用することも出来る。また、添加ガスとして、Ｎ２ガスやＯ２ガス、ＣＯガスなども適用できる。ドライエッチングの際のエッチングストッパー層としては、ＧａＩｎＰ以外にも、例えばＡｌＩｎＰを用いることもできる。
【００４０】
なお、前記貫通溝を作製する場合にウェットエッチングを利用する場合には、以下のように行う。例えばＧａＩｎＰをエッチングストッパー層として用い、ＧａＡｓ基板をエッチングする場合は、硫酸系やリン酸系（これらには過酸化水素水が含まれている。）をエッチング液として用いる。また、ＩｎＰ系の基板をＧａＡｓ等をエッチングストッパー層として利用する場合には、塩素系のエッチング液を用いる。
【実施例】
【００４１】
まず、第１の部材を作製するために、図１に示すように、ｐ型ＧａＡｓ基板１０１０を用意する。このＧａＡｓ基板が既述の化合物半導体層を有する基板に該当する。
【００４２】
その上に、エッチングストップ層１０２０として、ＩｎＧａＰ層をＭＯＣＶＤ法により１００ｎｍ形成する。更に、犠牲層としてｐ−ＡｌＡｓ層１０３０を１００ｎｍ形成する。なお、エッチングストップ層は、数ｎｍから数十ｎｍの厚さにすることもできる。
【００４３】
発光層１０４０は、基板側１０１０からｐ型コンタクト層（ＧａＡｓ）、ｐ型クラッド層、ｐ型アクティブ層、ｎ型クラッド層、ｎ型コンタクト層（ＧａＡｓ）、ｎ−ストップ層（Ｇａ０．５Ｉｎ０．５Ｐ）により構成される。このｎ−ストップ層とは、転写後にメサエッチを止めるための層である。
なお、ｐ型クラッド層は、ｐ−Ａｌ０．４Ｇａ０．６Ａｓ：３５０ｎｍである。
【００４４】
活性層となるｐ型アクティブ層は、ｐ−Ａｌ０．１３Ｇａ０．８７Ａｓ：３００ｎｍである。ｎ型クラッド層は、ｎ−Ａｌ０．２３Ｇａ０．７７Ａｓ：１３００ｎｍである。
ｐ型、ｎ型ともに、コンタクト層の厚さは、２００ｎｍである。
【００４５】
また、ｎ型ＤＢＲ層（図１の１０５０）として、Ａｌ０．２Ｇａ０．８Ａｓ：６３３Å／Ａｌ０．８Ｇａ０．２Ａｓ：５６５Åの組を２０ペア積層して構成している。
【００４６】
第２の部材２０００（図２）としては、シリコン層上にスピンコートで平坦に塗布が可能で、犠牲層を選択エッチングする際に、エッチングされないポリマー膜である有機絶縁膜を設けておく。有機絶縁膜としては、溶剤に融解したポリイミドをスピンコートし、溶剤を蒸発させることで２μｍの厚みのポリイミド膜を用いることができる。
【００４７】
はり合わせ工程（図３）を行う際には、窒素、酸素、アルゴンなどのプラズマに晒して表面活性化処理をするとともに、はり合わせ後に４００℃以下の低温熱処理（例えば、２８０℃、２時間）を行う。低温ではり合わせを行うことは下部にシリコントランジスタなどの駆動素子がある場合に必須であり、高温で処理するとシリコン素子の不純物が再拡散して、素子が正常に動作しない可能性が高まる。
【００４８】
はり合わせ工程後に、図５に示すように、ＧａＡｓ基板の裏面にレジストマスクを塗布、感光して、所望の位置に、所望の開口を形成し、ＩＣＰ−ＲＩＥ：容量結合プラズマ装置によって、ドライエッチングにより、貫通溝（図５の５０１０）を形成する。ドライエッチング用のレジスト膜塗布に先だって、ＣＭＰなどによるＧａＡｓ基板の薄膜化を行うことが好ましい。ＲＩＥの条件としては、基板温度は１００℃程度で反応性ガスとしては塩素を用いて行う。本実施例においては、前記ドライエッチング処理時に、前記エッチングストップ層ＩｎＧａＰ１０２０で止まることを利用する。
【００４９】
その後、ＩｎＧａＰエッチングストップ層をＨＣｌを用いて除去するとＡｌＡｓ犠牲層を露出させる。この犠牲層であるＡｌＡｓ層は、稀ＨＦで選択的にエッチング除去し、はり合わせ構造体からＧａＡｓ基板を分離する。ＡｌＡｓ層の除去は、５％フッ酸溶液を用いて行うことができる。
【００５０】
その後、シリコン層上に移設された発光層１０４０は、図１１、１２に示すように、メサ形状にエッチング処理するとともに、プラズマＣＶＤによりＳｉＮ膜２１５０を形成する。その後、ＳｉＮ膜をパターニングして、コンタクトホール２２５１等を形成し、Ｎｉ／Ａｕなどのメタル蒸着を行い、発光層（発光ダイオード）と駆動回路２２９９とを電気的に接続する。電気的な接続に際しては、図１１の半導体多層膜をｎ型ＤＢＲとして構成することにより、駆動回路とこのｎ型ＤＢＲ層とを電気的に接続することができる。斯かる構成にしておけば、ＤＢＲの層厚方向の全体にｎ側電極からキャリアを注入せずに済むので、高抵抗化を回避できる。
【産業上の利用可能性】
【００５１】
本発明に係る発光素子の製造方法を用いて、シリコン層上に発光素子をアレイ状に形成できる。当該アレイ状の発光素子は、ＬＥＤプリンタのプリンタヘッドを構成することできる。
【図面の簡単な説明】
【００５２】
【図１】本発明を説明するための断面図である。
【図２】本発明を説明するための断面図である。
【図３】本発明を説明するための断面図である。
【図４】本発明を説明するための断面図である。
【図５】本発明を説明するための断面図である。
【図６】本発明を説明するための断面図である。
【図７】本発明を説明するための断面図である。
【図８】本発明を説明するための断面図である。
【図９】本発明を説明するための断面図である。
【図１０】本発明を説明するための断面図である。
【図１１】本発明を説明するための断面図である。
【図１２】本発明を説明するための断面図である。
【図１３】本発明を説明するための断面図である。
【図１４】本発明を説明するための断面図である。
【図１５】本発明を説明するための断面図である。
【図１６】本発明を説明するための断面図である。
【図１７】本発明を説明するための断面図である。
【図１８】本発明を説明するための断面図である。
【図１９】本発明を説明するための断面図である。
【図２０】本発明を説明するための断面図である。
【図２１】本発明を説明するための断面図である。
【符号の説明】
【００５３】
１０１０  化合物半導体層を有する基板
１０２０  エッチングストップ層
１０３０  犠牲層
１０４０  発光層
１０５０  半導体多層膜
【図１】
2009094144.tif 000003
【図２】
2009094144.tif 000004
【図３】
2009094144.tif 000005
【図４】
2009094144.tif 000006
【図５】
2009094144.tif 000007
【図６】
2009094144.tif 000008
【図７】
2009094144.tif 000009
【図８】
2009094144.tif 000010
【図９】
2009094144.tif 000011
【図１０】
2009094144.tif 000012
【図１１】
2009094144.tif 000013
【図１２】
2009094144.tif 000014
【図１３】
2009094144.tif 000015
【図１４】
2009094144.tif 000016
【図１５】
2009094144.tif 000017
【図１６】
2009094144.tif 000018
【図１７】
2009094144.tif 000019
【図１８】
2009094144.tif 000020
【図１９】
2009094144.tif 000021
【図２０】
2009094144.tif 000022
【図２１】
2009094144.tif 000023