(57)【要約】【課題】三端子レギュレータを用いた断続する負荷において、応答遅れによる歪およびオーバーシュートのような過度現象を大幅に軽減した定電流電源装置を提供することを目的とする。【解決手段】三端子レギュレータを用いた定電流電源装置において、三端子レギュレータ１の入力端子INと出力端子OUT間に出力応答補正回路２を設けたことを特徴とする。また、出力応答補正回路２にコンデンサＣを用いることや、コンデンサＣを主とし、抵抗Ｒ、ダイオードＤ、スイッチング素子Ｑのいずれかを含んで組み合わせ、および、全てを含む組み合わせとしたことを特徴とするものである。【選択図】  図３
2009086836.tif 000002
【特許請求の範囲】
【請求項１】
三端子レギュレータを用いた定電流電源装置において、三端子レギュレータの入力端子と出力端子間に出力応答補正回路を設けたことを特徴とする定電流電源装置。
【請求項２】
前記出力応答補正回路にコンデンサを用いたことを特徴とする請求項１記載の定電流電源装置。
【請求項３】
前記出力応答補正回路はコンデンサを主とし、抵抗、ダイオード、スイッチング素子のいずれかを含んで組み合わせ、および、全てを含む組み合わせとしたことを特徴とする請求項１記載の定電流電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電流電源装置の回路技術に関する
【背景技術】
【０００２】
従来、三端子レギュレータを図１のように接続すると定電流素子として用いることが知られている（特許文献１、２）。
図１にその回路図を示す。図１に示すように、直流電源Ｖｉｎに三端子レギュレータ１の入力端子INを接続し、その出力端子OUTと出力Ｖｏｕｔ間に抵抗Ｒｓを接続する。そして、出力Ｖｏｕｔから帰還電圧を三端子レギュレータ１のGND端子（またはADJ端子とも言う）に接続する。この回路によると、出力電流Ｉｏ＝Ｖref／Ｒｓとなる。ここで、Ｖrefは三端子レギュレータに内蔵されている基準電圧である。
【０００３】
【特許文献１】特開平１０−２６１４８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このような構成の定電流電源を用いて出力Ｖｏｕｔ側の負荷を断続させると三端子レギュレータ１の応答が負荷の断続に追従できず、図２に示すように、負荷電流Ｉｏのオンオフタイミングによって、断続の立ち上がり部分が、応答遅れによる歪およびオーバーシュートｘのような過度現象を生じ、定電流として作動しない時間が発生する。
【０００５】
本発明は、上記問題に鑑みてなされたもので、三端子レギュレータを用いた断続する負荷において、応答遅れによる歪およびオーバーシュートのような過度現象を大幅に軽減した定電流電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明は、三端子レギュレータを用いた定電流電源装置において、三端子レギュレータの入力端子と出力端子間に出力応答補正回路を設けたことを特徴とするものである。また、出力応答補正回路にコンデンサを用いることや、コンデンサを主とし、抵抗、ダイオード、スイッチング素子のいずれかを含んで組み合わせ、および、全てを含むことを特徴とするものである。
【発明の効果】
【０００７】
この構成によれば、出力応答補正回路を設ける簡単な構成で電源電圧の立ち上がり時における応答遅れによるタイミングズレの過度現象を大幅に軽減することができ、断続負荷における定電流出力を実現することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施形態について図面を参照して説明する。
【０００９】
図３は、本発明の三端子レギュレータを用いた定電流電源装置の回路図を示す。
図３に示すように、本発明の定電流電源装置は、図１に示す回路図に出力応答補正回路２を三端子レギュレータ１の入力端子INと出力端子OUT間に設けたものである。
【００１０】
図３の定電流電源装置において、負荷を断続するさせたとき、例えば、負荷にＬＥＤを用いて間欠点灯させたとき、三端子レギュレータ１の入力端子INと出力端子OUT間に出力応答補正回路２を付加することにより、負荷のオンオフタイミングである断続負荷の断続時間に呼応した電力を供給でき、図５に示すように応答遅れのない、タイミングズレによる過度現象のない負荷電流Ｉｏを出力することができる。
【００１１】
そして、図４（ａ）は出力応答補正回路としてコンデンサのみの用いた回路である。
コンデンサＣを用いることにより、断続する負荷電流を吸収すると共に、コンデンサに蓄えられたエネルギーを三端子レギュレータ１の未応答時間に供給することにより、図５に示す負荷電流Ｉｏのように応答遅れによる歪およびオーバーシュートのような過度現象を大幅に軽減した出力となる。なお、各社三端子レギュレータの特性によって異なるが、コンデンサの容量はおおよそ０．１μＦ程度がよい。
【００１２】
図４（ｂ）〜（ｃ）は、出力応答補正回路として用いることのできる主な組み合わせ例を示す。これらは、出力電流と入力電圧の関係から、また、各社三端子レギュレータの特性から、回路における最適な応答スピードに対応する組み合わせの回路を示したものであり、適宜選定して用いる。
【００１３】
図４（ｂ）は、入力端子INと出力端子OUT間に、コンデンサＣと抵抗Ｒを直列接続したものである。コンデンサＣと抵抗Ｒの位置関係は特にない。
図４（ｃ）は、入力端子INと出力端子OUT間に、コンデンサＣ１に抵抗ＲとコンデンサＣ２の並列回路を直列に接続したものである。
図４（ｄ）は、入力端子INと出力端子OUT間に、入力端子INにコンデンサＣの一端を接続し、他端を抵抗ＲとダイオードＤの並列回路を直列に接続し出力端子に接続したものであり、ダイオードＤのカソード側を出力端子OUTに接続する。
図４（ｅ）は、入力端子INと出力端子OUT間に、コンデンサＣとダイオードＤの並列回路に抵抗Ｒを直列に接続したものである。なお、ダイオードＤのカソードは出力端子OUTに接続する。
図４（ｆ）は、入力端子INにトランジスタＱのコレクタを接続し、エミッタを出力端子OUTに接続する。そして、トランジスタＱのコレクターとベース間にコンデンサＣと抵抗Ｒ１の直列回路を接続し、ベースとエミッタ間に抵抗Ｒ２を接続したものである。
図４（ｇ）は、入力端子INにトランジスタＱのコレクタを接続し、エミッタを出力端子OUTに接続する。そして、トランジスタＱのコレクターとベース間にコンデンサＣとダイオードＤの並列回路を接続し、ベースとエミッタ間に抵抗Ｒを接続したものである。なお、ダイオードＤのカソードは入力端子INに接続する。
【００１４】
以上のように、本実施形態では、三端子レギュレータの入力端子と出力端子との間にコンデンサから成る出力応答補正回路を設けるという簡単な構成で、図５に示すような、断続する負荷のオンオフタイミングに対し、応答遅れによる歪およびオーバーシュートとなる過度現象を大幅に軽減した負荷電流を供給することができる。
【図面の簡単な説明】
【００１５】
【図１】従来の三端子レギュレータを用いた定電流回路
【図２】図１の定電流回路を用いた断続負荷の負荷電流
【図３】本発明の三端子レギュレータを用いた定電流電源装置
【図４】出力応答補正回路の実施例（ａ）〜（ｇ）
【図５】本発明の定電流電源装置を用いた一実施例における断続負荷の負荷電流
【符号の説明】
【００１６】
１  三端子レギュレータ
２  出力応答補正回路
Ｃ  コンデンサ
Ｒ  抵抗
Ｄ  ダイオード
Ｑ  スイッチング素子
【図１】
2009086836.tif 000003
【図２】
2009086836.tif 000004
【図３】
2009086836.tif 000005
【図４】
2009086836.tif 000006
【図５】
2009086836.tif 000007