(57)【要約】【課題】光素子を光導波路部に隙間無く結合することにより光結合効率を向上できるＰＬＣ等を提供する。【解決手段】ＰＬＣ１１は、光導波路部２０と光素子搭載部９０とを備えている。光導波路部２０は、基板としてのシリコン基板７３上の一部に形成された下部クラッド層２１、コア層２４及び上部クラッド層２２を有する。光素子搭載部９０は、光導波路部２０の端面である光導波路端面２７で光学的に結合されるＬＤ７２を、シリコン基板７３上に搭載する。そして、光導波路端面２７では、下部クラッド層２１の端面２１ａがコア層２４の端面２４ａ及び上部クラッド層２２の端面２２ａよりもＬＤ７２から離れる方向に後退している。【選択図】図１
2009086238.tif 000002
【特許請求の範囲】
【請求項１】
基板上の一部に形成された下部クラッド層、コア層及び上部クラッド層を有する光導波路部と、この光導波路部の端面で光学的に結合される光素子を前記基板上に搭載する光素子搭載部と、を備えた平面光波回路において、
前記光導波路部の端面では、前記下部クラッド層の端面が前記コア層の端面及び前記上部クラッド層の端面よりも前記光素子から離れる方向に後退している、
ことを特徴とする平面光波回路。
【請求項２】
前記コア層は、前記光素子に光学的に結合する第一のコア層と、前記光素子に光学的に結合しない第二のコア層とを有し、
前記光導波路部の端面では、前記第一のコア層及び前記第二のコア層の端面は、前記第一のコア層及び前記第二のコア層の端面の周囲における前記上部クラッド層の端面よりも前記光素子に近づく方向に突出している、
ことを特徴とする請求項１記載の平面光波回路。
【請求項３】
前記第二のコア層は、前記第一のコア層とともに前記下部クラッド層の上に形成され、かつ、前記光導波路部の端面から見て前記第一のコア層を挟んで少なくとも二つ形成された、
ことを特徴とする請求項２記載の平面光波回路。
【請求項４】
前記光導波路部の端面では、前記上部クラッド層の端面は、第一の端面と、前記コア層の端面の周囲にあって当該コア層の端面よりも前記光素子から離れる方向に後退している第二の端面とを有する、
ことを特徴とする請求項１乃至３のいずれか一項に記載の平面光波回路。
【請求項５】
請求項１乃至４のいずれか一項に記載の平面光波回路と、
この平面光波回路に実装された前記光素子と、
を備えたことを特徴とする光導波路デバイス。
【請求項６】
基板上の一部に形成された下部クラッド層、コア層及び上部クラッド層を有する光導波路部と、前記光導波路部の端面で光学的に結合される光素子を前記基板上に搭載する光素子搭載部と、を備えた平面光波回路を製造する方法において、
前記基板上に前記下部クラッド層、コア層及び上部クラッド層を積層する第一工程と、
前記基板上の一部の前記下部クラッド層、コア層及び上部クラッド層を異方性エッチングを用いて除去することにより、前記光導波路部及び前記光素子搭載部を形成する第二工程と、
前記コア層及び前記上部クラッド層のエッチングレートよりも前記下部クラッド層のエッチングレートが大きいエッチャントを用いて前記光導波路部の端面にウェットエッチングを施すことにより、前記下部クラッド層の端面を前記コア層の端面及び前記上部クラッド層の端面よりも前記光素子から離れる方向に後退させる第三工程と、
を含むことを特徴とする平面光波回路の製造方法。
【請求項７】
前記第一工程において、前記コア層として、前記光素子に光学的に結合する第一のコア層と前記光素子に光学的に結合しない第二のコア層とを同一材料で同時に形成し、
前記第三工程において、前記エッチャントとして前記コア層のエッチングレートよりも前記上部クラッド層のエッチングレートが大きいものを用いることにより、前記第一のコア層及び前記第二のコア層の端面を、前記上部クラッド層の端面よりも前記光素子に近づく方向に突出させる、
ことを特徴とする請求項６記載の平面光波回路の製造方法。
【請求項８】
前記第一工程において、前記第二のコア層は、前記光導波路部の端面から見て前記第一のコア層を挟んで少なくとも二つ形成する、
ことを特徴とする請求項７記載の平面光波回路の製造方法。
【請求項９】
前記第二工程において、前記基板上の一部の前記下部クラッド層、コア層及び上部クラッド層を異方性エッチングを用いて除去する際に、前記光導波路部の端面における前記コア層を含む中央部をその周囲の周囲部より前記光素子から離れる方向に後退させ、
前記第三工程において、前記エッチャントとして前記コア層のエッチングレートよりも前記上部クラッド層のエッチングレートが大きいものを用いることにより、前記周辺部の前記上部クラッド層の端面を前記コア層の端面に近づけ、前記中央部の前記上部クラッド層の端面を前記コア層の端面よりも前記光素子から離れる方向に後退させる、
ことを特徴とする請求項６乃至８のいずれか一項に記載の平面光波回路の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に光導波路部と光素子搭載部とを有する平面光波回路等に関する。以下、「平面光波回路」をＰＬＣ（Planar Lightwave Circuit）と略称する。
【背景技術】
【０００２】
光アクセス市場で使用される光トランシーバは、ＬＤ（Laser Diode）、ＰＤ（Photo Diode）、薄膜フィルタ、レンズなどから構成されるマイクロオプティクス型モジュールと、シリコン基板上に石英導波路を作製し、ＬＤ、ＰＤなどを表面実装して構成されるＰＬＣモジュールとがある。両者とも一長一短を有するが、光出力をモニタしながらの光軸調整を必要としない後者の方がコスト及びデリバリーの点で有利と言える。後者のＰＬＣモジュールにおける実装方法は、一般にパッシブアライメント実装を呼ばれている。パッシブアライメント実装では、導波路チップに対する平面方向は、アライメントマーカを赤外線で画像認識することで位置精度が確保される。垂直方向は、台座と呼ばれるブロックによって精度が確保される。この台座の高さは高精度に作製されるため、台座に光部品を搭載するだけで、光部品と光導波路との高さを高精度に合わせることが可能となる。最終的に両者は半田などを介して固着される。このような構造の一例が特許文献１に開示されている。以下、特許文献１に関連する技術を関連技術として説明する。
【０００３】
図７は、関連技術に係る光導波路デバイスを示す実装前の分解斜視図である。以下、この図面に基づき説明する。
【０００４】
本関連技術の光導波路デバイス７０は、ＰＬＣ７１と、ＰＬＣ７１に実装されるＬＤ７２とを備えている。ＰＬＣ７１は、シリコン基板７３上の一部に形成された下部クラッド層８１、コア層８４及び上部クラッド層８２を有する光導波路部８０と、光導波路端面８７で光学的に結合されるＬＤ７２をシリコン基板７３上に搭載する光素子搭載部９０とを備えている。上部クラッド層８２は、コア層８４を被覆する埋め込み層８５と、埋め込み層８５の上に重なるクラッド層８６とから成る。
【０００５】
光導波路部８０は、シリコン基板７３上のシリカ膜によって形成されている。光素子搭載部９０は、シリコン基板７３上の一部のシリカ膜が除去され、ＬＤ７２が搭載される台座９１〜９４と位置調整用のアライメントマーカ９５，９６が形成されている。台座９１〜９４の高さは、ＬＤ７２が搭載された際にＬＤ７２の活性層７４の高さと光導波路部８０のコア層８４の高さとが合致するように設計されている。一方、平面方向の調整はアライメントマーカ９５，９６を利用して行われる。これらのアライメントマーカ９５，９６は、円柱になっており、その上面は金属膜で覆われている。アライメントマーカ９５，９６の上面の円中心位置は、コア層８４の位置を基準に精度よく調整されている。また、ＬＤ７２の裏面（エピサイド表面）にも、円の抜き型となる金属パターンから成るアライメントマーカ７５，７６が形成されている。アライメントマーカ７５，７６の円中心位置は、活性層７４の位置を基準に精度よく調整されている。アライメントマーカ９５，９６とアライメントマーカ７５，７６とを重ね合わせ、シリコン基板７３の裏面側から赤外光を照射し、上方からＣＣＤ（Charge Coupled Device）で透過光をモニタする。すると、赤外光は金属部分のみで遮光されるため、ＬＤ７２とＰＬＣ７１との間のマーカ像を得ることができる。ＰＬＣ７１側のアライメントマーカ７５，７６の位置及びＬＤ７２側のアライメントマーカ９５，９６の位置は、それぞれコア層８４の位置及び活性層７４の位置に対して精度よく決められているため、両者の円中心が合致した位置にＬＤ７２を搭載することで、平面方向の光軸を合わせることができる。
【０００６】
【特許文献１】特許第２８２３０４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図８は、図７の光導波路デバイスを示す実装後の断面図である。以下、図７及び図８に基づき、関連技術の問題点について説明する。
【０００８】
通常、ＰＬＣ７１においてＬＤ７２が結合する光導波路端面８７は、ＲＩＥ（Reactive Ion Etching）によって形成する。その際、シリコン基板７３に対して平行にエッチングされる面と、エッチングによって徐々に出現する光導波路端面８７との交わる付近は、気圧が低くなる傾向があるため、エッチングガスが揮発せずに滞留しやすくなる。その結果、フロロカーボン重合膜などの反応生成膜が形成されやすくなり、下部クラッド層８１の端面８１ａがスロープ状に形作られていく。このようにして形成される光導波路端面８７は、最終的にはやや傾いた（下が突出する方向）形状を持つことになる。
【０００９】
この傾向は、次のような理由により更に顕著になる。通常、下部クラッド層８１は、あまりドーピングを施さないピュアな膜（例えばＮＳＧ：Non-doped Silicate Glass）が使用され、比較的高い温度（１０００℃程度）で熱処理される。これは、その後のコア層８４の成膜や上部クラッド層８２の成膜などの熱処理の際に、形成されたコア層８４などが下部クラッド層８１に沈み込まないよう、十分に軟化点の高い膜にする必要があるためである。一方、上部クラッド層８２は、形成されたコア層８４をボイドを生ずること無く埋め込むために、比較的軟化点の低い膜でなくてはならないため、不純物をドーピングした膜（例えばＢＰＳＧ：Borophospho Silicate Glass）が使用され、比較的低い温度（８５０℃程度）で熱処理される。
【００１０】
一般的に、熱処理温度の関係は、ＲＩＥなどによるドライエッチングのエッチング速度の関係と一致する。つまり、より高い温度で熱処理された膜は、結晶構造が緻密になるため、ドライエッチングされにくい。すなわち、下部クラッド層８１の方が上部クラッド層８２及びコア層８４よりも、ＲＩＥによるエッチング速度が遅くなる。その結果、下部クラッド層８１の端面８１ａは、エッチング時間が長くなるため反応生成膜の影響を受けやすくなり、上部クラッド層８２及びコア層８４のエッチング面よりもスロープ形状が強くなる。
【００１１】
このようにして形成された光導波路端面８７は、シリコン基板７３に対して完全に垂直ではない。正確には、光導波路端面８７において、上部クラッド層８２の部分がほぼ垂直であるのに対し、下部クラッド層８１の部分がやや傾いた形となる。一方で、ＬＤ７２の光出射端面７７は平坦であり、シリコン基板７３に対してほぼ垂直な形で光導波路端面７７に結合される。つまり、光結合効率を上げるために、互いをできるだけ隙間無く突き合わせようとしても、下部クラッド層８１の端面８１ａのスロープが先にＬＤ７２に接触してしまうために間隙Ｄが発生し、それ以上互いを近づけることができない。
【００１２】
そこで、本発明の目的は、光素子を光導波路部に隙間無く結合することにより光結合効率を向上できるＰＬＣ等を提供することにある。
【課題を解決するための手段】
【００１３】
本発明に係るＰＬＣは、基板上の一部に形成された下部クラッド層、コア層及び上部クラッド層を有する光導波路部と、この光導波路部の端面で光学的に結合される光素子を前記基板上に搭載する光素子搭載部とを備えている。そして、前記光導波路部の端面では、前記下部クラッド層の端面が前記コア層の端面及び前記上部クラッド層の端面よりも前記光素子から離れる方向に後退している。
【００１４】
本発明に係る光導波路デバイスは、本発明に係るＰＬＣと、このＰＬＣに実装された前記光素子と、を備えたことを特徴とする。
【００１５】
本発明に係るＰＬＣの製造方法は、基板上の一部に形成された下部クラッド層、コア層及び上部クラッド層を有する光導波路部と、前記光導波路部の端面で光学的に結合される光素子を前記基板上に搭載する光素子搭載部と、を備えたＰＬＣを製造する方法である。そして、本発明に係るＰＬＣの製造方法は、前記基板上に前記下部クラッド層、コア層及び上部クラッド層を積層する第一工程と、前記基板上の一部の前記下部クラッド層、コア層及び上部クラッド層を異方性エッチングを用いて除去することにより、前記光導波路部及び前記光素子搭載部を形成する第二工程と、前記コア層及び前記上部クラッド層のエッチングレートよりも前記下部クラッド層のエッチングレートが大きいエッチャントを用いて前記光導波路部の端面にウェットエッチングを施すことにより、前記下部クラッド層の端面を前記コア層の端面及び前記上部クラッド層の端面よりも前記光素子から離れる方向に後退させる第三工程と、を含むことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、光導波路部の端面において、下部クラッド層の端面がコア層の端面及び上部クラッド層の端面よりも光素子から離れる方向に後退している。そのため、光素子を光導波路部の端面に近づけて実装する場合に、光素子が最初に下部クラッド層の端面に接してしまうことがない。したがって、光素子を光導波路部に隙間無く結合できるので、光結合効率を向上できる。
【発明を実施するための最良の形態】
【００１７】
図１は、本発明に係る光導波路デバイスの第一実施形態を示す実装前の分解斜視図である。図２は、図１の光導波路デバイスを示す実装後の断面図である。以下、図１及び図２に基づき説明する。なお、図７及び図８と同じ部分は同じ符号を付すことにより説明を省略する。
【００１８】
本実施形態の光導波路デバイス１０は、本実施形態のＰＬＣ１１と、ＰＬＣ１１に実装された光素子としてのＬＤ７２とを備えている。ＰＬＣ１１は、光導波路部２０と光素子搭載部９０とを備えている。光導波路部２０は、基板としてのシリコン基板７３上の一部に形成された下部クラッド層２１、コア層２４及び上部クラッド層２２を有する。光素子搭載部９０は、光導波路部２０の端面である光導波路端面２７で光学的に結合されるＬＤ７２を、シリコン基板７３上に搭載する。そして、光導波路端面２７では、下部クラッド層２１の端面２１ａがコア層２４の端面２４ａ及び上部クラッド層２２の端面２２ａよりもＬＤ７２から離れる方向に後退している。なお、上部クラッド層２２は、コア層２４を被覆する埋め込み層２５と、埋め込み層２５の上に重なるクラッド層２６とから成る。
【００１９】
次に、本実施形態のＰＬＣ１１及び光導波路デバイス１０の作用及び効果について説明する。光導波路端面２７において、下部クラッド層２１の端面２１ａがコア層２４の端面２４ａ及び上部クラッド層２１の端面２１ａよりもＬＤ７２から離れる方向に後退している。そのため、ＬＤ７２を光導波路端面２７に近づけて実装する場合に、ＬＤ７２が最初に下部クラッド層２１の端面２１ａに接してしまうことがない。したがって、図２に示すように、ＬＤ７２を光導波路部２０に隙間無く結合できるので、光結合効率を向上できる。
【００２０】
図３及び図４は、本発明に係るＰＬＣの製造方法の第一実施形態を示す断面図である。本実施形態は、図１のＰＬＣを製造する方法である。したがって、以下、図１乃至図４に基づき説明する。
【００２１】
本実施形態は、図１のＰＬＣ１１を製造する方法である。ＰＬＣ１１は、光導波路部２０と光素子搭載部９０とを備えている。光導波路部２０は、シリコン基板７３上の一部に形成された下部クラッド層２１、コア層２４及び上部クラッド層２２を有する。光素子搭載部９０は、光導波路端面２７で光学的に結合されるＬＤ７２を、シリコン基板７３上に搭載する。そして、光導波路端面２７では、下部クラッド層２１の端面２１ａがコア層２４の端面２４ａ及び上部クラッド層２２の端面２２ａよりもＬＤ７２から離れる方向に後退している。
【００２２】
本実施形態の製造方法は、次の第一工程、第二工程及び第三工程を含むことを特徴とする。第一工程では、シリコン７３基板上に下部クラッド層２１、コア層２４及び上部クラッド層２２を積層する（図３の工程（ａ）（ｂ）（ｃ））。第二工程では、シリコン基板７３上の一部の下部クラッド層２１、コア層２４及び上部クラッド層２２を、異方性ドライエッチングを用いて除去することにより、光導波路部２０及び光素子搭載部９０を形成する（図３の工程（ｄ）及び図４の工程（ｅ））。第三工程では、コア層２４及び上部クラッド層２２のエッチングレートよりも下部クラッド層２１のエッチングレートが大きいエッチャントを用いて光導波路端面２７にウェットエッチングを施すことにより、下部クラッド層２１の端面２１ａをコア層２４の端面２４ａ及び上部クラッド層２２の端面２２ａよりもＬＤ７２から離れる方向に後退させる（図４の工程（ｆ））。
【００２３】
第二工程において、下部クラッド層２１、コア層２４及び上部クラッド層２２を、異方性ドライエッチングを用いて除去する際に、シリコン基板７３に対して平行にエッチングされる面と、エッチングによって徐々に出現する光導波路端面２７との交わる付近は、気圧が低くなる傾向があるため、エッチングガスが揮発せずに滞留しやすくなる。その結果、エッチングによって最後に出現する下部クラッド層２１の端面２１ａは、反応生成膜が形成されやすくなるので、スロープ状に形作られていく。また、一般的に下部クラッド層２１は、コア層２４が沈み込まないように緻密な膜を使用するため、ドライエッチングレートが遅い。これは、下部クラッド層２１の端面２１ａのスロープ形状の形成を助長する。つまり、下部クラッド層２１の端面２１ａは、上部クラッド層２２及びコア層２４の端面よりも、ＬＤ７２に近づく方向に突出してしまう。
【００２４】
そこで、第三工程において、コア層２４及び上部クラッド層２２のエッチングレートよりも下部クラッド層２１のエッチングレートが大きいエッチャントを用いて、光導波路端面２７にウェットエッチングを施す。これにより、下部クラッド層２１の端面２１ａは、コア層２４の端面２４ａ及び上部クラッド層２１の端面２１ａよりも、ＬＤ７２から離れる方向に後退する。したがって、ＬＤ７２を光導波路端面２７に近づけて実装する場合に、ＬＤ７２が最初に下部クラッド層２１の端面２１ａに接してしまうことがない（図４の工程（ｇ））。したがって、ＬＤ７２を光導波路部２０に隙間無く結合できるので、光結合効率を向上できる。
【００２５】
次に、本実施形態の作用について詳しく説明する。以下、フッ化水素酸系の水溶液を総じて「フッ酸」と略称する。
【００２６】
光導波路部２０を構成するシリカ膜は、フッ酸でエッチングすることができる。ボロンがドープされているシリカ膜は、フッ酸に対するエッチング耐性が高い、すなわちエッチングされにくい。ＢＰＳＧとＮＳＧを比較した場合、やはりＮＳＧの方がＢＰＳＧよりも速くエッチングされる。このエッチング速度比（エッチング選択比）はボロンの含有率や、膜の熱処理温度によって異なるが、一般的にＢＰＳＧがＮＳＧよりも速くエッチングされることはない。
【００２７】
これは、光導波路端面２７をフッ酸系のエッチャントに浸漬した場合にも、同様の現象として確認される。つまり、浸漬前は下部クラッド層２１が上部クラッド層２２よりも突き出た形であったのに対し、ある時間以上エッチャントに浸漬した後では、上部クラッド層２２が下部クラッド層２１よりも突き出た形となる。このようにすることで、ＬＤ７２の光出射端面７７と光導波路端面２７とを突合せる際に、下部クラッド層２１が邪魔になることはなく、隙間無く両者を結合させることが可能となる。
【００２８】
図１及び図２は、パッシブアライメント実装よって作製された光導波路デバイス１０の概略図である。図中のコア層２４は、便宜上、単純な直線導波路で描かれているが、実際には様々な機能を有するように多様にレイアウトされている。図１はＬＤ７２がＰＬＣ１１に実装される前の概略図であり、図２は実装された後のコア層２４を通る断面図である。図４の工程（ｅ）に示すように、光導波路端面２７は、前述した通りシリコン基板７３に対して完全に垂直ではなく、下部クラッド層２１側が上部クラッド層２２側よりも突き出るようなスロープ状になっている。そのため、このままではＬＤ７２の光出射端面７７と光導波路端面２７とを隙間なく完全に結合させることができない。
【００２９】
そこで、上部クラッド層２２として、フッ酸によるエッチングレートが下部クラッド層２１よりも遅い膜を用い、光導波路端面２７の露出後にフッ酸に浸漬することで、図４の工程（ｆ）に示すように下部クラッド層２１側を選択的にエッチングすることができる。その結果、ＬＤ７２の光出射端面７７と光導波路端面２７との、少なくとも活性層７４及びコア層２４の露出した端面同士を、隙間無く結合させることが可能となる。
【００３０】
次に、各工程（ａ）〜（ｆ）について、更に詳しく説明する。以下、ウェットエッチングを行うエッチャントとしてバッファードフッ酸（ＢＨＦ）、異方性ドライエッチングとして反応性イオンエッチング（ＲＩＥ）が好適であるとして説明を行うが、同じ効果が得られる方法であればこれに限定されない。
【００３１】
＜工程（ａ）＞まず、一般的な光導波路の製造方法と同様の手順で、シリコン基板７３上に下部クラッド層２１を成膜した後、重ねてコア層２４を成膜し、フォトリソグラフィ及びＲＩＥによってコア層２４を所定の形状に加工する。その後、加工されたコア層２４を埋め込むための埋め込み層２５を堆積させ、アニール処理によってコア層２４を埋め込む。ここで、このアニール処理の際、コア層２４が沈み込まないように、下部クラッド層２１には軟化点が比較的高いＮＳＧ膜を使用する。また、コア層２４も同様に、このアニール処理で変形しないよう、軟化点が比較的高いＳｉＯＮ膜を利用する。一方、埋め込み層２５はリフロー性が要求されるため、軟化点が低いＢＰＳＧ膜を利用する。
【００３２】
＜工程（ｂ）＞続いて、フォトリソグラフィによってフォトレジスト膜２８を形成し、ＬＤ７２が搭載される部分の下部クラッド層２１及び埋め込み層２５をＲＩＥによって除去する。このとき、コア層２４は、除去によって露出した端面にまで至らないように、予め設計しておく。
【００３３】
＜工程（ｃ）＞続いて、上部クラッド層２２のクラッド層２６を成膜する。クラッド層２６も、埋め込み層２５と同じＢＰＳＧ膜を利用する。このクラッド層２６は、結果的に台座９１〜９４としての役割も担うことになるため、膜厚は一意的に決定される。つまり、その膜厚は、台座９１〜９４にＬＤ７２が搭載されたときに、ＬＤ７２の活性層７４の中心軸と光導波路部２０のコア層２４の中心軸とが一致するように決められる。もし、光導波路の特性上、埋め込み層２５の膜厚とクラッド層２６の膜厚との和を一定以上にしたい場合は、埋め込み層２５の方を調整すればよい。つまり、台座９１〜９４を低くするため、クラッド層２６を薄くしたい場合などは、埋め込み層２５を厚くすればよい。クラッド層２６の成膜後、必要に応じたアニール処理を施す。
【００３４】
＜工程（ｄ）＞続いて、フォトリソグラフィによってフォトレジスト膜２９を形成し、＜工程（ｅ）＞ＲＩＥによって、台座９１〜９４、アライメントマーカ９５，９６、及び光導波路端面２７を形成する。このときも、コア層２４は、エッチングによって露出した光導波路端面２７にまで至らないように、予め設計しておく。
【００３５】
＜工程（ｆ）＞続いて、フォトレジスト膜２９は除去せずに残したまま、ＢＨＦなどのエッチャントに浸漬させる。このとき、ＢＰＳＧ膜やＳｉＯＮ膜よりも、ＢＨＦに対するエッチングレートが速いＮＳＧ膜が、よりエッチングが進行する。その結果、光導波路端面２７の下部クラッド層２１の部分だけが更に引き込むように後退する。
【００３６】
このときの浸漬時間は、次のように決定する。まず、下部クラッド層２１、コア層２４、埋め込み層２５及びクラッド層２６のエッチャントに対するエッチングレートを、実験的又は理論的に導き出す。そして、それらのエッチングレートに基づき、コア層２４が光導波路端面２７に露出し、かつ光導波路端面２７における下部クラッド層２１の部分が、上部クラッド層２２の部分よりも所望の量だけ後退するのに、必要な時間を計算する。その時間が求める浸漬時間である。ここで工程（ｅ）で露出する光導波路端面２７からコア２４の端面２４ａまでの引き込み量は、この浸漬時間を考慮して設計される。また、台座９１〜９４やアライメントマーカ９５，９６も、外周部がエッチングされることによりサイズが小さくなるため、これを考慮してサイズ設計される。
【００３７】
＜工程（ｇ）＞続いて、図示しないが、電極などの金属のパターニングや、電極とシリコン基板とを絶縁するための酸化膜パッシベーションなど、必要な工程を施し、ＰＬＣ１１のプラットフォームが完成する。最後に、ＰＬＣ１１にＬＤ７２をパッシブアライメント実装することで、光導波路デバイス１０が完成する。
【００３８】
図５は、本発明に係る光導波路デバイスの第二実施形態を示す実装前の分解斜視図である。以下、この図面に基づき説明する。なお、図１と同じ部分は同じ符号を付すことにより説明を省略する。
【００３９】
本実施形態の光導波路デバイス３０は、本実施形態のＰＬＣ３１と、ＰＬＣ３１に実装されたＬＤ７２とを備えている。ＰＬＣ３１は、光導波路部４０と光素子搭載部９０とを備えている。光導波路部４０は、シリコン基板７３上の一部に形成された下部クラッド層４１、コア層４４及び上部クラッド層４２を有する。光素子搭載部９０は、光導波路端面４７で光学的に結合されるＬＤ７２を、シリコン基板７３上に搭載する。
【００４０】
光導波路端面４７において、上部クラッド層４２の端面４２ａは、第一の端面４２ｂ，４２ｃと第二の端面４２ｄとを有する。端面４２ｂ，４２ｃは、コア層４４の端面４４ａと面一（同一平面）又はほぼ面一である。端面４２ｄは、コア層４４の端面４４ａの周囲にあって、コア層４４の端面４４ａよりもＬＤ７２から離れる方向に後退している。つまり、上部クラッド層４２の端面４２ａは、上方から見て凹状になっている。なお、上部クラッド層４２は、コア層４４を被覆する埋め込み層４５と、埋め込み層４５の上に重なるクラッド層４６とから成る。
【００４１】
図４の工程（ｆ）で述べたようなウェットエッチング工程において、コア層４４と上部クラッド層４２とのエッチングレートの差が無視できなく場合がある。つまり、光導波路の材料及び製造条件、エッチャントの種類、エッチング条件（温度、時間等）などの組み合わせによっては、上部クラッド層４２のエッチングレートがコア層４４のエッチングレートよりも無視できない程に大きくなる。この場合、ウェットエッチングによってコア層４４が上部クラッド層４２よりも突出してしまう。そのため、ＬＤ７２の実装時に、コア層４４の端面４４ａにＬＤ７２の活性層７４が直接突き当たることにより、ＬＤ７２が損傷又は突出したコア層４４が損傷するおそれがある。
【００４２】
そこで、本実施形態のＰＬＣ３１では、次のような構成を採っている。光導波路端面４７では、ＬＤ７２に近い方から、コア層４４の端面４４ａ及び上部クラッド層４２の端面４２ｂ，４２ｃ、上部クラッド層４２の端面４２ｄ、下部クラッド層４１の端面４１ａ、下部クラッド層４１の端面４１ｂ、の順になる。そのため、ＬＤ７２を光導波路端面４７に近づけて実装する場合に、ＬＤ７２が最初に下部クラッド層４１の端面４１ａに接してしまうことがない。したがって、ＬＤ７２を光導波路部４０に隙間無く結合できるので、光結合効率を向上できる。このとき、ＬＤ７２が最初にコア層４４の端面４４ａだけでなく上部クラッド層４２の端面４２ｂ，４２ｃにも接することにより、ＬＤ７２が光導波路端面４７に接触したときの衝撃を分散できるので、ＬＤ７２の光結合部分がコア層４４の端面４４ａとの接触によって損傷を受けることを回避できる。これらの構造は、光導波路の材料及び製造条件、エッチャントの種類、エッチング条件（温度、時間等）などの組み合わせによって広く設計可能である。
【００４３】
また、本実施形態では、上部クラッド層４２の端面４２ｂ，４２ｃは、光導波路端面４７から見てコア層４４の端面４４ａを挟んで二つ形成されている。そのため、ＬＤ７２の光結合部分である光出射端面７７が平面であり、かつその平面が光導波路端面４７と非平行な状態でＬＤ７２を光導波路端面４７に近づけた場合でも、ＬＤ７２が最初にコア層４４の端面４４ａではなく上部クラッド層４２の二つの端面４２ｂ，４２ｃのどちらかに接することになる。したがって、ＬＤ７２の光結合部分がコア層４４の端面４４ａとの接触によって損傷を受けることを、より確実に回避できる。言うまでもなく、このような損傷を回避する目的だけならば、上部クラッド層４２の端面４２ｂ，４２ｃよりもコア層４４の端面４４ａを、ＬＤ７２の光出射端面７７から離れる方向に引き込んでいても構わない。
【００４４】
なお、上部クラッド層４２の端面４２ｂ，４２ｃの形状及び個数は、その機能を果たす限りどのようにしてもよく、例えば一つでもよく、光導波路端面４７から見てコア層４４の端面４４ａを挟んで三つ以上形成してもよい。
【００４５】
次に、ＰＬＣ３１の製造方法について、図３及び図４の製造方法と異なる点を中心に説明する。以下の第二工程及び第三工程は、図３及び図４の製造方法の第二工程及び第三工程に相当する。
【００４６】
まず、第二工程において、シリコン基板７３上の一部の下部クラッド層４１、コア層４４及び上部クラッド層４２を、ＲＩＥを用いて除去する際に、光導波路端面４７におけるコア層４４を含む中央部をその周囲の周囲部よりＬＤ７２から離れる方向に後退させる。つまり、ＲＩＥで使用するフォトレジスト膜を上方から見て凹状にする。このフォトレジスト膜の形状（凹みの寸法）は、第三工程におけるエッチャントへの浸漬時間と密接な関係にあるので、予め適切に設計しておく。
【００４７】
そして、第三工程において、エッチャントとしてコア層４４のエッチングレートよりも上部クラッド層４２のエッチングレートが大きいものを用いることにより、周辺部の上部クラッド層４２の端面４２ｂ，４２ｃをコア層４４の端面４４ａに近づけ、中央部の上部クラッド層４２の端面４２ｄをコア層４４の端面４４ａよりもＬＤ７２から離れる方向に後退させる。
【００４８】
このときの浸漬時間は、次のように決定する。まず、下部クラッド層４１、コア層４４、埋め込み層４５及びクラッド層４６のエッチャントに対するエッチングレートを、実験的又は理論的に導き出す。そして、それらのエッチングレートに基づき、コア層４４が光導波路端面４７に露出し、かつ光導波路端面４７における下部クラッド層４１の部分が、上部クラッド層４２の部分よりも所望の量だけ後退し、かつ、上部クラッド層４２の端面４２ｂ，４２ｃがコア層４４の端面４４ａと面一又はほぼ面一になるのに、必要な時間を計算する。その時間が求める浸漬時間である。
【００４９】
これにより、第三工程後の光導波路端面４７では、ＬＤ７２に近い方から、コア層４４の端面４４ａ及び上部クラッド層４２の端面４２ｂ，４２ｃ、上部クラッド層４２の端面４２ｄ、下部クラッド層４１の端面４１ａ、下部クラッド層４１の端面４１ｂ、の順になる。
【００５０】
図６は、本発明に係る光導波路デバイスの第三実施形態を示す実装前の分解斜視図である。以下、この図面に基づき説明する。なお、図１と同じ部分は同じ符号を付すことにより説明を省略する。
【００５１】
本実施形態の光導波路デバイス５０は、本実施形態のＰＬＣ５１と、ＰＬＣ５１に実装されたＬＤ７２とを備えている。ＰＬＣ５１は、光導波路部６０と光素子搭載部９０とを備えている。光導波路部６０は、シリコン基板７３上の一部に形成された下部クラッド層６１、コア層６４，６８，６９及び上部クラッド層６２を有する。光素子搭載部９０は、光導波路端面６７で光学的に結合されるＬＤ７２を、シリコン基板７３上に搭載する。
【００５２】
コア層６４は、ＬＤ７２に光学的に結合する第一のコア層である。コア層６８，６９は、ＬＤ７２に光学的に結合しない第二のコア層である。光導波路端面６７では、コア層６４，６８，６９の各端面６４ａ，６８ａ，６９ａは、面一又はほぼ面一であり、かつ、各端面６４ａ，６８ａ，６９ａの周囲における上部クラッド層６２の端面６２ａよりもＬＤ７２に近づく方向に突出している。つまり、コア層６４，６８，６９の各端面６４ａ，６８ａ，６９ａは、上方から見て三本が光素子搭載部９０へ突き出した形状になっている。なお、上部クラッド層６２は、コア層６４を被覆する埋め込み層６５と、埋め込み層６５の上に重なるクラッド層６６とから成る。
【００５３】
図４の工程（ｆ）で述べたようなウェットエッチング工程において、コア層６４と上部クラッド層６２とのエッチングレートの差が無視できなく場合がある。つまり、光導波路の材料及び製造条件、エッチャントの種類、エッチング条件（温度、時間等）などの組み合わせによっては、上部クラッド層６２のエッチングレートがコア層６４のエッチングレートよりも無視できない程に大きくなる。この場合、ウェットエッチングによってコア層６４が上部クラッド層６２よりも突出してしまう。そのため、ＬＤ７２の実装時に、コア層６４の端面６４ａにＬＤ７２の活性層７４が直接突き当たることにより、ＬＤ７２が損傷又は突出したコア層６４が損傷するおそれがある。
【００５４】
そこで、本実施形態のＰＬＣ５１では、次のような構成を採っている。光導波路端面６７では、ＬＤ７２に近い方から、コア層６４，６８，６９の端面６４ａ，６８ａ，６９ａ、上部クラッド層６２の端面６２ａ、下部クラッド層６１の端面６１ａ、の順になる。そのため、ＬＤ７２を光導波路端面６７に近づけて実装する場合に、ＬＤ７２が最初に下部クラッド層６１の端面６１ａに接してしまうことがない。したがって、ＬＤ７２を光導波路部６０に隙間無く結合できるので、光結合効率を向上できる。このとき、ＬＤ７２が最初に第一のコア層であるコア層６４の端面６４ａだけでなく第二のコア層であるコア層６８，６９の端面６８ａ，６９ａにも接することにより、ＬＤ７２が光導波路端面６７に接触したときの衝撃を分散できるので、ＬＤ７２の光結合部分がコア層６４の端面６４ａとの接触によって損傷を受けることを回避できる。これらの構造は、光導波路の材料及び製造条件、エッチャントの種類、エッチング条件（温度、時間等）などの組み合わせによって広く設計可能である。
【００５５】
また、本実施形態では、第二のコア層であるコア層６８，６９の端面６８ａ，６９ａは、光導波路端面６７から見てコア層６４の端面６４ａを挟んで二つ形成されている。そのため、ＬＤ７２の光結合部分である光出射端面７７が平面であり、かつその平面が光導波路端面６７と非平行な状態でＬＤ７２を光導波路端面６７に近づけた場合でも、ＬＤ７２が最初にコア層６４の端面６４ａではなくコア層６８，６９の二つの端面６８ａ，６９ａのどちらかに接することになる。したがって、ＬＤ７２の光結合部分がコア層６４の端面６４ａとの接触によって損傷を受けることを、より確実に回避できる。言うまでもなく、このような損傷を回避する目的だけならば、コア層６８，６９の二つの端面６８ａ，６９ａよりもコア層６４の端面６４ａを、ＬＤ７２の光出射端面７７から離れる方向に引き込んでいても構わない。
【００５６】
なお、コア層６８，６９の端面６８ａ，６９ａの形状及び個数は、その機能を果たす限りどのようにしてもよく、例えば一つでもよく、光導波路端面６７から見てコア層６４の端面６４ａを挟んで三つ以上形成してもよい。
【００５７】
次に、ＰＬＣ５１の製造方法について、図３及び図４の製造方法と異なる点を中心に説明する。以下の第一工程及び第三工程は、図３及び図４の製造方法の第一工程及び第三工程に相当する。
【００５８】
まず、第一工程において、第一のコア層としてのコア層６４と第二のコア層としてのコア層６８，６９とを同一材料で同時に形成する。これは、第一工程においてフォトレジスト膜を露光するマスクを変更するだけでよい。このフォトレジスト膜は、コア層をエッチングするときに用いる。
【００５９】
そして、第三工程において、エッチャントとしてコア層６４，６８，６９のエッチングレートよりも上部クラッド層６２のエッチングレートが大きいものを用いることにより、コア層６４，６８，６９の端面６４ａ，６８ａ，６９ａを、面一又はほぼ面一とし、かつ、上部クラッド層６２の端面６２ａよりもＬＤ７２に近づく方向に突出させる。第三工程におけるエッチングレートは、コア層６４，６８，６９＜上部クラッド層６２＜下部クラッド層６１、となる。
【００６０】
このときのエッチャントへの浸漬時間は、次のように決定する。まず、下部クラッド層６１、コア層６４，６８，６９、埋め込み層６５及びクラッド層６６のエッチャントに対するエッチングレートを、実験的又は理論的に導き出す。そして、それらのエッチングレートに基づき、コア層６４，６８，６９が光導波路端面６７に露出し、かつ光導波路端面６７における下部クラッド層６１の部分が、上部クラッド層６２の部分よりも所望の量だけ後退するのに、必要な時間を計算する。その時間が求める浸漬時間である。
【００６１】
これにより、第三工程後の光導波路端面６７では、ＬＤ７２に近い方から、コア層６４，６８，６９の端面６４ａ，６８ａ，６９ａ、上部クラッド層６２の端面６２ａ、下部クラッド層６１の端面６１ａの順になる。
【００６２】
以上、上記各実施形態を参照して本発明を説明したが、本発明は上記各実施形態に限定されるものではない。本発明の構成や詳細については、当業者が理解し得るさまざまな変更を加えることができる。また、本発明には、上記各実施形態の構成の一部又は全部を相互に適宜組み合わせたものも含まれる。
【図面の簡単な説明】
【００６３】
【図１】本発明に係る光導波路デバイスの第一実施形態を示す実装前の分解斜視図である。
【図２】図１の光導波路デバイスを示す実装後の断面図である。
【図３】本発明に係るＰＬＣの製造方法の第一実施形態を示す断面図（その１）である。
【図４】本発明に係るＰＬＣの製造方法の第一実施形態を示す断面図（その２）である。
【図５】本発明に係る光導波路デバイスの第二実施形態を示す実装前の分解斜視図である。
【図６】本発明に係る光導波路デバイスの第三実施形態を示す実装前の分解斜視図である。
【図７】関連技術に係る光導波路デバイスを示す実装前の分解斜視図である。
【図８】図７の光導波路デバイスを示す実装後の断面図である。
【符号の説明】
【００６４】
１０，３０，５０  光導波路デバイス
１１，３１，５１  ＰＬＣ
２０，４０，６０  光導波路部
２１，４１，６１  下部クラッド層
２２，４２，６２  上部クラッド層
２４，４４  コア層
２７，４７，６７  光導波路端面（光導波路部の端面）
６４  コア層（第一のコア層）
６８，６９  コア層（第二のコア層）
７２  ＬＤ（光素子）
７３  シリコン基板（基板）
９０  光素子搭載部
【図１】
2009086238.tif 000003
【図２】
2009086238.tif 000004
【図３】
2009086238.tif 000005
【図４】
2009086238.tif 000006
【図５】
2009086238.tif 000007
【図６】
2009086238.tif 000008
【図７】
2009086238.tif 000009
【図８】
2009086238.tif 000010