(57)【要約】【課題】映像信号線をグループ化してピッチの間隔を保ちつつ、色再現性の向上を図ったアクティブマトリクス型表示装置を提供する。【解決手段】本発明のアクティブマトリクス型表示装置は、画像表示の原色に対応した複数のソースバスラインと、複数のソースバスラインのそれぞれに印加する階調電圧を生成する階調電圧生成部２０と、映像信号に対応した階調補正信号が画像表示の原色毎に格納された第２メモリと、を備え、ソースバスラインは、複数のグループに分けられ、グループ毎に階調電圧生成部２０が生成した出力の端子を共有しており、階調電圧生成部２０は、映像信号および第２メモリに格納された階調電圧補正信号に基づき画像表示の原色毎に階調電圧を生成し、この階調電圧をソースバスラインへ選択的に印加する。【選択図】図１
2009086295.tif 000002
【特許請求の範囲】
【請求項１】
複数の異なる原色によって構成されるカラー画像を表示するアクティブマトリクス型表示装置であって、
複数の映像信号線と、
前記複数の映像信号線のそれぞれに印加する階調電圧を生成する階調電圧生成部と、
映像信号に対応した階調補正信号を前記原色毎に格納している記憶部と、を備え、
前記各映像信号線は、前記複数の原色のうちいずれか１つの原色を表示する複数の画素に接続されており、
前記複数の映像信号線は、予め定められた複数の本数を単位とした複数のグループに分けられ、当該グループ毎に、一つの入力線が接続されており、
前記階調電圧生成部は、前記階調電圧補正信号に基づき、前記原色毎に当該原色の特性に応じた前記階調電圧を生成し、当該生成した階調電圧を、前記グループ化された複数の映像信号線のうち当該原色に応じた映像信号線に、前記入力線を通じて選択的に印加することを特徴とするアクティブマトリクス型表示装置。
【請求項２】
前記階調電圧生成部は、複数の抵抗を直列に接続したラダー抵抗と、該ダラー抵抗の高電圧側に設けられた電圧供給部と、該ラダー抵抗の低電圧側に設けられた電圧供給部とを備えており、
少なくともいずれかの前記電圧供給部は、
画像表示の色毎に設けられた複数の電源部と、これらの電源部からの出力を切り替える切替部とを備えていることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
上記記憶部はルックアップテーブルであることを特徴とする請求項２に記載のアクティブマトリクス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型表示装置に関し、時分割駆動方式に係る表示装置に関する。
【背景技術】
【０００２】
近年、表示装置における表示画像の高繊細化への進展が進み、表示装置の高精細化に対する市場からの要求が強まっている。このため、アクティブマトリクス型表示装置のように、高精細化に伴い信号線の本数も増加させる必要のある表示装置においては、膨大な信号線の本数を限られた表示装置の長さ（幅）に納めることが必要であり、列方向および行方向の単位長さ辺りの信号線の本数は膨大なものとなっている。映像信号線駆動回路（ソースドライバ）の出力端子と表示パネルの信号線との接続部のピッチが極めて短い間隔となるため、ソースドライバと表示パネルとの接続不良をきたす要因となっていた。
【０００３】
このような問題を解決するため、複数の映像信号線（ソースバスライン）を１組としてソースラインをグループ化し、グループ化されたそれぞれのソースバスライン毎にソースドライバの出力端子を設けた構成構成が提案されている（特許文献１を参照）。たとえば特許文献１には、映像信号線時分割（ＳＳＤ）駆動方式液晶表示装置が開示されている。
【０００４】
この液晶表示装置は、図４に示すように液晶パネル６０および液晶駆動回路６１を備えている。液晶駆動回路２の動作について説明する。ホスト装置６６は、映像信号をメモリ６７へ送信し、タイミング信号をコントローラ５へ送信する。メモリ４は、たとえば映像信号から１フレーム分の映像データを記憶する。
【０００５】
そして、コントローラ６８は、タイミング信号を液晶パネル６０内のソースドライバ６４、ゲートドライバ６５、階調電圧生成部７０へ送信する。また、コントローラ６８は、メモリ６７から映像信号を読み出し、この映像信号をホスト装置６６から受け取ったタイミング信号のタイミングをあわせて階調電圧生成部７０へ送信する。
【０００６】
ゲートドライバ８は、タイミング信号を受け取った後、タイミング信号によるタイミングにより、表示部６３内に形成されたゲートバスラインＧ１〜ＧＭ（図５）へ電圧を印加する。つまり、ゲートドライバ６５は、複数本のゲートバスラインＧ１〜ＧＭに対して、１本ずつ順次電圧の印加を行う。階調電圧生成部７０は、映像信号に対応した階調電圧を生成し、タイミング信号のタイミングによってソースドライバ６４に対して階調電圧を印加する。
【０００７】
また、液晶パネル６０は、図５に示すように、アクティブマトリクス型の表示部６３と、３Ｍ本のソースバスラインＳ１〜Ｓ３Ｍを駆動させるソースドライバ６４と、Ｎ本のゲートバスラインＧ１〜ＧＮを駆動させるゲートドライバ６５とを備えている。
【０００８】
表示部６３には、ソースバスラインＳ１〜Ｓ３Ｍと、ソースバスラインＳ１〜Ｓ３Ｍが延びる方向と略垂直方向に配置されたゲートバスラインＧ１〜ＧＭと、ゲートバスラインＧ１〜ＧＭとソースバスラインＳ１〜Ｓ３Ｍとの交点に形成される画素（不図示）とが形成されている。
【０００９】
ソースドライバ６４は、階調電圧生成部７０から階調電圧を受け取り、タイミング信号のタイミングに合わせてソースバスラインＳ１〜Ｓ３Ｍに対して選択的に階調電圧を印加する。
【００１０】
図６は、映像信号線時分割駆動方式によるアクティブマトリクス型表示装置のソースバスラインＳ１〜Ｓ３Ｍとその駆動回路（ゲートドライバ６５およびソースドライバ６４）に関する概念図である。
【００１１】
図６に示すように、ソースバスラインは、３本のソースバスラインを１組としてグループ化されており、各組を構成するソースバスラインは各ソースバスラインの端部に設けられたスイッチング素子１２ＳＷ１〜ＳＷ３Ｍを介してソースドライバ６４の出力端子ＯＰ１〜ＯＰＭと接続されている。つまり、出力端子１３ＯＰ１〜ＯＰＭは、ソースバスラインの組数と同じくＭ個設けられている。
【００１２】
これらのスイッチング素子１２ＳＷ１〜ＳＷ３Ｍは、コントローラ６８から送信される信号により制御され、各出力端子ＯＰ１〜ＯＰＭからの出力をソースバスラインＳ１〜Ｓ３Ｍに対して、選択的に切り替えることが可能である。このため、たとえば、図６の映像信号線分割方式のタイミングチャートのように１水平期間中に映像信号を転送するソースバスラインＳＷ１〜ＳＷ３Ｍを選択的に切り替えることによって映像信号線時分割駆動が可能となる。
【特許文献１】特開２００３−５８１１９号公報（２００３年２月２８日公開）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ところで、映像信号線時分割駆動方式をとる表示装置は、ソースバスラインＳＷ１〜ＳＷ３Ｍ毎に形成される画素は、同一色で形成されることが一般的である。
【００１４】
しかしながら、液晶表示装置は色ごと（Ｒ，Ｇ，Ｂなど）に印加される電圧に伴い表示される特性が異なる。このため、ソースバスラインＳＷ１〜ＳＷ３Ｍに印加する電圧を単一の設定にしたソースドライバ４による表示は、色再現性の低下による表示品位の低下を招いてしまう。
【００１５】
本発明は、上記の課題を解決するためになされたものであり、その目的は、映像信号線をグループ化してピッチの間隔を保ちつつ、色再現性の低下を防止したアクティブマトリクス型表示装置を提供することを目的としている。
【課題を解決するための手段】
【００１６】
本発明に係るアクティブマトリクス型表示装置は、上記の課題を解決するために、複数の異なる原色によって構成されるカラー画像を表示するアクティブマトリクス型表示装置であって、複数の映像信号線と、前記複数の映像信号線のそれぞれに印加する階調電圧を生成する階調電圧生成部と、映像信号に対応した階調補正信号を前記原色毎に格納している記憶部と、を備え、前記各映像信号線は、前記複数の原色のうちいずれか１つの原色を表示する複数の画素に接続されており、前記複数の映像信号線は、予め定められた複数の本数を単位とした複数のグループに分けられ、当該グループ毎に、一つの入力線が接続されており、前記階調電圧生成部は、前記階調電圧補正信号に基づき、前記原色毎に当該原色の特性に応じた前記階調電圧を生成し、当該生成した階調電圧を、前記グループ化された複数の映像信号線のうち当該原色に応じた映像信号線に、前記入力線を通じて選択的に印加することを特徴としている。
【００１７】
上記の構成によれば、本発明のアクティブマトリクス型表示装置（本表示装置）は、複数の異なる原色によって構成されるカラー画像を表示する装置である。ここでいう原色とは、たとえば、色の三原色（赤、青、緑）であるが、特にこれらに限定はされない。
【００１８】
本表示装置は、複数の映像信号線と、これら複数の映像信号線のそれぞれに印加する階調電圧を生成する階調電圧生成部と、映像信号に対応した階調補正信号を、原色毎に格納している記憶部とを備えている。ここでいう映像信号線とはいわゆるソースバスラインのことである。さらに本表示装置では、各映像信号線は、複数の原色のうちいずれか１つの原色を表示する複数の画素に接続されている。すなわち、ある映像信号線に接続されている画素は、いずれもある一つの原色を表示する画素群に接続されている。つまり各映像信号線は、いずれも、ある特定の原色を表示するための映像信号を、各画素に与える役割を果たしている。また、これら複数の映像信号線は、予め定められた複数の本数（たとえば３本）を単位とした複数のグループに分けられ、当該グループ毎に、一つの入力線が接続されている。この構成により、入力線の本数を、複数の映像信号線の本巣よりも大幅に減らすことができる。
【００１９】
また、本表示装置では、階調電圧生成部は、いわゆる映像信号線時分割駆動方法によって、複数の映像信号線を駆動する。具体的には、記憶部内の階調電圧補正信号に基づき、原色毎に当該原色の特性に応じた階調電圧を生成する。たとえば、赤色には赤色の特性（または赤色画素の特性）に応じた赤色用階調電圧を生成し、一方、青色には赤色の特性（または赤色画素の特性）に応じた青色用階調電圧を生成する。そして、生成した階調電圧を、グループ化された複数の映像信号線のうち、当該原色に応じた映像信号線に、入力線を通じて選択的に印加する。このとき、入力線と、グループ化された映像信号線とはそれぞれスイッチング素子を介して接続されており、当該素子の駆動によって、駆動先の映像信号線を切り替えるなどする。
【００２０】
このようにして、本表示装置は、各原色の画素を、いずれも、当該原色の特性に応じた映像信号によって駆動する。そのため、原色ごとに、当該原色の画素による表示の再現性低下を防止でき、結果として、表示画像全体の色再現性の低下を防止できる。
【００２１】
以上のように、本表示装置は、映像信号線をグループ化してピッチの間隔を保つことと、表示画像における色再現性の低下の防止とを、両立できる効果を奏する。
【００２２】
また、本発明に係るアクティブマトリクス型表示装置では、前記階調電圧生成部は、複数の抵抗を直列に接続したラダー抵抗と、該ダラー抵抗の高電圧側に設けられた電圧供給部と、該ラダー抵抗の低電圧側に設けられた電圧供給部とを備えており、少なくともいずれかの前記電圧供給部は、画像表示の色毎に設けられた複数の電源部と、これらの電源部からの出力を切り替える切替部とを備えていることが好ましい。
【００２３】
上記構成によれば、ラダー抵抗の高圧側の電圧供給部と、低圧側の電圧供給部の少なくともいずれかに色毎に設けた電源部を備えることにより、簡易な方法にて色毎に階調電圧を生成することができる。
【００２４】
また、本発明に係るアクティブマトリクス型表示装置では、上記記憶部はルックアップテーブルであることが好ましい。
【発明の効果】
【００２５】
本発明に係るアクティブマトリクス型表示装置は、以上のように、画像表示の原色に対応した複数の映像信号線と、前記複数の映像信号線のそれぞれに印加する階調電圧を生成する階調電圧生成部と、映像信号に対応した階調補正信号が画像表示の原色毎に格納された記憶部と、を備え、前記映像信号線は、複数のグループに分けられ、グループ毎に階調電圧生成部が生成した出力の端子を共有しており、前記階調電圧生成部は、映像信号および前記記憶部に格納された階調電圧補正信号に基づき画像表示の原色毎に階調電圧を生成し、該階調電圧を前記映像信号線へ選択的に印加している。
【００２６】
したがって、映像信号線をグループ化してピッチの間隔を保ちつつ、色再現性の低下を防止することができる。
【発明を実施するための最良の形態】
【００２７】
本発明の一実施形態について、図面を用いて説明する。
【００２８】
本実施形態における液晶表示装置は、図２に示すように、液晶パネル１と液晶駆動回路２とを備えている。液晶パネル１は、表示部３、ソースドライバ４、ゲートドライバ５を備えており、液晶駆動回路２は、ホスト装置６、第１メモリ７、コントローラ８、階調電圧制御部（制御部）９、および第２メモリ（記憶部）１０を備えている。
【００２９】
〔液晶駆動回路について〕
ホスト装置６は、第１メモリ７へ映像信号（映像データ）を送信し、コントローラ８へタイミング信号を送信する。第１メモリ７は、１フレーム分の映像信号を記憶する。コントローラ８は、タイミング信号をソースドライバ４およびゲートドライバ５へ送信する。また、コントローラ８は、第１メモリ７から映像信号を読み出し、階調電圧制御部９へ送る。第２メモリ１０には、映像信号に対応した階調を補正するための設定値（階調補正値）が画像表示の原色毎に格納されている。つまり、第２メモリ１０には、画像表示の原色毎の特性に合った適切な階調補正値が格納されている。
【００３０】
階調電圧制御部９は、コントローラ８を介して第１メモリ７から映像信号を受け取る。また、階調電圧制御部９は、受け取った映像信号に対応した設定値を第２メモリ１０から読み出し、これを階調補正信号として映像信号と共にソースドライバ４へ送る。なお、第２メモリ１０としてルックアップテーブルを用い、階調電圧制御部９へ入力される映像信号に応じて一定の階調補正信号をソースドライバ４へ送信してもよい。
【００３１】
〔液晶パネルについて〕
図３は、液晶パネル１の平面を示す模式図である。
【００３２】
液晶パネル１には、図３に示すように、ソースドライバ４から延びる３Ｍ（Ｍは正の整数）本のソースバスライン（映像信号線）Ｓ１〜Ｓ３Ｍと、ゲートドライバ５から延びるＮ（Ｎは正の整数）本のゲートバスラインＧ１〜ＧＮとが形成されている。さらに、ソースバスラインＳ１〜Ｓ３ＭとゲートバスラインＧ１〜ＧＮとの交点には、それぞれ画素２５が形成されている。より具体的には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各画素２５がマトリックス状に配置されている。たとえば、Ｒの画素２５は、ソースバスラインＳ１、Ｓ４、Ｓ７とゲートバスラインＧ１〜ＧＮとの交点に設けられ、Ｇの画素がＳ２、Ｓ５、Ｓ８とゲートバスラインＧ１〜ＧＮとの交点に設けられ、Ｂの画素がＳ３、Ｓ６、Ｓ９とゲートバスラインＧ１〜ＧＮとの交点に設けている。
【００３３】
ゲートドライバ５は、コントローラ８からのタイミング信号に基づくタイミングによりゲートバスラインＧ１〜ＧＮへ電圧を供給する。
【００３４】
ソースドライバ４には、ソースバスラインＳ１〜Ｓ３Ｍと接続可能なＭ本の出力端子（端子）ＯＰ１〜ＯＰＭが設けられている。また、各ソースバスラインＳ１〜Ｓ３Ｍは、ソースドライバ４側の端部にスイッチング素子ＳＳ１〜ＳＳ３Ｍを備えている。より詳細には、３本のソースバスラインＳ１〜Ｓ３に対して、１つの出力端子ＯＰ１が割り当てられており、出力端子ＯＰ１からの出力（後述する階調電圧生成部２０にて生成された階調電圧）は、ソースバスラインＳ１〜Ｓ３へ選択的に転送される。
【００３５】
さらに、ソースドライバ４は、階調電圧生成部２０を備えている。階調電圧生成部２０は、階調電圧制御部９から受け取った映像信号および階調補正信号から階調電圧を生成し、コントローラ８からのタイミング信号に基づくタイミングにあわせてソースバスラインＳ１〜Ｓ３Ｍへ選択的に階調電圧を印加する。つまり、ソースバスラインＳ１〜Ｓ３Ｍは、コントローラ８からのタイミング信号に基づき、選択的に信号を転送させ、線順次駆動する。すなわち、階調電圧生成部２０から送信された階調電圧は、タイミング信号に基づき、ソースバスラインＳ１〜Ｓ３Ｍに対して選択的に転送される。さらに換言すれば、ソースドライバ４からの出力は、コントローラ８からタイミング信号を受け取ったスイッチング素子ＳＳ１〜ＳＳＭによって、ソースバスラインＳ１〜Ｓ３Ｍへ転送される。
【００３６】
〔階調電圧生成部について〕
階調電圧生成部２０は、複数の抵抗成分（抵抗）３４からなる１組のラダー抵抗３０と、ラダー抵抗３０に基準電位を供給する高電圧側の高電圧供給部（電圧供給部）３１および低電圧側の低電圧供給部（電圧供給部）３２と、高電圧供給部３１と低電圧供給部３２との間の電圧値を抵抗分割によって各ソースバスラインＳ１〜Ｓ３Ｍへ選択的に出力可能な複数のスイッチ３５からなる第１切替部３３とを備えている。
【００３７】
高電圧供給部３１は、Ｒ画素用電源である高電圧電源部（電源部）３６Ｒと、Ｇ画素用電源である高電圧電源部３６Ｇと、Ｂ画素用電源部である高電圧電源部３６Ｂと、これらの電源を切り替えて出力する第２切替部３７とを備えている。また、これらの電源部３６Ｒ、３６Ｇ、３６Ｂは、それぞれ高電圧側の基準電圧としてＶＨＲ、ＶＨＧ、ＶＨＢを生成して出力する。
【００３８】
たとえば、ソースバスラインＳ１、Ｓ４、Ｓ７がＲ画素２５に接続されているときは、ラダー抵抗３０に対する電源部３６ＲのＶＨＲが基準電圧として第１切替部３３により選択され、ソースバスラインＳ２、Ｓ５、Ｓ８がＧ画素２５に接続されているときは、ラダー抵抗に対する電源部３６ＧのＶＨＧが基準電圧として第１切替部３３により選択され、ソースバスラインＳ３、Ｓ６、Ｓ９がＢ画素２５に接続されているときは、ラダー抵抗に対する電源部３６ＢのＶＧＨが基準電圧として第１切替部３３により選択されるように、階調電圧制御部９は第２メモリ１０に格納された階調補正信号を階調電圧生成部２０へ送信する。
【００３９】
同様に、低電圧供給部３２は、Ｒ画素用電源である低電圧電源部（電源部）３８Ｒと、Ｇ画素用電源である低電圧電源部３８Ｇと、Ｂ画素用電源部である低電圧電源部３８Ｂと、これらの電源を切り替えて出力する第２切替部３９とを備えている。また、これらの電源部３８Ｒ、３８Ｇ、３８Ｂは、それぞれ低電圧側の基準電圧としてＶＬＲ、ＶＬＧ、ＶＬＢを出力する。つまり、低電圧供給部３２は、ラダー抵抗３０の低電圧側の基準電圧ＶＬＲ、ＶＬＧ、ＶＬＢが低電圧電源部３８Ｒ、３８Ｇ、３８Ｂから送信される。
【００４０】
これらの各電源部からラダー抵抗３０への出力は、コントローラ８からのタイミング信号に同期して高圧電源部と低圧電源部とを切り替えることが可能である。
【００４１】
具体的には、階調電圧制御部９を介して第２のメモリ１０から受け取った階調補正値を基に、階調電圧生成部２０は、電源部３６Ｒ、３６Ｇ、３６Ｂ、３８Ｒ、３８Ｇ、３８Ｂの電圧の大きさおよび第１切替部３３のスイッチを切り替えて、Ｒ、Ｇ、Ｂ毎に最適な階調電圧を生成して、図１に示す出力からソースドライバ４の出力端子ＯＰを介して各色に対応するソースバスラインＳ１〜Ｓ３Ｍへ出力する。なお、階調電圧生成部２０内におけるＲ、Ｇ、Ｂの切り替えは、第２切替部３７、および第３切替部３９によって行うことができる。
【００４２】
以上のように、本実施の形態のアクティブマトリクス型表示装置では、ソースバスラインを複数のグループにグループ分けし、グループ毎に階調電圧生成部が生成した出力の端子（つまり、ソースドライバの出力端子）を共有している。そのため、ソースバスラインとソースドライバとの接続部のピッチを大きくとることができる。
【００４３】
さらに、特に、本実施の形態では、映像信号に対応した階調補正信号が画像表示の原色毎に格納された記憶部（第２メモリ）を設けており、この記憶部を基に、色毎に階調電圧を生成し、ソースバスラインに選択的に印加している。
【００４４】
上記では各色に対する基準電圧は、一つであるが、各色に対して複数の基準電圧の出力を可能にした構成としてもよい。たとえば高電圧電源部３６Ｒの内部にさらに別の切替部と複数の低電圧電源部３６ＲＬ・３６ＲＭ・３６ＲＨを設け、高電圧供給部３１の出力ＶＨＲをＶＨＲＬ・ＶＨＲＭ・ＶＨＲＨの３つに調整できる構成とすることで、Ｒのシャドウ部ではＶＨＲＬを使用し、Ｒの中間調領域（ミッドトーン部）ではＶＨＲＭを使用し、Ｒのハイライト領域（ハイライト部）ではＶＨＲＨを使用してさらに細かな出力電圧の調整が可能となる。なお、高電圧電源部３６Ｇ、高電圧電源部３６Ｂに対して同様に複数の基準電圧を出力可能としてもよいし、低電圧供給部３２に備えられている低電圧電源部３８Ｒ、３８Ｇ、３８Ｂに対して複数の基準電圧を出力可能としてもよい。さらに、高電圧供給部３１と低電圧供給部３２の両方について電源部を複数の基準電圧を出力可能としてもよい。
【００４５】
さらに、上記のように、各色のそれぞれをたとえばシャドウ部、ミッドトーン部、ハイライト部にわけて各色の基準電圧を使用する場合は、上記のようにＲに対してＶＨＲＬ、ＶＨＲＭ、ＶＨＲＨを用意するのと同様に、Ｇに対してＶＨＧＬ、ＶＨＧＭ、ＶＨＧＨを用意し、ＢについてＶＨＢＬ、ＶＨＢＭ、ＶＨＢＨを用意としてもよいが、これらの複数の値が比較的近い場合は電源部を共有してもよい。なお、これは低電圧側の電圧制御に対しても同様である。
【００４６】
さらに上記の各電源部の電圧レベルの少なくとも一つをＧＮＤレベルとしてもよく、液晶パネルの特性や必要な電圧特性によって適宜決定すればよく、特に限定されるべきものではない。
【００４７】
さらに上記では１つのソースドライバ４からの出力を用いて３本のソースバスラインＳ１〜Ｓ３Ｍを制御する３ＳＳＤ方式を例に挙げて説明しているが、本発明はこれに限定されるべきものではなく、1つのソースドライバ４からの出力を用いて、６本のソースバスラインＳ１〜Ｓ３Ｍを制御する６ＳＳＤ方式、1本のソースドライバ４からの出力を用いて９本のソースバスラインＳ１〜Ｓ３Ｍを制御する９ＳＳＤ方式、１２ＳＳＤ方式などに利用することが可能である。
【００４８】
Ｒ、Ｇ、Ｂの各色ごとに基準電圧を変更できる階調電圧生成部２０が設けられているため、各色ごとに繊細な電圧調整が可能であるという効果を奏する。また、本願の階調電圧生成部２０はソースバスラインＳ１〜Ｓ３Ｍをグループ化した各組ごとに設けられるため、グループ内に同色のソースバスラインを形成させる場合、階調電圧生成部２０の大幅な縮小が可能である。このため、消費電力の低下、及び表示装置の駆動回路に与える不要輻射の低減が可能であり、表示品位の向上を図ることができる。つまり、ソースバスラインのグループ分けは、上記の分け方に限らず、同じグループに同色のものがあってもよい。
【００４９】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００５０】
本発明は、時分割駆動方式表示装置を行うアクティブマトリクス型表示装置に用いることができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施の形態を示すものであり、階調電圧生成部の構成を示すブロック図である。
【図２】本発明の実施の形態を示すものであり、表示装置の構成を示すブロック図である。
【図３】図２に示す表示装置における表示パネルの平面を示す模式図である。
【図４】従来技術を示すものであり、表示装置の構成を示すブロック図である。
【図５】図４に示す表示装置における表示パネルの平面を示す模式図である。
【図６】従来技術を示すものであり、垂直同期信号などの各種信号のタイミングチャートである。
【符号の説明】
【００５２】
１０                    第２メモリ（記憶部）
２０                    階調電圧生成部
３０                    ラダー抵抗
３１                    高電圧供給部（電圧供給部）
３２                    低電圧供給部（電圧供給部）
３４                    抵抗成分（抵抗）
３６Ｒ、３６Ｇ、３６Ｂ  高電圧電源部（電源部）
３８Ｒ、３８Ｇ、３８Ｂ  低電圧電源部（電源部）
３７                    第２切替部（切替部）
３９                    第２切替部（切替部）
Ｓ１〜Ｓ３Ｍ            ソースバスライン（映像信号線）
ＯＰ１〜ＯＰＭ          出力端子（端子）
【図１】
2009086295.tif 000003
【図２】
2009086295.tif 000004
【図３】
2009086295.tif 000005
【図４】
2009086295.tif 000006
【図５】
2009086295.tif 000007
【図６】
2009086295.tif 000008