(57)【要約】【課題】Ａ／Ｄ変換の実行中は他の処理が実行できず、変換が終了するまで待たなくてはならない。処理が複雑になる割り込みを追加せずに、Ａ／Ｄ変換処理中に他の処理を実行できるＡ／Ｄ変換手段を備えた電子制御装置を提供する。【解決手段】本発明の電子制御装置は、制御に必要なデータを検出する検出手段と、検出手段で検出されたアナログ値のデータをデジタル値に変換するＡ／Ｄ変換手段と、Ａ／Ｄ変換結果を所定のレジスタに格納する変換結果格納手段と、メインプログラムを実行する演算処理手段とを備える。演算処理手段は、Ａ／Ｄ変換開始手段を確立して、検出データのＡ／Ｄ変換開始をＡ／Ｄ変換手段に指示する。Ａ／Ｄ変換開始の指示後、所定時間Ｔａの経過まではＡ／Ｄ変換終了を待たずに他の処理を実行する。所定時間Ｔａの経過後、Ａ／Ｄ変換結果読み出し手段を確立して、Ａ／Ｄ変換結果をレジスタから読み出す。【選択図】図３
2009086978.tif 000002
【特許請求の範囲】
【請求項１】
制御に必要なデータを検出する検出手段と、
前記検出手段で検出されたアナログ値のデータをデジタル値に変換するＡ／Ｄ変換手段と、
Ａ／Ｄ変換結果を所定のレジスタに格納する変換結果格納手段と、
制御に必要なメインプログラムを実行する演算処理手段とを備え、
前記演算処理手段は、所定の制御を実行する上で前記検出手段により検出されたデータを必要とするときに、前記メインプログラムに基づきＡ／Ｄ変換開始手段を確立して、前記必要な検出データのＡ／Ｄ変換開始を前記Ａ／Ｄ変換手段に指示し、
前記Ａ／Ｄ変換開始の指示後、所定時間Ｔａの経過まではＡ／Ｄ変換終了を待たずに他の処理を前記メインプログラムに基づき実行し、
前記Ａ／Ｄ変換開始の指示から前記所定時間Ｔａの経過後、前記メインプログラムに基づきＡ／Ｄ変換結果読み出し手段を確立して、前記必要な検出データのＡ／Ｄ変換結果を前記レジスタから読み出すこと、
を特徴とする電子制御装置。
【請求項２】
請求項１記載の電子制御装置において、
前記Ａ／Ｄ変換開始手段は、前記Ａ／Ｄ変換開始を前記Ａ／Ｄ変換手段に指示する前に、前記Ａ／Ｄ変換手段の停止を確認すること、を特徴とする電子制御装置。
【請求項３】
請求項１記載の電子制御装置において、
前記電子制御装置は、Ａ／Ｄ変換が終了したことを通知するＡ／Ｄ変換終了通知手段を備え、
前記Ａ／Ｄ変換結果読み出し手段は、前記レジスタに格納された変換結果を読み出す前に、前記Ａ／Ｄ変換終了通知手段によりＡ／Ｄ変換の終了を確認すること、
を特徴とする電子制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサが検出したアナログ信号をデジタル信号に変換するＡ／Ｄ変換器を備える、自動車等の電子制御装置に関する。
【背景技術】
【０００２】
自動車等の電子制御装置に用いるマイクロコンピュータのＡ／Ｄ変換器では、Ａ／Ｄ変換するアナログ信号を入力してその電圧をホールドし、この入力電圧とＡ／Ｄ変換器内の複数の基準電圧を逐次比較してゆき、デジタル信号に変換する。Ａ／Ｄ変換器においては、変換精度は複数の基準電圧との比較回数に比例するので、比較回数の多い方が精度は良くなるが、その反面Ａ／Ｄ変換に掛かる時間が長くなる欠点もある。
【０００３】
自動車等のエンジン制御を行う電子制御装置では、センサが検出したアナログ信号を精度良くデジタル信号に変換して入力し、かつ高速で演算して諸種の制御を行わなければならないため、高精度かつ高速にＡ／Ｄ変換の結果を得る必要がある。一方、電子制御装置のＣＰＵは、絶えず諸種の制御を実行するため、非常に大きい負荷がかかっている。Ａ／Ｄ変換には通常十数μｓの時間を要するが、ＣＰＵは、変換終了を検知するまで変換状況を監視する必要があるので他の処理を実行できない。これがＣＰＵにかかる負荷を更に増加させる要因となっている。負荷が増加すると、ＣＰＵの処理が正規に行われなくなる可能性もある。ＣＰＵの負荷を軽減するためには、Ａ／Ｄ変換終了後から変換結果を読み出すまでの時間を短縮したり、Ａ／Ｄ変換処理中に他の処理を実行できるようにしたりして、他の処理を実行するまでの待ち時間を短縮する必要がある。
【０００４】
Ａ／Ｄ変換開始から変換結果読み出しまでの時間を短くする技術として、特許文献１に記載の技術を紹介する。これは、Ａ／Ｄ変換の終了を通知する手段を工夫したものである。すなわち、Ａ／Ｄ変換が終了する前にＡ／Ｄ変換終了情報を通知することで、Ａ／Ｄ変換結果が確定するタイミングからマイクロコンピュータがＡ／Ｄ変換の終了を認識してＡ／Ｄ変換結果を読み出すタイミングまでの時間を短縮している。この手法は、Ａ／Ｄ変換の確定から結果を読み出すまでの時間を短縮したものであるが、この時間は、Ａ／Ｄ変換に掛かる時間と比べると僅かな時間である。更に、Ａ／Ｄ変換の開始後は、変換状況を監視する必要があるので、Ａ／Ｄ変換の終了を待たないと次の処理を実行できない点は従来と同様である。
【０００５】
また、Ａ／Ｄ変換の終了に合わせて割り込みを発生する機能を持つＡ／Ｄ変換器も広く使われている。Ａ／Ｄ変換終了後に割り込みを行うと、Ａ／Ｄ変換終了情報が通知される前に変換結果を読み出すことができる。更に、Ａ／Ｄ変換の実行中に割り込みを使用すると、Ａ／Ｄ変換中でも他の処理を実行できる。しかし、割り込みを使うことにより、割り込み処理を既存の処理に追加する必要があり、そのうえ、マイクロコンピュータの実行する処理を割り込み処理に切り替えるための時間も必要になるなど処理が複雑になる。
【０００６】
【特許文献１】特開平４−２４２３２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
前述のように、電子制御装置において、Ａ／Ｄ変換を含む処理では、Ａ／Ｄ変換の実行中は他の処理が実行できず、変換が終了するまで待たなくてはならないという課題がある。Ａ／Ｄ変換の実行中に他の処理を実行するために割り込みを用いる方法もあるが、割り込みを使用すると処理が複雑になってしまう。
【０００８】
本発明は、割り込み処理等を追加せずに、Ａ／Ｄ変換以外の処理を実行するまでの待ち時間を短縮し、Ａ／Ｄ変換処理中に他の処理を実行できるＡ／Ｄ変換手段を備えた、電子制御装置を提供するものである。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の電子制御装置は、基本的には次のような構成をとる。制御に必要なデータを検出する検出手段と、前記検出手段で検出されたアナログ値のデータをデジタル値に変換するＡ／Ｄ変換手段と、Ａ／Ｄ変換結果を所定のレジスタに格納する変換結果格納手段と、制御に必要なメインプログラムを実行する演算処理手段とを備える。前記演算処理手段は、以下の特徴を有する。前記演算処理手段は、所定の制御を実行する上で前記検出手段により検出されたデータを必要とするときに、前記メインプログラムに基づきＡ／Ｄ変換開始手段を確立して、前記必要な検出データのＡ／Ｄ変換開始を前記Ａ／Ｄ変換手段に指示する。前記Ａ／Ｄ変換開始の指示後、所定時間Ｔａの経過まではＡ／Ｄ変換終了を待たずに他の処理を前記メインプログラムに基づき実行する。前記Ａ／Ｄ変換開始の指示から前記所定時間Ｔａの経過後、前記メインプログラムに基づきＡ／Ｄ変換結果読み出し手段を確立して、前記必要な検出データのＡ／Ｄ変換結果を前記レジスタから読み出す。
【００１０】
更に本発明の電子制御装置では、前記Ａ／Ｄ変換開始手段は、前記Ａ／Ｄ変換開始を前記Ａ／Ｄ変換手段に指示する前に、前記Ａ／Ｄ変換手段の停止を確認することを特徴とする。
【００１１】
更に本発明の電子制御装置では、Ａ／Ｄ変換が終了したことを通知するＡ／Ｄ変換終了通知手段を備える。前記Ａ／Ｄ変換結果読み出し手段は、前記レジスタに格納された変換結果を読み出す前に、前記Ａ／Ｄ変換終了通知手段により、Ａ／Ｄ変換の終了を確認することを特徴とする。
【発明の効果】
【００１２】
本発明によれば、自動車等の電子制御装置において、割り込み処理等を追加しなくても、Ａ／Ｄ変換処理中に他の処理を実行することができる。
【発明を実施するための最良の形態】
【００１３】
図１は、本発明を適用した、自動車等のエンジン制御等を行う電子制御装置の例を示したブロック図である。本装置は、ＣＰＵ１０１、ＲＡＭ１０２、ＲＯＭ１０３、Ａ／Ｄ変換器Ａ１０４、Ａ／Ｄ変換器Ｂ１０５、Ａ／Ｄ変換器Ｃ１０６、及びバス１１３を備える。本実施例においては、ＣＰＵ１０１、ＲＡＭ１０２、ＲＯＭ１０３、Ａ／Ｄ変換器Ａ１０４、Ａ／Ｄ変換器Ｂ１０５、及びＡ／Ｄ変換器Ｃ１０６の各モジュールが、１つのチップに搭載されたシングルチップマイコン１００を使用している。上記の各モジュールは、シングルチップマイコン１００の内部でバス１１３によって接続され、互いに情報を授受している。また、自動車等に装着されたセンサ（図示せず）は制御に必要なデータを検出するが、この検出されたアナログ信号のデータは、Ａ／Ｄ変換器の変換チャネルを介してＡ／Ｄ変換器に入力される。Ａ／Ｄ変換器Ａ１０４にはアナログ信号（Ａ０）１０７〜（Ａ３）１１０が、Ａ／Ｄ変換器Ｂ１０５にはアナログ信号（Ａ４〜Ａ７）１１１が、Ａ／Ｄ変換器Ｃ１０６にはアナログ信号（Ａ８〜Ａ１１）１１２が、それぞれ入力される。Ａ／Ｄ変換器Ａ１０４、Ａ／Ｄ変換器Ｂ１０５、及びＡ／Ｄ変換器Ｃ１０６は構成が同じであるため、Ａ／Ｄ変換器Ｂ１０５、Ａ／Ｄ変換器Ｃ１０６、及びこれらに入力されるアナログ信号１１１、１１２は、図を簡略化してある。以下、Ａ／Ｄ変換器Ａ１０４で処理を行う場合を例に挙げて説明する。
【００１４】
ＲＯＭ１０３には、ＣＰＵ（演算処理手段）１０１が実行するメインプログラムが格納してある。メインプログラムは、制御、演算、入出力等を行う各種プログラムの集合体である。本実施例では、上記の各種プログラムの他に、Ａ／Ｄ変換を開始する変換開始手段、及びＡ／Ｄ変換の結果を読み出す変換結果読み出し手段もメインプログラムに記述されており、ＣＰＵ１０１により実行される。
【００１５】
ＣＰＵ１０１は、メインプログラムに従い、各Ａ／Ｄ変換器への指示等を行う。Ａ／Ｄ変換器Ａ１０４に対しては、変換チャネル１２４を設定してアナログ信号（Ａ０〜Ａ３）１０７〜１１０のうちＡ／Ｄ変換を行う信号の入力を指示すると共に、変換開始手段を実行して変換処理の開始を指示する。
【００１６】
Ａ／Ｄ変換が開始すると、変換終了フラグＦ１２５の値が１から０に変化する。変換終了フラグＦ１２５は、Ａ／Ｄ変換が終了すると値が０から１に変化し、変換が終了したことを通知する。変換終了フラグＦ１２５の値を監視することで、Ａ／Ｄ変換の終了を検知することができる。
【００１７】
Ａ／Ｄ変換器Ａ１０４は、入力されたアナログ信号の電圧をホールドし、デジタル値への変換を行う。この変換には十数μｓの時間を要する。デジタル値への変換が終了すると、Ａ／Ｄ変換器Ａ１０４は、変換結果格納手段１２６により、変換結果レジスタ（０〜３）１２０〜１２３にデジタル値を格納する。また、Ａ／Ｄ変換が終了すると変換終了フラグＦ１２５の値が０から１に変化するので、変換終了フラグＦ１２５を用いてＡ／Ｄ変換の終了をＣＰＵ１０１へ通知する。
【００１８】
ＣＰＵ１０１は、変換結果読み出し手段を実行して、変換結果レジスタ（０〜３）１２０〜１２３から変換したデジタル値を読み出し、ＲＡＭ１０２へ格納する。変換結果読み出し手段を実行するタイミングについては後述する。
【００１９】
なお、Ａ／Ｄ変換器Ｂ１０５やＡ／Ｄ変換器Ｃ１０６を使用してＡ／Ｄ変換を行う場合も、上記と同様の手順で処理するため、説明は省略する。
【００２０】
ここで、Ａ／Ｄ変換方法について、従来技術の例を図２に示すタイミングチャートを用いて説明する。従来のＡ／Ｄ変換処理方法では、ＣＰＵは、メインプログラムに基づきＡ／Ｄ変換器に変換開始を指示した後、変換終了フラグＦの値が０から１に変化するのを、すなわち変換が終了するのを監視し続けている。つまり、Ａ／Ｄ変換に要する時間を変換時間Ｔａとすると、この変換時間Ｔａの間は他の処理を何も実行できない。ＣＰＵは、変換終了フラグＦの値が１に変化したことによりＡ／Ｄ変換の終了を検知すると、変換結果を読み出す処理や車両のエンジン制御処理等、メインプログラムの処理を実行できるようになる。
【００２１】
本発明によるＡ／Ｄ変換方法の例を、図３に示すタイミングチャートを用いて説明する。ＣＰＵ１０１がメインプログラムに基づき変換開始手段を実行してＡ／Ｄ変換器Ａ１０４に変換開始を指示すると、Ａ／Ｄ変換器Ａ１０４はＡ／Ｄ変換を開始する。本発明によるＡ／Ｄ変換方法では、Ａ／Ｄ変換処理が行われている間、ＣＰＵ１０１は、変換終了フラグ１２５の値の変化を監視し続ける必要がないので、Ａ／Ｄ変換処理中も車両のエンジン制御処理等メインプログラムの処理を実行することができる。
【００２２】
ＣＰＵ１０１は、動作クロックによって実行スピードが一意的に決まるため、１命令を実行するのに必要な時間は既知である。また、Ａ／Ｄ変換が終了するまでの時間Ｔａも、Ａ／Ｄ変換器Ａ１０４の性能によって一意的に決まっている。これらにより、前述のＡ／Ｄ変換処理中に実行できるメインプログラムの処理量は、下式にて見積もることができる。
【００２３】
ＣＰＵ１０１が１命令を実行するのに要する時間をＴｃｐｕとすると、変換時間Ｔａの間に実行される命令数Ｎａｄは、
Ｎａｄ＝Ｔａ／Ｔｃｐｕ
で求められる。従って、Ａ／Ｄ変換の開始から終了までの間にＮａｄ個の命令に相当する数の処理を実行することができるので、Ａ／Ｄ変換処理中に変換の終了を待つ必要がなくなり、メインプログラムの処理を実行することができる。
【００２４】
Ａ／Ｄ変換結果のデジタル値は、Ａ／Ｄ変換の開始時点から変換時間Ｔａが経過した後に、ＣＰＵ１０１が変換結果読み出し手段を実行することで、読み出すことができる。変換時間Ｔａは、上述のように既知である。上記の変換開始手段及び変換結果読み出し手段の詳細については、後述する。
【００２５】
ここからは、従来技術と本発明のＡ／Ｄ変換方法における、メインプログラムの処理フローの例を、図４と図５を用いてそれぞれ説明する。
【００２６】
図４は、従来技術のＡ／Ｄ変換方法における、メインプログラムの処理フローの模式図である。メインプログラムの開始後、処理ＫにてＡ／Ｄ変換を開始する。Ａ／Ｄ変換の開始後、処理（Ｋ＋１）にて変換終了フラグＦの値が１になるまで、すなわちＡ／Ｄ変換が終了するまで、変換終了フラグＦを監視する。Ａ／Ｄ変換が終了するまでには時間Ｔａを要するが、この変換時間Ｔａの間は他の処理を実行できず、Ａ／Ｄ変換が終了するのを待つことになる。Ａ／Ｄ変換が終了し変換終了フラグＦの値が１になると、次の処理（Ｋ＋２）に進んでＡ／Ｄ変換の結果を読み出し、処理（Ｋ＋３）以後の処理を実行することができる。
【００２７】
図５は、本発明のＡ／Ｄ変換方法における、メインプログラムの処理フローの模式図である。メインプログラムの開始後、処理Ｋにて変換開始手段を実行し、Ａ／Ｄ変換を開始する。本発明におけるＡ／Ｄ変換方法では、すぐに次の処理（Ｋ＋１）に進み、Ａ／Ｄ変換が終了するまでの変換時間Ｔａの間、上述したようにＮａｄ個の命令に相当する数だけの処理（ｍ個の処理）を実行することができる。Ａ／Ｄ変換開始後、変換時間Ｔａが経過すると、処理（Ｋ＋ｍ＋１）にて変換結果読み出し手段を実行し、Ａ／Ｄ変換の結果を読み出す。結果の読み出し後は、引き続き処理（Ｋ＋ｍ＋２）以後の処理を実行する。
【００２８】
以上のように、本発明におけるＡ／Ｄ変換方法は、メインプログラムにおいて、変換開始手段の後に続いて他の処理を実行し、また、Ａ／Ｄ変換開始から変換時間Ｔａが経過した後に、変換結果読み出し手段を実行するようにプログラムを記述することで可能になる。
【００２９】
ここで、上述の変換開始手段と変換結果読み出し手段について説明する。
【００３０】
変換開始手段は、Ａ／Ｄ変換を開始するための処理である。図６に、変換開始手段のフローチャートを示す。変換開始手段が実行されると、ＣＰＵ１０１は、ステップ２０１の変換終了フラグＦ１２５の判定処理を行う。
【００３１】
ステップ２０１の変換終了フラグＦ１２５の判定処理は、変換開始手段がＡ／Ｄ変換の開始を指示する前に、Ａ／Ｄ変換器Ａ１０４が停止状態にあるか否か（Ａ／Ｄ変換器Ａ１０４が既に動作状態にあるか否か）を確認するための処理を行う。これは、既にＡ／Ｄ変換器Ａ１０４が動作している状態（Ｆ＝０）で新たなＡ／Ｄ変換開始処理が実行され、既実行中のＡ／Ｄ変換処理を中断してしまうのを防止するための処理である。既にＡ／Ｄ変換器Ａ１０４が動作している場合（Ｆ＝０）は、動作終了（Ｆ＝１）まで待機する。Ａ／Ｄ変換器Ａ１０４が動作していない場合（Ｆ＝１）は、ステップ２０２の割り込みマスク（割り込み禁止）設定を経て、ステップ２０３のＡ／Ｄ変換開始処理を行う。
【００３２】
ステップ２０３において、ＣＰＵ１０１は、Ａ／Ｄ変換を行う信号が入力されている変換チャネル１２４の設定とＡ／Ｄ変換の開始を、Ａ／Ｄ変換器Ａ１０４に指示する。ステップ２０３ではＡ／Ｄ変換器Ａ１０４のレジスタを操作するため、他処理が割り込んできて同一の処理を行うとレジスタ操作が正しく行われず、Ａ／Ｄ変換が実行できなくなるおそれがある。これを防止するために、ステップ２０２において割り込みマスクを設定し、ステップ２０３のＡ／Ｄ変換開始処理の実行中に他処理が割り込むのを防止している。
【００３３】
ステップ２０３のＡ／Ｄ変換開始処理が終了すると、ステップ２０４で割り込みマスクの解除を行い、変換開始手段を終了する。
【００３４】
次に、変換結果読み出し手段について説明する。図７に、変換結果読み出し手段のフローチャートを示す。ＣＰＵ１０１は、変換結果読み出し手段を実行すると、ステップ３０１における変換終了フラグＦ１２５の判定処理を行う。
【００３５】
ステップ３０１の変換終了フラグＦ１２５の判定処理は、Ａ／Ｄ変換が終了していることを確認するための処理である。Ａ／Ｄ変換が終了している場合（Ｆ＝１）は、ステップ３０２に進み、変換が終了していない場合（Ｆ＝０）は、変換終了（Ｆ＝１）まで待機する。本判定処理により、Ａ／Ｄ変換の終了後に即座にデジタル値を読み出すことができる。更に、前述のＮａｄ個の命令に相当するｍ個の処理の実行に要した時間が、実際にＡ／Ｄ変換に要した時間よりも短い場合など、変換終了前に変換結果読み出し手段を実行してしまった場合でも、本判定処理により、Ａ／Ｄ変換の終了前に変換結果を読み出してしまうのを防止することができる。
【００３６】
ステップ３０２では、変換結果読み出し処理を行う。Ａ／Ｄ変換器Ａ１０４が変換して格納したデジタル値を、変換結果レジスタ（０〜３）１２０〜１２３から読み出し、ＲＡＭ１０２へ格納する。
【００３７】
なお、上記実施例では、Ａ／Ｄ変換器Ａ１０４で処理を行う場合を例に挙げて説明したが、Ａ／Ｄ変換器Ｂ１０５やＡ／Ｄ変換器Ｃ１０６を使用してＡ／Ｄ変換を行う場合でも、上記と同様に処理可能である。また、上記実施例での電子制御装置は、Ａ／Ｄ変換器を３つ備えているが、本発明はＡ／Ｄ変換器の数に依存するものではない。
【００３８】
以上のように、本発明によれば、メインプログラムの実行中に割り込み処理のような複雑な処理を行わずに、Ａ／Ｄ変換処理中に他の処理を実行することができるようになり、Ａ／Ｄ変換が終了するのを待つ必要がなくなる。更には、複数のＡ／Ｄ変換器を備える電子制御装置の場合、１つのＡ／Ｄ変換器でアナログ信号のＡ／Ｄ変換を実行中に、異なるＡ／Ｄ変換器で他のアナログ信号のＡ／Ｄ変換を並行して実行することも可能となる。この方法によれば、電子制御装置における、Ａ／Ｄ変換を含む一連の処理に要する時間を大幅に短縮することができ、ＣＰＵにかかる負荷も大きく低減することが可能である。
【産業上の利用可能性】
【００３９】
本発明は、センサで検出したアナログ信号をデジタル信号に変換するＡ／Ｄ変換器を用いる、自動車等の電子制御装置に利用できる。
【図面の簡単な説明】
【００４０】
【図１】本発明のＡ／Ｄ変換方法を適用した電子制御装置の例のブロック図。
【図２】従来技術によるＡ／Ｄ変換方法のタイミングチャート。
【図３】本発明によるＡ／Ｄ変換方法のタイミングチャート。
【図４】従来技術によるＡ／Ｄ変換方法での、メインプログラムの処理フローの模式図。
【図５】本発明によるＡ／Ｄ変換方法での、メインプログラムの処理フローの模式図。
【図６】本発明によるＡ／Ｄ変換方法の変換開始手段のフローチャート。
【図７】本発明によるＡ／Ｄ変換方法の変換結果読み出し手段のフローチャート。
【符号の説明】
【００４１】
１００…シングルチップマイコン、１０１…ＣＰＵ、１０２…ＲＡＭ、１０３…ＲＯＭ、１０４…Ａ／Ｄ変換器Ａ、１０５…Ａ／Ｄ変換器Ｂ、１０６…Ａ／Ｄ変換器Ｃ、１０７…アナログ信号Ａ０、１０８…アナログ信号Ａ１、１０９…アナログ信号Ａ２、１１０…アナログ信号Ａ３、１１１…アナログ信号Ａ４〜A７、１１２…アナログ信号Ａ８〜Ａ１１、１１３…バス、１２０…変換結果レジスタ０、１２１…変換結果レジスタ１、１２２…変換結果レジスタ２、１２３…変換結果レジスタ３、１２４…変換チャネル、１２５…変換終了フラグＦ、１２６…変換結果格納手段。
【図１】
2009086978.tif 000003
【図２】
2009086978.tif 000004
【図３】
2009086978.tif 000005
【図４】
2009086978.tif 000006
【図５】
2009086978.tif 000007
【図６】
2009086978.tif 000008
【図７】
2009086978.tif 000009