(57)【要約】【課題】  高耐圧で微細化に優れた半導体装置を提供する。【解決手段】  半導体装置１００は、第１導電型の不純物を含んでいる第１半導体領域４と、第１半導体領域４を取り囲んでいるとともに第２導電型の不純物を含んでいる第２半導体領域１４と、第２半導体領域１４を取り囲んでいるとともに第１導電型の不純物を含んでいる第３半導体領域１６と、第１半導体領域４と第３半導体領域１６を隔てている第２半導体領域１４にゲート絶縁膜６を介して対向しているプレーナー型ゲート電極８と、第２半導体領域１４と第３半導体領域１６の間の少なくとも一部に設けられているとともに半導体基板２４の表面から深部に向けて伸びている絶縁性の拡散防止膜１０を備えている。拡散防止膜１０の一端はゲート絶縁膜６に接しており、拡散防止膜１０の他端の少なくとも一部は第３半導体領域１６に接している。【選択図】  図１
2009170462.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面の一部に設けられているとともに第１導電型の不純物を含んでいる第１半導体領域と、
その第１半導体領域を取り囲んでいるとともに第２導電型の不純物を含んでいる第２半導体領域と、
その第２半導体領域を取り囲んでいるとともに第１導電型の不純物を含んでいる第３半導体領域と、
半導体基板の表面上に設けられているとともに第１半導体領域と第３半導体領域を隔てている第２半導体領域にゲート絶縁膜を介して対向しているプレーナー型ゲート電極と、
第２半導体領域と第３半導体領域の間の少なくとも一部に設けられているとともに半導体基板の表面から深部に向けて伸びている絶縁性の拡散防止膜を備えており、
拡散防止膜の一端はゲート絶縁膜に接しており、拡散防止膜の他端の少なくとも一部は第３半導体領域に接しており、
第１半導体領域と第２半導体領域が電源の一方の極性に電気的に接続するとともに、第３半導体領域が電源の他方の極性に電気的に接続する半導体装置。
【請求項２】
拡散防止膜の厚みが、ゲート絶縁膜の厚みよりも薄いことを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プレーナー型のゲート電極を備えている半導体装置に関する。
【背景技術】
【０００２】
図７に、半導体装置５００の要部断面図を模式的に示す。図７に示す半導体装置５００は、一般的なＩＧＢＴを例示しており、例えば特許文献１にこの種のＩＧＢＴの一例が開示されている。半導体装置５００は縦型の素子であり、エミッタ電極５０２が半導体基板５２４の表面上に設けられており、コレクタ電極５２２が半導体基板５２４の裏面上に設けられている。半導体装置５００は、半導体基板５２４の表面に選択的に設けられている複数のｎ＋型のエミッタ領域５０４及びｐ＋型のボディコンタクト領域５１２と、そのエミッタ領域５０４及びボディコンタクト領域５１２を取り囲んでいるｐ型の複数のボディ領域５１４と、そのボディ領域５１４を取り囲んでいるｎ−型のドリフト領域５１６を備えている。エミッタ領域５０４及びボディコンタクト領域５１２は、エミッタ電極５０２に直接的に接している。ボディ領域５１４は、ボディコンタクト領域５１２を介してエミッタ電極５０２に電気的に接続している。エミッタ電極５０２は、接地電位に固定されている。半導体装置５００はさらに、半導体基板５２４の裏面に設けられているｎ型のバッファ領域５１８及びｐ＋型のコレクタ領域５２０を備えている。コレクタ領域５２０は、コレクタ電極５２２に直接的に接している。ドリフト領域５１６は、コレクタ領域５２０及びバッファ領域５１８を介してコレクタ電極５２２に電気的に接続している。コレクタ電極５２２は、正電位に固定されている。
【０００３】
半導体装置５００はさらに、半導体基板５２４の表面上に設けられているプレーナー型ゲート電極５０８を備えている。プレーナー型ゲート電極５０８は、エミッタ領域５０４とドリフト領域５１６を隔てているボディ領域５１４にゲート絶縁膜５０６を介して対向している。
【０００４】
半導体装置５００では、プレーナー型ゲート電極５０８に正の電圧を印加するか否かによって、オン・オフが切換えられる。プレーナー型ゲート電極５０８に電圧が印加されていないときは、エミッタ領域５０４とドリフト領域５１６の間にボディ領域５１４が介在しており、電子がエミッタ領域５０４からドリフト領域５１６に流れることができない。プレーナー型ゲート電極５０８に電圧が印加されていないときは、半導体装置５００がオフである。プレーナー型ゲート電極５０８に正の電圧が印加されると、プレーナー型ゲート電極５０８に対向しているボディ領域５１４が反転してチャネルが形成される。電子は、そのチャネルを介してエミッタ領域５０４からドリフト領域５１６に流れることができる。プレーナー型ゲート電極５０８に正の電圧が印加されているときは、半導体装置５００がオンである。
【０００５】
【特許文献１】特開平９−２６０６６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
半導体装置５００がオンからオフに移行すると、ドリフト領域５１６に蓄積していたホール（正孔）の一部は、図７に示すように、ボディ領域５１４を横方向に移動した後に、ボディコンタクト領域５１２を介してエミッタ電極５０２に排出される。ホールがボディ領域５１４を横方向に移動すると、ボディ領域５１４の抵抗によってボディ領域５１４の電位が上昇する。この電位上昇が大きいと、エミッタ領域５０４とボディ領域５１４とドリフト領域５１６で構成されるｎｐｎ寄生トランジスタがラッチアップされてしまう。このラッチアップ現象は、半導体装置５００の耐圧低下の１つの原因である。
【０００７】
このラッチアップ現象を抑制するためには、ボディ領域５１４を深く形成し、エミッタ領域５０４の下方に位置するボディ領域５１４の厚みＤ５１４を厚くするのが望ましい。これにより、ボディ領域５１４の抵抗が低下し、ラッチアップの発生を抑えることができる。しかしながら、ボディ領域５１４はイオン注入及び熱拡散によって形成されるのが一般的であり、ボディ領域５１４の厚みＤ５１４を厚くしようとすると、ボディ領域５１４の横方向の幅Ｗ５１４も大きくなってしまう。ボディ領域５１４の横方向の幅Ｗ５１４が大きいと、半導体装置５００の微細化の妨げとなる。
【０００８】
本発明は、高耐圧で微細化に優れた半導体装置を提供することを目的としている。
【課題を解決するための手段】
【０００９】
本明細書で開示される半導体装置は、プレーナー型ゲート電極の下方において、半導体基板の表面から深部に向けて伸びている絶縁性の拡散防止膜を備えていることを特徴としている。この拡散防止膜は、ボディ領域をイオン注入及び熱拡散で形成したときに、ボディ領域が拡散防止膜を超えて更に横方向へ拡散するのを防止する。このため、拡散防止膜が設けられていると、ボディ領域の横方向の拡散を規制しながら、ボディ領域を深く形成することができる。この結果、高耐圧で微細化に優れた半導体装置を提供することができる。また、このような手順でボディ領域を形成すると、拡散防止膜を挟んでボディ領域とドリフト領域が対峙する形態が得られる。ボディ領域とドリフト領域の間には電位差があるので、ボディ領域が接する拡散防止膜の側面には、電子が走行可能な第２のチャネルが形成される。前記したように、拡散防止膜はプレーナー型ゲート電極の下方に設けられている。このため、プレーナー型ゲート電極によって半導体基板の表面に誘起されるチャネルと、拡散防止膜の側面に誘起される第２のチャネルが連続する。これにより、エミッタ領域から供給される電子は、チャネル及び第２のチャネルを介してドリフト領域にまで流れることができる。拡散防止膜を設けたとしても、半導体装置をオンさせるのに支障がない。
【００１０】
すなわち、本明細書で開示される半導体装置は、半導体基板の表面の一部に設けられているとともに第１導電型の不純物を含んでいる第１半導体領域と、その第１半導体領域を取り囲んでいるとともに第２導電型の不純物を含んでいる第２半導体領域と、その第２半導体領域を取り囲んでいるとともに第１導電型の不純物を含んでいる第３半導体領域と、半導体基板の表面上に設けられているとともに第１半導体領域と第３半導体領域を隔てている第２半導体領域にゲート絶縁膜を介して対向しているプレーナー型ゲート電極と、第２半導体領域と第３半導体領域の間の少なくとも一部に設けられているとともに半導体基板の表面から深部に向けて伸びている絶縁性の拡散防止膜を備えている。拡散防止膜の一端はゲート絶縁膜に接しており、拡散防止膜の他端の少なくとも一部は第３半導体領域に接している。また、第１半導体領域と第２半導体領域が電源の一方の極性に電気的に接続するとともに、第３半導体領域が電源の他方の極性に電気的に接続する。
ここで、上記半導体装置には、例えばＩＧＢＴ、ＭＯＳＦＥＴ、ＭＯＳゲートサイリスタ等が含まれる。
また、「電極の一方又は他方の極性に電気的に接続する」とは、外付けの電源を用意したときの接続関係を表しており、電源自体は本発明の構成要素ではない。
【００１１】
本明細書で開示される半導体装置は、拡散防止膜の厚みが、ゲート絶縁膜の厚みよりも薄いことが好ましい。
拡散防止膜は第２半導体領域と第３半導体領域の間に設けられており、拡散防止膜には第２半導体領域と第３半導体領域の電位差が印加される。ゲート絶縁膜は第２半導体領域とプレーナー型ゲート電極の間に設けられており、ゲート絶縁膜には第２半導体領域とプレーナー型ゲート電極の電位差が印加される。前者の電位差は、後者の電位差に比して小さい。ゲート絶縁膜は、印加される電位差によって破壊されないために、ある程度の厚みを必要としている。一方、拡散防止膜は、第２半導体領域の拡散を防止できれば十分であり、それほど厚みを必要としない。また、拡散防止膜は、第２のチャネルを良好に誘起させるために、その厚みが薄い方が望ましい。したがって、拡散防止膜の厚みとゲート絶縁膜の厚みの間に上記関係が存在していると、優れた特性を有する半導体装置を提供することができる。
【発明の効果】
【００１２】
本明細書で開示される技術によると、高耐圧で微細化に優れた半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００１３】
以下に説明する実施例の特徴について記載する。
（特徴１）  半導体基板として、シリコン基板を使用している。
シリコン基板内に半導体構造を形成する場合、一般的に、シリコン基板に対して不純物をイオン注入して拡散領域を形成する手法が用いられる。その場合、不純物を活性化させるためにシリコン基板を熱処理すると、シリコン基板内を不純物が拡散する。本実施例で開示される技術は、不純物が拡散して微細化の妨げになることに対策する技術であり、シリコン基板内に半導体構造が設けられている半導体装置に特に有用である。
【実施例】
【００１４】
以下に説明する各実施例では、実質的に同じ構造については同じ符号を付すことにより、重複説明を省略する。
（第１実施例）
図１に、半導体装置１００の縦断面図を模式的に示す。図１は、半導体装置１００の単位構造を示しており、この単位構造が紙面左右方向に繰り返し設けられている。
半導体装置１００は縦型のＩＧＢＴであり、Ａｌを主材料とするエミッタ電極２が半導体基板２４の表面上に設けられており、Ａｌ、Ｎｉ、Ａｕを主材料とするコレクタ電極２２が半導体基板２４の裏面上に設けられている。半導体装置１００は、半導体基板２４の表面に選択的に設けられている複数のｎ＋型のエミッタ領域（第１半導体領域の一例）４及びｐ＋型のボディコンタクト領域１２と、そのエミッタ領域４及びボディコンタクト領域１２を取り囲んでいるｐ型の複数のボディ領域（第２半導体領域の一例）１４と、そのボディ領域１４を取り囲んでいるｎ−型のドリフト領域（第３半導体領域の一例）１６を備えている。
ここで、エミッタ領域４の不純物濃度は、およそ１×１０２０ｃｍ−３に調整されており、ボディコンタクト領域１２の不純物濃度は、およそ１×１０１９ｃｍ−３に調整されており、ドリフト領域１６の不純物濃度は、およそ１×１０１３ｃｍ−３に調整されている。ボディ領域１４の不純物濃度は、およそ２×１０１７ｃｍ−３に調整されており、エミッタ領域４の下方に位置するボディ領域１４の厚みＤ１４は、３μｍに調整されている。
エミッタ領域４及びボディコンタクト領域１２は、エミッタ電極２に直接的に接している。ボディ領域１４は、ボディコンタクト領域１２を介してエミッタ電極２に電気的に接続している。そのため、ボディ領域１４とエミッタ電極２の接触抵抗を小さくすることができる。エミッタ電極２は、電源の低電圧（電源の一方の極性の一例）に電気的に接続する。すなわち、エミッタ領域４及びボディ領域１４は、電源の低電圧に電気的に接続する。本実施例の半導体装置１００では、エミッタ電極２は、接地電位に固定される。
【００１５】
半導体装置１００はさらに、半導体基板２４の裏面に設けられているｎ型のバッファ領域１８及びｐ＋型のコレクタ領域２０を備えている。コレクタ領域２０は、コレクタ電極２２に直接的に接している。ドリフト領域１６は、コレクタ領域２０及びバッファ領域１８を介してコレクタ電極２２に電気的に接続している。コレクタ電極２２は、電源の高電圧（電源の他方の極性の一例）に電気的に接続する。すなわち、ドリフト領域１６は、電源の高電圧に電気的に接続する。バッファ領域１８の不純物濃度は、およそ１×１０１７ｃｍ−３に調整されており、コレクタ領域２０の不純物濃度は、およそ１×１０１９ｃｍ−３に調整されている。
【００１６】
半導体装置１００はさらに、半導体基板２４の表面上に設けられているプレーナー型ゲート電極８を備えている。プレーナー型ゲート電極８は、エミッタ領域４の間に連続して設けられており、ゲート絶縁膜６を介して、エミッタ領域４の間のボディ領域１４とドリフト領域１６に対向している。ゲート電極８は多結晶シリコンを主材料としており、その厚みＷ１６は、６００ｎｍである。
【００１７】
半導体装置１００はさらに、プレーナー型ゲート電極８の下方において、半導体基板２４の表面から深部に向けて伸びている絶縁性の拡散防止膜１０を備えている。拡散防止膜１０は、ボディ領域１４とドリフト領域１６の間に設けられており、半導体基板２４の表面に直交する方向に伸びている。拡散防止膜１０の厚みＷ１０は、０．０８μｍである。すなわち、拡散防止膜１０の厚みＷ１０は、ゲート絶縁膜６の厚みＷ１６よりも薄い。半導体装置１００では、拡散防止膜１０が、半導体装置１００の紙面奥行き方向に連続して設けられている。
図２に、拡散防止膜１０の周囲の拡大図を示している。ここでは、図面の明瞭化のため、一部のハッチングを省略している。
拡散防止膜１０は、一端１０a、他端１０ｃ、及び側面１０ｂ、１０ｄを有している。一端１０ａは、ゲート絶縁膜６に接しており、他端１０ｃはドリフト領域１６に接している。また、側面１０ｂの一部はボディ領域１４に接しており、側面１０ｄはドリフト領域１６に接している。符号１４ａは、プレーナー型ゲート電極８によって半導体基板２４の表面に誘起されるチャネル１４ａを示している。符号１４ｂは、ボディ領域１４とドリフト領域１４の間の電位差によって誘起される第２のチャネル１４ｂを示している。
なお図３に示すように、拡散防止膜１０の他端１０ｃの一部がボディ領域１４に接していてもよい。他端１０ｃの少なくとも一部がドリフト領域１６に接していれば、第２のチャネル１４ｂを形成することができる。
【００１８】
半導体装置１００の動作を説明する。
プレーナー型ゲート電極８に電圧が印加されていないときは、エミッタ領域４とドリフト領域１６の間にボディ領域１４が介在しており、電子がエミッタ領域４からドリフト領域１６に流れることができない。すなわち、プレーナー型ゲート電極８に電圧が印加されていないときは、半導体装置１００がオフしている。
プレーナー型ゲート電極８に正の電圧が印加されると、プレーナー型ゲート電極８に対向しているボディ領域１４が反転してチャネル１４ａ（図２及び図３を参照）が形成される。電子は、そのチャネル１４ａを移動することができる。また、上記したように、拡散防止膜１０は、ボディ領域１４とドリフト領域１６の間に設けられている。ボディ領域１４が電源の低電圧に電気的に接続し、ドリフト領域１６が電源の高電圧に電気的に接続しているので、ボディ領域１４とドリフト領域１６の間に電位差が生じる。その結果、ボディ領域１４が接する拡散防止膜１０の側面１０ｂには、電子が走行可能な第２のチャネル１４ｂ（図２及び図３を参照）が形成される。
拡散防止膜１０の一端１０ａはゲート絶縁膜６に接しているので、プレーナー型ゲート電極８によって誘起されるチャネル１４ａと拡散防止膜１０の側面１０ｂに誘起される第２のチャネル１４ｂが連続する。また、拡散防止膜１０の他端１０ｃはドリフト領域１６に接している。その結果、エミッタ領域４から供給される電子は、チャネル１４ａ及び第２のチャネル１４ｂを介してドリフト領域１６に流れることができる。すなわち、プレーナー型ゲート電極８に正の電圧が印加されているときは、半導体装置１００がオンしている。
【００１９】
上記したように、半導体装置１００では、ボディ領域１４とドリフト領域１６の間に、拡散防止膜１０が設けられている。ボディ領域１４は、半導体基板２４にｐ型の不純物をイオン注入し、その後熱拡散することによって形成される。半導体装置１００では、ボディ領域１４が拡散防止膜１０を超えて横方向に拡散することを防止することができる。すなわち、ボディ領域１４の厚みを厚くして、エミッタ領域４の下方に位置するボディ領域１４の厚みＤ１４を厚くしても、ボディ領域１４の幅Ｗ１４は長くならない。厚みＤ１４を厚くすると、半導体装置１００の耐圧を高くすることができる。半導体装置１００は、拡散防止膜１０が設けられているので、高耐圧で微細化に優れた半導体装置ということができる。
【００２０】
ここで、半導体装置１００と従来の半導体装置５００（図７を参照）を比較する。
半導体装置１００と半導体装置５００を比較すると、半導体装置１００には拡散防止膜１０が設けられており、半導体装置５００には拡散防止膜が設けられていないという点が異なる。
半導体装置１００のエミッタ領域４の下方に位置するボディ領域１４の厚みＤ１４と、半導体装置５００のエミッタ領域５０４の下方に位置するボディ領域５１４の厚みＤ５１４は同じである。そのため、半導体装置１００と半導体装置５００は、ほぼ同じ耐圧である。しかしながら、半導体装置１００のボディ領域１４の幅Ｗ１４は、半導体装置５００のボディ領域５１４の幅Ｗ５１４よりも短い。すなわち、半導体装置１００は、半導体装置５００と同程度の耐圧でありながら微細化を進めることが可能である。
【００２１】
上記半導体装置１００は、本発明の技術の一例を示しているものであり、下記のような変形例も挙げられる。
例えば、上記実施例の半導体装置１００では、プレーナー型ゲート電極８は、２つのエミッタ領域４の間に連続して設けられている。しかしながら、プレーナー型ゲート電極８は、エミッタ領域４とドリフト領域１６を隔てているボディ領域１４にさえ対向していればよい。この場合でも、プレーナー型ゲート電極８に対向しているボディ領域１４にチャネル１４ａ（図２及び図３を参照）が形成されるので、半導体装置１００がオンすることに支障がない。
また、拡散防止膜１０は、半導体装置１００の紙面奥行き方向に連続して設けられていなくてもよい。換言すると、半導体装置１００の紙面奥行き方向に部分的に設けられていてもよい。この場合、拡散防止膜１０が形成されていない領域では第２のチャネル１４ｂが形成されないので、ボディ領域１４からドリフト領域１６に電子が流れることができない。しかしながら、電子は、拡散防止膜１０が形成されている領域を流れることができるので、半導体装置１００がオンすることに支障がない。
【００２２】
（第２実施例）
図４に、半導体装置２００の縦断面図を模式的に示す。半導体装置２００は半導体装置１００の変形例である。
半導体装置２００では、ボディ領域１４とドリフト領域１６の間に、ドリフト領域１６よりも高濃度のｎ型不純物を含んでいるｎ型半導体領域２２６が設けられている。ｎ型半導体領域２２６は、ドリフト領域１６からボディ領域１４へのホールの移動を妨げることができるので、ドリフト領域１６内にホールを高濃度に蓄積することができる。半導体装置２００は、ｎ型半導体領域２６が設けられていない半導体装置１００と比べ、ドリフト領域１６内のホール濃度を高くすることができるので、オン抵抗を小さくすることができる。
【００２３】
（第３実施例）
図５に、半導体装置３００の縦断面図を模式的に示す。半導体装置３００は半導体装置１００の変形例である。
半導体装置３００では、拡散防止膜１０間のドリフト領域１６の一部に、高濃度のｎ型不純物を含んでいる高濃度ドリフト領域３２８が設けられている。高濃度ドリフト領域３２８は、拡散防止膜１０の側面とゲート絶縁膜６に接している。なお、本実施例では、高濃度ドリフト領域３２８が、拡散防止膜１０を介してボディ領域１４の一部に対向している。しかしながら、本実施例の高濃度ドリフト領域３２８に代えて、高濃度ドリフト領域が、拡散防止膜１０を介してボディ領域１４の全面に対向してもよい。
半導体装置３００は、高濃度ドリフト領域３２８が設けられているので、高濃度ドリフト領域３２８が設けられていない場合と比べて、拡散防止膜１０で挟まれているドリフト領域の電位を上昇させることができる。そのため、ボディ領域１４と高濃度ドリフト領域３２８の間には、大きな電位差が生じる。ボディ領域１４が接する拡散防止膜１０の側面に、電子が走行可能な第２のチャネルがより形成されやすくなる。
なお、高濃度ドリフト領域３２８がボディ領域１４の全面に対向していれば、ボディ領域１４の全面に第２のチャネルがより形成されやすくなるので、オン抵抗を小さくすることができる。
【００２４】
（第４実施例）
図６に、半導体装置４００の縦断面図を模式的に示す。半導体装置４００は半導体装置１００、３００の変形例である。
半導体装置４００でも、拡散防止膜１０間のドリフト領域１６の一部に、高濃度のｎ型不純物を含んでいる高濃度ドリフト領域４２８が設けられている。また、半導体装置４００ではさらに、高濃度ドリフト領域４２８とドリフト領域１６の間に、ｐ型不純物を含んでいるｐ型ドリフト領域４３０が設けられている。ｐ型ドリフト領域４３０も拡散防止膜１０間に設けられている。ｐ型ドリフト領域４３０の不純物濃度は、およそ１×１０１５ｃｍ−３に調整されている。ｐ型ドリフト領域４３０は、高濃度ドリフト領域４２８から伸びる空乏層によって空乏化されている。そのため、ボディ領域１４と、ｎ型半導体領域４２８とｐ型半導体領域４３０とドリフト領域１６の間に電位差が生じる。ボディ領域１４が接する拡散防止膜１０の側面に、電子が走行可能な第２のチャネルが形成される。
半導体装置４００は、拡散防止膜１０を介してボディ領域１４に対向するドリフト領域内に、ｐ型不純物を含んでいる領域が存在していてもよいことを示している。ボディ領域１４とドリフト領域の間に電位差が生じる関係であれば、ドリフト領域の不純物濃度は一定でなくてもよいことを示している。
【００２５】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００２６】
上記実施例では、第１導電型がｎ型で、第２導電型がｐ型の例について説明した。しかしながら、第１導電型がｐ型で、第２導電型がｎ型であってもよい。
また、上記実施例では、第２半導体領域と第３半導体領域の間に設けられている拡散防止膜が、半導体基板の表面に直交する方向に伸びている。拡散防止膜は、その一端がゲート絶縁膜に接しており、第２半導体領域と第３半導体領域の間に設けられていればよく、必ずしも半導体基板の表面に直交する方向に伸びていなくてもよい。
また、本発明の技術はＩＧＢＴに限定されるものではない。例えばＭＯＳＦＥＴ、ＭＯＳゲートサイリスタ等にも適用することができる。
【００２７】
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００２８】
【図１】第１実施例の半導体装置の縦断面図を示す。
【図２】第１実施例の半導体装置の部分拡大図を示す。
【図３】第１実施例の半導体装置の変形例の部分拡大図を示す。
【図４】第２実施例の半導体装置の縦断面図を示す。
【図５】第３実施例の半導体装置の縦断面図を示す。
【図６】第４実施例の半導体装置の縦断面図を示す。
【図７】従来の半導体装置の縦断面図を示す。
【符号の説明】
【００２９】
２、５０２：エミッタ電極
４、５０４：エミッタ領域（第１半導体領域）
６、５０６：ゲート絶縁膜
８、５０８：プレーナー型ゲート電極
１０、５１０：拡散防止膜
１４、５１４：ボディ領域（第２半導体領域）
１６、５１６：ドリフト領域（第３半導体領域）
２２、５２２：コレクタ電極
２４、５２４：半導体基板
１００、２００、３００、４００、５００：半導体装置
【図１】
2009170462.tif 000003
【図２】
2009170462.tif 000004
【図３】
2009170462.tif 000005
【図４】
2009170462.tif 000006
【図５】
2009170462.tif 000007
【図６】
2009170462.tif 000008
【図７】
2009170462.tif 000009