(57)【要約】【課題】ＬＤＤ領域を形成するときにゲート電極が倒れることを抑制できる半導体装置の製造方法を提供する。【解決手段】本発明に係る半導体装置の製造方法は、ゲート絶縁膜上にゲート電極４を形成する工程と、ゲート電極４の側壁に第１のサイドウォール１０ａを形成する工程と、半導体基板１をディスク７０に保持させ、該ディスク７０を回転させつつ、ゲート電極４及び第１のサイドウォール１０ａをマスクとして半導体基板１に不純物を導入することにより、半導体基板１にＬＤＤ領域６ａを形成する工程とを具備する。【選択図】図２
2009070864.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の側壁に第１のサイドウォールを形成する工程と、
前記半導体基板をディスクに保持させ、該ディスクを回転させつつ、前記ゲート電極及び前記第１のサイドウォールをマスクとして前記半導体基板に第１導電型の不純物を導入することにより、前記半導体基板にＬＤＤ領域を形成する工程と、
前記第１のサイドウォールの側面上に第２のサイドウォールを形成する工程と、
前記ゲート電極、前記第１のサイドウォール、及び前記第２のサイドウォールをマスクとして前記半導体基板に第１導電型の不純物を導入することにより、前記半導体基板に、ソース及びドレインとなる不純物領域を形成する工程と、
を具備する半導体装置の製造方法。
【請求項２】
前記第１のサイドウォールを形成する工程は、
前記ゲート電極上を含む全面上に、絶縁膜を形成する工程と、
前記絶縁膜上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとして前記絶縁膜をエッチングすることにより、前記第１のサイドウォールを形成する工程と、
を具備する請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１のサイドウォールを形成する工程は、
前記ゲート電極上を含む全面上に、絶縁膜を形成する工程と、
前記絶縁膜をエッチバックすることにより、前記第１のサイドウォールを形成する工程と、
を具備する請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１のサイドウォールの底面の幅は、前記第２のサイドウォールの底面の幅の０．５倍以上１倍以下である請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記第１のサイドウォールを形成する工程と、前記第２のサイドウォールを形成する工程の間に、前記ゲート電極及び前記第１のサイドウォールをマスクとして前記半導体基板に第２導電型の不純物を導入することにより、ｈａｌｏ領域を形成する工程を具備する請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
半導体基板に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極の側壁に形成された第１のサイドウォールと、
前記第１のサイドウォールの側面上に形成された第２のサイドウォールと、
前記半導体基板に形成され、前記第１のサイドウォール及び前記第２のサイドウォールの下方に位置するＬＤＤ領域と、
前記半導体基板に形成され、ソース及びドレインとなる不純物領域と、
を具備する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＤＤ領域を有する半導体装置の製造方法及び半導体装置に関する。特に本発明は、ＬＤＤ領域を形成するときにゲート電極が倒れることを抑制できる半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
図６は、従来の半導体装置の製造方法を説明するための断面図である。まず図６（Ａ）に示すように、第１導電型のシリコン基板１０１に素子分離膜１０２を形成し、さらにゲート絶縁膜１０３及びゲート電極１０４を形成する。次いで、シリコン基板１０１をディスク（図示せず）の周縁部に固定し、このディスクを回転させながら、シリコン基板１０１に第１導電型の不純物イオンを注入し、さらに第２導電型の不純物イオンを注入する。このとき素子分離膜１０２及びゲート電極１０４がマスクとして機能する。これによりシリコン基板１０１には、第１導電型の不純物領域であるｈａｌｏ領域１０６ｂ及び第２導電型の不純物領域であるＬＤＤ領域１０６ａが形成される。
【０００３】
次いで図６（Ｂ）に示すように、ゲート電極１０４の側壁上に位置するサイドウォール１０５を形成する。次いで、サイドウォール１０５、ゲート電極１０４、及び素子分離膜１０２をマスクとして、シリコン基板１０１に第２導電型の不純物イオンを注入する。これによりシリコン基板１０１には、ソース及びドレインとなる第２導電型の不純物領域１０７が形成される。
【０００４】
上記した工程のうち、ｈａｌｏ領域１０６ｂ又はＬＤＤ領域１０６ａを形成する工程において、パーティクルがゲート電極１０４に衝突する場合がある。ディスクの回転速度が高速である場合、パーティクルが衝突することにより、ゲート電極１０４が倒れる可能性がある（例えば特許文献１参照）。
【０００５】
【特許文献１】特開２００６−１３５０００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記したように、半導体基板をディスクに保持させ、該ディスクを回転させつつ、半導体基板に第２導電型の不純物を導入することによりＬＤＤ領域を形成する場合、パーティクルが衝突することにより、ゲート電極が倒れる可能性があった。
本発明に係るいくつかの態様は、ＬＤＤ領域を形成するときにゲート電極が倒れることを抑制できる半導体装置の製造方法及び半導体装置に関する。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、半導体基板にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の側壁に第１のサイドウォールを形成する工程と、
前記半導体基板をディスクに保持させ、該ディスクを回転させつつ、前記ゲート電極及び前記第１のサイドウォールをマスクとして前記半導体基板に第１導電型の不純物を導入することにより、前記半導体基板にＬＤＤ領域を形成する工程と、
前記第１のサイドウォールの側面上に第２のサイドウォールを形成する工程と、
前記ゲート電極、前記第１のサイドウォール、及び前記第２のサイドウォールをマスクとして前記半導体基板に第１導電型の不純物を導入することにより、前記半導体基板に、ソース及びドレインとなる不純物領域を形成する工程とを具備する。
【０００８】
この半導体装置の製造方法によれば、前記ＬＤＤ領域を形成する工程の前に前記第１のサイドウォールが形成されている。このため、前記ＬＤＤ領域を形成する工程においてパーティクルが前記第１のサイドウォールにあたっても、前記第1のサイドウォールの下地への密着力により、前記ゲート電極が倒れることが抑制される。
【０００９】
前記第１のサイドウォールを形成する工程は、前記第１のサイドウォールを形成する工程は、前記ゲート電極上を含む全面上に、絶縁膜を形成する工程と、前記絶縁膜上にマスクパターンを形成する工程と、前記マスクパターンをマスクとして前記絶縁膜をエッチングすることにより、前記第１のサイドウォールを形成する工程とを具備してもよい。この場合、前記第１のサイドウォールの寸法のばらつきが少なくなる。
【００１０】
また前記第１のサイドウォールを形成する工程は、前記ゲート電極上を含む全面上に、絶縁膜を形成する工程と、前記絶縁膜をエッチバックすることにより、前記第１のサイドウォールを形成する工程とを具備してもよい。この場合、前記第１のサイドウォールを形成するために必要なコストが少なくなる。
【００１１】
前記第１のサイドウォールの底面の幅は、前記第２のサイドウォールの底面の幅の０．５倍以上１倍以下であるのが好ましい。このようにすると、前記第１のサイドウォールの幅が必要以上に大きくならないため、前記ＬＤＤ領域の設計変更を行わなくて済む
【００１２】
前記第１のサイドウォールを形成する工程と、前記第２のサイドウォールを形成する工程の間に、前記ゲート電極及び前記第１のサイドウォールをマスクとして前記半導体基板に第２導電型の不純物を導入することにより、ｈａｌｏ領域を形成する工程を具備してもよい。
【００１３】
本発明に係る半導体装置は、第１導電型の半導体基板形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極の側壁に形成され、底面が前記ゲート絶縁膜又は前記半導体基板に接する第１のサイドウォールと、
前記第１のサイドウォール上に形成され、底面が前記ゲート絶縁膜又は前記半導体基板に接する第２のサイドウォールと、
前記半導体基板に形成され、前記第１のサイドウォール及び前記第２のサイドウォールの下方に位置するＬＤＤ領域と、
前記半導体基板に形成され、ソース及びドレインとなる不純物領域とを具備する。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照して本発明の実施形態について説明する。図１の各図、図２（Ａ）、及び図３の各図は、本発明の第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。図２（Ｂ）は、図２（Ａ）の工程で用いるディスク７０を説明するための図である。
【００１５】
まず図１（Ａ）に示すように、シリコン基板１に素子分離膜２を形成し、トランジスタが形成される素子領域を他の領域から分離する。素子分離膜２は、例えばトレンチアイソレーション法により形成されるが、ＬＯＣＯＳ酸化法により形成されても良い。また、素子領域に位置するシリコン基板１には、第１導電型のウェルが形成される。
【００１６】
次いでシリコン基板１を熱酸化する。これにより、素子領域に位置するシリコン基板１には、ゲート絶縁膜３が形成される。次いで、ゲート絶縁膜３上及び素子分離膜２上にポリシリコン膜を形成し、このポリシリコン膜と不要部分のゲート絶縁膜３を選択的に除去する。これにより、ゲート絶縁膜３の一部上にはゲート電極４が形成される。不要部分のゲート絶縁膜３とは、具体的にはゲート電極４の下に位置していないゲート絶縁膜３である。
【００１７】
次いで図１（Ｂ）に示すように、シリコン基板１上及びゲート電極４上に絶縁膜１０を形成する。絶縁膜１０は酸化シリコン膜又は窒化シリコン膜である。
【００１８】
次いで、絶縁膜１０上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより絶縁膜１０上には、ゲート電極４の周囲に位置するレジストパターン５０が形成される。
【００１９】
次いで図１（Ｃ）に示すように、レジストパターン５０をマスクとして絶縁膜１０をエッチングする。これにより絶縁膜１０は選択的に除去され、ゲート電極４の側壁を覆う第１のサイドウォール１０ａが形成される。
【００２０】
その後、レジストパターン５０を除去する。次いで、異なる導電型の不純物を打ち分ける為のレジストパターン（図示せず）を形成する。次いで図２（Ｂ）に示すように、シリコン基板１を円板状のディスク７０の周縁部に固定する。そしてディスク７０を回転させながらシリコン基板１に第１導電型の不純物イオンを注入し、さらに第２導電型の不純物イオンを注入する。このとき、上記したレジストパターン、素子分離膜２、ゲート電極４、及び第１のサイドウォール１０ａがマスクとして機能する。これにより、図２（Ａ）に示すように、シリコン基板１には、第１導電型の不純物領域であるｈａｌｏ領域６ｂ及び第２導電型の不純物領域であるＬＤＤ領域６ａが形成される。その後、レジストパターンを除去する。
【００２１】
ここで、ゲート電極４の側面を覆う第１のサイドウォール１０ａにパーティクル６０が衝突することもあるが、第１のサイドウォール１０ａを形成することによりゲート電極４が物理的に補強されている為、ゲート電極４が倒れにくくなる。
【００２２】
ＬＤＤ領域６ａのチャネル領域側の端部は、第１のサイドウォール１０ａの下方に位置する。ｈａｌｏ領域６ｂは、ＬＤＤ領域６ａのチャネル領域側の端部の近傍に位置する。このようなＬＤＤ領域６ａ及びｈａｌｏ領域６ｂの不純物分布は、例えばディスクに対する不純物イオンの注入角度や、後に行われる不純物活性化のための熱処理の条件を調節することにより実現できる。具体的には、不純物イオンの注入角度をディスクすなわちシリコン基板１に対して傾けると、不純物はゲート電極４の中心の下方の近くまで注入される。また熱処理の時間を長くすると、不純物はゲート電極４の中心の下方の近くまで拡散する。
【００２３】
次いで図３（Ａ）に示すように、ゲート電極４及び第１のサイドウォール１０ａを含む全面上に絶縁膜を形成する。この絶縁膜は、例えば酸化シリコン膜又は窒化シリコン膜であり、絶縁膜１０と同一の材料により形成されていても良いし、異なる材料で形成されていても良い。次いで、この絶縁膜をエッチバックする。これにより、第１のサイドウォール１０ａ上には第２のサイドウォール１１が形成される。第２のサイドウォール１１の底面は、シリコン基板１に接する。  
【００２４】
第１のサイドウォール１０ａの底面の幅と第２のサイドウォール１１の底面の幅の和は、従来のサイドウォールの幅と略同じ（例えば８０ｎｍ〜１２０ｎｍ）である。また第１のサイドウォール１０ａの底面の幅は、第２のサイドウォール１１の底面の幅の０．５倍以上１倍以下であるのが好ましい。このようにすると、ｈａｌｏ領域６ｂ及びＬＤＤ領域６ａを形成するときにゲート電極４が倒れることを抑制でき、かつ第１のサイドウォール１０ａの幅が必要以上に大きくならないため、ＬＤＤ領域６ａ及びｈａｌｏ領域６ｂの設計変更を行わなくて済む。
【００２５】
次いで、異なる導電型の不純物を打ち分ける為のレジストパターン（図示せず）を形成する。次いで、図３（Ｂ）に示すように、上記したレジストパターン、第１のサイドウォール１０ａ、第２のサイドウォール１１、ゲート電極４、及び素子分離膜２をマスクとして、シリコン基板１に第２導電型の不純物を導入する。これにより、シリコン基板１にはソース及びドレインとなる不純物領域７が形成される。その後、レジストパターンを除去する。
【００２６】
以上、第１の実施形態に係る半導体装置の製造方法によれば、シリコン基板１を保持しているディスクが回転している間にイオン注入が行われ、これによりｈａｌｏ領域６ｂ及びＬＤＤ領域６ａが形成されるが、ｈａｌｏ領域６ｂ及びＬＤＤ領域６ａを形成する前に、第１のサイドウォール１０ａが形成されている。このため、ディスクが回転している間に、パーティクルがゲート電極４の側面に形成された第１のサイドウォール１０ａに衝突しても、ゲート電極４が倒れることが抑制される。
【００２７】
また、レジストパターンを用いて第１のサイドウォール１０ａを形成しているため、第１のサイドウォール１０ａの寸法のばらつきが少なくなる。
【００２８】
図４の各図は、本発明の第２の実施形態に係る半導体装置の製造方法を説明するための断面図である。本実施形態に係る半導体装置の製造方法は、第１のサイドウォール１０ａの形成方法を除いて、第１の実施形態に係る半導体装置の製造方法と略同じである。以下、第１の実施形態と同様の構成については同一の符号を付して、説明を省略する。
【００２９】
まず図４（Ａ）に示すように、シリコン基板１に素子分離膜２を形成し、さらにゲート絶縁膜３及びゲート電極４を形成する。これらの形成方法は第１の実施形態と同様である。次いで絶縁膜１０を形成し、絶縁膜１０をエッチバックする。これにより第１のサイドウォール１０ａが形成される。
【００３０】
次いで図４（Ｂ）に示すように、ｈａｌｏ領域６ｂ及びＬＤＤ領域６ａを形成する。本実施形態においても、第１の実施形態と同様の作用により、ディスクが回転している間に、パーティクルがゲート電極４の側面に形成された第１のサイドウォール１０ａに衝突しても、ゲート電極４が倒れることが抑制される。
【００３１】
次いで図４（Ｃ）に示すように、第２のサイドウォール１１及び不純物領域７を形成する。これらの形成方法も、第１の実施形態と同様である。
以上、本実施形態によっても、第１の実施形態と同様の効果を得ることが出来る。また第１の実施形態と比較して、第１のサイドウォール１０ａを形成するために必要なコストが少なくなる。
【００３２】
図５の各図は、本発明の第３の実施形態に係る半導体装置の製造方法を説明するための断面図である。本実施形態に係る半導体装置の製造方法は、第１のサイドウォール１０ａの形成方法を除いて、第１の実施形態に係る半導体装置の製造方法と略同じである。以下、第１の実施形態と同様の構成については同一の符号を付して、説明を省略する。
【００３３】
まず図５（Ａ）に示すように、シリコン基板１に素子分離膜２を形成し、さらにゲート絶縁膜３、ゲート電極４及び絶縁膜１０を形成する。これらの形成方法は第１の実施形態と同様である。次いで、レジストパターン５０を形成する。本実施形態においてレジストパターン５０は、ゲート電極４の上方及びその周囲に形成される。
【００３４】
次いで、図５（Ｂ）に示すように、レジストパターン５０をマスクとして絶縁膜１０をエッチングする。これにより絶縁膜１０は選択的に除去され、ゲート電極４の側壁を覆う第１のサイドウォール１０ａが形成される。本実施形態において第１のサイドウォール１０ａは、ゲート電極４の側壁を覆う部分が、ゲート電極４上に位置する部分を介して繋がっている。
【００３５】
次いで、図５（Ｃ）に示すように、ｈａｌｏ領域６ｂ及びＬＤＤ領域６ａを形成する。本実施形態においても、第１の実施形態と同様の作用により、ディスクが回転している間に、パーティクルがゲート電極４の側面に形成された第１のサイドウォール１０ａに衝突しても、ゲート電極４が倒れることが抑制される。
【００３６】
次いで、第２のサイドウォール１１及び不純物領域７を形成する。これらの形成方法も、第１の実施形態と同様である。なお、第２のサイドウォール１１を形成する工程において、サイドウォール１０ａのうちゲート電極４上に位置する部分は除去される。
本実施形態によっても第１の実施形態と同様の効果を得ることができる。
【００３７】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【００３８】
【図１】各図は第１の実施形態に係る半導体装置の製造方法を説明するための断面図。
【図２】（Ａ）は図１の次の工程を説明するための断面図、（Ｂ）はシリコン基板１を保持するディスク７０を説明するための図。
【図３】各図は図２の次の工程を説明するための断面図。
【図４】各図は第２の実施形態に係る半導体装置の製造方法を説明するための断面図。
【図５】各図は第３の実施形態に係る半導体装置の製造方法を説明するための断面図。
【図６】各図は従来の半導体装置の製造方法を説明するための断面図。
【符号の説明】
【００３９】
１，１０１…シリコン基板、２，１０２…素子分離膜、３，１０３…ゲート絶縁膜、４，１０４…ゲート電極、６ａ，１０６ａ…ＬＤＤ領域、６ｂ，１０６ｂ…ｈａｌｏ領域、７，１０７…不純物領域、１０ａ…第１のサイドウォール、１１…第２のサイドウォール、５０…レジストパターン、６０…パーティクル、７０…ディスク、１０５…サイドウォール
【図１】
2009070864.tif 000003
【図２】
2009070864.tif 000004
【図３】
2009070864.tif 000005
【図４】
2009070864.tif 000006
【図５】
2009070864.tif 000007
【図６】
2009070864.tif 000008