(57)【要約】【課題】汎用性の高いデジタル用テスタを用いて高精度にアナログ素子の試験を行うことができる半導体装置の試験方法を提供する。【解決手段】本発明に係る半導体装置の試験方法は、試験用のデジタル信号を出力するデジタル用テスタ２を、Ｄ／Ａコンバータ４２を介して半導体装置８のアナログ素子８２に電気的に接続し、デジタル用テスタ２が出力するデジタル信号を、Ｄ／Ａコンバータ４２がアナログ信号に変換し、該アナログ信号をアナログ素子８２に入力することにより、アナログ素子８２を試験する。【選択図】図１
2009053007.tif 000002
【特許請求の範囲】
【請求項１】
アナログ素子を有する半導体装置の試験を行う半導体装置の試験方法であって、
試験用のデジタル信号を出力するデジタル用テスタを、Ｄ／Ａコンバータを介して前記半導体装置の前記アナログ素子に電気的に接続し、
前記デジタル用テスタが出力するデジタル信号を、前記Ｄ／Ａコンバータがアナログ信号に変換し、該アナログ信号を前記アナログ素子に入力することにより、前記アナログ素子を試験する、半導体装置の試験方法。
【請求項２】
デジタル素子を有する第１の半導体装置の試験を行い、かつアナログ素子を有する第２の半導体装置の試験を行う半導体装置の試験方法であって、
試験用のデジタル信号を出力するデジタル用テスタに電気的に接続される入力端子、前記第１の半導体装置の前記デジタル素子又は前記第２の半導体装置の前記アナログ素子に電気的に接続される出力端子、Ｄ／Ａコンバータ、前記入力端子へ入力されたデジタル信号を前記Ｄ／Ａコンバータに入力する第１の配線、前記Ｄ／Ａコンバータから出力されたアナログ信号を前記出力端子に伝送する第２の配線、前記入力端子へ入力されたデジタル信号を前記出力端子に伝送する第３の配線、前記第１の配線又は前記第２の配線に設けられた第１のスイッチ、並びに前記第３の配線に設けられた第２のスイッチそれぞれを具備する中継回路を準備し、
前記入力端子を前記デジタル用テスタに接続し、
前記第１の半導体装置の前記デジタル素子を試験する場合、前記出力端子を前記第１の半導体装置に接続し、前記第１のスイッチをＯＦＦにして、かつ前記第２のスイッチをＯＮにして、前記デジタル用テスタから前記入力端子にデジタル信号を入力し、
前記第２の半導体装置の前記アナログ素子を試験する場合、前記出力端子を前記第２の半導体装置に接続し、前記第１のスイッチをＯＮにして、かつ前記第２のスイッチをＯＦＦにして、前記デジタル用テスタから前記入力端子にデジタル信号を入力する、半導体装置の試験方法。
【請求項３】
前記中継回路において、
前記入力端子及び前記出力端子は複数設けられており、
前記第１の配線及び前記第３の配線は、前記複数の入力端子それぞれ毎に設けられており、
前記第２のスイッチ素子は、前記複数の第３の配線それぞれに設けられている請求項２に記載の半導体装置の試験方法。
【請求項４】
前記中継回路において、
前記第２の配線が複数設けられており、
前記複数の第２の配線は、それぞれ前記第２のスイッチ素子を具備し、かつ前記Ｄ／Ａコンバータから出力されたアナログ信号を、互いに異なる前記出力端子に伝送する請求項３に記載の半導体装置の試験方法。
【請求項５】
前記中継回路はプローブカードであり、
前記出力端子はプローブ端子である請求項２〜４のいずれか一項に記載の半導体装置の試験方法。
【請求項６】
試験用のデジタル信号を出力するデジタル用テスタに電気的に接続される入力端子と、
第１の半導体装置が有するデジタル素子又は第２の半導体装置が有するアナログ素子に電気的に接続される出力端子と、
Ｄ／Ａコンバータと、
前記入力端子へ入力されたデジタル信号を前記Ｄ／Ａコンバータに入力する第１の配線と、
前記Ｄ／Ａコンバータから出力されたアナログ信号を前記出力端子に伝送する第２の配線と、
前記入力端子へ入力されたデジタル信号を前記出力端子に伝送する第３の配線と、
前記第２の配線に設けられた第１のスイッチ素子と、
前記第３の配線に設けられた第２のスイッチ素子と、
を具備する中継回路。
【請求項７】
試験用のデジタル信号を出力するデジタル用テスタに電気的に接続される入力端子と、
第１の半導体装置が有するデジタル素子又は第２の半導体装置が有するアナログ素子に電気的に接続されるプローブ端子と、
Ｄ／Ａコンバータと、
前記入力端子へ入力されたデジタル信号を前記Ｄ／Ａコンバータに入力する第１の配線と、
前記Ｄ／Ａコンバータから出力されたアナログ信号を前記出力端子に伝送する第２の配線と、
前記入力端子へ入力されたデジタル信号を前記出力端子に伝送する第３の配線と、
前記第２の配線に設けられた第１のスイッチ素子と、
前記第３の配線に設けられた第２のスイッチ素子と、
を具備するプローブカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ素子を有する半導体装置の試験方法、中継回路、及びプローブカードに関する。特に本発明は、デジタル素子用の試験装置を用いて高精度にアナログ素子の試験を行うことができる半導体装置の半導体装置の試験方法、中継回路、及びプローブカードに関する。
【背景技術】
【０００２】
図６は、アナログ素子を有する半導体装置の従来の試験方法を説明するための図である。半導体装置１０８はＡ／Ｄコンバータ１０９を有している。Ａ／Ｄコンバータ１０９は、直線性が試験される。
【０００３】
本図に示す例では、デジタル素子の試験用に製作されたデジタル用テスタ１０２のアナログモードを利用してＡ／Ｄコンバータ１０９の試験を行う。デジタル用テスタ１０２から出力されたアナログ信号は、プローブカード１０６を介して半導体装置１０８の入力用のパッド１０８ａに入力される。パッド１０８ａに入力されたアナログ信号は、Ａ／Ｄコンバータ１０９によってデジタル信号に変換され、このデジタル信号が出力用のパッド１０８ｂから出力される。パッド１０８ｂから出力されたデジタル信号は、図示していないがプローブカード１０６を介してデジタル用テスタ１０２に入力され、デジタル用テスタ１０２によって解析される。これに類似する技術が、特許文献１に記載されている。
【０００４】
【特許文献１】特開２００１−９９８０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
Ａ／Ｄコンバータ等のアナログ素子を高い精度で試験を行う場合、アナログ素子に入力されるアナログ信号に高い精度が要求される。しかしデジタル用テスタのアナログモードを用いてアナログ素子の試験を行う場合、アナログ素子に入力するアナログ信号が、必要な精度（又は分解能）を得られない場合もある。アナログ素子用のテスタを用いることも考えられるが、アナログ素子用のテスタは高価であるため、コストが高くなってしまう。
【０００６】
本発明は上記のような事情を考慮してなされたものであり、その目的は、汎用性の高いデジタル用テスタを用いて高精度にアナログ素子の試験を行うことができる半導体装置の試験方法、中継回路、及びプローブカードを提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明に係る第１の半導体装置の試験方法は、アナログ素子を有する半導体装置の試験を行う半導体装置の試験方法であって、
試験用のデジタル信号を出力するデジタル用テスタを、Ｄ／Ａコンバータを介して前記半導体装置の前記アナログ素子に電気的に接続し、
前記デジタル用テスタが出力するデジタル信号を、前記Ｄ／Ａコンバータがアナログ信号に変換し、該アナログ信号を前記アナログ素子に入力することにより、前記アナログ素子を試験する。
【０００８】
この半導体装置の試験方法によれば、前記デジタル用テスタから出力された前記デジタル信号から試験用の前記アナログ信号を生成している。前記デジタル用テスタから出力された前記デジタル信号の分解能は高い。このため、前記アナログ信号の分解能すなわち精度が高くなり、この結果、汎用性の高いデジタル用テスタを用いて高精度にアナログ素子の試験を行うことができる。
【０００９】
本発明に係る第２の半導体装置の試験方法は、  デジタル素子を有する第１の半導体装置の試験を行い、かつアナログ素子を有する第２の半導体装置の試験を行う半導体装置の試験方法であって、
試験用のデジタル信号を出力するデジタル用テスタに電気的に接続される入力端子、前記第１の半導体装置の前記デジタル素子又は前記第２の半導体装置の前記アナログ素子に電気的に接続される出力端子、Ｄ／Ａコンバータ、前記入力端子へ入力されたデジタル信号を前記Ｄ／Ａコンバータに入力する第１の配線、前記Ｄ／Ａコンバータから出力されたアナログ信号を前記出力端子に伝送する第２の配線、前記入力端子へ入力されたデジタル信号を前記出力端子に伝送する第３の配線、前記第１の配線又は前記第２の配線に設けられた第１のスイッチ、並びに前記第３の配線に設けられた第２のスイッチそれぞれを具備する中継回路を準備し、
前記入力端子を前記デジタル用テスタに接続し、
前記第１の半導体装置の前記デジタル素子を試験する場合、前記出力端子を前記第１の半導体装置に接続し、前記第１のスイッチをＯＦＦにして、かつ前記第２のスイッチをＯＮにして、前記デジタル用テスタから前記入力端子にデジタル信号を入力し、
前記第２の半導体装置の前記アナログ素子を試験する場合、前記出力端子を前記第２の半導体装置に接続し、前記第１のスイッチをＯＮにして、かつ前記第２のスイッチをＯＦＦにして、前記デジタル用テスタから前記入力端子にデジタル信号を入力する。
【００１０】
この半導体装置の試験方法によれば、第１の半導体装置の試験方法と同様の効果を得ることができる。また、前記中継回路を外さなくても、前記第１の半導体装置及び前記第２の半導体装置のいずれも試験することができる。
【００１１】
前記中継回路には、前記入力端子及び前記出力端子が複数設けられていてもよい。そして前記第１の配線及び前記第３の配線は、前記複数の入力端子それぞれ毎に設けられており、前記第２のスイッチ素子は、前記複数の第３の配線それぞれに設けられていてもよい。
【００１２】
この場合、前記中継回路には、複数の前記第２の配線が設けられていても良い。そして前記複数の第２の配線は、それぞれ前記第２のスイッチ素子を具備し、かつ前記Ｄ／Ａコンバータから出力されたアナログ信号を、互いに異なる前記出力端子に伝送するようにしてもよい。このようにすると、前記アナログ信号をいずれの前記出力端子に伝送することができるようになり、その結果、前記第２の半導体装置の構造が変わって前記アナログ素子が他の記出力端子に接続するようになっても、前記中継回路の構成を変える必要がなくなる。
【００１３】
前記中継回路はプローブカードであってもよい。この場合、前記出力端子はプローブ端子である。
【００１４】
本発明に係る中継回路は、試験用のデジタル信号を出力するデジタル用テスタに電気的に接続される入力端子と、
第１の半導体装置が有するデジタル素子又は第２の半導体装置が有するアナログ素子に電気的に接続される出力端子と、
Ｄ／Ａコンバータと、
前記入力端子へ入力されたデジタル信号を前記Ｄ／Ａコンバータに入力する第１の配線と、
前記Ｄ／Ａコンバータから出力されたアナログ信号を前記出力端子に伝送する第２の配線と、
前記入力端子へ入力されたデジタル信号を前記出力端子に伝送する第３の配線と、
前記第２の配線に設けられた第１のスイッチ素子と、
前記第３の配線に設けられた第２のスイッチ素子とを具備する。
【００１５】
本発明に係るプローブカードは、  試験用のデジタル信号を出力するデジタル用テスタに電気的に接続される入力端子と、
第１の半導体装置が有するデジタル素子又は第２の半導体装置が有するアナログ素子に電気的に接続されるプローブ端子と、
Ｄ／Ａコンバータと、
前記入力端子へ入力されたデジタル信号を前記Ｄ／Ａコンバータに入力する第１の配線と、
前記Ｄ／Ａコンバータから出力されたアナログ信号を前記出力端子に伝送する第２の配線と、
前記入力端子へ入力されたデジタル信号を前記出力端子に伝送する第３の配線と、
前記第２の配線に設けられた第１のスイッチ素子と、
前記第３の配線に設けられた第２のスイッチ素子と、
を具備する。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して本発明の実施形態について説明する。図１は、本発明の第１の実施形態に係る半導体装置の試験方法を説明するための図である。本図に示す方法は、デジタル素子を試験する為のデジタル用テスタ２から出力されるデジタル信号を用いて、半導体装置８が有するＡ／Ｄコンバータ８２の直線性を試験する方法である。
【００１７】
デジタル用テスタ２と半導体装置８の間には、中継回路４及びプローブカード６が位置している。中継回路４及びプローブカード６は、デジタル用テスタ２に取付けられる。デジタル用テスタ２から出力されたデジタル信号は、中継回路４が有する複数の入力端子４１に入力される。入力端子４１それぞれには、「０」又は「１」を示す信号が入力され、これら複数の入力端子４１に入力された信号が一つのデジタル信号を構成する。中継回路４はＤ／Ａコンバータ４２を有しており、複数の入力端子４１に入力されたデジタル信号は、複数の配線４３を介してＤ／Ａコンバータ４２に入力され、Ｄ／Ａコンバータ４２によってアナログ信号に変換される。変換されたアナログ信号は、配線４４を介して中継回路４の出力端子４５に伝送される。出力端子４５に伝送されたアナログ信号は、プローブカード６（プローブ端子６２を含む）及び半導体装置８の入力用のパッド８１を介して、半導体装置８のＡ／Ｄコンバータ８２に入力される。Ａ／Ｄコンバータ８２に入力されたアナログ信号はデジタル信号に変換され、半導体装置８の出力用のパッド８３から出力される。パッド８３から出力されたデジタル信号は、図示していないがプローブカード６（プローブ端子を含む）を介してデジタル用テスタ２に入力され、解析される。
【００１８】
このように本実施形態では、デジタル用テスタ２から出力されたデジタル信号をアナログ信号に変換することにより、試験用のアナログ信号を生成している。デジタル用テスタ２から出力されたデジタル信号の分解能は高い。このため、試験用のアナログ信号の分解能すなわち精度が高くなり、この結果、汎用性の高いデジタル素子用の試験装置を用いて高精度にアナログ素子の試験を行うことができる。
【００１９】
なお、デジタル用テスタ２から出力されるデジタル信号のビット数は一定であり、このため、Ｄ／Ａコンバータ４２から出力されるアナログ信号の分解能と、このアナログ信号が取り得る電圧幅は反比例する。すなわちアナログ信号の分解能を高くした場合は、アナログ信号が取り得る電圧幅が狭くなり、アナログ信号を広くした場合は、アナログ信号の分解能が落ちる。アナログ信号の分解能及びアナログ信号が取り得る電圧幅は、Ｄ／Ａコンバータ４２の特性により決定される為、Ｄ／Ａコンバータ４２を代えることにより、アナログ信号の分解能及びアナログ信号が取り得る電圧幅を、半導体装置８が有するＡ／Ｄコンバータ８２の特性に合わせることができる。
【００２０】
図２は、本発明の第２の実施形態に係る半導体装置の試験方法を説明するための図である。本実施形態は、中継回路４において、デジタル用テスタ２からデジタル信号が入力される入力端子４１ａと、入力端子４１ａと配線４４を接続する配線４３ａが設けられている点を除いて、第１の実施形態と同様の構成である。以下、第１の実施形態と同様の構成については同一の符号を付した上で、説明を省略する。
【００２１】
本実施形態において、出力端子４５が半導体装置８のＤ／Ａコンバータに電気的に接続されている場合、入力端子４１それぞれにはデジタル信号が入力されるが、入力端子４１ａにはデジタル信号が入力されない。一方、出力端子４５が、プローブカード６を介して他の半導体装置のデジタル素子に接続されている場合、入力端子４１ａにはデジタル信号が入力されるが、入力端子４１それぞれにはデジタル信号が入力されない。
【００２２】
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、デジタル用テスタ２に中継回路４を取り付けたままで、Ａ／Ｄコンバータ８２を有する半導体装置８及びデジタル素子（例えばトランジスタ）を有する半導体装置のいずれも試験することができる。
【００２３】
図３は、本発明の第３の実施形態に係る半導体装置の試験方法を説明するための図である。本実施形態は、中継回路４の構成を除いて第１の実施形態と同様である。以下、第１の実施形態と同様の構成については同一の符号を付して説明を省略する。
【００２４】
本実施形態において中継回路４は、入力端子４１と同数の出力端子４５を有している。そして複数の入力端子４１それぞれは、配線４８を介して互いに異なる出力端子４５に接続されている。複数の配線４８それぞれには、スイッチとしてのトライステートバッファ４９が設けられている。またいずれか一つの出力端子４５には、配線４４が接続されている。なお配線４４にも、スイッチとしてのトライステートバッファ４６が設けられている。
【００２５】
トライステートバッファ４６，４９のすべてには、入力端子４７から同一の制御信号が入力されるが、トライステートバッファ４６がＯＮするとき（本図に示す例では制御信号が「０」の場合）にトライステートバッファ４９はＯＦＦになり、トライステートバッファ４６がＯＦＦするとき（本図に示す例では制御信号が「１」の場合）にトライステートバッファ４９はＯＮになる。
【００２６】
本実施形態によれば、デジタル用テスタ２に中継回路４を取り付けたままで、Ａ／Ｄコンバータ８２を有する半導体装置８及びデジタル素子（例えばトランジスタ）を有する半導体装置のいずれも試験することができる。
【００２７】
すなわちＡ／Ｄコンバータ８２を有する半導体装置８を試験するときは、トライステートバッファ４６をＯＮさせ、かつトライステートバッファ４９をＯＦＦさせればよい。このようにすると、入力端子４１に入力されたデジタル信号は出力端子４５に伝送せず、かつＤ／Ａコンバータ４２によってアナログ信号に変換されてからいずれかの出力端子４５に伝送される。
【００２８】
またデジタル素子を有する半導体装置を試験するときは、トライステートバッファ４６をＯＦＦさせ、かつトライステートバッファ４９をＯＮさせればよい。このようにすると、入力端子４１に入力されたデジタル信号は、直接出力端子４５に伝送され、かつＤ／Ａコンバータ４２が生成したアナログ信号は出力端子４５に伝送されない。
【００２９】
以上、本実施形態によっても第１の実施形態と同様の効果を得ることができる。また、デジタル用テスタ２に中継回路４を取り付けたままで、Ａ／Ｄコンバータ８２を有する半導体装置８及びデジタル素子（例えばトランジスタ）を有する半導体装置のいずれも試験することができる。また、半導体装置の設計やチップサイズを変える必要が無く、このため半導体装置の単価も上昇しない。
【００３０】
図４は、本発明の第４の実施形態に係る半導体装置の試験方法を説明するための図である。本実施形態は、中継回路４の構成を除いて第３の実施形態と同様である。以下、第３の実施形態と同様の構成については同一の符号を付して説明を省略する。
【００３１】
本実施形態において中継回路４の配線４４は、出力端子４５に接続する前に複数に分岐して、複数の出力端子４５それぞれに接続している。そして分岐後の複数の配線４４には、それぞれトライステートバッファ４６が設けられている。複数のトライステートバッファ４６の制御信号は、互いに異なる入力端子４６ａから入力される。また複数のトライステートバッファ４９のすべてには、入力端子４９ａから同一の制御信号が入力される。すなわち本実施形態において、すべてのトライステートバッファ４６は、他のトライステートバッファ４６及びトライステートバッファ４９のいずれからも独立して制御されるが、複数のトライステートバッファ４９は、すべて同時にＯＮ又はＯＦＦする。
【００３２】
本実施形態によれば、第３の実施形態と同様の効果を得ることができる。また中継回路４が有する出力端子４５のいずれからもアナログ信号を出力することができるため、Ａ／Ｄコンバータ８２がいずれの入力用のパッド８１に電気的に接続している場合でも、Ａ／Ｄコンバータ８２の試験を行える。このため、半導体装置８の構造が変わってＡ／Ｄコンバータ８２が接続するパッド８１が変わっても、中継回路４の構成を変える必要がなくなる。
【００３３】
図５は、本発明の第５の実施形態に係る半導体装置の試験方法を説明するための図である。本実施形態は、第３の実施形態において中継回路４として示した回路がプローブカード６に内蔵されている点、及び出力端子４５が設けられておらず配線４４，４８が直接プローブカード６のプローブ端子６２に接続されている点を除いて、第３の実施形態と同様である。以下、第３の実施形態と同様の構成については同一の符号を付して説明を省略する。
【００３４】
本実施形態によっても、第３の実施形態と同様の効果を得ることができる。また中継回路４を独立して設ける必要がないため、デジタル用テスタ２及びこれに付随する装置に大きな変更を加える必要がなくなる。
【００３５】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば上記した各実施形態において半導体装置８は、Ａ／Ｄコンバータ８２の代わりに他のアナログ素子を有していてもよい。この場合、他のアナログ素子の試験が行われる。
【００３６】
また、第１、第２、及び第４の実施形態それぞれにおいて、第３の実施形態のように、中継回路４として示した回路をプローブカード６に内蔵して、配線４４，４８が直接プローブカード６のプローブ端子６２に接続してもよい。また、この変形例及び第３〜第５の実施形態それぞれにおいて、トライステートバッファ４６は配線４４ではなく配線４３に設けられてもよい。
【図面の簡単な説明】
【００３７】
【図１】第１の実施形態に係る半導体装置の試験方法を説明するための図。
【図２】第２の実施形態に係る半導体装置の試験方法を説明するための図。
【図３】第３の実施形態に係る半導体装置の試験方法を説明するための図。
【図４】第４の実施形態に係る半導体装置の試験方法を説明するための図。
【図５】第５の実施形態に係る半導体装置の試験方法を説明するための図。
【図６】アナログ素子を有する半導体装置の従来の試験方法を説明するための図。
【符号の説明】
【００３８】
２，１０２…デジタル用テスタ、４…中継回路、６，１０６…プローブカード、８，１０８…半導体装置、４１，４１ａ，４６ａ，４７，４９ａ…入力端子、４２…Ｄ／Ａコンバータ、４３，４３ａ，４４，４８…配線、４５…出力端子、４６，４９…トライステートバッファ、６２…プローブ端子、８１，８３，１０８ａ，１０８ｂ…パッド、８２，１０９…Ａ／Ｄコンバータ
【図１】
2009053007.tif 000003
【図２】
2009053007.tif 000004
【図３】
2009053007.tif 000005
【図４】
2009053007.tif 000006
【図５】
2009053007.tif 000007
【図６】
2009053007.tif 000008