(57)【要約】【課題】本発明は、複数のチャンネルを振り分けてデータ転送するＤＭＡコントローラに関する。【解決手段】ＤＭＡコントローラ４は、画像処理ユニット３Ｒ、３Ｇ、３Ｂの接続されているチャンネルｃｈ０〜ｃｈ２からのデータ転送要求を、アービタ部１１が、所定の転送順位に基づいて選択して、該選択したチャンネルｃｈ０〜ｃｈ２からのパケットデータをパケットバッファ１４ａ、１４ｂの１つに一旦保管し、ユニット制御部１２が、該保管したパケットデータの転送元のチャンネルｃｈ０〜ｃｈ２と転送要求をシステムバスインターフェイス部１５に送り、システムバスインターフェイス部１５が、転送レジスタ部１６の該チャンネルｃｈ０〜ｃｈ２のレジスタ情報に基づいて該チャンネルｃｈ０〜ｃｈ２に応じたメモリアドレスを生成してパケットバッファ１４ａ、１４ｂの該パケットデータをシステムバス５を介してメモリ６に転送する。【選択図】          図２
2009048276.tif 000002
【特許請求の範囲】
【請求項１】
データ処理モジュールとメモリとの間でのシステムバスを介した所定のブロックデータ毎のデータ転送を制御するＤＭＡコントローラにおいて、それぞれに前記データ処理モジュールが接続可能な複数のチャンネルを有し、該複数の各チャンネルのデータ転送設定情報を保持する転送情報保持手段と、前記ブロックデータを一時保管する所定数のデータバッファと、該データバッファの使用状況を管理するバッファ制御手段と、該複数のチャンネルからのデータ転送要求のうち１つのデータ転送要求を所定の選択順位に基づいて許可して、該チャンネルからのブロックデータを該データバッファに一旦保管させるアービタ手段と、該バッファ制御手段の管理する該データバッファの使用状況に基づいて該アービタ手段の該選択順位を調整して該各チャンネルからのデータ転送要求を制御するチャンネル制御手段と、該転送情報保持手段のデータ転送設定情報に基づいて該チャンネルに応じたメモリアドレスを生成して該データバッファの該ブロックデータを前記システムバスを介して前記メモリにデータ転送するバスインターフェイス手段とを備えていることを特徴とするＤＭＡコントローラ。
【請求項２】
前記転送情報保持手段は、前記各チャンネル毎に、スタートアドレス、主走査幅、副走査幅それぞれの設定情報及び主走査カウンタと副走査カウンタのカウンタ値を保持することを特徴とする請求項１記載のＤＭＡコントローラ。
【請求項３】
前記アービタ手段は、前記ブロックデータとして、主走査の後端に到達するまでのデータまたは１パケットのデータを許可することを特徴とする請求項１または請求項２記載のＤＭＡコントローラ。
【請求項４】
前記チャンネル制御手段は、前記チャンネルから前記ブロックデータが１回入力される毎に、前記アービタ手段の前記選択順位を所定の方法で更新させることを特徴とする請求項１から請求項３のいずれかに記載のＤＭＡコントローラ。
【請求項５】
前記アービタ手段は、前記チャンネル毎に前記ブロックデータサイズを設定可能であり、該チャンネル毎に、該設定に応じたサイズのブロックデータの転送を許可することを特徴とする請求項１から請求項４のいずれかに記載のＤＭＡコントローラ。
【請求項６】
前記転送情報保持手段は、前記チャンネル毎に前記メモリのディスクリプタアドレスを有し、前記バスインターフェイス手段は、該ディスクリプタアドレスに基づいてディスクリプタ方式でデータ転送を行うことを特徴とする請求項１から請求項５のいずれかに記載のＤＭＡコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＭＡコントローラに関し、詳細には、複数のチャンネルを振り分けてデータ転送するＤＭＡコントローラに関する。
【背景技術】
【０００２】
複写装置、プリンタ装置、ファクシミリ装置、複合装置等の画像処理装置においては、例えば、複合装置では、スキャナユニットから入力される画像データをメモリへ転送して、紙面の情報を画像データとして取り込み、また、メモリ上の画像データをプロッタユニットへ転送して、電子データをレーザービーム等を用いて紙面上に印刷出力する。また、画像処理装置においては、近年、複合化及びデジタル化に伴って、ＲＡＭ（Random Access Memory）等の半導体メモリを利用した画像処理が種々行われるようになってきている。このようなメモリ上にあるデータを高速に転送する技術としては、ＤＭＡ（Direct Memory Access）があり、ＤＭＡでは、一般的に、メモリアドレスと転送量を指定することで、ＣＰＵ（Central Processing Unit ）が介在することなく、データ転送を行うが、メモリ上にデータが点在する場合には、ディスクリプタ方式を用いて、メモリ上に点在するデータを接続して連続的に転送を行う。
【０００３】
そして、ＤＭＡ転送においては、ＤＭＡコントローラは、各ユニットとシステムバスの間に配設され、データ転送のためのバッファ（通常、ＳＲＡＭ（Static  ＲＡＭ）で実装されている。）、該バッファを制御するバッファ制御回路、メモリアドレスや転送量等のデータ転送のための設定とその制御を行う制御回路及びシステムバスインターフェイス回路等を備えている。これらのＤＭＡコントローラの構成要素のうち、バッファの回路規模が大きいため、チップ内にＤＭＡコントローラを多く搭載することは、コストが高くつくという問題がある。
【０００４】
複合装置におけるユニット、例えば、プロッタユニットの要求するパフォーマンスは、プロッタユニットが各色１ラインずつを紙にプロットして印刷する際の１ラインの印刷時間内に各色１ライン分のデータが供給されることであるが、ユニットは、ライン毎に、ＤＭＡコントローラに対してデータを連続して要求する。ＤＭＡコントローラは、このユニットからのデータ要求に従ってメモリから画像データを読み込んでユニットに転送することでユニットから要求されるパフォーマンス（１ラインの画像データを１ラインの出力期間で出力する）を満たすことができる。
【０００５】
このようなユニットからのデータ要求に応じたＤＭＡコントローラによるデータ転送は、プロッタユニットだけでなく、スキャナユニットからライン単位で入力されるＲＧＢの画像データをメモリへ転送する場合にも、３個のＤＭＡコントローラを用いて、データ転送を行う。
【０００６】
そして、従来、ＤＭＡ転送においては、カラーデータを転送する場合、カラーチャンネル毎にＤＭＡコントローラを設けて、転送と転送の間隔を１ライン内に転送できる範囲内で意図的に広くすることで、バスの混雑を避けて、リトライやディスコネクト、ウェイト等の無駄なアクセスの発生を抑制する技術が提案されている（特許文献１参照）。
【０００７】
【特許文献１】特開２００２−２７８９１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記従来技術にあっては、各チャンネルにＤＭＡコントローラを設けているため、１ライン内の転送を適切に時間内に行うことはできるが、各チャンネル毎にＤＭＡコントローラが必要であり、回路規模が大きくなるという問題がある。
【０００９】
特に、近年、ハードウェアの性能が向上し、システムバス側（メモリ側）の転送レートが高速になってきているため、同時並行して複数の転送を行うことが可能になりつつあるが、安価な複写装置や複合装置等においては、スキャナユニットやプロッタユニットが必要とする転送レートは、システムバス側ほどは高くなく、このような低価格機において、各チャンネル毎にＤＭＡコントローラを設けると、価格が高くなるという問題がある。
【００１０】
そこで、本発明は、複数のデータ処理モジュールとメモリとの間のデータ転送を安価にかつ適切に行うＤＭＡコントローラを提供することを目的としている。
【課題を解決するための手段】
【００１１】
請求項１記載の発明のＤＭＡコントローラは、データ処理モジュールとメモリとの間でのシステムバスを介した所定のブロックデータ毎のデータ転送を制御するＤＭＡコントローラにおいて、それぞれに前記データ処理モジュールが接続可能な複数のチャンネルを有し、該複数の各チャンネルのデータ転送設定情報を保持する転送情報保持手段と、前記ブロックデータを一時保管する所定数のデータバッファと、該データバッファの使用状況を管理するバッファ制御手段と、該複数のチャンネルからのデータ転送要求のうち１つのデータ転送要求を所定の選択順位に基づいて許可して、該チャンネルからのブロックデータを該データバッファに一旦保管させるアービタ手段と、該バッファ制御手段の管理する該データバッファの使用状況に基づいて該アービタ手段の該選択順位を調整して該各チャンネルからのデータ転送要求を制御するチャンネル制御手段と、該転送情報保持手段のデータ転送設定情報に基づいて該チャンネルに応じたメモリアドレスを生成して該データバッファの該ブロックデータを前記システムバスを介して前記メモリにデータ転送するバスインターフェイス手段とを備えていることにより、上記目的を達成している。
【００１２】
この場合、例えば、請求項２に記載するように、前記転送情報保持手段は、前記各チャンネル毎に、スタートアドレス、主走査幅、副走査幅それぞれの設定情報及び主走査カウンタと副走査カウンタのカウンタ値を保持してもよい。
【００１３】
また、請求項１または請求項２の場合、例えば、請求項３に記載するように、前記アービタ手段は、前記ブロックデータとして、主走査の後端に到達するまでのデータまたは１パケットのデータを許可してもよい。
【００１４】
さらに、請求項１から請求項３の場合、例えば、請求項４に記載するように、前記チャンネル制御手段は、前記チャンネルから前記ブロックデータが１回入力される毎に、前記アービタ手段の前記選択順位を所定の方法で更新させてもよい。
【００１５】
また、請求項１から請求項４の場合、例えば、請求項５に記載するように、前記アービタ手段は、前記チャンネル毎に前記ブロックデータサイズを設定可能であり、該チャンネル毎に、該設定に応じたサイズのブロックデータの転送を許可してもよい。
【００１６】
さらに、請求項１から請求項５の場合、例えば、請求項６に記載するように、前記転送情報保持手段は、前記チャンネル毎に前記メモリのディスクリプタアドレスを有し、前記バスインターフェイス手段は、該ディスクリプタアドレスに基づいてディスクリプタ方式でデータ転送を行ってもよい。
【発明の効果】
【００１７】
本発明のＤＭＡコントローラによれば、それぞれデータ処理モジュールの接続される複数のチャンネルからのデータ転送要求を、所定の選択順位に基づいて選択して、該選択したチャンネルからのブロックデータを複数の内部データバッファの１つに一旦保管し、該チャンネルのデータ転送設定情報に基づいて該チャンネルに応じたメモリアドレスを生成して該データバッファの該ブロックデータをシステムバスを介してメモリに転送するので、複数のチャンネルのデータ転送を１つのＤＭＡコントローラで切り替えて処理することができ、ＤＭＡコントローラの数を削減して、ＤＭＡコントローラの搭載される装置のコストを削減することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【実施例１】
【００１９】
図１〜図３は、本発明のＤＭＡコントローラの一実施例を示す図であり、図１は、本発明のＤＭＡコントローラの一実施例を適用した複合装置１の要部ブロック構成図である。
【００２０】
図１において、複合装置１は、スキャナユニット２、ＲＧＢ各色用の画像処理ユニット３Ｒ、３Ｇ、３Ｂ、ＤＭＡコントローラ４、システムバス５、メモリ６、他のＤＭＡコントローラ７及び他のユニット８等を備えており、カラーの画像データを処理する。
【００２１】
他のユニット８は、例えば、プロッタユニット、回転等を行う他の画像処理ユニット等であり、他のＤＭＡコントローラ７は、該他のユニット８とメモリ６とのＤＭＡデータ転送を行う。
【００２２】
スキャナユニット３は、原稿を主走査及び副走査して、ＲＧＢの３色の画像データをそれぞれ画像処理ユニット３Ｒ、３Ｇ、３Ｂに出力する。
【００２３】
画像処理ユニット（データ処理モジュール）３Ｒ、３Ｇ、３Ｂは、それぞれＲＧＢの画像データに対して、必要な画像処理を施した後、ＤＭＡコントローラ４に転送要求をライン毎に行って、ＤＭＡコントローラ４に処理済の画像データをメモリ６に転送させる。
【００２４】
ＤＭＡコントローラ４は、図２に示すように、アービタ部１１、ユニット制御部１２、バッファ制御部１３、パケットバッファ１４ａ、１４ｂ、システムバスインターフェイス部１５及び転送レジスタ部１６等を備えている。
【００２５】
アービタ部（アービタ手段）１１は、その各チャンネルｃｈ０、ｃｈ１、ｃｈ２のユニットＩ／Ｆに画像処理ユニット３Ｒ、３Ｇ、３Ｂが接続されており、ユニット制御部１２からは、転送可否信号及びチャンネル優先度を示す転送順位信号を受け取る。アービタ部１１は、ユニット制御部１２からの転送可否信号と転送順位信号に基づいて、複数チャンネルｃｈ０〜ｃｈ２の各画像処理ユニット３Ｒ、３Ｇ、３Ｂからのデータ転送要求のうち１つのチャンネルｃｈ０〜ｃｈ２を選択して、該選択したチャンネルｃｈ０〜ｃｈ２と該チャンネルｃｈ０〜ｃｈ２の画像処理ユニット３Ｒ、３Ｇ、３Ｂから受け取った所定サイズの画像データであるパケットデータ（ブロックデータ）と該転送チャンネルｃｈ０〜ｃｈ２を通知する転送チャンネル信号をユニット制御部１２を介してバッファ制御部１３に転送する。アービタ部１１は、パケットカウンタ１１ａを備えており、バッファ制御部１３に転送したパケットデータのデータ量をカウントする。アービタ部１１は、パケットカウンタ１１ａのカウント結果を利用して、パケットデータのデータ量を適宜のデータ量に制御することができる。また、アービタ部１１は、各画像処理ユニット３Ｒ、３Ｇ、３Ｂからのデータを、画像の主走査後端に達するか、１パケット分のデータに分割してバッファ制御部１３に転送する。したがって、アービタ部１１は、１つの画像処理ユニット３Ｒ、３Ｇ、３Ｂによって独占されることがなく、各チャンネルからの転送要求を待たせて、順次、応答する。
【００２６】
バッファ制御部（バッファ制御手段）１３は、バッファ使用状況カウンタ部（図２では、使用状況とのみ記載）１３ａを備え、バッファ制御部１３には、転送するパケットデータを一時的に保管するパケットバッファ（データバッファ）１４ａ、１４ｂが複数（図２では、２個）接続されている。各パケットバッファ１４ａ、１４ｂは、１パケット分を保管する容量を有している。このパケットバッファ１４ａ、１４ｂの数は、２個以上であれば、制限されない。バッファ制御部１３は、アービタ部１１からパケットデータを受け取ると、バッファ使用状況カウンタ部１３ａがカウントアップし、パケットバッファ１４ａ、１４ｂからシステムバスインターフェイス部１５にパケットデータを出力したときには、バッファ使用状況カウンタ部１３ａがカウントダウンして、パケットバッファ１４ａ、１４ｂの使用状況を管理する。
【００２７】
ユニット制御部（チャンネル制御手段）１２は、アービタ部１１を介して画像処理ユニット３Ｒ、３Ｇ、３Ｂから送られてきたパケットデータを、バッファ制御部１３を介してパケットバッファ１４ａ、１４ｂに転送すると、システムバスインターフェイス部１５にその転送チャンネルｃｈ０〜ｃｈ２の情報とともに転送要求を出し、また、連続して同じチャンネルｃｈ０〜ｃｈ２が転送権を得ないように、アービタ部１１への上記チャンネル優先度を示す転送順位信号を、所定の方法、例えば、今回の転送チャンネルｃｈ０〜ｃｈ２を最下位に設定する方法等で更新する。さらに、ユニット制御部１２は、パケットバッファ１４ａ、１４ｂの使用状況カウンタ部１３ａを参照して、アービタ部１１への上記入力可否を指示する転送可否信号を更新する。
【００２８】
転送レジスタ部（転送情報保持手段）１６は、各チャンネル（ｃｈ０、ｃｈ１、ｃｈ２）用のデータ転送設定情報を管理するための転送レジスタ１６ａ〜１６ｃを備えており、各転送レジスタ１６ａ〜１６ｃには、スタートアドレス、主走査幅、副走査幅、主走査カウンタ値及び副走査カウンタ値がデータ転送設定情報として格納される。
【００２９】
システムバスインターフェイス部（バスインターフェイス手段）１５は、アドレス生成部１５ａを備えており、ユニット制御部１２から転送要求と転送チャンネルが送られてくると、アドレス生成部１５ａが、転送レジスタ部１６の対応するチャンネルｃｈ０〜ｃｈ２の転送レジスタ１６ａ〜１６ｃからスタートアドレス、主走査カウンタ値及び副走査カウンタ値を読み出して、該パケットデータの転送先のメモリ６のメモリアドレスを生成する。システムバスインターフェイス部１５は、アドレス生成部１５ａがメモリアドレスを生成すると、転送対象のパケットデータをパケットバッファ１４ａ、１４ｂから読み出して、システムバス５を介してメモリ６の該メモリアドレスに転送する。システムバスインターフェイス部１５は、パケットデータの転送が完了すると、転送レジスタ部１６の該当チャンネルｃｈ０〜ｃｈ２の転送レジスタ１６ａ〜１６ｃのカウンタ値を更新する。
【００３０】
次に、本実施例の作用を説明する。本実施例の複合装置１は、スキャナユニット２が起動されて原稿の画像を読み取ってＲＧＢの各色のラインデータとして画像処理ユニット３Ｒ、３Ｇ、３Ｂに出力し、各画像処理ユニット３Ｒ、３Ｇ、３Ｂが、スキャナユニット２からの各色の画像データに対して必要な画像処理を施した後、データ転送要求をユニットＩ／Ｆを介してＤＭＡコントローラ４のアービタ部１１に送る。
【００３１】
アービタ部１１は、ユニット制御部１２からの転送可否と転送順位に基づいて、複数チャンネルｃｈ０〜ｃｈ２の各画像処理ユニット３Ｒ、３Ｇ、３Ｂからのデータ転送要求のうち１チャンネルｃｈ０〜ｃｈ２を選択して、選択した転送チャンネルｃｈ０〜ｃｈ２と該選択したチャンネルｃｈ０〜ｃｈ２の画像処理ユニット３Ｒ、３Ｇ、３Ｂから受け取ったパケットデータと該転送チャンネルｃｈ０〜ｃｈ２を通知する転送チャンネル信号をユニット制御部１２を介してバッファ制御部１３に転送する。アービタ部１１は、バッファ制御部１３に転送したパケットデータをパケットカウンタ１１ａでカウントする。アービタ部１１は、転送チャンネルｃｈ０〜ｃｈ２の画像処理ユニット３Ｒ、３Ｇ、３Ｂからのラインデータが、画像の主走査後端に達するか、１パケット分のデータになると、該画像処理ユニット３Ｒ、３Ｇ、３Ｂからのデータの受け付けを終了する。
【００３２】
バッファ制御部１３は、アービタ部１１からパケットデータを受け取ると、バッファ使用状況カウンタ部１３ａがカウントアップする。
【００３３】
ユニット制御部１２は、アービタ部１１を介して画像処理ユニット３Ｒ、３Ｇ、３Ｂからパケットデータを受け取って、バッファ制御部１３を介してパケットバッファ１４ａ、１４ｂに転送すると、システムバスインターフェイス部１５にその転送チャンネル情報とともに転送要求を出し、また、連続して同じチャンネルが転送権を得ないように、アービタ部１１に出力しているチャンネル優先度を示す転送順位信号を更新する。さらに、ユニット制御部１２は、パケットバッファ１４ａ、１４ｂの使用状況カウンタ部１３ａを参照して、アービタ部１１への上記入力可否を指示する送可否信号を更新する。
【００３４】
システムバスインターフェイス部１５は、ユニット制御部１２から転送要求と転送チャンネルを受け取ると、そのアドレス生成部１５ａが、転送レジスタ部１６の対応するチャンネルの転送レジスタ１６ａ〜１６ｃからスタートアドレス、主走査カウンタ値及び副走査カウンタ値からパケットデータの転送先のメモリ６のメモリアドレスを生成し、アドレス生成部１５ａがメモリアドレスを生成すると、転送対象のパケットデータをパケットバッファ１４ａ、１４ｂから読み出してシステムバス５を介してメモリ６の該メモリアドレスに転送する。システムバスインターフェイス部１５は、パケットデータの転送が完了すると、転送レジスタ部１６の該当チャンネルｃｈ０〜ｃｈ２の転送レジスタ１６ａ〜１６ｃのカウンタ値を更新する。
【００３５】
ＤＭＡコントローラ４は、上記動作を各チャンネルｃｈ０〜ｃｈ２の画像処理ユニット３Ｒ、３Ｇ、３Ｂからの転送要求に応じて、順次行うが、いま、チャンネルｃｈ０〜ｃｈ２が３つで、パケットバッファ１４ａ、１４ｂを２つ備えているため、図３に示すように、１ラインの同期信号の間に、各チャンネルｃｈ０〜ｃｈ２のパケットデータを２つのパケットバッファ１４ａ、１４ｂを利用して、順次システムバス５を介してメモリ６に転送する。
【００３６】
このように、本実施例の複合装置１のＤＭＡコントローラ４は、それぞれデータ処理モジュール画像処理ユニット３Ｒ、３Ｇ、３Ｂの接続されている複数のチャンネルｃｈ０〜ｃｈ２からのデータ転送要求を所定の選択順位に基づいて選択して、該選択したチャンネルｃｈ０〜ｃｈ２からのパケットデータを、パケットバッファ１４ａ、１４ｂの１つに一旦保管し、該チャンネルｃｈ０〜ｃｈ２のデータ転送設定情報である転送レジスタ部１６のレジスタ情報に基づいて該チャンネルｃｈ０〜ｃｈ２に応じたメモリアドレスを生成して該パケットバッファ１４ａ、１４ｂの該パケットデータをシステムバス５を介してメモリ６に転送している。
【００３７】
したがって、複数のチャンネルｃｈ０〜ｃｈ２のデータ転送を１つのＤＭＡコントローラ４で効率的に処理することができ、ＤＭＡコントローラ４の数を削減して、ＤＭＡコントローラ４の搭載される装置のコストを削減することができるとともに、データ転送を適切に行うことができる。
【００３８】
また、本実施例の複合装置１のＤＭＡコントローラ４は、転送レジスタ部１６が、各チャンネルｃｈ０〜ｃｈ２毎に、スタートアドレス、主走査幅、副走査幅それぞれの設定情報及び主走査カウンタと副走査カウンタのカウンタ値を保持している。
【００３９】
したがって、複数チャンネルｃｈ０〜ｃｈ２のデータ転送を、時分割で並行して行うことができ、複数の画像処理ユニット３Ｒ、３Ｇ、３Ｂのデータ転送を要求される時間内に完了することができる。
【００４０】
さらに、本実施例の複合装置１のＤＭＡコントローラ４は、アービタ部１１が、１回で転送するデータサイズとして、主走査の後端に到達するまでのデータまたは１パケットのデータを許可している。
【００４１】
したがって、パケット単位だけでなく、ラインの終端でもデータ転送することができ、複数の画像処理ユニット３Ｒ、３Ｇ、３Ｂのデータ転送を、要求される時間内に完了することができる。
【００４２】
また、本実施例の複合装置１のＤＭＡコントローラ４は、ユニット制御部１２が、チャンネルｃｈ０〜ｃｈ２からパケットデータが１回入力される毎に、アービタ部１１の選択順位を所定の方法で更新させている。
【００４３】
したがって、パケット転送が完了する毎に、アービタ部１１の優先順位を切り替えて、全チャンネルｃｈ０〜ｃｈ２からのデータ転送要求に平等に対応することができ、複数の画像処理ユニット３Ｒ、３Ｇ、３Ｂのデータ転送を要求される時間内に完了することができる。
【００４４】
さらに、本実施例の複合装置１のＤＭＡコントローラ４は、アービタ部１１が、チャンネルｃｈ０〜ｃｈ２毎にデータサイズを設定可能であり、該チャンネルｃｈ０〜ｃｈ２毎に、該設定に応じたサイズのパケットデータの転送を許可している。
【００４５】
したがって、特定の画像処理ユニット３Ｒ、３Ｇ、３Ｂの転送量を制御することができ、複数の画像処理ユニット３Ｒ、３Ｇ、３Ｂのデータ転送を要求される時間内に完了することができる。
【００４６】
また、本実施例の複合装置１のＤＭＡコントローラ４は、転送レジスタ部１６が、チャンネル毎にメモリ６のディスクリプタアドレスを有し、システムバスインターフェイス部１５が、該ディスクリプタアドレスに基づいてディスクリプタ方式でデータ転送を行ってもよい。
【００４７】
このようにすると、チャンネルｃｈ０〜ｃｈ２毎にディスクリプタ方式でデータ転送して、ＣＰＵの介在を減らすことができ、ＣＰＵの処理効率を向上させることができる。
【００４８】
以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記のものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００４９】
本発明は、複数のユニットからのデータを安価にかつ適切にメモリに転送する複合装置、複写装置等の画像処理装置やコンピュータ等のデータ処理装置に適用することのできるＤＭＡコントローラに利用することができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の一実施例を適用した複合装置の要部ブロック構成図。
【図２】図１のＤＭＡコントローラの詳細なブロック構成図。
【図３】図２のＤＭＡコントローラの各データの転送タイミングチャート。
【符号の説明】
【００５１】
１  複合装置
２  スキャナユニット
３Ｒ、３Ｇ、３Ｂ  画像処理ユニット
４  ＤＭＡコントローラ
５  システムバス
６  メモリ
７  他のＤＭＡコントローラ
８  他のユニット
１１  アービタ部
１１ａ  パケットカウンタ
１２  ユニット制御部
１３  バッファ制御部
１３ａ  バッファ使用状況カウンタ部
１４ａ、１４ｂ  パケットバッファ
１５  システムバスインターフェイス部
１５ａ  アドレス生成部
１６  転送レジスタ部
１６ａ〜１６ｃ  転送レジスタ
【図１】
2009048276.tif 000003
【図２】
2009048276.tif 000004
【図３】
2009048276.tif 000005