(57)【要約】【課題】ビア位置に形成されるパッドの平面寸法を小さくすることにより、上層の導電層における配線パターン形成の設計自由度を向上させることができる半導体基板の製造方法および半導体基板を提供する。【解決手段】コア基板１０に下層の配線パターン２０を形成し、下層の配線パターン２０を保護する第１の絶縁層３０を形成し、第１の絶縁層３０に第２の絶縁層であるレジスト４０を積層し、レジスト４０に上層の配線パターン８０を形成するためのパターン溝４２を形成した後、レジスト４０に向けてレーザ光を照射し、レジスト４０と第１の絶縁層３０を厚さ方向に連通し下層の配線パターン２０が底面に露出するビア穴６０を形成し、ビア穴６０内面、パターン溝４２内面、レジスト４０表面にシードメタル層７０を形成した後、シードメタル層７０上に電解めっきを行いめっき層７２を形成する。【選択図】図３
2009289869.tif 000002
【特許請求の範囲】
【請求項１】
基板上に配線パターンを形成する工程と、
前記配線パターンを絶縁樹脂により被覆して第１の絶縁層を形成する工程と、
前記第１の絶縁層に第２の絶縁層を積層する工程と、
前記第２の絶縁層に、上層の配線パターンを形成するためのパターン溝を形成する工程と、
前記第２の絶縁層に向けてレーザ光を照射し、前記第２の絶縁層と前記第１の絶縁層を厚さ方向に連通し下層配線パターンとなる前記配線パターンが底面に露出するビア穴を形成する工程と、
前記ビア穴の内面と、前記パターン溝の内面と、前記第２の絶縁層の表面とにシードメタル層を形成する工程と、
前記シードメタル層を給電層として電解めっきを行い、前記ビア穴、前記パターン溝内にめっき層を形成する工程と、
を有することを特徴とする半導体基板の製造方法。
【請求項２】
前記めっき層を形成する工程においては、前記第２の絶縁層の表面を被覆する厚さにめっき層を形成し、めっき層を形成する工程に続いて、前記第２の絶縁層の表面を被覆する前記めっき層を研磨して除去する工程を有することを特徴とする請求項１記載の半導体基板の製造方法。
【請求項３】
前記第２の絶縁層は、前記半導体基板を構成する絶縁層となる感光性樹脂材からなり、
前記パターン溝を形成する工程においては、前記第２の絶縁層を露光および現像して前記パターン溝を形成することを特徴とする請求項１または２記載の半導体基板の製造方法。
【請求項４】
下層の配線パターンを被覆する第１の絶縁層と、
前記第１の絶縁層に積層された第２の絶縁層と、
前記第２の絶縁層と同層に、前記第２の絶縁層と同厚に形成され、前記第２の絶縁層により配線間が絶縁された上層の配線パターンと、
前記第２の絶縁層の表面から前記下層の配線パターンに到達するビア穴が形成され、該ビア穴に導体が充填されて前記下層の配線パターンと前記上層の配線パターンとが電気的に接続された半導体基板であって、
前記ビア穴の内周面が、前記第１の絶縁層と前記第２の絶縁層の積層境界面において面一であることを特徴とする半導体基板。
【請求項５】
前記第２の絶縁層は、感光性樹脂であることを特徴とする請求項４記載の半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の製造方法および半導体基板に関する。
【背景技術】
【０００２】
半導体基板には高集積化および高機能化が常に求められている。
従来、半導体基板は形成すべき配線を微細化することにより配線を高密度化し、半導体基板の高集積化および高機能化が図られている。
このような半導体基板としては、例えば特許文献１に記載されているように、基板上に複数層に積層して配線パターンを形成し、絶縁層に形成したビア穴に導体を充填することにより層間で配線パターンを電気的に接続させたものがある。
【０００３】
図４〜図６に従来の回路基板の製造方法の一例を示す。まず、コア基板１１０に下層の配線パターン１２０を形成（図４（ａ））し、下層の配線パターン１２０に絶縁層１３０を被覆（図４（ｂ））する。次いで、絶縁層１３０に下層の配線パターン１２０を露出させるビア穴１６０をレーザ加工により形成（図４（ｃ））し、絶縁層１３０の表面およびビア穴１６０の内表面に無電解銅めっきによるめっきシード層１７０を形成（図４（ｄ））する。
次に、シード層１７０の表面にめっきレジスト１４０を貼り付け（図５（ａ））、めっきレジスト１４０にパターン形成用マスク１５０を重ね合わせて露光（図５（ｂ））および現像（図５（ｃ））し、パターン溝１４２，１４３を形成する。
次に、パターン溝１４２，１４３が形成されためっきレジスト１４０を用い、めっきシード層１７０を給電層として電解銅めっきによりパターン溝１４２，１４３内に銅めっき層１７２（１８２）を形成（図６（ａ））し、めっきレジスト１４０をエッチング液により除去（図６（ｂ））する。この後、めっきレジスト１４０により被覆されていた部分のめっきシード層１７０をソフトエッチング（硫酸−過酸化水素系エッチング液）することで上層の配線パターン１８０およびパッド１８２を形成している（図６（ｃ））。
【特許文献１】特開２０００−５９０２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述した回路基板の製造方法においては、ビア穴１６０に形成した導体を介して下層の配線パターン１２０と上層の配線パターン１８０とを電気的に接続している。したがって、ビア穴１６０とビア穴１６０に連通するめっきレジストのパターン溝１４３とを正確に位置合わせしなければならない。より具体的には、パターン溝１４３を形成する際に、ビア穴１６０の位置にパターン形成用マスク１５０を正確に位置決めしてめっきレジスト１４０に重ね合わせる必要がある。
パターン形成用マスク１５０をめっきレジスト１４０上に配置する際には、絶縁層１３０に形成したビア穴１６０を位置決めの基準位置としてパターン形成用マスク１５０の位置合わせが行われている。このとき、パターン形成用マスク１５０を配置する際に用いられる装置の動作精度や、コア基板１１０が製造工程中に伸縮したりするため、コア基板１１０に形成されているすべてのビア穴１６０に正確に位置合わせしてパターン形成用マスク１５０を配置することができない。
【０００５】
このような位置ずれを解消するために、従来技術においては、ビア穴１６０に連通するパターン溝１４３をビア穴１６０よりも大径に形成して、ビア穴１６０とパターン溝１４３との位置ずれを吸収するようにしている。
しかしながら、このようにして形成したパターン形成用マスク１５０を用いて露光および現像して形成しためっきレジスト１４０は、ビア穴１６０の直上部分のパターン溝１４３がビア穴１６０よりも大径となりパッド１８２の平面寸法が大きくなってしまう。これにより、上層の配線パターン１８０におけるパターン形成領域が狭くなってしまうため、上層の配線パターン１８０の設計に制約が生じるといった課題がある。
【０００６】
そこで本願発明は、コア基板上に積層された絶縁層に形成された配線パターンのそれぞれをビアにより電気的に接続した半導体基板において、ビア位置に形成されるパッドの平面寸法を小さくすることにより、上層の導電層における配線パターン形成の設計自由度を向上させることができる半導体基板の製造方法および半導体基板の提供を目的としている。
【課題を解決するための手段】
【０００７】
以上の課題を解決するため本発明は、以下の構成を備える。
すなわち、基板上に配線パターンを形成する工程と、前記配線パターンを絶縁樹脂により被覆して第１の絶縁層を形成する工程と、前記第１の絶縁層に第２の絶縁層を積層する工程と、前記第２の絶縁層に、上層の配線パターンを形成するためのパターン溝を形成する工程と、前記第２の絶縁層に向けてレーザ光を照射し、前記第２の絶縁層と前記第１の絶縁層を厚さ方向に連通し下層配線パターンとなる前記配線パターンが底面に露出するビア穴を形成する工程と、前記ビア穴の内面と、前記パターン溝の内面と、前記第２の絶縁層の表面とにシードメタル層を形成する工程と、前記シードメタル層を給電層として電解めっきを行い、前記ビア穴、前記パターン溝内にめっき層を形成する工程と、を有することを特徴とする半導体基板の製造方法である。
【０００８】
上記半導体基板の製造方法においては、基板上に配線パターン層を３以上の複数層に形成し、最上層に形成された配線パターンとその直下に形成された配線パターン、若しくは、単数または複数の層間隔をあけて形成された配線パターンのいずれかと、をビア穴に形成した導体により電気的に接続することも含んでいる。
また、３以上の複数層の配線パターン層が基板上に形成されている場合、中間位置における配線パターン層において隣接する配線パターンどうし、若しくは、単数または複数の層間隔をあけて形成されている配線パターンのいずれかと、をビア穴に充填した導体により電気的に接続することも上記発明に含まれている。
【０００９】
また、前記めっき層を形成する工程においては、前記第２の絶縁層の表面を被覆する厚さにめっき層を形成し、めっき層を形成する工程に続いて、前記第２の絶縁層の表面を被覆する前記めっき層を研磨して除去する工程を有することを特徴とする。これにより、上層の配線パターン表面の高さを均一にそろえることができる。また、研磨量を調整することにより、配線パターンの高さ寸法を任意の寸法に形成することもできる。
【００１０】
また、前記第２の絶縁層は、前記半導体基板を構成する絶縁層となる感光性樹脂材からなり、前記パターン溝を形成する工程においては、前記第２の絶縁層を露光および現像して前記パターン溝を形成することを特徴とする。これにより、微細配線パターンを形成するためのパターン溝を精度よく形成することができる。
【００１１】
また、半導体基板の発明として、下層の配線パターンを被覆する第１の絶縁層と、前記絶縁層に積層された第２の絶縁層と、前記第２の絶縁層と同層に、前記第２の絶縁層と同厚に形成され、前記第２の絶縁層により配線間が絶縁された上層の配線パターンと、前記第２の絶縁層の表面から前記下層の配線パターンに到達するビア穴が形成され、該ビア穴に導体が充填されて前記下層の配線パターンと前記上層の配線パターンとが電気的に接続された半導体基板であって、前記ビア穴の内周面が、前記第１の絶縁層と前記第２の絶縁層の積層境界面において面一であることを特徴とする。
第２の絶縁層は感光性樹脂により形成されていることが上層の配線パターン形成上好都合である。
【発明の効果】
【００１２】
本発明にかかる半導体基板の製造方法を採用することにより、ビア穴位置におけるパッドの平面形状を小さく形成することができ、上層の配線パターンを形成するための平面領域の損失が減り、上層の配線パターンの設計における自由度が大幅に向上する。また、ビア穴を一回の工程で作成するため、ビア穴形成時における誤差を少なくすることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明にかかる半導体基板の製造方法の実施形態について、図面に基づいて説明する。図１〜図３は、本実施形態における半導体基板の製造方法における各段階の状態を示す断面図である。なお、図１〜図３における半導体基板はコア基板の片側部分のみを示しているが、コア基板の下側面についても上側面と同様の構成にすることができるのはもちろんである。
【００１４】
まず、図１（ａ）に示すように、両面銅貼基板により形成されたコア基板１０の表面に下層の配線パターン２０を形成する。下層の配線パターン２０は、コア基板１０の表面を被覆する銅箔からなる金属層をエッチングレジストにより被覆し、金属層をエッチングするサブトラクティブ法により形成することができる。
【００１５】
下層の配線パターン２０を形成した後、図１（ｂ）に示すように、下層の配線パターン２０と上層の配線層とを絶縁する絶縁樹脂により被覆して第１の絶縁層３０（以下、単に絶縁層３０という）を形成する。絶縁層３０は、液状エポキシ樹脂のコーティングや、フィルム状エポキシ樹脂をラミネートすることによって形成することができる。
続いて図１（ｃ）に示すように、絶縁層３０の上面に第２の絶縁層であるめっきレジスト４０を積層する。本実施形態におけるめっきレジスト４０は、めっき析出後においても除去されることなく、上層の配線パターン８０の配線間を絶縁する絶縁層として製品に残すものである。本実施形態においてはこのようなめっきレジスト４０として、感光性樹脂からなるフィルムレジストを用いた。
【００１６】
続いて図１（ｄ）に示すように、めっきレジスト４０の表面にパターンマスク５０を位置決めして重ね合わせ、露光装置により露光し、めっきレジスト４０の未硬化部分を除去（現像）する。ここで、めっきレジスト４０に対するパターンマスク５０の位置決め方法は、撮影手段によりめっきレジスト４０および絶縁層３０を透視して視認した下層の配線パターン２０の形状を基準として、めっきレジスト４０上にパターンマスク５０を配置する方法等を用いることができる。
【００１７】
図２（ａ）は、絶縁層３０の表面に上層の配線パターン８０を形成するためのパターン溝４２を有するめっきレジスト４０を形成した状態を示す。
次いでレーザ光照射装置によって所定の部位にビア穴６０を形成する（図２（ｂ））。ビア穴６０は下層の配線パターン２０と上層の配線パターンとを接続するビアを形成する部位に形成する。
めっきレジスト４０は、すでにフォトリソグラフィー法によって露光され硬化しているから、レーザ光を照射することにより簡単に穴あけ加工をすることができる。ビア穴６０を形成するための位置は、めっきレジスト４０の表面に形成されたパターン溝４２を撮影手段により視認し、パターン溝４２のパターニングに基づいてビア穴６０の形成位置を算出すればよい。
【００１８】
レーザ光照射装置から照射されたレーザ光は、下層の配線パターン２０がストッパとして作用するので、めっきレジスト４０および絶縁層３０の厚さ方向に連通し、底面には下層の配線パターン２０が露出したビア穴６０が形成されることになる。また、図２（ｂ）に示すように、ビア穴６０は、めっきレジスト４０と絶縁層３０との両者に対して一回のレーザ光照射工程により形成されるから、連続的な形状を有するビア穴６０とすることができる。
すなわち、絶縁層３０におけるビア穴部分６２とめっきレジスト４０におけるビア穴部分６４とは、絶縁層３０とめっきレジスト４０との積層境界面において同一寸法に形成される。換言すれば、絶縁層３０とめっきレジスト４０との積層境界面におけるビア穴部分６２，６４の内周面に段差部分や位置ずれ部分が形成されることがなく、上層の配線パターン８０におけるビア穴６０位置のパッド８２の平面寸法を可及的に小さくすることができる。
【００１９】
ビア穴６０を形成した後、ビア穴６０内に残留した絶縁層３０やレジスト４０の溶解かす等の汚れをアルカリ洗浄等により除去（デスミア処理）した後、無電解銅めっきにより、めっきレジスト４０の表面とビア穴６０の内壁面（ビア穴６０により露出しためっきレジスト４０および絶縁層３０部分と、ビア穴６０により下層の配線パターン２０が露出した部分）にめっきシード層７０を形成する（図２（ｃ））。めっきシード層７０の代わりに、銅をスパッタリングする等により形成したシードメタル層としてもよい。
【００２０】
めっきシード層７０を形成した後、電解銅めっき法により銅めっき層７２を形成する。本実施形態においては図３（ａ）に示すように、めっきレジスト４０の上面全体を銅めっき７２層が覆う状態になるまで電解銅めっきを行った。このようにして銅めっき層７２を形成した後、研磨装置を用いてめっきレジスト４０の上面に析出した銅めっき層７２を研磨し、めっきレジスト４０に形成された溝部４２に充填された銅めっき層７２を独立させ、上層の配線パターン８０を形成する（図３（ｂ））。
【００２１】
本実施形態においては、銅めっき層７２を研磨する際に、少なくともめっきレジスト４０の上面部分におけるめっきシード層７０が除去されるまで銅めっき層７２の研磨処理を行う。必要に応じて、めっきレジスト４０および銅めっき層７２を所定の高さ寸法になるまで研磨処理してもよい。研磨装置としては、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）装置を用いることができる。
【００２２】
以上に説明した製造方法により得られた半導体基板１００は、図３（ｂ）に示すように、コア基板１０の表面に下層の配線パターン２０が形成され、下層の配線パターン２０が絶縁層３０により被覆されている。絶縁層３０にはパターン溝４２が形成されためっきレジスト４０が積層され、めっきレジスト４０の表面から下層の配線パターン２０にまで通じるビア穴６０に銅めっき層７２が充填され、下層の配線パターン２０と上層の配線パターン８０とを電気的に接続するビアとして形成されている。
【００２３】
ビア穴６０はめっきレジスト４０の表面位置から下層の配線パターン２０位置まで、内周面が面一となる（内周面に段差がない）ように連通して形成されている。めっきレジスト４０の表面を覆う高さ位置まで銅めっき層７２を析出した後、研磨処理により銅めっき層７２を独立した配線パターンとし、上層の配線パターン８０に形成している。
すなわち、本実施形態における半導体基板１００は、絶縁層３０およびめっきレジスト（第２の絶縁層）４０からなる二層構成の絶縁体を用いてダマシン法により上層の配線パターン８０が形成されている。これにより図３（ｂ）に示すようにビア穴６０の直上位置に形成されるパッド８２の平面寸法を小さくすることができる（ビア穴６０の上端面における径寸法と同じ寸法）ので、上層の配線パターン８０のパターン設計の自由度を大幅に向上させることができる。
【００２４】
また、めっきレジスト４０は感光性樹脂であるから、上層の配線パターン８０を形成するパターン溝４２を形成する際にフォトリソグラフィー法を採用することで、非感光性樹脂である絶縁層３０をストッパ層として機能させることができる。このようにして形成されたパターン溝４２の高さ寸法は、めっきレジスト４０の膜厚によって規定されることになるから、パターン溝４２の深さ寸法を均一に制御することができる。加えてめっきレジスト４０および銅めっき層７２の表面側から研磨処理をすることで上層の配線パターン８０を形成しているので、上層の配線パターン８０の配線寸法を精度よく管理することが可能になるという点においても好都合である。この点は、特に、上層の配線パターン８０の層内におけるインピーダンス特性を向上させることができるという利点がある。
【００２５】
以上に、本願発明について実施形態に基づいて詳細に説明してきたが、本願発明は上記に説明した実施形態に限定されるものではないのはもちろんである。例えば、本実施形態においては配線パターンの材料として銅を用いているが、他の導体を用いることができるのももちろんである。
また、図示しないが、本実施形態において説明した半導体基板１００において、上層の配線パターン８０の上にさらに上層となる配線パターンを積層させ、半導体基板１００の一方の面に３層以上の配線パターンを形成することももちろん可能である。半導体基板１００に形成する３層目以降の配線パターンの形成方法については、上述した図１（ｂ）〜図３（ｂ）に示した方法をそのまま適用することができる。
【００２６】
具体的には、コア基板１０の片側面に配線パターン層を３層以上に形成し、最上層に形成された配線パターンと、その直下に形成された配線パターン、若しくは、単数または複数の層間隔をあけて形成された配線パターンのいずれかと、をビア穴６０に充填した導体（ビア）により電気的に接続することもできる。また、コア基板１０の片側面に３層以上の配線パターンを有する場合は、中間位置における配線パターンにおいて隣接する配線パターンどうし、若しくは、単数または複数の層間隔をあけて形成されている配線パターンのいずれかと、をビア穴６０に充填した導体（ビア）により電気的に接続することもできるのはもちろんである。
【図面の簡単な説明】
【００２７】
【図１】本実施形態における半導体基板の製造方法における各状態を示す断面図である。
【図２】本実施形態における半導体基板の製造方法における各状態を示す断面図である。
【図３】本実施形態における半導体基板の製造方法における各状態を示す断面図である。
【図４】従来技術における半導体基板の製造方法における各状態を示す断面図である。
【図５】従来技術における半導体基板の製造方法における各状態を示す断面図である。
【図６】従来技術における半導体基板の製造方法における各状態を示す断面図である。
【符号の説明】
【００２８】
１０，１１０  コア基板
２０，１２０  下層の配線パターン
３０，１３０  絶縁層（第１の絶縁層）
４０，１４０  めっきレジスト（第２の絶縁層）
４２，１４２  パターン溝
５０，１５０  パターンマスク
６０，１６０  ビア穴
６２  絶縁樹脂部分のビア穴部分
６４  めっきレジスト部分のビア穴部分
７０，１７０  めっきシード層
７２，１７２  銅めっき層
８０，１８０  上層の配線パターン
８２，１８２  ビア穴直上位置のパッド
１００  半導体基板
【図２】
2009289869.tif 000003
【図１】
2009289869.tif 000004
【図３】
2009289869.tif 000005
【図４】
2009289869.tif 000006
【図５】
2009289869.tif 000007
【図６】
2009289869.tif 000008