(57)【要約】【課題】容量線１３２の電圧を変化させる構成において、横方向に発生する表示むらを抑える。【解決手段】画素１１０は、画素容量と、一端が画素電極に接続され他端が容量線１３２に接続された蓄積容量とを含む。容量線１３２は、１〜３２０行のそれぞれに対応して設けられ、容量線駆動回路１５０は、１〜３２０行のそれぞれにおいてＴＦＴ１５１、１５２の組を有する。ここで、あるｉ行目の走査線１１２に選択電圧が印加されてから選択電圧の印加終了後にかけて、ｉ行目の容量線１３２を第２電圧から所定値に電圧変化させる場合に、第１容量信号Ｖc1の電圧を、ｉ行目の走査線１１２に選択電圧が印加される期間の前方期間において、第２電圧から当該電圧変化方向に対して過剰に振った第１電圧とし、後方期間において第２電圧とする。【選択図】図１
2009162982.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、
複数のデータ線と、
前記複数の走査線に対応して設けられた複数の容量線と、
前記複数の走査線と前記複数のデータ線との交差に対応して設けられ、
各々は、一端が前記データ線に接続されるとともに、前記走査線に選択電圧が印加されたときに導通状態となる画素スイッチング素子と、一端が前記画素スイッチング素子の他端に接続され、他端がコモン電極に接続された画素容量と、前記画素容量の一端と前記走査線に対応して設けられた容量線との間に電気的に介挿された蓄積容量と、
を含む画素と、
を有する電気光学装置の駆動回路であって、
前記複数の走査線を所定の順番で選択し、選択した走査線に選択電圧を印加する走査線駆動回路と、
一の走査線に対応して設けられた容量線に対して、
当該一の走査線に選択電圧が印加される期間のうち、時間的に前方寄りの第１期間において第１電圧を印加し、
時間的に後方寄りの第２期間において第２電圧を印加するとともに、
当該一の走査線に対する選択電圧の印加が終了した後に、前記第２電圧から所定値だけ変化させる容量線駆動回路と、
前記選択電圧が印加された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、データ線を介して供給するデータ線駆動回路と、
を具備し、
前記第１電圧は、前記第２電圧とは異なる電圧であって、前記第２電圧に対して前記所定値への変化方向とは反対方向の電圧である
ことを特徴とする電気光学装置の駆動回路。
【請求項２】
一の画素容量では、前記コモン電極に対する画素電極の電位が高位側となる正極性書込と低位側となる負極性書込とが交互に実行され、
前記容量線駆動回路は、
前記正極性書込となる画素容量の容量線に対し、前記第２電圧として低位電圧を印加し、
前記負極性書込となる画素容量の容量線に対し、前記第２電圧として高位電圧を印加する
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項３】
前記容量線駆動回路は、
前記容量線の各々に対応して、第１および第２トランジスタの組を有し、
一の容量線に対応する前記第１トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が第１容量信号を給電する第１給電線に接続され、
前記第２トランジスタは、ゲート電極が当該一の走査線に対して所定数行だけ離間した走査線に接続され、ソース電極が第２容量信号を給電する第２給電線に接続され、
前記第１および第２トランジスタのドレイン電極が当該一の容量線に共通接続された
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項４】
前記容量線駆動回路は、
前記容量線の各々に対応して、第１乃至第４トランジスタの組を有し、
一の容量線に対応する前記第１トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が第１容量信号を給電する第１給電線に接続され、
前記第２トランジスタは、ソース電極が第２容量信号を給電する第２給電線に接続され
、
前記第３トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第２トランジスタをオフさせるためのオフ電圧を給電するオフ電圧給電線に接続され、
前記第４トランジスタは、ゲート電極が当該一の走査線に対して所定数行だけ離間した走査線に接続され、ソース電極が前記第２トランジスタをオンさせるためのオン電圧を給電するオン電圧給電線に接続され、
前記第３および第４トランジスタのドレイン電極が前記第２トランジスタのゲート電極に共通接続され、
前記第１および第２トランジスタのドレイン電極が当該一の容量線に接続された
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項５】
前記容量線の各々に対応して設けられ、各々は、当該一の容量線に対応する走査線に前記選択電圧が印加されたときに、当該一の容量線と検出線との間でオンする検出用スイッチング素子と、
前記第１期間において前記第１電圧をバッファリングした電圧を、
前記第２期間において前記検出線の電圧が前記第２電圧となるように制御した電圧を、
それぞれ前記第１容量信号として前記第１給電線に出力する容量信号出力回路と、
をさらに備える
ことを特徴とする請求項３または４に記載の電気光学装置の駆動回路。
【請求項６】
前記容量信号出力回路は、
前記第１期間において前記第１電圧となり、前記第２期間において前記第２電圧となる目標信号を非反転入力端に入力し、出力端が前記第１給電線に接続されたオペアンプと、
前記オペアンプの出力端と前記オペアンプの反転入力端との間に電気的に介挿され、前記第１期間においてオンし、前記第２期間においてオフする第１スイッチと、
前記検出線と前記オペアンプの反転入力端との間に電気的に介挿され、前記第１期間においてオフし、前記第２期間においてオンする第２スイッチと、
を含むことを特徴とする請求項５に記載の電気光学装置の駆動回路。
【請求項７】
前記容量信号出力回路は、
一の走査線に選択電圧が印加される期間のうち、時間的に前方の期間において前記給電線と前記検出線との間でオンする補助スイッチを有する
ことを特徴とする請求項５に記載の電気光学装置。
【請求項８】
前記容量線の各々に対応して、当該一の容量線と検出線との間に電気的に介挿された検出容量と、
前記第１期間において前記第１電圧をバッファリングした電圧を、
前記第２期間において前記検出線の電圧が前記第２電圧となるように制御した電圧を、
それぞれ前記第１容量信号として前記第１給電線に出力する容量信号出力回路と、
を、さらに備える
ことを特徴とする請求項３に記載の電気光学装置の駆動回路。
【請求項９】
複数の走査線と、
複数のデータ線と、
前記複数の走査線に対応して設けられた複数の容量線と、
前記複数の走査線と前記複数のデータ線との交差に対応して設けられ、
各々は、一端が前記データ線に接続されるとともに、前記走査線に選択電圧が印加されたときに導通状態となる画素スイッチング素子と、一端が前記画素スイッチング素子の他端に接続され、他端がコモン電極に接続された画素容量と、前記画素容量の一端と前記走
査線に対応して設けられた容量線との間に電気的に介挿された蓄積容量と、
を含む画素と、
を有する電気光学装置の駆動方法であって、
前記複数の走査線を所定の順番で選択し、選択した走査線に選択電圧を印加し、
一の走査線に対応して設けられた容量線に対し当該一の走査線に選択電圧が印加される期間のうち、時間的に前方寄りの第１期間において第１電圧を印加し、
時間的に後方寄りの第２期間において第２電圧を印加するとともに、
当該一の走査線に対する選択電圧の印加が終了した後に、前記第２電圧から前記所定値だけ変化させ、
前記選択電圧が印加された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、データ線を介して供給し、
前記第１電圧は、前記第２電圧とは異なる電圧であって、前記第２電圧に対して所定値への変化方向とは反対方向の電圧である
ことを特徴とする電気光学装置の駆動方法。
【請求項１０】
複数の走査線と、
複数のデータ線と、
前記複数の走査線に対応して設けられた複数の容量線と、
前記複数の走査線と前記複数のデータ線との交差に対応して設けられ、
各々は、一端が前記データ線に接続されるとともに、前記走査線に選択電圧が印加されたときに導通状態となる画素スイッチング素子と、一端が前記画素スイッチング素子の他端に接続され、他端がコモン電極に接続された画素容量と、前記画素容量の一端と前記走査線に対応して設けられた容量線との間に電気的に介挿された蓄積容量と、
を含む画素と、
前記複数の走査線を所定の順番で選択し、選択した走査線に選択電圧を印加する走査線駆動回路と、
一の走査線に対応して設けられた容量線に対して、
当該一の走査線に選択電圧が印加される期間のうち、時間的に前方寄りの第１期間において第１電圧を印加し、
時間的に後方寄りの第２期間において第２電圧を印加するとともに、
当該一の走査線に対する選択電圧の印加が終了した後に、前記第２電圧から前記所定値だけ変化させる容量線駆動回路と、
前記選択電圧が印加された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、データ線を介して供給するデータ線駆動回路と、
を具備し、
前記第１電圧は、前記第２電圧とは異なる電圧であって、前記第２電圧に対して所定値への変化方向とは反対方向の電圧である
ことを特徴とする電気光学装置。
【請求項１１】
請求項１０に記載の電気光学装置を有する
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶などの電気光学装置において容量線の電圧を変化させる場合に、横方向に発生する表示むらを抑える技術に関する。
【背景技術】
【０００２】
液晶などの電気光学装置では、走査線とデータ線との交差に対応して画素容量（液晶容量）が設けられるが、この画素容量を交流駆動する必要がある場合、データ信号の電圧振幅が正負の両極性となる。このため、データ線にデータ信号を供給するデータ線駆動回路においては、構成素子に電圧振幅に対応した耐圧が要求される。そこで、画素容量に並列して蓄積容量を設けるとともに、各行において蓄積容量を共通接続した容量線を、走査線の選択に同期させて２値電圧で駆動することにより、データ信号の電圧振幅を狭める技術が提案されている（特許文献１参照）。
【特許文献１】特開２００１−８３９４３号公報参照
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、この技術では、画素容量への電圧書き込み時において、容量線の電圧が、ノイズ等の重畳によって所定の電圧から乖離してしまうと、当該容量線に対応した画素は、目的とする階調とならなくなる。１行の容量線には多数の画素に対応しており、これらの画素がすべて目標とする階調にならなくなるので、表示ムラが容量線・走査線の延在方向である横方向に沿って現れることになる。
本発明は、このような事情に鑑みてなされたもので、その目的の１つは、容量線の電圧を変化させる構成において、横方向に発生する表示むらを抑える技術を提供することにある。
【課題を解決するための手段】
【０００４】
上記目的を達成するために、本発明に係る電気光学装置の駆動回路は、複数の走査線と、複数のデータ線と、前記複数の走査線に対応して設けられた複数の容量線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられ、各々は、一端が前記データ線に接続されるとともに、前記走査線に選択電圧が印加されたときに導通状態となる画素スイッチング素子と、一端が前記画素スイッチング素子の他端に接続され、他端がコモン電極に接続された画素容量と、前記画素容量の一端と前記走査線に対応して設けられた容量線との間に電気的に介挿された蓄積容量と、を含む画素と、を有する電気光学装置の駆動回路であって、前記複数の走査線を所定の順番で選択し、選択した走査線に選択電圧を印加する走査線駆動回路と、一の走査線に対応して設けられた容量線に対して、当該一の走査線に選択電圧が印加される期間のうち、時間的に前方寄りの第１期間において第１電圧を印加し、時間的に後方寄りの第２期間において第２電圧を印加するとともに、当該一の走査線に対する選択電圧の印加が終了した後に、前記第２電圧から所定値だけ変化させる容量線駆動回路と、前記選択電圧が印加された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、データ線を介して供給するデータ線駆動回路と、を具備し、前記第１電圧は、前記第２電圧とは異なる電圧であって、前記第２電圧に対して前記所定値への変化方向とは反対方向の電圧であることを特徴とする。本発明によれば、一の容量線は、自身に対応する走査線に選択電圧が印加された期間から、当該選択電圧の印加が終了した後にかけて、第２電圧から所定値だけ電圧変化する。このときに、蓄積容量に蓄積された電荷が画素容量に再配分されるので、画素容量に対して、データ信号に応じた値以上の電圧を保持させることができる。さらに、当該一の容量線は、画素容量に電圧を書き込むために走査線に選択電圧が印加される期間において、電圧変化方向に過剰に
振った第１電圧が印加された後に第２電圧が印加されるので、選択電圧の印加終了時において、第２電圧に収束させることができる。
【０００５】
本発明において、一の画素容量では、前記コモン電極に対する画素電極の電位が高位側となる正極性書込と低位側となる負極性書込とが交互に実行され、前記容量線駆動回路は、前記正極性書込となる画素容量の容量線に対し、前記第２電圧として低位電圧を印加し、前記負極性書込となる画素容量の容量線に対し、前記第２電圧として高位電圧を印加する構成が好ましい。
また、本発明において、前記容量線駆動回路については、前記容量線の各々に対応して、第１および第２トランジスタの組を有し、一の容量線に対応する前記第１トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が第１容量信号を給電する第１給電線に接続され、前記第２トランジスタは、ゲート電極が当該一の走査線に対して所定数行だけ離間した走査線に接続され、ソース電極が第２容量信号を給電する第２給電線に接続され、前記第１および第２トランジスタのドレイン電極が当該一の容量線に共通接続された構成としても良いし、前記容量線の各々に対応して、第１乃至第４トランジスタの組を有し、一の容量線に対応する前記第１トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が第１容量信号を給電する第１給電線に接続され、前記第２トランジスタは、ソース電極が第２容量信号を給電する第２給電線に接続され、前記第３トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第２トランジスタをオフさせるためのオフ電圧を給電するオフ電圧給電線に接続され、前記第４トランジスタは、ゲート電極が当該一の走査線に対して所定数行だけ離間した走査線に接続され、ソース電極が前記第２トランジスタをオンさせるためのオン電圧を給電するオン電圧給電線に接続され、前記第３および第４トランジスタのドレイン電極が前記第２トランジスタのゲート電極に共通接続され、前記第１および第２トランジスタのドレイン電極が当該一の容量線に接続された構成としても良い。特に、容量線に対し第１乃至第４トランジスタの組を有する構成では、容量線の電位が不確定となる期間をなくす、または、極力少なくすることができる。
【０００６】
また、容量線に対し第１および第２トランジスタの組、または、第１乃至第４トランジスタの組を有する構成においては、前記容量線の各々に対応して設けられ、各々は、当該一の容量線に対応する走査線に前記選択電圧が印加されたときに、当該一の容量線と検出線との間でオンする検出用スイッチング素子と、前記第１期間において前記第１電圧をバッファリングした電圧を、前記第２期間において前記検出線の電圧が前記第２電圧となるように制御した電圧を、それぞれ前記第１容量信号として前記第１給電線に出力する容量信号出力回路と、をさらに備える構成としても良い。選択電圧の印加期間のうち、時間的に前方寄りの第１期間では、容量線と検出線との電圧差が大きい場合があるので、検出線の電圧をいきなり第２電圧となるように制御すると、電流が多く流れたり、発振したりする不具合が発生する可能性がある。この構成では、第１期間では、そのような制御を行わず、バッファリングだけを行って、電圧差が小さくなるようにした上で、その後の第２期間で、上記制御を行うので、上記不具合の発生が抑えられる。
このような構成として、記容量信号出力回路は、前記第１期間において前記第１電圧となり、前記第２期間において前記第２電圧となる目標信号を非反転入力端に入力し、出力端が前記第１給電線に接続されたオペアンプと、前記オペアンプの出力端と前記オペアンプの反転入力端との間に電気的に介挿され、前記第１期間においてオンし、前記第２期間においてオフする第１スイッチと、前記検出線と前記オペアンプの反転入力端との間に電気的に介挿され、前記第１期間においてオフし、前記第２期間においてオンする第２スイッチと、を含む構成としても良い。
一方、前記容量信号出力回路は、一の走査線に選択電圧が印加される期間のうち、時間的に前方の期間において前記給電線と前記検出線との間でオンする補助スイッチを有する構成としても良い。このような構成によれば、補助スイッチがオンしたときに、容量信号
出力回路によって出力される第１容量信号を、第１給電線および第１トランジスタを介した経路とともに、検出線および補助スイッチを介した経路によっても容量線に供給することができる。
また、前記容量線の各々に対応して、当該一の容量線と検出線との間に電気的に介挿された検出容量と、前記第１期間において前記第１電圧をバッファリングした電圧を、前記第２期間において前記検出線の電圧が前記第２電圧となるように制御した電圧を、それぞれ前記第１容量信号として前記第１給電線に出力する容量信号出力回路と、を、さらに備える構成としても良い。この構成によれば、トランジスタ等を用いる場合と比較して、簡略化を図ることができる。
なお、本発明は、電気光学装置の駆動回路のみならず、駆動方法としても、電気光学装置としても、さらには、当該電気光学装置を有する電子機器としても概念することが可能である。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施の形態について図面を参照して説明する。
【０００８】
＜第１実施形態＞
まず、本発明の第１実施形態について説明する。図１は、本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、表示領域１００の周辺に、走査線駆動回路１４０、容量線駆動回路１５０、データ線駆動回路１９０が配置するとともに、制御回路２０が、これらの各部をそれぞれ制御する構成となっている。
【０００９】
表示領域１００は、画素１１０が配列する領域であり、本実施形態では、１行目から３２１行目までの計３２１行の走査線１１２が行（Ｘ）方向に延在するように設けられ、また、２４０列のデータ線１１４が列（Ｙ）方向に延在するように設けられている。そして、図１において最も下の３２１行目を除いた１〜３２０行目の走査線１１２と１〜２４０列目のデータ線１１４との交差に対応して、画素１１０がそれぞれ配列している。したがって、本実施形態では、画素１１０が表示領域１００において縦３２０行×横２４０列でマトリクス状に配列することになる。ただし、本発明をこの配列に限定する趣旨ではない。
【００１０】
３２１行目の走査線１１２は、画素１１０に対応していないので、ダミー走査線として機能する。このため、３２１行目の走査線１１２は、表示領域１００の垂直走査（走査線に順番に選択電圧を印加する動作）において、選択されても画素１１０に対する電圧書込にはなんら寄与しない。
また、１〜３２０行目の走査線１１２に対応して、それぞれ容量線１３２がＸ方向に延在して設けられている。このため、本実施形態において、容量線１３２については、ダミーとなる３２１行目の走査線１１２を除いた１〜３２０行目の走査線１１２に対応して設けられることになる。
【００１１】
ここで、画素１１０の詳細な構成について説明する。図２は、画素１１０の構成を示す図であり、ｉ行及びこれに下方向で隣接する（ｉ＋１）行と、ｊ列及びこれに右方向で隣接する（ｊ＋１）列との交差に対応する２×２の計４画素分の構成が示されている。
なお、ｉ、（ｉ＋１）は、画素１１０が配列する行を一般的に示す場合の記号であって、１以上３２０以下の整数であり、ｊ、（ｊ＋１）は、画素１１０が配列する列を一般的に示す場合の記号であって、１以上２４０以下の整数である。ここで、ｉ、（ｉ＋１）については、画素１１０が配列する行を一般的に示す場合には、１以上３２０以下の整数であるが、走査線１１２の行を説明する場合には、ダミーである３２１行目を含める場合があるので１以上３２１以下の整数となる。
【００１２】
図２に示されるように、各画素１１０は、画素スイッチング素子として機能するｎチャネル型の薄膜トランジスタ（thin film transistor：以下単に「ＴＦＴ」と略称する）１１６と、画素容量（液晶容量）１２０と、蓄積容量１３０とを有する。各画素１１０については互いに同一構成なので、ｉ行ｊ列に位置するもので代表して説明すると、当該ｉ行ｊ列の画素１１０において、ＴＦＴ１１６のゲート電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１４に接続され、そのドレイン電極は画素容量１２０の一端たる画素電極１１８に接続されている。
また、画素容量１２０の他端はコモン電極１０８に接続されている。このコモン電極１０８は、図１に示されるように全ての画素１１０にわたって共通であり、コモン信号Ｖcomが制御回路２０から供給される。なお、本実施形態においてコモン信号Ｖcomは、後述するように時間的に電圧ＬＣcomで一定である。
なお、図２において、Ｙｉ、Ｙ（ｉ＋１）は、それぞれｉ、（ｉ＋１）行目の走査線１１２に供給される走査信号を示し、また、Ｃｉ、Ｃ（ｉ＋１）は、それぞれｉ、（ｉ＋１）行目の容量線１３２の電圧を示している。
【００１３】
表示領域１００は、画素電極１１８が形成された素子基板とコモン電極１０８が形成された対向基板との一対の基板同士を、電極形成面が互いに対向するように一定の間隙を保って貼り合わせるとともに、この間隙に液晶１０５を封止した構成となっている。このため、画素容量１２０は、画素電極１１８とコモン電極１０８とで誘電体の一種である液晶１０５を挟持したものとなり、画素電極１１８とコモン電極１０８との差電圧を保持することになる。この構成において、画素容量１２０では、その透過光量が当該保持電圧の実効値に応じて変化する。
なお、本実施形態では説明の便宜上、画素容量１２０において保持される電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノーマリーホワイトモードとする。
【００１４】
また、ｉ行ｊ列の画素１１０における蓄積容量１３０は、一端が画素電極１１８（ＴＦＴ１１６のドレイン電極）に接続されるとともに、他端がｉ行目の容量線１３２に接続されている。ここで、画素容量１２０および蓄積容量１３０における容量値を、それぞれＣpixおよびＣsとする。
【００１５】
説明を再び図１に戻すと、制御回路２０は、各種の制御信号を出力して電気光学装置１０における各部の制御等をするとともに、第１容量信号Ｖc1を第１給電線１６５に供給し、第２容量信号Ｖc2を第２給電線１６７に供給し、さらにコモン信号Ｖcomをコモン電極
１０８に供給する。なお、制御信号や第１容量信号Ｖc1、第２容量信号Ｖc2については後述する。
【００１６】
表示領域１００の周辺には、上述したように、走査線駆動回路１４０や、容量線駆動回路１５０、データ線駆動回路１９０などの周辺回路が設けられている。
このうち、走査線駆動回路１４０は、制御回路２０による制御にしたがって、１フレームの期間において、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ３２０、Ｙ３２１を、それぞれ１、２、３、…、３２０、３２１行目の走査線１１２に供給するものである。詳細には、走査線駆動回路１４０は、走査線１１２を図１において上から数えて１、２、３、…、３２０、３２１行目という順番で選択して、選択した走査線への走査信号を選択電圧Ｖddに相当するＨレベルとし、それ以外の走査線への走査信号を非選択電圧Ｖssに相当するＬレベルとする。
【００１７】
なお、走査線駆動回路１４０は、図４に示されるように、制御回路２０から供給される
スタートパルスＤyを、クロック信号Ｃlyにしたがって順次シフトすること等によって、
走査信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ３２０、Ｙ３２１を出力する  また、本実施形態において１フレームの期間には、走査信号Ｙ１がＨレベルになってから走査信号Ｙ３２０がＬレベルになるまでの有効走査期間Ｆaのほか、それ以外の垂直帰線期間が含まれる
。なお、１行の走査線１１２が選択されて選択電圧が印加される期間が水平走査期間Ｈである。
【００１８】
容量線駆動回路１５０は、本実施形態では、１〜３２０行目の容量線１３２に対応して設けられたｎチャネル型のＴＦＴ１５１、１５２の組から構成される。ここで、ｉ行目の容量線１３２に対応するＴＦＴ１５１、１５２について説明すると、当該ＴＦＴ１５１（第１トランジスタ）のゲート電極は、ｉ行目の走査線１１２に接続され、そのソース電極は、第１給電線１６５に接続される一方、ＴＦＴ１５２（第２トランジスタ）のゲート電極は、（ｉ＋１）行目の走査線１１２に接続され、そのソース電極は、第２給電線１６７に接続されている。そして、ＴＦＴ１５１、１５２のドレイン電極同士がｉ行目の容量線１３２に共通接続されている。
【００１９】
このような構成において、ｉ行目の走査線１１２に供給される走査信号ＹｉがＨレベルになると、走査信号Ｙ（ｉ＋１）はＬレベルであるから、ｉ行目のＴＦＴ１５１がオンし、ＴＦＴ１５２がオフするので、ｉ行目の容量線１３２が第１給電線１６５に接続される。このため、ｉ行目の容量線１３２の電圧は、第１給電線１６５に供給される第１容量信号Ｖc1で決定されることになる。
次に、走査信号ＹｉがＬレベルとなり、次の（ｉ＋１）行目の走査線１１２に供給される走査信号Ｙ（ｉ＋１）がＨレベルになると、ｉ行目のＴＦＴ１５１がオフし、ＴＦＴ１５２がオンするので、ｉ行目の容量線１３２が第２給電線１６７に接続される。このため、ｉ行目の容量線１３２の電圧は、第２給電線１６７に供給された第２容量信号Ｖc2で決定されることになる。
【００２０】
データ線駆動回路１９０は、走査線駆動回路１４０によってＨレベルの走査信号が供給される走査線（選択走査線）に位置する画素１１０に対して、階調に応じた電圧であって、かつ、極性指示信号Ｐolで指定された極性に応じた電圧（詳細については後述する）のデータ信号をデータ線１１４に供給するものである。
ここで、データ線駆動回路１９０は、縦３２０行×横２４０列のマトリクス配列に対応した記憶領域（図示省略）を有し、各記憶領域には、それぞれ対応する画素１１０の階調値（明るさ）を指定する表示データＤaが記憶される。各記憶領域に記憶される表示デー
タＤaは、表示内容に変更が生じた場合に、制御回路２０によって変更後の表示データＤaが供給されて記憶領域の内容が書き換えられる。
データ線駆動回路１９０は、選択走査線に位置する画素１１０の表示データＤaを記憶
領域から１行分読み出すとともに、当該読み出した表示データで指定された階調および指定された極性に応じた電圧のデータ信号に変換し、データ線１１４に供給する動作を、選択走査線位置する１〜２４０列のそれぞれについて実行する。
【００２１】
書込極性は、制御回路２０によって出力される極性指定信号Ｐolによって指定される。詳細には、極性指定信号Ｐolは、本実施形態では図４に示されるように、ある１フレームの期間（「ｎフレーム」と表記）において、奇数１、３、５、…、３１９行への走査信号がＨレベルとなる期間においてＨレベルとなって正極性書込を指定し、偶数２、４、６、…、３２０行への走査信号がＨレベルとなる期間においてＬレベルとなって負極性書込を指定する。このため、本実施形態では、画素への書き込み極性が、走査線毎に反転する走査線反転（ライン反転）方式となる。
また、極性指示信号Ｐolは、次の（ｎ＋１）フレームにおいて、奇数行への走査信号がＨレベルとなる期間においてＬレベルとなり、偶数行への走査信号がＨレベルとなる期間
においてＨレベルとなって、ｎフレームと比較して各行について書込極性が反転する。このように書込極性を反転する理由は、直流成分の印加による液晶の劣化を防止するためである。
なお、本実施形態における書込極性については、画素容量１２０に対して電圧を保持させる際に、コモン電極１０８の電圧ＬＣcomよりも画素電極１１８の電位を高位側とする
場合を正極性といい、低位側とする場合を負極性という。
電圧については、特に説明のない限り、図示しない電源の接地電位を電圧ゼロの基準としている。
【００２２】
第１容量信号Ｖc1は、極性指示信号Ｐolによって、ある行の画素に対して正極性書込が指定されていれば、当該行への走査信号がＨレベルとなる期間のうち、時間的に前方寄りの期間Ｈaにおいて電圧（Ｖsl−Ｖa）となり、残りの期間である時間的に後方寄りの期間Ｈbにおいて電圧Ｖslとなる。一方、第１容量信号Ｖc1は、ある行の画素に対して負極性
書込が指定されていれば、当該行への走査信号がＨレベルとなる期間のうち、期間Ｈaに
おいて電圧（Ｖsh＋Ｖa）となり、期間Ｈbにおいて電圧Ｖshとなる。
また、第２容量信号Ｖc2は、本実施形態では極性指示信号Ｐolで指定される書込極性にかかわらず、コモン電極１０８と同じ電圧ＬＣcomで一定である。
ここで、電圧Ｖsl、Ｖshは、（Ｖss≦）Ｖsl＜Ｖsh（≦Ｖdd）という関係にあり、電圧Ｖslが、電圧Ｖshよりも相対的に低い電圧となっている。また、本実施形態では、電圧Ｖslと電圧ＬＣcomとの差、および、電圧Ｖshと電圧ＬＣcomとの差、をそれぞれΔＶとしている。このため、電圧（Ｖsl−Ｖa）および電圧（Ｖsh＋Ｖa）と、電圧Ｖslおよび電圧Ｖshとは、それぞれ電圧ＬＣcomを基準にして対称の位置関係にある。
【００２３】
なお、制御回路２０は、クロック信号Ｃlyの論理レベルが遷移するタイミングにおいてラッチパルスＬpをデータ線駆動回路１９０に供給する。上述したように、走査線駆動回
路１４０は、スタートパルスＤyをクロック信号Ｃlyにしたがって順次シフトすること等
によって、走査信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ３２０、Ｙ３２１を出力するので、走査線がＨレベルとなる期間の開始タイミングは、クロック信号Ｃlyの論理レベルが遷移するタイミングである。したがって、データ線駆動回路１９０は、例えばラッチパルスＬpを１フレームの期間にわたってカウントし続けることによって何行目の走査信号がＨレ
ベルとなるのか、および、ラッチパルスＬpの供給タイミングによってＨレベルとなる期
間の開始タイミングを知ることができる。
【００２４】
本実施形態において、素子基板には、表示領域１００における走査線１１２や、データ線１１４、ＴＦＴ１１６、画素電極１１８、蓄積容量１３０に加えて、容量線駆動回路１５０におけるＴＦＴ１５１、１５２、第１給電線１６５、第２給電線１６７なども形成される。
【００２５】
図３は、このような素子基板のうち、容量線駆動回路１５０と表示領域１００の周辺付近との構成を示す平面図である。
この図に示されるように、本実施形態では、ＴＦＴ１１６、１５１、１５２は、アモルファスシリコン型であって、そのゲート電極が半導体層よりも下側に位置するボトムゲート型である。詳細には、第１導電層となるゲート電極層のパターニングにより走査線１１２や容量線１３２などが形成され、その上にゲート絶縁膜（図示省略）が形成され、さらにＴＦＴ１１６、１５１、１５２の半導体層が島状に形成されている。この半導体層の上には、保護層を介して第２導電層となるＩＴＯ（indium tin oxide）層がパターニングされて、矩形形状であって透明性を有する画素電極１１８が形成され、さらに、第３導電層となるアルミニウムなどの金属層がパターニングにされて、ＴＦＴ１１６、１５１、１５２のソース・ドレイン電極や、データ線１１４、第１給電線１６５、第２給電線１６７等の配線が形成されている。
【００２６】
ここで、容量線駆動回路１５０において、ｉ行目に対応するＴＦＴ１５１のゲート電極は、ｉ行目の走査線１１２からＹ（下）方向にＴ字状に分岐した部分であり、同じくｉ行目に対応するＴＦＴ１５２のゲート電極は、（ｉ＋１）行目の走査線１１２からＹ（上）方向にＴ字状に分岐した部分である。
また、ｉ行目に対応するＴＦＴ１５１、１５２の共通ドレイン電極１３２ａは、上記第３導電層をパターニングしたものであり、上記ゲート絶縁膜および保護層を貫通するコンタクトホール（図において×印）１３２ｂを介し、ｉ行目の容量線１３２に接続される。
一方、表示領域１００において、蓄積容量１３０は、画素電極１１８の下層において幅広となるように形成された容量線１３２の部分と当該画素電極１１８とにより上記ゲート絶縁膜を誘電体として挟持した構成である。このため、蓄積容量１３０の他端は、容量線１３２そのものとなる。
なお、画素電極１１８と対向するコモン電極１０８は、対向基板に形成されるので、素子基板の平面図を示す図３には現れない。
【００２７】
図３に示す構成は、あくまでも一例であり、ＴＦＴについては他の構造、例えばゲート電極の配置でいえばトップゲート型としても良いし、プロセスでいえばポリシリコン型としても良い。また、容量線駆動回路１５０の構成素子についてはＴＦＴ１１６と共通プロセスで形成するのではなく、別体のＩＣチップを素子基板側に実装する構成としても良い。
ＩＣチップを素子基板側に実装する場合、走査線駆動回路１４０、容量線駆動回路１５０を、データ線駆動回路１９０とともに半導体チップとしてまとめても良いし、それぞれ別々のチップとしても良い。また、制御回路２０については、素子基板に造り込む構成としても良い。
また、本実施形態を透過型ではなく反射型とする場合には、画素電極１１８について反射性の導電層をパターニングしたものとしても良いし、別途の反射性金属層を持たせても良い。さらに、透過型および反射型の両者を組み合わせた、いわゆる半透過半反射型としても良い。
【００２８】
次に、本実施形態に係る電気光学装置１０の動作について説明する。
ｎフレームにおいて、走査線駆動回路１４０は、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ３２１を順番にＨレベルとする。そこでまず、これらの各行のうち、代表してｉ行目および（ｉ＋１）行目の動作について説明する。また、ここでは、ｉを奇数とし、（ｉ＋１）を偶数として、ｉ行目の画素に対して正極性の電圧が書き込まれるものとする。
走査信号ＹｉがＨレベルになると、ｉ行ｊ列のＴＦＴ１１６がオンするので、正極性のデータ信号Ｘｊが画素容量１２０の一端（画素電極１１８）と蓄積容量１３０の一端とにそれぞれ印加される。
一方、走査信号ＹｉがＨレベルであれば、走査信号Ｙ（ｉ＋１）はＬレベルである。このため、容量線駆動回路１５０では、ｉ行目に対応するＴＦＴ１５１がオンし、ＴＦＴ１５２がオフであるので、当該ｉ行目の容量線１３２は、第１給電線１６５に接続された状態となる。ここで、第１給電線１６５に供給される第１容量信号Ｖc1は、ｉ行目に対して正極性書込が指定されているので、走査信号ＹｉがＨレベルとなる期間のうち、前半寄りの期間Ｈaにおいて電圧（Ｖsl−Ｖa）であり、後半寄りの期間Ｈbにおいて電圧Ｖslであ
る。
したがって、このときのデータ信号Ｘｊの電圧をＶｊとすれば、走査信号ＹｉがＨレベルとなる期間の終了時には、図５（ａ）に示されるようにｉ行ｊ列における画素容量１２０には電圧（Ｖｊ−ＬＣcom）が充電され、蓄積容量１３０には電圧（Ｖｊ−Ｖsl）が充
電される。
【００２９】
次に走査信号ＹｉがＬレベルになるとともに、走査信号Ｙ（ｉ＋１）がＨレベルになる
。走査信号ＹｉがＬレベルになると、ｉ行１列〜ｉ行２４０列の画素におけるＴＦＴ１１６がオフする。また、走査信号ＹｉがＬレベル、走査信号Ｙ（ｉ＋１）がＨレベルであれば、容量線駆動回路１５０では、ｉ行目に対応するＴＦＴ１５１がオフし、ＴＦＴ１５２がオンして、当該ｉ行目の容量線１３２は、第２給電線１６７に接続された状態となり、電圧ＬＣcomに上昇する。このため、図５（ｂ）に示されるように、画素容量１２０と蓄
積容量１３０との直列接続において、画素容量１２０の他端（コモン電極）が電圧ＬＣcomに保たれたまま、蓄積容量１３０の他端が電圧Ｖslから電圧ＬＣcomに電圧ΔＶだけ上昇するので、電荷の再配分により画素電極１１８の電圧も上昇する。
【００３０】
詳細には、当該直列の接続点である画素電極１１８の電圧は、
Ｖｊ＋｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ
となり、走査信号ＹｉがＨレベルであったときのデータ信号の電圧Ｖｊよりも、ｉ行目の容量線１３２の電圧変化分ΔＶに、画素容量１２０および蓄積容量１３０の容量比｛Ｃs／（Ｃs＋Ｃpix）｝を乗じた値だけ上昇することになる。
換言すれば、ｉ行目の容量線１３２の電圧ＣｉがΔＶだけ上昇すると、画素電極１１８の電圧は、走査信号ＹｉがＨレベルであったときのデータ信号の電圧Ｖｊよりも、｛Ｃs
／（Ｃs＋Ｃpix）｝・ΔＶ（＝ΔＶpixとする）だけ上昇することになる。なお、各部の
寄生容量は無視している。
【００３１】
以後、本実施形態においてｉ行目の容量線１３２は、再度、走査信号ＹｉがＨレベルとなるまで寄生容量によって電圧ＬＣcomに保持されるので、画素容量１２０によって保持
される電圧は、電圧ΔＶpixだけ上昇した画素電極１１８の電圧とコモン電極１０８の電
圧ＬＣcomとの差電圧ということになる。
このため、データ線駆動回路１９０は、正極性書込が指定される場合に、走査信号ＹｉがＨレベルのときのデータ信号Ｘｊを、画素電極１１８が電圧ΔＶpixだけ上昇すること
を見越した電圧とする。すなわち、データ線駆動回路１９０は、データ信号Ｘｊを、上昇後の画素電極１１８の電圧がコモン電極１０８の電圧ＬＣcomよりも高位であって両者の
差電圧がｉ行ｊ列の階調に応じた値となるような電圧とする。
詳細には、図６に示されるように、電圧ΔＶpixだけ上昇したときに、画素電極は、白
色ｗに相当する電圧Ｖw(+)から黒色ｂに相当する電圧Ｖb(+)までの範囲ｃであって、階調が低く（暗く）なるにつれて電圧Ｖw(+)から高位側の電圧となるので、電圧ΔＶpixだけ
上昇する前に画素電極に印加すべきデータ信号は、範囲ｃをΔＶpixだけ下降させた範囲
ｄであって、低い階調を指定するにつれて高位側とした電圧となる。
【００３２】
一方、ｉ行目の画素に対して正極性書込が指定されると、次の（ｉ＋１）行目の画素に対しては負極性書込が指定される。走査信号Ｙ（ｉ＋１）がＨレベルになると、（ｉ＋１）行ｊ列のＴＦＴ１１６がオンして、負極性のデータ信号Ｘｊが画素容量１２０の一端（画素電極１１８）と蓄積容量１３０の一端とにそれぞれ印加される。
走査信号Ｙ（ｉ＋１）がＨレベルであれば、走査信号Ｙ（ｉ＋２）はＬレベルであるから、（ｉ＋１）行目に対応するＴＦＴ１５１がオンし、ＴＦＴ１５２がオフし、当該（ｉ＋１）行目の容量線１３２は、第１給電線１６５に接続される。ここで、第１給電線１６５に供給される第１容量信号Ｖc1は、（ｉ＋１）行目に対して負極性書込が指定されているので、走査信号Ｙ（ｉ＋１）がＨレベルとなる期間のうち、前半寄りの期間Ｈaにおい
て電圧（Ｖsh＋Ｖa）であり、後半寄りの期間Ｈbにおいて電圧Ｖshである。
したがって、走査信号Ｙ（ｉ＋１）がＨレベルとなる期間の終了時には、図５（ｃ）に示されるように（ｉ＋１）行ｊ列における画素容量１２０には電圧（ＬＣcom−Ｖｊ）が
充電され、蓄積容量１３０には電圧（Ｖsh−Ｖｊ）が充電される。
【００３３】
次に走査信号Ｙ（ｉ＋１）がＬレベルになるとともに、走査信号Ｙ（ｉ＋２）がＨレベルになる。走査信号Ｙ（ｉ＋１）がＬレベルになると、（ｉ＋１）行１列〜（ｉ＋１）行
２４０列の画素におけるＴＦＴ１１６がオフする。また、走査信号Ｙ（ｉ＋１）がＬレベル、走査信号Ｙ（ｉ＋２）がＨレベルであれば、（ｉ＋１）行目に対応するＴＦＴ１５１がオフし、ＴＦＴ１５２がオンして、当該（ｉ＋１）行目の容量線１３２は、第２給電線１６７に接続された状態となり、電圧ＬＣcomに下降する。このため、図５（ｄ）に示さ
れるように画素容量１２０と蓄積容量１３０との直列接続において、画素容量１２０の他端（コモン電極）が電圧ＬＣcomに保たれたまま、蓄積容量１３０の他端が電圧Ｖshから
電圧ＬＣcomに電圧ΔＶだけ下降するので、電荷の再配分により画素電極１１８の電圧も
下降する。
【００３４】
詳細には、画素電極１１８の電圧は、
Ｖｊ−｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ
となり、走査信号Ｙ（ｉ＋１）がＨレベルであったときのデータ信号の電圧Ｖｊよりも、（ｉ＋１）行目の容量線１３２の電圧変化分ΔＶに、容量比｛Ｃs／（Ｃs＋Ｃpix）｝
を乗じた値だけ下降することになる。
【００３５】
このため、データ線駆動回路１９０は、負極性書込が指定される場合に、走査信号ＹｉがＨレベルのときのデータ信号Ｘｊを、画素電極１１８が電圧ΔＶpixだけ下降すること
を見越した電圧とする。すなわち、データ線駆動回路１９０は、データ信号Ｘｊを、下降後の画素電極１１８の電圧がコモン電極１０８の電圧ＬＣcomよりも高位であって両者の
差電圧がｉ行ｊ列の階調に応じた値となるような電圧とする。詳細には、図６に示されるように、電圧ΔＶpixだけ下降したときに、画素電極は、白色ｗに相当する電圧Ｖw(-)か
ら黒色ｂに相当する電圧Ｖb(-)までの範囲ｅであって、階調が低く（暗く）なるにつれて電圧Ｖw(-)から低位側の電圧となるので、電圧ΔＶpixだけ下降する前に画素電極に印加
すべきデータ信号は、範囲ｅをΔＶpixだけ上昇させた範囲ｆであって、低い階調を指定
するにつれて低位側とした電圧となる。
【００３６】
なお、図７は、走査信号と容量線と画素電極との電圧関係を示す図であり、ｉ行ｊ列の画素電極１１８の電圧変化をＰix（i,j)で示し、ｉ行（ｊ＋１）列の画素電極１１８の電圧変化をＰix（i+1,j)で示している。
この図に示されるように、ｉ行目に正極性書込が指定されている場合、ｉ行目の容量線１３２の電圧Ｃｉは、走査信号ＹｉがＨレベルからＬレベルに変化するタイミングの直前において電圧Ｖslとなり、その次の走査信号Ｙ（ｉ＋１）がＨレベルになったときに電圧ＬＣcomとなって電圧ΔＶだけ上昇する。
一方、ｉ行目に正極性書込が指定されている場合、（ｉ＋１）行目には負極性書込が指定されるので、（ｉ＋１）行目の容量線１３２の電圧Ｃ（ｉ＋１）は、走査信号Ｙ（ｉ＋１）がＨレベルからＬレベルに変化するタイミングの直前において電圧Ｖshとなり、その次の走査信号Ｙ（ｉ＋２）がＨレベルになったときに電圧ＬＣcomとなって電圧ΔＶだけ
下降する。
なお、この図で示される容量線１３２の電圧Ｃｉ、Ｃ（ｉ＋１）は、理想的な場合を示しており、実際の波形は、後述する通りである。
【００３７】
次に、ｎフレームにおいて、実際の各行の動作について順番に説明すると、走査線駆動回路１４０によって最初に走査信号Ｙ１がＨレベルになる。一方、走査信号Ｙ１がＨレベルになるタイミングにおいてラッチパルスＬpが出力されると、データ線駆動回路１９０
は、１行目であって１〜２４０列目の画素の表示データＤaを読み出すとともに、当該表
示データＤaで指定された階調および正極性に応じた電圧（ΔＶpixの上昇を見越して、範囲ｄであって低い階調を指定するにつれて高位側とした電圧）のデータ信号Ｘ１〜Ｘ２４０に変換し、それぞれ１〜２４０列のデータ線１１４に供給する。走査信号Ｙ１がＨレベルになると、１行１列〜１行２４０列の画素におけるＴＦＴ１１６がオンするので、これらの画素電極１１８には、データ信号Ｘ１〜Ｘ２４０が印加される。このため、走査信号
Ｙ１がＨレベルとなる期間において、１行１列〜１行２４０列の画素容量１２０には、それぞれデータ信号Ｘ１〜Ｘ２４０の電圧とコモン電極１０８の電圧ＬＣcomとの差電圧が
書き込まれることになる。
【００３８】
一方、走査信号Ｙ１がＨレベルであれば、走査信号Ｙ２はＬレベルである。このため、１行目の容量線１３２は、第１給電線１６５に接続されて、走査信号Ｙ１がＨレベルとなる期間のうち、前半寄りの期間Ｈaにおいて電圧（Ｖsl−Ｖa）となり、後半寄りの期間Ｈbにおいて電圧Ｖslとなる。
このため、走査信号Ｙ１がＨレベルとなる期間のうち、終了直前のタイミングでみたとき、１行１列〜１行２４０列の蓄積容量１３０には、それぞれデータ信号Ｘ１〜Ｘ２４０の電圧と電圧Ｖslとの差電圧が書き込まれることになる。
【００３９】
次に走査信号Ｙ１がＬレベルになるとともに、走査信号Ｙ２がＨレベルになる。
走査信号Ｙ１がＬレベルになると、１行１列〜１行２４０列の画素におけるＴＦＴ１１６がオフする。また、走査信号Ｙ１がＬレベルとなり、走査信号Ｙ２がＨレベルになると、１行目の容量線１３２は、第２給電線１６７に接続されて、電圧ΔＶだけ上昇する。これにより、１行目における画素電極１１８は、電圧ΔＶpixだけ上昇して、指定する階調
が暗くなるにつれて高位側の電圧にシフトし、画素容量１２０で保持される電圧が階調に応じた差電圧となる。
【００４０】
一方、走査信号Ｙ２がＨレベルになるタイミングにおいてラッチパルスＬpが出力され
ると、データ線駆動回路１９０は、２行目であって１〜２４０列目の画素の表示データＤaを読み出すとともに、当該表示データＤaで指定された階調および負極性に応じた電圧（ΔＶpixの下降を見越して、範囲ｆであって低い階調を指定するにつれて低位側とした電
圧）のデータ信号Ｘ１〜Ｘ２４０に変換し、それぞれ１〜２４０列のデータ線１１４に供給する。走査信号Ｙ２がＨレベルになると、２行１列〜２行２４０列の画素におけるＴＦＴ１１６がオンするので、これらの画素電極１１８には、データ信号Ｘ１〜Ｘ２４０が印加される。このため、走査信号Ｙ２がＨレベルとなる期間において、２行１列〜２行２４０列の画素容量１２０には、それぞれデータ信号Ｘ１〜Ｘ２４０の電圧とコモン電極１０８の電圧ＬＣcomとの差電圧が書き込まれることになる。
【００４１】
一方、走査信号Ｙ２がＨレベルであれば、走査信号Ｙ３はＬレベルである。このため、２行目の容量線１３２は、第１給電線１６５に接続されて、走査信号Ｙ２がＨレベルとなる期間のうち、前半寄りの期間Ｈaにおいて電圧（Ｖsh＋Ｖa）となり、後半寄りの期間Ｈbにおいて電圧Ｖshとなる。
このため、走査信号Ｙ２がＨレベルとなる期間のうち、終了直前のタイミングでみたとき、２行１列〜２行２４０列の蓄積容量１３０には、それぞれデータ信号Ｘ１〜Ｘ２４０の電圧と電圧Ｖshとの差電圧が書き込まれることになる。
【００４２】
続いて、走査信号Ｙ２がＬレベルになるとともに、走査信号Ｙ３がＨレベルになる。走査信号Ｙ２がＬレベルになると、２行１列〜２行２４０列の画素におけるＴＦＴ１１６がオフする。また、走査信号Ｙ２がＬレベルとなり、走査信号Ｙ３がＨレベルになると、２行目の容量線１３２は、第２給電線１６７に接続されて、電圧Ｖshから電圧ＬＣcomに電
圧ΔＶだけ下降する。これにより、２行目における画素電極１１８は、電圧ΔＶpixだけ
下降して、指定する階調が暗くなるにつれて低位側の電圧にシフトし、画素容量１２０で保持される電圧が階調に応じた差電圧となる。
【００４３】
ｎフレームでは、以降同様にして書き込み動作および容量線の電圧シフト動作が３２０行目まで実行される。これにより、ｎフレームにおいて、奇数１、３、５、…、３１９行目の画素容量１２０には、容量線１３２の電圧ΔＶの上昇後に階調に応じた正極性電圧が
保持される一方、偶数２、４、６、…、３２０行目の画素容量１２０には、容量線１３２の電圧ΔＶの下降後に階調に応じた負極性電圧が保持されることになる。
次の（ｎ＋１）フレームでも同様な動作が繰り返されるが、各行の書込極性が反転されるので、奇数行目の画素容量１２０には、容量線１３２の電圧ΔＶの下降後に階調に応じた負極性電圧が保持される一方、偶数行目の画素容量１２０には、容量線１３２の電圧ΔＶの上昇後に階調に応じた正極性電圧が保持されることになる。
【００４４】
画素容量１２０の交流駆動では、電圧ＬＣcomに一定に保たれたコモン電極１０８に対
して、画素電極１１８に正極性および負極性の電圧を交互に印加するので、画素電極１１８の電圧は、ノーマリーホワイトモードであれば、図６に示されるように、負極性の黒色に相当する電圧Ｖb(-)から正極性の黒色に相当する電圧Ｖb(+)までの範囲Ｐにわたる。
しかしながら、本実施形態では、画素電極を正極性の電圧範囲ｃとする場合には、データ線を介して印加するデータ信号の電圧を容量線の電圧シフトにより電圧ΔＶpixだけ上
昇させる一方、画素電極を電圧範囲ｅとする場合には、データ信号の電圧を容量線の電圧シフトにより電圧ΔＶpixだけ下降させるので、データ信号の電圧範囲は狭くて済む。
このため、本実施形態によれば、データ線駆動回路１９０を構成する素子の耐圧が低く抑えられるだけでなく、データ線の寄生容量により無駄に消費される電力も少なくて済むことになる。
【００４５】
ところで、本実施形態において、１〜３２０行の容量線１３２は、例えばｉ行目の容量線１３２は、ｉ行目に対し正極性書込が指定されていれば、ｉ行目の走査信号がＨレベルとなる水平走査期間Ｈのうち、時間的に前方寄りの期間Ｈaにおいて電圧（Ｖsl−Ｖa）となり、時間的に後方寄りの期間Ｈbにおいて電圧Ｖslとなる一方、負極性書込が指定され
ていれば、当該水平走査期間のうち、期間Ｈaにおいて電圧（Ｖsh＋Ｖa）となり、期間Ｈbにおいて電圧Ｖshとなる第１容量信号Ｖc1が、オン状態となったＴＦＴ１５１を介して
印加される。
このように走査線への走査信号がＨレベルとなる水平走査期間Ｈにおいて、容量線の電圧を２段階に分けて印加する場合の効果を説明する前に、２段階にわけないで電圧Ｖslまたは電圧Ｖshの一方のみを印加する構成の問題について説明する。
【００４６】
ｉ行目の容量線１３２は、ｉ行目の走査信号ＹｉがＨレベルとなったときに、ｉ行目のＴＦＴ１５１のオンによって第１給電線１６５に接続され、走査信号ＹｉがＬレベルになるとともに走査信号Ｙ（ｉ＋１）がＨレベルとなったときに、電圧ΔＶの変化を与えるべく、第２給電線１６７に接続される。
ただし、各行の容量線１３２には、実際には、様々な容量が寄生するとともに、ＴＦＴ１５１のオン抵抗によって、一種の積分回路が形成されるので、走査信号がＨレベルとなったときの電圧Ｖslまたは電圧Ｖshへの変化は、理想的にパルス的ではなく、図８（ａ）または図８（ｂ）に示されるように、積分波形的となって波形鈍りが生じる。
さらに、１〜３２０行目の容量線１３２は、それぞれ１〜２４０列目のデータ線１１４と電気的な絶縁を保ちつつ交差するので、図２において破線で示されるように、各列のデータ線１１４と容量を介して結合する。このため、各行の容量線１３２は、データ線１１４の電圧変化の影響も受けることにもなる。
【００４７】
ここで、データ線の電圧変化方向は、表示領域１００での表示内容に応じて定まるが、例えばｉ行目の容量線１３２では、走査信号ＹｉがＨレベルとなるときの当該ｉ行目の容量線における電圧変化方向がデータ線の電圧変化と反対方向であるときに、ｉ行目の容量線１３２がデータ線１１４の電圧変化により受ける影響が大きくなる。詳細には、正極性書込が指定された場合に走査信号ＹｉがＨレベルとなったとき、ｉ行目の容量線１３２は電圧ＬＣcomから電圧Ｖslに向かって下降する際に、データ線の電圧変化が上昇方向であ
れば、図８（ａ）に示されるような正方向の微分パルス（正ノイズ）が当該ｉ行目の容量
線１３２に重畳される。
このため、ｉ行目の容量線１３２の電圧Ｃｉは、実際には同図に示されるように、当該水平走査期間の終了タイミングでみたときに、電圧Ｖslから電圧ΔＶpだけずれて収束し
、正確に電圧ΔＶだけ変化しない状態が発生する。
ｉ行目の容量線が電圧Ｖslに収束していない状態で、走査信号ＹｉがＨレベルからＬレベルになるとともに、走査信号Ｙ（ｉ＋１）がＨレベルになると、当該ｉ行目の容量線１３２の電圧変化は、ΔＶpだけ少ない（ΔＶ−ΔＶp）しか変化しないことになる。
【００４８】
ここで、ｉ行ｊ列の画素について検討すると、走査信号ＹｉがＨレベルとなる期間においてデータ信号Ｘｊが電圧Ｖｊであるとき、走査信号Ｙ（ｉ＋１）がＨレベルとなったときにｉ行目の容量線１３２が電圧（ΔＶ−ΔＶp）しか変化しないと、画素電極１１８の
電圧は、
Ｖｊ＋｛Ｃs／（Ｃs＋Ｃpix）｝・（ΔＶ−ΔＶp）
となり、本来の電圧よりも、
｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶp
だけ少なく変化し、この電圧に応じた階調となってしまう。
この現象は、ｉ行ｊ列だけでなく、ｉ行目の容量線１３２に対応する画素１行分について同様に発生するので、横方向の表示むらとなって視認されることになる。
【００４９】
なお、ＴＦＴ１５１のオン抵抗による波形鈍りとデータ線の電圧変化とでは、どちらの影響が支配的であるかについては、パネルの構成や駆動方法などの様々な条件が絡み合うので、一概には言えない。仮に、波形鈍りの影響が大きいのであれば、ＴＦＴ１５１のオン抵抗を小さくすれば良いが、ＴＦＴ１５１には大きなトランジスタサイズが要求される。ＴＦＴ１５１のトランジスタサイズが大きくなると、ＴＦＴ１５１を素子基板に内蔵する場合に、表示領域１００の外側面積（いわゆる額縁）が拡大してしまう。
いずれにしても各容量線１３２の電圧が、それぞれに対応する走査線へ走査信号がＨレベルからＬレベルとなったときに、正確に電圧ΔＶだけ変化しない状態が発生する。
【００５０】
また、ここでは、ｉ行目に対し正極性書込が指定された場合に、ｉ行目の容量線１３２に正ノイズが重畳されるときを例にとって説明したが、負極性書込が指定された場合に、同容量線１３２に負ノイズが重畳されるときについても、図８（ｂ）に示されるように、当該容量線１３２は電圧ΔＶshから電圧ＬＣcomに変化しないので、同様な表示ムラが発
生する。
【００５１】
これに対して、本実施形態では、ｉ行目に対し正極性書込が指定されていれば、第１容量信号Ｖc1は、走査信号ＹｉがＨレベルとなる水平走査期間Ｈのうち、前方寄りの期間Ｈaにて電圧（Ｖsl−Ｖa）となり、電圧ＬＣcomから電圧Ｖslに変化するに際して電圧Ｖaだけ過剰に振られる。このため、正ノイズが急速に減衰するので、ｉ行目の容量線１３２の電圧Ｃｉは、実際には、図８（ｃ）に示されるようなものとなる。なお、この時点において、正ノイズは表示内容によっては完全に消失せず、または、容量線の電圧Ｃｉは、目的の電圧Ｖslを通り超して、さらに低位側に振られてしまう場合もあり得るが、そのような場合であっても、電圧Ｖslからの差は僅少である。そして、後方寄りの期間Ｈbにて第１
容量信号Ｖc1は電圧Ｖslとなるので、正ノイズの影響は無視できるほどに小さくなって、容量線の電圧Ｃｉをほぼ電圧Ｖslに収束させることができる。
なお、ｉ行目に対し負極性書込が指定されていれば、第１容量信号Ｖc1は、期間Ｈaに
て電圧（Ｖsh＋Ｖa）となり、電圧ＬＣcomから電圧Ｖshに変化するに際して電圧Ｖaだけ
過剰に振られるので、図８（ｄ）に示されるように、負ノイズの影響も、無視できるほどに小さくなって容量線の電圧Ｃｉをほぼ電圧Ｖshに収束させることができる。
【００５２】
したがって、本実施形態によれば、容量線１３２を電圧ΔＶに正確に変化させることが
できるので、上述したようにデータ線の電圧振幅を狭めつつ、横方向に発生する表示むらの発生を抑えることができる上に、ＴＦＴ１５１のオン抵抗を小さくする必要もないので、額縁を狭くして、表示領域１００の面積拡大を図ることも可能となるのである。
【００５３】
＜第１実施形態の応用・変形＞
上述した第１実施形態では、次のような応用・変形が可能である。
【００５４】
＜その１＞
第１給電線１６５と第２給電線１６７とは、図３に示されるように、走査線１１２と絶縁を保った上で交差等するために寄生容量が発生する。したがって、第１給電線１６５と第２給電線１６７との電圧が変化すると、この寄生容量によって無駄な電力が消費されることになる。一般に、この寄生容量をＣ、変化電圧をＶ、変化頻度（周波数）をｆとすると、消費電力はＣＶ２ｆで表せる。
【００５５】
そこで、第１容量信号Ｖc1のみならず、第２容量信号Ｖc2を時間的に変化させる構成が考えられる。第２容量信号Ｖc2の目的は、容量線に対して、第１容量信号Ｖc1の電圧印加後に、第２容量信号Ｖc2の電圧とすることによって電圧ΔＶだけ変化させることにあるから、第１容量信号Ｖc1と第２容量信号Ｖc2との相対的変化を用いて電圧ΔＶだけ変化させるのである。具体的には、図９に示されるように、第２容量信号Ｖc2を、正極性書込が指定される場合には電圧Ｖflとし、負極性書込が指定される場合には電圧Ｖfhとする。一方、第１容量信号Ｖc1を、正極性書込が指定されていれば、期間Ｈaにおいて電圧（Ｖfl−
Ｖa）とし、期間Ｈbにおいて電圧Ｖflとし、負極性書込が指定されていれば、期間Ｈaに
おいて電圧（Ｖfh＋Ｖa）とし、期間Ｈbにおいて電圧Ｖfhとする。そして、電圧Ｖfhと電圧Ｖflの差の絶対値が電圧ΔＶとなるように設定する。
このように構成すると、第１容量信号Ｖc1および第２容量信号Ｖc2の電圧振幅を、図４における第１容量信号Ｖc1の電圧振幅のほぼ半分とすることができる。ただし、第１給電線１６５と第２給電線１６７との両方が電圧変化するので、結局、
２Ｃ（Ｖ／２）２ｆ＝（１／２）ＣＶ２ｆ
となって、図４の場合に比べて、第１給電線１６５と第２給電線１６７とによって消費される電力を半減することが出来る。
【００５６】
＜その２＞
特に図に示さないが、ｉ行目のＴＦＴ１５１のゲート電極を（ｉ＋１）行目の走査線１１２ではなく、もう１行下の（ｉ＋２）行目の走査線１１２に接続した構造にした上で、図１０に示されるように、第２容量信号Ｖc2を図９に示される波形を反転させた構成としても良い。第１容量信号Ｖc1および第２容量信号Ｖc2を、図１０に示されるような波形とすると、水平走査期間の開始（または終了）タイミングにおける電圧変化方向が互いに逆向きとなるので、第１給電線１６５の電圧変化が及ぼす影響は、第２給電線１６７の電圧変化が及ぼす影響によって相殺させる、または、小さく抑えることが可能となる。
【００５７】
＜その３＞
また、走査線反転方式に限られず、フレーム期間における書込極性を各行にわたって同一とする面反転（フレーム反転）方式としても良い。フレーム反転方式とする場合、極性指定信号Ｐol、第１容量信号Ｖc1および第２容量信号Ｖc2については、例えば図１１に示されるようなものとなる。
すなわち、面反転方式とする場合、極性指定信号Ｐolはフレーム期間毎に極性反転し、第１容量信号Ｖc1は、正極性書込が指定されていれば、走査線に選択電圧が印加される期間のうち、期間Ｈaにて電圧（Ｖsl−Ｖa）となり、期間Ｈbにおいて電圧Ｖslとなる一方
、負極性書込が指定されていれば、走査線に選択電圧が印加される期間のうち、期間Ｈa
にて電圧（Ｖsh＋Ｖa）となり、期間Ｈbにおいて電圧Ｖshとなる。なお、第２容量信号Ｖ
c2は、電圧ＬＣcomで一定として良い。
【００５８】
＜その４＞
また、ＴＦＴ１５１の特性、特にオン抵抗は周辺温度によって変化する傾向があるので、容量線の電圧変化時における波形鈍りの程度が、温度に応じて変化する。このため、期間Ｈaにおいて電圧Ｖsl、Ｖshを振らす電圧±Ｖaを、温度に応じて変化させても良いし、１行の走査線に選択電圧が印加される水平走査期間Ｈにおいて、期間Ｈa、Ｈbの比率を変化させても良いし、電圧±Ｖaと期間Ｈa、Ｈbの比率との両者を変化させても良い。
【００５９】
＜第２実施形態＞
次に、本発明の第２実施形態に係る電気光学装置について説明する。図１２は、第２実施形態に係る電気光学装置の構成を示すブロック図である。
図１２に示す構成が図１に示した第１実施形態と相違する部分は、主に各行に対応してＴＦＴ１７６が設けられている点、検出線１８５および容量信号出力回路３１を備える点、並びに、制御回路２０が目標信号Ｖc1refおよび期間指定信号Ｈsを出力する点である。そこで以下については、これらの相違点を中心に説明することにする。
【００６０】
まず、容量線駆動回路１５０には、各行の容量線１３２に対応して検出用スイッチング素子として機能するＴＦＴ１７６がそれぞれ設けられている。ここで、ｉ行目のＴＦＴ１７６のゲート電極はｉ行目の走査線に１１２に接続され、ソース電極はｉ行目の容量線１３２に接続され、ドレイン電極は検出線１８５に接続されている。なお、検出線１８５は、各行のＴＦＴ１７６のドレイン電極に対して共通接続されている。
【００６１】
図１３は、第２実施形態に係る素子基板のうち、容量線駆動回路１５０と表示領域１００の周辺付近との構成を示す平面図である。
この図に示す構成は、ＴＦＴ１７６およびその周辺を除き、図３に示した例とほぼ同様である。ｉ行目のＴＦＴ１７６のゲート電極は、ｉ行目の走査線１１２からＹ（下）方向にＴ字状に分岐した部分である。また、ｉ行目に対応するＴＦＴ１７６のソース電極１３２ｃと検出線１８５とは、第３導電層をパターニングしたものである。このうち、ＴＦＴ１７６のソース電極１３２ｃは、ゲート絶縁膜および保護層を貫通するコンタクトホール１３２ｄを介し、ｉ行目の容量線１３２に接続される。また、検出線１８５の幅広の部分が、ＴＦＴ１７６のドレイン電極となっている。
【００６２】
図１４は、容量信号出力回路３１の構成を示す図である。
この図に示されるように、容量信号出力回路３１は、オペアンプ３００と、スイッチ３１１、３１２と、ＮＯＴ回路３１５と、抵抗素子３１６とを有する。
オペアンプ３００の出力端は、第１給電線１６５およびスイッチ３１１の一端に接続され、検出線１８５がスイッチ３１２の一端に接続されている。スイッチ３１１、３１２の他端は、オペアンプ３００の反転入力端（−）にそれぞれ接続されている。換言すれば、スイッチ３１１（第１スイッチ）は、オペアンプ３００の出力端（第１給電線１６５）と反転入力端（−）との間に電気的に介挿され、スイッチ３１２（第２スイッチ）は、検出線１８５と反転入力端（−）との間に電気的に介挿されている。
【００６３】
一方、オペアンプ３００の非反転入力端（＋）には、制御回路２０からの目標信号Ｖc1refが供給される。オペアンプ３００の出力端と反転入力端（−）との間にはスイッチ３
１１のほか、抵抗素子３１６が挿入されている。
スイッチ３１１、３１２は、制御回路２０から供給される期間指定信号Ｈsの論理レベ
ルに応じて互いに排他的にオンオフする。詳細には、スイッチ３１１、３１２は、期間指定信号ＨsがＨレベルであれば、それぞれオン、オフし、期間指定信号ＨsがＬレベルであれば、それぞれオフ、オンする。
【００６４】
ここで、期間指定信号Ｈsは、図１５に示されるように、ある１行の走査線に選択電圧
が印加される水平走査期間Ｈのうち、前方の期間ＨaにおいてＨレベルとなり、後方寄り
の期間ＨbにおいてＬレベルとなる信号である。一方、制御回路２０から供給される目標
信号Ｖc1refは、同図に示されるように、図４における第１容量信号Ｖc1と同波形である
。
【００６５】
このような構成において、走査信号ＹｉがＨレベルであると、ｉ行目のＴＦＴ１７６がオンするので、ｉ行目の容量線１３２は検出線１８５に接続される。ただし、期間Ｈaで
はスイッチ３１２がオフするので、検出線１８５の電圧は容量信号出力回路３１の出力に影響を与えない。
また、期間Ｈaでは、スイッチ３１１がオンするので、オペアンプ３００は、ボルテー
ジフォロワ回路となる。このため、期間Ｈaにおいて容量信号出力回路３１は、目標信号
Ｖc1refの電圧をそのままバッファリングして第１容量信号Ｖc1として、第１給電線１６
５に出力することになる。
ここで、目標信号Ｖc1refは、期間Ｈaにおいて、ｉ行目に対して正極性書込が指定されていれば、電圧（Ｖsl−Ｖa）となり、負極性書込が指定されていれば、電圧（Ｖsh＋Ｖa）となって、第２実施形態では、この電圧が第１給電線１６５にそのまま供給されるので、第１実施形態と同様に、波形鈍りやノイズの影響を急速に減衰させることができる。
【００６６】
次に、期間Ｈbにおいてスイッチ３１１、３１２がそれぞれオフ、オンして、検出線１
８５の電圧がオペアンプ３００の反転入力端（−）に帰還される。このため、期間Ｈbに
おいて、容量信号出力回路３１は、検出線１８５の電圧が目標信号Ｖc1refの電圧となる
ように制御した第１容量信号Ｖc1を出力することになる。
ここで、走査信号ＹｉがＨレベルとなる水平走査期間Ｈでは、ｉ行目のＴＦＴ１７６によって検出線１８５にはｉ行目の容量線１３２の（実際の）電圧が現れる。一方、目標信号Ｖc1refは、期間Ｈbにおいて、ｉ行目に対して正極性書込が指定されていれば、電圧Ｖslであり、負極性書込が指定されていれば、電圧Ｖshである。このため、容量信号出力回路３１は、期間Ｈbにおいて、ｉ行目の容量線１３２に対して、正極性書込が指定されて
いれば、電圧Ｖslとなるように、負極性書込が指定されていれば、電圧Ｖshとなるように、それぞれ負帰還制御する。
【００６７】
したがって、第２実施形態によれば、第１実施形態と比較すると、走査信号ＹｉがＨレベルとなる水平走査期間Ｈの終了時に、ｉ行目の容量線１３２を、波形鈍りやノイズの程度によらずに、電圧Ｖslまたは電圧Ｖshの一方に、より正確に安定化させることが可能となる。
このため、第２実施形態によれば、第１実施形態と同様に、データ線の電圧振幅を狭めることができるだけなく、ＴＦＴ１５１のトランジスタサイズを必要上に大きくしなくて済む上に、第１実施形態と比較して、横方向に発生する表示むらの発生をより確実に抑えることが可能となる。
なお、例えばｉ行目の容量線１３２は、走査信号ＹｉがＨレベルとなった直後では電圧ＬＣcomに近いので、電圧Ｖslまたは電圧Ｖshとの差が大きい。このため、走査信号Ｙｉ
がＨレベルとなる水平走査期間Ｈにわたってｉ行目の容量線１３２（検出線１８５）が電圧Ｖslまたは電圧Ｖshとなるように負帰還制御する構成では、走査信号ＹｉがＨレベルとなった直後において、オペアンプ３００で消費される電流が大きくなったり、オペアンプ３００が発振したりする可能性がある。しかしながら、第２実施形態では、走査信号ＹｉがＨレベルとなった直後の期間Ｈaでは、負帰還制御ではなく、単なるボルテージフォロ
ワ回路として機能するので、そのような可能性は極めて小さい。
なお、ここでは動作説明を、ｉ行目で代表させて説明しているが、１〜３２０行については同様に、順番に実行される。
【００６８】
＜第２実施形態の応用・変形＞
第２実施形態では、次のような応用・変形が可能である。
詳細には、図１６に示されるように、容量信号出力回路３１において、第１給電線１６５（オペアンプ３００の出力端）と検出線１８５との間に、例えば期間指定信号ＨsがＨ
レベルであればオンするスイッチ３１８（補助スイッチ）を挿入しても良い。
上述したように期間Ｈaにおいて、オペアンプ３００は、ボルテージフォロワ回路とな
るので目標信号Ｖc1refの電圧がそのまま第１容量信号Ｖc1として第１給電線１６５に出
力され、オン状態にあるＴＦＴ１５１を介して容量線１３２に供給される。当該構成においてスイッチ３１８がオンしていると、第１給電線１６５が検出線１８５に接続されるので、第１容量信号Ｖc1は、スイッチ３１８、検出線１８５およびオン状態にあるＴＦＴ１７６という経路によっても同じ容量線１３２に供給される。すなわち、図１６に示される構成では、期間Ｈaにおいて、第１容量信号Ｖc1を容量線１３２に供給する経路が２通り
存在することになる。
したがって、当該構成によれば、期間Ｈaにおいて、オペアンプ３００の出力端から容
量線に至るまでの合成抵抗値を、２つの経路における抵抗値の和を分母とし当該抵抗値の積を分子とした分数にまで減少させることができるので、特に波形鈍りの影響を小さく抑えることが可能となる。
【００６９】
なお、この構成において、ＴＦＴ１７６における信号の流れは、期間Ｈbでは、容量線
１３２から検出線１８５に向かう方向であったのが、期間Ｈaでは、検出線１８５から容
量線１３２に向かう方向となるので、ＴＦＴ１７６を片チャネルとするのではなく、ｐ型およびｎ型の双方を組み合わせたトランスミッションゲート（アナログスイッチ）とするのが好ましい。
また、この構成では、スイッチ３１８のオン期間と、スイッチ３１１のオン期間（スイッチ３１２のオフ期間）とを互いに一致させたが、一致させずに、いずれか一方を先にオフとするように独立して制御しても良い。なお。スイッチ３１８を、スイッチ３１１、３１２と独立して制御させると、制御信号が増えることになる。
【００７０】
＜第３実施形態＞
上述した第１、第２実施形態においてｉ行目の容量線１３２は、走査信号Ｙ（ｉ＋１）がＨレベルからＬレベルになると、以後１フレームの期間経過して、再び走査信号ＹｉがＨレベルになるまで、電気的にどの部分にも接続されないハイ・インピーダンス状態（フローティング状態）となる。各行の容量線１３２は、交差する（または、近接する）他の配線と寄生容量を介して結合するので、これらの配線における電圧変動の影響を受けやすい。
そこで、各行の容量線１３２をハイ・インピーダンス状態とさせずに、電圧を確定させた第３実施形態について説明することにする。
【００７１】
図１７は、本発明の第３実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、第３実施形態では、主に、容量線駆動回路１５０の構成が第２実施形態と相違する。詳細には、第３実施形態における容量線駆動回路１５０は、１〜３２０行目の容量線１３２に対し、ＴＦＴ１５１、１５２、１７６に加えて、ｎチャネル型のＴＦＴ１５３、１５４の組から構成される。
ここで、ｉ行目の容量線１３２に対応するＴＦＴ１５１〜１５４について説明すると、当該ＴＦＴ１５１のゲート電極は、ｉ行目の走査線１１２に接続され、そのソース電極は、第１給電線１６５に接続されているが、ＴＦＴ１５２のゲート電極は、ＴＦＴ１５３、１５４のドレイン電極に共通接続されている。なお、ＴＦＴ１５２のソース電極は、第２給電線１６７に接続され、また、ＴＦＴ１５１、１５２のドレイン電極同士がｉ行目の容量線１３２に共通接続されている。
【００７２】
ｉ行目のＴＦＴ１５３（第３トランジスタ）のゲート電極は、ｉ行目の走査線１１２に接続され、そのソース電極は、オフ電圧給電線１６１に接続され、また、ＴＦＴ１５４（第４トランジスタ）のゲート電極は、（ｉ＋１）行目の走査線１１２に接続され、そのソース電極は、オン電圧給電線１６３に接続されている。
ここで、オフ電圧給電線１６１には信号Ｖoffが供給され、その信号Ｖoffの電圧は、それがＴＦＴ１５２のゲート電極に印加されたとしても、当該ＴＦＴ１５２をオフ（ソース・ドレイン間が非導通）状態とさせる電圧である。また、オン電圧給電線１６３には信号Ｖonが供給され、その信号Ｖonの電圧は、それがＴＦＴ１５２のゲート電極に印加されたときに、当該ＴＦＴ１５２をオン（ソース・ドレイン間が導通）状態とさせる電圧である。
なお、図１７に示される構成は、図１２に示した構成と比較して、ＴＦＴ１５１、１５２の配置が左右逆転しているが、これは便宜的な措置であり、第１給電線１６５、第２給電線１６７および容量線１３２との接続関係について変更はない。また、第３実施形態における信号については、第２実施形態（図１５参照）と同一波形を用いることができる。
【００７３】
図１８は、第３実施形態に係る素子基板のうち、容量線駆動回路１５０と表示領域１００の周辺付近との構成を示す平面図である。
この図に示されるように、ｉ行目のＴＦＴ１５３のゲート電極は、ｉ行目の走査線１１２からＹ（下）方向にＴ字状に分岐した部分であり、同じくｉ行目に対応するＴＦＴ１５４のゲート電極は、（ｉ＋１）行目の走査線１１２からＹ（上）方向にＴ字状に分岐した部分である。ＴＦＴ１５３、１５４の共通ドレイン電極５１ａは、コンタクトホール５１ｂを介してＴＦＴ１５２のゲート電極５１ｃに接続されている。
また、第３実施形態において、ｉ行目のＴＦＴ１５１、１７６のゲート電極は、ｉ行目の走査線１１２からＹ（下）方向にＴ字状に分岐した部分を共用したものである。また、ｉ行目のＴＦＴ１７６のドレイン電極１７６ａは、コンタクトホール１７６ｂを介して、一旦、ゲート電極層をパターニングした配線１７６ｃに接続され、さらに、この配線１７６ｃは、コンタクトホール１７６ｄを介して、検出線１８５に接続されている。
【００７４】
第３実施形態によれば、走査信号ＹｉがＨレベルとなると、当該水平走査期間Ｈにわたって、ｉ行目の１５３がオンする。このため、ｉ行目のＴＦＴ１５２は、ゲート電極にオフ電圧給電線１６１の信号Ｖoffが印加されるので、オフとなる。また、ｉ行目の１５１
、１７６がオンするので、ｉ行目の容量線１３２は、第１給電線１６５とともに、検出線１８５に接続されるので、目標信号Ｖc1refの電圧となるように、容量信号出力回路３１
によって制御される。
【００７５】
次に、走査信号ＹｉがＬレベルとなり、走査信号Ｙ（ｉ＋１）がＨレベルになると、当該水平走査期間（Ｈ）にわたって、ｉ行目の１５３がオフとなり、ＴＦＴ１５４がオンする。このため、ｉ行目のＴＦＴ１５２は、ゲート電極にオン電圧給電線１６３の信号Ｖonが印加されるので、オンとなる。このため、ｉ行目の容量線１３２は、第２給電線１６７に接続されて電圧ＬＣcomとなる。
【００７６】
続いて、走査信号Ｙ（ｉ＋１）がＬレベルとなり、走査信号Ｙ（ｉ＋２）がＨレベルになると、ｉ行目の１５４がオフとなるので、ＴＦＴ１５２のゲート電極は、ハイ・インピーダンス状態となるが、その寄生容量によって、直前状態である信号Ｖonの電圧に保持される。このため、ＴＦＴ１５２ではオン状態が継続されるので、ｉ行目の容量線１３２は、第２給電線１６７の電圧ＬＣcomを維持することになる。すなわち、ｉ行目の容量線１
３２は、走査信号Ｙｉ、Ｙ（ｉ＋１）がともにＬレベルとなっても、電圧ＬＣcomに確定
するのである。
【００７７】
したがって、第３実施形態によれば、各行の容量線１３２がハイ・インピーダンス状態となることはないので、データ線の電圧振幅を狭めることができるだけなく、ＴＦＴ１５１のトランジスタサイズを必要上に大きくしなくて済む上に、第２実施形態と比較して、横方向に発生する表示むらの発生を、なお一層、確実に抑えることが可能となる。
なお、第３実施形態においても、容量信号出力回路３１について、図１４のみならず、図１６に示した構成を採用することができる。
【００７８】
＜第４実施形態＞
次に、本発明の第４実施形態に係る電気光学装置について説明する。図１９は、本発明の第４実施形態に係る電気光学装置の構成を示す図である。
この図に示される構成が第２実施形態（図１２参照）と主に相違する部分は、主に、容量線駆動回路１５０の各行においてＴＦＴ１７６の代わりとして検出容量１７９が設けられている点にある。
詳細には、奇数行に対応する検出容量１７９は、その一端が当該行の容量線１３２に接続され、その他端が第１検出線１８７に接続される一方、偶数行に対応する検出容量１７９は、その一端が当該行の容量線１３２に接続され、その他端が第２検出線１８８に接続されている。
【００７９】
スイッチ３５は、制御回路２０から供給される信号Ｏeによっていずれかの検出線を選
択するものである。詳細には、スイッチ３５は、走査線駆動回路１４０によって奇数行への走査信号がＨレベルとなっている場合には第１検出線１８７を選択し、偶数行への走査信号がＨレベルとなっている場合には第２検出線１８８を選択する。
【００８０】
図２０は、第４実施形態に係る素子基板のうち、容量線駆動回路１５０と表示領域１００の周辺付近との構成を示す平面図である。
この図に示されるように、奇数ｉ行の検出容量１７９は、ｉ行目の容量線１３２を幅広とした部分に、第１検出線１８７を幅広とした部分が絶縁層を介して重なることによって構成されている。同様に、偶数（ｉ＋１）行の検出容量１７９は、（ｉ＋１）行目の容量線１３２を幅広とした部分に、第２検出線１８８を幅広とした部分が絶縁層を介して重なることによって構成されている。
【００８１】
第４実施形態によれば、選択電圧が印加された走査線１１２が奇数行である場合に、当該選択された奇数行の容量線１３２にノイズが発生したとき、そのノイズは、当該選択された行の検出容量１７９を介して第１検出線１８７に伝搬し、スイッチ３５を介して、容量信号出力回路３１に供給される。容量信号出力回路３１は、第１給電線１６５に、上述したように水平走査期間の期間Ｈaにおいて電圧変化方向に対して電圧Ｖaだけ過剰に振った電圧をバッファリングして出力し、期間Ｈbにおいては第１検出線１８７の電圧が目標
信号Ｖc1refの電圧となるように制御した電圧を出力するので、当該水平走査期間の終了
時に、当該選択された奇数行の容量線１３２は、電圧Ｖslまたは電圧Ｖshの一方に、より正確に安定化する。
一方、選択電圧が印加された走査線１１２が偶数行である場合に、当該選択された偶数行の容量線１３２にノイズが発生したとき、そのノイズは、当該選択された偶数行の検出容量１７９を介して第２検出線１８８に伝搬し、スイッチ３５を介して、容量信号出力回路３１に供給されるので、同様な動作となる。
これにより、第４実施形態においても、第２実施形態と同様に、データ線の電圧振幅を狭めることはできるだけなく、ＴＦＴ１５１のトランジスタサイズを必要上に大きくしなくて済む上に、横方向に発生する表示むらの発生をより確実に抑えることが可能となる。
【００８２】
なお、第４実施形態では、容量線１３２と検出線とを結ぶ素子は、直流成分を流さない検出容量１７９である。このため、容量信号出力回路３１として図１６に示した構成を用
いることができない。
また、第４実施形態においても、第３実施形態のように、各行にＴＦＴ１５３、１５４の組を設けて、非選択期間において、容量線１３２の電位を確定させる構成としても良い。
【００８３】
＜第１〜第４実施形態の関連事項＞
上述した実施形態では、容量線駆動回路１５０において、ｉ行目の容量線１３２に対応するＴＦＴ１５２（第３実施形態では、ＴＦＴ１５４）のゲート電極を、次の（ｉ＋１）行の走査線１１２に接続したが、一定の行数ｍ（ｍは２以上の整数）だけ離間した走査線１１２に接続する構成でも良い。ただし、離間行数ｍが多くなると、ｉ行目の容量線１３２に対応するＴＦＴ１５２のゲート電極を、（ｉ＋ｍ）行目の走査線１１２に接続する必要があり、配線が複雑化する。
また、最終の３２０行目の容量線１３２に対応するＴＦＴ１５２（１５４）までを駆動するために、ダミーの走査線１１２がｍ行必要となる。ただし、各実施形態のようにｍが「１」であれば、垂直帰線期間をなくして、３２０行目の容量線１３２に対応するＴＦＴ１５２（１５４）のゲート電極を、１行目の走査線１１２に接続する構成とすれば、また、例えばｍが「２」であれば、垂直帰線期間をなくして、３１９、３２０行目の容量線１３２に対応するＴＦＴ１５２（１５４）のゲート電極を、それぞれ１、２行目の走査線１１２に接続する構成とすれば、あえてダミーの走査線を設ける必要もない。
また、垂直帰線期間においては書込極性を指定することは無意味であるので、期間指定信号Ｈaなどの論理信号を一定のレベルに固定しても良い。さらに、コモン電極１０８の
電圧Ｖcomを、正極性書込が指定されたときに低位とし、負極性書込が指定されたときに
高位として切り替える構成でも良い。
【００８４】
また、各実施形態では、画素容量１２０として画素電極１１８とコモン電極１０８とで液晶１０５を挟持して、液晶にかかる電界方向を基板面垂直方向とした構成としたが、画素電極、絶縁層およびコモン電極とを積層して、液晶にかかる電界方向を基板面水平方向とした構成としても良い。
一方、各実施形態では、垂直走査方向を図１において上から下方向に向かった方向としているので、ｉ行目の容量線１３２に対応するＴＦＴ１５２のゲート電極を、（ｉ＋１）行目の走査線１１２に接続したが、垂直走査方向を下から上方向に向かった方向とした場合には（ｉ−１）行目の走査線１１２に接続すれば良い。すなわち、ｉ行目の容量線１３２に対応するＴＦＴ１５２のゲート電極については、ｉ行目の走査線以外の走査線であって、ｉ行目の走査線に選択電圧の印加終了後に、選択電圧が印加される走査線１１２に接続される構成であれば良い。
【００８５】
さらに、画素容量１２０はノーマリーホワイトモードとしたが、電圧無印加状態において暗い状態となるノーマリーブラックモードとしても良い。また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３画素で１ドットを構成して、カラー表示を行うとしても良いし、さらに、例えばＧを、ＹＧ（黄緑）およびＥＧ（エメラルドグリーン）に分けて、これらの４色の画素で１ドットを構成して、広色帯化を図った構成としても良い。
【００８６】
上述した説明では、書込極性の基準をコモン電極１０８に印加される電圧ＬＣcomとし
ているが、これは、画素１１０におけるＴＦＴ１１６が理想的なスイッチとして機能する場合であり、実際には、ＴＦＴ１１６のゲート・ドレイン間の寄生容量に起因して、オンからオフに状態変化するときにドレイン電極（画素電極１１８）の電位が低下する現象（プッシュダウン、突き抜け、フィールドスルーなどと呼ばれる）が発生する。液晶の劣化を防止するため、画素容量１２０については交流駆動としなければならないが、コモン電極１０８への印加電圧ＬＣcomを書込極性の基準として交流駆動すると、プッシュダウン
のために、負極性書込による画素容量１２０の電圧実効値が、正極性書込による実効値よ
りも若干大きくなってしまう（ＴＦＴ１１６がｎチャネルの場合）。このため、実際には、書込極性の基準電圧とコモン電極１０８の電圧ＬＣcomとを別々として、書込極性の基
準電圧を、プッシュダウンの影響が相殺されるように、電圧ＬＣcomよりも高位側にオフ
セットして設定するようにしても良い。
さらに、蓄積容量１３０は、直流的には絶縁されているので、第１給電線１６５と第２給電線１６７に印加されている電位差だけが上述の関係となっていれば良いので、例えば電圧ＬＣcomとの電位差は何ボルトであっても構わない。
【００８７】
＜電子機器＞
次に、上述した実施形態に係る電気光学装置１０を表示装置として有する電子機器について説明する。図２１は、いずれかの実施形態に係る電気光学装置１０を用いた携帯電話１２００の構成を示す図である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受話口１２０４、送話口１２０６とともに、上述した電気光学装置１０を備えるものである。なお、電気光学装置１０のうち、表示領域１００に相当する部分の構成要素については外観としては現れない。
【００８８】
なお、電気光学装置１０が適用される電子機器としては、図２１に示される携帯電話の他にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型（またはモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、フォトストレージビューワ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上述した電気光学装置１０が適用可能であることは言うまでもない。
【図面の簡単な説明】
【００８９】
【図１】本発明の第１実施形態に係る電気光学装置の構成を示す図である。
【図２】同電気光学装置における画素の構成を示す図である。
【図３】同電気光学装置の表示領域の周辺構成を示す図である。
【図４】同電気光学装置の動作を説明するための図である。
【図５】同電気光学装置において容量線の電圧シフトを示す図である。
【図６】同電気光学装置のデータ信号の電圧と画素電極の電圧との関係を示す図である。
【図７】同電気光学装置の動作を説明するための電圧波形図である。
【図８】同電気光学装置における容量線の波形鈍りやノイズ等の影響を示す図である。
【図９】同電気光学装置の別動作（その１）を説明するための図である。
【図１０】同電気光学装置の別動作（その２）を説明するための図である。
【図１１】同電気光学装置の別動作（その３）を説明するための図である。
【図１２】本発明の第２実施形態に係る電気光学装置の構成を示す図である。
【図１３】同電気光学装置の表示領域の周辺構成を示す図である。
【図１４】同電気光学装置における容量信号出力回路の構成を示す図である。
【図１５】同電気光学装置の動作を説明するための図である。
【図１６】容量信号出力回路の別構成を示す図である。
【図１７】本発明の第３実施形態に係る電気光学装置の構成を示す図である。
【図１８】同電気光学装置の表示領域の周辺構成を示す図である。
【図１９】本発明の第３実施形態に係る電気光学装置の構成を示す図である。
【図２０】同電気光学装置の表示領域の周辺構成を示す図である。
【図２１】実施形態に係る電気光学装置を用いた携帯電話を示す図である。
【符号の説明】
【００９０】
１０…電気光学装置、２０…制御回路、３１…容量信号出力回路、１００…表示領域、１０８…コモン電極、１１０…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１２０…画素容量、１３０…蓄積容量、１３２…容量線、１４０…走査線駆動回路、１５０…容量線駆動回路、１５１〜１５４…ＴＦＴ、１６５…第１給電線、１６７…第２給電線、１７６…ＴＦＴ、１７９…検出容量、１８５…検出線、３００…オペアンプ、３１１、３１２、３１８…スイッチ、１２００…携帯電話
【図１】
2009162982.tif 000003
【図２】
2009162982.tif 000004
【図３】
2009162982.tif 000005
【図４】
2009162982.tif 000006
【図５】
2009162982.tif 000007
【図６】
2009162982.tif 000008
【図７】
2009162982.tif 000009
【図８】
2009162982.tif 000010
【図９】
2009162982.tif 000011
【図１０】
2009162982.tif 000012
【図１１】
2009162982.tif 000013
【図１２】
2009162982.tif 000014
【図１３】
2009162982.tif 000015
【図１４】
2009162982.tif 000016
【図１５】
2009162982.tif 000017
【図１６】
2009162982.tif 000018
【図１７】
2009162982.tif 000019
【図１８】
2009162982.tif 000020
【図１９】
2009162982.tif 000021
【図２０】
2009162982.tif 000022
【図２１】
2009162982.tif 000023