(57)【要約】      （修正有）【課題】垂直電荷転送部から水平電荷転送部への信号電荷の飽和量を確保でき、転送効率の低下を防止できる撮像素子を提供する。【解決手段】複数の光電変換部１２と、光電変換部１２で生成された信号電荷を列方向に転送する複数の垂直電荷転送部１４と、複数の垂直電荷転送部１４から転送された信号電荷を行方向に転送する水平電荷転送部１６と、複数の垂直電荷転送部１４の転送方向下流側の端部に形成された転送接続部１８と、水平電荷転送部１６と転送接続部１８との間に形成された、転送される信号電荷のポテンシャルバリアとして機能する障壁２３と、を備え、水平電荷転送部１６には、印加電圧に応じて電荷蓄積領域又はバリア領域として動作する複数の電荷転送段が形成され、複数の電荷転送段のそれぞれに、垂直電荷転送部１４が複数接続され、各電荷転送段に接続された複数の垂直電荷転送部１４ごとに障壁２３ａ，２３ｂのポテンシャル高さが異なる。【選択図】図２
2009070901.tif 000002
【特許請求の範囲】
【請求項１】
撮像領域の列方向及び行方向に配列され、入射光に応じて信号電荷を生成する複数の光電変換部と、
前記光電変換部で生成された信号電荷を列方向に転送する複数の垂直電荷転送部と、
前記複数の垂直電荷転送部のそれぞれの転送方向下流から転送された前記信号電荷を行方向に転送する水平電荷転送部と、
前記複数の垂直電荷転送部の転送方向下流側の端部に形成された転送接続部と、
前記水平電荷転送部と前記転送接続部との間に形成された、転送される信号電荷のポテンシャルバリアとして機能する障壁と、を備え、
前記水平電荷転送部には、印加電圧に応じて電荷蓄積領域又はバリア領域として動作する複数の電荷転送段が形成され、前記複数の電荷転送段のそれぞれに、前記垂直電荷転送部が複数接続され、各電荷転送段に接続された前記複数の垂直電荷転送部ごとに前記障壁のポテンシャル高さが異なることを特徴とする撮像素子。
【請求項２】
前記転送接続部が、前記複数の垂直電荷転送部のそれぞれと前記水平電荷転送部とを結ぶ複数の電荷蓄積領域と、前記複数の電荷蓄積領域のそれぞれの上方に独立して設けられたメモリ電極とを有するラインメモリであって、
前記メモリ電極には、それぞれ独立に電圧が印加可能であることを特徴とする請求項１に記載の撮像素子。
【請求項３】
１つの電荷転送段に接続された前記複数の前記垂直電荷転送部のうち、転送する信号電荷の電荷量が多い垂直電荷転送部の転送方向下流側の前記障壁が、他の垂直電荷転送部の転送方向下流側の前記障壁に比べて、列方向寸法が大きいことを特徴とする請求項１又は２に記載の撮像素子。
【請求項４】
前記複数の光電変換部の前記行方向に対応して所定の画素を配列してなる画素列が形成され、前記画素列の信号電荷を転送する前記垂直電荷転送部の転送方向下流側に、前記画素列のうち生成される信号電荷の量に応じて異なるポテンシャル高さの前記障壁が形成されていることを特徴とする請求項１から３のいずれか１つに記載の撮像素子。
【請求項５】
前記複数の光電変換部の前記行方向に対応して、Ｒ画素とＢ画素とからなる第１画素列とＧ画素からなる第２画素列とが形成され、前記障壁は、前記第２画素列の信号電荷を転送する前記垂直電荷転送部の転送方向下流側が、前記第１画素列の信号電荷を転送する前記垂直電荷転送部の転送方向下流側に比べて、ポテンシャル高さが高いことを特徴とする請求項１から４のいずれか１つに記載の撮像素子。
【請求項６】
前記複数の光電変換部の前記行方向に対応して、Ｒ画素及びＧ画素、又は、Ｇ画素及びＢ画素とからなる第１画素列とＷ画素からなる第２画素列とが形成され、前記障壁は、前記第２画素列の信号電荷を転送する前記垂直電荷転送部の転送方向下流側が、前記第１画素列の信号電荷を転送する前記垂直電荷転送部の転送方向下流側に比べて、ポテンシャル高さが高いことを特徴とする請求項１から４のいずれか１つに記載の撮像素子。
【請求項７】
前記障壁が、不純物をイオン注入することで形成された不純物拡散領域であることを特徴とする請求項１から６に記載の撮像素子。
【請求項８】
上記請求項１から７に記載の撮像素子を備えた撮像装置。
【請求項９】
撮像領域の列方向及び行方向に配列され、入射光に応じて信号電荷を生成する複数の光電変換部と、
前記光電変換部で生成された信号電荷を列方向に転送する複数の垂直電荷転送部と、
前記複数の垂直電荷転送部のそれぞれの転送方向下流から転送された前記信号電荷を行方向に転送する水平電荷転送部と、
前記複数の垂直電荷転送部の転送方向下流側の端部に形成された転送接続部と、
前記水平電荷転送部と前記転送接続部との間に形成された、転送される信号電荷のポテンシャルバリアとして機能する障壁と、を備えた撮像素子の駆動方法であって、
前記水平電荷転送部に形成された複数の電荷転送段のそれぞれに、前記垂直電荷転送部が複数接続され、各電荷転送段に接続された前記複数の前記垂直電荷転送部ごとに前記障壁のポテンシャル高さが異なり、転送接続部が前記複数の垂直電荷転送部のそれぞれと前記水平電荷転送部とを結ぶ複数の電荷蓄積領域と、前記複数の電荷蓄積領域のそれぞれの上方に独立して設けられたメモリ電極とを有するラインメモリであって、前記ラインメモリから前記水平電荷転送部に信号電荷を転送する際に、前記障壁の前記ポテンシャル高さに応じて、前記メモリ電極に転送時間が異なる駆動信号を印加することを特徴とする撮像素子の駆動方法。
【請求項１０】
１つの電荷転送段に接続された前記複数の前記垂直電荷転送部のうち、転送する信号電荷の電荷量が多い垂直電荷転送部の転送方向下流側の前記障壁が、他の垂直電荷転送部の転送方向下流側の前記障壁に比べて、列方向寸法が大きいことを特徴とする請求項９に記載の撮像素子の駆動方法。
【請求項１１】
前記複数の光電変換部の前記行方向に対応して所定の画素を配列してなる画素列が形成され、前記画素列の信号電荷を転送する前記垂直電荷転送部の転送方向下流側に、前記画素列のうち生成される信号電荷の量に応じて異なるポテンシャル高さの前記障壁が形成されていることを特徴とする請求項９又は１０に記載の撮像素子の駆動方法。
【請求項１２】
前記複数の光電変換部の前記行方向に対応して、Ｒ画素とＢ画素とからなる第１画素列とＧ画素からなる第２画素列とが形成され、前記障壁は、前記第２画素列の信号電荷を転送する前記垂直電荷転送部の転送方向下流側が、前記第１画素列の信号電荷を転送する前記垂直電荷転送部の転送方向下流側に比べて、ポテンシャル高さが高いことを特徴とする請求項９から１１のいずれか１つに記載の撮像素子の駆動方法。
【請求項１３】
前記複数の光電変換部の前記行方向に対応して、Ｒ画素及びＧ画素、又は、Ｇ画素及びＢ画素とからなる第１画素列とＷ画素からなる第２画素列とが形成され、前記障壁は、前記第２画素列の信号電荷を転送する前記垂直電荷転送部の転送方向下流側が、前記第１画素列の信号電荷を転送する前記垂直電荷転送部の転送方向下流側に比べて、ポテンシャル高さが高いことを特徴とする請求項９から１１のいずれか１つに記載の撮像素子の駆動方法。
【請求項１４】
前記障壁が、不純物をイオン注入することで形成された不純物拡散領域であることを特徴とする請求項９から１３のいずれか１つに記載の撮像素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入射光に応じて信号電荷を生成し、信号電荷を出力部へ転送する撮像素子及び該撮像素子を備えた撮像装置、及び撮像素子の駆動方法に関する。
【背景技術】
【０００２】
従来、デジタルカメラなどの撮像装置において、入射光に応じて信号電荷を生成し、該信号電荷を出力して画像データを生成するためのイメージセンサとして撮像素子が用いられている。撮像素子としては、撮像領域において行方向及び列方向に複数の光電変換部が配列され、各光電変換部において入射光を受光することで信号電荷を生成し、光電変換部から読み出された信号電荷を列方向に転送する垂直電荷転送部（ＶＣＣＤ）と、各垂直電荷転送部の転送方向下流側から転送される信号電荷を行方向へ転送する水平電荷転送部（ＨＣＣＤ）とを備えた固体撮像素子がある。水平電荷転送部は、転送方向に向かって直列状に配置され複数の電荷転送段を有し、複数の電荷転送段のそれぞれには、駆動回路から水平駆動信号が入力される。電荷転送時には、電荷転送段が水平駆動信号の印加電圧レベルに応じて電荷蓄積領域又はバリア領域として動作することで、水平電荷転送部において信号電荷が水平転送される構成である。
【０００３】
固体撮像素子を備えた撮像装置としては、静止画記録モードと動画記録モードとを備えたものが開発されている。このような撮像装置では、静止画の画素数は、４００万〜６００万画素などの高画素であるが、動画撮像時の画素数は、高速処理を実現するため、少ない画素数となる。このため、動画記録モードでは、信号電荷の一部を垂直電荷転送部において加算（垂直加算）し、更に垂直電荷転送部から水平電荷転送部に信号電荷を転送した後、水平電荷転送部において信号電荷を加算（水平加算）することで実質的に画素が間引かれた画像データが生成される。
【０００４】
固体撮像素子は、水平加算を実現するため、垂直電荷転送部の転送方向下流側において、該垂直電荷転送部と水平電荷転送部とのつなぎ目となる部分（転送接続部）にラインメモリを設けている。ラインメモリが所定の列の垂直電荷転送部によって垂直転送される信号電荷を一時的に蓄積させてから水平電荷転送部へ転送するため、水平電荷転送部において信号電荷の加算を行うことができる。従来、垂直電荷転送部と水平電荷転送部とのつなぎ目の部分にラインメモリ等を設ける構成としては、例えば、下記特許文献に示すものがある。
【０００５】
また、現在、水平電荷転送部のサイズを拡大することなく、多画素化を進めた場合に、水平電荷転送部の電荷転送容量の減少、消費電力の増加、転送効率の劣化といった問題が生じる。そこで、水平電荷転送部の複数の電荷転送段のそれぞれに垂直電荷転送部が複数接続されている構成が検討されている。
【０００６】
【特許文献１】特開２００７−１３４４３８号公報
【特許文献２】特開２００３−２５８２３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、垂直電荷転送部と水平電荷転送部との間にラインメモリ等のつなぎ目となる転送接続部において、信号電荷の転送効率と信号電荷の飽和量とがトレードオフの関係となる。特に、水平電荷転送部の複数の電荷転送段のそれぞれに垂直電荷転送部が複数接続されている構成では、上記従来の技術のように、全ての電荷転送段と垂直電荷転送部との間に、同じ障壁を形成することになる。すると、光電変換部で生成される信号電荷の電荷量が異なる撮像素子の場合には、信号電荷の電荷量が多い垂直電荷転送部に合わせて電荷転送段の駆動を行う必要があり、転送効率や転送時間にロスが生じてしまうことが懸念される。
【０００８】
本発明は、上記事情に鑑みてなされたもので、その目的は、垂直電荷転送部から水平電荷転送部への信号電荷の飽和量を確保でき、転送効率の低下を防止できる撮像素子、撮像装置及び撮像素子の駆動方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の上記目的は、下記構成によって達成される。
（１）撮像領域の列方向及び行方向に配列され、入射光に応じて信号電荷を生成する複数の光電変換部と、
前記光電変換部で生成された信号電荷を列方向に転送する複数の垂直電荷転送部と、
前記複数の垂直電荷転送部のそれぞれの転送方向下流から転送された前記信号電荷を行方向に転送する水平電荷転送部と、
前記複数の垂直電荷転送部の転送方向下流側の端部に形成された転送接続部と、
前記水平電荷転送部と前記転送接続部との間に形成された、転送される信号電荷のポテンシャルバリアとして機能する障壁と、を備え、
前記水平電荷転送部には、印加電圧に応じて電荷蓄積領域又はバリア領域として動作する複数の電荷転送段が形成され、前記複数の電荷転送段のそれぞれに、前記垂直電荷転送部が複数接続され、各電荷転送段に接続された前記複数の垂直電荷転送部ごとに前記障壁のポテンシャル高さが異なることを特徴とする撮像素子。
（２）前記転送接続部が、前記複数の垂直電荷転送部のそれぞれと前記水平電荷転送部とを結ぶ複数の電荷蓄積領域と、前記複数の電荷蓄積領域のそれぞれの上方に独立して設けられたメモリ電極とを有するラインメモリであって、
前記メモリ電極には、それぞれ独立に電圧が印加可能であることを特徴とする上記（１）に記載の撮像素子。
（３）１つの電荷転送段に接続された前記複数の前記垂直電荷転送部のうち、転送する信号電荷の電荷量が多い垂直電荷転送部の転送方向下流側の前記障壁が、他の垂直電荷転送部の転送方向下流側の前記障壁に比べて、列方向寸法が大きいことを特徴とする上記（１）又は（２）に記載の撮像素子。
（４）前記複数の光電変換部の前記行方向に対応して所定の画素を配列してなる画素列が形成され、前記画素列の信号電荷を転送する前記垂直電荷転送部の転送方向下流側に、前記画素列のうち生成される信号電荷の量に応じて異なるポテンシャル高さの前記障壁が形成されていることを特徴とする上記（１）から（３）のいずれか１つに記載の撮像素子。
（５）前記複数の光電変換部の前記行方向に対応して、Ｒ画素とＢ画素とからなる第１画素列とＧ画素からなる第２画素列とが形成され、前記障壁は、前記第２画素列の信号電荷を転送する前記垂直電荷転送部の転送方向下流側が、前記第１画素列の信号電荷を転送する前記垂直電荷転送部の転送方向下流側に比べて、ポテンシャル高さが高いことを特徴とする上記（１）から（４）のいずれか１つに記載の撮像素子。
（６）前記複数の光電変換部の前記行方向に対応して、Ｒ画素及びＧ画素、又は、Ｇ画素及びＢ画素とからなる第１画素列とＷ画素からなる第２画素列とが形成され、前記障壁は、前記第２画素列の信号電荷を転送する前記垂直電荷転送部の転送方向下流側が、前記第１画素列の信号電荷を転送する前記垂直電荷転送部の転送方向下流側に比べて、ポテンシャル高さが高いことを特徴とする上記（１）から（４）のいずれか１つに記載の撮像素子。
（７）前記障壁が、不純物をイオン注入することで形成された不純物拡散領域であることを特徴とする上記（１）から（６）に記載の撮像素子。
（８）上記（１）から（７）に記載の撮像素子を備えた撮像装置。
（９）撮像領域の列方向及び行方向に配列され、入射光に応じて信号電荷を生成する複数の光電変換部と、
前記光電変換部で生成された信号電荷を列方向に転送する複数の垂直電荷転送部と、
前記複数の垂直電荷転送部のそれぞれの転送方向下流から転送された前記信号電荷を行方向に転送する水平電荷転送部と、
前記複数の垂直電荷転送部の転送方向下流側の端部に形成された転送接続部と、
前記水平電荷転送部と前記転送接続部との間に形成された、転送される信号電荷のポテンシャルバリアとして機能する障壁と、を備えた撮像素子の駆動方法であって、
前記水平電荷転送部に形成された複数の電荷転送段のそれぞれに、前記垂直電荷転送部が複数接続され、各電荷転送段に接続された前記複数の前記垂直電荷転送部ごとに前記障壁のポテンシャル高さが異なり、転送接続部が前記複数の垂直電荷転送部のそれぞれと前記水平電荷転送部とを結ぶ複数の電荷蓄積領域と、前記複数の電荷蓄積領域のそれぞれの上方に独立して設けられたメモリ電極とを有するラインメモリであって、前記ラインメモリから前記水平電荷転送部に信号電荷を転送する際に、前記障壁の前記ポテンシャル高さに応じて、前記メモリ電極に転送時間が異なる駆動信号を印加することを特徴とする撮像素子の駆動方法。
（１０）１つの電荷転送段に接続された前記複数の前記垂直電荷転送部のうち、転送する信号電荷の電荷量が多い垂直電荷転送部の転送方向下流側の前記障壁が、他の垂直電荷転送部の転送方向下流側の前記障壁に比べて、列方向寸法が大きいことを特徴とする上記（９）に記載の撮像素子の駆動方法。
（１１）前記複数の光電変換部の前記行方向に対応して所定の画素を配列してなる画素列が形成され、前記画素列の信号電荷を転送する前記垂直電荷転送部の転送方向下流側に、前記画素列のうち生成される信号電荷の量に応じて異なるポテンシャル高さの前記障壁が形成されていることを特徴とする上記（９）又は（１０）に記載の撮像素子の駆動方法。
（１２）前記複数の光電変換部の前記行方向に対応して、Ｒ画素とＢ画素とからなる第１画素列とＧ画素からなる第２画素列とが形成され、前記障壁は、前記第２画素列の信号電荷を転送する前記垂直電荷転送部の転送方向下流側が、前記第１画素列の信号電荷を転送する前記垂直電荷転送部の転送方向下流側に比べて、ポテンシャル高さが高いことを特徴とする上記（９）から（１１）のいずれか１つに記載の撮像素子の駆動方法。
（１３）前記複数の光電変換部の前記行方向に対応して、Ｒ画素及びＧ画素、又は、Ｇ画素及びＢ画素とからなる第１画素列とＷ画素からなる第２画素列とが形成され、前記障壁は、前記第２画素列の信号電荷を転送する前記垂直電荷転送部の転送方向下流側が、前記第１画素列の信号電荷を転送する前記垂直電荷転送部の転送方向下流側に比べて、ポテンシャル高さが高いことを特徴とする上記（９）から（１１）のいずれか１つに記載の撮像素子の駆動方法。
（１４）前記障壁が、不純物をイオン注入することで形成された不純物拡散領域であることを特徴とする上記（９）から（１３）のいずれか１つに記載の撮像素子の駆動方法。
【００１０】
本発明の撮像素子は、水平電荷転送部の電荷転送段ごとに複数の垂直電荷転送部が接続された構成であって、各電荷転送段に接続された複数の垂直電荷転送部ごとに障壁のポテンシャル高さが異なる。すると、転送接続部から水平電荷転送部に信号電荷を転送する際に、ポテンシャル高さが高い障壁では、転送速度が低下するものの、信号電荷の飽和量を増加させることができる。一方で、ポテンシャル高さが低い障壁では、信号電荷の飽和量が低下するものの、転送速度を向上させることができる。このような構成によれば、所定の画素配列において、光電変換部で生成される信号電荷の量が多い画素と信号電荷の量が少ない画素が存在する場合に、信号電荷の多い画素の列方向に配置された垂直電荷転送部の転送方向下流側にポテンシャル高さの高い障壁を形成し、信号電荷の低い画素の列方向に配置された垂直電荷転送部の転送方向下流側にポテンシャル高さの低い障壁を形成することができる。このとき、信号電荷の多い画素列の垂直電荷転送部の転送方向下流側の障壁のポテンシャル高さを高くすることで信号電荷の飽和量を確保することができる。また、障壁のポテンシャル高さに応じてそれぞれの転送接続部の転送時間を調節することで、信号電荷の飽和量を確保しつつ、転送効率を向上させることができる。こうすれば、ポテンシャル高さの高い障壁に信号電荷を転送する転送接続部のみ転送時間を長くすればよいため、フレームレートの低下を最小限に抑えることができる。
【発明の効果】
【００１１】
本発明によれば、垂直電荷転送部から水平電荷転送部への信号電荷の飽和量を確保でき、転送効率の低下を防止できる撮像素子、撮像装置及び撮像素子の駆動方法を提供できる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態を図面に基づいて詳しく説明する。
図１は、本発明にかかる撮像素子の構成を示す図である。固体撮像素子１０は、シリコンなどの半導体基板上に撮像領域が区画され、該撮像領域の列方向（図１中の上下方向）及び行方向（図１中の左右方向）に複数の光電変換素子１２がマトリクス状に配列されている。光電変換素子１２は、入射光を光電変換し、該入射光に応じた信号電荷を生成する構成で、例えば、フォトダイオードなどによって構成することができる。
【００１３】
光電変換素子１２の列同士の間には、列方向に延設された垂直電荷転送部１４がそれぞれ設けられている。垂直電荷転送部１４は、列方向に配列された複数の電荷転送電極を備え、各電荷転送電極には垂直駆動信号が入力される。複数の電荷転送電極のそれぞれと、各電荷転送電極に対応して半導体基板表面側に形成された転送チャネルとによって転送段が構成される。各転送段に所定の垂直駆動信号が入力されることで、信号電荷が列方向に沿って転送される。それぞれの垂直電荷転送部１４の転送方向に向かって端部に位置する最終の転送段には、転送接続部として機能するラインメモリ１８が接続されている。ラインメモリ１８はそれぞれ、水平電荷転送部１６に接続されている。水平電荷転送部１６は、ラインメモリ１８から転送された信号電荷を行方向（図１では左方向）に転送し、出力アンプ２２から出力する。
【００１４】
図２は、図１に示す撮像素子の破線で囲まれた部位の構成を説明する拡大図である。
図２に示すように、ラインメモリ１８は、垂直電荷転送部１４のそれぞれと水平電荷転送部１６とを結ぶ電荷蓄積領域２１を有している。電荷蓄積領域２１は、例えば、撮像素子１０のｎ型半導体基板上に形成されるｐウェル層内にｎ型不純物イオンをイオン注入することによって形成された不純物拡散領域とすることができる。また、ラインメモリ１８は、電荷蓄積領域２１上に独立して設けられたメモリ電極２５を有している。ラインメモリ１８には、行方向に隣り合うラインメモリ１８に対して電気的絶縁を確保するための分離領域２４が、隣り合うラインメモリ１８との境界部分に設けられている。なお、図２では、説明のため、ラインメモリ１８のメモリ電極２５を透視した状態を示している。
【００１５】
水平電荷転送部１６は、転送電極２６ａと転送電極２６ｂとのペアからなる電極組を備え、この電極組を水平方向に直列状に配列した構成を有している。水平電荷転送部１６を２相駆動する場合には、電極組は、水平転送パルスφＨ１が印加される第１電極組と、水平転送パルスφＨ２が印加される第２電極組とから構成され、第１電極組と第２電極組とが水平方向に交互に配置される。このような構成においては、印加される水平転送パルスφＨ１，φＨ２の印加電圧のレベルに応じて、第１電極組及び第２電極組のうち一方の下方領域が電荷蓄積領域として動作し、他方の下方領域が電荷蓄積領域同士のバリア領域として動作する。このように、水平電荷転送路２には、第１電極組と第２電極組との重なる部分により、印加電圧に応じてバリア領域又は電荷蓄積領域として動作する複数の電荷転送段が形成される。
【００１６】
水平電荷転送部１６の各電荷転送段には、隣接する２つの垂直電荷転送路１４の各々が電荷蓄積領域２１を介して接続されている。各電荷転送段に接続される２つの電荷蓄積領域２１のうち、水平電荷転送部１６の電荷転送方向上流側（図中右側）にある電荷蓄積領域２１上方のメモリ電極２５には、ラインメモリパルスφＬＭ１が印加され、水平電荷転送路１６の電荷転送方向下流側（図中左側）にある電荷蓄積領域２１上方のメモリ電極２５には、ラインメモリパルスφＬＭ２が印加される。ラインメモリパルスφＬＭ１，φＬＭ２は、それぞれハイレベルとローレベルの状態をとることができ、ラインメモリ１８から水平電荷転送部１６へ信号電荷を転送する際に駆動信号として機能する。
【００１７】
水平電荷転送部１６とラインメモリ１８との間には、水平電荷転送部１６に転送される信号電荷のポテンシャルバリアとして機能する障壁２３が形成されている。障壁２３は、撮像素子１０の半導体基板表面に不純物イオンをイオン注入することによって形成された不純物拡散領域とすることができる。
【００１８】
本実施形態の撮像素子１０によれば、水平電荷転送部１６の１つの電荷転送段に対して２つの垂直電荷転送部１４を接続し、この２つの垂直電荷転送部１４に接続された電荷蓄積領域２１上方の２つのメモリ電極２５にそれぞれ独立に電圧を印加可能とすることで、ラインメモリ１８から水平電荷転送路１６へ転送する電荷を選択することができる。このため、消費電力を増加させることなく、水平電荷転送部１４の電荷転送容量を増加することができる。又、電荷転送段数を減少させることができるため、転送効率の劣化を防ぐこともできる。
【００１９】
なお、本実施形態では、水平電荷転送部１６の各電荷転送段に２つの垂直電荷転送路１４が接続されるものとしているが、本発明にかかる撮像素子では、各電荷転送段に接続される垂直電荷転送路１の数は３つ以上であってもよい。
【００２０】
撮像素子１０は、水平電荷転送部１６の電荷転送段に接続された２つの垂直電荷転送部１４ごとに障壁２３のポテンシャル高さが異なる構成を有している。具体的には、１つの電荷転送段に接続された２つの垂直電荷転送部１４のうち、転送する信号電荷の電荷量が多い垂直電荷転送部（本実施形態では、図２中右側の垂直電荷転送部とした。）の転送方向下流側の障壁２３ｂが、他の垂直電荷転送部（図２中左側の垂直電荷転送部とした。）の転送方向下流側の障壁２３ａに比べて、列方向寸法が大きくなるように形成している。なお、障壁２３ａを形成する手順は、後述する。
【００２１】
図３は、図２の撮像素子の点線で示した部分の、信号電荷の転送時におけるポテンシャル勾配を示す図である。図４は、図２の撮像素子の点線で示した部分の、信号電荷を保持している状態におけるポテンシャル勾配を示す図である。図３（ａ）及び図４（ａ）において「左側」とは、図２の左側の垂直電荷転送部の転送方向下流側の点線で示すポテンシャルを意味し、図３（ｂ）及び図４（ｂ）において「右側」とは、図２の右側の垂直電荷転送部の転送方向下流側の点線で示すポテンシャルを意味している。
【００２２】
図３は、ラインメモリ１８に低い電圧が印加され、水平電荷転送部１６に高い電圧が印加されることで、信号電荷がラインメモリ１８から水平電荷転送部１６に転送されている状態を示している。右側のラインメモリ１８の転送方向下流側にある障壁２３ｂの方が、左側のラインメモリ１８の転送方向下流側にある障壁２３ａよりもポテンシャル高さが高いため、信号電荷の転送速度が遅くなるが、信号電荷の飽和量が左側よりも大きくなる。反対に、左側のラインメモリ１８の転送方向下流側にある障壁２３ａの方は、右側のラインメモリ１８の転送方向下流側にある障壁２３ｂよりもポテンシャル高さが低いため、信号電荷の転送速度が速くなるものの、信号電荷の飽和量が右側よりも小さくなる。
【００２３】
図４は、ラインメモリ１８と水平電荷転送部１６に低い電圧が印加されることで、信号電荷がラインメモリ１８から水平電荷転送部１６に転送されず、保持されている状態を示している。右側のラインメモリ１８の転送方向下流側にある障壁２３ｂの方が、左側のラインメモリ１８の転送方向下流側にある障壁２３ａよりもポテンシャル高さがより高くなる。
【００２４】
本実施系形態では、ラインメモリ１８が各垂直電荷転送部１４の転送方向下流側の端部に形成され、転送接続部として機能する構成を例に説明したが、転送接続部はこれに限定されない。例えば、ラインメモリ１８を形成せずに、垂直電荷転送部１４の転送方向下流側端部の最終の転送段を転送接続部として、垂直電荷転送部から水平電荷転送部に信号電荷が転送される構成とすることもできる。このとき、垂直電荷転送部１４と水平電荷転送部１６との間に障壁を形成し、水平電荷転送部１６の電荷転送段のそれぞれに、垂直電荷転送部１４が複数接続され、各電荷転送段に接続された複数の垂直電荷転送部１４ごとに障壁２３のポテンシャル高さが異なる構成とすればよい。
【００２５】
本発明の撮像素子１０は、水平電荷転送部１６の電荷転送段ごとに複数の垂直電荷転送部１４が接続された構成であって、各電荷転送段に接続された複数の垂直電荷転送部１４ごとに障壁２３（２３ａ，２３ｂ）のポテンシャル高さが異なる。すると、ラインメモリ１８から水平電荷転送部１６に信号電荷を転送する際に、ポテンシャル高さが高い障壁２３ｂでは、転送速度が低下するものの、信号電荷の飽和量を増加させることができる。一方で、ポテンシャル高さが低い障壁２３ａでは、信号電荷の飽和量が低下するものの、転送速度を向上させることができる。このような構成によれば、所定の画素配列において、光電変換部１２で生成される信号電荷量が多い画素と信号電荷量が少ない画素が存在する場合に、信号電荷量の多い画素の列方向に配置された垂直電荷転送部１４の転送方向下流側にポテンシャル高さの高い障壁２３ｂを形成し、信号電荷量の少ない画素の列方向に配置された垂直電荷転送部の転送方向下流側にポテンシャル高さの低い障壁２３ａを形成することができる。このとき、信号電荷量の多い画素列の垂直電荷転送部１４の転送方向下流側の障壁２３のポテンシャル高さを高くすることで信号電荷の飽和量を確保することができる。また、障壁２３のポテンシャル高さに応じてそれぞれのラインメモリ１８の転送時間を調節することで、信号電荷の飽和量を確保しつつ、転送効率を向上させることができる。こうすれば、ポテンシャル高さの高い障壁２３ｂに信号電荷を転送するラインメモリ１８のみ転送時間を長く制御することで、フレームレートの低下を最小限に抑えることができる。
【００２６】
図５は、撮像素子の障壁を形成する手順の一例を説明する図である。図５に示すように、なお、以下に説明する実施形態において、すでに説明した部材などと同等な構成・作用を有する部材等については、図中に同一符号又は相当符号を付すことにより、説明を簡略化或いは省略する。
【００２７】
障壁２３を形成する前に、予め水平電荷転送部１６の、ポテンシャル高さの低い障壁２３ａを形成する側の転送電極２６ａを第１ポリシリコンによって形成する。その後、障壁２３を形成するマスクＭによって、ラインメモリ１８と水平電荷転送部１６との間の水平方向に延在する長尺帯形状の領域をイオン注入によって障壁２３の不純物イオンをイオン注入する。図５において、マスクＭによって不純物イオンを打ち込む領域をハッチングで示している。このとき、イオン注入される領域の一部が転送電極２６ａの一部と重複し、重複した領域においてはイオン注入されず、結果として障壁２３が形成されず、転送領域２６ａが形成ていない側に、垂直方向（図５中の上下方向）に寸法の長い障壁２３ｂが形成される。その後、第２ポリシリコンで障壁２３ｂの転送方向下流側（図５の下側）に転送電極２６ｂを形成する。こうすれば、一枚のマスクＭを用いて一回のイオン注入を行うことで、イオン注入の際に注入するイオン濃度などを変更することなく、垂直電荷転送部１４の位置に対応させて形状の異なる障壁２３をセルフアラインによって形成することができる。
【００２８】
次に、上記構成の撮像素子を参照して、撮像素子の駆動方法の手順を説明する。
図６は、撮像素子のラインメモリから水平電荷転送部へ信号電荷を転送する際のタイミングチャートを示している。図６（ａ）は、図２に示す撮像素子１０において、左側の垂直電荷転送部１４に対応する、ポテンシャル高さの低い障壁２３ａから水平電荷転送部１４へ転送する場合を示し、図６（ｂ）は、右側の垂直電荷転送部１４に対応する、ポテンシャル高さの高い障壁２３ｂから水平電荷転送部１４へ転送する場合を示している。
【００２９】
図６（ａ）及び（ｂ）に示すように、ポテンシャル高さの高い障壁２３ｂから水平電荷転送部１６へ信号電荷を転送する場合には、ポテンシャル高さの低い障壁２３ａよりも転送時間が長くなる。このとき、転送不良による縦筋などの不具合を回避するため、ポテンシャル高さの高い障壁２３ｂの転送方向上流側のラインメモリ１８の転送時間ｔ２をポテンシャル高さの低い障壁２３ａの転送方向上流側のラインメモリ１８の転送時間ｔ１より長くなるように制御する。従来の撮像素子では、信号電荷の飽和量を大きくした場合には、飽和量が小さいラインも含めて全てのラインにおいて転送時間を長くする必要があった。上記のように、ポテンシャル高さの異なる障壁を設けた構成において、障壁ごとにそのラインメモリの転送時間の長さを制御することで、フレームレートの低下を最小限に抑えることができる。転送時間の長さは、ラインメモリ１８のメモリ電極２５に転送時間（ハイレベル又はローレベルとなる期間）が異なるラインメモリパルスを印加することによって制御することができる。本実施形態では、半分のラインのみ、ラインメモリの転送時間を長くすればよい。水平転送時にブランキングレス駆動などを行う場合には、ラインメモリ１８の転送時間の短縮はフレームレートに大きな影響を与えるため、効果が顕著である。
【００３０】
上記実施形態の撮像素子１０は、撮像領域の行方向及び列方向に配列された複数の光電変換部１２の行方向に対応して所定の画素を配列してなる画素列が形成され、画素列の信号電荷を転送する垂直電荷転送部１４の転送方向下流側に、画素列のうち生成される信号電荷の量に応じて異なるポテンシャル高さの障壁２３を形成することができる。
【００３１】
図７は、撮像素子の光電変換部に対応してＲ画素、Ｇ画素、Ｂ画素からなる画素配列を有する構成を示す図である。図８は、撮像素子の光電変換部に対応してＲ画素、Ｇ画素、Ｂ画素、Ｗ画素からなる画素配列を有する構成を示す図である。
【００３２】
図７に示す画素配列は、列方向及び行方向に配置した画素のうち、列方向に配列されてなる画素列それぞれが、隣り合う画素列に対して画素が１／２ピッチだけずれた位置に設けられている。また、Ｒ画素とＢ画素となる第１画素列とＧ画素の第２画素列を行方向に交互に配置している。通常、Ｒ画素とＢ画素となる画素列から読み出される信号電荷の量よりもＧ画素の画素列から読み出される信号電荷の量が多くなる。このため、信号電荷の量が少ない第１画素列に対応する垂直電荷転送部１４の転送方向下流側にポテンシャル高さの高い障壁２３ａが配置され、信号電荷の量が多い第２画素列に対応する垂直電荷転送部１４の転送方向下流側にポテンシャル高さの高い障壁２３ｂが配置されるように構成する。こうすれば、画素配列に基づく信号電荷の量の相違に応じて、ラインメモリ１８の信号電荷の飽和量を確保することができる。
【００３３】
図８に示す画素配列は、図７と同様に、列方向及び行方向に配置した画素のうち、列方向に配列されてなる画素列それぞれが、隣り合う画素列に対して画素が１／２ピッチだけずれた位置に設けられている。また、Ｒ画素及びＧ画素、又は、Ｇ画素及びＢ画素とからなる第１画素列と、Ｗ（ホワイト）画素のみからなる第２画素列を行方向に交互に配置している。通常、Ｒ画素及びＧ画素、又は、Ｇ画素及びＢ画素とからなる第１画素列から読み出される信号電荷の量よりもＷ画素の第２画素列から読み出される信号電荷の量が多くなる。このため、信号電荷の量が少ない第１画素列に対応する垂直電荷転送部１４の転送方向下流側にポテンシャル高さの高い障壁２３ａが配置され、信号電荷の量が多い第２画素列に対応する垂直電荷転送部１４の転送方向下流側にポテンシャル高さの高い障壁２３ｂが配置されるように構成する。こうすれば、画素配列に基づく信号電荷の量の相違に応じて、ラインメモリ１８の信号電荷の飽和量を確保することができる。
【００３４】
本発明にかかる撮像素子を備えた撮像装置によれば、垂直電荷転送部から水平電荷転送部への転送効率を向上することできる。また、信号電荷の飽和量も適切に確保することができ、出力した画像に縦筋などの不具合が発生することを回避することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明にかかる撮像素子の構成を示す図である。
【図２】図１に示す撮像素子の破線で囲まれた部位の構成を説明する拡大図である。
【図３】図２の撮像素子の点線で示した部分の、信号電荷の転送時におけるポテンシャル勾配を示す図である。
【図４】図２の撮像素子の点線で示した部分の、信号電荷を保持している状態におけるポテンシャル勾配を示す図である。
【図５】撮像素子の障壁を形成する手順の一例を説明する図である。
【図６】撮像素子のラインメモリから水平電荷転送部へ信号電荷を転送する際のタイミングチャートを示している。
【図７】撮像素子の光電変換部に対応してＲ画素、Ｇ画素、Ｂ画素からなる画素配列を有する構成を示す図である。
【図８】撮像素子の光電変換部に対応してＲ画素、Ｇ画素、Ｂ画素、Ｗ画素からなる画素配列を有する構成を示す図である。
【符号の説明】
【００３６】
１０    撮像素子
１２    光電変換部
１４    垂直電荷転送部
１６    水平電荷転送部
１８    ラインメモリ（転送接続部）
２３（２３ａ，２３ｂ）    障壁
【図１】
2009070901.tif 000003
【図２】
2009070901.tif 000004
【図３】
2009070901.tif 000005
【図４】
2009070901.tif 000006
【図５】
2009070901.tif 000007
【図６】
2009070901.tif 000008
【図７】
2009070901.tif 000009
【図８】
2009070901.tif 000010