(57)【要約】【課題】抵抗変化素子のトンネル絶縁膜中に正孔又は電子を捕獲する欠陥を導入することにより、抵抗変化素子の抵抗値を変化させる。【解決手段】抵抗変化メモリは、第１の配線ＢＬと、第２の配線ＳＬと、第１の電極１１と第２の電極１３と第１及び第２の電極間に設けられたトンネル絶縁膜１２とを有し、トンネル絶縁膜中に正孔又は電子を捕獲する欠陥が導入されたトラップ領域２０が形成され、第２の電極が第１の配線に接続された抵抗変化素子１０ａと、電流経路の一端が第１の電極に接続され、電流経路の他端が第２の配線に接続されたトランジスタＴｒａとを具備する。【選択図】      図１
2009289822.tif 000002
【特許請求の範囲】
【請求項１】
第１の配線と、
第２の配線と、
第１の電極と第２の電極と前記第１及び第２の電極間に設けられた第１のトンネル絶縁膜とを有し、前記第１のトンネル絶縁膜中に正孔又は電子を捕獲する欠陥が導入された第１のトラップ領域が形成され、前記第２の電極が前記第１の配線に接続された第１の抵抗変化素子と、
電流経路の一端が前記第１の電極に接続され、前記電流経路の他端が前記第２の配線に接続された第１のトランジスタと
を具備することを特徴とする抵抗変化メモリ。
【請求項２】
前記第１のトラップ領域は、前記第１の電極と前記第１のトンネル絶縁膜との界面、前記第２の電極と前記第１のトンネル絶縁膜との界面の少なくとも一方に形成されることを特徴とする請求項１に記載の抵抗変化メモリ。
【請求項３】
前記第１のトンネル絶縁膜は酸化マグネシウム膜で形成され、前記第１のトラップ領域はマグネシウムの欠陥により形成され、
データ書き込み時、前記第１のトラップ領域に前記正孔が捕獲されることを特徴とする請求項１に記載の抵抗変化メモリ。
【請求項４】
前記第１のトンネル絶縁膜は酸化マグネシウム膜で形成され、前記第１のトラップ領域は酸素の欠陥により形成され、
データ書き込み時、前記第１のトラップ領域に前記電子が捕獲されることを特徴とする請求項１に記載の抵抗変化メモリ。
【請求項５】
第３の電極と第４の電極と前記第３及び第４の電極間に設けられた第２のトンネル絶縁膜とを有し、前記第２のトンネル絶縁膜中に正孔又は電子を捕獲する欠陥が導入された第２のトラップ領域が形成され、前記第４の電極が前記第１の配線に接続された第２の抵抗変化素子と、
電流経路の一端が前記第３の電極に接続され、前記電流経路の他端が前記第２の配線に接続された第２のトランジスタと
をさらに具備することを特徴とする請求項１に記載の抵抗変化メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶素子として機能する抵抗変化素子を有する抵抗変化メモリに関する。
【背景技術】
【０００２】
近年、新たな原理により情報を記憶するメモリが数多く提案されている。そのうちの一つに、抵抗変化型メモリがある。この抵抗変化型メモリとしては、通常、データを貯蔵する記憶素子とこの記憶素子を選択するＭＯＳＦＥＴとで構成されている。データを貯蔵する記憶素子として、ＭＴＪ（Magnetic tunnel Junction）、カルコゲナイドグラス、強相関電子系材料などが使われている。一般的に、ＭＴＪを使用するものをＭＲＡＭ（Magnetoresistive Random Access Memory）、カルコゲナイドグラスを使用するものをＰＲＡＭ（Phase-change Random Access Memory）、強相関電子系材料などを使用するものをＲｅＲＡＭ（Resistance Random Access Memory）と称する。
【０００３】
尚、この出願の発明に関連する先行技術文献情報としては、次のようなものがある。
【非特許文献１】A. Gibson,R. Haydock, and J. LaFemina, "Stability of vacancy defects in MgO : The role of charge neutrality," Physical Review B volume 50, Number 4, 1994.
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、抵抗変化素子のトンネル絶縁膜中に正孔又は電子を捕獲する欠陥を導入することにより、抵抗変化素子の抵抗値を変化させる抵抗変化メモリを提供する。
【課題を解決するための手段】
【０００５】
本発明の一態様による抵抗変化メモリは、第１の配線と、第２の配線と、第１の電極と第２の電極と前記第１及び第２の電極間に設けられた第１のトンネル絶縁膜とを有し、前記第１のトンネル絶縁膜中に正孔又は電子を捕獲する欠陥が導入された第１のトラップ領域が形成され、前記第２の電極が前記第１の配線に接続された第１の抵抗変化素子と、電流経路の一端が前記第１の電極に接続され、前記電流経路の他端が前記第２の配線に接続された第１のトランジスタとを具備する。
【発明の効果】
【０００６】
本発明によれば、抵抗変化素子のトンネル絶縁膜中に正孔又は電子を捕獲する欠陥を導入することにより、抵抗変化素子の抵抗値を変化させる抵抗変化メモリを提供できる。
【発明を実施するための最良の形態】
【０００７】
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【０００８】
［１］構成
図１を用いて、本発明の一実施形態に係る抵抗変化メモリの概略的なメモリセル構成について説明する。
【０００９】
図１に示すように、抵抗変化メモリの１セルは、記憶素子として機能する抵抗変化素子１０ａと、この抵抗変化素子１０ａに直列接続されたトランジスタ（例えばＭＯＳＦＥＴ）Ｔｒａとを有している。抵抗変化素子１０ａは、ＭＩＭ（Metal Insulator Metal）素子であり、金属からなる下部電極１１及び上部電極１３とこれら下部電極１１及び上部電極１３に挟まれたトンネル絶縁膜１２とを有している。このトンネル絶縁膜１２は、正孔又は電子を捕獲する欠陥が導入されたトラップ領域２０を有している。このトラップ領域２０の詳細については後述する。
【００１０】
上部電極１３はビット線ＢＬに接続され、下部電極１１はコンタクト６ａを介してトランジスタＴｒａの電流経路の一端（ソース／ドレイン拡散層４ａ）に接続されている。トランジスタＴｒａの電流経路の他端（ソース／ドレイン拡散層４ｂ）はコンタクト５を介してソース線ＳＬに接続されている。
【００１１】
ビット線ＢＬ及びソース線ＳＬは、隣接するメモリセルで共有されている。すなわち、抵抗変化素子１０ｂの上部電極１３はビット線ＢＬに接続され、下部電極１１はコンタクト６ｂを介してトランジスタＴｒｂの電流経路の一端（ソース／ドレイン拡散層４ｃ）に接続されている。トランジスタＴｒｂの電流経路の他端（ソース／ドレイン拡散層４ｂ）はコンタクト５を介してソース線ＳＬに接続されている。
【００１２】
このようなトランジスタＴｒａ、Ｔｒｂは半導体基板１上に形成されている。半導体基板１１上にはトランジスタＴｒａ、Ｔｒｂを構成するゲート電極３ａ、３ｂがコンタクト５の両側に形成されている。このゲート電極３ａ、３ｂは、同一方向に延在するビット線ＢＬ及びソース線ＳＬに対して垂直な方向に延在されている。
【００１３】
尚、以下の説明において、抵抗変化素子の符号“１０ａ”、“１０ｂ”は、総称して“１０”と記載する。
【００１４】
［２］トラップ領域
図２（ａ）乃至図２（ｄ）を用いて、本発明の一実施形態に係るトンネル絶縁膜のトラップ領域について説明する。
【００１５】
本実施形態では、上述したように、金属からなる電極１１、１３に挟まれたトンネル絶縁膜１２内にはトラップ領域２０が形成されている。このトラップ領域２０は、トンネル絶縁膜１２を構成する元素の一部が欠陥した領域を意味する。例えば、トンネル絶縁膜１２が酸化マグネシウム（ＭｇＯ）で形成された場合、マグネシウム（Ｍｇ）又は酸素（Ｏ）が欠陥した領域がトラップ領域２０となる。
【００１６】
トラップ領域２０は、トンネル絶縁膜１２中のいずれの位置に形成してもよい。例えば、図２（ａ）に示すように、トラップ領域２０は、トンネル絶縁膜１２の膜厚に対して中央の位置に、膜面全体に形成してもよい。また、図２（ｂ）に示すように、トラップ領域２０は、トンネル絶縁膜１２と上部電極１３との界面に、膜面全体に形成してもよい。また、図２（ｃ）に示すように、トラップ領域２０は、トンネル絶縁膜１２と下部電極１１との界面に、膜面全体に形成してもよい。さらに、図２（ｄ）に示すように、トラップ領域２０は、トンネル絶縁膜１２と上部電極１３との界面及びトンネル絶縁膜１２と下部電極１１との界面の両方に、膜面全体に形成してもよい。尚、トラップ領域２０は、トンネル絶縁膜１２の膜面全体に形成することに限定されず、部分的に形成することも可能である。
【００１７】
このようなトラップ領域２０は、書き込み動作時、インパクトイオン化によって生成される電子又は正孔を捕獲し、トンネル絶縁膜１２の導電率を変化させ、抵抗変化素子１０の低抵抗状態又は高抵抗状態を作り出す。従って、本実施形態では、トンネル絶縁膜１２の導電率を電子又は正孔の注入によって変動させることで、抵抗変化メモリとして動作させる。
【００１８】
尚、以下の説明において、トラップ領域２０が正孔を捕獲する場合を「正孔トラップタイプ」と称し、トラップ領域２０が電子を捕獲する場合を「電子トラップタイプ」と称する。以下、正孔トラップタイプ及び電子トラップタイプについて、ＭｇＯからなるトンネル絶縁膜１２を例に挙げて詳説する。
【００１９】
［３］正孔トラップタイプ
正孔トラップタイプは、Ｍｇ欠陥のトラップ領域２０を形成し、このトラップ領域２０に正孔を捕獲する。このタイプは、トンネル絶縁膜１２の導電性が高くなり、抵抗変化素子１０の低抵抗状態を作り出す。
【００２０】
［３−１］低抵抗書き込み
図３（ａ）及び図３（ｂ）を用いて、本実施形態に係る正孔トラップタイプの書き込み動作について説明する。尚、ここでは、トラップ領域２０はトンネル絶縁膜１２と上部電極１３との界面に形成されている場合を例に挙げる。
【００２１】
書き込み動作時、まず、上部電極１３側（ビット線ＢＬ）に正の電圧Ｖｗを印加することで、下部電極１１側（ソース線ＳＬ）から電子が導入される。この電子がトンネル絶縁膜１２と上部電極１３との界面でインパクトイオン化することにより、電子・正孔対３０が生成される。このうち電子は電界により上部電極１３にドリフトするが、正孔は正孔トラップ領域２０に捕獲されて伝導帯を押し下げる。その結果、電子電流が増加し、トンネル絶縁膜１２の導電率が大きくなる。この正孔トラップ領域２０に捕獲された正孔は準位が深く、不揮発性を有する。以上により、抵抗変化素子１０を低抵抗状態へ書き込むことができる。
【００２２】
このような抵抗変化を利用して、例えば、低抵抗状態に書き込んだ場合を“１”、低抵抗状態に書き込まない場合を“０”と規定することで、２値書き込みが可能となる。
【００２３】
［３−２］消去
図４（ａ）及び図４（ｂ）を用いて、本実施形態に係る正孔トラップタイプの消去動作について説明する。尚、ここでは、トラップ領域２０はトンネル絶縁膜１２と上部電極１３との界面に形成されている場合を例に挙げる。
【００２４】
消去動作時、まず、下部電極１１側（ソース線ＳＬ）に正の電圧Ｖｅを印加する。これにより、上部電極１３とトラップ領域２０に捕獲された正孔との間のクーロン力により、正孔は上部電極１３にデトラップされる。その結果、高抵抗化によってトンネル絶縁膜１２の導電率が小さくなり、データの消去ができる。
【００２５】
［３−３］読み出し
本実施形態に係る正孔トラップタイプの読み出し動作について説明する。まず、選択セルの抵抗変化素子１０に読み出し電流又は電圧を印加する。この読み出し値をセンスし、参照値に対してどのような変化をするかによって、“１”、“０”の判断を行う。
【００２６】
例えば、低抵抗状態に書き込んだ場合を“１”、低抵抗状態に書き込まない場合を“０”と規定し、読み出し電圧で判断するとき、読み出し電圧値が参照電圧値より低い場合は“１”と判断し、読み出し電圧値が参照電圧値と変化しない場合は“０”と判断する。
【００２７】
［３−４］製造方法
図５（ａ）乃至図５（ｄ）を用いて、本実施形態に係る正孔トラップタイプのプラズマ酸化法を用いた抵抗変化素子の製造方法について説明する。
【００２８】
まず、図５（ａ）に示すように、例えば５０ｎｍのＴａからなる下部電極１１が形成される。この下部電極１１上に、例えば０．５ｎｍのＭｇＯ膜１２ａがスパッタ法で成膜される。次に、図５（ｂ）に示すように、プラズマ酸化によって、ＭｇＯ膜１２ａの表面が酸化される。このとき、ＭｇＯ膜１２ａの表面にはＭｇ欠損が形成され、正孔トラップ領域２０が生成される。その後、図５（ｃ）に示すように、例えば０．５ｎｍのＭｇＯ膜１２ｂがスパッタ成膜され、合計１ｎｍ程度の膜厚のトンネル絶縁膜１２が形成される。そして、図５（ｄ）に示すように、トンネル絶縁膜１２上に、例えば５０ｎｍのＴａからなる上部電極１３が形成される。
【００２９】
図６（ａ）乃至図６（ｄ）を用いて、本実施形態に係る正孔トラップタイプのイオンビームエッチング法を用いた抵抗変化素子の製造方法について説明する。
【００３０】
まず、図６（ａ）に示すように、例えば５０ｎｍのＴａからなる下部電極１１が形成される。この下部電極１１上に、例えば０．５ｎｍのＭｇＯ膜１２ａがスパッタ法で成膜される。次に、図６（ｂ）に示すように、イオンビームエッチングにより、ＭｇＯ膜１２ａの表面が例えばＡｒイオンでスパッタされる。このとき、ＭｇＯ膜１２ａの表面にはＭｇ欠損が形成され、正孔トラップ領域２０が生成される。その後、図６（ｃ）に示すように、例えば０．５ｎｍのＭｇＯ膜１２ｂがスパッタ成膜され、合計１ｎｍ程度の膜厚のトンネル絶縁膜１２が形成される。そして、図６（ｄ）に示すように、トンネル絶縁膜１２上に、例えば５０ｎｍのＴａからなる上部電極１３が形成される。
【００３１】
図７（ａ）乃至図７（ｄ）を用いて、本実施形態に係る正孔トラップタイプの不純物添加法を用いた抵抗変化素子の製造方法について説明する。
【００３２】
まず、図７（ａ）に示すように、例えば５０ｎｍのＴａからなる下部電極１１が形成される。この下部電極１１上に、例えば０．５ｎｍのＭｇＯ膜１２ａがスパッタ法で成膜される。次に、図７（ｂ）に示すように、イオン注入又はスパッタ成膜等により、ＭｇＯ膜１２ａの表面に不純物（例えば、Ｃｒ等）が添加される。このとき、ＭｇＯ膜１２ａの表面にはＭｇ欠損が形成され、正孔トラップ領域２０が生成される。その後、図７（ｃ）に示すように、例えば０．５ｎｍのＭｇＯ膜１２ｂがスパッタ成膜され、合計１ｎｍ程度の膜厚のトンネル絶縁膜１２が形成される。そして、図７（ｄ）に示すように、トンネル絶縁膜１２上に、例えば５０ｎｍのＴａからなる上部電極１３が形成される。
【００３３】
以上のような各プロセスでは、プラズマ酸化、イオンビームエッチング、又は不純物添加により欠陥導入するトンネル絶縁膜１２中の位置が制御でき、トンネル絶縁膜１２中の正孔トラップ領域２０が形成される位置を制御することが可能である。このため、正孔トラップの消去エネルギー特性及びデータ保持特性を制御することが可能となる。
【００３４】
［４］電子トラップタイプ
電子トラップタイプは、酸素欠陥のトラップ領域２０を形成し、このトラップ領域２０に電子を捕獲する。このタイプは、トンネル絶縁膜１２の導電性が低くなり、抵抗変化素子１０の高抵抗状態を作り出す。
【００３５】
［４−１］高抵抗書き込み
図８（ａ）及び図８（ｂ）を用いて、本実施形態に係る電子トラップタイプの書き込み動作について説明する。尚、ここでは、トラップ領域２０はトンネル絶縁膜１２と上部電極１３との界面に形成されている場合を例に挙げる。
【００３６】
書き込み動作時、まず、上部電極１３側（ビット線ＢＬ）に正の電圧Ｖｗを印加することで、下部電極１１側（ソース線ＳＬ）から電子が導入される。この電子がトンネル絶縁膜１２と上部電極１３との界面でインパクトイオン化することにより、電子・正孔対３０が生成される。このうち正孔は電界により下部電極１１にドリフトするが、電子は電子トラップ領域２０に捕獲されて伝導帯を押し上げる。その結果、電子電流が減少し、トンネル絶縁膜１２の導電率が小さくなる。この電子トラップ領域２０に捕獲された電子は準位が高く、不揮発性を有する。以上により、抵抗変化素子１０を高抵抗状態へ書き込むことができる。
【００３７】
このような抵抗変化を利用して、例えば、高抵抗状態に書き込んだ場合を“１”、高抵抗状態に書き込まない場合を“０”と規定することで、２値書き込みが可能となる。
【００３８】
［４−２］消去
図９（ａ）及び図９（ｂ）を用いて、本実施形態に係る電子トラップタイプの消去動作について説明する。尚、ここでは、トラップ領域２０はトンネル絶縁膜１２と上部電極１３との界面に形成されている場合を例に挙げる。
【００３９】
消去動作時、まず、下部電極１１側（ソース線ＳＬ）に正の電圧Ｖｅを印加する。これにより、下部電極１１とトラップ領域２０に捕獲された電子との間のクーロン力により、電子は下部電極１１にデトラップされる。その結果、低抵抗化によってトンネル絶縁膜１２の導電率が大きくなり、データの消去ができる。
【００４０】
［４−３］読み出し
本実施形態に係る電子トラップタイプの読み出し動作について説明する。まず、選択セルの抵抗変化素子１０に読み出し電流又は電圧を印加する。この読み出し値をセンスし、参照値に対してどのような変化をするかによって、“１”、“０”の判断を行う。
【００４１】
例えば、高抵抗状態に書き込んだ場合を“１”、高抵抗状態に書き込まない場合を“０”と規定し、読み出し電圧で判断するとき、読み出し電圧値が参照電圧値より高い場合は“１”と判断し、読み出し電圧値が参照電圧値と変化しない場合は“０”と判断する。
【００４２】
［４−４］製造方法
図１０（ａ）乃至図１０（ｄ）を用いて、本実施形態に係る電子トラップタイプのアニール法を用いた抵抗変化素子の製造方法について説明する。
【００４３】
まず、図１０（ａ）に示すように、例えば５０ｎｍのＴａからなる下部電極１１が形成される。この下部電極１１上に、例えば０．５ｎｍのＭｇＯ膜１２ａがスパッタ法で成膜される。次に、図１０（ｂ）に示すように、ＭｇＯ膜１２ａ上にＭｇ膜１２ｃがスパッタ法で成膜される。その後、図１０（ｃ）に示すように、Ｍｇ膜１２ｃ上に例えば０．５ｎｍのＭｇＯ膜１２ｂがスパッタ法で成膜され、アニール処理される。これにより、合計１ｎｍ程度の膜厚のトンネル絶縁膜１２が形成される。このとき、トンネル絶縁膜１３中では酸素欠損が形成され、電子トラップ領域２０が生成される。そして、図１０（ｄ）に示すように、トンネル絶縁膜１２上に、例えば５０ｎｍのＴａからなる上部電極１３が形成される。
【００４４】
以上のようなプロセスでは、アニールにより欠陥導入するトンネル絶縁膜１２中の位置が制御でき、トンネル絶縁膜１２中の電子トラップ領域２０が形成される位置を制御することが可能である。このため、電子トラップの消去エネルギー特性及びデータ保持特性を制御することが可能となる。
【００４５】
尚、電子トラップタイプにおいても、上述した正孔トラップタイプの不純物添加法を用いることも可能である。この場合、不純物添加によりトンネル絶縁膜１３中に酸素欠損が形成され、電子トラップ領域２０を形成することができる。ここで、添加する不純物としては、例えばＮｉ、Ｆｅ等が望ましい。
【００４６】
［５］多値
上記実施形態では、２値メモリについて説明をしたが、多値メモリを実現することも可能である。
【００４７】
例えば、正孔又は電子トラップ領域２０は電流印加により形成するが、この電流印加時間が長いほどトラップ密度は大きくなり、バリアハイトの変化量も増えて抵抗変化率も大きくなる。このことを利用して、３値以上の多値メモリを実現することが可能である。
【００４８】
また、トンネル絶縁膜１２中に正孔トラップ領域２０と電子トラップ領域２０の両方を形成することで、３値メモリを実現することも可能である。具体的には、図２（ｄ）の例の場合、トンネル絶縁膜１２と上部電極１３との界面に形成された第１のトラップ領域２０、トンネル絶縁膜１２と下部電極１１との界面に形成された第２のトラップ領域２０において、第１及び第２のトラップ領域の一方を電子トラップ領域として形成し、第１及び第２のトラップ領域の他方を正孔トラップ領域として形成すればよい。
【００４９】
［６］効果
本発明の一実施形態によれば、ビット線ＢＬと共通ソース線ＳＬの間に、トランジスタＴｒと２つの金属電極１１、１３に挟まれたトンネル絶縁膜１２で形成された抵抗変化素子１０とを直列接続させる。そして、トンネル絶縁膜１２中に正孔又は電子をトラップする欠陥を導入したトラップ領域２０を形成することで、トンネルバリアの導電率を変化させることができ、抵抗変化メモリの動作が実現可能となる。
【００５０】
その他、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【００５１】
【図１】本発明の一実施形態に係る抵抗変化メモリのセル構造の概略的な断面図。
【図２】本発明の一実施形態に係るトンネル絶縁膜のトラップ領域を示す断面図。
【図３】本発明の一実施形態に係る正孔トラップタイプの低抵抗書き込み動作を説明するための図。
【図４】本発明の一実施形態に係る正孔トラップタイプの消去動作を説明するための図。
【図５】本発明の一実施形態に係る正孔トラップタイプのプラズマ酸化法を用いた抵抗変化素子の製造工程を示す断面図。
【図６】本発明の一実施形態に係る正孔トラップタイプのイオンビームエッチング法を用いた抵抗変化素子の製造工程を示す断面図。
【図７】本発明の一実施形態に係る正孔トラップタイプの不純物添加法を用いた抵抗変化素子の製造工程を示す断面図。
【図８】本発明の一実施形態に係る電子トラップタイプの高抵抗書き込み動作を説明するための図。
【図９】本発明の一実施形態に係る電子トラップタイプの消去動作を説明するための図。
【図１０】本発明の一実施形態に係る電子トラップタイプのアニール法を用いた抵抗変化素子の製造工程を示す断面図。
【符号の説明】
【００５２】
１…半導体基板、２…素子分離領域（ＳＴＩ）、３ａ、３ｂ…ゲート電極、４ａ、４ｂ、４ｃ…ソース／ドレイン拡散層、５、６ａ、６ｂ…コンタクト、１０ａ、１０ｂ…抵抗変化素子、１１…下部電極、１２、１２ａ、１２ｂ、１２ｃ…トンネル絶縁膜、１３…上部電極、２０…トラップ領域、３０…電子・正孔対、ＢＬ…ビット線、ＳＬ…ソース線、Ｔｒａ、Ｔｒｂ…トランジスタ。
【図１】
2009289822.tif 000003
【図２】
2009289822.tif 000004
【図３】
2009289822.tif 000005
【図４】
2009289822.tif 000006
【図５】
2009289822.tif 000007
【図６】
2009289822.tif 000008
【図７】
2009289822.tif 000009
【図８】
2009289822.tif 000010
【図９】
2009289822.tif 000011
【図１０】
2009289822.tif 000012