(57)【要約】【課題】小型携帯機器に用いられる液晶表示装置にして、表示はドット反転とし、駆動はフレーム反転とする表示品質の良好で低消費電力である液晶表示装置を提供する。【解決手段】液晶表示素子と、液晶駆動回路とを備える液晶表示装置であって、映像信号線を挟んで左右に画素部を形成する。奇数行の走査線に接続する画素部は映像信号線の左側に形成し、偶数行の画素部は映像信号線の右に形成することで、表示をドット反転とする。分配回路では映像信号線の右に画素が形成される場合には、駆動回路の隣合う２本の端子間において、左側の端子から出力する映像信号を右側の端子に接続する映像信号線にも供給可能な構成とする。【選択図】図２
2009181100.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板と、
第２の基板と、
前記第１の基板と第２の基板の間に挟まれた液晶組成物と、
前記第１の基板に設けられた複数の画素と、
前記画素に設けられた画素電極と、
前記画素電極に対向する対向電極と、
オン状態で前記画素電極に映像信号を供給するスイッチング素子と、
前記スイッチング素子に映像信号を供給する映像信号線と、
前記スイッチング素子のオン・オフを制御する走査信号を供給する走査信号線と、
前記映像信号と前記走査信号を出力する駆動回路とを有し、
第１の走査信号線に制御され映像信号が供給される第１の画素電極と、第２の走査信号線に制御され映像信号が供給される第２の画素電極とは、前記映像信号線を挟んで、右側に第１の画素電極が接続され、左側に第２の画素電極が接続され、
前記第１の基板には走査信号の出力期間に複数の映像信号線に映像信号を分配する分配トランジスタが形成され、
前記駆動回路は第１、第２、第３の出力端子を有し、第１と第３の出力端子とは同極性の映像信号が出力し、
前記第１の出力端子と第３の出力端子間を電気的に接続する前記分配トランジスタを有することを特徴とする液晶表示装置。
【請求項２】
６個の前記分配トランジスタにより前記第１の出力端子から出力する映像信号は６本の映像信号線に分配されることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１の出力端子から出力する映像信号を分配する第１の分配トランジスタと第２の出力端子から出力する映像信号を分配する第２の分配トランジスタとを有することを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
第１の基板と、
第２の基板と、
前記第１の基板と第２の基板の間に挟まれた液晶組成物と、
前記第１の基板に設けられた複数の画素電極と、
前記画素電極に映像信号を供給するスイッチング素子と、
前記スイッチング素子に映像信号を供給する映像信号線と、
前記スイッチング素子を制御する走査信号を供給する走査信号線と、
前記映像信号と走査信号とを出力する駆動回路と、
前記走査信号線は水平方向に延在し、第１の走査信号線により制御されるスイッチング素子に接続された第１の画素電極と、第２の走査信号線により制御されるスイッチング素子に接続された第２の画素電極とを有し、
前記映像信号線は垂直方向に延在し、前記第１の画素電極は左側に隣接する映像信号線に電気的に接続され、前記第２の画素電極は右側に隣接する映像信号線に電気的に接続され、
前記駆動回路は第１と、第２と、第３の出力端子とを有し、
前記第１の出力端子から出力する映像信号は、前記第３の出力端子から出力する映像信号と同一極性で、第２の出力端子から出力する映像信号とは逆極性であり、
前記第１の出力端子から出力する映像信号を複数の映像信号線に分配する第１の分配トランジスタと、
前記第２の出力端子から出力する映像信号を複数の映像信号線に分配する第２の分配トランジスタと、
前記第１の出力端子の出力配線と前記第３の出力端子の出力配線とを電気的に接続する第３の分配トランジスタとを有することを特徴とする液晶表示装置。
【請求項５】
６個の前記分配トランジスタにより前記第１の出力端子から出力する映像信号が６本の映像信号線に分配されることを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記第１の分配トランジスタと前記第２の分配トランジスタとは異なる制御信号にて制御されることを特徴とする請求項４に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係わり、特に、携帯型装置の表示部に用いられる液晶表示装置の駆動回路に適用して有効な技術に関する。
【背景技術】
【０００２】
ＴＦＴ（Thin Film Transistor）方式の液晶表示装置は、パソコン、ＴＶ等の表示装置として広く使用されている。これらの液晶表示装置は、液晶表示パネルと、液晶表示パネルを駆動する駆動回路とを備えている。
そして、このような液晶表示装置において小型のものが、携帯電話機等の携帯機器の表示装置として広く利用されている。液晶表示装置を携帯機器の表示装置として用いる場合には、従来の液晶表示装置に比べて、低消費電力であることが望まれている。
また、携帯機器の表示装置でも高精細化が進んでおり、画素数の増加に伴い、多数の信号線を短時間で駆動する必要が生じている。そのために、信号線の充放電が繰り返され消費電力が増大する傾向にある。
下記「特許文献１」には、ドライバ出力をセレクタにより時分割で振り分けて表示素子のデータ線を駆動する方法の記載がある。しかしながら、「特許文献１」には交流駆動時のデータ配線充放電電流を低減する方法ついては記載が無い。
【０００３】
なお、本願発明に関連する先行技術文献としては以下のものがある。
【特許文献１】特開２００１−１０９４３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
携帯機器の表示装置として、液晶表示装置のさらなる低消費電力化が望まれている。そのため、駆動回路は低電圧で駆動するものが開発されている。また、従来の液晶表示装置では、コモン電圧を一定として、画素電極に印加する階調電圧を反転させていたが、低電圧駆動化のために画素電極に印加する電圧とは逆極性側にコモン電圧も変化させる、いわゆるコモン交流化駆動が行われている。
コモン交流化駆動では、フレーム毎に極性が切替えられるため（フレーム反転駆動）、画素電極および対向電極を充放電する回数がライン反転駆動、ドット反転駆動よりも少なく低消費電力化に適している。
しかしながら、コモン交流化駆動において画素電極に書き込まれる電圧の大きさ、または信号線の長さによってコモン電圧が変動するといった問題が生じていた。
すなわち、コモン交流化駆動では、ある行を走査する期間において、１本のコモン配線により正極性用または負極性用のコモン電圧が、走査される行を構成する画素全てに供給されている。
このような方式では、横方向の画素数が多くなると、１本のコモン配線により供給する電荷量が増加し、供給能力が不足する。また、縦方向の画素数が多くなると、フレーム周波数が同じであれば、１行を走査する期間が短くなってしまい、１本のコモン配線から充分に電荷を供給するための時間も不足する。
そのため、画素電極の電圧の変化によりコモン電圧が変動するといった問題が顕著になった。他方、フレーム周波数を下げるとちらつきが目立つという問題も生じる。
【０００５】
このように高解像度化がすすむと、より多くの電流をより短い期間内に供給する必要が生じ、コモン電圧の電圧変動を表示に問題が生じない程度に抑えるためには、配線抵抗の低減が必要となる。
しかしながら、高開口率化の要求もあり、高開口率化のためには、逆にコモン配線の幅は狭くすることが要求されている。さらに、高精細化のために画素数が増加すると、映像信号を伝送し、画素に書き込むために充放電が繰り返され消費電流が増加する傾向にある。
表示のちらつきを抑えるには、ライン反転駆動、ドット反転駆動が有効であるが、充放電の回数が増加し消費電力を増加させることになる。
特に、携帯電話機に用いられる液晶表示装置は高精細化しており、それを駆動するために多くのデータ配線を形成し、多くの行を走査している。多数本のデータ配線を、多数の走査行毎に交流化すると、データ配線の静電容量を充放電することになり、消費電流が大きくなってしまう。
よって表示についてはドット反転駆動であり、かつ、映像信号の伝送についてはフレーム反転駆動になることを検討した。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、小型の液晶表示装置において、充放電電流の増加を抑え、ちらつきを抑えた良好な表示を行うことにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
液晶表示装置は、２枚の基板と、２枚の基板の間に挟まれた液晶組成物と、基板に設けられた複数の画素と、画素に設けられた画素電極と、前記画素電極に対向する対向電極と、オン状態で画素電極に映像信号を供給するスイッチング素子と、スイッチング素子に映像信号を供給する映像信号線と、スイッチング素子のオン・オフを制御する走査信号を供給する走査信号線と、映像信号と走査信号とを出力する駆動回路とを備える。
さらに、奇数番目の走査信号線に接続した第１の画素部と、偶数番目の走査信号線に接続した第２の画素部とを有し、第１の画素部は映像信号線の左側に接続される画素電極を有し、第２の画素部は映像信号線の右側に接続される画素電極を有する。
駆動回路は互いに逆極性の映像信号を出力する、隣合う第１の出力端子と第２の出力端子と、第１の出力端子と同極性の映像信号を出力する第３の出力端子とを有し、１フレーム期間中、第１の出力端子と第２の出力端子と第３の出力端子から出力する映像信号の極性は一定である。
第１の出力端子と第３の出力端子とは、それぞれ第１の分配トランジスタにより、複数の映像信号線に接続しており、第２の出力端子は第２の分配トランジスタにより複数の映像信号線に接続しており、第１および第２の分配トランジスタにより１走査期間中に映像信号が複数の映像信号線に分配される。
第１の出力端子から出力する映像信号が、第３の出力端子に接続する映像信号線にも供給可能なように第３の分配トランジスタが設けられる。
【発明の効果】
【０００７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、奇数番目の走査信号線に接続した第１の画素部と、偶数番目の走査信号線に接続した第２の画素部とを有し、第１の画素部は映像信号線の左側に画素電極が接続され、第２の画素部は映像信号線の右側に画素電極が接続されることで、映像信号線に同極性の映像信号を出力しても、第１の画素部は左側、第２の画素部は右側とドット反転表示を行うことが可能となる。
また、奇数番目の走査信号線に接続する画素電極と、偶数番目の走査信号線に接続する画素電極が左右にずれて配置されるため、分配トランジスタによって映像信号が分配される順番が変動するが、駆動回路の出力端子間を電気的に接続する分配トランジスタを設けることで、分配される順序が変動する問題点も解消される。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の実施例の液晶表示装置の基本構成を示すブロック図である。
同図に示すように、本実施例の液晶表示装置１００は、液晶表示パネル１と、液晶表示パネル１に接続されたフレキシブル基板３０と、バックライト（図示せず）と、収納ケース（図示せず）とから構成される。フレキシブル基板３０には外部装置と接続するためのコネクタ４０が形成されている。
液晶表示パネル１は、画素部８が形成されるＴＦＴ基板２と、カラーフィルタ等が形成されるカラーフィルタ基板（図示せず）とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材（図示せず）により、両基板を貼り合わせると共に、シール材の内側に液晶組成物（図示せず）を封入、封止し、さらに、両基板の外側に偏光板（図示せず）を貼り付けて構成される。
なお、本実施例は対向電極１５がＴＦＴ基板２に設けられる所謂横電界方式の液晶表示パネルにも、対向電極１５がカラーフィルタ基板に設けられる所謂縦電界方式の液晶表示パネルにも同様に適用される。
【０００９】
ＴＦＴ基板２には、図中ｘ方向に延在しｙ方向に並設される走査信号線（ゲート線とも呼ぶ）２１と、ｙ方向に延在しｘ方向に並設される映像信号線（ドレイン信号線とも呼ぶ）２２とが設けられており、走査信号線２１と映像信号線２２とで囲まれる領域に画素部８が形成されている。
なお、液晶表示パネル１は多数の画素部８をマトリクス状に備えているが、図を解り易くするため、図１では画素部８をｘ方向に４つ、ｙ方向に４つの合計１６個だけ示している。マトリクス状に配置された画素部８は表示領域９を形成し、各画素部８が表示画像の画素の役割をはたし、表示領域９に画像を表示する。
各画素部８の薄膜トランジスタ１０は、ソースが画素電極１１に接続され、ドレインが映像信号線２２に接続され、ゲートが走査信号線２１に接続される。この薄膜トランジスタ１０は、画素電極１１に表示電圧（階調電圧）を供給するためのスイッチとして機能する。
なお、ソース、ドレインの呼び方は、バイアスの関係で逆になることもあるが、ここでは、映像信号線２２に接続される方をドレインと称する。
駆動回路５は、ＴＦＴ基板２を構成する透明な絶縁基板（ガラス基板、樹脂基板等）に配置される。駆動回路５は分配回路６、走査信号線２１、対向電極線２６とに電気的に接続している。
【００１０】
ＴＦＴ基板２には、フレキシブル基板３０が接続されている。フレキシブル基板３０にはコネクタ４０が設けられている。コネクタ４０は外部信号線と接続され外部からの信号が入力する。コネクタ４０と駆動回路５の間には配線３１が設けられており、外部からの信号は配線３１を介して駆動回路５に入力する。
液晶表示パネル１は非発光素子であるため、光源を必要とするが、液晶表示装置１００にはバックライト（図示せず）が設けられており、バックライトは液晶表示パネル１に光を照射する。液晶表示パネル１は画素電極１１と対向電極１５との間に生じる電界により液晶分子の配向を変化させ、照射された光の透過・反射量を制御して表示を行う。
液晶表示装置１００の外部に設けられた制御装置（図示せず）から送出された制御信号、および外部電源回路（図示せず）から供給される電源電圧は、コネクタ４０、配線３１を介して駆動回路５に入力する。
外部から駆動回路５に入力する信号は、クロック信号、ディスプレイタイミング信号、水平同期信号、垂直同期信号等の各制御信号および表示用デ−タ（Ｒ・Ｇ・Ｂ）、表示モード制御コマンドであり、入力した信号を基に、駆動回路５は液晶表示パネル１を駆動する。
【００１１】
駆動回路５は１チップの半導体集積回路（ＬＳＩ）から構成され、走査信号線２１へ走査信号を出力し、対向電極線２６には対向電圧を出力し、分配回路６には映像信号を出力している。また、分配回路６を制御する信号を分配制御信号線２３に出力している。
駆動回路５は内部で発生させる基準クロックに基づき、１水平走査時間毎に、順次液晶表示パネル１の各走査信号線２１に“Ｈｉｇｈ”レベルの選択電圧（走査信号）を供給する。これにより、液晶表示パネル１の各走査信号線２１に接続された複数の薄膜トランジスタ１０が、１水平走査期間の間、映像信号線２２と画素電極１１との間を電気的に導通させる。
また、駆動回路５は画素が表示すべき階調に対応する階調電圧（映像信号）を分配回路６に出力する。分配回路６は１水平走査期間を分割して異なる映像信号線２２に階調電圧を分配する。映像信号線２２に分配回路６から諧調電圧が供給されると、オン状態（導通）の薄膜トランジスタ１０を介して、映像信号線２２から階調電圧が画素電極１１に供給される。その後、薄膜トランジスタ１０がオフ状態となることで画素が表示すべき映像に基づく階調電圧が画素電極１１に保持される。
【００１２】
図１では、奇数番目の映像信号線２２−１と偶数番目の映像信号線２２−２とに出力される映像信号の極性が反転するよう駆動回路５から映像信号が出力される。また、各映像信号の極性は１フレーム期間一定であり、１フレーム毎に極性を反転するフレーム反転駆動が用いられる。
奇数番目の映像信号線２２−１、偶数番目の映像信号線２２−２ともに奇数番目の走査信号線２１−１に接続する薄膜トランジスタ１０は映像信号線２２の右側（＋ｘ方向）の画素電極１１に映像信号を供給するように配置され、偶数番目の走査信号線２１−１に接続する薄膜トランジスタ１０は映像信号線２２の左側（−ｘ方向）の画素電極１１に映像信号を供給するように配置される。
上述のような構成とすることで、表示についてはドット反転駆動であり、かつ、映像信号の伝送についてはフレーム反転駆動とすることが可能となる。すなわち、１フレーム目には、映像信号線２２−１に対向電圧に対して正極性の映像信号を供給し、映像信号線２２−２には負極性の映像信号を供給する。
このとき、画素部８−１は正極性、画素部８−２は負極性、画素部８−３は正極性、画素部８−４は負極性となり、表示としてはドット反転となる。
さらに、第２フレーム目には、映像信号線２２−１に対向電圧に対して正極性の映像信号を供給し、映像信号線２２−２には負極性の映像信号を供給して、フレーム反転駆動とし、画素部８−１は負極性、画素部８−２は正極性、画素部８−３は負極性、画素部８−４は正極性とすることが可能である。
【００１３】
次に図２に、図１の画素配置を駆動する場合の分配回路６の構成について示す。なお、図２では図が煩雑になることを避けて画素部８は５つだけ示している。また、映像信号線２２については８本、走査信号線２１は２本だけを示しているが、表示領域９は多数の映像信号線２２、走査信号線２１を備えている。
駆動回路５の出力端子２４−１と出力端子２４−２とは分配回路６に接続している。出力端子２４−１と出力端子２４−２には逆極性の映像信号が駆動回路５から出力する。また、駆動回路５からは分配回路６を制御する制御信号線２３が出力し分配トランジスタ６１、６２に接続している。
図３に図２に示す回路のタイミングチャートを示す。走査信号線２１には駆動回路５から走査信号ＶＳＣＮが出力する。走査信号ＶＳＣＮは１走査期間（１Ｈ）ＨｉｇｈレベルＶＧＯＮであり、薄膜トランジスタ１０をオン状態とする。
走査信号ＶＳＣＮは、順次走査信号線２１に出力される。図２では走査信号線２１−１に走査信号ＶＳＣＮ１が出力した後、走査信号線２１−２に走査信号ＶＳＣＮ２が出力する。
【００１４】
また、駆動回路５からは１走査期間内に、分配回路６に対して分配制御信号ＤＢが分配制御信号線２３を介して出力する。まず、分配制御信号線２３−１に分配制御信号ＤＢ１が出力し、同時に分配制御信号線２３−５に分配制御信号ＤＢ５が出力する。分配制御信号ＤＢ１がＨｉｇｈレベルになると、分配制御信号線２３−１に接続する分配トランジスタ６１−１がオン状態となる。
分配トランジスタ６１−１がオン状態となると、出力端子２４−１から出力している映像信号が映像信号線２２−１に出力する。このとき、走査信号線２１−１には走査信号が出力（Ｈｉｇｈレベル）しているので、画素部８−１０に映像信号が書き込まれる。また、映像信号線２２−１には正極性の映像信号が出力しているので、画素部８−１０に書き込まれる映像信号は正極性となる。
また、分配制御信号線２３−５に出力する分配制御信号ＤＢ５により分配トランジスタ６２−１がオン状態となる。分配トランジスタ６２−１がオン状態となると、出力端子２４−２から出力している映像信号が映像信号線２２−２に出力し、画素部８−２０に映像信号が書き込まれる。映像信号線２２−２には負極性の映像信号が出力しており、画素部８−２０に書き込まれる映像信号は負極性となる。
以後、分配制御信号ＤＢ２とＤＢ６がＨｉｇｈレベルになることで、分配トランジスタ６１−２と６２−２がオン状態となり、その後、分配制御信号ＤＢ３とＤＢ７がＨｉｇｈレベルになることで、分配トランジスタ６１−３と６２−３がオン状態となり、走査信号線２１−１に接続する画素部８には正極性の映像信号と負極性の映像信号とが交互に書き込まれる。
なお、駆動回路５からは映像信号線２２に対応して多数の出力端子２４が出力しており、走査信号線２１−１に接続する他の多数の画素にも走査信号ＶＳＣＮ１により映像信号が書き込まれる。
【００１５】
次の走査期間には、走査信号ＶＳＣＮ２が走査信号線２１−２に出力する。走査信号線２１−２に接続する画素部８は映像信号線２２の左側に配置されているため、走査信号線２１−２には映像信号線２２−１に接続する画素部８が存在しない。そのため、図中Ｐ１で示す期間に分配制御信号ＤＢ１は出力してなく（Ｌｏｗレベル）、代わりに分配制御信号ＤＢ２とＤＢ５とが出力している。
分配制御信号線２３−２に分配制御信号ＤＢ２が出力し、同時に分配制御信号線２３−５に分配制御信号ＤＢ５が出力することで、分配トランジスタ６１−２と６２−１がオン状態となる。
分配トランジスタ６１−２がオン状態となると、出力端子２４−１から出力している正極性の映像信号が映像信号線２２−３に出力する。このとき、走査信号線２１−２には走査信号が出力しているので、画素部８−２１に正極性の映像信号が書き込まれる。
また、分配制御信号線２３−５に出力する分配制御信号ＤＢ５により分配トランジスタ６２−１がオン状態となる。分配トランジスタ６２−１がオン状態となると、出力端子２４−２から出力している負極性の映像信号が映像信号線２２−２に出力し、画素部８−１１に負極性の映像信号が書き込まれる。
以後、分配制御信号ＤＢ３とＤＢ６がＨｉｇｈレベルになることで、分配トランジスタ６１−３と６２−２がオン状態となり、その後、分配制御信号ＤＢ４とＤＢ７がＨｉｇｈレベルになることで、分配トランジスタ６１−４と６２−３がオン状態となる。
分配トランジスタ６１−４は出力端子２４−１の映像信号を隣合う分配トランジスタ６１−１に接続される映像信号線２２−７に供給するように配線６５を介して接続されている。図２に示す画素の配置では、走査信号線２１−１と２１−２とで、画素の配置が左右にズレており、画素の配置に対応するように、分配トランジスタ６１−４が形成されている。
すなわち、図２では偶数番目の走査信号線に接続されている画素部８は、奇数番目の走査信号線に接続されている画素部８に対して右側にずれているため、偶数番目の走査信号線に接続されて画素部８に映像信号を書き込むためには、分配トランジスタ６１は左隣の分配トランジスタ６２と同時にオン状態とされる必要がある。そのため、分配トランジスタ６２−３の右側に映像信号を供給する分配トランジスタ６１−４が設けられている。
このように、表示でドット反転となり、１フレーム期間中は映像信号線２２の極性を同極性とする構成とした場合に、画素の配置が左右にずれることより、分配回路６による映像信号の分配に不具合が生じる問題を、出力回路５の異なる端子間を電気的に接続する分配トランジスタ６１−４を設けることで解決した。
【００１６】
次に、図４に分配回路６で６本の映像信号線２２に映像信号を分配する構成を示す。図１で説明したように、画素部８は表示についてはドット反転となるように構成されている。図４では、奇数番目の走査信号線２１−（２ｎ−１）に接続する薄膜トランジスタ１０は映像信号線２２の右側の画素電極１１に映像信号を供給するように配置され、偶数番目の走査信号線２１−２ｎに接続する薄膜トランジスタ１０は映像信号線２２の左側の画素電極１１に映像信号を供給するように配置されている。
なお、奇数番目の走査信号線２１−（２ｎ−１）に接続する薄膜トランジスタ１０は映像信号線２２の左側の画素電極１１に映像信号を供給するように配置し、偶数番目の走査信号線２１−２ｎに接続する薄膜トランジスタ１０は映像信号線２２の右側の画素電極１１に映像信号を供給するように配置することも可能である。
分配回路６については、１走査期間に映像信号を６分配するため、出力端子２４−２には６個の分配トランジスタ６２が接続されている。また、前述した画素部８の配置に対応するように、出力端子２４−１には７個の分配トランジスタ６１が接続されている。特に分配トランジスタ６１−７は分配トランジスタ６２−６の右隣の映像信号線２２にも映像信号を供給可能に形成されている。
図４に示す回路では、図２に示す回路と同様に表示についてはドット反転とし、駆動については１フレーム期間中に駆動回路５からは同極性の映像信号を出力する（フレーム反転）ことが可能となり、表示品質が高く、低消費電力でかつ高速駆動化が可能である。
【００１７】
次に、図５に２段の分配回路６−１と６−２にて駆動する構成を示す。また、図６に図５に示す回路の動作を説明するタイミングチャートを示す。
図５に示す回路では、駆動回路５から出力端子２４−１と２４−２には正極性と負極性の映像信号が交互に出力している。ただし、映像信号線２２の極性は１フレーム期間中同極性となるように駆動される。そのため、駆動回路５に内蔵される出力アンプは同極性の電圧を出力するため、目的とする電圧に画素電極１１や映像信号線２２が収束するまでの時間を短時間とすることが可能である。
図５に示す回路では、１走査期間（１Ｈ）の間を６分割して、６本の映像信号線２２に映像信号を出力する。図６に示すように、走査信号ＶＳＣＮ１が出力する間に、駆動回路５は６本分の映像信号ＶＳＩＧ１を出力端子２４−１に出力する。
第１段目の分配回路６−２では、分配制御信号線２７を介して供給される分配制御信号ＴＸに応じて分配トランジスタ６３がオン・オフして映像信号を第２段目の分配回路６−１に出力する。
第１段目の分配回路６−２は、駆動回路５から出力する一方の極性の映像信号が、分配トランジスタ６１に供給され、他方の極性の映像信号が分配トランジスタ６２に供給されるように動作する。そのため、１フレーム期間内では映像信号線２２の極性は同一となり、駆動回路５の出力アンプは映像信号線２２の電圧を反転させる必要がない。
図５に示す回路についても、図２に示す回路と同様に表示についてはドット反転となっているため、奇数番目の走査信号線２１−（２ｎ−１）に接続する薄膜トランジスタ１０は映像信号線２２の右側の画素電極１１に映像信号を供給するように配置され、偶数番目の走査信号線２１−２ｎに接続する薄膜トランジスタ１０は映像信号線２２の左側の画素電極１１に映像信号を供給するように配置されている。
そのため、分配トランジスタ６３−３は出力端子２４−１の映像信号を隣合う分配トランジスタ６１に接続される映像信号線２２に供給するように配線６５を介して接続している。
【００１８】
奇数番目の走査信号線２１−（２ｎ−１）には駆動回路５から走査信号ＶＳＣＮ１が出力すると、駆動回路５からは１走査期間内に、分配回路６−２に対して分配制御信号ＴＸが分配制御信号線２７を介して出力する。
まず、分配制御信号ＴＸ１が出力すると分配トランジスタ６３−１がオン状態となる。分配トランジスタ６３−１がオン状態となると、出力端子２４−１から出力している映像信号が分配トランジスタ６１に出力する。このとき、分配制御信号ＤＢ１からＤＢ３が正極性の映像信号に合わせて出力するので、走査信号線２１−（２ｎ−１）に接続する奇数番目の画素部８には正極性の映像信号が書き込まれる。
次に分配トランジスタ６３−２がオン状態となると、出力端子２４−１から出力している映像信号が分配トランジスタ６２に出力する。このとき、分配制御信号ＤＢ５からＤＢ７が負極性の映像信号に合わせて出力するので、走査信号線２１−（２ｎ−１）に接続する偶数番目の画素部８には負極性の映像信号が書き込まれる。
次の走査期間には、走査信号ＶＳＣＮ２が走査信号線２１−（２ｎ）に出力する。走査信号線２１−（２ｎ）に接続する画素部８は映像信号線２２の左側に配置されているため、走査信号線２１−（２ｎ）には映像信号線２２−１に接続する画素部８が存在しない。そのため、まず分配制御信号ＤＢ５が出力し分配トランジスタ６２に接続する映像信号線２２に負極性の映像信号が出力する。次に分配制御信号ＤＢ２が出力し分配トランジスタ６１に接続する映像信号線２２に正極性の映像信号を出力する。
６分割して出力する最後の映像信号ＶＳＩＧ−２６では、分配制御信号ＴＸ３が出力し、分配トランジスタ６３−３がオン状態となり、出力端子２４−１に隣合う出力端子２４−２に接続する映像信号線２２−２１に映像信号を供給している。
【００１９】
次に、図７に画素部８の概略平面図を示す。また、図８に図７のＡ−Ａ線での概略断面図を示す。
走査信号線２１と映像信号線２２の交差部近傍にスイッチング素子として薄膜トランジスタ（以後ＴＦＴとも呼ぶ）１０が形成される。
前述したように、ＴＦＴ１０は走査信号線２１を介して供給されるゲート信号によりオン状態となり、映像信号線２２を介して供給される映像信号を画素電極１１に書き込む。
画素電極１１と対向電極１５とは櫛歯状に形成され、交互に配置されている。画素電極１１に供給された映像信号と、対向電極１５に供給される対向電圧との間に生じる電位差により、液晶分子の配向方向が変化して透過光の強度を制御することができる。
次に、液晶表示パネル１は図８に示すような断面構造をしており、ＴＦＴ基板２とカラーフィルタ基板３とが対向して配置されている。ＴＦＴ基板２とカラーフィルタ基板３との間には、液晶組成物４が保持されている。なお、ＴＦＴ基板２とカラーフィルタ基板３との周辺部には、シール材（図示せず）が設けられており、ＴＦＴ基板２とカラーフィルタ基板３とシール材とは、狭い隙間を有する容器を形成し、液晶組成物４はＴＦＴ基板２とカラーフィルタ基板３との間に封止される。また、符号１４と符号１８は液晶分子の配向を制御する配向膜である。
カラーフィルタ基板３には赤（Ｒ）、緑（Ｇ）、青（Ｂ）毎にカラーフィルタ１５０が形成されており、各カラーフィルタ１５０の境界には遮光のためにブラックマトリクス１６２が形成されている。また、カラーフィルタ１５０を覆ってオーバーコート膜１６３が形成されている。
【００２０】
ＴＦＴ基板２は、少なくとも一部が透明なガラス、樹脂等からなる。ＴＦＴ基板２上には２層の下地膜１４１と１４２が形成されその上にポリシリコン膜からなる半導体層１３４が形成される。
半導体層１３４の上にはゲート絶縁膜１３６が形成され、ゲート絶縁膜１３６の上にはゲート電極１３１が形成される。
前述したようにＴＦＴ基板２には走査信号線２１が形成されているが、走査信号線２１の一部はゲート電極１３１を形成する。走査信号線２１は、クロム（Ｃｒ）または、ジルコニウム（Zirconium）を主体とする層と、アルミニウム（Ａｌ）を主体とする層の多層膜から形成される。また、上面からＴＦＴ基板側の下面に向けて線幅が広がるように側面が傾斜している。
半導体層１３４の両端部には不純物が注入されドレイン領域１３２とソース領域１３３とが離間して形成されている。前述したように、ドレインとソースの呼び方は電位によって変化するが、本明細書では映像信号線２２と接続する方をドレインと呼び、画素電極１１と接続する方をソースと呼ぶ。
映像信号線２２は、モリブデン（Mo）とクロム（Cr）の合金や、モリブデン（Mo）又はタングステン（Ｗ）を主体とする２つの層で、アルミニウム（Al）を主体とする層を挟んだ多層膜から形成されている。
また、ＴＦＴ１０を覆うように無機絶縁膜１４３と有機絶縁膜１４４が形成されている。ソース領域１３３は無機絶縁膜１４３と有機絶縁膜１４４とに形成されたスルーホール１４６を介して画素電極１１と接続されている。
【００２１】
なお、無機絶縁膜１４３は窒化シリコンや酸化シリコンを用いて形成可能であり、有機絶縁膜１４４は有機樹脂膜を用いることができ、その表面は比較的平坦に形成することが可能なものであるが、凹凸を形成すように加工することも可能である。
画素電極１１及び対向電極１５は透明導電膜からなり、透明導電膜は、ＩＴＯ（Indium tin oxide）、ＩＴＺＯ（Indium Tin Zinc Oxide）、ＩＺＯ（Indium Zinc Oxide）、ＺｎＯ（Zinc Oxide）、ＳｎＯ（酸化スズ）、Ｉｎ2Ｏ3（酸化インジウム）等の透光性の導電層から構成されている。
また、前述したクロムを主体とする層は、クロム単体でもクロムとモリブデン（Ｍｏ）等の合金でもよく、ジルコニウムを主体とする層は、ジルコニウム単体でもジルコニウムとモリブデン等の合金でもよく、タングステンを主体とする層は、タングステン単体でもタングステンとモリブデン等の合金でもよく、アルミニウムを主体とする層は、アルミニウム単体でもアルミニウムとネオジウム（Neodymium）等の合金でもよい。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施例の液晶表示装置を示す概略ブロック図である。
【図２】本発明の実施例の液晶表示装置の概略ブロック図である。
【図３】本発明の実施例の液晶表示装置の駆動波形を示すタイミングチャートである。
【図４】本発明の実施例の液晶表示装置に用いられる駆動回路の概略図である。
【図５】本発明の実施例の液晶表示装置に用いられる駆動回路の概略図である。
【図６】本発明の実施例の液晶表示装置の駆動波形を示すタイミングチャートである。
【図７】本発明の実施例の液晶表示装置の画素部の概略平面図である。
【図８】本発明の実施例の液晶表示装置の画素部の概略断面図である。
【符号の説明】
【００２３】
１  液晶表示パネル
２  ＴＦＴ基板
３  カラーフィルタ基板
４  液晶組成物
５  駆動回路
６  分配回路
８  画素部
９  表示領域
１０  スイッチング素子（薄膜トランジスタ）
１１  画素電極
１４，１８  配向膜
１５  対向電極
２１  走査信号線
２２  映像信号線
２３  制御信号線
２４  出力端子
２６  対向電極線
２７  分配制御信号線
３０  フレキシブル基板
３１，６５  配線
４０  コネクタ
６１，６２，６３  分配トランジスタ
１００  液晶表示装置
１３１  ゲート電極
１３２  ドレイン領域
１３３  ソース領域
１３４  半導体層
１３６  ゲート絶縁膜
１４１，１４２  下地膜
１４３  無機絶縁膜
１４４  有機絶縁膜
１４６  スルーホール
１５０  カラーフィルタ
１６２  ブラックマトリクス
１６３  オーバーコート膜
【図１】
2009181100.tif 000003
【図２】
2009181100.tif 000004
【図３】
2009181100.tif 000005
【図４】
2009181100.tif 000006
【図５】
2009181100.tif 000007
【図６】
2009181100.tif 000008
【図７】
2009181100.tif 000009
【図８】
2009181100.tif 000010