(57)【要約】【課題】強誘電体キャパシタにおける各単位素子間での強誘電体膜の結晶粒サイズのバラツキを無くし、しかも工程数の増加を抑え、かつ、結晶化温度の上昇も抑えた、強誘電体メモリ装置とその製造方法を提供する。【解決手段】下部電極１２と上部電極１４との間に強誘電体膜１３を有した強誘電体キャパシタ３を備えてなる強誘電体メモリ装置１である。強誘電体キャパシタ３の強誘電体膜１３は、Ｐｂ（Ｚｒ，Ｔｉ，Ｎｂ）Ｏ３で示されるペロブスカイト型の結晶構造を有した化合物の単一結晶からなり、この強誘電体膜化合物は、Ｂサイト中におけるＮｂの原子数比［{Ｎｂ／（Ｚｒ＋Ｔｉ＋Ｎｂ）}×１００］が２．５％以上５％以下である。【選択図】図１
2009170696.tif 000002
【特許請求の範囲】
【請求項１】
下部電極と上部電極との間に強誘電体膜を有した強誘電体キャパシタを備えてなる強誘電体メモリ装置であって、
前記強誘電体キャパシタの強誘電体膜は、Ｐｂ（Ｚｒ，Ｔｉ，Ｎｂ）Ｏ３で示されるペロブスカイト型の結晶構造を有した化合物の単一結晶からなり、
前記強誘電体膜化合物は、Ｂサイト中におけるＮｂの原子数比［{Ｎｂ／（Ｚｒ＋Ｔｉ＋Ｎｂ）}×１００］が２．５％以上５％以下であることを特徴とする強誘電体メモリ装置。
【請求項２】
前記の単一結晶からなる強誘電体膜は、（１１１）配向していることを特徴とする請求項１記載の強誘電体メモリ装置。
【請求項３】
基板上方に下部電極膜を形成する工程と、
前記下部電極膜の少なくとも表層部をパターニングして、前記基板上方に強誘電体キャパシタ素子の構成要素となる下部電極を形成する工程と、
前記基板上方に、前記下部電極を覆って強誘電体材料層を形成する工程と、
前記強誘電体材料層を結晶化することにより、Ｐｂ（Ｚｒ，Ｔｉ，Ｎｂ）Ｏ３で示されるペロブスカイト型の結晶構造を有し、Ｂサイト中におけるＮｂの原子数比［{Ｎｂ／（Ｚｒ＋Ｔｉ＋Ｎｂ）}×１００］が２．５％以上５％以下である化合物の単一結晶からなる強誘電体膜を、前記下部電極上に形成する工程と、
前記強誘電体膜上に上部電極を形成する工程と、を含むことを特徴とする強誘電体メモリ装置の製造方法。
【請求項４】
前記下部電極上に単一結晶からなる強誘電体膜を形成する工程の後に、得られた強誘電体膜をエッチングして、平面視した状態で前記下部電極の上面の内側に位置するようにパターニングする工程を、含むことを特徴とする請求項３記載の強誘電体メモリ装置の製造方法。
【請求項５】
前記下部電極上に単一結晶からなる強誘電体膜を形成する工程では、前記強誘電体膜を、（１１１）優先配向させることを特徴とする請求項３又は４に記載の強誘電体メモリ装置の製造方法。
【請求項６】
前記下部電極を形成する工程では、該下部電極の上面の最大径が１μｍ以下となるように、該下部電極を形成することを特徴とする請求項３〜５のいずれか一項に記載の強誘電体メモリ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体メモリ装置とその製造方法に関する。
【背景技術】
【０００２】
強誘電体メモリ装置（ＦｅＲＡＭ）は、強誘電体材料の自発分極を利用した低電圧及び高速動作が可能な不揮発性メモリであり、メモリセルを１トランジスタ／１キャパシタ（１Ｔ／１Ｃ）で構成することができる。そのため、ＤＲＡＭ並の集積化が可能であることから、大容量の不揮発性メモリとして期待されている。
強誘電体キャパシタを構成する強誘電体膜の形成材料、すなわち強誘電体材料としては、単純ペロブスカイト構造を有するチタン酸ジルコン酸鉛（Ｐｂ（Ｚｉ，Ｔｉ）Ｏ３：ＰＺＴ）が、分極量が大きく有力である。
【０００３】
しかし、強誘電体材料を単に成膜しただけでは、得られる強誘電体膜は電圧の印加時に分極反転現象が十分に起こらず、強誘電体キャパシタとして満足した分極量が得られなくなり、メモリとしての機能が果たせなくなってしまう。そこで、この強誘電体膜を配向制御する技術が必要であり、前記のＰＺＴについては、（１１１）配向制御をさせることで大きな分極量を得ている。すなわち、強誘電体メモリとしての信頼性を最大限に引き出すためには、ＰＺＴの結晶構造を正方晶とし、さらに（１１１）の面配向制御を行うことが非常に重要となっている。
【０００４】
この（１１１）配向制御された強誘電体膜の作製方法としては、ＰｔやＩｒといった（１１１）自己配向性が強く、酸素雰囲気下に強い下部電極を用い、この下部電極を核として強誘電体膜を配向制御させるのが、一般的である。具体的には、スパッタ法等にてウエハのほぼ全面に下部電極膜を形成し、その後、この下部電極膜上のほぼ全面にＰＺＴを成膜し、強誘電体膜を形成する。なお、このような強誘電体膜の成膜に関しては、比較的結晶配向性に優れたものが得られ、しかも信頼性などを向上させるための他の元素の添加が容易に行えるなどの理由により、ゾルゲル法が従来より用いられている（例えば、特許文献１参照）。また、ゾルゲル法以外の成膜法としては、スパッタ法なども用いられている。
【特許文献１】特開２００４−２７７２００公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前記したような強誘電体膜の作製方法を含む強誘電体メモリ装置の製造にあっては、以下に述べる課題がある。
強誘電体メモリ装置の製造方法では、強誘電体キャパシタの駆動素子を形成する必要上、通常はシリコン単結晶基板上に各種の構成要素を作製していく。すなわち、シリコン単結晶基板上には、駆動素子となるトランジスタ形成や層間膜等を形成した後に、下部電極や強誘電体膜が成膜されることになる。したがって、下部電極となる導電膜を形成する工程では、もはやこれを（１１１）配向制御させたとしても、単結晶膜にすることはできず、多結晶膜となってしまう。よって、その直上に設けられる強誘電体膜（ＰＺＴ）を（１１１）配向制御させても、当然ながら、単結晶にならずに多結晶になってしまうのである。
【０００６】
また、このようにして強誘電体膜を形成したら、続いて上部電極となる導電膜を形成し、その後、形成した上部電極膜、強誘電体膜、下部電極膜をエッチングすることにより、所望のサイズの強誘電体キャパシタに加工する。ところが、このようにして得られる強誘電体キャパシタでは、各単位素子（１ビット）間において、強誘電体膜に含まれる結晶粒のサイズや数にバラツキが少なからず生じてしまう。現状では、このような単位素子間でのバラツキは強誘電体メモリ装置の特性に大きな影響を与えていないが、将来、強誘電体メモリ装置の大容量化に伴って強誘電体キャパシタの微細化が進み、特にキャパシタサイズが強誘電体膜の結晶粒サイズと釣り合うようなレベルにまで進むと、この単位素子（ビット）間でのバラツキの影響が無視できなくなってしまう。
【０００７】
このような、強誘電体キャパシタにおける各単位素子間での結晶粒についてのバラツキに起因する不都合を防止すべく、前記のバラツキを無くすためには、各単位素子の強誘電体膜を、それぞれ（１１１）配向制御されたＰＺＴ膜とし、かつ、結晶のサイズや数を一定にするのが好ましく、理想的には、単一結晶に形成するのが望ましい。
【０００８】
そして、本発明者はこのように単一結晶を形成する方法について鋭意検討した結果、以下のような手法についての知見を得た。
予め下部電極を所望のパターンにパターニングした後、スパッタ法で強誘電体膜を成膜する。その際、強誘電体膜を成膜した後、この強誘電体膜を例えば１００％のＮ２雰囲気で６００℃程度に加熱し、第一段階の結晶化を行って結晶粒の肥大化を行う。その後、酸素欠陥を補うべく、例えば１００％Ｏ２雰囲気で８００℃程度に加熱し、第二段階の結晶化を行って酸素を補給する。
【０００９】
しかしながら、この手法では、結晶化工程を二段階で行う必要があるため工程数が増えてしまい、生産性が低下してしまう。また、酸素補給のための第二段階の結晶化での結晶化温度を８００℃の高温にする必要があるため、例えばこの工程の前に形成したトランジスタの特性に悪影響を与えてしまう。すなわち、強誘電体メモリ装置の微細化が進むにしたがい、トランジスタのゲート電極等にはより耐熱性の低いシリサイドが使用されるようになる。そのため、前記の第二段階の結晶化の温度ではシリサイドが損傷してしまい、トランジスタの特性低下を招いてしまう。したがって、前記手法を実際に行うのは、現状では極めて困難である。
【００１０】
本発明は前記事情に鑑みてなされたもので、その目的とするところは、強誘電体キャパシタにおける各単位素子間での強誘電体膜の結晶粒サイズのバラツキを無くし、しかも工程数の増加を抑え、かつ、結晶化温度の上昇も抑えた、強誘電体メモリ装置とその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明者は、強誘電体キャパシタにおける強誘電体膜として単一結晶を形成する方法についてさらに鋭意検討した結果、本発明を完成させた。
すなわち、本発明の強誘電体メモリ装置は、下部電極と上部電極との間に強誘電体膜を有した強誘電体キャパシタを備えてなる強誘電体メモリ装置であって、
前記強誘電体キャパシタの強誘電体膜は、Ｐｂ（Ｚｒ，Ｔｉ，Ｎｂ）Ｏ３で示されるペロブスカイト型の結晶構造を有した化合物の単一結晶からなり、
前記強誘電体膜化合物は、Ｂサイト中におけるＮｂの原子数比［{Ｎｂ／（Ｚｒ＋Ｔｉ＋Ｎｂ）}×１００］が２．５％以上５％以下であることを特徴としている。
【００１２】
この強誘電体メモリ装置によれば、Ｐｂ（Ｚｒ，Ｔｉ，Ｎｂ）Ｏ３で示されるペロブスカイト型の結晶構造を有した化合物の単一結晶によって強誘電体キャパシタの強誘電体膜が形成されているので、強誘電体キャパシタの各単位素子（ビット）間でその強誘電体膜の結晶のサイズや数にバラツキが生じることがなく、したがってこのバラツキに起因して強誘電体キャパシタの各単位素子間で特性上のバラツキが生じ、これに起因して強誘電体メモリ装置自体の特性が低下してしまうことが防止される。
また、このような単一結晶については、前記化合物中のＮｂを、Ｂサイト中の原子数比が２．５％以上５％以下であるようにしているので、後述するように結晶化の工程が複雑になることなく、また、例えば６００℃程度の比較的低温で結晶化を行うことができるようになる。
【００１３】
また、前記強誘電体メモリ装置においては、前記の単一結晶からなる強誘電体膜が、（１１１）配向しているのが好ましい。
このようにすれば、電圧の印加時に強誘電体膜に大きな分極量が得られるようになり、したがって強誘電体キャパシタとして良好な分極量が得られ、メモリとしての機能が良好になる。
【００１４】
本発明の強誘電体メモリ装置の製造方法は、基板上方に下部電極膜を形成する工程と、前記下部電極膜の少なくとも表層部をパターニングして、前記基板上方に強誘電体キャパシタ素子の構成要素となる下部電極を形成する工程と、前記基板上方に、前記下部電極を覆って強誘電体材料層を形成する工程と、前記強誘電体材料層を結晶化することにより、Ｐｂ（Ｚｒ，Ｔｉ，Ｎｂ）Ｏ３で示されるペロブスカイト型の結晶構造を有し、Ｂサイト中におけるＮｂの原子数比［{Ｎｂ／（Ｚｒ＋Ｔｉ＋Ｎｂ）}×１００］が２．５％以上５％以下である化合物の単一結晶からなる強誘電体膜を、前記下部電極上に形成する工程と、前記強誘電体膜上に上部電極を形成する工程と、を含むことを特徴としている。
【００１５】
この強誘電体メモリ装置の製造方法によれば、下部電極を覆って形成した強誘電体材料層を結晶化し、Ｐｂ（Ｚｒ，Ｔｉ，Ｎｂ）Ｏ３で示されるペロブスカイト型の結晶構造を有し、Ｂサイト中におけるＮｂの原子数比［{Ｎｂ／（Ｚｒ＋Ｔｉ＋Ｎｂ）}×１００］が２．５％以上５％以下である化合物の強誘電体膜を形成するので、下部電極の結晶配向を反映させることでこの下部電極上の強誘電体材料層を選択的に結晶化させることができ、したがって、この下部電極上の強誘電体膜を良好な単一結晶に形成することができる。すなわち、強誘電体材料層として、得られる化合物中のＮｂの原子数比が２．５％以上５％以下となるように調整しておくことにより、得られる結晶粒を大きくすることができ、これにより、下部電極上に単一結晶からなる強誘電体膜を形成することができる。
したがって、強誘電体キャパシタの各単位素子（ビット）間でその強誘電体膜の結晶のサイズや数にバラツキが生じるのを防止し、強誘電体メモリ装置の特性向上を図ることができる。また、結晶化の工程を簡略にして生産性の向上を図ることができ、さらに、結晶化温度も例えば６００℃程度の低温に抑え、トランジスタ等に熱的なダメージを与えてしまうことを防止することができる。
【００１６】
また、前記の強誘電体メモリ装置の製造方法においては、前記下部電極上に単一結晶からなる強誘電体膜を形成する工程の後に、得られた強誘電体膜をエッチングして、平面視した状態で前記下部電極の上面の内側に位置するようにパターニングする工程を、含んでいるのが好ましい。
このようにすれば、下部電極の周縁部上に位置する部分、すなわち、下部電極上の単一結晶とこれとは異なる相との界面を形成していた部分を除去することができ、したがって、得られる強誘電体膜をより確実に単一結晶とすることができる。
【００１７】
また、前記の強誘電体メモリ装置の製造方法においては、前記下部電極上に単一結晶からなる強誘電体膜を形成する工程で、前記強誘電体膜を（１１１）優先配向させるのが好ましい。
このようにすれば、得られる強誘電体膜が、電圧の印加時に大きな分極量が得られるようになり、したがって強誘電体キャパシタとして良好な分極量が得られ、メモリとしての機能が良好になる。
【００１８】
また、前記の強誘電体メモリ装置の製造方法においては、前記下部電極を形成する工程では、該下部電極の上面の最大径が１μｍ以下となるように、該下部電極を形成するのが好ましい。
このようにすれば、強誘電体膜の外径が１μｍ程度である現在の強誘電体キャパシタに十分に対応して、単一結晶からなる強誘電体膜を形成することが可能になる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明を詳しく説明する。
まず、本発明の強誘電体メモリ装置の一実施形態について、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。
【００２０】
図１は、本発明の強誘電体キャパシタを備えたスタック構造の強誘電体メモリ装置を、模式的に示す拡大断面図であり、図１において符号１は強誘電体メモリ装置、３は強誘電体キャパシタである。
強誘電体メモリ装置１は、図１に示すように、半導体基板２と、半導体基板２上に形成された強誘電体キャパシタ３と、この強誘電体キャパシタ３の駆動素子となるスイッチングトランジスタ（以下、トランジスタと記す）４とを備えて構成されたものである。
【００２１】
半導体基板２は、単結晶シリコン（Ｓｉ）からなるもので、その上面側にはシリコン酸化物（ＳｉＯｘ）等からなる層間絶縁膜５が形成されている。そして、層間絶縁膜５のうち後述する第２不純物領域層２４と対応する領域には、層間絶縁膜５を貫通するコンタクトホール５Ａが形成されており、このコンタクトホール５Ａ内には、プラグ６が埋設されている。
プラグ６は、コンタクトホール５Ａ内に充填された導電材料によって形成されたもので、例えばタングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）などの高融点金属からなっている。中でも、タングステン（Ｗ）が特に好適とされ、したがって本実施形態ではタングステンが用いられている。
【００２２】
強誘電体キャパシタ３は、層間絶縁膜５及びプラグ６上に形成されたバリア層１１と、バリア層１１上に積層された下部電極１２と、下部電極１２上に積層された強誘電体膜１３と、強誘電体膜１３上に積層された上部電極１４とを備えて構成されたものである。
バリア層１１は、プラグ６に導通する導電性のもので、結晶質を含み、かつ酸素バリア性を有する材料からなり、例えばＴｉＡｌＮ、ＴｉＡｌ、ＴｉＳｉＮ、ＴｉＮ、ＴａＮ、ＴａＳｉＮなどによって形成されている。本実施形態では、その結晶質が（１１１）配向を有するＴｉＡｌＮによって形成されている。
【００２３】
下部電極１２は、例えばＩｒ（イリジウム）、Ｐｔ（白金）、Ｒｕ（ルテニウム）、Ｒｈ（ロジウム）、Ｐｄ（パラジウム）、Ｏｓ（オスミウム）のうちから少なくとも１種またはこれらの合金あるいはこれらの酸化物からなっている。ここで、下部電極１２は、ＩｒまたはＰｔからなっているのが好ましい。これらＩｒやＰｔは、（１１１）自己配向性が強く、したがって前記の（１１１）配向を有するバリア層１１上に形成されることにより、より良好に（１１１）配向するからである。
【００２４】
すなわち、下部電極１２が結晶質である場合には、下部電極１２の結晶配向とバリア層１１の結晶配向とが互いに接触する界面において、エピタキシャルの方位関係になるのが好ましい。このとき、下部電極１２の結晶配向と強誘電体膜１３の結晶配向との間も、互いに接触する界面においてエピタキシャルの方位関係になるのが好ましい。
例えば、バリア層１１が立方晶系に属してその結晶配向が前記したように（１１１）面配向である場合、あるいは、バリア層１１が六方晶系に属してその結晶配向が（００１）面配向である場合、下部電極１２の結晶配向が（１１１）配向であるのが好ましい。このようにすれば、下部電極１２上に強誘電体膜１３を形成する際、強誘電体膜１３の結晶構造を正方晶とし、その結晶配向を（１１１）配向にするのが容易になる。
【００２５】
なお、下部電極１２としては、下地であるバリア層１１の（１１１）配向を反映して良好に（１１１）配向するものであれば、ＩｒやＰｔ以外の単層膜であっても、積層した多層膜であってもよい。多層膜としては、Ｉｒ、ＩｒＯｘ、Ｐｔを前記バリア層１１側からこの順に積層してなるものが好適とされ、本実施形態では、この多層膜（積層膜）が下部電極１２として採用されている。
また、この下部電極１２は、その上面の形状が円形状や楕円形状、または略正方形状を含む略矩形状となるようにパターニングされており、その代表径となる外径や１辺の長さが１μｍ以下になっている。なお、このような形状において、特に最大径が１μｍ以下になっているのが好ましい。
【００２６】
強誘電体膜１３は、Ｐｂ（Ｚｒ，Ｔｉ，Ｎｂ）Ｏ３で示されるペロブスカイト型の結晶構造を有した化合物、すなわちＰＺＴＮとして略記される化合物からなり、特に下部電極１２上において（１１１）配向した単一結晶からなっている。この化合物は、Ｂサイト中におけるＮｂ（ニオブ）の原子数比［{Ｎｂ／（Ｚｒ＋Ｔｉ＋Ｎｂ）}×１００］が２．５％以上５％以下となるように形成されており、特に３％以上５％以下となるように形成されているのが好ましい。
【００２７】
Ｎｂの原子数比が２．５％未満になると、このＰＺＴＮからなる強誘電体膜１３を（１１１）優先配向させようとした場合に、得られる結晶粒が大きく成長せず、結果的に下部電極１２上には多数の結晶粒からなるＰＺＴＮ膜が形成されてしまい、単一結晶にならないからである。なお、単に結晶粒を大きくするだけであれば、（１００）配向させることで可能になるが、（１００）配向のＰＺＴＮ膜では十分な分極量が得られないため、やはりＮｂの原子数比は２．５％以上である必要がある。
【００２８】
また、Ｎｂの原子数比が５％を超えても、このＰＺＴＮからなる強誘電体膜１３を（１１１）優先配向させようとした場合、得られる結晶粒が大きく成長せず、単一結晶にならなくなり、さらに、強誘電体膜１３全体の分極量の低下が大きくなってしまう。したがって、例えば結晶粒径が１μｍ以上の単一結晶を形成したい場合、前記したようにＮｂの原子数比が２．５％以上５％以下となるようにする必要がある。また、Ｎｂの原子数比が３％以上５％以下となるようにすれば、単一結晶のＰＺＴＮ膜をより良好に形成することができる。
【００２９】
また、この強誘電体膜１３は、後述するようにゾルゲル法やＭＯＤ（Metalorganic Decomposition）法といった化学溶液堆積法（ＣＳＤ法）で形成されたもので、本実施形態では１２０ｎｍ程度の厚さに形成されている。このように化学溶液堆積法で形成され、後述するように結晶化処理されたことにより、この強誘電体膜１３は下地である下部電極１２の（１１１）配向が良好に反映され、自身も良好に（１１１）配向したものとなっている。そして、前述したように最大径が１μｍ以下に形成された下部電極１２上に形成されていることにより、この強誘電体膜１３も、その最大径が１μｍ以下に形成されたものとなっている。
【００３０】
上部電極１４は、前記した下部電極１２と同様の材料や、Ａｌ（アルミニウム）、Ａｇ（銀）、Ｎｉ（ニッケル）などからなっている。また、この上部電極１４は、単層膜であっても、積層した多層膜であってもよく、特に、ＰｔとＩｒＯｘとＩｒとの多層膜からなっているのが好ましい。
【００３１】
トランジスタ４は、半導体基板２の表面に部分的に形成されたゲート絶縁層２１と、ゲート絶縁層２１上に形成されたゲート導電層２２と、半導体基板２の表層に形成されたソース／ドレイン領域である第１及び第２不純物領域層２３、２４とを備えて形成されたものである。そして、このトランジスタ４は、第２不純物領域層２４上に形成されたプラグ６、バリア層１１を介して前記強誘電体キャパシタ３の下部電極１２側に導通している。
また、トランジスタ４は、半導体基板２に間隔をおいて複数形成されており、隣接する他のトランジスタ４との間に素子分離領域２５が設けられたことにより、互いに絶縁され分離されている。
【００３２】
次に、前記した強誘電体メモリ装置１の製造方法に基づき、本発明の強誘電体メモリ装置の製造方法の一実施形態について、図２、図３を参照して説明する。
まず、従来と同様にして、半導体基板２の表層に第１及び第２不純物領域層２３、２４を形成すると共に半導体基板２上にトランジスタ４や層間絶縁膜５を形成する。そして、図２（ａ）に示すように層間絶縁膜５にコンタクトホールを形成し、このコンタクトホール内に導電材料として例えばＷを充填することにより、プラグ６を形成する。
【００３３】
次に、図２（ｂ）に示すように層間絶縁膜５及びプラグ６上にＴｉＡｌＮからなるバリア層１１を、例えばスパッタ法によって形成する。このバリア層１１の形成では、前述したように結晶質を有するＴｉＡｌＮによって形成するので、バリア層１１を（１１１）の面方位に配向させることができる。
【００３４】
次いで、図２（ｃ）に示すようにバリア層１１上に下部電極膜１７を形成する。本実施形態では、この下部電極膜１７を、例えばスパッタ法によってＩｒ（イリジウム）とＩｒＯ２等のＩｒＯｘとＰｔとをこの順に成膜し、Ｉｒ層１７ａとＩｒＯｘ層１７ｂとＰｔ層１７ｃとを積層することで形成する。このようにして下部電極膜１７を形成すると、下部電極膜１７の結晶性が良好になると共に、バリア層１１の結晶配向が下部電極膜１７に反映され、これにより下部電極膜１７の結晶配向が、バリア層１１と同様の（１１１）面配向となる。
【００３５】
次いで、この下部電極膜１７上にレジスト層（図示せず）を形成し、さらにこれを露光・現像して所定形状にパターニングする。そして、得られたレジストパターン（図示せず）をマスクにし、さらにバリア層１１をエッチングストッパ層として機能させることにより、前記下部電極膜１７をエッチングする。これにより、図３（ａ）に示したようにＩｒ層１７ａとＩｒＯｘ層１７ｂとＰｔ層１７ｃとの積層膜からなり、上面の形状が略正方形状でその一辺の長さが約１μｍの下部電極１２を得るとともに、この下部電極１２の周囲にバリア層１１を露出させる。
【００３６】
次いで、図３（ｂ）に示すように下部電極１２上に、化学溶液堆積法（ＣＳＤ法）によって強誘電体材料層１８を形成する。化学溶液堆積法としては、前記したようにゾルゲル法とＭＯＤ法とが好適に用いられる。これらゾルゲル法とＭＯＤ法とは良く似たプロセスであるが、これらの違いは反応過程の違いにあり、ゾルゲル法では加水分解縮重合反応が用いられ、ＭＯＤ法では熱分解反応が用いられる。
【００３７】
すなわち、ゾルゲル法では、まず液状の原料（ゾル）を基板上（下部電極１２上及びバリア層１１上）にコーティングして縮重合反応させ、脱水反応および脱アルコール反応させることにより、Ｍ−Ｏ−Ｍの架橋構造を形成する。
一方、ＭＯＤ法では、加水分解反応を起こさせることなく、有機金属化合物を有機溶剤に溶解させた原料溶液をその状態（混合状態）で基板上（下部電極１２上及びバリア層１１上）に塗布する。
【００３８】
具体的には、ゾルゲル法を行う場合、例えば、Ｐｂを含有するアルコキシド等の溶液と、Ｔｉを含有するアルコキシド等の溶液と、Ｚｒを含有するアルコキシド等の溶液と、Ｎｂを含有するアルコキシド等の溶液とを所定比で混合した混合液（ゾルゲル溶液）を用いる。あるいは、ＰｂおよびＺｒによるＰｂＺｒＯ３ペロブスカイト結晶を形成するための縮重合体をｎ−ブタノールの溶媒に無水状態で溶解した溶液と、ＰｂおよびＴｉによるＰｂＴｉＯ３ペロブスカイト結晶を形成するための縮重合体をｎ−ブタノールの溶媒に無水状態で溶解した溶液と、ＰｂおよびＮｂによるＰｂＮｂＯ３ペロブスカイト結晶を形成するための縮重合体をｎ−ブタノールの溶媒に無水状態で溶解した溶液とを所定比で混合し、さらに、これに有機溶媒を加えた混合液（ゾルゲル溶液）を用いる。
そして、このようなゾルゲル溶液を、スピンコート法等によって前記下部電極１２上及びバリア層１１上に塗布する。
【００３９】
その後、形成したゾルゲル膜（強誘電体材料層１８）を１２０℃〜４００℃程度の温度で乾燥・脱脂し、さらに酸素含有雰囲気下にて４５０℃〜６５０℃の温度範囲、本実施形態ではランプを用いて６００℃で５分程度高速昇温加熱処理（ＲＴＡ処理）し、結晶化させることにより、図３（ｃ）に示すように下部電極１２上及びバリア層１１上に厚さ１２０ｎｍ程度の強誘電体膜１３を形成する。
【００４０】
ここで、前記のゾルゲル溶液については、前記のＰｂ、Ｚｒ、Ｔｉ、Ｎｂの各金属元素が、形成するＰｂ（Ｚｒ，Ｔｉ，Ｎｂ）Ｏ３からなる化合物（強誘電体膜１３）のＢサイト中におけるＮｂの原子数比［{Ｎｂ／（Ｚｒ＋Ｔｉ＋Ｎｂ）}×１００］が２．５％以上５％以下となるように、その配合比を調整しておく。本実施形態では、Ｎｂの原子数比が５％となるように、ソルゲル溶液を調整している。
【００４１】
このようにして強誘電体膜１３を形成すると、その結晶構造が成膜時のゾルゲル溶液中の元素比によって規定されるものとなり、下部電極１２上ではＰｔ層１７ｃの（１１１）配向が反映されて良好に（１１１）優先配向する。一方、バリア層１１上では、（１１１）に優先配向することなく、ランダムに配向する。そして、特に６００℃と比較的低温で、しかも５分程度と比較的長いランプ加熱によるＲＴＡ処理を行うことにより、得られた強誘電体膜１３は、下部電極１２上では（１１１）面配向かつ連続的な正方晶構造を有した単一結晶１３Ａとなり、バリア層１１上では単一結晶になることなくランダム配向層１３Ｂとなる。
【００４２】
なお、強誘電体材料層１８の形成を、ゾルゲル法に代えてＭＯＤ法で行う場合には、まず、Ｐｂ、Ｚｒ、Ｔｉ、Ｎｂの各金属元素を含む有機金属化合物を所定の配合比でそれぞれ有機溶剤に溶解させて、ＭＯＤ溶液を調製する。続いて、調製したＭＯＤ溶液をスピンコート法等によって前記下部電極１２及びバリア層１１上に塗布する。その後、形成したＭＯＤ膜を１２０℃〜４００℃程度の温度で乾燥・脱脂し、さらに酸素雰囲気中にて５００℃〜６５０℃程度で１〜６０分程度熱処理することにより、結晶化させる。
これにより、図３（ｃ）に示したように下部電極１２上及びバリア層１１上に厚さ１２０ｎｍ程度の強誘電体膜１３を形成する。このようにして強誘電体膜１３を形成しても、前記のゾルゲル法で行った場合と同様に、下部電極１２上では（１１１）配向の単一結晶１３Ａとなり、バリア層１１上では単一結晶になることなくランダム配向層１３Ｂとなる。
【００４３】
次いで、図３（ｄ）に示すように、強誘電体膜１３上に上部電極膜１９を形成する。本実施形態では、スパッタ法等によってＰｔを成膜し、Ｐｔ層１９ａを形成する。そして、ランプ等による回復アニールを行った後、スパッタ法等によってＰｔ層１９ａ上にさらにＩｒＯ２等のＩｒＯｘとＩｒとをこの順に成膜し、ＩｒＯｘ層１９ｂとＩｒ層１９ｃとを積層する。
【００４４】
その後、上部電極膜１９上にレジスト層（図示せず）を形成し、さらにこれを露光・現像して所定形状にパターニングする。そして、得られたレジストパターン（図示せず）をマスクにして、前記上部電極膜１９、強誘電体膜１３、及びバリア層１１を順次エッチングすることにより、図１に示した強誘電体キャパシタ３を得る。ここで、このエッチング工程では、特に強誘電体膜１３が単一結晶１３Ａからのみ形成されるように、この強誘電体膜１３が、平面視した状態で下部電極１２の上面の内側にのみ位置するようにパターニングを行う。
【００４５】
このようにパターニングを行うことで、下部電極１２の外側はもちろん、下部電極１２の周縁部上に位置する部分、すなわち、下部電極１２上の単一結晶１３Ａとこれとは異なる相（ランダム配向層１３Ｂ）との界面を形成していた部分を除去することができる。したがって、得られる強誘電体膜１３をより確実に単一結晶１３Ａから形成することができる。
なお、上部電極膜１９はパターニングされたことにより、上部電極１４となる。
このような強誘電体キャパシタ３を形成したら、さらにこれ覆って層間絶縁膜（図示せず）を形成し、その上に上部配線等（図示せず）を形成することにより、強誘電体メモリ装置１を得る。
【００４６】
このような強誘電体メモリ装置１の製造方法にあっては、パターニングして形成した下部電極１２を覆って強誘電体材料層１８を形成し、さらにこの強誘電体材料層１８を結晶化してＮｂの原子数比が所定比のＰＺＴＮからなる強誘電体膜１３を形成するので、下部電極１２の結晶配向を反映させることでこの下部電極１２上の強誘電体材料層１８を選択的に結晶化させることができる。したがって、この下部電極１２上の強誘電体膜１３を良好な単一結晶１３Ａに形成することができる。
【００４７】
よって、強誘電体キャパシタ３の各単位素子（ビット）間でその強誘電体膜１３の結晶のサイズや数にバラツキが生じるのを防止し、強誘電体メモリ装置の特性向上を図ることができる。また、結晶化の工程を１回のアニール処理で行うことができるため、結晶化工程を簡略にして生産性の向上を図ることができる。さらに、結晶化温度も例えば６００℃程度の低温で行うことができるため、トランジスタ４等に熱的なダメージを与えてしまうことを防止することができる。
【００４８】
また、このようにして得られた強誘電体メモリ装置１にあっては、ＰＺＴＮの単一結晶によって強誘電体キャパシタ３の強誘電体膜１３が形成されているので、強誘電体キャパシタ３の各単位素子（ビット）間でその強誘電体膜１３の結晶のサイズや数にバラツキが生じることがなく、したがってこのバラツキに起因して強誘電体キャパシタ３の各単位素子間で特性上のバラツキが生じ、これに起因して強誘電体メモリ装置１自体の特性が低下してしまうことが防止されたものとなる。
また、強誘電体膜１３が、純粋なＰＺＴ膜ではなく、ＰＺＴにおけるＢサイト中にＺｒ、Ｔｉ以外の金属元素であるＮｂを原子数比が２．５％以上５％以下となるように含有しているので、リーク電流の低減化に大きな効果があり、また、分極量の低下が抑えられたものとなる。したがって、このような強誘電体膜１３を有する強誘電体メモリ装置１は、より良好な特性を発揮し得るものとなる。
【００４９】
なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
例えば、前記実施形態では、下部電極膜１７をＩｒ層１７ａとＩｒＯｘ層１７ｂとＰｔ層１７ｃとからなる積層膜で形成し、これらを一括してエッチングすることにより下部電極１２を形成し、その後、この下部電極１２上に強誘電体材料層１８を形成するようにしたが、このように下部電極膜１７を積層膜で形成した場合などでは、下部電極膜１７の表層部のみをパターニングして、パターニングされた表層部を製造工程上での下部電極としてもよい。
【００５０】
具体的には、図４（ａ）に示すように前記Ｉｒ層１７ａとＩｒＯｘ層１７ｂとＰｔ層１７ｃとからなる積層膜のうちの、Ｐｔ層１７ｃとＩｒＯｘ層１７ｂとをエッチングしてパターニングし、Ｉｒ層１７ａについてはこれをバリア層１１上に残すようにしてもよい。このようにパターニングした場合、工程上ではパターニングしたＰｔ層１７ｃとＩｒＯｘ層１７ｂとからなるパターンのみが下部電極となる。したがって、図４（ｂ）に示すようにこのパターンを覆い、かつ露出したＩｒ層１７ａを覆って強誘電体材料層１８を形成し、その後、この強誘電体材料層１８を結晶化して強誘電体膜１３を形成する。
【００５１】
このようにして強誘電体膜１３を形成しても、前記パターン上（Ｐｔ層１７ｃ）ではＰｔ層１７ｃの（１１１）配向が反映されて良好に（１１１）優先配向する。一方、Ｉｒ層１７ａ上では、（１１１）に優先配向することなく、このＩｒ層１７ａを反映して（１００）配向の多結晶となる。
したがって、このようにして得られた強誘電体膜１３の上に上部電極膜１９を形成し、さらにこれらをパターニングして下部電極（Ｐｔ層１７ｃ）上の部分のみを残すことにより、図４（ｃ）に示すようにこの下部電極上の強誘電体膜１３を、（１１１）配向の良好な単一結晶１３Ａに形成することができる。
【００５２】
また、前記実施形態では、下部電極膜１７のエッチングや上部電極膜１９、強誘電体材料層１８のエッチングの際に、マスクとしてレジストパターンを用いたが、無機材料からなるハードマスクを併用するようにしてもよい。
また、強誘電体キャパシタ３については、その側面や上面を覆ってアルミナ（Ａｌ２Ｏ３）等の絶縁性水素バリアを設けてもよい。
【００５３】
強誘電体膜が単一結晶となることを、以下の実験例で確認した。
［実験例］
基板上にＩｒ層とＩｒＯｘ層とＰｔ層とを成膜して下部電極（下部電極膜）を形成した。次に、これの上に、Ｎｂの原子数比を調整したＰＺＴＮのゾルゲル溶液を塗布し、乾燥・脱脂した。その後、得られた膜に対し、酸素含有雰囲気下にて６００℃で５分のランプアニール処理（ＲＴＡ処理）を行い、結晶化を行った。なお、ＰＺＴＮのゾルゲル溶液については、Ｎｂの原子数比を０％〜１．５％の範囲内に調整したもの（試料１）と、２．５％〜５％の範囲内に調整したもの（試料２）と、７．５％に調整したもの（試料３）との３種類を作製した。
【００５４】
結晶化後の強誘電体膜の電子顕微鏡写真を撮影した。
図５（ａ）は前記試料１の電子顕微鏡写真であり、図５（ｂ）は前記試料２の電子顕微鏡写真であり、図５（ｃ）は前記試料３の電子顕微鏡写真である。
図５（ｂ）に示したように、Ｎｂの原子数比が２．５％〜５％の範囲内に調整された本発明に係る強誘電体膜は、その結晶粒の粒径が１μｍ以上になっている。したがって、例えば最大径が１μｍ以下となるように下部電極を形成しておけば、この下部電極上にて十分に単一結晶が形成されることが確認された。
一方、図５（ａ）、（ｃ）に示したように、Ｎｂの原子数比が２．５％〜５％の範囲外に調整された強誘電体膜は、その結晶粒の粒径が１μｍ未満となっている。したがって、これを用いて強誘電体キャパシタを形成した場合、強誘電体膜を単一結晶で形成するのは困難であることが分かった。
以上の実験例より、ＰＺＴＮにおけるＮｂの原子数比を２．５％以上５％以下に調整することで、単一結晶からなる強誘電体膜を、良好にかつ確実に形成できることが確認された。
【図面の簡単な説明】
【００５５】
【図１】本発明の強誘電体メモリ装置の一実施形態の概略構成図である。
【図２】（ａ）〜（ｃ）は図１の強誘電体メモリ装置の製造工程説明図である。
【図３】（ａ）〜（ｄ）は図１の強誘電体メモリ装置の製造工程説明図である。
【図４】（ａ）〜（ｃ）は本発明の製造方法の変形例を示す工程説明図である。
【図５】（ａ）〜（ｃ）は強誘電体膜の電子顕微鏡写真である。
【符号の説明】
【００５６】
１…強誘電体メモリ装置、２…半導体基板、３…強誘電体キャパシタ、４…スイッチングトランジスタ、６…プラグ、１１…バリア層、１２…下部電極、１３…強誘電体膜、１３Ａ…単一結晶、１４…上部電極、１７…下部電極膜、１８…強誘電体材料膜、１９…上部電極膜
【図１】
2009170696.tif 000003
【図２】
2009170696.tif 000004
【図３】
2009170696.tif 000005
【図４】
2009170696.tif 000006
【図５】
2009170696.tif 000007