(57)【要約】【課題】プラズマ処理中のウエハ面内に直流的な電位差が発生することを防止し、半導体デバイスにダメージを発生させることなくウエハ温度を応答性よく制御しながらプラズマ処理することができるヒータ内蔵静電チャックを備えたプラズマ処理装置を提供する。【解決手段】ヒータ内蔵静電チャックを備えたプラズマ処理装置において、ヒータ内蔵静電チャックの構造を、バイアス電圧を印加する導電性の基材の上に、下から順に絶縁材、２系統のヒータ、絶縁材、略同一の面積を有する２個の静電チャック電極、誘電体膜、の積層構造とし、２系統のヒータの面積を略同一とし、それぞれのヒータを２個の静電チャック電極の下側にそれぞれ配置させ、ヒータへの給電はローパスフィルタを介して同軸ケーブルにて行う。【選択図】図１
2009170509.tif 000002
【特許請求の範囲】
【請求項１】
処理室内に設置され試料を保持し得る試料台と、前記処理室内にプラズマを発生させるプラズマ生成手段と、前記試料台に配設された静電チャック電極及びヒータと、前記試料台に接続されたイオンエネルギー制御用のバイアス電源と、前記処理室を減圧する減圧手段とを有するプラズマ処理装置において、
前記ヒータは通電経路を介してヒータ用の電源に接続されており、
高周波の電力が、前記ヒータの通電経路に流れ込むことを抑止する抑止手段を備えていることを特徴とするプラズマ処理装置。
【請求項２】
請求項１において、前記抑止手段は、前記バイアス電源もしくは前記プラズマ生成手段の高周波電力の周波数以上の周波数を有する電力が前記通電経路に流れ込むのを抑制するローパスフィルタであることを特徴とするプラズマ処理装置。
【請求項３】
請求項１において、前記抑止手段は、前記バイアス電源もしくは前記プラズマ生成手段の高周波電力の周波数を含む所定範囲の周波数の電流をフィルタリングするフィルタを有するものであることを特徴とするプラズマ処理装置。
【請求項４】
処理室内に設置され試料を保持し得る試料台と、前記処理室内にプラズマを発生させるプラズマ生成手段と、前記試料台に配設されたヒータ内蔵型静電チャックと、前記試料台に接続されたイオンエネルギー制御用のバイアス電源と、前記処理室を減圧する減圧手段とを有するプラズマ処理装置において、
前記ヒータ内蔵型静電チャックは、基材の上に積層されたヒータと静電チャック電極及び誘電体膜を有しており、
前記ヒータは前記静電チャック用電極の下側に、該静電チャック用電極に完全に隠れるようにして設けられていることを特徴とするプラズマ処理装置。
【請求項５】
請求項４において、
前記ヒータ内蔵型静電チャックは、高周波のバイアス電圧が印加される導電性の基材の上に積層された少なくとも２系統のヒータ、実質的に同一の面積を有する一対の静電チャック電極、及び誘電体膜を有しており、
前記少なくとも２系統のヒータは前記各チャック用電極の下側に、該静電チャック用電極に完全に隠れるようにして設けられていることを特徴とするプラズマ処理装置。
【請求項６】
請求項５において、前記複数個のヒータの少なくとも１系統は可変コンデンサを介してアースに接続されることを特徴とするプラズマ処理装置。
【請求項７】
処理室内に設置され試料を保持し得る試料台と、前記処理室内にプラズマを発生させるプラズマ生成手段と、前記試料台に配設されたヒータ内蔵型静電チャックと、前記処理室を減圧する減圧手段とを有するプラズマ処理装置において、
前記ヒータ内蔵型静電チャックは、高周波のバイアス電圧が印加される導電性の基材の上に積層された少なくとも２系統のヒータと一対の静電チャック電極を有しており、
前記ヒータは、高周波の電力が前記ヒータの通電経路に流れ込むことを抑止するローパスフィルタ及び同軸ケーブルを介してヒータ用の電源に接続されており、
前記試料台の静電チャック裏面と前記フィルタ間を接続する前記同軸ケーブルの長さが、所定の範囲に設定されていることを特徴とするプラズマ処理装置。
【請求項８】
請求項７において、前記バイアス電圧の周波数が略４００ＫＨｚないし８００ＫＨｚの場合には、前記所定値以下の長さとして１５ｍ以内の静電容量が略１００ｐＦ／ｍ以下の前記同軸ケーブルで、前記ローパスフィルタと前記ヒータとが接続されることを特徴とするプラズマ処理装置。
【請求項９】
請求項７において、前記バイアス電圧の周波数が略２ＭＨｚの場合には、前記所定値以下の長さとして３ｍ以内の静電容量が略１００ｐＦ／ｍ以下の前記同軸ケーブルで、前記ローパスフィルタと前記ヒータとが接続されることを特徴とするプラズマ処理装置。
【請求項１０】
請求項７において、前記バイアス電圧の周波数が略１３．５６ＭＨｚの場合には、前記所定値以下の長さとして１０ｍ以上の静電容量が略１００ｐＦ／ｍ以下の前記同軸ケーブルで、前記ローパスフィルタと前記ヒータとが接続されることを特徴とするプラズマ処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウエハのプラズマ処理装置に係り、特に、ヒータを内蔵した静電チャックで半導体ウエハを保持して処理する方式のプラズマ処理装置に関する。
【背景技術】
【０００２】
半導体ウエハに加工される回路パターンは、半導体素子の高集積化にともない微細化の一途を辿り、要求される加工寸法精度はますます厳しくなってきている。このような状況では、加工処理中のウエハ(半導体ウエハ)の温度管理が極めて重要である。
【０００３】
例えば、プラズマを用いてウエハをエッチングする場合には、通常、ウエハに高周波電圧を印加し、ウエハにバイアス電圧を発生させ、これにより生じた電界でイオンを加速してウエハに引き込むことにより所望の異方性形状を実現している。このときウエハには入熱を伴うため、温度が上昇する。
【０００４】
このウエハ温度の上昇は、エッチング結果に影響する。例えば、半導体デバイスの電極となるポリシリコンのエッチングでは、最終的に得られる線幅はエッチング中の側壁に付着する反応性生物の再付着が大きく影響するが、この反応性生物の付着率はウエハ温度により変化する。したがって、処理中のウエハの温度管理ができていないと、再現性のわるいエッチング結果となってしまう。しかも、反応生成物の分布は、ウエハの中心付近にくらべて外周付近で密度が低い傾向がある。そのために、ウエハ面内で均一な線幅（ＣＤ）を得るためには、積極的にウエハの温度分布を管理する必要がある。
【０００５】
また、ウエハ上の反応性生物の密度分布や付着率は、加工すべき膜の膜質やエッチング条件によっても変化する。したがって、反射防止膜とポリシリコンを連続処理するときのように、一つの処理中にエッチング条件が変化する場合には、膜質やエッチング条件に応じて最適な温度分布は変化する。
【０００６】
そこで、プラズマ処理中のウエハの温度分布を積極的に管理するために、ヒータを内蔵し、このヒータに投入する電力を調節することによりウエハ温度を応答性よく加熱、冷却可能な静電チャックが提案されている。(例えば、特許文献１参照)。
【０００７】
また、非特許文献１には、トランジスタのゲート酸化膜にかかる電圧とリーク電流の関係が示されている。すなわち、非特許文献１にゲート酸化膜に８ＭＶ／ｃｍ以上の強度の電界が作用すると急激にリーク電流が増加すること、すなわちゲート酸化膜が絶縁破壊することが開示されている。
【０００８】
【特許文献１】特開２００４−７１６４７号公報
【非特許文献１】「半導体プロセスにおけるチャージングダメージ」、リアライズ社，２９７項
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記特許文献１の従来技術は、ヒータ内蔵の静電チャックの構造については開示があるものの、実際のプラズマエッチング装置に適用する場合に注意しなければならない点である給電方法等については十分考慮されていない。例えば、ヒータ内蔵静電チャックをプラズマ処理装置に適用した場合に、新たに発生しうる課題、すなわちダメージ対策についてはなんら配慮がされていない。
【００１０】
例えば、双極型静電チャックにおいて、静電チャック電極の下に複数のヒータが配置される場合において、所望の温度分布となるようにヒータのパターンを調節するために各ヒータは必ずしも同一面積とはならない。同一面積でない場合はヒータと静電チャック電極静電容量は同一ではない。我々の研究によれば、このような条件で、基材に高周波電圧を印加すると、ヒータに印加された高周波電圧がヒータ電源に接続された同軸ケーブルの静電容量を介してアースに漏洩し、しかも、ヒータと静電チャック電極静電容量が異なり漏洩の程度も内、外で異なる。その結果、静電チャックの表面に発生する電圧に差が発生する。この電極表面で発生した電圧差はシリコンウエハで緩和されつつも、ウエハ表面でも電位差が発生する。このとき、ウエハ上に作りこまれたトランジスタのゲート電極に電圧がかかり、耐圧以上の電圧が作用するとウエハ上の半導体デバイスがダメージを受けることになる。
【００１１】
本発明の目的は、半導体デバイスにダメージを発生させることなくウエハ温度を応答性よく制御しながらプラズマ処理することができるヒータ内蔵静電チャックを備えたプラズマ処理装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明の代表的なものの一例を示せば以下の通りである。即ち、本発明のプラズマ処理装置は、処理室内に設置され試料を保持し得る試料台と、前記処理室内にプラズマを発生させるプラズマ生成手段と、前記試料台に配設された静電チャック電極及びヒータと、前記試料台に接続されたイオンエネルギー制御用のバイアス電源と、前記処理室を減圧する減圧手段とを有するプラズマ処理装置において、前記ヒータは通電経路を介してヒータ用の電源に接続されており、前記高周波の電力が、前記ヒータの通電経路に流れ込むことを抑止する抑止手段を備えていることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、半導体デバイスにダメージを発生させることなくウエハ温度を応答性よく制御しながらプラズマ処理することができるので、半導体デバイスの製造コストが低く生産性の高いプラズマ処理装置を提供することができる。
【発明を実施するための最良の形態】
【００１４】
我々は、静電チャックにバイアス電圧を印加しながら処理する場合に、ヒータに電力を供給する給電ケーブルを介して高周波電圧が漏洩するためにウエハ上に直流的な電圧差が生じ、デバイス中に作りこまれたゲート絶縁膜に電流が流れ、ダメージが発生する場合があることを新たに見出した。
【００１５】
このダメージの発生メカニズムについて、図１７（図１７Ａ，図１７Ｂ）を用いて詳しく説明する。図１７Ａは、メカニズムをわかりやすく説明するために、以下に述べる本発明の実施例の構造である、ヒータの上に静電チャック電極を配置した構造とは異なり、ヒータと静電チャック電極を同一高さに配置した場合を用いて説明する。しかし、基本的なメカニズムには変わりはない。なお、図１７Ａには直流電源、高周波電源、ヒータ電源からウエハまでに存在する静電容量、コイル成分、抵抗の等価回路モデルを重ねて表示している。図１７Ａ中の素子Ａは静電チャック内部電極上に位置するウエハ上に作りこまれた素子であり、素子Ｂはヒータ上に位置するウエハ上に作りこまれた素子である。図１７Ｂは、図１７Ａの等価回路モデルにおける、エッチング処理時に素子Ａと素子Ｂにかかる高周波電圧の状況を示している図である。
【００１６】
バイアス電圧印加用に基材に印加された高周波電力は、素子Ａに関しては、基材−静電チャック用内部電極、静電チャック用内部電極−ウエハ間の静電容量Ｃ３１，Ｃ３４でカップリングされてウエハ上に印加される。また、素子Ｂに関しては、基材−ヒータ、ヒータ−ウエハ間の静電容量Ｃ３２，Ｃ３５でカップリングされてウエハ上に印加される。この際、静電チャック内部電極に印加された高周波電力の一部は、直流電源に接続されたケーブルの浮遊容量Ｃ３６を介して漏洩する。また、ヒータに印加された高周波電力の一部は、ヒータ電源に接続されたケーブルの浮遊容量Ｃ３７を介して漏洩する。また、プラズマ発生のために真空処理室内に供給、印加される電磁波、すなわち、マイクロ波、ＵＨＦ、ＲＦ等のプラズマ発生手段の高周波電力に関しても、同様に、その一部が、ヒータ電源に接続されたケーブルの浮遊容量Ｃ３７を介して漏洩する。
【００１７】
したがって、基材に印加される高周波電力がウエハに印加される場合には、もともと基材に印加した電圧から降下することになるが、基材からウエハまでの静電容量によるカップリングの状況と、静電チャック内部電極とヒータから各電源までのケーブルからの漏洩の状況が異なると、素子Ａと素子Ｂにかかる高周波電圧に差が生じる。その結果、素子Ａに発生する直流バイアス電圧と素子Ｂに発生する直流バイアス電圧に差が生じる。
【００１８】
その結果、例えば図１７の場合には、素子Ｂから素子Ａに向かってリーク電流が発生し、素子に作りこまれているゲート酸化膜に耐圧劣化、すなわちダメージが生じる。この、発明者らにより新たに見出されたヒータ内蔵静電チャックに起因して発生しうるダメージは、従来指摘されていたウエハ上のプラズマ分布の不均一に起因してウエハ上に発生する直流的な電位差に起因するダメージとはメカニズムが異なるため、このダメージを防止するための新たな構成を検討する必要があった。
【００１９】
ダメージの発生メカニズムが明らかになったとことで、このダメージを防止するためには基材から素子Ａと素子Ｂまでの等価的な電気回路を同一にするか、もしくはダメージが発生しない程度までに同一に近づければよいことが判明した。
【００２０】
本発明は、プラズマ処理中のウエハ面内に直流的な電位差が発生することを防止し、半導体デバイスにダメージを発生させることなくウエハ温度を応答性よく制御しながらプラズマ処理することができるヒータ内蔵静電チャックを備えたプラズマ処理装置を提供するものである。
【００２１】
半導体デバイスへのダメージを防止するための手段は、ヒータ内蔵静電チャックを備えたプラズマ処理装置において、ヒータ内蔵静電チャックの構造を、バイアスやプラズマ発生のために高周波電力が印加される導電性の基材の上に、下から順に絶縁材、少なくとも２系統のヒータ、絶縁材、略同一の面積を有する２個の静電チャック電極、誘電体膜、の積層構造とし、ウエハに対し２系統のヒータがそれぞれのチャック用電極に完全に隠れるように配置することにより実現される。
【００２２】
このダメージを防止するための手段は、ヒータ内蔵静電チャックを備えたプラズマ処理装置において、ヒータ内蔵静電チャックの構造を、高周波電力が印加される導電性の基材の上に、下から順に絶縁材、２系統のヒータ、絶縁材、略同一の面積を有する２個の静電チャック電極、誘電体膜、の積層構造とし、２系統のヒータの面積を略同一とし、それぞれのヒータを２個の静電チャック電極の下側にそれぞれ配置させ、ヒータへの給電はローパスフィルタを介して同軸ケーブルにて行うことによっても実現される。
【００２３】
また、このダメージを防止するための手段は、すくなくとも２系統以上のヒータを内蔵した静電チャックの場合には、高周波電力が印加される導電性の基材の上に、下から順に絶縁材、少なくとも２系統のヒータ、絶縁材、略同一の面積を有する２個の静電チャック電極、誘電体膜、の積層構造とし、各ヒータへの給電はローパスフィルタを介して同軸ケーブルに行い、複数個のヒータの少なくとも１系統は可変コンデンサを介してアースに接続することによっても実現される。
【００２４】
また上記ダメージを防止するための手段は、ヒータ内蔵静電チャックを備えたプラズマ処理装置において、ヒータ内蔵静電チャックの構造を、高周波電力が印加される導電性の基材の上に、下から順に絶縁材、少なくとも２系統のヒータ、絶縁材、単極の静電チャック電極、誘電体膜、の積層構造とし、ウエハに対しヒータが静電チャック電極の下側に隠れるように配置させることによっても実現される。
【００２５】
また上記ダメージを防止するための手段は、すくなくとも２系統以上のヒータを内蔵した静電チャックの場合には、高周波電力が印加される導電性の基材の上に、下から順に絶縁材、少なくとも２系統のヒータ、絶縁材、略同一の面積を有する２個の静電チャック電極、誘電体膜、の積層構造とし、各ヒータへの給電はローパスフィルタを介して静電容量が略１００ｐＦ／ｍ以下の同軸ケーブルで行い、ヒータとローパスフィルタの距離をバイアス周波数に応じて適正化することによっても実現される。  
以下、図を参照しつつ、本発明の実施例を詳細に説明する。
【実施例１】
【００２６】
本発明の第一の実施例として、有磁場マイクロ波プラズマ処理装置に本発明を適用した例を、図１〜図５で説明する。図１は、本発明の実施例のいわゆる双極型静電チャックの模式的な断面図と模式的な電気回路の図である。図２Ａは、本実施例のヒータパターンの一例を示す図である。図２Ｂは、本実施例の静電チャックのパターンの一例を示す図である。図３は、本実施例の有磁場マイクロ波プラズマ処理装置の模式的な断面図である。
【００２７】
本実施例の双極型静電チャックを備えたプラズマ処理装置では、略同一の面積を有する２個のチャック用電極の下に、略同一の面積を有する２系統のヒータをそれぞれ一系統ずつチャック用電極に完全に隠れるように設け、それぞれの静電チャック用電極上に載置されるウエハ上の素子Ａと素子Ｂに電位差が発生しないようにしている。
【００２８】
本実施例のプラズマ処理装置の試料台は、図１に示すように、ヒータを内蔵した双極型の静電チャック８を備えている。すなわち、導電性の基材２の上に、下から順に絶縁材（誘電体膜）２８、２系統のヒータ２０，２２、絶縁材（誘電体膜）２８、略同一の面積を有する２個の静電チャック電極（内側静電チャック電極２４、外側静電チャック電極２５）、誘電体膜（誘電体膜）２８の積層構造が形成されている。そして、図２（図２Ａ，図２Ｂ）に示すように、内側静電チャック電極２４、外側静電チャック電極２５は実質的に同一の面積を有し、それらの下に、実質的に同一の面積を有する内ヒータ２０及び外ヒータ２２の２系統のヒータがそれぞれ配置されている。なお、図１において、１０は導電性の基材２に接続された高周波電源、１１は２個の静電チャック電極２４、２５にフィルタ２７及び同軸ケーブル３６及３７を介して接続された直流電源である。３８はヒータ電源であり、フィルタ１７及び４０を介して内ヒータ２０及び外ヒータ２２に接続されている。なお、フィルタ１７及びフィルタ２７は真空処理室１の外に配置される。３０は給電貫通穴、３１は冷媒溝、３３はヒータの給電端子の接続部である。
【００２９】
次に、図３を用い本実施例の有磁場マイクロ波プラズマ処理装置の構成及び作用を説明する。被処理ウエハ９は真空処理室１内の試料台８０に設けられた静電チャック８を用いて固定される。真空チャンバ３上部に石英窓１４が設置されており、マイクロ波発振器１９で発生したマイクロ波５が導波管４を通って真空処理室１内に導入される。真空処理室１内に導入された処理ガス１３は、このマイクロ波５と真空チャンバ３の周りに取り付けられたコイル６で生成される磁場との相互作用によりプラズマ７状態となっている。このプラズマにウエハがさらされることにより処理（ここではエッチング処理）が行われる。コンデンサ１８を介して導電性の基材２に接続されたイオンエネルギー制御用の高周波電源１０が、基材２へのイオンの入射を制御してエッチング状態を制御する。高周波電源１０の周波数は例えば４００ＫＨｚである。
【００３０】
１２は真空ポンプであり、バルブ１５の開度調節により処理室１内の圧力を一定に保っている。本実施例では、静電チャック内にヒータ（内ヒータ２０及び外ヒータ２２）を内蔵しており、このヒータへの電力供給はヒータ電源３８にて行う。
【００３１】
このヒータ電源３８は、フィルタ１７を介して同軸ケーブル２９と同軸ケーブル４０により真空チャンバに取り付けられたＢＮＣタイプの電流導入端子５４に接続されている。フィルタ１７は、マイクロ波とバイアス電源により静電チャックに印加された４００ＫＨｚの高周波電圧がヒータ電源に印加されることを防止するためのものである。静電チャック８の裏面と電流端子の真空チャンバ内側の端子５４は、同軸ケーブル５３で接続してある。
【００３２】
次に、本発明の実施例になる静電チャックの構造と製造方法について説明する。まず、内部に冷媒を循環させるための冷媒溝３１が形成されたチタン製の基材２を準備する。この基材の中心には最終的にウエハ裏面に冷却ガスとなるヘリウムガスを導入するためのヘリウム貫通穴１６と、ヒータ電極と静電チャック電極に給電するための給電貫通穴３０が設けてある。これらの貫通穴には電気絶縁のためにセラミックスパイプ２３が挿入されており、基材とはエポキシ系またはシリコン系の接着剤で固定されている。また、図２に示すようにウエハを静電チャックから着脱するための搬送用プッシャピン用の貫通穴３２も３個設けてある。
【００３３】
次に、基材２の上にヒータを基材から電気絶縁するために、高抵抗アルミナ３９を均一に溶射し、表面を研磨して厚みを整える。この絶縁層の厚みは、高抵抗アルミナの耐電圧と溶射での製作安定性により決定される。すなわち、基材とヒータ間にかかりうる電圧以上の耐圧を確保しつつ、熱特性が悪化しないように極力薄くするのがよい。ヒータにかかる電圧は直流・交流いずれの場合であっても高々１００Ｖ程度であるが、本発明により実現できる実質的な最高温度の２００℃であっても１００μｍの厚みで１ＫＶ以上の耐電圧が確保可能である。ところが、溶射膜を形成しその後研磨する場合に、安定して製作可能な膜厚は１００μｍ−１５０μｍである。そこで、本実施例では膜厚を１５０μｍとした。
【００３４】
次に、タングステンの内ヒータ２０、外ヒータ２２を溶射で２系統形成する。ヒータの厚みにムラがあると発熱量にムラが発生してしまうので、研磨して厚みを整える。ヒータの厚みも絶縁層と同様に溶射膜の製作安定性の観点から１００μｍから２００μｍ程度であることが望ましく、本実施例では１５０μｍとした。この２系統のヒータのパターンの一例は図２Ａに示した通りである。それぞれの系統の内側のヒータは３ターン、外側のヒータは２ターンである。３３はヒータの給電端子の接続部であり、セラミックスパイプに埋設された電気プラグ３４と接続している。
【００３５】
次に、ヒータと静電チャック電極を絶縁するための高抵抗アルミナ３５を溶射し、表面を研磨して厚みを整える。この絶縁層の厚みは高抵抗アルミナの耐電圧により決定される。すなわち、基材とヒータ間にかかりうる電圧以上の耐圧を確保しつつ、熱特性が悪化しないものである必要がある。ヒータにかかる電圧は直流・交流いずれのばあいであっても高々１００Ｖ程度であるが、もし後述する静電チャック電極が絶縁破壊した場合には静電チャックの電圧がかかる可能性があり、この電圧に耐えるものでなくてはならない。静電チャック電極に印加する電圧としては、吸着力を発生する後述の誘電体膜の抵抗に依存するが、比較的高いいわゆるクーロン方式の場合で最大３ＫＶと考えてよい。アルミナの耐電圧は温度にも依存するが、本発明により実現できる実質的な最高温度の２００℃での耐電圧を実際に調べたところ１００μｍあたり最低７５０Ｖであり、室温では１００μｍあたり２ＫＶであった。したがって、後述する誘電体膜の抵抗率が比較的低いいわゆるジョンソンラーベック方式で使用される±１.５ＫＶの電圧では２００μｍの絶縁層厚みが必要で、抵抗率が高いクーロン方式で使用される±３ＫＶの電圧では５００μｍの厚みが必要である。したがって、通常この絶縁層の厚みは２００μｍから５００μｍであり、本実施例では絶縁層の厚みを３５０μｍとした。
【００３６】
次に、タングステン製の同心円リング状の２個の静電チャック電極、すなわち内側静電チャック電極２４、外側静電チャック電極２５を溶射で形成し、表面を研磨して厚みを整える。この静電チャック電極の厚みは薄いほど熱特性が悪化させることがないので有利である。内側静電チャック電極と外側静電チャック電極間の距離は、例えば２ｍｍである。この距離は、小さいほど吸着力が有効に作用する面積を大きく確保することができるので有利であるが、２個の電極間の耐電圧を考慮すると通常は２から３ｍｍとするのが一般的である。
【００３７】
一方、製作の安定性という観点でも、電圧が印加されさえすればよく、溶射膜の粒界径が２０μｍから５０μｍであることから判断すると４０μｍから１００μｍあればよく、本実施例では溶射膜の膜厚を５０μｍとした。
【００３８】
それぞれの静電チャック電極は独立に電圧を印加することができ、いわゆる双極型静電チャックとして動作する。本実施例では内側電極にプラス電圧、外側電極にマイナス電圧を印加するものとする。ただし、極性は逆であっても問題はない。貫通穴に埋設された電気プラグと電気的に接続されている。
【００３９】
最後に、静電チャックの吸着膜として動作する高抵抗アルミナの誘電体膜２８を溶射により形成し、表面を研磨して厚みを整える。この吸着膜の厚みは、確保しなければならない吸着力の大きさと、この吸着力を発生させるために印加する必要のある電圧での耐電圧により決定される。また、ウエハに成膜するなどして反りのあるウエハであっても安定して吸着できる吸着力を発生しうる厚みでなくてはならない。
【００４０】
発明者らの実験によれば、静電チャックには最低１０ＫＰａ以上の吸着力が必要である。前述した印加電圧で安定して吸着力を発生させるためには、クーロン方式では通常１５０μｍから２５０μｍ、ジョンソンラーベック方式では２５０μｍから５００μｍである。本実施例では吸着膜の厚みを２００μｍとした。
【００４１】
続いて、図１を用いて本実施例の特徴である、ヒータへの給電方法について説明する。高周波電源１０はウエハにバイアス電圧を印加するためのもののであり、ケーブル２１で静電チャックの基材２に接続されている。高周波電源１０のバイアス周波数は、例えば４００ＫＨｚ〜１３．５６ＭＨｚの範囲で適宜選択される。１１は静電チャック電極に直流電圧を印加する直流電源であり、フィルタ２７を介して同軸ケーブル３６、３７で接続されている。図１では内側の電極のみに電源を接続して表記しているが、本実施例のような双極型では当然外側の電極にも同様な構成で直流電源を接続している。
【００４２】
次に、３８が外ヒータ２２に電力を供給するヒータ電源である。ヒータ電源としては、直流電源、あるいは５０〜６０Ｈｚ程度の低周波数の交流電源いずれであってもよい。また、図１では外ヒータの１つの給電部との接続しか記述していないが、当然、外側ヒータにはもう１つ給電部があり、ヒータ電源と接続している。また、内側ヒータにも同様の構成でヒータ電源が接続されている。ここで、ヒータ電源は両端をＢＮＣメスコネクタ処理された同軸ケーブル２９でフィルタ１７と接続している。つまり、ヒータ電源の出力端子とフィルタ１７の接続端子はＢＮＣオスコネクタとなっている。また、フィルタ１７と静電チャックのヒータ給電部間は、両端がＢＮＣメスコネクタ処理された同軸ケーブル４０で接続している。つまり、フィルタの接続端子とヒータ給電部の接続端子はＢＮＣオスコネクタとなっている。
【００４３】
フィルタの主要な構成部品はコイルとコンデンサとなる。コイルは基材に印加されたバイアス電圧、およびプラズマ発生用の高周波電圧がヒータ電源に印加されることを防止する。また、コンデンサは前述の高周波成分のうち除去し切れなかった成分をアースする役割を果たす。したがって、本発明のフィルタはローパスフィルタとして動作する。このローパスフィルタは、例えば、４００ＫＨｚ未満の低周波数の電力成分及び直流電力をヒータに供給する機能を有している。
【００４４】
このような構成でプラズマ処理中にヒータに電力を供給すれば、ヒータ電源に高周波電圧が流れ込むことがないので、ノイズにより誤動作したり、あるいは破壊されることなくヒータを動作することが可能となる。これにより、プラズマ処理中のウエハ温度を再現性よく、高い信頼性をもって制御することが可能となる。
【００４５】
次に、本発明のもう一つの特徴である、ヒータ起因のダメージを抑制する構成とその効果について説明する。なお、プラズマ発生のために真空処理室内に供給、印加される電磁波、すなわち、マイクロ波、ＵＨＦ、ＲＦ等のプラズマ発生用の高周波電力に関しても、同様に、ダメージの発生の要因となる。従って、フィルタ１７としてローパスフィルタを用いることにより、プラズマ生成用のマイクロ波や高周波、及びバイアス電源により静電チャックに印加される高周波電圧以上の高い周波数の電力がヒータ電源に印加されることを防止する必要がある。フィルタ１７はローパスフィルタに限定されるものではないが、プラズマ生成用のマイクロ波や高周波、及びバイアス電源により静電チャックに印加された高周波電圧を含む所定の周波数範囲の高周波数の電力がヒータ電源に印加されることを防止するようにフィルタリングする機能を有する構成とする必要がある。
【００４６】
本発明の特徴を理解しやすいように、本発明の基本概念、すなわち、我々が新たに見出したヒータ内蔵静電チャックで生じうるダメージの発生メカニズムを簡略化した図４の等価回路モデルを用いて説明する。実際にはもっと複雑な回路モデルとなるが、理解しやすいように主要な素子のみを記載している。
【００４７】
以下では、説明を簡単にするために、バイアス用の高周波電源１０のみを図に表示して説明するが、ヒータ内蔵静電チャックが積層された基材２に印加される高周波電力であれば、プラズマ発生用の高周波電力についても、バイアス用の高周波電源と区別する必要のないことは言うまでもない。
【００４８】
また、図５Ａは、エッチング処理における本実施例のヒータ内蔵静電チャック機構などの等価回路モデルを示し、図５Ｂは、エッチング処理時における素子Ａと素子Ｂにかかる高周波電圧の状況を示している。
【００４９】
図４、図５Ａにおいて、Ｃ４１、Ｃ４２はそれぞれ内ヒータ、外ヒータと基材間の静電容量である。Ｃ４３、Ｃ４４はそれぞれ内ヒータと内側静電チャック電極間、外ヒータと外側静電チャック電極間の静電容量である。Ｃ４５、Ｃ４６はそれぞれ内側静電チャック上の静電容量と外側静電チャック上の静電容量である。Ｃ４７−Ｃ５０はそれぞれ、内側静電チャック電極、外側静電チャック電極、内ヒータ、外ヒータと電源までの等価回路であり、同軸ケーブルとフィルタを含む回路である。これらの回路は、主に同軸ケーブルの静電容量とフィルタ回路のコイルで表すことができる。なお、静電チャック電極に電圧を印加する回路同士、ヒータに電圧を印加する回路同士は実質的に同一の構成である。
【００５０】
これらの内、双極型静電チャックでは残留吸着力防止などの観点から２個の静電チャック上の静電容量は実質的に同一とするのがよく、本実施例では面積を略同一としている。したがって静電容量Ｃ４５とＣ４６は略同一である。
【００５１】
すなわち、第一の実施例では、フィルタにより高周波電圧がヒータ電源を介して漏洩するのを防止するとともに、内ヒータと外ヒータの給電ケーブルからアースへの高周波電圧の漏洩を略同一とすることにより、ウエハ表面での電位差を略０にするために、図４の静電容量Ｃ４１とＣ４２が略同一となるよう内ヒータと外ヒータの面積を略同一とし、かつ同軸ケーブルの静電容量も略同一となるよう単位長さあたりの静電容量が同じ同軸ケーブルで略同一の長さとした。
【００５２】
図５Ｂに示すように、エッチング処理時における素子Ａと素子Ｂにかかる高周波電圧の直流的な電位差は、０である。すなわち、本実施例では、各ヒータと基材間の静電容量と、各ヒータと各ヒータ上に配置された静電チャック内部電極間の静電容量はそれぞれ同一であるため、結果として素子Ａと素子Ｂにかかる高周波電圧に差が発生しない。したがって、ゲート酸化膜にリーク電流が流れないので素子にダメージが発生しない。
【００５３】
このような構成で構成されたヒータ内蔵静電チャックを備えたプラズマ処理装置によれば、プラズマ処理中のウエハ面内に電位差を発生させることなくヒータに電力を投入することが可能となるので、ヒータに起因するダメージを発生させることなく、応答性よく温度分布を調節しながらプラズマ処理することができるので、半導体デバイスの製造コストが低く生産性の高いプラズマ処理装置を提供することができる。
【００５４】
なお、本実施例では、同心円リング状の２個の静電チャック電極を例にして説明したが、双極型の静電チャックとして、対をなす略半円状の静電チャック電極の組み合わせ、あるいは、対をなすくし歯状の静電チャック電極の組み合わせなど、他の平面形状の双極型の静電チャックの下に各々ヒータが配置される双極型のヒータ内蔵静電チャックについても、本発明を適用できることは言うまでもない（以下の双極型の静電チャック実施例でも同じ）。
【実施例２】
【００５５】
実施例１では、略同一の面積を有する２個のチャック用電極の下に、略同一の面積を有する２系統のヒータをそれぞれ一系統ずつチャック用電極に完全に隠れるように設けている。
【００５６】
しかし、ウエハ温度を制御するヒータは２系統に限定されるものではない。すなわち本発明の技術思想によれば、例えばウエハ温度を外周付近だけ微調整するために、外周（あるいは内周）に１系統のヒータを埋め込むだけでよい場合にもダメージを発生させないことが可能となる。この場合には、外周付近に配置した外ヒータの面積と略同一の面積を持ちヒータ電源には接続されていない擬似的なヒータを内側静電チャック電極の下層に配置し、この擬似ヒータに対しても外ヒータに接続したのと略同一な長さＬの同軸ケーブルとフィルタを接続すればよい。このような構成とすれば、１系統ヒータを組み込んだ双極型静電チャックにより、前述の２系統ヒータの場合と同様に、ダメージを発生させることなく、ウエハの温度制御が可能となる。
【実施例３】
【００５７】
図６に本発明の第三の実施例を示す。本実施例では、第一の実施例の内ヒータに対し、ヒータ電源と接続する同軸ケーブルとフィルタを含む回路の他に、内ヒータを介して可変コンデンサ５１をアースに接続するアース回路が設けられている。この可変コンデンサ５１の静電容量を調節することにより、内ヒータからアースまでの静電容量を、外ヒータからアースまでの静電容量を略同一とすることが可能となる。その結果、内側静電チャック電極と外側静電チャック電極上の高周波電圧を略同一とすることによりウエハ上の電位差をほぼ０にできる。これは、内ヒータと外ヒータの面積が異なり静電容量Ｃ４１とＣ４２が異なる場合に有効な解決策となる。
【００５８】
また、本実施例であれば、プラズマ分布が中央付近と外周付近で発生しているような場合に生じるウエハの電位差も可変コンデンサを調節することにより補償することが可能である。
【００５９】
したがって、本実施例の方式のヒータ内蔵静電チャックを備えたプラズマ処理装置であれば、ヒータに起因するダメージを発生させることがないだけでなく、プラズマ分布に起因するダメージも防止しつつ、ウエハ温度を制御しながらプラズマ処理することが可能となる。
【００６０】
なお、本実施例では内ヒータにのみ可変コンデンサを接続したが、２個のヒータにそれぞれ接続してもよい。また、本実施例では独立したヒータは２系統としたが、必ずしも２系統である必要はなく、３系統あるいはそれ以上であっても同様に電位差を調節することが可能である。
【実施例４】
【００６１】
次に、図７，図８（図８Ａ、図８Ｂ）を用いて本発明を単極型静電チャック方式に適用し第四の実施例を説明する。前に述べたとおり、ダメージを防止するためには基材から素子Ａと素子Ｂまでの等価的な電気回路を同一にするか、もしくはダメージが発生しない程度までに同一に近づければよい。
【００６２】
これを実現するために、本実施例では、図７に示すように、単極型静電チャックの内部電極６０の下にウエハに対して完全に隠れるようにヒータを配置すれば良い。すなわち、導電性の内部電極６０により電位が均一化されるのでウエハ上の素子Ａと素子Ｂで電位差が発生せずにダメージが抑制される。
【００６３】
単極の静電チャック内部電極６０の下に完全に隠れるようにして、ヒータ１とヒータ２の２系統のヒータ（２０，２２）が配置された場合、仮にヒータと基材２、ヒータと静電チャック内部電極間の静電容量がヒータ２０とヒータ２２で異なったとしても、図８Ａに示すように、静電チャック内部電極は導電性材料であるために面内で同電位となる。すなわち、本実施例では、静電チャック上の静電容量Ｃ６０は面内で同一であるため、結果として素子Ａと素子Ｂにかかる高周波電圧に差が発生しない。そのため、図８Ｂに示すように、エッチング処理時における素子Ａと素子Ｂにかかる高周波電圧の直流的な電位差は、０である。
【００６４】
結果として素子Ａと素子Ｂにかかる高周波電圧に差が発生しない。したがって、ゲート酸化膜にリーク電流が流れないので素子にダメージが発生しない。
【実施例５】
【００６５】
図９−１６を用いて本発明の第五の実施例を説明する。本実施例では、第一の実施例とは異なり、図９に示すように、ヒータの一部が静電チャック電極の隙間から覗くように配置された場合を対象とする。また、内ヒータと外ヒータの面積が異なる場合や、およびヒータ系統数が異なる場合も対象とする。
【００６６】
図１０Ａは、第五の実施例のヒータパターンを示している。いわゆる双極型静電チャックにおいて、内ヒータ２０の一部が静電チャック電極２４、２５間の環状の隙間から覗くように配置されている。なお、内側静電チャック電極と外側静電チャック電極間の距離は、例えば２ｍｍとする。
【００６７】
図１０Ｂは、本実施例の有磁場マイクロ波プラズマ処理装置の模式的な断面図である。
【００６８】
本実施例でも、静電チャック内にヒータ（内ヒータ２０及び外ヒータ２２）を内蔵しており、このヒータへの電力供給はヒータ電源３８にて行う。このヒータ電源３８は、マイクロ波とバイアス電源により静電チャックに印加された４００ＫＨｚの高周波電圧がヒータ電源に印加されることを防止するためのフィルタ１７を介して、同軸ケーブル２９と同軸ケーブル（長さ＝Ｌ２）４０により真空チャンバに取り付けられたＢＮＣタイプの電流導入端子５４に接続されている。そして静電チャック８の裏面と電流端子の真空チャンバ内側の端子５４は同軸ケーブル（長さ＝Ｌ１）５３で接続してあり、同軸ケーブル５３と同軸ケーブル４０の合計の長さ（Ｌ＝Ｌ１＋Ｌ２）を５ｍとしている。この同軸ケーブル長Ｌ、換言すると、真空処理室外のローパスフィルタ１７から真空処理室内の静電チャック８の裏面までのケーブル長Ｌは、以下に述べるように、素子ダメージに影響するのできちんと管理する必要がある。
【００６９】
すなわち、本実施例では、図１１に示すように、ローパスフィルタから静電チャックまでのヒータの給電ケーブル長Ｌを、バイアス周波数に応じて規定することにより、第三の実施例の可変コンデンサを用いることなく実効的にダメージが生じないレベルに押さえ込むものである。
【００７０】
図１７に関して述べた通り、２個の内部電極の下層に埋設された複数系統のヒータの構成に差があると、素子Ａと素子Ｂにかかる高周波電圧の直流的な電位差を生じ、素子にダメージが発生する場合がある。すなわち、（１）いわゆる双極型静電チャックにおいて、２個の内部電極の下層に埋設された２系統のヒータの内一方が分離されたチャック用電極の隙間から覗く場合、（２）覗かずとも２個のチャック用電極の下にそれぞれ配置された１系統のヒータの面積が異なる場合、（３）あるいは双極型静電チャックにおいて３系統のヒータ、すなわち各静電チャックに対して異なる数のヒータが配置された場合には、ダメージが発生する場合がある。
【００７１】
本実施例は、このような場合にもダメージを防止する構成を提供するものである。
【００７２】
まず、先に述べたとおり非特許文献１によると、ゲート酸化膜に８ＭＶ／ｃｍ以上の強度の電界が作用すると急激にリーク電流が増加すること、すなわち絶縁破壊することが開示されている。最近の高集積化したデバイスでは、ゲート酸化膜の厚みが１０ｎｍ以下まで薄くなってきており、前述したようなウエハ面内の直流的な電位差が発生するとゲート酸化膜が絶縁破壊を起こし、素子ダメージとなり歩留まりの低下を引き起こす。例えばゲート絶縁膜が４ｎｍの厚みとした場合、耐電界強度を８ＭＶ／ｃｍと仮定すると、ウエハ上に発生する電位差として許容される値は３.２Ｖ程度と考えられる。したがって、プラズマ処理後の素子にダメージを発生させないためにはウエハ上の直流的な電位差は３.２Ｖ以下にするように管理する必要がある。この値はゲート酸化膜の厚みが薄くなるとさらに厳しくなるかというと、必ずしもそうではない。ゲート絶縁膜が例えば４ｎｍ以下にさらに薄くなっていくと、ゲート絶縁膜に電圧が作用するとトンネル電流が流れるようになるために、ゲート酸化膜に作用する電気的なストレスが緩和されると言われている。したがって、処理中のウエハ上の許容される電位差としては３.２Ｖ程度と考えられている。
【００７３】
なお、図１１から明らかなように、静電チャック電極上に配置された素子Ａ、Ｂ位置での電位だけでなく、回路上は静電チャック電極ともう一方の静電チャック電極の間の隙間上の素子での電位も問題になるように思われるが、本実施例のように内側静電チャック電極と外側静電チャック電極間の距離が２ｍｍ程度の距離であれば、吸着電極上の面積に比べれば十分に小さくほとんど影響ないと考えてよい。
【００７４】
ヒータの給電ケーブルに利用すべき同軸ケーブルとしては、ヒータから漏洩する電気を極力抑えるという観点に鑑みれば静電容量が小さいほうが有利であることは明らかであるが、製造コストを勘案すると市販の規格品を利用するのが妥当である。ヒータに投入する電力を考えると単位長さあたり略１００ｐＦ／ｍ程度の同軸ケーブルを利用するのが最もよい。フィルタのインダクタンスについては、大きいほどインピーダンスが大きく取れるので有利であるが後述する計算の結果、１ｍＨ以上であればフィルタの効果が十分得られることがわかっており、本実施例ではインダクタンスを５ｍＨとした。なお、このコイルは極力寸法を小さくするために、フェライトのコアに銅線を巻いており、典型的な寸法は１００ｍｍ□のフェライト基板のまわりにコイルを巻き、厚みが約４０ｍｍに抑えられている。
【００７５】
図４に示した静電容量Ｃ４１、Ｃ４２の差が大きいほど、結果的にウエハ表面で生じる電位差は大きいことになる。静電容量は基材とヒータ、ヒータと静電チャック電極の距離と、ヒータの面積によって変動する。しかし、図１０に示すようなヒータを同心円状に配置する場合、仮にヒータ幅を２ｍｍから３ｍｍ、ヒータとヒータの間隔を２ｍｍから３ｍｍとした場合には、静電チャック電極の下に配置されたヒータの面積は、例えばφ３００ｍｍ静電チャックの場合電極面積の略３０％から略７０％となる。そこで、前述した第一の実施例で説明した各膜の厚みの組み合わせで、最もウエハ表面電位の悪化する組み合わせにおいてであっても、ウエハ表面の電位差が３．２Ｖ以下となるような静電容量を決定すればダメージを防止できることがわかる。
【００７６】
そこで、この組み合わせでプラズマエッチング装置に利用されるバイアス周波数、４００ＫＨｚ、８００ＫＨｚ、２ＭＨｚ、１３.５６ＭＨｚでウエハ上に発生する電位差を計算で見積もった。ウエハ上に生じる電位差を求める場合、ウエハ上に発生する直流成分がＶppの何％に相当するかが重要であるが、通常最大で１/２と考えてよい。また、最大のＶppの値に関してはプラズマ条件によって変動するものの、誘電体膜の耐電圧を考慮すればおのずと決定されるものであり、２ＫＶが一般的である。したがって、ウエハに発生する最大の直流成分は−１ＫＶである。この条件で内静電チャック電極上と外静電チャック電極上で発生する直流電位差を計算により見積もった。
【００７７】
図１２には、バイアス周波数が４００ＫＨｚの場合のフィルタからヒータまでの同軸ケーブル長Ｌとウエハ上の直流電位差の関係を示す。図には、フィルタのインダクタンスが、１ｍＨ、３ｍＨ、５ｍＨ、および１０ｍＨの各状態が示されている（以下の例も同じ）。この図から、バイアス周波数が４００ＫＨｚの場合には、同軸ケーブル長Ｌが９０ｍ以下であれば、フィルタのインダクタンスの大小に拘わらず、電位差を３.２Ｖ以下に抑えることが可能であることがわかる。
【００７８】
一方、先に述べたとおり、同軸ケーブル長Ｌは、静電チャックの裏面と電流端子の真空チャンバ内側の端子間の同軸ケーブル（長さ＝Ｌ１）を含んでいる。この真空チャンバ内側の同軸ケーブル長さＬ１は、通常、１ｍ以内、例えば５０ｃｍ〜８０ｃｍ程度である。また、フィルタは真空チャンバの外側に設置される。換言すると、同軸ケーブル長Ｌの下限値は、真空チャンバ内側の同軸ケーブル長さＬ１に真空チャンバ外のフィルタまでのケーブル長を加えたものであり、１ｍ程度である。
【００７９】
図１３には、バイアス周波数が８００ＫＨｚの場合のフィルタからヒータまでのケーブル長Ｌとウエハ上の直流電位差の関係を示す。この図から、バイアス周波数が８００ＫＨｚの場合には、ケーブル長Ｌが２０ｍ以下であれば、電位差を３.２Ｖ以下に抑えることが可能であることがわかる。同軸ケーブル長Ｌの下限値は、真空チャンバ内側の同軸ケーブル長さＬ１に真空チャンバ外のフィルタまでのケーブル長を加えたものであり、１ｍ程度である。
【００８０】
図１４には、バイアス周波数が２ＭＨｚの場合のフィルタからヒータまでのケーブル長Ｌとウエハ上の直流電位差の関係を示す。この図から、バイアス周波数が２ＭＨｚの場合には、ケーブル長Ｌが３ｍ以下であれば、電位差を３.２Ｖ以下に抑えることが可能であることがわかる。同軸ケーブル長Ｌの下限値は、真空チャンバ内側の同軸ケーブル長さＬ１に真空チャンバ外のフィルタまでのケーブル長を加えたものであり、１ｍ程度である。
【００８１】
図１５には、バイアス周波数が１３.５６ＭＨｚの場合のフィルタからヒータまでのケーブル長Ｌとウエハ上の直流電位差の関係を示す。この図から、バイアス周波数が１３.５６ＭＨｚの場合には、ケーブル長Ｌが逆に１０ｍ以上であれば、電位差を３.２Ｖ以下に抑えることが可能であることがわかる。ただ、ケーブル長Ｌを余り長くしてもその効果に大きな差はない。従って、同軸ケーブル長Ｌの上限値は、１０ｍを超えた長さでかつフィルタのインダクタンスとの関係で最適な範囲、換言すると１０数ｍである。
【００８２】
以上の見積もりは、本実施例で開示した範囲の構成のヒータ内蔵静電チャックにおいて、最もウエハ上で電位差を生じさせやすい条件での見積もりであるので、逆に言えば各バイアス周波数に応じて同軸ケーブルの長さＬを規定してやることにより、いかなる場合にもダメージを引き起こすような電位差が発生することがないといえる。また、静電チャックの給電ケーブルもウエハ上の電位には影響をするが、同一の面積をもつ静電チャック電極に接続された場合には、ヒータのケーブルの長さＬの違いはウエハ電位に影響を及ぼさない。
【００８３】
実際に、４００ＫＨｚの周波数でウエハ面内の電位差が３．２Ｖ以上となる条件でウエハを処理したときのダメージの発生マップ（ａ）と、本実施例のケーブル長でウエハ面内の電位差を３．２Ｖ以下に押さえて処理したときのダメージの発生マップ（ｂ）を比較したのが図１６である。
【００８４】
この結果からわかるように、本実施例の条件を満たすケーブルでウエハをエッチング処理した場合にはダメージが発生していないことがわかる。
【００８５】
以上のように、バイアス周波数毎に適正な長さＬに規定された同軸ケーブルでヒータとフィルタ間を接続したプラズマ処理装置においては、仮に双極型静電チャックにおいて内ヒータの一部が一対の静電チャック電極間の環状の隙間から覗くように配置されていたとしても、プラズマ処理中のウエハ面内に電位差を発生させることなくヒータに電力を投入することが可能となる。
【００８６】
そのため、ヒータ内蔵静電チャックのヒータに起因するダメージを発生させることなく、応答性よく温度分布を調節しながらプラズマ処理することができるので、半導体デバイスの製造コストが低く生産性の高いプラズマ処理装置を提供することができる。
【００８７】
本実施例では、誘電体膜の抵抗率を１×１０１５Ωｃｍ以上の高抵抗膜とし、吸着力はいわゆるクーロン力を発生するタイプを採用した。しかし、必ずしもこれに限定されるわけではなく、抵抗率が１×１０９から１×１０１２Ωｃｍ程度で吸着力を発生させる、いわゆるジョンソン・ラーベック型の静電チャックであってもよい。また、絶縁層や誘電体膜の材質はアルミナを主原料としたが、必ずしもこれに限定されるわけではなく、例えばイットリアや炭化ケイ素、窒化アルミなどの材料であってもよい。
【００８８】
また、本実施例では基材の材質としてはチタンを利用しているが、これに限定されるわけではなく他の金属、例えばアルミニウムやアルミニウム合金、ステンレス合金などの金属を利用することも可能である。また、本実施例では静電チャックを溶射法で形成したが必ずしもこの方法に限定される必要はない。ほぼ同様の構成を、内部にヒータ、静電チャック電極を入れ込み焼結法で形成した板状の部材を接着材により本実施例の基材に接着したものであってもよい。この場合、本実施例の積層膜ほどに薄い焼結体セラミックスを形成することは困難であり、多少全体の厚みは増すことになるが、ヒータの熱の伝導の仕方、静電チャックの吸着力の発生の仕方を考慮すれば、本実施例の最下層の絶縁層に相当する部分が厚くなる程度の差で実現可能で、本実施例の技術思想を同様に適用することができる。
【００８９】
また、本実施例では内蔵したヒータの系統数は２系統としたが必ずしもこれに限定されるわけではなく、１系統であってもよいし、３系統以上であってもよい。必要な温度分布や実現しなければならない温度の応答性により適宜選択すればよい。また、本実施例の各ヒータのターン数やパターンは必ずしもこれに限定されるべきものではなく、実現したい温度分布や温度の応答性を勘案して適宜決定すべきものである。
【図面の簡単な説明】
【００９０】
【図１】本発明の第一の実施例になる、ヒータ内蔵静電チャックの模式的な断面図である。
【図２Ａ】第一の実施例における、ヒータパターンの図である。
【図２Ｂ】第一の実施例における、静電チャック電極パターンの図である。
【図３】第一の実施例における、有磁場マイクロ波プラズマ処理装置の模式的な断面図である。
【図４】本発明の基本概念を説明するための等価回路モデルの図である。
【図５Ａ】第一の実施例のエッチング処理における作用、効果を説明するための、ヒータ内蔵静電チャック機構などの等価回路モデル図である。
【図５Ｂ】第一の実施例のエッチング処理時における、素子Ａと素子Ｂにかかる高周波電圧の状況を示している図である。
【図６】本発明の第三の実施例になる、ヒータ内蔵静電チャックの模式的な断面図である。
【図７】本発明の第四の実施例になる、ヒータ内蔵静電チャックの模式的な断面図である。
【図８Ａ】第四の実施例のエッチング処理における作用、効果を説明するための、ヒータ内蔵静電チャック機構などの等価回路モデル図である。
【図８Ｂ】第四の実施例のエッチング処理時における、素子Ａと素子Ｂにかかる高周波電圧の状況を示している図である。
【図９】本発明の第五の実施例になる、ヒータ内蔵静電チャックの模式的な断面図である。
【図１０Ａ】第五の実施例における、ヒータパターンの図である。
【図１０Ｂ】第五の実施例における、有磁場マイクロ波プラズマ処理装置の模式的な断面図である。
【図１１Ａ】第五の実施例のエッチング処理における作用、効果を説明するための、ヒータ内蔵静電チャック機構などの等価回路モデル図である。
【図１１Ｂ】第五の実施例のエッチング処理時における、素子Ａと素子Ｂにかかる高周波電圧の状況を示している図である。
【図１２】本発明の第五の実施例のバイアス周波数４００ＫＨｚにおける、ヒータケーブル長とウエハ上に生じる電位差の関係の図である。
【図１３】本発明の第五の実施例のバイアス周波数８００ＫＨｚにおける、ヒータケーブル長とウエハ上に生じる電位差の関係の図である。
【図１４】本発明の第五の実施例のバイアス周波数２ＭＨｚにおける、ヒータケーブル長とウエハ上に生じる電位差の関係の図である。
【図１５】本発明の第五の実施例のバイアス周波数１３.５６ＭＨｚにおける、ヒータケーブル長とウエハ上に生じる電位差の関係の図である。
【図１６Ａ】従来例におけるダメージＴＥＧで評価したダメージの発生マップの図である。
【図１６Ｂ】本発明の第五の実施例におけるダメージＴＥＧで評価したダメージの発生マップの図である。
【図１７Ａ】ヒータ内蔵静電チャックで生じうるダメージの発生メカニズムを説明する、簡略化した等価回路モデルの図である。
【図１７Ｂ】図１７Ａの等価回路モデルにおける、エッチング処理時に素子Ａと素子Ｂにかかる高周波電圧の状況を示している図である。
【符号の説明】
【００９１】
１：真空処理室
２： 基材
３：真空チャンバ
４：導波管
５：マイクロ波
６：コイル
７：プラズマ
８：静電チャック
９：ウエハ
１０：高周波電源
１１：直流電源
１２：真空ポンプ
１３：処理ガス
１４：石英窓
１５：バルブ
１６：ヘリウム貫通穴
１７：フィルタ
１８：コンデンサ
１９：マイクロ波発振器
２０：内ヒータ
２１：ケーブル
２２：外ヒータ
２３：セラミックスパイプ
２４：内側静電チャック電極
２５：外側静電チャック電極
２７：フィルタ
２８：誘電体膜
２９：同軸ケーブル
３０：給電貫通穴
３１：冷媒溝
３２：プッシャピン用貫通穴
３３：ヒータ給電端子接続部
３４：電気プラグ
３５：高抵抗アルミナ
３６：同軸ケーブル
３７：同軸ケーブル
３８：ヒータ電源
３９：高抵抗アルミナ
４０：同軸ケーブル
５１：可変コンデンサ
５２：抵抗
５３：同軸ケーブル
５４：電流導入端子
８０：試料台
Ｃ４１：内ヒータと基材間の静電容量
Ｃ４２：外ヒータと基材間の静電容量
Ｃ４３：内ヒータと内側静電チャック電極間の静電容量
Ｃ４４：外ヒータと外側静電チャック電極間の静電容量
Ｃ４５：内側静電チャック電極上の静電容量
Ｃ４６：外側静電チャック電極上の静電容量
Ｃ４７：内側静電チャック電極給電ケーブルの静電容量
Ｃ４８：外側静電チャック電極給電ケーブルの静電容量
Ｃ４９：内ヒータ給電ケーブルの静電容量
Ｃ５０：外ヒータ給電ケーブルの静電容量。
【図１】
2009170509.tif 000003
【図２Ａ】
2009170509.tif 000004
【図２Ｂ】
2009170509.tif 000005
【図３】
2009170509.tif 000006
【図４】
2009170509.tif 000007
【図５Ａ】
2009170509.tif 000008
【図５Ｂ】
2009170509.tif 000009
【図６】
2009170509.tif 000010
【図７】
2009170509.tif 000011
【図８Ａ】
2009170509.tif 000012
【図８Ｂ】
2009170509.tif 000013
【図９】
2009170509.tif 000014
【図１０Ａ】
2009170509.tif 000015
【図１０Ｂ】
2009170509.tif 000016
【図１１Ａ】
2009170509.tif 000017
【図１１Ｂ】
2009170509.tif 000018
【図１２】
2009170509.tif 000019
【図１３】
2009170509.tif 000020
【図１４】
2009170509.tif 000021
【図１５】
2009170509.tif 000022
【図１６Ａ】
2009170509.tif 000023
【図１６Ｂ】
2009170509.tif 000024
【図１７Ａ】
2009170509.tif 000025
【図１７Ｂ】
2009170509.tif 000026