(57)【要約】【課題】３−レベル不揮発性メモリセルを含む不揮発性メモリ装置の駆動方法およびその方法を使用する不揮発性メモリ装置を提供する。【解決手段】３−レベル不揮発性メモリセルを含む不揮発性メモリ装置の駆動方法は第１不揮発性メモリセル、第２不揮発性メモリセル、及び第３不揮発性メモリセルを含み、各不揮発性メモリセルは第１データ、第２データ、及び第３データのうち一つを保存することができ、第１データ、第２データ、及び第３データは各々互いに異なる第１抵抗レベルＬ１、第２抵抗レベルＬ２、及び第３抵抗レベルＬ３に対応するメモリセルアレイを提供し、ライト動作の第１区間のあいだ、第１不揮発性メモリセルに第１データをライトし、第３不揮発性メモリセルに第３データをライトし、ライト動作の第２区間のあいだ、第２不揮発性メモリセルに第２データをライトすることを含む。【選択図】図２
2009048757.tif 000002
【特許請求の範囲】
【請求項１】
第１不揮発性メモリセル、第２不揮発性メモリセル、及び第３不揮発性メモリセルを含み、当該第１不揮発性メモリセル、第２不揮発性メモリセルおよび第３不揮発性メモリセルは第１データ、第２データ、及び第３データのうち一つを保存することができ、前記第１データ、前記第２データ、及び前記第３データは各々互いに異なる第１抵抗レベル、第２抵抗レベル、及び第３抵抗レベルに対応するメモリセルアレイを提供する段階と、
ライト動作の第１区間のあいだ、前記第１不揮発性メモリセルに前記第１データをライトする段階と、前記第３不揮発性メモリセルに前記第３データをライトする段階と、
ライト動作の第２区間のあいだ、前記第２不揮発性メモリセルに前記第２データをライトする段階と、を含むことを特徴とする不揮発性メモリ装置の駆動方法。
【請求項２】
前記第１抵抗レベルは、前記第１抵抗レベル、前記第２抵抗レベル、及び前記第３抵抗レベルのうち最も低く、前記第３抵抗レベルは、前記第１抵抗レベル、前記第２抵抗レベル、及び前記第３抵抗レベルのうち最も高いことを特徴とする請求項１に記載の不揮発性メモリ装置の駆動方法。
【請求項３】
前記ライト動作の第１区間のあいだ、前記第１データをライトすることと前記第３データをライトすることとのうち少なくとも何れか一つはライトベリファイ動作によってライトすることを特徴する請求項１または２に記載の不揮発性メモリ装置の駆動方法。
【請求項４】
前記ライト動作の第２区間のあいだ、前記第２データをライトすることは、ライトベリファイ動作によってライトすることを特徴とする請求項３に記載の不揮発性メモリ装置の駆動方法。
【請求項５】
前記第１データは、セットデータであり、前記第２データおよび前記第３データは、各々第１リセットデータおよび第２リセットデータであることを特徴する請求項１または２に記載の不揮発性メモリ装置の駆動方法。
【請求項６】
前記ライト動作の第１区間のあいだ、前記第３データをライトすることはライトベリファイ動作によってライトし、
前記ライト動作の第２区間のあいだ、前記第２データをライトすることはライトベリファイ動作によってライトすることを特徴とする請求項５に記載の不揮発性メモリ装置の駆動方法。
【請求項７】
前記第１データおよび前記第２データは、各々第１データセットおよび第２セットデータであり、前記第３データはリセットデータであることを特徴する請求項１または２に記載の不揮発性メモリ装置の駆動方法。
【請求項８】
前記ライト動作の第１区間のあいだ、前記第１データをライトすることはライトベリファイ動作によってライトし、
前記ライト動作の第２区間のあいだ、前記第２データをライトすることはライトベリファイ動作によってライトする、請求項７に記載の不揮発性メモリ装置の駆動方法。
【請求項９】
前記各不揮発性メモリセルは、相変化メモリセルであることを特徴とする請求項１に記載の不揮発性メモリ装置の駆動方法。
【請求項１０】
複数の不揮発性メモリセルを提供し、前記各不揮発性メモリセルは第１データ、第２データ、及び第３データのうち一つを保存することができ、前記第１データ、前記第２データ、及び前記第３データは各々互いに異なる第１抵抗レベル、第２抵抗レベル、及び第３抵抗レベルに対応し、前記第１抵抗レベルは、前記第１抵抗レベル、前記第２抵抗レベル、及び前記第３抵抗レベルのうち最も低く、前記第３抵抗レベルは、前記第１抵抗レベル、前記第２抵抗レベル、及び前記第３抵抗レベルのうち最も高いメモリセルアレイを提供する段階と、
前記複数の不揮発性メモリセルを２−レベルメモリセルで使うか、３−レベルメモリセルで使うかの可否を決定する段階と、
前記複数の不揮発性メモリセルを２−レベルメモリセルで使う場合、前記各不揮発性メモリセルに前記第１データまたは前記第３データをライトする段階と、前記複数の不揮発性メモリセルを３−レベルメモリセルで使う場合、前記各不揮発性メモリセルに前記第１データ、前記第２データ、及び第３データのうち一つをライトする段階と、を含むことを特徴とする不揮発性メモリ装置の駆動方法。
【請求項１１】
前記各メモリセルにデータをライトする段階は、
ライト動作の第１区間のあいだ、前記メモリセルアレイで選択された不揮発性メモリセルに前記第１データをライトする段階と、前記メモリセルアレイで選択された他の不揮発性メモリセルに前記第３データをライトする段階と、
前記複数の不揮発性メモリセルを２−レベルメモリセルで使う場合にはライト動作を終了する段階と、
前記複数の不揮発性メモリセルを３−レベルメモリセルで使う場合にはライト動作の第２区間のあいだ、前記メモリセルアレイで選択されたまた他の不揮発性メモリセルに前記第２データをライトする段階と、を含むことを特徴とする請求項１０に記載の不揮発性メモリ装置の駆動方法。
【請求項１２】
前記ライト動作の第１区間のあいだ、前記第１データをライトすることと前記第３データをライトすることのうち少なくとも何れか一つはライトベリファイ動作によってライトすることを特徴とする請求項１１に記載の不揮発性メモリ装置の駆動方法。
【請求項１３】
前記ライト動作の第２区間のあいだ、前記第２データをライトすることはライトベリファイ動作によってライトすることを特徴とする請求項１２に記載の不揮発性メモリ装置の駆動方法。
【請求項１４】
リセットデータをマルチレベルで使うか、セットデータをマルチレベルで使うかの可否を決定することをさらに含むことを特徴とする請求項１０に記載の不揮発性メモリ装置の駆動方法。
【請求項１５】
前記リセットデータをマルチレベルで使う場合には、前記第１データはセットデータであり、前記第２データおよび前記第３データは各々第１リセットデータおよび第２リセットデータであることを特徴とする請求項１４に記載の不揮発性メモリ装置の駆動方法。
【請求項１６】
前記セットデータをマルチレベルで使う場合には、前記第１データおよび前記第２データは各々第１セットデータおよび第２セットデータであり、前記第３データは前記リセットデータであることを特徴とする請求項１４に記載の不揮発性メモリ装置の駆動方法。
【請求項１７】
第１データ、第２データ、及び第３データのうち一つを保存し、前記第１データ、前記第２データ、及び第３データは各々互いに異なる第１抵抗レベル、第２抵抗レベル、及び第３抵抗レベルに対応し、前記第１抵抗レベルは、前記第１抵抗レベル、前記第２抵抗レベル、及び前記第３抵抗レベルのうち最も低く、前記第３抵抗レベルは、前記第１抵抗レベル、前記第２抵抗レベル、及び前記第３抵抗レベルのうち最も高い不揮発性メモリセルを提供する段階と、
前記不揮発性メモリセルに第１リード電流を供給する段階と、前記不揮発性メモリセルに保存されたデータが前記第１データであるかの可否を判断する段階と、前記不揮発性メモリセルに第２リード電流を供給する段階と、前記不揮発性メモリセルに保存されたデータが前記第３データであるかの可否を判断する段階と、を含む不揮発性メモリ装置の駆動方法。
【請求項１８】
前記第１リード電流は、前記第１抵抗レベルと前記第２抵抗レベルとの間の抵抗レベルに対応する電流であることを特徴とする請求項１７に記載の不揮発性メモリ装置の駆動方法。
【請求項１９】
前記第２リード電流は、前記第２抵抗レベルと前記第３抵抗レベルとの間の抵抗レベルに対応する電流であることを特徴とする請求項１７または１８に記載の不揮発性メモリ装置の駆動方法。
【請求項２０】
前記第１データは、セットデータであり、前記第２データおよび前記第３データは、各々第１リセットデータおよび第２リセットデータであることを特徴とする請求項１７に記載の不揮発性メモリ装置の駆動方法。
【請求項２１】
前記第１データおよび前記第２データは、各々第１セットデータおよび第２セットデータであり、前記第３データは、リセットデータであることを特徴とする請求項１７に記載の不揮発性メモリ装置の駆動方法。
【請求項２２】
複数の不揮発性メモリセルを含み、前記各不揮発性メモリセルは第１内部データ、第２内部データ、及び第３内部データのうち一つを保存することができ、前記第１内部データ、前記第２内部データ、及び前記第３内部データは各々互いに異なる第１抵抗レベル、第２抵抗レベル、及び第３抵抗レベルに対応して、前記第１抵抗レベルは前記第１抵抗レベル、前記第２抵抗レベル、及び前記第３抵抗レベルのうち最も低く、前記第３抵抗レベルは前記第１抵抗レベル、前記第２抵抗レベル、及び前記第３抵抗レベルのうち最も高いメモリセルアレイ、および
ライト動作の第１区間のあいだ、前記メモリセルアレイから選択された不揮発性メモリセルに前記第１内部データをライトし、前記メモリセルアレイから選択された他の不揮発性メモリセルに前記第３内部データをライトし、ライト動作の第２区間のあいだ、前記メモリセルアレイから選択されたまた他の不揮発性メモリセルに前記第２内部データをライトすることと、を含むことを特徴とするライト回路を含む不揮発性メモリ装置。
【請求項２３】
前記ライト回路は、
３ビットの外部データの提供を受け、前記３ビットの外部データを２個の不揮発性メモリセルにマッピングできるように変換し、前記内部データに提供するエンコーダと、
前記内部データの提供を受けて、前記内部データに対応するライト電流を前記不揮発性メモリセルに提供するライトドライバと、を含むことを特徴とする請求項２２に記載の不揮発性メモリ装置。
【請求項２４】
前記複数の不揮発性メモリセルから保存された内部データをリードするリード回路であり、前記リードしようとする不揮発性メモリセルに第１リード電流を供給して保存された内部データが第１内部データであるかの可否を判断し、第２リード電流を供給して保存された内部データが第３内部データであるかの可否を判断するリード回路を含むことを特徴とする請求項２２に記載の不揮発性メモリ装置。
【請求項２５】
前記リード回路は、
前記複数の不揮発性メモリセルから内部データをリードするセンスアンプと、
前記リードした内部データの提供を受けて、３ビットの外部データに変換して提供するデコーダと、を含むことを特徴とする請求項２４に記載の不揮発性メモリ装置。
【請求項２６】
複数の不揮発性メモリセルを含み、前記各不揮発性メモリセルは第１内部データ、第２内部データ、及び第３内部データのうち一つを保存し、前記第１内部データ、前記第２内部データ、及び前記第３内部データは各々互いに異なる第１抵抗レベル、第２抵抗レベル、及び第３抵抗レベルに対応して、前記第１抵抗レベルは、前記第１抵抗レベル、前記第２抵抗レベル、及び前記第３抵抗レベルのうち最も低く、前記第３抵抗レベルは、前記第１抵抗レベル、前記第２抵抗レベル、及び前記第３抵抗レベルのうち最も高いメモリセルアレイ、および
前記複数の不揮発性メモリセルから保存された内部データをリードするリード回路であって、前記リードしようとする不揮発性メモリセルに第１リード電流を供給し、前記不揮発性メモリセルに保存された内部データが前記第１内部データであるかの可否を判断し、前記不揮発性メモリセルに第２リード電流を供給し、前記不揮発性メモリセルに保存された内部データが前記第３内部データであるかの可否を判断するリード回路と、を含むことを特徴とする不揮発性メモリ装置。
【請求項２７】
前記リード回路は、
前記複数の不揮発性メモリセルから内部データをリードするセンスアンプと、
前記リードした内部データの提供を受け、３ビットの外部データに変換し提供するデコーダと、を含むことを特徴とする請求項２６に記載の不揮発性メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３−レベル不揮発性メモリセルを含む不揮発性メモリ装置の駆動方法およびその方法を使用する不揮発性メモリ装置に関するものである。
【背景技術】
【０００２】
抵抗体（ｒｅｓｉｓｔａｎｃｅ  ｍａｔｅｒｉａｌ）を利用した不揮発性メモリ装置には、相変化メモリ装置（ＰＲＡＭ    Ｐｈａｓｅ  ｃｈａｎｇｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、抵抗性メモリ装置（ＲＲＡＭ    Ｒｅｓｉｓｔｉｖｅ  ＲＡＭ）、磁気メモリ装置（ＭＲＡＭ    Ｍａｇｎｅｔｉｃ  ＲＡＭ）などある。ダイナミックメモリ装置（ＤＲＡＭ    Ｄｙｎａｍｉｃ  ＲＡＭ）やフラッシュメモリ装置は、電荷（ｃｈａｒｇｅ）を用いてデータを保存する反面、抵抗体を利用した不揮発性メモリ装置は、カルコゲナイド合金（ｃｈａｌｃｏｇｅｎｉｄｅ  ａｌｌｏｙ）のような相変化物質の状態変化（ＰＲＡＭ）、可変抵抗体の抵抗変化（ＲＲＡＭ）、強磁性体の磁化状態によるＭＴＪ（Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ）薄膜の抵抗変化（ＭＲＡＭ）などを用いてデータを保存する。
【０００３】
一方、制限されたウェーハ内により多くのビットを保存するための様々な方法が開発されてきた。例えば、精巧な（ｓｏｐｈｉｓｔｉｃａｔｅｄ）リソグラフィー方法および装置を開発してこれを用いることによって、制限されたウェーハ内により多くの不揮発性メモリセルを形成することができる。他の方法では、一つのメモリセルに二つ以上のビットを保存することによって、不揮発性メモリ装置の単位面積当たりの集積度を高めることができる。これは、マルチレベル（ｍｕｌｔｉ−ｌｅｖｅｌ）不揮発性メモリ装置と呼ばれる。
【特許文献１】特開２００６−００４４８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、３−レベル不揮発性メモリセルを含む不揮発性メモリ装置の駆動方法を提供することである。
【０００５】
本発明の他の目的は、３−レベル不揮発性メモリセルを含む不揮発性メモリ装置を提供することである。
【０００６】
本発明が解決しようとする課題は、以上で言及した課題に制限されず、言及されていないまた他の課題は次の記載から当業者に明確に理解できるであろう。
【課題を解決するための手段】
【０００７】
前記技術的課題を達成するための本発明の不揮発性メモリ装置の駆動方法の一態様は、第１不揮発性メモリセル、第２不揮発性メモリセル、及び第３不揮発性メモリセルを含み、各不揮発性メモリセルは第１データ、第２データ、及び第３データのうち一つを保存することができ、第１データ、第２データ、及び第３データは各々互いに異なる第１抵抗レベル、第２抵抗レベル、及び第３抵抗レベルに対応するメモリセルアレイを提供する段階と、ライト動作の第１区間のあいだ、第１不揮発性メモリセルに第１データをライトする段階と、第３不揮発性メモリセルに第３データをライトする段階と、ライト動作の第２区間のあいだ、第２不揮発性メモリセルに第２データをライトする段階と、を含む
【０００８】
前記技術的課題を達成するための本発明の不揮発性メモリ装置の駆動方法の他の態様は、複数の不揮発性メモリセルを提供し、各不揮発性メモリセルは第１データ、第２データ、及び第３データのうち一つを保存することができ、第１データ、第２データ、及び第３データは各々互いに異なる第１抵抗レベル、第２抵抗レベル、及び第３抵抗レベルに対応して、第１抵抗レベルは、第１抵抗レベル、第２抵抗レベル、及び第３抵抗レベルのうち最も低く、第３抵抗レベルは、第１抵抗レベル、第２抵抗レベル、及び第３抵抗レベルのうち最も高いメモリセルアレイを提供する段階と、複数の不揮発性メモリセルを２−レベルメモリセルで使うか、３−レベルメモリセルで使うかの可否を判断する段階と、複数の不揮発性メモリセルを２−レベルメモリセルで使う場合、各不揮発性メモリセルに第１データ、第２データ、または第３データをライトする段階と、複数の不揮発性メモリセルを３−レベルメモリセルで使う場合、各不揮発性メモリセルに第１データ、第２データ、及び第３データのうち一つをライトする段階と、を含む。
【０００９】
前記技術的課題を達成するための本発明の不揮発性メモリ装置の駆動方法のまた他の態様は、第１データ、第２データ、及び第３データのうち一つを保存し、第１データ、第２データ、及び第３データは各々互いに異なる第１抵抗レベル、第２抵抗レベル、及び第３抵抗レベルに対応して、第１抵抗レベルは、第１抵抗レベル、第２抵抗レベル、及び第３抵抗レベルのうち最も低く、前記第３抵抗レベルは、第１抵抗レベル、第２抵抗レベル、及び第３抵抗レベルのうち最も高い不揮発性メモリセルを提供する段階と、不揮発性メモリセルに第１リード電流を供給する段階と、不揮発性メモリセルに保存されたデータが第１データであるかの可否を判断する段階と、不揮発性メモリセルに第２リード電流を供給する段階と、不揮発性メモリセルに保存されたデータが第３データであるかの可否を判断する段階と、を含む。
【００１０】
前記他の技術的課題を達成するための本発明の不揮発性メモリ装置の他の態様は、複数の不揮発性メモリセルを含み、各不揮発性メモリセルは第１内部データ、第２内部データ、及び第３内部データのうち一つを保存することができ、第１内部データ、第２内部データ、及び第３内部データは各々互いに異なる第１抵抗レベル、第２抵抗レベル、及び第３抵抗レベルに対応して、第１抵抗レベルは第１抵抗レベル、第２抵抗レベル、及び第３抵抗レベルのうち最も低く、第３抵抗レベルは第１抵抗レベル、第２抵抗レベル、及び第３抵抗レベルのうち最も高いメモリセルアレイ、およびライト動作の第１区間のあいだ、メモリセルアレイから選択された不揮発性メモリセルに第１内部データをライトし、メモリセルアレイから選択された他の不揮発性メモリセルに第３内部データをライトし、ライト動作の第２区間のあいだ、メモリセルアレイから選択されたまた他の不揮発性メモリセルに第２内部データをライトすることと、を含む。
【００１１】
前記他の技術的課題を達成するための本発明の不揮発性メモリ装置の他の態様は、複数の不揮発性メモリセルを含み、各不揮発性メモリセルは第１内部データ、第２内部データ、及び第３内部データのうち一つを保存し、第１内部データ、第２内部データ、及び第３内部データは各々互いに異なる第１抵抗レベル、第２抵抗レベル、及び第３抵抗レベルに対応して、第１抵抗レベルは、前記第１抵抗レベル、第２抵抗レベル、及び第３抵抗レベルのうち最も低く、第３抵抗レベルは、前記第１抵抗レベル、第２抵抗レベル、及び第３抵抗レベルのうち最も高いメモリセルアレイ、および複数の不揮発性メモリセルから保存された内部データをリードするリード回路であって、リードしようとする不揮発性メモリセルに第１リード電流を供給し、不揮発性メモリセルに保存された内部データが第１内部データであるかの可否を検討し、不揮発性メモリセルに第２リード電流を供給し、不揮発性メモリセルに保存された内部データが第３内部データであるかの可否を検討するリード回路と、を含む。
【００１２】
その他の実施形態の具体的な事項は詳細な説明及び図面に含まれている。
【発明の効果】
【００１３】
前記したような３−レベル不揮発性メモリセルを含む不揮発性メモリ装置の駆動方法およびその方法を使用する不揮発性メモリ装置は、一つの不揮発性メモリセルに二つ以上のビットを保存することによって、集積度を高めることができる。また、選択的にベリーパイライトを用いてデータをライトすることによってライト動作の信頼性を高めることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を図面に基づいて説明する。
本発明の利点および特徴、並びにそれらを達成する方法は、添付する図面と共に後述する実施形態を参照することにより明確になる。しかし、本発明の目的は、以下で開示される実施形態に限定されず、相異なる多様な形態によっても達成可能である。したがって、以下の実施形態は単に、本発明の開示を十全たるものとし、当業者に本発明の範囲を認識させるために提供するものである。なお、本発明の範囲はあくまで、請求項に記載された発明によってのみ定義される。明細書全体において同一の参照符号は同一の構成要素を指すものとする。
【００１５】
一つの素子（ｅｌｅｍｅｎｔｓ）が、他の素子と「接続された（ｃｏｎｎｅｃｔｅｄ  ｔｏ）」または「カップリングされた（ｃｏｕｐｌｅｄ  ｔｏ）」と参照されるときは、他の素子と直接連結またはカップリングされた場合、あるいは間に他の素子を介在した場合をすべて含む。これに対し、一つの素子が異なる素子と「直接接続された（ｄｉｒｅｃｔｌｙ  ｃｏｎｎｅｃｔｅｄ  ｔｏ）」または「直接カップリングされた（ｄｉｒｅｃｔｌｙ  ｃｏｕｐｌｅｄ  ｔｏ）」でと参照されるときは間に他の素子を介在させないことを表す。明細書全体において同一の参照符号は同一の構成要素を参照する。「および／または」は、言及されたアイテムの各々および一つ以上のすべての組合せを含む。
【００１６】
第１、第２等が、多様な素子、構成要素および／またはセクションを説明するために使用される。しかしながら、これら素子、構成要素および／またはセクションは、これら用語によって制限されないことはもちろんである。これら用語は単に一つの素子、構成要素、またはセクションを他の素子、構成要素、またはセクションと区別するために使用されるものである。したがって、以下で言及される第１素子、第１構成要素、または第１セクションは、本発明の技術的思想内で第２素子、第２構成要素、または第２セクションでありうることはもちろんである。
【００１７】
本明細書で使用された用語は実施形態を説明するためであり、本発明を制限しようとするものではない。本明細書において単数形は、文言で特別に言及しない限り、複数形も含む。明細書で使用される「含む（ｃｏｍｐｒｉｓｅｓ）」および／または「含む（ｃｏｍｐｒｉｓｉｎｇ）」は、言及した構成要素、段階、動作および／または素子は一つ以上の他の構成要素、段階、動作、および／または素子の存在または追加を排除しない。
【００１８】
他の定義がないならば、本明細書で使用されるすべての用語（技術および科学的用語を含む）は、本発明が属する技術分野で通常の知識を有する者に共通に理解され得る意味において使用されるものである。また、一般的に使用される辞典に定義されている用語は、明確に特別に定義されていない限り理想的にまたは過度に解釈されない。
【００１９】
図１は、本発明の実施形態による不揮発性メモリ装置で使用される不揮発性メモリセルの抵抗レベルを説明するための図である。
【００２０】
図１を参照すると、複数の不揮発性メモリセル各々は第１データ、第２データ、及び第３データ（０、１、２）のうち何れか一つを保存することができる。具体的に、第１データ、第２データ、及び第３データ（０、１、２）は、各々互いに異なる第１抵抗レベルＬ１、第２抵抗レベルＬ２、第３抵抗レベルＬ３に対応する。第１抵抗レベルＬ１は最も低い抵抗レベルを有し、第３抵抗レベルＬ３は最も高い抵抗レベルを有し、第２抵抗レベルＬ２は中間程度の抵抗レベルを有する。図１に示した通り、第１抵抗レベルＬ１は第１基準抵抗ＲＬ１より小さく、第２抵抗レベルＬ２は第２基準抵抗ＲＨ１より大きく第３基準抵抗ＲＬ２より小さく、第３抵抗レベルＬ３は第４基準抵抗ＲＨ２より大きい。
【００２１】
一方、３個の抵抗レベルＬ１、Ｌ２、Ｌ３の間には抵抗マージン（ｍａｒｇｉｎ）Ｍ１、Ｍ２が配置される。具体的に、第１抵抗マージンＭ１は、第１抵抗レベルＬ１と第２抵抗レベルＬ２との間に配置され、第２抵抗マージンＭ２は、第２抵抗レベルＬ２と第３抵抗レベルＬ３との間に配置される。不揮発性メモリセルでの抵抗マージンＭ１、Ｍ２は、通常的な２−レベル不揮発性メモリセルでの抵抗マージンよりは小さいこともあるが、４−レベル以上の不揮発性メモリセルでの抵抗マージンよりは大きいこともある。
【００２２】
図２は、本発明の一実施形態による不揮発性メモリ装置で使用される不揮発性メモリセルのライト動作を説明するための図である。
【００２３】
図２を参照すると、本発明による一実施形態でのライト動作は２個の区間（ｉｎｔｅｒｖａｌ）を通し行われうる。
【００２４】
具体的に説明すると、ライト動作の第１区間（ｆｉｒｓｔ  ｉｎｔｅｒｖａｌ  ｏｆ  ｗｒｉｔｅ  ｏｐｅｒａｔｉｏｎ）では、第１データ「０」がライトされなければならない不揮発性メモリセル（以下、第１不揮発性メモリセルという。）に第１データ「０」をライトし、同時に第３データ「２」がライトされなければならない不揮発性メモリセル（以下、第３不揮発性メモリセルという）に第３データ「２」をライトする。次に、ライト動作の第２区間（ｓｅｃｏｎｄ  ｉｎｔｅｒｖａｌ  ｏｆ  ｗｒｉｔｅ  ｏｐｅｒａｔｉｏｎ）では、第２データ１がライトされなければならない不揮発性メモリセル（以下、第２不揮発性メモリセル）に第２データ「１」をライトすることができる。
【００２５】
ライト動作の第１区間では第１データ「０」と第３データ「２」を同時にライトするが、第１データ「０」に対応する第１抵抗レベルＬ１と第３データ「２」に対応する第３抵抗レベルＬ３との間の抵抗マージンＭを最大限大きくするほど良い。なぜなら、抵抗マージンＭが大きければ大きいほど、ライト動作の第２区間で第２データ「１」をライトしやすいからである。
【００２６】
図３は、本発明の他の実施形態による不揮発性メモリ装置で使用される不揮発性メモリセルのライト動作を説明するための図である。
【００２７】
図３を参照すると、本発明の他の実施形態による不揮発性メモリ装置で使用される不揮発性メモリセルは、選択的に２−レベル不揮発性メモリセルで使用されることもでき、３−レベル不揮発性メモリセルで使用されることもできる。例えば、２−レベル不揮発性メモリセルで使用する場合には、不揮発性メモリセルに第１データまたは第３データをライトすることができる。３−レベル不揮発性メモリセルで使用する場合には、不揮発性メモリセルに第１データから第３データのうち何れか一つのデータをライトすることができる。高集積度が要求される時には、３−レベル不揮発性メモリセルで使用し、動作速度の向上が要求される時には、２−レベル不揮発性メモリセルで使用することができる。
【００２８】
具体的に説明すると、ライト動作に入る前に、複数の不揮発性メモリセルを２−レベル不揮発性メモリセルで使用するか、または３−レベル不揮発性メモリセルで使用するかを決定する（Ｓ１０）。
【００２９】
次に、ライト動作に入って、ライト動作の第１区間で、第１不揮発性メモリセルに第１データ「０」をライトし、同時に第３不揮発性メモリセルに第３データ「２」をライトする（Ｓ２０）。
【００３０】
さらに、複数の不揮発性メモリセルが２−レベル不揮発性メモリセルで使用する場合には、ライト動作を終了する（Ｓ３０）。
【００３１】
複数の不揮発性メモリセルを３−レベル不揮発性メモリセルで使用する場合には、ライト動作の第２区間で第２不揮発性メモリセルに第２データ「１」をライトする（Ｓ４０）。
【００３２】
本発明の他の実施形態のようなライト動作を採用すると、ユーザの必要に応じて容易に２−レベルでデータをライトしたり、３−レベルでデータをライトしたりすることができる。２−レベルでデータをライトしようとする場合には、ライト動作の第１区間の後でライト動作を終了し、３−レベルでデータをライトしようとする場合には、ライト動作の第１区間、第２区間をすべて用いてライトすれば良いからである。
【００３３】
図４は、本発明のまた他の実施形態による不揮発性メモリ装置で使用される不揮発性メモリセルのライト動作を説明するための図である。
【００３４】
図４を参照すると、本発明のまた他の実施形態による不揮発性メモリ装置が、本発明の他の実施形態と異なる点はライトベリファイ（ｗｒｉｔｅ  ｖｅｒｉｆｙ）動作によってデータをライトするという点である。
【００３５】
ライト動作の第１区間で、第１不揮発性メモリセルに第１データ「０」をライトし、同時に第３不揮発性メモリセルに第３データ「２」をライトした後に（Ｓ２０）、第１不揮発性メモリセルおよび第３不揮発性メモリセルにデータが正確にライトされているかを判断する（Ｓ２２）。具体的に説明すると、第１データ「０」をライトした後に、第１不揮発性メモリセルに保存されたデータをリードし（このような動作をベリファパイリード（ｖｅｒｉｆｙ  ｒｅａｄ）という。）、ベリファイリードしたデータと第１データ「０」とが同一であるかの可否を判断する。すなわち、第１不揮発性メモリセルの抵抗レベルが第１抵抗レベルＬ１内にあるかの可否を判断する。第１不揮発性メモリセルの抵抗レベルが第１抵抗レベルＬ１内ではない場合には、再び第１不揮発性メモリセルに第１データ「０」をライトする。同様に、第３データ「２」をライトした後に、第３不揮発性メモリセルに保存されたデータをベリファイリードし、ベリファイリードしたデータと第３データ「２」が同一であるかの可否を判断する。同一ではない場合には、再び第３不揮発性メモリセルに第３データ「２」をライトする。
【００３６】
前記では第１不揮発性メモリセルに第１データをライトすることと、第３不揮発性メモリセルに第３データをライトすることとのすべてをライトベリファイ動作によってライトすると説明したが、これに限定されるものではない。すなわち、ユーザの必要に応じて第１不揮発性メモリセルに第１データをライトすることだけがライトベリファイ動作によってライトしたり、第３不揮発性メモリセルに第３データをライトすることだけがライトベリファイ動作によってライトしたりすることができる。
【００３７】
また、ライト動作の第２区間で、第２不揮発性メモリセルに第２データ「１」をライトし（Ｓ４０）、第２不揮発性メモリセルにデータが正確にライトされているかを検討する（Ｓ４２）。すなわち、第２データ「１」をライトした後に、第２不揮発性メモリセルに保存されたデータをベリファイリードし、ベリファイリードしたデータと第２データ１とが同一であるかの可否を判断する。同一ではない場合には、再び第２不揮発性メモリセルに第２データ「１」をライトする。
【００３８】
第２不揮発性メモリセルに第２データをライトするとき、ライトベリファイ動作を用いることもユーザの必要に応じて選択的にすることができる。
【００３９】
このように、ライトベリファイ動作によってデータをライトすると、ライト時間が長くなるが、ライト動作の信頼性が高くなりうる。
【００４０】
図５は、本発明の一実施形態による不揮発性メモリ装置で使用される不揮発性メモリセルのリード動作を説明するための図である。
【００４１】
図５を参照すると、本発明による一実施形態でのリード動作は２個の区間（ｉｎｔｅｒｖａｌ）を通し行われうる。
【００４２】
具体的に説明すると、リード動作の第１区間（ｆｉｒｓｔ  ｉｎｔｅｒｖａｌ  ｏｆ  ｒｅａｄ  ｏｐｅｒａｔｉｏｎ）では、リードしようとする不揮発性メモリセルに保存されたデータが第１データ０であるかの可否を判断する。このとき、リードしようとする不揮発性メモリセルに第１リード電流を供給することができるが、第１リード電流は第１抵抗レベルＬ１と第２抵抗レベルＬ２との間の抵抗Ｒ１レベルに対応する電流でありうる。このような第１リード電流を使用することによって、リードしようとする不揮発性メモリセルに保存されたデータが第１データ「０」であるか、または第２データ「１」および第３データ「２」であるかを判断することができる。
【００４３】
リード動作の第２区間（ｓｅｃｏｎｄ  ｉｎｔｅｒｖａｌ  ｏｆ  ｒｅａｄ  ｏｐｅｒａｔｉｏｎ）では、リードしようとする不揮発性メモリセルに保存されたデータが第３データ「２」であるかの可否を判断する。このとき、リードしようとする不揮発性メモリセルに第２リード電流を供給することができるが、第２リード電流は、第２抵抗レベルＬ２と第３抵抗レベルＬ３との間の抵抗Ｒ２レベルに対応する電流でありうる。このような、第２リード電流を使用することによって、リードしようとする不揮発性メモリセルに保存されたデータが第３データ「２」であるか、または、第１データ「０」および第２データ「１」であるかを判断することができる。
【００４４】
図５では、リード動作の第１区間で第１抵抗レベルＬ１と第２抵抗レベルＬ２との間の抵抗Ｒ１レベルに対応する第１電流を供給し、リード動作の第２区間で第２抵抗レベルＬ２と第３抵抗レベルＬ３との間の抵抗Ｒ２レベルに対応する第２電流を供給すると説明したが、これに限定されるものではない。すなわち、電流提供順序を変えて、リード動作の第１区間で第２抵抗レベルＬ２と第３抵抗レベルＬ３との間の抵抗Ｒ２レベルに対応する第２電流を供給し、リード動作の第２区間で第１抵抗レベルＬ１と第２抵抗レベルＬ２との間の抵抗Ｒ１レベルに対応する第１電流を供給することもできる。
【００４５】
一方、本発明による一実施形態ではリード動作が２個の区間で行われる場合のみを説明したが、これに限定されるものではない。例えば、２個の区間で行われず１個の区間で行われうる。リードしようとする不揮発性メモリセルに保存されたデータが第１データ「０」、第２データ「１」、または第３データ「２」であるかの可否を一度で分かることができる。このような場合には、２個の区間で行われるリード動作とは異なり、２個のセンスアンプを利用しなければならない。
【００４６】
以下、図６Ａから図１２を参照し、図１から図５を参照して説明したライト動作およびリード動作を相変化メモリ装置（ＰＲＡＭ    Ｐｈａｓｅ  ｃｈａｎｇｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）に適用した例を説明する。図６Ａから図１２を参照した説明は例示的なものであり、本発明の権利の範囲がこれに限定されるものではない。すなわち、抵抗性メモリ装置（ＲＲＡＭ    Ｒｅｓｉｓｔｉｖｅ  ＲＡＭ）、強誘電体メモリ装置（ＦＲＡＭ    Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ＲＡＭ）のように抵抗体を利用した不揮発性メモリ装置にすべて適用されうることは本発明が属する技術の当業者に自明である。
【００４７】
図６Ａおよび図６Ｂは、本発明の実施形態による相変化メモリ装置で使用される相変化メモリセルを説明するための回路図である。
【００４８】
図６Ａおよび図６Ｂを参照すると、本発明の実施形態で使用される相変化メモリセルＭＣは図示した通り、結晶状態（ｃｒｙｓｔａｌ  ｓｔａｔｅ）または非晶質状態（ａｍｏｒｐｈｏｕｓ  ｓｔａｔｅ）に応じて抵抗値が変わる相変化物質を具備する可変抵抗素子Ｒｐと、可変抵抗素子Ｒｐに流れる電流を制御するアクセス素子Ａｐ１、Ａｐ２を含む。ここで、アクセス素子Ａｐ１、Ａｐ２は可変抵抗素子Ｒｐと直列に連結されたダイオード（図６ＡのＡｐ１）またはトランジスタ（図６ＢのＡｐ２）でありうる。また、相変化物質は、２個の元素を化合したＧａＳｂ、ＩｎＳｂ、ＩｎＳｅ、Ｓｂ２Ｔｅ３、ＧｅＴｅ、３個の元素を化合したＧｅＳｂＴｅ、ＧａＳｅＴｅ、ＩｎＳｂＴｅ、ＳｎＳｂ２Ｔｅ４、ＩｎＳｂＧｅ、４個の元素を化合したＡｇＩｎＳｂＴｅ、（ＧｅＳｎ）ＳｂＴｅ、ＧｅＳｂ（ＳｅＴｅ）、Ｔｅ８１Ｇｅ１５Ｓｂ２Ｓ２など多様な種類の物質を使用することができる。本発明の実施形態では、例えば、ゲルマニウム（Ｇｅ）、アンチモニー（Ｓｂ）、テルリウム（Ｔｅ）からなるＧｅＳｂＴｅを用いることができる。
【００４９】
可変抵抗素子Ｒｐの相変化物質の非晶質量（ａｍｏｒｐｈｏｕｓ  ｖｏｌｕｍｅ）によって、可変抵抗素子Ｒｐの抵抗レベルが変わる。
【００５０】
また、本発明の実施形態による相変化メモリ装置は、表１のように３ビットの外部データを２個の相変化メモリセル（ＭＣ）にマッピング（ｍａｐｐｉｎｇ）することができる。これは本発明の実施形態による相変化メモリ装置で使用される相変化メモリセル（ＭＣ）が３−レベル相変化メモリセルであるからである。
【００５１】
【表１】
2009048757.tif 000003
【００５２】
図７は、本発明の一実施形態による相変化メモリ装置で使用される相変化メモリセルの抵抗レベルと、抵抗レベルに対応するデータを説明するための図である。図８Ａから図８Ｃは図７の相変化メモリセルに提供するセット電流、リセット電流の例を示す図である。
【００５３】
図７を参照すると、本発明による一実施形態で、相変化メモリセルは第１セットデータ「０」、第２セットデータ「１」、リセットデータ「２」を保存することができるが、第１セットデータ「０」、第２セットデータ「１」、リセットデータ「２」は各々互いに異なる第１抵抗レベルＬ１、第２抵抗レベルＬ２、第３抵抗Ｌ３に対応する。本発明による一実施形態でリセットデータは、シングルレベル（ｓｉｎｇｌｅ  ｌｅｖｅｌ）で使用され得、セットデータはマルチレベル（ｍｕｌｔｉ  ｌｅｖｅｌ）で使用されうる。
【００５４】
可変抵抗素子の相変化物質の非晶質量（ａｍｏｒｐｈｏｕｓ  ｖｏｌｕｍｅ）は、第１抵抗レベルＬ１が最も小さく、第３抵抗レベルＬ３が最も大きく、第２抵抗レベルＬ２は、中間程度である。
【００５５】
相変化メモリ装置で、セットデータをライトするとき、相変化メモリセルに提供するライト電流（以下、セット電流という。）と、リセットデータをライトする時、相変化メモリセルに提供するライト電流（以下、リセット電流という。）の形態が異なる。セット電流は、相変化物質を結晶化温度以上、融点以下の温度で加熱しなければならないが、例えば、特定電流量から順次に減少する複数のステージを有する形態でありうる。すなわち、セット電流は一定の傾斜を有し減少する形態でありうる。一方、リセット電流は、相変化メモリセルの相変化物質を融点以上で加熱しなければならない。セット電流は所定時間以上提供されていなければならず、リセット電流は短時間だけ提供されてもよいため、セットデータをライトするためのライト時間がリセットデータをライトするためのライト時間より長い。
【００５６】
このようなセット電流とリセット電流との例を図８Ａから図８Ｃを参照して説明する。セット電流（Ｉ＿ＳＥＴ１、Ｉ＿ＳＥＴ２）の最初の特定電流量と、傾斜（ｓｌｏｐｅ）などによって相変化物質の非晶質量が変わりうる。したがって、図８Ａのように、第１セットデータ「０」をライトするための第１セット電流（Ｉ＿ＳＥＴ１）の傾斜が、第２セットデータ「１」をライトするための第２セット電流（Ｉ＿ＳＥＴ２）の傾斜より大きいこともある。すなわち、第１セット電流（Ｉ＿ＳＥＴ１）傾斜が第２セット電流（Ｉ＿ＳＥＴ２）より急でありうる。
【００５７】
また、図８Ｂのように、第１セットデータ「０」をライトするための第１セット電流（Ｉ＿ＳＥＴ１）の最初電流量が、第２セットデータ「１」をライトするための第２セット電流（Ｉ＿ＳＥＴ２）の最初電流量より小さいこともある。
【００５８】
さらに、図８Ｃのように、第１セットデータ「０」をライトするための第１セット電流（Ｉ＿ＳＥＴ１）の傾斜と最初の電流量が、第２セットデータ１をライトするための第２セット電流（Ｉ＿ＳＥＴ２）の傾斜と最初の電流量より小さいこともある。
【００５９】
本発明の一実施形態による相変化メモリ装置は、図２から図４を参照して説明した通り、様々なライト動作を採用することができる。表２のように整理することができる。なお、これは例示的なものであり、他のライト動作を使用することができる。
【００６０】
【表２】
2009048757.tif 000004
【００６１】
また、図３を参照して説明した通り、ユーザの必要に応じて選択的に相変化メモリセルを２−レベル相変化メモリセルで使用したり、３−レベル相変化メモリセルで使用したりすることができる。すなわち、表２のライト方法１、２、３のように相変化メモリセルを３−レベル相変化メモリセルで使用することもでき、表２のライト方法４、５、６のように相変化メモリセルを２−レベル相変化メモリセルで使用することもできる。
【００６２】
さらに、図４を参照して説明した通り、ユーザの必要に応じてライトベリファイ動作によってそれぞれのデータをライトすることができる。具体的に説明すると、ライト方法１および４は、ライトベリファイ動作を使用しない。これに対しライト方法２は、ライト動作の第１区間でライトベリファイ動作を用いて第１セットデータ「０」をライトすることによって信頼性を向上させることができる。今後、セットデータのライト時間が短くなる場合、有用に使用できる方法である。ライト方法３は、ライト動作の第１区間でライトベリファイ動作を用いて第１セットデータ「０」と、リセットデータ「０」をライトすることによって、ライト方法２より信頼性をさらに向上させることができる。ライト方法５および６のように相変化メモリセルを２−レベル相変化メモリセルにする場合にもライトベリファイ動作を用いれば、信頼性を向上させることができる。
【００６３】
本発明の一実施形態による相変化メモリ装置は図５を参照して説明した通り、様々なリード動作を採用することができる。これを表３のように整理することができるが、これは例示的なものであり、他のリード動作を使用することができる。
【００６４】
【表３】
2009048757.tif 000005
【００６５】
リード方法１のように、リード動作の第１区間で第１抵抗レベルＬ１と第２抵抗レベルＬ２との間の抵抗レベルに対応する第１電流を供給し、リード動作の第２区間で第２抵抗レベルＬ２と第３抵抗レベルＬ３との間の抵抗レベルに対応する第２電流を供給することができる。このような場合、リード動作の第１区間でリードしようとする相変化メモリセルに保存されたデータが第１セットデータ「０」であるかの可否を判断することができ、リード動作の第２区間でリードしようとする相変化メモリセルに保存されたデータが第２セットデータ「１」またはリセットデータ「０」であるかの可否を判断することができる。
【００６６】
リード方法２のように、リード動作の第１区間で第２抵抗レベルＬ２と第３抵抗レベルＬ３との間の抵抗レベルに対応する第２電流を供給し、リード動作の第２区間で第１抵抗レベルＬ１と第２抵抗レベルＬ２との間の抵抗レベルに対応する第１電流を供給することができる。このような場合、リード動作の第１区間でリードしようとする相変化メモリセルに保存されたデータがリセットデータ「０」であるかの可否を判断することができ、リード動作の第２区間でリードしようとする相変化メモリセルに保存されたデータが第１セットデータ「０」または第２セットデータ「１」であるかの可否を判断することができる。
【００６７】
リード方法３のように、リード動作が２個の区間で行われず、１個の区間で行われうる。このような場合には、２個のセンスアンプを用いなければならない。
【００６８】
図９は、本発明の他の実施形態による相変化メモリ装置で使用される相変化メモリセルの抵抗レベルと、抵抗レベルに対応するデータを説明するための図である。図１０は、図９の相変化メモリセルに提供するセット電流、リセット電流の例を示す図である。
【００６９】
図９を参照すると、本発明の他の実施形態で、相変化メモリセルはセットデータ「０」、第１リセットデータ「１」、第２リセットデータ「２」を保存することができるが、セットデータ「０」、第１リセットデータ「１」、第２リセットデータ「２」は各々互いに異なる第１抵抗レベルＬ１、第２抵抗レベルＬ２、第３抵抗レベルＬ３に対応する。すなわち、本発明による一実施形態で、セットデータはシングルレベル（ｓｉｎｇｌｅ  ｌｅｖｅｌ）で使用され得、リセットデータはマルチレベル（ｍｕｌｔｉ  ｌｅｖｅｌ）で使用されうる。
【００７０】
リセット電流（Ｉ＿ＲＥＳＥＴ１、Ｉ＿ＲＥＳＥＴ２）の電流量に応じて、相変化物質の非晶質量が変わりうる。したがって、図１０のように、第１リセットデータ「１」をライトするための第１リセット電流（Ｉ＿ＲＥＳＥＴ１）の電流量が、第２リセットデータ「２」をライトするための第２リセット電流（Ｉ＿ＲＥＳＥＴ２）の電流量より小さいこともある。
【００７１】
本発明の一実施形態による相変化メモリ装置は、図２から図４を参照して説明した通り、様々なライト動作を採用することができる。これを表４のように整理することができるが、これは例示的なものであり、他のライト動作を使用することができる。
【００７２】
【表４】
2009048757.tif 000006
【００７３】
表４を参照すると、本発明の一実施形態による相変化メモリ装置は図２を参照して説明した通り、ライト動作の第１区間ではセットデータ「０」と第２リセットデータ「２」を同時にライトし、ライト動作の第２区間では第１リセットデータ「１」をライトすることができる。また、図３を参照して説明した通り、ユーザの必要に応じて選択的に相変化メモリセルを２−レベル相変化メモリセルで使用したり、３−レベル相変化メモリセルで使用したりすることができる。すなわち、表４のライト方法１、２、３のように相変化メモリセルを３−レベル相変化メモリセルで使用することもでき、表４のライト方法４、５、６のように相変化メモリセルを２−レベル相変化メモリセルで使用することもできる。また、図４を参照して説明した通り、ユーザの必要に応じてライトベリファイ動作によってそれぞれのデータをライトすることができる。
【００７４】
本発明の一実施形態による相変化メモリ装置は、図５を参照して説明した通り、様々なリード動作を採用することができる。これを表５のように整理することができるが、これは例示的なものであり、他のリード動作を使用することができる。
【００７５】
【表５】
2009048757.tif 000007
リード方法１の場合には、リード動作の第１区間でリードしようとする相変化メモリセルに保存されたデータがセットデータ「０」であるかの可否を判断することができ、リード動作の第２区間でリードしようとする相変化メモリセルに保存されたデータが第１リセットデータ「１」または第２リセットデータ「２」であるかの可否を判断することができる。
【００７６】
リード方法２の場合には、リード動作の第１区間でリードしようとする相変化メモリセルに保存されたデータが第２リセットデータ「２」であるかの可否を判断することができ、リード動作の第２区間でリードしようとする相変化メモリセルに保存されたデータがセットデータ「０」または第１リセットデータ「１」であるかの可否を判断することができる。
【００７７】
リード方法３のように、リード動作が２個の区間で行われず１個の区間で行われうる。このような場合には、２個のセンスアンプを用いなければならない。
【００７８】
図１１は、本発明のまた他の実施形態による相変化メモリ装置を説明するための図である。
【００７９】
図１１を参照すると、本発明のまた他の実施形態による相変化メモリ装置で使用される相変化メモリセルで、選択的にセットデータがマルチレベルで使用されることもでき、リセットデータがマルチレベルで使用されることもできる。すなわち、セットデータがマルチレベルで使用されるときには、第１セットデータおよび第２セットデータが第１抵抗レベルＬ１および第２抵抗レベルＬ２に対応し、リセットデータが第３抵抗レベルＬ３に対応する。リセットデータがマルチレベルで使用されるときには、セットデータが第１抵抗レベルＬ１に対応し、第１リセットデータおよび第２リセットデータが第２抵抗レベルＬ２および第３抵抗レベルＬ３に対応する。
【００８０】
具体的に説明すると、ライト動作に入る前に、複数の相変化メモリセルを２−レベル相変化メモリセルで使用するか、または３−レベル相変化メモリセルで使用するかを決定する（Ｓ１１０）。
【００８１】
次に、セットデータをマルチレベルで使用するか、リセットデータをマルチレベルで使用するかを決定する（Ｓ１１２）。
【００８２】
セットデータがマルチレベルで使用する場合には、ライト動作の第１区間で第１相変化メモリセルに第１セットデータ「０」をライトし、同時に第３相変化メモリセルにリセットデータ「２」を同時にライトし（Ｓ１２０）、第１相変化メモリセルおよび第３相変化メモリセルにデータが正確にライトされているかを判断する（Ｓ１２２）。複数の相変化メモリセルが２−レベル相変化メモリセルで使用する場合には、ライト動作を終了する（Ｓ１３０）。複数の相変化メモリセルを３−レベル相変化メモリセルで使用する場合には、ライト動作の第２区間で、第２相変化メモリセルに第２セットデータ「１」をライトする（Ｓ１４０）。第２相変化メモリセルに、データが正確にライトされているかを判断する（Ｓ１４２）。
【００８３】
リセットデータをマルチレベルで使用する場合には、ライト動作の第１区間で第１相変化メモリセルにセットデータ「０」をライトし、同時に第３相変化メモリセルに第２リセットデータ「２」を同時にライトし（Ｓ１２４）、第１相変化メモリセルおよび第３相変化メモリセルにデータが正確にライトされているかを判断する（Ｓ１２６）。複数の相変化メモリセルが２−レベル相変化メモリセルで使用する場合には、ライト動作を終了する（Ｓ１３２）。複数の相変化メモリセルを３−レベル相変化メモリセルで使用する場合には、ライト動作の第２区間で、第２相変化メモリセルに第１リセットデータ「１」をライトする（Ｓ１４４）。第２相変化メモリセルにデータが正確にライトされているかを判断する（Ｓ１４６）。
【００８４】
図１２は、本発明の実施形態による相変化メモリ装置を説明するためのブロック図である。図１２は、図６Ａから図１１で説明したライト方法およびリード方法を具現するための例示的な相変化メモリ装置のブロック図であるだけで、他の方式で相変化メモリ装置が具現されることもある。
【００８５】
図１２を参照すると、本発明の実施形態による相変化メモリ装置はメモリセルアレイ２１０、ローデコーダ２２４、コラムデコーダ２２６、プリーデコーダ２２８、アドレスバッファ２２９、ライト回路２３０、データ入力バッファ２４０、リード回路２５０、データ出力ドライバ２６０を含む。
【００８６】
メモリセルアレイ１１０は、複数の３−レベルの相変化メモリセルを含む。相変化メモリセルは、第１内部データから第３内部データのうち一つを保存することができ、第１内部データから第３内部データは各々互いに異なる第１抵抗レベルから第３抵抗レベルに対応し、第１抵抗レベルは、前記第１抵抗レベルから第３抵抗レベルのうち最も低く、第３抵抗レベルは、前記第１から第３抵抗レベルのうち最も高いこともある。ここで、セットデータをマルチレベルで使用するとき、第１内部データは第１セットデータ、第２内部データは第２セットデータ、第３内部データはリセットデータとなる。リセットデータをマルチレベルで使用するとき、第１内部データはセットデータ、第２内部データは第１リセットデータ、第３内部データは第２リセットデータとなりうる。
【００８７】
ローデコーダ２２４は、プリーデコーダ２２８からローアドレスＸ−ａｄｄの提供をうけてデコーディングし、複数の相変化メモリセルの行（ｒｏｗ）を指定する。コラムデコーダ２２６はプリーデコーダ２２８からコラムアドレスＹ−ａｄｄの提供を受けてデコーディングし、複数の相変化メモリセルの列（ｃｏｌｕｍｎ）を指定する。プリーデコーダ２２８は、アドレスバッファ２２９から外部アドレスの提供を受けてローアドレスＸ−ａｄｄとコラムアドレスＹ−ａｄｄに分離する。
【００８８】
ライト回路２３０は、ライト動作の第１区間のあいだ、メモリセルアレイ２１０から選択された相変化メモリセルに第１内部データ（例えば、第１セットデータ）をライトし、メモリセルアレイ２１０から選択された他の相変化メモリセルに第３内部データ、例えば、リセットデータ、をライトし、ライト動作の第２区間のあいだ、メモリセルアレイ２１０から選択されたまた他の相変化メモリセルに第２内部データ、例えば、第２セットデータ、をライトする。
【００８９】
このようなライト回路２３０は、データ入力バッファ２４０から３ビットの外部データの提供を受けて３ビットの外部データを２個の相変化メモリセルにマッピングできるように変換して、内部データに提供するエンコーダ２３４と、前記内部データの提供をうけて内部データに対応するライト電流を相変化メモリセルに提供するライトドライバ２３２を含む。
【００９０】
リード回路２５０は、リードしようとする相変化メモリセルに第１リード電流を供給して保存された内部データが第１内部データであるかの可否を判断して、第２リード電流を供給して保存された内部データが第３内部データであるかの可否を判断する。
【００９１】
このようなリード回路２５０は、複数の相変化メモリセルから内部データをリードするセンスアンプ２５２と、リードした内部データの提供を受けて３ビットの外部データに変換して提供するデコーダ２５４と、前記デコーダ２５４から提供される３ビットの外部データをマクシングしデータ出力ドライバ２６０に提供するデータマルチプレクサ２５６とを含みうる。
【００９２】
ここで、エンコーダ２３４とデコーダ２５４とのマッピング動作を説明する。外部データのビット数ｎとライト動作時エンコーダ２３４が提供する内部データのビット数Ｍとの間の関係、外部データのビット数ｎとリード動作時デコーダ２５４が提供を受ける内部データのビット数ｋとの間の関係は以下の通りである。
【００９３】
ｎが３の倍数である場合、すなわち、ｔ＝ｎ／３（ただし、ｔは自然数）である場合、ｍ＝２ｔ、ｋ＝２ｍでありうる。ｎが３の倍数ではない場合には、すなわち、ｔ＝［ｎ／３］（ただし、［］は切り上げ記号）である場合、ｍ＝２ｔ、ｋ＝２ｍでありうる。
【００９４】
具体的に説明すると、ライト動作の時、３ビットの外部データを２個の相変化メモリセルにマッピングするため、エンコーダ２３４は３ビットの外部データを２ビットの内部データに対応させる。例えば、６ビットの外部データは４ビットの内部データに対応する。
【００９５】
また、リード動作の時、１個の相変化メモリセルに保存されたデータをリードするために２個の区間のあいだ２回のリード動作によってリードするため、センスアンプ２５２はリードする相変化メモリセルの個数に２倍に該当する内部データのビットを生成する。例えば、４個の相変化メモリセルに保存されたデータをリードするためには、センスアンプ２５２は８ビットの内部データをデコーダ２５４に提供し、デコーダ２５４は８ビットの内部データの提供を受けて６ビットの外部データを提供する。
【００９６】
表６に他の例を整理した。
【表６】
2009048757.tif 000008
【００９７】
以上添付された図面を参照し、本発明の実施形態について説明したが、本発明が属する技術分野における通常の知識を有する者は、本発明がその技術的思想や必須の特徴を変更しない範囲で、他の具体的な形態において実施されうることを理解することができる。したがって、上記実施形態はすべての面で例示的なものであり、限定的なものではないと理解しなければならない。
【図面の簡単な説明】
【００９８】
【図１】本発明の実施形態による不揮発性メモリ装置で使用される不揮発性メモリセルの抵抗レベルを説明するための説明図である。
【図２】本発明の一実施形態による不揮発性メモリ装置で使用される不揮発性メモリセルのライト動作を説明するための説明図である。
【図３】本発明の他の実施形態による不揮発性メモリ装置で使用される不揮発性メモリセルのライト動作を説明するための説明図である。
【図４】本発明のまた他の実施形態による不揮発性メモリ装置で使用される不揮発性メモリセルのライト動作を説明するための説明図である。
【図５】本発明の一実施形態による不揮発性メモリ装置で使用される不揮発性メモリセルのリード動作を説明するための説明図である。
【図６Ａ】本発明の実施形態による相変化メモリ装置で使用される相変化メモリセルを説明するための回路図である。
【図６Ｂ】本発明の実施形態による相変化メモリ装置で使用される相変化メモリセルを説明するための回路図である。
【図７】本発明の一実施形態による相変化メモリ装置で使用される相変化メモリセルの抵抗レベルと、抵抗レベルに対応するデータを説明するための説明図である。
【図８Ａ】図７の相変化メモリセルに提供するセット電流、リセット電流の例を示す説明図である。
【図８Ｂ】図７の相変化メモリセルに提供するセット電流、リセット電流の例を示す説明図である。
【図８Ｃ】図７の相変化メモリセルに提供するセット電流、リセット電流の例を示す説明図である。
【図９】本発明の他の実施形態による相変化メモリ装置で使用される相変化メモリセルの抵抗レベルと抵抗レベルに対応するデータを説明するための説明図である。
【図１０】図９の相変化メモリセルに提供するセット電流、リセット電流の例を示す説明図である。
【図１１】本発明のまた他の実施形態による相変化メモリ装置を説明するための説明図である。
【図１２】本発明の実施形態による相変化メモリ装置を説明するためのブロック図である。
【符号の説明】
【００９９】
２１０：メモリセルアレイ、２２４：ローデコーダ、２２６：コラムデコーダ、２２８：プリーデコーダ、２３０：ライト回路、２４０：データ入力バッファ、２５０：リード回路、２６０：データ出力ドライバ
【図１】
2009048757.tif 000009
【図２】
2009048757.tif 000010
【図３】
2009048757.tif 000011
【図４】
2009048757.tif 000012
【図５】
2009048757.tif 000013
【図６Ａ】
2009048757.tif 000014
【図６Ｂ】
2009048757.tif 000015
【図７】
2009048757.tif 000016
【図８Ａ】
2009048757.tif 000017
【図８Ｂ】
2009048757.tif 000018
【図８Ｃ】
2009048757.tif 000019
【図９】
2009048757.tif 000020
【図１０】
2009048757.tif 000021
【図１１】
2009048757.tif 000022
【図１２】
2009048757.tif 000023