(57)【要約】【課題】ゲート絶縁膜に異物の侵入あるいは汚染を回避させた薄膜トランジスタを備える表示装置の提供。スルーホールを通した電気的接続に信頼性を向上させた表示装置の提供。【解決手段】基板に薄膜トランジスタが形成された表示装置であって、  前記薄膜トランジスタとして、前記基板上にゲート電極を被って形成されるシリコン窒化膜に選択的に形成されたシリコン酸化膜を備え、  少なくとも前記シリコン酸化膜の上面に形成された擬似単結晶層あるいは多結晶層を含む半導体層を備え、  該半導体層の上面にコンタクト層を介してドレイン電極およびソース電極が形成されて構成され、  前記擬似単結晶層あるいは多結晶層はアモルファスシリコン層の結晶化によって形成されているとともに、その周側壁面はその下層の前記シリコン酸化膜の周側壁面と段差を有することなく連続した構成からなるものを含む。【選択図】図１
2009070861.tif 000002
【特許請求の範囲】
【請求項１】
基板に薄膜トランジスタが形成された表示装置であって、
前記薄膜トランジスタとして、前記基板上にゲート電極を被って形成されるシリコン窒化膜に選択的に形成されたシリコン酸化膜を備え、
少なくとも前記シリコン酸化膜の上面に形成された擬似単結晶層あるいは多結晶層を含む半導体層を備え、
該半導体層の上面にコンタクト層を介してドレイン電極およびソース電極が形成されて構成され、
前記擬似単結晶層あるいは多結晶層はアモルファスシリコン層の結晶化によって形成されているとともに、その周側壁面はその下層の前記シリコン酸化膜の周側壁面と段差を有することなく連続した構成からなるものを含むことを特徴とする表示装置。
【請求項２】
基板面において、表示領域の各画素および前記表示領域の周辺回路にそれぞれ薄膜トランジスタが形成され、
請求項１に記載の薄膜トランジスタは、前記周辺回路に形成される薄膜トランジスタであることを特徴とする表示装置。
【請求項３】
表示領域の画素に形成された薄膜トランジスタは、前記基板上にゲート電極を被って形成される前記シリコン窒化膜と、
前記シリコン窒化膜の上面に形成されたアモルファスシリコン層と、
該アモルファスシリコン層の上面にコンタクト層を介して形成されたドレイン電極およびソース電極を備えることを特徴とする請求項２に記載の表示装置。
【請求項４】
赤（Ｒ）、緑（Ｇ）、青（Ｂ）を担当する各画素への映像信号の供給を時分割駆動によって行うスイッチ素子を備える表示装置において、
前記スイッチ素子は、請求項１に記載の薄膜トランジスタによって構成されていることを特徴とする表示装置。
【請求項５】
表示装置の基板上に、ゲート電極を被って形成されるシリコン窒化膜に選択的に形成されたシリコン酸化膜を備え、
少なくとも前記シリコン酸化膜の上面に擬似単結晶層あるいは多結晶層を含む半導体層を備え、
前記半導体層の上面にコンタクト層を介してドレイン電極およびソース電極が形成されて構成され、
前記擬似単結晶層あるいは多結晶層はアモルファスシリコン層の結晶化によって形成された薄膜トランジスタを備えるものであって、
前記シリコン窒化膜、前記シリコン酸化膜、および前記アモルファスシリコン層を順次連続して形成する工程と、
前記アモルファスシリコン層に選択的に結晶化して前記擬似単結晶層あるいは多結晶層を形成する工程と、
前記擬似単結晶層あるいは多結晶層を残存させ、前記アモルファスシリコン層をエッチングする際に、該アモルファスシリコン層の下層に位置付けられるシリコン酸化膜もエッチングする工程とを備えることを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、基板に薄膜トランジスタが形成されている表示装置に関する。
【背景技術】
【０００２】
このような表示装置として、その基板面において、表示領域の各画素に画素選択用の薄膜トランジスタが形成されているとともに、該表示領域の周辺において前記各画素を駆動させるための周辺回路が形成され、この周辺回路には複数の薄膜トランジスタを備えたものがある。
【０００３】
そして、該表示装置を製造する場合、その効率化を図るため、画素選択用の薄膜トランジスタと周辺回路の薄膜トランジスタは、並行して形成していくのが通常となっている。
【０００４】
また、画素選択用の薄膜トランジスタにはアモルファスシリコン（ａ−Ｓｉ）を半導体層としたものを形成し、周辺回路の薄膜トランジスタにはアモルファスシリコンをたとえば擬似単結晶化技術によって結晶化した多結晶シリコンを半導体層としたものを形成するものが知られている。多結晶シリコンを半導体層とした場合、移動度に優れた薄膜トランジスタを得ることができるからである。
【０００５】
この場合、アモルファスシリコンを半導体層とした薄膜トランジスタには、そのゲート絶縁膜としてシリコン窒化膜を用い、多結晶シリコンを半導体層とした薄膜トランジスタには、そのゲート絶縁膜としてシリコン酸化膜を用いることが、それぞれの薄膜トランジスタの特性を向上させることが知られている。
【０００６】
このような構成からなる表示装置は、その製造方法とともに、下記特許文献１に開示されている。
【特許文献１】特開平５−１０７５６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、前記特許文献１に示す表示装置は、その基板の主面において、画素選択用および周辺回路のそれぞれの薄膜トランジスタのゲート電極を形成した後に、該基板の周面に前記ゲート電極をも被って、まず、シリコン窒化膜を形成している。
【０００８】
そして、該シリコン窒化膜の上面にシリコン酸化膜を形成し、このシリコン酸化膜を選択エッチングし、該シリコン酸化膜を周辺回路の形成領域において残存させている。
【０００９】
そして、前記基板の主面にアモルファスシリコン層を形成し、このアモルファスシリコン層の前記周辺回路における各薄膜トランジスタの半導体層の形成領域に選択的に結晶化を行って多結晶シリコン膜を形成するようにしたものである。
【００１０】
このことから、前記シリコン酸化膜の選択エッチングの際において該シリコン酸化膜およびシリコン窒化膜に異物が侵入したり汚染されたりする不都合を有するものであった。
【００１１】
また、前記特許文献１に示す表示装置は、前記シリコン酸化膜が周辺回路の形成領域に及んで形成されているものと推定でき、たとえば薄膜トランジスタのゲート電極とドレイン電極（ソース電極）の電気的接続を図る場合に、その接続の信頼性が乏しくなる不都合を有するようになる。
【００１２】
すなわち、薄膜トランジスタのゲート電極とドレイン電極（ソース電極）の電気的接続は、積層されたシリコン窒化膜とシリコン酸化膜にそれぞれ形成するスルーホールを通して形成される金属膜によって行うようになっている。この場合、前記スルーホールを形成する際に、前記シリコン窒化膜がシリコン酸化の下層においてアンダーカットがなされ、該スルーホールの側壁面において形成される段差によって、前記金属膜に断切れが生じ易くなる。
【００１３】
本発明の目的は、ゲート絶縁膜に異物の侵入あるいは汚染を回避させた薄膜トランジスタを備える表示装置を提供することにある。
【００１４】
本発明の目的は、スルーホールを通した電気的接続に信頼性を向上させた表示装置を提供することにある。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１６】
（１）本発明による表示装置は、たとえば、基板に薄膜トランジスタが形成された表示装置であって、
前記薄膜トランジスタとして、前記基板上にゲート電極を被って形成されるシリコン窒化膜に選択的に形成されたシリコン酸化膜を備え、
少なくとも前記シリコン酸化膜の上面に形成された擬似単結晶層あるいは多結晶層を含む半導体層を備え、
該半導体層の上面にコンタクト層を介してドレイン電極およびソース電極が形成されて構成され、
前記擬似単結晶層あるいは多結晶層はアモルファスシリコン層の結晶化によって形成されているとともに、その周側壁面はその下層の前記シリコン酸化膜の周側壁面と段差を有することなく連続した構成からなるものを含むことを特徴とする。
【００１７】
（２）本発明による表示装置は、たとえば、基板面において、表示領域の各画素および前記表示領域の周辺回路にそれぞれ薄膜トランジスタが形成され、（１）に示す構成の薄膜トランジスタは、前記周辺回路に形成される薄膜トランジスタであることを特徴とする。
【００１８】
（３）本発明による表示装置は、たとえば、（２）の構成を前提とし、表示領域の画素に形成された薄膜トランジスタは、前記基板上にゲート電極を被って形成される前記シリコン窒化膜と、
前記シリコン窒化膜の上面に形成されたアモルファスシリコン層と、
該アモルファスシリコン層の上面にコンタクト層を介して形成されたドレイン電極およびソース電極を備えることを特徴とする。
【００１９】
（４）本発明による表示装置は、たとえば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）を担当する各画素への映像信号の供給を時分割駆動によって行うスイッチ素子を備える表示装置において、
前記スイッチ素子は、（１）に示す薄膜トランジスタによって構成されていることを特徴とする。
【００２０】
（５）本発明による表示装置の製造方法は、たとえば、表示装置の基板上に、ゲート電極を被って形成されるシリコン窒化膜に選択的に形成されたシリコン酸化膜を備え、
少なくとも前記シリコン酸化膜の上面に擬似単結晶層あるいは多結晶層を含む半導体層を備え、
前記半導体層の上面にコンタクト層を介してドレイン電極およびソース電極が形成されて構成され、
前記擬似単結晶層あるいは多結晶層はアモルファスシリコン層の結晶化によって形成された薄膜トランジスタを備えるものであって、
前記シリコン窒化膜、前記シリコン酸化膜、および前記アモルファスシリコン層を順次連続して形成する工程と、
前記アモルファスシリコン層に選択的に結晶化して前記擬似単結晶層あるいは多結晶層を形成する工程と、
前記擬似単結晶層あるいは多結晶層を残存させ、前記アモルファスシリコン層をエッチングする際に、該アモルファスシリコン層の下層に位置付けられるシリコン酸化膜もエッチングする工程とを備えることを特徴とする。
【００２１】
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【発明の効果】
【００２２】
このように構成した表示装置は、ゲート絶縁膜に異物の侵入あるいは汚染を回避させた薄膜トランジスタを備えたものを得ることができる。
【００２３】
また、このように構成した表示装置は、スルーホールを通した電気的接続に信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明による表示装置の実施例を図面を用いて説明をする。
【００２５】
〈表示装置の概略構成〉
図２は、本発明による表示装置をたとえば液晶表示装置を例に挙げて示した概略平面図である。
【００２６】
図２において、該液晶表示装置は、液晶層を介在させて対向配置させたたとえばガラスからなる基板ＳＵＢ１、ＳＵＢ２を外囲器とし、該液晶層は図示しないシール材によって前記基板ＳＵＢ１、ＳＵＢ２の間に封止されている。
【００２７】
たとえば基板ＳＵＢ１の液晶側の面には、図中ｘ方向に延在しｙ方向に並設されたゲート信号線ＧＬ、および図中ｙ方向に延在しｘ方向に並設されたドレイン信号線ＤＬが形成されている。
【００２８】
そして、一対の隣接するゲート信号線ＧＬと一対の隣接するドレイン信号線ＤＬとで囲まれた領域を画素領域とし、これら画素領域のマトリックス状に配置された集合体で液晶表示領域ＡＲを構成するようになっている。
【００２９】
ゲート信号線ＧＬは、たとえば図中左側端において走査信号駆動回路Ｖに接続されている。ゲート信号線ＧＬには、たとえば図中上段から下段へ、さらに上段に戻ってという順で、前記走査信号駆動回路Ｖからの走査信号が供給されるようになっている。
【００３０】
ドレイン信号線ＤＬは、たとえば図中下側端において映像駆動回路Ｈｅに接続されている。ドレイン信号線ＤＬには、前記走査信号の供給のタイミングに合わせて、前記映像駆動回路Ｈｅからの映像信号が供給されるようになっている。
【００３１】
なお、前記走査信号駆動回路Ｖおよび映像信号駆動回路Ｈｅは、それぞれ複数の薄膜トランジスタＴＨＴ１を備える回路から構成されている。
【００３２】
また、前記画素領域には、図中実線枠α内を拡大して示した図Ａに示すように、ゲート信号線ＧＬからの走査信号の供給によってオンされる薄膜トランジスタＴＦＴ２と、このオンされた薄膜トランジスタＴＦＴ２を介してドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸと、この画素電極ＰＸと該画素電極ＰＸに隣接するゲート信号線ＧＬであって前記薄膜トランジスタＴＦＴ２を駆動させるゲート信号線でない方のゲート信号線ＧＬとの間に接続される容量素子Ｃａｄｄを備えて構成されている。
【００３３】
前記画素電極ＰＸは、たとえば基板ＳＵＢ２の液晶側の面に各画素領域に共通に形成された対向電極（図示せず）との間に電界を生じせしめるようになっている。
【００３４】
このように構成される液晶表示装置は、基板ＳＵＢ１上の構成の製造において、前記走査信号駆動回路Ｖおよび映像信号駆動回路Ｈｅは画素領域の構成と並行して形成されるのが通常となっており、これにより、前記薄膜トランジスタＴＦＴ１と薄膜トランジスタＴＦＴ２も並行して形成されるようになる。
【００３５】
ここで、この実施例では、前記走査信号駆動回路Ｖおよび映像信号駆動回路Ｈｅにおいて形成される薄膜トランジスタＴＨＴ１と、画素領域に形成される薄膜トランジスタＴＦＴ２は、それらのゲート絶縁膜と半導体層に材料および構成の相異を有し、このことから、前者の薄膜トランジスタにおいてはＴＦＴ１の符号を付し、後者の薄膜トランジスタにおいてはＴＦＴ２の符号を付して区別を図っている。
【００３６】
〈半導体装置の構成〉
図１は、本発明による表示装置に形成される薄膜トランジスタの一実施例を示す構成図である。
【００３７】
図１において、図中左側に描画されている薄膜トランジスタＴＦＴ１は、前記走査信号駆動回路Ｖあるいは映像信号駆動回路Ｈｅ等の周辺回路に形成される薄膜トランジスタであり、その半導体層はアモルファスシリコン層をたとえば擬似単結晶化させた擬似単結晶層（図中符号４ａで示す）を含んで構成されている。また、図中右側に描画されている薄膜トランジスタＴＦＴ２は、画素領域に形成される薄膜トランジスタであり、その半導体層はアモルファスシリコン層（図中符号５で示す）によって構成されたものとなっている。
【００３８】
薄膜トランジスタＴＦＴ１は次のようにして構成されている。すなわち、たとえばガラス等からなる基板ＳＵＢ１の表面に、ゲート電極ＧＴ１が形成され、このゲート電極ＧＴ１を被うようにしてシリコン窒化膜（ＳｉＮ膜）２が形成されている。このシリコン窒化膜２は薄膜トランジスタＴＦＴ２の形成領域にまで及んで形成された膜となっている。
【００３９】
前記シリコン窒化膜２の上面には、該ゲート電極ＧＴ１を跨ぐようにしてシリコン酸化膜（ＳｉＯ２膜）３が選択的に形成され、さらにこのシリコン酸化膜３の上面に重畳されてアモルファスシリコン層（図３にて符号４で示す）をたとえば擬似単結晶化させた擬似単結晶層４ａが形成されている。ここで、前記シリコン酸化膜３と擬似単結晶層４ａの周辺における各側壁面（図中矢印Ｑで示す）は連続して形成され、段差のない構成となっている。このことは、前記シリコン酸化膜３は擬似単結晶層４ａの下層のみに形成され、平面的にそれ以上外方へ延在されていないことを意味するが、この効果については後述する。
【００４０】
そして、前記擬似単結晶層４ａに積層されて島状のアモルファスシリコン層５が形成されている。
【００４１】
該アモルファスシリコン層５の上面には、平面的に観た場合、先端部において前記ゲート電極ＧＴ１と重畳し、互いに離間されて配置されるドレイン電極ＤＴとソース電極ＳＴが、該ドレイン電極ＤＴと前記アモルファスシリコン層５の界面に高濃度ｎ型アモルファスシリコン層７（図中符号７ａで示す）を、該ソース電極ＳＴと前記アモルファスシリコン層５の界面に高濃度ｎ型アモルファスシリコン層７（図中符号７ｂで示す）を介在させて、形成されている。
【００４２】
そして、このように形成された薄膜トランジスタＴＦＴ１の上面にはシリコン
窒化膜８が被われている。このシリコン窒化膜８は薄膜トランジスタＴＦＴ２の形成領域にまで及んで形成された膜となっている。
【００４３】
一方、薄膜トランジスタＴＦＴ２は次のようにして構成されている。前記ガラス基板ＳＵＢ１の表面に、ゲート電極ＧＴ２が形成され、このゲート電極ＧＴ２を被うようにして前記シリコン窒化膜（ＳｉＮ膜）２が形成されている。
【００４４】
前記シリコン窒化膜２の上面には、該ゲート電極ＧＴ２を跨ぐようにして前記アモルファスシリコン層５が島状に形成されている。
【００４５】
該アモルファスシリコン層５の上面には、平面的に観た場合、先端部において前記ゲート電極ＧＴ２と重畳し、互いに離間されて配置されるドレイン電極ＤＴ２とソース電極ＳＴ２が、該ドレイン電極ＤＴ２と前記アモルファスシリコン層５の界面に高濃度ｎ型アモルファスシリコン層７（図中符号７ｃで示す）を、該ソース電極ＳＴ２と前記アモルファスシリコン層５の界面に高濃度ｎ型アモルファスシリコン層７（図中符号７ｄで示す）を介在させて、形成されている。
【００４６】
そして、このように形成された薄膜トランジスタＴＦＴ１の上面には前記シリコン窒化膜８が被われている。
【００４７】
なお、図１に示した薄膜トランジスタＴＦＴ１における擬似単結晶層４ａは、これに換えて多結晶層としてもよい。同様の特性が得られるからである。
【００４８】
また、薄膜トランジスタＴＦＴ１において前記擬似単結晶層４ａにアモルファスシリコン層５を積層させた構成としたものであるが、該アモルファスシリコン層５を形成しない構成としてもよい。
【００４９】
〈半導体装置の製造方法〉
図３および図４は、図１に示した薄膜トランジスタＴＦＴ１、ＴＦＴ２の製造方法の一実施例を示す工程図である。図中左側が薄膜トランジスタＴＦＴ１の形成領域を右側が薄膜トランジスタＴＦＴ２の形成領域を示している。以下、工程順に説明をする。
【００５０】
工程１．（図３（ａ））
たとえばガラスからなる基板ＳＵＢ１を用意し、この基板ＳＵＢ１の一方の表面にスパッタリング法を用いてたとえばＭｏＷ等の金属膜を５０ｎｍ〜１５０ｎｍで形成する。その後、フォトリソグラフィ技術による選択エッチング法を用いてゲート電極ＧＴ１、ＧＴ２を形成する。
【００５１】
工程２．（図３（ｂ））
前記基板１の表面に、前記ゲート電極ＧＴ１、ＧＴ２をも被って、シリコン窒化膜（ＳｉＮ膜）２を約３００ｎｍで形成する。続けて、シリコン酸化膜（ＳｉＯ２膜）３を約２５ｎｍで形成する。さらに、アモルファスシリコン層（ａ−Ｓｉ膜）４を５０〜１５０ｎｍで形成する。
【００５２】
これら、シリコン窒化膜２、シリコン酸化膜３、およびアモルファスシリコン層４のそれぞれの成膜は、たとえばＣＶＤ（Chemical Vapor Deposition）装置を用いて連続して行う。このように同一の装置を用いて、シリコン窒化膜２、シリコン酸化膜３、およびアモルファスシリコン層４を連続して形成することにより、これら各膜の界面、膜中への異物の侵入あるいは汚染を大幅に低減できる効果を奏する。
【００５３】
工程３．（図３（ｃ））
前記アモルファスシリコン層４の形成領域において、周辺回路の薄膜トランジスタＴＦＴ１の半導体層の形成領域に相当する箇所に、たとえば擬似単結晶化技術を用いて、レーザーアニールを選択的に行うことにより、前記アモルファスシリコン層４を改質させた擬似単結晶層４ａを形成する。
【００５４】
この場合、他の実施例として、前記擬似単結晶層４ａに改質することに限定されず、多結晶化させた多結晶層を形成するようにしてもよい。
【００５５】
工程４．（図３（ｄ））
前記アモルファスシリコン層４（擬似単結晶層４ａも含む）上の全域にフォトレジスト膜（図示せず）を形成し、フォトリソグラフィ技術により、前記擬似単結晶層４ａ上のフォトレジスト膜のみを残存させ、他の領域におけるフォトレジスト膜を除去する。
【００５６】
次に、残存されたフォトレジスト膜をマスクとし、該マスクから露出する前記アモルファスシリコン層４（擬似単結晶層４ａは含まない）をたとえばドライエッチングする。さらに、前記マスクから露出したシリコン酸化膜３をドライエッチングあるいはウェットエッチングする。
【００５７】
そして、前記残存するフォトレジスト膜をたとえば酸素プラズマによるアッシングによって、あるいは剥離剤によって除去する。
【００５８】
このようにすることによって、周辺回路の形成領域には、この領域に形成される薄膜トランジスタ（擬似単結晶層４ａを半導体層とする）のゲート絶縁膜となるシリコン酸化膜３が形成されたままとなる。一方、画素の形成領域には、薄膜トランジスタＴＦＴ２（ａ−Ｓｉを半導体層とする）のゲート絶縁膜となるシリコン窒化膜２が露出されるようになる。
【００５９】
工程５．（図３（ｅ））
基板１の表面に、アモルファスシリコン層（ａ−Ｓｉ膜）５を約１５０ｎｍで形成し、続けて高濃度ｎ型アモルファスシリコン層(ａ−Ｓｉ膜)７を２０〜５０ｎｍで形成する。
【００６０】
これら、アモルファスシリコン層５および高濃度ｎ型アモルファスシリコン層７のそれぞれの成膜は、たとえばＣＶＤ（Chemical Vapor Deposition）装置を用いて連続して行う。
【００６１】
工程６．（図４（ａ））
アモルファスシリコン層５および高濃度ｎ型アモルファスシリコン層７の積層体を、フォトリソグラフィ技術によるエッチング法によって、各薄膜トランジスタＴＦＴの半導体層形成領域に残存させ、他の領域において除去する。
【００６２】
これにより、周辺回路における薄膜トランジスタＴＦＴ１の部分には、前記擬似単結晶層４ａ上にアモルファスシリコン層５および高濃度ｎ型アモルファスシリコン層７が順次積層されて構成されるようになる。
【００６３】
工程７．（図４（ｂ））
基板１の表面に、たとえばＡｌを主材料として含む金属膜を形成し、フォトリソグラフィ技術による選択エッチングにより、周辺回路の形成領域における薄膜トランジスタＴＦＴ１のドレイン電極ＤＴ１およびソース電極ＳＴ１を形成するとともに、画素領域における薄膜トランジスタＴＦＴ２のドレイン電極ＤＴ２およびソース電極ＳＴ２を形成する。
【００６４】
さらに、各薄膜トランジスタＴＦＴ１、ＴＦＴ２のドレイン電極ＤＴ１、ＤＴ２およびソース電極ＳＴ１、ＳＴ２の間のそれぞれの高濃度ｎ型アモルファスシリコン層７をオーバエッチングし、その下層のアモルファスシリコン層５を充分に露出させる。これにより、前記高濃度ｎ型アモルファスシリコン層７はドレイン電極ＤＴ１、ＤＴ２とアモルファスシリコン層５の間、ソース電極ＳＴ１、ＳＴ２とアモルファスシリコン層５の間に形成（それぞれ、符号７ａ、７ｃ、７ｂ、７ｄで示す）されてコンタクト層として機能するようになる。
【００６５】
工程８．（図４（ｃ））
そして、ガラス基板１の表面にたとえばＣＶＤ方法を用いてシリコン窒化膜（ＳｉＮ膜）８を形成する。このシリコン窒化膜８は各薄膜トランジスタＴＦＴを被って形成され、たとえば保護膜として機能するようになっている。
【００６６】
〈従来構成との比較〉
図５、６は、従来における薄膜トランジスタＴＦＴ１、ＴＦＴ２の製造方法の一例を示した工程図で、図３、４と対応させて描いた図となっている。図５、６に示す材料において図３、４と同符号のものは、図３、４に示した材料と同じものを示している。
【００６７】
このため、図５、６の説明にあっては、図３、４と異なる構成のみの説明に止め、図３、４と同一の構成について説明を省略する。
【００６８】
まず、図５（ｂ）に示すように、シリコン窒化膜２の形成の後に、シリコン酸化膜３を形成し、このシリコン酸化膜３を選択的に除去して、たとえば周辺回路の形成領域に該シリコン酸化膜３を残存させるようにしている。
【００６９】
そして、その後に、アモルファスシリコン層４を成膜し、周辺回路の薄膜トランジスタＴＦＴ１の半導体層の形成領域に相当する箇所に、レーザーアニールを選択的に行うことにより、前記アモルファスシリコン層５を改質させた擬似単結晶層４ａを形成するようにしている。
【００７０】
このことから、シリコン窒化膜２、シリコン酸化膜３、およびアモルファスシリコン層４の各成膜の途中に、シリコン酸化膜３の選択エッチングの工程なされ、これにより、たとえば同一のＣＶＤ装置による連続成膜がなされていないことが判る。
【００７１】
これに対し、本実施例では、図３（ｂ）に示すようにシリコン窒化膜２、シリコン酸化膜３、およびアモルファスシリコン層４の各成膜は連続して行われ、たとえば同一のＣＶＤ装置によって成膜ができ、各膜に、あるいは膜の界面に異物の侵入あるいは汚染が生じることがなく、電気的に信頼性のあるゲート絶縁膜を形成することができる。
【００７２】
また、図６（ａ）に示すように、アモルファスシリコン層５を成膜した後に、このアモルファスシリコン層５を各薄膜トランジスタ毎に島状となるように選択エッチングをしている。
【００７３】
この場合、周辺回路に備えられる薄膜トランジスタＴＦＴ１においては、前記アモルファスシリコン層５をその下層のアモルファスシリコン層４とともに選択エッチングしているが、該アモルファスシリコン層４の下層のシリコン酸化膜３はエッチングしないようになっている。
【００７４】
このため、前記シリコン酸化膜３は、薄膜トランジスタＴＦＴ１の半導体層（擬似単結晶層４ａ、アモルファスシリコン層５）からはみ出して形成され、たとえば周辺回路の形成領域にわたって形成されていることになる。
【００７５】
このことから、それぞれの薄膜トランジスタＴＦＴ１において、たとえばゲート電極ＧＴ１とドレイン電極ＤＴ１（あるいはソース電極ＳＴ１）のスルーホールを通した接続を図る場合、シリコン窒化膜２とシリコン酸化膜３の順次積層体に前記スルーホールを形成することになる。
【００７６】
この場合、シリコン窒化膜２とシリコン酸化膜３の順次積層体に前記スルーホールを形成した際に、その断面図である図７に示すように、シリコン窒化膜２はシリコン酸化膜３の下方においてアンダーカットされるようになってしまう。換言すれば、シリコン窒化膜２に形成されるスルーホールの内壁面は、シリコン酸化膜３に形成されるスルーホールの内壁面よりもオーバエッチングされるようになってしまう。
【００７７】
このため、このようなスルーホールを通して、金属膜による配線を形成する場合、該スルーホールの内壁面において該金属膜の断切れが生じ易い構成となることを免れ得ない。
【００７８】
これに対して本実施例は、図４（ａ）に示すように、周辺回路の形成領域においてシリコン酸化膜３が形成されている部分は各薄膜トランジスタＴＦＴ１の半導体層（擬似単結晶層４ａ、アモルファスシリコン層５）の下層にのみ形成されていることから、前述したようにたとえばゲート電極ＧＴ１とドレイン電極ＤＴ１（あるいはソース電極ＳＴ１）のスルーホールの形成箇所に前記シリコン酸化膜３が形成されていることはなく、シリコン窒化膜２のみとなる。このため、該スルーホールの内壁面は段差のない連続した面として形成される効果を奏する。
【００７９】
〈他の実施例〉
上述した実施例では、アモルファスシリコン層を擬似単結晶化させた半導体層を有する薄膜トランジスタＴＦＴ１を、画素を駆動させる周辺回路に組み込ませるように構成したものである。
【００８０】
しかし、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のそれぞれを担当する画素にドレイン信号線ＤＬを介して映像信号を供給する際に、その供給を時分割で行うための時分割用スイッチＳＷ（Ｒ）、ＳＷ（Ｇ）、ＳＷ（Ｂ）を組み込ませた表示装置にあって、この時分割用スイッチＳＷ（Ｒ）、ＳＷ（Ｇ）、ＳＷ（Ｂ）に前記薄膜トランジスタＴＦＴ１を適用させるようにしてもよい。
【００８１】
図８は、表示領域ＡＲのたとえば図中下側に前記分割用スイッチＳＷ（Ｒ）、ＳＷ（Ｇ）、ＳＷ（Ｂ）が配置されている表示装置の概略を示した平面図である。
【００８２】
表示領域ＡＲにおける各画素において、たとえば、図中ｙ方向に並設される各画素は共通の色を担当し、図中左側から右側にかけて赤（Ｒ）、緑（Ｇ）、青（Ｂ）を担当し、これを順次繰り返すようになっているとする。
【００８３】
図中赤（Ｒ）を担当する画素に共通のドレイン信号線ＤＬ（図中ＤＬ（Ｒ）で示す）には時分割スイッチＳＷ（Ｒ）を介してドレイン信号線ＤＬｃから映像信号が供給されるようになっている。また、図中緑（Ｇ）を担当する画素に共通のドレイン信号線ＤＬ（図中ＤＬ（Ｇ）で示す）には時分割スイッチＳＷ（Ｇ）を介してドレイン信号線ＤＬｃから映像信号が供給されるようになっている。さらに、図中青（Ｂ）を担当する画素に共通のドレイン信号線ＤＬ（図中ＤＬ（Ｂ）で示す）には時分割スイッチＳＷ（Ｂ）を介してドレイン信号線ＤＬｃから映像信号が供給されるようになっている。
【００８４】
前記時分割スイッチＳＷ（Ｒ）、ＳＷ（Ｇ）、ＳＷ（Ｂ）は、それらのゲート電極に信号を供給することによって、たとえばその順番でオンが繰り替えされるようになっており、そのオンのタイミングに合わせて、ドレイン信号線ＤＬｃを通して映像信号が、対応する各ドレイン信号線ＤＬに供給されるようになっている。
【００８５】
このように構成される表示装置は、映像信号駆動回路（図２参照）から一本のドレイン信号線ＤＬｃを通して、３本の各ドレイン信号線ＤＬに映像信号を供給できる構成とすることができるようになる。
【００８６】
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【図面の簡単な説明】
【００８７】
【図１】本発明による表示装置の基板に形成されている薄膜トランジスタの一実施例を示す断面図である。
【図２】本発明による表示装置の一実施例を示す概略構成図である。
【図３】本発明による表示装置の基板に形成されている薄膜トランジスタの製造方法の一実施例を示す工程図で、図４とともに全工程を示した図である。
【図４】本発明による表示装置の基板に形成されている薄膜トランジスタの製造方法の一実施例を示す工程図で、図３とともに全工程を示した図である。
【図５】従来の表示装置の基板に形成されている薄膜トランジスタの製造方法の一例を示す工程図で、図６とともに全工程を示した図である。
【図６】従来の表示装置の基板に形成されている薄膜トランジスタの製造方法の一例を示す工程図で、図５とともに全工程を示した図である。
【図７】従来の表示装置の不都合を示す説明図である。
【図８】本発明による表示装置の他の実施例を示す説明図である。
【符号の説明】
【００８８】
ＳＵＢ１、ＳＵＢ２……基板、ＤＬ……ドレイン信号線、ＧＬ……ゲート信号線、Ｖ……走査信号駆動回路、Ｈｅ……映像信号駆動回路、ＴＦＴ１、ＴＦＴ２……薄膜トランジスタ、ＰＸ……画素電極、Ｃａｄｄ……容量素子、ＧＴ１、ＧＴ２……ゲート電極、２、８……シリコン窒化膜、３……シリコン酸化膜、４、５……アモルファスシリコン層、４ａ……擬似単結晶層、７……高濃度層、ＤＴ１、ＤＴ２……ドレイン電極、ＳＴ１、ＳＴ２……ソース電極、ＳＷ（Ｒ）、ＳＷ（Ｇ）、ＳＷ（Ｂ）……時分割用スイッチ。
【図１】
2009070861.tif 000003
【図２】
2009070861.tif 000004
【図３】
2009070861.tif 000005
【図４】
2009070861.tif 000006
【図５】
2009070861.tif 000007
【図６】
2009070861.tif 000008
【図７】
2009070861.tif 000009
【図８】
2009070861.tif 000010