(57)【要約】【課題】安全で最適な保護動作を行なうことができる放電管点灯装置。【解決手段】負荷の異常状態を検出する異常状態検出回路7は、放電管3の一端の端電圧を整流平滑した電圧を一定の第１比率で分圧した第１基準電圧Vb1と放電管の他端の端電圧を整流平滑した電圧を一定の第１比率で分圧した第２基準電圧Vb2とを生成する基準電圧部Ra1,Rb1,Ra2,Rb2と、放電管の一端の端電圧を整流平滑した電圧を一定の第２比率で分圧した第１検出電圧Vc1と放電管の他端の端電圧を整流平滑した電圧を一定の第２比率で分圧した第２検出電圧Vc2とを生成する検出電圧部Rc1,Rd1,Rc2,Rd2と、第２検出電圧が第１基準電圧に対して所定範囲外である場合に負荷が異常状態であると判定する第１判定部CP1と、第１検出電圧が第２基準電圧に対して所定範囲外である場合に負荷が異常状態であると判定する第２判定部CP2とを備える。【選択図】図１
2009048836.tif 000002
【特許請求の範囲】
【請求項１】
負荷の異常状態を検出する異常状態検出回路を有し、放電管の両端に電圧を出力する放電管点灯装置であって、
前記異常状態検出回路は、
前記放電管の一端の端電圧を整流平滑した電圧を一定の第１比率で分圧した第１基準電圧と前記放電管の他端の端電圧を整流平滑した電圧を一定の第１比率で分圧した第２基準電圧とを生成する基準電圧部と、
前記放電管の一端の端電圧を整流平滑した電圧を一定の第２比率で分圧した第１検出電圧と前記放電管の他端の端電圧を整流平滑した電圧を一定の第２比率で分圧した第２検出電圧とを生成する検出電圧部と、
前記第２検出電圧が前記第１基準電圧に対して所定範囲外である場合に前記負荷が異常状態であると判定する第１判定部と、
前記第１検出電圧が前記第２基準電圧に対して前記所定範囲外である場合に前記負荷が異常状態であると判定する第２判定部と、
を備えることを特徴とする放電管点灯装置。
【請求項２】
前記放電管の両端には逆位相の電圧が出力されることを特徴とする請求項１記載の放電管点灯装置。  
【請求項３】
負荷の異常状態を検出する異常状態検出回路を有し、Ｎ個（Ｎ≧２）の放電管の各々の放電管の一端に電圧を出力する放電管点灯装置であって、
前記異常状態検出回路は、
前記Ｎ個の放電管を１番目からＮ番目と順番付けした場合に、１番目の放電管の一端の端電圧乃至Ｎ番目の放電管の一端の端電圧を整流平滑した電圧を一定の第１比率で分圧した第１基準電圧乃至第Ｎ基準電圧を生成する基準電圧部と、
１番目の放電管の一端の端電圧乃至Ｎ番目の放電管の一端の端電圧を整流平滑した電圧を一定の第２比率で分圧した第１検出電圧乃至第Ｎ検出電圧を生成する検出電圧部と、
前記検出電圧の前に付された数値が前記基準電圧の前に付された数値とは異なる場合のみ、前記検出電圧と前記基準電圧とを比較し、前記検出電圧が前記基準電圧に対して所定範囲外である場合に前記負荷が異常状態であると判定するＮ個の判定部と、
を備えることを特徴とする放電管点灯装置。
【請求項４】
前記放電管は、ＥＥＦＬであることを特徴とする請求項１乃至請求項３のいずれか１項記載の放電管点灯装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に冷陰極管を用いた液晶表示機器等に使用される放電管を点灯させる放電管点灯装置に関する。
【背景技術】
【０００２】
放電管の一端に交流電圧を出力する放電管点灯装置において、負荷の異常状態を検出する異常状態検出回路としては、特許文献１に記載された放電管点灯装置が開示されている。
【０００３】
この放電管点灯装置は、放電灯電流に基づきチョッピング電圧を出力するチョッパ回路と、チョッピング電圧に基づきトランスで昇圧された交流電圧を発生し放電管の一端に交流電圧を印加して放電管を点灯させるＤＣ／ＡＣ変換部と、放電管の他端に接続され且つ放電管に流れる電流を検出する放電管電流検出部とを有する。
【０００４】
そして、負荷の異常時には、放電管電流検出部から放電管電流がチョッパ回路側に帰還されない場合には、トランジスタが停止し、時定数設定回路により所定時間だけ遅延させた後、休止期間調整器に電圧を印加することにより、帰還制御ＩＣのチョッパ回路への出力が停止する。このため、ＤＣ／ＡＣ変換部内のトランスに高電圧が印加されなくなり、トランスの発熱がなくなる。
【特許文献１】特開平７−６５９７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載された放電管点灯装置は、あくまでも放電管の一端に交流電圧を出力する場合にのみ適用可能な回路である。また、特許文献１の放電管点灯装置にはバースト調光時の動作は記載されていない。
【０００６】
仮に、特許文献１の放電管点灯装置により、バースト調光を行なうとすると、保護回路(時定数設定回路及び休止期間調整器)のタイマー期間は、バースト調光の周期よりも充分に長く設定する必要がある。
【０００７】
しかし、このような構成では、実際に負荷が異常状態の場合には、タイマー期間中に、保護回路の一部が破壊してしまうおそれがある。
【０００８】
本発明は、保護回路のタイマー期間をバースト調光の周期よりも短く設定でき、安全で最適な保護動作を行なうことができる放電管点灯装置を提供することにある。
【課題を解決するための手段】
【０００９】
前記課題を解決するために、本発明の請求項１は、負荷の異常状態を検出する異常状態検出回路を有し、放電管の両端に電圧を出力する放電管点灯装置であって、前記異常状態検出回路は、前記放電管の一端の端電圧を整流平滑した電圧を一定の第１比率で分圧した第１基準電圧と前記放電管の他端の端電圧を整流平滑した電圧を一定の第１比率で分圧した第２基準電圧とを生成する基準電圧部と、前記放電管の一端の端電圧を整流平滑した電圧を一定の第２比率で分圧した第１検出電圧と前記放電管の他端の端電圧を整流平滑した電圧を一定の第２比率で分圧した第２検出電圧とを生成する検出電圧部と、前記第２検出電圧が前記第１基準電圧に対して所定範囲外である場合に前記負荷が異常状態であると判定する第１判定部と、前記第１検出電圧が前記第２基準電圧に対して前記所定範囲外である場合に前記負荷が異常状態であると判定する第２判定部とを備えることを特徴とする。
【００１０】
請求項２の発明は、請求項１記載の放電管点灯装置において、前記放電管の両端には逆位相の電圧が出力されることを特徴とする。
【００１１】
請求項３の発明は、負荷の異常状態を検出する異常状態検出回路を有し、Ｎ個（Ｎ≧２）の放電管の各々の放電管の一端に電圧を出力する放電管点灯装置であって、前記異常状態検出回路は、前記Ｎ個の放電管を１番目からＮ番目と順番付けした場合に、１番目の放電管の一端の端電圧乃至Ｎ番目の放電管の一端の端電圧を整流平滑した電圧を一定の第１比率で分圧した第１基準電圧乃至第Ｎ基準電圧を生成する基準電圧部と、１番目の放電管の一端の端電圧乃至Ｎ番目の放電管の一端の端電圧を整流平滑した電圧を一定の第２比率で分圧した第１検出電圧乃至第Ｎ検出電圧を生成する検出電圧部と、前記検出電圧の前に付された数値が前記基準電圧の前に付された数値とは異なる場合のみ、前記検出電圧と前記基準電圧とを比較し、前記検出電圧が前記基準電圧に対して所定範囲外である場合に前記負荷が異常状態であると判定するＮ個の判定部とを備えることを特徴とする。
【００１２】
請求項４の発明は、請求項１乃至請求項３のいずれか１項記載の放電管点灯装置において、前記放電管は、ＥＥＦＬであることを特徴とする。
【発明の効果】
【００１３】
請求項１の発明によれば、放電管の一端の端電圧と他端の端電圧とを比較することで、バースト調光のオフ期間中、第１基準電圧、第２基準電圧、第１検出電圧、及び第２検出電圧の全ての電圧が同一比率で低下するため、負荷の異常状態を誤検知することがない。これにより、保護回路のタイマー期間をバースト調光の周期よりも短く設定でき、安全で最適な保護動作を行なうことができる。
【００１４】
請求項３の発明によれば、バースト調光のオフ期間中、第１基準電圧乃至第Ｎ基準電圧、第１検出電圧乃至第Ｎ検出電圧の全ての電圧が同一比率で低下するため、負荷の異常状態を誤検知することがない。これにより、保護回路のタイマー期間をバースト調光の周期よりも短く設定でき、安全で最適な保護動作を行なうことができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の放電管点灯装置の実施の形態を図面を参照しながら詳細に説明する。
【実施例１】
【００１６】
図１は本発明の実施例１の放電管点灯装置の構成を示す回路図である。実施例１の放電管点灯装置は、特に大型の液晶パネルに用いられ、放電管３の両側に、コネクタ５ａとコネクタ５ｂが接続されるとともに、共振回路とトランスＴ１，Ｔ２と共振回路に電流を流すスイッチング素子Ｑｐ１，Ｑｎ１，Ｑｐ２，Ｑｎ２とをそれぞれ配置し、放電管３の両端に逆位相の電圧を発生させ、直流から正負対称の交流に変換する。放電管３は、冷陰極管（ＣＣＦＬ）である。
【００１７】
図１において、直流電源Ｖｉｎとグランドとの間には、ハイサイドのＰ型ＭＯＳＦＥＴＱｐ１（Ｐ型ＦＥＴＱｐ１と称する。）とローサイドのＮ型ＭＯＳＦＥＴＱｎ１（Ｎ型ＦＥＴＱｎ１と称する。）との直列回路が接続されている。Ｐ型ＦＥＴＱｐ１とＮ型ＦＥＴＱｎ１との接続点とグランドＧＮＤとの間には、コンデンサＣ３ａとトランスＴ１の一次巻線Ｐ１との直列回路が接続されている。Ｐ型ＦＥＴＱｐ１のソースに直流電源Ｖｉｎが供給され、Ｐ型ＦＥＴＱｐ１のゲートは制御回路部１ｂのＤＲＶ１端子に接続されている。Ｎ型ＦＥＴＱｎ１のゲートは制御回路部１ｂのＤＲＶ２端子に接続されている。
【００１８】
トランスＴ１の二次巻線Ｓ１の一端はコネクタ５ａを介して放電管３の一方の電極に接続されている。なお、Ｌｒ１はトランスＴ１のリーケージインダクタンス成分を示している。トランスＴ１の二次巻線Ｓ１の他端はダイオードＤ１ａのカソード及びダイオードＤ２ａのアノードに接続される。ダイオードＤ１ａ，Ｄ２ａ及び抵抗Ｒ４ａは、管電流検出回路を構成し、二次巻線Ｓ１に流れる電流Ｉ１を検出し、検出された電流に比例した電圧を、抵抗Ｒ３ａと制御回路部１ｂのＦＢ１端子を介して内部の誤差増幅器の−端子に出力する。
【００１９】
放電管３の一端とグランドとの間にはコンデンサＣ９ａとコンデンサＣ４ａの直列回路が接続され、コンデンサＣ９ａとコンデンサＣ４ａとの接続点にはダイオードＤ６ａのカソード及びダイオードＤ７ａのアノードに接続される。ダイオードＤ６ａ，Ｄ７ａ及び抵抗Ｒ１１ａ，Ｃ１１ａは、整流平滑回路を構成し、出力電圧ＶＬ１に比例した電圧を検出し、検出された電圧を制御回路部１ｂのＯＶＰ１端子に出力する。
【００２０】
また、直流電源Ｖｉｎとグランドとの間には、Ｐ型ＦＥＴＱｐ２とＮ型ＭＯＳＦＥＴＱｎ２との直列回路が接続されている。Ｐ型ＦＥＴＱｐ２とＮ型ＦＥＴＱｎ２との接続点とグランドＧＮＤとの間には、コンデンサＣ３ｂとトランスＴ２の一次巻線Ｐ２との直列回路が接続されている。Ｐ型ＦＥＴＱｐ２のソースに直流電源Ｖｉｎが供給され、Ｐ型ＦＥＴＱｐ２のゲートは制御回路部１ｂのＤＲＶ３端子に接続されている。Ｎ型ＦＥＴＱｎ２のゲートは制御回路部１ｂのＤＲＶ４端子に接続されている。
【００２１】
トランスＴ２の二次巻線Ｓ２の一端は放電管３の他端の電極に接続されている。なお、Ｌｒ２はトランスＴ２のリーケージインダクタンス成分を示している。トランスＴ２の二次巻線Ｓ２の他端はダイオードＤ１ｂのカソード及びダイオードＤ２ｂのアノードに接続される。ダイオードＤ１ｂ，Ｄ２ｂ及び抵抗Ｒ４ｂは、管電流検出回路を構成し、二次巻線Ｓ２に流れる電流Ｉ２を検出し、検出された電流に比例した電圧を、抵抗Ｒ３ｂと制御回路部１ｂのＦＢ２端子を介し内部のて誤差増幅器の−端子に出力する。
【００２２】
放電管３の他端とグランドとの間にはコンデンサＣ９ｂとコンデンサＣ４ｂの直列回路が接続され、コンデンサＣ９ｂとコンデンサＣ４ｂとの接続点にはダイオードＤ６ｂのカソード及びダイオードＤ７ｂのアノードに接続される。ダイオードＤ６ｂ，Ｄ７ｂ及び抵抗Ｒ１１ｂ，Ｃ１１ｂは、整流平滑回路を構成し、出力電圧ＶＬ２に比例した電圧を検出し、検出された電圧を制御回路部１ｂのＯＶＰ２端子に出力する。
【００２３】
制御回路部１ｂは、スイッチング素子Ｑｐ１，Ｑｎ１を１８０°位相差でトランスＴ１の二次巻線Ｓ１に流れる電流に応じたパルス幅で第１ＰＷＭ制御信号により制御する第１制御部（図示せず）と、第１ＰＷＭ制御信号に同期し、トランスＴ２の二次巻線Ｓ２に流れる電流に応じたパルス幅でスイッチング素子Ｑｐ２，Ｑｎ２とを１８０°位相差で制御する第２制御部（図示せず）とを有している。
【００２４】
図２に従って動作を説明する。第１制御部は、ＦＢ１端子から入力される整流平滑電圧、即ち、二次巻線Ｓ１に流れる電流に応じた電圧と第１閾値電圧との第１誤差電圧ＦＢＯＵＴ１を増幅し、第１誤差電圧ＦＢＯＵＴ１と三角波発振器２５からの三角波信号ＣＦ（Ｃ１）とを比較し、二次巻線Ｓ１に流れる電流に応じたパルス幅のＰＷＭ制御信号を生成し、ＰＷＭ制御信号を反転して駆動信号ＤＲＶ１を生成し、スイッチング素子Ｑｐ１のゲートに出力する。
【００２５】
また、第１制御部は、第１誤差電圧ＦＢＯＵＴ１と三角波発振器２５の三角波信号ＣＦ（Ｃ１）を上下限値の中点で反転した反転信号ＣＦ（Ｃ１’）とを比較し、二次巻線Ｓ１に流れる電流に応じたパルス幅のＰＷＭ制御信号を生成し、ＰＷＭ制御信号を駆動信号ＤＲＶ２としてスイッチング素子Ｑｎ１のゲートに出力する。
【００２６】
第２制御部は、ＦＢ２端子から入力される整流平滑電圧、即ち、二次巻線Ｓ２に流れる電流に応じた電圧と第２基準電圧との第２閾値電圧ＦＢＯＵＴ２を増幅し、第２誤差電圧ＦＢＯＵＴ２と三角波発振器２５からの三角波信号ＣＦ（Ｃ１）とを比較し、二次巻線Ｓ２に流れる電流に応じたパルス幅のＰＷＭ制御信号を生成し、ＰＷＭ制御信号を反転して駆動信号ＤＲＶ３を生成し、スイッチング素子Ｑｐ２のゲートに出力する。
【００２７】
また、第２制御部は、第２誤差電圧ＦＢＯＵＴ２と三角波発振器２５からの三角波信号ＣＦ（Ｃ１）を上下限値の中点で反転した反転信号ＣＦ（Ｃ１’）とを比較し、二次巻線Ｓ２に流れる電流に応じたパルス幅のＰＷＭ制御信号を生成し、ＰＷＭ制御信号を駆動信号ＤＲＶ４としてスイッチング素子Ｑｎ２のゲートに出力する。  
そして、駆動信号ＤＲＶ１，ＤＲＶ２により、Ｐ型ＦＥＴＱｐ１，Ｎ型ＦＥＴＱｎ１を交互にオン／オフし、また、駆動信号ＤＲＶ３，ＤＲＶ４により、Ｐ型ＦＥＴＱｐ２，Ｎ型ＦＥＴＱｎ２を交互にオン／オフし、そのスイッチング動作は、三角波信号ＣＦ（Ｃ１）の波形に基づき、同周波数・同位相で且つ第１及び第２誤差電圧の帰還制御に基づくパルス幅で行なうことで、放電管３に逆相の電力を供給するとともに、放電管３を流れる電流を所定値に制御する。
【００２８】
図３に実施例１の放電管点灯装置のバースト調光の動作波形図を示す。ＲＩ端子に接続された定電流値決定抵抗Ｒ１で制御回路部１ｂ内のカレントミラー回路（図示せず）により任意に設定される電流Ｉ１により、ＣＢ端子に接続された低周波発振器用コンデンサＣ２の充放電が行われて、低周波の三角波信号ＣＢ（Ｃ２）が発生する。この低周波の三角波信号ＣＢ（Ｃ２）は、立ち上がり傾斜と立ち下がり傾斜が同じである。
【００２９】
制御回路部１ｂは、ＣＢ端子のコンデンサＣ２の電圧と、ＢＵＲＳＴ端子に入力された電圧とを比較し、ＢＵＲＳＴ端子電圧がコンデンサＣ２の電圧より低い場合には、即ち、バースト調光オフ期間（例えば時刻ｔ１〜ｔ２）には、ＦＢ１端子とＦＢ２端子から電流を流出させて、第１及び第２誤差電圧ＦＢＯＵＴ１，ＦＢＯＵＴ２が放電管３への供給電力を絞る方向に動作させる。これにより、出力を間欠発振させて供給電力を減らし、バースト調光を行なう。制御回路部１ｂ内のバースト調光三角波発振器２６は、バースト調光動作時に電力供給を間欠的に行うためのバースト調光信号を第１制御部及び第２制御部に同時に出力する。
【００３０】
(異常状態検出回路)
次に、実施例１の特徴である異常状態検出回路について説明する。図１において、異常状態検出回路７は、放電管３の一端の端電圧と他端の端電圧とを比較することで、放電管３の異常状態を検出する。
【００３１】
Ｃｓ１，Ｃｓ２は、パネルのフレームＧＮＤ間との浮遊容量である。放電管３の一端側に設けられたコンデンサＣ９ａとコンデンサＣ４ａとの中点にはダイオードＤａ１のアノードが接続され、ダイオードＤａ１のカソードにはコンデンサＣａ１の一端と抵抗Ｒａ１の一端と抵抗Ｒｃ１の一端とが接続され、コンデンサＣａ１の他端は接地されている。抵抗Ｒａ１の他端には抵抗Ｒｂ１の一端が接続され、抵抗Ｒｂ１の他端は接地されている。抵抗Ｒｃ１の他端には抵抗Ｒｄ１の一端が接続され、抵抗Ｒｄ１の他端は接地されている。
【００３２】
抵抗Ｒａ１と抵抗Ｒｂ１との接続点における分圧電圧は、コンデンサＣａ１の両端電圧Ｖａ１を抵抗Ｒａ１と抵抗Ｒｂ１とで分圧した電圧であり、この分圧電圧は第１基準電圧Ｖｂ１としてコンパレータＣＰ１の＋入力端子に出力される。抵抗Ｒｃ１と抵抗Ｒｄ１との接続点における分圧電圧は、コンデンサＣａ１の両端電圧Ｖａ１を抵抗Ｒｃ１と抵抗Ｒｄ１とで分圧した電圧であり、この分圧電圧は第１検出電圧Ｖｃ１としてコンパレータＣＰ２の−入力端子に出力される。
【００３３】
放電管３の他端側に設けられたコンデンサＣ９ｂとコンデンサＣ４ｂとの中点にはダイオードＤａ２のアノードが接続され、ダイオードＤａ２のカソードにはコンデンサＣａ２の一端と抵抗Ｒａ２の一端と抵抗Ｒｃ２の一端とが接続され、コンデンサＣａ２の他端は接地されている。抵抗Ｒａ２の他端には抵抗Ｒｂ２の一端が接続され、抵抗Ｒｂ２の他端は接地されている。抵抗Ｒｃ２の他端には抵抗Ｒｄ２の一端が接続され、抵抗Ｒｄ２の他端は接地されている。
【００３４】
抵抗Ｒａ２と抵抗Ｒｂ２との接続点における分圧電圧は、コンデンサＣａ２の両端電圧Ｖａ２を抵抗Ｒａ２と抵抗Ｒｂ２とで分圧した電圧であり、この分圧電圧は第２基準電圧Ｖｂ２としてコンパレータＣＰ２の＋入力端子に出力される。抵抗Ｒｃ２と抵抗Ｒｄ２との接続点における分圧電圧は、コンデンサＣａ２の両端電圧Ｖａ２を抵抗Ｒｃ２と抵抗Ｒｄ２とで分圧した電圧であり、この分圧電圧は第２検出電圧Ｖｃ２としてコンパレータＣＰ１の−入力端子に出力される。
【００３５】
抵抗Ｒａ１、抵抗Ｒｂ１、抵抗Ｒａ２、抵抗Ｒｂ２、第１基準電圧Ｖｂ１、及び第２基準電圧Ｖｂ２は、基準電圧部に対応する。抵抗Ｒｃ１、抵抗Ｒｄ１、抵抗Ｒｃ２、抵抗Ｒｄ２、第１検出電圧Ｖｃ１、及び第２検出電圧Ｖｃ２は、検出電圧部に対応する。
【００３６】
コンパレータＣＰ１（第１判定部）は、オープン・コレクタ・タイプのコンパレータであり、抵抗Ｒａ１と抵抗Ｒｂ１との接続点における第１基準電圧Ｖｂ１と抵抗Ｒｃ２と抵抗Ｒｄ２との接続点における第２検出電圧Ｖｃ２とを比較し、第２検出電圧Ｖｃ２が第１基準電圧Ｖｂ１に対して所定範囲外である場合に放電管３が異常状態であると判定し、その判定結果を制御回路部１ｂのＰＲＯ端子に出力する。
【００３７】
コンパレータＣＰ２（第２判定部）は、オープン・コレクタ・タイプのコンパレータであり、抵抗Ｒａ２と抵抗Ｒｂ２との接続点における第２基準電圧Ｖｂ２と抵抗Ｒｃ１と抵抗Ｒｄ１との接続点における第１検出電圧Ｖｃ１とを比較し、第１検出電圧Ｖｃ１が第２基準電圧Ｖｂ２に対して所定範囲外である場合に放電管３が異常状態であると判定し、その判定結果を制御回路部１ｂのＰＲＯ端子に出力する。
【００３８】
電源電圧ＲＥＧとグランドとの間には抵抗Ｒｅと抵抗Ｒｆとの直列回路が接続され、抵抗Ｒｅと抵抗Ｒｆとの接続点は、コンパレータＣＰ１の出力端子とコンパレータＣＰ２の出力端子とに接続されている。
【００３９】
次に、このように構成された異常状態検出回路７の動作を説明する。なお、各抵抗の定数は、Ｒａ１＝Ｒａ２、Ｒｂ１＝Ｒｂ２、Ｒｃ１＝Ｒｃ２、Ｒｄ１＝Ｒｄ２と設定されている。また、各コンデンサの定数は、Ｃ９ａ＝Ｃ９ｂ、Ｃ４ａ＝Ｃ４ｂと設定される。
【００４０】
まず、ダイオードＤａ１のアノードには電圧ＶＬ１をコンデンサＣ９ａとコンデンサＣ４ａとで分圧した電圧が印加される。この分圧電圧は、ダイオードＤａ１とコンデンサＣａ１とにより整流平滑されて、コンデンサＣａ１の両端には電圧Ｖａ１が得られる。第１基準電圧Ｖｂ１は、電圧Ｖａ１を抵抗Ｒａ１と抵抗Ｒｂ１とで分圧した電圧である。第１検出電圧Ｖｃ１は、電圧Ｖａ１を抵抗Ｒｃ１と抵抗Ｒｄ１とで分圧した電圧である。
【００４１】
また、ダイオードＤａ２のアノードには電圧ＶＬ２をコンデンサＣ９ｂとコンデンサＣ４ｂとで分圧した電圧が印加される。この分圧電圧は、ダイオードＤａ２とコンデンサＣａ２とにより整流平滑されて、コンデンサＣａ２の両端には電圧Ｖａ２が得られる。第２基準電圧Ｖｂ２は、電圧Ｖａ２を抵抗Ｒａ２と抵抗Ｒｂ２とで分圧した電圧である。第２検出電圧Ｖｃ２は、電圧Ｖａ２を抵抗Ｒｃ２と抵抗Ｒｄ２とで分圧した電圧である。
【００４２】
従って、負荷が異常状態でない場合には、電圧ＶＬ１と電圧ＶＬ２とは互いに位相が１８０°異なるが、電圧実効値は略同じである。このため、電圧ＶＬ１と電圧ＶＬ２とを分圧・整流・平滑した第１基準電圧Ｖｂ１、第２基準電圧Ｖｂ２、第１検出電圧Ｖｃ１、第２検出電圧Ｖｃ２との関係は、Ｖｂ１≒Ｖｂ２、Ｖｃ１≒Ｖｃ２である。また、負荷が異常状態でない場合には、Ｖｃ１≒Ｖｃ２は、Ｖｂ１≒Ｖｂ２よりも、例えば１０％程度低い値になるように設定されている。
【００４３】
負荷が異常状態でない場合には、Ｖｂ１＞Ｖｃ２、Ｖｂ２＞Ｖｃ１である。このため、コンパレータＣＰ１とコンパレータＣＰ２とは、ともにＨレベルを出力する。このため、ＲＰＯ（保護）端子電圧は、電源電圧ＲＥＧを抵抗Ｒｅと抵抗Ｒｆとで分圧した電圧、即ち、ＰＲＯ端子に接続された制御回路部１ｂ内部のウインドウコンパレータの入力電圧がＨレベルでもＬレベルでもない電圧となる。従って、保護回路は動作せず、放電管３への出力を続ける。
【００４４】
一方、負荷が異常状態である場合、即ち、電圧ＶＬ１と電圧ＶＬ２の電圧に電位差が発生する。例えば、電圧ＶＬ１が電圧ＶＬ２よりも高い場合には、コンパレータＣＰ１は、Ｈレベルを出力するが、コンパレータＣＰ２は、Ｌレベルを出力し、ＲＰＯ端子電圧がＬレベルとなる。
【００４５】
また、電圧ＶＬ２が電圧ＶＬ１よりも高い場合には、コンパレータＣＰ１の出力はＬレベルを出力するが、コンパレータＣＰ２はＨレベルを出力し、ＲＰＯ端子電圧がＬレベルとなる。
【００４６】
従って、制御回路部１ｂは、ＣＴ端子のコンデンサＣ８で決まるタイマー回路２３によるタイマー期間後に、出力シャットダウン回路が動作し、放電管３への電圧（電力）の出力を停止する。
【００４７】
また、放電管３の一端の端電圧と他端の端電圧とを比較することで、バースト調光のオフ期間中、第１基準電圧Ｖｂ１、第２基準電圧Ｖｂ２、第１検出電圧Ｖｃ１、及び第２検出電圧Ｖｃ２の全ての電圧が同一比率で低下するため、負荷の異常状態を誤検知することがない。これにより、保護回路のタイマー期間をバースト調光の周期よりも短く設定でき、安全で最適な保護動作を行なうことができる。
【００４８】
このように、簡素な構成で、放電管３の一端がパネルのフレームＧＮＤに短絡している状態や、パネルと接続される配線のコネクタ５ａ，５ｂの内の一方の配線のコネクタが脱却している状態や、放電管３の一端がオープン（開放）の状態など、複数モードの負荷の異常状態を検出することができる。
【００４９】
即ち、本発明を用いることで、放電管３の一方の端電圧と他方の端電圧とに電位差が生じる状態であれば、負荷のあらゆる異常状態を検出でき、放電管３の寿命末期に、ガラス管が脆くなったり、スパッタの堆積によって発生する異常グロー放電（スローリーク）や、周辺部品・パターンへのアーク放電なども検出・保護を行うことができる。
【００５０】
なお、負荷である放電管は、必ずしも冷陰極管である必要はなく、ＥＥＦＬ（External Electrode Fluorescent Lamp;外部電極蛍光ランプ）でも良い。また、冷陰極管の両端に直列にコンデンサを接続した、等価ＥＥＦＬ負荷などを用いても良い。
【実施例２】
【００５１】
図４は本発明の実施例２の放電管点灯装置の構成を示す回路図である。図４に示す実施例２の放電管点灯装置は、図１に示す実施例１の放電管点灯装置に対して、コネクタ５ａとコネクタ５ｂとの間に、並列に接続された複数の放電管３ａ，３ｂ，３ｃ・・・を設けた点が異なる。
【００５２】
このような実施例２の放電管点灯装置によれば、負荷が、正インピーダンス特性を示す放電管の場合には、複数の放電管３ａ，３ｂ，３ｃ・・・を並列接続したものを、まとめて１つの放電管負荷と見なすことができ、実施例１の放電管点灯装置の動作及び効果と同様な動作及び効果が得られる。
【実施例３】
【００５３】
図５−Ａは実施例３の放電管点灯装置の一部分を示す図である。図５−Ｂは実施例３の放電管点灯装置の残りの部分を示す図である。図６は本発明の実施例３に係る放電管点灯装置の異常状態検出回路の主構成を示す回路図である。
【００５４】
図５−Ａにおいて、直流電源Ｖｉｎとグランドとの間には、Ｐ型ＦＥＴＱｐ１とＮ型ＦＥＴＱｎ１との直列回路が接続されている。Ｐ型ＦＥＴＱｐ１とＮ型ＦＥＴＱｎ１との接続点は、コンデンサＣ３ａを介して共振回路のトランスＴ１の１次巻線Ｐ１に接続されている。トランスＴ１の２次巻線Ｓ１はコネクタ５ａを介して放電管３ａの一端に接続されている。
【００５５】
Ｐ型ＦＥＴＱｐ１とＮ型ＦＥＴＱｎ１との接続点は、コンデンサＣ３ｂを介して共振回路のトランスＴ２の１次巻線Ｐ２に接続されている。トランスＴ２の２次巻線Ｓ２はコネクタ５ｂを介して放電管３ｂの一端に接続されている。
【００５６】
Ｐ型ＦＥＴＱｐ１とＮ型ＦＥＴＱｎ１との接続点は、コンデンサＣ３ｃを介して共振回路のトランスＴ３の１次巻線Ｐ３に接続されている。トランスＴ３の２次巻線Ｓ３はコネクタ５ｃを介して放電管３ｃの一端に接続されている。放電管３ａ〜３ｃの他端は、接地されている。
【００５７】
Ｐ型ＦＥＴＱｐ１のソースに直流電源Ｖｉｎが供給され、Ｐ型ＦＥＴＱｐ１のゲートは制御回路部１ｂのＤＲＶ１端子に接続されている。Ｎ型ＦＥＴＱｎ１のゲートは制御回路部１ｂのＤＲＶ２端子に接続されている。
【００５８】
なお、Ｌｒ１〜Ｌｒ３はトランスＴ１〜Ｔ３のリーケージインダクタンス成分を示している。
【００５９】
トランスＴ１の二次巻線Ｓ１の他端はダイオードＤ１ａのカソード及びダイオードＤ２ａのアノードに接続される。ダイオードＤ１ａ，Ｄ２ａ及び抵抗Ｒ４ａは、管電流検出回路を構成し、二次巻線Ｓ１に流れる電流Ｉ１を検出し、検出された電流に比例した電圧を、抵抗Ｒ３ａと抵抗ｒ１と制御回路部１ｂのＦＢ１端子を介して内部の誤差増幅器の−端子に出力する。
【００６０】
放電管３の一端とグランドとの間にはコンデンサＣ９ａとコンデンサＣ４ａの直列回路が接続され、コンデンサＣ９ａとコンデンサＣ４ａとの接続点にはダイオードＤ６ａのカソード及びダイオードＤ７ａのアノードに接続される。ダイオードＤ６ａ，Ｄ７ａ及び抵抗Ｒ１１，Ｃ１１は、整流平滑回路を構成し、出力電圧ＶＬ１に比例した電圧を検出し、検出された電圧を制御回路部１ｂのＯＶＰ１端子に出力する。
【００６１】
トランスＴ２の二次巻線Ｓ２の他端はダイオードＤ１ｂのカソード及びダイオードＤ２ｂのアノードに接続される。ダイオードＤ１ｂ，Ｄ２ｂ及び抵抗Ｒ４ｂは、管電流検出回路を構成し、二次巻線Ｓ２に流れる電流Ｉ２を検出し、検出された電流に比例した電圧を、抵抗Ｒ３ｂと抵抗ｒ１と制御回路部１ｂのＦＢ１端子を介して内部の誤差増幅器の−端子に出力する。
【００６２】
放電管３の一端とグランドとの間にはコンデンサＣ９ｂとコンデンサＣ４ｂの直列回路が接続され、コンデンサＣ９ｂとコンデンサＣ４ｂとの接続点にはダイオードＤ６ｂのカソード及びダイオードＤ７ｂのアノードに接続される。ダイオードＤ６ｂ，Ｄ７ｂ及び抵抗Ｒ１１，Ｃ１１は、整流平滑回路を構成し、出力電圧ＶＬ２に比例した電圧を検出し、検出された電圧を制御回路部１ｂのＯＶＰ１端子に出力する。
【００６３】
トランスＴ２の二次巻線Ｓ３の他端はダイオードＤ１ｃのカソード及びダイオードＤ２ｃのアノードに接続される。ダイオードＤ１ｃ，Ｄ２ｃ及び抵抗Ｒ４ｃは、管電流検出回路を構成し、二次巻線Ｓ３に流れる電流Ｉ３を検出し、検出された電流に比例した電圧を、抵抗Ｒ３ｃと抵抗ｒ１と制御回路部１ｂのＦＢ１端子を介して内部の誤差増幅器の−端子に出力する。
【００６４】
放電管３の一端とグランドとの間にはコンデンサＣ９ｃとコンデンサＣ４ｃの直列回路が接続され、コンデンサＣ９ｃとコンデンサＣ４ｃとの接続点にはダイオードＤ６ｃのカソード及びダイオードＤ７ｃのアノードに接続される。ダイオードＤ６ｃ，Ｄ７ｃ及び抵抗Ｒ１１，Ｃ１１は、整流平滑回路を構成し、出力電圧ＶＬ３に比例した電圧を検出し、検出された電圧を制御回路部１ｂのＯＶＰ１端子に出力する。
【００６５】
なお、Ｉ１からＩ３の合成電流が制御回路部１ｂ内部の誤差増幅器の−端子に出力される。また、ＶＬ１〜ＶＬ３に比例した検出電圧のうち、最も高い電圧信号が制御回路部１ｂのＯＶＰ１端子に出力される。
【００６６】
(異常状態検出回路)
次に、実施例３の特徴である異常状態検出回路について説明する。図５−Ｂにおいて、異常状態検出回路７ａは、放電管３の一端の端電圧と他端の端電圧とを比較することで、放電管３の異常状態を検出する。
【００６７】
Ｃｓ１，Ｃｓ２，Ｃｓ３は、パネルのフレームＧＮＤ間との浮遊容量である。放電管３ａの一端側に設けられたコンデンサＣ９ａとコンデンサＣ４ａとの中点にはダイオードＤａ１のアノードが接続され、ダイオードＤａ１のカソードにはコンデンサＣａ１の一端と抵抗Ｒａ１の一端と抵抗Ｒｃ１の一端とが接続され、コンデンサＣａ１の他端は接地されている。抵抗Ｒａ１の他端には抵抗Ｒｂ１の一端が接続され、抵抗Ｒｂ１の他端は接地されている。抵抗Ｒｃ１の他端には抵抗Ｒｄ１の一端が接続され、抵抗Ｒｄ１の他端は接地されている。
【００６８】
抵抗Ｒａ１と抵抗Ｒｂ１との接続点における分圧電圧は、コンデンサＣａ１の両端電圧Ｖａ１を抵抗Ｒａ１と抵抗Ｒｂ１とで分圧した電圧であり、この分圧電圧は第１基準電圧Ｖｂ１としてコンパレータＣＰ１の＋入力端子に出力される。抵抗Ｒｃ１と抵抗Ｒｄ１との接続点における分圧電圧は、コンデンサＣａ１の両端電圧Ｖａ１を抵抗Ｒｃ１と抵抗Ｒｄ１とで分圧した電圧であり、この分圧電圧は第１検出電圧Ｖｃ１としてコンパレータＣＰ２の−入力端子に出力される。
【００６９】
放電管３ｂの一端側に設けられたコンデンサＣ９ｂとコンデンサＣ４ｂとの中点にはダイオードＤａ２のアノードが接続され、ダイオードＤａ２のカソードにはコンデンサＣａ２の一端と抵抗Ｒａ２の一端と抵抗Ｒｃ２の一端とが接続され、コンデンサＣａ２の他端は接地されている。抵抗Ｒａ２の他端には抵抗Ｒｂ２の一端が接続され、抵抗Ｒｂ２の他端は接地されている。抵抗Ｒｃ２の他端には抵抗Ｒｄ２の一端が接続され、抵抗Ｒｄ２の他端は接地されている。
【００７０】
抵抗Ｒａ２と抵抗Ｒｂ２との接続点における分圧電圧は、コンデンサＣａ２の両端電圧Ｖａ２を抵抗Ｒａ２と抵抗Ｒｂ２とで分圧した電圧であり、この分圧電圧は第２基準電圧Ｖｂ２としてコンパレータＣＰ２の＋入力端子に出力される。抵抗Ｒｃ２と抵抗Ｒｄ２との接続点における分圧電圧は、コンデンサＣａ２の両端電圧Ｖａ２を抵抗Ｒｃ２と抵抗Ｒｄ２とで分圧した電圧であり、この分圧電圧は第２検出電圧Ｖｃ２としてコンパレータＣＰ３の−入力端子に出力される。
【００７１】
放電管３ｃの一端側に設けられたコンデンサＣ９ｃとコンデンサＣ４ｃとの中点にはダイオードＤａ３のアノードが接続され、ダイオードＤａ３のカソードにはコンデンサＣａ３の一端と抵抗Ｒａ３の一端と抵抗Ｒｃ３の一端とが接続され、コンデンサＣａ３の他端は接地されている。抵抗Ｒａ３の他端には抵抗Ｒｂ３の一端が接続され、抵抗Ｒｂ３の他端は接地されている。抵抗Ｒｃ３の他端には抵抗Ｒｄ３の一端が接続され、抵抗Ｒｄ３の他端は接地されている。
【００７２】
抵抗Ｒａ３と抵抗Ｒｂ３との接続点における分圧電圧は、コンデンサＣａ３の両端電圧Ｖａ３を抵抗Ｒａ３と抵抗Ｒｂ３とで分圧した電圧であり、この分圧電圧は第３基準電圧Ｖｂ３としてコンパレータＣＰ３の＋入力端子に出力される。抵抗Ｒｃ３と抵抗Ｒｄ３との接続点における分圧電圧は、コンデンサＣａ３の両端電圧Ｖａ３を抵抗Ｒｃ３と抵抗Ｒｄ３とで分圧した電圧であり、この分圧電圧は第３検出電圧Ｖｃ３としてコンパレータＣＰ１の−入力端子に出力される。
【００７３】
抵抗Ｒａ１、抵抗Ｒｂ１、抵抗Ｒａ２、抵抗Ｒｂ２、抵抗Ｒａ３、抵抗Ｒｂ３、第１基準電圧Ｖｂ１、第２基準電圧Ｖｂ２、及び第３基準電圧Ｖｂ３は、基準電圧部に対応する。抵抗Ｒｃ１、抵抗Ｒｄ１、抵抗Ｒｃ２、抵抗Ｒｄ２、抵抗Ｒｃ３、抵抗Ｒｄ３、第１検出電圧Ｖｃ１、第２検出電圧Ｖｃ２及び第３検出電圧Ｖｃ３は、検出電圧部に対応する。
【００７４】
コンパレータＣＰ１（第１判定部）は、オープン・コレクタ・タイプのコンパレータであり、抵抗Ｒａ１と抵抗Ｒｂ１との接続点における第１基準電圧Ｖｂ１と抵抗Ｒｃ３と抵抗Ｒｄ３との接続点における第３検出電圧Ｖｃ３とを比較し、第３検出電圧Ｖｃ３が第１基準電圧Ｖｂ１に対して所定範囲外である場合に放電管３ａまたは３ｃが異常状態であると判定し、その判定結果を制御回路部１ｂのＰＲＯ端子に出力する。
【００７５】
コンパレータＣＰ２（第２判定部）は、オープン・コレクタ・タイプのコンパレータであり、抵抗Ｒａ２と抵抗Ｒｂ２との接続点における第２基準電圧Ｖｂ２と抵抗Ｒｃ１と抵抗Ｒｄ１との接続点における第１検出電圧Ｖｃ１とを比較し、第１検出電圧Ｖｃ１が第２基準電圧Ｖｂ２に対して所定範囲外である場合に放電管３ａまたは３ｂが異常状態であると判定し、その判定結果を制御回路部１ｂのＰＲＯ端子に出力する。
【００７６】
コンパレータＣＰ３（第３判定部）は、オープン・コレクタ・タイプのコンパレータであり、抵抗Ｒａ３と抵抗Ｒｂ３との接続点における第３基準電圧Ｖｂ３と抵抗Ｒｃ２と抵抗Ｒｄ２との接続点における第２検出電圧Ｖｃ２とを比較し、第２検出電圧Ｖｃ２が第３基準電圧Ｖｂ３に対して所定範囲外である場合に放電管３ｂまたは３ｃが異常状態であると判定し、その判定結果を制御回路部１ｂのＰＲＯ端子に出力する。
【００７７】
電源電圧ＲＥＧとグランドとの間には抵抗Ｒｅと抵抗Ｒｆとの直列回路が接続され、抵抗Ｒｅと抵抗Ｒｆとの接続点は、コンパレータＣＰ１の出力端子とコンパレータＣＰ２の出力端子とコンパレータＣＰ３の出力端子とに接続されている。
【００７８】
なお、Ｒａ１／Ｒｂ１＝Ｒａ２／Ｒｂ２＝Ｒａ３／Ｒｂ３＞Ｒｃ１／Ｒｄ１＝Ｒｃ２／Ｒｄ２＝Ｒｃ３／Ｒｄ３とし、Ｃ９ａ／Ｃ４ａ＝Ｃ９ｂ／Ｃ４ｂ＝Ｃ９ｃ／Ｃ４ｃとする。
【００７９】
図６に示すように、コンパレータＣＰ１〜ＣＰ３の出力端子をｐ，ｑ，ｒとした場合に、各コンパレータＣＰ１〜ＣＰ３の各出力は、Ｈレベル（Ｈ）又はＬレベル（Ｌ）となる。図６では、放電管３ａ〜３ｃをＣＣＦＬ１〜３とした。
【００８０】
ＣＣＦＬ１〜３の全てが正常である場合には、各コンパレータＣＰ１〜ＣＰ３の出力は全てＨレベルとなる。また、ＣＣＦＬ１の電圧が低下した場合には、ＣＰ１の出力のみがＬレベルになる。ＣＣＦＬ２の電圧が低下した場合には、ＣＰ２の出力のみがＬレベルになる。ＣＣＦＬ３の電圧が低下した場合には、ＣＰ３の出力のみがＬレベルになる。
【００８１】
なお、２本のＣＣＦＬの電圧が同時に低下した場合には、該当する２本の電圧を比較するコンパレータの入力は、それぞれのＣＣＦＬの電圧の低下レベルによって異なることが考えられる。
【００８２】
しかし、この場合でも他のコンパレータがＬレベルになる。例えば、ＣＣＦＬ１とＣＣＦＬ２の電圧が低下した場合には、ＣＰ１の出力がＬレベルになる。なお、２本のＣＣＦＬの電圧が同じに低下した場合、例えば、ＣＣＦＬ１とＣＣＦＬ２の電圧が低下した場合に、分圧抵抗の比率を超える程度にＣＣＦＬ２の電圧低下がＣＣＬＦ１の電圧低下より大きくなると、ＣＯＭＰ２の出力はＬレベルになる。
【００８３】
従って、３本の放電管が全て異常となることは確率的にはきわめて低いが、例えその場合であっても、ＣＣＦＬ１〜ＣＣＦＬ３の電圧に電位差が生じる状態であれば、ＣＰ１〜ＣＰ３のうちのいずれかのコンパレータがＬレベルとなるため、実質的にはこの場合でも安全で最適な保護動作を行うことができる。
【００８４】
なお、実施例３では、３つの放電管３ａ〜３ｃに対応して異常状態検出回路７ａに、３つの基準電圧部Ｒａ１，Ｒｂ１，Ｒａ２，Ｒｂ２，Ｒａ３，Ｒｂ３、３つの検出電圧部Ｒｃ１，Ｒｄ１，Ｒｃ２，Ｒｄ２，Ｒｃ３，Ｒｄ３、３つのコンパレータＣＰ１〜ＣＰ３を設けたが、放電管は３つに限定されることなく、放電管は２つ以上であれば良く、この場合にも放電放電管の数と同数の基準電圧部、同数の検出電圧部、同数のコンパレータを設けることにより、実施例３の動作及び効果と同様な動作及び効果が得られる。
【図面の簡単な説明】
【００８５】
【図１】本発明の実施例１の放電管点灯装置の構成を示す回路図である。
【図２】実施例１の放電管点灯装置の各スイッチング素子の駆動信号の動作波形を示す図である。
【図３】実施例１の放電管点灯装置のバースト調光の動作波形図である。
【図４】本発明の実施例２の放電管点灯装置の構成を示す回路図である。
【図５−Ａ】実施例３の放電管点灯装置の一部分を示す図である。
【図５−Ｂ】実施例３の放電管点灯装置の残りの部分を示す図である。
【図６】本発明の実施例３に係る放電管点灯装置の異常状態検出回路の主構成を示す回路図である。
【符号の説明】
【００８６】
Ｔ１，Ｔ２，Ｔ３  トランス
１ｂ  制御回路部
３，３ａ〜３ｃ  放電管
５ａ，５ｂ，５ｃ  コネクタ
７，７ａ  異常状態検出回路  
２３   タイマー回路
２５  三角波発振器
２６  バースト調光三角波発振器
Ｑｐ１，Ｑｐ２  Ｐ型ＦＥＴ
Ｑｎ１，Ｑｎ２  Ｎ型ＦＥＴ
Ｒ１，Ｒ２  定電流決定抵抗
Ｃ１，Ｃ２  コンデンサ
ＣＰ１，ＣＰ２  コンパレータ
Ｒａ１，Ｒａ２，Ｒｂ１，Ｒｂ２，Ｒｃ１，Ｒｃ２，Ｒｄ１，Ｒｄ２  抵抗
【図１】
2009048836.tif 000003
【図２】
2009048836.tif 000004
【図３】
2009048836.tif 000005
【図４】
2009048836.tif 000006
【図５−Ａ】
2009048836.tif 000007
【図５−Ｂ】
2009048836.tif 000008
【図６】
2009048836.tif 000009