(57)【要約】【課題】ダブルＬＤＤ構造を改善し、リーク電流のばらつきの少ない薄膜トランジスタを提供する。【解決手段】基板１には、第１平面１１と、これより高い第２平面１２と、第１平面１１と第２平面１２を接続する段差１３とが形成されている。半導体薄膜２は、第１平面１１に沿った第１領域から、段差１３に沿った中間領域を経て、第２平面１２に沿った第２領域まで連続している。第１領域には、チャネル領域ＣＨとこれに連続する第１の低濃度不純物領域ＬＤＤ１とが形成され、第２領域には、ソースＳ又はドレインＤとなる導電性領域が形成され、中間領域には第１の低濃度不純物領域ＬＤＤ１と導電性領域とを接続する第２の低濃度不純物領域ＬＤＤ２が形成されている。【選択図】図１
2009170477.tif 000002
【特許請求の範囲】
【請求項１】
基板上に配された半導体薄膜と、ゲート電極と、該半導体薄膜と該ゲート電極との間に配された絶縁膜とからなり、
該半導体薄膜は、該ゲート電極に整合したチャネル領域と、ソース又はドレインとなる所定の不純物濃度の導電性領域と、該チャネル領域と該導電性領域との間で該導電性領域より不純物濃度の低い低濃度不純物領域とを含む薄膜トランジスタであって、
前記基板には、第１平面と、これより高い第２平面と、該第１平面と該第２平面を接続する段差とが形成されており、
前記半導体薄膜は、該第１平面に沿った第１領域から、該段差に沿った中間領域を経て、該第２平面に沿った第２領域まで連続しており、
第１領域には、チャネル領域とこれに連続する第１の低濃度不純物領域とが形成され、
第２領域には、ソース又はドレインとなる導電性領域が形成され、
中間領域には第１の低濃度不純物領域と導電性領域とを接続する第２の低濃度不純物領域が形成されていることを特徴とする薄膜トランジスタ。
【請求項２】
前記第１の低濃度不純物領域と第２の低濃度不純物領域は、異なる不純物濃度を有することを特徴とする請求項１記載の薄膜トランジスタ。
【請求項３】
前記第１の低濃度不純物領域は第２の低濃度不純物領域よりも低い不純物濃度を有することを特徴とする請求項１記載の薄膜トランジスタ。
【請求項４】
前記第１の低濃度不純物領域と第２の低濃度不純物領域は、該半導体薄膜に対する一回の不純物注入処理で同時に形成されることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項５】
行状の走査線と、列状の信号線と、両者の交差部に位置する画素とが基板上に集積形成されており、
前記画素は、電気光学素子と、該走査線と該信号線に接続して該電気光学素子を駆動する薄膜トランジスタとを含む表示装置において、
前記薄膜トランジスタは、半導体薄膜と、ゲート電極と、該半導体薄膜と該ゲート電極との間に配された絶縁膜とからなり、
該半導体薄膜は、該ゲート電極に整合したチャネル領域と、ソース又はドレインとなる所定の不純物濃度の導電性領域と、該チャネル領域と該導電性領域との間で該導電性領域より不純物濃度の低い低濃度不純物領域とを含み、
前記基板には、第１平面と、これより高い第２平面と、該第１平面と該第２平面を接続する段差とが形成されており、
前記半導体薄膜は、該第１平面に沿った第１領域から、該段差に沿った中間領域を経て、該第２平面に沿った第２領域まで連続しており、
第１領域には、チャネル領域とこれに連続する第１の低濃度不純物領域が形成され、
第２領域には、ソース又はドレインとなる導電性領域が形成され、
中間領域には第１の低濃度不純物領域と導電性領域とを接続する第２の低濃度不純物領域が形成されていることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ及びこれを画素のスイッチング素子に組み込んだアクティブマトリクス型の表示装置に関する。より詳しくは、薄膜トランジスタのＬＤＤ構造に関する。
【背景技術】
【０００２】
薄膜トランジスタは、例えばアクティブマトリクス型表示装置の画素のスイッチング素子となる。薄膜トランジスタは、基板上に配された半導体薄膜と、ゲート電極と、この半導体薄膜とゲート電極との間に配されたゲート絶縁膜とからなる。半導体薄膜は例えばポリシリコン膜からなり、ゲート電極に整合したチャネル領域と、ソースまたはドレインとなる所定の不純物濃度の導電性領域と、チャネル領域と導電性領域との間で導電性領域より不純物濃度の低い低濃度不純物領域（ＬＤＤ領域）とを含む。ＬＤＤ領域は、薄膜トランジスタのリーク電流を抑制する機能を有する。この様なＬＤＤ領域を備えた薄膜トランジスタは、例えば以下の特許文献１及び２に記載されている。
【特許文献１】特開２００５−３３３１１８公報
【特許文献２】特開２００５−２２９１２４公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来の薄膜トランジスタは、リーク電流を抑制するために、チャネル領域と導電性領域（ソース／ドレイン領域）との間にＬＤＤ領域を備えている。しかしながら単純なＬＤＤ領域では平均値で見ると十分にリーク電流のレベルを抑制できず、高品質のアクティブマトリクス型表示装置の画素スイッチング素子としては不適当である。そこで、ＬＤＤ領域を二分割して、その不純物濃度に差を持たせた構造（ダブルＬＤＤ構造）が開発されている。ダブルＬＤＤ構造はリーク電流の平均レベルを抑制することで、画面の黒レベルを深く沈ませることができ、すっきりとした表示が得られる。
【０００４】
しかしながら、従来のダブルＬＤＤ構造は、比較的不純物濃度の低い第１ＬＤＤ領域と、これより不純物濃度の高い第２ＬＤＤ領域を形成するため、不純物注入処理を２回に分けて行わなければならず、製造プロセスが複雑化するという課題がある。また不純物注入処理を２回に分けて行うため、選択注入用マスクのパターニングプロセスも２回行わなければならず、パターニングの製造ばらつきにより、薄膜トランジスタの特性値にもばらつきが生じる。ダブルＬＤＤ構造とすることでリーク電流の平均レベルを抑制することはできるが、個々の薄膜トランジスタのリーク電流値にばらつきが生じるという課題がある。これを画素スイッチング用トランジスタに応用した場合、個々の薄膜トランジスタのリーク電流のばらつきで、画面に微細なざらつきが生じ、解決すべき課題となっている。
【課題を解決するための手段】
【０００５】
上述した従来の技術の課題に鑑み、本発明は従来のダブルＬＤＤ構造を改善し、リーク電流のばらつきの少ない薄膜トランジスタを提供することを目的とする。また、かかる薄膜トランジスタを画素スイッチング素子に用いたアクティブマトリクス型の表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は基板上に配された半導体薄膜と、ゲート電極と、該半導体薄膜と該ゲート電極との間に配された絶縁膜とからなり、該半導体薄膜は、該ゲート電極に整合したチャネル領域と、ソース又はドレインとなる所定の不純物濃度の導電性領域と、該チャネル領域と該導電性領域との間で該導電性領域より不純物濃度の低い低濃度不純物領域とを含む薄膜トランジスタであって、前記基板には、第１平面と、これより高い第２平面と、該第１平面と該第２平面を接続する段差とが形成されており、前記半導体薄膜は、該第１平面に沿った第１領域から、該段差に沿った中間領域を経て、該第２平面に沿った第２領域まで連続しており、第１領域には、チャネル領域とこれに連続する第１の低濃度不純物領域とが形成され、第２領域には、ソース又はドレインとなる導電性領域が形成され、中間領域には第１の低濃度不純物領域と導電性領域とを接続する第２の低濃度不純物領域が形成されていることを特徴とする。
【０００６】
好ましくは、前記第１の低濃度不純物領域と第２の低濃度不純物領域は、異なる不純物濃度を有する。更に好ましくは、前記第１の低濃度不純物領域は第２の低濃度不純物領域よりも低い不純物濃度を有する。又前記第１の低濃度不純物領域と第２の低濃度不純物領域は、該半導体薄膜に対する一回の不純物注入処理で同時に形成される。
【０００７】
又本発明は、行状の走査線と、列状の信号線と、両者の交差部に位置する画素とが基板上に集積形成されており、前記画素は、電気光学素子と、該走査線と該信号線に接続して該電気光学素子を駆動する薄膜トランジスタとを含む表示装置において、前記薄膜トランジスタは、半導体薄膜と、ゲート電極と、該半導体薄膜と該ゲート電極との間に配された絶縁膜とからなり、該半導体薄膜は、該ゲート電極に整合したチャネル領域と、ソース又はドレインとなる所定の不純物濃度の導電性領域と、該チャネル領域と該導電性領域との間で該導電性領域より不純物濃度の低い低濃度不純物領域とを含み、前記基板には、第１平面と、これより高い第２平面と、該第１平面と該第２平面を接続する段差とが形成されており、前記半導体薄膜は、該第１平面に沿った第１領域から、該段差に沿った中間領域を経て、該第２平面に沿った第２領域まで連続しており、第１領域には、チャネル領域とこれに連続する第１の低濃度不純物領域が形成され、第２領域には、ソース又はドレインとなる導電性領域が形成され、中間領域には第１の低濃度不純物領域と導電性領域とを接続する第２の低濃度不純物領域が形成されていることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、基板に形成された段差を利用してダブルＬＤＤ構造を形成している。基板の平面に第１ＬＤＤ領域を作る一方段差部に第２ＬＤＤ領域を作ることで、ダブルＬＤＤ構造としている。段差を利用することで、１回の不純物注入処理で、第１ＬＤＤ領域及び第２ＬＤＤ領域を同時に作ることができる。例えば不純物注入処理でイオンインプランテーションを用いた場合、イオンの加速電圧などを適切に設定することで濃度プロファイルを最適化し、以って第１ＬＤＤ領域よりも第２ＬＤＤ領域に高濃度の不純物を注入することが可能になる。かかる方式によりダブルＬＤＤ構造のパターンのばらつきが少なくなり、個々の薄膜トランジスタのリーク電流のばらつきを抑制することが可能である。またダブルＬＤＤ構造であるので、基板に集積形成した薄膜トランジスタのリーク電流の平均値も抑えることができる。この様に優れたリーク電流抑制効果を有する薄膜トランジスタは、アクティブマトリクス型表示装置の画素スイッチング素子として好適である。
【発明を実施するための最良の形態】
【０００９】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明にかかる薄膜トランジスタ（ＴＦＴ）の基本的な構成を示す模式的な断面図である。図示するように薄膜トランジスタは、基板１上に配された半導体薄膜２と、ゲート電極３と、半導体薄膜２とゲート電極３との間に配されたゲート絶縁膜４とからなる。図示の例では、半導体薄膜はポリシリコン膜（多結晶シリコン膜）２からなる。但し本発明はこれに限られるものではなく、非晶質シリコン膜であっても良い。場合によっては、シリコンに代わる半導体材料を用いても良い。基板１は石英材料からなる。本例は６００℃以上の高温プロセスでＴＦＴを形成するため、耐熱性に優れた石英基板を用いている。但し本発明はこれに限られるものではなく、６００℃未満の低温プロセスでＴＦＴを作成する場合には、ガラス基板を用いることができる。ゲート電極３は金属材料もしくは不純物を高濃度に注入したポリシリコン膜からなる。本例ではゲート電極３はＰＤＡＳで形成している。ゲート絶縁膜４は、二酸化シリコン膜などで形成している。
【００１０】
ポリシリコン膜２は、ゲート電極３に整合したチャネル領域ＣＨと、ソースＳまたはドレインＤとなる所定の不純物濃度の導電性領域と、チャネル領域ＣＨと導電性領域Ｓ／Ｄとの間で導電性領域Ｓ／Ｄより不純物濃度の低い低濃度不純物領域（ＬＤＤ領域）とを含む。かかる構成を有するＴＦＴはＳｉＯ２などからなる層間絶縁膜１０で被覆されており、その上には金属配線７が形成されている。金属配線７は、層間絶縁膜１０に開口したコンタクトホールを介して、ＴＦＴのソースＳやドレインＤに電気接続している。
【００１１】
本発明の特徴事項として、基板１には第１平面１１と、これより高い第２平面１２と、第１平面１１と第２平面１２を接続する段差１３とが形成されている。図示の例では、石英基板１の上に遮光層５を介して層間絶縁膜６が堆積されている。前述した第１平面１１、第２平面１２、段差１３はこの層間絶縁膜６にエッチングなどで形成されている。但し本発明はこれに限られるものではなく、場合によっては基板１に直接段差を形成することもできる。なお裏面遮光層５は、本例の場合ＷＳｉで形成されている。この裏面遮光層５は基板１の背後から入射する光によって、ＴＦＴに電流リークが生じることを防いでいる。また段差１３の形成される層間絶縁膜６は、例えばＳｉＯ２で形成されている。
【００１２】
ポリシリコン膜２は、第１平面１１に沿った第１領域から、段差１３に沿った中間領域を経て第２平面１２に沿った第２領域まで連続している。第１領域には、チャネル領域ＣＨとこれに連続する第１の低濃度不純物領域（ＬＤＤ領域１）とが形成され、第２領域には、ソースＳまたはドレインＤとなる導電性領域Ｓ／Ｄが形成され、中間領域には第１の低濃度不純物領域（ＬＤＤ領域１）と導電性領域Ｓ／Ｄとを接続する第２の低濃度不純物領域（ＬＤＤ領域２）が形成されている。
【００１３】
図示するように、ＴＦＴは基板１の上で素子領域のパターンに合わせて形成された溝（凹部）に形成されている。上述したＬＤＤ領域１はこの溝の底面部に位置する一方、ＬＤＤ領域２は溝の段差部に位置している。ＬＤＤ領域１とＬＤＤ領域２は異なる不純物濃度を有する。具体的にはＬＤＤ領域１はＬＤＤ領域２よりも低い不純物濃度を有する。このようにチャネル領域ＣＨ側からソース／ドレイン側に向かってＬＤＤ領域１及びＬＤＤ領域２を順に配したダブルＬＤＤ構造は、ＴＦＴのリーク電流のレベルを抑制するとこができる。
【００１４】
ＬＤＤ領域１とＬＤＤ領域２は、ポリシリコン膜２に対する１回の不純物注入処理で同時に形成される。この部分を、図１の一部拡大図で説明する。不純物注入処理は本例の場合イオンインプランテーションで行う。イオンインプランテーションは、不純物イオンを電界加速して、ポリシリコン膜にドーピングする方式である。不純物イオンに対する加速電圧を調整することで、膜中における不純物の濃度プロファイルを最適化することができる。基本的に濃度プロファイルは放物線形状となっている。本例では、濃度プロファイルの頂部が、段差部の高さ寸法とほぼ一致するように設定している。この様な加速電圧設定でイオンインプランテーションを行うと、加速された不純物イオンはゲート酸化膜４を通過した後、高濃度でＬＤＤ領域２に注入される。換言するとＬＤＤ領域２で累積ドーズ量が多くなるようにイオンインプランテーション（インプラ）の加速電圧を調整する。
【００１５】
一方平面部に位置するＬＤＤ領域１は、段差部に位置するＬＤＤ領域２の厚みよりも薄くなっている。換言すると、ＬＤＤ領域１の厚みはポリシリコン膜２の厚みに等しい。この場合濃度プロファイルのピークはＬＤＤ領域１の厚み領域を超えた位置にある。従って加速された不純物イオンは大部分がゲート酸化膜４及びポリシリコン膜２を突き抜けて、基板１側に抜けてしまう。従ってＬＤＤ領域１は累積ドーズ量がＬＤＤ領域２よりも少なくなる。
【００１６】
本発明は段差部を利用してＬＤＤ領域２を形成している。ＬＤＤ領域２の実質的な厚みは段差の高さ寸法に等しくなる。この高さ寸法はポリシリコン膜２の厚みよりも大きく設定されている。従ってＬＤＤ領域２の実質的な厚み寸法は、ＬＤＤ領域１の厚み寸法よりも大きい。この様な厚み寸法の相違を利用して、１回の不純物注入処理で同時にＬＤＤ領域１及びＬＤＤ領域２の不純物濃度に所望の差をつけることができる。本発明は１回の不純物注入処理でＬＤＤ領域１とＬＤＤ領域２を接続したダブルゲート構造が得られるので、マスクを切換える必要がなく、パターン精度が高くなる。その分個々の薄膜トランジスタのリーク電流のばらつきが抑えられる。
【００１７】
なお、図１に示したＴＦＴは、ポリシリコン膜２の上にゲート絶縁膜４を介してゲート電極３をパターニング形成したトップゲート構造である。但し本発明はこれに限られるものではなく、ボトムゲート構造のＴＦＴであっても良い。ボトムゲート構造の場合、ゲート電極３はゲート絶縁膜を介してポリシリコン膜２の下側に位置することになる。
【００１８】
図２は、従来の単純なＬＤＤ構造を有するＴＦＴを示す参考図である。図示するように、このＴＦＴは、基板１上に配されたポリシリコン膜２と、ゲート電極３と、ポリシリコン膜２とゲート電極３との間に配されたゲート酸化膜４とからなる。このＴＦＴは、石英基板１の上に裏面遮光膜５及び層間絶縁膜６を介して配されている。ポリシリコン膜２は、ゲート電極３に整合したチャネル領域ＣＨと、ソースＳまたはドレインＤとなる所定の不純物濃度の導電性領域Ｓ／Ｄと、チャネル領域ＣＨと導電性領域Ｓ／Ｄとの間で導電性領域Ｓ／Ｄより不純物濃度の低い低濃度不純物領域（ＬＤＤ領域）とを含んでいる。
【００１９】
このＴＦＴはゲート電極３をマスクとしてセルフアライメントで５価の不純物元素ＰまたはＡｓをポリシリコン膜２に注入して形成している。このＴＦＴはゲート電極３を間にして片側にそれぞれ１個ずつしかＬＤＤ領域を形成できない。この様に単純なＬＤＤ構造ではＴＦＴのリーク電流の平均値を抑制することができない。従ってこのＴＦＴをアクティブマトリクス型表示装置の画素トランジスタに用いると、リーク電流の影響で黒レベルが沈まず、コントラストの高い画面が得られない。
【００２０】
図３は、図２に示したＴＦＴの製造方法を示す工程図である。まず工程（１）で、ゲート電極３をマスクとしてセルフアライメントでポリシリコン膜２に不純物を注入する。これによりＬＤＤ領域が形成される。
【００２１】
工程（２）に進むと、先の工程（１）で形成したＬＤＤ領域を被覆するようにレジストでマスクを形成する。このマスクを介して２回目の不純物注入処理を行い、ポリシリコン膜２に高濃度で不純物を注入し、ソース領域及びドレイン領域を形成する。この様にして、ソース領域とチャネル領域との間に一方のＬＤＤ領域が形成され、同じくドレイン領域とチャネル領域との間に他方のＬＤＤ領域が形成される。
【００２２】
図４は、図２及び図３に示した単純なＬＤＤ構造のＴＦＴを改良したダブルＬＤＤ構造の製造方法を示す工程図である。但しこの製造方法は参考例であって、不純物注入処理を２回に分けてダブルＬＤＤ構造を得ている。
【００２３】
まず工程（１）で、ゲート電極３をマスクとしてセルフアライメントで不純物をポリシリコン膜２に注入している。不純物濃度は低く抑えられており、ダブルＬＤＤ構造の内第１ＬＤＤ領域（ＬＤＤ領域１）が形成される。
【００２４】
工程（２）に進むと、工程（１）で形成したＬＤＤ領域１を被覆するように、レジストをパターニングしてマスクとする。即ちレジストでＬＤＤ領域１を保護する。このレジストをマスクとして２回目の不純物注入処理を行い、ポリシリコン膜２に不純物を注入する。この不純物濃度はＬＤＤ領域１よりも高く設定されており、ＬＤＤ領域２が形成される。この様にしてＬＤＤ領域１とＬＤＤ領域２を接続したダブルＬＤＤ構造が得られる。
【００２５】
この後工程（３）に進むと、先の工程（１）及び（２）で形成したＬＤＤ領域１及びＬＤＤ領域２を被覆するように、新しいレジストをパターニングしてマスクにする。この新しいマスクを介して３回目の不純物注入処理を行い、高濃度で不純物をポリシリコン膜２に注入する。これによりソース領域及びドレイン領域が形成される。
【００２６】
以上のように図４に示した参考例は、レジストのパターニング工程を１工程増やすことで、リーク電流に強いとされるダブルＬＤＤ構造を得ている。しかしながらパターニング時の合わせ精度のばらつきやパターン寸法のばらつきなどにより、ＬＤＤ領域１及びＬＤＤ領域２の寸法精度にばらつきが生じる。このばらつきの影響で参考例にかかるダブルＬＤＤ構造の薄膜トランジスタは、リーク電流の平均値を抑制できるものの、リーク電流のばらつきが増大する。この様にリーク電流のばらつきの大きい薄膜トランジスタをアクティブマトリクス型表示装置の画素スイッチング素子にすると、画素電位のばらつきも増えることになり画面にざらつきが生じる。
【００２７】
図５は、図１に示した本発明にかかる薄膜トランジスタの製造方法を示す工程図である。まず工程（１）で石英基板１に裏面遮光膜５として、ＷＳｉを２００ｎｍの厚みで成膜する。
【００２８】
工程（２）に進み、裏面遮光膜５の上に層間絶縁膜６を成膜する。具体的にはＣＶＤでＳｉＯ２を５００ｎｍの厚みで堆積した。
【００２９】
工程（３）に進み、層間絶縁膜６の上にフォトレジストを塗工する。さらにこのレジストを選択的にエッチングして、ＴＦＴの素子領域となる部分から除去する。
【００３０】
工程（４）に進み、工程（３）で形成したレジストをマスクとして、層間絶縁膜６をエッチングし、素子領域に溝を形成する。これにより素子領域には第１平面１１と、これより高い第２平面１２と、第１平面１１と第２平面１２を接続する段差１３とが形成される。段差１３の寸法は５ｎｍ〜１００ｎｍ程度が好ましい。本例では段差１３の高さ寸法は３０ｎｍとした。
【００３１】
工程（５）に進み、層間絶縁膜６の上にポリシリコン膜２をＬＰ−ＣＶＤ法またはエピタピシャル成長法にて成膜する。本例では、ポリシリコン膜２を成膜し、さらに固相成長法を用いてグレインサイズをトランジスタの要求特性に合わせ込むようにした。固相成長法では、シリコンのイオンインプランテーションと高温アニールを併用している。このポリシリコン膜２は素子領域の形状に合わせて、島状にパターニングする。このパターニングはリソグラフィ技術とエッチング技術を用いている。
【００３２】
工程（６）に進み、ポリシリコン膜２を被覆するようにゲート酸化膜４を成膜する。その上にゲート電極３としてＰＤＡＳを４３０ｎｍの厚みでＣＶＤにより成膜する。その際、抵抗値が４ＫΩ／ＳＱ程度となるように不純物リンを３．０Ｅ１４／ｃｍ２のドーズ量で注入した。
【００３３】
工程（７）に進み、ゲート電極３をマスクとして、イオンインプランテーションプロセスを用いてセルフアライメントによりＬＤＤ領域を形成する。ここでイオンインプランテーションの不純物濃度プロファイルがポリシリコン膜２の実質的な厚みによって異なるため、ポリシリコン膜２中の累積不純物注入量に差が生じる。即ち段差部に位置する領域とこれ以外の平面部に位置する領域とで不純物濃度の異なるＬＤＤ領域１，２が一度にでき上がる。具体的には、不純物注入を行うイオンインプランテーションプロセスにおいて、ポリシリコン膜２の厚みが実質的に厚い領域、即ちソース及びドレインに近い段差部に位置するＬＤＤ領域２の不純物ノードが、ゲート電極３に近いＬＤＤ領域１の不純物濃度より高くなるように調整する。
【００３４】
続いて図６の工程（８）に進み、前工程で形成したＬＤＤ領域１及びＬＤＤ領域２を被覆するようにレジストをパターニングしてマスクとする。このマスクを介してイオンインプランテーションにより不純物を高濃度で注入し、ソースＳ及びドレインＤを形成する。以上の工程により、ダブルＬＤＤ構造を有するＴＦＴの基本構成が得られる。
【００３５】
工程（９）に進み、前工程で形成されたＴＦＴを被覆するように、層間絶縁膜１０を堆積する。本例ではＣＶＤにてＳｉＯ２を６００ｎｍの厚みで成膜している。
【００３６】
最後に工程（１０）で、層間絶縁膜１０にリソグラフィ法とドライエッチング法を用いてコンタクトホールを開口する。このコンタクトホールはＴＦＴのソースＳ及びドレインＤに連通している。層間絶縁膜１０の上に金属膜を堆積した後、所定のパターンに沿ってエッチングし、配線７に加工する。この金属膜は、例えばＷＳｉ／Ａｌ／ＷＳｉの３層金属を用いることができる。但し金属材料はこれに限られるものでなく、Ｃｒ、Ｃｕ、Ａｕ、Ｐｔなどを用いることができる。
【００３７】
図７は、ダブルＬＤＤ構造のリーク電流抑制機能を説明するための模式図である。（Ａ）は従来のシングルＬＤＤ構造を表しており、（Ｂ）は本発明にかかるダブルＬＤＤ構造を表している。各構造と対応するように、エネルギーバンドを表してある。
【００３８】
（Ａ）に示すように従来のシングルＬＤＤ構造の場合、エネルギーバンドはソース／ドレイン領域とチャネル領域との間に位置するＬＤＤ領域で、電位障壁が急峻である。このようにシングルＬＤＤ構造では電位障壁が大きくなり、トンネル系リーク電流が増大する。一方（Ｂ）に示したダブルＬＤＤ構造では、エネルギーバンドがソース／ドレイン領域とチャネル領域との間で段階的に変化している。特にソース／ドレイン領域とＬＤＤ領域２との間にＬＤＤ領域１を挿入することで、ダブルＬＤＤ構造は電位障壁がシングルＬＤＤ構造よりも小さくなる。これによりトンネル系リーク電流を抑制することができる。
【００３９】
最後に図８は、本発明にかかる表示装置の実施形態を示す模式的な断面図である。本表示装置は、行状の走査線と、列状の信号線と、両者の交差部に位置する画素とが基板１上に集積形成されている。図８の断面図は、１画素分を示す模式的な部分断面図である。図では信号線電極７Ｓが列状の信号線（図示せず）に接続しており、ゲート電極３が行状の走査線（図示せず）に接続している。
【００４０】
画素は、電気光学素子と、走査線と信号線に接続して電気光学素子を駆動する薄膜トランジスタ（ＴＦＴ）とを含んでいる。本実施形態では、電気光学素子は画素電極１７と対向電極１９との間に保持された液晶２０で構成されている。なお対向電極１９は対向基板１８に形成されている。図示しないが、画素電極１７と対向電極１９はそれぞれ液晶２０に対する配向膜で被覆されている。
【００４１】
薄膜トランジスタは、ポリシリコン膜２と、ゲート電極３と、ポリシリコン膜２とゲート電極３との間に配されたゲート酸化膜４とからなる。ポリシリコン膜２は、ゲート電極３に整合したチャネル領域ＣＨと、ソースＳまたはドレインＤとなる所定の不純物濃度の導電性領域と、チャネル領域ＣＨと導電性領域Ｓ／Ｄとの間で導電性領域Ｓ／Ｄより不純物濃度の低い低濃度不純物領域（ＬＤＤ領域）とを含む。
【００４２】
石英基板１には、遮光膜５を介して層間絶縁膜６が形成されている。この層間絶縁膜６には溝が形成されており、溝の底面に相当する第１平面と、これより高い第２平面と、第１平面と第２平面を接続する段差とが形成されている。ポリシリコン膜２は、第１平面に沿った第１領域から、段差に沿った中間領域を経て第２平面に沿った第２領域まで連続している。第１領域にはチャネル領域ＣＨとこれに連続する第１の低濃度不純物領域（ＬＤＤ領域１）が形成され、第２領域にはソースＳまたはドレインＤとなる導電性領域Ｓ／Ｄが形成され、中間領域には第１の低濃度不純物領域（ＬＤＤ領域１）と導電性領域Ｓ／Ｄとを接続する第２の低濃度不純物領域（ＬＤＤ２）が形成されている。
【００４３】
かかる構成を有するＴＦＴはＳｉＯ２からなる層間絶縁膜１０で被覆されている。この層間絶縁膜１０の上には信号線電極７Ｓと画素電位引き出し電極７Ｄが形成されている。これらの電極７Ｓ，７Ｄは層間絶縁膜１０に開口したコンタクトホールを介して、それぞれＴＦＴのソースＳ及びドレインＤに接続している。
【００４４】
信号線電極７Ｓと画素電位引き出し電極７Ｄは同じくＳｉＯ２からなる層間絶縁膜１４により被覆されている。層間絶縁膜１４の上には画素電位引き出し電極１５が形成されている。この画素電位引き出し電極１５は下層の層間絶縁膜１４に形成されたコンタクトホールを介して、下側の画素電位引き出し電極７Ｄに接続している。
【００４５】
画素電位引き出し電極１５は層間絶縁膜１６で被覆されている。層間絶縁膜１６の上には前述した画素電極１７が形成されている。この画素電極１７は層間絶縁膜１６に開口したコンタクトホールを介して画素電位引き出し電極１５に接続している。なお画素電位引き出し電極１５は金属Ｔｉからなり、表面遮光膜を兼ねている。この表面遮光膜１５と裏面遮光膜５とで、中間のＴＦＴを上下から遮光している。画素電極１７は例えばＩＴＯなどの透明導電膜からなる。本表示装置は、画素電極１７と対向電極１９との間で駆動電圧を印加し、画素単位で液晶２０の透過率を変調し、以って画像を表示している。本実施形態では電気光学素子として液晶表示素子を用いているが、本発明はこれに限られるものではなく、有機ＥＬ素子など他の電気光学素子を用いることができる。
【図面の簡単な説明】
【００４６】
【図１】本発明にかかる薄膜トランジスタの基本的な構成を示す模式的な断面図である。
【図２】薄膜トランジスタの参考例を示す模式的な断面図である。
【図３】図２に示した参考例にかかる薄膜トランジスタの製造方法を示す工程図である。
【図４】薄膜トランジスタの製造方法の他の参考例を示す工程図である。
【図５】本発明にかかる薄膜トランジスタの製造方法を示す工程図である。
【図６】同じく本発明にかかる薄膜トランジスタの製造方法を示す工程図である。
【図７】薄膜トランジスタのエネルギーバンドを示す模式図である。
【図８】本発明にかかる表示装置の実施形態を示す模式的な部分断面図である。
【符号の説明】
【００４７】
１・・・石英基板、２・・・ポリシリコン膜、３・・・ゲート電極、４・・・ゲート酸化膜、ＣＨ・・・チャネル領域、Ｓ・・・ソース、Ｄ・・・ドレイン、ＬＤＤ・・・低濃度不純物領域
【図１】
2009170477.tif 000003
【図２】
2009170477.tif 000004
【図３】
2009170477.tif 000005
【図４】
2009170477.tif 000006
【図５】
2009170477.tif 000007
【図６】
2009170477.tif 000008
【図７】
2009170477.tif 000009
【図８】
2009170477.tif 000010