(57)【要約】【課題】駆動用トランジスタセルＳ１と電流検出トランジスタセルＳ２とを備える負荷駆動用半導体装置において、負荷遮断時における電流検出トランジスタセルＳ２への電流集中を防止し、電流検出トランジスタセルＳ２が破壊されることを防止する。【解決手段】駆動用トランジスタセルＳ１における第１導電型領域の分割率を電流検出トランジスタセルＳ２における第１導電型領域の分割率より大きくなるように駆動用トランジスタセルＳ１と電流検出トランジスタセルＳ２とを構成する。このような構成とすれば、負荷遮断時においても電流が電流検出トランジスタセルＳ２より駆動用トランジスタセルＳ１に流れやすくなり、電流検出トランジスタセルＳ２の電流集中を防止することができ、電流検出トランジスタセルＳ２の破壊を防止することができる。【選択図】図２
2009070962.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（１）内に、絶縁ゲートバイポーラトランジスタ構造の複数セルの半導体スイッチング素子を備え、前記複数セルにより駆動用トランジスタセル（Ｓ１）と電流検出トランジスタセル（Ｓ２）とが構成され、かつ前記駆動用トランジスタセル（Ｓ１）と前記電流検出トランジスタセル（Ｓ２）とは隣接して配置されており、前記半導体スイッチング素子のゲートに電圧を印加することにより前記駆動用トランジスタセル（Ｓ１）のエミッタ−コレクタ間に電流を流して負荷を駆動するときに、前記電流検出トランジスタセル（Ｓ２）に流れる電流に基づいて前記駆動用トランジスタセル（Ｓ１）の電流を検出することで前記駆動用トランジスタセル（Ｓ１）のエミッタ−コレクタ間電流を制御する半導体装置であって、
前記半導体基板（１）は、
第１導電型または第２導電型の半導体層（２）と前記半導体層（２）の表面に形成された第１導電型のドリフト層（４）とを含み、
前記半導体スイッチング素子は、
前記ドリフト層（４）の表層部内に部分的に形成された第２導電型のベース領域（５）と、
前記ベース領域（５）の表層部内に形成された第１導電型領域（６）と、
前記ドリフト層（４）の表面と前記ベース領域（５）の一部表面と前記第１導電型領域（６）の一部表面に備えられたゲート絶縁膜（７）と、
前記ゲート絶縁膜（７）の表面に配置されたゲート電極（８）と、
前記ベース領域（５）と前記第１導電型領域（６）の表面上に配置され、前記ベース領域（５）と前記第１導電型領域（６）とを電気的に接続するエミッタ電極（９）と、
前記半導体層（２）の裏面に配置されるコレクタ電極（１０）と、を有しており、
前記ベース領域（５）は半導体基板（１）の表面に沿って１方向に延びるように複数形成され、前記第１導電型領域（６）は複数形成された前記ベース領域（５）のそれぞれにおいて前記ベース領域（５）の長手方向に沿って等間隔に複数配置され、
前記駆動用トランジスタセル（Ｓ１）の前記ベース領域（５）および前記第１導電型領域（６）の表面部において、前記第１導電型領域（６）の配列方向における前記各第１導電型領域（６）の間隔をＢｍ、Ｂｍと同じ方向の前記各第１導電型領域（６）の長さをＡｍとし、前記第１導電型領域（６）の分割率をＸｍ＝Ａｍ／（Ａｍ＋Ｂｍ）と定義すると共に、
前記電流検出トランジスタセル（Ｓ２）の前記ベース領域（５）および前記第１導電型領域（６）の表面部において、前記第１導電型領域（６）の配列方向における前記各第１導電型領域（６）の間隔をＢｓ、Ｂｓと同じ方向の前記各第１導電型領域（６）の長さをＡｓとし、前記第１導電型領域（６）の分割率をＸｓ＝Ａｓ／（Ａｓ＋Ｂｓ）と定義したとき、
前記駆動用トランジスタセル（Ｓ１）の前記第１導電型領域（６）の分割率が前記電流検出トランジスタセル（Ｓ２）の前記第１導電型領域（６）の分割率より大きくされていることを特徴とする駆動用半導体装置。
【請求項２】
前記駆動用トランジスタセル（Ｓ１）と前記電流検出トランジスタセル（Ｓ２）とがカレントミラー構造にて配置され、前記電流検出トランジスタセル（Ｓ２）のエミッタ側に電流検出抵抗が備えられていることを特徴とする請求項１に記載の駆動用半導体装置。
【請求項３】
請求項１ないし２のいずれか１つに記載の駆動用半導体装置は点火信号によって制御され、前記駆動用半導体装置に接続された点火コイルへの通電を制御する点火装置として用いられることを特徴とする点火装置用の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動用トランジスタセルと電流検出トランジスタセルとを備えた負荷駆動用半導体装置に関するものである。
【背景技術】
【０００２】
従来、点火装置の駆動用半導体スイッチング素子として、例えば、絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴという）が用いられている。このようなＩＧＢＴには、点火装置を作動させるための駆動用トランジスタセルと、駆動用トランジスタセルに流れている電流を検出するための電流検出トランジスタセルと、が備えられている（例えば特許文献１参照）。そして、駆動用トランジスタセルのゲートに電圧を印加することによってエミッタ−コレクタ間電流を流して負荷を駆動するに際し、電流検出トランジスタセルに流れる電流に基づいて駆動用トランジスタセルに流れる電流を検出することで、駆動用トランジスタセルのエミッタ−コレクタ間の電流量を制御している。
【０００３】
一般的に、駆動用トランジスタセルと電流検出トランジスタセルとは同じ構造とされており、複数のトランジスタセルを同じ半導体基板内に形成しておき、その一部のトランジスタセルの陰極を電流検出端子として用いることで、電流検出トランジスタセルを形成している。このようなＩＧＢＴでは駆動用トランジスタセルと電流検出トランジスタセルとのゲート同士が接続されると共に、コレクタ同士が接続されたカレントミラー構造となるため、駆動用トランジスタセル側に流れる電流に対してカレントミラー比に応じた電流が電流検出トランジスタセルに流れる。このときのカレントミラー比（電流比）は各々の電極に接続されたトランジスタセルの面積比で決定され、例えば１：数百〜数千とされる。これにより、電流検出端子に流れる微少電流を検出することで、駆動用トランジスタセルに流れる電流を検出することができる。
【特許文献１】特開平１０―１３２８７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このようなＩＧＢＴを点火装置として用いる場合、ＩＧＢＴは点火コイルと接続されているが、点火コイルのＬ成分に蓄えられたエネルギーにより駆動用トランジスタセルと電流検出トランジスタセルの双方に電流が流れることになる。このとき、電流検出トランジスタセルに電流集中が起こり電流検出トランジスタセルの破壊が起こる問題がある。
【０００５】
本発明は上記点に鑑みて、駆動用トランジスタセルと電流検出トランジスタセルを同じ半導体基板内に備えている負荷駆動用半導体装置において、負荷遮断時に電流検出トランジスタセルに電流が集中することを防止し、電流検出トランジスタセルが破壊されることを防止することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明では、ベース領域（５）は半導体基板（１）の表面に沿って１方向に延びるように複数形成され、第１導電型領域（６）は複数形成されたベース領域（５）のそれぞれにおいてベース領域（５）の長手方向に沿って等間隔に複数配置されており、駆動用トランジスタセル（Ｓ１）のベース領域（５）および第１導電型領域（６）の表面部において、第１導電型領域（６）の配列方向における第１導電型領域（６）の間隔をＢｍとし、Ｂｍと同じ方向の各第１導電型領域（６）の長さをＡｍとして、第１導電型領域（６）の分割率をＸｍ＝Ａｍ／（Ａｍ＋Ｂｍ）と定義すると共に、電流検出トランジスタセル（Ｓ２）のベース領域（５）および第１導電型領域（６）の表面部において、第１導電型領域（６）の配列方向における第１導電型領域（６）の間隔をＢｓとし、Ｂｓと同じ方向の各第１導電型領域（６）の長さをＡｓとして、第１導電型領域（６）の分割率をＸｓ＝Ａｓ／（Ａｓ＋Ｂｓ）と定義したとき、駆動用トランジスタセル（Ｓ１）の第１導電型領域（６）の分割率が電流検出トラジスタセル（Ｓ２）の第１導電型領域（６）の分割率より大きく構成されていることを特徴とする。
【０００７】
このような駆動用半導体装置とすれば、駆動用トランジスタセル（Ｓ１）のチャネル幅より電流検出トランジスタセル（Ｓ２）のチャネル幅の方が短くなり駆動用トランジスタセル（Ｓ１）に電流が流れやすくなる。つまり、負荷遮断時においても駆動用トランジスタセル（Ｓ１）に電流が流れやすくなり、電流検出トランジスタセル（Ｓ２）の電流集中を防止することができ、電流検出トランジスタセル（Ｓ２）の破壊を防止することができる。
【０００８】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００１０】
（第１実施形態）
本発明の一実施形態が適用された負荷駆動用半導体装置として、ＩＧＢＴを説明する。このＩＧＢＴは半導体基板内に複数セルが備えられて構成されており、複数セルにより駆動用トランジスタセルと電流検出トランジスタセルとが隣接（複数セルのうち隣り合うセルを意味する）して構成されている。
図１（ａ）、図１（ｂ）は本実施形態にかかるＩＧＢＴの断面図であり、図１（ａ）は駆動用トランジスタセルの１単位セルの断面図、図１（ｂ）は電流検出トランジスタセルの１単位セルの断面図である。図１に基づいて本実施形態のＩＧＢＴの構成を説明する。なお、本実施形態のＩＧＢＴは、例えば点火装置に接続される点火コイルへの通電のスイッチングを行う負荷駆動用半導体装置として適用され、エンジンＥＣＵなどの点火信号に基づいてオンオフ動作を行うものである。
【００１１】
図１（ａ）、図１（ｂ）に示されるように、ｐ型コレクタ層２上にｎ＋型バッファ層３が配置されている。そして、ｎ＋型バッファ層３の上にｎ＋型バッファ層３より不純物濃度の低いｎ−型ドリフト層４が配置されている。これらｐ型コレクタ層２、ｎ＋型バッファ層３およびｎ−型ドリフト層４により半導体基板１が構成されている。
【００１２】
ｎ−型ドリフト層４の表層部内には部分的にｐ型ベース領域５が形成されている。そして、ｐ型ベース領域５内部にｎ＋導電型領域６が形成されており、このｎ＋導電型領域６は半導体基板１表面からの深さがｐ型ベース領域５よりも浅くされている。さらに、ｎ−型ドリフト層４の表面とｐ型ベース領域５の一部表面とｎ＋導電型領域６の一部表面上とにゲート絶縁膜となるゲート酸化膜７が配置されている。
【００１３】
そして、ゲート酸化膜７表面上にはゲート電極８が備えられ、ｐ型ベース領域５およびｎ＋導電型領域６の表面にはこれらを電気的に接続するエミッタ電極９が備えられ、ｐ型コレクタ層２の裏面にはコレクタ電極１０が備えられている。
【００１４】
なお、本発明と本実施形態の対応関係は、ｐ型コレクタ層２が第２導電型の半導体層に相当し、ｎ−型ドリフト層４が第１導電型のドリフト層に相当し、ｐ型ベース領域５が第２導電型のベース領域に相当し、ｎ＋導電型領域６が第１導電型領域に相当し、ゲート酸化膜７がゲート絶縁膜に相当している。
【００１５】
図２は駆動用トランジスタセルＳ１および電流検出トランジスタセルＳ２の上面レイアウト図を示している。図２に示されるように、半導体基板１の表層部には複数セル分のｐ型ベース領域５が形成されており、各セルのｐ型ベース領域５はそれぞれが半導体基板１の表面に沿って一方向に延びるように形成されている。つまり各ｐ型ベース領域５はストライプ状に形成されている。そして、ｎ＋導電型領域６は各ｐ型ベース領域５内に複数配置されており、ｐ型ベース領域５の長手方向に沿って等間隔に配置されている。
【００１６】
また、エミッタ電極９はｐ型ベース領域５の長手方向に沿って、各ｐ型ベース領域５と各ｎ＋導電型領域６とを電気的に接続するように備えられている。また、ｐ型ベース領域５にて、ｎ＋導電型領域６とｎ−型ドリフト層４で挟まれた表層部がチャネル形成領域となり、このチャネル領域のチャネル幅（ｐ型ベース領域５の長手方向におけるｎ＋導電型領域６の長さ）が電流の流れやすさになり、チャネル幅が長いほど電流が流れやすくなる。
【００１７】
このように構成されるＩＧＢＴにおいて、駆動用トランジスタセルＳ１と電流検出トランジスタセルＳ２とではｐ型ベース領域５とｎ＋導電型領域６のレイアウトが変えられており以下のように構成されている。
【００１８】
図２に示されるように、駆動用トランジスタセルＳ１に関して、ｐ型ベース領域５とｎ＋導電型領域６の表面部において、各ｎ＋導電型領域６の間隔（配列方向の長さ）をＢｍとし、Ｂｍと同じ方向における各ｎ＋導電型領域の６長さをＡｍとして、駆動用トランジスタセルＳ１のｎ＋導電型領域６の分割率をＸｍ＝Ａｍ／（Ａｍ＋Ｂｍ）と定義する。同様に電流検出トランジスタセルＳ２に関して、ｐ型ベース領域５とｎ＋導電型領域６の表面部において、各ｎ＋導電型領域６の間隔（配列方向の長さ）をＢｓとし、Ｂｓと同じ方向における各ｎ＋導電型領域６の長さをＡｓとして、電流検出トランジスタセルＳ２のｎ＋導電型領域６の分割率をＸｓ＝Ａｓ／（Ａｓ＋Ｂｓ）と定義する。このように定義した場合に、本実施形態では、駆動用トランジスタセルＳ１のｎ＋導電型領域６の分割率が電流検出トランジスタセルＳ２のｎ＋導電型領域６の分割率より大きくなるように駆動用トランジスタセルＳ１と電流検出トランジスタセルＳ２が構成されている。
【００１９】
次に本実施形態の作動について説明する。ここでは図示しないエンジンＥＣＵの点火信号により、ＩＧＢＴ内のゲート電極８への電圧が制御される。そして、駆動用トランジスタセルＳ１と電流検出トランジスタセルＳ２のゲート電極８に電圧が印加されると、エミッタ−コレクタ間電流が流れる。すなわち、ゲート電極８に電圧が印加されるとｐ型ベース領域５にチャネルが形成され、電子電流はｎ＋導電型領域６からチャネルを通ってｎ−型ドリフト層４に流れ，その後ｐ型コレクタ層２に流れる。正孔電流はｐ型コレクタ層２からｎ−型ドリフト層４に流れ、ｐ型ベース領域５に流れる。その際、電流検出トランジスタセルＳ２に接続される図示しない外部抵抗の電位差を検出することにより駆動用トランジスタセルＳ１に流れる電流を検出し、駆動用トランジスタセルＳ１のエミッタ−コレクタ間電流を制御する。
【００２０】
また、負荷遮断時、つまり点火コイルへの電流遮断時には、従来の駆動用半導体装置では点火コイルのＬ成分のため駆動用トランジスタセルＳ１および電流検出トランジスタセルＳ２に電流が流れることになり電流検出トランジスタセルの電流集中が起こる問題がある。この電流集中が起こる理由としては明らかではないが、駆動用トランジスタセルＳ１および電流検出トランジスタセルＳ２に電子と正孔とが混在していてどちらのトランジスタセルに向かって電流が流れるか不明であること、または隣接する駆動用トランジスタセルＳ１と電流検出トランジスタセルＳ２とに流れる電流が干渉することが原因であると考えられている。
【００２１】
しかし、本実施形態の場合、ｎ＋導電型領域６の分割率は駆動用トランジスタセルＳ１の方が電流検出トランジスタセルＳ２より大きくなるように構成されており、電流検出トランジスタセルＳ２より駆動用トランジスタセルＳ１に電流が流れやすくなるように構成されている。このため、点火コイルへの電流遮断時にも、電流は駆動用トランジスタセルＳ１に主に流れることになり、電流遮断時の電流検出トランジスタセルＳ２の電流集中を防止することができ、電流検出トランジスタセルＳ２の破壊を防止することができる。
【００２２】
このような作動原理については、明らかではないが、ｐ型コレクタ層２、ｎ−型ドリフト層４、ｐ型ベース領域５およびｎ＋導電型領域６で構成される寄生サイリスタ構造においての作動のしやすさが、ゲート電圧が印加されてｐ型ベース領域５に形成される駆動用トランジスタセルＳ１と電流検出トランジスタセルＳ２とのチャネル幅の長さに関係していると考えられる。そして、電流検出トランジスタセルＳ２のチャネル幅は駆動用トランジスタセルＳ１のチャネル幅より短くなるように構成されているので、寄生サイリスタの作動を抑制することができると考えられる。また、電流検出トランジスタセルＳ２のチャネル幅を駆動用トランジスタセルＳ１のチャネル幅より短くなるように構成することで、外部や内部で発生した微小電流が増幅されて大電流が流れるラッチアップも抑制することができ、電流検出トランジスタセルＳ２の電流集中および電流検出トランジスタセルＳ２の破壊を防止することができる。
【００２３】
（他の実施形態）
上記第１実施形態では、図２に示されるように、ｎ＋導電型領域６は、１つの長方形がｐ型ベース領域５の長手方向に等間隔に複数配置された構成となっているが、ｎ＋導電型領域６はｐ型ベース領域５の長手方向に分割された構成としても構わない。
【００２４】
さらに、上記各実施形態において、導電型をすべて反対の導電型にすることができる。例えば、ｐ型コレクタ層２をｎ型コレクタ層に、ｎ＋型バッファ層３をｐ＋型バッファ層に、ｎ−型ドリフト層４をｐ−型ドリフト層に、ｐ型ベース領域５をｎ型ベース領域に、ｎ＋導電型領域６をｐ＋導電型領域としてもよい。
【図面の簡単な説明】
【００２５】
【図１】（ａ）は本発明の第１実施形態にかかる駆動用トランジスタセルの１単位セルの断面構成を示す図であり、（ｂ）は本発明の第１実施形態にかかる電流検出トランジスタセルの１単位セルの断面構成を示す図である。
【図２】本発明の第１実施形態にかかる駆動用トランジスタセルおよび電流検出トランジスタセルの上面レイアウト図である。
【符号の説明】
【００２６】
Ｓ１…駆動用トランジスタセル、Ｓ２…電流検出トランジスタセル、１…半導体基板、２…ｐ型コレクタ層、３…ｎ＋型バッファ層、４…ｎ−型ドリフト層、５…ｐ型ベース領域、６…ｎ＋導電型領域、７…ゲート酸化膜、８…ゲート電極、９…エミッタ電極、１０…コレクタ電極
【図１】
2009070962.tif 000003
【図２】
2009070962.tif 000004