(57)【要約】      （修正有）【課題】回路規模を大きくすることなく、同期引き込みの誤同期の発生回数を少なくすることができる符号誤り率測定装置を提供する。【解決手段】送信パターンを送信する送信部と、この送信部から測定対象を介した受信パターンを受信して、符号誤り率を測定する受信部とを備える符号誤り率測定装置において、前記受信部は、基準パターンメモリと、同期引き込み検出部と、同期判定・制御部と、符号誤り率測定部とを備え、前記同期引き込み検出部は、基準パターンの中から同期検出に適したパターンを取り出すと共に、この同期検出に適したパターンのうちの一部のビットを一致検出に使用しないビットとしてマスクする。【選択図】図１
2009094549.tif 000002
【特許請求の範囲】
【請求項１】
送信パターンを送信する送信部と、この送信部から測定対象を介した受信パターンを受信して、符号誤り率を測定する受信部とを備える符号誤り率測定装置において、
前記受信部は、
基準パターンを記憶した基準パターンメモリと、
この基準パターンと受信パターンを比較してプログラムパターンの同期引き込みを行う同期引き込み検出部と、
この同期引き込み検出部から出力された信号に基づいて同期引き込み、または同期外れの判定を行う同期判定・制御部と、
この同期判定・制御部で同期引き込みを確認した際に、基準パターンと受信パターンとの比較により符号誤り率を測定する符号誤り率測定部とを備え、
前記同期引き込み検出部は、基準パターンの中から同期検出に適したパターンを取り出すと共に、この同期検出に適したパターンのうちの一部のビットを一致検出に使用しないビットとしてマスクすることを特徴とする符号誤り率測定装置。
【請求項２】
前記同期判定・制御部は、前記符号誤り率測定部から出力された符号誤り率の値と予め設定しておいた閾値とを比較して同期が外れたことを判断することを特徴とする請求項１記載の符号誤り率測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プログラムパターンを利用して符号誤り率を測定する符号誤り率測定装置に関し、特に、回路規模を大きくすることなく同期引き込みの誤同期の発生回数を少なくすることができる符号誤り率測定装置に関する。
【背景技術】
【０００２】
符号誤り率測定装置は、測定対象物であるICなどのデバイスや、伝送装置、伝送線路などをデジタル信号が誤り無く通過・伝送できるかどうかを計測するための装置である。また、符号誤り率測定装置は、送信部と受信部で構成され、測定の方法としては、送信部で発生した所定の信号を、測定対象物を経由させて受信部で受信することによって符号の誤り率を測定する。
【０００３】
ここで、所定の信号とは、たとえばITU-T勧告O.150で規定されている擬似乱数列などの既知のパターンでなくてはならない。さらに、符号誤り率測定装置は、このような擬似乱数を使用した測定ができることが一般に求められる他、パターンの内容をユーザが任意に設定できる「プログラムパターン」を使用することのできることが望ましいとされている。このような既知のパターンは、送信部で発生し出力されるが、測定対象物を経由し受信部で受信される信号を特に「受信パターン」という。
【０００４】
一方、この送信部から出力されるパターンとは別に、受信部で独自に発生した信号を「基準パターン」という。ここで、この受信部が独自に発生した基準パターンと測定対象物を経由して受信部で受信される受信パターンは、測定対象物で符号誤りが発生しない限り理想的には同一となるものであり、符号誤り率測定装置は、両者を比較することによって、測定対象物で発生した符号の誤りを検出し、符号誤り率測定を行なう。
【０００５】
他方、符号誤り率測定装置が、受信パターンと基準パターンとを比較して正しい符号誤り率を得るためには、符号誤り率の測定に先立って予めふたつのパターンのタイミングを一致させておくことが必要となる。このようなタイミングを合わせる工程を「同期引き込み」というが、符号誤り率測定装置に関連する「同期引込み」の先行技術文献としては次のようなものがある。
【０００６】
【特許文献１】特開１１−２８４６１５号公報
【０００７】
以下、従来の符号誤り率測定装置について図２を参照して説明する。図２は、従来の符号誤り率測定装置の構成例である。測定対象物１１は、IC等のデバイスや、伝送装置、伝送線路等である。送信部２０は、送信パターン読み出しアドレス発生部１２の発生する送信パターン読み出しアドレス１２ａによって送信パターンメモリ１３に格納されたプログラムパターンを送信パターン１３ａとして送信する。
【０００８】
受信部３０は、基準パターンメモリ６、同期判定・制御部９、同期引き込み検出部１５、符号誤り率測定部１６で構成され、送信部２０から送信されて測定対象物１１を経由した受信パターン１１ａが入力される。ここで、基準パターンメモリ６は、ユーザの設定したプログラムパターンを格納し、基準パターン６ａを出力し、また基準パターン読み出しアドレス８ａを受け基準パターン６ｂを出力する。
【０００９】
同期判定・制御部９は、ヘッダパターン一致信号３ａと符号誤り率１０ａとを受け取り同期引き込みおよび同期外れの判定を行い、基準パターン読み出しアドレス初期化信号９ａと符号誤り率測定初期化信号９ｂとを出力する。
【００１０】
同期引き込み検出部１５は、受け取った受信パターン１１ａと基準パターン６ａとの同期引き込みを行い、ヘッダパターン一致信号３ａを出力する。符号誤り率測定部１６は、受け取った受信パターン１１ａと基準パターン６ｂとを比較し符号誤り率測定を行なうと共に、符号誤り率１０ａを出力する。
【００１１】
同期引き込み検出部１５は、受信パターン一時保持レジスタ１、基基準値保持レジスタ１０５、準ヘッダパターン転送部１０４、基準値保持レジスタ１０５で構成される。受信パターン一時保持レジスタ１は、合計Nビットのシフトレジスタからなり、受信パターン１１ａが入力され、その最新のNビット分を受信パターン一時保存値１ａとして出力する。
【００１２】
ヘッダパターン一致検出部３は、受信パターン一時保存値１ａと基準値１０５ａとを比較しヘッダパターン一致信号３ａを出力する。基準ヘッダパターン転送部１０４は、基準パターン６ａよりその先頭のNビットの値を取り出し基準値設定信号１０４ｂとして出力する。基準値保持レジスタ１０５は、基準値設定信号１０４ｂで設定された合計Nビットの基準値１０５ａを保持し出力する。
【００１３】
符号誤り率測定部１６は、パターン比較部７、基準パターン読み出しアドレス発生部８、符号誤りカウンタ１０で構成される。パターン比較部７は、受信パターン１１ａと基準パターン６ｂとを比較し、その異同に応じて符号誤り発生信号7aを出力する。基準パターン読み出しアドレス発生部８は、基準パターン読み出しアドレス８ａを発生させ、また基準パターン読み出しアドレス初期化信号９ａに応じて基準パターン読み出しアドレス８ａを初期化する。符号誤りカウンタ１０は、符号誤り発生信号７ａを受けて、発生した符号誤りを計数・記録し、符号誤り率を測定し、符号誤り率１０ａを出力する。
【００１４】
次に、図２の動作を説明する。送信部２０は、一定時間ごとにインクリメントされる送信パターン読み出しアドレス１２ａにしたがって送信パターンメモリ１３から読み出したプログラムパターンを、ビットごとに順次出力することにより、送信パターン１３ａを発生させる。プログラムパターンが最後まで出力されると、送信パターン読み出しアドレス１２ａは先頭アドレスに戻されるので、送信パターン１３ａは途切れることなく出力されつづける。
【００１５】
送信パターン１３ａは測定対象１１を経由し、受信パターン１１ａとして受信部３０に受信される。受信部３０は、基準パターンメモリ６にプログラムパターンが設定されると、次のように受信部３０自身を初期化する。まず基準ヘッダパターン転送部１０４が基準パターン６ａを読み出し、基準値設定信号１０４ｂを出力することによって、基準パターン６ａの先頭Nビットの値を基準値保持レジスタ１０５に設定する。基準値保持レジスタ１０５は、基準値１０５ａをヘッダパターン一致検出部3に出力しつづける。
【００１６】
受信部３０は、初期状態では同期外れの状態であるので、まず同期引き込み検出部１５によって同期の引き込みが以下のように行なわれる。受け取った受信パターン１１ａのうち、最新のNビットの値が受信パターン一時保持レジスタ1に格納され、受信パターン一時保存値１ａとして出力される。ヘッダパターン一致検出部３は、受信パターン一時保存値１ａと基準値１０５ａとが一致しているかどうかを監視し、それらが一致した場合にヘッダパターン一致信号３ａを出力する。
【００１７】
同期判定・制御部９は、ヘッダパターン一致信号３ａを受けることにより同期引き込みが成功したと判断し、次のような符号誤り率測定を開始する。同期判定・制御部９は符号誤り率測定初期化信号９ｂを発生して符号誤り率測定を初期化すると共に、基準パターン読み出しアドレス初期化信号９ａを出力し、基準パターン読み出しアドレス８ａを初期化する。
【００１８】
これにより、基準パターンメモリ６に格納されたプログラムパターンが基準パターン６ｂとして発生されるようになる。基準パターン読み出しアドレス８ａが初期化された後は、基準パターン読み出しアドレス発生部８は一定時間ごとに基準パターン読み出しアドレス８ａをインクリメントし、またプログラムパターンが最後まで出力されるとその値を先頭アドレスに戻す。これにより、基準パターン６ｂは途切れることなく出力されつづける。
【００１９】
受信パターン１１ａと基準パターン６ｂとはパターン比較部７で比較され、符号誤りが検出されると符号誤り発生信号７ａが出力される。符号誤りカウンタ１０は、この符号誤り発生信号７ａを計数・記録し、符号誤り率を測定し、符号誤り率１０ａを出力する。
【００２０】
同期判定・制御部９は、符号誤り率１０ａの値が、予め設定しておいた閾値よりも高くない間は符号誤り率測定を継続するが、閾値よりも高くなったことを検出すると、同期が外れたと判断して、同期引き込み動作に戻り、ヘッダパターン一致信号３ａの監視を再開する。このようにして、従来の符号誤り率測定装置は同期引き込みを行っていた。
【発明の開示】
【発明が解決しようとする課題】
【００２１】
ところが、従来の符号誤り率測定装置には次の問題がある。すなわち、図２の符号誤り率測定装置では、基準ヘッダパターンと同じパターンが、プログラムパターン中の複数の位置に出現する場合、誤った位置で同期引き込みを行なってしまい（誤同期）、装置が同期引き込みを終えて符号誤り率測定を開始するまでに時間がかかり、ユーザの利用効率を低下させることがある。
【００２２】
誤同期が発生すると、まず符号誤り率測定が開始されたのち、誤り率が高すぎることによりすぐに同期外れと判定され、再度ヘッダパターンを探し始めることになる。ここで、再度ヘッダパターンを探し始める位置をさきほど誤同期した位置の直後からにすることで、重複して同じ位置で誤同期してしまう恐れはなくなるが、それでも、基準ヘッダパターンと同じパターンがプログラムパターン中に現れる位置の数をkとして、最大でk-1回、平均でも(k-1)/2回の誤同期が発生する恐れがある。以下に具体例を示す。
【００２３】
（問題点の具体例１）
従来技術では、ヘッダパターンの選定方法として「機械的にプログラムパターンの先頭の一部分を選び出す」ということを行なっているため、プログラムパターンの中からヘッダとして適切な部分を選び出した場合に比べて、同期引き込みに際して誤同期を多発し、ユーザの作業効率を低下させるおそれがある。
【００２４】
たとえば、プログラムパターンが
0000 1111 0000 0000 0000 0000 0000 0000
であって、ヘッダとして長さ4ビットの連続したビット列を設定できるとしたとき、従来技術によればヘッダパターンは機械的に先頭の
0000
となる。
【００２５】
ところが、このヘッダパターンと同一のビット列は、プログラムパターンの先頭以外の位置にも現れている。このため、上述の「誤同期」が発生する恐れがある。この例の場合は、プログラムパターン中に0000という基準ヘッダパターンが25箇所に現れているので、k=25となり、最大で24回、平均で12回の誤同期が発生する。
【００２６】
（問題点の具体例２）
具体例１で述べたプログラムパターンの場合、予めプログラムパターンを例えば
1111 0000 0000 0000 0000 0000 0000 0000
のようにローテートしておくことで、ヘッダパターンは1111に設定される。この場合はk=1であるので、誤同期を回避することができる。
【００２７】
しかしながら、今度は別な場合として、プログラムパターンが
1110 1110 1010 1010 1110 1010 1010 1010
であるような場合を考えてみると、このプログラムパターンからどの連続した４ビットのヘッダを選びそれらが先頭となるように予めパターンをローテートしておいたとしても、誤同期の発生を確実に回避することはできない。
【００２８】
この例では、設定しうる最も適切なヘッダのひとつである1110に設定した場合であっても、k=3であり、最大で2回、平均で1回の誤同期を生じる恐れがある。
【００２９】
（問題点の具体例3）
誤同期を回避させるための方法としては、ヘッダパターンとして指定できるビット数を増やすというものがある。たとえば具体例２の後半で述べたプログラムパターン
1110 1110 1010 1010 1110 1010 1010 1010
に対しては、例えばヘッダパターンとして1110 11という6ビットを用いることにより、誤同期は確実に回避できる。
【００３０】
ただし、この方法ではヘッダパターン一致検出に使用するビット数の増加にしたがって同期引き込み検出部１５の多くの部分の回路規模を増大させる必要がある。すなわち、受信パターン一時保持レジスタ１とヘッダパターン一致検出部３と基準値保持レジスタ１０５の回路規模が増大する。
【００３１】
本発明は、これらの問題点に鑑みてなされたものであり、回路規模を大きくすることなく誤同期の発生回数を少なくすることができる符号誤り率測定装置を提供することを目的とする。
【課題を解決するための手段】
【００３２】
このような問題を解決するため、請求項１記載の発明は、
送信パターンを送信する送信部と、この送信部から測定対象を介した受信パターンを受信して、符号誤り率を測定する受信部とを備える符号誤り率測定装置において、
前記受信部は、
基準パターンを記憶した基準パターンメモリと、
この基準パターンと受信パターンを比較してプログラムパターンの同期引き込みを行う同期引き込み検出部と、
この同期引き込み検出部から出力された信号に基づいて同期引き込み、または同期外れの判定を行う同期判定・制御部と、
この同期判定・制御部で同期引き込みを確認した際に、基準パターンと受信パターンとの比較により符号誤り率を測定する符号誤り率測定部とを備え、
前記同期引き込み検出部は、基準パターンの中から同期検出に適したパターンを取り出すと共に、この同期検出に適したパターンのうちの一部のビットを一致検出に使用しないビットとしてマスクする。
【００３３】
請求項２記載の発明は、請求項１記載の符号誤り率測定装置において、
前記同期判定・制御部は、前記符号誤り率測定部から出力された符号誤り率の値と予め設定しておいた閾値とを比較して同期が外れたことを判断する。
【発明の効果】
【００３４】
このように、受信パターンから基準ヘッダパターンを検出する際、基準ヘッダの中に比較を行なわない不定ビットを含めるように構成したので、回路規模を大きくすることなく、同期引き込みの誤同期の発生回数を少なくすることができる符号誤り率測定装置を提供することができる。
【発明を実施するための最良の形態】
【００３５】
以下、本発明による符号誤り率測定装置の構成例について図１を参照して説明する。ただし、図２と同様の構成については同一の符号を付して説明を省略する。
【００３６】
受信部５０の中の同期引き込み検出部１５０は、受信パターン一時保持レジスタ１、一致検出ビット受信値抽出回路２、ヘッダパターン一致検出部３、基準ヘッダパターン決定部４、一致検出ビット基準値保持レジスタ５で構成される。
【００３７】
一致検出ビット受信値抽出回路２は、一致検出ビット位置設定信号４ａと受信パターン一時保存値１ａが入力されて、一致検出ビット受信値２ａを出力する。基準ヘッダパターン決定部４は、基準ヘッダパターン転送部１０４の代わりに、基準パターン６ａを受けて一致検出ビット位置設定信号４ａと一致検出ビット基準値設定信号４ｂとを出力する。一致検出ビット基準値保持レジスタ５は、図２の基準値保持レジスタ１０５の変わりに、一致検出ビット基準値設定信号４ｂを受けて一致検出ビット基準値５ａを出力する。
【００３８】
次に、図１の動作を説明する。受信部５０は、プログラムパターンが基準パターンメモリ６に設定されると、受信部５０自身を初期化する。この際、基準ヘッダパターン決定部４が基準パターン６ａを読み出し、長さNビットの基準ヘッダパターンを決定する。ここで、基準ヘッダパターンは、
【００３９】
（イ）同期引き込みの判定において受信パターンと基準パターンとの間での値の一致検出が行なわれない、合計Mビットからなる「不定ビット」と、
（ロ）同期引き込みの判定において受信パターンと基準パターンとの間で値の一致検出を行なう、合計N-Mビットからなる「一致検出ビット」と
からなる。
【００４０】
基準ヘッダパターン決定部４は、基準ヘッダパターンを決定したのち、一致検出ビット位置設定信号４ａを出力することにより、一致検出ビット受信値抽出回路２を受信パターン一時保存値１ａから一致検出ビットの値のみを抽出する回路として設定する。ここで、一致検出ビットの設定方法は自由であり、不定ビットが全く無くてもよく、また不定ビットは複数連続していてもよく、また複数の不定ビットどうしの間に一致検出ビットが挟まれていてもよい。
【００４１】
また、基準ヘッダパターン決定部４は、一致検出ビット基準値設定信号４ｂを出力することにより、一致検出ビット基準値保持レジスタ５に一致検出ビット基準値５ａを設定する。なお、ここで説明した以外の動作は図２の従来技術で述べた動作と同様なので説明を省略する。
【００４２】
次に、一致検出ビットの設定に、不定ビットを盛り込んだ場合のプログラムパターンを例示することにより、図１（本発明）と図２（従来例）のプログラムパターンの同期引き込みにどのような違いが現れるか説明する。
【００４３】
（具体例１ 同期の迅速化１）
上述のとおり、プログラムパターン中に、ヘッダパターンと同一のビット列が現れる位置の数をkとすると、同期引き込みを開始してから正常な同期に至るまでに、最大でk-1回、平均でも(k-1)/2回だけ、誤同期を繰り返すことになる。
【００４４】
従来技術の具体例のところで述べた例を用いると、プログラムパターンが
0000 1111 0000 0000 0000 0000 0000 0000
であって、ヘッダとして長さ4ビットの連続したビット列を設定できるとしたときには、従来技術によればヘッダパターンは機械的に先頭の
0000
となるので、k=25より、最大で２４回、平均で１２回の誤同期が発生する。
【００４５】
これに対し、本発明ではヘッダとして、例えば先頭から数えて５ビット目から連続した4ビット、すなわち
1111
をヘッダに指定することができる。このヘッダパターンは、プログラムパターンの中ではこの位置以外には現れないため、これによって誤同期を回避することができる。
【００４６】
（具体例2: 同期の迅速化2、あるいは一致検出回路の回路規模の節約）
また、こんどはプログラムパターンが
1110 1110 1010 1010 1110 1010 1010 1010
であるような場合、このプログラムパターンからどの連続した４ビットのヘッダを選んだとしても、誤同期の発生を確実に回避することはできない。
【００４７】
ところが、いま不定ビットを表す文字としてxを使用するとき、
111x x1
というパターンをヘッダに指定した場合、これは一致検出を行なうビット数が４ビットであるにもかかわらず、誤同期の発生しないヘッダパターンとなる。
【００４８】
この例では、一致検出を行なうビット数を６ビットとし1110 11というパターンを指定した場合と同じ効果を得られたことになり、従来の６ビットを比較するヘッダパターン一致検出回路に比べて、一致検出回路の回路規模が節約できる。
【００４９】
（具体例3: 同期の迅速化3）
また、プログラムパターンが
1110 1110 1010 1110 1010 1110 1010 1110 1110 1010 1010 1010
であり、ヘッダパターン一致検出部の規模が4ビットである場合、従来の技術のうえで最も適切なヘッダパターンのひとつである
1110
を指定したとしても、このビット列はプログラムパターンの中に6箇所存在するため、正常な同期に至るまでに行なわれる誤同期の平均回数は２．５回となる。
【００５０】
一方、本発明を用いた上でヘッダパターンとして例えば
111x x1
を指定した場合、このヘッダパターンと同じビット列はプログラムパターン中に２箇所しかないため、正常に同期するまでに行なわれる誤同期の平均回数は０．５回となる。
【００５１】
この例では、一致検出ビット基準値保持レジスタやヘッダパターン一致検出部３の規模は４ビットに抑えたままであっても、受信パターン一時保存レジスタ５の規模を６ビットに増やすだけで、ユーザの利用効率を向上させることができる。
【００５２】
このように、受信パターンから基準ヘッダパターンを検出する際、基準ヘッダの中に比較を行なわない不定ビットを含めるように回路を構成したので、プログラムパターンを利用した符号誤り率測定装置の同期引き込みの過程で、誤同期を回避し、または誤同期の発生回数を低減し、結果として同期引き込みに要する時間を短縮することにより、ユーザの作業効率の向上を図ることができる。
【００５３】
なお、図１の本発明の構成例においては、一致検出ビットの受信値と基準値との比較に先立って受信パターン一時保存値１ａからの不定ビットに相当するビットの除外を行う構成としているが、本発明の範囲はこれに限られるものではない。
【００５４】
また、本発明の本質的な特長は、受信パターンから基準ヘッダパターンを検出する際、基準ヘッダの中に比較を行なわない不定ビットを含めることができることにあるので、本発明の実装形態は必ずしも上述の構成のみに限定されるものではなく、たとえば基準ヘッダパターンそのものにも不定ビットを含めずにその全ビットと受信パターン一時保存値とを比較した後、その結果において不定ビット相当の部分をマスクしてから全体の論理積をとる、というよう構成としても差し支えない。
【００５５】
さらに、本発明は、プログラムパターンを用いた符号誤り率測定機能を含む装置であれば応用が可能である。
【図面の簡単な説明】
【００５６】
【図１】本発明による符号誤り率測定装置の構成例である。
【図２】従来技術による符号誤り率測定装置である。
【符号の説明】
【００５７】
１            受信パターン一時保存レジスタ
２            一致検出ビット受信値抽出回路
３            ヘッダパターン一致検出部
４            基準ヘッダパターン決定部
５            一致検出ビット基準保持レジスタ
６            基準パターンメモリ
７            パターン比較部
８            基準パターン読み出しアドレス発生部
９            同期判定・制御部
１０          符号誤りカウンタ
１６          符号誤り率測定部
５０          受信部
１５０        同期引き込み検出部
【図１】
2009094549.tif 000003
【図２】
2009094549.tif 000004