(57)【要約】【課題】感度を高くするとともに、シャッタの高速化を行うことが可能な撮像装置を提供する。【解決手段】この撮像装置（ＣＭＯＳイメージセンサ）は、光電変換機能を有するフォトダイオード部４と、電荷信号を電圧に変換するためのフローティングディフュージョン領域５と、フォトダイオード部４により生成されたキャリアを増倍（増加）するための電子増倍部３ｂと、電子増倍部３ｂの表面上を覆うように形成されている遮光膜２６とを備える。【選択図】図２
2009170866.tif 000002
【特許請求の範囲】
【請求項１】
光電変換機能を有するキャリア生成部と、
電荷信号を電圧に変換するための電圧変換部と、
前記キャリア生成部により生成されたキャリアを増加するための電荷増加部と、
前記電荷増加部の少なくとも一部を覆うように形成された遮光膜とを備える、撮像装置。
【請求項２】
前記キャリア生成部と前記電圧変換部との間に設けられ、キャリアを転送するための第１電極と、
前記電荷増加部にキャリアが衝突電離する電界を発生させるための第２電極と、
前記第２電極と前記電圧変換部との間に設けられ、キャリアを前記電圧変換部に読み出すための第３電極とをさらに備え、
前記遮光膜は、前記第１電極の少なくとも前記第２電極側の一部の表面上から前記電圧変換部の表面上までの領域を覆うように形成されている、請求項１に記載の撮像装置。
【請求項３】
複数の画素をさらに備え、
前記電荷増加部は、前記複数の画素のそれぞれに設けられるとともに、前記遮光膜は、前記複数の画素のそれぞれに設けられる前記電荷増加部を覆うように形成されている、請求項１または２に記載の撮像装置。
【請求項４】
複数の画素をさらに備え、
前記複数の画素のそれぞれは、前記キャリア生成部および前記電圧変換部を含み、
前記電圧変換部に読み出される前のキャリアは、前記電荷増加部に蓄積されるように構成されている、請求項１〜３のいずれか１項に記載の撮像装置。
【請求項５】
前記遮光膜は、前記キャリア生成部に対応する位置にそれぞれ開口部を有する上下方向に積層された複数層の遮光膜から構成され、
前記複数層の遮光膜のうち上部に配置された遮光膜の開口部は、前記複数層の遮光膜のうち下部に配置された遮光膜の開口部よりも大きくなるように形成されている、請求項１〜４のいずれか１項に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置に関し、特に、電荷信号を増加するための電荷増加部を備えた撮像装置に関する。
【背景技術】
【０００２】
従来、電荷信号を増加するための電荷増加部を備えた撮像装置（ＣＭＯＳイメージセンサ）が知られている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１には、光電変換機能を有するとともに、光電変換により生成された電子を蓄積するためのフォトダイオード部と、電界による衝突電離により電子を増倍（増加）するための電界を印加する増倍ゲート電極と、フォトダイオード部と増倍ゲート電極との間に設けられた電子を転送するための転送ゲート電極とを備える撮像装置（ＣＭＯＳイメージセンサ）が開示されている。
【０００４】
【特許文献１】特開２００７−２３５０９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の撮像装置にあっては、監視カメラや暗視カメラなど、光量が乏しい環境下で用いられる製品に適したものであるが、動きの速い被写体をより鮮明に撮像できるように、シャッタの高速化が望まれている。
【０００６】
この発明は、上記のような課題を解決するためになされたものであり、感度を高くするとともに、シャッタの高速化を行うことが可能な撮像装置を提供することをその目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、この発明の一の局面における撮像装置は、光電変換機能を有するキャリア生成部と、電荷信号を電圧に変換するための電圧変換部と、キャリア生成部により生成されたキャリアを増加するための電荷増加部と、電荷増加部の少なくとも一部を覆うように形成された遮光膜とを備える。
【発明の効果】
【０００８】
上記の構成により、撮像装置の感度を高くするとともに、シャッタの高速化を行うことができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態を図面に基づいて説明する。なお、以下の実施形態の説明では、撮像装置の一例であるアクティブ（Ａｃｔｉｖｅ）型のＣＭＯＳイメージセンサに本発明を適用した場合について説明する。
【００１０】
（第１実施形態）
図１は、本発明の第１実施形態によるＣＭＯＳイメージセンサの全体構成を示した平面図であり、図２は、本発明の第１実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。また、図３は、本発明の第１実施形態によるＣＭＯＳイメージセンサの画素を示した平面図であり、図４は、本発明の第１実施形態によるＣＭＯＳイメージセンサの回路構成を示した回路図である。
【００１１】
第１実施形態によるＣＭＯＳイメージセンサは、図１に示すように、マトリクス状（行列状）に配置された複数の画素５０を含む撮像部５１と、行選択レジスタ５２と、列選択レジスタ５３とを備えている。
【００１２】
第１実施形態によるＣＭＯＳイメージセンサの画素５０の断面構造としては、図２に示すように、ｐ型シリコン基板１の表面に、各画素５０をそれぞれ分離するための素子分離領域２が形成されている。素子分離領域２によって囲まれる各画素５０のｐ型シリコン基板１の表面には、ｎ−型不純物領域からなる転送チャネル３を挟むように所定の間隔を隔てて、フォトダイオード部（ＰＤ）４およびｎ＋型不純物領域からなるフローティングディフュージョン領域５が形成されている。なお、フォトダイオード部４は、本発明の「キャリア生成部」の一例であり、フローティングディフュージョン領域５は、本発明の「電圧変換部」の一例である。
【００１３】
フォトダイオード部４は、入射光量に応じて電子を生成するとともに、その生成された電子を蓄積する機能を有する。フォトダイオード部４は、素子分離領域２に隣接するとともに、転送チャネル３に隣接するように形成されている。フォトダイオード部４の表面上と、フォトダイオード部４の素子分離領域２と接する側の側面には、暗電流が発生するのを抑制するためのｐ＋型不純物領域４ａが形成されている。これにより、フォトダイオード部４は、埋め込み型フォトダイオードとなる。
【００１４】
フローティングディフュージョン領域５は、転送チャネル３の不純物濃度（ｎ−）よりも高い不純物濃度（ｎ＋）を有する。フローティングディフュージョン領域５は、転送された電子による電荷信号を保持するとともに、この電荷信号を電圧に変換する機能を有する。フローティングディフュージョン領域５は、素子分離領域２に隣接するとともに、転送チャネル３に隣接するように形成されている。これにより、フローティングディフュージョン領域５は、転送チャネル３を介してフォトダイオード部４と対向するように形成されている。
【００１５】
また、転送チャネル３の上面上には、ゲート絶縁膜６が形成されている。ゲート絶縁膜６の上面上の所定領域には、所定の間隔を隔てて、転送ゲート電極７と、増倍ゲート電極８と、転送ゲート電極９と、転送ゲート電極１０と、読出ゲート電極１１とが、フォトダイオード部４側からフローティングディフュージョン領域５側に向かってこの順番に形成されている。すなわち、転送ゲート電極７は、フォトダイオード部４と隣接するように形成されている。転送ゲート電極７は、フォトダイオード部４と増倍ゲート電極８との間に形成されている。転送ゲート電極９は、増倍ゲート電極８と転送ゲート電極１０との間に形成されている。増倍ゲート電極８は、転送ゲート電極１０に対して読出ゲート電極１１およびフローティングディフュージョン領域５とは反対側に形成されている。読出ゲート電極１１は、転送ゲート電極１０とフローティングディフュージョン領域５との間に形成されている。読出ゲート電極１１は、フローティングディフュージョン領域５と隣接するように形成されている。なお、転送ゲート電極７は、本発明の「第１電極」の一例である。増倍ゲート電極８は、本発明の「第２電極」の一例であり、読出ゲート電極１１は、本発明の「第３電極」の一例である。
【００１６】
図３に示すように、転送ゲート電極７、増倍ゲート電極８、転送ゲート電極９、転送ゲート電極１０および読出ゲート電極１１には、それぞれ、コンタクト部７ａ、８ａ、９ａ、１０ａおよび１１ａを介して、電圧制御のためのクロック信号Φ１、Φ２、Φ３、Φ４およびΦ５を供給する配線２０、２１、２２、２３および２４が電気的に接続されている。なお、この配線２０、２１、２２、２３および２４は、行毎に形成されているとともに、各行の複数の画素５０の転送ゲート電極７、増倍ゲート電極８、転送ゲート電極９、転送ゲート電極１０および読出ゲート電極１１にそれぞれ電気的に接続されている。また、フローティングディフュージョン領域５には、信号を取り出すための信号線２５がコンタクト部５ａを介して電気的に接続されている。
【００１７】
図２に示すように、転送ゲート電極１０下の転送チャネル３（電子蓄積部（一時的蓄積井戸）３ａ）は、転送ゲート電極１０にオン信号（Ｈレベルの信号）が供給されている場合に、転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）に電子を一時的に蓄積する電界が形成されるように構成されている。
【００１８】
増倍ゲート電極８下の転送チャネル３（電子増倍部（電荷集積井戸）３ｂ）は、増倍ゲート電極８にオン信号（Ｈレベルの信号）が供給されている場合に、約２５Ｖの電位に調整されることによって、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）に電子を衝突電離させて増倍（増加）する高電界が形成されるように構成されている。電子の衝突電離は、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）と転送ゲート電極９下の転送チャネル３との境界部で発生するように構成されている。なお、電子増倍部３ｂは、本発明の「電荷増加部」の一例である。
【００１９】
転送ゲート電極７下の転送チャネル３は、転送ゲート電極７にオン信号（Ｈレベルの信号）が供給されている場合に、フォトダイオード部４に蓄積された電子を電子増倍部３ｂに転送する機能を有するとともに、転送ゲート電極７にオフ信号（Ｌレベルの信号）が供給されている場合に、フォトダイオード部４と電子増倍部３ｂとを区分するフォトダイオード分離障壁として機能する。
【００２０】
転送ゲート電極９下の転送チャネル３は、転送ゲート電極９にオン信号（Ｈレベルの信号）が供給されている場合に、電子蓄積部３ａに蓄積された電子を電子増倍部３ｂに転送するとともに、電子増倍部３ｂに蓄積された電子を電子蓄積部３ａに転送する機能を有する。転送ゲート電極９下の転送チャネル３は、転送ゲート電極９にオフ信号（Ｌレベルの信号）が供給されている場合に、電子蓄積部３ａと電子増倍部３ｂとを区分する電荷転送障壁として機能する。すなわち、転送ゲート電極９は、オン信号（Ｈレベルの信号）が供給されることにより、電子蓄積部３ａに蓄積された電子を電子増倍部３ｂに転送するとともに、電子増倍部３ｂに蓄積された電子を電子蓄積部３ａに転送することが可能なように構成されている。
【００２１】
読出ゲート電極１１下の転送チャネル３は、読出ゲート電極１１にオン信号（Ｈレベルの信号）が供給されている場合に、電子蓄積部３ａに蓄積された電子をフローティングディフュージョン領域５に転送する機能を有するとともに、読出ゲート電極１１にオフ信号（Ｌレベルの信号）が供給されている場合に、電子蓄積部３ａとフローティングディフュージョン領域５とを区分する機能を有する。すなわち、読出ゲート電極１１は、オン信号（Ｈレベルの信号）が供給されることにより、電子蓄積部３ａに蓄積された電子をフローティングディフュージョン領域５に転送することが可能なように構成されている。
【００２２】
ここで、第１実施形態では、図２に示すように、転送ゲート電極７の表面上から素子分離領域２の表面上までの領域を覆うように、光が入射するのを抑制するためのＡｌなどの金属からなり、開口部２６１を有する遮光膜２６が形成されている。電子蓄積部３ａは、各画素５０毎に設けられ、各画素５０に設けられる電子蓄積部３ａは、それぞれ遮光膜２６に覆われている。各画素５０に設けられる電子蓄積部３ａを覆う遮光膜２６は、一体的に形成されていてもよいし、各画素５０毎に個別に設けられていてもよい。また、遮光膜２６の上方には、マイクロレンズ２８が形成されている。このマイクロレンズ２８は、各画素５０にそれぞれ設けられ、画素５０に対して入射する光を遮光膜２６の開口部２６１を介してフォトダイオード部４に集光する機能を有している。
【００２３】
図４に示すように、画素５０には、行列状（マトリックス状）に配置された複数の画素５０毎に信号を取り出すための、リセットゲートトランジスタＴｒと、増幅トランジスタＴｒ１と、増幅トランジスタＴｒ１に接続される画素選択トランジスタＴｒ２とが設けられている。リセットゲートトランジスタＴｒは、読み出し後に、信号線２５の電圧をリセット電圧ＶＲＤ（約５Ｖ）にリセットするとともに、読み出し時に、フローティングディフュージョン領域５を電気的に浮いた状態に保持する機能を有する。このリセットゲートトランジスタＴｒのゲートには、リセット信号が供給される。リセットゲートトランジスタＴｒのドレインには、リセット電圧ＶＲＤ（約５Ｖ）が印加される。リセットゲートトランジスタＴｒのソースは、信号線２５に接続されている。信号線２５は、増幅トランジスタＴｒ１のゲートに接続されており、増幅トランジスタＴｒ１のドレインには、電源電圧ＶＤＤが接続されるとともに、増幅トランジスタＴｒ１のソースには、画素選択トランジスタＴｒ２のドレインが接続される。画素選択トランジスタＴｒ２のソースには、相関二重サンプリング（ＣＤＳ）回路２７の一方端に接続される出力線３０ａが接続されている。相関二重サンプリング回路２７の他方端は、列選択トランジスタのドレインに接続されている。列選択トランジスタのソースは、出力線３０ｂに接続されている。
【００２４】
図３に示すように、リセットゲートトランジスタＴｒのリセットゲート電極３１には、コンタクト部３１ａを介してリセットゲート線３２が接続されており、リセット信号が供給される。リセットゲートトランジスタＴｒのドレインは、コンタクト部３３ａを介して電源電位（ＶＤＤ）線３４に接続される。また、リセットゲートトランジスタＴｒのソースおよび読出ゲート電極１１のソースを構成するフローティングディフュージョン領域５と増幅トランジスタＴｒ１のゲート電極３５とは、コンタクト部５ａおよび３５ａを介して信号線２５により接続されている。画素選択トランジスタＴｒ２のゲート電極３６には、コンタクト部３６ａを介して画素選択線３７が接続されるとともに、ソースには、コンタクト部３８を介して出力線３０ａが接続されている。
【００２５】
次に、図４を参照して、第１実施形態によるＣＭＯＳイメージセンサの読出動作について説明する。
【００２６】
まず、所定の１行分の画素５０のリセットゲートトランジスタＴｒをオン状態にすることによって、信号線２５の電位をリセットする。その後、リセットされた所定の１行分の画素５０の画素選択トランジスタＴｒ２をオン状態にすることにより、リセットレベルの信号が相関二重サンプリング回路２７に読み出される。次に、相関二重サンプリング回路２７に読み出された所定の１行分の画素５０の配線２４に、Ｈレベルの信号を供給することによって、撮像部５１の１行分の画素５０の読出ゲート電極１１をオン状態にする。これにより、１行分の画素５０のフォトダイオード部４で生成された電子が信号線２５に読み出される。そして、この状態から、リセットレベルの信号が相関二重サンプリング回路２７に読み出された所定の１行分の画素５０の画素選択トランジスタＴｒ２をオン状態にすることによって、増幅トランジスタＴｒ１および画素選択トランジスタＴｒ２を介して、フォトダイオード部４の信号が相関二重サンプリング回路２７に読み出される。そして、相関二重サンプリング回路２７では、このリセットレベルの信号とフォトダイオード部４の信号との両方をサンプリングし、減算を行うことによって、リセットノイズを除去した信号が出力される。この後、列選択トランジスタを順次オン状態にすることにより、各画素５０毎の信号が出力される。上記の動作を繰り返すことによって、第１実施形態によるＣＭＯＳイメージセンサの読出動作が行われる。
【００２７】
図５は、本発明の第１実施形態によるＣＭＯＳイメージセンサの電子の転送動作を説明するためのポテンシャル図である。
【００２８】
まず、図５に示す期間Ａにおいて、転送ゲート電極７をオン状態にすることにより、転送ゲート電極７下の転送チャネル３が約４Ｖの電位に調整された状態になる。このとき、フォトダイオード部４が約３Ｖの電位に調整されているので、フォトダイオード部４により生成されるとともに、蓄積された電子がフォトダイオード部４から転送ゲート電極７下の転送チャネル３に転送される。その後、増倍ゲート電極８をオン状態にすることにより、増倍ゲート電極８下の転送チャネル３が約２５Ｖの電位に調整された状態になる。このとき、転送ゲート電極７下の転送チャネル３が約４Ｖの電位に調整されているので、転送ゲート電極７下の転送チャネル３に転送された電子が増倍ゲート電極８下の転送チャネル３に転送される。その後、転送ゲート電極７をオフ状態にすることにより、転送ゲート電極７下の転送チャネル３が約１Ｖの電位に調整された状態になる。
【００２９】
次に、図５に示す期間Ｂにおいて、転送ゲート電極９をオン状態にするとともに、増倍ゲート電極８をオフ状態にすることにより、転送ゲート電極９下の転送チャネル３が約４Ｖの電位に調整された状態となるとともに、増倍ゲート電極８下の転送チャネル３が約１Ｖの電位に調整された状態になる。このため、増倍ゲート電極８下の転送チャネル３に蓄積された電子は、増倍ゲート電極８下の転送チャネル３の電位（約１Ｖ）よりも高い電位（約４Ｖ）に調整されている転送ゲート電極９下の転送チャネル３へと転送される。
【００３０】
次に、図５に示す期間Ｃにおいて、転送ゲート電極１０をオン状態にするとともに、転送ゲート電極９をオフ状態にすることにより、転送ゲート電極１０下の転送チャネル３が約４Ｖの電位に調整された状態となるとともに、転送ゲート電極９下の転送チャネル３が約１Ｖの電位に調整された状態になる。このため、転送ゲート電極９下の転送チャネル３に転送された電子は、転送ゲート電極９下の転送チャネル３の電位（約１Ｖ）よりも高い電位（約４Ｖ）に調整されている転送ゲート電極１０下の転送チャネル３へと転送される。これにより、フォトダイオード部４から転送された電子が一時的に転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）に蓄積される。
【００３１】
次に、図５に示す期間Ｄにおいて、電子が一時的に転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）に蓄積された状態で、読出ゲート電極１１をオン状態にするとともに、転送ゲート電極１０をオフ状態にすることにより、読出ゲート電極１１下の転送チャネル３が約４Ｖの電位に調整された状態になるとともに、転送ゲート電極１０下の転送チャネル３が約１Ｖの電位に調整された状態となる。このため、転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）に蓄積された電子は、約４Ｖの電位に調整された読出ゲート電極１１下の転送チャネル３を介して、転送ゲート電極１０下の転送チャネル３の電位（約１Ｖ）よりも高い電位（約５Ｖ）に調整されているフローティングディフュージョン領域５へと転送される。
【００３２】
図６は、本発明の第１実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するためのポテンシャル図である。
【００３３】
まず、電子の増倍動作は、図５の期間Ｃの転送動作の後、図６に示す期間Ｅにおいて、転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）に電子が蓄積された状態で、増倍ゲート電極８をオン状態にすることにより、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）が約２５Ｖの高い電位に調整された状態となる。
【００３４】
次に、図６に示す期間Ｆにおいて、転送ゲート電極９をオン状態にするとともに、転送ゲート電極１０をオフ状態にすることにより、転送ゲート電極９下の転送チャネル３が約４Ｖの電位に調整された状態になるとともに、転送ゲート電極１０下の転送チャネル３が約１Ｖの電位に調整された状態となる。このため、転送ゲート電極１０下の転送チャネル３に蓄積された電子は、転送ゲート電極１０下の転送チャネル３の電位（約１Ｖ）よりも高い電位（約４Ｖ）に調整されている転送ゲート電極９下の転送チャネル３へと転送される。また、転送ゲート電極９下の転送チャネル３に転送された電子は、転送ゲート電極９下の転送チャネル３の電位（約４Ｖ）よりも高い電位（約２５Ｖ）に調整されている増倍ゲート電極８下の転送チャネル３へと転送される。そして、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）に転送された電子が増倍ゲート電極８下の転送チャネル３と転送ゲート電極９下の転送チャネル３との境界部を移動中に高電界からエネルギを得る。そして、高いエネルギを有する電子は、シリコン原子と衝突して電子と正孔とを生成する。その後、衝突電離により生成された電子は、電界により増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）に蓄積される。
【００３５】
次に、図６に示す期間Ｇにおいて、転送ゲート電極９をオフ状態にすることにより、転送ゲート電極９下の転送チャネル３が約１Ｖの電位に調整された状態になる。
【００３６】
次に、上記した図５の期間ＢおよびＣの電子の転送動作を行うことにより、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）に蓄積された電子が転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）に転送される。その後、上記した期間Ｅ〜Ｇの増倍動作および期間ＢおよびＣの転送動作を複数回（たとえば、約４００回）繰り返し行うことにより、フォトダイオード部４から転送された電子が約２０００倍に増倍される。このように、第１実施形態では、表面上が遮光膜２６で覆われる増倍ゲート電極８下の転送チャネル３と、転送ゲート電極９および１０下の転送チャネル３との間を、電子が転送されることにより、電子の増倍が行われる。
【００３７】
なお、各画素５０において、電子の増倍動作が終わった後、電子は、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）に蓄積される。その後、マトリクス状に配置される画素５０の各行毎にフローティングディフュージョン領域５に電子が読み出されるように構成されている。すなわち、第１実施形態では、読出し前の電子は、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）に蓄積された状態となる。
【００３８】
第１実施形態では、上記のように、フォトダイオード部４により生成された電子を増倍するための電子増倍部３ｂと、電子増倍部３ｂの表面上を覆うように形成されている遮光膜２６とを備えることによって、電子の増倍動作中に、電子増倍部３ｂに光が入射するのを抑制することができるので、電子の増倍動作の期間を長くしても電子増倍部３ｂに入射する光の影響（光電変換により新たに電子が生成されノイズとなること）を抑制することができる。これにより、短い撮像期間に蓄積された電子を長い時間かけて増倍することができるので、撮像装置の感度を高めながら、シャッタの高速化を行うことができる。
【００３９】
また、第１実施形態では、上記のように、遮光膜２６を、転送ゲート電極７の表面上からフローティングディフュージョン領域５（素子分離領域２）の表面上までの領域を覆うように形成することによって、電子の増倍動作中に、電子増倍部３ｂに外光が入射するのをより抑制することができるので、電子の増倍動作の期間を長くしても、電子増倍部３ｂに入射する外光によるノイズをより抑制することができる。
【００４０】
また、第１実施形態では、上記のように、フローティングディフュージョン領域５を、複数の画素５０のそれぞれに設けるとともに、遮光膜２６を、複数の画素５０のそれぞれに設けられる電子増倍部３ｂを覆うように形成することによって、ＣＭＯＳによるイメージセンサを構成することができる。
【００４１】
また、第１実施形態では、上記のように、フローティングディフュージョン領域５に読み出される前の電子を、電子増倍部３ｂに蓄積するように構成することによって、電子増倍部３ｂが遮光膜２６で覆われているので、電子がフローティングディフュージョン領域５に読み出されるまでの間に外光によるノイズが生じるのを抑制することができる。これにより、電子を読み出す毎にリセットする必要がないので、全ての画素５０に蓄積される電子のリセットと電子の蓄積の開始とを一斉に行うグローバルシャッタを行うことができる。
【００４２】
（第２実施形態）
図７は、本発明の第２実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。第２実施形態では、上記第１実施形態と異なり、転送ゲート電極７が、遮光膜２６ａによって部分的に覆われているＣＭＯＳイメージセンサの構造について説明する。
【００４３】
第２実施形態によるＣＭＯＳイメージセンサは、図７に示すように、転送ゲート電極７の増倍ゲート電極８側の一部分の表面上から素子分離領域２の表面上までの領域を覆うように、光が入射するのを抑制するためのＡｌなどの金属からなる遮光膜２６ａが形成されている。
【００４４】
なお、第２実施形態のその他の構成および動作は、上記第１実施形態と同様である。
【００４５】
第２実施形態では、上記のように、転送ゲート電極７の増倍ゲート電極８側の一部分の表面上から素子分離領域２の表面上までの領域を覆うように遮光膜２６ａを形成することによって、転送ゲート電極７の表面上の一部は遮光されないので、増倍ゲート電極８側からフォトダイオード部４に光が斜めに入射することができる。これにより、撮像装置の感度をより高めることができる。
【００４６】
なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
【００４７】
（第３実施形態）
図８は、本発明の第３実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。第３実施形態では、上記第１実施形態と異なり、４層の遮光膜２６、２６ｃ、２６ｄおよび２６ｅが形成される場合について説明する。
【００４８】
第３実施形態によるＣＭＯＳイメージセンサは、図８に示すように、転送ゲート電極７、増倍ゲート電極８、転送ゲート電極９、転送ゲート電極１０および読出ゲート電極１１と、マイクロレンズ２８との間には、４層の遮光膜２６、２６ｃ、２６ｄおよび２６ｅが上下方向に積層するように配置されている。この４層の遮光膜２６および２６ｃ〜２６ｅは、フォトダイオード部４に対応する位置に、それぞれ、開口部２６１、２６１ｃ、２６１ｄおよび２６１ｅを有している。
【００４９】
第３実施形態では、４層の遮光膜２６および２６ｃ〜２６ｅのうち上部に配置された遮光膜の開口部は、４層の遮光膜２６および２６ｃ〜２６ｅのうち下部に配置された遮光膜の開口部よりも大きくなるように形成されている。つまり、開口部の大きさは、開口部２６１ｅ、２６１ｄ、２６１ｃ、２６１の順に大きくなるように構成されている。これにより、遮光膜が入射した光の集光を妨げず、かつ、電子増倍部３ｂへの光の入射を抑制することが可能である。
【００５０】
なお、第３実施形態のその他の構成および動作は、上記第１実施形態と同様である。
【００５１】
第３実施形態では、上記のように、４層の遮光膜２６および２６ｃ〜２６ｅのうち上部に配置された遮光膜の開口部を、４層の遮光膜２６および２６ｃ〜２６ｅのうち下部に配置された遮光膜の開口部よりも大きくなるように形成することによって、マイクロレンズ２８を介して入射した光が遮光膜により遮られることがないので、フォトダイオード部４の集光性能が低下するのを抑制することができる。
【００５２】
なお、第３実施形態のその他の効果は、上記第１実施形態と同様である。
【００５３】
（第４実施形態）
図９は、本発明の第４実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。第４実施形態では、上記第３実施形態の構成において、マイクロレンズ２８の中心とフォトダイオード部４の中心とがずれた状態で配置された場合について説明する。
【００５４】
第４実施形態によるＣＭＯＳイメージセンサは、図９に示すように、撮像部５１（図１参照）の端部側に配置される画素５０では、マイクロレンズ２８の中心（中心線Ａ−Ａ）がフォトダイオード部４の中心（中心線Ｂ−Ｂ）と比べて端部側にずらされた状態で配置されている。マイクロレンズ２８の中心（中心線Ａ−Ａ）がフォトダイオード部４の中心に対してずらされた場合には、マイクロレンズ２８の位置に合わせて遮光膜２６および２６ｃ〜２６ｅも、それぞれ、マイクロレンズ２８による光の集光を遮光膜２６および２６ｃ〜２６ｅが妨げないように、ずらした状態で配置される。これにより、マイクロレンズ２８を介して入射した光が遮られるのを抑制することができるので、フォトダイオード部４の集光性能を向上させることができる。
【００５５】
なお、第４実施形態のその他の構成および動作は、上記第３実施形態と同様である。
【００５６】
また、第４実施形態の効果は、上記第３実施形態と同様である。
【００５７】
（第５実施形態）
図１０は、本発明の第５実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。第５実施形態では、上記第１実施形態と異なり、フォトダイオード部４、転送ゲート電極７下の転送チャネル３および増倍ゲート電極８下の転送チャネル３の間において電子の増倍動作が行われるＣＭＯＳイメージセンサの構造について説明する。
【００５８】
第５実施形態によるＣＭＯＳイメージセンサは、図１０に示すように、ｐ型シリコン基板１の表面に、各画素５０をそれぞれ分離するため素子分離領域２が形成されている。また、素子分離領域２によって囲まれる各画素５０のｐ型シリコン基板１の表面には、ｎ−型不純物領域からなる転送チャネル３を挟むように所定の間隔を隔てて、フォトダイオード部４およびｎ＋型不純物領域からなるフローティングディフュージョン領域５が形成されている。なお、フォトダイオード部４は、本発明の「キャリア生成部」の一例であり、フローティングディフュージョン領域５は、本発明の「電圧変換部」の一例である。
【００５９】
また、転送チャネル３の上面上には、ゲート絶縁膜６が形成されている。また、ゲート絶縁膜６の上面上の所定領域には、所定の間隔を隔てて、転送ゲート電極７と、増倍ゲート電極８ａと、読出ゲート電極１１とが、フォトダイオード部４側からフローティングディフュージョン領域５側に向かってこの順番に形成されている。すなわち、転送ゲート電極７は、フォトダイオード部４と隣接するように形成されている。また、転送ゲート電極７は、フォトダイオード部４と増倍ゲート電極８ａとの間に形成されている。また、読出ゲート電極１１は、フローティングディフュージョン領域５と隣接するように形成されている。なお、増倍ゲート電極８ａは、本発明の「第２電極」の一例である。
【００６０】
また、増倍ゲート電極８ａの電子の転送方向のゲート長Ｌ１は、転送ゲート電極７および読出ゲート電極１１のゲート長Ｌ２よりも大きくなるように構成されている。これにより、増倍ゲート電極８ａの電子の転送方向のゲート長Ｌ１と、転送ゲート電極７および読出ゲート電極１１のゲート長Ｌ２とが等しい場合と異なり、より多くの電子を増倍ゲート電極８ａ下の転送チャネル３に蓄積することが可能となる。なお、増倍ゲート電極８ａの電子の転送方向のゲート長Ｌ１と、転送ゲート電極７および読出ゲート電極１１のゲート長Ｌ２とを等しくしてもよい。
【００６１】
ここで、第５実施形態では、図１０に示すように、転送ゲート電極７の表面上から素子分離領域２の表面上までの領域を覆うように、光が入射するのを抑制するためのＡｌなどの金属からなる遮光膜２６ｂが形成されている。遮光膜２６ｂの上方には、マイクロレンズ２８が形成されている。このマイクロレンズ２８は、各画素５０にそれぞれ設けられ、画素５０に対して入射する光を遮光膜２６ｂの開口部２６１ｂを介してフォトダイオード部４に集光する機能を有している。なお、上記第３および第４実施形態と同様に、転送ゲート電極７、増倍ゲート電極８ａおよび読出ゲート電極１１と遮光膜２６ｂとの間に複数層の遮光膜を形成してもよい。
【００６２】
転送ゲート電極７、増倍ゲート電極８ａ、および、読出ゲート電極１１にクロック信号のオン信号（Ｈレベルの信号）が供給されることによって、転送ゲート電極７および読出ゲート電極１１には、約２．９Ｖの電圧が印加されるとともに、増倍ゲート電極８ａには、約２４Ｖの電圧が印加される。これにより、転送ゲート電極７下の転送チャネル３、および、読出ゲート電極１１下の転送チャネル３は、約４Ｖに電位が調整された状態になる。また、増倍ゲート電極８ａ下の転送チャネル３は、約２５Ｖの高い電位に調整された状態となる。クロック信号のオフ信号（Ｌレベルの信号）が供給されている状態では、転送ゲート電極７下の転送チャネル３、増倍ゲート電極８ａ下の転送チャネル３、および、読出ゲート電極１１下の転送チャネル３は、約１Ｖに電位が調整された状態となっている。フォトダイオード部４およびフローティングディフュージョン領域５は、それぞれ、約３Ｖおよび約５Ｖに電位が調整された状態となっている。
【００６３】
増倍ゲート電極８ａ下の転送チャネル３（電子増倍部３ｃ）は、増倍ゲート電極８にオン信号（Ｈレベルの信号）が供給されている場合に、約２５Ｖの電位に調整されることによって、増倍ゲート電極８ａ下の転送チャネル３（電子増倍部３ｃ）に電子を衝突電離させて増倍（増加）する高電界が形成されるように構成されている。電子の衝突電離は、増倍ゲート電極８ａ下の転送チャネル３（電子増倍部３ｃ）と転送ゲート電極７下の転送チャネル３との境界部で発生するように構成されている。なお、電子増倍部３ｃは、本発明の「電荷増加部」の一例である。
【００６４】
なお、第５実施形態のその他の構成は、上記第１実施形態と同様である。
【００６５】
図１１は、本発明の第５実施形態によるＣＭＯＳイメージセンサの増倍動作を説明するための断面図である。
【００６６】
まず、図１１に示すように、フォトダイオード部４に光が入射されると、光電変換により、フォトダイオード部４に電子が生成される。次に、転送ゲート電極７をオフ状態のまま、増倍ゲート電極８ａをオン状態にすることにより、増倍ゲート電極８ａ下の転送チャネル３の電位を、約２５Ｖに調整する。このとき、転送ゲート電極７下の転送チャネル３は、約１Ｖに電位が調整された状態となっている。フォトダイオード部４は、約３Ｖに電位が調整されているため、生成された電子は、フォトダイオード部４よりも電位が低い転送ゲート電極７下の転送チャネル３には転送されずに、フォトダイオード部４に蓄積された状態となる。
【００６７】
次に、増倍ゲート電極８ａをオン状態にしておくとともに、転送ゲート電極７をオン状態にする。すなわち、増倍ゲート電極８ａ下の転送チャネル３が、約２５Ｖの高い電位に調整された状態で、転送ゲート電極７下の転送チャネル３を、約４Ｖの電位に調整する。これにより、フォトダイオード部４に蓄積された電子は、フォトダイオード部４の電位（約３Ｖ）よりも高い電位（約４Ｖ）に調整された転送ゲート電極７下の転送チャネル３へと転送されるとともに、転送ゲート電極７下の転送チャネル３に転送された電子は、転送ゲート電極７下の転送チャネル３の電位（約４Ｖ）よりも、さらに高い電位（約２５Ｖ）に調整された増倍ゲート電極８ａ下の転送チャネル３へと転送される。この時、転送ゲート電極７下の転送チャネル３から増倍ゲート電極８ａ下の転送チャネル３へと転送された電子は、転送ゲート電極７下の転送チャネル３と増倍ゲート電極８ａ下の転送チャネル３との境界部を移動中に、高電界からエネルギを得る。そして、高いエネルギを得た電子は、シリコン原子と衝突して電子と正孔とを生成する（衝突電離）。その後、衝突電離によって生成された電子は、電界により増倍ゲート電極８ａ下の転送チャネル３に蓄積される。
【００６８】
図１２は、本発明の第５実施形態によるＣＭＯＳイメージセンサの逆転送動作を説明するための断面図である。
【００６９】
まず、転送ゲート電極７をオン状態にしておくとともに、増倍ゲート電極８ａをオフ状態にする。これにより、図１２に示すように、転送ゲート電極７下の転送チャネル３が、約４Ｖに電位が調整された状態で、増倍ゲート電極８ａ下の転送チャネル３が、約１Ｖに電位が調整される。このため、増倍ゲート電極８ａ下の転送チャネル３に蓄積された電子は、増倍ゲート電極８ａ下の転送チャネル３の電位（約１Ｖ）よりも高い電位（約４Ｖ）に調整されている転送ゲート電極７下の転送チャネル３へと転送される。次に、増倍ゲート電極８ａをオフ状態にしておくとともに、転送ゲート電極７もオフ状態にする。これにより、増倍ゲート電極８ａ下の転送チャネル３が、約１Ｖに電位が調整された状態で、転送ゲート電極７下の転送チャネル３も、約４Ｖに電位が調整された状態から、増倍ゲート電極８ａ下の転送チャネル３と同じ約１Ｖに電位が調整された状態となる。また、フォトダイオード部４は、転送ゲート電極７下の転送チャネル３の電位（約１Ｖ）および増倍ゲート電極８ａ下の転送チャネル３の電位（約１Ｖ）よりも高い電位（約３Ｖ）に調整された状態にある。このため、転送ゲート電極７下の転送チャネル３に転送された電子は、より高い電位に調整されているフォトダイオード部４へと転送される。このようにして、増倍ゲート電極８ａ下の転送チャネル３に蓄積された電子は、フォトダイオード部４へと転送される。そして、フォトダイオード部４へと転送された電子は、再び上記増倍動作によって、フォトダイオード部４から増倍ゲート電極８ａ下の転送チャネル３へと転送されるとともに、上記増倍動作および上記逆転送動作が繰り返される。そして、増倍された電子は、電荷信号として増倍ゲート電極８ａ下の転送チャネル３に蓄積される。その後、電荷信号は、上述した第１実施形態の読出動作のように、フローティングディフュージョン領域５および信号線２５を介して、電圧信号として読み出される。
【００７０】
なお、第５実施形態の効果は、上記第１実施形態と同様である。
【００７１】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００７２】
たとえば、上記第１〜第５実施形態では、撮像装置の１つの画素に３本または５本のゲート電極が設けられる例を示したが、本発明はこれに限らず、電子の増倍動作が行われる撮像装置であれば、３本または５本以外のゲート電極が設けられる撮像装置に本発明を適用するようにしてもよい。
【００７３】
また、上記第１〜第５実施形態では、ｐ型シリコン基板上に撮像装置を形成した例を示したが、本発明はこれに限らず、ｎ型シリコン基板上にｐ型の不純物拡散領域を形成したものを基板として用いてもよい。
【００７４】
また、上記第１〜第５実施形態では、キャリアとして電子を用いた例を示したが、本発明はこれに限らず、基板不純物の電導型および印加する電圧の極性を全て反対にすることにより、キャリアとして正孔を用いるようにしてもよい。
【００７５】
また、上記第１〜第５実施形態では、電子増倍部がフォトダイオード部とフローティングディフュージョン領域との間に形成される例を示したが、本発明はこれに限らず、図１３に示すように、電子増倍部３ｂとフローティングディフュージョン領域５との間にフォトダイオード部４を設けてもよい。この場合、電子の増倍は、増倍ゲート電極８下の転送チャネル３と、転送ゲート電極１０下の転送チャネル３との間で行われる。また、図１４に示すように、電子増倍部３ｂとフローティングディフュージョン領域５との間にフォトダイオード部４を設けるとともに、電子の増倍をフォトダイオード部４と増倍ゲート電極８下の転送チャネル３との間で行うように構成してもよい。
【００７６】
また、上記第３および第４実施形態では、複数層の遮光膜を４層の遮光膜から構成する例を示したが、本発明はこれに限らず、複数層の遮光膜を４層以外の複数の層から構成してもよい。
【図面の簡単な説明】
【００７７】
【図１】本発明の第１実施形態によるＣＭＯＳイメージセンサの全体構成を示した平面図である。
【図２】本発明の第１実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。
【図３】本発明の第１実施形態によるＣＭＯＳイメージセンサの画素を示した平面図である。
【図４】本発明の第１実施形態によるＣＭＯＳイメージセンサの回路構成を示した回路図である。
【図５】本発明の第１実施形態によるＣＭＯＳイメージセンサの電子の転送動作を説明するためのポテンシャル図である。
【図６】本発明の第１実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するためのポテンシャル図である。
【図７】本発明の第２実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。
【図８】本発明の第３実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。
【図９】本発明の第４実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。
【図１０】本発明の第５実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。
【図１１】本発明の第５実施形態によるＣＭＯＳイメージセンサの増倍動作を説明するための断面図である。
【図１２】本発明の第５実施形態によるＣＭＯＳイメージセンサの逆転送動作を説明するための断面図である。
【図１３】本発明のＣＭＯＳイメージセンサの第１変形例を示した断面図である。
【図１４】本発明のＣＭＯＳイメージセンサの第２変形例を示した断面図である。
【符号の説明】
【００７８】
３  転送チャネル
３ｂ、３ｃ  電子増倍部（電荷増加部）
４  フォトダイオード部（キャリア生成部）
５  フローティングディフュージョン領域（電圧変換部）
７  転送ゲート電極（第１電極）
８、８ａ  増倍ゲート電極（第２電極）
１１  読出ゲート電極（第３電極）
２６、２６ａ、２６ｂ、２６ｃ、２６ｄ、２６ｅ  遮光膜
５０  画素
２６１、２６１ｃ、２６１ｄ、２６１ｅ  開口部
【図１】
2009170866.tif 000003
【図２】
2009170866.tif 000004
【図３】
2009170866.tif 000005
【図４】
2009170866.tif 000006
【図５】
2009170866.tif 000007
【図６】
2009170866.tif 000008
【図７】
2009170866.tif 000009
【図８】
2009170866.tif 000010
【図９】
2009170866.tif 000011
【図１０】
2009170866.tif 000012
【図１１】
2009170866.tif 000013
【図１２】
2009170866.tif 000014
【図１３】
2009170866.tif 000015
【図１４】
2009170866.tif 000016