(57)【要約】【課題】未知の受信機を制御するためのテーブルデータを生成する。【解決手段】テーブルデータ生成装置は、放送波を受信するための受信機の設定データを記憶するテーブル生成部２５ａと、前記設定データの基準位置からのビット幅を指定し、前記設定データのシフト数を指定するレジスタ２４と、を備えている。更に、テーブル生成部２５ａは、レジスタ２４により指定された設定データのビット幅を、レジスタ２４により指定されたシフト数だけ前記設定データをシフトすることにより、チューナ１０の設定データについてのテーブルデータを生成する。【選択図】図１
2009094694.tif 000002
【特許請求の範囲】
【請求項１】
放送波を受信するための受信機の設定データを記憶する設定データ記憶手段と、
前記設定データの基準位置からのビット幅を指定するビット幅指定手段と、
前記設定データのシフト数を指定するシフト数指定手段と、
前記ビット幅指定手段により指定された設定データのビット幅を、前記シフト数指定手段により指定されたシフト数だけ前記設定データをシフトすることにより、前記受信機の設定データについてのテーブルデータを生成するテーブルデータ生成手段と、
を備えたテーブルデータ生成装置。
【請求項２】
前記設定データ記憶手段は、本装置内で生成された設定データ又は本装置と異なる外部装置で生成された設定データを記憶する
請求項１に記載のテーブルデータ生成装置。
【請求項３】
前記テーブルデータ生成手段は、前記設定データ記憶手段に記憶された複数の設定データについて、前記ビット幅指定手段により指定されたビット幅を、前記シフト数指定手段により指定されたシフト数だけシフトすることにより、前記受信機の各設定データについてのテーブルデータを生成する
請求項１または請求項２に記載のテーブルデータ生成装置。
【請求項４】
前記テーブルデータ生成手段は、関連する複数の要素を１つの設定データとし、当該設定データの各要素について、前記ビット幅指定手段により指定されたビット幅を、前記シフト数指定手段により指定されたシフト数だけシフトすることにより、関連する各要素についてのテーブルデータを生成する
請求項１または請求項２に記載のテーブルデータ生成装置。
【請求項５】
設定データの基準位置からのビット幅と、前記設定データのシフト数と、を指定し、
設定データ記憶手段から放送波を受信するための受信機の設定データを読み出して、前記指定された設定データのビット幅を、前記指定されたシフト数だけ前記設定データをシフトすることにより、前記受信機の設定データについてのテーブルデータを生成する
テーブルデータ生成方法。
【請求項６】
前記設定データ記憶手段に記憶されている設定データは、本装置内で生成され又は本装置と異なる外部装置で生成された
請求項５に記載のテーブルデータ生成方法。
【請求項７】
前記設定データ記憶手段に記憶された複数の設定データについて、前記指定されたビット幅を、前記指定されたシフト数だけシフトすることにより、前記受信機の各設定データについてのテーブルデータを生成する
請求項５または請求項６に記載のテーブルデータ生成方法。
【請求項８】
関連する複数の要素を１つの設定データとし、当該設定データの各要素について、前記指定されたビット幅を、指定されたシフト数だけシフトすることにより、関連する各要素についてのテーブルデータを生成する
請求項５または請求項６に記載のテーブルデータ生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テーブルデータ生成装置及び方法に関する。
【背景技術】
【０００２】
地上デジタル放送のチャンネル検出装置は、装置が動作する場所における放送を探索するための放送波スキャンという機能を有している。この放送波スキャン機能は、例えばデジタルテレビジョン放送の場合は、ＵＨＦ帯の１３ＣＨ〜６２ＣＨで行われている放送の有無を判定し、リモコン番号とこの物理周波数などの放送パラメータとの対応を行うというものである。これは、初期スキャン、再スキャンという名称で、地上デジタルテレビジョン放送運用規定及び地上デジタル音声放送運用規定技術資料の改定についてのＡＲＩＢ  ＴＲ−Ｂ１３／１４などで規定されている。
【０００３】
ただし、実際にユーザが使用する際には、放送波スキャン機能は、数１０秒単位で時間がかかる。このため、家庭で使用される据え付け型のテレビジョン装置は一度放送波スキャン機能を実行すればよいため、その実行時間は許容されるが、携帯電話を含むモバイル機器に放送波スキャン機能を搭載する場合には、頻繁に装置が移動するためその実行時間を許容できないという問題がある。
【０００４】
そのため、ＣＰＵ（ソフトウェア）が１ＣＨごとサーチするのではなく、受信部（チューナＬＳＩならびにＯＦＤＭ復調ＬＳＩ）がハードウェア自律でこの動作を行い、大幅に時間を短縮している。（以下、この仕組みをオートスキャンと呼ぶ。）。
【０００５】
従来、チューナＬＳＩとＯＦＤＭ復調ＬＳＩは分かれており、両者とも多くの製造者が提供している。
【０００６】
オートスキャン動作では、ＯＦＤＭ復調ＬＳＩ内の制御部が、ＣＰＵからのオートスキャン要求を受け、チューナＬＳＩ内の周波数設定に関係するレジスタ設定を自律的に書き換えることにより受信するチャネルを切り替えながらスキャン動作を行う。
【０００７】
このとき、ＯＦＤＭ復調ＬＳＩは、チューナＬＳＩの受信周波数を自律的に書き換えるために周波数設定に関係するレジスタ情報を内部に持つ必要がある。よって、ＯＦＤＭ復調ＬＳＩは、対応しないチューナＬＳＩなどレジスタマップの異なるチューナＬＳＩを制御することはできず、新しいチューナＬＳＩに対してはオートスキャン機能を提供することができなかった。
【０００８】
特許文献１では、受信環境が安定でない場合において、デジタル放送チャンネルをチャンネルリストに記憶させるデジタル放送受信装置が開示されている。また、特許文献２では、ＣＡＴＶにおけるデジタル放送再送信のように、複数の種類のデジタル放送が同一変調方式で伝送されている環境で、地上デジタル放送のようにチャンネルスキャンが必要な放送のチャンネルスキャンを高速に行うデジタル方法のチャンネルサーチ方法が開示されている。
【特許文献１】特開２００４−１７９９２８号公報
【特許文献２】特開２００５−３３３１９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、特許文献１には、同文献の図２に示すように、既知のチューナ２を選局制御する制御手段８が開示されているものの、チューナ２が未知のときにどのように選局制御するかについては何ら記載されていない。同様に、特許文献２には、既知のチューナ部１０１を選局制御する制御部１０６が開示されているものの、チューナ部１０１が未知のときにどのように選局制御するかについては何ら記載されていない。すなわち、従来、未知のチューナについては適切なテーブルデータを使用することができず、オートスキャンを実行することができない問題があった。
【００１０】
本発明は、上述した課題を解決するために提案されたものであり、未知の受信機を制御するためのテーブルデータを生成することができるテーブルデータ生成装置及び方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
請求項１の発明は、放送波を受信するための受信機の設定データを記憶する設定データ記憶手段と、前記設定データの基準位置からのビット幅を指定するビット幅指定手段と、前記設定データのシフト数を指定するシフト数指定手段と、前記ビット幅指定手段により指定された設定データのビット幅を、前記シフト数指定手段により指定されたシフト数だけ前記設定データをシフトすることにより、前記受信機の設定データについてのテーブルデータを生成するテーブルデータ生成手段と、を備えたテーブルデータ生成装置である。
【００１２】
請求項２の発明は、請求項１に記載のテーブルデータ生成装置であって、前記設定データ記憶手段は、本装置内で生成された設定データ又は本装置と異なる外部装置で生成された設定データを記憶する。
【００１３】
請求項３の発明は、請求項１または請求項２に記載のテーブルデータ生成装置であって、前記テーブルデータ生成手段は、前記設定データ記憶手段に記憶された複数の設定データについて、前記ビット幅指定手段により指定されたビット幅を、前記シフト数指定手段により指定されたシフト数だけシフトすることにより、前記受信機の各設定データについてのテーブルデータを生成する。
【００１４】
請求項４の発明は、請求項１または請求項２に記載のテーブルデータ生成装置であって、前記テーブルデータ生成手段は、関連する複数の要素を１つの設定データとし、当該設定データの各要素について、前記ビット幅指定手段により指定されたビット幅を、前記シフト数指定手段により指定されたシフト数だけシフトすることにより、関連する各要素についてのテーブルデータを生成する。
【００１５】
請求項５の発明は、設定データの基準位置からのビット幅と、前記設定データのシフト数とを、指定し、設定データ記憶手段から放送波を受信するための受信機の設定データを読み出して、前記指定された設定データのビット幅を、前記指定されたシフト数だけ前記設定データをシフトすることにより、前記受信機の設定データについてのテーブルデータを生成するテーブルデータ生成方法である。
【００１６】
請求項６の発明は、請求項５に記載のテーブルデータ生成方法であって、前記設定データ記憶手段に記憶されている設定データは、本装置内で生成され又は本装置と異なる外部装置で生成されたものである。
【００１７】
請求項７の発明は、請求項５または請求項６に記載のテーブルデータ生成方法であって、前記設定データ記憶手段に記憶された複数の設定データについて、前記指定されたビット幅を、前記指定されたシフト数だけシフトすることにより、前記受信機の各設定データについてのテーブルデータを生成する。
【００１８】
請求項８の発明は、請求項５または請求項６に記載のテーブルデータ生成方法であって、関連する複数の要素を１つの設定データとし、当該設定データの各要素について、前記指定されたビット幅を、指定されたシフト数だけシフトすることにより、関連する各要素についてのテーブルデータを生成する。
【発明の効果】
【００１９】
請求項１及び５の発明によれば、指定された設定データのビット幅を、指定されたシフト数だけ設定データをシフトすることにより、前記受信機の設定データについてのテーブルデータを生成することにより、受信機を設定するために予め多くの設定データを用意する必要がなくなり、コストを抑制することができる。
【００２０】
請求項２及び６の発明によれば、本装置内で生成され又は本装置と異なる外部装置で生成された設定データについてもテーブルデータを生成することができる。
【００２１】
請求項３及び７の発明によれば、複数の設定データがある場合であっても、指定された設定データのビット幅を、指定されたシフト数だけ設定データをシフトすることにより、前記受信機の各々の設定データを用いたテーブルデータを生成することができる。
【００２２】
請求項４及び８の発明によれば、関連する複数の要素を１つの設定データとし、当該設定データの各要素について、前記指定されたビット幅を、指定されたシフト数だけシフトすることにより、関連する各要素を含む設定データを１つとみなして処理できるので、小さな回路で処理可能になり、コストを抑制することができる。
【発明を実施するための最良の形態】
【００２３】
［第１の実施形態］
図１は、本発明の第１の実施形態に係るデジタル放送受信装置の構成を示すブロック図である。デジタル放送受信装置は、アンテナ５を介してデジタル放送波（以下「放送波」という。）を受信するチューナＬＳＩ１０（以下単に「チューナ１０」という。）と、受信した放送波を復調するＯＦＤＭ（Orthogonal Frequency Division Multiplexing）復調部２０と、復調された信号をデコードするデコーダ３０と、ＯＦＤＭ復調部２０を制御するＣＰＵ４０とを備えている。
【００２４】
チューナ１０は、放送波に対して所定の周波数帯域のチャンネルを選択して同調をとり、ベースバンド信号Ｓ２１ｂを出力する。また、チューナ１０は、放送波の周波数設定に関連するレジスタである設定レジスタ１１を備えている。設定レジスタ１１は、例えば、ＰＬＬ（Phase Locked Loop）を設定するためのデータ、ＶＣＯ（Voltage Controlled Oscillator）を選択設定するためのデータ等を記憶している。
【００２５】
ＯＦＤＭ復調部２０は、チューナ１０からのベースバンド信号に同期確立を行って同期再生信号を出力すると共に同期確立信号を出力する同期確立部２１と、同期再生信号に高速フーリエ変換を行って復調信号を出力する復調部２２と、復調信号の誤りを訂正してデインタリーブ処理を行い、ＴＳ信号を出力する誤り訂正部２３と、ビット幅及びシフト数を記憶しているレジスタ２４と、設定テーブルを生成する制御部２５と、を備えている。
【００２６】
制御部２５は、既知ではないチューナ１０の設定レジスタ１１に対応したテーブルデータを生成するためのテーブル生成部２５ａを有している。
【００２７】
図２は、テーブル生成部２５ａの構成を示すブロック図である。テーブル生成部２５ａは、設定データ１〜４についてそれぞれ演算するための演算器５０，６０，７０，８０と、これらの演算結果について論理和演算して出力するＯＲ演算器９０と、を備えている。
【００２８】
演算器５０は、必要なビット幅を生成する必要ビット幅生成回路５１と、ビット幅をシフトするビット幅シフト回路５２と、設定データをシフトする設定データシフト回路５３と、ビット幅シフト回路５２と設定データシフト回路５３の出力結果のＡＮＤ演算を行うＡＮＤ演算器５４と、を備えている。
【００２９】
演算器６０は、必要なビット幅を生成する必要ビット幅生成回路６１と、ビット幅をシフトするビット幅シフト回路６２と、設定データをシフトする設定データシフト回路６３と、ビット幅シフト回路６２と設定データシフト回路６３の出力結果のＡＮＤ演算を行うＡＮＤ演算器６４と、を備えている。なお、演算器７０、８０も演算器５０、６０と同様に構成されている。
【００３０】
各設定データは、予め固定されたデータとしてテーブル生成部２５ａに記憶されているが、必要に応じて、ビット幅が指定され、かつ、あるビット位置（本実施形態ではＬＳＢ（Least Significant Bit））からシフトされた位置に設定される。
【００３１】
図３は、設定データ１及び２の構成図である。同図に示すように、設定データ１は、｛Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈ｝に相当し、設定データ２は、｛Ｊ，Ｋ，Ｌ，Ｍ，Ｎ，Ｐ，Ｑ，Ｒ｝に相当する。ここでは各設定データは８ビットになっているが、ビット数は特に制限されるものではない。また、本実施の形態では、設定データは、テーブル生成部２５ａ内部で生成されたものとするが、外部で生成されたものでもよい。
【００３２】
以上のように構成されたデジタル放送受信装置は、次の処理を行うことによりテーブルデータを生成する。ここでは、設定データ１についてビット幅２、ＬＳＢからのシフト位置を３に設定し、設定データ２についてビット幅５、ＬＳＢからのシフト位置を９に設定する例について説明する。
【００３３】
ＣＰＵ４０は、ＯＦＤＭ復調部２０のレジスタ２４にビット幅及びシフト数を設定し、この値は制御部２５に供給される。制御部２５のテーブル生成部２５ａは、このとき次のようにしてテーブルデータを生成する。
【００３４】
図４は、設定データ１についてのテーブル生成動作を説明するための図である。
【００３５】
テーブル生成部２５ａの必要ビット幅生成回路５１は、図４（Ａ）に示すように、設定データ１のビット幅＝２に対する準備として、指定されたビット幅（レジスタ２４から読み出されたビット幅）の分だけ、選択ビット幅分の“１”を生成する。これにより、必要ビット幅生成回路５１はＬＳＢから２ビット幅分の “１１”を生成する。なお、“１”が生成されたビット以外のビットには“０”が割り当てられる。
【００３６】
ビット幅シフト回路５２は、図４（Ｂ）に示すように、設定データ１のＬＳＢから指定されたシフト数（レジスタ２４から読み出されたシフト数）の分だけ、必要ビット幅生成回路５１で生成された選択ビット幅の“１１”をシフトする。
【００３７】
つぎに、図４（Ｃ）に示すように、テーブル生成部２５ａの内部で設定データ｛Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈ｝を用意する。ここでは、テーブル生成部２５ａ内部で算出した結果を指定の位置に出力する例としている。算出された設定データは必ずしも全ビット分出力するとは限らないため、上記のように必要ビット幅生成回路５１においてビット幅指定が行われる。
【００３８】
設定データシフト回路５３は、図４（Ｄ）に示すように、指定されたシフト数（レジスタ２４から読み出されたシフト数）の分だけ、用意された設定データを実際に出力するビット位置にシフトする。
【００３９】
ＡＮＤ演算器５４は、図４（Ｅ）に示すように、ビット幅シフト回路５２と設定データシフト回路５３の出力結果をAND演算し、この設定データに関するテーブル生成処理を完了する。
【００４０】
また、演算器６０は、演算器５０と同様にして、設定データ２についてビット幅５、ＬＳＢからのシフト位置を９に設定することができる。なお、演算器７０は設定データ３について、演算器８０は設定データ４についてそれぞれ演算可能であるが、設定データ３、４については省略する。そして、ＯＲ演算器９０は、演算器５０、６０の演算結果について論理和演算して出力する。
【００４１】
図５は、設定データ１及び２から生成されるテーブルデータ（出力データ）を説明するための図である。同図に示すように、設定データ１がＬＳＢから３ビットずれた内の２ビット幅分のＧＨと、設定データ２がＬＳＢから９ビットずれた内の５ビット幅分のＭＮＰＱＲとが、テーブルデータとして生成される。
【００４２】
なお、多くのデバイスで採用されているように、バイト単位での設定データを転送する場合には、データをバイト単位に区切ってもよい。図６は、生成されたテーブルデータをバイト単位で区切って出力することを示す図である。
【００４３】
テーブル生成部２５ａは、以上のような工程を必要な要素分だけ用意することにより、複数の設定データに対するテーブルデータを生成することができる。複数の設定データは、最終的には上述したように、ＯＲ演算器９０によりＯＲ演算されることにより得られる。
【００４４】
また、オリジナルの設定データである入力元データは、各設定データの選択位置を決める“１”がない箇所については、そのまま出力されるようになっている。このため、オリジナルの設定データを固定データとして設定しておけば、“１”がない箇所については固定設定値部分として出力可能である。
【００４５】
図７は、テーブルデータ２５ｂを有するデジタル放送受信装置の構成を示すブロック図である。同図に示すように、制御部２５は、チューナ１０の周波数設定に関連する設定レジスタ１１に対応したテーブルデータ２５ｂを有し、これを用いてチューナ１０を制御する。
【００４６】
以上のように、本発明の第１の実施形態に係るデジタル放送受信装置は、チューナ１０が既知のものでなくても、既知でないチューナ１０に対応するテーブルデータを作成することができる。
【００４７】
ここで、チューナ１０で必要な周波数設定関連テーブルに必要な設定データ自体は、同一もしくは非常に類似している。また、チューナ１０に設定される多くの設定データは、周波数設定（ＣＨ）に依存せず、初期設定で固定値をとる。設定データは、例えば、チューナ１０のＰＬＬ設定、ＶＣＯ選択設定程度等を周波数設定毎に書き換える必要があるデータである。
【００４８】
デジタル放送受信装置は、外部又は内部で生成された設定データについてビット幅を指定してシフトすることによってテーブルデータを生成するので、従来、外部よりすべての周波数設定毎に全設定データを用意する必要がなくなり、大幅に回路面積を削減できる。また、ＣＰＵ４０のデータ量を減らすことができ、演算負荷が低減されるという大きな利点がある。更に、ＣＰＵ４０から全設定データを設定する時間を大きく削減することができ、動作時間、煩雑さの観点でも効果的である。
【００４９】
［第２の実施形態］
つぎに、本発明の第２の実施形態について説明する。なお、第１の実施形態と同一の部位には同一の符号を付し、主に異なる点について説明する。
【００５０】
第２の実施形態に係るデジタル放送受信装置は、図１及び２に示すように構成されている。ここで、第１の実施形態では各設定データは完全に独立していたが、第２の実施形態では設定データ１と設定データ２を合わせて処理する方法について説明する。
【００５１】
第２の実施形態では、実際に使用される設定データが、ＰＬＬ設定データのプログラムカウンタとスワローカウンタの関係や、ＶＣＯ選択のＶＣＯ自体の選択とそのサブバンドの選択のような関係であり、仕様により各設定データのビット数が固定でない、また演算結果の取り出しビット位置が異なる場合に使用できる。
【００５２】
図８及び図９は、第２の実施形態における設定データ１及び２の構成を示す図である。設定データ１及び２を統合した｛設定データ２、設定データ１｝は、例えば、設定データ１のビット幅が１増加すると、設定データ２のビット幅が１減少する。また、｛設定データ２、設定データ１｝は、｛Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈ｝に対応し、８ビットに限定されないのは第１の実施形態と同様である。
【００５３】
各設定データは、第１の実施形態と同様に、ビット幅が指定され、あるビット位置（本実施の形態ではＬＳＢ）からのシフト位置が指定される。
【００５４】
以上のように構成されたデジタル放送受信装置は、次の処理を行うことによりテーブルデータを生成する。ここでは、設定データ１についてビット幅２、ＬＳＢからのシフト位置を３に設定し、設定データ２についてビット幅３、ＬＳＢからのシフト位置を９に設定する例について説明する。
【００５５】
図１に示すＣＰＵ４０は、ＯＦＤＭ復調部２０のレジスタ２４にビット幅及びシフト数を設定し、この値は制御部２５に供給される。制御部２５のテーブル生成部２５ａは、このとき次のようにしてテーブルデータを生成する。
【００５６】
図１０は、設定データ２についてのテーブル生成動作を説明するための図である。
【００５７】
テーブル生成部２５ａの必要ビット幅生成回路５１は、図１０（Ａ）に示すように、設定データ１のビット幅＝２だけシフトした位置であって設定データ２のビット幅＝３に対する準備として、指定されたビット幅（レジスタ２４から読み出されたビット幅）の分だけ、選択ビット幅分の“１”を生成する。これにより、必要ビット幅生成回路５１はＬＳＢから２ビットシフトした位置に３ビット幅分の “１１１”を生成する。なお、“１”が生成されたビット以外のビットには“０”が割り当てられる。
【００５８】
ビット幅シフト回路５２は、図１０（Ｂ）に示すように、設定データ２のＬＳＢから指定されたシフト数（レジスタ２４から読み出されたシフト数）の分だけ、必要ビット幅生成回路５１で生成された選択ビット幅の“１１１”をシフトする。
【００５９】
つぎに、図１０（Ｃ）に示すように、テーブル生成部２５ａの内部で設定データ｛Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈ｝を用意する。ここでは、テーブル生成部２５ａ内部で算出した結果を指定の位置に出力する例としている。算出された設定データは必ずしも全ビット分出力するとは限らないため、上記のように必要ビット幅生成回路５１においてビット幅指定が行われる。
【００６０】
設定データシフト回路５３は、図１０（Ｄ）に示すように、設定データ２のＬＳＢから指定されたシフト数（レジスタ２４から読み出されたシフト数）の分だけ、用意された設定データを実際に出力するビット位置にシフトする。
【００６１】
ＡＮＤ演算器５４は、図１０（Ｅ）に示すように、ビット幅シフト回路５２と設定データシフト回路５３の出力結果をＡＮＤ演算し、この設定データに関するテーブル生成処理を完了する。
【００６２】
また、演算器６０は、演算器５０と同様にして、設定データ１についてビット幅２、ＬＳＢからのシフト位置を３に設定することができる。なお、演算器７０は設定データ３について、演算器８０は設定データ４についてそれぞれ演算可能であるが、設定データ３、４については省略する。そして、ＯＲ演算器９０は、演算器５０、６０の演算結果について論理和演算して出力する。
【００６３】
図１１は、統合された設定データ１及び２から生成されるテーブルデータ（出力データ）を説明するための図である。同図に示すように、設定データ１がＬＳＢから３ビットずれた内の２ビット幅分のＧＨと、設定データ２がＬＳＢから９ビットずれた内の３ビット幅分のＭＮＰＱＲとが、テーブルデータとして生成される。
【００６４】
なお、多くのデバイスで採用されているように、バイト単位での設定データを転送する場合には、第１の実施形態と同様に、データをバイト単位に区切ってもよい。また、複数の設定データは、第１の実施形態と同様に、最終的にはＯＲ演算器９０によりＯＲ演算されることにより得られる。
【００６５】
以上のように、本発明の第２の実施形態に係るデジタル放送受信装置は、第１の実施形態と同様に、チューナ１０が既知のものでなくても、既知でないチューナ１０に対応するテーブルデータを作成することができる。
【００６６】
上記デジタル放送受信装置は、特に、関係のある２要素以上の設定データ１及び２を見かけ上１要素の設定データとして扱うことにより、図８に示すように、その区分を任意に設定することができる。
【００６７】
これにより、例えば、ＰＬＬ設定データのプログラムカウンタとスワローカウンタの配分がチューナ１０毎に違うような場合でも、対応することが可能になる。また、ＶＣＯ選択のＶＣＯ自体の選択とそのサブバンドの選択のそれぞれのビット数がチューナ１０毎に異なる場合にも対応することが可能になる。
【００６８】
また、これらの組になる要素は、組になったときに必要なビット数がおおよそ決まっており、個々に想定される最大幅分を考慮するより、小さな回路で済むという利点もある。
【００６９】
［オートチャンネル検出］
次に、第１又は第２の実施形態で生成されたテーブルデータを用いてチャンネルを検出する方法について説明する。なお、上述した部位と同じ部位には同じ符号を付し、主に異なる点について説明する。
【００７０】
図１２は、デジタル放送受信装置の構成を示す図である。ＯＦＤＭ復調部２０は、チューナ・ＯＦＤＭ復調制御部２８を備えている。チューナ・ＯＦＤＭ復調制御部２８は、同期確立タイマを有している。
【００７１】
図１３は、第１のチャンネル検出ルーチンを示すフローチャートである。
【００７２】
チューナ・ＯＦＤＭ復調制御部２８は、ＣＰＵ４０から放送波スキャン開始・終了指示を受領し（ステップＳ１）、第１又は第２の実施形態により生成されたテーブルデータを用いてチューナ１０に対して所定の周波数への同調制御を行う（ステップＳ２）。
【００７３】
チューナ・ＯＦＤＭ復調制御部２８は、チューナ１０が所定の周波数への同調が完了した時点で、同期確立部２１、復調部２２、誤り訂正部２３の初期化を制御し、これらの動作を開始させる。また、チューナ・ＯＦＤＭ復調制御部２８は内部の図示しない同期確立タイマ部をリセットし、カウント開始する（ステップＳ３）。
【００７４】
チューナ・ＯＦＤＭ復調制御部２８は、同期確立部２１から同期確立信号を受領したかを判定し（ステップＳ４）、否定判定のときは同期確立タイマ部が満了するかを判定し（ステップＳ５）、満了しないときはステップＳ４に戻る。そして、チューナ・ＯＦＤＭ復調制御部２８は、同期確立部２１から同期確立信号を受領した場合は、所定の周波数帯域のチャンネルにおいて放送が行われていると判断して、ステップＳ６に進む。
【００７５】
チューナ・ＯＦＤＭ復調制御部２８は、ＯＦＤＭ復調部２０からデコーダ３０に復調・復号された信号を出力させ、更に、デコーダ２６で放送パラメータを検出中であることをＣＰＵ４０に通知する（ステップＳ６）。ここで、放送パラメータの検出は、ＣＰＵ４０自身が行ってもよい。
【００７６】
ＣＰＵ４０は、該チャンネルの放送パラメータの抽出が完了または抽出不可能と判断するまで待機して、それが完了又は抽出不可と判断した時点で次のチャンネルへの遷移を指示する（ステップＳ７）。最終チャンネルでなければ（ステップＳ８）、チューナ・ＯＦＤＭ復調制御部２８は、テーブルデータを用いてチューナ１０に対して次のチャンネルへの遷移動作を行い（ステップＳ９）、処理手順ステップＳ３〜ステップＳ７を繰り返す。そうでなければ、チューナ・ＯＦＤＭ復調制御部２８は、ＣＰＵ４０に完了通知する（ステップＳ１０）。なお、
また、チューナ・ＯＦＤＭ復調制御部２８は、同期確立部２１からの同期確立信号を受領せずに（ステップＳ４の否定判定）、同期確立タイマ部が満了したときには（ステップＳ５の肯定判定）、該チャンネルには放送がされていないと判断し、最終チャンネルでなければ（ステップＳ８の否定判定）、次のチャンネルへの遷移動作を行い（ステップＳ９）、ステップＳ３〜Ｓ７を繰り返す。
【００７７】
なお、ＯＦＤＭ復調部２０のチューナ・ＯＦＤＭ復調制御部２８は、誤り訂正タイマを有しているときは次の処理を行うことができる。
【００７８】
図１４は、第２のチャンネル検出ルーチンを示すフローチャートである。同図に示すように、チューナ・ＯＦＤＭ復調制御部２８は、図１３のステップＳ４の肯定判定のときに、誤り訂正部２３からの正常復号信号を受領したかを判定してもよい（ステップＳ１１）。ステップＳ１１で肯定判定のときは上述したステップＳ６に進み、否定判定のときはステップＳ１２に進む。ステップＳ１２において、チューナ・ＯＦＤＭ復調制御部２８は、誤り訂正タイマが満了したかを判定し、満了したときはステップＳ８に進み、満了していないときはステップＳ４に戻る。
【００７９】
また、上記デジタル放送受信装置は、放送局情報テーブルを有してもよい。図１５は、放送局情報テーブル５０を有するデジタル放送受信装置の構成を示す図である。ここで、放送局情報テーブル５０は、放送局とチャンネル周波数の対応関係を示したものである。このとき、ＯＦＤＭ復調部２０のチューナ・ＯＦＤＭ復調制御部２８は、次の処理を行うことができる。
【００８０】
図１６は、第３のチャンネル検出ルーチンを示すフローチャートである。同図に示すように、チューナ・ＯＦＤＭ復調制御部２８は、図１４のステップＳ７の否定判定のときに、ＣＰＵ４０から終了指示があるかを判定し、否定判定のときはステップＳ７に戻る。また、チューナ・ＯＦＤＭ復調制御部２８は、ステップＳ２１の肯定判定のときは、肯定判定のときはＮＩＴ情報より得られたその地域の放送局情報テーブル５０を検索・展開して処理を終了する。
【００８１】
これにより、ＣＰＵ４０がチャンネルスキャンの中止を指示したときは、放送局情報テーブル５０を用いてチャンネルが設定される。
【００８２】
なお、本発明は、上述した実施形態に限定されるものではなく、特許請求の範囲に記載された事項の範囲内で設計変更されたものにも適用可能である。
【００８３】
例えば、本発明は、外部メモリやソフトウェアなどによりテーブルデータを書き換えることのできない装置であり、かつ任意のテーブルデータを内部に持つ必要のある装置にも適用可能である。
【００８４】
本発明は、現在、存在しているアプリケーションではデジタル放送などのスキャン動作を自律的に行う必要のある装置に有用である。
【図面の簡単な説明】
【００８５】
【図１】本発明の第１の実施形態に係るデジタル放送受信装置の構成を示すブロック図である。
【図２】テーブル生成部２５ａの構成を示すブロック図である。
【図３】設定データ１及び２の構成図である。
【図４】設定データ１についてのテーブル生成動作を説明するための図である。
【図５】設定データ１及び２から生成されるテーブルデータ（出力データ）を説明するための図である。
【図６】生成されたテーブルデータをバイト単位で区切って出力することを示す図である。
【図７】テーブルデータ２５ｂを有するデジタル放送受信装置の構成を示すブロック図である。
【図８】第２の実施形態における設定データ１及び２の構成を示す図である。
【図９】第２の実施形態における設定データ１及び２の構成を示す図である。
【図１０】設定データ２についてのテーブル生成動作を説明するための図である。
【図１１】統合された設定データ１及び２から生成されるテーブルデータ（出力データ）を説明するための図である。
【図１２】デジタル放送受信装置の構成を示す図である。
【図１３】第１のチャンネル検出ルーチンを示すフローチャートである。
【図１４】第２のチャンネル検出ルーチンを示すフローチャートである。
【図１５】放送局情報テーブル５０を有するデジタル放送受信装置の構成を示す図である。
【図１６】第３のチャンネル検出ルーチンを示すフローチャートである。
【符号の説明】
【００８６】
１０  チューナ
２０  ＯＦＤＭ復調部
２１  同期確立部
２２  復調部
２３  誤り訂正部
２４  レジスタ
２５  制御部
３０  デコーダ
４０  ＣＰＵ
【図１】
2009094694.tif 000003
【図２】
2009094694.tif 000004
【図３】
2009094694.tif 000005
【図４】
2009094694.tif 000006
【図５】
2009094694.tif 000007
【図６】
2009094694.tif 000008
【図７】
2009094694.tif 000009
【図８】
2009094694.tif 000010
【図９】
2009094694.tif 000011
【図１０】
2009094694.tif 000012
【図１１】
2009094694.tif 000013
【図１２】
2009094694.tif 000014
【図１３】
2009094694.tif 000015
【図１４】
2009094694.tif 000016
【図１５】
2009094694.tif 000017
【図１６】
2009094694.tif 000018