(57)【要約】【課題】簡単な方法で発光素子のＥＳＤ耐圧を向上させることが可能な発光素子の製造方法を提供すること。【解決手段】本発明は、第１導電型の窒化物半導体２２上に窒化物半導体からなる活性層２４を形成する工程と、活性層２４に対して熱処理を行う工程と、活性層２４上に、熱処理の温度より低い温度で第２導電型の窒化物からなる半導体層２６を形成する工程と、を含む発光素子の製造方法である。本発明によれば、簡単な方法でＥＳＤ耐圧を向上させることがきる。【選択図】図１
2009094427.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の窒化物半導体上に窒化物半導体からなる活性層を形成する工程と、
前記活性層に対して熱処理を行う工程と、
前記活性層上に、前記熱処理の温度より低い温度で第２導電型の窒化物半導体からなる半導体層を形成する工程と、
を含むことを特徴とする発光素子の製造方法。
【請求項２】
前記第２導電型の半導体層は、ＧａＮ、ＡｌＧａＮおよびＡｌＩｎＧａＮのいずれかからなることを特徴とする請求項１記載の発光素子の製造方法。
【請求項３】
前記活性層は、ＩｎＧａＮ／ＧａＮ、ＩｎＧａＮ／ＩｎＧａＮおよびＡｌＩｎＧａＮ／ＡｌＩｎＧａＮのいずれかからなることを特徴とする請求項１記載の発光素子の製造方法。
【請求項４】
前記活性層および前記第２導電型の半導体層はＭＯＣＶＤ法を用い形成されていることを特徴とする請求項１記載の発光素子の製造方法。
【請求項５】
前記熱処理の温度は、９００℃以上であることを特徴とする請求項１記載の発光素子の製造方法。
【請求項６】
前記第２導電型の半導体層の成長温度は８１０℃以下であることを特徴とする請求項１記載の発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子の製造方法に関し、特に窒化物半導体層を有する発光素子の製造方法に関する。
【背景技術】
【０００２】
白色ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）等の発光素子として窒化物半導体層を有するＬＥＤが用いられている。
【０００３】
【特許文献１】特開平８−３３０６３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
窒化物半導体層を有するＬＥＤにおいては、静電気放電（ＥＳＤ：ｅｌｅｃｔｒｏ  ｓｔａｔｉｃ  ｄｉｓｃｈａｒｇｅ）破壊耐圧が低いという課題がある。特許文献１には、窒化物半導体層を有するＬＥＤにおいて、静電耐圧を向上させるために、活性層とｐ型クラッド層との間に第２のｐ型クラッド層を形成する技術が開示されている。
【０００５】
本発明は、簡単な方法でＥＳＤ耐圧を向上させることを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、第１導電型の窒化物半導体上に窒化物半導体からなる活性層を形成する工程と、前記活性層に対して熱処理を行う工程と、前記活性層上に、前記熱処理の温度より低い温度で第２導電型の窒化物半導体からなる半導体層を形成する工程と、を含むことを特徴とする発光素子の製造方法である。本発明によれば、ＥＳＤ耐圧を向上させることがきる。
【０００７】
上記構成において、前記第２導電型の半導体層は、ＧａＮ、ＡｌＧａＮおよびＡｌＩｎＧａＮのいずれかからなる構成とすることができる。また、上記構成において、前記活性層は、ＩｎＧａＮ／ＧａＮ、ＩｎＧａＮ／ＩｎＧａＮおよびＡｌＩｎＧａＮ／ＡｌＩｎＧａＮのいずれかからなる構成とすることができる。さらに、上記構成において、前記活性層および前記第２導電型の半導体層はＭＯＣＶＤ方を用い形成される構成とすることができる。さらに、上記構成において、前記熱処理の温度は、９００℃以上である構成とすることができる。さらに、上記構成において、前記第２導電型の半導体層の成長温度は８１０℃以下である構成とすることができる。
【発明の効果】
【０００８】
本発明によれば、ＥＳＤ耐圧を向上させることがきる。
【発明を実施するための最良の形態】
【０００９】
発明者は、活性層を成長した後、活性層の成長温度より高い温度で熱処理し、その後、熱処理温度より低い温度でｐ型半導体層を成長することにより、ＥＳＤ耐圧が向上することを見出した。以下に、本発明の実施形態について説明する。
【００１０】
図１および図２を用い、本実施形態に係る発光素子の製造方法について説明する。図１（ａ）を参照に、（０００１）を主面とするサファイア基板１０上にＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：有機金属気相成長）法を用い、ＡｌＮバッファ層１２、ＳｉドープＧａＮバッファ層１４、アンドープＧａＮバッファ層１６、ｎ型ＧａＮ中間層１８、ｎ型ＧａＮコンタクト層２０、本発明の第１導電型の半導体層としてｎ型ＧａＮ半導体層２２、ＩｎＧａＮ／ＧａＮからなるＭＱＷ（Ｍｕｌｔｉ  Ｑｕａｎｔｕｍ  Ｗｅｌｌ：多重量子井戸）活性層２４を順次成長する。
【００１１】
各層の成長条件は以下である。
ＡｌＮバッファ層１２の成長条件
膜厚：５８０ｎｍ
ドープ濃度：アンドープ
原料ガス：ＴＭＡ（トリメチルアルミニウム）、ＮＨ３
キャリアガス：水素
圧力：５０Ｔｏｒｒ
成長温度：１０４０℃（成長１）、１１４０℃（成長２）
成長途中で成長１から成長２に成長温度を変えている。
【００１２】
ＳｉドープＧａＮバッファ層１４の成長条件
膜厚：６０ｎｍ
Ｓｉドープ濃度：１．５×１０１９ｃｍ−３
原料ガス：ＴＭＧ（トリメチルガリウム）、ＮＨ３、ＳｉＨ４
キャリアガス：水素
圧力：２００Ｔｏｒｒ
成長温度：１０４０℃
【００１３】
アンドープＧａＮバッファ層１６の成長条件
膜厚：１３３０ｎｍ
ドープ濃度：アンドープ
原料ガス：ＴＭＧ、ＮＨ３
キャリアガス：水素
圧力：２００Ｔｏｒｒ
成長温度：１０４０℃
【００１４】
ｎ型ＧａＮ中間層１８の成長条件
膜厚：１３８０ｎｍ
Ｓｉドープ濃度：１．５×１０１９ｃｍ−３
原料ガス：ＴＭＧ、ＮＨ３、ＳｉＨ４
キャリアガス：水素
圧力：２００Ｔｏｒｒ
成長温度：１０４０℃
【００１５】
ｎ型ＩｎＧａＮコンタクト層２０の成長条件
膜厚：５００ｎｍ
原料ガス：ＴＭＧ、ＴＭＩ（トリメチルインジウム）、ＮＨ３、ＳｉＨ４
Ｓｉドープ濃度：１．５×１０１９ｃｍ−３
キャリアガス：窒素
圧力：２００Ｔｏｒｒ
成長温度：８３０℃
【００１６】
ｎ型ＧａＮ半導体層２２の成長条件
膜厚：１７０ｎｍ
Ｓｉドープ濃度：１．５×１０１９ｃｍ−３
原料ガス：ＴＭＧ、ＮＨ３、ＳｉＨ４
キャリアガス：水素
圧力：１００Ｔｏｒｒ
成長温度：１０４０℃
【００１７】
ＭＱＷ活性層２４の成長条件
膜厚：６５ｎｍ
層数：井戸層  ５層、バリア層  ６層
井戸層：Ｉｎ０．１６Ｇａ０．８４Ｎ
膜厚：２．２ｎｍ
ドープ濃度：アンドープ
原料ガス：ＴＥＧ（トリエチルガリウム）、ＴＭＩ、ＮＨ３
キャリアガス：窒素
圧力：３００Ｔｏｒｒ
成長温度：７２０℃
バリア層：ＧａＮ
膜厚：９ｎｍ
ドープ濃度：５×１０１７ｃｍ−３
原料ガス：ＴＥＧ、ＮＨ３
キャリアガス：窒素
圧力：３００Ｔｏｒｒ
成長温度：８３０℃
【００１８】
図１（ｂ）を参照に、熱処理を実施する。熱処理条件は以下である。
９７５℃まで９０秒で昇温
９７５℃で３００秒保持
８１０℃に１８０秒で降温
【００１９】
図１（ｃ）を参照に、上記熱処理温度より低い温度で活性層２４上にＭＯＣＶＤ法を用い本発明の第２導電型の半導体層としてｐ型ＧａＮ半導体層２６を成長する。成長条件は以下である。
ｐ型ＧａＮ半導体層２６の成長条件
膜厚：２００ｎｍ
Ｍｇドープ濃度：４×１０１９ｃｍ−３
原料ガス：ＴＭＧ、ＮＨ３、Ｃｐ２Ｍｇ（ビスシクロペンタジエニルマグネシウム）
キャリアガス：水素
圧力：２００Ｔｏｒｒ
成長温度：８１０℃
【００２０】
ｎ型ＧａＮ半導体層２２、ｐ型ＧａＮ半導体層２６および活性層２４は、窒化物半導体であれば、種々の改変が可能である。これらは、代表的にはＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１、０≦ｙ＜１、０≦ｘ＋ｙ＜１）から採用された材料を選択することができる。例えば、ｎ型ＧａＮ半導体層２２およびｐ型ＧａＮ半導体２６層についてはＧａＮ以外にもＡｌＧａＮ、ＡｌＩｎＧａＮを用いることができる。
【００２１】
活性層２４となるＭＱＷの井戸層／バリア層の組み合わせとしては、ＩｎＧａＮ／ＧａＮ、ＩｎＧａＮ／ＩｎＧａＮ、ＡｌＩｎＧａＮ／ＡｌＩｎＧａＮ等の窒化物半導体を用いることができる。なお、各層のバンドギャップは、(ｎ型ＧａＮ半導体層２２およびｐ型ＧａＮ半導体層２６）≧バリア層＞井戸層である。
【００２２】
図２を参照に、ｎ型電極３０を形成する領域を選択的にｎ型ＩｎＧａＮコンタクト層２０までドライエッチングする。エッチングされなかった部分にはメサ状のメサ部が残り、このメサ部が発光部となる。蒸着法を用いｐ型ＧａＮ半導体層２６上の一部にｐ型ＧａＮ半導体層２６に電気的に接続するようにＮｉＡｕからなるｐ型電極２８を形成する。大気中で５００℃のアニールを行い、ｐ型ＧａＮ半導体層２６との合金を形成する。溝の底面の一部に、蒸着法を用いｎ型ＩｎＧａＮコンタクト層２０に電気的に接続するように、下からＴａ／Ａｌ／Ｐｔからなるｎ型電極３０を形成する。大気中で５００℃のアニールを行い、ｎ型ＩｎＧａＮコンタクト層２０との合金を形成する。以上により、図２の構成が完成する。
【００２３】
次に、ｐ型電極２８およびｎ型電極３０に接続する電極パッド（不図示）が形成された後、酸化シリコンからなる保護膜（不図示）がパッド以外の領域に形成される。基板１０を１００μｍの厚さまで研削する。スクライブ法を用い、基板１０の裏面からウェハを分割し、例えば約３５０μｍ×３５０μｍのチップに分割する。その後、パッケージに実装する。以上により、実施例１に係るＬＥＤが完成する。なお、ｐ型電極２８およびｎ型電極３０はＩＴＯ（酸化インジウム錫）等を用いることもできる。
【００２４】
比較例１として、図１（ｂ）の熱処理を行わず、図１（ｃ）のｐ型ＧａＮ半導体層２６を９７５℃で成長したＬＥＤを作製した。また、比較例２として、ｐ型ＧａＮ半導体層２６を８１０℃で成長したＬＥＤを作製した。図３（ａ）および図３（ｂ）は、比較例１、比較例２および本実施形態におけるｎ型ＧａＮ半導体層２２、活性層２４、熱処理おおびｐ型ＧａＮ半導体層２６を成長する際の温度プロファイルを抜き出した図である。図３（ａ）と図３（ｂ）とはそれぞれ比較例１、２と本実施形態との成長温度を示した図である。なお、活性層２４中のバリア層および井戸層の層数を省略して図示している。図３（ａ）のように、比較例１では活性層２４の成長が終了すると、成長温度を９７５℃に昇温しｐ型ＧａＮ半導体層２６を成長した。同様に、比較例２では、成長温度を８１０℃でｐ型ＧａＮ半導体層２６を成長した（図３（ａ）の破線）。一方、図３（ｂ）のように、本実施形態では活性層２４の成長終了後、ＭＯＣＶＤの反応炉内で９７５℃まで昇温し、保持した後、８１０℃まで降温する。その後、８１０℃にてｐ型ＧａＮ半導体層２６を成長した。
【００２５】
比較例１、２および本実施形態に係るＬＥＤについて、逆方向のＥＳＤ耐圧を評価した。ＥＳＤ印加は、１．５ｋΩの抵抗、１００ｐＦの容量を付加したヒューマンボディモデルを用いて実施した。逆方向電圧の印加（５回実施）の前後における破壊を判定して破壊されていない場合は、その逆方向電圧値を上昇させ、ＬＥＤが破壊される電圧をＥＳＤ耐圧とした。なお、破壊の判定は、発光の確認および逆方向通電時の電圧値の変動で行った。
【００２６】
表１は、比較例１、２および本実施形態のＥＳＤ耐圧を比較した表である。比較例１、２では、ＥＳＤ耐圧はそれぞれ５００Ｖ、５７１Ｖであるのに対し、本実施形態では３８５７Ｖであった。
【表１】
2009094427.tif 000003
【００２７】
比較例１、２の破壊したＬＥＤ素子について、図２で示したｎ型ＧａＮ半導体層２２、活性層２４およびｐ型ＧａＮ半導体層２６からなるメサ部の外観および発光領域のパターンを観察したところ、ＥＳＤ破壊による劣化痕および非発光領域は、メサ部の側面部分では見られず、メサの平坦部分のみで確認された。さらに、平坦部分の劣化痕および非発光領域は、平坦部分内でランダムに生じており、また、この劣化痕をＳＥＭ観察するとｐ型電極２８およびその下層の半導体結晶層に劣化が見られた。ｐ型電極２８はＩＴＯで形成した場合も同じであった。これらの状況から、ＥＳＤによる破壊の原因は、メサ部の側面やｐ型電極２８でなく、メサ部の半導体結晶構造中にあるものと推測される。メサ部の半導体結晶構造に原因がある場合、ＥＳＤ印加時にＥＳＤ電界が最もかかる部分は、ＰＮ接合付近であり、これは図２の活性層２４に相当する。
【００２８】
ここで、比較例１を検討すると、比較例１ではｐ型ＧａＮ半導体層２６の成長温度が高く、これにより、活性層２４へｐ型ＧａＮ半導体層２６のドーパント（Ｍｇ）が比較的多く拡散し、これが低ＥＳＤ耐圧の原因となったものと推測される。一方、比較例２は、ｐ型ＧａＮ半導体層２６の成長温度が低いため、活性層２４へのドーパントの拡散は抑えられているものの、依然としてＥＳＤ耐圧は低いままである。
【００２９】
これに対し本実施形態では、活性層２４を成長した後、ｐ型ＧａＮ半導体層２６に熱処理を施すことで、高いＥＳＤ耐圧を得ることができる。本実施形態と比較例２との違いは、ｐ型ＧａＮ半導体層２６の成長前に熱処理を施す点である。この熱処理の実施は、活性層２４を構成する半導体の結晶性を改善しているものと考えられ、これによってＥＳＤ耐圧が向上したものと推測される。また、比較例１の結果からｐ型ＧａＮ半導体層２６からドーパントの拡散を抑えるべく、ｐ型ＧａＮ半導体層２６の成長温度は、少なくとも熱処理温度よりも低い温度で実施されるべきである。
【００３０】
なお、熱処理温度は、活性層２４の結晶性が顕著に向上する９００℃以上で実施することが好ましい。さらに、ｐ型ＧａＮ半導体層２６は、活性層２４に対するドーパントの拡散を抑制するために、８１０℃以下で実施することが好ましい。
【００３１】
ＥＳＤ耐圧をより大きくするためには、図１（ｂ）の熱処理温度は、図１（ｃ）のｐ型ＧａＮ半導体層２６の成長温度に比べ、約１００℃以上高いことが好ましく、１５０℃以上であることがより好ましい。
【００３２】
本実施形態において、サファイア基板１０を用いる例を説明したが、Ｓｉ基板、ＳｉＣ基板またはＧａＮ基板を用いてもよい。また、ｎ型ＧａＮ半導体層２２、ｐ型ＧａＮ半導体層２６は、活性層２４より屈折率が大きい半導体層として機能すれば、ＧａＮ以外の窒化物半導体層であってもよい。さらに、活性層２４は発光する層として機能すれば、ＧａＮおよびＩｎＧａＮ以外の窒化物半導体層であってもよい。また、第１導電型がｐ型、第２導電型がｎ型であってもよい。
【００３３】
以上、発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００３４】
【図１】図１（ａ）から図１（ｃ）は実施形態に係るＬＥＤの製造方法を示す断面図である。
【図２】図２は実施形態に係るＬＥＤの断面図である。
【図３】図３（ａ）および図３（ｂ）は、比較例１、２および実施形態の成長温度を示す図である。
【符号の説明】
【００３５】
１０          基板
１２          ＡｌＮバッファ層
１４          ＳｉドープＧａＮバッファ層
１６          アンドープＧａＮバッファ層
１８          ｎ型ＧａＮ中間層
２０          ｎ型ＩｎＧａＮコンタクト層
２２          ｎ型ＧａＮ半導体層
２４          活性層
２６          ｐ型ＧａＮ半導体層
２８          ｐ型電極
３０          ｎ型電極
【図１】
2009094427.tif 000004
【図２】
2009094427.tif 000005
【図３】
2009094427.tif 000006
【手続補正書】
【提出日】平成20年4月21日(2008.4.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導電型の窒化物半導体上に窒化物半導体からなる活性層を形成する工程と、
前記活性層に対して熱処理を行う工程と、
前記活性層上に、前記熱処理の温度より低い温度で第２導電型の窒化物半導体からなる半導体層を形成する工程と、
を含むことを特徴とする発光素子の製造方法。
【請求項２】
前記第２導電型の半導体層は、ＧａＮ、ＡｌＧａＮおよびＡｌＩｎＧａＮのいずれかからなることを特徴とする請求項１記載の発光素子の製造方法。
【請求項３】
前記活性層は、多重量子井戸からなることを特徴とする請求項１記載の発光素子の製造方法。
【請求項４】
前記活性層は、ＩｎＧａＮ／ＧａＮ、ＩｎＧａＮ／ＩｎＧａＮおよびＡｌＩｎＧａＮ／ＡｌＩｎＧａＮのいずれかの組み合わせからなることを特徴とする請求項３記載の発光素子の製造方法。
【請求項５】
前記活性層および前記第２導電型の半導体層はＭＯＣＶＤ法を用い形成されていることを特徴とする請求項１記載の発光素子の製造方法。
【請求項６】
前記熱処理の温度は、９００℃以上であることを特徴とする請求項１記載の発光素子の製造方法。
【請求項７】
前記第２導電型の半導体層の成長温度は８１０℃以下であることを特徴とする請求項１記載の発光素子の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
上記構成において、前記第２導電型の半導体層は、ＧａＮ、ＡｌＧａＮおよびＡｌＩｎＧａＮのいずれかからなる構成とすることができる。また、上記構成において、前記活性層は、多重量子井戸からなる構成とすることができる。さらに、上記構成において、前記活性層は、ＩｎＧａＮ／ＧａＮ、ＩｎＧａＮ／ＩｎＧａＮおよびＡｌＩｎＧａＮ／ＡｌＩｎＧａＮのいずれかの組み合わせからなる構成とすることができる。さらに、上記構成において、前記活性層および前記第２導電型の半導体層はＭＯＣＶＤ方を用い形成される構成とすることができる。さらに、上記構成において、前記熱処理の温度は、９００℃以上である構成とすることができる。さらに、上記構成において、前記第２導電型の半導体層の成長温度は８１０℃以下である構成とすることができる。