(57)【要約】【課題】  ＡＳＩＣ等に接続される素子等とデータの入出力を行う入出力部の制御構成において、電力が供給されていない素子に対して、電力が供給されている素子から、電力が回り込むことを防止する。【解決手段】  電力供給ラインが異なる電源から供給を受けている外部装置にそれぞれアクセスする第１入出力部と第２入出力部とを備えたインターフェース回路。外部からの命令に基づき、前記素子に対して電力供給がなされているか否かの情報に基づき、第１入出力部及び第２入出力部のうち、電力供給がなされている外部装置に対応する入出力部を選択し、選択した入出力部を介して、命令に対応した指示を外部装置に対して出力する。【選択図】  図１
2009048409.tif 000002
【特許請求の範囲】
【請求項１】
電力供給ラインが異なる電源から供給を受けている外部装置にそれぞれアクセスする第１入出力部と第２入出力部とを備えたインターフェース回路であって、
外部からの命令に基づき、前記外部装置に対して電力供給がなされているか否かの情報を取得する取得手段と、
前記取得手段にて取得した情報に基づき、前記第１入出力部及び前記第２入出力部のうち、電力供給がなされている外部装置に対応する入出力部を選択する選択回路と、
前記選択回路にて選択した入出力部を介して、前記命令に対応した指示を外部装置に対して行う制御回路とを備えるインターフェース回路。
【請求項２】
前記選択回路は、さらに、出力状態における出力内容を選択することを特徴とする請求項１に記載のインターフェース回路。
【請求項３】
前記取得手段は、前記第１入出力部及び前記第２入出力部の電圧レベルを判定する判定回路を備えることを特徴とする請求項１に記載のインターフェース回路。
【請求項４】
電力供給ラインが異なる電源から供給を受けている素子にそれぞれアクセスする第１入出力部と第２入出力部とを備えた集積回路装置であって、
外部からの命令に基づき、素子に対して電力供給がなされているか否かの情報を取得する取得手段と、
前記命令に基づき、少なくともコマンドまたはデータのうちの１つを生成する生成回路と、
前記取得手段にて取得した情報に基づき、前記第１入出力部及び前記第２入出力部のうち、電力供給がなされている素子に対応する入出力部を選択する選択回路と、
前記選択回路にて選択した入出力部を介して、前記生成回路にて生成したコマンドやデータを素子に対して行う制御回路とを備える集積回路装置。
【請求項５】
前記素子に対する電力供給について許可／禁止の指示を生成する電力供給指示回路を備えることを特徴とする請求項４に記載の集積回路装置。
【請求項６】
前記電力供給指示回路は、前記制御回路へ指示内容を通知することを特徴とする請求項５に記載の集積回路装置。
【請求項７】
請求項４に記載の記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターフェース回路及び該回路を備えた集積回路装置に関するもので、インターフェース回路を備えた電子機器に関する。
【背景技術】
【０００２】
近年、電子機器の小型化・薄型化に伴い、電子機器を制御する回路基板の小型化が図られている。この回路基板の小型化を実現する方法として、単一の集積回路に多数の機能を搭載するシステムオンチップ技術がある。特に特定用途向け集積回路（ＡＳＩＣ）において多用されている。システムオンチップ技術によって、集積回路に搭載される機能は、例えばアナログデジタル変換、特定の論理演算、通信制御、ＣＰＵによるマイコンの機能等が挙げられる。これらの機能の集約化によって、ＡＳＩＣの回路規模は増大している。この問題に対して、ＡＳＩＣ内にある特定の機能を持つ回路を複数の用途に使用する工夫がなされている。
【０００３】
特に、ＡＳＩＣが複数の素子（例えば、ＥＥＰＲＯＭのようなメモリ）と通信を行う構成において、ＡＳＩＣ内の１つの通信データ生成回路を用いて、複数の素子と通信を行う方法が従来から検討されてきた。
【０００４】
例えば、回路基板上で複数の素子の通信信号線を並列に接続し、チップセレクト信号を制御することで素子を選択し、選択した素子に対して通信を行う方法がある。複数の素子について、それぞれ異なる電圧の電力供給（異なる電力系統で供給）を受けて動作する場合に、解決すべき問題が生じる。
【０００５】
その問題は、電力供給がなされていない素子に対して、電力供給がなされている素子への通信信号が入力されることである。この信号の入力により電力供給がなされていない素子が故障したり、誤動作したりする場合がある。
【０００６】
この問題に対して、従来技術では基板上の通信信号線にダイオード等を接続する工夫を施したものがある（特許文献１および特許文献２参照）。
【０００７】
図５は特許文献１に記載されている図である。本体装置１に供給される電圧が異なる周辺装置２１と２２が並列に接続され、それぞれ電圧ＶＣＣ１、およびＶＣＣ２が供給されている。
【０００８】
各入力端子はそれぞれの電源でプルアップされている。トランジスタ１ａがオフのときに、ＶＣＣ１、ＶＣＣ２の電圧が異なっていたとしても、ダイオード４１または４２によって電圧信号の回り込みを防ぐことができることが記載されている。
図６は特許文献２に記載されている図である。ＭＰＵ３とＤＰＲＡＭ４はそれぞれ異なる電源系統ＭＶＣＣ、ＳＶＣＣで動作している。例えばＳＶＣＣが切断された場合には、信号線Ｓ１、Ｓ２、Ｓ３はＭＶＣＣでプルアップされるが、ダイオードＤ２によってＳＶＣＣ側に電源が回りこむことはない。
【特許文献１】特開平２−２４２３１３号公報
【特許文献２】特開２００２−１３２４０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１や２に示した従来技術では回路基板上に追加の部品（ダイオード）を実装しなければならない。このため、部品数が増加し、コストアップする。また、部品数の増加により、回路配線のパターン設計に制約が生じ、電子回路基板の小型化の妨げとなる。
【００１０】
追加の部品の追加を避ける方法としては、素子との通信を行う際、並列接続されている全ての素子に電力供給を行う方法がある。この方法では、アクセスを行わない素子を含め、全ての素子へ電力供給を行う。
【００１１】
例えば、電子機器は、待機状態において消費電力を低減するために、アクセスを行うタイミングの前後にのみ電力供給を行う。しかし、上述した全ての素子に電源供給を行う方法では、アクセスを行わないにもかかわらず、電力の供給と停止が行われるため、電力の供給と停止の頻度が増加する。この頻度の増加は、素子の寿命を短くする可能性がある。
【００１２】
また、この全ての素子に電源供給を行う方法では、電源供給系の故障などが発生した場合、素子の保護を行うことができない。
【００１３】
そこで本発明では、ＡＳＩＣから複数の素子と通信を行う構成において、上記の課題を解決することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、本発明のインターフェース回路は、電力供給ラインが異なる電源から供給を受けている外部装置にそれぞれアクセスする第１入出力部と第２入出力部とを備えたインターフェース回路であって、外部からの命令に基づき、前記外部装置に対して電力供給がなされているか否かの情報を取得する取得手段と、前記取得手段にて取得した情報に基づき、前記第１入出力部及び前記第２入出力部のうち、電力供給がなされている外部装置に対応する入出力部を選択する選択回路と、前記選択回路にて選択した入出力部を介して、前記命令に対応した指示を外部装置に対して出力する制御回路とを備える。
【００１５】
また、本発明の集積回路装置は、電力供給ラインが異なる電源から供給を受けている素子にそれぞれアクセスする第１入出力部と第２入出力部とを備えた集積回路装置であって、外部からの命令に基づき、素子に対して電力供給がなされているか否かの情報を取得する取得手段と、前記命令に基づき、少なくともコマンドまたはデータのうちの１つを生成する生成回路と、前記取得手段にて取得した情報に基づき、前記第１入出力部及び前記第２入出力部のうち、電力供給がなされている素子に対応する入出力部を選択する選択回路と、前記選択回路にて選択した入出力部を介して、前記生成回路にて生成したコマンドやデータを素子に対して出力する制御回路とを備える。
【発明の効果】
【００１６】
以上説明したように、以上説明したように、本発明の構成により、ダイオードなどの追加の回路素子を用いずに、信号の回りこみを防止でき、素子の故障や誤動作など抑制することができる。
【発明を実施するための最良の形態】
【００１７】
以下に、図を用いて本発明を実施するための最良の形態を説明する。
【００１８】
（第１の実施形態）
図１は、本発明の実施形態の一例である。１０１は端子制御回路を含むＡＳＩＣである。１０８ａ、１０８ｂは素子であり、共通の信号線で端子１と接続されている。１０９ａ、１０９ｂは素子であり、共通の信号線で端子１２と接続されている。このように、ＡＳＩＣ（集積回路）１０１は、端子（端子グループ）１、端子（端子グループ）２という複数の入出力部を備えている。この形態では、データの転送はシリアル形式で行われる。
【００１９】
この端子１、端子２はそれぞれ複数（４つ）の端子を備えている。この端子１は、クロック信号を出力する端子、データを入出力する端子、ストロボ信号を出力する端子、チップセレクト信号を出力する端子を備えている。ここで、説明を簡単にするために、データを入出力する端子のみ符号１０４を付けている。端子２も、クロック信号を出力する端子、データを入出力する端子、チップセレクト信号を出力する端子を備えている。データを入出力する端子のみ符号１０５を付けている。
【００２０】
上述した素子はそれぞれＡＳＩＣ１０１の端子１、端子２を介して、基板上でＡＳＩＣ１０１と結線されている。ここで、素子１０８ａ，１０８ｂと素子１０９ａ，１０９ｂはそれぞれ異なる電源に接続されている。即ち、素子１０８ａ，１０８ｂと素子１０９ａ，１０９ｂ電力供給ライン（電源系統）が異なっている。
【００２１】
素子１０８ａ，１０８ｂに対して電圧はＶＤＤ１（例えば３．３ボルト）が供給され、素子１０９ａ，１０９ｂに対して電圧はＶＤＤ２（例えば３．３ボルト）が供給されている。これらの素子は、例えば、ＥＥＰＲＯＭ（メモリ）である。ＡＳＩＣ１０１から各素子に対して、複数の信号線（例えば、クロック信号線、データ線）で接続されている。なお、ＡＳＩＣ１０１は選択的にアクセスするために、各素子に対応したチップセレクト（ＣＳ）信号を出力する。
【００２２】
ＡＳＩＣは端子１、２の他に、端子１０７を有する。端子１０７から入力した信号は端子制御回路１０３に接続される。端子制御回路１０３は、端子１０７の他に、通信データ生成回路１０２、設定レジスタ１０６、端子１０４、１０５と接続されている。
【００２３】
通信データ生成回路１０２は、素子１０８ａ，１０８ｂ、１０９ａ、１０９ｂとの通信を行うためのコマンドやデータを生成する。また、素子から受信したデータを保持するバッファ（受信バッファ）や、素子へ向けて送信するコマンドやデータを保持するバッファ（送信バッファ）を備えている。
【００２４】
端子制御回路１０３は、さらに、設定レジスタ１０６の設定情報、端子１０４、１０５、１０７から入力される情報に基づき、通信データ生成回路１０２と端子１０４、端子１０５の使用／未使用の設定や端子１０４、１０５の入力／出力の設定を行う。また、端子を出力端子として使用する場合には、出力レベルの設定を行う。
【００２５】
例えば、端子１０７から入力された情報（命令あるいは指示）が、ＶＤＤ１が供給された状態でかつ、ＶＤＤ２が供給されていない状態であることを示している場合を説明する。この場合、端子制御回路１０３は、ＶＤＤ１が供給されている素子１０８ａ、１０８ｂに対してアクセスするように制御を行う。
【００２６】
一方、端子１０７から入力された情報（命令あるいは指示）が、ＶＤＤ２が供給された状態でかつ、ＶＤＤ１が供給されていない状態であることを示している場合を説明する。端子制御回路１０３は、ＶＤＤ２が供給されている素子１０９ａ、１０９ｂに対してアクセスするように制御を行う。このように、端子１０７を介して、外部から情報を取得し、その取得した情報に基づき、端子制御回路１０３は動作する。
【００２７】
素子３０８ａ，ｂとの通信を行い、素子３０９とは通信を行わないときを考える。素子３０９には電源３１１を供給する必要が無い為、電源制御回路３１２は電源回路３１４へ電源３１１をオフにする信号を伝える。このように、端子制御回路１０３は、端子についての制御を行う。
【００２８】
図２は、ＡＳＩＣに含まれる端子制御回路（インターフェース回路）の内部構成および外部との接続の形態を説明する図である。
【００２９】
端子制御回路２０１は、複数のセレクタ（選択回路）と１つの制御論理回路を備えている。この構成では、２０２、２０３、２０４、２０５、２０６がセレクタである。制御論理回路は２０８である。制御論理回路２０８は、端子１０７の入力２１２と設定レジスタ１０６の入力２１１に基づき動作する。制御論理回路２０８は、上述したセレクタ２０２、セレクタ２０３、セレクタ２０４、セレクタ２０５、セレクタ２０６の切替えを制御する。
【００３０】
このセレクタ２０３、セレクタ２０４は、端子２０９（図１で、端子１０４）に接続されている。同様に、セレクタ２０５、セレクタ２０６は、端子２１０（図１で、端子１０５）に接続されている。
【００３１】
制御論理回路２０８は信号入力２１１または、信号入力２１２、または端子２０９、２１０からの入力、またはこれらの組合せによってセレクタの切替えを行う。
【００３２】
通信データ生成回路２０８から出力された信号は、セレクタ２０３、２０６に入力される。
【００３３】
セレクタ２０３、２０６は、それぞれ制御論理回路２０８からの選択信号によって出力状態の切替えを行う。即ち、セレクタ２０３、２０６は出力状態における出力内容を選択する。セレクタ２０３、２０６はハイレベル、ロウレベル、データに基づく出力の中からいずれかを選択する。例えば、セレクタ２０３がハイレベルを選択すると、端子２０９の状態はハイレベルになる。また、セレクタ２０３がロウレベルを選択すると、端子２０９の状態はロウレベルになる。また、セレクタは、データに基づく出力を選択すれば、通信データ生成回路２０８で生成されたデータやコマンドに基づき端子の状態（ハイレベル状態とロウレベル状態）が変化する。セレクタ２０６の機能も同様であり、端子２１０の出力状態を選択することができる。
【００３４】
セレクタ２０４、２０５は端子２０９、２１０の入出力の切換を行う。セレクタ２０４、２０５は、それぞれ制御論理回路２０８からの選択信号に基づき出力状態か入力状態かを選択する。制御論理回路２０８の選択信号は、それぞれ連動させることも可能であるし、また独立に設定されることも可能である。それらは信号２１１で設定される。この信号２１１は、図１の設定レジスタ１０６の値に対応した信号である。
【００３５】
なお、端子２０９からデータを入力する場合には、セレクタ２０２を介して通信データ生成回路２０８へ転送され、通信データ生成回路２０８に設けられている受信バッファに格納される。端子２１０からデータを入力する場合も同様に、セレクタ２０２を介して通信データ生成回路２０８へ転送される。
【００３６】
（第２の実施形態）
次に、図３を用いて第２の実施形態について説明する。図１と重複する説明は省き、異なる点について説明する。
【００３７】
ＡＳＩＣ３０１は、電源制御回路３１２、端子３１５、３１６を備えている。また、ＡＳＩＣ３０１には、電源回路３１３、３１４が接続されている。この電源制御回路３１２は、素子に対する電力供給の出力／停止の指示を行う。即ち、電源制御回路３１２は電力供給指示回路である。別の表現をすると、電源制御回路３１２は、素子に対する電力供給の許可／禁止の指示を行う。この指示は、端子３１５を介して電源回路３１３へ出力され、端子３１６を介して電源回路３１４へ出力される。この、指示内容は端子制御回路３０３に伝えられる（通知される）。端子制御３０３はこの指示に基づき内部のセレクタや通信データ生成回路３０２に対する設定を行う。ここで、電源回路３１３はＶＤＤ１を素子３０８ａ、３０８ｂへ供給し、電源回路３１４はＶＤＤ２を素子３０９ａ、３０９ｂへ供給する。
【００３８】
例えば、レジスタ３０６から入力された情報が、素子３０８ａにアクセスする指示の場合、また、電源制御回路３１２は、電源回路３１３に対して、電力供給の指示を行う。その後、端子制御回路１０３は、素子３０８ａに対してアクセスするように端子３０４に関する設定を行う。この場合、端子３０５にはアクセスは行わないので、端子３０５については、入力状態になるように設定を行う。また、レジスタ３０６から入力された情報が、素子３０９ａにアクセスする指示の場合、また、電源制御回路３１２は、電源回路３１４に対して、電力供給の指示を行う。その後、端子制御回路１０３は、素子３０９ａに対してアクセスするように制御を行う。
【００３９】
このように、通信を行う素子に対応する端子を通信できるように設定を行い、更に、その素子に対して電力供給を行うように制御を行う。
【００４０】
電源制御回路３１２は、このように、電力供給を行ったことを端子制御回路３０３に伝え、端子制御回路３０３は通信を行わない端子の設定を入力状態にする。
【００４１】
このような制御をおこなうことで、素子３０９には不要な信号が伝わらず、素子の故障や誤作動を防ぐ。
【００４２】
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態では、端子制御回路１０３が、端子から入力した状態に基づき、素子に対して電力供給を行っているか否かを判定する構成でも構わない。
【００４３】
例えば、端子１０４（図１）から通信信号の電圧レベルを検出してＶＤＤ１が供給されているか否かを判定する。即ち、端子制御回路１０３に設けたレベル判定回路を用いる。この場合、電力供給がなされているか否かを判定して、供給がなされていなければ、電力供給するのを待って、素子１０８ａや１０８ｂとの通信を行うように制御する。端子１０５についても同様の処理を行えばよい。
【００４４】
以上の説明を整理すると、図４のようになる。図４は端子制御回路３０３に入力される信号と、この入力信号によって端子制御回路３０３が設定する端子３０４、端子３０５の状態の一例を示したものである。尚、図４には設定レジスタ３０６の情報は記載していない。
【００４５】
パターン１は、素子３０８を使用するケースである。素子３０８を使用するため、信号３１０をイネーブル（許可）にする。端子設定回路３０３は端子３０４と通信データ生成回路３０２とを接続する。一方、素子３０９は不使用のため、信号３１０をディスイネーブル（禁止）にする。端子設定回路３０３は端子３０５を入力に設定する。このような設定により素子の故障や誤動作を防ぐことがきる。パターン３は、素子３０９を使用するケースである。即ち、パターン１と逆の使用ケースであり、処理内容が逆になる。
【００４６】
また、パターン２は、素子３０８を使用するケースである。しかし、端子１の状態（ＶＤＤ１の電位）をモニターして所望の電位でないことを判定した。これは、例えば、素子３０８は故障していることが想定される。従って、端子１を入力に設定する。
【００４７】
また、パターン４は、素子３０９を使用するケースである。しかし、端子２の状態（ＶＤＤ２の電位）が所望の電位でないことを判定した。これは、例えば、素子３０９は故障していることが想定される。従って、端子２を入力に設定する。
【００４８】
パターン５は、素子３０８を使用するケースである。この場合、端子１の状態をモニターして、素子３０８に電力供給がなされていることを確認できれば、端子設定回路３０３は端子１と通信データ生成回路３０２とを接続する。
【００４９】
パターン６は、端子１の状態のモニターと端子２の状態のモニターを行い、素子３０８及び素子３０９に電力供給がなされていないと判定すれば、端子１と端子２を入力状態に設定する。
【００５０】
パターン７は、素子３０９を使用するケースである。この場合、端子２の状態をモニターして、素子３０９に電力供給がなされていることを確認できれば、端子設定回路３０３は端子２と通信データ生成回路３０２とを接続する。
【００５１】
＜記録装置の説明＞
以上、実施形態にて説明したＡＳＩＣを適用した電子機器として記録装置の説明する。図７は記録装置の斜視図である。
【００５２】
図７において、キャリッジ７０１に登載された記録ヘッド７０４は、インクを吐出可能な吐出口（ノズル）とインクを収容するインクタンクとを備えている。記録ヘッド７０４の吐出口は、下方に位置する被記録媒体７０５上にインクを吐出して記録するように、吐出口を下に向けてキャリッジ１０１上に搭載されている。この記録ヘッドにはＥＥＰＲＯＭ（不図示）が設けられている。
【００５３】
キャリッジ１０１は、２つのガイド軸７０２と７０３によって、それらの軸方向に沿って移動可能に支持されており、不図示のキャリッジモータの駆動により、記録領域を含む走査領域を、主走査方向である矢印Ｑ１，Ｑ２で示す方向に沿って往復走査する。キャリッジ７０１による１回の主走査が終了すると、搬送ローラ７０６は、被記録媒体７０５を矢印Ｐ方向である副走査方向に一定量（記録ヘッド７０４による記録幅に相当する距離）だけ搬送する。このように記録ヘッドの走査（動作）と被記録媒体の搬送（動作）を繰り返して１頁の記録を行う。７０７は、プラテンである。
【００５４】
図８は、図７で説明した記録装置の制御ブロック図である。８００は、記録装置と記録ヘッドを含めた回路ブロックである。制御８０１はＣＰＵであり、記録装置の動作を制御する。８０２はＡＳＩＣであり、記録装置に備えられている記録ヘッドの駆動する制御信号やモータの駆動する制御信号を生成するブロックを備えている。このＣＰＵ８０１は、例えば、第１の実施形態であれば端子３（符号１０７）に対して命令あるいは指示を出力する。あるいは、このＣＰＵ８０１は、例えば、設定レジスタ１０６に対して命令あるいは指示を書き込む（格納する）。この命令は、後述するＥＥＰＲＯＭに格納されているデータの読出しを行う読出命令やＥＥＰＲＯＭへのデータの格納（書込み）を行う書込命令である。
【００５５】
８０３ａと８０３ｂはＥＥＰＲＯＭであり、８０４ａと８０４ｂはＥＥＰＲＯＭである。８０８はキャリッジモータであり、８０９は搬送モータである。８０６は商用電源から電圧を生成するＡＣ／ＤＣ電源である。８０５はＡＣ／ＤＣ電源８０６から電力供給を受けてロジック電圧を生成するＤＣ／ＤＣコンバータである。
【００５６】
なお、このＤＣ／ＤＣコンバータ８０５は、キャリッジモータ８０８や搬送モータ８０９を駆動するモータを駆動する駆動ブロックも備えている。
【００５７】
８０７は、記録ヘッドに備えられている記録素子を駆動する駆動回路である。ここで、８０３ａ、８０３ｂ、８０７は記録ヘッドに設けられている回路である。
【００５８】
この記録装置は、例えば、動作可能モードにある場合、所定のイベント（ホスト装置からコマンドやデータを受信、記録装置に設けられている操作パネルの操作などの事象が発生）に基づき、動作モード並行して記録動作を行う。この記録動作を終了すれば、動作可能モードへ移行する。
【００５９】
例えば所定期間、記録動作を行わない場合（即ち、動作可能モードであれば）、動作可能モード（動作可能状態）から待機モード（待機状態）に移行する。この場合、このＤＣ／ＤＣコンバータ８０５は８０４ａと８０４ｂに対する電源供給を停止する。このような制御を行うことで、記録装置は、消費電力を低減することができる。
【００６０】
この待機モードにおいて、再び、所定のイベントがあった（所定の事象が発生）場合、動作可能モード（動作可能状態）へ移行する。この動作可能モードにおいて、このＤＣ／ＤＣコンバータ８０５は８０４ａと８０４ｂに対して電源供給を行う。
これにより、記録動作のための準備を行う。
【００６１】
（その他の実施形態）
以上、実施形態について説明してきたが、上述した記載に限定するものではない。例えば、ＡＳＩＣに接続される素子として時計ＩＣ（リアルタイムクロック）などでも構わない。
【００６２】
また、ＡＳＩＣに接続される素子とのデータの転送形式はシリアル形式に限定するものではなく、パラレル形式を用いたデータ転送でも構わない。
【００６３】
また、素子１０８ａ，１０８ｂに対して供給される電圧、素子１０９ａ，１０９ｂに対して供給される電圧は、ともに３．３ボルトであったが、異なる電圧であても構わない。例えば、素子１０８ａ，１０８ｂに対して供給される電圧は３．３ボルトであり、素子１０９ａ，１０９ｂに対して供給される電圧は５ボルトの場合でも構わない。
【００６４】
また、電圧値はこれらの電圧に限定することはなく、例えば１．８ボルト、あるいは９ボルトでも構わない。
【００６５】
また、待機モードから動作可能モードへの移行は上述した条件に限定するものではない。
【００６６】
また、電子機器として、記録装置を例にしたが、画像読取装置や携帯端末などに適用しても構わない。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施形態における端子制御回路を含む集積回路の説明図
【図２】本発明の実施形態における端子制御回路の内部構成を説明する図
【図３】本発明の実施形態における端子制御回路を含む集積回路の説明図
【図４】本発明の実施形態における端子制御回路の設定や制御状態を説明する表
【図５】従来の技術の図
【図６】従来の技術の図
【図７】本発明の実施形態における端子制御回路に適用した記録装置の斜視図
【図８】本発明の実施形態における記録装置の制御ブロック図
【図１】
2009048409.tif 000003
【図２】
2009048409.tif 000004
【図３】
2009048409.tif 000005
【図４】
2009048409.tif 000006
【図５】
2009048409.tif 000007
【図６】
2009048409.tif 000008
【図７】
2009048409.tif 000009
【図８】
2009048409.tif 000010