(57)【要約】【課題】主電源の電圧が大きく変動した場合でも、バックアップ電源側から負荷へ電流が供給されることが無く、しかも逆流防止ダイオードによる電圧降下の無い電子回路を実現する。【解決手段】出力電圧可変の主電源Ｅｍにより充電されるバックアップ電源Ｅ１と、主電源Ｅｍと、電子回路の電源端子Ｖｄｄ間に接続された、寄生ダイオードＤ１のアノードが主電源Ｅｍに接続され、カソードが電子回路の電源端子に接続されたＭＯＳトランジスタＭ１と、バックアップ電源Ｅ１に流れる電流の向きを検出する電流方向検出手段１２を備え、電流方向検出手段１２によって、電流の方向が、バックアップ電源Ｅ１を充電する方向の場合には、ＭＯＳトランジスタＭ１をオンし、電流の方向が、バックアップ電源Ｅ１の放電方向の場合には、ＭＯＳトランジスタＭ１をオフする。これにより、主電源Ｅｍの電圧が変動しても、バックアップ電源Ｅ１から主電源側Ｅｍへの逆流を防止できる。【選択図】図１
2009219176.tif 000002
【特許請求の範囲】
【請求項１】
出力電圧可変の主電源により充電されるバックアップ電源と、
前記主電源と、前記電子回路の電源端子間に接続された、寄生ダイオードのアノードが前記主電源に接続され、カソードが前記電子回路の電源端子に接続されたＭＯＳトランジスタと、
前記バックアップ電源に流れる電流の向きを検出する電流方向検出手段とを備え、
前記電流方向検出手段により、電流の方向が前記バックアップ電源を充電する方向の場合には、前記ＭＯＳトランジスタをオンし、
電流の方向が前記バックアップ電源を放電する方向の場合には、前記ＭＯＳトランジスタをオフするようにしたことを特徴とする電子回路のバックアップ電源回路。
【請求項２】
請求項１に記載の電子回路のバックアップ電源回路において、
前記電流方向検出手段は、前記バックアップ電源と前記電子回路の電源端子間に接続された抵抗素子と、該抵抗素子の両端を入力とするコンパレータとを備え、
該コンパレータの出力に応じて前記ＭＯＳトランジスタのオン・オフを制御し、
前記抵抗素子の両端子の内、前記電子回路の電源端子側の電位が前記バックアップ電源の電位より高い場合には、前記ＭＯＳトランジスタをオンし、
前記電子回路の電源端子側の電位が前記バックアップ電源の電位より低い場合には、前記ＭＯＳトランジスタをオフするようにしたことを特徴とする電子回路のバックアップ電源回路。
【請求項３】
出力電圧可変の主電源により充電されるバックアップ電源と、
前記主電源と、前記電子回路の電源端子間に接続された、寄生ダイオードのアノードが前記主電源に接続され、カソードが前記電子回路の電源端子に接続されたＭＯＳトランジスタと、
前記ＭＯＳトランジスタの両端を入力とするコンパレータとを備え、
該コンパレータの出力に応じて前記ＭＯＳトランジスタのオン・オフを制御し、
前記ＭＯＳトランジスタの両端の内、前記主電源の端子側の電位が前記電子回路の電源端子側の電位より高い場合には、前記ＭＯＳトランジスタをオンし、
前記主電源の端子側の電位が前記電子回路の電源端子側の電位より低い場合には、前記ＭＯＳトランジスタをオフすることを特徴とする電子回路のバックアップ電源回路。
【請求項４】
出力電圧可変の主電源により充電される第１バックアップ電源を第１電源端子に、１次電池を用いた第２バックアップ電源を第２電源端子にそれぞれ接続可能とし、いずれか一方のバックアップ電源を接続して用いる電子回路のバックアップ電源回路において、
前記主電源の電圧が所定の電圧以上であるか、または所定の電圧未満であるかを検出する電圧検出回路と、
前記第２バックアップ電源と前記電子回路の電源端子間に接続されたスイッチ手段と、
前記主電源と、前記電子回路の電源端子間に接続され、寄生ダイオードのアノードが前記主電源に接続され、カソードが前記電子回路の電源端子に接続されたＭＯＳトランジスタと、
前記第１バックアップ電源に流れる電流の向きを検出する電流方法検出手段とを備え、
前記スイッチ手段は、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧未満の場合にオンとなり、
前記ＭＯＳトランジスタは、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧以上であり、かつ前記電流方向検出手段により、電流の方向が前記第１バックアップ電源の充電方向の場合にはオンとなり、
前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧未満であるか、または前記電流検出手段により、電流の方向が前記第１バックアップ電源の放電方向の場合にはオフすることを特徴とする電子回路のバックアップ電源回路。
【請求項５】
請求項４に記載の電子回路のバックアップ電源回路において、
前記電流方向検出手段は、前記バックアップ電源と、前記電子回路の電源端子間に挿入された抵抗素子と、前記抵抗素子の両端を入力とするコンパレータとを備え、
前記抵抗素子の両端子の内、前記電子回路の電源端子側の電位が前記バックアップ電源の電位より低い場合には、前記ＭＯＳトランジスタをオフすることを特徴とする電子回路のバックアップ電源回路。
【請求項６】
出力電圧可変の主電源により充電される第１バックアップ電源を第１電源端子に、１次電池を用いた第２バックアップ電源を第２電源端子にそれぞれ接続可能とし、いずれか一方のバックアップ電源を接続して用いる電子回路のバックアップ電源回路において、
前記主電源の電圧が所定の電圧以上であるか、または所定の電圧未満であるかを検出する電圧検出回路と、
前記第２バックアップ電源と前記電子回路の電源端子間に接続されたスイッチ手段と、
前記主電源と、前記電子回路の電源端子間に接続され、寄生ダイオードのアノードが前記主電源に接続され、カソードが前記電子回路の電源端子に接続されたＭＯＳトランジスタと、
前記ＭＯＳトランジスタの両端を入力とするコンパレータとを備え、
前記スイッチ手段は、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧未満の場合にオンとなり、
前記ＭＯＳトランジスタは、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧以上であり、かつ前記コンパレータにより、ＭＯＳトランジスタの両端の内、前記主電源の端子側の電位が前記電子回路の電源端子側の電位より高いと判定された場合にはオンとなり、
前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧未満であるか、または前記コンパレータにより、ＭＯＳトランジスタの両端の内、前記主電源の端子側の電位が前記電子回路の電源端子側の電位より低いと判定された場合には、前記ＭＯＳトランジスタをオフすることを特徴とする電子回路のバックアップ電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路のバックアップ電源回路に関し、特に電圧可変の主電源により充電を行うバックアップ電源を備えたバックアップ電源回路に関するものである。
【背景技術】
【０００２】
電子機器に電力供給が行われていない場合でも、電子機器に内蔵されているリアルタイムクロック（以下、ＲＴＣと記す）や、機器の情報を記憶しているＲＡＭなどの電子回路には、電力を供給し続ける必要がある。そのため、電子機器では、主電源とは別にバックアップ用の電源を備え、主電源の電圧が低下した場合や、オフした場合でもバックアップ電源からＲＴＣやＲＡＭに対して電力供給を継続して行うようにしている。
【０００３】
図５は、従来におけるＲＴＣへの電力供給を行う電源回路の構成図である。
この回路では、スイッチＳＷがオンすると、主電源Ｅｍから負荷２０に電力供給が行われると共に、ダイオードＤ１を介してＲＴＣへも電力供給が行われ、さらに充電可能なバックアップ電源Ｅ１を充電する。スイッチＳＷがオフすると、主電源Ｅｍから負荷２０への給電が停止するが、ＲＴＣにはバックアップ電源Ｅ１から電力供給が行われ、これにより、ＲＴＣは動作を継続することができる。また、ダイオードＤ１の働きで、バックアップ電源Ｅ１から負荷２０へ給電は行われない。
【０００４】
しかし、図５の回路はバックアップ電源Ｅ１から負荷２０への給電を防止するために、ダイオードＤ１を用いているので、バックアップ電源Ｅ１の電圧は、主電源Ｅｍの電圧よりダイオードＤ１の順方向電圧分だけ低下してしまう。そのため、バックアップ電源Ｅ１からバックアップできる時間が短くなってしまう。特に、近年では、省電力化に伴って主電源Ｅｍの電圧が低下しているため、順方向分の電圧低下は無視できなくなってきている。
【０００５】
そのため、例えば特開２００３−７０１８２号公報（特許文献１参照）においては、ダイオードＤ１の代わりにＭＯＳトランジスタを用い、機器内に備わっているＣＰＵによりＭＯＳトランジスタのオン／オフを制御している。すなわち、図５の負荷２０に電力を供給し、バックアップ電源Ｅ１を充電する場合には、ＭＯＳトランジスタをオンすることで、バックアップ電源Ｅ１の充電電圧を主電源Ｅｍの電圧とほぼ等しい電圧まで充電し、スイッチＳＷがオフの場合には、ＭＯＳトランジスタをオフにして、バックアップ電源Ｅ１から負荷２０への給電を防止するようにしている。
【０００６】
図６は、従来の別のバックアップ電源回路の構成図である。
ここでは、特開２００３−３３９１２５号公報（特許文献２参照）に開示されているもので、バックアップ電源に１次電池を使用した場合の回路である。主電源Ｅｍが低下したことを検出する低電圧検出回路１３を備え、主電源Ｅｍの電圧が所定値以下まで低下した場合には、バックアップ電源部の電源回路を動作させて、ダイオードＤ１を介してシステム回路１１に電力供給する。ダイオードＤ１は主電源Ｅｍからシステム回路１１に電力を供給している場合に、バックアップ電源部に電流が流れるのを防止している。
【０００７】
図７は、従来のさらに別のバックアップ電源回路の構成図である。
これは、バックアップ電源として、充電可能な第１バックアップ電源Ｅ１と、１次電池を用いた第２バックアップ電源Ｅ２のどちらも使用可能にしたバックアップ電源回路である。１０は、バックアップが必要なＲＴＣ１１を含むバックアップ電源切替回路であり、ＩＣに集積されている。
主電源ＥｍはスイッチＳＷを介して負荷２０およびバックアップ電源切替回路１０の主電源入力端子Ｖｄｄに接続されている。第１バックアップ電源Ｅ１は、充放電電流制限抵抗Ｒ１を介して第１電源端子Ｖ１に接続されている。また、第２バックアップ電源Ｅ２は、放電電流制限抵抗Ｒ２を介して第２電源端子Ｖ２に接続されている。
【０００８】
主電源入力端子Ｖｄｄと第１電源端子Ｖ１間には、ＰＭＯＳトランジスタＭ１が接続されている。また、ＰＭＯＳトランジスタＭ１の寄生ダイオードＤ１は、アノードが電源入力端子Ｖｄｄに、カソードが第１電源端子Ｖ１に、それぞれ接続されている。ＲＴＣ１１の電源端子は、第１電源端子Ｖ１に接続されている。第１電源端子Ｖ１と第２電源端子Ｖ２の間には、直列接続されたＰＭＯＳトランジスタＭ２とＭ３が接続されている。ＰＭＯＳトランジスタＭ２とＭ３の寄生ダイオードＤ２とＤ３は、互いに逆向きになるようにバックゲート接続がされている。
【０００９】
電圧検出回路１３の電源端子で、かつ電圧検出端子である端子Ｖｉｎは、主電源入力端子Ｖｄｄに接続されている。電圧検出回路１３の出力Ｖｏは、ＰＭＯＳトランジスタＭ１のゲートに接続され、さらにインバータ１５を介してＰＭＯＳトランジスタＭ２のゲートとインバータ１６を介してＰＭＯＳトランジスタＭ３のゲートにも接続されている。なお、電圧検出回路１３の基準電圧Ｖｒｅｆは、ＲＴＣ１１内で生成された基準電圧を共通使用している。
この回路の動作を説明する。電圧検出回路１３の電圧検出端子Ｖｉｎの電圧が所定の電圧以上の場合には、電圧検出回路１３の出力端子Ｖｏはローレベルとなり、ＰＭＯＳトランジスタＭ１がオン、Ｍ２とＭ３はオフとなる。ＰＭＯＳトランジスタＭ１がオンになると、ＲＴＣ１１には主電源Ｅｍから電力供給される。
【００１０】
バックアップ電源として、第１バックアップ電源Ｅ１が接続されている場合には、主電源Ｅｍにより、ほぼ主電源Ｅｍと等しい電圧まで充電される。
バックアップ電源として、第２バックアップ電源Ｅ２が接続されている場合には、ＰＭＯＳトランジスタＭ２とＭ３がオフしているので、主電源Ｅｍにより第２バックアップ電源Ｅ２が充電されることは無い。
電圧検出回路１３の電圧検出端子Ｖｉｎの電圧が所定の電圧未満になると、電圧検出回路１３の出力端子Ｖｏはハイレベルとなるので、ＰＭＯＳトランジスタＭ１がオフ、Ｍ２とＭ３はオンとなる。ＰＭＯＳトランジスタＭ１がオフになるので、主電源ＥｍからのＲＴＣ１１への電力供給は遮断される。
【００１１】
バックアップ電源として第１バックアップ電源Ｅ１が接続されている場合には、ＲＴＣ１１への電力供給は第１バックアップ電源Ｅ１により行われる。
バックアップ電源として第２バックアップ電源Ｅ２が接続されている場合には、ＰＭＯＳトランジスタＭ２とＭ３がオンとなっているので、第２バックアップ電源Ｅ２からＲＴＣ１１への電力供給が可能になる。
上述したように、図７の回路を用いれば、バックアップ電源として、充電可能な第１バックアップ電源Ｅ１と、１次電池を用いた第２バックアップ電源Ｅ２のどちらも使用可能にすることができる。
【００１２】
【特許文献１】特開２００３−７０１８２号公報
【特許文献２】特開２００３−３３９１２５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記特許文献１では、ＭＯＳトランジスタを制御するためにＣＯＵなどの制御回路が必要であり、このような制御回路を持たない機器には使用できない。
また、ＣＰＵからＭＯＳトランジスタを制御するため、バックアップ電源部をＩＣに集積した場合には、ＩＣの端子が増える、という問題がある。
さらに、ＭＯＳトランジスタを制御するためのプログラム開発なども必要となり、コストアップや開発期間短縮の妨げとなっていた。
【００１４】
また、図７の回路では、主電源Ｅｍの電圧が電圧検出回路１３の検出電圧以上の電圧で変化した場合に問題が発生する。すなわち、第１バックアップ電源Ｅ１の電圧は、主電源Ｅｍの電圧とほぼ等しい電圧に充電されるので、主電源Ｅｍの電圧が高い電圧から急に低い電圧に変化すると、第１バックアップ電源Ｅ１の電圧の方が主電源Ｅｍの電圧より高くなってしまうので、第１バックアップ電源Ｅ１から負荷２０に電力供給が行われてしまう。
このため、せっかく図６で問題になったダイオードＤ１の電圧降下を相殺して主電源Ｅｍの電圧と等しい電圧まで充電したにもかかわらず、負荷２０に電力を供給してしまうと、肝心のバックアップに使用する電力が少なくなってしまう。
【００１５】
また、負荷２０の消費電流をテストする場合において、主電源Ｅｍが低い場合の負荷電流の測定を行うために、主電源Ｅｍの電圧を下げると、負荷２０への電力供給が第１バックアップ電源Ｅ１から行われてしまうため、負荷２０の消費電流を正しく測定することができなくなってしまう、という問題も発生する。
【００１６】
（目的）
本発明の目的は、上述した課題を解決するため、主電源Ｅｍの電圧が大きく変動した場合でも、バックアップ電源側から負荷２０へ電流が供給されることが無く、しかも逆流防止ダイオードＤ１による電圧降下の無い電子回路のバックアップ電源回路を提供することにある。
【課題を解決するための手段】
【００１７】
本発明による電子回路のバックアップ電源回路は、１）出力電圧可変の主電源により充電されるバックアップ電源と、前記主電源と、前記電子回路の電源端子間に接続された、寄生ダイオードのアノードが前記主電源に接続され、カソードが前記電子回路の電源端子に接続されたＭＯＳトランジスタと、前記バックアップ電源に流れる電流の向きを検出する電流方向検出手段を備え、前記電流方向検出手段によって、電流の方向が、前記バックアップ電源を充電する方向の場合には、前記ＭＯＳトランジスタをオンし、電流の方向が、前記バックアップ電源の放電方向の場合には、前記ＭＯＳトランジスタをオフするようにしたので、主電源の電圧が変動してもバックアップ電源から主電源側への逆流を防止できるようになった。
【００１８】
また、２）前記電流方向検出手段は、前記バックアップ電源と、前記電子回路の電源端子間に接続された抵抗素子と、前記抵抗素子の両端を入力とするコンパレータを備え、該コンパレータの出力に応じて前記ＭＯＳトランジスタのオン／オフ制御を行い、前記抵抗素子の両端子の内、前記電子回路の電源端子側の電位が前記バックアップ電源の電位より高い場合には、前記ＭＯＳトランジスタをオンし、前記電子回路の電源端子側の電位が前記バックアップ電源の電位より低い場合には、前記ＭＯＳトランジスタをオフするようにしたので、抵抗素子として従来から用いていた充放電電流制限抵抗が利用できるので、新たに追加する必要が無い。
【００１９】
また、３）電子回路のバックアップ電源回路において、出力電圧可変の主電源により充電されるバックアップ電源と、前記主電源と、前記電子回路の電源端子間に接続された、寄生ダイオードのアノードが前記主電源に接続され、カソードが前記電子回路の電源端子に接続されたＭＯＳトランジスタと、前記ＭＯＳトランジスタの両端を入力とするコンパレータを備え、該コンパレータの出力に応じて前記ＭＯＳトランジスタのオン／オフ制御を行い、前記ＭＯＳトランジスタの両端の内、前記主電源の端子側の電位が前記電子回路の電源端子側の電位より高い場合には、前記ＭＯＳトランジスタをオンし、前記主電源の端子側の電位が前記電子回路の電源端子側の電位より低い場合には、前記ＭＯＳトランジスタをオフするようにしたので、確実に逆流防止が可能になった。
【００２０】
また、４）出力電圧可変の主電源により充電される第１バックアップ電源を第１電源端子に、１次電池を用いた第２バックアップ電源を第２電源端子にそれぞれ接続可能とし、どちらか一方のバックアップ電源を接続して用いる電子回路のバックアップ電源回路において、前記主電源の電圧が所定の電圧以上か未満かを検出する電圧検出回路と、前記第２バックアップ電源と前記電子回路の電源端子間に接続されたスイッチ手段と、前記主電源と、前記電子回路の電源端子間に接続され、寄生ダイオードのアノードが前記主電源に接続され、カソードが前記電子回路の電源端子に接続されたＭＯＳトランジスタと、前記第１バックアップ電源に流れる電流の向きを検出する電流方向検出手段を備え、前記スイッチ手段は、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧未満の場合にオンとなり、前記ＭＯＳトランジスタは、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧以上、かつ前記電流方向検出手段によって、電流の方向が、前記第１バックアップ電源の充電方向の場合はオンとなり、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧未満、または前記電流方向検出手段によって、電流の方向が、前記第１バックアップ電源の放電方向の場合はオフするようにしたので、バックアップ電源として、充電可能な電源と一次電池の両方が使用できるようになったので、選択範囲が広がり、設計の自由度が増した。
【００２１】
また、５）前記電流方向検出手段は、前記バックアップ電源と、前記電子回路の電源端子間に介挿された抵抗素子と、前記抵抗素子の両端を入力とするコンパレータを備え、前記抵抗素子の両端子の内、前記電子回路の電源端子側の電位が前記バックアップ電源の電位より低い場合には、前記ＭＯＳトランジスタをオフするようにしたので、抵抗素子として従来から用いていた充放電電流制限抵抗が利用できるので、新たに追加する必要が無い。
さらに、６）出力電圧可変の主電源により充電される第１バックアップ電源を第１電源端子に、１次電池を用いた第２バックアップ電源を第２電源端子に接続可能とし、どちらか一方のバックアップ電源を接続して用いる電子回路のバックアップ電源回路において、
前記主電源の電圧が所定の電圧以上か未満かを検出する電圧検出回路と、前記第２バックアップ電源と前記電子回路の電源端子間に接続されたスイッチ手段と、前記主電源と、前記電子回路の電源端子間に接続され、寄生ダイオードのアノードが前記主電源に接続され、カソードが前記電子回路の電源端子に接続されたＭＯＳトランジスタと、前記ＭＯＳトランジスタの両端を入力とするコンパレータを備え、前記スイッチ手段は、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧未満の場合にオンとなり、前記ＭＯＳトランジスタは、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧以上で、かつ前記コンパレータにより、ＭＯＳトランジスタの両端の内、前記主電源の端子側の電位が前記電子回路の電源端子側の電位より高いと判定された場合はオンとなり、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧未満、または前記コンパレータにより、ＭＯＳトランジスタの両端の内、前記主電源の端子側の電位が前記電子回路の電源端子側の電位より低いと判定された場合は、前記ＭＯＳトランジスタをオフするようにしたので、確実に逆流防止が可能になった。
【発明の効果】
【００２２】
本発明によれば、主電源への逆流防止手段としてＭＯＳトランジスタを用いたので、バックアップ電源の充電電圧が主電源とほぼ等しい電圧にすることが可能になった。
しかも、主電源の電圧が低くなっても、バックアップ電源から主電源側に電流が流れるいわゆる逆流を確実に防止できるようになった。
また、バックアップ電源として１次電池も使用可能としたので、バックアップ電源の選択自由度が増し、より設計の自由度が増えた。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照して、本発明の実施形態を詳細に説明する。
図１は、本発明の第１の実施例に係るバックアップ電源回路の構成図である。
この電源回路は、主電源Ｅｍ、電源スイッチＳＷ、バックアップ電源Ｅ１、ＲＴＣ（リアルタイムクロック回路）１１、ＰＭＯＳトランジスタＭ１、コンパレータ１２、抵抗Ｒ１、および負荷２０で構成される。
ＲＴＣ１１、ＰＭＯＳトランジスタＭ１、コンパレータ１２、抵抗Ｒ１は、リアルタイムクロックＩＣとして、破線１０内に示すように、１チップに集積されている。なお、ダイオードＤ１はＰＭＯＳトランジスタＭ１を半導体基板に形成する際に生成される寄生ダイオードである。
【００２４】
主電源Ｅｍは負荷２０に電力を供給すると共に、リアルタイムクロックＩＣ１０の電源端子Ｖｄｄと接地端子Ｖｓｓを介してリアルタイムクロックＩＣ１０にも電力を供給している。
主電源Ｅｍは可変電圧電源であり、負荷２０の各種テストを行う場合に、そのテスト条件にあった電圧に設定される。
バックアップ電源Ｅ１には大容量コンテンサ、もしくは２次電池を用いており、リアルタイムクロックＩＣ１０の電源端子Ｖ１と接続端子Ｖｓｓに接続されている。主電源Ｅ１がリアルタイムクロックＩＣ１０に接続されている場合は主電源Ｅｍにより充電され、主電源Ｅｍの接続がオフされた場合は、バックアップ電源Ｅ１からリアルタイムクロックＩＣに電力を供給する。
【００２５】
ＰＭＯＳトランジスタＭ１は、電源端子ＶｄｄとＲＴＣ１１の電源端子間に接続されている。この場合、ＰＭＯＳトランジスタＭ１のバックゲートの接続は、寄生ダイオードＤ１のアノードが電源端子Ｖｄｄ側に、カソードがＲＴＣ１１の電源端子側になるようにする。
抵抗Ｒ１はバックアップ電源Ｅ１の充放電電流制限用の抵抗であり、電源端子Ｖ１とＲＴＣ１１の電源端子間に接続されている。抵抗値としては、数ＫΩから数十ＫΩ程度の抵抗が使用される。
コンパレータ１２の非反転入力は電源端子Ｖ１と抵抗Ｒ１の接続ノードに接続され、反転入力は抵抗Ｒ１とＲＴＣ１１の電源端子の接続ノードに接続されている。コンパレータ１２の出力は、ＰＭＯＳトランジスタＭ１のゲートに接続されている。
【００２６】
次に、図１の回路動作を説明する。
電源スイッチＳＷがオンの場合には、主電源Ｅｍから電源端子Ｖｄｄと寄生ダイオードＤ１を介してＲＴＣ１１に電源が供給されると共に、抵抗Ｒ１を介してバックアップ電源Ｅ１に充電電流を供給する。それにより、抵抗Ｒ１の両端に電圧降下が発生し、コンパレータ１２の反転入力の電位が非反転入力の電位より高くなるので、コンパレータ１２の出力はローレベルとなる。その結果、ＰＭＯＳトランジスタＭ１はオンとなり、ＲＴＣ１１には主電源Ｅｍとほぼ等しい電圧が印加されると共に、バックアップ電源Ｅ１も主電源Ｅｍとほぼ等しい電圧まで充電される。
【００２７】
電源スイッチＳＷがオフすると、主電源ＥｍからＲＴＣ１１への電力供給が遮断される。代わってＲＴＣ１１にはバックアップ電源Ｅ１から電力が供給される。その結果、抵抗Ｒ１の電圧降下は電源スイッチＳＷがオンの場合とは逆となり、コンパレータ１２の非反転入力の電位が反転入力の電位より高くなるので、コンパレータ１２の出力はハイレベルとなる。この結果、ＰＭＯＳトランジスタＭ１はオフとなる。また、寄生ダイオードＤ１には逆バイアス電圧が印加されるので、バックアップ電源Ｅ１から負荷２０への電力供給を阻止する。
【００２８】
電源スイッチＳＷがオンの場合で、しかも主電源Ｅｍの電圧がバックアップ電源Ｅ１の電圧より低下した場合には、バックアップ電源Ｅ１の方が主電源Ｅｍより電圧が高くなるので、バックアップ電源Ｅ１の方から主電源Ｅｍに向かって電流が流れるため、前記の電源スイッチＳＷがオフした場合と同じように、ＰＭＯＳトランジスタＭ１はオフとなり、バックアップ電源Ｅ１から負荷２０への電力供給を阻止する。また、ＲＴＣ１１への電力供給は、バックアップ電源Ｅ１から行われる。
【００２９】
上述のように、本発明によれば、バックアップ電源Ｅ１の充電電圧を主電源Ｅｍとほぼ等しい電圧まで充電できるため、より長い時間のバックアップが可能になる。
また、主電源Ｅｍの電圧をバックアップ電源Ｅ１より下げても、バックアップ電源Ｅ１から負荷２０への電力供給は行われないので、負荷２０のテスト時に主電源Ｅｍの電圧を自由に設定することができる。
さらに、ＰＭＯＳトランジスタＭ１を制御するための制御信号を、リアルタイムクロックＩＣ内で生成しているので、制御信号の追加や、ソフトウェアの開発などが不要となり、開発給間の短縮が可能である。
【００３０】
図２は、本発明の第２の実施例に係るバックアップ電源回路の構成図である。
図１と異なる箇所は、コンパレータ１２の反転入力をＰＭＯＳトランジスタＭ１と電源端子Ｖｄｄの接続ノードに接続し、非反転入力をＰＭＯＳトランジスタＭ１とＲＴＣ１１の電源端子の接続ノードに接続した点である。なお、図２では、充放電制御抵抗Ｒ１をリアルタイムクロックＩＣ１０の外側に出しているが、図１と同じようにＩＣ１０の内蔵させても構わない。
【００３１】
電源スイッチＳＷがオンの場合には、主電源Ｅｍから端子Ｖｄｄと寄生ダイオードＤ１を介して、ＲＴＣ１１に電源が供給されると共に、抵抗Ｒ１を介してバックアップ電源Ｅ１に充電電流を供給する。
このとき、コンパレータ１２の反転入力の電位は非反転入力の電位より高くなるので、コンパレータ１２の出力はローレベルとなる。その結果、ＰＭＯＳトランジスタＭ１はオンとなり、ＲＴＣ１１には主電源Ｅｍとほぼ等しい電圧が印加されると共に、バックアップ電源Ｅ１も主電源Ｅｍとほぼ等しい電圧まで充電される。なお、ＰＭＯＳトランジスタＭ１がオンしても、僅かではあるが、ＰＭＯＳトランジスタＭ１による電圧降下が発生しているので、コンパレータ１２の出力はローレベルのままである。
【００３２】
電源スイッチＳＷがオフすると、主電源ＥｍからＲＴＣ１１への電力供給が遮断される。
代わってＲＴＣ１１には、バックアップ電源Ｅ１から電力が供給される。その結果、コンパレータ１２の非反転入力の電位が反転入力の電位より高くなるので、コンパレータ１２の出力はハイレベルとなる。この結果、ＰＭＯＳトランジスタＭ１はオフとなる。また、寄生ダイオードＤ１には逆バイアス電圧が印加されるので、バックアップ電源Ｅ１から負荷２０への電力供給を阻止する。
【００３３】
電源スイッチＳＷがオンの場合で、しかも主電源Ｅｍがバックアップ電源Ｅ１の電圧より低下した場合には、前記の電源スイッチＳＷがオフの場合と同じように、コンパレータ１２の非反転入力の電位が反転入力の電位より高くなるので、ＰＭＯＳトランジスタＭ１はオフとなり、バックアップ電源Ｅ１から負荷２０への電力供給を阻止する。また、ＲＴＣ１１への電力供給は、バックアップ電源Ｅ１から行われる。
上述のように、第２の実施例によれば、第１の実施例と同じ効果を得ることができる。さらに、抵抗Ｒ１もＩＣ１０の外部に出すことによって、バックアップ電源Ｅ１に用いるコンデンサや２次電池に最適な抵抗を選択することができる。
さらに、ＰＭＯＳトランジスタＭ１の両端の電位差でＰＭＯＳトランジスタＭ１のオン／オフ制御を行うようにしているので、寄生ダイオードＤ１による電圧効果の影響も受けなくなる。
【００３４】
図３は、本発明の第３の実施例に係るバックアップ電源回路の構成図である。
電源回路は主電源Ｅｍ、電源スイッチＳＷ、第１バックアップ電源Ｅ１、第２バックアップ電源Ｅ２、ＲＴＣ１１、電圧検出回路１３、ＰＭＯＳトランジスタＭ１、コンパレータ１２、抵抗Ｒ１とＲ２、オア回路１４、インバータ１５と１６、ＰＭＯＳトランジスタＭ２とＭ３、および負荷２０で構成されている。
ＲＴＣ１１、電圧検出回路１３、ＰＭＯＳトランジスタＭ１、コンパレータ１２、抵抗Ｒ１、オア回路１４、インバータ１５と１６、ＰＭＯＳトランジスタＭ２とＭ３、はリアルタイムクロックＩＣ１０として１チップに集積されている。なお、図１および図２と同じ機能部品には、同一の符号を付してある。
【００３５】
第１バックアップ電源Ｅ１は、図１のバックアップ電源Ｅ１と同じものである。
第２バックアップ電源Ｅ２は、充電できない１次電池を用いている。放電電流制限抵抗Ｒ２を介して電源端子Ｖ２よりリアルタイムクロックＩＣ１０に電力を供給することができる。
電圧検出回路１３は、ＲＴＣ１１から出力される基準電圧Ｖｒｅｆと電源端子Ｖｄｄに入力されている主電源Ｅｍの電圧を比較し、主電源Ｅｍの電圧が所定の電圧以上の場合には出力端子Ｖｏよりローレベルを出力し、所定の電圧未満の場合にはハイレベルを出力する。出力端子Ｖｏはオア回路１４の第２入力に接続され、このオア回路１４を介してＰＭＯＳトランジスタＭ１のゲートを制御すると共に、インバータ１５を介して、ＰＭＯＳトランジスタＭ２のゲート、インバータ１６を介して、ＰＭＯＳトランジスタＭ３のゲートも制御する。
【００３６】
ＰＭＯＳトランジスタＭ２とＭ３は直列接続され、電源端子Ｖ２とＲＴＣ１１の電源端子間に接続されている。ＰＭＯＳトランジスタＭ２とＭ３に並列に接続されているダイオードＤ２とＤ３も、寄生ダイオードである。ＰＭＯＳトランジスタＭ２とＭ３のバックゲートは、寄生ダイオードＤ２とＤ３が互いに逆向きになるように接続されているので、ＰＭＯＳトランジスタＭ２とＭ３がオフしている場合には、寄生ダイオードＤ２とＤ３を介して電流が流れることはない。
コンパレータ１２の非反転入力は電源端子Ｖ１と抵抗Ｒ１の接続ノードに接続され、反転入力は抵抗Ｒ１とＲＴＣ１１の電源端子の接続ノードに接続されている。コンパレータ１２の出力は、オア回路１４の第１入力に接続され、オア回路１４を介してＰＭＯＳトランジスタＭ１のゲートを制御している。
【００３７】
次に、図３の回路動作を説明する。
電源スイッチＳＷがオンしており、主電源Ｅｍの電圧が所定の電圧以上の場合には、電圧検出回路１３の出力Ｖｏはローレベルとなるので、インバータ１５と１６の出力はハイレベルとなり、ＰＭＯＳトランジスタＭ２とＭ３は共にオフとなる。その結果、第２バックアップ電源Ｅ２が接続されていても、ＲＴＣ１１への給電は行われない。
また、第１バックアップ電源Ｅ１が接続されている場合には、主電源Ｅｍにより第１バックアップ電源Ｅ１が充電されるため、抵抗Ｒ１の両端の電位は、コンパレータ１２の反転入力側の方が高くなるので、コンパレータ１２の出力はローレベルとなる。その結果、オア回路１４の両入力ともローレベルとなるので、オア回路１４の出力はローレベルとなり、ＰＭＯＳトランジスタＭ１はオンとなる。すなわち、ＲＴＣ１１への給電は主電源Ｅｍから行われる。また、第１バックアップ電源Ｅ１は、主電源Ｅｍとほぼ等しい電圧まで充電される。
【００３８】
第１バックアップ電源Ｅ１が接続されていない場合には、コンパレータ１２の両入力の電位差は０Ｖとなり、コンパレータ１２の出力はハイレベルか、ローレベルかは分からない。
コンパレータ１２の出力がローレベルの場合には、オア回路１４の出力はローレベルとなり、ＰＭＯＳトランジスタＭ１はオンとなり、ＲＴＣ１１には、主電源Ｅｍから電力が供給される。また、コンパレータ１２の出力がハイレベルになって、ＰＭＯＳトランジスタＭ１がオフしたとしても、ＲＴＣ１１には主電源Ｅｍから寄生ダイオードＤ１を介して電力が供給されるので、ＲＴＣ１１への印加電圧がダイオードＤ１の順方向電圧分低下するが、特に問題は無い。しかし、コンパレータ１２の入力に僅かにオフセット電圧を設けて、抵抗Ｒ１での電圧降下が０Ｖの場合には、ローレベルを出力するようにすれば、ＰＭＯＳトランジスタＭ１をオンさせることもできる。
【００３９】
前述の条件から、主電源Ｅｍの電圧が低下した場合であるが、まだ所定の電圧以上である場合、電圧検出回路１３の出力Ｖｏはローレベルのままであるため、ＰＭＯＳトランジスタＭ２とＭ３は共にオフのままである。この場合には、前記条件と同じように、第２バックアップ電源Ｅ２からＲＴＣ１１への給電は行われない。
しかし、第１バックアップ電源Ｅ１が接続されている場合には、主電源Ｅｍが低下したことにより、第１バックアップ電源Ｅ１の電圧の方が高くなり、ＲＴＣ１１には第１バックアップ電源Ｅ１から電流が供給されるようになる。その結果、コンパレータ１２の出力は反転して、ハイレベルを出力する。この信号はオア回路１４を通ってＰＭＯＳトランジスタＭ１のゲートに印加されるので、ＰＭＯＳトランジスタＭ１はオフとなる。すなわち、第１バックアップ電源Ｅ１から主電源Ｅｍに向かう逆流を阻止することができる。
【００４０】
さらに、主電源Ｅｍの電圧が所定の電圧未満まで低下した場合には、電圧検出回路１３の出力Ｖｏはハイレベルに変化する。その結果、オア回路１４を介してＰＭＯＳトランジスタＭ１のゲートにハイレベル電圧が印加され、ＰＭＯＳトランジスタＭ１はオフとなるので、主電源ＥｍからＲＴＣへの給電は停止すると共に、第１、および第２バックアップ電源Ｅ１，Ｅ２から負荷２０に電流を供給する逆流も阻止する。
第１バックアップ電源Ｅ１が接続されている場合には、第１バックアップ電源Ｅ１から抵抗Ｒ１を介してＲＴＣ１１に給電が行われる。
【００４１】
また、ＰＭＯＳトランジスタＭ２とＭ３は共にオンとなるので、第２バックアップ電源Ｅ２が接続されている場合には、第２バックアップ電源Ｅ２からＲＴＣ１１へ給電が行われる。
もし、第１バックアップ電源Ｅ１と第２バックアップ電源Ｅ２の両方とも接続されており、第２バックアップ電源Ｅ２が第１バックアップ電源Ｅ１より電位が高いと、第２バックアップ電源Ｅ２から第１バックアップ電源Ｅ１に充電電流が流れ、コンパレータ１２の出力がローレベルに戻るので、ＰＭＯＳトランジスタＭ１がオンしてしまい、負荷２０へ逆流が発生するので、バックアップ電源Ｅ１，Ｅ２を両方同時に繋いではならない。
上述のように、本発明によれば、充電可能な第１バックアップ電源Ｅ１と一次電池が使用できる第２バックアップ電源Ｅ２のどちらかを接続して使用できるようにしたので、電源回路の設計の自由度を増すことができる。
【００４２】
図４は、本発明の第４の実施例に係るバックアップ電源回路の構成図である。
図４において、図３と異なる箇所は、コンパレータ１２の反転入力をＰＭＯＳトランジスタＭ１と電源端子Ｖｄｄの接続ノードに接続し、非反転入力をＰＭＯＳトランジスタＭ１とＲＴＣ１１の電源端子の接続ノードに接続した点である。なお、抵抗Ｒ１はリアルタイムクロックＩＣ１０の外側に出しているが、図３と同じように、ＩＣ１０に内蔵しても構わない。
第４の実施例でも、第３の実施例と同じように、第１バックアップ電源Ｅ１と第２バックアップ電源Ｅ２とは、どちらか一方だけ接続されている。
ＲＴＣ１１、電圧検出回路１３、ＰＭＯＳトランジスタＭ１、コンパレータ１２、オア回路１４、インバータ１５と１６、ＰＭＯＳトランジスタＭ２とＭ３、はリアルタイムクロックＩＣとして１チップに集積されている。なお、図３と同じ機能部品には同一の符号が付してある。
【００４３】
次に、図４の回路動作を説明する。
電源スイッチＳＷがオンしており、主電源Ｅｍの電圧が所定の電圧以上の場合には、電圧検出回路１３の出力Ｖｏはローレベルとなるので、インバータ１５と１６の出力はハイレベルとなり、ＰＭＯＳトランジスタＭ２とＭ３は共にオフとなる。その結果、第２バックアップ電源Ｅ２からＲＴＣ１１への給電は行われない。
また、第１バックアップ電源Ｅ１が接続されている場合には、コンパレータ１２の反転入力の方の電位が高いので、コンパレータ１２の出力はローレベルとなる。その結果、オア回路１４の両入力ともローレベルとなるので、オア回路１４の出力はローレベルとなり、ＰＭＯＳトランジスタＭ１はオンとなる。すなわち、ＲＴＣ１１への給電は、主電源Ｅｍから行われる。また、第１バックアップ電源Ｅ１は、主電源Ｅｍとほぼ等しい電圧まで充電される。
なお、第１バックアップ電源Ｅ１が接続されていない場合にも、コンパレータ１２の出力はローレベルとなり、ＰＭＯＳトランジスタＭ１はオンとなり、ＲＴＣ１１には主電源Ｅｍから電力が供給される。
【００４４】
前述の条件では、主電源Ｅｍの電圧が低下した場合であるが、まだ所定の電圧以上である場合には電圧検出回路１３の出力Ｖｏはローレベルのままであるため、ＰＭＯＳトランジスタＭ２とＭ３は共にオフのままである。前記条件と同じように、第２バックアップ電源Ｅ２からＲＴＣ１１への給電は行われない。
しかし、第１バックアップ電源Ｅ１が接続されている場合には、主電源Ｅｍが低下したことで、第１バックアップ電源Ｅ１の電圧の方が高くなり、ＲＴＣ１１には第１バックアップ電源Ｅ１から電流が供給されるようになる。また、コンパレータ１２の出力は、反転してハイレベルを出力する。この信号は、オア回路１４を通ってＰＭＯＳトランジスタＭ１のゲートに印加されるので、ＰＭＯＳトランジスタＭ１はオフとなる。すなわち、第１バックアップ電源Ｅ１から主電源Ｅｍに向かう逆流を阻止することができる。
【００４５】
さらに、主電源Ｅｍの電圧が所定の電圧未満まで低下した場合には、電圧検出回路１３の出力Ｖｏはハイレベルに変化する。その結果、オア回路１４を介してＰＭＯＳトランジスタＭ１はオフとなるので、主電源ＥｍからＲＴＣ１１への給電は停止すると共に、第１および第２バックアップ電源Ｅ１，Ｅ２から負荷２０に電流を供給する逆流も阻止する。
第１バックアップ電源Ｅ１が接続されている場合には、第１バックアップ電源Ｅ１から抵抗Ｒ１を介してＲＴＣ１１に給電が行われる。
また、ＰＭＯＳトランジスタＭ２とＭ３は共にオンとなるので、第２バックアップ電源Ｅ２が接続されている場合には、第２バックアップ電源Ｅ２からＲＴＣ１１へ給電が行われる。
【００４６】
本実施例では、第１バックアップ電源Ｅ１と第２バックアップ電源Ｅ２の両方とも接続されても、ＰＭＯＳトランジスタＭ１がオンして主電源Ｅｍ側に逆流を起こすことは無いが、第１バックアップ電源Ｅ１の電位が第２バックアップ電源Ｅ２より高いと、第１バックアップ電源Ｅ１から第２バックアップ電源Ｅ２に充電電流が流れ、一次電池である第２バックアップ電源Ｅ２を充電してしまうので、バックアップ電源Ｅ１，Ｅ２を両方同時に繋いではならない。
上述のように、本発明によれば、充電可能な第１バックアップ電源Ｅ１と一次電池が使用できる第２バックアップ電源Ｅ２のどちらかを接続して使用できるようにしたので、電源回路の設計の自由度が増す。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１の実施例に係るバックアップ電源回路の構成図である。
【図２】本発明の第２の実施例に係るバックアップ電源回路の構成図である。
【図３】本発明の第３の実施例に係るバックアップ電源回路の構成図である。
【図４】本発明の第４の実施例に係るバックアップ電源回路の構成図である。
【図５】従来のバックアップ電源回路の構成図である。
【図６】従来のバックアップ電源回路の別の構成図である。
【図７】従来のバックアップ電源回路のさらに別の構成図である。
【符号の説明】
【００４８】
１０  リアルタイムクロックＩＣ
１１  リアルタイムクロック回路（ＲＴＣ）
１２  コンパレータ
１３  電圧検出回路
１４  オア回路
１５，１６  インバータ
２０  負荷
Ｅｍ  主電源
Ｅ１  第１バックアップ電源
Ｅ２  第２バックアップ電源
Ｍ１，Ｍ２，Ｍ３  ＰＭＯＳトランジスタ
Ｒ１  充放電電流制限抵抗
Ｒ２  放電電流制限抵抗
【図１】
2009219176.tif 000003
【図２】
2009219176.tif 000004
【図３】
2009219176.tif 000005
【図４】
2009219176.tif 000006
【図５】
2009219176.tif 000007
【図６】
2009219176.tif 000008
【図７】
2009219176.tif 000009