(57)【要約】【課題】回路構成が簡単であり、高い力率を示すことができるスイッチング電源回路を提供する。【解決手段】コンデンサ３６と、コンデンサ３６と並列に接続されたトランス３８及びスイッチング素子４０の直列回路と、を備え、スイッチング素子４０をスイッチングすることによって、コンデンサ３６からトランス３８の一次巻線に断続的に電流を流して、トランス３８の二次巻線側に発生する電圧を整流して出力電圧を得るスイッチング電源回路であって、ダイオード３４を介してコンデンサ３６の一端に接続されたチョークコイル３２と、ダイオード３４とチョークコイル３２との接続点とコンデンサ３６の他端との間の接続をスイッチングするスイッチング素子Ｑ３と、を備える。【選択図】図１
2009232595.tif 000002
【特許請求の範囲】
【請求項１】
コンデンサと、前記コンデンサと並列に接続されたトランス及び第１スイッチング素子の直列回路と、を備え、
前記第１スイッチング素子をスイッチングすることによって、前記コンデンサから前記トランスの一次巻線に断続的に電流を流して、前記トランスの二次巻線側に発生する電圧を整流して出力電圧を得るスイッチング電源回路であって、
ダイオードを介して前記コンデンサの一端に接続されたチョークコイルと、
前記ダイオードと前記チョークコイルとの接続点と前記コンデンサの他端との間の接続をスイッチングする第２スイッチング素子と、
を備えることを特徴とするスイッチング電源回路。
【請求項２】
請求項１に記載のスイッチング電源回路であって、
前記第１スイッチング素子のスイッチングを制御するためのドライブ信号を前記出力電圧に応じて変化させると共に、前記第２スイッチング素子のスイッチングを前記ドライブ信号によって制御することを特徴とするスイッチング電源回路。
【請求項３】
請求項１又は２に記載のスイッチング電源回路であって、
前記第１スイッチング素子のオン時間と前記第２スイッチング素子のオン時間との増減を一致させるように制御することを特徴とするスイッチング電源回路。
【請求項４】
請求項１〜３のいずれか１つに記載のスイッチング電源回路であって、
前記第２スイッチング素子を流れる電流に応じて前記第２スイッチング素子のスイッチングを制御する回路を有することを特徴とするスイッチング電源回路。
【請求項５】
請求項１〜４のいずれか１つに記載のスイッチング電源回路であって、
前記チョークコイルに入力される電圧に応じて前記第２スイッチング素子のスイッチングを制御する回路を有することを特徴とするスイッチング電源回路。
【請求項６】
請求項１〜５のいずれか１つに記載のスイッチング電源回路であって、
ＲＣＣ方式のスイッチング電源であることを特徴とするスイッチング電源回路。
【請求項７】
請求項１〜５のいずれか１つに記載のスイッチング電源回路であって、
擬似共振方式のスイッチング電源であることを特徴とするスイッチング電源回路。
【請求項８】
請求項１〜５のいずれか１つに記載のスイッチング電源回路であって、
ＰＷＭ制御方式のスイッチング電源であることを特徴とするスイッチング電源回路。
【請求項９】
請求項１〜８のいずれか１つに記載のスイッチング電源回路であって、
前記第１スイッチング素子に流れる電流が所定値以上とならないように制御する過電流保護回路を備えることを特徴とするスイッチング電源回路。
【請求項１０】
コンデンサと、前記コンデンサと並列に接続されたトランス及び第１スイッチング素子の直列回路と、を備え、前記第１スイッチング素子をスイッチングすることによって、前記コンデンサから前記トランスの一次巻線に断続的に電流を流して、前記トランスの二次巻線側に発生する電圧を整流して出力電圧を得るスイッチング電源回路、の力率向上回路であって、
ダイオードを介して前記コンデンサの一端に接続されたチョークコイルと、
前記ダイオードと前記チョークコイルとの接続点と前記コンデンサの他端との間の接続をスイッチングする第２スイッチング素子と、を備え、
前記第１スイッチング素子のスイッチングを制御するためのドライブ信号によって前記第２スイッチング素子のスイッチングを制御することを特徴とする力率向上回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源回路及びその力率向上回路に関する。
【背景技術】
【０００２】
蛍光灯等の電気機器へ直流電圧を供給するスイッチング電源において、効率向上や他の電気機器への影響を防ぐために力率改善が必要とされている。このスイッチング電源の力率改善のために様々な力率向上回路（ＰＦＣ：Ｐｏｗｅｒ  Ｆｕｎｃｔｉｏｎ  Ｃｏｎｔｒｏｌｌｏｒ）が考えられている。
【０００３】
図８に示すように、従来の昇圧チョッパ型電源１００は、出力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆと比較するオペアンプ１０、整流回路１２の出力を減衰させるアッテネータ１４、オペアンプ１０とアッテネータ１４の出力を乗算する乗算器１６、スイッチング素子Ｑのドレイン−ソース間を流れる電流を抵抗Ｒｓで電圧に変換した電圧値Ｖｓと乗算器１６の出力値との差分に応じて状態を変化させるコンパレータ１８、チョークコイルＬを流れる電流の変化を電圧に変換した電圧値Ｖｃに応じて状態を変化させるコンパレータ２０、コンパレータ１８の出力をリセット端子に受け、コンパレータ２０の出力をセット端子に受けるフリップ・フロップ２２、及び、フリップ・フロップ２２の出力を受けてスイッチング素子Ｑのゲート電圧を制御するドライブ回路２４を含んで構成される。
【０００４】
出力電圧Ｖｏｕｔは定常状態ではほぼ一定の直流電圧となり、アッテネータ１４からの出力は整流回路１２の出力波形を受けて全波整流波形となるので、乗算器１６の出力も全波整流波形となる。乗算器１６の出力がコンパレータ１８の基準電圧とされる。一方、スイッチング素子Ｑがオンのときに電圧Ｖｓは増加し、オフのときに電圧Ｖｓは０となる。この電圧Ｖｓが乗算器１６からの基準電圧に達するとフリップ・フロップ２２にリセット信号が入力され、スイッチング素子Ｑはオフとされる。スイッチング素子ＱがオフになるとチョークコイルＬに流れる電流が変化し、その変化に応じた電圧Ｖｃがコンパレータ２０に入力される。コンパレータ２０の非反転端子（＋）が反転端子（−）よりも高い電圧になると、フリップ・フロップ２２にセット信号が入力され、スイッチング素子Ｑは再びオンとされる。このとき、乗算器１６によりコンパレータ１８の基準電圧を整流回路１２の出力波形に対応する全波整流波形とすることによって導通角が広がり、昇圧チョッパ型電源１００の力率を向上させることができる。また、コンパレータ２０の入力を発振回路（ＯＳＣ）に代えた回路構成も知られている。
【０００５】
また、特許文献１には、整流回路の出力電圧が最大値より極めて小さい場合にスイッチング素子のゲートを制御するパルス幅を減少させ、強制的にスイッチング素子をオフさせる異常発振抑止回路を含む昇圧型スイッチング電源が開示されている。
【０００６】
【特許文献１】特開平１０−１６４８２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の力率向上回路（ＰＦＣ）では、乗算器、チョークコイルの電流検出回路、コンパレータ等が必要であり部品点数が多くなってしまう問題があった。
【０００８】
そこで、本発明は、回路構成が簡単であり、高い力率を示すことができるスイッチング電源回路及びその力率向上回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の１つの態様は、コンデンサと、前記コンデンサと並列に接続されたトランス及び第１スイッチング素子の直列回路と、を備え、前記第１スイッチング素子をスイッチングすることによって、前記コンデンサから前記トランスの一次巻線に断続的に電流を流して、前記トランスの二次巻線側に発生する電圧を整流して出力電圧を得るスイッチング電源回路であって、ダイオードを介して前記コンデンサの一端に接続されたチョークコイルと、前記ダイオードと前記チョークコイルとの接続点と前記コンデンサの他端との間の接続をスイッチングする第２スイッチング素子と、を備えることを特徴とする。
【００１０】
ここで、前記第１スイッチング素子のスイッチングを制御するためのドライブ信号を前記出力電圧に応じて変化させると共に、前記第２スイッチング素子のスイッチングを前記ドライブ信号によって制御することが好適である。
【００１１】
また、コンデンサと、前記コンデンサと並列に接続されたトランス及び第１スイッチング素子の直列回路と、を備え、前記第１スイッチング素子をスイッチングすることによって、前記コンデンサから前記トランスの一次巻線に断続的に電流を流して、前記トランスの二次巻線側に発生する電圧を整流して出力電圧を得るスイッチング電源回路、の力率向上回路であって、ダイオードを介して前記コンデンサの一端に接続されたチョークコイルと、前記ダイオードと前記チョークコイルとの接続点と前記コンデンサの他端との間の接続をスイッチングする第２スイッチング素子と、を備え、前記第１スイッチング素子のスイッチングを制御するためのドライブ信号によって前記第２スイッチング素子のスイッチングを制御することを特徴とする力率向上回路である。
【００１２】
ここで、前記第１スイッチング素子のオン時間と前記第２スイッチング素子のオン時間との増減を一致させるように制御することが好適である。
【００１３】
また、前記第２スイッチング素子を流れる電流に応じて前記第２スイッチング素子のスイッチングを制御する回路を有することが好適である。例えば、前記第２スイッチング素子を流れる電流を過電流検出電圧に変換する抵抗と、前記過電流検出電圧に応じて前記ドライブ信号の前記第２スイッチング素子への入力を遮断する回路と、を備えることによって、前記第２スイッチング素子に過電流が流れた場合にそのスイッチングを停止させることが好適である。
【００１４】
前記チョークコイルに入力される電圧に応じて前記第２スイッチング素子のスイッチングを制御する回路を有することが好適である。例えば、前記チョークコイルに入力される電圧を抵抗分割して入力検出電圧に変換する抵抗と、前記入力検出電圧に応じて前記ドライブ信号の前記第２スイッチング素子への入力を遮断する回路と、を備えることによって、前記チョークコイルに入力される電圧が高くなった場合に前記第２スイッチング素子のスイッチングを停止させることが好適である。
【００１５】
また、本発明におけるスイッチング電源回路は、ＲＣＣ方式のスイッチング電源又は擬似共振方式又はＰＷＭ制御方式等のスイッチング電源としてもよい。
【００１６】
さらに、前記第１スイッチング素子に流れる電流が所定値以上とならないように制御する過電流保護回路を備えてもよい。
【発明の効果】
【００１７】
本発明によれば、回路構成が簡単であり、高い力率を示すことができるスイッチング電源回路及びその力率向上回路を提供することができる。これにより、安価かつ高効率なスイッチング電源を提供することができる。
【発明を実施するための最良の形態】
【００１８】
本発明の実施の形態におけるスイッチング電源回路２００は、図１のブロック図に示すように、整流回路３０、チョークコイル３２、ダイオード３４、コンデンサ３６、トランス３８、スイッチング素子４０、ドライブ回路４２、調整回路４４，二次側ダイオード４６、二次側コンデンサ４８、出力電圧検出回路５０及び力率向上回路（ＰＦＣ回路）５２を含んで構成される。
【００１９】
本実施の形態におけるスイッチング電源回路２００は、ＰＦＣ回路５２と一般的なリンギング・チョーク・コンバータ（ＲＣＣ）回路との組み合わせで構成される。スイッチング電源回路２００は、具体的には、図２の回路例に示す構成とすることができる。
【００２０】
整流回路３０は、ダイオードを４つ組み合わせて構成され、スイッチング電源回路２００に入力される交流電源を全波整流して出力する。整流回路３０は、その出力端子Ｔ１，Ｔ２間に直列に接続される突入電流防止抵抗Ｒｓを含んでもよい。また、整流回路３０は、その出力端子Ｔ１，Ｔ２間に並列に接続される平滑コンデンサを含んでもよい。
【００２１】
整流回路３０の出力端子Ｔ１は、チョークコイル３２の一端に接続される。チョークコイル３２の他端はダイオード３４のアノードに接続される。ダイオード３４のカソードはトランス３８の一次巻線Ｌ１の一端に接続される。トランス３８の一次巻線Ｌ１の他端はスイッチング素子４０及び抵抗を介して出力端子Ｔ２に接続される。このようにして、整流回路３０の出力端子Ｔ１とＴ２との間にチョークコイル３２、ダイオード３４、トランス３８の一次巻線Ｌ１、スイッチング素子４０及び抵抗を介した直列回路が構成される。また、ダイオード３４のカソードと整流回路３０の出力端子Ｔ２との間にはコンデンサ３６が接続される。
【００２２】
チョークコイル３２とダイオード３４との接合点は後述するＰＦＣ回路５２によってスイッチング制御され、チョークコイル３２とダイオード３４とを介してコンデンサ３６に印加される電圧を制御可能とされている。
【００２３】
なお、図２に示すように、整流回路３０の出力端子Ｔ１とコンデンサ３６との間をダイオードＤ１によってバイパスすることも好適である。この構成では、チョークコイル３２とダイオード３４とを介してコンデンサ３６に電圧が印加されると共に、ダイオードＤ１を介して整流回路３０から電圧が直接印加される。
【００２４】
トランス３８は、一次巻線Ｌ１と二次巻線Ｌ２との間で電磁的結合を構成し、一次巻線Ｌ１の端子間に印加される電圧の変化を二次巻線Ｌ２の端子間から出力される電圧に変換して出力する。また、トランス３８は、一次巻線Ｌ１と帰還巻線Ｌ３との間で電磁的結合を構成し、一次巻線Ｌ１の端子間に印加される電圧の変化を帰還巻線Ｌ３の端子間から出力される電圧に変換して出力する。なお、帰還巻線Ｌ３の出力電圧はドライブ回路４２によってスイッチング素子４０のドライブ信号ＶＤＤ（ゲート電圧）に変換される。
【００２５】
トランス３８の二次巻線Ｌ２の一端には二次側ダイオード４６のアノードが接続される。二次側ダイオード４６のカソードにはスイッチング電源回路２００の出力端子Ｔ３が接続される。トランス３８の二次巻線Ｌ２の他端にはスイッチング電源回路２００の出力端子Ｔ４が接続される。二次側コンデンサ４８は、スイッチング電源回路２００の出力端子Ｔ３及びＴ４の間に並列に接続される。
【００２６】
ＲＣＣ回路では、スイッチング素子４０によってコンデンサ３６からトランス３８の一次巻線Ｌ１に流れる電流が断続的にスイッチングされ、そのスイッチング動作に伴ってトランス３８の二次巻線Ｌ２に発生した電圧が二次側ダイオード４６及び二次側コンデンサ４８によって整流され、スイッチング電源回路２００の出力端子Ｔ３，Ｔ４間に出力される。
【００２７】
出力電圧検出回路５０は、出力端子Ｔ３及びＴ４間の出力電圧Ｖｏｕｔに応じて制御電圧ＦＢを調整回路４４へ出力する。制御電圧ＦＢは、スイッチング電源回路２００の入力電圧が高くなったり、出力電圧が下がったりした場合にスイッチング素子４０のゲートに印加されるドライブ信号ＶＤＤを制御するために用いられる。出力電圧検出回路５０は、図２に示すように、ツェナーダイオードと抵抗とコンデンサの組み合わせで構成することができる。
【００２８】
スイッチング素子４０は、トランジスタを含んで構成される。トランス３８の帰還巻線Ｌ３によってドライブ回路４２にトランス３８の順方向電圧を帰還させ、スイッチング素子４０のゲートに印加されるドライブ信号ＶＤＤをドライブ回路４２によって制御する。
【００２９】
ドライブ回路４２は、図１及び図２に示すように、コンデンサＣＴとダイオードＤＴとの並列回路及び抵抗ＲＴで構成することができる。トランス３８の帰還巻線Ｌ３に発生した電圧は、コンデンサＣＴと抵抗ＲＴとを介して出力される。また、コンデンサＣＴの両端の電圧がダイオードＤＴの順方向電圧に達すると、トランス３８の帰還巻線Ｌ３に発生した電圧はダイオードＤＴを通じても出力される。ドライブ回路４２の出力はドライブ信号ＶＤＤとしてスイッチング素子４０のゲートに印加される。
【００３０】
これによって、スイッチング素子４０のドレイン電流Ｉｄがそのピーク値に到達するまでの時間だけスイッチング素子４０がオン状態となるように制御され、トランス３８の一次巻線Ｌ１及び二次巻線Ｌ２を介してスイッチング電源回路２００の出力電圧Ｖｏｕｔがほぼ一定に保持される。
【００３１】
また、調整回路４４は、出力電圧検出回路５０から出力された制御電圧ＦＢに応じてスイッチング素子４０のゲートに印加させるドライブ信号ＶＤＤを制御する。調整回路４４は、図２に示すように、トランジスタＱ１，Ｑ２を含んで構成される。トランジスタＱ１のドレインはスイッチング素子４０のドレインに接続され、ソースは抵抗を介してトランジスタＱ２のベースに接続される。また、トランジスタＱ１のゲートにはドライブ信号ＶＤＤが印加される。トランジスタＱ２のコレクタは、スイッチング素子４０のゲート及びトランジスタＱ１のゲートに接続され、ドライブ信号ＶＤＤが印加される。トランジスタＱ２のエミッタはスイッチング素子４０のソースに接続される。また、トランジスタＱ２のベースには制御電圧ＦＢが印加される。
【００３２】
このような構成により、トランジスタＱ２のベースに印加された制御電圧ＦＢが増加するとトランジスタＱ２によってスイッチング素子４０及びトランジスタＱ１のゲートから電流が引き抜かれ、スイッチング素子４０のゲートに印加されるドライブ信号ＶＤＤを低下させる。スイッチング電源回路２００の入力電圧及び出力電圧の変化に伴って制御電圧ＦＢは変化するので、スイッチング素子４０のスイッチング動作をスイッチング電源回路２００の入力電圧及び出力電圧に応じて制御することができる。これによって、スイッチング電源回路２００の出力電圧Ｖｏｕｔが一定となるように制御される。
【００３３】
ＰＦＣ回路５２は、チョークコイル３２とダイオード３４との接続点と整流回路３０の出力端子Ｔ２との間をスイッチングにより開閉するスイッチング素子Ｑ３を含んで構成される。スイッチング素子Ｑ３のスイッチング動作は、ドライブ信号ＶＤＤに応じて制御される。
【００３４】
すなわち、ドライブ信号ＶＤＤはフリップ・フロップ回路ＦＦのセット端子に入力され、ドライブ信号ＶＤＤが所定の閾値よりも高くなればフリップ・フロップ回路ＦＦがセットされて出力端子Ｑからスイッチング素子Ｑ３のゲートに電圧が印加され、スイッチング素子Ｑ３がオン状態となる。これにより、チョークコイル３２とダイオード３４との接続点と整流回路３０の出力端子Ｔ２との間が抵抗Ｒ０２を介して接続される。
【００３５】
一方、フリップ・フロップ回路ＦＦのリセット端子には、ドライブ信号ＶＤＤ、整流回路３０の出力端子Ｔ１，Ｔ２間の出力電圧を抵抗Ｒ１Ｌ，Ｒ２Ｌによって抵抗分割して得られた入力検出電圧Ｖ１、及び、スイッチング素子Ｑ３を流れる電流を抵抗Ｒ０２により電圧に変換した過電流検出電圧Ｖ２の否、の論理積を入力とするアンド素子Ａが設けられる。すなわち、ドライブ信号ＶＤＤが所定値より高く、入力検出電圧Ｖ１が所定値より高く、かつ過電流検出電圧Ｖ２が所定値より低くなった場合にフリップ・フロップ回路ＦＦがリセットされる。
【００３６】
図３は、入力検出電圧Ｖ１が所定値より高く、過電流検出電圧Ｖ２が所定値より低い場合、すなわちリセット信号がロー（Ｌ）の場合についてのスイッチング素子４０及びスイッチング素子Ｑ３のゲート信号の変化を示した図である。スイッチング素子４０及びスイッチング素子Ｑ３共にドライブ信号ＶＤＤの変化に合わせてスイッチング制御される。
【００３７】
図４は、入力検出電圧Ｖ１が所定値より低くなる、又は、過電流検出電圧Ｖ２が所定値より高くなった場合、すなわちリセット信号がハイ（Ｈ）になる場合についてのスイッチング素子４０及びスイッチング素子Ｑ３のゲート信号の変化を示した図である。スイッチング素子４０はドライブ信号ＶＤＤの変化に合わせてスイッチング制御されるが、入力検出電圧Ｖ１が所定値より低くなった場合、又は、過電流検出電圧Ｖ２が所定値より高くなった場合には異常な動作状態であるものとしてドライブ信号ＶＤＤに関わらずオフされる。
【００３８】
このようにして、チョークコイル３２を流れる電流をスイッチング素子Ｑ３でスイッチングすることによって、ダイオード３４を介してコンデンサ３６に印加される充電電圧を調整する。
【００３９】
すなわち、入力端子Ｔｉｎから入力される交流電源電圧Ｖｉｎが低い、又は、出力負荷電力が大きい場合、出力電圧検出回路５０及び調整回路４４によってスイッチング素子４０のオン時間が増加するようにドライブ信号ＶＤＤが制御される。スイッチング素子４０のオン時間が増加すると、スイッチング素子Ｑ３のオン時間（Ｔｏｎ）も増加し、オフ時間（Ｔｏｆｆ）は低減する。
【００４０】
チョークコイル３２からダイオード３４を介してコンデンサ３６に印加される電圧ＶｃはＶｃ＝（Ｔｏｎ＋Ｔｏｆｆ）／Ｔｏｆｆ×（整流回路３０の出力端子Ｔ１の電圧）と表されるので、スイッチング素子Ｑ３のオフ時間（Ｔｏｆｆ）が減少すると電圧Ｖｃは上昇する。
【００４１】
電圧Ｖｃが上昇すると、出力電圧検出回路５０及び調整回路４４によってスイッチング素子４０のオン時間を減少させて出力電圧が一定に保たれる。スイッチング素子４０のオン時間が減少すると、スイッチング素子Ｑ３のオン時間（Ｔｏｎ）も減少し、オフ時間（Ｔｏｆｆ）は増加する。これによって電圧Ｖｃは低下する。
【００４２】
このようなスイッチング制御の繰り返しによって、スイッチング素子４０のスイッチング制御に同期させて電圧Ｖｃを安定化させることができる。
【００４３】
図５は、本実施の形態における力率の向上を示す図である。図５の実線がＰＦＣ回路５２を設けた回路における入力電流波形であり、破線がＰＦＣ回路５２を設けない回路における入力電流波形である。図より明らかなように、ＰＦＣ回路５２を設けた回路において電流の導通角が増加しており、力率が向上されている。
【００４４】
図６は、本実施の形態における出力電圧の時間変化を示す図である。図６の実線がＰＦＣ回路５２を設けた回路における出力電圧の時間変化であり、破線がＰＦＣ回路５２を設けない回路における出力電圧の時間変化である。図より明らかなように、ＰＦＣ回路５２を設けた回路はＰＦＣ回路５２を設けない場合と同様に安定した出力電圧を得ることができた。
【００４５】
図７は、本実施の形態におけるコンデンサ３６の端子電圧の時間変化を示す図である。図７の実線がＰＦＣ回路５２を設けた回路における端子電圧Ｖｃの時間変化であり、破線がＰＦＣ回路５２を設けない回路における端子電圧Ｖｃの時間変化である。ＰＦＣ回路５２を設けた回路では、ＰＦＣ回路５２を設けない回路に比べて端子電圧Ｖｃは約１．４倍上昇した。
【００４６】
本実施の形態におけるスイッチング電源回路２００によれば、スイッチング素子４０のオンデューティは通常５０％以下であるため、ＰＦＣ部の出力電圧を制御しなくても入力電圧×２倍以内の電圧に収めることができる。
【００４７】
負荷電力が大きくなった場合には、スイッチング素子４０のオンデューティは長くなり、電圧Ｖｃの昇圧効果が高くなる。この昇圧効果により、スイッチング素子４０に流れる電流の増加率は減り、オン抵抗損失を減らすことができる。
【００４８】
また、負荷が軽くなると、電圧Ｖｃの昇圧効果が低くなる。軽負荷時の損失は、スイッチング損失の影響を受け易く、電圧Ｖｃが低下することによってスイッチング素子４０でのスイッチングにおける損失を減少させることができる。したがって、負荷電力が小さくなるにつれてスイッチング素子４０の損失は低減される。
【００４９】
また、入力電圧が低くなると、スイッチング素子４０のオンデューティは長くなる。通常のスイッチング電源では、入力電圧が低い時には、スイッチング素子４０に大きな電流が流れ、オン抵抗損失が増加して効率の悪化を招く。本実施の形態におけるスイッチング電源回路２００であれば、入力電圧が低くなると、オンデューティが増加し、それに合わせてＰＦＣ部でのスイッチング素子Ｑ３のオンデューティも増加し、ＰＦＣ部の出力電圧も上昇するのでオン抵抗損失の低減が図られる。
【００５０】
また、スイッチング素子４０とスイッチング素子Ｑ３とを同期させる構成となっているので、スイッチング素子４０とスイッチング素子Ｑ３とが同じ周波数で動作する。したがって、ノイズの処理が容易となる。
【００５１】
また、コンバータに入力される電圧範囲は狭くなり、この電圧範囲での効率を良くしたトランス巻線の仕様を適用することができる。
【００５２】
また、ＰＦＣ部の出力電圧を検出しなくてもよいため、従来のＰＦＣ回路におけるＡＴＴ、乗算器、電圧制御アンプ及び発振器等が不要となり、回路構成が簡単となり安価に構成することができる。したがって、比較的出力電力が小さいスイッチング電源に適用することによって製造コスト面でメリットが大きい。例えば、出力電力７５Ｗ以上１５０Ｗ以下の範囲のスイッチング電源に特に適していると考えられる。
【００５３】
なお、本実施の形態におけるスイッチング電源回路２００には過電流保護回路を設けており、上記作用・効果がより効果的となる。また、特許文献１に示されているように、整流回路の出力電圧が最大値より極めて小さい場合にスイッチング素子のゲートを制御するパルス幅を減少させ、強制的にスイッチング素子をオフさせる異常発振抑止回路を含めることによりスイッチング電源回路２００の動作がより安定化する。
【００５４】
本実施の形態におけるＰＦＣ回路５２は、ＲＣＣ方式のスイッチング電源回路のみならず、擬似共振方式やＰＷＭ制御方式等の他のスイッチング電源回路においてトランジスタＱ３のスイッチングをスイッチング素子４０のスイッチングに同期させることによって同様に適用することができる。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態におけるスイッチング電源回路の構成を示す図である。
【図２】本発明の実施の形態におけるスイッチング電源回路の回路例を示す図である。
【図３】本発明の実施の形態におけるスイッチング素子の制御を説明する図である。
【図４】本発明の実施の形態におけるスイッチング素子の制御を説明する図である。
【図５】本発明の実施の形態におけるスイッチング電源回路の入力電流の時間変化を示す図である。
【図６】本発明の実施の形態におけるスイッチング電源回路の出力電圧の時間変化を示す図である。
【図７】本発明の実施の変形例におけるスイッチング電源回路のコンデンサの端子電圧の時間変化を示す図である。
【図８】従来のスイッチング電源回路の構成を示す図である。
【符号の説明】
【００５６】
１０  オペアンプ、１２  整流回路、１４  アッテネータ、１６  乗算器、１８  コンパレータ、２０  コンパレータ、２２  フリップ・フロップ、２４  ドライブ回路、３０  整流回路、３２  チョークコイル、３４  ダイオード、３６  コンデンサ、３８  トランス、４０  スイッチング素子、４２  ドライブ回路、４４  調整回路、４６  二次側ダイオード、４８  二次側コンデンサ、５０  出力電圧検出回路、５２  力率向上回路、１００，２００  スイッチング電源。
【図１】
2009232595.tif 000003
【図２】
2009232595.tif 000004
【図３】
2009232595.tif 000005
【図４】
2009232595.tif 000006
【図５】
2009232595.tif 000007
【図６】
2009232595.tif 000008
【図７】
2009232595.tif 000009
【図８】
2009232595.tif 000010