(57)【要約】【課題】入射光量に依存せず、良好な画像データが得られるとともに、イメージセンサの小型化・低消費電力化を実現した、固体撮像装置を提供する。【解決手段】固体撮像装置が、画素から出力される信号である画素信号の電圧と基準電圧との差に応じた周波数と振幅とを有するクロック信号を生成するクロック信号生成回路と、クロック信号を計数するカウンタ回路と、クロック信号の電圧の振幅に依らずカウンタ回路でクロック信号を計数可能とする計数可能化部と、を有する。【選択図】図１
2009302639.tif 000002
【特許請求の範囲】
【請求項１】
画素から出力される信号である画素信号の電圧と基準電圧との差に応じた周波数と振幅とを有するクロック信号を生成するクロック信号生成回路と、
前記クロック信号を計数するカウンタ回路と、
前記クロック信号の電圧の振幅に依らず前記カウンタ回路で前記クロック信号を計数可能とする計数可能化部と、
を有することを特徴とする固体撮像装置。
【請求項２】
前記クロック信号生成回路と前記カウンタ回路とが異なる電源電圧で動作しており、
前記計数可能化部は、
前記クロック信号生成回路から入力されたクロック信号の電圧の振幅を前記カウンタ回路が計数できるように調整して前記カウンタに出力する、
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記計数可能化部は、
前記画素信号の電圧に基いて、前記クロック信号生成回路から出力されるクロック信号の電圧と比較するための電圧を有する基準信号を生成する基準信号生成部と、
前記基準信号生成部が生成した基準信号の電圧と前記クロック信号生成回路から出力されるクロック信号の電圧とを比較し、該比較した結果を前記カウンタ回路に出力する比較器と、
を有することを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記基準信号生成部が、
前記画素信号の電圧と前記基準電圧とを動作電圧とし、前記クロック信号を論理反転して前記基準信号を生成するインバータ回路であり、
前記比較器が、
前記インバータ回路が生成した基準信号の電圧と前記クロック信号の電圧とを比較し、該比較した結果を前記カウンタ回路に出力する、
ことを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
前記基準信号生成部が、
前記画素信号の電圧と前記基準電圧とに基づいて、前記画素信号の電圧と前記基準電圧との間の電圧を前記基準信号として生成する基準電圧生成回路であり、
前記比較器が、
前記基準電圧生成回路が生成した基準信号の電圧と前記クロック信号の電圧とを比較し、該比較した結果を前記カウンタ回路に出力する、
ことを特徴とする請求項３に記載の固体撮像装置。
【請求項６】
前記比較器が、
前記カウンタ回路が動作している動作電圧を動作電圧として動作する、
ことを特徴とする請求項３から請求項５のいずれかに記載の固体撮像装置。
【請求項７】
画素から出力される信号である画素信号の電圧と基準電圧との差に応じた周波数と振幅とを有するクロック信号を生成するクロック信号生成回路と、
前記クロック信号を計数するカウンタ回路と、
前記カウンタ回路が計数した値を予め定められた処理方法により処理する信号処理回路と、
前記カウンタ回路が計数した値を示す信号である計数値信号を、当該計数値信号の電圧の振幅に依らず前記信号処理回路が処理できるように調整するレベル調整回路と、
を有することを特徴とする固体撮像装置。
【請求項８】
前記レベル調整回路は、
前記カウンタ回路から出力される計数値信号の電圧の振幅を前記信号処理回路が処理できるように調整して前記信号処理回路に出力する、
ことを特徴とする請求項７に記載の固体撮像装置。
【請求項９】
前記クロック信号生成回路と前記カウンタ回路とが、前記画素信号の電圧と前記基準電圧とを電源電圧とした第１の電源電圧で動作しており、
前記信号処理回路が前記第１の電源電圧とは異なる第２の電源電圧で動作しており、
前記レベル調整回路は、
前記第１の電源電圧に基いて、前記カウンタ回路から出力される計数値信号の電圧と比較するための電圧を有する基準信号を生成する基準信号生成部と、
前記基準信号生成部が生成した基準信号の電圧と前記カウンタ回路から出力される計数値信号の電圧とを比較し、該比較した結果を前記信号処理回路に出力する比較器と、
を有することを特徴とする請求項８に記載の固体撮像装置。
【請求項１０】
前記基準信号生成部が、
前記第１の電源電圧を動作電圧とし、前記カウンタ回路から出力される計数値信号を論理反転して前記基準信号を生成するインバータ回路であり、
前記比較器が、
前記インバータ回路が生成した基準信号の電圧と前記計数値信号の電圧とを比較し、該比較した結果を前記信号処理回路に出力する、
ことを特徴とする請求項９に記載の固体撮像装置。
【請求項１１】
前記基準信号生成部が、
前記第１の電源電圧である画素信号の電圧と基準電圧とに基づいて、前記画素信号の電圧と前記基準電圧との間の電圧を有する前記基準信号を生成する基準電圧生成回路であり、
前記比較器が、
前記基準電圧生成回路が生成した基準信号の電圧と前記計数値信号の電圧とを比較し、該比較した結果を前記信号処理回路に出力する、
ことを特徴とする請求項９に記載の固体撮像装置。
【請求項１２】
前記比較器が、
前記第２の電源電圧を動作電圧として動作している、
ことを特徴とする請求項９から請求項１１のいずれかに記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルカメラ、デジタルビデオカメラ、または、内視鏡等に使用される固体撮像装置に関するものである。
【背景技術】
【０００２】
近年、デジタルカメラ、デジタルビデオカメラ、および、内視鏡は、小型化や低消費電力化が進んでおり、それにあわせて、デジタルカメラ、デジタルビデオカメラ、および、内視鏡で用いられる固体撮像装置も小型化・低消費電力化が必要となってきている。固体撮像装置の小型化・低消費電力化を実現する為に、ＡＤ（アナログ・デジタル）変換器をデジタル回路で構成する固体撮像装置が提案されている（例えば、特許文献１を参照）。
【０００３】
図１２は、従来の固体撮像装置の概略構成を示すブロック図である。この固体撮像装置においては、アレイブロック（サブアレイ）Ｂ１、Ｂ２、…Ｂ２０が行方向と列方向との２次元に配置されて、画素アレイが構成されている。この図１２に示す固体撮像装置の例においては、アレイブロックが、４行５列に配置されて、画素アレイが構成されている。
【０００４】
各アレイブロックは、画素を２次元にアレイ状に配列した画素ブロック部９０１と、この画素ブロック部９０１からの画素信号をＡＤ変換するＡＤ変換器９０２と、を有している。なお、この画素は、それぞれ、入射光量に応じた画素信号を光電変換素子により出力する。
【０００５】
図１３は、図１２におけるＡＤ変換器９０２の回路構成の一例を示すブロック図である。ＡＤ変換器９０２は、クロック信号生成回路９１１と、カウンタ回路９１２と、ラッチ回路９１３と、ラッチ＆エンコーダ回路９１４と、信号処理回路９１５とにより構成されている。なお、各ＡＤ変換器９０２には、対応する画素ブロック部９０１からの画素信号が、画素信号φＩＮ２として入力されるものとして説明する。
【０００６】
クロック信号生成回路９１１は、画素信号φＩＮ２が対応する画素ブロック部９０１から入力され、入力された画素信号φＩＮ２に応じた振幅と周波数とを有するクロック信号φＣＫ３を発生する。
【０００７】
カウンタ回路９１２は、クロック信号φＣＫ３を計数する。ラッチ回路９１３は、カウンタ回路９１２の出力を保持するとともに出力する。ラッチ＆エンコーダ回路９１４は、クロック信号生成回路９１１内でのクロック信号φＣＫ３が通過した位置情報を検出して、検出した結果を出力する。信号処理回路９１５は、ラッチ回路９１３の出力とラッチ＆エンコーダ回路９１４の出力とを処理し、画素信号φＩＮ２に応じたデジタル信号を生成する。
【０００８】
以上説明したように、ＡＤ変換器９０２は、画素信号φＩＮ２の信号レベルに応じたデジタル信号を生成することにより、対応する画素ブロック部９０１からの画素信号をＡＤ変換する。
【特許文献１】特開２００６−２８７８７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
前述した従来のＡＤ変換器９０２では、クロック信号生成回路９１１が生成するクロック信号φＣＫ３の振幅は画素信号φＩＮ２に依存する為、画素信号φＩＮ２によってはカウンタ回路９１２が計数不可能な振幅を持つクロック信号φＣＫ３を、クロック信号生成回路９１１が生成してしまう場合がある。
【００１０】
従って、前述した従来の固体撮像装置では、画素信号φＩＮ２によっては、クロック信号φＣＫ３をカウンタ回路９１２が計数不可能となり、そのため、正常な画像データが得られない場合があった。
【００１１】
図１４に、入射光量が多い画素に応じた画素信号φＩＮ２を処理する場合のカウンタ回路９１２の動作を示す。カウンタ回路９１２は、クロック信号φＣＫ３の立上りまたは立下りを検出して計数する。なお、この図１４では、立上りを検出して計数する場合を示している。
【００１２】
この立上り（立下り）検出は、クロック信号φＣＫ３の信号レベルとカウンタ回路９１２の閾値電圧Ｖｔｈ２の電位関係が逆転するタイミングで行われる。従って、カウンタ回路９１２がクロック信号φＣＫ３を計数可能であるためには、クロック信号φＣＫ３のＨｉｇｈレベルがカウンタ回路９１２の閾値電圧Ｖｔｈ２より高く、かつ、Ｌｏｗレベルがカウンタ回路９１２の閾値電圧Ｖｔｈ２より低くなければならない。
【００１３】
入射光量が多い場合は画素信号φＩＮ２の信号レベルが高く、クロック信号φＣＫ３のＨｉｇｈレベルがカウンタ回路９１２の閾値電圧Ｖｔｈ２よりも高い。そのため、カウンタ回路９１２はクロック信号φＣＫ３を計数可能である。
【００１４】
図１５に、入射光量が少ない画素に応じた画素信号φＩＮ２を処理する場合の前記カウンタ回路９１２の動作を示す。入射光量が少ない場合には、クロック信号φＣＫ３のＨｉｇｈレベルがカウンタ回路９１２の閾値電圧Ｖｔｈ２よりも低い。そのため、カウンタ回路９１２はクロック信号φＣＫ３を検出できず、計数不可能となる場合がある。
【００１５】
また、製造プロセスによりカウンタ回路９１２の閾値電圧Ｖｔｈ２がばらつく為、クロック信号φＣＫ３のＨｉｇｈレベルがカウンタ回路９１２の閾値電圧Ｖｔｈ２よりも低くなり、カウンタ回路９１２はクロック信号φＣＫ３を検出できず、計数不可能となる場合もある。
【００１６】
従って、従来の固体撮像装置では、画素信号φＩＮ２によっては、カウンタ回路９１２がクロック信号生成回路９１１から出力されるクロック信号φＣＫ３を計数不可能な場合があるため、良好な画像データが得られない場合があるという問題があった。
【００１７】
すなわち、従来の固体撮像装置では、入射光量によっては、ＡＤ変換器９０２が入射光量に応じた画素信号φＩＮ２を正常にＡＤ変換することができなくなり、そのため、良好な画像データが得られない場合があるという問題があった。
【００１８】
本発明は、上記問題に鑑みてなされたものであり、入射光量に依存せず、良好な画像データが得られるとともに、イメージセンサの小型化・低消費電力化を実現した、固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１９】
この発明は上述した課題を解決するためになされたもので、請求項１に記載の発明は、画素から出力される信号である画素信号の電圧と基準電圧との差に応じた周波数と振幅とを有するクロック信号を生成するクロック信号生成回路と、前記クロック信号を計数するカウンタ回路と、前記クロック信号の電圧の振幅に依らず前記カウンタ回路で前記クロック信号を計数可能とする計数可能化部と、を有することを特徴とする固体撮像装置である。
【００２０】
請求項２に記載の発明は、前記クロック信号生成回路と前記カウンタ回路とが異なる電源電圧で動作しており、前記計数可能化部は、前記クロック信号生成回路から入力されたクロック信号の電圧の振幅を前記カウンタ回路が計数できるように調整して前記カウンタに出力する、ことを特徴とする請求項１に記載の固体撮像装置である。
【００２１】
請求項３に記載の発明は、前記計数可能化部は、前記画素信号の電圧に基いて、前記クロック信号生成回路から出力されるクロック信号の電圧と比較するための電圧を有する基準信号を生成する基準信号生成部と、前記基準信号生成部が生成した基準信号の電圧と前記クロック信号生成回路から出力されるクロック信号の電圧とを比較し、該比較した結果を前記カウンタ回路に出力する比較器と、を有することを特徴とする請求項２に記載の固体撮像装置である。
【００２２】
請求項４に記載の発明は、前記基準信号生成部が、前記画素信号の電圧と前記基準電圧とを動作電圧とし、前記クロック信号を論理反転して前記基準信号を生成するインバータ回路であり、前記比較器が、前記インバータ回路が生成した基準信号の電圧と前記クロック信号の電圧とを比較し、該比較した結果を前記カウンタ回路に出力する、ことを特徴とする請求項３に記載の固体撮像装置である。
【００２３】
請求項５に記載の発明は、前記基準信号生成部が、前記画素信号の電圧と前記基準電圧とに基づいて、前記画素信号の電圧と前記基準電圧との間の電圧を前記基準信号として生成する基準電圧生成回路であり、前記比較器が、前記基準電圧生成回路が生成した基準信号の電圧と前記クロック信号の電圧とを比較し、該比較した結果を前記カウンタ回路に出力する、ことを特徴とする請求項３に記載の固体撮像装置である。
【００２４】
請求項６に記載の発明は、前記比較器が、前記カウンタ回路が動作している動作電圧を動作電圧として動作する、ことを特徴とする請求項３から請求項５のいずれかに記載の固体撮像装置である。
【００２５】
請求項７に記載の発明は、画素から出力される信号である画素信号の電圧と基準電圧との差に応じた周波数と振幅とを有するクロック信号を生成するクロック信号生成回路と、前記クロック信号を計数するカウンタ回路と、前記カウンタ回路が計数した値を予め定められた処理方法により処理する信号処理回路と、前記カウンタ回路が計数した値を示す信号である計数値信号を、当該計数値信号の電圧の振幅に依らず前記信号処理回路が処理できるように調整するレベル調整回路と、を有することを特徴とする固体撮像装置である。
【００２６】
請求項８に記載の発明は、前記レベル調整回路は、前記カウンタ回路から出力される計数値信号の電圧の振幅を前記信号処理回路が処理できるように調整して前記信号処理回路に出力する、ことを特徴とする請求項７に記載の固体撮像装置である。
【００２７】
請求項９に記載の発明は、前記クロック信号生成回路と前記カウンタ回路とが、前記画素信号の電圧と前記基準電圧とを電源電圧とした第１の電源電圧で動作しており、前記信号処理回路が前記第１の電源電圧とは異なる第２の電源電圧で動作しており、前記レベル調整回路は、前記第１の電源電圧に基いて、前記カウンタ回路から出力される計数値信号の電圧と比較するための電圧を有する基準信号を生成する基準信号生成部と、前記基準信号生成部が生成した基準信号の電圧と前記カウンタ回路から出力される計数値信号の電圧とを比較し、該比較した結果を前記信号処理回路に出力する比較器と、を有することを特徴とする請求項８に記載の固体撮像装置である。
【００２８】
請求項１０に記載の発明は、前記基準信号生成部が、前記第１の電源電圧を動作電圧とし、前記カウンタ回路から出力される計数値信号を論理反転して前記基準信号を生成するインバータ回路であり、前記比較器が、前記インバータ回路が生成した基準信号の電圧と前記計数値信号の電圧とを比較し、該比較した結果を前記信号処理回路に出力する、ことを特徴とする請求項９に記載の固体撮像装置である。
【００２９】
請求項１１に記載の発明は、前記基準信号生成部が、前記第１の電源電圧である画素信号の電圧と基準電圧とに基づいて、前記画素信号の電圧と前記基準電圧との間の電圧を有する前記基準信号を生成する基準電圧生成回路であり、前記比較器が、前記基準電圧生成回路が生成した基準信号の電圧と前記計数値信号の電圧とを比較し、該比較した結果を前記信号処理回路に出力する、ことを特徴とする請求項９に記載の固体撮像装置である。
【００３０】
請求項１２に記載の発明は、前記比較器が、前記第２の電源電圧を動作電圧として動作している、ことを特徴とする請求項９から請求項１１のいずれかに記載の固体撮像装置である。
【発明の効果】
【００３１】
この発明によれば、画素からの信号レベルに依らずクロック信号生成回路が生成するクロック信号をカウンタ回路が計数可能であるため、ＡＤ変換部の動作が安定し、良好な画像データが得られる固体撮像装置を提供することができる。
【００３２】
また、本発明によれば、カウンタ回路は画素からの信号レベルと基準レベルに応じた動作電圧を有する為、クロック信号を計数可能であり、ＡＤ変換部の動作が安定し、良好な画像データが得られる。更に、カウンタ回路からの出力の振幅が後段の回路で処理可能なレベルとなるため、よりＡＤ変換部の動作が安定し、より良好な画像データが得られる固体撮像装置を提供することができる。
【発明を実施するための最良の形態】
【００３３】
＜実施例１＞
以下、図面を参照して、本発明の実施の形態について説明する。図１は、実施例１に係る固体撮像装置の構成を示す概略ブロック図である。この図１を用いて、実施例１に係る固体撮像装置の構成について説明する。
【００３４】
実施例１に係る固体撮像装置は、複数の画素１が２次元（図示例では４行５列）に配置されている画素アレイ２と、画素アレイ２に対して垂直走査の制御を実行させるための垂直走査回路３と、２次元に配置されている画素１の各列に対応して配置されている複数の相関二重サンプリング（ＣＤＳ（Correlated Double Sampler））回路４と、水平走査回路５と、ＡＤ（アナログ・デジタル）変換器６と、制御回路７と、から構成されている。
【００３５】
画素１は、それぞれ、少なくとも光電変換素子を有し、入射光量に応じた画素信号を出力する。ＣＤＳ回路４は、それぞれ、対応する画素１から出力される信号から、リセット時のノイズを抑圧した信号を出力する。水平走査回路５は、各ＣＤＳ回路４の信号読み出しを制御する。ＡＤ変換器６は、ＣＤＳ回路４から順に出力される信号をＡＤ変換して、画像データとして出力する。制御回路７は、垂直走査回路３、ＣＤＳ回路４、水平走査回路５、および、ＡＤ変換器６を制御する。
【００３６】
なお、この制御回路７は、入力パルスφＰＬ１を、各ＣＤＳ回路４、水平走査回路５、ＡＤ変換器６に出力している。また、ＡＤ変換器６には、ＣＤＳ回路４から出力される画素信号が、画素信号φＩＮ１として、ＣＤＳ回路４の順に入力される。
【００３７】
以降においては、画素アレイ２が４行５列に２次元配置されている複数の画素１を有しており、この１行目の画素１を、列の順に、画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５として説明する。また、同様に、２行目の画素１を、画素Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４、Ｐ２５とし、３行目の画素１を、画素Ｐ３１、Ｐ３２、Ｐ３３、Ｐ３４、Ｐ３５とし、４行目の画素１を、画素Ｐ４１、Ｐ４２、Ｐ４３、Ｐ４４、Ｐ４５として説明する。
【００３８】
また、以降においては、１列目の画素である画素Ｐ１１、Ｐ２１、Ｐ３１、Ｐ４１に対応するＣＤＳ回路４をＣＤＳ１として説明する。また、同様に、２列目の画素である画素Ｐ１２、Ｐ２２、Ｐ３２、Ｐ４２に対応するＣＤＳ回路４をＣＤＳ２とし、３列目の画素である画素Ｐ１３、Ｐ２３、Ｐ３３、Ｐ４３に対応するＣＤＳ回路４をＣＤＳ３とし、４列目の画素である画素Ｐ１４、Ｐ２４、Ｐ３４、Ｐ４４に対応するＣＤＳ回路４をＣＤＳ４とし、５列目の画素である画素Ｐ１５、Ｐ２５、Ｐ３５、Ｐ４５に対応するＣＤＳ回路４をＣＤＳ５として説明する。
【００３９】
図２は、図１のＡＤ変換器６の構成を示す図である。ＡＤ変換器６は、クロック信号生成回路１１と、計数可能化部１２ａと、カウンタ回路１３と、ラッチ回路１４と、計数可能化部１２ｂと、ラッチ＆エンコーダ回路１５と、信号処理回路１６と、から構成されている。
【００４０】
クロック信号生成回路１１は、画素信号φＩＮ１と基準電圧Ｖｒｅｆとを電源電圧として、動作している。また、カウンタ回路１３と、ラッチ回路１４と、ラッチ＆エンコーダ回路１５と、信号処理回路１６とは、電源電圧ＶｓとＧＮＤ電圧Ｖｇとを電源電圧として、動作している。計数可能化部１２ａと計数可能化部１２ｂとが用いる電源電圧については、後述する。
【００４１】
クロック信号生成回路１１は、入力された画素信号φＩＮ１の信号レベルと基準電圧Ｖｒｅｆの電圧とに応じた振幅と周波数を有するクロック信号φＣＫ１を生成する。クロック信号生成回路１１は、遅延ユニットＤＵが多段に接続されている構成を有しており、各遅延ユニットＤＵは、入力された画素信号φＩＮ１と基準電圧Ｖｒｅｆとを電源電圧として動作している。
【００４２】
このクロック信号生成回路１１において、初段となる遅延ユニットＤＵはＡＮＤ回路であり、初段以外の遅延ユニットＤＵはそれぞれバッファ回路である。この初段となる遅延ユニットＤＵとしてのＡＮＤ回路の一方の入力端子には入力パルスφＰＬ１が入力され、他方の入力端子には最終段の遅延ユニットＤＵの出力が入力されている。なお、ここではクロック信号生成回路１１の構成として、ＡＮＤ回路とバッファ回路を用いて説明しているが、ＮＡＮＤ回路とインバータ回路であってもよい。
【００４３】
計数可能化部１２ａは、クロック信号生成回路１１が生成したクロック信号φＣＫ１を取り込み、そのクロック信号φＣＫ１の振幅を調整した信号をクロック信号φＣＫ２として、カウンタ回路１３に出力する。たとえば、計数可能化部１２ａは、クロック信号φＣＫ１をカウンタ回路１３が計数できるように、クロック信号φＣＫ１の電圧の振幅を調整する。
【００４４】
カウンタ回路１３は、計数可能化部１２ａからの出力であるクロック信号φＣＫ２を計数し、その計数結果をデジタル信号φＤ１としてラッチ回路１４に出力する。ラッチ回路１４は、カウンタ回路１３から出力されるデジタル信号φＤ１をラッチし、ラッチしたデジタル信号φＤ１をデジタル信号φＤ２として信号処理回路１６に出力する。
【００４５】
計数可能化部１２ｂは、クロック信号生成回路１１を構成する各遅延ユニットＤＵの出力を取り込み、その出力の振幅を調整してラッチ＆エンコーダ回路１５に出力する。たとえば、計数可能化部１２ｂは、各遅延ユニットＤＵの出力をラッチ＆エンコーダ回路１５がラッチおよびエンコードできるように、各遅延ユニットＤＵの出力が有する電圧の振幅を増幅して調整する。
【００４６】
ラッチ＆エンコーダ回路１５は、計数可能化部１２ｂの出力を取り込み、クロック信号生成回路１１で発生させるクロック信号φＣＫ１が通過したクロック信号生成回路１１の段数、すなわち、遅延ユニットＤＵの段数を検出して、検出した段数の情報をデジタル信号φＤ３として信号処理回路１６に出力する。
【００４７】
信号処理回路１６は、ラッチ回路１４の出力であるデジタル信号φＤ２と、ラッチ＆エンコーダ回路１５の出力であるデジタル信号φＤ３とを、予め定められている算出方法により算出することにより、画素信号φＩＮ１をＡＤ変換した値に対応するデジタル信号を生成する。
【００４８】
次に、図１を用いて説明した固体撮像装置の動作を、図３に示すタイミングチャートを用いて説明する。初めに、垂直走査回路３が画素１に出力する画素選択信号φＳＬ１をＨｉｇｈとし（符号Ａ３０１参照）、画素選択信号φＳＬ１で制御される１行目の画素１（画素Ｐ１１，画素Ｐ１２，画素Ｐ１３，画素Ｐ１４，画素Ｐ１５）が選択される。この選択された１行目の画素１（画素Ｐ１１，画素Ｐ１２，画素Ｐ１３，画素Ｐ１４，画素Ｐ１５）の信号が、対応するＣＤＳ回路４（ＣＤＳ１，ＣＤＳ２，ＣＤＳ３，ＣＤＳ４，ＣＤＳ５）へ、それぞれ出力される。なお、この場合、他の画素選択信号φＳＬ２，φＳＬ３，φＳＬ４は、それぞれ、Ｌｏｗを維持している。
【００４９】
選択された１行目の画素１（画素Ｐ１１，画素Ｐ１２，画素Ｐ１３，画素Ｐ１４，画素Ｐ１５）からは、それぞれ、画素１をリセットしたときに出力されるリセット時の信号と受光した光に対応する光信号の２つの信号が出力される。対応するＣＤＳ回路４（ＣＤＳ１，ＣＤＳ２，ＣＤＳ３，ＣＤＳ４，ＣＤＳ５）は、その２つの信号の電圧の差を演算することによって、リセット時のノイズを抑圧した信号を生成する。
【００５０】
次に、水平走査回路５から出力される制御信号φＨ１がＨｉｇｈとなり（符号Ａ３０２参照）、制御信号φＨ１で制御される１列目のＣＤＳ回路４（ＣＤＳ１）の出力信号が、画素信号φＩＮ１として、ＡＤ変換器６へ入力される（符号Ａ３０３参照）。この場合、他の制御信号φＨ２，φＨ３，φＨ４，φＨ５は、Ｌｏｗを維持している。
【００５１】
その後、制御回路７が、入力パルスφＰＬ１をＨｉｇｈにする（符号Ａ３０４参照）。この入力パルスφＰＬ１がＨｉｇｈとなることに応じて、クロック信号生成回路１１は、画素信号φＩＮ１をＨｉｇｈレベル、基準電圧ＶｒｅｆをＬｏｗレベルとする振幅と、画素信号φＩＮ１と基準電圧Ｖｒｅｆとの電圧の差分に応じた周波数とを持ったクロック信号φＣＫ１を生成する。
【００５２】
このとき、計数可能化部１２ａは、クロック信号生成回路１１から出力されるクロック信号φＣＫ１を受け、そのクロック信号φＣＫ１の振幅を調整してカウンタ回路１３に出力し、カウンタ回路１３は計数可能化部１２ａから出力されるクロック信号φＣＫ２を計数する。
【００５３】
予め定められている一定期間（図示例では、ＳＦｒ秒）経過した後、制御回路７が入力パルスφＰＬ１をＬｏｗとすることで（符号Ａ３０５参照）、クロック信号生成回路１１はクロックを生成することを停止し、ラッチ回路１４はカウンタ回路１３の計数結果をラッチする。
【００５４】
その後、信号処理回路１６は、ラッチ回路１４の出力とラッチ＆エンコーダ回路１５の出力とを処理し、画素１（Ｐ１１）に応じたデジタル信号を出力する。そして、水平走査回路５が制御信号φＨ１をＬｏｗとする（符号Ａ３０６参照）ことで、ＣＤＳ回路４（ＣＤＳ１）からの信号読み出しが終了する。
【００５５】
その後、水平走査回路５が制御信号φＨ２，φＨ３，φＨ４，φＨ５を順次Ｈｉｇｈとすることにより、ＡＤ変換器６が、ＣＤＳ回路４の信号をＣＤＳ回路４の順に読み出し、ＡＤ変換を順に実行する。以上により、固体撮像装置は、画素選択信号φＳＬ１にて選択された１行目の画素１（画素Ｐ１１，画素Ｐ１２，画素Ｐ１３，画素Ｐ１４，画素Ｐ１５）の信号出力を行う。
【００５６】
そして、垂直走査回路３が、画素選択信号φＳＬ１をＬｏｗとする（符号Ａ３０７参照）ことで、１行目の画素（画素Ｐ１１，画素Ｐ１２，画素Ｐ１３，画素Ｐ１４，画素Ｐ１５）の読み出しを終了する。
【００５７】
次いで、垂直走査回路３が、画素選択信号φＳＬ２をＨｉｇｈとし（符号Ａ３０８参照）、上記の画素選択信号φＳＬ１をＨｉｇｈとした場合の動作を繰り返すことで、２行目の画素（画素Ｐ２１，画素Ｐ２２，画素Ｐ２３，画素Ｐ２４，画素Ｐ２５）の読み出しなどの処理を、同様に実行する。
【００５８】
以上のように、固体撮像装置は、垂直走査回路３が出力する画素選択信号を順次Ｈｉｇｈとすることで、画素１の全画素の読み出しを順次実行する。
【００５９】
次に、図４に、図３のタイミングチャートに記載されている期間Ｔ１を拡大して示し、合わせて計数可能化部１２ａ及び計数可能化部１２ｂの動作について詳細に説明する。この期間Ｔ１とは、画素１における２つ分の画素（この場合、画素Ｐ１１と画素Ｐ１２）に対して、固体撮像装置がＡＤ変換を実行する期間のことである。また、以降においては、この１つ目の画素１（画素Ｐ１１）については、入射光量が多く、２つ目の画素１（画素Ｐ１２）については、入射光量が少ないものとして説明する。
【００６０】
＜入射光量が多い場合＞
初めに、１つ目の画素１（画素Ｐ１１）に応じた画素信号φＩＮ１を処理する期間である期間Ｔ２における固体撮像装置の動作について説明する。まず、制御回路７が入力パルスφＰＬ１をＨｉｇｈにすると（符号Ａ４０１参照）、クロック信号生成回路１１は、画素信号φＩＮ１の信号レベルをＨｉｇｈレベルとし、基準電圧ＶｒｅｆをＬｏｗレベルとする振幅と、画素信号φＩＮ１の信号レベルと基準電圧Ｖｒｅｆの差分に応じた周波数とを持ったクロック信号φＣＫ１を生成する。
【００６１】
このとき、画素１（画素Ｐ１１）に対する入射光量が多く、ＣＤＳ回路４（ＣＤＳ１）が出力する画素信号φＩＮ１の信号レベルが高い為、クロック信号生成回路１１が生成するクロック信号φＣＫ１の振幅は大きく、クロック信号φＣＫ１のＨｉｇｈレベルは、カウンタ回路１３の閾値電圧Ｖｔｈ１より高い（符号Ａ４０２参照）。
【００６２】
計数可能化部１２ａは、クロック信号生成回路１１の出力であるクロック信号φＣＫ１を受け、クロック信号φＣＫ１のＨｉｇｈレベルを電源電圧Ｖｓ、ＬｏｗレベルをＧＮＤ電圧Ｖｇに調整し、クロック信号φＣＫ２としてカウンタ回路１３に出力する（符号Ａ４０３参照）。次に、カウンタ回路１３は、計数可能化部１２ａの出力であるクロック信号φＣＫ２の立上りまたは立下り（図示例では、立上り）を検出して計数する（符号Ａ４０４参照）。
【００６３】
同様に、計数可能化部１２ｂは、クロック信号生成回路１１を構成する各遅延ユニットＤＵの出力を取り込み、その出力の信号レベルを調整して、ラッチ＆エンコーダ回路１５に出力する。そして、ラッチ＆エンコーダ回路１５は、計数可能化部１２ｂの出力を受け、クロック信号生成回路１１が生成するクロック信号φＣＫ１の通過するクロック信号生成回路１１の段数に応じたデジタル信号φＤ３を出力する。
【００６４】
その後、制御回路７が入力パルスφＰＬ１をＬｏｗにすると（符号Ａ４０５参照）、ラッチ回路１４がカウンタ回路１３の計数結果であるデジタル信号φＤ１をラッチし、信号処理回路１６はラッチ回路１４の出力とラッチ＆エンコーダ回路１５の出力とを処理して、画素１（画素Ｐ１１）に応じたデジタル信号を出力する。
【００６５】
＜入射光量が少ない場合＞
次に、２つ目の画素１（画素Ｐ１２）に応じた画素信号φＩＮ１を処理する期間である期間Ｔ３における固体撮像装置の動作について説明する。期間Ｔ２における動作と同様に、まず、制御回路７が入力パルスφＰＬ１をＨｉｇｈにすると（符号Ａ４１１参照）、クロック信号生成回路１１は、画素信号φＩＮ１と基準電圧Ｖｒｅｆとに応じた振幅と周波数を持つクロック信号φＣＫ１を生成する。
【００６６】
このとき、画素１（画素Ｐ１２）に対する入射光量が少なく、ＣＤＳ回路４（ＣＤＳ２）が出力する画素信号φＩＮ１の信号レベルが低い為、クロック信号生成回路１１が生成するクロック信号φＣＫ１の振幅は小さく、クロック信号φＣＫ１のＨｉｇｈレベルは、カウンタ回路１３の閾値電圧Ｖｔｈ１より低い（符号Ａ４１２参照）。
【００６７】
計数可能化部１２ａは、クロック信号生成回路１１の出力であるクロック信号φＣＫ１を受け、クロック信号φＣＫ１のＨｉｇｈレベルを電源電圧Ｖｓ、ＬｏｗレベルをＧＮＤ電圧Ｖｇにして出力する。これにより、計数可能化部１２ａの出力であるクロック信号φＣＫ２のＨｉｇｈレベルが、カウンタ回路１３の閾値電圧Ｖｔｈ１よりも高くなる為、カウンタ回路１３はクロック信号φＣＫ２を計数可能である。次に、カウンタ回路１３は、計数可能化部１２ａの出力であるクロック信号φＣＫ２の立上りまたは立下り（図示例では、立上り）を検出して計数する（符号Ａ４１４参照）。
【００６８】
同様に、計数可能化部１２ｂは、クロック信号生成回路１１を構成する各遅延ユニットＤＵの出力を取り込み、その出力の信号レベルを調整して、ラッチ＆エンコーダ回路１５に出力する。そして、ラッチ＆エンコーダ回路１５は、計数可能化部１２ｂの出力を受け、クロック信号生成回路１１が生成するクロック信号φＣＫ１の通過するクロック信号生成回路１１の段数に応じたデジタル信号φＤ３を出力する。
【００６９】
なお、計数可能化部１２ａと同様に、この計数可能化部１２ｂも、各遅延ユニットＤＵの出力のＨｉｇｈレベルおよびＬｏｗレベルを、ラッチ＆エンコーダ回路１５がラッチおよびエンコードできる電圧レベルに調整している。そのために、画素１（画素Ｐ１２）に対する入射光量が少なく、ＣＤＳ回路４（ＣＤＳ２）が出力する画素信号φＩＮ１の信号レベルが低い場合であっても、ラッチ＆エンコーダ回路１５は、計数可能化部１２ｂの出力を受け、クロック信号生成回路１１が生成するクロック信号φＣＫ１の通過するクロック信号生成回路１１の段数に応じたデジタル信号φＤ３を出力することが可能である。
【００７０】
その後、制御回路７が入力パルスφＰＬ１をＬｏｗにすると（符号Ａ４１５参照）、ラッチ回路１４がカウンタ回路１３の計数結果であるデジタル信号φＤ１をラッチし、信号処理回路１６はラッチ回路１４の出力とラッチ＆エンコーダ回路１５の出力とを処理して、画素１（画素Ｐ１２）に応じたデジタル信号を出力する。
【００７１】
このように、実施例１に係る固体撮像装置により、画素信号φＩＮ１の信号レベルに依らず、すなわち、入射光量が多い場合でも少ない場合でも、カウンタ回路１３が、クロック信号生成回路１１の出力を計数可能となる。また、同様に、ラッチ＆エンコーダ回路１５が、クロック信号生成回路１１の生成するクロック信号φＣＫ１の通過するクロック信号生成回路１１の段数に応じたデジタル信号φＤ３を出力することが可能となる。そのため、入射光量が多い場合でも少ない場合でも、ＡＤ変換器６の動作が安定し、良好な画像データを得ることができる。
【００７２】
＜実施例２＞
次に、実施例２として、実施例１で用いた計数可能化部１２ａ及び計数可能化部１２ｂの第１の構成を、図５を用いて説明する。この実施例２に係る計数可能化部１２ａ及び計数可能化部１２ｂは、同様の構成を有している。ここでは、計数可能化部１２ａについてのみ説明する。
【００７３】
計数可能化部１２ａは、反転素子２１と、比較器２２とを有している。反転素子２１には、画素信号φＩＮ１と基準電圧Ｖｒｅｆとが動作電圧として入力されている。この反転素子２１は、クロック信号生成回路１１が生成したクロック信号φＣＫ１が入力端子に入力され、入力されたクロック信号φＣＫ１を論理反転してクロック信号φＣＫ１バーとして出力端子より出力する。なお、「バー」は、図面においては、上付きの「−」として記載している。
【００７４】
比較器２２には、電源電圧ＶｓとＧＮＤ電圧Ｖｇとが動作電圧として入力されている。この比較器２２の一方の入力端子には反転素子２１の出力であるクロック信号φＣＫ１バーが入力され、他方の入力端子にはクロック信号生成回路１１が生成したクロック信号φＣＫ１が入力される。比較器２２は、入力されたクロック信号φＣＫ１バーとクロック信号φＣＫ１とを比較し、その比較結果をクロック信号φＣＫ２として出力する。
【００７５】
この比較器２２は、電源電圧ＶｓとＧＮＤ電圧Ｖｇとを動作電圧として動作しているため、出力するクロック信号φＣＫ２は、Ｈｉｇｈレベルが電源電圧Ｖｓとなり、ＬｏｗレベルがＧＮＤ電圧Ｖｇとなっている。そのため、電源電圧ＶｓとＧＮＤ電圧Ｖｇとを動作電圧として動作しているカウンタ回路１３は、このクロック信号φＣＫ２を計数することが可能である。なお、その他の構成については、実施例１と同じ為説明を省略する。
【００７６】
次に、図６に記載のタイミングチャートを用いて、実施例２に係る計数可能化部１２ａと計数可能化部１２ｂの動作を説明する。ここでは、図４と同様に、図３の期間Ｔ１での動作のみについて説明する。なお、その他の動作については実施例１と同じである為、その説明を省略する。
【００７７】
＜入射光量が多い場合＞
初めに、１つ目の画素１（画素Ｐ１１）に応じた画素信号φＩＮ１を処理する期間である期間Ｔ２における固体撮像装置の動作について説明する。まず、制御回路７が入力パルスφＰＬ１をＨｉｇｈにすると（符号Ａ６０１参照）、クロック信号生成回路１１は、画素信号φＩＮ１の信号レベルをＨｉｇｈレベルとし、基準電圧ＶｒｅｆをＬｏｗレベルとする振幅と、画素信号φＩＮ１の信号レベルと基準電圧Ｖｒｅｆの差分に応じた周波数とを持ったクロック信号φＣＫ１を生成する。
【００７８】
次に、計数可能化部１２ａの反転素子２１は、クロック信号生成回路１１が生成するクロック信号φＣＫ１を受け、クロック信号φＣＫ１がＨｉｇｈのときに基準電圧Ｖｒｅｆの信号レベルを有し、Ｌｏｗのときに画素信号φＩＮ１の信号レベルを有するクロック信号φＣＫ１バーを生成して出力する（符号Ａ６０２参照）。
【００７９】
そして、計数可能化部１２ａの比較器２２は、クロック信号生成回路１１が生成するクロック信号φＣＫ１の信号レベルと反転素子２１が出力するクロック信号φＣＫ１バーの信号レベルとを比較し、クロック信号φＣＫ２を出力する（符号Ａ６０３参照）。なお、この比較器２２は、クロック信号φＣＫ１の信号レベルがクロック信号φＣＫ１バーの信号レベルより高い場合は電源電圧Ｖｓを信号レベルとし、クロック信号φＣＫ１の信号レベルがクロック信号φＣＫ１バーの信号レベルより低い場合はＧＮＤ電圧Ｖｇを信号レベルとして、クロック信号φＣＫ２を出力する。
【００８０】
この計数可能化部１２ａの比較器２２からの出力であるクロック信号φＣＫ２のＨｉｇｈレベルは、カウンタ回路１３の閾値電圧Ｖｔｈ１よりも高く、かつ、クロック信号φＣＫ２のＬｏｗレベルは、カウンタ回路１３の閾値電圧Ｖｔｈ１よりも低い。そのため、カウンタ回路１３は、計数可能化部１２ａの比較器２２からの出力であるクロック信号φＣＫ２を受け、クロック信号φＣＫ２の立上りまたは立下り（図示例では、立上り）を検出して、クロック信号φＣＫ２を計数可能である（符号Ａ６０４参照）。
【００８１】
その後、制御回路７が入力パルスφＰＬ１をＬｏｗにすると（符号Ａ６０５参照）、ラッチ回路１４がカウンタ回路１３の計数結果であるデジタル信号φＤ１をラッチし、信号処理回路１６はラッチ回路１４の出力とラッチ＆エンコーダ回路１５の出力とを処理して、画素１（画素Ｐ１１）に応じたデジタル信号を出力する。
【００８２】
＜入射光量が少ない場合＞
次いで、２つ目の画素１（画素Ｐ１２）に応じた画素信号φＩＮ１を処理する期間である期間Ｔ３における固体撮像装置の動作について説明する。期間Ｔ２における動作と同様に、まず、制御回路７が入力パルスφＰＬ１をＨｉｇｈにすると（符号Ａ６１１参照）、クロック信号生成回路１１は、画素信号φＩＮ１と基準電圧Ｖｒｅｆに応じた振幅と周波数を持つクロック信号φＣＫ１を生成する（符号Ａ６１２参照）。このとき、画素１（画素Ｐ１２）に対する入射光量が少ない為、クロック信号生成回路１１が生成するクロック信号φＣＫ１のＨｉｇｈレベルは、カウンタ回路１３の閾値電圧Ｖｔｈ１よりも低い。
【００８３】
次に、計数可能化部１２ａの反転素子２１は、クロック信号生成回路１１が生成するクロック信号φＣＫ１を受け、クロック信号φＣＫ１を論理反転させたクロック信号φＣＫ１バーを出力する（符号Ａ６１２参照）。
【００８４】
そして、計数可能化部１２ａの比較器２２は、クロック信号生成回路１１が生成するクロック信号φＣＫ１と反転素子２１が出力するクロック信号を受け、クロック信号φＣＫ１のＨｉｇｈレベルを電源電圧Ｖｓとし、クロック信号φＣＫ１のＬｏｗレベルをＧＮＤ電圧Ｖｇにしてクロック信号φＣＫ２として出力する（符号Ａ６１３参照）。
【００８５】
この計数可能化部１２ａの比較器２２からの出力であるクロック信号φＣＫ２のＨｉｇｈレベルは、カウンタ回路１３の閾値電圧Ｖｔｈ１よりも高く、かつ、クロック信号φＣＫ２のＬｏｗレベルは、カウンタ回路１３の閾値電圧Ｖｔｈ１よりも低い。そのため、カウンタ回路１３は、計数可能化部１２ａの比較器２２からの出力であるクロック信号φＣＫ２を計数可能である（符号Ａ６１４参照）。
【００８６】
その後、制御回路７が入力パルスφＰＬ１をＬｏｗにすると（符号Ａ６１５参照）、ラッチ回路１４がカウンタ回路１３の計数結果であるデジタル信号φＤ１をラッチし、信号処理回路１６はラッチ回路１４の出力とラッチ＆エンコーダ回路１５の出力とを処理して、画素１（画素Ｐ１２）に応じたデジタル信号を出力する。
【００８７】
このように、実施例２に係る固体撮像装置でも、実施例１に係る固体撮像装置と同様に、画素信号φＩＮ１の信号レベルに依らず、カウンタ回路１３及びラッチ＆エンコーダ回路１５がクロック信号生成回路１１の出力を計数可能となる。そのため、ＡＤ変換器６の動作が安定し、良好な画像データを得ることができる。
【００８８】
＜実施例３＞
次に、実施例３として、実施例１で用いた計数可能化部１２ａ及び計数可能化部１２ｂの第２の構成を、図７を用いて説明する。この実施例３に係る計数可能化部１２ａ及び計数可能化部１２ｂは、同様の構成を有している。ここでは、計数可能化部１２ａについてのみ説明する。
【００８９】
この図７に示す実施例３の計数可能化部１２ａは、図５を用いて説明した実施例２の計数可能化部１２ａに対して、反転素子２１に換わって基準電圧生成回路３１を有している点が異なる。この基準電圧生成回路３１は、入力端子の一方の端子に画素信号φＩＮ１が入力され、他方の端子に基準電圧Ｖｒｅｆが入力されている。基準電圧生成回路３１は、入力された画素信号φＩＮ１と入力された基準電圧Ｖｒｅｆとに基いて、基準信号φＲＥＦを生成して、比較器２２に出力する。なお、この基準信号φＲＥＦは、画素信号φＩＮ１と基準電圧Ｖｒｅｆとの間の電圧を有する信号である。
【００９０】
また、実施例３の比較器２２は、実施例２の比較器２２と同様であるが、実施例２においては、一方の入力端子には反転素子２１の出力であるクロック信号φＣＫ１バーが入力されていたのに対して、この実施例３においては、一方の入力端子には基準電圧生成回路３１が出力する基準信号φＲＥＦが入力される点が異なる。なお、その他の構成については、実施例１と同じ為説明を省略する。
【００９１】
次に、図８を用いて、基準電圧生成回路３１の回路構成について説明する。基準電圧生成回路３１は、抵抗Ｒ１と抵抗Ｒ２を直列に接続して構成されており、抵抗Ｒ２の一方の端子には基準電圧Ｖｒｅｆが入力され、抵抗Ｒ１の一方の端子には画素信号φＩＮ１が入力されている。抵抗Ｒ１の他方の端子と抵抗Ｒ２の他方の端子とは接続されており、この抵抗Ｒ１と抵抗Ｒ２との接続点から、基準信号φＲＥＦが比較器２２に出力されている。
【００９２】
すなわち、この基準電圧生成回路３１は、画素信号φＩＮ１の電圧と基準電圧Ｖｒｅｆの電圧とを、予め定められた抵抗値により抵抗分圧した電圧を基準信号φＲＥＦとして生成し、生成した基準信号φＲＥＦを比較器２２に出力する。
【００９３】
次に、図９に記載のタイミングチャートを用いて、実施例３に係る計数可能化部１２ａ及び計数可能化部１２ｂの動作について説明する。ここでは、図６を用いて説明した第２の実施形態と同様に、図３の期間Ｔ１での動作のみについて説明する。なお、その他の動作については実施例１または実施例２と同じである為、その説明を省略する。
【００９４】
＜入射光量が多い場合＞
初めに、１つ目の画素１（画素Ｐ１１）に応じた画素信号φＩＮ１を処理する期間である期間Ｔ２における固体撮像装置の動作について説明する。ＣＤＳ回路４（ＣＤＳ１）が画素信号φＩＮ１を出力したことに応じて、計数可能化部１２ａの基準電圧生成回路３１は、画素信号φＩＮ１と基準電圧Ｖｒｅｆを受け、画素信号φＩＮ１の信号レベルと基準電圧Ｖｒｅｆの信号レベルとを、抵抗Ｒ１と抵抗Ｒ２とで抵抗分圧した信号レベルを有する基準信号φＲＥＦを出力する。
【００９５】
次に、制御回路７が入力パルスφＰＬ１をＨｉｇｈにすると（符号Ａ９０１参照）、クロック信号生成回路１１は、画素信号φＩＮ１と基準電圧Ｖｒｅｆとに応じた振幅と周波数を持つクロック信号φＣＫ１を生成する（符号Ａ９０２参照）。
【００９６】
そして、計数可能化部１２ａの比較器２２は、クロック信号生成回路１１が生成するクロック信号φＣＫ１の信号レベルと、基準電圧生成回路３１が生成する基準信号φＲＥＦの信号レベルとを比較し、クロック信号φＣＫ１の信号レベルの方が高い場合は電源電圧Ｖｓを信号レベルとし、基準信号φＲＥＦの信号レベルの方が高い場合はＧＮＤ電圧Ｖｇを信号レベルとするクロック信号φＣＫ２を出力する（符号Ａ９０３参照）。
【００９７】
このとき、比較器２２の出力であるクロック信号φＣＫ２のＨｉｇｈレベルはカウンタ回路１３の閾値電圧Ｖｔｈ１より高く、カウンタ回路１３は、クロック信号φＣＫ２の立上りまたは立下り（図示例では、立上り）を検出できる為、クロック信号φＣＫ２を計数可能である（符号Ａ９０４参照）。
【００９８】
その後、制御回路７が入力パルスφＰＬ１をＬｏｗにすると（符号Ａ９０５参照）、ラッチ回路１４がカウンタ回路１３の計数結果であるデジタル信号φＤ１をラッチし、信号処理回路１６はラッチ回路１４の出力とラッチ＆エンコーダ回路１５の出力とを処理して、画素１（画素Ｐ１１）に応じたデジタル信号を出力する。
【００９９】
＜入射光量が少ない場合＞
次いで、２つ目の画素１（画素Ｐ１２）に応じた画素信号φＩＮ１を処理する期間である期間Ｔ３における固体撮像装置の動作について説明する。基準電圧生成回路３１は、１つ目の画素１（画素Ｐ１１）の場合と同様に、画素信号φＩＮ１と基準電圧Ｖｒｅｆとを受け、基準信号φＲＥＦを生成する。
【０１００】
次に、制御回路７が入力パルスφＰＬ１をＨｉｇｈにすると（符号Ａ９１１参照）、クロック信号生成回路１１は、画素信号φＩＮ１と基準電圧Ｖｒｅｆとに応じた振幅と周波数を持つクロック信号φＣＫ１を生成する（符号Ａ９１２参照）。
【０１０１】
そして、比較器２２は、クロック信号生成回路１１が生成するクロック信号φＣＫ１を受け、クロック信号φＣＫ１のＨｉｇｈレベルを電源電圧Ｖｓにし、ＬｏｗレベルをＧＮＤ電圧Ｖｇにし、クロック信号φＣＫ２として出力する（符号Ａ９１３参照）。
【０１０２】
この比較器２２の出力であるクロック信号φＣＫ２のＨｉｇｈレベルは、カウンタ回路１３の閾値電圧Ｖｔｈ１よりも高い為、カウンタ回路１３はクロック信号φＣＫ２を計数可能である（符号Ａ９１４参照）。
【０１０３】
その後、制御回路７が入力パルスφＰＬ１をＬｏｗにすると（符号Ａ９１５参照）、ラッチ回路１４がカウンタ回路１３の計数結果であるデジタル信号φＤ１をラッチし、信号処理回路１６はラッチ回路１４の出力とラッチ＆エンコーダ回路１５の出力とを処理して、画素１（画素Ｐ１２）に応じたデジタル信号を出力する。
【０１０４】
このように、実施例３に係る固体撮像装置でも、実施例２に係る固体撮像装置と同様に、画素信号φＩＮ１の信号レベルに依らず、カウンタ回路１３及びラッチ＆エンコーダ回路１５がクロック信号生成回路１１の出力を計数可能となる。そのため、ＡＤ変換器６の動作が安定し、良好な画像データを得ることができる。
【０１０５】
なお、上記に説明した実施例３においては、基準電圧生成回路３１は抵抗Ｒ１と抵抗Ｒ２とで構成されるものとして説明したが、これに限られるものではない。基準電圧生成回路３１としては、たとえば、画素信号φＩＮ１の信号レベルと基準電圧Ｖｒｅｆとの間の電圧を有する信号を基準信号φＲＥＦとして生成する事ができる回路構成であれば良い。
【０１０６】
なお、上記に図５を用いて説明した実施例２と、図７および図８用いて説明した実施例３とによる計数可能化部１２ａ及び計数可能化部１２ｂの構成は、次のような構成であるといえる。
【０１０７】
まず、計数可能化部１２ａ及び計数可能化部１２ｂは、反転素子２１または基準電圧生成回路３１である基準信号生成部と、比較器２２とを有している。この基準信号生成部は、画素信号φＩＮ１の電圧に基いて、クロック信号生成回路から出力されるクロック信号φＣＫ１の電圧と比較するための電圧を有する基準信号を生成する。この基準信号とは、上述したクロック信号φＣＫ１バーまたは基準信号φＲＥＦのことである。そして、比較器２２は、この基準信号生成部が生成した基準信号の電圧と、クロック信号生成回路から出力されるクロック信号φＣＫ１の電圧とを比較し、比較した結果を出力する。
【０１０８】
＜実施例４＞
次に、実施例４に係るＡＤ変換器６の構成を図１０に示す。実施例４のＡＤ変換器６は、実施例１のＡＤ変換器６に対し、カウンタ回路１３及びラッチ＆エンコーダ回路１５の動作電圧を、クロック信号生成回路１１の動作電圧と同一である画素信号φＩＮ１と基準電圧Ｖｒｅｆとにした点が異なる。
【０１０９】
また、カウンタ回路１３の前段に配置されていた計数可能化部１２ａを、カウンタ回路１３の後段に配置し、レベル調整回路４１ａとした点と、ラッチ＆エンコーダ回路１５の前段に配置されていた計数可能化部１２ｂを、ラッチ＆エンコーダ回路１５の後段に配置し、レベル調整回路４１ｂとした点とが異なる。
【０１１０】
このレベル調整回路４１ａ及びレベル調整回路４１ｂは、前段の回路の出力を受け、その出力のＨｉｇｈレベルを電源電圧Ｖｓにするとともに、ＬｏｗレベルをＧＮＤ電圧Ｖｇにして出力する回路であり、実施例２または実施例３の計数可能化部１２ａ及び計数可能化部１２ｂと同様の構成である。
【０１１１】
図１１に記載のタイミングチャートを用いて実施例４に係るＡＤ変換器６の動作について説明する。
【０１１２】
＜入射光量が多い場合＞
初めに、１つ目の画素１（画素Ｐ１１）に応じた画素信号φＩＮ１を処理する期間である期間Ｔ２における固体撮像装置の動作について説明する。まず、制御回路７が入力パルスφＰＬ１をＨｉｇｈにすると（符号Ａ１１０１参照）、クロック信号生成回路１１は、画素信号φＩＮ１と基準電圧Ｖｒｅｆとに応じた振幅と周波数を持つクロック信号φＣＫ１を生成する（符号Ａ１１０２参照）。
【０１１３】
次に、カウンタ回路１３は、クロック信号生成回路１１が生成するクロック信号φＣＫ１を計数し（符号Ａ１１０３参照）、計数した結果をデジタル信号φＤ１として出力する（符号Ａ１１０４参照）。このとき、カウンタ回路１３は画素信号φＩＮ１と基準電圧Ｖｒｅｆとを動作電圧としている為、カウンタ回路１３の閾値電圧Ｖｔｈ１は画素信号φＩＮ１の信号レベルと基準電圧Ｖｒｅｆの間の電圧となっている。従って、カウンタ回路１３はクロック信号φＣＫ１の立上りまたは立下り（図示例では、立上り）を検出でき、クロック信号φＣＫ１を計数可能である。
【０１１４】
そして、レベル調整回路４１ａは、カウンタ回路１３の出力であるデジタル信号φＤ１を受け、デジタル信号φＤ１の各ビットの信号（図示例では、最下位ビットのデジタル信号φＤ１（ＢＩＴ０））のＨｉｇｈレベルを電源電圧Ｖｓ、ＬｏｗレベルをＧＮＤ電圧Ｖｇにして、デジタル信号φＤ４として出力する（符号Ａ１１０５参照）。また、レベル調整回路４１ｂは、ラッチ＆エンコーダ回路１５の出力を受け、レベル調整回路４１ａと同様に、その出力のＨｉｇｈレベルを電源電圧Ｖｓ、ＬｏｗレベルをＧＮＤ電圧Ｖｇにして出力する。
【０１１５】
その後、制御回路７が入力パルスφＰＬ１をＬｏｗにすると（符号Ａ１１０６参照）、ラッチ回路１４がレベル調整回路４１ａの出力であるデジタル信号φＤ４をラッチし、信号処理回路１６はラッチ回路１４の出力とレベル調整回路４１ｂの出力とを処理し、画素１（画素Ｐ１１）に応じたデジタル信号を生成する。
【０１１６】
＜入射光量が少ない場合＞
次いで、２つ目の画素１（画素Ｐ１２）に応じた画素信号φＩＮ１を処理する期間である期間Ｔ３における固体撮像装置の動作について説明する。まず、制御回路７が入力パルスφＰＬ１をＨｉｇｈにすると（符号Ａ１１１１参照）、クロック信号生成回路１１は、画素信号φＩＮ１と基準電圧Ｖｒｅｆとに応じた振幅と周波数を持つクロック信号φＣＫ１を生成する。
【０１１７】
次に、カウンタ回路１３は、クロック信号生成回路１１が生成するクロック信号φＣＫ１を計数し（符号Ａ１１１３参照）、計数した結果をデジタル信号φＤ１として出力する（符号Ａ１１１４参照）。このとき、カウンタ回路１３の閾値電圧Ｖｔｈ１は、画素信号φＩＮ１の信号レベルと基準電圧Ｖｒｅｆとの間の電圧となる為、カウンタ回路１３はクロック信号生成回路１１が生成するクロック信号φＣＫ１を計数可能である。
【０１１８】
そして、レベル調整回路４１ａは、カウンタ回路１３の出力であるデジタル信号φＤ１を受け、デジタル信号φＤ１の各ビットの信号（図示例では、最下位ビットのデジタル信号φＤ１（ＢＩＴ０））のＨｉｇｈレベルを電源電圧Ｖｓ、ＬｏｗレベルをＧＮＤ電圧Ｖｇにして出力する（符号Ａ１１１５参照）。また、レベル調整回路４１ｂは、ラッチ＆エンコーダ回路１５の出力を受け、その出力のＨｉｇｈレベルを電源電圧Ｖｓ、ＬｏｗレベルをＧＮＤ電圧Ｖｇにして出力する。
【０１１９】
その後、制御回路７が入力パルスφＰＬ１をＬｏｗにすると（符号Ａ１１１６参照）、ラッチ回路１４がレベル調整回路４１ａの出力であるデジタル信号φＤ４をラッチし、信号処理回路１６はラッチ回路１４の出力とレベル調整回路４１ｂの出力とを処理し、画素１（画素Ｐ１２）に応じたデジタル信号を生成する。なお、その他の動作については、実施例１と同じ為説明を省略する。
【０１２０】
このように、実施例４に係る固体撮像装置でも、実施例１に係る固体撮像装置と同様に、画素信号φＩＮ１の信号レベルに依らず、カウンタ回路１３及びラッチ＆エンコーダ回路１５がクロック信号生成回路１１の出力を計数可能となる。更に、カウンタ回路１３の出力であるデジタル信号φＤ１は、レベル調整回路４１ａによって、後段の回路で処理可能なレベルに調整される。また、ラッチ＆エンコーダ回路１５の出力であるデジタル信号φＤ３は、レベル調整回路４１ｂによって、後段の回路で処理可能なレベルに調整される。そのため、ＡＤ変換器６の動作が安定し、良好な画像データを得ることができる。
【０１２１】
なお、レベル調整回路４１ａ及びレベル調整回路４１ｂは、上記に説明した回路構成に限られるものではなく、対応する前段の回路からクロック信号を正常に受け、そのクロック信号の信号レベルを後段の回路が正常に受信できるように電圧のレベルを調整して出力することができる回路構成であれば良い。
【０１２２】
なお、上記の説明においては、画素アレイ２は、画素１を２次元（たとえば、４行５列）に配置した構成として説明したが、これに限られるものではなく、画素アレイ２として、行方向と列方向とに画素１を少なくとも１つ以上配置した構成であれば良い。
【０１２３】
以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【図面の簡単な説明】
【０１２４】
【図１】この発明の実施例１による固体撮像装置の構成を示すブロック図である。
【図２】図１のＡＤ変換器の構成を示すブロック図である。
【図３】実施例１による固体撮像装置の動作を示すタイミングチャートである。
【図４】実施例１による計数可能化部１２ａの動作を示すタイミングチャートである。
【図５】実施例２による計数可能化部１２ａ及び計数可能化部１２ｂの構成を示す回路図である。
【図６】実施例２による計数可能化部１２ａの動作を示すタイミングチャートである。
【図７】実施例３による計数可能化部１２ａ及び計数可能化部１２ｂの構成を示すブロック図である。
【図８】基準電圧生成回路３１の一例としての構成を示す回路図である。
【図９】実施例３の計数可能化部１２ａの動作を示すタイミングチャートである。
【図１０】実施例４のＡＤ変換器６の構成を示すブロック図である。
【図１１】実施例４のＡＤ変換器６の動作を示すタイミングチャートである。
【図１２】従来の固体撮像装置の構成を示すブロック図である。
【図１３】図１２のＡＤ変換器の構成を示すブロック図である。
【図１４】入射光量が多い場合の従来技術によるカウンタ９１２の動作を示す動作図である。
【図１５】入射光量が少ない場合の従来技術によるカウンタ９１２の動作を示す動作図である。
【符号の説明】
【０１２５】
１…画素、２…画素アレイ、３…垂直走査回路、４…ＣＤＳ回路、５…水平走査回路、６、９０２…ＡＤ変換器、７…制御回路、１１、９１１…クロック信号生成回路、１２ａ、１２ｂ…計数可能化部、１３…カウンタ回路、１４、９１３…ラッチ回路、１５、９１４…ラッチ＆エンコーダ回路、１６、９１５…信号処理回路、２１…反転素子、２２…比較器、３１…基準電圧生成回路、４１ａ、４１ｂ…レベル調整回路、９０１…画素ブロック部、９１２…カウンタ回路、ＤＵ…遅延ユニット、Ｒ１、Ｒ２…抵抗、
Ｔ１、Ｔ２、Ｔ３…期間、Ｖｒｅｆ…基準電圧、Ｖｔｈ１、Ｖｔｈ２…閾値電圧、φＣＫ１、φＣＫ２、φＣＫ３…クロック信号、φＤ１、φＤ２、φＤ３、φＤ４…デジタル信号、φＨ１、φＨ２、φＨ３、φＨ４、φＨ５…制御信号、φＩＮ１、φＩＮ２…画素信号、φＲＥＦ…基準信号、φＳＬ１、φＳＬ２、φＳＬ３、φＳＬ４、φＳＬ５…画素選択信号
【図１】
2009302639.tif 000003
【図２】
2009302639.tif 000004
【図３】
2009302639.tif 000005
【図４】
2009302639.tif 000006
【図５】
2009302639.tif 000007
【図６】
2009302639.tif 000008
【図７】
2009302639.tif 000009
【図８】
2009302639.tif 000010
【図９】
2009302639.tif 000011
【図１０】
2009302639.tif 000012
【図１１】
2009302639.tif 000013
【図１２】
2009302639.tif 000014
【図１３】
2009302639.tif 000015
【図１４】
2009302639.tif 000016
【図１５】
2009302639.tif 000017