(57)【要約】【課題】キャパシタ電極の面積に対するキャパシタ全体の占有面積を小さくすることができ、配線の高密度化を図ることができる多層プリント配線板及び多層プリント配線板の製造方法を提供する。【解決手段】片面に配線パターンをなす導体２が設けられた絶縁性基材１が複数枚積層され各絶縁性基材１に設けられたビアホール６に充填された導電性ペースト４により各絶縁性基材１に設けられた導体２間が層間導通された多層プリント配線板の製造方法であって、内蔵キャパシタ８は、直上において導電性ペースト９により導通がとられている。【選択図】図２
2009129933.tif 000002
【特許請求の範囲】
【請求項１】
片面に配線パターンをなす導体が設けられた絶縁性基材が複数枚積層され、前記各絶縁性基材に設けられたビアホールに充填された導電性ペーストにより前記各絶縁性基材に設けられた導体間が層間導通された多層プリント配線板の製造方法であって、
内蔵キャパシタを有し、
前記内蔵キャパシタは、直上において導電性ペーストにより導通がとられている
ことを特徴とする多層プリント配線板。
【請求項２】
片面に配線パターンをなす導体が設けられた絶縁性基材を複数枚積層し、前記各絶縁性基材に設けたビアホールに導電性ペーストを充填して、前記各絶縁性基材に設けられた導体間を層間導通させる多層プリント配線板の製造方法であって、
内蔵キャパシタを設ける場合には、この内蔵キャパシタの直上において導電性ペーストにより導通をとる
ことを特徴とする多層プリント配線板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、片面に配線パターンをなす導体が設けられた絶縁性基材が複数枚積層された多層プリント配線板及び多層プリント配線板の製造方法に関する。
【背景技術】
【０００２】
近年の電子機器の軽量化、薄型化、小型化に伴い、半導体チップや電子部品の小型化及び端子間の狭ピッチ化が図られ、プリント配線板においては、配線の高密度化及び多層化が必要不可欠となっている。
【０００３】
従来、プリント配線板上に誘電体を用いてキャパシタを作製する技術が提案されている。
【０００４】
特許文献１には、プリント配線板に誘電体からなる内蔵キャパシタを形成する方法が記載されている。
【０００５】
また、特許文献２には、キャパシタ等の部品を内蔵した誘電体回路基板及びそのような誘電体回路基板の製造方法が記載されている。
【０００６】
【特許文献１】特開昭５８−０４４７８９号公報
【特許文献２】特開２０００−１６５０５１公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、前述したような従来の多層プリント配線板においては、基板の平面上にキャパシタを作製しているため、キャパシタの上下に設けられたキャパシタ電極からの引き回し線が長く必要になってしまう。そのため、キャパシタ電極の面積に対するキャパシタ全体の占有面積が大きくなってしまう。
【０００８】
そこで、本発明は、前述の実情に鑑みて提案されるものであって、キャパシタ電極の面積に対するキャパシタ全体の占有面積を小さくすることができ、配線の高密度化を図ることができる多層プリント配線板及び多層プリント配線板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る多層プリント配線板は、以下の構成を有するものである。
【００１０】
〔構成１〕
片面に配線パターンをなす導体が設けられた絶縁性基材が複数枚積層され各絶縁性基材に設けられたビアホールに充填された導電性ペーストにより各絶縁性基材に設けられた導体間が層間導通された多層プリント配線板の製造方法であって、内蔵キャパシタを有し、内蔵キャパシタは、直上において導電性ペーストにより導通がとられていることを特徴とするものである。
【００１１】
本発明に係る多層プリント配線板の製造方法は、以下の構成を有するものである。
【００１２】
〔構成２〕
片面に配線パターンをなす導体が設けられた絶縁性基材を複数枚積層し各絶縁性基材に設けたビアホールに導電性ペーストを充填して各絶縁性基材に設けられた導体間を層間導通させる多層プリント配線板の製造方法であって、内蔵キャパシタを設ける場合には、この内蔵キャパシタの直上において導電性ペーストにより導通をとることを特徴とするものである。
【発明の効果】
【００１３】
構成１を有する本発明に係る多層プリント配線板においては、内蔵キャパシタは、直上において導電性ペーストにより導通がとられているので、キャパシタを内蔵するのに必要な占有面積を小さくすることができる。また、チップ部品の直下にキャパシタを内蔵することができるので、配線を短くすることができ、高周波特性の改善を図ることができる。
【００１４】
構成２を有する本発明に係る多層プリント配線板の製造方法においては、内蔵キャパシタを設ける場合には、この内蔵キャパシタの直上において導電性ペーストにより導通をとるので、キャパシタを内蔵するのに必要な占有面積を小さくすることができる。また、チップ部品の直下にキャパシタを内蔵することができるので、配線を短くすることができ、高周波特性の改善を図ることができる。そして、多層基板作製工程に対して、キャパシタ作製工程のみを追加するだけで作製することができる。さらに、導電ペーストの表面にメッキを行なう必要が無い。
【００１５】
すなわち、本発明は、キャパシタ電極の面積に対するキャパシタ全体の占有面積を小さくすることができ、配線の高密度化を図ることができる多層プリント配線板及び多層プリント配線板の製造方法を提供することができるものである。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を実施するための最良の形態について図面を参照して説明する。
【００１７】
図１は、多層プリント配線板の製造方法を説明する断面図である。
【００１８】
多層プリント配線板を製造するには、まず、図１中の（ａ）に示すように、ポリイミド、ＬＣＰなどの絶縁性基材１の上面に、導箔などの導体２を張り合わせた積層板３を用意する。次に、図１中の（ｂ）に示すように、フォトリソグラフィにより、積層板３上の導体２の必要な部分のみが配線となるように回路を形成する。そして、図１中の（ｃ）に示すように、絶縁性基材１の下面に、熱可塑性あるいは熱硬化性の接着剤フィルム４をラミネートし、さらに、マスキングフィルム５をラミネートする。
【００１９】
次に、図１中の（ｄ）に示すように、炭酸ガスレーザ、ＵＶ−ＹＡＧレーザ、あるいは、エキシマレーザ等のレーザによって、所定の位置にマスキングフイルム５側から、導体２までの有底ビアホール６を形成する。このとき、有底ビアホール６中に充填される導電性ペースト７と導体２との接続信頼性を向上させるために、必要に応じて、有底ビアホール６に残存したスミアを除去するため、デスミア処理を行なう。また、塩酸、硫酸などの酸を用いて洗浄する。その後、図１中の（ｅ）に示すように、スクリーン印刷法によって、有底ビアホール６中に導電性ペースト７を均一に充填する。そして、図１中の（ｆ）に示すように、マスキングフィルム５を剥離し、導電性ペースト７の突起を形成する。
【００２０】
そして、図１中の（ｇ）に示すように、図１中の（ａ）乃至図１中の（ｆ）までの工程を経た積層板を必要枚数分作製し、それぞれに設けた穴、または、導体パターンを画像認識するか、あるいは、それぞれに設けた穴にピンを挿入するなどして積層板間の位置合わせを行なって重ね合わせる。次に、図１中の（ｈ）に示すように、各積層板をプレス機により熱圧着させる。このとき、導電性ペースト７の突起が回路につぶされ、有底ビアホール６内に高密度に充填され、かつ、導電性ペースト７と導体２からなる回路とが電気的に接続される。
【００２１】
図２は、キャパシタを内蔵させる場合の工程を示す断面図である。
【００２２】
前述の図１中の（ａ）乃至図１中の（ｆ）までの工程を経た積層板を必要枚数分作製しておき、次に、図２中の（ａ）に示すように、導体２上の所定の箇所に、誘電体ペースト８を印刷などを用いて作製し、この誘電体ペースト８上に、導電性ペーストを用いてキャパシタ上電極９を作製する。
【００２３】
そして、図２中の（ｂ）に示すように、図１中の（ａ）乃至図１中の（ｆ）及び図２中の（ａ）までの工程を経た積層板を必要枚数分作製し、それぞれに設けた穴、または、導体パターンを画像認識するか、あるいは、それぞれに設けた穴にピンを挿入するなどして積層板間の位置合わせを行なって重ね合わせる。次に、図２中の（ｃ）に示すように、各積層板をプレス機により熱圧着させる。このとき、導電性ペースト７の突起が回路につぶされ、有底ビアホール６内に高密度に充填され、かつ、導電性ペースト７と導体２からなる回路とが電気的に接続される。また、このとき、多層基板内にキャパシタが内蔵される。
【００２４】
この内蔵キャパシタは、直上において導電性ペースト７により他層の導体２に対して導通がとられている。この内蔵キャパシタにおいては、キャパシタ上電極９の面積に対する内蔵キャパシタ全体の占有面積を小さくすることができている。
【００２５】
このようにして、図１に示した通常工程に対し、キャパシタ作製工程を追加するだけで、内蔵キャパシタを作製することができる。また、この製造方法においては、内蔵キャパシタを、簡単な構造の平行平板キャパシタとして設計することができるという利点がある。
【００２６】
図３は、内蔵キャパシタを電極と同一平面状に形成する場合の工程を示す断面図である。
【００２７】
図３中の（ａ）乃至図３中の（ｃ）に示すように、内蔵キャパシタを電極（導体２）と同一平面状に形成する場合には、前述の図２に示した工程により作製される内蔵キャパシタに比較して、占有面積が大きくなってしまう。
【００２８】
また、この製造方法においては、内蔵キャパシタの側面の影響も考慮して誘電体ペースト８を制御しなくてはならなくなり、製造が困難である。なお、ＬＶＨで接続することもできるが、ＬＶＨにより導通させる場合には、導電性ペーストの表面にメッキを行なうことが必要となり、技術的にも困難な製造方法となってしまう。
【図面の簡単な説明】
【００２９】
【図１】本発明に係る多層プリント配線板の製造方法を説明する断面図である。
【図２】本発明に係る多層プリント配線板にキャパシタを内蔵させる場合の工程を示す断面図である。
【図３】多層プリント配線板において、内蔵キャパシタを電極と同一平面状に形成する場合の工程を示す断面図である。
【符号の説明】
【００３０】
１  絶縁性基材
２  導体
４  接着材フィルム
５  マスキングフィルム
６  有底ビアホール
７  導電性ペースト
８  誘電体ペースト
９  キャパシタ上電極
【図１】
2009129933.tif 000003
【図２】
2009129933.tif 000004
【図３】
2009129933.tif 000005