(57)【要約】      （修正有）【課題】変換結果格納レジスタとして１チャネル分の格納領域しか有さないＡ／Ｄ変換器を用い、且つ、Ａ／Ｄ変換に多くの時間を要するという制限下において、ＣＰＵの空き時間を他の処理に割り振ることを可能とする。【解決手段】Ａ／Ｄ変換器１１ｄによって、１チャネル分のアナログデータをデジタルデータに変換し、変換結果格納レジスタ１１ｄ-１に格納するとともに、１チャネル分の変換・格納が終了したことを示す割り込み信号を発生し、割り込み信号を受けたＤＭＡ回路１１ｃによって、変換結果格納レジスタ１１ｄ-１に格納されている変換結果デジタルデータを読み出し、ＲＡＭ１１ｂの変換結果格納領域の対応する位置に書き込んだ後、変換、割り込み信号発生及び転送動作を、残りの全てのチャネルについても順次同様に行い、全てのチャネルについての処理が終了したら、ＤＭＡ回路１１ｃからＣＰＵ１１ａに割り込みを行う。【選択図】図１
2009031935.tif 000002
【特許請求の範囲】
【請求項１】
主制御部と、記憶手段と、前記主制御部を介さずに前記記憶手段へデータを直接転送するデータ転送部と、変換結果格納レジスタが１チャネル分であるＡ／Ｄ変換部と、を備えたＡ／Ｄ変換装置であって、
前記主制御部は、前記データ転送部に複数チャネル分の変換結果デジタルデータのＤＭＡ転送を指示し、
前記データ転送部は、前記指示に応じて前記複数チャネル分の変換結果デジタルデータを順次前記記憶手段へ直接転送し、全てのチャネルについてＡ／Ｄ変換及びデータ転送が終了したときのみ、前記主制御部に対してデータ転送終了割り込み信号を送信することを特徴とするＡ／Ｄ変換装置。
【請求項２】
前記Ａ／Ｄ変換部は、１チャネル分のＡ／Ｄ変換及びデータ転送が終了したことを示す割り込み信号を発生し、
前記データ転送部は、前記割り込み信号を受けると前記変換結果格納レジスタに格納されている前記変換結果デジタルデータを読み出し、前記記憶手段の前記変換結果格納領域の対応する位置に書き込むことを特徴とする請求項１に記載のＡ／Ｄ変換装置。
【請求項３】
前記Ａ／Ｄ変換装置は、サーマルプリンタに搭載される装置であって、前記複数チャネル分のアナログデータには、ヘッド印加電圧、サーミスタ温度及び紙有／無のセンサのデータが含まれることを特徴とする請求項１または２に記載のＡ／Ｄ変換装置。
【請求項４】
主制御部、データ転送部、記憶手段及び変換結果格納レジスタが１チャネル分であるＡ／Ｄ変換部を備えた制御回路における、前記Ａ／Ｄ変換部によって複数チャネル分のアナログデータから個別に変換されたデジタルデータをそれぞれ前記記憶手段に確保された変換結果格納領域の対応する位置に順次転送するデータ転送方法であって、
前記データ転送部に複数チャネル分の変換結果デジタルデータのＤＭＡ転送を指示する転送指示ステップと、
前記Ａ／Ｄ変換部を起動する起動ステップと、
前記Ａ／Ｄ変換部によって、１チャネル分のアナログデータをデジタルデータに変換し、前記変換結果格納レジスタに格納する変換・格納ステップと、
前記Ａ／Ｄ変換部によって、１チャネル分のＡ／Ｄ変換及びデータ格納が終了したことを示す割り込み信号を発生する割り込み信号発生ステップと、
前記割り込み信号に応じて、前記変換結果格納レジスタに格納されている前記変換結果デジタルデータを読み出し、前記記憶手段の前記変換結果格納領域の対応する位置に書き込む転送ステップと、
全てのチャネルについての処理が終了していない場合には、前記Ａ／Ｄ変換部に、前記１チャネル分のアナログデータの次のアナログデータについての前記変換・格納ステップを実行させる再起動ステップと、を含み、
前記変換・格納ステップ、前記割り込み信号発生ステップ、前記転送ステップ及び前記再起動ステップを、全てのチャネルについて終了したときのみ、前記主制御部に対してデータ転送終了割り込み信号を送信することを特徴とするＡ／Ｄ変換装置のデータ転送方法。
【請求項５】
前記割り込み信号発生ステップは、どのチャネルについての変換・格納が終了したかを示す割り込み要因を発生する割り込み要因発生ステップを含み、前記転送ステップは、前記割り込み要因に基づいて前記対応する位置を判別する位置判別ステップを含むことを特徴とする請求項４に記載のＡ／Ｄ変換装置のデータ転送方法。
【請求項６】
前記転送指示ステップにおいて、前記割り込み要因に基づいて前記対応する位置を判別できるように設定するステップを含むことを特徴とする請求項５に記載のＡ／Ｄ変換装置のデータ転送方法。
【請求項７】
請求項４〜６に記載の各ステップをコンピュータに実行させることを特徴とするＡ／Ｄ変換装置のデータ転送プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部から入力された複数のサンプリングすべきアナログデータをＡ／Ｄ変換器によってデジタルデータに変換して、所定の記憶手段に格納するＡ／Ｄ変換装置、Ａ／Ｄ変換装置のデータ転送方法及びＡ／Ｄ変換装置のデータ転送プログラムに関する。
【背景技術】
【０００２】
この種の複数のサンプリングすべきアナログデータをＡ／Ｄ変換器によってデジタルデータに変換して、所定の記憶手段に格納するためのデータ転送に関する従来技術として、図３（特許文献１の図１５）に示されるものがある。
【０００３】
この従来技術のものでは、複数のサンプリングすべきアナログデータとして、例えば、定着器温度出力データ、転写電圧出力データ及びトナーセンサ出力データが用いられ、各々のデータは、アナログデータ入力セレクタ２１へ入力される。
【０００４】
アナログ入力セレクタ２１は、入力されたアナログデータの内の１つをＡ／Ｄ変換部２２へ常に出力するとともに、セレクタ切り替えタイマ２４のタイムアップにより発生するセレクタ切り替え信号によって、あらかじめ決められた順番、例えば、定着器温度出力、転写電圧出力及びトナーセンサ出力の順番で、Ａ／Ｄ変換部２２へ出力するアナログデータを切り替える処理を行う。
【０００５】
Ａ／Ｄ変換部２２は、Ａ／Ｄ変換処理される複数のアナログデータ対応の変換結果格納レジスタ２２−１（Ｒ１〜Ｒ３）を有し、Ａ／Ｄ変換タイマ２５のタイムアップにより発生するＡ／Ｄ変換トリガ信号によって、現在入力されているアナログデータをデジタルデータに変換し、変換結果格納レジスタ２２−１の対応するレジスタ（Ｒ１〜Ｒ３のいずれか）に保存するとともに、Ａ／Ｄ変換終了割り込み信号を発生する。
【０００６】
ＤＭＡ制御部２３は、Ａ／Ｄ変換終了割り込み信号によって起動され、Ａ／Ｄ変換部２２内の変換結果格納レジスタ２２−１（Ｒ１〜Ｒ３）に格納されたＡ／Ｄ変換データをＲＡＭ２６に確保されたＡ／Ｄ変換データ保存領域の対応する位置（ＣＨ１〜ＣＨ３のいずれか）に順次ＤＭＡ転送を行う。
【０００７】
上の説明から理解できるように、図３に示す従来技術のものは、Ａ／Ｄ変換処理されるアナログデータの数（チャネル数）に相当する数の変換結果格納レジスタ２２−１（Ｒ１〜Ｒ３）を備えている。
【０００８】
一方、Ａ／Ｄ変換器の小型化又は安価化のために、複数チャネルのアナログデータをデジタルデータに変換するＡ／Ｄ変換器であっても、変換結果格納レジスタとして１チャネル分の格納領域しか有さないものがある。
【０００９】
このような、変換結果格納レジスタとして１チャネル分の格納領域しか有さないＡ／Ｄ変換器によって複数チャネルのアナログデータをデジタルデータに変換し、所定の記憶手段（例えば、制御回路の内蔵ＲＡＭ）の対応する領域へデータ転送する方法として、従来、図４に示す手順で行うものがある。
【００１０】
以下、この手順について、図４を用いて説明する。制御回路のＣＰＵは、Ａ／Ｄ変換器を駆動する（ステップＳ１）。
【００１１】
Ａ／Ｄ変換器は、ＣＰＵによって駆動されると、最初のチャネルのアナログデータをデジタルデータに変換し、Ａ／Ｄ変換器内の変換結果格納レジスタに格納するとともに、ＣＰＵに対して最初のチャネルのＡ／Ｄ変換終了割り込み信号を発生する（ステップＳ２）。
【００１２】
ＣＰＵは、最初のチャネルのＡ／Ｄ変換終了割り込み信号を受けると、変換結果格納レジスタのデジタルデータを読み出し、所定の記憶手段に確保された変換結果格納領域の最初のチャネルに対応する位置に書き込む（変換結果デジタルデータのコピー）（ステップＳ３）。
【００１３】
その後、ステップＳ１〜Ｓ３を、第２のチャネル及び第３チャネルについても順次同様に行う（ステップＳ４，ステップＳ５）。この場合、第２及び第３のチャネルのアナログデータから個別に変換されたデジタルデータは、それぞれ、所定の記憶手段に確保された変換結果格納領域の第２及び第３のチャネルに対応する位置に書き込まれる。
【特許文献１】特開２００４−７２６７０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上で説明した従来のデータ転送の手順では、次のような問題がある。
【００１５】
変換結果格納レジスタのビット数を、例えば、１０ビットとすると、転送単位は１バイトなので、１チャネルについて２回の転送が必要となるが、変換結果格納レジスタから内蔵ＲＡＭへの２バイト分のデータ転送時間は、例えば、制御回路として、ＦＲ６０［富士通製の組込み制御用のマイクロコントローラ］を用いた場合には、３２０ｎｓｅｃとなる。
【００１６】
これに対して、Ａ／Ｄ変換器の１チャネル分のアナログデータのデジタルデータへの変換時間は、同じくＦＲ６０の内蔵Ａ／Ｄ変換器を用いた場合には、５．４μｓｅｃであるから、この場合には、ＣＰＵによるＡ／Ｄ変換器の駆動間隔は、５．４μｓｅｃ以下にすることはできない。
【００１７】
つまり、制御回路として、ＦＲ６０を用いた場合には、ＣＰＵによるＡ／Ｄ変換器の駆動間隔の制限によって生じるＣＰＵ自体の空き時間は、５．４μｓｅｃ−３２０ｎｓｅｃ＝５０８０ｎｓｅｃとなるが、この時間はＣＰＵにとって無駄な時間であって、この空き時間の有効利用が望まれる。これは、制御回路として、他のマイクロコントローラを用いた場合にも同様である。
【００１８】
そうかといって、先に説明したように、図３に示した従来技術のものでは、Ａ／Ｄ変換器がＡ／Ｄ変換処理されるアナログデータのチャネル数に相当する数の変換結果格納レジスタを備えているので、小型化又は安価化を達成することができない。
【００１９】
本発明は上記課題を解決するためになされたものであって、変換結果格納レジスタとして１チャネル分の格納領域しか有さないＡ／Ｄ変換器を用いるとともに、そのために生じるＣＰＵの空き時間を他の処理に割り振ることを可能とすることを目的とする。
【課題を解決するための手段】
【００２０】
上記課題を解決することのできる本発明は、主制御部と、記憶手段と、前記主制御部を介さずに前記記憶手段へデータを直接転送するデータ転送部と、変換結果格納レジスタが１チャネル分であるＡ／Ｄ変換部と、を備えたＡ／Ｄ変換装置であって、
前記主制御部は、前記データ転送部に複数チャネル分の変換結果デジタルデータのＤＭＡ転送を指示し、
前記データ転送部は、前記指示に応じて前記複数チャネル分の変換結果デジタルデータを順次前記記憶手段へ直接転送し、全てのチャネルについてＡ／Ｄ変換及びデータ転送が終了したときのみ、前記主制御部に対してデータ転送終了割り込み信号を送信することを特徴とする。
【００２１】
上記構成によれば、変換結果格納レジスタが１チャネル分であるＡ／Ｄ変換部であっても、従来のように、各チャネルのＡ／Ｄ変換及びデータ転送が終了する毎に変換終了割り込みを行う必要がない。全てのチャネルについてＡ／Ｄ変換及びデータ転送が終了したときのみ、主制御部に対してデータ転送終了割り込み信号を送信するので、主制御部はその分の処理時間を他の処理に当てることができる。
【００２２】
また、本発明において、前記Ａ／Ｄ変換部は、１チャネル分のＡ／Ｄ変換及びデータ転送が終了したことを示す割り込み信号を発生し、
前記データ転送部は、前記割り込み信号を受けると前記変換結果格納レジスタに格納されている前記変換結果デジタルデータを読み出し、前記記憶手段の前記変換結果格納領域の対応する位置に書き込むことを特徴とする。
【００２３】
上記構成によれば、データ転送部は、Ａ／Ｄ変換部が、割り込み信号を発生する際に、同時に、どのチャネルについての変換・格納が終了したかを示す割り込み要因を発生し、データ転送部は、この割り込み要因に基づいて記憶手段上の変換結果格納領域の対応する位置を判別することから、主制御部に依存することなく、所望の転送動作を行うことができる。
【００２４】
また、本発明において、前記Ａ／Ｄ変換装置は、サーマルプリンタに搭載される装置であって、前記複数チャネル分のアナログデータには、ヘッド印加電圧、サーミスタ温度及び紙有／無のセンサのデータが含まれることを特徴とする。
【００２５】
上記構成によれば、本発明によるＡ／Ｄ変換装置をサーマルプリンタの制御回路に適用することにより、サーマルプリンタの性能アップが期待できる。
【００２６】
また、上記課題を解決することのできる本発明は、主制御部、データ転送部、記憶手段及び変換結果格納レジスタが１チャネル分であるＡ／Ｄ変換部を備えた制御回路における、前記Ａ／Ｄ変換部によって複数チャネル分のアナログデータから個別に変換されたデジタルデータをそれぞれ前記記憶手段に確保された変換結果格納領域の対応する位置に順次転送するデータ転送方法であって、
前記データ転送部に複数チャネル分の変換結果デジタルデータのＤＭＡ転送を指示する転送指示ステップと、
前記Ａ／Ｄ変換部を起動する起動ステップと、
前記Ａ／Ｄ変換部によって、１チャネル分のアナログデータをデジタルデータに変換し、前記変換結果格納レジスタに格納する変換・格納ステップと、
前記Ａ／Ｄ変換部によって、１チャネル分のＡ／Ｄ変換及びデータ格納が終了したことを示す割り込み信号を発生する割り込み信号発生ステップと、
前記割り込み信号に応じて、前記変換結果格納レジスタに格納されている前記変換結果デジタルデータを読み出し、前記記憶手段の前記変換結果格納領域の対応する位置に書き込む転送ステップと、
全てのチャネルについての処理が終了していない場合には、前記Ａ／Ｄ変換部に、前記１チャネル分のアナログデータの次のアナログデータについての前記変換・格納ステップを実行させる再起動ステップと、を含み、
前記変換・格納ステップ、前記割り込み信号発生ステップ、前記転送ステップ及び前記再起動ステップを、全てのチャネルについて終了したときのみ、前記主制御部に対してデータ転送終了割り込み信号を送信することを特徴とする。
【００２７】
上記構成によれば、適用する装置の小型化や安価化が期待できるだけでなく、データ転送部への転送指示とＡ／Ｄ変換部への起動指示を出した後、各チャネル毎のＡ／Ｄ変換終了時の割り込み処理とＡ／Ｄ変換結果を記憶手段上にコピーする転送処理が不要となることから、この間に他の処理が実行できるため、適用する装置の性能アップに貢献することもできる。
【００２８】
また、本発明において、前記割り込み信号発生ステップは、どのチャネルについての変換・格納が終了したかを示す割り込み要因を発生する割り込み要因発生ステップを含み、前記転送ステップは、前記割り込み要因に基づいて前記対応する位置を判別する位置判別ステップを含むことを特徴とする。
【００２９】
上記構成によれば、割り込み信号を発生する際に、同時に、どのチャネルについての変換・格納が終了したかを示す割り込み要因を発生し、この割り込み要因に基づいて記憶手段上の変換結果格納領域の対応する位置を判別することから、主制御部に依存することなく、所望の転送動作を行うことができる。
【００３０】
また、本発明において、前記転送指示ステップにおいて、前記割り込み要因に基づいて前記対応する位置を判別できるように設定するステップを含むことを特徴とする。
【００３１】
上記構成によれば、転送を指示する際に、データ転送部が割り込み要因に基づいて対応する位置を判別できるように設定することから、可用性を増すことができる。
【００３２】
また、上記課題を解決することのできる本発明は、本発明のデータ転送方法における各ステップをコンピュータに実行させることを特徴とするＡ／Ｄ変換装置のデータ転送プログラムである。
【００３３】
上記構成によれば、このデータ転送プログラムをコンピュータにインストールすることによって、このコンピュータにおける主制御部の空き時間を有効に利用することができる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の一実施形態を、図１〜２を用いて説明する。
【００３５】
図１は、本発明のデータ転送方法を適用するハードウェア構成の一実施形態を示す。図１において、１１はプリンタ制御回路（Ａ／Ｄ変換装置）であり、このプリンタ制御回路１１は、本発明に関係する構成として、ＣＰＵ１１ａ（主制御部）、ＲＡＭ１１ｂ（記憶手段）、ＤＭＡ回路１１ｃ（データ転送部）及びＡ／Ｄ変換器１１ｄ（Ａ／Ｄ変換部）を備えている。また、これらＣＰＵ１１ａ、ＲＡＭ１１ｂ、ＤＭＡ回路１１ｃ及びＡ／Ｄ変換器１１ｄは、プリンタ制御回路１１の内部バス１１ｅにより相互接続されている。
【００３６】
Ａ／Ｄ変換器１１ｄは、複数チャネル分のアナログデータをデジタルデータに変換するものであるが、変換結果レジスタ１１ｄ−１は１チャネル分（レジスタＲ１のみ）しか備えていない。また、Ａ／Ｄ変換器１１ｄには、プリンタの複数チャネル分の検出信号、例えば、ヘッド印加電圧（２４Ｖ）、サーミスタ温度及び紙有／無センサ出力の３チャネル分の検出信号が被変換アナログデータとして供給される。
【００３７】
次に、本発明によるデータ転送手順を、図２のフローチャートを用いて説明する。
【００３８】
ＣＰＵ１１ａは、ＤＭＡ回路１１ｃに対し、複数チャネル分の変換結果デジタルデータのＤＭＡ転送を指示する（ステップＳ１１）。この時、ＣＰＵ１１ａは、ＤＭＡ回路１１ｃが、１チャネル分の変換を終了したＡ／Ｄ変換器１１ｄから発生される割り込み信号に伴う割り込み要因に基づいて所定の転送動作を行えるように設定する。
【００３９】
次いで、ＣＰＵ１１ａは、Ａ／Ｄ変換器１１ｄを起動する（ステップＳ１２）。ＣＰＵ１１ａによって起動されたＡ／Ｄ変換器１１ｄは、最初のチャネルのアナログデータをデジタルデータに変換し、変換結果格納レジスタ１１ｄ−１に格納する（ステップＳ１３）とともに、終了した変換が最初のチャネルのアナログデータであることを示す割り込み要因を伴う割り込み信号を発生する（ステップＳ１４）。
【００４０】
Ａ／Ｄ変換器１１ｄからの割り込み信号を受けたＤＭＡ回路１１ｃは、割り込み要因を調べる（ステップＳ１５）が、割り込み要因が最初のチャネルの変換が終了したことを示しているので、変換結果格納レジスタ１１ｄ−１に格納された変換結果デジタルデータを読み出し、ＲＡＭ１１ｂに確保された変換結果格納領域の最初のチャネルに対応する位置（ＣＨ１）に書き込む（ステップＳ１６）。
【００４１】
ステップＳ１３〜Ｓ１６の処理は、第２及び第３のチャネルのアナログデータについても順次同様に行われる（ステップＳ１７，Ｓ１８）。この場合、ＤＭＡ回路１１ｃは、割り込み要因にしたがって、第２のチャネルのアナログデータから変換されたデジタルデータについては、ＲＡＭ１１ｂに確保された変換結果格納領域の第２のチャネルに対応する位置（ＣＨ２）に書き込み、第３のチャネルのアナログデータから変換されたデジタルデータについては、ＲＡＭ１１ｂに確保された変換結果格納領域の第３のチャネルに対応する位置（ＣＨ３）に書き込む。
【００４２】
ＤＭＡ回路１１ｃは、第３のチャネルについてのデータ書き込みが終了した場合には、ＣＰＵ１１ａにデータ転送終了割り込み信号を送る（ステップＳ１９）。
【００４３】
以上では、データ転送の各ステップについて説明したが、これらのステップをコンピュータに実行させるためのプログラムを作成することは、当業者ならばきわめて容易に為し得ることである。
【００４４】
なお、上記説明した実施形態はあくまでも説明のためのものであり、本発明の範囲を制限するものではない。したがって、当業者であればこれらの各要素若しくは全要素をこれと均等なものに置換した実施形態を採用することが可能であるが、これらの実施形態も本発明の範囲に含まれる。
【図面の簡単な説明】
【００４５】
【図１】本発明のデータ転送方法を適用するハードウェア構成の１例を示す図である。
【図２】本発明によるデータ転送手順を示す図である。
【図３】Ａ／Ｄ変換部がＡ／Ｄ変換処理されるアナログデータのチャネル数に相当する数の変換結果格納レジスタを備えている従来技術を示す図である。
【図４】変換結果格納レジスタとして１チャネル分の格納領域しか有さないＡ／Ｄ変換器を用いる従来技術によるデータ転送手順を示す図である。
【符号の説明】
【００４６】
１１：プリンタ制御回路、１１ａ：ＣＰＵ、１１ｂ：ＲＡＭ、１１ｃ：ＤＭＡ回路、１１ｄ：Ａ／Ｄ変換器、１１ｄ−１：変換結果格納レジスタ（Ｒ１）、１１ｅ：内部バス、２１：アナログデータ入力セレクタ、２２：Ａ／Ｄ変換部、２２−１：変換結果格納レジスタ（Ｒ１〜Ｒ３）、２３：ＤＭＡ制御部、２４：切り替えタイマ、２５：Ａ／Ｄ変換タイマ、２６：ＲＡＭ
【図１】
2009031935.tif 000003
【図２】
2009031935.tif 000004
【図３】
2009031935.tif 000005
【図４】
2009031935.tif 000006