(57)【要約】【課題】固体撮像装置においても、静電破壊を確実に防止することのできる構成を提供すること。【解決手段】固体撮像装置１００において、ベース基板１０上には、撮像領域１００ｃの周りを囲むように、静電保護用定電位線７１が形成されている。複数のバイアス線５ａからＸ方向に延在している主線部分５ｃと静電保護用定電位線７１との間、走査線３ａと静電保護用定電位線７１との間、およびデータ線６ａと静電保護用定電位線７１との間には保護ダイオード９ａ、９ｂ、９ｃが電気的に接続されている。保護ダイオード９ａ、９ｂ、９ｃは、ＭＩＳ型の半導体素子においてドレインあるいはソースとゲートを接続させてなる２つのＭＩＳ型ダイオードを逆向きに並列接続した逆バイアスダイオード素子からなる。【選択図】図１
2009302092.tif 000002
【特許請求の範囲】
【請求項１】
基板上の撮像領域内に、所定方向に延在する複数本の走査線と、該複数本の走査線と交差する方向に延在する複数本のデータ線と、複数本のバイアス線とを有し、
前記走査線と前記データ線との各交差に対応する位置に配置された複数の画素の各々に、前記走査線により制御される電界効果型トランジスタと、該電界効果型トランジスタを介して前記データ線に電気的に接続された第１電極、および前記バイアス線に電気的に接続された第２電極を備えた光電変換素子と、が形成された固体撮像装置において、
前記基板上には静電保護用定電位線が形成され、
前記バイアス線に対しては、当該バイアス線と前記静電保護用定電位線との間に電気的に接続された保護ダイオードを備えたバイアス線用の静電保護回路が構成されていることを特徴とする固体撮像装置。
【請求項２】
前記走査線および前記データ線のうちの少なくとも一方の信号線に対しては、当該信号線と前記静電保護用定電位線との間に電気的に接続された保護ダイオードを備えた信号線用の静電保護回路が構成されていることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記走査線に対しては、当該走査線と前記静電保護用定電位線との間に電気的に接続された保護ダイオードを備えた走査線用の静電保護回路が構成され、
前記データ線に対しては、当該データ線と前記静電保護用定電位線との間に電気的に接続された保護ダイオードを備えたデータ線用の静電保護回路が構成されていることを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
前記保護ダイオードはいずれも、共通の前記静電保護用定電位線に電気的に接続されていることを特徴とする請求項２または３に記載の固体撮像装置。
【請求項５】
前記基板上には、前記静電保護用定電位線が複数本形成されているとともに、当該複数本の静電保護用定電位線は、保護ダイオードを介して直列に電気的に接続されており、
前記複数本の静電保護用定電位線のうち、定電位が直接印加された静電保護用定電位線とは異なる静電保護用定電位線に前記静電保護回路の保護ダイオードが電気的に接続されていることを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
前記静電保護用定電位線に印加されている定電位は、前記画素からデータを読み出す直前に前記データ線に印加されるプリセット電圧であることを特徴とする請求項４または５に記載の固体撮像装置。
【請求項７】
前記保護ダイオードとして、少なくとも、ＭＩＳ型の半導体素子においてドレインあるいはソースとゲートを接続させてなる２つのＭＩＳ型ダイオードを逆向きに並列接続した逆バイアスダイオード素子であることを特徴とする特徴とする請求項１乃至６の何れか一項に記載の固体撮像装置。
【請求項８】
前記保護ダイオードとして、少なくとも、前記静電保護用定電位線のうち、高電位の静電保護用定電位線に対して逆バイアス状態で電気的に接続された高電位側保護ダイオード、および低電位の静電保護用定電位線に逆バイアス状態で電気的に接続された低電位側保護ダイオードを備えた逆バイアスダイオード素子が用いられていることを特徴とする請求項１乃至６の何れか一項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入射光を電気信号に変換する固体撮像装置に関するものである。
【背景技術】
【０００２】
医療画像診断や非破壊検査等においてはＸ線などの放射線を用いて撮像しているが、放射線の撮影では縮小光学系の実現が難しいことから等倍での撮像が必要とされる。従って、医療画像診断や非破壊検査等には、大面積の撮像面が求められるので、ガラスなどの基板に対して各種薄膜を堆積させて複数の画素をマトリクス状に構成した固体撮像装置が用いられる。また、固体撮像装置によって２次元イメージセンサを構成する場合も、大面積の撮像面が求められるので、ガラスなどの基板に対して各種薄膜を堆積させて複数の画素がマトリクス状に構成される。
【０００３】
具体的には、例えば、図１５に示すように、ベース基板１０上の撮像領域１００ｃ内に、Ｘ方向に延在する複数本の走査線３ａと、複数本の走査線３ａと交差するＹ方向に延在する複数本のデータ線６ａと、データ線６ａと並列して偏在する複数本のバイアス線５ａとを有しており、走査線３ａとデータ線６ａとの各交差に対応する位置は、複数の画素１００ａが配置されている。また、複数の画素１００ａの各々には、走査線３ａにより制御される電界効果型トランジスタ３０と、この電界効果型トランジスタ３０を介してデータ線６ａに電気的に接続されたＰＩＮフォトダイオードからなる光電変換素子８０とが形成されている。ここで、光電変換素子８０は、バイアス線５ａにも接続されており、光電変換素子８０には逆バイアスが印加される。従って、走査線３ａを介して供給される走査信号によって電界効果型トランジスタ３０をオンオフさせれば、各画素１００ａに蓄積された電荷に対応する信号を、データ線６ａを介して検出することができる（特許文献１参照）。
【０００４】
なお、図１５に示す構成は、本願発明との対比のために例示したものであって、従来技術ではない。
【特許文献１】特許第３１４４０９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
かかる固体撮像装置では、製造工程の途中において、あるいは製造し終えた後の完成品の状態のいずれにおいても、配線を介して画素１００ａに侵入した静電気の影響で静電破壊が起こりやすいが、かかる静電気からの保護についての提案が一切なされていない。
【０００６】
一方、複数の画素がマトリクス状に配置された装置としては液晶装置があり、かかる液晶装置では静電気からの保護のために、走査線およびデータ線を、保護ダイオードを介して定電位線に電気的に接続する構成が提案されている。従って、液晶装置で採用されている静電保護対策を固体撮像装置に適用すれば、固体撮像装置においても静電気からの保護を行なえるはずである。
【０００７】
しかしながら、実際は、液晶装置で採用されている静電保護対策を固体撮像装置に適用しても、静電気の影響で静電破壊が発生することを防止できないという問題点がある。
【０００８】
以上の問題点に鑑みて、本発明の課題は、固体撮像装置においても、静電破壊を確実に防止することのできる構成を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明では、基板上の撮像領域内に、所定方向に延在する複数本の走査線と、該複数本の走査線と交差する方向に延在する複数本のデータ線と、複数本のバイアス線とを有し、前記走査線と前記データ線との各交差に対応する位置に配置された複数の画素の各々に、前記走査線により制御される電界効果型トランジスタと、該電界効果型トランジスタを介して前記データ線に電気的に接続された第１電極、および前記バイアス線に電気的に接続された第２電極を備えた光電変換素子と、が形成された固体撮像装置において、前記基板上には静電保護用定電位線が形成され、前記バイアス線に対しては、当該バイアス線と前記静電保護用定電位線との間に電気的に接続された保護ダイオードを備えたバイアス線用の静電保護回路が構成されていることを特徴とする。
【００１０】
本発明では、固体撮像装置の場合、液晶装置と違って、撮像領域内でバイアス線が延在し、かかるバイアス線は、各画素の光電変換素子に電気的に接続していることに着目して、バイアス線についても、保護ダイオードを介して定電位線に電気的に接続している構成を採用している。このため、固定撮像装置においても、バイアス線に侵入した静電気によって画素で静電破壊が発生することを防止することができる。
【００１１】
本発明において、前記走査線および前記データ線のうちの少なくとも一方の信号線に対しては、当該信号線と前記静電保護用定電位線との間に電気的に接続された保護ダイオードを備えた信号線用の静電保護回路が構成されていることが好ましい。このように構成すすると、信号線に侵入した静電気によって画素で静電破壊が発生することを防止することができる。
【００１２】
本発明において、前記走査線に対しては、当該走査線と前記静電保護用定電位線との間に電気的に接続された保護ダイオードを備えた走査線用の静電保護回路が構成され、前記データ線に対しては、当該データ線と前記静電保護用定電位線との間に電気的に接続された保護ダイオードを備えたデータ線用の静電保護回路が構成されていることが好ましい。このように構成すすると、走査線およびデータ線に侵入した静電気によって画素で静電破壊が発生することを防止することができる。
【００１３】
本発明において、前記バイアス線用の静電保護回路、および前記信号線用の静電保護回路（走査線用の静電保護回路および／またはデータ線用の静電保護回路）が構成されている場合、前記保護ダイオードはいずれも共通の前記静電保護用定電位線に電気的に接続されていることが好ましい。
【００１４】
本発明において、前記基板上には、前記静電保護用定電位線が複数本形成されているとともに、当該複数本の静電保護用定電位線は、保護ダイオードを介して直列に電気的に接続されており、前記複数本の静電保護用定電位線のうち、定電位が直接印加された静電保護用定電位線とは異なる静電保護用定電位線に前記静電保護回路の保護ダイオードが電気的に接続されていることが好ましい。このように構成すると、静電保護用定電位線とバイオス線との間に発生する電位差を小さくすることができるので、静電保護用定電位線とバイオス線との間でのリーク電流を小さく抑えることができるとともに、かかる電位差に起因する静電破壊を防止することもできる。
【００１５】
本発明において、前記静電保護用定電位線に印加されている定電位は、前記画素からデータを読み出す直前に前記データ線に印加されるプリセット電圧であることが好ましい。
【００１６】
本発明においては、前記保護ダイオードとして、少なくとも、ＭＩＳ（Metal insulator Silicon）型の半導体素子においてドレインあるいはソースとゲートを接続させてなる２つのＭＩＳ型ダイオードを逆向きに並列接続した逆バイアスダイオード素子を用いることができる。
【００１７】
本発明においては、前記保護ダイオードとして、少なくとも、前記静電保護用定電位線のうち、高電位の静電保護用定電位線に対して逆バイアス状態で電気的に接続された高電位側保護ダイオード、および低電位の静電保護用定電位線に逆バイアス状態で電気的に接続された低電位側保護ダイオードを備えた逆バイアスダイオード素子を用いることができる。かかる逆バイアスダイオード素子であれば、高電位側保護ダイオードおよび低電位側保護ダイオードのいずれにも逆バイアスが印加された状態にあるので、リーク電流を小さく抑えることができる。従って、バイアス線、走査線およびデータ線のうち、データ線に逆バイアスダイオード素子を接続すれば、データ線を介して出力される信号の劣化を防止することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を説明する。以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、電界効果型トランジスタの場合、その導電型や電流が流れる方向によって、ソースとドレインとが入れ替わるが、本発明では、便宜上、光電変換素子が接続されている側をドレインとし、信号線（データ線）が接続されている側をソースとしてある。
【００１９】
［実施の形態１］
（全体構成）
図１は、本発明の実施の形態１に係る固体撮像装置の電気的構成を示すブロック図である。図２（ａ）、（ｂ）は、本発明の実施の形態１に係る固体撮像装置の各画素構成を示す回路図、および別の画素構成を示す回路図である。図３は、本発明の実施の形態１に係る固体撮像装置の外観を模式的に示す説明図である。
【００２０】
図１に示す固体撮像装置１００は、Ｘ方向に延在する複数本の走査線３ａと、Ｘ方向と交差するＹ方向に延在する複数本のデータ線６ａとを有している。走査線３ａとデータ線６ａとの交差に対応する各位置には画素１００ａが配置されており、これら複数の画素１００ａがマトリクス状に配置された領域によって撮像領域１００ｃが構成されている。複数の画素１００ａの各々には、入射光量に応じた電荷を発生させる光電変換素子８０、およびこの光電変換素子８０に電気的に接続された電界効果型トランジスタ３０が形成されており、本形態において、光電変換素子８０はＰＩＮフォトダイオードからなる。
【００２１】
走査線３ａは電界効果型トランジスタ３０のゲートに電気的接続され、データ線６ａは電界効果型トランジスタ３０のソースに電気的接続され、電界効果型トランジスタ３０のドレインは、光電変換素子８０に電気的に接続されている。本形態では、データ線６ａと並列するようにバイアス線５ａが延在しており、バイアス線５ａは、光電変換素子８０に電気的接続されている。バイアス線５ａには定電位が印加されており、光電変換素子８０に逆バイアスを印加する。バイアス線５ａは、走査線３ａと並列するように延在している構成を採用することもできる。定電位（バイアス電圧ＶB）をバイアス線５ａに印加するにあたって、本形態では、複数本のバイアス線５ａを１本の主線部分５ｃに電気的に接続した構成が採用されている。
【００２２】
複数の走査線３ａは走査線駆動回路１１０に接続されており、各画素１００ａの電界効果型トランジスタ３０は、走査線駆動回路１１０から出力された走査信号（ゲートパルス）によって順次、オンオフする。複数のデータ線６ａは、読出回路１２０に接続されており、電界効果型トランジスタ３０のオンオフ動作に連動して、各画素１００ａでの入射光量に応じた電気信号が順次、データ線６ａを介して読出回路１２０に出力される。読出回路１２０は、オペアンプとキャパシタとにより構成されるいわゆるチャージセンシングアンプを備えている。
【００２３】
図２（ａ）に示すように、本形態では、電界効果型トランジスタ３０のドレインは、光電変換素子８０の第１電極８１ａ（カソード）に電気的接続し、バイアス線５ａは、光電変換素子８０の第２電極８５ａ（アノード）に電気的接続している。なお、図２（ｂ）に示すように、電界効果型トランジスタ３０のドレインに対して電気的接続する光電変換素子８０の第１電極８１ａがアノードとして用いられる場合があり、この場合、バイアス線５ａに電気的接続する光電変換素子８０の第２電極８５ａはカソードとなる。
【００２４】
複数の画素１００ａの各々には保持容量８０ａを備えており、かかる保持容量８０ａの一方の電極は、光電変換素子８０の第１電極８１ａと同様、電界効果型トランジスタ３０のドレインに電気的接続され、保持容量８０ａの他方の電極は、光電変換素子８０の第２電極８５ａと同様、バイアス線５ａに電気的接続されている。このため、保持容量８０ａは、光電変換素子８０に並列に電気的接続されていることになる。かかる保持容量８０ａは、光電変換素子８０に逆バイアスを印加した際、光電変換素子８０に生成される空乏層などにより形成される構成や、かかる空乏層により形成される容量成分に加えて、別途、画素１００ａに対して光電変換素子８０とは並列に電気的接続された蓄積容量を形成することによっても構成される。いずれの場合も、保持容量８０ａは、光電変換素子８０で発生した電界を蓄積し、かかる保持容量８０ａに蓄積された電荷は、画素１００ａで受光した光量に対応する。
【００２５】
かかる固体撮像装置１００において、図１を参照して説明した走査線３ａ、データ線６ａ、バイアス線５ａ、画素１００ａ（光電変換素子８０、電界効果型トランジスタ３０、保持容量８０ａ）は、図３に示すベース基板１０上に形成される。ここで、ベース基板１０の略中央領域は、上記の画素１００ａが複数マトリクス状に配列された撮像領域１００ｃとして利用される。また、図３に示す例では、走査線駆動回路１１０および読出回路１２０は、ベース基板１０上とは別に形成されている。このため、ベース基板１０において、撮像領域１００ｃを外側で囲む周辺領域には、駆動用ＩＣ（図３には図示せず）が実装されたフレキシブル基板１５０、１６０が接続されている。従って、図１には、ベース基板１０においてフレキシブル基板１５０、１６０が接続されるパッドを丸で示してある。
【００２６】
（画素構成）
図４（ａ）、（ｂ）は各々、本発明の実施の形態１に係る固体撮像装置１００において、隣接する複数の画素１００ａの平面図、およびその１つ分の断面図であり、図４（ｂ）は、図４（ａ）のＡ１−Ａ１′線に相当する位置で固体撮像装置１００を切断したときの断面図に相当する。なお、図４（ａ）では、走査線３ａおよびそれと同時形成された薄膜は細い実線で示し、データ線６ａおよびそれと同時形成された薄膜は細い一点鎖線で示し、電界効果型トランジスタ３０の半導体膜（能動層）は細くて短い点線で示し、バイアス線５ａは二点鎖線で示してある。また、光電変換素子８０の第１電極８１ａは細くて長い点線で示し、光電変換素子８０の半導体膜は太い実線で示し、光電変換素子８０の第２電極８５ａは太くて長い点線で示してある。
【００２７】
図４（ａ）に示すように、ベース基板１０上には、走査線３ａとデータ線６ａとが互いに交差する方向に延在しており、走査線３ａとデータ線６ａとの交差に対応する各位置に画素１００ａが形成されている。また、データ線６ａと並列するようにバイアス線５ａが延在している。本形態において、データ線６ａは、Ｘ方向で隣接する画素１００ａの境界領域と重なる位置で当該境界領域に沿ってＹ方向に延在し、バイアス線５ａは画素１００ａのＸ方向の中央を通ってＹ方向に延在している。走査線３ａは、Ｙ方向で隣接する画素１００ａの境界領域に沿ってＸ方向に延在している。
【００２８】
画素１００ａには、ＰＩＮフォトダイオードからなる光電変換素子８０、およびこの光電変換素子８０に電気的に接続された電界効果型トランジスタ３０が形成されており、走査線３ａの一部によって電界効果型トランジスタ３０のゲート電極３ｂが形成され、データ線６ａの一部によって電界効果型トランジスタ３０のソース電極６ｂが形成されている。本形態の画素構成は、図２（ａ）に例示するように、電界効果型トランジスタ３０のドレイン電極６ｄは、光電変換素子８０の第１電極８１ａ（カソード）に電気的接続し、バイアス線５ａは、光電変換素子８０の第２電極８５ａ（アノード）に電気的接続している。
【００２９】
かかる画素１００ａの断面構成等を、図４（ａ）、（ｂ）を参照して説明する。図４（ａ）、（ｂ）に示す固体撮像装置１００において、ベース基板１０は、石英基板や耐熱性のガラス基板などからなり、その両側の面１０ｘ、１０ｙのうち、上側の面１０ｘには電界効果型トランジスタ３０が形成されている。電界効果型トランジスタ３０は、走査線３ａの一部からなるゲート電極３ｂ、ゲート絶縁膜２１、電界効果型トランジスタ３０の能動層を構成するアモルファスシリコン膜からなる半導体膜１ａ、高濃度Ｎ型不純物がドープされたアモルファスシリコン膜からなるコンタクト層４ａ、４ｂがこの順に積層されたボトムゲート構造を有している。半導体膜１ａのうち、ソース側の端部には、コンタクト層４ａを介してデータ線６ａがソース電極６ｂとして重なっており、ドレイン側の端部には、コンタクト層４ｂを介してドレイン電極６ｄが重なっている。データ線６ａおよびドレイン電極６ｄは同時形成された導電膜からなる。走査線３ａは、例えば、厚さが５０ｎｍ程度のモリブデン膜と、厚さが２５０ｎｍ程度のアルミニウム膜の積層膜である。半導体膜１ａは、例えば厚さが１５０ｎｍ程度のアモルファスシリコン膜であり、ゲート絶縁膜２１は、例えば厚さが４００ｎｍ程度のシリコン窒化膜である。コンタクト層４ａ、４ｂは、例えば厚さが５０ｎｍ程度の高濃度Ｎ型のアモルファスシリコン膜であり、データ線６ａは、例えば、厚さが５０ｎｍ程度のモリブデン膜と、厚さが２５０ｎｍ程度のアルミニウム膜と、厚さが５０ｎｍ程度のモリブデン膜の積層膜からなる。
【００３０】
データ線６ａおよびドレイン電極６ｄの表面側には、厚さが４００ｎｍ程度のシリコン窒化膜などからなる下層側絶縁膜２２が形成されている。下層側絶縁膜２２の上層には、光電変換素子８０の第１電極８１ａが形成されており、かかる第１電極８１ａは、下層側絶縁膜２２に形成されたコンタクトホール２２ａの内部でドレイン電極６ｄの上面に接して電気的接続している。このようにして、第１電極８１ａは、第１電極８１ａより下層側で電界効果型トランジスタ３０のドレインに電気的接続している。第１電極８１ａは、例えば、厚さが１００ｎｍ程度のアルミニウム膜からなる。
【００３１】
第１電極８１ａの上層には、高濃度Ｎ型の不純物がドープされたアモルファスシリコン膜からなる高濃度Ｎ型半導体膜８２ａ、真性のアモルファスシリコン膜からなるＩ型半導体膜８３ａ（真性半導体膜）、高濃度Ｐ型の不純物がドープされたアモルファスシリコン膜からなる高濃度Ｐ型半導体膜８４ａが積層され、高濃度Ｐ型半導体膜８４ａの上層には第２電極８５ａが積層されている。かかる第１電極８１ａ、高濃度Ｎ型半導体膜８２ａ、Ｉ型半導体膜８３ａ、高濃度Ｐ型半導体膜８４ａ、および第２電極８５ａによって、光電変換素子８０はＰＩＮフォトダイオードとして構成されている。第２電極８５ａは、例えば、厚さが９０ｎｍ程度のＩＴＯ膜からなり、光電変換素子８０は、透光性の第２電極８５ａの側から入射した光を検出する。
【００３２】
本形態では、光電変換素子８０の段差での耐電位低下に起因する信頼性や歩留まりの低下を避けることを目的に、光電変換素子８０を構成する複数の薄膜（第１電極８１ａ、高濃度Ｎ型半導体膜８２ａ、Ｉ型半導体膜８３ａ、高濃度Ｐ型半導体膜８４ａ、および第２電極８５ａ）のうち、第１電極８１ａのみがコンタクトホール２２ａと重なる領域に形成されているが、光電変換素子８０全体（第１電極８１ａ、高濃度Ｎ型半導体膜８２ａ、Ｉ型半導体膜８３ａ、高濃度Ｐ型半導体膜８４ａ、および第２電極８５ａの全て）がコンタクトホール２２ａと重なる領域に形成されている構成を採用してもよい。
【００３３】
光電変換素子８０の上層側には、撮像領域１００ｃの全面に、厚さが４００ｎｍ程度のシリコン窒化膜などの無機絶縁膜からなる上層側絶縁膜２３が形成されており、かかる上層側絶縁膜２３の上層にはバイアス線５ａが形成されている。ここで、上層側絶縁膜２３には、第２電極８５ａと重なる位置にコンタクトホール２３ａが形成されている。このため、バイアス線５ａは、コンタクトホール２３ａの内部で第２電極８５ａに重なって第２電極８５ａに電気的接続されている。バイアス線５ａは、例えば、厚さが５０ｎｍ程度のモリブデン膜と、厚さが２５０ｎｍ程度のアルミニウム膜と、厚さが５０ｎｍ程度のモリブデン膜の積層膜からなる。
【００３４】
バイアス線５ａの上層側には、厚さが４００ｎｍ程度のシリコン窒化膜などからなる表面保護層２４が形成されている。固体撮像装置１００をＸ線などの放射線を用いた医療画像診断や非破壊検査等に用いる場合、表面保護層２４自身によって、あるいは表面保護層２４の上層にリン光体などによって放射線ビームを可視光に変換するシンチレーターが構成される。また、Ｘ線以外の撮像を行なう場合には、また、光の各波長に対応するシンチレーターがあればその波長の光を撮像することもでき、本形態の固体撮像装置１００は、Ｘ線撮像装置に限定されるものではない。
【００３５】
（動作）
図５は、本発明の実施の形態１に係る固体撮像装置における撮像動作において１走査期間中の信号波形を示す説明図である。図１および図５において、本形態の固体撮像装置１００においては、図１に示すバイアス線５ａに、データ線６ａより低電位のバイアス電圧ＶBが印加され、光電変換素子８０が逆方向にバイアスされる結果、電荷が蓄えられる。そして、撮像領域１００ｃに配置した各画素１００ａの光電変換素子８０を均一に逆バイアスさせた後、撮像データが光として撮像領域１００ｃに照射される。その結果、光量に応じた電荷が光電変換素子８０の内部で生成され、光電変換素子８０内の電荷量が変化する。次に、複数本の走査線３ａの電位をゲートオフ電圧Ｖglからゲートオン電圧Ｖghに順次切り換え、電界効果型トランジスタ３０を順次オンさせ、光電変換素子８０の電荷をデータ線６ａに放出させる。ここで、走査線３ａ方向の１ラインのデータを読み込む時間を、図５に示す１水平走査期間とする。この時のデータ線６ａの電位変化をデータ線６ａに電気的接続する読出回路１２０で読む。
【００３６】
このような動作において、電界効果型トランジスタ３０をオンさせる前に、データ線６ａにプリセット電位Ｖpを印加してデータ線６ａをリセットしておき、かかるプリセット電位Ｖpからの変化量を読出回路１２０で読み取る。かかる読み取りは、電界効果型トランジスタ３０をオンさせている間に行うことが望ましい。オフさせる際にフィードスルー電圧Ｖ2が発生し、読み取り誤差要因となるからである。なお、必ずしもプリセット電位Ｖpの印加によるプリセット動作を用いる必要はないが、プリセット動作を行なわないと、データ線６ａ方向の撮像データがデータ線６ａに積分されることになり、正確な読み出しを容易に行なうことが難しくなる。
【００３７】
このように、本形態において、データ線６ａはプリセット電圧Ｖpにセットされた後、フィードスルー電圧Ｖ1分だけ高電位側に動く。フィードスルー電圧Ｖ1は、電界効果型トランジスタ３０のゲートをゲートオン電圧Ｖghにする際に、データ線６ａが振られる電圧である。ここで、１画素の走査線３ａデータ線６ａ間の寄生容量（電界効果型トランジスタ３０の寄生容量（走査線３ａ／データ線６ａのクロス部の容量等）をCp、データ線容量をCd とすると、下式
（Ｃp／Ｃd）×（Ｖgh−ＶVgl）
で示すようになる。一般にフィードスルー電圧Ｖ1は設計しだいであるが、１Ｖ以下である。Ｃp／Ｃdは、走査線３ａの数をＮとすると１／Ｎとなる。従って、Ｖgh−Ｖgl＝２５Ｖ、Ｎ＝１００とすると、０．２５Ｖ程度である。
【００３８】
その後、光電変換素子８０からの放電でデータ線６ａの電圧が変化するが、その絶対値も１Ｖ以下の小さいものである。例えば、１画素の光電変換素子８０の容量はおおよそ走査線１０ライン分のデータ線容量に相当する。また、光電変換素子８０に印加される電圧の撮像データによる電位変化の最高値は（プリセット電圧Ｖp―バイアス電圧ＶB）であり、一般に５Ｖ程度である。このため、１００ラインの走査線３ａを持つもので、光電変換素子８０の電位が最高に変化した際、
５Ｖ  ×  １／１０  ＝  ０．５Ｖ
程度の変化になる。上記はＮ＝１００とした場合の低解像度のものを想定したが、Ｎ＝１０００とした場合、上記の値は１／１０になる。
【００３９】
（バイアス線５などに対する静電保護回路の構成）
図６（ａ）、（ｂ）、（ｃ）は各々、本発明の実施の形態１に係る固体撮像装置１００においてバイアス線５ａに対して設けたバイアス線用の静電保護回路の構成を示す回路図、このバイアス線用の静電保護回路の平面構成を示す平面図、およびバイアス線用の静電保護回路の断面構成を示す断面図であり、図６（ｃ）は図６（ｂ）のＢ１−Ｂ１′断面図に相当する。なお、図６（ｂ）では、走査線３ａおよびそれと同時形成された薄膜は細い実線で示し、データ線６ａおよびそれと同時形成された薄膜は細い一点鎖線で示し、電界効果型トランジスタ３０の半導体膜（能動層）と同時形成された半導体膜は細くて短い点線で示し、バイアス線５ａと同時形成された導電膜は二点鎖線で示し、光電変換素子８０の第１電極８１ａと同時形成された導電膜は細くて長い点線で示してある。
【００４０】
本形態の固体撮像装置１００は、ベース基板１０が絶縁基板であることから、固体撮像装置１００の製造工程の途中において、あるいは製造し終えた後の完成品の状態のいずれにおいても静電気の影響を受けて、画素１００ａで静電破壊を起こしやすい。そこで、本形態では、バイアス線５ａ、データ線６ａ、および走査線３ａの各々に対して、図１、図６および図７を参照して以下に説明する静電保護回路が構成されている。
【００４１】
図１に示すように、本形態の固体撮像装置１００においてベース基板１０上には、撮像領域１００ｃの周りを囲むように、静電保護用定電位線７１が形成されている。ここで、静電保護用定電位線７１は、Ｘ方向に延在している部分７１ａは、図４を参照して説明した走査線３ａと同時形成された導電膜からなり、Ｙ方向に延在している部分７１ｂは、図４を参照して説明したデータ線６ａと同時形成された導電膜からなる。このため、撮像領域１００ｃの周りを囲むように静電保護用定電位線７１を形成しても、静電保護用定電位線７１は、走査線３ａおよびデータ線６ａと短絡することなく交差している。
【００４２】
このように構成した静電保護用定電位線７１を利用して静電保護回路を構成するにあたって、本形態では、複数のバイアス線５ａからＸ方向に延在している主線部分５ｃと、静電保護用定電位線７１との間には、保護ダイオード９ａを備えたバイアス線用の静電保護回路７ａが構成されている。また、複数本の走査線３ａと、静電保護用定電位線７１においてＹ方向に延在している部分７１ｂとの各交差に対応する位置には、保護ダイオード９ｂを備えた走査線用の静電保護回路７ｂが構成されている。さらに、複数本のデータ線６ａと、静電保護用定電位線７１においてＸ方向に延在している部分７１ａとの各交差に対応する位置には、保護ダイオード９ｃを備えたデータ線用の静電保護回路７ｃが構成されている。従って、本形態では、バイアス線用の静電保護回路７ａの保護ダイオード９ａ、走査線用の静電保護回路７ｂの保護ダイオード９ｂ、およびデータ線用の静電保護回路７ｃの保護ダイオード９ｃはいずれも、共通の静電保護用定電位線７１に電気的に接続されている。
【００４３】
ここで、バイアス線用の静電保護回路７ａの保護ダイオード９ａは、図６（ａ）に示すように、ＭＩＳ型の半導体素子においてドレインあるいはソースとゲートを接続させてなる２つのＭＩＳ型ダイオード９１、９２を逆向きに並列接続した逆バイアスダイオード素子である。かかるＭＩＳ型ダイオード９１、９２は、図６（ｂ）、（ｃ）を参照して以下に説明するように、撮像領域１００ｃに形成された各種配線や各半導体素子と同時形成されてなる。
【００４４】
本形態において、保護ダイオード９ａは、静電保護用定電位線７１においてＸ方向に延在している部分７１ａ、およびＹ方向に延在している部分７１ｂのいずれに電気的に接続されている構成でもよいが、本形態は、静電保護用定電位線７１においてＸ方向に延在している部分７１ａに保護ダイオード９ａが電気的に接続されている構成を例示してある。
【００４５】
まず、保護ダイオード９ａにおいて、ＭＩＳ型ダイオード９１は、ゲート電極３ｓ、ゲート絶縁膜２１、アモルファスシリコン膜からなる半導体膜１ｓ、高濃度Ｎ型不純物がドープされたアモルファスシリコン膜からなるコンタクト層４ｓ、４ｔがこの順に積層されたボトムゲート構造を有している。半導体膜１ｓのうち、ソース側の端部には、コンタクト層４ｔを介してソース電極６ｔの一部が重なっており、ドレイン側の端部には、コンタクト層４ｓを介してドレイン電極６ｓが重なっている。ソース電極６ｔおよびドレイン電極６ｓの表面側には下層側絶縁膜２２が形成されており、下層側絶縁膜２２の上層には、図４を参照して説明した光電変換素子８０の第１電極８１ａと同時形成された中継電極８１ｓ、８１ｔが形成されている。中継電極８１ｓは、下層側絶縁膜２２に形成されたコンタクトホール２２ｒ、２２ｔを介してドレイン電極６ｓに電気的に接続しているとともに、下層側絶縁膜２２およびゲート絶縁膜２１に形成されたコンタクトホール２２ｓ、２２ｕを介して、静電保護用定電位線７１においてＸ方向に延在している部分７１ａ、およびゲート電極３ｓに電気的に接続している。このように構成したＭＩＳ型ダイオード９１では、ソースがカソードとして機能し、ドレインがアノードとして機能する。
【００４６】
ＭＩＳ型ダイオード９２についての断面の図示は省略するが、図６（ｂ）に示すように、ＭＩＳ型ダイオード９２は、ゲート電極３ｔ、ゲート絶縁膜、アモルファスシリコン膜からなる半導体膜１ｔ、高濃度Ｎ型不純物がドープされたアモルファスシリコン膜からなるコンタクト層がこの順に積層されたボトムゲート構造を有している。半導体膜１ｔのうち、ソース側の端部には、ソース電極６ｔの一部が重なっており、ドレイン側の端部には、ドレイン電極６ｕが重なっている。ソース電極６ｔおよびドレイン電極６ｕの表面側には下層側絶縁膜２２（図６（ｃ）参照）が形成されており、下層側絶縁膜２２の上層に形成された中継電極８１ｔは、下層側絶縁膜２２に形成されたコンタクトホール２２ｗ、２２ｙを介してソース電極６ｔおよびドレイン電極６ｕに電気的に接続しているとともに、下層側絶縁膜２２およびゲート絶縁膜２１に形成されたコンタクトホール２２ｘを介して、ゲート電極３ｔに電気的に接続している。また、上層側絶縁膜２３には、コンタクトホール２３ｘが形成されており、かかるコンタクトホール２３ｘを介してバイアス線５ａの主線部分５ｃが中継電極８１ｔに電気的に接続している。このように構成したＭＩＳ型ダイオード９２では、ソースがカソードとして機能し、ドレインがアノードとして機能する。
【００４７】
（データ線６ａに対する静電保護回路の構成）
図７（ａ）、（ｂ）、（ｃ）は各々、本発明の実施の形態１に係る固体撮像装置１００においてデータ線５ａに対して設けたデータ線用の静電保護回路の構成を示す回路図、このデータ線用の静電保護回路の平面構成を示す平面図、およびデータ線用の静電保護回路の断面構成を示す断面図であり、図７（ｃ）は図７（ｂ）のＣ１−Ｃ１′断面図に相当する。なお、データ線用の静電保護回路７ｃの保護ダイオード９ｃは、基本的な構成がバイアス線用の静電保護回路７ｃの保護ダイオード９ａと同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。また、図７（ｂ）では、走査線３ａおよびそれと同時形成された薄膜は細い実線で示し、データ線６ａおよびそれと同時形成された薄膜は細い一点鎖線で示し、電界効果型トランジスタ３０の半導体膜（能動層）と同時形成された半導体膜は細くて短い点線で示し、光電変換素子８０の第１電極８１ａと同時形成された導電膜は細くて長い点線で示してある。
【００４８】
図７（ａ）に示すように、データ線用の静電保護回路７ｃの保護ダイオード９ｃも、保護ダイオード９ａと同様、ＭＩＳ型の半導体素子においてドレインあるいはソースとゲートを接続させてなる２つのＭＩＳ型ダイオード９１、９２を逆向きに並列接続した逆バイアスダイオード素子である。かかるＭＩＳ型ダイオード９１、９２も、保護ダイオード９ａのＭＩＳ型ダイオード９１、９２と同様、撮像領域１００ｃに形成された各種配線や各半導体素子と同時形成されてなる。
【００４９】
すなわち、図７（ｂ）、（ｃ）に示すように、保護ダイオード９ｃにおいても、ＭＩＳ型ダイオード９１は、ゲート電極３ｓ、ゲート絶縁膜２１、アモルファスシリコン膜からなる半導体膜１ｓ、高濃度Ｎ型不純物がドープされたアモルファスシリコン膜からなるコンタクト層４ｓ、４ｔがこの順に積層されたボトムゲート構造を有している。半導体膜１ｓのうち、ソース側の端部には、コンタクト層４ｔを介してソース電極６ｔの一部が重なっており、ドレイン側の端部には、コンタクト層４ｓを介してドレイン電極６ｓが重なっている。ソース電極６ｔおよびドレイン電極６ｓの表面側には下層側絶縁膜２２（図７（ｃ）参照）が形成されており、下層側絶縁膜２２の上層には、図４を参照して説明した光電変換素子８０の第１電極８１ａと同時形成された中継電極８１ｗ、８１ｔが形成されている。中継電極８１ｗは、下層側絶縁膜２２に形成されたコンタクトホール２２ｔを介してドレイン電極６ｓに電気的に接続しているとともに、下層側絶縁膜２２およびゲート絶縁膜２１に形成されたコンタクトホール２２ｚ、２２ｚを介して、静電保護用定電位線７１においてＸ方向に延在している部分７１ａ、およびゲート電極３ｓに電気的に接続している。このように構成したＭＩＳ型ダイオード９１では、ソースがカソードとして機能し、ドレインがアノードとして機能する。
【００５０】
また、ＭＩＳ型ダイオード９２についての断面の図示は省略するが、図７（ｂ）に示すように、ＭＩＳ型ダイオード９２は、ゲート電極３ｔ、ゲート絶縁膜、アモルファスシリコン膜からなる半導体膜１ｔ、高濃度Ｎ型不純物がドープされたアモルファスシリコン膜からなるコンタクト層がこの順に積層されたボトムゲート構造を有している。半導体膜１ｔのうち、ソース側の端部には、ソース電極６ｔの一部が重なっており、ドレイン側の端部には、ドレイン電極６ｕが重なっている。ソース電極６ｔおよびドレイン電極６ｕの表面側には下層側絶縁膜２２（図７（ｃ）参照）が形成されており、下層側絶縁膜２２の上層に形成された中継電極８１ｕは、下層側絶縁膜２２に形成されたコンタクトホール２２ｙを介して、データ線６ａの一部からなるドレイン電極６ｗに電気的に接続しているとともに、下層側絶縁膜２２およびゲート絶縁膜２１に形成されたコンタクトホール２２ｘを介して、ゲート電極３ｔに電気的に接続している。このように構成したＭＩＳ型ダイオード９２では、ソースがカソードとして機能し、ドレインがアノードとして機能する。
【００５１】
このように構成した保護ダイオード９ｂにおいて、１本のデータ線６ａに２つのＭＩＳ型ダイオード９１、９２が接続されているが、１本のデータ線６ａに接続しているＭＩＳ型ダイオード９１、９２のチャネル幅の和Ｗ1は、１本のデータ線６ａに接続する各画素１００ａの電界効果型トランジスタ３０のチャネル幅の総和Ｗ2より小さく設定してある。このため、データ線６ａの電位がＭＩＳ型ダイオード９１、９２を介してリークするとしても、かかるリークの影響は無視することができる。ＭＩＳ型ダイオード９１、９２のチャネル幅の和Ｗ1については、１本のデータ線６ａに接続する各画素１００ａの電界効果型トランジスタ３０のチャネル幅の総和Ｗ2の１／１０倍以下であることが好ましく、１／１００倍であればより好ましい。すなわち、各画素１００ａの電界効果型トランジスタ３０のチャネル幅が１０μｍ程度で、接続する数が１００であれば、ＭＩＳ型ダイオード９１、９２のチャネル幅の和Ｗ1は１ｍｍ以下、好ましくは１００μｍ以下、さらに好ましくは１０μｍ以下である。なお、データ線６ａの電位が各画素１００ａの電界効果型トランジスタ３０を介してリークするとしても、かかるリークの影響は無視することができる。
【００５２】
（走査線３ａに対する静電保護回路の構成）
走査線用の静電保護回路７ｂの保護ダイオード９ｂの構成は、保護ダイオード９ｂと同様に構成されるので、説明を省略する。すなわち、走査線用の静電保護回路７ｂでも、データ線用の静電保護回路７ｃと同様、データ線６ａと同時形成された配線と、走査線３ａと同時形成された配線との間に双方向ダイオード素子（保護ダイオード９ｂ／ＭＩＳ型ダイオード９１、９２）を形成することになるので、保護ダイオード９ｂの構成は、保護ダイオード９ｃと同様、図７を参照して説明したように構成される。
【００５３】
（静電保護用定電位線７１に印加する電位）
図８（ａ）、（ｂ）は、本発明の実施の形態１に係る固体撮像装置１００で用いた保護ダイオードを構成するＭＩＳ型ダイオード一つ分の電流−電圧特性を示す説明図、および当該保護ダイオードの電流−電圧特性を示す説明図である。
【００５４】
図６および図７に示すように構成した保護ダイオード９ａ、９ｂ、９ｃにおいて、１つのＭＩＳ型ダイオード９１、９２の電流−電圧特性は、図８（ａ）に示すように表されることから、それらを逆方向に並列に電気的に接続した保護ダイオード９ａ、９ｂ、９ｃの電流−電圧特性は、図８（ｂ）に示すように表される。これらの図から分るように、両端に印加される電圧が小さいとリーク電流が急激に小さい。
【００５５】
そこで、本形態では、静電保護用定電位線７１には、定電位として、図５を参照して説明したプリセット電圧Ｖpを印加する。このような電圧であれば、データ線６ａとの電位差が小さいので、データ線６ａに対する静電保護を行なっても、データ線６ａから静電保護用定電位線７１へのリーク電流が小さいので、各画素１００ａからデータ線６ａを介して読出回路１２０に出力される信号に劣化が発生しない。すなわち、静電保護用定電位線７１にバイアス電圧VBを印加すると、５Ｖ程度の電位差が生じるため、プリセット電圧Vｐを印加した場合に比較して、リーク電流が大きくなり、各画素１００ａからデータ線６ａを介して読出回路１２０に出力される信号に劣化が発生しやすい。また、静電保護用定電位線７１にプリセット電圧Ｖpを印加した構成であれば、走査線３ａ、データ線６ａ、およびバイアス線５ａ（主線部分５ｃ）と、静電保護用定電位線７１との電位差が小さいので、配線の交差部分での絶縁破壊を防止することができる。
【００５６】
（本形態の主な効果）
以上説明したように、本形態の固体撮像装置１００では、撮像領域１００ｃ内で延在しているバイアス線５ａに対しても、保護ダイオード９ａを介して静電保護用定電位線７１に電気的に接続している構成を採用したため、バイアス線５ａに侵入した静電気によって画素１００ａで静電破壊が発生することを防止することができる。
【００５７】
また、本形態の固体撮像装置１００では、走査線３およびデータ線６ａに対しても、保護ダイオード９ｂ、９ｃを介して静電保護用定電位線７１に電気的に接続している構成を採用したため、走査線３およびデータ線６ａに侵入した静電気によって画素１００ａで静電破壊が発生することを防止することができる。
【００５８】
また、バイアス線５ａ、走査線３およびデータ線６ａに対する静電保護を行なうにあたって、共通の静電保護用定電位線７１を用いたが、静電保護用定電位線７１に印加する電圧は、プリセット電圧Ｖpである。従って、静電保護用定電位線７１とデータ線６ａとの電位差が小さいので、データ線６ａに対する静電保護を行なっても、データ線６ａから静電保護用定電位線７１へのリーク電流が小さい。従って、各画素１００ａからデータ線６ａを介して読出回路１２０に出力される信号に劣化が発生しない。また、静電保護用定電位線７１にプリセット電圧Ｖpを印加した構成であれば、走査線３ａ、データ線６ａ、およびバイアス線５ａ（主線部分５ｃ）と、静電保護用定電位線７１との電位差が小さいので、配線の交差部分での絶縁破壊を防止することができる。
【００５９】
［実施の形態２］
図９は、本発明の実施の形態２に係る固体撮像装置の電気的構成を示すブロック図である。なお、本形態の基本的な構成は、実施の形態１と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
【００６０】
図９に示すように、本形態の固体撮像装置１００でも、実施の形態１と同様、ベース基板１０上の撮像領域１００ｃの外側には、撮像領域１００ｃを囲むように静電保護用定電位線が形成されているが、本形態では、２本の静電保護用定電位線７１、７２が二重に形成されている。ここで、静電保護用定電位線７１、７２のうち、外側の静電保護用定電位線７２は、撮像領域１００ｃを完全に囲むように閉塞した矩形形状に形成されているのに対して、内側の静電保護用定電位線７１は、撮像領域１００ｃの４辺のうち、３辺のみに沿って延在しており、読出回路１２０が配置されている側とは反対側の辺に対向する部分には形成されていない。バイアス線５ａの主線部分５ｃは、静電保護用定電位線７１が途切れている部分でＸ方向に延在している。
【００６１】
本形態でも、静電保護用定電位線７１、７２において、Ｘ方向に延在している部分は、図４を参照して説明した走査線３ａと同時形成された導電膜からなり、Ｙ方向に延在している部分は、図４を参照して説明したデータ線６ａと同時形成された導電膜からなる。このため、撮像領域１００ｃの周りを囲むように静電保護用定電位線７１、７２を形成しても、静電保護用定電位線７１、７２は、バイアス線５ａの主線部分５ｃ、走査線３ａ、およびデータ線６ａと短絡することなく交差している。
【００６２】
このように構成した静電保護用定電位線７１、７２を利用して静電保護回路を構成するにあたって、本形態では、複数のバイアス線５ａからＸ方向に延在している主線部分５ｃと、静電保護用定電位線７１との間には、保護ダイオード９ａを備えたバイアス線用の静電保護回路７ａが構成されている。また、複数本の走査線３ａと、静電保護用定電位線７１においてＹ方向に延在している部分７１ｂとの各交差に対応する位置には、保護ダイオード９ｂを備えた走査線用の静電保護回路７ｂが構成されている。さらに、複数本のデータ線６ａと、静電保護用定電位線７１においてＸ方向に延在している部分７１ａとの各交差に対応する位置には、保護ダイオード９ｃを備えたデータ線用の静電保護回路７ｃが構成されている。従って、本形態では、バイアス線用の静電保護回路７ａの保護ダイオード９ａ、走査線用の静電保護回路７ｂの保護ダイオード９ｂ、およびデータ線用の静電保護回路７ｃの保護ダイオード９ｃはいずれも、共通の静電保護用定電位線７１に電気的に接続されている。
【００６３】
ここで、静電保護用定電位線７１と静電保護用定電位線７２とは、そのベース基板１０の角に相当する部分で保護ダイオード９ｅを介して電気的に接続されており、本形態では、プリセット電圧Ｖpが直接、印加されているのは、静電保護用定電位線７２のみである。
【００６４】
このように構成した固体撮像装置１００において、保護ダイオード９ａ、９ｂ、９ｃは、図６および図７を参照して説明したように、ＭＩＳ型の半導体素子においてドレインあるいはソースとゲートを接続させてなる２つのＭＩＳ型ダイオード９１、９２を逆向きに並列接続した逆バイアスダイオード素子である。また、保護ダイオード９ｅも、保護ダイオード９ａ、９ｂ、９ｃと同様、ＭＩＳ型の半導体素子においてドレインあるいはソースとゲートを接続させてなる２つのＭＩＳ型ダイオード９１、９２を逆向きに並列接続した逆バイアスダイオード素子である。
【００６５】
このように本形態でも、撮像領域１００ｃ内で延在しているバイアス線５ａ、走査線３およびデータ線６ａの各々に対して、保護ダイオード９ａ、９ｂ、９ｃを備えた静電保護回路７ａ、７ｂ、７ｃを構成したので、バイアス線５ａ、走査線３およびデータ線６ａに侵入した静電気によって画素１００ａで静電破壊が発生することを防止することができる。
【００６６】
また、保護ダイオード９ｅを介して電気的に接続された静電保護用定電位線７１、７２のうち、静電保護用定電位線７１に保護ダイオード９ａ、９ｂ、９ｃを接続する一方、静電保護用定電位線７２にプリセット電圧Ｖpを印加している。このため、静電保護用定電位線７１とデータ線６ａとの電位差が小さくすることができるので、データ線６ａに対する静電保護を行なっても、データ線６ａから静電保護用定電位線７１へのリーク電流が小さい。従って、各画素１００ａからデータ線６ａを介して読出回路１２０に出力される信号に劣化が発生しない。また、静電保護用定電位線７２にプリセット電圧Ｖpを印加した構成であれば、走査線３ａ、データ線６ａ、およびバイアス線５ａ（主線部分５ｃ）と、静電保護用定電位線７１、７２との電位差が小さいので、配線の交差部分での絶縁破壊を防止することができる。
【００６７】
［実施の形態３］
図１０は、本発明の実施の形態３に係る固体撮像装置の電気的構成を示すブロック図である。なお、本形態の基本的な構成は、実施の形態１、２と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
【００６８】
図１０に示すように、本形態の固体撮像装置１００でも、実施の形態１と同様、ベース基板１０上の撮像領域１００ｃの外側には、撮像領域１００ｃを囲むように静電保護用定電位線が形成されているが、本形態では、３本の静電保護用定電位線７１、７２、７３が三重に形成されている。ここで、静電保護用定電位線７１、７２、７３のうち、最も外側の静電保護用定電位線７３は、撮像領域１００ｃを完全に囲むように閉塞した矩形形状に形成されているのに対して、内側の静電保護用定電位線７１、７２は、撮像領域１００ｃの４辺のうち、３辺のみに沿って延在しており、読出回路１２０が配置されている側とは反対側の辺に対向する部分には形成されていない。バイアス線５ａの主線部分５ｃは、静電保護用定電位線７１、７２が途切れている部分でＸ方向に延在している。
【００６９】
本形態でも、静電保護用定電位線７１、７２、７３において、Ｘ方向に延在している部分は、図４を参照して説明した走査線３ａと同時形成された導電膜からなり、Ｙ方向に延在している部分は、図４を参照して説明したデータ線６ａと同時形成された導電膜からなる。このため、撮像領域１００ｃの周りを囲むように静電保護用定電位線７１、７２、７３を形成しても、静電保護用定電位線７１、７２は、バイアス線５ａの主線部分５ｃ、走査線３ａ、およびデータ線６ａと短絡することなく交差している。
【００７０】
このように構成した静電保護用定電位線７１、７２、７３を利用して静電保護回路を構成するにあたって、本形態では、複数のバイアス線５ａからＸ方向に延在している主線部分５ｃと、静電保護用定電位線７１との間には、保護ダイオード９ａを備えたバイアス線用の静電保護回路７ａが構成されている。また、複数本の走査線３ａと、静電保護用定電位線７１においてＹ方向に延在している部分７１ｂとの各交差に対応する位置には、保護ダイオード９ｂを備えた走査線用の静電保護回路７ｂが構成されている。さらに、複数本のデータ線６ａと、静電保護用定電位線７１においてＸ方向に延在している部分７１ａとの各交差に対応する位置には、保護ダイオード９ｃを備えたデータ線用の静電保護回路７ｃが構成されている。従って、本形態では、バイアス線用の静電保護回路７ａの保護ダイオード９ａ、走査線用の静電保護回路７ｂの保護ダイオード９ｂ、およびデータ線用の静電保護回路７ｃの保護ダイオード９ｃはいずれも、共通の静電保護用定電位線７１に電気的に接続されている。
【００７１】
ここで、静電保護用定電位線７１と静電保護用定電位線７２とは、ベース基板１０の角に相当する部分で保護ダイオード９ｅを介して電気的に接続されており、静電保護用定電位線７２と静電保護用定電位線７３とは、ベース基板１０の角に相当する部分で保護ダイオード９ｆを介して電気的に接続されている。かかる静電保護用定電位線７１、７２、７３に定電位を印加するにあたって、本形態では、プリセット電圧Ｖpが直接、印加されているのは、静電保護用定電位線７３のみである。
【００７２】
このように構成した固体撮像装置１００において、保護ダイオード９ａ、９ｂ、９ｃは、図６および図７を参照して説明したように、ＭＩＳ型の半導体素子においてドレインあるいはソースとゲートを接続させてなる２つのＭＩＳ型ダイオード９１、９２を逆向きに並列接続した逆バイアスダイオード素子である。また、保護ダイオード９ｅ、９ｆも、保護ダイオード９ａ、９ｂ、９ｃと同様、ＭＩＳ型の半導体素子においてドレインあるいはソースとゲートを接続させてなる２つのＭＩＳ型ダイオード９１、９２を逆向きに並列接続した逆バイアスダイオード素子である。
【００７３】
このように本形態でも、撮像領域１００ｃ内で延在しているバイアス線５ａ、走査線３およびデータ線６ａの各々に対して、保護ダイオード９ａ、９ｂ、９ｃを備えた静電保護回路７ａ、７ｂ、７ｃを構成したので、バイアス線５ａ、走査線３およびデータ線６ａに侵入した静電気によって画素１００ａで静電破壊が発生することを防止することができる。
【００７４】
また、保護ダイオード９ｅを介して電気的に接続された静電保護用定電位線７１、７２、７３のうち、静電保護用定電位線７１に保護ダイオード９ａ、９ｂ、９ｃを接続する一方、静電保護用定電位線７３にプリセット電圧Ｖpを印加している。このため、静電保護用定電位線７１とデータ線６ａとの電位差が小さいので、データ線６ａに対する静電保護を行なっても、データ線６ａから静電保護用定電位線７１へのリーク電流が小さい。従って、各画素１００ａからデータ線６ａを介して読出回路１２０に出力される信号に劣化が発生しない。また、静電保護用定電位線７３にプリセット電圧Ｖpを印加した構成であれば、走査線３ａ、データ線６ａ、およびバイアス線５ａ（主線部分５ｃ）と、静電保護用定電位線７１、７２、７３との電位差が小さいので、配線の交差部分での絶縁破壊を防止することができる。
【００７５】
［実施の形態４］
図１１は、本発明の実施の形態４に係る固体撮像装置の電気的構成を示すブロック図である。なお、本形態の基本的な構成は、実施の形態１と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
【００７６】
図１１に示すように、本形態の固体撮像装置１００でも、実施の形態１と同様、ベース基板１０上の撮像領域１００ｃの外側には、撮像領域１００ｃを囲むように静電保護用定電位線７１が形成され、かかる静電保護用定電位線７１にはプリセット電圧Ｖpが印加されている。また、本形態でも、実施の形態１と同様、複数のバイアス線５ａからＸ方向に延在している主線部分５ｃと、静電保護用定電位線７１との間には、保護ダイオード９ａを備えたバイアス線用の静電保護回路７ａが構成されている。また、複数本の走査線３ａと、静電保護用定電位線７１においてＹ方向に延在している部分７１ｂとの各交差に対応する位置には、保護ダイオード９ｂを備えた走査線用の静電保護回路７ｂが構成されている。
【００７７】
但し、本形態では、複数本のデータ線６ａと静電保護用定電位線７１においてＸ方向に延在している部分７１ａとの各交差に対応する位置には、図１および図７を参照して説明した保護ダイオード９ｃが形成されていない。
【００７８】
このため、バイアス線５ａおよび走査線３に侵入した静電気によって画素１００ａで静電破壊が発生することを防止する目的に静電保護回路７ａ、７ｃを設けた場合でも、データ線６ａから静電保護用定電位線７１へのリーク電流を無視することができる。従って、各画素１００ａからデータ線６ａを介して読出回路１２０に出力される信号に劣化が発生しない。また、静電保護用定電位線７１にプリセット電圧Ｖpを印加した構成であれば、走査線３ａ、データ線６ａ、およびバイアス線５ａ（主線部分５ｃ）と、静電保護用定電位線７１との電位差が小さいので、配線の交差部分での絶縁破壊を防止することができる。
【００７９】
なお、本形態のように、バイアス線５ａや走査線３には静電保護回路７ａ、７ｃを設けるが、データ線６ａに対しては静電保護回路を設けないという構成は、実施の形態２、３に適用してもよい。
【００８０】
［実施の形態５］
図１２は、本発明の実施の形態５に係る固体撮像装置の電気的構成を示すブロック図である。図１３（ａ）、（ｂ）、（ｃ）は各々、本発明の実施の形態５に係る固体撮像装置１００においてデータ線６ａに対して設けた静電保護回路の構成を示す回路図、この第１静電保護回路の平面構成を示す平面図、および第１静電保護回路の断面構成を示す断面図であり、図１３（ｃ）は図１３（ｂ）のＤ１−Ｄ１′断面図に相当する。
【００８１】
実施の形態１〜４では、全ての保護ダイオードに、ＭＩＳ型の半導体素子においてドレインあるいはソースとゲートを接続させてなる２つのＭＩＳ型ダイオードを逆向きに並列接続した逆バイアスダイオード素子を用いたが、本形態では、逆バイアスダイオード素子と、高電位の静電保護用定電位線に対して逆バイアス状態で電気的に接続された高電位側保護ダイオード、および低電位の静電保護用定電位線に逆バイアス状態で電気的に接続された低電位側保護ダイオードを備えた逆バイアスダイオード素子とを併用する形態を説明する。なお、本形態では、逆バイアスダイオード素子と逆バイアスダイオード素子とを併用した構成を実施の形態２に適用した例である。従って、本形態の基本的な構成は、実施の形態１と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
【００８２】
図１２に示すように、本形態の固体撮像装置１００でも、実施の形態２と同様、ベース基板１０上の撮像領域１００ｃの外側には、撮像領域１００ｃを囲むように、２本の静電保護用定電位線７１、７２が二重に形成されている。
【００８３】
但し、本形態では、実施の形態２と違って、静電保護用定電位線７１、７２はいずれも、撮像領域１００ｃを完全に囲むように閉塞した矩形形状に形成されている。また、バイアス線５ａの主線部分５ｃは、撮像領域１００ｃを完全に囲むように閉塞した矩形形状に形成されており、後述する低電位線７８の一部を構成している。
【００８４】
本形態でも、上記実施の形態と同様、静電保護用定電位線７１、７２において、Ｘ方向に延在している部分は、図４を参照して説明した走査線３ａと同時形成された導電膜からなり、Ｙ方向に延在している部分は、図４を参照して説明したデータ線６ａと同時形成された導電膜からなる。このため、撮像領域１００ｃの周りを囲むように静電保護用定電位線７１、７２を形成しても、静電保護用定電位線７１、７２は、バイアス線５ａの主線部分５ｃ、走査線３ａ、およびデータ線６ａと短絡することなく交差している。
【００８５】
このように構成した静電保護用定電位線７１、７２を利用して静電保護回路を構成するにあたって、本形態では、複数のバイアス線５ａからＸ方向に延在している主線部分５ｃと、静電保護用定電位線７１との間には、保護ダイオード９ａを備えたバイアス線用の静電保護回路７ａが構成されている。また、複数本の走査線３ａと、静電保護用定電位線７１においてＹ方向に延在している部分７１ｂとの各交差に対応する位置には、保護ダイオード９ｂを備えた走査線用の静電保護回路７ｂが構成されている。
【００８６】
ここで、静電保護用定電位線７１と静電保護用定電位線７２とは、そのベース基板１０の角に相当する部分で保護ダイオード９ｅを介して電気的に接続されており、本形態では、プリセット電圧Ｖpが直接、印加されているのは、静電保護用定電位線７２のみである。このため、走査線３ａ、データ線６ａ、およびバイアス線５ａ（主線部分５ｃ／低電位線７８）と、静電保護用定電位線７１、７２との電位差が小さいので、配線の交差部分での絶縁破壊を防止することができる。
【００８７】
なお、保護ダイオード９ａ、９ｃ、９ｃは、図６および図７を参照して説明したように、ＭＩＳ型の半導体素子においてドレインあるいはソースとゲートを接続させてなる２つのＭＩＳ型ダイオード９１、９２を逆向きに並列接続した逆バイアスダイオード素子である。
【００８８】
さらに、本形態では、複数本のデータ線６ａに対しても静電保護回路７ｃが構成されているが、本形態では、データ線６ａに対する静電保護回路７ｃには、図１３を参照して説明する逆バイアスダイオード素子が用いられており、図６および図７を参照して説明した双方向ダイオード素子が用いられていない。
【００８９】
本形態では、データ線６ａに対する静電保護回路７ｃを構成するにあたって、図１２および図１３（ａ）に示すように、データ線６ａに対する静電保護回路７ｃでは、まず、ベース基板１０上に、撮像領域１００ｃを囲むように、データ線６ａに印加される最高電位以上の高電位が印加された高電位線７７と、データ線６ａに印加される最低電位以下の低電位が印加された低電位線７８とが形成されている。かかる高電位線７７および低電位線７８は、各々が独立して撮像領域１００ｃを囲む共通線として形成されており、各々異なる電位が印加されている。
【００９０】
本形態においては、後述する理由から、低電位線７８に対して、バイアス線５ａに印加する電位（バイアス電圧ＶB）と同一の電位を印加する。このため、複数本のバイアス線５ａが接続する主線部分５ｃは低電位線７８の一部を構成しており、低電位線７８は、複数本のバイアス線５ａに対する主線としても機能する。なお、バイアス線５ａと低電位線７８とは異なる層間に形成されているので、絶縁膜に形成したコンタクトホールを介して電気的に接続した構造が採用されている。
【００９１】
また、静電保護回路７ｃでは、ベース基板１０における撮像領域１００ｃの外側領域に、データ線６ａと高電位線７７との交差に対応する位置でデータ線６ａおよび高電位線７７に逆バイアス状態で電気的に接続された高電位側保護ダイオード９７と、データ線６ａと低電位線７８との交差に対応する位置でデータ線６ａおよび低電位線７８に逆バイアス状態で電気的に接続された低電位側保護ダイオード９８とが形成されている。
【００９２】
かかる高電位線７７、低電位線７８、高電位側保護ダイオード９７、および低電位側保護ダイオード９８は、図１３（ｂ）、（ｃ）に示すように、撮像領域１００ｃに形成された各種配線や各半導体素子と同時形成されてなる。
【００９３】
まず、高電位線７７および低電位線７８はいずれも、データ線６ａと交差するＸ方向に延在している部分が、図４を参照して説明した走査線３ａと同時形成された導電膜からなり、データ線６ａと平行なＹ方向に延在している部分が、図４を参照して説明したデータ線６ａと同時形成された導電膜からなり、データ線６ａと交差する方向に延在している部分と、データ線６ａと平行に延在している部分とは、絶縁膜に形成されたコンタクトホールを介して電気的に接続されている。
【００９４】
高電位側保護ダイオード９７は、図４を参照して説明した電界効果型トランジスタ３０と略同一の構成のＭＩＳ型の半導体素子においてドレインとゲートを接続させてなるＭＩＳ型ダイオード素子からなる。すなわち、高電位側保護ダイオード９７は、ゲート電極３ｇ、ゲート絶縁膜２１、アモルファスシリコン膜からなる半導体膜１ｉ、高濃度Ｎ型不純物がドープされたアモルファスシリコン膜からなるコンタクト層４ｉ、４ｊがこの順に積層されたボトムゲート構造を有しており、半導体膜１ｉのうち、ソース側の端部には、コンタクト層４ｉを介してソース電極６ｊが重なっており、ドレイン側の端部には、コンタクト層４ｉを介してデータ線６ａの一部が重なっている。また、ソース電極６ｊおよびデータ線６ａの表面側には下層側絶縁膜２２が形成されており、下層側絶縁膜２２の上層には、図４を参照して説明した光電変換素子８０の第１電極８１ａと同時形成された中継電極８１ｇが形成されている。
【００９５】
中継電極８１ｇは、下層側絶縁膜２２に形成されたコンタクトホール２２ｊを介してソース電極６ｊに電気的に接続しているとともに、下層側絶縁膜２２およびゲート絶縁膜２１に形成されたコンタクトホール２２ｉを介して高電位線７７に電気的に接続している。このように構成した高電位側保護ダイオード９７では、高電位線７７の側に接続するソースがカソードとして機能し、データ線６ａの側に接続するドレインがアノードとして機能する。
【００９６】
低電位側保護ダイオード９８についいては断面の図示を省略するが、図１３（ｂ）に示すように、高電位側保護ダイオード９７と同様、図４を参照して説明した電界効果型トランジスタ３０と略同一の構成のＭＩＳ型の半導体素子においてドレインとゲートを接続させてなるＭＩＳ型ダイオード素子からなる。すなわち、低電位側保護ダイオード９８は、ゲート電極３ｅ、ゲート絶縁膜２１、アモルファスシリコン膜からなる半導体膜１ｊ、高濃度Ｎ型の不純物がドープされたアモルファスシリコン膜からなるコンタクト層がこの順に積層されたボトムゲート構造を有しており、半導体膜１ｊのうち、ドレイン側の端部には、コンタクト層を介してドレイン電極６ｋ重なっており、ソース側の端部には、コンタクト層を介してデータ線６ａの一部が重なっている。また、ドレイン電極６ｋおよびデータ線６ａドの表面側には下層側絶縁膜２２が形成されており、下層側絶縁膜２２の上層には、図４を参照して説明した光電変換素子８０の第１電極８１ａと同時形成された中継電極８１ｈが形成されている。ここで、中継電極８１ｈは、下層側絶縁膜２２に形成されたコンタクトホール２２ｍを介してドレイン電極６ｋに電気的に接続しているとともに、下層側絶縁膜２２およびゲート絶縁膜２１に形成されたコンタクトホール２２ｐ、２２ｒを介してゲート電極３ｈおよび低電位線７８に電気的に接続している。このように構成した低電位側保護ダイオード９８では、低電位線７８の側に接続するドレインがアノードとして機能し、データ線６ａの側に接続するソースがカソードとして機能する。
【００９７】
このように構成した静電保護回路７ｃにおいては、１本のデータ線６ａに２つの保護ダイオード（高電位側保護ダイオード９７、および低電位側保護ダイオード９８）が接続されているが、１本のデータ線６ａに接続している高電位側保護ダイオード９７および低電位側保護ダイオード９８のチャネル幅の和Ｗ1は、１本のデータ線６ａに接続する各画素１００ａの電界効果型トランジスタ３０のチャネル幅の総和Ｗ2より小さく設定してある。このため、データ線６ａの電位が高電位側保護ダイオード９７、および低電位側保護ダイオード９８を介してリークするとしても、かかるリークの影響は無視することができる。高電位側保護ダイオード９７および低電位側保護ダイオード９８のチャネル幅の和Ｗ1については、１本のデータ線６ａに接続する各画素１００ａの電界効果型トランジスタ３０のチャネル幅の総和Ｗ2の１／１０倍以下であることが好ましく、１／１００倍であればより好ましい。すなわち、各画素１００ａの電界効果型トランジスタ３０のチャネル幅が１０μｍ程度で、接続する数Ｎが１００であれば、高電位側保護ダイオード９７、および低電位側保護ダイオード９８のチャネル幅の和Ｗ1は１ｍｍ以下、好ましくは１００μｍ以下、さらに好ましくは１０μｍ以下である。なお、データ線６ａの電位が各画素１００ａの電界効果型トランジスタ３０を介してリークするとしても、かかるリークの影響は無視することができる。
【００９８】
静電保護回路７ｃでは、高電位線７７には、データ線６ａに印加される最高電位以上の電位を印加し、低電位線７８には、データ線６ａに印加される最低電位以下の電位を印加する必要がある。ここで、図５を参照して説明したように、データ線６ａはプリセット電位Ｖpにセットされた後、フィードスルー電位Ｖ1分だけ高電位側に動く。かかるフィードスルー電圧Ｖ1は、ゲート電圧をゲートオン電圧Ｖghにする際、データ線６ａが振られる電位である。ここで、１画素の走査線３ａとデータ線６ａ間の寄生容量（電界効果型トランジスタ３の寄生容量や、走査線３ａとデータ線６ａの交差部の容量等）をＣp、データ線容量をＣdとすると、下式
（Ｃp／Ｃd）×（Ｖgh−Ｖgl）
のようになり、プリセット電位Ｖpとフィードスルー電圧Ｖ1を足したものがデータ線６ａに印加される電位の最高値である。一般にフィードスルー電圧Ｖ１は設計次第であるが、１Ｖ以下である。従って、本形態では、プリセット電位Ｖpより１Ｖ以上大きい電位を高電位線７７に印加する。
【００９９】
このように本形態では、データ線６ａに対する静電保護回路７ｃでは、データ線６ａと高電位線７７との間に逆バイアス状態の高電位側保護ダイオード９７を設け、データ線６ａと低電位線７８との間に逆バイアス状態の低電位側保護ダイオード９８を設けている。このため、静電保護回路７ｃでは、高電位側保護ダイオード９７および低電位側保護ダイオード９８が常に逆バイアス状態にあるので、データ線６ａに対して静電保護回路７ｃを設けた場合でも、データ線６ａからのリーク電流を極めて低いレベルとすることができる。また、データ線６ａには、個別の定電位線（高電位線７７および低電位線７８）を設けたため、データ線６ａの電位に適した電位を高電位線７７および低電位線７８に設定することができる。従って、図８（ａ）に示す電流−電圧特性において、高電位側保護ダイオード９７および低電位側保護ダイオード９８に加わる逆バイアス電圧が低いので、データ線６ａに対して静電保護回路７ｃを設けた場合でも、データ線６ａからのリーク電流は無視できるレベルである。それ故、本形態によれば、データ線６ａからのリーク電流によって、各画素１００ａで受光に応じて発生した電気信号が劣化することがないので、分解能の高い固体撮像装置１００を実現することができる。
【０１００】
さらに、本形態では、静電保護回路７ｃでは、低電位線７８にはバイアス電圧ＶBを印加しているため、新たな電源回路としては、高電位線７７に印加すべき電位を生成する電源回路を設ければよく、電源部の回路構成を簡素化できるという利点がある。
【０１０１】
［その他の実施の形態］
上記実施の形態１では、図２（ａ）に示すように、電界効果型トランジスタのドレインは、光電変換素子８０の第１電極８１ａ（カソード）に電気的接続し、バイアス線５ａは、光電変換素子８０の第２電極８５ａ（アノード）に電気的接続していたが、図２（ｂ）に示すように、電界効果型トランジスタのドレインに対して電気的接続する光電変換素子８０の第１電極８１ａがアノードとして用いられる構成でもよく、この場合、バイアス線５ａに電気的接続する光電変換素子８０の第２電極８５ａはカソードとなる。具体例としては、第１電極８１ａ上に高濃度Ｐ型半導体層８４ａ、Ｉ型半導体層８３、高濃度Ｎ型半導体層８３ａの順番に形成してもよい。かかる図２（ｂ）に示す構成の場合も、光電変換素子８０には、バイアス線５ａを介して逆バイアスが印加されるなど、基本的な動作は同一であるが、信号の電位レベルの高低は、図１４に示すように、図５に示すパターンと相違する。それ故、例えば、実施の形態５では、高電位線７７には、プリセット電位Ｖpより１Ｖ高い電位を印加し、低電位線７８には、バイアス電圧を印加したが、図２（ｂ）に示す構成の場合、低電位線７８には、プリセット電位Ｖpより１Ｖ低い電位を印加し、高電位線７７にはバイアス電圧ＶBを印加すればよい。
【０１０２】
上記実施の形態１〜５では、光電変換素子８０としてＰＩＮフォトダイオードを用いたが、それに限る必要はなくＰＮフォトダイオードを用いてもよく、さらには、ＭＩＳ型、ショットキー型の光電変換素子８０を用いてもよい。
【０１０３】
上記実施の形態１〜５では、電界効果型トランジスタ３０として、アモルファスシリコン膜を用いたＴＦＴを例に説明したが、微結晶シリコン膜や、ポリシリコン膜、単結晶シリコン層を用いた薄膜トランジスタを電界効果型トランジスタ３０として用いてもよい。また、上記実施の形態１〜５では、電界効果型トランジスタ３０として、ベース基板１０の下層側から上層側に向かってゲート電極３ｂ、ゲート絶縁膜２１および半導体膜２ａ（能動層）が順に積層されたボトムゲート構造を備えていたが、ベース基板１０の下層側から上層側に向かって半導体膜（能動層）、ゲート絶縁膜およびゲート電極が順に積層されたトップゲート構造を備える構造であってもよい。かかるトップゲート構造を採用した場合において、ゲート電極の側から光が入射するように構成する場合、ゲート電極をＩＴＯ膜などの透光性導電膜を用いれば、能動層への光の入射を効率よく行なうことができる。また、電界効果型トランジスタ３０の構造については、スタガ型、逆スタガ型、コプラナー型、逆コプラナー型のいずれであってもよい。
【０１０４】
上記実施の形態１〜５では、画素スイッチング素子として、Ｎ型の電界効果型トランジスタ３０を用いたが、画素スイッチング素子として、Ｐ型の電界効果型トランジスタ３０を用いてもよい。この場合、上記の説明と極性を反転すれば、上記実施の形態１〜５と同様な構成を実現することができる。
【図面の簡単な説明】
【０１０５】
【図１】本発明の実施の形態１に係る固体撮像装置の電気的構成を示すブロック図である。
【図２】（ａ）、（ｂ）は、本発明を適用した固体撮像装置の各画素構成を示す回路図、および別の画素構成を示す回路図である。
【図３】本発明を適用した固体撮像装置の外観を模式的に示す説明図である。
【図４】（ａ）、（ｂ）は各々、本発明の実施の形態１に係る固体撮像装置において、隣接する複数の画素の平面図、およびその１つ分の断面図である。
【図５】本発明の実施の形態１に係る固体撮像装置における撮像動作において１走査期間中の信号波形を示す説明図である。
【図６】（ａ）、（ｂ）、（ｃ）は各々、本発明の実施の形態１に係る固体撮像装置においてバイアス線に対して設けた静電保護回路の構成を示す回路図、この静電保護回路の平面構成を示す平面図、および静電保護回路の断面構成を示す断面図である。
【図７】（ａ）、（ｂ）、（ｃ）は各々、本発明の実施の形態１に係る固体撮像装置においてデータ線に対して設けた静電保護回路の構成を示す回路図、この静電保護回路の平面構成を示す平面図、および静電保護回路の断面構成を示す断面図である。
【図８】（ａ）、（ｂ）は、本発明の実施の形態１に係る固体撮像装置で用いた保護ダイオードを構成するＭＩＳ型ダイオード一つ分の電流−電圧特性を示す説明図、および当該保護ダイオードの電流−電圧特性を示す説明図である。
【図９】本発明の実施の形態２に係る固体撮像装置の電気的構成を示すブロック図である。
【図１０】本発明の実施の形態３に係る固体撮像装置の電気的構成を示すブロック図である。
【図１１】本発明の実施の形態４に係る固体撮像装置の電気的構成を示すブロック図である。
【図１２】本発明の実施の形態５に係る固体撮像装置の電気的構成を示すブロック図である。
【図１３】（ａ）、（ｂ）、（ｃ）は各々、本発明の実施の形態５に係る固体撮像装置においてデータ線に対して設けた静電保護回路の構成を示す回路図、この静電保護回路の平面構成を示す平面図、および静電保護回路の断面構成を示す断面図である。
【図１４】本発明を適用した別の固体撮像装置における撮像動作において１走査期間中の信号波形を示す説明図である。
【図１５】本発明の参考例に係る固体撮像装置の電気的構成を示すブロック図である。
【符号の説明】
【０１０６】
３ａ・・走査線、５ａ・・バイアス線、５ｃ・・バイアス線の主線部分、６ａ・・データ線、１０・・ベース基板、７ａ・・バイアス線に対する静電保護回路、７ｂ・・走査線に対する静電保護回路、７ｃ・・データ線に対する静電保護回路、９ａ、９ｂ、９ｃ、９ｅ、９ｆ・・保護ダイオード（双方向ダイード素子）、３０・・電界効果型トランジスタ、７１、７２、７３・・静電保護用定電位線、７７・・高電位線（静電保護用定電位線）、７８・・低電位線（静電保護用定電位線）、８０・・光電変換素子、８１ａ・・光電変換素子の第１電極、８５ａ・・光電変換素子の第２電極、９１、９２・・ＭＩＳ型ダイオード、９７・・高電位側保護ダイオード、９８・・低電位側保護ダイオード、１００・・固体撮像装置、１００ａ・・画素、１００ｃ・・撮像領域
【図１】
2009302092.tif 000003
【図２】
2009302092.tif 000004
【図３】
2009302092.tif 000005
【図４】
2009302092.tif 000006
【図５】
2009302092.tif 000007
【図６】
2009302092.tif 000008
【図７】
2009302092.tif 000009
【図８】
2009302092.tif 000010
【図９】
2009302092.tif 000011
【図１０】
2009302092.tif 000012
【図１１】
2009302092.tif 000013
【図１２】
2009302092.tif 000014
【図１３】
2009302092.tif 000015
【図１４】
2009302092.tif 000016
【図１５】
2009302092.tif 000017