(57)【要約】【課題】電子シャッタ電圧、画像ムラ、白キズの低減や、電子シャッタ電圧のばらつき、白キズ特性のばらつきの抑制を行うことにより、固体撮像装置の特性を向上することを目的とする。【解決手段】撮像素子形成領域であるエピタキシャル層の下層に、ノンドープ不純物拡散防止層１０３，Ａｓ以外の化合物が含有する非Ａｓ系不純物拡散防止層あるいはＳｉ：ＣまたはＳｉＧｅＣからなる不純物拡散層を設けることにより、エピタキシャル層に不純物が拡散することを防止することができるため、電子シャッタ電圧、画像ムラを低減させながら、電子シャッタ電圧のばらつきを抑制し、固体撮像装置の特性を向上することができる。【選択図】図１
2009283726.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に成長されたエピタキシャル層上に撮像部となる素子が形成されてなる固体撮像装置であって、
前記半導体基板上に、
前記エピタキシャル層の下部領域に形成される低抵抗層と、
前記エピタキシャル層と前記低抵抗層の間に形成される非Ａｓ系不純物拡散防止層と
を有することを特徴とする固体撮像装置。
【請求項２】
前記非Ａｓ系不純物拡散防止層が、ノンドープ層であることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記非Ａｓ系不純物拡散防止層が、Ｓｉ：Ｃ層、あるいはＳｉＧｅＣ層であることを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記Ｓｉ：Ｃ層、あるいはＳｉＧｅＣ層が、前記エピタキシャル層よりも電気抵抗が低いことを特徴とする請求項３記載の固体撮像装置。
【請求項５】
前記低抵抗層が、低抵抗エピタキシャル層であることを特徴とする請求項１〜請求項４のいずれかに記載の固体撮像装置。
【請求項６】
前記半導体基板が前記低抵抗層であることを特徴とする請求項１〜請求項４のいずれかに記載の固体撮像装置。
【請求項７】
前記半導体基板が、全域において炭素が略均一に分布されていることを特徴とする請求項１〜請求項６のいずれかに記載の固体撮像装置。
【請求項８】
半導体基板全域に炭素が略均一に分布する半導体基板上に成長されたエピタキシャル層上に撮像部となる素子が形成されてなる固体撮像装置であって、
前記エピタキシャル層の下部領域の前記半導体基板に形成されるＡｓを含む低抵抗層を有することを特徴とする固体撮像装置。
【請求項９】
前記Ａｓを含む低抵抗層が、前記半導体基板表面にＡｓが導入された層であることを特徴とする請求項８記載の固体撮像装置。
【請求項１０】
前記炭素が３×１０１６〜１．５×１０１７ａｔｏｍｓ／ｃｍ３の濃度範囲で含まれていることを特徴とする請求項７〜請求項９のいずれかに記載の固体撮像装置。
【請求項１１】
半導体基板に成長されたエピタキシャル層上に撮像部となる素子が形成されてなる固体撮像装置の製造方法であって、
前記半導体基板上に低抵抗層を形成する工程と、
前記低抵抗層上に非Ａｓ系不純物拡散防止層を形成する工程と、
前記非Ａｓ系不純物拡散防止層上に前記エピタキシャル層を形成する工程と
を有することを特徴とする固体撮像装置の製造方法。
【請求項１２】
前記非Ａｓ系不純物拡散防止層を形成する工程が、ノンドープエピタキシャル層を形成する工程であることを特徴とする請求項１１記載の固体撮像装置の製造方法。
【請求項１３】
前記非Ａｓ系不純物拡散防止層を形成する工程が、Ｓｉ：Ｃ層、あるいはＳｉＧｅＣ層を形成する工程であることを特徴とする請求項１１記載の固体撮像装置の製造方法。
【請求項１４】
前記Ｓｉ：Ｃ層、あるいはＳｉＧｅＣ層を形成する工程が、前記半導体基板表面にＣ、あるいは、ＧｅとＣをイオン注入する工程であることを特徴とする請求項１３記載の固体撮像装置の製造方法。
【請求項１５】
前記Ｓｉ：Ｃ層、あるいはＳｉＧｅＣ層を形成する工程が、前記半導体基板上にＳｉ：Ｃエピタキシャル層、あるいは、ＳｉＧｅＣエピタキシャル層を形成する工程であることを特徴とする請求項１４記載の固体撮像装置の製造方法。
【請求項１６】
前記Ｓｉ：Ｃ層、あるいはＳｉＧｅＣ層が、前記エピタキシャル層よりも低抵抗であることを特徴とする請求項１３〜請求項１５のいずれかに記載の固体撮像装置の製造方法。
【請求項１７】
半導体基板に成長されたエピタキシャル層上に撮像部となる素子が形成されてなる固体撮像装置の製造方法であって、
前記半導体基板上にＡｓを含む低抵抗層を形成する工程と、
前記低抵抗層上に前記エピタキシャル層を形成する工程とを
有することを特徴とする固体撮像装置の製造方法。
【請求項１８】
前記半導体基板が単結晶から形成されており、前記Ａｓを含む低抵抗層を形成する工程が、単結晶製造時にＡｓをドープする工程であることを特徴とする請求項１７記載の固体撮像装置の製造方法。
【請求項１９】
前記Ａｓを含む低抵抗層を形成する工程が、前記半導体基板表面にＡｓをイオン注入する工程であることを特徴とする請求項１７記載の固体撮像装置の製造方法。
【請求項２０】
前記半導体基板が、全域において炭素が略均一に分布されていることを特徴とする請求項１１〜請求項１９のいずれかに記載の固体撮像装置の製造方法。
【請求項２１】
炭素濃度が３×１０１６〜１．５×１０１７ａｔｏｍｓ／ｃｍ３の範囲に含まれていることを特徴とする請求項２０記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン基板上に撮像素子形成領域となるエピタキシャル層が形成される固体撮像装置及びその製造方法に関する。
【背景技術】
【０００２】
一般に、固体撮像装置では、低抵抗基板上に高抵抗エピタキシャル層を成長し、その上に撮像部を形成する（第１の従来例と称す）。あるいは、基板上に低抵抗エピタキシャル層と高抵抗エピタキシャル層を順に成長し、その上に撮像部を形成する。その結果、高抵抗基板上に撮像部を形成する場合と比べて、電子シャッタ電圧を大幅に低減できる（第２の従来例と称す）。第２の従来例の場合、電子シャッタ電圧を低減できるだけでなく、基板の抵抗に制約がなく、基板の不純物濃度の不均一さが固体撮像装置の特性に反映されることもない。尚、従来、基板やエピタキシャル層にドープする不純物としてＰ（リン）を用いている。
【０００３】
ところが、Ｐは拡散係数が大きいため、エピタキシャル層が一層である第１の従来例では、高温熱処理を受けると、Ｐが基板からエピタキシャル層へ拡散して、不純物濃度が安定なエピタキシャル層を形成することができない。しかも、エピタキシャル層が一層であるので、基板の不純物濃度の不均一さが固体撮像装置の特性に反映され、特に、電子シャッタ電圧のばらつきや画像ムラの問題が生じる。
【０００４】
また、エピタキシャル層が二層である第２の従来例では、高温熱処理を受けると、Ｐが下層側のエピタキシャル層から上層側のエピタキシャル層へ拡散して、不純物濃度が安定な上層側のエピタキシャル層を形成することができない。微細化に伴い、飽和電荷量を確保するため必然的にイオン注入が深くなり、また、電子シャッタ電圧を低減するためエピタキシャル層も薄くなるため、上層側のエピタキシャル層の抵抗ばらつきが固体撮像装置の特性に反映され、特に、電子シャッタ電圧のばらつきが生じる。
【０００５】
更に、固体撮像装置では、エピタキシャル成長時や素子形成プロセス時の重金属汚染による白キズを低減するため、ゲッタリング技術が適用されている。ゲッタリング技術とは、重金属不純物（Ｆｅ，Ｎｉ等）を半導体基板の素子形成領域から除去する技術である。代表的なゲッタリング技術であるＩＧ（Ｉｎｔｒｉｎｓｉｃ  Ｇｅｔｔｅｒｉｎｇ）では、熱処理により半導体基板内部にＢＭＤ（Ｂｕｌｋ  Ｍｉｃｒｏ  Ｄｅｆｅｃｔ）と呼ばれる酸素析出物を発生させ、これによる歪み応力により重金属不純物を捕獲している。
【０００６】
近年、電子シャッタ電圧と画像ムラを低減し、同時に白キズを低減する技術が開発されている。例えば、特許文献１は、基板にＡｓ及びＣをイオン注入し、その上にエピタキシャル層を形成する技術を開示している。ＡｓはＰと比べて拡散係数が小さいため、基板からエピタキシャル層への拡散が少ない。また、基板中にＣをイオン注入すれば、ＢＭＤの発生が促進することにより歪み応力が増大し、ゲッタリング効果が向上する。
【特許文献１】特開平６−１６３４１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、発明者らが研究開発を進めたところ、基板にＡｓ（ヒ素）をイオン注入し、その上にエピタキシャル層を形成すれば、電子シャッタ電圧と画像ムラを低減することができるものの、Ａｓが撮像部の形成領域であるエピタキシャル層に拡散することにより、製造された素子間で電子シャッタ電圧のばらつきが大きくなることが判明した。素子間の電子シャッタ電圧のばらつきが大きくなれば、その分を見込んで実際に印加する電圧の設定値を高めなければならないため、固体撮像装置の低電力化を妨げることになる。
【０００８】
本発明は、電子シャッタ電圧、画像ムラを低減させながら、電子シャッタ電圧のばらつきの抑制を行うことにより、固体撮像装置の特性を向上することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の固体撮像装置は、半導体基板に成長されたエピタキシャル層上に撮像部となる素子が形成されてなる固体撮像装置であって、前記半導体基板上に、前記エピタキシャル層の下部領域に形成される低抵抗層と、前記エピタキシャル層と前記低抵抗層の間に形成される非Ａｓ系不純物拡散防止層とを有することを特徴とする。
【００１０】
また、前記非Ａｓ系不純物拡散防止層が、ノンドープ層であることを特徴とする。
また、前記非Ａｓ系不純物拡散防止層が、Ｓｉ：Ｃ層、あるいはＳｉＧｅＣ層であることを特徴とする。
【００１１】
また、前記Ｓｉ：Ｃ層、あるいはＳｉＧｅＣ層が、前記エピタキシャル層よりも電気抵抗が低いことを特徴とする。
また、前記低抵抗層が、低抵抗エピタキシャル層であることを特徴とする。
【００１２】
また、前記半導体基板が前記低抵抗層であることを特徴とする。
また、前記半導体基板が、全域において炭素が略均一に分布されていることを特徴とする。
【００１３】
また、半導体基板全域に炭素が略均一に分布する半導体基板上に成長されたエピタキシャル層上に撮像部となる素子が形成されてなる固体撮像装置であって、前記エピタキシャル層の下部領域の前記半導体基板に形成されるＡｓを含む低抵抗層を有することを特徴とする。
【００１４】
また、前記Ａｓを含む低抵抗層が、前記半導体基板表面にＡｓが導入された層であることを特徴とする。
また、前記炭素が３×１０１６〜１．５×１０１７ａｔｏｍｓ／ｃｍ３の濃度範囲で含まれていることを特徴とする。
【００１５】
さらに、本発明の固体撮像装置の製造方法は、半導体基板に成長されたエピタキシャル層上に撮像部となる素子が形成されてなる固体撮像装置の製造方法であって、前記半導体基板上に低抵抗層を形成する工程と、前記低抵抗層上に非Ａｓ系不純物拡散防止層を形成する工程と、前記非Ａｓ系不純物拡散防止層上に前記エピタキシャル層を形成する工程とを有することを特徴とする。
【００１６】
また、前記非Ａｓ系不純物拡散防止層を形成する工程が、ノンドープエピタキシャル層を形成する工程であることを特徴とする。
また、前記非Ａｓ系不純物拡散防止層を形成する工程が、Ｓｉ：Ｃ層、あるいはＳｉＧｅＣ層を形成する工程であることを特徴とする。
【００１７】
また、前記Ｓｉ：Ｃ層、あるいはＳｉＧｅＣ層を形成する工程が、前記半導体基板表面にＣ、あるいは、ＧｅとＣをイオン注入する工程であることを特徴とする。
また、前記Ｓｉ：Ｃ層、あるいはＳｉＧｅＣ層を形成する工程が、前記半導体基板上にＳｉ：Ｃエピタキシャル層、あるいは、ＳｉＧｅＣエピタキシャル層を形成する工程であることを特徴とする。
【００１８】
また、前記Ｓｉ：Ｃ層、あるいはＳｉＧｅＣ層が、前記エピタキシャル層よりも低抵抗であることを特徴とする。
また、半導体基板に成長されたエピタキシャル層上に撮像部となる素子が形成されてなる固体撮像装置の製造方法であって、前記半導体基板上にＡｓを含む低抵抗層を形成する工程と、前記低抵抗層上に前記エピタキシャル層を形成する工程とを有することを特徴とする。
【００１９】
また、前記半導体基板が単結晶から形成されており、前記Ａｓを含む低抵抗層を形成する工程が、単結晶製造時にＡｓをドープする工程であることを特徴とする。
また、前記Ａｓを含む低抵抗層を形成する工程が、前記半導体基板表面にＡｓをイオン注入する工程であることを特徴とする。
【００２０】
また、前記半導体基板が、全域において炭素が略均一に分布されていることを特徴とする。
また、炭素濃度が３×１０１６〜１．５×１０１７ａｔｏｍｓ／ｃｍ３の範囲に含まれていることを特徴とする。
【００２１】
以上により、電子シャッタ電圧、画像ムラを低減させながら、電子シャッタ電圧のばらつきの抑制を行うことにより、固体撮像装置の特性を向上することができる。
【発明の効果】
【００２２】
以上のように、撮像素子形成領域であるエピタキシャル層の下層に、ノンドープ不純物拡散防止層，Ａｓ以外が添加された不純物拡散防止層あるいはＳｉ：ＣまたはＳｉＧｅＣからなる不純物拡散層を設けることにより、エピタキシャル層に不純物が拡散することを防止することができるため、電子シャッタ電圧、画像ムラを低減させながら、電子シャッタ電圧のばらつきを抑制し、固体撮像装置の特性を向上することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明を実施するための最良の形態について、図面を参照して詳細に説明する。
（実施の形態１）
実施の形態１における固体撮像装置および固体撮像装置の製造方法は、低抵抗エピタキシャル層と高抵抗エピタキシャル層との間にノンドープエピタキシャル不純物拡散防止層あるいはＡｓ以外が添加された不純物拡散防止層である非Ａｓ系不純物拡散層を設けることを特徴とする。低抵抗エピタキシャル層と高抵抗エピタキシャル層との間にノンドープエピタキシャル不純物拡散防止層あるいは非Ａｓ系不純物拡散層を設けることにより、エピタキシャル層に不純物が拡散することを防止することができるため、電子シャッタ電圧、画像ムラを低減させながら、電子シャッタ電圧のばらつきを抑制し、固体撮像装置の特性を向上することができる。
【００２４】
以下、実施の形態１における固体撮像装置および固体撮像装置の製造方法について説明する。
図１は、実施の形態１に係る固体撮像装置の下地層の断面を模式的に示す図である。図１に示す固体撮像装置は、例えばシリコン基板１０１等の半導体基板、低抵抗エピタキシャル層１０２、ノンドープエピタキシャル層１０３、高抵抗エピタキシャル層１０４を下地層として備える。シリコン基板１０１は、例えば、ＣＺ（Ｃｚｏｃｈｒａｌｓｋｉ）法により引き上げられたシリコン単結晶をスライスしてなるものであり、Ｐを含有している。
【００２５】
低抵抗エピタキシャル層１０２は、膜厚が５μｍ、抵抗率が０．１Ωｃｍ程度であり、Ｎ型不純物としてはＰをドープしている。ノンドープエピタキシャル層１０３は、不純物拡散防止層として機能し、膜厚が１μｍ、抵抗率が１００Ωｃｍ以上であり、不純物はドープしていない。高抵抗エピタキシャル層１０４は、膜厚が４μｍ、抵抗率が１２Ωｃｍ程度であり、シリコン結晶からなり撮像部である素子形成領域を有している。
【００２６】
図２は、実施の形態１に係る固体撮像装置の断面を模式的に示す図である。図２に示した固体撮像装置は、図１に示した下地層上に製造されている。固体撮像装置は、シリコン基板１０１、低抵抗エピタキシャル層１０２、ノンドープエピタキシャル層１０３、高抵抗エピタキシャル層１０４、ゲート絶縁膜２０９、ゲート電極２１０、反射防止膜２１７、遮光膜２１９、層間絶縁膜２１８、表面保護膜２２０を備える。図２は、固体撮像素子の１画素のみを示している。
【００２７】
シリコン基板１０１、低抵抗エピタキシャル層１０２、ノンドープエピタキシャル層１０３は、図１を用いて説明したとおりである。高抵抗エピタキシャル層１０４は、ｐ型ウェル領域２０４、ｎ型領域２０５、２０７、ｐ型領域２０８、２１３、２１５、２１６を有する。ｎ型領域２０５はｐ型ウェル領域２０４、ｐ型領域２１３、２１５、２１６に囲まれている。そのためｎ型領域２０５にポテンシャル井戸が形成される。ポテンシャル井戸が形成された領域が光検出部となる。ｎ型領域２０７は、ｐ型領域２０８、２１３、２１５に囲まれている。そのためｎ型領域２０７にポテンシャル井戸が形成される。ポテンシャル井戸が形成された領域が垂直転送部となる。
【００２８】
ゲート絶縁膜２０９、ゲート電極２１０、反射防止膜２１７、遮光膜２１９、層間絶縁膜２１８、表面保護膜２２０は、固体撮像装置の一般的な構成要素であり、しかも本発明の本質部分ではないため、説明を省略する。
【００２９】
次に、本発明の固体撮像装置の製造方法について図２，図３を用いて説明する。
まず、図３は、実施の形態１に係る固体撮像装置の下地層の製造過程を示す工程断面図である。最初に、シリコン基板１０１を準備し、洗浄、乾燥させる。シリコン基板１０１は、例えば、ＣＺ（Ｃｚｏｃｈｒａｌｓｋｉ）法により引き上げられたシリコン単結晶をスライスしてなるものである。
【００３０】
次に、シリコン基板１０１上に、低抵抗エピタキシャル層１０２、ノンドープエピタキシャル層１０３、高抵抗エピタキシャル層１０４を成長させる。エピタキシャル成長は成長温度を９５０℃〜１１５０℃とした常圧ＣＶＤ法により実施することとする。
【００３１】
次に、上記半導体基板から固体撮像装置を製造する工程について説明する。
高抵抗エピタキシャル層１０３に、イオン注入によりｐ型ウェル領域２０４及びｎ型領域２０５を形成する。次に、高抵抗エピタキシャル層１０３の表面に、熱酸化によりゲート絶縁膜２０９を形成する。この後、イオン注入により、ｐ型領域２１３、２１５、ｎ型領域２０７、ｐ型領域２０８を形成する。さらに、ゲート絶縁膜２０９上にゲート電極２１０を形成してからｐ型領域２１６を形成し、反射防止膜２１７、層間絶縁膜２１８、遮光膜２１９、表面保護膜２２０を形成する。
【００３２】
次に、上記の製造方法で作成した半導体基板の、抵抗率のプロファイルを測定結果について、図４を用いて説明する。図４は半導体基板の抵抗率のプロファイルを示す図であり、従来、ならびに、本発明における半導体基板の抵抗率のプロファイルを示している。図４から明らかなように、ノンドープエピタキシャル層１０３で不純物の拡散が防止されるため、低抵抗エピタキシャル層１０２とノンドープエピタキシャル層１０３の界面は急峻であり、高抵抗エピタキシャル層１０４の抵抗率はほぼ一定であり、この領域に固体撮像装置を形成することができる。
【００３３】
次に、上記の製造方法でＣＣＤ型固体撮像装置を作製し、電子シャッタ電圧を測定した。固体撮像装置の画素数は５００万画素であり、サンプル数はそれぞれ１００個である。
特許文献１の方法で作製した従来の固体撮像装置から得られた電子シャッタ電圧の平均値を基準として規格化した場合、電子シャッタ電圧は、従来が１．０、本発明が０．８となった。電子シャッタ電圧のばらつき（最大値と最小値との差）は、従来が０．４、本発明が０．２となった。この結果から、本発明は従来よりも電子シャッタ電圧、ならびに、そのばらつきを半減できることが分かる。
【００３４】
更に、従来、ならびに、本発明の固体撮像装置の画像評価をした結果、どちらも画像ムラの発生はなかった。
従って、本発明の実施の形態の固体撮像装置およびその製造方法によれば、固体撮像装置が形成される半導体基板として、シリコン基板等の基板上に低抵抗エピタキシャル層および高抵抗エピタキシャル層が形成される半導体基板において、低抵抗エピタキシャル層と高抵抗エピタキシャル層との間にノンドープエピタキシャル不純物拡散防止層あるいはＡｓ以外が添加された不純物拡散防止層である非Ａｓ系不純物拡散層を設けることにより、エピタキシャル層に不純物が拡散することを防止することができるため、電子シャッタ電圧、画像ムラを低減させながら、電子シャッタ電圧のばらつきを抑制し、固体撮像装置の特性を向上することができる。また、エピタキシャル成長炉中の気相拡散による高抵抗エピタキシャル層全体の抵抗低下も防ぐこともできる。
【００３５】
ここでは、低抵抗層として低抵抗エピタキシャル層を用いたが、エピタキシャル成長により形成しない低抵抗層を用いても、同様に高温熱処理による高抵抗エピタキシャル層への不純物を抑制することができ、電子シャッタ電圧、画像ムラを低減させながら、電子シャッタ電圧のばらつきを抑制することができる。また、低抵抗層を用いない場合には、シリコン基板の不純物濃度の不均一さを高抵抗エピタキシャル層へ転写することを防ぐことができる。
【００３６】
また、シリコン基板１０１中に、Ｃを面方向及び深さ方向に略均一に添加することにより、白キズを低減させることができる。ここで、「略均一」とは、シリコン基板１０１中の複数の領域でＣ濃度を測定した場合、その下限値に対する上限値の比が１０以内に収まることをいうものとする。
（実施の形態２）
図５は、実施の形態２に係る固体撮像装置の下地層の断面を模式的に示す図である。図５において、固体撮像装置は、例えばシリコン基板５０１等の半導体基板、不純物拡散層となるＳｉ：Ｃ（あるいはＳｉＧｅＣ）エピタキシャル層５０２、高抵抗エピタキシャル層５０３を下地層として備える。シリコン基板５０１は、例えば、ＣＺ（Ｃｚｏｃｈｒａｌｓｋｉ）法により引き上げられたシリコン単結晶をスライスしてなるものである。Ｓｉ：Ｃ（あるいはＳｉＧｅＣ）エピタキシャル層５０２は、膜厚が５μｍ、抵抗率が０．１Ωｃｍ程度であり、Ｎ型不純物としてはＰをドープしている。高抵抗エピタキシャル層５０３は、膜厚が５μｍであり、シリコン結晶からなり撮像部である素子形成領域を有している。
【００３７】
実施の形態２に係る固体撮像装置は図５に示した下地層上に製造されている。シリコン基板５０１、Ｓｉ：Ｃ（あるいはＳｉＧｅＣ）エピタキシャル層５０２は、図５を用いて説明したとおりである。高抵抗エピタキシャル層５０３、ならびに、その上に形成された固体撮像装置は、実施の形態１と同様であるため、説明を省略する。
【００３８】
次に、本発明の固体撮像装置の製造方法について図６を用いて説明する。
図６は、実施の形態２に係る固体撮像装置の下地層の製造過程を示す工程断面図である。最初に、シリコン基板５０１を準備し、洗浄、乾燥させる。シリコン基板５０１は、例えば、ＣＺ（Ｃｚｏｃｈｒａｌｓｋｉ）法により引き上げられたシリコン単結晶をスライスしてなるものである。次に、シリコン基板５０１上に、Ｓｉ：Ｃ（あるいはＳｉＧｅＣ）エピタキシャル層５０２を成長させる。エピタキシャル成長は成長温度を４９０℃としたＵＨＶ−ＣＶＤ法により実施することとする。
【００３９】
次に、Ｓｉ：Ｃ（あるいはＳｉＧｅＣ）エピタキシャル層５０２上に、高抵抗エピタキシャル層５０３を成長させる。この結果、高抵抗エピタキシャル層５０３が得られるとともに、Ｓｉ：Ｃ（あるいはＳｉＧｅＣ）エピタキシャル層５０２中にＳｉＣ微結晶５０４が点在する状態が得られる。エピタキシャル成長は成長温度を９５０〜１１５０℃とした常圧ＣＶＤ法により実施することとする。成長温度を９５０℃以上としているので、エピタキシャル成長と同時に、Ｓｉ：Ｃ（あるいはＳｉＧｅＣ）エピタキシャル層５０２中にＳｉＣ微結晶５０４を析出させるための熱アニールも実施されることとなる。
【００４０】
次に、上記半導体基板から固体撮像装置を製造する工程であるが、実施の形態１と同様であるため、説明を省略する。
上記の製造方法で半導体基板を作製し、抵抗率のプロファイルを測定すると、Ｓｉ：Ｃ（あるいはＳｉＧｅＣ）エピタキシャル層５０２が不純物の拡散を防止するので、Ｓｉ：Ｃ（あるいはＳｉＧｅＣ）エピタキシャル層５０２と高抵抗エピタキシャル層５０３の界面は急峻となり、また、高抵抗エピタキシャル層５０４の抵抗率はほぼ一定となって、この領域に固体撮像装置を形成することができる。
【００４１】
次に、上記の製造方法でＣＣＤ型固体撮像装置を作製し、電子シャッタ電圧を測定した結果、測定結果については、実施の形態１の場合と変化がなかった。更に、従来、ならびに、本発明の固体撮像装置の画像評価をした結果、どちらも画像ムラの発生はなかった。
【００４２】
従って、本発明の実施の形態の固体撮像装置およびその製造方法によれば、電子シャッタ電圧、画像ムラを低減すると共に、電子シャッタ電圧のばらつきを抑制することができる。
【００４３】
このように、シリコン基板と高抵抗エピタキシャル層の間に不純物拡散層としてＳｉ：Ｃ（あるいはＳｉＧｅＣ）エピタキシャル層を形成する構成とすることにより、高抵抗エピタキシャル層のエピタキシャル成長と同時に、Ｓｉ：Ｃ（あるいはＳｉＧｅＣ）エピタキシャル層中にＳｉＣ微結晶を析出させることができる。ＳｉＣ微結晶はＰやＡｓなどの不純物拡散を促進する格子間Ｓｉ原子や原子空孔をＣ原子によってトラップする効果を有するため、不純物が高抵抗エピタキシャル層に拡散することを抑制でき、画像ムラがなく、電子シャッタ電圧の低減が可能となる。
【００４４】
また、Ｓｉ：Ｃ（あるいはＳｉＧｅＣ）エピタキシャル層としてが高抵抗エピタキシャル層より抵抗が低い、例えば、抵抗率が１２Ωｃｍ程度の低抵抗Ｓｉ：Ｃエピタキシャル層としてもよい。これにより、シャッタ電圧をより低減することができる。
【００４５】
また、実施の形態１と同様に、シリコン基板中に、濃度が３×１０１６〜１．５×１０１７ａｔｏｍｓ／ｃｍ３の範囲のＣを含有する構成とすることもできる。Ｃを含有しなくても、また、Ｃ含有量がその範囲にない場合であっても、不純物が高抵抗エピタキシャル層に拡散することを抑制でき、画像ムラがなく、電子シャッタ電圧の低減が可能となる。シリコン基板中のＣ濃度を、３×１０１６〜１．５×１０１７ａｔｏｍｓ／ｃｍ３の範囲に含まれるようにした場合には、Ｃ濃度が３×１０１６以上なので、ゲッタリングサイトとなるＢＭＤを高密度に形成することができる。その結果、ゲッタリング効果を向上させることができる。また、Ｃ濃度が１．５×１０１７ａｔｏｍｓ／ｃｍ３以下なので、過度にＢＭＤを形成することがない。したがって、転位やスリップの発生による半導体基板の強度低下を防止することができる。
（実施の形態３）
図７は、実施の形態３に係る固体撮像装置の下地層の断面を模式的に示す図である。図７に示すように、固体撮像装置は、例えばシリコン基板７０１等の半導体基板、Ａｓを含む低抵抗層７０２、高抵抗エピタキシャル層７０３を下地層として備える。シリコン基板７０１は、例えば、ＣＺ（Ｃｚｏｃｈｒａｌｓｋｉ）法により引き上げられたシリコン単結晶をスライスしてなるものであり、Ｃ及びＰを含有している。Ｃ濃度は３×１０１６〜１．５×１０１７ａｔｏｍｓ／ｃｍ３の範囲に含まれている。なお、Ｃはシリコン基板７０１中に、面方向及び深さ方向に略均一に分布している。
【００４６】
Ａｓを含む低抵抗層７０２は、抵抗率が０．１Ωｃｍ程度になるようにＡｓがイオン注入されている。高抵抗エピタキシャル層７０３は、膜厚が５μｍ、抵抗率が１２Ωｃｍ程度であり、シリコン結晶からなり撮像部である素子形成領域を有している。
【００４７】
実施の形態３に係る固体撮像装置は図７に示した下地層上に製造されている。シリコン基板７０１、Ａｓを含む低抵抗層７０２は、図７を用いて説明したとおりである。高抵抗エピタキシャル層７０３、ならびに、その上に形成された固体撮像装置は、実施の形態１と同様であるため、説明を省略する。
【００４８】
次に、本発明の固体撮像装置の製造方法について図８を用いて説明する。
図８は、実施の形態３に係る固体撮像装置の下地層の製造過程を示す工程断面図である。最初に、シリコン基板７０１を準備し、洗浄、乾燥させる。シリコン基板７０１は、例えば、ＣＺ（Ｃｚｏｃｈｒａｌｓｋｉ）法により引き上げられたシリコン単結晶をスライスしてなるものであり、引き上げ時に、Ｃを含有する材料をドープする。ここで、Ｃを含有する材料は、半導体基板７０１が３×１０１６〜１．５×１０１７ａｔｏｍｓ／ｃｍ３の濃度範囲でＣを含有することになるように投入される。次に、シリコン基板７０１上に、７５０ｋｅＶの加速エネルギー、５×１０１２ａｔｏｍｓ／ｃｍ２のドーズ量でＡｓをイオン注入し、Ａｓを含む低抵抗層７０２を形成する。
【００４９】
次に、Ａｓを含む低抵抗層７０２上に、高抵抗エピタキシャル層７０３を成長させる。エピタキシャル成長は成長温度を９５０〜１１５０℃とした常圧ＣＶＤ法により実施することとする。
【００５０】
次に、下地層を用いて固体撮像装置を製造する工程であるが、実施の形態１と同様であるため、説明を省略する。
上記の製造方法で下地層を作製し、抵抗率のプロファイルを測定すると、シリコン基板７０１に添加されたＣがＰやＡｓなどの不純物拡散を促進する格子間Ｓｉ原子や原子空孔をトラップする効果を有することにより、低抵抗層７０２に含有されるＡｓが高抵抗エピタキシャル層７０３に拡散することを抑制することができるため、Ａｓを含む低抵抗層７０２と高抵抗エピタキシャル層７０３の界面は急峻となり、また、高抵抗エピタキシャル層７０３の抵抗率はほぼ一定となって、この領域に固体撮像装置を形成することができることがわかる。
【００５１】
次に、上記の製造方法でＣＣＤ型固体撮像装置を作製し、電子シャッタ電圧を測定した結果、実施の形態１の場合と変化がなかった。更に、従来、ならびに、本発明の固体撮像装置の画像評価をした結果、どちらも画像ムラの発生はなかった。
【００５２】
従って、本発明の実施の形態における固体撮像装置およびその製造方法によれば、電子シャッタ電圧、画像ムラを低減しながら、電子シャッタ電圧のばらつきを抑制することができる。
【００５３】
以上のように、シリコン基板製造時に添加されたＣがＰやＡｓなどの不純物拡散を促進する格子間Ｓｉ原子や原子空孔をトラップする効果を有することにより、低抵抗層に含有されるＡｓが高抵抗エピタキシャル層に拡散することを抑制することができるため、電子シャッタ電圧、画像ムラを低減させながら、電子シャッタ電圧のばらつきを抑制し、固体撮像装置の特性を向上することができる。また、シリコン基板全域において炭素を略均一に分布することにより、不純物拡散を促進する格子間Ｓｉ原子や原子空孔がシリコン基板のＣ原子によってトラップされるので、ＰやＡｓ等の不純物が高抵抗エピタキシャル層へ拡散することを抑制できるため、高温熱処理による低抵抗層から高抵抗エピタキシャル層への不純物拡散を抑制でき、電子シャッタ電圧と画像ムラを低減させながら、電子シャッタ電圧のばらつきを抑制し、固体撮像装置の特性を向上することができる。また、ＳｉとＣの共有結合半径の差による歪み場に重金属がゲッタリングされると共に、Ｃの共有結合性により、ゲッタリングした重金属の保持力が高まる。その結果、高抵抗エピタキシャル層の下部に形成されたＣが略均一に分布したシリコン基板にゲッタリングされた重金属が再放出された場合においても、撮像部である素子形成領域まで到達しにくいという利点がある。
【００５４】
また、シリコン基板へのＣの添加を、シリコン基板の製造時に行うことにより、エピタキシャル成長工程の前にＣの添加工程を設ける必要がないため、装置の切り替えを行う必要がなく、不純物の混入の可能性を抑制することができる。
【００５５】
また、Ａｓを含む低抵抗層を結晶引き上げ時にＡｓをドープすることで形成する場合、エピタキシャル層を成長するシリコン基板の結晶性が良いため、エピタキシャル層中の結晶欠陥を少なくできる。一方、Ａｓを含む低抵抗層をシリコン基板表面へのイオン注入で形成する場合、シリコン基板中に残留する結晶欠陥により歪み応力が発生し、ゲッタリング効果が得られる。
【００５６】
また、本実施の形態では、シリコン基板中のＣ濃度は、３×１０１６〜１．５×１０１７ａｔｏｍｓ／ｃｍ３の範囲に含まれているとしたが、必ずしもその範囲には限らない。シリコン基板中のＣ濃度を、３×１０１６〜１．５×１０１７ａｔｏｍｓ／ｃｍ３の範囲に含まれるようにした場合には、Ｃ濃度が３×１０１６以上なので、ゲッタリングサイトとなるＢＭＤを高密度に形成することができる。その結果、ゲッタリング効果を向上させることができる。また、Ｃ濃度が１．５×１０１７ａｔｏｍｓ／ｃｍ３以下なので、過度にＢＭＤを形成することがない。したがって、転位やスリップの発生による半導体基板の強度低下を防止することができる。
【００５７】
以上、本発明に係る固体撮像装置について、実施の形態に基づいて説明したが、本発明はこれらの実施の形態に限られない。例えば、以下のような変形例が考えられる。
（１）  実施の形態では、ＣＺ法による引き上げで単結晶インゴットを育成しているが、これに限らず、単結晶を育成する際に磁場を印加するＭＣＺ法を用いてもよい。
【００５８】
（２）  実施の形態では、ＩＴ−ＣＣＤ型の固体撮像装置を例に挙げているが、これに限らず、エピタキシャル層に撮像部を有し、前記エピタキシャル層の下部に低抵抗層を備えた固体撮像装置であれば同様に適用可能である。
【００５９】
（３）  実施の形態では、シリコン基板を例に挙げているが、これに限らず、ゲルマニウム基板などにも適用可能である。
【産業上の利用可能性】
【００６０】
本発明は、電子シャッタ電圧、画像ムラを低減させながら、電子シャッタ電圧のばらつきの抑制を行うことにより、固体撮像装置の特性を向上することができ、シリコン基板上に撮像素子形成領域となるエピタキシャル層が形成される固体撮像装置及びその製造方法等に有用である。
【図面の簡単な説明】
【００６１】
【図１】実施の形態１に係る固体撮像装置の下地層の断面を模式的に示す図
【図２】実施の形態１に係る固体撮像装置の断面を模式的に示す図
【図３】実施の形態１に係る固体撮像装置の下地層の製造過程を示す工程断面図である。
【図４】半導体基板の抵抗率のプロファイルを示す図
【図５】実施の形態２に係る固体撮像装置の下地層の断面を模式的に示す図
【図６】実施の形態２に係る固体撮像装置の下地層の製造過程を示す工程断面図
【図７】実施の形態３に係る固体撮像装置の下地層の断面を模式的に示す図
【図８】実施の形態３に係る固体撮像装置の下地層の製造過程を示す工程断面図
【符号の説明】
【００６２】
１０１    シリコン基板
１０２    低抵抗エピタキシャル層
１０３    ノンドープエピタキシャル層
１０４    高抵抗エピタキシャル層
２０４    ｐ型ウェル領域
２０５    ｎ型領域
２０７    ｎ型領域
２０８    ｐ型領域
２０９    ゲート絶縁膜
２１０    ゲート電極
２１３    ｐ型領域
２１５    ｐ型領域
２１６    ｐ型領域
２１７    反射防止膜
２１８    層間絶縁膜
２１９    遮光膜
２２０    表面保護膜
５０１    シリコン基板
５０２    Ｓｉ：Ｃ（あるいはＳｉＧｅＣ）エピタキシャル層
５０３    高抵抗エピタキシャル層
５０４    ＳｉＣ微結晶
７０１    シリコン基板
７０２    Ａｓを含む低抵抗層
７０３    高抵抗エピタキシャル層
【図１】
2009283726.tif 000003
【図２】
2009283726.tif 000004
【図３】
2009283726.tif 000005
【図４】
2009283726.tif 000006
【図５】
2009283726.tif 000007
【図６】
2009283726.tif 000008
【図７】
2009283726.tif 000009
【図８】
2009283726.tif 000010