(57)【要約】【課題】表示装置に最適な乱数発生回路を実現する。【解決手段】表示装置は表示パネルと、制御回路と、乱数発生回路とを備え、乱数発生回路は複数のシフトレジスタと、出力回路と、初期値を保持するレジスタとからなり、複数の初期値を備えることで乱数のランダム性を向上させる。また、複数のシフトレジスタからそれぞれ異なる乱数を出力させることが可能なことから、出力回路にて周波数を増加させて出力することが可能となる。また、デジタル信号の反転数を抑えるノイズコントロール信号を付加して液晶表示装置から発生する電磁波ノイズを低減する。また、複数のシフトレジスタの基本クロックを、断続的に停止を繰り替える間欠駆動クロックとすることで、表示装置から発生する電磁波ノイズを低減する。基本クロックは、表示データの転送クロックに同期するクロック、あるいは、表示データの転送クロックに非同期なクロックであってもよい。【選択図】図９
2009237249.tif 000002
【特許請求の範囲】
【請求項１】
表示パネルと、
前記表示パネルの各画素を駆動する駆動回路と、
前記駆動回路に表示データを出力する制御回路とを備え、
前記制御回路には、乱数発生回路が設けられ、
前記乱数発生回路が発生したパルス信号の周波数をｎ倍化して出力する出力回路を有し、
前記乱数発生回路は、ｎ個のシフトレジスタを有し、
前記ｎ個のシフトレジスタの基本クロックは、断続的に停止を繰り返す間欠駆動クロックであり、
前記制御回路は前記表示データの反転を示す反転制御信号を出力することを特徴とする表示装置。
【請求項２】
前記基本クロックは、表示データの転送クロックに同期したクロックであることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記基本クロックは、表示データの転送クロックと非同期のクロックであることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記乱数発生回路は、ｎ個の初期値を格納するレジスタを有することを特徴とする請求項１に記載の表示装置。
【請求項５】
表示パネルと、
前記表示パネルの各画素を駆動する駆動回路と、
前記駆動回路に表示データを出力する制御回路と、
前記制御回路に設けられた乱数発生回路と、
乱数発生回路の初期値を格納するメモリ素子と、
前記乱数発生回路が発生した信号が入力するノイズ発生回路とを備え、
前記乱数発生回路は、ｎ個のシフトレジスタを有し、
前記ｎ個のシフトレジスタの基本クロックは、断続的に停止を繰り返す間欠駆動クロックであり、
前記制御回路は前記表示データの反転を示す反転制御信号を出力することを特徴とする表示装置。
【請求項６】
前記基本クロックは、表示データの転送クロックに同期するクロックであることを特徴とする請求項５に記載の表示装置。
【請求項７】
前記基本クロックは、表示データの転送クロックと非同期のクロックであることを特徴とする請求項５に記載の表示装置。
【請求項８】
前記乱数発生回路は、ｎ個の初期値を格納するレジスタを有することを特徴とする請求項５に記載の表示装置。
【請求項９】
前記乱数発生回路は、前記ｎ個のシフトレジスタに接続した出力回路を有することを特徴とする請求項５に記載の表示装置。
【請求項１０】
表示パネルと、
前記表示パネルに平面的に重ねられたタッチパネルと、
前記表示パネルの各画素を駆動する駆動回路と、
前記駆動回路に表示データを出力する制御回路と、
前記制御回路に設けられた乱数発生回路と、
前記乱数発生回路の初期値を格納するメモリ素子と、
前記乱数発生回路が発生した信号が入力するノイズ発生回路とを備え、
前記乱数発生回路は、ｎ個のシフトレジスタを有し、
前記ｎ個のシフトレジスタの基本クロックは、断続的に停止を繰り返す間欠駆動クロックであり、
前記ノイズ発生回路は、前記乱数発生回路の発生した信号の周波数を変化させ、
前記制御回路はノイズコントロール信号を出力し、前記表示データの反転数を制御することを特徴とする表示装置。
【請求項１１】
前記基本クロックは、表示データの転送クロックに同期するクロックであることを特徴とする請求項１０に記載の表示装置。
【請求項１２】
前記基本クロックは、表示データの転送クロックと非同期のクロックであることを特徴とする請求項１０に記載の表示装置。
【請求項１３】
前記乱数発生回路は、ｎ個の初期値を格納するレジスタを有することを特徴とする請求項１０に記載の表示装置。
【請求項１４】
前記乱数発生回路は、前記ｎ個のシフトレジスタに接続した出力回路を有することを特徴とする請求項１０に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に係り、特に、表示装置に用いられる乱数発生回路に有効な技術に関する。
【背景技術】
【０００２】
中型の液晶表示パネルを有するＴＦＴ（Thin Film Transistor）方式の液晶表示装置は、携帯端末、ノート型パーソナルコンピュータ等の表示部として広く使用されている。
この中型の液晶表示装置では、外部から入力されるデータの入力装置として、タッチパネルを併設するものがある。また、キーボードも外付けの入力装置として従来から用いられている。
これら入力装置から入力されたデータには、秘密保持のため暗号化等の符号化が施される場合がある。符号化のためには一般に乱数が用いられており、表示装置にも乱数発生回路を備える必要が生じていた。
しかしながら、従来の表示装置は乱数発生回路を備えてなく、汎用の表示装置に最適な乱数発生装置について試行されている。
一方、従来から様々な乱数発生回路が提案されており、下記特許文献１には、Ｍ系列と呼ばれる乱数をシフトレジスタにて発生させる回路の記載がある。しかしながら、特許文献１は表示装置に用いられる乱数発生回路について記載のあるものではない。
【０００３】
なお、本願発明に関連する先行技術文献としては以下のものがある。
【特許文献１】特開平０６−０５１９５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前述した表示装置において、ランダム性の高い乱数発生回路を用いると、回路規模が大きくなり、材料費の上昇と設置領域の確保が困難であるといった問題が生じる。
また、表示装置において、電磁波ノイズ（ＥＭＩ）対策のために、回路から出力する信号の電圧変化を抑える要求もある。
乱数発生回路より乱数を発生するとそのランダム性が高いという特徴より、電圧変化が頻繁であり電磁波ノイズが増加するという問題も発生した。
本発明は、前記問題点を解決するためになされたものであり、本発明の目的は、表示装置において、最適な乱数発生回路を用いるとともに、回路規模を抑え、電磁波ノイズの対策も可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
表示パネルと、前記表示パネルの各画素を駆動する駆動回路と、駆動回路に表示データを出力する制御回路とを備え、制御回路には乱数発生回路を設ける。乱数発生回路はｎ個のシフトレジスタを備え、シフトレジスタの基本クロックを、断続的に停止を繰り返す間欠駆動クロックとし、制御回路より出力する。ｎ個のシフトレジスタの出力信号は出力回路に入力する。出力回路ではｎ個のシフトレジスタの出力信号から、ｎ倍の周波数の出力信号を発生させる。シフトレジスタの基本クロックは、表示データの転送クロックに同期し、あるいは、表示データの転送クロックに非同期のクロックでもよい。また、デジタル信号の転送には、信号電圧の変化数によりデジタル信号を反転する反転制御信号を設けた。
【発明の効果】
【０００６】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、ｎ個のシフトレジスタを設けることで、乱数発生回路から発生する乱数のランダム性が向上する。また、ｎ個のシフトレジスタを用いることで、ｎ倍の周波数の信号を乱数として発生させることも可能である。
シフトレジスタの基本クロックを、断続的に停止を繰り返す間欠駆動クロックとすることで、断続的に乱数の発生を停止させ、乱数発生に伴う電磁波ノイズの発生を抑えることが可能である。
デジタル信号の転送に、信号電圧の変化数によりデジタル信号を反転する反転制御信号を設けることで、信号電圧の変化を抑えて電磁波ノイズの発生を抑えることが可能となった。
【発明を実施するための最良の形態】
【０００７】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の実施例である液晶表示装置の概略構成を示すブロック図である。同図に示すように、液晶表示装置は、液晶表示パネル１と走査信号線側回路基板３１と映像信号線側回路基板３２と制御回路基板３３とから構成される。
液晶表示パネル１は、薄膜トランジスタ１０、画素電極１１、対向電極１５等が形成されるＴＦＴ基板２と、カラーフィルタ等が形成されるフィルタ基板（図示せず）とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材（図示せず）により、両基板を貼り合わせると共に、シール材の内側に液晶組成物を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。
なお、本実施例は対向電極１５がＴＦＴ基板２に設けられる所謂横電界方式の液晶表示パネルにも、対向電極１５がフィルタ基板に設けられる所謂縦電界方式の液晶表示パネルにも同様に適用される。
図１においては、図中ｘ方向に延在しｙ方向に並設される走査信号線（ゲート信号線とも呼ぶ）２１と、ｙ方向に延在しｘ方向に並設される映像信号線（ドレイン信号線とも呼ぶ）２２とが設けられており、走査信号線２１とドレイン信号線２２とで囲まれる領域に画素部８が形成されている。
なお、液晶表示パネル１は多数の画素部８をマトリクス状に備えているが、図を解り易くするため、図１では画素部８を１つだけ示している。マトリクス状に配置された画素部８は表示領域９を形成し、各画素部８が表示画像の画素の役割をはたし、表示領域９に画像を表示する。
【０００８】
各画素部８の薄膜トランジスタ１０は、ソースが画素電極１１に接続され、ドレインが映像信号線２２に接続され、ゲートが走査信号線２１に接続される。この薄膜トランジスタ１０は、画素電極１１に表示電圧（階調電圧）を供給するためのスイッチとして機能する。なお、ソース、ドレインの呼び方は、バイアスの関係で逆になることもあるが、ここでは、映像信号線２２に接続される方をドレインと称する。
映像信号線２２は駆動回路６に接続され、駆動回路６からは映像信号が供給される。また、図１において、２５は対向電極（コモン電極）を表しており、図１では対向電極２５に、駆動回路６からコモン電圧が供給されている。走査信号線２１は駆動回路５に接続され、駆動回路５からは走査信号が供給される。
駆動回路５は走査信号線側回路基板３１と接続しており、走査信号線側回路基板３１を介して制御信号が制御回路３から供給され、電源電圧が電源回路４１から供給される。駆動回路６は映像信号線側回路基板３２と接続しており、映像信号線側回路基板３２を介して制御信号が制御回路３から供給され、電源電圧が電源回路４１から供給される。
制御回路３と電源回路４１とは、制御回路基板３３に設けられている。制御回路基板３３には乱数発生回路２００が設けられており、乱数発生回路２００からは乱数が発生する。乱数発生回路２００には伝送配線２０１が接続され、伝送配線２０１により乱数発生回路２００からの信号が映像信号線側回路基板３２等に伝えられる。なお、乱数発生回路２００の詳細については後述する。
また、制御回路３から映像信号線側回路基板３２には表示データ線４６及び表示データ転送クロック線５０が伸びており、表示データ線４６及び表示データ転送クロック線５０は駆動回路６に接続しており、表示データ線４６を介し、表示データ転送クロックに同期して表示データが駆動回路６に供給される。
また、制御回路３から表示データ転送クロックまたは制御回路３で生成された基本クロックが乱数発生回路２００に供給される。なお、基本クロックの詳細については後述する。
制御回路３からは反転制御信号線２０３も出力しており、表示データが反転されているか否かを各駆動回路６に伝達している。なお、反転制御信号についても詳細は後述する。
【０００９】
次に図２を用いて、液晶表示装置１００が適用される端末装置４００について説明する。液晶表示装置１００は端末装置４００の表示部として用いられる。液晶表示装置１００と併設してタッチセンサパネル４２０が設けられ、液晶表示装置１００とタッチセンサパネル４２０とで表示・入力部３００を形成する。
図３に表示・入力部３００の概略正面図を示す。表示・入力部３００は端末装置４００の利用者に、タッチ入力部４１０を示し、入力した情報を表示部４１１に表示する。
利用者はタッチ入力部４１０を指先等で触れることで、接触した位置に表示された情報に基くデータを端末装置４００に入力する。入力されたデータは端末装置４００にて処理され表示部４１１にも確認のため表示される。
なお、この時秘匿性の高いデータの場合には、入力されたデータは暗号化処理等の加工が施される。また、表示部４１１には実際のデータが表示されずに、例えば、アスタリスク等が表示される。
【００１０】
図２に戻ってデータ処理の流れについて説明する。タッチセンサパネル４２０から入力された位置データは、まず入力装置制御回路４２１に伝達されデータ処理されてデータバス４３５を経由してＣＰＵ４３０に転送される。
ＣＰＵ４３０では入力データに対して必要な処理が選択され実行される。液晶表示装置１００に対しては、入力データに基いて表示内容が選択されデータバス４３５を介して画像集積回路４５１に伝達される。
画像集積回路４５１では画像表示に必要な処理が行われ、液晶表示装置１００に対して表示データが出力する。このとき、表示データに暗号化処理等が施されている場合には、液晶表示装置１００側にも乱数発生回路２００が必要となる。
端末装置４００は特に外部通信回路４４１を備えており、ＬＡＮ等の通信回線４４２を利用して遠隔地の中央処理装置４７０とデータのやり取りを行うことで、暗号化処理等が必須となっている。中央処理装置４７０は、例えば、外部通信回路４４１とサーバ４７１とから構成される。なお、符号４３７は端末装置４００の電源回路で、符号４３６は電源線である。
【００１１】
次に図３を用いて表示・入力部３００を説明する。表示・入力部３００は液晶表示装置１００とタッチセンサパネル４２０とが平面的に重ねられて形成されている。図３では利用者から見た表示・入力部３００を示しており、液晶表示装置１００とタッチセンサパネル４２０との区別は示していない。
表示・入力部３００は液晶表示装置１００を用いて、入力を促すようにタッチ入力部４１０を表示する。利用者はタッチ入力部４１０に指先等で接触することでデータを入力する。タッチセンサパネル４２０は、利用者が触れた位置情報を入力装置制御回路４２１を介して端末装置４００に伝える。
端末装置４００はタッチセンサパネル４２０からの位置情報を元に入力データを判断することになる。すなわち、表示・入力部３００では位置情報が重要な意味を持つこととなり、表示画像にも入力装置としての機能が備わっていることとなる。なお、タッチ入力部４１０に利用者が接触した際に、入力動作を確認可能なように入力データを示す領域の表示が変化することがある。例えば、タッチ入力部４１０の数字２を囲む四角内部を利用者が触った場合に、数字２を囲む四角内部の表示が反転したり、背景色が変化したりする。
【００１２】
次に図４に表示・入力部３００の実装形態を示す。表示・入力部３００は利用者に対面するように、端末装置４００の主基板４３１と離れて実装される。また、入出力用基板４３２を分離して設け、ケーブル４３３で主基板４３１と入出力用基板４３２とを接続し、ケーブル４３４で入出力用基板４３２と表示・入力部３００とを接続して実装される場合もある。
入出力用基板４３２には入力装置制御回路４２１と表示制御装置４２２とが設けられる。表示制御装置４２２は液晶表示装置１００に汎用性を持たせるために設けられており、例えば、表示制御装置４２２によりアナログ信号入力にもデジタル信号入力にも対応可能である。
また、デジタル信号にも規格による差異があるので、表示制御装置４２２は画像集積回路４５１の出力する表示データを液晶表示装置１００の制御回路３に受け渡すための処理を行う。また、表示制御装置４２２は液晶表示装置１００用の低電圧差動信号等を出力することも可能である。
【００１３】
図５から図８を用いて、主基板４３１と表示・入力部３００との間で伝送される信号について説明する。主基板４３１内ではデータの転送はデータバス４３５を介して行われるが、画像集積回路４５１からは表示データ規格の信号４４５が表示制御装置４２２に出力している。
この画像集積回路４５１から出力される信号４４５は一般に３Ｖ〜５Ｖで振幅するデジタル信号で、８〜３２ビットのパラレル信号である。よって信号４４５によって発生するノイズが問題となるため、配線の設計には注意が必要である。
次に表示制御装置４２２からは液晶表示装置１００の制御回路３にデジタル信号４４６が出力している。デジタル信号４４６も３Ｖ〜５Ｖで振幅し、８〜６４ビットのパラレル信号である。よって信号４４６によって発生するノイズが問題となるため、配線の設計には注意が必要である。
また、制御回路３から駆動回路６にもデジタル信号４４６が出力している。制御回路３と駆動回路６との間に出力されるデジタル信号４４６は、図１に示すように映像信号線側回路基板３２に形成された表示データ線４６を介して伝送される。
【００１４】
図６は入出力用基板４３２から低電圧差動信号４４７が出力される場合を示している。表示制御装置４２２からの出力はトランスミッタ４４８で低電圧差動信号４４７に変換されている。低電圧差動信号４４７はＥＭＩ対策に有効であるため、発生するノイズはデジタル信号４４６等よりも小さいが、場合によっては低電圧差動信号４４７にもノイズ対策が必要となる。
なお、図６の場合も表示制御装置４２２からトランスミッタ４４８の間はデジタル信号４４６で伝送されており表示制御装置４２２からトランスミッタ４４８の間はノイズ対策が必要となる。
次に図７に入出力用基板４３２から低電圧差動信号４４７が出力され、制御回路３からも低電圧差動信号４４７が出力される場合を示す。制御回路３から低電圧差動信号４４７を出力すると、映像信号線側回路基板３２や走査信号線側回路基板３１上でのＥＭＩ対策に有効である。
なお、制御回路３内部ではデジタル信号で信号が処理されるため、一旦制御回路３内部では低電圧差動信号４４７からデジタル信号に変換され、制御回路３から出力する際に、映像信号線側回路基板３２や走査信号線側回路基板３１用の低電圧差動信号４４７に変換される。
図８は画像集積回路４５１に表示制御装置４２２の機能が含まれる場合を示す。図８では画像集積回路４５１から直接に制御回路３に低電圧差動信号４４７が出力している。この場合では、画像集積回路４５１と制御回路３との間ではノイズの発生が抑えられる。ただし、制御回路３と駆動回路６または駆動回路５の間にデジタル信号４４６を出力している場合は、制御回路３以降のノイズ対策が必要となる。
【００１５】
次に図９を用いて、乱数発生回路２００について説明する。符号２１０は初期値を保持するレジスタで、符号２２０はシフトレジスタ、符号２３０は出力回路である。シフトレジスタ２２０はフリップフロップ２２２の複数段から形成されている。
また、シフトレジスタ２２０は、帰還経路２２１により最終段のフリップフロップ２２２の値を初段に戻して乱数を発生している。シフトレジスタ２２０は後述するように途中の段から値を取り出し帰還経路２２１の値と排他的論理和をとり、演算結果を初段に戻すことで乱数を発生させることが可能である。
シフトレジスタ２２０は単体で乱数を発生させることが可能であるが、図９では並列に８個のシフトレジスタ２２０−１から２２０−８を設け、各シフトレジスタ２２０の出力を出力回路２３０に入力し、出力回路２３０から乱数を出力している。
また、８個のシフトレジスタ２２０−１から２２０−８それぞれに異なった初期値を設定するために、８個のレジスタ２１０を用意し、各レジスタ２１０には異なる初期値を格納している。各シフトレジスタ２２０は動作開始時にレジスタ２１０から異なる初期値を読み込むことで、異なるパターンの乱数を発生することが可能となっている。
【００１６】
また、発生する乱数のランダム性を向上させるために、各シフトレジスタ２２０−１から２２０−８で、基本クロックの周波数を異ならせることも可能である。
さらに、各シフトレジスタ２２０−１から２２０−８で、排他的論理和回路２２３に入力するフリップフロップ２２２の出力段を変更して、異なる帰還経路２２１を形成することで、さらに乱数発生回路２００で発生する乱数のランダム性を向上させることが可能である。
また、各シフトレジスタ２２０−１から２２０−８で、フリップフロップ２２２の段数を異ならせることでランダム性を向上させることも可能である。また、後述するように、乱数発生に伴う電磁波ノイズを低減させるため、各シフトレジスタ２２０−１から２２０−８に入力する基本クロックは断続的停止を繰り返す間欠駆動クロックとすることも可能である。
次に図１０に初期値の転送方法を示す。初期値転送配線２２４により転送される初期値は、初期値転送制御信号線２２５がハイになることで、ＡＮＤ回路２２６を介して各フリップフロップ２２２に格納される。なお、フリップフロップ２２２−１は初段のフリップフロップで、２２２−８は最終段のフリップフロップを示している。
図１１に判定回路２２７を追加したものを示す。シフトレジスタ２２０は全フリップフロップ２２２の初期値が０の場合に乱数を発生させることができないので、判定回路２２７を用いて全フリップフロップ２２２が０で無いかを判定する。
【００１７】
次に図１２にシフトレジスタ２２０の帰還経路２２１について説明する。図１２（ａ）では、最終段のフリップフロップ２２２−８の出力と５段目のフリップフロップ２２２−５との出力とを排他的論理和回路２２３により演算し、その結果を初段のフリップフロップ回路２２２−１に入力することで、乱数を発生している。
図１３（ａ）には初期値（１，０，０，０，０，０，０，０）を設定した場合の乱数が発生する模様を示す。期間Ｔ１では初段のフリップフロップ２２２−１には値“１”が保持され、基本クロックに同期してフリップフロップ２２２−１に保持された値“１”は次段のフリップフロップに転送される。
５段目のフリップフロップ２２２−５に値“１”が保持されると、最終段のフリップフロップ２２２−８が保持する値“０”との間で排他的論理和が演算され、演算結果“１”が初段のフリップフロップ２２２−１に保持され、期間Ｔ６に示す様に（１，０，０，０，０，１，０，０）の値がシフトレジスタ２２０に保持される。以下同様に基本クロックに同期してフリップフロップ２２２間を値が転送される。
このように、ｎ段のシフトレジスタ２２０を用いて乱数発生回路２００を形成すると、（２のｎ乗−１）の周期でＭ系列と呼ばれる乱数を発生することが可能である。
【００１８】
図１２（ｂ）は初段のフリップフロップ２２２−１と２段目のフリップフロップ２２２−２との排他的論理和の演算結果と、最終段のフリップフロップ２２２−８と最終段の１つ手前のフリップフロップ２２２−７との間での排他的論理和の演算結果との間で、更に排他的論理和を演算した結果を初段に入力するシフトレジスタ２２０を示す。このように、ｎ段のシフトレジスタ２２０を用いた乱数発生回路２００は異なる帰還経路２２１を形成することで、異なるパターンを発生する乱数発生回路２００とすることが可能である。
次に、再び図１３を用いて初期値について説明する。図１３（ａ）と図１３（ｂ）とは同じシフトレジスタ２２０の発生する乱数のパターンを示す。図１３（ａ）では初期値（１，０，０，０，０，０，０，０）による乱数のパターンを示しており、図１３（ｂ）では初期値（０，１，０，１，０，１，０，０）による乱数のパターンを示している。
図１３（ａ）と図１３（ｂ）とから明らかなように、同じシフトレジスタ２２０でも、初期値が異なると乱数のパターンが異なっている。図９に示す乱数発生回路２００では、異なる初期値を設定した複数のシフトレジスタ２２０を用いて乱数を発生させており、乱数発生回路２００から発生する乱数のランダム性が向上している。
【００１９】
次に図１４、図１５を用いて複数のシフトレジスタ２２０を用いて乱数発生回路２００を形成した場合の問題点とその解決方法を説明する。
図１４では、シフトレジスタ２２０の出力を一旦第１のラッチ回路２３１で保持し、その後、第２のラッチ回路２３２にデータを保持し、第２のラッチ回路２３２からシフトレジスタ２２０の基本クロックの８倍の周波数で読み出しシリアル出力回路２３３からシリアル信号として出力している。
図１５（ａ）（ｂ）に示すように、第２のラッチ回路２３２に保持されたデータＤ１からＤ８は、図１５（ｃ）に示すように８倍の周波数となり、シリアル出力回路２３３から出力される。
ｎ個のシフトレジスタ２２０を用いて乱数を発生させると、ランダム性は向上するが、ｎ個の異なる乱数が発生することとなる。複数個の乱数を発生させても、実際に乱数を利用する数以上の乱数が発生すると、利用数以上は無駄となってしまう。
そのため、出力回路２３０を設けてｎ倍の周波数のシリアル信号として出力することで、出力した乱数を無駄なく利用することが可能となる。この時、出力回路２３０の出力は、デジタル信号に限らず、低電圧差動信号等を出力することも可能である。なお、出力回路２３０から低電圧差動信号を出力する場合は、伝送配線２０１は対線となる。また、伝送配線２０１は、図１に示すように先端開放の配線に代えて、ループ状の配線としてもよい。
【００２０】
次に図１６に８個のシフトレジスタ２２０を１個の出力回路２３０に入力させる乱数発生回路２００を４個並列に並べた乱数発生回路の組２４０を示す。図１６に示す乱数発生回路の組２４０ではランダム性が向上し、さらに複数の乱数を得ることが可能となっている。
また、各乱数発生回路２００−１、２００−２、２００−３、２００−４では、シフトレジスタ２２０の基本クロックの周波数が異なっており、各乱数発生回路２００−１、２００−２、２００−３、２００−４で発生する乱数のランダム性がより向上している。この場合には、出力回路２３０から出力するシリアル信号の周波数も各乱数発生回路２００−１、２００−２、２００−３、２００−４で異なることになる。
さらに、各乱数発生回路２００−１、２００−２、２００−３、２００−４で、排他的論理和回路２２３に入力するフリップフロップ２２２の出力段を変更し、異なる帰還経路２２１を形成して、さらに乱数発生回路２００で発生する乱数のランダム性を向上することが可能である。
また、各乱数発生回路２００−１、２００−２、２００−３、２００−４で、フリップフロップ２２２の段数を異ならせることによってもランダム性が向上する。この場合には、出力回路２３０から出力するシリアル信号の周波数も各乱数発生回路２００−１、２００−２、２００−３、２００−４で異なることになる。
ここで、乱数発生に伴う電磁波ノイズを低減させるため、各シフトレジスタ２００−１から２００−４に入力する基本クロックは、断続的に停止を繰り返す間欠駆動クロックとすることも可能である。
【００２１】
次に図１７（ａ）に出力回路２３０の出力波形を示す。例えば出力回路２３０から期間Ｐ１にロウレベルの信号が出力し、期間Ｐ２にハイレベルの信号が出力し、期間Ｐ３にロウレベルの信号が出力するような、電圧変化が連続する場合について検討する。
期間Ｐ１と期間Ｐ２の境目では、急激に電圧が上昇するため電磁波ノイズとして図１７（ｂ）に示すような波形の電波が発生する。逆に期間Ｐ２と期間Ｐ３との境界でも急激に電圧が減少することで電波が発生する。
また、出力回路２３０と同じように、前述した画像集積回路４５１と制御回路３との間で転送されるデジタル信号４４６によっても電波が発生する。図１８にデジタル信号４４６等によって液晶表示装置１００から発生する電波６１０の周波数Ｆと強度Ｐとの測定結果の１例を示す。図中符号Ｌ１は液晶表示装置１００から発生する電波６１０の平均的強度を示している。
デジタル信号４４６の基本周波数６２０だけではなく、周波数全般にわたってノイズが発生していることがわかる。
図１９に出力回路２３０に伝送配線２０１を設けた場合の発生電波６３０の様子を示す。乱数発生回路２００による発生電波６３０はＥＭＩの制限電波強度６４０よりも大きく、ノイズとして問題となるレベルとなっている。
【００２２】
電磁波ノイズ対策として、まず、図１８に示すデジタル信号４４６等によって液晶表示装置１００から発生する電波６１０を低減することで、図１９に示す乱数発生回路２００による発生電波６３０を低減することを試みた。
図２０の電波６１０は、ノイズ対策を施したデジタル信号４４６の出力波形を示している。図２０ではシールド等の対策を設け、さらには、デジタル信号４４６の反転数を制御する反転制御信号（ノイズコントロール信号）ＮＣＯＬを付加することで、液晶表示装置１００から発生する電波６１０を低減し、図中Ｌ２で示すように平均的強度を小さくしている。さらに乱数発生回路２００による発生電波６３０も基本クロックを断続的停止を繰り返すクロックとすることで低減し、さらにＥＭＩの制限電波強度６４０以下となるよう出力回路２３０の出力にアッテネータ等を設けた。
図２０に示すように、乱数発生回路２００による発生電波６３０はＥＭＩの制限電波強度６４０以下で、さらに液晶表示装置１００から発生する電波６１０を全周波数帯域にわたって覆うことが可能となっている。そのため、乱数発生回路２００による発生電波６３０は液晶表示装置１００から発生する電波６１０が外部に出ることを防止することが可能となっている。
乱数発生回路２００による発生電波６３０が全周波数帯域にわたることが可能な理由は、乱数発生回路２００のランダム性が高いことと、デジタル信号４４６の基本周波数６２０でシフトレジスタ２２０を転送したとしても、シフトレジスタ２２０をｎ個設けて出力回路２３０でｎ倍の周波数として出力することで、基本周波数６２０のｎ倍の周波数領域の乱数が発生可能なことによる。
【００２３】
次に図２１と図２２を用いて、ノイズコントロール信号ＮＣＯＬについて説明する。図２１は６ビットのデジタル信号４４６の変化を期間Ｔ１からＴ８まで示したものである。期間Ｔ１ではデジタル信号４４６の値は（０，０，０，０，０，０）で、各信号線の電圧はロウ電圧である。
次に期間Ｔ２では、デジタル信号４４６の値は（１，１，１，１，１，１）で、全ての信号線がロウ電圧からハイ電圧に変化している。前述したように、電圧の変化に伴って、電磁波ノイズが発生するため、全信号線が変化する期間Ｔ１からＴ２への変化は電磁波ノイズにとって最悪のパターンとなる。
次に期間Ｔ２からＴ３には、半分の３ビットが変化し、ビットＤ４からＤ６がハイ電圧からロウ電圧に変化している。期間Ｔ３からＴ４には、半数以下の２ビットが変化し、ビットＤ５とＤ６がロウ電圧からハイ電圧に変化している。
図２２にノイズコントロール信号ＮＣＯＬを付加した場合を示す。図２２では、期間Ｔ１からＴ２の変化のように電圧の変化が多数を占める場合には、ノイズコントロール信号ＮＣＯＬを“１”として、ビットＤ１からＤ６は本来の電圧とは逆極性となる電圧を出力している。例えば、期間Ｔ２では全ビットハイ電圧であるべきところをロウ電圧としている。
【００２４】
次に、期間Ｔ３ではビットＤ１からＤ３がハイ電圧で、ビットＤ４からＤ６がロウ電圧となるが、半数の変化に留まるので、ノイズコントロール信号ＮＣＯＬを“０”として、本来の電圧を出力してビットＤ１からＤ３はハイ電圧で、ビットＤ４からＤ６はロウ電圧となっている。
次に、期間Ｔ３からＴ４では、変化するビット数が半数以下の２ビットであるため、ノイズコントロール信号ＮＣＯＬを“０”として、本来の電圧を出力してビットＤ１からＤ３はハイ電圧で、ビットＤ４はロウ電圧で、ビットＤ５とＤ６はハイ電圧となっている。
図２２に示すノイズコントロール信号ＮＣＯＬによる制御を用いた場合は、電圧の変化が多数ある場合に、電圧が変化しないよう信号をコントロールするので、電圧の変化を抑えることが可能である。図２２では電圧の変化を示す矢印の数は１２個となっており、図２１に示した矢印の数２６よりも大幅に減少している。
このように、ノイズコントロール信号ＮＣＯＬを用いて元々のデジタル信号４４６から発生する電磁波ノイズのレベルを下げることで、液晶表示装置１００から発生する電波６１０を図２０に示すように低減することが可能となる。
【００２５】
液晶表示装置１００から発生する電波６１０を低減することが可能となると、晶表示装置１００から発生する電波６１０を隠すことが可能な乱数発生回路２００による発生電波６３０も低減することが可能となり、乱数発生回路２００による発生電波６３０をＥＭＩの制限電波強度６４０よりも低く抑えることが可能となる。
なお、６ビットの場合を例にとり説明したが、６ビットのデジタル信号に制限されるものではなく、例えば、２４ビット入力時は１３ビット以上変化する場合にイズコントロール信号ＮＣＯＬを用い、１８ビット入力時は１０ビット以上変化する場合にノイズコントロール信号ＮＣＯＬを用いてデジタル信号４４６の電圧変化を抑えることが可能である。
前述の説明がノイズコントロール信号ＮＣＯＬの代表的な機能であるが、ノイズコントロール信号ＮＣＯＬの機能はこれに限らず、表示データを反転させる等の組み合わせで使用することも可であり、表示データの変化量を制御することが本質的な役割である。
すなわち、ノイズコントロール信号ＮＣＯＬは、表示データ信号の変化量を抑えられることにより、電磁波ノイズの強度を変化させることができ、さらに液晶表示装置１００の低消費電力の効果もあわせ持つ。
【００２６】
ノイズコントロール信号ＮＣＯＬを伝送する信号線は、情報機器間を結ぶインターフェースのコネクタ等における空き端子（空きケーブル等）を活用するのが無駄の無い効率的な適用方法であるが、意図的にノイズコントロール信号ＮＣＯＬ用の端子（ケーブル等）を設けてもよい。また、インターフェースケーブル及び液晶表示装置１００を駆動する回路基板上におけるノイズコントロール信号ＮＣＯＬを伝送する信号線の配置は、表示データ線に隣接して配置することがより効果の期待が大きいが、配置に関してはこの限りではない。
さらに、ノイズコントロール信号ＮＣＯＬを伝送する信号線は１本とは限定せず、複数本の信号線を配置してもよく、各表示データ伝送タイミング毎に、表示データの総変化量を均一化するような回路構成としてもよい。この時、表示データの変化量が均一化されることで、液晶表示装置１００から漏洩される電磁界強度を均一化することも可能である。
【００２７】
次に図２３に、乱数発生回路の基本クロックについて説明する。基本クロックは、制御回路３で生成される表示データ転送クロック、または、制御回路３で生成されるクロックを基本クロックとして適用する。
図２３（ａ）は、表示データ転送クロックであり、制御回路３から駆動回路６へ表示データを供給する役割を果たすクロックであるが、表示領域９に関与しない期間、所謂、帰線期間５１の間は、表示データの供給が不要であるため、低消費電力を目的として、クロックを停止する場合がある。該表示データ転送クロックを乱数発回路２００の基本クロックとすることにより、帰線期間５１の間、乱数を停止させることができるため、電磁波ノイズ６３０の低減が可能である。
図２３（ａ）は、帰線期間５１の間はクロック出力を停止している波形であるが、帰線期間５１の間クロックは出力し続けてもよく、ＥＭＩの制限電波強度６４０以下を満足すれば、連続出力する表示データ転送クロックも適用可能である。
図２３（ｂ）は、制御回路３で生成される基本クロックを断続させることなく、連続で出力している波形である。この場合、乱数発生回路２００から発生される乱数は出力され続けるため、乱数発生回路２００による出力電波６３０は低減の期待はできないが、連続出力する表示データ転送クロック同様ＥＭＩの制限電波強度６４０以下を満足すれば、該クロックでも適用は可能である。
【００２８】
図２３（ｃ）は、制御回路３で生成された基本クロックを断続的に停止させた波形であり、５クロック出力、５クロック停止の繰り返し波形である。帰線期間の間クロックを停止させた表示データ転送クロックと類似する波形であり、クロック停止期間は、乱数発生回路２００からの乱数も停止されるため、電波６３０を低減することが可能である。クロックを断続的に停止する波形を出力することは、容易に実現可能であり、断続的に停止する波形は、これに留まらない。
図２３（ｄ）は、基本クロックを基に、１クロック出力、２クロック停止を繰り返した波形であり、該波形の様に、実質、基本クロックの周波数を低くし、デューティーを変更したクロックと同等の波形を実現してもよい。本クロックにおいてもクロック停止期間が設けられており、電波６３０の低減が可能である。
基本クロックの停止期間を設けるところの目的は、液晶表示装置１００から発生する電波６１０を全周波数帯にわたって可能な限り低く覆うことを実現する乱数発生回路２００による電波６３０を発生させることにある。すなわち、基本クロックの断続期間の調整により、乱数発生回路２００による電波６３０のレベルを調整することが可能である。
【００２９】
次に図２４に制御回路３内にシフトレジスタ２２０を設け、出力回路２３０を制御回路３外に設けた場合の端子配置を示す。符号４５２〜４５４はシフトレジスタ２２０と接続した端子の配置位置を示している。端子位置４５２に配置された端子は出力回路２３０と接続しており、出力回路２３０に入力された信号は出力回路２３０から乱数として伝送配線２０１に出力される。
伝送配線２０１はアンテナの役割をはたし、伝送配線２０１の形状や配置により乱数発生回路２００による発生電波６３０の強度を制御することが可能である。なお、強度を弱める場合にはアッテネータ等を伝送配線２０１に接続することが可能である。
端子位置４５３の端子はシフトレジスタ２２０の出力を直接取り出しており、出力回路２３０で周波数を増加させる前の出力が伝送配線２０１に伝達される。周波数を増加させる前の出力を伝送配線２０１に伝達することで、低周波数側に広く電波を出力することが可能である。
また、符号２０２は外部接続用のコネクタで伝送配線２０１を外部に設けた場合の接続に使用される。端子位置４５３に配置された端子が外部接続用のコネクタ２０２との接続に用いられる。符号４５４に示す端子位置の端子は例えば初期値を格納しておく外部記憶素子５１０との接続に用いられる。
なお、前述の説明では、本発明を液晶表示装置に適用した実施例について説明したが、本発明はこれに限定されるものではなく、本発明は、例えば、有機ＥＬ表示装置などの一般の表示装置に適用可能である。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施例の液晶表示装置の概略構成を示すブロック図である。
【図２】本発明の実施例の液晶表示装置が適用される端末装置の概略構成を示すブロック図である。
【図３】本発明の実施例の液晶表示装置が適用される端末装置の表示・入力部の概略外形を示す正面図である。
【図４】本発明の実施例の液晶表示装置が適用される端末装置の概略実装構成を示すブロック図である。
【図５】本発明の実施例の液晶表示装置が適用される端末装置の信号の伝送経路を示すブロック図である。
【図６】本発明の実施例の液晶表示装置が適用される端末装置の信号の伝送経路を示すブロック図である。
【図７】本発明の実施例の液晶表示装置が適用される端末装置の信号の伝送経路を示すブロック図である。
【図８】本発明の実施例の液晶表示装置が適用される端末装置の信号の伝送経路を示すブロック図である。
【図９】本発明の実施例の液晶表示装置に用いられる乱数発生回路を示すブロック図である。
【図１０】本発明の実施例の液晶表示装置に用いられる乱数発生回路を示す概略回路図である。
【図１１】本発明の実施例の液晶表示装置に用いられる乱数発生回路を示す概略回路図である。
【図１２】本発明の実施例の液晶表示装置に用いられる乱数発生回路を示す概略回路図である。
【図１３】本発明の実施例の液晶表示装置に用いられる乱数発生回路の出力波形を示すタイムチャートである。
【図１４】本発明の実施例の液晶表示装置に用いられる乱数発生回路の出力回路を示す概略回路図である。
【図１５】本発明の実施例の液晶表示装置に用いられる乱数発生回路の出力回路の出力波形を説明するタイムチャートである。
【図１６】本発明の実施例の液晶表示装置に用いられる乱数発生回路を示す概略ブロック図である。
【図１７】本発明の実施例の液晶表示装置に用いられる乱数発生回路の出力電波を示す波形図である。
【図１８】本発明の実施例の液晶表示装置から発生する電波の周波数と強度との関係を示す周波数特性図である。
【図１９】本発明の実施例の液晶表示装置から発生する対策前の電波の周波数と強度との関係を示す周波数特性図である。
【図２０】本発明の実施例の液晶表示装置から発生する電波の周波数と強度との関係を示す周波数特性図である。
【図２１】本発明の実施例の液晶表示装置で転送されるデジタル信号の波形を示す概略波形図である。
【図２２】本発明の実施例の液晶表示装置で転送されるデジタル信号の波形を示す概略波形図である。
【図２３】本発明の実施例の液晶表示装置で生成される表示データ転送クロックとシフトレジスタの転送クロックの波形を示す概略図である。
【図２４】本発明の実施例の液晶表示装置の制御回路の端子配置を示す概略外形図である。
【符号の説明】
【００３１】
１  液晶表示パネル
２  ＴＦＴ基板
３  制御回路
５  駆動回路
６  駆動回路
８  画素部
９  表示領域
１０  薄膜トランジスタ
１１  画素電極
１５  対向電極
２１  走査信号線
２２  映像信号線
２５  対向電極
３１  走査信号線側回路基板
３２  映像信号線側回路基板
３３  制御回路基板
４１  電源回路
４６  表示データ線
５０  表示データ転送クロック線
５１  帰線期間
１００  液晶表示装置
２０１  伝送配線
２０２  外部接続用のコネクタ
２０３  反転制御信号線
２００  乱数発生回路
２１０  レジスタ
２２０  シフトレジスタ
２２１  帰還経路
２２２  フリップフロップ
２２３  排他的論理和回路
２２４  初期値転送配線
２２５  初期値転送制御信号線
２２６  ＡＮＤ回路
２２７  判定回路
２３０  出力回路
２３１  第１ラッチ回路
２３２  第２ラッチ回路
２３３  シリアル出力回路
３００  表示・入力部
４００  端末装置
４１０  タッチ入力部
４１１    表示部
４２０  タッチセンサパネル
４２１  入力装置制御回路
４２２  表示制御装置
４３０  ＣＰＵ
４３１  主基板
４３２  入出力用基板
４３３，４３４  ケーブル
４３５  データバス
４３６  電源線
４３７  電源回路
４４１  外部通信回路
４４２  通信回線
４４５  表示データ規格信号
４４６  デジタル信号
４４７  低電圧差動信号
４４８  トランスミッタ
４５１  画像集積回路
４５１，４５２，４５４  端子位置
４７０  中央処理装置
４７１  サーバ
５１０  外部記憶素子
【図１】
2009237249.tif 000003
【図２】
2009237249.tif 000004
【図３】
2009237249.tif 000005
【図４】
2009237249.tif 000006
【図５】
2009237249.tif 000007
【図６】
2009237249.tif 000008
【図７】
2009237249.tif 000009
【図８】
2009237249.tif 000010
【図９】
2009237249.tif 000011
【図１０】
2009237249.tif 000012
【図１１】
2009237249.tif 000013
【図１２】
2009237249.tif 000014
【図１３】
2009237249.tif 000015
【図１４】
2009237249.tif 000016
【図１５】
2009237249.tif 000017
【図１６】
2009237249.tif 000018
【図１７】
2009237249.tif 000019
【図１８】
2009237249.tif 000020
【図１９】
2009237249.tif 000021
【図２０】
2009237249.tif 000022
【図２１】
2009237249.tif 000023
【図２２】
2009237249.tif 000024
【図２３】
2009237249.tif 000025
【図２４】
2009237249.tif 000026