(57)【要約】【課題】電源オフ後の焼付きを防止する。【解決手段】本発明の液晶装置１は、画素電極１４を有する第１基板と、第１基板に対向して配置された第２基板と、第１基板と第２基板との間に挟持された液晶層と、画素電極１４に供給される電気信号をスイッチングするデプレッション型の画素トランジスタ１３と、を備えている。このようにすれば、画素トランジスタ１３のゲート電極に電圧が印加されていない状態において画素トランジスタ１３のチャネル領域にサブスレッショルド電流を流すことが可能になる。したがって、電気信号によって画素電極１４に蓄積された電荷が短時間で減少し、この電荷により生じる電界が短時間で弱くなる。よって、配向膜や液晶層に印加される電界が短時間で弱くなり、配向膜や液晶層の焼きつきが防止される。【選択図】図１
2009237447.tif 000002
【特許請求の範囲】
【請求項１】
画素電極を有する第１基板と、
前記第１基板に対向して配置された第２基板と、
前記第１基板と前記第２基板との間に挟持された液晶層と、
前記画素電極に供給される電気信号をスイッチングするデプレッション型の画素トランジスタと、を備えていることを特徴とする液晶装置。
【請求項２】
前記画素トランジスタのソース領域と電気的に接続されたトランスミッションゲートを備え、前記トランスミッションゲートが、エンハンスメント型のＮ型トランジスタとデプレッション型のＰ型トランジスタとからなっていることを特徴とする請求項１に記載の液晶装置。
【請求項３】
前記トランスミッションゲートと電気的に接続された駆動回路を備え、前記駆動回路がエンハンスメント型のＮ型トランジスタとエンハンスメント型のＰ型トランジスタとからなるインバータ回路を有していることを特徴とする請求項２に記載の液晶装置。
【請求項４】
前記第１基板に前記画素電極と共通電極とがともに設けられていることを特徴とする請求項１〜３のいずれか一項に記載の液晶装置。
【請求項５】
前記画素トランジスタの能動層が多結晶シリコンからなっていることを特徴とする請求項１〜４のいずれか一項に記載の液晶装置。
【請求項６】
前記電気信号により前記画素電極に蓄積された電荷によって、前記画素トランジスタのオフ状態において前記画素トランジスタのチャネル領域に流れるサブスレッショルド電流の電流値が１ｐＡ以上２０ｐＡ以下であることを特徴とする請求項１〜５のいずれか一項に記載の液晶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶装置に関する。
【背景技術】
【０００２】
従来から液晶装置は、パーソナルコンピュータや携帯電話、テレビジョン受像機等の表示部として幅広く用いられている。液晶装置は、例えば素子基板とカラーフィルタ基板との間に挟持された液晶層、液晶層に電界を印加する画素電極及び共通電極、液晶層の液晶分子の配向性を制御する配向膜、画素電極に供給される電気信号をスイッチングする薄膜トランジスタ（ＴＦＴ）等を備えている。画素電極に電気信号が伝達されると、液晶層に電界が印加され液晶分子の方位角が変化する。すると、液晶層を通る光は、偏光状態が変化してその一部が偏光板に吸収され、所定の階調の光となり液晶装置から射出される。
【０００３】
液晶分子の駆動方式としては、ＴＮ方式、ＶＡ方式等の縦電界方式や、ＦＦＳ方式、ＶＡ方式等の横電界方式が知られている。一般に、縦電界方式では、素子基板に画素電極、カラーフィルタ基板に共通電極をそれぞれ設けて基板の厚さ方向の電界（縦電界）を発生させている。また、横電界方式では、素子基板に画素電極及び共通電極を設けて、素子基板の面方向の電界（横電界）を発生させている。いずれの方式においても、液晶分子を所定方向に回転させるために液晶層と電極との間に配向膜が設けられている。
【０００４】
ところで、液晶装置において同じ画像を長時間表示すると、残像や焼付きを生じることがある。同様の現象は、液晶装置の電源をオフした後に生じることもある。これは、電源をオフするとＴＦＴもオフとなり、液晶層に電界を印加するために画素電極に蓄積させた電荷が保持され、共通電極との間の電界が保持されてしまうためである。この電界により配向膜が帯電して液晶層に含まれるイオンが局在化し、液晶分子の配向性が所望の状態から変化してしまう。すると、再度通電した初期段階において、液晶分子の制御が良好に行われずにフリッカ（ちらつき）等を生じてしまう。特に、横電界方式では、縦電界方式よりも画素電極と共通電極との距離が近いため、配向膜や液晶層に強い電界が作用してしまいこのような不都合が顕著となりやすい。
【０００５】
ＩＰＳ方式（横電界方式）の液晶装置における焼付きを低減可能な技術として、特許文献１に開示されている手法が挙げられる。横電界方式では櫛歯形状の電極が用いられることが多く、特許文献１では櫛歯電極上に上層絶縁膜を設けている。電極間の層間絶縁膜の誘電率と上層間絶縁膜の誘電率とで所定の関係を満たすようにすることにより、電界集中による配向膜の塑性変形が低減され、塑性変形による焼付きが防止できるとされている。
【特許文献１】特開２００３−２９２４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、液晶装置の電源をオフした後の焼付きは、配向膜や液晶層に長時間にわたってほぼ一定の電界が印加されることにより生じるため、電界集中を緩和する手法によっては解決できないと考えられる。
本発明は、前記事情に鑑み成されたものであって、電源オフ後の焼付きを防止した液晶装置を提供することを目的の１つとする。
【課題を解決するための手段】
【０００７】
本発明の液晶装置は、画素電極を有する第１基板と、前記第１基板に対向して配置された第２基板と、前記第１基板と前記第２基板との間に挟持された液晶層と、前記画素電極に供給される電気信号をスイッチングするデプレッション型の画素トランジスタと、を備えていることを特徴とする。
このようにすれば、画素トランジスタがデプレッション型であるので、画素トランジスタのゲート電極に電圧が印加されていない状態（オフ状態）において画素トランジスタのチャネル領域にサブスレッショルド電流を流すことが可能になる。したがって、電気信号によって画素電極に蓄積された電荷は、画素トランジスタがエンハンスメント型である場合よりも短時間で減少し、この電荷により生じる電界が短時間で弱くなる。よって、配向膜や液晶層に印加される電界が短時間で弱くなり、配向膜や液晶層の焼きつきが防止される。
【０００８】
また、前記画素トランジスタのソース領域と電気的に接続されたトランスミッションゲートを備え、前記トランスミッションゲートが、エンハンスメント型のＮ型トランジスタとデプレッション型のＰ型トランジスタとからなっていることが好ましい。この場合には、前記トランスミッションゲートと電気的に接続された駆動回路を備え、前記駆動回路がエンハンスメント型のＮ型トランジスタと、エンハンスメント型のＰ型トランジスタとからなるインバータ回路を有していることが好ましい。
【０００９】
このようにすれば、画素トランジスタのソース領域と電気的に接続されたトランスミッションゲートがデプレッション型のＰ型トランジスタを有しているので、Ｐ型トランジスタを介して画素トランジスタのソース領域側の電荷を液晶装置の回路の外部に逃がすことができる。したがって、画素トランジスタのソース領域側において電荷が飽和することが防止され、画素電極に蓄積された電荷を良好に逃がすことが可能になる。
【００１０】
ところで、電気信号（電圧波形）の振幅としては、画素トランジスタのゲート電圧の範囲内とし、かつトランスミッションゲートのゲート電圧の範囲内とする必要がある。通常、画素トランジスタはＮ型になっており、ゲート電圧がＧＮＤになるとオフとなり高電位になるととオンとなる。この正電圧は、電気信号の振幅に対してマージンを確保するために十分に高く設定されている。また、トランスミッションゲートのゲート電圧は、マージンを確保するために低電位がＧＮＤより僅かに高い電圧になっており、高電位が、画素トランジスタのゲート電圧の高電位よりも僅かに低くなっている。Ｎ型トランジスタをデプレッション型にすると、しきい電圧が負方向にシフトしてゲート電圧のＧＮＤに対するマージンの範囲から外れてしまう。このしきい電圧においてマージンを確保しようとすれば、低レベルの電気信号を書き込むことができなることや液晶装置の駆動方法が複雑化すること等の不都合を生じる。
【００１１】
一方、Ｐ型トランジスタは高電位でオフとなり高電位側には十分なマージンがあるので、Ｎ型トランジスタをエンハンスメント型としＰ型トランジスタをデプレッション型にすれば、マージンを確保しつつ駆動方法の複雑化を回避することができる。このように、前記構成を採用すれば、画素電極に蓄積された電荷を良好に逃がすことが可能になる。
【００１２】
また、このようなトランスミッションゲートを有していれば、トランスミッションゲートのＰ型トランジスタの特性を調整することによって画素トランジスタのソース領域側の電荷を逃がすことができるので、この目的でインバータ回路の特性を調整する必要がなくなる。したがって、エンハンスメント型の、Ｎ型トランジスタ及びＰ型トランジスタからなるインバータ回路とすることができ、例えばインバータ回路に貫通電極が流れてしまう等の不都合を生じることがなくなる。よって、インバータ回路を有した駆動回路を安定動作させることができ、焼付きが防止されかつ安定動作が可能な液晶装置となる。
【００１３】
また、前記第１基板に前記画素電極と共通電極とがともに設けられていることが好ましい。
このようにすれば、画素電極と共通電極との間に第１基板の面方向に沿う電界（横電界）を生じさせることが可能になる。すなわち、横電界方式の液晶装置とすることができ、縦電界方式のものよりも視野角を広くすることができる。
一方、横電界方式では縦電界方式よりも画素電極と共通電極との間の電界が強くなるため、配向膜や液晶層の焼付きを生じやすくなる。ところが、本発明によれば電界を短時間で弱めることができるので、配向膜や液晶層の焼付きを防止するとともに視野角を広くすることもできる。
【００１４】
また、前記画素トランジスタの能動層が多結晶シリコンからなっていることが好ましい。
このようにすれば、能動層が非晶質シリコンからなるトランジスタを採用する場合に比べて、画素トランジスタの電気的特性を向上させることができる。
【００１５】
また、前記電気信号により前記画素電極に蓄積された電荷によって、前記画素トランジスタのオフ状態において前記画素トランジスタのチャネル領域に流れるサブスレッショルド電流の電流値が１ｐＡ以上２０ｐＡ以下であることが好ましい。
サブスレッショルド電流の電流値が１ｐＡ以上にすれば、配向膜や液晶層に焼付きを生じない程度に短時間で画素電極に蓄積された電荷を逃がすことができる。また、サブスレッショルド電流の電流値が２０ｐＡ以下になっていれば、液晶装置の動作時に画素電極の電荷が短時間でリークしてしまうことが防止される。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の一実施形態を説明するが、本発明の技術範囲は以下の実施形態に限定されるものではない。以降の説明では図面を用いて各種の構造を例示するが、構造の特徴的な部分を分かりやすく示すために、図面中の構造はその寸法や縮尺を実際の構造に対して異ならせて示す場合がある。
【００１７】
本実施形態の液晶装置は、光の進行方向と直交する横電界によって液晶分子の方位角を制御して画像表示を行うものである。このような方式としては、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）方式や、ＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式等が知られている。ここでは、ＦＦＳ方式のうちフルカラー表示が可能な液晶装置に基づいて説明する。
【００１８】
図１は、本実施形態の液晶装置１の回路構成を示す模式図である。図１に示すように、液晶装置１は、一方向に延設された複数の走査線１１と、前記一方向に直交して延設された複数のデータ線（ドレインライン）１２とを有している。複数の走査線１１の各々は、走査信号を供給する走査線駆動回路４０と電気的に接続されており、複数のデータ線１２の各々は、画像信号（電気信号）を供給するデータ線駆動回路６０に電気的に接続されている。
以下、図１に示したＸＹＺ直交座標系を設定し、これに基づいて部材の位置関係を説明する。このＸＹＺ直交座標系において、Ｘ方向は走査線１１の延在方向、Ｙ方向はデータ線１２の延在方向、Ｚ方向は液晶装置１の厚さ方向となっている。
【００１９】
走査線１１とデータ線１２とに区画された複数の領域の各々は、１つのサブ画素になっている。各サブ画素には、走査信号に基づいて画像信号をスイッチングする画素トランジスタ（以下、画素ＴＦＴと称す）１３が設けられている。また、各サブ画素には、画素ＴＦＴ１３と電気的に接続された画素電極１４や、画素電極１４との間に容量を構成する共通電極１５等が設けられている。画素電極１４と共通電極１５との間の容量は、例えば０．２ｐＦ程度である。
【００２０】
Ｙ方向に並ぶサブ画素の列において、各画素ＴＦＴ１３のソース領域は、一本のデータ線１２と電気的に接続されている。データ線１２の一方の端は、トランスミッションゲート５０を介してデータ線駆動回路６０と電気的に接続されている。データ線１２の他方の端は、図示略のスイッチング素子（プリチャージ）等を介して接地電位の導電部等と電気的に接続されている。プリチャージとトランスミッションゲート５０との間における一本のデータ線１２の容量（寄生容量）は、例えば２０ｐＦ程度である。
【００２１】
トランスミッションゲート５０は、Ｐ型トランジスタ（以下、Ｐ型ＴＦＴと称す）５１とＮ型トランジスタ（以下、Ｎ型ＴＦＴと称す）５２とからなっている。本実施形態では、Ｐ型ＴＦＴ５１がデプレッション型、Ｎ型ＴＦＴ５２がエンハンスメント型になっている。データ線駆動回路６０はインバータ回路（図示略）を有しており、このインバータ回路はエンハンスメント型のＰ型ＴＦＴと、エンハンスメント型のＮ型ＴＦＴとからなっている。
【００２２】
図２（ａ）は画素を拡大して示す平面図であり、図２（ｂ）はサブ画素の構成を示す平面図である。
本実施形態の液晶装置１は多数の画素を有しており、図２（ａ）に示すように、画素Ｐは３つのサブ画素Ｐｒ、Ｐｇ、Ｐｂからなっている。サブ画素Ｐｒ、Ｐｇ、Ｐｂは、それぞれ赤色光、緑色光、青色光を射出するようになっており、これらが混ざり合って視認されることで、フルカラー表示が可能になっている。ここでは、サブ画素Ｐｒ、Ｐｇ、Ｐｂの間、及び複数の画素Ｐの間が遮光領域Ｄとなっている。
【００２３】
図２（ｂ）に示すように、サブ画素Ｐｇは、画素ＴＦＴ１３、画素電極１４、及び共通電極１５を有している。画素ＴＦＴ１３は、走査線１１とデータ線１２との交差部近傍に配置されており、走査線１１と重ね合わされて設けられた能動層を有している。能動層と重ね合わされた部分の走査線１１がゲート電極として機能するようになっており、能動層のソース領域はデータ線１２に、能動層のドレイン領域は画素電極１４に、それぞれ電気的に接続されている。本実施形態の画素電極１４は、Ｙ方向に長手の略長方形状となっており、Ｘ方向に延びるスリット状の開口を有している。画素電極１４は、Ｚ方向において共通電極１５と重ね合わされて配置されており、画素電極１４と共通電極１５との間には絶縁膜（図示略）が介挿されている。なお、サブ画素Ｐｒ、Ｐｂも同様の構成になっている。
【００２４】
図３は、図２（ｂ）のＡ−Ａ’線に沿う矢視断面図である。図３に示すように、液晶装置１は、画素電極１４及び共通電極１５を有する素子基板（第１基板）１０、素子基板１０と対向配置されたカラーフィルタ基板２０、及びこれら基板間に挟持された液晶層３０を備えている。ここでは、Ｚ負方向にバックライト等の照明装置（図示略）が設けられており、Ｚ正方向側に向けて画像が表示されるようになっている。
【００２５】
素子基板１０は、ガラスや石英、プラスチック等からなる透明基板１０Ａを基体としている。透明基板１０Ａの内側（液晶層３０側）には、走査線１１及び共通電極１５が設けられており、これらを覆って絶縁膜１６が設けられている。絶縁膜１６上には、データ線１２や画素ＴＦＴ１３の能動層１３１、ソース電極１３５等が設けられており、データ線１２の一部は分岐されて能動層１３１のソース領域と接触導通している。能動層１３１は、多結晶シリコンからなっており、そのチャネル領域には不純物がドープされている。画素ＴＦＴ１３は、このドーズ量を調整することによりデプレッション型になっている。能動層１３１のドレイン領域はソース電極１３５と接触導通している。ソース電極１３５の一部は共通電極１５と重ね合わされて配置されており、この部分は通電時に画像信号を一定期間保持する容量を構成する。
【００２６】
データ線１２、ＴＦＴ１３、及びソース電極１３５を覆って層間絶縁膜１７が設けられている。層間絶縁膜１７には、ソース電極１３５を露出させる貫通孔が設けられており、貫通孔内側と層間絶縁膜１７上の所定領域とにわたって画素電極１４が設けられている。画素電極１４は、貫通孔の内側においてソース電極１３５と接触導通している。画素電極１４を覆って配向膜１８が設けられており、配向膜１８は後述する配向膜２２とともに液晶層３０の液晶分子の配向方向を制御するようになっている。また、透明基板１０Ａの外側には偏光板１９が設けられており、さらにこの液晶装置１の偏光板１９側を照明するバックライト等の照明装置（図示略）が設けられている。
【００２７】
本実施形態のカラーフィルタ基板２０は、ガラス基板２０Ａを基体としている。ガラス基板２０Ａの内側（液晶層３０側）には、カラーフィルタ層２１が形成されている。カラーフィルタ層２１は、その詳細な構成を図示しないものの、サブ画素Ｐｒ、Ｐｇ、Ｐｂの各々と対応した色材部を有している。例えば、サブ画素Ｐｒには、赤色光以外の波長帯域光を吸収する色材部が設けられており、ここを通った光は赤色光となって射出される。これら色材部の間には、遮光領域Ｄ（図２（ａ）参照）と対応した遮光部が設けられている。また、カラーフィルタ層２１の内側には、配向膜２２が設けられており、ガラス基板２０Ａの外側には偏光板２３が設けられている。
【００２８】
以上のような構成の液晶装置１において、データ線駆動回路６０から供給された画像信号は、トランスミッションゲート５０、データ線１２を介して画素ＴＦＴ１３のソース領域に供給される。走査線駆動回路４０から供給された走査信号は、走査線１１を介して画素ＴＦＴ１３のチャネル領域を所定のタイミングでオンオフする。これにより、画像信号が画素ＴＦＴ１３のドレイン領域、ソース電極１３５を介して画素電極１４に伝達され、画素電極１４と共通電極１５との間に画像信号に応じた電界が生じる。この電界のうち、ＸＹ面に平行な成分すなわち横電界によって、液晶層３０の液晶分子は方位角が制御される。
【００２９】
一方、照明装置からの光は偏光板１９によって偏光方向が揃えられて液晶層３０に入射し、液晶分子の方位角に応じて偏光状態が変化しカラーフィルタ基板２０側に射出される。カラーフィルタ基板２０に入射した光は、カラーフィルタ層２１を通って所定の色光となり、偏光板２５に入射する。偏光板２５に入射した光は、その偏光状態に応じて偏光板２５に吸収され、所定の階調を示す色光となって射出される。サブ画素Ｐｒ、Ｐｇ、Ｐｂの各々から射出された光は、混ざり合って視認されることによりフルカラー表示の最小単位を構成する。このような光が、多数の画素の各々から射出されることにより、所望の画像を表示することが可能になっている。
【００３０】
このような液晶装置１において電源をオフにすると、画素電極１４と共通電極１５との間に電荷が蓄積された状態で、画素ＴＦＴ１３がオフになる。これにより、画素電極１４と共通電極１５との間に電界が保持されるが、本発明では画素ＴＦＴ１３がデプレッション型になっているので、この電界を短時間でなくすことができる。以下、その仕組みについて説明する。
【００３１】
図４（ａ）は、Ｎ型ＴＦＴの特性について、デプレッション型とエンハンスメント型との違いを示すグラフであり、図４（ｂ）は、Ｐ型ＴＦＴの特性について、デプレッション型とエンハンスメント型との違いを示すグラフである。図４（ａ）、（ｂ）において、横軸はソース領域を基準としたゲート電極の電位であるゲート電圧Ｖｇｓであり、縦軸はチャネル領域に流れるサブスレッショルド電流値の対数表示である。
【００３２】
従来の液晶装置では、画素ＴＦＴ等としてエンハンスメント型のＮ型ＴＦＴが用いられている。エンハンスメント型はゲート電圧の負領域において、チャネル領域にドープされたＰ型不純物（例えばボロン）による正孔がキャリアとなる。図４（ａ）に示すように、ゲート電圧が負領域から０Ｖに近づくにつれてチャネル領域に空乏層が広がり、ここにサブスレッショルド電流がほとんど流れなくなる。ゲート電圧の正領域では、チャネル領域に反転層が広がり電子がキャリアとなる。さらにゲート電圧を高くすると、指数的にサブスレッショルド電流が大きくなる。
【００３３】
このような特性は、ボロンのドーズ量を調整することにより制御される。ボロンのドーズ量を少なくするとボロンによる正孔数が減少するため、エンハンスメント型よりも低いゲート電圧で、空乏層や反転層が広がるようになる。すなわち、ゲート電圧が０Ｖでサブスレッショルド電流が流れるデプレッション型となる。前記のように反転層によるサブスレッショルド電流値はゲート電圧に対して指数的に増加するので、しきい電圧を負方向にシフトさせる量が僅かであっても、サブスレッショルド電流値を有意な量だけ変化させることができる。換言すれば、ゲート電圧等の大幅な変更を行うことなく、サブスレッショルド電流値を制御することができる。本実施形態では、画素ＴＦＴ１３がデプレッション型のＮ型ＴＦＴになっている。ここでは、そのゲート電圧Ｖｇｓ＝０Ｖにおけるサブスレッショルド電流値が１ｐＡ以上２０ｐＡ以下となるように、画素ＴＦＴ１３の能動層１３１のドーズ量を調整している。
【００３４】
一方、エンハンスメント型のＰ型ＴＦＴはゲート電圧Ｖｇｓが正の領域において、チャネル領域にドープされたＮ型不純物（たとえばリン）による正孔がキャリアとなる。図４（ｂ）に示すように、ゲート電圧が正領域から０Ｖに近づくにつれてチャネル領域に空乏層が広がり、ここにサブスレッショルド電流がほとんど流れなくなる。ゲート電圧の負領域では、チャネル領域に反転層が広がり電子がキャリアとなる。さらにゲート電圧を高くすると、指数的にサブスレッショルド電流が大きくなる。このようなエンハンスメント型のＰ型ＴＦＴの能動層にＰ型不純物（ボロン）をドープすると、リンによるキャリア数ボロンに取り込まれて減少する。すると、エンハンスメント型よりも高いゲート電位Ｖｇｓで、空乏層や反転層が広がるようになる。本実施形態では、トランスミッションゲート５０のＰ型ＴＦＴ５１がデプレッション型になっている。
このようなドーズ量の調整は、例えば以下のような方法により行うことができる。
【００３５】
図５は、チャネルドープにおけるドーズ量の調整方法の一例を示す表である。本実施形態の液晶装置１において各種トランジスタは、低温ポリシリコン技術を用いて形成されている。本例では、画素ＴＦＴ１３やＰ型ＴＦＴ５１、Ｎ型ＴＦＴ５２、あるいは周辺回路のＴＦＴ等で、プロセスを共通させてドーズ量の調整を行うことにより、プロセスの効率化を図っている。図５には、周辺回路に含まれるＰ型ＴＦＴ、Ｎ型ＴＦＴを比較用に記載しており、これらはいずれもエンハンスメント型のものである。
【００３６】
チャネルドープに先立ち、所定領域に能動層となる多結晶シリコン膜を形成しておく。まず、Ｐ型ＴＦＴの能動層となる部分に、Ｎ型の不純物（例えばリン）をドープする。そして、Ｐ型ＴＦＴの能動層及びＮ型ＴＦＴの能動層に、一括してＰ型不純物（ここではボロン）をドープし１回目のチャネルドープを行う。１回目のドーズ量は、Ｎ型ＴＦＴがデプレッション型になる量とする。また、リンのドーズ量を調整しておくことにより、Ｐ型ＴＦＴがエンハンスメント型になる。そして、画素ＴＦＴ１３の能動層１３１や周辺回路のＰ型ＴＦＴの能動層をマスク等で保護して、２回目のチャネルドープを行う。２回目のドーズ量は、１回目のドーズ量との総量でＮ型ＴＦＴがエンハンスメント型になる量とする。以上のようにして、画素ＴＦＴ１３の能動層１３１は、ボロンのドーズ量がエンハンスメント型よりも少なくなり、トランスミッションゲート５０のＰ型ＴＦＴ５１はエンハンスメント型よりもボロンのドーズ量が多くなる。
【００３７】
以上のような構成の液晶装置１において、電源をオフすると走査線駆動回路４０やデータ線駆動回路６０の電源がオフとなり、走査線１１やデータ線１２、共通電極１５がＧＮＤとなる。そのため、画素ＴＦＴ１３がオフとなり、画素電極１４は共通電極１５に対して例えば数百ｍＶ〜数Ｖ程度の電位になる。本発明では画素ＴＦＴ１３がデプレッション型であるので、走査線１１すなわちゲート電極がＧＮＤになった状態で画素ＴＦＴ１３のサブスレッショルド電流が、エンハンスメント型よりも大きくなっている。これにより、画素電極１４に蓄積された電荷（ここでは正電荷）が、サブスレッショルド電流によりデータ線１２側に運ばれて短時間でリークされる。したがって、電源オフ後に画素電極１４と共通電極１５との間の電界が短時間で弱くなり、配向膜１８等の帯電が格段に低減される。よって、配向膜１８の帯電による液晶層３０中のイオンの偏在化が防止され、電源オフ後に液晶分子が不測の方向に配向することが防止される。
【００３８】
本実施形態では、サブスレッショルド電流値を１ｐＡ以上にしているので、焼付きを生じない期間内に画素電極１４に蓄積された電荷がリークされる。サブスレッショルド電流値を２０ｐＡ以下にしているので、表示期間内に画素電極１４に蓄積された電荷がリークしてしまうこともない。例えば、焼付きを生じない期間は、例えば数〜数十分程度であり、１フレームの表示期間は、数十ｍｓ以下（６０ｆｐｓで１７ｍｓ）である。このように、電荷を保持すべき期間がリークさせる期間に比べて格段に短いので、表示期間において電荷を保持させるとともに焼付きを生じない期間内に電荷をリークさせることができる。
【００３９】
また、トランスミッションゲート５０のＰ型ＴＦＴ５１をデプレッション型にしているので、電源オフ後にデータ線１２側に運ばれた電荷が、Ｐ型ＴＦＴ５１の能動層を通るサブスレッショルド電流となり、データ線駆動回路６０を介して回路の外部に運ばれる。これにより、データ線１２において電荷が飽和することが防止され、画素電極１４の電荷を良好に逃がすことができる。また、トランスミッションゲート５０は、Ｎ型ＴＦＴ５２がエンハンスメント型であるので、駆動方法を複雑化することなく正常動作させることができる。以下、液晶装置１の駆動方法を概略して説明する。
【００４０】
図６は、液晶装置１の駆動方法の一例を概略して示すタイミングチャートである。図６には、画素ＴＦＴ１３、トランスミッションゲート５０のＰ型ＴＦＴ５１、トランスミッションゲート５０のＮ型ＴＦＴ５２についてゲート電圧を示しており、画像信号による画素電極１４の電圧変化を併せて示している。なお、本例の駆動方法では、正電圧・負電圧の画像信号を画素電極１４に書き込むことが可能になっているが、ここでは正電圧の場合について説明する。
【００４１】
図６に示すように、本例では画素ＴＦＴ１３のゲート電圧として低電位を−５Ｖ、高電位を８Ｖとしている。走査線駆動回路４０から供給された走査信号によって、画素ＴＦＴ１３のゲート電圧は時刻ｔ１に８Ｖになり、画素ＴＦＴ１３がオンになる。Ｐ型ＴＦＴ５１、Ｎ型ＴＦＴ５２のゲート電圧としては、高電位を画素ＴＦＴ１３のゲート電圧に対してマージンを確保するために８Ｖよりも低くし、低電位をＧＮＤに対してマージンを確保するためにＧＮＤよりも高くしている。時刻ｔ１後の時刻ｔ２において、Ｐ型ＴＦＴ５１のゲート電圧が低電位になるとともにＮ型ＴＦＴ５２のゲート電圧が高電位になる。これにより、時刻ｔ２にＰ型ＴＦＴ５１とＮ型ＴＦＴ５２とがともにオンとなる。データ線駆動回路６０から供給される画像信号（電圧波形）は、トランスミッションゲート５０のゲート電圧に対してマージンを確保できる振幅になっている。すなわち、画像信号の低電位は、トランスミッションゲート５０のゲート電圧の低電位よりも高くなっている。このような画像信号は時刻ｔ２後に、トランスミッションゲート５０、データ線１２、画素ＴＦＴ１３を介して、画素電極１４に書き込まれる。
【００４２】
仮にＮ型ＴＦＴ５２をデプレッション型にすると、しきい電圧が負方向にシフトしてＮ型ＴＦＴ５２のマージンの範囲外になってしまう。そのため、マージンを確保しようとすれば、トランスミッションゲート５０のゲート電圧や、画素ＴＦＴ１３のゲート電圧、あるいは画像信号の電圧等を調整する必要が生じて、駆動方法が複雑化してしまう。
【００４３】
本実施形態のように、Ｐ型ＴＦＴ５１をデプレッション型にすればしきい電圧が正方向にシフトするので、Ｐ型ＴＦＴ５１のマージンの範囲内でサブスレッショルド電流値を調整することが可能になる。また、Ｐ型ＴＦＴ５１のゲート電圧の高電位（８Ｖ程度）は、画像信号の高電位（５Ｖ程度）に対して十分なマージンが確保されているので、高電位側においても正常動作させることができる。
【００４４】
このように、トランスミッションゲート５０が良好に動作するとともに、これを介して画素電極１４の電荷を逃がすことが可能になっているので、電荷を逃がす目的でデータ線駆動回路６０のインバータ回路の特性を調整する必要がなくなる。インバータ回路は、Ｐ型ＴＦＴとＮ型ＴＦＴとに貫通電流が流れる等の不具合を生じないように、Ｐ型ＴＦＴ及びＮ型ＴＦＴ特性を高精度に調整する必要がある。前記のようにインバータ回路の特性を調整する必要が無いので、データ線駆動回路６０のインバータ回路においてＮ型ＴＦＴ及びＰ型ＴＦＴを、いずれもエンハンスメント型にすることができる。これにより、インバータ回路を正常動作させてデータ駆動回路６０を安定動作させることが可能になるとともに、データ線駆動回路６０を介して画素電極１４の電荷を回路の外部に逃がすことが可能になる。
【００４５】
以上のように、本発明にあっては、画素トランジスタ（画素ＴＦＴ）１３をデプレッション型にしているので、液晶装置１の電源をオフした後に、画素電極１４と共通電極１５との間の電界が短時間で弱くなる。したがって、この電界による配向膜１８の帯電や配向膜１８の帯電による液晶層３０のイオンの偏在化が防止され、電源をオフした後の焼付きが防止される。よって、再度電源をオンした状態で液晶層３０の液晶分子が正常に配向するようになり、フリッカ等による表示品質低下を生じることがなくなる。このように、本発明によれば、高品質の表示が得られる良好な液晶装置となる。
【図面の簡単な説明】
【００４６】
【図１】本発明の液晶装置の回路構成を示す模式図である。
【図２】（ａ）は画素の拡大平面図、（ｂ）はサブ画素の平面構成図である。
【図３】、図２（ｂ）のＡ−Ａ’線に沿う矢視断面図である。
【図４】（ａ）はＮ型ＴＦＴの特性グラフ、（ｂ）はＰ型ＴＦＴの特性グラフである。
【図５】チャネルドープにおけるドーズ量の調整方法の一例を示す表である。
【図６】液晶装置の駆動方法の一例を概略して示すタイミングチャートである。
【符号の説明】
【００４７】
１・・・液晶装置、１０・・・素子基板（第１基板）、１３・・・画素トランジスタ、１３１・・・能動層、１４・・・画素電極、２０・・・カラーフィルタ基板（第２基板）、３０・・・液晶層、５０・・・トランスミッションゲート、５１・・・Ｐ型ＴＦＴ（Ｐ型トランジスタ）、５２・・・Ｎ型ＴＦＴ（Ｎ型トランジスタ）、６０・・・データ線駆動回路（駆動回路）
【図１】
2009237447.tif 000003
【図２】
2009237447.tif 000004
【図３】
2009237447.tif 000005
【図４】
2009237447.tif 000006
【図５】
2009237447.tif 000007
【図６】
2009237447.tif 000008