(57)【要約】      （修正有）【課題】上層と下層の各々素子を実装した基板同士を半田ボールで接合する際の基板間の位置ずれを防止する半導体装置を提供する。【解決手段】半導体装置は、複数の素子が実装された半導体装置であって、上面側に前記複数の素子が実装され、下面側に複数の半田ボール３が設けられた基板を具備し、前記基板の下面側には、該基板の下層側に積層される下層基板の上面側に実装された素子表面の一部に接触して該下層基板に対する前記基板の位置ずれを防止する突起部１２が設けられる。【選択図】図９
2009064849.tif 000002
【特許請求の範囲】
【請求項１】
複数の素子が実装された半導体装置であって、
上面側に前記複数の素子が実装され、下面側に複数の半田ボールが設けられた基板を具備し、
前記基板の下面側には、該基板の下層側に積層される下層基板の上面側に実装された素子表面の一部に接触して該下層基板に対する前記基板の位置ずれを防止する突起部が設けられたことを特徴とする半導体装置。
【請求項２】
前記突起部は、前記下層基板の上面側に設けられた複数の半田ボールと、前記下面側に設けられた複数の半田ボールとを溶融して接合する際に、前記下層基板の上面側に実装された素子表面の一部に接触して該下層基板に対する前記基板の位置ずれを防止することを特徴とする請求項１記載の半導体装置。
【請求項３】
複数の素子が順次積層された半導体装置であって、
上面側に第１の素子が実装され、該上面側に上層の第２の基板の下面側に設けられた複数の半田ボールと溶融して接合される複数の半田ボールが設けられた第１の基板と、
第２の素子が封止され、前記下面側に複数の半田ボールが設けられて、下層の前記第１の基板の上面側に設けられた半田ボールと溶融して接合される第２の基板と、を少なくとも具備し、
前記第２の基板の下面側には、前記複数の半田ボール同士を溶融して接合する時に前記第１の素子表面の一部に接触して前記第１の基板に対する該第２の基板の位置ずれを防止する突起部を設けたことを特徴とする半導体装置。
【請求項４】
複数の素子が順次積層された半導体装置であって、
上面側に第１の素子が実装され、該上面側に上層の第２の基板の下面側に設けられた複数の半田ボールと溶融して接合される複数の半田ボールが設けられた第１の基板と、
上面側に第２の素子が実装され、該上面側に上層の第３の基板の下面側に設けられた複数の半田ボールと溶融して接合される複数の半田ボールが設けられた第２の基板と、
第３の素子が封止され、前記下面側に複数の半田ボールが設けられて、下層の前記第２の基板の上面側に設けられた半田ボールと溶融して接合される第３の基板と、を少なくとも具備し、
前記第２の基板の下面側には、前記下面側の複数の半田ボールと前記第１の基板の上面側に設けられた複数の半田ボールとを溶融して接合する時に前記第１の素子表面の一部に接触して前記第１の基板に対する該第２の基板の位置ずれを防止する突起部を設け、
前記第３の基板の下面側には、前記下面側の複数の半田ボールと前記第２の基板の上面側に設けられた複数の半田ボールとを溶融して接合する時に前記第２の素子表面の一部に接触して前記第２の基板に対する該第３の基板の位置ずれを防止する突起部を設けたことを特徴とする半導体装置。
【請求項５】
前記第１の基板又は前記第２の基板に実装される第１の素子又は第２の素子は、前記突起部が接触する位置に溝部を形成したことを特徴する請求項３又は４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に複数の素子が実装された半導体装置に関する。
【背景技術】
【０００２】
特許文献１に記載された三次元マルチチップ半導体デバイスでは、底面に複数の半田バンプを有する上方チップ・キャリヤ基板と、上面と底面の両方に複数の半田バンプを有する下方チップ・キャリヤ基板とを具備し、上方チップ・キャリヤ基板の底面の半田バンプと下方チップ・キャリヤ基板の上面の半田バンプとを溶融して接合することにより、積層マルチチップ・モジュールを提供することが開示されている。
【０００３】
特許文献２に記載された半導体装置では、複数の絶縁基板を積層し、各絶縁基板の一面上に電子部品をフリップチップ実装し、各絶縁基板の周縁から突出するように導電性配線を設け、導電性配線を絶縁基板の他面側に曲げ、曲げた導電性配線と絶縁基板より層下の絶縁基板上の導電性配線とを導通接続することにより、絶縁基板間の接続を簡便にし、接続状態の検査を容易にすることが開示されている。
【０００４】
特許文献３の電子デバイス装置の製造方法では、チップの一方の面、又はこれら対向するベース基板のチップ実装面にチップのデバイス機能部を取り囲むゴム状弾性を有する環状の突起部を形成し、この突起部を圧縮変形させた状態でチップとベース基板とを接続することにより、気密封止構造の形成を容易にし、機密性の高い電子デバイス装置を提供することが開示されている。
【０００５】
特許文献４に記載された電子部品接続構造体では、電子部品に位置合わせための突起と、基板の電極と接合するバンプを設け、基板に電極と、電子部品の突起と係合する窪みを設け、電子部品と基板の電極とをバンプを介して接続し、突起が窪みに係合することにより、電子部品の搭載精度を向上させることが開示されている。
【特許文献１】特開平６−１３５４１号公報
【特許文献２】特開２００１−２２３３２８号公報
【特許文献３】特開２００５−９３６４５号公報
【特許文献４】特開２００２−３７３９１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上層と下層の各々素子を実装した基板同士を半田ボールで接続する際の基板間の位置ずれを防止することができる半導体装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の実施の形態に係る半導体装置は、複数の素子が実装された半導体装置であって、上面側に前記複数の素子が実装され、下面側に複数の半田ボールが設けられた基板を具備し、前記基板の下面側には、該基板の下層側に積層される下層基板の上面側に実装された素子表面の一部に接触して該下層基板に対する前記基板の位置ずれを防止する突起部が設けられたことを特徴とする。
【０００８】
本発明の実施の形態に係る半導体装置は、複数の素子が順次積層された半導体装置であって、上面側に第１の素子が実装され、該上面側に上層の第２の基板の下面側に設けられた複数の半田ボールと溶融して接合される複数の半田ボールが設けられた第１の基板と、第２の素子が封止され、前記下面側に複数の半田ボールが設けられて、下層の前記第１の基板の上面側に設けられた半田ボールと溶融して接合される第２の基板と、を少なくとも具備し、前記第２の基板の下面側には、前記複数の半田ボール同士を溶融して接合する時に前記第１の素子表面の一部に接触して前記第１の基板に対する該第２の基板の位置ずれを防止する突起部を設けたことを特徴とする。
【０００９】
本発明の実施の形態に係る半導体装置は、複数の素子が順次積層された半導体装置であって、上面側に第１の素子が実装され、該上面側に上層の第２の基板の下面側に設けられた複数の半田ボールと溶融して接合される複数の半田ボールが設けられた第１の基板と、上面側に第２の素子が実装され、該上面側に上層の第３の基板の下面側に設けられた複数の半田ボールと溶融して接合される複数の半田ボールが設けられた第２の基板と、第３の素子が封止され、前記下面側に複数の半田ボールが設けられて、下層の前記第２の基板の上面側に設けられた半田ボールと溶融して接合される第３の基板と、を少なくとも具備し、前記第２の基板の下面側には、前記下面側の複数の半田ボールと前記第１の基板の上面側に設けられた複数の半田ボールとを溶融して接合する時に前記第１の素子表面の一部に接触して前記第１の基板に対する該第２の基板の位置ずれを防止する突起部を設け、前記第３の基板の下面側には、前記下面側の複数の半田ボールと前記第２の基板の上面側に設けられた複数の半田ボールとを溶融して接合する時に前記第２の素子表面の一部に接触して前記第２の基板に対する該第３の基板の位置ずれを防止する突起部を設けたことを特徴とする。
【発明の効果】
【００１０】
本発明よれば、上層と下層の各々素子を実装した基板同士を半田ボールで接合する際の基板間の位置ずれを防止する半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態を、図面を参照して説明する。実施の形態に係る半導体装置はここでは複数のＢＧＡパッケージを積層して構成される半導体装置を例に取って説明する。なお、実施の形態において、同一構成要素には同一符号を付け、実施の形態の間において重複する説明は省略する。
【００１２】
（第１の実施の形態）
図１は、第１の実施の形態に係る半導体装置１０の側面を示す図である。図１において、半導体装置１０は、上段側ＢＧＡ（Ball Grid Array）パッケージと、下段側ＢＧＡパッケージを積層したものである。上段側ＢＧＡパッケージは、図示しない半導体素子を封止した樹脂本体１と、樹脂本体１の下面側に形成された複数の半田ボール３から構成される。下段側ＢＧＡパッケージは、基板２と、図示しない半導体素子を封止した樹脂部４と、基板２の下面側に形成された複数の半田ボール５から構成される。樹脂部４は、上段ＢＧＡパッケージの半田ボール３を避けて、基板２の中心部に実装されている。このため、下段ＢＧＡパッケージの上に上段ＢＧＡパッケージを積層して実装することができる。
【００１３】
図１は、半導体装置１０が室温の状態を示しており、上段側ＢＧＡパッケージは樹脂本体１が下側に凸状に反っており、下段側ＢＧＡパッケージは上側に凸状に反っている。図２は、図１の半導体装置１０をマザー基板８に実装するため、リフロー工程により高温にした状態を示している。リフロー工程の高温状態において、上段側ＢＧＡパッケージは図１と反対方向の下側に凸状に反り、下段側ＢＧＡパッケージは図１と反対方向の上側に凸状に反っている。このように、上段側ＢＧＡパッケージと下段側ＢＧＡパッケージが反ることにより、下段側ＢＧＡパッケージの樹脂部４と上段側ＢＧＡパッケージの下面との間に隙間が生じる。そして、リフロー工程において、半田ボール５が溶融することにより、マザー基板８の上面に複数の半田ボール５の位置に合わせて形成された接続パターン（図示せず）と、下段側ＢＧＡパッケージが半田により接続される。また、同時に、半田ボール３が溶融することにより、基板２の上面に複数の半田ボール３の位置に合わせて形成された接続パターン（図示せず）と、上段側ＢＧＡパッケージが半田により接合される。
【００１４】
この場合、リフロー工程において、半田ボール３、５が潰れて横方向に広がるため、半田ブリッジが発生してショートする可能性がある。特に、半導体装置１０を携帯電話機等の小型の電子機器に実装する場合、半導体装置１０自体の実装面積を縮小させることに対する要求が厳しくなっている。このため、半導体装置１０では、半田ボール３、５を配置する間隔（以下、ピッチという）を狭くして、マザー基板８上の実装面積を縮小させる必要がある。また、携帯電話機等の小型の電子機器では、多機能化と高機能化が進んでいる。このため、電子機器内に実装されるメモリチップやコントローラチップ等の半導体装置では、大容量化や高機能化に対する要求も高まってきている。このため、半導体装置１０では、積層する半導体素子の大容量化や高機能化により外部ピン数が増加する傾向にある。したがって、半導体装置１０では、実装面積の縮小と、外部ピン数の増加という、相反する要求に対応する必要があり、上述のような半田ブリッジが発生する可能性は高まる傾向にある。
【００１５】
図３は、図１の上段側ＢＧＡパッケージの構成を示す図である。図３において、樹脂本体１内には、基板１３上に２つの半導体素子１４が絶縁層１６を介して積層されている。各半導体素子１４の上面には、基板１３と接続するための複数のパッド（図示せず）が形成されている。これらのパッドは、複数のボンディングワイヤ１５により基板１３の上面に形成された複数のパッド（図示せず）と接続される。基板１３の上面に形成された複数のパッドは、それぞれ半田ボール３と電気的に接続されている。
【００１６】
図４は、図１の下段側ＢＧＡパッケージの構成を示す図である。図４において、樹脂部４内には、基板２上に半導体素子１４が絶縁層１６を介して実装されている。半導体素子１４の上面には、基板２と接続するための複数のパッド（図示せず）が形成されている。これらのパッドは、複数のボンディングワイヤ１５により基板２の上面に形成された複数のパッド（図示せず）と接続される。基板１３の上面に形成された複数のパッドは、それぞれ半田ボール３と電気的に接続されている。
【００１７】
図５は、上述の半田ブリッジの発生を回避する構成とした半導体装置１０の構成を示す図である。なお、図５において、図１に示した半導体装置１０と同様の構成部分には、同一符号を付している。図５において、下段側ＢＧＡパッケージの樹脂部４は、その厚みが図１に示した樹脂部４の厚みより厚く形成されている。また、下段側ＢＧＡパッケージの基板２の上面には複数の半田ボール９が設けられている。図５は、半導体装置１０が室温の状態を示しており、上段側ＢＧＡパッケージが反る方向と、下段側ＢＧＡパッケージが反る方向は、図１と同様である。また、上段側ＢＧＡパッケージの構成は図３と同様であり、下段側ＢＧＡパッケージの構成は図４と同様であるため、これらの構成の図示は省略する。
【００１８】
図６は、図５の半導体装置１０をマザー基板８に実装するため、リフロー工程により高温にした状態を示している。この高温状態において、上段側ＢＧＡパッケージが反る方向と、下段側ＢＧＡパッケージが反る方向は、図２と同様である。このリフロー工程において、下段側ＢＧＡパッケージの樹脂部４と、上段側ＢＧＡパッケージの基板１３とが接触するように、樹脂部４の厚みを厚く形成している。そして、リフロー工程において、半田ボール３、５、９が溶融することにより、マザー基板８と下段側ＢＧＡパッケージの基板２が接続され、下段側ＢＧＡパッケージの基板２と上段側ＢＧＡパッケージの基板１３が半田６により接続される。半田６は、半田ボール３と半田ボール９が溶融して接合された半田である。
【００１９】
下段側ＢＧＡパッケージの基板２と上段側ＢＧＡパッケージの基板１３が接続され際には、上段側ＢＧＡパッケージの基板１３の下面が下段側ＢＧＡパッケージの樹脂部４に接触する。このため、下段側ＢＧＡパッケージと上段側ＢＧＡパッケージが半田６によって接続される際に、樹脂部４が支えとなり、溶融した半田ボール３、９の半田６が横方向に広がることを回避でき、半田ブリッジの発生を回避できる。
【００２０】
しかし、図６の半導体装置１０では、半田が溶融した状態で下段側ＢＧＡパッケージの樹脂部４と上段側ＢＧＡパッケージの基板１３とが接触するため、上段側ＢＧＡパッケージと下段側ＢＧＡパッケージの位置がずれる可能性がある。
【００２１】
図７は、室温において上段側ＢＧＡパッケージの反り方向が図５と反対方向である下側に反っている場合を示したものである。図７の半導体装置１０の構成は、図５の半導体装置１０と同一であり、下段側ＢＧＡパッケージの樹脂部４の厚みを厚く形成している。図８は、図７の半導体装置１０をマザー基板８に実装するため、リフロー工程により高温にした状態を示している。
【００２２】
図８の高温状態において、上段側ＢＧＡパッケージが反る方向は上側であり、図６の場合と反対方向である。また、下段側ＢＧＡパッケージの反る方向は、図６の場合と同様である。このリフロー工程において、半田ボール３、９が溶融して下段側ＢＧＡパッケージの基板２と上段側ＢＧＡパッケージの基板１３が接続される。この接続の際に、図６に示した例と同様に、半田６が横方向に広がることが回避され、半田ブリッジの発生を回避できる。
【００２３】
しかし、図８の半導体装置１０では、半田が溶融した状態で下段側ＢＧＡパッケージの樹脂部４と上段側ＢＧＡパッケージの基板１３とが接触するため、上段側ＢＧＡパッケージと下段側ＢＧＡパッケージの位置がずれる可能性がある。
【００２４】
次に、上述した半田ブリッジの発生を回避し、上段側ＢＧＡパッケージと下段側ＢＧＡパッケージの間の位置ずれを回避する半導体装置の例を以下に説明する。
【００２５】
図９は、本発明の第１の実施の形態に係る半導体装置２０に用いられる上段側ＢＧＡパッケージの構成を示す図である。図１０は、図９の上段側ＢＧＡパッケージを半田ボール３側から見た平面図である。図９において、図１に示した上段側ＢＧＡパッケージと同一の構成部分には同一符号を付している。
【００２６】
図９及び図１０において、上段側ＢＧＡパッケージは、半導体素子を封止した樹脂本体１１と、樹脂本体１１の下面側に形成された突起部１２と、樹脂本体１１の下面側に形成された複数の半田ボール３と、から構成される。突起部１２は、上段側ＢＧＡパッケージの基板１３部分に樹脂又は金属等で形成することができる。また、突起部１２は、上段側ＢＧＡパッケージが完成する前に基板１３だけの状態で形成することが可能である。また、突起部１２は、上段側ＢＧＡパッケージが完成した後に追加形成することも可能である。
【００２７】
ここで、上段側ＢＧＡパッケージが完成した後に、突起部１２を追加形成する例について図を参照して説明する。図１１は、突起部１２を基板１３にシルク印刷により形成した場合を示す図である。図１１において、基板１３は、基材１３ａの上下面に銅等の金属配線１３ｂが形成された後、ソルダレジスト工程により半田ボール３の形成部分を除く配線１３ｂ部分にソルダレジスト１３ｃが塗布される。この後、シルク印刷により樹脂の突起部１２がソルダレジスト１３ｃ上に形成される。
【００２８】
図１２は、突起部１２を基板１３にソルダレジスト工程により形成した場合を示す図である。図１２において、上述したソルダレジスト１３ｃを形成した後、再度、ソルダレジスタ工程により金属の突起部１２がソルダレジスト１３ｃ上に形成される。なお、図１１及び図１２に示した突起部１２は、図中では上向きに形成されているが、実装時には、下向きに用いられる。また、図１１及び図１２に示した突起部１２は、積層される下段側ＢＧＡパッケージの樹脂部４の実装位置に合わせて形成される。また、突起部１２は、図１１及び図１２に示したシルク印刷又はソルダレジスト工程において、図１０に示すように、半田ボール３の形成領域より内側に、下段側ＢＧＡパッケージの樹脂部４の形状に合わせて正方形形状に形成される。
【００２９】
図１３は、上段側ＢＧＡパッケージの構成を示す図である。図１３において、図３に示した上段側ＢＧＡパッケージと同一の構成部分には同一符号を付している。図１３において、樹脂本体１１内には、基板１３上に２つの半導体素子１４が絶縁層１６を介して積層されている。各半導体素子１４の上面には、基板１３と接続するための複数のパッド（図示せず）が形成されている。これらのパッドは、複数のボンディングワイヤ１５により基板１３の上面に形成された複数のパッド（図示せず）と接続される。基板１３の上面に形成された複数のパッドは、それぞれ半田ボール３と電気的に接続されている。
【００３０】
図１４は、下段側ＢＧＡパッケージの構成を示す図である。図１４において、図４に示した上段側ＢＧＡパッケージと同一の構成部分には同一符号を付している。図１４において、樹脂部４内には、基板２上に半導体素子１４が絶縁層１６を介して実装されている。半導体素子１４の上面には、基板２と接続するための複数のパッド（図示せず）が形成されている。これらのパッドは、複数のボンディングワイヤ１５により基板２の上面に形成された複数のパッド（図示せず）と接続される。基板１３の上面に形成された複数のパッドは、それぞれ半田ボール３と電気的に接続されている。
【００３１】
図１５は、図１３の上段側ＢＧＡパッケージと、図１４の下段側ＢＧＡパッケージを積層し、これらパッケージ同士を接合する前の半導体装置２０が室温の状態にある場合を示している。この室温状態において、上段側ＢＧＡパッケージは樹脂本体１１が下側に凸状に反っており、下段側ＢＧＡパッケージは上側に凸状に反っている。この室温状態では、上段側ＢＧＡパッケージの樹脂本体１１の下面から突出する突起部１２は、下段側ＢＧＡパッケージの樹脂部４に接触していない。
【００３２】
図１６は、図１５の半導体装置２０をマザー基板８に実装するため、リフロー工程により高温にした状態を示している。リフロー工程の高温状態において、上段側ＢＧＡパッケージは図１５と反対方向の下側に凸状に反り、下段側ＢＧＡパッケージは図１５と反対方向の上側に凸状に反っている。リフロー工程において、半田ボール３、５、９が溶融することにより、マザー基板８と下段側ＢＧＡパッケージの基板２が接続され、下段側ＢＧＡパッケージの基板２と上段側ＢＧＡパッケージの基板１３が半田６により接続される。半田６は、半田ボール３と半田ボール９が溶融して接合された半田である。
【００３３】
半導体装置２０は、高温状態において、下段側ＢＧＡパッケージの樹脂部４と上段側ＢＧＡパッケージの基板１３とが接触するように樹脂部４の厚みは厚く形成されている。このため、半田ボール３、９が溶融して下段側ＢＧＡパッケージと上段側ＢＧＡパッケージが半田６により接続される際に、樹脂部４が支えとなり、半田ボール３、９が潰れて横方向に広がることを防止でき、半田ブリッジの発生を回避できる。したがって、半田ボール３、９の各ピッチを小さくしてファインピッチ化し、半田ボール数を増やすことができる。その結果、半導体装置２０は、上述した実装面積の縮小と、外部ピン数の増加という、相反する要求に対応することが可能になる。
【００３４】
また、上段側ＢＧＡパッケージでは、下段側ＢＧＡパッケージの樹脂部４の実装位置に合わせて突起部１２が形成されている。このため、半田ボール３、９が溶融した状態で下段側ＢＧＡパッケージの樹脂部４と上段側ＢＧＡパッケージの基板１３とが接触する際に、図１６に示すように突起部１２が樹脂部４に接触して、上段側ＢＧＡパッケージと下段側ＢＧＡパッケージの位置ずれを防止することができる。すなわち、突起部１２の高さ方向の寸法は、突起部１２が下段側ＢＧＡパッケージの樹脂部４に接触した際に、上段側ＢＧＡパッケージと下段側ＢＧＡパッケージの位置ずれ防止機能を発揮可能な構造とする値に設定される。
【００３５】
上述した突起部１２の幅、高さの各寸法は、上段側ＢＧＡパッケージ及び下段側ＢＧＡパッケージの各寸法との対応関係により決定される。これらの寸法の一例について、図１７〜図１９を参照して説明する。図１７は、上段側ＢＧＡパッケージの対象寸法部分を示す平面図である。図１８は、接合後の半導体装置２０の対象寸法部分を示す側面図である。図１９は、接合前の半導体装置２０の対象寸法部分を示す側面図である。
【００３６】
図１７において、上段側ＢＧＡパッケージのパッケージサイズは１０〜１５ｍｍ、半田ボール径は０．２〜０．３ｍｍ、半田ボールピッチは０．４〜０．５ｍｍ、突起部分の幅は０．５〜１．０ｍｍであるものとする。図１８において、上段側ＢＧＡパッケージの上段パッケージ厚さは０．３〜０．６ｍｍ、上段半田高さは０．２５〜０．４５ｍｍ、下段パッケージ樹脂厚さは０．３〜０．４ｍｍ、下段半田高さは０．１５〜０．２ｍｍ、樹脂突起高さは０．０４〜０．１ｍｍであるものとする。図１９において、上段側ＢＧＡパッケージのパッケージ反り量は−０．０５〜＋０．０５ｍｍであるものとする。
【００３７】
上述した各寸法のうち、図１７の半田ボールピッチ、図１８の上段半田高さ及び樹脂突起高さは、以下に示す構造デザイン条件に基づいて設定される。
上段半田高さ＝下段パッケージ樹脂厚さ＋パッケージ反り量
（下段パッケージ樹脂と上段パッケージが接触して、上段半田高さが決まる為）
樹脂突起高さ≧パッケージ反り量＋マージン（〜０．０２ｍｍ）
（位置ずれ防止効果をもたせる為）
半田ボールピッチ≧上側（下側）ボール径＋マージン（〜０．１５ｍｍ）
（半田がショートしない為）
上段半田高さ≦上側ボール高さ＋下側ボール高さ
（上下の半田がリフローで接触する為）
【００３８】
また、パッケージ反り量に応じた上側ボール高さと下側ボール高さのデザイン数値例を図２０〜図２２に例示する。図２０は、パッケージ反り量が０、すなわち、上段側ＢＧＡパッケージと下段側ＢＧＡパッケージが同じ反り量である場合の上側ボール高さ、下側ボール高さ及び上段半田高さのデザイン数値例を示す図である。図２１は、パッケージ反り量が＋０．５ｍｍ、すなわち、半田ボール部の上段と下段の間隔が中央部より拡がる方向に反る場合の上側ボール高さ、下側ボール高さ及び上段半田高さのデザイン数値例を示す図である。図２２は、パッケージ反り量が−０．５ｍｍ、すなわち、半田ボール部の上段と下段の間隔が中央部より狭まる方向に反る場合の上側ボール高さ、下側ボール高さ及び上段半田高さのデザイン数値例を示す図である。
【００３９】
なお、図２０〜図２２に示した上側ボール高さ、下側ボール高さ及び上段半田高さのデザイン数値例は、一例であり、上述したパッケージサイズや半田ボールピッチの変更に応じて変更可能である。したがって、図１７〜図２２に例示したような構造デザイン条件に基づいて、半導体装置２０における各部の寸法を決定することにより、突起部１２の寸法を半導体装置２０の設計段階で決定することができる。
【００４０】
また、上述した突起部１２は、図１０に示した正方形形状に限るものではなく、例えば、図２３〜図２７に示す形状であってもよい。図２３は、図１０に示した上段側ＢＧＡパッケージと同様に配置された複数の半田ボール３の内側に、下段側ＢＧＡパッケージの樹脂部４の形状に合わせて各辺の中央部の４箇所に突起部１２を形成した例である。図２４は、図１０に示した上段側ＢＧＡパッケージと同様に配置された複数の半田ボール３の内側に、下段側ＢＧＡパッケージの樹脂部４の形状に合わせて４角に突起部１２を形成した例である。
【００４１】
図２５は、図１０に示した上段側ＢＧＡパッケージと異なり、複数の半田ボール３を図中の左右辺に沿って２列に形成し、これらの半田ボール３の内側に、下段側ＢＧＡパッケージの樹脂部４の形状に合わせて直線状に突起部１２を形成した例である。図２６は、図２５と同様に配置された複数の半田ボール３の内側に、下段側ＢＧＡパッケージの樹脂部４の形状に合わせて左右両辺の上下端部４箇所に突起部１２を形成した例である。図２７は、図２５と同様に配置された複数の半田ボール３の内側に、下段側ＢＧＡパッケージの樹脂部４の形状に合わせて左右両辺の中央部２箇所に突起部１２を形成した例である。
【００４２】
上記図２３〜図２７に示したように突起部１２を形成した場合であっても、上段側ＢＧＡパッケージと下段側ＢＧＡパッケージの位置ずれを防止することができる。なお、これらの形状が異なる突起部１２は、上述したシルク印刷又はソルダレジスト工程により形成可能である。
【００４３】
（第２の実施の形態）
本発明の第２の実施の形態は、前述の第１の実施の形態に係る半導体装置２０において、突起部１２の構造を変えた例を説明するものである。
【００４４】
図２８は、本発明の第２の実施の形態に係る半導体装置３０に用いられる上段側ＢＧＡパッケージの構成を示す図である。図２８において、図１０に示した上段側ＢＧＡパッケージと同一の構成部分には同一符号を付している。
【００４５】
図２８において、上段側ＢＧＡパッケージは、半導体素子を封止した樹脂本体１１と、樹脂本体１１の下面側の中央部に形成された突起部１２と、樹脂本体１１の下面側に形成された複数の半田ボール３と、から構成される。突起部１２は、上段側ＢＧＡパッケージの基板１３部分に、上述したシルク印刷又はソルダレジスト工程により樹脂又は金属等で形成することができる。また、突起部１２は、上段側ＢＧＡパッケージが完成する前に基板１３だけの状態で形成することが可能である。また、突起部１２は、上段側ＢＧＡパッケージが完成した後に追加形成することも可能である。
【００４６】
図２９は、図２８の上段側ＢＧＡパッケージと、下段側ＢＧＡパッケージを積層し、これらパッケージ同士を接合する前の半導体装置３０が室温の状態にある場合を示している。下段側ＢＧＡパッケージの樹脂部２１には、上段側ＢＧＡパッケージに形成された突起部１２の形成位置に合わせて、その上面に溝部２１ａが形成されている。なお、図２９において、下段側ＢＧＡパッケージは、上記図１４に示した下段側ＢＧＡパッケージと同一の構成部分には同一符号を付している。
【００４７】
この室温状態において、上段側ＢＧＡパッケージは樹脂本体１１が上側に凸状に反っており、下段側ＢＧＡパッケージは上側に凸状に反っている。この室温状態では、上段側ＢＧＡパッケージの樹脂本体１１の下面から突出する突起部１２は、下段側ＢＧＡパッケージの樹脂部４に形成された溝部２１ａに接触していない。
【００４８】
図３０は、図２９の半導体装置３０をマザー基板８に実装するため、リフロー工程により高温にした状態を示している。リフロー工程の高温状態において、上段側ＢＧＡパッケージは図３０と反対方向の下側に凸状に反り、下段側ＢＧＡパッケージは図２９と反対方向の上側に凸状に反っている。リフロー工程において、半田ボール３、５、９が溶融することにより、マザー基板８と下段側ＢＧＡパッケージの基板２が接続され、下段側ＢＧＡパッケージの基板２と上段側ＢＧＡパッケージの基板１３が半田６により接続される。半田６は、半田ボール３と半田ボール９が溶融して接合された半田である。
【００４９】
半導体装置３０は、高温状態において、下段側ＢＧＡパッケージの樹脂部４と上段側ＢＧＡパッケージの基板１３とが接触するように樹脂部４の厚みは厚く形成されている。このため、半田ボール３、９が溶融して下段側ＢＧＡパッケージと上段側ＢＧＡパッケージが半田６により接続される際に、樹脂部４が支えとなり、半田ボール３、９が潰れて横方向に広がることを防止でき、半田ブリッジの発生を回避できる。したがって、半田ボール３、９の各ピッチを小さくしてファインピッチ化し、半田ボール数を増やすことができる。その結果、半導体装置２０は、上述した実装面積の縮小と、外部ピン数の増加という、相反する要求に対応することが可能になる。
【００５０】
また、上段側ＢＧＡパッケージでは、下段側ＢＧＡパッケージの樹脂部４の実装位置に合わせて突起部１２が形成され、下段側ＢＧＡパッケージでは、突起部１２の形成位置に合わせて樹脂部２１に溝部２１ａが形成されている。このため、半田ボール３、９が溶融した状態で下段側ＢＧＡパッケージの樹脂部４と上段側ＢＧＡパッケージの基板１３とが接触する際に、図３０に示すように突起部１２が樹脂部２１の溝部２１ａに接触して、上段側ＢＧＡパッケージと下段側ＢＧＡパッケージの位置ずれを防止することができる。すなわち、突起部１２の高さ方向の寸法は、突起部１２が下段側ＢＧＡパッケージの溝部２１ａに接触した際に、上段側ＢＧＡパッケージと下段側ＢＧＡパッケージの位置ずれ防止機能を発揮可能な構造とする値に設定される。
【００５１】
図３１は、図２８の上段側ＢＧＡパッケージを半田ボール３側から見た平面図である。図３１に示すように、突起部１２は、半田ボール３の形成領域より内側に、下段側ＢＧＡパッケージの樹脂部４の実装位置に合わせて中央部に形成される。図３２は、図３１に示した上段側ＢＧＡパッケージと異なり、複数の半田ボール３を図中の左右辺に沿って２列に形成し、これらの半田ボール３の内側に、下段側ＢＧＡパッケージの樹脂部４の実装位置に合わせて中央部に突起部１２を形成した例である。図３２に示したように突起部１２を形成した場合であっても、上段側ＢＧＡパッケージと下段側ＢＧＡパッケージの位置ずれを防止することができる。
【００５２】
（第３の実施の形態）
本発明の第３の実施の形態は、前述の第１の実施の形態に係る半導体装置２０に示した突起部１２の構造と異なり、上段側ＢＧＡパッケージの基板の下面側に溝部を形成した例を説明するものである。
【００５３】
図３３は、本発明の第３の実施の形態に係る半導体装置３０の構成を示す図である。図３０において、図１５に示した半導体装置２０と同一の構成部分には同一符号を付している。
【００５４】
図３３において、上段側ＢＧＡパッケージは、半導体素子を封止した樹脂本体４１と、樹脂本体４１の下面側の中央部に形成された溝部４２と、樹脂本体４１の下面側に形成された複数の半田ボール３と、から構成される。溝部４２は、下段側ＢＧＡパッケージの樹脂部４の形状に合わせて形成されている。溝部４２は、上段側ＢＧＡパッケージの基板１３部分に、パッケージが完成する前に基板１３に予め溝部４２を設けることで形成することができる。また、溝部４２は、上段側ＢＧＡパッケージが完成した後に追加形成することも可能である。
【００５５】
図３３は、上段側ＢＧＡパッケージと、図１５の下段側ＢＧＡパッケージを積層し、これらパッケージ同士を接合する前の半導体装置４０が室温の状態にある場合を示している。この室温状態において、上段側ＢＧＡパッケージは樹脂本体４１が下側に凸状に反っており、下段側ＢＧＡパッケージは上側に凸状に反っている。この室温状態では、上段側ＢＧＡパッケージの樹脂本体４１の下面側に形成された溝部４２は、下段側ＢＧＡパッケージの樹脂部４に接触していない。
【００５６】
図３４は、図３３の半導体装置４０をマザー基板８に実装するため、リフロー工程により高温にした状態を示している。リフロー工程の高温状態において、上段側ＢＧＡパッケージは図３３と反対方向の上側に凸状に反り、下段側ＢＧＡパッケージは図３３と反対方向の下側に凸状に反っている。リフロー工程において、半田ボール３、５、９が溶融することにより、マザー基板８と下段側ＢＧＡパッケージの基板２が接続され、下段側ＢＧＡパッケージの基板２と上段側ＢＧＡパッケージの基板１３が半田６により接続される。半田６は、半田ボール３と半田ボール９が溶融して接合された半田である。
【００５７】
半導体装置４０は、高温状態において、下段側ＢＧＡパッケージの樹脂部４と上段側ＢＧＡパッケージの基板１３の下面側に形成された溝部４２とが接触するように樹脂部４の厚みは厚く形成されている。このため、半田ボール３、９が溶融して下段側ＢＧＡパッケージと上段側ＢＧＡパッケージが半田６により接続される際に、樹脂部４が支えとなり、半田ボール３、９が潰れて横方向に広がることを防止でき、半田ブリッジの発生を回避できる。したがって、半田ボール３、９の各ピッチを小さくしてファインピッチ化し、半田ボール数を増やすことができる。その結果、半導体装置２０は、上述した実装面積の縮小と、外部ピン数の増加という、相反する要求に対応することが可能になる。
【００５８】
また、上段側ＢＧＡパッケージでは、下段側ＢＧＡパッケージの樹脂部４の実装位置に合わせて溝部４２が形成されている。このため、半田ボール３、９が溶融した状態で下段側ＢＧＡパッケージの樹脂部４と上段側ＢＧＡパッケージの基板１３とが接触する際に、図３４に示すように溝部４２が樹脂部４の側面及び上面に接触して、上段側ＢＧＡパッケージと下段側ＢＧＡパッケージの位置ずれを防止することができる。すなわち、溝部４２の深さ方向の寸法は、溝部４２が下段側ＢＧＡパッケージの樹脂部４に接触した際に、上段側ＢＧＡパッケージと下段側ＢＧＡパッケージの位置ずれ防止機能を発揮可能な構造とする値に設定される。
【００５９】
図３５は、図３３の上段側ＢＧＡパッケージを半田ボール３側から見た平面図である。図３５に示すように、溝部４２は、半田ボール３の形成領域より内側に、下段側ＢＧＡパッケージの樹脂部４の実装位置に合わせて正方形状に形成されている。図３６は、図３５に示した上段側ＢＧＡパッケージと異なり、複数の半田ボール３を図中の左右辺に沿って２列に形成し、これらの半田ボール３の内側に、下段側ＢＧＡパッケージの樹脂部４の実装位置に合わせて、左右両辺部に沿って溝部４２を形成した例である。図３６に示したように溝部４２を形成した場合であっても、上段側ＢＧＡパッケージと下段側ＢＧＡパッケージの位置ずれを防止することができる。
【００６０】
（第４の実施の形態）
本発明の第４の実施の形態は、前述の第１の実施の形態に係る半導体装置２０において突起部１２を形成した上段側ＢＧＡパッケージと、新たに突起部１２を形成した下段側ＢＧＡパッケージを複数層積層する例を説明するものである。
【００６１】
図３７は、本発明の第４の実施の形態に係る半導体装置５０の構成を示す図である。図３７において、図１５に示した半導体装置２０と同一の構成部分には同一符号を付している。
【００６２】
図３７において、半導体装置５０は、上段側ＢＧＡパッケージ５１と、第１〜第３の下段側ＢＧＡパッケージ５２〜５４を積層している。図３７に示す半導体装置５０は、積層した上段側ＢＧＡパッケージ５１と、第１〜第３の下段側ＢＧＡパッケージ５２〜５４を相互に接合した状態を示している。
【００６３】
上段側ＢＧＡパッケージ５１は、半導体素子を封止した樹脂本体１１と、樹脂本体１１の下面側に形成された突起部１２と、樹脂本体１１の下面側に形成された複数の半田ボール３と、から構成される。第１の下段側ＢＧＡパッケージ５２は、基板２と、半導体素子を封止した樹脂部４と、基板２の下面側に形成された突起部１２と、基板２の下面側に形成された複数の半田ボール５と、基板２の上面側に形成された複数の半田ボール９と、から構成される。第２の下段側ＢＧＡパッケージ５３は、第１の下段側ＢＧＡパッケージ５２と同様の構成である。第３の下段側ＢＧＡパッケージ５４は、図１５に示した下段側ＢＧＡパッケージと同様の構成である。
【００６４】
突起部１２は、上段側ＢＧＡパッケージ５１の基板１３部分、第１及び第２の下段側ＢＧＡパッケージ５２、５３の基板２に、上述したシルク印刷又はソルダレジスト工程により樹脂又は金属等で形成することができる。また、突起部１２は、上段側ＢＧＡパッケージ５１、第１及び第２の下段側ＢＧＡパッケージ５２、５３が完成する前に基板２、１３だけの状態で形成することが可能である。また、突起部１２は、上段側ＢＧＡパッケージ５１、第１及び第２の下段側ＢＧＡパッケージ５２、５３が完成した後に追加形成することも可能である。
【００６５】
図３７に示す第３の下段側ＢＧＡパッケージ５４の樹脂部４は、第１の下段側ＢＧＡパッケージ５２及び第３の下段側ＢＧＡパッケージ５３の樹脂部４に比べて実装面積が小さいものになっている。このため、第２の下段側ＢＧＡパッケージ５３の突起部１２は、第３の下段側ＢＧＡパッケージ５４の樹脂部４の実装位置に合わせて、基板２の下面側の内側寄りに形成されている。また、第２の下段側ＢＧＡパッケージ５３の半田ボール５は、第１の下段側ＢＧＡパッケージ５２の半田ボール５より多く形成されている。また、第３の下段側ＢＧＡパッケージ５４の半田ボール５は、第２の下段側ＢＧＡパッケージ５３の半田ボール５より多く形成されている。
【００６６】
図３７の半導体装置５０は、各層を接合後の状態を示しており、上段側ＢＧＡパッケージ５１は上側に凸状に反り、第１〜第３の下段側ＢＧＡパッケージ５２〜５４は、共に下側に凸状に反っている。第１〜第３の下段側ＢＧＡパッケージ５２〜５４の各樹脂部４は、厚みが厚く形成されている。このため、リフロー工程による高温状態での接合時に、上段側ＢＧＡパッケージ５１〜第２の下段側ＢＧＡパッケージ５３の各基板１３、２を、下層の各樹脂部４で支えることになる。したがって、各層の基板１３と基板２との間の半田ボール３、９が潰れて、半田６が横方向に広がることを防止でき、半田ブリッジの発生を回避できる。したがって、各層の樹脂部４に封止される半導体素子の外部ピン数に合わせて半田ボール３、９の各ピッチを小さくしてファインピッチ化し、半田ボール数を増やすことができる。その結果、積層数を増やした半導体装置５０であっても、上述した実装面積の縮小と、外部ピン数の増加という、相反する要求に対応することが可能になる。
【００６７】
また、上段側ＢＧＡパッケージ５１及び第１、第２の下段側ＢＧＡパッケージ５２、５３では、第１〜第３の下段側ＢＧＡパッケージ５２〜５４の各樹脂部４の実装位置に合わせて突起部１２が形成されている。このため、半田ボール３、９が溶融した状態で上段側ＢＧＡパッケージ５１の基板１３と第１の下段側ＢＧＡパッケージ５２の樹脂部４とが接触する際に、突起部１２が樹脂部４に接触して、上段側ＢＧＡパッケージ５１と下段側ＢＧＡパッケージ５２の位置ずれを防止することができる。同様に、第１の下段側ＢＧＡパッケージ５２の基板２と第２の下段側ＢＧＡパッケージ５３の樹脂部４とが接触する際に、突起部１２が樹脂部４に接触して、第１の下段側ＢＧＡパッケージ５２と第２の下段側ＢＧＡパッケージ５３の位置ずれを防止することができる。さらに、第２の下段側ＢＧＡパッケージ５３の基板２と第３の下段側ＢＧＡパッケージ５４の樹脂部４とが接触する際に、突起部１２が樹脂部４に接触して、第２の下段側ＢＧＡパッケージ５３と第３の下段側ＢＧＡパッケージ５４の位置ずれを防止することができる。
【００６８】
すなわち、上段側ＢＧＡパッケージ５１及び第１、第２の下段側ＢＧＡパッケージ５２、５３の各突起部１２の高さ方向の寸法は、各突起部１２が第１〜第３の下段側ＢＧＡパッケージ５２〜５４の各樹脂部４に接触した際に、各層の位置ずれ防止機能を発揮可能な構造とする値に設定される。
【００６９】
（第５の実施の形態）
本発明の第５の実施の形態は、前述の第２の実施の形態に係る半導体装置３０において突起部１２を形成した上段側ＢＧＡパッケージと、新たに突起部１２及び溝部２１ａを形成した下段側ＢＧＡパッケージを複数層積層する例を説明するものである。
【００７０】
図３８は、本発明の第５の実施の形態に係る半導体装置６０の構成を示す図である。図３８において、図２９に示した半導体装置３０と、図３７に示した半導体装置５０と同一の構成部分には同一符号を付している。
【００７１】
図３８において、半導体装置６０は、上段側ＢＧＡパッケージ５１と、第１〜第３の下段側ＢＧＡパッケージ６２〜６４を積層している。図３８に示す半導体装置６０は、積層した上段側ＢＧＡパッケージ５１と、第１〜第３の下段側ＢＧＡパッケージ６２〜６４を相互に接合した状態を示している。
【００７２】
第１の下段側ＢＧＡパッケージ６２は、基板２と、半導体素子を封止した樹脂部４と、基板２の下面側の中央部に形成された突起部１２と、基板２の下面側に形成された複数の半田ボール５と、基板２の上面側に形成された複数の半田ボール９と、から構成される。第２の下段側ＢＧＡパッケージ６３は、半導体素子を封止した樹脂部２１と、基板２の下面側の中央部に形成された突起部１２と、基板２の下面側に形成された複数の半田ボール５と、基板２の上面側に形成された複数の半田ボール９と、から構成される。第２の下段側ＢＧＡパッケージ６２の樹脂部２１には、上段側ＢＧＡパッケージ５１に形成された突起部１２の形成位置に合わせて、その上面に溝部２１ａが形成されている。第３の下段側ＢＧＡパッケージ６４は、図２９に示した下段側ＢＧＡパッケージと同様の構成である。
【００７３】
突起部１２は、上段側ＢＧＡパッケージ５１の基板１３部分、第１及び第２の下段側ＢＧＡパッケージ６２、６３の基板２に、上述したシルク印刷又はソルダレジスト工程により樹脂又は金属等で形成することができる。また、突起部１２は、上段側ＢＧＡパッケージ５１、第１及び第２の下段側ＢＧＡパッケージ６２、６３が完成する前に基板２、１３だけの状態で形成することが可能である。また、突起部１２は、上段側ＢＧＡパッケージ５１、第１及び第２の下段側ＢＧＡパッケージ６２、６３が完成した後に追加形成することも可能である。
【００７４】
図３８に示す第３の下段側ＢＧＡパッケージ６４の樹脂部４は、第１の下段側ＢＧＡパッケージ６２及び第２の下段側ＢＧＡパッケージ６３の樹脂部４に比べて実装面積が小さいものになっている。また、第２の下段側ＢＧＡパッケージ６３の半田ボール５は、第１の下段側ＢＧＡパッケージ６２の半田ボール５より多く形成されている。また、第３の下段側ＢＧＡパッケージ６４の半田ボール５は、第２の下段側ＢＧＡパッケージ６３の半田ボール５より多く形成されている。
【００７５】
図３８の半導体装置６０は、各層を接合後の状態を示しており、上段側ＢＧＡパッケージ５１は上側に凸状に反り、第１〜第３の下段側ＢＧＡパッケージ６２〜６４は、共に下側に凸状に反っている。第１〜第３の下段側ＢＧＡパッケージ６２〜６４の各樹脂部４、２１は、厚みが厚く形成されている。このため、リフロー工程による高温状態での接合時に、上段側ＢＧＡパッケージ５１〜第２の下段側ＢＧＡパッケージ６３の各基板１３、２を、下層の各樹脂部４、２１で支えることになる。したがって、各層の基板１３と基板２との間の半田ボール３、９が潰れて、半田６が横方向に広がることを防止でき、半田ブリッジの発生を回避できる。したがって、各層の樹脂部４、２１に封止される半導体素子の外部ピン数に合わせて半田ボール３、９の各ピッチを小さくしてファインピッチ化し、半田ボール数を増やすことができる。その結果、積層数を増やした半導体装置６０であっても、上述した実装面積の縮小と、外部ピン数の増加という、相反する要求に対応することが可能になる。
【００７６】
また、上段側ＢＧＡパッケージ５１及び第１、第２の下段側ＢＧＡパッケージ６２、６３では、第１〜第３の下段側ＢＧＡパッケージ６２〜６４の各樹脂部４の実装位置に合わせて突起部１２及び溝部２１ａが形成されている。このため、半田ボール３、９が溶融した状態で上段側ＢＧＡパッケージ５１の基板１３と第１の下段側ＢＧＡパッケージ６２の樹脂部４とが接触する際に、突起部１２が樹脂部４に接触して、上段側ＢＧＡパッケージ５１と下段側ＢＧＡパッケージ５２の位置ずれを防止することができる。また、第１の下段側ＢＧＡパッケージ６２の基板２と第２の下段側ＢＧＡパッケージ６３の樹脂部２１とが接触する際に、突起部１２が溝部２１ａに接触して、第１の下段側ＢＧＡパッケージ６２と第２の下段側ＢＧＡパッケージ６３の位置ずれを防止することができる。さらに、第２の下段側ＢＧＡパッケージ６３の基板２と第３の下段側ＢＧＡパッケージ６４の樹脂部２１とが接触する際に、突起部１２が溝部２１ａに接触して、第２の下段側ＢＧＡパッケージ６３と第３の下段側ＢＧＡパッケージ６４の位置ずれを防止することができる。
【００７７】
すなわち、上段側ＢＧＡパッケージ５１及び第１、第２の下段側ＢＧＡパッケージ６２、６３の各突起部１２の高さ方向の寸法は、突起部１２が下段側ＢＧＡパッケージの溝部２１ａに接触した際に、各突起部１２が第１〜第３の下段側ＢＧＡパッケージ５２〜５４の樹脂部４及び溝部２１ａに接触した際に、各層の位置ずれ防止機能を発揮可能な構造とする値に設定される。
【００７８】
なお、上記第４及び第５の実施の形態では、上段側ＢＧＡパッケージ５１の半田ボール３の数に比べて、第２、第３の下段側ＢＧＡパッケージ５３、５４又は６３、６４の半田ボール５の数が多い場合を示した。これは、例えば、第２、第３の下段側ＢＧＡパッケージ５３、５４又は６３、６４の樹脂部４又は２１に封止された半導体素子が、上段側ＢＧＡパッケージ５１の樹脂本体１１に封止された半導体素子よりも多機能であることを示している。すなわち、上層の樹脂本体１１にはメモリチップ等が封止され、下層の樹脂部４又は２１には、各種の制御機能を備えるコントローラチップ等が封止される傾向にある。このように層毎に封止する半導体素子の機能の違いにより、外部ピン数が異なるため、各層の基板１３又は２の下面に形成される半田ボール３又は５の数が異なることになる。したがって、上層のＢＧＡパッケージは、下層のＢＧＡパッケージに対して半田ボールの数が少なくなる傾向にあるため、突起部を形成する領域を確保することが容易になる。
【００７９】
また、上記第１〜第５の実施の形態において例示した上段側ＢＧＡパッケージ及び下段側ＢＧＡパッケージの各形状等に限定するものではなく、他の形状の上段側ＢＧＡパッケージ及び下段側ＢＧＡパッケージに対しても本発明は適用可能である。また、位置ずれを防止するためには、リフロー工程による高温時において、上段側ＢＧＡパッケージと下段側ＢＧＡパッケージが異なる方向に反っている場合は、上記第１の実施の形態又は第３の実施の形態を適用することが望ましい。また、リフロー工程による高温時において、上段側ＢＧＡパッケージと下段側ＢＧＡパッケージが同じ方向に反っている場合は、上記第２の実施の形態を適用することが望ましい。その理由は、ほとんどの場合、下段側ＢＧＡパッケージがリフロー工程による高温時において下側に凸上に反っているためである。すなわち、リフロー工程による高温時において、例えば、上段側ＢＧＡパッケージが上側に凸状に反り、下段側ＢＧＡパッケージが下側に凸状に反っている場合、すなわち、上段側ＢＧＡパッケージと下段側ＢＧＡパッケージが互いに逆方向に反っている場合は、上記第２の実施の形態を適用することが望ましい。さらに、リフロー工程による高温時において、例えば、上段側ＢＧＡパッケージ及び下段側ＢＧＡパッケージが共に下側に凸状に反っている場合、すなわち、上段側ＢＧＡパッケージと下段側ＢＧＡパッケージが同じ方向に反っている場合は、上記第１の実施の形態又は第３の実施の形態を適用することが望ましい。
【図面の簡単な説明】
【００８０】
【図１】本発明の第１の実施の形態に係る接合前の半導体装置の構成を示す図である。
【図２】本発明の第１の実施の形態に係る接合後の半導体装置の構成を示す図である。
【図３】本発明の第１の実施の形態に係る図１の上段側ＢＧＡパッケージの構成を示す図である。
【図４】本発明の第１の実施の形態に係る図１の下段側ＢＧＡパッケージの構成を示す図である。
【図５】本発明の第１の実施の形態に係る接合前の半導体装置の構成を示す図である。
【図６】本発明の第１の実施の形態に係る接合後の半導体装置の構成を示す図である。
【図７】本発明の第１の実施の形態に係る接合前の半導体装置の構成を示す図である。
【図８】本発明の第１の実施の形態に係る接合後の半導体装置の構成を示す図である。
【図９】本発明の第１の実施の形態に係る半導体装置に用いられる上段側ＢＧＡパッケージの構成を示す図である。
【図１０】本発明の第１の実施の形態に係る図９の上段側ＢＧＡパッケージを半田ボール側から見た平面図である。
【図１１】本発明の第１の実施の形態に係る上段側ＢＧＡパッケージの突起部をシルク印刷により形成した場合を示す図である。
【図１２】本発明の第１の実施の形態に係る上段側ＢＧＡパッケージの突起部をソルダレジスト工程により形成した場合を示す図である。
【図１３】本発明の第１の実施の形態に係る上段側ＢＧＡパッケージの構成を示す図である。
【図１４】本発明の第１の実施の形態に係る下段側ＢＧＡパッケージの構成を示す図である。
【図１５】本発明の第１の実施の形態に係る接合前の半導体装置の構成を示す図である。
【図１６】本発明の第１の実施の形態に係る接合後の半導体装置の構成を示す図である。
【図１７】本発明の第１の実施の形態に係る上段側ＢＧＡパッケージの対象寸法部分を示す平面図である。
【図１８】本発明の第１の実施の形態に係る接合後の半導体装置の対象寸法部分を示す側面図である。
【図１９】本発明の第１の実施の形態に係る接合前の半導体装置の対象寸法部分を示す側面図である。
【図２０】本発明の第１の実施の形態に係る上段側ＢＧＡパッケージと下段側ＢＧＡパッケージが同じ反り量である場合の上側ボール高さ、下側ボール高さ及び上段半田高さのデザイン数値例を示す図である。
【図２１】本発明の第１の実施の形態に係る半田ボール部の上段と下段の間隔が中央部より拡がる方向に反る場合の上側ボール高さ、下側ボール高さ及び上段半田高さのデザイン数値例を示す図である。
【図２２】本発明の第１の実施の形態に係る半田ボール部の上段と下段の間隔が中央部より狭まる方向に反る場合の上側ボール高さ、下側ボール高さ及び上段半田高さのデザイン数値例を示す図である。
【図２３】本発明の第１の実施の形態に係る半導体装置において異なる形状の突起部の例を示す図である。
【図２４】本発明の第１の実施の形態に係る半導体装置において異なる形状の突起部の例を示す図である。
【図２５】本発明の第１の実施の形態に係る半導体装置において異なる形状の突起部の例を示す図である。
【図２６】本発明の第１の実施の形態に係る半導体装置において異なる形状の突起部の例を示す図である。
【図２７】本発明の第１の実施の形態に係る半導体装置において異なる形状の突起部の例を示す図である。
【図２８】本発明の第２の実施の形態に係る半導体装置に用いられる上段側ＢＧＡパッケージの構成を示す図である。
【図２９】本発明の第２の実施の形態に係る接合前の半導体装置の構成を示す図である。
【図３０】本発明の第２の実施の形態に係る接合後の半導体装置の構成を示す図である。
【図３１】本発明の第２の実施の形態に係る図２８の上段側ＢＧＡパッケージを半田ボール側から見た平面図である。
【図３２】本発明の第２の実施の形態に係る半導体装置において異なる形状の突起部の例を示す図である。
【図３３】本発明の第３の実施の形態に係る接合前の半導体装置の構成を示す図である。
【図３４】本発明の第３の実施の形態に係る接合後の半導体装置の構成を示す図である。
【図３５】本発明の第３の実施の形態に係る図３３の上段側ＢＧＡパッケージを半田ボール側から見た平面図である。
【図３６】本発明の第３の実施の形態に係る半導体装置において異なる形状の溝部の例を示す図である。
【図３７】本発明の第４の実施の形態に係る接合後の半導体装置の構成を示す図である。
【図３８】本発明の第５の実施の形態に係る接合後の半導体装置の構成を示す図である。
【符号の説明】
【００８１】
１、１１    樹脂本体
２、１３    基板
３、５、９    半田ボール
４、２１  樹脂部
６  半田
８  マザー基板
１０、２０、３０、４０、５０、６０    半導体装置
１２    突起部
１３ａ  基材
１３ｂ  配線
１３ｃ  ソルダレジスト
１４  半導体素子
２１ａ、４２  溝部
５１  上段側ＢＧＡパッケージ
５２、６２  第１の下段側ＢＧＡパッケージ
５３、６３  第２の下段側ＢＧＡパッケージ
５４、６４  第３の下段側ＢＧＡパッケージ
【図１】
2009064849.tif 000003
【図２】
2009064849.tif 000004
【図３】
2009064849.tif 000005
【図４】
2009064849.tif 000006
【図５】
2009064849.tif 000007
【図６】
2009064849.tif 000008
【図７】
2009064849.tif 000009
【図８】
2009064849.tif 000010
【図９】
2009064849.tif 000011
【図１０】
2009064849.tif 000012
【図１１】
2009064849.tif 000013
【図１２】
2009064849.tif 000014
【図１３】
2009064849.tif 000015
【図１４】
2009064849.tif 000016
【図１５】
2009064849.tif 000017
【図１６】
2009064849.tif 000018
【図１７】
2009064849.tif 000019
【図１８】
2009064849.tif 000020
【図１９】
2009064849.tif 000021
【図２０】
2009064849.tif 000022
【図２１】
2009064849.tif 000023
【図２２】
2009064849.tif 000024
【図２３】
2009064849.tif 000025
【図２４】
2009064849.tif 000026
【図２５】
2009064849.tif 000027
【図２６】
2009064849.tif 000028
【図２７】
2009064849.tif 000029
【図２８】
2009064849.tif 000030
【図２９】
2009064849.tif 000031
【図３０】
2009064849.tif 000032
【図３１】
2009064849.tif 000033
【図３２】
2009064849.tif 000034
【図３３】
2009064849.tif 000035
【図３４】
2009064849.tif 000036
【図３５】
2009064849.tif 000037
【図３６】
2009064849.tif 000038
【図３７】
2009064849.tif 000039
【図３８】
2009064849.tif 000040