(57)【要約】【課題】システムＬＳＩの内部動作状態を観測するにあたり、従来は、LSIにあらかじめ用意された解析回路を活用するため、決められた解析パターンにしか対応できなかった。これを回避するためLSI内部の論理変更可能ブロックで解析回路を構成すると、論理構成変更中は解析がストップしてしまい、連続的な解析が不可能であった。【解決手段】論理変更中に、現在の解析条件を保持する機構と、解析データを蓄積可能なバッファを用意することで、解析データの欠落を防ぐ。【選択図】図１
2009129303.tif 000002
【特許請求の範囲】
【請求項１】
信号線によって接続される複数の機能ブロックと、動作中にロジックの更新が可能な再構成ブロックと、前記機能ブロックの動作状況や前記信号線の動作状況などの半導体装置が動作する事によって生じる様々なデバッグ情報を収集し前記デバッグ情報を選択的に出力する内部信号観測部とを持つ半導体装置において、
前記内部信号観測部に入力されるデバッグ情報を一時蓄積し蓄積量を示すバッファ状態信号を出力するバッファ部と、
前記バッファ部から出力される前記バッファ状態信号によりロジック更新の開始を指示するスタート信号を出力する再構成制御部と、
前記バッファ部が一時蓄積した前記デバッグ信号が入力され処理手順に従って処理を行い半導体装置外部へ処理後の前記デバッグ信号を出力する機能をもち、前記スタート信号により前記処理手順を第2の処理手順に更新する解析機能動的再構成部と
を備えたことを特徴とする半導体内部監視装置。
【請求項２】
前記バッファ部の空き容量が前記処理手順を第2の処理手順へ更新実行期間中に入力される前記デバッグ情報を蓄積するのに十分であることを示す前記バッファ状態信号を出力する前記バッファ部を備えた請求項１記載の半導体内部監視装置。
【請求項３】
前記半導体装置において、
前記再構成制御部からの設定保持信号をうけて一定時間前記内部信号観測部の設定情報を保持し、保持した設定情報により前記内部信号観測部の制御を行う設定保持部を備えた請求項１または２記載の半導体内部監視装置。
【請求項４】
前記一定時間が前記処理手順を第2の処理手順に更新するのに必要な時間によって決定されることを特徴とする請求項３記載の半導体内部監視装置。
【請求項５】
前記一定時間が前記処理手順を第2の処理手順への更新が完了したことを示す情報により決定されることを特徴とする請求項３記載の半導体内部監視装置。
【請求項６】
前記バッファ部の空き容量が前記処理手順を第2の処理手順へ更新実行期間中に入力される前記デバッグ情報を蓄積するのに十分でない場合に前記バッファ部の容量を大きくする機能更新を行うことを特徴とする請求項１から６の何れかに記載の半導体内部監視装置。
【請求項７】
前記処理手順により処理が行われたことを示す観測状態信号により処理手順を第2の処理手順へ更新する開始指示を行う前記再構成制御部を備えた請求項１〜６の何れかに記載の半導体内部監視装置。
【請求項８】
前記半導体装置から出力される前記デバッグ情報が入力され、前記デバッグ情報に応じて前記再構成制御部に対して指示を出力する測定器を備えたことを特徴とする請求項１〜７の何れかに記載の半導体内部監視装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複数の機能ブロックを有するシステムLSIのデバッグに活用する半導体内部監視装置に関するものである。
【背景技術】
【０００２】
近年システムLSIは大規模、複雑化が進み、そのシステムデバッグは加速度的に困難になってきている。システムLSIは通常複数の機能ブロックを持っており、デバッグに当たってはそれぞれのブロック状態やブロック同士を接続する信号線の状態を観測する必要がある。従来のデバッグ方法として特許文献１が提案されている。この例によればシステムLSIの内部信号はLSI内部の変更不可能な回路によって構成される観測回路を介してLSI外部に出力される。
【特許文献１】特開平１１−１６１５２４号公報（図2）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら図2に示す前述のような構成では、内部信号観測部205が変更できないため、後になって必要となったトリガー条件等を設定することができないという課題を有していた。
【０００４】
本発明は上記従来の課題を解決するもので、必要なトリガー条件等をいつでも設定可能なLSIの内部信号観測装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
前記従来の課題を解決するために、本発明の半導体内部監視装置は、信号線によって接続される複数の機能ブロックと、動作中にロジックの更新が可能な再構成ブロックと、前記機能ブロックの動作状況や前記信号線の動作状況などの半導体装置が動作する事によって生じる様々なデバッグ情報を収集し前記デバッグ情報を選択的に出力する内部信号観測部とを持つ半導体装置において、前記内部信号観測部に入力されるデバッグ情報を一時蓄積し蓄積量を示すバッファ状態信号を出力するバッファ部と、前記バッファ部から出力される前記バッファ状態信号によりロジック更新の開始を指示するスタート信号を出力する再構成制御部と、前記バッファ部が一時蓄積した前記デバッグ信号が入力され処理手順に従って処理を行い半導体装置外部へ処理後の前記デバッグ信号を出力する機能をもち、前記スタート信号により前記処理手順を第2の処理手順に更新する解析機能動的再構成部とをもつ。
【０００６】
本構成によって、観測回路のロジック変更が可能になるため効果的な観測条件をいつでも設定可能な半導体内部監視装置を実現することができる。
【０００７】
さらに、前記バッファ部の空き容量が前記処理手順を第2の処理手順へ更新実行期間中に入力される前記デバッグ情報を蓄積するのに十分であることを示す前記バッファ状態信号を出力する前記バッファ部をもつ。
【０００８】
本構成によって、ロジック変更中も観測が可能となるため、観測データを取りこぼさない信頼性の高い半導体内部監視装置を実現することができる。
【０００９】
さらに、前記半導体装置において、前記再構成制御部からの設定保持信号をうけて一定時間前記内部信号観測部の設定情報を保持し、保持した設定情報により前記内部信号観測部の制御を行う設定保持部をもつ。
【００１０】
本構成によって、ロジック変更中も測定条件が保持されるため安定で信頼性の高い半導体内部監視装置を実現することができる。
【００１１】
さらに、前記一定時間が前記処理手順を第2の処理手順に更新するのに必要な時間によって決定されることを特徴とする。
【００１２】
本構成によって、ロジック変更中の全期間に渡って測定条件保持が保障される可能性が高くなるためより安定で信頼性の高い半導体内部監視装置を実現することができる。
【００１３】
さらに、前記一定時間が前記処理手順を第2の処理手順への更新が完了したことを示す情報により決定される。
【００１４】
本構成によって、ロジック変更中の全期間に渡って測定条件保持が保障されるためより安定で信頼性の高い半導体内部監視装置を実現することができる。
【００１５】
さらに、前記バッファ部の空き容量が前記処理手順を第2の処理手順へ更新実行期間中に入力される前記デバッグ情報を蓄積するのに不足する場合に前記バッファ部の容量を大きくする機能更新を行う。
【００１６】
本構成によって、内部観測用のロジックサイズを大きくすることが可能となり、より様々な測定条件の設定が可能な半導体内部監視装置を実現することができる。
【００１７】
さらに、前記処理手順により処理が行われたことを示す観測状態信号により処理手順を第2の処理手順への更新の開始を指示する前記再構成制御部備える。
【００１８】
本構成によって、解析状況に応じて観測条件を次々と更新可能となるため、より汎用性の高い半導体内部監視装置を実現することができる。
【００１９】
さらに、前記半導体装置から出力される前記デバッグ情報が入力され、前記デバッグ情報に応じて前記再構成制御部に対して指示を出力する測定器を備える。
【００２０】
本構成によって、半導体装置外部の測定器との連携解析が可能となるため、より高度な半導体内部監視装置を実現することができる。
【発明の効果】
【００２１】
本発明の半導体内部監視装置によれば、半導体装置の解析を最小限の回路で行えるためLSIコストを抑えることができる。また、測定データを欠落することなく測定条件の変更が可能となるため、きわめて信頼性の高い動作状態の評価が可能となる。
【発明を実施するための最良の形態】
【００２２】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００２３】
（実施の形態１）
図１は、本発明の実施の形態１における半導体内部監視装置のブロック図である。
【００２４】
図１において、１０１はシステムLSIに代表される複数の内部ブロックで構成された半導体装置、１０２はロジックアナライザに代表される測定器、１０３は主記憶である外部メモリ、104は半導体装置内の再構成回路で構成される再構成ロジック部、105は半導体装置の内部状態観測を行う内部信号観測部、１０６は半導体装置１０１の構成要素の一つであるＣＰＵ、１０７は半導体装置１０１の構成要素の一つでAV処理を行うAV処理部、１０8は半導体装置１０１の構成要素の一つでストリーム処理を行うストリーム処理部、109はシステムＬＳＩ外部のＳＤＲＡＭなどのメモリとのインターフェースを担当するメモリＩＦ、110は複数の内部ブロックを相互接続する内部バス、111は半導体装置１０１内部の各構成要素と内部バス110から引き出した内部状態信号、112は内部状態信号111の内どの信号を観測するかを選択するセレクタ、113は解析回路の中で再構成されるブロックである第一再構成部、114は第一再構成部に含まれセレクタ112からのデータを一時的に蓄積する容量8Kbのバッファメモリであるバッファ部、115は解析回路の中で再構成されるもうひとつのブロックである第二再構成部、116は第二再構成部に含まれバッファ部114からのデータを解析しシステムＬＳＩ外部へ送出すべきデータを出力する信号解析回路、117は再構成ロジックの再構成関連処理を制御する再構成制御部、118は信号解析回路116からの設定される再構成回路の状態を保持する設定保持部、119は再構成ロジックで構成された入出力回路動的再構成部である。
【００２５】
このように構成された半導体内部監視装置は、半導体装置101が動作状態にあるときのCPU106、AV処理部107、ストリーム処理部108等の構成要素とメモリIF109間の通信信号と、内部バス110の状態を内部状態信号111として、再構成ロジック部104の内部でLSIの内部信号観測を担当する内部信号観測部105へ接続される。接続された内部状態信号111はセレクタ112によって観測対象として選択される。この際、セレクタ112は設定保持部に保持された設定値に基づいて、内部状態信号111から１系統以上を選択し、第一再構成部113内部に構成されているバッファ部114へ出力する。バッファ114は通常はデータが入力されれば直ちに第二再構成部115内部に構成されている信号解析回路116へデータを出力する。信号解析回路116はデータを解析し、たとえばデータが予め設定された複数条件の中のどの条件にマッチするかを判定し、マッチした場合はどの条件が何回マッチしたかという解析データを作成し、一定期間ごとに観測信号として半導体装置101から外部へ出力し、半導体装置101と接続されているロジックアナライザやPCなどの測定器へ転送する。この一連の流れにより、ある測定条件での内部信号観測が処理される。また、信号解析回路116で所望の解析が完了した場合、信号解析回路116は解析完了信号を再構成制御部117へ伝える。ここで再構成制御部117は別の測定条件での観測準備を行う。たとえば前述の例ではデータが予め設定された複数条件の中のどの条件にマッチするかを判定し、マッチした場合はどの条件が何回マッチしたかの解析を行う解析条件（１）であるが、動作フェーズの変化により、どのアドレスに何回アクセスされたかの回の解析を行う解析条件（２）に変更することにする。解析条件（２）の実現のために第二再構成部115の論理を変更し、信号解析回路116を更新する。この測定条件を変更する場合の手順について次に述べる。
【００２６】
再構成制御部117はバッファ部１１４に対し容量の空き状態情報を要求し、バッファ部114は要求を受けて現状の空き容量を確認し、ここでは4Kbが空いていると再構成制御部117に伝える。再構成制御部１１７は解析条件（２）への更新に必要な時間を更新データ量から算出する。ここでは更新に100ミリ秒必要と算出されたとする。解析条件（１）の状態ではバッファ部114には100ミリ秒当たり5Kbが新規に蓄積される。この場合、更新に必要な100ミリ秒の間はバッファ114から信号解析回路116へはデータ転送できないため、バッファ部114に継続蓄積されるが、空き容量4Kbに対し5Kbの蓄積が必要になるため、バッファ部114がオーバーフローし解析データが欠落する。そこで、再構成制御部117は再度バッファ部114に対し、空き容量情報を要求し、再構成制御部117は空き容量が5Kb以上になるまでこの処理を繰り返す。5Kb以上の空き容量が確認できると再構成制御部117はバッファ部114に対し信号解析回路116への転送中止指示を出すと同時に信号解析回路116を含む第二再構成部115の論理を解析条件（２）に更新する開始指示を出す。さらに同時に設定保持部118に対し、現在の設定情報を保持することを指示し更新中に設定情報が不意に変更されることを防ぐ。100ミリ秒後に更新が完了し、再構成制御部117は更新完了を受けてバッファ部114に転送再開指示を出すと同時に設定保持部118に対し保持指示を解除する。
【００２７】
次に前述の処理において、解析条件（１）の状態ではバッファ部114には100ミリ秒当たり9Kbが新規に蓄積される場合について記載する。この場合、バッファ部114が8Kbのため、バッファが全部空いたとしても更新中のデータ蓄積が不可能である。そこで、再構成制御部117は第一再構成部113を10Kbの容量に更新する。これにより新規蓄積9Kbにバッファ部114が対応可能となり、前述の処理を破綻なく行うことができる。
【００２８】
以上により、半導体装置１０１は様々な観測条件を限られたリソースで実現するとともに、観測条件変更時にもデータ欠落することなく内部信号観測することができる。
【００２９】
なお、本実施の形態ではバッファ部114を8Kb、100ミリ秒あたりのデータ蓄積量を5Kb、9Kbとしたが、これら以外のサイズ、レートでもよい。また、解析条件の変更のきっかけをある解析が完了したことを示す信号としたが、半導体装置101の動作状態や、半導体装置101の外部の測定器102などからの更新指示を受けて行ってもよい。
【産業上の利用可能性】
【００３０】
本発明にかかる半導体内部監視装置は、ロジック更新可能な内部信号観測回路により汎用性の高い解析を行う機構を有しているため、半導体が正しい動作を行っているかの検証手法として有用である。また性能改善システム調整等の用途にも応用できる。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施の形態１における半導体内部監視装置のブロック図
【図２】従来の半導体内部監視装置のブロック図
【符号の説明】
【００３２】
１０１    半導体装置
１０２    測定器
１０３    外部メモリ
１０４    再構成ロジック部
１０５    内部信号観測部
１０６    CPU
１０７    AV処理部
１０８    ストリーム処理部
１０９    メモリIF
１１０    内部バス
１１１    内部状態信号
１１２    セレクタ
１１３    第二再構成部
１１４    バッファ部
１１５    第一再構成部
１１６    信号解析回路
１１７    再構成制御部
１１８    設定保持部
１１９    入出力回路動的再構成部
２０１    半導体装置
２０２    測定器
２０３    外部メモリ
２０５    内部信号観測部
２０６    CPU
２０７    AV処理部
２０８    ストリーム処理部
２０９    メモリIF
２１０    内部バス
２１１    内部状態信号
２１２    セレクタ
２１６    信号解析回路
２１９    入出力回路部
【図１】
2009129303.tif 000003
【図２】
2009129303.tif 000004