(57)【要約】【課題】  ＤＵＴの仕様に基づく違反条件の設定を自動的に実行可能なテスト支援システムを実現する。【解決手段】  被試験対象に対して試験を行うためのテストプログラムを実行するテストプログラム実行部と、テストプログラムに対して違反条件を設定すると共に、テストプログラムから出力される設定値抽出データを読み込んで違反条件をチェックする電源チェッカ制御部とからなるテスト支援システムにおいて、  電源チェッカ制御部は、被試験対象の電源設計情報を取得して違反条件を抽出する設計情報解析手段を備える。【選択図】                    図１
2009031172.tif 000002
【特許請求の範囲】
【請求項１】
被試験対象に対して試験を行うためのテストプログラムを実行するテストプログラム実行部と、前記テストプログラムに対して違反条件を設定すると共に、前記テストプログラムから出力される設定値抽出データを読み込んで前記違反条件をチェックする電源チェッカ制御部とからなるテスト支援システムにおいて、
前記電源チェッカ制御部は、前記被試験対象の電源設計情報を取得して前記違反条件を抽出する設計情報解析手段を備えることを特徴とするテスト支援システム。
【請求項２】
前記電源チェッカ制御部は、前記設計情報解析手段から抽出された違反条件を前記テストプログラムに対して自動設定することを特徴とする請求項１に記載のテスト支援システム。
【請求項３】
前記電源チェッカ制御部は、前記設計情報解析手段から抽出された違反条件を既存の違反条件に追加設定することを特徴とする請求項１に記載のテスト支援システム。
【請求項４】
前記電源チェッカ制御部は、前記設計情報解析手段から抽出された違反条件に対する前記テストプログラムから出力される設定値抽出データを読み込んで前記違反条件をチェックすることを特徴とする請求項１乃至３のいずれかに記載のテスト支援システム。
【請求項５】
前記電源チェッカ制御部は、前記被試験対象の電源設計情報としてＣＰＦデータを取得することを特徴とする請求項１乃至４のいずれかに記載のテスト支援システム。
【請求項６】
前記電源チェッカ制御部は、前記被試験対象の電源設計情報としてＵＰＦデータを取得することを特徴とする請求項１乃至４のいずれかに記載のテスト支援システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被試験対象（以下、ＤＵＴ（Device Under Test））に対して試験を行うためのテストプログラムを実行するテストプログラム実行部と、前記テストプログラムに対して違反条件を設定すると共に、前記テストプログラムから出力される設定値抽出データを読み込んで前記違反条件をチェックする電源チェッカ制御部とからなるテスト支援システムに関するものである。
【背景技術】
【０００２】
ＤＵＴの試験を実行するテストプログラムの生成装置については、特許文献１に技術開示がある。図３は、従来のテスト支援システムの構成例を示す機能ブロック図である。ＤＵＴ（図示せず）の試験を実行するテストプログラム実行部１０は、ハードウェア設定部１１及びこのハードウェア設定部１１で設定された設定値に対するハードウェア設定値出力部１２を備えている。
【０００３】
電源チェッカ制御部２０は、違反条件データ記憶部３０からの情報により前記ハードウェア設定部１１に対して違反条件を設定する違反条件設定部２１及び前記ハードウェア設定値出力部１２から抽出された設定値を記憶する設定値抽出データ記憶部４０のデータを読み込んで違反条件をチェックする違反条件チェック部２２を備えている。
【０００４】
違反条件チェック部２２により違反がチェックされた設定値は、違反データログ記憶部５０に記憶保持される。この保持データに基づいてテストプログラムのデバッグを実行するルーチンを違反が解消するまで回すことで、ＤＵＴの実試験前に違反を解消し、過電圧印加によるＤＵＴの破損事故を未然に防止する。
【０００５】
テスト支援システムは、ＤＵＴを試験する半導体試験装置に組み込まれている場合とワークステーション等に組み込まれている場合がある。ワークステーション等に組み込まれている場合には、半導体試験装置の機能や動作をワークステーション上でシミュレーションできるプログラムを用いて動作する。
【０００６】
また、違反条件データ記憶部３０、設定値抽出データ記憶部４０及び違反データログ記憶部５０はそれぞれＲＡＭ（Random Access Memory）やハードディスク等から構成される。テストプログラム実行部１０及び電源チェッカ制御部２０はそれぞれメモリ等の記憶部及びＣＰＵ（Central Processing Unit）等の演算制御部から構成され、この記憶部上に展開されたプログラムに従って各種処理を実行する。
【０００７】
【特許文献１】特開２００６−３１３５４号公報
【非特許文献１】Design Wave Magazine 2006 Oct. P83〜P86  斉藤敏幸          「PFI(Power Forward Initiative)とCPF(Common Power Format)への期待」
【非特許文献２】Unified Power Format(UPF)Standard Version 1.0 February 22, 2007、          <http://www.accellera.org/apps/group_public/download.php/989/          upf.v1.0.pdf>
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来構成のテスト支援システムでは、次のような問題がある。
（１）違反条件データ記憶部３０からの情報に基づいて違反条件設定部２１に違反条件を設定する作業は、オペレータによる手動設定で実行されている。人間が介在するので、設定作業が煩雑で設定ミスの可能性があり、違反条件チェックの信頼性低下の要因となっている。
【０００９】
（２）電圧違反条件は、ＤＵＴの仕様を熟知していないと難しい設定であり、熟練したオペレータを必要とし、ユーザに人的な負担を強いている。
【００１０】
本発明は上述した問題点を解決するためになされたものであり、ＤＵＴの仕様に基づく違反条件の設定を自動的に実行可能なテスト支援システムの実現を目的としている。
【課題を解決するための手段】
【００１１】
このような課題を達成するために、本発明は次の通りの構成になっている。
（１）被試験対象に対して試験を行うためのテストプログラムを実行するテストプログラム実行部と、前記テストプログラムに対して違反条件を設定すると共に、前記テストプログラムから出力される設定値抽出データを読み込んで前記違反条件をチェックする電源チェッカ制御部とからなるテスト支援システムにおいて、
前記電源チェッカ制御部は、前記被試験対象の電源設計情報を取得して前記違反条件を抽出する設計情報解析手段を備えることを特徴とするテスト支援システム。
【００１２】
（２）前記電源チェッカ制御部は、前記設計情報解析手段から抽出された違反条件を前記テストプログラムに対して自動設定することを特徴とする（１）に記載のテスト支援システム。
【００１３】
（３）前記電源チェッカ制御部は、前記設計情報解析手段から抽出された違反条件を既存の違反条件に追加設定することを特徴とする（１）に記載のテスト支援システム。
【００１４】
（４）前記電源チェッカ制御部は、前記設計情報解析手段から抽出された違反条件に対する前記テストプログラムから出力される設定値抽出データを読み込んで前記違反条件をチェックすることを特徴とする（１）乃至（３）のいずれかに記載のテスト支援システム。
【００１５】
（５）前記電源チェッカ制御部は、前記被試験対象の電源設計情報としてＣＰＦデータを取得することを特徴とする（１）乃至（４）のいずれかに記載のテスト支援システム。
【００１６】
（６）前記電源チェッカ制御部は、前記被試験対象の電源設計情報としてＵＰＦデータを取得することを特徴とする（１）乃至（４）のいずれかに記載のテスト支援システム。
【発明の効果】
【００１７】
本発明によれば、次のような効果を期待することができる。
（１）ＤＵＴの電源設計情報を取得し、これを解析して得られる違反条件をテストプログラム実行部に人間を介在せずに自動設定することで設定ミスを排除し、違反条件チェックの信頼性を向上させることができる。
【００１８】
（２）ＤＵＴの仕様から電圧違反条件を解析するので、ＤＵＴの仕様を熟知したオペレータを必要とせず、ユーザの人的負担を軽減することができる。
【００１９】
（３）ＤＵＴの電源設計情報は、ＣＰＦデータやＵＰＦデータ等の利用により容易に取得することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明を図面により詳細に説明する。図１は、本発明を適用したテスト支援システムの一実施形態を示す機能ブロック図である。図３で説明した従来装置と同一要素には同一符号を付して説明を省略する。
【００２１】
従来装置に追加された本発明の構成上の特徴部は、電源チェッカ制御部１００の機能構成にある。電源チェッカ制御部１００は、従来装置の要素２１、２２と同一機能の違反条件設定部１０１、違反条件チェック部１０２に追加して、設計情報解析部１０３を備えている。
【００２２】
電源チェッカ制御部１００は、外部のデータベースサーバ等の電源設計情報記憶部２００にアクセスし、電源設計情報を取得して設計情報解析部１０３に入力する。設計情報解析部１０３は、電源設計情報から違反条件を抽出し、違反条件設定部１０１に自動設定する。
【００２３】
図では、既存の違反条件データ記憶部３０からの従来手法による設定と並存した形態を示しているが、必要な違反条件全てが設計情報解析部１０３より得られる場合には、違反条件データ記憶部３０からの手動設定を省くことができる。
【００２４】
従来と同様に、電源チェッカ制御部１００はメモリ等の記憶部及びＣＰＵ等の演算制御部から構成され、この記憶部上に展開されたプログラムに従って各種処理を実行する。
【００２５】
汎用的な電源設計情報としては、ＥＤＡベンダーであるCadence社が提唱しているＣＰＦ（Common Power Format）の利用が可能である。ＣＰＦは、業界標準として、主に低消費電力設計に活用されることが期待されており、２００７年度に一般公開が予定されている。ＣＰＦの概要は、非特許文献１に解説されている。
【００２６】
同様に、汎用的な電源設計情報としては、標準化団体である米Accelleraが標準規格として承認したＵＰＦ(Unified Power Format)の利用が可能である。ＵＰＦの概要は、非特許文献２に解説されている。
【００２７】
図２は、本発明を適用したテスト支援システムの他の実施形態を示す機能ブロック図である。この実施形態の特徴は、設計情報解析手段１０３から抽出された違反条件を、既存の違反条件データ記憶部３０に追加設定する構成にある。
【図面の簡単な説明】
【００２８】
【図１】本発明を適用したテスト支援システムの一実施形態を示す機能ブロック図である。
【図２】本発明を適用したテスト支援システムの他の実施形態を示す機能ブロック図である。
【図３】従来のテスト支援システムの構成例を示す機能ブロック図である。
【符号の説明】
【００２９】
１０  テストプログラム実行部
１１  ハードウェア設定部
１２  ハードウェア設定値出力部
３０  違反条件データ記憶部
４０  設定値抽出データ記憶部
５０  違反データログ記憶部
１００  電源チェッカ制御部
１０１  違反条件設定部
１０２  違反条件チェック部
１０３  設計情報解析部
２００  電源設計情報記憶部
【図１】
2009031172.tif 000003
【図２】
2009031172.tif 000004
【図３】
2009031172.tif 000005