(57)【要約】【課題】安価なシリコン基板を用い、貫通転位密度の低減による内部量子効率の向上と、活性層の発光の有効活用による外部量子効率の向上と、を両立できるようにすることを目的とする。【解決手段】表面に凹凸が設けられ、ＳｉＣが積層された発光素子用半導体基板において、半導体は単結晶シリコンであり、凸部は中空７となっており、凸部の表面にＳｉＣ層１１が形成されることを特徴とする。中空７と半導体基板の界面に酸化物の層があることを特徴とする。【選択図】図１
2009302238.tif 000002
【特許請求の範囲】
【請求項１】
表面に凹凸が設けられ、ＳｉＣ層が積層された発光素子用半導体基板において、
前記半導体基板は単結晶シリコンであり、
前記半導体基板の凸部と該凸部下のうちの少なくとも一方に中空を有し、
前記凸部上に前記ＳｉＣ層が形成されることを特徴とする発光素子用半導体基板。
【請求項２】
前記中空と前記半導体基板の界面に酸化物の層があることを特徴とする請求項１記載の発光素子用半導体基板。
【請求項３】
請求項１又は２記載の発光素子用半導体基板を有することを特徴とする発光素子。
【請求項４】
表面に凹凸が設けられた、ＳｉＣ層を積層した発光素子用の半導体基板の製造方法において、
該半導体基板の一部を多孔質化する工程と、
該多孔質された層の一部を中空にする工程と、
前記半導体基板の表面のうち、前記多孔質化されていない部分をエッチングする工程と、
該多孔質された層の表面にＳｉＣ層を形成する工程と、を含むことを特徴とする半導体基板の製造方法。
【請求項５】
前記中空と前記半導体基板の界面に酸化物の層を形成する工程を含むことを特徴とする請求項４記載の半導体基板の製造方法。
【請求項６】
前記多孔質化する工程によって、多孔度の異なる２層の多孔質層を形成する工程を含み、
前記半導体基板に近い層が遠い層より速く酸化されることを特徴とする請求項５記載の半導体基板の製造方法。
【請求項７】
前記多孔質層の表面にＳｉＣ膜を形成する工程の前に、
エピタキシャル成長によって単結晶シリコン層を形成する工程と、
炭化水素系ガス雰囲気中で加熱することで、前記単結晶シリコン層を単結晶ＳｉＣ膜に変成させる工程と、
前記単結晶ＳｉＣ膜をシード層としてエピタキシャル成長により、前記ＳｉＣ層を積層することを特徴とする請求項６記載の半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子用半導体基板及び発光素子に関し、特に、貫通転位密度が低減された発光素子用半導体基板及び発光素子に関する。
【背景技術】
【０００２】
発光素子は、光を外部に取り出す効率である外部量子効率を高くすることが重要である。
【０００３】
特許文献１又は２には、基板の表面に凹部又は凸部を形成して活性層で発生した光を散乱させることにより、外部量子効率を向上させるようにした方法が提案されている。この方法では、サファイア基板の表面を機械研磨やエッチングによってランダムに粗面化することにより、サファイア基板に入射する光を散乱させる。
【０００４】
また、半導体のＰＮ接合中の電子とホールの再結合による発光を用いる発光素子では、活性層へ伝播する貫通転位が発光強度を左右する。
【０００５】
したがって、貫通転位の伝播を抑制するために原子レベルで基板からの積層を制御する必要があり、積層基準となる基板の平坦性を鏡面レベルに加工することが行われている。
【０００６】
また、非特許文献１又は２には、貫通転位の低減のため、ＳｉＣ基板又はサファイア基板の上にバッファ層を介してＧａＮ層が形成され、帯状のＳｉＯ２層からなる周期構造のマスク層が積層された素子が開示されている。帯状のＳｉＯ２層は７μｍのピッチで、１〜４μｍ幅で形成されている。
【０００７】
そして、マスク層上へのＧａＮ層は、ハライド気相成長法や、ＭＯＣＶＤ法により横方向に選択的に成長させることが開示されている。
【０００８】
また別の方法として、ＳｉＣ基板又はサファイア基板の表面を凹凸に加工する方法も提案されている。
【０００９】
特許文献３には、凸部を基点にＧａＮ層を横方向に成長させる方法が記載されている。具体的には、周期構造の開口を有するＳｉＯ２からなるマスク層の開口部からＧａＮ層を選択成長させ、さらにマスク層上にＧａＮ層を横方向に成長させる。そして、マスク層上又は開口部におけるＧａＮ層の貫通転位の密度は、１×１０７個／ｃｍ２程度に低減できることが記載されている。
【００１０】
さらに別の方法としては、活性層であるＧａＮと同じ組成、格子定数のＧａＮ基板を用いることで歪みを抑制し、基板からの転位の発生を抑制し、貫通転位の密度を減らした例もある。
【００１１】
また、安価な基板であるシリコン基板を用いた非特許文献３、特許文献４がある。非特許文献３には、シリコン基板上に矩形の凸部を設け、この上にＧａＮ膜を成長させることが記載されている。特許文献４には、シリコン基板に多孔質シリコンを形成し、その上にＳｉＣ層を形成することが記載されている。
【特許文献１】特開平１１−２７４５６８号公報
【特許文献２】特開２００５−１０１５６６号公報
【特許文献３】特開２００６−３２４３３１号公報
【特許文献４】特開２００４−３０７２５３号公報
【非特許文献１】Jpn.J.Appl.Phys.35L74(1996)
【非特許文献２】Jpn.J.Appl.Phys.36L1059(1997))
【非特許文献３】IEEE ELECTRON DEVICE LETTTERS, VOL.26,NO.3,MARCH 2005 "AlGaN-GaN HEMTs on Patterned Silicon(111) Substrate"
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、特許文献１から３又は非特許文献１若しくは２の構造や方法では、製造コストを上昇させてしまう。
【００１３】
例えば、ＳｉＣ基板やサファイア基板は硬く加工が難しく、また大口径の基板は作成困難であり、小さな基板でも高価である。そして、ＳｉＯ２のマスク層を用いる場合は、数μｍの厚さをプラズマＣＶＤ法等で成長させるため、コスト上昇の要因となる。そして、ＧａＮ基板は、ＥＰＩ成長による製法で作成されるため高価であり、製造コストが上昇する。
【００１４】
シリコン基板は安価に大口径基板を得ることができ、熱抵抗も大きくない。シリコン基板を用いてＡｌＧａＮ／ＧａＮヘテロ構造を形成することが製造コストの面で有利であるが、シリコン基板を用いた場合には以下のようなことが起こる。
【００１５】
すなわち、シリコンとＡｌＧａＮ／ＧａＮヘテロ構造とでは、格子定数が大きく異なる。このため、歪によるクラックが発生しやすく、内部量子効率を低下させることとなる。
【００１６】
このため、非特許文献３にあるようなシリコン基板上に矩形の凸部を設けることで、この上にクラック発生を伴わないＧａＮ膜を成長させる技術が記載されている。
【００１７】
しかし、クラック発生を伴わないＧａＮ膜の膜厚に上限があり１μｍ程度と薄い。これに比較し、発光素子として求められる厚みは、素子種によるが１０μｍ以上必要である。
【００１８】
特許文献４に記載の方法は、ＳｉＣ層形成時にシリコン基板へ炭素が混入し、所望のＳｉＣ結晶状態を得られないことがある。
【００１９】
したがって、このシリコン基板上に形成するＧａＮ層は、基板を起点とする貫通転位が発生し、素子の内部効率が低下する可能性がある。
【００２０】
しかしながら、ＳｉＣ、サファイア及びＧａＮ基板は高価であるため、安価なシリコン基板を用いて特性の良い半導体素子を形成する方法が求められている。
【００２１】
そこで、本発明は、安価なシリコン基板を用い、貫通転位密度の低減による内部量子効率の向上と、活性層の発光の有効活用による外部量子効率の向上と、を両立できるようにすることを目的とする。
【課題を解決するための手段】
【００２２】
本発明は、上記課題を解決するための手段として、表面に凹凸が設けられ、ＳｉＣ層が積層された発光素子用半導体基板において、前記半導体基板は単結晶シリコンであり、
前記半導体基板の凸部と該凸部下のうちの少なくとも一方に中空を有し、前記凸部上に前記ＳｉＣ層が形成されることを特徴とする。
【００２３】
また、本発明は、表面に凹凸が設けられた、ＳｉＣ層を積層した発光素子用の半導体基板の製造方法において、該半導体基板の一部を多孔質化する工程と、該多孔質された層の一部を中空にする工程と、前記半導体基板の表面のうち、前記多孔質化されていない部分をエッチングする工程と、該多孔質された層の表面にＳｉＣ膜を形成する工程と、を含むことを特徴とする。
【発明の効果】
【００２４】
本発明によれば、転位密度が小さく外部量子効率が向上した発光素子を形成することができる安価な基板を得ることができる。
【００２５】
また、本発明によれば、発光素子の発光出力やパワーデバイスの耐圧特性及び消費電力低減などの性能を向上させることが可能となり、内部量子効率をあげることが可能となる。
【００２６】
また、本発明によれば、発光効率の高いＬＥＤや半導体レーザーを得ることができる。
【００２７】
また、本発明によれば、加工性がよいシリコン基板を母体としているため、ＳｉＣ、サファイアと云った硬い母材とは異なり、加工における歩留まり低下の懸念なく容易に凹凸を得ることが可能である。
【００２８】
また、本発明によれば、凹凸を多孔質シリコンを酸化し、かつ除去する簡易的な手段で得ることから、コスト上昇無く外部量子効率が良い基板を得ることができる。この基板を用いることで、安価ながら内部量子効率と外部量子効率を両立した発光出力が高い発光素子を得ることが可能である。
【発明を実施するための最良の形態】
【００２９】
以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。
【００３０】
本発明の製造方法では、母体となるシリコン基板の表面に局所的に第１多孔質層を形成し、非多孔質シリコン半導体層の結晶性を向上させる目的で、多孔質層を構成する孔の大きさが異なる２層以上の構造を形成するのが好適である。その際には、多孔質層の上層が下層より孔の大きさが小さくなるように形成する。
【００３１】
次に、第１多孔質層上に非多孔質シリコン半導体層を形成した後、第１多孔質層が形成された以外の部位に対し、新たに第２多孔質層を形成する。
【００３２】
第１多孔質層を構成する、隣あう孔と孔とを結合させ多孔質中空構造を形成するべく、シリコン基板をシリコン原子のマイグレーション温度以上で熱処理する。
【００３３】
さらに、第１及び第２多孔質層及び特に多孔質層とシリコン基板との界面を酸化し、第２多孔質層においては、フッ化水素酸等の酸により除去する。
【００３４】
次に、炭化水素系ガス雰囲気中で加熱した後、第１多孔質層上に形成された単結晶ＳｉＣ膜と変成された非多孔質層をシード層として単結晶ＳｉＣエピタキシャル成長させる。
【００３５】
本発明の原理について詳細に説明する。
【００３６】
本発明は、発光素子用半導体基板及び発光素子であり、凸部の頂上部の最表面に形成された単結晶シリコン・カーバイド（ＳｉＣ）層を起点として、ＧａＮ層を選択成長させる。
【００３７】
単結晶シリコン・カーバイド層が形成されていない凹部には、ＧａＮ層が成長することが困難であり、凸部のみを基点としたＧａＮ層の成長が支配的となる。この成長は、基板に対し水平方向及び垂直方向へ成長する。
【００３８】
水平方向への成長においては、選択成長いわゆるＥＬＯ（Epitaxy Laterally Overgrowth）で用いられる酸化ケイ素又は窒化ケイ素といったマスクよりも、成長を拘束するような表面エネルギーが生じることなく開放される。そのため、拘束による歪、応力などを緩和することが可能となり、基板を起因とした貫通転位を抑制することが可能となる。
【００３９】
そのため、発光素子の発光出力やパワーデバイスの耐圧特性及び消費電力低減などの性能を向上させることが可能となり、内部量子効率をあげることが可能となる。
【００４０】
また、発光素子においては、一般に、活性層から発せられた光の外部量子効率を向上させる目的で、基板に凹凸を設けるなどされている。
【００４１】
本発明においては、加工性がよいシリコン基板を母体としている。そのため、ＳｉＣ、サファイアと云った硬い母材とは異なり、加工における歩留まり低下の懸念なく容易に凹凸を得ることが可能である。
【００４２】
また、多孔質シリコンを酸化し、かつ除去する簡易的な手段で得ることから、コスト上昇無く外部量子効率が良い基板を得ることができる。この基板を用いることで、安価ながら内部量子効率と外部量子効率を両立した発光出力が高い発光素子を得ることが可能である。
【００４３】
なお、半導体発光素子における光取り出し面に形成されるオーミック電極は全面に形成してもよいが、開口部を有する形状とすることが好ましい構成です。
【００４４】
すなわち、本発明のように、凹凸を設けた基板上に、半導体層を形成し、その上に開口部を設けた全面電極を形成すると、両者の相乗的な効果によって光の取出し効率、すなわち外部量子効率は格段に向上します。
【００４５】
通常の透光性電極を全面に設けた構成では、散乱や回折を経て上方に達した光が透光性電極によって一部吸収されてしまい、光の強度が小さくなってしまいます。
【００４６】
そこで、凹凸を設けた基板上に、半導体層を形成する場合には、透光性電極に開口部を設ける又は高反射率の開口部を有する非透光性電極を設けて一部半導体層が露出する部分を設ける。
【００４７】
このようにすることで、散乱や回折を経て上方に達した光が外部に取り出されやすくなり、光の取り出し効率が格段に向上します。
【００４８】
また、中空構造とすることで、以下の効果が得られる。
【００４９】
まず、屈折率の変化を利用して活性層からの光を反射させて外部量子効率を向上させることが可能となる。
【００５０】
また、凸部に設けた中空構造により、凸部上に積層されるＳｉＣエピタキシャル層の応力を緩和させることが可能となり、転位密度が低減され内部量子効率を向上させることができる。
【００５１】
また、製造方法において、酸化工程を行うことにより、これ以降に行なう炭化工程において、炭素の単結晶シリコン基板への侵入を抑制することが可能である。
【００５２】
そのため、炭素が局所的に侵入することによりシリコン炭化膜が局所的な核成長を起こして粒塊となることを防止し、表面が荒れることなく、所望の結晶性をもつ単結晶ＳｉＣ膜を得ることが可能である。
【００５３】
（第１の実施形態）
図１は、本発明の一実施形態としての単結晶ＳｉＣ半導体基板の製造方法を示す模式断面図である。
【００５４】
図１において、１はシリコン基板、２は多孔質層で、３、４は多孔質層２の各領域を示し、５はシリコン単結晶エピタキシャル層、６は多孔質層、７は中空構造部である。また、８は酸化された多孔質層、９は中空構造部７のシリコン基板側の界面酸化物層を示す。また、１０はＳｉＣシード層、１１は単結晶ＳｉＣ層を示す。ここでは、シリコン基板として、単結晶Ｐ型シリコン基板１を用いる。
【００５５】
図１（ａ）は、シリコン基板１を準備する工程である。
【００５６】
図１（ｂ）は、第１多孔質層形成工程における基板断面図である。
【００５７】
第１多孔質層形成工程では、シリコン基板１表面に、窒化シリコン膜などの絶縁層を設け、所望の領域にのみシリコン基板１を開口させ、シリコン基板１の絶縁層の開口部に対応した領域に第１多孔質層２を形成する。第１多孔質層２は、多孔質領域３及び多孔質領域４を形成する。
【００５８】
第１多孔質層形成工程では、例えば、ＨＦ（フッ化水素）含有液等の陽極化成液中で単結晶シリコン基板等のシリコン基板１に電流を流すことにより、多孔質化する。このようにして、シリコン基板１の表面に数ｎｍの径の微細孔を有する多孔質領域３を形成する。微細孔は、好ましくは約１０１１個／ｃｍ２の密度で形成されるのがよい。
【００５９】
ここで、ＨＦ含有液等の陽極化成液の組成やイオン濃度、電流値を変更することで、多孔質領域３及び多孔質領域４の多孔度や厚さ等を調整することができる。例えば、ＨＦ濃度が３０％、電流印加時間が８秒である場合には、多孔質層の厚さが約２００ｎｍ、多孔度が約４０％になる。
【００６０】
多孔質領域３及び多孔質領域４の孔径、多孔度、多孔質厚等の陽極化成工程に依存する構造は、要求される膜構成を考慮して決定する。
【００６１】
後の工程の、図１（ｆ）の酸化工程を考慮すると、多孔質層を形成するシリコンが酸化することで膨張することを考慮し、多孔質領域４は、多孔度が多孔質領域３よりも大きいことが望ましい。
【００６２】
なお、第１多孔質層１は、陽極化成法以外の方法によって形成されてもよい。例えば、多数の微細開口を有するマスクを通してシリコン基板１をドライエッチング又はウエットエッチングすることによっても第１多孔質層を形成することができる。
【００６３】
次に、図１（ｃ）は単結晶シリコン形成工程における基板断面図である。
【００６４】
本工程では、多孔質層を含むシリコン基板上に単結晶のシリコンエピ層を形成する。単結晶のシリコンエピ層の形成は、一例としてＣＶＤ法によるエピタキシャル成長法を挙げることができる。
【００６５】
より具体的には、この方法では、第１多孔質層２が形成された単結晶シリコン基板１がチャンバー収容され、シリコン含有ガスを供給しながら高温で熱処理する。このようにすることにより多孔質層２上に単結晶シリコン層５を結晶成長させることができる。
【００６６】
単結晶のシリコンエピ層５の厚さは、プロセス条件の変更により任意に調整することができる。例えば、ＳｉＨ２Ｃｌ２を８０〜３００ｓｃｃｍ、Ｈ２を４０Ｌ／ｍｉｎの流量で混合したガス雰囲気中で１０〜３０ｓｅｃにわたって９００℃の温度で基板を処理することで１０〜２０ｎｍのシリコンエピ層を得ることができる。
【００６７】
次に、図１（ｄ）は第２多孔質層形成工程における基板断面図である。本工程では、まず、窒化シリコン膜などの絶縁膜を形成する。
【００６８】
絶縁膜は、第１多孔質層形成部以外の領域に開口を形成する。そして、開口部に対応する領域に第２多孔質層６を形成する。
【００６９】
なお、多孔質層は、陽極化成法を用いてもよいし、陽極化成法以外の方法によって形成されてもよい。例えば、多数の微細開口を有するマスクを通して基板をドライエッチング又はウエットエッチングすることによっても第２多孔質層を形成することができる。
【００７０】
なお、第２多孔質層６の領域は、微細開口を有するマスクでなくともよい。第２多孔質層はウエットエッチングにより除去する。また、図１（ｆ）の酸化工程で酸化させてからフッ酸などで除去しても良い。
【００７１】
次に、図１（ｅ）はアニール工程における基板断面図である。
【００７２】
本工程では、例えば、縦型炉を用いて、Ｎ２雰囲気にて処理を行うことで、多孔質領域３及び４中の構造を変化させ、局在する孔を多数有する多孔質構造に変化させる。特に、多孔質領域４は、多孔質構造がアニールにより中空構造部７となる。そして、第２多孔質層もアニールにより構造が変化する。
【００７３】
なお、アニールには、ＲＴＰ法又は水素アニール法を用いても良いし、単結晶シリコン形成工程で用いたエピタキシャルＣＶＤ装置において、処理チャンバーへの供給ガスを切り替えることでも可能である。
【００７４】
次に、図１（ｆ）は酸化工程における基板断面図である。
【００７５】
本工程では、シリコンエピ層５を透過する又は基板の側面に開口を有する多孔質層の空隙に沿って多孔質層全体に供給され、第１多孔質層２を酸化する。
【００７６】
多孔質領域４においては、多孔度即ち空隙度が高いため、優先的に酸化される。すなわち、シリコンエピ層５は結晶構造をとるため酸化されにくく、第１多孔質層２、第２多孔質層６、中空構造部７、界面酸化物層９及び第２多孔質層６が形成されていた部分とシリコン基板との界面は酸化されやすい。
【００７７】
これにより表層に形成したシリコンエピ層５が酸化されずに、選択的に第１多孔質層２、第２多孔質層６、中空構造部７、界面酸化物層９及び第２多孔質層６が形成されていた部分とシリコン基板との界面が酸化される。
【００７８】
これは、４００℃〜１０００℃の雰囲気下で、酸素を供給することで実施される。
【００７９】
次に、図１（ｇ）は炭化工程における基板断面図である。
【００８０】
本工程では、処理チャンバーへ水素ガスを供給しながら、炭化水素ガスをキャリアである水素ガスに対し体積比率で１〜５％の割合で流し、１２００℃〜１４００℃にて処理を行ない、ＳｉＣシード層１０を形成する。
【００８１】
次に、図１（ｈ）はＳｉＣエピタキシャル成長工程における基板断面図である。
【００８２】
本工程では、例えば、モノメチルシラン、シラン等の原料ガスを供給しながら、所定の成長温度で処理することにより、単結晶のＳｉＣシード層１０を核として単結晶のＳｉＣエピ層１１を成長させる。
【００８３】
成長温度は、高すぎると、ＳｉＣシード層１０が昇華してしまう可能性があり、一方で低すぎると、ＳｉＣシード層１０の上に結晶性の良い単結晶ＳｉＣが成長しなくなることを踏まえて、最適な温度に調整する必要がある。
【００８４】
（第２の実施形態）
図２は、図１（ｈ）までの工程を実施し製造された局所的に単結晶のＳｉＣエピ層を設けたシリコン基板を適用したデバイスの例を、図２及び図４を用いて説明する。なお、図１と比べて中空構造部７の部分は、多孔質としている。
【００８５】
局所的に設けた単結晶のＳｉＣエピ層１１の上に、図４に示すように、ＧａＮ層等の他の半導体層を形成させることが行なわれる。
【００８６】
図２は、本発明の一実施形態としての半導体基板の製造方法を用いて製造された局所的に単結晶ＳｉＣを設けたシリコン半導体基板を示す断面図である。図４は、図２に示す基板を適用し作製したデバイス素子の構造を示す断面図である。
【００８７】
１２はＧａＮバッファ層、１３はｎ型コンタクト層、１４はｎ型クラッド層、１５は活性層、１６はｐ型クラッド層、１７はｐ型コンタクト層、１８は透明電極、１９はｐ型電極、２０はｎ型電極を示している。
【００８８】
例えば、単結晶ＳｉＣエピ層１１の上に、図４に示すように、ＧａＮ層等の他の半導体層を形成させることが行なわれる。
【００８９】
例えば、図４では、単結晶ＳｉＣエピ層１１の上にＧａＮ半導体層１２が形成される。その上に必要に応じてＳｉＮバッファ層が形成される。ＧａＮ半導体層１２は、必ずしも低温（例えば５００℃）で形成する必要はなく、その形成温度や厚さは任意である。
【００９０】
ＳｉＮバッファ層は、基板温度を４００℃〜１２００℃とし、シランガスとアンモニアガスを供給することで形成することができる。ただし、ＳｉＮバッファ層を形成した場合、それを覆うようにＧａＮ半導体層１２が形成される。
【００９１】
このＧａＮとＳｉＮの半導体層の積層の繰り返しは一回のみならず、必要に応じてＧａＮバッファ層１１の成長を複数回中断し、ＧａＮバッファ層の各層の間にＳｉＮバッファ体を挿入してもよい。
【００９２】
したがって、積層体からなるバッファ層は、ＧａＮ半導体層でＳｉＮ半導体層を挟んだ構成を有している。なお、図４ではＳｉＮ膜は省略している。
【００９３】
次に、同一温度でトリメチルガリウム及びアンモニアガスを供給してｎ型コンタクト層１３を成長させる。温度を１０５０℃に昇温し、再びトリメチルガリウム及びアンモニアガスを供給してＳｉドープＧａＮクラッド層１４を成長させる。
【００９４】
その後、温度を７００℃程度まで降温してＩｎＧａＮ発光活性層１５を成長させる。
【００９５】
発光層１５を成長させた後、温度を１０００℃まで昇温してＡｌＧａＮ正孔注入ｐ型クラッド層１６を成長させ、さらにｐ型ＧａＮコンタクト層１７を成長させる。ｐ型ＧａＮコンタクト層１７を成長させた後、ウエハをＭＯＣＶＤ装置から取り出し、Ｎｉ、Ａｕを順次真空蒸着で成長層表面に形成する。
【００９６】
金属膜は、５％程度の酸素を含む窒素ガス雰囲気中で熱処理を行うことで、ｐ型透明電極１８となる。透明電極形成後、ｎ型電極形成のためのエッチングを行う。
【００９７】
具体的には、全面にフォトレジストを塗布し、フォトレジストをマスクとしてエッチングを行ない、エッチングで露出したｎ型ＧａＮコンタクト層１３上にＴｉ、Ａｌを形成する。そして、窒素ガス雰囲気中で熱処理してｎ型電極２０を形成する。
【００９８】
さらに、透明電極１８上に、ワイヤボンディング用のＡｕパットを形成し、ｐ型電極１９となる。
【００９９】
なお、通常の透光性電極を全面に設けた構成では、散乱や回折を経て上方に達した光が透光性電極によって一部吸収されてしまい、活性層から発する光の強度が小さくなってしまう。
【０１００】
そこで、凹凸を設けた基板上に、半導体層を形成する場合には、透光性電極に開口部を設ける又は高反射率の開口部を有する非透光性電極を設けて一部のみ半導体層が露出する部分を設ける。
【０１０１】
このようにすることで、散乱や回折を経て上方に達した光が、より外部に取り出されやすくなり、光の取出し効率が格段に向上する。
【０１０２】
（第３の実施形態）
上記の図１（ｈ）までを実施し製造された、ＳｉＣ層を積層したシリコン基板を適用したデバイスの例を、図３及び図５を用いて説明する。
【０１０３】
単結晶ＳｉＣ層１０の上に、図５に示すように、ＧａＮ層等の他の半導体層を形成させることが行なわれる。
【０１０４】
図３は、本発明の一実施形態としての半導体基板の製造方法を用いて製造されたＳｉＣ層を積層したシリコン基板を示す断面図である。図５は、図３の基板を適用し作成したデバイスの構造を示す断面図である。
【０１０５】
図３は、本発明方法を用いて製造された単結晶ＳｉＣ半導体基板を、図５は該基板を適用し作成したデバイス断面図を表したものである。
【０１０６】
１１はＧａＮバッファ層、１２はｎ型コンタクト層、１３はｎ型クラッド層、１４はｎ型電極、１５は活性層、１６はｐ型クラッド層、１７はｐ型コンタクト層、１８は透明電極、１９はｐ型電極を示している。
【０１０７】
ＳｉＣ層が積層されたシリコン基板、例えば、縦型炉を用いてＮ２雰囲気中に熱処理工程をおこなうことで、多孔質層内に局在する多孔質中空構造部７を得ることもでき、図３に示すように中空構造部が増す。
【０１０８】
なお、アニールには、ＲＴＰ法又は水素アニール法を用いても良いし、図１（ｃ）で用いたエピタキシャルＣＶＤ装置において、処理チャンバーへの供給ガスを切り替えることでも可能である。
【０１０９】
これにより、基板の表面の多孔質部を減らし、中空構造部を増すことが可能となり、図５に示す発光素子を形成した場合、活性層から発せられる光が、増えた中空構造部で屈折することにより外部に取り出しやすくなる。
【０１１０】
中空構造部は、界面を酸化膜で覆われていることから、シリコン基板と酸化膜界面で散乱し反射を繰り返すことにより、デバイス素子側に導光して、外部に放射させることにより、外部量子効率をより向上させることが可能となる。
【０１１１】
（第４の実施形態）
本実施形態は、発光素子の発光効率を向上させるための方法及び構造を、図６を用いて説明する。
【０１１２】
図６は、本発明の第４の実施形態としての発光素子及びその製造方法を示す模式断面図である。
【０１１３】
図６（ａ）は、図５の発光素子の上部に接着層５１を介して支持基板５２を配置した図である。
【０１１４】
図６（ｂ）は、発光素子に支持基板を配置した後、内面が酸化された中空構造部７の部分を分離してシリコン基板１側を除去した図である。
【０１１５】
分離は、機械的強度がシリコン基板より小さい中空構造部７への圧縮力、引張り力、せん断力又は超音波などの方法によって行うことができる。
【０１１６】
図６（ｃ）は、シリコン基板１側を中空構造部７で分離した後、支持基板５４上に反射膜５５を形成した部材を発光素子に接着層５３を介して配置した図である。
【０１１７】
反射膜５５は、蒸着などで金属膜を支持基板５４上に形成することができる。また、支持基板５４と反射膜５５を一つの金属基板に変更することが可能である。
【０１１８】
このように、中空構造部７からシリコン基板１側の部分をさらに反射率の高い部材に変更することで発光効率が向上できる。
【０１１９】
以上説明した各実施形態において、半導体基板の中空（中空構造部）は、凸部に設けられても、凸部下に設けられても、或いは凸部とその凸部下にまたがって設けられてもよい。つまり、中空は、半導体基板の凸部と凸部下のうちの少なくとも一方に設けることができる。
【産業上の利用可能性】
【０１２０】
本発明は、ＬＥＤや半導体レーザーに利用することが可能である。
【図面の簡単な説明】
【０１２１】
【図１】本発明の一実施形態としての単結晶ＳｉＣ半導体基板の製造方法を示す模式断面図である。
【図２】本発明の一実施形態としての半導体基板の製造方法を用いて製造された局所的に単結晶ＳｉＣを設けたシリコン半導体基板を示す断面図である。
【図３】本発明の一実施形態としての半導体基板の製造方法を用いて製造されたＳｉＣ層を積層したシリコン基板を示す断面図である。
【図４】図２に示す基板を適用し作製したデバイス素子の構造を示す断面図である。
【図５】図３の基板を適用し作成したデバイスの構造を示す断面図である。
【図６】本発明の第４の実施形態としての発光素子及びその製造方法を示す模式断面図である。
【符号の説明】
【０１２２】
１  シリコン基板
２  第１多孔質層
３  多孔質領域
４  多孔質領域
５単結晶シリコンエピ層
６  第２多孔質層
７  中空構造部
８  酸化多孔質層
９  界面酸化物層
１０  ＳｉＣシード層
１１  ＳｉＣエピ層
１２  ＧａＮ層又はＧａＮ層とＳｉＮバッファ層の積層
１３  ｎ型コンタクト層
１４  ｎ型クラッド層
１５  活性層
１６  ｐ型クラッド層
１７  ｐ型コンタクト層
１８  透明電極
１９  ｐ型電極
２０  ｎ型電極
【図１】
2009302238.tif 000003
【図２】
2009302238.tif 000004
【図３】
2009302238.tif 000005
【図４】
2009302238.tif 000006
【図５】
2009302238.tif 000007
【図６】
2009302238.tif 000008