(57)【要約】【課題】寄生容量の増加による表示特性の低下、および半導体層下のゲート電極と同一の金属層のレイアウトに依存する半導体層のレーザアニール時の結晶性の勾配発生を抑制し、輝度ムラを解決すること。【解決手段】本発明は、ガラス基板４０上に形成される第１電極４１と、第１電極４１上に第１絶縁膜５１を介して形成される伝熱金属層６１と、伝熱金属層６１上に形成される第２絶縁膜５２を介して形成される半導体層５０と、半導体層５０上に形成される第２電極４２および第３電極４３とを有する半導体装置である。【選択図】図３
2009302272.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成される第１電極と、
前記第１電極上に第１絶縁膜を介して形成される伝熱層と、
前記伝熱層上に形成される第２絶縁膜を介して形成される半導体層と、
前記半導体層上に形成される第２電極および第３電極と
を有する半導体装置。
【請求項２】
前記伝熱層は、前記第１電極と電気的に導通している
請求項１記載の半導体装置。
【請求項３】
基板上に第１電極を形成する工程と、
前記第１電極上に第１絶縁膜を介して第１伝熱層を形成する工程と、
前記伝熱層上に第２絶縁膜を介して半導体層を形成する工程と、
前記半導体層上に第３絶縁膜を介して第２伝熱層を形成する工程と、
前記第２伝熱層上からレーザ光を照射して前記半導体層を結晶化させる工程と、
前記第２伝熱層および前記第３絶縁膜を除去し、前記半導体層上に第２電極および第３電極を形成する工程と
を有する半導体装置の製造方法。
【請求項４】
前記第２伝熱層および前記第３絶縁膜を除去した後、前記半導体層、前記第２絶縁膜および前記第１伝熱層を同じ平面視サイズでパターニングする工程を有する
請求項３記載の半導体装置の製造方法。
【請求項５】
画素毎に光を変調して表示を行う表示領域と、
前記表示領域の各画素を駆動する半導体装置とを備え、
前記半導体装置が、
基板上に形成される第１電極と、
前記第１電極上に第１絶縁膜を介して形成される伝熱層と、
前記伝熱層上に形成される第２絶縁膜を介して形成される半導体層と、
前記半導体層上に形成される第２電極および第３電極と
を有する表示装置。
【請求項６】
本体筐体に設けられる表示装置として、
画素毎に光を変調して表示を行う表示領域と、
前記表示領域の各画素を駆動する半導体装置とを備え、
前記半導体装置が、
基板上に形成される第１電極と、
前記第１電極上に第１絶縁膜を介して形成される伝熱層と、
前記伝熱層上に形成される第２絶縁膜を介して形成される半導体層と、
前記半導体層上に形成される第２電極および第３電極と
を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体層がレーザ光照射で結晶化された半導体装置、半導体装置の製造方法および表示装置ならびに電子機器に関する。
【背景技術】
【０００２】
薄膜トランジスタを駆動素子として利用する有機ＥＬ（Electro Luminescence）パネル等の表示装置では、薄膜トランジスタの電流量によってその輝度が決定される。したがって、薄膜トランジスタの特性ムラが輝度ムラとなって認識され、不具合を生じさせることから、良好なトランジスタ特性が望まれる。
【０００３】
薄膜トランジスタのチャネル領域を多結晶シリコンで構成する場合、チャネル内に存在する結晶粒の大きさが不均一なためトランジスタ特性のばらつきが生じやすい。このため、トランジスタの特性ばらつきを抑制する観点から、シリコンの半導体層における結晶粒の大きさが不均一にならない程度までシリコンを微結晶化する方法が行われている。この方法として、薄膜トランジスタのチャネル部となる半導体層のアニールプロセスにあたり、固体レーザを照射するレーザアニールが挙げられる。
【０００４】
ここで、固体レーザによるアニールを行う薄膜トランジスタの構造としては、チャネル領域に接する端部から伝熱を目的とした延設部分が設けられたものがある（例えば、特許文献１参照。）。延設部分は、チャネル部半導体層の結晶化を均一化するために第一の金属層であるゲート電極の両端から延びる部分である。
【０００５】
また、この半導体装置を製造する工程は、次のようになる。先ず、ガラス基板上にゲート電極、ゲート絶縁膜を形成し、半導体層を成膜する。その後、半導体層上に絶縁膜を形成し、熱伝導の良い伝熱金属層を形成し、固体レーザの照射によるアニールを行う。アニール後、伝熱金属層と絶縁膜を除去し、半導体層をパターニングする。
【０００６】
【特許文献１】特開２００７−３５９６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来のような半導体装置では、固体レーザの照射によるアニールで半導体層の結晶化を行うにあたり、結晶性の均一化のためゲート電極に延設部が設けられているが、この延設部によって寄生容量（Ｃｇｄ，Ｃｇｓ）が増加し、表示特性の低下を招いている。また、ゲート電極と同一の金属層のレイアウト（半導体層近傍に通るゲート配線等のレイアウト）の影響によって、固体レーザアニール時の熱プロファイルの傾斜が生じ、半導体層の結晶性に勾配が発生する。この勾配が薄膜トランジスタの特性ムラとなり、表示ムラの原因となっている。
【０００８】
本発明は、寄生容量の増加による表示特性の低下、および半導体層下のゲート電極と同一の金属層のレイアウトに依存する半導体層のレーザアニール時の結晶性の勾配発生を抑制し、輝度ムラを解決することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、基板上に形成される第１電極と、第１電極上に第１絶縁膜を介して形成される伝熱層と、伝熱層上に形成される第２絶縁膜を介して形成される半導体層と、半導体層上に形成される第２電極および第３電極とを有する半導体装置である。
【００１０】
このような本発明では、基板上に形成される第１電極と半導体層との間に伝熱層が設けられていることから、半導体層をレーザアニールする際の熱が伝熱層で拡がり、半導体層の結晶化を安定させることができる。
【００１１】
また、本発明は、基板上に第１電極を形成する工程と、第１電極上にゲート絶縁膜を介して第１伝熱層を形成する工程と、伝熱層上に第１バッファ絶縁膜を介して半導体層を形成する工程と、半導体層上に第２バッファ絶縁膜を介して第２伝熱層を形成する工程と、第２伝熱層上からレーザ光を照射して前記半導体層を結晶化させる工程と、第２伝熱層および第２バッファ絶縁膜を除去し、半導体層上に第２電極および第３電極を形成する工程とを有する半導体装置の製造方法である。
【００１２】
このような本発明では、半導体層が第１伝熱層と第２伝熱層との間に配置された状態でレーザ光を照射し、半導体層の結晶化を図るため、第１伝熱層と第２伝熱層とで熱が十分に拡散し、半導体層に均一なアニールを施して結晶化の安定を図ることができるようになる。
【００１３】
また、本発明は、画素毎に光を変調して表示を行う表示領域と、表示領域の各画素を駆動する半導体装置とを備える表示装置であり、この半導体装置が、基板上に形成される第１電極と、第１電極上に第１絶縁膜を介して形成される伝熱層と、伝熱層上に形成される第２絶縁膜を介して形成される半導体層と、半導体層上に形成される第２電極および第３電極とを有するものである。
【００１４】
このような本発明では、各画素を駆動する半導体装置において、基板上に形成される第１電極と半導体層との間に伝熱層が設けられていることから、半導体層をレーザアニールする際の熱が伝熱層で拡がり、半導体層の結晶化を安定させることができる。
【００１５】
また、本発明は、本体筐体に設けられる表示装置として、画素毎に光を変調して表示を行う表示領域と、表示領域の各画素を駆動する半導体装置とを備えており、この半導体装置が、基板上に形成される第１電極と、第１電極上に第１絶縁膜を介して形成される伝熱層と、伝熱層上に形成される第２絶縁膜を介して形成される半導体層と、半導体層上に形成される第２電極および第３電極とを有する電子機器である。
【００１６】
このような本発明では、電子機器における表示装置の各画素を駆動する半導体装置において、基板上に形成される第１電極と半導体層との間に伝熱層が設けられていることから、半導体層をレーザアニールする際の熱が伝熱層で拡がり、半導体層の結晶化を安定させることができる。
【発明の効果】
【００１７】
本発明によれば、ゲート電極に熱伝導のための延設部を設けることなく半導体層のアニールによる結晶化の安定を図ることができ、寄生容量の抑制を図ることが可能となるとともに、半導体層の結晶性の勾配発生を抑制でき、輝度の均質化を図ることが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を図に基づき説明する。
【００１９】
＜表示装置の概要＞
図１は、本実施形態に係る半導体装置を適用する表示装置の概要を説明する模式平面図である。すなわち、表示装置１は、例えばガラス基板等の支持基板の略中央に設けられる駆動素子形成領域１０、駆動素子形成領域１０の周辺に配置される電源供給部２０、信号線入力部２１、走査信号入力部２４、電源制御信号入力部２５を備えている。駆動素子形成領域１０は、複数の画素部３０が縦横マトリクス状に配置されており、カラー画像を表示する表示装置では、例えばＲ（赤）、Ｇ（緑）、Ｂ（青）に対応した画素部３０の組みによって表示画素が構成されている。
【００２０】
各画素部３０には、駆動トランジスタを備える駆動部３１ａが設けられている。本実施形態に係る半導体装置は、駆動部３１ａの駆動トランジスタに適用される。駆動部３１ａの駆動トランジスタは基板上に形成された薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）から成り、画素部３０に設けられる駆動対象を電圧印加によって駆動する。画素部３０の駆動対象が有機ＥＬ（Electro Luminescence）発光層の場合には、各色に対応した有機ＥＬ発光層に与える電界を駆動トランジスタによって制御し、画素部３０の駆動対象が液晶層の場合には、液晶に与える電界を駆動トランジスタによって制御する。
【００２１】
駆動トランジスタには電源制御線２２や走査線２３が接続されており、走査信号入力部２４によって駆動素子形成領域１０の駆動トランジスタを順次駆動することによって画像表示を行うことになる。すなわち、走査線２３によって選択された水平画素列に電源制御線２２から電源電圧が供給され、信号線入力部２１から信号線２６を介して垂直画素列方向に入力された画素信号に応じて該当画素の表示が行われる。そして、走査線２３による水平画素列の選択および信号線２６からの画素信号の入力を同期させることで、駆動素子形成領域１０を駆動し、画像の表示を行うことになる。
【００２２】
表示装置１を製造するには、支持基板上に半導体層、絶縁膜層等の各層をＣＶＤ（Chemical Vapor Deposition）等の成膜工程によって形成し、不純物注入工程、フォトリソグラフィ工程等によって駆動素子の形成、配線パターニングを行う。
【００２３】
＜画素部の構成＞
図２は、画素部の構成例を説明する模式平面図である。画素部３０は、表示領域に複数配置されており、走査線２３、電源制御線２２および信号線２１によって仕切られた領域となっている。画素部３０の上には有機ＥＬ発光層や液晶等の駆動対象が配置されるが、ここでは図示を省略している。
【００２４】
画素部３０は、書き込みトランジスタ３２と、蓄積容量３３と、駆動トランジスタ３１とを備えている。書き込みトランジスタ３２は、走査線２３がゲート電極に接続され、ドレイン電極が信号線２１に接続され、ソース電極が駆動トランジスタ３１のゲート電極および蓄積容量３３の一方側の電極に接続されている。本実施形態に係る半導体装置は、この書き込みトランジスタ３２にも適用される。
【００２５】
書き込みトランジスタ３２は、走査線２３のＯＮ信号によってＯＮ状態となり、信号線２１から送られる画素信号を蓄積容量３３に蓄積する。これにより、駆動トランジスタ３１がＯＮ状態となり、電源電圧が駆動対象に与えられることになる。
【００２６】
蓄積容量３３は、一方側の電極（容量用電極３３ａ）が書き込みトランジスタ３２のソースに接続され、他方側の電極（容量用電極３３ｂ）が駆動トランジスタ３１のソース電極に接続されている。蓄積容量３３は、一定期間画素信号を蓄積し、画素の状態を保持する役目を果たす。
【００２７】
＜半導体装置＞
図３は、本実施形態に係る半導体装置を説明する模式図で、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線断面図である。上記のように、本実施形態に係る半導体装置は、画素部に用いられる駆動トランジスタや書き込みトランジスタに適用される。
【００２８】
図３に示すように、本実施形態に係る半導体装置は、ガラス基板４０上に形成される第１電極４１と、第１電極４１上に形成される第１絶縁膜５１と、第１絶縁膜５１上に形成される伝熱金属層６１と、伝熱金属層６１上に形成される第２絶縁膜５２と、第２絶縁膜５２上に形成される半導体層５０と、半導体層５０上に形成されるソース電極４２およびドレイン電極４３とを有している。
【００２９】
第１電極４１は、ガラス基板４０上に所定の幅でパターニングされている。第１電極４１には、トランジスタを駆動するための信号が印加される。この第１電極４１を覆う状態に第１絶縁膜５１が形成されている。この第１絶縁膜５１の上には、半導体層５０とほぼ同じ大きさで伝熱金属層６１が形成されている。
【００３０】
伝熱金属層６１は、この上側に形成される半導体層５０についてレーザ光照射によるアニールで結晶化を図るにあたり、レーザ光による熱を十分に拡散させる役目を果たす。伝熱金属層６１としては、例えば、モリブデン（Ｍｏ）が用いられている。
【００３１】
伝熱金属層６１の上に形成される第２絶縁膜５２は、その上に形成する半導体層５０が伝熱金属層６１に対して侵入するスパイクを防止するための層としての役目を果たす。半導体層５０は、例えば非結晶シリコンを用い、レーザ光照射によって微結晶化が施されたものである。これにより、トランジスタのチャネル領域として機能することになる。
【００３２】
半導体層５０の両端側には、ソース領域およびドレイン領域となるｎ＋型アモルファスシリコン層４２ａを介してソース電極である第２電極４２およびドレイン電極である第３電極４３が形成されている。ｎ＋型アモルファスシリコン層４２ａ、第２電極４２および第３電極４３を形成するにあたり、半導体層５０の中央にはチャネル保護膜４４が形成されており、ｎ＋型アモルファスシリコン層４２ａ、第２電極４２および第３電極４３をパターニングする際のストッパとなり、チャネル領域を保護している。第２電極４２および第３電極４３の上には、全体を覆う絶縁保護膜４５が形成されている。
【００３３】
本実施形態の半導体装置では、第１電極４１と伝熱金属層６１とが所定位置でコンタクトホールによって電気的に導通した状態となっている。したがって、第１電極４１に印加される信号が伝熱金属層６１に伝わり、チャネル領域である半導体層５０のチャネルを制御することになる。つまり、伝熱金属層６１がトランジスタのゲート電極としての役目を果たすことになる。
【００３４】
＜半導体装置の製造方法＞
先ず、図４（ａ）に示すように、絶縁性基板（例えば、ガラス基板４０）上にスパッタ法等によりモリブデン等の金属を成膜し、所定のパターニングを行って第１電極４１を形成する。
【００３５】
次に、図４（ｂ）に示すように、第１電極４１上にこれを覆うよう第１絶縁膜５１を形成する。その後、図４（ｃ）に示すように、第１絶縁膜５１上に伝熱金属層６１を成膜する。伝熱金属層６１は例えばモリブデン（Ｍｏ）から成り、その後に形成する半導体層の下側からの伝熱を促進するためのものである。
【００３６】
次に、図４（ｄ）に示すように、伝熱金属層６１上に第２絶縁膜５２を成膜する。これは、その上に形成する半導体層が伝熱金属層にスパイクすることを防ぐためである。
【００３７】
次いで、図５（ａ）に示すように、第２絶縁膜５２上に半導体層（非晶質シリコン）５０を成膜する。半導体層５０は、例えばプラズマＣＶＤ法によって成膜する。続いて、図５（ｂ）に示すように、半導体層５０の上に第３絶縁膜５３を例えばプラズマＣＶＤ法によって成膜する。第３絶縁膜５３は、例えばシリコン酸化膜を用いる。
【００３８】
続いて、図５（ｃ）に示すように、第３絶縁膜５３上に伝熱金属層６２を成膜する。伝熱金属層６２は例えばモリブデン（Ｍｏ）から成り、スパッタ法等により成膜する。これにより、半導体層５０が、下側の第２絶縁膜５２を介した伝熱金属層６１と、上側の第３絶縁膜５３を介した伝熱金属層６２とにより挟まれた状態となる。
【００３９】
次に、図５（ｄ）に示すように、この状態で伝熱金属層６２の上から固体レーザ光を走査して照射する。固体レーザ光の走査は、画素部のトランジスタが並ぶ方向に沿って行う。固体レーザ光の照射幅は、トランジスタのチャネル長と同等か、あるいはチャネル長に照射位置ずれの余裕度を加味した幅とする。また、固体レーザ光の照射は、必要に応じて往復走査で行ってもよい。
【００４０】
これにより、半導体層（非晶質シリコン）５０が結晶化され、トランジスタのチャネル領域となる。本実施形態では、半導体層５０の上下を伝熱金属層６１、６２で挟んでいることから、特に、下側の第１電極４１に影響されることなく伝熱金属層６１、６２によってレーザ光による熱を十分に拡散でき、第１電極４１のパターン形状に依存しないで半導体層５０を結晶化できるようになる。
【００４１】
固体レーザアニール終了後は、図６（ａ）に示すように、半導体層５０上の伝熱金属層と絶縁膜とを除去し、図６（ｂ）に示すように、半導体層５０と半導体層５０下の第２絶縁膜５２および伝熱金属層６１を同時にパターニングする。この際、半導体層５０、第２絶縁膜５２および伝熱金属層６１を同じ平面視サイズでパターニングする。
【００４２】
次に、図６（ｃ）に示すように、半導体層５０上にチャネル保護膜（エッチングストッパ）４４を形成する。チャネル保護膜４４は、例えばシリコン窒化膜を用い、プラズマＣＶＤ法等により形成する。
【００４３】
次に、図６（ｄ）に示すように、ｎ＋にドーピングされた半導体層（ｎ＋アモルファスシリコン層４２ａ）を成膜し、その上にソース・ドレインを形成する金属層（図示せず）を成膜する。
【００４４】
そして、ソース・ドレインを形成する金属層とｎ＋にドーピングされた半導体層（ｎ＋アモルファスシリコン層４２ａ）とを同時にパターニングして、図６（ｅ）に示すように、ソース電極である第２電極４２およびドレイン電極である第３電極４３を形成する。このパターニングでは、第２電極４２および第３電極４３の各端部が、下層（アモルファスシリコン層４２ａ、半導体層５０および伝熱金属層６１）の各端部と同じ位置となるようエッチングする。これにより、ソース電極である第２電極４２およびドレイン電極である第３電極が、ｎ＋アモルファスシリコン層４２ａ、半導体層５０および伝熱金属層６１の各端部において接触しない構造となる。所定のパターニングを行った後、図示しない絶縁保護膜（パッシベーション）で全体を覆う。
【００４５】
なお、上記の例では示されないが、ガラス基板４０上に形成した第１電極４１は所定位置に設けたコンタクトホールを介して上層の伝熱金属層６１と電気的に導通している。これにより、第１電極４１に送られる駆動のための信号が伝熱金属層６１に伝わり、伝熱金属層６１をトランジスタのゲート電極として利用できるようになる。
【００４６】
＜実施形態の効果＞
本実施形態により、固体レーザアニールを施す際に、半導体層５０は、半導体層５０下の第１電極４１やこれと同一の金属層のパターンに依存すること無く結晶化されるので、第１電極の両端に伝熱部（延設部）を設ける必要がなくなる。これにより、この延設部で生じていた寄生容量Ｃｇｄ，Ｃｇｓがなくなり、表示特性の向上を図ることが可能となる。
【００４７】
例として、図７に２トランジスタ＋１補助容量の画素回路の等価回路を示す。駆動トランジスタのソース電位の上昇分ΔＶｓに対するゲート電位の上昇分ΔＶｇの比率（式１）を考えた場合、この比率（以下ブートストラップ比：Ｇｂｓｔと記す）が小さいと必要電流が確保できず、輝度落ち、輝度ムラが生じ画質が劣化する。本実施形態では、寄生容量Ｃｇｄ，Ｃｇｓが減少しＧｂｓｔの値が大きくなるので、表示特性に対して効果的に寄与できる。
【００４８】
また、レーザ光走査による半導体層５０の結晶化において、半導体層５０下の第１電極４１やこれと同一の金属層のレイアウトに依存せず、均一な結晶性を得ることができ、これを表示装置に適用した場合に画素の輝度ムラの発生を抑制することが可能となる。
【００４９】
また、ソース電極である第２電極４２およびドレイン電極である第３電極４３が、ｎ＋アモルファスシリコン層４２ａ、半導体層５０および伝熱金属層６１の各端部において接触しないことから、この部分でのリークパスが無くなり、リーク電流を防ぐことが可能となる。
【００５０】
次に、本実施形態に係る表示装置の適用例について説明する。
【００５１】
＜電子機器＞
本実施形態に係る表示装置は、図８に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上２００２に、発光領域、薄膜トランジスタ、受光素子等からなる画素をマトリックス状に集積形成した画素アレイ部２００２ａを設ける、この画素アレイ部（画素マトリックス部）２００２ａを囲むように接着剤２０２１を配し、ガラス等の対向基板２００６を貼り付けて表示モジュールとする。この透明な対向基板２００６には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてもよい。表示モジュールには、外部から画素アレイ部２００２ａへの信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）２０２３を設けてもよい。
【００５２】
以上説明した本実施形態に係る表示装置は、図８〜図１３に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本実施形態が適用される電子機器の一例について説明する。
【００５３】
図９は、本実施形態が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本実施形態に係る表示装置を用いることにより作成される。
【００５４】
図１０は、本実施形態が適用されるデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本実施形態に係る表示装置を用いることにより作製される。
【００５５】
図１１は、本実施形態が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本実施形態に係る表示装置を用いることにより作製される。
【００５６】
図１２は、本実施形態が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本実施形態に係る表示装置を用いることにより作製される。
【００５７】
図１３は、本実施形態が適用される携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本実施形態に係る表示装置を用いることにより作製される。
【００５８】
＜表示撮像装置＞
本実施形態に係る表示装置は、以下のような表示撮像装置に適用可能である。また、この表示撮像装置は、先に説明した各種電子機器に適用可能である。図１４には、表示撮像装置の全体構成を表すものである。この表示撮像装置は、Ｉ／Ｏディスプレイパネル２０００と、バックライト１５００と、表示ドライブ回路１２００と、受光ドライブ回路１３００と、画像処理部１４００と、アプリケーションプログラム実行部１１００とを備えている。
【００５９】
Ｉ／Ｏディスプレイパネル２０００は、複数の画素が全面に渡ってマトリクス状に配置された表示素子（液晶表示素子等）からなり、線順次動作をしながら表示データに基づく所定の図形や文字などの画像を表示する機能（表示機能）を有すると共に、後述するようにこのＩ／Ｏディスプレイ２０００に接触または近接する物体を撮像する機能（撮像機能）を有するものである。また、バックライト１５００は、例えば複数の発光ダイオードが配置されてなるＩ／Ｏディスプレイパネル２０００の光源であり、後述するようにＩ／Ｏディスプレイ２０００の動作タイミングに同期した所定のタイミングで、高速にオン・オフ動作を行うようになっている。
【００６０】
表示ドライブ回路１２００は、Ｉ／Ｏディスプレイパネル２０００において表示データに基づく画像が表示されるように（表示動作を行うように）、このＩ／Ｏディスプレイパネル２０００の駆動を行う（線順次動作の駆動を行う）回路である。
【００６１】
受光ドライブ回路１３００は、Ｉ／Ｏディスプレイパネル２０００において受光データが得られるように（物体を撮像するように）、このＩ／Ｏディスプレイパネル２０００の駆動を行う（線順次動作の駆動を行う）回路である。なお、各画素での受光データは、例えばフレーム単位でフレームメモリ１３００Ａに蓄積され、撮像画像として画像処理部１４へ出力されるようになっている。
【００６２】
画像処理部１４００は、受光ドライブ回路１３００から出力される撮像画像に基づいて所定の画像処理（演算処理）を行い、Ｉ／Ｏディスプレイ２０００に接触または近接する物体に関する情報（位置座標データ、物体の形状や大きさに関するデータなど）を検出し、取得するものである。なお、この検知する処理の詳細については後述する。
【００６３】
アプリケーションプログラム実行部１１００は、画像処理部１４００による検知結果に基づいて所定のアプリケーションソフトに応じた処理を実行するものであり、例えば検知した物体の位置座標を表示データに含むようにし、Ｉ／Ｏディスプレイパネル２０００上に表示させるものなどが挙げられる。なお、このアプリケーションプログラム実行部１１００で生成される表示データは表示ドライブ回路１２００へ供給されるようになっている。
【００６４】
次に、図１５を参照してＩ／Ｏディスプレイパネル２０００の詳細構成例について説明する。このＩ／Ｏディスプレイパネル２０００は、表示エリア（センサエリア）２１００と、表示用Ｈドライバ２２００と、表示用Ｖドライバ２３００と、センサ読み出し用Ｈドライバ２５００と、センサ用Ｖドライバ２４００とを有している。
【００６５】
表示エリア（センサエリア）２１００は、表示素子からの光を変調して表示光を出射すると共にこのエリアに接触または近接する物体を撮像する領域であり、発光素子（表示素子）と後述する受光素子（撮像素子）とがそれぞれマトリクス状に配置されている。
【００６６】
表示用Ｈドライバ２２００は、表示ドライブ回路１２００から供給される表示駆動用の表示信号および制御クロックに基づいて、表示用Ｖドライバ２３００と共に表示エリア２１００内の各画素を駆動するものである。
【００６７】
センサ読み出し用Ｈドライバ２５００は、センサ用Ｖドライバ２４００と共にセンサエリア２１００内の各画素の受光素子を線順次駆動し、受光信号を取得するものである。
【００６８】
次に、図１６を参照して、表示エリア２１００内の各画素とセンサ読み出し用Ｈドライバ２５００との接続関係について説明する。この表示エリア２１００では、赤（Ｒ）用の画素３１００と、緑（Ｇ）用の画素３２００と、青（Ｂ）用の画素３３００とが並んで配置されている。
【００６９】
各画素の受光センサ３１００ｃ，３２００ｃ，３３００ｃに接続されたコンデンサに蓄積された電荷は、それぞれのバッファアンプ３１００ｆ，３２００ｆ，３３００ｆで増幅され、読み出しスイッチ３１００ｇ，３２００ｇ，３３００ｇがオンになるタイミングで、信号出力用電極を介してセンサ読み出し用Ｈドライバ２５００へ供給される。なお、各信号出力用電極には定電流源４１００ａ，４１００ｂ，４１００ｃがそれぞれ接続され、センサ読み出し用Ｈドライバ２５００で感度良く受光量に対応した信号が検出されるようになっている。
【図面の簡単な説明】
【００７０】
【図１】本実施形態に係る半導体装置を適用する表示装置の概要を説明する模式平面図である。
【図２】画素部の構成例を説明する模式平面図である。
【図３】本実施形態に係る半導体装置を説明する模式図で、（ａ）は平面図、（ｂ）は断面図である。
【図４】本実施形態に係る半導体装置の製造方法を説明する模式断面図（その１）である。
【図５】本実施形態に係る半導体装置の製造方法を説明する模式断面図（その２）である。
【図６】本実施形態に係る半導体装置の製造方法を説明する模式断面図（その３）である。
【図７】画素回路の等価回路を示す図である。
【図８】フラット型のモジュール形状の例を示す模式図である。
【図９】本実施形態が適用されるテレビを示す斜視図である。
【図１０】本実施形態が適用されるデジタルカメラを示す斜視図である。
【図１１】本実施形態が適用されるノート型パーソナルコンピュータを示す斜視図である。
【図１２】本実施形態が適用されるビデオカメラを示す斜視図である。
【図１３】本実施形態が適用される携帯端末装置、例えば携帯電話機を示す図である。
【図１４】表示撮像装置の構成を表すブロック図である。
【図１５】Ｉ／Ｏディスプレイパネルの構成例を表すブロック図である。
【図１６】各画素とセンサ読み出し用Ｈドライバとの接続関係を説明するための回路図である。
【符号の説明】
【００７１】
４０…ガラス基板、４１…第１電極、４２…第２電極、４３…第３電極、４４…チャネル保護膜、５０…半導体層、５１…第１絶縁膜、５２…第２絶縁膜、６１…伝熱金属層
【図１】
2009302272.tif 000003
【図２】
2009302272.tif 000004
【図３】
2009302272.tif 000005
【図４】
2009302272.tif 000006
【図５】
2009302272.tif 000007
【図６】
2009302272.tif 000008
【図７】
2009302272.tif 000009
【図８】
2009302272.tif 000010
【図９】
2009302272.tif 000011
【図１０】
2009302272.tif 000012
【図１１】
2009302272.tif 000013
【図１２】
2009302272.tif 000014
【図１３】
2009302272.tif 000015
【図１４】
2009302272.tif 000016
【図１５】
2009302272.tif 000017
【図１６】
2009302272.tif 000018