(57)【要約】【課題】パス分割ラッパの如き信号中継手段を備えたデータ転送装置において、バスの転送性能の低下を防止することができるデータ転送装置を提供する。【解決手段】共通のバスに接続された複数のバスマスタと、バスに接続されて、バスマスタの各々から送出される制御信号に基づいてバスを介してバスマスタの各々との間でシステムクロックに同期してデータ送受信を行う複数のバススレーブと、バスマスタの少なくとも１つとバススレーブの少なくとも１つの間のデータ伝送路上に配置され、制御信号を受信してこれをシステムクロックに同期した同期制御信号としてデータ伝送路上に出力する信号中継手段と、を含むデータ転送装置であり、信号中継手段は、受信した制御信号が所定のデータ伝送路以外のデータ伝送路を通過する場合には当該制御信号に遅延時間を付加することなくそのまま通過せしめる。【選択図】図５
2009129307.tif 000002
【特許請求の範囲】
【請求項１】
共通のバスに接続された複数のバスマスタと、
前記バスに接続されて、前記バスマスタの各々から送出される制御信号に基づいて前記バスを介して前記バスマスタの各々との間でシステムクロックに同期してデータ送受信を行う複数のバススレーブと、
前記バスマスタの少なくとも１つと前記バススレーブの少なくとも１つの間のデータ伝送路上に配置され、前記制御信号を受信してこれを前記システムクロックに同期した同期制御信号として前記データ伝送路上に出力する信号中継手段と、を含むデータ転送装置であって、
前記信号中継手段は、受信した制御信号が所定のデータ伝送路以外のデータ伝送路を通過する場合には当該制御信号を前記同期制御信号とせずに通過せしめることを特徴とするデータ転送装置。
【請求項２】
前記信号中継手段は、受信した制御信号に含まれるアクセス先のアドレス情報に応じて前記同期制御信号を生成することを特徴とする請求項１に記載のデータ転送装置。
【請求項３】
前記信号中継手段は、前記アドレス情報によって示されるアクセス先のアドレスが所定領域に一致すると判断した場合に判別信号を生成する判別回路と、前記判別信号に応じて前記同期制御信号を生成する信号生成回路と、を含むことを特徴とする請求項２に記載のデータ転送装置。
【請求項４】
前記信号中継手段は、前記バスと前記バスマスタの少なくとも１つの間のデータ伝送路上に配置されていることを特徴とする請求項２又は３に記載のデータ転送装置。
【請求項５】
前記信号中継手段は、受信した制御信号に含まれるアクセス要求元のバスマスタの識別情報に応じて前記同期制御信号を生成することを特徴とする請求項１に記載のデータ転送装置。
【請求項６】
前記信号中継手段は、前記識別情報によって示されるアクセス要求元のバスマスタが所定のバスマスタに該当すると判断した場合に判別信号を生成するマスタ判別回路と、前記判別信号に応じて前記同期制御信号を生成する信号生成回路と、を含むことを特徴とする請求項５に記載のデータ転送装置。
【請求項７】
前記信号中継手段は、前記バスと前記バススレーブの少なくとも１つの間のデータ伝送路上に配置されていることを特徴とする請求項５又は６に記載のデータ転送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共通のバスに接続されたバスマスタ、バススレーブ間のデータ転送を行うデータ転送装置に関する。
【背景技術】
【０００２】
共通のバスに接続された複数の機能モジュール間のデータ転送を行うバスシステムにおいては、複数の機能モジュールは同時にバスを使用することができない。このため、バスシステムにはバス調停装置が設けられている。バス調停回路は複数の機能モジュールから送出されるバス使用要求が重なった場合、各機能モジュールが時分割的にバスを使用できるようにバス使用権の調停を行っている。調停装置に対してバス使用権を要求する機能モジュールをバスマスタといい、バスマスタのアクセス対象となる機能モジュールをバススレーブという。バスマスタは、バススレーブとの間でバスを介してデータの送受信を行う際にはまず、バス調停回路に対してバス使用権を要求する。バス調停装置は、複数のバスマスタからのバス使用権要求が競合した場合には、所定の調停アルゴリズムに従ってバス使用権要求の調停を行い、１つのバスマスタに対してバス使用権を与える。バス使用権を獲得したバスマスタはバススレーブとの間でバスを介してデータの送受信を行う。
【０００３】
特許文献１には、バスマスタがバス使用権要求信号と共にアクセス対象バスエージェント情報、トランザクション種類、およびそのトランザクションの際のデータ転送量をバス調停装置に送信し、バス調停回路がこれらの情報および転送性能テーブルに基づいてバス使用権要求の調停を行うバスシステムが記載されている。これによりマスタによるバス使用権要求からトランザクション開始までに要する時間（開始レイテンシ）を短縮でき、バスシステムの性能向上が図れる旨が記載されている。
【０００４】
特許文献２には、バススレーブが、転送データのアドレスを保持するアドレス保持レジスタを有するバスシステムが記載されている。かかるバスシステムによれば、データ転送休止した後再開させる場合において、バススレーブはバスマスタから再開時のアドレスを受けることなくアドレス保持レジスタに保持しているアドレスのデータからデータ転送を再開することができ、データ転送を即座に再開できる旨が記載されている。
【０００５】
一方、バスマスタとバススレーブ間のデータ転送のセキュリティ性向上のため、特定のバスマスタからのアクセス又は特定のバススレーブに対するアクセスを監視し、監視対象のバスマスタ又はバススレーブの特定領域に対するアクセスを無効とするアクセス監視回路を備えたバスシステムが知られている。かかるアクセス監視回路を備えたバスシステムにおいては、バスマスタから送出されるアクセス先のアドレス情報等を含む制御信号は一旦アクセス監視回路を経由してアクセス対象となるバススレーブに送信されることとなるため、制御信号に遅延が生じる。かかる信号遅延により、アクセスタイミングを逸すると、バスマスタより送出された制御信号はアクセス対象のバススレーブによって受信されないといった不具合が生じ得る。すなわち、バスマスタおよびバススレーブは共に所定周波数のシステムクロックに同期してデータ送受信を行うため、システムクロックの１サイクル期間内に所定単位のデータの送受信が完了しなければならず、信号遅延が増大するとデータ転送が達成できない場合が生じ得る。これを回避するために、データ伝送路上にバスマスタとバススレーブ間のパスを分割するためのパス分割ラッパを設けている。
【０００６】
図１は、かかるアクセス監視回路およびパス分割ラッパを備えたバスシステムの構成例を示すブロック図である。尚、図１は、バスマスタ２からバススレーブ４へのパスにおける信号遅延が最も大きく、システムクロック周波数に対してクリティカルであると仮定する。
【０００７】
バスマスタ１は、バススレーブ３およびバススレーブ４に対してリード/ライトのトランザクションを行うことが可能なバスマスタである。バスマスタ１はアクセス監視回路によるアクセス監視対象とはなっていない。同様に、バスマスタ２は、バススレーブ３およびバススレーブ４に対してリード/ライト等のトランザクションを行うことが可能なバスマスタである。バスマスタ２はアクセス監視回路２１によるアクセス監視対象となっている。バスマスタ２は、バススレーブ３および４とのトランザクションを開始する際にはアクセス先のアドレス情報を含む制御信号Ｓ２を発行する。アクセス監視回路２１は、バスマスタ２より受信した制御信号Ｓ２に含まれるアクセス先のアドレス情報が予め設定された禁止領域と一致した場合には制御信号Ｓ２を無効化し、制御信号Ｓ３として出力することによりアクセス制限を行う。
【０００８】
パス分割ラッパ３０はバスマスタ２からバススレーブ３および４へのアクセスパスを分割するラッパである。パス分割ラッパ３０は、アクセス監視回路２１より受信した制御信号Ｓ３をシステムクロックの１サイクルの期間保持した後、システムクロックに同期した同期制御信号として制御信号Ｓ４を出力する。これにより、アクセス監視回路２１等を経由することにより信号遅延が生じシステムクロックに対して位相ずれした制御信号の位相補正を行う。このようなパス分割ラッパによる制御信号の受信、保持、再出力からなる一連の処理によりバスマスタ２からバススレーブ３又は４に至るパスは分割されることになる。このパス分割ラッパ３０によるパス分割処理により、制御信号に１サイクルの遅延時間が付加されるものの、パス分割ラッパ３０の前段における信号遅延に基づくシステムクロックに対する位相ずれが解消され、バスマスタ−バススレーブ間のデータ転送が適正に行われることとなる。バスブロック１０は、バスマスタ−バススレーブ間のデータ伝送路を形成するバスであり、バスマスタ１および２とバススレーブ３および４とが直接的に又はアクセス監視回路２１および２２等を介して接続される。また、バスブロック１０は、バスマスタ１および２からのバス使用権要求が競合した場合に所定の調停アルゴリズムに従ってバス使用権の調停も行う機能を有する。
【０００９】
バススレーブ３は、バスマスタ１および２からリード／ライトのアクセス要求を受けるバススレーブである。バススレーブ３は、アクセス監視回路によるアクセス監視対象とはなっていない。同様に、バススレーブ４はバスマスタ１および２からリード／ライトのアクセス要求を受けるバススレーブである。バススレーブ４はアクセス監視回路２２によるアクセス監視対象となっている。
【００１０】
アクセス監視回路２２は、バスブロック１０より受信した制御信号Ｓ６に含まれるアクセス先のアドレス情報が予め設定された禁止領域と一致した場合には制御信号Ｓ６を無効化し、制御信号Ｓ７として出力することによりアクセス制限を行う。
【００１１】
次に、上記構成のバスシステムの動作について図２に示すタイミングチャートを参照しつつ説明する。以下においてはパス分割ラッパ３０を経由するパス間のアクセス、すなわち、バスマスタ２がバススレーブ３にアクセスする場合と、バスマスタ２がバススレーブ４にアクセスする場合について説明する。尚、それぞれのアクセスは、アクセス監視回路２１および２２に設定されたアクセス禁止領域には一致していないものと仮定する。
【００１２】
まず、バスマスタ２がバススレーブ３との間でトランザクションを開始しようとする場合、バスマスタ２は、制御信号Ｓ２を発行し、これをアクセス監視回路２１に供給する（１）。
【００１３】
アクセス監視回路２１は受信した制御信号Ｓ２に含まれるアクセス先のアドレスが予め定め設定された禁止領域に一致するか否を判断する。本例の場合、バスマスタ２のアクセス先は禁止領域に一致しないので、アクセス監視回路２１はアクセス制限を課すことなく、受信した制御信号Ｓ２をそのまま制御信号Ｓ３として出力し、これをパス分割ラッパ３０に供給する（２）。
【００１４】
パス分割ラッパ３０は、受信した制御信号Ｓ３に対してシステムクロックの１サイクルの期間保持した後、システムクロックに同期した同期制御信号（制御信号Ｓ４）として出力する。すなわち、パス分割ラッパ３０は、システムクロックの１サイクル分に相当する遅延時間を制御信号Ｓ３に付加してこれを制御信号Ｓ４として出力し、これをバスブロック１０に供給する（３）。
【００１５】
バスブロック１０は、本例においてバス使用権要求は競合していないので、調停処理を行うことなく受信した制御信号Ｓ４をそのまま制御信号Ｓ５としてバススレーブ３に供給する（４）。
【００１６】
続いて、バスマスタ２がバススレーブ４との間でトランザクションを開始しようとする場合、バスマスタ２は、制御信号Ｓ２を発行し、これをアクセス監視回路２１に供給する（５）。
【００１７】
アクセス監視回路２１は受信した制御信号Ｓ２に含まれるアクセス先のアドレスが予め定め設定された禁止領域に一致するか否を判断する。本例の場合、バスマスタ２のアクセス先は禁止領域に一致しないので、アクセス監視回路２１はアクセス制限を課すことなく、受信した制御信号Ｓ２をそのまま制御信号Ｓ３として出力し、これをパス分割ラッパ３０に供給する（６）。
【００１８】
パス分割ラッパ３０は、受信した制御信号Ｓ３に対してシステムクロックの１サイクルの期間保持した後、システムクロックに同期した同期制御信号（制御信号Ｓ４）として出力する。すなわち、パス分割ラッパ３０は、システムクロックの１サイクル分に相当する遅延時間を制御信号Ｓ３に付加してこれを制御信号Ｓ４として出力し、これをバスブロック１０に供給する（７）。
【００１９】
バスブロック１０は、本例においてはバス使用権要求は重複していないので、調停処理を行うことなく受信した制御信号Ｓ４をそのまま制御信号Ｓ６としてアクセス監視回路２２に供給する（８）。
【００２０】
アクセス監視回路２２は受信した制御信号Ｓ６に含まれるアクセス先のアドレスが予め定め設定された禁止領域に一致するか否を判断する。本例の場合、アクセス先は禁止領域に一致しないので、アクセス監視回路２２はアクセス制限を課すことなく、受信した制御信号Ｓ６をそのまま制御信号Ｓ７として出力し、バススレーブ４に供給する（９）。
【特許文献１】特開２０００−２５０８５２号公報
【特許文献２】特開２００２−９１８９９号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
このように、従来のバスシステムにおいてはバスマスタ２がバススレーブ３又はバススレーブ４にアクセスする場合、いずれもパス分割ラッパ３０を経由することとなるため、アクセス先にかかわらずバスマスタ２から送出された制御信号には、パス分割ラッパ３０により遅延時間が付加されることになる。
【００２２】
しかしながら、バスマスタ２からバススレーブ４に至るパスにおける信号遅延のみがシステムクロック周波数に対してクリティカルである場合には、このようなパスに対してのみパス分割を行えば十分である。一方、バスマスタ２からバススレーブ３に至るパスにおける信号遅延がシステムクロック周波数に対して十分余裕があり問題とならない場合には、このようなパスに対してパス分割を行う必要がないばかりでなく、このようなパスについても一律にパス分割を行うとデータ転送性能の低下を招来することとなる。
【００２３】
本発明は上記した点に鑑みてなされたものであり、パス分割ラッパの如き信号中継手  段を備えたデータ転送装置において、バスのデータ転送性能の低下を防止することがで  きるデータ転送装置を提供することを目的とする。
【課題を解決するための手段】
【００２４】
本発明のデータ転送装置は、共通のバスに接続された複数のバスマスタと、前記バスに接続されて、前記バスマスタの各々から送出される制御信号に基づいて前記バスを介して前記バスマスタの各々との間でシステムクロックに同期してデータ送受信を行う複数のバススレーブと、前記バスマスタの少なくとも１つと前記バススレーブの少なくとも１つの間のデータ伝送路上に配置され、前記制御信号を受信してこれを前記システムクロックに同期した同期制御信号として前記データ伝送路上に出力する信号中継手段と、を含むデータ転送装置であって、前記信号中継手段は、受信した制御信号が所定のデータ伝送路以外のデータ伝送路を通過する場合には当該制御信号を同期制御信号とせずに通過せしめることを特徴としている。
【発明の効果】
【００２５】
パス分割ラッパの如き信号中継手段を備えたテータ転送装置において、該信号中継手段は所定のデータ伝送路を通過しない制御信号については遅延時間を付加することなくそのまま出力するので、バスのデータ転送性能の低下を防止することができる。
【発明を実施するための形態】
【００２６】
（第１実施例）
以下、本発明の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素、部分には同一の参照符を付している。図３は、本発明の実施例であるバスシステム１００の構成を示すブロック図である。バスシステム１００の基本構成は上記従来構成のものと同様であるが、パス分割ラッパの内部構成、機能および作用が従来のものとは異なる。以下、各構成部分について説明する。尚、本実施例に係るバスシステム１００は、上記従来構成のバスシステムの場合と同様、バスマスタ２からバススレーブ４へ至るパスにおける信号遅延が最も大きく、システムクロック周波数に対してクリティカルであり、それ以外のパスにおける信号遅延はシステムクロック周波数に対して十分余裕があると仮定して構成したものである。また、本実施例においては、バスマスタおよびバススレーブの個数は各２つとしたが、これに限定されるものではない。
【００２７】
バスシステム１００は、例えばシステムＬＳＩ内部に設けられている。バスマスタ１は、バススレーブ３およびバススレーブ４に対してバスブロック１０を介してリード/ライトのトランザクションを行うことが可能なバスマスタである。バスマスタ１はアクセス監視回路によるアクセス監視対象とはなっておらず、バスマスタ１のアクセス要求先については制限が課せられていない。バスマスタ２は、バススレーブ３およびバススレーブ４に対してバスブロック１０を介してリード/ライトのトランザクションを行うことが可能なバスマスタである。バスマスタ２はアクセス監視回路２１によるアクセス監視対象となっており、バスマスタ２のアクセス要求先については一定の制限が課せられている。バスマスタ１および２の具体例としてはＣＰＵやＤＭＡＣ等が挙げられる。バスマスタ２は、バススレーブ３又はバススレーブ４との間でトランザクションを開始しようとする場合、制御信号Ｓ２を発行する。バスマスタ１および２とバススレーブ３および４との間のデータ送受信はシステムクロックに同期して行われる。
【００２８】
アクセス監視回路２１は、バスマスタ２に付随して設けられ、バスマスタ２のアクセス要求先が所定の禁止領域に該当する場合には当該アクセス要求を無効とする処理を行う。具体的には、アクセス監視回路２１はバスマスタ２より受信した制御信号Ｓ２に含まれるアクセス先のアドレス情報が予め設定された禁止領域と一致した場合には制御信号Ｓ２を無効化し、制御信号Ｓ３として出力することによりアクセス制限を行う。一方、アクセス監視回路２１は、制御信号Ｓ２に含まれるアクセス先のアドレス情報が予め設定された禁止領域と一致しない場合には、受信した制御信号Ｓ２をそのまま制御信号Ｓ３として出力する。
【００２９】
パス分割ラッパ４０は、バスマスタ２とバスブロック１０の間のデータ伝送路上に配置され、バスマスタ２からバススレーブ４に至るパスのみを選択的に分割し、それ以外のパスについてはパス分割を行わず、バスマスタ２より受信した制御信号をそのまま伝送路上に出力する本発明の信号中継手段を構成する。すなわち、パス分割ラッパ４０は、バスマスタ２より送出される制御信号を受信し、このうちアクセス先がバススレーブ４領域であるもののみを、一旦保持し、システムクロックに同期した同期制御信号として出力する。一方、パス分割ラッパ４０は、バスマスタ２より受信した制御信号のアクセス先がバススレーブ４領域以外の領域（本実施例の場合バススレーブ３領域）である場合には当該制御信号を保持することなくそのまま通過させる。ここで、図４にパス分割ラッパ４０の内部構成を示す。パス分割ラッパ４０は、デコーダ４１と制御信号生成部４２とを含む。デコーダ４１は、アクセス監視回路２１から供給される制御信号Ｓ３を受信して、制御信号Ｓ３中に含まれるアクセス先のアドレス情報がバススレーブ４領域と一致すると判別信号Ｓ８をアサートする。一方、デコーダ４１は、バスマスタ２のアクセス先のアドレス情報がバススレーブ４の領域と一致しない場合には判別信号Ｓ８をデアサートする。デコーダ４１より送出された判別信号Ｓ８は制御信号生成部４２に供給される。制御信号生成部４２は、判別信号Ｓ８がアサートされている場合には制御信号Ｓ３に対してシステムクロック１サイクルの期間保持した後、システムクロックに同期した同期制御信号（制御信号Ｓ４）として出力する。一方、制御信号生成部４２は、判別信号Ｓ８がデアサートされている場合には制御信号Ｓ３を保持することなくシステムクロックとは無関係にそのまま制御信号４として出力する。すなわち、パス分割ラッパ４０は、バスマスタ２からバススレーブ４に至るパスを経由する制御信号のみを一定期間保持し、これをシステムクロックに同期して再出力することでパス分割を行い、アクセス監視回路２１等を経由することによりシステムクロックに対して位相ずれした制御信号Ｓ３の位相補正を行う。一方、パス分割ラッパ４０は、バスマスタ２からバススレーブ３に至るパスを経由する制御信号に対しては、このような位相補償を行う必要はないので、受信した制御信号に対して同期出力を行うことなくそのまま通過させる。尚、本実施例においては、バスマスタ２からバススレーブ４に至るパスの遅延時間のみが要求周波数に対してクリティカルであるので、パス分割ラッパ４０によりかかるパスのみパス分割を行うこととしているが、これに限定されるものではない。
【００３０】
バスブロック１０は、バスマスタ−バススレーブ間のデータ伝送路を形成するバスであり、バスマスタ１および２とバススレーブ３および４とが直接的に又はアクセス監視回路２１および２２、パス分割ラッパ３０を介して接続される。また、バスブロック１０は、バスマスタ１および２からのバス使用権要求が競合した場合に所定の調停アルゴリズムに従ってバス使用権の調停も行う機能を有する。
【００３１】
バススレーブ３は、バスブロック１０を介してバスマスタ１および２からリード／ライトのアクセス要求を受けるバススレーブである。バススレーブ３は、アクセス監視回路によるアクセス監視対象とはなっておらず、バススレーブ３領域へのアクセスについては制限が課せられていない。同様に、バススレーブ４は図示しないバスを介してバスマスタ１および２からリード／ライトのアクセス要求を受けて各バスマスタとの間でトランザクションを行うバススレーブである。バススレーブ４はアクセス監視回路２２によるアクセス監視対象となっておりバススレーブ４領域へのアクセスについては一定の制限が課せられている。バススレーブ３および４の具体例としてはメモリ等が挙げられる。バススレーブ３および４は、バスマスタ１および２との間でトランザクションを開始する際に各バスマスタより供給される制御信号に基づいてアクセス領域およびトランザクション内容を認識し各バスマスタとの間でトランザクションを行う。
【００３２】
アクセス監視回路２２は、バススレーブ４に付随して設けられ、バススレーブ４に対するアクセス要求がバススレーブ４内の所定の禁止領域に該当する場合には当該アクセス要求を無効とする処理を行う。具体的には、アクセス監視回路２２は、バスブロック１０より受信した制御信号Ｓ６に含まれるアクセス先のアドレス情報が予め設定された禁止領域と一致した場合には制御信号Ｓ６を無効化し、制御信号Ｓ７として出力することによりアクセス制限を行う。一方、アクセス監視回路２２は、制御信号Ｓ６に含まれるアクセス先のアドレス情報が予め設定された禁止領域と一致しない場合には、受信した制御信号をそのまま制御信号Ｓ７として出力する。
【００３３】
次に上記構成の本発明に係るバスシステム１００の動作について図５に示すタイミングチャートを参照しつつ説明する。以下においてはパス分割ラッパ４０を経由するパス間のアクセス、すなわち、バスマスタ２がバススレーブ３にアクセスする場合と、バスマスタ２がバススレーブ４にアクセスする場合について説明する。尚、それぞれのアクセスは、アクセス監視回路２１および２２に設定されたアクセス禁止領域には一致していないものと仮定する。
【００３４】
まず、バスマスタ２がバススレーブ３との間でトランザクションを開始しようとする場合、バスマスタ２は制御信号Ｓ２を発行し、これをアクセス監視回路２１に供給する（１）。制御信号Ｓ２には、例えばバス使用権要求信号、アクセス要求元のバスマスタの識別情報、    アクセス先のアドレス情報、トランザクションの内容に関する情報等が含まれている。
【００３５】
アクセス監視回路２１は受信した制御信号Ｓ２に含まれるアクセス先のアドレス情報が予め設定された禁止領域に一致するか否を判断する。本実施例の場合、バスマスタ２のアクセス先は禁止領域に一致しないので、アクセス監視回路２１はアクセス制限を課すことなく、受信した制御信号Ｓ２をそのまま制御信号Ｓ３として出力し、これをパス分割ラッパ４０に供給する（２）。
【００３６】
制御信号Ｓ３は、パス分割ラッパ４０内部のデコーダ４１および制御信号生成回路４２にそれぞれに供給される。デコーダ４１は受信した制御信号Ｓ３中に含まれるアクセス先のアドレス情報がバススレーブ４領域に一致するか否かを判断する。デコーダ４１は制御信号Ｓ３中に含まれるアクセス先のアドレス情報がバススレーブ４領域に一致しないので、判別信号Ｓ８をアサートしない（３）。制御信号生成回路４２は判別信号Ｓ８がアサートされていないので受信した制御信号Ｓ３をそのまま制御信号Ｓ４として出力し、これをバスブロック１０に供給する（４）。つまり、パス分割ラッパ４０は、バスマスタ２からバスマスタ４に至るパス以外のパスについては、パス分割を行わない。換言すれば、パス分割ラッパ４０はバスマスタ２からパスマスタ４に至るパス以外のパスを経由する制御信号に対しては、システムクロックに同期させることなくそのまま通過させる。従って、バスマスタ２からバススレーブ３に至るパスを経由する制御信号に対しては遅延時間が付加されない。尚、デコーダ４１による処理を経ることによって生じる遅延の影響については、デコーダ４１のデコード範囲およびデコード先は十分小さく処理に殆ど時間を要さず、しかも、本来バスマスタ２からバススレーブ３に至るパスは要求周波数に対して十分余裕があるパスであるため問題とはならない。
【００３７】
バスブロック１０は、本実施例においてバス使用権要求は競合していないので、調停処理を行うことなく受信した制御信号Ｓ４をそのまま制御信号Ｓ５としてバススレーブ３に供給する（５）。
【００３８】
続いて、バスマスタ２がバススレーブ４との間でトランザクションを開始しようとする場合、バスマスタ２は、制御信号Ｓ２を発行し、これをアクセス監視回路２１に供給する（６）。制御信号Ｓ２には、例えばバス使用権要求信号、アクセス要求元のバスマスタ識別情報、アクセス先のアドレス情報、トランザクションの内容に関する情報等が含まれている。
【００３９】
アクセス監視回路２１は受信した制御信号Ｓ２に含まれるアクセス先のアドレス情報が予め設定された禁止領域に一致するか否を判断する。本実施例の場合、バスマスタ２のアクセス先は禁止領域に一致しないので、アクセス監視回路２１はアクセス制限を課すことなく、受信した制御信号Ｓ２をそのまま制御信号Ｓ３として出力し、これをパス分割ラッパ４０に供給する（７）。
【００４０】
制御信号Ｓ３は、パス分割ラッパ４０内部のデコーダ４１および制御信号生成回路４２にそれぞれに供給される。デコーダ４１は受信した制御信号Ｓ３中に含まれるアクセス先のアドレス情報がバススレーブ４領域に一致するか否かを判断する。デコーダ４１は制御信号Ｓ３中に含まれるアクセス先のアドレス情報がバススレーブ４領域に一致するので、判別信号Ｓ８をアサートする（８）。制御信号生成回路４２は、判別信号Ｓ８がアサートされているので受信した制御信号Ｓ３をシステムクロックの１サイクルの期間保持した後、システムクロックに同期した同期制御信号（制御信号Ｓ４）として出力する（９）。すなわち、パス分割ラッパ４０は、バスマスタ２からバススレーブ４に至るパスを経由する制御信号Ｓ３をシステムクロックの１サイクル期間保持したのち再出力することでパス分割し、位相ずれが生じた制御信号Ｓ３の位相補償を行い、これを制御信号Ｓ４としてバスブロック１０に供給する。
【００４１】
バスブロック１０は、本実施例においてバス使用権要求は競合していないので、調停処理を行うことなく受信した制御信号Ｓ４をそのまま制御信号Ｓ６としてアクセス監視回路２２に供給する（１０）。
【００４２】
アクセス監視回路２２は受信した制御信号Ｓ６に含まれるアクセス先のアドレス情報が予め設定された禁止領域に一致するか否を判断する。本実施例の場合、アクセス先は禁止領域に一致しないので、アクセス監視回路２２はアクセス制限を課すことなく、受信した制御信号Ｓ６をそのまま制御信号Ｓ７として出力し、バススレーブ４に供給する（１１）。
【００４３】
このように、本発明のバスシステムを構成するパス分割ラッパは、受信した制御信号に含まれるアクセス先のアドレス情報に基づいて当該制御信号が経由するパスを認識し、特定のパスについてのみパス分割を行い、システムクロック周波数との関係で信号遅延が問題とならないパスについてはパス分割しない。すなわち、バスマスタより発行された制御信号を受信して、当該制御信号に含まれるアクセス先のアドレス情報に応じて選択的にシステムクロックに同期した同期制御信号を出力するのである。これにより、要求周波数に対して信号遅延がクリティカルなパスを経由しない制御信号については遅延時間が付加されないこととなるので、パス分割ラッパを経由する全ての信号に対して一律に遅延時間を付加する従来のシステムと比較してデータ転送性能の低下を防止することができる。
【００４４】
（第２実施例）
図６は、本発明の第２実施例に係るバスシステム２００の構成を示すブロック図である。尚、本実施例に係るバスシステム２００は、第１実施例同様、バスマスタ２からバススレーブ４へ至るパスにおける信号遅延が最も大きく、システムクロック周波数に対してクリティカルであり、それ以外のパスにおける信号遅延はシステムクロック周波数に対して十分余裕があると仮定して構成したものである。
【００４５】
第２実施例のバスシステム２００は、第１実施例のバスシステム１００と比較してパス分割ラッパの配置、内部構成、機能および作用が異なる。すなわち、パス分割ラッパ５０はバスブロック１０とバススレーブ４との間に設けられる。図７にパス分割ラッパ５０の内部構成を示す。パス分割ラッパ５０は、バスマスタ識別回路５１と制御信号生成部５２とを含む。バスマスタ識別回路５１は、バスブロック１０から供給される制御信号Ｓ４を受信して、制御信号Ｓ４中に含まれるアクセス要求元のマスタ識別情報がバスマスタ２と一致すると判別信号Ｓ９をアサートする。一方、バスマスタ識別回路５１は、マスタ識別情報がバスマスタ２と一致しない場合には判別信号Ｓ９をデアサートする。バスマスタ識別回路５１より送出された判別信号Ｓ９は制御信号生成部５２に供給される。制御信号生成部５２は、判別信号Ｓ９がアサートされている場合には制御信号Ｓ４に対してシステムクロック１サイクルの期間保持した後、システムクロックに同期した同期制御信号（制御信号Ｓ６）として出力する。一方、制御信号生成部５２は、判別信号Ｓ９がデアサートされている場合には制御信号Ｓ４を保持することなくシステムクロックとは無関係にそのまま制御信号６として出力する。すなわち、本実施例に係るパス分割ラッパ５０も第１実施例のものと同様、バスマスタ２からバススレーブ４に至るパスを経由する制御信号のみを一定期間保持し、これをシステムクロックに同期して再出力することでパス分割を行い、アクセス監視回路２１等を経由することによりシステムクロックに対して位相ずれした制御信号Ｓ４の位相補正を行う。一方、パス分割ラッパ５０は、バスマスタ１からバススレーブ４に至るパスを経由する制御信号に対しては、このような位相補償を行う必要はないので、受信した制御信号に対して同期出力を行うことなくそのまま通過させる。尚、本実施例においては、バスマスタ２からバススレーブ４に至るパスの遅延時間のみが要求周波数に対してクリティカルであるので、パス分割ラッパ４０によりかかるパスのみパス分割を行うこととしているが、これに限定されるものではない。パス分割ラッパ５０以外の他の構成部分については上記第１実施例のものと同様であるのでその説明については省略する。
【００４６】
次に上記構成のバスシステム２００の動作について図８に示すタイミングチャートを参照しつつ説明する。以下においてはパス分割ラッパ５０を経由するパス間のアクセス、すなわち、バスマスタ１がバススレーブ４にアクセスする場合と、バスマスタ２がバススレーブ４にアクセスする場合について説明する。尚、それぞれのアクセスは、アクセス監視回路２１および２２に設定されたアクセス禁止領域には一致していないものと仮定する。
【００４７】
まず、バスマスタ１がバススレーブ４との間でトランザクションを開始しようとする場合、バスマスタ１は制御信号Ｓ１を発行し、これをバスブロック１０に供給する（１）。制御信号Ｓ１には、例えばバス使用権要求信号、アクセス要求元のマスタ識別情報、アクセス先のアドレス情報、トランザクションの内容に関する情報等が含まれている。
【００４８】
バスブロック１０は、本実施例においてバス使用権要求は競合していないので、調停処理を行うことなく受信した制御信号Ｓ１をそのまま制御信号Ｓ４としてパス分割ラッパ５０バスに供給する（２）。
【００４９】
制御信号Ｓ４は、パス分割ラッパ５０内部のバスマスタ識別回路５１および制御信号生成回路５２にそれぞれに供給される。バスマスタ識別回路５１は受信した制御信号Ｓ４中に含まれるアクセス要求元のマスタ識別情報がバスマスタ２に一致するか否かを判断する。バスマスタ識別回路５１は、制御信号Ｓ４中に含まれるマスタ識別情報がバスマスタ１を示しており、バスマスタ２に一致しないので判別信号Ｓ９をアサートしない（３）。制御信号生成回路５２は判別信号Ｓ９がアサートされていないので受信した制御信号Ｓ４をそのまま通過させ制御信号Ｓ６として出力し、これをアクセス監視回路２２に供給する（４）。つまり、パス分割ラッパ５０は、バスマスタ２からバスマスタ４に至るパス以外のパスについては、パス分割を行わない。換言すれば、パス分割ラッパ４０はバスマスタ２からパスマスタ４に至るパス以外のパスを経由する制御信号に対しては、一旦保持することなくそのまま通過させる。従って、バスマスタ１からバススレーブ４に至るパスを経由する制御信号に対しては遅延時間が付加されない。尚、バスマスタ識別回路５１による処理を経ることによって生じる遅延の影響については、バスマスタ識別回路５１のデコード範囲およびデコード先は十分小さく処理に殆ど時間を要さず、しかも、本来バスマスタ１からバススレーブ４に至るパスは要求周波数に対して十分余裕があるパスであるため問題とはならない。
【００５０】
アクセス監視回路２２は受信した制御信号Ｓ６に含まれるアクセス先のアドレス情報が予め定め設定された禁止領域に一致するか否を判断する。本実施例の場合、バスマスタ２のアクセス先は禁止領域に一致しないので、アクセス監視回路２１はアクセス制限を課すことなく、受信した制御信号Ｓ６をそのまま制御信号Ｓ７として出力し、これをバススレーブ４に供給する（５）。
【００５１】
続いて、バスマスタ２がバススレーブ４との間でトランザクションを開始しようとする場合、バスマスタ２は、制御信号Ｓ２を発行し、これをアクセス監視回路２１に供給する（６）。制御信号Ｓ２には、例えばバス使用権要求信号、アクセス要求元のマスタ識別情報、アクセス先のアドレス情報、トランザクションの内容に関する情報等が含まれている。
【００５２】
アクセス監視回路２１は受信した制御信号Ｓ２に含まれるアクセス先のアドレスが予め定め設定された禁止領域に一致するか否を判断する。本実施例の場合、バスマスタ２のアクセス先は禁止領域に一致しないので、アクセス監視回路２１はアクセス制限を課すことなく、受信した制御信号Ｓ２をそのまま制御信号Ｓ３として出力し、これをバスブロック１０に供給する（７）。
【００５３】
バスブロック１０は、本実施例においてバス使用権要求は競合していないので、調停処理を行うことなく受信した制御信号Ｓ３をそのまま制御信号Ｓ４としてパス分割ラッパ５０に供給する（８）。
【００５４】
制御信号Ｓ４は、パス分割ラッパ５０内部のバスマスタ識別回路５１および制御信号生成回路５２にそれぞれに供給される。バスマスタ識別回路５１は受信した制御信号Ｓ４中に含まれるアクセス要求元のマスタ識別情報がバスマスタ２に一致するか否かを判断する。バスマスタ識別回路５１は、制御信号Ｓ４中に含まれるマスタ識別情報がバスマスタ２に一致するので、判別信号Ｓ９をアサートする（９）。制御信号生成回路５２は、判別信号Ｓ９がアサートされているので受信した制御信号Ｓ４をシステムクロックの１サイクルの期間保持した後、システムクロックに同期した同期制御信号（制御信号Ｓ６）として出力する。すなわち、パス分割ラッパ５０は、バスマスタ２からバススレーブ４に至るパスをパス分割し、かかるパスを経由する制御信号Ｓ４をシステムクロックの１サイクル期間保持したのち再出力することで、位相ずれが生じた制御信号Ｓ４の位相補償を行い、これを制御信号Ｓ６としてアクセス監視回路２２に供給する（１０）。
【００５５】
アクセス監視回路２２は受信した制御信号Ｓ６に含まれるアクセス先のアドレス情報が予め定められた禁止領域に一致するか否を判断する。本実施例の場合、アクセス先は禁止領域に一致しないので、アクセス監視回路２２はアクセス制限を課すことなく、受信した制御信号Ｓ６をそのまま制御信号Ｓ７として出力し、バススレーブ４に供給する（１１）。
【００５６】
このように、パス分割ラッパ５０はバスブロック１０の下流側に配置することも可能である。この場合、パス分割ラッパは受信した制御信号に含まれるアクセス要求元のバスマスタ識別情報に基づいて、当該制御信号が経由するパスを認識し、当該制御信号が要求周波数に対してクリティカルなパスを経由するものである場合にのみパス分割を行う。すなわち、本実施例のバスシステムにおいても第１実施例のものと同様、要求周波数に対して遅延時間が問題とならないパスを通過する制御信号については遅延時間が付加されないため、一律に遅延時間を付加する従来のシステムと比較してデータ転送性能の低下を防止することができる。
【図面の簡単な説明】
【００５７】
【図１】従来のバスシステムの構成を示すブロック図である。
【図２】従来のバスシステムの動作を示すタイミングチャート図である。
【図３】本発明の実施例であるバスシステムの構成を示すブロック図である。
【図４】本発明の実施例であるパス分割ラッパのより詳細な構成を示すブロック図である。
【図５】本発明の実施例であるバスシステムの動作を示すタイミングチャート図である。
【図６】本発明の他の実施例であるバスシステムの構成を示すブロック図である。
【図７】本発明の他の実施例であるパス分割ラッパのより詳細な構成を示すブロック図である。
【図８】本発明の他の実施例であるバスシステムの動作を示すタイミングチャート図である。
【符号の説明】
【００５８】
１  バスマスタ
２  バスマスタ
３  バススレーブ
４  バススレーブ
１０  バスブロック
２１  アクセス監視回路
２２  アクセス監視回路
４０  パス分割ラッパ
４１  デコーダ
４２  制御信号生成回路
５０  パス分割ラッパ
５１  バスマスタ識別回路
５２  制御信号生成回路
【図１】
2009129307.tif 000003
【図２】
2009129307.tif 000004
【図３】
2009129307.tif 000005
【図４】
2009129307.tif 000006
【図５】
2009129307.tif 000007
【図６】
2009129307.tif 000008
【図７】
2009129307.tif 000009
【図８】
2009129307.tif 000010