(57)【要約】【課題】電流負荷への電流供給を適切に制御でき、電流負荷を高速に停止できて電流制限抵抗が不要な電流負荷駆動回路を提供すること。【解決手段】この電流負荷駆動回路の場合、カレントミラー回路１ｂの電圧経路上で入力回路５ｂ、出力回路７ｃを分割し、カレントミラー回路２ｃを含む出力回路７ｃに備えられた電圧制御回路では、スイッチ回路Ｓａ、Ｓｂの働きでＭＯＳトランジスタＮ１をオフにして電流負荷のＬＥＤ４（調光可能）の消灯を行う。制御端子Ｔ１、Ｔ２に入力された低レベルの制御信号を入力したＮＯＲ回路１２からは、高レベルの制御信号がゲートバイアス電圧として高耐圧Ｐ型ＭＯＳトランジスタＰ３に印加され、トランジスタＰ３のドレイン電圧は、ソース電圧（ＬＥＤ４の電源電圧）に一致した状態となってＬＥＤ４が高速消灯される。各カレントミラー回路及び電圧制御回路によってＬＥＤ４の駆動電流を制御するため、電流制限抵抗が不要となる。【選択図】図３
2009302844.tif 000002
【特許請求の範囲】
【請求項１】
電流負荷を駆動する電流負荷駆動回路であって、
第１カレントミラー回路と、
前記第１カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅した電流によって前記電流負荷を駆動する第２カレントミラー回路と、を備え、
前記第１カレントミラー回路及び前記第２カレントミラー回路の全体を前記第１カレントミラー回路又は前記第２カレントミラー回路の電圧経路上で分割した入力回路、出力回路を有し、
前記出力回路は、外部から与えられる制御信号に応じて前記電流負荷を流れる電流量を制御する電流制御回路と、外部から与えられる制御信号に応じて前記電流負荷における一端の電圧を他端の電圧と一致させる電圧制御回路と、を有することを特徴とする電流負荷駆動回路。
【請求項２】
電流負荷を駆動する電流負荷駆動回路であって、
第１カレントミラー回路と、
前記第１カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅した電流によって前記電流負荷を駆動する第２カレントミラー回路と、を備え、
前記第１カレントミラー回路及び前記第２カレントミラー回路は、全体が前記第１カレントミラー回路又は前記第２カレントミラー回路の電圧経路上で分割されて入力回路、出力回路を成すように半導体基板上に作成され、
前記出力回路は、外部から与えられる制御信号に応じて前記電流負荷を流れる電流量を制御する電流制御回路と、外部から与えられる制御信号に応じて前記電流負荷における一端の電圧を他端の電圧と一致させる電圧制御回路と、を有することを特徴とする電流負荷駆動回路。
【請求項３】
前記第１カレントミラー回路は、少なくとも一対の一導電型の電界効果トランジスタを有し、
前記第２カレントミラー回路は、少なくとも一対の前記一導電型とは逆極性の逆導電型の電界効果トランジスタを有し、
前記電圧制御回路は、前記一導電型の高耐圧電界効果トランジスタを有し、
前記高耐圧電界効果トランジスタと、前記第２カレントミラー回路における前記逆導電型の電界効果トランジスタのうちの出力増幅段側のものとは、前記半導体基板上で前記第１カレントミラー回路における前記一導電型の電界効果トランジスタ、及び前記第２カレントミラー回路における前記逆導電型の電界効果トランジスタの入力増幅段側のものよりも外側の周辺部分に配置されたことを特徴とする請求項２記載の電流負荷駆動回路。
【請求項４】
前記電圧制御回路は、前記制御信号を与えるための制御端子と、前記高耐圧電界効果トランジスタとしてのＮ型ＭＯＳトランジスタのゲート電極側へ印加するゲートバイアス電圧を前記制御信号の排他的論理和信号出力として生成するＮＯＲ回路と、を備え、
前記制御端子は、前記半導体基板上で周辺部分に配置されたことを特徴とする請求項３記載の電流負荷駆動回路。
【請求項５】
電流負荷を駆動する電流負荷駆動回路であって、
第１カレントミラー回路と、
前記第１カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅して出力するする第２カレントミラー回路と、
前記第２カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅した電流によって前記電流負荷を駆動する第３カレントミラー回路と、を備え、
前記第１乃至第３乃至第３カレントミラー回路の全体を前記第１カレントミラー回路及び前記第２カレントミラー回路の電圧経路上で分割した入力回路、中間回路、出力回路を有し、
前記出力回路は、外部から与えられる制御信号に応じて前記電流負荷を流れる電流量を制御する電流制御回路と、外部から与えられる制御信号に応じて前記電流負荷における一端の電圧を他端の電圧と一致させる電圧制御回路と、を有することを特徴とする電流負荷駆動回路。
【請求項６】
電流負荷を駆動する電流負荷駆動回路であって、
第１カレントミラー回路と、
前記第１カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅して出力するする第２カレントミラー回路と、
前記第２カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅した電流によって前記電流負荷を駆動する第３カレントミラー回路と、を備え、
前記第１乃至第３カレントミラー回路は、全体が前記第１カレントミラー回路及び前記第２カレントミラー回路の電圧経路上で分割されて入力回路、中間回路、出力回路を成すように半導体基板上に作成され、
前記出力回路は、外部から与えられる制御信号に応じて前記電流負荷を流れる電流量を制御する電流制御回路と、外部から与えられる制御信号に応じて前記電流負荷における一端の電圧を他端の電圧と一致させる電圧制御回路と、を有することを特徴とする電流負荷駆動回路。
【請求項７】
前記第１カレントミラー回路は、少なくとも一対の一導電型の電界効果トランジスタを有し、
前記第２カレントミラー回路は、少なくとも一対の前記一導電型とは逆極性の逆導電型の電界効果トランジスタを有し、
前記第３カレントミラー回路は、少なくとも一対の前記一導電型の電界効果トランジスタを有し、
前記電圧制御回路は、前記逆導電型の高耐圧電界効果トランジスタを有し、
前記高耐圧電界効果トランジスタと、前記第３カレントミラー回路における前記一導電型の電界効果トランジスタのうちの出力増幅段側のものとは、前記半導体基板上で前記第１カレントミラー回路における前記一導電型の電界効果トランジスタ、前記第２カレントミラー回路における前記逆導電型の電界効果トランジスタ、及び前記第３カレントミラー回路における前記一導電型の電界効果トランジスタの入力増幅段側のものよりも外側の周辺部分に配置されたことを特徴とする請求項６記載の電流負荷駆動回路。
【請求項８】
前記電圧制御回路は、前記制御信号を与えるための制御端子と、前記高耐圧電界効果トランジスタとしてのＮ型ＭＯＳトランジスタのゲート電極側へ印加するゲートバイアス電圧を前記制御信号の排他的論理和信号出力として生成するＮＯＲ回路と、を備え、
前記制御端子は、前記半導体基板上で周辺部分に配置されたことを特徴とする請求項７記載の電流負荷駆動回路。
【請求項９】
電流負荷を駆動する電流負荷駆動回路であって、
第１カレントミラー回路と、
前記第１カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅した電流によって前記電流負荷を駆動する第２カレントミラー回路と、
外部から与えられる制御信号に応じて前記電流負荷を流れる電流量を制御する電流制御回路と、
前記電流負荷の駆動停止時に、該電流負荷の両端電位差を、設定した電圧値とする電位差設定手段と、を備えることを特徴とする電流負荷駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオード（以下、ＬＥＤという）で代表される電流負荷を駆動する電流負荷駆動回路に関する。
【背景技術】
【０００２】
従来、ＬＥＤ駆動回路として、例えば特許文献１に記載のものが知られている。
このＬＥＤ駆動回路は、昇圧回路を用いることなく、ＬＥＤへの電流を適正に制御するようにしたものである。さらに具体的には、可変電流源と、第１のカレントミラー回路と、第２のカレントミラー回路とを備えている。
可変電流源は、外付けのインピーダンス回路によって所定の電流を生成する。第１のカレントミラー回路は、その可変電流源によって生成される電流を増幅する。第２のカレントミラー回路は、第１のカレントミラー回路から供給される電流をさらに増幅し、ＬＥＤに供給する。複数のＬＥＤは、第２のカレントミラー回路から供給される電流によって点灯される。
このような構成からなる従来のＬＥＤ駆動回路によれば、可変電流源によって任意の電流を生成できるので、ＬＥＤに所望の駆動電流を流すことができる上、複数のＬＥＤの駆動電流を容易に変更できる。
【特許文献１】特開２００５−１１６６１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、上記従来回路において、その複数の構成要素を半導体基板上に配置して集積回路化する場合には、その各構成要素を接近して配置することが、動作特性を保証するために好ましい。
一方、各構成要素を例えばゲートアレイ上のトランジスタを使用して形成する場合には、離れた位置のトランジスタを使用できれば、その構成要素の配置の自由度が大きくなるが、配線の長さが増大するので動作特性が低下する恐れがある。
このような背景の下において、ゲートアレイなどで構成する場合に、動作特性の低下をできるだけ抑制しつつ、各構成要素の配置の自由度が大きなＬＥＤ駆動回路の出現が望まれる。
【０００４】
また、従来回路に限らず、ＬＥＤをトランジスタのオン動作により点灯させるときには俊敏な立ち上がりとなる反面、オン動作からオフ動作に移行して消灯させるときにはデバイスのリーク電流を抑制し切れずに過渡的に電流が流れてしまうことに起因して緩慢な立ち下がりとなってしまう。
このような結果として、ＬＥＤの場合、点灯は早く立ち上がり、消灯は遅く立ち下がる傾向にあるため、最近注目されている可視光での高速通信分野での適用には不向きであるという不具合があり、このような問題の解決も望まれる。
更に、従来回路の場合、ＬＥＤのような電流負荷に対して供給される電流を何等制御できないという問題もある。
【０００５】
他方、例えばＩＣ用デバイス側から観て、ＬＥＤを通して電流を引き込む形式（シンク電流型）によりＬＥＤを直接駆動する場合、ＬＥＤ用電源に対して電流制限抵抗を介在させてＬＥＤを接続した上、ドレイン電極側がオープンとされるＮ型ＭＯＳトランジスタのソース電極側をＬＥＤに接続した構成の電流制限型出力セルを適用してＬＳＩ等に接続する場合を想定できる。
ここで電流制限抵抗が用いられる理由は、ＬＥＤが電流駆動にも拘らずその基本特性がダイオードであるためにＮ型ＭＯＳトランジスタが低（Ｌｏｗ）レベル出力状態（即ちオン状態）になると、そのときのオン抵抗が低過ぎるためにグランドとショートし、これによって大電流が発生してデバイスを破壊してしまう事態を防止するためである。
【０００６】
しかしながら、実際には、半導体チップへのマウント比の関係から素子数削減の要求があること、ＬＥＤ直接駆動回路を構成するときに印加される電源電圧に応じた適当な電流制限抵抗の抵抗値を設定するのが相当に困難なこと、所望の電気特性（電流量）に合致しなければ、別途に電気的規格を調整するための補償回路が必要となってしまうこと等の理由から、電流制限抵抗は不要にできれば望ましい。
そこで、本発明の技術的課題は、ゲートアレイなどで構成する場合に、動作特性の低下を極力抑制しつつ、各構成要素の配置の自由度を大きくできる上、電流負荷への電流供給を適切に制御でき、しかも電流負荷を高速に停止できて電流制限抵抗が不要な電流負荷駆動回路を提供することにある。
また、本発明の他の技術的課題は、電流負荷への電流供給を適切に制御できると共に、電流負荷を高速に停止させることが可能な電流負荷駆動回路を提供することにある。
【課題を解決するための手段】
【０００７】
上記の課題を解決し本発明の技術的課題を達成するために、各発明は、以下のような構成からなる。
第１の発明は、電流負荷（例えば図１乃至図４のＬＥＤ４）を駆動する電流負荷駆動回路であって、
第１カレントミラー回路（例えば図１又は図２の第１カレントミラー回路１ａ、図３又は図４の第１カレントミラー回路１ｂ）と、
前記第１カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅した電流によって前記電流負荷を駆動する第２カレントミラー回路（例えば図１の第２カレントミラー回路２ａ、図２の第２カレントミラー回路２ｂ、図３の第２カレントミラー回路２ｃ、図４の第２カレントミラー回路２ｄ）と、を備え、
前記第１カレントミラー回路及び前記第２カレントミラー回路の全体を前記第１カレントミラー回路又は前記第２カレントミラー回路の電圧経路上で分割した入力回路（例えば図１又は図２の入力回路５ａ、図３又は図４の入力回路５ｂ）、出力回路（例えば図１の出力回路７ａ、図２の出力回路７ｂ、図３の出力回路７ｃ、図４の出力回路７ｄ）を有し、
前記出力回路は、外部から与えられる制御信号に応じて前記電流負荷を流れる電流量を制御する電流制御回路（例えば図１の制御端子Ｔ１、クランプ回路２０となるＰ型ＭＯＳトランジスタＰ３、及びスイッチ回路Ｓａと、制御端子Ｔ２、クランプ回路２１となるＰ型ＭＯＳトランジスタＰ５、及びスイッチ回路Ｓｂとの組み合わせ構成、図２の制御端子Ｔ１、クランプ回路２２となるＰ型ＭＯＳトランジスタＰ３、及びスイッチ回路Ｓａと、制御端子Ｔ２、クランプ回路２３となるＰ型ＭＯＳトランジスタＰ５、及びスイッチ回路Ｓｂとの組み合わせ構成、図３の制御端子Ｔ１、クランプ回路２４となるＮ型ＭＯＳトランジスタＮ３、及びスイッチ回路Ｓａと、制御端子Ｔ２、クランプ回路２５となるＮ型ＭＯＳトランジスタＮ５、及びスイッチ回路Ｓｂとの組み合わせ構成、図４の制御端子Ｔ１、クランプ回路２６となるＰ型ＭＯＳトランジスタＰ４、及びスイッチ回路Ｓａと、制御端子Ｔ２、クランプ回路２７となるＮ型ＭＯＳトランジスタＮ４、及びスイッチ回路Ｓｂとの組み合わせ構成）と、外部から与えられる制御信号に応じて前記電流負荷における一端の電圧を他端の電圧と一致させる電圧制御回路（例えば図１の制御端子Ｔ１、Ｔ２、ＮＯＲ回路１２、及びＮ型ＭＯＳトランジスタＮ３の構成、図２の制御端子Ｔ１、Ｔ２、ＮＯＲ回路１２、及びＮ型ＭＯＳトランジスタＮ３の構成、図３の制御端子Ｔ１、Ｔ２、ＮＡＮＤ回路１４、及びＰ型ＭＯＳトランジスタＰ３の構成、図４の制御端子Ｔ１、Ｔ２、ＮＡＮＤ回路１４、及びＰ型ＭＯＳトランジスタＰ３の構成）と、を有することを特徴とするものである。
【０００８】
第２の発明は、電流負荷（例えば図１乃至図４のＬＥＤ４）を駆動する電流負荷駆動回路であって、
第１カレントミラー回路（例えば図１又は図２の第１カレントミラー回路１ａ、図３又は図４の第１カレントミラー回路１ｂ）と、
前記第１カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅した電流によって前記電流負荷を駆動する第２カレントミラー回路（例えば図１の第２カレントミラー回路２ａ、図２の第２カレントミラー回路２ｂ、図３の第２カレントミラー回路２ｃ、図４の第２カレントミラー回路２ｄ）と、を備え、
前記第１カレントミラー回路及び前記第２カレントミラー回路は、全体が前記第１カレントミラー回路又は前記第２カレントミラー回路の電圧経路上で分割されて入力回路（例えば図１又は図２の入力回路５ａ、図３又は図４の入力回路５ｂ）、出力回路（例えば図１の出力回路７ａ、図２の出力回路７ｂ、図３の出力回路７ｃ、図４の出力回路７ｄ）を成すように半導体基板上に作成され、
前記出力回路は、外部から与えられる制御信号に応じて前記電流負荷を流れる電流量を制御する電流制御回路（例えば図１の制御端子Ｔ１、クランプ回路２０となるＰ型ＭＯＳトランジスタＰ３、及びスイッチ回路Ｓａと、制御端子Ｔ２、クランプ回路２１となるＰ型ＭＯＳトランジスタＰ５、及びスイッチ回路Ｓｂとの組み合わせ構成、図２の制御端子Ｔ１、クランプ回路２２となるＰ型ＭＯＳトランジスタＰ３、及びスイッチ回路Ｓａと、制御端子Ｔ２、クランプ回路２３となるＰ型ＭＯＳトランジスタＰ５、及びスイッチ回路Ｓｂとの組み合わせ構成、図３の制御端子Ｔ１、クランプ回路２４となるＮ型ＭＯＳトランジスタＮ３、及びスイッチ回路Ｓａと、制御端子Ｔ２、クランプ回路２５となるＮ型ＭＯＳトランジスタＮ５、及びスイッチ回路Ｓｂとの組み合わせ構成、図４の制御端子Ｔ１、クランプ回路２６となるＰ型ＭＯＳトランジスタＰ４、及びスイッチ回路Ｓａと、制御端子Ｔ２、クランプ回路２７となるＮ型ＭＯＳトランジスタＮ４、及びスイッチ回路Ｓｂとの組み合わせ構成）と、外部から与えられる制御信号に応じて前記電流負荷における一端の電圧を他端の電圧と一致させる電圧制御回路（例えば図１の制御端子Ｔ１、Ｔ２、ＮＯＲ回路１２、及びＮ型ＭＯＳトランジスタＮ３の構成、図２の制御端子Ｔ１、Ｔ２、ＮＯＲ回路１２、及びＮ型ＭＯＳトランジスタＮ３の構成、図３の制御端子Ｔ１、Ｔ２、ＮＡＮＤ回路１４、及びＰ型ＭＯＳトランジスタＰ３の構成、図４の制御端子Ｔ１、Ｔ２、ＮＡＮＤ回路１４、及びＰ型ＭＯＳトランジスタＰ３の構成）と、を有することを特徴とするものである。
【０００９】
このような構成によれば、ゲートアレイ等で構成する場合に、動作特性の低下をできるだけ抑制しつつ、各構成要素の配置の自由度を大きくした上、電流制御回路で電流負荷への電流供給を適切に制御しながら電流負荷駆動回路で電流負荷を停止する際に、制御信号を与えて電流負荷両端の電圧を一致させることにより、電流負荷を高速に停止させることが可能となる。この結果、電流負荷がＬＥＤである場合には高速消灯できるため、可視光による高速通信分野での利用が期待できる。
【００１０】
第３の発明の電流負荷駆動回路は、
前記第１カレントミラー回路は、少なくとも一対の一導電型の電界効果トランジスタ（例えば図１又は図２のＮ型ＭＯＳトランジスタＮ１及びＮ型ＭＯＳトランジスタＮ２、或いは図３又は図４のＰ型ＭＯＳトランジスタＰ１及びＰ型ＭＯＳトランジスタＰ２）を有し、
前記第２カレントミラー回路は、少なくとも一対の前記一導電型とは逆極性の逆導電型の電界効果トランジスタ（例えば図１のＰ型ＭＯＳトランジスタＰ１に対するＰ型ＭＯＳトランジスタＰ２、Ｐ４、図２のＰ型ＭＯＳトランジスタＰ１及びＰ型ＭＯＳトランジスタＰ２、或いは図３のＮ型ＭＯＳトランジスタＮ１に対するＰ型ＭＯＳトランジスタＮ２、Ｎ４、図４のＮ型ＭＯＳトランジスタＮ１及びＰ型ＭＯＳトランジスタＮ２）を有し、
前記電圧制御回路は、前記一導電型の高耐圧電界効果トランジスタ（例えば図１又は図２のＮ型ＭＯＳトランジスタＮ３、或いは図３又は図４のＰ型ＭＯＳトランジスタＰ３）を有し、
前記高耐圧電界効果トランジスタと、前記第２カレントミラー回路における前記逆導電型の電界効果トランジスタのうちの出力増幅段側のもの（例えば図１のＰ型ＭＯＳトランジスタＰ２、Ｐ４、図２のＰ型ＭＯＳトランジスタＰ２、図３のＮ型ＭＯＳトランジスタＮ２、Ｎ４、図４のＮ型ＭＯＳトランジスタＮ２）とは、前記半導体基板上で前記第１カレントミラー回路における前記一導電型の電界効果トランジスタ、及び前記第２カレントミラー回路における前記逆導電型の電界効果トランジスタの入力増幅段側のもの（例えば図１又は図２のＰ型ＭＯＳトランジスタＰ１、図３又は図４のＮ型ＭＯＳトランジスタＮ１）よりも外側の周辺部分に配置されたことを特徴とするものである。
【００１１】
このような構成によれば、半導体基板上で高耐圧、高耐電流の電界効果トランジスタを各カレントミラー回路に用いられる低耐圧、低耐電流の電界効果トランジスタの周囲に配置したチップ構成とできるため、高耐圧、高耐電流の電界効果トランジスタに対する駆動時に生じるリーク電流が回路内へ及ぼす影響や、外部から混入するノイズの影響を十分に回避できる。
【００１２】
第４の発明の電流負荷駆動回路は、
前記電圧制御回路は、前記制御信号を与えるための制御端子（例えば図１乃至図４の制御端子Ｔ１、Ｔ２）と、前記高耐圧電界効果トランジスタとしてのＮ型ＭＯＳトランジスタ（例えば図１又は図２のＭＯＳトランジスタＮ３、或いは図３又は図４のＭＯＳトランジスタＰ３）のゲート電極側へ印加するゲートバイアス電圧を前記制御信号の排他的論理和信号出力として生成するＮＯＲ回路（例えば図１又は図２のＮＯＲ回路１２、或いは図３又は図４のＮＯＲ回路１２）と、を備え、
前記制御端子は、前記半導体基板上で周辺部分に配置されたことを特徴とするものである。
このような何れの構成においても、チップ構成上で高耐圧、高耐電流の部品を低耐圧、低耐電流の部品の外周囲に配備するようにして第３の発明の場合と同様な作用効果を持たせることができる。
【００１３】
第５の発明は、電流負荷（例えば図５乃至図８のＬＥＤ４）を駆動する電流負荷駆動回路であって、
第１カレントミラー回路（例えば図５又は図６の第１カレントミラー回路１ａ、図７又は図８の第１カレントミラー回路１ｂ）と、
前記第１カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅して出力するする第２カレントミラー回路（例えば図５又は図６の第２カレントミラー回路２ｃ、図７又は図８の第２カレントミラー回路２ｄ）と、
前記第２カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅した電流によって前記電流負荷を駆動する第３カレントミラー回路（例えば図５の第３カレントミラー回路３ａ、図６の第２カレントミラー回路３ｂ、図７の第３カレントミラー回路３ｃ、図８の第２カレントミラー回路３ｄ）と、を備え、
前記第１乃至第３乃至第３カレントミラー回路の全体を前記第１カレントミラー回路及び前記第２カレントミラー回路の電圧経路上で分割した入力回路（例えば図５又は図６の入力回路５ａ、図７又は図８の入力回路５ｂ）、中間回路（例えば図５又は図６の中間回路６ａ、図７又は図８の中間回路６ｂ）、出力回路（例えば図５の出力回路７ｅ、図６の出力回路７ｆ、図７の出力回路７ｇ、図８の出力回路７ｈ）を有し、
前記出力回路は、外部から与えられる制御信号に応じて前記電流負荷を流れる電流量を制御する電流制御回路（例えば図５の制御端子Ｔ１、クランプ回路２８となるＮ型ＭＯＳトランジスタＮ５、及びスイッチ回路Ｓａと、制御端子Ｔ２、クランプ回路２９となるＮ型ＭＯＳトランジスタＮ７、及びスイッチ回路Ｓｂとの組み合わせ構成、図６の制御端子Ｔ１、クランプ回路３０となるＰ型ＭＯＳトランジスタＰ４、及びスイッチ回路Ｓａと、制御端子Ｔ２、クランプ回路３１となるＮ型ＭＯＳトランジスタＮ６、及びスイッチ回路Ｓｂとの組み合わせ構成、図７の制御端子Ｔ１、クランプ回路３２となるＰ型ＭＯＳトランジスタＰ５、及びスイッチ回路Ｓａと、制御端子Ｔ２、クランプ回路３３となるＰ型ＭＯＳトランジスタＰ７、及びスイッチ回路Ｓｂとの組み合わせ構成、図８の制御端子Ｔ１、クランプ回路３４となるＰ型ＭＯＳトランジスタＰ５、及びスイッチ回路Ｓａと、制御端子Ｔ２、クランプ回路３５となるＰ型ＭＯＳトランジスタＰ７、及びスイッチ回路Ｓｂとの組み合わせ構成）と、外部から与えられる制御信号に応じて前記電流負荷における一端の電圧を他端の電圧と一致させる電圧制御回路（例えば図５の制御端子Ｔ１、Ｔ２、ＮＡＮＤ回路１４、及びＰ型ＭＯＳトランジスタＰ３の構成、図６の制御端子Ｔ１、Ｔ２、ＮＡＮＤ回路１４、及びＰ型ＭＯＳトランジスタＰ３の構成、図７の制御端子Ｔ１、Ｔ２、ＮＯＲ回路１２、及びＮ型ＭＯＳトランジスタＮ３の構成、図８の制御端子Ｔ１、Ｔ２、ＮＯＲ回路１２、及びＮ型ＭＯＳトランジスタＮ３の構成）と、を有することを特徴とするものである。
【００１４】
第６の発明は、電流負荷（例えば図５乃至図８のＬＥＤ４）を駆動する電流負荷駆動回路であって、
第１カレントミラー回路（例えば図５又は図６の第１カレントミラー回路１ａ、図７又は図８の第１カレントミラー回路１ｂ）と、
前記第１カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅して出力するする第２カレントミラー回路（例えば図５又は図６の第２カレントミラー回路２ｃ、図７又は図８の第２カレントミラー回路２ｄ）と、
前記第２カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅した電流によって前記電流負荷を駆動する第３カレントミラー回路（例えば図５の第３カレントミラー回路３ａ、図６の第２カレントミラー回路３ｂ、図７の第３カレントミラー回路３ｃ、図８の第２カレントミラー回路３ｄ）と、を備え、
前記第１乃至第３カレントミラー回路は、全体が前記第１カレントミラー回路及び前記第２カレントミラー回路の電圧経路上で分割されて入力回路（例えば図５又は図６の入力回路５ａ、図７又は図８の入力回路５ｂ）、中間回路（例えば図５又は図６の中間回路６ａ、図７又は図８の中間回路６ｂ）、出力回路（例えば図５の出力回路７ｅ、図６の出力回路７ｆ、図７の出力回路７ｇ、図８の出力回路７ｈ）を成すように半導体基板上に作成され、
前記出力回路は、外部から与えられる制御信号に応じて前記電流負荷を流れる電流量を制御する電流制御回路（例えば図５の制御端子Ｔ１、クランプ回路２８となるＮ型ＭＯＳトランジスタＮ５、及びスイッチ回路Ｓａと、制御端子Ｔ２、クランプ回路２９となるＮ型ＭＯＳトランジスタＮ７、及びスイッチ回路Ｓｂとの組み合わせ構成、図６の制御端子Ｔ１、クランプ回路３０となるＰ型ＭＯＳトランジスタＰ４、及びスイッチ回路Ｓａと、制御端子Ｔ２、クランプ回路３１となるＮ型ＭＯＳトランジスタＮ６、及びスイッチ回路Ｓｂとの組み合わせ構成、図７の制御端子Ｔ１、クランプ回路３２となるＰ型ＭＯＳトランジスタＰ５、及びスイッチ回路Ｓａと、制御端子Ｔ２、クランプ回路３３となるＰ型ＭＯＳトランジスタＰ７、及びスイッチ回路Ｓｂとの組み合わせ構成、図８の制御端子Ｔ１、クランプ回路３４となるＰ型ＭＯＳトランジスタＰ５、及びスイッチ回路Ｓａと、制御端子Ｔ２、クランプ回路３５となるＰ型ＭＯＳトランジスタＰ７、及びスイッチ回路Ｓｂとの組み合わせ構成）と、外部から与えられる制御信号に応じて前記電流負荷における一端の電圧を他端の電圧と一致させる電圧制御回路（例えば図５の制御端子Ｔ１、Ｔ２、ＮＡＮＤ回路１４、及びＰ型ＭＯＳトランジスタＰ３の構成、図６の制御端子Ｔ１、Ｔ２、ＮＡＮＤ回路１４、及びＰ型ＭＯＳトランジスタＰ３の構成、図７の制御端子Ｔ１、Ｔ２、ＮＯＲ回路１２、及びＮ型ＭＯＳトランジスタＮ３の構成、図８の制御端子Ｔ１、Ｔ２、ＮＯＲ回路１２、及びＮ型ＭＯＳトランジスタＮ３の構成）と、を有することを特徴とする。
【００１５】
このような構成の場合も、第１の発明及び第２の発明の場合と同様に、ゲートアレイ等で構成する場合に、動作特性の低下をできるだけ抑制しつつ、各構成要素の配置の自由度を大きくした上、電流制御回路で電流負荷への電流供給を適切に制御しながら電流負荷駆動回路で電流負荷を停止する際に、制御信号を与えて電流負荷両端の電圧を一致させることにより、電流負荷を高速に停止させることが可能となる。この結果、電流負荷がＬＥＤである場合には高速消灯できるため、可視光による高速通信分野での利用が期待できる。
【００１６】
第７の発明の電流負荷駆動回路は、
前記第１カレントミラー回路は、少なくとも一対の一導電型の電界効果トランジスタ（例えば図５又は図６のＮ型ＭＯＳトランジスタＮ１及びＮ型ＭＯＳトランジスタＮ２、或いは図７又は図８のＰ型ＭＯＳトランジスタＰ１及びＰ型ＭＯＳトランジスタＰ２）を有し、
前記第２カレントミラー回路は、少なくとも一対の前記一導電型とは逆極性の逆導電型の電界効果トランジスタ（例えば図５又は図６のＰ型ＭＯＳトランジスタＰ１及びＰ型ＭＯＳトランジスタＰ２、或いは図７又は図８のＮ型ＭＯＳトランジスタＮ１及びＮ型ＭＯＳトランジスタＮ２）を有し、
前記第３カレントミラー回路は、少なくとも一対の前記一導電型の電界効果トランジスタ（例えば図５のＮ型ＭＯＳトランジスタＮ３に対するＮ型ＭＯＳトランジスタＮ４、Ｎ６、図６のＮ型ＭＯＳトランジスタＮ３及びＮ型ＭＯＳトランジスタＮ４、或いは図７のＰ型ＭＯＳトランジスタＰ３に対するＰ型ＭＯＳトランジスタＰ４、Ｐ６、図８のＰ型ＭＯＳトランジスタＰ３及びＰ型ＭＯＳトランジスタＰ４）を有し、
前記電圧制御回路は、前記逆導電型の高耐圧電界効果トランジスタ（例えば図５又は図６のＰ型ＭＯＳトランジスタＰ３、或いは図７又は図８のＮ型ＭＯＳトランジスタＮ３）を有し、
前記高耐圧電界効果トランジスタと、前記第３カレントミラー回路における前記一導電型の電界効果トランジスタのうちの出力増幅段側のもの（例えば図５のＮ型ＭＯＳトランジスタＮ４、Ｎ６、図６のＮ型ＭＯＳトランジスタＮ４、或いは図７のＰ型ＭＯＳトランジスタＰ４、Ｐ６、図８のＰ型ＭＯＳトランジスタＰ４）とは、前記半導体基板上で前記第１カレントミラー回路における前記一導電型の電界効果トランジスタ、前記第２カレントミラー回路における前記逆導電型の電界効果トランジスタ、及び前記第３カレントミラー回路における前記一導電型の電界効果トランジスタの入力増幅段側のもの（例えば図５又は図６のＮ型ＭＯＳトランジスタＮ３、或いは図７又は図８のＰ型ＭＯＳトランジスタＰ３）よりも外側の周辺部分に配置されたことを特徴とするものである。
このような構成の場合も、半導体基板上で高耐圧、高耐電流の電界効果トランジスタを各カレントミラー回路に用いられる低耐圧、低耐電流の電界効果トランジスタの周囲に配置したチップ構成とできるため、第３の発明の場合と同等な作用効果を奏する。
【００１７】
第８発明の電流負荷駆動回路は、
前記電圧制御回路は、前記制御信号を与えるための制御端子（例えば図５乃至図８の制御端子Ｔ１、Ｔ２）と、前記高耐圧電界効果トランジスタとしてのＮ型ＭＯＳトランジスタ（例えば図５又は図６のＭＯＳトランジスタＰ３、或いは図７又は図８のＭＯＳトランジスタＮ３）のゲート電極側へ印加するゲートバイアス電圧を前記制御信号の排他的論理和信号出力として生成するＮＯＲ回路（例えば図５又は図６のＮＯＲ回路１２、或いは図７又は図８のＮＯＲ回路１２）と、を備え、
前記制御端子は、前記半導体基板上で周辺部分に配置されたことを特徴とするものである。
このような何れの構成の場合も、チップ構成上で高耐圧、高耐電流の部品を低耐圧、低耐電流の部品の外周囲に配備するようにして第８の発明の場合と同様な作用効果を持たせることができる。
【００１８】
第９発明の電流負荷駆動回路は、
電流負荷を駆動する電流負荷駆動回路であって、
第１カレントミラー回路と、
前記第１カレントミラー回路の出力電流を入力電流とし、この入力電流を増幅した電流によって前記電流負荷を駆動する第２カレントミラー回路と、
外部から与えられる制御信号に応じて前記電流負荷を流れる電流量を制御する電流制御回路と、
前記電流負荷の駆動停止時に、該電流負荷の両端電位差を、設定した電圧値とする電位差設定手段と、を備えることを特徴とするものである。
【００１９】
ここで、第１カレントミラー回路は、１段あるいは２段以上のカレントミラー回路によって構成することが可能である。
このような構成によれば、ゲートアレイ等で構成する場合に、動作特性の低下をできるだけ抑制しつつ、各構成要素の配置の自由度を大きくした上、電流制御回路で電流負荷への電流供給を適切に制御しながら電流負荷駆動回路で電流負荷を停止する際に、電流負荷両端の電位差を設定した電圧値とすることにより、電流負荷を高速に停止させることが可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の電流負荷駆動回路の幾つかの実施形態について、図面を参照して説明する。
（第１実施形態）
本発明の第１実施形態に係る電流負荷駆動回路は、図１に示すように、ゲート電極同士が接続された一対のＮ型ＭＯＳトランジスタＮ１、Ｎ２を備えた第１カレントミラー回路１ａと、インバータ（ＮＯＴ回路）１０ａ及び伝送ゲート９ａから成る第１のスイッチ回路Ｓａ、インバータ（ＮＯＴ回路）１０ｂ及び伝送ゲート９ｂから成る第２のスイッチ回路Ｓｂ、並びにスイッチ回路Ｓａに接続されたクランプ回路２０として働くＰ型ＭＯＳトランジスタＰ３、スイッチ回路Ｓｂに接続されたクランプ回路２１として働くＰ型ＭＯＳトランジスタＰ５を備える他、ゲート電極同士がスイッチ回路Ｓａの伝送ゲート９ａを介在させて接続された一対のＰ型ＭＯＳトランジスタＰ１及びＰ型ＭＯＳトランジスタＰ２、Ｐ型ＭＯＳトランジスタＰ１のゲート電極に対してスイッチ回路Ｓｂの伝送ゲート９ｂを介在させてゲート電極が接続されたＰ型ＭＯＳトランジスタＰ４を備えた第２カレントミラー回路２ａと、ＮＯＲ回路１２及び高耐圧Ｎ型ＭＯＳトランジスタＮ３を備えると共に、制御端子Ｔ１、Ｔ２を介して外部から与えられる制御信号に応じて電流負荷（ＬＥＤ４）における固定電圧の入力端と逆側の端子に印加される電圧を制御する電圧制御回路と、を備えて構成され、ＩＣ用デバイス側から観てＬＥＤ４に対して電流を押し込む形式のソース電流によりＬＥＤ４を直接駆動する回路である。
このうち、第１カレントミラー回路１ａにおいて、ＭＯＳトランジスタＮ１については、ドレイン電極が電流源（定電流源）８を介在して第１の電源電圧ＶDDに接続されると共に、ソース電極が第２の電源電圧ＶSSに接続され、且つドレイン電極及びゲート電極が結線されている。ＭＯＳトランジスタＮ２については、ソース電極が第２の電源電圧ＶSSに接続されている。
【００２１】
第２カレントミラー回路２ａにおいて、ＭＯＳトランジスタＰ１については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極がＭＯＳトランジスタＮ２のドレイン電極と接続されている。ＭＯＳトランジスタＰ２については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極がＬＥＤ４に接続されている。尚、ＬＥＤ４の残りの端子は第２の電源電圧ＶSSに接続される。クランプ回路２０となるＭＯＳトランジスタＰ３については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極がＭＯＳトランジスタＰ２のゲート電極とスイッチ回路Ｓａの伝送ゲート９ａとの接続線に接続され、ゲート電極がスイッチ回路Ｓａの互いに接続されたインバータ１０ａ及び伝送ゲート９ａに接続されると共に、制御端子Ｔ１に接続されている。ＭＯＳトランジスタＰ４については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極がＬＥＤ４に接続されている。クランプ回路２１となるＭＯＳトランジスタＰ５については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極がＭＯＳトランジスタＰ４のゲート電極とスイッチ回路Ｓｂの伝送ゲート９ｂとの接続線に接続され、ゲート電極がスイッチ回路Ｓｂの互いに接続されたインバータ１０ｂ及び伝送ゲート９ｂに接続されると共に、制御端子Ｔ２に接続されている。
【００２２】
電圧制御回路において、高耐圧Ｎ型ＭＯＳトランジスタＮ３については、ソース電極が第２の電源電圧ＶSSに接続され、ドレイン電極がＭＯＳトランジスタＰ２、Ｐ４のドレイン電極及びＬＥＤ４に接続され（ＬＥＤ４の一端は高耐圧Ｎ型ＭＯＳトランジスタＮ３のドレイン電極及びＭＯＳトランジスタＰ２、Ｐ４のドレイン電極の接続線に接続される）、ゲート電極がＮＯＲ回路１２の出力側に接続されている。ＮＯＲ回路１２の入力側には制御端子Ｔ１、Ｔ２が接続されている。ＮＯＲ回路１２は、制御端子Ｔ１、Ｔ２を介して外部から与えられる制御信号の排他的論理和信号を出力して高耐圧Ｎ型ＭＯＳトランジスタＮ３へゲートバイアス電圧として印加する。
【００２３】
次に、第１実施形態の具体的な説明をするのに先立って、本発明の構成の基本的な考え方について、第１実施形態を参照して説明する。
第１実施形態は、図１に示すように、ＭＯＳトランジスタＮ１のドレイン電極には電流源８が接続点ＮＤ１を介在させて直列接続されており、接続点ＮＤ１には接続点ＮＤ２を介してＭＯＳトランジスタＮ１、Ｎ２のゲート電極に接続されており、接続点ＮＤ１には電流Ｉ１が流れる第１電流経路が存在する。
又、ＭＯＳトランジスタＮ２のドレイン電極とＭＯＳトランジスタＰ１のドレイン電極が接続点ＮＤ３を介在させて直列接続されており、接続点ＮＤ３は結線部分を含んで伝送ゲート９ａ及び接続点ＮＤ４を介してＭＯＳトランジスタＰ１、Ｐ２のゲート電極に接続されると共に、伝送ゲート９ｂ及び接続点ＮＤ５を介してＭＯＳトランジスタＰ４のゲート電極に接続されており、接続点ＮＤ３には電流Ｉ２が流れる第２電流経路が存在する。
【００２４】
更に、ＭＯＳトランジスタＰ４のドレイン電極とＬＥＤ４とが接続点ＮＤ６を介在させて直列接続されており、接続点ＮＤ６には電流Ｉ３が流れる第３電流経路が存在する。
加えて、第１実施形態は、ＭＯＳトランジスタＮ１、Ｎ２のゲート電極同士を電気的に接続した経路であって、上記第１電流経路に電流Ｉ１が流れた結果として生成される電圧のみが意味を持つ第１電圧経路と、ＭＯＳトランジスタＰ１、Ｐ２、或いはＭＯＳトランジスタＰ１、Ｐ４のゲート電極同士を電気的に接続した経路であって、上記第２電流経路に電流Ｉ２が流れた結果として生成される電圧のみが意味を持つ第２電圧経路と、を含んでいる。
【００２５】
このような電流経路と電圧経路とを含む回路を、半導体基板上等に作成する場合、電流経路と電圧経路ではＭＯＳトランジスタ（能動素子）等の他に内部配線をそれぞれ含むことになる。
こうした場合、電流経路では、内部配線の長さが長くなると、内部配線に伴う配線抵抗や寄生容量によって動作特性が低下する恐れがある。一方、電圧経路では、その経路の終端は極めて高い抵抗値で終端されているとみなせるので、経路に寄生する抵抗の影響は無視でき、内部配線の長さが長くなっても動作特性が低下する恐れは殆どない。
【００２６】
そこで、第１実施形態では、半導体基板上等に作成する際、動作特性の低下をできるだけ抑制しつつ、各構成要素の配置の自由度を大きくするために、回路全体を分割又は分離するようにし、その分割又は分離のための境界を電圧経路上に設けるようにした。
このような基本的な考えに基づき、第１実施形態では、回路全体を入力回路と出力回路とに分割または分離するようにし、その分割位置または分離位置を第１カレントミラー回路１ａの電圧経路である第１電圧経路上に設けるようにした。具体的には、ゲートアレイ等によって半導体基板上に作成される際、入力回路５ａと出力回路７ａとを分割した形態で半導体基板上にそれぞれ作成し、その入力回路５ａと出力回路７ａとの分割位置を内部配線によって電気的に接続するようにした。
【００２７】
以下、第１実施形態の各部の動作について説明する。第１カレントミラー回路１ａでは、第１の電源電圧ＶDDが電流源８を介在させてＭＯＳトランジスタＮ１のドレイン電極に印加され、その電流源８の電流Ｉ１をそれぞれソース電極に第２の電源電圧ＶSSが印加されたＭＯＳトランジスタＮ１、Ｎ２の増幅率により決定される乗数倍に増幅して電流Ｉ２として出力する。
第２カレントミラー回路２ａは、第１カレントミラー回路１ａの出力電流Ｉ２を、それぞれソース電極に第１の電源電圧ＶDDが印加されたＭＯＳトランジスタＰ１、Ｐ２、Ｐ４の増幅率により決定される乗数倍に増幅して電流Ｉ３として出力し、この電流Ｉ３によってＬＥＤ４を点灯する。
【００２８】
ここで、スイッチ回路Ｓａ、Ｓｂは、それぞれ制御端子Ｔ１、Ｔ２に入力された制御信号によって、ＭＯＳトランジスタＰ１のゲート電極と、ＭＯＳトランジスタＰ２，Ｐ４それぞれのゲート電極との間の接続をオンオフする。クランプ回路２０として働くＭＯＳトランジスタＰ３は、制御端子Ｔ１に入力された制御信号をインバータ１０ａで反転した信号により駆動され、ＭＯＳトランジスタＰ１、Ｐ２の各ゲート電極を第１の電源電圧ＶDDに固定する。同様に、クランプ回路２１として働くＭＯＳトランジスタＰ５は、制御端子Ｔ２に入力された制御信号をインバータ１０ｂで反転した信号により駆動され、ＭＯＳトランジスタＰ１、Ｐ４のゲート電極を第１の電源電圧ＶDDに固定する。伝送ゲート９ａ、９ｂには、導通状態においてもそれを構成するＭＯＳトランジスタにオン抵抗が存在するが、接続点ＮＤ３からスイッチ回路Ｓａ、Ｓｂ経由で接続点ＮＤ４、ＮＤ５を介在してＭＯＳトランジスタＰ１及びＭＯＳトランジスタＰ２のゲート電極、或いはＭＯＳトランジスタＰ１及びＭＯＳトランジスタＰ４のゲート電極に至る経路は電圧経路であるため、動作特性に影響は生じない。これらの制御端子Ｔ１、クランプ回路２０となるＰ型ＭＯＳトランジスタＰ３、及びスイッチ回路Ｓａと、制御端子Ｔ２、クランプ回路２１となるＰ型ＭＯＳトランジスタＰ５、及びスイッチ回路Ｓｂとは、外部から与えられる制御信号に応じて別個に制御できるものであり、機能面では協働してＬＥＤ４を流れる電流量を制御する電流制御回路（調光制御回路）となる。
【００２９】
又、電圧制御回路では、制御端子Ｔ１、Ｔ２に入力された制御信号をＮＯＲ回路１２で排他的論理和演算した信号（制御信号の排他的論理和信号）をゲートバイアス電圧として入力した高耐圧Ｎ型ＭＯＳトランジスタＮ３が、ＬＥＤ４の接続点ＮＤ６側の端子へ印加される電圧を他端側の電圧ＶSSと一致させるように働く。即ち、高耐圧Ｎ型ＭＯＳトランジスタＮ３には、第２の電源電圧ＶSSがソース電極に印加されており、ＮＯＲ回路１２からの排他的論理和信号出力のゲートバイアス電圧で駆動されたとき、高耐圧Ｎ型ＭＯＳトランジスタＮ３のソース・ドレイン間が導通した状態となるため、高耐圧Ｎ型ＭＯＳトランジスタＮ３のドレイン側の電圧は、ほぼソース電圧（第２の電源電圧ＶSS）に一致した状態となる。そのため、ＬＥＤ４がオンからオフへと制御されたときに、ＬＥＤ４の両端電圧が瞬時に一致した状態とされ、リーク電流の発生が抑制されるため、ＬＥＤ４の高速遮断（高速消灯）が行われる。
【００３０】
即ち、第１実施形態の電流負荷駆動回路では、ＬＥＤ４の両端電位差を設定した電圧値（ここでは０［Ｖ］）に制御することができ、ＬＥＤ４をオンからオフにしたときに、ＬＥＤ４に発生するリーク電流を抑制して高速遮断（高速消灯）できるようにしたものである。
ところで、第１実施形態の電流負荷駆動回路に使用される各種デバイスについて、例えば第１カレントミラー回路１ａにおけるＭＯＳトランジスタＮ１、Ｎ２と、第２カレントミラー回路２ａにおけるＭＯＳトランジスタＰ１、Ｐ３、Ｐ５とは、電流負荷駆動回路における高耐圧Ｎ型ＭＯＳトランジスタＮ３や出力回路７ａにおける出力増幅段となるＭＯＳトランジスタＰ２、Ｐ４よりも低耐圧、低耐電流のタイプであるため、半導体基板上で作成する場合には制御端子Ｔ１、Ｔ２を含めた高耐圧、高耐電流のデバイスをその他のデバイスにおける外側の周辺部分に配置（高耐圧、高耐電流の部品を低耐圧、低耐電流の部品の外周囲に配備）すれば、ＭＯＳトランジスタＰ２、Ｐ４やＭＯＳトランジスタＮ３に対する駆動時に生じるリーク電流が回路内へ及ぼす影響や、或いは外部から混入するノイズの影響を十分に回避できるために好ましい。
【００３１】
次に、このような構成からなる第１実施形態の動作例について、図１を参照して詳細に説明する。ここで、電流源８の電流値がＩ１であるとすると、第１カレントミラー回路１ａにおいては、キルヒホッフの法則より、接続点ＮＤ１では電流源８により流出する電流量と同じ電流が流入することになる。しかし、接続点ＮＤ１に接続されているのは接続点ＮＤ２を介在させたＭＯＳトランジスタＮ１、Ｎ２のゲート電極でのみであり、その終端抵抗値が極めて大きいため、接続点ＮＤ２から接続点ＮＤ１への電流は発生しない。その結果、第１カレントミラー回路１ａを構成するＭＯＳトランジスタＮ１のドレイン電極−ソース電極間には、電流源８で決定された電流Ｉ１が流れることになる。このことから、第１の電源電圧ＶDDの印加部から電流源８、接続点ＮＤ１を介在させてＭＯＳトランジスタＮ１を経由して第２の電源電圧ＶSSの印加部に至る経路は、第１電流経路と見なすことが出来る。
【００３２】
一方、接続点ＮＤ１から接続点ＮＤ２を介してＭＯＳトランジスタＮ１、Ｎ２のゲート電極に至る経路では、電流が流れることは無い。電流Ｉ１がＭＯＳトランジスタＮ１のドレイン電極−ソース電極間に流れると、ＭＯＳトランジスタＮ１のオン抵抗により電圧降下が発生するため、接続点ＮＤ１に電圧が発生する。この電圧降下により発生した電圧が接続点ＮＤ２を介してＭＯＳトランジスタＮ１のゲート電極に印加される。このため、ＭＯＳトランジスタＮ１では、ゲート電極の電圧と、これによるオン抵抗とにより、ＭＯＳトランジスタＮ１の任意の動作点で安定する。このため、接続点ＮＤ１から接続点ＮＤ２を経由する経路は、その経路の電圧のみが動作に影響を与えるため、第１電圧経路と見なすことが出来、ＭＯＳトランジスタＮ１の電圧降下分の電圧が、ＭＯＳトランジスタＮ２のゲート電極へ印加される。
【００３３】
ＭＯＳトランジスタＮ１、Ｎ２において、ＭＯＳトランジスタＮ１の閾値電圧をＶＴＮ１、ＭＯＳトランジスタＮ１のゲート電極−ソース電極間の電圧をＶＧＳＮ１、ＭＯＳトランジスタＮ１の増幅率をβＮ１とすると、電流Ｉ１はＩ１＝（βＮ１／２）×（ＶＧＳＮ１−ＶＴＮ１）2なる関係で表わされる。
また、ＭＯＳトランジスタＮ２の閾値電圧をＶＴＮ２、ＭＯＳトランジスタＮ２のゲート電極−ソース電極間の電圧をＶＧＳＮ２、ＭＯＳトランジスタＮ２の増幅率をβＮ２とすると、電流Ｉ２はＩ２＝(βＮ２／２)×（ＶＧＳＮ２−ＶＴＮ２）2なる関係で表わされる。ＭＯＳトランジスタＮ１、Ｎ２が同一特性のＭＯＳトランジスタであると、ＶＴＮ１＝ＶＴＮ２であり、ＭＯＳトランジスタＮ１のドレイン電極とゲート電極と、ＭＯＳトランジスタＮ２のゲート電極の電位は同一であるので、ＶＧＳＮ１＝ＶＧＳＮ２となるため、電流増幅率Ｉ２／Ｉ１はＩ２／Ｉ１＝βＮ２／βＮ１なる関係で表わされる。
【００３４】
これにより、第１カレントミラー回路１ａにおける電流Ｉ２は、電流Ｉ１とＭＯＳトランジスタＮ１、Ｎ２のβ比とにより決定されることになる。
第２カレントミラー回路２ａにおいては、キルヒホッフの法則により、接続点ＮＤ３ではＭＯＳトランジスタＮ２により流出する電流量Ｉ２と同じ電流が流入することになる。しかし接続点ＮＤ３に接続されているのはスイッチ回路Ｓａを介在させた接続点ＮＤ４を含むＭＯＳトランジスタＰ１、Ｐ２のゲート電極、或いはスイッチ回路Ｓｂを介在させた接続点ＮＤ５を含むＭＯＳトランジスタＰ４のゲート電極であり、それらの終端抵抗値が極めて大きいため、接続点ＮＤ４、ＮＤ５から接続点ＮＤ３への電流は発生しない。その結果、ＭＯＳトランジスタＮ２のドレイン電極−ソース電極間には、ＭＯＳトランジスタＰ１で決定された電流Ｉ２が流れることになる。このことから、第１の電源電圧ＶDDの印加部からＭＯＳトランジスタＰ１、接続点ＮＤ３、ＭＯＳトランジスタＮ２を経由して第２の電源電圧ＶSSの印加部に至る経路は、第２電流経路と見なすことが出来る。
【００３５】
他方、接続点ＮＤ３からスイッチ回路Ｓａを経由して接続点ＮＤ４を介してＭＯＳトランジスタＰ１、Ｐ２のゲート電極に至る経路と、接続点ＮＤ３からスイッチ回路Ｓｂを経由して接続点ＮＤ５を介してＭＯＳトランジスタＰ１、Ｐ４のゲート電極に至る経路とでは、電流が流れることは無い。電流Ｉ２がＭＯＳトランジスタＰ１のソース電極−ドレイン電極間に流れると、ＭＯＳトランジスタＰ１のオン抵抗により電圧降下が発生するため、接続点ＮＤ３に電圧が発生する。この電圧降下により発生した電圧がスイッチ回路Ｓａ、Ｓｂを経由してＭＯＳトランジスタＰ１のゲート電極に印加される。ＭＯＳトランジスタＰ１では、ゲート電極の電圧と、これによるオン抵抗とにより、ＭＯＳトランジスタＰ１の任意の動作点で安定する。このため、接続点ＮＤ３からスイッチ回路Ｓａ、Ｓｂを介在して接続点ＮＤ４、ＮＤ５を経由する経路は、その経路の電圧のみが動作に影響を与えるため、第２電圧経路と見なすことが出来、ＭＯＳトランジスタＰ１による電圧降下分の電圧がＭＯＳトランジスタＰ２、Ｐ４のゲート電極へ印加される。
【００３６】
尚、ここでは電圧経路を説明するため、接続点ＮＤ３、接続点ＮＤ４、及び接続点ＮＤ５の電圧の関係を上記の通り説明したが、本実施形態においては、ＭＯＳトランジスタＰ１、Ｐ２、Ｐ４のそれぞれのゲート電極の電圧がスイッチ回路Ｓａ、Ｓｂのオンオフに伴い、ＭＯＳトランジスタＰ３、Ｐ５によってそれぞれクランプされる構成である。
スイッチ回路Ｓａ、Ｓｂは、それぞれ制御端子Ｔ１、Ｔ２に入力された制御信号によって、スイッチ回路ＳａについてはＭＯＳトランジスタＰ１のゲート電極とＭＯＳトランジスタＰ２のゲート電極との間の接続をオンオフし、スイッチ回路ＳｂについてはＭＯＳトランジスタＰ１のゲート電極とＭＯＳトランジスタＰ４のゲート電極との間の接続をオンオフできる。
【００３７】
スイッチ回路Ｓａについては、制御信号により高レベル（Ｈｉｇｈ）を入力してオンとするときは、クランプ回路２０のＭＯＳトランジスタＰ３（ソース電極に第１の電源電圧ＶDDが印加される）がＭＯＳトランジスタＰ１、Ｐ２のゲート電極を第１の電源電圧ＶDDに固定し、低レベル（Ｌｏｗ）を入力してオフとするときは、ＭＯＳトランジスタＰ３がＭＯＳトランジスタＰ１、Ｐ２のゲート電極を第１の電源電圧ＶDDから切り離し、ＭＯＳトランジスタＰ２をオフにする。
同様に、スイッチ回路Ｓｂについては、制御信号により高レベル（Ｈｉｇｈ）を入力してオンとするときは、クランプ回路２１のＭＯＳトランジスタＰ５（ソース電極に第１の電源電圧ＶDDが印加される）がＭＯＳトランジスタＰ１、Ｐ４のゲート電極を第１の電源電圧ＶDDに固定し、低レベル（Ｌｏｗ）を入力してオフとするときは、ＭＯＳトランジスタＰ５がＭＯＳトランジスタＰ１、Ｐ４のゲート電極を第１の電源電圧ＶDDから切り離し、ＭＯＳトランジスタＰ４をオフにする。
【００３８】
そこで、スイッチ回路Ｓａ、Ｓｂが何れもオンの場合、ＭＯＳトランジスタＰ１のゲート電圧がＭＯＳトランジスタＰ２、Ｐ４のゲート電圧にそれぞれ印加されるため、ＭＯＳトランジスタＰ２、Ｐ４のソース電極−ドレイン電極間には、電流Ｉ２とＭＯＳトランジスタＰ１の増幅率とＭＯＳトランジスタＰ２、Ｐ４の各増幅率の和に比例した電流Ｉ３が流れ、これによりＬＥＤ４が点灯される。
【００３９】
また、スイッチ回路Ｓａがオンで、スイッチ回路Ｓｂがオフの場合、ＭＯＳトランジスタＰ２のソース電極−ドレイン電極間には電流Ｉ２とＭＯＳトランジスタＰ１の増幅率とＭＯＳトランジスタＰ２の増幅率の比に比例した電流Ｉ３が流れ、これによりＬＥＤ４が点灯される。但し、この場合の電流Ｉ３は先の両方がオンの場合よりも少なく、ＬＥＤ４は減光する。更に、スイッチ回路Ｓａがオフで、スイッチ回路Ｓｂがオンの場合、ＭＯＳトランジスタＰ４のソース電極−ドレイン電極間には電流Ｉ２とＭＯＳトランジスタＰ１の増幅率とＭＯＳトランジスタＰ４の増幅率の比に比例した電流Ｉ３が流れ、これによりＬＥＤ４が点灯される。但し、この場合の電流Ｉ３についても先の両方がオンの場合よりも少なく、ＬＥＤ４は減光する。
【００４０】
このとき、電圧制御回路では、少なくとも１系統の高レベル（Ｈｉｇｈ）の制御信号がＮＯＲ回路１２に入力されることになるため、ＮＯＲ回路１２からは低レベル（Ｌｏｗ）の信号（制御信号の排他的論理和信号）がゲートバイアス電圧として高耐圧Ｎ型ＭＯＳトランジスタＮ３に印加される。第２の電源電圧ＶSSがソース電極に印加されたＭＯＳトランジスタＮ３は、ゲートバイアス電圧が低いために駆動されず、ＭＯＳトランジスタＰ２、Ｐ４で決まる電流Ｉ３が接続点ＮＤ６からＬＥＤ４に流れる。接続点ＮＤ４、ＮＤ５と接続点ＮＤ６との間には電流が流れない。このことから、第１の電源電圧ＶDDの印加部からＭＯＳトランジスタＰ２、Ｐ４、接続点ＮＤ６、ＬＥＤ４を経由して第２の電源電圧ＶSSの印加部に至る経路は、第３電流経路と見なすことが出来る。
【００４１】
更に、スイッチ回路Ｓａ、Ｓｂが何れもオフの場合、ＭＯＳトランジスタＰ２、Ｐ４は何れもオフとなり、第２カレントミラー回路２ａには電流Ｉ３が流れず、ＬＥＤ４を消灯した状態となる。
このとき、電圧制御回路では、２系統の低レベル（Ｌｏｗ）の制御信号がＮＯＲ回路１２に入力されるため、ＮＯＲ回路１２からは高レベル（Ｈｉｇｈ）の信号（制御信号の排他的論理和信号）がゲートバイアス電圧として高耐圧Ｎ型ＭＯＳトランジスタＮ３に印加される。これにより、ＭＯＳトランジスタＮ３は駆動してドレイン電極側の電圧が第２の電源電圧ＶSSとほぼ一致し、ＬＥＤ４の両端電位差がほぼゼロとなり、リーク電流が発生しないように働く。このため、ＬＥＤ４はオンからオフへと制御されたときに高速消灯される。
【００４２】
ＭＯＳトランジスタＰ１、Ｐ２、Ｐ４において、ＭＯＳトランジスタＰ１の閾値電圧をＶＴＰ１、ＭＯＳトランジスタＰ１のゲート電極−ソース電極間の電圧をＶＧＳＰ１、ＭＯＳトランジスタＰ１の増幅率をβＰ１とすると、電流Ｉ２はＩ２＝（βＰ１／２）×（ＶＧＳＰ１−ＶＴＰ１）2なる関係で表わされる。
また、ＭＯＳトランジスタＰ２の閾値電圧をＶＴＰ２、ＭＯＳトランジスタＰ２のゲート電極−ソース電極間の電圧をＶＧＳＰ２、ＭＯＳトランジスタＰ２の増幅率をβＰ２とすると、ＭＯＳトランジスタＰ２によって流れる電流Ｉ３はＩ３＝（βＰ２／２）×（ＶＧＳＰ２−ＶＴＰ２）2なる関係で表わされる。
【００４３】
同様に、ＭＯＳトランジスタＰ４の閾値電圧をＶＴＰ４、ＭＯＳトランジスタＰ４のゲート電極−ソース電極間の電圧をＶＧＳＰ４、ＭＯＳトランジスタＰ４の増幅率をβＰ４とすると、ＭＯＳトランジスタＰ４によって流れる電流Ｉ３はＩ３＝（βＰ４／２）×（ＶＧＳＰ４−ＶＴＰ４）2なる関係で表わされる。
ＭＯＳトランジスタＰ１、Ｐ２、Ｐ４が同一特性のＭＯＳトランジスタであると、ＶＴＰ１＝ＶＴＰ２＝ＶＴＰ４であり、ＭＯＳトランジスタＰ１のドレイン電極とゲート電極と、ＭＯＳトランジスタＰ２、Ｐ４のゲート電極の電位は同一であるので、ＶＧＳＰ１＝ＶＧＳＰ２＝ＶＧＳＰ４となるため、電流増幅率Ｉ３／Ｉ２はＩ３／Ｉ２＝βＰ２／βＰ１＋βＰ４／βＰ４、βＰ２／βＰ１又はβＰ４／βＰ４なる関係で表わされる。
【００４４】
これにより、第２カレントミラー回路２ａにおける出力電流Ｉ３は、上述したスイッチ回路Ｓａ、Ｓｂのオンオフに応じて、電流Ｉ２とＭＯＳトランジスタＰ１の増幅率とＭＯＳトランジスタＰ２、Ｐ４の各増幅率の和の比、或いは電流Ｉ２とＭＯＳトランジスタＰ１、Ｐ２のβ比、或いは電流Ｉ２とＭＯＳトランジスタＰ１、Ｐ４のβ比の何れか一つにより決定されることになる。この電流Ｉ３によりＬＥＤ４を点灯する。
このように、第１実施形態では、電流源８の電流値Ｉ１を第１カレントミラー回路１ａ、第２カレントミラー回路２ａによって電流増幅して電流Ｉ３を得て、これにより出力回路７ａからＬＥＤ４に可変値にできる電流を流して調光制御可能として点灯させることができ、しかも消灯時には同等に出力回路７ａに設けられた電圧制御回路によりＬＥＤ４のリーク電流を抑制することができ、ＬＥＤ４を高速消灯できる。
【００４５】
また、第１実施形態の場合、第１カレントミラー回路１ａおよび第２カレントミラー回路２ａによってＬＥＤ４の駆動電流が制御されると共に、ＬＥＤ４の駆動停止時には電圧制御回路によってＬＥＤ４に大電流が発生することを防止できるため、従来、ＬＥＤ４と第１の電源電圧ＶDDとの間に介在されていた電流制限抵抗が不要となる。
更に、第１実施形態では、回路全体を入力回路５ａと出力回路７ａとに分割し、その分割位置を第１カレントミラー回路１ａの電圧経路上である第１電圧経路に設けるようにしたことにより、入力回路５ａと出力回路７ａとを接続するための配線に寄生する抵抗成分の影響は受けなくなる。このため、ゲート電極アレイなどで構成する場合に、その入力回路５ａと出力回路７ａとを自由な位置に配置してその両者を電気的に配線しても、配線に寄生する抵抗成分の影響は受けることなく、動作特性の低下を抑制し、所望の動作特性の維持が可能となる。従って、第１実施形態によれば、半導体基板上に各構成要素を配置して形成する場合に、動作特性の低下を抑制しつつ、各構成要素の配置の自由度を大きくできる。
【００４６】
尚、第１実施形態では、回路全体を入力回路５ａと出力回路７ａとに分割し、その分割位置を第１カレントミラー回路１ａの電圧経路上である第１電圧経路上に設けるようにした場合を説明したが、その分割位置を第２カレントミラー回路２ａの電圧経路である第２電圧経路上に設けるようにしても良い。特にＭＯＳトランジスタＰ２、Ｐ４、Ｎ３は、半導体装置外部に直接接続され、且つその他のＭＯＳトランジスタＮ１、Ｎ２、Ｐ１、Ｐ３、Ｐ５と比べて大きな電流が流れるため、一般に専用の領域に配置されることが多い。このことからもＭＯＳトランジスタＰ１に対してＭＯＳトランジスタＰ２、Ｐ４の配置される領域は離れていることになるが、上記理由から動作特性への影響を排除できる。
【００４７】
（第２実施形態）
本発明の第２実施形態に係る電流負荷駆動回路は、図２に示すように、第１実施形態に係る電流負荷駆動回路の基本機能がそのまま得られるように、出力回路７ａに代用される出力回路７ｂにおける第２カレントミラー回路２ｂの細部構成を変更したものである。
この第２カレントミラー回路２ｂは、インバータ（ＮＯＴ回路）１０ａ及び伝送ゲート９ａから成る第１のスイッチ回路Ｓａ、インバータ（ＮＯＴ回路）１０ｂ及び伝送ゲート９ｂから成る第２のスイッチ回路Ｓｂ、並びにスイッチ回路Ｓａに接続されたクランプ回路２２として働くＰ型ＭＯＳトランジスタＰ３、スイッチ回路Ｓｂに接続されたクランプ回路２３として働くＰ型ＭＯＳトランジスタＰ５を備える他、ゲート電極同士がスイッチ回路Ｓａの伝送ゲート９ａを介在させて接続された一対のＰ型ＭＯＳトランジスタＰ１及びＰ型ＭＯＳトランジスタＰ２、Ｐ型ＭＯＳトランジスタＰ２のゲート電極に対してスイッチ回路Ｓｂの伝送ゲート９ｂを介在させてゲート電極が接続されたＰ型ＭＯＳトランジスタＰ４、電圧制御回路におけるＮＯＲ回路１２の出力側に接続されたインバータ（ＮＯＴ回路）１３、インバータ１３の出力側にゲート電極が接続されたＰ型ＭＯＳトランジスタＰ６を備えて構成される。
【００４８】
このうち、ＭＯＳトランジスタＰ１については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極がＭＯＳトランジスタＮ２のドレイン電極と接続されている。クランプ回路２２となるＭＯＳトランジスタＰ３については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極がＭＯＳトランジスタＰ１のゲート電極とスイッチ回路Ｓａの伝送ゲート９ａとの接続線に接続され、ゲート電極がスイッチ回路Ｓａの互いに接続されたインバータ１０ａ及び伝送ゲート９ａに接続されると共に、制御端子Ｔ１に接続されている。
クランプ回路２３となるＭＯＳトランジスタＰ５については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極がＭＯＳトランジスタＰ４のゲート電極とスイッチ回路Ｓｂの伝送ゲート９ｂとの接続線に接続され、ゲート電極がスイッチ回路Ｓｂの互いに接続されたインバータ１０ｂ及び伝送ゲート９ｂに接続されると共に、制御端子Ｔ２に接続されている。
【００４９】
ＭＯＳトランジスタＰ４については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極がＭＯＳトランジスタＰ１のドレイン電極とＭＯＳトランジスタＮ１のドレイン電極との結線、及び伝送ゲート９ａに接続されると共に、ＭＯＳトランジスタＰ２のゲート電極と伝送ゲート９ｂとの結線に接続されている。ＭＯＳトランジスタＮ３のドレイン電極との結線（接続点ＮＤ６）に接続されている。
ＭＯＳトランジスタＰ２については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極がＬＥＤ４に接続され、ゲート電極が伝送ゲート９ｂとの結線に接続されている。尚、ＬＥＤ４の残りの端子は第２の電源電圧ＶSSに接続される。
ＭＯＳトランジスタＰ６については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極がＭＯＳトランジスタＰ２のゲート電極と伝送ゲート９ｂとの結線に接続され、ゲート電極がインバータ１３の出力側（インバータ１３の入力側はＮＯＲ回路１２の出力側と高耐圧Ｎ型ＭＯＳトランジスタＮ３のゲート電極との結線に接続される）に接続されている。
【００５０】
電圧制御回路において、高耐圧Ｎ型ＭＯＳトランジスタＮ３については、ソース電極が第２の電源電圧ＶSSに接続され、ドレイン電極がＭＯＳトランジスタＰ２のドレイン電極及びＬＥＤ４に接続され（ＬＥＤ４の一端は高耐圧Ｎ型ＭＯＳトランジスタＮ３のドレイン電極及びＭＯＳトランジスタＰ２のドレイン電極の接続線に接続される）、ゲート電極がＮＯＲ回路１２の出力側に接続されている。ＮＯＲ回路１２の入力側には、制御端子Ｔ１、Ｔ２が接続されている。ＮＯＲ回路１２は、制御端子Ｔ１、Ｔ２を介して外部から与えられる制御信号の排他的論理和信号を出力して高耐圧Ｎ型ＭＯＳトランジスタＮ３へゲートバイアス電圧として印加する。
【００５１】
以下、第２実施形態の各部の動作について説明する。第１カレントミラー回路１ａの動作は第１実施例で説明した場合と同様であり、ＭＯＳトランジスタＮ１、Ｎ２の増幅率により決定される乗数倍に増幅して電流Ｉ２を出力する。
第２カレントミラー回路２ｂは、第１カレントミラー回路１ａの出力電流Ｉ２を、それぞれソース電極に第１の電源電圧ＶDDが印加されたＭＯＳトランジスタＰ１、Ｐ２、Ｐ４の増幅率により決定される乗数倍に増幅して電流Ｉ３として出力し、この電流Ｉ３によってＬＥＤ４を点灯する。
【００５２】
ここでのスイッチ回路Ｓａ、Ｓｂは、それぞれ制御端子Ｔ１、Ｔ２に入力された制御信号によって、ＭＯＳトランジスタＰ１、Ｐ４のゲート電極とドレイン電極との間の接続をオンオフする。クランプ回路２２として働くＭＯＳトランジスタＰ３は、制御端子Ｔ１に入力された制御信号をインバータ１０ａで反転した信号により駆動され、ＭＯＳトランジスタＰ１、Ｐ２の各ゲート電極を第１の電源電圧ＶDDに固定する。同様に、クランプ回路２３として働くＭＯＳトランジスタＰ５は、制御端子Ｔ２に入力された制御信号をインバータ１０ｂで反転した信号により駆動され、ＭＯＳトランジスタＰ４、Ｐ２のゲート電極を第１の電源電圧ＶDDに固定する。伝送ゲート９ａ、９ｂには、導通状態においてもそれを構成するＭＯＳトランジスタにオン抵抗が存在するが、接続点ＮＤ３からスイッチ回路Ｓａ、Ｓｂ経由で接続点ＮＤ４、ＮＤ５を介在してＭＯＳトランジスタＰ１及びＭＯＳトランジスタＰ２のゲート電極、或いはＭＯＳトランジスタＰ４及びＭＯＳトランジスタＰ２のゲート電極に至る経路は電圧経路であるため、動作特性に影響は生じない。これらの制御端子Ｔ１、クランプ回路２２となるＰ型ＭＯＳトランジスタＰ３、及びスイッチ回路Ｓａと、制御端子Ｔ２、クランプ回路２３となるＰ型ＭＯＳトランジスタＰ５、及びスイッチ回路Ｓｂとは、外部から与えられる制御信号に応じて別個に制御できるものであり、機能面では協働してＬＥＤ４を流れる電流量を制御する電流制御回路（調光制御回路）となる。
【００５３】
又、電圧制御回路は、第１実施例の場合と同様に機能し、ＮＯＲ回路１２からの排他的論理和信号出力のゲートバイアス電圧で駆動されたとき、高耐圧Ｎ型ＭＯＳトランジスタＮ３のソース・ドレイン間が導通した状態となるため、高耐圧Ｎ型ＭＯＳトランジスタＮ３のドレイン側の電圧は、ほぼソース電圧（第２の電源電圧ＶSS）に一致した状態となる。そのため、ＬＥＤ４がオンからオフへと制御されたときに、ＬＥＤ４の両端電圧が瞬時に一致した状態とされ、リーク電流の発生が抑制されるため、ＬＥＤ４の高速遮断（高速消灯）が行われる。
即ち、第２実施形態の電流負荷駆動回路においても、ＬＥＤ４の両端電位差を設定した電圧値（ここでは０［Ｖ］）に制御することができ、ＬＥＤ４をオンからオフにしたときに、ＬＥＤ４に発生するリーク電流を抑制して高速遮断（高速消灯）できるようにしたものである。
【００５４】
ところで、第２実施形態の電流負荷駆動回路に使用される各種デバイスについても、例えば第１カレントミラー回路１ａにおけるＭＯＳトランジスタＮ１、Ｎ２と、第２カレントミラー回路２ｂにおけるＭＯＳトランジスタＰ１、Ｐ３、Ｐ４、Ｐ５、Ｐ６とは、電流負荷駆動回路における高耐圧Ｎ型ＭＯＳトランジスタＮ３や出力回路７ｂにおける出力増幅段となるＭＯＳトランジスタＰ２よりも低耐圧、低耐電流のタイプであるため、半導体基板上で作成する場合には制御端子Ｔ１、Ｔ２を含めた高耐圧、高耐電流のデバイスをその他のデバイスにおける外側の周辺部分に配置（高耐圧、高耐電流の部品を低耐圧、低耐電流の部品の外周囲に配備）すれば、ＭＯＳトランジスタＰ２やＭＯＳトランジスタＮ３に対する駆動時に生じるリーク電流が回路内へ及ぼす影響や、或いは外部から混入するノイズの影響を十分に回避できるために好ましい。
【００５５】
次に、このような構成からなる第２実施形態の動作例について、図２を参照して詳細に説明する。尚、第２実施形態の場合、第１カレントミラー回路１ａに流入する電流Ｉ２までの説明は、第１実施形態の場合と同様であるため、説明を省略する。
第２カレントミラー回路２ｂにおいては、キルヒホッフの法則により、接続点ＮＤ３ではＭＯＳトランジスタＮ２により流出する電流量Ｉ２と同じ電流が流入することになる。しかし接続点ＮＤ３に接続されているのはスイッチ回路Ｓａを介在させた接続点ＮＤ４を含むＭＯＳトランジスタＰ１のゲート電極、或いはスイッチ回路Ｓｂを介在させた接続点ＮＤ５を含むＭＯＳトランジスタＰ４、Ｐ２のゲート電極であり、それらの終端抵抗値が極めて大きいため、接続点ＮＤ４、ＮＤ５から接続点ＮＤ３への電流は発生しない。その結果、ＭＯＳトランジスタＮ２のドレイン電極−ソース電極間には、ＭＯＳトランジスタＰ１、Ｐ４で決定された電流Ｉ２が流れることになる。このことから、第１の電源電圧ＶDDの印加部からＭＯＳトランジスタＰ１、Ｐ４、接続点ＮＤ３、ＭＯＳトランジスタＮ２を経由して第２の電源電圧ＶSSの印加部に至る経路は、第２電流経路と見なすことが出来る。
【００５６】
他方、接続点ＮＤ３からスイッチ回路Ｓａを経由して接続点ＮＤ４を介してＭＯＳトランジスタＰ１のゲート電極に至る経路と、接続点ＮＤ３からスイッチ回路Ｓｂを経由して接続点ＮＤ５を介してＭＯＳトランジスタＰ４、Ｐ２のゲート電極に至る経路とでは、電流が流れることは無い。電流Ｉ２がＭＯＳトランジスタＰ１、Ｐ４のソース電極−ドレイン電極間に流れると、ＭＯＳトランジスタＰ１、Ｐ４のオン抵抗により電圧降下が発生するため、接続点ＮＤ３に電圧が発生する。この電圧降下により発生した電圧がスイッチ回路Ｓａ、Ｓｂを経由してＭＯＳトランジスタＰ１、Ｐ４のゲート電極に印加される。ＭＯＳトランジスタＰ１、Ｐ４では、ゲート電極の電圧と、これによるオン抵抗とにより、ＭＯＳトランジスタＰ１、Ｐ４の任意の動作点で安定する。このため、接続点ＮＤ３からスイッチ回路Ｓａ、Ｓｂを介在して接続点ＮＤ４、ＮＤ５を経由する経路は、その経路の電圧のみが動作に影響を与えるため、第２電圧経路と見なすことが出来、ＭＯＳトランジスタＰ１、Ｐ４による電圧降下分の電圧がＭＯＳトランジスタＰ２のゲート電極へ印加される。
【００５７】
尚、ここでは電圧経路を説明するため、接続点ＮＤ３、接続点ＮＤ４、及び接続点ＮＤ５の電圧の関係を上記の通り説明したが、本実施形態においては、ＭＯＳトランジスタＰ１、Ｐ２、Ｐ４のそれぞれのゲート電極の電圧がスイッチ回路Ｓａ、Ｓｂのオンオフに伴い、ＭＯＳトランジスタＰ３、Ｐ５によってそれぞれクランプされる構成である。
スイッチ回路Ｓａ、Ｓｂは、それぞれ制御端子Ｔ１、Ｔ２に入力された制御信号によって、スイッチ回路ＳａについてはＭＯＳトランジスタＰ１のゲート電極とＭＯＳトランジスタＰ２のゲート電極との間の接続をオンオフし、スイッチ回路ＳｂについてはＭＯＳトランジスタＰ４のゲート電極とＭＯＳトランジスタＰ２のゲート電極との間の接続をオンオフできる。
【００５８】
スイッチ回路Ｓａについては、制御信号により高レベル（Ｈｉｇｈ）を入力してオンとするときは、クランプ回路２２のＭＯＳトランジスタＰ３（ソース電極に第１の電源電圧ＶDDが印加される）がＭＯＳトランジスタＰ１、Ｐ２のゲート電極を第１の電源電圧ＶDDに固定し、低レベル（Ｌｏｗ）を入力してオフとするときは、ＭＯＳトランジスタＰ３がＭＯＳトランジスタＰ１、Ｐ２のゲート電極を第１の電源電圧ＶDDから切り離し、ＭＯＳトランジスタＰ２をオフにする。
同様に、スイッチ回路Ｓｂについては、制御信号により高レベル（Ｈｉｇｈ）を入力してオンとするときは、クランプ回路２３のＭＯＳトランジスタＰ５（ソース電極に第１の電源電圧ＶDDが印加される）がＭＯＳトランジスタＰ４、Ｐ２のゲート電極を第１の電源電圧ＶDDに固定し、低レベル（Ｌｏｗ）を入力してオフとするときは、ＭＯＳトランジスタＰ５がＭＯＳトランジスタＰ４、Ｐ２のゲート電極を第１の電源電圧ＶDDから切り離し、ＭＯＳトランジスタＰ２をオフにする。
【００５９】
そこで、スイッチ回路Ｓａ、Ｓｂが何れもオンの場合、ＭＯＳトランジスタＰ１、Ｐ４のゲート電圧がＭＯＳトランジスタＰ２のゲート電圧に印加されるため、ＭＯＳトランジスタＰ２のソース電極−ドレイン電極間には、電流Ｉ２とＭＯＳトランジスタＰ１、Ｐ４の各増幅率とＭＯＳトランジスタＰ２の増幅率の和に比例した電流Ｉ３が流れ、これによりＬＥＤ４が点灯される。
【００６０】
又、スイッチ回路Ｓａがオンで、スイッチ回路Ｓｂがオフの場合、ＭＯＳトランジスタＰ２のソース電極−ドレイン電極間には電流Ｉ２とＭＯＳトランジスタＰ１の増幅率とＭＯＳトランジスタＰ２の増幅率の比に比例した電流Ｉ３が流れ、これによりＬＥＤ４が点灯される。但し、この場合の電流Ｉ３は先の両方がオンの場合よりも少なく、ＬＥＤ４は減光する。更に、スイッチ回路Ｓａがオフで、スイッチ回路Ｓｂがオンの場合、ＭＯＳトランジスタＰ２のソース電極−ドレイン電極間には電流Ｉ２とＭＯＳトランジスタＰ４の増幅率とＭＯＳトランジスタＰ２の増幅率の比に比例した電流Ｉ３が流れ、これによりＬＥＤ４が点灯される。但し、この場合の電流Ｉ３についても先の両方がオンの場合よりも少なく、ＬＥＤ４は減光する。
【００６１】
このとき、電圧制御回路では、少なくとも１系統の高レベル（Ｈｉｇｈ）の制御信号がＮＯＲ回路１２に入力されるため、ＮＯＲ回路１２からは低レベル（Ｌｏｗ）の信号（制御信号の排他的論理和信号）がゲートバイアス電圧として高耐圧Ｎ型ＭＯＳトランジスタＮ３に印加される。第２の電源電圧ＶSSがソース電極に印加されたＭＯＳトランジスタＮ３は、ゲートバイアス電圧が低いために駆動されず、ＭＯＳトランジスタＰ２を流れる電流Ｉ３が接続点ＮＤ６からＬＥＤ４に流れる。接続点ＮＤ４、ＮＤ５と接続点ＮＤ６との間には電流が流れない。このことから、第１の電源電圧ＶDDの印加部からＭＯＳトランジスタＰ２、接続点ＮＤ６、ＬＥＤ４を経由して第２の電源電圧ＶSSの印加部に至る経路は、第３電流経路と見なすことが出来る。因みに、同時に低レベル（Ｌｏｗ）の制御信号の排他的論理和信号（ゲートバイアス電圧）はインバータ１３に入力され、インバータ１３はそれを反転した高レベル（Ｈｉｇｈ）の制御信号をゲートバイアス電圧としてＭＯＳトランジスタＰ６のゲート電極に印加する。このとき、ＭＯＳトランジスタＰ６は駆動してＭＯＳトランジスタＰ２のゲートバイアス電圧が所定値以上となるように昇圧する。即ち、インバータ１３及びＭＯＳトランジスタＰ６は、スイッチ回路Ｓａ、Ｓｂの何れかがオンである場合、出力増幅段のＭＯＳトランジスタＰ２を安定動作させるための補間回路として働く。
【００６２】
更に、スイッチ回路Ｓａ、Ｓｂが何れもオフの場合、ＭＯＳトランジスタＰ２はオフとなり、第２カレントミラー回路２ｂには電流が流れず、ＬＥＤ４を消灯した状態となる。
このとき、電圧制御回路では、２系統の低レベル（Ｌｏｗ）の制御信号がＮＯＲ回路１２に入力されるため、ＮＯＲ回路１２からは高レベル（Ｈｉｇｈ）の制御信号の排他的論理和信号がゲートバイアス電圧として高耐圧Ｎ型ＭＯＳトランジスタＮ３に印加される。これにより、ＭＯＳトランジスタＮ３は駆動してドレイン電極側の電圧が第２の電源電圧ＶSSとほぼ一致し、ＬＥＤ４の両端電位差がほぼゼロとなり、リーク電流が発生しないように働く。このため、ＬＥＤ４はオンからオフへと制御されたときに高速消灯される。因みに、補間回路では、同時に高レベル（Ｈｉｇｈ）の制御信号の排他的論理和信号（ゲートバイアス電圧）がインバータ１３に入力され、インバータ１３はそれを反転した低レベル（Ｌｏｗ）の制御信号をゲートバイアス電圧としてＭＯＳトランジスタＰ６のゲート電極に印加する。このため、ＭＯＳトランジスタＰ６が駆動せずにＭＯＳトランジスタＰ２のゲートバイアス電圧は所定値未満となるように降圧される。
【００６３】
即ち、第２カレントミラー回路２ｂにおける出力電流Ｉ３は、補間回路のＭＯＳトランジスタＰ６による出力増幅段のＭＯＳトランジスタＰ２の昇圧機能を合わせれば、第１実施例の場合と同様になり、上述したスイッチ回路Ｓａ、Ｓｂのオンオフに応じて、電流Ｉ２とＭＯＳトランジスタＰ１、Ｐ４の各増幅率とＭＯＳトランジスタＰ２の増幅率の和の比、或いは電流Ｉ２とＭＯＳトランジスタＰ１、Ｐ２のβ比、或いは電流Ｉ２とＭＯＳトランジスタＰ４、Ｐ２のβ比の何れか一つにより決定されることになる。この電流Ｉ３によりＬＥＤ４を点灯する。
【００６４】
このように、第２実施形態の場合も、電流源８の電流値Ｉ１を第１カレントミラー回路１ａ、第２カレントミラー回路２ｂによって電流増幅して電流Ｉ３を得て、これにより出力回路７ｂからＬＥＤ４に可変値にできる電流を流して調光制御可能として点灯させることができ、しかも消灯時には同等に出力回路７ｂに設けられた電圧制御回路によりＬＥＤ４のリーク電流を抑制することができ、ＬＥＤ４を高速消灯できる。
又、第２実施形態の場合も、第１カレントミラー回路１ａおよび第２カレントミラー回路２ｂによってＬＥＤ４の駆動電流が制御されると共に、ＬＥＤ４の駆動停止時には電圧制御回路によってＬＥＤ４に大電流が発生することを防止できるため、従来、ＬＥＤ４と第１の電源電圧ＶDDとの間に介在されていた電流制限抵抗が不要となる。
【００６５】
更に、第２実施形態においても、回路全体を入力回路５ａと出力回路７ｂとに分割し、その分割位置を第１カレントミラー回路１ａの電圧経路上である第１電圧経路に設けるようにしたことにより、入力回路５ａと出力回路７ｂとを接続するための配線に寄生する抵抗成分の影響は受けなくなる。このため、ゲート電極アレイなどで構成する場合に、その入力回路５ａと出力回路７ｂとを自由な位置に配置してその両者を電気的に配線しても、配線に寄生する抵抗成分の影響は受けることなく、動作特性の低下を抑制し、所望の動作特性の維持が可能となる。従って、第２実施形態によっても、半導体基板上に各構成要素を配置して形成する場合に、動作特性の低下を抑制しつつ、各構成要素の配置の自由度を大きくできる。
【００６６】
尚、第２実施形態においても、回路全体を入力回路５ａと出力回路７ｂとに分割し、その分割位置を第１カレントミラー回路１ａの電圧経路上である第１電圧経路上に設けるようにした場合を説明したが、その分割位置を第２カレントミラー回路２ｂの電圧経路である第２電圧経路上に設けるようにしても良い。特にＭＯＳトランジスタＰ２、Ｎ３は、半導体装置外部に直接接続され、且つその他のＭＯＳトランジスタＮ１、Ｎ２、Ｐ１、Ｐ３、Ｐ４、Ｐ５、Ｐ６と比べて大きな電流が流れるため、一般に専用の領域に配置されることが多い。このことからもＭＯＳトランジスタＰ１に対してＭＯＳトランジスタＰ４、Ｐ２の配置される領域は離れていることになるが、上記理由から動作特性への影響を排除できる。
【００６７】
（第３実施形態）
本発明の第３実施形態に係る電流負荷駆動回路は、図３に示すように、ゲート電極同士が接続された一対のＰ型ＭＯＳトランジスタＰ１、Ｐ２を備えた第１カレントミラー回路１ｂと、インバータ（ＮＯＴ回路）１０ａ及び伝送ゲート９ａから成る第１のスイッチ回路Ｓａ、インバータ（ＮＯＴ回路）１０ｂ及び伝送ゲート９ｂから成る第２のスイッチ回路Ｓｂ、並びにスイッチ回路Ｓａに接続されたクランプ回路２４として働くＮ型ＭＯＳトランジスタＮ３、スイッチ回路Ｓｂに接続されたクランプ回路２５として働くＮ型ＭＯＳトランジスタＮ５を備える他、ゲート電極同士がスイッチ回路Ｓａの伝送ゲート９ａを介在させて接続された一対のＮ型ＭＯＳトランジスタＮ１及びＮ型ＭＯＳトランジスタＮ２、Ｎ型ＭＯＳトランジスタＮ１のゲート電極に対してスイッチ回路Ｓｂの伝送ゲート９ｂを介在させてゲート電極が接続されたＮ型ＭＯＳトランジスタＮ４を備えた第２カレントミラー回路２ｃと、ＮＡＮＤ回路１４及び高耐圧Ｐ型ＭＯＳトランジスタＰ３を備えると共に、制御端子Ｔ１、Ｔ２を介して外部から与えられる制御信号に応じて電流負荷（ＬＥＤ４）における固定電圧の入力端と逆側の端子に印加される電圧を制御する電圧制御回路と、を備えて構成され、ＩＣ用デバイス側から観てＬＥＤ４に対して電流を引き込む形式のシンク電流によりＬＥＤ４を直接駆動する回路である。
【００６８】
このうち、第１カレントミラー回路１ｂにおいて、ＭＯＳトランジスタＰ１については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極が電流源（定電流源）８を介在して第２の電源電圧ＶSSに接続されると共に、ドレイン電極及びゲート電極が結線されている。ＭＯＳトランジスタＰ２については、ソース電極が第１の電源電圧ＶDDに接続され、ゲート電極がＭＯＳトランジスタＰ１のゲート電極に接続されている。
【００６９】
第２カレントミラー回路２ｃにおいて、ＭＯＳトランジスタＮ１については、ソース電極が第２の電源電圧ＶSSに接続され、ドレイン電極がＭＯＳトランジスタＰ２のドレイン電極と接続されている。ＭＯＳトランジスタＮ２については、ソース電極が第２の電源電圧ＶSSに接続され、ドレイン電極がＬＥＤ４に接続されている。尚、ＬＥＤ４の残りの端子は第１の電源電圧ＶDDに接続される。クランプ回路２４となるＭＯＳトランジスタＮ３については、ソース電極が第２の電源電圧ＶSSに接続され、ドレイン電極がＭＯＳトランジスタＮ２のゲート電極とスイッチ回路Ｓａの伝送ゲート９ａとの接続線に接続され、ゲート電極がスイッチ回路Ｓａの互いに接続されたインバータ１０ａ及び伝送ゲート９ａに接続されると共に、制御端子Ｔ１に接続されている。ＭＯＳトランジスタＮ４については、ソース電極が第２の電源電圧ＶSSに接続され、ドレイン電極がＬＥＤ４に接続されている。クランプ回路２５となるＭＯＳトランジスタＮ５については、ソース電極が第２の電源電圧ＶSSに接続され、ドレイン電極がＭＯＳトランジスタＮ４のゲート電極とスイッチ回路Ｓｂの伝送ゲート９ｂとの接続線に接続され、ゲート電極がスイッチ回路Ｓｂの互いに接続されたインバータ１０ｂ及び伝送ゲート９ｂに接続されると共に、制御端子Ｔ２に接続されている。
【００７０】
電圧制御回路において、高耐圧Ｐ型ＭＯＳトランジスタＰ３については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極がＭＯＳトランジスタＮ２、Ｎ４のドレイン電極及びＬＥＤ４に接続され（ＬＥＤ４の一端は高耐圧Ｐ型ＭＯＳトランジスタＰ３のドレイン電極及びＭＯＳトランジスタＮ２、Ｎ４のドレイン電極の接続線に接続される）、ゲート電極がＮＯＲ回路１２の出力側に接続されている。ＮＯＲ回路１２の入力側には制御端子Ｔ１、Ｔ２が接続されている。ＮＯＲ回路１２は、制御端子Ｔ１、Ｔ２を介して外部から与えられる制御信号の排他的論理和信号を出力して高耐圧Ｐ型ＭＯＳトランジスタＰ３へゲートバイアス電圧として印加する。
【００７１】
次に、第３実施形態の具体的な説明をするのに先立って、本発明の構成の基本的な考え方について、第３実施形態を参照して説明する。
第３実施形態は、図３に示すように、ＭＯＳトランジスタＰ１のドレイン電極には電流源８が接続点ＮＤ１を介在させて直列接続されており、接続点ＮＤ１には接続点ＮＤ２を介してＭＯＳトランジスタＰ１、Ｐ２のゲート電極に接続されており、接続点ＮＤ１には電流Ｉ１が流れる第１電流経路が存在する。
又、ＭＯＳトランジスタＰ２のドレイン電極とＭＯＳトランジスタＮ１のドレイン電極とが接続点ＮＤ３を介在させて直列接続されており、接続点ＮＤ３は結線部分を含んで伝送ゲート９ａ及び接続点ＮＤ４を介してＭＯＳトランジスタＮ１、Ｎ２のゲート電極に接続されると共に、伝送ゲート９ｂ及び接続点ＮＤ５を介してＭＯＳトランジスタＮ１、Ｎ４のゲート電極に接続されており、接続点ＮＤ３には電流Ｉ２が流れる第２電流経路が存在する。
【００７２】
更に、ＭＯＳトランジスタＮ４のドレイン電極とＬＥＤ４とが接続点ＮＤ６を介在させて直列接続されており、接続点ＮＤ６には電流Ｉ３が流れる第３電流経路が存在する。
加えて、第３実施形態は、ＭＯＳトランジスタＰ１、Ｐ２のゲート電極同士を電気的に接続した経路であって、上記第１電流経路に電流Ｉ１が流れた結果として生成される電圧のみが意味を持つ第１電圧経路と、ＭＯＳトランジスタＮ１、Ｎ２、或いはＭＯＳトランジスタＮ１、Ｎ４のゲート電極同士を電気的に接続した経路であって、上記第２電流経路に電流Ｉ２が流れた結果として生成される電圧のみが意味を持つ第２電圧経路と、を含んでいる。
【００７３】
このような電流経路と電圧経路とを含む回路を、半導体基板上等に作成する場合、電流経路と電圧経路ではＭＯＳトランジスタ（能動素子）等の他に内部配線をそれぞれ含むことになる。
こうした場合、電流経路では、内部配線の長さが長くなると、内部配線に伴う配線抵抗や寄生容量によって動作特性が低下する恐れがある。一方、電圧経路では、その経路の終端は極めて高い抵抗値で終端されているとみなせるので、経路に寄生する抵抗の影響は無視でき、内部配線の長さが長くなっても動作特性が低下する恐れは殆どない。
【００７４】
そこで、第３実施形態では、半導体基板上等に作成する際、動作特性の低下をできるだけ抑制しつつ、各構成要素の配置の自由度を大きくするために、回路全体を分割又は分離するようにし、その分割又は分離のための境界を電圧経路上に設けるようにした。
このような基本的な考えに基づき、第３実施形態では、回路全体を入力回路と出力回路とに分割または分離するようにし、その分割位置または分離位置を第１カレントミラー回路１ｂの電圧経路である第１電圧経路上に設けるようにした。具体的には、ゲートアレイ等によって半導体基板上に作成される際、入力回路５ｂと出力回路７ｃとを分割した形態で半導体基板上にそれぞれ作成し、その入力回路５ｂと出力回路７ｃとの分割位置を内部配線によって電気的に接続するようにした。
【００７５】
以下、第３実施形態の各部の動作について説明する。第１カレントミラー回路１ｂでは、第１の電源電圧ＶDDがＭＯＳトランジスタＰ１、Ｐ２のソース電極にそれぞれ印加され、ＭＯＳトランジスタＰ１のドレイン電極に接続された電流源８の電流Ｉ１が接続点ＮＤ１を流れ、ＭＯＳトランジスタＰ１、Ｐ２の増幅率により決定される乗数倍に増幅して電流Ｉ２として出力する。
第２カレントミラー回路２ｃは、第１カレントミラー回路１ｂの出力電流Ｉ２をそれぞれソース電極に第２の電源電圧ＶSSが印加されたＭＯＳトランジスタＮ１、Ｎ２、Ｎ４の増幅率により決定される乗数倍に増幅して電流Ｉ３として出力し、この電流Ｉ３によってＬＥＤ４を点灯する。
【００７６】
ここで、スイッチ回路Ｓａ、Ｓｂは、それぞれ制御端子Ｔ１、Ｔ２に入力された制御信号によって、ＭＯＳトランジスタＮ１のゲート電極と、ＭＯＳトランジスタＮ２，Ｎ４それぞれのゲート電極との間の接続をオンオフする。クランプ回路２４として働くＭＯＳトランジスタＮ３は、制御端子Ｔ１に入力された制御信号をインバータ１０ａで反転した信号により駆動され、ＭＯＳトランジスタＮ１、Ｎ２の各ゲート電極を第１の電源電圧ＶDDに固定する。同様に、クランプ回路２５として働くＭＯＳトランジスタＮ５は、制御端子Ｔ２に入力された制御信号をインバータ１０ｂで反転した信号により駆動され、ＭＯＳトランジスタＮ１、Ｎ４のゲート電極を第１の電源電圧ＶDDに固定する。伝送ゲート９ａ、９ｂには、導通状態においてもそれを構成するＭＯＳトランジスタにオン抵抗が存在するが、接続点ＮＤ３からスイッチ回路Ｓａ、Ｓｂ経由で接続点ＮＤ４、ＮＤ５を介在してＭＯＳトランジスタＮ１及びＭＯＳトランジスタＮ２、或いはＭＯＳトランジスタＮ１及びＭＯＳトランジスタＮ４のゲート電極に至る経路は電圧経路であるため、動作特性に影響は生じない。これらの制御端子Ｔ１、クランプ回路２４となるＮ型ＭＯＳトランジスタＮ３、及びスイッチ回路Ｓａと、制御端子Ｔ２、クランプ回路２５となるＮ型ＭＯＳトランジスタＮ５、及びスイッチ回路Ｓｂとは、外部から与えられる制御信号に応じて別個に制御できるもので、機能面では協働してＬＥＤ４を流れる電流量を制御する制御回路（調光制御回路）となる。
【００７７】
又、電圧制御回路では、制御端子Ｔ１、Ｔ２に入力された制御信号をＮＯＲ回路１２で排他的論理和演算した信号（制御信号の排他的論理和信号）をゲートバイアス電圧として入力した高耐圧Ｐ型ＭＯＳトランジスタＰ３が、ＬＥＤ４の接続点ＮＤ６側の端子へ印加される電圧を他端側の電圧ＶSSと一致させるように働く。即ち、高耐圧Ｐ型ＭＯＳトランジスタＰ３には、第１の電源電圧ＶDDがソース電極に印加されており、ＮＯＲ回路１２からの排他的論理和信号出力のゲートバイアス電圧で駆動されたとき、高耐圧Ｐ型ＭＯＳトランジスタＰ３のソース・ドレイン間が導通した状態となるため、高耐圧Ｐ型ＭＯＳトランジスタＰ３のドレイン側の電圧は、ほぼソース電圧（第１の電源電圧ＶDD）に一致した状態となる。そのため、ＬＥＤ４がオンからオフへと制御されたときに、ＬＥＤ４の両端電圧が瞬時に一致した状態とされ、リーク電流の発生が抑制されるため、ＬＥＤ４の高速遮断（高速消灯）が行われる。
【００７８】
即ち、第３実施形態の電流負荷駆動回路においても、ＬＥＤ４の両端電位差を設定した電圧値（ここでは０［Ｖ］）に制御することができ、ＬＥＤ４をオンからオフにしたときに、ＬＥＤ４に発生するリーク電流を抑制して高速遮断（高速消灯）できるようにしたものである。
ところで、第３実施形態の電流負荷駆動回路に使用される各種デバイスについて、例えば第１カレントミラー回路１ｂにおけるＭＯＳトランジスタＰ１、Ｐ２と、第２カレントミラー回路２ｃにおけるＭＯＳトランジスタＮ１、Ｎ３、Ｎ５とは、電流負荷駆動回路における高耐圧Ｐ型ＭＯＳトランジスタＰ３や出力回路７ｃにおける出力増幅段となるＭＯＳトランジスタＮ２、Ｎ４よりも低耐圧、低耐電流のタイプであるため、半導体基板上で作成する場合には制御端子Ｔ１、Ｔ２を含めた高耐圧、高耐電流のデバイスをその他のデバイスにおける外側の周辺部分に配置（高耐圧、高耐電流の部品を低耐圧、低耐電流の部品の外周囲に配備）すれば、ＭＯＳトランジスタＮ２、Ｎ４やＭＯＳトランジスタＰ３に対する駆動時に生じるリーク電流が回路内へ及ぼす影響や、或いは外部から混入するノイズの影響を十分に回避できるために好ましい。
【００７９】
次に、このような構成からなる第３実施形態の動作例について、図３を参照して詳細に説明する。
ここで、電流源８の電流値がＩ１であるとすると、第１カレントミラー回路１ｂにおいては、キルヒホッフの法則より、接続点ＮＤ１では電流源８により流出する電流量と同じ電流が流入することになる。しかし、接続点ＮＤ１に接続されているのは接続点ＮＤ２を介在させたＭＯＳトランジスタＰ１、Ｐ２のゲート電極でのみであり、その終端抵抗値が極めて大きいため、接続点ＮＤ２から接続点ＮＤ１への電流は発生しない。その結果、第１カレントミラー回路１ｂを構成するＭＯＳトランジスタＰ１のソース電極−ドレイン電極間には、電流源８で決定された電流Ｉ１が流れることになる。このことから、第１の電源電圧ＶDDの印加部からＭＯＳトランジスタＰ１、接続点ＮＤ１、電流源８を経由して第２の電源電圧ＶSSの印加部に至る経路は、第１電流経路と見なすことが出来る。
【００８０】
一方、接続点ＮＤ１から接続点ＮＤ２を介してＭＯＳトランジスタＰ１、Ｐ２のゲート電極に至る経路では、電流が流れることは無い。電流Ｉ１がＭＯＳトランジスタＰ１のソース電極−ドレイン電極間に流れると、ＭＯＳトランジスタＰ１のオン抵抗により電圧降下が発生するため、接続点ＮＤ１に電圧が発生する。この電圧降下により発生した電圧が接続点ＮＤ２を介してＭＯＳトランジスタＰ１のゲート電極に印加される。このため、ＭＯＳトランジスタＰ１では、ゲート電極の電圧と、これによるオン抵抗とにより、ＭＯＳトランジスタＰ１の任意の動作点で安定する。このため、接続点ＮＤ１から接続点ＮＤ２を経由する経路は、その経路の電圧のみが動作に影響を与えるため、第１電圧経路と見なすことが出来、ＭＯＳトランジスタＰ１の電圧降下分の電圧が、ＭＯＳトランジスタＰ２のゲート電極へ印加される。
【００８１】
ＭＯＳトランジスタＰ１、Ｐ２において、ＭＯＳトランジスタＰ１の閾値電圧をＶＴＰ１、ＭＯＳトランジスタＰ１のゲート電極−ソース電極間の電圧をＶＧＳＰ１、ＭＯＳトランジスタＰ１の増幅率をβＰ１とすると、電流Ｉ１はＩ１＝（βＰ１／２）×（ＶＧＳＰ１−ＶＴＰ１）2なる関係で表わされる。
又、ＭＯＳトランジスタＰ２の閾値電圧をＶＴＰ２、ＭＯＳトランジスタＰ２のゲート電極−ソース電極間の電圧をＶＧＳＰ２、ＭＯＳトランジスタＰ２の増幅率をβＰ２とすると、電流Ｉ２はＩ２＝(βＰ２／２)×（ＶＧＳＰ２−ＶＴＰ２）2なる関係で表わされる。ＭＯＳトランジスタＰ１、Ｐ２が同一特性のＭＯＳトランジスタであると、ＶＴＰ１＝ＶＴＰ２であり、ＭＯＳトランジスタＰ１のドレイン電極とゲート電極と、ＭＯＳトランジスタＰ２のゲート電極の電位は同一であるので、ＶＧＳＰ１＝ＶＧＳＰ２となるため、電流増幅率Ｉ２／Ｉ１はＩ２／Ｉ１＝βＰ２／βＰ１なる関係で表わされる。
【００８２】
これにより、第１カレントミラー回路１ｂにおける電流Ｉ２は、電流Ｉ１とＭＯＳトランジスタＰ１、Ｐ２のβ比とにより決定されることになる。
第２カレントミラー回路２ｃにおいては、キルヒホッフの法則により、接続点ＮＤ３ではＭＯＳトランジスタＰ２により流入する電流量Ｉ２と同じ電流が流出することになる。しかし接続点ＮＤ３に接続されているのはスイッチ回路Ｓａを介在させた接続点ＮＤ４を含むＭＯＳトランジスタＮ１、Ｎ２のゲート電極、或いはスイッチ回路Ｓｂを介在させた接続点ＮＤ５を含むＭＯＳトランジスタＮ４のゲート電極であり、その終端抵抗値が極めて大きいため、接続点ＮＤ４、ＮＤ５から接続点ＮＤ３への電流は発生しない。その結果、ＭＯＳトランジスタＮ１のドレイン電極−ソース電極間には、ＭＯＳトランジスタＰ２で決定された電流Ｉ２が流れることになる。このことから、第１の電源電圧ＶDDの印加部からＭＯＳトランジスタＰ２、接続点ＮＤ３、ＭＯＳトランジスタＮ１を経由して第２の電源電圧ＶSSの印加部に至る経路は、第２電流経路と見なすことが出来る。
【００８３】
他方、接続点ＮＤ３からスイッチ回路Ｓａを経由して接続点ＮＤ４を介してＭＯＳトランジスタＮ１、Ｎ２のゲート電極に至る経路と、接続点ＮＤ３からスイッチ回路Ｓｂを経由して接続点ＮＤ５を介してＭＯＳトランジスタＮ１、Ｎ４のゲート電極に至る経路とでは、電流が流れることは無い。電流Ｉ２がＭＯＳトランジスタＮ１のドレイン電極−ソース電極間に流れると、ＭＯＳトランジスタＮ１のオン抵抗により電圧降下が発生するため、接続点ＮＤ３に電圧が発生する。この電圧降下により発生した電圧がスイッチ回路Ｓａ、Ｓｂを経由してＭＯＳトランジスタＮ１のゲート電極に印加される。ＭＯＳトランジスタＮ１では、ゲート電極の電圧と、これによるオン抵抗とにより、ＭＯＳトランジスタＮ１の任意の動作点で安定する。このため、接続点ＮＤ３からスイッチ回路Ｓａ、Ｓｂを介在して接続点ＮＤ４、ＮＤ５を経由する経路は、その経路の電圧のみが動作に影響を与えるため、第２電圧経路と見なすことが出来、ＭＯＳトランジスタＮ１による電圧降下分の電圧がＭＯＳトランジスタＮ２、Ｎ４のゲート電極へ印加される。
【００８４】
尚、ここでは電圧経路を説明するため、接続点ＮＤ３、接続点ＮＤ４、及び接続点ＮＤ５の電圧の関係を上記の通り説明したが、本実施形態においては、ＭＯＳトランジスタＮ１、Ｎ２、Ｎ４のそれぞれのゲート電極の電圧がスイッチ回路Ｓａ、Ｓｂのオンオフに伴い、ＭＯＳトランジスタＮ３、Ｎ５によってそれぞれクランプされる構成である。
スイッチ回路Ｓａ、Ｓｂは、それぞれ制御端子Ｔ１、Ｔ２に入力された制御信号によって、スイッチ回路ＳａについてはＭＯＳトランジスタＮ１のゲート電極とＭＯＳトランジスタＮ２のゲート電極との間の接続をオンオフし、スイッチ回路ＳｂについてはＭＯＳトランジスタＮ１のゲート電極とＭＯＳトランジスタＮ４のゲート電極との間の接続をオンオフできる。
【００８５】
スイッチ回路Ｓａについては、制御信号により高レベル（Ｈｉｇｈ）を入力してオンとするときは、クランプ回路２４のＭＯＳトランジスタＮ３（ソース電極に第２の電源電圧ＶSSが印加される）がＭＯＳトランジスタＮ１、Ｎ２のゲート電極を第１の電源電圧ＶDDに固定し、低レベル（Ｌｏｗ）を入力してオフとするときは、ＭＯＳトランジスタＮ３がＭＯＳトランジスタＮ１、Ｎ２のゲート電極を第１の電源電圧ＶDDから切り離し、ＭＯＳトランジスタＮ２をオフにする。
同様に、スイッチ回路Ｓｂについては、制御信号により高レベル（Ｈｉｇｈ）を入力してオンとするときは、クランプ回路２５のＭＯＳトランジスタＮ５（ソース電極に第２の電源電圧ＶSSが印加される）がＭＯＳトランジスタＮ１、Ｎ４のゲート電極を第２の電源電圧ＶSSに固定し、低レベル（Ｌｏｗ）を入力してオフとするときは、ＭＯＳトランジスタＮ５がＭＯＳトランジスタＮ１、Ｎ４のゲート電極を第１の電源電圧ＶDDから切り離し、ＭＯＳトランジスタＮ４をオフにする。
【００８６】
そこで、スイッチ回路Ｓａ、Ｓｂが何れもオンの場合、ＭＯＳトランジスタＮ１のゲート電圧がＭＯＳトランジスタＮ２、Ｎ４のゲート電圧にそれぞれ印加されるため、ＭＯＳトランジスタＮ２、Ｎ４のドレイン電極−ソース電極間には、電流Ｉ２とＭＯＳトランジスタＮ１の増幅率とＭＯＳトランジスタＮ２、Ｎ４の各増幅率の和に比例した電流Ｉ３が流れ、これによりＬＥＤ４が点灯される。
【００８７】
また、スイッチ回路Ｓａがオンで、スイッチ回路Ｓｂがオフの場合、ＭＯＳトランジスタＮ２のドレイン電極−ソース電極間には電流Ｉ２とＭＯＳトランジスタＮ１の増幅率とＭＯＳトランジスタＮ２の増幅率の比に比例した電流Ｉ３が流れ、これによりＬＥＤ４が点灯される。但し、この場合の電流Ｉ３は先の両方がオンの場合よりも少なく、ＬＥＤ４は減光する。更に、スイッチ回路Ｓａがオフで、スイッチ回路Ｓｂがオンの場合、ＭＯＳトランジスタＮ４のドレイン電極−ソース電極間には電流Ｉ２とＭＯＳトランジスタＮ１の増幅率とＭＯＳトランジスタＮ４の増幅率の比に比例した電流Ｉ３が流れ、これによりＬＥＤ４が点灯される。但し、この場合の電流Ｉ３についても先の両方がオンの場合よりも少なく、ＬＥＤ４は減光する。
【００８８】
このとき、電圧制御回路では、少なくとも１系統の高レベル（Ｈｉｇｈ）の制御信号がＮＯＲ回路１２に入力されることになるため、ＮＯＲ回路１２からは低レベル（Ｌｏｗ）の信号（制御信号の排他的論理和信号）がゲートバイアス電圧として高耐圧Ｐ型ＭＯＳトランジスタＰ３に印加される。第１の電源電圧ＶDDがソース電極に印加されたＭＯＳトランジスタＰ３は、ゲートバイアス電圧が低いために駆動されず、ＭＯＳトランジスタＮ２、Ｎ４で決まる電流Ｉ３がＬＥＤ４から接続点ＮＤ６を介してＭＯＳトランジスタＮ４に流れる。接続点ＮＤ４、ＮＤ５と接続点ＮＤ６との間には電流が流れない。このことから、第１の電源電圧ＶDDの印加部からＭＯＳトランジスタＰ３、接続点ＮＤ６、ＭＯＳトランジスタＮ２、Ｎ４を経由して第２の電源電圧ＶSSの印加部に至る経路は、第３電流経路と見なすことが出来る。
【００８９】
更に、スイッチ回路Ｓａ、Ｓｂが何れもオフの場合、ＭＯＳトランジスタＮ２、Ｎ４は何れもオフとなり、第２カレントミラー回路２ｃには電流Ｉ３が流れず、ＬＥＤ４を消灯した状態となる。
このとき、電圧制御回路では、２系統の低レベル（Ｌｏｗ）の制御信号がＮＯＲ回路１２に入力されるため、ＮＯＲ回路１２からは高レベル（Ｈｉｇｈ）の信号（制御信号の排他的論理和信号）がゲートバイアス電圧として高耐圧Ｐ型ＭＯＳトランジスタＰ３に印加される。これにより、ＭＯＳトランジスタＰ３は駆動してドレイン電極側の電圧が第１の電源電圧ＶDDとほぼ一致し、ＬＥＤ４の両端電位差がほぼゼロとなり、リーク電流が発生しないように働く。このため、ＬＥＤ４はオンからオフへと制御されたときに高速消灯される。
【００９０】
ＭＯＳトランジスタＮ１、Ｎ２、Ｎ４において、ＭＯＳトランジスタＮ１の閾値電圧をＶＴＮ１、ＭＯＳトランジスタＮ１のゲート電極−ソース電極間の電圧をＶＧＳＮ１、ＭＯＳトランジスタＮ１の増幅率をβＮ１とすると、電流Ｉ２はＩ２＝（βＮ１／２）×（ＶＧＳＮ１−ＶＴＮ１）2なる関係で表わされる。
また、ＭＯＳトランジスタＮ２の閾値電圧をＶＴＮ２、ＭＯＳトランジスタＮ２のゲート電極−ソース電極間の電圧をＶＧＳＮ２、ＭＯＳトランジスタＮ２の増幅率をβＮ２とすると、ＭＯＳトランジスタＮ２によって流れる電流Ｉ３はＩ３＝（βＮ２／２）×（ＶＧＳＮ２−ＶＴＮ２）2なる関係で表わされる。
【００９１】
同様に、ＭＯＳトランジスタＮ４の閾値電圧をＶＴＮ４、ＭＯＳトランジスタＮ４のゲート電極−ソース電極間の電圧をＶＧＳＮ４、ＭＯＳトランジスタＮ４の増幅率をβＮ４とすると、ＭＯＳトランジスタＮ４によって流れる電流Ｉ３はＩ３＝（βＮ４／２）×（ＶＧＳＮ４−ＶＴＮ４）2なる関係で表わされる。
ＭＯＳトランジスタＮ１、Ｎ２、Ｎ４が同一特性のＭＯＳトランジスタであると、ＶＴＮ１＝ＶＴＮ２＝ＶＴＮ４であり、ＭＯＳトランジスタＮ１のドレイン電極とゲート電極と、ＭＯＳトランジスタＮ２、Ｎ４のゲート電極の電位は同一であるので、ＶＧＳＮ１＝ＶＧＳＮ２＝ＶＧＳＮ４となるため、電流増幅率Ｉ３／Ｉ２はＩ３／Ｉ２＝βＮ２／βＮ１＋βＮ４／βＮ４、βＮ２／βＮ１又はβＮ４／βＮ４なる関係で表わされる。
【００９２】
これにより、第２カレントミラー回路２ｃにおける出力電流Ｉ３は、上述したスイッチ回路Ｓａ、Ｓｂのオンオフに応じて、電流Ｉ２とＭＯＳトランジスタＮ１の増幅率とＭＯＳトランジスタＮ２、Ｎ４の各増幅率の和の比、或いは電流Ｉ２とＭＯＳトランジスタＮ１、Ｎ２のβ比、或いは電流Ｉ２とＭＯＳトランジスタＮ１、Ｎ４のβ比の何れか一つにより決定されることになる。この電流Ｉ３によりＬＥＤ４を点灯する。
例えば電流源８の電流Ｉ１が１ｍＡで、ＭＯＳトランジスタＰ１、Ｐ２の増幅率が同じであり、ＭＯＳトランジスタＮ２、Ｎ４の増幅率がＭＯＳトランジスタＮ１の増幅率の１０倍とした条件下では、ＭＯＳトランジスタＮ２、Ｎ４に流れる電流Ｉ３は何れも１０ｍＡとなり、スイッチ回路Ｓａ、Ｓｂが何れもオンのときには２０ｍＡとなり、この電流によってＬＥＤ４が点灯される。
【００９３】
このように、第３実施形態では、電流源８の電流値Ｉ１を第１カレントミラー回路１ｂ、第２カレントミラー回路２ｃによって電流増幅して電流Ｉ３を得て、これにより出力回路７ｃからＬＥＤ４に可変値にできる電流を流して調光制御可能として点灯させることができ、しかも消灯時には同等に出力回路７ｃに設けられた電圧制御回路によりＬＥＤ４のリーク電流を抑制することができ、ＬＥＤ４を高速消灯できる。
又、第３実施形態の場合、第１カレントミラー回路１ａおよび第２カレントミラー回路２ｃによってＬＥＤ４の駆動電流が制御されると共に、ＬＥＤ４の駆動停止時には電圧制御回路によってＬＥＤ４に大電流が発生することを防止できるため、従来、ＬＥＤ４と第１の電源電圧ＶDDとの間に介在されていた電流制限抵抗が不要となる。
【００９４】
更に、第３実施形態では、回路全体を入力回路５ｂと出力回路７ｃとに分割し、その分割位置を第１カレントミラー回路１ｂの電圧経路上である第１電圧経路に設けるようにしたことにより、入力回路５ｂと出力回路７ｃとを接続するための配線に寄生する抵抗成分の影響は受けなくなる。このため、ゲート電極アレイなどで構成する場合に、その入力回路５ａと出力回路７ａとを自由な位置に配置してその両者を電気的に配線しても、配線に寄生する抵抗成分の影響は受けることなく、動作特性の低下を抑制し、所望の動作特性の維持が可能となる。従って、第１実施形態によれば、半導体基板上に各構成要素を配置して形成する場合に、動作特性の低下を抑制しつつ、各構成要素の配置の自由度を大きくできる。
【００９５】
尚、第３実施形態では、回路全体を入力回路５ｂと出力回路７ｃとに分割し、その分割位置を第１カレントミラー回路１ｂの電圧経路上である第１電圧経路上に設けるようにした場合を説明したが、その分割位置を第２カレントミラー回路２ｃの電圧経路である第２電圧経路上に設けるようにしても良い。特にＭＯＳトランジスタＮ２、Ｎ４、Ｐ３は、半導体装置外部に直接接続され、且つその他のＭＯＳトランジスタＰ１、Ｐ２、Ｎ１、Ｎ３、Ｎ５と比べて大きな電流が流れるため、一般に専用の領域に配置されることが多い。このことからもＭＯＳトランジスタＮ１に対してＭＯＳトランジスタＮ２、Ｎ４の配置される領域は離れていることになるが、上記理由から動作特性への影響を排除できる。
【００９６】
（第４実施形態）
本発明の第４実施形態に係る電流負荷駆動回路は、図４に示すように、第３実施形態に係る電流負荷駆動回路の基本機能がそのまま得られるように、出力回路７ｃに代用される出力回路７ｄにおける第２カレントミラー回路２ｄの細部構成を変更したものである。
この第２カレントミラー回路２ｄは、インバータ（ＮＯＴ回路）１０ａ及び伝送ゲート９ａから成る第１のスイッチ回路Ｓａ、インバータ（ＮＯＴ回路）１０ｂ及び伝送ゲート９ｂから成る第２のスイッチ回路Ｓｂ、並びにスイッチ回路Ｓａに接続されたクランプ回路２６として働くＰ型ＭＯＳトランジスタＰ４、スイッチ回路Ｓｂに接続されたクランプ回路２７として働くＮ型ＭＯＳトランジスタＮ４を備える他、ゲート電極同士がスイッチ回路Ｓａの伝送ゲート９ａを介在させて接続された一対のＮ型ＭＯＳトランジスタＮ１及びＮ型ＭＯＳトランジスタＮ２、Ｎ型ＭＯＳトランジスタＮ２のゲート電極に対してスイッチ回路Ｓｂの伝送ゲート９ｂを介在させてゲート電極が接続されたＮ型ＭＯＳトランジスタＮ３、電圧制御回路におけるＮＯＲ回路１２の出力側に接続されたインバータ（ＮＯＴ回路）１３、インバータ１３の出力側にゲート電極が接続されたＮ型ＭＯＳトランジスタＮ５を備えて構成される。
【００９７】
このうち、ＭＯＳトランジスタＮ１については、ソース電極が第２の電源電圧ＶSSに接続され、ドレイン電極がＭＯＳトランジスタＰ２のドレイン電極と接続されている。クランプ回路２６となるＭＯＳトランジスタＰ４については、ドレイン電極が第２の電源電圧ＶSSに接続され、ソース電極がＭＯＳトランジスタＮ１のゲート電極とスイッチ回路Ｓａの伝送ゲート９ａとの接続線に接続され、ゲート電極がスイッチ回路Ｓａの互いに接続されたインバータ１０ａ及び伝送ゲート９ａに接続されると共に、制御端子Ｔ１に接続されている。
【００９８】
クランプ回路２７となるＭＯＳトランジスタＮ４については、ソース電極が第２の電源電圧ＶSSに接続され、ドレイン電極がＭＯＳトランジスタＮ３のゲート電極とスイッチ回路Ｓｂの伝送ゲート９ｂとの接続線に接続され、ゲート電極がスイッチ回路Ｓｂの互いに接続されたインバータ１０ｂ及び伝送ゲート９ｂに接続されると共に、制御端子Ｔ２に接続されている。
ＭＯＳトランジスタＮ３については、ソース電極が第２の電源電圧ＶSSに接続され、ドレイン電極がＭＯＳトランジスタＮ１のドレイン電極とＭＯＳトランジスタＮ５のドレイン電極との結線、及び伝送ゲート９ａに接続されると共に、ＭＯＳトランジスタＮ２のゲート電極と伝送ゲート９ｂとの結線に接続されている。
【００９９】
ＭＯＳトランジスタＮ２については、ソース電極が第２の電源電圧ＶSSに接続され、ドレイン電極がＬＥＤ４に接続され、ゲート電極が伝送ゲート９ｂとの結線に接続されている。尚、ＬＥＤ４の残りの端子は第１の電源電圧ＶDDに接続される。
ＭＯＳトランジスタＮ５については、ソース電極が第２の電源電圧ＶSSに接続され、ドレイン電極がＭＯＳトランジスタＮ２のゲート電極と伝送ゲート９ｂとの結線に接続され、ゲート電極がインバータ１３の出力側（インバータ１３の入力側はＮＯＲ回路１２の出力側と高耐圧Ｐ型ＭＯＳトランジスタＰ３のゲート電極との結線に接続される）に接続されている。
【０１００】
電圧制御回路において、高耐圧Ｐ型ＭＯＳトランジスタＰ３については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極がＭＯＳトランジスタＮ２のドレイン電極及びＬＥＤ４に接続され（ＬＥＤ４の一端は高耐圧Ｐ型ＭＯＳトランジスタＰ３のドレイン電極及びＭＯＳトランジスタＮ２のドレイン電極の接続線に接続される）、ゲート電極がＮＯＲ回路１２の出力側に接続されている。ＮＯＲ回路１２の入力側には、制御端子Ｔ１、Ｔ２が接続されている。ＮＯＲ回路１２は、制御端子Ｔ１、Ｔ２を介して外部から与えられる制御信号の排他的論理和信号を出力して高耐圧Ｐ型ＭＯＳトランジスタＰ３へゲートバイアス電圧として印加する。
【０１０１】
以下、第４実施形態の各部の動作について説明する。第１カレントミラー回路１ｂの動作は第３実施例で説明した場合と同様であり、ＭＯＳトランジスタＰ１、Ｐ２の増幅率により決定される乗数倍に増幅して電流Ｉ２を出力する。
第２カレントミラー回路２ｄは、第１カレントミラー回路１ｂの出力電流Ｉ２をそれぞれソース電極に第２の電源電圧ＶSSが印加されたＭＯＳトランジスタＮ１、Ｎ２、Ｎ３の増幅率により決定される乗数倍に増幅して電流Ｉ３として出力し、この電流Ｉ３によってＬＥＤ４を点灯する。
【０１０２】
ここでのスイッチ回路Ｓａ、Ｓｂは、それぞれ制御端子Ｔ１、Ｔ２に入力された制御信号によって、ＭＯＳトランジスタＮ１、Ｎ３のゲート電極とドレイン電極との間の接続をオンオフする。クランプ回路２６として働くＭＯＳトランジスタＰ４は、制御端子Ｔ１に入力された制御信号をインバータ１０ａで反転した信号により駆動され、ＭＯＳトランジスタＮ１、Ｎ２の各ゲート電極を第１の電源電圧ＶDDに固定する。同様に、クランプ回路２７として働くＭＯＳトランジスタＮ４は、制御端子Ｔ２に入力された制御信号をインバータ１０ｂで反転した信号により駆動され、ＭＯＳトランジスタＮ３、Ｎ２のゲート電極を第１の電源電圧ＶDDに固定する。伝送ゲート９ａ、９ｂには、導通状態においてもそれを構成するＭＯＳトランジスタにオン抵抗が存在するが、接続点ＮＤ３からスイッチ回路Ｓａ、Ｓｂ経由で接続点ＮＤ４、ＮＤ５を介在してＭＯＳトランジスタＮ１及びＭＯＳトランジスタＮ２のゲート電極、或いはＭＯＳトランジスタＮ３及びＭＯＳトランジスタＮ２のゲート電極に至る経路は電圧経路であるため、動作特性に影響は生じない。これらの制御端子Ｔ１、クランプ回路２６となるＰ型ＭＯＳトランジスタＰ４、及びスイッチ回路Ｓａと、制御端子Ｔ２、クランプ回路２７となるＮ型ＭＯＳトランジスタＮ４、及びスイッチ回路Ｓｂとは、外部から与えられる制御信号に応じて別個に制御できるもので、機能面では協働してＬＥＤ４を流れる電流量を制御する制御回路（調光制御回路）となる。
【０１０３】
又、電圧制御回路は、第３実施形態例の場合と同様に機能し、ＮＯＲ回路１２からの排他的論理和信号出力のゲートバイアス電圧で駆動されたとき、高耐圧Ｐ型ＭＯＳトランジスタＰ３のソース・ドレイン間が導通した状態となるため、高耐圧Ｐ型ＭＯＳトランジスタＰ３のドレイン側の電圧は、ほぼソース電圧（第１の電源電圧ＶDD）に一致した状態となる。そのため、ＬＥＤ４がオンからオフへと制御されたときに、ＬＥＤ４の両端電圧が瞬時に一致した状態とされ、リーク電流の発生が抑制されるため、ＬＥＤ４の高速遮断（高速消灯）が行われる。
即ち、第４実施形態の電流負荷駆動回路においても、ＬＥＤ４の両端電位差を設定した電圧値（ここでは０［Ｖ］）に制御することができ、ＬＥＤ４をオンからオフにしたときに、ＬＥＤ４に発生するリーク電流を抑制して高速遮断（高速消灯）できるようにしたものである。
【０１０４】
ところで、第４実施形態の電流負荷駆動回路に使用される各種デバイスについても、例えば第１カレントミラー回路１ｂにおけるＭＯＳトランジスタＰ１、Ｐ２と、第２カレントミラー回路２ｄにおけるＭＯＳトランジスタＮ１、Ｎ３、Ｎ４、Ｎ５、Ｐ４とは、電流負荷駆動回路における高耐圧Ｐ型ＭＯＳトランジスタＰ３や出力回路７ｄにおける出力増幅段となるＭＯＳトランジスタＮ２よりも低耐圧、低耐電流のタイプであるため、半導体基板上で作成する場合には制御端子Ｔ１、Ｔ２を含めた高耐圧、高耐電流のデバイスをその他のデバイスにおける外側の周辺部分に配置（高耐圧、高耐電流の部品を低耐圧、低耐電流の部品の外周囲に配備）すれば、ＭＯＳトランジスタＮ２やＭＯＳトランジスタＰ３に対する駆動時に生じるリーク電流が回路内へ及ぼす影響や、或いは外部から混入するノイズの影響を十分に回避できるために好ましい。
【０１０５】
次に、このような構成からなる第４実施形態の動作例について、図４を参照して詳細に説明する。尚、第４実施形態の場合、第１カレントミラー回路１ｂが流出する電流Ｉ２までの説明は、第３実施形態の場合と同様であるため、説明を省略する。
第２カレントミラー回路２ｄにおいては、キルヒホッフの法則により、接続点ＮＤ３ではＭＯＳトランジスタＰ２により流出する電流量Ｉ２と同じ電流が流入することになる。しかし接続点ＮＤ３に接続されているのはスイッチ回路Ｓａを介在させた接続点ＮＤ４を含むＭＯＳトランジスタＮ１、Ｎ２のゲート電極、或いはスイッチ回路Ｓｂを介在させた接続点ＮＤ５を含むＭＯＳトランジスタＮ３、Ｎ２のゲート電極であり、それらの終端抵抗値が極めて大きいため、接続点ＮＤ４、ＮＤ５から接続点ＮＤ３への電流は発生しない。その結果、ＭＯＳトランジスタＮ１、Ｎ３のドレイン電極−ソース電極間には、ＭＯＳトランジスタＰ２で決定された電流Ｉ２が流れることになる。このことから、第１の電源電圧ＶDDの印加部からＭＯＳトランジスタＰ２、接続点ＮＤ３、ＭＯＳトランジスタＮ１、Ｎ３を経由して第２の電源電圧ＶSSの印加部に至る経路は、第２電流経路と見なすことが出来る。
【０１０６】
他方、接続点ＮＤ３からスイッチ回路Ｓａを経由して接続点ＮＤ４を介してＭＯＳトランジスタＮ１のゲート電極に至る経路と、接続点ＮＤ３からスイッチ回路Ｓｂを経由して接続点ＮＤ５を介してＭＯＳトランジスタＮ３、Ｎ２のゲート電極に至る経路とでは、電流が流れることは無い。電流Ｉ２がＭＯＳトランジスタＮ１、Ｎ３のドレイン電極−ソース電極間に流れると、ＭＯＳトランジスタＮ１、Ｎ３のオン抵抗により電圧降下が発生するため、接続点ＮＤ３に電圧が発生する。この電圧降下により発生した電圧がスイッチ回路Ｓａ、Ｓｂを経由してＭＯＳトランジスタＮ１、Ｎ３のゲート電極に印加される。ＭＯＳトランジスタＮ１、Ｎ３では、ゲート電極の電圧と、これによるオン抵抗とにより、ＭＯＳトランジスタＮ１、Ｎ３の任意の動作点で安定する。このため、接続点ＮＤ３からスイッチ回路Ｓａ、Ｓｂを介在して接続点ＮＤ４、ＮＤ５を経由する経路は、その経路の電圧のみが動作に影響を与えるため、第２電圧経路と見なすことが出来、ＭＯＳトランジスタＮ１、Ｎ３による電圧降下分の電圧がＭＯＳトランジスタＮ２のゲート電極へ印加される。
【０１０７】
尚、ここでは電圧経路を説明するため、接続点ＮＤ３、接続点ＮＤ４、及び接続点ＮＤ５の電圧の関係を上記の通り説明したが、本実施形態においては、ＭＯＳトランジスタＮ１、Ｎ２、Ｎ３のそれぞれのゲート電極の電圧がスイッチ回路Ｓａ、Ｓｂのオンオフに伴い、ＭＯＳトランジスタＰ４、Ｎ４によってそれぞれクランプされる構成である。
スイッチ回路Ｓａ、Ｓｂは、それぞれ制御端子Ｔ１、Ｔ２に入力された制御信号によって、スイッチ回路ＳａについてはＭＯＳトランジスタＮ１のゲート電極とＭＯＳトランジスタＮ２のゲート電極との間の接続をオンオフし、スイッチ回路ＳｂについてはＭＯＳトランジスタＮ３のゲート電極とＭＯＳトランジスタＮ２のゲート電極との間の接続をオンオフできる。
【０１０８】
スイッチ回路Ｓａについては、制御信号により高レベル（Ｈｉｇｈ）を入力してオンとするときは、クランプ回路２６のＭＯＳトランジスタＰ４（ドレイン電極に第２の電源電圧ＶSSが印加される）がＭＯＳトランジスタＮ１、Ｎ２のゲート電極を第１の電源電圧ＶDDに固定し、低レベル（Ｌｏｗ）を入力してオフとするときは、ＭＯＳトランジスタＰ４がＭＯＳトランジスタＮ１、Ｎ２のゲート電極を第１の電源電圧ＶDDから切り離し、ＭＯＳトランジスタＮ２をオフにする。
同様に、スイッチ回路Ｓｂについては、制御信号により高レベル（Ｈｉｇｈ）を入力してオンとするときは、クランプ回路２７のＭＯＳトランジスタＮ４（ソース電極に第２の電源電圧ＶSSが印加される）がＭＯＳトランジスタＮ３、Ｎ２のゲート電極を第１の電源電圧ＶDDに固定し、低レベル（Ｌｏｗ）を入力してオフとするときは、ＭＯＳトランジスタＮ４がＭＯＳトランジスタＮ３、Ｎ２のゲート電極を第１の電源電圧ＶDDから切り離し、ＭＯＳトランジスタＮ２をオフにする。
【０１０９】
そこで、スイッチ回路Ｓａ、Ｓｂが何れもオンの場合、ＭＯＳトランジスタＮ１、Ｎ３のゲート電圧がＭＯＳトランジスタＮ２のゲート電圧に印加されるため、ＭＯＳトランジスタＮ２のソース電極−ドレイン電極間には、電流Ｉ２とＭＯＳトランジスタＮ１、Ｎ３の各増幅率とＭＯＳトランジスタＮ２の増幅率の和に比例した電流Ｉ３が流れ、これによりＬＥＤ４が点灯される。
【０１１０】
又、スイッチ回路Ｓａがオンで、スイッチ回路Ｓｂがオフの場合、ＭＯＳトランジスタＮ２のドレイン電極−ソース電極間には電流Ｉ２とＭＯＳトランジスタＮ１の増幅率とＭＯＳトランジスタＮ２の増幅率の比に比例した電流Ｉ３が流れ、これによりＬＥＤ４が点灯される。但し、この場合の電流Ｉ３は先の両方がオンの場合よりも少なく、ＬＥＤ４は減光する。更に、スイッチ回路Ｓａがオンで、スイッチ回路Ｓｂがオフの場合、ＭＯＳトランジスタＮ２のドレイン電極−ソース電極間には電流Ｉ２とＭＯＳトランジスタＮ３の増幅率とＭＯＳトランジスタＮ２の増幅率の比に比例した電流Ｉ３が流れ、これによりＬＥＤ４が点灯される。但し、この場合の電流Ｉ３についても先の両方がオンの場合よりも少なく、ＬＥＤ４は減光する。
【０１１１】
このとき、電圧制御回路では、少なくとも１系統の高レベル（Ｈｉｇｈ）の制御信号がＮＯＲ回路１２に入力されるため、ＮＯＲ回路１２からは低レベル（Ｌｏｗ）の信号（制御信号の排他的論理和信号）がゲートバイアス電圧として高耐圧Ｐ型ＭＯＳトランジスタＰ３に印加される。第１の電源電圧ＶSSがソース電極に印加されたＭＯＳトランジスタＰ３は、ゲートバイアス電圧が低いために駆動されず、ＭＯＳトランジスタＮ２に流れる電流Ｉ３がＬＥＤ４から接続点ＮＤ６を介してＭＯＳトランジスタＮ２に流れる。接続点ＮＤ４、ＮＤ５と接続点ＮＤ６との間には電流が流れない。このことから、第１の電源電圧ＶDDの印加部からＬＥＤ４、接続点ＮＤ６、ＭＯＳトランジスタＮ２を経由して第２の電源電圧ＶSSの印加部に至る経路は、第３電流経路と見なすことが出来る。因みに、同時に低レベル（Ｌｏｗ）の制御信号の排他的論理和信号（ゲートバイアス電圧）はインバータ１３に入力され、インバータ１３はそれを反転した高レベル（Ｈｉｇｈ）の制御信号をゲートバイアス電圧としてＭＯＳトランジスタＮ５のゲート電極に印加する。このとき、ＭＯＳトランジスタＮ５は駆動してＭＯＳトランジスタＮ２のゲートバイアス電圧が所定値以上となるように昇圧する。即ち、インバータ１３及びＭＯＳトランジスタＮ５は、スイッチ回路Ｓａ、Ｓｂの何れかがオンである場合、出力増幅段のＭＯＳトランジスタＮ２を安定動作させるための補間回路として働く。
【０１１２】
更に、スイッチ回路Ｓａ、Ｓｂが何れもオフの場合、ＭＯＳトランジスタＮ２はオフとなり、この状態では第１カレントミラー回路２ｄには電流が流れず、ＬＥＤ４を消灯した状態となる。
このとき、電圧制御回路では、２系統の低レベル（Ｌｏｗ）の制御信号がＮＯＲ回路１２に入力されるため、ＮＯＲ回路１２からは高レベル（Ｈｉｇｈ）の制御信号の排他的論理和信号がゲートバイアス電圧として高耐圧Ｐ型ＭＯＳトランジスタＰ３に印加される。これにより、ＭＯＳトランジスタＰ３は駆動してドレイン電極側の電圧が第１の電源電圧ＶDDとほぼ一致し、ＬＥＤ４の両端電位差がほぼゼロとなり、リーク電流が発生しないように働く。このため、ＬＥＤ４はオンからオフへと制御されたときに高速消灯される。因みに、補間回路では、同時に高レベル（Ｈｉｇｈ）の制御信号の排他的論理和信号（ゲートバイアス電圧）がインバータ１３に入力され、インバータ１３はそれを反転した低レベル（Ｌｏｗ）の制御信号をゲートバイアス電圧としてＭＯＳトランジスタＮ５のゲート電極に印加する。このため、ＭＯＳトランジスタＮ５が駆動せずにＭＯＳトランジスタＮ２のゲートバイアス電圧は所定値未満となるように降圧される。
【０１１３】
即ち、第２カレントミラー回路２ｄにおける出力電流Ｉ３は、補間回路のＭＯＳトランジスタＮ５による出力増幅段のＭＯＳトランジスタＮ２の昇圧機能を合わせれば、第３実施形態の場合と同様になり、上述したスイッチ回路Ｓａ、Ｓｂのオンオフに応じて、電流Ｉ２とＭＯＳトランジスタＮ１、Ｎ３の各増幅率とＭＯＳトランジスタＮ２の増幅率の和の比、或いは電流Ｉ２とＭＯＳトランジスタＮ１、Ｎ２のβ比、或いは電流Ｉ２とＭＯＳトランジスタＮ３、Ｎ２のβ比の何れか一つにより決定されることになる。この電流Ｉ３によりＬＥＤ４を点灯する。
【０１１４】
このように、第４実施形態の場合も、電流源８の電流値Ｉ１を第１カレントミラー回路１ｂ、第２カレントミラー回路２ｄによって電流増幅して電流Ｉ３を得て、これにより出力回路７ｄからＬＥＤ４に可変値にできる電流を流して調光制御可能として点灯させることができ、しかも消灯時には同等に出力回路７ｄに設けられた電圧制御回路によりＬＥＤ４のリーク電流を抑制することができ、ＬＥＤ４を高速消灯できる。
又、第４実施形態の場合も、第１カレントミラー回路１ｂおよび第２カレントミラー回路２ｄによってＬＥＤ４の駆動電流が制御されると共に、ＬＥＤ４の駆動停止時には電圧制御回路によってＬＥＤ４に大電流が発生することを防止できるため、従来、ＬＥＤ４と第１の電源電圧ＶDDとの間に介在されていた電流制限抵抗が不要となる。
【０１１５】
更に、第４実施形態においても、回路全体を入力回路５ｂと出力回路７ｄとに分割し、その分割位置を第１カレントミラー回路１ｂの電圧経路上である第１電圧経路に設けるようにしたことにより、入力回路５ｂと出力回路７ｄとを接続するための配線に寄生する抵抗成分の影響は受けなくなる。このため、ゲート電極アレイなどで構成する場合に、その入力回路５ｂと出力回路７ｄとを自由な位置に配置してその両者を電気的に配線しても、配線に寄生する抵抗成分の影響は受けることなく、動作特性の低下を抑制し、所望の動作特性の維持が可能となる。従って、第４実施形態によっても、半導体基板上に各構成要素を配置して形成する場合に、動作特性の低下を抑制しつつ、各構成要素の配置の自由度を大きくできる。
【０１１６】
尚、第４実施形態においても、回路全体を入力回路５ｂと出力回路７ｄとに分割し、その分割位置を第１カレントミラー回路１ｂの電圧経路上である第１電圧経路上に設けるようにした場合を説明したが、その分割位置を第２カレントミラー回路２ｄの電圧経路である第２電圧経路上に設けるようにしても良い。特にＭＯＳトランジスタＮ２、Ｐ３は、半導体装置外部に直接接続され、且つその他のＭＯＳトランジスタＰ１、Ｐ２、Ｎ１、Ｎ３、Ｎ４、Ｎ５、Ｐ４と比べて大きな電流が流れるため、一般に専用の領域に配置されることが多い。このことからもＭＯＳトランジスタＮ１に対してＭＯＳトランジスタＮ２、Ｎ３の配置される領域は離れていることになるが、上記理由から動作特性への影響を排除できる。
【０１１７】
（第５実施形態）
本発明の第５実施形態に係る電流負荷駆動回路は、図５に示すように、ゲート電極同士が接続された一対のＮ型ＭＯＳトランジスタＮ１、Ｎ２を備えた第１カレントミラー回路１ａと、ゲート電極同士が接続された一対のＰ型ＭＯＳトランジスタＰ１、Ｐ２を備えた第２カレントミラー回路２ｃと、インバータ（ＮＯＴ回路）１０ａ及び伝送ゲート９ａから成る第１のスイッチ回路Ｓａ、インバータ（ＮＯＴ回路）１０ｂ及び伝送ゲート９ｂから成る第２のスイッチ回路Ｓｂ、並びにスイッチ回路Ｓａに接続されたクランプ回路２８として働くＮ型ＭＯＳトランジスタＮ５、スイッチ回路Ｓｂに接続されたクランプ回路２９として働くＮ型ＭＯＳトランジスタＮ７を備える他、ゲート電極同士がスイッチ回路Ｓａの伝送ゲート９ａを介在させて接続された一対のＮ型ＭＯＳトランジスタＮ３及びＮ型ＭＯＳトランジスタＮ４、Ｎ型ＭＯＳトランジスタＮ３のゲート電極に対してスイッチ回路Ｓｂの伝送ゲート９ｂを介在させてゲート電極が接続されたＮ型ＭＯＳトランジスタＮ６を備えた第３カレントミラー回路３ａと、ＮＯＲ回路１２及び高耐圧Ｐ型ＭＯＳトランジスタＰ３を備えると共に、制御端子Ｔ１、Ｔ２を介して外部から与えられる制御信号に応じて電流負荷（ＬＥＤ４）における固定電圧の入力端と逆側の端子に印加される電圧を制御する電圧制御回路と、を備えて構成され、ＩＣ用デバイス側から観てＬＥＤ４に対して電流を引き込む形式のシンク電流によりＬＥＤ４を直接駆動する回路である。
【０１１８】
このうち、第１カレントミラー回路１ａにおいて、ＭＯＳトランジスタＮ１については、ドレイン電極が電流源（定電流源）８を介在して第１の電源電圧ＶDDに接続されると共に、ソース電極が第２の電源電圧ＶSSに接続され、且つドレイン電極及びゲート電極が結線されている。ＭＯＳトランジスタＮ２については、ソース電極が第２の電源電圧ＶSSに接続されている。
第２カレントミラー回路２ｃにおいて、ＭＯＳトランジスタＰ１については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極がＭＯＳトランジスタＮ２のドレイン電極と接続されている。ＭＯＳトランジスタＰ２については、ソース電極が第１の電源電圧ＶDDに接続されている。
【０１１９】
第３カレントミラー回路３ａにおいて、ＭＯＳトランジスタＮ３については、ドレイン電極がＭＯＳトランジスタＰ２のドレイン電極と接続され、ソース電極が第２の電源電圧ＶSSに接続されている。ＭＯＳトランジスタＮ４については、ソース電極が第２の電源電圧ＶSSに接続され、ドレイン電極がＬＥＤ４に接続されている。尚、ＬＥＤ４の残りの端子は第１の電源電圧ＶDDに接続される。クランプ回路２８となるＭＯＳトランジスタＮ５については、ソース電極が第２の電源電圧ＶSSに接続され、ドレイン電極がＭＯＳトランジスタＮ４のゲート電極とスイッチ回路Ｓａの伝送ゲート９ａとの接続線に接続され、ゲート電極がスイッチ回路Ｓａの互いに接続されたインバータ１０ａ及び伝送ゲート９ａに接続されると共に、制御端子Ｔ１に接続されている。ＭＯＳトランジスタＮ６については、ソース電極が第２の電源電圧ＶSSに接続され、ドレイン電極がＬＥＤ４に接続されている。クランプ回路２９となるＭＯＳトランジスタＮ７については、ソース電極が第２の電源電圧ＶSSに接続され、ドレイン電極がＭＯＳトランジスタＮ６のゲート電極とスイッチ回路Ｓｂの伝送ゲート９ｂとの接続線に接続され、ゲート電極がスイッチ回路Ｓｂの互いに接続されたインバータ１０ｂ及び伝送ゲート９ｂに接続されると共に、制御端子Ｔ２に接続されている。
【０１２０】
電圧制御回路において、高耐圧Ｐ型ＭＯＳトランジスタＰ３については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極がＭＯＳトランジスタＮ４、Ｎ６のドレイン電極及びＬＥＤ４に接続され（ＬＥＤ４の一端は高耐圧Ｐ型ＭＯＳトランジスタＰ３のドレイン電極及びＭＯＳトランジスタＮ４、Ｎ６のドレイン電極の接続線に接続される）、ゲート電極がＮＯＲ回路１２の出力側に接続されている。ＮＯＲ回路１２の入力側には制御端子Ｔ１、Ｔ２が接続されている。ＮＯＲ回路１２は、制御端子Ｔ１、Ｔ２を介して外部から与えられる制御信号の排他的論理和信号を出力して高耐圧Ｐ型ＭＯＳトランジスタＰ３へゲートバイアス電圧として印加する。
【０１２１】
次に、第５実施形態の具体的な説明をするのに先立って、本発明の構成の基本的な考え方について、第５実施形態を参照して説明する。
第５実施形態の電流負荷駆動回路は、電流Ｉ１〜Ｉ４がそれぞれ流れる４つの第１乃至第４電流経路と、電流が流れることがなく、電圧のみが意味を持つ第１乃至第３電圧経路とを含んでいる。
第１電流経路は、ＭＯＳトランジスタＮ１のドレイン電極と第１の電源電圧ＶDDが印加される電流源８とが接続点ＮＤ１を介在して直列接続されており、電流Ｉ１が流れる経路である。接続点ＮＤ１は接続点ＮＤ２を介在してＭＯＳトランジスタＮ１、Ｎ２のゲート電極同士の結線に接続されている。
【０１２２】
第２電流経路は、ＭＯＳトランジスタＰ１のドレイン電極とＭＯＳトランジスタＮ２のドレイン電極とが接続点ＮＤ３を介在して直列接続されており、電流Ｉ２が流れる経路である。接続点ＮＤ３は接続点ＮＤ４を介在してＭＯＳトランジスタＰ１、Ｐ２のゲート電極同士の結線に接続されている。
第３電流経路は、ＭＯＳトランジスタＰ２のドレイン電極とＭＯＳトランジスタＮ３のドレイン電極とが接続点ＮＤ５を介在して直列接続されており、電流Ｉ３が流れる経路である。接続点ＮＤ５はスイッチ回路Ｓａを経由した接続点ＮＤ６を介在してＭＯＳトランジスタＮ３、Ｎ４のゲート電極同士の結線と、スイッチ回路Ｓｂを経由した接続点ＮＤ７を介在してＭＯＳトランジスタＮ３、Ｎ６のゲート電極同士の結線と接続されている。
【０１２３】
第４電流経路は、ＭＯＳトランジスタＰ３のドレイン電極とＭＯＳトランジスタＮ６のドレイン電極とが接続点ＮＤ８を介在して直列接続されており、電流Ｉ４が流れる経路である。接続点ＮＤ８にはＬＥＤ４が接続され、ＬＥＤ４の残りの端子には第１の電源電圧ＶDDが印加される。
第１電圧経路は、ＭＯＳトランジスタＮ１のゲート電極とＭＯＳトランジスタＮ２のゲート電極とを電気的に接続した経路であり、上記第１電流経路に電流Ｉ１が流れた結果生成される電圧のみが意味を持つ。
【０１２４】
第２電圧経路は、ＭＯＳトランジスタＰ１のゲート電極とＭＯＳトランジスタＰ２のゲート電極とを電気的に接続した経路であり、上記第２電流経路に電流Ｉ２が流れた結果生成される電圧のみが意味を持つ。
第３電圧経路は、ＭＯＳトランジスタＮ３のゲート電極とＭＯＳトランジスタＮ４のゲート電極とをスイッチ回路Ｓａを介在させて電気的に接続した経路、並びにＭＯＳトランジスタＮ３のゲート電極とＭＯＳトランジスタＮ６のゲート電極とをスイッチ回路Ｓｂを介在させて電気的に接続した経路であり、上記第３電流経路に電流Ｉ３が流れた結果生成される電圧のみが意味を持つ。
【０１２５】
このような電流経路と電圧経路とを含む回路を、半導体基板上等に作成する場合、電流経路と電圧経路とではＭＯＳトランジスタ（能動素子）等の他に内部配線をそれぞれ含むことになる。
こうした場合、電流経路では、内部配線の長さが長くなると、内部配線に伴う配線抵抗や寄生容量によって動作特性が低下する恐れがある。一方、電圧経路では、その経路の終端は極めて高い抵抗値で終端されているとみなせるので、経路に寄生する抵抗の影響は無視でき、内部配線の長さが長くなっても動作特性が低下する恐れは殆どない。
【０１２６】
そこで、第５実施形態においても、半導体基板上等に作成する際、動作特性の低下をできるだけ抑制しつつ、各構成要素の配置の自由度を大きくするために、回路全体を分割又は分離するようにし、その分割又は分離のための境界を電圧経路上に設けるようにする。
このような基本的な考えに基づき、第５実施形態では、回路全体を入力回路、中間回路、出力回路に分割又は分離するようにし、その分割位置又は分離位置を第１カレントミラー回路１ａの電圧経路である第１電圧経路上と第２カレントミラー回路２ｃの電圧経路である第２電圧経路上とにそれぞれ設けるようにした。具体的には、ゲートアレイ等によって半導体基板上に作成される際、入力回路５ａ、中間回路６ａ、出力回路７ｅに分割した形態で半導体基板上にそれぞれ作成し、その各分割位置を内部配線によって電気的に接続するようにした。
【０１２７】
以下、第５実施形態の各部の動作について説明する。
第１カレントミラー回路１ａでは、第１の電源電圧ＶDDが電流源８を介在させてＭＯＳトランジスタＮ１のドレイン電極に印加され、その電流源８の電流Ｉ１をそれぞれソース電極に第２の電源電圧ＶSSが印加されたＭＯＳトランジスタＮ１、Ｎ２の増幅率により決定される乗数倍に増幅して電流Ｉ２として出力する。
第２カレントミラー回路２ｃは、第１カレントミラー回路１ａの出力電流Ｉ２をそれぞれソース電極に第１の電源電圧ＶDDが印加されたＭＯＳトランジスタＰ１、Ｐ２の増幅率により決定される乗数倍に増幅して電流Ｉ３として出力する。
第３カレントミラー回路３ａは、第２カレントミラー回路２ｃの出力電流Ｉ３をそれぞれソース電極に第２の電源電圧ＶSSが印加されたＭＯＳトランジスタＮ３、Ｎ４、Ｎ６の増幅率により決定される乗数倍に増幅して電流Ｉ４として出力し、この電流Ｉ４によってＬＥＤ４を点灯する。
【０１２８】
ここで、スイッチ回路Ｓａ、Ｓｂは、それぞれ制御端子Ｔ１、Ｔ２に入力された制御信号によって、ＭＯＳトランジスタＮ３のゲート電極と、ＭＯＳトランジスタＮ４，Ｎ６それぞれのゲート電極との間の接続をオンオフする。クランプ回路２８として働くＭＯＳトランジスタＮ５は、制御端子Ｔ１に入力された制御信号をインバータ１０ａで反転した信号により駆動され、ＭＯＳトランジスタＮ３、Ｎ４の各ゲート電極を第１の電源電圧ＶDDに固定する。同様に、クランプ回路２９として働くＭＯＳトランジスタＮ７は、制御端子Ｔ２に入力された制御信号をインバータ１０ｂで反転した信号により駆動され、ＭＯＳトランジスタＮ６のゲート電極を第１の電源電圧ＶDDに固定する。伝送ゲート９ａ、９ｂには、導通状態においてもそれを構成するＭＯＳトランジスタにオン抵抗が存在するが、接続点ＮＤ５からスイッチ回路Ｓａ、Ｓｂ経由で接続点ＮＤ６、ＮＤ７を介在してＭＯＳトランジスタＮ３及びＭＯＳトランジスタＮ４、或いはＭＯＳトランジスタＮ３及びＭＯＳトランジスタＮ６のゲート電極に至る経路は電圧経路であるため、動作特性に影響は生じない。これらの制御端子Ｔ１、クランプ回路２８となるＮ型ＭＯＳトランジスタＮ５、及びスイッチ回路Ｓａと、制御端子Ｔ２、クランプ回路２９となるＮ型ＭＯＳトランジスタＮ７、及びスイッチ回路Ｓｂとは、外部から与えられる制御信号に応じて別個に制御できるもので、機能面では協働してＬＥＤ４を流れる電流量を制御する制御回路（調光制御回路）となる。
【０１２９】
又、電圧制御回路では、制御端子Ｔ１、Ｔ２に入力された制御信号をＮＯＲ回路１２で排他的論理和演算した信号（制御信号の排他的論理和信号）をゲートバイアス電圧として入力した高耐圧Ｐ型ＭＯＳトランジスタＰ３が、ＬＥＤ４の接続点ＮＤ８側の端子へ印加される電圧を他端側の電圧ＶDDと一致させるように働く。即ち、高耐圧Ｐ型ＭＯＳトランジスタＰ３には、第１の電源電圧ＶDDがソース電極に印加されており、ＮＯＲ回路１２からの排他的論理和信号出力のゲートバイアス電圧で駆動されたとき、高耐圧Ｐ型ＭＯＳトランジスタＰ３のソース・ドレイン間が導通した状態となるため、高耐圧Ｐ型ＭＯＳトランジスタＰ３のドレイン側の電圧は、ほぼソース電圧（第１の電源電圧ＶDD）に一致した状態となる。そのため、ＬＥＤ４がオンからオフへと制御されたときに、ＬＥＤ４の両端電圧が瞬時に一致した状態とされ、リーク電流の発生が抑制されるため、ＬＥＤ４の高速遮断（高速消灯）が行われる。
【０１３０】
即ち、第５実施形態の電流負荷駆動回路においても、ＬＥＤ４の両端電位差を設定した電圧値（ここでは０［Ｖ］）に制御することができ、ＬＥＤ４をオンからオフにしたときに、ＬＥＤ４に発生するリーク電流を抑制して高速遮断（高速消灯）できるようにしたものである。
ところで、第５実施形態の電流負荷駆動回路に使用される各種デバイスについて、例えば第１カレントミラー回路１ａにおけるＭＯＳトランジスタＮ１、Ｎ２と、第２カレントミラー回路２ｃにおけるＭＯＳトランジスタＰ１、Ｐ２と、第３カレントミラー回路３ｂにおけるＭＯＳトランジスタＮ３、Ｎ５、Ｎ７は、電流負荷駆動回路における高耐圧Ｐ型ＭＯＳトランジスタＰ３や出力回路７ｅにおける出力増幅段となるＭＯＳトランジスタＮ４、Ｎ６よりも低耐圧、低耐電流のタイプであるため、半導体基板上で作成する場合には制御端子Ｔ１、Ｔ２を含めた高耐圧、高耐電流のデバイスをその他のデバイスにおける外側の周辺部分に配置（高耐圧、高耐電流の部品を低耐圧、低耐電流の部品の外周囲に配備）すれば、ＭＯＳトランジスタＮ４、Ｎ６やＭＯＳトランジスタＰ３に対する駆動時に生じるリーク電流が回路内へ及ぼす影響や、或いは外部から混入するノイズの影響を十分に回避できるために好ましい。
【０１３１】
次に、このような構成からなる第５実施形態の動作例について、図５を参照して詳細に説明する。
但し、第１カレントミラー回路１ａについては、図１に示した第１実施形態の場合と同じであり、その出力電流Ｉ２は、電流Ｉ１とＭＯＳトランジスタＮ１、Ｎ２のβ比とにより決定されることになる。尚、ここでも第１の電源電圧ＶDDの印加部から電流源８、接続点ＮＤ１を介在させてＭＯＳトランジスタＮ１を経由して第２の電源電圧ＶSSの印加部に至る経路は、第１電流経路とみなせる。
【０１３２】
第２カレントミラー回路２ｃにおいては、キルヒホッフの法則により、接続点ＮＤ３ではＭＯＳトランジスタＮ２により流出する電流量Ｉ２と同じ電流が流入することになる。しかし接続点ＮＤ３に接続されているのは接続点ＮＤ４を介在させたＭＯＳトランジスタＰ１、Ｐ２のゲート電極であり、その終端抵抗値が極めて大きいため、接続点ＮＤ４から接続点ＮＤ３への電流は発生しない。その結果、ＭＯＳトランジスタＮ２のドレイン電極−ソース電極間には、ＭＯＳトランジスタＰ１で決定された電流Ｉ２が流れることになる。このことから、第１の電源電圧ＶDDの印加部からＭＯＳトランジスタＰ１、接続線ＮＤ３、ＭＯＳトランジスタＮ２を経由して第２の電源電圧ＶSSの印加部に至る経路は、第２電流経路と見なすことが出来る。
【０１３３】
一方、接続点ＮＤ３から接続点ＮＤ４を介してＭＯＳトランジスタＰ１、Ｐ２のゲート電極に至る経路では、電流が流れることは無い。電流Ｉ２がＭＯＳトランジスタＰ１のソース電極−ドレイン電極間に流れると、ＭＯＳトランジスタＰ１のオン抵抗により電圧降下が発生するため、接続点ＮＤ３に電圧が発生する。この電圧降下により発生した電圧が接続点ＮＤ４を介してＭＯＳトランジスタＰ１のゲート電極に印加される。ＭＯＳトランジスタＰ１では、ゲート電極の電圧と、これによるオン抵抗とにより、ＭＯＳトランジスタＰ１の任意の動作点で安定する。このため、接続点ＮＤ３から接続点ＮＤ４を経由する経路は、その経路の電圧のみが動作に影響を与えるため、第２電圧経路と見なすことが出来、ＭＯＳトランジスタＰ１による電圧降下分の電圧がＭＯＳトランジスタＰ２のゲート電極へ印加される。
【０１３４】
ＭＯＳトランジスタＰ１、Ｐ２において、ＭＯＳトランジスタＰ１の閾値電圧をＶＴＰ１、ＭＯＳトランジスタＰ１のゲート電極−ソース電極間の電圧をＶＧＳＰ１、ＭＯＳトランジスタＰ１の増幅率をβＰ１とすると、電流Ｉ２は      Ｉ２＝（βＰ１／２）×（ＶＧＳＰ１−ＶＴＰ１）2なる関係で表わされる。
又、ＭＯＳトランジスタＰ２の閾値電圧をＶＴＰ２、ＭＯＳトランジスタＰ２のゲート電極−ソース電極間の電圧をＶＧＳＰ２、ＭＯＳトランジスタＰ２の増幅率をβＰ２とすると、電流Ｉ３は     Ｉ３＝（βＰ２／２）×（ＶＧＳＰ２−ＶＴＰ２）2なる関係で表わされる。
【０１３５】
ＭＯＳトランジスタＰ１、Ｐ２が同一特性のＭＯＳトランジスタであると、ＶＴＰ１＝ＶＴＰ２であり、ＭＯＳトランジスタＰ１のドレイン電極とゲート電極と、ＭＯＳトランジスタＰ２のゲート電極の電位は同一であるので、ＶＧＳＰ１＝ＶＧＳＰ２となるため、電流増幅率Ｉ３／Ｉ２はＩ３／Ｉ２＝βＰ２／βＰ１なる関係で表わされる。
これにより、第２カレントミラー回路２ｃにおける出力電流Ｉ３は、電流Ｉ２とＭＯＳトランジスタＰ１、Ｐ２のβ比とにより決定されることになる。
【０１３６】
第３カレントミラー回路３ａにおいては、キルヒホッフの法則により、接続点ＮＤ５ではＭＯＳトランジスタＮ３により流出する電流量Ｉ３と同じ電流が流入することになる。しかし接続点ＮＤ５に接続されているのはスイッチ回路Ｓａを介在させた接続点ＮＤ６を含むＭＯＳトランジスタＮ３、Ｎ４のゲート電極、或いはスイッチ回路Ｓｂを介在させた接続点ＮＤ７を含むＭＯＳトランジスタＮ６のゲート電極であり、それらの終端抵抗値が極めて大きいため、接続点ＮＤ６、ＮＤ７から接続点ＮＤ５への電流は発生しない。その結果、ＭＯＳトランジスタＮ３のドレイン電極−ソース電極間には、ＭＯＳトランジスタＰ２で決定された電流Ｉ３が流れることになる。このことから、第１の電源電圧ＶDDの印加部からＭＯＳトランジスタＰ２、接続点ＮＤ５、ＭＯＳトランジスタＮ３を経由して第２の電源電圧ＶSSの印加部に至る経路は、第３電流経路と見なすことが出来る。
【０１３７】
他方、接続点ＮＤ５からスイッチ回路Ｓａを経由して接続点ＮＤ６を介してＭＯＳトランジスタＮ３、Ｎ４のゲート電極に至る経路と、接続点ＮＤ５からスイッチ回路Ｓｂを経由して接続点ＮＤ７を介してＭＯＳトランジスタＮ３、Ｎ６のゲート電極に至る経路とでは、電流が流れることは無い。電流Ｉ３がＭＯＳトランジスタＮ３のドレイン電極−ソース電極間に流れると、ＭＯＳトランジスタＮ３のオン抵抗により電圧降下が発生するため、接続点ＮＤ５に電圧が発生する。この電圧降下により発生した電圧がスイッチ回路Ｓａ、Ｓｂを経由してＮ３のゲート電極に印加される。ＭＯＳトランジスタＮ３では、ゲート電極の電圧と、これによるオン抵抗とにより、ＭＯＳトランジスタＮ３の任意の動作点で安定する。このため、接続点ＮＤ５からスイッチ回路Ｓａ、Ｓｂを介在して接続点ＮＤ６、ＮＤ７を経由する経路は、その経路の電圧のみが動作に影響を与えるため、第３電圧経路と見なすことが出来、ＭＯＳトランジスタＮ３による電圧降下分の電圧がＭＯＳトランジスタＮ４、Ｎ６のゲート電極へ印加される。
【０１３８】
尚、ここでは電圧経路を説明するため、接続点ＮＤ５、接続点ＮＤ６、及び接続点ＮＤ７の電圧の関係を上記の通り述べたが、本実施形態においては、ＭＯＳトランジスタＮ３、Ｎ４、Ｎ６のそれぞれのゲート電極の電圧がスイッチ回路Ｓａ、Ｓｂのオンオフに伴い、ＭＯＳトランジスタＮ５、Ｎ７によってそれぞれクランプされる構成である。
スイッチ回路Ｓａ、Ｓｂは、それぞれ制御端子Ｔ１、Ｔ２に入力された制御信号によって、スイッチ回路ＳａについてはＭＯＳトランジスタＮ３のゲート電極とＭＯＳトランジスタＮ４のゲート電極との間の接続をオンオフし、スイッチ回路ＳｂについてはＭＯＳトランジスタＮ３のゲート電極とＭＯＳトランジスタＮ６のゲート電極との間の接続をオンオフできる。
【０１３９】
スイッチ回路Ｓａについては、制御信号により高レベル（Ｈｉｇｈ）を入力してオンとするときは、クランプ回路２８のＭＯＳトランジスタＮ５（ソース電極に第２の電源電圧ＶSSが印加される）がＭＯＳトランジスタＮ３、Ｎ４のゲート電極を第１の電源電圧ＶDDに固定し、低レベル（Ｌｏｗ）を入力してオフとするときは、ＭＯＳトランジスタＮ５がＭＯＳトランジスタＮ３、Ｎ４のゲート電極を第１の電源電圧ＶDDから切り離し、ＭＯＳトランジスタＮ４をオフにする。
同様に、スイッチ回路Ｓｂについては、制御信号により高レベル（Ｈｉｇｈ）を入力してオンとするときは、クランプ回路２９のＭＯＳトランジスタＮ７（ソース電極に第２の電源電圧ＶSSが印加される）がＭＯＳトランジスタＮ３、Ｎ６のゲート電極を第１の電源電圧ＶDDに固定し、低レベル（Ｌｏｗ）を入力してオフとするときは、ＭＯＳトランジスタＮ７がＭＯＳトランジスタＮ３、Ｎ６のゲート電極を第１の電源電圧ＶDDから切り離し、ＭＯＳトランジスタＮ６をオフにする。
【０１４０】
そこで、スイッチ回路Ｓａ、Ｓｂが何れもオンの場合、ＭＯＳトランジスタＮ３のゲート電圧がＭＯＳトランジスタＮ４、Ｎ６のゲート電圧にそれぞれ印加されるため、ＭＯＳトランジスタＮ４、Ｎ６のドレイン電極−ソース電極間には、電流Ｉ２とＭＯＳトランジスタＮ３の増幅率とＭＯＳトランジスタＮ４、Ｎ６の各増幅率の和に比例した電流Ｉ４が流れ、これによりＬＥＤ４が点灯される。
【０１４１】
又、スイッチ回路Ｓａがオンで、スイッチ回路Ｓｂがオフの場合、ＭＯＳトランジスタＮ４のドレイン電極−ソース電極間には電流Ｉ２とＭＯＳトランジスタＮ３の増幅率とＭＯＳトランジスタＮ４の増幅率の比に比例した電流Ｉ４が流れ、これによりＬＥＤ４が点灯される。但し、この場合の電流Ｉ４は先の両方がオンの場合よりも少なく、ＬＥＤ４は減光する。更に、スイッチ回路Ｓａがオフで、スイッチ回路Ｓｂがオンの場合、ＭＯＳトランジスタＮ６のドレイン電極−ソース電極間には電流Ｉ２とＭＯＳトランジスタＮ３の増幅率とＭＯＳトランジスタＮ６の増幅率の比に比例した電流Ｉ４が流れ、これによりＬＥＤ４が点灯される。但し、この場合の電流Ｉ４についても先の両方がオンの場合よりも少なく、ＬＥＤ４は減光する。
【０１４２】
このとき、電圧制御回路では、少なくとも１系統の高レベル（Ｈｉｇｈ）の制御信号がＮＯＲ回路１２に入力されることになるため、ＮＯＲ回路１２からは低レベル（Ｌｏｗ）の信号（制御信号の排他的論理和信号）がゲートバイアス電圧として高耐圧Ｐ型ＭＯＳトランジスタＰ３に印加される。第１の電源電圧ＶDDがソース電極に印加されたＭＯＳトランジスタＰ３は、ゲートバイアス電圧が低いために駆動されず、ＭＯＳトランジスタＮ４、Ｎ６で決まる電流Ｉ４がＬＥＤ４から接続点ＮＤ８を介してＭＯＳトランジスタＮ６に流れる。接続点ＮＤ６、ＮＤ７と接続点ＮＤ８との間には電流が流れない。このことから、第１の電源電圧ＶDDの印加部からＬＥＤ４、接続点ＮＤ８、ＭＯＳトランジスタＮ４、Ｎ６を経由して第２の電源電圧ＶSSの印加部に至る経路は、第４電流経路と見なすことが出来る。
【０１４３】
更に、スイッチ回路Ｓａ、Ｓｂが何れもオフの場合、ＭＯＳトランジスタＮ４、Ｎ６は何れもオフとなり、この状態では第３カレントミラー回路３ａに電流Ｉ４が流れず、ＬＥＤ４を消灯した状態となる。
このとき、電圧制御回路では、２系統の低レベル（Ｌｏｗ）の制御信号がＮＯＲ回路１２に入力されるため、ＮＯＲ回路１２からは高レベル（Ｈｉｇｈ）の信号（制御信号の排他的論理和信号）がゲートバイアス電圧として高耐圧Ｐ型ＭＯＳトランジスタＰ３に印加される。これにより、ＭＯＳトランジスタＰ３は駆動してドレイン電極側の電圧が第１の電源電圧ＶDDとほぼ一致し、ＬＥＤ４の両端電位差がほぼゼロとなり、リーク電流が発生しないように働く。このため、ＬＥＤ４はオンからオフへと制御されたときに高速消灯される。
【０１４４】
ＭＯＳトランジスタＮ３、Ｎ４、Ｎ６において、ＭＯＳトランジスタＮ３の閾値電圧をＶＴＮ３、ＭＯＳトランジスタＮ３のゲート電極−ソース電極間の電圧をＶＧＳＮ３、ＭＯＳトランジスタＮ３の増幅率をβＮ３とすると、電流Ｉ３はＩ３＝（βＮ３／２）×（ＶＧＳＮ３−ＶＴＮ３）2なる関係で表わされる。
また、ＭＯＳトランジスタＮ４の閾値電圧をＶＴＮ４、ＭＯＳトランジスタＮ４のゲート電極−ソース電極間の電圧をＶＧＳＮ４、ＭＯＳトランジスタＮ４の増幅率をβＮ４とすると、ＭＯＳトランジスタＮ４によって流れる電流Ｉ４はＩ４＝（βＮ４／２）×（ＶＧＳＮ４−ＶＴＮ４）2なる関係で表わされる。
【０１４５】
同様に、ＭＯＳトランジスタＮ６の閾値電圧をＶＴＮ６、ＭＯＳトランジスタＮ６のゲート電極−ソース電極間の電圧をＶＧＳＮ６、ＭＯＳトランジスタＮ６の増幅率をβＮ６とすると、ＭＯＳトランジスタＮ６によって流れる電流Ｉ４はＩ４＝（βＮ６／２）×（ＶＧＳＮ６−ＶＴＮ６）2なる関係で表わされる。
ＭＯＳトランジスタＮ３、Ｎ４、Ｎ６が同一特性のＭＯＳトランジスタであると、ＶＴＮ３＝ＶＴＮ４＝ＶＴＮ６であり、ＭＯＳトランジスタＮ３のドレイン電極とゲート電極と、ＭＯＳトランジスタＮ４、Ｎ６のゲート電極の電位は同一であるので、ＶＧＳＮ３＝ＶＧＳＮ４＝ＶＧＳＮ６となるため、電流増幅率Ｉ４／Ｉ３はＩ４／Ｉ３＝βＮ４／βＮ３＋βＮ６／βＮ３、βＮ４／βＮ３又はβＮ６／βＮ３なる関係で表わされる。
【０１４６】
これにより、第３カレントミラー回路３ａにおける出力電流Ｉ４は、上述したスイッチ回路Ｓａ、Ｓｂのオンオフに応じて、電流Ｉ２とＭＯＳトランジスタＮ３の増幅率とＭＯＳトランジスタＮ４、Ｎ６の各増幅率の和の比、或いは電流Ｉ２とＭＯＳトランジスタＮ３、Ｎ４のβ比、或いは電流Ｉ２とＭＯＳトランジスタＮ３、Ｎ６のβ比の何れか一つにより決定されることになる。この電流Ｉ４によりＬＥＤ４を点灯する。
このように、第５実施形態では、電流源８の電流値Ｉ１を第１カレントミラー回路１ａ、第２カレントミラー回路２ｃ、第３カレントミラー回路３ａによって電流増幅して電流Ｉ４を得て、これにより出力回路７ｅからＬＥＤ４に可変値にできる電流を流して調光制御可能として点灯させることができ、しかも消灯時には同等に出力回路７ｅに設けられた電圧制御回路によりＬＥＤ４のリーク電流を抑制することができ、ＬＥＤ４を高速消灯できる。
【０１４７】
又、第５実施形態の場合、第１カレントミラー回路１ａ、第２カレントミラー回路２ｃ、及び第３カレントミラー回路３ａによってＬＥＤ４の駆動電流が制御されると共に、ＬＥＤ４の駆動停止時には電圧制御回路によってＬＥＤ４に大電流が発生することを防止できるため、従来、ＬＥＤ４と第１の電源電圧ＶDDとの間に介在されていた電流制限抵抗が不要となる。
【０１４８】
更に、第５実施形態では、回路全体を入力回路５ａ、中間回路６ａ、出力回路７ｅに分割し、それらの分割位置を第１カレントミラー回路１ａの電圧経路上である第１電圧経路、及び第２カレントミラー回路２ｃの電圧経路上である第２電圧経路に設けるようにしたことにより、入力回路５ａ及び中間回路６ａと中間回路６ａ及び出力回路７ｅとを接続するための配線に寄生する抵抗成分の影響は受けなくなる。このため、ゲート電極アレイ等で構成する場合に、その入力回路５ａ、中間回路６ａ、出力回路７ｅを自由な位置に配置してその両者を電気的に配線しても、配線に寄生する抵抗成分の影響は受けることなく、動作特性の低下を抑制し、所望の動作特性の維持が可能となる。従って、第５実施形態によっても、半導体基板上に各構成要素を配置して形成する場合に、動作特性の低下を抑制しつつ、各構成要素の配置の自由度を大きくできる。
【０１４９】
尚、第５実施形態では、回路全体を入力回路５ａ、中間回路６ａ、出力回路７ｅに分割し、それらの分割位置を第１カレントミラー回路１ａの電圧経路上である第１電圧経路、及び第２カレントミラー回路２ｃの電圧経路上である第２電圧経路に設けるようにした場合を説明したが、それらの分割位置は上記電圧経路上であればどこでも良く、説明した構成のものに限定されない。ＭＯＳトランジスタＮ４、Ｎ６、Ｐ３は、半導体装置外部に直接接続され、且つその他のＭＯＳトランジスタＮ１、Ｎ２、Ｎ３、Ｎ５、Ｎ７、Ｐ１、Ｐ２と比べて大きな電流が流れるため、一般に専用の領域に配置されることが多い。特に第３カレントミラー回路３ａの電圧経路上に分割位置を設けることが好ましい。このことからもＭＯＳトランジスタＮ３に対してＭＯＳトランジスタＮ４、Ｎ６の配置される領域は離れていることになるが、上記理由から動作特性への影響を排除できる。
【０１５０】
（第６実施形態）
本発明の第６実施形態に係る電流負荷駆動回路は、図６に示すように、第５実施形態に係る電流負荷駆動回路の基本機能がそのまま得られるように、出力回路７ｅに代用される出力回路７ｆにおける第３カレントミラー回路３ｂの細部構成を変更したものである。
この第３カレントミラー回路３ｂは、インバータ（ＮＯＴ回路）１０ａ及び伝送ゲート９ａから成る第１のスイッチ回路Ｓａ、インバータ（ＮＯＴ回路）１０ｂ及び伝送ゲート９ｂから成る第２のスイッチ回路Ｓｂ、並びにスイッチ回路Ｓａに接続されたクランプ回路３０として働くＰ型ＭＯＳトランジスタＰ４、スイッチ回路Ｓｂに接続されたクランプ回路３１として働くＮ型ＭＯＳトランジスタＮ６を備える他、ゲート電極同士がスイッチ回路Ｓａの伝送ゲート９ａを介在させて接続された一対のＮ型ＭＯＳトランジスタＮ３及びＮ型ＭＯＳトランジスタＮ４、Ｎ型ＭＯＳトランジスタＮ４のゲート電極に対してスイッチ回路Ｓｂの伝送ゲート９ｂを介在させてゲート電極が接続されたＮ型ＭＯＳトランジスタＮ５、電圧制御回路におけるＮＯＲ回路１２の出力側に接続されたインバータ（ＮＯＴ回路）１３、インバータ１３の出力側にゲート電極が接続されたＮ型ＭＯＳトランジスタＮ７を備えて構成される。
【０１５１】
このうち、ＭＯＳトランジスタＮ３については、ソース電極が第２の電源電圧ＶSSに接続され、ドレイン電極がＭＯＳトランジスタＰ２のドレイン電極と接続されている。クランプ回路３０となるＭＯＳトランジスタＰ４については、ドレイン電極が第２の電源電圧ＶSSに接続され、ソース電極がＭＯＳトランジスタＮ３のゲート電極とスイッチ回路Ｓａの伝送ゲート９ａとの接続線に接続され、ゲート電極がスイッチ回路Ｓａの互いに接続されたインバータ１０ａ及び伝送ゲート９ａに接続されると共に、制御端子Ｔ１に接続されている。
クランプ回路３１となるＭＯＳトランジスタＮ６については、ソース電極が第２の電源電圧ＶSSに接続され、ドレイン電極がＭＯＳトランジスタＮ５のゲート電極とスイッチ回路Ｓｂの伝送ゲート９ｂとの接続線に接続され、ゲート電極がスイッチ回路Ｓｂの互いに接続されたインバータ１０ｂ及び伝送ゲート９ｂに接続されると共に、制御端子Ｔ２に接続されている。
【０１５２】
ＭＯＳトランジスタＮ５については、ソース電極が第２の電源電圧ＶDDに接続され、ドレイン電極がＭＯＳトランジスタＮ３のドレイン電極とＭＯＳトランジスタＰ２のドレイン電極との結線、及び伝送ゲート９ａに接続されていると共に、ＭＯＳトランジスタＮ４のゲート電極と伝送ゲート９ｂとの結線に接続されている。
ＭＯＳトランジスタＮ４については、ソース電極が第２の電源電圧ＶSSに接続され、ドレイン電極がＬＥＤ４に接続され、ゲート電極が伝送ゲート９ｂとの結線に接続されている。尚、ＬＥＤ４の残りの端子は第１の電源電圧ＶDDに接続される。
ＭＯＳトランジスタＮ７については、ソース電極が第２の電源電圧ＶSSに接続され、ドレイン電極がＭＯＳトランジスタＮ４のゲート電極と伝送ゲート９ｂとの結線に接続され、ゲート電極がインバータ１３の出力側（インバータ１３の入力側はＮＯＲ回路１２の出力側と高耐圧Ｐ型ＭＯＳトランジスタＰ３のゲート電極との結線に接続される）に接続されている。
【０１５３】
電圧制御回路において、高耐圧Ｐ型ＭＯＳトランジスタＰ３については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極がＭＯＳトランジスタＮ４のドレイン電極及びＬＥＤ４に接続され（ＬＥＤ４の一端は高耐圧Ｐ型ＭＯＳトランジスタＰ３のドレイン電極及びＭＯＳトランジスタＮ４のドレイン電極の接続線に接続される）、ゲート電極がＮＯＲ回路１２の出力側に接続されている。ＮＯＲ回路１２の入力側には、制御端子Ｔ１、Ｔ２が接続されている。ＮＯＲ回路１２は、制御端子Ｔ１、Ｔ２を介して外部から与えられる制御信号の排他的論理和信号を出力して高耐圧Ｐ型ＭＯＳトランジスタＰ３へゲートバイアス電圧として印加する。
【０１５４】
以下、第６実施形態の各部の動作について説明する。第１カレントミラー回路１ａの動作は第５実施例で説明した場合と同様であり、ＭＯＳトランジスタＮ１、Ｎ２の増幅率により決定される乗数倍に増幅して電流Ｉ２を出力する。
第２カレントミラー回路２ｃは、第１カレントミラー回路１ａの出力電流Ｉ２をそれぞれソース電極に第１の電源電圧ＶDDが印加されたＭＯＳトランジスタＰ１、Ｐ２の増幅率により決定される乗数倍に増幅して電流Ｉ３として出力する。
第３カレントミラー回路３ｂは、第２カレントミラー回路２ｃの出力電流Ｉ３をそれぞれソース電極に第２の電源電圧ＶSSが印加されたＭＯＳトランジスタＮ３、Ｎ５、Ｎ４の増幅率により決定される乗数倍に増幅して電流Ｉ４として出力し、この電流Ｉ４によってＬＥＤ４を点灯する。
【０１５５】
ここで、スイッチ回路Ｓａ、Ｓｂは、それぞれ制御端子Ｔ１、Ｔ２に入力された制御信号によって、ＭＯＳトランジスタＮ３、Ｎ５のゲート電極とドレイン電極との間の接続をオンオフする。クランプ回路３０として働くＭＯＳトランジスタＰ４は、制御端子Ｔ１に入力された制御信号をインバータ１０ａで反転した信号により駆動され、ＭＯＳトランジスタＮ３、Ｎ４の各ゲート電極を第１の電源電圧ＶDDに固定する。同様に、クランプ回路３１として働くＭＯＳトランジスタＮ６は、制御端子Ｔ２に入力された制御信号をインバータ１０ｂで反転した信号により駆動され、ＭＯＳトランジスタＮ５、Ｎ４のゲート電極を第１の電源電圧ＶDDに固定する。伝送ゲート９ａ、９ｂには、導通状態においてもそれを構成するＭＯＳトランジスタにオン抵抗が存在するが、接続点ＮＤ５からスイッチ回路Ｓａ、Ｓｂ経由で接続点ＮＤ６、ＮＤ７を介在してＭＯＳトランジスタＮ３及びＭＯＳトランジスタＮ４、或いはＭＯＳトランジスタＮ５及びＭＯＳトランジスタＮ４のゲート電極に至る経路は電圧経路であるため、動作特性に影響は生じない。これらの制御端子Ｔ１、クランプ回路３０となるＰ型ＭＯＳトランジスタＰ４、及びスイッチ回路Ｓａと、制御端子Ｔ２、クランプ回路３１となるＮ型ＭＯＳトランジスタＮ６、及びスイッチ回路Ｓｂとは、外部から与えられる制御信号に応じて別個に制御できるもので、機能面では協働してＬＥＤ４を流れる電流量を制御する制御回路（調光制御回路）となる。
【０１５６】
又、電圧制御回路では、制御端子Ｔ１、Ｔ２に入力された制御信号をＮＯＲ回路１２で排他的論理和演算した信号（制御信号の排他的論理和信号）をゲートバイアス電圧として入力した場合に、高耐圧Ｐ型ＭＯＳトランジスタＰ３のソース・ドレイン間が導通した状態となるため、高耐圧Ｐ型ＭＯＳトランジスタＰ３のドレイン側の電圧は、ほぼソース電圧（第１の電源電圧ＶDD）に一致した状態となる。そのため、ＬＥＤ４がオンからオフへと制御されたときに、ＬＥＤ４の両端電圧が瞬時に一致した状態とされ、リーク電流の発生が抑制されるため、ＬＥＤ４の高速遮断（高速消灯）が行われる。
即ち、第６実施形態の電流負荷駆動回路においても、ＬＥＤ４の両端電位差を設定した電圧値（ここでは０［Ｖ］）に制御することができ、ＬＥＤ４をオンからオフにしたときに、ＬＥＤ４に発生するリーク電流を抑制して高速遮断（高速消灯）できるようにしたものである。
【０１５７】
ところで、第６実施形態の電流負荷駆動回路に使用される各種デバイスについて、例えば第１カレントミラー回路１ａにおけるＭＯＳトランジスタＮ１、Ｎ２と、第２カレントミラー回路２ｃにおけるＭＯＳトランジスタＰ１、Ｐ２と、第３カレントミラー回路３ｂにおけるＭＯＳトランジスタＮ３、Ｎ５、Ｎ６、Ｎ７、Ｐ４は、電流負荷駆動回路における高耐圧Ｐ型ＭＯＳトランジスタＰ３や出力回路７ｆにおける出力増幅段となるＭＯＳトランジスタＮ４よりも低耐圧、低耐電流のタイプであるため、半導体基板上で作成する場合には制御端子Ｔ１、Ｔ２を含めた高耐圧、高耐電流のデバイスをその他のデバイスにおける外側の周辺部分に配置（高耐圧、高耐電流の部品を低耐圧、低耐電流の部品の外周囲に配備）すれば、ＭＯＳトランジスタＮ４やＭＯＳトランジスタＰ３に対する駆動時に生じるリーク電流が回路内へ及ぼす影響や、或いは外部から混入するノイズの影響を十分に回避できるために好ましい。
【０１５８】
次に、このような構成からなる第６実施形態の動作例について、図６を参照して詳細に説明する。尚、第６実施形態の場合、第２カレントミラー回路２ｃで流出する電流Ｉ３までの説明は、第５実施形態の場合と同様であるため、説明を省略する。
第３カレントミラー回路３ｂにおいては、キルヒホッフの法則により、接続点ＮＤ５ではＭＯＳトランジスタＮ３により流出する電流量Ｉ３と同じ電流が流入することになる。しかし接続点ＮＤ５に接続されているのはスイッチ回路Ｓａを介在させた接続点ＮＤ６を含むＭＯＳトランジスタＮ３、Ｎ４のゲート電極、或いはスイッチ回路Ｓｂを介在させた接続点ＮＤ７を含むＭＯＳトランジスタＮ５、Ｎ４のゲート電極であり、それらの終端抵抗値が極めて大きいため、接続点ＮＤ６、ＮＤ７から接続点ＮＤ５への電流は発生しない。その結果、ＭＯＳトランジスタＮ３、Ｎ５のドレイン電極−ソース電極間には、ＭＯＳトランジスタＰ２で決定された電流Ｉ３が流れることになる。このことから、第１の電源電圧ＶDDの印加部からＭＯＳトランジスタＰ２、接続点ＮＤ５、ＭＯＳトランジスタＮ３、Ｎ５を経由して第２の電源電圧ＶSSの印加部に至る経路は、第３電流経路と見なすことが出来る。
【０１５９】
他方、接続点ＮＤ５からスイッチ回路Ｓａを経由して接続点ＮＤ６を介してＭＯＳトランジスタＮ３のゲート電極に至る経路と、接続点ＮＤ５からスイッチ回路Ｓｂを経由して接続点ＮＤ７を介してＭＯＳトランジスタＮ５、Ｎ４のゲート電極に至る経路とでは、電流が流れることは無い。電流Ｉ３がＭＯＳトランジスタＮ３、Ｎ５のソース電極−ドレイン電極間に流れると、ＭＯＳトランジスタＮ３、Ｎ５のオン抵抗により電圧降下が発生するため、接続点ＮＤ５に電圧が発生する。この電圧降下により発生した電圧がスイッチ回路Ｓａ、Ｓｂを経由してＭＯＳトランジスタＮ３、Ｎ５のゲート電極に印加される。ＭＯＳトランジスタＮ３、Ｎ５では、ゲート電極の電圧と、これによるオン抵抗とにより、ＭＯＳトランジスタＮ３、Ｎ５の任意の動作点で安定する。このため、接続点ＮＤ５からスイッチ回路Ｓａ、Ｓｂを介在して接続点ＮＤ６、ＮＤ７を経由する経路は、その経路の電圧のみが動作に影響を与えるため、第３電圧経路と見なすことが出来、ＭＯＳトランジスタＮ３、Ｎ５による電圧降下分の電圧がＭＯＳトランジスタＮ４のゲート電極へ印加される。
【０１６０】
尚、ここでは電圧経路を説明するため、接続点ＮＤ５、接続点ＮＤ６、及び接続点ＮＤ７の電圧の関係を上記の通り説明したが、本実施形態においては、ＭＯＳトランジスタＮ３、Ｎ５、Ｎ４のそれぞれのゲート電極の電圧がスイッチ回路Ｓａ、Ｓｂのオンオフに伴い、ＭＯＳトランジスタＰ４、Ｎ６によってそれぞれクランプされる構成である。
スイッチ回路Ｓａ、Ｓｂは、それぞれ制御端子Ｔ１、Ｔ２に入力された制御信号によって、スイッチ回路ＳａについてはＭＯＳトランジスタＮ３のゲート電極とＭＯＳトランジスタＮ４のゲート電極との間の接続をオンオフし、スイッチ回路ＳｂについてはＭＯＳトランジスタＮ５のゲート電極とＭＯＳトランジスタＮ４のゲート電極との間の接続をオンオフできる。
【０１６１】
スイッチ回路Ｓａについては、制御信号により高レベル（Ｈｉｇｈ）を入力してオンとするときは、クランプ回路３０のＭＯＳトランジスタＰ４（ドレイン電極に第２の電源電圧ＶSSが印加される）がＭＯＳトランジスタＮ３、Ｎ４のゲート電極を第１の電源電圧ＶDDに固定し、低レベル（Ｌｏｗ）を入力してオフとするときは、ＭＯＳトランジスタＰ４がＭＯＳトランジスタＮ１、Ｎ２のゲート電極を第１の電源電圧ＶDDから切り離し、ＭＯＳトランジスタＮ４をオフにする。
【０１６２】
同様に、スイッチ回路Ｓｂについては、制御信号により高レベル（Ｈｉｇｈ）を入力してオンとするときは、クランプ回路３１のＭＯＳトランジスタＮ６（ソース電極に第２の電源電圧ＶSSが印加される）がＭＯＳトランジスタＮ５、Ｎ４のゲート電極を第１の電源電圧ＶDDに固定し、低レベル（Ｌｏｗ）を入力してオフとするときは、ＭＯＳトランジスタＮ６がＭＯＳトランジスタＮ５、Ｎ４のゲート電極を第１の電源電圧ＶDDから切り離し、ＭＯＳトランジスタＮ４をオフにする。
そこで、スイッチ回路Ｓａ、Ｓｂが何れもオンの場合、ＭＯＳトランジスタＮ３、Ｎ５のゲート電圧がＭＯＳトランジスタＮ４のゲート電圧に印加されるため、ＭＯＳトランジスタＮ４のソース電極−ドレイン電極間には、電流Ｉ３とＭＯＳトランジスタＮ３、Ｎ５の各増幅率とＭＯＳトランジスタＮ４の増幅率の和に比例した電流Ｉ４が流れ、これによりＬＥＤ４が点灯される。
【０１６３】
又、スイッチ回路Ｓａがオンで、スイッチ回路Ｓｂがオフの場合、ＭＯＳトランジスタＮ４のドレイン電極−ソース電極間には電流Ｉ３とＭＯＳトランジスタＮ３の増幅率とＭＯＳトランジスタＮ４の増幅率の比に比例した電流Ｉ４が流れ、これによりＬＥＤ４が点灯される。但し、この場合の電流Ｉ４は先の両方がオンの場合よりも少なく、ＬＥＤ４は減光する。更に、スイッチ回路Ｓａがオフで、スイッチ回路Ｓｂがオンの場合、ＭＯＳトランジスタＮ４のドレイン電極−ソース電極間には電流Ｉ３とＭＯＳトランジスタＮ５の増幅率とＭＯＳトランジスタＮ４の増幅率の比に比例した電流Ｉ４が流れ、これによりＬＥＤ４が点灯される。但し、この場合の電流Ｉ４についても先の両方がオンの場合よりも少なく、ＬＥＤ４は減光する。
【０１６４】
このとき、電圧制御回路では、少なくとも１系統の高レベル（Ｈｉｇｈ）の制御信号がＮＯＲ回路１２に入力されるため、ＮＯＲ回路１２からは低レベル（Ｌｏｗ）の信号（制御信号の排他的論理和信号）がゲートバイアス電圧として高耐圧Ｐ型ＭＯＳトランジスタＰ３に印加される。第１の電源電圧ＶDDがソース電極に印加されたＭＯＳトランジスタＰ３は、ゲートバイアス電圧が低いために駆動されず、ＭＯＳトランジスタＮ４を流れる電流Ｉ４がＬＥＤ４から接続点ＮＤ８を介してＭＯＳトランジスタＮ４に流れる。接続点ＮＤ６、ＮＤ７と接続点ＮＤ８との間には電流が流れない。このことから、第１の電源電圧ＶDDの印加部からＬＥＤ４、接続点ＮＤ８、ＭＯＳトランジスタＮ４を経由して第２の電源電圧ＶSSの印加部に至る経路は、第４電流経路と見なすことが出来る。因みに、同時に低レベル（Ｌｏｗ）の制御信号の排他的論理和信号（ゲートバイアス電圧）はインバータ１３に入力され、インバータ１３はそれを反転した高レベル（Ｈｉｇｈ）の制御信号をゲートバイアス電圧としてＭＯＳトランジスタＮ７のゲート電極に印加する。このとき、ＭＯＳトランジスタＮ７は駆動してＭＯＳトランジスタＮ４のゲートバイアス電圧が所定値以上となるように昇圧する。即ち、インバータ１３及びＭＯＳトランジスタＮ７は、スイッチ回路Ｓａ、Ｓｂの何れかがオンである場合、出力増幅段のＭＯＳトランジスタＮ４を安定動作させるための補間回路として働く。
【０１６５】
更に、スイッチ回路Ｓａ、Ｓｂが何れもオフの場合、ＭＯＳトランジスタＮ４はオフとなり、この状態では第３カレントミラー回路３ｂには電流が流れず、ＬＥＤ４を消灯した状態となる。
このとき、電圧制御回路では、２系統の低レベル（Ｌｏｗ）の制御信号がＮＯＲ回路１２に入力されるため、ＮＯＲ回路１２からは高レベル（Ｈｉｇｈ）の制御信号の排他的論理和信号がゲートバイアス電圧として高耐圧Ｐ型ＭＯＳトランジスタＰ３に印加される。これにより、ＭＯＳトランジスタＰ３は駆動してドレイン電極側の電圧が第１の電源電圧ＶDDとほぼ一致し、ＬＥＤ４の両端電位差がほぼゼロとなり、リーク電流が発生しないように働く。このため、ＬＥＤ４はオンからオフへと制御されたときに高速消灯される。因みに、補間回路では、同時に高レベル（Ｈｉｇｈ）の制御信号の排他的論理和信号（ゲートバイアス電圧）がインバータ１３に入力され、インバータ１３はそれを反転した低レベル（Ｌｏｗ）の制御信号をゲートバイアス電圧としてＭＯＳトランジスタＮ７のゲート電極に印加する。このため、ＭＯＳトランジスタＮ７が駆動せずにＭＯＳトランジスタＮ４のゲートバイアス電圧は所定値未満となるように降圧される。
【０１６６】
即ち、第３カレントミラー回路３ｂにおける出力電流Ｉ４は、補間回路のＭＯＳトランジスタＮ７による出力増幅段のＭＯＳトランジスタＮ４の昇圧機能を合わせれば、第５実施例の場合と同様になり、上述したスイッチ回路Ｓａ、Ｓｂのオンオフに応じて、電流Ｉ３とＭＯＳトランジスタＮ３、Ｎ５の各増幅率とＭＯＳトランジスタＮ４の増幅率の和の比、或いは電流Ｉ３とＭＯＳトランジスタＮ３、Ｎ４のβ比、或いは電流Ｉ３とＭＯＳトランジスタＮ５、Ｎ４のβ比の何れか一つにより決定されることになる。この電流Ｉ４によりＬＥＤ４を点灯する。
【０１６７】
このように、第６実施形態の場合も、電流源８の電流値Ｉ１を第１カレントミラー回路１ａ、第２カレントミラー回路２ｃ、第３カレントミラー回路３ｂによって電流増幅して電流Ｉ４を得て、これにより出力回路７ｆからＬＥＤ４に可変値にできる電流を流して調光制御可能として点灯させることができ、しかも消灯時には同等に出力回路７ｆに設けられた電圧制御回路によりＬＥＤ４のリーク電流を抑制することができ、ＬＥＤ４を高速消灯できる。
又、第６実施形態の場合も、第１カレントミラー回路１ａ、第２カレントミラー回路２ｃおよび第３カレントミラー回路３ｂによってＬＥＤ４の駆動電流が制御されると共に、ＬＥＤ４の駆動停止時には電圧制御回路によってＬＥＤ４に大電流が発生することを防止できるため、従来、ＬＥＤ４と第１の電源電圧ＶDDとの間に介在されていた電流制限抵抗が不要となる。
【０１６８】
更に、第６実施形態においても、回路全体を入力回路５ａ、中間回路６ａ、出力回路７ｆに分割し、それらの分割位置を第１カレントミラー回路１ａの電圧経路上である第１電圧経路、及び第２カレントミラー回路２ｃの電圧経路上である第２電圧経路に設けるようにしたことにより、入力回路５ａ及び中間回路６ａと中間回路６ａ及び出力回路７ｆとを接続するための配線に寄生する抵抗成分の影響は受けなくなる。このため、ゲート電極アレイ等で構成する場合に、その入力回路５ａ、中間回路６ａ、出力回路７ｆを自由な位置に配置してその両者を電気的に配線しても、配線に寄生する抵抗成分の影響は受けることなく、動作特性の低下を抑制し、所望の動作特性の維持が可能となる。従って、第６実施形態によっても、半導体基板上に各構成要素を配置して形成する場合に、動作特性の低下を抑制しつつ、各構成要素の配置の自由度を大きくできる。
【０１６９】
尚、第６実施形態では、回路全体を入力回路５ａ、中間回路６ａ、出力回路７ｆに分割し、それらの分割位置を第１カレントミラー回路１ａの電圧経路上である第１電圧経路、及び第２カレントミラー回路２ｃの電圧経路上である第２電圧経路に設けるようにした場合を説明したが、それらの分割位置は上記電圧経路上であればどこでも良く、説明した構成のものに限定されない。ＭＯＳトランジスタＮ４、Ｐ３は、半導体装置外部に直接接続され、且つその他のＭＯＳトランジスタＮ１、Ｎ２、Ｎ３、Ｎ５、Ｎ７、Ｐ１、Ｐ２、Ｐ４と比べて大きな電流が流れるため、一般に専用の領域に配置されることが多い。特に第３カレントミラー回路３ｂの電圧経路上に分割位置を設けることが好ましい。このことからもＭＯＳトランジスタＮ３に対してＭＯＳトランジスタＮ４、Ｎ５の配置される領域は離れていることになるが、上記理由から動作特性への影響を排除できる。
【０１７０】
（第７実施形態）
本発明の第７実施形態に係る電流負荷駆動回路は、図７に示すように、ゲート電極同士が接続された一対のＰ型ＭＯＳトランジスタＰ１、Ｐ２を備えた第１カレントミラー回路１ｂと、ゲート電極同士が接続された一対のＮ型ＭＯＳトランジスタＮ１、Ｎ２を備えた第２カレントミラー回路２ｄと、インバータ（ＮＯＴ回路）１０ａ及び伝送ゲート９ａから成る第１のスイッチ回路Ｓａ、インバータ（ＮＯＴ回路）１０ｂ及び伝送ゲート９ｂから成る第２のスイッチ回路Ｓｂ、並びにスイッチ回路Ｓａに接続されたクランプ回路３２として働くＰ型ＭＯＳトランジスタＰ５、スイッチ回路Ｓｂに接続されたクランプ回路３３として働くＰ型ＭＯＳトランジスタＰ７を備える他、ゲート電極同士がスイッチ回路Ｓａの伝送ゲート９ａを介在させて接続された一対のＰ型ＭＯＳトランジスタＰ３及びＰ型ＭＯＳトランジスタＰ４、Ｐ型ＭＯＳトランジスタＰ３のゲート電極に対してスイッチ回路Ｓｂの伝送ゲート９ｂを介在させてゲート電極が接続されたＰ型ＭＯＳトランジスタＰ６を備えた第３カレントミラー回路３ｃと、ＮＯＲ回路１２及び高耐圧Ｎ型ＭＯＳトランジスタＮ３を備えると共に、制御端子Ｔ１、Ｔ２を介して外部から与えられる制御信号に応じて電流負荷（ＬＥＤ４）における固定電圧の入力端と逆側の端子に印加される電圧を制御する電圧制御回路と、を備えて構成され、ＩＣ用デバイス側から観てＬＥＤ４に対して電流を押し込む形式のソース電流によりＬＥＤ４を直接駆動する回路である。
【０１７１】
このうち、第１カレントミラー回路１ｂにおいて、ＭＯＳトランジスタＰ１については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極が電流源（定電流源）８を介在して第２の電源電圧ＶSSに接続されると共に、ドレイン電極及びゲート電極が結線されている。ＭＯＳトランジスタＰ２については、ソース電極が第１の電源電圧ＶDDに接続され、ゲート電極がＭＯＳトランジスタＰ１のゲート電極に接続されている。
第２カレントミラー回路２ｄにおいて、ＭＯＳトランジスタＮ１については、ソース電極が第２の電源電圧ＶSSに接続され、ドレイン電極がＭＯＳトランジスタＰ２のドレイン電極と接続されている。ＭＯＳトランジスタＮ２については、ソース電極が第２の電源電圧ＶSSに接続され、ゲート電極がＭＯＳトランジスタＮ１のゲート電極に接続されている。
【０１７２】
第３カレントミラー回路３ｃにおいて、ＭＯＳトランジスタＰ３については、ドレイン電極がＭＯＳトランジスタＮ２のドレイン電極と接続され、ソース電極が第１の電源電圧ＶDDに接続されている。ＭＯＳトランジスタＰ４については、ドレイン電極がＬＥＤ４に接続され、ソース電極が第１の電源電圧ＶDDに接続されている。尚、ＬＥＤ４の残りの端子は第２の電源電圧ＶSSに接続される。クランプ回路３２となるＭＯＳトランジスタＰ５については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極がＭＯＳトランジスタＰ４のゲート電極とスイッチ回路Ｓａの伝送ゲート９ａとの接続線に接続され、ゲート電極がスイッチ回路Ｓａの互いに接続されたインバータ１０ａ及び伝送ゲート９ａに接続されると共に、制御端子Ｔ１に接続されている。ＭＯＳトランジスタＰ６については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極がＬＥＤ４に接続されている。クランプ回路３３となるＭＯＳトランジスタＰ７については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極がＭＯＳトランジスタＰ６のゲート電極とスイッチ回路Ｓｂの伝送ゲート９ｂとの接続線に接続され、ゲート電極がスイッチ回路Ｓｂの互いに接続されたインバータ１０ｂ及び伝送ゲート９ｂに接続されると共に、制御端子Ｔ２に接続されている。
【０１７３】
電圧制御回路において、高耐圧Ｎ型ＭＯＳトランジスタＮ３については、ソース電極が第２の電源電圧ＶSSに接続され、ドレイン電極がＭＯＳトランジスタＰ４、Ｐ６のドレイン電極及びＬＥＤ４に接続され（ＬＥＤ４の一端は高耐圧Ｎ型ＭＯＳトランジスタＮ３のドレイン電極及びＭＯＳトランジスタＰ４、Ｐ６のドレイン電極の接続線に接続される）、ゲート電極がＮＯＲ回路１２の出力側に接続されている。ＮＯＲ回路１２の入力側には制御端子Ｔ１、Ｔ２が接続されている。ＮＯＲ回路１２は、制御端子Ｔ１、Ｔ２を介して外部から与えられる制御信号の排他的論理和信号を出力して高耐圧Ｎ型ＭＯＳトランジスタＮ３へゲートバイアス電圧として印加する。
【０１７４】
次に、第７実施形態の具体的な説明をするのに先立って、本発明の構成の基本的な考え方について、第７実施形態を参照して説明する。
第７実施形態の電流負荷駆動回路は、電流Ｉ１〜Ｉ４がそれぞれ流れる４つの第１乃至第４電流経路と、電流が流れることがなく、電圧のみが意味を持つ第１乃至第３電圧経路とを含んでいる。
第１電流経路は、ＭＯＳトランジスタＰ１のドレイン電極と電流源８とが接続点ＮＤ１を介在して直列接続されており、電流Ｉ１が流れる経路である。接続点ＮＤ１は接続点ＮＤ２を介在してＭＯＳトランジスタＰ１、Ｐ２のゲート電極同士の結線に接続されている。
【０１７５】
第２電流経路は、ＭＯＳトランジスタＰ２のドレイン電極とＭＯＳトランジスタＮ１のドレイン電極とが接続点ＮＤ３を介在して直列接続されており、電流Ｉ２が流れる経路である。接続点ＮＤ３は接続点ＮＤ４を介在してＭＯＳトランジスタＮ１、Ｎ２のゲート電極同士の結線に接続されている。
第３電流経路は、ＭＯＳトランジスタＰ３のドレイン電極とＭＯＳトランジスタＮ２のドレイン電極とが接続点ＮＤ５を介在して直列接続されており、電流Ｉ３が流れる経路である。接続点ＮＤ５はスイッチ回路Ｓａを経由した接続点ＮＤ６を介在してＭＯＳトランジスタＰ３、Ｐ４のゲート電極同士の結線とスイッチ回路Ｓｂを経由した接続点ＮＤ７を介在してＭＯＳトランジスタＰ３、Ｐ６のゲート電極同士の結線とに接続されている。
【０１７６】
第４電流経路は、ＭＯＳトランジスタＰ６のドレイン電極とＭＯＳトランジスタＮ３のドレイン電極とが接続点ＮＤ８を介在して直列接続されており、電流Ｉ４が流れる経路である。接続点ＮＤ８にはＬＥＤ４が接続され、ＬＥＤ４の残りの端子には第２の電源電圧ＶSSが印加される。
第１電圧経路は、ＭＯＳトランジスタＰ１のゲート電極とＭＯＳトランジスタＰ２のゲート電極とを電気的に接続した経路であり、上記第１電流経路に電流Ｉ１が流れた結果生成される電圧のみが意味を持つ。
【０１７７】
第２電圧経路は、ＭＯＳトランジスタＮ１のゲート電極とＭＯＳトランジスタＮ２のゲート電極とを電気的に接続した経路であり、上記第２電流経路に電流Ｉ２が流れた結果生成される電圧のみが意味を持つ。
第３電圧経路は、ＭＯＳトランジスタＰ３のゲート電極とＭＯＳトランジスタＰ４のゲート電極とをスイッチ回路Ｓａを介在して電気的に接続した経路、或いはＭＯＳトランジスタＰ３のゲート電極とＭＯＳトランジスタＰ４のゲート電極とをスイッチ回路Ｓｂを介在して電気的に接続した経路であり、上記第３電流経路に電流Ｉ３が流れた結果生成される電圧のみが意味を持つ。
【０１７８】
このような電流経路と電圧経路とを含む回路を、半導体基板上等に作成する場合、電流経路と電圧経路とではＭＯＳトランジスタ（能動素子）等の他に内部配線をそれぞれ含むことになる。
こうした場合、電流経路では、内部配線の長さが長くなると、内部配線に伴う配線抵抗や寄生容量によって動作特性が低下する恐れがある。一方、電圧経路では、その経路の終端は極めて高い抵抗値で終端されているとみなせるので、経路に寄生する抵抗の影響は無視でき、内部配線の長さが長くなっても動作特性が低下する恐れは殆どない。
【０１７９】
そこで、第７実施形態においても、半導体基板上等に作成する際、動作特性の低下をできるだけ抑制しつつ、各構成要素の配置の自由度を大きくするために、回路全体を分割又は分離するようにし、その分割又は分離のための境界を電圧経路上に設けるようにする。
このような基本的な考えに基づき、第７実施形態では、回路全体を入力回路、中間回路、出力回路に分割又は分離するようにし、その分割位置又は分離位置を第１カレントミラー回路１ｂの電圧経路である第１電圧経路上と第２カレントミラー回路２ｄの電圧経路である第２電圧経路上とにそれぞれ設けるようにした。具体的には、ゲートアレイ等によって半導体基板上に作成される際、入力回路５ｂ、中間回路６ｂ、出力回路７ｇに分割した形態で半導体基板上にそれぞれ作成し、その各分割位置を内部配線によって電気的に接続するようにした。
【０１８０】
以下、第７実施形態の各部の動作について説明する。
第１カレントミラー回路１ｂでは、第１の電源電圧ＶDDがＭＯＳトランジスタＰ１、Ｐ２のソース電極にそれぞれ印加され、ＭＯＳトランジスタＰ１のドレイン電極に接続された電流源８の電流Ｉ１が接続点ＮＤ１を流れ、ＭＯＳトランジスタＰ１、Ｐ２の増幅率により決定される乗数倍に増幅して電流Ｉ２として出力する。
【０１８１】
第２カレントミラー回路２ｄは、第１カレントミラー回路１ｂの出力電流Ｉ２をそれぞれソース電極に第２の電源電圧ＶSSが印加されたＭＯＳトランジスタＮ１、Ｎ２の増幅率により決定される乗数倍に増幅して電流Ｉ３として出力する。
第３カレントミラー回路３ｃは、第２カレントミラー回路２ｄの出力電流Ｉ３をそれぞれソース電極に第１の電源電圧ＶDDが印加されたＭＯＳトランジスタＰ３、Ｐ４、Ｐ６の増幅率により決定される乗数倍に増幅して電流Ｉ４として出力し、この電流Ｉ４によってＬＥＤ４を点灯する。
【０１８２】
ここで、スイッチ回路Ｓａ、Ｓｂは、それぞれ制御端子Ｔ１、Ｔ２に入力された制御信号によって、ＭＯＳトランジスタＰ３のゲート電極と、ＭＯＳトランジスタＰ４，Ｐ６それぞれのゲート電極との間の接続をオンオフする。クランプ回路３２として働くＭＯＳトランジスタＰ５は、制御端子Ｔ１に入力された制御信号をインバータ１０ａで反転した信号により駆動され、ＭＯＳトランジスタＰ３、Ｐ４の各ゲート電極を第１の電源電圧ＶDDに固定する。同様に、クランプ回路３３として働くＭＯＳトランジスタＰ７は、制御端子Ｔ２に入力された制御信号をインバータ１０ｂで反転した信号により駆動され、ＭＯＳトランジスタＰ３、Ｐ６の各ゲート電極を第１の電源電圧ＶDDに固定する。伝送ゲート９ａ、９ｂには、導通状態においてもそれを構成するＭＯＳトランジスタにオン抵抗が存在するが、接続点ＮＤ５からスイッチ回路Ｓａ、Ｓｂ経由で接続点ＮＤ６、ＮＤ７を介在してＭＯＳトランジスタＰ３及びＭＯＳトランジスタＰ４、或いはＭＯＳトランジスタＰ３及びＭＯＳトランジスタＰ６のゲート電極に至る経路は電圧経路であるため、動作特性に影響は生じない。これらの制御端子Ｔ１、クランプ回路３２となるＰ型ＭＯＳトランジスタＰ５、及びスイッチ回路Ｓａと、制御端子Ｔ２、クランプ回路３３となるＰ型ＭＯＳトランジスタＰ７、及びスイッチ回路Ｓｂとは、外部から与えられる制御信号に応じて別個に制御できるもので、機能面では協働してＬＥＤ４を流れる電流量を制御する制御回路（調光制御回路）となる。
【０１８３】
又、電圧制御回路では、制御端子Ｔ１、Ｔ２に入力された制御信号をＮＯＲ回路１２で排他的論理和演算した信号（制御信号の排他的論理和信号）をゲートバイアス電圧として入力した高耐圧Ｎ型ＭＯＳトランジスタＮ３が、ＬＥＤ４の接続点ＮＤ８側の端子へ印加される電圧を他端側の電圧ＶSSと一致させるように働く。即ち、高耐圧Ｎ型ＭＯＳトランジスタＮ３には、第２の電源電圧ＶSSがソース電極に印加されており、ＮＯＲ回路１２からの排他的論理和信号出力のゲートバイアス電圧で駆動されたとき、高耐圧Ｎ型ＭＯＳトランジスタＮ３のソース・ドレイン間が導通した状態となるため、高耐圧Ｎ型ＭＯＳトランジスタＮ３のドレイン側の電圧は、ほぼソース電圧（第１の電源電圧ＶDD）に一致した状態となる。そのため、ＬＥＤ４がオンからオフへと制御されたときに、ＬＥＤ４の両端電圧が瞬時に一致した状態とされ、リーク電流の発生が抑制されるため、ＬＥＤ４の高速遮断（高速消灯）が行われる。
【０１８４】
即ち、第７実施形態の電流負荷駆動回路においても、ＬＥＤ４の両端電位差を設定した電圧値（ここでは０［Ｖ］）に制御することができ、ＬＥＤ４をオンからオフにしたときに、ＬＥＤ４に発生するリーク電流を抑制して高速遮断（高速消灯）できるようにしたものである。
ところで、第７実施形態の電流負荷駆動回路に使用される各種デバイスについて、例えば第１カレントミラー回路１ｂにおけるＭＯＳトランジスタＰ１、Ｐ２と、第２カレントミラー回路２ｄにおけるＭＯＳトランジスタＮ１、Ｎ２と、第３カレントミラー回路３ｃにおけるＭＯＳトランジスタＰ３、Ｐ５、Ｐ７は、電流負荷駆動回路における高耐圧Ｎ型ＭＯＳトランジスタＮ３や出力回路７ｇにおける出力増幅段となるＭＯＳトランジスタＰ４、Ｐ６よりも低耐圧、低耐電流のタイプであるため、半導体基板上で作成する場合には制御端子Ｔ１、Ｔ２を含めた高耐圧、高耐電流のデバイスをその他のデバイスにおける外側の周辺部分に配置（高耐圧、高耐電流の部品を低耐圧、低耐電流の部品の外周囲に配備）すれば、ＭＯＳトランジスタＰ４、Ｐ６やＭＯＳトランジスタＮ３に対する駆動時に生じるリーク電流が回路内へ及ぼす影響や、或いは外部から混入するノイズの影響を十分に回避できるために好ましい。
【０１８５】
次に、このような構成からなる第７実施形態の動作例について、図７を参照して詳細に説明する。
但し、第１カレントミラー回路１ｂについては、図３に示した第３実施形態の場合と同じであり、その出力電流Ｉ２は、電流Ｉ１とＭＯＳトランジスタＰ１、Ｐ２のβ比とにより決定されることになる。尚、ここでも第１の電源電圧ＶDDの印加部からＭＯＳトランジスタＰ１、接続点ＮＤ１を介在させて電流源８を経由して第２の電源電圧ＶSSの印加部に至る経路は、第１電流経路とみなせる。
【０１８６】
第２カレントミラー回路２ｄにおいては、キルヒホッフの法則により、接続点ＮＤ３ではＭＯＳトランジスタＰ２により流入する電流量Ｉ２と同じ電流が流出することになる。しかし接続点ＮＤ３に接続されているのは接続点ＮＤ４を介在させたＭＯＳトランジスタＮ１、Ｎ２のゲート電極であり、その終端抵抗値が極めて大きいため、接続点ＮＤ４から接続点ＮＤ３への電流は発生しない。その結果、ＭＯＳトランジスタＮ１のドレイン電極−ソース電極間には、ＭＯＳトランジスタＰ２で決定された電流Ｉ２が流れることになる。このことから、第１の電源電圧ＶDDの印加部からＭＯＳトランジスタＰ２、接続線ＮＤ３、ＭＯＳトランジスタＮ１を経由して第２の電源電圧ＶSSの印加部に至る経路は、第２電流経路と見なすことが出来る。
【０１８７】
一方、接続点ＮＤ３から接続点ＮＤ４を介してＭＯＳトランジスタＮ１、Ｎ２のゲート電極に至る経路では、電流が流れることは無い。電流Ｉ２がＭＯＳトランジスタＮ１のドレイン電極−ソース電極間に流れると、ＭＯＳトランジスタＮ１のオン抵抗により電圧降下が発生するため、接続点ＮＤ３に電圧が発生する。この電圧降下により発生した電圧が接続点ＮＤ４を介してＭＯＳトランジスタＮ１のゲート電極に印加される。ＭＯＳトランジスタＮ１では、ゲート電極の電圧と、これによるオン抵抗とにより、ＭＯＳトランジスタＮ１の任意の動作点で安定する。このため、接続点ＮＤ３から接続点ＮＤ４を経由する経路は、その経路の電圧のみが動作に影響を与えるため、第２電圧経路と見なすことが出来、ＭＯＳトランジスタＮ１による電圧降下分の電圧がＭＯＳトランジスタＮ２のゲート電極へ印加される。
【０１８８】
ＭＯＳトランジスタＮ１、Ｎ２において、ＭＯＳトランジスタＮ１の閾値電圧をＶＴＮ１、ＭＯＳトランジスタＮ１のゲート電極−ソース電極間の電圧をＶＧＳＮ１、ＭＯＳトランジスタＮ１の増幅率をβＮ１とすると、電流Ｉ２はＩ２＝（βＮ１／２）×（ＶＧＳＮ１−ＶＴＮ１）2なる関係で表わされる。
又、ＭＯＳトランジスタＮ２の閾値電圧をＶＴＮ２、ＭＯＳトランジスタＮ２のゲート電極−ソース電極間の電圧をＶＧＳＮ２、ＭＯＳトランジスタＮ２の増幅率をβＮ２とすると、電流Ｉ３はＩ３＝（βＮ２／２）×（ＶＧＳＮ２−ＶＴＮ２）2なる関係で表わされる。
【０１８９】
ＭＯＳトランジスタＮ１、Ｎ２が同一特性のＭＯＳトランジスタであると、ＶＴＮ１＝ＶＴＮ２であり、ＭＯＳトランジスタＮ１のドレイン電極とゲート電極と、ＭＯＳトランジスタＮ２のゲート電極の電位は同一であるので、ＶＧＳＮ１＝ＶＧＳＮ２となるため、電流増幅率Ｉ３／Ｉ２はＩ３／Ｉ２＝βＮ２／βＮ１なる関係で表わされる。
これにより、第２カレントミラー回路２ｄにおける出力電流Ｉ３は、電流Ｉ２とＭＯＳトランジスタＮ１、Ｎ２のβ比とにより決定されることになる。
【０１９０】
第３カレントミラー回路３ｃにおいては、キルヒホッフの法則により、接続点ＮＤ５ではＭＯＳトランジスタＮ２により流出する電流量Ｉ３と同じ電流が流入することになる。しかし接続点ＮＤ５に接続されているのはスイッチ回路Ｓａを介在させた接続点ＮＤ６を含むＭＯＳトランジスタＰ３、Ｐ４のゲート電極、或いはスイッチ回路Ｓｂを介在させた接続点ＮＤ７を含むＭＯＳトランジスタＰ３、Ｐ６のゲート電極であり、それらの終端抵抗値が極めて大きいため、接続点ＮＤ６、ＮＤ７から接続点ＮＤ５への電流は発生しない。その結果、ＭＯＳトランジスタＰ３のソース電極−ドレイン電極間には、ＭＯＳトランジスタＮ２で決定された電流Ｉ３が流れることになる。このことから、第１の電源電圧ＶDDの印加部からＭＯＳトランジスタＰ２、接続点ＮＤ５、ＭＯＳトランジスタＮ２を経由して第２の電源電圧ＶSSの印加部に至る経路は、第３電流経路と見なすことが出来る。
【０１９１】
他方、接続点ＮＤ５からスイッチ回路Ｓａを経由して接続点ＮＤ６を介してＭＯＳトランジスタＰ３、Ｐ４のゲート電極に至る経路と、接続点ＮＤ５からスイッチ回路Ｓｂを経由して接続点ＮＤ７を介してＭＯＳトランジスタＰ３、Ｐ６のゲート電極に至る経路とでは、電流が流れることは無い。電流Ｉ３がＭＯＳトランジスタＰ３のソース電極−ドレイン電極間に流れると、ＭＯＳトランジスタＰ３のオン抵抗により電圧降下が発生するため、接続点ＮＤ５に電圧が発生する。この電圧降下により発生した電圧がスイッチ回路Ｓａ、Ｓｂを経由してＭＯＳトランジスタＰ３のゲート電極に印加される。ＭＯＳトランジスタＰ３では、ゲート電極の電圧と、これによるオン抵抗とにより、ＭＯＳトランジスタＰ３の任意の動作点で安定する。このため、接続点ＮＤ５からスイッチ回路Ｓａ、Ｓｂを介在して接続点ＮＤ６、ＮＤ７を経由する経路は、その経路の電圧のみが動作に影響を与えるため、第３電圧経路と見なすことが出来、ＭＯＳトランジスタＰ３による電圧降下分の電圧がＭＯＳトランジスタＰ４、Ｐ６のゲート電極へ印加される。
【０１９２】
尚、ここでは電圧経路を説明するため、接続点ＮＤ５、接続点ＮＤ６、及び接続点ＮＤ７の電圧の関係を上記の通り述べたが、本実施形態においては、ＭＯＳトランジスタＮ３、Ｎ４、Ｎ６のそれぞれのゲート電極の電圧がスイッチ回路Ｓａ、Ｓｂのオンオフに伴い、ＭＯＳトランジスタＰ５、Ｐ７によってそれぞれクランプされる構成である。
スイッチ回路Ｓａ、Ｓｂは、それぞれ制御端子Ｔ１、Ｔ２に入力された制御信号によって、スイッチ回路ＳａについてはＭＯＳトランジスタＰ３のゲート電極とＭＯＳトランジスタＰ４のゲート電極との間の接続をオンオフし、スイッチ回路ＳｂについてはＭＯＳトランジスタＰ３のゲート電極とＭＯＳトランジスタＰ６のゲート電極との間の接続をオンオフできる。
【０１９３】
スイッチ回路Ｓａについては、制御信号により高レベル（Ｈｉｇｈ）を入力してオンとするときは、クランプ回路３２のＭＯＳトランジスタＰ５（ソース電極に第１の電源電圧ＶDDが印加される）がＭＯＳトランジスタＰ３、Ｐ４のゲート電極を第１の電源電圧ＶDDに固定し、低レベル（Ｌｏｗ）を入力してオフとするときは、ＭＯＳトランジスタＰ５がＭＯＳトランジスタＰ３、Ｐ４のゲート電極を第１の電源電圧ＶDDから切り離し、ＭＯＳトランジスタＰ４をオフにする。
【０１９４】
同様に、スイッチ回路Ｓｂについては、制御信号により高レベル（Ｈｉｇｈ）を入力してオンとするときは、クランプ回路３３のＭＯＳトランジスタＰ７（ソース電極に第１の電源電圧ＶDDが印加される）がＭＯＳトランジスタＰ３、Ｐ６のゲート電極を第１の電源電圧ＶDDに固定し、低レベル（Ｌｏｗ）を入力してオフとするときは、ＭＯＳトランジスタＰ７がＭＯＳトランジスタＰ３、Ｐ６のゲート電極を第１の電源電圧ＶDDから切り離し、ＭＯＳトランジスタＰ６をオフにする。
そこで、スイッチ回路Ｓａ、Ｓｂが何れもオンの場合、ＭＯＳトランジスタＰ３のゲート電圧がＭＯＳトランジスタＰ４、Ｐ６のゲート電圧にそれぞれ印加されるため、ＭＯＳトランジスタＰ４、Ｐ６のソース電極−ドレイン電極間には、電流Ｉ３とＭＯＳトランジスタＰ３の増幅率とＭＯＳトランジスタＰ４、Ｐ６の各増幅率の和に比例した電流Ｉ４が流れ、これによりＬＥＤ４が点灯される。
【０１９５】
又、スイッチ回路Ｓａがオンで、スイッチ回路Ｓｂがオフの場合、ＭＯＳトランジスタＰ４のソース電極−ドレイン電極間には電流Ｉ３とＭＯＳトランジスタＰ３の増幅率とＭＯＳトランジスタＰ４の増幅率の比に比例した電流Ｉ４が流れ、これによりＬＥＤ４が点灯される。但し、この場合の電流Ｉ４は先の両方がオンの場合よりも少なく、ＬＥＤ４は減光する。更に、スイッチ回路Ｓａがオフで、スイッチ回路Ｓｂがオンの場合、ＭＯＳトランジスタＰ６のソース電極−ドレイン電極間には電流Ｉ３とＭＯＳトランジスタＰ３の増幅率とＭＯＳトランジスタＰ６の増幅率の比に比例した電流Ｉ４が流れ、これによりＬＥＤ４が点灯される。但し、この場合の電流Ｉ４についても先の両方がオンの場合よりも少なく、ＬＥＤ４は減光する。
【０１９６】
このとき、電圧制御回路では、少なくとも１系統の高レベル（Ｈｉｇｈ）の制御信号がＮＯＲ回路１２に入力されることになるため、ＮＯＲ回路１２からは低レベル（Ｌｏｗ）の信号（制御信号の排他的論理和信号）がゲートバイアス電圧として高耐圧Ｎ型ＭＯＳトランジスタＮ３に印加される。第２の電源電圧ＶSSがソース電極に印加されたＭＯＳトランジスタＮ３は、ゲートバイアス電圧が低いために駆動されず、ＭＯＳトランジスタＰ４、Ｐ６で決まる電流Ｉ４が接続点ＮＤ８からＬＥＤ４に流れる。接続点ＮＤ６、ＮＤ７と接続点ＮＤ８との間には電流が流れない。このことから、第１の電源電圧ＶDDの印加部からＭＯＳトランジスタＰ４、Ｐ６、接続点ＮＤ８、ＬＥＤ４を経由して第２の電源電圧ＶSSの印加部に至る経路は、第４電流経路と見なすことが出来る。
【０１９７】
更に、スイッチ回路Ｓａ、Ｓｂが何れもオフの場合、ＭＯＳトランジスタＰ４、Ｐ６は何れもオフとなり、この状態では第３カレントミラー回路３ｃに電流Ｉ４が流れず、ＬＥＤ４を消灯した状態となる。
このとき、電圧制御回路では、２系統の低レベル（Ｌｏｗ）の制御信号がＮＯＲ回路１２に入力されるため、ＮＯＲ回路１２からは高レベル（Ｈｉｇｈ）の信号（制御信号の排他的論理和信号）がゲートバイアス電圧として高耐圧Ｎ型ＭＯＳトランジスタＮ３に印加される。これにより、ＭＯＳトランジスタＮ３は駆動してドレイン電極側の電圧が第２の電源電圧ＶSSとほぼ一致し、ＬＥＤ４の両端電位差がほぼゼロとなり、リーク電流が発生しないように働く。このため、ＬＥＤ４はオンからオフへと制御されたときに高速消灯される。
【０１９８】
ＭＯＳトランジスタＰ３、Ｐ４、Ｐ６において、ＭＯＳトランジスタＰ３の閾値電圧をＶＴＰ３、ＭＯＳトランジスタＰ３のゲート電極−ソース電極間の電圧をＶＧＳＰ３、ＭＯＳトランジスタＰ３の増幅率をβＰ３とすると、電流Ｉ３はＩ３＝（βＰ３／２）×（ＶＧＳＰ３−ＶＴＰ３）2なる関係で表わされる。
また、ＭＯＳトランジスタＰ４の閾値電圧をＶＴＰ４、ＭＯＳトランジスタＰ４のゲート電極−ソース電極間の電圧をＶＧＳＰ４、ＭＯＳトランジスタＰ４の増幅率をβＰ４とすると、ＭＯＳトランジスタＰ４によって流れる電流Ｉ４はＩ４＝（βＰ４／２）×（ＶＧＳＰ４−ＶＴＰ４）2なる関係で表わされる。
【０１９９】
同様に、ＭＯＳトランジスタＰ６の閾値電圧をＶＴＰ６、ＭＯＳトランジスタＰ６のゲート電極−ソース電極間の電圧をＶＧＳＰ６、ＭＯＳトランジスタＰ６の増幅率をβＰ６とすると、ＭＯＳトランジスタＰ４によって流れる電流Ｉ４はＩ４＝（βＰ６／２）×（ＶＧＳＰ６−ＶＴＰ６）2なる関係で表わされる。
ＭＯＳトランジスタＰ３、Ｐ４、Ｐ６が同一特性のＭＯＳトランジスタであると、ＶＴＰ３＝ＶＴＰ４＝ＶＴＰ６であり、ＭＯＳトランジスタＰ３のドレイン電極とゲート電極と、ＭＯＳトランジスタＰ４、Ｐ６のゲート電極の電位は同一であるので、ＶＧＳＰ３＝ＶＧＳＰ４＝ＶＧＳＰ６となるため、電流増幅率Ｉ４／Ｉ３はＩ４／Ｉ３＝βＰ４／βＰ３＋βＰ６／βＰ３、βＰ４／βＰ３又はβＰ６／βＰ３なる関係で表わされる。
【０２００】
これにより、第３カレントミラー回路３ｃにおける出力電流Ｉ４は、上述したスイッチ回路Ｓａ、Ｓｂのオンオフに応じて、電流Ｉ３とＭＯＳトランジスタＰ３の増幅率とＭＯＳトランジスタＰ４、Ｐ６の各増幅率の和の比、或いは電流Ｉ３とＭＯＳトランジスタＰ３、Ｐ４のβ比、或いは電流Ｉ３とＭＯＳトランジスタＰ３、Ｐ６のβ比の何れか一つにより決定されることになる。この電流Ｉ４によりＬＥＤ４を点灯する。
このように、第７実施形態では、電流源８の電流値Ｉ１を第１カレントミラー回路１ｂ、第２カレントミラー回路２ｄ、第３カレントミラー回路３ｃによって電流増幅して電流Ｉ４を得て、これにより出力回路７ｇからＬＥＤ４に可変値にできる電流を流して調光制御可能として点灯させることができ、しかも消灯時には同等に出力回路７ｇに設けられた電圧制御回路によりＬＥＤ４のリーク電流を抑制することができ、ＬＥＤ４を高速消灯できる。
【０２０１】
又、第７実施形態の場合、第１カレントミラー回路５ｂ、第２カレントミラー回路６ｂ、及び第３カレントミラー回路３ｃによってＬＥＤ４の駆動電流が制御されると共に、ＬＥＤ４の駆動停止時には電圧制御回路によってＬＥＤ４に大電流が発生することを防止できるため、従来、ＬＥＤ４と第２の電源電圧ＶSSとの間に介在されていた電流制限抵抗が不要となる。
【０２０２】
更に、第７実施形態では、回路全体を入力回路５ｂ、中間回路６ｂ、出力回路７ｇに分割し、それらの分割位置を第１カレントミラー回路１ｂの電圧経路上である第１電圧経路、及び第２カレントミラー回路２ｄの電圧経路上である第２電圧経路に設けるようにしたことにより、入力回路５ｂ及び中間回路６ｂと中間回路６ｂ及び出力回路７ｇとを接続するための配線に寄生する抵抗成分の影響は受けなくなる。このため、ゲート電極アレイ等で構成する場合に、その入力回路５ｂ、中間回路６ｂ、出力回路７ｇを自由な位置に配置してその両者を電気的に配線しても、配線に寄生する抵抗成分の影響は受けることなく、動作特性の低下を抑制し、所望の動作特性の維持が可能となる。従って、第７実施形態によっても、半導体基板上に各構成要素を配置して形成する場合に、動作特性の低下を抑制しつつ、各構成要素の配置の自由度を大きくできる。
【０２０３】
尚、第７実施形態では、回路全体を入力回路５ｂ、中間回路６ｂ、出力回路７ｇに分割し、それらの分割位置を第１カレントミラー回路１ｂの電圧経路上である第１電圧経路、及び第２カレントミラー回路２ｄの電圧経路上である第２電圧経路に設けるようにした場合を説明したが、それらの分割位置は上記電圧経路上であればどこでも良く、説明した構成のものに限定されない。ＭＯＳトランジスタＰ４、Ｐ６、Ｎ３は、半導体装置外部に直接接続され、且つその他のＭＯＳトランジスタＰ１、Ｐ２、Ｐ３、Ｐ５、Ｐ７、Ｎ１、Ｎ２と比べて大きな電流が流れるため、一般に専用の領域に配置されることが多い。特に第３カレントミラー回路３ｃの電圧経路上に分割位置を設けることが好ましい。このことからもＭＯＳトランジスタＰ３に対してＭＯＳトランジスタＰ４、Ｐ６の配置される領域は離れていることになるが、上記理由から動作特性への影響を排除できる。
【０２０４】
（第８実施形態）
本発明の第８実施形態に係る電流負荷駆動回路は、図８に示すように、第７実施形態に係る電流負荷駆動回路の基本機能がそのまま得られるように、出力回路７ｇに代用される出力回路７ｈにおける第３カレントミラー回路３ｄの細部構成を変更したものである。
この第３カレントミラー回路３ｄは、インバータ（ＮＯＴ回路）１０ａ及び伝送ゲート９ａから成る第１のスイッチ回路Ｓａ、インバータ（ＮＯＴ回路）１０ｂ及び伝送ゲート９ｂから成る第２のスイッチ回路Ｓｂ、並びにスイッチ回路Ｓａに接続されたクランプ回路３４として働くＰ型ＭＯＳトランジスタＰ５、スイッチ回路Ｓｂに接続されたクランプ回路３５として働くＰ型ＭＯＳトランジスタＰ７を備える他、ゲート電極同士がスイッチ回路Ｓａの伝送ゲート９ａを介在させて接続された一対のＰ型ＭＯＳトランジスタＰ３及びＰ型ＭＯＳトランジスタＰ４、Ｐ型ＭＯＳトランジスタＰ３のゲート電極に対してスイッチ回路Ｓｂの伝送ゲート９ｂを介在させてゲート電極が接続されたＰ型ＭＯＳトランジスタＰ６、電圧制御回路におけるＮＯＲ回路１２の出力側に接続されたインバータ（ＮＯＴ回路）１３、インバータ１３の出力側にゲート電極が接続されたＰ型ＭＯＳトランジスタＰ８を備えて構成される。
【０２０５】
このうち、ＭＯＳトランジスタＰ３については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極がＭＯＳトランジスタＮ２のドレイン電極と接続されている。クランプ回路３４となるＭＯＳトランジスタＰ５については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極がＭＯＳトランジスタＰ３のゲート電極とスイッチ回路Ｓａの伝送ゲート９ａとの接続線に接続され、ゲート電極がスイッチ回路Ｓａの互いに接続されたインバータ１０ａ及び伝送ゲート９ａに接続されると共に、制御端子Ｔ１に接続されている。
クランプ回路３５となるＭＯＳトランジスタＰ７については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極がＭＯＳトランジスタＰ６のゲート電極とスイッチ回路Ｓｂの伝送ゲート９ｂとの接続線に接続され、ゲート電極がスイッチ回路Ｓｂの互いに接続されたインバータ１０ｂ及び伝送ゲート９ｂに接続されると共に、制御端子Ｔ２に接続されている。
【０２０６】
ＭＯＳトランジスタＰ６については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極がＭＯＳトランジスタＰ３のドレイン電極とＭＯＳトランジスタＮ２のドレイン電極との結線、及び伝送ゲート９ａに接続されると共に、ＭＯＳトランジスタＰ４のゲート電極と伝送ゲート９ｂとの結線に接続されている。
ＭＯＳトランジスタＰ４については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極がＬＥＤ４に接続され、ゲート電極が伝送ゲート９ｂとの結線に接続されている。尚、ＬＥＤ４の残りの端子は第２の電源電圧ＶSSに接続される。
ＭＯＳトランジスタＰ８については、ソース電極が第１の電源電圧ＶDDに接続され、ドレイン電極がＭＯＳトランジスタＰ４のゲート電極と伝送ゲート９ｂとの結線に接続され、ゲート電極がインバータ１３の出力側（インバータ１３の入力側はＮＯＲ回路１２の出力側と高耐圧Ｎ型ＭＯＳトランジスタＮ３のゲート電極との結線に接続される）に接続されている。
【０２０７】
電圧制御回路において、高耐圧Ｎ型ＭＯＳトランジスタＮ３については、ソース電極が第２の電源電圧ＶSSに接続され、ドレイン電極がＭＯＳトランジスタＰ４のドレイン電極及びＬＥＤ４に接続され（ＬＥＤ４の一端は高耐圧Ｎ型ＭＯＳトランジスタＮ３のドレイン電極及びＭＯＳトランジスタＰ４のドレイン電極の接続線に接続される）、ゲート電極がＮＯＲ回路１２の出力側に接続されている。ＮＯＲ回路１２の入力側には、制御端子Ｔ１、Ｔ２が接続されている。ＮＯＲ回路１２は、制御端子Ｔ１、Ｔ２を介して外部から与えられる制御信号の排他的論理和信号を出力して高耐圧Ｎ型ＭＯＳトランジスタＮ３へゲートバイアス電圧として印加する。
【０２０８】
以下、第８実施形態の各部の動作について説明する。第１カレントミラー回路１ｂの動作は第７実施例で説明した場合と同様であり、ＭＯＳトランジスタＰ１、Ｐ２の増幅率により決定される乗数倍に増幅して電流Ｉ２を出力する。
第２カレントミラー回路２ｄの動作についても、第７実施例で説明した場合と同様であり、第１カレントミラー回路１ｂの出力電流Ｉ２をそれぞれソース電極に第２の電源電圧ＶSSが印加されたＭＯＳトランジスタＮ１、Ｎ２の増幅率により決定される乗数倍に増幅して電流Ｉ３として出力する。
第３カレントミラー回路３ｄは、第２カレントミラー回路２ｄの出力電流Ｉ３をそれぞれソース電極に第１の電源電圧ＶDDが印加されたＭＯＳトランジスタＰ３、Ｐ６、Ｐ４の増幅率により決定される乗数倍に増幅して電流Ｉ４として出力し、この電流Ｉ４によってＬＥＤ４を点灯する。
【０２０９】
ここで、スイッチ回路Ｓａ、Ｓｂは、それぞれ制御端子Ｔ１、Ｔ２に入力された制御信号によって、ＭＯＳトランジスタＰ３、Ｐ６のゲート電極とドレイン電極との間の接続をオンオフする。クランプ回路３４として働くＭＯＳトランジスタＰ５は、制御端子Ｔ１に入力された制御信号をインバータ１０ａで反転した信号により駆動され、ＭＯＳトランジスタＰ３、Ｐ４の各ゲート電極を第１の電源電圧ＶDDに固定する。同様に、クランプ回路３５として働くＭＯＳトランジスタＰ７は、制御端子Ｔ２に入力された制御信号をインバータ１０ｂで反転した信号により駆動され、ＭＯＳトランジスタＰ６、Ｐ４のゲート電極を第１の電源電圧ＶDDに固定する。伝送ゲート９ａ、９ｂには、導通状態においてもそれを構成するＭＯＳトランジスタにオン抵抗が存在するが、接続点ＮＤ５からスイッチ回路Ｓａ、Ｓｂ経由で接続点ＮＤ６、ＮＤ７を介在してＭＯＳトランジスタＰ３及びＭＯＳトランジスタＰ４、或いはＭＯＳトランジスタＰ６及びＭＯＳトランジスタＰ４のゲート電極に至る経路は電圧経路であるため、動作特性に影響は生じない。これらの制御端子Ｔ１、クランプ回路３４となるＰ型ＭＯＳトランジスタＰ５、及びスイッチ回路Ｓａと、制御端子Ｔ２、クランプ回路３５となるＰ型ＭＯＳトランジスタＰ７、及びスイッチ回路Ｓｂとは、外部から与えられる制御信号に応じて別個に制御できるもので、機能面では協働してＬＥＤ４を流れる電流量を制御する制御回路（調光制御回路）となる。
【０２１０】
又、電圧制御回路では、制御端子Ｔ１、Ｔ２に入力された制御信号をＮＯＲ回路１２で排他的論理和演算した信号（制御信号の排他的論理和信号）をゲートバイアス電圧として入力した場合に、高耐圧Ｎ型ＭＯＳトランジスタＮ３のソース・ドレイン間が導通した状態となるため、高耐圧Ｎ型ＭＯＳトランジスタＮ３のドレイン側の電圧は、ほぼソース電圧（第２の電源電圧ＶSS）に一致した状態となる。そのため、ＬＥＤ４がオンからオフへと制御されたときに、ＬＥＤ４の両端電圧が瞬時に一致した状態とされ、リーク電流の発生が抑制されるため、ＬＥＤ４の高速遮断（高速消灯）が行われる。
即ち、第８実施形態の電流負荷駆動回路においても、ＬＥＤ４の両端電位差を設定した電圧値（ここでは０［Ｖ］）に制御することができ、ＬＥＤ４をオンからオフにしたときに、ＬＥＤ４に発生するリーク電流を抑制して高速遮断（高速消灯）できるようにしたものである。
【０２１１】
ところで、第８実施形態の電流負荷駆動回路に使用される各種デバイスについて、例えば第１カレントミラー回路１ｂにおけるＭＯＳトランジスタＰ１、Ｐ２と、第２カレントミラー回路２ｄにおけるＭＯＳトランジスタＮ１、Ｎ２と、第３カレントミラー回路３ｄにおけるＭＯＳトランジスタＰ３、Ｐ５、Ｐ６、Ｐ７、Ｐ８は、電流負荷駆動回路における高耐圧Ｎ型ＭＯＳトランジスタＮ３や出力回路７ｈにおける出力増幅段となるＭＯＳトランジスタＰ４よりも低耐圧、低耐電流のタイプであるため、半導体基板上で作成する場合には制御端子Ｔ１、Ｔ２を含めた高耐圧、高耐電流のデバイスをその他のデバイスにおける外側の周辺部分に配置（高耐圧、高耐電流の部品を低耐圧、低耐電流の部品の外周囲に配備）すれば、ＭＯＳトランジスタＰ４やＭＯＳトランジスタＮ３に対する駆動時に生じるリーク電流が回路内へ及ぼす影響や、或いは外部から混入するノイズの影響を十分に回避できるために好ましい。
【０２１２】
次に、このような構成からなる第８実施形態の動作例について、図８を参照して詳細に説明する。
尚、第８実施形態の場合、第２カレントミラー回路２ｄで流出する電流Ｉ３までの説明は、第７実施形態の場合と同様であるため、説明を省略する。
第３カレントミラー回路３ｄにおいては、キルヒホッフの法則により、接続点ＮＤ５ではＭＯＳトランジスタＮ２により流出する電流量Ｉ３と同じ電流が流入することになる。
しかし接続点ＮＤ５に接続されているのはスイッチ回路Ｓａを介在させた接続点ＮＤ６を含むＭＯＳトランジスタＰ３、Ｐ４のゲート電極、或いはスイッチ回路Ｓｂを介在させた接続点ＮＤ７を含むＭＯＳトランジスタＰ６、Ｐ４のゲート電極であり、それらの終端抵抗値が極めて大きいため、接続点ＮＤ６、ＮＤ７から接続点ＮＤ５への電流は発生しない。その結果、ＭＯＳトランジスタＰ３、Ｐ６のソース電極−ドレイン電極間には、ＭＯＳトランジスタＮ２で決定された電流Ｉ３が流れることになる。このことから、第１の電源電圧ＶDDの印加部からＭＯＳトランジスタＰ３、Ｐ６、接続点ＮＤ５、ＭＯＳトランジスタＮ２を経由して第２の電源電圧ＶSSの印加部に至る経路は、第３電流経路と見なすことが出来る。
【０２１３】
他方、接続点ＮＤ５からスイッチ回路Ｓａを経由して接続点ＮＤ６を介してＭＯＳトランジスタＰ３のゲート電極に至る経路と、接続点ＮＤ５からスイッチ回路Ｓｂを経由して接続点ＮＤ７を介してＭＯＳトランジスタＰ６、Ｐ４のゲート電極に至る経路とでは、電流が流れることは無い。電流Ｉ３がＭＯＳトランジスタＰ３、Ｐ６のソース電極−ドレイン電極間に流れると、ＭＯＳトランジスタＰ３、Ｐ６のオン抵抗により電圧降下が発生するため、接続点ＮＤ５に電圧が発生する。この電圧降下により発生した電圧がスイッチ回路Ｓａ、Ｓｂを経由してＭＯＳトランジスタＰ３、Ｐ６のゲート電極に印加される。ＭＯＳトランジスタＰ３、Ｐ６では、ゲート電極の電圧と、これによるオン抵抗とにより、ＭＯＳトランジスタＰ３、Ｐ６の任意の動作点で安定する。このため、接続点ＮＤ５からスイッチ回路Ｓａ、Ｓｂを介在して接続点ＮＤ６、ＮＤ７を経由する経路は、その経路の電圧のみが動作に影響を与えるため、第３電圧経路と見なすことが出来、ＭＯＳトランジスタＰ３、Ｐ６による電圧降下分の電圧がＭＯＳトランジスタＰ４のゲート電極へ印加される。
【０２１４】
尚、ここでは電圧経路を説明するため、接続点ＮＤ５、接続点ＮＤ６、及び接続点ＮＤ７の電圧の関係を上記の通り述べたが、本実施形態においては、ＭＯＳトランジスタＰ３、Ｐ６、Ｐ４のそれぞれのゲート電極の電圧がスイッチ回路Ｓａ、Ｓｂのオンオフに伴い、ＭＯＳトランジスタＰ５、Ｐ７によってそれぞれクランプされる構成である。
スイッチ回路Ｓａ、Ｓｂは、それぞれ制御端子Ｔ１、Ｔ２に入力された制御信号によって、スイッチ回路ＳａについてはＭＯＳトランジスタＰ３のゲート電極とＭＯＳトランジスタＰ４のゲート電極との間の接続をオンオフし、スイッチ回路ＳｂについてはＭＯＳトランジスタＰ６のゲート電極とＭＯＳトランジスタＰ４のゲート電極との間の接続をオンオフできる。
【０２１５】
スイッチ回路Ｓａについては、制御信号により高レベル（Ｈｉｇｈ）を入力してオンとするときは、クランプ回路３４のＭＯＳトランジスタＰ５（ソース電極に第１の電源電圧ＶDDが印加される）がＭＯＳトランジスタＰ３、Ｐ４のゲート電極を第１の電源電圧ＶDDに固定し、低レベル（Ｌｏｗ）を入力してオフとするときは、ＭＯＳトランジスタＰ５がＭＯＳトランジスタＰ３、Ｐ４のゲート電極を第１の電源電圧ＶDDから切り離し、ＭＯＳトランジスタＰ４をオフにする。
【０２１６】
同様に、スイッチ回路Ｓｂについては、制御信号により高レベル（Ｈｉｇｈ）を入力してオンとするときは、クランプ回路３５のＭＯＳトランジスタＰ７（ソース電極に第１の電源電圧ＶDDが印加される）がＭＯＳトランジスタＰ６、Ｐ４のゲート電極を第１の電源電圧ＶDDに固定し、低レベル（Ｌｏｗ）を入力してオフとするときは、ＭＯＳトランジスタＰ７が制御端子Ｔ２に入力された制御信号をインバータ１０ｂで反転した信号によってＭＯＳトランジスタＰ６、Ｐ４のゲート電極を第１の電源電圧ＶDDから切り離し、ＭＯＳトランジスタＰ４をオフにする。
【０２１７】
そこで、スイッチ回路Ｓａ、Ｓｂが何れもオンの場合、ＭＯＳトランジスタＰ３、Ｐ６のゲート電圧がＭＯＳトランジスタＰ４のゲート電圧に印加されるため、ＭＯＳトランジスタＰ４のソース電極−ドレイン電極間には、電流Ｉ３とＭＯＳトランジスタＰ３、Ｐ６の各増幅率とＭＯＳトランジスタＰ４の増幅率の和に比例した電流Ｉ４が流れ、これによりＬＥＤ４が点灯される。
【０２１８】
又、スイッチ回路Ｓａがオンで、スイッチ回路Ｓｂがオフの場合、ＭＯＳトランジスタＰ４のソース電極−ドレイン電極間には電流Ｉ３とＭＯＳトランジスタＰ３の増幅率とＭＯＳトランジスタＰ４の増幅率の比に比例した電流Ｉ４が流れ、これによりＬＥＤ４が点灯される。但し、この場合の電流Ｉ４は先の両方がオンの場合よりも少なく、ＬＥＤ４は減光する。更に、スイッチ回路Ｓａがオフで、スイッチ回路Ｓｂがオンの場合、ＭＯＳトランジスタＰ６のソース電極−ドレイン電極間には電流Ｉ３とＭＯＳトランジスタＰ３の増幅率とＭＯＳトランジスタＰ６の増幅率の比に比例した電流Ｉ４が流れ、これによりＬＥＤ４が点灯される。但し、この場合の電流Ｉ４についても先の両方がオンの場合よりも少なく、ＬＥＤ４は減光する。
【０２１９】
このとき、電圧制御回路では、少なくとも１系統の高レベル（Ｈｉｇｈ）の制御信号がＮＯＲ回路１２に入力されるため、ＮＯＲ回路１２からは低レベル（Ｌｏｗ）の信号（制御信号の排他的論理和信号）がゲートバイアス電圧として高耐圧Ｎ型ＭＯＳトランジスタＮ３に印加される。第２の電源電圧ＶSSがソース電極に印加されたＭＯＳトランジスタＮ３は、ゲートバイアス電圧が低いために駆動されず、ＭＯＳトランジスタＰ４を流れる電流Ｉ４が接続点ＮＤ８からＬＥＤ４に流れる。接続点ＮＤ６、ＮＤ７と接続点ＮＤ８との間には電流が流れない。このことから、第１の電源電圧ＶDDの印加部からＭＯＳトランジスタＰ４、接続点ＮＤ８、ＬＥＤ４を経由して第２の電源電圧ＶSSの印加部に至る経路は、第４電流経路と見なすことが出来る。因みに、同時に低レベル（Ｌｏｗ）の制御信号の排他的論理和信号（ゲートバイアス電圧）はインバータ１３に入力され、インバータ１３はそれを反転した高レベル（Ｈｉｇｈ）の制御信号をゲートバイアス電圧としてＭＯＳトランジスタＰ８のゲート電極に印加する。このとき、ＭＯＳトランジスタＰ８は駆動してＭＯＳトランジスタＰ４のゲートバイアス電圧が所定値以上となるように昇圧する。即ち、インバータ１３及びＭＯＳトランジスタＰ８は、スイッチ回路Ｓａ、Ｓｂの何れかがオンである場合、出力増幅段のＭＯＳトランジスタＰ４を安定動作させるための補間回路として働く。
【０２２０】
更に、スイッチ回路Ｓａ、Ｓｂが何れもオフの場合、ＭＯＳトランジスタＰ４はオフとなり、この状態では第３カレントミラー回路３ｄには電流が流れず、ＬＥＤ４を消灯した状態となる。
このとき、電圧制御回路では、２系統の低レベル（Ｌｏｗ）の制御信号がＮＯＲ回路１２に入力されるため、ＮＯＲ回路１２からは高レベル（Ｈｉｇｈ）の制御信号の排他的論理和信号がゲートバイアス電圧として高耐圧Ｎ型ＭＯＳトランジスタＮ３に印加される。これにより、ＭＯＳトランジスタＮ３は駆動してドレイン電極側の電圧が第２の電源電圧ＶSSとほぼ一致し、ＬＥＤ４の両端電位差がほぼゼロとなり、リーク電流が発生しないように働く。このため、ＬＥＤ４はオンからオフへと制御されたときに高速消灯される。因みに、補間回路では、同時に高レベル（Ｈｉｇｈ）の制御信号の排他的論理和信号（ゲートバイアス電圧）がインバータ１３に入力され、インバータ１３はそれを反転した低レベル（Ｌｏｗ）の制御信号をゲートバイアス電圧としてＭＯＳトランジスタＰ８のゲート電極に印加する。このため、ＭＯＳトランジスタＰ８が駆動せずにＭＯＳトランジスタＰ４のゲートバイアス電圧は所定値未満となるように降圧される。
【０２２１】
即ち、第３カレントミラー回路３ｄにおける出力電流Ｉ４は、補間回路のＭＯＳトランジスタＰ８による出力増幅段のＭＯＳトランジスタＰ４の昇圧機能を合わせれば、第７実施例の場合と同様になり、上述したスイッチ回路Ｓａ、Ｓｂのオンオフに応じて、電流Ｉ３とＭＯＳトランジスタＰ３、Ｐ６の各増幅率とＭＯＳトランジスタＰ４の増幅率の和の比、或いは電流Ｉ３とＭＯＳトランジスタＰ３、Ｐ４のβ比、或いは電流Ｉ３とＭＯＳトランジスタＰ６、Ｐ４のβ比の何れか一つにより決定されることになる。この電流Ｉ４によりＬＥＤ４を点灯する。
【０２２２】
このように、第８実施形態の場合も、電流源８の電流値Ｉ１を第１カレントミラー回路１ｂ、第２カレントミラー回路２ｄ、第３カレントミラー回路３ｄによって電流増幅して電流Ｉ４を得て、これにより出力回路７ｈからＬＥＤ４に可変値にできる電流を流して調光制御可能として点灯させることができ、しかも消灯時には同等に出力回路７ｈに設けられた電圧制御回路によりＬＥＤ４のリーク電流を抑制することでき、ＬＥＤ４を高速消灯できる。
又、第８実施形態の場合も、第１カレントミラー回路１ｂ、第２カレントミラー回路２ｄ、及び第３カレントミラー回路３ｄによってＬＥＤ４の駆動電流が制御されると共に、ＬＥＤ４の駆動停止時には電圧制御回路によってＬＥＤ４に大電流が発生することを防止できるため、従来、ＬＥＤ４と第１の電源電圧ＶDDとの間に介在されていた電流制限抵抗が不要となる。
【０２２３】
更に、第８実施形態においても、回路全体を入力回路５ｂ、中間回路６ｂ、出力回路７ｈに分割し、それらの分割位置を第１カレントミラー回路１ｂの電圧経路上である第１電圧経路、及び第２カレントミラー回路２ｄの電圧経路上である第２電圧経路に設けるようにしたことにより、入力回路５ｂ及び中間回路６ｂと中間回路６ｂ及び出力回路７ｈとを接続するための配線に寄生する抵抗成分の影響は受けなくなる。このため、ゲート電極アレイ等で構成する場合に、その入力回路５ｂ、中間回路６ｂ、出力回路７ｈを自由な位置に配置してその両者を電気的に配線しても、配線に寄生する抵抗成分の影響は受けることなく、動作特性の低下を抑制し、所望の動作特性の維持が可能となる。従って、第８実施形態によっても、半導体基板上に各構成要素を配置して形成する場合に、動作特性の低下を抑制しつつ、各構成要素の配置の自由度を大きくできる。
【０２２４】
尚、第８実施形態では、回路全体を入力回路５ｂ、中間回路６ｂ、出力回路７ｈに分割し、それらの分割位置を第１カレントミラー回路１ｂの電圧経路上である第１電圧経路、及び第２カレントミラー回路２ｄの電圧経路上である第２電圧経路に設けるようにした場合を説明したが、それらの分割位置は上記電圧経路上であればどこでも良く、説明した構成のものに限定されない。ＭＯＳトランジスタＰ４、Ｎ３は、半導体装置外部に直接接続され、且つその他のＭＯＳトランジスタＰ１、Ｐ２、Ｐ３、Ｐ５、Ｐ６、Ｐ７、Ｐ８、Ｎ１、Ｎ２と比べて大きな電流が流れるため、一般に専用の領域に配置されることが多い。特に第３カレントミラー回路３ｄの電圧経路上に分割位置を設けることが好ましい。このことからもＭＯＳトランジスタＰ３に対してＭＯＳトランジスタＰ４、Ｐ６の配置される領域は離れていることになるが、上記理由から動作特性への影響を排除できる。
上述した第１乃至第８実施形態の電流負荷駆動回路の場合、何れもＬＥＤ４に接続された第２カレントミラー回路２ａ〜２ｄや第３カレントミラー回路３ａ〜３ｄが一つで構成された場合を説明したが、これらの回路を複数の多段構成にして各ＬＥＤ４に流れる電流を個別又は一括してオンオフ制御するように応用した構成に適用することも可能である。
【図面の簡単な説明】
【０２２５】
【図１】本発明の第１実施形態に係る電流負荷駆動回路の概略構成を示した回路図である。
【図２】本発明の第２実施形態に係る電流負荷駆動回路の概略構成を示した回路図である。
【図３】本発明の第３実施形態に係る電流負荷駆動回路の概略構成を示した回路図である。
【図４】本発明の第４実施形態に係る電流負荷駆動回路の概略構成を示した回路図である。
【図５】本発明の第５実施形態に係る電流負荷駆動回路の概略構成を示した回路図である。
【図６】本発明の第６実施形態に係る電流負荷駆動回路の概略構成を示した回路図である。
【図７】本発明の第７実施形態に係る電流負荷駆動回路の概略構成を示した回路図である。
【図８】本発明の第８実施形態に係る電流負荷駆動回路の概略構成を示した回路図である。
【符号の説明】
【０２２６】
１ａ、１ｂ  第１カレントミラー回路、２ａ、２ｂ、２ｃ、２ｄ  第２カレントミラー回路、３ａ、３ｂ、３ｃ、３ｄ  第３カレントミラー回路、４  ＬＥＤ、５ａ、５ｂ  入力回路、６ａ、６ｂ  中間回路、７ａ、７ｂ、７ｃ、７ｄ、７ｅ、７ｆ、７ｇ、７ｈ  出力回路、８  電流源、９ａ、９ｂ  伝送ゲート、１０ａ、１０ｂ、１３  インバータ（ＮＯＴ回路）、１２  ＮＯＲ回路、２０〜３５  クランプ回路、Ｎ１〜Ｎ７  Ｎ型ＭＯＳトランジスタ、Ｐ１〜Ｐ８  Ｐ型ＭＯＳトランジスタ、Ｓａ、Ｓｂ  スイッチ回路
【図１】
2009302844.tif 000003
【図２】
2009302844.tif 000004
【図３】
2009302844.tif 000005
【図４】
2009302844.tif 000006
【図５】
2009302844.tif 000007
【図６】
2009302844.tif 000008
【図７】
2009302844.tif 000009
【図８】
2009302844.tif 000010