(57)【要約】【課題】双方向タイプの信号レベル変換回路の信号方向を切り替える制御信号を不用とする。【解決手段】信号レベル変換回路７０には、方向検知回路ＨＫＣ１が設けられる。方向検知回路ＨＫＣ１は、ノードＮ２の信号Ｓ１とノードＮ７の信号Ｓ２が入力され、信号Ｓ１と信号Ｓ２の信号レベルを比較し、信号レベル変換回路７０に入力される入力信号が第１の入出力端子ＰａｄＡに入力される第１の入力信号か、或いは第２の入出力端子ＰａｄＢに入力される第２の入力信号かを判断し、この判断に基づいて信号Ｓｅｎ１を出力する。信号Ｓｅｎ１に基づいて、ＶＣＣＡ系回路部１のスイッチＳＷ１がオン・オフ動作して第１のラッチ回路ＬＡＴＣＨ１の接続或いは遮断が行われ、信号Ｓｅｎ１の反転信号である信号Ｓｅｎ２に基づいて、ＶＣＣＢ系回路部２のスイッチＳＷ２がオン・オフ動作して第２のラッチ回路ＬＡＴＣＨ２の接続或いは遮断が行われる。【選択図】図１
2009302617.tif 000002
【特許請求の範囲】
【請求項１】
第１の入力信号が入力される第１の入出力端子と、第１の出力信号を出力する第１の出力バッファ回路と、一端が前記第１の入出力端子に接続される第１のスイッチと、前記第１のスイッチの他端に接続される第１のラッチ回路とを有し、第１の高電位側電源が供給される第１のレベルシフト回路部と、
前記第１のレベルシフト回路部から出力される信号が入力され、この信号をレベルシフトした第１の信号を出力する第１のレベルシフタ回路と、
第２の入力信号が入力される第２の入出力端子と、第２の出力信号を出力する第２の出力バッファ回路と、一端が前記第２の入出力端子に接続される第２のスイッチと、前記第２のスイッチの他端に接続される第２のラッチ回路とを有し、前記第１の信号が入力され、前記第１の高電位側電源よりも電圧の高い第２の高電位側電源が供給される第２のレベルシフト回路部と、
前記第２のレベルシフト回路部から出力される信号が入力され、この信号をレベルシフトした第２の信号を前記第１のレベルシフト回路部に出力する第２のレベルシフタ回路と、
前記第１の入力信号が前記第１の入出力端子に入力されたか、或いは前記第２の入力信号が前記第２の入出力端子に入力されたかを判断し、前記第１の入力信号が前記第１の入出力端子に入力された場合、前記第１のスイッチをオフさせて前記第１のラッチ回路の前記第１の入出力端子への接続を遮断し、前記第２のスイッチをオンさせて前記第２のラッチ回路の前記第２の入出力端子への接続を行い、前記第２の入力信号が前記第２の入出力端子に入力された場合、前記第２のスイッチをオフさせて前記第２のラッチ回路の前記第２の入出力端子への接続を遮断し、前記第１のスイッチをオンさせて前記第１のラッチ回路の前記第１の入出力端子への接続を行う方向検知回路と、
を具備し、前記第１の入力信号が前記第１の入出力端子に入力された場合にレベルシフトされた前記第２の出力信号を前記第２の入出力端子から出力し、前記第２の入力信号が前記第２の入出力端子に入力された場合にレベルシフトされた前記第１の出力信号を前記第１の入出力端子から出力することを特徴とする信号レベル変換回路。
【請求項２】
第１の入力信号が入力される第１の入出力端子と、第１の出力信号を出力する第１の出力バッファ回路と、一端が前記第１の入出力端子に接続される第１のスイッチと、前記第１のスイッチの他端に接続される第１のラッチ回路と、第１の遅延手段とを有し、第１の高電位側電源が供給される第１のレベルシフト回路部と、
前記第１のレベルシフト回路部から出力される信号が入力され、この信号をレベルシフトした第１の信号を出力する第１のレベルシフタ回路と、
第２の入力信号が入力される第２の入出力端子と、第２の出力信号を出力する第２の出力バッファ回路と、一端が前記第２の入出力端子に接続される第２のスイッチと、前記第２のスイッチの他端に接続される第２のラッチ回路と、第２の遅延手段とを有し、前記第１の信号が入力され、前記第１の高電位側電源よりも電圧の高い第２の高電位側電源が供給される第２のレベルシフト回路部と、
前記第２のレベルシフト回路部から出力される信号が入力され、この信号をレベルシフトした第２の信号を前記第１のレベルシフト回路部に出力する第２のレベルシフタ回路と、
前記第１の入力信号が前記第１の入出力端子に入力された場合、前記第１の入力信号の前記第２の遅延手段に入力される前の信号である第３の信号と前記第１の入力信号の前記第２の遅延手段を経由した信号である第４の信号から、前記第１の入力信号が前記第１の入出力端子に入力されたと判断して、前記第１のスイッチをオフさせて前記第１のラッチ回路の前記第１の入出力端子への接続を遮断し、前記第２のスイッチをオンさせて前記第２のラッチ回路の前記第２の入出力端子への接続を行い、
前記第２の入力信号が前記第２の入出力端子に入力された場合、前記第２の入力信号の前記第１の遅延手段に入力される前の信号である第５の信号と前記第２の入力信号の前記第１の遅延手段を経由した信号である第６の信号から、前記第２の入力信号が前記第２の入出力端子に入力されたと判断して、前記第２のスイッチをオフさせて前記第２のラッチ回路の前記第２の入出力端子への接続を遮断し、前記第１のスイッチをオンさせて前記第１のラッチ回路の前記第１の入出力端子への接続を行う方向検知回路と、
を具備し、前記第１の入力信号が前記第１の入出力端子に入力された場合にレベルシフトされた前記第２の出力信号を前記第２の入出力端子から出力し、前記第２の入力信号が前記第２の入出力端子に入力された場合にレベルシフトされた前記第１の出力信号を前記第１の入出力端子から出力することを特徴とする信号レベル変換回路。
【請求項３】
前記方向検知回路は、データポートにハイレベルの電圧が入力され、クロックポートに前記第３或いは第５の信号が入力され、前記第３或いは第５の信号の立ち上がりエッジでデータポートのデータをラッチし、ラッチされたデータを出力信号として出力する第１のフリップフロップと、データポートにハイレベルの電圧が入力され、クロックポートに前記第４或いは第６の信号が入力され、前記第４或いは第６の信号の立ち上がりエッジでデータポートのデータをラッチし、ラッチされたデータを出力信号として出力する第２のフリップフロップと、データポートに前記第２のフリップフロップの出力信号が入力され、クロックポートに前記第１のフリップフロップの出力信号が入力され、前記第１のフリップフロップの出力信号の立ち上がりエッジでデータポートのデータをラッチし、ラッチされたデータを出力信号として出力する第３のフリップフロップとを有し、前記第３のフリップフロップの出力信号により前記第１のスイッチが制御され、前記第３のフリップフロップの出力信号の反転信号により前記第２のスイッチが制御されることを特徴とする請求項２に記載の信号レベル変換回路。
【請求項４】
前記第１の遅延手段は、前記第２のレベルシフタ回路と前記前記第１の出力バッファ回路の間に設けられ、前記第２の遅延手段は前記第１のレベルシフタ回路と前記前記第２の出力バッファ回路の間に設けられることを特徴とする請求項２又は３に記載の信号レベル変換回路。
【請求項５】
前記遅延手段は、縦続接続されるインバータ、縦続接続されるバッファ、抵抗、或いはコンデンサから構成されることを特徴とする請求項２乃至４のいづれか1項に記載の信号レベル変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、双方向タイプの信号レベル変換回路に関する。
【背景技術】
【０００２】
ＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）などから構成され、論理回路や順序回路を備える半導体集積回路（ＬＳＩ）には、異なる高電位側電源間で、信号レベルをレベルシフトする信号レベル変換回路（レベルシフト回路とも呼称される）が設けられる。信号レベル変換回路には、一方向だけ信号を流す片方向タイプのものと、信号の処理方向を制御する方向切り替え制御信号に基づいて、両方向に信号を流す双方向タイプのものとがある（例えば、特許文献１参照。）。
【０００３】
特許文献１などに記載される双方向タイプの信号レベル変換回路では、方向切り替え制御信号が設けられないシステムには使用することができないという問題点がある。また、方向切り替え制御信号を外部から供給する場合には専用の端子が必要となり、外部端子の数が増加するという問題点がある。更に、方向切り替え制御信号を用いない双方向タイプの信号レベル変換回路では、レベルシフト動作に関与しない回路が動作して消費電流を低減できないという問題点がある。
【特許文献１】特開２００５−１７６１７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、方向切り替え制御信号が不要な双方向タイプの信号レベル変換回路を提供する。
【課題を解決するための手段】
【０００５】
本発明の一態様の信号レベル変換回路は、第１の入力信号が入力される第１の入出力端子と、第１の出力信号を出力する第１の出力バッファ回路と、一端が前記第１の入出力端子に接続される第１のスイッチと、前記第１のスイッチの他端に接続される第１のラッチ回路とを有し、第１の高電位側電源が供給される第１のレベルシフト回路部と、前記第１のレベルシフト回路部から出力される信号が入力され、この信号をレベルシフトした第１の信号を出力する第１のレベルシフタ回路と、第２の入力信号が入力される第２の入出力端子と、第２の出力信号を出力する第２の出力バッファ回路と、一端が前記第２の入出力端子に接続される第２のスイッチと、前記第２のスイッチの他端に接続される第２のラッチ回路とを有し、前記第１の信号が入力され、前記第１の高電位側電源よりも電圧の高い第２の高電位側電源が供給される第２のレベルシフト回路部と、前記第２のレベルシフト回路部から出力される信号が入力され、この信号をレベルシフトした第２の信号を前記第１のレベルシフト回路部に出力する第２のレベルシフタ回路と、前記第１の入力信号が前記第１の入出力端子に入力されたか、或いは前記第２の入力信号が前記第２の入出力端子に入力されたかを判断し、前記第１の入力信号が前記第１の入出力端子に入力された場合、前記第１のスイッチをオフさせて前記第１のラッチ回路の前記第１の入出力端子への接続を遮断し、前記第２のスイッチをオンさせて前記第２のラッチ回路の前記第２の入出力端子への接続を行い、前記第２の入力信号が前記第２の入出力端子に入力された場合、前記第２のスイッチをオフさせて前記第２のラッチ回路の前記第２の入出力端子への接続を遮断し、前記第１のスイッチをオンさせて前記第１のラッチ回路の前記第１の入出力端子への接続を行う方向検知回路とを具備し、前記第１の入力信号が前記第１の入出力端子に入力された場合にレベルシフトされた前記第２の出力信号を前記第２の入出力端子から出力し、前記第２の入力信号が前記第２の入出力端子に入力された場合にレベルシフトされた前記第１の出力信号を前記第１の入出力端子から出力することを特徴とする。
【０００６】
更に、本発明の他態様の信号レベル変換回路は、第１の入力信号が入力される第１の入出力端子と、第１の出力信号を出力する第１の出力バッファ回路と、一端が前記第１の入出力端子に接続される第１のスイッチと、前記第１のスイッチの他端に接続される第１のラッチ回路と、第１の遅延手段とを有し、第１の高電位側電源が供給される第１のレベルシフト回路部と、前記第１のレベルシフト回路部から出力される信号が入力され、この信号をレベルシフトした第１の信号を出力する第１のレベルシフタ回路と、第２の入力信号が入力される第２の入出力端子と、第２の出力信号を出力する第２の出力バッファ回路と、一端が前記第２の入出力端子に接続される第２のスイッチと、前記第２のスイッチの他端に接続される第２のラッチ回路と、第２の遅延手段とを有し、前記第１の信号が入力され、前記第１の高電位側電源よりも電圧の高い第２の高電位側電源が供給される第２のレベルシフト回路部と、前記第２のレベルシフト回路部から出力される信号が入力され、この信号をレベルシフトした第２の信号を前記第１のレベルシフト回路部に出力する第２のレベルシフタ回路と、前記第１の入力信号が前記第１の入出力端子に入力された場合、前記第１の入力信号の前記第２の遅延手段に入力される前の信号である第３の信号と前記第１の入力信号の前記第２の遅延手段を経由した信号である第４の信号から、前記第１の入力信号が前記第１の入出力端子に入力されたと判断して、前記第１のスイッチをオフさせて前記第１のラッチ回路の前記第１の入出力端子への接続を遮断し、前記第２のスイッチをオンさせて前記第２のラッチ回路の前記第２の入出力端子への接続を行い、前記第２の入力信号が前記第２の入出力端子に入力された場合、前記第２の入力信号の前記第１の遅延手段に入力される前の信号である第５の信号と前記第２の入力信号の前記第１の遅延手段を経由した信号である第６の信号から、前記第２の入力信号が前記第２の入出力端子に入力されたと判断して、前記第２のスイッチをオフさせて前記第２のラッチ回路の前記第２の入出力端子への接続を遮断し、前記第１のスイッチをオンさせて前記第１のラッチ回路の前記第１の入出力端子への接続を行う方向検知回路とを具備し、前記第１の入力信号が前記第１の入出力端子に入力された場合にレベルシフトされた前記第２の出力信号を前記第２の入出力端子から出力し、前記第２の入力信号が前記第２の入出力端子に入力された場合にレベルシフトされた前記第１の出力信号を前記第１の入出力端子から出力することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、方向切り替え制御信号が不要な双方向タイプの信号レベル変換回路を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【０００９】
まず、本発明の実施例１に係る信号レベル変換回路について、図面を参照して説明する。図１は双方向タイプの信号レベル変換回路を示す回路図である。本実施例では、双方向タイプの信号レベル変換回路の方向切り替え制御信号を不要にし、レベルシフト動作に関与しない回路の動作を停止させている。
【００１０】
図１に示すように、双方向タイプの信号レベル変換回路７０には、ＶＣＣＡ系回路部１、ＶＣＣＢ系回路部２、レベシフタ回路ＬＳ１、レベルシフタ回路ＬＳ２、及び方向検知回路ＨＫＣ１が設けられる。信号レベル変換回路７０は、例えばＰＤＡ（Personal  Digital  Assistant）などの移動体端末機器に用いられる。
【００１１】
第１のレベルシフト回路部としてのＶＣＣＡ系回路部１には、入出力端子ＰａｄＡ、インバータＩＮＶ１、インバータＩＮＶ４、ラッチ回路ＬＡＴＣＨ１、出力バッファ回路ＢＵＦＦ２、遅延回路ＤＩＮ２、及びスイッチＳＷ１が設けられる。ＶＣＣＡ系回路部１には、第１の電源系の高電位側電源ＶＣＣＡが供給される。高電位側電源ＶＣＣＡ電圧は、１．１〜２．７Ｖの範囲の、例えば１．８Ｖに設定される。
【００１２】
第１の入出力端子ＰａｄＡは、外部から第１の入力信号が入力され、その信号をＶＣＣＡ系回路部１内部に出力し、出力バッファ回路ＢＵＦＦ２から出力され、第１のラッチ回路ＬＡＴＣＨ１でラッチされた信号を出力する。
【００１３】
第１のスイッチＳＷ１は、一端が第１の入出力端子ＰａｄＡに接続され、他端がノードＮ１１（第１のラッチ回路ＬＡＴＣＨ１）に接続される。第１のスイッチＳＷ１は、方向検知回路ＨＫＣ１から出力される信号Ｓｅｎ１に基づいて、オン・オフ動作をする。信号Ｓｅｎ１がイネーブル状態のとき、第１のスイッチＳＷ１がオンして第１のラッチ回路ＬＡＴＣＨ１と第１の入出力端子ＰａｄＡの間を接続し、信号Ｓｅｎ１がディセーブル状態のとき、第１のスイッチＳＷ１がオフして第１のラッチ回路ＬＡＴＣＨ１と第１の入出力端子ＰａｄＡの間を遮断する。
【００１４】
第１のラッチ回路ＬＡＴＣＨ１は、ノードＮ１１に接続され、ノードＮ１側のデータをラッチする。ラッチ回路ＬＡＴＣＨ１には、インバータＩＮＶ１１とインバータＩＮＶ１２が設けられる。インバータＩＮＶ１１の入力側とインバータＩＮＶ１２の出力側がノードＮ１１側に接続され、インバータＩＮＶ１１の出力側がインバータＩＮＶ１２の入力側に接続される。
【００１５】
インバータＩＮＶ１は、ノードＮ１とノードＮ２の間に設けられ、ノードＮ１の信号が入力され、その信号を反転ドライブした信号をノードＮ２から出力する。インバータＩＮＶ１は反転バッファとして機能する。インバータＩＮＶ１から出力されるノードＮ２の信号Ｓ１は第１のレベルシフタ回路ＬＳ１と方向検知回路ＨＫＣ１に入力される。なお、第１のレベルシフタ回路ＬＳ１及び方向検知回路ＨＫＣ１の構成は後述する。
【００１６】
インバータＩＮＶ４は、ノードＮ８（第２のレベルシフタ回路ＬＳ２の出力側）とノードＮ９の間に設けられ、ノードＮ８の信号が入力され、この信号を反転ドライブした信号をノードＮ９から出力する。インバータＩＮＶ４は反転バッファとして機能する。
【００１７】
遅延回路ＤＩＮ２は、ノードＮ９とノードＮ１０の間に設けられ、ノードＮ９の信号を遅延させ、遅延させた信号をノードＮ１０から出力する。なお、第２のレベルシフタ回路ＬＳ２と遅延回路ＤＩＮ２の構成は後述する。
【００１８】
出力バッファ回路ＢＵＦＦ２は、ノードＮ１０及びＮ１の間に設けられる。出力バッファ回路ＢＵＦＦ２は、ノードＮ１から出力信号を出力する。
【００１９】
第２のレベルシフト回路部としてのＶＣＣＢ系回路部２には、入出力端子ＰａｄＢ、インバータＩＮＶ２、インバータＩＮＶ３、インバータＩＮＶ５、ラッチ回路ＬＡＴＣＨ２、出力バッファ回路ＢＵＦＦ１、遅延回路ＤＩＮ１、及びスイッチＳＷ２が設けられる。ＶＣＣＢ系回路部１には、第１の電源系の高電位側電源ＶＣＣＡよりも電圧が高い第２の電源系の高電位側電源ＶＣＣＢが供給される。高電位側電源ＶＣＣＢ電圧は、２．３〜３．６Ｖの範囲の、例えば３．３Ｖに設定される。
【００２０】
第２の入出力端子ＰａｄＢは、外部から第１の入力信号よりも信号レベルの大きな第２の入力信号が入力され、その信号をＶＣＣＢ系回路部２内部に出力し、出力バッファ回路ＢＵＦＦ１から出力され、ラッチ回路ＬＡＴＣＨ２でラッチされた信号を出力する。
【００２１】
第２のスイッチＳＷ２は、一端が第２の入出力端子ＰａｄＢに接続され、他端がノードＮ１２（第２のラッチ回路ＬＡＴＣＨ２）に接続される。第２のスイッチＳＷ２は、方向検知回路ＨＫＣ１から出力される信号Ｓｅｎ１のインバータＩＮＶ５で反転された信号Ｓｅｎ２に基づいて、オン・オフ動作をする。信号Ｓｅｎ２がイネーブル状態のとき、スイッチＳＷ２がオンして第２のラッチ回路ＬＡＴＣＨ２と第２の入出力端子ＰａｄＢの間を接続し、信号Ｓｅｎ２がディセーブル状態のとき、スイッチＳＷ２がオフして第２のラッチ回路ＬＡＴＣＨ２と第２の入出力端子ＰａｄＢの間を遮断する。
【００２２】
第２のラッチ回路ＬＡＴＣＨ２は、ノードＮ１２に接続され、ノードＮ６側のデータをラッチする。第２のラッチ回路ＬＡＴＣＨ２には、インバータＩＮＶ１３とインバータＩＮＶ１４が設けられる。インバータＩＮＶ１３の入力側とインバータＩＮＶ１４の出力側がノードＮ１２側に接続され、インバータＩＮＶ１３の出力側がインバータＩＮＶ１４の入力側に接続される。
【００２３】
インバータＩＮＶ２は、ノードＮ３（第１のレベルシフタ回路ＬＳ１の出力側）とノードＮ４の間に設けられ、ノードＮ３の信号が入力され、この信号を反転ドライブした信号をノードＮ４から出力する。インバータＩＮＶ２は反転バッファとして機能する。
【００２４】
遅延回路ＤＩＮ１は、ノードＮ４とノードＮ５の間に設けられ、ノードＮ４の信号を遅延させ、遅延させた信号をノードＮ５から出力する。なお、遅延回路ＤＩＮ１の構成は後述する。
【００２５】
出力バッファ回路ＢＵＦＦ１は、ノードＮ５及びＮ６の間に設けられる。出力バッファ回路ＢＵＦＦ１は、ノードＮ６から出力信号を出力する。
【００２６】
インバータＩＮＶ３は、ノードＮ６とノードＮ７の間に設けられ、ノードＮ６の信号が入力され、この信号を反転ドライブした信号をノードＮ７から出力する。インバータＩＮＶ３は反転バッファとして機能する。インバータＩＮＶ３から出力されるノード７の信号Ｓ２は、第２のレベルシフタ回路ＬＳ２と方向検知回路ＨＫＣ１に入力される。
【００２７】
次に、レベルシフタ回路、遅延回路、及び方向検知回路の構成について図２乃至４を参照して説明する。図２はレベルシフタ回路を示す回路図、図２（ａ）は第１のレベルシフタ回路を示す回路図、図２（ｂ）は第２のレベルシフタ回路を示す回路図。図３は遅延回路を示す回路図、図４は方向検地回路を示す回路図である。
【００２８】
図２（ａ）に示すように、第１のレベルシフタ回路ＬＳ１には、インバータＩＮＶ２１、Ｎｃｈ  ＭＯＳトランジスタＮＴ１１、Ｎｃｈ  ＭＯＳトランジスタＮＴ１２、Ｐｃｈ  ＭＯＳトランジスタＰＴ１１、及びＰｃｈ  ＭＯＳトランジスタＰＴ１２が設けられる。
【００２９】
Ｐｃｈ  ＭＯＳトランジスタＰＴ１１は、ソースが高電位側電源ＶＣＣＢに接続され、ゲートがノードＮ３に接続され、ドレインがノードＮ２１に接続される。Ｐｃｈ  ＭＯＳトランジスタＰＴ１２は、ソースが高電位側電源ＶＣＣＢに接続され、ゲートがノードＮ２１に接続され、ドレインがノードＮ３に接続される。
【００３０】
Ｎｃｈ  ＭＯＳトランジスタＮＴ１１は、ドレインがノードＮ２１に接続され、ゲートがノードＮ２に接続され、ソースが低電位側電源（接地電位）ＶＳＳに接続される。Ｎｃｈ  ＭＯＳトランジスタＮＴ１２は、ドレインがノードＮ３に接続され、ソースが低電位側電源（接地電位）ＶＳＳに接続される。
【００３１】
インバータＩＮＶ２１は、高電位側電源ＶＣＣＡと低電位側電源（接地電位）ＶＳＳの間に設けられ、入力側がノードＮ２に接続され、出力側がＮｃｈ  ＭＯＳトランジスタＮＴ１２のゲートに接続される。
【００３２】
なお、ＭＯＳトランジスタはゲート絶縁膜がシリコン酸化膜からなり、ＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）とも呼称される。ＭＩＳトランジスタはゲート絶縁膜がＮＯ膜やＨｉｇｈ  Ｋゲート絶縁膜などシリコン酸化膜以外の絶縁膜からなり、ＭＩＳＦＥＴ（Metal  Insulator  Semiconductor  Field  Effect  Transistor）とも呼称される。ＭＯＳトランジスタ及びＭＩＳトランジスタは、絶縁ゲート型電界効果トランジスタとも呼称される。
【００３３】
図２（ｂ）に示すように、第２のレベルシフタ回路ＬＳ２には、インバータＩＮＶ２２、Ｎｃｈ  ＭＯＳトランジスタＮＴ２１、Ｎｃｈ  ＭＯＳトランジスタＮＴ２２、Ｐｃｈ  ＭＯＳトランジスタＰＴ２１、及びＰｃｈ  ＭＯＳトランジスタＰＴ２２が設けられる。
【００３４】
Ｐｃｈ  ＭＯＳトランジスタＰＴ２１は、ソースが高電位側電源ＶＣＣＡに接続され、ゲートがノードＮ２２に接続され、ドレインがノードＮ８に接続される。Ｐｃｈ  ＭＯＳトランジスタＰＴ２２は、ソースが高電位側電源ＶＣＣＡに接続され、ゲートがノードＮ８に接続され、ドレインがノードＮ２２に接続される。
【００３５】
Ｎｃｈ  ＭＯＳトランジスタＮＴ２１は、ドレインがノードＮ８に接続され、ソースが低電位側電源（接地電位）ＶＳＳに接続される。Ｎｃｈ  ＭＯＳトランジスタＮＴ２２は、ドレインがノードＮ２２に接続され、ゲートがノードＮ７に接続され、ソースが低電位側電源（接地電位）ＶＳＳに接続される。
【００３６】
インバータＩＮＶ２２は、高電位側電源ＶＣＣＢと低電位側電源（接地電位）ＶＳＳの間に設けられ、入力側がノードＮ７に接続され、出力側がＮｃｈ  ＭＯＳトランジスタＮＴ２１のゲートに接続される。
【００３７】
図３（ａ）に示すように、遅延回路ＤＩＮ１には、縦続接続されたｋ個のインバータが設けられる。遅延回路ＤＩＮ１は、ノードＮ４の信号が入力され、ノードＮ４の信号を遅延時間ｔｄ１１だけ遅延させた信号をノードＮ５から出力する。
【００３８】
図３（ｂ）に示すように、遅延回路ＤＩＮ２には、縦続接続されたｍ個のインバータが設けられる。遅延回路ＤＩＮ２は、ノードＮ９の信号が入力され、ノードＮ９の信号を遅延時間ｔｄ１２だけ遅延させた信号をノードＮ１０から出力する。
【００３９】
ここで、遅延回路ＤＩＮ１及びＤＩＮ２の出力信号が反転しないように、ｋ及びｍの数を偶数に設定するのが好ましい。また、インバータの代わりに、バッファ、抵抗、或いはコンデンサなどで遅延回路を構成してもよい。
【００４０】
図４に示すように、方向検知回路ＨＫＣ１には、フリップフロップＦＦ１乃至３が設けられる。方向検知回路ＨＫＣ１は、ノードＮ２の信号Ｓ１とノードＮ７の信号Ｓ２が入力され、信号Ｓ１と信号Ｓ２の信号レベルを比較し、信号レベル変換回路７０に入力される入力信号が第１の入出力端子ＰａｄＡに入力される第１の入力信号か、或いは第２の入出力端子ＰａｄＢに入力される第２の入力信号かを判断し、判断に基づいて信号Ｓｅｎ１を出力する。
【００４１】
フリップフロップＦＦ１は、Ｄポート（データポート）が高電位側電源ＶＣＣＢに接続され、ＣＫポート（クロックポート）に信号Ｓ２が入力され、信号Ｓ２の立ち上がりエッジでＤポートのデータをラッチし、ラッチされたデータをＱポート（出力ポート）から信号Ｓ２Ａとして出力する。また、Ｒポートにはリセット信号Ｓｒｅｓｅｔが入力され、リセット信号Ｓｒｅｓｅｔに基づいてデータがリセットされる。
【００４２】
フリップフロップＦＦ２は、Ｄポートが高電位側電源ＶＣＣＡに接続され、ＣＫポートに信号Ｓ１が入力され、信号Ｓ１の立ち上がりエッジでＤポートのデータをラッチし、ラッチされたデータをＱポートから信号Ｓ１Ａとして出力する。また、Ｒポートにはリセット信号Ｓｒｅｓｅｔが入力され、リセット信号Ｓｒｅｓｅｔに基づいてデータがリセットされる。
【００４３】
フリップフロップＦＦ３は、Ｄポートに信号Ｓ２Ａが入力され、ＣＫポートに信号Ｓ１Ａが入力され、信号Ｓ１Ａの立ち上がりエッジでＤポートのデータをラッチし、ラッチされたデータをＱポートから信号Ｓｅｎ１として出力する。また、Ｒポートにはリセット信号Ｓｒｅｓｅｔが入力され、リセット信号Ｓｒｅｓｅｔに基づいてデータがリセットされる。
【００４４】
ここでは、フリップフロップＦＦ１のＤポート（データポート）を高電位側電源ＶＣＣＡに接続し、フリップフロップＦＦ２のＤポート（データポート）を高電位側電源ＶＣＣＢに接続しているが、これに限定されるものではない。フリップフロップＦＦ１及びＦＦ２のＤポート（データポート）には、“Ｈｉｇｈ”レベルの電位を供給すればよい。
【００４５】
次に、双方向タイプの信号レベル変換回路の動作について図５及び図６を参照して説明する。図５は入力信号が第１の入出力端子に入力された場合の双方向タイプの信号レベル変換回路の動作を示すタイミングチャート、図６は入力信号が第２の入出力端子に入力された場合の双方向タイプの信号レベル変換回路の動作を示すタイミングチャートである。
【００４６】
まず、第２の入出力端子ＰａｄＢへの第２の入力信号の供給（この状態では、スイッチＳＷ２がオフ、ラッチ回路ＬＡＴＣＨ２が遮断）が終了し、第１の所定時間経過後、第１の入出力端子ＰａｄＡに第１の入出力信号の供給が開始された場合について説明する。ここで、第１の所定時間とは、第１及び第２の入力信号が同時に入力された時に発生する信号レベル変換回路７０の誤動作を防止するために設定される時間のことである。第１の所定時間は、インバータＩＮＶ３、第２のレベルシフタ回路ＬＳ２、インバータＩＮＶ４、遅延回路ＤＩＮ２、及び出力バッファ回路ＢＵＦＦ２に起因するトータル遅延時間と配線起因による遅延時間の和よりも大きく設定する必要がある。
【００４７】
図５に示すように、第１の入出力端子ＰａｄＡに第１の入力信号が入力されると、第１の入力信号の反転信号であるノードＮ２の信号Ｓ１がフリップフロップＦＦ２に入力され、信号Ｓ１の最初の立ち上がりエッジで出力信号である信号Ｓ１Ａが“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変更される。
【００４８】
ノードＮ２の信号Ｓ１が第１のレベルシフト回路ＬＳ１、インバータＩＮＶ２、遅延回路ＤＩＮ１、出力バッファ回路ＢＵＦＦ１、インバータＩＮＶ３を経由し、信号レベルが変化し、信号遅延（遅延時間ｔｄ１１＋α）したノードＮ７の信号Ｓ２が、フリップフロップＦＦ１に入力され、信号Ｓ２の最初の立ち上がりエッジで出力信号である信号Ｓ２Ａが“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変更される。
【００４９】
ここでは、第１の入力信号、信号Ｓ１、及び信号Ｓ２のハイレベル期間（ＴＨ）を５０％とし、信号Ｓ１及び信号Ｓ２のローレベル期間（ＴＬ）を５０％としているが、これにかぎることはない。
【００５０】
信号Ｓ１Ａの立ち上がりエッジがフリップフロップＦＦ３に入力されると、そのときのＤポートの信号Ｓ２Ａのデータ（“Ｌｏｗレベル”）がラッチされ、これ以降“Ｌｏｗ”レベルのデータがＱポートから信号Ｓｅｎ１として出力される。
【００５１】
“Ｌｏｗ”レベルの信号Ｓｅｎ１（ディセーブル信号）が第１のスイッチＳＷ１に入力され、第１のスイッチＳＷ１がオフし、第１のラッチ回路ＬＡＴＣＨ１と第１の入出力端子ＰａｄＡの間が遮断され、第１のラッチ回路ＬＡＴＣＨ１のラッチ動作が停止する。このとき、第１の入力信号の信号レベルが変化しても第１のラッチ回路ＬＡＴＣＨ１は動作しないので、不要な消費電流を削減することができる。
【００５２】
“Ｌｏｗ”レベルの信号Ｓｅｎ１はインバータＩＮＶ５で反転される。反転された“Ｈｉｇｈ”レベルの信号Ｓｅｎ２（イネーブル信号）が第２のスイッチＳＷ２に入力され、第２のスイッチＳＷ２がオンし、第２のラッチ回路ＬＡＴＣＨ２と第２の入出力端子ＰａｄＢの間が接続され、第２のラッチ回路ＬＡＴＣＨ２がラッチ動作を行う。
【００５３】
“Ｌｏｗ”レベルの信号Ｓｅｎ１、“Ｈｉｇｈ”レベルの信号Ｓｅｎ２は第１の入力信号の供給が停止され、第２の入力信号の供給が開始されるまで維持される。
【００５４】
次に、第１の入出力端子ＰａｄＡへの第１の入力信号の供給（この状態では、スイッチＳＷ１がオフ、ラッチ回路ＬＡＴＣＨ１が遮断）が終了し、第２の所定時間経過後、第２の入出力端子ＰａｄＢに第２の入出力信号の供給が開始された場合について説明する。ここで、第２の所定時間とは、第１及び第２の入力信号が同時に入力された時に発生する信号レベル変換回路７０の誤動作を防止するために設定される時間のことである。第２の所定時間は、インバータＩＮＶ１、第１のレベルシフタ回路ＬＳ１、インバータＩＮＶ２、遅延回路ＤＩＮ１、及び出力バッファ回路ＢＵＦＦ１に起因するトータル遅延時間と配線起因による遅延時間の和よりも大きく設定する必要がある。
【００５５】
図６に示すように、第２の入出力端子ＰａｄＢに第２の入力信号が入力されると、第２の入力信号の反転信号であるノードＮ７の信号Ｓ２がフリップフロップＦＦ１に入力され、信号Ｓ２の最初の立ち上がりエッジで出力信号である信号Ｓ２Ａが“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変更される。
【００５６】
ノードＮ７の信号Ｓ２が第２のレベルシフト回路ＬＳ２、インバータＩＮＶ４、遅延回路ＤＩＮ２、出力バッファ回路ＢＵＦＦ２、インバータＩＮＶ１を経由し、信号レベルが変化し、信号遅延（遅延時間ｔｄ１２＋β）したノードＮ２の信号Ｓ１が、フリップフロップＦＦ２に入力され、信号Ｓ１の最初の立ち上がりエッジで出力信号である信号Ｓ１Ａが“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変更される。
【００５７】
信号Ｓ１Ａの立ち上がりエッジがフリップフロップＦＦ３に入力されると、そのときのＤポートの信号Ｓ２Ａのデータ（“Ｈｉｇｈレベル”）がラッチされ、これ以降“Ｈｉｇｈ”レベルのデータがＱポートから信号Ｓｅｎ１として出力される。
【００５８】
“Ｈｉｇｈ”レベルの信号Ｓｅｎ１（イネーブル信号）が第１のスイッチＳＷ１に入力され、第１のスイッチＳＷ１がオンし、第１のラッチ回路ＬＡＴＣＨ１と第１の入出力端子ＰａｄＡの間が接続され、第１のラッチ回路ＬＡＴＣＨ１がラッチ動作を行う。
【００５９】
“Ｈｉｇｈ”レベルの信号Ｓｅｎ１はインバータＩＮＶ５で反転される。反転された“Ｌｏｗ”レベルの信号Ｓｅｎ２（ディセーブル信号）が第２のスイッチＳＷ２に入力され、第２のスイッチＳＷ２がオフし、第２のラッチ回路ＬＡＴＣＨ２と第２の入出力端子ＰａｄＢの間が遮断され、第２のラッチ回路ＬＡＴＣＨ２のラッチ動作が停止する。このとき、第２の入力信号の信号レベルが変化しても第２のラッチ回路ＬＡＴＣＨ２は動作しないので、不要な消費電流を削減することができる。
【００６０】
“Ｈｉｇｈ”レベルの信号Ｓｅｎ１、“Ｌｏｗ”レベルの信号Ｓｅｎ２は第２の入力信号の供給が停止され、第１の入力信号の供給が開始されるまで維持される。
【００６１】
上述したように、本実施例の信号レベル変換回路では、ＶＣＣＡ系回路部１、ＶＣＣＢ系回路部２、レベシフタ回路ＬＳ１、レベルシフタ回路ＬＳ２、及び方向検知回路ＨＫＣ１が設けられる。ＶＣＣＡ系回路部１には、入出力端子ＰａｄＡ、インバータＩＮＶ１、インバータＩＮＶ４、ラッチ回路ＬＡＴＣＨ１、出力バッファ回路ＢＵＦＦ２、遅延回路ＤＩＮ２、及びスイッチＳＷ１が設けられ、高電位側電源ＶＣＣＡが供給される。ＶＣＣＢ系回路部２には、入出力端子ＰａｄＢ、インバータＩＮＶ２、インバータＩＮＶ３、インバータＩＮＶ５、ラッチ回路ＬＡＴＣＨ２、出力バッファ回路ＢＵＦＦ１、遅延回路ＤＩＮ１、及びスイッチＳＷ２が設けられ、高電位側電源ＶＣＣＢが供給される。方向検知回路ＨＫＣ１は、信号Ｓ１と信号Ｓ２の信号レベルを比較し、信号レベル変換回路７０に入力される入力信号が第１の入出力端子ＰａｄＡに入力される第１の入力信号か、或いは第２の入出力端子ＰａｄＢに入力される第２の入力信号かを判断し、この判断に基づいて信号Ｓｅｎ１を出力する。信号Ｓｅｎ１に基づいて、スイッチＳＷ１がオン・オフ動作してラッチ回路ＬＡＴＣＨ１の接続或いは遮断が行われ、信号Ｓｅｎ１の反転信号である信号Ｓｅｎ２に基づいて、スイッチＳＷ２がオン・オフ動作してラッチ回路ＬＡＴＣＨ２の接続或いは遮断が行われる。
【００６２】
このため、双方向タイプの信号レベル変換回路７０では、方向切り替え制御信号を必要としない。また、方向切り替え制御信号を伝送する専用端子を必要としない。更に、第１の入力信号が入出力端子ＰａｄＡに入力された場合、ラッチ回路ＬＡＴＣＨ１と入出力端子ＰａｄＡの接続がスイッチＳＷ１により遮断され、第２の入力信号が入出力端子ＰａｄＢに入力された場合、ラッチ回路ＬＡＴＣＨ２と入出力端子ＰａｄＢの接続がスイッチＳＷ２により遮断される。したがって、レベルシフト動作に関与しない回路が動作しないので双方向タイプの信号レベル変換回路７０の消費電流を低減することができる。
【００６３】
なお、本実施例では、双方向タイプの信号レベル変換回路７０をＭＯＳトランジスタで構成しているが、代わりにＭＩＳトランジスタで構成してもよい。また、方向検知回路ＨＫＣ１から出力される信号Ｓｅｎ１の信号レベルの切替マージンを持たせるために遅延回路ＤＩＮ１及びＤＩＮ２を設けているが、方向検知回路ＨＫＣ１の動作速度が速い場合には、遅延回路ＤＩＮ１及びＤＩＮ２を省略してもよい。
【実施例２】
【００６４】
次に、本発明の実施例２に係る信号レベル変換回路について、図面を参照して説明する。図７は双方向タイプの信号レベル変換回路を示す回路図である。本実施例では、方向検知回路の配置を変更している。
【００６５】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００６６】
図７に示すように、双方向タイプの信号レベル変換回路７１には、ＶＣＣＡ系回路部１、ＶＣＣＢ系回路部２、レベシフタ回路ＬＳ１、レベルシフタ回路ＬＳ２、及び方向検知回路ＨＫＣ１が設けられる。信号レベル変換回路７１は、例えばＰＤＡ（Personal  Digital  Assistant）などの移動体端末機器に用いられる。
【００６７】
方向検知回路ＨＫＣ１は、第１のレベルシフタ回路ＬＳ１の出力信号であるノードＮ３の信号を信号Ｓ１として入力し、インバータＩＮＶ３の出力信号であるノードＮ７の信号を信号Ｓ２として入力する。この場合、信号Ｓ１と信号Ｓ２の信号レベルを同一（第２の電源系（ＶＣＣＢ））にすることができる。このため、実施例１の場合と比較し、方向検知回路ＨＫＣ１の動作を安定化させることができる。
【００６８】
ここでは、信号Ｓ１及び信号Ｓ１を第２の電源系（ＶＣＣＢ）の信号を用いているが、例えば、信号Ｓ１をインバータＩＮＶ１の出力信号であるノードＮ２の信号を用い、信号Ｓ２を第２のレベルシフタ回路ＬＳ２の出力信号であるノードＮ８の信号を用いてもよい。この場合、信号Ｓ１と信号Ｓ２の信号レベルを同一（第１の電源系（ＶＣＣＡ））にすることができる。
【００６９】
上述したように、本実施例の信号レベル変換回路では、方向検知回路ＨＫＣ１は、レベルシフタ回路ＬＳ１の出力信号を信号Ｓ１として入力し、インバータＩＮＶ３の出力信号を信号Ｓ２として入力する。方向検知回路ＨＫＣ１は、信号Ｓ１と信号Ｓ２の信号レベルを比較し、信号レベル変換回路７１に入力される入力信号が第１の入出力端子ＰａｄＡに入力される第１の入力信号か、或いは第２の入出力端子ＰａｄＢに入力される第２の入力信号かを判断し、この判断に基づいて信号Ｓｅｎ１を出力する。信号Ｓｅｎ１に基づいて、スイッチＳＷ１がオン・オフ動作してラッチ回路ＬＡＴＣＨ１の接続或いは遮断が行われ、信号Ｓｅｎ１の反転信号である信号Ｓｅｎ２に基づいて、スイッチＳＷ２がオン・オフ動作してラッチ回路ＬＡＴＣＨ２の接続或いは遮断が行われる。
【００７０】
このため、双方向タイプの信号レベル変換回路７１では、実施例１の効果の他に、方向検知回路ＨＫＣ１に入力される信号Ｓ１と信号Ｓ２が同一信号レベルとなるので、実施例１よりも方向検知回路ＨＫＣ１を安定して動作させることができる。
【００７１】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００７２】
例えば、実施例では、移動体端末機器に適用されたが、ＣＰＵ（Central  Processing  Unit）やプロセッサを含むシステムなどに適用することができる。
【図面の簡単な説明】
【００７３】
【図１】本発明の実施例１に係る双方向タイプの信号レベル変換回路を示す回路図。
【図２】本発明の実施例１に係るレベルシフタ回路を示す回路図、図２（ａ）は第１のレベルシフタ回路を示す回路図、図２（ｂ）は第２のレベルシフタ回路を示す回路図。
【図３】本発明の実施例１に係る遅延回路を示す回路図。
【図４】本発明の実施例１に係る方向検知回路を示す回路図。
【図５】本発明の実施例１に係る入力信号が第１の入出力端子に入力された場合の双方向タイプの信号レベル変換回路の動作を示すタイミングチャート。
【図６】本発明の実施例１に係る入力信号が第２の入出力端子に入力された場合の双方向タイプの信号レベル変換回路の動作を示すタイミングチャート。
【図７】本発明の実施例２に係る双方向タイプの信号レベル変換回路を示す回路図。
【符号の説明】
【００７４】
１  ＶＣＣＡ系回路部
２  ＶＣＣＢ系回路部
７０、７１  信号レベル変換回路
ＢＵＦＦ１、ＢＵＦＦ２・・・出力バッファ回路
ＤＩＮ１、ＤＩＮ２  遅延回路
ＦＦ１〜３  フリップフロップ
ＩＮＶ１〜５、ＩＮＶ１１〜１４、ＩＮＶ２１、ＩＮＶ２２  インバータ
ＬＡＴＣＨ１、ＬＡＴＣＨ２  ラッチ回路
ＬＳ１、ＬＳ２  レベルシフタ回路
Ｎ１〜１２、Ｎ２１、Ｎ２２  ノード
ＮＴ１１、ＮＴ１２、ＮＴ２１、ＮＴ２２  Ｎｃｈ  ＭＯＳトランジスタ
ＰａｄＡ、ＰａｄＢ  入出力端子
ＰＴ１１、ＰＴ１２、ＰＴ２１、ＰＴ２２  Ｐｃｈ  ＭＯＳトランジスタ
Ｓ１、Ｓ２、Ｓｅｎ１、Ｓｅｎ２、Ｓ１Ａ、Ｓ２Ａ  信号
Ｓｒｅｓｅｔ  リセット信号
ＳＷ１、ＳＷ２  スイッチ
ｔｄ１１、ｔｄ１２  遅延時間
ＶＣＣＡ、ＶＣＣＢ  高電位側電源
ＶＳＳ  低電位側電源（接地電位）
【図１】
2009302617.tif 000003
【図２】
2009302617.tif 000004
【図３】
2009302617.tif 000005
【図４】
2009302617.tif 000006
【図５】
2009302617.tif 000007
【図６】
2009302617.tif 000008
【図７】
2009302617.tif 000009