(57)【要約】【課題】時比率からスイッチング素子の異常を判断することができるＤＣ／ＤＣコンバータを提供することを目的とする。【解決手段】第１スイッチング素子、第２スイッチング素子、インダクタ、および制御回路からなり、制御回路は、第１スイッチング素子と第２スイッチング素子をオンオフ制御させた際の、通常出力時における第１の実測オン時比率Ｄｍ１が、既知の通常オン時比率Ｄｎと実質的に等しければ（Ｓ２３のＹｅｓ）、第１スイッチング素子と第２スイッチング素子は正常であると判断し、それ以外の時（Ｓ２３のＮｏ）は第２スイッチング素子を常時オフにした後（Ｓ２５）、第２の実測オン時比率Ｄｍ２が既知の第１オン時比率Ｄｎ１と実質的に等しければ（Ｓ２９のＹｅｓ）、第２スイッチング素子が異常であると判断し（Ｓ３１）、それ以外の時（Ｓ２９のＮｏ）は少なくとも第１スイッチング素子が異常であると判断する（Ｓ３３）。【選択図】図２
2009254094.tif 000002
【特許請求の範囲】
【請求項１】
主電源と負荷の間に接続された降圧型のＤＣ／ＤＣコンバータであって、
前記ＤＣ／ＤＣコンバータは、前記主電源が接続された入力端子と、
前記負荷が接続された出力端子と、
前記入力端子に一端が接続された第１スイッチング素子と、
前記第１スイッチング素子の他端とグランドの間に接続された第２スイッチング素子と、
前記第２スイッチング素子に並列に、かつアノードが前記グランドに接続されたダイオードと、
前記第１スイッチング素子と前記第２スイッチング素子の接続点、および前記出力端子の間に接続されたインダクタと、
前記第１スイッチング素子と前記第２スイッチング素子に接続された制御回路とからなり、
前記制御回路は、通常出力時における前記第１スイッチング素子と前記第２スイッチング素子をオンオフ制御した時の前記第１スイッチング素子の通常オン時比率（Ｄｎ）と、
前記第２スイッチング素子を常時オフにした時における前記通常出力時の前記第１スイッチング素子の第１オン時比率（Ｄｎ１）とをあらかじめ記憶しておき、
前記第１スイッチング素子と前記第２スイッチング素子をオンオフ制御させた際の、前記通常出力時における第１の実測オン時比率（Ｄｍ１）が、前記通常オン時比率（Ｄｎ）と実質的に等しければ、前記第１スイッチング素子と前記第２スイッチング素子は正常であると判断し、
前記第１の実測オン時比率（Ｄｍ１）が、前記通常オン時比率（Ｄｎ）と実質的に等しくなければ、前記第２スイッチング素子を常時オフにした後、第２の実測オン時比率（Ｄｍ２）を求め、
前記第２の実測オン時比率（Ｄｍ２）が前記第１オン時比率（Ｄｎ１）と実質的に等しければ、前記第２スイッチング素子が異常であると判断し、
前記第２の実測オン時比率（Ｄｍ２）が前記第１オン時比率（Ｄｎ１）と実質的に等しくなければ、少なくとも前記第１スイッチング素子が異常であると判断するようにしたＤＣ／ＤＣコンバータ。
【請求項２】
主電源と負荷の間に接続された昇圧型のＤＣ／ＤＣコンバータであって、
前記ＤＣ／ＤＣコンバータは、前記主電源が接続された入力端子と、
前記負荷が接続された出力端子と、
前記入力端子に一端が接続されたインダクタと、
前記インダクタの他端とグランドの間に接続された第１スイッチング素子と、
前記第１スイッチング素子と前記インダクタの接続点、および前記出力端子の間に接続された第２スイッチング素子と、
前記第２スイッチング素子に並列に、かつカソードが前記出力端子に接続されたダイオードと、
前記第１スイッチング素子と前記第２スイッチング素子に接続された制御回路とからなり、
前記制御回路は、通常出力時における前記第１スイッチング素子と前記第２スイッチング素子をオンオフ制御した時の前記第１スイッチング素子の通常オン時比率（Ｄｎ）と、
前記第２スイッチング素子を常時オフにした時における前記通常出力時の前記第１スイッチング素子の第１オン時比率（Ｄｎ１）とをあらかじめ記憶しておき、
前記第１スイッチング素子と前記第２スイッチング素子をオンオフ制御させた際の、前記通常出力時における第１の実測オン時比率（Ｄｍ１）が、前記通常オン時比率（Ｄｎ）と実質的に等しければ、前記第１スイッチング素子と前記第２スイッチング素子は正常であると判断し、
前記第１の実測オン時比率（Ｄｍ１）が、前記通常オン時比率（Ｄｎ）と実質的に等しくなければ、前記第２スイッチング素子を常時オフにした後、第２の実測オン時比率（Ｄｍ２）を求め、
前記第２の実測オン時比率（Ｄｍ２）が前記第１オン時比率（Ｄｎ１）と実質的に等しければ、前記第２スイッチング素子が異常であると判断し、
前記第２の実測オン時比率（Ｄｍ２）が前記第１オン時比率（Ｄｎ１）と実質的に等しくなければ、少なくとも前記第１スイッチング素子が異常であると判断するようにしたＤＣ／ＤＣコンバータ。
【請求項３】
前記第２スイッチング素子はＦＥＴで構成され、前記ダイオードは前記ＦＥＴの寄生ダイオードとした請求項１、または２に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記制御回路は、前記第２スイッチング素子が異常であると判断した場合と、少なくとも前記第１スイッチング素子が異常であると判断した場合とで、異なる信号を出力するようにした請求項１、または２に記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記第１スイッチング素子、または前記第２スイッチング素子の少なくともいずれかに配され、前記制御回路に接続された温度センサを設け、
前記制御回路は、温度による前記通常オン時比率（Ｄｎ）と前記第１オン時比率（Ｄｎ１）の相関関係をあらかじめ記憶しておき、
前記通常出力時に前記温度センサの出力に応じて前記通常オン時比率（Ｄｎ）と前記第１オン時比率（Ｄｎ１）を前記相関関係から求めるようにした請求項１、または２に記載のＤＣ／ＤＣコンバータ。
【請求項６】
前記温度センサから出力される温度が、既定の上限温度（Ｔｍａｘ）以上であれば、前記第１スイッチング素子と前記第２スイッチング素子の異常判断を行わずに、温度異常信号を出力するようにした請求項５に記載のＤＣ／ＤＣコンバータ。
【請求項７】
前記制御回路に接続された電流検出回路を前記出力端子に接続した構成を有し、
前記制御回路は前記電流検出回路で検出した電流（Ｉ）が既定電流（Ｉｓ）以上であれば、前記第１スイッチング素子と前記第２スイッチング素子の異常判断を行わないようにした請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項８】
前記制御回路に接続された電流検出回路を前記入力端子に接続した構成を有し、
前記制御回路は前記電流検出回路で検出した電流（Ｉ）が既定電流（Ｉｓ）以上であれば、前記第１スイッチング素子と前記第２スイッチング素子の異常判断を行わないようにした請求項２に記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主電源から一定の電圧を負荷に供給するＤＣ／ＤＣコンバータに関するものである。
【背景技術】
【０００２】
従来、負荷に安定した電圧を供給するために、ＤＣ／ＤＣコンバータを代表とするスイッチング方式の電源装置が利用されている。このようなスイッチング式電源装置において、負荷への過電流による過負荷保護機能を有することで高信頼性を得るものが、例えば下記特許文献１に提案されている。図４はこのようなスイッチング式電源装置のブロック回路図である。
【０００３】
図４において、スイッチングトランジスタＱ１、トランスＴ１、およびダイオードＤ１により、昇圧型のＤＣ／ＤＣコンバータ相当の回路が構成されている。これにより、スイッチングトランジスタＱ１をオンオフ制御することで、例えば入力電源端子１０１、１０２に接続された主電源（図示せず）の電圧を昇圧して、出力端子１０３、１０４からモータ等の負荷（図示せず）に定電圧を供給することができる。定電圧の制御は、次のようにして行っている。出力端子１０３、１０４の間に設けた抵抗Ｒ２、Ｒ３により分圧された出力電圧を電圧検出回路１０５が検出し、出力電圧が設定された電圧になるようにスイッチングトランジスタＱ１の時比率（スイッチングトランジスタＱ１のオン期間をオンオフ周期で除した値として定義する）を求め、ＰＷＭ回路１０６でスイッチングトランジスタＱ１のオンオフ制御を行うことにより、定電圧に制御している。
【０００４】
次に、過負荷保護機能について説明する。出力端子１０４には負荷に流れる電流を検出するための抵抗Ｒ４が接続されている。この抵抗Ｒ４の一端は電流検出用コンパレータＱ３に接続されている。検出された電流値は、フィルタ１０７を介してラッチ回路１０８に入力される。ラッチ回路１０８はしきい値より大きな電圧が入力されると、ＰＷＭ回路１０６に信号を出力し続ける。これにより、ＰＷＭ回路１０６はオンオフ制御用のパルス出力を停止する。従って、負荷への電力出力が停止するので、負荷への過電流を防ぎ、過負荷保護が可能となる。
【０００５】
ここで、フィルタ１０７は抵抗Ｒ５、Ｒ６、およびコンデンサＣ３で構成され、その出力電圧は時比率の関数となる。そこで、保護したい時比率から、抵抗Ｒ５、Ｒ６等の定数を決定すれば、保護レベルの設定が可能となる。ゆえに、負荷に流れる電流に応じた時比率を検出し、上記の設定した時比率以上になれば出力を停止することで、過負荷保護を行っている。
【特許文献１】特開平６−１３３５４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記のスイッチング式電源装置によると、検出した時比率と設定した時比率の比較により、確かに過負荷保護を行うことができるのであるが、そのために抵抗Ｒ４の電圧変化を検出して時比率を得る構成としている。一方で、スイッチングトランジスタＱ１は、特に大電流を流す用途であれば徐々にその内部抵抗値が上昇し、劣化していく。この場合、ＰＷＭ回路１０６は電圧検出回路１０５で検出した出力電圧が一定になるように制御しているので、スイッチングトランジスタＱ１の素子劣化に起因した異常による内部抵抗値増大に応じて時比率が変化してしまう。しかし、図４の構成では短周期的な負荷への電流に基づく時比率は検出できても、長期的な素子劣化に起因した異常に伴う時比率の変化を検出することができないという課題があった。
【０００７】
本発明は、前記従来の課題を解決するもので、時比率からスイッチング素子の異常を判断することができるＤＣ／ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記従来の課題を解決するために、本発明のＤＣ／ＤＣコンバータは、降圧型の場合、主電源が接続された入力端子と、負荷が接続された出力端子と、前記入力端子に一端が接続された第１スイッチング素子と、前記第１スイッチング素子の他端とグランドの間に接続された第２スイッチング素子と、前記第２スイッチング素子に並列に、かつアノードが前記グランドに接続されたダイオードと、前記第１スイッチング素子と前記第２スイッチング素子の接続点、および前記出力端子の間に接続されたインダクタと、前記第１スイッチング素子と前記第２スイッチング素子に接続された制御回路とからなり、前記制御回路は、通常出力時における前記第１スイッチング素子と前記第２スイッチング素子をオンオフ制御した時の前記第１スイッチング素子の通常オン時比率（Ｄｎ）と、前記第２スイッチング素子を常時オフにした時における前記通常出力時の前記第１スイッチング素子の第１オン時比率（Ｄｎ１）とをあらかじめ記憶しておき、前記第１スイッチング素子と前記第２スイッチング素子をオンオフ制御させた際の、前記通常出力時における第１の実測オン時比率（Ｄｍ１）が、前記通常オン時比率（Ｄｎ）と実質的に等しければ、前記第１スイッチング素子と前記第２スイッチング素子は正常であると判断し、前記第１の実測オン時比率（Ｄｍ１）が、前記通常オン時比率（Ｄｎ）と実質的に等しくなければ、前記第２スイッチング素子を常時オフにした後、第２の実測オン時比率（Ｄｍ２）を求め、前記第２の実測オン時比率（Ｄｍ２）が前記第１オン時比率（Ｄｎ１）と実質的に等しければ、前記第２スイッチング素子が異常であると判断し、前記第２の実測オン時比率（Ｄｍ２）が前記第１オン時比率（Ｄｎ１）と実質的に等しくなければ、少なくとも前記第１スイッチング素子が異常であると判断するようにしたものである。
【０００９】
また、本発明のＤＣ／ＤＣコンバータは、昇圧型の場合、主電源が接続された入力端子と、負荷が接続された出力端子と、前記入力端子に一端が接続されたインダクタと、前記インダクタの他端とグランドの間に接続された第１スイッチング素子と、前記第１スイッチング素子と前記インダクタの接続点、および前記出力端子の間に接続された第２スイッチング素子と、前記第２スイッチング素子に並列に、かつカソードが前記出力端子に接続されたダイオードと、前記第１スイッチング素子と前記第２スイッチング素子に接続された制御回路とからなり、前記制御回路は、通常出力時における前記第１スイッチング素子と前記第２スイッチング素子をオンオフ制御した時の前記第１スイッチング素子の通常オン時比率（Ｄｎ）と、前記第２スイッチング素子を常時オフにした時における前記通常出力時の前記第１スイッチング素子の第１オン時比率（Ｄｎ１）とをあらかじめ記憶しておき、前記第１スイッチング素子と前記第２スイッチング素子をオンオフ制御させた際の、前記通常出力時における第１の実測オン時比率（Ｄｍ１）が、前記通常オン時比率（Ｄｎ）と実質的に等しければ、前記第１スイッチング素子と前記第２スイッチング素子は正常であると判断し、前記第１の実測オン時比率（Ｄｍ１）が、前記通常オン時比率（Ｄｎ）と実質的に等しくなければ、前記第２スイッチング素子を常時オフにした後、第２の実測オン時比率（Ｄｍ２）を求め、前記第２の実測オン時比率（Ｄｍ２）が前記第１オン時比率（Ｄｎ１）と実質的に等しければ、前記第２スイッチング素子が異常であると判断し、前記第２の実測オン時比率（Ｄｍ２）が前記第１オン時比率（Ｄｎ１）と実質的に等しくなければ、少なくとも前記第１スイッチング素子が異常であると判断するようにしたものである。
【発明の効果】
【００１０】
本発明のＤＣ／ＤＣコンバータによれば、降圧型であっても昇圧型であっても、通常出力時に実測時比率を求めて、あらかじめ記憶したあるべき時比率と比較することで、スイッチング素子の劣化に起因した異常を判断することが可能なＤＣ／ＤＣコンバータを実現できるという効果が得られる。さらに、第２スイッチング素子を常時オフにした状態で、上記と同様に実測時比率とあるべき時比率の比較を行うことで、第１スイッチング素子と第２スイッチング素子のいずれが異常であるかを判断することが可能なＤＣ／ＤＣコンバータが得られる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明を実施するための最良の形態について図面を参照しながら説明する。
【００１２】
（実施の形態１）
図１は、本発明の実施の形態１におけるＤＣ／ＤＣコンバータのブロック回路図である。図２は、本発明の実施の形態１におけるＤＣ／ＤＣコンバータの異常判断動作のフローチャートである。なお、図１において太線は電力系配線を、細線は信号系配線をそれぞれ示す。
【００１３】
図１において、主電源１１と負荷１３の間には、降圧型のＤＣ／ＤＣコンバータ１５が接続されている。具体的には、主電源１１がＤＣ／ＤＣコンバータ１５の入力端子１７に、負荷１３がＤＣ／ＤＣコンバータ１５の出力端子１９に、それぞれ接続されている。なお、ＤＣ／ＤＣコンバータ１５のグランドは、グランド端子２１を介して主電源１１と負荷１３のグランドに接続されている。また、ＤＣ／ＤＣコンバータ１５は降圧型であるので、主電源１１の電圧Ｖｂを、それより低い一定の電圧Ｖｃに変換して負荷１３に供給する。従って、負荷１３は一定の電圧Ｖｃで動作する機器としている。
【００１４】
次に、ＤＣ／ＤＣコンバータ１５の構成について説明する。入力端子１７には第１スイッチング素子２３の一端が接続されている。なお、本実施の形態１では第１スイッチング素子２３としてＦＥＴを用いたので、その寄生ダイオード２５が図１に示す方向、すなわちカソードが入力端子１７側になるように形成されている。
【００１５】
第１スイッチング素子２３の他端には、グランドとの間に第２スイッチング素子２７が接続されている。また、第２スイッチング素子２７にはダイオード２９が並列に、かつアノードがグランドになるように接続されている。なお、第２スイッチング素子２７も第１スイッチング素子２３と同様にＦＥＴで構成しているので、ダイオード２９はＦＥＴの寄生ダイオードとしている。これにより、ダイオード２９を別途接続する必要がなくなり簡単な構成とすることができる。但し、ＤＣ／ＤＣコンバータ１５が大電流を扱う場合は、寄生ダイオードでは耐電流を超える可能性がある。この際には、寄生ダイオードとは別にダイオード２９を設ける構成とすればよい。なお、このような構成とする場合は、第１スイッチング素子２３においても寄生ダイオード２５とは別にダイオードを並列接続する。
【００１６】
第１スイッチング素子２３と第２スイッチング素子２７の接続点、および出力端子１９の間にはインダクタ３１が接続されている。なお、インダクタ３１と出力端子１９の間には電流検出回路３３が接続されている。これにより、負荷１３に流れる電流を検出している。ゆえに、負荷１３への過電流も検出することができる構成としている。また、出力端子１９には平滑コンデンサ３５が接続されている。
【００１７】
入力端子１７、および出力端子１９には、それぞれ入力電圧検出回路３７と出力電圧検出回路３９が接続されている。これらにより、ＤＣ／ＤＣコンバータ１５における入力端子１７の電圧Ｖｂと出力端子１９の電圧Ｖｃを検出している。
【００１８】
第１スイッチング素子２３と第２スイッチング素子２７には、それぞれ第１温度センサ４１と第２温度センサ４３が設けられている。これらにより、第１スイッチング素子２３と第２スイッチング素子２７の近傍温度を検出している。なお、第１温度センサ４１と第２温度センサ４３は、温度に対する抵抗値変化が大きいサーミスタを用いた。また、第１スイッチング素子２３と第２スイッチング素子２７が近い位置に配され、それらの近傍温度に差が少ない場合は、簡単な構成とするために温度センサを１個としてもよい。従って、温度センサは第１スイッチング素子２３、または第２スイッチング素子２７の少なくともいずれかに設けられていればよい。
【００１９】
第１スイッチング素子２３、第２スイッチング素子２７、電流検出回路３３、入力電圧検出回路３７、出力電圧検出回路３９、第１温度センサ４１、および第２温度センサ４３は、信号系配線で制御回路４５に接続されている。制御回路４５はマイクロコンピュータと周辺回路から構成されており、ＤＣ／ＤＣコンバータ１５の全体の動作を制御している。すなわち、制御回路４５は入力端子１７の電圧Ｖｂ、出力端子１９の電圧Ｖｃ、出力端子１９から出力される電流Ｉ、第１温度センサ４１と第２温度センサ４３から出力される温度Ｔ１、Ｔ２を読み込む。また、制御回路４５は第１スイッチング素子２３のオンオフ制御を行う第１オンオフ信号ＳＷ１、および第２スイッチング素子２７のオンオフ制御を行う第２オンオフ信号ＳＷ２を出力する。さらに、制御回路４５は外部回路（図示せず）とデータ信号の送受信を行うことで互いに交信する機能を有している。
【００２０】
次に、このようなＤＣ／ＤＣコンバータ１５の異常判断動作について、図２のフローチャートを用いて説明する。なお、制御回路４５はメインルーチンから必要に応じて様々なサブルーチンを実行することにより全体の動作を行うソフトウエア構成としているので、図２に示すフローチャートをサブルーチンの形態で示した。
【００２１】
制御回路４５は、ＤＣ／ＤＣコンバータ１５が主電源１１の電圧Ｖｂを既定の一定電圧Ｖｃに変換して負荷１３に供給している通常出力時に適宜図２のサブルーチンを実行する。従って、ＤＣ／ＤＣコンバータ１５の起動時や停止時、あるいは負荷１３の消費電力変動等に起因した電圧変動に伴う過渡期においては、図２のサブルーチンは実行されない。なお、この判断は、入力電圧検出回路３７で検出される入力端子１７の電圧Ｖｂ、出力電圧検出回路３９で検出される出力端子１９の電圧Ｖｃ、および電流検出回路３３で検出される出力端子１９の電流Ｉに基づいて行われる。すなわち、制御回路４５はこれらの値を読み込み、安定していなければ起動時、停止時、過渡期等として判断している。
【００２２】
ＤＣ／ＤＣコンバータ１５が通常出力時に、図２のサブルーチンが実行されると、まず制御回路４５は現在の時比率を求める。ここで、時比率とは、第１スイッチング素子２３がオンである期間を、１周期（第１スイッチング素子２３のオン期間とオフ期間の和）で除した値と定義する。従って、時比率は０から１までの間の数値となる。この時比率は、制御回路４５により第１スイッチング素子２３と第２スイッチング素子２７が交互にオンオフ制御されていることから、制御回路４５が直接知ることができる。こうして求めた時比率を第１の実測時比率Ｄｍ１として制御回路４５に内蔵したメモリ（図示せず）に記憶する（ステップ番号Ｓ１１）。
【００２３】
次に、制御回路４５は第１温度センサ４１と第２温度センサ４３の出力から、それぞれ温度Ｔ１、Ｔ２を読み込み（Ｓ１３）、温度Ｔ１、または温度Ｔ２が既定の上限温度Ｔｍａｘ以上であるか否かを判断する（Ｓ１５）。なお、上限温度Ｔｍａｘは第１スイッチング素子２３や第２スイッチング素子２７の使用可能な上限温度のことであり、これ以上の温度になれば第１スイッチング素子２３や第２スイッチング素子２７を正常に使用することができなくなる。もし、何らかの理由で温度Ｔ１、または温度Ｔ２が既定の上限温度Ｔｍａｘ以上であれば（Ｓ１５のＹｅｓ）、ＤＣ／ＤＣコンバータ１５を正常に使用できなくなるため、制御回路４５は、第１スイッチング素子２３と第２スイッチング素子２７の異常判断を行わずに、データ信号ｄａｔａにより外部回路（図示せず）に温度異常信号を出力する（Ｓ１６）。このように制御することで、温度異常を少しでも早く外部回路に伝達することができる。これを受け、外部回路は温度異常の警告を発したりＤＣ／ＤＣコンバータ１５を停止する等の安全制御を行う。その後、制御回路４５は図２のサブルーチンを終了してメインルーチンに戻る。
【００２４】
一方、温度Ｔ１、または温度Ｔ２が既定の上限温度Ｔｍａｘ未満であれば（Ｓ１５のＮｏ）、制御回路４５は電流検出回路３３から電流Ｉを読み込み（Ｓ１７）、出力端子１９に流れる既定電流Ｉｓと比較する（Ｓ１８）。ここで、既定電流Ｉｓとは、後述する第１スイッチング素子２３と第２スイッチング素子２７の異常判断を行う際に発生する損失が許容できる最大電流のことである。すなわち、第１スイッチング素子２３と第２スイッチング素子２７の異常状態によっては、第２スイッチング素子２７をオフにする動作を行うが、この際、ＤＣ／ＤＣコンバータ１５は動作し続けているので、ダイオード２９がオンオフ動作を行うことになる。この場合、ダイオード２９の電圧降下により損失が発生する。この損失は電圧降下と電流Ｉの積で表されるため、ＤＣ／ＤＣコンバータ１５が大電流を流している時に第１スイッチング素子２３と第２スイッチング素子２７の異常判断を行うと、それによる損失も大きくなる。そこで、電流Ｉがあらかじめ決定した既定電流Ｉｓ以上であれば、第１スイッチング素子２３と第２スイッチング素子２７の異常判断を行わないようにしている。なお、既定電流Ｉｓは、ＤＣ／ＤＣコンバータ１５の仕様や負荷１３の消費電流等により変化するので、異常判断により発生する損失が許容できる電流値をあらかじめ求めて決定しておく。なお、本実施の形態１では異常判断による損失が、ＤＣ／ＤＣコンバータ１５に最大定格電流Ｉｍａｘが流れた時の前記損失の半分になる電流値を既定電流Ｉｓとした。従って、損失は電流Ｉに比例することから、既定電流Ｉｓは最大定格電流Ｉｍａｘの０．５倍とした。このように決定することにより、損失が半分より小さい時のみ第１スイッチング素子２３と第２スイッチング素子２７の異常判断を行うことができ、低損失化を図ることが可能となる。
【００２５】
ここで、図２のフローチャートに戻り、もし電流Ｉが既定電流Ｉｓ以上であれば（Ｓ１８のＹｅｓ）、第１スイッチング素子２３と第２スイッチング素子２７の異常判断による損失が大きくなるので、制御回路４５は、第１スイッチング素子２３と第２スイッチング素子２７の異常判断を行わずに、図２のサブルーチンを終了してメインルーチンに戻る。
【００２６】
一方、電流Ｉが既定電流Ｉｓ未満であれば（Ｓ１８のＮｏ）、制御回路４５はＳ１３で求めた温度Ｔ１、Ｔ２から平均温度Ｔｍを計算する（Ｓ２０）。その後、平均温度Ｔｍに応じて通常オン時比率Ｄｎと第１オン時比率Ｄｎ１をそれぞれ求める（Ｓ２１）。
【００２７】
ここで、通常オン時比率Ｄｎとは、ＤＣ／ＤＣコンバータ１５の通常出力時において、第１スイッチング素子２３と第２スイッチング素子２７が未劣化の正常時に交互にオンオフ制御した時の、第１スイッチング素子２３における時比率であると定義する。また、第１オン時比率Ｄｎ１とは、第２スイッチング素子２７を常時オフにした状態で、ＤＣ／ＤＣコンバータ１５を通常出力時となるように動作させた時における第１スイッチング素子２３の正常時の時比率であると定義する。従って、通常オン時比率Ｄｎと第１オン時比率Ｄｎ１は第１スイッチング素子２３や第２スイッチング素子２７が正常時の、あるべき時比率といえる。
【００２８】
これらの時比率の値は第１スイッチング素子２３や第２スイッチング素子２７が正常であっても温度に応じて変化するので、あらかじめ温度（ここでは平均温度Ｔｍ）を変えた時の通常出力時における通常オン時比率Ｄｎと第１オン時比率Ｄｎ１をそれぞれ求め、相関関係として制御回路４５のメモリに記憶している。なお、相関関係は、温度と通常オン時比率Ｄｎ、および温度と第１オン時比率Ｄｎ１のデータを基に最小二乗法等による近似式として記憶してもよいし、前記データをそのまま相関表として記憶してもよい。
【００２９】
次に、制御回路４５は第１の実測時比率Ｄｍ１と通常オン時比率Ｄｎを比較する（Ｓ２３）。ここで、ＤＣ／ＤＣコンバータ１５は通常出力時であるので、第１の実測時比率Ｄｍ１は、現在の第１スイッチング素子２３と第２スイッチング素子２７の平均温度Ｔｍに応じた通常オン時比率Ｄｎと等しくなければならない。従って、両者が測定や計算による誤差範囲内で実質的に等しければ（Ｓ２３のＹｅｓ）、第１スイッチング素子２３と第２スイッチング素子２７がいずれも正常であると判断できる。従って、この場合はそのまま図２のサブルーチンを終了し、メインルーチンに戻る。
【００３０】
一方、第１の実測時比率Ｄｍ１と通常オン時比率Ｄｎが実質的に等しくなければ（Ｓ２３のＮｏ）、第１スイッチング素子２３か第２スイッチング素子２７が劣化して内部抵抗値が上昇する異常が発生していると考えられる。
【００３１】
そこで、制御回路４５はいずれが異常であるかを判断するために、第２スイッチング素子２７のオンオフ制御を停止し、オフ状態を維持する（Ｓ２５）。なお、第１スイッチング素子２３はオンオフ制御を継続しているので、負荷１３には既定の一定電圧Ｖｃが引き続き供給される。このような動作は、第２スイッチング素子２７に並列にダイオード２９を接続していることにより実現できる。すなわち、第２スイッチング素子２７がオフになっても、ダイオード２９により自動的に、第１スイッチング素子２３がオンの時はダイオード２９がオフに、第１スイッチング素子２３がオフの時はダイオード２９がオンになる。従って、負荷１３への電圧Ｖｃの供給が継続可能となる。
【００３２】
但し、この場合はダイオード２９がオンになった時の電圧降下が発生するため、既定の一定電圧Ｖｃを出力するための時比率（以下、第１オン時比率Ｄｎ１という）は通常オン時比率Ｄｎと異なり大きくなる。そのため、Ｓ２１において、第１オン時比率Ｄｎ１も求めている。
【００３３】
また、上記理由から実測時比率もＳ１１で求めた第１の実測時比率Ｄｍ１と異なった値となる。すなわち、ダイオード２９による電圧降下を含め、出力端子１９の電圧Ｖｃが既定の一定値になるように、制御回路４５は出力電圧検出回路３９の出力から第１スイッチング素子２３の時比率をフィードバック制御する。その結果、第１の実測時比率Ｄｍ１とは異なった時比率（以下、第２の実測時比率Ｄｍ２という）で第１スイッチング素子２３がオンオフ制御される。従って、制御回路４５はＳ１１と同様にして第２の実測時比率Ｄｍ２を求める（Ｓ２７）。
【００３４】
次に、制御回路４５は第２の実測時比率Ｄｍ２と第１オン時比率Ｄｎ１を比較する（Ｓ２９）。その結果、両者が測定や計算による誤差範囲内で実質的に等しければ（Ｓ２９のＹｅｓ）、Ｓ２３では第１の実測時比率Ｄｍ１と通常オン時比率Ｄｎが等しくなかったが、第２スイッチング素子２７をオフにしてＤＣ／ＤＣコンバータ１５の動作から切り離すことにより、第２の実測時比率Ｄｍ２と第１オン時比率Ｄｎ１が実質的に等しくなり、正常動作になったことになる。従って、Ｓ２９でＹｅｓの場合は第２スイッチング素子２７が異常であったと判断できる。これにより、制御回路４５はデータ信号ｄａｔａにより外部回路（図示せず）に対して第２スイッチング素子２７の異常信号を出力する（Ｓ３１）。これを受け、外部回路はＤＣ／ＤＣコンバータ１５の中でも特に第２スイッチング素子２７が異常であることを警告できるので、第２スイッチング素子２７だけを交換修理することが可能となる。これにより、ＤＣ／ＤＣコンバータ１５全体を交換する場合に比べ修理コストの低減が図れる。なお、第２スイッチング素子２７のみが異常の場合は、第２スイッチング素子２７を切り離してもＤＣ／ＤＣコンバータ１５を継続動作できるので、第１スイッチング素子２３の劣化が早まる可能性は高くなるものの、修理を行うまでは第２スイッチング素子２７を切り離してＤＣ／ＤＣコンバータ１５を動作させるように制御してもよい。
【００３５】
一方、第２の実測時比率Ｄｍ２と第１オン時比率Ｄｎ１が実質的に等しくなければ（Ｓ２９のＮｏ）、第２スイッチング素子２７のみが異常であることはないので、第１スイッチング素子２３のみが異常であるか、あるいは第１スイッチング素子２３と第２スイッチング素子２７の両方が異常であると判断できる。すなわち、少なくとも第１スイッチング素子２３が異常であると判断できる。この場合、制御回路４５はデータ信号ｄａｔａにより外部回路（図示せず）に対して少なくとも第１スイッチング素子２３の異常信号を出力する（Ｓ３３）。この信号は第２スイッチング素子２７の異常信号（Ｓ３１で出力される）とは異なるものとしている。これにより、外部回路は異常部分を特定して警告することができる。
【００３６】
なお、外部回路は少なくとも第１スイッチング素子２３の異常信号を受けると、例えば第１スイッチング素子２３のみが異常であるとする警告を発する。これにより、まず第１スイッチング素子２３のみが交換修理される。この状態でＤＣ／ＤＣコンバータ１５を動作させると、もし第２スイッチング素子２７も異常であった場合は、第１スイッチング素子２３は既に正常であるので、図２のフローチャートのＳ３１により第２スイッチング素子２７のみの異常信号が出力される。この時、外部回路は改めて第２スイッチング素子２７の異常を警告する。このような外部回路の制御を組み合わせることにより、本当に異常のあるスイッチング素子のみを判断することが可能になるとともに、修理コストの低減ができる。
【００３７】
その後、Ｓ３１、およびＳ３３のいずれの場合も図２のサブルーチンを終了し、メインルーチンに戻る。
【００３８】
以上の構成、動作により、実測時比率と、あるべき時比率を比較することで、第１スイッチング素子２３と第２スイッチング素子２７の劣化に起因した異常を区別して判断できる降圧型のＤＣ／ＤＣコンバータが得られる。
【００３９】
（実施の形態２）
図３は、本発明の実施の形態２におけるＤＣ／ＤＣコンバータのブロック回路図である。本実施の形態２におけるＤＣ／ＤＣコンバータは、実施の形態１のＤＣ／ＤＣコンバータが降圧型であるのに対して、昇圧型とした点が異なる。従って、そのための回路構成の詳細を説明するとともに、回路の構成要素については実施の形態１と同じ符号を用い説明を省略する。
【００４０】
図３において、ＤＣ／ＤＣコンバータ１５の入力端子１７には電流検出回路３３を介してインダクタ３１の一端が接続されている。ここで、電流検出回路３３は実施の形態１では出力端子１９側に接続していたが、本実施の形態２では入力端子１７側に接続している。この違いの理由は以下の通りである。
【００４１】
まず、実施の形態１では降圧型であるため、ＤＣ／ＤＣコンバータ１５において最も大きな電流が連続的に流れる部分は出力端子１９とインダクタ３１の間になる。従って、その位置に電流検出回路３３を配し、負荷１３への過電流監視を含めた電流検出を行っている。
【００４２】
一方、本実施の形態２では昇圧型であるため、ＤＣ／ＤＣコンバータ１５において最も大きな電流が連続的に流れる部分は入力端子１７とインダクタ３１の間になる。従って、その位置に電流検出回路３３を配し、ＤＣ／ＤＣコンバータ１５に流れる過電流監視を含めた電流検出を行っている。
【００４３】
このように、降圧型、昇圧型のいずれの構成であっても電流検出回路３３は連続的な最大電流が流れる部分に配することにより過電流監視が可能となり、高信頼性が得られる。
【００４４】
インダクタ３１の他端には、グランドとの間に第１スイッチング素子２３が接続されている。なお、本実施の形態２でも第１スイッチング素子２３としてＦＥＴを用いたので、その寄生ダイオード２５が図３に示す方向、すなわちアノードがグランド側になるように形成されている。
【００４５】
第１スイッチング素子２３とインダクタ３１の接続点、および出力端子１９の間には第２スイッチング素子２７が接続されている。また、第２スイッチング素子２７にはダイオード２９が並列に、かつカソードが出力端子１９になるように接続されている。なお、第２スイッチング素子２７も第１スイッチング素子２３と同様にＦＥＴで構成しているので、ダイオード２９はＦＥＴの寄生ダイオードとしているが、大電流を扱う場合は寄生ダイオードとは別にダイオード２９を設ける構成とすればよい。
【００４６】
なお、上記に説明した以外の構成要素は実施の形態１と同じである。
【００４７】
次に、ＤＣ／ＤＣコンバータ１５における第１スイッチング素子２３と第２スイッチング素子２７の異常判断動作については、各構成要素の名称を上記のように定義したことにより、図２のフローチャートと全く同じになる。従って、昇圧型のＤＣ／ＤＣコンバータ１５であっても、降圧型と同様に、実測時比率と、あるべき時比率を比較する動作により異常判断が可能となる。但し、図２のＳ１７において、読み込む電流Ｉは入力端子１７に流れる電流となる。なお、既定電流Ｉｓの決定方法は実施の形態１と同じである。
【００４８】
以上の構成、動作により、実測時比率と、あるべき時比率を比較することで、第１スイッチング素子２３と第２スイッチング素子２７の劣化に起因した異常を区別して判断できる昇圧型のＤＣ／ＤＣコンバータが得られる。
【００４９】
なお、実施の形態１、２において負荷１３は既定の一定電圧Ｖｃで動作する機器として説明したが、これは電力を蓄える蓄電素子（キャパシタや二次電池等）であってもよい。この場合、蓄電素子の充放電中は実測時比率が大きく変化するので、電流電圧変化の大きい充放電が行われておらず、蓄電素子の自己放電を補償するために電圧を一定に保つ動作を行っている期間（例えば満充電後など）に図２の異常判断動作を行えばよい。
【産業上の利用可能性】
【００５０】
本発明にかかるＤＣ／ＤＣコンバータは、スイッチング素子の劣化に起因した異常を判断することが可能となるので、特に高信頼性が要求され、かつ主電源から一定の電圧を負荷に供給するＤＣ／ＤＣコンバータ等として有用である。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施の形態１におけるＤＣ／ＤＣコンバータのブロック回路図
【図２】本発明の実施の形態１におけるＤＣ／ＤＣコンバータの異常判断動作のフローチャート
【図３】本発明の実施の形態２におけるＤＣ／ＤＣコンバータのブロック回路図
【図４】従来のスイッチング式電源装置のブロック回路図
【符号の説明】
【００５２】
１１  主電源
１３  負荷
１５  ＤＣ／ＤＣコンバータ
１７  入力端子
１９  出力端子
２３  第１スイッチング素子
２７  第２スイッチング素子
２９  ダイオード
３１  インダクタ
３３  電流検出回路
４１  第１温度センサ
４３  第２温度センサ
４５  制御回路
【図１】
2009254094.tif 000003
【図２】
2009254094.tif 000004
【図３】
2009254094.tif 000005
【図４】
2009254094.tif 000006