(57)【要約】【課題】例えば、液晶装置等の電気光学装置を製造する際の歩留まりを改善する。【解決手段】第１層間絶膜（４１）の表面、穴部（８３ａ）の壁面、及び、穴部（８３ａ）に露出したドレイン領域（１ｄ）の表面に沿って導電膜を形成することによって、下部容量電極（７１）及びドレイン領域（１ｄ）を相互に電気的に接続するコンタクトホール（８３）を部分領域（７２ｃ）に形成する。これにより、導電膜（３ａ２−１）に阻害されることなく、ドレイン領域（１ｄ）及び下部容量電極（７１）を電気的に相互に接続することが可能である。その後、下部容量電極（７１）の上層部分を順次形成してなるＴＦＴアレイ基板（１０）と、対向基板（２０）とを液晶層（５０）を介して貼り合せることによって、液晶装置（１）を製造する。【選択図】図１１
2009237023.tif 000002
【特許請求の範囲】
【請求項１】
基板上の表示領域を構成する複数の画素部の夫々の開口領域を相互に隔てる非開口領域となるべき一の領域に第１導電膜を形成する第１工程と、
前記第１導電膜上に第２導電膜をパターニングする第２工程と、
前記第２導電膜のうち前記一の領域の一部を占める部分領域に重なる部分を除去する第３工程と、
前記第３工程の後、前記第２導電膜上に絶縁膜を形成する第４工程と、
前記部分領域において前記第１導電膜の少なくとも一部が露出するように前記絶縁膜を貫通する穴部を形成する第５工程と、
前記絶縁膜の表面、前記穴部の壁面、及び前記一部の表面に沿って第３導電膜を形成することによって、該第３導電膜及び前記第１導電膜を相互に電気的に接続するコンタクト部を前記部分領域に形成する第６工程と
を備えたことを特徴とする電気光学装置の製造方法。
【請求項２】
前記第３工程において、前記第２導電膜を複数回エッチングすることによって、形成されるべきパターンを有するように前記第２導電膜をパターニングすると共に、前記重なる部分を除去すること
を特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項３】
前記第３工程は、前記重なる部分を除去するに先んじて、前記開口領域にダミーのレジスト膜を形成する第７工程と、前記重なる部分を除去した後、前記レジスト膜を除去する第８工程とを含むこと
を特徴とする請求項１又は２に記載の電気光学装置の製造方法。
【請求項４】
前記第１導電膜は、前記画素部の動作を制御するトランジスタ素子の一部を構成する半導体層であり、
前記第２導電膜は、前記トランジスタ素子のゲート電極であり、
前記第３導電膜は、前記画素部に形成される画素電極の電位を保持する保持容量が有する一対の容量電極の一方であること
を特徴とする請求項１から３の何れか一項に記載の電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、液晶装置等の電気光学装置を製造する際に、基板上の相互に異なる層に形成された導電膜を電気的に接続する工程を含む電気光学装置の製造方法の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置の一例である液晶装置では、基板上の相互に異なる層に形成された上層電極及び下層電極の夫々の欠陥を修復することによって、これら電極を本来のパターンにパターニングする技術が開示されている（例えば、特許文献１参照。）。
【０００３】
【特許文献１】特開平５−１２７１８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、基板上の互いに異なる層の形成された導電膜の間の層に別の膜が形成される場合、導電膜相互を電気的に接続するコンタクトホールが形成できなくなる問題点が生じる。より具体的には、例えば、コンタクトホールを介して相互に接続されるべき２つの導電膜の間に延びる金属膜等の別の膜のパターニングが適正なパターンに形成されなかった場合、即ち成膜不良或いはエッチング不良によって当該別の膜のパターンに欠陥が生じていた場合、上述の導電膜が形成された上層及び下層を貫く穴部の形成が当該別の膜の存在によって阻害されてしまう問題点が生じる。したがって、このような別の膜のパターン欠陥の存在は、液晶装置等の電気光学装置を製造する際に歩留まりを低下させる一因になる。
【０００５】
よって、本発明は上記問題点等に鑑みてなされたものであり、例えば、液晶装置等の電気光学装置を製造する際の歩留まりを改善可能な電気光学装置の製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明に係る電気光学装置の製造方法は上記課題を解決するために、基板上の表示領域を構成する複数の画素部の夫々の開口領域を相互に隔てる非開口領域となるべき一の領域に第１導電膜を形成する第１工程と、前記第１導電膜上に第２導電膜をパターニングする第２工程と、前記第２導電膜のうち前記一の領域の一部を占める部分領域に重なる部分を除去する第３工程と、前記第３工程の後、前記第２導電膜上に絶縁膜を形成する第４工程と、前記部分領域において前記第１導電膜の少なくとも一部が露出するように前記絶縁膜を貫通する穴部を形成する第５工程と、前記絶縁膜の表面、前記穴部の壁面、及び前記一部の表面に沿って第３導電膜を形成することによって、該第３導電膜及び前記第１導電膜を相互に電気的に接続するコンタクト部を前記部分領域に形成す第６工程を備える。
【０００７】
本発明に係る電気光学装置の製造方法によれば、複数の画素部は、例えば、基板上においてマトリクス状に規定されており、これら画素部のうち最終的に不透明な配線等によって規定され、且つ実質的に光が透過する領域が開口領域となる。一の領域は、組み上げられた電気光学装置の表示領域においてこれら開口領域を相互に隔てる非開口領域となるべき領域である。このような非開口領域には、不透明な配線等が形成されるため、光は透過しない。第１工程では、第１導電膜は、一の領域にスパッタリング法を用いて形成された金属膜、或いるは、ＣＶＤ等の成膜法を用いて形成された半導体層であり、組み上げられた電気光学装置において配線或いは半導体素子の一部を構成する。
【０００８】
第２工程では、前記第１導電膜上に第２導電膜を、例えば第１導電膜と同様の成膜法を用いてパターニングする。第２導電膜を形成するに先んじて、第１導電膜上に絶縁膜等の他の膜が形成されていてもよい。
【０００９】
第３工程では、前記第２導電膜のうち前記一の領域の一部を占める部分領域に重なる部分を、例えば、エッチング法を用いて第２導電膜をパターニングすることによって除去する。部分領域は、非開口領域のうち後述するコンタクト部が形成されるべき領域である。
【００１０】
前記第３工程の後、第４工程において、前記第２導電膜上に絶縁膜を形成する。
【００１１】
第５工程では、前記部分領域において前記第１導電膜の少なくとも一部が露出するように前記絶縁膜を貫通する穴部を形成する。第２工程において、第２導電膜の一部が除去されているため、パターン欠陥によって部分領域に重なるように形成された第２導電膜に阻害されることなく、穴部を形成することが可能である。
【００１２】
第６工程では、前記絶縁膜の表面、前記穴部の壁面、及び前記一部の表面に沿って第３導電膜を形成することによって、該第３導電膜及び前記第１導電膜を相互に電気的に接続するコンタクトホール等のコンタクト部を前記部分領域に形成する。これにより、第２導電膜に阻害されることなく、第１導電膜及び第３導電膜を電気的に相互に接続することが可能である。
【００１３】
したがって、本発明に係る電気光学装置の製造方法によれば、相互に異なる層に形成された２つの導電膜を、これら導電膜の間に形成された導電膜に阻害されることなく、相互に電気的に接続することが可能であり、電気光学装置を製造する際の歩留まりの低下を抑制できる。
【００１４】
本発明に係る電気光学装置の製造方法の一の態様では、前記第３工程において、前記第２導電膜を複数回エッチングすることによって、形成されるべきパターンを有するように前記第２導電膜をパターニングすると共に、前記重なる部分を除去してもよい。
【００１５】
この態様によれば、一回のエッチング処理で形成されるべきパターンに第２導電膜を形成できない場合でも、複数回エッチングすることによって、当該形成されるべきパターンに形成しつつ、当該重なる部分を除去できる。この態様によれば、例えば、形成されるべきパターンの精度に比べてエッチング精度が低い場合でも、繰り返しエッチング処理を施すことによって、パターン欠陥を除去しつつ、精度良く第２導電膜をパターニングできる。
【００１６】
本発明に係る電気光学装置の製造方法の一の態様では、前記第３工程は、前記重なる部分を除去するに先んじて、前記開口領域にダミーのレジスト膜を形成する第７工程と、前記重なる部分を除去した後、前記レジスト膜を除去する第８工程とを含んでいてもよい。
【００１７】
この態様によれば、第２導電膜をエッチングすることによって生じ、開口領域に残留する異物がレジスト膜に付着するため、当該異物が付着したレジスト膜を除去することによって、開口領域に残留する異物を除去できる。したがって、この態様によれば、当該異物の残留に起因して点状の表示不良が発生することを低減できる。
【００１８】
すなわち、レジストの現像不良を初め、エッチング処理前・処理中（エッチング室内の壁面等に堆積異物も含めた）の異物付着による欠陥を抑制する為に複数回（二回以上）のパターン形成時と同時に、１回目で既にエッチング済みの領域（開口領域を中心とする：非開口領域に形成しても良い）にダミーのレジスト膜（ダミーパターン）を意図的に形成し、エッチング処理前・中の異物をダミーパターンに物理吸着させ、本命のパターン形成への欠陥を（確率的に）低減させることができる。特に透過型ライトバルブにおける開口領域の占有率は、画素部の５０−６０％以上と広く、ダミーのレジスト膜を形成する領域としては最適である。尚、ダミーパターンの形状は、島状、縞状、円形、本命パターンと同じ等と、様々な形状が考えられる。
【００１９】
更に、エッチング処理前・処理中の異物が付着したダミーのレジスト膜を除去する事により、開口領域に残留するエッチング残りに対してダミーのレジスト膜を用いたエッチング処理により、エッチング残りの除去が可能となる。従って、これらの態様によれば、当該エッチング残りに起因した、開口領域内の透過率低下（例：１／４以上の透過率低下）による点欠陥（輝点）不良が発生することを低減できる。
【００２０】
本発明に係る電気光学装置の製造方法の他の態様では、前記第１導電膜は、前記画素領域に形成される画素部の動作を制御するトランジスタ素子の一部を構成する半導体層であり、前記第２導電膜は、前記トランジスタ素子のゲート電極であり、前記第３導電膜は、前記画素領域に形成される画素電極の電位を保持する保持容量が有する一対の容量電極の一方であってもよい。
【００２１】
この態様によれば、画素電極への画像信号の供給を確実に行うことが可能であり、トランジスタによる画素部のスイッチング制御により、画像信号に応じた高品位の画像を表示可能である。
【００２２】
本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明に係る電気光学装置の製造方法の実施形態を説明する。
【００２４】
＜１：液晶装置＞
＜１−１：液晶装置の全体構成＞
先ず、図１及び図２を参照しながら、本実施形態に係る電気光学装置の製造方法によって製造される液晶装置１の全体構成を説明する。図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た液晶装置１の平面図であり、図２は、図１のＩＩ−ＩＩ´断面図である。
【００２５】
図１及び図２において、液晶装置１では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、複数の画素部が設けられる表示領域たる画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００２６】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。
【００２７】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。尚、画像表示領域１０ａの周辺に位置する周辺領域が存在する。言い換えれば、本実施形態においては特に、ＴＦＴアレイ基板１０の中心から見て、この額縁遮光膜５３より以遠が周辺領域として規定されている。
【００２８】
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００２９】
対向基板２０の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００３０】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３、更には最上層部分に配向膜が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００３１】
尚、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００３２】
＜１−２：画素部における構成＞
次に、図３乃至図５を参照しながら、液晶装置１の画素部の構成を詳細に説明する。図３は、液晶装置１の画像表示領域１０ａを構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図４は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素部の平面図である。図５は、図４のＶ−Ｖ´断面図である。尚、図５では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【００３３】
図３において、液晶装置１の画像表示領域１０ａを構成するマトリクス状に配列された複数の画素領域の夫々には、画素電極９ａ及び、本発明の「トランジスタ」の一例であるＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、液晶装置１の動作時にＩＴＯ等の透明導電膜で構成された画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００３４】
ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、液晶装置１は、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、・・・、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、・・・、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。
【００３５】
液晶層５０に含まれる液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置１からは画像信号に応じたコントラストをもつ光が出射される。蓄積容量７０は、画像信号がリークすることを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に付加されている。
【００３６】
次に、図４乃至図５を参照して、画素部の具体的な構成を説明する。図４において、液晶装置１のＴＦＴアレイ基板１０上には、Ｘ方向及びＹ方向に対してマトリクス状に複数の透明な画素電極９ａ（点線部９ａ´により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線３ａが設けられている。ＴＦＴアレイ基板１０上の画像表示領域１０ａのうち縦横に延びるデータ線６ａ及び走査線３ａ等の不透明な配線、並びに、図１及び図２で図示した遮光膜が形成された領域は、画像表示領域１０ａのうち実質的に光が透過しない非開口領域である。画素スイッチング用のＴＦＴ３０は、走査線３ａ及びデータ線６ａが相互に交差する領域の夫々に設けられている。
【００３７】
走査線３ａのうち、本発明の「第１導電膜」の一例である半導体層１ａのうち図４中右上がりの斜線領域で示したチャネル領域１ｃに対向するように重なる部分が、ＴＦＴ３０のゲート電極３ａ２である。ゲート電極３ａ２は、後述する本発明の「第２導電膜」の一例をパターニングすることによって形成される。
【００３８】
データ線６ａは、その上面が平坦化された第２層間絶縁膜４２を下地として形成された下地膜４２ａａ上に形成されており、コンタクトホール８１を介してＴＦＴ３０のソース領域１ｓに電気的に接続されている。データ線６ａは、ＴＦＴ３０を遮光する機能を有している。データ線６ａ及びコンタクトホール８１内部は、例えば、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等のＡｌ（アルミニウム）含有材料、又はＡｌ単体、若しくはＡｌ層とＴｉＮ層等との多層膜からなる。
【００３９】
蓄積容量７０は、ドレイン領域１ｄ及び画素電極９ａに接続された画素電位側容量電極としての下部容量電極７１と、固定電位側容量電極としての上部容量電極３００の一部とが、誘電体膜７５を介して対向配置されることにより形成されている。下部容量電極７１は、本発明の「第３導電膜」の一例であり、本発明の「絶縁膜」の一例である第１層間絶縁膜４１上に形成されている。
【００４０】
図４及び図５に示すように、上部容量電極３００は、例えば金属又は合金を含む上側遮光膜（内蔵遮光膜）としてＴＦＴ３０の上側に設けられている。上部容量電極３００は、固定電位側容量電極としても機能する。上部容量電極３００は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｄ（パラジウム）、Ａｌ（アルミニウム等の金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。上部容量電極３００は、例えば導電性のポリシリコン膜等からなる第１膜と高融点金属を含む金属シリサイド膜等からなる第２膜とが積層された多層構造としてもよい。
【００４１】
下部容量電極７１は、例えば導電性のポリシリコン膜や、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ、Ａｌ等の金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなり画素電位側容量電極として機能する。下部容量電極７１は、画素電極９ａとＴＦＴ３０のドレイン領域１ｄとを電気的に中継する画素電位側容量電極としての機能の他、ＴＦＴ３０を遮光する上側遮光膜としての機能も有する。下部容量電極７１も、上部容量電極３００と同様に、金属又は合金を含む単一層膜若しくは多層膜から構成されていてもよい。
【００４２】
容量電極としての下部容量電極７１と上部容量電極３００との間に配置される誘電体膜７５は、例えばＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成される。
【００４３】
上部容量電極３００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。
【００４４】
ＴＦＴ３０の下側に下地絶縁膜１２を介して格子状に設けられた下側遮光膜１１ａは、ＴＦＴアレイ基板１０側から装置内に入射する戻り光からＴＦＴ３０のチャネル領域１ｃ及びその周辺を遮光する。下側遮光膜１１ａは、上部容量電極３００と同様に、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。
【００４５】
下地絶縁層１２は、下側遮光膜１１ａからＴＦＴ３０を層間絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。
【００４６】
図４及び図５に示すように、液晶装置１は、透明なＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。
【００４７】
ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。例えば、画素電極９ａはＩＴＯ（Indium Tin Oxide）膜などの透明導電性膜からなり、配向膜１６は、ポリイミド膜などの有機膜からなる。
【００４８】
対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性膜からなる。配向膜２２は、ポリイミド膜などの有機膜からなる。
【００４９】
対向基板２０には、格子状又はストライプ状の遮光膜を設けるようにしてもよい。このような構成を採ることで、上部容量電極３００として設けられた上側遮光膜と併せ、ＴＦＴアレイ基板１０側からの入射光のチャネル領域１ｃないしその周辺への侵入を阻止するのをより確実に阻止することができる。
【００５０】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。
【００５１】
図５において、画素スイッチング用ＴＦＴ３０は、ゲート電極３ａ２、走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ｃ、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、ソース領域１ｓ及びドレイン領域１ｄを備えて構成されている。尚、ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有していてもよい。ＬＤＤ構造を有するＴＦ３０によれば、ＴＦＴ３０トランジスタの高速動作が可能となり、液晶装置１の表示性能を高めることが可能である。
【００５２】
下側遮光膜１１ａ上には、ソース領域１ｓへ通じるコンタクトホール８１及びドレイン領域１ｄへ通じる本発明の「コンタクト部」の一例であるコンタクトホール８３が各々開孔された第１層間絶縁膜４１が形成されている。コンタクトホール８３によれば、画素電極９ａへの画像信号の供給を確実に行うことが可能であり、ＴＦＴ３０による画素部のスイッチング制御により、画像信号に応じた高品位の画像を表示可能である。
【００５３】
第１層間絶縁膜４１上には下部容量電極７１及び上部容量電極３００が形成されており、これらの上には、コンタクトホール８１及び８５が各々開孔された第２層間絶縁膜４２が形成されている。
【００５４】
本実施形態における第２層間絶縁膜４２は、例えばＢＰＳＧ膜からなり、加熱による流動化状態を経ることによって上面が平坦化されている。即ち、その成膜時の上面には、下層側の蓄積容量７０やＴＦＴ３０、走査線３ａ、更には下地遮光膜１１ａの存在によって段差が生じているが、一旦流動化されることで、上面は段差による凹凸が均された状態となっている。
【００５５】
尚、第２層間絶縁膜４２に対しては、感光性のアクリル樹脂などを用いて、段差を軽減する手法を用いることが可能である。更に、データ線６ａの上から第２層間絶縁膜４２の全面を覆うように、コンタクトホール８５が形成された第３層間絶縁膜４３が、例えばＢＰＳＧ膜により形成されている。画素電極９ａ及び配向膜１６は、第３層間絶縁膜４３の上面に設けられている。
【００５６】
＜２：液晶装置の製造方法＞
次に、図６乃至図１１を参照しながら、上述の液晶装置１の製造方法に応用される本実施形態に係る電気光学装置の製造方法を説明する。図６乃至図８は、本実施形態に係る電気光学装置の製造方法の主要な工程を順に示した工程平面図である。図９乃至図１１は、図６乃至図８の夫々に対応する工程断面図である。
【００５７】
図６（ａ）及び図９（ａ）に示すように、画素電極９ａが形成される画素領域のうち実質的に光が透過可能な領域である開口領域となるべき領域７２ａを相互に隔てるように図中縦横に延びる非開口領域となるべき領域７２ｂにおける下地絶縁膜１２上に、ＣＶＤ法等の成膜法及び汎用のパターニング法を用いて、本発明の「第１導電膜」の一例である半導体層１ａを形成する（第１工程）。
【００５８】
次に、図６（ｂ）及び図９（ｂ）に示すように、ゲート絶縁膜２を形成した後、半導体層１ａ上に延びる導電膜３ａ２−１を形成する。（第２工程）。
【００５９】
次に、図７（ｃ）及び図１０（ｃ）に示すように、導電膜３ａ２−１をコンタクトホール８３に重ならない程度に幅広に形成されたレジスト膜９５で覆い、再度エッチングすることによって、最終的に走査線３ａ及びその一部であるゲート電極３ａ２を形成する。この際、導電膜３ａ２−１のうち、領域７２ｂの一部を占め、後の工程によりコンタクトホール８３が形成される部分領域７２ｃに重なる部分が確実に除去される（第３工程）。
【００６０】
次に、図７（ｄ）及び図１０（ｄ）に示すように、ゲート電極３ａ２をマスクとして半導体層１ａに不純物を打ち込むことによって半導体層１ａにソース領域１ｓ、チャネル領域１ｃ及びドレイン領域１ｄを形成した後、ゲート電極３ａ２上に第１層間絶縁膜４１を形成する（第４工程）。
【００６１】
次に、図８（ｅ）及び図１１（ｅ）に示すように、部分領域７２ｃにおいて半導体層１ａの少なくとも一部、より具体的にはドレイン領域１ｄが露出するように第１層間絶縁膜４１を部分的に除去することによって第１層間絶縁膜４１を貫通する穴部８３ａを形成する（第５工程）。既に、先の工程において、ゲート電極３ａ２を形成するに先んじて形成された導電膜３ａ２−１の一部が除去されているため、パターン欠陥によって部分領域７２ｃに重なる導電膜３ａ２−１に阻害されることなく、穴部８３ａを形成できる。
【００６２】
次に、図８（ｆ）及び図１１（ｆ）に示すように、第１層間絶膜４１の表面、穴部８３ａの壁面、及び、穴部８３ａに露出したドレイン領域１ｄの表面に沿って導電膜を形成することによって、下部容量電極７１及びドレイン領域１ｄを相互に電気的に接続するコンタクトホール８３を部分領域７２ｃに形成する（第６工程）。これにより、導電膜３ａ２−１に阻害されることなく、ドレイン領域１ｄ及び下部容量電極７１を電気的に相互に接続することが可能である。その後、下部容量電極７１の上層部分を順次形成してなるＴＦＴアレイ基板１０と、対向基板２０とを液晶層５０を介して貼り合せることによって、液晶装置１を製造する。
【００６３】
したがって、本実施形態に係る電気光学装置の製造方法によれば、相互に異なる層に形成される半導体層１ａ及び下部容量電極７１を、これら導電膜の間に形成された導電膜３ａ２−１に阻害されることなく、相互に電気的に接続することが可能であり、液晶装置１を製造する際に導電膜３ａ２−１のパターン欠陥を一因とする歩留まりの低下を抑制できる。
【００６４】
（変形例１）
次に、図１２及び図１３を参照しながら、上述の電気光学装置の製造方法における一の変形例（変形例１）を説明する。尚、以下では、上述した電気光学装置の製造方法と相違する工程を詳細に説明し、共通する工程についての説明を省略する。図１２は、本例に係る電気光学装置の製造方法の工程平面図である。図１３は、図１２に対応する工程断面図である。本例に係る電気光学装置の製造方法は、上述した電気光学装置の製造方法における第３工程を変形したものである。
【００６５】
図１２（ａ）及び図１３（ａ）に示すように、エッチング法を用いて導電膜３ａ２−１をパターニングすることによって、導電膜３ａ２−２を形成する。導電膜３ａ２−２は、コンタクトホール８３が形成されるべき領域である部分領域７２ｃに重なるようにパターニングされる。
【００６６】
次に、図１２（ｂ）及び図１３（ｂ）に示すように、導電膜３ａ２−２上にレジスト膜を形成し、再度エッチングすることによって、導電膜３ａ２−２のうち部分領域７２ｃに重なる部分を除去し、ゲート電極３ａ２をその一部とする走査線３ａのパターンを形成する。
【００６７】
このように、一回のエッチング処理で導電膜３ａ２−２を走査線３ａ及びゲート電極３ａ２の形状にパターニングした場合に発生し易いパターン欠陥は、導電膜３ａ２−２を複数回エッチングすることによって低減される。加えて、パターニング精度に不十分な場合であっても、複数回エッチングすることによって、導電膜３ａ２−２を当該形成されるべき走査線３ａ及びゲート電極３ａ２のパターン形状に形成しつつ、導電膜３ａ２−２のうち部分領域７２ｃに重なる部分を除去できる。
【００６８】
したがって、本例に係る電気光学装置の製造方法によれば、形成されるべきパターンの精度に比べてエッチング精度が低い場合でも、繰り返しエッチング処理を施すことによって、パターン欠陥を除去しつつ、精度良く導電膜３ａ２−２をパターニングできる。
【００６９】
（変形例２）
次に、図１４乃至図１７を参照しながら、上述の電気光学装置の製造方法における他の変形例（変形例２）を説明する。図１４及び図１５は、本例に係る電気光学装置の製造方法の主要な工程を示した工程平面図である。図１６及び図１７は、図１４及び図１５に対応する工程断面図である。本例に係る電気光学装置の製造方法は、上述した電気光学装置の製造方法における第３工程を変形したものである。
【００７０】
図１４（ａ）及び図１６（ａ）に示すように、エッチング法を用いて導電膜３ａ２−１をパターニングすることによって、導電膜３ａ２−３を形成する。導電膜３ａ２−３は、部分領域７２ｃに重なる部分が除去されていない。
【００７１】
次に、図１４（ｂ）及び図１６（ｂ）に示すように、導電膜３ａ２−３のうち部分領域７２ｃに重なる部分を除去するに先んじて、開口領域７２ａにダミーのレジスト膜９００を形成すると同時に、同一材料を用いて導電膜３ａ２−３上にレジスト膜９００を形成する（第７工程）。
【００７２】
次に、図１５（ｃ）及び図１７（ｃ）に示すように、エッチング法を用いて導電膜３ａ２−３のうち部分領域７２ｃに重なる部分を除去することによって、走査線３ａ及びゲート電極３ａ２をパターニングする。この際、導電膜３ａ２−３をエッチングする際に生じた異物９１０が開口領域７２ａに飛散し、レジスト膜９００に付着する。その後、異物９１０が付着したレジスト膜９００を除去することによって、レジスト膜９００と共に異物９１０を開口領域７２ａから除去する（第８工程）。
【００７３】
したがって、本例に係る電気光学装置の製造方法によれば、レジスト膜９００を設けない状態で導電膜３ａ２−３をエッチングした際に開口領域７２ａに残留する異物をなくすことが可能である。よって、本例に係る電気光学装置の製造方法によれば、異物が開口領域７２ａに残留することによって、液晶装置１の動作時に生じる点状の表示不良を低減可能であり、液晶装置１の表示性能を高めることが可能である。
【００７４】
次に、図１８及び図１９を参照しながら、ダミーレジスト膜９００の変形例を説明する。図１８及び図１９は、ダミーレジスト膜９００の各変形例の平面形状を示した平面図である。図１８及び図１９に示すように、ダミーレジスト膜９００ａ乃至９００ｇを画素部７２に形成することによって、異物を除去することが可能である。
【図面の簡単な説明】
【００７５】
【図１】本実施形態に係る電気光学装置の製造方法によって製造される液晶装置の全体構成を示した平面図である。
【図２】図１のＩＩ−ＩＩ´断面図である。
【図３】液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。
【図４】データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素部の平面図である。
【図５】図４のＶ−Ｖ´断面図である。
【図６】本実施形態に係る電気光学装置の製造方法の主要な工程を順に示した工程平面図（その１）である。
【図７】本実施形態に係る電気光学装置の製造方法の主要な工程を順に示した工程平面図（その２）である。
【図８】本実施形態に係る電気光学装置の製造方法の主要な工程を順に示した工程平面図（その３）である。
【図９】図６のＩＸ−ＩＸ´断面図である。
【図１０】図７のＸ−Ｘ´断面図である。
【図１１】図８のＸＩ−ＸＩ´断面図である。
【図１２】本実施形態に係る電気光学装置の製造方法の一変形例における工程平面図である。
【図１３】図１２のＸＩＩＩ−ＸＩＩＩ´断面図である。
【図１４】本実施形態に係る電気光学装置の製造方法の他の変形例における工程平面図（その１）である。
【図１５】本実施形態に係る電気光学装置の製造方法の他の変形例における工程平面図（その２）である。
【図１６】図１４のＸＶＩ−ＸＶＩ´断面図である。
【図１７】図１４のＸＶＩＩ−ＸＶＩＩ´断面図である。
【図１８】ダミーレジスト膜の変形例を示した平面図（その１）である。
【図１９】ダミーレジスト膜の変形例を示した平面図（その２）である。
【符号の説明】
【００７６】
１・・・液晶装置、１０・・・ＴＦＴアレイ基板、２０・・・対向基板、１ａ・・・半導体層、３ａ・・・走査線、３ａ２・・・ゲート電極、３ａ２−１，３ａ２−２，３ａ２−３・・・導電膜、７１・・・下部容量電極
【図１】
2009237023.tif 000003
【図２】
2009237023.tif 000004
【図３】
2009237023.tif 000005
【図４】
2009237023.tif 000006
【図５】
2009237023.tif 000007
【図６】
2009237023.tif 000008
【図７】
2009237023.tif 000009
【図８】
2009237023.tif 000010
【図９】
2009237023.tif 000011
【図１０】
2009237023.tif 000012
【図１１】
2009237023.tif 000013
【図１２】
2009237023.tif 000014
【図１３】
2009237023.tif 000015
【図１４】
2009237023.tif 000016
【図１５】
2009237023.tif 000017
【図１６】
2009237023.tif 000018
【図１７】
2009237023.tif 000019
【図１８】
2009237023.tif 000020
【図１９】
2009237023.tif 000021