(57)【要約】【課題】出力回路に流れる高速、大電流の影響を軽減したプラズマディスプレイ装置を提供する。【解決手段】プラズマディスプレイパネルと、絶縁膜、前記絶縁膜上に設けられた配線パターンを備える基板と、前記配線パターン上に搭載され、前記プラズマディスプレイパネルの駆動パルスを出力する駆動回路とを有し、前記駆動回路はＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）を含んで構成される。【選択図】図５
2009064036.tif 000002
【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルと、
絶縁膜、前記絶縁膜上に設けられた配線パターンを備える基板と、
前記配線パターン上に搭載され、前記プラズマディスプレイパネルの駆動パルスを出力する駆動回路とを有し、
前記駆動回路はＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）を含んで構成されることを特徴とするプラズマディスプレイ装置。
【請求項２】
請求項１記載の表示装置において、前記駆動回路のうち、表示放電のための高電圧と低電圧とを前記プラズマディスプレイ装置に印加するトーテムポール接続の２つの出力端子を、前記ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）とすることを特徴とするプラズマディスプレイ装置。
【請求項３】
請求項２記載の表示装置において、前記２つの出力端子のうち、前記高電圧を印加する出力端子は、発光放電電流が停止した後にオフ状態とするように制御されることを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置に関するものである。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、略してＰＤＰと記載する）やエレクトロルミネセンス（ＥＬ）等の表示素子は、高電圧、大電流が供給できる駆動回路が必要となる。このような高電圧、大電流を供給できる駆動回路の例には、モーター等を駆動する駆動装置の例がある。本発明にもっとも近いと思われる引例は特開平５−１７５３８４号公報（特許文献１）に記載されている。
【０００３】
この公報には、配線パターンの立体化を基本概念とし、その応用例として、制御回路とパワー回路とを分離し、２段構成としている電力用半導体装置が示されている。すなわち、ここではパワーチップ間等の接続配線について示されており、パワーチップを搭載した絶縁金属基板上に大きな面積を有する大電流を扱う配線を、基板から浮かして立体配線にする事で絶縁金属基板の基板面積を縮小し、基板コストを低減させている。大電流が流れるパターンは幅を広くせざるを得ないため、パターンの占める面積が大きくなる。すなわち、絶縁金属基板そのものの面積が大きくなる。この欠点を解決するために、大電力を扱う配線を電流容量が大きく取れる銅等の金属板で作り立体配線としている。これにより、この装置では、基板には微細なパターンと素子しか残らなくなり、基板面積が減少し、基板コストの低減が図れる。この従来例では、制御回路等が搭載された基板は、先述の立体配線で保持され、信号の受け渡しもこの立体配線で行われる。
【０００４】
【特許文献１】特開平５−１７５３８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記の従来例における構造では、前述のように大電流を流すための立体配線を使っているため、配線の自由度が基板上のパターン配線に比べて著しく小さい。
【０００６】
また、制御回路等が搭載され立体配線に支持された基板は、出力素子の搭載された基板等との信号の受け渡しをこの立体配線で行うため、配線の自由度は同様に小さい、と言う制約を受けている。また、立体配線材を制御基板の支持に使ったり、制御信号の受け渡し等にも使っているため、立体配線部と基板との接合部等の面積も大きくなり、必ずしも基板面積が小さくなっていない。
【０００７】
また、直流や低周波の電流に対して抵抗分が小さくても、幅の狭いパルス、立上がり、立下り等変化の急峻なパルス、繰り返しの多いパルス等一般に高速パルスと言われている形態の電流パルスに対しては、インダクタンス成分が大きな抵抗分となるため、電圧ドロップが大きくなり、たとえ銅板等を用いて直流抵抗分を低減しても「配線パターンの抵抗分の低減」という効果は薄れる。
【０００８】
高速、大電流のパルス電流を扱うモジュールの場合、配線の引き回しを複雑にしたり、電気的に空中に浮かせグランド（ＧＮＤ）から離すような配線形態では、パルス電流に起因する誘導等でノイズが発生し、モジュール外に放射するだけでなく、モジュール内部にも誤動作等の障害を起こすことがある。上記従来例では、配線に立体構造を用いているため等価的なインダクタンスが大きく見えたり、ループを描く可能性が多くなることも考えられるため、高速、大電流パルスが流れた場合の妨害に対しては不利である。
【０００９】
このような課題に対して、上記従来例ではシールドや配線のインダクタンス低減手段等、障害を低減する手段については言及していないため、高速パルス電流を扱った場合等、回路の動作不良や不要輻射等の問題が発生する可能性が存在する。さらに、上記従来例はモジュール内部の配線形態についてのみの言及であり、モジュールを搭載するメイン基板についての記述はない。このため、メイン基板とモジュールの干渉等についての問題等のついては考慮されていない。また、従来例はモジュールに用いる出力素子と、その負荷との関連については、言及していない。
【００１０】
本発明の目的は上記の欠点を解決し、出力回路に流れる高速、大電流の影響を軽減したプラズマディスプレイ装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の目的を達成するために、本発明のプラズマディスプレイ装置は、プラズマディスプレイパネルと、絶縁膜、前記絶縁膜上に設けられた配線パターンを備える基板と、前記配線パターン上に搭載され、前記プラズマディスプレイパネルの駆動パルスを出力する駆動回路とを有し、前記駆動回路はＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）を含んで構成される。
【００１２】
上記のプラズマディスプレイ装置において、前記駆動回路のうち、表示放電のための高電圧と低電圧とを前記プラズマディスプレイ装置に印加するトーテムポール接続の２つの出力端子を、前記ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）とする。
【００１３】
また、前記２つの出力端子のうち、前記高電圧を印加する出力端子は、発光放電電流が停止した後にオフ状態とするように制御される。
【発明の効果】
【００１４】
本発明においては、駆動装置を流れる高速、大電流による電磁界の影響を軽減することによって、ノイズを低減し、電流パルスによる回路各部の電圧降下を低減することが出来る。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について、実施例を用い、図を参照して説明する。
【００１６】
図１は本発明による駆動装置の一実施例を示す断面図である。図１は１個のパワーモジュールをメイン基板に搭載した状態を示している。図１において、１１はアルミニューム（ＡＬ：以下アルミと略す）や銅（Ｃｕ）のベースメタル２２の上に薄い絶縁膜２３をコーティングして、その絶縁膜２３の上に配線パターン２４を配置し、その上に熱を発生する出力素子１２を搭載した出力基板を示す。１２は出力基板に搭載される出力素子を示す。この出力素子１２はパッケージされたものでも、ベアチップ状態でもよい。１３は絶縁板３１上に配線パターン３２が配置されたメイン基板であり、このメイン基板１３の配線パターン３２にはシステムの主な回路部品３３が搭載されると共にモジュールが搭載される。メイン基板１３にとって、モジュールは単なる１構成部品でしかない。１４は出力素子１２で発生した熱を効率良く逃がす放熱板を示す。
【００１７】
ドライブ基板２１は絶縁板２８の一面上に配線パターン２９を配置することによって構成され、絶縁板２８の他面にはシールド層１６が設けられる。配線パターン２９には出力素子１２を制御したり保護機能等を持ったドライブ素子１７が搭載されている。１５は出力基板１１、ドライブ基板２１の間、ドライブ基板２１とメイン基板１３の間に充填され、モジュール内部に水分やゴミ等が侵入しないように封着するためのゲルや樹脂等の充填剤を示す。３４は絶縁板３１に設けられ、金属で構成されたシールド層である。１８は制御信号や電源等をモジュール内の基板１１、２１につなぐ入力ピンを示す。１９は大電流を扱う出力ピンを示す。図１では、入力ピン、出力ピンを両側に分けたが、片側のみにすることもできる。２０はモジュール内部の素子を埃や水分等から守り、モジュールの機械的強度を保ち、且つ、外部に電磁界が漏れるのを防ぐためのシールド効果を有するケースを示す。図１において、ドライブ基板２１は制御素子や、ドライブ素子１２等比較的熱の発生が少なく、電圧、電流の小さな信号を扱う。ドライブ基板２１は、必ずしも絶縁金属基板である必要は無く、一般のエポキシやフェノール等の基板でも実現できる。なお、図１において、パワーモジュールは放熱版１４、出力基板１１、出力素子１２、ドライブ基板２１、ドライブ素子１７、ケース２０等から構成されている。
【００１８】
図２は本発明による駆動装置に使用されるドライブ基板の一実施例を示す平面図である。図において、ドライブ基板２１はドライブ素子１７等の部品が取り付けられる面と反対側の面はシールド層１６で覆われており、出力基板１１からの電磁界の影響がドライブ素子１７や制御部品側に漏れ込むのを防いでいる。シールド層１６は図１に示すように出力基板１１上の出力素子１２等で構成される出力回路とドライブ基板１２上のドライブ素子１７等で構成されるドライブ・制御回路の間に配置にするのが効果的である。メイン基板１３に設けられたシールド層３４はモジュールを覆い隠すように付ける構成が効果的であることは説明するまでもない。
【００１９】
図３は図１に示す出力基板及び放熱板の一実施例を示す断面図である。図１と同じ物は同じ番号で示した。図３において、２２は出力基板１１のベースメタルを示し、材料は一般的にアルミ、銅等が用いられるが、熱伝導率が高ければ良い。しかしながら、具体的には後述するが、配線のインダクタンスを低減するためには、このベースメタル２２に十分な渦電流が流れ、打ち消し磁界を発生する必要があり、電気伝導度も高い材料である必要がある。アルミや銅等はコストの点でも満足できるものである。熱伝導度だけを考慮すれば良いような応用例では、絶縁物ではあるが熱を通し易いセラミックス等でも実現できることは言うまでもない。セラミックを使って配線のインダクタンスを低減するには更に、このセラミックスの一面に金属板を取り付ける必要がある。絶縁膜２３は、この膜の厚さで配線のインダクタンスが変化するので、電気的な絶縁が保たれる限り薄くする必要がある。２５は出力素子１２と銅箔等で形成された配線パターン２４を接続するための接続線、すなわち、ボンディングワイヤーを示す。素子チップの放熱等の問題が解決できれば、バンプ等によるチップと基板との接続も可能となる。ベースメタル２２に電気伝導度の高い材料を用いると、出力素子１２を含む回路に高周波の大電流が流れることによって発生する電磁界によってベースメタル２２に渦電流が発生し、この渦電流で生じた電磁界が出力素子を含む回路によって生じた電磁界を打ち消すので、配線パターン２４や接続線２５のインダクタンスを低減することが出来る。
【００２０】
図４は図３に示す出力基板における絶縁膜の厚さと配線パターンのインダクタンス変化を示しす特性図である。図において、横軸は絶縁膜２３の厚さｄを示し、縦軸は配線インダクタンスＬを示す。共に任意目盛りで示している。絶縁膜と配線のインダクタンスの関係に関する基本的な説明は、特開平１０−７４８８６号公報に詳しく述べられているので省略するが、本発明は特開平１０−７４８８６号公報に記載されている技術を応用したものである。図４に示すように、絶縁膜２３の膜厚ｄが厚くなると配線インダクタンスＬは増加する。
【００２１】
図５はモジュール内部の出力部回路の一実施例を示す回路図である。１２ａ〜１２ｄは出力素子を示しており、この素子にパワーＭＯＳ ＦＥＴが一般的に使われているが、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）、静電誘導トランジスタ（ＳＩＴ）等も使われる。２６はＰＤＰ（プラズマ ディスプレイ パネル）の１つの放電セルを示すものである。２７はＰＤＰの駆動回路であり、出力部の一回路例を示している。
【００２２】
一般にＩＧＢＴはバイポーラ動作をしているため、パワーＭＯＳ ＦＥＴやＳＩＴ等に比べると電導度変調効果がある。すなわち、このＩＧＢＴは電子とホールで電荷を運ぶため、導通時の素子の抵抗は小さいが、キャリヤの蓄積があるため、制御端子にオフ電圧をかけても電流が流れ続ける。このためスイッチング特性は劣っている。すなわち、図５に示すように出力素子１２ｃ、１２ｄをトーテムポール接続した場合、スイッチング特性が悪く、オン、オフに要求される性能以上にオフするまでの時間がかかっていると（ＩＧＢＴの場合、キャリアの蓄積があるため、素子をオフにしても電流がしばらく流れつづける現象が見られる）、素子１２ｃ、１２ｄの上下間で同時オン状態になる可能性がある。このような場合、電源がショート状態となり素子１２ｃ、１２ｄは一瞬にして破壊される。このため、現状では、ＰＤＰ（プラズマ ディスプレイ パネル）等のドライブ回路の出力素子には、キャリアの蓄積が原理的に存在せず、スイッチングスピードが速いパワーＭＯＳ ＦＥＴが使われてきた。しかしながら、最近、ＩＧＢＴのスピードアップが図られたことと、本発明で以下に述べる現象を見つけたために、ＩＧＢＴも出力素子として使えることが明らかとなった。図５において、２６は駆動回路２７の出力端子に接続されたＰＤＰの放電セルである。
【００２３】
図６は図５に示す駆動回路の出力電圧と出力電流を示す波形図である。図６（ａ）は放電セル２６に印加される電圧波形図であり、図の横軸は時間ｔを示し、縦軸は放電セル２６に印可される電圧Ｖを示す。図６（ｂ）は横軸に時間ｔを示し、縦軸に電流Ｉを示す電流波形図であり、Ｉｃａは放電セル２６の電極間容量充電電流を、Ｉｄは放電セル２６の発光放電電流を、Ｉｃｂは放電セル２６の電極間容量放電電流を示す。ＰＤＰは、多くのプラズマ放電セルの集合体であり、出力回路から見た場合、電極間容量の大きなコンデンサであり、ある電圧を印加すると放電を起こす放電管に見える。すなわち、図６に示す矩形波の駆動電圧をパネル（具体的には放電セル２６の電極間）に印加すると、図６の出力電流が出力回路からＰＤＰへ流れる。すなわち、図６（ａ）の電圧波形Ｖの立上がりの領域では、セル２６の電極間容量への充電電流Ｉｃａが流れ、一定電圧がセル２６に印加された場合、セル内で電離が起き発光を伴う放電が生じ電流Ｉｄが流れる。発光放電電流Ｉｄはある量の電荷が流れきると、セルの電極間に電圧が印加された状態でも、放電は停止し、電流は流れなくなる。最後に、電圧波形Ｖが立ち下がる時には、立上がりとは逆に、セル２６の電極間容量に逆方向の電流Ｉｃｂ（放電電流）が流れ、一連の動作が終了する。これの繰り返しにより、ＰＤＰの発光が維持される。
【００２４】
図６から明らかなように、一般のパワースイッチング回路とＰＤＰ駆動回路との違いは、電流の切れ方にある。すなわち、一般のパワースイッチング回路は大電流をスイッチ素子が制御信号に応じて切るが、ＰＤＰの場合は、セル２６そのものが電流を切ってしまうので、出力素子１２ｃ、１２ｄが制御信号に従って切れるときは、出力素子１２ｃ、１２ｄには、基本的に電流が流れていない。この現象はＰＤＰの駆動回路に特有のものであり、パワー回路であるにもかかわらず、電源やモータドライブ回路等の一般のパワー回路と根本的に異なる点である。
【００２５】
ＰＤＰの電流の流れ方を考慮すると、先述のＩＧＢＴの欠点がカバーできる。すなわち、電荷の蓄積が欠点であったＩＧＢＴも、出力素子１２ｃ、１２ｄがオフする状態では、出力素子１２ｃ、１２ｄに負荷電流が流れていない状態となっているため、若干の性能改善で問題無く動作する。本発明は、まさにこのＰＤＰの放電電流の特性に着目したものであり、従来のパワーＭＯＳ ＦＥＴとの置き換えも可能となる。
【００２６】
静電誘導トランジスタ（ＳＩＴ）は、基本的にパワーＭＯＳ ＦＥＴと同じ動作原理であり、スイッチング性能については問題なく、パワーＭＯＳ ＦＥＴからの置き換えは可能となる。しかしながら、電流が流れた時の素子の電圧降下は、パワーＭＯＳ ＦＥＴと大きくは変わらず、原理的にＩＧＢＴの方が有利である。
【００２７】
以上述べたように、本発明においては駆動装置のシールド構造を図１に示すように構成することによって、パワー回路の誘導や不要輻射が抑えられるためノイズを軽減することが出来る。また、ベースメタル（金属板）と薄い絶縁膜をはさんで配線パターンを描き、ベースメタルに渦電流を発生させることによって、配線のインダクタンスを低減させ、変化の急峻な高速・大電流パルスに対するインピーダンスを低減させることが出来るため、配線部における電圧降下が軽減できる。特に、図６（ｂ）の発光放電電流Ｉｄが流れたときに生ずる出力素子１２ｃ、１２ｄ間の電圧降下を軽減できる。
【００２８】
出力素子１２ｃ、１２ｄの電圧降下については、電流が流れたとき素子自身の電圧降下が小さいＩＧＢＴ（同一チップサイズのパワーＭＯＳ ＦＥＴに比較して）を出力素子として使うことでさらに改善できる。
【００２９】
放電セルはそれに印加される電圧が予め定められた範囲内にある時安定に動作する性質を有するため、電圧降下が軽減すれば、セルの電圧マージンが拡大し、安定放電に大きく寄与することは明らかである。これは、セルの数が多く、一つ一つのセル寸法が小さく、セルの放電マージンの小さくなりがちな高精細ＰＤＰには効果が大きい。電圧降下が小さいことは、性能向上ばかりでなく、回路損失の改善にも効果的に働くことは言うまでも無い。
【図面の簡単な説明】
【００３０】
【図１】本発明による駆動装置の一実施例を示す断面図である。
【図２】本発明による駆動装置に使用されるドライブ基板の一実施例を示す平面図である。
【図３】図１に示す出力基板及び放熱板の一実施例を示す断面図である。
【図４】図３に示す出力基板における絶縁膜の厚さと配線パターンのインダクタンス変化を示す特性図である。
【図５】モジュール内部の出力部回路の一実施例を示す回路図である。
【図６】図５に示す駆動回路の出力電圧と出力電流を示す波形図である。
【符号の説明】
【００３１】
１１…出力基板、１２、１２ａ、１２ｂ…出力素子、１３…メイン基板、１４…放熱板、１６、３４…シールド層、１７…ドライブ素子、２０…ケース、２１…ドライブ基板、２２…ベースメタル、２３…絶縁膜、２４、２９、３２…配線パターン、２６…ＰＤＰの放電セル、２７…駆動回路。
【図１】
2009064036.tif 000003
【図２】
2009064036.tif 000004
【図３】
2009064036.tif 000005
【図４】
2009064036.tif 000006
【図５】
2009064036.tif 000007
【図６】
2009064036.tif 000008