(57)【要約】【課題】集積化が容易で複数の周波数バンドに適合するインピーダンス整合回路を含む半導体集積回路を提供すること。【解決手段】半導体集積回路は、外部接続端子ＯＵＴ、／ＯＵＴ、第１と第２の増幅器１０７７、１０７８、第１と第２の整合回路１０９１、１０９２を具備する。増幅器１０７７、１０７８は、第１と第２の周波数の第１と第２の入力信号Ｖin1、Ｖin2を増幅する。整合回路１０９１、１０９２は増幅器１０７７、１０７８の出力を外部接続端子に供給して、外部接続端子に外部回路１２４が接続可能である。整合回路１０９１、１０９２はリアクタンス素子Ｌs1、Ｌs2を含み、その出力インピーダンスＺoutと外部回路１２４の入力インピーダンスＺinとの整合が可能である。第１入力信号の送信時に第１と第２の増幅器の一方と他方とは活性化と非活性化の状態に制御され、第２入力信号の送信時に制御状態は反転される。【選択図】図２
2009302987.tif 000002
【特許請求の範囲】
【請求項１】
外部接続端子と、第１増幅器と、第２増幅器と、第１整合回路と、第２整合回路とを具備して、
前記第１増幅器は第１周波数を有する第１入力信号を増幅して第１出力信号を形成することが可能であり、前記第２増幅器は前記第１周波数よりも高い第２周波数を有する第２入力信号を増幅して第２出力信号を形成することが可能であり、
前記第１整合回路は前記第１増幅器から供給される前記第１出力信号を前記外部接続端子に供給することが可能であり、前記第２整合回路は前記第２増幅器から供給される前記第２出力信号を前記外部接続端子に供給することが可能であり、
前記外部接続端子には、前記第１出力信号と前記第２出力信号とが供給可能な外部回路が半導体集積回路の外部で接続可能であり、
前記第１整合回路は第１リアクタンス素子を少なくとも含むことによって、前記第１周波数の前記第１出力信号を前記外部接続端子に供給する前記第１整合回路の出力インピーダンスは、前記第１周波数の前記第１出力信号が供給される前記外部回路の入力インピーダンスとの整合が可能であり、
前記第２整合回路は第２リアクタンス素子を少なくとも含むことによって、前記第２周波数の前記第２出力信号を前記外部接続端子に供給する前記第２整合回路の出力インピーダンスは、前記第２周波数の前記第２出力信号が供給される前記外部回路の入力インピーダンスとの整合が可能であり、
前記第１増幅器が活性化されることによって前記第１増幅器が前記第１周波数の前記第１出力信号を前記第１整合回路と前記外部接続端子とを介して前記外部回路に供給する際には、前記第２増幅器は非活性化されるものであり、
前記第２増幅器が活性化されることによって前記第２増幅器が前記第２周波数の前記第２出力信号を前記第２整合回路と前記外部接続端子とを介して前記外部回路に供給する際には、前記第１増幅器は非活性化されるものである半導体集積回路。
【請求項２】
前記第１整合回路の前記第１リアクタンス素子は前記第１増幅器の出力端子と前記外部接続端子との間に接続され、前記第２整合回路の前記第２リアクタンス素子は前記第２増幅器の出力端子と前記外部接続端子との間に接続されており、
前記第１整合回路と前記第２整合回路とは前記外部接続端子に接続された出力回路を共有して、前記出力回路は前記外部接続端子に接続された第３リアクタンス素子を少なくとも含むものである請求項１に記載の半導体集積回路。
【請求項３】
前記第１整合回路の前記第１リアクタンス素子と前記第２整合回路の前記第２リアクタンス素子とはインダクターであり、前記出力回路の前記第３リアクタンス素子は容量またはインダクターである請求項２に記載の半導体集積回路。
【請求項４】
前記出力回路の前記第３リアクタンス素子は制御信号によって制御可能である請求項２に記載の半導体集積回路。
【請求項５】
前記第１整合回路の前記第１リアクタンス素子は前記第１増幅器の出力端子に接続され、前記第２整合回路の前記第２リアクタンス素子は前記第２増幅器の出力端子に接続されており、
前記第１整合回路は前記第１増幅器の前記出力端子と前記外部接続端子との間に接続された第３リアクタンス素子を含み、前記第２整合回路は前記第２増幅器の前記出力端子と前記外部接続端子との間に接続された第４リアクタンス素子を含み、前記出力回路は前記外部接続端子に接続された第５リアクタンス素子を含む請求項１に記載の半導体集積回路。
【請求項６】
前記第１整合回路の前記第１リアクタンス素子と前記第２整合回路の前記第２リアクタンス素子とはインダクターであり、前記第１整合回路の前記第３リアクタンス素子と前記第２整合回路の前記第４リアクタンス素子とは容量であり、前記出力回路の前記第５リアクタンス素子は容量またはインダクターである請求項５に記載の半導体集積回路。
【請求項７】
前記第１整合回路の前記第１リアクタンス素子と前記第２整合回路の前記第２リアクタンス素子とはインダクターであり、前記第１整合回路の前記第３リアクタンス素子と前記第２整合回路の前記第４リアクタンス素子とは他のインダクターである請求項５に記載の半導体集積回路。
【請求項８】
前記第１増幅器と前記第２増幅器とはＲＦ周波数である前記第１周波数を有する前記第１入力信号と前記第２周波数を有する前記２入力信号とをそれぞれ増幅するドライバー増幅器である請求項２に記載の半導体集積回路。
【請求項９】
前記第１増幅器と前記第２増幅器とはＲＦ周波数である前記第１周波数を有する前記第１入力信号と前記第２周波数を有する前記２入力信号とをそれぞれ増幅するドライバー増幅器である請求項５に記載の半導体集積回路。
【請求項１０】
前記ドライバー増幅器である前記第１増幅器と前記第２増幅器とはＲＦ送信機のＲＦ電力増幅器を駆動するものである請求項８に記載の半導体集積回路。
【請求項１１】
前記ドライバー増幅器である前記第１増幅器と前記第２増幅器とはＲＦ送信機のＲＦ電力増幅器を駆動するものである請求項９に記載の半導体集積回路。
【請求項１２】
外部接続端子と、第１増幅器と、第２増幅器と、第１整合回路と、第２整合回路とを具備して、
前記第１増幅器は第１周波数を有する第１入力信号を増幅して第１出力信号を形成することが可能であり、前記第２増幅器は前記第１周波数よりも高い第２周波数を有する第２入力信号を増幅して第２出力信号を形成することが可能であり、
前記第１整合回路は前記外部接続端子から供給される前記第１周波数を有する前記第１入力信号を前記第１増幅器の入力端子に供給ことが可能であり、前記第２整合回路は前記外部接続端子から供給される前記第２周波数を有する前記第２入力信号を前記第２増幅器の入力端子に供給することが可能であり、
前記外部接続端子には、前記第１入力信号と前記第２入力信号とを供給可能な外部回路が半導体集積回路の外部で接続可能であり、
前記第１整合回路は第１リアクタンス素子を少なくとも含むことによって、前記第１周波数の前記第１入力信号が供給される前記第１整合回路の入力インピーダンスは前記第１周波数の前記第１出力信号を前記外部接続端子に供給する前記外部回路の出力インピーダンスとの整合が可能であり、
前記第２整合回路は第２リアクタンス素子を少なくとも含むことによって、前記第２周波数の前記第２入力信号が供給される前記第２整合回路の入力インピーダンスは前記第２周波数の前記第２出力信号を前記外部接続端子に供給する前記外部回路の出力インピーダンスとの整合が可能であり、
前記第１増幅器が活性化されることによって前記外部回路から前記外部接続端子と前記第１整合回路とを介して供給される前記第１周波数の前記第１入力信号を前記第１増幅器が増幅する際には、前記第２増幅器は非活性化されるものであり、
前記第２増幅器が活性化されることによって前記外部回路から前記外部接続端子と前記第２整合回路とを介して供給される前記第２周波数の前記第２入力信号を前記第２増幅器が増幅する際には、前記第１増幅器は非活性化されるものである半導体集積回路。
【請求項１３】
前記第１整合回路の前記第１リアクタンス素子は前記外部接続端子と前記第１増幅器の前記入力端子との間に接続され、前記第２整合回路の前記第２リアクタンス素子は前記外部接続端子と前記第２増幅器の前記入力端子との間に接続されており、
前記第１整合回路と前記第２整合回路とは前記外部接続端子に接続された入力回路を共有して、前記入力回路は、前記外部接続端子に接続された第３リアクタンス素子を少なくとも含む請求項１２に記載の半導体集積回路。
【請求項１４】
前記第１整合回路の前記第１リアクタンス素子と前記第２整合回路の前記第２リアクタンス素子とはインダクターであり、前記入力回路の前記第３リアクタンス素子は容量またはインダクターである請求項１３に記載の半導体集積回路。
【請求項１５】
前記入力回路の前記第３リアクタンス素子は制御信号によって制御可能である請求項１３に記載の半導体集積回路。
【請求項１６】
前記第１整合回路の前記第１リアクタンス素子は前記第１増幅器の前記入力端子に接続され、前記第２整合回路の前記第２リアクタンス素子は前記第２増幅器の前記入力端子に接続されており、
前記第１整合回路は前記第１増幅器の前記入力端子と前記外部接続端子との間に接続された第３リアクタンス素子を含み、前記第２整合回路は前記第２増幅器の前記入力端子と前記外部接続端子との間に接続された第４リアクタンス素子を含み、前記入力回路は前記外部接続端子に接続された第５リアクタンス素子を含む請求項１２に記載の半導体集積回路。
【請求項１７】
前記第１整合回路の前記第１リアクタンス素子と前記第２整合回路の前記第２リアクタンス素子とはインダクターであり、前記第１整合回路の前記第３リアクタンス素子と前記第２整合回路の前記第４リアクタンス素子とは他のインダクターである請求項１６に記載の半導体集積回路。
【請求項１８】
前記第１整合回路の前記第１リアクタンス素子と前記第２整合回路の前記第２リアクタンス素子とはインダクターであり、前記第１整合回路の前記第３リアクタンス素子と前記第２整合回路の前記第４リアクタンス素子とは容量であり、前記入力回路の前記第５リアクタンスは容量またはインダクターである請求項１２に記載の半導体集積回路。
【請求項１９】
前記第１増幅器と前記第２増幅器とはＲＦ周波数である前記第１周波数を有する前記第１入力信号と前記第２周波数を有する前記２入力信号とをそれぞれ増幅する低雑音増幅器である請求項１3に記載の半導体集積回路。
【請求項２０】
前記第１増幅器と前記第２増幅器とはＲＦ周波数である前記第１周波数を有する前記第１入力信号と前記第２周波数を有する前記２入力信号とをそれぞれ増幅する低雑音増幅器である請求項１６に記載の半導体集積回路。
【請求項２１】
前記低雑音増幅器である前記第１増幅器と前記第２増幅器とはＲＦ受信機のアンテナで受信された前記第１入力信号と前記第２入力信号とをそれぞれ増幅するものである請求項１９に記載の半導体集積回路。
【請求項２２】
前記低雑音増幅器である前記第１増幅器と前記第２増幅器とはＲＦ受信機のアンテナで受信された前記第１入力信号と前記第２入力信号とをそれぞれ増幅するものである請求項２０に記載の半導体集積回路。
【請求項２３】
外部入力接続端子と、第１入力増幅器と、第２入力増幅器と、第１入力整合回路と、第２入力整合回路とを具備して、
外部出力接続端子と、第１出力増幅器と、第２出力増幅器と、第１出力整合回路と、第２出力整合回路(とを更に具備して、
前記第１入力増幅器は第１入力周波数を有する第１受信入力信号を増幅して第１受信出力信号を形成することが可能であり、前記第２入力増幅器は前記第１入力周波数よりも高い第２入力周波数を有する第２受信入力信号を増幅して第２受信出力信号を形成することが可能であり、
前記第１入力整合回路は前記外部入力接続端子から供給される前記第１入力周波数を有する前記第１受信入力信号を前記第１入力増幅器の入力端子に供給ことが可能であり、前記第２入力整合回路は前記外部入力接続端子から供給される前記第２入力周波数を有する前記第２受信入力信号を前記第２入力増幅器の入力端子に供給することが可能であり、
前記外部入力接続端子には、前記第１受信入力信号と前記第２受信入力信号とを供給可能な外部入力回路が半導体集積回路の外部で接続可能であり、
前記第１入力整合回路は第１入力リアクタンス素子を少なくとも含むことによって、前記第１入力周波数の前記第１受信入力信号が供給される前記第１入力整合回路の入力インピーダンスは、前記第１入力周波数の前記第１受信出力信号を前記外部入力接続端子に供給する前記外部入力回路の出力インピーダンスとの整合が可能であり、
前記第２入力整合回路は第２入力リアクタンス素子を少なくとも含むことによって、前記第２入力周波数の前記第２受信入力信号が供給される前記第２入力整合回路の入力インピーダンスは、前記第２入力周波数の前記第２受信出力信号を前記外部入力接続端子に供給する前記外部入力回路の出力インピーダンスとの整合が可能であり、
前記第１入力増幅器が活性化されることによって前記外部入力回路から前記第１入力整合回路と前記外部入力接続端子とを介して供給される前記第１周波数の前記第１受信入力信号を前記第１入力増幅器が増幅する際には、前記第２入力増幅器は非活性化されるものであり、
前記第２入力増幅器が活性化されることによって前記外部入力回路から前記第１入力整合回路と前記外部入力接続端子とを介して供給される前記第２周波数の前記第２受信入力信号を前記第２入力増幅器が増幅する際には、前記第１入力増幅器は非活性化されるものであり、
前記第１出力増幅器は第１出力周波数を有する第１送信入力信号を増幅して第２送信出力信号を形成することが可能であり、前記第２増幅器は前記第１出力周波数よりも高い第２出力周波数を有する第２送信入力信号を増幅して第２送信出力信号を形成することが可能であり、
前記第１出力整合回路は前記第１出力増幅器から供給される前記第１送信出力信号を前記外部出力接続端子に供給することが可能であり、前記第２出力整合回路は前記第２出力増幅器から供給される前記第２送信出力信号を前記外部出力接続端子に供給することが可能である。
前記外部出力接続端子には、前記第１送信出力信号と前記第２送信出力信号とが供給可能な外部出力回路が前記半導体集積回路の外部で接続可能であり、
前記第１出力整合回路は第１出力リアクタンス素子を少なくとも含むことによって、前記第１出力周波数の前記第１送信出力信号を前記外部出力接続端子に供給する前記第１出力整合回路の出力インピーダンスは、前記第１出力周波数の前記第１送信出力信号が供給される前記外部出力回路の入力インピーダンスとの整合が可能であり、
前記第２出力整合回路は第２出力リアクタンス素子を少なくとも含むことによって、前記第２出力周波数の前記第２送信出力信号を前記外部出力接続端子に供給する前記第２出力整合回路の出力インピーダンスは、前記第２出力周波数の前記第２送信出力信号が供給される前記外部出力回路の入力インピーダンスとの整合が可能であり、
前記第１出力増幅器が活性化されることによって前記第１出力増幅器が前記第１出力周波数の前記第１送信出力信号を前記第１出力整合回路と前記外部出力接続端子とを介して前記外部出力回路に供給する際には、前記第２出力増幅器は非活性化されるものであり、
前記第２出力増幅器が活性化されることによって前記第２出力増幅器が前記第２出力周波数の前記第２送信出力信号を前記第２出力整合回路と前記外部出力接続端子とを介して前記外部出力回路に供給する際には、前記第１出力増幅器は非活性化されるものである半導体集積回路。
【請求項２４】
前記第１入力整合回路の前記第１入力リアクタンス素子は前記外部入力接続端子と前記第１入力増幅器の前記入力端子との間に接続され、前記第２入力整合回路の前記第２入力リアクタンス素子は前記外部入力接続端子と前記第２入力増幅器の前記入力端子との間に接続されており、前記第１入力整合回路と前記第２入力整合回路とは前記外部入力接続端子に接続された入力回路を共有して、前記入力回路は前記外部入力接続端子に接続された第３入力リアクタンス素子を少なくとも含み、
前記第１出力整合回路の前記第１出力リアクタンス素子は前記第１出力増幅器の出力端子と前記外部出力接続端子との間に接続され、前記第２出力整合回路の前記第２出力リアクタンス素子は前記第２出力増幅器の出力端子と前記外部出力部接続端子との間に接続されており、前記第１出力整合回路と前記第２出力整合回路とは前記外部出力接続端子に接続された出力回路を共有して、前記出力回路は前記外部出力接続端子に接続された第３出力リアクタンス素子を少なくとも含む請求項２３に記載の半導体集積回路。
【請求項２５】
前記第１入力整合回路の前記第１入力リアクタンス素子は前記第１入力増幅器の前記入力端子に接続され、前記第２入力整合回路の前記第２入力リアクタンス素子は前記第２入力増幅器の前記入力端子に接続されており、前記第１入力整合回路は前記第１入力増幅器の前記入力端子と前記外部入力接続端子との間に接続された第３入力リアクタンス素子を含み、前記第２入力整合回路は前記第２入力増幅器の前記入力端子と前記外部入力接続端子との間に接続された第４入力リアクタンス素子を含み、
前記第１出力整合回路の前記第１出力リアクタンス素子は前記第１出力増幅器の出力端子に接続され、前記第２出力整合回路の前記第２出力リアクタンス素子は前記第２出力増幅器の出力端子に接続されており、前記第１出力整合回路は前記第１出力増幅器の前記出力端子と前記外部出力接続端子との間に接続された第３出力リアクタンス素子を含み、前記第２出力整合回路は前記第２出力増幅器の前記出力端子と前記外部出力接続端子との間に接続された第４出力リアクタンス素子を含む請求項２３に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は携帯電話、無線ＬＡＮ等のＲＦ通信に利用される送信機能もしくは受信機能を有する半導体集積回路に関するものであり、特に複数の周波数でインピーダンス整合を得るために有効な技術に関するものである。
【背景技術】
【０００２】
ＧＳＭ、ＧＰＲＳ、ＥＤＧＥ、ＷＣＤＭＡ、ＤＣＳ、ＰＣＳに代表されるセルラーや無線LAN等の各種通信方式が発展しているが、近年、１つの端末で複数の通信方式や送受信周波数帯域に対応したマルチモード／マルチバンド送受信機が渇望されている。尚、ＧＳＭはGlobal System for Mobile Communicationの略であり、ＧＰＲＳはGeneral Packet Radio Serviceの略である。ＥＤＧＥは、Enhanced Data for GSM Evolution; Enhanced Data for GPRSの略である。ＷＣＤＭＡは、Wideband Code Division Multiple Accessの略である。ＤＣＳは、Digital Cellular Systemの略である。ＰＣＳは、Personal Communication Systemの略である。
【０００３】
下記非特許文献１には、世界規模の使用のための２１００、１９００、８５０／８００ＭＨｚのトライ・バンドの第３世代セルラートランシーバー用集積回路(ＩＣ)が記載されている。このＲＦトランシーバーは、トライ・バンド・ＷＣＤＭＡとクワッド・バンド・ＧＳＭ／ＥＤＧＥとのベースバンド信号処理ＩＣを集積化している。また、下記非特許文献１には、３ＧＰＰが提唱する下記６個の周波数帯が記載されている。尚、３ＧＰＰは、3-rd Generation Partnership Projectの略である。
【０００４】
バンド      アップリンク        ダウンリンク      単位    地域
バンドI    ：１９２０〜１９８０  ２１１０〜２１７０  ＭＨｚ  欧州
バンドII   ：１８５０〜１９１０  １９３０〜１９９０  ＭＨｚ  米国
バンドIII  ：１７１０〜１７８５  １８０５〜１８８０  ＭＨｚ  欧州
バンドIV  ：１７１０〜１７５５  ２１１０〜２１５５  ＭＨｚ  米国
バンドV   ：  ８２４〜  ８４９    ８６９〜  ８９４  ＭＨｚ  米国
バンドVI  ：  ８３０〜  ８４０    ８７５〜  ８８５  ＭＨｚ  日本
更に、下記非特許文献１に記載されたＲＦ集積化トランシーバーは、上記バンドIII、Ｖのダウンリンク周波数のＲＦ受信信号が供給されるレシーバーと、上記バンドIII、Ｖのアップリンク周波数のＲＦ送信信号を形成するトランスミッターと、周波数シンセサイザとを含んでいる。周波数シンセサイザは、レシーバーとトランスミッターとのための２個の集積化電圧制御発振器(ＶＣＯ)と伴に２個のフラクショナルＮシンセサイザとで構成されている。良く知られているように、フラクショナルＮシンセサイザを用いることにより、ＰＬＬ回路の分周器の分周数を整数だけではなく分数(フラクション)に設定することで基準周波数の整数倍以外の発振周波数を電圧制御発振器(ＶＣＯ)の出力から得られるものである。
【０００５】
上記レシーバーは、バンドIとバンドIIの略２ＧＨｚのダウンリンク周波数を持つＲＦ受信信号が供給される第１受信ミキサーと、バンドVの略０．９ＧＨｚのダウンリンク周波数を持つＲＦ受信信号が供給される第２受信ミキサーとを含む。３４７６〜４３４０ＭＨｚの周波数帯域をカバーする受信用電圧制御発振器(ＲｘＶＣＯ)と第１受信ミキサーおよび第２受信ミキサーとの間には、分周数が２と４とに設定可能な受信用分周器が接続されている。
【０００６】
上記トランスミッターは、バンドIとバンドIIの略１．９ＧＨｚのアップリンク周波数を持つＲＦ送信信号を生成する第１送信ミキサーと、バンドVの略０．８ＧＨｚのアップリンク周波数を持つＲＦ送信信号を生成する第２送信ミキサーとを含む。３２９６〜３９６０ＭＨｚの周波数帯域をカバーする送信用電圧制御発振器(ＴＸＶＣＯ)と第１送信ミキサーとの間には分周数が２に設定された第１送信用分周器が接続され、この送信用電圧制御発振器(ＴＸＶＣＯ)と第２送信ミキサーとの間には分周数が４に設定可された第２送信用分周器が接続されている。
【０００７】
また、下記特許文献１には、ＰＩＮダイオードによってスイッチングが可能であり少なくとも２つの基本周波数バンドに適合した負荷インピーダンスを与えるインピーダンス整合回路を電力増幅器に接続することが記載されている。
【０００８】
一方、下記非特許文献２には、ＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ、ＰＣＳのクワッド・バンドの携帯電話を実現するため、バリゥム・ストロンチュウム・チタネート(ＢＳＴ)からなる強誘電体物質をチューナブル容量に使用することが記載されている。強誘電体容量とコプレーナー導波線とを使用することによって、ローバンド(ＬＢ)で３〜３．５Ω負荷線(Ｚin)を示す一方、ハイバンド(ＨＢ)で４〜４．５Ω負荷線(Ｚin)を示すローパス型出力整合回路が形成される。
【０００９】
【非特許文献１】Ｄ．Ｌ．Ｋａｃｚｍａｎ  ｅｔ  ａｌ，  “Ａ  Ｓｉｎｇｌｅ−Ｃｈｉｐ  Ｔｒｉ−Ｂａｎｄ  (２１００，  １９００，  ８５０／８００  ＭＨｚ)  ＷＣＤＭＡ／ＨＳＤＰＡ  Ｃｅｌｌｕｌａｒ  Ｔｒａｎｓｃｅｉｃｅｒ”，  ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，  ＶＯＬ．４１，  ＮＯ．５，  ＭＡＹ  ２００６，  ＰＰ．１１２２−１１３２．
【非特許文献２】Ａｌｉ  Ｔｏｍｂａｋ，  “Ａ  Ｆｅｒｒｏｅｌｅｃｔｒｉｃ−Ｃａｐａｃｉｔｏｒ−Ｂａｓｅｄ  Ｔｕｎａｂｌｅ  Ｍａｔｃｈｉｎｇ  Ｎｅｔｗｏｒｋ  ｆｏｒ  Ｑｕａｄ−Ｂａｎｄ  Ｃｅｌｌｕｌａｒ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒｓ”，  ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＭＩＣＲＯＷＡＶＥ  ＴＨＥＯＲＹ  ＡＮＤ  ＴＥＣＨＮＩＱＵＥＳ，  ＶＯＬ．５５，  Ｎ０．２，  ＦＥＢＲＵＡＲＹ  ２００７，  ＰＰ．３７０−３７５．
【特許文献１】特表２００１−５１２６４２号  公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明者等は本発明に先立って、ＧＳＭ通信方式とＷＣＤＭＡ(ＵＭＴＳ)通信方式との両者をサポートする無線周波数信号処理半導体集積回路(以下、ＲＦＩＣと言う)の開発に従事した。
【００１１】
図１は、本発明に先立って本発明者等により検討されたＧＳＭ通信方式とＷＣＤＭＡ通信方式との両者をサポートする無線周波数信号処理半導体集積回路(以下、ＲＦＩＣと言う)１０の構成を示す図である。
【００１２】
《本発明に先立って検討されたＲＦＩＣ》
図１に示すＲＦＩＣ１０は、ＷＣＤＭＡ受信ブロック１０１、ＧＳＭ受信ブロック１０２、第１ローカル信号生成ブロック１０３、ＧＳＭ／ＷＣＤＭＡ・ベースバンド受信処理ブロック１０４を含んでいる。また、ＲＦＩＣ１０は、ＧＳＭ送信ブロック１０５、第２ローカル信号生成ブロック１０６、ＷＣＤＭＡ送信ブロック１０７、ＧＳＭ／ＷＣＤＭＡ・ベースバンド送信処理ブロック１０８を含んでいる。
【００１３】
図１のＲＦＩＣ１０には、フロントエンドモジュール１３を介して携帯電話端末のアンテナ１４からＷＣＤＭＡ通信方式とＧＳＭ通信方式とのＲＦ受信信号が供給される。図１のＲＦＩＣ１０から形成されるＧＳＭ送信信号とＷＣＤＭＡ送信信号とはＧＳＭ・ＲＦ電力増幅器モジュール１１、ＷＣＤＭＡ・ＲＦ電力増幅器モジュール１２、フロントエンドモジュール１３を介して携帯電話端末のアンテナ１４に供給される。
【００１４】
《ＷＣＤＭＡの受信》
携帯電話端末のアンテナ１４で受信されるバンド１(２１１０〜２１７０ＭＨｚ)のＷＣＤＭＡ受信信号は、最初にフロントエンドモジュール１３のアンテナスイッチ１３００に供給される。その後、バンド１のＷＣＤＭＡ受信信号は、バンド１のためのデュプレクサー１３０１と整合回路１３０８とを介してＲＦＩＣ１０のＷＣＤＭＡ受信ブロック１０１のバンド１のための低雑音増幅器１０１０に供給される。低雑音増幅器１０１０で増幅されたバンド１のＷＣＤＭＡ受信信号は、バンド１のためのバンドパスフィルタ１５１を介して第１受信ミキサー１０１３に供給される。第１受信ミキサー１０１３には、第１ローカル信号生成ブロック１０３から生成されるバンド１の受信ローカル信号(２１１０〜２１７０ＭＨｚ)が供給される。従って、第１受信ミキサー１０１３では、バンド１のＷＣＤＭＡ受信増幅信号のダイレクト・ダウン・コンバージョン(ＤＤＣ)が行われる。ＤＤＣで形成されたバンド１のＷＣＤＭＡ受信アナログベースバンド信号Ｉ、Ｑは、可変利得増幅器１０４１＿Ｉ、Ｑ、１０４３＿Ｉ、Ｑ、１０４５＿Ｉ、Ｑ、ローパスフィルタ１０４２＿Ｉ、Ｑ、１０４４＿Ｉ、Ｑ、１０４６＿Ｉ、Ｑを介してＡ／Ｄ変換器１０４７＿Ｉ、Ｑに供給される。Ａ／Ｄ変換器１０４７＿Ｉ、Ｑから変換されたバンド１のＷＣＤＭＡ受信ディジタルベースバンド信号ＲｘＤＢ＿Ｉ、ＲｘＤＢ＿Ｑは、他のＬＳＩで構成されるベースバンド信号処理ユニット(図示せず)に供給される。
【００１５】
アンテナ１４で受信されるバンド９(１７４９．９〜１８７９．９ＭＨｚ)のＷＣＤＭＡ受信信号は、最初にフロントエンドモジュール１３のアンテナスイッチ１３００に供給される。その後、バンド９のＷＣＤＭＡ受信信号は、フロントエンドモジュール１３のバンド９のためのデュプレクサー１３０２と整合回路１３０９とを介してＲＦＩＣ１０のＷＣＤＭＡ受信ブロック１０１のバンド９のための低雑音増幅器１０１１に供給される。低雑音増幅器１０１１で増幅されたバンド９のＷＣＤＭＡ受信信号は、バンド９のためのバンドパスフィルタ１５２を介して第２受信ミキサー１０１４に供給される。第２受信ミキサー１０１４には、第１ローカル信号生成ブロック１０３から生成されるバンド９の受信ローカル信号(１７４９．９〜１８７９．９ＭＨｚ)が供給される。従って、第２受信ミキサー１０１４では、バンド９のＷＣＤＭＡ受信増幅信号のダイレクト・ダウン・コンバージョン(ＤＤＣ)が行われる。ＤＤＣで形成されたバンド９のＷＣＤＭＡ受信アナログベースバンド信号Ｉ、Ｑは、可変利得増幅器１０４１＿Ｉ、Ｑ、１０４３＿Ｉ、Ｑ、１０４５＿Ｉ、Ｑ、ローパスフィルタ１０４２＿Ｉ、Ｑ、１０４４＿Ｉ、Ｑ、１０４６＿Ｉ、Ｑを介してＡ／Ｄ変換器１０４７＿Ｉ、Ｑに供給される。Ａ／Ｄ変換器１０４７＿Ｉ、Ｑから変換されたバンド９のＷＣＤＭＡ受信ディジタルベースバンド信号ＲｘＤＢ＿Ｉ、ＲｘＤＢ＿Ｑは、他のＬＳＩで構成されるベースバンド信号処理ユニット(図示せず)に供給される。
【００１６】
アンテナ１４で受信されるバンド６(８７５〜８８５ＭＨｚ)のＷＣＤＭＡ受信信号は、最初にフロントエンドモジュール１３のアンテナスイッチ１３００に供給される。その後、バンド６のＷＣＤＭＡ受信信号は、フロントエンドモジュール１３のバンド６のためのデュプレクサー１３０３と整合回路１３１０とを介してＲＦＩＣ１０のＷＣＤＭＡ受信ブロック１０１のバンド１のための低雑音増幅器１０１２に供給される。低雑音増幅器１０１２で増幅されたバンド６のＷＣＤＭＡ受信信号は、バンド６のためのバンドパスフィルタ１５３を介して第３受信ミキサー１０１５に供給される。第３受信ミキサー１０１５には、第１ローカル信号生成ブロック１０３から生成されるバンド６の受信ローカル信号(８７５〜８８５ＭＨｚ)が供給される。従って、第３受信ミキサー１０１５では、バンド６のＷＣＤＭＡ受信増幅信号のダイレクト・ダウン・コンバージョン(ＤＤＣ)が行われる。ＤＤＣで形成されたバンド６のＷＣＤＭＡ受信アナログベースバンド信号Ｉ、Ｑは、可変利得増幅器１０４１＿Ｉ、Ｑ、１０４３＿Ｉ、Ｑ、１０４５＿Ｉ、Ｑ、ローパスフィルタ１０４２＿Ｉ、Ｑ、１０４４＿Ｉ、Ｑ、１０４６＿Ｉ、Ｑを介してＡ／Ｄ変換器１０４７＿Ｉ、Ｑに供給される。Ａ／Ｄ変換器１０４７＿Ｉ、Ｑから変換されたバンド６のＷＣＤＭＡ受信ディジタルベースバンド信号ＲｘＤＢ＿Ｉ、ＲｘＤＢ＿Ｑは、他のＬＳＩで構成されるベースバンド信号処理ユニット(図示せず)に供給される。
【００１７】
《ＧＳＭの受信》
携帯電話端末のアンテナ１４で受信されるＤＣＳ１８００(１８０５〜１８５０ＭＨｚ)の受信信号は、最初にフロントエンドモジュール１３のアンテナスイッチ１３００に供給される。その後、ＤＣＳ１８００の受信信号は、表面弾性波フィルタ１３０４と整合回路１３１１とを介してＲＦＩＣ１０のＧＳＭ受信ブロック１０２のＤＣＳ１８００のための低雑音増幅器１０２０に供給される。低雑音増幅器１０２０で増幅されたＤＣＳ１８００の受信信号は、第４受信ミキサー１０２４に供給される。第４受信ミキサー１０２４には、第１ローカル信号生成ブロック１０３から生成されるＤＣＳ１８００の受信ローカル信号(１８０５〜１８５０ＭＨｚ)が供給される。従って、第４受信ミキサー１０２４では、ＤＣＳ１８００の受信信号のダイレクト・ダウン・コンバージョン(ＤＤＣ)が行われる。ＤＤＣで形成されたバンド６のＤＣＳ１８００の受信アナログベースバンド信号Ｉ、Ｑは、可変利得増幅器１０４１＿Ｉ、Ｑ、１０４３＿Ｉ、Ｑ、１０４５＿Ｉ、Ｑ、ローパスフィルタ１０４２＿Ｉ、Ｑ、１０４４＿Ｉ、Ｑ、１０４６＿Ｉ、Ｑを介してＡ／Ｄ変換器１０４７＿Ｉ、Ｑに供給される。Ａ／Ｄ変換器１０４７＿Ｉ、Ｑから変換されたＤＣＳ１８００の受信ディジタルベースバンド信号ＲｘＤＢ＿Ｉ、ＲｘＤＢ＿Ｑは、他のＬＳＩで構成されるベースバンド信号処理ユニット(図示せず)に供給される。
【００１８】
携帯電話端末のアンテナ１４で受信されるＰＣＳ１９００(１９３０〜１９９０ＭＨｚ)の受信信号は、最初にフロントエンドモジュール１３のアンテナスイッチ１３００に供給される。その後、ＰＣＳ１９００の受信信号は、表面弾性波フィルタ１３０５と整合回路１３１２とを介してＲＦＩＣ１０のＧＳＭ受信ブロック１０２のＰＣＳ１９００のための低雑音増幅器１０２１に供給される。低雑音増幅器１０２１で増幅されたＰＣＳ１９００の受信信号は、第４受信ミキサー１０２４に供給される。第４受信ミキサー１０２４には、第１ローカル信号生成ブロック１０３から生成されるＰＣＳ１９００の受信ローカル信号(１９３０〜１９９０ＭＨｚ)が供給される。従って、第４受信ミキサー１０２４では、ＰＣＳ１９００の受信信号のダイレクト・ダウン・コンバージョン(ＤＤＣ)が行われる。ＤＤＣで形成されたＰＣＳ１９００の受信アナログベースバンド信号Ｉ、Ｑは、可変利得増幅器１０４１＿Ｉ、Ｑ、１０４３＿Ｉ、Ｑ、１０４５＿Ｉ、Ｑ、ローパスフィルタ１０４２＿Ｉ、Ｑ、１０４４＿Ｉ、Ｑ、１０４６＿Ｉ、Ｑを介してＡ／Ｄ変換器１０４７＿Ｉ、Ｑに供給される。Ａ／Ｄ変換器１０４７＿Ｉ、Ｑから変換されたＰＣＳ１９００の受信ディジタルベースバンド信号ＲｘＤＢ＿Ｉ、ＲｘＤＢ＿Ｑは、他のＬＳＩで構成されるベースバンド信号処理ユニット(図示せず)に供給される。
【００１９】
携帯電話端末のアンテナ１４で受信されるＧＳＭ８５０(８６９〜８９４ＭＨｚ)の受信信号は、最初にフロントエンドモジュール１３のアンテナスイッチ１３００に供給される。その後、ＧＳＭ８５０の受信信号は、表面弾性波フィルタ１３０６と整合回路１３１３とを介してＲＦＩＣ１０のＧＳＭ受信ブロック１０２のＧＳＭ８５０のための低雑音増幅器１０２２に供給される。低雑音増幅器１０２２で増幅されたＧＳＭ８５０の受信信号は、第５受信ミキサー１０２５に供給される。第５受信ミキサー１０２５には、第１ローカル信号生成ブロック１０３から生成されるＧＳＭ８５０の受信ローカル信号(８６９〜８９４ＭＨｚ)が供給される。従って、第５受信ミキサー１０２５では、ＧＳＭ８５０の受信信号のダイレクト・ダウン・コンバージョン(ＤＤＣ)が行われる。ＤＤＣで形成されたＧＳＭ８５０の受信アナログベースバンド信号Ｉ、Ｑは、可変利得増幅器１０４１＿Ｉ、Ｑ、１０４３＿Ｉ、Ｑ、１０４５＿Ｉ、Ｑ、ローパスフィルタ１０４２＿Ｉ、Ｑ、１０４４＿Ｉ、Ｑ、１０４６＿Ｉ、Ｑを介してＡ／Ｄ変換器１０４７＿Ｉ、Ｑに供給される。Ａ／Ｄ変換器１０４７＿Ｉ、Ｑから変換されたＧＳＭ８５０の受信ディジタルベースバンド信号ＲｘＤＢ＿Ｉ、ＲｘＤＢ＿Ｑは、他のＬＳＩで構成されるベースバンド信号処理ユニット(図示せず)に供給される。
【００２０】
携帯電話端末のアンテナ１４で受信されるＥＧＳＭ(ＧＳＭ９００：９２５〜９５０ＭＨｚ)の受信信号は、最初にフロントエンドモジュール１３のアンテナスイッチ１３００に供給される。その後、ＥＧＳＭの受信信号は、表面弾性波フィルタ１３０７と整合回路１３１４とを介してＲＦＩＣ１０のＧＳＭ受信ブロック１０２のＥＧＳＭのための低雑音増幅器１０２３に供給される。低雑音増幅器１０２３増幅されたＥＧＳＭの受信信号は、第５受信ミキサー１０２５に供給される。第５受信ミキサー１０２５には、第１ローカル信号生成ブロック１０３から生成されるＥＧＳＭの受信ローカル信号(９２５〜９５０ＭＨｚ)が供給される。従って、第５受信ミキサー１０２５では、ＥＧＳＭの受信信号のダイレクト・ダウン・コンバージョン(ＤＤＣ)が行われる。ＤＤＣで形成されたＥＧＳＭの受信アナログベースバンド信号Ｉ、Ｑは、可変利得増幅器１０４１＿Ｉ、Ｑ、１０４３＿Ｉ、Ｑ、１０４５＿Ｉ、Ｑ、ローパスフィルタ１０４２＿Ｉ、Ｑ、１０４４＿Ｉ、Ｑ、１０４６＿Ｉ、Ｑを介してＡ／Ｄ変換器１０４７＿Ｉ、Ｑに供給される。Ａ／Ｄ変換器１０４７＿Ｉ、Ｑから変換されたＥＧＳＭの受信ディジタルベースバンド信号ＲｘＤＢ＿Ｉ、ＲｘＤＢ＿Ｑは、他のＬＳＩで構成されるベースバンド信号処理ユニット(図示せず)に供給される。
【００２１】
《ＧＳＭの送信》
ベースバンド信号処理ユニット(図示せず)からＲＦＩＣ１０に供給されるＥＧＳＭおよびＧＳＭ８５０の送信ディジタルベースバンド信号ＴｘＤＢ＿Ｉ、ＴｘＤＢ＿Ｑは、ＧＳＭ／ＷＣＤＭＡ・ベースバンド送信処理ブロック１０８のＤ／Ａ変換器１０８１、１０８２により送信アナログベースバンド信号に変換される。
【００２２】
ベースバンド信号処理ユニット(図示せず)からＲＦＩＣ１０に供給されるＤＣＳ１８００およびＰＣＳ１９００の送信ディジタルベースバンド信号ＴｘＤＢ＿Ｉ、ＴｘＤＢ＿Ｑも、ＧＳＭ／ＷＣＤＭＡ・ベースバンド送信処理ブロック１０８のＤ／Ａ変換器１０８１、１０８２により送信アナログベースバンド信号に変換されることができる。
【００２３】
ＥＧＳＭおよびＧＳＭ８５０の送信アナログベースバンド信号もしくはＤＣＳ１８００およびＰＣＳ１９００の送信アナログベースバンド信号は、ＧＳＭ送信ブロック１０５のミキサー１０５０に供給される。ＧＳＭ送信ブロック１０５はオフセットＰＬＬの回路形式によって構成され、ＩＦミキサー１０５０には第１ローカル信号生成ブロック１０３の分周器１０３４から生成される略８０ＭＨｚの中間周波ローカル信号が供給される。従って、ＩＦミキサー１０５０から生成される送信ＩＦ信号はローパスフィルタ１０５１を介して位相比較器１０５２の一方の入力端子に供給される。位相比較器１０５２の出力はローパスフィルタ１０５３を介して送信電圧制御発振器１０５４に供給される。送信電圧制御発振器１０５４の出力に接続された分周器１０５５、１０５６の出力はフィードバック回路１０５７を介して位相比較器１０５２の他方の入力端子に供給されるので、送信電圧制御発振器１０５４から生成されるＲＦ送信信号の位相はＦミキサー１０５０から生成される送信ＩＦ信号の位相と一致する。従って、ＥＧＳＭ、ＧＳＭ８５０、ＤＣＳ１８００、ＰＣＳ１９００のいずれかのＧＳＭ通信において、送信電圧制御発振器１０５４から生成されるＲＦ送信信号は送信アナログベースバンド信号の位相変調による正確な位相情報を含むものとなる。
【００２４】
ＥＧＳＭ、ＧＳＭ８５０、ＤＣＳ１８００、ＰＣＳ１９００のいずれかのＧＳＭ通信が位相変調による位相情報を含むと伴に振幅変調による振幅情報を含む場合には、ＩＦミキサー１０５０から生成される送信ＩＦ信号の振幅情報はローパスフィルタ１０５１を介してフィードフォワード回路１０５８の一方の入力端子に供給される。
【００２５】
ＥＧＳＭおよびＧＳＭ８５０のＲＦ送信信号を増幅する第１ＲＦ電力増幅器１１１のＲＦ送信増幅信号の一部は、第１パワーカップラーとフィードバック回路１０５７とを介してフィードフォワード回路１０５８の他方の入力端子に供給される。フィードフォワード回路１０５８の出力信号は、制御回路１０５９を介してＧＳＭ・ＲＦ電力増幅器モジュール１１の送信パワー制御回路１１０に供給される。フィードフォワード回路１０５８の一方の入力端子と他方の入力端子とにそれぞれ供給される送信ＩＦ信号の振幅情報と第１ＲＦ電力増幅器１１１のＲＦ送信増幅信号の一部とが一致するように、制御回路１０５９と送信パワー制御回路１１０とは第１ＲＦ電力増幅器１１１の増幅利得を制御する。ＤＣＳ１８００およびＰＣＳ１９００のＲＦ送信信号を増幅する第２ＲＦ電力増幅器１１２のＲＦ送信増幅信号の一部は、第２パワーカップラーとフィードバック回路１０５７とを介してフィードフォワード回路１０５８の他方の入力端子に供給される。フィードフォワード回路１０５８の出力信号は、制御回路１０５９を介してＧＳＭ・ＲＦ電力増幅器モジュール１１の送信パワー制御回路１１０に供給される。フィードフォワード回路１０５８の一方の入力端子と他方の入力端子とにそれぞれ供給される送信ＩＦ信号の振幅情報と第２ＲＦ電力増幅器１１２のＲＦ送信増幅信号の一部とが一致するように、制御回路１０５９と送信パワー制御回路１１０とは第２ＲＦ電力増幅器１１２の増幅利得を制御する。従って、ＥＧＳＭ、ＧＳＭ８５０、ＤＣＳ１８００、ＰＣＳ１９００のいずれかのＧＳＭ通信が位相変調による位相情報を含むと伴に振幅変調による振幅情報を含む場合には、送信電圧制御発振器１０５４から生成されるＲＦ送信信号は送信アナログベースバンド信号の位相変調による正確な位相情報と振幅変調による正確な振幅情報とを含むものとなる。
【００２６】
尚、オフセットＰＬＬのＧＳＭ送信ブロック１０５の制御回路１０５９の出力レベルに応答して送信パワー制御回路１１０が第１および第２ＲＦ電力増幅器１１１、１１２に供給される電源電圧レベルを制御することによって第１および第２ＲＦ電力増幅器１１１、１１２の増幅利得を制御するものである。
【００２７】
また、ＥＧＳＭのＲＦ送信信号の周波数は８８９〜９１５ＭＨｚに設定され、ＧＳＭ８５０のＲＦ送信信号の周波数は８２４〜８４９ＭＨｚに設定されている。更に、ＤＣＳ１８００のＲＦ送信信号の周波数は１７１０〜１７８５ＭＨｚに設定され、ＰＣＳ１９００のＲＦ送信信号の周波数は１８５０〜１９１０ＭＨｚに設定されている。
【００２８】
《ＷＣＤＭＡの送信》
ベースバンド信号処理ユニット(図示せず)からＲＦＩＣ１０に供給されるＷＣＤＭＡのバンド１あるいはバンド６あるいはバンド９の送信ディジタルベースバンド信号ＴｘＤＢ＿Ｉ、ＴｘＤＢ＿Ｑは、ＧＳＭ／ＷＣＤＭＡ・ベースバンド送信処理ブロック１０８のＤ／Ａ変換器１０８１、１０８２に供給される。Ｄ／Ａ変換器１０８１、１０８２によって変換されたＷＣＤＭＡのバンド１あるいはバンド６あるいはバンド９の送信アナログベースバンド信号は、マルチプレクサ１０８２に供給される。
【００２９】
ＷＣＤＭＡのバンド６の送信アナログベースバンド信号は、マルチプレクサ１０８２からローパスフィルタ１０７０と他のマルチプレクサ１０７２とを介して第１送信ミキサー１０７３に供給される。第１送信ミキサー１０７３には、第２ローカル信号生成ブロック１０６から生成されるバンド６の送信ローカル信号(８３０〜８４０ＭＨｚ)が供給される。従って、第１送信ミキサー１０７３では、バンド６のＷＣＤＭＡ送信アナログベースバンド信号のダイレクト・アップ・コンバージョン(ＤＵＣ)が行われる。ＤＵＣで形成され周波数が８３０〜８４０ＭＨｚに設定されたバンド６のＷＣＤＭＡ・ＲＦ送信信号は、可変利得増幅器１０７５とドライバー増幅器１０７７とを介してＷＣＤＭＡ・ＲＦ電力増幅器モジュール１２に供給される。ＷＣＤＭＡ・ＲＦ電力増幅器モジュール１２では、バンド６のＷＣＤＭＡ・ＲＦ送信信号は、バンド６のための表面弾性波バンドパスフィルタ１２１０を介してＲＦ電力増幅器１２２０によって増幅される。ＲＦ電力増幅器１２２０からのバンド６のＷＣＤＭＡ・ＲＦ送信増幅信号は、バンド６のためのアイソレータ１３１７とデュプレクサー１３０３とアンテナスイッチ１３００とを介して、携帯電話端末のアンテナ１４に供給される。
【００３０】
ＷＣＤＭＡのバンド９の送信アナログベースバンド信号は、マルチプレクサ１０８２から他のローパスフィルタ１０７１と他のマルチプレクサ１０７２とを介して第２送信ミキサー１０７４に供給される。第２送信ミキサー１０７４には、第２ローカル信号生成ブロック１０６から生成されるバンド９の送信ローカル信号(１７４９．９〜１７８４．９ＭＨｚ)が供給される。従って、第２送信ミキサー１０７４では、バンド９のＷＣＤＭＡ送信アナログベースバンド信号のダイレクト・アップ・コンバージョン(ＤＵＣ)が行われる。ＤＤＣで形成され周波数が１７４９．９〜１７８４．９ＭＨｚに設定されたバンド９のＷＣＤＭＡ・ＲＦ送信信号は、可変利得増幅器１０７６とドライバー増幅器１０７８とを介してＷＣＤＭＡ・ＲＦ電力増幅器モジュール１２に供給される。ＷＣＤＭＡ・ＲＦ電力増幅器モジュール１２では、バンド９のＷＣＤＭＡ・ＲＦ送信信号は、バンド９のための表面弾性波バンドパスフィルタ１２１１を介してＲＦ電力増幅器１２２１によって増幅される。ＲＦ電力増幅器１２２１からのバンド９のＷＣＤＭＡ・ＲＦ送信増幅信号は、バンド９のためのアイソレータ１３１８とデュプレクサー１３０２とアンテナスイッチ１３００とを介して、携帯電話端末のアンテナ１４に供給される。
【００３１】
ＷＣＤＭＡのバンド１の送信アナログベースバンド信号は、マルチプレクサ１０８２から他のローパスフィルタ１０７１と他のマルチプレクサ１０７２とを介して第２送信ミキサー１０７４に供給される。第２送信ミキサー１０７４には、第２ローカル信号生成ブロック１０６から生成されるバンド１の送信ローカル信号(１９２０〜１９８０ＭＨｚ)が供給される。従って、第２送信ミキサー１０７４では、バンド１のＷＣＤＭＡ送信アナログベースバンド信号のダイレクト・アップ・コンバージョン(ＤＵＣ)が行われる。ＤＵＣで形成され周波数が１９２０〜１９８０ＭＨｚに設定されたバンド１のＷＣＤＭＡ・ＲＦ送信信号は、可変利得増幅器１０７６とドライバー増幅器１０７９とを介してＷＣＤＭＡ・ＲＦ電力増幅器モジュール１２に供給される。ＷＣＤＭＡ・ＲＦ電力増幅器モジュール１２では、バンド１のＷＣＤＭＡ・ＲＦ送信信号は、バンド１のための表面弾性波バンドパスフィルタ１２１２を介してＲＦ電力増幅器１２２２によって増幅される。ＲＦ電力増幅器１２２２からのバンド１のＷＣＤＭＡ・ＲＦ送信増幅信号は、バンド１のためのアイソレータ１３１９とデュプレクサー１３０１とアンテナスイッチ１３００とを介して、携帯電話端末のアンテナ１４に供給される。
【００３２】
《ＲＦＩＣが有する問題》
図１に示した本発明に先立って本発明者等によって検討されたＲＦＩＣは、ＷＣＤＭＡ受信のトライ・バンドと３個の異なる受信周波数とＧＳＭ受信のクワッド・バンドと４個の異なる受信周波数とに対応する必要がある。また、図１のＲＦＩＣは、ＷＣＤＭＡ送信のトライ・バンドと３個の異なる送信周波数とＧＳＭ送信のクワッド・バンドと４個の異なる送信周波数とに対応する必要がある。
【００３３】
図１で３個の異なる受信周波数のＷＣＤＭＡのＲＦ受信信号を受信する３個の低雑音増幅器１０１０、１０１１、１０１２の入力インピーダンスは、互いに異なっている。従って、３個の低雑音増幅器１０１０、１０１１、１０１２と適切なインピーダンス整合を取るための３個の入力整合回路１３０８、１３０９、１３１０の出力インピーダンスは、互いに異なるものとなる。良く知られているように、向かい合った２つの回路間で適切なインピーダンス整合を取るためには、２つの回路のインピーダンスを複素共役関係にして、相互リアクタンス分を互いにキャンセルするためである。
【００３４】
図１で４個の異なる受信周波数のＧＳＭのＲＦ受信信号を受信する４個の低雑音増幅器１０２０、１０２１、１０２２、１０２３の入力インピーダンスは、互いに異なっている。従って、４個の低雑音増幅器１０２０、１０２１、１０２２、１０２３と適切なインピーダンス整合を取るための４個の入力整合回路１３１１、１３１２、１３１３、１３１４の出力インピーダンスは、互いに異なるものとなる。良く知られているように、向かい合った２つの回路間で適切なインピーダンス整合を取るためには、２つの回路のインピーダンスを複素共役関係にして、相互リアクタンス分を互いにキャンセルするためである。
【００３５】
ＷＣＤＭＡ受信のための３個の入力整合回路１３０８、１３０９、１３１０やＧＳＭ受信のための４個の入力整合回路１３１１、１３１２、１３１３、１３１４は、大きなインダクタンスのインダクタンスや大きなキャパシタンスのコンデンサを含むものである。従って、これらの７個の入力整合回路１３０８、１３０９、１３１０、１３１１、１３１２、１３１３、１３１４は、ＲＦＩＣ１０の外部のディスクリート部品で構成されるものとなり、ＲＦＩＣ１０の外部端子数が大きいと言う問題が明らかとされた。
【００３６】
また、図１で３個の異なる送信周波数のＷＣＤＭＡのＲＦ送信信号を送信するための３個のＲＦ電力増幅器１２２０、１２２１、１２２２にそれぞれ接続された３個の表面弾性波バンドパスフィルタ１２１０、１２１１、１２１２の入力インピーダンスは、互いに異なっている。従って、３個の表面弾性波バンドパスフィルタ１２１０、１２１１、１２１２と適切なインピーダンス整合を取るための３個のドライバー増幅器１０７７、１０７８、１０７９の出力インピーダンスは、互いに異なるものとなる。
【００３７】
更に、図１でＥＧＳＭおよびＧＳＭ８５０のＲＦ送信信号を増幅する第１ＲＦ電力増幅器１１１の入力インピーダンスとＤＣＳ１８００およびＰＣＳ１９００のＲＦ送信信号を増幅する第２ＲＦ電力増幅器１１２の入力インピーダンスとは、互いに異なっている。従って、図１では図示されていないが、ＲＦＩＣ１０の内部で第１ＲＦ電力増幅器１１１の入力を駆動するＥＧＳＭ・ＧＳＭ８５０ドライバー増幅器の出力インピーダンスと第２ＲＦ電力増幅器１１２の入力を駆動するＤＣＳ・ＰＣＳドライバー増幅器の出力インピーダンスとは、互いに異なるものとなる。従って、これらの５個のＲＦ電力増幅器１１１、１１２、１２２０、１２２１、１２２２は、ＲＦＩＣ１０の外部部品で構成されるものとなり、ＲＦＩＣ１０の外部端子数が大きいと言う問題が明らかとされた。
【００３８】
従って、本発明者等は図１に示すＲＦＩＣ１０の外部端子数が大きいと言う問題を解決するために、前記特許文献１に記載された複数の基本周波数バンドに適合した負荷インピーダンスを与えるインピーダンス整合回路をＲＦＩＣ１０に内蔵することを考えた。
【００３９】
しかし、インピーダンス整合回路をスイッチングするためのスイッチ素子としてのＰＩＮダイオードは、ＲＦＩＣの外部のディスクリート部品で構成できるが、ＲＦＩＣ内部には形成困難であることが判明した。Ｐ型半導体とＮ型半導体とが接合を介して接触する一般的なＰＮダイオードに対して、ＰＩＮダイオードではＩ型半導体と呼ばれる不純物濃度が極めて低い真性半導体を介してＰ型半導体とＮ型半導体とが接触するものである。その結果、一般的なＰＮダイオードと比較すると、オフ状態でのＰＩＮダイオードの端子間寄生容量が極めて小さく逆バイアス電圧の変化による寄生容量の変化も極めて小さいものである。しかし、ＰＩＮダイオードはＲＦＩＣ内部には形成困難であるために、前記特許文献１に記載のＰＩＮダイオード使用のインピーダンス整合回路をＲＦＩＣ１０に集積化することは困難であった。
【００４０】
さらにオン状態でのＰＩＮダイオードの端子間直列抵抗は、ＲＦ送信時には送信電力の損出によって電力効率の低下を生じると伴にＲＦ受信時には端子間直列抵抗での熱雑音によって低雑音受信が困難となると言う問題を生じることも明らかとされた。
【００４１】
次に、本発明者等は図１に示すＲＦＩＣ１０の外部端子数が大きいと言う問題を解決するために、前記非特許文献２に記載の強誘電体物質からなるチューナブル容量をＲＦＩＣ１０に内蔵することを考えた。
【００４２】
しかし、チューナブル容量を構成するバリゥム・ストロンチュウム・チタネート(ＢＳＴ)等の強誘電体物質はＲＦＩＣの半導体製造プロセスでの汚染の原因となるとの危惧により、強誘電体物質からなるチューナブル容量をＲＦＩＣ１０に集積化することが困難であることが判明した。
【００４３】
本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。
【００４４】
従って、本発明の目的とするところは、集積化が容易であると伴に複数の周波数バンドに適合するインピーダンス整合回路を含む半導体集積回路を提供することにある。
【００４５】
また、本発明の他の目的とするところは、ＲＦ送信時の送信電力の損出を低減して電力効率を改善することにある。更にまた本発明の他の目的とするところは、ＲＦ受信時の熱雑音を低減して低雑音受信を可能とすることにある。
【００４６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００４７】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【００４８】
すなわち、本発明の代表的な半導体集積回路は、外部接続端子(ＯＵＴ、／ＯＵＴ)と、第１増幅器(１０７７)と、第２増幅器(１０７８)と、第１整合回路(１０９１)と、第２整合回路(１０９２)とを具備する。
【００４９】
前記第１増幅器(１０７７)は第１周波数を有する第１入力信号(Ｖin1)を増幅して、前記第２増幅器(１０７８)は第２周波数を有する第２入力信号(Ｖin2)を増幅する。
【００５０】
前記第１と第２の整合回路(１０９１、１０９２)は、前記第１と第２増幅器からの第１と第２の出力信号を前記外部接続端子にそれぞれ供給する。前記外部接続端子には、前記第１と第２の出力信号が供給可能な外部回路(１２４)が接続可能である。前記第１と第２の整合回路(１０９１、１０９２)は、第１と第２のリアクタンス素子(Ｌs1、Ｌs2)をそれぞれ含む。それによって、前記第１と第２の整合回路(１０９１、１０９２)の出力インピーダンス(Ｚout)と、前記外部回路(１２４)の入力インピーダンス(Ｚin)との整合が可能である。
【００５１】
前記第１入力信号の送信時には前記第１と第２増幅器の一方と他方とはそれぞれ活性化状態と非活性化状態に制御され、前記第２入力信号の送信時に制御状態は反転される(図２参照)。
【発明の効果】
【００５２】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。すなわち、集積化が容易であると伴に複数の周波数バンドに適合するインピーダンス整合回路を含む半導体集積回路を提供することができる。
【発明を実施するための最良の形態】
【００５３】
《代表的な実施の形態》
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００５４】
〔１〕本発明の代表的な実施の形態による半導体集積回路は、外部接続端子(ＯＵＴ、／ＯＵＴ)と、第１増幅器(１０７７)と、第２増幅器(１０７８)と、第１整合回路(１０９１)と、第２整合回路(１０９２)とを具備する。
【００５５】
前記第１増幅器(１０７７)は第１周波数を有する第１入力信号(Ｖin1)を増幅して第１出力信号を形成することが可能であり、前記第２増幅器(１０７８)は前記第１周波数よりも高い第２周波数を有する第２入力信号(Ｖin2)を増幅して第２出力信号を形成することが可能である。
【００５６】
前記第１整合回路(１０９１)は前記第１増幅器から供給される前記第１出力信号を前記外部接続端子に供給することが可能であり、前記第２整合回路(１０９２)は前記第２増幅器から供給される前記第２出力信号を前記外部接続端子に供給することが可能である。
【００５７】
前記外部接続端子には、前記第１出力信号と前記第２出力信号とが供給可能な外部回路(１２４)が前記半導体集積回路の外部で接続可能である。
【００５８】
前記第１整合回路(１０９１)は、第１リアクタンス素子(Ｌs1、Ｌo1)を少なくとも含む(図２、図６参照)。それによって、前記第１周波数の前記第１出力信号を前記外部接続端子に供給する前記第１整合回路の出力インピーダンス(Ｚout)は、前記第１周波数の前記第１出力信号が供給される前記外部回路(１２４)の入力インピーダンス(Ｚin)との整合が可能である(図４(Ａ)、図７(Ａ)参照)。
【００５９】
前記第２整合回路(１０９２)は、第２リアクタンス素子(Ｌs2、Ｌo2)を少なくとも含む(図２、図６参照)。それによって、前記第２周波数の前記第２出力信号を前記外部接続端子に供給する前記第２整合回路の出力インピーダンス(Ｚout)は、前記第２周波数の前記第２出力信号が供給される前記外部回路(１２４)の入力インピーダンス(Ｚin)との整合が可能である(図４(Ｂ)、図７(Ｂ)参照)。
【００６０】
前記第１増幅器が活性化されることによって前記第１増幅器が前記第１周波数の前記第１出力信号を前記第１整合回路と前記外部接続端子とを介して前記外部回路に供給する際には、前記第２増幅器は非活性化されるものである。
【００６１】
前記第２増幅器が活性化されることによって前記第２増幅器が前記第２周波数の前記第２出力信号を前記第２整合回路と前記外部接続端子とを介して前記外部回路に供給する際には、前記第１増幅器は非活性化されるものである(図２、図６参照)。
【００６２】
前記実施の形態によれば、前記第１整合回路の前記第１リアクタンス素子と前記第２整合回路の前記第２リアクタンス素子とは容易に集積化されることができるので、集積化が容易であると伴に複数の周波数バンドに適合するインピーダンス整合回路を含む半導体集積回路を提供することができる。
【００６３】
また、前記実施の形態によれば、第１周波数でのインピーダンス整合と第２周波数でのインピーダンス整合の切り換えは、前記第１増幅器と前記第２増幅器との活性化・非活性化の切り換えによって実行される。従って、ＲＦ送信時の送信電力の損出を低減して電力効率を改善することができる。
【００６４】
好適な実施の形態では、前記第１整合回路(１０９１)の前記第１リアクタンス素子(Ｌs1)は前記第１増幅器の出力端子と前記外部接続端子との間に接続され、前記第２整合回路(１０９２)の前記第２リアクタンス素子(Ｌs2)は前記第２増幅器の出力端子と前記外部接続端子との間に接続されている。前記第１整合回路と前記第２整合回路とは前記外部接続端子(ＯＵＴ、／ＯＵＴ)に接続された出力回路(１０９０)を共有する。前記出力回路は、前記外部接続端子に接続された第３リアクタンス素子(Ｃp)を少なくとも含む(図２参照)。
【００６５】
より好適な実施の形態では、前記第１整合回路の前記第１リアクタンス素子と前記第２整合回路の前記第２リアクタンス素子とはインダクターであり、前記出力回路の前記第３リアクタンス素子は容量またはインダクターである(図２参照)。
【００６６】
他のより好適な実施の形態では、前記出力回路の前記第３リアクタンス素子は制御信号(Ｃp_Ｃnt)によって制御可能である(図２参照)。
【００６７】
他の好適な実施の形態では、前記第１整合回路(１０９１)の前記第１リアクタンス素子(Ｌo1)は前記第１増幅器の出力端子に接続され、前記第２整合回路(１０９２)の前記第２リアクタンス素子(Ｌo2)は前記第２増幅器の出力端子に接続されている。前記第１整合回路(１０９１)は、前記第１増幅器の前記出力端子と前記外部接続端子との間に接続された第３リアクタンス素子(Ｃs1、Ｌs1)を含む。前記第２整合回路(１０９２)は、前記第２増幅器の前記出力端子と前記外部接続端子との間に接続された第４リアクタンス素子(Ｃs2、Ｌs2)を含み、前記出力回路は前記外部接続端子に接続された第５リアクタンス素子(Ｃp、Ｌp)を含む(図６、図８、図１４、図１６参照)。
【００６８】
より好適な実施の形態では、前記第１整合回路の前記第１リアクタンス素子(Ｌo1)と前記第２整合回路の前記第２リアクタンス素子(Ｌo2)とはインダクターであり、前記第１整合回路の前記第３リアクタンス素子(Ｃs1)と前記第２整合回路の前記第４リアクタンス素子(Ｃs2)とは容量であり、前記出力回路の前記第５リアクタンス素子は容量またはインダクター(Ｃp、Ｌp)である(図６、図８参照)。
【００６９】
他のより好適な実施の形態では、前記第１整合回路の前記第１リアクタンス素子(Ｌo1)と前記第２整合回路の前記第２リアクタンス素子(Ｌo2)とはインダクターであり、前記第１整合回路の前記第３リアクタンス素子(Ｌs1)と前記第２整合回路の前記第４リアクタンス素子(Ｌs2)とは他のインダクターである(図１４、図１６参照)。
【００７０】
具体的な実施の形態では、前記第１増幅器(１０７７)と前記第２増幅器(１０７８)とはＲＦ周波数である前記第１周波数を有する前記第１入力信号(Ｖin1)と前記第２周波数を有する前記２入力信号(Ｖin2)とをそれぞれ増幅するドライバー増幅器である。
【００７１】
より具体的な実施の形態では、前記ドライバー増幅器である前記第１増幅器と前記第２増幅器とはＲＦ送信機のＲＦ電力増幅器(１２３)を駆動するものである。
【００７２】
〔２〕本発明の別の観点の代表的な実施の形態による半導体集積回路は、外部接続端子(ＩＮ、／ＩＮ)と、第１増幅器(２０７７)と、第２増幅器(２０７８)と、第１整合回路(２０９１)と、第２整合回路(２０９２)とを具備する。
【００７３】
前記第１増幅器(２０７７)は第１周波数を有する第１入力信号(Ｖin1)を増幅して第１出力信号を形成することが可能であり、前記第２増幅器(２０７８)は前記第１周波数よりも高い第２周波数を有する第２入力信号(Ｖin2)を増幅して第２出力信号を形成することが可能である。
【００７４】
前記第１整合回路(２０９１)は、前記外部接続端子から供給される前記第１周波数を有する前記第１入力信号(Ｖin1)を前記第１増幅器(２０７７)の入力端子に供給ことが可能である。前記第２整合回路(２０９２)は前記外部接続端子から供給される前記第２周波数を有する前記第２入力信号(Ｖin2)を前記第２増幅器(２０７８)の入力端子に供給することが可能である。
【００７５】
前記外部接続端子(ＩＮ、／ＩＮ)には、前記第１入力信号と前記第２入力信号とを供給可能な外部回路(２２４)が前記半導体集積回路の外部で接続可能である。
【００７６】
前記第１整合回路(２０９１)は、第１リアクタンス素子(Ｌs1、Ｌo1)を少なくとも含む(図１７、図１９、図２１、図２２、図２４、図２５、図２７参照)。それによって、前記第１周波数の前記第１入力信号が供給される前記第１整合回路の入力インピーダンス(Ｚin)は、前記第１周波数の前記第１出力信号を前記外部接続端子に供給する前記外部回路(１２４)の出力インピーダンス(Ｚout)との整合が可能である(図２０(Ａ)、図２３(Ａ)、図２６(Ａ)参照)。
【００７７】
前記第２整合回路(１０９２)は、第２リアクタンス素子(Ｌs2、Ｌo2)を少なくとも含む((図１７、図１９、図２１図５、図２４、図２５、図２７参照)。それによって、前記第２周波数の前記第２入力信号が供給される前記第２整合回路の入力インピーダンス(Ｚin)は、前記第２周波数の前記第２出力信号を前記外部接続端子に供給する前記外部回路(１２４) の出力インピーダンス(Ｚout)との整合が可能である(図２０(Ａ)、図２３(Ａ)、図２６(Ａ)参照)。
【００７８】
前記第１増幅器が活性化されることによって前記外部回路から前記外部接続端子と前記第１整合回路とを介して供給される前記第１周波数の前記第１入力信号を前記第１増幅器が増幅する際には、前記第２増幅器は非活性化されるものである。
【００７９】
前記第２増幅器が活性化されることによって前記外部回路から前記外部接続端子と前記第２整合回路とを介して供給される前記第２周波数の前記第２入力信号を前記第２増幅器が増幅する際には、前記第１増幅器は非活性化されるものである(図１７、図１９、図２１、図２２、図２４、図２５、図２７参照)。
【００８０】
前記実施の形態によれば、前記第１整合回路の前記第１リアクタンス素子と前記第２整合回路の前記第２リアクタンス素子とは容易に集積化されることができるので、集積化が容易であると伴に複数の周波数バンドに適合するインピーダンス整合回路を含む半導体集積回路を提供することができる。
【００８１】
また、前記実施の形態によれば、第１周波数でのインピーダンス整合と第２周波数でのインピーダンス整合の切り換えは、前記第１増幅器と前記第２増幅器との活性化・非活性化の切り換えによって実行される。従って、ＲＦ受信時の熱雑音を低減して低雑音受信を可能とすることができる。
【００８２】
好適な実施の形態では、前記第１整合回路(２０９１)の前記第１リアクタンス素子(Ｌs1)は前記外部接続端子と前記第１増幅器の前記入力端子との間に接続され、前記第２整合回路(２０９２)の前記第２リアクタンス素子(Ｌs2)は前記外部接続端子と前記第２増幅器の前記入力端子との間に接続されている。前記第１整合回路と前記第２整合回路とは前記外部接続端子(ＩＮ、／ＩＮ)に接続された入力回路(２０９０)を共有する。前記入力回路は、前記外部接続端子に接続された第３リアクタンス素子(Ｃin、Ｌin)を少なくとも含む(図１７、図１９、図２１、図２２、図２４、図２５、図２７参照)。
【００８３】
より好適な実施の形態では、前記第１整合回路の前記第１リアクタンス素子と前記第２整合回路の前記第２リアクタンス素子とはインダクターであり、前記入力回路の前記第３リアクタンス素子は容量またはインダクター(Ｃin、Ｌin)である(図１７、図１９、図２１、図２２、図２４、図２５、図２７参照)。
【００８４】
他のより好適な実施の形態では、前記入力回路の前記第３リアクタンス素子との少なくとも１つの素子のリアクタンスは制御信号(Ｃin_Ｃnt、Ｌin_Ｃnt)によって制御可能である(図１７、図１９、図２１、図２２、図２４、図２５、図２７参照)。
【００８５】
他の好適な実施の形態では、前記第１整合回路(２０９１)の前記第１リアクタンス素子(Ｌo1)は前記第１増幅器の前記入力端子に接続され、前記第２整合回路(２０９２)の前記第２リアクタンス素子(Ｌo2)は前記第２増幅器の前記入力端子に接続されている。前記第１整合回路(２０９１)は、前記第１増幅器の前記入力端子と前記外部接続端子との間に接続された第３リアクタンス素子(Ｌs1、Ｃs1)を含む。前記第２整合回路(２０９２)は、前記第２増幅器の前記入力端子と前記外部接続端子との間に接続された第４リアクタンス素子(Ｌs2、Ｃs2)を含み、前記入力回路の前記外部接続端子に接続された第５リアクタンス素子(Ｃin、Ｌin)を含む(図１７、図１９、図２１、図２２、図２４、図２５、図２７参照)。
【００８６】
より好適な実施の形態では、前記第１整合回路の前記第１リアクタンス素子(Ｌo1)と前記第２整合回路の前記第２リアクタンス素子(Ｌo2)とはインダクターであり、前記第１整合回路の前記第３リアクタンス素子(Ｌs1)と前記第２整合回路の前記第４リアクタンス素子(Ｌs2)とは他のインダクターである(図２２、図２４参照)。
【００８７】
他のより好適な実施の形態では、前記第１整合回路の前記第１リアクタンス素子(Ｌo1)と前記第２整合回路の前記第２リアクタンス素子(Ｌo2)とはインダクターであり、前記第１整合回路の前記第３リアクタンス素子(Ｃs1)と前記第２整合回路の前記第４リアクタンス素子(Ｃs2)とは容量であり、前記入力回路の前記第５リアクタンス素子は容量またはインダクター(Ｃin、Ｌin)である(図２５、図２７参照)。
【００８８】
具体的な実施の形態では、前記第１増幅器(２０７７)と前記第２増幅器(２０７８)とはＲＦ周波数である前記第１周波数を有する前記第１入力信号(Ｖin1)と前記第２周波数を有する前記２入力信号(Ｖin2)とをそれぞれ増幅する低雑音増幅器である。
【００８９】
より具体的な実施の形態では、前記低雑音増幅器である前記第１増幅器と前記第２増幅器とはＲＦ受信機のアンテナ(１４)で受信された前記第１入力信号(Ｖin1)と前記第２入力信号(Ｖin2)とをそれぞれ増幅するものである。
【００９０】
〔３〕本発明の更に別の観点の代表的な実施の形態による半導体集積回路は、外部入力接続端子(ＩＮ、／ＩＮ)と、第１入力増幅器(２０７７)と、第２入力増幅器(２０７８)と、第１入力整合回路(２０９１)と、第２入力整合回路(２０９２)とを具備する(図１７参照)。
【００９１】
前記半導体集積回路は、外部出力接続端子(ＯＵＴ、／ＯＵＴ)と、第１出力増幅器(１０７７)と、第２出力増幅器(１０７８)と、第１出力整合回路(１０９１)と、第２出力整合回路(１０９２)とを更に具備する(図２参照)。
【００９２】
前記第１入力増幅器(２０７７)は第１入力周波数を有する第１受信入力信号(Ｖin1)を増幅して第１受信出力信号を形成することが可能であり、前記第２入力増幅器(２０７８)は前記第１入力周波数よりも高い第２入力周波数を有する第２受信入力信号(Ｖin2)を増幅して第２受信出力信号を形成することが可能である(図１７参照)。
【００９３】
前記第１入力整合回路(２０９１)は、前記外部入力接続端子から供給される前記第１入力周波数を有する前記第１受信入力信号(Ｖin1)を前記第１入力増幅器(２０７７)の入力端子に供給ことが可能である。前記第２入力整合回路(２０９２)は、前記外部入力接続端子から供給される前記第２入力周波数を有する前記第２受信入力信号(Ｖin2)を前記第２入力増幅器(２０７８)の入力端子に供給することが可能である(図１７参照)。
【００９４】
前記外部入力接続端子(ＩＮ、／ＩＮ)には、前記第１受信入力信号と前記第２受信入力信号とを供給可能な外部入力回路(２２４)が前記半導体集積回路の外部で接続可能である。
【００９５】
前記第１入力整合回路(２０９１)は、第１入力リアクタンス素子(Ｌs1、Ｌo1)を少なくとも含む(図１７、図１９、図２１、図２２、図２４、図２５、図２７参照)。それによって、前記第１入力周波数の前記第１受信入力信号が供給される前記第１入力整合回路の入力インピーダンス(Ｚin)は、前記第１入力周波数の前記第１受信出力信号を前記外部入力接続端子に供給する前記外部入力回路(１２４)の出力インピーダンス(Ｚout)との整合が可能である(図２０(Ａ)、図２３(Ａ)、図２６(Ａ)参照)。
【００９６】
前記第２入力整合回路(２０９２)は、第２入力リアクタンス素子(Ｌs2、Ｌo2)を少なくとも含む(図１７、図１９、図２１、図２２、図２４、図２５、図２７参照)。それによって、前記第２入力周波数の前記第２受信入力信号が供給される前記第２入力整合回路の入力インピーダンス(Ｚin)は、前記第２入力周波数の前記第２受信出力信号を前記外部入力接続端子に供給する前記外部入力回路(１２４) の出力インピーダンス(Ｚout)との整合が可能である(図２０(Ｂ)、図２３(Ｂ)、図２６(Ｂ)参照)。
【００９７】
前記第１入力増幅器が活性化されることによって前記外部入力回路から前記第１入力整合回路と前記外部入力接続端子とを介して供給される前記第１周波数の前記第１受信入力信号を前記第１入力増幅器が増幅する際には、前記第２入力増幅器は非活性化されるものである。
【００９８】
前記第２入力増幅器が活性化されることによって前記外部入力回路から前記第２入力整合回路と前記外部入力接続端子とを介して供給される前記第２周波数の前記第２受信入力信号を前記第２入力増幅器が増幅する際には、前記第１入力増幅器は非活性化されるものである(図１７、図１９、図２１、図２２、図２４、図２５、図２７参照)。
【００９９】
前記第１出力増幅器(１０７７)は第１出力周波数を有する第１送信入力信号(Ｖin1)を増幅して第１送信出力信号を形成することが可能であり、前記第２増幅器(１０７８)は前記第１出力周波数よりも高い第２出力周波数を有する第２送信入力信号(Ｖin2)を増幅して第２送信出力信号を形成することが可能である。
【０１００】
前記第１出力整合回路(１０９１)は前記第１出力増幅器から供給される前記第１送信出力信号を前記外部出力接続端子に供給することが可能であり、前記第２出力整合回路(１０９２)は前記第２出力増幅器から供給される前記第２送信出力信号を前記外部出力接続端子に供給することが可能である。
【０１０１】
前記外部出力接続端子には、前記第１送信出力信号と前記第２送信出力信号とが供給可能な外部出力回路(１２４)が前記半導体集積回路の外部で接続可能である(図２参照)。
【０１０２】
前記第１出力整合回路(１０９１)は、第１出力リアクタンス素子(Ｌs1、Ｌo1)を少なくとも含む(図２、図５参照)。それによって、前記第１出力周波数の前記第１送信出力信号を前記外部出力接続端子に供給する前記第１出力整合回路の出力インピーダンス(Ｚout)は、前記第１出力周波数の前記第１送信出力信号が供給される前記外部出力回路(１２４)の入力インピーダンス(Ｚin)との整合が可能である(図４(Ａ)、図７(Ａ)参照)。
【０１０３】
前記第２出力整合回路(１０９２)は、第２出力リアクタンス素子(Ｌs2、Ｌo2)を少なくとも含む(図２、図５参照)。それによって、前記第２出力周波数の前記第２送信出力信号を前記外部出力接続端子に供給する前記第２出力整合回路の出力インピーダンス(Ｚout)は、前記第２出力周波数の前記第２送信出力信号が供給される前記外部出力回路(１２４)の入力インピーダンス(Ｚin)との整合が可能である(図４(Ｂ)、図７(Ｂ)参照)。
【０１０４】
前記第１出力増幅器が活性化されることによって前記第１出力増幅器が前記第１出力周波数の前記第１送信出力信号を前記第１出力整合回路と前記外部出力接続端子とを介して前記外部出力回路に供給する際には、前記第２出力増幅器は非活性化されるものである。
【０１０５】
前記第２出力増幅器が活性化されることによって前記第２出力増幅器が前記第２出力周波数の前記第２送信出力信号を前記第２出力整合回路と前記外部出力接続端子とを介して前記外部出力回路に供給する際には、前記第１出力増幅器は非活性化されるものである(図２、図５参照)。
【０１０６】
好適な実施の形態では、前記第１入力整合回路(２０９１)の前記第１入力リアクタンス素子(Ｌs1、Lo1)は前記外部入力接続端子と前記第１入力増幅器の前記入力端子との間に接続され、前記第２入力整合回路(２０９２)の前記第２入力リアクタンス素子(Ｌs2、Lo2)は前記外部入力接続端子と前記第２入力増幅器の前記入力端子との間に接続されている。前記第１入力整合回路と前記第２入力整合回路とは前記外部入力接続端子(ＩＮ、／ＩＮ)に接続された入力回路(２０９０)を共有する。前記入力回路は、前記外部入力接続端子に接続された第３入力リアクタンス素子(Ｃin、Ｌin)を少なくとも含む(図１７、図１９、図２１、図２２、図２４、図２５、図２７参照)。
【０１０７】
前記第１出力整合回路(１０９１)の前記第１出力リアクタンス素子(Ｌs1)は前記第１出力増幅器の出力端子と前記外部出力接続端子との間に接続され、前記第２出力整合回路(１０９２)の前記第２出力リアクタンス素子(Ｌs2)は前記第２出力増幅器の出力端子と前記外部出力部接続端子との間に接続されている。前記第１出力整合回路と前記第２出力整合回路とは前記外部出力接続端子(ＯＵＴ、／ＯＵＴ)に接続された出力回路(１０９０)を共有する。前記出力回路は、前記外部出力接続端子に接続された第３出力リアクタンス素子(Ｃp、Ｌp)を少なくとも含む(図２、図５、図６、図８、図１２参照)。
【０１０８】
他の好適な実施の形態では、前記第１入力整合回路(２０９１)の前記第１入力リアクタンス素子(Ｌo1)は前記第１入力増幅器の前記入力端子に接続され、前記第２入力整合回路(２０９２)の前記第２入力リアクタンス素子(Ｌo2)は前記第２入力増幅器の前記入力端子に接続されている。前記第１入力整合回路(２０９１)は、前記第１入力増幅器の前記入力端子と前記外部入力接続端子との間に接続された第３入力リアクタンス素子(Ｌs1、Ｃs1)を含む。前記第２入力整合回路(２０９２)は、前記第２入力増幅器の前記入力端子と前記外部入力接続端子との間に接続された第４入力リアクタンス素子(Ｌs2、Ｃs2)を含む(図２２、図２４、図２５、図２７参照)。
【０１０９】
前記第１出力整合回路(１０９１)の前記第１出力リアクタンス素子(Ｌo1)は前記第１出力増幅器の出力端子に接続され、前記第２出力整合回路(１０９２)の前記第２出力リアクタンス素子(Ｌo2)は前記第２出力増幅器の出力端子に接続されている。前記第１出力整合回路(１０９１)は、前記第１出力増幅器の前記出力端子と前記外部出力接続端子との間に接続された第３出力リアクタンス素子(Ｃs1、Ｌs1)を含む。前記第２出力整合回路(１０９２)は、前記第２出力増幅器の前記出力端子と前記外部出力接続端子との間に接続された第４出力リアクタンス素子(Ｃs2、Ｌs2)を含む(図６、図８、図１４、図１６参照)。
【０１１０】
《実施の形態の説明》
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【０１１１】
《複数のドライバー増幅器を内蔵するＲＦＩＣ》
図２は、複数の周波数バンドのＲＦ送信信号を出力する単一のＲＦ電力増幅器を駆動する複数のドライバー増幅器を集積化した本発明の実施の形態によるＲＦＩＣ(１０)の構成を示す図である。
【０１１２】
図２に示すＲＦＩＣ(１０)は、第１ドライバー増幅器１０７７、第２ドライバー増幅器１０７８、第１出力整合回路１０９１と第２出力整合回路１０９２とを含む出力整合回路Ｚxyとから構成されている。また、出力整合回路Ｚxyの第１出力整合回路１０９１と第２出力整合回路１０９２とは、出力回路１０９０を共有している。
【０１１３】
図２に示すＲＦＩＣ(１０)に接続された単一のＲＦ電力増幅器１２３は、ローバンド(ＬＢ)の第１周波数ｆ１の第１ＲＦ送信信号Ｖin1とハイバンド(ＨＢ)の第２周波数ｆ２の第２ＲＦ送信信号Ｖin2とを携帯電話端末のアンテナ１４に出力する。単一のＲＦ電力増幅器１２３のＲＦ信号入力端子には、入力整合回路１２４のＲＦ信号出力端子が接続されている。単一のＲＦ電力増幅器１２３による第１周波数ｆ１の第１ＲＦ送信信号の出力時の入力整合回路１２４の入力インピーダンスＺinと単一のＲＦ電力増幅器１２３による第２周波数ｆ２の第２ＲＦ送信信号の出力時の入力整合回路１２４の入力インピーダンスＺinとは、異なっている。
【０１１４】
単一のＲＦ電力増幅器１２３が第１周波数ｆ１の第１ＲＦ送信信号Ｖin1を出力する時には、ローバンド(ＬＢ)の第１周波数ｆ１の第１ＲＦ送信信号Ｖin1がＲＦ信号入力端子に供給される第１ドライバー増幅器１０７７が、ハイレベルの第１制御信号ＤＡ1_Cntによって活性化される。この時には、ハイバンド(ＨＢ)の第２周波数ｆ２の第２ＲＦ送信信号Ｖin2がＲＦ信号入力端子に供給される第２ドライバー増幅器１０７８が、ローレベルの第２制御信号ＤＡ2_Cntによって非活性化される。
【０１１５】
単一のＲＦ電力増幅器１２３が第２周波数ｆ２の第２ＲＦ送信信号Ｖin2を出力する時には、ハイバンド(ＨＢ)の第２周波数ｆ２の第２ＲＦ送信信号Ｖin2がＲＦ信号入力端子に供給される第２ドライバー増幅器１０７８が、ハイレベルの第２制御信号ＤＡ2_Cntによって活性化される。この時には、ローバンド(ＬＢ)の第１周波数ｆ１の第１ＲＦ送信信号Ｖin1がＲＦ信号入力端子に供給される第１ドライバー増幅器１０７７が、ローレベルの第１制御信号ＤＡ1_Cntによって非活性化される。
【０１１６】
ローバンド(ＬＢ)の第１周波数ｆ１の第１ＲＦ送信信号Ｖin1がＲＦ信号入力端子に供給される第１ドライバー増幅器１０７７のＲＦ信号出力端子と入力整合回路１２４のＲＦ信号入力端子との間には、第１出力整合回路１０９１が接続されている。ハイバンド(ＨＢ)の第２周波数ｆ２の第２ＲＦ送信信号Ｖin2がＲＦ信号入力端子に供給される第２ドライバー増幅器１０７８のＲＦ信号出力端子と入力整合回路１２４のＲＦ信号入力端子との間には、第２出力整合回路１０９２が接続されている。
【０１１７】
第１出力整合回路１０９１は２個の第１インダクターＬs1を含み、第２出力整合回路１０９２も２個の第２インダクターＬs2を含んでいる。また、第１出力整合回路１０９１のＲＦ相補信号入力端子は第１ドライバー増幅器１０７７のＲＦ相補信号出力端子に接続され、第２出力整合回路１０９２のＲＦ相補信号入力端子は第２ドライバー増幅器１０７８のＲＦ相補信号出力端子に接続されている。また、第１出力整合回路１０９１のＲＦ相補信号出力端子と第２出力整合回路１０９２のＲＦ相補信号出力端子とは、共有された出力回路１０９０を介して入力整合回路１２４のＲＦ相補信号入力端子に共通に接続されている。
【０１１８】
すなわち、第１出力整合回路１０９１で一方の第１インダクターＬs1の一端と他方の第１インダクターＬs1の一端とは、第１出力整合回路１０９１のＲＦ相補信号入力端子として機能する一方、第１ドライバー増幅器１０７７の非反転出力端子と反転出力端子とにそれぞれ接続されている。第１出力整合回路１０９１で一方の第１インダクターＬs1の他端と他方の第１インダクターＬs1の他端とは、第１出力整合回路１０９１のＲＦ相補信号出力端子ＯＵＴ、／ＯＵＴとして機能する一方、入力整合回路１２４のＲＦ相補信号入力端子に接続されている。第２出力整合回路１０９２で一方の第２インダクターＬs2の一端と他方の第２インダクターＬs2の一端とは、第２出力整合回路１０９２のＲＦ相補信号入力端子として機能する一方、第２ドライバー増幅器１０７８の非反転出力端子と反転出力端子とにそれぞれ接続されている。第２出力整合回路１０９２で一方の第２インダクターＬs2の他端と他方の第２インダクターＬs2の他端とは、第２出力整合回路１０９２のＲＦ相補信号出力端子ＯＵＴ、／ＯＵＴとして機能する一方、入力整合回路１２４のＲＦ相補信号入力端子に接続されている。
【０１１９】
図２において、Ｚoutは第１出力整合回路１０９１と第２出力整合回路１０９２との出力インピーダンスであり、Ｚda1(out)は第１ドライバー増幅器１０７７の出力インピーダンスであり、Ｚda2(out)は第２ドライバー増幅器１０７８の出力インピーダンスである。また、出力回路１０９０の容量Ｃpのキャパシタンスは、制御信号Ｃp_Cntによって制御可能とされている。
【０１２０】
図３は、図２に示すＲＦＩＣ(１０)において、ローバンド(ＬＢ)の第１周波数ｆ１の第１ＲＦ送信信号を増幅する第１ドライバー増幅器１０７７が活性化され、ハイバンド(ＨＢ)の第２周波数ｆ２の第２ＲＦ送信信号を増幅する第２ドライバー増幅器１０７８が非活性化される場合の等価回路の構成を示す図である。尚、この場合には、単一のＲＦ電力増幅器１２３が、ローバンド(ＬＢ)の第１周波数ｆ１の第１ＲＦ送信信号を出力するものである。
【０１２１】
この場合には、非活性化に制御された第２ドライバー増幅器１０７８の出力インピーダンスＺda2(out)も、第１ドライバー増幅器１０７７の出力信号に対する負荷となる。非活性化に制御された第２ドライバー増幅器１０７８の出力インピーダンスＺda2(out)は、出力容量Co2から構成されている。
【０１２２】
図４は、図３に示すＲＦＩＣにおいて、単一のＲＦ電力増幅器１２３による第１または第２のＲＦ送信信号の出力時の入力整合回路１２４の入力インピーダンスＺinと第１または第２の出力整合回路１０９１、１０９２の出力インピーダンスＺoutとのマッチング(整合)の状態を解析したスミスチャートを示す図である。
【０１２３】
すなわち、図４(Ａ)は、単一のＲＦ電力増幅器１２３によるローバンド(ＬＢ)の第１周波数ｆ１の第１ＲＦ送信信号の出力時の入力整合回路１２４の入力インピーダンスＺinと第１出力整合回路１０９１の出力インピーダンスＺoutとのマッチング(整合)の状態を解析したスミスチャートを示す図である。また、図４(Ｂ)は、単一のＲＦ電力増幅器１２３によるハイバンド(ＨＢ)の第２周波数ｆ２の第２ＲＦ送信信号の出力時の入力整合回路１２４の入力インピーダンスＺinと第２出力整合回路１０９２の出力インピーダンスＺoutとのマッチング(整合)の状態を解析したスミスチャートを示す図である。尚、図４(Ａ)および(Ｂ)のスミスチャートは、５０オームのアンテナ１４の負荷インピーダンスの割算によって正規化されたものである。
【０１２４】
図４(Ａ)のスミスチャートのスタート・ポイントは、第１ドライバー増幅器１０７７の比較的大きな出力インピーダンスＺda1(out)であって、例えば出力インピーダンスＺda1(out)の正規化した値は略０．２−ｊ・０．５となっている。次に、第１ドライバー増幅器１０７７の非反転出力端子と反転出力端子とに、第１出力整合回路１０９１の比較的大きなインダクタンスの２個の第１インダクターＬs1の一端が接続されている。従って、スタート・ポイントＺda1(out)から０．２定抵抗円上を右回りの軌跡で、インピーダンスが比較的大きく移動する。その結果、第１移動先ポイントＺ１の正規化した値は、例えば０．２＋ｊ・０．４となる。
【０１２５】
次に、第１出力整合回路１０９１の２個の第１インダクターＬs1の他端には、第２出力整合回路１０９２の２個の第２インダクターＬs2と第２ドライバー増幅器１０７８の非反転出力端子、反転出力端子とが接続されている。非活性化に制御された第２ドライバー増幅器１０７８の出力インピーダンスＺda2(out)は、出力容量Co2と出力抵抗とから構成されている。すなわち、非活性化に制御された第２ドライバー増幅器１０７８の出力抵抗の抵抗値は、極めて大きくなっている。従って、第１出力整合回路１０９１の２個の第１インダクターＬs1の他端から第２出力整合回路１０９２と第２ドライバー増幅器１０７８とを見たインピーダンスＺcは、Ｚc＝ｊ(２ωＬs2−１／(ωＣo2))で与えられる。
【０１２６】
従って、このインピーダンスＺcによって、第１移動先ポイントＺ１から右回りの軌跡で、例えば正規化した値が０．２＋ｊ・０．５の第２移動先ポイントＺ２にインピーダンスが移動する。
【０１２７】
また、第１出力整合回路１０９１の２個の第１インダクターＬs1の他端には、最後に出力回路１０９０の比較的大きなキャパシタンスの容量Ｃpが接続されているので、第２移動先ポイントＺ２から右回りの軌跡で例えば正規化した略１．０＋ｊ・０．４の最終移動先ポイントにインピーダンスが移動する。
【０１２８】
この略１．０＋ｊ・０．４の最終移動先ポイントの第１出力整合回路１０９１の出力インピーダンスＺoutと略１．０−ｊ・０．４の入力整合回路１２４の比較的小さな入力インピーダンスＺinとが複素共役の関係となるように、上述のインピーダンスの移動量が設定される。すなわち、図４(Ａ)のスミスチャートのスタート・ポイントの第１ドライバー増幅器１０７７の出力インピーダンスＺda1(out)から第１移動先ポイントＺ１までのインピーダンスの移動量は、第１制御信号DA1_Cntによって第１ドライバー増幅器１０７７をオンさせることでそれに接続される第１出力整合回路１０９１の第１インダクターＬs1のインダクタンスの大きさで設定されることができる。第１移動先ポイントＺ１から第２移動先ポイントＺ２までのインピーダンスの移動量は、第２制御信号DA2_Cntによって、第２ドライバー増幅器１０７８をオフさせることで、それに接続される第２インダクターLs2と第２ドライバー増幅器１０７８の出力インピーダンスによって設定されることができる。第２移動先ポイントＺ２から最終移動先ポイントの比較的小さな出力インピーダンスＺoutまでのインピーダンスの移動量は、制御信号Ｃp_Cntによって制御可能とされる出力回路１０９０の容量Ｃpのキャパシタンスの大きさで設定されることができる。
【０１２９】
このようにして、単一のＲＦ電力増幅器１２３によるローバンド(ＬＢ)の第１ＲＦ送信信号の出力時には、図４(Ａ)のスミスチャートに示すように、入力整合回路１２４の比較的小さな入力インピーダンスＺinと第１出力整合回路１０９１の比較的小さな出力インピーダンスＺoutとの間で良好なマッチング(整合)を得ることができる。
【０１３０】
図４(Ｂ)のスミスチャートのスタート・ポイントは、第２ドライバー増幅器１０７８の比較的小さな出力インピーダンスＺda2(out)であって、例えば出力インピーダンスＺda2(out)の正規化した値は略０．２−ｊ・０．３となっている。次に、第２ドライバー増幅器１０７８の非反転出力端子と反転出力端子とに第２出力整合回路１０９２の比較的小さなインダクタンスの２個の第１インダクターＬs2の一端が接続されている。しかし、周波数が高いので、スタート・ポイントＺda2(out)から０．２定抵抗円上を右回りの軌跡でインピーダンスが比較的大きく移動する。その結果、第１移動先ポイントＺ１の正規化した値は、例えば０．２＋ｊ・０．５となる。
【０１３１】
次に、第２出力整合回路１０９２の２個の第２インダクターＬs2の他端には、第１出力整合回路１０９１の２個の第１インダクターＬs1と第１ドライバー増幅器１０７７の非反転出力端子、反転出力端子とが接続されている。非活性化に制御された第１ドライバー増幅器１０７７の出力インピーダンスＺda1(out)は、出力容量Co1と出力抵抗とから構成されている。また、非活性化に制御された第１ドライバー増幅器１０７７の出力抵抗の抵抗値は、極めて大きくなっている。従って、第２出力整合回路１０９２の２個の第２インダクターＬs2の他端から第１出力整合回路１０９１と第１ドライバー増幅器１０７７とを見たインピーダンスＺcは、Ｚc＝ｊ(２ωＬs1−１／(ωＣo1))で与えられる。
【０１３２】
従って、このインピーダンスＺcによって、第１移動先ポイントＺ１から右回りの軌跡で、例えば正規化した値が０．２＋ｊ・０．６の第２移動先ポイントＺ２にインピーダンスが移動する。
【０１３３】
また、第２出力整合回路１０９２の２個の第２インダクターＬs2の他端には、最後に出力回路１０９０の比較的小さなキャパシタンスの容量Ｃpが接続されているので、第２移動先ポイントＺ２から右回りの軌跡で例えば正規化した略１．０＋ｊ・０．８の最終移動先ポイントにインピーダンスが移動する。
【０１３４】
この略１．０＋ｊ・０．８の最終移動先ポイントの第１出力整合回路１０９１の出力インピーダンスＺoutと略１．０−ｊ・０．８の入力整合回路１２４の比較的大きな入力インピーダンスＺinとが複素共役の関係となるように、上述のインピーダンスの移動量が設定される。すなわち、図４(Ｂ)のスミスチャートのスタート・ポイントの第２ドライバー増幅器１０７８の出力インピーダンスＺda2(out)から第１移動先ポイントＺ１までのインピーダンスの移動量は、第２制御信号DA２_Cntによって第２ドライバー増幅器１０７８をオンさせることで、それに接続される第２出力整合回路１０９２の第２インダクターＬs2のインダクタンスの大きさで設定されることができる。第１移動先ポイントＺ１から第２移動先ポイントＺ２までのインピーダンスの移動量は、第１制御信号DA１_Cntによって、第１ドライバー増幅器１０７７をオフさせることで、それに接続される第１インダクターLs１と第１ドライバー増幅器１０７７の出力インピーダンスによって設定されることができる。第２移動先ポイントＺ２から最終移動先ポイントの比較的小さな出力インピーダンスＺoutまでのインピーダンスの移動量は、制御信号Ｃp_Cntによって制御可能とされる出力回路１０９０の容量Ｃpのキャパシタンスの大きさで設定されることができる。
【０１３５】
このようにして、単一のＲＦ電力増幅器１２３によるハイバンド(ＨＢ)の第２ＲＦ送信信号の出力時には、図４(Ｂ)のスミスチャートに示すように、入力整合回路１２４の比較的大きな入力インピーダンスＺinと第２整合回路１０９２の比較的大きな出力インピーダンスＺoutとの間で良好なマッチング(整合)を得ることができる。
【０１３６】
尚、出力インピーダンスＺcにより第１移動先ポイントＺ１から第２移動先ポイントＺ２までの移動量が大き過ぎるため出力回路１０９０の容量Ｃｐによるインピーダンス変換では、良好な出力マッチング(整合)が得られない場合がある。この場合には、図５に示すように出力回路１０９０のリアクタンス素子を容量CｐからインダクターＬpに置換することが有効である。すなわち、第１移動先ポイントＺ１から第２移動先ポイントＺ２までの移動量が大き過ぎるのは、ドライバー増幅器１０７７、１０７８の出力容量Ｃo1、Ｃo2が大き過ぎるためである。
【０１３７】
図５は、出力回路１０９０のインダクターＬpによるインピーダンス変換の手法により複数の周波数バンドのＲＦ送信信号を出力する単一のＲＦ電力増幅器を駆動する複数のドライバー増幅器を集積化した本発明の他の実施の形態によるＲＦＩＣ(１０)の構成を示す図である。図５の出力回路１０９０のインダクターＬpは、ドライバー増幅器１０７７、１０７８の大き過ぎる出力容量Ｃo1、Ｃo2によるインピーダンスの移動を補償する。すなわち、出力容量Ｃo1、Ｃo2が大き過ぎる場合には、図４(Ａ)または(Ｂ)のスミスチャートで最終移動先ポイントが定コンダクタンス円上を右回りで移動する際に出力インピーダンスＺoutを通過して入力インピーダンスＺinの付近まで移動することになる。図５の出力回路１０９０のインダクターＬpは、入力インピーダンスＺinの付近まで移動したインピーダンスから定コンダクタンス円上を左回りで移動して最終移動先ポイントを出力インピーダンスＺoutまで移動させることができる。このようにして、図５の出力回路１０９０のインダクターＬpによるインピーダンス変換の手法により、良好な出力マッチング(整合)を得ることができる。
【０１３８】
図６は、複数の周波数バンドのＲＦ送信信号を出力する単一のＲＦ電力増幅器を駆動する複数のドライバー増幅器を集積化した本発明の他の実施の形態によるＲＦＩＣ(１０)の構成を示す図である。
【０１３９】
図６は、ＲＦＩＣの第１ドライバー増幅器１０７７、第２ドライバー増幅器１０７８、第１インダクター回路１１００、第２インダクター回路１１０１、第１出力整合回路１０９１、第２出力整合回路１０９２、外部の入力整合回路１２４を使用して、図２のように単一のＲＦ電力増幅器１２３を駆動する様子を示す図である。
【０１４０】
また、図６に示す回路では、図２と同様に出力整合回路Ｚxyの第１出力整合回路１０９１と第２出力整合回路１０９２とは、出力回路１０９０を共有している。図２と同様に、図６に示す回路の出力回路１０９０の容量Ｃpのキャパシタンスは、制御信号Ｃp_Cntによって制御可能とされている。
【０１４１】
しかし図６に示す回路では、第１出力整合回路１０９１は２個の第１容量Ｃs1を含み、第２出力整合回路１０９２も２個の第１容量Ｃs2を含んでいる。図６に示す回路では、第１ドライバー増幅器１０７７の出力と第１出力整合回路１０９１の入力との間には、インダクターＬo1を含む第１インダクター回路１１００が接続されている。第２ドライバー増幅器１０７８の出力と第２出力整合回路１０９２の入力との間には、インダクターＬo2を含む第２インダクター回路１１０１が接続されている。図６に示す回路では、第１インダクター回路１１００のインダクターＬo1は制御信号Ｌo1_Ｃntにより制御可能とされ、第２インダクター回路１１０１のインダクターＬo2は制御信号Ｌo2_Ｃntにより制御可能とされている。
【０１４２】
図７は、図６に示すＲＦＩＣにおいて、単一のＲＦ電力増幅器による第１または第２のＲＦ送信信号の出力時の入力整合回路１２４の入力インピーダンスＺinと第１または第２の出力整合回路１０９１、１０９２の出力インピーダンスＺoutとのマッチング(整合)の状態を解析したスミスチャートを示す図である。
【０１４３】
すなわち、図７(Ａ)は、単一のＲＦ電力増幅器１２３によるローバンド(ＬＢ)の第１周波数ｆ１の第１ＲＦ送信信号の出力時の入力整合回路１２４の入力インピーダンスＺinと第１出力整合回路１０９１の出力インピーダンスＺoutとのマッチング(整合)の状態を解析したスミスチャートを示す図である。また、図７(Ｂ)は、単一のＲＦ電力増幅器１２３によるハイバンド(ＨＢ)の第２周波数ｆ２の第２ＲＦ送信信号の出力時の入力整合回路１２４の入力インピーダンスＺinと第２出力整合回路１０９２の出力インピーダンスＺoutとのマッチング(整合)の状態を解析したスミスチャートを示す図である。尚、図７(Ａ)および(Ｂ)のスミスチャートは、５０オームのアンテナ１４の負荷インピーダンスの割算によって正規化されたものである。
【０１４４】
図７(Ａ)のスミスチャートのスタート・ポイントは、第１制御信号DA1_Cntによって第１ドライバー増幅器１０７７をオンさせているので、その比較的大きな出力インピーダンスＺda1(out)である。例えば、出力インピーダンスＺda1(out)の正規化した値は、略０．２−ｊ・０．５となっている。次に、第１ドライバー増幅器１０７７の非反転出力端子と反転出力端子との間に、第１インダクター回路１１００の比較的大きなインダクターＬo1が接続されている。従って、スタート・ポイントＺda1(out)から定コンダクタンス円上を左回りの軌跡で、インピーダンスが比較的大きく移動して、その結果、第１移動先ポイントＺ１にインピーダンスが移動する。
【０１４５】
次に、第１インダクター回路１１００のインダクターＬo1の両端には、第１出力整合回路１０９１の２個の第１容量Ｃs1が接続されている。従って、この２個の容量Ｃs1によって、第１移動先ポイントＺ１から定抵抗円上の左回りの軌跡で、移動先ポイントＺ２にインピーダンスが移動する。
【０１４６】
次に、第２制御信号DA2_Cntでオフとなっている第２ドライバー増幅器１０７８の出力インピーダンスと第２インダクター回路１１０１と第２出力整合回路の第２容量Ｃs2のインピーダンスとによって決まるインピーダンスＺcによって、第２移動先ポイントＺ２から右回りの軌跡で第３移動先ポイントＺ３にインピーダンスが移動する。
【０１４７】
次に、第３移動先ポイントＺ３から最終移動先ポイントの比較的小さな出力インピーダンスＺoutまでのインピーダンスの移動量は、制御信号Ｃp_Cntによって制御可能とされる出力回路１０９０の容量Ｃpのキャパシタンスの大きさで設定されることができる。
【０１４８】
最終移動先ポイントＺoutである第１出力整合回路１０９１の出力インピーダンスＺoutと入力整合回路１２４の比較的小さな入力インピーダンスＺinとが複素共役の関係となるように、上述のインピーダンスの移動量が設定される。
【０１４９】
このようにして、単一のＲＦ電力増幅器１２３によるローバンド(ＬＢ)の第１ＲＦ送信信号の出力時には、図７(Ａ)のスミスチャートに示すように、入力整合回路１２４の比較的小さな入力インピーダンスＺinと第１出力整合回路１０９１の比較的小さな出力インピーダンスＺoutとの間で良好なマッチング(整合)を得ることができる。
【０１５０】
図７(Ｂ)のスミスチャートのスタート・ポイントは、第２制御信号DA２_Cntによって、第２ドライバー増幅器１０７８をオンさせているので、その比較的小さな出力インピーダンスＺda2(out)である。次に、第２ドライバー増幅器１０７８の非反転出力端子と反転出力端子との間に、第２インダクター回路１１０１の比較的大きなインダクターＬo２が接続されている。従って、スタート・ポイントＺda２(out)から定コンダクタンス円上を左回りの軌跡で、インピーダンスが比較的大きく移動する。その結果、第１移動先ポイントＺ１に、インピーダンスが移動する。
【０１５１】
次に、第２インダクター回路１１０１のインダクターＬo２の両端には、第２出力整合回路１０９２の２個の第２容量Ｃs２が接続されている。従って、この２個の容量Ｃs２によって、第１移動先ポイントＺ１から定抵抗円上の左回りの軌跡で、移動先ポイントＺ２にインピーダンスが移動する。
【０１５２】
次に、第１制御信号DA１_Cntでオフとなっている第１ドライバー増幅器１０７７の出力インピーダンスと第１インダクター回路１１００と第１出力整合回路の第１容量Ｃs１のインピーダンスとによって決まるインピーダンスＺcによって、第２移動先ポイントＺ2から右回りの軌跡で第３移動先ポイントＺ3にインピーダンスが移動する。
【０１５３】
次に、第３移動先ポイントＺ３から最終移動先ポイントの比較的小さな出力インピーダンスＺoutまでのインピーダンスの移動量は、制御信号Ｃp_Cntによって制御可能とされる出力回路１０９０の容量Ｃpのキャパシタンスの大きさで設定されることができる。
【０１５４】
最終移動先ポイントＺoutである第２出力整合回路１０９２の出力インピーダンスＺoutと入力整合回路１２４の比較的大きな入力インピーダンスＺinとが複素共役の関係となるように、上述のインピーダンスの移動量が設定される。
【０１５５】
このようにして、単一のＲＦ電力増幅器１２３によるハイバンド(HＢ)の第２ＲＦ送信信号の出力時には、図７(B)のスミスチャートに示すように、入力整合回路１２４の比較的大きな入力インピーダンスＺinと第２出力整合回路１０９２の比較的大きな出力インピーダンスＺoutとの間で良好なマッチング(整合)を得ることができる。
【０１５６】
尚、図６では出力インピーダンスＺcにより第２移動先ポイントＺ２から第３移動先ポイントＺ３までの移動量が大き過ぎるため出力回路１０９０の容量Ｃｐによるインピーダンス変換では、良好な出力マッチング(整合)が得られない場合がある。この場合には、図５と同様に図８に示すように出力回路１０９０のリアクタンス素子を容量CｐからインダクターＬpに置換することが有効である。
【０１５７】
図８は、図６の出力回路１０９０の容量Cｐの代わりにインダクターＬpによるインピーダンス変換の手法により複数の周波数バンドのＲＦ送信信号を出力する単一のＲＦ電力増幅器を駆動する複数のドライバー増幅器を集積化した本発明の他の実施の形態によるＲＦＩＣ(１０)の構成を示す図である。
【０１５８】
≪出力回路、入力回路の容量、インダクター≫
図９は、本発明の種々の実施の形態によるＲＦＩＣ(１０)の出力回路(１０９０)もしくは入力回路(２０９０)において使用される容量もしくはインダクターの構成を示す図である。
【０１５９】
図９(Ａ)は、ＲＦＩＣ(１０)の出力回路(１０９０)において使用される容量Cpの具体的な構成の一例であり、相補信号線間に並列接続された単位容量Ｃ11、Ｃ21、Ｃ12、Ｃ22…Ｃ1n、Ｃ2nと複数のスイッチトランジスタＱc1、Ｑc2…Ｑcnとを含んでいる。制御信号Ｃp_Cntとしてのマルチビットの制御信号Ｖc1、Ｖc2…Ｖcnによって複数のスイッチトランジスタＱc1、Ｑc2…Ｑcnが選択的に導通状態に制御され、容量Cpのキャパシタンスが制御信号Ｃp_Cntによって制御されることができる。
【０１６０】
図９(Ｂ)は、ＲＦＩＣ(１０)の出力回路(１０９０)において使用されるインダクターＬpの具体的な構成の一例であり、相補信号線間に並列接続された単位インダクターＬ11、Ｌ21、Ｌ12、Ｌ22…Ｌ1m、Ｌ2mと複数のスイッチトランジスタＱＬ1、ＱＬ2…ＱＬmとを含んでいる。制御信号Ｌp_Cntとしてのマルチビットの制御信号ＶＬ1、ＶＬ2…ＶＬnによって複数のスイッチトランジスタＱＬ1、ＱＬ2…ＱＬmが選択的に導通状態に制御され、インダクターＬpのインダクタンスが制御信号Ｌp_Cntによって制御されることができる。
【０１６１】
図１０は、本発明の種々の実施の形態によるＲＦＩＣ(１０)の出力回路(１０９０)もしくは入力回路(２０９０)において使用される容量の他の構成を示す図である。
【０１６２】
図１０では、図２のＲＦＩＣ(１０)の出力回路(１０９０)の相補信号線間に並列接続された単位可変容量ダイオードＣ11、Ｃ21、Ｃ12、Ｃ22…Ｃ1n、Ｃ2nを含んでいる。制御信号Ｃp_Cntとしての複数の制御電圧Ｖc1、Ｖc2…Ｖcnの電圧レベルによって各単位可変容量ダイオードの容量が連続的に制御され、容量Cpのキャパシタンスが制御信号Ｃp_Cntによって制御されることができる。
【０１６３】
≪ドライバー増幅器の構成≫
図１１は、図２に示したＲＦＩＣの第１ドライバー増幅器１０７７と第２ドライバー増幅器１０７８の構成を示す図である。
【０１６４】
図１１に示すように、第１ドライバー増幅器１０７７は、ベースにローバンド(ＬＢ)の第１周波数ｆ１の第１ＲＦ送信相補入力信号Ｖin1、／Ｖin1が供給される差動対トランジスタＴr11、Ｔr12と、ベースに活性化制御信号Ｃnt_Ａct1が供給される電流源トランジスタＴr10とから構成されている。差動対トランジスタＴr11、Ｔr12のベースには、ベース抵抗Ｒ11、Ｒ12を介してベースバイアス端子Ｂiasからベースバイアス電圧が供給される。差動対トランジスタＴr11、Ｔr12のコレクタからは、ローバンド(ＬＢ)の第１周波数ｆ１の第１ＲＦ送信相補ドライバ出力信号Ｖout1、／Ｖout1が生成される。
【０１６５】
図１１に示すように、第２ドライバー増幅器１０７８は、ベースにハイバンド(ＨＢ)の第２周波数ｆ２の第２ＲＦ送信相補入力信号Ｖin2、／Ｖin2が供給される差動対トランジスタＴr21、Ｔr22と、ベースに活性化制御信号Ｃnt_Ａct2が供給される電流源トランジスタＴr20とから構成されている。差動対トランジスタＴr21、Ｔr22のベースには、ベース抵抗Ｒ21、Ｒ22を介してベースバイアス端子Ｂiasからベースバイアス電圧が供給される。差動対トランジスタＴr21、Ｔr22のコレクタからは、ハイバンド(ＨＢ)の第２周波数ｆ２の第２ＲＦ送信相補ドライバ出力信号Ｖout2、／Ｖout2が生成される。
【０１６６】
≪単一のＲＦ電力増幅器のデュアルバンド駆動≫
図１２は、ＲＦＩＣの第１ドライバー増幅器１０７７、第２ドライバー増幅器１０７８、第１出力整合回路１０９１、第２出力整合回路１０９２、出力回路１０９０、外部の入力整合回路１２４(ＭＮ)を使用して、図２のように単一のＲＦ電力増幅器１２３を駆動する様子を示す図である。
【０１６７】
また、図１２の入力整合回路１２４(ＭＮ)は、ＲＦＩＣのＲＦ相補信号出力端子ＯＵＴ、／ＯＵＴからの相補信号をＲＦシングルエンド信号に変換する変圧器によるバランを含み、ＲＦシングルエンド信号は単一のＲＦ電力増幅器１２３のＲＦ信号入力端子に供給される。尚、図１２に示す回路では、第１ドライバー増幅器１０７７の出力と第１出力整合回路１０９１の入力との間に第１容量回路１０９５が接続され、第２ドライバー増幅器１０７８の出力と第２出力整合回路１０９２の入力との間に第２容量回路１０９６が接続されている。
【０１６８】
単一のＲＦ電力増幅器１２３からローバンド(ＬＢ)の第１周波数ｆ１の第１ＲＦ送信信号が出力される時には、制御回路Ｃnt_Ｃktからハイレベルの第１活性化制御信号Ｃnt_Ａct1が第１ドライバー増幅器１０７７の電流源トランジスタＴr10のベースに供給される。また、単一のＲＦ電力増幅器１２３からハイバンド(ＨＢ)の第２周波数ｆ２の第２ＲＦ送信信号が出力される時には、制御回路Ｃnt_Ｃktからハイレベルの第２活性化制御信号Ｃnt_Ａct2が第２ドライバー増幅器１０７８の電流源トランジスタＴr20のベースに供給される。第１容量回路１０９５の容量Ｃ3は２．４ｐＦのキャパシタンスに設定され、第２容量回路１０９６の容量Ｃ4は０．１ｐＦのキャパシタンスに設定されている。
【０１６９】
第１出力整合回路１０９１の２個のインダクターＬs1のインダクタンスはそれぞれ８．３ｎＨに設定されている一方、第２出力整合回路１０９２の２個のインダクターＬs2のインダクタンスはそれぞれ６．８ｎＨに設定されている。
【０１７０】
第１出力整合回路１０９１と第２出力整合回路１０９２の出力回路１０９０は、ＲＦ相補信号出力端子ＯＵＴ、／ＯＵＴに接続された複数の容量Ｃ11、Ｃ21、Ｃ12、Ｃ22と複数のＭＯＳトランジスタＱc1、Ｑc2とを含んでいる。
【０１７１】
単一のＲＦ電力増幅器１２３からローバンド(ＬＢ)の第１周波数ｆ１の第１ＲＦ送信信号が出力される時には、制御回路Ｃnt_Ｃktからハイレベルの第３活性化制御信号Ｃnt_Ｑc1が出力回路１０９０の一方のＭＯＳトランジスタＱc1のゲートに供給される。また、単一のＲＦ電力増幅器１２３からハイバンド(ＨＢ)の第２周波数ｆ２の第２ＲＦ送信信号が出力される時には、制御回路Ｃnt_Ｃktからハイレベルの第４活性化制御信号Ｃnt__Ｑc 2が出力回路１０９０の他方のＭＯＳトランジスタＱc2のゲートに供給される。出力回路１０９０の一方の容量Ｃ11、Ｃ21は、ローバンド(ＬＢ)の第１周波数ｆ１の第１ＲＦ送信信号に対応して、それぞれ１８ｐＦのキャパシタンスに設定されている。それに対して、出力回路１０９０の他方の容量Ｃ12、Ｃ22は、ハイバンド(ＨＢ)の第２周波数ｆ２の第２ＲＦ送信信号に対応して、それぞれ５ｐＦのキャパシタンスに設定されている。
【０１７２】
図１３は、図１２に示したＲＦＩＣが、入力整合回路１２４を介して図２のように単一のＲＦ電力増幅器１２３をローバンドの８２５ＭＨｚのローバンドＲＦ送信信号とハイバンドの１９９０ＭＨｚとで駆動する際のマッチング(整合)の特性を示す図である。このローバンドＲＦ送信信号の周波数８２５ＭＨｚは、８３０〜８４０ＭＨｚに設定されたバンド６のＷＣＤＭＡ・ＲＦ送信信号の周波数よりも若干低い周波数に設定されているものである。また、ハイバンドＲＦ送信信号の周波数１９９０ＭＨｚは、１９２０〜１９８０ＭＨｚに設定されたバンド１のＷＣＤＭＡ・ＲＦ送信信号の周波数よりも若干高い周波数に設定されているものである。
【０１７３】
図１３(Ａ)はローバンドの８２５ＭＨｚのローバンドＲＦ送信信号での駆動時のマッチング(整合)の特性を示し、図１３(Ｂ)はハイバンドの１９９０ＭＨｚでの駆動時のマッチング(整合)の特性を示している。図１３(Ａ)および図１３(Ｂ)で、横軸はＲＦ送信信号の周波数であり、縦軸は入力整合回路１２４での電圧定在波比ＶＳＷＲである。
【０１７４】
良く知られているように、向かい合った２つの回路間でのインピーダンス整合を評価するために、電圧定在波比ＶＳＷＲが使用される。反射波電力Ｐrと進行波電力Ｐfとから求められる反射率Γ(＝(Ｐr／Ｐf)1/2)によって、電圧定在波比ＶＳＷＲは次式で与えられる。尚、ＶＳＷＲは、Voltage Standing Wave Ratioの略である。
【０１７５】
ＶＳＷＲ＝(１＋｜Γ｜)／(１−｜Γ｜)    …(１式)
反射率Γが０．５と理想的なマッチング(整合)の条件でない場合の電圧定在波比ＶＳＷＲは、(１＋０．５)／(１−０．５)＝３．０となる。それに対して、反射率Γが０と理想的なマッチング(整合)の条件である場合の理想的な電圧定在波比ＶＳＷＲ(ideal)は、(１＋０)／(１−０)＝１．０となることが理解される。この理想的なマッチング(整合)の条件では、２つの回路のインピーダンスは複素共役の関係に設定され、相互リアクタンス分は互いにキャンセルされている。
【０１７６】
図１３(Ａ)に示すようにローバンドの８２５ＭＨｚのローバンドＲＦ送信信号の駆動時には、値が１．０の理想的な電圧定在波比ＶＳＷＲ(ideal)に近い１．３０４の良好な値の電圧定在波比ＶＳＷＲが得られている。図１３(Ｂ)に示すようにハイバンドの１９９０ＭＨｚのハイバンドＲＦ送信信号の駆動時には、値が１．０の理想的な電圧定在波比ＶＳＷＲ(ideal)に更に近い１．２１６の極めて良好な値の電圧定在波比ＶＳＷＲが得られている。
【０１７７】
図１２に示すＲＦＩＣは、第１と第２のドライバー増幅器１０７７、１０７８、第１と第２と容量回路１０９５、１０９６、第１と第２の出力整合回路１０９１、１０９２、出力回路１０９０を含んでいる。図４(Ａ)および(Ｂ)に示すように、ＲＦＩＣ外部の入力整合回路１２４の入力インピーダンスＺinの値はローバンドＲＦ送信信号の時とハイバンドＲＦ送信信号の時とで異なるものとなる。
【０１７８】
このようにローバンドとハイバンドのＲＦ送信信号の時とで異なる値の入力整合回路１２４の入力インピーダンスＺinに対して、第１と第２の出力整合回路１０９１、１０９２の出力インピーダンスＺoutが整合の条件を得られる必要がある。そのために、図１２に示すＲＦＩＣの第１と第２の出力整合回路１０９１、１０９２に含まれる第１と第２のインダクターＬs1、Ｌs2は、異なる値のインダクタンスに設定されている。また、図１２に示すＲＦＩＣの第１と第２の出力整合回路１０９１、１０９２の出力回路１０９０は、その容量のキャパシタンスの値が切り換えられるように、構成されている。
【０１７９】
図１４は、ＲＦＩＣの第１ドライバー増幅器１０７７、第２ドライバー増幅器１０７８、第１インダクター回路１１００、第２インダクター回路１１０１、第１出力整合回路１０９１、第２出力整合回路１０９２、外部の入力整合回路１２４を使用して、図２のように単一のＲＦ電力増幅器１２３を駆動する様子を示す図である。
【０１８０】
この図１４に示す回路では、第１ドライバー増幅器１０７７の出力と第１出力整合回路１０９１の入力との間には、インダクターＬo1を含む第１インダクター回路１１００が接続されている。第２ドライバー増幅器１０７８の出力と第２出力整合回路１０９２の入力との間には、インダクターＬo2を含む第２インダクター回路１１０１が接続されている。また、図１４に示す回路では、図１２に示した第１容量回路１０９５、第２容量回路１０９６は除去されている。
【０１８１】
図１５は、図１４に示すＲＦＩＣにおいて、単一のＲＦ電力増幅器による第１または第２のＲＦ送信信号の出力時の入力整合回路１２４の入力インピーダンスＺinと第１または第２の出力整合回路１０９１、１０９２の出力インピーダンスＺoutとのマッチング(整合)の状態を解析したスミスチャートを示す図である。
【０１８２】
すなわち、図１５(Ａ)は、図２のように、単一のＲＦ電力増幅器１２３によるローバンド(ＬＢ)の第１周波数ｆ１の第１ＲＦ送信信号の出力時の入力整合回路１２４の入力インピーダンスＺinと第１出力整合回路１０９１の出力インピーダンスＺoutとのマッチング(整合)の状態を解析したスミスチャートを示す図である。また、図１５(Ｂ)は、図２のように、単一のＲＦ電力増幅器１２３によるハイバンド(ＨＢ)の第２周波数ｆ２の第２ＲＦ送信信号の出力時の入力整合回路１２４の入力インピーダンスＺinと第２出力整合回路１０９２の出力インピーダンスＺoutとのマッチング(整合)の状態を解析したスミスチャートを示す図である。尚、図１５(Ａ)および(Ｂ)のスミスチャートは、５０オームのアンテナ１４の負荷インピーダンスの割算によって正規化されたものである。
【０１８３】
図１５(Ａ)のスミスチャートのスタート・ポイントは、第１制御信号DA1_Cntによって第１ドライバー増幅器１０７７をオンさせているので、その比較的大きな出力インピーダンスＺda1(out)である。次に、第１ドライバー増幅器１０７７の非反転出力端子と反転出力端子との間に、第１インダクター回路１１００の比較的大きなインダクターＬo1が接続されている。従って、スタート・ポイントＺda1(out)から定コンダクタンス円上を左回りの軌跡で、インピーダンスが比較的大きく移動して、その結果、第１移動先ポイントＺ１にインピーダンスが移動する。
【０１８４】
次に、第１インダクター回路１１００のインダクターＬo1の両端には、第１出力整合回路１０９１の２個の第１インダクターＬs1が接続されている。従って、この２個のインダクターＬs1によって、第１移動先ポイントＺ１から定抵抗円上の右回りの軌跡で、移動先ポイントＺ２にインピーダンスが移動する。
【０１８５】
次に、第２制御信号DA2_Cntでオフとなっている第２ドライバー増幅器１０７８の出力インピーダンスと第２インダクター回路１１０１と第２出力整合回路１０９２の第２インダクターＬs2のインピーダンスとによって決まるインピーダンスＺcによって、第２移動先ポイントＺ２から右回りの軌跡で第３移動先ポイントＺ３にインピーダンスが移動する。
【０１８６】
次に、第３移動先ポイントＺ３から最終移動先ポイントの比較的小さな出力インピーダンスＺoutまでのインピーダンスの移動量は、制御信号Ｃp_Cntによって制御可能とされる出力回路１０９０の容量Ｃpのキャパシタンスの大きさで設定されることができる。
【０１８７】
最終移動先ポイントＺoutである第１出力整合回路１０９１の出力インピーダンスＺoutと入力整合回路１２４の比較的小さな入力インピーダンスＺinとが複素共役の関係となるように、上述のインピーダンスの移動量が設定される。
【０１８８】
このようにして、単一のＲＦ電力増幅器１２３によるローバンド(ＬＢ)の第１ＲＦ送信信号の出力時には、図１５(Ａ)のスミスチャートに示すように、入力整合回路１２４の比較的小さな入力インピーダンスＺinと第１出力整合回路１０９１の比較的小さな出力インピーダンスＺoutとの間で良好なマッチング(整合)を得ることができる。
【０１８９】
図１５(Ｂ)のスミスチャートのスタート・ポイントは、第２制御信号DA２_Cntによって、第２ドライバー増幅器１０７８をオンさせているので、その比較的小さな出力インピーダンスＺda2(out)である。次に、第２ドライバー増幅器１０７８の非反転出力端子と反転出力端子との間に、第２インダクター回路１１０１の比較的大きなインダクターＬo２が接続されている。従って、スタート・ポイントＺda２(out)から定コンダクタンス円上を左回りの軌跡で、インピーダンスが比較的大きく移動する。その結果、第１移動先ポイントＺ１に、インピーダンスが移動する。
【０１９０】
次に、第２インダクター回路１１０１のインダクターＬo２の両端には、第２出力整合回路１０９２の２個の第２インダクターＬs２が接続されている。従って、この２個のインダクターＬs２によって、第１移動先ポイントＺ１から定抵抗円上の右回りの軌跡で、移動先ポイントＺ２にインピーダンスが移動する。
【０１９１】
次に、第１制御信号DA１_Cntでオフとなっている第１ドライバー増幅器１０７７の出力インピーダンスと第１インダクター回路１１００と第１出力整合回路の第１インダクターＬs１のインピーダンスとによって決まるインピーダンスＺcによって、第２移動先ポイントＺ2から右回りの軌跡で第３移動先ポイントＺ3にインピーダンスが移動する。
【０１９２】
次に、第３移動先ポイントＺ３から最終移動先ポイントの比較的小さな出力インピーダンスＺoutまでのインピーダンスの移動量は、制御信号Ｃp_Cntによって制御可能とされる出力回路１０９０の容量Ｃpのキャパシタンスの大きさで設定されることができる。
【０１９３】
最終移動先ポイントＺoutである第２出力整合回路１０９２の出力インピーダンスＺoutと入力整合回路１２４の比較的大きな入力インピーダンスＺinとが複素共役の関係となるように、上述のインピーダンスの移動量が設定される。
【０１９４】
このようにして、単一のＲＦ電力増幅器１２３によるハイバンド(HＢ)の第２ＲＦ送信信号の出力時には、図１５(B)のスミスチャートに示すように、入力整合回路１２４の比較的大きな入力インピーダンスＺinと第２出力整合回路１０９２の比較的大きな出力インピーダンスＺoutとの間で良好なマッチング(整合)を得ることができる。
【０１９５】
尚、図１４では図６と同様に出力インピーダンスＺcにより第２移動先ポイントＺ２から第３移動先ポイントＺ３までの移動量が大き過ぎるため出力回路１０９０の容量Ｃｐによるインピーダンス変換では、良好な出力マッチング(整合)が得られない場合がある。この場合には、図５と図８と同様に図１６に示すように出力回路１０９０のリアクタンス素子を容量CｐからインダクターＬpに置換することが有効である。
【０１９６】
図１６は、図１４の出力回路１０９０の容量Cｐの代わりにインダクターＬpによるインピーダンス変換の手法により複数の周波数バンドのＲＦ送信信号を出力する単一のＲＦ電力増幅器を駆動する複数のドライバー増幅器を集積化した本発明の他の実施の形態によるＲＦＩＣ(１０)の構成を示す図である。
【０１９７】
《複数の低雑音増幅器を内蔵するＲＦＩＣ》
図１７は、複数の周波数バンドのＲＦ受信信号を受信する単一のアンテナ１４と単一の外部整合回路２２４とで受信される複数の周波数バンドのＲＦ受信信号を増幅する複数の低雑音増幅器を集積化した本発明の実施の形態によるＲＦＩＣ(１０)の構成を示す図である。
【０１９８】
図１７に示すＲＦＩＣ(１０)は、第１内部入力整合回路２０９１と第２内部入力整合回路２０９２とを含む入力整合回路Ｚxy、第１低雑音増幅器２０７７、第２低雑音増幅器２０７８とから構成されている。また、入力整合回路Ｚxyの第１内部入力整合回路２０９１と第２内部入力整合回路２０９２とは、入力回路２０９０を共有している。
【０１９９】
図１７に示すＲＦＩＣ(１０)に接続された単一のアンテナ１４と単一の外部整合回路２２４とは、ローバンド(ＬＢ)の第１周波数ｆ１の第１ＲＦ受信信号とハイバンド(ＨＢ)の第２周波数ｆ２の第２ＲＦ受信信号とを入力整合回路Ｚxyの入力回路２０９０に供給する。単一のアンテナ１４には、単一の外部整合回路２２４のＲＦ信号入力端子が接続されている。単一の外部整合回路２２４のＲＦ相補信号出力端子は、ＲＦＩＣ(１０)のＲＦ相補信号入力端子ＩＮ、／ＩＮに接続されている。このＲＦ相補信号入力端子ＩＮ、／ＩＮを介して、単一の外部整合回路２２４からローバンド(ＬＢ)の第１周波数ｆ１の第１ＲＦ受信信号とハイバンド(ＨＢ)の第２周波数ｆ２の第２ＲＦ受信信号とが入力整合回路Ｚxyの入力回路２０９０に供給される。単一の外部整合回路２２４による第１周波数ｆ１の第１ＲＦ受信信号の供給時の単一の外部整合回路２２４の出力インピーダンスＺoutと単一の外部整合回路２２４による第２周波数ｆ２の第２ＲＦ受信信号の供給時の単一の外部整合回路２２４の出力インピーダンスＺoutとは、異なっている。
【０２００】
単一の外部整合回路２２４が第１周波数ｆ１の第１ＲＦ受信信号を供給する時には、ローバンド(ＬＢ)の第１周波数ｆ１の第１ＲＦ受信信号がＲＦ信号入力端子に供給される第１低雑音増幅器２０７７が、活性化される。この時には、ハイバンド(ＨＢ)の第２周波数ｆ２の第２ＲＦ受信信号がＲＦ信号入力端子に供給される第２低雑音増幅器２０７８が、非活性化される。
【０２０１】
単一の外部整合回路２２４が第２周波数ｆ２の第２ＲＦ受信信号を供給する時には、ハイバンド(ＨＢ)の第２周波数ｆ２の第２ＲＦ受信信号がＲＦ信号入力端子に供給される第２低雑音増幅器２０７８が、活性化される。この時には、ローバンド(ＬＢ)の第１周波数ｆ１の第１ＲＦ受信信号がＲＦ信号入力端子に供給される第１低雑音増幅器２０７７が、非活性化される。
【０２０２】
ローバンド(ＬＢ)の第１周波数ｆ１の第１ＲＦ受信信号がＲＦ信号入力端子に供給される第１低雑音増幅器２０７７のＲＦ信号入力端子と単一の外部整合回路２２４のＲＦ信号出力端子との間には、第１内部入力整合回路２０９１が接続されている。ハイバンド(ＨＢ)の第２周波数ｆ２の第２ＲＦ受信信号がＲＦ信号入力端子に供給される第２低雑音増幅器２０７８のＲＦ信号入力端子と単一の外部整合回路２２４のＲＦ信号出力端子との間には、第２内部入力整合回路２０９２が接続されている。
【０２０３】
第１内部入力整合回路２０９１は２個の第１インダクターＬs1を含み、第２内部入力整合回路２０９２も２個の第２インダクターＬs2を含んでいる。また、第１内部入力整合回路２０９１のＲＦ相補信号出力端子は第１低雑音増幅器２０７７のＲＦ相補信号入力端子に接続され、第２内部入力整合回路２０９２のＲＦ相補信号出力端子は第２低雑音増幅器２０７８のＲＦ相補信号入力端子に接続されている。また、第１内部入力整合回路２０９１のＲＦ相補信号入力端子と第２内部入力整合回路２０９２のＲＦ相補信号入力端子とは、共有された入力回路２０９０を介して単一の外部整合回路２２４のＲＦ相補信号出力端子に共通に接続されている。
【０２０４】
すなわち、第１内部入力整合回路２０９１で一方の第１インダクターＬs1の一端と他方の第１インダクターＬs1の一端とは、第１内部入力整合回路２０９１のＲＦ相補信号出力端子として機能する一方、第１低雑音増幅器２０７７の非反転入力端子と反転入力端子とにそれぞれ接続されている。第１内部入力整合回路２０９１で一方の第１インダクターＬs1の他端と他方の第１インダクターＬs1の他端とは、第１内部入力整合回路２０９１のＲＦ相補信号入力端子ＩＮ、／ＩＮとして機能する一方、単一の外部整合回路２２４のＲＦ相補信号出力端子に接続されている。第２内部入力整合回路２０９２で一方の第２インダクターＬs2の一端と他方の第２インダクターＬs2の一端とは、第２内部入力整合回路２０９２のＲＦ相補信号出力端子として機能する一方、第２低雑音増幅器２０７８の非反転入力端子と反転入力端子とにそれぞれ接続されている。第２内部入力整合回路２０９２で一方の第２インダクターＬs2の他端と他方の第２インダクターＬs2の他端とは、第２内部入力整合回路２０９２のＲＦ相補信号入力端子ＩＮ、／ＩＮとして機能する一方、単一の外部整合回路２２４のＲＦ相補信号出力端子に接続されている。
【０２０５】
図１７において、Ｚinは第１内部入力整合回路２０９１と第２内部入力整合回路２０９２との入力インピーダンスであり、ＺLNA1(in)は第１低雑音増幅器２０７７の入力インピーダンスであり、ＺLNA2(in)は第２低雑音増幅器２０７８の入力インピーダンスである。また、入力回路２０９０の容量Ｃinのキャパシタンスは、制御信号Ｃin_Cntによって制御可能とされている。
【０２０６】
図１８は、図１７に示したＲＦＩＣの第１低雑音増幅器２０７７、第２低雑音増幅器２０７８の構成および等価回路を示す図である。
【０２０７】
図１８(Ａ)に示すように、第１と第２の低雑音増幅器２０７７、２０７８は、ベースに容量Ｃin1、Ｃin2を介してローバンド(ＬＢ)またはハイバンド(ＨＢ)のＲＦ送信相補入力信号Ｖin1、／Ｖin1が供給される差動対トランジスタＱ1、Ｑ2を含んでいる。差動対トランジスタＱ1、Ｑ2のベースには、ベース抵抗Ｒb1、Ｒb2を介してベースバイアス端子Ｂiasからベースバイアス電圧が供給される。ベースバイアス端子Ｂiasへのベースバイアス電圧の供給を開始することによって第１と第２の低雑音増幅器２０７７、２０７８は活性化され、ベースバイアス電圧の供給を停止することによって第１と第２の低雑音増幅器２０７７、２０７８は非活性化される。差動対トランジスタＱ1、Ｑ2のコレクタに負荷Ｌo1、Ｌo2が接続されることによって、負荷Ｌo1、Ｌo2からＲＦ送信相補出力信号Ｖout、／Ｖoutが生成される。
【０２０８】
図１８(Ｂ)は、第１と第２の低雑音増幅器２０７７、２０７８の等価回路を示すもので、等価回路はＲＦ送信相補入力信号Ｖin1、／Ｖin1が供給される２つのノード間の容量Ｃiとベース抵抗２Ｒbの並列接続により構成されている。
【０２０９】
図１７に示すＲＦＩＣの第１と第２の内部入力整合回路２０９１、２０９２は、図２に示すＲＦＩＣの第１と第２の出力整合回路１０９１、１０９２と略同様に構成されることができる。図１７に示すＲＦＩＣの入力回路２０９０は、図２に示すＲＦＩＣの出力回路１０９０と略同様に、図７に示す回路部分１０９０のように構成されることができる。
【０２１０】
図１９は、図１７に示すＲＦＩＣ(１０)において、ローバンド(ＬＢ)の第１周波数ｆ１の第１ＲＦ受信信号を増幅する第１低雑音増幅器２０７７が活性化され、ハイバンド(ＨＢ)の第２周波数ｆ２の第２ＲＦ受信信号を増幅する第２低雑音増幅器２０７８が非活性化される場合の等価回路の構成を示す図である。尚、この場合には、単一の外部整合回路２２４が、ローバンド(ＬＢ)の第１周波数ｆ１の第１ＲＦ受信信号を出力するものである。
【０２１１】
この場合には、第１と第２の内部入力整合回路２０９１、２０９２と伴に、活性化に制御された第１低雑音増幅器２０７７の入力インピーダンスＺLNA1(in)も、非活性化に制御された第２低雑音増幅器２０７８の入力インピーダンスＺLNA2(in)も、単一の外部整合回路２２４の出力信号に対する負荷となる。
【０２１２】
図２０は、図１９に示した図１７のＲＦＩＣの等価回路で、単一の外部整合回路２２４による第１または第２のＲＦ受信信号の供給時の単一の外部整合回路２２４の出力インピーダンスＺoutと第１と第２の内部入力整合回路２０９１、２０９２の入力インピーダンスＺinとのマッチング(整合)の状態を解析したスミスチャートを示す図である。
【０２１３】
すなわち、図２０(Ａ)は、単一の外部整合回路２２４によるローバンド(ＬＢ)の第１周波数ｆ１の第１ＲＦ受信信号の供給時の単一の外部整合回路２２４の出力インピーダンスＺoutと第１内部入力整合回路２０９１の入力インピーダンスＺinとのマッチング(整合)の状態を解析したスミスチャートを示す図である。また、図２０(Ｂ)は、単一の外部整合回路２２４によるハイバンド(ＨＢ)の第２周波数ｆ２の第２ＲＦ受信信号の供給時の単一の外部整合回路２２４の出力インピーダンスＺoutと第２内部入力整合回路２０９２の入力インピーダンスＺinとのマッチング(整合)の状態を解析したスミスチャートを示す図である。尚、図２０(Ａ)および(Ｂ)のスミスチャートは、５０オームのアンテナ１４の負荷インピーダンスの割算によって正規化されたものである。
【０２１４】
図２０(Ａ)のスミスチャートのスタート・ポイントは、第１低雑音増幅器２０７７の比較的大きな入力インピーダンスＺLNA1(in)であって、例えば入力インピーダンスＺLNA1(in)の正規化した値は略０．２−ｊ・０．５となっている。次に、第１低雑音増幅器２０７７の非反転入力端子と反転入力端子とに、第１内部入力整合回路２０９１の比較的大きなインダクタンスの２個の第１インダクターＬs1の一端が接続されている。従って、スタート・ポイントＺLNA1(in)から０．２定抵抗円上を右回りの軌跡で、インピーダンスが比較的大きく移動する。その結果、第１移動先ポイントＺ３の正規化した値は、例えば０．２＋ｊ・０．４となる。
【０２１５】
次に、第１内部入力整合回路２０９１の２個の第１インダクターＬs1の他端には、第２内部入力整合回路２０９２の２個の第２インダクターＬs2と第２低雑音増幅器２０７８の非反転入力端子、反転入力端子とが接続されている。非活性化に制御された第２低雑音増幅器２０７８の入力インピーダンスＺLNA2(in)は、入力容量Ci２とベース抵抗２Ｒbとから構成されている。ベース抵抗２Ｒbの抵抗値は極めて大きいとすると、第１内部入力整合回路２０９１の２個の第１インダクターＬs1の他端から第２内部入力整合回路２０９２と第２低雑音増幅器２０７８とを見たインピーダンスＺdは、Ｚd＝ｊ(２ωＬs2−１／(ωＣi２))で与えられる。従って、このインピーダンスＺdによって、第１移動先ポイントＺ３から右回りの軌跡で、例えば正規化した値が０．２＋ｊ・０．５の第２移動先ポイントＺ４にインピーダンスが移動する。
【０２１６】
また、第１内部入力整合回路２０９１の２個の第１インダクターＬs1の他端には、最後に入力回路２０９０の比較的大きなキャパシタンスの容量Ｃinが接続されているので、第２移動先ポイントＺ４から右回りの軌跡で例えば正規化した略１．０＋ｊ・０．４の最終移動先ポイントにインピーダンスが移動する。
【０２１７】
この略１．０＋ｊ・０．４の最終移動先ポイントである第１と第２の内部入力整合回路２０９１、２０９２の入力インピーダンスＺinと略１．０−ｊ・０．４の単一の外部整合回路２２４の比較的小さな出力インピーダンスＺoutとが複素共役の関係となるように、上述のインピーダンスの移動量が設定される。
【０２１８】
このようにして、単一の外部整合回路２２４によるローバンド(ＬＢ)の第１ＲＦ受信信号の供給時には、図２０(Ａ)のスミスチャートに示すように、単一の外部整合回路２２４の比較的小さな出力インピーダンスＺoutと第１と第２の内部入力整合回路２０９１、２０９２の比較的小さな入力インピーダンスＺinとの間で良好なマッチング(整合)を得ることができる。
【０２１９】
図２０(Ｂ)のスミスチャートのスタート・ポイントは、第２低雑音増幅器２０７８の比較的小さな入力インピーダンスＺLNA2(in)であって、例えば入力インピーダンスＺLNA2(in)の正規化した値は略０．２−ｊ・０．３となっている。次に、第２低雑音増幅器２０７８の非反転入力端子と反転入力端子とに第２内部入力整合回路２０９２の比較的小さなインダクタンスの２個の第１インダクターＬs2の一端が接続されている。しかし、周波数が高いので、スタート・ポイントＺLNA2(in)から０．２定抵抗円上を右回りの軌跡でインピーダンスが比較的大きく移動する。その結果、第１移動先ポイントＺ３の正規化した値は、例えば０．２＋ｊ・０．５となる。
【０２２０】
次に、第２内部入力整合回路２０９２の２個の第２インダクターＬs2の他端には、第１内部入力整合回路２０９１の２個の第１インダクターＬs1と第１低雑音増幅器２０７７の非反転入力端子、反転入力端子とが接続されている。非活性化に制御された第１低雑音増幅器２０７７の入力インピーダンスＺLNA1(in)は、入力容量Ciとベース抵抗２Ｒbとから構成されている。ベース抵抗２Ｒbの抵抗値は極めて大きいとすると、第２内部入力整合回路２０９２の２個の第２インダクターＬs2の他端から第１内部入力整合回路２０９１と第１低雑音増幅器２０７７とを見たインピーダンスＺdは、Ｚd＝ｊ(２ωＬs1−１／(ωＣi))で与えられる。
【０２２１】
従って、このインピーダンスＺdによって、第１移動先ポイントＺ３から右回りの軌跡で、例えば正規化した値が０．２＋ｊ・０．６の第２移動先ポイントＺ４にインピーダンスが移動する。
【０２２２】
また、第２内部入力整合回路２０９２の２個の第２インダクターＬs2の他端には、最後に入力回路１０９０の比較的小さなキャパシタンスの容量Ｃinが接続されているので、第２移動先ポイントＺ４から右回りの軌跡で例えば正規化した略１．０＋ｊ・０．８の最終移動先ポイントにインピーダンスが移動する。
【０２２３】
この略１．０＋ｊ・０．８の最終移動先ポイントの第１と第２の内部入力整合回路２０９１、２０９２の入力インピーダンスＺinと略１．０−ｊ・０．８の単一の外部整合回路２２４の比較的大きな入力インピーダンスＺinとが複素共役の関係となるように、上述のインピーダンスの移動量が設定される。
【０２２４】
このようにして、単一の外部整合回路２２４によるハイバンド(ＨＢ)の第２ＲＦ受信信号の供給時には、図２０(Ｂ)のスミスチャートに示すように、単一の外部整合回路２２４の比較的大きな出力インピーダンスＺoutと第１と第２の内部入力整合回路２０９１、２０９２の比較的大きな入力インピーダンスＺinとの間で良好なマッチング(整合)を得ることができる。
【０２２５】
尚、入力インピーダンスＺdにより第１移動先ポイントＺ３から第２移動先ポイントＺ４までの移動量が大き過ぎるため入力回路２０９０の容量Ｃinによるインピーダンス変換では、良好な出力マッチング(整合)が得られない場合がある。この場合には、図２１に示すように入力回路２０９０のリアクタンス素子を容量CinからインダクターＬinに置換することが有効である。すなわち、第１移動先ポイントＺ３から第２移動先ポイントＺ４までの移動量が大き過ぎるのは、低雑音増幅器２０７７、２０７８の入力容量が大き過ぎるためである。
【０２２６】
図２１は、図１９の入力回路２０９０のインダクターＬinによるインピーダンス変換の手法により複数の周波数バンドのＲＦ受信信号を出力する単一の外部整合回路２２４によって駆動される複数の低雑音増増幅器を集積化した本発明の他の実施の形態によるＲＦＩＣ(１０)の構成を示す図である。図１９の入力回路２０９０のインダクターＬinは、低雑音増幅器２０７７、２０７８の大き過ぎる入力容量によるインピーダンスの移動を補償する。すなわち、入力容量が大き過ぎる場合には、図２０(Ａ)または(Ｂ)のスミスチャートで最終移動先ポイントが定コンダクタンス円上を右回りで移動する際に入力インピーダンスＺinを通過して出力インピーダンスＺoutの付近まで移動することになる。図２１の入力回路２０９０のインダクターＬinは、出力インピーダンスＺoutの付近まで移動したインピーダンスから定コンダクタンス円上を左回りで移動して最終移動先ポイントを入力インピーダンスＺinまで移動させることができる。このようにして、図２１の入力回路２０９０のインダクターＬinによるインピーダンス変換の手法により、良好な入力マッチング(整合)を得ることができる。
【０２２７】
図２２は、第１と第２の低雑音増幅器２０７７、２０７８、第１と第２のインダクター回路２１００、２１０１、第１と第２の内部入力整合回路２０９１、２０９２を含むＲＦＩＣに単一の外部整合回路２２４から第１と第２のＲＦ受信信号を供給する様子を示す図である。
【０２２８】
図２２に示す回路では、第１低雑音増幅器２０７７の入力と第１内部入力整合回路２０９１の出力との間には、インダクターＬo1を含む第１インダクター回路２１００が接続されている。第２低雑音増幅器２０７８の入力と第２内部入力整合回路２０９２の出力との間には、インダクターＬo2を含む第２インダクター回路２１０１が接続されている。また図２２に示す回路では、図１９に示したように入力回路２０９０の容量Ｃinのキャパシタンスは、制御信号Ｃin_Cntによって制御可能とされている。
【０２２９】
図２３は図２２に示すＲＦＩＣにおいて、単一の外部整合回路２２４による第１と第２の低雑音増幅器２０７７、２０７８へのＲＦ受信信号の供給時の単一の外部整合回路２２４の出力インピーダンスＺoutと第１と第２の内部入力整合回路の入力インピーダンスＺinとのマッチング(整合)の状態を解析したスミスチャートを示す図である。
【０２３０】
図２３(Ａ)は、単一の外部整合回路２２４によるローバンド(ＬＢ)の第１周波数ｆ１の第１ＲＦ受信信号の供給時の単一の外部整合回路２２４の出力インピーダンスＺoutと第１内部入力整合回路２０９１の入力インピーダンスＺinとのマッチング(整合)の状態を解析したスミスチャートを示す図である。また、図２３(Ｂ)は、単一の外部整合回路２２４によるハイバンド(ＨＢ)の第２周波数ｆ２の第２ＲＦ受信信号の供給時の単一の外部整合回路２２４の出力インピーダンスＺoutと第２内部入力整合回路２０９２の入力インピーダンスＺinとのマッチング(整合)の状態を解析したスミスチャートを示す図である。また図２３(Ａ)および(Ｂ)のスミスチャートも、図２０(Ａ)および(Ｂ)と同様に、５０オームのアンテナ１４の負荷インピーダンスの割算によって正規化されたものである。
【０２３１】
図２３(Ａ)のスミスチャートのスタート・ポイントは、第１低雑音増幅器２０７７の比較的大きな入力インピーダンスＺLNA1(in)である。次に、第１低雑音増幅器２０７７の非反転入力端子と反転入力端子との間に、第１インダクター回路２１００の比較的大きなインダクターＬo1が接続されている。従って、スタート・ポイントＺLNA1(in)から定コンダクタンス円上を左回りの軌跡でインピーダンスが比較的大きく移動して、その結果、第１移動先ポイントＺ３にインピーダンスが移動する。
【０２３２】
次に、第１インダクター回路２１００のインダクターＬo1の両端には、第１入力整合回路２０９１の２個の第１インダクターＬs1が接続されている。従って、この２個のインダクターＬs1によって、第１移動先ポイントＺ３から定抵抗円上の右回りの軌跡で、第２移動先ポイントＺ４にインピーダンスが移動する。
【０２３３】
次に、第２低雑音増幅器２０７８の入力インピーダンスと第２インダクター回路２１０１と第２入力整合回路２０９２の第２インダクターＬs2のインピーダンスとによって決まるインピーダンスＺdによって、第２移動先ポイントＺ４から右回りの軌跡で第３移動先ポイントＺ５にインピーダンスが移動する。
【０２３４】
次に、第３移動先ポイントＺ５から最終移動先ポイントの比較的小さな入力インピーダンスＺinまでのインピーダンスの移動量は、制御信号Ｃin_Cntによって制御可能とされる入力回路２０９０の容量Ｃinのキャパシタンスの大きさで設定されることができる。
【０２３５】
最終移動先ポイントＺinである第１入力整合回路２０９１の入力インピーダンスＺinと出力整合回路２２４の比較的小さな出力インピーダンスＺoutとが複素共役の関係となるように、上述のインピーダンスの移動量が設定される。
【０２３６】
このようにして、単一の外部出力整合回路２２４によるローバンド(ＬＢ)の第１ＲＦ受信信号の供給時には、図２３(Ａ)のスミスチャートに示すように、単一の外部出力整合回路２２４の比較的小さな出力インピーダンスＺoutと第１入力整合回路２０９１の比較的小さな入力インピーダンスＺinとの間で良好なマッチング(整合)を得ることができる。
【０２３７】
図２３(Ｂ)のスミスチャートのスタート・ポイントは、第２低雑音増幅器２０７８の比較的大きな入力インピーダンスＺLNA2(in)である。次に、第２低雑音増幅器２０７８の非反転入力端子と反転入力端子との間に、第２インダクター回路２１０１の比較的大きなインダクターＬo2が接続されている。従って、スタート・ポイントＺLNA2(in)から定コンダクタンス円上を左回りの軌跡でインピーダンスが比較的移動して、その結果、第１移動先ポイントＺ３にインピーダンスが移動する。
【０２３８】
次に、第２インダクター回路２１０１のインダクターＬo2の両端には、第２入力整合回路２０９２の２個の第２インダクターＬs2が接続されている。従って、この２個のインダクターＬs2によって、第１移動先ポイントＺ３から定抵抗円上の右回りの軌跡で、第２移動先ポイントＺ４にインピーダンスが移動する。
【０２３９】
次に、第１低雑音増幅器２０７７の入力インピーダンスと第１インダクター回路２１００と第１入力整合回路２０９１の第１インダクターＬs1のインピーダンスとによって決まるインピーダンスＺdによって、第２移動先ポイントＺ４から右回りの軌跡で第３移動先ポイントＺ５にインピーダンスが移動する。
【０２４０】
次に、第３移動先ポイントＺ５から最終移動先ポイントの比較的小さな入力インピーダンスＺinまでのインピーダンスの移動量は、制御信号Ｃin_Cntによって制御可能とされる入力回路２０９０の容量Ｃinのキャパシタンスの大きさで設定されることができる。
【０２４１】
最終移動先ポイントＺinである第２入力整合回路２０９２の入力インピーダンスＺinと出力整合回路２２４の比較的小さな出力インピーダンスＺoutとが複素共役の関係となるように、上述のインピーダンスの移動量が設定される。
【０２４２】
このようにして、単一の外部出力整合回路２２４によるハイバンド(ＨＢ)の第２ＲＦ受信信号の供給時には、図２３(Ｂ)のスミスチャートに示すように、単一の外部出力整合回路２２４の比較的大きな出力インピーダンスＺoutと第２入力整合回路２０９２の比較的大きな入力インピーダンスＺinとの間で良好なマッチング(整合)を得ることができる。
【０２４３】
尚、図２２では図１９と同様に入力インピーダンスＺdにより第２移動先ポイントＺ４から第３移動先ポイントＺ５までの移動量が大き過ぎるため入力回路２０９０の容量Ｃinによるインピーダンス変換では、良好な出力マッチング(整合)が得られない場合がある。この場合には、図２１と同様に図２４に示すように入力回路２０９０のリアクタンス素子を容量CinからインダクターＬinに置換することが有効である。
【０２４４】
図２４は、図２２の入力回路２０９０の容量Ｃinの代わりにインダクターＬinによるインピーダンス変換の手法により複数の周波数バンドのＲＦ送信受信を供給する単一の外部整合回路によって駆動される複数の低雑音増幅器を集積化した本発明の他の実施の形態によるＲＦＩＣ(１０)の構成を示す図である。
【０２４５】
図２５は、第１と第２の低雑音増幅器２０７７、２０７８、第１と第２のインダクター回路２１００、２１０１、第１と第２の内部入力整合回路２０９１、２０９２を含むＲＦＩＣに単一の外部整合回路２２４から第１と第２のＲＦ受信信号を供給する様子を示す図である。
【０２４６】
図２５に示す回路では、第１入力整合回路２０９１は２個の第１容量Ｃs1を含み、第２入力整合回路２０９２も２個の第１容量Ｃs2を含んでいる。図２５に示す回路では、第１低雑音増幅器２０７７の入力と第１入力整合回路２０９１の出力との間には、インダクターＬo1を含む第１インダクター回路２１００が接続されている。第２低雑音増幅器２０７８の入力と第２入力整合回路２０９２の出力との間には、インダクターＬo2を含む第２インダクター回路２１０１が接続されている。尚、図２５に示す回路では、第１インダクター回路２１００のインダクターＬo1は制御信号Ｌo1_Ｃntにより制御可能とされ、第２インダクター回路２１０１のインダクターＬo2は制御信号Ｌo2_Ｃntにより制御可能とされている。また、図２５に示す回路でも、入力回路２０９０の容量Ｃinのキャパシタンスは、制御信号Ｃin_Cntによって制御可能とされている。
【０２４７】
図２６は、図２５に示すＲＦＩＣにおいて、単一の外部整合回路２２４による第１と第２の低雑音増幅器２０７７、２０７８へのＲＦ受信信号の供給時の単一の外部整合回路２２４の出力インピーダンスＺoutと第１と第２の内部入力整合回路の入力インピーダンスＺinとのマッチング(整合)の状態を解析したスミスチャートを示す図である。
【０２４８】
図２６(Ａ)は、単一の外部整合回路２２４によるローバンド(ＬＢ)の第１周波数ｆ１の第１ＲＦ受信信号の供給時の単一の外部整合回路２２４の出力インピーダンスＺoutと第１内部入力整合回路２０９１の入力インピーダンスＺinとのマッチング(整合)の状態を解析したスミスチャートを示す図である。また、図２６(Ｂ)は、単一の外部整合回路２２４によるハイバンド(ＨＢ)の第２周波数ｆ２の第２ＲＦ受信信号の供給時の単一の外部整合回路２２４の出力インピーダンスＺoutと第２内部入力整合回路２０９２の入力インピーダンスＺinとのマッチング(整合)の状態を解析したスミスチャートを示す図である。また図２６(Ａ)および(Ｂ)のスミスチャートも、図２０(Ａ)および(Ｂ)と同様に、５０オームのアンテナ１４の負荷インピーダンスの割算によって正規化されたものである。
【０２４９】
図２６(Ａ)のスミスチャートのスタート・ポイントは、第１低雑音増幅器２０７７の比較的大きな入力インピーダンスＺLNA1(in)である。次に、第１低雑音増幅器２０７７の非反転入力端子と反転入力端子との間に、第１インダクター回路２１００の比較的大きなインダクターＬo1が接続されている。従って、スタート・ポイントＺLNA1(in)から定コンダクタンス円上を左回りの軌跡でインピーダンスが比較的大きく移動して、その結果、第１移動先ポイントＺ３にインピーダンスが移動する。
【０２５０】
次に、第１インダクター回路２１００のインダクターＬo1の両端には、第１入力整合回路２０９１の２個の第１容量Ｃs1が接続されている。従って、この２個の容量Ｃs1によって、第１移動先ポイントＺ３から定抵抗円上の左回りの軌跡で、第２移動先ポイントＺ４にインピーダンスが移動する。
【０２５１】
次に、第２低雑音増幅器２０７８の入力インピーダンスと第２インダクター回路２１０１と第２入力整合回路２０９２の第２容量Ｃs2のインピーダンスとによって決まるインピーダンスＺdによって、第２移動先ポイントＺ４から右回りの軌跡で第３移動先ポイントＺ５にインピーダンスが移動する。
【０２５２】
次に、第３移動先ポイントＺ５から最終移動先ポイントの比較的小さな入力インピーダンスＺinまでのインピーダンスの移動量は、制御信号Ｃin_Cntによって制御可能とされる入力回路２０９０の容量Ｃinのキャパシタンスの大きさで設定されることができる。
【０２５３】
最終移動先ポイントＺinである第１入力整合回路２０９１の入力インピーダンスＺinと出力整合回路２２４の比較的小さな出力インピーダンスＺoutとが複素共役の関係となるように、上述のインピーダンスの移動量が設定される。
【０２５４】
このようにして、単一の外部出力整合回路２２４によるローバンド(ＬＢ)の第１ＲＦ受信信号の供給時には、図２６(Ａ)のスミスチャートに示すように、単一の外部出力整合回路２２４の比較的小さな出力インピーダンスＺoutと第１入力整合回路２０９１の比較的小さな入力インピーダンスＺinとの間で良好なマッチング(整合)を得ることができる。
【０２５５】
図２６(Ｂ)のスミスチャートのスタート・ポイントは、第２低雑音増幅器２０７８の比較的大きな入力インピーダンスＺLNA2(in)である。次に、第２低雑音増幅器２０７８の非反転入力端子と反転入力端子との間に、第２インダクター回路２１０１の比較的大きなインダクターＬo2が接続されている。従って、スタート・ポイントＺLNA2(in)から定コンダクタンス円上を左回りの軌跡でインピーダンスが比較的大きく移動して、その結果、第１移動先ポイントＺ３にインピーダンスが移動する。
【０２５６】
次に、第１インダクター回路２１００のインダクターＬo2の両端には、第２入力整合回路２０９２の２個の第２容量Ｃs2が接続されている。従って、この２個の容量Ｃs2によって、第１移動先ポイントＺ３から定抵抗円上の左回りの軌跡で、第２移動先ポイントＺ４にインピーダンスが移動する。
【０２５７】
次に、第１低雑音増幅器２０７７の入力インピーダンスと第１インダクター回路２１００と第１入力整合回路２０９１の第１容量Ｃs1のインピーダンスとによって決まるインピーダンスＺdによって、第２移動先ポイントＺ４から右回りの軌跡で第３移動先ポイントＺ５にインピーダンスが移動する。
【０２５８】
次に、第３移動先ポイントＺ５から最終移動先ポイントの比較的小さな入力インピーダンスＺinまでのインピーダンスの移動量は、制御信号Ｃin_Cntによって制御可能とされる入力回路２０９０の容量Ｃinのキャパシタンスの大きさで設定されることができる。
【０２５９】
最終移動先ポイントＺinである第２入力整合回路２０９２の入力インピーダンスＺinと出力整合回路２２４の比較的小さな出力インピーダンスＺoutとが複素共役の関係となるように、上述のインピーダンスの移動量が設定される。
【０２６０】
このようにして、単一の外部出力整合回路２２４によるハイバンド(ＨＢ)の第２ＲＦ受信信号の供給時には、図２６(Ｂ)のスミスチャートに示すように、単一の外部出力整合回路２２４の比較的大きな出力インピーダンスＺoutと第２入力整合回路２０９２の比較的大きな入力インピーダンスＺinとの間で良好なマッチング(整合)を得ることができる。
【０２６１】
尚、図２５では図１９や図２２と同様に入力インピーダンスＺdにより第２移動先ポイントＺ４から第３移動先ポイントＺ５までの移動量が大き過ぎるため入力回路２０９０の容量Ｃinによるインピーダンス変換では、良好な出力マッチング(整合)が得られない場合がある。この場合には、図２１や図２４と同様に図２７に示すように入力回路２０９０のリアクタンス素子を容量CinからインダクターＬinに置換することが有効である。
【０２６２】
図２７は、図２５の入力回路２０９０の容量Ｃinの代わりにインダクターＬinによるインピーダンス変換の手法により複数の周波数バンドのＲＦ送信受信を供給する単一の外部整合回路によって駆動される複数の低雑音増幅器を集積化した本発明の他の実施の形態によるＲＦＩＣ(１０)の構成を示す図である。
【０２６３】
《本発明の実施の形態によるＲＦＩＣ》
図２８は、本発明の実施の形態によるＧＳＭ通信方式とＷＣＤＭＡ通信方式との両者をサポートするＲＦＩＣ(１０)の構成を示す図である。
【０２６４】
図２８に示すＲＦＩＣ１０は、ＷＣＤＭＡ受信ブロック１０１、ＧＳＭ受信ブロック１０２、第１ローカル信号生成ブロック１０３、ＧＳＭ／ＷＣＤＭＡ・ベースバンド受信処理ブロック１０４を含んでいる。また、ＲＦＩＣ１０は、ＧＳＭ送信ブロック１０５、第２ローカル信号生成ブロック１０６、ＷＣＤＭＡ送信ブロック１０７、ＧＳＭ／ＷＣＤＭＡ・ベースバンド送信処理ブロック１０８を含んでいる。
【０２６５】
図２８のＲＦＩＣ１０には、フロントエンドモジュール１３を介して携帯電話端末のアンテナ１４からＷＣＤＭＡ通信方式とＧＳＭ通信方式とのＲＦ受信信号が供給される。図２８のＲＦＩＣ１０から形成されるＧＳＭ送信信号とＷＣＤＭＡ送信信号とはＧＳＭ・ＲＦ電力増幅器モジュール１１、ＷＣＤＭＡ・ＲＦ電力増幅器モジュール１２、フロントエンドモジュール１３を介して携帯電話端末のアンテナ１４に供給される。
【０２６６】
《ＷＣＤＭＡの受信》
図１に示すＲＦＩＣと比較すると、図２８に示すＲＦＩＣ１０ではバンド１、バンド９、バンド６のトリプルバンドのＷＣＤＭＡ受信信号はデュプレクサー１３０１、１３０２、１３０３からＲＦＩＣ１０の共通のＷＣＤＭＡ受信入力端子に供給される。
【０２６７】
デュプレクサー１３０１から共通入力端子に供給されるバンド１のＷＣＤＭＡ受信信号は、ＷＣＤＭＡ受信ブロック１０１の内部整合回路１０１６と低雑音増幅器１０１０とに供給される。この時に、デュプレクサー１３０１の出力インピーダンスＺoutと内部整合回路１０１６の入力インピーダンスＺinとは複素共役の関係に設定されることによって、デュプレクサー１３０１と内部整合回路１０１６との間でマッチング(整合)が得られている。
【０２６８】
デュプレクサー１３０２から共通入力端子に供給されるバンド９のＷＣＤＭＡ受信信号は、ＷＣＤＭＡ受信ブロック１０１の内部整合回路１０１７と低雑音増幅器１０１１とに供給される。この時に、デュプレクサー１３０２の出力インピーダンスＺoutと内部整合回路１０１７の入力インピーダンスＺinとは複素共役の関係に設定されることによって、デュプレクサー１３０２と内部整合回路１０１７との間でマッチング(整合)が得られている。
【０２６９】
デュプレクサー１３０３から共通入力端子に供給されるバンド６のＷＣＤＭＡ受信信号は、ＷＣＤＭＡ受信ブロック１０１の内部整合回路１０１８と低雑音増幅器１０１２とに供給される。この時に、デュプレクサー１３０３の出力インピーダンスＺoutと内部整合回路１０１８の入力インピーダンスＺinとは複素共役の関係に設定されることによって、デュプレクサー１３０２と内部整合回路１０１７との間でマッチング(整合)が得られている。
【０２７０】
図２８に示すＲＦＩＣ１０がバンド１、バンド９、バンド６のトリプルバンドのいずれのＷＣＤＭＡ受信信号を受信するかに応答して、３個の低雑音増幅器１０１０、１０１１、１０１２の対応する１個が活性化され、残り２個の低雑音増幅器が非活性化される。このように図２８に示すＲＦＩＣ１０がトリプルバンドのＷＣＤＭＡ受信信号を受信する場合に、図１７から図２７までに示した受信機能に関係した本発明の実施の形態を適用することができる。
【０２７１】
《ＧＳＭの受信》
図１に示すＲＦＩＣと比較すると、図２８に示すＲＦＩＣ１０ではＤＣＳ１８００、ＰＣＳ１９００、ＧＳＭ８５０、ＥＧＳＭ(ＧＳＭ９００)のクワッド・バンドのＧＳＭ受信信号は表面弾性波フィルタ１３０４、１３０５、１３０６、１３０７からＲＦＩＣ１０の共通のＧＳＭ受信入力端子に供給される。
【０２７２】
表面弾性波フィルタ１３０４から共通入力端子に供給されるＤＣＳ１８００のＧＳＭ受信信号は、ＧＳＭ受信ブロック１０２の内部整合回路１０２６と低雑音増幅器１０２０とに供給される。この時に、表面弾性波フィルタ１３０４の出力インピーダンスＺoutと内部整合回路１０２６の入力インピーダンスＺinとは複素共役の関係に設定されることによって、表面弾性波フィルタ１３０４と内部整合回路１０２６との間でマッチング(整合)が得られている。
【０２７３】
表面弾性波フィルタ１３０５から共通入力端子に供給されるＰＣＳ１９００のＧＳＭ受信信号は、ＧＳＭ受信ブロック１０２の内部整合回路１０２７と低雑音増幅器１０２１とに供給される。この時に、表面弾性波フィルタ１３０５の出力インピーダンスＺoutと内部整合回路１０２７の入力インピーダンスＺinとは複素共役の関係に設定されることによって、表面弾性波フィルタ１３０５と内部整合回路１０２７との間でマッチング(整合)が得られている。
【０２７４】
表面弾性波フィルタ１３０６から共通入力端子に供給されるＧＳＭ８５０のＧＳＭ受信信号は、ＧＳＭ受信ブロック１０２の内部整合回路１０２８と低雑音増幅器１０２２とに供給される。この時に、表面弾性波フィルタ１３０６の出力インピーダンスＺoutと内部整合回路１０２８の入力インピーダンスＺinとは複素共役の関係に設定されることによって、表面弾性波フィルタ１３０６と内部整合回路１０２８との間でマッチング(整合)が得られている。
【０２７５】
表面弾性波フィルタ１３０７から共通入力端子に供給されるＥＧＳＭ(ＧＳＭ９００)のＧＳＭ受信信号は、ＧＳＭ受信ブロック１０２の内部整合回路１０２９と低雑音増幅器１０２３とに供給される。この時に、表面弾性波フィルタ１３０７の出力インピーダンスＺoutと内部整合回路１０２９の入力インピーダンスＺinとは複素共役の関係に設定されることによって、表面弾性波フィルタ１３０７と内部整合回路１０２９との間でマッチング(整合)が得られている。
【０２７６】
図２８に示すＲＦＩＣ１０がＤＣＳ１８００、ＰＣＳ１９００、ＧＳＭ８５０、ＥＧＳＭ(ＧＳＭ９００)のクワッド・バンドのいずれのＧＳＭ受信信号を受信するかに応答して、４個の低雑音増幅器１０２０、１０２１、１０２２、１０２３の対応する１個が活性化され、残り３個の低雑音増幅器が非活性化される。このように図２８に示すＲＦＩＣ１０がクワッド・バンドのＧＳＭ受信信号を受信する場合に、図１７から図２７までに示した受信機能に関係した本発明の実施の形態を適用することができる。
【０２７７】
《ＧＳＭの送信》
図２８のＲＦＩＣ１０ではＤＣＳ１８００、ＰＣＳ１９００、ＧＳＭ８５０、ＥＧＳＭ(ＧＳＭ９００)のクワッド・バンドのローバンド(ＬＢ)であるＧＳＭ８５０、ＥＧＳＭのＧＳＭ送信信号は、ＧＳＭ送信ブロック１０５の後段の分周器１０５６から生成される。ＧＳＭのクワッド・バンドのハイバンド(ＨＢ)であるＤＣＳ１８００、ＰＣＳ１９００のＧＳＭ送信信号は、ＧＳＭ送信ブロック１０５の前段の分周器１０５５から生成される。前段の分周器１０５５から生成されるハイバンド(ＨＢ)のＤＣＳ１８００、ＰＣＳ１９００のＧＳＭ送信信号は、出力整合回路１０５９Ａを介してＲＦＩＣの共通のＧＳＭ送信信号出力端子に供給される。後段の分周器１０５６から生成されるローバンド(ＬＢ)のＧＳＭ８５０、ＥＧＳＭのＧＳＭ送信信号も、出力整合回路１０５９Ｂを介してＲＦＩＣの共通のＧＳＭ送信信号出力端子に供給される。ＲＦＩＣの共通のＧＳＭ送信信号出力端子のハイバンド(ＨＢ)およびローバンド(ＬＢ)のＧＳＭ送信信号は、ＧＳＭ・ＲＦ電力増幅器モジュール１１の共通のＧＳＭ送信信号入力端子に供給される。このＧＳＭ・ＲＦ電力増幅器モジュール１１は、共通のＲＦ電力増幅器１１２と、ローバンド(ＬＢ)のための入力整合回路１１４および出力整合回路１１６と、ハイバンド(ＨＢ)のための入力整合回路１１３および出力整合回路１１５とを含んでいる。
【０２７８】
ローバンド(ＬＢ)のＧＳＭ８５０、ＥＧＳＭのＧＳＭ送信信号の送信時には、出力整合回路１０５９Ｂの出力インピーダンスＺoutと入力整合回路１１４の入力インピーダンスＺinとは複素共役の関係に設定されることによって、両者の間でマッチング(整合)が得られている。またこの時には、出力整合回路１１６の出力インピーダンスＺoutとローパスフィルタ１３１５の入力インピーダンスＺinとは複素共役の関係に設定されることによって、両者の間でマッチング(整合)が得られている。
【０２７９】
ハイバンド(ＨＢ)のＤＣＳ１８００、ＰＣＳ１９００のＧＳＭ送信信号の送信時には、出力整合回路１０５９Ａの出力インピーダンスＺoutと入力整合回路１１３の入力インピーダンスＺinとは複素共役の関係に設定されることによって、両者の間でマッチング(整合)が得られている。またこの時には、出力整合回路１１５の出力インピーダンスＺoutとローパスフィルタ１３１６の入力インピーダンスＺinとは複素共役の関係に設定されることによって、両者の間でマッチング(整合)が得られている。
【０２８０】
図１に示すＲＦＩＣと比較すると、図２８に示すＲＦＩＣ１０ではクワッド・バンドのＧＳＭ送信信号の送信のためのＲＦＩＣおよびＧＳＭ・ＲＦ電力増幅器モジュール１１の外部接続端子の数が削減されている。このように図２８に示すＲＦＩＣ１０がクワッド・バンドのＧＳＭ送信信号を送信する場合には、図２から図１６までに示した送信機能に関係した本発明の実施の形態を適用することができる。
【０２８１】
《ＷＣＤＭＡの送信》
図２８のＲＦＩＣ１０では、クワッド・バンドのバンド６のＷＣＤＭＡ・ＲＦ送信信号は、ＷＣＤＭＡ送信ブロック１０７のドライバー増幅器１０７７と出力整合回路１０７９Ｃとから生成される。また、クワッド・バンドのバンド９のＷＣＤＭＡ・ＲＦ送信信号は、ＷＣＤＭＡ送信ブロック１０７のドライバー増幅器１０７８と出力整合回路１０７９Ｂとから生成される。更に、クワッド・バンドのバンド１のＷＣＤＭＡ・ＲＦ送信信号は、ＷＣＤＭＡ送信ブロック１０７のドライバー増幅器１０７９と出力整合回路１０７９Ａとから生成される。従って、３個の出力整合回路１０７９Ｃ、１０７９Ｂ、１０７９Ａから生成されるバンド６とバンド９とバンド１のいずれのＷＣＤＭＡ・ＲＦ送信信号もが、ＲＦＩＣの共通のＷＣＤＭＡ送信信号出力端子に供給される。
【０２８２】
ＲＦＩＣの共通のＷＣＤＭＡ送信信号出力端子のいずれのＷＣＤＭＡ・ＲＦ送信信号は、ＷＣＤＭＡ・ＲＦ電力増幅器モジュール１２の共通のＷＣＤＭＡ送信信号入力端子に供給される。このＷＣＤＭＡ・ＲＦ電力増幅器モジュール１２は、共通のＲＦ電力増幅器１２２と、バンド６のための入力整合回路１２１０および出力整合回路１２３０と、バンド９のための入力整合回路１２１１および出力整合回路１２３１と、バンド１のための入力整合回路１２１２および出力整合回路１２３２を含んでいる。
【０２８３】
バンド６のＷＣＤＭＡ・ＲＦ送信信号の送信時には、ＲＦＩＣのＷＣＤＭＡ送信ブロック１０７の出力整合回路１０７９Ｃの出力インピーダンスＺoutとＷＣＤＭＡ・ＲＦ電力増幅器モジュール１２の入力整合回路１２１０の入力インピーダンスＺinとは複素共役の関係に設定されることによって、両者の間でマッチング(整合)が得られている。またこの時には、ＷＣＤＭＡ・ＲＦ電力増幅器モジュール１２の出力整合回路１２３０の出力インピーダンスＺoutとアイソレータ１３１７の入力インピーダンスＺinとは複素共役の関係に設定されることによって、両者の間でマッチング(整合)が得られている。
【０２８４】
バンド９のＷＣＤＭＡ・ＲＦ送信信号の送信時には、ＲＦＩＣのＷＣＤＭＡ送信ブロック１０７の出力整合回路１０７９Ｂの出力インピーダンスＺoutとＷＣＤＭＡ・ＲＦ電力増幅器モジュール１２の入力整合回路１２１１の入力インピーダンスＺinとは複素共役の関係に設定されることによって、両者の間でマッチング(整合)が得られている。またこの時には、ＷＣＤＭＡ・ＲＦ電力増幅器モジュール１２の出力整合回路１２３１の出力インピーダンスＺoutとアイソレータ１３１８の入力インピーダンスＺinとは複素共役の関係に設定されることによって、両者の間でマッチング(整合)が得られている。
【０２８５】
バンド１のＷＣＤＭＡ・ＲＦ送信信号の送信時には、ＲＦＩＣのＷＣＤＭＡ送信ブロック１０７の出力整合回路１０７９Ａの出力インピーダンスＺoutとＷＣＤＭＡ・ＲＦ電力増幅器モジュール１２の入力整合回路１２１２の入力インピーダンスＺinとは複素共役の関係に設定されることによって、両者の間でマッチング(整合)が得られている。またこの時には、ＷＣＤＭＡ・ＲＦ電力増幅器モジュール１２の出力整合回路１２３２の出力インピーダンスＺoutとアイソレータ１３１９の入力インピーダンスＺinとは複素共役の関係に設定されることによって、両者の間でマッチング(整合)が得られている。
【０２８６】
図１に示すＲＦＩＣと比較すると、図２８に示すＲＦＩＣ１０では、トリプル・バンドのＷＣＤＭＡ送信信号の送信のためのＲＦＩＣおよびＷＣＤＭＡ・ＲＦ電力増幅器モジュール１２の外部接続端子の数が削減されている。このように図２８に示すＲＦＩＣ１０がトリプル・バンドのＷＣＤＭＡ送信信号を送信する場合には、図２から図１６までに示した送信機能に関係した本発明の実施の形態を適用することができる。尚、図２８に示すＲＦＩＣ１０に示すその他の構成は図１に示すＲＦＩＣのそれと同一であるので、他の構成に関する説明を省略する。
【０２８７】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０２８８】
例えば、ＲＦＩＣのＧＳＭ受信ブロックのダイレクト・コンバージョン・アーキテクチャー・受信機は、ＧＳＭ方式のＲＦ受信信号をゼロＩＦの受信ベースバンド信号に変換するだけではなく、ローＩＦ(低い中間周波)の受信アナログ信号に変換することもできる。また、ＲＦＩＣのＷＣＤＭＡ受信ブロックのダイレクト・コンバージョン・アーキテクチャー・受信機は、ＧＳＭ方式のＲＦ受信信号をゼロＩＦの受信ベースバンド信号に変換するだけではなく、ローＩＦの受信アナログ信号に変換することもできる。
【０２８９】
また、ＧＳＭ通信のための受信ブロックとＷＣＤＭＡ通信のための受信ブロックとを含むＲＦＩＣは、べヘスバンド信号処理ＬＳＩと同一の統合ワンチップＬＳＩとすることもできる。
【図面の簡単な説明】
【０２９０】
【図１】図１は、本発明に先立って本発明者等により検討されたＧＳＭ通信方式とＷＣＤＭＡ通信方式との両者をサポートするＲＦＩＣの構成を示す図である。
【図２】図２は、複数の周波数バンドのＲＦ送信信号を出力する単一のＲＦ電力増幅器を駆動するドライバー増幅器を集積化した本発明の実施の形態によるＲＦＩＣの構成を示す図である。
【図３】図３は、図２に示すＲＦＩＣにおいて、ローバンドの第１周波数の第１ＲＦ送信信号を増幅する第１ドライバー増幅器が活性化され、ハイバンドの第２周波数の第２ＲＦ送信信号を増幅する第２ドライバー増幅器が非活性化される場合の等価回路の構成を示す図である。
【図４】図４は、図３に示すＲＦＩＣにおいて、単一のＲＦ電力増幅器による第１または第２のＲＦ送信信号の出力時の入力整合回路の入力インピーダンスと第１または第２の出力整合回路の出力インピーダンスとのマッチングの状態を解析したスミスチャートを示す図である。
【図５】図５は、出力回路のインダクターによるインピーダンス変換の手法により複数の周波数バンドのＲＦ送信信号を出力する単一のＲＦ電力増幅器を駆動する複数のドライバー増幅器を集積化した本発明の他の実施の形態によるＲＦＩＣの構成を示す図である。
【図６】図６は、複数の周波数バンドのＲＦ送信信号を出力する単一のＲＦ電力増幅器を駆動する複数のドライバー増幅器を集積化した本発明の他の実施の形態によるＲＦＩＣの構成を示す図である。
【図７】図７は、図６に示すＲＦＩＣにおいて、単一のＲＦ電力増幅器による第１または第２のＲＦ送信信号の出力時の入力整合回路の入力インピーダンスと第１または第２の出力整合回路の出力インピーダンスとのマッチングの状態を解析したスミスチャートを示す図である。
【図８】図８は、図６の出力回路の容量の代わりにインダクターによるインピーダンス変換の手法により複数の周波数バンドのＲＦ送信信号を出力する単一のＲＦ電力増幅器を駆動する複数のドライバー増幅器を集積化した本発明の他の実施の形態によるＲＦＩＣの構成を示す図である。
【図９】図９は、本発明の種々の実施の形態によるＲＦＩＣの出力回路もしくは入力回路において使用される容量もしくはインダクターの構成を示す図である
【図１０】図１０は、本発明の種々の実施の形態によるＲＦＩＣの出力回路もしくは入力回路において使用される容量の他の構成を示す図である。
【図１１】図１１は、図２に示したＲＦＩＣの第１ドライバー増幅器と第２ドライバー増幅器の構成を示す図である。
【図１２】図１２は、ＲＦＩＣの第１ドライバー増幅器、第２ドライバー増幅器、第１出力整合回路、第２出力整合回路、出力回路、外部の入力整合回路を使用して、図２のように単一のＲＦ電力増幅器を駆動する様子を示す図である。
【図１３】図１３は、図１２に示したＲＦＩＣが、入力整合回路を介して図２のように単一のＲＦ電力増幅器をローバンドの８２５ＭＨｚのローバンドＲＦ送信信号とハイバンドの１９９０ＭＨｚとで駆動する際のマッチングの特性を示す図である。
【図１４】図１４は、ＲＦＩＣの第１ドライバー増幅器、第２ドライバー増幅器、第１インダクター回路、第２インダクター回路、第１出力整合回路、第２出力整合回路、外部の入力整合回路を使用して、図２のように単一のＲＦ電力増幅器を駆動する様子を示す図である。
【図１５】図１５は、図１４に示すＲＦＩＣにおいて、単一のＲＦ電力増幅器による第１または第２のＲＦ送信信号の出力時の入力整合回路１２４の入力インピーダンスと第１または第２の出力整合回路の出力インピーダンスとのマッチングの状態を解析したスミスチャートを示す図である。
【図１６】図１６は、図１４の出力回路の容量の代わりにインダクターによるインピーダンス変換の手法により複数の周波数バンドのＲＦ送信信号を出力する単一のＲＦ電力増幅器を駆動する複数のドライバー増幅器を集積化した本発明の他の実施の形態によるＲＦＩＣの構成を示す図である。
【図１７】図１７は、複数の周波数バンドのＲＦ受信信号を受信する単一のアンテナと単一の外部整合回路とで受信される複数の周波数バンドのＲＦ受信信号を増幅する複数の低雑音増幅器を集積化した本発明の実施の形態によるＲＦＩＣの構成を示す図である。
【図１８】図１８は、図１７に示したＲＦＩＣの第１低雑音増幅器、第２低雑音増幅器の構成および等価回路を示す図である。
【図１９】図１９は、図１７に示すＲＦＩＣにおいて、ローバンドの第１周波数の第１ＲＦ受信信号を増幅する第１低雑音増幅器が活性化され、ハイバンドの第２周波数の第２ＲＦ受信信号を増幅する第２低雑音増幅器が非活性化される場合の等価回路の構成を示す図である。
【図２０】図２０は、図１９に示した図１７のＲＦＩＣの等価回路で、単一の外部整合回路による第１または第２のＲＦ受信信号の供給時の単一の外部整合回路の出力インピーダンスと第１と第２の内部入力整合回路の入力インピーダンスとのマッチングの状態を解析したスミスチャートを示す図である。
【図２１】図２１は、図１９の入力回路のインダクターによるインピーダンス変換の手法により複数の周波数バンドのＲＦ受信信号を出力する単一の外部整合回路によって駆動される複数の低雑音増増幅器を集積化した本発明の他の実施の形態によるＲＦＩＣの構成を示す図である。
【図２２】図２２は、第１と第２の低雑音増幅器、第１と第２のインダクター回路、第１と第２の内部入力整合回路を含むＲＦＩＣに単一の外部整合回路から第１と第２のＲＦ受信信号を供給する様子を示す図である。
【図２３】図２３は図２２に示すＲＦＩＣにおいて、単一の外部整合回路による第１と第２の低雑音増幅器へのＲＦ受信信号の供給時の単一の外部整合回路の出力インピーダンスと第１と第２の内部入力整合回路の入力インピーダンスとのマッチングの状態を解析したスミスチャートを示す図である。
【図２４】図２４は、図２２の入力回路の容量Ｃの代わりにインダクターによるインピーダンス変換の手法により複数の周波数バンドのＲＦ送信受信を供給する単一の外部整合回路によって駆動される複数の低雑音増幅器を集積化した本発明の他の実施の形態によるＲＦＩＣの構成を示す図である。
【図２５】図２５は、第１と第２の低雑音増幅器、第１と第２のインダクター回路、第１と第２の内部入力整合回路を含むＲＦＩＣに単一の外部整合回路から第１と第２のＲＦ受信信号を供給する様子を示す図である。
【図２６】図２６は、図２５に示すＲＦＩＣにおいて、単一の外部整合回路による第１と第２の低雑音増幅器へのＲＦ受信信号の供給時の単一の外部整合回路の出力インピーダンスと第１と第２の内部入力整合回路の入力インピーダンスとのマッチングの状態を解析したスミスチャートを示す図である。
【図２７】図２７は、図２５の入力回路の容量の代わりにインダクターによるインピーダンス変換の手法により複数の周波数バンドのＲＦ送信受信を供給する単一の外部整合回路によって駆動される複数の低雑音増幅器を集積化した本発明の他の実施の形態によるＲＦＩＣの構成を示す図である。
【図２８】図２８は、本発明の実施の形態によるＧＳＭ通信方式とＷＣＤＭＡ通信方式との両者をサポートするＲＦＩＣの構成を示す図である。
【符号の説明】
【０２９１】
１４  アンテナ
１２３  ＲＦ電力増幅器
１２４  入力整合回路
１０  ＲＦＩＣ
ＯＵＴ、／ＯＵＴ  ＲＦ相補信号出力端子
１０９０  出力回路
１０９１  第１出力整合回路
１０９２  第２出力整合回路
Ｚin  入力整合回路１２４の入力インピーダンス
Ｚout  第１と第２の出力整合回路１０９１、１０９２の出力インピーダンス
Ｌs1  第１インダクター
Ｌs2  第２インダクター
１０７７  第１ドライバー増幅器
１０７８  第２ドライバー増幅器  
Ｖin1  第１ＲＦ送信信号
Ｖin2  第２ＲＦ送信信号
２２４  外部整合回路
ＩＮ、／ＩＮ  ＲＦ相補信号入力端子
２０９０  入力回路
２０９１  第１入力整合回路
２０９２  第２入力整合回路
Ｚout  外部整合回路２２４の出力インピーダンス
Ｚin  第１と第２の入力整合回路２０９１、２０９２の入力インピーダンス
Ｌs1  第１インダクター
Ｌs2  第２インダクター
１０７７  第１低雑音増幅器
１０７８  第２低雑音増幅器
【図１】
2009302987.tif 000003
【図２】
2009302987.tif 000004
【図３】
2009302987.tif 000005
【図４】
2009302987.tif 000006
【図５】
2009302987.tif 000007
【図６】
2009302987.tif 000008
【図７】
2009302987.tif 000009
【図８】
2009302987.tif 000010
【図９】
2009302987.tif 000011
【図１０】
2009302987.tif 000012
【図１１】
2009302987.tif 000013
【図１２】
2009302987.tif 000014
【図１３】
2009302987.tif 000015
【図１４】
2009302987.tif 000016
【図１５】
2009302987.tif 000017
【図１６】
2009302987.tif 000018
【図１７】
2009302987.tif 000019
【図１８】
2009302987.tif 000020
【図１９】
2009302987.tif 000021
【図２０】
2009302987.tif 000022
【図２１】
2009302987.tif 000023
【図２２】
2009302987.tif 000024
【図２３】
2009302987.tif 000025
【図２４】
2009302987.tif 000026
【図２５】
2009302987.tif 000027
【図２６】
2009302987.tif 000028
【図２７】
2009302987.tif 000029
【図２８】
2009302987.tif 000030