(57)【要約】【課題】スイッチング電源回路を構成する半導体集積回路において、電流容量の小さい通常の試験装置を用いてテストを可能とする。【解決手段】この半導体集積回路は、コイルを介して供給される直流電圧をスイッチングしてパルス幅変調された電圧を発生するトランジスタと、トランジスタのドレイン電圧に基づいてＰＷＭ制御信号を生成するＰＷＭ制御回路と、ＰＷＭ制御信号に基づいてトランジスタのゲートにゲート電圧を印加するプリドライバと、外部から供給される少なくとも１つのテスト制御信号に従って、第１のテストモードにおいてトランジスタを強制的にオン状態とするようにプリドライバを制御し、第２のテストモードにおいてトランジスタを強制的にオフ状態とするようにプリドライバを制御するテスト制御回路と、第２のテストモードにおいてＰＷＭ制御信号をモニタするために設けられたモニタ端子とを具備する。【選択図】図１
2009254061.tif 000002
【特許請求の範囲】
【請求項１】
コイルを介して供給される直流電圧をスイッチングしてＰＷＭ（パルス幅変調）を行うことにより、パルス幅変調された電圧を発生するトランジスタと、
前記トランジスタのドレイン電圧に基づいてＰＷＭ制御信号を生成するＰＷＭ制御回路と、
前記ＰＷＭ制御回路によって生成されるＰＷＭ制御信号に基づいて前記トランジスタのゲートにゲート電圧を印加するプリドライバと、
外部から供給される少なくとも１つのテスト制御信号に従って、第１のテストモードにおいて前記トランジスタを強制的にオン状態とするように前記プリドライバを制御し、第２のテストモードにおいて前記トランジスタを強制的にオフ状態とするように前記プリドライバを制御するテスト制御回路と、
第２のテストモードにおいて前記ＰＷＭ制御回路によって生成されるＰＷＭ制御信号をモニタするために設けられたモニタ端子と、
を具備する半導体集積回路。
【請求項２】
前記ＰＷＭ制御回路によって生成されるＰＷＭ制御信号を前記モニタ端子に選択的に供給するスイッチ回路をさらに具備し、
前記テスト制御回路が、第２のテストモードにおいて前記スイッチ回路をオンさせる、
請求項１記載の半導体集積回路。
【請求項３】
前記ＰＷＭ制御回路によって生成されるＰＷＭ制御信号の電位が所定の値を超えたときに該ＰＷＭ制御信号をラッチして、ラッチされたＰＷＭ制御信号を前記モニタ端子に供給するラッチ回路をさらに具備する、請求項１記載の半導体集積回路。
【請求項４】
請求項１〜３のいずれか１項記載の半導体集積回路をテストする方法であって、
前記半導体集積回路に少なくとも１つのテスト制御信号を供給して、第１のテストモードにおいて前記トランジスタを強制的にオン状態とするように前記プリドライバを制御し、前記トランジスタのドレインに電流を供給して、前記トランジスタのオン抵抗の値を測定するステップ（ａ）と、
前記半導体集積回路に少なくとも１つのテスト制御信号を供給して、第２のテストモードにおいて前記トランジスタを強制的にオフ状態とするように前記プリドライバを制御し、前記トランジスタのドレインに電圧を供給して、前記ＰＷＭ制御回路によって生成されるＰＷＭ制御信号を前記モニタ端子においてモニタするステップ（ｂ）と、
を具備するテスト方法。
【請求項５】
ステップ（ｂ）においてＰＷＭ制御信号が活性化されるときの前記トランジスタのドレイン電圧を測定するステップ（ｃ）と、
ステップ（ｃ）において測定された前記トランジスタのドレイン電圧の値を、ステップ（ａ）において測定された前記トランジスタのオン抵抗の値で割ることにより、前記トランジスタのドレイン電流の値を求めるステップ（ｄ）と、
をさらに具備する請求項４記載のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、供給される電源電圧をスイッチングすることにより所望の電圧に変換するスイッチング電源回路を構成する半導体集積回路、及び、そのような半導体集積回路のテスト方法に関する。
【背景技術】
【０００２】
スイッチング電源回路は、スイッチング素子を用いて電源電圧をスイッチングすることにより、電源電圧を昇圧又は降圧して所望の出力電圧を得る電力変換回路であって、スイッチングレギュレータとも呼ばれている。その中でも、直流電圧を別の直流電圧に変換するスイッチング電源回路は、ＤＣ−ＤＣコンバータと呼ばれている。スイッチング電源回路によれば、電圧降下をジュール熱として放出するシリーズレギュレータとは異なり、電力の損失を小さくできるので、高効率を得ることが容易である。
【０００３】
スイッチング電源回路は、スイッチング素子としての大電力用のトランジスタ及びその周辺回路を含む半導体集積回路と、コイル等の外付け部品とによって構成されることがある。その場合に、半導体集積回路単体として、内部回路の動作をテストする必要がある。
【０００４】
図８は、スイッチング電源回路を構成する半導体集積回路をテストするためのテスト回路の例を示す図である。半導体集積回路３０は、コンパレータ３１と、ＰＷＭ（パルス幅変調）制御回路３２と、プリドライバ３３と、スイッチング用のＮチャネルＭＯＳトランジスタ３４とを含んでいる。コンパレータ３１は、トランジスタ３４のドレイン電圧に基づいて得られる信号を、エラーアンプの出力信号又は電流制限電圧Ｖ１と比較することにより、比較結果を出力する。ＰＷＭ制御回路３２は、コンパレータ３１の比較結果に基づいて、ＰＷＭ制御信号を生成する。プリドライバ３３は、ＰＷＭ制御回路３２によって生成されるＰＷＭ制御信号に基づいて、トランジスタ３４のゲートにゲート電圧ＶＧを印加する。
【０００５】
図８に示すように、このテスト回路においては、直流電圧源１と、電流計５と、コイル２と、ダイオード３と、負荷電流を流す電流源６とが直列に接続されており、コイル２の一端と、ダイオード３のアノードとが、半導体集積回路３０の接続端子ＳＷに接続されている。トランジスタ３４がオン状態になると、コイル２に電流ＩＬが流れ、その値が電流計５によって測定される。
【０００６】
図９は、スイッチング用トランジスタのゲート電圧とコイルの電流との関係を示す図である。図９に示すように、トランジスタ３４のゲート電圧ＶＧがハイレベルになると、コイル２に流れる電流ＩＬが増加する。一方、トランジスタ３４のゲート電圧ＶＧがローレベルになると、コイル２に流れる電流ＩＬが減少する。また、負荷電流が大きくなると、コイル２に流れる電流ＩＬは、電流制限電圧Ｖ１によって制限される。そこで、コイル２に流れる電流ＩＬの最大値（ピーク電流）を測定することにより、半導体集積回路３０の内部回路が正常に動作しているか否かを判定することができる。
【０００７】
しかしながら、このようなテスト回路によれば、コイル２に大電流を流す必要があるので、電流容量の大きい試験装置が必要になる。また、大電流によってスイッチングノイズが発生するので、測定が困難になる。さらに、スイッチング周波数が高くなると、ピーク電流の測定が困難になるという問題がある。
【０００８】
関連する技術として、特許文献１には、小容量の試験設備で大容量のＰＷＭパワーアンプの性能試験を行うことができる試験方法及び試験装置が開示されている。この試験方法においては、電流制限機能及び過電流しゃ断機能付きの被試験ＰＷＭパワーアンプに実負荷電流より小さな電流を流した状態で電流増幅器の最終段出力電圧を測定し、この測定データに基づいて、実負荷に相当する負荷電流と最終段電流増幅器の出力電圧との関係を求め、次に、電流増幅器の初段から最終段のいずれか１つの入力側に、前記関係から求めた実負荷電流に相応する被試験ＰＷＭパワーアンプのＰＷＭ波から作成された直流電圧又は脈動電圧を外部より重畳して加え、この状態で電流制限特性及び過電流しゃ断特性が試験される。
【０００９】
しかしながら、特許文献１によれば、ＰＷＭパワーアンプの性能試験を行うために専用の試験装置を用意しなければならい。また、ＰＷＭ変換回路からスイッチング用のパワー素子に印加されるゲート電圧が試験装置にも入力されるので、ＰＷＭ変換回路の負荷が重くなってしまい、ＰＷＭ変換回路に大きな駆動能力が要求される。
【特許文献１】特開平５−３４０９８２号公報（第１−２頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
そこで、上記の点に鑑み、本発明は、スイッチング電源回路を構成する半導体集積回路において、電流容量の大きい試験装置や専用の試験装置を用いることなく、電流容量の小さい通常の試験装置を用いてテストを可能とすることを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明の１つの観点に係る半導体集積回路は、コイルを介して供給される直流電圧をスイッチングしてＰＷＭ（パルス幅変調）を行うことにより、パルス幅変調された電圧を発生するトランジスタと、トランジスタのドレイン電圧に基づいてＰＷＭ制御信号を生成するＰＷＭ制御回路と、ＰＷＭ制御回路によって生成されるＰＷＭ制御信号に基づいてトランジスタのゲートにゲート電圧を印加するプリドライバと、外部から供給される少なくとも１つのテスト制御信号に従って、第１のテストモードにおいてトランジスタを強制的にオン状態とするようにプリドライバを制御し、第２のテストモードにおいてトランジスタを強制的にオフ状態とするようにプリドライバを制御するテスト制御回路と、第２のテストモードにおいてＰＷＭ制御回路によって生成されるＰＷＭ制御信号をモニタするために設けられたモニタ端子とを具備する。
【００１２】
ここで、半導体集積回路が、ＰＷＭ制御回路によって生成されるＰＷＭ制御信号をモニタ端子に選択的に供給するスイッチ回路をさらに具備し、テスト制御回路が、第２のテストモードにおいてスイッチ回路をオンさせるようにしても良い。あるいは、半導体集積回路が、ＰＷＭ制御回路によって生成されるＰＷＭ制御信号の電位が所定の値を超えたときに該ＰＷＭ制御信号をラッチして、ラッチされたＰＷＭ制御信号をモニタ端子に供給するラッチ回路をさらに具備するようにしても良い。
【００１３】
また、本発明の１つの観点に係る半導体集積回路のテスト方法は、本発明に係る半導体集積回路をテストする方法であって、半導体集積回路に少なくとも１つのテスト制御信号を供給して、第１のテストモードにおいてトランジスタを強制的にオン状態とするようにプリドライバを制御し、トランジスタのドレインに電流を供給して、トランジスタのオン抵抗の値を測定するステップ（ａ）と、半導体集積回路に少なくとも１つのテスト制御信号を供給して、第２のテストモードにおいてトランジスタを強制的にオフ状態とするようにプリドライバを制御し、トランジスタのドレインに電圧を供給して、ＰＷＭ制御回路によって生成されるＰＷＭ制御信号をモニタ端子においてモニタするステップ（ｂ）とを具備する。
【００１４】
このテスト方法は、ステップ（ｂ）においてＰＷＭ制御信号が活性化されるときのトランジスタのドレイン電圧を測定するステップ（ｃ）と、ステップ（ｃ）において測定されたトランジスタのドレイン電圧の値を、ステップ（ａ）において測定されたトランジスタのオン抵抗の値で割ることにより、トランジスタのドレイン電流の値を求めるステップ（ｄ）とをさらに具備するようにしても良い。
【発明の効果】
【００１５】
本発明によれば、少なくとも１つのテスト制御信号を外部から半導体集積回路に供給することにより、スイッチング用のトランジスタを強制的にオン状態として該トランジスタのオン抵抗を測定したり、スイッチング用のトランジスタを強制的にオフ状態としてＰＷＭ制御信号をモニタすることができるので、電流容量の大きい試験装置や専用の試験装置を用いることなく、電流容量の小さい通常の試験装置を用いてテストが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係る半導体集積回路によって構成されるスイッチング電源回路を示す図である。半導体集積回路１０は、コンパレータ１１と、ＰＷＭ（パルス幅変調）制御回路１２と、プリドライバ１３と、スイッチング用のＮチャネルＭＯＳトランジスタ１４と、電流検出回路１５と、スロープ発生回路１６と、加算回路１７と、平滑された出力電圧ＶＯＵＴを分圧するための抵抗１８及び１９と、基準電圧発生回路２０と、エラーアンプ２１と、テスト制御回路２２と、スイッチ回路２３とを含んでいる。
【００１７】
図１に示すように、半導体集積回路１０の外付け回路として、直流電圧源１と、コイル２と、ダイオード３と、コンデンサ４とが直列に接続されており、コイル２の一端と、ダイオード３のアノードとが、半導体集積回路１０の接続端子ＳＷに接続されている。これらの外付け回路は、半導体集積回路１０のテストの際には不要となる。
【００１８】
スイッチング電源回路の通常動作において、トランジスタ１４は、コイル２を介して供給される直流電圧をスイッチングしてＰＷＭ（パルス幅変調）を行うことにより、パルス幅変調された電圧を発生する。トランジスタ１４がオン状態になると、コイル２に電流が流れる。トランジスタ１４がオフ状態になると、コイル２は電流を維持しようとするので、ダイオード３のアノード電位が上昇し、ダイオード３に電流が流れてコンデンサ４に電荷が蓄積される。このような動作を繰り返すことにより、ダイオード３によって整流動作が行われ、コンデンサ４によって平滑された出力電圧ＶＯＵＴが生成される。トランジスタ１４のゲートに印加されるゲート電圧ＶＧのデューティ（パルス幅）を変化させることによって、出力電圧ＶＯＵＴの値を制御することができる。
【００１９】
コンパレータ１１は、トランジスタ１４のドレイン電圧に基づいて得られる加算回路１７の出力信号を、エラーアンプ２１の出力信号と比較することにより、比較結果を出力する。ただし、エラーアンプ２１の出力信号の電位が上昇して、半導体集積回路１０の動作が電流制限領域に入ると、コンパレータ１１は、加算回路１７の出力信号を、電流制限電圧Ｖ１と比較することにより、比較結果を出力する。
【００２０】
ＰＷＭ制御回路１２は、コンパレータ１１の比較結果に基づいて、ＰＷＭ制御信号を生成する。半導体集積回路１０には、ＰＷＭ制御回路１２によって生成されるＰＷＭ制御信号をモニタするために、モニタ端子ＭＮが設けられている。プリドライバ１３は、ＰＷＭ制御回路１２によって生成されるＰＷＭ制御信号に基づいて、トランジスタ１４のゲートにゲート電圧ＶＧを印加する。また、プリドライバ１３は、テスト制御回路２２の制御の下で、トランジスタ１４を強制的にオン状態又はオフ状態にすることができる。
【００２１】
電流検出回路１５は、トランジスタ１４のドレイン電圧に基づいてドレイン電流を検出して、電流検出信号を発生する。スロープ発生回路１６は、ＰＷＭ制御信号の発生周期に同期して、三角波状の波形を有するスロープ信号を発生する。加算器１７は、電流検出回路１５によって発生される電流検出信号と、スロープ発生回路１６によって発生されるスロープ信号とを加算して、得られた出力信号をコンパレータ１１に供給する。
【００２２】
一方、出力電圧ＶＯＵＴは抵抗１８及び１９によって分圧され、分圧された出力電圧が、エラーアンプ２１の反転入力端子に供給される。エラーアンプ２１の非反転入力端子には、基準電圧発生回路２０によって発生された基準電圧が供給される。エラーアンプ２１は、分圧された出力電圧と基準電圧との差分を反転増幅し、出力信号をコンパレータ１１に供給する。これにより、出力電圧ＶＯＵＴが所定の値となるようにＰＷＭ制御が行われる。
【００２３】
図２は、図１に示すテスト制御回路の構成例を示す回路図である。本実施形態においては、図１に示す半導体集積回路１０をテストする際に、少なくとも１つのテスト制御信号が半導体集積回路１０に供給される。ここでは、２つのテスト制御信号ＴＳＴ及びＴＣＬＫが用いられる場合について説明する。
【００２４】
半導体集積回路１０のテストにおいては、外付け回路（図１に示す直流電圧源１〜コンデンサ４）が不要となる。また、出力電圧ＶＯＵＴが印加される端子をローレベルに固定することにより、エラーアンプ２１の出力信号の電位を上昇させて、半導体集積回路１０の動作が電流制限領域に入るようにする。これにより、コンパレータ１１は、加算回路１７の出力信号を電流制限電圧Ｖ１と比較することにより比較結果を出力する状態となる。
【００２５】
図２に示すように、テスト制御回路２２は、テスト制御信号ＴＳＴ及びＴＣＬＫが入力される２つの端子にそれぞれ接続された抵抗３１及び３２、及び、シュミットトリガ回路３３及び３４と、インバータ３５〜３９と、ＮＡＮＤゲート４０〜４２と、カウンタ４３と、ＲＳフリップフロップ４４と、デコーダ４５とを含んでいる。
【００２６】
シュミットトリガ回路３３から出力される反転テスト制御信号ＴＳＴバーは、ＮＡＮＤゲート４０及び４１に供給される。インバータ３５から出力されるテスト制御信号ＴＳＴは、ＮＡＮＤゲート４２に供給される。シュミットトリガ回路３４から出力される反転テスト制御信号ＴＣＬＫバーは、ＮＡＮＤゲート４１に供給される。インバータ３６から出力されるテスト制御信号ＴＣＬＫは、ＮＡＮＤゲート４０及び４２に供給される。
【００２７】
ＮＡＮＤゲート４０の出力信号は、インバータ３７を介してカウンタ４３のクロック信号入力端子に供給される。ＮＡＮＤゲート４１の出力信号は、カウンタ４３の反転リセット端子に供給されると共に、インバータ３９を介してＲＳフリップフロップ４４のリセット端子、及び、ＮチャネルＭＯＳトランジスタ２４のゲートに供給される。トランジスタ２４は、通常動作モードにおいて、モニタ端子ＭＮを基準電位（本実施形態においては、接地電位）に接続するために設けられている。
【００２８】
カウンタ４３は、通常動作モードにおいて、テスト制御信号ＴＳＴ及びＴＣＬＫがローレベルになるとリセットされ、テストモードにおいて、テスト制御信号ＴＳＴ及びＴＣＬＫがハイレベルになるとリセットが解除されて、テスト制御信号ＴＳＴの立下がりエッジに同期してカウント値をインクリメントし、４ビットのカウント値をデコーダ４５に出力する。
【００２９】
ＲＳフリップフロップ４４は、テスト制御信号ＴＳＴ及びＴＣＬＫがハイレベルになるとテストイネーブル信号をハイレベルに活性化し、テスト制御信号ＴＳＴ及びＴＣＬＫがローレベルになるとテストイネーブル信号をローレベルに非活性化する。
【００３０】
デコーダ４５は、ＲＳフリップフロップ４４から出力されるテストイネーブル信号がハイレベルに活性化されると、カウンタ４３のカウント値に対応するテストモードに移行して、テスト用の各種の信号を生成する。
【００３１】
図３は、半導体集積回路が第１のテストモードに移行する際の各部の波形を示す図である。テスト制御信号ＴＳＴ及びＴＣＬＫがローレベルである間に、カウンタ４３及びＲＳフリップフロップ４４がリセットされる。テスト制御信号ＴＳＴ及びＴＣＬＫをハイレベルにすることにより、カウンタ４３及びＲＳフリップフロップ４４のリセットが解除され、ＲＳフリップフロップ４４がテストイネーブル信号をハイレベルに活性化する。
【００３２】
その後、テスト制御信号ＴＳＴがローレベルに遷移する度にカウンタ４３のカウント値がインクリメントされ、時刻ｔ１において、デコーダ４５が第１のテストモードに移行して、トランジスタオン信号ＴＯＮをハイレベルに活性化する。図１に示すプリドライバ１３は、トランジスタオン信号ＴＯＮに従って、スイッチング用のトランジスタ１４を強制的にオン状態とする。第１のテストモードにおいては、ＬＳＩテスタ等を用いて、接続端子ＳＷからトランジスタ１４のドレインに電流を供給して、接続端子ＳＷにおけるトランジスタ１４のドレイン電圧を測定することにより、トランジスタ１４のオン抵抗が測定される。
【００３３】
図４は、半導体集積回路が第２のテストモードに移行する際の各部の波形を示す図である。テスト制御信号ＴＳＴがローレベルに遷移する度にカウンタ４３のカウント値がインクリメントされ、時刻ｔ２において、デコーダ４５が第２のテストモードに移行して、トランジスタオフ信号ＴＯＦＦをハイレベルに活性化すると共に、モニタイネーブル信号ＭＯＮをハイレベルに活性化する。このとき、トランジスタオン信号ＴＯＮはローレベルに非活性化される。
【００３４】
図１に示すプリドライバ１３は、トランジスタオフ信号ＴＯＦＦに従って、トランジスタ１４を強制的にオフ状態とする。また、モニタイネーブル信号ＭＯＮが活性化されるので、スイッチ回路２３がオンする。第２のテストモードにおいては、ＬＳＩテスタ等を用いて、接続端子ＳＷからトランジスタのドレインに電圧を供給することにより、ＰＷＭ制御回路１２によって生成されるＰＷＭ制御信号が、モニタ端子ＭＮにおいてモニタされる。
【００３５】
図５は、接続端子ＳＷの入力電圧の波形とモニタ端子ＭＮの出力電圧の波形を示す図である。ここでは、説明を簡単にするために、接続端子ＳＷの入力電圧が、加算回路１７からコンパレータ１１に入力される電圧Ｖ２に等しいものとする。接続端子ＳＷの入力電圧が電流制限電圧Ｖ１を超えると、ＰＷＭ制御回路１２は、ＰＷＭ制御信号をハイレベルに活性化させる。従って、ＬＳＩテスタ又はオシロスコープ等を用いて、ＰＷＭ制御信号がハイレベルに活性化されるときの接続端子ＳＷの入力電圧（トランジスタ１４のドレイン電圧）を測定し、その電圧の値をトランジスタ１４のオン抵抗の値で割ることにより、電流制限電圧Ｖ１によって制限されるときのトランジスタ１４のドレイン電流の値を求めることができる。
【００３６】
以上説明したように、本実施形態によれば、電流容量の大きい試験装置や専用の試験装置を用いることなく、電流容量の小さい通常の試験装置を用いてテストが可能となる。また、外付け部品としてのコイルやダイオードを接続しなくてもテストが可能なので、外付け部品の定数のばらつきによる測定誤差がなくなり、外付け部品を校正する作業が不要となる。さらに、スイッチング用のトランジスタに大電流のスイッチング動作をさせなくても測定が可能なので、大電流によるスイッチングノイズの影響を受けずに測定を行うことができる。
【００３７】
次に、本発明の第２の実施形態について説明する。
図６は、本発明の第２の実施形態に係る半導体集積回路によって構成されるスイッチング電源回路を示す図である。図６に示す半導体集積回路１０ａは、図１に示す半導体集積回路１０におけるスイッチ回路２３の替わりに、ラッチ回路２５を有している。ラッチ回路２５は、例えば、ＲＳフリップフロップによって構成される。ＰＷＭ制御回路１２によって生成されるＰＷＭ制御信号が一旦ハイレベルに活性化されると、ラッチ回路２５は、ＰＷＭ制御信号をラッチして、ラッチされたＰＷＭ制御信号をモニタ端子ＭＮに出力する。
【００３８】
図７は、接続端子ＳＷの入力電圧の波形とモニタ端子ＭＮの出力電圧の波形を示す図である。ここでは、説明を簡単にするために、接続端子ＳＷの入力電圧が、加算回路１７からコンパレータ１１に入力される電圧Ｖ２に等しいものとする。接続端子ＳＷの入力電圧が電流制限電圧Ｖ１を超えると、ＰＷＭ制御回路１２は、ＰＷＭ制御信号をハイレベルに活性化させる。ラッチ回路２５が、ラッチされたＰＷＭ制御信号をモニタ端子ＭＮに出力するので、ＬＳＩテスタ又はオシロスコープ等を用いて、ＰＷＭ制御信号がハイレベルに活性化されるときの接続端子ＳＷの入力電圧（トランジスタ１４のドレイン電圧）を測定し、その電圧の値をトランジスタ１４のオン抵抗の値で割ることにより、電流制限電圧Ｖ１によって制限されるときのトランジスタ１４のドレイン電流の値を求めることができる。本実施形態によれば、スイッチング周波数が高くなった場合でも、ＰＷＭ制御回路１２によって生成されるＰＷＭ制御信号を容易にモニタすることができる。
【図面の簡単な説明】
【００３９】
【図１】本発明の第１の実施形態におけるスイッチング電源回路を示す図。
【図２】図１に示すテスト制御回路の構成例を示す回路図。
【図３】半導体集積回路が第１のテストモードに移行する際の各部の波形を示す図。
【図４】半導体集積回路が第２のテストモードに移行する際の各部の波形を示す図。
【図５】接続端子ＳＷの入力電圧の波形とモニタ端子ＭＮの出力電圧の波形を示す図。
【図６】本発明の第２の実施形態におけるスイッチング電源回路を示す図。
【図７】接続端子ＳＷの入力電圧の波形とモニタ端子ＭＮの出力電圧の波形を示す図。
【図８】半導体集積回路をテストするためのテスト回路の例を示す図。
【図９】スイッチング用トランジスタのゲート電圧とコイルの電流との関係を示す図。
【符号の説明】
【００４０】
１  直流電圧源、  ２  コイル、  ３  ダイオード、  ４  コンデンサ、  １０  半導体集積回路、  １１  コンパレータ、  １２  ＰＷＭ制御回路、  １３  プリドライバ、  １４  ＮチャネルＭＯＳトランジスタ、  １５  電流検出回路、  １６  スロープ発生回路、  １７  加算回路、  １８、１９  抵抗、  ２０  基準電圧発生回路、  ２１  エラーアンプ、  ２２  テスト制御回路、  ２３  スイッチ回路、  ２４  ＮチャネルＭＯＳトランジスタ、  ２５  ラッチ回路
【図１】
2009254061.tif 000003
【図２】
2009254061.tif 000004
【図３】
2009254061.tif 000005
【図４】
2009254061.tif 000006
【図５】
2009254061.tif 000007
【図６】
2009254061.tif 000008
【図７】
2009254061.tif 000009
【図８】
2009254061.tif 000010
【図９】
2009254061.tif 000011