(57)【要約】【課題】消費電力を減少することができるとともに、小型化することのできるＤＣ−ＤＣコンバータ用平滑回路、ＤＣ−ＤＣコンバータ、電気泳動表示装置用駆動回路、電気泳動表示装置、及び電子機器を提供する。【解決手段】本体回路５７の出力を平滑するＤＣ−ＤＣコンバータ用平滑回路５８であって、本体回路５７の動作を制御する制御信号が入力され、該制御信号の振幅を増幅した所定の信号を出力する増幅回路５８ａと、増幅回路５８ａの出力電圧に基づいて、入力端子Ｎ５に接続される本体回路５７と出力端子Ｎ８に並列に接続されるコンデンサＣ４との間を接続し、又は切断する電圧制御スイッチ５８ｂとを備える。【選択図】図４
2009232576.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を出力する第１の期間と、前記入力電圧を昇圧して出力する第２の期間とを、制御信号に基づいて繰り返すＤＣ−ＤＣコンバータの出力を平滑するＤＣ−ＤＣコンバータ用平滑回路であって、
前記制御信号が入力され、該制御信号の振幅を増幅した所定の信号を出力する信号増幅回路と、
前記信号増幅回路の出力電圧に基づいて、一端に接続される前記ＤＣ−ＤＣコンバータと他端に並列に接続されるコンデンサとの間を接続し、又は切断する電圧制御スイッチとを備える
ことを特徴とするＤＣ−ＤＣコンバータ用平滑回路。
【請求項２】
前記電圧制御スイッチは、前記第１の期間に前記一端と前記他端との間を切断し、前記第２の期間に前記一端と前記他端との間を接続する
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ用平滑回路。
【請求項３】
前記制御信号は、前記第１の期間に前記第２の期間の電圧より高い電圧を出力する信号であり、
前記信号増幅回路は、前記制御信号の振幅を増幅した信号を出力する
ことを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ用平滑回路。
【請求項４】
前記信号増幅回路は、第１及び第２のインバータを有し、前記第１のインバータは前記制御信号が入力されるとともに、前記ＤＣ−ＤＣコンバータの出力電圧が印加され、前記第２のインバータは前記第１のインバータの出力が入力されるとともに、前記コンデンサの電圧が印加され、
前記電気制御スイッチとしてＰＭＯＳトランジスタを用い、ゲートに前記第２のインバータの出力が接続され、ドレインに前記ＤＣ−ＤＣコンバータの出力が接続され、ソースに前記コンデンサが並列に接続される
ことを特徴とする請求項３に記載のＤＣ−ＤＣコンバータ用平滑回路。
【請求項５】
前記制御信号は、前記第１の期間に前記第２の期間の電圧より高い電圧を出力する信号であり、
前記信号増幅回路は、前記制御信号の振幅を反転増幅した信号を出力する
ことを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ用平滑回路。
【請求項６】
前記信号増幅回路はインバータを有し、該インバータは前記制御信号が入力されるとともに、前記ＤＣ−ＤＣコンバータの出力電圧が印加され、
前記電気制御スイッチとしてＮＭＯＳトランジスタを用い、ゲートに前記インバータの出力が接続され、ドレインに前記ＤＣ−ＤＣコンバータの出力が接続され、ソースに前記コンデンサが並列に接続される
ことを特徴とする請求項５に記載のＤＣ−ＤＣコンバータ用平滑回路。
【請求項７】
請求項１乃至６の何れかに記載のＤＣ−ＤＣコンバータ用平滑回路を備える
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項８】
請求項７に記載のＤＣ−ＤＣコンバータを備える
ことを特徴とする電気泳動表示装置用駆動回路。
【請求項９】
請求項８に記載の電気泳動表示装置用駆動回路を備える
ことを特徴とする電気泳動表示装置。
【請求項１０】
請求項９に記載の電気泳動表示装置を備える
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータの出力を平滑するＤＣ−ＤＣコンバータ用平滑回路、このＤＣ−ＤＣコンバータ用平滑回路を含むＤＣ−ＤＣコンバータ、このＤＣ−ＤＣコンバータを含む電気泳動表示装置用駆動回路、この電気泳動表示装置用駆動回路を含む電気泳動表示装置、及びこの電気泳動表示装置を備える電子機器に関する。
【背景技術】
【０００２】
従来、この種のＤＣ−ＤＣコンバータとして、チャージポンプ回路（ＤＣ−ＤＣコンバータ）の出力にダイオードとコンデンサとを接続して出力電圧を平滑するものや、前記ダイオードに代えて２つのコンパレータと２つのトランジスタを用いて、ダイオードによる出力電圧の減少を回避するようにしたチャージポンプ回路（ＤＣ−ＤＣコンバータ）が知られている（例えば特許文献１参照）。
【特許文献１】特開平６−３４３２６０号公報
【０００３】
しかしながら、ダイオードを用いる場合や、ダイオードに代えて２つのコンパレータと２つのトランジスタを用いる場合でも、ＤＣ−ＤＣコンバータの出力電圧を平滑するために追加された回路によって電圧降下が生じて電力を消費してしまう。特に、電気泳動表示装置の駆動においては、電気泳動表示装置全体の電力消費を抑制するために駆動回路に含まれるＤＣ−ＤＣコンバータの消費電力を少しでも減少させ、バッテリー等の電力持続時間を延ばしたい等の要請が強い。また、電気泳動表示装置の表示部の消費電力は、数マイクロワットという非常に少ない消費電力である。このため、電気泳動表示装置の駆動回路に含まれるＤＣ−ＤＣコンバータの出力電圧を平滑するための回路を追加して、消費電力が増加してしまうことは無視できない問題である。また、電気泳動表示装置は、腕時計や電子ペーパー等の小型化が要求される電子機器に用いられるため、ＤＣ−ＤＣコンバータの出力電圧を平滑するための回路が複雑で構成要素が多くなると、小型化が困難になるという問題もある。
【０００４】
本発明は前記問題に鑑みてなされたものであり、消費電力を低減することができるとともに、小型化することのできるＤＣ−ＤＣコンバータ用平滑回路、ＤＣ−ＤＣコンバータ、電気泳動表示装置用駆動回路、電気泳動表示装置、及び電子機器を提供することを目的の１つとする。
【発明の開示】
【課題を解決するための手段】
【０００５】
本発明に係るＤＣ−ＤＣコンバータ用平滑回路は、前記課題を解決するために、入力電圧を出力する第１の期間と、前記入力電圧を昇圧して出力する第２の期間とを、制御信号に基づいて繰り返すＤＣ−ＤＣコンバータの出力を平滑するＤＣ−ＤＣコンバータ用平滑回路であって、前記制御信号が入力され、該制御信号の振幅を増幅した所定の信号を出力する信号増幅回路と、前記信号増幅回路の出力電圧に基づいて、一端に接続される前記ＤＣ−ＤＣコンバータと他端に並列に接続されるコンデンサとの間を接続し、又は切断する電圧制御スイッチとを備える。
【０００６】
かかる構成によれば、信号増幅回路の出力電圧に基づいて、一端と他端との間が接続され、又は切断されるので、例えば第１の期間に一端と他端との間を切断し、第２の期間に一端と他端との間を接続するように構成することが可能になる。これにより、電圧制御スイッチがオンのときに、一端に接続されたＤＣ−ＤＣコンバータの昇圧した電圧（ハイレベル）によって他端に並列に接続されたコンデンサに電荷を蓄えることができるとともに、電圧制御スイッチがオフのときに、従来のようにダイオードを用いることなく、一端側に接続されたＤＣ−ＤＣコンバータが出力する入力電圧（ローレベル）と他端側のコンデンサの電荷が蓄えられた高い電圧とを電気的に絶縁することができ、また、電圧制御スイッチがオンのときに電圧降下を少なくすることが可能となり、消費電力を低減することができるとともに、簡単な回路で少ない要素から構成することができるから、小型化することができる。
【０００７】
好ましくは、前記電圧制御スイッチは、前記第１の期間に前記一端と前記他端との間を切断し、前記第２の期間に前記一端と前記他端との間を切断する。
【０００８】
かかる構成によれば、第１の期間に一端と他端との間が切断され、第２の期間に一端と他端との間が接続されるので、一端と他端との間を接続したときに、一端に接続されたＤＣ−ＤＣコンバータの昇圧した電圧（ハイレベル）によって他端に並列に接続されたコンデンサに電荷を蓄えることができるとともに、一端と他端との間を切断したときに、従来のようにダイオードを用いることなく、一端側に接続されたＤＣ−ＤＣコンバータが出力する入力電圧（ローレベル）と他端側のコンデンサの電荷が蓄えられた高い電圧とを電気的に絶縁することができる。
【０００９】
好ましくは、前記制御信号は、前記第１の期間に前記第２の期間の電圧より高い電圧を出力する信号であり、前記信号増幅回路は、前記制御信号の振幅を増幅した信号を出力する。
【００１０】
かかる構成によれば、第１の期間に、ＤＣ−ＤＣコンバータの出力が入力電圧（ローレベル）になり、信号増幅回路の出力が第２の期間の電圧より高い電圧を増幅した電圧（ハイレベル）になり、第２の期間に、ＤＣ−ＤＣコンバータの出力電圧が入力電圧を昇圧した電圧（ハイレベル）になり、信号増幅回路の出力電圧が第２の期間の電圧（ローレベル）になるので、例えば電圧制御スイッチとしてＰＭＯＳトランジスタを用い、第１の期間に電圧制御スイッチをオフにし、第２の期間に電圧制御スイッチをオンにすることが可能となる。これにより、ＰＭＯＳトランジスタがオンのときに電圧降下がほとんどなく、消費電力を低減することができる。
【００１１】
好ましくは、前記信号増幅回路は、第１及び第２のインバータを有し、前記第１のインバータは前記制御信号が入力されるとともに、前記ＤＣ−ＤＣコンバータの出力電圧が印加され、前記第２のインバータは前記第１のインバータの出力が入力されるとともに、前記コンデンサの電圧が印加され、前記電気制御スイッチとしてＰＭＯＳトランジスタを用い、ゲートに前記第２のインバータの出力が接続され、ドレインに前記ＤＣ−ＤＣコンバータの出力が接続され、ソースに前記コンデンサが並列に接続される。
【００１２】
かかる構成によれば、第１の期間に、ＤＣ−ＤＣコンバータの出力が入力電圧（ローレベル）になり、第２のインバータの出力が第２の期間の電圧より高い電圧（ハイレベル）になるとともに、ＰＭＯＳトランジスタがオフになり、第２の期間に、ＤＣ−ＤＣコンバータの出力電圧が入力電圧を昇圧した電圧（ハイレベル）になり、第２のインバータの出力が第２の期間の電圧（ローレベル）になるとともに、ＰＭＯＳトランジスタがオンになるので、ＰＭＯＳトランジスタがオンのときに、一端に接続されたＤＣ−ＤＣコンバータの昇圧した電圧（ハイレベル）によって他端に並列に接続されたコンデンサに電荷を蓄えることができるとともに、ＰＭＯＳトランジスタがオフのときに、従来のようにダイオードを用いることなく、一端側に接続されたＤＣ−ＤＣコンバータが出力する入力電圧（ローレベル）と他端側のコンデンサの電荷が蓄えられた高い電圧とを電気的に絶縁することができる。また、ＰＭＯＳトランジスタがオンのときに電圧降下がほとんどなく、消費電力を低減することができるとともに、２つのインバータと１つのＰＭＯＳトランジスタと１つのコンデンサで構成することができるから、小型化することができる。
【００１３】
好ましくは、前記制御信号は、前記第１の期間に前記第２の期間の電圧より高い電圧を出力する信号であり、前記信号増幅回路は、前記制御信号の振幅を反転増幅した信号を出力する。
【００１４】
かかる構成によれば、第１の期間に、ＤＣ−ＤＣコンバータの出力が入力電圧（ローレベル）になり、信号増幅回路の出力が第２の期間の電圧（ローレベル）になり、第２の期間に、ＤＣ−ＤＣコンバータの出力電圧が入力電圧を昇圧した電圧（ハイレベル）になり、信号増幅回路の出力電圧が第２の期間の電圧より高い電圧を増幅した電圧（ハイレベル）になるので、例えば電圧制御スイッチとしてＮＭＯＳトランジスタを用い、第１の期間に電圧制御スイッチをオフにし、第２の期間に電圧制御スイッチをオンにすることが可能となる。これにより、ＮＭＯＳトランジスタがオンのときにしきい値電圧による電圧降下のみ生じるから、消費電力を低減することができる。
【００１５】
好ましくは、前記信号増幅回路はインバータを有し、該インバータは前記制御信号が入力されるとともに、前記ＤＣ−ＤＣコンバータの出力電圧が印加され、前記電気制御スイッチとしてＮＭＯＳトランジスタを用い、ゲートに前記インバータの出力が接続され、ドレインに前記ＤＣ−ＤＣコンバータの出力が接続され、ソースに前記コンデンサが並列に接続される。
【００１６】
かかる構成によれば、第１の期間に、ＤＣ−ＤＣコンバータの出力が入力電圧（ローレベル）になり、インバータの出力が第２の期間の電圧（ローレベル）になるとともに、ＮＭＯＳトランジスタがオフになり、第２の期間に、ＤＣ−ＤＣコンバータの出力電圧が入力電圧を昇圧した電圧（ハイレベル）になり、インバータの出力が第２の期間の電圧より高い電圧（ハイレベル）になるとともに、ＮＭＯＳトランジスタがオンになるので、ＮＭＯＳトランジスタがオンのときに、一端に接続されたＤＣ−ＤＣコンバータの昇圧した電圧（ハイレベル）によって他端に並列に接続されたコンデンサに電荷を蓄えることができるとともに、ＮＭＯＳトランジスタがオフのときに、従来のようにダイオードを用いることなく、一端に接続されたＤＣ−ＤＣコンバータが出力する入力電圧（ローレベル）と他端側のコンデンサの電荷が蓄えられた高い電圧とを電気的に絶縁することができる。また、ＮＭＯＳトランジスタがオンのときにしきい値電圧による電圧降下のみ生じるから、消費電力を低減することができるとともに、１つのインバータと１つのＮＭＯＳトランジスタと１つのコンデンサで構成することができるから、小型化することができる。
【００１７】
本発明に係るＤＣ−ＤＣコンバータは、前記課題を解決するために、前述した本発明に係るＤＣ−ＤＣコンバータ用平滑回路を備える。
【００１８】
かかる構成によれば、前述した本発明に係るＤＣ−ＤＣコンバータ用平滑回路を備えるので、消費電力を低減することができる小型のＤＣ−ＤＣコンバータを実現することができる。
【００１９】
本発明に係る電気泳動表示装置用駆動回路は、前記課題を解決するために、前述した本発明に係るＤＣ−ＤＣコンバータを備える。
【００２０】
かかる構成によれば、前述した本発明に係るＤＣ−ＤＣコンバータを備えるので、消費電力を低減することができる小型の電気泳動表示装置用駆動回路を実現することができる。
【００２１】
本発明に係る電気泳動表示装置は、前記課題を解決するために、前述した本発明に係る電気泳動表示装置用駆動回路を備える。
【００２２】
かかる構成によれば、前述した本発明に係る電気泳動表示装置用駆動回路を備えるので、消費電力を低減することができ、例えばバッテリーの電力持続時間を延ばすことができる。
【００２３】
本発明に係る電子機器は、前記課題を解決するために、前述した本発明に係る電気泳動表示装置を備える。
【００２４】
かかる構成によれば、前述した本発明に係る電気泳動表示装置を備えるので、消費電力を低減することができ、例えば電池交換や発熱等の少ない各種電子機器を実現することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の一実施形態について図面を参照しながら説明する。
【００２６】
（ＤＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータ用平滑回路）
最初に、図１乃至図６を参照して本発明に係るＤＣ−ＤＣコンバータ及びＤＣ−ＤＣコンバータ用平滑回路について説明する。図１は、本発明に係るＤＣ−ＤＣコンバータの全体構成を説明する回路図である。
【００２７】
図１に示すように、ＤＣ−ＤＣコンバータ５６は、本体回路５７と平滑回路５８とを備えている。本体回路５７は、接続端子Ｎ１−Ｎ２間の単位回路と、接続端子Ｎ２−Ｎ３間の単位回路と、接続端子Ｎ３−Ｎ４間の単位回路とを備えている。接続端子Ｎ１には電源電圧Ｖｄｃが印加され、接続端子Ｎ４から出力電圧Ｖｄｄを平滑回路５８に印加している。
【００２８】
接続端子Ｎ１−Ｎ２間の単位回路は、３つのスイッチＳＷ１ａ，ＳＷ１ｂ，ＳＷ１ｃと１つのコンデンサＣ１とを有している。スイッチＳＷ１ａとスイッチＳＷ１ｃとは、互いの一端が直列接続されている。スイッチＳＷ１ａの他端は接続端子Ｎ１に接続され、スイッチＳＷ１ｃの他端はグラウンドに接続されている。スイッチＳＷ１ｂは接続端子Ｎ１と接続端子Ｎ２との間に接続されている。コンデンサＣ１は、スイッチＳＷ１ａとスイッチＳＷ１ｃとの接続点と、接続端子Ｎ２との間に接続されている。
【００２９】
接続端子Ｎ２−Ｎ３間の単位回路は、３つのスイッチＳＷ２ａ，ＳＷ２ｂ，ＳＷ２ｃと１つのコンデンサＣ２とを有している。スイッチＳＷ２ａとスイッチＳＷ２ｃとは、互いの一端が直列接続されている。スイッチＳＷ２ａの他端は接続端子Ｎ２に接続され、スイッチＳＷ２ｃの他端はグラウンドに接続されている。スイッチＳＷ１ｂは接続端子Ｎ２と接続端子Ｎ３との間に接続されている。コンデンサＣ２は、スイッチＳＷ２ａとスイッチＳＷ２ｃとの接続点と、接続端子Ｎ３との間に接続されている。
【００３０】
接続端子Ｎ３−Ｎ４間の単位回路は、３つのスイッチＳＷ３ａ，ＳＷ３ｂ，ＳＷ３ｃと１つのコンデンサＣ３とを有している。スイッチＳＷ３ａとスイッチＳＷ３ｃとは、互いの一端が直列接続されている。スイッチＳＷ３ａの他端は接続端子Ｎ３に接続され、スイッチＳＷ３ｃの他端はグラウンドに接続されている。スイッチＳＷ３ｂは接続端子Ｎ３と接続端子Ｎ４との間に接続されている。コンデンサＣ３は、スイッチＳＷ３ａとスイッチＳＷ３ｃとの接続点と、接続端子Ｎ４との間に接続されている。
【００３１】
図２及び図３は、図１に示した本体回路の動作を説明する回路図である。図１に示した本体回路５７では、スイッチＳＷ１ａ，ＳＷ２ａ，ＳＷ３ａからなるスイッチ群（以下、第１スイッチ群という）と、スイッチＳＷ１ｂ，ＳＷ１ｃ，ＳＷ２ｂ，ＳＷ２ｃ，ＳＷ３ｂ，ＳＷ３ｃからなるスイッチ群（以下、第２スイッチ群という）とが、制御信号に基づいて交互にオン、オフに切り替わる。
【００３２】
すなわち、図２に示すように、第１スイッチ群がオフ、第２スイッチ群がオンとなったとき、各コンデンサＣ１，Ｃ２，Ｃ３にそれぞれ電源電圧Ｖｄｃが印加され、電荷が蓄えられる。また、図３に示すように、第１スイッチ群がオン、第２スイッチ群がオフとなったとき、接続端子Ｎ２と接続端子Ｎ５との間に各コンデンサＣ１，Ｃ２，Ｃ３が直列接続された状態となる。これにより、本体回路５７の出力電圧Ｖｄｄは電源電圧Ｖｄｃの４倍（以下、４Ｖｄｃという）に上昇する。
【００３３】
本実施形態では、本体回路５７を３つの単位回路で構成したが、これに限定されず、４つ以上であってもよい。また、本体回路５７の構成を適宜変更することにより、任意の出力電圧Ｖｄｄ（＝Ｎ×Ｖｄｃ、Ｎは自然数）を出力するように構成することができる。
【００３４】
図４は、図１に示した平滑回路の回路図である。平滑回路５８は、増幅回路５８ａと、電圧制御スイッチ５８ｂと、コンデンサＣ４とを備えている。平滑回路５８の入力端子Ｎ５は、図３に示したＤＣ−ＤＣコンバータ５７の出力端子Ｎ４に接続されている。
【００３５】
増幅回路５８ａはインバータ回路５８ａ１，５８ａ２を有している。インバータ回路５８ａ１の出力端子とインバータ回路５８ａ２の入力端子とが接続され、接続端子Ｎ６として構成されている。また、インバータ回路５８ａ２の出力端子は増幅回路５８ａの出力端子Ｎ７として構成されている。
【００３６】
インバータ回路５８ａ１は、Ｐ型トランジスタ５８ａ１１と、Ｎ型トランジスタ５８ａ１２とを備えている。インバータ回路５８ａ１の入力となるＰ型トランジスタ５８ａ１１及びＮ型トランジスタ５８ａ１２のゲートは、本体回路５７の動作を制御する制御信号が入力され、制御信号電圧Ｖｃｏｎが印加されている。Ｐ型トランジスタ５８ａ１１のソースは平滑回路５８の入力端子Ｎ５に接続され、Ｎ型トランジスタ５８ａ１２のソースはグランドに接続されている。インバータ回路５８ａ１の出力となるＰ型トランジスタ５８ａ１１及びＮ型トランジスタ５８ａ１２のドレインは、接続端子Ｎ６に接続されている。
【００３７】
インバータ回路５８ａ２は、Ｐ型トランジスタ５８ａ２１と、Ｎ型トランジスタ５８ａ２２とを備えている。インバータ回路５８ａ２の入力となるＰ型トランジスタ５８ａ２１及びＮ型トランジスタ５８ａ２２のゲートは接続端子Ｎ６に接続されている。Ｐ型トランジスタ５８ａ２１のソースは平滑回路５８の出力端子Ｎ８に接続され、Ｎ型トランジスタ５８ａ２２のソースはグランドに接続されている。インバータ回路５８ａ２の出力となるＰ型トランジスタ５８ａ２１及びＮ型トランジスタ５８ａ２２のドレインは、出力端子Ｎ７に接続されている。
【００３８】
電圧制御スイッチ５８ｂは、Ｐ型トランジスタで構成されている。電圧制御スイッチ５８ｂのゲートは増幅回路５８ａの出力端子Ｎ７に接続され、電圧制御スイッチ５８ｂのソースは増幅回路５８の出力端子Ｎ８に接続され、電圧制御スイッチ５８ｂのドレインは増幅回路５８の入力端子Ｎ５に接続されている。このように接続された電圧制御スイッチ５８ｂは、平滑回路５８の入力端子Ｎ５と平滑回路５８の出力端子Ｎ８との間を接続し、又は切断するスイッチとして機能する。これにより、例えば本体回路５７の出力電圧Ｖｄｄがローレベルで出力端子Ｎ７の電圧Ｖｎ７がハイレベルのときに電圧制御スイッチ５８ｂがオフになり、本体回路５７の出力電圧Ｖｄｄがハイレベルで信号増幅回路５８ａの出力端子Ｎ７の電圧Ｖｎ７がローレベルのときに電圧制御スイッチ５８ｂがオンになるように構成することが可能になる。
【００３９】
コンデンサＣ４は、平滑回路５８の出力端子Ｎ８と並列接続されており、平滑コンデンサとして機能している。また、コンデンサＣ４は、後述のスイッチング期間のノイズを取り除くとともに、電圧制御スイッチ５８ｂがオフのときに、インバータ回路５８ａ２に高電圧を印加している。
【００４０】
次に、図５を参照して、本発明に係るＤＣ−ＤＣコンバータ用平滑回路の動作について説明する。図５は、図４に示した平滑回路の動作を説明するタイミングチャートである。以下の説明では、コンデンサＣ４には既に十分な電荷が蓄えられ、コンデンサＣ４には電圧Ｖｃが印加されているものとする。
【００４１】
図５（ａ）に示すように、インバータ回路５８ａ１の入力端子に入力される制御信号は、ＤＣ−ＤＣコンバータ５６の本体回路５７において第１スイッチ群及び第２スイッチ群をオン、オフに切り替える制御信号である。ここで、制御信号電圧Ｖｃｏｎは、第１スイッチ群をオフ、第２スイッチ群をオンとするときに電位Ｈになり、第１スイッチ群をオフ、第２スイッチ群をオンとするときに電位ゼロとなる所定周期の矩形波とする。
【００４２】
平滑回路５８の入力端子Ｎ５の電圧Ｖｎ５は、本体回路５７の出力電圧Ｖｄｄであり、制御信号電圧Ｖｃｏｎに反転同期する矩形波となる。すなわち、図５（ｂ）に示すように、制御信号電圧Ｖｃｏｎが電位Ｈのときに入力端子Ｎ５の電圧Ｖｎ５が電位Ｖｄｃとなり、制御信号電圧Ｖｃｏｎが電位ゼロのときに入力端子Ｎ５の電圧Ｖｎ５が電位４Ｖｄｃとなる。
【００４３】
Ｐ型トランジスタ５８ａ１１及びＮ型トランジスタ５８ａ１２のゲートに制御信号電圧Ｖｃｏｎが印加され、Ｐ型トランジスタ５８ａ１１のソースに出力電圧Ｖｄｄが印加されたインバータ回路５８ａ１は、制御信号電圧Ｖｃｏｎが電位Ｈのときに、Ｐ型トランジスタ５８ａ１１がオフになるとともに、Ｎ型トランジスタ５８ａ１２がオンになる。このとき、接続端子Ｎ６は電位ゼロになる。また、制御信号電圧Ｖｃｏｎが電位ゼロのときに、Ｐ型トランジスタ５８ａ１１がオンになるとともに、Ｎ型トランジスタ５８ａ１２がオフになる。このとき、接続端子Ｎ６は電位４Ｖｄｃになる。すなわち、図５（ｃ）に示すように、接続端子Ｎ６の電圧Ｖｎ６は、制御信号電圧Ｖｃｏｎと反転同期して電位ゼロと電位４Ｖｄｃとを交互に繰り返す矩形波となる。
【００４４】
Ｐ型トランジスタ５８ａ２１及びＮ型トランジスタ５８ａ２２のゲートに接続端子Ｎ６の電圧Ｖｎ６が入力され、Ｐ型トランジスタ５８ａ２１のソースにコンデンサＣ４の電圧Ｖｃが入力されたインバータ回路５８ａ２は、電圧Ｖｎ６が電位ゼロのときに、Ｐ型トランジスタ５８ａ２１がオンになるとともに、Ｎ型トランジスタ５８ａ２２がオフになる。このとき、出力端子Ｎ７は電位４Ｖｄｃになる。また、電圧Ｖｎ６が電位４Ｖｄｃのときに、Ｐ型トランジスタ５８ａ２１がオフになるとともに、Ｎ型トランジスタ５８ａ２２がオンになる。このとき、出力端子Ｎ７は電位ゼロになる。すなわち、図５（ｄ）に示すように、増幅回路５８ａの出力端子Ｎ７の電圧Ｖｎ７は、制御信号電圧Ｖｃｏｎと同期して電位４Ｖｄｃと電位ゼロとを交互に繰り返す矩形波となる。このように、Ｔ１−Ｔ２，Ｔ３−Ｔ４，Ｔ５−Ｔ６，Ｔ７−Ｔ８の期間に、本体回路５７の出力電圧Ｖｄｄが入力電圧Ｖｄｃの電位Ｖｄｃ（ローレベル）になり、増幅回路５８ａの出力端子Ｎ７が電位４Ｖｄｃ（ハイレベル）になり、Ｔ２−Ｔ３，Ｔ４−Ｔ５，Ｔ６−Ｔ７の期間に、本体回路５７の出力電圧Ｖｄｄが入力電圧Ｖｄｃを昇圧した電位４Ｖｄｃ（ハイレベル）になり、増幅回路５８ａの出力端子Ｎ７が電位ゼロ（ローレベル）になる。
【００４５】
電圧制御スイッチ５８ｂのＰ型トランジスタのゲートに出力端子Ｎ７の電圧Ｖｎ７が入力され、ソースにコンデンサＣ４の電圧Ｖｃが入力され、ドレインに入力端子Ｎ５の電圧Ｖｎ５が入力されたＰ型トランジスタである電圧制御スイッチ５８ｂは、出力端子Ｎ７の電圧Ｖｎ７が電位４Ｖｄｃのときにオフになり、出力端子Ｎ７の電圧Ｖｎ７が電位ゼロのときにオンになる。これにより、Ｔ１−Ｔ２，Ｔ３−Ｔ４，Ｔ５−Ｔ６，Ｔ７−Ｔ８の期間に、入力端子Ｎ５と出力端子Ｎ８との間が切断され、Ｔ２−Ｔ３，Ｔ４−Ｔ５，Ｔ６−Ｔ７の期間に、入力端子Ｎ５と出力端子Ｎ８との間が接続される。また、このように、Ｔ１−Ｔ２，Ｔ３−Ｔ４，Ｔ５−Ｔ６，Ｔ７−Ｔ８の期間に、本体回路５７の出力電圧Ｖｄｄが入力電圧Ｖｄｃの電位Ｖｄｃ（ローレベル）になり、増幅回路５８ａの出力端子Ｎ７が電位４Ｖｄｃ（ハイレベル）になるとともに、電圧制御スイッチ５８ｂがオフになり、Ｔ２−Ｔ３，Ｔ４−Ｔ５，Ｔ６−Ｔ７の期間に、本体回路５７の出力電圧Ｖｄｄが入力電圧Ｖｄｃを昇圧した電位４Ｖｄｃ（ハイレベル）になり、増幅回路５８ａの出力端子Ｎ７が電位ゼロ（ローレベル）になるとともに、電圧制御スイッチ５８ｂがオンになるので、電圧制御スイッチ５８ｂがオンのときに、入力端子Ｎ５に接続された本体回路５７が出力する昇圧した電位４Ｖｄｃ（ハイレベル）によって出力端子Ｎ８に並列に接続されたコンデンサＣ４に電荷を蓄えることができるとともに、電圧制御スイッチ５８ｂがオフのときに、従来のようにダイオードを用いることなく、入力端子Ｎ５側に接続された本体回路５７が出力する入力電位Ｖｄｃ（ローレベル）と出力端子Ｎ８側のコンデンサＣ４の電荷が蓄えられた高い電圧とを電気的に絶縁することができる。
【００４６】
また、Ｐ型トランジスタである電圧制御スイッチ５８ｂがオンのとき、すなわち、出力端子Ｎ７の電圧Ｖｎ７が電位ゼロのとき、平滑回路５８の入力端子Ｎ５は電位４Ｖｄｃとなるから、コンデンサＣ４のコンデンサ電圧Ｖｃは電位４Ｖｄｃとなる。また、Ｐ型トランジスタである電圧制御スイッチ５８ｂがオフのとき、すなわち、出力端子Ｎ７の電圧Ｖｎ７が電位４Ｖｄｃのとき、平滑回路５８の入力端子Ｎ５は電位Ｖｄｃである。しかし、Ｐ型トランジスタである電圧制御スイッチ５８ｂがオフであるから、入力端子Ｎ５の電位ＶｄｃとコンデンサＣ４の電位とが電気的に絶縁される。コンデンサＣ４のコンデンサ電圧Ｖｃは、インバータ回路５８ａ２のＰ型トランジスタ５８ａ２１がオンとなってゲートソース間を電流が流れることで生じる電圧降下、すなわち、Ｐ型トランジスタのオン抵抗による電圧降下のみ生じるので、コンデンサ電圧Ｖｃは略電位４Ｖｄｃとなる。すなわち、図５（ｅ）に示すように、平滑回路５８の出力端子Ｎ８の電圧Ｖｎ８は、電位４Ｖｄｃに平滑される。このように、Ｐ型トランジスタである電圧制御スイッチ５８ｂがオンのときに、電圧降下がほとんどない。
【００４７】
このように、本発明に係るＤＣ−ＤＣコンバータ用平滑回路によれば、信号増幅回路５８ａの出力端子Ｎ７の電圧Ｖｎ７に基づいて、入力端子Ｎ５と出力端子Ｎ８との間が接続され、又は切断されるので、例えば本体回路５７の出力電圧Ｖｄｄがローレベルで信号増幅回路５８ａの出力端子Ｎ７の電圧Ｖｎ７がハイレベルのときに電圧制御スイッチ５８ｂがオフになり、本体回路５７の出力電圧Ｖｄｄがハイレベルで信号増幅回路５８ａの出力端子Ｎ７の電圧Ｖｎ７がローレベルのときに電圧制御スイッチ５８ｂがオンになるように構成することが可能になる。これにより、電圧制御スイッチ５８ｂがオンのときに、入力端子Ｎ５に接続された本体回路５７の出力電圧Ｖｄｄの昇圧した電位４Ｖｄｃ（ハイレベル）によって出力端子Ｎ８に並列に接続されたコンデンサＣ４に電荷を蓄えることができるとともに、電圧制御スイッチ５８ｂがオフのときに、従来のようにダイオードを用いることなく、入力端子Ｎ５側の本体回路５７の低い出力電圧と、出力端子Ｎ８側のコンデンサＣ４の電荷が蓄えられた高い電圧とを電気的に絶縁することができ、また、電圧制御スイッチ５８ｂがオンのときに電圧降下を少なくすることができ、消費電力を減少することができるとともに、簡単な回路で少ない要素から構成することができるから、小型化することができる。
【００４８】
また、Ｔ１−Ｔ２，Ｔ３−Ｔ４，Ｔ５−Ｔ６，Ｔ７−Ｔ８の期間に、本体回路５７の出力電圧Ｖｄｄが入力電圧Ｖｄｃの電位Ｖｄｃ（ローレベル）になり、増幅回路５８ａの出力端子Ｎ７が電位４Ｖｄｃ（ハイレベル）になり、Ｔ２−Ｔ３，Ｔ４−Ｔ５，Ｔ６−Ｔ７の期間に、本体回路５７の出力電圧Ｖｄｄが入力電圧Ｖｄｃを昇圧した電位４Ｖｄｃ（ハイレベル）になり、増幅回路５８ａの出力端子Ｎ７が電位ゼロ（ローレベル）になるので、例えば電圧制御スイッチ５８ｂとしてＰ型トランジスタを用い、Ｔ１−Ｔ２，Ｔ３−Ｔ４，Ｔ５−Ｔ６，Ｔ７−Ｔ８の期間に、電圧制御スイッチ５８ｂをオフにし、Ｔ２−Ｔ３，Ｔ４−Ｔ５，Ｔ６−Ｔ７の期間に、電圧制御スイッチ５８ｂをオンにすることが可能となる。これにより、Ｐ型トランジスタである電圧制御スイッチ５８ｂがオンのときに電圧降下がほとんどなく、消費電力を低減することができる。
【００４９】
また、Ｔ１−Ｔ２，Ｔ３−Ｔ４，Ｔ５−Ｔ６，Ｔ７−Ｔ８の期間に、入力端子Ｎ５と出力端子Ｎ８との間が切断され、Ｔ２−Ｔ３，Ｔ４−Ｔ５，Ｔ６−Ｔ７の期間に、入力端子Ｎ５と出力端子Ｎ８との間が接続されるので、入力端子Ｎ５と出力端子Ｎ８との間を接続したときに、入力端子Ｎ５に接続された本体回路５７が出力する昇圧した電位４Ｖｄｃ（ハイレベル）によって出力端子Ｎ８に並列に接続されたコンデンサＣ４に電荷を蓄えることができるとともに、入力端子Ｎ５と出力端子Ｎ８との間を切断したときに、従来のようにダイオードを用いることなく、入力端子Ｎ５側に接続された本体回路５７が出力する入力電位Ｖｄｃ（ローレベル）と出力端子Ｎ８側のコンデンサＣ４の電荷が蓄えられた高い電圧とを電気的に絶縁することができる。
【００５０】
また、Ｔ１−Ｔ２，Ｔ３−Ｔ４，Ｔ５−Ｔ６，Ｔ７−Ｔ８の期間に、本体回路５７の出力電圧Ｖｄｄが入力電圧Ｖｄｃの電位Ｖｄｃ（ローレベル）になり、増幅回路５８ａの出力端子Ｎ７が電位４Ｖｄｃ（ハイレベル）になるとともに、電圧制御スイッチ５８ｂがオフになり、Ｔ２−Ｔ３，Ｔ４−Ｔ５，Ｔ６−Ｔ７の期間に、本体回路５７の出力電圧Ｖｄｄが入力電圧Ｖｄｃを昇圧した電位４Ｖｄｃ（ハイレベル）になり、増幅回路５８ａの出力端子Ｎ７が電位ゼロ（ローレベル）になるとともに、電圧制御スイッチ５８ｂがオンになるので、電圧制御スイッチ５８ｂがオンのときに、入力端子Ｎ５に接続された本体回路５７が出力する昇圧した電位４Ｖｄｃ（ハイレベル）によって出力端子Ｎ８に並列に接続されたコンデンサＣ４に電荷を蓄えることができるとともに、電圧制御スイッチ５８ｂがオフのときに、従来のようにダイオードを用いることなく、入力端子Ｎ５側に接続された本体回路５７が出力する入力電位Ｖｄｃ（ローレベル）と出力端子Ｎ８側のコンデンサＣ４の電荷が蓄えられた高い電圧とを電気的に絶縁することができる。また、Ｐ型トランジスタである電圧制御スイッチ５８ｂがオンのときに電圧降下がほとんどなく、消費電力を低減することができるとともに、２つのインバータと１つのＰ型トランジスタと１つのコンデンサとから構成することができるから、小型化することができる。
【００５１】
なお、本実施形態では、増幅回路５８ａがインバータ回路５８ａ１，５８ａ２を有し、電圧制御スイッチ５８ｂをＰ型トランジスタで構成するようにしたが、これに限定されない。例えば、図６は図４に示した平滑回路の変形例を説明する回路図である。図６に示すように、増幅回路５８ａはインバータ回路５８ａ１を有し、インバータ回路５８ａ１の出力端子は増幅回路５８ａの出力端子Ｎ６として構成されている。
【００５２】
電圧制御スイッチ５８ｂは、Ｎ型トランジスタで構成されている。電圧制御スイッチ５８ｂのゲートは増幅回路５８ａの出力端子Ｎ６に接続され、電圧制御スイッチ５８ｂのソースは増幅回路５８の出力端子Ｎ８に接続され、電圧制御スイッチ５８ｂのドレインは増幅回路５８の入力端子Ｎ５に接続されている。このように接続された電圧制御スイッチ５８ｂは、平滑回路５８の入力端子Ｎ５と平滑回路５８の出力端子Ｎ８との間を接続し、又は切断するスイッチとして機能する。
【００５３】
このように構成された平滑回路５８は、図５（ａ）に示した制御信号電圧Ｖｃｏｎの制御信号が増幅回路５８ａに入力され、図５（ｂ）に示した入力端子Ｎ５の電圧Ｖｎ５が増幅回路５８ａに印加されると、増幅回路５８ａは図５（ｃ）に示した出力端子Ｎ６の電圧Ｖｎ６を出力する。このように、Ｔ１−Ｔ２，Ｔ３−Ｔ４，Ｔ５−Ｔ６，Ｔ７−Ｔ８の期間に、本体回路５７の出力電圧Ｖｄｄが入力電圧Ｖｄｃの電位Ｖｄｃ（ローレベル）になり、増幅回路５８ａの出力端子Ｎ６が電位ゼロ（ローレベル）になり、Ｔ２−Ｔ３，Ｔ４−Ｔ５，Ｔ６−Ｔ７の期間に、本体回路５７の出力電圧Ｖｄｄが入力電圧Ｖｄｃを昇圧した電位４Ｖｄｃ（ハイレベル）になり、増幅回路５８ａの出力端子Ｎ７が電位４Ｖｄｃ（ハイレベル）になる。
【００５４】
電圧制御スイッチ５８ｂのＮ型トランジスタのゲートに出力端子Ｎ６の電圧Ｖｎ６が入力され、ソースにコンデンサＣ４の電圧Ｖｃが入力され、ドレインに入力端子Ｎ５の電圧Ｖｎ５が入力されたＮ型トランジスタである電圧制御スイッチ５８ｂは、出力端子Ｎ６の電圧Ｖｎ６が電位ゼロのときにオフになり、出力端子Ｎ６の電圧Ｖｎ６が電位４Ｖｄｃのときにオンになる。このように、Ｔ１−Ｔ２，Ｔ３−Ｔ４，Ｔ５−Ｔ６，Ｔ７−Ｔ８の期間に、本体回路５７の出力電圧Ｖｄｄが入力電圧Ｖｄｃの電位Ｖｄｃ（ローレベル）になり、増幅回路５８ａの出力端子Ｎ６が電位ゼロ（ローレベル）になるとともに、電圧制御スイッチ５８ｂがオフになり、Ｔ２−Ｔ３，Ｔ４−Ｔ５，Ｔ６−Ｔ７の期間に、本体回路５７の出力電圧Ｖｄｄが入力電圧Ｖｄｃを昇圧した電位４Ｖｄｃ（ハイレベル）になり、増幅回路５８ａの出力端子Ｎ６が電位４Ｖｄｃ（ハイレベル）になるとともに、電圧制御スイッチ５８ｂがオンになるので、電圧制御スイッチ５８ｂがオンのときに、入力端子Ｎ５に接続された本体回路５７が出力する昇圧した電位４Ｖｄｃ（ハイレベル）によって出力端子Ｎ８に並列に接続されたコンデンサＣ４に電荷を蓄えることができるとともに、電圧制御スイッチ５８ｂがオフのときに、従来のようにダイオードを用いることなく、入力端子Ｎ５側に接続された本体回路５７が出力する入力電位Ｖｄｃ（ローレベル）と出力端子Ｎ８側のコンデンサＣ４の電荷が蓄えられた高い電圧とを電気的に絶縁することができる。
【００５５】
また、電圧制御スイッチ５８ｂのスイッチがオンのとき、Ｎ型トランジスタが有するしきい値電圧Ｖｔｈによる電圧降下を生じるが、しきい値電圧Ｖｔｈが小さいＮ型トランジスタを選択することにより、平滑回路５８の出力端子Ｎ８の電圧Ｖｎ８は、略電位４Ｖｄｃに平滑される。
【００５６】
このように、かかる構成によれば、Ｔ１−Ｔ２，Ｔ３−Ｔ４，Ｔ５−Ｔ６，Ｔ７−Ｔ８の期間に、本体回路５７の出力電圧Ｖｄｄが入力電圧Ｖｄｃの電位Ｖｄｃ（ローレベル）になり、増幅回路５８ａの出力端子Ｎ６が電位ゼロ（ローレベル）になり、Ｔ２−Ｔ３，Ｔ４−Ｔ５，Ｔ６−Ｔ７の期間に、本体回路５７の出力電圧Ｖｄｄが入力電圧Ｖｄｃを昇圧した電位４Ｖｄｃ（ハイレベル）になり、増幅回路５８ａの出力端子Ｎ６が電位４Ｖｄｃ（ハイレベル）になるので、例えば電圧制御スイッチ５８ｂとしてＮ型トランジスタを用い、Ｔ１−Ｔ２，Ｔ３−Ｔ４，Ｔ５−Ｔ６，Ｔ７−Ｔ８の期間に、電圧制御スイッチ５８ｂをオフにし、Ｔ２−Ｔ３，Ｔ４−Ｔ５，Ｔ６−Ｔ７の期間に、電圧制御スイッチ５８ｂをオンにすることが可能となる。これにより、Ｎ型トランジスタがオンのときにしきい値電圧Ｖｔｈによる電圧降下のみ生じるから、消費電力を低減することができる。
また、Ｔ１−Ｔ２，Ｔ３−Ｔ４，Ｔ５−Ｔ６，Ｔ７−Ｔ８の期間に、本体回路５７の出力電圧Ｖｄｄが入力電圧Ｖｄｃの電位Ｖｄｃ（ローレベル）になり、増幅回路５８ａの出力端子Ｎ６が電位ゼロ（ローレベル）になるとともに、電圧制御スイッチ５８ｂがオフになり、Ｔ２−Ｔ３，Ｔ４−Ｔ５，Ｔ６−Ｔ７の期間に、本体回路５７の出力電圧Ｖｄｄが入力電圧Ｖｄｃを昇圧した電位４Ｖｄｃ（ハイレベル）で、増幅回路５８ａの出力端子Ｎ６が電位４Ｖｄｃ（ハイレベル）になるとともに、電圧制御スイッチ５８ｂがオンになるので、電圧制御スイッチ５８ｂがオンのときに、入力端子Ｎ５に接続された本体回路５７が出力する昇圧した電位４Ｖｄｃ（ハイレベル）によって出力端子Ｎ８に並列に接続されたコンデンサＣ４に電荷を蓄えることができるとともに、電圧制御スイッチ５８ｂがオフのときに、従来のようにダイオードを用いることなく、入力端子Ｎ５側に接続された本体回路５７が出力する入力電位Ｖｄｃ（ローレベル）と出力端子Ｎ８側のコンデンサＣ４の電荷が蓄えられた高い電圧とを電気的に絶縁することができる。また、Ｎ型トランジスタがオンのときにしきい値電圧Ｖｔｈによる電圧降下のみ生じるから、消費電力を低減することができるとともに、１つのインバータと１つのＮ型トランジスタと１つのコンデンサで構成することができるから、小型化することができる。
【００５７】
また、本発明に係るＤＣ−ＤＣコンバータによれば、前述した本発明に係るＤＣ−ＤＣコンバータ用平滑回路を備えるので、消費電力を低減した小型のＤＣ−ＤＣコンバータを実現することができる。
【００５８】
（電気泳動表示装置、電気泳動表示装置用駆動回路）
次に、図７乃至図１２を参照して本発明に係る電気泳動表示装置及び電気泳動表示装置用駆動回路について説明する。図７は本発明に係る電気泳動表示装置の全体構成を説明する概略構成図である。図７に示すように、電気泳動表示装置１は、コントローラ１０と、表示部２０と、走査線駆動回路３０と、データ線駆動回路４０と、電源回路５０とを備えている。
【００５９】
コントローラ１０は、走査線駆動回路３０及びデータ線駆動回路４０の動作を制御するものである。コントローラ１０は、画像信号処理回路（図示せず）等を含んでおり、表示部２０に表示させる画像の画像信号、画像書き換え時にリセットするためのリセット信号、スタートパルス等のタイミング信号等の各種信号を生成し、走査線駆動回路３０及びデータ線駆動回路４０に出力している。
【００６０】
表示部２０は、略平面のＹ方向に沿って配列されたｍ本の走査線２１（走査線Ｙ１、Ｙ２、…、Ｙｍ）と、略平面のＸ方向に沿って配列されたｎ本のデータ線２２（データ線Ｘ１、Ｘ２、…、Ｘｎ）と、走査線２１とデータ線２２との各交点に配置される画素回路６０とを備えている。
【００６１】
走査線駆動回路３０は、表示部２０の各走査線Ｙ１、Ｙ２、…、Ｙｍに接続されている。また、走査線駆動回路３０は、コントローラ１０から入力されるタイミング信号に基づいて、各走査線Ｙ１、Ｙ２、…、Ｙｍに走査線信号をパルス的に順次供給している。
【００６２】
データ線駆動回路４０は、表示部２０の各データ線データ線Ｘ１、Ｘ２、…、Ｘｎと接続されている。また、データ線駆動回路４０は、コントローラ１０から入力されるタイミング信号に基づいて、データ線Ｘ１、Ｘ２、…、Ｘｎに画像信号を供給している。画像信号は、例えば５ボルトの高電位レベル（以下、ハイレベルという）、又は、例えば０ボルトの低電位レベル(以下、ローレベルという)の二値的なレベルをとる。
【００６３】
電源回路５０は、高電位電源線５１、低電位電源線５２及び共通電位線５３に接続されている。また、電源回路５０は、高電位電源線５１に例えば１２〜１５ボルトで一定の高電位ＶＨを、低電位電源線５２に例えば０ボルトで一定の低電位ＶＬを、共通電位線５３に共通電位Ｖｃｏｍを、それぞれ供給して
いる。
【００６４】
図８は、図７に示した電源回路の構成を説明するブロック図である。電源回路５０は、電源部５４と、共通電位供給回路５５と、前述した本発明に係るＤＣ−ＤＣコンバータ５６と、発振回路５９とを備えている。なお、電源回路５０は、本発明に係る電気泳動表示装置用駆動回路の一例に相当する。
【００６５】
電源部５４は、共通電位供給回路５５、ＤＣ−ＤＣコンバータ５６、及び発振回路５９に接続され、それぞれに電力を供給している。また、電源部５４は、電気泳動表示装置１に内蔵される一時電池や二次電池を用いることができ、例えば３ボルトの電源電圧Ｖｄｃを印加している。なお、本実施形態では、説明のために、電源部５４は共通電位供給回路５５、ＤＣ−ＤＣコンバータ５６及び発振回路５７にのみ電力を供給しているが、これに限定されず、他の回路、例えばコントローラ１０等に電力を供給してもよい。
【００６６】
共通電位供給回路５５は、共通電位線５３と接続し、ＤＣ−ＤＣコンバータ５６から印加された高電位ＶＨに基づいて、共通電位Ｖｃｏｍを出力している。
【００６７】
ＤＣ−ＤＣコンバータ５６は、高電位電源線５１と接続し、電源部５４から印加された電源電圧Ｖｄｃに基づいて、高電位ＶＨを出力している。
【００６８】
発振回路５９は、ＤＣ−ＤＣコンバータ５６に接続されており、ＤＣ−ＤＣコンバータ５６に制御信号としてクロック信号を供給している。
【００６９】
また、電源回路５０は、グラウンドに接続された接続端子Ｎ１から低電位電源線５２に低電位ＶＬを出力している。
【００７０】
図９は、図７に示した各画素回路の構成を説明する回路図である。図９に示すように、画素回路６０は、スイッチング用トランジスタ６１と、メモリ回路６２と、画素電極６３と、共通電極６４と、電気泳動素子６５とを備えている。
【００７１】
画素スイッチング用トランジスタ６１は、Ｎ型トランジスタで構成されており、ゲートが走査線２１に、ソースがデータ線２２に、ドレインがメモリ回路６２の入力端子Ｎ８に、それぞれ接続されている。また、画素スイッチング用トランジスタ６１は、データ線駆動回路４０からデータ線２２を介して供給される画像信号を、走査線駆動回路３０から走査線２１を介して供給される走査信号に応じたタイミングで、メモリ回路６２の入力端子Ｎ９に出力している。
【００７２】
メモリ回路６２は、インバータ回路６２ａ，６２ｂを有しており、ＳＲＡＭ（Static Random Access Memory）として構成されている。
【００７３】
インバータ回路６２ａ，６２ｂは、互いの入力端子に他方の出力端子が接続されたループ構造を有している。すなわち、インバータ回路６２ａの入力端子とインバータ回路６２ｂの出力端子とが接続され、インバータ回路６２ｂの入力端子とインバータ回路６２ａの出力端子とが接続されている。また、インバータ回路６２ａの入力端子はメモリ回路６２の入力端子Ｎ９として構成され、インバータ回路６２ａの出力端子はメモリ回路６２の出力端子Ｎ１０として構成されている。
【００７４】
インバータ回路６２ａは、Ｎ型トランジスタ６２ａ１と、Ｐ型トランジスタ６２ａ２とを備えている。Ｎ型トランジスタ６２ａ１及びＰ型トランジスタ６２ａ２のゲートは、メモリ回路６２の入力端子Ｎ８に接続されている。Ｎ型トランジスタ６２ａ１のソースは低電位電源線５２に接続され、Ｐ型トランジスタ６２ａ２のソースは高電位電源線５１に接続されている。Ｎ型トランジスタ６２ａ１及びＰ型トランジスタ６２ａ２のドレインは、メモリ回路６２の出力端子Ｎ９に接続されている。
【００７５】
インバータ回路６２ｂは、Ｎ型トランジスタ６２ｂ１と、Ｐ型トランジスタ６２ｂ２とを備えている。Ｎ型トランジスタ６２ｂ１及びＰ型トランジスタ６２ｂ２のゲートは、メモリ回路６２の出力端子Ｎ９に接続されている。Ｎ型トランジスタ６２ｂ１のソースは低電位電源線５２に接続され、Ｐ型トランジスタ６２ｂ２のソースは高電位電源線５１に接続されている。Ｎ型トランジスタ６２ｂ１及びＰ型トランジスタ６２ｂ２のドレインは、メモリ回路６２の入力端子Ｎ８に接続されている。
【００７６】
このように構成されたメモリ回路６２は、入力端子Ｎ８にハイレベルの画像信号が入力されると、出力端子Ｎ９から低電位ＶＬを出力し、入力端子Ｎ８にローレベルの画像信号が入力されると、出力端子Ｎ９から高電位ＶＨを出力する。
【００７７】
画素電極６３は、メモリ回路６２の出力端子Ｎ８に接続されている。すなわち、画素電極６３には、メモリ回路６２に入力された画像信号に応じて、高電位ＶＨ又は低電位ＶＬがメモリ回路６２から供給されている。また、画素電極６３は、電気泳動素子６５を介して共通電極６４と互いに対応するように配置されている。
【００７８】
共通電極６４は、共通電位線５３に接続されており、共通電位Ｖｃｏｍが供給されている。
【００７９】
電気泳動素子６５は、画素電極６３と共通電極６４との間に配置されており、複数のマイクロカプセルから構成されている。
【００８０】
図１０は、図７に示した表示部の部分断面図である。図１０に示すように、表示部２０は、素子基板６６と対向基板６７との間に電気泳動素子６５が挟持される構成となっている。
【００８１】
素子基板６６は、例えばガラス又は樹脂等からなる基板である。図１０では図示を省略したが、素子基板６６上には、前述の画素スイッチング用トランジスタ６１、メモリ回路６２、走査線２１、データ線２２、高電位電源線５１、低電位電源線５２、及び共通電位線５３等を含む積層構造が形成されている。この積層構造の上層側に、複数の画素電極６３がマトリクス状に設けられている。
【００８２】
対向基板６７は、例えばガラス又は樹脂等からなる光透過性の基板である。対向基板６７における素子基板６６との対向面上には、複数の画素電極６３と対向して共通電極６４がベタ状に形成されている。共通電極６４は、例えばマグネシウム銀（ＭｇＡｇ）、インジウム・スズ酸化物（ＩＴＯ）、イリジウム・亜鉛酸化物（ＩＺＯ）等の光透過性の導電材料から形成されている。
【００８３】
電気泳動素子６５は、電気泳動粒子をそれぞれ含む複数のマイクロカプセル７０から構成されており、例えば樹脂等からなるバインダー６８及び接着層６９によって、素子基板６６と対向基板６７との間に固定されている。なお、本実施形態に係る電気泳動表示装置１では、電気泳動素子６５があらかじめバインダー６８によって対向基板６７側に固定されてなる電気泳動シートが、接着層６９によって、別途画素電極６３等が形成された素子基板６６側に接着され、製造される。
【００８４】
マイクロカプセル７０は、画素電極６３及び共通電極６４間に挟持され、１つの画素回路６０内に、すなわち、１つの画素電極６３に対して、１つ又は複数配置されている。
【００８５】
図１１は、図１０に示したマイクロカプセルの断面模式図である。図１１に示すように、マイクロカプセル７０は、被膜７１内に分散媒７２と、複数の白色粒子７３と、複数の黒色粒子７４とが封入されている。また、マイクロカプセル７０は、例えば５０マイクロメートル程度の粒径を有する球状に形成されている。
【００８６】
被膜７１は、マイクロカプセル７０の外殻として機能し、ポリメタクリル酸メチル、ポリメタクリル酸エチル等のアクリル樹脂、ユリア樹脂、アラビアゴム等の光透過性の高分子樹脂から形成されている。
【００８７】
分散媒７２は、白色粒子７３及び黒色粒子７４をマイクロカプセル７０内、すなわち、被膜７１内に分散させる媒質である。分散媒７２としては、水や、メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブ等のアルコール系溶媒や、酢酸エチル、酢酸ブチル等の各種エステル類や、アセトン、メチルエチルケトン、メチルイソブチルケトン等のケトン類や、ペンタン、ヘキサン、オクタン等の脂肪族炭化水素や、シクロヘキサン、メチルシクロヘキサン等の脂環式炭化水素や、ベンゼン、トルエンや、キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼン等の長鎖アルキル基を有するベンゼン類等の芳香族炭化水素や、塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタン等のハロゲン化炭化水素や、カルボン酸塩やその他の油類を、単独で又は混合して用いることができる。また、分散媒７１には、界面活性剤を配合してもよい。
【００８８】
白色粒子７３は、例えば二酸化チタン、亜鉛華（酸化亜鉛）、三酸化アンチモン等の白色顔料からなる粒子、高分子、又はコロイドであり、例えば負に帯電されている。
【００８９】
黒色粒子７４は、例えばアニリンブラック、カーボンブラック等の黒色顔料からなる粒子、高分子、又はコロイドであり、例えば正に帯電されている。これにより、白色粒子７３及び黒色粒子７４は、画素電極６３と共通電極６４との間の電位差により発生する電場によって、分散媒７２中を移動することができる。
【００９０】
これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンド等の粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤等を添加してもよい。
【００９１】
図１２は、図１０及び図１１に示したマイクロカプセルの動作を説明する模式図である。図１２（ａ）に示すように、画素電極６３と共通電極６４との間に、相対的に共通電極６４の電位が高くなるように電圧が印加された場合には、正に帯電された黒色粒子７４はクーロン力によってマイクロカプセル７０内で画素電極６３側に引き寄せられるとともに、負に帯電された白色粒子７３はクーロン力によってマイクロカプセル７０内で共通電極６４側に引き寄せられる。これにより、マイクロカプセル７０内の共通電極６６側、すなわち、表示面側に白色粒子７３が集められ、表示２０の表示面には白色が表示される。
【００９２】
逆に、図１２（ｂ）に示すように、画素電極６３と共通電極６４との間に、相対的に画素電極６３の電位が高くなるように電圧が印加された場合には、負に帯電された白色粒子７３はクーロン力によってマイクロカプセル７０内で画素電極６３側に引き寄せられるとともに、正に帯電された黒色粒子７４はクーロン力によってマイクロカプセル７０内で共通電極６４側に引き寄せられる。これにより、マイクロカプセル７０内の表示面側に黒色粒子７４が集められ、表示２０の表示面には黒色が表示される。
【００９３】
なお、白色粒子７３、黒色粒子７４に用いる顔料を、例えば赤色、緑色、青色等の顔料に代えることにより、赤色、緑色、青色等を表示することができる。
【００９４】
このように、本発明に係る電気泳動表示装置用駆動回路によれば、前述した本発明に係るＤＣ−ＤＣコンバータを備えるので、消費電力を低減することができる小型の電気泳動表示装置用駆動回路を実現することができる。
また、本発明に係る電気泳動表示装置によれば、前述した本発明に係る電気泳動表示装置用駆動回路を備えるので、消費電力を低減することができ、例えばバッテリーの電力持続時間を延ばすことができる。
【００９５】
（電子機器）
次に、図１３乃至図１５を参照して本発明に係る電子機器について説明する。図１３は、本発明に係る電気泳動表示装置を備える腕時計を説明する図である。図１３（ａ）に示す正面図において、腕時計１００は、時計ケース１０１と、時計ケース１０１に連結された一対のバンド４０２とを備えている。
【００９６】
時計ケース１０１の正面には、本発明に係る電気泳動表示装置１０２と、秒針１１１と、分針１１２と、時針１１３とが設けられている。また、時計ケース１０１の側面には、操作子としての竜頭１２１と、１つ又は複数の操作ボタン１２２とが設けられている。
【００９７】
図１３（ｂ）に示す側断面図において、時計ケース１０１の内部には収容部１０１Ａが設けられている。収容部１０１Ａには、電気泳動表示装置１と、ムーブメント１０３とが収容されている。収容部１０１Ａの一端側（時計正面側）には、ガラス又は樹脂からなる透明カバー１０４が設けられている。収容部１０１Ａの他端側（時計裏側）には、パッキン１０５を介して裏蓋１０６が螺合され、透明カバー１０４及び裏蓋１０６によって時計ケース１０１が密封されている。
【００９８】
ムーブメント１０３は、秒針１１１、分針１１２及び時針１１３からなるアナログ指針が連結された運針機構（図示せず）を有している。この運針機構が秒針１１１、分針１１２及び時針１１３を回転駆動し、設定された時刻を表示する時刻表示部として機能する。
【００９９】
電気泳動表示装置１０２は、ムーブメント１０３の時計正面側に配置され、腕時計１００の表示部を構成している。また、電気泳動表示装置１０２の中央部には、電気泳動表示装置１０２の表裏を貫通する貫通孔１０２Ａが形成されている。貫通孔１０２Ａにはムーブメント１０３の運針機構の秒車１１４、二番車１１５及び筒車１１１６の各軸が挿入されている。各軸の先端には、秒針１１１、分針１１２及び時針１１３がそれぞれ取り付けられている。本実施形態では、電気泳動表示装置１０２の表示面は円形状に成形されているが、これに限定されず、例えば正八角形状、十六角形状等、他の形状に成形してもよい。
【０１００】
本発明に係る電気泳動表示装置は時計以外の電子機器にも適用することができる。図１４は、本発明に係る電気泳動表示装置を備える電子ペーパー２００を示す斜視図である。図１３に示すように、電子ペーパー２００は、前述した本発明に係る電気泳動表示装置を表示部２０１として備えている。電子ペーパー２００は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体２０２を備えて構成されている。
【０１０１】
図１５は、本発明に係る電気泳動表示装置を備える電子ノート３００を示す斜視図である。図１５に示すように、電子ノート３００は、図１４に示した電子ペーパー２００が複数枚束ねられ、カバー３０１に挟まれているものである。カバー３０１は、例えば外部の装置から送られる表示データを入力する表示データ入力手段（図示せず）を備えている。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。
【０１０２】
このように、本発明に係る電子機器によれば、前述した本発明に係る電気泳動表示装置を備えるので、消費電力を低減することができ、例えば電池交換や発熱等の少ない各種電子機器を実現することができる。
【０１０３】
なお、本発明の構成は、前記実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加えてもよい。
【図面の簡単な説明】
【０１０４】
【図１】本発明に係るＤＣ−ＤＣコンバータの全体構成を説明する概略構成図である。
【図２】図１に示したＤＣ−ＤＣコンバータの動作を説明する回路図である。
【図３】図２に示したＤＣ−ＤＣコンバータの動作を説明する回路図である。
【図４】図１に示した平滑回路を説明する回路図である。
【図５】図４に示した平滑回路の動作を説明するタイミングチャートである。
【図６】図４に示した平滑回路の変形例を説明する回路図である。
【図７】本発明に係る電気泳動表示装置の全体構成を説明する概略構成図である。
【図８】図７に示した電源回路の構成を説明するブロック図である。
【図９】図１に示した各画素回路の構成を説明する回路図である。
【図１０】図１に示した表示部の部分断面図である。
【図１１】図９に示したマイクロカプセルの断面模式図である。
【図１２】図１０及び図１１に示したマイクロカプセルの動作を説明する模式図である。
【図１３】本発明に係る電気泳動表示装置を備える腕時計を説明する図である。
【図１４】本発明に係る電気泳動表示装置を備える電子ペーパーを示す斜視図である。
【図１５】本発明に係る電気泳動表示装置を備える電子ノートを示す斜視図である。
【符号の説明】
【０１０５】
１…電気泳動表示装置、５０…電源回路、５４…電源部、５６…ＤＣ−ＤＣコンバータ、５７…本体回路、５８…平滑回路、５８ａ…増幅回路、５８ａ１，５８ａ２…インバータ回路、５８ｂ…電圧制御スイッチ、Ｃ４…コンデンサ、Ｎ５…入力端子、Ｎ８…出力端子、１００…腕時計、２００…電子ペーパー、３００…電子ノート。
【図１】
2009232576.tif 000003
【図２】
2009232576.tif 000004
【図３】
2009232576.tif 000005
【図４】
2009232576.tif 000006
【図５】
2009232576.tif 000007
【図６】
2009232576.tif 000008
【図７】
2009232576.tif 000009
【図８】
2009232576.tif 000010
【図９】
2009232576.tif 000011
【図１３】
2009232576.tif 000012
【図１４】
2009232576.tif 000013
【図１５】
2009232576.tif 000014
【図１０】
2009232576.tif 000015
【図１１】
2009232576.tif 000016
【図１２】
2009232576.tif 000017