(57)【要約】【課題】結晶シリコン層を得る結晶化技術として、能動層の一部にＮｉ，Ｃｏ，Ｆｅ，Ｐｄ，Ｐｔ，Ｃｕ，Ａｕの金属触媒を導入し、加熱処理を施して結晶化を行い、引き続きエキシマレーザ等によりエネルギーを与えることで種結晶を形成し、非晶質シリコン層領域を結晶化するという発明が提案されているが、この技術を用いた場合、種結晶の面配向を制御することができないという課題がある。【解決手段】アルミニウム層１０２上に非晶質シリコン層１０３を堆積した後、アニールを行うことで層転換を行わせる。同時に非晶質シリコン層１０３は（１１１）配向を有する多結晶シリコン層１０４に変換される。多結晶シリコン層１０４をパターニングし種結晶として用いて、積層された非晶質シリコン層１０５をレーザアニールにより結晶化し、結晶シリコン層１２を有する半導体装置１０８の製造方法を提供することが可能となる。【選択図】図１
2009302171.tif 000002
【特許請求の範囲】
【請求項１】
能動面側の表面が、電気的に絶縁性を有する基板の、前記能動面側に触媒層としてのアルミニウムを含む層を形成する工程と、
前記触媒層上に、多結晶層前駆体としてシリコン層、ゲルマニウム層、またはシリコンゲルマニウム層を形成する工程と、
前記触媒層と、前記多結晶層前駆体とを含む前記基板を熱処理し、前記基板、多結晶層、前記触媒層の順となるよう前記触媒層と前記多結晶層とを層交換させる工程と、
前記触媒層を除去する工程と、
前記多結晶層を、その一部を残して除去する工程と、
前記基板の能動面側に能動層前駆体を形成する工程と、
前記能動層前駆体にエネルギーを印加して前記能動層前駆体を再結晶化させることで、能動層を形成する工程と、を含み、
前記能動層は、（１１１）配向または（１００）配向に揃えられていることを特徴とする半導体装置の製造方法。
【請求項２】
能動面側の表面が、電気的に絶縁性を有する基板の、前記能動面側に触媒層としてアルミニウムを含む層を形成する工程と、
前記触媒層を、その一部を残して除去する工程と、
前記基板の能動面側に、能動層前駆体または、多結晶層前駆体として機能するシリコン層、ゲルマニウム層、またはシリコンゲルマニウム層を形成する工程と、
前記触媒層と、前記多結晶層前駆体とを含む前記基板を熱処理し、前記触媒層を覆う領域で、前記基板、多結晶層、前記触媒層の順となるよう前記触媒層と前記多結晶層とを層交換させる工程と、
前記触媒層を除去する工程と、
前記能動層前駆体にエネルギーを印加して前記能動層前駆体を再結晶化させることで、能動層を形成する工程と、を含み、
前記能動層は、（１１１）配向または（１００）配向に揃えられていることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法であって、
前記多結晶層前駆体の厚みは、２０ｎｍ以上１００ｎｍ以下であることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１または２に記載の半導体装置の製造方法であって、
前記多結晶層前駆体の厚みは、１００ｎｍを超え１μｍ以下であることを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法であって、前記多結晶層前駆体の厚みは、４００ｎｍ以上１μｍ以下であることを特徴とする半導体装置の製造方法。
【請求項６】
請求項２または５に記載の半導体装置の製造方法であって、前記多結晶層前駆体と同時に形成される前記能動層前駆体を、前記多結晶層前駆体を前記多結晶層に改質した後、前記能動層前駆体を１００ｎｍ以下に薄層化する工程を含むことを特徴とする半導体装置の製造方法。
【請求項７】
請求項１〜６のいずれか一項に記載の半導体装置の製造方法であって、前記熱処理の温度は、３５０℃以上５７７℃未満であることを特徴とする半導体装置の製造方法。
【請求項８】
請求項１〜７のいずれか一項に記載の半導体装置の製造方法であって、前記触媒層の厚さは前記多結晶層前駆体の０．１倍以上１．２倍以下であることを特徴とする半導体装置の製造方法。
【請求項９】
請求項１〜８のいずれか一項に記載の半導体装置の製造方法であって、前記多結晶層前駆体、および前記能動層前駆体は、非晶質構造を有していることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１〜９のいずれか一項に記載の半導体装置の製造方法であって、
前記エネルギーは前記能動層前駆体の基礎吸収端よりも短い波長にピークを有するレーザ光であることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１〜１０のいずれか一項に記載の半導体装置の製造方法を含み、前記能動層にトランジスタを形成する工程を含むことを特徴とするトランジスタの製造方法。
【請求項１２】
請求項１１に記載の前記トランジスタを形成する工程を含むことを特徴とする電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、トランジスタの製造方法ならびに電気光学装置の製造方法に関する。
【背景技術】
【０００２】
液晶装置や有機ＥＬ素子に用いられるＴＦＴ（薄膜トランジスタ）を構成する半導体装置において、ＴＦＴの能動層となる多結晶シリコン層の品質は、電気特性に影響を与える重要な因子である。多結晶シリコン層は、例えば非晶質シリコン層をエキシマレーザや触媒金属を使用した熱処理を行い、非晶質シリコン層を結晶化することで形成される。非晶質シリコン層は３００℃程度の低温で形成可能であるため、軟化温度が低いガラスを基板として用いることが可能となり、多様な基板材質の中から基板を選択することが可能となる。
【０００３】
そして、非晶質シリコン層にエキシマレーザ等によりエネルギーを印加し、非晶質シリコン層を選択的に加熱することで基板の温度上昇を抑えて改質し、多結晶シリコン層を得る結晶化技術が知られている。
【０００４】
多結晶シリコン層を得る結晶化技術として、例えば特許文献１に示されるように、能動層の一部にＮｉ，Ｃｏ，Ｆｅ，Ｐｄ，Ｐｔ，Ｃｕ，Ａｕの金属触媒を導入し、加熱処理を施して結晶化を行い、引き続きエキシマレーザ等によりエネルギーを与えることで、金属触媒を導入していない非晶質シリコン層領域を結晶化するという発明が提案されている。
【０００５】
この発明では、エキシマレーザ等によるエネルギー印加により、非晶質シリコン層における結晶化の際に、金属触媒で結晶化した多結晶シリコンを起点として横方向に結晶成長させることで、多結晶シリコン層を形成する製造方法が開示されている。更にこの横方向成長した多結晶シリコン層を、ＴＦＴの能動層に使用することが提案されている。これによって、結晶性の良好な層を所望の位置に形成することができる。
【０００６】
また、特許文献２では、Ｎｉ，Ｆｅ，Ｃｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ｏｓ，Ｉｒ，Ｐ，Ｃｕ，Ａｕから選ばれた一種または複数種類の元素を触媒として結晶化した多結晶シリコン層を種結晶とし、その種結晶をＨ2Ｏ、ＫＯＨ、イソプロピルアルコールを混ぜた溶液によって、エッチングし（１００）配向を残存させ、更に非晶質シリコン層をその上から堆積し、エネルギーを与えることで種結晶を核として結晶を成長させる技術が提案されている。これによって、配向性が揃えられた多結晶シリコン層が形成できる。また、特許文献２では、ヒドラジンを用いて（１１１）配向を選択的に残す技術についても提案されている。
【０００７】
【特許文献１】特開２００１−３２６１７６号公報
【特許文献２】特開２００３−３７０６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１で開示された技術を用いた場合、結晶面の配向を制御することができない。シリコンは、結晶方位によって電気伝導に介するキャリアの移動度やゲート絶縁層との界面での欠陥準位密度が異なることが知られている。従って、上記した製造方法を用いた場合には、結晶面の配向むらにより均一性に劣る半導体装置しか提供できないという課題がある。
【０００９】
また、特許文献２で開示された技術を用いた場合、ＫＯＨ溶液由来のＫが基板表面に残存する可能性がある。ＫはＮａ同様、シリコン酸化層中では可動イオンとなるため、半導体装置を用いたＴＦＴに対して致命的な故障の原因となることが知られており、製造プロセス内で同溶液を使用することは、安定した素子を作成する上で弊害となる可能性が高い。また、ヒドラジンは極めて毒性が強く、かつ強い可燃性を有する物質であるため、この物質を用いて半導体装置を形成することは安全管理の点から好ましくない。
【課題を解決するための手段】
【００１０】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり以下の形態または適用例として実現することが可能である。
【００１１】
［適用例１］本適用例にかかる半導体装置の製造方法は、能動面側の表面が、電気的に絶縁性を有する基板の、前記能動面側に触媒層としてのアルミニウムを含む層を形成する工程と、前記触媒層上に、多結晶層前駆体としてシリコン層、ゲルマニウム層、またはシリコンゲルマニウム層を形成する工程と、前記触媒層と、前記多結晶層前駆体とを含む前記基板を熱処理し、前記基板、多結晶層、前記触媒層の順となるよう前記触媒層と前記多結晶層とを層交換させる工程と、前記触媒層を除去する工程と、前記多結晶層を、その一部を残して除去する工程と、前記基板の能動面側に能動層前駆体を形成する工程と、前記能動層前駆体にエネルギーを印加して前記能動層前駆体を再結晶化させることで、能動層を形成する工程と、を含み、前記能動層は、（１１１）配向または（１００）配向に揃えられていることを特徴とする。
【００１２】
これによれば、層交換と同時に多結晶層前駆体は多結晶層に改質される。この機構により得られる多結晶層は、（１１１）配向、または（１００）配向に揃う性質を有している。（１１１）配向または（１００）配向に揃えられることで、能動層が有する電気的特性は、他の結晶面を有する場合と比べて平面視における角度依存性を抑えることが可能となる。そのため、当該半導体装置を用いて形成されるデバイスの向きを変えた場合においても、当該デバイスにおける電気的特性の変動を抑えることが可能となる。
【００１３】
［適用例２］本適用例にかかる半導体装置の製造方法は、能動面側の表面が、電気的に絶縁性を有する基板の、前記能動面側に触媒層としてアルミニウムを含む層を形成する工程と、前記触媒層を、その一部を残して除去する工程と、前記基板の能動面側に、能動層前駆体または、多結晶層前駆体として機能するシリコン層、ゲルマニウム層、またはシリコンゲルマニウム層を形成する工程と、前記触媒層と、前記多結晶層前駆体とを含む前記基板を熱処理し、前記触媒層を覆う領域で、前記基板、多結晶層、前記触媒層の順となるよう前記触媒層と前記多結晶層とを層交換させる工程と、前記触媒層を除去する工程と、前記能動層前駆体にエネルギーを印加して前記能動層前駆体を再結晶化させることで、能動層を形成する工程と、を含み、前記能動層は、（１１１）配向または（１００）配向に揃えられていることを特徴とする。
【００１４】
これによれば、層交換と同時に多結晶層前駆体は多結晶層に改質される。この機構により得られる多結晶層は、（１１１）配向または（１００）配向に揃う性質を有している。５０％以上の割合で（１１１）配向または（１００）配向に揃えることで、能動層が有する電気的特性は、他の結晶面を有する場合と比べて平面視における角度依存性を抑えることが可能となる。そのため、当該半導体装置を用いて形成されるデバイスの向きを変えた場合においても、当該デバイスにおける電気的特性の変動を抑えることが可能となる。また、この場合、能動層前駆体と多結晶層前駆体とを兼ねてシリコン層、ゲルマニウム層、またはシリコンゲルマニウム層を形成するため、一回の層形成で半導体装置を提供し得る半導体装置の製造方法を提供することができる。
【００１５】
［適用例３］上記適用例にかかる半導体装置の製造方法であって、前記多結晶層前駆体の厚みは、２０ｎｍ以上１００ｎｍ以下であることを特徴とする。
【００１６】
上記した適用例によれば、２０ｎｍ以上であれば多結晶層前駆体が安定して基板を覆える。そして１００ｎｍ以下であれば多結晶層の面方位を（１１１）配向に揃えることができる。種結晶となる多結晶層が（１１１）配向に揃えられることによって、平面視にて方向依存性を持たない能動層を得ることができる。従って、他の面方位を有する能動層を用いる場合と比べ、能動素子を含む素子の特性を、基板の法線ベクトルと直交する方向に能動素子を含む素子を回転させても、その電気的特性は変動しない。そのため、高い自由度を持って能動素子を含む素子を配置しうる能動層を有する半導体装置の製造方法を提供することが可能となる。
【００１７】
［適用例４］上記適用例にかかる半導体装置の製造方法であって、前記多結晶層前駆体の厚みは、１００ｎｍを超え１μｍ以下であることを特徴とする。
【００１８】
上記した製造方法によれば、多結晶層の面方位を（１００）配向に優先させることができる。種結晶となる多結晶層が（１００）配向に優先させることによって、平面視にて方向依存性を持たない能動層を得ることができる。従って、他の面方位を有する能動層を用いる場合と比べ、能動素子を含む素子の特性を、基板の法線ベクトルと直交する方向に能動素子を含む素子を回転させても、その電気的特性は変動しない。そのため、高い自由度を持って能動素子を含む素子を配置しうる能動層を有する半導体装置の製造方法を提供することが可能となる。また、１μｍ以下の厚さを備えることで、基板との間の応力に起因する欠陥の発生や、ひび割れの発生を抑制することができる。
【００１９】
［適用例５］上記適用例にかかる半導体装置の製造方法であって、前記多結晶層前駆体の厚みは、４００ｎｍ以上１μｍ以下であることを特徴とする。
【００２０】
上記した製造方法によれば、多結晶層の面方位を（１００）配向に揃えることができる。種結晶となる多結晶層が（１００）配向に揃えられることによって、平面視にて方向依存性を持たない能動層を得ることができる。従って、他の面方位を有する能動層を用いる場合と比べ、能動素子を含む素子の特性を、基板の法線ベクトルと直交する方向に能動素子を含む素子を回転させても、その電気的特性は変動しない。そのため、高い自由度を持って能動素子を含む素子を配置しうる能動層を有する半導体装置の製造方法を提供することが可能となる。また、１μｍ以下の厚さを備えることで、基板との間の応力に起因する欠陥の発生や、ひび割れの発生を抑制することができる。
【００２１】
［適用例６］上記適用例にかかる半導体装置の製造方法であって、前記多結晶層前駆体と同時に形成される前記能動層前駆体を、前記多結晶層前駆体を前記多結晶層に改質した後、前記能動層前駆体を１００ｎｍ以下に薄層化する工程を含むことを特徴とする。
【００２２】
上記した製造方法によれば、能動層前駆体は１００ｎｍ以下に薄層化される。再結晶工程は、エネルギーを照射することで、能動層前駆体の表面を昇温させ、その熱が伝わることで行われる。１００ｎｍ以下の層厚に薄層化することで、基板近傍の能動層前駆体も溶融し、能動層前駆体全域で再結晶化させ、（１００）配向に揃えられた能動層を形成する半導体装置の製造方法を提供することが可能となる。
【００２３】
［適用例７］上記適用例にかかる半導体装置の製造方法であって、前記熱処理の温度は、３５０℃以上５７７℃未満であることを特徴とする。
【００２４】
上記した製造方法によれば、３５０℃以上の温度で熱処理させることで多結晶層前駆体と触媒層との層交換が可能となる。そして５７７℃未満の温度で熱処理することで多結晶層前駆体と触媒層との合金化を抑制して層交換させることが可能となる。
【００２５】
［適用例８］上記適用例にかかる半導体装置の製造方法であって、前記触媒層の厚さは前記多結晶層前駆体の０．１倍以上１．２倍以下であることを特徴とする。
【００２６】
上記した製造方法によれば、熱処理による層交換は、まず触媒層が多結晶層前駆体内に進入し、空いた領域に触媒層が入り込むことで層交換が進行する。多結晶層前駆体の層厚は、堆積した触媒層の層厚とほぼ等しくなる。つまり、触媒層のほうが多結晶層前駆体内よりも厚く堆積されていた場合には、供給される多結晶層前駆体の量が足りないため、結晶化した多結晶層は個々に離れた島状の構造になる。０．１倍以上であれば、触媒層は多結晶層前駆体を通過でき、層交換を行うことができる。そして１．２倍以下であれば、多結晶層が全面を覆う構造を得ることができる。
【００２７】
［適用例９］上記適用例にかかる半導体装置の製造方法であって、前記多結晶層前駆体、および前記能動層前駆体は、非晶質構造を有していることを特徴とする。
【００２８】
上記した製造方法によれば、非晶質構造を有する層は、３００℃以下の低温で形成することが可能であるため、基板材料の選択に自由度を与えることができる。
【００２９】
［適用例１０］上記適用例にかかる半導体装置の製造方法であって、前記エネルギーは前記能動層前駆体の基礎吸収端よりも短い波長にピークを有するレーザ光であることを特徴とする。
【００３０】
上記した製造方法によれば、基板の温度上昇を抑えて能動層前駆体を改質することが可能となる。
【００３１】
［適用例１１］本適用例にかかるトランジスタの製造方法は、上記適用例にかかる半導体装置の製造方法を含み、前記能動層にトランジスタを形成する工程を含むことを特徴とする。
【００３２】
これによれば、面方位が（１１１）配向または（１００）配向に揃えられているため、チャネルの向きが異なっていても電気的特性が揃えられる。そのため、トランジスタのレイアウトに高い自由度を持って設計することが可能となる。また、能動層は多結晶層のレイアウトに従い形成されるため、粒界領域を避け、略単結晶領域を用いてトランジスタを形成することが可能となり、多結晶層上にトランジスタを形成する場合と比べ、優れた電気的特性を有するトランジスタの製造工程を提供することができる。
【００３３】
［適用例１２］本適用例にかかる電気光学装置の製造方法は、上記適用例にかかる前記トランジスタを形成する工程を含むことを特徴とする。
【００３４】
これによれば、略単結晶領域に形成される、優れた電気的特性を有するトランジスタの製造工程を含むため、優れた品質を有する電気光学装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００３５】
以下、本発明を具体化した各実施形態を図面に基づいて説明する。
（第１の実施形態：全面にアルミニウム層を形成した場合の製造方法）
【００３６】
以下、全面に触媒層としてのアルミニウム層を形成した後、層交換を行い、多結晶層としての多結晶シリコン層を形成し、この多結晶シリコン層を種結晶として結晶シリコン層を形成する実施形態について、図面を用いて説明する。図１（ａ）〜（ｆ）は、層交換を行い、配向方向を揃えた多結晶シリコン層を形成し、レーザアニールを用いて能動層としての結晶シリコン層を形成する工程における工程断面図である。なお、以下の実施形態では、図面上側を「上」と呼称する。
【００３７】
まず、表面が電気的に絶縁性を有する基板としてのガラス基板１０上に下地保護層１１を３００ｎｍ程度形成する。下地保護層１１を構成する部材としては、電気的に絶縁性を有している酸化シリコン層や窒化シリコン層、窒化酸化シリコン層、またはこれらの多層構造を用いることがガラス基板１０からの不純物拡散を抑えるために好適である。下地保護層１１の堆積法としては、例えばＣＶＤ法（化学気層堆積法）やスパッタリング法等を用いて形成することができる。
【００３８】
次に、触媒層としてのアルミニウム層１０２を下地保護層１１上に堆積する。アルミニウム層１０２は例えば、スパッタリング法を用いて形成することができる。なお、アルミニウム層１０２にはシリコンやゲルマニウム等の不純物が含まれていても良い。またシリコンに限らず他の物質が混入していても層交換可能な範囲であれば、不純物の混入を容認することができる。
【００３９】
次に、多結晶層前駆体としての非晶質シリコン層１０３を堆積する。非晶質シリコン層１０３の堆積方法としては、基板を一旦大気に取り出した後、プラズマＣＶＤ法を用いて堆積する方法を用いている。ここで、アルミニウム層１０２上への非晶質シリコン層１０３の堆積に際しては、大気に曝すことなく連続で堆積しても良い。ここまでの工程で得られた構造を図１（ａ）に示す。
【００４０】
ここで、非晶質シリコン層１０３の好ましい層厚について説明する。非晶質シリコン層１０３の厚さを１００ｎｍ以下に抑えた場合、多結晶シリコン層１０４（図１（ｂ）参照）は主に（１１１）配向に揃えられた面方位をとる。それに対して非晶質シリコン層１０３の厚さを１００ｎｍ超、好ましくは４００ｎｍ以上堆積した場合には、形成される多結晶シリコン層１０４は主に（１００）配向に揃えられた面方位をとる。
【００４１】
（１１１）配向に面方位を揃えるためには非晶質シリコン層１０３の層厚は２０ｎｍ以上で、１００ｎｍ以下であることが好ましい。ここで、非晶質シリコン層１０３が２０ｎｍ以上の層厚を有する場合、多結晶層としての多結晶シリコン層１０４が島状に分離することなく均一な層を得ることができる。
【００４２】
また（１００）配向に面方位を揃えるためには１００ｎｍ超、より好ましくは４００ｎｍ以上、そして１μｍ以下の値を用いることが好ましい。１μｍ以下の層厚に抑えることで、ガラス基板１０、下地保護層１１との間にかかる応力によるクラックの発生を抑制することが可能となる。
【００４３】
次に、アルミニウム層１０２の好ましい層厚について説明する。後述するアニールによる層交換は、まずアルミニウム層１０２が非晶質シリコン層１０３内に進入し、空いた領域に非晶質シリコン層１０３が入り込むことで層交換が行われる。
【００４４】
結晶化された多結晶シリコン層１０４の層厚は、アルミニウム層１０２の層厚とほぼ等しくなる。つまり、アルミニウム層１０２のほうが非晶質シリコン層１０３よりも大幅に厚く堆積されていた場合には、供給される非晶質シリコン層１０３の量が足りないため、結晶化した多結晶シリコン層１０４は個々に離れた島状の構造になり、後述する結晶シリコン層１２を形成するための種結晶として不十分な構造となる。
【００４５】
従って、アルミニウム層１０２の膜厚は、非晶質シリコン層１０３と同程度もしくは、薄く堆積することが重要である。具体的には、アルミニウム層１０２の膜厚は、非晶質シリコン層１０３の層厚に対して０．１倍から１．２倍程度が好ましい。本実施形態では、アルミニウム層１０２の層厚を５０ｎｍ、非晶質シリコン層１０３の層厚を５０ｎｍとしている。
【００４６】
次に、３５０℃以上５７７℃未満（５７７℃：ＡｌとＳｉの共晶温度）のアニールを不活性雰囲気（真空、窒素、アルゴン）で行う。アニール時間はアニール温度によるが、１０分〜１０時間程度の時間を用いることが好ましい。アニール温度として３５０℃以上の温度を用いることで、実用的なアニール時間で層交換を行わせることが可能となる。このアニールによって、非晶質シリコン層１０３とアルミニウム層１０２とが層交換を起こす。同時に非晶質シリコン層１０３が多結晶化し、下地保護層１１の上には順番に多結晶層としての多結晶シリコン層１０４、アルミニウム層１０２が配置される。ここまでの工程で得られた構造を図１（ｂ）に示す。本実施形態では、非晶質シリコン層１０３の層厚を５０ｎｍとしているため、多結晶シリコン層１０４は主に（１１１）配向に揃えられた面方位をとっている。
【００４７】
次に、多結晶シリコン１０４の上方に形成されたアルミニウム層１０２をエッチングによって除去する。本実施形態ではウェットエッチングを行っており、リン酸（リン酸と硝酸と酢酸の水溶液を用いても良い）を用いてアルミニウム層１０２を除去している。
【００４８】
次に、配向した多結晶シリコン層１０４をパターニングし、その上に能動層前駆体としての非晶質シリコン層１０５を堆積する。ここまでの工程で得られた構造を図１（ｃ）に示す。また、図１（ｃ）の状態に対応する平面図を図５に示す。多結晶シリコン層１０４は、１０〜５００μｍ程度の範囲の幅Ｗを有し、長さ０．５〜２０μｍ程度の長さＬを有している。結晶成長方向における多結晶シリコン層１０４の間隔ＤＬは、１０〜５００μｍの間隔を有し、結晶成長方向と垂直方向の間隔ＤＷは２〜５００μｍの間隔を有している。なお、この寸法範囲に収めることは必須ではなく、半導体装置の応用分野に応じて寸法範囲を変更しても良く、例えば高耐圧トランジスタに適用させる場合には、間隔ＤＬの長さをより長くすることが好適となる。
【００４９】
この程度の寸法で種結晶となる多結晶シリコン層１０４を残すことで、単結晶で（１１１）配向を有する領域を含む能動層としての結晶シリコン層１２（後述する）を形成することができる。この場合、各寸法は同じである必要は無く、各領域のレイアウトパターンに従い、各々異なった寸法を用いても良い。また、レイアウトパターンによっては、結晶成長方向に対して角度を持って種結晶となる多結晶シリコン層１０４を配置しても良い。また、種結晶となる多結晶シリコン層１０４の形状は矩形に限定する必要は無く、楕円形や台形等の形状を取っても良い。この方法を用いることで、結晶シリコン層１２の単結晶領域１２ａが得られる領域をレイアウトパターンから知ることが可能となる。そのため、単結晶領域１２ａにトランジスタのチャネル等、電気的に敏感な領域を割り当てることで、結晶シリコン層１２上に形成されるデバイスの電気特性を向上させることが可能となる。ここで、単結晶領域１２ａに若干の転位が存在しても良く、単結晶部分が支配的（例えば５０％以上）であれば多結晶層を用いる場合と比べ電気的に優れた単結晶領域１２ａを構成することが可能となる。
【００５０】
非晶質シリコン層１０５の堆積は、非晶質シリコン層１０３の成層工程と同様にプラズマＣＶＤ法を用いている。パターニングされた多結晶シリコン層１０４中にはアルミニウムが１０18ｃｍ-3程度導入されており、多結晶シリコン層１０４が配置されている領域は、不純物として含まれるアルミニウムにより電気的特性の低下が生じている。また、多結晶シリコン層１０４と非晶質シリコン層１０５とが重ねて積層されるため、層厚が他の領域と比べ厚くなる。従って、電気的特性が他の領域と比べ、異なった特性を有している。そのため、多結晶シリコン層１０４が配置される領域には、電気的感度の低い構造体、あるいはこの領域を避けて構造体を配置することが望ましい。
【００５１】
次に、エキシマレーザ１０６の照射により非晶質シリコン層１０５を結晶化させ、結晶シリコン層１２を形成する。エキシマレーザ１０６の波長としては、非晶質シリコン層１０５の基礎吸収端（１．１μｍ）よりも短い波長にピークを有するものを用いることが好ましい。このような波長を選択することで、非晶質シリコン層１０５のみを加熱することが可能となり、他部材の寄生的な温度上昇を抑制することが可能となる。具体的には、ＫｒＦ（２４８ｎｍ）や、ＸｅＣｌ（３０８ｎｍ）、ＸｅＦ（３５１ｎｍ）等を用いることが可能である。エキシマレーザ１０６を照射し、結晶シリコン層１２を形成している状態を図１（ｄ）に示す。結晶シリコン層１２は、単結晶領域１２ａと粒界領域１２ｂ（図２参照）により構成され、多結晶シリコン層１０４を種結晶とした領域には、単結晶領域１２ａが形成され、その他の領域は粒界領域１２ｂとなる。
【００５２】
ここで、非晶質シリコン層１０５中に水素が混入している場合結晶化の妨げになるため、３５０℃以上のアニールによって非晶質シリコン層１０５中の水素を脱離させて後、エキシマレーザ１０６を照射することが望ましい。なお、光照射は、エキシマレーザ１０６に代えてグリーンレーザ、連続発振レーザ等を用いても良い。図２はエキシマレーザ１０６におけるレーザ強度の分布パターンとして、ライン状のビーム形状に揃えた照射状態を示す模式斜視図である。そして図３（ａ）は、本実施形態で使用できるエキシマレーザ１０６の短軸方向におけるレーザ強度分布に、ガウス分布に近い強度分布を用いた場合の代表例である。これによって、照射される位置に応じて照射されるエネルギーが変化し、特にレーザの中心よりも外側のほうが照射されるエネルギーが小さいため、レーザによって溶融したシリコン層は両側から（矢印Ａの方向と矢印Ｂの方向）固化していく。つまり、結晶が横方向に成長する。横方向成長には、例えば図３（ｂ）に示すような半値幅を１０μｍ以下にした矩形の強度分布を有するエキシマレーザ１０６を使用しても良い。このように短い半値幅を有するエキシマレーザ１０６を用いる場合、結晶化は短軸方向両側から成長し、中心で結晶が衝突する。
【００５３】
アルミニウム層１０２との層交換によって結晶化した多結晶シリコン層１０４にかかるように光照射を行うと、非晶質シリコン層１０５は送り方向に結晶成長し、結晶シリコン層１２が形成される。アルミニウム層１０２と層交換によって結晶化した多結晶シリコン層１０４を種結晶として短軸方向に結晶化した結晶シリコン層１２は、種結晶として用いた多結晶シリコン層１０４と同じ（１１１）配向を有して結晶化する。
【００５４】
そして、エキシマレーザ１０６を順次送っていくことで結晶シリコン層１２を矢印Ａの方向に延伸させていくことができる。この場合、送りピッチは、一回に結晶化される領域の１／２よりも短い距離とすることが好ましい。このようにすると、結晶成長起点の片側が結晶シリコン層１２と重なっているため、（１１１）配向を有する結晶シリコン層１２が延伸する。エキシマレーザ１０６を順次送って結晶シリコン層１２を延長している状態を図１（ｅ）に示す。そして、エキシマレーザ１０６を送り切って、非晶質シリコン層１０５を結晶シリコン層１２に改質し終えた状態を図１（ｆ）に示す。このようにして、結晶シリコン層１２を含む半導体装置１０８が形成される。なお、ここでは送りピッチを刻んで結晶シリコン層１２を形成したが、これは連続的に走査するようにエキシマレーザ１０６を照射しても良い。
【００５５】
本実施形態では、（１１１）配向を種結晶として、結晶を成長させている。これに代えて、上述したように、アルミニウム層１０２と非晶質シリコン層１０３をそれぞれ４００ｎｍ程度堆積し、アニールを施すことで（１００）配向した種結晶を用いて、（１００）配向した結晶シリコン層１２を形成しても良い。
【００５６】
ここで、図１（ｆ）に示す単結晶領域１２ａは（１１１）配向、または（１００）配向中に若干の別方位の配向成分が混入しても良く、例えばトランジスタを形成する場合には、（１１１）配向、または（１００）配向が各々５０％以上の領域を占めていれば、ランダム配向された多結晶層を用いる場合と比較して駆動能力、リーク電流等の電気的特性を向上させることができる。また、（１００）配向や（１１１）配向に対して、若干の傾きがあっても良く、具体的には±５°程度の揺らぎがあっても十分に機能する。なお、本実施形態では非晶質シリコン層１０３、非晶質シリコン層１０５と、シリコンを用いた例について説明したが、これはシリコンに限定されることなく、ゲルマニウム、シリコンゲルマニウムに対しても同様に層交換させて取り扱うことができる。ゲルマニウムを加えることで、特にホールの移動度が向上し、電子とホールとの移動度のバランスがとれた半導体装置の製造方法を提供することが可能となる。
【００５７】
（第２の実施形態：部分的にアルミニウム層を形成した場合の製造方法）
以下、第２の実施形態として、部分的にアルミニウム層を形成した後、層交換を行い多結晶シリコン層を形成し、この多結晶シリコン層を種結晶として結晶シリコン層を形成する実施形態について、実施形態について図面を用いて説明する。ここで、第１の実施形態と共通な部分についての説明は簡略化し、重複を避けて説明する。図４（ａ）〜（ｅ）は層交換を行い、配向方向を揃えた多結晶シリコン層を形成し、レーザアニールを用いて結晶シリコン層を形成する工程における工程断面図である。なお、各領域の製造方法等は特記なき場合は第１の実施形態に準ずるものとする。
【００５８】
まず、ガラス基板１０上に下地保護層１１を形成し、触媒層としてのアルミニウム層１０２を下地保護層１１上に堆積する。そして次にアルミニウム層１０２をパターニングする。次に、多結晶層前駆体と能動層前駆体とを兼ねる非晶質シリコン層１０３を堆積する。ここまでの工程で得られた構造を図４（ａ）に示す。図４（ａ）の状態に対応する平面図を図６に示す。アルミニウム層１０２は、１０〜５００μｍ程度の範囲の幅ＡＷを有し、長さ０．５〜２０μｍ程度の長さＡＬを有している。後述する結晶成長方向におけるアルミニウム層１０２の間隔ＡＤＬは、１０〜５００μｍの間隔を有し、結晶成長方向と垂直方向の間隔ＡＤＷは２〜５００μｍの間隔を有している。
【００５９】
この程度の寸法で種結晶の元となるアルミニウム層１０２を残すことで、（１１１）配向を有する単結晶領域１２ａを含む結晶シリコン層１２（後述する）を形成することができる。この場合、各寸法は同じである必要は無く、各領域のレイアウトパターンに従い、各々異なった寸法を用いても良い。また、レイアウトパターンによっては、結晶成長方向に対して角度を持って種結晶の元となるアルミニウム層１０２を配置しても良い。また、アルミニウム層１０２の形状は矩形に限定する必要は無く、楕円形や台形等の形状を取っても良い。この方法を用いることで、結晶シリコン層１２の単結晶領域１２ａが得られる領域をレイアウトパターンから知ることが可能となる。そのため、単結晶領域１２ａにトランジスタのチャネル等、電気的に敏感な領域を割り当てることで、結晶シリコン層１２上に形成されるデバイスの電気特性を向上させることが可能となる。
【００６０】
次に、３５０℃以上５７７℃未満（５７７℃：ＡｌとＳｉの共晶温度）のアニールを不活性雰囲気（真空、窒素、アルゴン）中で行うことで、アルミニウム層１０２が残された領域では非晶質シリコン層１０３とアルミニウム層１０２が層交換を起こし、同時に非晶質シリコン層１０３が多結晶化し、アルミニウム層１０２が配置された領域では下地保護層１１の上には順番に多結晶シリコン層１０４、アルミニウム層１０２が配置される。ここまでの工程で得られた構造を図４（ｂ）に示す。なお、層厚範囲は、後述するエキシマレーザ１０６を用いた再結晶化可能な層厚範囲として２０ｎｍ以上１００ｎｍ以下程度にあることが好ましい。そして、アルミニウム層１０２の層厚範囲は第１の実施形態で記載したように非晶質シリコン層１０３の０．１倍から１．２倍程度の厚みを有することが望ましい。ここでは非晶質シリコン層１０３の厚みを５０ｎｍ、アルミニウム層１０２の厚みを５０ｎｍとし、第１の実施形態と同様な値を用いている。次に多結晶シリコン層１０４の上方に層交換により配置されたアルミニウム層１０２を除去する。
【００６１】
次に、エキシマレーザ１０６の照射により非晶質シリコン層１０３を結晶化させ、結晶シリコン層１２を形成する。エキシマレーザ１０６の波長としては、非晶質シリコン層１０３の基礎吸収端（１．１μｍ）よりも短い波長にピークを有するものを用いることが好ましい。このような波長を選択することで、非晶質シリコン層１０３のみを加熱することが可能となり、他部材の寄生的な温度上昇を抑制することが可能となる。具体的には、ＫｒＦ（２４８ｎｍ）や、ＸｅＣｌ（３０８ｎｍ）、ＸｅＦ（３５１ｎｍ）等を用いることが可能である。エキシマレーザ１０６を照射し、結晶シリコン層１２を形成し始めた状態を図４（ｃ）に示す。この場合、単結晶領域１２ａに若干の転位が存在しても良く、単結晶部分が支配的（例えば５０％以上）であればほぼ単結晶と同等の機能を果たす。
【００６２】
引き続き、エキシマレーザ１０６を送りながら照射していくと結晶シリコン層１２を延伸させていくことができ、結晶シリコン層１２を含む半導体装置１０８が形成される。この場合でも、上述したように連続的に走査するようにエキシマレーザ１０６を照射しても良い。ここまでの工程で得られた構造を図４（ｄ）に示す。そして、エキシマレーザ１０６を送り切った状態を図４（ｅ）に示す。なお、本実施形態ではシリコン系の物質を用いた例について説明したが、この場合においても、シリコンに限定されることなく、ゲルマニウム、シリコンゲルマニウムに対しても同様に層交換させて取り扱うことができる。
【００６３】
また（１００）配向に面方位を揃える場合には１００ｎｍ超、より好ましくは４００ｎｍ以上、そして１μｍ以下の値を用いることが好ましい。１μｍ以下の層厚に抑えることで、ガラス基板１０、下地保護層１１との間にかかる応力によるクラックの発生を抑制することが可能となる。ここで、エキシマレーザ１０６により結晶を横方向に成長させる場合、非晶質シリコン層１０３の厚みが１００ｎｍを超えると、エキシマレーザ１０６による横方向の結晶成長が困難となる。これはエキシマレーザ１０６は非晶質シリコン層１０３の表面で熱エネルギーに変換され、基板方向にこの熱エネルギーが伝達されることで溶融再結晶化させることに起因しており、層厚が厚くなると基板側の非晶質シリコン層１０３の再結晶化が困難になる。ここで、層厚が厚い非晶質シリコン層１０３に対してより強いエキシマレーザ１０６を照射すると、非晶質シリコン層１０３が飛散する、所謂レーザアブレーションが発生し、非晶質シリコン層１０３の表面は凸凹になる。そのため、一旦層交換を行った後、アルミニウム層１０２を除去し、ドライエッチング等により１００ｎｍ以下に薄層化してエキシマレーザ１０６を用いて再結晶化を行わせることで（１００）配向に面方位が揃えられた結晶シリコン層１２の製造方法を提供することが可能となる。
【００６４】
ここで、単結晶領域１２ａは（１１１）配向、または（１００）配向中に若干の別方位の配向成分が混入しても良く、例えばトランジスタを形成する場合には、各々５０％以上の領域を占めていれば、ランダム配向された多結晶層を用いる場合と比較して駆動能力、リーク電流等の電気的特性を向上させることができる。また、（１００）配向や（１１１）配向に対して、若干の傾きがあっても良く、具体的には±５°程度の揺らぎがあっても十分に機能する。なお、本実施形態ではシリコンを用いた例について説明したが、これはシリコンに限定されることなく、ゲルマニウム、シリコンゲルマニウムに対しても同様に層交換させて取り扱うことができる。ゲルマニウムを加えることで、特にホールの移動度が向上し、電子とホールとの移動度のバランスがとれた半導体装置の製造方法を提供することが可能となる。
【００６５】
（第３の実施形態：トランジスタの製造方法）
次に、上記した結晶シリコン層１２の製造工程にいくつかの工程を加えることで得られるトランジスタの製造方法について説明する。まず最初に、完成したトランジスタの構成を説明する。図７（ａ）は、トランジスタ９の構造を示す平面図、（ｂ）は（ａ）のＡ−Ａ’線におけるトランジスタ９の断面図である。図７（ａ）は、視認性を向上させるため、第１層間絶縁層１６を透明とした透視図としている。なお、以降の説明では、便宜上図７（ｂ）の下側を「下側」と定義する。図７に示すように、トランジスタ９は、（１１１）配向または（１００）配向を持つ単結晶領域１２ａ内にチャネル１５が形成される。結晶シリコン層１２における単結晶領域１２ａは、多結晶シリコン層１０４を種結晶とした領域に形成されるため、設計段階で粒界領域１２ｂを避けてトランジスタ９のチャネル１５を配置することが可能である。そのため、粒界領域１２ｂに起因するリーク電流の発生や、移動度の低下を抑えることが可能となり、粒界領域１２ｂをチャネル１５に含むトランジスタと比べ高い性能を有するトランジスタ９を得ることが可能となる。なお、面方位が異なる配向を有する領域が若干含まれていても総合的な電気的特性を向上させることが可能となるため、この場合においても本実施形態を適用することが可能である。例えば面方位の異なる領域が５０％未満であれば、本実施形態を適用する場合には好ましい。
【００６６】
トランジスタ９に必要のない結晶シリコン層１２は、フォトリソグラフ法等を用いて除去しておくことで、素子分離が可能となる。
【００６７】
ここでトランジスタ９は、ゲート絶縁層１３、ゲート電極１４、チャネル１５、ソース側高濃度不純物領域２２、ドレイン側高濃度不純物領域３２、ソース側低濃度不純物領域２４、ドレイン側低濃度不純物領域３４、を含んでいる。
【００６８】
ゲート絶縁層１３は結晶シリコン層１２を覆うように配置されている。ここで、ゲート絶縁層１３の厚さはトランジスタ９の駆動電圧（耐圧）により設定され、例えば１０〜１５０ｎｍ程度の厚さを有している。ゲート絶縁層１３としては、例えば酸化シリコンを好適な材料として用いることができる。ゲート電極１４は、タンタルや、アルミニウム等の金属を用いて形成されている。そして、ゲート電極１４上にはコンタクトホールＨ４が開口され、ゲートコンタクト３ｇが形成されている。
【００６９】
ゲート電極１４の下側には、チャネル１５が配置される。そして、チャネル１５の両脇には、ソース側低濃度不純物領域２４、ドレイン側低濃度不純物領域３４が配置されている。ソース側低濃度不純物領域２４、ドレイン側低濃度不純物領域３４は、例えばマスクオフセット等の手法で形成される。ここで、ソース側低濃度不純物領域２４、ドレイン側低濃度不純物領域３４は必須の構成ではなく省略可能である。
【００７０】
そして、ソース側低濃度不純物領域２４を挟みチャネル１５と対向する位置には、ソース側高濃度不純物領域２２が配置されている。そして、ドレイン側低濃度不純物領域３４を挟みチャネル１５と対向する位置には、ドレイン側高濃度不純物領域３２が配置されている。そして、トランジスタ９を覆うように５００ｎｍ程度の膜厚の酸化シリコン層が配置されている。この酸化シリコン層は第１層間絶縁層１６として機能する。
【００７１】
次に、第１層間絶縁層１６とゲート絶縁層１３を貫通し、ソース側高濃度不純物領域２２に至るコンタクトホールＨ１を介して、アルミニウムやタングステン等の金属材料が用いられたソース電極３が配置される。同様に、第１層間絶縁層１６とゲート絶縁層１３を貫通し、ドレイン側高濃度不純物領域３２に至るコンタクトホールＨ２を介して、アルミニウムやタングステン等の金属材料が用いられたドレイン電極３ｄが配置されたトランジスタ９の構造が提供可能となる。ここで、粒界領域１２ｂがソース側高濃度不純物領域２２に配置されている。ソース側高濃度不純物領域２２ではトラップ準位が全て埋まってしまうため、粒界領域１２ｂが配置されていてもトランジスタ９の特性に影響を及ぼすことはない。粒界領域１２ｂをソース側高濃度不純物領域２２に含ませることで、チャネル１５を大きくとることが可能となる。ここで、チャネル１５のチャネル長を大きくとる場合では高い電圧を扱えるようになる。またチャネル１５のチャネル幅を大きくとる場合では高い電流を扱うことが可能なトランジスタ９を得ることができる。
【００７２】
次に、トランジスタ９の製造工程について図８（ａ）〜（ｃ）を用いて説明する。ここでは、粒界領域１２ｂをソース側高濃度不純物領域２２に割り当て、面積が大きいトランジスタ９を製造する例について説明する。
【００７３】
まず、第１の実施形態や第２の実施形態で説明したように、結晶シリコン層１２を形成する。
【００７４】
次に、ゲート絶縁層１３を形成する。ゲート絶縁層１３の形成には例えば、ＰＥＣＶＤ（プラズマ支援ＣＶＤ法）が用いられる。ゲート絶縁層１３の層厚はトランジスタ９の耐圧によって変わるが、ここでは１０〜１５０ｎｍ程度の厚みとなるよう形成している。
【００７５】
次に、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の金属材料を、スパッタリング法等によって堆積した後、フォトリソグラフ処理等によってパターニングすることでゲート電極１４を形成する。
【００７６】
次に、ゲート電極１４をマスクとして例えば燐イオンの注入を行い、ソース側低濃度不純物領域２４とドレイン側低濃度不純物領域３４を形成する。ここまでの工程を終えた状態を図８（ａ）に示す。
【００７７】
次に、フォトレジストを用いて、ゲート電極１４を覆うようにレジストパターン２００を形成する。そして、レジストパターン２００をマスクとして、マスクオフセット法を用いて例えば燐イオンの注入を行い、ソース側高濃度不純物領域２２とドレイン側高濃度不純物領域３２を形成する。そして、アニールを行い不純物を活性化させる。なお、上記工程では、マスクオフセット法に代えて、ゲート電極１４を形成する前に、レジストパターン２００を、ソース側低濃度不純物領域２４とドレイン側低濃度不純物領域３４に対応する領域では薄い層厚とし、チャネル１５に対応する領域では厚い層厚とし、ソース側高濃度不純物領域２２とドレイン側高濃度不純物領域３２ではレジストが存在しないパターンを形成し、１回のイオン注入で、ソース側低濃度不純物領域２４とドレイン側低濃度不純物領域３４、チャネル１５、ソース側高濃度不純物領域２２とドレイン側高濃度不純物領域３２を形成することも好適であり、製造工程の短縮を行うことが可能である。この場合、ゲート電極１４はイオン注入後に形成することとなる。ここまでの工程を終えた状態を図８（ｂ）に示す。
【００７８】
次に、レジストパターン２００除去後、第１層間絶縁層１６を堆積する。第１層間絶縁層１６の材質としては、例えばＰＥＣＶＤ法を用いた酸化シリコンを用いることが好適である。
【００７９】
次に、ソース側高濃度不純物領域２２とドレイン側高濃度不純物領域３２と金属配線とのコンタクトをとるため、第１層間絶縁層１６およびゲート絶縁層１３とをフォトリソグラフ工程を行うことで開口し、コンタクトホールＨ１，Ｈ２を形成する。そして、Ａｌ，Ｔｉ，Ｔａ，Ｍｏ等の金属材料を、スパッタリング法等によって堆積した後、フォトリソグラフ処理等によってパターニングすることでソース電極３、ドレイン電極３ｄを形成することでトランジスタ９を形成する工程を提供することができる。ここまでの工程を終えた状態を図８（ｃ）に示す。この場合、チャネル１５の向き（チャネル１５内で電流が流れる方向）を、再結晶方向と並行する向きに揃えることが好適である。再結晶方向となる、チャネル１５中に流れる電流を妨げる方向に対しては結晶粒界の発生が抑制されるため、トランジスタ９の電流駆動能力を向上させることが可能となる。
【００８０】
（第４の実施形態：電気光学装置の製造方法）
次に、上記したトランジスタ９の製造工程にいくつかの工程を加えることで得られる電気光学装置の製造方法について液晶表示装置１の製造方法を例として説明する。図９は、トランジスタ９を含む液晶表示装置１のレイアウトを示す斜視図、図１０は、図９のＡ−Ａ線における単位画素Ｂの領域での断面図である。なお、図１０においては、図示上側が光入射側、図示下側が視認側（観察者側）として図示している。まず、液晶表示装置１の構成について説明する。
【００８１】
図９に示すように、駆動回路６，７により、各単位画素Ｂが駆動されている。そして、シール材２により液晶層１１０（図１０参照）が対向基板５０とガラス基板１０との間に封入され、液晶表示装置１を構成している。
【００８２】
次に、図１０を用いて単位画素Ｂの断面構造について説明する。図１０に示すように、ガラス基板１０上に下地保護層１１が形成されている。そのため、ガラス基板１０からの汚染物質のトランジスタ９への侵入が防止されている。
【００８３】
下地保護層１１上には、トランジスタ９を形成する結晶シリコン層１２が配置されている。ここで、保持容量Ｃ１の下部電極４０は、結晶シリコン層１２と同じ層で形成することができる。結晶シリコン層１２上には、トランジスタ９のゲート絶縁層１３が配置される。ゲート絶縁層１３は保持容量Ｃ１の絶縁層としても機能している。そして、ゲート絶縁層１３上にはゲート電極１４が配置されている。ゲート電極１４は保持容量Ｃ１の上部電極４１と同じ層を用いて形成することができる。このように、単一の層で複数の機能に対して対応させることで、成層工程を減らすことが可能となる。
【００８４】
液晶表示装置１には、画素電極８の電位を制御するためのトランジスタ９が配置されている。トランジスタ９のソース側高濃度不純物領域２２には、第１層間絶縁層１６を開口して得られたコンタクトホールＨ１を介してソース電極３が配置されている。同様にコンタクトホールＨ２を介してドレイン側高濃度不純物領域３２には、ドレイン電極３ｄが配置されている。ドレイン電極３ｄ、ソース電極３は、第２層間絶縁層１７により絶縁されている。ここで、第２層間絶縁層１７は平坦化層としても機能している。画素電極８は第２層間絶縁層１７に設けられたコンタクトホールＨ３を介して、ドレイン電極３ｄと導通がとられており、ドレイン電極３ｄの電位により画素電極８の電位は制御される。
【００８５】
画素電極８上には、配向層１８が配置されており、液晶層１１０の配向を揃えている。そして、液晶層１１０を挟んで、配向層５２、共通電極５１、対向基板５０を備えた対向基板が備えられている。
【００８６】
そして、トランジスタ９は、ソース側高濃度不純物領域２２とチャネル１５との間にソース側低濃度不純物領域２４、ドレイン側高濃度不純物領域３２とチャネル１５との間にドレイン側低濃度不純物領域３４を配置したＬＤＤ構造を有しており、トランジスタ９に印加される電位により発生する電界を分散し、トランジスタ９の耐圧を向上させている。そして、粒界領域１２ｂがソース側高濃度不純物領域２２に配置されている。上述したように、ソース側高濃度不純物領域２２ではトラップ準位が全て埋まってしまうため、粒界領域１２ｂが配置されていてもトランジスタ９の特性に影響を及ぼすことはない。粒界領域１２ｂをソース側高濃度不純物領域２２に含ませることで、チャネル１５を大きくとることが可能となる。ここで、チャネル１５のチャネル長を大きくとる場合では高い電圧を扱えるようになる。またチャネル１５のチャネル幅を大きくとる場合では高い電流を扱うことが可能なトランジスタ９を得ることができる。
【００８７】
そして、ガラス基板１０に配置された配向層１８と、対向基板５０に配置された配向層５２とが所定の隙間を介してシール材２（図９参照）によって貼り合わされており、シール材２により囲まれた領域内に液晶層１１０が保持されている。液晶層１１０は、画素電極８と共通電極５１との間に印加された電圧により配向状態が変化する。この電圧を制御することで、液晶表示装置で画像データを表示することを可能としている。
【００８８】
次に、液晶表示装置１の製造方法について図１１（ａ）〜（ｃ）を用いて説明する。まず、上述したようにトランジスタ９を形成する。この工程により保持容量Ｃ１も同時に形成する。
【００８９】
次に、第２層間絶縁層１７を形成する。第２層間絶縁層１７は、例えば酸化シリコンをＣＶＤ法を用いて形成することができる。この工程を終えた断面図を図１１（ａ）に示す。
【００９０】
次に、コンタクトホールＨ３を開口し、画素電極８を形成する。画素電極８は光透過性の材質を用いることが必要であり、ＩＴＯ（インジウム・錫・酸化物）やＩＺＯ（インジウム・亜鉛・酸化物）を用いることが好適であり、高い導電性と、高い光透過率とを両立させることができる。形成方法としては、イオンプレーティング法を用いることが好適である。
【００９１】
次に、配向層１８を形成する。配向層１８は、ポリイミド等の材質を用いてラビング処理や光配向処理等を行うことで形成することができる。この工程を終えた断面図を図１１（ｂ）に示す。
【００９２】
次に、対向基板５０にＩＴＯやＩＺＯを用いた共通電極５１を形成した後、配向層５２を形成する。配向層５２は、ポリイミド等の材質を用いてラビング処理や光配向処理等を行うことで形成することができる。この工程を終えた断面図を図１１（ｃ）に示す。
【００９３】
次に、シール材２（図９参照）を配置した後、ガラス基板１０の配向層１８と対向基板５０の配向層５２との間に液晶層１１０を形成することで単位画素Ｂ（図１０参照）が形成される。単位画素Ｂは電流駆動能力に優れたトランジスタ９を有するため、単位画素Ｂを通常のＴＦＴを用いた場合と比べ、高速で単位画素Ｂを駆動することができる。そのため、特に動画表示品質に優れた高速で動作し得る単位画素Ｂを含む液晶表示装置１の製造方法を提供することが可能となる。
【図面の簡単な説明】
【００９４】
【図１】（ａ）〜（ｆ）は、レーザアニールを用いて結晶シリコン層を形成する工程における工程断面図。
【図２】エキシマレーザの照射パターンとして、ライン状のビーム形状に揃えた照射状態を示す模式斜視図。
【図３】（ａ）は、エキシマレーザの短軸方向におけるレーザ強度分布にガウス分布に近い強度分布を与えた場合のビーム強度分布図、（ｂ）は、半値幅を１０μｍ以下にした矩形の強度分布を有するエキシマレーザのレーザ強度分布図。
【図４】（ａ）〜（ｅ）は、レーザアニールを用いて結晶シリコン層を形成する工程における工程断面図。
【図５】第１の実施形態における、配向した多結晶シリコン層をパターニングし、その上に非晶質シリコン層を堆積した状態での平面図。
【図６】第２の実施形態における、アルミニウム層をパターニングし、その上に非晶質シリコン層を堆積した状態での平面図。
【図７】（ａ）は、トランジスタの構造を示す平面図、（ｂ）は（ａ）のＡ−Ａ’線におけるトランジスタの断面図。
【図８】（ａ）〜（ｃ）は、トランジスタの製造工程を示す工程断面図。
【図９】トランジスタを含む液晶表示装置のレイアウトを示す斜視図。
【図１０】図９のＡ−Ａ線における単位画素の領域での断面図。
【図１１】（ａ）〜（ｃ）は液晶表示装置の製造工程を示す工程断面図。
【符号の説明】
【００９５】
Ｂ…単位画素、Ｃ１…保持容量、Ｈ１…コンタクトホール、Ｈ２…コンタクトホール、Ｈ３…コンタクトホール、Ｈ４…コンタクトホール、１…電気光学装置としての液晶表示装置、２…シール材、３…ソース電極、３ｄ…ドレイン電極、３ｇ…ゲートコンタクト、６…駆動回路、７…駆動回路、８…画素電極、９…トランジスタ、１０…電気的に絶縁性を有する基板としてのガラス基板、１１…下地保護層、１２…能動層としての結晶シリコン層、１２ａ…単結晶領域、１２ｂ…粒界領域、１３…ゲート絶縁層、１４…ゲート電極、１５…チャネル、１６…第１層間絶縁層、１７…第２層間絶縁層、１８…配向層、２２…ソース側高濃度不純物領域、２４…ソース側低濃度不純物領域、３２…ドレイン側高濃度不純物領域、３４…ドレイン側低濃度不純物領域、４０…下部電極、４１…上部電極、５０…対向基板、５１…共通電極、５２…配向層、１０２…触媒層としてのアルミニウム層、１０３…多結晶層前駆体および／または能動層前駆体としての非晶質シリコン層、１０４…多結晶層としての多結晶シリコン層、１０５…能動層前駆体としての非晶質シリコン層、１０６…エキシマレーザ、１０８…半導体装置、１１０…液晶層、２００…レジストパターン。
【図１】
2009302171.tif 000003
【図２】
2009302171.tif 000004
【図３】
2009302171.tif 000005
【図４】
2009302171.tif 000006
【図５】
2009302171.tif 000007
【図６】
2009302171.tif 000008
【図７】
2009302171.tif 000009
【図８】
2009302171.tif 000010
【図９】
2009302171.tif 000011
【図１０】
2009302171.tif 000012
【図１１】
2009302171.tif 000013