(57)【要約】【課題】ボンディングする際に、電極パッドの下方に加わるストレスに対しての耐性が強く、且つ配線の配置が容易な半導体装置を提供する。【解決手段】半導体基板１上に形成された多層配線層２を貫通し半導体基板１に達する支柱５ａ，５ｂにより、多層配線層２上に形成される電極パッド４の４隅のうち、少なくとも隣接する２隅を下方から支え、支柱５ａ，５ｂ間に複数の梁６ａ，６ｂ，６ｃを接続し、梁６ａ，６ｂ間に部材７ａ，７ｂ，７ｃ，７ｄを接続する。【選択図】図１
2009283798.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された多層配線層と、
前記多層配線層上に形成された電極パッドと、
前記多層配線層を貫通し前記基板に達し、前記電極パッドの４隅のうち、少なくとも隣接する２隅を下方から支える少なくとも２つの支柱と、
前記支柱間に接続された複数の梁と、
前記梁間に接続された部材と、
を有することを特徴とする半導体装置。
【請求項２】
前記部材は、前記梁間に接続されているとともに、前記支柱間に接続されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記部材の幅は、前記梁の幅以下であることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記部材は、前記多層配線層の配線と同じ材料で形成されていることを特徴とする請求項１乃至３の何れか一項に記載の半導体装置。
【請求項５】
前記支柱、前記梁及び前記部材は、配線、導電プラグ及び前記電極パッドとは絶縁されていることを特徴とする請求項１乃至４の何れか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、多層配線構造を有する半導体装置に関する。
【背景技術】
【０００２】
近年、多層配線構造を有する半導体装置では、配線の微細化により配線間隔が狭くなり配線間の寄生容量による信号の遅延が問題となっている。そこで、配線間の寄生容量を低減するため、層間絶縁膜として一般的なシリコン酸化膜の代わりに、炭化水素系またはフルオロカーボン系の有機絶縁膜などの低誘電率膜を用いることが知られている。このような低誘電率膜は、比誘電率が一般に２．３〜２．５程度であり、一般的なシリコン酸化膜より４０〜５０％程度も低い。
【０００３】
なお、低誘電率膜は、一般に配線との密着性が必ずしも十分に得られず、また、耐湿性なども必ずしも十分に高いとはいえない。このため、微細な配線が形成される多層配線層の下層部では低誘電率膜を用い、配線間隔が比較的広い上層部においては、密着性や耐湿性の優れた一般的なシリコン酸化膜が用いられることが多い。
【特許文献１】特開２００４−２８２０００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、多層配線構造上には、電極パッド（ボンディングパッド）が形成され、多層配線層のいずれかの配線に電気的に接続される。
しかしながら、電極パッドにワイヤをボンディングする際に、電極パッドの下方にストレスが加わり、配線の変形や断線が生じてしまう問題があった。
【０００５】
本発明者らは、上記課題に対して、多層配線層を貫いて支持基板に達し、電極パッドを支持する構造物により、ワイヤボンディングなどの際における電極パッド下方のストレスを緩和する半導体装置を提案している（特願２００６−９９９６６５号）。
【０００６】
しかし、配線へのストレスが印加されることを十分に緩和できるような構造物を用いた場合、配線の配置が困難になってしまう問題があった。
上記の点を鑑みて、本発明者らは、強度が強く、且つ配線の配置が容易な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、以下のような半導体装置が提供される。この半導体装置は、基板と、前記基板上に形成された多層配線層と、前記多層配線層上に形成された電極パッドと、前記多層配線層を貫通し前記基板に達し、前記電極パッドの４隅のうち、少なくとも隣接する２隅を下方から支える少なくとも２つの支柱と、前記支柱間に接続された複数の梁と、前記梁間に接続された部材と、を有する。
【発明の効果】
【０００８】
強度が強く、且つ、配線の配置が容易な多層配線構造を有する半導体装置が提供できる。
【発明を実施するための最良の形態】
【０００９】
以下、本実施の形態を図面を参照して詳細に説明する。
図１は、本実施の形態の半導体装置を示す断面構成図である。
また、図２は、本実施の形態の半導体装置の平面図である。なお、図２におけるＡ−Ａ線における断面図が図１となっている（但し、図２では電極パッド及びその下層の層間絶縁膜については図示を省略している）。
【００１０】
半導体装置は、半導体基板１と、半導体基板１の上部に形成された多層配線層２と、多層配線層２上に層間絶縁膜３を介して形成される電極パッド４とを有している。さらに、図１、図２のように、多層配線層２を貫通し半導体基板１に達し、電極パッド４の４隅を下方から支える支柱５ａ，５ｂ，５ｃ，５ｄを有している。
【００１１】
また、支柱５ａ，５ｂ間を接続する梁６ａ，６ｂ，６ｃ、支柱５ａ，５ｄ間を接続する梁６ｄを有している。
さらに、本実施の形態の半導体装置では、梁６ａ，６ｂを接続する部材７ａ，７ｂ，７ｃ，７ｄを有している。
【００１２】
このように、本実施の形態の半導体装置では、梁６ａ，６ｂ間を部材７ａ，７ｂ，７ｃ，７ｄで支えているので、支柱５ａ，５ｂ，５ｃ，５ｄと梁６ａ，６ｂ，６ｃ，６ｄのみの場合よりも強度を上げることができる。また、電極パッド４の周囲の下方部分のみに、このような構造物を形成しているので、配線を配置するスペースも多く取ることができ、配線の配置が容易である。
【００１３】
また、部材７ａ，７ｂ，７ｃ，７ｄの幅を、梁６ａ，６ｂ，６ｃ，６ｄの幅ｗ（図２参照）と同等かそれ以下にすることで、さらに配線配置可能面積を大きくとることができる。
【００１４】
なお、上記では、より強度を上げるために支柱５ａ，５ｂ，５ｃ，５ｄを電極パッド４の４隅の下方に形成しているが、電極パッド４の４隅のうち、少なくとも隣接する２隅を下方から支えるようにすればよい。たとえば、図１の支柱５ａ，５ｂのみでもよい。
【００１５】
また、上記では、より強度を上げるために、支柱５ａ，５ｂ間に３つの梁６ａ，６ｂ，６ｃを接続しているが、少なくとも２つあればよい。
以下、図１及び図２を用いて本実施の形態の半導体装置の詳細を説明する。
【００１６】
図１に示すように、半導体基板１には、素子形成領域１１を画定する素子分離領域１２が形成されている。半導体基板１としては、たとえばシリコン基板が用いられる。
素子形成領域１１上には、ゲート絶縁膜１３を介してゲート電極１４が形成されている。
【００１７】
ゲート電極１４の両側の半導体基板１内には、エクステンションソース／ドレイン構造の浅い領域を構成する低濃度拡散層（図示せず）が形成されている。また、ゲート電極１４の側壁部分には、サイドウォール絶縁膜１５が形成されている。サイドウォール絶縁膜１５が形成されたゲート電極１４の両側の半導体基板１内には、エクステンションソース／ドレイン構造の深い領域を構成する高濃度拡散層（図示せず）が構成されている。低濃度拡散層と高濃度拡散層とにより、エクステンションソース／ドレイン構造のソース／ドレイン拡散層１６が構成されている。
【００１８】
こうして、ゲート電極１４と、ソース／ドレイン拡散層１６とを有するＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）が構成されている。このようなＭＯＳＦＥＴが形成された半導体基板１上には、たとえば、シリコン酸化（ＳｉＯ2）膜からなる層間絶縁膜１７が形成されている。層間絶縁膜１７上には、層間絶縁膜１８が形成されている。層間絶縁膜１８としては、比誘電率が比較的小さい材料を用いる。より具体的には、たとえば、比誘電率が３．０より小さい材料を用いる。そのような材料としては、たとえば、ダウケミカル社製の有機絶縁材料であるＳｉＬＫ（登録商標）などがある。このように、比誘電率の比較的低い材料を用いるのは、配線間の寄生容量を低減することにより、高速動作を実現するためである。
【００１９】
層間絶縁膜１７，１８には、ソース／ドレイン拡散層１６に達するコンタクトホールに、たとえば、タングステン（Ｗ）が埋め込まれることによって、導電プラグ（図示せず）が形成されている。
【００２０】
また、層間絶縁膜１８には、たとえば、銅（Ｃｕ）による配線（図示せず）が形成されている。配線は、層間絶縁膜１７，１８に埋め込まれた導電プラグを介してソース／ドレイン拡散層１６に電気的に接続されている。
【００２１】
層間絶縁膜１８上には、層間絶縁膜２１，２２，２３が順に形成されている。なお、各層間絶縁膜２１，２２，２３には、配線とその配線を下方の配線と電気的に接続する導電プラグが形成されているが図示を省略している。層間絶縁膜２１，２２，２３としては、たとえば、層間絶縁膜１８と同様の材料が用いられる。
【００２２】
層間絶縁膜２１と層間絶縁膜２３には、支柱５ａ，５ｂ間を接続する梁６ａ，６ｂが形成されている。そして、梁６ａ，６ｂ間を接続するように部材７ａ，７ｂ，７ｃ，７ｄが形成されている。本実施の形態では、部材７ａ，７ｂ，７ｃ，７ｄは一部が重なり合うように階段状に積み重ねられており、支柱５ａ，５ｂ間を接続するような構成となっている。
【００２３】
層間絶縁膜２３上には、層間絶縁膜２４，２５，２６が順に積層されており、各層には
配線２４ａ，２５ａ（層間絶縁膜２６に形成される配線２６ａについては図２参照）と、図示しない導電プラグが形成されている。また、層間絶縁膜２６には、支柱５ａ，５ｂを接続する梁６ｃが形成されている。層間絶縁膜２４，２５，２６は、たとえば、シリコン酸化膜またはシリコン酸炭化（ＳｉＯＣ）膜などが用いられる。このような材料からなる層間絶縁膜２４，２５，２６は、比誘電率は比較的高いものの、密着性が高く、耐湿性も高く、機械的強度も比較的高い。
【００２４】
層間絶縁膜２６上には、層間絶縁膜３を介して電極パッド４が形成されている。層間絶縁膜３には、導電プラグ（図示せず）が形成されており、下層の配線と電極パッド４とを電気的に接続している。
【００２５】
上記のように、梁６ａ，６ｂや部材７ａ，７ｂ，７ｃ，７ｄは、比誘電率が比較的低く機械的強度が比較的弱い層間絶縁膜１８，２１，２２，２３の近傍に設けることが望ましい。層間絶縁膜１８，２１，２２，２３を補強することが望ましいからである。しかしながら、比較的比誘電率が高い材料からなる層間絶縁膜２４，２５，２６に部材７ａ，７ｂ，７ｃ，７ｄに相当する部材を設けて、梁６ｂ，６ｃ間を補強するようにしてもよい。
【００２６】
以下、本実施の形態の半導体装置の製造方法を説明する。
図３は、本実施の形態の半導体装置の製造方法を説明する断面構成図である。
図１及び図２と同一の構成要素については同一符号としている。
【００２７】
まず、図３に示すように、半導体基板１に、たとえばＳＴＩ（Shallow Trench Isolation）法により、素子形成領域１１を画定する素子分離領域１２を形成する。半導体基板１としては、たとえば、シリコン基板を用いる。
【００２８】
次に、素子形成領域１１上に、ゲート絶縁膜１３を介してゲート電極１４を形成する。そして、たとえば、イオン注入法により、ゲート電極１４をマスクとして、ゲート電極１４の両側の半導体基板１内にドーパント不純物を導入する。これにより、エクステンションソース／ドレイン構造の浅い領域を構成する低濃度拡散層（図示せず）が形成される。
【００２９】
次に、半導体基板１上の全面に、たとえば、シリコン酸化膜（図示せず）を形成し、異方性エッチングにより、ゲート電極１４の側壁部分にシリコン酸化膜よりなるサイドウォール絶縁膜１５を形成する。そして、サイドウォール絶縁膜１５をマスクとして、ゲート電極１４の両側の半導体基板１内にドーパント不純物を導入する。これにより、エクステンションソース／ドレイン構造の深い領域を構成する高濃度拡散層（図示せず）が形成される。こうして、低濃度拡散層と高濃度拡散層とにより、エクステンションソース／ドレイン構造のソース／ドレイン拡散層１６が構成される。
【００３０】
次に、半導体基板１上の全面に、たとえば、プラズマＣＶＤ（Chemical Vapor Deposition）法により、たとえば、シリコン酸化膜からなる層間絶縁膜１７を形成する。層間絶縁膜１７の膜厚は、特に限定されないが、誘電率、強度、熱特性などの諸物性を考慮すると、１００ｎｍ〜５００ｎｍ程度が好ましい。
【００３１】
次に、層間絶縁膜１７上の全面に、たとえば、スピンコート法により、層間絶縁膜１８を形成する。層間絶縁膜１８の材料としては、比誘電率が比較的小さい材料を用いる。より具体的には、比誘電率が３．０より小さい材料（たとえば、前述のＳｉＬＫ）を用いる。膜厚は、特に限定されないが、誘電率、強度、熱特性などの諸物性を考慮すると、５０ｎｍ〜３００ｎｍ程度が好ましい。
【００３２】
次に、層間絶縁膜１７，１８に、ソース／ドレイン拡散層１６に達するコンタクトホールを形成する。そして、層間絶縁膜１８上の全面に、たとえば、スパッタリング法により、たとえば、膜厚５０ｎｍの窒化タンタル（ＴａＮ）よりなるバリア膜（図示せず）を形成する。次に、バリア膜上の全面に、たとえば、ＣＶＤ法により、膜厚１μｍのタングステンよりなる導電膜（図示せず）を形成する。その後、たとえば、ＣＭＰ（Chemical Mechanical Polishing）法により、層間絶縁膜１８の表面が露出するまで導電膜を研磨する。こうして、コンタクトホール内に導電膜が埋め込まれた導電プラグ（図示せず）が形成される。
【００３３】
次に、層間絶縁膜１８上の全面に、たとえば、スピンコート法により、ＳｉＬＫをさらに形成し、層間絶縁膜１８を上積みする。このときの膜厚は、たとえば、下層の層間絶縁膜１８と同様の条件で形成する。
【００３４】
次に、フォトリソグラフィ技術を用い、層間絶縁膜１８に、配線用の溝を形成する。そして、層間絶縁膜１８上の全面に、たとえば電気めっき法により、銅よりなる導電膜（図示せず）を形成する。次に、たとえば、ＣＭＰ法により、層間絶縁膜１８の表面が露出するまで導電膜を研磨する。こうして、配線（図示せず）が形成される。配線は、導電プラグを介してソース／ドレイン拡散層１６に電気的に接続される。
【００３５】
次に、層間絶縁膜１８上の全面に、たとえば、スピンコート法により、層間絶縁膜２１を形成する。層間絶縁膜２１は、層間絶縁膜１８の形成時と同様の条件で形成する。
図４は、図３の半導体装置のＢ−Ｂ線での上面図である。
【００３６】
層間絶縁膜２１を形成した後、フォトリソグラフィ技術を用い、層間絶縁膜２１に、導電プラグ用の溝及び、梁用の溝を同時に形成する。そして、層間絶縁膜１８上の全面に、たとえば電気めっき法により、銅よりなる導電膜（図示せず）を形成し、たとえば、ＣＭＰ法により、層間絶縁膜２１の表面が露出するまで導電膜を研磨する。こうして、図４のような梁６ａ，６ｅ及び導電プラグ２１ａが同時に形成される。なお、梁６ａ，６ｅ及び導電プラグ２１ａは、後の工程で電極パッドの四隅の下方に形成する支柱のスペースを空けて配置する。
【００３７】
なお、電気めっき法を用いる場合には、図示を省略しているが、まずスパッタ法を用いてバリアメタル及びシードＣｕ膜を形成する。その後、シードＣｕ膜上に電気めっきにより、たとえば、電流密度を約１ｍＡ／ｃｍ2〜３０ｍＡ／ｃｍ2の範囲に調整して、銅よりなる導電膜を形成する。
【００３８】
次に、層間絶縁膜２１上の全面に、たとえば、スピンコート法により、ＳｉＬＫをさらに形成し、層間絶縁膜２１を上積みする。このときの膜厚は、たとえば、下層の層間絶縁膜２１と同様の条件で形成する。
【００３９】
図５は、図３の半導体装置のＣ−Ｃ線での上面図である。
層間絶縁膜２１を上積みした後、フォトリソグラフィ技術を用い、層間絶縁膜２１に、配線用の溝及び、梁間を接続する部材用の溝を同時に形成する。そして、層間絶縁膜２１上の全面に、たとえば前述のような条件による電気めっき法で、銅よりなる導電膜（図示せず）を形成する。その後、たとえば、ＣＭＰ法により、層間絶縁膜２１の表面が露出するまで導電膜を研磨する。こうして、図５のような部材７ａ，７ｅ及び配線２１ｂが同時に形成される。なお、部材７ａ，７ｅ及び配線２１ｂは、後の工程で電極パッドの四隅の下方に形成する支柱のスペースを空けて配置する。
【００４０】
次に、層間絶縁膜２１上の全面に、たとえば、スピンコート法により、層間絶縁膜２１と同様の条件で層間絶縁膜２２を形成する。
図６は、図３の半導体装置のＤ−Ｄ線での上面図である。
【００４１】
層間絶縁膜２２を形成した後、フォトリソグラフィ技術を用い、層間絶縁膜２２に、導電プラグ用の溝及び、梁間を接続する部材用の溝を同時に形成する。そして、層間絶縁膜２２上の全面に、たとえば前述のような条件による電気めっき法で、銅よりなる導電膜（図示せず）を形成する。その後、たとえば、ＣＭＰ法により、層間絶縁膜２２の表面が露出するまで導電膜を研磨する。こうして、図６のような部材７ｂ，７ｆ及び導電プラグ２２ａが同時に形成される。なお、部材７ｂ，７ｆは、図１のように、下層の層間絶縁膜２１に形成された部材７ａ，７ｅと一部が重なるように配置する。
【００４２】
次に、層間絶縁膜２２上の全面に、たとえば、スピンコート法により、ＳｉＬＫをさらに形成し、層間絶縁膜２２を上積みする。このときの膜厚は、たとえば、下層の層間絶縁膜２２と同様の条件で形成する。
【００４３】
図７は、図３の半導体装置のＥ−Ｅ線での上面図である。
層間絶縁膜２２を上積みした後、フォトリソグラフィ技術を用い、層間絶縁膜２２に、配線用の溝及び、梁間を接続する部材用の溝を同時に形成する。そして、層間絶縁膜２２上の全面に、たとえば前述のような条件による電気めっき法で、銅よりなる導電膜（図示せず）を形成する。その後、たとえば、ＣＭＰ法により、層間絶縁膜２２の表面が露出するまで導電膜を研磨する。こうして、図７のような部材７ｃ，７ｇ及び配線２２ｂが同時に形成される。なお、部材７ｃ，７ｇは、図１のように、下層の部材７ｂ，７ｆと一部が重なるように配置する。
【００４４】
次に、層間絶縁膜２２上の全面に、たとえば、スピンコート法により、層間絶縁膜２２と同様の条件で層間絶縁膜２３を形成する。
図８は、図３の半導体装置のＦ−Ｆ線での上面図である。
【００４５】
層間絶縁膜２３を形成した後、フォトリソグラフィ技術を用い、層間絶縁膜２３に、導電プラグ用の溝及び、梁間を接続する部材用の溝を同時に形成する。そして、層間絶縁膜２３上の全面に、たとえば前述のような条件による電気めっき法で、銅よりなる導電膜（図示せず）を形成する。その後、たとえば、ＣＭＰ法により、層間絶縁膜２３の表面が露出するまで導電膜を研磨する。こうして、図８のような部材７ｄ，７ｈ及び導電プラグ２３ａが同時に形成される。なお、部材７ｄ，７ｈは、下層の層間絶縁膜２２に形成された部材７ｃ，７ｇと一部が重なるように配置するとともに、後の工程で電極パッドの四隅の下方に形成する支柱のスペースを空けて配置する。
【００４６】
次に、層間絶縁膜２３上の全面に、たとえば、スピンコート法により、ＳｉＬＫをさらに形成し、層間絶縁膜２３を上積みする。このときの膜厚は、たとえば、下層の層間絶縁膜２３と同様の条件で形成する。
【００４７】
図９は、図３の半導体装置のＧ−Ｇ線での上面図である。
層間絶縁膜２３を上積みした後、フォトリソグラフィ技術を用い、層間絶縁膜２３に、配線用の溝及び、梁用の溝を同時に形成する。そして、層間絶縁膜２３上の全面に、たとえば前述のような条件による電気めっき法で、銅よりなる導電膜（図示せず）を形成する。その後、たとえば、ＣＭＰ法により、層間絶縁膜２３の表面が露出するまで導電膜を研磨する。こうして、図９のような梁６ｂ，６ｆ及び配線２３ｂが同時に形成される。梁６ｂ，６ｆ及び配線２３ｂは、後の工程で電極パッドの四隅の下方に形成する支柱のスペースを空けて配置する。
【００４８】
このようにして、図３に示したような梁６ａ，６ｂ間を、階段状に配置された部材７ａ，７ｂ，７ｃ，７ｄで接続した構造が得られる。
その後、層間絶縁膜２３上の全面に、たとえば、プラズマＣＶＤ法により、たとえば、シリコン酸化膜、またはシリコン酸炭化膜からなる層間絶縁膜２４を形成する。層間絶縁膜２４の膜厚は、特に限定されないが、誘電率、強度、熱特性などの諸物性を考慮すると、１００ｎｍ〜５００ｎｍ程度が好ましい。
【００４９】
このような材料よりなる層間絶縁膜２４は、比誘電率は比較的高いものの、密着性及び耐湿性が高く、機械的強度も比較的高い。多層配線構造の上層部は配線間隔が比較的広いため、比誘電率が比較的高い材料を用いても、配線間の寄生容量が過度に大きくなることはなく、深刻な信号遅延が生じることもない。なお、プラズマＣＶＤ法を用いて、シリコン酸化膜、またはシリコン酸炭化膜からなる層間絶縁膜２４を形成した場合、層間絶縁膜２４のヤング率は、６０〜７０ＧＰａ程度と、比較的大きい。
【００５０】
層間絶縁膜２４に対しても前述と同様の工程により、配線２４ａ及び図示しない導電プラグを形成する。
続いて層間絶縁膜２５を、層間絶縁膜２４と同様の条件で形成し、配線２５ａ及び図示しない導電プラグを形成する。
【００５１】
その後、層間絶縁膜２６を、層間絶縁膜２４と同様の条件で形成し、図２のような配線２６ａ及び図示しない導電プラグを形成する。なお、層間絶縁膜２６では、図９で示したような工程と同様に、配線２６ａと同時に梁６ｃを形成する。
【００５２】
このように、梁６ｂ，６ｃ間には、部材を接続していない。これは、層間絶縁膜２４，２５，２６は、機械的強度が比較的高い材料を用いて形成されているからである。しかしながら、梁６ａ，６ｂ間のように、部材７ａ，７ｂ，７ｃ，７ｄを形成してもよい。
【００５３】
続いて、図１，図２に示したような支柱５ａ，５ｂ，５ｃ，５ｄを形成する工程を説明する。
図１０−１乃至図１０−４は、支柱を形成する各工程における半導体装置の断面構成図である。
【００５４】
図１０−１に示すように、層間絶縁膜２６上の全面に、スピンコート法により、フォトレジスト膜３０を形成する。次に、図１０−２に示すように、フォトリソグラフィ技術を用い、フォトレジスト膜３０に、後の工程で形成する電極パッドの四隅に対応する位置に開口部３１を形成する。そして、開口部３１が形成されたフォトレジスト膜３０をマスクとして、層間絶縁膜１７，１８，２１，２２，２３，２４，２５，２６に半導体基板１に達する開口部３２を形成する。
【００５５】
その後、フォトレジスト膜３０を剥離し、図１０−３に示すように、半導体装置の全面に、たとえば、電気めっき法により、たとえば銅よりなる導電膜３３を形成し、開口部３２に埋め込む。次に、ＣＭＰ法により、層間絶縁膜２６の表面が露出するまで導電膜３３を研磨することで、図１０−４に示すような支柱５ａ，５ｂが形成される。
【００５６】
次に、電極パッド４を形成する工程を説明する。
図１１は、電極パッドを形成する工程における半導体装置の断面構成図である。
支柱５ａ，５ｂを形成した後、電極パッド４と支柱５ａ，５ｂや梁６ｃなどとの絶縁を図るために、図１１のように、半導体装置の全面に、たとえば、プラズマＣＶＤ法により、シリコン酸化膜またはシリコン酸炭化膜などからなる層間絶縁膜３を形成する。層間絶縁膜３の膜厚は、特に限定されないが、誘電率、強度、熱特性などの諸物性を考慮すると、１００ｎｍ〜１０００ｎｍ程度が好ましい。
【００５７】
続いて、フォトリソグラフィ技術、スパッタリング法、ＣＶＤ法、ＣＭＰ法などを用いて層間絶縁膜３に下層の配線との電気的接続を図るための導電プラグ（図示せず）を形成する。その後、層間絶縁膜３の全面に、たとえば、スパッタリング法により、導電膜（図示せず）を形成し、パターニングすることによって図１で示したような電極パッド４が形成される。
【００５８】
図１２は、電極パッドの下方の多層配線層に埋め込む構造物と、電極パッドの下方の構成要素に加わるストレスとの関係を示す図である。
横軸が電極パッド４の面積に対する支柱５ａ，５ｂ，５ｃ，５ｄ（図２参照）の面積率である。縦軸が、電極パッド４の下方に存在する構成要素に加わるストレスの最大値（最大応力）を示している。
【００５９】
図１２では、菱形のプロットで、図１、図２で示した本実施の形態の半導体装置における上記の最大応力と面積率との関係を示している。
比較例として、多層配線層に埋め込む支柱が１本の場合（比較例１）を丸印のプロットで示し、支柱が４本で梁を設けない場合（比較例２）を三角のプロットで示し、支柱が４本で梁を２本設けた場合（比較例３）を四角形のプロットで示した。
【００６０】
図のように、本実施の形態の半導体装置のように、梁６ａ，６ｂ間を接続して支持する部材７ａ，７ｂ，７ｃ，７ｄを設けることで、比較例１〜３の構成よりも、電極パッド４の下方に存在する構成要素に加わるストレスが小さくなっている。
【００６１】
このように本実施の形態の半導体装置によれば、電極パッド４上からボンディング時などに圧力が加わった場合でも、電極パッド４の下方に存在する構成要素に大きなストレスが加わるのを抑制することができる。
【００６２】
このため、多層配線構造の一部に、機械的強度が比較的弱い層間絶縁膜を用いた場合であっても、半導体装置の構成要素に強いストレスが加わるのを防止することができ、信頼性の高い半導体装置を提供することができる。また、図１のように、部材７ａ，７ｂ，７ｃ，７ｄによって、支柱５ａ，５ｂ間も接続することによって、電極パッド４にボンディングの際に、斜め方向からの力が加わった場合でも、半導体装置の変形を防止できる。これにより、電極パッド４の下方に存在する配線などの構成要素に加わるストレスを緩和することができる。
【００６３】
以上、本実施の形態の半導体装置を説明してきたが、上記の記載に限らず様々な変形が可能である。
たとえば、上記では、梁間を支持する部材を、図１のように階段状に配置する場合について説明したが、これに限定されず、以下のようにしてもよい。
【００６４】
図１３、図１４は、梁間を支持する部材の配置例である。
部材以外の構成要素については、図１などと同一の符号としている。
図１３の例では、部材４０ａ，４０ｂ，４０ｃ，４０ｄを壁状に配置して梁６ａ，６ｂ間を支持しており、電極パッド４からの垂直方向のストレスに強い構造となっている。
【００６５】
図１４の例では、梁６ａ上で支柱５ａ，５ｂと接続する部材４１ａ，４１ｂを配置し、それぞれから階段状に部材４１ｃ，４１ｄ，４１ｅ，４１ｆを積み上げ、部材４１ｇで上側の梁６ｂと接続するようにしている。これにより、斜め方向からのストレスと垂直方向のストレスの両方に耐性のある構造となっている。
【００６６】
また、上記の説明では、配線と梁や支柱、梁間に接続する部材に、同様の材料を用いる場合を例に説明したが、配線と梁、支柱または部材とは異なる材料を用いてもよい。
また、上記の説明では、梁や部材を、電気めっき法により形成する場合を例にして説明したが、これに限定されない。たとえば、ＣＶＤ法、無電解めっき法、スピンコート法などによって形成してもよい。
【００６７】
また、上記の説明では、梁、支柱または部材の材料として銅を用いる場合を例に説明したが、これに限定されない。たとえば、タングステン、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）などの金属などを用いてもよいし、窒化タンタルなどの窒化物を用いてもよい。また、ダイヤモンド、フラーレン、カーボンナノチューブなどを用いてもよい。
【００６８】
また、上記の説明では、下層の層間絶縁膜（層間絶縁膜１８，２１，２２，２３）の材料としてＳｉＬＫを用いる場合を例に説明したが、これに限定されない。たとえば、ＳＯＧ（Spin On Glass）膜などを用いてもよい。また、ＣＶＤ法により形成されるシリコン酸炭化膜などを用いてもよい。このようなシリコン酸炭化膜の材料として、アプライドマテリアルズ社製のＢｌａｃｋ  Ｄｉａｍｏｎｄ（登録商標）を用いることも可能である。また、低誘電率ＦＳＧ（Fluorinated Silicate Glass）膜、ＭＳＱ（Methyl Hydrogen Silsesquioxane）膜、ＨＳＱ（Hydrogen Silsesquioxane）膜、ＦＳＱ（Fluorinated Hydrogen Silsesquioxane）膜などを用いることも可能である。
【００６９】
また、下層の層間絶縁膜として、塗布法により形成される以下のような膜を用いてもよい。
たとえば、ダウコーニングシリコーン社製の絶縁膜材料を用いたＨＳＱ膜を用いる。また、旭化成株式会社製の絶縁膜材料であるＡＬＣＡＰ−Ｅ（登録商標）を用いた全芳香族アリールエーテル膜を用いることも可能である。また、ハネウエル社製の絶縁膜材料であるＦＬＡＲＥ（登録商標）を用いたアリールエーテル膜を用いることも可能である。また、ダウケミカル社製の絶縁膜材料を用いたベンゾシクロブテン（ＢＣＢ）膜を用いることも可能である。また、富士通株式会社及びトリケミカル社より提供される絶縁膜材料を用いたＦＳＱ膜を用いることも可能である。また、ＪＳＲ株式会社製の絶縁膜材料であるＬＫＤ−Ｔ２００（登録商標）を用いた無機又は有機ＭＳＱ膜を用いることも可能である。また、ハネウエル社製の絶縁膜材料であるＨＯＳＰ（登録商標）を用いた無機又は有機ＭＳＱ膜を用いることも可能である。また、ダウコーニングシリコーン社製の絶縁膜材料であるポーラスＨＳＱを用いた無機ポーラス化ＨＳＱ膜を用いることも可能である。また、住友化学株式会社製の絶縁膜材料であるＡＬＳ−４００（登録商標）を用いた有機ポーラス化アリールエーテル膜を用いることも可能である。また、触媒化成株式会社製の絶縁膜材料であるＩＰＳ（登録商標）を用いた無機又は有機ＳｉＨ系ポーラス膜を用いることも可能である。また、ハネウエル社製の絶縁膜材料であるＮａｎｏｇｌａｓｓ−Ｅ（登録商標）を用いた無機又は有機ＳｉＯＣＨ（酸化炭化水素シリコン）膜を用いることも可能である。また、ＪＳＲ株式会社製の絶縁膜材料であるＬＫＤ−Ｔ４００（登録商標）を用いた無機又は有機ポーラス化ＭＳＱ膜を用いることも可能である。また、旭化成株式会社製の絶縁膜材料であるＡＬＣＡＰ−Ｓ（登録商標）を用いた無機ポーラスシリカ膜を用いることも可能である。また、ダウケミカル社製の絶縁膜材料であるポーラスＳｉＬＫを用いた有機ポーラス化アリールエーテル膜を用いることも可能である。また、ハネウエル社製の絶縁膜材料であるポーラス化ＦＬＡＲＥを用いた有機ポーラス化アリールエーテル膜を用いることも可能である。いずれの場合にも形成される層間絶縁膜の比誘電率は３．０以下となる。
【００７０】
また、下層の層間絶縁膜として、株式会社神戸製鋼所製の絶縁膜材料であるｓｉｌｉｃａ  ａｅｒｏｇｅｌを用いた無機ポーラスシリカ膜等を高圧乾燥により形成してもよい。この場合にも形成される層間絶縁膜の比誘電率は３．０以下となる。
【００７１】
また、下層の層間絶縁膜として、ＣＶＤ法により形成される以下のような膜を用いてもよい。
たとえば、ダウケミカル社製のＢＣＢを原料として用いて、ＣＶＤ法により、層間絶縁膜を形成してもよい。また、アプライドマテリアル社製のＢｌａｃｋ  Ｄｉａｍｏｎｄを原料として用いて、無機又は有機ＳｉＯＣＨ膜よりなる層間絶縁膜をＣＶＤ法により形成してもよい。また、ノベラスシステムズ社製のＣｏｒａｌ（登録商標）を原料として用いて、無機又は有機ＳｉＯＣＨ膜よりなる層間絶縁膜をＣＶＤ法により形成してもよい。また、エーエスエム株式会社製のＡｕｒｏｒａ（登録商標）を原料として用いて、無機又は有機ＳｉＯＣＨ膜よりなる層間絶縁膜をＣＶＤ法により形成してもよい。また、ハネウエル社製のＨＯＳＰを原料として用いて、無機又は有機ＭＳＱ塗付膜よりなる層間絶縁膜をＣＶＤ法により形成してもよい。いずれの場合にも形成される層間絶縁膜の比誘電率は３．０以下となる。
【００７２】
以上の実施の形態に関し、さらに以下の付記を開示する。
（付記１）  基板と、
前記基板上に形成された多層配線層と、
前記多層配線層上に形成された電極パッドと、
前記多層配線層を貫通し前記基板に達し、前記電極パッドの４隅のうち、少なくとも隣接する２隅を下方から支える少なくとも２つの支柱と、
前記支柱間に接続された複数の梁と、
前記梁間に接続された部材と、
を有することを特徴とする半導体装置。
【００７３】
（付記２）  前記部材は、前記梁間に接続されているとともに、前記支柱間に接続されていることを特徴とする付記１記載の半導体装置。
（付記３）  前記部材の幅は、前記梁の幅以下であることを特徴とする付記１または２に記載の半導体装置。
【００７４】
（付記４）  前記部材は、前記多層配線層の配線と同じ材料で形成されていることを特徴とする付記１乃至３の何れか一項に記載の半導体装置。
（付記５）  前記支柱、前記梁及び前記部材は、配線、導電プラグ及び前記電極パッドとは絶縁されていることを特徴とする付記１乃至４の何れか一項に記載の半導体装置。
【００７５】
（付記６）  前記多層配線層は、第１の比誘電率の第１の絶縁層と、前記第１の比誘電率より低い第２の比誘電率の第２の絶縁層を有し、
前記梁及び前記部材は、前記第２の絶縁層の近傍に設けられていることを特徴とする付記１乃至５の何れか一項に記載の半導体装置。
【００７６】
（付記７）  前記部材は、前記梁間の各配線層に設けられ、前記梁間を支えることを特徴とする付記１乃至６の何れか一項に記載の半導体装置。
（付記８）  前記部材は、前記梁間に階段状に形成されていることを特徴とする付記１乃至７の何れか一項に記載の半導体装置。
【００７７】
（付記９）  前記部材は、前記梁間に壁状に形成されていることを特徴とする付記１乃至８の何れか一項に記載の半導体装置。
【図面の簡単な説明】
【００７８】
【図１】本実施の形態の半導体装置を示す断面構成図である。
【図２】本実施の形態の半導体装置の平面図である。
【図３】本実施の形態の半導体装置の製造方法を説明する断面構成図である。
【図４】図３の半導体装置のＢ−Ｂ線での上面図である。
【図５】図３の半導体装置のＣ−Ｃ線での上面図である。
【図６】図３の半導体装置のＤ−Ｄ線での上面図である。
【図７】図３の半導体装置のＥ−Ｅ線での上面図である。
【図８】図３の半導体装置のＦ−Ｆ線での上面図である。
【図９】図３の半導体装置のＧ−Ｇ線での上面図である。
【図１０−１】支柱を形成する各工程における半導体装置の断面構成図である（その１）。
【図１０−２】支柱を形成する各工程における半導体装置の断面構成図である（その２）。
【図１０−３】支柱を形成する各工程における半導体装置の断面構成図である（その３）。
【図１０−４】支柱を形成する各工程における半導体装置の断面構成図である（その４）。
【図１１】電極パッドを形成する工程における半導体装置の断面構成図である。
【図１２】電極パッドの下方の多層配線層に埋め込む構造物と、電極パッドの下方の構成要素に加わるストレスとの関係を示す図である。
【図１３】梁間を支持する部材の配置例である（その１）。
【図１４】梁間を支持する部材の配置例である（その２）。
【符号の説明】
【００７９】
１  半導体基板
２  多層配線層
３，１７，１８，２１，２２，２３，２４，２５，２６  層間絶縁膜
４  電極パッド
５ａ，５ｂ  支柱
６ａ，６ｂ，６ｃ  梁
７ａ，７ｂ，７ｃ，７ｄ  部材
１１  素子形成領域
１２  素子分離領域
１３  ゲート絶縁膜
１４  ゲート電極
１５  サイドウォール絶縁膜
１６  ソース／ドレイン拡散層
【図１】
2009283798.tif 000003
【図２】
2009283798.tif 000004
【図３】
2009283798.tif 000005
【図４】
2009283798.tif 000006
【図５】
2009283798.tif 000007
【図６】
2009283798.tif 000008
【図７】
2009283798.tif 000009
【図８】
2009283798.tif 000010
【図９】
2009283798.tif 000011
【図１０−１】
2009283798.tif 000012
【図１０−２】
2009283798.tif 000013
【図１０−３】
2009283798.tif 000014
【図１０−４】
2009283798.tif 000015
【図１１】
2009283798.tif 000016
【図１２】
2009283798.tif 000017
【図１３】
2009283798.tif 000018
【図１４】
2009283798.tif 000019