(57)【要約】【課題】歩留まりを向上させることができる半導体レーザ素子を提供する。【解決手段】本発明は、このような事情に鑑みてなされたものであり、歩留まりが向上した半導体レーザ素子を提供するものである。本発明の半導体レーザ素子は、ｐ型結晶表面とｎ型結晶表面を有するレーザ出射層、前記レーザ出射層のｎ型結晶表面上に形成されたｎ側電極層、前記レーザ出射層のｐ型結晶表面上に形成されたｐ側電極層を備え、前記ｐ側電極層が、前記レーザ出射層のｐ型結晶表面より積層された第１Ｔｉ層、Ｔｉ化合物層、第２Ｔｉ層、Ｐｔ層およびＡｕ層をこの順で備え、前記Ｐｔ層は２０ｎｍ以上１００ｎｍ以下の厚さを有することを特徴とする。【選択図】図１
2009283831.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型結晶表面とｎ型結晶表面を有するレーザ出射層と、前記レーザ出射層のｐ型結晶表面上に形成されたｐ側電極層と、前記レーザ出射層のｎ型結晶表面上に形成されたｎ側電極層を備え、
前記ｐ側電極層は、前記レーザ出射層のｐ型結晶表面より積層された第１Ｔｉ層、Ｔｉ化合物層、第２Ｔｉ層、Ｐｔ層およびＡｕ層をこの順で備え、
前記Ｐｔ層は、２０ｎｍ以上１００ｎｍ以下の厚さを有することを特徴とする半導体レーザ素子。
【請求項２】
前記Ｔｉ化合物層は、ＴｉＮ層である請求項１に記載の素子。
【請求項３】
前記Ｔｉ化合物層は、ＴｉＷ層である請求項１に記載の素子。
【請求項４】
前記ＴｉＮ層は、厚さが５０ｎｍ以上１００ｎｍ以下である請求項２に記載の素子。
【請求項５】
第２Ｔｉ層は、厚さが２０ｎｍ以上５０ｎｍ以下である請求項１から４のいずれか一つに記載の素子。
【請求項６】
ｐ型結晶表面とｎ型結晶表面を有するレーザ出射層のｐ型結晶表面上及びｎ型結晶表面上にそれぞれｐ側電極層及びｎ側電極層を形成し、その後に３００〜６００℃で熱処理を行う工程を備え、
前記ｐ側電極層は、前記ｐ型結晶表面上に第１Ｔｉ層、ＴｉＮ層、第２Ｔｉ層、厚さ２０ｎｍ以上１００ｎｍ以下のＰｔ層及びＡｕ層をこの順で形成することによって形成され、
前記ＴｉＮ層は、スパッタパワー密度が１．２５Ｗ／ｃｍ2以上の条件のスパッタ法によって形成されることを特徴とする半導体レーザ素子の製造方法。
【請求項７】
前記スパッタ法は、雰囲気圧力が０．３Ｐａ以上０．５Ｐａ以下の条件で行われる請求項６に記載の方法。
【請求項８】
前記スパッタ法は、Ｎ2ガスを２０％以上含む雰囲気ガス下で行われる請求項６又は７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ素子に関する。
【背景技術】
【０００２】
半導体レーザ素子は、ｐ型結晶表面とｎ型結晶表面を有するレーザ出射層をｐ型結晶表面上のｐ側電極層（ｐ型側電極層）とｎ型結晶表面上のｎ側電極層（ｎ型側電極層）で挟んだ構造をしている。この半導体レーザ素子は、レーザ出射層に所定の電圧を印加することによって端面からレーザ光を出射する。
【０００３】
以下、従来の半導体レーザ素子の製造方法の概略を説明する。
レーザ出射層のｐ型結晶表面上およびｎ型結晶表面上にｐ側電極層とｎ側電極層をそれぞれ形成する。
ｐ側電極層の電極構造は、たとえばＡｕＺｎ／Ｔｉ／Ｐｔ／Ａｕなどが一般的である。
Ｐｔ層は、バリアメタル層であり、熱処理により半導体層成分が拡散してＡｕ層表面に析出することを防止する機能を有する。Ｐｔ層の厚さは、一般に１５０ｎｍ程度である。
【０００４】
その後、ｐ側電極層とｎ側電極層が形成されたレーザ出射層の熱処理を行う。この熱処理によりオーミックメタル層であるＡｕＺｎ層は、レーザ出射層とオーミックコンタクトを得ることができる。そして、レーザ出射層に電圧を印加することができる。
その後、ワイヤボンディングメタル層であるＡｕ層のパターンニングを行う。
その後、バー分割、端面コーティング、チップ分割を行い、半導体レーザ素子の製造が完了する。
【特許文献１】特開昭６１−１５６７８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、従来の半導体レーザ素子では、バー分割工程およびチップ分割工程において、分割ができなかったりチップ形状が悪くなったりする不具合が発生している。その結果、半導体レーザ素子の歩留まりが低下している。
【０００６】
本発明は、このような事情に鑑みてなされたものであり、歩留まりを向上させることができる半導体レーザ素子を提供するものである。
【課題を解決するための手段及び発明の効果】
【０００７】
本発明の半導体レーザ素子は、ｐ型結晶表面とｎ型結晶表面を有するレーザ出射層、前記レーザ出射層のｎ型結晶表面上に形成されたｎ側電極層、前記レーザ出射層のｐ型結晶表面上に形成されたｐ側電極層を備え、前記ｐ側電極層が、前記レーザ出射層のｐ型結晶表面より積層された第１Ｔｉ層、Ｔｉ化合物層、第２Ｔｉ層、Ｐｔ層およびＡｕ層をこの順で備え、前記Ｐｔ層は２０ｎｍ以上１００ｎｍ以下の厚さを有することを特徴とする。
【０００８】
本発明者は、鋭意研究を行った結果、ｐ側電極層のバリアメタル層として用いられるＰｔ層の厚さが厚すぎることがバー分割工程およびチップ分割工程での不具合発生の原因であることを見出した。そしてさらなる研究の結果、本発明者は、Ｐｔ層の厚さを２０ｎｍ以上１００ｎｍ以下とすることにより、前記の不具合が発生せず半導体レーザ素子の歩留まりを向上させることができることを見出した。
【０００９】
しかし、Ｐｔ層の厚さを１００ｎｍ以下とするとＰｔ層がバリアメタル層として十分に機能しないという新たな課題が発生する場合がある。これらの課題を解決するために本発明では、バリアメタル層をＰｔ層とＴｉ化合物層の二層構造とした。これにより、バリアメタル機能を十分に保持したまま、Ｐｔ層の厚さを１００ｎｍ以下とすることを可能にした。なお、バリアメタル機能を保持するためにＰｔ層の厚さは、２０ｎｍ以上としている。その結果、バー分割工程およびチップ分割工程において、分割ができなかったりチップ形状が悪くなったりする不具合が発生せずチップ形状が安定し、半導体レーザ素子を歩留まりよく製造することができる。
【００１０】
ところで、ｐ側電極層のオーミックメタル層の材料にＡｕＺｎを用いると、ＡｕＺｎ層とＴｉ化合物層は密着性が弱いため、バー分割工程およびチップ分割工程でこの界面で剥がれが起こり、半導体レーザ素子の歩留まりが低下することがわかった。そこで、本発明では、オーミックメタル層の材料にＴｉを用いることにより、オーミックメタル層である第１Ｔｉ層とＴｉ化合物層の密着性を向上させた。その結果、バー分割工程およびチップ分割工程での電極剥がれが起こらず、半導体レーザ素子を歩留まりよく製造することができる。
以下、本発明の種々の実施形態を例示する。
【００１１】
前記Ｔｉ化合物層は、ＴｉＮ層であってもよい。
前記Ｔｉ化合物層は、ＴｉＷ層であってもよい。
前記ＴｉＮ層は、厚さが５０ｎｍ以上１００ｎｍ以下であってもよい。
第２Ｔｉ層は、厚さが２０ｎｍ以上５０ｎｍ以下であってもよい。
【００１２】
本発明は、ｐ型結晶表面とｎ型結晶表面を有するレーザ出射層のｐ型結晶表面上及びｎ型結晶表面上にそれぞれｐ側電極層及びｎ側電極層を形成し、その後に３００〜６００℃で熱処理を行う工程を備え、前記ｐ側電極層は、前記ｐ型結晶表面上に第１Ｔｉ層、ＴｉＮ層、第２Ｔｉ層、厚さ２０ｎｍ以上１００ｎｍ以下のＰｔ層及びＡｕ層をこの順で形成することによって形成され、前記ＴｉＮ層は、スパッタパワー密度が１．２５Ｗ／ｃｍ2以上の条件のスパッタ法によって形成されることを特徴とする半導体レーザ素子の製造方法も提供する。
前記スパッタ法は、雰囲気圧力が０．３Ｐａ以上０．５Ｐａ以下の条件で行ってもよい。
前記スパッタ法は、Ｎ2ガスを２０％以上含む雰囲気ガス下で行ってもよい。
ここで示した種々の実施形態は、互いに組み合わせることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の一実施形態を図面を用いて説明する。図面や以下の記述中で示す構成は、例示であって、本発明の範囲は、図面や以下の記述中で示すものに限定されない。
【００１４】
１．半導体レーザ素子の構造
図１は、本発明の一実施形態の半導体レーザ素子の構造を示す概略断面図である。
本実施形態の半導体レーザ素子は、ｐ型結晶表面とｎ型結晶表面を有するレーザ出射層１７、レーザ出射層１７のｎ型結晶表面上に形成されたｎ側電極層１８、レーザ出射層１７のｐ型結晶表面上に形成されたｐ側電極層１６を備え、ｐ側電極層１６が、レーザ出射層１７のｐ型結晶表面より積層された第１Ｔｉ層７、Ｔｉ化合物層８、第２Ｔｉ層９、Ｐｔ層１０およびＡｕ層１１をこの順で備え、Ｐｔ層１０は、２０ｎｍ以上１００ｎｍ以下の厚さを有する。
以下、本発明の半導体レーザ素子の各構成要素について説明する。
【００１５】
１−１．レーザ出射層
レーザ出射層１７は、ｐ型半導体とｎ型半導体が接合した構造を有するレーザを出射可能なレーザ出射層であり、ｐ型結晶表面とｎ型結晶表面を有する。レーザ出射層１７の組成・構成は特に限定されない。
レーザ出射層１７は、本実施形態では、ｎ型基板１上にｎ型クラッド層２、多重量子井戸（ＭＱＷ）活性層３、ｐ型クラッド層４およびｐ型コンタクト層６をこの順で積層した構造を備える。また、電流阻止層５は、ｐ型クラッド層４およびｐ型コンタクト層６が選択除去された部分に設けられている。たとえば、ｎ型基板１は、ｎ型ＧａＡｓであり、活性層３は、ＧａＡｌＡｓまたはＧａＩｎＰ／ＡｌＧａＩｎＰであり、ｎ型クラッド層２は、ｎ型ＧａＡｌＡｓまたはｎ型ＡｌＧａＩｎＰであり、ｐ型クラッド層４は、ｐ型ＧａＡｌＡｓまたはｐ型ＡｌＧａＩｎＰであり、ｐ型コンタクト層６は、ｐ型ＧａＡｓであり、電流阻止層５は、ＳｉＮ、ＳｉＯ2などの誘電体膜またはＧａＡｓなどである。
【００１６】
１−２．ｐ側電極層
ｐ側電極層１６は、レーザ出射層１７のｐ型結晶表面上に設けられる。ｐ側電極層１６は、レーザ出射層１７のｐ型半導体と外部配線を電気的に接合する機能を有する。ｐ側電極層１６は、第１Ｔｉ層７（ｐ側オーミックメタル層）、Ｔｉ化合物層８（第１ｐ側バリアメタル層）、第２Ｔｉ層９（ｐ側ボンディングメタル層）、Ｐｔ層１０（第２ｐ側バリアメタル層）およびＡｕ層１１（ｐ側ワイヤボンディングメタル層）をこの順で積層した構造を備える。
以下、ｐ側電極層１６の各構成要素について説明する。
【００１７】
１−２−１．第１Ｔｉ層（ｐ側オーミックメタル層）
第１Ｔｉ層７は、レーザ出射層１７のｐ型結晶表面の上に設けられる。第１Ｔｉ層７は、レーザ出射層１７のｐ型結晶表面とオーミックコンタクトする電極として機能する。この第１Ｔｉ層７は、熱処理によりレーザ出射層１７のｐ型結晶表面とオーミックコンタクトを得ることができる。第１Ｔｉ層７の厚さは、たとえば５０〜２００ｎｍ（たとえば５０、６０、７０、８０、９０、１００、１１０、１２０、１３０、１４０、１５０、１６０、１７０、１８０、１９０および２００の何れか２つの間の範囲）である。ｐ側オーミックメタル層として第１Ｔｉ層７を用いることにより、Ａｕ系の材料を用いた場合と比べ、ｐ側オーミックメタル層は、Ｔｉ化合物層８と高い密着性を得ることができる。その結果、バー分割工程およびチップ分割工程でこの界面での剥がれを防止することができる。そして、歩留まりを向上させることができる半導体レーザ素子を提供することができる。
【００１８】
１−２−２．Ｔｉ化合物層（第１ｐ側バリアメタル層）
Ｔｉ化合物層８は、第１Ｔｉ層７の上に設けられる。Ｔｉ化合物層８は、オーミックコンタクトを得るための熱処理により、レーザ出射層１７の成分のｐ側電極層１６表面への析出を防止する機能を有する（バリアメタル）。Ｔｉ化合物層８は、たとえばＴｉＮ層８ａまたはＴｉＷ層である。
【００１９】
ＴｉＮ層８ａの厚さは、５０ｎｍ以上であることが好ましい。ＴｉＮ層８ａをバリアメタルとして十分に機能させるためである。
ＴｉＮ層８ａは、バリアメタルとして機能するが、抵抗率が大きい材料である。したがって、ＴｉＮ層８ａは、素子抵抗の上昇を抑制するために１００ｎｍ以下の厚さのほうが好ましい。
したがって、ＴｉＮ層８ａは、好ましくは５０〜１００ｎｍ（好ましくは５０、６０、７０、８０、９０および１００の何れか２つの間の範囲）の厚さである。
【００２０】
バリアメタルを５０〜１００ｎｍの厚さのＴｉＮ層８ａとＰｔ層１０の二層構造することで、高いバリア機能を有し、素子抵抗の低い半導体レーザ素子を提供することができる。
【００２１】
１−２−３．第２Ｔｉ層（ｐ側ボンディングメタル層）
第２Ｔｉ層９は、Ｔｉ化合物層８の上に設けられる。第２Ｔｉ層９は、Ｔｉ化合物層８とＰｔ層１０の密着性を向上させる機能を有する。第２Ｔｉ層９の厚さは、たとえば２０〜５０ｎｍ（たとえば２０、３０、４０および５０の何れか２つの間の範囲）が挙げられる。第２Ｔｉ層９は、Ｔｉ化合物層８およびＰｔ層１０と高い密着性を有する。
【００２２】
１−２−４．Ｐｔ層（第２ｐ側バリアメタル層）
Ｐｔ層１０は、第２Ｔｉ層の上に設けられる。Ｐｔ層１０は、オーミックコンタクトを得るための熱処理により、レーザ出射層１７の成分のｐ側電極層表面への析出を防止する機能を有する（バリアメタル）。Ｐｔ層１０の厚さは、好ましくは２０〜１００ｎｍ（好ましくは２０、３０、４０、５０、６０、７０、８０、９０および１００の何れか２つの間の範囲）である。Ｐｔ層１０は、バリアメタルとして機能するが延性および展性に富む性質を有する。このことから、Ｐｔ層の厚すぎる厚さは、バー分割工程およびチップ分割工程において、分割ができなかったりチップ形状が悪くなったりする不具合が生じる原因となると考えられる。したがって、ｐ側電極層１６にＴｉ化合物層８とＰｔ層１０の二つのバリアメタル層を形成することにより、高いバリア機能を有したままＰｔ層１０を１００ｎｍ以下の厚さにすることができる。なお、Ｐｔ層１０の厚さは、バリアメタル機能を保持するために２０ｎｍ以上としている。このことによりバー分割工程およびチップ分割工程での不具合を少なくすることができ、半導体レーザ素子の歩留まりを向上させることができる。
【００２３】
１−２−５．Ａｕ層（ｐ側ワイヤボンディングメタル層）
Ａｕ層１１は、Ｐｔ層１０の上に設けられる。Ａｕ層１１は、外部配線と電気的に接合をする機能を有する。Ａｕ層１１は、たとえば１００ｎｍ以上１００００ｎｍ以下の厚さを有する。
【００２４】
１−３．ｎ側電極層
ｎ側電極層１８は、ｐ型結晶表面とｎ型結晶表面を有するレーザ出射層１７のｎ型結晶表面上に設けられる。ｎ側電極層１８は、レーザ出射層１７とオーミックコンタクトをとりかつ外部配線と電気的に接合する機能を有すればその組成・構造は特に限定されない。
ｎ側電極層１８は、本実施形態では、レーザ出射層１７のｎ型結晶表面上にｎ側オーミックメタル層１２、第１ｎ側バリアメタル層１３、第２ｎ側バリアメタル層１４およびｎ側ワイヤボンディングメタル層１５がこの順で積層された構造を有する。たとえば、ｎ側オーミックメタル層１２は、ＡｕＧｅ／ＮｉまたはＡｕＳｉであり、第１ｎ側バリアメタル層１３および第２ｎ側バリアメタル層１４は、Ｔｉ、ＴｉＮ、ＴｉＷ、Ｍｏ、ＷまたはＰｔであり、ｎ側ワイヤボンディングメタル層１５は、Ａｕなどである。
【００２５】
２．半導体レーザ素子の製造方法
次に上記の半導体レーザ素子の製造方法の一実施形態について説明する。
本実施形態の半導体レーザ素子の製造方法は、ｐ型結晶表面とｎ型結晶表面を有するレーザ出射層１７のｐ型結晶表面上及びｎ型結晶表面上にそれぞれｐ側電極層１６及びｎ側電極層１８を形成し、その後に３００〜６００℃で熱処理を行う工程を備え、ｐ側電極層１６は、レーザ出射層１７のｐ型結晶表面上に第１Ｔｉ層７、ＴｉＮ層８ａ、第２Ｔｉ層９、厚さ２０ｎｍ以上１００ｎｍ以下のＰｔ層１０及びＡｕ層１１をこの順で形成することによって形成され、ＴｉＮ層８ａは、スパッタパワー密度が１．２５Ｗ／ｃｍ2以上の条件のスパッタ法によって形成されることを特徴とする。
以下、本発明の半導体レーザ素子の各製造工程について説明する。
【００２６】
２−１．レーザ出射層形成工程
まず、レーザ出射層１７を形成する。レーザ出射層１７は、たとえば、以下に示す方法で形成することができる。
ｎ型基板１上に、多重量子井戸（ＭＱＷ）活性層３をｎ型クラッド層２とｐ型クラッド層４とで挟んだダブルへテロ構造をＭＯＣＶＤ法などの結晶成長法によりエピタキシャル成長させることにより形成することができる。その後、ｐ型クラッド層４の上に、ｐ型コンタクト層６をＭＯＣＶＤ法などにより形成することができる。そしてストライプ状のリッジを形成後、電流阻止層５をストライプ状リッジの両側に形成することができる。また、後工程でｎ型基板１を５０〜１２０μｍ程度の任意の厚みまで薄層化することができる。
【００２７】
２−２．ｐ側電極層形成工程
ｐ側電極層１６をレーザ出射層１７のｐ型結晶表面上に形成する。たとえば、以下に示す方法で形成することができる。
まず、第１Ｔｉ層７をレーザ出射層１７のｐ型結晶表面上に蒸着またはスパッタ法を用いて形成することができる。その後Ｔｉ化合物層８をスパッタ法を用いて形成することができる。スパッタ法によるＴｉＮ層８ａの形成は、Ｎ2を含む雰囲気ガス中で反応性スパッタ法を用いることが望ましい。また、Ｔｉ化合物層８は、Ｔｉ化合物粉末などを用いてスパッタ法により形成することもできる。また、スパッタ法における雰囲気ガスは、Ａｒ、Ｎｅ、ＫｒまたはＸｅなどを含むこともできる。
【００２８】
ＴｉＮ層８ａの形成時のスパッタパワー密度は、好ましくは１．２５Ｗ／ｃｍ2以上（好ましくは１．２５、１．５、１．８７５、２．１５、２．５、２．８５、３．１５、４、５、６、７、８、９および１０の何れか２つの間の範囲）である。この場合、ＴｉＮ層８ａのバリアメタル特性が高くなるからである。
ＴｉＮ層８ａの形成時の雰囲気圧力（Ｐａ）は、好ましくは０．３Ｐａ以上０．５Ｐａ以下（好ましくは０．３、０．３５、０．４、０．４５および０．５の何れか２つの間の範囲）である。この場合、ＴｉＮ層８ａのバリアメタル特性が高くなるからである。
ＴｉＮ層８ａの形成時の雰囲気ガスであるＮ2を含む混合ガスまたはＮ2ガス中のＮ2ガスの割合は、好ましくは２０％以上（好ましくは２０、３０、４０、５０、６０、７０、８０、９０および１００の何れか２つの間の範囲）である。この場合、ＴｉＮ層８ａのバリアメタル特性が高くなるからである。
【００２９】
その後、蒸着またはスパッタ法を用いて、第２Ｔｉ層９、Ｐｔ層１０、Ａｕ層１１をこの順で形成することができる。
また、スパッタ法でのＰｔ層１０形成時のスパッタパワー密度は、たとえば０．５Ｗ／ｃｍ2以上であってもよい。
スパッタ法でのＰｔ層１０形成時の雰囲気圧力は、たとえば１０Ｐａ以下であってもよい。
また、Ａｕ層１１は、メッキ法を用いて形成してもよい。
【００３０】
２−３．ｎ側電極層形成工程
ｎ側電極層１８をレーザ出射層１７のｎ型結晶表面上に形成する。
たとえば、ｎ側電極層１８を５０〜１２０μｍ程度の任意の厚みまで薄層化したｎ型基板１上（レーザ出射層１７のｎ型結晶表面上）に、蒸着またはスパッタ法を用いて形成することができる。たとえば、ｎ側オーミックメタル層１２、第１ｎ側バリアメタル層１３、第２ｎ側バリアメタル層１４およびｎ側ワイヤボンディングメタル層１５をこの順で形成することができる。
【００３１】
２−４．熱処理工程
ｐ側電極層１６とｎ側電極層１８を形成したレーザ出射層１７の熱処理を行う。たとえば、ｐ側電極層１６とｎ側電極層１８を形成したレーザ出射層１７を不活性ガス雰囲気中で３００〜６００℃（たとえば３００、３５０、４００、４５０、５００、５５０および６００℃の何れか２つの間の範囲）で熱処理することができる。この処理工程によりオーミックメタルとレーザ出射層１７とをオーミックコンタクトをさせることができる。バリアメタルの機能が低すぎると、この工程においてレーザ出射層１７の成分が電極層表面に析出し、バリア破壊が生じる。
なお、熱処理工程は、ｎ側オーミックメタル層１２の形成後に行うこともできる。
なお、バリア破壊発生率（％）は、作製した複数の半導体レーザ素子のうちバリア破壊が発生した半導体レーザ素子の割合である。
【００３２】
２−５．ワイヤボンディングメタルのパターンニング工程
Ａｕ層１１（ｐ側ワイヤボンディングメタル層）および／またはｎ型ワイヤボンディングメタル層１５のパターニングを行う。たとえば、まず、Ａｕ層１１（ｐ側ワイヤボンディングメタル層）および／またはｎ型ワイヤボンディングメタル層１５の上にマスクを形成することができる。たとえば、マスクとしてフォトリソグラフィ技術を用いてレジストマスクを形成することができる。もしくは、マスクとしてＳｉＯ2、ＳｉＮなどの誘電体膜を使用することもできる。その後、エッチング技術を用いてパターンニングを行うことができる。
その後、マスクがレジストマスクであれば、レジストマスクをレジスト剥離液などを用いて除去することができる。マスクがＳｉＯ2、ＳｉＮなどの誘電体膜であれば、その誘電体膜をフッ酸、ＢＨＦなどの薬液を用いて除去することができる。
【００３３】
２−６．バー分割工程など
その後、バー分割工程、端面コーティング工程、チップ分割工程をこの順で行う。そして、半導体レーザ素子が得られる。
従来の半導体レーザ素子では、このバー分割工程またはチップ分割工程において、分割できなかったりチップ形状が悪くなったりする不具合が発生する場合がある。このことが半導体レーザ素子の歩留まりの低下の原因となっている。本発明の半導体レーザ素子では、チップ形状が安定し、歩留まりの低下を抑制することが可能である。
【００３４】
３．効果実証実験
次に本発明の効果実証実験について説明する。ここでは、Ｐｔ層１０の厚さと半導体レーザ素子の不良率との関係についての実験と、ＴｉＮ層８ａのバリアメタル特性実験を行った。
【００３５】
３−１．Ｐｔ層の厚さと半導体レーザ素子の不良率との関係についての実験
Ｐｔ層１０の厚さを変化させて複数の半導体レーザ素子の作製を行った。そして、作製した半導体レーザ素子のバー分割工程、チップ分割工程における不良率（％）を調べた。具体的に以下に示す。
【００３６】
３−１−１．レーザ出射層形成工程
まず、レーザ出射層１７の形成を行った。具体的には、まず、ｎ型ＧａＡｓ基板１上に、ＧａＡｌＡｓ層からなる多重量子井戸（ＭＱＷ）活性層３をｎ型ＧａＡｌＡｓ層からなるｎ型クラッド層２とｐ型ＧａＡｌＡｓ層からなるｐ型クラッド層４とで挟んだダブルへテロ構造をＭＯＣＶＤ法によりエピタキシャル成長させることにより形成した。さらにｐ型コンタクト層６となるｐ型ＧａＡｓ層をＭＯＣＶＤ法により形成した。その後、光導波路となるストライプ状リッジをフォトリソグラフィ技術とエッチング技術を用いて形成した。さらに電流阻止層５としてＧａＡｓ層をストライプ状リッジの両側に形成した。また、後工程で、ｎ型ＧａＡｓ基板１を６５μｍの厚さまで薄層化した。
【００３７】
３−１−２．ｐ側電極層形成工程
ｐ側電極層１６をレーザ出射層１７のｐ型結晶表面上に形成した。具体的には、まず、第１Ｔｉ層７をｐ型コンタクト層６および電流阻止層５の上にスパッタ法で５０ｎｍの厚さとなるように形成した。
さらにＴｉＮ層８ａを第１Ｔｉ層７の上にスパッタ法を用いて５０ｎｍの厚さで形成した。また、スパッタ条件は、Ａｒガス８０％Ｎ2ガス２０％の混合ガス中、スパッタパワー１．８７５Ｗ／ｃｍ2、雰囲気圧力０．５Ｐａとした。
その後、第２Ｔｉ層９をスパッタ法で３０ｎｍの厚さで形成した。
その後、Ｐｔ層１０をスパッタ法で２０、４０、８０、１００、１５０、２００または３００ｎｍのそれぞれの厚さで形成した。また、Ｐｔ層１０をスパッタ法で形成する条件は、スパッタパワー１．８７５Ｗ／ｃｍ2、雰囲気圧力０．５Ｐａとした。
その後、Ａｕ層１１を２００ｎｍの厚さでスパッタ法で形成した。
【００３８】
３−１−３．ｎ側電極層形成工程１
ｎ側電極層１８をレーザ出射層１７のｎ型結晶表面上に形成した。具体的には、６５μｍに薄層化したｎ型ＧａＡｓ基板１上に、ｎ側オーミックメタル層１２としてＡｕＧｅ／Ｎｉ層を１００ｎｍの厚さになるようにスパッタ法で形成した。
【００３９】
３−１−４．熱処理工程
ｐ側電極層１６とｎ側オーミックメタル層１２を形成したレーザ出射層１７を４５０℃の不活性ガス雰囲気中で熱処理した。
【００４０】
３−１−５．ｎ側電極層形成工程２
その後、さらにｎ側電極層１８を形成した。具体的には、ｎ側オーミックメタル層１２の上に、第１ｎ側バリアメタル層１３としてＴｉ層を５０ｎｍの厚さでスパッタ法で形成した。さらに第２ｎ側バリアメタル層１４としてＰｔ層を第１ｎ側バリアメタル層１３の上にスパッタ法を用いて７０ｎｍの厚さで形成した。その後、ｎ側ワイヤボンディングメタル層１５としてＡｕ層を２００ｎｍの厚さで蒸着により形成した。
【００４１】
３−１−６．ワイヤボンディングメタルのパターンニング工程
ワイヤボンディングメタルのパターンニングを行った。具体的には、Ａｕ層１１およびｎ側ワイヤボンディングメタル層１５にパターンを形成するため、レジストマスクをフォトリソグラフィ技術を用いて形成した。その後、エッチング技術を用いてパターンニングを行った。パターンニング後、レジストマスクは、レジスト剥離液を用い除去した。
【００４２】
３−１−７．バー分割工程など
その後、バー分割、端面コーティング、チップ分割工程をこの順で行った。そして、半導体レーザ素子が得られた。
【００４３】
３−１−８．Ｐｔ層の厚さと半導体レーザ素子の不良率との関係
図２に、Ｐｔ層１０の厚さ（ｎｍ）と半導体レーザ素子のバー分割工程、チップ分割工程における不良率（％）との関係を示す。
ここで不良率（％）とは、作成した複数の半導体レーザ素子のうち、バー分割工程またはチップ分割工程において不具合が発生した半導体レーザ素子の割合である。
図２を参照すると、Ｐｔ層の厚さを１００ｎｍ以下とすることにより半導体レーザ素子の不良率がほぼ０％となることがわかった。
【００４４】
３−２．ＴｉＮ層のバリアメタル特性実験
ＴｉＮ層８ａの形成条件を変化させて半導体レーザ素子のバリアメタル特性を調べた。具体的には、ＴｉＮ層８ａの厚さとバリア破壊との関係、スパッタ法によるＴｉＮ層８ａ形成時のスパッタパワーとバリア破壊との関係、スパッタ法によるＴｉＮ層８ａ形成時の雰囲気圧力とバリア破壊との関係、スパッタ法によるＴｉＮ層８ａ形成時の雰囲気ガス中のＮ2ガスの割合とバリア破壊との関係を調べた。
バリア破壊が発生した場合、ｐ側電極層１６表面にＧａ、ＡｓまたはＺｎ等が析出し表面異常が起こるので、バリア破壊の発生は、その有無で判断した。
なお、バリア破壊発生率（％）は、作製した複数の半導体レーザ素子のうちバリア破壊が発生した半導体レーザ素子の割合である。
【００４５】
３−２−１．ＴｉＮ層の厚さとバリア破壊との関係
ＴｉＮ層８ａの厚さと半導体レーザ素子のバリア破壊との関係を調べた。
具体的には、ＴｉＮ層８ａの厚さが２０ｎｍ、３０ｎｍ、５０ｎｍ、８０ｎｍ、１００ｎｍまたは１５０ｎｍである複数の半導体レーザ素子を作製した。
半導体レーザ素子の作製方法は、Ｐｔ層１０の厚さを５０ｎｍとしたこと、およびＴｉＮ層８ａの厚さを変化させたこと以外は「３−１−１」から「３−１−７」までの記載と同様である。
図３に、ＴｉＮ層８ａの厚さと半導体レーザ素子のバリア破壊発生率（％）との関係を示す。
図３を参照すると、ＴｉＮ層８ａを５０ｎｍ以上の厚さとすることでバリア破壊は、起こらないことがわかった。
【００４６】
３−２−２．スパッタ法によるＴｉＮ層形成時のスパッタパワーとバリア破壊との関係
スパッタ法によるＴｉＮ層８ａ形成時のスパッタパワー（Ｗ／ｃｍ2）と半導体レーザ素子のバリア破壊との関係を調べた。
具体的には、スパッタ法によるＴｉＮ層８ａ形成時のスパッタパワー（Ｗ／ｃｍ2）を０．３Ｗ／ｃｍ2、０．６Ｗ／ｃｍ2、１．２５Ｗ／ｃｍ2、１．８７５Ｗ／ｃｍ2、２．５Ｗ／ｃｍ2または３．１５Ｗ／ｃｍ2として複数の半導体レーザ素子を作製した。
半導体レーザ素子の作製方法は、Ｐｔ層１０の厚さを５０ｎｍとしたこと、およびスパッタ法によるＴｉＮ層８ａの形成時のスパッタパワー（Ｗ／ｃｍ2）を変化させたこと以外は「３−１−１」から「３−１−７」までの記載と同様である。
図４に、ＴｉＮ層８ａをスパッタ法で形成するときのスパッタパワー（Ｗ／ｃｍ2）と半導体レーザ素子のバリア破壊発生率（％）との関係を示す。
図４を参照すると、スパッタパワーを１．２５Ｗ／ｃｍ2以上とすることで、バリア破壊が起こらないことがわかった。
【００４７】
３−２−３．スパッタ法によるＴｉＮ層形成時の雰囲気圧力とバリア破壊との関係
スパッタ法によるＴｉＮ層８ａ形成時の雰囲気圧力（Ｐａ）と半導体レーザ素子のバリア破壊との関係を調べた。
具体的には、スパッタ法によるＴｉＮ層８ａ形成時の雰囲気圧力（Ｐａ）を０．１Ｐａ、０．３Ｐａ、０．５Ｐａまたは０．８Ｐａとして複数の半導体レーザ素子を作製した。
半導体レーザ素子の作製方法は、Ｐｔ層１０の厚さを５０ｎｍとしたこと、およびスパッタ法によるＴｉＮ層８ａの形成時の雰囲気圧力（Ｐａ）を変化させたこと以外は「３−１−１」から「３−１−７」までの記載と同様である。
図５に、ＴｉＮ層８ａをスパッタ法で形成するときの雰囲気圧力（Ｐａ）と半導体レーザ素子のバリア破壊発生率（％）との関係を示す。図５を参照すると、雰囲気圧力を０．３〜０．５Ｐａとすることで、バリア破壊が起こらないことがわかった。
【００４８】
３−２−４．スパッタ法によるＴｉＮ層形成時の雰囲気ガス中のＮ2ガスの割合とバリア破壊との関係
スパッタ法によるＴｉＮ層８ａ形成時のＡｒガスとＮ2ガスの混合ガス（またはＮ2ガス）中のＮ2ガスの割合（％）と半導体レーザ素子のバリア破壊との関係を調べた。
具体的には、スパッタ法によるＴｉＮ層８ａ形成時の雰囲気ガス中のＮ2ガスの割合（％）を１０％、２０％、４０％、５０％、８０％または１００％として複数の半導体レーザ素子を作製した。
半導体レーザ素子の作製方法は、Ｐｔ層１０の厚さを５０ｎｍとしたこと、およびスパッタ法によるＴｉＮ層８ａの形成時の雰囲気ガス中のＮ2ガスの割合（％）を変化させたこと以外は「３−１−１」から「３−１−７」までの記載と同様である。
図６に、ＴｉＮ層８ａをスパッタ法で形成するときの雰囲気ガス中のＮ2ガスの割合（％）と半導体レーザ素子のバリア破壊発生率（％）との関係を示す。図６を参照すると、雰囲気ガス中のＮ2ガスの割合を２０％以上とすることで、バリア破壊が起こらないことがわかった。
【図面の簡単な説明】
【００４９】
【図１】本発明の一実施形態の半導体レーザ素子の構成を示す概略断面図である。
【図２】本発明の効果実証実験における、Ｐｔ層の厚さ（ｎｍ）と半導体レーザ素子の不良率（％）との関係を示した図である。
【図３】本発明の効果実証実験における、ＴｉＮ層の厚さ（ｎｍ）と半導体レーザ素子のバリア破壊発生率（％）との関係を示した図である。
【図４】本発明の効果実証実験における、ＴｉＮ層形成時のスパッタパワー（Ｗ／ｃｍ2）と半導体レーザ素子のバリア破壊発生率（％）との関係を示した図である。
【図５】本発明の効果実証実験における、ＴｉＮ層形成時の雰囲気圧力（Ｐａ）と半導体レーザ素子のバリア破壊発生率（％）との関係を示した図である。
【図６】本発明の効果実証実験における、ＴｉＮ層形成時の雰囲気ガス中のＮ2ガスの割合（％）と半導体レーザ素子のバリア破壊発生率（％）との関係を示した図である。
【符号の説明】
【００５０】
１：ｎ型基板    ２：ｎ型クラッド層    ３：活性層    ４：ｐ型クラッド層    ５：電流阻止層    ６：ｐ型コンタクト層    ７：第１Ｔｉ層（ｐ側オーミックメタル層）    ８：Ｔｉ化合物層（第１ｐ側バリアメタル層）    ８ａ：ＴｉＮ層（第１ｐ側バリアメタル層）    ９：第２Ｔｉ層（ｐ側ボンディングメタル層）    １０：Ｐｔ層（第２ｐ側バリアメタル層）    １１：Ａｕ層（ｐ側ワイヤボンディングメタル層）    １２：ｎ側オーミックメタル層    １３：第１ｎ側バリアメタル層    １４：第２ｎ側バリアメタル層    １５：ｎ側ワイヤボンディングメタル層    １６：ｐ側電極層    １７：レーザ出射層    １８：ｎ側電極層
【図１】
2009283831.tif 000003
【図２】
2009283831.tif 000004
【図３】
2009283831.tif 000005
【図４】
2009283831.tif 000006
【図５】
2009283831.tif 000007
【図６】
2009283831.tif 000008