(57)【要約】      （修正有）【課題】自走位置決めができ、弾性をもつ導電体を有する、基板、複合基板、半導体パッケージ、半導体パッケージを備えた装置及び基板の製造方法を提供する。【解決手段】接続端子８を有する基板であって、導電部材の凸部４及び導電部材の弾性を有する開脚部６を有した導電体３と、該導電体を保持する貫通孔２を有する基板１とを有することを特徴とする。【選択図】図１Ａ
2009302211.tif 000002
【特許請求の範囲】
【請求項１】
接続端子を有する基板であって、
導電部材の凸部及び導電部材の弾性を有する開脚部を有した導電体と、
該導電体を保持する貫通孔を有する基板とを有することを特徴とする接続端子を有する基板。
【請求項２】
接続端子を有する基板であって、
導電部材の凸部、導電部材の弾性を有する開脚部及び位置設定用鍔を有した導電体と、
該導電体を保持する貫通孔とを有することを特徴とする基板。
【請求項３】
前記基板は、複数の配線層及び絶縁層が交互に積層され、前記配線層が前記絶縁層に形成されたビアホールを介して電気的に接続されている基板であることを特徴とする請求項1又は２記載の基板。
【請求項４】
前記導電体における前記凸部が、前記基板の有する前記貫通孔への自走位置決め挿入ができる形状であることを特徴とする、請求項１乃至３の何れか一項記載の基板。
【請求項５】
前記自走位置決め挿入ができる形状は、先端部の断面積が根元部の断面積より小であることを特徴とする、請求項４記載の基板。
【請求項６】
前記自走位置決め挿入ができる形状は、複数の板状尖頭部を有する板材の前記導電体を、前記挿入方向から見て開度１８０度未満に折り曲げられ、前記尖頭部の向きを揃えて集合させて、前記複数の板状の尖頭部により立体の尖頭部に形成されるようにしたことを特徴とする、請求項４記載の基板。
【請求項７】
前記導電体が導電性ペーストにより前記基板に固定されている、請求項１乃至４の何れか一項記載の基板。
【請求項８】
半導体装置を搭載するための実装用基板が、請求項１乃至４の何れか一項記載の基板に搭載されている複合基板。
【請求項９】
半導体装置が搭載された実装用基板が、電気的接続位置の導電性ペーストを介して、請求項１乃至４の何れか一項記載の基板に接続されている半導体パッケージ。
【請求項１０】
半導体装置が搭載された実装用基板の電気的接続端子が、銅コアボールを介して、前記基板の電気的接続端子に接続されていることを特徴とする、請求項１乃至４の何れか一項記載の基板に該実装用基板が接続されている半導体パッケージ。
【請求項１１】
請求項９又は１０記載の前記半導体パッケージの電気接続端子とマザーボードの電気接続端子とが、前記導電体を介して電気的に接続されていることを特徴とする、請求項９又は１０記載の半導体パッケージを備えた装置。
【請求項１２】
導電部材の凸部、導電部材の弾性を有する開脚部及び位置設定用鍔を有した導電体と、
該導電体を保持する貫通孔とを有する基板の製造方法であって、
該導電体が整列治具により整列される整列工程と、
前記整列工程により該整列治具内に整列された該導電体と該貫通孔との相互位置設定を、該整列治具を動かすことにより行う、位置決め工程と、
該整列治具の押しつけにより該導電体が該貫通孔に挿入される挿入工程とを有することを特徴とする、該基板の製造方法。
【請求項１３】
前記位置決め工程は、該導電体が該貫通孔への挿入方向と直角方向に自走して位置決めされるための、該導電体の受け入れ部分を有して該導電体の整列に供する整列治具を用いることを特徴とする、請求項１２記載の基板の製造方法。
【請求項１４】
前記導電体の受け入れ部分の形状は、前記導電体の前記貫通孔への挿入方向と垂直な方向に該導電体の空間占有部より広い空間を持ち、該導電体が当該の挿入方向と垂直な方向に自由に動くことを特徴とする、請求項１３記載の基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導電部材の凸部、及び弾性を有する開脚部等を有した導電体と、該導電体を保持する貫通孔とを有する、基板、複合基板、半導体パッケージ、半導体パッケージを備えた装置及び基板の製造方法に関するものである。
【背景技術】
【０００２】
半導体パッケージの分野において、高密度な配線からなる集積回路から、中間の各種基板を経由して、比較的配線密度の低い、電子機器への接続部品としてのマザーボードへの配線形態を決定する必要がある。実際の配線の物理的な構造においては、様々な技術課題があって、それらに対応しながら実装配線設計が進められており、この実装配線の形態が製品の一層の小型化、工程の簡素化、品質の向上及び生産効率の向上に貢献している。電子機器の中でも、コンピュータ関連機器における実装配線の形態については、マイクロプロセッサのパッケージとしてのピン・グリッド・アレイ（ＰＧＡ）が、機器のマザーボード上のソケットに結合されて広く使用されている。マザーボードと中間の基板の配線層との接続形態については、応力に対して緩衝性を有する機構に関して、特許文献１に「スプリング状の外部電極を有する配線層」が開示されている。また、集積回路パッケージのプリント基板への着脱については、特許文献２に「基板への着脱を容易に行うことができるリードピン」が開示されている。
【特許文献１】特開２００１−１７７０１０号公報
【特許文献２】特開平８−２３６６５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来の基板においては、基板に応力緩衝材としてのスプリングを設ける工程において、スプリングの取り付け、スプリングが定置されるべき基板側の孔とスプリング本体との相対的位置関係の制御、スプリングを取り付ける際のスプリング本体の姿勢位置制御、又は基板との嵌合等について、その実現が困難であった。また、集積回路パッケージにおける接合部のリードピンの取り付けについても、複雑な工程を有していた。
【０００４】
本発明は、このような課題を解決するためになされたものであって、自走位置決めができ、弾性をもつ導電体を有する、基板、複合基板、半導体パッケージ、半導体パッケージを備えた装置及び基板の製造方法を提供することができる。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、本発明の基板は、接続端子を有する基板であって、導電部材の凸部及び導電部材の弾性を有する開脚部を有した導電体と、該導電体を保持する貫通孔を有するように構成することができる。
【０００６】
また、上記目的を達成するため、本発明の基板は、接続端子を有する基板であって、導電部材の凸部、導電部材の弾性を有する開脚部及び位置設定用鍔を有した導電体と、該導電体を保持する貫通孔とを有するように構成することができる。
【０００７】
また、上記目的を達成するため、本発明の製造方法は、導電部材の凸部、導電部材の弾性を有する開脚部及び位置設定用鍔を有した導電体と、該導電体を保持する貫通孔とを有する基板の製造方法であって、該導電体が整列治具により整列される整列工程と、前記整列工程により該整列治具内に整列された該導電体と該貫通孔との相互位置設定を、該整列治具を動かすことにより行う、位置決め工程と、該整列治具の押しつけにより該導電体が該貫通孔に挿入される挿入工程とを有するように構成することができる。
【発明の効果】
【０００８】
本発明により、自走位置決めができ、弾性をもつ導電体を有する、基板、複合基板、半導体パッケージ、半導体パッケージを備えた装置及び基板の製造方法を提供することができた。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して、本発明を実施するための最良の実施の形態を説明する。
【００１０】
（第１の実施の形態）
本発明の第１の実施の形態は、導電体を有する基板の１形態である。係る基板は、半導体装置等がマザーボードに実装された装置全体の、中間の基板として使用される。
【００１１】
図１Ａは、半導体パッケージを備えた装置１０における、実装用基板１００とマザーボード９０との電気的接続及び機械的接続のための中間の基板１０Ａを例示している。
【００１２】
図１Ｂは、本発明に係る基板及び導電体の構成を例示する図である。絶縁性を有する基板１の本体に設けられた貫通孔２が形成する空間に、凸部４と弾性を有する開脚部６とを有する導電体３が挿入されている。導電体３は、貫通孔表面のめっき層２ａ及び導電性ペースト７によって接続端子８と導通している。基板１の本体の材質としては、フェノール樹脂、エポキシ樹脂等を使用する。
【００１３】
（基板の形態）
図１Ｂにおいて基板１の本体は、実装の設計条件に応じて、その配線密度や、積層数を種々に変えて用いる。例えば、複数の配線層及び絶縁層が交互に積層され、配線層同士が電気的に接続されている構造の基板を用いる。また、その基板が、接続すべきマザーボードの電気的接続端子との導通にのみ使用され、配線層の構造や貫通孔の表面にめっきを必要としない場合には、穿孔した基板１の本体に、直接導電体３を装着する構造とする。
【００１４】
図１Ｃは、穿孔された基板の本体の貫通孔に導電体を装着した構造の基板を例示している。基板１１の本体に穿孔された貫通孔１２に、導電体１３の凸部１４が圧入され、導電性ペースト１７により固定され、基板１１の表面１１ａ側との導通がとられた例である。
【００１５】
図１Ｄは、上記の図１Ｂ又は図１Ｃと異なり、導電体を、水平に置いた基板の平面の鉛直方向から貫通孔１０６内に落とし込んで固定する形体の基板を例示している。なお、基板の本体には、樹脂以外にも、配線密度或いは実装の設計条件等により、シリコンやセラミックの材料を用いることができる。寸法を例示すると、基板の厚さは２００μｍ、貫通孔の開口径は２００μｍ以上、導電体の高さは３００μｍから６００μｍ、導電体の直径は２００μｍから４００μｍである。導電体の一例として、高さは３００μｍ、直径は２００μｍである。
【００１６】
（導電体の形態１）
本発明に係る導電体は、基板との組合せ時の自走位置決め、マザーボードとの弾性を有する接続及び導通等の機能を発揮するために、その構成要素に、凸部、弾性を有する開脚部及び位置設定用鍔を有している。その形状は、板状体、板状体の集合、又は立体形状等を使用することができる。
【００１７】
図２Aは、板状体の集合の導電体のユニットを例示している。導電体ユニット２３は、基板の貫通孔（図示せず）へ挿入されるべき凸部２４、弾性を有する開脚部２６、及び位置設定用鍔２５を有している。導電体ユニット２３は、基板の貫通孔（図示せず）へ挿入され、位置設定用鍔２５が貫通孔の縁辺と接することにより、その貫通孔方向の位置が定められる。ここに、凸部２４は、板状の凸状態の部分２４−１及び２４−２の集合体である。凸部２４の傾斜する面２２の傾斜角度αについては、概ね３０度とするが、基板の貫通孔への挿入時の自走位置決めの状態又は摩擦の状況等に応じて、傾斜角度を増減して変化させたり、或いは面自体を、凹曲面又は凸曲面に形成することができる。
【００１８】
図２Bは、導電体のユニットの切断線Ａ−Ａ（図２Ａ）による断面図である。導電体ユニット２３は、２個の個片２０及び２１で構成され、各個片の形状は、貫通孔へ挿入される方向（図２Ｂの紙面垂直方向）から見てその開度βを概ね９０度として折り曲げられた形状である。その加工方法としては、ポンチとダイスによる型曲げ、板材のプレス加工等を用いる。板形状に応じて熱加工を行う。個片２０及び２１の相互の位置設定については、図２Ｂに示すように背面を突き合わせて接触させて行うほか、図２Ｃに示すように、個片の各背面に凹凸の溝を形成して嵌合する形態にすれば、より安定した位置を保持することができる。このような弾性を有する導電体の材料としては、りん青銅、ベリリウム銅等を利用する。
【００１９】
また、導電体ユニット２３の２個の個片２０，２１の開度βは、図２Ｂの例では、概ね９０度であるが、βは１８０度未満であれば、個片の背面同士を突き合わせて集合させることができるので、本基板を応用した半導体パッケージのマザーボードへの実装状況や導電体の生産状況に応じて、適宜βを設定することができる。
【００２０】
図２Ｄは、βを１２０度としたときの導電性ユニットの切断線Ａ−Ａ（図２Ａ）による断面図である。
【００２１】
図２Ｅは、βを６０度としたときの導電性ユニットの例である。個片の個数は、２個に限定することなく、この例のように３個使用してユニットを形成することもでき、この場合には、挿入方向から見て少なくとも３方向に、各個片が延在している形態となる。
【００２２】
（導電体の形態２）
本発明の導電体の形態２は、立体形状の材料を基に形成される導電体ユニットの例示である。
【００２３】
図３Ａは、鍛造または切削加工により形成された導電体の形状を例示している。導電体ユニット１３は、その先端部３７の断面積が根元部３８の断面積より小となる凸部１４、位置設定用鍔１５、及び弾性を有する開脚部１６によって構成されている。鍛造または切削加工された導電体は、歪み矯正の熱加工等を要する場合もある。
【００２４】
図３Ｂは、導電体が基板平面の鉛直方向から落とし込まれて固定される形体の、図１Ｄの基板に使用される導電体の形状を例示している。図１Dにおける貫通孔１０６の縁辺１０７に沿いながら導電体自体が落とし込まれるように、導電体の貫通孔との接触面３１がテーパー形状を有している。
【００２５】
図３Ｃは、同様に、導電体の貫通孔への落とし込みを容易にするため、導電体の貫通孔との接触面の下部３２が面取りされている導電体の例である。
【００２６】
図３Ｄは、同様に、導電体の貫通孔への落とし込みを容易にするため、導電体の貫通孔との接触面の下部３３が曲面加工されている導電体の例である。
【００２７】
（導電体の基板への装着１）
以下に、上記の基板と導電体との装着の実施の形態を例示する。
【００２８】
図４Ａは、整列治具４０の上に整列した導電体３が、整列治具４０の動きによって、基板１に設けられた貫通孔２に自走位置決めされて、挿入が完了した状態を例示する図である。ここに「自走位置決め」とは、導電体３が、貫通孔２に挿入され固定される際に、導電体の凸部４の有する斜辺部５４と貫通孔２の縁辺９との摺動によって、導電体３が移動して、挿入位置に設定されることを示している。
【００２９】
図４Ｂは、１つの導電体付近の点線範囲（図４Ａ）の拡大図の例示である。導電体の凸部４が、その先端４ａが貫通孔２の縁辺９に接して、貫通孔２に挿入される直前の状態を示している。整列治具４０における各々の導電体３の受け入れ位置（Ｘ方向及びＹ方向）は、概ね、基板における挿入されるべき貫通孔の位置に、予め合わせてあり、導電体の凸部４の先端４ａは、貫通孔２の開口部内の範囲に位置している。
【００３０】
図４Ｃは、前図４Ｂの初期挿入の状態に引き続いて、導電体の凸部４が、整列治具４０の貫通孔方向（Ｚ方向）の基板側への押しつけにより、貫通孔２に半ば挿入された状態を示す図である。整列治具４０の本体に形成された、導電体３を受け入れる導電体受け入れ部分４１の形状の拡がりの寸法は、Ｘ方向（基板１の面１ａに平行な紙面内の方向）及びＹ方向（紙面に垂直な方向）において、導電体３の開脚部６の拡がり寸法よりも大きい寸法である。このような寸法の余裕によって、導電体３は、貫通孔２との位置ずれがあったとしても、導電体の凸部４の斜辺部５４と貫通孔２の縁辺９との摺動によって、Ｘ―Ｙ方向に整列治具４０の表面４０ａに沿って自走することにより、挿入されるべき貫通孔の位置に挿入される。
【００３１】
図４Ｄは、各々の導電体３の、基板１の貫通孔２への挿入が完了した状態を示す図である。導電体３の位置設定用鍔５の接触面が、貫通孔２の縁辺９に到達して、貫通孔の挿入方向の位置が定まる。
【００３２】
図４Ｅは、基板１において、導電体への導通確保と導電体の固定を目的に、導電体３の基板１に対する反対面側から導電性ペースト７を塗布している状態を示す図である。
【００３３】
（導電体の基板への装着２）
図４Ｆは、導電体の凸部が基板の貫通孔へ圧入される基板の例示である。導電体の凸部１４が基板の貫通孔１２へ圧入される。基板１１の機能が、再配線を必要とせず、導電体１３の導通のみの機能である場合には、導通のための貫通孔の表面のめっき等は不要であり、基板本体を穿孔し、その貫通孔に導電体を圧入して、当該基板を形成する。このときの貫通孔１２と導電体の凸部１４との嵌合の度合いは、導電体１３の圧入による程度のものである。導電体１３の貫通孔１２への挿入時の位置合わせについては、導電体１３の凸部１４の先端部の断面積が根元部の断面積より小さい形状であるので、精密な相互位置合わせを要しない。貫入した導電体１３は、貫通孔１２を有する基板１１の弾性により、保持され、貫通孔１２の径方向の位置が固定される。導電体１３が自走して貫通孔１２に挿入される状態及び位置設定用鍔１５による位置設定については、上記（導電体の基板への装着１）の場合と同様である。
【００３４】
図４Ｇは、導電性ペースト７を基板１１に対して導電体１３の反対側より貫通孔１２に充填していることを示す図である。充填及び塗布に際して真空印刷等真空環境を使用することにより、ボイドの発生を抑制することができ、緻密な充填をすることができるので、品質の優れた基板を製造することができる。
【００３５】
貫通孔に導電体を圧入する図４Ｆ及び４Ｇの基板の場合には、基板の材質として、ベークライトやプラスチック等の絶縁材を適宜選択できるので、廉価なパッケージを効果的に製造することができる。
【００３６】
（第１の実施の形態の効果１）
従来の、基板又は半導体装置への弾性を有する導電体の固定は、次の図５に例示するように、各々の端子ごとに形成しなければならなかった。
【００３７】
図５は、従来の、応力緩衝のためのスプリング状の外部電極５１を有する、半導体パッケージ５０を例示する図である。スプリング状の外部電極５１が外部電極５２に直接接合されて、更に半導体パッケージ５０が、スプリング状の外部電極５１を介してマザーボード５３の電極５５に接続される。このように、各々の端子ごとに形成しなければならなかった従来の形態に対し、第１の実施の形態によれば、弾性体の設置を容易に行うことができ、実装用の基板または半導体パッケージを備えた装置等についての品質の向上、生産性の向上に効果を上げることができる。
【００３８】
（第１の実施の形態の効果２）
本発明の導電体を有する基板の他の効果は、従来パッケージに必要であったＰＧＡパッケージやＬＧＡパッケージにおけるソケットを不要にすることによる、半導体パッケージ全体の厚み分の削減効果である。
【００３９】
図６Ａは、従来のＰＧＡ（ピン・グリッド・アレイ）６１がソケット６２によりマザーボード６３へ実装される形態を例示する図である。
【００４０】
図６Ｂは、従来のＬＧＡ（ランド・グリッド・アレイ）６４がソケット６５によりマザーボード６６へ実装される形態を例示する図である。このように、従来のコンピュータ関連機器における実装配線の形態については、マイクロプロセッサのパッケージに接続端子ピンを設けたＰＧＡや、マイクロプロセッサのパッケージ側には接続端子ピンを有さず、マザーボード上のソケットにピンが設けられたＬＧＡが、マザーボード上のソケットに結合されて広く使用されている。本発明によれば、図６Ａ又は図６Ｂのような従来の例に示されるソケットの電気的接続及び機械的固定の機能を確保しつつ、かつソケットの厚さを不要として、小型の形状を特徴とする半導体パッケージを備えた装置を提供することができる。
【００４１】
（第１の実施の形態の応用例）
本発明の第１の実施の形態の応用例は、半導体チップ又は半導体装置を搭載すべき高密度実装基板と本発明に係る基板よりなる複合基板についての１形態である。
【００４２】
図７Ａは、半導体装置を搭載するための実装用基板１００が、導電体３を基板１に装着した状態の中間の基板１０Ａに搭載された複合基板１２０を例示している。実装用基板１００には、ビルドアップ基板等の多層の高密度配線基板が使用される。多層の高密度配線基板が使用される理由は、搭載すべき半導体チップの表面の高密度の配線レベルから、電子機器の構成部品として使用されるマザーボードの配線レベルへの、再配線の機能が必要とされるからである。また、多層基板自体の反りの防止又はたわみの補強等の目的で、銅等の材質のスティフナ７４を使用する。実装用基板１００の、導電体３が装着された中間の基板１０Ａとの接続は、電気的接続端子７１上の銅コアボール７２を介して、中間の基板１０Ａ上の電気的接続端子８と接続することにより行われる。銅コアボール７２は、銅を材料とする球体とはんだの表面層とで構成され、バンプ接続体としての機能を有する。なお、半導体チップの表面配線レベルとマザーボードの配線レベルに応じて、実装用基板１００の積層の数及び各層の配線密度を増減することができる。
【００４３】
図７Ｂは、図７Ａにおける導電体が装着された中間の基板１０Ａの代わりに、図１Ｄに示した形態の基板１０９を用いた場合の、複合基板１３０の図を例示している。基板１０９における電気接続端子のうち、導電体１０５の端面１０４について、端面自体が電気接続端子となっている点で、図７Ａの場合と異なっている。実装用基板１００の形態は、図７Ａの場合と同様である。図７Ｂの銅コアボール７２は、導電体１０５の端面１０４と当接して接続しているので、はんだを主な接続用部材としている場合と異なり、リフロー等の場合のはんだの熱的疲労や流動等により生じる導電体の位置ずれ等を懸念する必要がない。このようにして接続された実装用基板１００と基板１０９との間隙７５は、ほぼ銅コアボールの外形寸法分の距離があり、必要に応じて、当空間に充填樹脂（アンダーフィラー）を注入して複合基板１３０が形成される。なお、配線密度について、各配線層における接続端子のピッチPを例示すると、銅コアボールにおいてP１＝０．４ｍｍ、導電体の開脚部においてP２＝１．２６ｍｍである。また、複合基板１２０（図７Ａ）又は１３０（図７Ｂ）における実装用基板１００の外形寸法は、通常、接続される対象の中間の基板１０Ａ又は１０９の外形寸法より小さくなるように設計され、高密度実装における製造費用の最小化の効果が得られる。
【００４４】
図７Ｃは、図１Ｃに示した基板１１と実装用基板７７との電気的接続からなる、複合基板を例示している。基板１１の実装用基板との接続面１１ａに設けた段差７８によって、実装用基板７７との間隙が確保され、充填樹脂７９が充填される。
【００４５】
（第１の実施の形態の適用例１）
図８Ａは、複合基板１２０（図７Ａ）における実装用基板１００に半導体チップ１１０を搭載した半導体パッケージ８０Ａの例を示している。
【００４６】
図８Ｂは、複合基板１３０（図７Ｂ）における実装用基板１００に半導体チップ１１０を搭載した半導体パッケージ８０Ｂの例を示している。図８Ａ及び図８Ｂにおいて、半導体チップの接続端子ピッチP０は、例えばP０＝０．１５mmである。また、半導体チップ１１０の箇所には、接続端子のピッチを適宜選択した他の半導体装置を代わりに搭載してもよい。実装用基板１００と基板１０Ａ（図８Ａ）との間隙又は実装用基板１００と基板１０９（図８Ｂ）との間隙には、充填樹脂８１が充填される。
【００４７】
（第１の実施の形態の適用例２）
本発明の第１の実施の形態の適用例２は、半導体パッケージのマザーボードへの搭載の形態である。
【００４８】
図９Ａは、マザーボード９０への半導体パッケージ８０Ａの搭載の形態を例示している。半導体パッケージ８０Ａをマザーボード９０に搭載して固定する際には、半導体パッケージ８０Ａ側の導電体３の開脚部６が、その弾性により開脚しつつ、マザーボード９０の電気的接続端子９１の上に圧着される。半導体パッケージ８０Ａのマザーボード９０への固定には、半導体パッケージ８０Ａ及びマザーボード９０を把持する機械的クランプの手段を使用する。マザーボード９０の電気的接続端子のピッチP２は、例えばＰ２＝１．２６ｍｍである。
【００４９】
図９Ｂは、マザーボード９０への半導体パッケージ８０Ｂの搭載の形態を例示している。搭載及び固定の形態については、上記の図９Ａの場合と同様である。
【００５０】
（第２の実施の形態）
本発明の第２の実施の形態は、基板の製造方法の形態を例示するものである。本実施の形態は、導電部材の凸部、導電部材の弾性を有する開脚部及び位置設定用鍔を有した導電体と、導電体を保持する貫通孔とを有する基板の製造方法であって、導電体が整列治具により整列される整列工程と、整列工程により整列された導電体と貫通孔との相互位置設定を、整列治具を動かすことにより行う位置決め工程と、整列治具の押しつけにより導電体が貫通孔に挿入される挿入工程とを有する基板の製造方法の形態の例示である。
【００５１】
図１０は、本実施の形態の製造方法のフローを例示する図である。当フローは、準備の工程（工程１から工程３まで）、導電体の位置決めと挿入の工程（工程４から工程７まで）及び複合基板以降の製造工程（工程８から工程１３まで）に分けられる。準備の工程においては、工程１は整列治具の準備、工程２は基板の準備、工程３は導電体の準備であり、これらの各工程は、並行して進めることができる。
【００５２】
（準備の工程）
工程１は、整列治具の準備に関する工程である。予め整列治具を用意する。その整列治具の表面は、整列のために受け入れられるべき導電体が当治具に沿って滑らかに移動できるような、平面加工が必要である。また、（導電体の基板への装着１）における図４Ｃの説明に記述したように、整列治具の本体に形成された導電体の受け入れ部分の形状は、導電体の開脚部の拡がり寸法より大きい寸法である。
【００５３】
図１１Ａは、整列治具の全体を例示する図である。
【００５４】
図１１Ｂは、図１１Ａの切断線Ｓ−Ｓによる整列治具の断面であって、整列治具４０が導電体３を受け入れた状態の、導電体受け入れ部分４４の例示である。図１１Ｂに示す構造の整列治具が、Ｘ方向（紙面左右方向）及びＹ方向（紙面垂直方向）の両方向に自由に動く状態にあり、貫通孔の挿入方向への整列治具の押しつけにより導電体が自走し、導電体が貫通孔へ挿入されるべき位置の位置決めがなされる。導電体３を貫通孔の位置に精度よく導くために、整列治具４０の本体を、Ｘ方向及びＹ方向の両方向に抵抗なく自由に滑り移動させることのできる軸受４２を使用する。軸受４２は、ニードルベアリングを容するリテーナを組合わせて構成される。また、必要に応じて、軸受４２と同様な構造のＸ方向及びＹ方向の両方向へ移動させうる軸受４３を、個々の導電体受け入れ部分４４に使用することにより、個々の導電体３のＸ方向及びＹ方向の両方向への移動に自由度が増加して、挿入の位置決めの精度を向上させることができる。
【００５５】
図１０において、工程２は基板の準備に関する工程である。予め基板を用意する。その基板は、（第１の実施の形態）の（基板の形態）に記述したように、フェノール樹脂、エポキシ樹脂その他の材料を用いて積層した基板本体に、機械加工またはレーザ加工により穿孔し、必要に応じて貫通孔の表面にめっき層を形成する（図１Ａ〜図１Ｄ）。
【００５６】
工程３は、導電体の準備に関する工程である。予め導電体を用意する。導電体は、（第１の実施の形態）の（導電体の形態１）及び（導電体の形態２）の図２Ａから図３Ｄまでの各図に例示した導電体を使用する。
【００５７】
（導電体の位置決めと挿入の工程）
工程４は、整列治具により導電体を整列させる工程である。前の工程３で形成された導電体を、整列治具の受け入れ部分の空間に整列させる。
【００５８】
工程５は、導電体の自走位置決めの工程である。（導電体の基板への装着１）の図４Ｂに示すように、整列治具４０と基板１との粗位置決めを行う。その後、整列治具４０の貫挿孔２の挿入方向（Ｚ方向）への押しつけにより、導電体の凸部４の斜辺部５４と貫通孔２の縁辺９との摺動によって、導電体３が、Ｘ―Ｙ方向に整列治具４０の表面４０ａ（図４Ｃ）に沿って自走することにより、挿入されるべき貫通孔の位置に移動する。
【００５９】
工程６は、導電体の貫通孔への挿入の工程である。整列治具４０の、貫挿孔２の挿入方向（Ｚ方向）への押しつけが継続することによって、図４Cの挿入の状態を経て、図４Ｄの状態に至るまで、導電体の凸部４の貫通孔への挿入が進行していく。なお、（導電体の基板への装着２）における図４Fで示したように、導電体を基板本体の貫通孔に圧入して、基板を形成する場合もある。
【００６０】
工程７は、導電性ペーストの塗布・充填の工程であり、図４Ｅにその形態が例示されている。
【００６１】
（複合基板以降の製造工程）
工程９は、（第１の実施の形態の応用例）に示された複合基板の形成の工程である。工程８で予め用意された実装用基板と、工程７を完了した基板との接続を例示している。図７Ａにおける実装用基板１００と基板１０Ａ、図７Ｂにおける実装基板１００と基板１０９及び図７Ｃにおける実装用基板７７と基板１１が、各々、接続した形体の例を示している。
【００６２】
工程１１は、実装用基板に半導体チップが搭載される半導体パッケージの形成の工程である。工程１０で予め用意された半導体チップが、（第１の実施の形態の適用例１）の図８Ａ及び図８Ｂに示された実装用基板１００に搭載されて、半導体パッケージ８０A及び８０Bが形成される。
【００６３】
工程１３は、半導体パッケージのマザーボードへの搭載の工程である。工程１２で予め用意されたマザーボードに、（第１の実施の形態の適用例２）の図９Ａ及び図９Ｂに示された半導体パッケージ８０A及び８０Bが搭載される。当工程により、半導体パッケージを備えた基板９０A及び９０Bが形成される。
【００６４】
以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
【図面の簡単な説明】
【００６５】
【図１Ａ】本発明の第１の実施の形態に係る、半導体パッケージを備えた装置１０における実装用基板１００とマザーボード９０との電気的接続及び機械的接続のための中間の基板１０Ａを例示する図である。
【図１Ｂ】本発明の第１の実施の形態に係る、基板及び導電体の構成を例示する図である。
【図１Ｃ】本発明の第１の実施の形態に係る、穿孔された基板の本体の貫通孔に導電体を装着した構造の基板を例示する図である。
【図１Ｄ】本発明の第１の実施の形態に係る、導電体を、水平に置いた基板の平面の鉛直方向から落とし込んで固定する形体の基板を例示する図である。
【図２Ａ】本発明の第１の実施の形態に係る、板状体の集合の導電体のユニットを例示する図である。
【図２Ｂ】本発明の第１の実施の形態に係る、導電体のユニットの切断線Ａ−Ａ（図２Ａ）による断面（β＝９０度）を例示する図である。
【図２Ｃ】本発明の第１の実施の形態に係る、導電体のユニットの切断線Ａ−Ａ（図２Ａ）による他の断面を例示する図である。
【図２Ｄ】本発明の第１の実施の形態に係る、導電体のユニットの切断線Ａ−Ａ（図２Ａ）による他の断面（β＝１２０度）を例示する図である。
【図２Ｅ】本発明の第１の実施の形態に係る、導電体のユニットの切断線Ａ−Ａ（図２Ａ）による他の断面（β＝６０度）を例示する図である。
【図３Ａ】本発明の第１の実施の形態に係る、鍛造または切削加工により形成された導電体の形状を例示する図である。
【図３Ｂ】本発明の第１の実施の形態に係る、導電体が基板平面の鉛直方向から落とし込まれて固定される形体の、図１Ｄの基板に使用される導電体の形状を例示する図である。
【図３Ｃ】本発明の第１の実施の形態に係る、導電体の貫通孔との接触面の下部が面取りされている導電体を例示する図である。
【図３Ｄ】本発明の第１の実施の形態に係る、導電体の貫通孔との接触面の下部が曲面加工されている導電体を例示する図である。
【図４Ａ】本発明の第１の実施の形態に係る、導電体３が、整列治具４０の動きによって、基板１に設けられた貫通孔２に自走位置決めされて、挿入が完了した状態を例示する図である。
【図４Ｂ】本発明の第１の実施の形態に係る、１つの導電体付近の点線範囲（図４Ａ）の拡大図を例示する図である。
【図４Ｃ】本発明の第１の実施の形態に係る、導電体の凸部４が、整列治具４０の貫通孔方向（Ｚ方向）の基板側への押しつけにより、貫通孔２に半ば挿入された状態を例示する図である。
【図４Ｄ】本発明の第１の実施の形態に係る、各々の導電体３の、基板１の貫通孔２への挿入が完了した状態を例示する図である。
【図４Ｅ】本発明の第１の実施の形態に係る、導電体３の基板１に対する反対面側から、導電性ペースト７を塗布している状態を例示する図である。
【図４Ｆ】本発明の第１の実施の形態に係る、導電体の凸部が基板の貫通孔へ圧入される基板を例示する図である。
【図４Ｇ】本発明の第１の実施の形態に係る、導電性ペースト７を基板１１に対して導電体１３の反対側より貫通孔に充填している状態を例示する図である。
【図５】従来の、応力緩衝のためのスプリング状の外部電極５１を有する半導体パッケージ５０を例示する図である。
【図６Ａ】従来のＰＧＡ（ピン・グリッド・アレイ）６１が、ソケット６２によりマザーボード６３へ実装される形態を例示する図である。
【図６Ｂ】従来のＬＧＡ（ランド・グリッド・アレイ）６４が、ソケット６５によりマザーボード６６へ実装される形態を例示する図である。
【図７Ａ】本発明の第１の実施の形態に係る、半導体装置を搭載するための実装用基板１００が、導電体３を基板１に装着した状態の中間の基板１０Ａに搭載された複合基板１２０を例示する図である。
【図７Ｂ】本発明の第１の実施の形態に係る、図１Ｄに示した形態の基板１０９を用いた複合基板１３０を例示する図である。
【図７Ｃ】本発明の第１の実施の形態に係る、図１Ｃに示した基板１１と実装用基板７７との電気的接続からなる、複合基板を例示する図である。
【図８Ａ】本発明の第１の実施の形態に係る、複合基板１２０（図７Ａ）における実装用基板１００に半導体チップ１１０を搭載した半導体パッケージ８０Ａを例示する図である。
【図８Ｂ】本発明の第１の実施の形態に係る、複合基板１３０（図７Ｂ）における実装用基板１００に半導体チップ１１０を搭載した半導体パッケージ８０Ｂを例示する図である。
【図９Ａ】本発明の第１の実施の形態に係る、マザーボード９０への半導体パッケージ８０Ａの搭載の形態を例示する図である。
【図９Ｂ】本発明の第１の実施の形態に係る、マザーボード９０への半導体パッケージ８０Ｂの搭載の形態を例示する図である。
【図１０】本発明の第２の実施の形態に係る、基板の製造方法のフローを例示する図である。
【図１１Ａ】本発明の第２の実施の形態に係る、整列治具の全体を例示する図である。
【図１１Ｂ】本発明の第２の実施の形態に係る、図１１Ａにおける切断線Ｓ−Ｓによる整列治具の断面であって、整列治具４０が導電体３を受け入れた状態の、導電体受け入れ部分４４を例示する図である。
【符号の説明】
【００６６】
１，１１，１０９  基板
２，１２，１０６  貫通孔
２ａ    貫通孔表面のめっき層
３，１０５  導電体
４，１４，２４  凸部
４ａ    先端
５，１５，２５  位置設定用鍔
６，１６，２６  開脚部
７，１７  導電性ペースト
８，７１，９１  接続端子
９，１０７  貫通孔の縁辺
１０    半導体パッケージを備えた装置
１０Ａ  中間の基板
１３，２３    導電体ユニット
２０，２１  個片
２２    凸部２４の傾斜する面
２４−１，２４−２  凸状態の部分
３７    先端部
３８    根元部  
４０    整列治具
４０ａ  整列治具の表面
４１，４４  導電体受け入れ部分
４２，４３  軸受
５４    斜辺部
７２    銅コアボール
７４    スティフナ
７７，１００  実装用基板
７９，８１  充填樹脂
８０Ａ，８０Ｂ  半導体パッケージ
９０    マザーボード
９０Ａ，９０Ｂ  半導体パッケージを備えた装置
１０４  端面
１１０  半導体チップ
１２０，１３０  複合基板
α      傾斜角度
β      開度
【図１Ａ】
2009302211.tif 000003
【図１Ｂ】
2009302211.tif 000004
【図１Ｃ】
2009302211.tif 000005
【図１Ｄ】
2009302211.tif 000006
【図２Ａ】
2009302211.tif 000007
【図２Ｂ】
2009302211.tif 000008
【図２Ｃ】
2009302211.tif 000009
【図２Ｄ】
2009302211.tif 000010
【図２Ｅ】
2009302211.tif 000011
【図３Ａ】
2009302211.tif 000012
【図３Ｂ】
2009302211.tif 000013
【図３Ｃ】
2009302211.tif 000014
【図３Ｄ】
2009302211.tif 000015
【図４Ａ】
2009302211.tif 000016
【図４Ｂ】
2009302211.tif 000017
【図４Ｃ】
2009302211.tif 000018
【図４Ｄ】
2009302211.tif 000019
【図４Ｅ】
2009302211.tif 000020
【図４Ｆ】
2009302211.tif 000021
【図４Ｇ】
2009302211.tif 000022
【図５】
2009302211.tif 000023
【図６Ａ】
2009302211.tif 000024
【図６Ｂ】
2009302211.tif 000025
【図７Ａ】
2009302211.tif 000026
【図７Ｂ】
2009302211.tif 000027
【図７Ｃ】
2009302211.tif 000028
【図８Ａ】
2009302211.tif 000029
【図８Ｂ】
2009302211.tif 000030
【図９Ａ】
2009302211.tif 000031
【図９Ｂ】
2009302211.tif 000032
【図１０】
2009302211.tif 000033
【図１１Ａ】
2009302211.tif 000034
【図１１Ｂ】
2009302211.tif 000035