(57)【要約】【課題】動作電流を低減し、高速動作を実現する不揮発性記憶装置及びその製造方法を提供する。【解決手段】第１の電極と、前記第１の電極に対して非平行に設けられた第２の電極と、前記第１の電極と前記第２の電極との間に設けられ、記録層を含む積層構造体と、を有する要素メモリ層を複数積み重ねた不揮発性記憶装置であって、前記第１の電極と前記第２の電極の少なくともいずれかは、前記記録層に対向する部分に設けられ、前記記録層側に突出した突出部を有していることを特徴とする不揮発性記憶装置が提供される。【選択図】図１
2009283486.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極と、
前記第１の電極に対して非平行に設けられた第２の電極と、
前記第１の電極と前記第２の電極との間に設けられ、記録層を含む積層構造体と、
を有する要素メモリ層を複数積み重ねた不揮発性記憶装置であって、
前記第１の電極と前記第２の電極の少なくともいずれかは、前記記録層に対向する部分に設けられ、前記記録層側に突出した突出部を有していることを特徴とする不揮発性記憶装置。
【請求項２】
前記積層構造体は、前記積層構造体の前記第１の電極側に設けられた第１のバリアメタルと、前記積層構造体の前記第２の電極側に設けられた第２のバリアメタルと、の少なくともいずれかを有し、
前記突出部の比抵抗は、前記第１及び第２のバリアメタルの前記少なくともいずれかの比抵抗よりも低いことを特徴とする請求項１記載の不揮発性記憶装置。
【請求項３】
第１の方向に延在する第１の電極と、
前記第１の方向に対して非平行な第２の方向に延在する第２の電極と、
前記第１の電極と前記第２の電極との間に設けられ、記録層を含む積層構造体と、
を有する要素メモリ層を複数積み重ねた不揮発性記憶装置の製造方法であって、
基板上に前記第１の電極となる第１の導電膜、前記記録層となる記録層膜、及び、前記第２の電極の一部となる第２の導電膜を形成し、前記第１の導電膜、前記記録層膜及び前記第２の導電膜を前記第１の方向に延在する帯状に加工する工程と、
前記帯状に加工された前記第１の導電膜、前記記録層膜及び前記第２の導電膜の間に、層間絶縁膜を埋め込む工程と、
前記層間絶縁膜が埋め込まれた前記第１の導電膜、前記記録層膜及び前記第２の導電膜、並びに前記層間絶縁膜の上に、前記第２の電極の別の一部となる第３の導電膜を形成する工程と、
前記記録層膜、前記第２の導電膜、前記層間絶縁膜及び前記第３の導電膜を、前記第２の方向に延在する帯状に一括加工する工程と、
を備えたことを特徴とする不揮発性記憶装置の製造方法。
【請求項４】
第１の方向に延在する第１の電極と、
前記第１の方向に対して非平行な第２の方向に延在する第２の電極と、
前記第１の電極と前記第２の電極との間に設けられ、記録層を含む積層構造体と、
を有する要素メモリ層を複数積み重ねた不揮発性記憶装置の製造方法であって、
基板上に前記第１の電極となる第１の導電膜、及び、前記記録層となる記録層膜を形成し、前記第１の導電膜及び前記記録層膜を前記第１の方向に延在する帯状に加工する工程と、
前記帯状に加工された前記第１の導電膜及び前記記録層膜の間に、層間絶縁膜を埋め込む工程と、
前記第１の導電膜の前記記録層膜側の一部、前記記録層膜及び前記層間絶縁膜を、前記第２の方向に延在する帯状に一括加工する工程と、
を備えたことを特徴とする不揮発性記憶装置の製造方法。
【請求項５】
第１の方向に延在する第１の電極と、
前記第１の方向に対して非平行な第２の方向に延在する第２の電極と、
前記第１の電極と前記第２の電極との間に設けられ、記録層を含む積層構造体と、
を有する要素メモリ層を複数積み重ねた不揮発性記憶装置の製造方法であって、
基板上に前記第１の電極となる第１の導電膜、前記記録層となる記録層膜、及び、犠牲層を形成し、前記第１の導電膜、前記記録層膜及び前記犠牲層を前記第１の方向に延在する帯状に加工する工程と、
前記帯状に加工された前記第１の導電膜、前記記録層膜及び前記犠牲層の間に層間絶縁膜を埋め込む工程と、
前記犠牲層を除去して空隙を形成する工程と、
前記層間絶縁膜で埋め込まれた前記第１の導電膜及び前記記録層膜、並びに前記層間絶縁膜の上を覆いつつ、前記空隙を埋め込むように、前記第２の電極となる第２の導電膜を形成する工程と、
前記記録層膜、前記層間絶縁膜及び前記第２の導電膜を、前記第２の方向に延在する帯状に一括加工する工程と、
を備えたことを特徴とする不揮発性記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性記憶装置及びその製造方法に関する。
【背景技術】
【０００２】
ＮＡＮＤ型フラッシュメモリに代表される不揮発性メモリは、大容量データ格納用として、携帯電話、デジタルスチルカメラ、ＵＳＢメモリ、シリコンオーディオ等に広く用いられており、急速な微細化によるビットあたりの製造コストの削減によってさらに市場の拡大を続けている。しかしながら、ＮＡＮＤ型フラッシュメモリは、しきい値変動によって情報を記録するトランジスタ動作を利用しており、今後のさらなる特性の高均一化、高信頼性化、高速動作化、高集積化に限界があると言われており、新しい不揮発性メモリの開発が望まれている。
【０００３】
その中で、例えば、相変化メモリ素子や抵抗変化素子は、抵抗材料の可変抵抗状態を利用して動作するために、書き込み／消去動作にトランジスタ動作が不要であり、また、抵抗材料のサイズを微細化するほど素子特性が改善することから、今後の要求に応える、特性の高均一化、高信頼性化、高速動作化、高密度化を実現するものとして期待されている。
【０００４】
一方、モバイル機器で使用されることが多い不揮発性メモリ素子において、集積度の増大に連動して、動作電流を減少させる必要性が増している。  
可変抵抗材料を利用した不揮発性メモリ素子は、比較的大きい動作電流を必要とする傾向にあり、動作電流の減少は、抵抗ノードの可変抵抗状態に影響を及ぼし得るため、従来の技術では、動作電流の抑制には限界があった。
【０００５】
なお、カルコゲナイドを含む相変化材料をベースにし、ビットライン及びワードラインを規定する２つのアレイ関連マスクを必要とする自己整列した不揮発性記憶装置メモリ構造についての技術が公開されている。
【特許文献１】特開２００３−３０３９４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、動作電流を低減し、高速動作を実現する不揮発性記憶装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、第１の電極と、前記第１の電極に対して非平行に設けられた第２の電極と、前記第１の電極と前記第２の電極との間に設けられ、記録層を含む積層構造体と、を有する要素メモリ層を複数積み重ねた不揮発性記憶装置であって、前記第１の電極と前記第２の電極の少なくともいずれかは、前記記録層に対向する部分に設けられ、前記記録層側に突出した突出部を有していることを特徴とする不揮発性記憶装置が提供される。
【０００８】
本発明の他の一態様によれば、第１の方向に延在する第１の電極と、前記第１の方向に対して非平行な第２の方向に延在する第２の電極と、前記第１の電極と前記第２の電極との間に設けられ、記録層を含む積層構造体と、を有する要素メモリ層を複数積み重ねた不揮発性記憶装置の製造方法であって、基板上に前記第１の電極となる第１の導電膜、前記記録層となる記録層膜、及び、前記第２の電極の一部となる第２の導電膜を形成し、前記第１の導電膜、前記記録層膜及び前記第２の導電膜を前記第１の方向に延在する帯状に加工する工程と、前記帯状に加工された前記第１の導電膜、前記記録層膜及び前記第２の導電膜の間に、層間絶縁膜を埋め込む工程と、前記層間絶縁膜が埋め込まれた前記第１の導電膜、前記記録層膜及び前記第２の導電膜、並びに前記層間絶縁膜の上に、前記第２の電極の別の一部となる第３の導電膜を形成する工程と、前記記録層膜、前記第２の導電膜、前記層間絶縁膜及び前記第３の導電膜を、前記第２の方向に延在する帯状に一括加工する工程と、を備えたことを特徴とする不揮発性記憶装置の製造方法が提供される。
【０００９】
また、本発明の他の一態様によれば、第１の方向に延在する第１の電極と、前記第１の方向に対して非平行な第２の方向に延在する第２の電極と、前記第１の電極と前記第２の電極との間に設けられ、記録層を含む積層構造体と、を有する要素メモリ層を複数積み重ねた不揮発性記憶装置の製造方法であって、基板上に前記第１の電極となる第１の導電膜、及び、前記記録層となる記録層膜を形成し、前記第１の導電膜及び前記記録層膜を前記第１の方向に延在する帯状に加工する工程と、前記帯状に加工された前記第１の導電膜及び前記記録層膜の間に、層間絶縁膜を埋め込む工程と、前記第１の導電膜の前記記録層膜側の一部、前記記録層膜及び前記層間絶縁膜を、前記第２の方向に延在する帯状に一括加工する工程と、を備えたことを特徴とする不揮発性記憶装置の製造方法が提供される。
【００１０】
また、本発明の他の一態様によれば、第１の方向に延在する第１の電極と、前記第１の方向に対して非平行な第２の方向に延在する第２の電極と、前記第１の電極と前記第２の電極との間に設けられ、記録層を含む積層構造体と、を有する要素メモリ層を複数積み重ねた不揮発性記憶装置の製造方法であって、基板上に前記第１の電極となる第１の導電膜、前記記録層となる記録層膜、及び、犠牲層を形成し、前記第１の導電膜、前記記録層膜及び前記犠牲層を前記第１の方向に延在する帯状に加工する工程と、前記帯状に加工された前記第１の導電膜、前記記録層膜及び前記犠牲層の間に層間絶縁膜を埋め込む工程と、前記犠牲層を除去して空隙を形成する工程と、前記層間絶縁膜で埋め込まれた前記第１の導電膜及び前記記録層膜、並びに前記層間絶縁膜の上を覆いつつ、前記空隙を埋め込むように、前記第２の電極となる第２の導電膜を形成する工程と、前記記録層膜、前記層間絶縁膜及び前記第２の導電膜を、前記第２の方向に延在する帯状に一括加工する工程と、を備えたことを特徴とする不揮発性記憶装置の製造方法が提供される。
【発明の効果】
【００１１】
本発明によれば、動作電流を低減し、高速動作を実現する不揮発性記憶装置及びその製造方法が提供される。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について図面を参照して詳細に説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【００１３】
（第１の実施の形態）
図１は、本発明の第１の実施形態に係る不揮発性記憶装置の要部の構造を例示する模式的斜視図である。  
図２（ａ）、（ｂ）は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する、それぞれ、回路図及び模式的斜視図である。
【００１４】
図１に表したように、本発明の第１の実施形態に係る不揮発性記憶装置１０は、第１の電極５０（例えばワード線）と、第１の電極に対して非平行、すなわち３次元的に交差するようにして設けられた第２の電極６０（例えばビット線）と、第１の電極と前記第２の電極との間に設けられ、記録層（抵抗変化層または相変化層）５７を含む積層構造体５３と、を有する要素メモリ層５４を、複数積み重ねた構造を有する不揮発性記憶装置である。そして、第１の電極５０と第２の電極６０の少なくともいずれかは、記録層５７（積層構造体５３）に対向する部分に設けられ、記録層５７（積層構造体５３）側に突出した突出部５１、６１を有している。  
なお、図１に例示した不揮発性記憶装置１０においては、積層構造体５３は、記録層積層体５５と整流素子（例えばダイオード）５２とを有している。さらに、記録層積層体５５は、第１のバリアメタル５６と、第２のバリアメタル５８と、第１のバリアメタル５６と第２のバリアメタル５８との間に設けられた記録層５７と、を有している。また、整流素子５２が、図示しないバリアメタルを有しても良い。すなわち、積層構造体５３は、積層構造体５３の第１の電極５０側に設けられたバリアメタルと、積層構造体５３の第２の電極６０側に設けられたバリアメタルとの少なくともいずれかを有することができる。
【００１５】
上記において、第１の電極５０をワード線とし、第２の電極６０をビット線としたが、第１の電極５０をビット線とし、第２の電極６０をワード線としても良い。すなわち、以下説明する実施形態に係る不揮発性記憶装置及びその製造方法において、ビット線とワード線とは相互に入れ替え可能である。さらに、後述するように、上記の要素メモリ層５４を複数積み重ねた場合において、例えば、下層の要素メモリ層５４の第２の電極６０と、上層の要素メモリ層５４の第１の電極５０とが兼用されても良い。すなわち、下層の第１の電極５０または第２の電極６０が、上層の第１の電極５０または第２の電極６０と同じものであっても良い。以下では、第１の電極５０がワード線であり、第２の電極６０がビット線である場合として説明する。
【００１６】
図２（ａ）に表したように、本実施形態に係る不揮発性記憶装置１０は、マトリクス状に配列された複数の単位セルＣ１１、Ｃ１２、Ｃ１３、Ｃ２１、Ｃ２２、Ｃ２３、Ｃ３１、Ｃ３２、Ｃ３３を有する。そして、これら単位セルＣ１１、Ｃ１２、Ｃ１３、Ｃ２１、Ｃ２２、Ｃ２３、Ｃ３１、Ｃ３２、Ｃ３３は、複数のビット線ＢＬ１、ＢＬ２、ＢＬ３、及び、複数のワード線ＷＬ１、ＷＬ２、ＷＬ３によって定められ、ワード線とビット線とがそれぞれ交差するクロスポイントに、記録層５７を含む積層構造体５３を有する。なお、同図では、ここでは煩雑さを避けるために、３本のワード線と３本のビット線が図示されているが、本発明はこれに限らず、ワード線とビット線の数は任意である。  
図１に例示した第１の電極５０と第２の電極６０との間に設けられた積層構造体５３が、上記の１つの単位セルとなる。
【００１７】
また、図２（ｂ）に表したように、本実施形態に係る不揮発性記憶装置１０は、ワード線とビット線との間に挟まれた積層構造体５３を有する要素メモリ層５４が、さらに積層される。図２（ｂ）の例では、要素メモリ層５４が、４層積み重ねられてされている。ただし、本発明はこれに限らず、積み重ねられる要素メモリ層５４の数は任意である。  
そして、図２（ｂ）に例示した不揮発性記憶装置１０では、ワード線とビット線を、上下のセル（要素メモリ層５４）で共有（シェア）したシェアードビット線／ワード線構造を有している。ただし、本発明はこれに限らず、積層されたそれぞれの要素メモリ層５４において、ワード線（例えば第１の電極５０）とビット線（例えば第２の電極６０）とをそれぞれ独立して設けても良い。
【００１８】
このように、不揮発性記憶装置１０においては、記録層５７を含む積層構造体５３が、上下の配線(ビット線及びワード線)で挟まれる構造を有す。  
なお、図１では、ワード線５０側に記録層積層体５５が配置され、ビット線６０側に整流素子５２が配置されているが、本発明はこれには限らず、記録層積層体５５と整流素子５２の配置順（積層順）は任意である。
【００１９】
そして、図１に表したように、本実施形態における不揮発性記憶装置１０では、記録層５７を含む積層構造体５３が、突出部５１、６１に挟まれている。以降、本願明細書において、ワード線５０側の突出部５１を、Ｔ字形状部５１、すなわち、ワード線５０から引き出されたＴ字形状部５１と言う。同様に、ビット線６０側の突出部６１を、Ｔ字形状部６１、すなわち、ビット線６０から引き出されたＴ字形状部６１と言う。  
すなわち、記録層５７を含む積層構造体５３は、ワード線５０及びビット線６０から引き出されたＴ字形状部５１、６１に挟まれている。
【００２０】
また、図１に表したように、記録層積層体５５は、ワード線５０側の第１のバリアメタル５６と、記録層５７と、ビット線６０側の第２のバリアメタル５８とを有している。この時、突出部（Ｔ字形状部）５１、５２の比抵抗は、第１のバリアメタル５６よりも低く、第２のバリアメタル５８よりも低い。なお、上記の第１、第２のバリアメタル５６、５８は必要に応じて設けられる。また、例えば、記録層５７が相変化型素子の場合は、第１、第２のバリアメタル５６、５８の少なくともいずれかが、ヒータを兼用することもできる。  
さらに、整流素子５２が、バリアメタルを有していても良い。そして、この場合も、突出部５１、６１の比抵抗は、整流素子のバリアメタルよりも低く設定することができる。
【００２１】
すなわち、本実施形態に係る不揮発性記憶装置１０において、積層構造体５３は、積層構造体５３の第１の電極５０側に設けられたバリアメタルと、積層構造体５３の第２の電極６０側に設けられたバリアメタルとの少なくともいずれかを有することができ、突出部５１、５２の比抵抗は、この少なくともいずれか（これらのバリアメタル）の比抵抗よりも低く設定することができる。
【００２２】
このように、本実施形態に係る不揮発性記憶装置１０においては、ワード線５０及びビット線６０の配線に設けられたＴ字形状部５１、６１によって記録層５７を含む積層構造体５３を挟むことで、これら配線と記録層５７との距離を拡大することができる。
【００２３】
抵抗変化メモリにおいて、高抵抗状態に書き込んだ後に、低抵抗状態に戻す消去動作において、例えば、ジュール熱によって消去を行う。  
本実施形態に係る不揮発性記憶装置１０では、ワード線５０及びビット線６０のＴ字形状部５１、６１の間に記録層５７を設けることにより、記録層５７と配線との間の距離を拡大することができ、配線がヒートシンクになることを防ぐことができ、例えば、消去電流を低くすることができる。  
すなわち、本実施形態に係る不揮発性記憶装置１０によれば、書き込み／消去速度が速く、また、書き込み／消去電流を低減できる。
【００２４】
（比較例）
図３は、比較例の不揮発性記憶装置の要部の構造を例示する模式的斜視図である。  
図３に表したように、比較例の不揮発性記憶装置９０においては、ワード線５０及びビット線６０には、これらの配線から引き出されたＴ字形状部が設けられておらず、記録層５７を含む積層構造体５３は、ワード線５０及びビット線６０の配線部分と同じ面によって挟まれた構造である。これ以外は、図１に例示した不揮発性記憶装置１０と同様なので説明を省略する。
【００２５】
図３に例示した比較例の不揮発性記憶装置９０では、ワード線５０及びビット線６０の配線に、Ｔ字形状部５１、５２を介さず、記録層５７を含む積層構造体５３が直接接続されているために、消去電流を流しても記録層５７において発生するジュール熱が、ワード線５０やビット線６０の配線を介して放熱されてしまう。すなわち、ワード線５０やビット線６０の配線がヒートシンクになってしまい、記録層５７を消去するのに必要な温度まで記録層５７を昇温するのに大きなジュール熱を必要とし、このため、消去電流が増大し、また動作速度も低下する。
【００２６】
これに対し、既に説明したように、本実施形態に係る不揮発性記憶装置１０では、ワード線５０及びビット線６０にＴ字形状部５１、６１を設けることにより、記録層５７と配線との距離を拡大することができ、配線がヒートシンクになることを防ぐことができる。これにより、例えば消去のための昇温に必要なジュール熱を低減でき、結果として、消費電流が低減し、また、動作速度も向上する。
【００２７】
このように、本実施形態に係る不揮発性記憶装置１０によれば、動作電流を低減し、高速動作を実現する不揮発性記憶装置が提供される。
【００２８】
なお、図１に例示した不揮発性記憶装置１０では、ワード線５０とビット線６０のそれぞれが、Ｔ字形状部５１、６１を有しているが、本実施形態に係る不揮発性記憶装置において、Ｔ字形状部は、ワード線５０及びビット線６０の少なくともいずれかに設けられれば良い。
【００２９】
図４は、本発明の第１の実施形態に係る別の不揮発性記憶装置の要部の構造を例示する模式的斜視図である。  
図４（ａ）に表したように、本発明の第１の実施形態に係る別の不揮発性記憶装置１１では、ビット線６０にＴ字形状部６１が設けられている。この構造を有する不揮発性記憶装置１１も、配線がヒートシンクになることを防ぐことができ、動作電流を低減し、高速動作が可能となる。  
また、図４（ｂ）に表したように、本発明の第１の実施形態に係る別の不揮発性記憶装置１２では、ワード線５０にＴ字形状部５１が設けられている。この構造を有する不揮発性記憶装置１２も、配線がヒートシンクになることを防ぐことができ、動作電流を低減し、高速動作が可能となる。  
このように、ワード線５０及びビット線６０の少なくともいずれかに、Ｔ字形状部５１、６１を設けることにより、配線がヒートシンクになることを防ぐことができ、動作電流を低減し、高速動作が可能となる。
【００３０】
なお、図４（ａ）、（ｂ）に例示した不揮発性記憶装置１１、１２では、ワード線５０側に記録層積層体５５が配置され、ビット線６０側に整流素子５２が配置されているが、本発明はこれには限らず、記録層積層体５５と整流素子５２の積層順（配置順）は任意である。
【００３１】
（第１の実施例）
以下、本実施形態の第１の実施例を説明する。第１の実施例の不揮発性記憶装置１０ａは、図１に例示した本実施形態に係る不揮発性記憶装置１０の構造を有する。まず、本実施例の不揮発性記憶装置１０ａの製造方法について説明する。
【００３２】
図５は、本発明の第１の実施例に係る不揮発性記憶装置の製造方法を例示する工程順模式断面図である。  
図６は、図５に続く図、図７は、図６に続く図、図８は図７に続く図、図９は図８に続く図である。  
これらの図において、左側の図はビット線方向の断面図（ビット線の延在方向に垂直な平面で切断した断面図）であり、右側の図はワード線方向の断面図（ワード線の延在方向に垂直な平面で切断した断面図）である。
【００３３】
まず、図５（ａ）に表したように、半導体基板１０１に、メモリ領域の周辺回路となるトランジスタ１０２、ＳＴＩ（Shallow Trench Isolation）１０３、コンタクトプラグ１０４、１０５、１０６、Ｍ０配線（ソース配線）１０７、Ｍ１配線（ビット配線）１０８及び絶縁層１００を公知の半導体製造技術によって形成する。
【００３４】
次に、図５（ｂ）に表したように、メモリ素子のワード線となるタングステン膜１０９を１５０ｎｍ、バリアメタルとなる窒化チタン膜１１０を１０ｎｍ、抵抗変化素子（記録層）となるＴｉドープＮｉＯｘ膜１１１を５ｎｍ、バリアメタルとなる窒化チタン膜１１２を１０ｎｍ、ｐｉｎダイオードとなるｎ＋／ｎ−／ｐ＋多結晶シリコン積層膜１１３、バリアメタルとなる窒化タングステン膜１１４を１０ｎｍ、ビット線の一部となるタングステン膜１１５を５０ｎｍの厚さで形成する。なお、このタングステン膜１１５が、後にＴ字形状部となる。
【００３５】
次に、図５（ｃ）に表したように、これらの積層膜１０９〜１１５を、リソグラフィ技術及び反応性イオンエッチング技術により一括加工する。
【００３６】
次に、図６（ａ）に表したように、一括加工された上記の積層膜１０９〜１１５の間に、層間絶縁膜１１６を埋め込み、ＣＭＰ（Chemical Mechanical Polishing）技術または反応性イオンエッチング技術等で平坦化する。
【００３７】
次に、図６（ｂ）に表したように、ビット線となるタングステン膜１１７を１５０ｎｍ、バリアメタルとなる窒化タングステン膜１１８を１０ｎｍ、ｐ＋／ｎ−／ｎ＋多結晶シリコン積層膜１１９、バリアメタルとなる窒化チタン膜１２０を１０ｎｍ、抵抗変化素子となるＴｉドープＮｉＯｘ膜１２１を５ｎｍ、バリアメタルとなる窒化チタン膜１２２を１０ｎｍ、ワード線の一部となるタングステン膜１２３を５０ｎｍの厚さで形成する。
【００３８】
次に、図７（ａ）に表したように、上記の積層膜１１７〜１２３をリソグラフィ技術及び反応性イオンエッチング技術により一括加工し、さらに、層間絶縁膜１１６及び層間絶縁膜に埋め込まれた積層膜１１０〜１１５及びタングステン膜１０９の一部を一括加工する。この時、タングステン膜１０９は、上部５０ｎｍ程度を一括加工することによりＴ字形状に加工する。これにより、５０ｎｍの厚さのＴ字形状部が形成される。
【００３９】
次に、図７（ｂ）に表したように、一括加工された前記積層膜間に、層間絶縁膜１２４を埋め込み、ＣＭＰ技術または反応性イオンエッチング技術等で平坦化する。
【００４０】
次に、図８（ａ）に表したように、ワード線となるタングステン膜１２５を１５０ｎｍ、バリアメタルとなる窒化チタン膜１２６を１０ｎｍ、抵抗変化素子となるＴｉドープＮｉＯｘ膜１２７を５ｎｍ、バリアメタルとなる窒化チタン膜１２８を１０ｎｍ、ｎ＋／ｎ−／ｐ＋多結晶シリコン積層膜１２９、バリアメタルとなる窒化タングステン膜１３０を１０ｎｍ、ビット線の一部となるタングステン膜１３１を５０ｎｍの厚さで形成する。なお、このタングステン膜１３１が、後にＴ字形状部となる。
【００４１】
次に、図８（ｂ）に表したように、積層膜１２５〜１３１をリソグラフィ技術及び反応性イオンエッチング技術により一括加工し、さらに、層間絶縁膜１２４及び層間絶縁膜に埋め込まれた積層膜１１８〜１２３及びタングステン膜１１７の一部を一括加工する。この時、タングステン膜１１７は、上部５０ｎｍ程度を一括加工することによりＴ字形状に加工する。これにより、５０ｎｍの厚さのＴ字形状部が形成される。
【００４２】
そして、図９に表したように、ワード線とビット線に挟まれ、メモリセルとなる積層構造体が、４層積み重ねられた不揮発性記憶装置１０ａが形成される。なお、同図において、全ての膜について表示するのは煩雑になるので、ＢＬ１（１３２）、ＢＬ２（１３３）、ＷＬ１（１３４）、ＷＬ２（１３５）、ＷＬ３（１３６）、層間絶縁膜１３７〜１４０を表示してある。
【００４３】
そして、本実施例の不揮発性記憶装置１０ａにおいては、層の数は４層に留まらず、それより多くの層を積層しても良く、この場合も、上記の方法と同様の方法によって、製造することができる。
【００４４】
このように、本実施形態に係る不揮発性記憶装置の製造方法によれば、動作電流を低減し、高速動作を実現する不揮発性記憶装置の製造方法が提供される。
【００４５】
なお、上記と類似の方法によって、図４（ａ）、（ｂ）に例示した構造をそれぞれ有する、他の実施例の不揮発性記憶装置１１ａ、１２ａ（図示しない）も製造できる。すなわち、例えば、タングステン膜１０９、１１７に対して一括加工を実施しない場合は、ワード線側のＴ字形状部が形成されず、図４（ａ）に例示した構造を有する不揮発性記憶装置１１ａが作製できる。また、例えば、タングステン膜１１５、１３１を形成しない場合は、ビット線側のＴ字形状部が形成されず、図４（ｂ）に例示した構造を有する不揮発性記憶装置１２ａが作製できる。
【００４６】
なお、例えば、タングステン膜１０９、１１７、１１５、１３１を形成しない場合は、ワード線側、ビット線側の両方のＴ字形状部が形成されず、図３に例示した比較例の不揮発性記憶装置９０ａ（図示しない）が作製される。
【００４７】
以下、本実施形例の不揮発性記憶装置１０ａ、１１ａ、１２ａ、及び、比較例の不揮発性記憶装置９０ａの特性を説明する。  
表１は、これらの不揮発性記憶装置の書き込み速度、消去速度、書き込み電流、消去電流を例示している。  
【表１】
2009283486.tif 000003
表１に表したように、本実施形態に係る不揮発性記憶装置１０ａ、１１ａ、１２ａは、いずれも、比較例の不揮発性記憶装置９０ａに比べて、書き込み速度と消去速度が速く、そして、書き込み電流と消去電流が小さい。
【００４８】
これは、例えば、書き込み動作及び消去動作の際に、比較例の構造では記録層５７で発生するジュール熱がビット線やワード線の配線を介して放熱されてしまい効率が低いのに対し、本実施形態に係る不揮発性記憶装置１０ａ、１１ａ、１２ａでは、ワード線やビット線に設けられたＴ字形状部５１、６１によって、これらの配線がヒートシンクになることを防ぐことができるためである。  
そして、特に、ワード線とビット線の両方にＴ字形状部を設けた不揮発性記憶装置１０ａは、書き込み速度と消去速度が最も速く、そして、書き込み電流と消去電流が最も小さい。
【００４９】
このように、本実施例に係る不揮発性記憶装置及びその製造方法によれば、動作電流を低減し、高速動作を実現する不揮発性記憶装置及びその製造方法が提供される。
【００５０】
なお、本実施例では記録層５７（抵抗変化素子）として、ＴｉドープＮｉＯｘ膜を用いたが、本発明はこれには限定されない。すなわち、本実施形態に係る不揮発性記憶装置の記録層５７には、両端に印加された電圧により、その抵抗状態が変わる物質の全てを用いることができる。例えば、記録層５７には、ＮｂＯｘ、ＣｒドープＳｒＴｉＯ３−ｘ、ＰｒｘＣａｙＭｎＯｚ、ＴｉドープＮｉＯｘ、ＺｒＯｘ、ＮｉＯｘ、ＺｎＯｘ、ＴｉＯｘ、ＴｉＯｘＮｙ、ＣｕＯｘ、ＧｄＯｘ、ＣｕＴｅｘ、ＨｆＯｘ、ＺｎＭｎｘＯｙ及びＺｎＦｅｘＯｙからなる群から選択された少なくとも１つを用いることができる。また、これらの材料を２つ以上混合した材料を用いることができる。さらには、これらの材料からなる層を複数積層した構造を用いることができる。
【００５１】
また、電極として、本実施例では窒化チタンを用いたが、本発明はこれには限定されない。すなわち、本実施形態に係る不揮発性記憶装置においては、記録層５７と反応して可変抵抗性を損なわない全ての導電性の材料を用いることができ、電極には、例えば、窒化タングステン、窒化チタンアルミニウム、窒化タンタル、窒化チタンシリサイド、タンタルカーバイド、チタンシリサイド、タングステンシリサイド、コバルトシリサイド、ニッケルシリサイド、ニッケル白金シリサイド、白金、ルテニウム、白金ロジウム、イリジウム等を用いることが可能である。
【００５２】
また、整流素子５２としては、シリコン、ゲルマニウム等の半導体以外に、ＮｉＯ、ＴｉＯ、ＣｕＯ、ＩｎＺｎＯ等の金属酸化物半導体を用いることも可能である。
【００５３】
（第２の実施例）
以下、本発明の第１の実施形態の第２の実施例を説明する。第２の実施例の不揮発性記憶装置は、相変化メモリ素子の例であり、相変化により抵抗が変化する材料とヒータ材料を含む記録層積層体５５を有する積層構造体５３を、Ｔ字形状部が設けられたワード線及びビット線で挟むものである。  
すなわち、第２の実施例の不揮発性記憶装置１０ｂは、図１に例示した構造に基づく構造を有する。すなわち、不揮発性記憶装置１０ｂは、ワード線／ビット線を上下のセルでシェアしたシェアードビット線／ワード線構造で積層されたメモリセルであり、整流素子５２、及び、記録層５７とヒータ（例えばバリアメタルと兼用されている）を含む積層構造体５３が、上下の配線(ビット線またはワード線)のＴ字形状部５１、６１で挟まれる構造を有する。ただし、既に説明したように、ビット線とワード線の数は任意であり、また、積み重ねる要素メモリ層の数も任意である。
【００５４】
以下、本実施例の不揮発性記憶装置１０ｂの製造方法を説明する。  
図１０は、本発明の第２の実施例に係る不揮発性記憶装置の製造方法を例示する工程順模式断面図である。  
図１１は、図１０に続く図、図１２は、図１１に続く図、図１３は図１２に続く図である。  
まず、図１０（ａ）に表したように、半導体基板２０１に、メモリ領域の周辺回路となるトランジスタ２０２、ＳＴＩ（Shallow Trench Isolation）２０３、コンタクトプラグ２０４、２０５、２０６、Ｍ０配線２０７、Ｍ１配線２０８及び絶縁層２００を公知の半導体製造技術によって形成する。
【００５５】
次に、図１０（ｂ）に表したように、メモリ素子のワード線となるタングステン膜２０９を２００ｎｍ、抵抗変化素子（記録層）となるＧｅｘＳｂｙＴｅｚ膜２１０を１０ｎｍ、ヒータとなるタンタルオキサイド膜２１１を２ｎｍ、バリアメタルとなる窒化タングステン膜２１２を１０ｎｍ、ｐｉｎダイオードとなるｎ＋／ｎ−／ｐ＋多結晶シリコン積層膜２１３、バリアメタルとなる窒化タングステン膜２１４を１０ｎｍ、ＣＭＰのストッパーとなるシリコン窒化膜２１５を５０ｎｍの厚さで形成する。
【００５６】
次に、図１０（ｃ）に表したように、これら積層膜２０９〜２１５をリソグラフィ技術及び反応性イオンエッチング技術により一括加工し、そして、一括加工された積層膜２０９〜２１５の間に層間絶縁膜２１６を埋め込み、ＣＭＰ技術で平坦化した後、シリコン窒化膜２１５を選択的にウエットエッチングまたはドライエッチングで除去して空隙２１６ａを形成する。
【００５７】
次に、図１１（ａ）に表したように、ビット線となるタングステン膜２１７を空隙２１６ａに埋め込むと共に平坦部上で２００ｎｍの厚さで形成し、さらに、バリアメタルとなる窒化タングステン膜２１８を１０ｎｍ、ｐ＋／ｎ−／ｎ＋多結晶シリコン積層膜２１９、バリアメタルとなる窒化タングステン膜２２０を１０ｎｍ、ヒータとなるタンタルオキサイド膜２２１を２ｎｍ、抵抗変化素子となるＧｅｘＳｂｙＴｅｚ膜２２２を１０ｎｍ、ＣＭＰのストッパーとなるシリコン窒化膜２２３を５０ｎｍの厚さで形成する。なお、上記のタングステン膜２１７の空隙２１６ａに埋め込まれた部分がＴ字形状となる。
【００５８】
次に、図１１（ｂ）に表したように、積層膜２１７〜２２３をリソグラフィ技術及び反応性イオンエッチング技術により一括加工し、さらに層間絶縁膜２１６及び層間絶縁膜に埋め込まれた積層膜２０９〜２１４を一括加工した後、一括加工された積層膜２１７〜２２３、２０９〜２１４の間に層間絶縁膜２２４を埋め込み、ＣＭＰ技術により平坦化する。上記の一括加工の際、タングステン膜２０９は、上部１００ｎｍ程度を一括加工することによりＴ字形状に加工する。これにより、５０ｎｍの厚さのＴ字形状部が形成される。
【００５９】
次に、図１２に表したように、シリコン窒化膜２２３を選択エッチングして空隙を形成し、ワード線となるタングステン膜２２５をこの空隙に埋め込むと共に平坦部上で２００ｎｍの厚みで形成し、抵抗変化素子となるＧｅｘＳｂｙＴｅｚ膜２２６を５ｎｍ、ヒータとなるタンタルオキサイド膜２２７を２ｎｍ、バリアメタルとなる窒化タングステン膜２２８を１０ｎｍ、ｎ＋／ｎ−／ｐ＋多結晶シリコン積層膜２２９、バリアメタルとなる窒化タングステン膜２３０を１０ｎｍ、ＣＭＰのストッパーとなるシリコン窒化膜２３１を５０ｎｍの厚さで形成した後、積層膜２２５〜２３１をリソグラフィ技術及び反応性イオンエッチング技術により一括加工し、さらに層間絶縁膜２２４及び層間絶縁膜に埋め込まれた積層膜２１７〜２２３を一括加工する。この際、タングステン膜２１７の上部１００ｎｍ程度を一括加工することによりＴ字形状に加工することができる。これにより、５０ｎｍの厚さのＴ字形状部が形成される。
【００６０】
そして、以下、同様の製造工程を繰り返して抵抗変化型メモリのセルを積層する。  
そして、図１３に表したように、６層積層された不揮発性記憶装置１０ｂが作製できる。なお、同図において、全ての膜について表示するのは煩雑になるので、ＢＬ１（２５１）、ＢＬ２（２５２）、ＢＬ３（２５３）、ＷＬ１（２５４）、ＷＬ２（２５５）、ＷＬ３（２５６）、ＷＬ４（２５７）、層間絶縁膜２３１〜２３６を表示してある。  
また、同様の方法によって、６層よりも多い不揮発性記憶装置も作製できる。
【００６１】
なお、上記と類似の方法によって、図４（ａ）、（ｂ）に例示した構造に基づく構造をそれぞれ有する、他の実施例の不揮発性記憶装置１１ｂ、１２ｂ（図示しない）も製造できる。すなわち、例えば、タングステン膜２０９、２２５に対して一括加工を実施しない場合は、ワード線側のＴ字形状部が形成されず、図４（ａ）に構造を例示した不揮発性記憶装置１１ｂが作製できる。また、例えば、シリコン窒化膜２１５、２２３、２３１を形成しない場合は、空隙が形成されないので、ビット線側のＴ字形状部が形成されず、図４（ｂ）に構造を例示した不揮発性記憶装置１２ｂが作製できる。
【００６２】
なお、例えば、タングステン膜２０９、２２５、及びシリコン窒化膜２１５、２２３、２３１を形成しない場合は、ワード線側、ビット線側の両方のＴ字形状部が形成されず、図３に例示した比較例の構成を有する比較例の不揮発性記憶装置９０ｂ（図示しない）が作製される。
【００６３】
以下、本実施形例の不揮発性記憶装置１０ｂ、１１ｂ、１２ｂ、及び、比較例の不揮発性記憶装置９０ｂの特性を説明する。これらは、図１、図４（ａ）、（ｂ）及び図３の構造に基づき、記録層としてＧｅｘＳｂｙＴｅｚ膜を用いたものである。
【００６４】
表２は、これらの不揮発性記憶装置の書き込み速度、消去速度、書き込み電流、消去電流を例示している。  
【表２】
2009283486.tif 000004
表２に表したように、本実施形態に係る不揮発性記憶装置１０ｂ、１１ｂ、１２ｂは、いずれも比較例の不揮発性記憶装置９０ｂに比べて、書き込み速度と消去速度が速く、そして、書き込み電流と消去電流が小さい。
【００６５】
これは、例えば、消去動作の際に、比較例の構造では抵抗変化素子で発生するジュール熱がビット線やワード線の配線を介して放熱されてしまい効率が低いのに対し、本実施例に係る不揮発性記憶装置１０ｂ、１１ｂ、１２ｂでは、ワード線やビット線に設けられたＴ字形状部５１、６１によって、これらの配線がヒートシンクになることを防ぐことができるためである。  
そして、特に、ワード線５０とビット線６０の両方にＴ字形状部５１、６１を設けた不揮発性記憶装置１０ｂは、書き込み速度と消去速度が最も速く、そして、書き込み電流と消去電流が最も小さい。
【００６６】
このように、本実施例に係る不揮発性記憶装置及びその製造方法によれば、動作電流を低減し、高速動作を実現する不揮発性記憶装置及びその製造方法が提供される。
【００６７】
なお、本実施例では抵抗変化素子（記録層５７）には、ＧＳＴ膜を用いたが、本発明はこれには限定されない。すなわち、本実施例に係る不揮発性記憶装置の記録層５７には、両端に印加された電圧で発生するジュール熱により、その抵抗状態が変わる物質の全てを用いることができる。記録層５７には、例えば、カルコゲナイド系のＧＳＴにドーピングを施したＮドープトＧＳＴ、ＯドープトＧＳＴ、ＧｅｘＳｂｙ、ＩｎｘＧｅｙＴｅｚ等を用いることができる。
【００６８】
また、本実施例ではヒータにはタンタルオキサイドを用いたが、本発明はこれには限定されない。すなわち、本実施形態に係る不揮発性記憶装置のヒータには、ニオブオキサイド、チタニア等を用いることも可能であり、また、ヒータを用いないことも可能であり、また、ヒータがバリアメタルを兼用することもできる。
【００６９】
また、本実施例では電極には窒化タングステンを用いたが、本発明は、これには限定されない。すなわち、本実施形態に係る不揮発性記憶装置の電極は、上記ヒータと反応して可変抵抗性を損なわない材料、例えば窒化チタン、窒化チタンアルミニウム、窒化タンタル、窒化チタンシリサイド、タンタルカーバイド、チタンシリサイド、タングステンシリサイド、コバルトシリサイド、ニッケルシリサイド、コバルトシリサイド、ニッケル白金シリサイド、白金、ルテニウム、白金ロジウム、イリジウム等を用いることが可能である。
【００７０】
また、整流素子としては、シリコン、ゲルマニウム等の半導体以外にＮｉＯ、ＴｉＯ、ＣｕＯ、ＩｎＺｎＯ等の金属酸化物半導体を用いることも可能である。
【００７１】
なお、以上、６種の実施例（不揮発性記憶装置１０ａ、１１ａ、１２ａ、１０ｂ、１１ｂ、１２ｂ）について説明したが、本発明の実施方法はこれに留まるものではなく、実施例中にも示された材料と構造を適宜組み合わせて使用することが可能であり、その場合においても本発明で期待される効果、すなわち抵抗変化部で発生するジュール熱の放散を抑制して書き込み消去特性を改善することが可能になり、動作電流を低減し、高速動作を実現する不揮発性記憶装置及びその製造方法が提供される。
【００７２】
（第２の実施の形態）
以下、本発明の第２の実施形態に係る不揮発性記憶装置の製造方法について説明する。  本実施形態に係る不揮発性記憶装置の製造方法は、第１の方向（例えばワード線方向）に延在して設けられた第１の電極（例えばワード線５０）と、第１の方向に対して非平行、すなわち交差する第２の方向（例えばビット線方向）に延在して設けられた第２の電極（例えばビット線６０）と、第１の電極と第２の電極との間に設けられ、記録層を含む積層構造体と、を有する要素メモリ層を複数積み重ねた不揮発性記憶装置の製造方法である。そして、本実施形態に係る不揮発性記憶装置の製造方法は、ワード線５０やビット線６０に設けられるＴ字形状部を有する不揮発性記憶装置の製造方法であり、Ｔ字形状部の形成方法について以下に詳しく説明する。これ以外については、公知の方法を用いることができる。
【００７３】
図１４は、本発明の第２の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。  
図１４に表したように、本発明の第２の実施形態に係る不揮発性記憶装置の製造方法においては、まず、基板上に第１の電極となる第１の導電膜、記録層となる記録層膜、及び、第２の電極の一部となる第２の導電膜を形成し、第１の導電膜、記録層膜及び第２の導電膜を第１の方向に延在する帯状に加工する（ステップＳ１１０）。  
基板としては、例えば、図５（ａ）に例示した、メモリ領域の周辺回路となるトランジスタ１０２、ＳＴＩ（Shallow Trench Isolation）１０３、コンタクトプラグ１０４、１０５、１０６、Ｍ０配線１０７、Ｍ１配線１０８が設けられた半導体基板１０１を用いることができる。  
そして、図５（ｂ）に表したように、半導体基板１０１の上に、第１の導電膜としてワード線となるタングステン膜１０９、記録層膜としてＴｉドープＮｉＯｘ膜１１１、第２の導電膜としてタングステン膜１１５を形成する。なお、この時、図５（ｂ）に関して説明したように、上記以外の各種の膜を形成することができる。  
そして、例えば、図５（ｃ）に表したように、タングステン膜１０９、ＴｉドープＮｉＯｘ膜１１１及びタングステン膜１１５（及び上記以外の膜）を、第１の電極の延在方向（ワード線方向、すなわち第１の方向）に帯状に加工する。
【００７４】
そして、この帯状に加工された第１の導電膜、記録層膜及び第２の導電膜の間に、層間絶縁膜を埋め込む（ステップＳ１２０)。すなわち、帯状に加工されたこれらの膜の間に層間絶縁膜を形成した後、平坦化する。例えば、図６（ａ）に表したように、層間絶縁膜１１６を形成し、平坦化する。
【００７５】
そして、層間絶縁膜が埋め込まれた第１の導電膜、記録層膜及び第２の導電膜、並びに層間絶縁膜の上に、第２の電極の別の一部となる第３の導電膜を形成する（ステップＳ１３０）。すなわち、図６（ｂ）に表したように、第３の導電膜として、ビット線となるタングステン膜１１７を形成する。なお、この上に次の要素メモリ層となる各種の膜を積層しても良い。
【００７６】
そして、記録層膜、第２の導電膜、層間絶縁膜及び第３の導電膜を、第２の方向に延在する帯状に一括加工する（ステップＳ１４０）。すなわち、図７（ａ）に表したように、記録層膜（例えばＴｉドープＮｉＯｘ膜）、第２の導電膜（例えばタングステン膜１１５）、層間絶縁膜（例えば層間絶縁膜１１６）及び第３の導電膜（例えばタングステン膜１１７）を、第２の方向（ビット線方向）に延在する帯状に一括加工する。  
これにより、ビット線となるタングステン膜１１７に、タングステン膜１１５からなるＴ字形状部が形成できる。  
すなわち、図４（ａ）に例示した、ビット線６０にＴ字形状部６１が設けられた本発明の実施形態に係る不揮発性記憶装置１１が形成できる。
【００７７】
そして、同様にして、上記の工程を繰り返すことにより、ビット線６０にＴ字形状部６１が設けられた要素メモリ層を複数積み重ねた不揮発性記憶装置が形成できる。
【００７８】
このように、本実施形態に係る不揮発性記憶装置の製造方法によれば、動作電流を低減し、高速動作を実現する不揮発性記憶装置の製造方法が提供される。
【００７９】
（第３の実施の形態）
本実施形態に係る不揮発性記憶装置の製造方法では、上記の第２の実施形態と異なる方法で、Ｔ字形状部を形成する。このＴ字形状部の形成方法について、以下に詳しく説明する。これ以外については、公知の方法を用いることができる。
【００８０】
図１５は、本発明の第３の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。  
図１５に表したように、本発明の第３の実施形態に係る不揮発性記憶装置の製造方法においては、まず、基板上に第１の電極となる第１の導電膜、及び、記録層となる記録層膜を形成し、第１の導電膜及び記録層膜を第１の方向に延在する帯状に加工する（ステップＳ２１０）。  
基板としては、例えば、図５（ａ）に例示した半導体基板１０１を用いることができる。  
そして、図５（ｂ）に表したように、半導体基板１０１の上に、第１の導電膜としてタングステン膜１０９、記録層膜としてＴｉドープＮｉＯｘ膜１１１を形成する。なお、この時、図５（ｂ）に関して説明したように、上記以外の各種の膜を形成することができる。そして、これらの膜を、第１の電極の延在方向（ワード線方向）に帯状に加工する。
【００８１】
そして、この帯状に加工された第１の導電膜及び記録層膜の間に、層間絶縁膜を埋め込む（ステップＳ２２０）。すなわち、この帯状に加工された第１の導電膜及び記録層膜の間に、層間絶縁膜を形成し、平坦化する。例えば、図６（ａ）に表したように、層間絶縁膜１１６を形成し、平坦化する。
【００８２】
そして、第１の導電膜の記録層側の一部、記録層膜、及び、層間絶縁膜を、第２の方向に延在する帯状に一括加工する（ステップＳ２３０）。すなわち、図７（ａ）に例示したように、タングステン膜１０９（第１の導電膜）の記録層膜１１１側の一部と、記録層膜１１１及び層間絶縁膜１１６を第２の方向（ビット線方向）に一括加工する。  
なお、この時、図７（ａ）に例示したように、積層膜１１７〜１２３及び、積層膜１１０〜１１５及びタングステン膜１０９の一部を一括加工することができる。すなわち、第１の導電膜の記録層側の一部、記録層膜、及び、層間絶縁膜と一緒に、少なくとも、第２の電極となる第２の導電膜を、第２の方向に延在する帯状に一括加工することができる。
【００８３】
これにより、ワード線となるタングステン膜１０９にＴ字形状部が形成できる。  
すなわち、図４（ｂ）に例示した、ワード線５０にＴ字形状部５１が設けられた本発明の実施形態に係る不揮発性記憶装置１２が形成できる。
【００８４】
そして、同様にして、上記の工程を繰り返すことにより、ワード線５０にＴ字形状部５１が設けられた要素メモリ層を複数重ねた不揮発性記憶装置が形成できる。
【００８５】
このように、本実施形態に係る不揮発性記憶装置の製造方法によれば、動作電流を低減し、高速動作を実現する不揮発性記憶装置の製造方法が提供される。
【００８６】
以上のように、第２、第３の実施形態に係る不揮発性記憶装置の製造方法によって、それぞれワード線とビット線のそれぞれにＴ字形状を設けることができるが、既に図５〜図９に例示したように、第２、第３の実施形態に係る不揮発性記憶装置の製造方法を組み合わせることによって、ワード線とビット線の両方にＴ字形状を設けることができる。
【００８７】
すなわち、本発明の実施形態に係る不揮発性記憶装置の製造方法は、第１の方向に延在して設けられた第１の電極と、前記第１の方向に対して非平行、すなわち交差する第２の方向に延在して設けられた第２の電極と、前記第１の電極と前記第２の電極との間に設けられ、記録層を含む積層構造体と、を有する要素メモリ層を複数積み重ねた不揮発性記憶装置の製造方法であって、基板上に前記第１の電極となる第１の導電膜、前記記録層となる記録層膜、及び、前記第２の電極の一部となる第２の導電膜を形成し、前記第１の導電膜、前記記録層膜及び前記第２の導電膜を前記第１の方向に延在する帯状に加工する工程と、前記帯状に加工された前記第１の導電膜、前記記録層膜及び前記第２の導電膜の間に、層間絶縁膜を埋め込む工程と、前記層間絶縁膜が埋め込まれた前記第１の導電膜、前記記録層膜及び前記第２の導電膜、並びに前記層間絶縁膜の上に、前記第２の電極の別の一部となる第３の導電膜を形成する工程と、前記第１の導電膜の前記記録層側の一部、前記記録層膜、前記第２の導電膜及び前記層間絶縁膜を、前記第２の方向に延在する帯状に一括加工する工程と、を備えることができる。
【００８８】
（第４の実施の形態）
本実施形態に係る不揮発性記憶装置の製造方法では、さらに異なる方法で、Ｔ字形状部を形成する。このＴ字形状部の形成方法について、以下に詳しく説明する。これ以外については、公知の方法を用いることができる。
【００８９】
図１６は、本発明の第４の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。  
図１６に表したように、本発明の第４の実施形態に係る不揮発性記憶装置の製造方法においては、まず、基板上に第１の電極となる第１の導電膜、記録層となる記録層膜、及び、犠牲層を形成し、第１の導電膜、記録層膜及び犠牲層を第１の方向に延在する帯状に加工する（ステップＳ３１０）。
【００９０】
基板としては、例えば、図１０（ａ）に例示した半導体基板２０１を用いることができる。そして、図１０（ｂ）に表したように、半導体基板２０１の上に、第１の導電膜としてタングステン膜２０９、記録層膜としてＧｅｘＳｂｙＴｅｚ膜２１０、犠牲層としてシリコン窒化膜２１５を形成し、これらの膜を、第１の電極の延在方向（第１の方向、例えばワード線方向）に帯状に加工する。なお、図１０（ｂ）に例示したように、積層膜２０９〜２１５を積層しても良い。
【００９１】
そして、帯状に加工された第１の導電膜、記録層膜及び犠牲層の間に層間絶縁膜を埋め込む（ステップＳ３２０）。すなわち、帯状に加工された第１の導電膜、記録層膜及び犠牲層の間に層間絶縁膜を形成した後、平坦化する。例えば、層間絶縁膜として、図１０（ｃ）に例示した層間絶縁膜２１６を用いることができる。
【００９２】
そして、犠牲層を除去して空隙を形成する（ステップＳ３３０）。例えば、図１０（ｃ）に例示した空隙２１６ａを形成する。
【００９３】
そして、層間絶縁膜で埋め込まれた第１の導電膜及び記録層膜、並びに層間絶縁膜の上を覆いつつ、空隙２１６ａを埋め込むように、第２の電極となる第２の導電膜（例えば図１１（ａ）に例示したタングステン膜２１７）を形成する（ステップＳ３４０）。
【００９４】
そして、記録層膜、層間絶縁膜及び第２の導電膜を、第２の方向（例えばビット線方向）に延在する帯状に一括加工する（ステップＳ３５０）。この時、図１１（ｂ）に例示したように、積層膜２０９〜２１４と同時に、積層膜２１７〜２２３を一括加工しても良い。
【００９５】
これにより、ビット線となるタングステン膜２１７に、Ｔ字形状部が形成できる。  
すなわち、図４（ａ）に例示した、ビット線６０にＴ字形状部６１が設けられた本発明の実施形態に係る不揮発性記憶装置１１が形成できる。
【００９６】
そして、同様にして、上記の工程を繰り返すことにより、ビット線６０にＴ字形状部６１が設けられた要素メモリ層５４を複数重ねた不揮発性記憶装置が形成できる。
【００９７】
このように、本実施形態に係る不揮発性記憶装置の製造方法によれば、動作電流を低減し、高速動作を実現する不揮発性記憶装置の製造方法が提供される。
【００９８】
なお、図１０〜１３では、相変化型の記録層を用いた例を示したが、第１の実施例に関して説明した抵抗変化型の記録層となる材料を用いても良い。
【００９９】
また、図１０〜１３に例示したように、本実施形態に係る不揮発性記憶装置の製造方法と、上記の第３の実施形態に係る不揮発性記憶装置の製造方法とを同時に、組み合わせて実施することができる。  
すなわち、本発明の実施形態に係る不揮発性記憶装置の製造方法は、第１の方向に延在して設けられた第１の電極と、前記第１の方向に対して非平行、すなわち交差する第２の方向に延在して設けられた第２の電極と、前記第１の電極と前記第２の電極との間に設けられ、記録層を含む積層構造体を有する要素メモリ層を複数積み重ねた不揮発性記憶装置の製造方法であって、基板上に前記第１の電極となる第１の導電膜、前記記録層となる記録層膜、及び、犠牲層を形成し、前記第１の導電膜、前記記録層膜及び前記犠牲層を前記第１の方向に延在する帯状に加工する工程と、前記帯状に加工された前記第１の導電膜、前記記録層膜及び前記犠牲層の間に層間絶縁膜を埋め込む工程と、前記犠牲層を除去して空隙を形成する工程と、前記層間絶縁膜が埋め込まれた前記第１の導電膜及び前記記録層膜、並びに前記層間絶縁膜の上を覆いつつ、前記空隙を埋め込むように、前記第２の電極となる第２の導電膜を形成する工程と、前記第１の導電膜の前記記録層側の一部、前記記録層膜、前記層間絶縁膜及び前記第２の導電膜を、前記第２の方向に延在する帯状に一括加工する工程を備えることができる。  
この方法によっても、動作電流を低減し、高速動作を実現する不揮発性記憶装置の製造方法が提供される。
【０１００】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、不揮発性記憶装置及びその製造方法を構成する各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。  
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０１０１】
その他、本発明の実施の形態として上述した不揮発性記憶装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性記憶装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１０２】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【図面の簡単な説明】
【０１０３】
【図１】本発明の第１の実施形態に係る不揮発性記憶装置の要部の構造を例示する模式的斜視図である。
【図２】（ａ）、（ｂ）は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する、それぞれ、回路図及び模式的斜視図である。
【図３】比較例不揮発性記憶装置の要部の構造を例示する模式的斜視図である。
【図４】本発明の第１の実施形態に係る別の不揮発性記憶装置の要部の構造を例示する模式的斜視図である。
【図５】本発明の第１の実施例に係る不揮発性記憶装置の製造方法を例示する工程順模式断面図である。
【図６】図５に続く図である。
【図７】図６に続く図である。
【図８】図７に続く図である。
【図９】図８に続く図である。
【図１０】本発明の第２の実施例に係る不揮発性記憶装置の製造方法を例示する工程順模式断面図である。
【図１１】図１０に続く図である。
【図１２】図１１に続く図である。
【図１３】図１２に続く図である。
【図１４】本発明の第２の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。
【図１５】本発明の第３の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。
【図１６】本発明の第４の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。
【符号の説明】
【０１０４】
１０、１０ａ、１０ｂ、１１、１１ａ、１１ｂ、１２、１２ａ、１２ｂ、９０、９０ａ、９０ｂ  不揮発性記憶装置
５０  ワード線（第１の電極）
５１、６１  突出部（Ｔ字形状部）
５２  整流素子（ダイオード）
５３  積層構造体
５４  要素メモリ層
５５  記録層積層体
５６  第１のバリアメタル
５７  記録層
５８  第２のバリアメタル
６０  ビット線（第２の電極）
１００、２００  絶縁層
１０１、２０１  半導体基板
１０２、２０２  トランジスタ
１０３、２０３  ＳＴＩ
１０４〜１０６、２０４〜２０６  コンタクトプラグ
１０７、２０７  Ｍ０配線
１０８、２０８  Ｍ１配線
１０９、１１５、１１７、１２３、１２５、１３１、２０９、２１７、２２５  タングステン膜
１１３、１２９、２１３、２２９  ｎ＋／ｎ−／ｐ＋多結晶シリコン積層膜
１１９、２１９  ｐ＋／ｎ−／ｎ＋多結晶シリコン積層膜
２１５、２２３、２３１  シリコン窒化膜
２１０、２２２、２２６  ＧｅｘＳｂｙＴｅｚ膜
１１４、１１８、１３０、２１２、２１４、２１８、２２０、２２８、２３０  窒化タングステン膜
１１１、１２１、１２７  ＴｉドープＮｉＯｘ膜
１１６、１２４、１３７〜１４０、２１６、２２４、２３１〜２３６  層間絶縁膜
１１０、１１２、１２０、１２２、１２６、１２８  窒化チタン膜
１３２、１３３、２５１〜２５３  ビット線
１３４〜１３６、２５４〜２５７  ワード線
２１１、２２１、２２７  タンタルオキサイド
２１６ａ  空隙
【図１】
2009283486.tif 000005
【図２】
2009283486.tif 000006
【図３】
2009283486.tif 000007
【図４】
2009283486.tif 000008
【図５】
2009283486.tif 000009
【図６】
2009283486.tif 000010
【図７】
2009283486.tif 000011
【図８】
2009283486.tif 000012
【図９】
2009283486.tif 000013
【図１０】
2009283486.tif 000014
【図１１】
2009283486.tif 000015
【図１２】
2009283486.tif 000016
【図１３】
2009283486.tif 000017
【図１４】
2009283486.tif 000018
【図１５】
2009283486.tif 000019
【図１６】
2009283486.tif 000020