(57)【要約】【課題】  音声信号の音量や音質をマイクロコンピュータの制御を必要とせずに調整する。【解決手段】  スイッチが操作されている期間、所定周波数のクロックを通過させるゲート回路と、前記ゲート回路を通過した前記クロックをカウントするカウンタと、前記カウンタのカウント値に応じて、音声信号の音量レベルを調整する音量調整回路と、を備える。【選択図】図１
2009284083.tif 000002
【特許請求の範囲】
【請求項１】
スイッチが操作されている期間、所定周波数のクロックを通過させるゲート回路と、
前記ゲート回路を通過した前記クロックをカウントするカウンタと、
前記カウンタのカウント値に応じて、音声信号の音量レベルを調整する音量調整回路と、
を備えることを特徴とする音声信号処理回路。
【請求項２】
第１スイッチが操作されている期間、所定周波数の第１クロックを通過させる第１ゲート回路と、
第２スイッチが操作されている期間、所定周波数の第２クロックを通過させる第２ゲート回路と、
前記第１ゲート回路を通過した前記第１クロックをカウントアップするアップカウンタと、
前記第２ゲート回路を通過した前記第２クロックをカウントダウンするダウンカウンタと、
前記アップカウンタのカウント値又は前記ダウンカウンタのカウント値に応じて、音声信号の音量レベルを調整する音量調整回路と、
を備えることを特徴とする音声信号処理回路。
【請求項３】
音声信号の音質を調整する第１音質調整回路と、
前記音声信号の音質を前記第１音質調整回路とは異なる音質に調整する第２音質調整回路と、
前記第１及び第２音質調整回路に選択的に前記音声信号を入力する選択回路と、
スイッチが操作された状態を検出する第１検出回路と、
前記音声信号が所定の直流レベルとなるタイミングを検出する第２検出回路と、
前記第１検出回路が前記状態を検出する都度、前記選択回路が前記第１及び第２音質調整回路に対する選択を前記タイミングで行うように制御する選択制御回路と、
を備えることを特徴とする音声信号処理回路。
【請求項４】
前記第１検出回路は、前記スイッチが操作される都度、パルスを発生するパルス発生回路であり、
前記選択制御回路は、前記パルスに基づいて、前記選択回路が前記第１及び第２音質調整回路に対する選択を前記タイミングで行うように制御する、
ことを特徴とする請求項３に記載の音声信号処理回路。
【請求項５】
前記第２検出回路は、前記音声信号と所定の直流レベルとを比較し、前記音声信号が所定の直流レベルとなるときを前記タイミングとして検出するコンパレータである、
ことを特徴とする請求項３又は４に記載の音声信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、音声信号処理回路に関する。
【背景技術】
【０００２】
近年、音量調整回路や、トーンコントロール回路等の音質調整回路を含む音声信号処理回路を備えたオーディオ機器が知られている。
【０００３】
音量調整回路とは、音声信号の出力レベルを電子的に切り替えて出力する回路である。音量調整回路は、例えば、複数の抵抗と複数のスイッチ素子とを組み合わせて構成される。そして、マイクロコンピュータの制御に応じてスイッチ素子のオンオフを切り替えることによって、抵抗の分圧比を変化させ、音声信号の減衰量を多段階に変化させる（特許文献１を参照）。
【０００４】
また、音質調整回路とは、音声信号の高音域及び低音域をそれぞれ増強又は減衰させて出力する回路である。音質調整回路は、例えば、複数のフィルタ回路と複数のスイッチ素子とを組み合わせて構成される。そして、マイクロコンピュータの制御に応じてスイッチ素子のオンオフを切り替えることによって、フィルタ回路の動作・非動作を切り替え、音声信号の周波数特性を変化させる（特許文献２を参照）。
【特許文献１】特開平６−２３２６６２
【特許文献２】特開平１１−２０５０６０
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前述の構成からなる、音量調整回路、音質調整回路を含む音声信号処理回路においては、音声信号に対する各種の処理がマイクロコンピュータからの制御データに基づいて行われる。よって、前述の音声信号処理回路を制御するためにはマイクロコンピュータが不可欠となる。しかし、前述の音声信号処理回路を制御するためのマイクロコンピュータをオーディオ機器に備えることは、オーディオ機器の低コスト化を妨げる要因となる。
【課題を解決するための手段】
【０００６】
前述した課題を解決する主たる発明は、音声信号処理回路であって、スイッチが操作されている期間、所定周波数のクロックを通過させるゲート回路と、前記ゲート回路を通過した前記クロックをカウントするカウンタと、前記カウンタのカウント値に応じて、音声信号の音量レベルを調整する音量調整回路と、を備える。
【０００７】
本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。
【発明の効果】
【０００８】
本発明によれば、音声信号の音量や音質をマイクロコンピュータの制御を必要とせずに調整することができる。
【発明を実施するための最良の形態】
【０００９】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【００１０】
＝＝＝第１実施形態＝＝＝
＜＜音量制御回路の構成＞＞
本実施形態に係る音声信号処理回路３００を含む音量制御回路１００の構成について、図１を参照して説明する。  
図１における音量制御回路１００は、端子２１０〜２４０と、スイッチ２００、２０１と、集積回路として構成される音声信号処理回路３００と、を含んで構成される。端子２１０は、音声信号処理回路３００に音声信号を入力するための端子である。端子２２０、２３０は、各々、音声信号処理回路３００にスイッチ２００、２０１の操作に応じた電圧を印加するための端子である。端子２４０は、音声信号処理回路３００から音声信号を出力するための端子である。スイッチ２００は、一端が接地され、他端が端子２２０に接続され、音声信号の音量を上げる場合にユーザ等によって操作される。スイッチ２０１は、一端が接地され、他端が端子２３０に接続され、音声信号の音量を下げる場合にユーザ等によって操作される。尚、スイッチ２００、２０１は、例えば自己復帰型の押しボタンスイッチ等から構成される。また、スイッチ２００、２０１のオンとは、それぞれ、スイッチ２００、２０１の両端が閉じた状態をいう。スイッチ２００、２０１のオフとは、それぞれ、スイッチ２００、２０１の両端が開いた状態をいう。よって、スイッチ２００、２０１がオンされると、それぞれ、端子２２０、２３０の電位は接地のレベルとなる。一方、スイッチ２００、２０１がオフされると、それぞれ、端子２２０、２３０の電位は不定となる。音声信号処理回路３００は、音声信号の音量を、スイッチ２００、２０１の操作に応じて調整して出力する。
【００１１】
＜＜音声信号処理回路の構成＞＞
以下、本実施形態に係る音声信号処理回路３００の構成について詳述する。  
音声信号処理回路３００は、ヒステリシスアンプ３０１、３０２と、プルアップ抵抗３０３、３０４と、インバータ回路３０５、３０６と、ＡＮＤ回路３０７、３０８（ゲート回路）と、クロック発生回路３２０と、ラッチ回路３０９、３１０と、アップカウンタ３１１と、ダウンカウンタ３１２と、増幅回路３１３と、音量調整回路３３０と、を含んで構成される。
【００１２】
クロック発生回路３２０は、発振回路３２１、分周回路３２２を含んで構成される。発振回路３２１は、所定周波数の発振クロックを出力する。分周回路３２２は、発振クロックを所定分周した分周クロックを出力する。
【００１３】
ヒステリシスアンプ３０１、３０２は、各々、ヒステリシス特性を有し、スイッチ２００、２０１の操作によって発生するチャタリングの影響を防止する。また、ヒステリシスアンプ３０１、３０２の出力電位は、各々、スイッチ２００、２０１がオンするときに接地のレベルとなる。尚、ヒステリシスアンプ３０１、３０２の出力と接地の間には、各々、例えば、不図示のオープンドレイン型のトランジスタＴｒａ、Ｔｒｂが介在する。よって、スイッチ２００、２０１が、各々、オンし、ヒステリシスアンプ３０１、３０２の入力電位が接地のレベルとなることに基づいて、トランジスタＴｒａ、Ｔｒｂがオンし、ヒステリシスアンプ３０１、３０２の出力電位は接地のレベルとなる。また、スイッチ２００がオフするとき、ヒステリシスアンプ３０１、３０２の入力電位が、各々、不定となることに基づいて、トランジスタＴｒａ、Ｔｒｂがオフし、ヒステリシスアンプ３０１、３０２の出力電位は、一端に電圧Ｖｄｄが印加されるプルアップ抵抗３０３、３０４によって略電圧Ｖｄｄとなる。
【００１４】
インバータ回路３０５は、ヒステリシスアンプ３０１の出力電位を反転及び二値化し、第１信号Ｓ１を出力する。インバータ回路３０６は、ヒステリシスアンプ３０２の出力電位を反転及び二値化し、第２信号Ｓ２を出力する。尚、インバータ回路３０５、３０６は、各々、スイッチ２００、２０１がオンされ、ヒステリシスアンプ３０１、３０２の出力電位が接地のレベルとなるとき、ハイレベルの第１信号Ｓ１、第２信号Ｓ２を出力する。一方、インバータ回路３０５、３０６は、各々、スイッチ２００、２０１がオフされ、ヒステリシスアンプ３０１、３０２の出力電位が略電圧Ｖｄｄとなるとき、ローレベルとなる第１信号Ｓ１、第２信号Ｓ２を出力する。
【００１５】
ＡＮＤ回路３０７（第１ゲート回路）は、第１信号Ｓ１と分周クロックとの論理積である第３信号Ｓ３を出力する。よって、第３信号Ｓ３は、スイッチ２００がオンされ、第１信号Ｓ１がハイレベルとなるとき、分周クロックと等しい周波数のクロックとなる。また、第３信号Ｓ３は、スイッチ２００がオフされ、第１信号Ｓ１がローレベルとなるとき、ローレベルとなる。ＡＮＤ回路３０８（第２ゲート回路）は、第２信号Ｓ２と分周クロックの論理積である、第４信号Ｓ４を出力する。よって、第４信号Ｓ４は、スイッチ２０１がオンされ、第２信号Ｓ２がハイレベルとなるとき、分周クロックと等しい周波数のクロックとなる。また、第４信号Ｓ４は、スイッチ２０１がオフされ、第２信号Ｓ２がローレベルとなるとき、ローレベルとなる。
【００１６】
ラッチ回路３０９は、第１信号Ｓ１の立下りが入力されることを契機に、アップカウンタ３１１のカウント値を保持してダウンカウンタ３１２に供給する。ラッチ回路３１０は、第２信号Ｓ２の立下りが入力されることを契機にダウンカウンタ３１２のカウント値を保持してアップカウンタ３１１に供給する。
【００１７】
アップカウンタ３１１は、第３信号Ｓ３のクロックが入力されるごとに、ラッチ回路３０９から供給されるカウント値をインクリメントする。ダウンカウンタ３１２は、第４信号Ｓ４のクロックが入力されるごとに、ラッチ回路３１０から供給されるカウント値をデクリメントする。  
増幅回路３１３は、端子２１０から入力された音声信号を増幅する。
【００１８】
音量調整回路３３０は、制御回路３３１、アッテネート回路３３２を含んで構成される。制御回路３３１は、アップカウンタ３１１又はダウンカウンタ３１２のカウント値に応じた音量制御信号Ｓｖを出力する。アッテネート回路３３２は、音声信号の音量を音量制御信号Ｓｖに応じて減衰させて出力する。ここで、アッテネート回路３３２の構成について、図２を参照して説明する。
【００１９】
図２において、アッテネート回路３３２は、ラダー抵抗３３３と、スイッチ部３３５を含んで構成される。ラダー抵抗３３３は、増幅回路３１３の出力ライン３１４と、接地の間に直列に接続される複数の抵抗１乃至ｎからなる。スイッチ部３３５は、複数のスイッチＳＷ１乃至ＳＷｎからなる。スイッチＳＷ１は、例えば、出力ライン３１４に接続される抵抗１の接続点と、アッテネート回路３３２の出力ライン３１５との間に設けられる。また、スイッチＳＷ２乃至ＳＷｎは、例えば、直列に接続された複数の抵抗１乃至ｎの各抵抗間の接続点と、出力ライン３１５との間にそれぞれ設けられる。また、スイッチＳＷ１乃至ＳＷｎは音量制御信号Ｓｖに応じてオン又はオフがそれぞれ切り替えられる。音量制御信号Ｓｖに応じたスイッチＳＷ１乃至ＳＷｎのオン又はオフによって、ラダー抵抗３３３の分圧比が定められる。よって、アッテネート回路３３２は、音量制御信号Ｓｖに応じて定められた分圧比によって音声信号を減衰して出力する。
【００２０】
＜＜音声信号処理回路の動作＞＞
以下、本実施形態に係る音声信号処理回路３００の動作について説明する。尚、説明の便宜上、初期状態における音量制御回路１００のスイッチ２００、２０１はオフされており、第１信号Ｓ１、第２信号Ｓ２、第３信号Ｓ３、第４信号Ｓ４はそれぞれローレベルであることとする。また、例えば、音声信号処理回路３００の電源投入時にアップカウンタ３１１及びダウンカウンタ３１２のカウント値は、初期値（例えば、「０」）にリセットされる。よって、初期値に応じた音量制御信号Ｓｖ（以下、音量制御信号Ｓｖ０と称する）が制御回路３３１から出力される。そして、アッテネート回路３３２の中のスイッチＳＷ１乃至ＳＷｎの何れかが、音量制御信号Ｓｖ０に応じてオン又はオフする。
【００２１】
端子２１０を介して入力される音声信号は、増幅回路３１３によって増幅され、アッテネート回路３３２へ入力される。アッテネート回路３３２に入力された音声信号は、音量制御信号Ｓｖ０に応じた音量まで減衰された後、端子２４０から出力される。
【００２２】
次に、スイッチ２００がオンされる場合、スイッチ２００がオンとなる期間、第１信号Ｓ１はハイレベルとなる。第１信号Ｓ１がハイレベルとなることによって、第３信号Ｓ３は、分周クロックに等しい周波数のクロックとなる。第３信号Ｓ３のクロックごとに、アップカウンタ３１１のカウント値は初期値からインクリメントされる。アップカウンタ３１１によるカウント値のインクリメントに応じて制御回路３３１から出力される音量制御信号Ｓｖが変化する。音量制御信号Ｓｖの変化に応じてアッテネート回路３３２のスイッチＳＷ１乃至ＳＷｎのオン又はオフがそれぞれ切り替えられる。尚、例えば、アッテネート回路３３２は、アップカウンタ３１１のカウント値がインクリメントされるごとに、音量制御信号Ｓｖによって、抵抗１乃至ｎからなる直列抵抗の抵抗値が増大するようにスイッチＳＷ１乃至ＳＷｎを選択的にオン又はオフしていく。よって、スイッチ２００がオンされている期間は、アップカウンタ３１１のカウント値はインクリメントされて、音声信号の減衰量は減少するため、端子２４０から出力される音声信号（以下、出力音声信号と称する）の音量は増大していく。
【００２３】
スイッチ２００がオフされると、第１信号Ｓ１はローレベルとなる。第１信号Ｓ１がローレベルとなると、第３信号Ｓ３もローレベルとなり、アップカウンタ３１１によるカウント値のインクリメントが停止する。よって、音量制御信号Ｓｖの変化が停止し、アッテネート回路３３２のスイッチＳＷ１乃至ＳＷｎのオン又はオフの切り替えも停止する。よって、出力音声信号はスイッチ２００がオフされたときのアップカウンタ３１１のカウント値（以下、第１カウント値と称する）に応じた音量となる。また、第１信号Ｓ１の立下りによってラッチ回路３０９は、アップカウンタ３１１の第１カウント値を保持し、ダウンカウンタ３１２に供給する。
【００２４】
次に、スイッチ２０１がオンされる場合、スイッチ２０１がオンとなる期間、第２信号Ｓ２はハイレベルとなる。第２信号Ｓ２がハイレベルとなることによって、第４信号Ｓ４は、分周クロックに等しい周波数のクロックとなる。第４信号Ｓ４のクロックごとに、ダウンカウンタ３１２のカウント値は第１カウント値からデクリメントされる。カウント値のデクリメントに応じて制御回路３３１から出力される音量制御信号Ｓｖが変化する。尚、例えば、アッテネート回路３３２は、ダウンカウンタ３１２のカウント値がデクリメントされるごとに、音量制御信号Ｓｖによって、抵抗１乃至ｎからなる直列抵抗の抵抗値が減少するようにスイッチＳＷ１乃至ＳＷｎを選択的にオン又はオフしていく。よって、スイッチ２０１がオンされている期間は、ダウンカウンタ３１２のカウント値がデクリメントされ、音声信号の減衰量は増加するため、出力音声信号の音量は減少していく。
【００２５】
スイッチ２０１がオフされると、第２信号Ｓ２はローレベルとなる。第２信号Ｓ２がローレベルとなると、第４信号Ｓ４もローレベルとなり、ダウンカウンタ３１２によるカウント値のデクリメントが停止する。よって、出力音声信号はスイッチ２０１がオフとなったときのダウンカウンタ３１２のカウント値（以下、第２カウント値と称する）に応じた音量となる。また、第２信号Ｓ２の立下りによって、ラッチ回路３１０はダウンカウンタ３１２の第２カウント値を保持し、アップカウンタ３１１に供給する。よって、アップカウンタ３１１又はダウンカウンタ３１２は、スイッチ２００又は２０１がオフされてから、次にスイッチ２００又は２０１がオンされると、スイッチ２００又は２０１がオフされたときのカウント値からインクリメント又はデクリメントを開始する。  
以降、出力音声信号の音量は、スイッチ２００及び２０１のオン又はオフに応じて調整される。
【００２６】
以上より、本実施形態に係る音声信号処理回路３００は、スイッチ２００又は２０１がオンされている期間のみ、出力音声信号の音量を増大又は減少させる。よって、本実施形態に係る音声信号処理回路３００は、マイクロコンピュータの制御によらず、スイッチ２００及び２０１の操作に応じて音声信号の音量を調整することができる。
【００２７】
＝＝＝第２実施形態＝＝＝
＜＜音質切替回路の構成＞＞
本実施形態に係る音声信号処理回路６００を含む音質切替回路４００の構成について、図３を参照して説明する。
【００２８】
図３における音質切替回路４００は、カップリングコンデンサ５０１、端子５０２〜５０４と、スイッチ５００と、集積回路として構成される音声信号処理回路６００と、を含んで構成される。カップリングコンデンサ５０１は、音声信号の直流成分をカットする。端子５０２は、音声信号処理回路６００に音声信号を入力するための端子である。端子５０３は、音声信号処理回路６００にスイッチ５００の操作に応じた電圧を印加するための端子である。端子５０４は、音声信号処理回路６００から音声信号を出力するための端子である。スイッチ５００は、一端が接地され、他端が端子５０３に接続され、音声信号の音質を切り替える場合にユーザ等によって操作される、例えば、自己復帰型の押しボタンスイッチ等から構成される。尚、スイッチ５００のオンとは、スイッチ５００の両端が閉じた状態を言う。また、スイッチ５００のオフとは、スイッチ５００の両端が開いた状態をいう。よって、スイッチ５００がオンされるとき、端子５０３の電位は接地のレベルとなる。一方、スイッチ５００がオフされるとき、端子５０３の電位は不定となる。音声信号処理回路６００は、音声信号の音質を、スイッチ５００の操作に応じて調整して出力する。
【００２９】
＜＜音声信号処理回路の構成＞＞
以下、本実施形態に係る音声信号処理回路６００の構成について詳述する。  
音声信号処理回路６００は、ヒステリシスアンプ６０１と、プルアップ抵抗６０２と、インバータ回路６０３と、パルス発生回路６０４（第１検出回路）と、増幅回路６０５と、抵抗６０６、６０７と、コンパレータ６０８（第２検出回路）と、選択回路６０９と、選択制御回路６１０と、第１音質調整回路６１１と、第２音質調整回路６１２と、を含んで構成される。
【００３０】
ヒステリシスアンプ６０１は、ヒステリシス特性を有し、スイッチ５００の操作によって発生するチャタリングの影響を防止する。また、ヒステリシスアンプ６０１の出力電位は、スイッチ５００がオンするときに接地のレベルとなる。尚、ヒステリシスアンプ６０１の出力と接地の間には、例えば、不図示のオープンドレイン型のトランジスタＴｒｃが介在する。よって、スイッチ２００がオンし、ヒステリシスアンプ６０１の入力電位が接地のレベルとなることに基づいて、トランジスタＴｒｃがオンし、ヒステリシスアンプ６０１の出力電位は接地のレベルとなる。また、スイッチ５００がオフするとき、ヒステリシスアンプ６０１の入力電位が不定となることに基づいて、トランジスタＴｒｃがオフし、ヒステリシスアンプ６０１の出力電位は、一端に電圧Ｖｄｄが印加されるプルアップ抵抗６０２によって略電圧Ｖｄｄとなる。
【００３１】
インバータ回路６０３は、ヒステリシスアンプ６０１の出力電位を反転及び二値化し、第５信号Ｓ５を出力する。尚、インバータ回路６０３は、スイッチ５００がオンされ、ヒステリシスアンプ６０１の出力電位が接地のレベルとなるとき、ハイレベルの第５信号Ｓ５を出力する。一方、インバータ回路６０３は、スイッチ５００がオフされ、ヒステリシスアンプ６０１の出力電位が略電圧Ｖｄｄとなるとき、ローレベルとなる第５信号Ｓ５を出力する。
【００３２】
パルス発生回路６０４は、第５信号Ｓ５の立上りごとにパルスを発生する。つまり、パルス発生回路６０４は、スイッチ５００がオフからオンへと操作されるごとにパルスを発生する。尚、パルス発生回路６０４は、例えば、インバータ回路からなる遅延回路とＡＮＤ回路を用いることにより構成できる。そして、第５信号Ｓ５と、遅延回路によって遅延させた第５信号Ｓ５との論理積をパルスとして出力する。また、パルス発生回路６０４として、例えば、第５信号Ｓ５の立上りをトリガとしてパルスを発生するワンショットマルチバイブレータを用いてもよい。
【００３３】
増幅回路６０５は、カップリングコンデンサ５０１を介して端子５０２から入力された音声信号を増幅する。
【００３４】
抵抗６０６は、所定の抵抗値を有し、増幅回路６０５の出力ラインと接地の間に接続される。よって、増幅回路６０５から出力された音声信号は、抵抗６０６の抵抗値に応じた基準電圧Ｖｒｅｆ（直流レベル）を中心として、正側又は負側に変化する信号（以下、音声信号Ａと称する）となる。
【００３５】
抵抗６０７は、抵抗６０６と同様の抵抗値を有し、コンパレータ６０８の−端子と、接地の間に接続される。よって、コンパレータ６０８の−端子には、基準電圧Ｖｅｆが発生する。
【００３６】
コンパレータ６０８は、−端子に入力される基準電圧Ｖｒｅｆと、＋端子に入力される音声信号Ａと、を比較し、音声信号Ａが基準電圧Ｖｒｅｆと交差する点（以下、ゼロクロス点と称する）ごとに、論理が変化するゼロクロス検出クロックを出力する。
【００３７】
選択回路６０９は、スイッチ６３０、６３１を含んで構成される。スイッチ６３０、６３１は、各々、選択回路６０９に対する音声信号Ａの入力ラインと、第１音質調整回路６１１、第２音質調整回路６１２に対する音声信号Ａの入力ラインとの間に接続される。また、スイッチ６３０、６３１は、選択制御回路６１０による制御の下で、選択的且つ相補的にオン又はオフする。尚、音声信号Ａは、スイッチ６３０がオン、スイッチ６３１がオフすると第１音質調整回路６１１へ入力され、スイッチ６３０がオフ、スイッチ６３１がオンすると第２音質調整回路６１２へ入力される。
【００３８】
第１音質調整回路６１１、第２音質調整回路６１２は、それぞれ、所定の周波数成分をカットするためのフィルタ回路（不図示）を備え、音声信号Ａの周波数分布を調整することにより音声信号Ａの音質を調整して端子５０４へ出力する。尚、第１音質調整回路６１１と、第２音質調整回路６１２は、互いに異なる音質に音声信号Ａを調整する。以下、第１音質調整回路６１１、第２音質調整回路６１２に調整された音声信号Ａを、各々、音声信号ａ、ｂと称する。
【００３９】
選択制御回路６１０は、Ｄ型フリップフロップ（ＤＦＦ）６２０、６２１と、遅延回路６２７と、リセットパルス発生回路６２４と、ＯＲ回路６２５と、制御回路６２６と、を含んで構成される。ＤＦＦ６２０は、データ（Ｄ）端子に電圧Ｖｄｄ（ハイレベル）が入力され、クロック（Ｃ）端子にパルス発生回路６０４が発生するパルスが入力される。また、ＤＦＦ６２０は、リセット（Ｒ）端子に遅延回路６２７のハイレベルの出力が入力されるとリセットされる。ＤＦＦ６２１は、Ｄ端子にＤＦＦ６２０の出力（Ｑ）端子の出力が入力され、Ｃ端子にゼロクロス検出クロックが入力される。また、ＤＦＦ６２１は、Ｒ端子にＯＲ回路６２５のハイレベルの出力が入力されるとリセットされる。遅延回路６２７は、インバータ回路６２２、６２３から構成され、ＤＦＦ６２１のＱ端子の出力を遅延させて、ＤＦＦ６２０のＲ端子及びＯＲ回路６２５に入力する。リセットパルス発生回路６２４は、音声信号処理回路６００の電源投入時にＤＦＦ６２１をリセットするためのリセットパルスを発生する。尚、リセットパルス発生回路６２４は、例えば、インバータ回路からなる遅延回路とＡＮＤ回路を用いることにより構成できる。そして、電源電圧を所定の分圧比で分圧した第６信号Ｓ６（不図示）と、遅延回路によって遅延させた第６信号Ｓ６との論理積をリセットパルスとして出力する。また、リセットパルス発生回路６２４として、例えば、第６信号Ｓ６が所定のレベルとなることをトリガとしてリセットパルスを発生するワンショットマルチバイブレータを用いてもよい。ＯＲ回路６２５は、遅延回路６２７の出力と、リセットパルスとの論理和を出力する。制御回路６２６は、ＤＦＦ６２１のＱ端子の出力がハイレベルとなるごとに、選択回路６０９のスイッチ６３０及び６３１のオン又はオフを切り替える。
【００４０】
＜＜音声信号処理回路の動作＞＞
以下、本実施形態に係る音声信号処理回路６００の動作について説明する。尚、説明の便宜上、音声信号処理回路６００の電源投入時（初期時）において、スイッチ５００はオフされており、スイッチ６３０、６３１は、各々、オン、オフされていることとする。よって、初期時において、第５信号Ｓ５はローレベルであり、端子５０４から出力される音声信号（以下、出力音声信号と称する）は音声信号ａとなる。
【００４１】
初期時にリセットパルス発生回路６２４はリセットパルスを発生する。リセットパルスによってＯＲ回路６２５の出力はハイレベルとなるため、ＤＦＦ６２１はリセットされる。
【００４２】
次に、ユーザ等によってスイッチ５００がオンされる場合、第５信号Ｓ５はハイレベルとなる。第５信号Ｓ５の立上りによって、パルス発生回路６０４はパルスを発生し、ＤＦＦ６２０のＱ端子の出力はハイレベルに保持される。ＤＦＦ６２１のＤ端子にハイレベルが供給され、ゼロクロス検出クロックの立上りによって、ＤＦＦ６２１のＱ端子の出力はハイレベルに保持される。ＤＦＦ６２１のＱ端子出力がハイレベルとなることによって、制御回路６２６は選択回路６０９のスイッチ６３０、６３１のオン又はオフを切り替える。尚、ＤＦＦ６２１のＱ端子の出力がハイレベルとなるタイミングは、音声信号Ａのゼロクロス点である。よって、音声信号Ａのゼロクロス点において、出力音声信号は、音声信号ａから音声信号ｂに切り替えられる。
【００４３】
ＤＦＦ６２１のＱ端子から出力されるハイレベルが、遅延回路６２７によって遅延された後、ＯＲ回路６２５を介してＤＦＦ６２１のＲ端子に入力されると、ＤＦＦ６２１のＱ端子はローレベルに保持される。また、ＤＦＦ６２１のＱ端子から出力されるハイレベルが、遅延回路６２７によって遅延された後、ＤＦＦ６２０のＲ端子に入力されると、ＤＦＦ６２０のＱ端子はローレベルに保持される。スイッチ５００がオフされると、第５信号Ｓ５がローレベルとなる。よって、選択制御回路６１０は、次に、スイッチ５００がオンされ、パルス発生回路からパルスが出力された場合に、前述と同様に選択回路６０９のスイッチ６３０、６３１のオン又はオフを切り替えるための待機状態となる。
【００４４】
以上より、スイッチ５００がオフからオンされるごとに、選択回路６０９のスイッチ６３０、６３１のオン又はオフが切り替えられ、出力音声信号の音質が切り替えられる。よって、本実施形態に係る音声信号処理回路６００は、マイクロコンピュータの制御によらず、スイッチ５００の操作によって音声信号の音質を調整することが出来る。
【００４５】
また、本実施形態に係る音声信号処理回路６００は、音声信号Ａのゼロクロス点で出力音声信号の音質を切り替えるため、音質の切り替え前後で出力音声信号の電圧レベルが急激に変化することを防ぎ、音質の切り替えに伴うノイズを抑えることが出来る。
【００４６】
以上、本実施の形態について説明したが、前述した実施例は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。
【００４７】
第２実施形態に係る音声信号処理回路６００は、２つの音質調整回路（第１音質調整回路６１１、第２音質調整回路６１２）と、２つの音質調整回路に対応する２つのスイッチ（スイッチ６３０、６３１）と、を備える構成として説明したが、これに限定されない。例えば、第２実施形態に係る音声信号処理回路６００は、３つ以上の音質調整回路と、各々の音質調整回路に対応する３つ以上のスイッチを備えてもよい。この場合、選択制御回路６１０の制御において、３つ以上のスイッチのうち何れか１つをオンさせることにより、出力音声信号の音質を３以上の複数の音質の間で切り替えることが出来る。
【００４８】
また、第２実施形態に係る音声信号処理回路６００を集積化する場合、抵抗６０６、６０７を集積回路の外部に設けることとしても良い。抵抗６０６、６０７を集積回路の外部に設けることにより、基準電圧Ｖｒｅｆのレベルを任意に可変することが可能となる。
【００４９】
また、第２実施形態に係る、遅延回路６２７は、２つのインバータ回路６２２、６２３を備える構成に限定されるものではなく、偶数個のインバータ回路によって構成されればよい。遅延回路６２７を構成するインバータ回路の個数によって、任意の遅延時間を設定することが出来る。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１実施形態に係る音声信号処理回路の構成を示す図である。
【図２】第１実施形態に係るアッテネート回路の構成例を示す図である。
【図３】本発明の第２実施形態に係る音声信号処理回路の構成を示す図である。
【符号の説明】
【００５１】
３０７、３０８    ＡＮＤ回路
３１１    アップカウンタ
３１２    ダウンカウンタ
３３０    音量調整回路
６１１    第１音質調整回路
６１２    第２音質調整回路
６０９    選択回路
６０４    パルス発生回路
６０８    コンパレータ
６１０    選択制御回路
【図１】
2009284083.tif 000003
【図２】
2009284083.tif 000004
【図３】
2009284083.tif 000005