(57)【要約】【課題】消費電力を低減しつつ、リアルタイムで入力切替を可能とする。【解決手段】クロスフェード装置１は、入力信号に信号処理を施して第１信号Ｘ１ａ〜Ｘｎａを出力する第１〜第Ｎ信号処理部Ｈ１〜Ｈｎと、第１信号Ｘ１ａ〜Ｘｎａにクロスフェード係数Ｋ１〜Ｋｎを乗算して第２信号Ｘ１ｂ〜Ｘｎｂを出力する係数乗算部Ｕ１〜Ｕｎと、第２信号Ｘ１ｂ〜Ｘｎｂを加算して出力信号ＯＵＴを生成する加算部２０と、クロスフェード信号ＩＮ１〜ＩＮｎを係数乗算部Ｕ１〜Ｕｎの各々に供給し、クロスフェード係数Ｋ１〜Ｋｎを監視し、クロスフェード係数Ｋ１〜Ｋｎが０になると、所定の信号処理部の動作を停止するように制御する制御部１０と備える。【選択図】図１
2009302784.tif 000002
【特許請求の範囲】
【請求項１】
各々が、入力信号に信号処理を施して第１信号を出力する複数の信号処理部と、
各々が、クロスフェード係数を生成し、前記複数の信号処理部の各々から出力される前記第１信号に前記クロスフェード係数を乗算して第２信号を出力する複数の係数乗算部と、
前記複数の係数乗算部から各々出力される前記第２信号を加算して出力信号を生成する加算部と、
前記複数の信号処理部と前記複数の係数乗算部とを制御する制御部とを備え、
前記制御部は、
前記クロスフェード係数を増加させる第１状態または前記クロスフェード係数を減少させる第２状態を指定するクロスフェード信号を前記複数の係数乗算部の各々に供給し、
前記複数の係数乗算部の各々で生成される前記クロスフェード係数を監視し、前記クロスフェード係数が「０」になると、当該クロスフェード係数を生成した係数乗算部に前記第１信号を供給する前記信号処理部の動作を停止するように制御する、
クロスフェード装置。
【請求項２】
前記制御部は、前記クロスフェード信号の第１状態を検知して、当該クロスフェード信号を受け取る係数乗算部の前段に位置する信号処理部の動作を開始させるように制御する請求項１に記載のクロスフェード装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の入力信号を選択して出力するクロスフェード装置に関する。
【背景技術】
【０００２】
従来のクロスフェード装置は、複数の処理系統にフェーダアンプを設け、フェーダアンプの出力信号を混合して調整済みの信号を生成している。第１の処理系統から第２の処理系統に切り替える場合、第２の処理系統のフェーダアンプに対してカットイン処理（ゲインを０から１に遷移）を実行する一方、第１の処理系統のフェーダアンプに対してカットアウト処理（ゲインを１から０に遷移）を実行していた。
【特許文献１】特開平２００４−３１０８１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来のクロスフェード装置においては、カットアウト処理が終了した処理系統においてもフェーダアンプの前段に設けられた回路系が動作していたため、無駄な電力を消費するといった問題があった。
また、従来のクロスフェード装置は、ある処理系統から次の処理系統へ切り替えるために要するクロスフェード時間が固定であったため、クロスフェードが完了する前に他の処理系統へ切り替えようとしても、最初のクロスフェードの完了を待つ必要がある。このため、リアルタイムで切り替えができないといった問題があった。
【０００４】
本発明は、このような状況を鑑みたものであり、消費電力を低減しつつ、リアルタイムで切り替えが可能なクロスフェード装置を提供することを解決課題とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明に係るクロスフェード装置は、各々が、入力信号に信号処理を施して第１信号を出力する複数の信号処理部と、各々が、クロスフェード係数を生成し、前記複数の信号処理部の各々から出力される前記第１信号に前記クロスフェード係数を乗算して第２信号を出力する複数の係数乗算部と、前記複数の係数乗算部から各々出力される前記第２信号を加算して出力信号を生成する加算部と、前記複数の信号処理部と前記複数の係数乗算部とを制御する制御部とを備え、前記制御部は、前記クロスフェード係数を増加させる第１状態または前記クロスフェード係数を減少させる第２状態を指定するクロスフェード信号を前記複数の係数乗算部の各々に供給し、前記複数の係数乗算部の各々で生成される前記クロスフェード係数を監視し、前記クロスフェード係数が「０」になると、当該クロスフェード係数を生成した係数乗算部に前記第１信号を供給する前記信号処理部の動作を停止するように制御する。
【０００６】
この発明によれば、制御部はクロスフェード係数が「０」になったことを検知して、当該処理系統のカットアウト処理が完了したことを認識して、信号処理部の動作を停止させる。動作を停止した信号処理部では電力を消費しないので、装置全体の消費電力を削減することができる。
さらに、制御部が第１状態と第２状態とを指定するクロスフェード信号を係数乗算部に供給すれば、係数乗算部は、増加するクロスフェード係数あるいは減少するクロスフェード係数を自律的に生成することができる。このため、制御部の処理負荷を増加させることなく、リアルタイムで入力の切り替えが可能となる。なお、クロスフェード係数の変化範囲は「０」〜「１」であってもよい。
【０００７】
上述したクロスフェード装置において、前記制御部は、前記クロスフェード信号の第１状態を検知して、当該クロスフェード信号を受け取る係数乗算部の前段に位置する信号処理部の動作を開始させるように制御することが好ましい。この場合には、係数乗算部でクロスフェード係数を増加させる契機となるクロスフェード信号の状態に基づいて信号処理部の処理を開始させるので、信号処理部は最初のステップにおいても入力信号に信号処理を施すことが可能となる。より具体的には、クロスフェード係数が「０」から「１」へ変化するタイミングを検知して信号処理部の動作を開始させるように制御すればよい。
【０００８】
また、上述したクロスフェード装置は、コンピュータを用いて複数の入力信号にクロスフェードを実行するものであってもよい。この場合、クロスフェード装置のコンピュータは、各々が、入力信号に信号処理を施して第１信号を出力する複数の信号処理モジュールと、各々が、クロスフェード係数を生成し、前記複数の信号処理モジュールの各々から出力される前記第１信号に前記クロスフェード係数を乗算して第２信号を出力する複数の係数乗算モジュールと、前記複数の係数乗算モジュールから各々出力される前記第２信号を加算して出力信号を生成する加算モジュールと、前記複数の信号処理モジュールと前記複数の係数乗算モジュールとを制御する制御モジュールとを備え、前記制御モジュールは、前記クロスフェード係数を増加させる第１状態または前記クロスフェード係数を減少させる第２状態を指定するクロスフェード信号を前記複数の係数乗算モジュールの各々に供給し、前記複数の係数乗算モジュールの各々で生成される前記クロスフェード係数を監視し、前記クロスフェード係数が０になると、当該クロスフェード係数を生成した係数乗算モジュールに前記第１信号を供給する前記信号処理モジュールの動作を停止するように制御することが好ましい。
さらに、前記制御モジュールは、前記第２状態から前記第１状態へ変化するクロスフェード信号を検知して、当該クロスフェード信号を受け取る係数乗算モジュールに前記第１信号を供給する信号処理モジュールの動作を開始させるように制御することが好ましい。
【発明を実施するための最良の形態】
【０００９】
本発明の実施の形態について図面を参照して説明する。図１は、本実施形態のクロスフェード装置１の構成を示す回路図である。クロスフェード装置１には、ｎ個の入力信号Ｘ１、Ｘ２、…Ｘｎが供給され、Ｎ個の処理系統で処理される。但し、ｎおよびＮは２以上の自然数である。また、この例の入力信号Ｘ１、Ｘ２、…Ｘｎは音声データである。
【００１０】
クロスフェード装置１は、第１〜第ｎ信号処理部Ｈ１、Ｈ２、…Ｈｎ、係数乗算部Ｕ１、Ｕ２、…Ｕｎ、制御部１０、および加算部２０を備える。第１〜第ｎ信号処理部Ｈ１〜Ｈｎは、入力信号Ｘ１〜Ｘｎにフィルタ処理などの演算を施して、第１信号Ｘ１ａ〜Ｘｎａを各々生成する。また、第１〜第ｎ信号処理部Ｈ１〜Ｈｎは、制御部１０から供給される制御信号Ｓ１〜Ｓｎによって、演算を実行するか演算を中止するかが制御される。すなわち、クロスフェード処理が必要な処理系統のみが動作し、他の処理系統は動作を停止する。したがって、消費電力を削減することが可能となる。
【００１１】
係数乗算部Ｕ１〜Ｕｎは、クロスフェード係数Ｋ１〜Ｋｎを各々生成して、これらを第１信号Ｘ１ａ〜Ｘｎａに各々乗算して第２信号Ｘ１ｂ〜Ｘｎｂを生成する。カットイン（フェードイン）処理においてクロスフェード係数は「０」から「１」へ変化し、カットアウト（フェードアウト）処理においてクロスフェード係数は「１」から「０」へ変化する。係数乗算部Ｕ１〜Ｕｎで生成されるクロスフェード係数Ｋ１〜Ｋｎは、制御部１０に供給される一方、制御部１０からクロスフェード信号ＩＮ１〜ＩＮｎが係数乗算部Ｕ１〜Ｕｎの各々に供給される。クロスフェード信号ＩＮ１〜ＩＮｎは、クロスフェード係数Ｋ１〜Ｋｎを「０」から「１」へ遷移させることを指定する第１状態「１」と、クロスフェード係数Ｋ１〜Ｋｎを「１」から「０」へ遷移させることを指定する第２状態「０」とのうち、一方となる。
【００１２】
ここで、ｋ（ｋは１からｎまでの自然数）番目の係数乗算部Ｕｋの構成を図２に示す。なお、他の係数乗算部も同様に構成されている。係数乗算部Ｕｋは、クロスフェード係数Ｋｋを生成する係数生成部３０と、クロスフェード係数Ｋｋと第１信号Ｘｋａとを乗算して第２信号Ｘｋｂを生成する乗算器４０とを備える。
クロスフェード係数Ｋｋは、カットイン処理の場合に「０」から「１」へ向けて変化し、カットオフ処理の場合に「１」から「０」に向けて変化する。係数生成部３０では、処理の種類に応じてクロスフェード係数Ｋｋを生成することができる。
係数生成部３０は、ＩＩＲフィルタで構成されており、クロスフェード信号ＩＮｋに係数Ｐ１を乗算して出力する係数器３１、クロスフェード係数Ｋｋを遅延させる遅延回路３２、遅延回路３２の出力に係数Ｐ２を乗算する係数器３３、および係数器３１の出力と係数器３３の出力とを加算してクロスフェード係数Ｋｋを生成する加算器３４を備える。
例えば、Ｐ１＝0.0625、Ｐ２＝0.9375と設定できる。図３（Ａ）にクロスフェード信号ＩＮｋ＝１の場合のクロスフェード係数Ｋｋを示し、図３（Ｂ）にクロスフェード信号ＩＮｋ＝０の場合のクロスフェード係数Ｋｋを示す。なお、Ｐ１、Ｐ２の値は任意に設定することができ、これらを変更することによりクロスフェードの時間を自由に設定することができる。
【００１３】
次に図１に戻り、制御部１０について説明する。制御部１０には、外部から選択信号ＳＥＬが供給される。この選択信号ＳＥＬは、例えば、ユーザーの入力操作を検知して、どの入力信号Ｘ１〜Ｘｎを選択するかを示す。制御部１０は選択信号ＳＥＬに基づいて、クロスフェード信号ＩＮ１〜ＩＮｎを生成する。具体的には、制御部１０は、選択信号ＳＥＬの変化を検知して、新たに選択が指示された処理系統に供給されるクロスフェード信号を「０」から「１」に遷移させるとともに、元の処理系統に供給するクロスフェード信号を「１」から「０」に遷移させる。
【００１４】
例えば、選択信号ＳＥＬが、ｎ番目の処理系統の入力信号Ｘｎの選択を指示する状態から、ｋ番目の処理系統の入力信号Ｘｋの選択を指示する状態へ変化したとする。この場合、制御部１０は、クロスフェード信号ＩＮｎを「１」から「０」に遷移させるとともに、クロスフェード信号ＩＮｋを「０」から「１」へ遷移させる。
【００１５】
また、制御部１０は、制御信号Ｓ１〜Ｓｎを、クロスフェード信号ＩＮ１〜ＩＮｎおよびクロスフェード係数Ｋ１〜Ｋｎに基づいて生成する。制御信号Ｓ１〜Ｓｎは「１」で信号処理部の動作を指示し、「０」で停止を指示する。第ｋ信号処理部Ｈｋの動作を制御する制御信号Ｓｋは、クロスフェード信号ＩＮｋとクロスフェード係数Ｋｋとに基づいて生成される。より具体的には、制御部１０は、クロスフェード信号ＩＮｋが「０」から「１」に遷移したことを検知して制御信号Ｓｋを「０」から「１」に遷移させる。また、制御部１０は、クロスフェード係数Ｋｋを監視し、クロスフェード係数Ｋｋが「０」になると、制御信号Ｓｋを「１」から「０」に遷移させる。
【００１６】
クロスフェード信号ＩＮｋは係数乗算部Ｕｋの動作を開始するタイミングを指定する。そして、制御部１０は、クロスフェード信号ＩＮｋを用いて第ｋ信号処理部Ｈｋの動作が開始するように制御信号Ｓｋを生成するので、第Ｋ信号処理部Ｈｋは最初のステップにおいても入力信号Ｘｋに信号処理を施すことができる。
また、クロスフェード係数Ｋｋが「０」に収束すれば、係数乗算部Ｕｋをそれ以降動作させる必要はなく、その前段に設けられた第ｋ信号処理部Ｈｋを動作させる必要もない。制御部１０は、クロスフェード係数Ｋｋが「０」になったことを検知して、第ｋ信号処理部Ｈｋの動作を停止させるように制御するので、消費電力を削減することができる。
加算部２０は、係数乗算部Ｕ１〜Ｕｎにおいて生成される第２信号Ｘ１ｂ〜Ｘｎｂを加算して出力信号ＯＵＴを生成する。上述したようにクロスフェード係数Ｋ１〜Ｋｎは緩さかに変化するので、出力信号ＯＵＴは連続して変化する。
【００１７】
次に、クロスフェード装置１の動作について具体例を挙げながら説明する。この例では、クロスフェード装置１は、３つの処理系統を備えるものとし、所定のタイミングで入力信号をＸ１→Ｘ２→Ｘ３→Ｘ２の順に切り替えるものとする。図４は、クロスフェード装置１の各部の動作例を示すタイミングチャートである。まず、時刻ｔ０においては、選択信号ＳＥＬは入力信号Ｘ１を指定する。この状態では、制御信号Ｓ１〜Ｓ３のうちＳ１のみが「１」であるから、第１信号処理部Ｈ１が動作中であり、第２信号処理部Ｈ２および第３信号処理部Ｈ３は動作を停止している。このとき、クロスフェード係数Ｋ１＝１であり、Ｋ２＝Ｋ３＝０であるから、出力信号ＯＵＴは、第１信号処理部Ｈ１の出力である第１信号Ｘ１ａと一致する。
【００１８】
時刻ｔ１において選択信号ＳＥＬの指定する入力信号がＸ１からＸ２に変化すると、制御部１０はこれを検知して、クロスフェード信号ＩＮ１を「１」から「０」に変化させるともに、クロスフェード信号ＩＮ２を「０」から「１」に変化させる。すると、係数乗算部Ｕ１ではカットアウト処理が開始され、クロスフェード係数Ｋ１が減少していく。一方、係数乗算部Ｕ２ではカットイン処理が開始され、クロスフェード係数Ｋ２が増加していく。さらに、制御部１０は、制御信号Ｓ２を「０」から「１」に遷移させ、第２信号処理部Ｈ２を動作させる。
【００１９】
時刻ｔ２において選択信号ＳＥＬの指定する入力信号がＸ２からＸ３に変化すると、制御部１０はこれを検知して、クロスフェード信号ＩＮ２を「１」から「０」に変化させるともに、クロスフェード信号ＩＮ３を「０」から「１」に変化させる。すると、係数乗算部Ｕ２ではカットアウト処理が開始され、クロスフェード係数Ｋ２が減少に転じる。一方、係数乗算部Ｕ３ではカットイン処理が開始され、クロスフェード係数Ｋ３が増加していく。さらに、制御部１０は、制御信号Ｓ３を「０」から「１」に遷移させ、第３信号処理部Ｈ３を動作させる。このとき、係数乗算部Ｕ１では、カットアウト処理が継続され、クロスフェード係数Ｋ１が「０」に向けて減少していく。
【００２０】
時刻ｔ３において選択信号ＳＥＬの指定する入力信号がＸ３からＸ２に変化すると、制御部１０はこれを検知して、クロスフェード信号ＩＮ３を「１」から「０」に変化させるともに、クロスフェード信号ＩＮ２を「０」から「１」に変化させる。すると、係数乗算部Ｕ３ではカットアウト処理が開始され、クロスフェード係数Ｋ３が減少に転じる。一方、係数乗算部Ｕ２ではカットイン処理が開始され、クロスフェード係数Ｋ２が再び増加していく。このとき、係数乗算部Ｋ１では、カットアウト処理が継続され、クロスフェード係数Ｋ１が「０」に向けて減少していく。
【００２１】
時刻ｔ４においてクロスフェード係数Ｋ１が「０」になると、制御部１０はこれを検知して、制御信号Ｓ１を「１」から「０」に変化させる。これによって、第１信号処理部Ｈ１は動作を停止する。さらに、時刻ｔ５に至るとクロスフェード係数Ｋ３が「０」になる。すると、制御部１０はこれを検知して、制御信号Ｓ３を「１」から「０」に変化させる。これによって、第３信号処理部Ｈ３は動作を停止する。その後、クロスフェード係数Ｋ２は増加し、時刻ｔ６において「１」に収束する。
【００２２】
このように、一旦、選択した処理系統は、どのようなタイミングで不使用になっても、クロスフェード係数が緩やかに「０」に収束してから信号処理部の動作を停止させるので、出力信号ＯＵＴが不連続になることはない。
【００２３】
また、仮に、１回のクロスフェードに要する時間を固定にすると、２つの処理系統の間でクロスフェードが完了してから、次のクロスフェードを実行することになる。この場合、クロスフェード係数Ｋ１〜Ｋ３は図４に一点鎖線で示すように変化する。すなわち、入力信号Ｘ１から入力信号Ｘ２への切り替えが完了するのが時刻ｔ４であり、入力信号Ｘ２から入力信号Ｘ３への切り替えが完了するのは、時刻ｔ７である。そして、時刻ｔ７から入力信号Ｘ３から入力信号Ｘ２への切り替えが開始される。このように、クロスフェードに要する時間を固定にすると、２つの処理系統でクロスフェードが完了してから次のクロスフェードを実行することになり、リアルタイムで切り替えを実行することができず、待ち時間が発生してしまう。これに対して、上述したクロスフェード装置１では、クロスフェードの途中であっても、カットイン処理とカットアウト処理とを変更できるので、リアルタイムで切り替えを実行することが可能となる。
【００２４】
ところで、従来のクロスフェード装置において、ある処理系統から次の処理系統へ切り替えるために要するクロスフェード時間を固定とした。この場合は、ある処理系統から次の処理系統へのクロスフェードが完了しない限り、さらに次の処理系統へのクロスフェードを開始することができない。
仮に、処理系統Ａから処理系統Ｂへのクロスフェードの途中で処理系統Ｃへのクロスフェードを開始しようとすれば、切替時点における処理系統Ａのクロスフェード係数および処理系統Ｂのクロスフェード係数に基づいてこれらを減少させる演算処理と、処理系統Ｃのクロスフェード係数を増加させる演算処理を実行する必要があり、処理負荷が増大する。さらに、切り替えの対象となる処理系統が増加すれば、処理負荷はより一層増加してしまう。
【００２５】
これに対して、上述したクロスフェード装置１によれば、各処理系統におけるクロスフェード係数は、係数生成部３０にクロスフェード信号を与えるだけで生成され、信号処理部の動作の停止は、クロスフェード係数が「０」になったことだけを検知すればよいので、制御部１０の処理負荷を大幅に軽減することが可能となる。
【００２６】
本発明は、上述した実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。
上述した実施形態では、クロスフェード装置１を専用のハードウエアとして説明したが、ＤＳＰやＣＰＵといったコンピュータ装置において所定のプログラムを実行することによって実現してもよいことは勿論である。この場合、制御部１０、第１〜第ｎ信号処理部Ｈ１〜Ｈｎ、係数乗算部Ｕ１〜Ｕｎ、および加算部２０は、プログラムのモジュールとして与えられる。そして、クロスフェード係数を監視することによって、第１〜第Ｎの信号処理モジュールを実行するか否かを制御すればよい。
【００２７】
また、上述した実施形態では、１つの入力信号を選択することを一例として説明したが、本発明はこれに限定されることなく、複数の入力信号を所定の割合で混合して出力するようにしてもよい。この場合には、制御部１０より、各係数乗算部Ｕ１〜Ｕｎに混合の割合を示す混合係数を供給し、混合係数とクロスフェード係数を乗算した係数を第１信号に乗算して第２信号を生成すればよい。
【００２８】
また、上述したクロスフェード装置１は、携帯電話機、ＰＤＡなどの携帯情報端末、あるいは携帯型音楽再生装置などの電子機器に適用することが、動作時間の長時間化および処理負荷の軽減化の観点から好ましい。
【図面の簡単な説明】
【００２９】
【図１】本実施形態のクロスフェード装置１の構成を示すブロック図である。
【図２】係数乗算部Ｕｋの構成を示すブロック図である。
【図３】クロスフェード係数の時間変化の一例を示すグラフである。
【図４】クロスフェード装置１の各部の動作例を示すタイミングチャートである。
【符号の説明】
【００３０】
１…クロスフェード装置、１０…制御部、２０…加算部、Ｈ１〜Ｈｎ…第１〜第ｎ信号処理部、Ｕ１〜Ｕｎ…係数乗算部、Ｘ１〜Ｘｎ…入力信号、Ｘ１ａ〜Ｘｎａ…第１信号、Ｘ１ｂ〜Ｘｎｂ…第２信号、ＩＮ１〜ＩＮｎ…クロスフェード信号、Ｋ１〜Ｋｎ…クロスフェード係数、ＯＵＴ…出力信号。
【図１】
2009302784.tif 000003
【図２】
2009302784.tif 000004
【図３】
2009302784.tif 000005
【図４】
2009302784.tif 000006