(57)【要約】【課題】電磁気学に忠実でありながら設計が容易な、1MHzを超える繰り返し周波数においても電力変換効率が高く電磁適合性に優れたスイッチング電源装置を提供する。【解決手段】  スイッチング電源装置の回路設計に孤立電磁波コンセプトを適用する。損失線路３２の途中にMOS FET６が接続される。直流電源１と損失線路３２との間に低インピーダンス損失線路３が接続される。MOS FET６がオフからオンになるスイッチング期間中に損失線路３３上に励起される孤立電磁波は、損失線路３３の電源供給側の電圧を１／２に低下、負荷側の電圧を１／２に上昇させつつ減衰しながら進行する。直流電源１に到達した孤立電磁波は、極性を反転して損失線路３３の電圧を電源電圧まで上昇させつつ進行しリアクトル８の電位を電源電圧まで上昇させて消滅する。オンからオフ時の過渡電圧上昇は損失線路３２によって抑制される。【選択図】  図７
2009254002.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子の作用を応用する電力変換回路と、該電力変換回路を制御する制御回路を含むスイッチング電源装置において、前記電力変換回路と前記制御回路を構成する全てまたは一部の配線が、前記電力変換回路または前記制御回路を構成するスイッチング素子の立ち上がり波形の最大傾斜接線で求められる立ち上がり時間と円周率との積の逆数によって求められる周波数で定義される実効周波数を有する電磁波が進行する際に、該電磁波の振幅を１／１０以下に減衰させる能力を有する、損失を有する伝送線路すなわち損失線路として設計されて成ることを特徴とする、スイッチング電源装置
【請求項２】
請求項１記載のスイッチング電源装置において、前記損失線路が、前記実効周波数において、１５０[Ω]から３５０[Ω]
の特性インピーダンスを有するように設計されて成ることを特徴とする、スイッチング電源装置
【請求項３】
請求項１から請求項２記載のスイッチング電源装置において、前記損失線路が、少なくとも前記実効周波数において、１００[nep/m]（ネパー/メートル）以上の減衰定数を有するように設計されて成ることを特徴とする、スイッチング電源装置
【請求項４】
請求項１から請求項３記載のスイッチング電源装置において、前記損失線路が、導体、該導体の上部に配置される比誘電率が３以下の絶縁体、および該絶縁体の上部に配置される導体で構成され、前記損失線路の幅方向が電磁波に対して開放される積層構造を形成するように設計されて成ることを特徴とする、スイッチング電源装置
【請求項５】
請求項１から請求項４記載のスイッチング電源装置において、前記損失線路が、導体または弁金属、該導体または弁金属の上部に配置される絶縁体、該絶縁体の上部に配置される半導体、および該半導体の上部に配置される導体で構成される積層構造を形成するように設計されて成ることを特徴とする、スイッチング電源装置
【請求項６】
請求項１から請求項５記載のスイッチング電源装置において、前記損失線路が、２本の導体または弁金属、該導体または弁金属の周囲に形成する絶縁体被膜、該絶縁体上に形成する半導体被膜、および該半導体被膜で覆われた２本の導体の周囲に形成する絶縁体被膜で構成され、該絶縁体皮膜と前記半導体被膜との間に半導体または絶縁体が充填される線路構造を形成するように設計されて成ることを特徴とする、スイッチング電源装置
【請求項７】
請求項１から請求項６記載のスイッチング電源装置において、前記損失線路を構成する前記半導体が、無機半導体または有機半導体であって１０００ [S/m]以上の導電率を有するように設計されて成ることを特徴とする、スイッチング電源装置
【請求項８】
請求項１から請求項７記載のスイッチング電源装置において、前記損失線路が、半導体として、不純物濃度が１０１７[cm３]以上のＰ型またはＮ型シリコン、またはカーボングラファイト、または二酸化マンガン、またはポリアセチレン、またはポリチオフェン、またはポリピロール、またはポリフェニレンビニレン、またはテトラチアフルバレン−テトラキノジメタン（ＴＴＦ−ＴＣＮＱ）を使用した上で積層構造を形成するように設計されて成ることを特徴とする、スイッチング電源装置
【請求項９】
請求項１から請求項８記載のスイッチング電源装置において、前記損失線路が、物理学的または化学的処理によって凹凸を形成した表面または平坦な表面に不動態処理によって酸化皮膜が形成された弁金属板と、該酸化皮膜上に形成される前記半導体の膜と、該半導体膜上に形成される金属箔とで構成される積層構造を形成するように設計されて成ることを特徴とする、スイッチング電源装置
【請求項１０】
請求項１から請求項９記載のスイッチング電源装置において、前記電力変換回路および前記制御回路用に設けられた電源の瞬低を保証するために使用される瞬低保証コンデンサと前記電力変換回路および前記制御回路との間を接続する配線が、前記損失線路であって、該損失線路の前記実効周波数における特性インピーダンスが、前記電力変換回路および前記制御回路を構成する配線の特性インピーダンスに対して１／５以下である低インピーダンス損失線路となるように設計されて成ることを特徴とする、スイッチング電源装置
【請求項１１】
請求項１から請求項１０記載のスイッチング電源装置において、前記低インピーダンス損失線路が、少なくとも前記実効周波数において、前記損失線路に接続されたときの反射係数が０．９以上の絶対値となる前記特性インピーダンスを有するように設計されて成ることを特徴とする、スイッチング電源装置
【請求項１２】
請求項１から請求項１１記載のスイッチング電源装置において、前記低インピーダンス損失線路が、少なくとも前記実効周波数において、１０[Ω] 以下の前記特性インピーダンスを有するように設計されて成ることを特徴とする、スイッチング電源装置
【請求項１３】
請求項１から請求項１２記載のスイッチング電源装置において、前記低インピーダンス損失線路が、少なくとも前記実効周波数において、１０００[nep/m]（ネパー/メートル）以上の減衰定数を有するように設計されて成ることを特徴とする、スイッチング電源装置
【請求項１４】
請求項１から請求項１３記載のスイッチング電源装置において、前記電力変換回路と前記制御回路を構成する前記スイッチング素子と前記低インピーダンス損失線路との間に接続される前記損失線路が、可能な限り短い長さで該損失線路上を進行する前記実効周波数を有する電磁波の振幅を１／１０以下に減衰させるように設計されて成ることを特徴とする、スイッチング電源装置
【請求項１５】
請求項１から請求項１４記載のスイッチング電源装置において、前記損失線路および前記低インピーダンス損失線路が、筐体を構成する配線の一部または全て、または、印刷配線基板を構成する配線の一部または全てに適用されるように設計されて成ることを特徴とする、スイッチング電源装置
【請求項１６】
請求項１から請求項１５記載のスイッチング電源装置において、前記電力変換回路が、直流電源と、スイッチング用のトランジスタと、該トランジスタのドレインに一端が接続される第１の導体と、第２の導体と、前記直流電源の正極に正極の一端が、前記直流電源の負極に負極の一端が、前記第１の導体の他端に正極の他端が、前記第２の導体の一端に負極の他端がそれぞれ接続される前記低インピーダンス損失線路と、前記第１の導体と前記第２の導体とで構成される第１の前記損失線路と、前記トランジスタのソースに一端が接続される第３の導体と、該第３の導体と前記第２の導体とで構成される第２の前記損失線路と、前記第３の導体の他端にカソードが、前記第２の導体にアノードがそれぞれ接続されるフライホイール用のダイオードと、前記第３の導体の他端に一端が接続される静磁エネルギ蓄積用のリアクトルと、該リアクトルの他端に一端が、前記第２の導体の他端に他端がそれぞれ接続される静電エネルギ蓄積用のコンデンサとで構成され、前記電力変換回路が降圧型コンバータまたはバックコンバータとして機能することを特徴とする、スイッチング電源装置
【請求項１７】
請求項１から請求項１６記載のスイッチング電源装置において、前記電力変換回路が、直流電源と、静磁エネルギ蓄積用のリアクトルと、該リアクトルの一端に一端が接続される第１の導体と、該第１の導体にソースが接続されるスイッチング用のトランジスタと、第２の導体と、該第２の導体と前記第１の導体とで構成される第１の前記損失線路と、前記直流電源の正極に正極の一端が、前記直流電源の負極に負極の一端が、前記リアクトルの他端に正極の他端が、前記第２の導体の一端に負極の他端がそれぞれ接続される前記低インピーダンス損失線路と、前記トランジスタのドレインにアノードが接続されるフライホイール用のダイオードと、該ダイオードのカソードに一端が接続される第３の導体と、該第３の導体と前記第２の導体とで構成される第２の前記損失線路と、前記第３の導体の他端に一端が、前記第２の導体の他端に他端がそれぞれ接続される静電エネルギ蓄積用のコンデンサとで構成され、前記電力変換回路が昇圧型コンバータまたはブーストコンバータとして機能することを特徴とする、スイッチング電源装置
【請求項１８】
請求項１から請求項１７記載のスイッチング電源装置において、前記電力変換回路が、直流電源と、スイッチング用のトランジスタと、該トランジスタのドレインに一端が接続される第１の導体と、第２の導体と、該第２の導体と前記第１の導体とで構成される第１の前記損失線路と、前記直流電源の正極に正極の一端が、前記直流電源の負極に負極の一端が、前記第１の導体の他端に正極の他端が、前記第２の導体の一端に負極の他端がそれぞれ接続される前記低インピーダンス損失線路と、前記第２の導体に一端が接続される静磁エネルギ蓄積用のリアクトルと、該リアクトルの他端に一端が、前記トランジスタのソースに他端が接続される第３の導体と、該第３の導体と前記第２の導体とで構成される第２の前記損失線路と、前記リアクトルの他端にカソードが接続されるフライホイール用のダイオードと、前記ダイオードのアノードに一端が、前記第２の導体の他端に他端がそれぞれ接続される静電エネルギ蓄積用のコンデンサとで構成され、前記電力変換回路が昇降圧型コンバータまたはバックブーストコンバータとして機能することを特徴とする、スイッチング電源装置
【請求項１９】
請求項１から請求項１８記載のスイッチング電源装置において、前記電力変換部が、直流電源と、スイッチング用のトランジスタと、該トランジスタのソースに一端が接続される第１の導体と、変圧器と、該変圧器の一次巻線の中点に一端が接続される第２の導体と、前記第１の導体と前記第２の導体とで構成される第１の前記損失線路と、該第１の前記損失線路と前記直流電源との間に接続される前記低インピーダンス損失線路と、前記トランジスタのドレインに一端が、前記変圧器の一次巻線の非極性側に他端が、それぞれ接続される第３の導体と、該第３の導体と前記第２の導体とで構成される第２の前記損失線路と、前記変圧器の一次巻線の非極性側にアノードが、前記変圧器の一次巻線の極性側にカソードが、それぞれ接続される励磁電流回生用の第１のダイオードと、前記変圧器の二次巻線の極性側にアノードが接続される整流用の第２のダイオードと、該第２のダイオードのカソードにカソードが、前記変圧器の二次巻線の非極性側にアノードが接続される整流用の第３のダイオードと、平滑用リアクトルと、該平滑用リアクトルの一端と前記第３のダイオードのカソードとの間に一端が接続される第４の導体と、前記第３のダイオードのアノードに一端が接続される第５の導体と、該第５の導体と前記第４の導体とで構成される第１の伝送線路または損失線路と、前記リアクトルの他端に一端が、前記第５の導体の他端に他端がそれぞれ接続される静電エネルギ蓄積用のコンデンサとで構成され、前記電力変換回路が絶縁型フォワードコンバータとして機能することを特徴とする、スイッチング電源装置
【請求項２０】
請求項１から請求項１９記載のスイッチング電源装置において、電力変換部が、直流電源と、該直流電源の正極に一端が接続される第１のコンデンサと、該第１のコンデンサの他端に一端が、前記直流電源の負極に他端がそれぞれ接続される第２のコンデンサと、スイッチング用の第１のトランジスタと、該第１のトランジスタのソースに一端が接続される第１の導体と、変圧器と、該変圧器の第１の一次巻線の極性側に一端が接続される第２の導体と、該第２の導体と前記第１の導体とで構成される第１の前記損失線路と、該第１の前記損失線路と前記第１のコンデンサとの間に接続される第１の前記低インピーダンス損失線路と、前記第１のトランジスタのドレインに一端が、前記変圧器の第１の一次巻線の非極性側に他端がそれぞれ接続される第３の導体と、該第３の導体と前記第２の導体とで構成される第２の前記損失線路と、スイッチング用の第２のトランジスタと、該第２のトランジスタのソースに一端が接続される第４の導体と、前記変圧器の第２の一次巻線の非極性側に一端が接続される第５の導体と、該第５の導体と前記第４の導体とで構成される第３の前記損失線路と、該第３の前記損失線路と前記第２のコンデンサとの間に接続される第２の前記低インピーダンス損失線路と、前記第２のトランジスタのドレインに一端が、前記変圧器の第２の一次巻線の極性側に他端がそれぞれ接続される第６の導体と、該第６の導体と前記第５の導体とで構成される第４の前記損失線路と、前記変圧器の第１の二次巻線の極性側にアノードが接続される整流用の第１のダイオードと、該第１のダイオードのカソードにカソードが、前記変圧器の第１の二次巻線の非極性側にアノードがそれぞれ接続される整流用の第２のダイオードと、前記第１のダイオードのカソードに一端が接続される第７の導体と、前記第２の整流用ダイオードのアノードに一端が接続される第８の導体と、該第８の導体と前記第７の導体とで構成される第１の前記伝送線路または損失線路と、前記変圧器の第２の二次巻線の非極性側にアノードが接続される整流用の第３のダイオードと、該第３のダイオードのカソードにカソードが、前記変圧器の第２の二次巻線の極性側にアノードがそれぞれ接続される整流用の第４のダイオードと、前記第３の整流用ダイオードのカソードに一端が接続される第９の導体と、前記第４の整流用ダイオードのアノードに一端が接続される第１０の導体と、該第１０の導体と前記第９の導体とから構成される第２の前記伝送線路または損失線路と、前記第８の導体の他端に一端が接続される平滑用の第１のリアクトルと、前記第１０の導体の他端に一端が、前記第１のリアクトルの他端に他端がそれぞれ接続される平滑用の第２のリアクトルと、該第２のリアクトルの他端に一端が、前記第９の導体の他端に他端がそれぞれ接続される静電エネルギ蓄積用のコンデンサとで構成され、前記電力変換回路が絶縁型ハーフブリッジコンバータとして機能することを特徴とする、スイッチング電源装置
【請求項２１】
請求項１から請求項２０記載のスイッチング電源装置において、電力変換部が、直流電源と、スイッチング用の第１のトランジスタと、該第１のトランジスタのドレインに一端が接続される第１の導体と、変圧器と、該変圧器の第１の一次巻線の極性側に一端が、前記第１のトランジスタのソースに他端がそれぞれ接続される第２の導体と、スイッチング用の第２のトランジスタと、該第２のトランジスタのソースに一端が接続される第３の導体と、前記変圧器の第１の一次巻線の非極性側と前記変圧器の第２の一次巻線の非極性側とに一端が接続される平衡用の第１のコンデンサと、前記第２のトランジスタのドレインに一端が、前記第１のコンデンサの他端に他端がそれぞれ接続される第４の導体と、前記第１の導体と前記第３の導体とで構成される第１の前記損失線路と、該第１の前記損失線路と前記直流電源との間に接続される第１の前記低インピーダンス損失線路と、前記第２の導体と前記第４の導体とで構成される第２の前記損失線路と、スイッチング用の第３のトランジスタと、該第３のトランジスタのドレインに一端が接続される第５の導体と、前記第３のトランジスタのソースに一端が、前記第１のコンデンサの他端に他端がそれぞれ接続される第６の導体と、スイッチング用の第４のトランジスタと、該第４のトランジスタのソースに一端が接続される第７の導体と、前記変圧器の第２の一次巻線の極性側に一端が、前記第４のトランジスタのドレインに他端がそれぞれ接続される第８の導体と、前記第５の導体と前記第７の導体とで構成される第３の前記損失線路と、該第３の前記損失線路と前記直流電源との間に接続される第２の前記低インピーダンス損失線路と、前記第６の導体と前記第８の導体とで構成される第４の前記損失線路と、前記変圧器の第１の二次巻線の極性側にアノードが接続される整流用の第１のダイオードと、前記変圧器の第２の二次巻線の非極性側にアノードが、前記第１のダイオードのカソードにカソードがそれぞれ接続される整流用の第２のダイオードと、前記第１のダイオードのカソードに一端が接続される第９の導体と、前記第１の二次巻線の非極性側と前記変圧器の第２の二次巻線の非極性側に一端が接続される第１０の導体と、前記第９の導体と前記第１０の導体とから構成される第１の前記伝送線路または損失線路と、前記第９の導体の他端に一端が接続される静磁エネルギ蓄積用のリアクトルと、該リアクトルの他端に一端が、前記第１０の導体の他端に他端がそれぞれ接続される静電エネルギ蓄積用のコンデンサとで構成され、前記電力変換回路が絶縁型フルブリッジコンバータとして機能することを特徴とする、スイッチング電源装置
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源回路に関し、特に、１[MHz]を超える繰り返し周波数においても電力変換効率が高く電磁適合性に優れたスイッチング電源装置に関する。
【背景技術】
【０００２】
近年、情報技術装置やマルチメディア機器の小型化が進んでいる。このため、スイッチング電源装置に対しても小型化の要求が強い。スイッチング電源の高周波化は小型化に効果があるが、スイッチング電源は大きな電力を扱うために高周波に伴って不要電磁波の放射値が増えると考えられて来た。
【０００３】
IECにおいては、情報技術装置やマルチメディア機器を対象に新たなＥＭＩ規格であるCISPR32の制定に向けた作業が進んでいる。ここでは、装置または機器からの放射妨害波について３２０[MHz]から６[GHz]まで、電源ラインおよび通信線による伝導妨害波について１５０[kHz]から３０[MHz]までが規制の対象となる。許容値は従来の情報技術装置向けのCISPR22と同様であるが、適用対象がディジタル家電を含むマルチメディア機器まで拡大される。以上のような環境もあって、不要電磁波の放射が増える可能性のあるスイッチング電源の高周波化はほとんど進展していない。
【０００４】
一方、半導体技術の先端を進む半導体集積回路においてはトランジスタの高速化が進んでいる。非特許文献1によると、２００７年のテクノロジノードにおける高性能論理集積回路中のNチャネル型電界効果トランジスタの最小上昇時間（ゲートディレー）は０．６４[ps]（ピコ秒）であり、電源電圧は１．１[V]である。
【０００５】
スイッチング電源用には論理集積回路の数十倍から数百倍の耐電圧が必要とされるが、高性能集積回路中の微小トランジスタの並列使用が可能であれば例えば１００[V]の耐圧を有し１００[ps]前後の上昇時間を有するスイッチング電源用のトランジスタの実用化は困難ではないと推定される。なお、現在、スイッチング電源装置用に実用化されている高速NチャネルMOS FETの一つであるHAT2215R (RENESAS)は、耐圧８０[V]で上昇時間が４[ns]である。
【０００６】
電磁気学によると、回路の状態には活性状態（exited states）、定常状態（stationary states）および、実用上は定常状態と見なせる準定常状態（quasi
stationary states）が存在する。活性状態とは、回路上の電界と磁界が変化または振動している状態であり交流回路はその一例である。振動する電界と磁界は電磁波となって絶縁体中を進行する。該絶縁体が真空空間の場合は、電磁波は光速で進行する。
【０００７】
定常状態とは、回路上の電界と磁界が静止している状態であり直流回路はその一例である。準定常状態とは、電界と磁界が電磁波となって回路上を進行するが、電磁波の波長が回路長に対して非常に長く回路内での電磁波の挙動が強弱振動だけと見なしても実用上不都合が生じない状態である。低周波アナログ回路や、およそ１００[ps]以上のゲートディレーを有する前世代半導体集積回路は、準定常状態と見なすことが出来る回路の例である。
【０００８】
電磁気学によると、活性状態にある回路の電流はアンペールの法則として定義され次式で示される。
【０００９】
【数１】
2009254002.tif 000003
【００１０】
電磁気学によると、電位Ｖは、電界の及ばない無限遠から導線の一点までの電界の積分値と定義されるが実用的にはグランド面から導線の一点までの電界の積分値として、また、電界Ｅは電位Ｖの傾きとしてそれぞれ次式から求められる。
【００１１】
【数２】
2009254002.tif 000004
【００１２】
マックスウエルは、磁界に関する理論と電界に関する理論を融合したマックスウエルの方程式を１８７３年に発表し、続いてこの式をダランベールの波動方程式の形式に変形し、ベクトル波動方程式を導出し。これにより、マックスウエルは１８６２年頃から主張していた、電磁波と光はともに光速で伝搬することを理論的に証明し、線形電磁波理論（以下電磁波理論）を完成させ、これにより電磁気学が完成した。ヘルツは、１８８７年に、実験によって電磁波の存在を実証し、マックスウエルの電磁波理論の正しさを証明した。
【００１３】
電磁気学によると、時間的に変化する電界と磁界は相互に作用しつつ横波となって空間または誘電体中を伝搬する。真空中を伝搬する電磁波の速度は光速である。伝搬する電磁波はポインチングベクトル理論に従って電力を伝搬する。空間を伝搬する電磁波は、周期および極性が一致し振幅ベクトルが進行方向に対して直交する電界波と磁界波とから構成される。この状態の電磁波はＴＥＭ(transverse electromagnetic)波と呼ばれる。ＴＥＭ波を構成する電界波の振幅を磁界波の振幅で割った値は波動インピーダンスと呼ばれる。
【００１４】
電磁波理論によると、電磁波は空間だけでなく媒体中も進行する。損失のない誘電体中を進行する電磁波の速度は、光速に対して比誘電率の平方根だけ遅くなり、波長は比誘電率の平方根だけ短くなる。後者は、波長圧縮と呼ばれる。
【００１５】
電磁波理論によると、損失のある媒体中を進行する電磁波は、次式で示される減衰定数γに従い、進行に伴って振幅が減少し位相が変化する。γの実数項であるαは減衰定数、γの虚数項であるβは位相定数と呼ばれる。αは、nep/m（ネパー／メートル）の単位で表される。１
[nep/m]は、１メートル進行して振幅がexp-1または０.３６８倍に減衰することを意味する。
【００１６】
【数３】
2009254002.tif 000005
【００１７】
電磁波理論によると、式（３）中のγ 2を変形して得られる次式の括弧の項は、損失のある誘電体に関する複素誘電率と定義され、虚数部（σ/ε０ω）を実数部（εr）で割った値を誘電体損失の正接と呼び、tanδで表す。但し、tanδは、電磁気学上、深い意味を持たない。
【００１８】
【数４】
2009254002.tif 000006
【００１９】
電磁波が導体中を進行する場合は、導体中では電磁波に作用する電荷は存在せず導電率σは ωεに比べて非常に大きいので、γは次式で表される。次式中における減衰定数α の逆数であるδは、表皮厚さと呼ばれる。
【００２０】
【数５】
2009254002.tif 000007
【００２１】
電磁波理論によると、導体中を進行する電磁波の電界と磁界の比である固有インピーダンスＺ０は、損失のある媒体中の固有インピーダンスにおいて導電率σがωεに比べて非常に大きいとして、次式で与えられる。
【００２２】
【数６】
2009254002.tif 000008
【００２３】
損失線路上の電気信号の進行に伴う挙動を電磁波理論に基づいて説明する理論が損失線路理論である。損失線路理論によると、直流的に絶縁された２本の導体間に電気信号を与えると、電気信号のほとんどは電流波と電圧波が損失線路を進行する。損失線路からの電磁波の漏洩は、ストレーキャパシタンスやリーケージインダクタンスを経路として電圧波または電流波が漏れ出るためと考えられている。このような考え方は、明らかに電磁波理論に矛盾している。
【００２４】
回路上の電界と磁界が変化または振動している活性状態または準定常状態においては電磁波理論が回路を支配し、この場合は導体中を電磁波が進むことは困難である。しかし回路上の電界と磁界が静止している定常状態においては導体中を電流が容易に移動することが出来る。
【００２５】
物理学によると、導体中には無尽蔵に近い自由電子すなわち電荷が存在する。しかし、導体中の総電荷量は物性的に決まり定常的にはその値は一定である。直流電源に静的負荷が接続されている場合は導体中の電荷の移動による電流が流れるが、一般に、電荷の移動軸にはわずかな電界しか印加されないので電荷の平均移動速度は極めて遅い。
【００２６】
例えば、１平方ミリメートルの断面を有する銅線中を導体中の電荷の速度（dq/dt）で定義される１０アンペアの電流が進行しているときの電流の進行速度は、物理学に従って計算すると常温で０.３６８[mm/s]となる。導体中の電荷は、遅いながらも移動は可能であるので、導体の他端で定常的に電荷が消費される際に導体の一端から同量の電荷が定常的に供給されれば、導体の他端に接続される抵抗器等の定常負荷へのエネルギ供給が支障なく行われる。
【００２７】
キルヒホッフの法則を基礎とする交流回路理論および電気通信工学では、電流を導体中の電荷の平均速度（dq/dt）すなわち導体電流としている。しかし、電磁気学の基礎を成すマックスウエルの方程式においては、導体電流を時間の関数ではない電流密度Jに対応させている。
【００２８】
交流回路理論や電気通信工学が電流をdq/dtと定義しているのは以下の理由によると考えられる。交流回路理論を支える重要な法則の一つであるキルヒホッフの法則が発表されたのが１８４５年でマックスウエルが電磁波の存在を理論的に証明しヘルツによって実験で電磁波の存在が確認される４２年前、電気通信工学を支える重要な理論の一つである電信方程式が開発されたのが１８７４年で同様に電磁波の存在が確認される１３年前である。従って、交流回路理論および電気通信工学が実用化された当時は、回路の作用を電磁波の作用とする考え方が存在せず、その後も理論の修正が行われなかった。
【００２９】
電気通信工学の基礎を成す電信方程式において、導体電流が光速で流れることが出来るとしている根拠となっているのはダランベールの波動方程式である。ダランベールの波動方程式では波動の主体を特定していない。従って導体電流が導体間電圧とともに波となることを、電気回路を支配する電磁気学と整合させることが必要である。しかし、前述のように電磁気学では導体電流は時間的に変化しないものとしている。
【００３０】
電流の定義が電磁気学に反すると、線路の電圧や、インピーダンス、電磁波との関係、さらには伝送損失に関しても電磁気学と矛盾する考え方が生じる。電気通信工学は歴史が古く現在でも損失線路設計に実用化されているため、従来通りの連続波を対象とする損失線路設計には電磁気学との矛盾の顕在化を避ける工夫が見られる。
【００３１】
スイッチング波またはディジタル波のような不連続波を対象とする損失線路設計においても電気通信工学に基づくと効率的であるように見える。しかし実用化実績が浅いため電磁気学と対比しつつ慎重に設計や解析を行わないと、電磁気学との前記矛盾が顕在化する。
【００３２】
電磁波理論によれば損失線路を構成する２本の導体の対向面の絶縁部分が真空である場合は、ＴＥＭ波の電磁波は光速で進行する。つまり、このような損失線路上を進む、式(１)および式(２)から求められる電流および電圧もまた、光速で進行するということが出来る。損失線路上のＴＥＭ波を構成する電界波の振幅を磁界波の振幅で割った値が、特性インピーダンスである。
【００３３】
電気通信工学によると、損失線路上を進行する信号の挙動は、損失線路の特性インピーダンスと伝搬定数によって決まる。理想的な平板導体が理想的な絶縁体を挟んで平行に対向している平行板線路の特性インピーダンスＺ０は、損失線路の物理定数によって次式から求められる。平板導体や絶縁体の材料特性は、損失線路の特性インピーダンスに対して実用上ほとんど影響を及ぼさない。
【００３４】
【数７】
2009254002.tif 000009
【００３５】
電磁気学によると、損失線路の構造が複雑な場合の特性インピーダンスは、対象部の電界（Ey）と磁界(Hx)を電磁界解析によって求めて、この結果から以下に示す式（８）から電力Ｐを、以下に示す式（９）から電流iをそれぞれ求め、これらの結果を以下に示す式（１０）に代入して特性インピーダンスＺ０を求めることが出来る。
【００３６】
【数８】
2009254002.tif 000010
【００３７】
【数９】
2009254002.tif 000011
【００３８】
【数１０】
2009254002.tif 000012
【００３９】
電気通信工学によると、既知の特性インピーダンスＺ０を有する線路を通して未知の特性インピーダンスＺ１を有する線路に電磁波を注入したときの、
前記二つの線路の接続点における反射係数Ｓ１１は、次式で表される。
【００４０】
【数１１】
2009254002.tif 000013
【００４１】
電気通信工学によると、既知の特性インピーダンスＺ０に対する反射係数がＳ１１である有する損失線路の透過係数Ｓ２１は、次式で表される。
【００４２】
【数１２】
2009254002.tif 000014
【００４３】
電磁気学によると、実用的な損失線路の減衰定数は、電磁波が損失のある誘電体内を進行するときの減衰と、電磁波が誘電体内を進行する過程でその一部が導体内に侵入して熱になる導体損と、線路外に漏れ出る放射損との和となると考えることが出来る。
【００４４】
前記電磁気学の定義に従うと、スイッチング電源装置は準定常回路に該当すると考えられ、設計には交流回路理論が使用されている。準定常状態の回路は電磁波理論が支配しているが、回路を定常と見なして設計や解析しても実用上の誤差が少ないということを意味する。スイッチング回路のスイッチング素子のスイッチング速度が向上すると電磁ノイズが増加し、その対策は非常に難しいとされている。このため、電磁ノイズの増加が、スイッチング周波数が高くなると小型軽量化が計られることはよく知られているが、スイッチング電源装置の高周波化が進まない大きな理由の一つとされている。
【００４５】
定常回路を扱う交流回路理論では、電磁波である電磁ノイズの対策は不可能に近いことは自明である。従って、スイッチング電源の高周波化に伴って発生する電磁ノイズ問題を解決するためには、スイッチング電源装置を構成する配線は、長さにかかわらず電磁波理論を適用して設計する必要があることになる。
【００４６】
スイッチング電源を始めとする電気・電子回路には、多くのコンデンサが使用されている。
【００４７】
交流回路理論では電荷の蓄積がコンデンサの機能とされている。前記ディジタル回路設計の論文から判るように、コンデンサの使用を勧める半導体メーカの回路技術者や研究者もこの考え方に従っている。
【００４８】
電磁気学によると、マックスウエルは、単位（試験）点電荷に働く力の原因は、単位点電荷の存在する場所における電界にあるとし、クーロンの法則を修正した。この事実はあまり知られていない。
【００４９】
修正された電磁気学によると、電界に関する静電エネルギwEは、次式で表される。
【００５０】
【数１３】
2009254002.tif 000015
【００５１】
このように、静電エネルギwEは電荷が持っているのではなくて電界Ｅと電束密度Ｄの積または電界Ｅとして媒質に蓄積していることになる。式（１３）から、電圧Ｖが印加された容量Ｃのコンデンサに蓄積されている静電エネルギwCは、電極距離をｄ、電極面積をＳとすると、次式で表される。
【００５２】
【数１４】
2009254002.tif 000016
【００５３】
一方、スイッチング電源を始めとする電気・電子回路に使用されているコンデンの多くは、直流電源およびスイッチによって切断されている期間の定常電流供給と電源ノイズのデカップリングを目的に使用され、いずれの用途においても回路に並列に接続される。このうち、デカップリング用に使用されるコンデンサのメガヘルツ帯域におけるインピーダンス特性の測定には、ネットワークアナライザが使用されることが多い。
【００５４】
集中要素モデルを採用する交流回路理論に従うと、回路に並列に使用される場合を想定したコンデンサのインピーダンスＺCは散乱行列（scattering matrix）を構成する透過係数Ｓ21から求めることが出来るとされている。測定系のケーブルの特性インピーダンスＺ0が５０[Ω]であって、Ｓ21が１よりかなり小さい場合は、次式のようにＺCとＳ21の関係はさらに簡略化される。
【００５５】
【数１５】
2009254002.tif 000017
【００５６】
式(１５)にＳ２１の測定値を代入してインピーダンス特性を求めると、市販されているコンデンサは、直列共振点と呼ばれるインピーダンスが最小となる周波数までは周波数に比例してインピーダンス値が減少するほぼ理想的なインピーダンス特性を示すが、直列共振周波数以上ではインピーダンスが周波数に比例して増加する特性、すなわちＶ字型の特性を示すことが知られている。この理由は、コンデンサにはリード線、端子、および電極がありこの部分は等価直列インダクタンス（ＥＳＬ）として作用するためと考えられている。さらに前記直列共振点のインピーダンスは等価直列抵抗（ＥＳＲ）によって決まると考えられている。
【００５７】
電磁気学に基づくと、損失線路に挿入されたＤＵＴの端子インピーダンスは、反射係数Ｓ１１から求めるのが正しい方法である。しかし、測定系のケーブルの線路の特性インピーダンスに比べてＤＵＴ（device under test）の端子インピーダンスが非常小さい場合は、反射係数Ｓ11による通常の測定法では誤差が大きくなりやすく、実用的ではない。但し、損失線路に２端子のＤＵＴであるコンデンサを並列に接続する場合は、式（１３）において線路の長さがゼロとなるため、式（１３）によってコンデンサのインピーダンスを求めることが出来るが、２端子のＤＵＴは、損失線路上を進行する電磁波に作用させことを目的としていない。
【００５８】
コンデンサの前記Ｖ字型のインピーダンス特性は、損失線路上を進行する電磁波に作用させことを目的としていないコンデンサの並列使用の限界を示す特性曲線であると考えなければならない。すなわち、Ｖ字型の特性曲線の谷の点の値をＥＳＲ、またＶ字型の特性曲線のインピーダンスが周波数に比例して増加する特性をＥＳＬと呼んでいるが、いずれもコンデンサ自身の特性と見なすことは電磁気学に反している。
【００５９】
従って、コンデンサは、たとえば非特許文献２に従って、電荷の蓄積の機能が発揮できる集中要素モデルが採用できる低周波領域に限る必要がある。その上で、電磁波のデカップリング用に適する、コンデンサに代わる回路要素を開発する必要がある。
【００６０】
非特許文献４および非特許文献５に示される孤立電磁波コンセプトによると、スイッチング素子は、スイッチングの瞬間に、非線形波動またはソリトンの一種である孤立電磁波を励起する。スイッチング電源装置を構成する電力変換回路や制御回路内の半導体スイッチも、同様のメカニズムで、スイッチングの瞬間に非線形波動またはソリトンの一種である孤立電磁波を励起する。
【００６１】
半導体スイッチのスイッチング動作時の孤立電磁波の励起メカニズムは、１８３４年にJohn Scott Russell がソリトンを発見する際に行った種々の実験の内の水を貯めた水門（ゲート）を急に開くことによって生じたソリトンの発生メカニズムや、ソリトンの一種であると確認されている津波の生成過程に極めて類似している。
【００６２】
非特許文献４および非特許文献５に示される孤立電磁波コンセプトによると、半導体スイッチがオフからオンにスイッチングする瞬間に、半導体スイッチが電源線路と信号線路を接続した点の電位が前記直流電源の電圧を電源線路と信号線路の特性インピーダンス分割した値になる。従って、電源線路には電圧を分割電圧まで下げる極性の孤立電磁波が、信号線路には電圧を分割電圧まで上げる極性の孤立電磁波がそれぞれ同時に励起され、電磁波理論に従い、互いにその振幅ベクトルが直交する孤立電界波と孤立磁界波を伴って損失線路上を進行する。
【００６３】
図１は、孤立電磁波の挙動を説明するためのプッシュプル回路３９に関する等価回路の一例である。図１において、特性インピーダンスＺ0の損失線路３１の途中にプッシュプル回路３９が接続されており、損失線路３１の一端は直流電源１に接続されて電源線路を構成し、損失線路３１の他端は整合終端抵抗４に接続されて信号線路を構成している。プッシュプル回路３９は、ＰチャネルMOS
FET３８とＮチャネルMOS FET６によるコンプリメンタリー構成である。
【００６４】
図１において、プッシュプル回路３９のオン状態とは、ＰチャネルMOS FET３８がオンでＮチャネルMOS FET６がオフの状態であり、プッシュプル回路３９のオフ状態はその逆である。線路を進行するＴＥＭ波に関する磁界と電流の関係および電界と電位の関係は、電磁気学においてそれぞれアンペアの法則および電位の定義として示される。
【００６５】
図２に、プッシュプル回路３９がオン時の負荷側の損失線路３１上の電位波形２６と、電磁気学に示される電位の定義から逆算して求められる負荷側の損失線路３１上を進む電界波形２４とを示す。図３は、プッシュプル回路３９がオン時の電源側の損失線路３１上の電位波形２６と、電磁気学に示される電位の定義から逆算して求められる電源側の損失線路３１上を進む電界波形２４とを示す。
【００６６】
図２および図３に示すように、プッシュプル回路３９のスイッチングによって生じる電界の波形は、半導体スイッチの規格化上昇時間に円周率を掛けた値の逆数として求められる周波数の正弦波の半波形に近似している。スイッチング波形の規格化上昇で決まるとされる実効周波数（significant frequency）の考え方を引用すると、前記近似の確かさ（accuracy）は、９２％以上と見込まれる。従って、実用上の設計や解析は便法として前記１つの周波数の正弦波で行うことが出来る。なお、規格化上昇時間とはスイッチングパルス波形を台形に近似したときの上昇に要する時間である。
【００６７】
図１から図３において、プッシュプル回路３９がオンすると、図１中のＢ点とＣ点の電位は等しくＥ/２[V]となる。プッシュプル回路３９によって励起された、お互い逆極性を有する負荷側の損失線路３１上を進む孤立電界波７と電源側の損失線路３１上を進む孤立電界波７は、それぞれプッシュプル回路３９に対して反対方向に進む。負荷側の損失線路３１上を進む孤立電界波２４は、負荷側の損失線路３１の電位を０[V]からＥ/２[V]に上昇させつつ進み、整合終端抵抗４に向かう。一方、電源側の損失線路３１上を進む孤立電界波２４は、電源側の損失線路３１上では電位をＥ[V]から
Ｅ/２[V]に降下させつつ直流電源１に向かって、それぞれ損失線路３１を構成する絶縁体中を準光速で進行する。
【００６８】
非特許文献４および非特許文献５によると、伝送線路または損失線路上を進行する孤立電磁波の波長は次式で定義される。
【００６９】
【数１６】
2009254002.tif 000018
【００７０】
スイッチング回路の設計を、アナライジングモデルが未開発の孤立電磁波の代わりに、便法として半導体スイッチの規格化上昇に円周率を掛けた値の逆数として求められる周波数の正弦波で行うことが実用的に可能である。
【００７１】
従来のスイッチング電源装置については、下記の特許文献や非特許文献に記載されている。その要点は後述される。
【特許文献１】特開２００６−３２０１３０（Ｐ２００６−３２０１３０Ａ）
【特許文献２】特開２００３−３２４９４４（Ｐ２００３−３２４９４４Ａ）
【特許文献３】特開２００２−３４２４０（Ｐ２００２−３４２４０Ａ）
【特許文献４】特開平９−１８２４３０
【特許文献５】特開２００３−１５３５２６（Ｐ２００３−１５３５２６Ａ）
【非特許文献１】TheInternational Technology Roadmap For Semiconductors（ITRS）2007 Edition．
【非特許文献２】H.B.Bakoglu 著  「Circuits, Interconnections,and Packaging for VLSI」、1990、 Addison - WesleyPub．
【非特許文献３】Hirokazu Tohya and Noritaka Toya著  「A Novel Design Methodology of the On - ChipPower Distribution Network Enhancing the Performance and Suppressing EMI of theSoC」、IEEE International Symposium on Circuits and Systems 2007、 pp. 889-892、May 2007.
【非特許文献４】遠矢弘和、遠矢紀尚  著  「SoCの性能とEMCを大きく改善するオンチップ電源分配回路の新しい設計法」、電子情報通信学会  信学技報、Vol.107、No. 149、  EE2007-20、pp.73-78、2007年7月.
【非特許文献５】Larry D. Smith、RaymondE. Anderson、 Douglas W. Forehand、ThomasJ. Pelc、 Tanmoy Roy 著  「Power distribution system designmethodology and capacitor selection for modern CMOS technology」、 IEEE Transactions on Advanced Packaging、 Volume 22、Issue 3、 pp.284-291、 Aug. 1999.
【非特許文献６】Sheng Ye、Wilson Eberle、 Yan - Fei Liu  著  「A Novel EMI Filter Design Method for SwitchingPower Supplies」、 IEEE Transactions on Power Electronics、 Vol. 19、 No. 6、 pp. 1668-1678、 November 2004.
【非特許文献７】Liu,D.H.、  Jiang, J.G.  著  「High frequency characteristic analysis of EMI filter in switch modepower supply (SMPS)」、IEEE PESC 02、Volume 4、pp. 2039-2043、2002.
【非特許文献８】Li Jianting、Xiong Rui、 Li Fuzhong、 Liu Jing  著  「Jitter Frequency Modulation - A Technique thatCan Reduce EMI Noise Level of Switch Mode Power Supply Effectively」、IEEE 2006 4thAsia-Pacific Conference on Environmental Electromagnetics、pp. 820-823、Aug. 2006.
【発明の開示】
【発明が解決しようとする課題】
【００７２】
解決しようとする問題点の第１は、特許文献１に関する。特許文献１は、電気的負荷を駆動する回路と電子制御回路へ電源を送る車載電子制御装置（ECU）の電源回路におけるノイズフィルタ回路の使用状態を改良することによりノイズの低減を確保しながら、ノイズフィルタの実装面積の縮小化、コストダウンを図るための技術を開示している。しかしこの技術は電磁干渉問題を扱うことが出来ない定常状態用の集中素子モデルを使用しており、電磁干渉問題を扱うことの出来る電磁波理論を含む電磁気学に基づいていないためにメガヘルツ以上の帯域に於いてスイッチング電源装置に有効なノイズフィルタ回路を実現することは不可能であった。
【００７３】
解決しようとする問題点の第２は、特許文献２に関する。特許文献２は、乱数発生回路が、周波数決定回路とともにランダムに決定される周波数設定値をランダムな周期で切り替えてスイッチングコンバータに中の三角波発振器に与えることによって、スイッチングコンバータが発生させるノイズの低減を図る技術を開示している。しかしこの技術は、IECが規定する妨害波測定法での測定値を低くするための方策であり、瞬時的な電磁放射レベルは抑制されない。IECにおいて、本技術によるノイズ対策を許すべきではないとの考えから妨害波測定器の規格を見直すことを検討した経緯があって、電磁適合性を高めるための技術としては疑問視されている。このため、この技術によって将来に亘って電磁適合性に優れたスイッチング電源装置を実現することは不可能であった。
【００７４】
解決しようとする問題点の第３は、特許文献３に関する。特許文献３は、負荷の状態に応じて一意に決定するスイッチング周波数を、負荷の状態に拘わらずスイッチング動作によるノイズエネルギが特定周波数に集中しないように拡散させ、伝導及び放射によるノイズレベルを抑制して低ノイズの自励方式スイッチング電源回路を開示している。しかしこの技術は、IECが規定する妨害波測定法での測定値を低くするための方策であり、瞬時的な電磁放射レベルは抑制されない。IECにおいて、本技術によるノイズ対策を許すべきではないとの考えから妨害波測定器の規格を見直すことを検討した経緯があって、電磁適合性を高めるための技術としては疑問視されている。このため、この技術によって将来に亘って電磁適合性に優れたスイッチング電源装置を実現することは不可能であった。
【００７５】
解決しようとする問題点の第４は、特許文献４に関する。特許文献４は、トランスの１次巻線の端子間に抵抗、コンデンサ、ダイオードから成るスナバ回路を接続し、トランスの１次巻線に直列に可飽和リアクタンスとスイッチングトランジスタを接続することにより、サージ電流のピーク値の低下と高周波振動電圧のスナバ回路への誘導を図り、ラインノイズ、放射ノイズを低減する技術を開示している。しかしこの技術は電磁干渉問題を扱うことが出来ない定常状態用の集中素子モデルを使用しており、で電磁干渉問題を扱うことの出来る電磁波理論を含む電磁気学に基づいていないためにメガヘルツ以上の帯域に於いてスイッチング電源装置に有効なノイズフィルタ回路を実現することは不可能であった。
【００７６】
解決しようとする問題点の第５は、特許文献５に関する。特許文献５は、スイッチングレギュレータ電源回路のスイッチ・クロックの周波数を擬似ランダム変調する擬似ランダム変調回路を導入することにより、スイッチ・クロックに意図的に揺らぎ（ジッタ）を与えてスイッチノイズによる電磁輻射ノイズの影響を減少させたスイッチングレギュレータ電源回路を開示している。しかしこの技術は、IECが規定する妨害波測定器の機能を逆用して測定値を低く見せるための方策であり、根本的な電磁ノイズ低減技術ではない。IECにおいて本技術のようなノイズ対策を排除するために妨害波測定器の機能を見直すことを検討したこともあり、将来に亘って電磁適合性に優れたスイッチング電源装置を実現することは不可能であった。
【００７７】
解決しようとする問題点の第６は、非特許文献４に関する。非特許文献４は、安定化電源モジュールは1kHz以下、大容値コンデンサは1kHzから1MHz、セラミックコンデンサは1MHzから数百MHzをカバーしていると考えられるが最近では数百MHｚ以上をカバーすることが必要になってきているので、SPICEを使用して、安定化電源モジュール、大容値コンデンサ、セラミックコンデンサを含む電源分配回路の特性解析を周波数軸で行いこれらの素子のインピーダンスの周波数特性を合成することによって、数百MHｚ以上をカバーするデカップリング回路の設計の効率化が図られるとしている。この文献では、配線または線路の電磁的効果を無視して複数のコンデンサ素子の特性を合成している。このアイデアは、定常状態用の集中素子モデルを使用しており、電磁干渉問題を扱うことの出来る電磁波理論を含む電磁気学に基づいていないために、メガヘルツ以上の帯域に於いて電磁適合性に優れたスイッチング電源装置を実現することに有効ではなかった。
【００７８】
解決しようとする問題点の第７は、非特許文献６に関する。非特許文献６は、電源ノイズスペクトラムの測定値とディファレンシャルモードインピーダンスとコモンモードインピーダンスの最大および最小計算値を使用する、従来に比べて簡単で実用性の高いスイッチング電源用の電磁干渉（EMI）フィルタを設計する技術を紹介している。このアイデアは、定常状態用の集中素子モデルを使用しており、電磁干渉問題を扱うことの出来る電磁波理論を含む電磁気学に基づいていないために、メガヘルツ以上の帯域に於いて電磁適合性に優れたスイッチング電源装置を実現することに有効ではなかった。
【００７９】
解決しようとする問題点の第８は、非特許文献７に関する。非特許文献７は、損失線路解析に用いられるネットワークアナライザによる測定結果を基に、リアクトルとキャパシタに寄生要素を加えてスイッチング電源（SMPS）に使用する入力フィルタの設計に必要な解析データを紹介している。このアイデアは、集中素子モデルを使用しており、電磁干渉問題を扱うことの出来る電磁波理論を含む電磁気学に基づいていないために、メガヘルツ以上の帯域に於いて電磁適合性に大きく優れたEMIフィルタを実現することに有効ではなかった。
【００８０】
解決しようとする問題点の第９は、非特許文献８に関する。非特許文献８は、ジッタ周波数変調技術（またはランダム周波数変調）が、従来のEMI対策よりも格段に効果的なEMI低減効果技術があることを２つの実験結果によって確認したとしている。しかしこの技術は、IECが規定する妨害波測定法での測定値を低くするための方策であり、瞬時的な電磁放射レベルは抑制されない。IECにおいて、本技術によるノイズ対策を許すべきではないとの考えから妨害波測定器の規格を見直すことを検討した経緯があって、電磁適合性を高めるための技術としては疑問視されている。このため、この技術によって将来に亘って電磁適合性に優れたスイッチング電源装置を実現することは不可能であった。
【００８１】
アナログ回路は、回路状態の変化が比較的緩やかで始まりと終わりが明確でないことが多い。従って、特に低周波アナログ回路の設計においては、マックスウエルが確立した電磁波理論の代わりに、定常状態の回路を扱う交流回路理論を適用しても、実用上、問題が生じることはほとんど無かった。
【００８２】
一方、アナログ回路の場合と異なり、スイッチング回路における状態の変化の始まりと終わりは明確である。スイッチング回路の状態の変化は非常に急激であり、急激な電界または磁界の変化は当然ながら大きなレベルの電磁波を励起する。スイッチング回路における電界または磁界の変化は間歇的である。さらに、周波数制御型のスイッチング回路においては、スイッチングの周期は不定である。
【００８３】
以上のようにアナログ回路とスイッチング回路は、電磁気学の観点からは大きく異なっている。しかし、スイッチング回路で構成される半導体集積回路の設計や解析には、従来からアナログ回路と同様、交流回路理論が使用されて来た。この原因の一つは、スイッチング波がひずみ波の一種とみなされて来たことに因る。
【００８４】
フーリエ変換法によると、ひずみ波は正弦波である多数の高調波から構成されている。これらの高調波は始まりと終わりが無い多数の正弦波である。そうであるとすれば、回路上の信号を高調波毎に解析してその結果を加算すれば、スイッチング回路の解析が可能となる。このように、フーリエ変換法は、スイッチング回路の設計や解析に従来のアナログ回路に関する手法を適用する道を開いている。
【００８５】
しかし、フーリエ変換法は数学の一手法であり、上位理論である電磁気学との整合性を確認した上で電気電子回路の設計や解析に採用されている訳ではない。従って、スイッチング回路やディジタル回路の設計や解析にフーリエ変換法を適用しているのは、前述の電気通信工学においてダランベールの波動方程式のみに依存して導体電流と導体間電圧が光速でと進行するとしているのと同様の誤りであると言える。
【００８６】
スイッチング波形をひずみ波として扱うと、損失を有する損失線路をスイッチング波が進行した場合に、観測結果と解析結果との間で齟齬が生じる。たとえばデューティが１／１０で繰り返し周波数が１[GHz]のスイッチング波をフーリエ変換すると振幅の１／１０の値の直流成分と1[GHz]を基本波とする高調波とに分解できる。
【００８７】
例えば、スイッチング電源装置のプッシュプル型ＤＣ−ＤＣコンバータの一次回路側ではトランスの飽和を防止するために直流電流は流さない。ＤＣ−ＤＣコンバータの一次回路の配線すなわち損失線路が、１[MHz]の振幅を１／２に低下させる損失を有しているとすると、配線または損失線路の終端でのスイッチング波の振幅は、解析結果ではほぼ１／２に低下する。しかし、スイッチング波の振幅は直流電源から供給される静電エネルギによって維持され、配線または損失線路の損失は静電エネルギに作用しない。従って、損失線路の終端で観測されるスイッチング波の振幅は減衰しないことになる。
【００８８】
この事実は、スイッチング波をひずみ波として扱うことが誤りであることを示している。また、この事実は、フーリエ変換法に基づいて生じる群速度の概念に従う、ディジタル信号配線における信号品位（シグナルインテグリティ）に関する従来の理論には修正が必要であることを示している。すなわち、この事実は、スイッチング回路技術またはディジタル回路技術の今後の発展のためには、従来の回路理論に変わる理論が必要であることを示唆している。
【００８９】
スイッチング回路を誤り無く高い性能で動作させるためには、スイッチング回路に直流電源を分配する電源分配回路での充分なデカップリングが必要である。前記電源分配回路でのデカップリングが不充分であると、スイッチング回路の設計や解析において、非常に広い範囲の前記電源分配回路も設計や解析の対象としなければならない。場合によっては対象がスイッチング電源装置内に止まらず、受電側のバッテリや商用電源ネットワーク、さらには同一の受電系統に接続されている多くの電気電子機器までを想定することも必要となる。これでは、設計や解析が事実上不可能になってしまう。
【００９０】
しかし、従来のようにスイッチング波形を歪み波として扱うと、スイッチング電源装置内の多くのトランジスタに接続されている前記電源分配回路にはトランジスタの数の歪み波が関係し、それぞれの歪み波には膨大な数の高調波が含まれていることになる。このような状態にある前記電源分配回路のデカップリング回路の設計や解析を行うことは、高性能コンピュータを用いても不可能である。
【００９１】
本発明は、上記問題を根本的に解消する手段を提供することを目的の一つとしている。
【課題を解決するための手段】
【００９２】
上記課題を解決するため、請求項1記載の発明は、スイッチング電源装置に係り、スイッチング素子の作用を応用する電力変換回路と、該電力変換回路を制御する制御回路を含むスイッチング電源装置において、前記電力変換回路と前記制御回路を構成する全てまたは一部の配線が、前記電力変換回路または前記制御回路を構成するスイッチング素子の立ち上がり波形の最大傾斜接線で求められる立ち上がり時間と円周率との積の逆数によって求められる周波数で定義される実効周波数を有する電磁波が進行する際に、該電磁波の振幅を１／１０以下に減衰させる能力を有する、損失を有する伝送線路すなわち損失線路として設計されて成ることを特徴としている。
【００９３】
また、請求項２記載の発明は、スイッチング電源装置に係り、請求項１記載のスイッチング電源装置において、前記損失線路が、前記実効周波数において、１５０[Ω]から３５０[Ω] の特性インピーダンスを有するように設計されて成ることを特徴としている。
【００９４】
また、請求項３記載の発明は、スイッチング電源装置に係り、請求項１から請求項２記載のスイッチング電源装置において、前記損失線路が、少なくとも前記実効周波数において、１００[nep/m]（ネパー/メートル）以上の減衰定数を有するように設計されて成ることを特徴としている。
【００９５】
また、請求項４記載の発明は、スイッチング電源装置に係り、請求項１から請求項３記載のスイッチング電源装置において、前記損失線路が、導体、該導体の上部に配置される比誘電率が３以下の絶縁体、および該絶縁体の上部に配置される導体で構成され、前記損失線路の幅方向が電磁波に対して開放される積層構造を形成するように設計されて成ることを特徴としている。
【００９６】
また、請求項５記載の発明は、スイッチング電源装置に係り、請求項１から請求項４記載のスイッチング電源装置において、前記損失線路が、導体または弁金属、該導体または弁金属の上部に配置される絶縁体、該絶縁体の上部に配置される半導体、および該半導体の上部に配置される導体で構成される積層構造を形成するように設計されて成ることを特徴としている。
【００９７】
また、請求項６記載の発明は、スイッチング電源装置に係り、請求項１から請求項５記載のスイッチング電源装置において前記損失線路が、２本の導体または弁金属、該導体または弁金属の周囲に形成する絶縁体被膜、該絶縁体上に形成する半導体被膜、および該半導体被膜で覆われた２本の導体の周囲に形成する絶縁体被膜で構成され、該絶縁体皮膜と前記半導体被膜との間に半導体または絶縁体が充填される線路構造を形成するように設計されて成ることを特徴としている。
【００９８】
また、請求項７記載の発明は、スイッチング電源装置に係り、請求項１から請求項６記載のスイッチング電源装置において、前記損失線路を構成する前記半導体が、無機半導体または有機半導体であって１０００ [S/m]以上の導電率を有するように設計されて成ることを特徴としている。
【００９９】
また、請求項８記載の発明は、スイッチング電源装置に係り、請求項１から請求項７記載のスイッチング電源装置において、前記損失線路が、半導体として、不純物濃度が１０１７[cm３]以上のＰ型またはＮ型シリコン、またはカーボングラファイト、または二酸化マンガン、またはポリアセチレン、またはポリチオフェン、またはポリピロール、またはポリフェニレンビニレン、またはテトラチアフルバレン−テトラキノジメタン（ＴＴＦ−ＴＣＮＱ）を使用した上で積層構造を形成するように設計されて成ることを特徴としている。
【０１００】
また、請求項９記載の発明は、スイッチング電源装置に係り、請求項１から請求項８記載のスイッチング電源装置において、前記損失線路が、物理学的または化学的処理によって凹凸を形成した表面または平坦な表面に不動態処理によって酸化皮膜が形成された弁金属板と、該酸化皮膜上に形成される前記半導体の膜と、該半導体膜上に形成される金属箔とで構成される積層構造を形成するように設計されて成ることを特徴としている。
【０１０１】
また、請求項１０記載の発明は、スイッチング電源装置に係り、請求項１から請求項９記載のスイッチング電源装置において、前記電力変換回路および前記制御回路用に設けられた電源の瞬低を保証するために使用される瞬低保証コンデンサと前記電力変換回路および前記制御回路との間を接続する配線が、前記損失線路であって、該損失線路の前記実効周波数における特性インピーダンスが、前記電力変換回路および前記制御回路を構成する配線の特性インピーダンスに対して１／５以下である低インピーダンス損失線路となるように設計されて成ることを特徴としている。
【０１０２】
また、請求項１１記載の発明は、スイッチング電源装置に係り、請求項１から請求項１０記載のスイッチング電源装置において、前記低インピーダンス損失線路が、少なくとも前記実効周波数において、前記損失線路に接続されたときの反射係数が０．９以上の絶対値となる前記特性インピーダンスを有するように設計されて成ることを特徴としている。
【０１０３】
また、請求項１２記載の発明は、スイッチング電源装置に係り、請求項１から請求項１１記載のスイッチング電源装置において、前記低インピーダンス損失線路が、少なくとも前記実効周波数において、１０[Ω] 以下の前記特性インピーダンスを有するように設計されて成ることを特徴としている。
【０１０４】
また、請求項１３記載の発明は、スイッチング電源装置に係り、請求項１から請求項１２記載のスイッチング電源装置において、前記低インピーダンス損失線路が、少なくとも前記実効周波数において、１０００[nep/m]（ネパー/メートル）以上の減衰定数を有するように設計されて成ることを特徴としている。
【０１０５】
また、請求項１４記載の発明は、スイッチング電源装置に係り、請求項１から請求項１３記載のスイッチング電源装置において、前記電力変換回路と前記制御回路を構成する前記スイッチング素子と前記低インピーダンス損失線路との間に接続される前記損失線路が、可能な限り短い長さで該損失線路上を進行する前記実効周波数を有する電磁波の振幅を１／１０以下に減衰させるように設計されて成ることを特徴としている。
【０１０６】
また、請求項１５記載の発明は、スイッチング電源装置に係り、請求項１から請求項１４記載のスイッチング電源装置において、前記損失線路および前記低インピーダンス損失線路が、筐体を構成する配線の一部または全て、または、印刷配線基板を構成する配線の一部または全てに適用されるように設計されて成ることを特徴としている。
【０１０７】
また、請求項１６記載の発明は、スイッチング電源装置に係り、請求項１から請求項１５記載のスイッチング電源装置において、前記電力変換回路が、直流電源と、スイッチング用のトランジスタと、該トランジスタのドレインに一端が接続される第１の導体と、第２の導体と、前記直流電源の正極に正極の一端が、前記直流電源の負極に負極の一端が、前記第１の導体の他端に正極の他端が、前記第２の導体の一端に負極の他端がそれぞれ接続される前記低インピーダンス損失線路と、前記第１の導体と前記第２の導体とで構成される第１の前記損失線路と、前記トランジスタのソースに一端が接続される第３の導体と、該第３の導体と前記第２の導体とで構成される第２の前記損失線路と、前記第３の導体の他端にカソードが、前記第２の導体にアノードがそれぞれ接続されるフライホイール用のダイオードと、前記第３の導体の他端に一端が接続される静磁エネルギ蓄積用のリアクトルと、該リアクトルの他端に一端が、前記第２の導体の他端に他端がそれぞれ接続される静電エネルギ蓄積用のコンデンサとで構成され、前記電力変換回路が降圧型コンバータまたはバックコンバータとして機能することを特徴としている。
【０１０８】
また、請求項１７記載の発明は、スイッチング電源装置に係り、請求項１から請求項１６記載のスイッチング電源装置において、前記電力変換回路が、直流電源と、静磁エネルギ蓄積用のリアクトルと、該リアクトルの一端に一端が接続される第１の導体と、該第１の導体にソースが接続されるスイッチング用のトランジスタと、第２の導体と、該第２の導体と前記第１の導体とで構成される第１の前記損失線路と、前記直流電源の正極に正極の一端が、前記直流電源の負極に負極の一端が、前記リアクトルの他端に正極の他端が、前記第２の導体の一端に負極の他端がそれぞれ接続される前記低インピーダンス損失線路と、前記トランジスタのドレインにアノードが接続されるフライホイール用のダイオードと、該ダイオードのカソードに一端が接続される第３の導体と、該第３の導体と前記第２の導体とで構成される第２の前記損失線路と、前記第３の導体の他端に一端が、前記第２の導体の他端に他端がそれぞれ接続される静電エネルギ蓄積用のコンデンサとで構成され、前記電力変換回路が昇圧型コンバータまたはブーストコンバータとして機能することを特徴としている。
【０１０９】
また、請求項１８記載の発明は、スイッチング電源装置に係り、請求項１から請求項１７記載のスイッチング電源装置において、前記電力変換回路が、直流電源と、スイッチング用のトランジスタと、該トランジスタのドレインに一端が接続される第１の導体と、第２の導体と、該第２の導体と前記第１の導体とで構成される第１の前記損失線路と、前記直流電源の正極に正極の一端が、前記直流電源の負極に負極の一端が、前記第１の導体の他端に正極の他端が、前記第２の導体の一端に負極の他端がそれぞれ接続される前記低インピーダンス損失線路と、前記第２の導体に一端が接続される静磁エネルギ蓄積用のリアクトルと、該リアクトルの他端に一端が、前記トランジスタのソースに他端が接続される第３の導体と、該第３の導体と前記第２の導体とで構成される第２の前記損失線路と、前記リアクトルの他端にカソードが接続されるフライホイール用のダイオードと、前記ダイオードのアノードに一端が、前記第２の導体の他端に他端がそれぞれ接続される静電エネルギ蓄積用のコンデンサとで構成され、前記電力変換回路が昇降圧型コンバータまたはバックブーストコンバータとして機能することを特徴としている。
【０１１０】
また、請求項１９記載の発明は、スイッチング電源装置に係り、請求項１から請求項１８記載のスイッチング電源装置において、前記電力変換部が、直流電源と、スイッチング用のトランジスタと、該トランジスタのソースに一端が接続される第１の導体と、変圧器と、該変圧器の一次巻線の中点に一端が接続される第２の導体と、前記第１の導体と前記第２の導体とで構成される第１の前記損失線路と、該第１の前記損失線路と前記直流電源との間に接続される前記低インピーダンス損失線路と、前記トランジスタのドレインに一端が、前記変圧器の一次巻線の非極性側に他端が、それぞれ接続される第３の導体と、該第３の導体と前記第２の導体とで構成される第２の前記損失線路と、前記変圧器の一次巻線の非極性側にアノードが、前記変圧器の一次巻線の極性側にカソードが、それぞれ接続される励磁電流回生用の第１のダイオードと、前記変圧器の二次巻線の極性側にアノードが接続される整流用の第２のダイオードと、該第２のダイオードのカソードにカソードが、前記変圧器の二次巻線の非極性側にアノードが接続される整流用の第３のダイオードと、平滑用リアクトルと、該平滑用リアクトルの一端と前記第３のダイオードのカソードとの間に一端が接続される第４の導体と、前記第３のダイオードのアノードに一端が接続される第５の導体と、該第５の導体と前記第４の導体とで構成される第１の伝送線路または損失線路と、前記リアクトルの他端に一端が、前記第５の導体の他端に他端がそれぞれ接続される静電エネルギ蓄積用のコンデンサとで構成され、前記電力変換回路が絶縁型フォワードコンバータとして機能することを特徴としている。
【０１１１】
また、請求項２０記載の発明は、スイッチング電源装置に係り、請求項１から請求項１９記載のスイッチング電源装置において、電力変換部が、直流電源と、該直流電源の正極に一端が接続される第１のコンデンサと、該第１のコンデンサの他端に一端が、前記直流電源の負極に他端がそれぞれ接続される第２のコンデンサと、スイッチング用の第１のトランジスタと、該第１のトランジスタのソースに一端が接続される第１の導体と、変圧器と、該変圧器の第１の一次巻線の極性側に一端が接続される第２の導体と、該第２の導体と前記第１の導体とで構成される第１の前記損失線路と、該第１の前記損失線路と前記第１のコンデンサとの間に接続される第１の前記低インピーダンス損失線路と、前記第１のトランジスタのドレインに一端が、前記変圧器の第１の一次巻線の非極性側に他端がそれぞれ接続される第３の導体と、該第３の導体と前記第２の導体とで構成される第２の前記損失線路と、スイッチング用の第２のトランジスタと、該第２のトランジスタのソースに一端が接続される第４の導体と、前記変圧器の第２の一次巻線の非極性側に一端が接続される第５の導体と、該第５の導体と前記第４の導体とで構成される第３の前記損失線路と、該第３の前記損失線路と前記第２のコンデンサとの間に接続される第２の前記低インピーダンス損失線路と、前記第２のトランジスタのドレインに一端が、前記変圧器の第２の一次巻線の極性側に他端がそれぞれ接続される第６の導体と、該第６の導体と前記第５の導体とで構成される第４の前記損失線路と、前記変圧器の第１の二次巻線の極性側にアノードが接続される整流用の第１のダイオードと、該第１のダイオードのカソードにカソードが、前記変圧器の第１の二次巻線の非極性側にアノードがそれぞれ接続される整流用の第２のダイオードと、前記第１のダイオードのカソードに一端が接続される第７の導体と、前記第２の整流用ダイオードのアノードに一端が接続される第８の導体と、該第８の導体と前記第７の導体とで構成される第１の前記伝送線路または損失線路と、前記変圧器の第２の二次巻線の非極性側にアノードが接続される整流用の第３のダイオードと、該第３のダイオードのカソードにカソードが、前記変圧器の第２の二次巻線の極性側にアノードがそれぞれ接続される整流用の第４のダイオードと、前記第３の整流用ダイオードのカソードに一端が接続される第９の導体と、前記第４の整流用ダイオードのアノードに一端が接続される第１０の導体と、該第１０の導体と前記第９の導体とから構成される第２の前記伝送線路または損失線路と、前記第８の導体の他端に一端が接続される平滑用の第１のリアクトルと、前記第１０の導体の他端に一端が、前記第１のリアクトルの他端に他端がそれぞれ接続される平滑用の第２のリアクトルと、該第２のリアクトルの他端に一端が、前記第９の導体の他端に他端がそれぞれ接続される静電エネルギ蓄積用のコンデンサとで構成され、前記電力変換回路が絶縁型ハーフブリッジコンバータとして機能することを特徴としている。
【０１１２】
また、請求項２１記載の発明は、スイッチング電源装置に係り、請求項１から請求項２０記載のスイッチング電源装置において、電力変換部が、直流電源と、スイッチング用の第１のトランジスタと、該第１のトランジスタのドレインに一端が接続される第１の導体と、変圧器と、該変圧器の第１の一次巻線の極性側に一端が、前記第１のトランジスタのソースに他端がそれぞれ接続される第２の導体と、スイッチング用の第２のトランジスタと、該第２のトランジスタのソースに一端が接続される第３の導体と、前記変圧器の第１の一次巻線の非極性側と前記変圧器の第２の一次巻線の非極性側とに一端が接続される平衡用の第１のコンデンサと、前記第２のトランジスタのドレインに一端が、前記第１のコンデンサの他端に他端がそれぞれ接続される第４の導体と、前記第１の導体と前記第３の導体とで構成される第１の前記損失線路と、該第１の前記損失線路と前記直流電源との間に接続される第１の前記低インピーダンス損失線路と、前記第２の導体と前記第４の導体とで構成される第２の前記損失線路と、スイッチング用の第３のトランジスタと、該第３のトランジスタのドレインに一端が接続される第５の導体と、前記第３のトランジスタのソースに一端が、前記第１のコンデンサの他端に他端がそれぞれ接続される第６の導体と、スイッチング用の第４のトランジスタと、該第４のトランジスタのソースに一端が接続される第７の導体と、前記変圧器の第２の一次巻線の極性側に一端が、前記第４のトランジスタのドレインに他端がそれぞれ接続される第８の導体と、前記第５の導体と前記第７の導体とで構成される第３の前記損失線路と、該第３の前記損失線路と前記直流電源との間に接続される第２の前記低インピーダンス損失線路と、前記第６の導体と前記第８の導体とで構成される第４の前記損失線路と、前記変圧器の第１の二次巻線の極性側にアノードが接続される整流用の第１のダイオードと、前記変圧器の第２の二次巻線の非極性側にアノードが、前記第１のダイオードのカソードにカソードがそれぞれ接続される整流用の第２のダイオードと、前記第１のダイオードのカソードに一端が接続される第９の導体と、前記第１の二次巻線の非極性側と前記変圧器の第２の二次巻線の非極性側に一端が接続される第１０の導体と、前記第９の導体と前記第１０の導体とから構成される第１の前記伝送線路または損失線路と、前記第９の導体の他端に一端が接続される静磁エネルギ蓄積用のリアクトルと、該リアクトルの他端に一端が、前記第１０の導体の他端に他端がそれぞれ接続される静電エネルギ蓄積用のコンデンサとで構成され、前記電力変換回路が絶縁型フルブリッジコンバータとして機能することを特徴としている。
【発明の効果】
【０１１３】
孤立電磁波コンセプトに基づく本発明を適用すると、損失線路を使用するため、スイッチング回路を電磁波回路として設計する場合の損失線路には不可欠と考えられていた整合終端抵抗が不要となる。
【０１１４】
スイッチング電源装置に本発明を適用すると、電磁波理論に忠実なスイッチング電源回路の設計や解析が可能となるため、電磁適合性が向上し、ＥＭＣ対策用素子のほとんどが不要となる。
【０１１５】
スイッチング電源装置に本発明を適用すると、スイッチング周波数を高めることが出来るため小型、軽量化が可能となる。
【０１１６】
スイッチング電源装置に本発明を適用すると、回路上の電界と電圧、磁界と電流の関係は比較的簡単な式で表されるので、スイッチング電源回路設計者が、従来の時間軸波形に注目していたのとほとんど変わらない方法で、電磁波理論に基づく高精度の設計、解析が可能となる。
【発明を実施するための最良の形態】
【０１１７】
以下、本発明に係る  最良の実施形態について、図面を参照して詳細に説明する。
【０１１８】
以下の実施例においては、スイッチング用のトランジスタにはNチャネルMOS FETとして販売されている上昇時間の代表値が４[ns]のHAT2215R (RENESAS)より一桁高速な、０．５[ns]の上昇時間を有するスイッチング電源装置用のＮチャネルMOS
FETの使用を仮定する。損失線路を構成する絶縁体の非誘電率を４とすると、このトランジスタがスイッチング時に励起する孤立電磁波の波長は、式（1）から、１１．８[cm]となる。一方、非特許文献２によれば、スイッチング電圧の上昇時間が線路長を進行する時間の５倍以下の時に分布要素モデルを採用することとされるので、ここではこの判断基準に従い、３．１[cm]より長い配線に損失線路構造を適用することにする。
【０１１９】
また、以下の実施例においてはスイッチング周波数を１０[MHz]とする。このときのスイッチング周期は１００[ns]であり、実用設計時の最小パルス幅は約２５[ns]と推定される。トランジスタの上昇時間と降下時間の和は１[ns]であるので、デューティサイクルは4%となりトランジスタのスイッチング損失はほぼ無視できるほどに小さい。また、０．５[ns]の上昇時間を有するＮチャネルMOS
FETが励起する孤立電磁波の、比誘電率が４の絶縁体を進む場合の波長（λｓ）は、式（１４）から１１．８[cm]であり、実効周波数(ｆｓ)は、立ち上がり時間と円周率の積の逆数によって求められて６３７[MHz]となる。
【０１２０】
（実施の形態１）
図４は、損失線路の一例である。
【０１２１】
図４において、損失線路は、導体２３、及び比誘電率が３以下の絶縁体５を積層して構成されている。
【０１２２】
図５は、損失線路の他の一例または低インピーダンス損失線路の一例である。
【０１２３】
図５において、損失線路または低インピーダンス損失線路は、導体または弁金属４、絶縁体５、半導体９、及び導体２３を積層して構成されている。
【０１２４】
図６は、損失線路の他の一例である。
【０１２５】
図６において、損失線路は、２本の導体または弁金属４、該導体または弁金属４の周囲に形成する絶縁体５、絶縁体５上に形成する半導体９、および半導体９被膜で覆われた２本の導体の周囲に形成する絶縁体５で構成されており、絶縁体５と半導体９で覆われた２本の導体の周囲を覆う絶縁体との間に半導体９充填されている。
【０１２６】
Ｚ１の特性インピーダンスを有する損失線路が、図５または図６に示す構造である場合において、前記絶縁体の導電率を無限大、前記半導体の導電率をσＰとすると、絶縁体中を進行するインピーダンスＺ１を有する電磁波の一部が固有インピーダンスＺＰを有する半導体中に侵入する。該半導体中に進行中にした電磁波はＴＥＭ波以外の通信に役立たない電磁波であって全てが損失となる。半導体の導電率を実際に損失に関わる割合で修正したものを半導体の実効導電率と定義すると、実効導電率σ
Ｐ１は次式から求めることができる。
【０１２７】
【数１７】
2009254002.tif 000019
【０１２８】
実効導電率がσ Ｐ１のときの減衰定数αＰ１は次式から求めることが出来る。
【０１２９】
【数１８】
2009254002.tif 000020
【０１３０】
図５または図６に示す構造の損失線路を構成する絶縁体５の比誘電率を３.２、絶縁体５中を進行するＴＥＭ波の特性インピーダンスＺ１を２００[Ω]、絶縁体５の導電率を無限大、半導体９の導電率σ
Ｐを１０５[S/m]としたときの、６３７[MHz]における絶縁体５と半導体９との実効導電率σ Ｐ１を式（１６）から求めると、１０３[S/m]となる。さらにこのときの減衰定数αＰ1を式（１８）から求めると、５０１ [nep/m]となる。
【０１３１】
５０１ [nep/m]の減衰定数を有する損失線路が例えば１０[cm]の長さの場合の６３７[MHz]における透過係数（Ｓ２１）は、反射係数（Ｓ１１）をゼロとして式（１２）から求められ、-４４[dB]となる。すなわち、１１．８[cm]の波長を有する孤立電磁波は、前記損失線路を１０[cm]進むと１／１５１に減衰することになる。この値は損失線路の整合終端抵抗を不要とするのに十分な値である。 
【０１３２】
上記損失線路の長さが５ [cm]、２０ [cm] ５０[cm] １ [m]の場合の透過係数（S２１）は、それぞれ、-２２[dB]、-８７[dB]
、-２１８[dB] 、-４３６[dB]となる。
【０１３３】
１０５[S/m] 前後の導電率を有する半導体としては、不純物濃度が１０２０[cm３]以上のＰ型またはＮ型シリコン、カーボングラファイト、ドーピング処理二酸化マンガン、ポリアセチレン、ポリチオフェン、ポリピロール、ポリフェニレンビニレン、テトラチアフルバレン−テトラキノジメタン（ＴＴＦ−ＴＣＮＱ）等が使用可能である。
【０１３４】
（実施の形態２）
図７は、基本的なスイッチング電源回路の主要部の一例である。
【０１３５】
図７において、基本的なスイッチング電源回路は、直流電源１、ＮチャネルMOS FET６、ダイオード７、リアクトル８、低インピーダンス損失線路３、および損失線路３２から構成されている。なお、電源側と負荷側の損失線路３２の特性インピーダンスは等しいとする。
【０１３６】
図８は、以下の実施の形態で使用する、試作した低インピーダンス損失線路の構造の一例である。
【０１３７】
図７において、低インピーダンス損失線路は、導体または弁金属４、絶縁体５、半導体９、導電性接着剤１０、および導体２３を積層して構成され、弁金属４は図８に示すように線路長方向に引き出されている。引き出された弁金属４の線路長方向の両端が陽極端子となり、導体２３の線路長方向の両端が負極端子となる。
【０１３８】
試作した低インピーダンス線路は、線路部の幅が１[mm]で長さが４[mm] 、８[mm]
、１６[mm]、および２４[mm]を有するエッチング処理が施されたアルミニウム薄膜が弁金属４として使用されている。アルミニウム薄膜のエッチング部に化成処理によって形成された約１５[nm]の前後厚さの酸化アルミニウム被膜が絶縁体５に相当している。アルミニウム薄膜のエッチング部分に化学重合によって付着させたポリピロールが半導体９に相当し、厚さは約２．５[μm]である。ポリピロールの上に約３０[μm]の厚さに塗布されたカーボングラファイトとカーボングラファイトの上に塗布された熱硬化性銀ペーストが導電性接着剤１０に相当する。導電性接着剤１０によって幅が１[mm]で長さが１６[mm]の銅板が接着されおりこれが導体２３に相当する。
【０１３９】
電磁界シミュレーション結果によると、このような構成の低インピーダンス損失線路の特性インピーダンスは約２０[mΩ]と推定される。
【０１４０】
半導体として使用するポリピロールの導電率を３０００[S/m]、絶縁体である酸化アルミニウムの比誘電率を１０としたときの本実施例の低インピーダンス損失線路部品内の低インピーダンス損失線路の透過係数（S21）は、式（１７）、式（１８）、式（１１）、および式（１２）を使用して前記実施の形態（１）と同様に求められ、１００[MHz]で−１２９[dB]、１[GHz]で−２７１
[dB]となる。５０Ωの特性インピーダンスの測定用ケーブルに接続して測定した場合の線路長が１６[mm]の場合であるが、線路長が４[mm]の場合のS21は、同様にして、１００[MHz]で−５３[dB]、１[GHz]で−８９[dB]となる。
【０１４１】
図９は、試作した低インピーダンス損失線路の透過 (S２１) 特性の一例である。図１８には、線路部の長さを４[mm]、８[mm]、１６[mm]、および２４[mm]としたときの特性を示している。これらの特性は、式（１７）、式（１８）、式（１１）、および式（１２）から得られる特性と大略一致する。実測と前記計算結果との間の誤差は、アルミニウム薄膜のエッチング部の構造が非常に複雑であるためである。
【０１４２】
図９において、たとえば１[GHz]においては、線路部の長さが４[mm]の場合でS２１が−８６[dB]であって、比較のために示している０．１[μF]および１[μF]のチップセラミックコンデンサの値より約７０[dB]小さい。これはチップセラミックコンデンサに比べて３０００倍のデカップリング性能を有することを意味する。１[GHz]における、８[mm]、１６[mm]および２４[mm]の長さの場合のS２１は高性能ネットワークアナライザの測定限界を超えるほど小さい。
【０１４３】
図１０は、試作した低インピーダンス損失線路部品の外形の一例である。
【０１４４】
図１０において、低インピーダンス損失線路部品は２個の陽極端子７８と４個の陰極端子７９を有しており、低インピーダンス損失線路は気密封止樹脂７７で覆われている。図１０の右側の１個の陽極端子７８と２個の陰極端子７９が、気密封止されている低インピーダンス損失線路の一端に、図１０の左側の１個の陽極端子７８と２個の陰極端子７９が、気密封止されている内蔵する低インピーダンス損失線路の他の一端にそれぞれ接続されている。
【０１４５】
図１１は、試作した図１０の構造の低インピーダンス損失線路部品のＳ21特性の一例である。
【０１４６】
図１１において、Ｓ21特性ほぼ１０[MHz]を中心にするＶ字型の特性となっている。Ｖ字型を示すＳ21特性の高域部のＳ21特性曲線は、陽極端子間の距離の長さに比例して下に平行移動していることから、１０[MHz]以上の帯域でのＳ21特性の劣化は、低インピーダンス損失線路部品の両端に接続されている陽極端子間の電磁結合に依存していることが判る。
【０１４７】
一方、１[MHz]以下の帯域でのＳ21特性は、図９とほぼ同じであり、同様に陽極端子間の距離の長さに比例して下に平行移動している。これは、低インピーダンス損失線路部品の両端の端子構造には関係なく、長さに比例して静電容量が増加するためである。
【０１４８】
図１２は、減衰線路上を進行する孤立電界波の振幅の包絡線の一例である。図１３は、減衰線路上を進行する孤立電界波の振幅の包絡線の他の一例である。
【０１４９】
孤立電磁波の尖頭部の包絡曲線は、式（１２）の指数項から求まる減衰曲線となる。孤立電磁波の尖頭部が式（１２）の指数項で減衰するときの孤立電界波による線路の長さ方向の電位の変化は、電界の減衰特性に依存すると考えられ、次式から求められる。
【０１５０】
【数１９】
2009254002.tif 000021
【０１５１】
式（１９）は、孤立電界波が減衰線路を進行中に減衰線路の電位を上昇させる能力が減少することを静電エネルギが補い、結果的に孤立電界波が減衰線路を進行中の減衰線路の電位が、一定値に保たれることを意味する。
【０１５２】
図７において、ＮチャネルMOS FET６がオフからオンになるスイッチング期間中に、ＮチャネルMOS FET６のドレイン側とソース側に極性と進行方向が逆の孤立電磁波が励起される。ソース側のＣ点に励起される孤立電磁波を構成する孤立電界波２４は、図１２に示すような負の極性を有しており式（１４）で定義される波長λｓを維持し、尖頭部の包絡曲線２７に沿って振幅を減少させながら損失線路３２中を進行し、Ｄ点に到達する。
【０１５３】
このとき、孤立電界波２４は、図１２に示す包絡曲線２７のような指数的に減少する電界を発生させつつＤ点に到達すると考えることが出来る。指数的に減衰する電界は、式（２）に従うと、孤立電界波２４の減衰分を補う形の電界を発生させる。この電界は静電界であって、孤立電界波が、損失線路３２上に直流電源１から低インピーダンス損失線路３を通して静電エネルギを引き出すことによって生じる。
【０１５４】
静電エネルギの変化は非常に緩やかであるため、静電エネルギが低インピーダンス損失線路３上を透過する際の損失は、実用上無視できるほど少ない。孤立電界波２４は静電界を線路上に分布させつつ損失線路３２のＣ点からＤ点までの電位をＥ／２ [V]に上昇させつつ進行する。  
【０１５５】
実施の形態１で設計した損失線路を損失線路３２に使用し、Ｃ、Ｄ間の長さが１０[cm]である場合、ＮチャネルMOS
FET６が励起する孤立電磁波の波振幅（wave amplitude）は、Ｃ、Ｄ間で少なくとも１／１５１に減衰するので、Ｄ点に整合終端を施す必要はない。
【０１５６】
Ｄ点にはダイオード７およびリアクトル８が接続されている。リアクトル８は定常エネルギを蓄積する目的で作られた部品であって時間微分値が大きい電磁波は、リアクトル８を構成する磁性体に吸収され、またリアクトル８構成するコイルから空間に放射して消費されてほぼ消滅するが、非常に低いレベルの孤立電磁波が、コイル内を変位電流として透過する可能性はある。
【０１５７】
リアクトル８を変位電流として進行する場合は直流電源１との間の直流結合が断たれる。従って孤立電磁波は静電エネルギの供給を受けることが出来ないので、リアクトル８を透過した後の孤立電磁波は線路の定常電位を上昇させることも降下させることも出来ない。
【０１５８】
一方、ＮチャネルMOS FET６のドレイン側のＢ点に励起された孤立電磁波を構成する孤立電界波２４は、式（１４）で定義される波長λｓを維持しつつ、図１３に示す尖頭部の包絡曲線２７に沿って振幅を減少させながら損失線路３２中を進行しＡ点に到達する。
【０１５９】
このとき、図１３に示す孤立電界波２４は、包絡曲線２７のような指数的に減少する電界を発生させつつＡ点に到達すると考えることが出来る。指数的に減衰する電界は、式（１９）に従うと、孤立電界波の減衰分を補う形の電界を発生させる。この場合は孤立電界波２４が静電エネルギを消費して損失線路３２の電位をＥ／２ [V]に低下させつつ、損失線路３２上をＡ点に向かって進行する。  
【０１６０】
図７において、Ａ点には入力インピーダンスが非常に小さい低インピーダンス損失線路３が接続されている。孤立電界波２４がＡに到達すると、反射して極性を反転させ、損失電源線路３２の電位をＥ[V]に戻しつつてＢ点まで進む。孤立電界波２４がＢ点に到達した時点で、ＮチャネルMOS
FET６がオンを維持していると、孤立電界波２４は損失線路３２上のＣ点を通ってＤ点に向かう。
【０１６１】
図７において、Ｄ点に到達したときの孤立電界波２４の振幅は非常に小さくなっているが、Ｄ点に到達するまではＥ[V]に上昇させるエネルギを有している。孤立電界波２４がＤ点に到達した以降の様子は、Ｃ点に励起された孤立電磁波２４の挙動と同様である。
【０１６２】
孤立電磁波の作用でＤ点の電位が直流電源１と同電位の定常値になると、ＮチャネルMOS
FET６がオンしている期間中、直流電源１から供給される静電エネルギによってリアクトル８に静磁エネルギが蓄積される。直流電源１からリアクトル８に向かう静電エネルギはリアクトル８の誘導作用により比較的緩やかに変化する。なお、直流電源１からリアクトル８に対して静電エネルギが供給される期間は、低インピーダンス損失線路上および損失線路上にアンペアの法則に従う電流が存在する。
【０１６３】
電磁気学によると磁界に関する静磁エネルギｗＨは磁界と磁束密度の積として媒質に蓄積しているとされ、次式で表される。
【０１６４】
【数２０】
2009254002.tif 000022
【０１６５】
電流Ｉが印加された誘導Ｌのリアクトルに蓄積されている静磁エネルギwＬは、リアクトルの磁路長をｌ、磁路の断面積をＳとすると、次式で表される。
【０１６６】
【数２１】
2009254002.tif 000023
【０１６７】
図１４は、損失線路３２上のＡ点の時間軸上で表した線路上の電位曲線８の一例である。図１５は、損失線路３２上のＢ点の時間軸上で表した線路上の電位曲線８の一例である。図１６は、損失線路３２上のＣ点の時間軸上で表した線路上の電位曲線８の一例である。図１７は、損失線路３２上のＤ点の時間軸上で表した線路上の電位曲線８の一例である。電流についての図は省略した。
【０１６８】
図１４から図１７において、ｔ１は、図７の損失線路３２上のＣ点に励起された孤立電磁波がＤ点に到達するまでの時間である。ｔ２は、図７の損失線路３２上のＢ点に励起された孤立電磁波がＡ点で反射してＢ点に戻るまでの時間である。ｔ３は、図７の損失線路３２上のＢ点に励起された孤立電磁波がＡ点で反射して、Ｂ点およびＣ点を経て損失線路３２上のＤ点に到達するまでの時間である。
【０１６９】
図１７から、図７における損失線路３２上のＤ点の信号波形の立ち上がり時間は、損失線路３２の損失または減衰定数に無関係であること、および、波源であるＮチャネルMOS
FET６のゲートディレーまたは立ち上がり時間と、Ａ点とＢ点の距離に依存していることが判る。
【０１７０】
図７において、Ａ点とＢ点の距離が、損失線路３２上を進行する孤立電磁波の波長より充分短ければ、損失線路３２上のＤ点の信号波形の立ち上がり時間は、ＮチャネルMOS
FET６のゲートディレーまたは立ち上がり時間とほぼ同じになる。
【０１７１】
図７において、このとき損失線路３２に定常電流が存在しない場合は、ＮチャネルMOS FET６がオンからオフに変化するスイッチング期間中に、ＮチャネルMOS FET６のソースに図１３に示すような正の極性の孤立電界波２４を含む孤立電磁波が励起され、尖頭部の包絡曲線２７に沿って振幅を減少させながら、かつＣ点からＤ点の電位をゼロにしながら損失線路３２中を進行する。Ｄ点に到達した孤立電磁波のほとんどは、ダイオード７やリアクトル８中で消滅する。このときＢ点には孤立電磁波は励起されない。
【０１７２】
図７において、損失線路３２に、リアクトル８の静磁エネルギを保存するための定常電流が存在する場合は、ＮチャネルMOS FET６がオンからオフに変化するスイッチング期間中に、ＮチャネルMOS FET６のドレイン側とソース側に極性と進行方向が逆の孤立電磁波が励起される。非特許文献４および非特許文献５に示される孤立電磁波コンセプトによると、ソース側に励起される孤立電磁波は、孤立電磁波を構成する孤立磁界波の作用でＣ、Ｄ間の損失線路３２の電流をゼロにする極性を有し、ドレイン側に励起される孤立電磁波は、Ｂ点の電流を２倍にする極性を有する。
【０１７３】
孤立電界波を構成する孤立電界波と孤立磁界波は同形であり、かつ線路中での大きさの比は特性インピーダンスで決まり一定である。従って、以下の孤立電磁波の作用は孤立電界波で説明する。
【０１７４】
ＮチャネルMOS FET６のソース側に励起される孤立電界波２４は、図１３に示すような正の極性を有しており、式（１４）で定義される波長λｓを維持して尖頭部の包絡曲線２７に沿って振幅を減少させながら、かつＣ点からＤ点の電圧をゼロにしながら損失線路３２中を進行する。Ｄ点に到達した孤立電磁波は、主にダイオード７やリアクトル８中で消滅する。このときＢ点には孤立電磁波は励起されない。
【０１７５】
ＮチャネルMOS FET６のドレイン側に励起される孤立電界波２４は、図１２に示すような負の極性を有しており式（１４）で定義される波長λｓを維持し、尖頭部の包絡曲線２７に沿って振幅を減少させながら、かつＢ点からＡ点の電位を電源電圧の２倍にしながら損失線路３２中を進行する。Ａ、Ｂ間の長さが例えば１０[cm]である場合、Ａ点に到達する孤立電磁波の振幅は初期値から少なくとも１／１５１に減衰している。
【０１７６】
Ａ点に到達した孤立電界波は、反射して逆極性となり、図１３に示す尖頭部の包絡曲線２７に沿って振幅を減少させながら、かつＡ点からＢ点の電位を電源電圧にもどしながら損失線路３２中を進行する。Ｂ点に到達した振幅は無視できるほどの孤立電磁波は、主にＮチャネルMOS FET６中で消滅する。
【０１７７】
（実施の形態３）
次に、図７の基本回路を図１８に示す降圧型コンバータまたはバックコンバータに適用し、図８の構造の低インピーダンス損失線路３および１１を使用したときの、直流電源１と損失線路３３との間のデカップリングの効果を検証する。
【０１７８】
図１８は、本発明に係る降圧型コンバータまたはバックコンバータの一例である。
【０１７９】
図１８において、公知の降圧型コンバータまたはバックコンバータを構成する、スイッチング用のＮチャネルMOS
FET６のドレイン側とソース側の配線に、損失線路３３および損失線路３４がそれぞれ接続され、損失線路３３と静電エネルギ蓄積用のコンデンサ２との間に低インピーダンス損失線路３が接続され、静磁エネルギ蓄積用のリアクトル８と、静電エネルギ蓄積用のコンデンサ１２との間に低インピーダンス損失線路１１が接続されている。
【０１８０】
低インピーダンス損失線路１１は、本実施例においてはロウパスフィルタとして使用されており、ＮチャネルMOS
FET６がスイッチング時に励起する孤立電磁波の作用にはほとんど影響を与えない。従って（実施の形態４）以降では、出力回路部に低インピーダンス損失線路を使用していない。しかし、（実施の形態４）以降においても、わずかではあるが孤立電磁波の漏洩が電磁ノイズ問題を発生する可能性があれば、、出力回路部に低インピーダンス損失線路を使用することが望ましい。
【０１８１】
図１８における孤立電磁波の作用は、実施の形態２で説明したとおりである。以下では、図１８の回路の不要電磁波の漏洩抑止効果を見積もる。
【０１８２】
図１８において、低インピーダンス損失線路３には、チップの長さが１６[mm]で図１１のＳ２１特性を有する図８の構造の低インピーダンス損失線路部品を使用することとする。前述のように上昇時間が０．５[ns]のＮチャネルMOS FET６の実効周波数(ｆｓ)は６３７[MHz]である。本実施例で使用する低インピーダンス損失線路部品の線路部の特性インピーダンスは３０[mΩ]であり、６３７[MHz]のときのＳ２１は、図１１から−５６[dB]である。
【０１８３】
図１１は、特性インピーダンスが５０[Ω]のケーブルに接続したときのＳ２１特性であるので、特性インピーダンスが２００[Ω]の損失線路３２に接続した場合のＳ２１はこの値よりやや小さくなるが、ここでは測定値をそのまま使用する。
【０１８４】
図１８のスイッチング電源回路の入力電力を１００[W]とすると、スイッチングのデューティサイクルを４[%]としたので、ＮチャネルMOS FET６が孤立電磁波の励起に使用しているエネルギは４[W]と推定できる。このときチップの長さが１６[mm]の低インピーダンス損失線路部品を透過して電源ポートに向かうエネルギの最大値は６．３[mW]となる。
【０１８５】
電源分配回路のケーブルの特性インピーダンスを１００[Ω]とし、スイッチング周波数１[MHz]に、電源ポートに向かうエネルギの１０[%]が存在するとすると、１[MHz]における端子電圧値は３８．０[dBμV]となる。この値はＶＣＣI（ＣＩＳＰＲ）
電源ポート伝導妨害波規格のクラスＡの平均値の許容値を２２ [dBμV]、クラスＢの許容値を８[dBμV/m]下回る。
【０１８６】
次に妨害波電界強度を試算する。この内の０.１％が大気中に放射され、放射するまでの過程で多くの箇所で反射を繰り返すことによってその０.１％のエネルギが２３０[MHz]から１[GHz]の間の１つの周波数に存在すると仮定すると、そのエネルギは６．３[nW]となる。
【０１８７】
この量の線形電磁波が放射されたときの１０[m]の距離での電界強度Eは、IEC CISPR 16-2-3に示されている次式から求めることが出来る。
【０１８８】
【数２２】
2009254002.tif 000024
【０１８９】
式(２２)からこのときの１０[m]の距離での電界強度Ｅを求めると、３４．９[dBμV/m]となる。この値はＶＣＣI（ＣISＰR）
規格のクラスＡの許容値を１２．１[dBμV/m]、クラスＢの許容値を２．１[dBμV/m]下回る。
【０１９０】
以上から、本実施例におけるスイッチング電源においては、電源ラインフィルタを始めとするＥＭＣ対策部品や電磁シールド材を使用しなくても、ＥＭＣ問題は発生しないと考えられる。図１８には、リアクトル８を透過する孤立電磁波を出力させないために低インピーダンス線路素子１１が使用されているが、実用上は不要である可能性が高い。
【０１９１】
（実施の形態４）
図１９は、本発明に係る昇圧型コンバータまたはブーストコンバータの一例である。
【０１９２】
図１９において、公知の昇圧型コンバータまたはブーストコンバータを構成する、静電エネルギ蓄積用のコンデンサ２と静磁エネルギ蓄積用のリアクトル８との間に低インピーダンス損失線路３が接続され、静磁エネルギ蓄積用のリアクトル８とＮチャネルMOS
FET６のドレインとの間の配線に損失線路３３が接続され、フライホイール用のダイオード７と静電エネルギ蓄積用のコンデンサ１２との間に損失線路３４が接続されている。
【０１９３】
図１９において、ＮチャネルMOS
FET６がオフからオンになるスイッチング期間中に、ＮチャネルMOS FET６のドレイン側とソース側に極性と進行方向が逆の２つの孤立磁電磁波が励起される。ソース側の線路長はゼロとしているのでＮチャネルMOS
FET６のスイッチング時間中に励起される孤立電磁波は、図１３のような正極性の一つの孤立電界波となる。正極性の孤立電界波は負の電位を発生させるのでダイオード７は逆バイアスとなり、ダイオード７側には孤立電磁波は進行しない。
【０１９４】
損失線路３３を進む孤立電磁波は、配線４１の電位をＥからゼロに降下させつつ図１３に示すように振幅を減衰させて進行しそのほとんどがリアクトル８内で消滅する。リアクトル８の損失線路４１側の一端の電位がゼロになると、実施の形態２で説明したプロセスで直流電源１からリアクトル８に対して静電エネルギが供給され、リアクトル８に静磁エネルギが蓄積される。一方、損失線路３４を構成する配線４２の電位はコンデンサ１２が蓄積している静電エネルギによってほぼ維持される。
【０１９５】
図１９において、ＮチャネルMOS FET６がオンからオフになるスイッチング期間中に、ＮチャネルMOS FET６のドレインに孤立電磁波に励起される。ソース側の線路長はゼロとしているのでＮチャネルMOS
FET６のスイッチング時間中に励起される孤立電磁波は、図１２のような負極性の孤立電界波と同形の孤立磁界波となる。負極性の孤立電界波と同形の孤立磁界波は、ダイオード７を順バイアスとし、損失線路３３と損失線路３４上を初期値の電流を流しつつ図１２のように減衰しながら進む。
【０１９６】
損失線路３３および損失線路３４の長さが１０[cm]の場合は、孤立電磁波は損失線路３３および損失線路３４中で１／１５１に減衰するが、実施の形態２で説明したのと同様のプロセスで、損失線路３３および損失線路３４の電圧はコンデンサ１２の両端の電圧まで上昇し、同時に初期値の定常電流を流して、リアクトル８に蓄積されていた静磁エネルギがダイオード７を経由してコンデンサ１２および出力部の端子５９、６０に接続された負荷に定常電流として供給される。この場合の定常電流は導体中を流れる導体電流である。
【０１９７】
図１９における損失線路と低インピーダンス損失線路による不要電磁波抑圧のメカニズムと効果は（実施の形態３）と同様である。
【０１９８】
（実施の形態５）
図２０は、本発明に係る昇降圧型コンバータまたはバックブーストコンバータの一例である。
【０１９９】
図２０において、公知の昇降圧型コンバータまたはバックブーストコンバータを構成する、スイッチング用のＮチャネルMOS
FET６のドレイン側とソース側の配線に損失線路３３および損失線路３４がそれぞれ接続され、損失線路３３と静電エネルギ蓄積用のコンデンサ２との間に低インピーダンス損失線路３が接続されている。
【０２００】
図２０において、ＮチャネルMOS
FET６がオフからオンになるスイッチング期間中に、ＮチャネルMOS FET６のドレイン側とソース側に極性と進行方向が逆の２つの孤立磁電磁波が励起される。損失線路３４上の孤立電界波は、図１２に示す波形を有し、図１２に示すように減衰しながら損失線路３４の電圧を１／２Ｅまで上昇させつつ進行し、損失線路３４中でほぼ消滅する。
【０２０１】
損失線路３３上の孤立電界波は図１３に示す波形を有し、図１３に示すように減衰しながら損失線路３３の電圧をＥ／２ [V]まで低下させつつ進行し低インピーダンス損失線路３の端子５３、５４で反射する。端子５３、５４で反射した孤立電界波は極性を反転し、損失線路３３の電圧をＥ／２
[V]からＥに戻しつつＮチャネルMOS FET６に至る。このときＮチャネルMOS FET６がオンの状態を維持していれば、孤立電界波はＮチャネルMOS FET６を通過し、損失線路34の電圧をＥ／２[V]からさらにＥ[V]まで増加させつつ進行し、損失線路３４中でほぼ消滅する。
【０２０２】
ＮチャネルMOS FET６がオフからオンになる瞬間のＮチャネルMOS
FET６の上昇時間中に励起される孤立電磁波が最終的に損失線路３４中でほぼ消滅した後は、損失線路３３および損失線路３４は電位がＥ[V]の定常状態となる。この状態では、実施の形態２で説明したプロセスで直流電源１からリアクトル８に対して静電エネルギが供給され、リアクトル８に静磁エネルギが蓄積される。
【０２０３】
ＮチャネルMOS FET６がオンからオフになるスイッチング期間中の、損失線路３３および損失線路３４上での孤立電磁波の挙動と作用は、（実施の形態２）で説明した内容と同じである。損失線路３３中を進行する孤立電磁波は、最終的には主にＮチャネルMOS FET６中で消滅する。
【０２０４】
損失線路３４中を進行する孤立電磁波がダイオード７のカソードに到達すると、ダイオード７がオンとなってリアクタンス８の静磁エネルギを放出するための定常電流が流れる。損失線路３４中を進行する孤立電磁波は、最終的には主にリアクタンス８中及びダイオード７中で消滅する。
【０２０５】
図２０における損失線路と低インピーダンス損失線路による不要電磁波抑圧のメカニズムと効果は（実施の形態３）と同様である。
【０２０６】
（実施の形態６）
図２１は、本発明に係る絶縁型フォワードコンバータの一例である。
【０２０７】
図２１において、公知の絶縁型フォワードコンバータを構成する、一次側のスイッチング用のＮチャネルMOS FET６のドレイン側とソース側の配線に損失線路３３および損失線路３２がそれぞれ接続され、二次側の整流用のダイオード１３および１５と静磁エネルギ蓄積用のリアクトル８との間に伝送線路または損失線路３６が接続され、損失線路３３と静電エネルギ蓄積用のコンデンサ２との間に低インピーダンス損失線路３が接続されている。
【０２０８】
図２１において、損失線路３２および損失線路３４は５[cm]以上の長さで可能な限り長く、損失線路３３は５[cm]以上１２[cm]以下の長さとする。
【０２０９】
図２１において、ＮチャネルMOS
FET６がオフからオンになる瞬間のスイッチング期間中に、損失線路３２上および損失線路３３上に進行方向が逆の２つの孤立磁電磁波が励起される。損失線路３２上の孤立電界波は図１２に示す波形を有し、前記実施の形態と同様に電圧をＥ／２[V]まで上昇させつつ進行する、図１２のように減衰する。
【０２１０】
変圧器１４に到達した孤立電界波は、変圧器１４の端子６３と端子６４に接続された一次巻き線の電圧をＥ／２[V]とし、変圧器１４中で消滅する。変圧器１４は、端子６３と端子６４に接続された一次巻き線に印加されたＥ／２[V]の定常電圧を有する静電エネルギによって励磁される
【０２１１】
損失線路３３上を進行する孤立電界波は図１３に示す波形を有し、前記実施の形態と同様に電圧をＥ／２[V]まで低下させつつ、図１３のように減衰する。低インピーダンス損失線路３に到達した孤立電磁波は端子５３、５４で反射して、図１２に示す波形を有し、前記実施の形態と同様に電圧をＥ [V]に戻しつつＮチャネルMOS FET６に至る。ＮチャネルMOS FET６がオンの状態を維持していれば、孤立電界波はＮチャネルMOS
FET６を透過し、損失線路３２の電位をＥ／２[V]からさらにＥ[V]に上昇させつつ進行し、変圧器１４の端子６３と端子６４に接続された一次巻き線の電圧をＥ [V]とし、変圧器１４中で消滅する。
【０２１２】
変圧器１４は、端子６３と端子６４に接続された一次巻き線に印加されたＥ [V]の定常電圧を有する静電エネルギによってさらに励磁されるとともに、変圧器１４の端子６５と端子６６に接続された二次巻き線から、リアクトル８、コンデンサ１２および負荷に対して定常エネルギを供給する。損失線路または伝送線路３４は、損失線路の場合はダイオード１３および１５のスイッチング時に励起される孤立電磁波を伝送するとともに減衰させる機能を有するが、損失の無い伝送線路でも代替可能である。
【０２１３】
図２１において、ＮチャネルMOS
FET６がオンからオフになるスイッチング期間中の、損失線路３２および損失線路３３上での孤立電磁波の挙動と作用は、（実施の形態２）で説明した内容と同じである。損失線路３３中を進行する孤立電磁波は、最終的には主にＮチャネルMOS FET６中で消滅する。
【０２１４】
損失線路３３中を進行する孤立電磁波の作用で変圧器１４の端子６３と端子６４に接続された一次巻き線の電流が０ [A]になると、ダイオード７が順バイアスになり、変圧器１４の端子６２と端子６３に接続された他の一次巻き線に静磁エネルギを保持するための定常電流を流す。
【０２１５】
損失線路３３上に励起され低インピーダンス損失線路３で反射して損失線路33上を進行する孤立電磁波は、損失線路３３上でほぼ消滅する。
【０２１６】
図２１における損失線路と低インピーダンス損失線路による不要電磁波抑圧のメカニズムと効果は（実施の形態３）と同様である。
【０２１７】
（実施の形態７）
図２２は、本発明に係る絶縁型ハーフブリッジコンバータの一例である。
【０２１８】
図２２において、公知の絶縁型ハーフブリッジコンバータを構成する、一次側のスイッチング用のＮチャネルMOS
FET６のドレイン側とソース側の配線に損失線路３３および損失線路３２がそれぞれ接続され、二次側の整流用のダイオード１３および１５と静磁エネルギ蓄積用のリアクトル８との間に伝送線路または損失線路３６が接続され、他の一次側のスイッチング用のＮチャネルMOS
FET２５のドレイン側とソース側の配線に損失線路３５および損失線路３４がそれぞれ接続され、他の二次側の整流用のダイオード１６および１７と静磁エネルギ蓄積用のリアクトル２８との間に伝送線路または損失線路３７が接続され、損失線路３２と静電エネルギ蓄積用のコンデンサ２との間に低インピーダンス損失線路３が接続され、損失線路３４と静電エネルギ蓄積用のコンデンサ２０との間に低インピーダンス損失線路２１が接続されている。
【０２１９】
図２２において、ＮチャネルMOS
FET６およびＮチャネルMOS FET２５のスイッチングによって励起される孤立電磁波の作用、および、変圧器１４の一次巻き線に定常電圧が印加された以降の変圧器１４の作用と２次回路の作用は前記（実施の形態６）と同様であり、定常動作は公知の絶縁型ハーフブリッジコンバータと同様である。
【０２２０】
図２２における損失線路と低インピーダンス損失線路による不要電磁波抑圧のメカニズムと効果は（実施の形態３）と同様である。
【０２２１】
（実施の形態８）
図２３は、本発明に係る絶縁型フルブリッジコンバータの一例である。
【０２２２】
図２３において、公知の絶縁型フルブリッジコンバータを構成する、一次側のスイッチング用のＮチャネルMOS
FET６のドレインとＮチャネルMOS FET２５のソースに損失線路３２の一端が接続され、一次側のスイッチング用のＮチャネルMOS
FET６のソースとＮチャネルMOS FET２５のドレインに損失線路３２の一端が接続され、一次側のスイッチング用のＮチャネルMOS
FET３０のドレインとＮチャネルMOS FET２９のソースに損失線路３４の一端が接続され、一次側のスイッチング用のＮチャネルMOS
FET３０のソースとＮチャネルMOS FET２９のドレインに損失線路３５の一端が接続され、二次側の整流用のダイオード７および１３と静磁エネルギ蓄積用のリアクトル８との間に伝送線路または損失線路３６が接続され、損失線路３２の他端と直流電源１との間に低インピーダンス損失線路３が接続され、損失線路３４と直流電源１との間に低インピーダンス損失線路２１が接続されている。
【０２２３】
図２３において、ＮチャネルMOS
FET６、２５、２９，および３０のスイッチングによって励起される孤立電磁波の作用、および、変圧器１４の一次巻き線に定常電圧が印加された以降の変圧器１４の作用と２次回路の作用は前記（実施の形態６）と同様であり、定常動作は公知の絶縁型フルブリッジコンバータと同様である。
【０２２４】
図２３における損失線路と低インピーダンス損失線路による不要電磁波抑圧のメカニズムと効果は（実施の形態３）と同様である。
【産業上の利用可能性】
【０２２５】
この発明は、スイッチング回路をソリトンの一種である孤立電磁波の挙動と見なす孤立電磁波コンセプトに従っており、これによって、スイッチング周波数が高くても、電力変換効率が高く電磁適合性に優れたスイッチング電源装置を比較的容易に実現できる。また、損失線路や低インピーダンス損失線路の設計を637MHzの単一正弦波で行うことができるとともに、スイッチング回路を電磁波回路として設計する場合の損失線路には不可欠と考えられていた整合終端抵抗が不要となる。本発明は付加的な不要電磁波対策を不要とするため、スイッチング電源装置の大幅な小型軽量化を可能とする。また、本発明は、不要な電磁エネルギの発生を抑制するため省エネルギを可能とする。
【図面の簡単な説明】
【０２２６】
【図１】図１は、プッシュプル回路に関する電磁波等価回路の一例である。
【図２】図２は、線路上の電源側の電位波形と電界波形の一例である。
【図３】図３は、線路上の抵抗側の電位波形と電界波形の一例である。
【図４】図４は、損失線路の一例である。
【図５】図５は、損失線路の他の一例または低インピーダンス損失線路の一例である。
【図６】図６は、損失線路の他の一例である。
【図７】図７は、基本的なスイッチング電源回路の主要部の一例である。
【図８】図８は、試作した低インピーダンス損失線路の構造の一例である。
【図９】図９は、試作した低インピーダンス損失線路の透過係数S21の周波数特性の一例である。
【図１０】図１０は、低インピーダンス損失線路を部品に加工した時の外形の一例である。
【図１１】図１１は、試作した低インピーダンス損失線路を部品に加工した時の透過係数S21の周波数特性の一例である。
【図１２】図１２は、減衰線路上を進行する孤立電界波の振幅の包絡線の一例である。
【図１３】図１３は、減衰線路上を進行する孤立電界波の振幅の包絡線の他の一例である。
【図１４】図１４は、損失線路３２上のＡ点の時間軸電位波形の一例である。
【図１５】図１５は、損失線路３２上のＢ点の時間軸電位波形の一例である。
【図１６】図１６は、損失線路３２上のＣ点の時間軸電位波形の一例である。
【図１７】図１７は、損失線路３２上のＤ点の時間軸電位波形の一例である。
【図１８】図１８は、降圧型コンバータまたはバックコンバータの一例である。
【図１９】図１９は、昇圧型コンバータまたはブーストコンバータの一例である。
【図２０】図２０は、昇降圧型コンバータまたはバックブーストコンバータの一例である。
【図２１】図２１は、絶縁型フォワードコンバータの一例である。
【図２２】図２２は、絶縁型ハーフブリッジコンバータの一例である。
【図２３】図２３は、絶縁型フルブリッジコンバータの一例である。
【符号の説明】
【０２２７】
1  直流電源
2、12、19、22  コンデンサ
3、11、21  低インピーダンス損失線路
4  導体または弁金属
5  絶縁体
6、25、29、30  ＮチャネルMOS FET
7、13、15、16、17  ダイオード
8、28     リアクトル
9  半導体
10  導電性接着剤
14      変圧器
18、20  抵抗
23  導体
24  孤立電界波
26  線路上の電位曲線
27  孤立電界波の振幅の包絡曲線
31  伝送線路
32、33、34、35  損失線路
36、37  伝送線路または損失線路
38  ＰチャネルMOS FET
39      プッシュプル回路
40      負荷回路
41、42、43、44、45、46、47、48、49、50 
配線または導体
51、52、53、54、55、56、57、58、59、60、61、62、63、64、65、66、67、68、69、70、71、72、73、74、75、76  端子 
77      気密封止樹脂
78      陽極端子
79      陰極端子
【図１】
2009254002.tif 000025
【図２】
2009254002.tif 000026
【図３】
2009254002.tif 000027
【図４】
2009254002.tif 000028
【図５】
2009254002.tif 000029
【図６】
2009254002.tif 000030
【図７】
2009254002.tif 000031
【図８】
2009254002.tif 000032
【図９】
2009254002.tif 000033
【図１０】
2009254002.tif 000034
【図１１】
2009254002.tif 000035
【図１２】
2009254002.tif 000036
【図１３】
2009254002.tif 000037
【図１４】
2009254002.tif 000038
【図１５】
2009254002.tif 000039
【図１６】
2009254002.tif 000040
【図１７】
2009254002.tif 000041
【図１８】
2009254002.tif 000042
【図１９】
2009254002.tif 000043
【図２０】
2009254002.tif 000044
【図２１】
2009254002.tif 000045
【図２２】
2009254002.tif 000046
【図２３】
2009254002.tif 000047