(57)【要約】【課題】長期間に亘って安定した表示品質を維持し、かつ、大型化および高精細化に優れた表示装置およびその駆動方法を提供する。【解決手段】表示装置は、発光素子に流れる電流を制御するＮ型の駆動トランジスタと、発光素子を発光させるときに駆動トランジスタのゲートとソースとの間に電位差を印加するキャパシタＣａｐと、駆動トランジスタのゲートと負バイアスを伝達する第１の信号線Ｖｓｃａｎ［ｎ＋１］との間に接続されたバイアストランジスタＴｂｉａｓとを備え、キャパシタの第１および第２の電極に電位をセットする前に、バイアストランジスタは、第１の信号線を駆動トランジスタのゲートに接続して負バイアスを駆動トランジスタのゲートに印加し、走査線ドライバは、第１の電極の電位を負バイアスから駆動トランジスタの閾値電圧よりも高い電位へ上昇させることによって、第１の電極に閾値電圧をセットする。【選択図】図１
2009237068.tif 000002
【特許請求の範囲】
【請求項１】
電流駆動型の発光素子を含む複数の表示画素を含む画素アレイを備えた表示装置であって、
前記画素アレイの各画素行に対応して設けられた複数の走査線と、
前記画素アレイの各画素列に対応して設けられた複数のデータ線と、
第１の電源から前記発光素子を介して第２の電源に流れる電流を制御するＮ型の駆動トランジスタと、
前記駆動トランジスタのゲートと前記第２の電源の電位よりも低い負バイアスを伝達する第１の信号線との間に接続されたバイアストランジスタと、
前記バイアストランジスタのゲートと前記駆動トランジスタのドレインとの間に接続され、前記バイアストランジスタのゲートに該駆動トランジスタの閾値電圧をセットするＶｔ検出トランジスタと、
前記駆動トランジスタのゲートに第１の電極が接続され、前記発光素子を発光させるときに前記駆動トランジスタのゲートとソースとの間に電位差を印加するキャパシタと、
前記キャパシタの第２の電極と前記複数のデータ線のうち選択された画素列に対応するデータ線との間に接続され、該第２の電極に該データ線の電位をセットする走査トランジスタと、
前記複数の走査線および前記第１の信号線に電位を与える走査線ドライバと、
前記発光素子を所望の輝度階調で発光させる電位データを、前記複数のデータ線を介して前記画素列へ伝達するデータ線ドライバとを備え、
前記第１の電極に前記閾値電圧をセットする前に、前記バイアストランジスタは、前記第１の信号線を前記駆動トランジスタのゲートに接続して前記負バイアスを前記駆動トランジスタのゲートに印加することを特徴とする表示装置。
【請求項２】
前記走査線ドライバは、前記第１の電極の電位を前記負バイアスから前記駆動トランジスタの閾値電圧よりも高い電位へ上昇させることによって、前記第１の電極に前記閾値電圧をセットし、
前記走査トランジスタが前記データ線を前記第２の電極に接続し、前記第２の電極に前記データ線の電位をセットすることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記駆動トランジスタのドレインの電位をリセットするときに活性化されるリセット線と、
前記リセット線に電位を与えるリセット線ドライバと、
前記駆動トランジスタのドレインと第３の電源との間に接続され、ゲートが前記リセット線に接続されたリセットトランジスタとをさらに備え、
前記Ｖｔ検出トランジスタおよび前記走査トランジスタの各ゲートは、前記複数の走査線のうち選択された画素行に対応する第１の走査線に接続され、
前記第１の信号線は、前記複数の走査線のうち前記第１の走査線の次に選択される第２の走査線であり、
前記バイアストランジスタが前記負バイアスを前記駆動トランジスタのゲートに印加するときに、前記リセットトランジスタは、前記駆動トランジスタのドレインの電位を前記第３の電位にリセットすることを特徴とする請求項１または請求項２に記載の表示装置。
【請求項４】
電流駆動型の発光素子を含む複数の表示画素を含む画素アレイを備えた表示装置であって、
前記画素アレイの各画素行に対応して設けられた複数の走査線と、
前記画素アレイの各画素列に対応して設けられた複数のデータ線と、
第１の電源から前記発光素子を介して第２の電源に流れる電流を制御するＮ型の駆動トランジスタと、
前記駆動トランジスタのゲートと前記第２の電源の電位よりも低い負バイアスを伝達する第１の信号線との間に接続されたバイアストランジスタと、
前記バイアストランジスタのゲートと前記駆動トランジスタのドレインとの間に接続され、前記バイアストランジスタのゲートに該駆動トランジスタの閾値電圧をセットするＶｔ検出トランジスタと、
前記駆動トランジスタのゲートに第１の電極が接続され、前記発光素子を発光させるときに前記駆動トランジスタのゲートとソースとの間に電位差を印加するキャパシタと、
前記キャパシタの第２の電極と前記複数のデータ線のうち選択された画素列に対応するデータ線との間に接続され、該第２の電極に該データ線の電位をセットする走査トランジスタと、
前記複数の走査線に電位を与える走査線ドライバと、
前記発光素子を所望の輝度階調で発光させる電位データを、前記複数のデータ線を介して前記画素列へ伝達するデータ線ドライバと、
前記駆動トランジスタのドレインの電位をリセットするときに活性化されるリセット線と、
前記リセット線および前記第１の信号線に電位を与えるリセット線ドライバと、
前記駆動トランジスタのドレインと第１の電源との間に接続され、前記駆動トランジスタのドレインの電位をリセットするリセットトランジスタとを備え、
前記第１の電極に前記閾値電圧をセットする前に、前記バイアストランジスタは、前記第１の信号線を前記駆動トランジスタのゲートに接続して前記負バイアスを前記駆動トランジスタのゲートに印加し、
前記リセット線ドライバは、前記第１の電極の電位を前記負バイアスから前記駆動トランジスタの閾値電圧よりも高い電位へ上昇させることによって、前記第１の電極に前記閾値電圧をセットすることを特徴とする表示装置。
【請求項５】
前記Ｖｔ検出トランジスタおよび前記走査トランジスタの各ゲートは、前記複数の走査線のうち当該表示画素を選択する第１の走査線に接続され、
前記リセットトランジスタは、前記駆動トランジスタのドレインの電位をリセットするときに前記リセット線ドライバによって駆動され、
前記リセット線ドライバは、前記駆動トランジスタのゲートに負バイアスを印加することを特徴とする請求項４に記載の表示装置。
【請求項６】
前記駆動トランジスタは、チャネル部にアモルファスシリコンを用いたｎ型アモルファスシリコントランジスタであることを特徴とする請求項１から請求項５のいずれかに記載の表示装置。
【請求項７】
前記発光素子と前記駆動トランジスタのドレインとの間に接続された第１のスイッチング素子と、
前記キャパシタの第２の電極と前記駆動トランジスタのソースとの間に接続された第２のスイッチング素子とをさらに備え、
前記リセットトランジスタおよび前記Ｖｔ検出トランジスタを導通状態とし、前記第１の電源の電位を前記バイアストランジスタのゲートに印加して、前記バイアストランジスタを導通させ、
前記バイアストランジスタが前記負バイアスを前記駆動トランジスタのゲートに印加し、
前記リセットトランジスタを非導通状態とした後、前記Ｖｔ検出トランジスタを導通状態にしたまま前記第１の走査線を正電位に立ち上げ、前記駆動トランジスタの閾値電圧を前記キャパシタの第１の電極にセットし、
前記走査トランジスタを導通させることによって、前記キャパシタの第２の電極に前記電位データをセットし、
前記第１の走査線を立ち下げた後に、前記第１および前記第２のスイッチング素子を導通させることによって、前記キャパシタに保持された電位差に応じて、前記駆動トランジスタが前記表示画素に電流を流すことを特徴とする請求項１から請求項５のいずれかに記載の表示装置。
【請求項８】
前記第１の信号線の低レベル電位は、前記負バイアスの電位であり、前記第１の信号線の高レベル電位は、前記駆動トランジスタの閾値電位よりも高いことを特徴とする請求項１から請求項５のいずれかに記載の表示装置。
【請求項９】
電流駆動型の発光素子を含む複数の表示画素を含む画素アレイを備えた表示装置の駆動方法であって、
前記表示装置は、前記画素アレイの各画素行に対応して設けられた複数の走査線と、前記画素アレイの各画素列に対応して設けられた複数のデータ線と、第１の電源から前記発光素子を介して第２の電源に流れる電流を制御するＮ型の駆動トランジスタと、前記駆動トランジスタのゲートと前記第２の電源の電位よりも低い負バイアスを伝達する第１の信号線との間に接続されたバイアストランジスタと、前記バイアストランジスタのゲートと前記駆動トランジスタのドレインとの間に接続されたＶｔ検出トランジスタと、前記駆動トランジスタのゲートに第１の電極が接続されたキャパシタと、前記キャパシタの第２の電極と前記複数のデータ線のうち対応する信号線との間に接続された走査トランジスタと、前記複数の走査線および前記第１の信号線に電位を与える走査線ドライバと、前記発光素子を所望の輝度階調で発光させる電位データを、前記複数のデータ線を介して前記画素列へ伝達するデータ線ドライバとを備え、
前記第１の信号線を前記駆動トランジスタのゲートに接続して前記負バイアスを前記駆動トランジスタのゲートに印加し、
前記第１の電極の電位を前記負バイアスから前記駆動トランジスタの閾値電圧よりも高い電位へ上昇させることによって、前記第１の電極に前記閾値電圧をセットし、
前記データ線を前記第２の電極に接続して前記第２の電極に前記データ線の電位をセットし、
前記キャパシタの前記第１の電極と前記第２の電極との間の電位差に応じた電流を、前記駆動トランジスタが前記発光素子に流し、該発光素子を発光させることを具備した表示装置の駆動方法。
【請求項１０】
電流駆動型の発光素子を含む複数の表示画素を含む画素アレイを備えた表示装置の駆動方法であって、
前記表示装置は、前記画素アレイの各画素行に対応して設けられた複数の走査線と、前記画素アレイの各画素列に対応して設けられた複数のデータ線と、第１の電源から前記発光素子を介して第２の電源に流れる電流を制御するＮ型の駆動トランジスタと、前記駆動トランジスタのゲートと前記第２の電源の電位よりも低い負バイアスを伝達する第１の信号線との間に接続されたバイアストランジスタと、前記バイアストランジスタのゲートと前記駆動トランジスタのドレインとの間に接続されたＶｔ検出トランジスタと、前記駆動トランジスタのゲートに第１の電極が接続されたキャパシタと、前記キャパシタの第２の電極と前記複数のデータ線のうち対応する信号線との間に接続された走査トランジスタと、前記複数の走査線に電位を与える走査線ドライバと、前記発光素子を所望の輝度階調で発光させる電位データを、前記複数のデータ線を介して前記画素列へ伝達するデータ線ドライバと、前記駆動トランジスタのドレインの電位をリセットするときに活性化されるリセット線と、前記リセット線および前記第１の信号線に電位を与えるリセット線ドライバと、前記駆動トランジスタのドレインと第１の電源との間に接続され、前記駆動トランジスタのドレインの電位をリセットするリセットトランジスタとを備え、
前記第１の信号線を前記駆動トランジスタのゲートに接続して前記負バイアスを前記駆動トランジスタのゲートに印加し、
前記第１の電極の電位を前記負バイアスから前記駆動トランジスタの閾値電圧よりも高い電位へ上昇させることによって、前記第１の電極に前記閾値電圧をセットし、
前記データ線を前記第２の電極に接続して前記第２の電極に前記データ線の電位をセットし、
前記キャパシタの前記第１の電極と前記第２の電極との間の電位差に応じた電流を、前記駆動トランジスタが前記発光素子に流し、該発光素子を発光させることを具備した表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
近年、平面型の表示装置として、自己発光素子であるＯＬＥＤ(Organic light emitting diode)を用いた有機エレクトロルミネセンス（ＥＬ）表示装置が注目されている。有機ＥＬ表示装置は自発光型有機ＥＬ素子を備えているので、液晶表示装置に必要なバックライトが不要であり、画像の視野角が広く、高速な応答性を有するという動画再生に適した特徴を備えている。
【０００３】
しかし、ＯＬＥＤは電流駆動型自発光素子であるため、ＯＬＥＤに電流を流す駆動ＴＦＴ（Thin Film Transistor）は、画素の表示を維持するときには常にオン状態である必要がある。このため、時間が経過すると、駆動ＴＦＴの移動度は低下し、かつ、駆動ＴＦＴの閾値電圧Ｖｔｈが増加する。このような駆動ＴＦＴの特性劣化は、その動作時におけるＯＬＥＤの駆動電流を変化させる。ＯＬＥＤの駆動電流が変化すると、有機ＥＬ表示装置の動作時に画素の輝度ムラおよび画面表示の残像（焼き付き）が生じる。アモルファスシリコン（ａ−Ｓｉ）など結晶性の低いシリコンで形成されたＴＦＴを駆動ＴＦＴとして採用した場合、駆動ＴＦＴの閾値電圧は非常に大きくシフトしてしまうため、ａ−Ｓｉ駆動ＴＦＴを用いたＯＬＥＤ表示装置の実用化は未だ困難である。また、近年、駆動ＴＦＴが低温多結晶ポリシリコンＴＦＴによって構成され、駆動ＴＦＴの閾値電圧を高速に検出することができる画素回路が提案された。このような低温多結晶ポリシリコンＴＦＴからなる駆動ＴＦＴの閾値電圧シフトも問題となる。
【０００４】
この問題に対処するために、駆動ＴＦＴの閾値電圧シフトを画素ごとに補償する補償回路を画素内に組み込む技術がある（非特許文献１）。この技術では、発光時間とは別に閾値電圧補償期間を設け、閾値電圧補償期間において駆動ＴＦＴのゲート−ドレイン間をダイオード接続して駆動ＴＦＴのゲート電位を放電させる。これにより、駆動ＴＦＴの閾値電圧は保持容量の電圧として記憶される。しかしながら、この駆動ＴＦＴのゲート電位の放電現象を利用するため、閾値電圧の検出に時間がかかる。このため、補償回路を画素内に組み込んだ表示装置は、大型化および高精細化には適さない。
【０００５】
また、非特許文献２では、駆動ＴＦＴの閾値電圧シフトに対処するために、負バイアスを駆動ＴＦＴのゲートに印加する回路を画素ごとに設け、並びに、負バイアスを印加する専用の信号線を行ごとに設けている。しかし、画素ごとに追加回路を設け、行ごとに専用の信号線を設けることは、画像領域のレイアウトを困難にし、高精細化の妨げになる。
【非特許文献１】J. H. Lee et al, p165, SID 07 Digest
【非特許文献２】S. H. Shin et al, p447, IDW 07
【発明の開示】
【発明が解決しようとする課題】
【０００６】
長期間に亘って安定した表示品質を維持し、かつ、大型化および高精細化に優れた表示装置およびその駆動方法を提供する。
【課題を解決するための手段】
【０００７】
本発明に係る実施形態に従った表示装置は、電流駆動型の発光素子を含む複数の表示画素を含む画素アレイを備えた表示装置であって、前記画素アレイの各画素行に対応して設けられた複数の走査線と、前記画素アレイの各画素列に対応して設けられた複数のデータ線と、第１の電源から前記発光素子を介して第２の電源に流れる電流を制御するＮ型の駆動トランジスタと、前記駆動トランジスタのゲートと前記第２の電源の電位よりも低い負バイアスを伝達する第１の信号線との間に接続されたバイアストランジスタと、前記バイアストランジスタのゲートと前記駆動トランジスタのドレインとの間に接続され、前記バイアストランジスタのゲートに該駆動トランジスタの閾値電圧をセットするＶｔ検出トランジスタと、前記駆動トランジスタのゲートに第１の電極が接続され、前記発光素子を発光させるときに前記駆動トランジスタのゲートとソースとの間に電位差を印加するキャパシタと、前記キャパシタの第２の電極と前記複数のデータ線のうち選択された画素列に対応するデータ線との間に接続され、該第２の電極に該データ線の電位をセットする走査トランジスタと、前記複数の走査線および前記第１の信号線に電位を与える走査線ドライバと、前記発光素子を所望の輝度階調で発光させる電位データを、前記複数のデータ線を介して前記画素列へ伝達するデータ線ドライバとを備え、
前記第１の電極に前記閾値電圧をセットする前に、前記バイアストランジスタは、前記第１の信号線を前記駆動トランジスタのゲートに接続して前記負バイアスを前記駆動トランジスタのゲートに印加することを特徴とする。
【０００８】
本発明に係る実施形態に従った表示装置は、電流駆動型の発光素子を含む複数の表示画素を含む画素アレイを備えた表示装置であって、前記画素アレイの各画素行に対応して設けられた複数の走査線と、前記画素アレイの各画素列に対応して設けられた複数のデータ線と、第１の電源から前記発光素子を介して第２の電源に流れる電流を制御するＮ型の駆動トランジスタと、前記駆動トランジスタのゲートと前記第２の電源の電位よりも低い負バイアスを伝達する第１の信号線との間に接続されたバイアストランジスタと、前記バイアストランジスタのゲートと前記駆動トランジスタのドレインとの間に接続され、前記バイアストランジスタのゲートに該駆動トランジスタの閾値電圧をセットするＶｔ検出トランジスタと、前記駆動トランジスタのゲートに第１の電極が接続され、前記発光素子を発光させるときに前記駆動トランジスタのゲートとソースとの間に電位差を印加するキャパシタと、前記キャパシタの第２の電極と前記複数のデータ線のうち選択された画素列に対応するデータ線との間に接続され、該第２の電極に該データ線の電位をセットする走査トランジスタと、前記複数の走査線に電位を与える走査線ドライバと、前記発光素子を所望の輝度階調で発光させる電位データを、前記複数のデータ線を介して前記画素列へ伝達するデータ線ドライバと、前記駆動トランジスタのドレインの電位をリセットするときに活性化されるリセット線と、前記リセット線および前記第１の信号線に電位を与えるリセット線ドライバと、前記駆動トランジスタのドレインと第１の電源との間に接続され、前記駆動トランジスタのドレインの電位をリセットするリセットトランジスタとを備え、
前記第１の電極に前記閾値電圧をセットする前に、前記バイアストランジスタは、前記第１の信号線を前記駆動トランジスタのゲートに接続して前記負バイアスを前記駆動トランジスタのゲートに印加し、
前記リセット線ドライバは、前記第１の電極の電位を前記負バイアスから前記駆動トランジスタの閾値電圧よりも高い電位へ上昇させることによって、前記第１の電極に前記閾値電圧をセットすることを特徴とする。
【０００９】
本発明に係る実施形態に従った表示装置の駆動方法は、電流駆動型の発光素子を含む複数の表示画素を含む画素アレイを備えた表示装置の駆動方法であって、前記表示装置は、前記画素アレイの各画素行に対応して設けられた複数の走査線と、前記画素アレイの各画素列に対応して設けられた複数のデータ線と、第１の電源から前記発光素子を介して第２の電源に流れる電流を制御するＮ型の駆動トランジスタと、前記駆動トランジスタのゲートと前記第２の電源の電位よりも低い負バイアスを伝達する第１の信号線との間に接続されたバイアストランジスタと、前記バイアストランジスタのゲートと前記駆動トランジスタのドレインとの間に接続されたＶｔ検出トランジスタと、前記駆動トランジスタのゲートに第１の電極が接続されたキャパシタと、前記キャパシタの第２の電極と前記複数のデータ線のうち対応する信号線との間に接続された走査トランジスタと、前記複数の走査線および前記第１の信号線に電位を与える走査線ドライバと、前記発光素子を所望の輝度階調で発光させる電位データを、前記複数のデータ線を介して前記画素列へ伝達するデータ線ドライバとを備え、
前記第１の信号線を前記駆動トランジスタのゲートに接続して前記負バイアスを前記駆動トランジスタのゲートに印加し、前記第１の電極の電位を前記負バイアスから前記駆動トランジスタの閾値電圧よりも高い電位へ上昇させることによって、前記第１の電極に前記閾値電圧をセットし、前記データ線を前記第２の電極に接続して前記第２の電極に前記データ線の電位をセットし、前記キャパシタの前記第１の電極と前記第２の電極との間の電位差に応じた電流を、前記駆動トランジスタが前記発光素子に流し、該発光素子を発光させることを具備する。
【００１０】
本発明に係る実施形態に従った表示装置の駆動方法は、電流駆動型の発光素子を含む複数の表示画素を含む画素アレイを備えた表示装置の駆動方法であって、前記表示装置は、前記画素アレイの各画素行に対応して設けられた複数の走査線と、前記画素アレイの各画素列に対応して設けられた複数のデータ線と、第１の電源から前記発光素子を介して第２の電源に流れる電流を制御するＮ型の駆動トランジスタと、前記駆動トランジスタのゲートと前記第２の電源の電位よりも低い負バイアスを伝達する第１の信号線との間に接続されたバイアストランジスタと、前記バイアストランジスタのゲートと前記駆動トランジスタのドレインとの間に接続されたＶｔ検出トランジスタと、前記駆動トランジスタのゲートに第１の電極が接続されたキャパシタと、前記キャパシタの第２の電極と前記複数のデータ線のうち対応する信号線との間に接続された走査トランジスタと、前記複数の走査線に電位を与える走査線ドライバと、前記発光素子を所望の輝度階調で発光させる電位データを、前記複数のデータ線を介して前記画素列へ伝達するデータ線ドライバと、前記駆動トランジスタのドレインの電位をリセットするときに活性化されるリセット線と、前記リセット線および前記第１の信号線に電位を与えるリセット線ドライバと、前記駆動トランジスタのドレインと第１の電源との間に接続され、前記駆動トランジスタのドレインの電位をリセットするリセットトランジスタとを備え、
前記第１の信号線を前記駆動トランジスタのゲートに接続して前記負バイアスを前記駆動トランジスタのゲートに印加し、前記第１の電極の電位を前記負バイアスから前記駆動トランジスタの閾値電圧よりも高い電位へ上昇させることによって、前記第１の電極に前記閾値電圧をセットし、前記データ線を前記第２の電極に接続して前記第２の電極に前記データ線の電位をセットし、前記キャパシタの前記第１の電極と前記第２の電極との間の電位差に応じた電流を、前記駆動トランジスタが前記発光素子に流し、該発光素子を発光させることを具備する。
【発明の効果】
【００１１】
本発明による表示装置およびその駆動方法は、長期間に亘って安定した表示品質を維持し、かつ、大型化および高精細化に優れている。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
【００１３】
（第１実施形態）
図１に示す第１の実施形態による表示装置は、アクティブマトリクス型表示装置であって、画素アレイ部２と、データドライバＤＤと、走査線ドライバＳＤと、データドライバＤＤおよび走査線ドライバＳＤの同期をとるコントローラＣＮＴとを備えている。
【００１４】
図１は１個の表示画素ＰＩＸのみを示しているが、画素アレイ部２は、マトリクス状に二次元配置された複数の表示画素ＰＩＸを含む。表示画素ＰＩＸは、ＯＬＥＤからなる発光素子２１と、駆動トランジスタＴｄｒｖと、２個のスイッチング素子Ｔｅｍｓ１およびＴｅｍｓ２と、リセットトランジスタＴｒｓｔと、Ｖｔ検出トランジスタＴｄｅｔと、バイアストランジスタＴｂｉａｓと、キャパシタＣａｐと、走査トランジスタＴｓｃａｎとを備えている。
【００１５】
発光素子２１、スイッチング素子Ｔｅｍｓ１および駆動トランジスタＴｄｒｖは、第１の電源Ｖｄｄと第２の電源Ｖｓｓとの間に直列に接続されており、電流経路を構成している。この電流経路に流れる電流が発光素子２１を発光させる。駆動トランジスタＴｄｒｖは、Ｎ型ＴＦＴであり、少なくともチャネル部分がアモルファスシリコンで形成されたＴＦＴである。駆動トランジスタＴｄｒｖは、第１電源Ｖｄｄと第２の電源Ｖｓｓとの間の電流経路に流れる電流を制御する。これにより、駆動トランジスタＴｄｒｖは、データドライバＤＤから受けた電位データに基づいて発光素子２１を所望の輝度階調で発光させることができる。駆動トランジスタＴｄｒｖのドレイン側ノードをＮ１とし、ソース側ノードをＮ２とし、ゲート側ノードをＮ３とする。
【００１６】
発光素子２１のアノードは第１の電源Ｖｄｄに接続され、そのカソードは第１のスイッチング素子Ｔｅｍｓ１のドレインに接続されている。第１のスイッチング素子Ｔｅｍｓ１のソースは、ノードＮ１に接続されている。即ち、第１のスイッチング素子Ｔｅｍｓ１は、発光素子２１と駆動トランジスタＴｄｒｖのドレインとの間に接続されている。
【００１７】
Ｖｔ検出トランジスタＴｄｅｔは、ノードＮ１とバイアストランジスタＴｂｉａｓのゲートとの間に接続されており、駆動トランジスタＴｄｒｖの閾値電圧の検出時に用いられる。Ｖｔ検出トランジスタＴｄｅｔのゲートは、第１の走査線Ｌｓｃａｎ［ｎ］に接続されている。尚、ｎは整数である。
【００１８】
バイアストランジスタＴｂｉａｓは、第２の走査線Ｌｓｃａｎ［ｎ＋１］とノードＮ３との間に接続されている。バイアストランジスタＴｂｉａｓは、Ｖｔ検出トランジスタＴｄｅｔが導通状態であることによって、ノードＮ１と接続され、ノードＮ１の電位によって、第２の走査線Ｌｓｃａｎ［ｎ＋１］の電位をノードＮ３へ伝達する。
【００１９】
リセットトランジスタＴｒｓｔは、ノード１と第３の電源Ｖｒｅｆとの間に接続されている。リセットトランジスタＴｒｓｔのゲートは、リセット線ドライバＲＤに接続されている。リセット線Ｌｒｓｔは、リセット線ドライバＲＤからリセットトランジスタＴｒｓｔのゲートに接続されている。リセット線ドライバＲＤは、リセット線Ｌｒｓｔを介してリセットトランジスタＴｒｓｔを制御する。第３の電源Ｖｒｅｆは、少なくともバイアストランジスタＴｂｉａｓの閾値電圧よりも高い電位である。
【００２０】
第１および第２の走査線Ｌｓｃａｎ［ｎ］、Ｌｓｃａｎ［ｎ＋１］は、走査線ドライバＳＤに接続されており、画素アレイの各画素行に対応して設けられている。対応画素行を駆動するときには、第１および第２の走査線Ｌｓｃａｎ［ｎ］、Ｌｓｃａｎ［ｎ＋１］は、正電位（例えば、＋１０Ｖ）に立ち上げられる。対応画素行を駆動していないスタンドバイ状態のときには、第１および第２の走査線Ｌｓｃａｎ［ｎ］、Ｌｓｃａｎ［ｎ＋１］は、負電位（例えば、−１０Ｖ）に維持されている。第１および第２の走査線Ｌｓｃａｎ［ｎ］、Ｌｓｃａｎ［ｎ＋１］は、Ｌｓｃａｎ［ｎ］、Ｌｓｃａｎ［ｎ＋１］の順番で選択（活性化）される。
【００２１】
ここで、活性化とは素子または回路をオンまたは駆動させることを意味し、不活性化とは素子または回路をオフまたは停止させることを意味する。従って、ＨＩＧＨ（高レベル電位）の信号が活性化信号である場合もあり、ＬＯＷ（低レベル電位）の信号が活性化信号である場合もある。例えば、ＮＭＯＳトランジスタは、ゲートをＨＩＧＨにすることによって活性化する。一方、ＰＭＯＳトランジスタは、ゲートをＬＯＷにすることによって活性化する。
【００２２】
キャパシタＣａｐの第１の電極および第２の電極は、それぞれノードＮ３およびノードＮ４に接続されている。即ち、キャパシタＣａｐは、駆動トランジスタＴｄｒｖのゲート（Ｎ３）とソース（Ｎ２）との間に介在している。第２のスイッチング素子Ｔｅｍｓ２は、ノードＮ４とノードＮ２との間に接続されている。即ち、第２のスイッチング素子Ｔｅｍｓ２は、キャパシタＣａｐの一端の電極と駆動トランジスタＴｄｒｖのソースとの間に接続されている。走査トランジスタＴｓｃａｎは、ノードＮ４とデータを伝播するデータ線Ｌｄａｔａとの間に接続されている。キャパシタＣａｐは、発光素子２１を発光させるときに駆動トランジスタＴｄｒｖのゲート（Ｎ３）とソース（Ｎ２）との間に電位差を印加する。
【００２３】
データ線Ｌｄａｔａは、データドライバＤＤに接続されており、画素アレイの各画素列に対応して設けられ、発光素子２１を所望の輝度階調で発光させる電位データを画素列へ伝達する。
【００２４】
Ｖｔ検出トランジスタＴｄｅｔおよび走査トランジスタＴｓｃａｎの各ゲートは、この表示画素ＰＩＸを選択する第１の走査線Ｌｓｃａｎ［ｎ］に共通に接続されている。従って、Ｖｔ検出トランジスタＴｄｅｔおよび走査トランジスタＴｓｃａｎは同一のタイミングで動作する。
【００２５】
第１および第２のスイッチング素子Ｔｅｍｓ１およびＴｅｍｓ２は、スイッチング線Ｌｅｍｓ上を伝播する信号Ｖｅｍｓによって制御されている。信号Ｖｅｍｓは、発光素子２１に電流を流して発光させるときに活性化される信号である。即ち、第１および第２のスイッチング素子Ｔｅｍｓ１およびＴｅｍｓ２は、キャパシタＣａｐに保持された電圧で発光素子２１を発光させるときに導通状態になるスイッチである。
【００２６】
このような構成により、本実施形態による表示装置は、発光素子２１を発光させるための電位差をキャパシタＣａｐに保持する前に、第２の走査線Ｖｓｃａｎ［ｎ＋１］の負電位を駆動トランジスタＴｄｒｖのゲートに印加する。これにより、駆動トランジスタＴｄｒｖのシフトした閾値電圧を回復させることができる。
【００２７】
尚、図１では、第１および第２の走査線のみを示しているが、走査線の本数は、それより多くても差し支えない。また、データ線Ｌｄａｔａは１本のみ示しているが、データ線の数もそれより多くても差し支えない。
【００２８】
図２を参照して、第１の実施形態による表示装置の動作を説明する。図２には、１つの表示画素ＰＩＸの動作のみを示す。他の表示画素ＰＩＸの動作は、図２から容易に推測できるので、その説明を省略する。
【００２９】
ｔ１０以前において、走査線ドライバＳＤは、走査線Ｌｓｃａｎ［ｎ−１］を選択している。これは、走査線Ｌｓｃａｎ［ｎ−１］に対応する画素行を選択している状態である。データ線の電位Ｖｄａｔａは、Ｖｎ−１であり、走査線Ｌｓｃａｎ［ｎ−１］に対応する画素は、データＶｎ−１に基づいて発光する。
【００３０】
このとき、第１および第２の走査線Ｌｓｃａｎ［ｎ］、Ｌｓｃａｎ［ｎ＋１］は、低レベル電位（−１０Ｖ）である。本実施形態では、走査線の高レベル電位を＋１０Ｖとし、走査線の低レベル電位を−１０Ｖとしているが、走査線の電位はこれに限定されない。ただし、走査線の低レベル電位は、駆動トランジスタＴｄｒｖの閾値電圧を回復させるために、負電位である必要がある。
【００３１】
ｔ１０において、走査線ドライバＳＤがスイッチング線Ｌｅｍｓ［ｎ］の電位Ｖｅｍｓ［ｎ］を低レベル電位に不活性化する。これにより、第１および第２のスイッチング素子Ｔｅｍｓ１およびＴｅｍｓ２がオフ状態になり、直前に選択されたフレームの発光動作が終了する。
【００３２】
その直後、リセットドライバＳＤがリセット線Ｌｒｓｔの電位Ｖｒｓｔを高レベル電位に活性化し、さらにその直後、走査線ドライバＳＤが第１の走査線Ｌｓｃａｎ［ｎ］を立ち上げる。これにより、第３の電源電位ＶｒｅｆがリセットトランジスタＴｒｓｔおよびＶｔ検出トランジスタＶｄｅｔを介してバイアストランジスタＴｂｉａｓのゲートに印加される。ノードＮ１は、第３の電源電位Ｖｒｅｆに設定される。バイアストランジスタＴｂｉａｓは、導通状態となり、現時点で選択される第１の走査線Ｌｓｃａｎ［ｎ］の次に選択される第２の走査線Ｌｓｃａｎ［ｎ＋１］の電位を駆動トランジスタＴｄｒｖのゲートに印加される。つまり、負電位の状態である第２の走査線Ｌｓｃａｎ［ｎ＋１］が駆動トランジスタＴｄｒｖのゲート（ノードＮ３）に接続される。その結果、駆動トランジスタＴｄｒｖのゲートに負バイアスが印加され、駆動トランジスタＴｄｒｖの閾値電圧は、元の本来の閾値電圧Ｖｔｈに回復される。このように、負バイアスを駆動トランジスタＴｄｒｖのゲートに印加することによって、以前に発光素子２１を駆動したときに低下した駆動トランジスタＴｄｒｖの閾値電圧を元の閾値電圧近傍まで上昇させることができる。
【００３３】
ｔ１２において、リセットドライバＳＤがリセット線Ｌｒｓｔの電位Ｖｒｓｔを低レベル電位に立ち下げ、ノードＮ１が第３の電源電位Ｖｒｅｆから切断される。その後、ｔ１２〜ｔ１３において、走査線ドライバＳＤは第２の走査線Ｖｓｃａｎ［ｎ＋１］を立ち上げる。これにより、ノードＮ３の電位がＶｓｃａｎ［ｎ＋１］の立ち上げとともに高レベル電位へ向かって上昇する。しかし、ノードＮ３とノードＮ２との間の電位差が駆動トランジスタＴｄｒｖの閾値電圧Ｖｔｈを超えると、駆動トランジスタＴｄｒｖが導通状態になる。よって、ノードＮ１が第２の電源電位Ｖｓｓに接続され、バイアストランジスタＴｂｉａｓのゲート電位がＶｔ検出トランジスタＴｄｅｔを介して第２の電源電位Ｖｓｓになる。これにより、バイアストランジスタＴｂｉａｓが非導通状態となるので、ノードＮ３の電位（キャパシタＣａｐの第１の電極の電位）は、駆動トランジスタＴｄｒｖの閾値電圧Ｖｔｈにセットされる。駆動トランジスタＴｄｒｖの閾値電圧は、ｔ１１〜ｔ１２の期間において既に回復済みであるので、ノードＮ３の電位は、駆動トランジスタＴｄｒｖの本来の閾値電圧Ｖｔｈにセットされる。尚、第２の走査線Ｌｓｃａｎ［ｎ＋１］の高レベル電位は、駆動トランジスタＴｄｒｖの閾値電圧Ｖｔｈよりも高いことが必要である。
【００３４】
ｔ１３において、走査線ドライバＳＤは、第１の走査線Ｖｓｃａｎ［ｎ］を立ち下げる。Ｖｓｃａｎ［ｎ］の立下げにより、Ｖｔ検出トランジスタＶｄｅｔおよび走査トランジスタＴｓｃａｎが非導通状態となるので、ノードＮ４は、所望の電位Ｖｎがセットされた状態で維持される。Ｖｎは、現時点で選択されている画素ＰＩＸの発光素子２１を所望の輝度階調で発光させる電位データである。尚、Ｖｎ−１は、走査線Ｌｓｃａｎ［ｎ］の前に選択された走査線Ｌｓｃａｎ［ｎ−１］に接続された画素ＰＩＸに印加される電位データである。Ｖｎ＋１は、走査線Ｌｓｃａｎ［ｎ］の次に選択された走査線Ｌｓｃａｎ［ｎ＋１］に接続された画素ＰＩＸに印加される電位データである。
【００３５】
キャパシタＣａｐの第１の電極の電位（Ｎ３の電位）はＶｎであり、第２の電極の電位（Ｎ４の電位）はＶｔｈに維持されている。即ち、キャパシタＣａｐに保持される電位差は、（Ｖｔｈ−Ｖｎ）である。このキャパシタＣａｐに保持された電位（Ｖｔｈ−Ｖｎ）は、発光素子２１を発光させるために用いられる。
【００３６】
ｔ１３の直後にデータドライバＤＤがデータ線の電位Ｖｄａｔａを所望の電位Ｖｎから次の電位Ｖｎ＋１へ変化させる。
【００３７】
このように、本実施形態では、現時点において選択されている第１の走査線Ｌｓｃａｎ［ｎ］の次に選択される第２の走査線Ｌｓｃａｎ［ｎ＋１］を利用している。第２の走査線Ｌｓｃａｎ［ｎ＋１］が低レベル電位（負バイアス）であるときに、この負バイアスを駆動トランジスタＴｄｒｖのゲートに印加することによって、駆動トランジスタＴｄｒｖの閾値電圧Ｖｔｈを回復させる。次に、第２の走査線Ｌｓｃａｎ［ｎ＋１］が高レベル電位に立ち上がるときに、駆動トランジスタＴｄｒｖの閾値電圧Ｖｔｈを検出する。
【００３８】
その後、ｔ１４において、走査線ドライバＳＤはＶｅｍｓを高レベル電位に立ち上げ、第１および第２のスイッチング素子Ｔｅｍｓ１、Ｔｅｍｓ２をオン状態にする。これにより、ノードＮ４がノードＮ２に接続され、駆動トランジスタのゲート−ソース間の電位差（ノードＮ２とＮ３との間の電位差）が（Ｖｔｈ＋Ｖｎ）となる。また、発光素子２１が駆動トランジスタＴｄｒｖのドレインに接続される。これにより、駆動トランジスタＴｄｒｖが電位（Ｖｔｈ＋Ｖｎ）に基づいた電流を発光素子２１に流し、発光素子２１は、この電流に基づく輝度階調で発光する。
【００３９】
本実施形態は、第２の走査線Ｌｓｃａｎ［ｎ＋１］の負バイアスを駆動トランジスタＴｄｒｖのゲートに印加することができる。これにより、本実施形態は、第２の走査線Ｌｓｃａｎ［ｎ＋１］の負バイアスを利用して、駆動トランジスタＴｄｒｖの閾値電圧のずれを元の本来の閾値電圧（シフト前の閾値電圧）Ｖｔｈへ戻すことができる。また、本実施形態は、第２の走査線Ｌｓｃａｎ［ｎ＋１］の電位が低レベル電位から高レベル電位へ遷移するときに、第２の走査線Ｌｓｃａｎ［ｎ＋１］の電位上昇を利用して、キャパシタＣａｐの第１の電極（Ｎ３）に駆動トランジスタＴｄｒｖの閾値電圧Ｖｔｈをセットする。このとき、キャパシタＣａｐの第２の電極（Ｎ４）には、所望のデータ電位Ｖｎがセットされている。
【００４０】
このように、本実施形態は、現時点で選択される走査線の後に選択される走査線を利用して、駆動トランジスタの閾値電圧を回復させ、駆動トランジスタのドレイン電圧をリセットし、並びに、駆動トランジスタの閾値電圧をキャパシタの一端に高速にセットすることができる。本実施形態をアクティブマトリクス型の表示装置に適用することによって、長期間に亘って安定した表示品質を維持し、かつ、大型化および高精細化に優れた表示装置を実現することができる。
【００４１】
Ｖｅｍｓリセット電位Ｖｒｅｆに代えて、第１の電源Ｖｄｄを用いてもよい。
【００４２】
（第２の実施形態）
図３に示す第２の実施形態は、現時点で選択される第１の走査線Ｌｓｃａｎ［ｎ］の後に選択される走査線Ｌｓｃａｎ［ｎ＋１］を用いることなく、バイアス線・リセット線ドライバＢＲＤがリセットトランジスタＴｒｓｔを制御し、かつ、負バイアスをノードＮ３に印加する。
【００４３】
リセット線Ｌｒｓｔは、バイアス線・リセット線ドライバＢＲＤからリセットトランジスタＴｒｓｔのゲートに接続されている。バイアス線・リセット線ドライバＢＲＤは、リセット線Ｌｒｓｔを介してリセットトランジスタＴｒｓｔを制御する。また、バイアス線Ｌｂｉａｓは、バイアス線・リセット線ドライバＢＲＤからバイアストランジスタＴｂｉａｓのドレインに接続されている。バイアス線・リセット線ドライバＢＲＤは、バイアス線Ｌｂｉａｓを介して負バイアスをノードＮ３に印加し、あるいは、ノードＮ３の電位を駆動トランジスタＴｄｒｉｖの閾値電圧Ｖｔｈまで立ち上げるようにバイアス線Ｌｂｉａｓの電位を制御する。第２の実施形態のその他の構成は、第１の実施形態の構成と同様でよい。
【００４４】
図４を参照して、第２の実施形態による表示装置の動作を説明する。ｔ２０以前において、走査線ドライバＳＤは、走査線Ｌｓｃａｎ［ｎ−１］を選択している。ｔ２０において、走査線ドライバＳＤがスイッチング線Ｌｅｍｓ［ｎ］の電位Ｖｅｍｓ［ｎ］を低レベル電位に不活性化する。その直後、バイアス線・リセット線ドライバＢＳＤがリセット線Ｌｒｓｔの電位Ｖｒｓｔを高レベル電位に立ち上げる。ｔ２１において、走査線ドライバＳＤが第１の走査線Ｌｓｃａｎ［ｎ］を立ち上げる。これにより、第３の電源電位ＶｒｅｆがリセットトランジスタＴｒｓｔおよびＶｔ検出トランジスタＶｄｅｔを介してバイアストランジスタＴｂｉａｓのゲートに印加される。バイアストランジスタＴｂｉａｓは、導通状態となり、バイアス線Ｌｂｉａｓの電位Ｖｂｉａｓを駆動トランジスタＴｄｒｖのゲートに印加する。このとき、バイアス線・リセット線ドライバＢＳＤは、バイアス電位Ｖｂｉａｓとして負バイアスを出力する。その結果、駆動トランジスタＴｄｒｖの閾値電圧は、元の本来の閾値電圧Ｖｔｈに回復される。
【００４５】
ｔ２２において、バイアス線・リセット線ドライバＢＳＤがリセット線Ｌｒｓｔの電位Ｖｒｓｔを低レベル電位に立ち下げ、ノードＮ１が第３の電源電位Ｖｒｅｆから切断される。その後、ｔ２２〜ｔ２３において、バイアス線・リセット線ドライバＢＳＤが、バイアス線Ｌｂｉａｓの電位Ｖｂｉａｓを駆動トランジスタＴｄｒｖの閾値電圧Ｖｔｈよりも高い電位に立ち上げる。これにより、ノードＮ３の電位は、駆動トランジスタＴｄｒｖの閾値電圧Ｖｔｈにセットされる。駆動トランジスタＴｄｒｖの閾値電圧は、ｔ２１〜ｔ２２の期間において既に回復済みであるので、ノードＮ３の電位は、駆動トランジスタＴｄｒｖの本来の閾値電圧Ｖｔｈにセットされる。
【００４６】
ｔ２３において、走査線ドライバＳＤは、第１の走査線Ｖｓｃａｎ［ｎ］を立ち下げる。このときのデータ線Ｌｄａｔａの電位ＶｎがノードＮ４にセットされる。
【００４７】
その後、ｔ２４において、走査線ドライバＳＤがスイッチング線Ｌｅｍｓを立ち上げる。これにより、駆動トランジスタＴｄｒｖがキャパシタＣａｐの電極間の電位差（Ｖｔｈ＋Ｖｎ）に基づく電流を発光素子２１に流す。その結果、発光素子２１が所望の輝度階調で発光する。より詳細な、発光素子２１の発光動作は、第１の実施形態のそれと同様であるので省略する。
【００４８】
第２の実施形態によれば、現時点で選択されている第１の走査線Ｖｓｃａｎ［ｎ］の前後に選択された走査線を用いることなく、バイアス線・リセット線ドライバＢＳＤがリセット線Ｌｒｓｔの電位およびバイアス線Ｌｂｉａｓの電位を制御している。よって、第２の実施形態は、バイアス線・リセット線ドライバＢＳＤを付加する必要があるものの、リセット電位の立上げ／立下げのタイミングおよびバイアス線Ｌｂｉａｓの立上げ／立下げのタイミングを任意に設定することができる。従って、第２の実施形態は、第１の実施形態の効果を得ることができる。
【００４９】
さらに、第２の実施形態は、駆動トランジスタの閾値電圧を回復させる効果、駆動トランジスタのドレイン電圧をリセットする効果、並びに、駆動トランジスタの閾値電圧をキャパシタの一端に高速にセットする効果を第１の実施形態と同様に得ることができる。尚、Ｖｅｍｓリセット電位Ｖｒｅｆに代えて、第１の電源Ｖｄｄを用いてもよい。
【００５０】
上記実施形態では、表示素子はＯＬＥＤであった。しかし、本発明による表示素子はＯＬＥＤに限定されるものではなく、電荷注入型の無機ＥＬ素子、あるいは、電荷注入型の電気化学発光素子など電流値に応じて発光輝度が変化する電流駆動型の発光素子であればよい。
【００５１】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００５２】
【図１】第１の実施形態に従った表示装置の表示画素の構成を示す回路図。
【図２】第１の実施形態による表示装置の動作を示すタイミング図。
【図３】第２の実施形態に従った表示装置の表示画素の構成を示す回路図。
【図４】第２の実施形態による表示装置の動作を示すタイミング図。
【符号の説明】
【００５３】
２１…発光素子
ＰＩＸ…表示画素
Ｖｄｄ…第１の電源
Ｖｓｓ…第２の電源
Ｔｄｒｖ…駆動トランジスタ
Ｔｂｉａｓ…バイアストランジスタ
Ｔｄｅｔ…Ｖｔ検出トランジスタ
Ｔｓｃａｎ…走査トランジスタ
Ｔｒｓｔ…リセットトランジスタ
Ｔｅｍｓ１、Ｔｅｍｓ２…スイッチング素子
Ｃａｐ…キャパシタ
Ｖｓｃａｎ［ｎ−１］、Ｖｓｃａｎ［ｎ］、Ｖｓｃａｎ［ｎ＋１］…走査線
【図１】
2009237068.tif 000003
【図２】
2009237068.tif 000004
【図３】
2009237068.tif 000005
【図４】
2009237068.tif 000006