(57)【要約】【課題】低電圧時の信号振幅の確保とスルーレートの確保を可能とし、低消費電力化を可能にする信号出力回路の提供。            【解決手段】入力信号（ｉｎｐｕｔ）を入力しエミッタフォロワ構成の第１のトランジスタ（Ｑ１１）と、前記入力信号を入力し出力が外部負荷（１０６）に接続される、エミッタフォロワ構成の第２のトランジスタ（Ｑ８）と、エミッタフォロワ構成の第１、第２のトランジスタ（Ｑ１１、Ｑ８）のエミッタ出力を抵抗（Ｒ１、Ｒ２）を介して入力対に受けるコンパレータ回路（１０４）と、第１の電流源トランジスタ（Ｑ１３）の出力に入力が接続され、出力が第１のトランジスタ（Ｑ１１）のエミッタに接続された第１のカレントミラー回路（Ｑ９、Ｑ１０）と、第２の電流源トランジスタ（Ｑ１４）の出力とコンパレータ回路の出力の接続点に入力が接続され、出力が第２のトランジスタ（Ｑ８）のエミッタに接続された第２のカレントミラー回路（Ｑ６、Ｑ７）と、を備える。【選択図】図１
2009232409.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を入力するエミッタフォロワ構成の第１のトランジスタと、
前記入力信号を入力し出力が外部負荷に接続された、エミッタフォロワ構成の第２のトランジスタと、
前記第１及び第２のトランジスタのエミッタ出力を入力対に受け比較するコンパレータ回路と、
第１の電流源の出力に入力が接続され、出力が前記第１のトランジスタのエミッタに接続された第１のカレントミラー回路と、
第２の電流源の出力と前記コンパレータ回路の出力との接続点に入力が接続され、出力が前記第２のトランジスタのエミッタに接続された第２のカレントミラー回路と、
を備えたことを特徴とする信号出力回路。
【請求項２】
前記第１及び第２のトランジスタのエミッタはそれぞれ第１及び第２の抵抗を介して前記コンパレータ回路の入力対に接続される、ことを特徴とする請求項１記載の信号出力回路。
【請求項３】
前記第１及び第２の電流源は共通のバイアス電圧でバイアスされる、ことを特徴とする請求項１又は２記載の信号出力回路。
【請求項４】
前記コンパレータ回路において、
前記コンパレータ回路の入力対をなすベースがそれぞれ前記第１及び第２の抵抗の一端に接続され、エミッタが共通接続された差動対トランジスタと、
前記差動対トランジスタの前記共通接続されたエミッタに接続された第３の定電流源と、
前記差動対トランジスタのコレクタ対に接続された負荷回路と、
を備え、
前記第３の電流源は、バイアス供給回路から、前記第１及び第２の電流源と共通のバイアス電圧でバイアスされる、ことを特徴とする請求項２記載の信号出力回路。
【請求項５】
エミッタフォロワ構成の前記第１及び第２のトランジスタ、前記第１及び第２のカレントミラー回路、前記コンパレータ回路の負荷回路を構成する各トランジスタがＰＮＰ型バイポーラトランジスタよりなり、
前記第１乃至第３の電流源、前記コンパレータ回路の前記差動対トランジスタをそれぞれ構成する各トランジスタがＮＰＮ型バイポーラトランジスタよりなる、ことを特徴とする請求項４記載の信号出力回路。
【請求項６】
エミッタフォロワ構成の前記第１及び第２のトランジスタ、前記第１及び第２のカレントミラー回路、前記コンパレータ回路の負荷回路を構成する各トランジスタがＮＰＮ型バイポーラトランジスタよりなり、
前記第１乃至第３の電流源、前記コンパレータ回路の前記差動対トランジスタをそれぞれ構成する各トランジスタがＰＮＰ型バイポーラトランジスタよりなる、ことを特徴とする請求項４記載の信号出力回路。
【請求項７】
光を検出し電流を出力する光検出器と、
前記光検出器の出力電流を電圧に変換する電流電圧変換回路と、
前記電流電圧変換回路の出力を受ける信号出力回路と、
を備え、前記信号出力回路は、請求項１乃至６のいずれか１項に記載の信号出力回路よりなる、受光回路。
【請求項８】
前記電流電圧変換回路は、前記光検出器を構成するフォトダイオードのカソードに反転入力端子が接続され、所定の基準電圧を非反転入力端子に入力とする差動増幅器を備え、
前記信号出力回路は、前記差動増幅器の出力信号を前記入力信号として受け、
前記信号出力回路の前記第１のトランジスタのエミッタ出力が帰還抵抗を介して前記差動増幅器の反転入力端子に接続される、請求項７記載の受光回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受光回路の信号出力回路に関し、特に、電源電圧の低電圧化に対応可能な信号出力回路及び受光回路に関する。
【背景技術】
【０００２】
近年、ポータブル機器等における省電力化に伴い、使用電圧の低電圧化の中での動作要求として、出力電圧のＶｃｃ側ダイナミックレンジの確保と負荷変動時のスルーレートを維持する必要がある。電源電圧Ｖｃｃが５Ｖから４Ｖ、３．３Ｖと低電圧化しているが、Ｖｃｃ側最大出力の確保が重要であり、その効果の割合は、低電圧化するほど大きなものとなる。
【０００３】
図５は、特許文献１に開示された信号出力回路の構成を示す図である。信号出力回路は、第１および第２のエミッタフォロア回路、およびコンパレータ２０を備えている。
【０００４】
第１のエミッタフォロア回路はＮＰＮ型バイポーラトランジスタＴ１と定電流源１２を有している。トランジスタＴ１のベースは入力信号端子５２に接続され、コレクタは電源端子（Ｖｃｃ）５６に接続されている。定電流源１２は、ＮＰＮ型バイポーラトランジスタＴ２と抵抗素子Ｒ１を含んでいる。トランジスタＴ２のコレクタはトランジスタＴ１のエミッタに接続され、ベースはバイアス信号端子（ｂｉａｓ１）５４に接続され、エミッタは抵抗素子Ｒ１を介してグランド端子５８に接続されている。
【０００５】
第２のエミッタフォロア回路は、ＮＰＮ型バイポーラトランジスタＴ３と定電流源１４を有している。トランジスタＴ３のベースは入力信号端子５２に接続され、コレクタは電源端子５６に接続されている。
【０００６】
コンパレータ２０は、第１および第２のエミッタフォロア回路からの出力信号を入力し、それらの大小関係を比較した結果を出力する。コンパレータ２０は、差動対をなすトランジスタＴ５、Ｔ６と、抵抗素子Ｒ３と、トランジスタＴ７、Ｔ８よりなるカレントミラー回路３０を備えている。抵抗素子Ｒ３は、トランジスタＴ５およびＴ６のエミッタ同士を接続している。トランジスタＴ５、Ｔ６のコレクタにはカレントミラー回路３０が接続されている。コンパレータ２０は、さらに、ＰＮＰ型のバイポーラトランジスタＴ９、Ｔ１０、定電流源４２、４４、４６、４８を備えている。トランジスタＴ９のエミッタはトランジスタＴ５のベースに接続され、ベースは第１のエミッタフォロア回路の出力（トランジスタＴ１のエミッタ）に接続され、コレクタはグランド端子５８に接続されている。トランジスタＴ１０のエミッタはトランジスタＴ６のベースに接続され、ベースは第２のエミッタフォロア回路の出力（トランジスタＴ３のエミッタ）に接続され、コレクタは、グランド端子５８に接続されている。
【０００７】
定電流源４２は電源端子５６とトランジスタＴ９のエミッタ間に接続されている。定電流源４４は電源端子５６とトランジスタＴ５のエミッタ間に接続されている。定電流源４６は電源端子５６とトランジスタＴ６のエミッタ間に接続されている。定電流源４８は電源端子５６とトランジスタＴ１０のエミッタ間に接続されている。
【０００８】
第２のエミッタフォロア回路の出力（トランジスタＴ３のエミッタ）を外部負荷９０に接続し、第２のエミッタフォロア回路の出力電圧Ｖｏと、第１のエミッタフォロア回路の出力（トランジスタＴ１のエミッタ）電圧Ｖ２を、コンパレータ２０で電圧比較し、Ｖｏ、Ｖ２に外部負荷による電圧ずれが発生した場合に、コンパレータ２０にて、バイアス供給回路６０より、負荷９０に接続された第２のエミッタフォロア回路（Ｔ３）へ電流が供給され、電圧ずれを改善する。
【０００９】
図６は、特許文献２に開示された電圧発生器の構成を示す図である。基準電圧発生部４からの基準電圧ＶＲＥＦと、帰還電圧ＶＦＢＫを入力して誤差を検出する誤差検出器（ＯＰアンプ）５が出力する電圧ＶＯＰをベースに受けるＮＰＮ型バイポーラトランジスタ８と、ＰＮＰ型バイポーラトランジスタ１０、１１からなり、ＮＰＮ型バイポーラトランジスタ８が流す電流を増倍した電流を流すカレントミラー回路と、カレントミラー回路が流す電流により発生する出力電圧ＶＲＥＧから誤差検出器５への帰還電圧ＶＦＢＫを発生させる抵抗６、７とを備えている。図６の回路は、電源電圧Ｖｃｃ−Ｖｓａｔ（コレクタ・エミッタ間飽和電圧）まで出力電圧を設定できる構成になっている。基準電圧発生部４からの基準電圧ＶＲＥＦを出力３とＧＮＤ間に接続された抵抗分割（Ｒ１、Ｒ２）により、出力電圧を設定できる。このとき、出力電圧は一定になっている。また、出力電流が増大した場合に、ＰＮＰ型バイポーラトランジスタ１１に供給できるように、ＰＮＰ型バイポーラトランジスタ１０に電流を流れるように、誤差検出器（ＯＰアンプ）５の出力電圧ＶＯＰが上昇し、ＰＮＰ型バイポーラトランジスタ１０のコレクタ電流が増え、ＰＮＰ型バイポーラトランジスタ１０とカレントミラーを構成するＰＮＰ型バイポーラトランジスタ１１のコレクタ電流が増大する。かかる構成により、出力電流変動にも安定した電圧になる。
【００１０】
【特許文献１】特開２００６−３１１４１９号公報
【特許文献２】特開２００１−３２５０３４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
以下に本発明による関連技術の分析を与える。
【００１２】
図５に示した構成においては、信号出力としてＮＰＮトランジスタによるエミッタフォロアが用いられるが、電源電圧Ｖｃｃ側の最大出力電圧は、Ｖｃｃ−Ｖｂｅ（Ｖｂｅはエミッタ・ベース間電圧）以下となる。このため、電源電圧Ｖｃｃの低電圧により、出力振幅が小さくなる。
【００１３】
また、図６に示した構成では、Ｖｃｃ−Ｖｓａｔまで出力設定電圧（ＤＣ）は可能であるが、ＡＣ信号およびパルス信号に対しては、出力立ち下がり時に、信号波形が鈍る（すなわち、スルーレートが低下する）。また、電圧設定のために、設定電圧を決める抵抗６、７（Ｒ１、Ｒ２）が必要になる。さらに、負荷へ流れる電流が増大する変動には対応できるが、減少時の信号の変動については、出力電圧を設定するための抵抗（Ｒ１、Ｒ２）があるため、鈍る。
【課題を解決するための手段】
【００１４】
本願で開示される発明は前記課題を解決するため概略以下の構成とされる。
【００１５】
本発明によれば、入力信号を受ける、エミッタフォロワ構成の第１のトランジスタと、前記入力信号を受け、出力が外部負荷に接続された、エミッタフォロワ構成の第２のトランジスタと、前記第１、第２のトランジスタのエミッタ出力を入力対に受け比較するコンパレータ回路と、第１の電流源の出力に入力が接続され、出力が前記第１のトランジスタのエミッタに接続された第１のカレントミラー回路と、第２の電流源の出力と前記コンパレータ回路の出力との接続点に入力が接続され、出力が前記第２のトランジスタのエミッタに接続された第２のカレントミラー回路と、を備えた信号出力回路が提供される。本発明において、前記第１、第２のトランジスタのエミッタはそれぞれ第１、第２の抵抗を介して前記コンパレータ回路の入力対に接続される。
【００１６】
本発明に係る受光回路は、光を検出し電流を出力する光検出器と、前記光検出器の出力電流を電圧に変換する電流電圧変換回路と、前記電流電圧変換回路の出力を受ける信号出力回路と、を備え、前記信号出力回路は、上記本発明に係る信号出力回路よりなる。本発明において、前記電流電圧変換回路は、前記光検出器を構成するフォトダイオードのカソードに反転入力端子が接続され、所定の基準電圧を非反転入力端子に入力とする差動増幅器を備え、前記信号出力回路は、前記差動増幅器の出力信号を前記入力信号として受け、前記信号出力回路の前記第１のトランジスタのエミッタ出力が帰還抵抗を介して前記差動増幅器の反転入力端子に接続される。
【発明の効果】
【００１７】
本発明によれば、低電圧時の信号振幅を確保するとともに、出力波形のスルーレートの確保を可能とし、低消費電力化に対応可能としている。
【発明を実施するための最良の形態】
【００１８】
上記した本発明についてさらに詳細に説述すべく、添付図面を参照して以下に説明する。本発明に係る信号出力回路の一態様においては、入力信号（ｉｎｐｕｔ）を受ける、エミッタフォロワ構成の第１のトランジスタ（Ｑ１１）と、入力信号（ｉｎｐｕｔ）を受け、出力が外部負荷（１０６）に接続されるエミッタフォロワ構成の第２のトランジスタ（Ｑ８）と、第１、第２のトランジスタ（Ｑ１１、Ｑ８）のエミッタ出力（Ｖ１、Ｖｏ）を入力対に受けて比較するコンパレータ回路（１０４）と、第１の電流源トランジスタ（Ｑ１３）の出力に入力が接続され、出力が第１のトランジスタ（Ｑ１１）のエミッタに接続された第１のカレントミラー回路（Ｑ９、Ｑ１０）と、第２の電流源トランジスタ（Ｑ１４）の出力とコンパレータ回路（１０４）の出力との接続点に入力に接続され、出力が第２のトランジスタ（Ｑ８）のエミッタに接続された第２のカレントミラー回路（Ｑ６、Ｑ７）と、を備える。第１、第２のトランジスタ（Ｑ１１、Ｑ８）の出力（エミッタ）はそれぞれ抵抗（Ｒ１、Ｒ２）を介してコンパレータ回路（１０４）の入力対（Ｑ１、Ｑ２のベース）に接続される。第１、第２の電流源トランジスタ（Ｑ１３、Ｑ１４）は共通のバイアス電圧でバイアスされる。
【００１９】
かかる構成の本発明によれば、電源電圧（Ｖｃｃ）側のダイナミックレンジを確保している。また、コンパレータ回路（１０４）により、Ｖｏの遷移時の特性をＶ１に追従させるように制御し、負荷変動に応じて、出力部のエミッタフォロワ（Ｑ８）の電流を可変に制御することで、出力信号波形のスルーレートの低下を回避可能としている。また、第１、第２のトランジスタ（Ｑ１１、Ｑ８）の出力（エミッタ）を抵抗（Ｒ１、Ｒ２）を介してコンパレータ回路（１０４）の入力対（Ｑ１、Ｑ２のベース）に接続したことにより、低電源電圧時にも、安定した動作を可能としている。以下、実施例に即して説明する。
【実施例】
【００２０】
図１は、本発明の一実施例の構成を示す図である。図１を参照すると、この信号出力回路は、
（ａ）グランド（ＧＮＤ）１０３に一端が接続された抵抗Ｒ３と、
（ｂ）抵抗Ｒ３の他端にエミッタが接続され、ベースにバイアス供給回路１０２からのバイアス電圧を受けるＮＰＮ型バイポーラトランジスタＱ３と、
（ｃ）エミッタ同士が接続されたＮＰＮ型バイポーラトランジスタＱ１、Ｑ２と、
（ｄ）バイポーラトランジスタＱ２のコレクタにコレクタが接続されエミッタが電源端子（ＶＣＣ）１０１に接続されたＰＮＰ型バイポーラトランジスタＱ４と、
（ｅ）エミッタが電源端子（ＶＣＣ）１０１に接続されベースがバイポーラトランジスタＱ４のべースに接続され、さらにコレクタとベースが接続されてバイポーラトランジスタＱ１のコレクタに接続されたＰＮＰ型バイポーラトランジスタＱ５と、
を備えている。バイポーラトランジスタＱ１、Ｑ２は差動対を構成し、バイポーラトランジスタＱ４、Ｑ５はカレントミラーを構成し差動対の能動負荷をなす。
【００２１】
さらに、
（ｆ）エミッタが電源端子（ＶＣＣ）１０１に接続され、ベースとコレクタが接続されたＰＮＰ型バイポーラトランジスタＱ９と、
（ｇ）バイポーラトランジスタＱ９のコレクタにコレクタが接続され、べースにバイアス供給回路１０２からのバイアス電圧を受けるＮＰＮ型バイポーラトランジスタＱ１３と、
（ｈ）バイポーラトランジスタＱ１３のエミッタとＧＮＤ間に接続された抵抗Ｒ５と、
（ｉ）エミッタが電源端子（ＶＣＣ）１０１に接続され、ベースがバイポーラトランジスタＱ９のベースに接続されたＰＮＰ型バイポーラトランジスタＱ１０と、
（ｊ）エミッタがＧＮＤに接続されベースに入力信号（ｉｎｐｕｔ）を受け、コレクタがバイポーラトランジスタＱ１０のコレクタに接続されたＰＮＰ型バイポーラトランジスタＱ１１と、
を備え、バイポーラトランジスタＱ１０のコレクタとバイポーラトランジスタＱ１１のエミッタの接続点は、抵抗Ｒ２を介してバイポーラトランジスタＱ２のベースに接続されている。
【００２２】
さらに、
（ｋ）エミッタが電源端子（ＶＣＣ）１０１に接続され、コレクタとベースが接続されたＰＮＰ型バイポーラトランジスタＱ６と、
（ｌ）エミッタが抵抗Ｒ４を介してＧＮＤに接続され、ベースにバイアス供給回路１０２からのバイアス電圧を受け、コレクタがバイポーラトランジスタＱ６のコレクタ及びベースと、バイポーラトランジスタＱ４のコレクタの接続点に接続されたバイポーラトランジスタＱ１４と、
（ｍ）バイポーラトランジスタＱ１４のエミッタとＧＮＤ間に接続された抵抗Ｒ４と、
エミッタが電源端子（ＶＣＣ）１０１に接続され、ベースがバイポーラトランジスタＱ６のベースに接続されたＰＮＰ型バイポーラトランジスタＱ７と、
（ｎ）コレクタがＧＮＤに接続されベースに入力信号（ｉｎｐｕｔ）を受け、エミッタが外部負荷１０６に接続されたＰＮＰ型バイポーラトランジスタＱ８と、
を有し、バイポーラトランジスタＱ７のコレクタと、バイポーラトランジスタＱ８のエミッタの接続点は、抵抗Ｒ１を介してバイポーラトランジスタＱ１のベースに接続される。
【００２３】
トランジスタＱ１１は第１のエミッタフォロワ回路を構成し、トランジスタＱ８は第２のエミッタフォロワ回路を構成する。トランジスタＱ１３と抵抗Ｒ５は第１の電流源を構成する。トランジスタＱ１４と抵抗Ｒ４は第２の電流源を構成する。トランジスタＱ３と抵抗Ｒ３は第３の電流源を構成する。差動トランジスタ対（Ｑ１、Ｑ２）、定電流源（Ｑ３、Ｒ３）、カレントミラー（Ｑ４、Ｑ５）、抵抗素子Ｒ１、Ｒ２はコンパレータ回路１０４を構成する。
【００２４】
この信号出力回路に、ある基準電圧から電源電圧ＶＣＣ側にパルス信号（Ｈｉｇｈパルス）が入力され、出力側Ｖｏ（エミッタフォロワトランジスタＱ８のエミッタ）及び内部ノードＶ１（エミッタフォロワトランジスタＱ１１のエミッタ）に出力された場合に、Ｖｏには負荷１０６が接続されており、負荷１０６に対して電流を供給するための信号変化がＶ１との間での電圧ずれとして現れる。このＶｏとＶ１の電圧ずれをコンパレータ回路１０４で検出し、例えばＶｏ＜Ｖ１の場合、Ｖｏ側のＰＮＰ型エミッタフォロア（Ｑ８）出力に接続される電流源トランジスタ（Ｑ７）に流れる電流を増大させるように、電流を供給する。
【００２５】
最大出力電圧及び出力振幅については、
図２に示すように、ＶＣＣ−Ｖｓａｔ（ＰＮＰトランジスタのコレクタ−エミッタ間飽和電圧）まで改善できる。
【００２６】
また、出力電圧の立ち上がり時間について、電流と容量負荷の関係は、
ｔ＝Ｖ／（Ｉ×ＣＬ）・・・（１）
Ｖ：出力電圧幅
Ｉ：負荷供給電流
ｔ：電圧供給時間
ＣＬ：容量負荷
【００２７】
式（１）より、スルーレートは負荷容量・電流による依存性があり、電流一定の下では負荷変動でスルーレートが悪化してしまう。
【００２８】
本実施例においては、スルーレートの負荷容量・電流による依存性を改善するため、ＰＮＰエミッタフォロアＱ８の出力に接続する定電流トランジスタＱ７のベース電流を、出力電圧Ｖｏの変動に応じて可変に制御することで、負荷１０６の変動に依存しない特性が得られる。
【００２９】
出力電圧Ｖｏが電源電圧ＶＣＣに近づいてくると、定電流トランジスタＱ７のエミッタ−コレクタ間電圧が低下することで、直流電流増幅率ｈｆｅは減少してくるので、ベース電流を増加させる必要がある。
【００３０】
コンパレータ回路１０４の定電流として、飽和時に必要なコレクタ電流を流しておくことで、トランジスタＱ８に、十分なベース電流を供給することができる。
【００３１】
電源電圧の低電圧化に対する例として、ＶＣＣ＝５Ｖから４Ｖ、あるいは５Ｖから３．３Ｖ等での動作要求として、出力電圧のＶＣＣ側ダイナミックレンジ確保と負荷変動時のスルーレートを維持する必要があるが、本発明は、かかる要求を実現することができる。
【００３２】
比較例（関連技術の回路）との特性比較を示すある方形波の入力電圧に対する出力電圧について、比較例と本発明の回路での特性を比較で示すと、図２（Ａ）のような特性（入出力特性）を得られる。本実施例によれば、出力電圧は、比較例（関連技術の回路）と同等の特性を維持し、最大出力電圧が改善できる構成になっている。図２（Ｂ）は、方形波の入力電圧（図２（Ｃ）参照）を印加した場合の出力電圧波形（時間領域での過渡特性）を、比較例（関連技術の回路）と本実施例について示した図である。
【００３３】
図３は、本発明の第２の実施例の構成を示す図である。図３の構成は、図１において、トランジスタの極性を反転したものである。トランジスタＱ１、Ｑ２、Ｑ３、Ｑ１１、Ｑ１３、Ｑ８、Ｑ１４をＰＮＰ型バイポーラトランジスタとし、トランジスタＱ４、Ｑ５、Ｑ６、Ｑ７、Ｑ９、Ｑ１０をＮＰＮ型バイポーラトランジスタとしている。
【００３４】
本実施例によれば、電源電圧ＶＣＣ側へのダイナミックレンジの確保とスルーレートの確保を可能とすることで、低電圧時の信号振幅の確保とスルーレートの確保を可能としており、低消費電力化を可能としている。
【００３５】
図４は、本発明の第３の実施例の構成を示す図である。光検出器をなすフォトダイオード２００のカソード端子に反転入力端子（−）が接続され、非反転入力端子（＋）に基準電圧Ｖｃが入力された差動増幅回路（ＯＰアンプ）２０２と、差動増幅回路（ＯＰアンプ）２０２の出力に接続された、本発明に係る信号出力回路２０４とを備え、信号出力回路２０４における内部ノードＶ１（例えば図１のＶ１）は帰還抵抗Ｒｆを介して差動増幅回路（ＯＰアンプ）２０２の反転入力端子（−）に接続されている。差動増幅回路（ＯＰアンプ）２０２は電流−電圧変換器として機能する。
【００３６】
フォトダイオード２００に光が照射された時、帰還抵抗ＲｆにＩｐｄが流れ、出力端子Ｖｏには、基準電圧Ｖｃを基準としたＲｆ×Ｉｐｄとなる電圧（Ｖｃ＋Ｒｆ×Ｉｐｄ）が出力される。このとき、出力Ｖｏは、基準電圧Ｖｃよりも正方向に電圧が変動するので、特に、低電源電圧での出力振幅を確保する場合に、本発明の回路が有効となる。
【００３７】
本実施例と以下関連技術との相違点を説明する。
【００３８】
低電源電圧（例えば電源電圧ＶＣＣ  ３．３Ｖ）の条件下では、図５の関連技術のコンパレータ２０の構成を適用した場合、定電流源４４、４６は一般的なトランジスタによる構成と思料されることから、コンパレータ２０が安定動作できる入力電圧（Ｖｏ、Ｖ２）の範囲は極めて限定されてしまい、所望の特性は得られない。これは、コンパレータ２０の入力がトランジスタＴ５、Ｔ９、あるいはＴ６、Ｔ１０の２つのトランジスタで構成されており、１／２ＶＣＣ等の入力電圧では、定電流を構成するトランジスタが飽和するためである。
【００３９】
本実施例の回路では、低電源電圧時における動作を可能にするため、コンパレータの構成を、図５の関連技術のように、ダーリントン接続構成とせず、入力トランジスタを１つとしベースに抵抗を接続した構成にすることで、低電源電圧時でも、安定した動作を可能としている。また、差動対トランジスタＱ１、Ｑ２のベース電位は、負荷に接続する第２のエミッタフォロワ回路の出力Ｖｏと、第１のエミッタフォロワ回路の出力Ｖ１からベース電流×ベース抵抗分電圧降下したベース電位となり、素子定数を最適化することで、Ｖｏ、Ｖ１が上昇した場合でも、差動対トランジスタＱ１、Ｑ２は飽和せず、安定動作することを可能としている。
【００４０】
さらに、図５の関連技術においては、バイアス電流を決める抵抗Ｒ１、Ｒ２が設けられているが、その構成を、本実施例の回路に適用しようとすると、出力振幅を制限してしまう。本実施例では、出力部のバイアス電流はカレントミラー回路で供給している。かかる構成により、出力振幅をＶＣＣ−Ｖｓａｔまで広げている。
【００４１】
なお、上記の特許文献１、２の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１の実施例の回路構成を示す図である。
【図２】本発明の実施例と比較例の入出力特性を比較して説明する図である。
【図３】本発明の第２の実施例の回路構成を示す図である。
【図４】本発明の第３の実施例の回路構成を示す図である。
【図５】関連技術（特許文献１）の構成を示す図である。
【図６】関連技術（特許文献２）の構成を示す図である。
【符号の説明】
【００４３】
１  電源端子
２  ＧＮＤ端子
３  出力
４  基準電圧発生部
５  誤差検出器（ＯＰアンプ）
６、７、９  抵抗
８  ＮＰＮ型バイポーラトランジスタ
１０、１１  ＰＮＰ型バイポーラトランジスタ
１２、１４  定電流源
２０  コンパレータ
３０  カレントミラー回路
４２、４４、４５、４８  定電流源
５２  入力信号端子
５４  バイアス信号端子
５６  電源端子
５８  グランド端子
６０  バイアス供給回路
９０  外部負荷
１００  入力端子
１０１  電源端子
１０２  バイアス供給回路
１０３  ＧＮＤ端子
１０４  コンパレータ回路
１０６  外部負荷
２００  フォトダイオード
２０２  差動増幅器（ＯＰアンプ）
２０４  信号出力回路
【図１】
2009232409.tif 000003
【図２】
2009232409.tif 000004
【図３】
2009232409.tif 000005
【図４】
2009232409.tif 000006
【図５】
2009232409.tif 000007
【図６】
2009232409.tif 000008