(57)【要約】【課題】ＳｉＯＮx膜系のパッシベーション膜２１とポリイミド膜２２の２層構造からなる保護膜２０を有する半導体チップにおいて、アセンブリ時にアセンブリ冶工具が保護膜２０と干渉せず、耐湿信頼性の低下を起こさない半導体チップを得ること。【解決手段】半導体基板上にトランジスタを含む電子部品が形成された半導体基材１０の最上層の層間絶縁膜１１に形成された電極パッド１２と、層間絶縁膜１１上の全面と電極パッド１２の周縁部を覆い、電極パッド１２の中心部が開口した第１の開口領域３１を有するパッシベーション膜２１と、パッシベーション膜２１上の全面に形成されるポリイミド膜２２と、を備え、ポリイミド膜２２は、電極パッド１２の形成位置に対応する位置に第２の開口領域３２を有し、第２の開口領域３２は、ポリイミド膜２２の上面から所定の深さまでの領域では、第１の開口領域３１よりも広い。【選択図】        図１
2009064832.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にトランジスタを含む電子部品が形成された半導体基材の最上層の層間絶縁膜に形成された電極パッドと、
前記層間絶縁膜上の全面と前記電極パッドの周縁部を覆い、前記電極パッドの中心部が開口した第１の開口領域を有するパッシベーション膜と、
前記パッシベーション膜上の全面に形成されるポリイミド膜と、
を備え、
前記ポリイミド膜は、前記電極パッドの形成位置に対応する位置に第２の開口領域を有し、
前記第２の開口領域は、前記ポリイミド膜の上面から所定の深さまでの領域では、前記第１の開口領域よりも広いことを特徴とする半導体チップ。
【請求項２】
前記ポリイミド膜は、１層で構成され、該ポリイミド膜の下面は前記パッシベーション膜の上面の形状と一致することを特徴とする請求項１に記載の半導体チップ。
【請求項３】
前記ポリイミド膜は、感光性のポリイミドからなることを特徴とする請求項２に記載の半導体チップ。
【請求項４】
前記ポリイミド膜は、複数層で構成され、最下層のポリイミド膜から最上層のポリイミド膜に向けて、前記電極パッドの形成位置に対応する位置に形成される開口領域の面積が順に広くなることを特徴とする請求項１に記載の半導体チップ。
【請求項５】
前記最下層のポリイミド膜の下面は、前記パッシベーション膜の上面の形状と一致することを特徴とする請求項４に記載の半導体チップ。
【請求項６】
前記最下層のポリイミド膜は、感光性のポリイミドからなることを特徴とする請求項５に記載の半導体チップ。
【請求項７】
最下層以外のポリイミド膜は、非感光性のポリイミドからなることを特徴とする請求項４〜６のいずれか１つに記載の半導体チップ。
【請求項８】
半導体基板上にトランジスタを含む電子部品が形成された半導体基材の最上層の層間絶縁膜上の所定の位置に電極パッドを形成する電極パッド形成工程と、
前記電極パッドが形成された前記層間絶縁膜上の全面にパッシベーション膜を形成するパッシベーション膜形成工程と、
前記パッシベーション膜上の全面に感光性のポリイミド膜を形成するポリイミド膜形成工程と、
前記ポリイミド膜の所定の深さより下の領域では、前記電極パッドの面積よりも狭く前記電極パッドの中心部が露出する第１の開口領域となるように、また、前記ポリイミド膜の所定の深さより上の領域では、前記第１の開口領域よりも広い第２の開口領域となるように、前記ポリイミド膜を露光現像し、前記ポリイミド膜に開口領域を形成する開口領域形成工程と、
前記開口領域が形成された前記ポリイミド膜をマスクとして前記パッシベーション膜を前記電極パッドが露出するまでエッチングするエッチング工程と、
を含むことを特徴とする半導体チップの製造方法。
【請求項９】
前記開口領域形成工程では、前記第２の開口領域から前記第１の開口領域を除いた部分に対応する部分における透過光強度が、前記第１の開口領域に対応する部分における透過光強度よりも低くなるように形成された１枚のマスクによって露光を行うことを特徴とする請求項８に記載の半導体チップの製造方法。
【請求項１０】
前記開口領域形成工程は、
前記第１の開口領域に対応する部分を露光する第１のマスクを用いて前記ポリイミド膜の露光を行う第１の露光工程と、
前記第２の開口領域に対応する部分を露光する第２のマスクを用いて、前記第１の露光工程における露光よりも前記ポリイミド膜の浅い領域の露光を行う第２の露光工程と、
を含むことを特徴とする請求項８に記載の半導体チップの製造方法。
【請求項１１】
前記第２の露光工程では、前記第１の露光工程で使用される光に比して、強度の小さい光で露光を行うことを特徴とする請求項１０に記載の半導体チップの製造方法。
【請求項１２】
前記第２の露光工程では、前記第１の露光工程で使用される光に比して、波長の短い光で露光を行うことを特徴とする請求項１０に記載の半導体チップの製造方法。
【請求項１３】
半導体基板上にトランジスタを含む電子部品が形成された半導体基材の最上層の層間絶縁膜上の所定の位置に電極パッドを形成する電極パッド形成工程と、
前記電極パッドが形成された前記層間絶縁膜上の全面にパッシベーション膜を形成するパッシベーション膜形成工程と、
前記パッシベーション膜上に前記電極パッドの面積よりも狭く前記電極パッドの中心部に対応する位置が露出するようにパターニングされたマスクを形成するマスク形成工程と、
前記マスクを用いて前記パッシベーション膜を前記電極パッドが露出するまでエッチングするエッチング工程と、
前記パッシベーション膜上の全面に第１のポリイミド膜を形成する第１のポリイミド膜形成工程と、
前記電極パッドの形成位置に対応して、前記パッシベーション膜に形成された開口領域よりも広い第１の開口領域を前記第１のポリイミド膜に形成する第１の開口領域形成工程と、
前記第１のポリイミド膜上の全面に第２のポリイミド膜を形成する第２のポリイミド膜形成工程と、
前記電極パッドの形成位置に対応して、前記第１のポリイミド膜に形成された第１の開口領域よりも広い第２の開口領域を第２のポリイミド膜に形成する第２の開口領域形成工程と、
を含むことを特徴とする半導体チップの製造方法。
【請求項１４】
前記第２のポリイミド膜形成工程から前記第２の開口領域形成工程までの工程を、所定の回数繰り返して行うことを特徴とする請求項１３に記載の半導体チップの製造方法。
【請求項１５】
前記第１のポリイミド膜形成工程では、前記第１のポリイミド膜を感光性のポリイミドで形成し、
前記第１の開口領域形成工程では、前記第１のポリイミド膜を露光し、現像することによって、前記第１の開口領域を形成することを特徴とする請求項１３または１４に記載の半導体チップの製造方法。
【請求項１６】
前記第２のポリイミド膜形成工程では、前記第２のポリイミド膜を非感光性のポリイミドで形成することを特徴とする請求項１３〜１５のいずれか１つに記載の半導体チップの製造方法。
【請求項１７】
半導体基板上にトランジスタを含む電子部品が形成された半導体基材の最上層の層間絶縁膜上の所定の位置に電極パッドを形成する電極パッド形成工程と、
前記電極パッドが形成された前記層間絶縁膜上の全面にパッシベーション膜を形成するパッシベーション膜形成工程と、
前記パッシベーション膜上の全面に感光性のポリイミド膜を形成する第１のポリイミド膜形成工程と、
前記第１のポリイミド膜上に前記電極パッドの面積よりも狭く前記電極パッドの中心部に対応する位置が露出するように、前記第１のポリイミド膜を露光現像し、前記第１のポリイミド膜に第１の開口領域を形成する開口領域形成工程と、
前記第１の開口領域が形成された前記第１のポリイミド膜をマスクとして前記パッシベーション膜を前記電極パッドが露出するまでエッチングするエッチング工程と、
前記第１のポリイミド膜上の全面に第２のポリイミド膜を形成する第２のポリイミド膜形成工程と、
前記電極パッドの形成位置に対応して、前記第１のポリイミド膜に形成された第１の開口領域よりも広い第２の開口領域を第２のポリイミド膜に形成する第２の開口領域形成工程と、
を含むことを特徴とする半導体チップの製造方法。
【請求項１８】
前記第２のポリイミド膜形成工程から前記第２の開口領域形成工程までの工程を、所定の回数繰り返して行うことを特徴とする請求項１７に記載の半導体チップの製造方法。
【請求項１９】
前記第２のポリイミド膜形成工程では、前記第２のポリイミド膜を非感光性のポリイミドで形成することを特徴とする請求項１７または１８に記載の半導体チップの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、配線基板とボンディングワイヤなどで接続して半導体装置を構成する半導体チップとその製造方法に関するものである。
【背景技術】
【０００２】
半導体装置には、配線基板の片面（主面）に半導体チップを搭載し、搭載した半導体チップと配線基板とをボンディングワイヤで接続しているものがある。図８は、半導体チップのボンディングパッド部分の断面構造の従来例を示す図である。この図に示されるように、半導体チップは、半導体ウェハ表面の所定の位置に電極パッド１１２が形成され、この電極パッド１１２の周縁部分を含む半導体ウェハの表面を覆うように、ＳｉＯＮx膜系のパッシベーション膜１２１とポリイミド膜１２２の２層構造からなる保護膜１２０が形成される構造を有する（たとえば、特許文献１参照）。
【０００３】
【特許文献１】特開２００５−１９４９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年の情報処理技術の発達や普及により、電子機器の小型化、薄型化、高性能化が進められており、これに伴って半導体装置も小型化、高集積化の方向にある。そのため、半導体チップも高集積化され、高密度化による多ピン化、狭ピッチ化が進んでいる。電極パッドの狭ピッチ化が求められない状態であれば、アセンブリ冶工具としてのワイヤボンダのヘッドが干渉しないように、電極パッドの上部に設けられる保護膜の開口部を大きく取ることができる。
【０００５】
しかし、電極パッドの狭ピッチ化が進行すると、その上部に設けられる保護膜の開口部を十分に大きく取ることができない。図９は、半導体チップとアセンブリ冶工具との干渉の様子を模式的に示す図である。この図に示されるように、保護膜１２０の電極パッド１１２の中心部が開口した部分に、アセンブリ冶工具としてのワイヤボンダのヘッド２００を配置させ、この電極パッド１１２から図示しない配線基板の片面上の所定の電極の位置まで配線を行うようにすると、図中Ａで示される領域のようにワイヤボンダのヘッド２００が、保護膜１２０の上層を構成するポリイミド膜１２２と干渉してしまうという問題点があった。
【０００６】
このような問題点を解決するために、従来では、保護膜１２０の上層を構成するポリイミド膜１２２の開口を下層のパッシベーション膜１２１の開口よりも広く取るようにしている。つまり、ポリイミド膜１２２の開口部を、パッシベーション膜１２１に比して、電極パッド１１２の中心から外側に向けて後退させている。図１０に、このような半導体チップのボンディングパッド部分の断面構造の従来例を示す。これにより、ワイヤボンダのヘッド２００と保護膜１２０（ポリイミド膜１２２）との干渉が生じなくなる。
【０００７】
しかし、このような構造とすると、ポリイミドの加工精度悪いため、図１１−１に示されるようにボンディングパッド部分の周辺にポリイミド膜１２２を配置できなくなるため、半導体チップの裏面研磨時に電極パッド１１２の表面が汚染されてしまうという問題点があった。図１１−２は、通常のパッド構造を有する半導体チップのボンディングパッド部分の平面構造の従来例を示す図である。この図１１−２と比較してもわかるように、図１１−１の狭パッド構造では、隣接する電極パッド１１２間のポリイミド膜１２２が除去され、パッシベーション膜１２１が露出している。その結果、電極パッド１１２列の周辺部は、ポリイミド膜１２２が除去されてしまっている構造となっている。図１２は、半導体ウェハのポリイミド配置部分の従来例を示す図である。従来では、この図１２に示されるように、半導体ウェハ１７０の外周部にリング状にポリイミド膜１７１を形成することで、図１１−１に示されるような狭パッド構造の半導体ウェハ１７０における裏面研磨時の電極パッドの表面汚染を抑制している。しかし、このように半導体ウェハ１７０の外周部にリング状にポリイミド膜１７１を形成すると、ダイシングマージンの低下やその部分には半導体チップを形成することができず、半導体ウェハ１枚当りのチップ取得数を減少させてしまうという問題点があった。
【０００８】
また、図１０に示されるように、保護膜１２０のポリイミド膜１２２の開口をパッシベーション膜１２１の開口よりも広く取るようにした構造とすると、耐湿信頼性の低下や、電極パッド１１２下に配置した能動層の耐放射線特性の低下が生じてしまうという問題点もあった。
【０００９】
この発明は、上記に鑑みてなされたもので、ＳｉＯＮx膜系のパッシベーション膜とポリイミド膜の２層構造からなる保護膜が、電極パッド部分を開口して形成された半導体チップを有する半導体装置において、アセンブリ時にアセンブリ冶工具が保護膜と干渉せず、耐湿信頼性の低下や電極パッド下に配置した能動層の耐放射線特性の低下、ダイシングマージンの低下を起こさない半導体チップとその製造方法を得ることを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、この発明の一実施の形態による半導体チップは、半導体基板上にトランジスタを含む電子部品が形成された半導体基材の最上層の層間絶縁膜に形成された電極パッドと、層間絶縁膜上の全面と電極パッドの周縁部を覆い、電極パッドの中心部が開口した第１の開口領域を有するパッシベーション膜と、パッシベーション膜上の全面に形成されるポリイミド膜と、を備え、ポリイミド膜は、電極パッドの形成位置に対応する位置に第２の開口領域を有するとともに、第２の開口領域は、ポリイミド膜の上面から所定の深さまでの領域では、第１の開口領域よりも広く形成されることを特徴とする。
【発明の効果】
【００１１】
この発明の一実施の形態によれば、アセンブリ時にアセンブリ冶工具が保護膜と干渉することがない上に、パッシベーション膜の上面にポリイミド膜を形成できない領域が生じないため、半導体チップの耐湿信頼性をより一層高めることができるという効果を有する。また、電極パッド下に配置した能動層の耐放射線特性の低下やダイシングマージンの低下を抑制することができる。さらに、半導体ウェハの外周部にポリイミド膜を形成する必要がなくなり、ダイシングトラブルを低減することができるという効果も有する。
【発明を実施するための最良の形態】
【００１２】
以下に添付図面を参照して、この発明にかかる半導体チップとその製造方法の好適な実施の形態を詳細に説明する。なお、これらの実施の形態によりこの発明が限定されるものではない。また、以下の実施の形態で用いられる半導体チップの断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。
【００１３】
実施の形態１．
図１は、この発明にかかる半導体チップのボンディングパッド部分の実施の形態１の構造を模式的に示す一部断面図である。この図に示されるように半導体チップは、図示しないトランジスタなどの電子部品と配線が形成された半導体基板上に形成された層間絶縁膜１１と、層間絶縁膜１１上の所定の位置に形成された電極パッド１２と、電極パッド１２の中心部を含む領域に開口を有する保護膜２０と、を備える。なお、この明細書では、電子部品や配線が形成された半導体基板上に層間絶縁膜１１と電極パッド１２が形成されたものを半導体基材１０という。
【００１４】
保護膜２０は、層間絶縁膜１１上に形成されるＳｉＯＮx膜系のパッシベーション膜２１と、パッシベーション膜２１上に形成されるポリイミドからなるポリイミド膜２２との積層構造からなる。保護膜２０には、電極パッド１２の形成位置に対応して開口部３０が設けられる。開口部３０は、パッシベーション膜２１とポリイミド膜２２の下部に形成される第１の開口領域３１と、ポリイミド膜２２の上部に形成される第２の開口領域３２と、第１と第２の開口領域３１，３２の間の遷移領域３３と、からなる。
【００１５】
第１の開口領域３１は、電極パッド１２の面積よりも狭く電極パッド１２内に含まれるように開口が形成される。ここで、ポリイミド膜２２の下面における開口は、その下層のパッシベーション膜２１の開口と同じ大きさである。また、第２の開口領域３２は、ポリイミド膜２２の上面を含む領域に形成され、第１の開口領域３１よりも開口が大きい。第２の開口領域３２における開口面積と深さは、ワイヤボンダのヘッドなどのアセンブリ冶工具が、ポリイミド膜２２と干渉しない寸法に設定される。さらに、遷移領域３３は、第１の開口領域３１と第２の開口領域３２との間で連続的に開口の大きさが変化する領域である。このポリイミド膜２２として、感光性のポリイミド膜を用いることが望ましい。
【００１６】
なお、図１では、ポリイミド膜２２での開口領域の開口面積が２種類の場合を示したが、開口領域の開口面積を３種類以上として、それぞれの領域を遷移領域で接続するように構成してもよい。
【００１７】
つぎに、このような構造の保護膜を有する半導体チップの製造方法について説明する。図２−１〜図２−５は、この発明にかかる半導体チップのボンディングパッド部分の実施の形態１の製造方法の一例を示す図である。
【００１８】
まず、図２−１に示されるように、最上層の層間絶縁膜１１上の所定の位置に電極パッド１２が形成された半導体基材１０上の全面に、ＳｉＯＮx膜系のパッシベーション膜２１とポリイミド膜２２を続けて積層させて保護膜２０を形成する（図２−２）。
【００１９】
ついで、保護膜２０中の電極パッド１２が形成された位置に開口部３０を設けるための露光処理を行う（図２−３）。この露光処理では、図２−３に示されるように、ポリイミド膜２２の下面ｈ０から高さｈ１までは、開口面積がＳ１となるように、ポリイミド膜２２の下面からの高さｈ２からポリイミド膜２２の上面ｈ３までは、開口面積がＳ２となるようなマスク４０を用いて露光処理を行う。
【００２０】
そのために、マスク４０として、このマスク４０を透過する光（透過光）が、図２−３中に示されるように、開口面積Ｓ１に対応する領域Ｒ１で最も強い強度となり、開口面積Ｓ２から開口面積Ｓ１を除いた領域に対応する領域Ｒ２−領域Ｒ１で、領域Ｒ１の強度よりも弱い強度となるような分布を有するマスクを用いる。ここでは、領域Ｒ２よりも外側の部分では、光を遮光する遮光部分４１であり、領域Ｒ１と領域Ｒ２との間の領域では、所定の透過率を有する半透過部分４２であるマスク４０を用いる。このようなマスク４０を用いることで、ポリイミド膜２２内の所定の位置に下に凸型の露光部２３が形成される。
【００２１】
その後、光によって軟化した露光部２３を溶解し、除去する（図２−４）。これにより、ポリイミド膜２２には、上部は開口面積が広く、下部は開口面積が狭くなる開口部３０が形成される。
【００２２】
なお、開口領域の開口面積が３種類以上の場合には、パッシベーション膜２１に形成する開口領域の開口面積に対応する部分で最も透過光強度を強くし、それから外周部に向かうにつれて徐々に透過光強度を弱くしたマスクを用いて露光を行えばよい。
【００２３】
その後、この開口部３０が形成されたポリイミド膜２２をマスクとして、パッシベーション膜２１を電極パッド１２が露出するまでエッチングする（図２−５）。以上によって、半導体チップの表面の保護膜２０の形成処理が終了する。
【００２４】
なお、上述した例では、開口部３０を形成する場合に、図２−３に示されるような透過光強度が異なる１枚のマスク４０を用いていたが、これに限られるものではない。図３−１〜図３−２は、開口部の露光を行う際に使用されるマスクの一例を示す図である。図３−１は、開口面積Ｓ１に対応する領域Ｒ１を露光するためのマスクであり、図３−２は、開口面積Ｓ２に対応する領域Ｒ２を露光するためのマスクである。たとえば、図３−１に示されるマスク４３で最初に露光を行い、ついで、図３−２に示されるマスク４４で露光を行う。このとき、２回目の露光時の（広範囲の領域を照射する）光がポリイミド膜２２の表面付近（上層部）で吸収されるように、２回目の露光時の光強度Ｉ２を１回目の露光時の光強度Ｉ１よりも大きくなるように調節すればよい。また、光の強度で調節するのではなく、２回目の露光時の（広範囲の領域を照射する）光がポリイミド膜２２の表面付近（上層部）で吸収されるように、２回目の露光時の光の波長λ２を１回目の露光時の光の波長λ１よりも短くしてもよい。このように複数のマスク４３，４４を用いて、複数回露光処理することによっても、図３−２に示されるように、ポリイミド膜２２内の所定の位置の下に凸型の露光部２３が形成される。
【００２５】
また、上述した説明では、露光されなかった部分のパターンが残るポジ型のレジスト（ポリイミド膜２２）を用いる場合を説明したが、露光された部分のパターンが残るネガ型のレジスト（ポリイミド膜２２）を用いるようにしてもよい。この場合、上述したマスクの遮光部分と透明な部分とが逆になる。
【００２６】
この実施の形態１によれば、従来例に示したように、半導体チップの保護膜の上層を形成するポリイミド膜を電極パッドの中心から周縁部に向かう方向に後退させることにより生じるパッシベーション膜２１の上面にポリイミド膜２２を形成できない領域が生じないため、半導体チップの耐湿信頼性をより一層高めることができる。また、電極パッド下に配置した能動層の耐放射線特性の低下と、ダイシングマージンの低下を抑制することができる。
【００２７】
さらに、半導体チップの耐湿信頼性を高めた結果、図１２の従来例に示したように半導体ウェハ１７０の外周部にポリイミド膜１７１を形成する必要がなくなり、ダイシングトラブルを低減することができるという効果も有する。また、半導体ウェハ内で半導体チップを形成することができない領域を最小限に抑えることができるので、半導体ウェハの１枚当りから得られる半導体チップの数を最大にすることができるという効果も有する。
【００２８】
実施の形態２．
図４は、この発明にかかる半導体チップのボンディングパッド部分の実施の形態２の構造を模式的に示す一部断面図である。この図に示されるように半導体チップは、実施の形態１の図１において、保護膜２０を構成するポリイミド膜２２が複数層のポリイミド膜２２Ａ〜２２Ｂからなり、上層に行くほど電極パッド１２に対応する位置に形成される開口領域３１，３４，３５の開口面積が大きくなるように構成されていることを特徴とする。なお、図１と同一の構成要素には同一の符号を付してその説明を省略している。
【００２９】
このポリイミド膜２２は、下層ポリイミド膜２２Ａと上層ポリイミド膜２２Ｂの２層からなる。下層ポリイミド膜２２Ａの電極パッド１２に対応する位置には開口領域３４が設けられている。この開口領域３４は、下層のパッシベーション膜２１に設けられた開口領域３１の面積と同等かそれよりも広い程度とされる。また、下層ポリイミド膜２２Ａの厚さは、ワイヤボンダの先端部分などのアセンブリ冶工具と干渉しない膜厚とする。そのため、使用するアセンブリ冶工具によって、下層ポリイミド膜２２Ａの膜厚は適宜変更される。
【００３０】
上層ポリイミド膜２２Ｂは、下層ポリイミド膜２２Ａ上に形成され、電極パッド１２に対応する位置には開口領域３５が設けられている。この開口領域３５は、ワイヤボンダの先端部分などのアセンブリ冶工具と干渉しないように、下層ポリイミド膜２２Ａの開口領域３４よりも大きく形成される。
【００３１】
なお、図４では、ポリイミド膜２２Ａ，２２Ｂは２層構造となっているが、下層ポリイミド膜２２Ａがワイヤボンダの先端部分などのアセンブリ冶工具と干渉しない膜厚に設定され、その開口領域３４が下層のパッシベーション膜２１の開口領域３１に近接して形成されるものであれば、３層以上の構造となっていてもよい。
【００３２】
つぎに、このような構造の保護膜を有する半導体チップの製造方法について説明する。図５−１〜図５−７は、この発明にかかる半導体チップのボンディングパッド部分の実施の形態２の製造方法の一例を示す図である。
【００３３】
まず、図５−１に示されるように、最上層の層間絶縁膜１１上の所定の位置に電極パッド１２が形成された半導体基材１０上の全面に、ＳｉＯＮx膜系のパッシベーション膜２１を形成する（図５−２）。ついで、パッシベーション膜２１上にレジストを塗布し、電極パッド１２の形成位置に対応する部分を開口したマスクを形成する。その後、このマスクを用いて、パッシベーション膜２１をドライエッチングによって電極パッド１２が露出するまでエッチングする（図５−３）。これにより、パッシベーション膜２１に開口領域３１が形成される。
【００３４】
マスクを除去した後、パッシベーション膜２１上の全面に下層ポリイミド膜２２Ａを形成する（図５−４）。ついで、パッシベーション膜２１に形成された開口領域３１を含むとともに、その開口領域３１の周縁部に自身の周縁部を近接させた開口領域３４を下層ポリイミド膜２２Ａに形成する（図５−５）。つまり、下層ポリイミド膜２２Ａの開口領域３４が、パッシベーション膜２１の開口領域３１よりもわずかに広くなるように形成される。
【００３５】
ついで、下層ポリイミド膜２２Ａ上の全面に上層ポリイミド膜２２Ｂを形成する（図５−６）。その後、下層ポリイミド膜２２Ａに形成された開口領域３４よりも大きな開口領域３５が、上層ポリイミド膜２２Ｂに形成される（図５−７）。この上層ポリイミド膜２２Ｂの開口領域３５の大きさは、ワイヤボンダの先端部などのアセンブリ冶工具と干渉しない領域まで、電極パッド１２の中心部から外周部に向かう方向に後退させる。以上によって、半導体チップの表面保護膜の形成処理が終了する。
【００３６】
この実施の形態２によれば、パッシベーション膜２１の上面が一部覆われない領域ができるが、ポリイミド膜２２がまったく形成されていない領域がなくなるので、実施の形態１と同様の効果を得ることができる。
【００３７】
実施の形態３．
図６は、この発明にかかる半導体チップのボンディングパッド部分の実施の形態３の構造を模式的に示す一部断面図である。この図に示されるように半導体チップは、実施の形態２の図４において、下層ポリイミド膜２２Ａを、パッシベーション膜２１の開口領域３１形成時のマスクとして機能させるとともに、パッシベーション膜２１の上面をすべて覆う構成となっていることを特徴とする。つまり、パッシベーション膜２１の開口領域３１と下層ポリイミド膜２２Ａの開口領域３４の大きさは等しく、両者が一致して重なっている構成を有する。また、この実施の形態３でも、下層ポリイミド膜２２Ａは、ワイヤボンダの先端部分などのアセンブリ冶工具と干渉しない膜厚とする。なお、図１と図４と同一の構成要素には同一の符号を付してその説明を省略している。
【００３８】
また、図６では、ポリイミド膜はポリイミド膜２２Ａ，２２Ｂの２層構造となっているが、下層ポリイミド膜２２Ａがワイヤボンダの先端部分などのアセンブリ冶工具と干渉しない膜厚に設定され、その開口領域３４が下層のパッシベーション膜２１の開口領域３１と一致して形成されるものであれば、３層以上の構造となっていてもよい。
【００３９】
つぎに、このような構造の保護膜を有する半導体チップの製造方法について説明する。図７−１〜図７−６は、この発明にかかる半導体チップのボンディングパッド部分の実施の形態３の製造方法の一例を示す図である。
【００４０】
まず、図７−１に示されるように、最上層の層間絶縁膜１１上の所定の位置に電極パッド１２が形成された半導体基材１０上の全面に、ＳｉＯＮx膜系のパッシベーション膜２１を形成する。続けて、パッシベーション膜２１上の全面に下層ポリイミド膜２２Ａを形成する（図７−２）。
【００４１】
ついで、電極パッド１２の形成位置に対応する部分にのみ光が透過するマスクを用いて、下層ポリイミド膜２２Ａを露光する。この露光により、下層ポリイミド膜２２Ａ内の透過光にさらされた部分に露光部が形成される。その後、この露光部が溶解して、除去され、下層ポリイミド膜２２Ａの電極パッド１２に対応する位置には、開口領域３４が形成される（図７−３）。そして、開口領域３４を形成した下層ポリイミド膜２２Ａをマスクとして、パッシベーション膜２１をエッチングして、パッシベーション膜２１にも開口領域３１を形成する（図７−４）。このパッシベーション膜２１に形成される開口領域３１は、下層ポリイミド膜２２Ａをマスクとしているので、その大きさは下層ポリイミド膜２２Ａに形成される開口領域３１と同じ大きさとなる。
【００４２】
ついで、下層ポリイミド膜２２Ａ上の全面に上層ポリイミド膜２２Ｂを形成する（図７−５）。その後、下層ポリイミド膜２２Ａに形成された開口領域３４よりも大きな開口領域３５が、上層ポリイミド膜２２Ｂに形成される（図７−６）。この上層ポリイミド膜２２Ｂの開口領域３５の大きさは、ワイヤボンダの先端部などのアセンブリ冶工具と干渉しない領域まで、電極パッド１２の中心部から外周部に向かう方向に後退させる。以上によって、半導体チップの表面保護膜の形成処理が終了する。
【００４３】
この実施の形態３によっても、実施の形態１と同様の効果を得ることができる。
【００４４】
なお、上述した実施の形態２，３において、下層ポリイミド膜２２Ａ（最下層のポリイミド膜）には、加工精度の高い感光性ポリイミド膜を用い、それ以外のポリイミド膜（たとえば、上層ポリイミド膜２２Ｂ）には、感光性ポリイミド膜を用いてもよいし、非感光性ポリイミド膜を用いてもよい。最下層のポリイミド膜に比して、上層のポリイミド膜の開口部の形成に当っては、高い精度が求められない。そのため、最下層のポリイミド膜以外のポリイミド膜に非感光性ポリイミド膜を用いる場合には、感光性ポリイミド膜に比して、加工精度は劣るが、安価に保護膜２０を製造することができるという効果を有するので、非感光性ポリイミド膜を使用したとしても十分実用に耐え得る。
【産業上の利用可能性】
【００４５】
以上のように、この発明にかかる半導体チップは、ＳｉＯＮx膜系パッシベーション膜とポリイミド膜の２層構造で保護膜が構成される半導体チップに有用である。
【図面の簡単な説明】
【００４６】
【図１】この発明による半導体チップのボンディングパッド部分の実施の形態１の構造を模式的に示す一部断面図である。
【図２−１】この発明による半導体チップのボンディングパッド部分の実施の形態１の製造方法の一例を示す図である（その１）。
【図２−２】この発明による半導体チップのボンディングパッド部分の実施の形態１の製造方法の一例を示す図である（その２）。
【図２−３】この発明による半導体チップのボンディングパッド部分の実施の形態１の製造方法の一例を示す図である（その３）。
【図２−４】この発明による半導体チップのボンディングパッド部分の実施の形態１の製造方法の一例を示す図である（その４）。
【図２−５】この発明による半導体チップのボンディングパッド部分の実施の形態１の製造方法の一例を示す図である（その５）。
【図３−１】開口部の露光を行う際に使用されるマスクの一例を示す図である。
【図３−２】開口部の露光を行う際に使用されるマスクの一例を示す図である。
【図４】この発明による半導体チップのボンディングパッド部分の実施の形態２の構造を模式的に示す一部断面図である。
【図５−１】この発明による半導体チップのボンディングパッド部分の実施の形態２の製造方法の一例を示す図である（その１）。
【図５−２】この発明による半導体チップのボンディングパッド部分の実施の形態２の製造方法の一例を示す図である（その２）。
【図５−３】この発明による半導体チップのボンディングパッド部分の実施の形態２の製造方法の一例を示す図である（その３）。
【図５−４】この発明による半導体チップのボンディングパッド部分の実施の形態２の製造方法の一例を示す図である（その４）。
【図５−５】この発明による半導体チップのボンディングパッド部分の実施の形態２の製造方法の一例を示す図である（その５）。
【図５−６】この発明による半導体チップのボンディングパッド部分の実施の形態２の製造方法の一例を示す図である（その６）。
【図５−７】この発明による半導体チップのボンディングパッド部分の実施の形態２の製造方法の一例を示す図である（その７）。
【図６】この発明による半導体チップのボンディングパッド部分の実施の形態３の構造を模式的に示す一部断面図である。
【図７−１】この発明による半導体チップのボンディングパッド部分の実施の形態３の製造方法の一例を示す図である（その１）。
【図７−２】この発明による半導体チップのボンディングパッド部分の実施の形態３の製造方法の一例を示す図である（その２）。
【図７−３】この発明による半導体チップのボンディングパッド部分の実施の形態３の製造方法の一例を示す図である（その３）。
【図７−４】この発明による半導体チップのボンディングパッド部分の実施の形態３の製造方法の一例を示す図である（その４）。
【図７−５】この発明による半導体チップのボンディングパッド部分の実施の形態３の製造方法の一例を示す図である（その５）。
【図７−６】この発明による半導体チップのボンディングパッド部分の実施の形態３の製造方法の一例を示す図である（その６）。
【図８】半導体チップのボンディングパッド部分の断面構造の従来例を示す図である。
【図９】半導体チップボンディングパッド部分とアセンブリ冶工具との干渉の様子を模式的に示す図である。
【図１０】半導体チップのボンディングパッド部分の断面構造の従来例を示す図である。
【図１１−１】狭パッド構造を有する半導体チップのボンディングパッド部分の平面構造の従来例を示す図である。
【図１１−２】通常のパッド構造を有する半導体チップのボンディングパッド部分の平面構造の従来例を示す図である。
【図１２】半導体ウェハの平面構造の従来例を示す図である。
【符号の説明】
【００４７】
１０  半導体基材
１１  層間絶縁膜
１２  電極パッド
２０  保護膜
２１  パッシベーション膜
２２  ポリイミド膜
２２Ａ  下層ポリイミド膜
２２Ｂ  上層ポリイミド膜
２３  露光部
３０  開口部
４０，４３，４４  マスク
４１  遮光部分
４２  半透過部分
【図１】
2009064832.tif 000003
【図２−１】
2009064832.tif 000004
【図２−２】
2009064832.tif 000005
【図２−３】
2009064832.tif 000006
【図２−４】
2009064832.tif 000007
【図２−５】
2009064832.tif 000008
【図３−１】
2009064832.tif 000009
【図３−２】
2009064832.tif 000010
【図４】
2009064832.tif 000011
【図５−１】
2009064832.tif 000012
【図５−２】
2009064832.tif 000013
【図５−３】
2009064832.tif 000014
【図５−４】
2009064832.tif 000015
【図５−５】
2009064832.tif 000016
【図５−６】
2009064832.tif 000017
【図５−７】
2009064832.tif 000018
【図６】
2009064832.tif 000019
【図７−１】
2009064832.tif 000020
【図７−２】
2009064832.tif 000021
【図７−３】
2009064832.tif 000022
【図７−４】
2009064832.tif 000023
【図７−５】
2009064832.tif 000024
【図７−６】
2009064832.tif 000025
【図８】
2009064832.tif 000026
【図９】
2009064832.tif 000027
【図１０】
2009064832.tif 000028
【図１１−１】
2009064832.tif 000029
【図１１−２】
2009064832.tif 000030
【図１２】
2009064832.tif 000031