(57)【要約】      （修正有）【課題】大きな誘電率とリーク電流の抑制の両立が可能なキャパシタ用絶縁膜を提供する。【解決手段】電極１、２の間に絶縁膜３が挟まれた構造からなるキャパシタ素子において、キャパシタ用絶縁膜３は酸化アルミニウム膜と二酸化チタン膜が交互に積層された積層構造を有し、前記二酸化チタン膜は、ルチル結晶構造を有し、前記酸化アルミニウム膜は、そのトータルの膜厚の比率が、前記積層構造の総膜厚に対して３〜８％である、キャパシタ用絶縁膜。【選択図】図１
2009283850.tif 000002
【特許請求の範囲】
【請求項１】
酸化アルミニウム膜と二酸化チタン膜が交互に積層された積層構造を有し、
前記二酸化チタン膜は、ルチル結晶構造を有し、
前記酸化アルミニウム膜は、そのトータルの膜厚の比率が、前記積層構造の総膜厚に対して３〜８％である、キャパシタ用絶縁膜。
【請求項２】
前記酸化アルミニウム膜は、そのトータルの膜厚の比率が、前記積層構造の総膜厚に対して５〜８％である、請求項１に記載のキャパシタ用絶縁膜。
【請求項３】
前記酸化アルミニウム膜は、アルミニウム１原子層分の厚みを有する、請求項１又は２に記載のキャパシタ用絶縁膜。
【請求項４】
前記二酸化チタン膜は、前記酸化アルミニウム膜上に直接積層されている、請求項１から３のいずれか一項に記載のキャパシタ用絶縁膜。
【請求項５】
第１の電極と、第２の電極と、第１の電極と第２の電極との間に挟まれた、請求項１から４のいずれか一項に記載の絶縁膜とを有するキャパシタ。
【請求項６】
第１の電極および第２の電極が窒化チタンからなる、請求項５に記載のキャパシタ。
【請求項７】
請求項５又は６に記載のキャパシタを備えた半導体装置。
【請求項８】
請求項５又は６に記載のキャパシタを有するＤＲＡＭを備えた半導体装置。
【請求項９】
酸化アルミニウム膜と二酸化チタン膜を交互に有する積層構造膜を形成する工程と、
前記二酸化チタン膜においてルチル結晶構造が形成されるように熱処理を行う工程と、を備え、
前記酸化アルミニウム膜は、そのトータルの膜厚の比率が、前記積層構造膜の総膜厚に対して３〜８％であることを特徴とするキャパシタ用絶縁膜の形成方法。
【請求項１０】
前記熱処理を５００〜６５０℃の範囲内で行う、請求項９に記載のキャパシタ用絶縁膜の形成方法。
【請求項１１】
前記酸化アルミニウム膜を、アルミニウム１原子層分の厚みになるように形成する、請求項９又は１０に記載のキャパシタ用絶縁膜の形成方法。
【請求項１２】
前記二酸化チタン膜を前記酸化アルミニウム膜上に直接形成する、請求項９から１１のいずれか一項に記載のキャパシタ用絶縁膜の形成方法。
【請求項１３】
前記酸化アルミニウム膜および前記二酸化チタン膜を、原子層成長(ＡＬＤ)法により形成する、請求項９から１２のいずれか一項に記載のキャパシタ用絶縁膜の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタ用絶縁膜及びその形成方法、並びにこの絶縁膜を用いたキャパシタ及び半導体装置に関するものである。
【背景技術】
【０００２】
ＤＲＡＭの微細化および高集積化の進展に伴い、メモリセルを構成しているキャパシタのサイズも縮小され、これに伴って十分な蓄積電荷量を確保することが困難となってきている。蓄積電荷量を確保するために、高い誘電率を有した絶縁膜をキャパシタに適用する開発が進められている（特許文献１、２）。
【０００３】
ＤＲＡＭのメモリセルに使用するキャパシタにおいては、絶縁膜の誘電率が高いことに加えて、絶縁膜のリーク電流を抑制することも重要となる。
【０００４】
種々の高誘電率膜の中で、二酸化チタン（ＴｉＯ2）膜は、比誘電率がアナターゼ結晶構造では３０〜５０、ルチル結晶構造では８０〜１００と非常に大きく、また、ルチル結晶構造の形成が容易であるため、キャパシタ用高誘電率膜として有力な候補として考えられている。
【０００５】
しかしながら、二酸化チタンは大きな誘電率を有した絶縁膜を簡単に形成できるものの、バンドギャップが３ｅＶ程度しかなく、リーク電流を抑制することが非常に困難であった。リーク電流を抑制する手段の一つとして、電極に仕事関数の大きいプラチナ（Ｐｔ）やルテニウム（Ｒｕ）を用いることも考えられるが、これら貴金属材料を電極に使用する場合は、コストが高い点や加工の難易度が高い点などの問題があった。
【特許文献１】特開２００７−１２９１９０号公報
【特許文献２】特開２００６−１７３１７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、大きな誘電率とリーク電流の抑制の両立が可能なキャパシタ用絶縁膜及びその形成方法、並びにこの絶縁膜を用いたキャパシタ及び半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明によれば、以下のキャパシタ用絶縁膜及びその形成方法、並びにキャパシタ及び半導体装置が提供される。
【０００８】
（１）酸化アルミニウム膜と二酸化チタン膜が交互に積層された積層構造を有し、
前記二酸化チタン膜は、ルチル結晶構造を有し、
前記酸化アルミニウム膜は、そのトータルの膜厚の比率が、前記積層構造の総膜厚に対して３〜８％である、キャパシタ用絶縁膜。
【０００９】
（２）前記酸化アルミニウム膜は、そのトータルの膜厚の比率が、前記積層構造の総膜厚に対して５〜８％である、上記１項に記載のキャパシタ用絶縁膜。
【００１０】
（３）前記酸化アルミニウム膜は、アルミニウム１原子層分の厚みを有する、上記１項又は２項に記載のキャパシタ用絶縁膜。
【００１１】
（４）前記二酸化チタン膜は、前記酸化アルミニウム膜上に直接積層されている、上記１項から３項のいずれか一項に記載のキャパシタ用絶縁膜。
【００１２】
（５）第１の電極と、第２の電極と、第１の電極と第２の電極との間に挟まれた、上記１項から４項のいずれか一項に記載の絶縁膜とを有するキャパシタ。
【００１３】
（６）第１の電極および第２の電極が窒化チタンからなる、上記５項に記載のキャパシタ。
【００１４】
（７）上記５項又は６項に記載のキャパシタを備えた半導体装置。
【００１５】
（８）上記５項又は６項に記載のキャパシタを有するＤＲＡＭを備えた半導体装置。
【００１６】
（９）酸化アルミニウム膜と二酸化チタン膜を交互に有する積層構造膜を形成する工程と、
前記二酸化チタン膜においてルチル結晶構造が形成されるように熱処理を行う工程と、を備え、
前記酸化アルミニウム膜は、そのトータルの膜厚の比率が、前記積層構造膜の総膜厚に対して３〜８％であることを特徴とするキャパシタ用絶縁膜の形成方法。
【００１７】
（１０）前記熱処理を５００〜６５０℃の範囲内で行う、上記９項に記載のキャパシタ用絶縁膜の形成方法。
【００１８】
（１１）前記酸化アルミニウム膜を、アルミニウム１原子層分の厚みになるように形成する、上記９項又は１０項に記載のキャパシタ用絶縁膜の形成方法。
【００１９】
（１２）前記二酸化チタン膜を前記酸化アルミニウム膜上に直接形成する、上記９項から１１項のいずれか一項に記載のキャパシタ用絶縁膜の形成方法。
【００２０】
（１３）前記酸化アルミニウム膜および前記二酸化チタン膜を、原子層成長(ＡＬＤ)法により形成する、上記９項から１２項のいずれか一項に記載のキャパシタ用絶縁膜の形成方法。
【発明の効果】
【００２１】
本発明によれば、大きな誘電率とリーク電流の抑制の両立が可能なキャパシタ用絶縁膜及びその形成方法、並びにこれを用いたキャパシタ及び半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の好適な実施の形態について説明する。
【００２３】
［第１の実施形態］
本発明による実施形態のキャパシタ用絶縁膜について図面を参照して説明する。
【００２４】
図１は、本実施形態のキャパシタ用絶縁膜を用いて形成したキャパシタ素子の断面図である。このキャパシタ素子は、窒化チタン（ＴｉＮ）からなる電極１、２の間に絶縁膜３が挟まれた構造を有している。窒化チタンは電極材料としては一般的で、加工も容易である。本発明においては、電極１、２の材料は窒化チタンに特に限定されるものではなく、他の高融点金属膜等も使用可能である。他の電極材料としては、Ｐｔ、Ｒｕ、ＲｕＯ2、Ｉｒ、ＩｒＯ2、Ａｕ、ＴａＮ、Ｎｉ、ＭｏＮが挙げられる。
【００２５】
絶縁膜３は、二酸化チタン（ＴｉＯ2）膜と酸化アルミニウム（Ａｌ2Ｏ3）膜を交互に積層したラミネート構造（積層構造）を有する膜（以下「ＴｉＡｌＯ膜」と記載する）からなる。また、この絶縁膜は、酸化アルミニウムの含有割合が、例えば５〜８％となるように制御することができる。酸化アルミニウムの含有割合は、後述のリーク電流の抑制の点から３％以上が好ましく、５％以上がより好ましく、等価酸化膜厚の点から８％以下が好ましく、７％以下がより好ましい。
【００２６】
ここで、酸化アルミニウムの含有割合は、当該絶縁膜の総膜厚に対する酸化アルミニウム部分のトータル膜厚の比率（百分率）で表される。また、ラミネート構造とは、二酸化チタン膜と酸化アルミニウム膜の２層構造が少なくとも２回以上繰り返されていることを意味する。
【００２７】
また、酸化アルミニウム膜上に二酸化チタン膜を形成することで、二酸化チタン膜を６００℃以下の熱処理でルチル結晶構造に変化させることが可能となるため、ラミネート構造の最下層は酸化アルミニウム膜とすることが好ましい。
【００２８】
本実施形態のキャパシタ用絶縁膜の厚み（総膜厚）は、所望の効果をより十分に得る点から、６〜１２ｎｍの範囲にあることが好ましい。
【００２９】
このような絶縁膜およびキャパシタ素子の製造方法について、以下に説明する。
【００３０】
ＴｉＡｌＯ膜は被覆性に優れている原子層成長(ＡＬＤ：Atomic Layer Deposition)法により形成することができる。二酸化チタン膜の材料となるチタン材料ガスとして、例えば、ＴＥＭＡＴ(テトラキスエチルメチルアミノチタニウム)を用いることができる。酸化アルミニウム膜の材料となるアルミニウム材料ガスとして、例えば、ＴＭＡ(トリメチルアルミニウム)を用いることができる。酸化反応に必要な酸化材料ガスとして、Ｏ3(オゾン)を用いることができる。
【００３１】
図２に原子層成長法で絶縁膜を形成する際のプロセスフローを示す。
【００３２】
工程Ｓ１（開始工程）において、窒化チタンを用いてキャパシタ用の一方の電極（下部電極）が形成された半導体基板を成膜用装置の反応室に設置する。
【００３３】
工程Ｓ２（ＴＭＡ供給工程）において、半導体基板を所定の温度（例えば２３０℃）に保持し、反応室内を所定の圧力（例えば６０Ｐａ）下に保持した状態で、ＴＭＡガスを反応室内に導入する。これにより、電極表面にアルミニウム材料（ＴＭＡ）を吸着させて膜を形成する。ＴＭＡガスの導入時間は、電極の形状を考慮し、電極表面に均一な膜が形成されるように適宜調整すればよい。吸着しなかったＴＭＡガスは、不活性ガスを用いたパージと真空引きを行って反応室から排出する。
【００３４】
工程Ｓ３（Ｏ3供給工程）において、半導体基板を所定の温度に保持し、反応室内を所定の圧力に保持した状態で、Ｏ3ガスを反応室内に導入する。これにより、Ｏ3ガスが、先に形成されたＴＭＡの膜と化学的に反応し、その酸化物として、酸化アルミニウム膜が形成される。Ｏ3ガスの導入時間は、電極表面に均一な酸化アルミニウム膜が形成されるように適宜調整すればよい。反応に寄与しなかったＯ3ガスは、不活性ガスを用いたパージと真空引きを行って反応室から排出する。工程Ｓ３で形成された酸化アルミニウム膜は原子サイズ程度の膜厚（アルミニウムの１原子層分（モノレイヤー）の厚みに相当）を有する薄膜である。
【００３５】
工程Ｓ４（ＴＥＭＡＴ供給工程）において、半導体基板を所定の温度（例えば２３０℃）に保持し、反応室内を所定の圧力（例えば６０Ｐａ）下に保持した状態で、ＴＥＭＡＴガスを反応室内に導入する。これにより、下地に形成されている膜の表面にチタニウム材料（ＴＥＭＡＴ）を吸着させて膜を形成する。ＴＥＭＡＴガスの導入時間は、電極の形状を考慮し、電極表面に均一な膜が形成されるように適宜調整すればよい。吸着しなかったＴＥＭＡＴガスは、不活性ガスを用いたパージと真空引きを行って反応室から排出する。
【００３６】
工程Ｓ５（Ｏ3供給工程）で、半導体基板を所定の温度に保持し、反応室内を所定の圧力下に保持した状態で、Ｏ3ガスを反応室内に導入する。これにより、Ｏ3ガスが先に形成されたＴＥＭＡＴの膜と化学的に反応し、その酸化物として、二酸化チタン膜が形成される。Ｏ3ガスの導入時間は、電極表面に均一な二酸化チタン膜が形成されるように適宜調整すればよい。反応に寄与しなかったＯ3ガスは、不活性ガスを用いたパージと真空引きを行って反応室から排出する。工程Ｓ５で形成された二酸化チタン膜は原子サイズ程度の膜厚（アルミニウムの１原子層分（モノレイヤー）の厚みに相当）を有する薄膜である。
【００３７】
次に、あらかじめ設定した所望の膜厚の二酸化チタンが形成されるまで、工程Ｓ４とＳ５を複数回繰り返す。すなわち、工程Ｓ４とＳ５の繰り返し回数をあらかじめ設定しておき、工程Ｓ６（判定工程）において、設定された回数に達したかどうかを判定して、既定の回数に達するまで一連の工程を繰り返す。繰り返す工程Ｓ４〜Ｓ６を工程Ｂと記載する。
【００３８】
次に、目的の絶縁膜中の酸化アルミニウム膜の含有割合があらかじめ設定した値となるように、工程Ｓ２とＳ３からなる工程Ａと、工程Ｂを複数回繰り返す。すなわち、工程Ａと工程Ｂからなる一連の工程の繰り返し回数をあらかじめ設定しておき、工程Ｓ７（判定工程）において、設定された回数に達したかどうかを判定して、既定の回数に達するまで一連の工程を繰り返す。この際、工程Ａで、原子サイズ程度の膜厚を有する酸化アルミニウム膜を形成する毎に、工程Ｂにおいて所定の膜厚の二酸化チタン膜を形成する。工程Ａと工程Ｂを少なくとも２回以上繰り返すことで、酸化アルミニウムと二酸化チタンがラミネート状に形成された絶縁膜を得ることができる。酸化アルミニウムの含有割合は工程Ｂで形成する二酸化チタン膜の膜厚と、工程Ａ、Ｂの繰り返し回数を調整することで設定できる。
【００３９】
目的の絶縁膜（ＴｉＡｌＯ膜）における酸化アルミニウム膜のトータルの含有割合が、膜厚比で、当該絶縁膜の総膜厚に対して例えば５〜８％となるようにする。
【００４０】
所定の絶縁膜が形成された後に、工程Ｓ８（終了工程）において、半導体基板を反応室から取り出す。
【００４１】
なお、上記の成膜時の温度、圧力等の条件は一例であり、変更することも可能である。
【００４２】
次に、形成した絶縁膜に対して行う熱処理について説明する。
【００４３】
図２を用いて説明した上記プロセスにより形成した直後のＴｉＡｌＯ膜は非晶質状態となっている。
【００４４】
二酸化チタン膜はルチル結晶構造とすることで、大きな誘電率を有する絶縁膜となる。二酸化チタン膜と酸化アルミニウム膜をラミネート状に成膜した非晶質状態のＴｉＡｌＯ膜においても、二酸化チタンをルチル結晶構造とすることで、誘電率を大きくすることができる。しかながら、ＴｉＡｌＯ膜中の酸化アルミニウムの割合が多すぎると、ルチル結晶構造にするために７００℃以上の高温熱処理が必要となり、キャパシタ素子を搭載するＤＲＡＭ等の半導体装置への悪影響（コンタクトプラグの接触抵抗値の増加や、トランジスタ特性の劣化等）が懸念される。酸化アルミニウムの割合が適当であると、比較的低温でもルチル結晶構造を形成できるが、酸化アルミニウムの割合が少なすぎると、リーク電流が大きくなり絶縁耐圧が低下する。ＴｉＡｌＯ膜中の酸化アルミニウムのトータルの含有割合を特定の範囲内に設定することで、十分な絶縁耐圧と大きな誘電率を持つ絶縁膜を、比較的低温で成膜できる。
【００４５】
上記プロセスにより形成された非晶質の二酸化チタン膜をルチル結晶構造の二酸化チタン膜に変換するための熱処理温度は、５００℃以上が好ましく、５５０℃以上がより好ましく、また、６５０℃以下が好ましく、６００℃以下がより好ましい。熱処理温度が低すぎると、十分なルチル結晶構造が形成しにくくなり、熱処理温度が高すぎると、前述のように半導体装置への悪影響のおそれがある。
【００４６】
具体的には、例えば６００℃の温度に設定した窒素雰囲気、または酸素を含有した不活性ガス（アルゴン等）の雰囲気中で、１０分程度の熱処理を加えればよい。
【００４７】
この後に、窒化チタンを用いてキャパシタ用のもう一方の電極（上部電極）を形成すれば、キャパシタ素子が完成する。なお、絶縁膜を挟む２つの電極は必ずしも同じ材料で形成されている必要はなく、２つの電極を異なる材料で形成してもよい。
【００４８】
［第２の実施形態］
本発明による他の実施形態のキャパシタ用絶縁膜は、図１（第１の実施形態）に示すような電極が平面形状の場合の他、図３及び図３（ｂ）に示すような電極が３次元構造を有する場合にも適用できる。
【００４９】
３次元構造を有するキャパシタ素子について図３（ａ）及び図３（ｂ）を参照して説明する。
【００５０】
図３（ａ）は、円柱形状（ピラー形状）のキャパシタ素子に適用した場合の縦断面図である。符号４は、窒化チタン等の高融点金属を用いて円柱形状に形成した下部電極を示す。符号５は、下部電極４の上面および側面部分を覆うように、先に説明した方法で形成したキャパシタ用絶縁膜（ＴｉＡｌＯ膜）を示す。符号６は窒化チタン等の高融点金属を用いて絶縁膜５を覆うように形成した下部電極を示す。
【００５１】
図３（ｂ）は、円筒形状（シリンダー形状）のキャパシタ素子に適用した場合の縦断面図である。符号７は窒化チタン等の高融点金属を用いて中空の円筒形状に形成した下部電極を示す。符号８は下部電極７の内壁と上面部分を覆うように先に説明した方法で形成したキャパシタ用絶縁膜を示す。符号９は窒化チタン等の高融点金属を用いて絶縁膜７を覆うように形成した下部電極を示す。
【００５２】
このように立体構造を有する電極上においても、絶縁膜を形成する際のソースガス（図２の工程Ｓ２、工程Ｓ４）および酸化反応ガス（図２の工程Ｓ３、工程Ｓ５）の供給時間等を調整することで、電極表面に均一な膜厚でＴｉＡｌＯ膜を形成することができる。
【００５３】
図３（ａ）及び図３（ｂ）に示したように電極を３次元構造とすることで、同一の占有面積で大容量のキャパシタ素子を形成することができる。
【００５４】
［第３の実施形態］
本発明によるキャパシタ素子が適用されたメモリセルを有するＤＲＡＭの実施形態を説明する。
【００５５】
図４は、ＤＲＡＭのメモリセル部の平面図であり、説明のためメモリセルの一部のみ記載している。
【００５６】
図４において、半導体基板（図示せず）上には、複数の活性領域（拡散層領域）２０４が規則正しく配置されている。活性領域２０４は素子分離領域２０３により区画されている。素子分離領域２０３は通常の手段を用いて、シリコン酸化膜等の絶縁膜を半導体基板に形成されたトレンチに埋め込むことで形成されている。活性領域２０４と交差するように複数のゲート電極２０６が配置されている。ゲート電極２０６はＤＲＡＭのワード線として機能する。活性領域２０４のゲート電極２０６で覆われていない領域にはリン等の不純物がイオン注入されており、Ｎ型の拡散層領域を形成している。このＮ型の拡散層はトランジスタのソース・ドレイン領域として機能する。図４の破線Ｃで囲んだ部分が１つのＭＯＳ型トランジスタを形成している。
【００５７】
各活性領域２０４の中央部には、コンタクトプラグ２０７が設けられ、活性領域２０４表面のＮ型拡散層領域と接触している。また、各活性領域２０４の両端側には、コンタクトプラグ２０８、２０９が設けられ、活性領域２０４表面のＮ型拡散層領域と接触している。コンタクトプラグ２０７、２０８、２０９は同時に形成することが可能である。
【００５８】
このレイアウトでは、メモリセルを高密度に配置するために、隣接する２つのトランジスタにおいて、１つのコンタクトプラグ２０７を共有するように配置されている。
【００５９】
後の工程において、コンタクトプラグ２０７と接触しゲート電極２０６と直交する、Ｂ−Ｂ’線で示した方向に沿った配線層（図示せず）が複数形成される。これらの配線層はＤＲＡＭのビット線として機能する。また、コンタクトプラグ２０８、２０９にはそれぞれ、キャパシタ素子（図示せず）が接続される。
【００６０】
図５に、完成したＤＲＡＭメモリセルの断面図を示す。図５は、図４のＡ−Ａ’線に沿った断面に対応している。図５において、符号２００はＰ型シリコンからなる半導体基板、符号２０１はＭＯＳ型トランジスタで、符号２０６はワード線として機能するゲート電極である。活性領域２０４の表面部分にはＮ型拡散層領域２０５が形成されており、コンタクトプラグ２０７、２０８、２０９と接触している。コンタクトプラグ２０７、２０８、２０９の材料としては、リンを導入した多結晶シリコンを用いることができる。符号２１０はトランジスタ上に設けられた層間絶縁膜である。コンタクトプラグ２０７は、別に設けたビアプラグ２１１を介して、ビット線として機能する配線層２１２に接続している。配線層２１２の材料としてはタングステンを用いることができる。またコンタクトプラグ２０８と２０９はそれぞれ、別に設けたビアプラグ２１４、２１５を介してキャパシタ素子２１７と接続している。この実施形態においては、キャパシタ素子は図３（ｂ）を用いて説明した円筒型としたが、他の形状のキャパシタ素子を用いることも可能である。
【００６１】
符号２１３、２１６、２１８は各配線間を絶縁するための層間絶縁膜である。符号２１９はアルミニウム等を用いて形成された、上層側に位置する配線層で、符号２２０は表面保護膜である。
【００６２】
ＭＯＳ型トランジスタ２０１をオン状態にすることで、キャパシタ素子２１７に蓄積した電荷の有無の判定を、ビット線（配線層２１２）を介して行うことができ、情報の記憶動作を行うことが可能なＤＲＡＭのメモリセルとして動作する。
【００６３】
本発明によるキャパシタ素子は、絶縁膜の誘電率が大きいだけでなく、リーク電流も抑制できるため、電荷の保持特性（リフレッシュ特性）に優れたメモリセルを形成できる。従って高性能なＤＲＡＭを容易に製造することができる。
【００６４】
本発明によるキャパシタ素子は、ＤＲＡＭのメモリセル以外においても適用可能であり、例えばメモリセルを有しないロジック品等の一般の半導体デバイスにおいても、キャパシタ素子を使用するデバイスであれば適用可能である。
【００６５】
［比較例に対する本発明による絶縁膜の効果］
本発明によるキャパシタ用絶縁膜について、その効果を具体的に説明にするために、ＴｉＡｌＯ膜中の酸化アルミニウムの割合を変化させた場合の電気特性を説明する。
【００６６】
図６は、上記の方法に従って形成した絶縁膜（実施例）を用いたキャパシタと、以下に述べる方法で作製した２種類の絶縁膜（比較例１、２）をそれぞれ用いて形成したキャパシタについて、絶縁膜の等価酸化膜厚（ＥＯＴ：Equivalent Oxide Thickness）を測定した結果である。横軸は、絶縁膜中の酸化アルミニウムの割合を当該絶縁膜の総膜厚に対する膜厚比で示している。電極には上部電極、下部電極共に窒化チタンを使用した。
【００６７】
この実施例の絶縁膜は、前記第１の実施形態の方法により、ラミネート構造のＴｉＡｌＯ膜（膜厚は１０ｎｍ）を形成し、その後の熱処理は、６００℃の窒素雰囲気中で１０分間行った。
【００６８】
比較例１の絶縁膜は、酸化アルミニウム膜上に二酸化チタン膜を積層した２層構造の積層膜、比較例２の絶縁膜は、二酸化チタン膜上に酸化アルミニウム膜を積層した２層構造の積層膜である。比較例１、２おいても、実施例の絶縁膜と同様に、総膜厚に対する酸化アルミニウム膜の膜厚比を変化させて、酸化膜中のアルミニウムの割合を変化させている。また比較例１、２は共に、実施例の絶縁膜と同様に総膜厚は１０ｎｍで、絶縁膜形成後に行う熱処理は、６００℃の窒素雰囲気中で１０分間行った。
【００６９】
ここで、キャパシタ素子をＤＲＡＭのメモリセルとして用いる場合を想定すると、７０ｎｍ以下のデザインルールで製造される高集積素子の場合には、一般的に等価酸化膜厚（ＥＯＴ）が１ｎｍ以下となる高誘電率の絶縁膜が要求される。
【００７０】
図６に示される測定結果より、実施例の絶縁膜を用いて形成したキャパシタ素子は、酸化アルミニウムの割合が８％以下において、等価酸化膜厚が１ｎｍ以下となっており、誘電率の点で問題なく使用できることがわかる。これは、実施例の絶縁膜（ラミネート構造を持つＴｉＡｌＯ膜）は、成膜直後は非晶質であるが、６００℃の熱処理を行ったことによりアナターゼ結晶構造を介すことなくルチル結晶構造になり、高い誘電率となるためである。
【００７１】
一方、比較例１の２層構造膜では、実施例の絶縁膜中に形成する原子サイズの厚みの酸化アルミニウム膜に比べて酸化アルミニウム膜が厚い。厚い酸化アルミニウム膜上に形成された二酸化チタン膜は６００℃では結晶化しないため、誘電率が小さく、等価酸化膜厚１ｎｍ以下の要求を満たすことができない。
【００７２】
さらに、比較例１のような厚い酸化アルミニウム膜上に二酸化チタンを成膜した２層構造膜の場合は、７００℃で熱処理を行っても、アナターゼ結晶とルチル結晶の混合された結晶状態となり、誘電率を大きくすることが困難であった。
【００７３】
また、比較例２の２層構造膜では、下部電極上に最初に二酸化チタン膜を形成しているため、成膜直後にはアナターゼ結晶構造の二酸化チタン膜となっている。アナターゼ結晶構造を完全なルチル結晶構造に変化させるためには、７００℃以上の熱処理が必要となるため、６００℃の熱処理では、誘電率が高くならない。比較例２においては、酸化アルミニウムの含有割合を３％以下とした場合には、等価酸化膜厚が１ｎｍ以下となるが、後述するリーク電流の問題から、キャパシタ用の絶縁膜として使用することは困難である。
【００７４】
図７に、実施例、比較例１、比較例２の３種類の絶縁膜を用いて形成したキャパシタ素子のリーク電流の評価結果を示す。図７の縦軸は、キャパシタ素子をＤＲＡＭのメモリセルに用いる場合に許容されるリーク電流の目標値を用いて規格化したリーク電流値である。縦軸の数値が１以下で、ＤＲＡＭ用のキャパシタ素子として好適である。横軸は図６と同様に、絶縁膜中の酸化アルミニウムの割合（膜厚比）を示している。電極には窒化チタンを使用した。
【００７５】
図７を参照すると、実施例、比較例１、比較例２のいずれの絶縁膜も、酸化アルミニウム膜の割合が３％未満では、リーク電流が非常に大きくなっており、ＤＲＡＭ用のキャパシタ素子としては使用困難である。これは、酸化アルミニウム膜の割合が低いため、酸化アルミニウム膜によるリーク電流抑制の効果が不十分になるためである。
【００７６】
図７の評価結果と図６の等価酸化膜厚の評価結果を併せて参照すると、比較例１、２では、等価酸化膜厚とリーク電流の両方を満足するように酸化アルミニウムの含有率を設定することは困難であることがわかる。従って、比較例１及び２のような、２層構造のＴｉＡｌＯ膜は、ＤＲＡＭ用のキャパシタ素子に用いることは困難である。なお、比較例１のリーク電流値が最も低い値となっている理由は、厚膜の酸化アルミニウム膜上に形成された二酸化チタン膜は６００℃の熱処理では結晶化せず、非晶質状態であるためである。
【００７７】
一方、本実施例の絶縁膜（ラミネート構造を有するＴｉＡｌＯ膜）では、酸化アルミニウム膜の割合３〜８％、好ましくは５〜８％の範囲において、リーク電流値は低く、誘電率は高いため、ＤＲＡＭのキャパシタ素子に好適に使用できることがわかる。
【００７８】
すなわち、本発明によるキャパシタ用絶縁膜は、二酸化チタン膜と酸化アルミニウム膜のラミネート構造を有し、酸化アルミニウムの特定の含有割合の範囲において、窒化チタンのような通常の電極材料を使用した場合においても、大きな誘電率が得られるとともに、リーク電流が低い。また、製造時において７００℃を超える高温の熱処理を行わなくても所望の絶縁膜を形成できるため、トランジスタ特性やコンタクトプラグの接触抵抗等に悪影響を及ぼさないで半導体装置を製造することができる。
【００７９】
よって、本発明による絶縁膜を用いたキャパシタ素子を用いて、高性能のＤＲＡＭを容易に製造することが可能となる。また、ＤＲＡＭに限らず、本発明によるキャパシタ素子を用いることにより、高性能の半導体装置を容易に製造できる。
【図面の簡単な説明】
【００８０】
【図１】本発明による一実施形態のキャパシタ素子の断面図。
【図２】絶縁膜形成のプロセスフロー図。
【図３】本発明による他の実施形態のキャパシタ素子の断面図。
【図４】本発明によるキャパシタ素子が適用されたＤＲＡＭメモリセルの平面図である。
【図５】本発明によるキャパシタ素子が適用されたＤＲＡＭメモリセルの断面図である。
【図６】キャパシタ素子の絶縁膜の等価酸化膜厚（ＥＯＴ）と、その絶縁膜中の酸化アルミニウムの含有割合との関係を示す図である。
【図７】キャパシタ素子の絶縁膜のリーク電流と、その絶縁膜中の酸化アルミニウムの含有割合との関係を示す図である。
【符号の説明】
【００８１】
１  下部電極
２  上部電極
３  絶縁膜
４  下部電極
５  絶縁膜
６  上部電極
７  下部電極
８  絶縁膜
９  上部電極
２００  半導体基板
２０１  ＭＯＳトランジスタ
２０３  素子分離領域
２０４  活性領域
２０５  拡散層領域
２０６  ゲート電極（ワード線）
２０７  コンタクトプラグ
２０８  コンタクトプラグ
２０９  コンタクトプラグ
２１０  層間絶縁膜
２１１  ビアプラグ
２１２  配線層（ビット線）
２１３  層間絶縁膜
２１４  ビアプラグ
２１５  ビアプラグ
２１６  層間絶縁膜
２１７  キャパシタ素子
２１８  層間絶縁膜
２１９  上層側配線層
２２０  表面保護膜
【図１】
2009283850.tif 000003
【図２】
2009283850.tif 000004
【図３】
2009283850.tif 000005
【図４】
2009283850.tif 000006
【図５】
2009283850.tif 000007
【図６】
2009283850.tif 000008
【図７】
2009283850.tif 000009