(57)【要約】【課題】高精度発振器間の位相同期を間欠動作にすることにより低消費電力化する。【解決手段】基準となる周波数の基準信号Ｆｒｅｆを出力する周波数確度が高い高精度発振器１００と、出力信号Ｆｏｕｔの周波数を制御電圧Ｖｃで制御する電圧制御発振器１１０と、基準信号Ｆｒｅｆの位相と出力信号Ｆｏｕｔの位相との位相差を検出し位相差信号Ｐｏを出力する位相比較部１２０と、位相差信号Ｐｏに基づき制御電圧Ｖｃを生成する制御電圧生成部１３０と、位相比較部１２０への電源ＶＤＤの接続を接続状態または非接続状態に切り替えるスイッチ回路１４０と、位相差信号Ｐｏに基づき位相差が無くなった時点から所定の時間が経過するまでの期間はスイッチ回路１４０を接続状態にし、期間以外はスイッチ回路１４０を非接続状態にする制御信号Ｓｗを出力するタイマ回路１５０と、を含む発振回路１。【選択図】図１
2009284196.tif 000002
【特許請求の範囲】
【請求項１】
基準となる周波数の基準信号を出力する周波数確度が高い高精度発振器と、
出力信号の周波数を制御電圧で制御する電圧制御発振器と、
前記基準信号の位相と前記出力信号の位相との位相差を検出し位相差信号を出力する位相比較部と、
前記位相差信号に基づき前記制御電圧を生成する制御電圧生成部と、
前記位相比較部への電源の接続を接続状態または非接続状態に切り替えるスイッチ回路と、
前記位相差信号に基づき前記位相差が無くなった時点から所定の時間が経過するまでの期間は前記スイッチ回路を前記接続状態にし、前記期間以外は前記スイッチ回路を前記非接続状態にする制御信号を出力するタイマ回路と、
を含む、
ことを特徴とする発振回路。
【請求項２】
請求項１に記載の発振回路において、前記所定の時間は、前記電圧制御発振器の半周期を前記電圧制御発振器の１周期毎に発生する位相差で割って得られる時間以下に設定されることを特徴とする発振回路。
【請求項３】
請求項１に記載の発振回路において、前記タイマ回路は、前記位相差信号に基づき前記位相差が無くなった時点から次に前記位相差が検出される時点までの経過時間を計測し、前記経過時間に基づき前記所定の時間を設定することを特徴とする発振回路。
【請求項４】
請求項１に記載の発振回路において、前記発振回路は、高精度で動作させる場合は前記所定の時間を短く設定し、低精度で動作させる場合は前記所定の時間を長く設定することを特徴とする発振回路。
【請求項５】
請求項１から４のいずれか一項に記載の発振回路を備えたことを特徴とする電子機器。
【請求項６】
基準となる周波数の基準信号を出力する周波数確度が高い高精度発振器と、
出力信号の周波数を制御電圧で制御する電圧制御発振器と、
前記基準信号の位相と前記出力信号の位相との位相差を検出し位相差信号を出力する位相比較部と、
前記位相差信号に基づき前記制御電圧を生成する制御電圧生成部と、
を含む発振回路の制御方法であって、
前記位相差信号に基づき前記位相差が無くなった時点から所定の時間が経過するまでの期間は前記位相比較部への電源の接続を接続状態にし、前記期間以外は前記位相比較部への電源の接続を非接続状態にするスイッチ工程を含む、
ことを特徴とする発振回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高精度な信号を出力する発振回路、発振回路を備えた電子機器及び発振回路の制御方法に関する。
【背景技術】
【０００２】
一般に位相同期制御は、高精度の基準発振器とその精度に依存させようとする比較的安定度の悪い発振器を位相同期させることにより、任意の周波数で用意した後者の発振器の出力を高精度の基準発振器並みの安定度で得るための技術である。前者には原子発振器や恒温槽入り発振器（ＯＣＸＯ：Oven Controlled Xtal Oscillator）或いは有線、無線により供給される基準信号を用い、後者には電圧制御方式の水晶発振器（ＶＣＸＯ：Voltage Controlled Xtal Oscillator）やＬＣ発振器などが用いられている。
【０００３】
一方、通信網などの広域インフラや放送システムなどで原子発振器同士を位相同期制御する場合があるが、位相同期制御は原子発振器同士の出力信号の位相差がずれていくのを検出して補正制御する方式であるため、両者の安定度が極めて高い場合、検出可能な位相差が生じるのに一定の時間経過が必要になる。
【０００４】
この問題を解決するために、例えば特許文献１には、無線の間欠受信に対応した同期制御を行なうことにより、非動作時の周波数精度を確保する方法が記載されている。
【０００５】
【特許文献１】特表２００７−５２８６４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の方法では、高速デジタル通信などにおいて機器間の信号同期を常に一定に確保するために有用であるが、基準発振器の周波数精度を一定に保ったり、高精度時計として月単位、年単位で一定の周波数精度を保つためには過剰な制御となり、低消費電力化が必要な小型機器には適さないという課題がある。つまり、従来の方法を用いれば瞬時の周波数や位相精度が維持でき、その延長として長期的にも変化の少ない周波数信号が得られるものの、例えば１年後の周波数に対しては、周波数ゆらぎに代表される短期的な変動があったとしてもプラス側のゆらぎとマイナス側のゆらぎは相殺されてしまうので、長期的に考えた場合には過剰制御と言える。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００８】
［適用例１］
基準となる周波数の基準信号を出力する周波数確度が高い高精度発振器と、出力信号の周波数を制御電圧で制御する電圧制御発振器と、前記基準信号の位相と前記出力信号の位相との位相差を検出し位相差信号を出力する位相比較部と、前記位相差信号に基づき前記制御電圧を生成する制御電圧生成部と、前記位相比較部への電源の接続を接続状態または非接続状態に切り替えるスイッチ回路と、前記位相差信号に基づき前記位相差が無くなった時点から所定の時間が経過するまでの期間は前記スイッチ回路を前記接続状態にし、前記期間以外は前記スイッチ回路を前記非接続状態にする制御信号を出力するタイマ回路と、を含む、ことを特徴とする発振回路。
【０００９】
この構成によれば、基準信号の位相と出力信号の位相とが同期した時点から所定の時間が経過するまでの期間は位相比較部への電源供給を非接続状態にすることができるので、低消費電力化を図ることができる。
【００１０】
［適用例２］
上記に記載の発振回路において、前記所定の時間は、前記電圧制御発振器の半周期を前記電圧制御発振器の１周期毎に発生する位相差で割って得られる時間以下に設定されることを特徴とする発振回路。
【００１１】
この構成によれば、位相比較部への電源供給を非接続状態にする所定の時間の間に電圧制御発振器に起こり得る位相差を半周期以内に設定することにより基準信号に対して出力信号が遅れていると判断することができるので、電圧制御発振器の制御を確実に行うことができる。
【００１２】
［適用例３］
上記に記載の発振回路において、前記タイマ回路は、前記位相差信号に基づき前記位相差が無くなった時点から次に前記位相差が検出される時点までの経過時間を計測し、前記経過時間に基づき前記所定の時間を設定することを特徴とする発振回路。
【００１３】
この構成によれば、位相差が無くなってから再び位相差が検出されるまでの経過時間を計測し所定の時間を決められるので、製造ばらつきや経年劣化などを吸収し、高精度な発振回路を実現できる。
【００１４】
［適用例４］
上記に記載の発振回路において、前記発振回路は、高精度で動作させる場合は前記所定の時間を短く設定し、低精度で動作させる場合は前記所定の時間を長く設定することを特徴とする発振回路。
【００１５】
この構成によれば、高精度で動作させる場合は所定の時間を短く設定することにより位相差の検出能力を高めることができ、低精度で動作させる場合は所定の時間を長く設定することにより低消費電力化を図ることができる。
【００１６】
［適用例５］
上記に記載の発振回路を備えたことを特徴とする電子機器。
【００１７】
この構成によれば、基準信号の位相と出力信号の位相とが同期した時点から所定の時間が経過するまでの期間は位相比較部への電源供給を非接続状態にすることができるので、低消費電力化を図ることができる電子機器を提供できる。
【００１８】
［適用例６］
基準となる周波数の基準信号を出力する周波数確度が高い高精度発振器と、出力信号の周波数を制御電圧で制御する電圧制御発振器と、前記基準信号の位相と前記出力信号の位相との位相差を検出し位相差信号を出力する位相比較部と、前記位相差信号に基づき前記制御電圧を生成する制御電圧生成部と、を含む発振回路の制御方法であって、前記位相差信号に基づき前記位相差が無くなった時点から所定の時間が経過するまでの期間は前記位相比較部への電源の接続を接続状態にし、前記期間以外は前記位相比較部への電源の接続を非接続状態にするスイッチ工程を含む、ことを特徴とする発振回路の制御方法。
【００１９】
この構成によれば、基準信号の位相と出力信号の位相とが同期した時点から所定の時間が経過するまでの期間は位相比較部への電源供給を非接続状態にすることができるので、低消費電力化を図ることができる。
【発明を実施するための最良の形態】
【００２０】
以下、発振回路の実施形態について図面に従って説明する。
【００２１】
（第１実施形態）
＜発振回路の構成＞
先ず、第１実施形態に係る発振回路の構成について、図１を参照して説明する。図１は、第１実施形態に係る発振回路の構成を示す回路図である。
【００２２】
図１に示すように、発振回路１は、高精度発振器である原子発振器１００と、電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）１１０と、位相比較部１２０と、制御電圧生成部１３０と、スイッチ回路１４０と、タイマ回路１５０と、から構成されている。なお、ＶＣＯ１１０は、高精度かつ電圧制御可能な原子発振器や水晶発振器（ＶＣＸＯ：Voltage Controlled Xtal Oscillator）などを含む。
【００２３】
位相比較部１２０は、原子発振器１００が出力する基準信号Ｆｒｅｆの周波数を１／Ｒ（Ｒは任意の整数）分周した分周信号Ｆｒを出力する１／Ｒ分周器１２１と、ＶＣＯ１１０が出力する出力信号Ｆｏｕｔの周波数を１／Ｎ（Ｎは任意の整数）分周した分周信号Ｆｎを出力する１／Ｎ分周器１２２と、分周信号Ｆｒと分周信号Ｆｎとの位相差を比較し位相差信号Ｐｏを出力する位相比較器１２３と、から構成されている。例えば、基準信号Ｆｒｅｆの周波数が１０ＭＨｚ、出力信号Ｆｏｕｔの周波数が５００ＭＨｚだとすると、１／Ｎ分周器１２２の分周をＮ＝５０に設定すれば、１／Ｒ分周器１２１は必要なくなる。
【００２４】
制御電圧生成部１３０は、位相比較器１２３の出力する位相差信号Ｐｏがデジタルデータの場合にアナログデータＰａに変換するためのデジタル−アナログ変換器（ＤＡＣ：Digital Analog Converter）１３１と、アナログデータＰａから低域周波数のみを通過させた制御電圧Ｖｃを出力するローパスフィルタ（ＬＰＦ：Low Pass Filter）１３２と、から構成されている。
【００２５】
スイッチ回路１４０は、位相比較部１２０への電源ＶＤＤの接続を接続状態または非接続状態に切り替える。
【００２６】
タイマ回路１５０は、位相差信号Ｐｏに基づき位相差が無くなった時点から所定の時間が経過するまでの期間はスイッチ回路１４０を接続状態にする制御信号Ｓｗ＝Ｈレベルを出力し、それ以外の期間はスイッチ回路１４０を非接続状態にする制御信号Ｓｗ＝Ｌレベルを出力する。所定の時間は、出力信号Ｆｏｕｔの立ち上がりの回数をカウントし、立ち上がりの回数がｎ回（ｎは任意の整数）になるまでの時間で設定することができる。ｎの値は、タイマ回路１５０の図示しないレジスタに外部から書き換え可能で予め設定しておくことができる。例えば、出力信号Ｆｏｕｔの立ち上がりから次の立ち上がりまでの周期をＣｋとすると、所定の時間はＣｋ×ｎとなる。なお、ｎの値は、ＶＣＯ１１０の半周期をＶＣＯ１１０の１周期毎に発生する位相差で割って得られる値以下に設定する。例えば、ＶＣＯ１１０の半周期を０．０５秒、ＶＣＯ１１０の１周期毎に発生する位相差を１×１０-6秒とすれば、ｎ＝０．０５÷１×１０-6＝５０００となる。
【００２７】
＜発振回路の動作＞
次に、発振回路の動作について図２及び図３を参照して説明する。図２は、発振回路の動作を示すフローチャートである。図３は、発振回路の動作を示すタイミング図である。なお、図３のタイミング図は、説明を簡略化するために極端に分周信号Ｆｎが変化する場合を例示しており、実際のＶＣＯ１１０では分周信号Ｆｎが緩やかに単調に変化する。
【００２８】
先ず、図２のステップＳ１００では、タイマ回路１５０は、制御信号ＳｗをＨレベルに設定する。例えば、図３の時点ｔ１で制御信号ＳｗがＨレベルに設定されたのでスイッチ回路１４０は接続状態となり、位相比較部１２０へ電源ＶＤＤが供給され、位相比較部１２０がＯＮ状態となる。位相比較部１２０がＯＮ状態となったので、位相比較器１２３により分周信号Ｆｒと分周信号Ｆｎとの位相差を比較した位相差信号Ｐｏがタイマ回路１５０に出力される。
【００２９】
次に、ステップＳ１０２では、次の時点の位相差信号Ｐｏを読み込み、ステップＳ１０４に移行する。
【００３０】
次に、ステップＳ１０４では、読み込んだ位相差信号ＰｏがＨレベルであるか否かを判定し、Ｈレベルである場合はステップＳ１０６に移行し、Ｈレベルでない場合はステップＳ１０２に移行する。例えば、図３において、時点ｔ２で読み込んだ位相差信号ＰｏはＬレベルなのでステップＳ１０２に移行し、時点ｔ３で読み込んだ位相差信号ＰｏはＨレベルなのでステップＳ１０６に移行する。
【００３１】
次に、ステップＳ１０６では、次の時点の位相差信号Ｐｏを読み込み、ステップＳ１０８に移行する。
【００３２】
次に、ステップＳ１０８では、読み込んだ位相差信号ＰｏがＬレベルであるか否かを判定し、Ｌレベルである場合はステップＳ１１０に移行し、Ｌレベルでない場合はステップＳ１０６に移行する。例えば、図３において、時点ｔ４で読み込んだ位相差信号ＰｏはＨレベルなのでステップＳ１０６に移行し、時点ｔ５で読み込んだ位相差信号ＰｏはＬレベルなのでステップＳ１１０に移行する。
【００３３】
次に、ステップＳ１１０では、タイマ回路１５０は、制御信号ＳｗをＬレベルに設定する。例えば、図３の時点ｔ５で制御信号ＳｗがＬレベルに設定されたのでスイッチ回路１４０は非接続状態となり、位相比較部１２０への電源ＶＤＤの供給が遮断され、位相比較部１２０がＯＦＦ状態となる。位相比較部１２０がＯＦＦ状態となったので、位相差信号ＰｏはＬレベルを維持する。
【００３４】
次に、ステップＳ１１２では、タイマ回路１５０は、内部カウンタの値Ｃｏｕｎｔを０に設定し、ステップＳ１１４に移行する。
【００３５】
次に、ステップＳ１１４では、タイマ回路１５０は、次の時点で内部カウンタの値Ｃｏｕｎｔに１を加算し、ステップＳ１１６に移行する。
【００３６】
次に、ステップＳ１１６では、タイマ回路１５０は、内部カウンタの値Ｃｏｕｎｔがｎ回以上か否かを判定し、ｎ回以上の場合はステップＳ１００に移行し、ｎ回未満の場合はステップＳ１１４に移行する。例えば、図３において、時点ｔ６では内部カウンタの値Ｃｏｕｎｔ＝１なのでステップＳ１１４に移行し、時点ｔ７において内部カウンタの値Ｃｏｕｎｔ＝ｎとなったのでステップＳ１００に移行する。
【００３７】
以上に述べた本実施形態によれば、以下の効果が得られる。
【００３８】
本実施形態では、基準信号の位相と出力信号の位相とが同期した時点から所定の時間が経過するまでの期間は位相比較部への電源供給を非接続状態にすることができるので、低消費電力化を図ることができる。
【００３９】
以上、発振回路の実施形態を説明したが、こうした実施の形態に何ら限定されるものではなく、趣旨を逸脱しない範囲内において様々な形態で実施し得ることができる。以下、変形例を挙げて説明する。
【００４０】
（変形例１）発振回路の変形例１について説明する。前記第１実施形態では、ｎの値をタイマ回路１５０のレジスタに外部から予め設定しておくように説明したが、製造プロセスのばらつきなどにより一律に決められない場合がある。そこで、実際に発振回路１毎に位相差信号Ｐｏの位相差が無くなった時点から次に位相差が検出される時点までの経過時間を計測することにより、ｎの値をレジスタに書き込むようにしてもよい。
【００４１】
（変形例２）発振回路の変形例２について説明する。前記第１実施形態では、ｎの値を一種類に決めるように説明したが、例えば、発振回路１を高精度で動作させるモードと、低精度で動作させるモードとを切り替えて動作可能なように、それぞれのｎの値を設定してもよい。
【００４２】
（変形例３）発振回路の変形例３について説明する。前記第１実施形態では、図２に示すようにステップＳ１０８で位相差信号ＰｏがＨレベルからＬレベルに変化した時点で判定するように説明したが、Ｌレベルに変化した時点の次の時点でＨレベルに戻ることも想定し、ステップＳ１０８からステップＳ１１０に移行する前に、さらにステップＳ１０６とステップＳ１０８を挿入してもよい。このように構成すれば、同期判定精度を向上させることができる。
【００４３】
（変形例４）発振回路の変形例４について説明する。発振回路１は、電子機器として腕時計、携帯電話、ノート型パーソナルコンピュータなどの基準時刻を発振するために搭載し、利用可能である。
【図面の簡単な説明】
【００４４】
【図１】第１実施形態に係る発振回路の構成を示す回路図。
【図２】発振回路の動作を示すフローチャート。
【図３】発振回路の動作を示すタイミング図。
【符号の説明】
【００４５】
１…発振回路、１００…原子発振器、１１０…ＶＣＯ、１２０…位相比較部、１２１…１／Ｒ分周器、１２２…１／Ｎ分周器、１２３…位相比較器、１３０…制御電圧生成部、１３１…ＤＡＣ、１３２…ＬＰＦ、１４０…スイッチ回路、１５０…タイマ回路。
【図１】
2009284196.tif 000003
【図２】
2009284196.tif 000004
【図３】
2009284196.tif 000005