(57)【要約】【課題】複数の規格のクロック信号に対応する。【解決手段】クロック抽出手段１ａ１により、受信信号からクロック成分が抽出され、復号化手段１ａ２により、クロック成分が復号化されて復号化信号が生成され、フレーム化手段１ａ３により、復号化信号がフレーム化されて受信フレームが生成され、判定手段１ａ４により、符号形式およびフレーム形式が正しいかまたは誤っているかが判定され、設定手段１ａ５により、判定手段１ａ４によって符号形式およびフレーム形式が正しいと判定された場合には、クロック信号出力手段１ａ６に対して、クロック信号に関する設定が行われ、クロック信号出力手段１ａ６により、設定に基づいたクロック信号が出力される。【選択図】図１
2009232406.tif 000002
【特許請求の範囲】
【請求項１】
同期をとるためのクロック信号を供給するクロックインタフェースにおいて、
通信装置によって受信された受信信号からクロック成分を抽出するクロック抽出手段と、
前記クロック抽出手段によって抽出された前記クロック成分を予め定められた符号形式で復号化して復号化信号を生成する復号化手段と、
前記復号化手段によって生成された前記復号化信号を予め定められたフレーム形式でフレーム化して受信フレームを生成するフレーム化手段と、
前記フレーム化手段によって生成された受信フレームに基づいて、予め定められた前記符号形式および予め定められた前記フレーム形式が正しいかまたは誤っているかを判定する判定手段と、
予め定められた前記符号形式および予め定められた前記フレーム形式が前記判定手段によって正しいと判定された場合には、正しいと判定された前記符号形式および前記フレーム形式に基づいて、前記クロックインタフェースが供給する前記クロック信号に関する設定を行う設定手段と、
前記設定手段による設定に基づいて前記クロック信号を生成し、生成した前記クロック信号を出力するクロック信号出力手段とを有することを特徴とするクロックインタフェース。
【請求項２】
予め定められた前記符号形式および予め定められた前記フレーム形式の少なくとも一方は複数種類存在し、
前記復号化手段は、前記クロック抽出手段によって抽出された前記クロック成分を予め定められた前記符号形式のすべての種類について復号化して前記復号化信号を生成し、
前記フレーム化手段は、前記復号化手段によって生成された前記復号化信号を予め定められた前記フレーム形式のすべての種類についてフレーム化して前記受信フレームを生成し、
前記判定手段は、前記フレーム化手段によってフレーム化された前記受信フレームについて、前記符号形式および前記フレーム形式の組み合わせについて正しいかまたは誤っているかを判定するとともに、判定結果に基づいて正しい前記符号形式および前記フレーム形式の前記組み合わせを決定し、
前記設定手段は、決定された正しい前記符号形式および前記フレーム形式の前記組み合わせに基づいて前記設定を行うことを特徴とする請求項１記載のクロックインタフェース。
【請求項３】
予め定められた前記符号形式および予め定められた前記フレーム形式のうち、一の前記符号形式および一の前記フレーム形式で設定されている場合において、前記判定手段により前記フレーム化手段によって生成された受信フレームに基づいて、設定されている前記符号形式および前記フレーム形式が誤っていると判定された場合には、前記符号形式および前記フレーム形式が誤っていると判定された旨を通知する通知手段を有することを特徴とする請求項１記載のクロックインタフェース。
【請求項４】
前記クロックインタフェースによって供給される前記クロック信号を設定する設定情報を記憶する設定情報記憶手段を有し、
前記設定手段は、前記設定情報記憶手段から前記設定情報を読み込み、読み込んだ前記設定情報を前記クロックインタフェースに書き込むことによって前記設定を行うことを特徴とする請求項１記載のクロックインタフェース。
【請求項５】
前記クロック信号出力手段に対して、前記判定手段によって正しいと判定された前記符号形式および前記フレーム形式に基づいて前記クロック信号を生成し、生成した前記クロック信号を出力するように制御するファームウェアによって動作する信号処理手段を有し、
前記判定手段は、前記フレーム化手段によって生成された前記受信フレームによって同期の確立を試み、同期が確立した場合には、前記符号形式および前記フレーム形式について正しいと判定し、
前記設定情報は、それぞれの前記符号形式および前記フレーム形式に対応する前記信号処理手段において動作する複数の前記ファームウェアのプログラムデータを含み、
前記設定手段は、前記信号処理手段に対して、前記判定手段によって正しいと判定された前記符号形式および前記フレーム形式に応じた前記設定情報を書き込むことによって前記設定を行い、
前記クロック信号出力手段は、前記信号処理手段による制御に基づいて、クロック信号を生成することを特徴とする請求項４記載のクロックインタフェース。
【請求項６】
クロックインタフェースによって供給される同期をとるためのクロック信号を設定するクロック信号設定方法において、
クロック抽出手段が、通信装置によって受信された受信信号からクロック成分を抽出するクロック抽出ステップと、
復号化手段が、前記クロック抽出手段によって抽出された前記クロック成分を予め定められた符号形式で復号化して復号化信号を生成する復号化ステップと、
フレーム化手段が、前記復号化手段によって生成された前記復号化信号を予め定められたフレーム形式でフレーム化して受信フレームを生成するフレーム化ステップと、
判定手段が、前記フレーム化手段によって生成された受信フレームに基づいて、予め定められた前記符号形式および予め定められた前記フレーム形式が正しいかまたは誤っているかを判定する判定ステップと、
設定手段が、予め定められた前記符号形式および予め定められた前記フレーム形式が、前記判定手段によって正しいと判定された場合には、正しいと判定された前記符号形式および前記フレーム形式に基づいて、前記クロックインタフェースが供給する前記クロック信号に関する設定を行う設定ステップと、
クロック信号出力手段が、前記設定手段による設定に基づいて前記クロック信号を生成し、生成した前記クロック信号を出力するクロック信号出力ステップとを有することを特徴とするクロック信号設定方法。
【請求項７】
クロック信号によって同期をとる通信装置において、
前記通信装置によって受信された受信信号からクロック成分を抽出するクロック抽出手段と、
前記クロック抽出手段によって抽出された前記クロック成分を予め定められた符号形式で復号化して復号化信号を生成する復号化手段と、
前記復号化手段によって生成された前記復号化信号を予め定められたフレーム形式でフレーム化して受信フレームを生成するフレーム化手段と、
前記フレーム化手段によって生成された受信フレームに基づいて、予め定められた前記符号形式および予め定められた前記フレーム形式が正しいかまたは誤っているかを判定する判定手段と、
予め定められた前記符号形式および予め定められた前記フレーム形式が、前記判定手段によって正しいと判定された場合には、正しいと判定された前記符号形式および前記フレーム形式に基づいて、前記クロック信号を供給するクロックインタフェースに対して、前記クロックインタフェースから供給される前記クロック信号に関する設定を行う設定手段と、
前記設定手段による設定に基づいて前記クロック信号を生成し、生成した前記クロック信号を出力するクロック信号出力手段とを有することを特徴とする通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロックインタフェース、クロック信号設定方法および通信装置に関し、特に、クロック信号によって同期をとる通信装置、同期をとるためのクロック信号を供給するクロックインタフェースおよびクロックインタフェースによって供給される同期をとるためのクロック信号を設定するクロック信号設定方法に関する。
【背景技術】
【０００２】
従来、ＳＯＮＥＴ（Synchronous Optical NETwork：同期光伝送網）／ＳＤＨ（Synchronous Digital Hierarchy：同期デジタル・ハイアラーキ）インタフェース、Ｅｔｈｅｒｎｅｔ（登録商標）インタフェースなどの主信号系の通信装置は、標準化が進みハードウェアの共通化は比較的容易である。
【０００３】
これに関し、回線速度の異なるＳＯＮＥＴ／ＳＤＨ回線を終端する回線終端装置において、それぞれの回線の回線速度に対応したクロックに従って回線のデータを処理する技術が知られている（例えば、特許文献１参照）。これにより、回線終端装置を複数の回線速度に対応させることが可能になるため、回路規模の削減および外部端子の削減、ファームウェアの開発工数およびファームウェアの規模を削減することができる。
【特許文献１】特開２０００−６９０２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、例えば、ＳＯＮＥＴ／ＳＤＨの通信装置において同期をとるために用いられるクロック供給装置およびクロックインタフェースは、それぞれの国により仕様が共通化されておらず、現在のところ、北米仕様のＧＲ規格（telcordia）や一般国向け仕様のＥＴＳＩ規格、日本国内向け仕様のＮＴＴ（登録商標）規格など、以下のような規格が併存している状況である。
【０００５】
北米仕様  ＤＳ１  Ｉｎｔｅｒｆａｃｅ（速度：１．５４４Ｍｂｐｓ、ｃｏｄｅ：ＡＭＩ／Ｂ８ＺＳ、フレーム：ＳＦ／ＥＳＦ）ＩＴＵ−Ｔ  Ｇ７０３．７０４に規定される１．５４４Ｍｂｐｓフレーム
ＥＴＳＩ仕様  Ｅ１  Ｉｎｔｅｒｆａｃｅ（速度：２．０４８Ｍｂｐｓ、ｃｏｄｅ：ＨＤＢ３：ｓｉｎｇｌｅＦｒａｍｅ／ＭｕｌｔｉＦｒａｍｅ）ＩＴＵ−Ｔ  Ｇ７０３．７０４に規定される２．０４８Ｍｂｐｓフレームおよび２．０４８ＭＨｚのいずれか
ＮＴＴ仕様  ＣＲＥＣ：６４Ｋ＋８Ｋ  ＩＴＵ−Ｔ  Ｇ７０３．７０４  ＣＳＥＮＤ：６．３１２ＭＨｚ（ｓｉｎ波）
なお、これらの仕様はそれぞれレガシーな主信号規格であるが、クロックインタフェースとしてはトラフィック（traffic）を含むことは無く、そのオーバーヘッドおよび周波数成分を使用するものである。
【０００６】
上記の特許文献１に記載の技術では、通信装置に回線速度を自動的に認識させて主信号を処理させることは可能である。しかし、クロック信号の規格が異なることによる仕様の差異については対応することができない。
【０００７】
ここで、上記の各規格はクロック信号の満たすべき仕様がそれぞれ異なるため、単にハードウェアを共通化しても各クロック信号の規格に対応させる必要があるという問題点がある。またこれらの規格の差異によって、設置の際の設定が煩雑になるという問題点がある。
【０００８】
本発明はこのような点に鑑みてなされたものであり、仕様に差異がある複数の規格のクロック信号に対して対応可能なクロックインタフェース、クロック信号設定方法および通信装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
この同期をとるためのクロック信号を供給するクロックインタフェースは、通信装置によって受信された受信信号からクロック成分を抽出するクロック抽出手段と、前記クロック抽出手段によって抽出された前記クロック成分を予め定められた符号形式で復号化して復号化信号を生成する復号化手段と、前記復号化手段によって生成された前記復号化信号を予め定められたフレーム形式でフレーム化して受信フレームを生成するフレーム化手段と、前記フレーム化手段によって生成された受信フレームに基づいて、予め定められた前記符号形式および予め定められた前記フレーム形式が正しいかまたは誤っているかを判定する判定手段と、予め定められた前記符号形式および予め定められた前記フレーム形式が前記判定手段によって正しいと判定された場合には、正しいと判定された前記符号形式および前記フレーム形式に基づいて、前記クロックインタフェースが供給する前記クロック信号に関する設定を行う設定手段と、前記設定手段による設定に基づいて前記クロック信号を生成し、生成した前記クロック信号を出力するクロック信号出力手段とを有する。
【００１０】
このようなクロックインタフェースによれば、クロック抽出手段により、受信信号からクロック成分が抽出され、復号化手段により、クロック成分が復号化されて復号化信号が生成され、フレーム化手段により、復号化信号がフレーム化されて受信フレームが生成され、判定手段により、符号形式およびフレーム形式が正しいかまたは誤っているかが判定され、設定手段により、判定手段によって符号形式およびフレーム形式が正しいと判定された場合には、クロック信号に関する設定が行われ、クロック信号出力手段により、設定に基づいたクロック信号が出力される。
【００１１】
また、クロックインタフェースによって供給される同期をとるためのクロック信号を設定するクロック信号設定方法は、クロック抽出手段が、通信装置によって受信された受信信号からクロック成分を抽出するクロック抽出ステップと、復号化手段が、前記クロック抽出手段によって抽出された前記クロック成分を予め定められた符号形式で復号化して復号化信号を生成する復号化ステップと、フレーム化手段が、前記復号化手段によって生成された前記復号化信号を予め定められたフレーム形式でフレーム化して受信フレームを生成するフレーム化ステップと、判定手段が、前記フレーム化手段によって生成された受信フレームに基づいて、予め定められた前記符号形式および予め定められた前記フレーム形式が正しいかまたは誤っているかを判定する判定ステップと、設定手段が、予め定められた前記符号形式および予め定められた前記フレーム形式が前記判定手段によって正しいと判定された場合には、正しいと判定された前記符号形式および前記フレーム形式に基づいて、前記クロックインタフェースが供給する前記クロック信号に関する設定を行う設定ステップと、クロック信号出力手段が、前記設定手段による設定に基づいて前記クロック信号を生成し、生成した前記クロック信号を出力するクロック信号出力ステップとを有する。
【００１２】
このようなクロック信号設定方法によれば、クロック抽出手段により、受信信号からクロック成分が抽出され、復号化手段により、クロック成分が復号化されて復号化信号が生成され、フレーム化手段により、復号化信号がフレーム化されて受信フレームが生成され、判定手段により、符号形式およびフレーム形式が正しいかまたは誤っているかが判定され、設定手段により、判定手段によって符号形式およびフレーム形式が正しいと判定された場合には、クロックインタフェースに対して、クロック信号に関する設定が行われ、クロック信号出力手段により、設定に基づいたクロック信号が出力される。
【００１３】
また、クロック信号によって同期をとる通信装置は、前記通信装置によって受信された受信信号からクロック成分を抽出するクロック抽出手段と、前記クロック抽出手段によって抽出された前記クロック成分を予め定められた符号形式で復号化して復号化信号を生成する復号化手段と、前記復号化手段によって生成された前記復号化信号を予め定められたフレーム形式でフレーム化して受信フレームを生成するフレーム化手段と、前記フレーム化手段によって生成された受信フレームに基づいて、予め定められた前記符号形式および予め定められた前記フレーム形式が正しいかまたは誤っているかを判定する判定手段と、予め定められた前記符号形式および予め定められた前記フレーム形式が前記判定手段によって正しいと判定された場合には、正しいと判定された前記符号形式および前記フレーム形式に基づいて、前記クロック信号を供給するクロックインタフェースに対して、前記クロックインタフェースから供給される前記クロック信号に関する設定を行う設定手段と、前記設定手段による設定に基づいて前記クロック信号を生成し、生成した前記クロック信号を出力するクロック信号出力手段とを有する。
【００１４】
このような通信装置によれば、クロック抽出手段により、受信信号からクロック成分が抽出され、復号化手段により、クロック成分が復号化されて復号化信号が生成され、フレーム化手段により、復号化信号がフレーム化されて受信フレームが生成され、判定手段により、符号形式およびフレーム形式が正しいかまたは誤っているかが判定され、設定手段により、判定手段によって符号形式およびフレーム形式が正しいと判定された場合には、クロックインタフェースに対して、クロック信号に関する設定が行われ、クロック信号出力手段により、設定に基づいたクロック信号が出力される。
【発明の効果】
【００１５】
開示のクロックインタフェース、クロック信号設定方法および通信装置によれば、仕様に差異がある複数のクロック信号の規格に対応することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について、図面を参照して説明する。
図１は、本実施の形態の概要を示す図である。図１に示す通信装置１は、クロック信号によって同期をとりながら通信を行う装置である。通信装置１は、例えば、ＳＯＮＥＴ／ＳＤＨ回線が用いられたネットワーク２に接続されており、クロック信号を供給するクロックインタフェース１ａを有する。クロックインタフェース１ａは、クロック抽出手段１ａ１、復号化手段１ａ２、フレーム化手段１ａ３、判定手段１ａ４、設定手段１ａ５およびクロック信号出力手段１ａ６を有する。
【００１７】
クロック抽出手段１ａ１は、ネットワーク２を介して伝送され、通信装置１によって受信された受信信号からクロック成分を抽出する。
復号化手段１ａ２は、クロック抽出手段１ａ１によって抽出されたクロックに基づいて、クロックインタフェース１ａからのクロック信号を予め定められた符号形式で復号化して復号化信号を生成する。
【００１８】
フレーム化手段１ａ３は、復号化手段１ａ２によって生成された復号化信号を予め定められたフレーム形式でフレーム化して受信フレームを生成する。
判定手段１ａ４は、フレーム化手段１ａ３によって生成された受信フレームに基づいて、予め定められた符号形式および予め定められたフレーム形式が正しいかまたは誤っているかを判定する。すなわち、判定手段１ａ４は、この判定において、受信したクロック信号が特定の符号形式で符号化されたものであり、その符号形式で復号化した受信クロック信号が特定のフレーム形式であるか、または、符号形式とフレーム形式のいずれか一方が異なるものであるかの判断を行う。
【００１９】
設定手段１ａ５は、判定手段１ａ４によって予め定められた符号形式および予め定められたフレーム形式が正しいと判定された場合には、正しいと判定された符号形式およびフレーム形式に基づいて、クロック信号を供給するクロックインタフェース１ａに対して、クロックインタフェース１ａから供給されるクロック信号に関する設定を行う。
【００２０】
クロック信号出力手段１ａ６は、設定手段１ａ５による設定に基づいてクロック信号を生成し、生成したクロック信号を通信装置１の内部およびネットワーク２を介して外部に出力する。
【００２１】
なお、通信装置１は、クロックインタフェース１ａが、クロック抽出手段１ａ１、復号化手段１ａ２、フレーム化手段１ａ３、判定手段１ａ４、設定手段１ａ５およびクロック信号出力手段１ａ６を有するが、これに限らず、上記の手段のすべてまたは一部をクロックインタフェース１ａとは別に、通信装置１が有してもよい。
【００２２】
このような通信装置１によれば、クロック抽出手段１ａ１により、受信信号からクロック成分が抽出され、復号化手段１ａ２により、クロック成分が復号化されて復号化信号が生成され、フレーム化手段１ａ３により、復号化信号がフレーム化されて受信フレームが生成され、判定手段１ａ４により、符号形式およびフレーム形式が正しいかまたは誤っているかが判定され、設定手段１ａ５により、判定手段１ａ４によって符号形式およびフレーム形式が正しいと判定された場合には、クロック信号出力手段１ａ６に対して、クロック信号に関する設定が行われる。クロック信号出力手段１ａ６により、設定に基づいたクロック信号が出力される。
【００２３】
これによって、受信信号から抽出されたクロック成分に基づいて受信信号の符号形式およびフレーム形式が判定され、判定結果に基づいてクロック信号が設定されるので、仕様に差異がある複数のクロック信号の規格に対応することができる。
【００２４】
以下、本実施の形態について図面を参照して詳細に説明する。
図２は、クロックインタフェースの構成を示す図である。図２に示すクロックインタフェース１００は、伝送装置１０（図３参照）に対して図示しないインタフェース受信部から入力されたＳＯＮＥＴ／ＳＤＨ回線の信号の符号形式およびフレーム形式から用いられているクロック信号を判定し、判定結果に基づいて自動的にクロック信号を設定する。
【００２５】
クロックインタフェース１００は、周波数抽出部１２１ａ、Ｍ／Ｎ位相同期回路部１２１ｂ、Ｅ１フレーム受信処理部１２１ｃ、ＤＳ１フレーム受信処理部１２１ｄ、装置内分周部１２２ａ、ディジタルろ過ＤＰＬＬ部１２２ｂ、Ｍ／Ｎ位相ＰＬＬ部１２２ｃ、ＤＳ１フレーム送信処理部１２２ｄ、Ｅ１フレーム送信処理部１２２ｅ、クロック出力処理部１２２ｆ、内部クロック出力部１２２ｇ、フレーム出力部１２２ｈ、クロック信号出力部１２２ｋ、装置外分周部１２３ａ、Ｍ／Ｎ位相ＰＬＬ部１２３ｃ、ＤＳ１フレーム送信処理部１２３ｄ、Ｅ１フレーム送信処理部１２３ｅ、クロック出力処理部１２３ｆ、フレーム出力部１２３ｈおよびクロック信号出力部１２３ｋを有する。
【００２６】
また、本実施の形態のクロックインタフェース１００は、ライン入力をクロックインタフェース１００に対して入力する光終端ユニット１３と接続されている。この光終端ユニット１３は、図示しない光回線と接続する光回線インタフェース部１３ａ、光回線により伝送された光信号からクロックを抽出する周波数抽出部１３ｂおよび光信号からフレームを構成するフレーム処理部１３ｃを有する。
【００２７】
周波数抽出部１２１ａは、インタフェース受信部で受信された信号からクロック成分を抽出する。
Ｍ／Ｎ位相同期回路部１２１ｂは、位相同期ループである。このＭ／Ｎ位相同期回路部１２１ｂは、各規格のクロックレートにおけるクロック信号を生成する。
【００２８】
Ｅ１フレーム受信処理部１２１ｃは、周波数抽出部１２１ａによって抽出されたクロック成分からＥ１フレームを構成する処理を行う。
ＤＳ１フレーム受信処理部１２１ｄは、周波数抽出部１２１ａによって抽出されたクロック成分からＤＳ１フレームを構成する処理を行う。
【００２９】
装置内分周部１２２ａは、周波数抽出部１２１ａで抽出されたクロック成分が示す信号および光終端ユニット１３から入力された信号のいずれかを選択して分周し、各規格のクロック信号のクロックレートに合わせて制御する。
【００３０】
装置外分周部１２３ａは、周波数抽出部１２１ａで抽出されたクロック成分の周波数を分周し、各規格のクロック信号のクロックレートに合わせて制御する。
ディジタルろ過ＤＰＬＬ（Digital Phase Looked Loop）部１２２ｂは、装置内分周部１２２ａで分周された信号について、ディジタルフィルタリングを行うディジタル位相同期ループである。ディジタルろ過ＤＰＬＬ部１２２ｂは、各規格のうち最も要求が厳しいものに適合するように設定される。
【００３１】
Ｍ／Ｎ位相ＰＬＬ部１２２ｃは、ディジタルろ過ＤＰＬＬ部１２２ｂから出力されたクロック信号について周波数・位相の同期を取ることで、各規格におけるクロックレートを持つクロック信号を生成する。
【００３２】
Ｍ／Ｎ位相ＰＬＬ部１２３ｃは、装置外分周部１２３ａから出力されたクロック信号について周波数・位相の同期を取ることで、各規格におけるクロックレートを持つクロック信号を生成する。
【００３３】
ＤＳ１フレーム送信処理部１２２ｄは、Ｍ／Ｎ位相ＰＬＬ部１２２ｃで生成されたクロック信号に基づいて、ＤＳ１フレームを生成する。ＤＳ１フレーム送信処理部１２３ｄは、Ｍ／Ｎ位相ＰＬＬ部１２３ｃで生成されたクロック信号に基づいて、ＤＳ１フレームを生成する。
【００３４】
Ｅ１フレーム送信処理部１２２ｅは、Ｍ／Ｎ位相ＰＬＬ部１２２ｃで生成されたクロック信号に基づいて、Ｅ１フレームを生成する。Ｅ１フレーム送信処理部１２３ｅは、Ｍ／Ｎ位相ＰＬＬ部１２３ｃで生成されたクロック信号に基づいて、Ｅ１フレームを生成する。
【００３５】
クロック出力処理部１２２ｆは、Ｍ／Ｎ位相ＰＬＬ部１２２ｃで生成されたクロック信号に基づいて、６．３１２ＭＨｚのクロック信号を生成する。
クロック出力処理部１２３ｆは、Ｍ／Ｎ位相ＰＬＬ部１２３ｃで生成されたクロック信号に基づいて、６．３１２ＭＨｚのクロック信号を生成する。
【００３６】
内部クロック出力部１２２ｇは、ディジタルろ過ＤＰＬＬ部１２２ｂから出力されたクロック信号に基づいて伝送装置１０内の同期制御に用いられる内部クロックを出力する。
フレーム出力部１２２ｈは、ＤＳ１フレーム送信処理部１２２ｄで生成されたＤＳ１フレームおよびＥ１フレーム送信処理部１２２ｅで生成されたＥ１フレームを出力する。
【００３７】
フレーム出力部１２３ｈは、ＤＳ１フレーム送信処理部１２３ｄで生成されたＤＳ１フレームおよびＥ１フレーム送信処理部１２３ｅで生成されたＥ１フレームを出力する。
クロック信号出力部１２２ｋは、クロック出力処理部１２２ｆで生成された６．３１２ＭＨｚのクロック信号を出力する。
【００３８】
クロック信号出力部１２３ｋは、クロック出力処理部１２３ｆで生成された６．３１２ＭＨｚのクロック信号を出力する。
次に、クロックインタフェース１００の機能について説明する。
【００３９】
図３は、クロックインタフェースの機能を示すブロック図である。図３に示す伝送装置１０は、クロック信号によって同期をとりながらＳＯＮＥＴ／ＳＤＨ規格に準拠して通信を行う装置である。伝送装置１０は、ＳＯＮＥＴ／ＳＤＨ回線２０に接続されている。また、伝送装置１０は、クロック信号を供給するクロックインタフェース１００を有する。クロックインタフェース１００は、クロック抽出部１０１、復号化部１０２、フレーム化部１０３、判定部１０４、設定部１０５およびクロック信号出力部１０６を有する。
【００４０】
クロック抽出部１０１は、伝送装置１０に接続されたＳＯＮＥＴ／ＳＤＨ回線２０を介して伝送され、伝送装置１０によって受信された受信信号が入力されると、受信信号からクロック成分を抽出する。
【００４１】
また、クロック抽出部１０１は、受信信号が含んでいる周波数成分を抽出し、抽出した周波数成分から周波数６４ｋＨｚのｓｉｎ波（sine curve）が検出された場合には、国内規格の６４ｋＨｚクロック信号であると判定する。国内規格の６４ｋＨｚクロック信号は、周波数６４ｋＨｚのｓｉｎ波であって２値符号で用いられるＴＴＬ信号でないため、復号化部１０２を介さずに受信信号の周波数成分から判定することができる。
【００４２】
復号化部１０２は、クロック抽出部１０１によって抽出されたクロック成分を、予め定められた符号形式で復号化して復号化信号を生成する。すなわち、復号化部１０２は、クロック抽出部１０１によって抽出されたクロック信号に基づいて、クロックインタフェース１００に入力されたクロック信号を、予め定められた符号形式で復号化して復号化信号を生成する。
【００４３】
ここで、符号形式は、クロック信号を始めとする制御信号およびデータ信号を伝送するためにＳＯＮＥＴ／ＳＤＨ回線２０におけるＤＳ１、Ｅ１の各規格で用いられている２値符号形式である。ＳＯＮＥＴ／ＳＤＨ回線２０で用いられる符号形式には、詳しくは図４において後述するが、例えば、ＡＭＩ、Ｂ８ＺＳ（以上、ＤＳ１）、ＨＤＢ３（Ｅ１）などがある。また、予め定められた符号形式は、伝送装置１０でクロック信号の送受信に使用できる符号形式である。
【００４４】
予め定められた符号形式が複数種類存在する場合には、復号化部１０２は、クロック抽出部１０１によって抽出されたクロック成分を予め定められた符号形式のすべての種類について復号化して、復号化信号を生成する。
【００４５】
フレーム化部１０３は、復号化部１０２によって生成された復号化信号を予め定められたフレーム形式でフレーム化して、受信フレームを生成する。
ここで、フレーム形式は、クロック信号を始めとする制御信号およびデータ信号を伝送するために、ＳＯＮＥＴ／ＳＤＨ回線２０の各規格で用いられているフレーム形式である。ＳＯＮＥＴ／ＳＤＨ回線２０で用いられるフレーム形式には、詳しくは図４において後述するが、例えば、ＤＳ１（ＳＦ）、ＤＳ１（ＥＳＦ）（以上、ＤＳ１）、Ｅ１（Ｓｉｎｇｌｅ）、Ｅ１（Ｍｕｌｔｉ）（以上Ｅ１）などがある。また、予め定められたフレーム形式は、伝送装置１０でクロック信号の送受信に使用できるフレーム形式である。
【００４６】
予め定められたフレーム形式が複数種類存在する場合には、フレーム化部１０３は、復号化部１０２によって生成された復号化信号を予め定められたフレーム形式のすべての種類についてフレーム化して受信フレームを生成する。
【００４７】
判定部１０４は、フレーム化部１０３によって生成された受信フレームに基づいて、予め定められた符号形式および予め定められたフレーム形式が正しいかまたは誤っているかを判定する。すなわち、判定部１０４は、この判定において、受信したクロック信号が特定の符号形式で符号化されたものであり、その符号形式で復号化した受信クロック信号が特定のフレーム形式であるか、または、符号形式とフレーム形式のいずれか一方が異なるものであるかの判断を行う。
【００４８】
具体的には、判定部１０４は、フレーム化部１０３によって生成された受信フレームによって同期の確立を試み、同期が確立した場合には、符号形式およびフレーム形式について正しいと判定する。
【００４９】
予め定められた符号形式または予め定められたフレーム形式のうち、少なくともいずれか一方が複数種類存在する場合には、判定部１０４は、フレーム化部１０３によってフレーム化された受信フレームにつき、符号形式およびフレーム形式の組み合わせについて正しいかまたは誤っているかを判定するとともに、判定結果に基づいて正しい符号形式およびフレーム形式の組み合わせを決定する。なお、これに限らず、現実には使用されることがない組み合わせ、ユーザの使用環境では使用されないことが明らかである組み合わせなど、判定する意義がない組み合わせについては、予め判定から除外してもよい。
【００５０】
設定部１０５は、判定部１０４によって予め定められた符号形式および予め定められたフレーム形式が正しいと判定された場合には、正しいと判定された符号形式およびフレーム形式に基づいて、クロック信号を供給するクロックインタフェース１００に対して、クロックインタフェース１００から供給されるクロック信号に関する設定を行う。
【００５１】
設定部１０５は、決定された正しい符号形式およびフレーム形式の組み合わせに基づいて、クロックインタフェース１００によって供給されるクロック信号に関する設定を行う。このとき、設定部１０５は、設定情報記憶部１０９から判定部１０４によって正しいと判定された符号形式およびフレーム形式に応じた設定情報を読み込み、読み込んだ設定情報をクロックインタフェース１００が有する信号処理部１０７に書き込むことによって、クロック信号の設定を行う。
【００５２】
クロック信号出力部１０６は、設定部１０５による設定に基づく信号処理部１０７による制御に基づいて、クロック信号を生成し、生成したクロック信号を伝送装置１０の内部およびＳＯＮＥＴ／ＳＤＨ回線２０を介して外部に出力する。
【００５３】
信号処理部１０７は、クロック信号出力部１０６に対して、判定部１０４によって正しいと判定された符号形式およびフレーム形式に基づいてクロック信号を生成し、生成したクロック信号を出力するように制御するファームウェアによって動作する。信号処理部１０７は、このファームウェアは、書き換え可能であり、伝送装置１０の電源投入時、または符号形式およびフレーム形式の判定時に設定情報記憶部１０９から読み出されて信号処理部１０７に書き込まれる。
【００５４】
通知部１０８は、予め定められた符号形式および予め定められたフレーム形式のうち、一の符号形式および一のフレーム形式でクロックインタフェース１００が設定されている場合において、判定部１０４によりフレーム化部１０３によって生成された受信フレームに基づいて、設定されている符号形式およびフレーム形式が誤っていると判定された場合には、符号形式およびフレーム形式が誤っていると判定された旨を図示しない接続された表示装置によりユーザに対して、または図示しない通信回線によって他の装置に対して通知する。
【００５５】
これにより、詳しくは図１０において後述するが、例えばユーザが、伝送装置１０を接続するＳＯＮＥＴ／ＳＤＨ回線２０において用いられている符号形式およびフレーム形式に合わせて、伝送装置１０のクロックインタフェース１００で用いられる符号形式およびフレーム形式を予め定める。このユーザが定めた符号形式およびフレーム形式によりクロックインタフェース１００が設定された場合に、この設定された符号形式およびフレーム形式が誤っており、接続されたＳＯＮＥＴ／ＳＤＨ回線２０との間でクロック信号の同期が確立しないときには、この旨をユーザまたは他の装置に通知することができる。
【００５６】
設定情報記憶部１０９は、クロックインタフェース１００によって供給されるクロック信号を設定する設定情報を記憶する。設定情報は、それぞれの符号形式およびフレーム形式に対応する信号処理部１０７において動作する複数のファームウェアのプログラムデータを含む。
【００５７】
これにより、設定情報が含むファームウェアのプログラムデータを用いて、ＳＯＮＥＴ／ＳＤＨ回線２０で用いられているクロック信号の符号形式およびフレーム形式に合わせて信号処理部１０７のファームウェアを書き換えることによって、信号処理部１０７に対して、クロックインタフェース１００が供給するクロック信号に合わせて適切な処理をさせることができる。
【００５８】
図４は、クロックインタフェースの動作を示す図である。
クロックインタフェース１００は、図４に示す周波数抽出部１２１ａ、復号化部１３１、受信フレーム化部１３２、判定部１３３、制御部１３４、Ｍ／Ｎ位相同期回路部１３５、送信フレーム化部１３６および符号化部１３７が、以下に示すように動作することによって、入力された信号の符号形式およびフレーム形式が自動的に判定される。
【００５９】
周波数抽出部１２１ａは、伝送装置１０で受信されクロックインタフェース１００に入力された信号からクロック成分を抽出し、抽出したクロック信号を出力する。
復号化部１３１は、周波数抽出部１２１ａから出力されたクロック信号を復号化する。ここで、復号化部１３１は、クロック信号をＡＭＩ１３１ａ、Ｂ８ＺＳ１３１ｂおよびＨＤＢ３１３１ｃの、それぞれの符号化規則に沿って信号を検出することによって、３種類の符号形式に基づいて復号化することが可能である。
【００６０】
なお、受信フレーム化部１３２においては、ＢＰＶ（BiPolar Violation）を検出し、その正・負極性の連続性を検出するとともに、Ｂ８ＺＳ−ＢＰＶ検出も行う。受信フレーム化部１３２に対しては、それぞれの復号化信号を所定時間に一種類ずつ順番に切り替えて入力する。
【００６１】
誤った復号化信号が受信フレーム化部１３２に入力された場合には、判定部１３３において同期が確立されないと判定される。判定部１３３は、同期を確立したと判定したときの符号形式（ＡＭＩ、Ｂ８ＺＳ、ＨＤＢ３のいずれか）を保持する。その後、伝送装置１０は、この符号形式で動作する。
【００６２】
なお、データの内容によってはＢ８ＺＳ／ＨＤＢ３の符号とＡＭＩの符号が一致することにより、互いに誤って判定されてしまう場合がある。この場合は、判定部１３３は、受信フレーム化部１３２によって検出されたＢＰＶエラーの閾値により判定することができる。
【００６３】
受信フレーム化部１３２は、復号化部１３１によって復号化された受信信号を上記３種類の符号形式についてフレーム化する。受信フレーム化部１３２は、復号化部１３１によって３種類の符号形式に復号化された信号を分配する分配部１３２ａを有するとともに、分配部１３２ａによって分配された信号をＤＳ１（ＳＦ：Super Frame）１３２ｂ、ＤＳ１（ＥＳＦ：Extended Super Frame）１３２ｃ、Ｅ１（Ｓｉｎｇｌｅ）１３２ｄおよびＥ１（Ｍｕｌｔｉ）１３２ｅの４種類のフレーム化を行う。
【００６４】
ここで、受信フレーム化部１３２は、いずれかの符号形式で同期が確立した場合にも、他の符号形式で符号化された信号に対するフレーム化の処理および判定の処理は動作し続け、他の符号形式でも同期が確立するか否かについて判定する。なお、これに限らず、いずれかの符号形式で同期が確立した場合には、フレーム化の処理および判定の処理を終了してもよい。また、ＤＳ１およびＥ１が途中で入れ替えられることが無いネットワーク構成の場合は、一度同期が確立したときは、その同期が一定期間以上外れるまでは他方のフレーム化処理は停止させてもよい。
【００６５】
また、あらかじめ符号形式およびフレーム形式がわかっている場合には、ユーザが手動などによって制御部１３４に指令を出すことにより、伝送装置１０で通信されるクロック信号の符号形式およびフレーム形式を設定することができる。
【００６６】
判定部１３３は、受信フレーム化部１３２によって４種類の規格のフレーム化された信号のそれぞれについて、同期が確立したか否かを認識する。判定部１３３は、ここで同期が確立した規格のフレームを、受信信号のフレーム形式であると判定する。
【００６７】
制御部１３４は、判定部１３３による判定の結果に基づいて、Ｍ／Ｎ位相同期回路部１３５、送信フレーム化部１３６のフレーム選択部１３６ｅおよび符号化部１３７の符号形式選択部１３７ｄに対して、出力信号が判定された規格のフレームとして出力するように制御する。
【００６８】
また、制御部１３４は、判定部１３３の判定の結果にかかわらず、または判定部１３３の判定を行うことなく、ユーザの設定に従って出力信号のフレーム形式を設定することができる。これにより、伝送装置１０で用いられる信号の符号形式およびフレーム形式が特定されているときに、クロック信号の符号形式およびフレーム形式を予め設定しておくこともできる。
【００６９】
Ｍ／Ｎ位相同期回路部１３５は、制御部１３４による制御に従って同期をとる周波数を決定する。これにより、伝送装置１０から出力されるクロック信号の周波数が設定される。ここでＭ／Ｎ位相同期回路部１３５は、制御部１３４による制御内容において、出力信号がＤＳ１フレームであれば、１．５４４ＭＨｚのクロック信号を生成する。一方、Ｍ／Ｎ位相同期回路部１３５は、出力信号がＥ１フレームであれば、２．０４８ＭＨｚのクロック信号を生成する。
【００７０】
送信フレーム化部１３６は、制御部１３４による制御に従って、伝送装置１０から送信される種類のフレームを選択する。ここで送信フレーム化部１３６は、ＤＳ１（ＳＦ）１３６ａ、ＤＳ１（ＥＳＦ）１３６ｂ、Ｅ１（Ｓｉｎｇｌｅ）１３６ｃおよびＥ１（Ｍｕｌｔｉ）１３６ｄの４種類のフレーム化を行うことが可能である。フレーム選択部１３６ｅは、制御部１３４の制御内容に基づいてこれらの４種類のフレームのうち一つの種類のフレームを選択する。送信フレーム化部１３６は、出力するデータについてフレーム選択部１３６ｅが選択した種類のフレームでフレーム化を行う。
【００７１】
符号化部１３７は、制御部１３４による制御に従って、送信フレーム化部１３６が選択した種類のフレームを符号化して出力する。ここで符号化部１３７は、ＡＭＩ１３７ａ、Ｂ８ＺＳ１３７ｂおよびＨＤＢ３１３７ｃの３種類の符号形式に符号化することが可能である。符号形式選択部１３７ｄは、制御部１３４の制御内容に基づいてこれらの符号形式のうち一つの種類の符号形式を選択する。これに基づいて、クロックインタフェース１００から、選択された符号形式のクロック信号が出力される。
【００７２】
次に、本実施の形態のクロックインタフェース１００におけるフレーム形式の判定について説明する。
図５は、クロックインタフェースにおける受信信号のクロック信号の判定を示す図である。
【００７３】
本実施の形態のクロックインタフェース１００では、各フレーム形式においてフレームの同期処理を行い、同期が確立された場合には、確立されたフレームの符号形式およびフレーム形式でデータ通信を行う。図５では、説明の便宜のため、ある符号形式についてのみ、Ｅ１（Ｓｉｎｇｌｅ）およびＤＳ１（ＳＦ）について同期の確立を１回ずつ試行し、これらによりいずれも同期が確立しなかったときは同期外れとする場合について説明する。
【００７４】
図５に示すように、クロックインタフェース１００では、フレームの符号形式およびフレーム形式を認識するために確保するフレーム認識時間を設定し、このフレーム認識時間において、フレームの同期の確立を試行する。フレーム認識時間は、Ｅ１フレームの同期の確立を繰り返し試行するＥ１フレーム認識時間４１およびＤＳ１フレームの同期の確立を繰り返し試行するＤＳ１フレーム認識時間４２を含む。
【００７５】
Ｅ１フレーム認識時間４１においては、時刻ｔの経過に伴い、Ｅ１フレームの同期の確立が繰り返し試行される。この試行の結果、Ｅ１フレームについて同期が確立したＥ１同期確立４１ａとなった場合には、各種設定がＥ１フレームに設定されるＥ１設定４１ｂとなる。一方、Ｅ１フレーム認識時間が経過しても、試行の結果、Ｅ１フレームについて同期が確立しなかった場合には、Ｅ１フレーム認識時間４１が終了され、ＤＳ１フレームの同期の確立が繰り返し試行されるＤＳ１フレーム認識時間４２に移行される。
【００７６】
ＤＳ１フレーム認識時間４２においては、時刻ｔの経過に伴い、ＤＳ１フレームの同期の確立が繰り返し試行される。この試行の結果、ＤＳ１フレームについて同期が確立したＤＳ１同期確立４２ａとなった場合には、各種設定がＤＳ１フレームに設定されるＤＳ１設定４２ｂとなる。一方、ＤＳ１フレーム認識時間４２が経過しても、試行の結果、ＤＳ１フレームについて同期が確立しなかった場合には、ＤＳ１フレーム認識時間４２が終了され、フレームの同期が確立しなかった場合における処理を行うフレームロス処理時間４３に移行される。
【００７７】
例えば、１フレームの処理に要する時間を１２５μｓとした場合、フレームの同期の確立を行うための時間として、フレーム前方保護段数（例えば、５段）、後方保護段数（例えば、５段）を設定して、これらの処理に要する時間を、それぞれのフレーム認識区間として確保する。最悪同期復帰時間の２倍の時間が経過してもフレームの同期が確立されない場合、認識するフレームを切り替える。Ｅ１フレームの認識からＤＳ１フレームの認識に切り替える。
【００７８】
なお、受信信号のクロック信号の判定においては、フレーム前方保護段数およびフレーム後方保護段数は、自由に設定することができる。また、このフレーム認識時間は、自由に設定することができるが、例えば、各フレームにおける最悪同期復帰時間の２倍に設定してもよい。また、Ｅ１フレーム認識時間とＤＳ１フレーム認識時間の順序は入れ替えてもよい。また、フレーム認識時間は、フレーム形式ごとに異なる時間を設定してもよい。また、符号形式およびフレーム形式は自由に選択することができる。また、同期の確立の試行回数も、自由に設定することができる。
【００７９】
次に、本実施の形態のクロックインタフェース１００が有するクロックＬＳＩ１５０の設定について説明する。
図６は、クロックＬＳＩの構成を示す図である。
【００８０】
図６に示すクロックＬＳＩ（Large Scale Integration）１５０は、ＣＰＵ（Central Processing Unit）１１１の制御に基づいて、クロックインタフェース１００を制御するＬＳＩである。クロックＬＳＩ１５０は、ＣＰＵインタフェース１５０ａ、調停部１５０ｂ、内部レジスタ群１５０ｃ、ブートローダ（Boot Loader）１５０ｄ、メモリ１５０ｅ、ＤＳＰ（Digital Signal Processor）１５０ｆを有する。また、クロックＬＳＩ１５０は、フラッシュメモリ１１２と接続されている。
【００８１】
ＣＰＵ１１１は、クロックインタフェース１００の他、伝送装置１０全体を制御する処理装置である。
ＣＰＵインタフェース１５０ａは、ＣＰＵ１１１とクロックＬＳＩ１５０との間を接続し、データおよび制御信号をやり取りするためのインタフェースである。
【００８２】
調停部１５０ｂは、クロックＬＳＩ１５０においてフラッシュメモリ１１２およびクロックＬＳＩ１５０内の他の構成要素におけるデータ通信同士の調停を行う。
内部レジスタ群１５０ｃは、クロックＬＳＩ１５０内部において各処理に用いられるデータを記憶する記憶装置である。
【００８３】
ブートローダ１５０ｄは、伝送装置１０の起動時および伝送装置１０に接続された回線におけるクロック信号の判定時（図７から図９参照）に読み込まれ、伝送装置１０を起動するプログラムである。
【００８４】
メモリ１５０ｅには、クロックインタフェース１００において実行されるプログラムおよびプログラムの実行に必要な各種データが格納される。
ＤＳＰ１５０ｆは、ディジタル信号処理を行うプロセッサである。ＤＳＰ１５０ｆは、フレームの符号形式およびフレーム形式に応じて信号を処理する。このとき、ＤＳＰ１５０ｆは、処理を実行するファームウェアを書き換えることによって、処理を行うクロック信号の符号形式およびフレーム形式に適応させることができる。
【００８５】
フラッシュメモリ１１２は、書き換え可能な不揮発性メモリである。フラッシュメモリ１１２には、ＤＳＰ１５０ｆのファームウェアのプログラムが記憶されている。このファームウェアのプログラムデータがＤＳＰ１５０ｆに読み込まれることによって、ＤＳＰ１５０ｆにおいて符号形式およびフレーム形式に対応した処理が実行される。
【００８６】
本実施の形態のクロックＬＳＩ１５０では、伝送装置１０の起動時および伝送装置１０の起動後には、受信信号のフレームの符号形式およびフレーム形式が判定される（または、ユーザにより通信するフレームの符号形式およびフレーム形式が設定される）と、ブートローダ１５０ｄにより、判定されたフレームの符号形式およびフレーム形式に対応したファームウェアのプログラムデータが読み込まれる。この読み込まれたファームウェアのプログラムデータは、ブートローダ１５０ｄによってＤＳＰ１５０ｆに書き込まれて展開される。これにより、ＤＳＰ１５０ｆがクロック信号の符号形式およびフレーム形式に対応した設定が行われる。
【００８７】
このとき、伝送装置１０の起動時には、ブートローダ１５０ｄによって前回ＤＳＰ１５０ｆに書き込まれたファームウェアが同じく書き込まれる。
ここで、クロックインタフェース１００における、ＤＳ１およびＥ１の間における主な差異は、復号化部１３１（図４参照）における符号形式（ＤＳ１：ＡＭＩ／Ｂ８ＺＳ、Ｅ１：ＨＤＢ３）、受信フレーム化部１３２および送信フレーム化部１３６におけるフレーム形式（ＤＳ１：ＳＦ／ＥＳＦ、Ｅ１：Ｓｉｎｇｌｅ／Ｍｕｌｔｉ）、クロック信号の周波数（ＤＳ１：１．５４４ＭＨｚ、Ｅ１：２．０４８ＭＨｚ）、時間規定（セットアップ時間、ホールド時間など）の違い、ＳＳＭ（Sync Status Message）コードの違いなどがある。
【００８８】
これらの差異について、それぞれの規格に対応したファームウェアがＤＳＰ１５０ｆに書き込まれることにより、各規格に基づいたクロック信号を自動的に判定して、判定結果に基づいて設定を行うクロックインタフェース１００および伝送装置１０が実現される。
【００８９】
次に、本実施の形態のクロックインタフェース１００における処理の手順について説明する。
まず、本実施の形態のクロックインタフェース１００において、受信信号の符号形式およびフレーム形式を判定するクロック信号判定処理について説明する。
【００９０】
図７から図９は、クロック信号判定処理の手順を示すフローチャートである。
本実施の形態のクロックインタフェース１００は、伝送装置１０がＳＯＮＥＴ／ＳＤＨ回線に接続された状態で起動された後に、受信したフレームの符号形式およびフレーム形式を判定して、クロック信号の符号形式およびフレーム形式を設定する。クロック信号判定処理は、伝送装置１０により起動後にフレームが受信されることによって呼び出され、受信されたフレームの符号形式およびフレーム形式の判定が行われる。
【００９１】
［ステップＳ１１］周波数抽出部１２１ａは、受信信号から周波数を抽出する。
［ステップＳ１２］判定部１３３は、ステップＳ１１において抽出された周波数から６４ｋＨｚのクロック信号の検出を試みる。６４ｋＨｚのクロック信号が検出された場合には、ステップＳ１４に処理を進める。一方、６４ｋＨｚのクロック信号が検出されない場合には、ステップＳ１３に処理を進める。
【００９２】
［ステップＳ１３］復号化部１３１は、予め定められた３種類の符号形式のうちの一つの符号形式で復号化し、復号化した信号を受信フレーム化部１３２に入力する。
このステップＳ１３では、復号化部１３１は、最初に復号化を行うときは、ＡＭＩで復号化を行う。後述するステップＳ３４（図９参照）における繰り返しにより２度目に復号化を行うときは、Ｂ８ＺＳによって復号化を行う。ステップＳ３４における、さらなる繰り返しにより３度目に復号化を行うときは、ＨＤＢ３によって復号化を行う。このようにして復号化した信号を受信フレーム化部１３２に入力する。なお、この３種類の符号形式の同期の確立の試行の順序は、これに限らず自由に設定することができる。
【００９３】
［ステップＳ１４］判定部１３３は、クロック信号を国内規格の６４ｋＨｚであると判定する。その後、処理を終了する。
［ステップＳ１５］判定部１３３は、ステップＳ１３で受信フレーム化部１３２に入力された、復号化された信号が、ＤＳ１（ＳＦ）によってフレームの同期が確立されるか試行する。次に、試行により同期が確立されたか否かを判定する。同期が確立すれば、ステップＳ１７に処理を進める。一方、同期が確立しなければ、ステップＳ１６に処理を進める。
【００９４】
［ステップＳ１６］判定部１３３は、ステップＳ１５の処理を所定時間が経過するまで繰り返す。所定時間が経過すれば、ステップＳ２１（図７参照）に処理を進める。
この所定時間は、本実施の形態では、上記のように、最悪同期復帰時間の２倍とするが、これに限らず、必要に応じて設定することができる。
【００９５】
［ステップＳ１７］判定部１３３は、クロック信号のフレーム形式をＤＳ１（ＳＦ）、符号形式をステップＳ１３で復号化した信号形式であると判定する。その後、処理を終了する。
【００９６】
［ステップＳ２１］判定部１３３は、ステップＳ１３で受信フレーム化部１３２に入力された、復号化された信号が、ＤＳ１（ＥＳＦ）によってフレームの同期が確立されるか試行する。次に、試行により同期が確立されたか否かを判定する。同期が確立すれば、ステップＳ２３に処理を進める。一方、同期が確立しなければ、ステップＳ２２に処理を進める。
【００９７】
［ステップＳ２２］判定部１３３は、ステップＳ２１の処理を所定時間が経過するまで繰り返す。所定時間が経過すれば、ステップＳ２４に処理を進める。
［ステップＳ２３］判定部１３３は、クロック信号のフレーム形式をＤＳ１（ＥＳＦ）、符号形式をステップＳ１３で復号化された信号形式であると判定する。その後、処理を終了する。
【００９８】
［ステップＳ２４］判定部１３３は、ステップＳ１３で受信フレーム化部１３２に入力された、復号化された信号が、Ｅ１（Ｓｉｎｇｌｅ）によってフレームの同期が確立されるか試行する。次に、試行により同期が確立されたか否かを判定する。同期が確立すれば、ステップＳ２６に処理を進める。一方、同期が確立しなければ、ステップＳ２５に処理を進める。
【００９９】
［ステップＳ２５］判定部１３３は、ステップＳ２４の処理を所定時間が経過するまで繰り返す。所定時間が経過すれば、ステップＳ３１（図９参照）に処理を進める。
［ステップＳ２６］判定部１３３は、クロック信号のフレーム形式をＥ１（Ｓｉｎｇｌｅ）、符号形式をステップＳ１３で復号化された信号形式であると判定する。その後、処理を終了する。
【０１００】
［ステップＳ３１］判定部１３３は、ステップＳ１３で受信フレーム化部１３２に入力された、復号化された信号が、Ｅ１（Ｍｕｌｔｉ）によってフレームの同期が確立されるか試行する。次に、試行により同期が確立されたか否かを判定する。同期が確立すれば、ステップＳ３３に処理を進める。一方、同期が確立しなければ、ステップＳ３２に処理を進める。
【０１０１】
［ステップＳ３２］判定部１３３は、ステップＳ３１の処理を所定時間が経過するまで繰り返す。所定時間が経過すれば、ステップＳ３１に処理を進める。
［ステップＳ３３］判定部１３３は、クロック信号のフレーム形式をＥ１（Ｍｕｌｔｉ）、符号形式をステップＳ１３で復号化された信号形式であると判定する。その後、処理を終了する。
【０１０２】
［ステップＳ３４］判定部１３３は、ＡＭＩ、Ｂ８ＺＳおよびＨＤＢ３のすべての符号形式について同期が確立されたか否かの判定を実行したか否かについて判定する。すべての符号形式について実行していれば、ステップＳ３５に処理を進める。一方、すべての符号形式について実行していなければ、ステップＳ１３（図７参照）に処理を進める。
【０１０３】
［ステップＳ３５］判定部１３３は、ステップＳ３４までの処理が所定回数（例えば、３回）繰り返されたか否かを判定する。所定回数繰り返されていれば、ステップＳ３６に処理を進める。一方、所定回数繰り返されていなければ、ステップＳ１１（図７参照）に処理を進める。
【０１０４】
［ステップＳ３６］判定部１３３は、同期の確立に失敗した同期外れ状態を通知する。これにより、ユーザまたは他の通信装置は、伝送装置１０が受信された信号について同期の確立に失敗したことを知ることができる。その後、処理を終了する。
【０１０５】
これにより、伝送装置１０は、同期外れ状態であることを通知するとともに、クロック信号が設定されていない状態のまま待機する。
また、クロック信号の同期が確立したことにより、クロック信号の符号形式およびフレーム形式が判定された場合には、処理を終了して同期が確立したクロック信号の符号形式およびフレーム形式でクロックインタフェース１００を設定して、伝送装置１０が動作する。
【０１０６】
なお、本実施の形態のクロック信号判定処理では、すべての符号形式およびフレーム形式の組み合わせ（例えば、６４ｋＨｚ周波数１通り＋符号形式３種類×規格２種類×規格内２種類＝１３通り）について同期の確立を試行するが、これに限らず、ＡＭＩおよびＢ８ＺＳについてはＤＳ１のみ（ＤＳ１（ＳＦ／ＥＳＦ））について同期の確立を試行し、ＨＤＢ３はＥ１のみ（Ｅ１（Ｓｉｎｇｌｅ／Ｍｕｌｔｉ））について同期の確立を試行してもよい。
【０１０７】
次に、本実施の形態のクロックインタフェース１００において予めクロック信号の設定が行われている場合における、クロック信号の設定の誤りを検出する誤設定検出処理について説明する。
【０１０８】
図１０から図１４は、誤設定検出処理の手順を示すフローチャートである。
本実施の形態のクロックインタフェース１００は、伝送装置１０で送受信されるフレームの符号形式およびフレーム形式を予め設定しておくことができる。誤設定検出処理は、このようにフレームの符号形式およびフレーム形式が予め設定されている場合に、その設定が誤っている場合を検出する処理である。この誤設定検出処理は、予め設定されたフレームの符号形式およびフレーム形式で同期が確立されなかった場合に、クロックインタフェース１００で実行される処理である。
【０１０９】
［ステップＳ４１］制御部１３４は、予め設定されたフレームの符号形式およびフレーム形式を取得する。この設定内容は、例えば、ブートローダ１５０ｄによってＤＳＰ１５０ｆに書き込まれたファームウェアから特定することができる。
【０１１０】
［ステップＳ４２］周波数抽出部１２１ａは、受信信号からクロック成分を抽出する。
［ステップＳ４３］制御部１３４は、ステップＳ４１で取得した、予め設定されたクロック信号の符号形式およびフレーム形式が、６４ｋＨｚであるか否かを判定する。クロック信号の設定が６４ｋＨｚであれば、ステップＳ５１に処理を進める。一方、クロック信号の設定が６４ｋＨｚでなければ、ステップＳ４４に処理を進める。
【０１１１】
［ステップＳ４４］判定部１３３は、ステップＳ４２において抽出されたクロック成分から、国内規格のクロック信号である周波数が６４ｋＨｚのｓｉｎ波のクロック信号の検出を試みる。６４ｋＨｚのｓｉｎ波のクロック信号が検出された場合には、ステップＳ８７（図１４参照）に処理を進める。一方、６４ｋＨｚのｓｉｎ波のクロック信号が検出されない場合には、ステップＳ５１（図１１参照）に処理を進める。
【０１１２】
［ステップＳ５１］復号化部１３１は、予め定められた３種類の符号形式のうちの一つの符号形式で復号化し、復号化した信号を受信フレーム化部１３２に入力する。
このステップＳ５１では、クロック信号判定処理（図７参照）のステップＳ１３と同様に、復号化部１３１は、最初に復号化を行うときは、ＡＭＩで復号化を行う。後述するステップＳ８４（図１４参照）における繰り返しにより２度目に復号化を行うときは、Ｂ８ＺＳによって復号化を行う。ステップＳ８４における、さらなる繰り返しにより３度目に復号化を行うときは、ＨＤＢ３によって復号化を行う。このようにして復号化した信号を受信フレーム化部１３２に入力する。なお、この３種類の符号形式の同期の確立の試行の順序は、これに限らず自由に設定することができる。
【０１１３】
［ステップＳ５２］判定部１３３は、設定の規格がＤＳ１（ＳＦ）である場合には、なおかつ、ステップＳ５１において入力された信号の符号形式が、設定と同一の符号形式であるか否かを判定する。設定の規格がＤＳ１（ＳＦ）であって、かつ、入力された信号の符号形式が、設定と同一の符号形式である場合には、ステップＳ６１（図１２参照）に処理を進める。一方、設定の規格がＤＳ１（ＳＦ）でないか、または、入力された信号の符号形式が、設定と同一の符号形式でない、のうち少なくともいずれか一方を満たす場合には、ステップＳ５３に処理を進める。
【０１１４】
これは、この誤設定検出処理が実行される状況においては、既に予めされた設定が誤っていることが判明しているので、設定と全く同一の符号形式およびフレーム形式において同期の確立を試行する無駄を省略することにより、時間および手順を節約するためである。
【０１１５】
なお、これに限らず、ここで設定された符号形式およびフレーム形式で同期の確立を試行することとしてもよい。またこの場合において、試行の結果同期が確立した場合には、伝送装置１０は、通常通り動作するか、または、設定に従って動作が可能になった旨をユーザまたは他の通信装置に通知してもよい。
【０１１６】
［ステップＳ５３］判定部１３３は、ステップＳ５１で受信フレーム化部１３２に入力された、復号化された信号が、ＤＳ１（ＳＦ）によってフレームの同期が確立されるか試行する。次に、試行により同期が確立されたか否かを判定する。同期が確立すれば、ステップＳ８７（図１４参照）に処理を進める。一方、同期が確立しなければ、ステップＳ５４に処理を進める。
【０１１７】
［ステップＳ５４］判定部１３３は、ステップＳ５３の処理を所定時間が経過するまで繰り返す。所定時間が経過すれば、ステップＳ６１（図１２参照）に処理を進める。
この所定時間は、本実施の形態では、クロック信号判定処理と同様に、最悪同期復帰時間の２倍とするが、これに限らず、必要に応じて設定することができる。
【０１１８】
［ステップＳ６１］判定部１３３は、設定の規格がＤＳ１（ＥＳＦ）である場合には、なおかつ、ステップＳ５１において入力された信号の符号形式が、設定と同一の符号形式であるか否かを判定する。設定の規格がＤＳ１（ＥＳＦ）であって、かつ、入力された信号の符号形式が、設定と同一の符号形式である場合には、ステップＳ７１（図１３参照）に処理を進める。一方、設定の規格がＤＳ１（ＥＳＦ）でないか、または、入力された信号の符号形式が、設定と同一の符号形式でない、のうち少なくともいずれか一方を満たす場合には、ステップＳ６２に処理を進める。
【０１１９】
［ステップＳ６２］判定部１３３は、ステップＳ５１で受信フレーム化部１３２に入力された、復号化された信号が、ＤＳ１（ＥＳＦ）によってフレームの同期が確立されるか試行する。次に、試行により同期が確立されたか否かを判定する。同期が確立すれば、ステップＳ８７（図１４参照）に処理を進める。一方、同期が確立しなければ、ステップＳ６３に処理を進める。
【０１２０】
［ステップＳ６３］判定部１３３は、ステップＳ６２の処理を所定時間が経過するまで繰り返す。所定時間が経過すれば、ステップＳ７１（図１３参照）に処理を進める。
［ステップＳ７１］判定部１３３は、設定の規格がＥ１（Ｓｉｎｇｌｅ）である場合には、なおかつ、ステップＳ５１において入力された信号の符号形式が、設定と同一の符号形式であるか否かを判定する。設定の規格がＥ１（Ｓｉｎｇｌｅ）であって、かつ、入力された信号の符号形式が、設定と同一の符号形式である場合には、ステップＳ８１（図１４参照）に処理を進める。一方、設定の規格がＥ１（Ｓｉｎｇｌｅ）でないか、または、入力された信号の符号形式が、設定と同一の符号形式でない、のうち少なくともいずれか一方を満たす場合には、ステップＳ７２に処理を進める。
【０１２１】
［ステップＳ７２］判定部１３３は、ステップＳ５１で受信フレーム化部１３２に入力された、復号化された信号が、Ｅ１（Ｓｉｎｇｌｅ）によってフレームの同期が確立されるか試行する。次に、試行により同期が確立されたか否かを判定する。同期が確立すれば、ステップＳ８７（図１４参照）に処理を進める。一方、同期が確立しなければ、ステップＳ７３に処理を進める。
【０１２２】
［ステップＳ７３］判定部１３３は、ステップＳ７２の処理を所定時間が経過するまで繰り返す。所定時間が経過すれば、ステップＳ８１（図１４参照）に処理を進める。
［ステップＳ８１］判定部１３３は、設定の規格がＥ１（Ｍｕｌｔｉ）である場合には、なおかつ、ステップＳ５１において入力された信号の符号形式が、設定と同一の符号形式であるか否かを判定する。設定の規格がＥ１（Ｍｕｌｔｉ）であって、かつ、入力された信号の符号形式が、設定と同一の符号形式である場合には、ステップＳ８４に処理を進める。一方、設定の規格がＥ１（Ｍｕｌｔｉ）でないか、または、入力された信号の符号形式が、設定と同一の符号形式でない、のうち少なくともいずれか一方を満たす場合には、ステップＳ８２に処理を進める。
【０１２３】
［ステップＳ８２］判定部１３３は、ステップＳ５１で受信フレーム化部１３２に入力された、復号化された信号が、Ｅ１（Ｍｕｌｔｉ）によってフレームの同期が確立されるか試行する。次に、試行により同期が確立されたか否かを判定する。同期が確立すれば、ステップＳ８７に処理を進める。一方、同期が確立しなければ、ステップＳ８３に処理を進める。
【０１２４】
［ステップＳ８３］判定部１３３は、ステップＳ８２の処理を所定時間が経過するまで繰り返す。所定時間が経過すれば、ステップＳ８４に処理を進める。
［ステップＳ８４］判定部１３３は、ＡＭＩ、Ｂ８ＺＳおよびＨＤＢ３のすべての符号形式について同期が確立されたか否かの判定を実行したか否かについて判定する。すべての符号形式について実行していれば、ステップＳ８５に処理を進める。一方、すべての符号形式について実行していなければ、ステップＳ５１（図１１参照）に処理を進める。
【０１２５】
［ステップＳ８５］判定部１３３は、ステップＳ８４までの処理が所定回数（例えば、３回）繰り返されたか否かを判定する。所定回数繰り返されていれば、ステップＳ８６に処理を進める。一方、所定回数繰り返されていなければ、ステップＳ４２（図１０参照）に処理を進める。
【０１２６】
［ステップＳ８６］判定部１３３は、同期の確立に失敗した同期外れ状態を通知する。これにより、ユーザまたは他の通信装置は、伝送装置１０が受信された信号について同期の確立に失敗したことを知ることができる。その後、処理を終了する。
【０１２７】
［ステップＳ８７］判定部１３３は、予めされた設定の誤りを通知する。これにより、ユーザまたは他の通信装置は、伝送装置１０に予めされた設定に誤りがあることを知ることができる。また、このとき、判定部１３３は、同期が確立した他のクロック信号のフレーム形式および符号形式を通知する。これにより、ユーザまたは他の通信装置は、伝送装置１０で受信された信号が、予めされた設定以外のクロック信号の符号形式およびフレーム形式で同期が確立し得ることを知ることができる。その後、処理を終了する。
【０１２８】
次に、本実施の形態の伝送装置１０の具体的なハードウェア構成の一例について説明する。
図１５は、伝送装置のハードウェア構成を示す図である。
【０１２９】
本実施の形態の伝送装置１０は、以下のハードウェア構成により、クロック信号の符号形式およびフレーム形式を判定し、判定結果に基づいて自動的にクロック信号の符号形式およびフレーム形式を設定する。
【０１３０】
本実施の形態の伝送装置１０は、図１５に示すように、クロックインタフェース１００および外線コネクタ部１４を有する。
外線コネクタ部１４は、クロック入力インタフェース部Ａ１１ａ、クロック入力インタフェース部Ｂ１１ｂ、クロック出力インタフェース部Ａ１２ａおよびクロック出力インタフェース部Ｂ１２ｂを有する。また、外線コネクタ部１４は、図示しない終端および抵抗減衰器を有する。
【０１３１】
クロックインタフェース１００は、ＣＰＵ１１１およびクロックＬＳＩ１５０の他、発振部１４１ａ，１４１ｂ，１４１ｃ、ＤＩＳＴ（Distortion）  ＰＬＬ１４２、Ｂ／Ｕ変換部１４３、ディジタル合成部（ＤＤＳ：Direct Digital Synthesizer）１４４および波形変換部１４５を有する。
【０１３２】
クロック入力インタフェース部Ａ１１ａおよびクロック入力インタフェース部Ｂ１１ｂは、伝送装置１０で受信された受信信号をクロックインタフェース１００に入力するために、伝送装置１０とクロックインタフェース１００とを接続するインタフェースである。
【０１３３】
発振部１４１ａ，１４１ｂ，１４１ｃは、図示しないＶＣＸＯ（Voltage Controlled Xtal Oscillator）および図示しないＬＰＦ（Low-pass filter）を有しており、詳しくは図１７において後述するが、予め定められた範囲内の周波数をクロックＬＳＩ１５０に対して供給する。
【０１３４】
ＤＩＳＴ  ＰＬＬ１４２は、クロックインタフェース１００から伝送装置１０に対して出力されるクロック信号の歪みを低減する。
Ｂ／Ｕ変換部１４３は、バイポーラ信号（Bipolar Signal）とユニポーラ信号（Unipolar Signal）と間で変換を行うことができる。
【０１３５】
ディジタル合成部１４４は、出力する発振波形をディジタルデータによって合成することにより生成することができる。
波形変換部１４５は、ＴＴＬ（Transistor-Transistor Logic）信号をｓｉｎ波に変換することができる。
【０１３６】
ここで、クロック入力インタフェース部Ａ１１ａおよびクロック入力インタフェース部Ｂ１１ｂには、異なる系統のクロック信号が入力される。例えば、クロック入力インタフェース部Ａ１１ａには、０系クロック信号が入力される。クロック入力インタフェース部Ｂ１１ｂには、１系クロック信号が入力される。
【０１３７】
同様に、クロック出力インタフェース部Ａ１２ａおよびクロック出力インタフェース部Ｂ１２ｂからは、異なる系統のクロック信号が出力される。例えば、クロック出力インタフェース部Ａ１２ａからは、０系クロック信号が出力される。クロック出力インタフェース部Ｂ１２ｂからは、１系クロック信号が出力される。
【０１３８】
次に、伝送装置１０に入力されたクロック信号の符号形式およびフレーム形式について判定された後、判定結果が示すクロック信号および種類において伝送装置１０およびクロックインタフェースが動作しているときにおける、クロックＬＳＩ１５０と、クロック入力インタフェース部Ａ１１ａおよびクロック出力インタフェース部Ａ１２ａとの接続について説明する。
【０１３９】
図１６は、クロック入力インタフェース部、クロック出力インタフェース部およびクロックＬＳＩの接続を示す図である。なお、図１６では、クロック入力インタフェース部Ａ１１ａおよびクロック出力インタフェース部Ａ１２ａについて説明するが、クロック入力インタフェース部Ｂ１１ｂおよびクロック出力インタフェース部Ｂ１２ｂも同様である。
【０１４０】
クロックＬＳＩ１５０は、クロック入力インタフェース部Ａ１１ａからクロック信号の入力を受け付けるとともに、入力を受け付けたクロック信号に基づいてクロック出力インタフェース部Ａ１２ａに対してクロック信号を出力する。
【０１４１】
クロック入力インタフェース部Ａ１１ａおよびクロックＬＳＩ１５０の間において、国内規格の６４ｋＨｚならびにＤＳ１およびＥ１の信号を伝達する回路には、図示しないトランスおよびリレースイッチ１６が設けられている。国内規格の６４ｋＨｚならびにＤＳ１およびＥ１の信号は、リレースイッチ１６によって回路を切り替えることにより、いずれか一方の信号が伝達可能になる。一方、ＤＳ１およびＥ１については、回路が共通化されており、切り替えられることなく回路が共通化されている。
【０１４２】
また、このとき、クロック入力インタフェース部Ａ１１ａおよびクロックＬＳＩ１５０の間において、ＤＳ１（１．５４４Ｍｂｐｓ）およびＥ１（２．０４８Ｍｂｐｓ）では、コネクタ（図示省略）を共通化する。一方、国内規格の６４ｋＨｚ、８ｋＨｚおよび４００Ｈｚの信号を伝達する回路に接続されるコネクタ（図示省略）を、一つの別コネクタとして設ける。また、ＥＴＳＩ規格の２．０４８ＭＨｚの入力の信号を伝達する回路に接続されるコネクタを、さらに別のコネクタ（図示省略）として設ける。
【０１４３】
クロック出力インタフェース部Ａ１２ａおよびクロックＬＳＩ１５０の間において、国内規格の６．３１２ＭＨｚの信号を伝達する回路、ＤＳ１／Ｅ１の信号を伝達する回路およびＥＴＳＩ規格の２．０４８ＭＨｚの出力の信号を伝達する回路は、それぞれ別に設けられている。
【０１４４】
また、このとき、クロック出力インタフェース部Ａ１２ａおよびクロックＬＳＩ１５０の間において、ＤＳ１（１．５４４Ｍｂｐｓ）およびＥ１（２．０４８Ｍｂｐｓ）では、コネクタ（図示省略）を共通化する。一方、国内規格の６．３１２ＭＨｚの信号を伝達する回路を、一つの別コネクタ（図示省略）として設ける。また、ＥＴＳＩ規格の２．０４８ＭＨｚの出力の信号を伝達する回路を、さらに別のコネクタ（図示省略）として設ける。
【０１４５】
これは、国内規格の６４ｋＨｚ入力信号および６．３１２ＭＨｚ出力信号ならびにＥＴＳＩ規格の２．０４８ＭＨｚの入出力信号が、フレームの形態をとらない純粋なクロック信号であることから、信号を伝達する回路およびコネクタを別に分けたものである。また、６４ｋＨｚ入力信号および６．３１２ＭＨｚ出力信号ならびに２．０４８ＭＨｚの入出力信号が純粋なクロック信号であることから、クロックＬＳＩ１５０内では、これらの信号はクロック信号として扱われる。
【０１４６】
また、上記の回路の共通化により、その回路に関して外線コネクタ部１４（図１５参照）が有する終端および抵抗減衰器も共通化される。
次に、クロックＬＳＩ１５０の構成について説明する。
【０１４７】
図１７は、クロックＬＳＩの構成を示す図である。
クロックＬＳＩ１５０は、入力クロッククリーンアップＰＬＬ１５１ａ、無ろ過ＰＬＬ１５１ｂ、ろ過ＰＬＬ１５１ｃ、ＤＰＬＬ（Digital Phase Locked Loop）１５１ｄ、受信ラインインタフェースユニット１５２ａ、受信フレームインタフェースユニット１５２ｂ、送信フレームインタフェースユニット１５２ｃ、送信ラインインタフェースユニット１５２ｄ、Ｕ／Ｂ変換部１５２ｅ、Ｂ／Ｕ変換部１５３ａ、切替処理部１５３ｂ、ラインクロックインタフェースユニット１５４、内部クロック選択部１５５ａ、外部クロック選択部１５５ｂ、ＤＳＰコア１５６、ＣＳＥＮＤ部１５７およびＣＰＵ−ＢＵＳ部１５８を有する。
【０１４８】
入力クロッククリーンアップＰＬＬ１５１ａは、発振部１４１ａと接続されており、入力されたクロック信号のノイズを減少させるＰＬＬである。また、入力クロッククリーンアップＰＬＬ１５１ａは、伝送装置１０が対応する各規格において定められた周波数に適応可能な分周（Divide）機能を有する分数分周器（Programable Fractional Divider）を含む。
【０１４９】
無ろ過ＰＬＬ１５１ｂは、発振部１４１ｂと接続されており、フィルタリングを行わずに位相同期をとるＰＬＬである。また、無ろ過ＰＬＬ１５１ｂは、同様に、伝送装置１０が対応する各規格において定められた周波数に適応可能な分周機能を有している。
【０１５０】
ろ過ＰＬＬ１５１ｃは、発振部１４１ｃと接続されており、フィルタリングを行うとともに位相同期をとるＰＬＬである。また、ろ過ＰＬＬ１５１ｃは、同様に、伝送装置１０が対応する各規格において定められた周波数に適応可能な分周機能を有する分数分周器を含む。
【０１５１】
ＤＰＬＬ１５１ｄは、ディジタル回路で構成されたＰＬＬである。ＤＰＬＬ１５１ｄは、ＤＩＳＴ  ＰＬＬ１４２と接続されており、ＤＩＳＴ  ＰＬＬ１４２で歪みが低減されたクロック信号について、位相同期をとる。また、ＤＰＬＬ１５１ｄは、同様に、伝送装置１０が対応する各規格において定められた周波数に適応可能な分周機能を有する分数分周器を含む。
【０１５２】
受信ラインインタフェースユニット１５２ａは、伝送装置１０で受信され、クロックインタフェース１００に入力されたライン入力を受け付けて信号変換を行う。
受信フレームインタフェースユニット１５２ｂは、受信ラインインタフェースユニット１５２ａから出力された信号に基づいて、フレームを生成する。
【０１５３】
送信フレームインタフェースユニット１５２ｃは、送信する信号を示すフレームを生成する。
送信ラインインタフェースユニット１５２ｄは、送信フレームインタフェースユニット１５２ｃにおいて生成されたフレームに基づいて、ライン出力を生成する。
【０１５４】
Ｕ／Ｂ変換部１５２ｅは、送信ラインインタフェースユニット１５２ｄから出力されたライン出力について、ユニポーラ信号をバイポーラ信号に変換するＵ／Ｂ変換を行う。
Ｂ／Ｕ変換部１５３ａは、受信ラインインタフェースユニット１５２ａに入力されるライン入力について、バイポーラ信号をユニポーラ信号に変換するＢ／Ｕ変換を行う。
【０１５５】
切替処理部１５３ｂは、リレースイッチ１６（図１６参照）、内部クロック選択部１５５ａなどを制御して、６４ｋＨｚ信号とＤＳ１／Ｅ１信号とを切り替える処理を行う。
ラインクロックインタフェースユニット１５４は、他の装置から出力されたラインクロックの入力を受け付ける。このラインクロックは、故障などにより常時使用しているクロックが使用できない場合などにおいて予備的に使用されるクロック信号である。
【０１５６】
内部クロック選択部１５５ａは、内部クロック選択部１５５ａに入力されるクロック信号のうちから、伝送装置１０の内部において同期をとるために使用されるクロック信号を選択する。
【０１５７】
外部クロック選択部１５５ｂは、外部クロック選択部１５５ｂに入力されるクロック信号のうちから、伝送装置１０の外部において同期をとるために、伝送装置１０の外部に供給されるクロック信号を選択する。
【０１５８】
ＤＳＰコア１５６は、フラッシュメモリ１１２（図６参照）から読み込まれたファームウェアに従って、クロックＬＳＩ１５０内の各部を制御する。ＤＳＰコア１５６は、ＤＰＬＬ１５１ｄおよびその他の同期処理を、各規格に合わせて制御する。この制御には、クロックインタフェース１００の使用および設計に合わせた受信ラインインタフェースユニット１５２ａ、受信フレームインタフェースユニット１５２ｂ、送信フレームインタフェースユニット１５２ｃ、送信ラインインタフェースユニット１５２ｄ、ラインクロックインタフェースユニット１５４および各ＰＬＬの分周比などを最適化する。
【０１５９】
また、ＤＳＰコア１５６は、その他、６４ｋＨｚクロック信号とＤＳ１／Ｅ１クロック信号との切替制御、ＰＬＬ（入力クロッククリーンアップＰＬＬ１５１ａ、無ろ過ＰＬＬ１５１ｂ、ろ過ＰＬＬ１５１ｃ））での分周（Divide）制御を行う。
【０１６０】
ＤＳＰコア１５６が有する上記の切替機能のうち主なものは、受信ラインインタフェースユニット１５２ａ（図４の復号化部１３１参照）における復号化の符号形式の切り替え、送信ラインインタフェースユニット１５２ｄ（図４の符号化部１３７参照）における符号化の符号形式の切り替え、受信フレームインタフェースユニット１５２ｂ（図４の受信フレーム化部１３２参照）におけるフレームの符号形式およびフレーム形式の切り替え、送信フレームインタフェースユニット１５２ｃ（図４の送信フレーム化部１３６）におけるフレームの符号形式およびフレーム形式の切り替え、クロックＬＳＩ１５０に入力されるクロック信号に対する入力クロッククリーンアップＰＬＬ１５１ａにおけるクリーンアップ時のクロック信号の切り替え、クロックＬＳＩ１５０から出力されるクロック信号の周波数の切り替えなどがある。
【０１６１】
ＣＳＥＮＤ部１５７は、国内規格の６．３１２ＭＨｚのクロック信号を波形変換部１４５に対して出力する。このとき、ＣＳＥＮＤ部１５７からの信号は、ＴＴＬ信号で出力される。波形変換部１４５は、入力された６．３１２ＭＨｚのクロック信号の波形をＴＴＬ信号からｓｉｎ波に変換して出力する。
【０１６２】
ＣＰＵ−ＢＵＳ部１５８は、ＤＳＰコア１５６とＣＰＵ１１１とを接続する。ＤＳＰコア１５６とＣＰＵ１１１との間において、データはＣＰＵ−ＢＵＳ部１５８を介して伝達される。
【０１６３】
また、上記のクロックＬＳＩ１５０では、ＤＰＬＬ１５１ｄで生成された内部クロック信号を同期させてクロック信号が得られる。このように得た信号を基準として、ＤＳＰ１５０ｆによって、例えば、ろ過ＰＬＬ１５１ｃなどが有する分数分周器を制御させ、分数分周部にＤＳ１の１．５４４ＭＨｚ、Ｅ１の２．０４８ＭＨｚ、国内規格の６．３１２ＭＨｚにあわせたクロック信号を生成させる。このとき、内部クロックの周波数である３８．８８ＭＨｚまたは７７．７６ＭＨｚに同期させる。
【０１６４】
また、無ろ過ＰＬＬ１５１ｂに基づいて出力されるＵｎｆｉｌｔｅｒ信号は、上記の内部クロックの基準としている８ＫＨｚから生成される。
以上のようにして、本実施の形態では、国内規格の６４ｋＨｚ信号、ＤＳ１信号およびＥ１信号についてクロックインタフェース１００（図４参照）の復号化部１３１、受信フレーム化部１３２、送信フレーム化部１３６および符号化部１３７を共通化することができる。
【０１６５】
このような構成をとることにより、CLKインタフェースの仕様の異なる装置を１つのハードウェアにて構成することが出来る。
なお、本実施の形態では、国内規格である６４ＫＨｚの入力および６．３１２ＭＨｚの出力ならびにＥＴＳＩ規格の２．０４８ＭＨｚの入出力に対応するが、これに限らず、６４ＫＨｚの入力および６．３１２ＭＨｚの出力ならびに２．０４８ＭＨｚの入出力に対応しなくてもよい。この場合には、ＤＳ１およびＥ１のみにおいて完全に共通化することが可能である。
【０１６６】
また、ＥＴＳＩ規格におけるＥ１の入出力されたクロック信号が伝達される回路と２．０４８ＭＨｚの入出力されたクロック信号が伝達される回路とを、一つの回路を切り替えて使用してもよい。これにより、本実施の形態では上記のように別に設けた２．０４８ＭＨｚの回路（およびコネクタ）を共通化することができる。
【０１６７】
本実施の形態では、伝送装置１０がＳＯＮＥＴ／ＳＤＨ回線に接続された状態で起動された後に、受信したフレームの符号形式およびフレーム形式を判定して、クロック信号の符号形式およびフレーム形式を設定する。これにより、各仕様ごとにハードウェア開発を行う必要がなく、一つのハードウェアによって複数の規格のクロック信号に対応できる。
【０１６８】
また、クロックインタフェース１００のハードウェアの共通化を行うことによって、同一の伝送装置１０のハードウェアによって、仕様に差異がある複数のクロック信号の規格、符号形式およびフレーム形式に対応することができる。すなわち、クロックインタフェース１００において、国内（６４ｋＨｚ）、北米（ＤＳ１）、ＥＴＳＩ（Ｅ１）の、それぞれの規格の仕様にあった同期処理を制御するファームウェアを接続された通信のクロック信号に応じて読み込むことで、異なる仕様に対して１つのハードウェアで対応することができる。
【０１６９】
また、クロックインタフェース１００で検出したクロック信号の符号形式およびフレーム形式の種類に基づき、受信信号のクロック信号の符号形式およびフレーム形式の種類を判定して、判定結果に基づいてクロック信号の設定を行うので、使用されているクロック信号に合わせて自律的に設定することができるため、ユーザによる設定作業を省略できる。
【０１７０】
また、フラッシュメモリ１１２にクロック信号の符号形式およびフレーム形式の種類に適応したファームウェアのプログラムデータのそれぞれを格納しておき、クロック信号の符号形式およびフレーム形式が判定されたときに、判定結果に基づいてフラッシュメモリ１１２から適応するファームウェアのプログラムを読み出して、読み出されたファームウェアのプログラムを設定することにより、判定されたクロック信号の符号形式およびフレーム形式の種類に適したファームウェアが動作する。これにより、クロック信号の差異をファームウェアで吸収することができ、同一のハードウェアで異なる符号形式およびフレーム形式の種類のクロック信号に適応する可能な伝送装置１０およびクロックインタフェース１００を実現できる。
【０１７１】
また、ユーザなどによってクロック信号の符号形式およびフレーム形式の種類などが予め設定されている場合に、設定に従っても同期が確立しない場合には、各符号形式およびフレーム形式の種類について同期の確立を試行することにより、ユーザなどによる設定の誤りを事前に検出することができる。さらに、これにより、複数の異なる規格の伝送路に接続される複数の伝送装置１０を設置する場合に、設定に誤りはないが伝送装置１０の接続された通信先が取り違えられて、接続先が本来の設置の意図に対して誤っている場合なども事前に検出することができる。
【０１７２】
以上、本発明のクロックインタフェース、クロック信号設定方法および通信装置を、図示の実施の形態に基づいて説明したが、上記については単に本発明の原理を示すものである。本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、さらに、多数の変形、変更が当業者にとって可能であり、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされ、各部の構成は同様の機能を有する任意の構成のものに置換することができる。また、本発明に他の任意の構成物や工程が付加されてもよい。また、本発明は前述した実施の形態のうちの任意の２以上の構成（特徴）を組み合わせたものであってもよい。
【０１７３】
また、上記では、クロックインタフェース１００をＳＯＮＥＴ／ＳＤＨ用の伝送装置１０に適用したが、これに限らず、その他の通信装置に対して広く適用することが可能である。
【図面の簡単な説明】
【０１７４】
【図１】本実施の形態の概要を示す図である。
【図２】クロックインタフェースの構成を示す図である。
【図３】クロックインタフェースの機能を示すブロック図である。
【図４】クロックインタフェースの動作を示す図である。
【図５】クロックインタフェースにおける受信信号のクロック信号の判定を示す図である。
【図６】クロックＬＳＩの構成を示す図である。
【図７】クロック信号判定処理の手順を示すフローチャートである。
【図８】クロック信号判定処理の手順を示すフローチャートである。
【図９】クロック信号判定処理の手順を示すフローチャートである。
【図１０】誤設定検出処理の手順を示すフローチャートである。
【図１１】誤設定検出処理の手順を示すフローチャートである。
【図１２】誤設定検出処理の手順を示すフローチャートである。
【図１３】誤設定検出処理の手順を示すフローチャートである。
【図１４】誤設定検出処理の手順を示すフローチャートである。
【図１５】伝送装置のハードウェア構成を示す図である。
【図１６】クロック入力インタフェース部、クロック出力インタフェース部およびクロックＬＳＩの接続を示す図である。
【図１７】クロックＬＳＩの構成を示す図である。
【符号の説明】
【０１７５】
１  通信装置
１ａ  クロックインタフェース
１ａ１  クロック抽出手段
１ａ２  復号化手段
１ａ３  フレーム化手段
１ａ４  判定手段
１ａ５  設定手段
１ａ６  クロック信号出力手段
【図１】
2009232406.tif 000003
【図２】
2009232406.tif 000004
【図３】
2009232406.tif 000005
【図４】
2009232406.tif 000006
【図５】
2009232406.tif 000007
【図６】
2009232406.tif 000008
【図７】
2009232406.tif 000009
【図８】
2009232406.tif 000010
【図９】
2009232406.tif 000011
【図１０】
2009232406.tif 000012
【図１１】
2009232406.tif 000013
【図１２】
2009232406.tif 000014
【図１３】
2009232406.tif 000015
【図１４】
2009232406.tif 000016
【図１５】
2009232406.tif 000017
【図１６】
2009232406.tif 000018
【図１７】
2009232406.tif 000019