(57)【要約】【課題】内層配線が薄くても内層配線とビアとの間の優れた電気伝導性を得ることができる半導体装置およびその製造方法を提供する。【解決手段】第１層と第２層との間に介在した所定の厚みの第１金属層と、前記第２層の表層に配置された第２金属層と、前記第１金属層、前記第１層及び前記第２層を貫通するビアホールと該ビアホールに形成された導電性組成物とからなるビアと、を具備し、前記ビアホールの外周に沿った第１金属層の端部は前記ビアホールの側面に接するように折れ曲がった形状であり、前記第１金属層の折れ曲がった表面で前記導電性組成物に導通している半導体装置である。【選択図】図１
2009302363.tif 000002
【特許請求の範囲】
【請求項１】
第１層と第２層との間に介在した所定の厚みの第１金属層と、
前記第２層の表層に配置された第２金属層と、
前記第１金属層、前記第１層及び前記第２層を貫通するビアホールと該ビアホールに形成された導電性組成物とからなるビアと、を具備し、
前記ビアホールの外周に沿った第１金属層の端部は前記ビアホールの側面に接するように折れ曲がった形状であり、前記第１金属層の折れ曲がった表面で前記導電性組成物に導通していることを特徴とする半導体装置。
【請求項２】
前記第１金属層の折れ曲がった部分の長さは前記ビアホールの半径以下であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記所定の厚みは、０．０５μｍから２μｍであることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記第２層は絶縁層であり、前記第１金属層の少なくとも一部からなるゲート電極と、それぞれ前記第２金属層の一部からなるソース電極及びドレイン電極とを有することを特徴とする請求項１〜３の何れか記載の半導体装置。
【請求項５】
前記ゲート電極は、前記絶縁層より薄いことを特徴とする請求項４記載の半導体装置。
【請求項６】
前記第２層上に、前記ソース電極及び前記ドレイン電極間に跨る有機半導体層を有することを特徴とする請求項４または５記載の半導体装置。
【請求項７】
第１層と第２層との間に所定の厚みの第１金属層を介在させる工程と、
前記第１金属層に接触して押圧することを伴う穴空け加工により前記第１層、前記第１金属層および前記第２層を貫通するビアホールを形成して、前記第１金属層の端部が前記ビアホールの側面に接するように折れ曲がってなる湾曲部を形成する工程と、
前記湾曲部に電気的に接続するように前記ビアホールに導電性組成物を形成する工程と、
前記第１層及び／又は第２層の表層に前記導電性組成物と導通する第２金属層を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項８】
前記穴空け加工は、パンチャー加工であることを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記穴空け加工は、ドリル加工であることを特徴とする請求項７記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置を含む各種の電気機器に用いられる半導体装置ならびに半導体装置の製造方法、とりわけビアと電気的に接続した金属層を有する半導体装置ならびにその製造方法に関する。
【背景技術】
【０００２】
情報端末の普及に伴い、平板型のディスプレイ装置に対するニーズが高まっている。平板型ディスプレイ装置は、液晶や有機ＥＬ等を用いて表示媒体を形成している。そして、平板型ディスプレイ装置は、画面輝度の均一性や画像の書き換え速度を向上させるため、画像駆動用のアクティブ駆動素子（ＴＦＴ素子）を基板上にマトリクス状に形成したアクティブマトリクス方式を用いることが多い。
【０００３】
近年、ディスプレイの軽量化および耐久性向上を目的に、従来のガラス基板に代えてフレキシブルなフィルム基材（フレキ基材）を用い、その上に、より薄い例えばＴＦＴ素子のような半導体素子を形成した半導体装置が開発されている（例えば特許文献１）。また、このような半導体装置は、ディスプレイ以外の軽量化および／または耐久性向上のニーズがある各種の電気機器でも用いられている。
【０００４】
図７は、このようなフレキ基材を用いた従来の半導体装置５００の例を示す図である。半導体装置５００は、フィルム等の可撓性を有するフレキ基材５０２と、フレキ基材５０２の一方の面に配置された銅等の金属よりなる内層配線５０１と、フレキ基材５０２の両側に形成された絶縁層５０３と、絶縁層５０３と内層配線５０１と基材５０２とを貫き、内部に導電性材料が充填されたビア５０５とを有している。
【０００５】
この半導体装置５００では、絶縁層５０３の上に、分離された表層配線５０７に跨るように有機半導体５０８を形成することにより半導体素子が形成されている。
【０００６】
すなわち、半導体装置５００では、表層配線５０７のうち有機半導体に覆われている部分をソース電極（有機半導体５０８の左側部が接触している表層配線５０７の部分）とドレイン電極（有機半導体５０８の右側部が接触している表層配線５０７の部分）として用い、内層配線５０１のうち、有機半導体５０８直下に位置する部分をゲート電極とするＴＦＴ（薄膜トランジスタ）が形成され、このＴＦＴを用いて例えばスイッチング回路等の各種回路が形成される。
【特許文献１】特開２００７−６７２６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、半導体装置５００は軽量化等に伴い、内層配線５０１の一部をゲート電極としているために、内層配線５０１を例えば３μｍ以下と薄くする必要がある。この結果、ビア５０５と内層配線５０１との間の接触面積が小さくなり、ビア５０５と内層配線５０１との間の接続抵抗を小さくできないという問題があった。
【０００８】
すなわち、図７からもわかるように、内層配線５０１とビア５０５との接触面積は内層配線５０１の厚さとビア５０５の外周の長さとの積で与えられる。このため、内層配線５０１の厚さが薄くなると、接触面積が十分確保できず、導電性が低下する。
【０００９】
そこで本発明は、内層配線（金属層）が薄くても内層配線とビアとの間の優れた電気伝導性を得ることができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の第１の態様は、第１層と第２層との間に介在した所定の厚みの第１金属層と、前記第２層の表層に配置された第２金属層と、前記第１金属層、前記第１層及び前記第２層を貫通するビアホールと該ビアホールに形成された導電性組成物とからなるビアと、を具備し、前記ビアホールの外周に沿った第１金属層の端部は前記ビアホールの側面に接するように折れ曲がった形状であり、前記第１金属層の折れ曲がった表面で前記導電性組成物に導通していることを特徴とする半導体装置である。
【００１１】
本発明の第２の態様は、前記第１金属層の折れ曲がった部分の長さは前記ビアの半径以下である第１の態様記載の半導体装置である。
【００１２】
本発明の第３の態様は、前記所定の厚みが、０．０５μｍから２μｍである第１または第２の態様記載の半導体装置である。
【００１３】
本発明の第４の態様は、前記第２層は絶縁層であり、前記第１金属層の少なくとも一部からなるゲート電極と、それぞれ前記第２金属層の一部からなるソース電極及びドレイン電極とを有する第１〜第３の態様の何れか記載の半導体装置である。
【００１４】
本発明の第５の態様は、前記ゲート電極が前記絶縁層より薄い第４の態様記載の半導体装置である。
【００１５】
本発明の第６の態様は、前記第２層上に、前記ソース電極及び前記ドレイン電極間に跨る有機半導体層を有する第４または第５の態様記載の半導体装置である。
【００１６】
本発明の第７の態様は、第１層と第２層との間に所定の厚みの第１金属層を介在させる工程と、前記第１層、前記第１金属層および前記第２層を貫通するビアホールと、前記第１金属層の折れ曲がった部分とを、前記第１金属層に接触して押圧することを伴う穴空け加工により形成する工程と、前記ビアホールに導電性組成物を形成し、前記第１金属層の折れ曲がった部分と電気的に接続するビアを形成する工程と、前記第２層の表層に第２金属層を配置する工程と、を具備する半導体装置の製造方法である。
である。
【００１７】
本発明の第８の態様は、前記穴空け加工がパンチャー加工である第７の態様記載の半導体装置である。
【００１８】
本発明の第９の態様は、前記穴空け加工がドリル加工である、第７の態様に記載の半導体装置の製造方法である。
【発明の効果】
【００１９】
本発明の半導体装置は、金属層よりなる内層配線がビアホールの側面に接するように折れ曲がった形状を有しているので、内層配線の端面のみでビアホールの導電性組成物と接している従来例に比較して、内層配線と導電性組成物間の接触面積を大きくできる。したがって、内層配線とビアホール内の導電性組成物の間の接続抵抗を低くでき、内層配線と表層配線間とを確実に接続できる。
【発明を実施するための最良の形態】
【００２０】
以下、図面に基づいて本発明の実施形態を詳細に説明する。なお、以下の説明では、必要に応じて特定の方向や位置を示す用語（例えば、「上」、「下」、「右」、「左」及びそれらの用語を含む別の用語）を用いるが、それらの用語の使用は図面を参照した発明の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が限定されるものではない。また、複数の図面に表れる同一符号の部分は同一の部分又は部材を示す。
【００２１】
（実施形態１）
図１は、本発明にかかる実施形態１の半導体装置１００を示す断面図である。
この実施形態１の半導体装置１００は、内層配線１０１の一部をゲート電極とする半導体素子を有してなり、例えば、その半導体素子をマトリクス状に形成することにより、平板型のディスプレイ装置の駆動用基板として用いることができる。
【００２２】
この実施形態１の半導体装置１００は、従来例と同様、内層配線１０１の一部をゲート電極とする半導体素子を含み、内層配線１０１は比較的薄く形成されているが、詳細を後述するように本発明に特有のビア構造を有しており、内層配線１０１と表層配線１０７の間に優れた電気的導通を確保している。
【００２３】
尚、明細書において、内層配線１０１とは、フレキ基材１０２と絶縁層１０３の間に形成された２つの絶縁層間に埋設された配線をいい、例えば、フレキ基材１０２の一方の面に形成された金属層がパターンニングされることにより形成される。また、表層配線１０７とは、絶縁層１０３の上に形成された配線をいい、例えば、絶縁層１０３上に形成された金属層がパターンニングされることにより形成される。例えば、実施形態１の半導体装置１００が、アクティブ駆動素子（ＴＦＴ素子）を基板上にマトリクス状に形成したアクティブマトリクス方式の（平板型のディスプレイ装置）駆動用基板である場合には、内層配線１０１は、主としてゲート電極と配線電極からなり、表層配線１０７は、主としてソース電極、ドレイン電極及び配線電極からなる。
【００２４】
以下、図１を参照しながら、実施形態１の半導体装置１００について具体的に説明する。
本実施形態１の半導体装置１００は、可撓性を有するフレキ基材１０２を用いて構成されており、そのフレキ基材１０２の一方の面上に内層配線（第１の金属層）１０１が設けられている。また、フレキ基材１０２の一方の面には、内層配線１０１を覆う絶縁材料よりなる絶縁層（接着層）１０３が形成されている。さらに、半導体装置１００では、フレキ基材１０２の他方の面にも絶縁層１０３が設けられている。
そして、絶縁層１０３、内層配線１０１および基体（フレキ基材）１０２を貫くビアホール１０５ａが設けられ、ビアホール１０５ａの内部に導電性組成物１０５ｂを充填することによりビア１０５が構成される。
【００２５】
ここで、本実施形態１において、内層配線１０１は、ビアホール１０５ａの側面に接するように折れ曲がった湾曲部１０１ａを有し、その湾曲部１０１ａによって内層配線１０１とビアホール１０５ａ内に設けられた導電性組成物１０５ｂとの接触面積を大きくしている。すなわち、この湾曲部１０１ａをビアホール１０５ａの側面に沿って延在させることにより、その延在した湾曲部１０１ａの表面で導電性組成物１０５ｂに接触させることで、内層配線１０１の端面のみが導電性組成物１０５ｂと接触する場合と比べ内層配線１０１と導電性組成物１０５ｂの接触面積を増加させている。
この結果、内層配線１０１とビアホール１０５ａ内に設けられた導電性組成物１０５ｂとの間の十分な導通（電気伝導性）を確保することが可能となる。
【００２６】
また、実施形態１の半導体装置１００では、内層配線１０１の一部をゲート電極とし、表層配線１０７の一部をソース電極及びドレイン電極として、半導体素子（ＴＦＴ素子）が以下のように構成される。
以下の説明において、ゲート電極は、特に断らない限り、内層配線１０１の一部により構成されているものであり、ソース電極及びドレイン電極はそれぞれ、特に断らない限り、表層配線１０７の一部により構成されているものとする。
【００２７】
まず、ゲート電極上の絶縁層１０３上で分離されるように、ソース電極とドレイン電極が設けられる。その分離されたソース電極とドレイン電極に跨るように、有機半導体層１０８が設けられる。
すなわち、図１において、有機半導体１０８に覆われている表層配線２０７の２つの部分の一方（有機半導体層１０８の左側に覆われた部分）がソース電極となり、他方（有機半導体層１０８の右側に覆われた部分）がドレイン電極となる。また、絶縁層１０３のうち、ソース電極とドレイン電極の間に位置する有機半導体層１０８の直下部がゲート絶縁膜となり、内層配線１０１のうち、このゲート絶縁膜直下の部分がゲート電極となる。
【００２８】
以下に、半導体装置１００の詳細を説明する。
フレキ基材（フレキシブル基材）１０２は、例えば、ポリイミド、ＰＥＮ、ＰＥＴからなり、好ましくは耐熱性、寸法安定性に優れるポリイミドのような可撓性を有する材料よりなる。フレキ基材１０２は好ましくは５〜１００μｍの厚さを有する。
【００２９】
フレキ基材１０２の一方の面に設けられる内層配線１０１は、銅、銅合金、アルミニウム、アルミニウム合金のような金属よりなる。内層配線１０１は、ビア１０５外周部において、ビアホール１０５ａの側面に接するように折れ曲がった形状の部分である湾曲部１０１ａを有している。本明細書では、必要に応じて、基材１０２の表面と平行な平坦部１０１ｂと、ビアホール１０５ａの側面に沿って折れ曲がった部分である湾曲部１０１ａとを区別して説明する。
【００３０】
図１に示す実施形態１では、湾曲部１０１ａは、ビアホール１０５ａの側面に沿って図１下方向（ビアホール１０５ａの貫通方向）に湾曲している。この湾曲部１０１ａは、詳細を後述するようにビアホールを形成する際に穴空け加工の治具が内層配線（金属層）１０１に接触し、治具による押圧により内層配線１０１と治具が接触する部分がビアホール１０５ａの側面に沿った形状に変形されて形成される。
【００３１】
従って、用いる治具の種類、ビアホール形成方法、絶縁層１０３の材料、基材１０２の材料等を含む各種の要因によって、形成されるビアの側面形状が微妙に異なる。このため湾曲部１０１ａの断面（基材１０２の表面に垂直な断面）における形状は、図１に示すようにある部分で急に折れ曲がる形状でもよく、また詳細を後述する本発明の実施例にかかる図５に示すように連続的に曲がる形状であってもよい。
【００３２】
湾曲部１０１ａを有することで内層配線１０１は、湾曲部１０１ａの上下面の何れかがビアホール１０５ａに形成された導電性組成物１０５ｂと接触するため、内層配線１０１とビア１０５との接触面積を、湾曲部１０１ａがない場合の内層配線と導電性組成物との接触面積より広くできる。
【００３３】
なお、ここで湾曲部がない場合の内層配線と導電性組成物の接触面積とは、図７に示す従来の半導体装置５００において、湾曲部を有しない内層配線５０１の端部（側面）が導電性組成物と接触する面積を意味する。これは、本発明の実施形態である図１においては、内層配線１０１が取り囲む、ビアホール１０５ａの外周の長さと内層配線１０１の厚さとの積として求めることができる。
【００３４】
ここで、ビアホール１０５ａの外周の長さは、ビアホール１０５ａの形状が円筒形状である場合には、文字通り外周の長さを言うが、例えば、貫通方向の位置によって孔径が変化する場合には、基材１０２の一方の面におけるビアホール１０５ａの外周端部の長さである。
【００３５】
なお、ビアホール１０５ａの外周の長さと内層配線の厚さの積から求まる面積を、本明細書の以下の部分ではでは「従来の内層配線とビアとの接触面積」という。
【００３６】
また、本発明の実施形態において（即ち、湾曲部１０１ａを有する場合）、内層配線１０１とビア１０５との接触面積は、断面観察により内層配線１０１とビア１０５（導電性組成物１０５ｂ）とが接触している線分長さを測長し、この線分長さとビアホールの外周長さとの積を求めることより概算することができる。
【００３７】
内層配線１０１とビアホール１０５ａ内の導電性組成物１０５ｂ接触との面積は、好ましくは従来の内層配線とビアとの接触面積の２倍以上であり、より好ましくは１０倍以上である。
【００３８】
この好ましい接触面積を達成する１つの方法は、内層配線１０１の厚さを好ましい値、すなわち０．０５μｍから２μｍにすることである。
【００３９】
一方、図１の断面（基材１０２の表面に垂直な断面）において、湾曲部１０１ａの長さは、ビア１０５（ビアホール１０５ａ）の半径の半分以下であることが好ましい。ビアの外周に均一に湾曲部１０１ａを形成できるからである。
【００４０】
また、湾曲部１０１ａは、ビアホール１０５ａの外周部全体に亘り形成するのが好ましい。しかし、内層配線１０１とビア１０５との接触面積が従来の内層配線とビアとの接触面積よりも広いという条件を満足すれば、ビアホール１０５ａの外周の一部のみに湾曲部１０１ａを設けてもよい。
【００４１】
次に絶縁層１０３および表層配線１０７について説明する。
本実施形態１では、絶縁層１０３は、上述のようにゲート層として機能することから所定の絶縁性を有する必要があることは言うまでもないが、さらに薄くかつ絶縁性に優れていることが好ましい。また、好ましくはその表面に表層配線１０７を加圧加熱処理等により接着・固定できることが好ましい。このような絶縁性と接着性を満たす好ましい材料として、エポキシ樹脂、フェノール樹脂、シアネート樹脂、ポリフェニレンエーテル樹脂、およびポリイミド等の樹脂からなる接着層であることが好ましい。
【００４２】
また、内層配線１０１を絶縁層１０３に完全に埋設させ、絶縁層１０３の表層に段差を発生させないために、内層配線１０１が絶縁層（接着層）１０３より薄くなることが好ましい。
絶縁層１０３の好ましい厚さは０．３μｍから１０μｍである。
【００４３】
表層配線１０７は、銅等の金属よりなる。基材１０２の上方および下方に配置された表層配線１０７のうち、基材１０２の上方に配置された表層配線１０７は、上述のようにその一部がソース電極とドレイン電極として機能することから、少なくとも２つの部分に分離されている。このようにソース電極とドレイン電極としても用いられることから、その好ましい厚さは０．１μｍから３μｍである。
【００４４】
なお、図１に示す実施形態では、基材１０２の両方の面上に絶縁層１０３と表層配線１０７とを有するが、ＴＦＴを形成しない側（図１では基材１０２の下側の面上）の絶縁層１０３と表層配線１０７とについては、例えば外部配線を直接ビア１０５と接触させる等により省略してもよい。
【００４５】
ビアホール１０５ａは、絶縁層１０３と内層配線１０１と基材１０２とを貫通しており、ビアホール１０５ａ内に設けられた導電性組成物１０５ｂにより半導体装置１００の一方の面の配線と他方の面の配線とを電気的に接続している。導電性を得るためにビアホール１０５ａの内部に充填される導電性組成物１０５ｂは、導電性粉末と有機バインダからなる導電性ペーストが好適である。
【００４６】
図１に示す実施形態では、ビアホール１０５ａの開口の形状（基材１０２の表面に平行な断面の形状）が円で、垂直断面形状（基体１０２の表面に垂直な断面の形状）が長方形となる、円筒形状を有している。しかし、この形状に限定されるものではなく任意の形状をとり得る。従って、例えば開口の形状は、基体１０２の一方の面と他方の面で同じ円形であっても、ビア１０５の貫通方向上手側の円形の方が下手側の円形より面積が大きくなる円錐台のような形状にすることも可能である。
【００４７】
次に半導体装置１００の動作について例示する。表層配線１０７のソース電極部とドレイン電極部には概ね一定のドレイン電圧が印可されている。一方、ソース電極と内層電極１０１のゲート電極部間に所定の条件で変化するゲート電圧が印可されている。そしてゲート電圧の変化に併せて変化する所望のドレイン電流が、表層配線１０７のソース電極部、有機半導体層１０８、表層配線１０７のドレイン電極部およびビア１０５を通り、基材１０２の下側に配置された表層配線１０７および内層配線１０１の例えばゲート電極部とは接続されていない他の部分に流れる。
【００４８】
以下に半導体装置１００の製造方法について説明する。
図２は半導体装置１００の製造方法について示す断面図である。
【００４９】
図２（ａ）に示すように可撓性を有する基材（フレキ基材）１０２の一方の面上に例えば、スパッタリング、メッキおよびエッチング等により内層配線１０１を形成する。予め内層配線１０１を備えた市販のフレキ基材１０２を用いてもよい。
【００５０】
次に、図２（ｂ）に示すように、絶縁性を有する接着層１０３を、内層配線１０１を有するフレキ基材１０２の前記一方の面の内層配線１０１の上と、フレキ基材１０２の他方の面上に配置する。
【００５１】
そして、図２（ｃ）に示すように、絶縁層（接着層）１０３、内層配線１０１、基体１０２を貫通するビアホール１０５ａを形成する。湾曲部１０１ａを形成するようにビアホール１０５ａは、内層配線１０１に接触して押圧することを伴う穴空け加工により形成される。このような穴空け加工としては、より面積の広い湾曲部１０１ａを得ることができる、パンチャー加工、ドリル加工が好ましい。
【００５２】
より広い接触面積、例えば従来の内層配線とビアとの接触面積と比べ２倍以上の接触面積を確保し、かつ湾曲部１０１ａの長さをビア１０５の半径以下とすることは、上述のように内層配線１０１の厚さを好ましい範囲にすること以外に、パンチャー加工、ドリル加工の条件を好ましい範囲とすることでも実現できる。
【００５３】
例えば、パンチャー加工においては、基材１０２等の加工物の材質、層構成に応じて、
適宜、穴開け治具（ピン）の押し込み量、押し込むスピード・戻りのスピード、材質等を調整することが好ましい。
【００５４】
なお、図２（ｃ）の実施例では、穴空け加工の治具（パンチ、ドリル等）が図２（ｃ）の上から下に向けて移動し、ビアホール１０５ａを形成したため、湾曲部１０１ａは、同図の下方向に向いて湾曲している。しかし、治具を下から上に移動させて湾曲部１０１ａが上を向いてビアホール１０８ａの側面に沿って湾曲するように形成してもよい。
【００５５】
図２（ｄ）に示すように、ビアホール１０５ａに導電性組成物１０５ｂを、例えばビアホール１０５ａ内のみに導電性組成物１０５ｂが充填されるように、マスクを介してスキージ印刷して導電性組成物を充填してビア１０５を形成する。これにより、内層配線１０１の湾曲部１０１ａとビア１０５の導電性組成物１０５ｂは、広い接触面を介して電気的に接続される。
【００５６】
次に図２（ｅ）に示すように、金属箔１０６を接着層１０３の上に配置した後、例えば加熱加圧し、接着層１０３を硬化させ、金属箔１０６を基体１０２上に固定する。
【００５７】
その後、図２（ｆ）に示すように、金属箔１０６をパターニングして、表層配線１０７を形成する。
図２（ｆ）に示す状態で、３層フレキシブル基板として用いることができる。上述した簡易な工程により、３層フレキシブル基板を作製できるのも本願発明の効果である。
【００５８】
最後に蒸着、スクリーン印刷、スピンコート等により、図２（ｇ）に示すように所定の位置に有機半導体層１０８を形成することで半導体装置１００を得る。
【００５９】
（実施形態２）
図３は本発明の実施形態２にかかる半導体装置２００の製造方法を示す断面図である。実施形態１と共通の部分は、同じ番号を付してある。これら同じ番号の部分は特に断らない限りその詳細も実施形態１の相当する部分と同じであることから詳細な説明は省略する。
【００６０】
図３（ｇ）は、半導体装置２００を示す。
実施形態２にかかるフレキ基材１０２は、その一方の面上の内層配線１０１に加えて、他方の面（図３（ｄ）で下側の面）にも内層配線１０１’を有している。また、内層配線１０１’の形成方法、材質等は実施形態１で示した内層配線１０１と同じでよい。実施形態２では、内層配線１０１’も、内層配線１０１と同様、平坦部１０１’ｂと湾曲部１０１’aとから成る。内層配線１０１’は、ビアホール１０５ａの側面に沿って折れ曲がる湾曲部１０１’aを有することから、内層配線１０１’はビア１０５（図３（ｄ）の左側のビア）との接触面積を従来の内層配線とビアホール１０５ａの導電性組成物１０５ｂとの接触面積よりも広くでき、従ってより低い電気抵抗を実現できる。
【００６１】
図３（ｄ）に示す実施形態では、１つのビア１０５は基体１０２の片方の面でしか内層配線１０１（または内層配線１０１’）と接触していないが、ビア１０５の両側に内層配線１０１が存在し、ビア１０５の両側がそれぞれ内層配線１０１または１０１’の湾曲部１０１ａまたは１０１’ａと接触する実施形態も本発明に含まれる。
【００６２】
半導体装置２００は、基体１０２の両面それぞれの上に内層配線（内層配線１０１、内層配線１０１’）と表層配線１０７を有する４層フレキシブル基板を含んでいることから、より複雑な回路構成にも対応できる。
【００６３】
また、図３（ｇ）に示す実施形態では、基体１０２の下側の面には有機半導体層１０８が形成されていない。しかし、例えば、内層配線１０１’の一部をゲート電極として用い、図３（ｇ）で基体１０２より下に位置する表層配線１０７にソース電極部およびドレイン電極部を設け、このソース電極部およびドレイン電極部を跨ぐ有機半導体層を形成して、基体１０２の下側の面にもＴＦＴ等の半導体素子を形成してもよい。すなわち、基体１０２の下側の面にもＴＦＴ等の半導体素子を具備した半導体装置も本発明の技術的範囲に属する。
【００６４】
次に半導体装置２００の製造方法を説明する。
図３（ａ）に示すように、一方の面に内層配線１０１を、他方の面に１０１’を備えたフレキ基体１０２を用意する。接着層１０３を設けて、さらに実施形態１同様にビアホール１０５（図３（ｃ）の実施形態では２つ）を形成する。
【００６５】
これにより、内層配線１０１には湾曲部１０１ａが形成され、内層配線１０１’には湾曲部１０１’ａが形成される。そして、導電性組成物（導電性材料）１０５ｂを充填してビア１０５を形成することで、内層配線１０１と内層配線１０１’のいずれもが、従来の内層配線とビアとの接触面積よりも広い接触面積でビア１０５（導電性組成物１０５ｂ）と電気的に接続される。
【００６６】
その後、図３（ｆ）に示すように、金属箔１０６をパターニングして、ソース電極およびドレイン電極を含む表層配線１０７を形成する。
図３（ｆ）に示す状態は半導体装置２００としては未完成であるが、このままでも４層フレキシブル基板として用いることができる。すなわち上述した簡易な工程により、４層フレキシブル基板を作製できるという効果も本実施形態は有している。
【００６７】
さらに、図３（ｇ）に示すように有機半導体層１０８を形成することで、ＴＦＴ等の素子を有し、例えばスイッチング回路等の回路が形成された半導体装置２００を得ることができる。
【００６８】
（実施形態３）
図４は本発明の実施形態３にかかる半導体装置３００とその製造方法を示す断面図である。実施形態１と共通の部分は、同じ番号を付してある。これら同じ番号の部分は特に断らない限りその詳細も実施形態１の相当する部分と同じであることから詳細な説明は省略する。
【００６９】
実施形態３にかかる半導体装置３００の構成は、実施形態１にかかる半導体装置１００と同じであるが製造工程が異なっている。具体的には、実施形態３の半導体装置３００は、その表層配線３０７を形成する方法に特徴を有する。従って、それ以前の工程である図４（ａ）〜（ｄ）に示した工程は、実施形態１にかかる図２（ａ）〜（ｄ）に示す工程と同じである。
【００７０】
表層配線３０７を形成する工程では、図４（ｅ）に示すように、その表面に表層配線３０７が予め形成されている配線転写材３０９を用いる。配線転写材３０９を、フレキ基材１０２の両側に配置し、表層配線３０７が接着層１０３の所定の部分に位置するようにそれぞれの配線転写材３０９を対向するそれぞれの接着層１０３と接触させる。そして、加熱加圧して接着層１０３を硬化させ、配線転写材３０９と基体１０２とを接着層１０３を介して一体とする。その後配線転写材３０９のキャリア（表層配線３０７を除く部分）を除去し、図４（ｆ）に示すように接着層（絶縁層）１０３の上に表層配線３０７を形成する。
【００７１】
最後に、図４（ｇ）に示すように所定に位置に有機半導体層１０８を形成して半導体装置３００を得る。
【００７２】
このように配線転写材３０９を用いて、表層配線３０７を形成することで、フォトリソグラフィーによるパターニング工程がない。従って、これに続く金属配線のエッチング等のウェットプロセスを経ることなく簡易なプロセスにより図４（ｆ）に示す３層フレキシブル基板および図４（ｇ）に示す半導体装置３００を得ることができるという効果を本実施形態は有する。
【実施例】
【００７３】
図２（ｆ）に示す本発明の半導体装置１００に含まれる３層フレキシブル基板を、以下の（i）〜（iv）の手順に従って作製した。
（i）基材の準備
厚さ４０μmのポリイミドフィルムよりなるフレキ基材１０２の一方の面に厚さ０．２μｍの銅層がスパッタで形成されている三菱伸銅株式会社製ダイアファインを準備し、この銅層をパターニングして内層配線１０１を形成した。
【００７４】
次に、内層配線１０１の上に接着層（絶縁層）１０３として厚さ２μmのナミックス株式会社製接着フィルムＡＤＦＬＥＭＡを貼り付けた。同様に、基体１０２の他方の面上（内層配線１０１が形成されていない方の面上）にもＡＤＦＬＥＭＡよりなる接着層１０３を貼り付けた。
【００７５】
（ii）ビアの形成
前記基材１０２に、ＵＨＴ株式会社製パンチャー加工機ＭＰ−７１５０Ｚを用い、接着層１０３と内層配線１０１と基体１０２とを貫通する５０μmφのビアホール１０５ａを形成した。続いて、このビアホール１０５ａに導電性ペースト（導電性組成物）１０５ｂをスクリーン印刷法により充填した。ここで使用した導電性ペーストは、球形状の銅粒子８５重量％と、樹脂成分としてビスフェノールＡ型エポキシ樹脂（ジャパンエポキシレジン株式会社製エポキシ樹脂「８２８」）３重量％と、グリシジルエステル系エポキシ樹脂（東都化成株式会社製「ＹＤ−１７１」）９重量％と、硬化剤としてアミンアダクト硬化剤（味の素ファインテクノ株式会社製「ＭＹ−２４」）３重量％とを三本ロールを用いて混錬し作製した。
【００７６】
（iii）接着層１０３と導電性ペーストの硬化
前記導電性ペーストが充填された基材１０２の両面に、表層配線１０７となる福田金属箔粉工業株式会社製の厚さ３μｍの極薄銅箔ＣＫＰＦよりなる金属層１０６を貼り付けた後、熱プレス機を用いて、加熱温度２００℃、圧力３ＭＰａ、保持時間２時間の条件で、加熱加圧し、導電性ペーストおよび接着層１０３を硬化させ、導電性ペーストを充填したビア１０５と内層銅配線１０１と金属層１０６を電気接続させた。
（iv）表層銅配線の形成
金属層１０６をパターニングして、表層配線１０７とし、図２（ｆ）に示す、本発明にかかる半導体装置１００に含まれる３層フレキシブル基板を得た。
併せて、（ii）の工程で、パンチャー加工機の代わりにＹＡＧレーザ加工機を用いてビアホール５０５ａを形成し、他の工程は同じにした比較例を作製した。
【００７７】
図５は、上記実施例の３層フレキシブル基板の断面写真であり、図６は上記比較例の３層フレキシブル基板の断面写真である。実施例の３層フレキシブル基板では、内層配線１０１がビア１０５のビアホールの側面に接して折れ曲がっている湾曲部を有しているため、内層配線１０１の端面（側面）ではなく上面が接触し、比較例と比べビア（導電性組成物）との接触面積が大きくなっているのがわかる。
【００７８】
断面観察により測定した実施例サンプルの内層配線１０１とビア１０５との接触面積は６．９×１０−１０ｍｍ２（接触幅２．２μm×ビア周囲長さ５０μm×２×３．１４）であり、内層配線１０１の厚さとビア１０５の外周との積から求まる接触面積の１１倍であった。
【００７９】
さらに、実施例および比較例の両方について、それぞれ内層配線１０１とビア１０５との電気接続の抵抗値およびを内層配線５０１とビア５０５との電気接続の抵抗値をそれぞれ１２０箇所測定して電気抵抗の評価を行なった。
【００８０】
実施例では抵抗値の平均が１０５ｍΩ、標準偏差が５ｍΩであった。
一方、比較例では４８箇所のビアが電気接続されておらず、残りの電気接続された内層配線５０１とビア５０５とで評価した抵抗値の平均は３８１ｍΩ、標準偏差１８５ｍΩであった。
【００８１】
このように実施例では、内層配線１０１とビアとの間の電気抵抗値が小さいことに加え、電気抵抗値のばらつきが小さくなるという効果も有していることが分かる。
【産業上の利用可能性】
【００８２】
本発明にかかる半導体装置は、内層配線とビアとの電気接続を、低抵抗で、ばらつきの少ないものにすることができ、平板型のディスプレイ装置などの電気機器の用途に有用である。
【図面の簡単な説明】
【００８３】
【図１】本発明にかかる半導体装置１００の断面図である。
【図２】本発明にかかる半導体装置１００の製造工程を示す断面図である。
【図３】本発明にかかる半導体装置２００の製造工程を示す断面図である。
【図４】本発明にかかる半導体装置３００の製造工程を示す断面図である。
【図５】実施例の断面を示す写真である。
【図６】比較例の断面を示す写真である。
【図７】従来の半導体装置５００を示す断面図である。
【符号の説明】
【００８４】
１００，２００，３００，５００  半導体装置
１０１，１０１’，５０１  内層配線
１０１ａ  内層配線の湾曲部
１０１ｂ  内層配線の「平坦部
１０２，５０２  フレキ基体
１０３，５０３  絶縁層（接着層）
１０５，５０５  ビア
１０５ａ，５０５ａ  ビアホール
１０５ｂ，１０５ｂ  導電性組成物
１０６  金属箔
１０７，３０７，５０７  表層配線
１０８，５０８  有機半導体
３０９  配線転写材
【図１】
2009302363.tif 000003
【図２】
2009302363.tif 000004
【図３】
2009302363.tif 000005
【図４】
2009302363.tif 000006
【図５】
2009302363.tif 000007
【図６】
2009302363.tif 000008
【図７】
2009302363.tif 000009