(57)【要約】【課題】  複数露光の技術を利用した固体撮像装置において、ＡＤＣ前段での増幅器により低照度領域での感度を増加させつつ、ＡＤＣ前段への増幅器の配置に起因したダイナミックレンジの上限値の低下を防止し、全体として広いダイナミックレンジを持った画像データを得る。【解決手段】  カラムＡＤＣ部３０の前段に可変ゲイン増幅部２５を配置し、長時間露光により得られるアナログ画素信号を可変ゲイン増幅部２５を介してカラムＡＤＣ部３０に供給するときには可変ゲイン増幅部２５のゲインを１より大きなゲインαとし、かつ、短時間露光により得られるアナログ画素信号を可変ゲイン増幅部２５を介してカラムＡＤＣ部３０に供給するときには可変ゲイン増幅部２５のゲインを１に戻す。【選択図】図２
2009284181.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を行列状に配列してなる画素行列部と、
前記画素行列部の各画素に複数種類の露光時間での露光を順次行わせ、各露光の結果であるアナログ画素信号の読み出しを行わせる駆動制御手段と、
前記画素行列部から読み出されるアナログ画素信号を増幅する可変ゲイン増幅手段と、
前記可変ゲイン増幅手段により増幅されたアナログ画素信号をデジタル画素信号に変換するＡ／Ｄ変換手段と、
前記複数種類の露光時間での露光の結果である各アナログ画素信号から得られた各デジタル画素信号から広いダイナミックレンジを持った画像データを合成する画像処理手段と、
前記画素行列部の露光時間の切り換えに応じて前記可変ゲイン増幅手段のゲインを調整する手段であって、前記複数種類の露光時間のうち最長の露光時間での露光により得られるアナログ画素信号を増幅するときのゲインを１より大きな第１のゲインとし、かつ、最長の露光時間以外の露光により得られるアナログ画素信号を増幅するときのゲインを第１のゲインよりも小さな第２のゲインとするゲイン調整手段と
を具備することを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、行列状に配列された複数の画素から受光量に応じた電気信号を取り出して出力する固体撮像装置に係り、特に複数回の露光により広いダイナミックレンジを持った画像データを合成する機能を備えた固体撮像装置に関する。
【背景技術】
【０００２】
周知の通り、ＣＭＯＳ固体撮像装置等の固体撮像装置では、行列をなす各画素が順次駆動され、各画素から画素信号の読み出しが行われる。最も基本的な構成では、一定時間長のフレーム（垂直走査期間）毎に全画素からアナログ画素信号を読み出す動作が繰り返される。このような構成では、１つの画素に着目すると、前回のアナログ画素信号の読み出しから今回のアナログ画素信号の読み出しまでの期間である１フレームが露光時間となり、今回読み出されるアナログ画素信号の信号値は露光期間内における画素の受光量を反映したものとなる。
【０００３】
図６は固体撮像装置における一画素分の信号伝達系を示したものである。図６に示すように、１つの画素２０１から読み出されるアナログ画素信号は、ＡＤＣ（Analog Digital Converter）２０２によりデジタル画素信号Ｐに変換される。そして、画像処理部では、このＡＤＣ２０２から得られる全画素分のデジタル画素信号Ｐを用いて一画面分の画像データが構成され、この画像データが記録媒体に記録され、あるいは表示装置に表示される。
【０００４】
撮像により得られる画像データは、固体撮像装置において被写体からの光を受ける撮像面（画素の行列がなす面）の各部の照度Ｉを表現するデータである。この画像データが表現可能な照度の範囲、すなわち、ダイナミックレンジは、ＡＤＣ２０２の量子化ノイズや撮像の際の露光時間等の影響を受ける。
【０００５】
まず、画素２０１から得られるアナログ画素信号は、それ自体が光ショットノイズ等の画素ノイズＮｐを含んでいる。そして、このアナログ画素信号がＡＤＣ２０２によってＡ／Ｄ変換されるとき量子化ノイズＮａｄが発生する。このため、ＡＤＣ２０２から得られるデジタル画素信号Ｐは、ノイズＮｐ＋Ｎａｄを含んだものとなる。以下便宜上、このノイズＮｐ＋Ｎａｄのレベルをノイズフロアという。デジタル画素信号Ｐが撮像面照度Ｉの高低を表現し得るものであるためには、少なくともこのノイズフロアを越えるものである必要がある。従って、デジタル画素信号値Ｐがノイズフロアに対応した値となるときの撮像面照度Ｉが画像データのダイナミックレンジの下限値となる。
【０００６】
図７は撮像面照度Ｉとデジタル画素信号値Ｐとの関係を示すものである。この図７に示すように、画素２０１から得られるアナログ画素信号値は、撮像面照度Ｉに依存して大きくなるが、このアナログ画素信号値がＡ／Ｄ変換可能なアナログ電圧の最大値に達すると、ＡＤＣ２０２から得られるデジタル画素信号値Ｐはある飽和値Ｐｓａｔに達する。そして、撮像面照度Ｉがそれ以上に高くなり、アナログ画素信号値が大きくなったとしても、もはやデジタル画素信号値Ｐは変化せず、撮像面照度Ｉの上昇を表現し得なくなる。このデジタル画素信号値Ｐが飽和値Ｐｓａｔに到達するときの撮像面照度Ｉが画像データのダイナミックレンジの上限値となる。
【０００７】
ここで、デジタル画素信号値Ｐの撮像面照度Ｉに対する勾配は、図７に示すように、露光時間に依存する。図８は、横軸を図７における真数Ｉから対数Ｌｏｇ（Ｉ）に置き換え、縦軸を図７における真数Ｐから対数Ｌｏｇ（Ｐ）に置き換えて、デジタル画素信号値Ｐの撮像面照度Ｉに対する関係を示したものである。横軸および縦軸の両方を対数軸にすると、Ｌｏｇ（Ｐ）のＬｏｇ（Ｉ）に対する勾配は露光時間によらず常に４５度となる。そして、図７におけるデジタル画素信号値Ｐの撮像面照度Ｉに対する勾配の変化は、図８では、Ｌｏｇ（Ｉ）とＬｏｇ（Ｐ）との関係を示す直線の横軸（Ｌｏｇ（Ｉ）軸）方向の平行移動となって現れる。
【０００８】
露光時間を短くした場合、図７ではデジタル画素信号値Ｐの撮像面照度Ｉに対する勾配が小さくなり、図８では、Ｌｏｇ（Ｉ）とＬｏｇ（Ｐ）との関係を示す直線がＬｏｇ（Ｉ）軸方向に沿って高照度側に移動する。このため、画像データのダイナミックレンジの上限値および下限値は連動して高照度側にシフトする。一方、露光時間を長くした場合、図７ではデジタル画素信号値Ｐの撮像面照度Ｉに対する勾配が大きくなり、図８では、Ｌｏｇ（Ｉ）とＬｏｇ（Ｐ）との関係を示す直線がＬｏｇ（Ｉ）軸方向に沿って低照度側に移動する。このため、画像データのダイナミックレンジの上限値および下限値は連動して低照度側にシフトする。
【０００９】
照度の低い領域の画像を明瞭に撮像するためには、露光時間を長くすることによりダイナミックレンジの下限値を下げて低照度領域の感度を上げる必要がある。しかし、露光時間をこの要求を満たすような十分な長さにすることが困難な場合もある。そこで、露光時間の調整によらずダイナミックレンジの調整を可能にする手段として、図９に示すように、ＡＤＣ２０２の前段にプリアンプ２０３を配置した構成が採用される場合がある。この構成において、低照度領域では、撮像結果であるアナログ画素信号は微弱なレベルの信号となるが、この微弱なアナログ画素信号がプリアンプ２０３によってフロアレベルを越えるアナログ画素信号に増幅されてＡＤＣ２０２に与えられる。従って、ダイナミックレンジの下限値が下がり、低照度領域での感度が向上する。
【特許文献１】特開２００２−２７３２８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
以上述べた露光時間の調整やプリアンプの追加は、照度軸上におけるダイナミックレンジの位置をシフトする効果を奏する。従って、撮像に当たって、これらの技術を利用し、被写体が暗いときにはダイナミックレンジを低照度側に位置させ、被写体が明るいときにはダイナミックレンジを高照度側に位置させ、被写体の明暗を程よく表現した画像データを取得することが可能である。しかし、これらの技術は、ダイナミックレンジを拡張するものではない。従って、これらの技術を駆使したとしても、広いダイナミックレンジを持った画像データ、すなわち、被写体の明暗を全体として表現し、かつ、被写体の比較的暗い領域の微妙な明暗の変化も正確に表現した画像データを得ることはできない。
【００１１】
ダイナミックレンジの拡張を可能にする技術としては、異なる露光時間で複数回の露光を行い、各露光により得られた複数種類の画素信号を用いて広いダイナミックレンジの画像データを合成する技術（以下、便宜上、複数露光という）が提案されている（例えば特許文献１参照）。
【００１２】
この複数露光の技術を利用した固体撮像装置を構成する場合において、複数の露光時間のうち最長の露光時間を十分な長さにするのが困難な場合、その対策としてＡＤＣの前段にプリアンプを配置した構成を採用することが考えられる。しかし、この構成を採用した場合、ＡＤＣの前段へのプリアンプの配置が、画像データのダイナミックレンジの拡大効果を減少させるという問題が生じる。
【００１３】
以下、この問題について、図１０（ａ）〜（ｃ）を参照して説明する。図１０（ａ）〜（ｃ）において、横軸は撮像面照度Ｉの対数値Ｌｏｇ（Ｉ）、縦軸はデジタル画素信号値Ｐの対数値Ｌｏｇ（Ｐ）である。また、直線ｐ１は長時間露光による撮像を行った場合のＬｏｇ（Ｉ）とＬｏｇ（Ｐ）との関係を、直線ｐ２は短時間露光による撮像を行った場合のＬｏｇ（Ｉ）とＬｏｇ（Ｐ）との関係を各々示している。また、Ｎ（１）はＡＤＣ２０２の前段のプリアンプ２０３のゲインが１である場合のノイズフロアを、Ｎ（α）は同プリアンプのゲインがα（＞１）である場合のノイズフロアを各々示している。
【００１４】
図１０（ａ）に示す例では、プリアンプ２０３のゲインは１となっている。この例では、撮像面照度Ｉが閾値Ｉｔｈになったとき、長時間露光により得られるデジタル画素信号値Ｐが飽和値Ｐｓａｔに到達する。そこで、長時間および短時間の各露光を行った場合において、撮像面照度Ｉが閾値Ｉｔｈより低く、長時間露光により得られるデジタル画素信号値Ｐが飽和値Ｐｓａｔ未満である低照度領域では、長時間露光により得られるデジタル画素信号値Ｐ（直線ｐ１上のＰ）を合成画像の画像データに用いる。また、撮像面照度Ｉが閾値Ｉｔｈ以上であり、長時間露光により得られるデジタル画素信号値Ｐが飽和値Ｐｓａｔに達している高照度領域では、短時間露光により得られるデジタル画素信号値Ｐ（直線ｐ２上のＰ）を合成画像の画像データに用いる。すなわち、この例に示す２回露光では、直線ｐ１の太線部分と直線ｐ２の太線部分のデジタル画素信号値Ｐを合成画像の画像データに用いる。
【００１５】
この例では、ノイズフロアＮ（１）から飽和値Ｐｓａｔまでの範囲がデジタル画素信号値Ｐの有効範囲ｄ１となる。また、直線ｐ１とノイズフロアＮ（１）との交点が長時間露光によるダイナミックレンジの下限値、直線ｐ２と飽和値Ｐｓａｔとの交点が短時間露光によるダイナミックレンジの上限値となる。そして、この長時間露光によるダイナミックレンジの下限値から短時間露光によるダイナミックレンジの上限値までの区間が、長時間露光および短時間露光により得られる合成画像の画像データのダイナミックレンジｄ２となる。
【００１６】
合成画像の画像データのダイナミックレンジｄ２を広くするためには、短時間露光の露光時間をなるべく短くして直線ｐ２と直線ｐ１との高低差を大きくすることが望ましい。しかし、この高低差を大きくすると、撮像面照度Ｉが閾値Ｉｔｈを越え、画像データの合成に用いるデジタル画素信号値Ｐを直線ｐ１上のものから直線ｐ２上のものへ切り換えるとき、デジタル画素信号値Ｐが大きく低下するため、デジタル画素信号ＰのＳ／Ｎ比が大きく低下する。このＳ／Ｎ比の低下が著しいと、ざらついた印象を与えるノイズが合成画像に現れる。そこで、撮像面照度Ｉが閾値Ｉｔｈを越える近傍において、短時間露光のデジタル画素信号値ＰとノイズフロアＮ（１）との間に少なくとも３０ｄＢ程度のＳ／Ｎ比ｓｎｐ２を確保できるように短時間露光の露光時間が決定される。このように短時間露光の露光時間を決定すると、長時間露光と短時間露光とにより得られる合成画像の画像データのダイナミックレンジｄ２は、次式に示すものとなる。
ｄ２＝２・ｄ１−ｓｎｐ２                                        ……（１）
【００１７】
低照度領域での感度を高くすることが要求されるが、長時間露光の露光時間を長くするのが困難な場合、プリアンプ２０３のゲインを１より大きなαとすることにより対処することとなる。図１０（ｂ）は、図１０（ａ）と同じ条件においてプリアンプ２０３のゲインのみを１からαに増加させた場合の撮像面照度Ｉとデジタル画素信号値Ｐとの関係を示している。この場合、Ｌｏｇ（Ｉ）とＬｏｇ（Ｐ）との関係を示す直線ｐ１（長時間露光）および直線ｐ２（短時間露光）は、図１０（ａ）の直線ｐ１およびｐ２をＬｏｇ（Ｉ）軸方向に低照度側へ各々Ｌｏｇ（α）だけ平行移動したものとなる。
【００１８】
しかしながら、プリアンプ２０３のゲインが１からαに増えたことに伴い、ノイズフロアはＮ（１）＝Ｎｐ＋Ｎａｄから次式に示すＮ（α）に上昇する。
Ｎ（α）＝α・Ｎｐ＋Ｎａｄ                                      ……（２）
このノイズフロアの増加によりデジタル画素信号値Ｐの有効範囲が図１０（ａ）に示すｄ１から図１０（ｂ）に示すｄ１’に減少する。
【００１９】
ノイズフロアの上昇は、ダイナミックレンジに影響を与える。まず、プリアンプ２０３のゲインの増加に伴ってノイズフロアが上昇すると、ダイナミックレンジの下限値の低照度側へのシフト量ΔＩは、Ｌｏｇ（α）とはならず、次式に示すように、Ｌｏｇ（α）からノイズフロアの上昇分Ｌｏｇ（Ｎ（α））−Ｌｏｇ（Ｎ（１））だけ減少した量となる。
ΔＩ
＝Ｌｏｇ（α）−｛Ｌｏｇ（Ｎ（α））−Ｌｏｇ（Ｎ（１））｝            ……（３）
【００２０】
ここで、ノイズフロアの上昇量Ｌｏｇ（Ｎ（α））−Ｌｏｇ（Ｎ（１））は、次式に示すように、Ｌｏｇ（α）より小さくなるため、上記式（３）のシフト量ΔＩは正の値になる。従って、ダイナミックレンジの下限値を低照度側へシフトして、低照度領域の感度を向上させる目的は達成することができる。
Ｌｏｇ（Ｎ（α））−Ｌｏｇ（Ｎ（１））
＝Ｌｏｇ（Ｎ（α）／Ｎ（１））
＝Ｌｏｇ（（α・Ｎｐ＋Ｎａｄ）／（Ｎｐ＋Ｎａｄ））
＜Ｌｏｇ（（α・Ｎｐ＋α・Ｎａｄ）／（Ｎｐ＋Ｎａｄ））＝Ｌｏｇ（α）  ……（４）
【００２１】
しかし、ノイズフロアがＮ（１）からＮ（α）に上昇すると、図１０（ｂ）に示すように、閾値Ｉｔｈの近傍における短時間露光のデジタル画素信号値ＰとノイズフロアＮ（α）との間のＳ／Ｎ比ｓｎｐ２’は、図１０（ａ）に示すＳ／Ｎ比ｓｎｐ２よりも減少した値となる。このため、何ら対策を講じないと、合成画像にざらついた印象のノイズが現れる不具合が生じる。このような不具合を発生させないためには、短時間露光の露光時間を増加させて、図１０（ｃ）に示すように、閾値Ｉｔｈの近傍における短時間露光のデジタル画素信号値ＰとノイズフロアＮ（α）との間に３０ｄＢ程度の十分なＳ／Ｎ比ｓｎｐ２を確保する必要がある。このため、ダイナミックレンジの上限値は、図１０（ｂ）に示すものからさらに低照度側へシフトすることとなる。結局、プリアンプ２０３のゲインが１であった場合のダイナミックレンジｄ２は、プリアンプ２０３のゲインをαにすると、次式に示すダイナミックレンジｄ２’に低下することとなる。
ｄ２’
＝２・ｄ１’−ｓｎｐ２
＝２｛ｄ１−（Ｌｏｇ（Ｎ（α））−Ｌｏｇ（Ｎ（１）））｝−ｓｎｐ２
＝２・ｄ１−ｓｎｐ２−２（Ｌｏｇ（Ｎ（α））−Ｌｏｇ（Ｎ（１）））
＝ｄ２−２（Ｌｏｇ（Ｎ（α））−Ｌｏｇ（Ｎ（１）））                  ……（５）
【００２２】
以上のように、複数露光の技術を利用した固体撮像装置において、ＡＤＣの前段へプリアンプを配置すると、このプリアンプの配置が、複数露光による画像データのダイナミックレンジの拡大効果を減少させるという問題が生じるのである。
【００２３】
この発明は、以上説明した事情に鑑みてなされたものであり、複数露光の技術を利用した固体撮像装置において、ＡＤＣ前段のプリアンプにより低照度領域での感度を増加させつつ、プリアンプの配置に起因したダイナミックレンジの上限値の低下を防止し、全体として広いダイナミックレンジを持った画像データを得ることができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００２４】
この発明は、複数の画素を行列状に配列してなる画素行列部と、前記画素行列部の各画素に複数種類の露光時間での露光を順次行わせ、各露光の結果であるアナログ画素信号の読み出しを行わせる駆動制御手段と、前記画素行列部から読み出されるアナログ画素信号を増幅する可変ゲイン増幅手段と、前記可変ゲイン増幅手段により増幅されたアナログ画素信号をデジタル画素信号に変換するＡ／Ｄ変換手段と、前記複数種類の露光時間での露光の結果である各アナログ画素信号から得られた各デジタル画素信号から広いダイナミックレンジを持った画像データを合成する画像処理手段と、前記画素行列部の露光時間の切り換えに応じて前記可変ゲイン増幅手段のゲインを調整する手段であって、前記複数種類の露光時間のうち最長の露光時間での露光により得られるアナログ画素信号を増幅するときのゲインを１より大きな第１のゲインとし、かつ、最長の露光時間以外の露光により得られるアナログ画素信号を増幅するときのゲインを第１のゲインよりも小さな第２のゲインとするゲイン調整手段とを具備することを特徴とする固体撮像装置を提供する。
【００２５】
かかる発明によれば、最長の露光時間での露光により得られるアナログ画素信号は１より大きな第１のゲインで増幅されてデジタル画素信号に変換される。このアナログ画素信号の第１のゲインでの増幅に伴って、デジタル画素信号のノイズフロアは上昇するものの、デジタル画素信号値がノイズフロアを越える点であるダイナミックレンジの下限値は低下する。一方、最長以外の露光時間での露光により得られるアナログ画素信号は第１のゲインより小さな第２のゲインで増幅されてデジタル画素信号に変換される。従って、最長の露光時間での露光結果であるデジタル画素信号のノイズフロアに比べて、最長でない露光時間での露光結果であるデジタル画素信号のノイズフロアは低くなる。そして、この低いノイズフロアに対して最長でない露光時間での露光結果であるデジタル画素信号が十分なＳ／Ｎ比を持つように最長でない露光時間の長さを定めればよい。従って、ノイズフロアを避けるために最長でない露光時間の長さを不要に長くする必要がなく、ダイナミックレンジの上限の低下を抑えて、広いダイナミックレンジを得ることができる。
【発明を実施するための最良の形態】
【００２６】
以下、図面を参照し、この発明の一実施形態について説明する。
まず、図１（ａ）〜（ｃ）を参照し、この発明の一実施形態による固体撮像装置における撮像面照度Ｉとデジタル画素信号値Ｐとの関係を説明する。本実施形態による固体撮像装置は、長時間および短時間の２回の露光を行い、各露光の結果であるデジタル画素信号値Ｐを用いて広いダイナミックレンジを持った画像データを合成するものである。図１（ａ）〜（ｃ）は、前掲図１０（ａ）〜（ｃ）に各々対応している。また、従来技術との比較を容易にするため、図１（ａ）および（ｂ）は、前掲図１０（ａ）および（ｂ）と同じ内容になっている。
【００２７】
本実施形態の特徴は、図１（ｃ）に示されている。前掲図１０（ｃ）の例では、長時間露光の場合および短時間露光の場合の両方においてプリアンプ２０３のゲインをα（＞１）とした。このため、合成画像の画像データのノイズフロアが増加して、短時間露光の結果であるデジタル画素信号のうち合成画像の画像データに用いられるものの下限値のＳ／Ｎ比ｓｎｐ２が低下した。そして、このＳ／Ｎ比ｓｎｐ２の低下分を回復するために、短時間露光の露光時間を増加させ、直線ｐ２を上方にシフトした。このような対処法を採用した場合、合成画像のダイナミックレンジの上限値が低下する、という弊害が生じる。そこで、本実施形態では、短時間露光を行う期間、プリアンプ２０３のゲインをαから１に戻し、ノイズフロアをＮ（α）からＮ（１）に低下させる。また、短時間露光における撮像面照度Ｉとデジタル画素信号値Ｐとの関係（直線ｐ２）を変化させないようにするため、プリアンプ２０３のゲインのαから１への低下と相殺する程度に、短時間露光の露光時間を増加させる。具体的には、撮像面照度Ｉが一定である場合の露光時間とデジタル画素信号値Ｐとの関係のリニアリティが良好である場合には、ゲインをαから１に低下させるのに伴い、露光時間をα倍にする。
【００２８】
このようにすると、合成画像の画像データのダイナミックレンジの下限値は前掲図１０（ｃ）と同様になるが、ダイナミックレンジの上限値は前掲図１０（ｃ）のものよりも上昇する。これは、前掲図１０（ｃ）の例では、短時間露光におけるデジタル画素信号Ｐ（直線ｐ２）がノイズフロアＮ（α）との間に十分なＳ／Ｎ比ｓｎｐ２を確保しなければならなかったのに対し、図１（ｃ）の例ではノイズフロアＮ（１）との間に十分なＳ／Ｎ比ｓｎｐ２を確保すれば足りるからである。そして、図１（ｃ）に示す例では、合成画像の画像データのダイナミックレンジは、次式に示すように、前掲図１０（ｃ）におけるダイナミックレンジｄ２’よりも大きなダイナミックレンジｄ２’’となる。
ｄ２’’
＝ｄ１’＋（ｄ１−ｓｎｐ２）
＝ｄ１−（Ｌｏｇ（Ｎ（α））−Ｌｏｇ（Ｎ（１）））＋（ｄ１−ｓｎｐ２）
＝２・ｄ１−ｓｎｐ２−（Ｌｏｇ（Ｎ（α））−Ｌｏｇ（Ｎ（１）））
＝ｄ２’＋（Ｌｏｇ（Ｎ（α））−Ｌｏｇ（Ｎ（１）））＞ｄ２’    ……（６）
【００２９】
図２は、本実施形態の具体例であるＣＭＯＳ固体撮像装置の構成を示すブロック図である。このＣＭＯＳ固体撮像装置において、画素行列部１０Ａは、画素１０を行列状に配列してなるものである。
【００３０】
図３はこの画素行列部１０Ａにおける１個の画素１０の構成例を示すものである。図３に示すように、１個の画素１０は、ＰＤ（Photo Diode；フォトダイオード）１０１と、各々ＭＯＳ型トランジスタである転送トランジスタ１０２と、リセットトランジスタ１０３と、増幅トランジスタ１０４と、行選択トランジスタ１０５とにより構成されている。これらの各素子は、ｐ型半導体基板に形成されている。そして、図３では、ＰＤ１０１、転送トランジスタ１０２およびリセットトランジスタ１０３についてはそれらの断面構造が図示され、増幅トランジスタ１０４および行選択トランジスタ１０５については回路シンボルを用いた図示がなされている。
【００３１】
図３において、ＰＤ１０１は、ｐ型半導体基板に低濃度のｎ型不純物の埋め込み層を形成してなるものであり、受光量に応じた信号電荷を発生する光電変換素子である。転送トランジスタ１０２は、ソースがＰＤ１０１に接続され、ドレインがＦＤ（Floating Diffusion；浮遊拡散層）１０２ｄとなっている。この転送トランジスタ１０２は、ゲートに転送パルスＴＸｉが与えられることにより、ＰＤ１０１に蓄積された信号電荷をＦＤ１０２ｄに転送する。リセットトランジスタ１０３は、ソースが電源ＶＤＤに接続されており、ドレインがＦＤ１０２ｄとなっている。このリセットトランジスタ１０３は、ゲートにリセットパルスＲＴｉが与えられることにより、ＦＤ１０２ｄを電源ＶＤＤの電位にリセットする。増幅トランジスタ１０４は、ドレインが電源ＶＤＤに接続され、ゲートがＦＤ１０２ｄに接続されている。また、行選択トランジスタ１０５は、増幅トランジスタ１０４のソースと列信号線１１との間に介挿されており、ゲートに行選択パルスＳＬｉが与えられる。これらの増幅トランジスタ１０４および行選択トランジスタ１０５は、行選択パルスＳＬｉが与えられることにより、ＦＤ１０２ｄに蓄積された電荷に応じた電圧を列信号線１１に読み出す読出回路としての役割を果たす。
【００３２】
図３に示すように、列信号線１１には、同様な構成の画素１０が複数接続されるとともに、各画素Ｐの増幅トランジスタ１０４の負荷となる定電流源が接続されている（図示略）。さらに各列信号線１１には、ＣＤＳ（Correlated Double Sampling；相関２重サンプリング）回路が接続されている。図２におけるカラムＣＤＳ部２０は、この列信号線１１毎に設けられたＣＤＳ回路の集合体である。各ＣＤＳ回路は、タイミングジェネレータ５０からサンプリングパルスφｒおよびφｓが与えられる各タイミングにおいて、画素行列部１０Ａの各列信号線１１に読み出される電圧を各々サンプリングして差分を検出し、アナログ画素信号を各々出力する。
【００３３】
可変ゲイン増幅部２５は、画素行列部１０Ａにおける画素１０の列毎に設けられた可変ゲイン増幅器の集合体である。画素１０の各列に対応した各可変ゲイン増幅器は、前掲図９のプリアンプ２０３としての役割を果たすものであり、各列に対応した各ＣＤＳ回路から出力されるアナログ画素信号を増幅して出力する。
【００３４】
カラムＡＤＣ部３０は、画素１０の列毎に設けられたＡＤＣ（Analog to Digital
Converter）の集合体である。画素１０の各列に対応した各ＡＤＣは、タイミングジェネレータ５０による制御の下、各列に対応した各可変ゲイン増幅器から出力されるアナログ画素信号をデジタル画素信号に変換する。水平走査回路４０は、画素行列部１０Ａの列数と同じステージ数のシフトレジスタである。この水平走査回路４０は、タイミングジェネレータ５０による制御の下、水平走査期間毎にカラムＡＤＣ部３０から出力される一行分のデジタル画素信号を取り込み、画像処理部７０にシリアル転送する動作を繰り返す。
【００３５】
ゲイン調整部２６は、タイミングジェネレータ５０による制御の下、長時間露光が行われる期間のみ可変ゲイン増幅部２５の各可変ゲイン増幅器のゲインをα（＞１）とし、それ以外の期間はゲインを１とする制御を行う回路である。
【００３６】
垂直走査回路６０は、タイミングジェネレータ５０による制御の下、画素行列部１０Ａの各行に対する行選択パルスＳＬｉ、リセットパルスＲＴｉおよび転送パルスＴＸｉを発生する回路である。タイミングジェネレータ５０は、垂直走査回路６０、カラムＣＤＳ部２０、カラムＡＤＣ部３０、水平走査回路４０等、ＣＭＯＳ固体撮像装置の各部のタイミング制御のための信号を発生する回路である。本実施形態において、タイミングジェネレータ５０および垂直走査回路６０は、水平走査期間毎に画素行列部１０Ａの各行を順次選択し、選択した第ｉ行の各画素１０に対して行選択パルスＳＬｉを出力するとともに、リセットパルスＲＴｉおよび転送パルスＴＸｉを順次出力し、転送パルスＴＸｉの前後の各タイミングにおいてサンプリングパルスφｒおよびφｓを各々出力する駆動制御手段として機能する。
【００３７】
また、本実施形態において、この駆動制御手段としてのタイミングジェネレータ５０および垂直走査回路６０は、画素行列部１０Ａの各画素１０に長時間での露光と短時間での露光を順次行わせるとともに、各露光の結果である画素信号の読み出しを行わせる役割を果たす。ここで、長時間露光の露光時間は、可変ゲイン増幅部２５のゲインがαである場合に、画素１０の撮像面照度Ｉとデジタル画素信号値Ｐとの関係が図１（ｃ）に示す直線ｐ１で与えられるように定められている。また、短時間露光の露光時間は、可変ゲイン増幅部２５のゲインが１である場合に、画素１０の撮像面照度Ｉとデジタル画素信号値Ｐとの関係が図１（ｃ）に示す直線ｐ２で与えられるように定められている。
【００３８】
画像処理部７０は、水平走査回路４０を介して供給されるデジタル画素信号を処理して、フレーム毎に一画面分の画像データを合成する装置である。本実施形態では、１フレーム期間内に２回の露光が行われ、長時間露光および短時間露光の各露光結果である２種類のデジタル画素信号が画素毎に得られる。画像処理部７０は、これらの露光時間の異なった各デジタル画素信号を用いて、広いダイナミックレンジを持った画像データを合成する。さらに詳述すると、画像処理部７０は、ある画素１０に関して、長時間露光の結果であるデジタル画素信号値Ｐが図１（ｃ）に示す飽和値Ｐｓａｔ未満である場合には、この長時間露光の結果であるデジタル画素信号値Ｐを、合成画像の画像データにおける当該画素１０の画素値に用いる。一方、ある画素１０に関して、長時間露光の結果であるデジタル画素信号値Ｐが図１（ｃ）に示す飽和値Ｐｓａｔに到達している場合には、短時間露光の結果であるデジタル画素信号値Ｐに所定の係数βを乗算した結果を合成画像の画像データにおける当該画素１０の画素値に用いる。ここで、係数βは、この係数βを図１（ｃ）における直線ｐ２に乗算した結果が直線ｐ１の延長線（図１（ｃ）では破線）となるような大きさに定められている。具体的には係数βは、次式により与えられる。
β＝Ｐｓａｔ／（Ｎ（１）・ｓｎｐ２））                          ……（７）
この画像処理部７０により合成された画像データは、図示しないモニタに表示され、あるいは図示しないＨＤ（ハードディスク）等の記録媒体に記録される。
【００３９】
Ｕ／Ｉ（ユーザインタフェース）部８０は、液晶表示パネル等の表示装置と押しボタン等の各種の操作子により構成されている。Ｕ／Ｉ部８０は、ＣＭＯＳ固体撮像装置の操作に関する各種の案内情報を表示し、操作子を介して撮像条件等に関する各種の情報をユーザから取得する役割を果たす。制御部９０は、Ｕ／Ｉ部８０を介して取得されるユーザからの指示に従い、ＣＭＯＳ固体撮像装置の各部の制御を行う装置である。
【００４０】
図４はタイミングジェネレータ５０および垂直走査回路６０の具体的な構成を示すブロック図である。図４に示すように、タイミングジェネレータ５０は、クロックカウンタ５２と、ラインカウンタ５３と、パルス発生器５５と、イネーブルパルス発生器５６とを有する。
【００４１】
クロックカウンタ５２およびラインカウンタ５３は、フレームの切り換え制御およびフレーム内の水平走査期間の切り換え制御を行うとともに、現在時刻を示す情報の管理を行う役割を果たす。本実施形態においてフレームは、複数の水平走査期間に区切られている。１つのフレームを構成する各水平走査期間は、１番からｎ番までのライン番号により特定される。各水平走査期間は、画素行列部１０Ａから一行分のアナログ画素信号を読み出してデジタル化し、画像処理部７０にシリアル転送することが可能な時間長を有する。
【００４２】
本実施形態では、一定周波数のクロックをカウントすることにより、一水平走査期間の計時を行う。このクロックのカウントを行うのが図４におけるクロックカウンタ５２である。このクロックカウンタ５２のカウント値は、水平走査期間内における相対時刻を示す情報として利用される。
【００４３】
クロックカウンタ５２は、一水平走査期間分のクロックのカウントを終える度にラインクロックφＨを出力する。ラインカウンタ５３は、このラインクロックφＨのカウントを行う。画素行列部１０Ａの行数がｎである場合、ラインカウンタ５３は、ラインクロックφＨをｎ個カウントする毎にカウント値を初期化する。従って、ラインカウンタ５３のカウント値は、常に現在の水平走査期間のライン番号を示すものとなる。
【００４４】
パルス発生器５５は、画素行列部１０Ａの各行へ供給するリセットパルスＲＴｉおよび転送パルスＴＸｉの基となるリセットパルスＲＴＧおよび転送パルスＴＸＧを発生する回路である。このリセットパルスや転送パルスの他、パルス発生器５５は、カラムＣＤＳ部２０に相関２重サンプリングを行わせるためのサンプリングパルスφｒおよびφｓや、この相関２重サンプリングに続いてカラムＡＤＣ部３０にＡ／Ｄ変換を行わせるためのサンプリングパルスや、さらにそれに続いて水平走査回路４０にシリアル転送を行わせるためのシフトクロックを発生する。制御部９０は、各パルスの立ち上がりエッジや立ち下がりエッジのタイミング、シフトクロックの発生開始タイミングに対応したクロックカウンタ５２のカウント値を指定する情報をパルス発生器５５に与え、パルス発生器５５は、この情報が示すタイミングにおいて、各パルスを立ち上げまたは立ち下げ、あるいはシフトクロックの発生を開始する。
【００４５】
イネーブルパルス発生器５６は、一水平走査期間分のパルス幅を持った２種類のイネーブルパルスＥＮａおよびＥＮｂを発生する。イネーブルパルスＥＮａは、画素信号の読み出しを指令するパルスである。イネーブルパルスＥＮｂは、画素１０のＰＤ１０１の蓄積電荷の消去を指令するパルスである。制御部９０は、フレーム内においてイネーブルパルスＥＮａおよびＥＮｂを各々発生する各水平走査期間の各ライン番号をイネーブルパルス発生器５６に対して指示し、イネーブルパルス発生器５６は、この指示された各ライン番号の各水平走査期間においてイネーブルパルスＥＮａおよびＥＮｂを各々発生する。
【００４６】
垂直走査回路６０は、いずれも画素行列部１０Ａの行数ｎと同じステージ数を有するシフトレジスタ６１および６２と、画素行列部１０Ａの行毎に設けられたＡＮＤ−ＯＲゲート６３および６４とを有する。シフトレジスタ６１および６２の各ステージをなす各フリップフロップのクロック端子には、タイミングジェネレータ５０のクロックカウンタ５２が出力するラインクロックφＨが与えられる。また、シフトレジスタ６１の初段のデータ入力端子にはイネーブルパルス発生器５６が出力するイネーブルパルスＥＮａが、シフトレジスタ６２の初段のデータ入力端子にはイネーブルパルス発生器５６が出力するイネーブルパルスＥＮｂが各々与えられる。シフトレジスタ６１は、イネーブルパルスＥＮａをラインクロックφＨにより順次後段にシフトし、シフトレジスタ６２は、イネーブルパルスＥＮｂをラインクロックφＨにより順次後段にシフトする。
【００４７】
シフトレジスタ６１の各ステージｉ（ｉ＝１〜ｎ）は、前段から到来するイネーブルパルスＥＮａを画素行列部１０Ａの第ｉ行に対応したＡＮＤ−ＯＲゲート６３および６４へイネーブルパルスＥＮａｉ（ｉ＝１〜ｎ）として供給する。このイネーブルパルスＥＮａｉは、ＡＮＤ−ＯＲゲート６３および６４へ供給される他、行選択パルスＳＬｉとして、画素行列部１０Ａの第ｉ行の各画素１０に供給される。また、シフトレジスタ６２の各ステージｉ（ｉ＝１〜ｎ）は、前段から到来するイネーブルパルスＥＮｂを画素行列部１０Ａの第ｉ行に対応したＡＮＤ−ＯＲゲート６３および６４へイネーブルパルスＥＮｂｉ（ｉ＝１〜ｎ）として供給する。
【００４８】
画素行列部１０Ａの第ｉ行に対応したＡＮＤ−ＯＲゲート６３は、イネーブルパルスＥＮａｉとリセットパルスＲＴＧとの論理積およびイネーブルパルスＥＮｂｉとリセットパルスＲＴＧとの論理積を求め、両論理積の論理和をリセットパルスＲＴｉとして出力する。画素行列部１０Ａの第ｉ行に対応したＡＮＤ−ＯＲゲート６４は、イネーブルパルスＥＮａｉと転送パルスＴＸＧとの論理積およびイネーブルパルスＥＮｂｉと転送パルスＴＸＧとの論理積を求め、両論理積の論理和を転送パルスＴＸｉとして出力する。
【００４９】
イネーブルパルスＥＮａｉが発生する間、画素行列部１０Ａの第ｉ行に対応したＡＮＤ−ＯＲゲート６３は、パルス発生器５５が出力するリセットパルスＲＴＧを選択し、ＡＮＤ−ＯＲゲート６４は、転送パルスＴＸＧを選択し、リセットパルスＲＴｉおよび転送パルスＴＸｉとして、画素行列部１０Ａの第ｉ行の各画素１０に各々供給する。そして、イネーブルパルスＥＮａｉは、行選択パルスＳＬｉとして、画素行列部１０Ａの第ｉ行の各画素１０に供給される。従って、画素行列部１０Ａの第ｉ行の各画素１０では、ＦＤ１０２ｄの電圧が列信号線１１に読み出され、画素信号の読み出しが行われる。
【００５０】
一方、イネーブルパルスＥＮｂｉが発生する間、画素行列部１０Ａの第ｉ行に対応したＡＮＤ−ＯＲゲート６３は、パルス発生器５５が出力するリセットパルスＲＴＧを選択し、ＡＮＤ−ＯＲゲート６４は、転送パルスＴＸＧを選択し、リセットパルスＲＴｉおよび転送パルスＴＸｉとして、画素行列部１０Ａの第ｉ行の各画素１０に各々供給する。この場合、画素行列部１０Ａの第ｉ行の各画素１０に対し、行選択パルスＳＬｉは供給されない。従って、画素行列部１０Ａの第ｉ行の各画素１０では、ＰＤ１０１の蓄積電荷の消去が行われる。
以上が本実施形態によるＣＭＯＳ固体撮像装置の構成の詳細である。
【００５１】
次に本実施形態の動作について説明する。広いダイナミックレンジを持った画像データの取得が必要とされる場合、本実施形態では、１フレーム毎に図５（ａ）に示す２回露光を行う。すなわち、画素行列部１０Ａの１つの画素１０に着目すると、本実施形態では、１フレーム内において、長時間露光Ｌおよび短時間露光Ｓを順次行う。
【００５２】
図５（ｂ）は、このような複数露光を行うための具体的な撮像シーケンスを例示するものである。図５（ｂ）において、上下方向に並んだ各ストライプは、画素行列部１０Ａの各行における画素信号の読み出しの様子および蓄積電荷の消去の様子を示すものである。
【００５３】
さらに詳述すると、図５（ｂ）においてＲなる表記のなされた各水平走査期間（以下、水平走査期間Ｒ）では、図５（ｃ）に示すように、行選択パルスＳＬｉがアクティブレベルとされ、この間、リセットパルスＲＴｉおよび転送パルスＴＸｉが順次発生され、さらに転送パルスＴＸｉの前後の各タイミングにおいてサンプリングクロックφｒおよびφｓがカラムＣＤＳ部２０に供給され、画素行列部１０Ａの第ｉ行のアナログ画素信号の読み出しが行われる。さらに、図示は省略したが、カラムＡＤＣ部３０によるアナログ画素信号のデジタル画素信号への変換、水平走査回路４０によるデジタル画素信号の画像処理部７０へのシリアル転送が行われる。
【００５４】
また、図５（ｂ）においてｒなる表記のなされた各水平走査期間（以下、水平走査期間ｒ）では、図５（ｄ）に示すように、行選択パルスＳＬｉは非アクティブレベルとされ、リセットパルスＲＴｉおよび転送パルスＴＸｉが順次発生される。この水平走査期間では、画素信号の読み出しは行われず、画素行列部１０Ａの第ｉ行の各画素１０におけるＰＤ１０１の蓄積電荷の消去のみが行われる。
【００５５】
１つの行に着目すると、あるフレームでは、直前のフレームの最後の水平走査期間Ｒ内の転送パルスＴＸｉの発生タイミングが長時間露光Ｌ１の始点であり、その後の水平走査期間Ｒ内の転送パルスＴＸｉの発生タイミングが長時間露光Ｌ１の終点である。また、この長時間露光Ｌ１の後の水平走査期間ｒ内の転送パルスＴＸｉの発生タイミングが短時間露光Ｓの始点であり、その後の水平走査期間Ｒ（すなわち、当該フレームの最後の水平走査期間Ｒ）内の転送パルスＴＸｉの発生タイミングが短時間露光Ｓの終点であると同時にその次のフレームにおける長時間露光Ｌ１の始点である。長時間露光Ｌおよび短時間露光Ｓの各露光時間の長さの決定方法は、先に図１（ｃ）を参照して説明した通りである。
【００５６】
本実施形態では、図５（ｂ）に示す各水平走査期間Ｒにおいて画素行列部１０Ａの各行ｉの画素信号の読み出しを行わせるために如何なるタイミングにおいてイネーブルパルスＥＮａをシフトレジスタ６１に供給すべきかが予め求められている。また、本実施形態では、図５（ｂ）に示す各水平走査期間ｒにおいて画素行列部１０Ａの各行ｉの蓄積電荷の消去を行うために如何なるタイミングにおいてイネーブルパルスＥＮｂをシフトレジスタ６２に供給すべきかが予め求められている。そして、制御部９０は、２回露光による撮像を行う場合に、このイネーブルパルスＥＮａの供給タイミングを示すライン番号（以下、読み出し開始ライン番号という）と、イネーブルパルスＥＮｂの供給タイミングを示すライン番号（以下、消去開始ライン番号という）をイネーブルパルス発生器５６に通知する。
【００５７】
イネーブルパルス発生器５６は、各フレームにおいて、ラインカウンタ５３が出力するライン番号が読み出し開始ライン番号になったときイネーブルパルスＥＮａをシフトレジスタ６１に供給する。また、パルス発生器５５は、このイネーブルパルスＥＮａの供給タイミング以降の所定数の水平走査期間Ｒの各々において、サンプリングクロックφｒおよびφｓ、Ａ／Ｄ変換用クロック、シリアル転送のためのシフトクロックを発生する。これにより、各水平走査期間Ｒにおいて画素行列部１０Ａの各行ｉのアナログ画素信号の読み出しが行われる。
【００５８】
また、イネーブルパルス発生器５６は、各フレームにおいて、ラインカウンタ５３が出力するライン番号が消去開始ライン番号になったときイネーブルパルスＥＮｂをシフトレジスタ６２に供給する。これにより、イネーブルパルスＥＮａの供給タイミング以降の所定数の水平走査期間ｒの各々において画素行列部１０Ａの各行ｉの蓄積電荷の消去が行われる。
【００５９】
一方、本実施形態では、１フレーム内において長時間露光Ｌの結果である全画素分のアナログ画素信号の読み出しが行われる期間が予め求められ、この読み出し期間に相当するライン番号の範囲が制御部９０からゲイン調整部２６に通知される。２回露光の場合、ゲイン調整部２６は、ラインカウンタ５３が出力するライン番号を監視し、この監視結果に基づいて、現時点が長時間露光Ｌの結果であるアナログ画素信号の読み出し期間内の時点であるか否かを判定する。そして、現時点が長時間露光Ｌの結果であるアナログ画素信号の読み出し期間内の時点である場合には、可変ゲイン増幅部２５のゲインをαとし、そうでない場合には同ゲインを１とする。
【００６０】
以上のような制御が各部において行われる結果、長時間露光Ｌの終点を含む各水平走査期間Ｒでは、長時間露光Ｌの結果である１行分のアナログ画素信号が画素行列部１０ＡからカラムＣＤＳ部２０を介して読み出され、可変ゲイン増幅部２５においてゲインαでの増幅が行われ、カラムＡＤＣ部３０によりデジタル画素信号に変換され、水平走査回路４０を介して画像処理部７０にシリアル転送される。一方、短時間露光Ｓの終点を含む各水平走査期間Ｒでは、短時間露光Ｓの結果である１行分のアナログ画素信号が画素行列部１０ＡからカラムＣＤＳ部２０を介して読み出され、可変ゲイン増幅部２５においてゲイン１での増幅が行われ、カラムＡＤＣ部３０によりデジタル画素信号に変換され、水平走査回路４０を介して画像処理部７０にシリアル転送される。
【００６１】
そして、画像処理部７０は、既に述べた方法に従い、長時間露光Ｌの結果であるデジタル画素信号と短時間露光Ｓの結果であるデジタル画素信号とから、広いダイナミックレンジを持った画像データを合成するのである。
【００６２】
以上のように、本実施形態においては、カラムＡＤＣ部３０の前段に可変ゲイン増幅部２５を配置し、長時間露光により得られるアナログ画素信号を可変ゲイン増幅部２５を介してカラムＡＤＣ部３０に供給するときには可変ゲイン増幅部２５のゲインを１より大きなゲインαとし、かつ、短時間露光により得られるアナログ画素信号を可変ゲイン増幅部２５を介してカラムＡＤＣ部３０に供給するときには可変ゲイン増幅部２５のゲインを１に戻すようにしている。従って、本実施形態によれば、複数露光の技術を利用した固体撮像装置において、カラムＡＤＣ部３０の前段の可変ゲイン増幅部２５のゲインαでの増幅動作により低照度領域での画像データの感度を増加させつつ、可変ゲイン増幅部２５の挿入に伴うダイナミックレンジの上限値の低下を防止し、全体として広いダイナミックレンジを持った画像データを得ることができる。
【００６３】
以上、この発明の一実施形態について説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。
（１）上記実施形態では、２回露光の例を挙げたが、広いダイナミックレンジの画像データを合成するために、３種類以上の露光時間での露光を行い、各露光結果であるデジタル画素信号から画像データを合成してもよい。この場合、複数種類の露光時間のうち最長の露光時間での露光結果であるアナログ画素信号の増幅時のゲインのみを１より大きなαとし、他の露光時間での露光結果であるアナログ画素信号の増幅時のゲインを１とすればよい。
（２）上記実施形態では、長時間露光の結果であるアナログ画素信号の増幅時のゲインを１より大きなαとし、短時間露光の結果であるアナログ画素信号の増幅時のゲインを１とした。しかし、短時間露光の結果であるアナログ画素信号の増幅時のゲインは、αよりも小さなゲインにすれば、画像データのダイナミックレンジの上限値の低下を防止するのに役立つ。従って、短時間露光の結果であるアナログ画素信号の増幅時のゲインは、必ずしも１とする必要はない。
（３）上記実施形態では、この発明による固体撮像装置の一例としてＣＭＯＳ固体撮像装置を示したが、この発明はＣＣＤ固体撮像装置等の他の固体撮像装置にも適用可能である。
【図面の簡単な説明】
【００６４】
【図１】この発明の一実施形態である固体撮像装置における撮像面照度Ｉとデジタル画素信号値Ｐとの関係を示す図である。
【図２】同実施形態の具体例であるＣＭＯＳ固体撮像装置の構成を示すブロック図である。
【図３】同ＣＭＯＳ固体撮像装置における画素１０の構成例を示す図である。
【図４】同ＣＭＯＳ固体撮像装置におけるタイミングジェネレータ５０および垂直走査回路６０の構成例を示すブロック図である。
【図５】同ＣＭＯＳ固体撮像装置において行われる２回露光およびこの２回露光を行うための撮像シーケンスを例示する図である。
【図６】固体撮像装置における画素信号の伝達系の１画素分の構成例を示す図である。
【図７】同固体撮像装置における撮像面照度Ｉとデジタル画素信号値Ｐとの関係を例示する図である。
【図８】同固体撮像装置におけるＬｏｇ（Ｉ）とＬｏｇ（Ｐ）との関係を例示する図である。
【図９】低照度領域での感度向上のためにプリアンプ２０３を採用した画素信号の伝達系の構成例を示す図である。
【図１０】２回露光の結果であるデジタル画素信号から合成される画像データのダイナミックレンジを説明するとともに、同プリアンプ２０３の採用がダイナミックレンジに与える影響を説明する図である。
【符号の説明】
【００６５】
１０……画素、１１……列信号線、１０Ａ……画素行列部、２０……カラムＣＤＳ部、２５……可変ゲイン増幅部、２６……ゲイン調整部、３０……カラムＡＤＣ部、４０……水平走査回路、５０……タイミングジェネレータ、６０……垂直走査回路、７０……画像処理部、８０……Ｕ／Ｉ部、９０……制御部、５２……クロックカウンタ、５３……ラインカウンタ、５６……イネーブルパルス発生器、５５……パルス発生器、６１，６２……シフトレジスタ、６３，６４……ＡＮＤ−ＯＲゲート。
【図１】
2009284181.tif 000003
【図２】
2009284181.tif 000004
【図３】
2009284181.tif 000005
【図４】
2009284181.tif 000006
【図５】
2009284181.tif 000007
【図６】
2009284181.tif 000008
【図７】
2009284181.tif 000009
【図８】
2009284181.tif 000010
【図９】
2009284181.tif 000011
【図１０】
2009284181.tif 000012