(57)【要約】【課題】チョッパ型ＤＣ−ＤＣコンバータにおいて、インダクタ電流を構成する２つの鋸波電流の一方のみを用いて、演算を行うことなくインダクタ電流の平均値を検出・識別する回路を提供する。【解決手段】ＭＯＳトランジスタ５を流れる鋸波電流ＩＭＯＳを電流−電圧変換器１２にて電圧変換し、電圧比較器１４にて電圧源１３からの閾値電圧ＶＲＥＦと比較する。その電圧比較器１４の出力ＶＤをラッチ回路１５に入力し、鋸波電流ＩＭＯＳが流れている期間の中間点でラッチする。これによりラッチ回路１５の出力ＶＱには、インダクタ２に流れる三角波電流ＩＩＮＤの平均値と検出閾値電流との比較結果が出力される。【選択図】図１
2009254047.tif 000002
【特許請求の範囲】
【請求項１】
インダクタとスイッチング素子と整流素子とを有するチョッパ型のＤＣ−ＤＣコンバータであって、
前記スイッチング素子又は前記整流素子に流れる電流を検出し、電流導通期間の略中間点における前記電流の検出値から前記インダクタに流れる電流の平均値を検出し又はレベル判定する電流検出回路を備えたことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
請求項１記載のＤＣ−ＤＣコンバータにおいて、
所定の周期で直線的に増減する三角波信号と、前記ＤＣ−ＤＣコンバータの出力電圧と目標値との誤差を増幅した誤差信号との比較によって前記スイッチング素子の駆動信号を生成する駆動回路を有し、
前記電流導通期間の略中間点は、前記三角波信号の上昇期間と下降期間とを示すクロック信号の状態遷移点であることを特徴とするＤＣ−ＤＣコンバータ。
【請求項３】
インダクタとスイッチング素子と整流素子と出力キャパシタとを有するチョッパ型のＤＣ−ＤＣコンバータであって、
前記出力キャパシタの電圧をもとに目標値との誤差を比較増幅した誤差信号を生成する誤差増幅器と、
三角波信号を生成するとともに前記三角波信号の上昇期間と下降期間とを示すクロック信号を出力する三角波発生回路と、
前記誤差信号と前記三角波信号とを比較して前記スイッチング素子をオンオフする駆動信号を生成する駆動回路と、
前記スイッチング素子又は前記整流素子に流れる電流を表す検出信号を生成する検出回路と、
前記検出信号と所定の閾値とを比較する比較器と、
前記誤差増幅器への目標値を制御するように、前記クロック信号の状態遷移点における前記比較器の出力をラッチして出力するラッチ回路とを備えたことを特徴とするＤＣ−ＤＣコンバータ。
【請求項４】
請求項３記載のＤＣ−ＤＣコンバータにおいて、
前記ラッチ回路の出力によって基準電圧と接地電圧とを切り替えて出力する切り替えスイッチと、
前記切り替えスイッチの出力を入力されて前記誤差増幅器への目標値を出力するローパスフィルタとを更に備えたことを特徴とするＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チョッパ型ＤＣ−ＤＣコンバータの電流検出回路に関するものである。
【背景技術】
【０００２】
チョッパ型ＤＣ−ＤＣコンバータにおいて、インダクタ電流の平均値は入力平均電流（昇圧の場合）又は出力平均電流（降圧の場合）に等しくなる。したがって、インダクタ電流の平均値を検出して所定の閾値と比較する回路は、過電流保護や負荷状態に応じた回路動作の切り替えなどの用途において重要な役割を果たす。
【０００３】
従来のＤＣ−ＤＣコンバータにおけるインダクタ電流の平均値検出法として、インダクタ電流を直列抵抗やホール素子などでモニタし、その結果をローパスフィルタにより平均化して検出閾値と比較する技術が一般的である（特許文献１参照）。
【０００４】
他の従来技術によれば、インダクタ電流の平均値にスイッチングトランジスタのデューティ比を乗じた結果が、当該スイッチングトランジスタに流れる鋸波電流の平均値と一致することが利用される（特許文献２参照）。
【特許文献１】特開２００７−２５９６５８号公報
【特許文献２】特開２００３−２４４９４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の技術では、インダクタ電流を直列抵抗等によって直接検出する必要がある。また、特許文献２の技術では、デューティ比を求めて演算を行う回路が必要になり、回路が複雑になるという問題があった。
【０００６】
本発明は、上記従来技術の問題点を解決するものであり、インダクタ電流を直接検出する必要がなく、インダクタ電流を構成する２つの鋸波電流の一方のみを用いて、演算を行うことなくインダクタ電流の平均値を検出し又はレベル判定する回路を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明のＤＣ−ＤＣコンバータは、スイッチング素子又は整流素子に流れる電流を検出し、電流導通期間の略中間点における前記電流の検出値からインダクタ電流の平均値を検出し又はレベル判定する。
【発明の効果】
【０００８】
本発明によれば、インダクタ電流を直接検出できない場合でも、複雑な演算回路を必要とせずにインダクタ電流の平均値を検出し又はレベル判定することができる。
【発明を実施するための最良の形態】
【０００９】
（第１の実施形態）
以下、本発明の第１の実施形態に係るＤＣ−ＤＣコンバータについて、図面を参照して詳細に説明する。
【００１０】
図１は、本発明を昇圧型ＤＣ−ＤＣコンバータの過電流保護に適用した例である。同図において、１はバッテリなどの直流電圧が入力される電源端子、２は電源端子１に接続されたインダクタ、３はインダクタ２の他端にアノードが接続されるダイオード、４はダイオード３のカソードに接続される出力キャパシタであり、出力電圧ＶＯＵＴを出力する。５はインダクタ２の他端と接地との間に接続されるスイッチング用のＭＯＳトランジスタ、６はＰＷＭ信号出力用の電圧比較器であり、トランジスタ５のゲート電圧ＶＧＡＴＥを出力する。７は誤差増幅器、８は三角波電圧ＶＴＲを出力する三角波発生回路、９は出力電圧の基準となる電圧源であり、その基準電圧は後述する切り替えスイッチ１６とローパスフィルタ１７とを介して誤差増幅器７の正入力端子に印加される。１０及び１１はフィードバックのための出力電圧分圧抵抗であり、分圧された出力電圧は誤差増幅器７の負入力端子に印加される。誤差増幅器７の出力ＶＥＲＡと三角波発生回路８の出力する三角波電圧ＶＴＲとは、電圧比較器６に入力される。以上が昇圧型ＤＣ−ＤＣコンバータの基本構成であり、まず昇圧型ＤＣ−ＤＣコンバータの基本的な動作を以下に説明する。
【００１１】
図１の昇圧型ＤＣ−ＤＣコンバータはトランジスタ５がオンのとき、インダクタ２に電源端子１からの入力電圧が印加され、直線的に増加する電流が流れることによってインダクタ２が励磁される。次にトランジスタ５がオフのとき、電源端子１からのインダクタ２の電流はダイオード３を介して出力へ直線的に減少しながら流れる。このことによって出力に電力を供給するとともにインダクタ２は消磁される。出力キャパシタ４の出力電圧ＶＯＵＴは、トランジスタ５の１スイッチング周期に占めるオン時間の割合であるデューティ比δが大きいほど高くなる。出力電圧ＶＯＵＴは抵抗１０，１１によって分圧され、誤差増幅器７によって基準電圧と比較増幅される。誤差増幅器７の出力ＶＥＲＡは、出力電圧ＶＯＵＴの分圧電圧が基準電圧より高くなる、すなわち目標電圧より高くなると低下する。このような誤差増幅器７の出力ＶＥＲＡと三角波電圧ＶＴＲとの比較結果であるトランジスタ５のゲート電圧ＶＧＡＴＥのパルス幅は、出力電圧ＶＯＵＴが目標電圧より高くなると狭くなる、すなわちデューティ比δが小さくなる。逆に出力電圧ＶＯＵＴが目標電圧より低くなると、デューティ比δは大きくなる。このことにより出力電圧ＶＯＵＴは目標値に制御される。
【００１２】
また図１において、１２はトランジスタ５を流れる電流を検出して電圧値に変換する電流−電圧変換器、１３は閾値電圧ＶＲＥＦを発生させる電圧源、１４は電流−電圧変換器１２の出力ＶＣＯＮＶと電圧源１３の閾値電圧ＶＲＥＦとを比較する電圧比較器、１５はラッチ回路であり、後述する三角波発生回路８からのクロック信号ＶＣＬＫを入力された時の電圧比較器１４の出力ＶＤを出力する。以上の１２〜１５が電流検出回路の構成要素である。更に過電流時の保護制御回路として、ラッチ回路１５の出力ＶＱがＨの時には接地電位を出力し、Ｌの時には電圧源９の基準電圧を出力する切り替えスイッチ１６と、この切り替えスイッチ１６の出力と誤差増幅器７の正入力端子との間に設けられたローパスフィルタ１７とを備える。
【００１３】
本実施形態は、ＭＯＳトランジスタ５を流れる電流をもってインダクタ電流の平均値を検出し、所定の閾値電流を超えた場合に過電流状態とみなして保護をかけるものである。昇圧型ＤＣ−ＤＣコンバータにおいては、インダクタ電流は入力電流に等しいため、上記の構成は入力過電流保護回路として機能する。
【００１４】
図２は、図１の各部信号のタイミングチャートである。インダクタ電流ＩＩＮＤは前述の説明のように三角波電流となり、ダイオード３とＭＯＳトランジスタ５には、前記三角波電流ＩＩＮＤを分割した鋸波電流ＩＤＩＯ及びＩＭＯＳが流れている。電流−電圧変換器１２はＭＯＳトランジスタ５を流れるドレイン電流ＩＭＯＳを電圧ＶＣＯＮＶに変換し出力する。その出力は閾値電圧ＶＲＥＦと電圧比較器１４にて比較され、その結果ＶＤがラッチ回路１５に入力される。ラッチ回路１５には、ＭＯＳトランジスタ５に電流が流れている区間の中間点（図２中の点Ｘ）でＬからＨに遷移するクロック信号ＶＣＬＫが入力されており、このタイミングで電圧比較器１４の出力をラッチして、その結果を出力する。この出力ＶＱが、インダクタ電流ＩＩＮＤの平均値、すなわち入力平均電流と検出閾値電流とを比較した結果となる。図２の場合、ラッチ回路１５の出力ＶＱはＬであり、入力平均電流が閾値を超えていないことを表している。
【００１５】
次に、ラッチ回路１５の出力ＶＱがＨになると過電流保護動作に入る。ＶＱがＨになると切り替えスイッチ１６が動作し、出力電圧を決定する基準電圧が接地電位に落とされる。これにより、誤差増幅器７の基準電圧がローパスフィルタ１７の時定数で接地電位に向かって緩やかに低下するため、デューティ比が小さくなり、出力電圧が徐々に低下する。入力電流Ｉｉｎは、電源電圧をＶＢ、出力電圧をＶｏｕｔ、出力電流をＩｏｕｔ、損失をＰｌｏｓｓとして、
Ｉｉｎ＝（ＶｏｕｔＩｏｕｔ＋Ｐｌｏｓｓ）／ＶＢ    （式１）
で表されるので、出力電圧Ｖｏｕｔが低下すれば入力電流Ｉｉｎも減少する。この出力電圧Ｖｏｕｔの低下は、入力電流Ｉｉｎが減少してラッチ回路１５の出力ＶＱがＬとなって過電流状態が解除されるまで続き、解除後は誤差増幅器７には再び基準電圧がローパスフィルタ１７を介して印加されるので、通常時の電圧値に向かって緩やかに上昇していく。
【００１６】
次に、本実施形態が入力電流であるインダクタ電流の平均値をレベル判定していることを、図面を参照して説明する。
【００１７】
本発明の検出原理は、図３に示す三角波電流の性質及び図４に示す鋸波電流の性質を利用するものである。ここで、インダクタ２を流れる三角波電流ＩＩＮＤの波底値をＩｂ、波高値をＩｐとすると、平均電流ＩａｖｅはＩｂとＩｐの平均値に等しくなる、すなわち、
Ｉａｖｅ＝（Ｉｐ＋Ｉｂ）／２    （式２）
であり、したがって、インダクタ電流ＩＩＮＤの値がＩａｖｅに等しくなるのは、電流が増加する区間又は減少する区間の中間点である。ＭＯＳトランジスタ５を流れる鋸波電流ＩＭＯＳに対してこの性質を適用すると、鋸波電流ＩＭＯＳがＩａｖｅに一致するのは、鋸波電流ＩＭＯＳが流れている区間の中間点Ｘであり、それより右側の領域では電流値ＩＭＯＳがＩａｖｅ以上、左側の領域では電流値ＩＭＯＳがＩａｖｅ以下となっている。
【００１８】
これを踏まえた上で、図５及び図６を参照しながら検出原理について説明する。検出する閾値電流をＩｄｅｔとし、まずＩａｖｅ＞Ｉｄｅｔの場合を説明する（図５）。前記性質から鋸波電流がＩｄｅｔに一致するのは、電流が流れている区間の中間点Ｘより左側の領域になるはずである。したがって、電圧比較器１４の出力ＶＤは、中間点Ｘより左側の領域でＬからＨに遷移する。逆に言えば、中間点Ｘにおける電圧比較器１４の出力ＶＤはＨとなっているのである。ラッチ回路１５のラッチタイミングは中間点Ｘであるため、その出力ＶＱにはＨが維持される。次に、Ｉａｖｅ＜Ｉｄｅｔの場合を説明すると（図６）、前記の場合とは逆に電圧比較器１４の出力ＶＤは中間点Ｘより右側の領域でＬからＨに遷移するため、中間点Ｘにおける出力ＶＤはＬとなっている。よって、ラッチ回路１５の出力ＶＱにはＬが維持されることになる。すなわち、ラッチ回路１５の出力ＶＱを観測することで、ＩａｖｅがＩｄｅｔより高いか低いかを判別できるのである。以上が本発明における検出原理である。
【００１９】
上記のように本発明における重要な要素の１つは、鋸波電流ＩＭＯＳが流れている区間の中間点で状態遷移するラッチ回路用クロック信号ＶＣＬＫである。図２から分かるように、クロック信号ＶＣＬＫの状態遷移点は、ＰＷＭ信号の元となる三角波電圧ＶＴＲが波高値及び波底値に達する点に一致する。このようなクロック信号ＶＣＬＫを生成する機能を備えた三角波発生回路８の例を図７に示す。
【００２０】
図７において、１８はキャパシタ、１９及び２０はＳＲラッチ回路２７の出力Ｑによりオン、オフするスイッチ、２１及び２２は互いに電流値の等しい電流源、２３及び２４は三角波の波底値Ｖｂを決定する電圧源及び電圧比較器、２５及び２６は三角波の波高値Ｖｐを決定する電圧源及び電圧比較器、２７はＳＲラッチ回路、２８はインバータ回路、２９は三角波電圧ＶＴＲの出力端子、３０は前記の状態遷移点を持つクロック信号ＶＣＬＫの出力端子である。
【００２１】
ＳＲラッチ回路２７の出力ＱがＨのとき、端子３０の電圧ＶＣＬＫはＬになる。またスイッチ１９はオン、２０はオフとなり、キャパシタ１８は電流源２１にて放電されるため、端子２９の電圧ＶＴＲは直線的に減少する。ＶＴＲが波底値Ｖｂ以下になると電圧比較器２４の出力がＨになり、ＳＲラッチ回路２７はリセットされる。これにより出力ＱはＨからＬに遷移し、同時にＶＣＬＫはＬからＨに遷移する。
【００２２】
出力ＱがＬになると、スイッチ１９はオフ、２０はオンとなり、キャパシタ１８は電流源２２にて充電されるため、ＶＴＲは直線的に増加する。ＶＴＲが波高値Ｖｐ以上になると電圧比較器２６の出力がＨになり、ＳＲラッチ回路２７はセットされる。これにより出力ＱはＬからＨに遷移し、同時にＶＣＬＫはＨからＬに遷移する。
【００２３】
以上の動作の繰り返しにより、図８に示すように、ＶＴＲは三角波となり、ＶＣＬＫはＶＴＲが波底値及び波高値に達するときに状態遷移するクロック信号となる。つまり、図７の回路を図１の三角波発生回路８として使用すれば、前記の原理による入力平均電流の検出が可能となる。
【００２４】
次に、電流−電圧変換器１２の実施形態について説明する。最も簡単な実施形態を図９に示す。これは変換器として検出抵抗３１を用いるもので、抵抗値をＲｄｅｔとすれば電圧変換比率はＲｄｅｔそのものになるので、
ＶＲＥＦ＝ＲｄｅｔＩｄｅｔ  （式３）
と設定すればよい。
【００２５】
別の実施形態としては、図１０のようなものがある。まずスイッチング用ＭＯＳトランジスタ５とＭＯＳトランジスタ３２とで構成されるカレントミラーによって、ＭＯＳトランジスタ５に流れる電流ＩＭＯＳをミラー比αで折り返す。このとき、ミラー精度を維持するため、電圧比較器３３とＭＯＳトランジスタ３４とによりフィードバックループを構成し、両トランジスタのドレイン電圧を一致させている。次に折り返した電流を、ＭＯＳトランジスタ３５及び３６からなるカレントミラーに入力し、ミラー比βにて更に折り返す。最後にこの電流を検出抵抗３１に流し、電圧に変換する。電圧変換比率はαβＲｄｅｔとなるので、
ＶＲＥＦ＝αβＲｄｅｔＩｄｅｔ  （式４）
と設定すればよい。
【００２６】
図９の例においては、Ｒｄｅｔは検出時の損失や電圧比較器１４のダイナミックレンジなどによる制約が大きいが、図１０の例ではα及びβを任意に設定できるため、Ｒｄｅｔに対する制約が緩和される。
【００２７】
更に図１０の構成を応用することで、図１中の電流−電圧変換器１４を用いずに平均値の検出を行うことが可能になる。その構成例を図１１に示す。図１１中のラッチ駆動回路３９における電流αＩｄｅｔの電流源３７とＭＯＳトランジスタ３４との接続ノードＡの電圧は、ＩＭＯＳ＞ＩｄｅｔであればＬ、ＩＭＯＳ＜ＩｄｅｔであればＨになるため、この信号をインバータ回路３８によって反転し、ラッチ回路１５に入力する。この例のようなラッチ駆動回路３９を採用すれば、図１中の電流−電圧変換器１２、基準電圧源１３及び電圧比較器１４が不要になるため、構成をより簡素にすることができる。
【００２８】
なお、図１の実施形態はＭＯＳトランジスタ５を流れる電流から入力平均電流を検出する例であるが、ダイオード３を流れる電流に対して本構成を適用しても同様の効果が得られる。
【００２９】
（第２の実施形態）
以下、本発明の第２の実施形態に係るＤＣ−ＤＣコンバータについて、図面を参照して説明する。
【００３０】
図１２は、本発明を降圧型ＤＣ−ＤＣコンバータの過電流保護回路に適用した例である。同図において、通常の降圧型ＤＣ−ＤＣコンバータの構成要素である電源端子１、インダクタ２、ダイオード３、降圧電圧の出力キャパシタ４、スイッチング用のＭＯＳトランジスタ５、ＰＷＭ信号出力用の電圧比較器６、誤差増幅器７、三角波発生回路８、出力電圧の基準電圧源９、フィードバックのための出力電圧分圧抵抗１０，１１の他に、過電流検出及び保護回路構成要素として電流−電圧変換器１２、閾値電圧を発生させる電圧源１３、電流−電圧変換器１２の出力と電圧源１３の出力とを比較する電圧比較器１４、電圧比較器１４の出力をラッチするラッチ回路１５、切り替えスイッチ１６、ローパスフィルタ１７を備えている。
【００３１】
図１２の降圧型ＤＣ−ＤＣコンバータにおいては、インダクタ電流は出力電流に等しいため、同図の構成は出力過電流保護回路として機能する。インダクタ２には三角波電流ＩＩＮＤが、ダイオード３及びＭＯＳトランジスタ５には三角波電流ＩＩＮＤを分割した鋸波電流ＩＤＩＯ及びＩＭＯＳがそれぞれ流れており、このうちＭＯＳトランジスタ５の鋸波電流ＩＭＯＳを用いて出力平均電流を検出し、所定の閾値電流と比較する構成となっている。
【００３２】
検出原理は第１の実施形態と同様である。電流−電圧変換器１２はＭＯＳトランジスタ５を流れる電流ＩＭＯＳを電圧ＶＣＯＮＶに変換し、その出力が電圧比較器１４にて閾値電圧ＶＲＥＦと比較され、比較結果ＶＤがラッチ回路１５に入力される。ラッチ回路１５には、ＭＯＳトランジスタ５に電流が流れている区間の中間点でＬからＨに遷移するクロック信号ＶＣＬＫが三角波発生回路８から供給されており、このタイミングで電圧比較器１４の出力ＶＤをラッチする。第１の実施形態において述べた検出原理によって、ラッチ回路１５の出力ＶＱがインダクタ電流ＩＩＮＤの平均値、すなわち出力平均電流と検出閾値電流とを比較した結果となる。
【００３３】
保護動作に関しても第１の実施形態と同様であり、ＶＱがＨになると切り替えスイッチ１６が動作し、誤差増幅器７の基準電圧がローパスフィルタ１７の時定数で接地電位に向かって緩やかに低下する。これにより出力電圧が徐々に低下し、出力電流も減少する。この出力電圧の低下は過電流状態が解除されるまで続き、解除後は通常時の電圧値に向かって緩やかに上昇していく。
【００３４】
なお、ダイオード３を流れる鋸波電流ＩＤＩＯに対して本構成を適用しても、同様の効果を得ることができる。
【００３５】
さて、以上の説明において三角波電圧ＶＴＲは、キャパシタの充放電電流が等しい二等辺三角形であることを前提としている。このことにより、クロック信号ＶＣＬＫの状態遷移点は、監視している鋸波電流が流れている期間の中間点Ｘに一致する。しかしながら、本発明はこのことに限定されるものではない。充放電電流のバラツキ等を考慮すると、三角波電圧ＶＴＲを正確な二等辺三角形とすること自体が困難であるし、また、クロック信号ＶＣＬＫの状態遷移点と中間点Ｘとが一致したとしても、電圧比較器１４をはじめとする回路の遅延時間が存在する。実際には三角波電圧ＶＴＲは二等辺三角形に近い三角波であり、検出又はレベル判定もインダクタ電流のほぼ平均値となる。
【００３６】
また、上記説明では、中間点Ｘにおける検出電流のレベル判定結果をラッチすることによってインダクタ電流の平均値をレベル判定したが、本発明はこのレベル判定にのみ限定するものではない。本発明の要諦は、検出電流の電流導通期間の中間点において、検出電流値はインダクタ電流の平均値を示すことを利用したインダクタ電流の平均値の検出又はレベル判定である。例えば、クロック信号ＶＣＬＫで動作するサンプルホールド回路によって、検出電流の電流導通期間の中間点における検出電流値を記憶することにより、インダクタ電流の平均値を検出することも可能である。
【産業上の利用可能性】
【００３７】
本発明は、チョッパ型ＤＣ−ＤＣコンバータおいて、インダクタを流れる電流の平均値の検出又はレベル判定回路として利用することができる。したがって、過電流保護や、負荷状態に応じた回路動作の切り替え制御などの用途に応用することが可能である。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１の実施形態における昇圧型ＤＣ−ＤＣコンバータの回路構成図である。
【図２】本発明の第１の実施形態に係る各部信号のタイミングチャートである。
【図３】本発明の第１の実施形態に係る三角波電流の性質を示す図である。
【図４】本発明の第１の実施形態に係る鋸波電流の性質を示す図である。
【図５】本発明の第１の実施形態に係る電流検出の原理（Ｉａｖｅ＞Ｉｄｅｔの場合）を示す図である。
【図６】本発明の第１の実施形態に係る電流検出の原理（Ｉａｖｅ＜Ｉｄｅｔの場合）を示す図である。
【図７】本発明の第１の実施形態に係る三角波発生回路の例を示す回路図である。
【図８】図７の三角波発生回路のタイミングチャートである。
【図９】本発明の第１の実施形態に係る電流−電圧変換器の例を示す回路図である。
【図１０】本発明の第１の実施形態に係る電流−電圧変換器の他の例を示す回路図である。
【図１１】本発明の第１の実施形態において電流−電圧変換器を用いない構成の例を示す回路図である。
【図１２】本発明の第２の実施形態における降圧型ＤＣ−ＤＣコンバータの回路構成図である。
【符号の説明】
【００３９】
１  電源端子
２  インダクタ
３  ダイオード（整流素子）
４  出力キャパシタ
５  ＭＯＳトランジスタ（スイッチング素子）
６  ＰＷＭ信号出力用電圧比較器（駆動回路）
７  誤差増幅器
８  三角波発生回路
９  出力電圧の基準電圧源
１０，１１  出力電圧分圧抵抗
１２  電流−電圧変換器（検出回路）
１３  閾値電圧用電圧源
１４  電圧比較器
１５  ラッチ回路
１６  切り替えスイッチ
１７  ローパスフィルタ
１８  キャパシタ
１９，２０  スイッチ
２１，２２  電流源
２３  波底値決定用電圧源
２４  波底値決定用電圧比較器
２５  波高値決定用電圧源
２６  波高値決定用電圧比較器
２７  ＳＲラッチ回路
２８  インバータ回路
２９  三角波電圧出力端子
３０  クロック信号出力端子
３１  検出抵抗
３２  ＭＯＳトランジスタ
３３  フィードバック用電圧比較器
３４，３５，３６  ＭＯＳトランジスタ
３７  電流源
３８  インバータ回路
３９  ラッチ駆動回路
【図１】
2009254047.tif 000003
【図２】
2009254047.tif 000004
【図３】
2009254047.tif 000005
【図４】
2009254047.tif 000006
【図５】
2009254047.tif 000007
【図６】
2009254047.tif 000008
【図７】
2009254047.tif 000009
【図８】
2009254047.tif 000010
【図９】
2009254047.tif 000011
【図１０】
2009254047.tif 000012
【図１１】
2009254047.tif 000013
【図１２】
2009254047.tif 000014