(57)【要約】      （修正有）【課題】負帰還ループを有する回路におけるループ利得特性の検査において、利得余裕及び位相余裕に加えて、主要な使用帯域における利得や位相遷移に基づいてループ利得特性を検査するための指標を提供する。【解決手段】ループ利得特性検査方法は、被検査回路におけるループ利得及びループ位相差の測定データを用意するステップ（Ｓ２）と、ステップ（Ｓ２）において用意された測定データと予め用意されている基準データとの相関演算を行うことにより相関データを得るステップ（Ｓ３）と、ステップ（Ｓ３）において得られた相関データを逆フーリエ変換することにより波形データを得るステップ（Ｓ４）と、ステップ（Ｓ４）において得られた波形データによって表される波形において、設定された期間内に所定の値以上の振幅が存在しない場合に、被検査回路のループ利得特性が不良であると判定するステップ（Ｓ５）とを具備する。【選択図】図２
2009237970.tif 000002
【特許請求の範囲】
【請求項１】
負帰還ループを有する被検査回路におけるループ利得及びループ位相差の測定データを用意するステップ（ａ）と、
ステップ（ａ）において用意された測定データと予め用意されている基準データとの相関演算を行うことにより相関データを得るステップ（ｂ）と、
ステップ（ｂ）において得られた相関データを逆フーリエ変換することにより波形データを得るステップ（ｃ）と、
ステップ（ｃ）において得られた波形データによって表される波形において、設定された期間内に所定の値以上の振幅が存在しない場合に、前記被検査回路のループ利得特性が不良であると判定するステップ（ｄ）と、
を具備するループ利得特性検査方法。
【請求項２】
ステップ（ｂ）が、ステップ（ａ）において用意された複素数の測定データの共役複素数と、予め用意されている複素数の基準データとを掛け合わせることにより、複素数の相関データを得ることを含む、請求項１記載のループ利得特性検査方法。
【請求項３】
ステップ（ａ）において用意された測定データにおける利得余裕及び位相余裕と、ステップ（ｄ）における判定結果とに基づいて、前記被検査回路のループ利得特性が良好であると判定するステップ（ｅ）をさらに具備する請求項１又は２記載のループ利得特性検査方法。
【請求項４】
負帰還ループを有する被検査回路におけるループ利得及びループ位相差の測定データを外部から入力する入力手段と、
前記入力手段によって入力された測定データと予め用意されている基準データとの相関演算を行うことにより相関データを得る相関演算手段と、
前記相関演算手段によって得られた相関データを逆フーリエ変換することにより波形データを得る逆フーリエ変換手段と、
前記逆フーリエ変換手段によって得られた波形データによって表される波形において、設定された期間内に所定の値以上の振幅が存在しない場合に、前記被検査回路のループ利得特性が不良であると判定する判定手段と、
を具備するループ利得特性検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負帰還ループを有する回路におけるループ利得特性を検査する方法及び装置に関する。
【背景技術】
【０００２】
多くの増幅回路やスイッチング電源回路（スイッチングレギュレータ）やシリーズレギュレータ等においては、目標値と出力値とを比較した結果によって制御対象を制御する負帰還（ＮＦＢ：negative feedback）技術が用いられている。また、負帰還ループを有する回路における安定性を評価するために、ループ利得特性を検査することが行われている。
【０００３】
負帰還ループを有する回路のループ利得特性を測定するためには、例えば、発振器及び交流電圧計を用いる方法や、ネットワークアナライザを用いる方法や、ＦＦＴアナライザ及び信号源を用いる方法や、周波数特性分析器等の装置を用いる方法が行われている。一般的には、負帰還ループを有する回路のループ利得特性として、ループ利得及びループ位相差が注目される。
【０００４】
図９は、負帰還ループを有する回路におけるループ利得及びループ位相差の例を示す図である。図９の（ａ）において、横軸は周波数を対数スケールで表しており（ｌｏｇｆ）、縦軸はループ利得の絶対値を対数スケールで示している（│Ａβ│ｄＢ）。また、図９の（ｂ）において、横軸は周波数を対数スケールで表しており（ｌｏｇｆ）、縦軸はループ位相差を示している（∠Ａβ）。
【０００５】
この回路においては、入力信号の位相と出力信号の位相とが反転しているので、ループ位相差の基準は１８０°となる。この回路における安定性の評価においては、位相回転の余裕が０°になる周波数ｆ２におけるループ利得（利得余裕）と、ループ利得が０ｄＢになる周波数ｆ１における位相回転の余裕（位相余裕）とが指標とされる。しかしながら、利得余裕及び位相余裕の２項目でループ利得特性を検査すると、主要な使用帯域における利得や位相遷移が判定に加味されなくなってしまう。
【０００６】
関連する技術として、特許文献１には、ゴーストを検出するための相関演算に要する時間の短縮化を可能にしたゴースト除去装置が開示されている。このゴースト除去装置においては、第１の記憶回路に記憶されたサンプルデータと第２の記憶回路に記憶されたサンプルデータとを取り出して両者間の相関関数を演算により求める相関器が、第１の記憶回路に記憶されたサンプルデータのフーリエ変換を行う第１のフーリエ変換回路と、第２の記憶回路に記憶されたサンプルデータのフーリエ変換を行う第２のフーリエ変換回路と、第１のフーリエ変換回路の出力を共役化する共役化回路と、第２のフーリエ変換回路の出力と共役化回路の出力との間の乗算を行う乗算回路と、乗算回路の出力の逆フーリエ変換を行う逆フーリエ変換回路とによって構成される。
【０００７】
また、特許文献２には、出力波形メモリに出力波形が直流分を持って取り込まれても安定に動作するゴースト除去装置が開示されている。このゴースト除去装置においては、第１及び第２の記憶回路に記憶された波形の相互相関を求める演算回路が、２つの入力波形としての２つの時間軸データをそれぞれ周波数軸データに変換する手段と、２つの周波数軸データに含まれる直流分データをゼロにする手段と、その後２つの周波数軸データの相関値データを求める手段と、周波数軸上の相関値データを時間軸データに変換する手段とから成っている。
【０００８】
特許文献１及び特許文献２においては、２つの波形の相互相関を求めることが記載されているが、負帰還ループを有する回路におけるループ利得特性を検査することに関しては特に記載されていない。
【特許文献１】特開昭６３−１４２７７８号公報（第１−２頁、第１図）
【特許文献２】特開昭６３−３１８８７２号公報（第１、３頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
そこで、上記の点に鑑み、本発明は、負帰還ループを有する回路におけるループ利得特性の検査において、利得余裕及び位相余裕の２項目に加えて、主要な使用帯域における利得や位相遷移に基づいてループ利得特性を検査するための指標を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明の１つの観点に係るループ利得特性検査方法は、負帰還ループを有する被検査回路におけるループ利得及びループ位相差の測定データを用意するステップ（ａ）と、ステップ（ａ）において用意された測定データと予め用意されている基準データとの相関演算を行うことにより相関データを得るステップ（ｂ）と、ステップ（ｂ）において得られた相関データを逆フーリエ変換することにより波形データを得るステップ（ｃ）と、ステップ（ｃ）において得られた波形データによって表される波形において、設定された期間内に所定の値以上の振幅が存在しない場合に、被検査回路のループ利得特性が不良であると判定するステップ（ｄ）とを具備する。
【００１１】
ここで、ステップ（ｂ）において、ステップ（ａ）において用意された複素数の測定データの共役複素数と、予め用意されている複素数の基準データとを掛け合わせることにより、複素数の相関データを得るようにしても良い。また、ループ利得特性検査方法が、ステップ（ａ）において用意された測定データにおける利得余裕及び位相余裕と、ステップ（ｄ）における判定結果とに基づいて、被検査回路のループ利得特性が良好であると判定するステップ（ｅ）をさらに具備するようにしても良い。
【００１２】
さらに、本発明の１つの観点に係るループ利得特性検査装置は、負帰還ループを有する被検査回路におけるループ利得及びループ位相差の測定データを外部から入力する入力手段と、入力手段によって入力された測定データと予め用意されている基準データとの相関演算を行うことにより相関データを得る相関演算手段と、相関演算手段によって得られた相関データを逆フーリエ変換することにより波形データを得る逆フーリエ変換手段と、逆フーリエ変換手段によって得られた波形データによって表される波形において、設定された期間内に所定の値以上の振幅が存在しない場合に、被検査回路のループ利得特性が不良であると判定する判定手段とを具備する。
【発明の効果】
【００１３】
本発明においては、測定データと基準データとの相関演算を行うことにより得られた相関データを逆フーリエ変換することにより波形データを得て、波形データによって表される波形に基づいて被検査回路のループ利得特性を判定することが行われる。このように、本発明によれば、主要な使用帯域における利得や位相遷移に基づいてループ利得特性を検査するための指標を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の一実施形態に係るループ利得特性検査装置の構成を示す図である。本実施形態において検査の対象となるのは、負帰還ループを有する回路であって、多くの増幅回路、スイッチング電源回路（スイッチングレギュレータ）、シリーズレギュレータ等が該当する。
【００１５】
ループ利得特性検査装置２０は、ループ利得及びループ位相差の測定が可能な周波数分析器と同等の機能を有するＬＳＩテスタ１０に接続されて使用される。ＬＳＩテスタ１０を用いて、負帰還ループを有する被検査回路に供給される入力信号の周波数をスイープさせながら被検査回路の出力信号を測定することにより、ループ利得及びループ位相差の測定データが得られる。この測定データは、ＬＳＩテスタ１０からケーブルを介してループ利得特性検査装置２０に入力される。
【００１６】
ループ利得特性検査装置２０は、インターフェース等の入力部２１と、相関演算部２２と、逆フーリエ変換部２３と、良否判定部２４と、格納部２５とを有している。相関演算部２２〜良否判定部２４は、それぞれの機能を表す機能ブロックであり、本実施形態においてはＣＰＵとソフトウェア（プログラム）によって実現される。ソフトウェア（プログラム）は、格納部２５に格納されている。格納部２５は、メモリ、ハードディスク、フレキシブルディスク、ＭＯ、ＭＴ、ＣＤ−ＲＯＭ、又は、ＤＶＤ−ＲＯＭ等によって構成される。
【００１７】
入力部２１は、被検査回路におけるループ利得及びループ位相差の測定データをＬＳＩテスタ１０から入力する。相関演算部２２は、入力部２１によって入力された測定データと、予め用意されている基準データとの相関演算を行うことにより、相関データを得る。基準データは、例えば、ＬＳＩテスタ１０を用いて、基準となる回路を測定することにより得られ、ＬＳＩテスタ１０内、又は、格納部２５に格納されている。
【００１８】
逆フーリエ変換部２３は、相関演算部２２によって得られた相関データを逆フーリエ変換することにより、時間軸上の波形データを得る。良否判定部２４は、逆フーリエ変換部２３によって得られた波形データによって表される波形に基づいて、被検査回路のループ利得特性を判定する。被検査回路のループ利得特性の判定結果は、格納部２５に蓄積される。
【００１９】
次に、図１に示すループ利得特性検査装置を用いたループ利得特性検査方法について詳しく説明する。
図２は、本発明の一実施形態に係るループ利得特性検査方法を示す図である。
まず、事前準備として、ステップＳ１において、基準となる回路におけるループ利得及びループ位相差の基準データが用意される。基準データは、例えば、ＬＳＩテスタ１０を用いて、基準となる１つ又は複数の回路を測定することにより得られる。複数の回路を測定することによって複数の測定値が得られた場合には、それらの測定値の平均値を基準データとして用いることができる。この基準データは、ＬＳＩテスタ１０内に格納されて、被検査回路を検査する度にＬＳＩテスタ１０から読み出されても良いし、ループ利得特性検査装置２０の格納部２５に格納されても良い。あるいは、シミュレーションによって基準データを求めるようにしても良い。
【００２０】
次に、ステップＳ２において、ＬＳＩテスタ１０を用いて、被検査回路に供給される入力信号の周波数をスイープさせながら被検査回路の出力信号を測定することにより、被検査回路におけるループ利得及びループ位相差の測定データが用意される。この測定データは、ＬＳＩテスタ１０からループ利得特性検査装置２０の入力部２１に入力される。
【００２１】
基準データ及び測定データは、図９に示すようなループ利得及びループ位相差を表すものであり、本実施形態においては、各周波数における利得及び位相を表す一連の複素数として取り扱われる。
【００２２】
ステップＳ３において、相関演算部２２が、ステップＳ２において用意された測定データと、予め用意されている基準データとの相関演算を行うことにより、相関データを得る。例えば、相関演算部２２は、ステップＳ２において用意された複素数の測定データの共役複素数と、予め用意されている複素数の基準データとを掛け合わせることにより、複素数の相関データを得る。
【００２３】
ステップＳ４において、逆フーリエ変換部２３が、ステップＳ２２において得られた相関データを逆フーリエ変換することにより、時間軸上の波形データを得る。測定データと基準データとの間の相関が高い場合には、得られた波形データによって表される波形がインパルス波形となる。この波形データに基づいて、各時刻における出力信号の振幅が求められる。
【００２４】
図３及び図４は、波形データに基づいて求められる振幅の例を概念的に示す図である。ここでは、波形データによって表される各時点における波形の大きさ（絶対値）が、振幅として示されている。図３は、測定データと基準データとの間の相関が高い場合の振幅を示している。測定データによって表される測定信号と基準データによって表される基準信号との間の相関が高い場合には、それらの信号の間の遅延時間が小さいので、時刻ゼロにおける振幅が大きく、それ以外の時刻における振幅が小さくなって、その波形がインパルス波形に近付く。
【００２５】
一方、図４は、測定データと基準データとの間の相関が低い場合の振幅を示している。測定データによって表される測定信号と基準データによって表される基準信号との間の相関が低い場合には、それらの信号の間の遅延時間が大きいので、時刻ゼロにおける振幅が小さく、それ以外の時刻における振幅が大きくなって、その波形がインパルス波形から遠ざかる。
【００２６】
ステップＳ５において、良否判定部２４が、ステップＳ４において得られた波形データによって表される波形において、設定された期間内に所定の値以上の振幅が存在するか否かを判定する。例えば、図４に示すように、時刻ｔ１〜ｔ２内に判定基準レベルＡ以上の振幅が存在しない場合には、被検査回路のループ利得特性が不良であると判定される。一方、図３に示すように、時刻ｔ１〜ｔ２内に判定基準レベルＡ以上の振幅が存在する場合には、処理がステップＳ６に移行する。
【００２７】
ステップＳ６において、ステップＳ２において用意された測定データにおける利得余裕及び位相余裕が所定の範囲内であるか否かが判定される。利得余裕及び位相余裕が所定の範囲内であれば、被検査回路のループ利得特性が良好であると判定され、利得余裕又は位相余裕が所定の範囲内でなければ、被検査回路のループ利得特性が不良であると判定される。例えば、図９において、位相回転の余裕が０°となる周波数ｆ２におけるループ利得（利得余裕）が０ｄＢ以下であり、利得が０ｄＢとなる周波数ｆ１における位相回転の余裕（位相余裕）が０°より大きく１８０°以下である場合に、被検査回路のループ利得特性が良好であると判定される。
【００２８】
このように、ステップＳ５において、設定された期間内に所定の値以上の振幅が存在すると判定され、さらに、ステップＳ６において、利得余裕及び位相余裕が所定の範囲内であると判定された場合に限り、被検査回路のループ利得特性が良好であると判定される。本実施形態によれば、利得余裕及び位相余裕の２項目の他に、主要な使用帯域における利得や位相遷移に基づいて安定性を評価することができるので、検査の精度を向上させることができる。
【００２９】
最後に、本実施形態に係るループ利得特性検査方法の有効性を検証するためのシミュレーション結果について説明する。
図５は、基準データによって表される基準信号の振幅及び位相の周波数特性を示す図であり、図６は、基準データの自己相関演算によって得られた波形を示す図である。即ち、被検査回路におけるループ利得及びループ位相差が図５に示す基準信号の振幅及び位相に等しいと仮定して、基準データの自己相関演算を行うことにより、図６に示すような波形が得られる。図６に示すように、自己相関演算においては、時刻ゼロにおける振幅が大きくなっている。
【００３０】
一方、図７は、測定データによって表される測定信号の振幅及び位相の周波数特性を示す図であり、図８は、測定データと基準データとの相関演算によって得られた波形を示す図である。ここでは、図７に示す測定信号の振幅及び位相が、図５に示す基準信号の振幅及び位相と大きく異なっている。測定データと基準データとの相関演算を行うことにより、図８に示すような波形が得られる。図８に示すように、周波数特性が異なる信号同士の相関演算においては、時刻ゼロにおける振幅が小さくなっている。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施形態に係るループ利得特性検査装置の構成を示す図。
【図２】本発明の一実施形態に係るループ利得特性検査方法を示す図。
【図３】波形データに基づいて求められる振幅の例を概念的に示す図。
【図４】波形データに基づいて求められる振幅の例を概念的に示す図。
【図５】基準データによって表される基準信号の振幅及び位相の周波数特性を示す図。
【図６】基準データの自己相関演算によって得られた波形を示す図。
【図７】測定データによって表される測定信号の振幅及び位相の周波数特性を示す図。
【図８】測定データと基準データとの相関演算によって得られた波形を示す図。
【図９】負帰還ループを有する回路におけるループ利得及びループ位相差を示す図。
【符号の説明】
【００３２】
１０  ＬＳＩテスタ、  ２０  ループ利得特性検査装置、  ２１  入力部、  ２２  相関演算部、  ２３  逆フーリエ変換部、  ２４  良否判定部、  ２５  格納部
【図１】
2009237970.tif 000003
【図２】
2009237970.tif 000004
【図３】
2009237970.tif 000005
【図４】
2009237970.tif 000006
【図６】
2009237970.tif 000007
【図８】
2009237970.tif 000008
【図９】
2009237970.tif 000009
【図５】
2009237970.tif 000010
【図７】
2009237970.tif 000011