(57)【要約】【課題】  狭ピッチで少なくとも２列以上で配列されるリード端子を備えた部品を搭載するプリント基板において、低コスト且つ簡単な構成で、差動信号の伝送が可能で且つ低ノイズであり、放射ノイズ上問題のないなプリント基板を提供する。【解決手段】  多列のディップ型部品からパターンが引き出される方向側にあるリード端子列１のリード端子（ｎ）と、その隣のリード端子列２のリード端子（ｍ）と、リード端子（ｎ）用のランドに接続されるパターン１と、リード端子（ｍ）用のランドに接続されるパターン２とを有し、パターン２は、リード端子（ｎ）用のランドを除去することにより、リード端子（ｍ）用のランドからリード端子（ｎ）とリード端子（ｎ＋１）又は（ｎ−１）との間を通ってディップ部品の外に配線されるとともに、パターン１とパターン２は、同一半田面上且つ同一方向にペアで配線が引き出される。【選択図】  図１
2009129978.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも２列以上に及んでリード端子が配列されるディップ型の実装部品と、前記ディップ型の実装部品が配置される部品面と、前記実装部品の前記リード端子が半田付けされるランドが配置される半田面とを備えるプリント基板において、
前記実装部品は、前記実装部品からパターンが引き出される方向側に位置する第１のリード端子列と、少なくとも前記第１のリード端子列に隣接して配置される第２のリード端子列と、
第１のリード端子列において第ｎ番目に配置されるリード端子（ｎ）と、
第２のリード端子列において第ｍ番目に配置されるリード端子（ｍ）と、
前記リード端子（ｎ）用のランドに接続される第１のパターンと、
前記リード端子（ｍ）用のランドに接続される第２のパターンとを有し、
前記第２のパターンは、前記リード端子（ｎ）用のランドを除去することにより、前記リード端子（ｍ）用のランドから前記リード端子（ｎ）とリード端子（ｎ＋１）又は（ｎ−１）との間を通って前記実装部品の外に配線されるとともに、前記第１のパターンと前記第２のパターンは、同一半田面上且つ同一方向にペアで配線が引き出されることを特徴とするプリント基板。
【請求項２】
前記実装部品であるコネクタと、
前記コネクタに備えられ、前記リード端子（ｎ）と接続されるコネクタ端子（ｎ）と、
前記コネクタが勘合されるカードエッジ部を備えた第２のプリント基板と、
前記カードエッジ部に備えられるメッキ端子とを有する装置において、
前記コネクタ端子（ｎ）と対向して接触勘合するメッキ端子（ｋ）は、第２のプリント基板上でＧＮＤ接続又はＯＰＥＮ接続とされることを特徴とする請求項１に記載のプリント基板。
【請求項３】
前記実装部品である第１のコネクタと、
前記第１のコネクタに備えられ、前記リード端子（ｎ）と接続される第１のコネクタ端子（ｎ）と、
前記第１のコネクタが勘合される第２のコネクタと、
前記第２のコネクタに備えられる第２のコネクタ端子（ｋ）と、
前記第２のコネクタが搭載される第２のプリント基板とを有する装置において、
前記第１のコネクタ端子（ｎ）と対向して接触勘合する第２のコネクタ端子（ｋ）は、第２のプリント基板上でＧＮＤ接続又はＯＰＥＮ接続とされることを特徴とする請求項１に記載のプリント基板。
【請求項４】
前記リード端子（ｎ＋１）又は（ｎ−１）のランドは、前記第２のパターンと近接する側の一部をカットされたものを用い、前記リード端子（ｎ）から第２のパターン、前記リード端子（ｎ＋１）又は（ｎ−１）の順序となる方向に半田フローによる半田付けを行うことを特徴とする請求項１乃至３に記載のプリント基板。
【請求項５】
少なくとも２列以上に及んでリード端子が配列されるディップ型の実装部品と、前記ディップ型の実装部品が配置される部品面と、前記実装部品の前記リード端子が半田付けされるランドが配置される半田面とを備えるプリント基板において、
前記実装部品は、前記実装部品からパターンが引き出される方向側に位置する第１のリード端子列と、少なくとも前記第１のリード端子列に隣接して配置される第２のリード端子列と、
第１のリード端子列において第ｎ番目に配置されるリード端子（ｎ）と、
第２のリード端子列において第ｍ番目に配置されるリード端子（ｍ）と、
前記リード端子（ｎ）用のランドに接続される第１のパターンと、
前記リード端子（ｍ）用のランドに接続される第２のパターンとを有し、
前記第２のパターンは、リード端子（ｎ＋１）又は（ｎ−１）用のランドにパターン接続され、且つ前記リード端子（ｎ＋１）又は（ｎ−１）用のランドを介することにより、前記リード端子（ｍ）用のランドから前記リード端子（ｎ）の隣を通って前記実装部品の外に配線されるとともに、前記第１のパターンと前記第２のパターンは、同一半田面上且つ同一方向にペアで配線が引き出されることを特徴とするプリント基板。
【請求項６】
前記実装部品であるコネクタと、
前記コネクタに備えられ、前記リード端子（ｎ＋１）又は（ｎ−１）と接続されるコネクタ端子（ｎ＋１）又は（ｎ−１）と、
前記コネクタが勘合されるカードエッジ部を備えた第２のプリント基板と、
前記カードエッジ部に備えられるメッキ端子とを有する装置において、
前記コネクタ端子（ｎ＋１）又は（ｎ−１）と対向して接触勘合するメッキ端子（ｋ）は、第２のプリント基板上でＧＮＤ接続又はＯＰＥＮ接続とされることを特徴とする請求項５に記載のプリント基板。
【請求項７】
前記実装部品である第１のコネクタと、
前記第１のコネクタに備えられ、前記リード端子（ｎ＋１）又は（ｎ−１）と接続される第１のコネクタ端子（ｎ＋１）又は（ｎ−１）と、
前記第１のコネクタが勘合される第２のコネクタと、
前記第２のコネクタに備えられる第２のコネクタ端子（ｋ）と、
前記第２のコネクタが搭載される第２のプリント基板とを有する装置において、
前記第１のコネクタ端子（ｎ＋１）又は（ｎ−１）と対向して接触勘合する第２のコネクタ端子（ｋ）は、第２のプリント基板上でＧＮＤ接続又はＯＰＥＮ接続とされることを特徴とする請求項５に記載のプリント基板。
【請求項８】
前記リード端子（ｍ）に近接して配置されるリード端子（ｍ＋１）又は（ｍ−１）は、ＧＮＤ接続又はＯＰＥＮ接続であることを特徴とする請求項１乃至７に記載のプリント基板。
【請求項９】
前記第１のパターンと前記第２のパターンのペア信号が少なくとも２組以上設けられる場合において、前記各ペアとペアの間にそれぞれＧＮＤ接続又はＯＰＥＮ接続されるリード端子（ｍ＋１）又は（ｍ−１）を備えることを特徴とする請求項８に記載のプリント基板。
【請求項１０】
前記実装部品であるコネクタと、
前記コネクタに備えられ、前記リード端子（ｍ＋１）又は（ｍ−１）と接続されるコネクタ端子（ｍ＋１）又は（ｍ−１）と、
前記コネクタが勘合されるカードエッジ部を備えた第２のプリント基板と、
前記カードエッジ部に備えられるメッキ端子とを有する装置において、
前記コネクタ端子（ｍ＋１）又は（ｍ−１）と対向して接触勘合するメッキ端子（ｋ）は、第２のプリント基板上でＧＮＤ接続又はＯＰＥＮ接続とされることを特徴とする請求項８乃至９に記載のプリント基板。
【請求項１１】
前記実装部品である第１のコネクタと、
前記第１のコネクタに備えられ、前記リード端子（ｍ＋１）又は（ｍ−１）と接続される第１のコネクタ端子（ｍ＋１）又は（ｍ−１）と、
前記第１のコネクタが勘合される第２のコネクタと、
前記第２のコネクタに備えられる第２のコネクタ端子（ｋ）と、
前記第２のコネクタが搭載される第２のプリント基板とを有する装置において、
前記第１のコネクタ端子（ｍ＋１）又は（ｍ−１）と対向して接触勘合する第２のコネクタ端子（ｋ）は、第２のプリント基板上でＧＮＤ接続又はＯＰＥＮ接続とされることを特徴とする請求項８乃至９に記載のプリント基板。
【請求項１２】
少なくとも２列以上に及んでリード端子が配列されるディップ型の実装部品と、前記ディップ型の実装部品が配置される部品面と、前記実装部品の前記リード端子が半田付けされるランドが配置される半田面とを備えるプリント基板において、
前記実装部品は、前記実装部品からパターンが引き出される方向側に位置する第１のリード端子列と、少なくとも前記第１のリード端子列に隣接して配置される第２のリード端子列と、
第１のリード端子列において第ｎ番目に配置されるリード端子（ｎ）と、
第２のリード端子列において第ｍ番目に配置されるリード端子（ｍ）と、
前記リード端子（ｎ）用のランドに接続される第１のパターンと、
前記リード端子（ｍ）用のランドに接続される第２のパターンとを有し、
前記実装部品は千鳥配列のコネクタであり、
前記第１のパターンは、前記リード端子（ｎ）用のランドに接続され、
前記第２のパターンは、リード端子（ｎ＋１）用のランドに接続され、
前記リード端子（ｎ）とリード端子（ｎ＋１）の間に位置する前記リード端子（ｍ）は、ＯＰＥＮ接続とされ、且つ前記第１のパターンと前記第２のパターンは、同一半田面上且つ同一方向にペアで配線が引き出されることを特徴とするプリント基板。
【請求項１３】
前記実装部品であるコネクタと、
前記コネクタに備えられ、前記リード端子（ｍ）と接続されるコネクタ端子（ｊ）と、
前記コネクタが勘合されるカードエッジ部を備えた第２のプリント基板と、
前記カードエッジ部に備えられるメッキ端子とを有する装置において、
前記コネクタ端子（ｍ）と対向して接触勘合するメッキ端子（ｊ）は、第２のプリント基板上ＯＰＥＮ接続とされることを特徴とする請求項１２に記載のプリント基板。
【請求項１４】
前記実装部品である第１のコネクタと、
前記第１のコネクタに備えられ、前記リード端子（ｍ）と接続される第１のコネクタ端子（ｍ）と、
前記第１のコネクタが勘合される第２のコネクタと、
前記第２のコネクタに備えられる第２のコネクタ端子（ｊ）と、
前記第２のコネクタが搭載される第２のプリント基板とを有する装置において、
前記第１のコネクタ端子（ｍ）と対向して接触勘合する第２のコネクタ端子（ｊ）は、第２のプリント基板上でＯＰＥＮ接続とされることを特徴とする請求項１２に記載のプリント基板。
【請求項１５】
前記第１のパターンと前記第２のパターンは、対となる差動信号であることを特徴とする請求項１乃至１４に記載のプリント基板。
【請求項１６】
前記リード端子を挿入する穴が銅箔メッキのないノンスルータイプであることを特徴とする請求項１乃至１５に記載のプリント基板。
【請求項１７】
片面にのみ銅箔が設けられることを特徴とする請求項１乃至１６に記載の片面プリント基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は少なくとも２列以上のリード端子列を備えたディップ部品を搭載するプリント基板に関するものである。
【背景技術】
【０００２】
従来から、片面のプリント基板には、材質がＦＲ-１の紙フェノールからなるプリント基板が主に使用されている。片面のプリント基板に設けられる穴は、壁面に銅箔がないノンスルータイプであり、銅箔からなる配線パターンがプリント基板の片側にのみ構成されている。交差する配線パターンは、主にリードジャンパー等を用いて接続される。尚、材質がガラスエポキシからなるノンスルーのプリント基板も一部では利用されている。ノンスルーのプリント基板は、穴の壁面に銅箔が存在しないため、半田付けをするための大きなランド形状が必要とされる。
【０００３】
また、片面のプリント基板製造は、主にインクによる印刷法によってなされており、微細なパターンを形成することは困難である。つまり、パターン幅やパターン間隔を細かくすることには不向きである。しかし、ドリルによるスルーホールの穴あけ工程やスルーホールの銅メッキ工程等がないため、量産性が良く、低コストで製造できるという利点を有している。
【０００４】
一方、基板の両側に配線パターンを有する両面基板や電源プレーン層・ＧＮＤプレーン層を有する多層のプリント基板も一般的に用いられている。両面プリント基板や多層のプリント基板では、各層に配線されたパターンを互いに接続するためにＶＩＡが用いられており、リードジャンパーは不要である。また、部品リードを有するディスクリート部品が搭載される場合には、部品のリードがスルーホールに挿入されることにより実装されている。そして、リード部品を有する場合には、一般的にフロー工程によって半田付けがなされる。このスルーホールは、ＶＩＡ同様に、穴の壁面が銅箔でメッキされており、穴径は、部品のリード径に合わせた所定の大きさで構成されている。
【０００５】
また、多層プリント基板の製造は、主に液状フォトレジストやフィルムを利用する写真法によってなされており、微細なパターン形成が可能である。つまり、パターン幅やパターン間隔が細かい高精度なプリント基板を製造できるという利点を有している。しかし、その一方で、ガラスエポキシ基板を使用することによるコストアップや、ドリルによるスルーホールの穴あけ工程やスルーホールの銅メッキ工程等の追加によるコストアップが生じるというデメリットがある。
【０００６】
このようなプリント基板に搭載される昨今の電子回路は益々肥大化され、使用される回路規模の増加、信号線数の増加等により、一般的に集積回路化が図られている。機器の小型化のために、半導体集積回路のパッケージサイズも小型化が図られており、端子ピンの狭ピッチ化が進んでいる。また、ピンピッチを小さくすることによるコネクタサイズの小型化も進んでいる。
【０００７】
しかし、多列のピンが狭ピッチで配列された半導体集積回路やコネクタ等を実装してパターン配線を行うためには、プリント基板をさらに多層化する等の必要性があり、プリント基板がコストアップしてしまうという問題があった。
【０００８】
以上のような背景から、多列で配置された狭ピッチピンを備える半導体集積回路を安価に且つ容易に高密度配線することを主な目的として、以下に示す提案が開示されている。
【０００９】
特許文献１のプリント基板は、部品装着面と半田面とからなる表裏両面に配線パターンがそれぞれ印刷された基板と、この基板の表裏両面間に千鳥配列上に内外領域に並列させて穿設されかつその内側領域の列を外側領域の列で囲むようにするとともにランド間隔が前記配線パターンの幅よりも狭い多数のスルーホールとを具備し、前記内側領域の列のスルーホールに接続した配線パターンを外側領域の列のスルーホール間を通して引き出すにあたり、この外側領域の列のスルーホールのランドを除去したことを特徴としたものである。
【特許文献１】特開平３−１９６５９２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
特許文献１は、狭ピッチのＱＦＰソケット等のような多列多数の部品リードを備えるディスクリート部品の実装配線において、内側領域の列のスルーホールから外側にパターンを引き出す場合に、外側領域のスルーホールのランドを削除するものである。内側領域の列のスルーホールからのパターン配線を２層プリント基板の部品面側に配置し、ランドが削除された外側領域の列のスルーホール間を通って外側にパターンが引き出される。外側領域の列のスルーホールからのパターン配線は、２層プリント基板の半田面側に配置されてパターンが接続される。外側領域のスルーホールであるため、内側領域のスルーホールのような配線スペース上の制約はない。
【００１１】
しかしながら、千鳥配列で内側領域と外側領域に分かれて各スルーホールが順に配置されるので、１個おきにプリント基板の部品面と半田面とに交互にパターン配線がなされてしまう。特に、ペアで信号が構成される差動信号は、本来、インピーダンス整合が図られたパターン配線上で使用され、往きと帰りの２本の伝送ライン間の電位差によって信号が伝送されるものである。そして、電流が発生させる電磁界は互いに打ち消しあうように作用するため、放射ノイズにも有利であるという特徴を有する。特許文献１のプリント基板では、上記のように、隣り合う信号が部品面と半田面とに分かれて配線されるため、放射ノイズが大きくなってしまうという課題があった。
【００１２】
また、ペアの差動信号の各々をプリント基板の同じ部品面か半田面かに配置されるように、千鳥配列のコネクタに対して１本おきにアサインした場合には、各差動信号の間に１本の別系統の信号が混在することとなる。この別系統の信号は、ペアの差動信号が配線される層とは異なる他の層でパターン配線がなされるものの、末端で接続される集積回路の内部リードフレームやボンディングワイヤ部においては各差動信号の間にアサインされてしまうので、伝送性能が低下してしまうという課題があった。
【００１３】
また、スルーホールに形成される半田付けランドとランドとの間に、所定のパターン幅とパターン間隔を設けて配線が可能となるようなピンピッチの部品を使用すれば、上記課題は解決される。しかし、部品を大型化する必要があり、この部品を搭載する装置自体も大型化してしまうと課題があった。
【００１４】
また、ＵＳＢ２．０等のように１００ＭＨｚを超えるような差動信号では、プリント基板を２層や４層化して高精度なインピーダンス整合を図る必要がある。一方、数十ＭＨｚ程度までの差動信号の場合、２層、４層のプリント基板を用いなくとも伝送性能を確保することが可能である。しかし、機能上のデータ伝送性能は確保されても、差動信号の配線不整合により、差動信号の反射波による信号波形の歪みが生じてしまい、その結果、高周波帯域での放射ノイズが増大するという課題があった。プリント基板を多層化すれば、上記課題は解決されるものの、プリント基板のコストが高くなってしまうという別の課題があった。
【００１５】
また、片面のプリント基板は、ノンスルータイプの基板であるため、部品のリード穴に設けられる半田付け用ランドを大きく形成する必要がある。このため、スルーホール基板と比較して、狭ピッチで配列されるリード端子部でのパターン配線が困難になるという課題があった。
【００１６】
また、ペアの差動信号が１セットであれば、狭ピッチで配列されるリード端子部の端に位置するランドを使用することによりパターン配線が可能となる。しかし、複数のペアの差動信号を配列する場合には、リード端子部でのパターン配線が困難になるという同様の課題があった。
【００１７】
本発明は上記の背景技術に鑑みてなされたもので、狭ピッチで少なくとも２列以上で配列されるリード端子を備えた部品を搭載するプリント基板において、低コスト且つ簡単な構成で、差動信号の伝送が可能なプリント基板を提供することを目的としている。また、低ノイズであり、放射ノイズ上問題のないプリント基板を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記目的を達成するために、本発明のプリント基板は以下の構成からなる。
【００１９】
少なくとも２列以上に及んでリード端子が配列されるディップ型の実装部品と、前記ディップ型の実装部品が配置される部品面と、前記実装部品の前記リード端子が半田付けされるランドが配置される半田面とを備えるプリント基板において、前記実装部品は、前記実装部品からパターンが引き出される方向側に位置する第１のリード端子列と、少なくとも前記第１のリード端子列に隣接して配置される第２のリード端子列と、第１のリード端子列において第ｎ番目に配置されるリード端子（ｎ）と、第２のリード端子列において第ｍ番目に配置されるリード端子（ｍ）と、前記リード端子（ｎ）用のランドに接続される第１のパターンと、前記リード端子（ｍ）用のランドに接続される第２のパターンとを有し、前記第２のパターンは、前記リード端子（ｎ）用のランドを除去することにより、前記リード端子（ｍ）用のランドから前記リード端子（ｎ）とリード端子（ｎ＋１）又は（ｎ−１）との間を通って前記実装部品の外に配線されるとともに、前記第１のパターンと前記第２のパターンは、同一半田面上且つ同一方向にペアで配線が引き出されることを特徴とする。
【００２０】
前記実装部品の態様としてはコネクタが考えられ、前記コネクタに備えられ、前記リード端子（ｎ）と接続されるコネクタ端子（ｎ）と、前記コネクタが勘合されるカードエッジ部を備えた第２のプリント基板と、前記カードエッジ部に備えられるメッキ端子とを有する装置において、前記コネクタ端子（ｎ）と対向して接触勘合するメッキ端子（ｋ）は、第２のプリント基板上でＧＮＤ接続又はＯＰＥＮ接続とされることが望ましい。
【００２１】
また、前記実装部品は第１のコネクタであって、前記第１のコネクタに備えられ、前記リード端子（ｎ）と接続される第１のコネクタ端子（ｎ）と、前記第１のコネクタが勘合される第２のコネクタと、
前記第２のコネクタに備えられる第２のコネクタ端子（ｋ）と、前記第２のコネクタが搭載される第２のプリント基板とを有する装置において、前記第１のコネクタ端子（ｎ）と対向して接触勘合する第２のコネクタ端子（ｋ）は、第２のプリント基板上でＧＮＤ接続又はＯＰＥＮ接続とされるものでも良い。
【００２２】
前記リード端子（ｎ＋１）又は（ｎ−１）のランドは、前記第２のパターンと近接する側の一部をカットされたものを用い、前記リード端子（ｎ）から第２のパターン、前記リード端子（ｎ＋１）又は（ｎ−１）の順序となる方向に半田フローによる半田付けを行うことが望ましい。
【００２３】
また、本発明のプリント基板は以下の構成であっても良い。
【００２４】
少なくとも２列以上に及んでリード端子が配列されるディップ型の実装部品と、前記ディップ型の実装部品が配置される部品面と、前記実装部品の前記リード端子が半田付けされるランドが配置される半田面とを備えるプリント基板において、前記実装部品は、前記実装部品からパターンが引き出される方向側に位置する第１のリード端子列と、少なくとも前記第１のリード端子列に隣接して配置される第２のリード端子列と、第１のリード端子列において第ｎ番目に配置されるリード端子（ｎ）と、第２のリード端子列において第ｍ番目に配置されるリード端子（ｍ）と、前記リード端子（ｎ）用のランドに接続される第１のパターンと、前記リード端子（ｍ）用のランドに接続される第２のパターンとを有し、前記第２のパターンは、リード端子（ｎ＋１）又は（ｎ−１）用のランドにパターン接続され、且つ前記リード端子（ｎ＋１）又は（ｎ−１）用のランドを介することにより、前記リード端子（ｍ）用のランドから前記リード端子（ｎ）の隣を通って前記実装部品の外に配線されるとともに、前記第１のパターンと前記第２のパターンは、同一半田面上且つ同一方向にペアで配線が引き出されることを特徴とする。
【００２５】
前記実装部品の態様としては、コネクタが考えられ、前記コネクタに備えられ、前記リード端子（ｎ＋１）又は（ｎ−１）と接続されるコネクタ端子（ｎ＋１）又は（ｎ−１）と、前記コネクタが勘合されるカードエッジ部を備えた第２のプリント基板と、前記カードエッジ部に備えられるメッキ端子とを有する装置において、前記コネクタ端子（ｎ＋１）又は（ｎ−１）と対向して接触勘合するメッキ端子（ｋ）は、第２のプリント基板上でＧＮＤ接続又はＯＰＥＮ接続とされることが望ましい。
【００２６】
また、前記実装部品は第１のコネクタであって、前記第１のコネクタに備えられ、前記リード端子（ｎ＋１）又は（ｎ−１）と接続される第１のコネクタ端子（ｎ＋１）又は（ｎ−１）と、前記第１のコネクタが勘合される第２のコネクタと、前記第２のコネクタに備えられる第２のコネクタ端子（ｋ）と、前記第２のコネクタが搭載される第２のプリント基板とを有する装置において、前記第１のコネクタ端子（ｎ＋１）又は（ｎ−１）と対向して接触勘合する第２のコネクタ端子（ｋ）は、第２のプリント基板上でＧＮＤ接続又はＯＰＥＮ接続とされるものでも良い。
【００２７】
前記リード端子（ｍ）に近接して配置されるリード端子（ｍ＋１）又は（ｍ−１）は、ＧＮＤ接続又はＯＰＥＮ接続であることが望ましい。
【００２８】
また、前記第１のパターンと前記第２のパターンのペア信号が少なくとも２組以上設けられる場合においては、前記各ペアとペアの間にそれぞれＧＮＤ接続又はＯＰＥＮ接続されるリード端子（ｍ＋１）又は（ｍ−１）を備えることが望ましい。
【００２９】
前記実装部品の態様としては、コネクタが考えられ、前記コネクタに備えられ、前記リード端子（ｍ＋１）又は（ｍ−１）と接続されるコネクタ端子（ｍ＋１）又は（ｍ−１）と、前記コネクタが勘合されるカードエッジ部を備えた第２のプリント基板と、前記カードエッジ部に備えられるメッキ端子とを有する装置において、前記コネクタ端子（ｍ＋１）又は（ｍ−１）と対向して接触勘合するメッキ端子（ｋ）は、第２のプリント基板上でＧＮＤ接続又はＯＰＥＮ接続とされることが望ましい。
【００３０】
前記実装部品は、第１のコネクタであって、前記第１のコネクタに備えられ、前記リード端子（ｍ＋１）又は（ｍ−１）と接続される第１のコネクタ端子（ｍ＋１）又は（ｍ−１）と、前記第１のコネクタが勘合される第２のコネクタと、前記第２のコネクタに備えられる第２のコネクタ端子（ｋ）と、
前記第２のコネクタが搭載される第２のプリント基板とを有する装置において、前記第１のコネクタ端子（ｍ＋１）又は（ｍ−１）と対向して接触勘合する第２のコネクタ端子（ｋ）は、第２のプリント基板上でＧＮＤ接続又はＯＰＥＮ接続とされるものでも良い。
【００３１】
また、本発明のプリント基板は以下の構成であっても良い。
【００３２】
少なくとも２列以上に及んでリード端子が配列されるディップ型の実装部品と、前記ディップ型の実装部品が配置される部品面と、前記実装部品の前記リード端子が半田付けされるランドが配置される半田面とを備えるプリント基板において、前記実装部品は、前記実装部品からパターンが引き出される方向側に位置する第１のリード端子列と、少なくとも前記第１のリード端子列に隣接して配置される第２のリード端子列と、第１のリード端子列において第ｎ番目に配置されるリード端子（ｎ）と、第２のリード端子列において第ｍ番目に配置されるリード端子（ｍ）と、前記リード端子（ｎ）用のランドに接続される第１のパターンと、前記リード端子（ｍ）用のランドに接続される第２のパターンとを有し、前記実装部品は千鳥配列のコネクタであり、前記第１のパターンは、前記リード端子（ｎ）用のランドに接続され、前記第２のパターンは、リード端子（ｎ＋１）用のランドに接続され、前記リード端子（ｎ）とリード端子（ｎ＋１）の間に位置する前記リード端子（ｍ）は、ＯＰＥＮ接続とされ、且つ前記第１のパターンと前記第２のパターンは、同一半田面上且つ同一方向にペアで配線が引き出されることを特徴とする。
【００３３】
前記実装部品の態様としては、コネクタが考えられ、前記コネクタに備えられ、前記リード端子（ｍ）と接続されるコネクタ端子（ｊ）と、前記コネクタが勘合されるカードエッジ部を備えた第２のプリント基板と、前記カードエッジ部に備えられるメッキ端子とを有する装置において、前記コネクタ端子（ｍ）と対向して接触勘合するメッキ端子（ｊ）は、第２のプリント基板上ＯＰＥＮ接続とされることが望ましい。
【００３４】
前記実装部品である第１のコネクタであって、前記第１のコネクタに備えられ、前記リード端子（ｍ）と接続される第１のコネクタ端子（ｍ）と、前記第１のコネクタが勘合される第２のコネクタと、
前記第２のコネクタに備えられる第２のコネクタ端子（ｊ）と、前記第２のコネクタが搭載される第２のプリント基板とを有する装置において、前記第１のコネクタ端子（ｍ）と対向して接触勘合する第２のコネクタ端子（ｊ）は、第２のプリント基板上でＯＰＥＮ接続とされるものでも良い。
【００３５】
さらに、上記で述べたプリント基板における前記第１のパターンと前記第２のパターンは、対となる差動信号に適用することが望ましい。
【００３６】
さらに、前記リード端子を挿入する穴が銅箔メッキのないノンスルータイプであっても適用可能である。
【００３７】
さらに、片面にのみ銅箔が設けられる片面プリント基板に適用可能である。
【発明の効果】
【００３８】
従って本発明によれば、高速差動伝送ラインの不平衡成分からなるスキューやクロストークを低減したノンスルーの片面プリント基板を提供することが可能となり、放射ノイズの低減及びコストダウンが可能となるという効果がある。
【発明を実施するための最良の形態】
【００３９】
以下添付図面を参照して本発明の好適ないくつかの実施例について、さらに具体的かつ詳細に説明する。以下の実施例で説明するプリント基板は、差動伝送方式を用いたペアの差動信号を複数ペア有し、４組のペアの差動信号が４列の狭ピッチコネクタにパターン接続されたものである。特に、コスト低減効果の高いノンスルーの片面プリント基板に適用する場合について例示している。差動信号のペア数や狭ピッチコネクタの列数等については、これに限られるものではない。
【００４０】
図６（ａ）に、狭ピッチのリード部品が搭載されるノンスルーの片面プリント基板の適用例として、多列の狭ピッチコネクタとプリント基板のイメージ図を示す。１はプリント基板、２は狭ピッチのコネクタ、３はカードエッジ部を備えたプリント基板（以下、カードエッジプリント基板と称す。）である。さらに、コネクタ２は、カードエッジプリント基板３と接触して接続される接触端子４を備えている。カードエッジプリント基板３は、コネクタ２の接触端子４と接続されるメッキ端子５を基板の表裏に２列備えている。
【００４１】
次に、プリント基板１とコネクタ２が接続される断面部の様子を図６（ｂ）に示す。コネクタ２は、片面のプリント基板１と接続するために、リード端子８を備えたディスクリートタイプ（ディップタイプと呼称される場合もある。）とされる。また、カードエッジプリント基板３と接続するための接触端子４ａ及び４ｂを備えている。コネクタ２の接触端子４ａ及び４ｂは、狭ピッチで配列されており、リード端子８は、千鳥形状で配列されるため４列化されている。
【００４２】
プリント基板１は、コネクタ２のリード端子８を差し込むためのリード穴６と、半田付け用ランド７とが構成されている。また、プリント基板１は、ノンスルーの片面プリント基板であるため、半田付け用ランド７は比較的大きな形状で構成されている。
【実施例１】
【００４３】
実施例１に従うプリント基板について、図１を用いて説明する。図１（ａ）は、プリント基板１におけるコネクタ２の半田面視パターンを示したものである。図１（ｂ）は、コネクタ２と接続されるカードエッジプリント基板３の接触端子５に接続される信号の配列を示したものである。また、プリント基板１の半田付け用ランド７ａ５、７ａ６、７ａ７、・・・がカードエッジプリント基板３の接触端子５ａ５、５ａ６、５ａ７、・・・にそれぞれ対応して接続がなされることを示したものである。
【００４４】
差動信号は、ＤＡＴＡ１と／ＤＡＴＡ１のペアからなる差動信号ライン、ＤＡＴＡ２と／ＤＡＴＡ２のペアからなる差動信号ライン、ＤＡＴＡ３と／ＤＡＴＡ３のペアからなる差動信号ライン、ＤＡＴＡ４と／ＤＡＴＡ４のペアからなる差動信号ラインが配置される。
【００４５】
実施例１に従うプリント基板は、コネクタ２とペアの差動信号ＤＡＴＡｎ（ＤＡＴＡ１、ＤＡＴＡ２、ＤＡＴＡ３、ＤＡＴＡ４）と／ＤＡＴＡｎ（／ＤＡＴＡ１、／ＤＡＴＡ２、／ＤＡＴＡ３、／ＤＡＴＡ４）を千鳥配列且つ狭ピッチのコネクタピンに隣接した状態でパターンを接続したものである。そして、差動信号／ＤＡＴＡｎをコネクタ２の内側領域の列のランド（７ａ６、７ａ１０、７ａ１４、７ａ１８）からコネクタ２の外側に配線パターンを引き出す際に、この配線パターンが隣接する外側領域の列のランド（７ａ７、７ａ１１、７ａ１５、７ａ１９）について、半田付け用ランドを除去したものである。
【００４６】
また、この配線パターンが隣接するもう一方の外側領域のランド（７ａ５、７ａ９、７ａ１３、７ａ１７）は、半田付け用ランドを除去せずに、対となる差動信号ＤＡＴＡｎがパターン接続されるものである。但し、外側領域のランド（７ａ５、７ａ９、７ａ１３、７ａ１７）は、一部がカットされる。
【００４７】
外側領域の列のランド（７ａ７、７ａ１１、７ａ１５、７ａ１９）の除去と、ランド（７ａ５、７ａ９、７ａ１３、７ａ１７）の一部カットを行うことにより、内側領域の列のランドから外側領域の隣接するリード端子間を通してコネクタ２の外側にパターン配線を引き出すことが可能となる。
【００４８】
また、図示Ａの方向に半田フローを行うことにより、一部分をカットされたランド部での半田付けの生産性を向上させることが可能となる。
【００４９】
尚、複数の差動信号のペアとペアとの間に位置する内側領域の列の端子（７ａ８、７ａ１２、７ａ１６）は、本実施例ではＧＮＤに接続しており、各差動信号のペア間のクロストークが抑制される。但し、必ずしもＧＮＤに接続される必要はなく、ＯＰＥＮ接続でも良い。
【００５０】
ここで、コネクタ２と接続されるカードエッジプリント基板側のパターン接続について説明する。
【００５１】
プリント基板１側のランド（７ａ７、７ａ１１、７ａ１５、７ａ１９）は、プリント基板１側の配線層に対してＯＰＥＮ接続とされているため、ランド（７ａ７、７ａ１１、７ａ１５、７ａ１９）に対応するカードエッジプリント基板側の（５ａ７、５ａ１１、５ａ１５、５ａ１９）は、接続される回路部に依存せずに回路ショート等を生じることはない。
【００５２】
しかし、本実施例におけるカードエッジプリント基板側の（５ａ７、５ａ１１、５ａ１５、５ａ１９）は、ＯＰＥＮ接続又はＧＮＤ接続とし、隣接する差動信号／ＤＡＴＡｎの高周波成分に与える影響を軽減している。
【００５３】
尚、複数の差動信号のペアとペアとの間に位置する内側領域の列の端子（７ａ８、７ａ１２、７ａ１６）は、本実施例ではＧＮＤに接続しており、各差動信号のペア間のクロストークが抑制される。但し、必ずしもＧＮＤに接続される必要はなく、ＯＰＥＮ接続でも良い。
【００５４】
また、ランド７ａ５に接続されるＤＡＴＡ１の配線長は、ランド７ａ６に接続される／ＤＡＴＡ１の配線長と出来る限り等長となるように揃えられる。差動信号のＤＡＴＡ２と／ＤＡＴＡ２、ＤＡＴＡ３と／ＤＡＴＡ３、ＤＡＴＡ４と／ＤＡＴＡ４に関しても同様である。つまり、差動信号ＤＡＴＡｎが差動信号／ＤＡＴＡｎと出来る限り等長配線となるようにパターンを配線したので、配線による差動伝送ラインの不平衡成分からなるスキュー（ｓｋｅｗ）が軽減される。
【００５５】
以上説明したように、外側領域の列の半田付け用ランド（７ａ７、７ａ１１、７ａ１５、７ａ１９）を除去したことにより、片面のプリント基板であっても、差動信号/ＤＡＴＡｎのパターン配線を内側領域の列のランドからコネクタ２の外側に差動信号ＤＡＴＡｎとペアで引き出すことが可能となる。また、片面のプリント基板であっても、差動信号/ＤＡＴＡｎとＤＡＴＡｎをコネクタ２に対して順に隣接して配列することが可能となる。従って、差動信号が順に隣接されるとともに、同じ配線層にペアでパターン配線されることが可能となったので、配線による差動伝送ラインの不平衡成分からなるスキュー（ｓｋｅｗ）が軽減される。
【００５６】
さらに、片面のプリント基板であっても、複数の差動信号のペアとペアとの間に位置する内側領域の列の端子（７ａ８、７ａ１２、７ａ１６）をＧＮＤに接続することも可能であり、特にピッチ間隔が狭くなるコネクタ２の端子４の部分やカードエッジコネクタ３の接触端子５の部分において、差動信号の高周波成分において生じるクロストーク等を抑制することが可能となる。
【００５７】
従って、以上説明した実施例によれば、高速差動伝送ラインの不平衡成分からなるスキューやクロストークを低減したノンスルーの片面プリント基板を提供することが可能となり、放射ノイズの低減及びコストダウンが可能となる。
【実施例２】
【００５８】
実施例２に従うプリント基板について、図２を用いて説明する。図２（ａ）は、プリント基板１におけるコネクタ２の半田面視パターンを示したものである。図２（ｂ）は、コネクタ２と接続されるカードエッジプリント基板３の接触端子５に接続される信号の配列を示したものである。また、プリント基板１の半田付け用ランド７ａ５、７ａ６、７ａ７、・・・がカードエッジプリント基板３の接触端子５ａ５、５ａ６、５ａ７、・・・にそれぞれ対応して接続がなされることを示したものである。
【００５９】
差動信号は、ＤＡＴＡ１と／ＤＡＴＡ１のペアからなる差動信号ライン、ＤＡＴＡ２と／ＤＡＴＡ２のペアからなる差動信号ライン、ＤＡＴＡ３と／ＤＡＴＡ３のペアからなる差動信号ライン、ＤＡＴＡ４と／ＤＡＴＡ４のペアからなる差動信号ラインが配置される。
【００６０】
実施例２に従うプリント基板は、コネクタ２とペアの差動信号ＤＡＴＡｎ（ＤＡＴＡ１、ＤＡＴＡ２、ＤＡＴＡ３、ＤＡＴＡ４）と／ＤＡＴＡｎ（／ＤＡＴＡ１、／ＤＡＴＡ２、／ＤＡＴＡ３、／ＤＡＴＡ４）を千鳥配列且つ狭ピッチのコネクタピンに隣接した状態でパターンを接続したものである。そして、差動信号／ＤＡＴＡｎをコネクタ２の内側領域の列のランド（７ａ６、７ａ１０、７ａ１４、７ａ１８）からコネクタ２の外側に配線パターン引き出す際に、この配線パターンが隣接する外側領域の列のランド（７ａ７、７ａ１１、７ａ１５、７ａ１９）を介して配線されるものである。
【００６１】
また、この配線パターンに隣接するもう一方の外側領域のランド（７ａ５、７ａ９、７ａ１３、７ａ１７）は、差動信号ＤＡＴＡｎがパターン接続されるものである。
【００６２】
従って、内側領域の列のランド（７ａ６、７ａ１０、７ａ１４、７ａ１８）から外側領域の列のランド（７ａ７、７ａ１１、７ａ１５、７ａ１９）を介してコネクタ２の外側にパターンを配線することが可能となる。
【００６３】
ここで、コネクタ２と接続されるカードエッジプリント基板側のパターン接続について説明する。
【００６４】
この外側領域の列のランド（７ａ７、７ａ１１、７ａ１５、７ａ１９）が接続されていくカードエッジプリント基板３側の接触端子（５ａ７、５ａ１１、５ａ１５、５ａ１９）は、ＯＰＥＮ接続の構成とされる。
【００６５】
ランド（７ａ７、７ａ１１、７ａ１５、７ａ１９）は、プリント基板１側では、それぞれのランドが差動信号／ＤＡＴＡｎと接続されているため、通常はカードエッジプリント基板３側の接触端子（５ａ７、５ａ１１、５ａ１５、５ａ１９）も同じ差動信号／ＤＡＴＡｎに接続される。
【００６６】
しかし、差動信号ＤＡＴＡｎと／ＤＡＴＡｎにアサインされる割当ピンの数量がＤＡＴＡｎと／ＤＡＴＡｎで異なってしまうため、差動伝送ラインのインピーダンスに不整合が生じてしまう。従って、本実施例のカードエッジプリント基板３側の接触端子（５ａ７、５ａ１１、５ａ１５、５ａ１９）はＯＰＥＮ接続とされ、各差動信号ＤＡＴＡｎと／ＤＡＴＡｎにアサインされる割当ピンは１本ずつとされる。その結果、インピーダンスの不整合となるスキュー（ｓｋｅｗ）が軽減される。
【００６７】
尚、複数の差動信号のペアとペアとの間に位置する内側領域の列の端子（７ａ８、７ａ１２、７ａ１６）は、本実施例ではＧＮＤに接続しており、各差動信号のペア間のクロストークが抑制される。但し、必ずしもＧＮＤに接続される必要はなく、ＯＰＥＮ接続でも良い。
【００６８】
また、ランド７ａ５に接続されるＤＡＴＡ１の配線長は、ランド７ａ６に接続される／ＤＡＴＡ１の配線長と出来る限り等長となるように揃えられる。差動信号のＤＡＴＡ２と／ＤＡＴＡ２、ＤＡＴＡ３と／ＤＡＴＡ３、ＤＡＴＡ４と／ＤＡＴＡ４に関しても同様である。つまり、差動信号ＤＡＴＡｎが差動信号／ＤＡＴＡｎと出来る限り等長配線となるようにパターンを配線したので、配線による差動伝送ラインの不平衡成分からなるスキュー（ｓｋｅｗ）が軽減される。
【００６９】
以上説明したように、内側領域の列のランド（７ａ６、７ａ１０、７ａ１４、７ａ１８）から外側領域の列のランド（７ａ７、７ａ１１、７ａ１５、７ａ１９）を介してコネクタ２の外側にパターンを配線したことにより、片面のプリント基板であっても、差動信号/ＤＡＴＡｎのパターン配線を内側領域の列のランドからコネクタ２の外側に差動信号ＤＡＴＡｎとペアで引き出すことが可能となる。また、片面のプリント基板であっても、差動信号/ＤＡＴＡｎとＤＡＴＡｎをコネクタ２に対して順に隣接して配列することが可能となる。従って、差動信号が順に隣接されるとともに、同じ配線層にペアでパターン配線されることが可能となったので、配線による差動伝送ラインの不平衡成分からなるスキュー（ｓｋｅｗ）が軽減される。
【００７０】
さらに、片面のプリント基板であっても、複数の差動信号のペアとペアとの間に位置する内側領域の列の端子（７ａ８、７ａ１２、７ａ１６）をＧＮＤに接続することも可能であり、特にピッチ間隔が狭くなるコネクタ２の端子４の部分やカードエッジコネクタ３の接触端子５の部分において、差動信号の高周波成分において生じるクロストーク等を抑制することが可能となる。
【００７１】
従って、以上説明した実施例によれば、高速差動伝送ラインの不平衡成分からなるスキューやクロストークを低減したノンスルーの片面プリント基板を提供することが可能となり、放射ノイズの低減及びコストダウンが可能となる。
【実施例３】
【００７２】
実施例３に従うプリント基板について、図３を用いて説明する。図３（ａ）は、プリント基板１におけるコネクタ２の半田面視パターンを示したものである。図３（ｂ）は、コネクタ２と接続されるカードエッジプリント基板３の接触端子５に接続される信号の配列を示したものである。
【００７３】
図３に示す実施例３のプリント基板は、実施例２で説明した、複数の差動信号のペアとペアとの間に位置してＧＮＤに接続されていた内側領域の列の端子（７ａ４、７ａ８、７ａ１２、７ａ１６）を近接する内側領域の列の端子（７ａ５、７ａ９、７ａ１３、７ａ１７）に接続変更したものである。また、この内側領域の列のランド（７ａ４、７ａ８、７ａ１２、７ａ１６）が接続されるカードエッジプリント基板３側の接触端子（５ａ４、５ａ８、５ａ１２、５ａ１６）は、ＯＰＥＮ接続の構成とされるものである。この他の部分の構成については、実施例２と同様であるため、説明を省略する。
【００７４】
実施例３は、実施例２と同様に、差動信号／ＤＡＴＡｎをコネクタ２の内側領域の列のランド（７ａ６、７ａ１０、７ａ１４、７ａ１８）からコネクタ２の外側に配線パターン引き出す際に、この配線パターンが隣接する外側領域の列のランド（７ａ７、７ａ１１、７ａ１５、７ａ１９）を介して配線されるものであって、内側領域の列のランド（７ａ６、７ａ１０、７ａ１４、７ａ１８）から外側領域の列のランド（７ａ７、７ａ１１、７ａ１５、７ａ１９）を介してコネクタ２の外側にパターンを配線することが可能である。
【００７５】
また、この配線パターンに隣接するもう一方の外側領域のランド（７ａ５、７ａ９、７ａ１３、７ａ１７）は、差動信号ＤＡＴＡｎがパターン接続されるとともに、内側領域の列のランド（７ａ４、７ａ８、７ａ１２、７ａ１６）にも接続される。
【００７６】
ここで、コネクタ２と接続されるカードエッジプリント基板側のパターン接続について説明する。
【００７７】
この外側領域の列のランド（７ａ７、７ａ１１、７ａ１５、７ａ１９）及び内側領域の列の端子（７ａ５、７ａ９、７ａ１３、７ａ１７）が接続されていくカードエッジプリント基板３側の接触端子（５ａ７、５ａ１１、５ａ１５、５ａ１９）及び（５ａ４、５ａ８、５ａ１２、５ａ１６）は、ＯＰＥＮ接続の構成とされる。
【００７８】
ランド（７ａ７、７ａ１１、７ａ１５、７ａ１９）とランド（７ａ５、７ａ９、７ａ１３、７ａ１７）は、プリント基板１側では、それぞれのランドが差動信号／ＤＡＴＡｎと差動信号ＤＡＴＡｎとにそれぞれ接続されているため、通常はカードエッジプリント基板３側の接触端子も同じ差動信号／ＤＡＴＡｎと差動信号ＤＡＴＡｎとに接続される。
【００７９】
しかし、差動信号ＤＡＴＡｎと／ＤＡＴＡｎにアサインされる割当ピンの数量がＤＡＴＡｎと／ＤＡＴＡｎで各２本ずつになってしまうため、差動伝送ラインのコネクタ勘合部分について、特性インピーダンスが変化してしまう。また、ランド（７ａ４、７ａ８、７ａ１２、７ａ１６）に接続される差動信号ＤＡＴＡｎとランド（７ａ７、７ａ１１、７ａ１５、７ａ１９）に接続される差動信号／ＤＡＴＡｎ間の距離が遠くなってしまうため、コネクタ２が備えていた差動信号の伝送特性が低下してしまう。
【００８０】
しかし、本実施例のプリント基板では、上記のカードエッジプリント基板３側の接触端子（５ａ７、５ａ１１、５ａ１５、５ａ１９）及び（５ａ４、５ａ８、５ａ１２、５ａ１６）は、ＯＰＥＮ接続の構成としたので、差動伝送ラインのコネクタ勘合部分のインピーダンスに与える影響を低減することが可能となる。
【００８１】
また、実施例２と同様に、ランド７ａ５に接続されるＤＡＴＡ１の配線長は、ランド７ａ６に接続される／ＤＡＴＡ１の配線長と出来る限り等長となるように揃えられる。差動信号のＤＡＴＡ２と／ＤＡＴＡ２、ＤＡＴＡ３と／ＤＡＴＡ３、ＤＡＴＡ４と／ＤＡＴＡ４に関しても同様である。つまり、差動信号ＤＡＴＡｎが差動信号／ＤＡＴＡｎと出来る限り等長配線となるようにパターンを配線したので、配線による差動伝送ラインの不平衡成分からなるスキュー（ｓｋｅｗ）が軽減される。
【００８２】
以上説明したように、内側領域の列のランド（７ａ６、７ａ１０、７ａ１４、７ａ１８）から外側領域の列のランド（７ａ７、７ａ１１、７ａ１５、７ａ１９）を介してコネクタ２の外側にパターンを配線したことにより、片面のプリント基板であっても、差動信号/ＤＡＴＡｎのパターン配線を内側領域の列のランドからコネクタ２の外側に差動信号ＤＡＴＡｎとペアで引き出すことが可能となる。また、片面のプリント基板であっても、差動信号/ＤＡＴＡｎとＤＡＴＡｎをコネクタ２に対して順に隣接して配列することが可能となる。従って、差動信号が順に隣接されるとともに、同じ配線層にペアでパターン配線されることが可能となったので、配線による差動伝送ラインの不平衡成分からなるスキュー（ｓｋｅｗ）が軽減される。
【００８３】
従って、以上説明した実施例によれば、高速差動伝送ラインの不平衡成分からなるスキューを低減したノンスルーの片面プリント基板を提供することが可能となり、放射ノイズの低減及びコストダウンが可能となる。
【実施例４】
【００８４】
実施例４に従うプリント基板について、図４を用いて説明する。図４（ａ）は、プリント基板１におけるコネクタ２の半田面視パターンを示したものである。図４（ｂ）は、コネクタ２と接続されるカードエッジプリント基板３の接触端子５に接続される信号の配列を示したものである。
【００８５】
図４に示す実施例４のプリント基板は、実施例４で説明した、内側領域の列のランド（７ａ４、７ａ８、７ａ１２、７ａ１６）をＧＮＤに接続し、内側領域の列のランド（７ａ６、７ａ１０、７ａ１４、７ａ１８）をＯＰＥＮ接続としたものである。この他の部分の構成については、実施例４と同様であるため、説明を省略する。
【００８６】
差動信号ＤＡＴＡｎと／ＤＡＴＡｎは、外側領域の列のランド（７ａ５、７ａ７、７ａ９、７ａ１１、７ａ１３、７ａ１５、７ａ１７、７ａ１９）に１本おきに接続される。外側領域の列のランドに接続されるため、片面基板であっても、コネクタ２の外側にパターンを配線することが可能である。
【００８７】
また、差動信号ＤＡＴＡｎと／ＤＡＴＡｎの間に位置するランド（７ａ６、７ａ１０、７ａ１４、７ａ１８）は、プリント基板１上でＯＰＥＮ接続とされることを特徴としている。さらに、この内側領域の列のランドが接続されていくカードエッジプリント基板３側の接触端子（５ａ６、５ａ１０、５ａ１４、５ａ１８）もＯＰＥＮ接続とされることを特徴としている。
【００８８】
つまり、差動信号ＤＡＴＡｎと／ＤＡＴＡｎが接続されるコネクタ２の端子４とカードエッジプリント基板３の接触端子５の部分に関しては、差動信号のＤＡＴＡｎと／ＤＡＴＡｎの間に、電位の確定した金属端子部を挟むことなく、フローティング状態で配列されるものである。
【００８９】
その結果、差動信号ＤＡＴＡｎと／ＤＡＴＡｎの間に、１本の別系統の信号が混在し、特にピッチ間隔が狭くなる上記の端子４の部分や接触端子５の部分において、差動信号が別系統の信号から受けるクロストークを抑制することが可能となる。
【００９０】
また、差動信号ＤＡＴＡｎと／ＤＡＴＡｎは、差動動作により各信号線から発生する磁界を打ち消しあわせることによりＥＭＩの低減効果が確保されるものである。従って、差動信号ＤＡＴＡｎと／ＤＡＴＡｎの間に、別系統の信号やＧＮＤが存在すると、ＥＭＩの低減効果が低下することとなる。一方、本実施例の差動信号ＤＡＴＡｎと／ＤＡＴＡｎの間に位置する上記の端子部４及び接触端子部５は、フローティングとされるので、他の信号線やＧＮＤが同端子部に接続された場合と比較して、ＥＭＩの低減効果を向上させることが可能となる。
【００９１】
尚、複数の差動信号ＤＡＴＡｎと／ＤＡＴＡｎのペアとペアとの間に位置する内側領域の列の端子（７ａ８、７ａ１２、７ａ１６）は、本実施例ではＧＮＤに接続しており、各差動信号のペア間のクロストークが抑制される。但し、必ずしもＧＮＤに接続される必要はなく、ＯＰＥＮ接続でも良い。
【００９２】
以上説明したように、差動信号ＤＡＴＡｎと／ＤＡＴＡｎを外側領域の列のランド（７ａ５、７ａ７、７ａ９、７ａ１１、７ａ１３、７ａ１５、７ａ１７、７ａ１９）に１本おきに接続し、内側領域の列のランド（７ａ６、７ａ１０、７ａ１４、７ａ１８）をＯＰＥＮ接続とした。
【００９３】
これにより、片面のプリント基板であっても、コネクタ２の外側に差動信号ＤＡＴＡｎと差動信号/ＤＡＴＡｎのパターン配線をペアで引き出すことが可能となる。従って、差動信号が順に隣接されるとともに、同じ配線層にペアでパターン配線されることが可能となったので、配線による差動伝送ラインの不平衡成分からなるスキュー（ｓｋｅｗ）が軽減される。
【００９４】
また、差動信号ＤＡＴＡｎと／ＤＡＴＡｎの間に位置するコネクタ２の端子部４及びカードエッジプリント基板３の接触端子部５は、フローティングとされるので、他の信号線やＧＮＤが同端子部に接続された場合と比較して、ＥＭＩの低減効果を向上させることが可能となる。
【００９５】
さらに、片面のプリント基板であっても、複数の差動信号のペアとペアとの間に位置する内側領域の列の端子（７ａ８、７ａ１２、７ａ１６）をＧＮＤに接続することも可能であり、特にピッチ間隔が狭くなるコネクタ２の端子４の部分やカードエッジコネクタ３の接触端子５の部分において、差動信号の高周波成分において生じるクロストーク等を抑制することが可能となる。
【００９６】
従って、以上説明した実施例によれば、高速差動伝送ラインの不平衡成分からなるスキューを低減したノンスルーの片面プリント基板を提供することが可能となり、放射ノイズの低減及びコストダウンが可能となる。
【図面の簡単な説明】
【００９７】
【図１】本発明の実施例１に従うプリント基板におけるパターン配線の一例を示す図である。
【図２】本発明の実施例２に従うプリント基板におけるパターン配線の一例を示す図である。
【図３】本発明の実施例３に従うプリント基板におけるパターン配線の一例を示す図である。
【図４】本発明の実施例４に従うプリント基板におけるパターン配線の一例を示す図である。
【図５】本発明の実施例が適用される狭ピッチコネクタをプリント基板に実装した様子を示す図である。
【符号の説明】
【００９８】
１  プリント基板
２  コネクタ
３  カードエッジプリント基板
４  端子
５  メッキ端子
６  リード穴
７  半田付け用ランド
８  リード端子
【図１】
2009129978.tif 000003
【図２】
2009129978.tif 000004
【図３】
2009129978.tif 000005
【図４】
2009129978.tif 000006
【図５】
2009129978.tif 000007