(57)【要約】【課題】厚膜レジストを用いることなく、半導体基板の表面から深い位置にオーバーフローバリアを形成することができる微細化に適した固体撮像素子の製造方法を提供する。【解決手段】受光部１３に含まれる光電変換領域１３ｃ、１３ｄの少なくとも一部が、半導体基板１１の裏面１６ｂ側からイオン注入法により形成される第１の注入工程Ｓ１０３と、垂直転送レジスタ部１５に含まれる素子分離領域１５ｃ、１５ｄが、半導体基板１１の裏面１６ｂ側からイオン注入法により形成される第２の注入工程Ｓ１０４と、第１の注入工程Ｓ１０３および第２の注入工程Ｓ１０４ののちにオーバーフローバリアとして機能するｐ型半導体ウェル層１２が形成される工程Ｓ１０５とを備えた方法から構成される。【選択図】図１
2009302448.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、前記半導体基板に隣接したｐ型半導体ウェル層の上に垂直転送レジスタ部、読み出しゲート部および受光部とを備えた固体撮像素子の製造方法であって、
前記受光部に含まれる光電変換領域の少なくとも一部が、前記半導体基板の裏面側からイオン注入法により形成される第１の注入工程と、
前記垂直転送レジスタ部に含まれる素子分離領域が、前記半導体基板の裏面側からイオン注入法により形成される第２の注入工程と、
前記第１の注入工程および前記第２の注入工程ののちにオーバーフローバリアとして機能する前記ｐ型半導体ウェル層が形成される工程とを備えた固体撮像素子の製造方法。
【請求項２】
前記第１の注入工程および前記第２の注入工程を行なう前に前記半導体基板を裏面側から薄膜化することを特徴とする請求項１に記載の固体撮像素子の製造方法。
【請求項３】
前記受光部は、正電荷蓄積領域、電荷蓄積領域および前記光電変換領域を含んで形成され、前記光電変換領域は、前記電荷蓄積領域に隣接した第１のｎ型光電変換領域とこれに隣接した第２のｎ型光電変換領域とを含んで形成され、前記第１のｎ型光電変換領域のｎ型不純物濃度が前記第２のｎ型光電変換領域のｎ型不純物濃度よりも高く形成されることを特徴とする請求項１または２に記載の固体撮像素子の製造方法。
【請求項４】
前記受光部は、正電荷蓄積領域、電荷蓄積領域および前記光電変換領域を含んで形成され、前記光電変換領域は、前記電荷蓄積領域に隣接した第１のｎ型光電変換領域とこれに隣接した第２のｎ型光電変換領域とを含んで形成され、前記第１のｎ型光電変換領域のｎ型不純物濃度が前記第２のｎ型光電変換領域のｎ型不純物濃度よりも低く形成されることを特徴とする請求項１または２に記載の固体撮像素子の製造方法。
【請求項５】
前記光電変換領域は、前記半導体基板の表面に近い側から順に第１のｎ型光電変換領域、第２のｎ型光電変換領域および第３のｎ型光電変換領域を含んで形成され、前記第２のｎ型光電変換領域のｎ型不純物濃度が、前記第１のｎ型光電変換領域および前記第３のｎ型光電変換領域のｎ型不純物濃度よりも低く形成されることを特徴とする請求項１または２に記載の固体撮像素子の製造方法。
【請求項６】
前記第２のｎ型光電変換領域の幅が前記第１のｎ型光電変換領域の幅よりも広く形成されることを特徴とする請求項３または４に記載の固体撮像素子の製造方法。
【請求項７】
前記第３のｎ型光電変換領域の幅が前記第２のｎ型光電変換領域の幅よりも広く形成されることを特徴とする請求項５に記載の固体撮像素子の製造方法。
【請求項８】
前記半導体基板の裏面側からイオン注入法により、ｎ型不純物注入層が前記ｐ型半導体ウェル層に隣接して前記半導体基板側に形成されることを特徴とする請求項１から７のいずれか１項に記載の固体撮像素子の製造方法。
【請求項９】
第１導電型の半導体基板と、この半導体基板に隣接したｐ型半導体ウェル層の上に形成されたＣＭＯＳトランジスタおよび受光部とを備えたＣＭＯＳイメージセンサからなる固体撮像素子の製造方法であって、
前記受光部に含まれる光電変換領域の少なくとも一部が前記半導体基板の裏面側からイオン注入法により形成される第１の注入工程と、
前記受光部に深さ方向と垂直な方向に隣接した素子分離領域が前記半導体基板の裏面側からイオン注入法により形成される第２の注入工程と、
前記第１の注入工程および前記第２の注入工程ののちにオーバーフローバリアとして機能する前記ｐ型半導体ウェル層が形成される工程とを備えた固体撮像素子の製造方法。
【請求項１０】
前記第１の注入工程および前記第２の注入工程を行なう前に前記半導体基板を裏面側から薄膜化することを特徴とする請求項９に記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換効率の高い受光部を有し、外部からの光に対して高い感度で動作する固体撮像素子の製造方法に関する。
【背景技術】
【０００２】
近年、デジタルカメラは普及し、かつ携帯電話にも標準的に搭載されており、さらなる高精細な画質の向上が望まれている。この画質の向上などを目的としてデジタルカメラの心臓部として搭載されている固体撮像素子の多画素化が進められている。
【０００３】
この多画素化は、例えば固体撮像素子の単位画素の縮小を行なうことで実現することができるが、単位画素が縮小すると相対的に外部から受光する入力光の光量が減少するために単位画素での感度低下の問題が発生している。
【０００４】
そこで、単位画素での感度低下を防止するために、高エネルギーのイオン注入装置を用いて、オーバーフローバリアを半導体基板の表面から深い位置に形成する技術が提案されている。このようにオーバーフローバリアを形成することにより生成したキャリアを効率よく閉じ込めることにより、外部からの入力光を構成する可視光領域から近赤外光領域に至るまで、受光感度を向上させることができるので単位画素での感度低下が防止できるとしている。
【０００５】
このような高エネルギーのイオン注入装置を用いた受光部の感度向上に関する製造方法の一例として、例えばイオン注入における注入イオンのチャネリングの現象を利用した光電変換領域を形成する製造方法が挙げられる（例えば、特許文献１参照）。イオン注入エネルギーを数百から４ＭｅＶの高エネルギーにして、例えば半導体基板をイオン注入の方向に所定の角度だけ傾けるなどの半導体基板内で注入イオンが故意にチャネリングが生じる条件下でイオン注入を行なっている。このような方法とすることにより、従来の光電変換領域よりも深い位置、例えば表面から４μｍから６μｍの位置にオーバーフローバリアを形成し、光電変換領域を拡大することにより単位画素での感度向上ができるとしている。
【特許文献１】特開２００５−１９１３１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記で説明した従来技術においては、半導体基板の表面側から高エネルギーのイオン注入装置を用いて、深さ６μｍ以上の近赤外光領域にも高感度な固体撮像素子を製造する場合、高エネルギー耐性のある厚膜レジストが必要となるが、レジストを厚くするとアスペクト比の限界から微細化が困難となる。
【０００７】
本発明は、上記課題を解決するもので、このような厚膜レジストを用いることなく、半導体基板の表面から深い位置にオーバーフローバリアを形成することができる微細化に適した固体撮像素子の製造方法を提供するものである。
【０００８】
また、本発明の固体撮像素子の製造方法により、隣接する光電変換領域を電気的に分離するための素子分離領域をオーバーフローバリア近傍の深さまで形成することができるので、光電変換領域を拡大して単位画素での感度向上を実現することができ多画素化されても感度低下がなく良好な固体撮像素子を製造することができる。
【課題を解決するための手段】
【０００９】
上記目的を達成するために本発明の固体撮像素子の製造方法は、第１導電型の半導体基板と、上記半導体基板に隣接したｐ型半導体ウェル層の上に垂直転送レジスタ部、読み出しゲート部および受光部とを備えた固体撮像素子の製造方法であって、上記受光部に含まれる光電変換領域の少なくとも一部が、上記半導体基板の裏面側からイオン注入法により形成される第１の注入工程と、上記垂直転送レジスタ部に含まれる素子分離領域が、上記半導体基板の裏面側からイオン注入法により形成される第２の注入工程と、上記第１の注入工程および上記第２の注入工程ののちにオーバーフローバリアとして機能する上記ｐ型半導体ウェル層が形成される工程とを備えた方法からなる。
【００１０】
このような方法とすることにより、厚膜レジストを使用することなく半導体基板の表面（おもて面）から深い位置に光電変換領域およびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。このことにより、外部からの可視光領域から近赤外光領域に至るまでの入力光を効率よく吸収できるので、固体撮像装置の受光感度を向上させることができ、単位画素での感度が低下することなく固体撮像装置の多画素化を行なうことができる。
【００１１】
また、第１の注入工程および第２の注入工程を行なう前に半導体基板を裏面側から薄膜化する方法としてもよい。
【００１２】
このような方法とすることにより、厚膜レジストを使用することなく半導体基板の表面（おもて面）から深い位置に光電変換領域およびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。
【００１３】
また、受光部は、正電荷蓄積領域、電荷蓄積領域および光電変換領域を含んで形成され、光電変換領域は、電荷蓄積領域に隣接した第１のｎ型光電変換領域とこれに隣接した第２のｎ型光電変換領域とを含んで形成され、第１のｎ型光電変換領域のｎ型不純物濃度が第２のｎ型光電変換領域のｎ型不純物濃度よりも高く形成される方法としてもよい。
【００１４】
このような方法とすることにより、第１のｎ型光電変換領域のｎ型不純物濃度が第２のｎ型光電変換領域のｎ型不純物濃度よりも高く形成されるので、光電変換領域に蓄積されたキャリアを半導体基板側に吸い出すときのシャッター電圧の低電圧化を実現することができる。
【００１５】
また、受光部は、正電荷蓄積領域、電荷蓄積領域および光電変換領域を含んで形成され、光電変換領域は、電荷蓄積領域に隣接した第１のｎ型光電変換領域とこれに隣接した第２のｎ型光電変換領域とを含んで形成され、第１のｎ型光電変換領域のｎ型不純物濃度が第２のｎ型光電変換領域のｎ型不純物濃度よりも低く形成される方法としてもよい。
【００１６】
このような方法とすることにより、第１のｎ型光電変換領域のｎ型不純物濃度が第２のｎ型光電変換領域のｎ型不純物濃度よりも低く形成されるので、半導体基板の不純物濃度のばらつきによりオーバーフローバリアの深さ方向の位置が定まらないことを防止することができ、所定の位置に定めることができる。このことにより、感度のばらつきを抑制して感度の向上を実現することができる。
【００１７】
また、光電変換領域は、半導体基板の表面に近い側から順に第１のｎ型光電変換領域、第２のｎ型光電変換領域および第３のｎ型光電変換領域を含んで形成され、第２のｎ型光電変換領域のｎ型不純物濃度が第１のｎ型光電変換領域および第３のｎ型光電変換領域のｎ型不純物濃度よりも低く形成される方法としてもよい。
【００１８】
このような方法とすることにより、光電変換領域に蓄積されたキャリアを半導体基板側に吸い出すときのシャッター電圧の低電圧化を実現することができ、かつオーバーフローバリアの深さ方向の位置を所定の位置に定めることにより、感度のばらつきを抑制して感度の向上を実現することができる。
【００１９】
また、第２のｎ型光電変換領域の幅が第１のｎ型光電変換領域の幅よりも広く形成される方法としてもよい。このような方法とすることにより、第２のｎ型光電変換領域の幅を拡大できるので、シャッター電圧の低電圧化と感度の向上を実現することができる。
【００２０】
また、第３のｎ型光電変換領域の幅が第２のｎ型光電変換領域の幅よりも広く形成される方法としてもよい。このような方法とすることにより、第３のｎ型光電変換領域の幅を拡大できるので、シャッター電圧の低電圧化と感度の向上を実現することができる。
【００２１】
また、半導体基板の裏面側からイオン注入法により、ｎ型不純物注入層がｐ型半導体ウェル層に隣接して半導体基板側に形成される方法としてもよい。
【００２２】
このような方法とすることにより、オーバーフローバリアとして機能するｐ型半導体ウェル層に隣接して高濃度のｎ型不純物注入層を形成するので、オーバーフローバリアの位置を所定の位置に精度よく配置することができる。このことにより、半導体基板のシャッター電圧をさらに低電圧化することができる。
【００２３】
また、本発明の固体撮像素子の製造方法は、第１導電型の半導体基板と、この半導体基板に隣接したｐ型半導体ウェル層の上に形成されたＣＭＯＳトランジスタおよび受光部とを備えたＣＭＯＳイメージセンサからなる固体撮像素子の製造方法であって、受光部に含まれる光電変換領域の少なくとも一部が半導体基板の裏面側からイオン注入法により形成される第１の注入工程と、受光部に深さ方向と垂直な方向に隣接した素子分離領域が半導体基板の裏面側からイオン注入法により形成される第２の注入工程と、第１の注入工程および第２の注入工程ののちにオーバーフローバリアとして機能するｐ型半導体ウェル層が形成される工程とを備えた方法からなる。
【００２４】
このような方法とすることにより、厚膜レジストを使用することなく半導体基板の表面から深い位置に光電変換領域およびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。このことにより、外部からの可視光領域から近赤外光領域に至るまでの入力光を効率よく吸収できるので、固体撮像装置の受光感度を向上させることができ、単位画素での感度が低下することなく固体撮像装置の多画素化を行なうことができる。
【００２５】
また、第１の注入工程および第２の注入工程を行なう前に半導体基板を裏面側から薄膜化する方法としてもよい。
【００２６】
このような方法とすることにより、厚膜レジストを使用することなく半導体基板の表面から深い位置に光電変換領域およびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。
【発明の効果】
【００２７】
本発明の固体撮像素子の製造方法によると、厚膜レジストを使用することなく半導体基板の表面（おもて面）から深い位置に光電変換領域およびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。このことにより、外部からの可視光領域から近赤外光領域に至るまでの入力光を効率よく吸収できるので、固体撮像装置の受光感度を向上させることができ、単位画素での感度が低下することなく固体撮像装置の多画素化を行なうことができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態にかかる固体撮像素子の製造方法について、図面を参照しながら説明する。なお、図面で同じ符号が付いたものは、説明を省略する場合もある。
【００２９】
（実施の形態１）
図１（ａ）は本発明の実施の形態１にかかる固体撮像素子の製造方法により作製した固体撮像素子１０の断面図、図１（ｂ）は本製造方法の主要部のフローチャートを示す。ここでは、固体撮像素子１０は、オーバーフロードレイン方式の固体撮像素子を示している。
【００３０】
図１（ａ）に示すように固体撮像素子１０は、半導体基板１１上に隣接したｐ型半導体ウェル層１２上に受光部１３、読み出しゲート部１４および垂直転送レジスタ部１５が配置されている。
【００３１】
これらの受光部１３、読み出しゲート部１４および垂直転送レジスタ部１５は、ゲート絶縁膜１６に覆われており、読み出しゲート部１４および垂直転送レジスタ部１５におけるゲート絶縁膜１６上に転送電極１７が形成されている。
【００３２】
そして、おもて面（以下、「表面」とする）１６ａおよび転送電極１７を保護する透明な層間絶縁膜１８とこの上に形成された遮光膜１９の開口から受光部１３に外部から入力光２０を取り込み、この入力光２０を基に生成された電気信号が、転送電極１７により転送されている。
【００３３】
ここで、受光部１３は、表面１６ａに近い側からｐ＋型の正電荷蓄積領域１３ａ、ｎ型の電荷蓄積領域１３ｂ、ｎ−型の第１のｎ型光電変換領域１３ｃおよびｎ−型の第２のｎ型光電変換領域１３ｄを含んで形成されている。
【００３４】
また、垂直転送レジスタ部１５は、表面１６ａに近い側からｎ型の転送チャネル領域１５ａ、ｐ型半導体ウェル領域１５ｂ、第１のｐ型素子分離領域１５ｃおよび第２のｐ型素子分離領域１５ｄを含んで形成されている。なお、受光部１３および垂直転送レジスタ部１５などの間は半導体基板１１上に最初に形成されたエピタキシャル層１１ａにより分離されている。
【００３５】
また、隣接する画素への電荷の流出を防ぐために受光部１３の隣接する画素の側であって、ゲート絶縁膜１６の下にｐ＋型のチャネルストップ領域１１ｂが形成されている。
【００３６】
このように構成された固体撮像素子１０は、図１（ｂ）に示されるフローチャートを用いて製造される。
【００３７】
すなわち、本実施の形態１に示す製造方法は、第１導電型の半導体基板１１と、この半導体基板１１に隣接したｐ型半導体ウェル層１２の上に垂直転送レジスタ部１５、読み出しゲート部１４および受光部１３とを備えた固体撮像素子の製造方法である。
【００３８】
本製造方法は、受光部１３に含まれる光電変換領域１３ｃ、１３ｄの少なくとも一部が、半導体基板１１の裏面１６ｂ側からイオン注入法により形成される第１の注入工程Ｓ１０３と、垂直転送レジスタ部１５に含まれる素子分離領域１５ｃ、１５ｄが、半導体基板１１の裏面１６ｂ側からイオン注入法により形成される第２の注入工程Ｓ１０４とを備えている。
【００３９】
そして、さらに第１の注入工程Ｓ１０３および第２の注入工程Ｓ１０４ののちにオーバーフローバリアとして機能するｐ型半導体ウェル層１２が形成される工程Ｓ１０５とを備えた方法から構成される。
【００４０】
このような方法とすることにより、厚膜レジストを使用することなく半導体基板１１の表面１６ａから深い位置に光電変換領域１３ｃ、１３ｄおよびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。
【００４１】
このことにより、外部からの可視光領域から近赤外光領域に至るまでの入力光２０を効率よく吸収できるので、固体撮像素子１０の受光感度を向上させることができ、単位画素での感度が低下することなく固体撮像素子１０の多画素化を行なうことができる。
【００４２】
これらの工程を行なう前に本製造方法は、図１（ｂ）に示すように表面１６ａ側に拡散領域を形成し、光学部材を配置する工程Ｓ１０１と裏面１６ｂ側から薄膜化する工程Ｓ１０２とを備えている。
【００４３】
すなわち、第１の注入工程Ｓ１０３および第２の注入工程Ｓ１０４を行なう前に半導体基板１１を裏面１６ｂ側から薄膜化する方法としてもよい。
【００４４】
このような方法とすることにより、裏面１６ｂ側から通常のエネルギーのイオン注入装置によりイオン注入を行ない、半導体基板１１の表面１６ａから深い位置に光電変換領域１３ｃ、１３ｄおよびオーバーフローバリアを形成することができる。
【００４５】
したがって、厚膜レジストを使用することなく半導体基板１１の表面１６ａから深い位置に光電変換領域１３ｃ、１３ｄおよびオーバーフローバリアを形成することができる。
【００４６】
次に図２から図４を用いて、本実施の形態１の固体撮像素子の製造方法について詳細に説明する。図２（ａ）から図２（ｃ）、図３（ａ）と図３（ｂ）および図４（ａ）と図４（ｂ）は、本製造方法のフローチャートを示す。
【００４７】
図２（ａ）に示すように第１導電型の半導体基板１１上に第２導電型半導体領域を有するエピタキシャル層１１ａを積層した構造を用意する。ここで、半導体基板１１は、例えば厚さ８００μｍ、８インチ径のＳｉ基板を使用し、エピタキシャル層１１ａは４μｍから６μｍの厚さにＳｉ単結晶をエピタキシャルに積層している。
【００４８】
次に、図２（ｂ）に示すように垂直転送レジスタ部１５を構成する転送チャネル領域１５ａおよびｐ型半導体ウェル領域１５ｂを表面１６ａ側から通常のイオン注入により形成する。
【００４９】
また、受光部１３を構成する正電荷蓄積領域１３ａおよび電荷蓄積領域１３ｂならびにチャネルストップ領域１１ｂをそれぞれ通常のイオン注入により形成する。そして、これらを覆うようにゲート絶縁膜１６を形成している。
【００５０】
そして、図２（ｃ）に示すように表面１６ａ側から受光部１３を構成する第１のｎ型光電変換領域１３ｃを通常のエネルギーのイオンビーム１１ｃを注入することにより形成している。このときに受光部１３以外の領域はレジスト１６ｃで覆われて保護されている。
【００５１】
続いて、図３（ａ）に示すように表面１６ａ側から垂直転送レジスタ部１５を構成する第１のｐ型素子分離領域１５ｃを通常のエネルギーのイオンビーム１１ｃを注入することにより形成している。このときに垂直転送レジスタ部１５以外の領域はレジスト１６ｄで覆われて保護されている。
【００５２】
次に図３（ｂ）に示すように表面１６ａ側のゲート絶縁膜１６の上に、例えばポリシリコン膜よりなる転送電極１７が形成されている。
【００５３】
そして、ゲート絶縁膜１６および転送電極１７を覆って形成された層間絶縁膜１８の上に、例えばタングステンなどの遮光膜１９、オンチップカラーフィルタ２１およびオンチップレンズ２２を形成したのち、樹脂などの平坦化膜２３により平坦化したのち、ガラス基板２４を配置している。なお、オンチップカラーフィルタ２１の下部は、例えばＢＰＳＧ膜２１ａにより平坦化されている。
【００５４】
以上、図２および図３に示すように、表面１６ａ側に正電荷蓄積領域１３ａなどの拡散領域を形成し、遮光膜１９、オンチップカラーフィルタ２１およびオンチップレンズ２２などの光学部材を配置する工程Ｓ１０１が実施される。
【００５５】
次に、図４（ａ）に示すように裏面１６ｂから薄膜化する工程Ｓ１０２において、半導体基板１１の裏面１６ｂ側を、例えばＣＭＰ技術により削除して半導体基板１１の膜厚を１μｍから３μｍ程度にまで薄膜化する。
【００５６】
そののち、第１の注入工程Ｓ１０３において半導体基板１１の裏面１６ｂより、加速エネルギーを２ＭｅＶ〜５ＭｅＶ程度でイオン注入が行なわれて次の領域を形成する。
【００５７】
すなわち、図４（ａ）に示すようにイオンビーム１１ｄをイオン注入することにより、第２のｎ型光電変換領域１３ｄを形成する。このときに、受光部１３以外の領域はレジスト１６ｄで覆われて保護されている。
【００５８】
そして、続いて第２の注入工程Ｓ１０４において、図４（ｂ）に示すように垂直転送レジスタ部１５を構成する第２のｐ型素子分離領域１５ｄを形成したのちに裏面１６ｂ側からｐ型半導体ウェル層１２が形成される工程Ｓ１０５が実施される。このようにして、光学領域２５を含む固体撮像素子３０を製造することができる。
【００５９】
なお、半導体基板１１を１μｍ以下に薄膜化しても、表面１６ａ側に形成されたオンチップレンズ２２などの光学部材を含む光学領域２５が６００μｍから１０００μｍ程度の厚さがあり、半導体基板１１と一体化しているので一連のフローチャートにおいてこれらを含む８インチ基板を製造工程で扱うことに関して通常の半導体素子の８インチ基板の製造工程と何ら変わることなく扱うことができる。
【００６０】
また、上述したように厚膜レジストを使用することなく半導体基板１１の表面１６ａから深い位置に光電変換領域１３ｃ、１３ｄおよびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。
【００６１】
上述した本実施の形態１の固体撮像素子の製造方法を基本的に用いて製造された固体撮像素子を以下の実施の形態２から６において説明する。
【００６２】
（実施の形態２）
図５は本発明の実施の形態２にかかる固体撮像素子３５の概略構成を示す図で、図５（ａ）は断面図、図５（ｂ）は表面１６ａからの深さ方向の不純物プロファイルと、これに対応したポテンシャルの変化を示す図である。
【００６３】
図５（ａ）に示すように受光部１３は、正電荷蓄積領域１３ａ、電荷蓄積領域１３ｂおよび光電変換領域１３ｃ、１３ｄを含んで形成されている。
【００６４】
そして、電荷蓄積領域１３ｂに隣接した第１のｎ型光電変換領域１３ｃとこれに隣接した第２のｎ型光電変換領域１３ｄとが形成され、第１のｎ型光電変換領域１３ｃのｎ型不純物濃度が第２のｎ型光電変換領域１３ｄのｎ型不純物濃度よりも高く形成される方法により形成されている。このｎ型不純物濃度の大小関係を付加して製造しているところが実施の形態１で示した固体撮像素子１０と異なるところである。
【００６５】
図５（ａ）および図５（ｂ）に示すように本実施の形態２は、従来例の素子構造での光電変換領域が一様な構造に比べて第１のｎ型光電変換領域１３ｃと第２のｎ型光電変換領域１３ｄとに分離して、それぞれのｎ型不純物濃度を異なったものとしている。また、第２のｎ型光電変換領域１３ｄの半導体基板１１側に隣接してｐ型半導体ウェル層１２を設けている。
【００６６】
このような不純物プロファイル３１の設計により製造している結果、従来例のポテンシャルプロファイル３２ａと比較して、第１のｎ型光電変換領域１３ｃでのポテンシャルプロファイル３２ｂが深く形成されている。
【００６７】
このことにより半導体基板１１に電圧を印加した場合、例えば１５Ｖ程度の電圧を基板に印加すると従来例のポテンシャルプロファイル３３ａよりも本実施の形態２のポテンシャルプロファイル３３ｂの方が電荷蓄積領域１３ｂから半導体基板１１に電荷を逃がすときの電荷蓄積領域１３ｂに隣接した障壁を低く形成することができる。
【００６８】
したがって、本実施の形態２の構成で製造された固体撮像素子３５は、従来例の構成よりも半導体基板１１に電荷を逃がしやすくなり電子シャッター電圧が低減されることになる。
【００６９】
すなわち、第１のｎ型光電変換領域１３ｃのｎ型不純物濃度が第２のｎ型光電変換領域１３ｄのｎ型不純物濃度よりも高く形成されるので、光電変換領域１３ｃ、１３ｄなどに蓄積されたキャリアを半導体基板１１側に吸い出すときのシャッター電圧の低電圧化を実現することができる。
【００７０】
（実施の形態３）
図６は本発明の実施の形態３にかかる固体撮像素子４０の概略構成を示す図で、図６（ａ）は断面図、図６（ｂ）は表面１６ａからの深さ方向の不純物プロファイル４１と、これに対応したポテンシャルの変化を示す図である。
【００７１】
図６（ａ）に示すように受光部１３は、正電荷蓄積領域１３ａ、電荷蓄積領域１３ｂおよび光電変換領域１３ｃ、１３ｄを含んで形成されている。
【００７２】
そして、電荷蓄積領域１３ｂに隣接した第１のｎ型光電変換領域１３ｃとこれに隣接した第２のｎ型光電変換領域１３ｄとが形成され、第１のｎ型光電変換領域１３ｃのｎ型不純物濃度が第２のｎ型光電変換領域１３ｄのｎ型不純物濃度よりも低く形成される方法により形成されている。このｎ型不純物濃度の大小関係を付加して製造しているところが実施の形態１で示した固体撮像素子１０と異なるところである。
【００７３】
図６（ａ）および図６（ｂ）に示すように本実施の形態３は、従来例の素子構造での光電変換領域が一様な構造に比べて第１のｎ型光電変換領域１３ｃと第２のｎ型光電変換領域１３ｄとに分離して、それぞれのｎ型不純物濃度を異なったものとしている。
【００７４】
また、第２のｎ型光電変換領域１３ｄの半導体基板１１側に隣接してｐ型半導体ウェル層１２を設けている。このような不純物プロファイル４１の設計により製造している結果、従来例のポテンシャルプロファイル４１ａと比較して、第１のｎ型光電変換領域１３ｃでのポテンシャルプロファイル４１ｂが深く形成されている。
【００７５】
このような構成とすることにより、第２のｎ型光電変換領域１３ｄとｐ型半導体ウェル層１２との間のｐｎ接合容量が増加することで、半導体基板１１のドーパント濃度むらによるオーバーフローバリア４１ｃのポテンシャル変動を制御し、感度のばらつきを抑制することができる。
【００７６】
すなわち、第１のｎ型光電変換領域１３ｃのｎ型不純物濃度が、第２のｎ型光電変換領域１３ｄのｎ型不純物濃度よりも低く形成されるので、半導体基板１１の不純物濃度のばらつきによりオーバーフローバリア４１ｃの深さ方向の位置が定まらないことを防止することができ、所定の位置に定めることができる。このことにより、感度のばらつきを抑制して感度の向上を実現することができる。
【００７７】
（実施の形態４）
図７は本発明の実施の形態４にかかる固体撮像素子４５の概略構成を示す図で、図７（ａ）は断面図、図７（ｂ）は表面１６ａからの深さ方向の不純物プロファイル４６と、これに対応したポテンシャルの変化を示す図である。
【００７８】
図７（ａ）に示すように本実施の形態４に示す固体撮像素子４５の受光部１３において、実施の形態２および３の固体撮像素子３５、４０とは、第２のｎ型光電変換領域１３ｄの幅Ｗ２が、第１のｎ型光電変換領域１３ｃの幅Ｗ１よりも広く形成される方法として構成されている。
【００７９】
このような方法とすることにより、第２のｎ型光電変換領域１３ｄの注入断面積が拡大されることで、近赤外光領域の実質的な光電変換領域がさらに拡大され、感度の向上が可能である。
【００８０】
また、実施の形態３と同様に、図７（ｂ）に示す第２のｎ型光電変換領域１３ｄでのポテンシャルプロファイル４６ｂが従来例のポテンシャルプロファイル４６ａに比べて深く形成されるため、第２のｎ型光電変換領域１３ｄとｐ型半導体ウェル層１２との間のｐｎ接合容量が増加する。
【００８１】
このことにより、半導体基板１１のドーパント濃度むらによるオーバーフローバリア４６ｃのポテンシャル変動を制御することができるので、感度のばらつきを低減することが可能である。したがって、第２のｎ型光電変換領域１３ｄの幅Ｗ２を拡大することにより、シャッター電圧の低電圧化と感度の向上を実現することができる。
【００８２】
（実施の形態５）
図８は本発明の実施の形態５にかかる固体撮像素子５０の概略構成を示す図で、図８（ａ）は断面図、図８（ｂ）は表面１６ａからの深さ方向の不純物プロファイル５１と、これに対応したポテンシャルの変化を示す図である。
【００８３】
図８（ａ）に示すように固体撮像素子５０の受光部１３において、光電変換領域１３ｃ、１３ｄ、１３ｅは、半導体基板１１の表面１６ａに近い側から順に第１のｎ型光電変換領域１３ｃ、第２のｎ型光電変換領域１３ｄおよび第３のｎ型光電変換領域１３ｅを含んで形成されている。そして、第２のｎ型光電変換領域１３ｄのｎ型不純物濃度が、第１のｎ型光電変換領域１３ｃおよび第３のｎ型光電変換領域１３ｅのｎ型不純物濃度よりも低く形成される方法として実施されている。
【００８４】
図８（ｂ）に示すようにポテンシャルプロファイル５１ｂは、従来例のポテンシャルプロファイル５１ａに比べて深く形成され、オーバーフローバリア５１ｃのポテンシャル変動を制御できることが示されている。このことにより、実施の形態２および３において示した両方の効果を合わせもつことがわかる。
【００８５】
したがって、このような方法とすることにより、光電変換領域１３ｃ、１３ｄ、１３ｅに蓄積されたキャリアを半導体基板１１側に吸い出すときのシャッター電圧の低電圧化を実現することができる。そして、同時にオーバーフローバリア５１ｃの深さ方向の位置を所定の位置に定めることにより、感度のばらつきを抑制して感度の向上を実現することができる。
【００８６】
なお、本実施の形態５においても実施の形態４と同様に、第３のｎ型光電変換領域１３ｅの幅が、第２のｎ型光電変換領域１３ｄの幅よりも広く形成される方法としてもよい。このような方法とすることにより、第３のｎ型光電変換領域１３ｅの幅を拡大できるので、シャッター電圧の低電圧化と感度の向上を実現することができる。
【００８７】
（実施の形態６）
図９は本発明の実施の形態６にかかる固体撮像素子５５の概略構成を示す図で、図９（ａ）は断面図、図９（ｂ）は表面１６ａからの深さ方向の不純物プロファイル５６と、これに対応したポテンシャルの変化を示す図である。
【００８８】
図９（ａ）の固体撮像素子５５は、実施の形態２において示した図５（ａ）の固体撮像素子３５とほぼ同様の構成としているが、ｐ型半導体ウェル層１２と半導体基板１１との間にｎ型不純物注入層１３ｆが形成されているところが異なっている。
【００８９】
すなわち、本実施の形態６の製造方法は、半導体基板１１の裏面１６ｂ側からイオン注入法によりｎ型不純物注入層１３ｆが、ｐ型半導体ウェル層１２に隣接して半導体基板１１側に形成される方法としている。ここでｎ型不純物注入層１３ｆは高濃度に不純物を注入したｎ＋型不純物領域として形成している。
【００９０】
図９（ｂ）は電圧を印加した場合と印加しない場合の本実施の形態６のポテンシャルプロファイル５６ｂ、５７ｂおよび従来例のポテンシャルプロファイル５６ａ、５７ａを示している。
【００９１】
図９（ａ）および図９（ｂ）に示すようにｐ型半導体ウェル層１２と高濃度のｎ＋型不純物領域として形成しているｎ型不純物注入層１３ｆとの間のｐｎ接合容量が増加している。このことにより、シャッター電圧の調整が可能となり、シャッター電圧の低減化ができる。また、基板の濃度むらによるオーバーフローバリア５６ｃのポテンシャル変動が抑制され、感度のばらつきを低減することもできる。
【００９２】
（実施の形態７）
図１０は本発明の実施の形態７にかかる固体撮像素子の製造方法により作製した固体撮像素子６０の断面図を示す。ここでは、固体撮像素子６０は、ＣＭＯＳイメージセンサを示している。
【００９３】
図１０に示すように本実施の形態７の製造方法は、第１導電型の半導体基板１１と、この半導体基板１１に隣接したｐ型半導体ウェル層１２の上に形成されたＣＭＯＳトランジスタ６１および受光部６２とを備えたＣＭＯＳイメージセンサからなる固体撮像素子の製造方法である。
【００９４】
そして、受光部６２に含まれる第１のｎ型光電変換領域６２ａおよび第２のｎ型光電変換領域６２ｂの少なくとも一部が、図１（ｂ）に示す第１の注入工程Ｓ１０３、第２の注入工程Ｓ１０４およびｐ型半導体ウェル層１２が形成される工程Ｓ１０５を含んだ製造方法により製作される。なお、図１０に示すように受光部６２には正電荷蓄積領域６２ｃも含まれている。
【００９５】
ここで、第１の注入工程Ｓ１０３は図１０に示されるように半導体基板１１の裏面１６ｂ側からイオンビーム６３を注入するイオン注入法により形成される工程である。
【００９６】
そして、第２の注入工程Ｓ１０４は受光部６２に深さ方向と垂直な方向に隣接した素子分離領域６４が、半導体基板１１の裏面１６ｂ側からイオン注入法により形成される工程である。第１の注入工程Ｓ１０３および第２の注入工程Ｓ１０４ののちに、ｐ型半導体ウェル層１２が形成される工程Ｓ１０５が実施され、オーバーフローバリアとして機能するｐ型半導体ウェル層が形成される。
【００９７】
このような方法とすることにより、実施の形態１から６と同様に厚膜レジストを使用することなく半導体基板１１の表面１６ａから深い位置に光電変換領域６２ａ、６２ｂおよびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。
【００９８】
このことにより、外部からの可視光領域から近赤外光領域に至るまでの入力光を効率よく吸収できるので、固体撮像素子６０の受光感度を向上させることができ、単位画素での感度が低下することなく固体撮像素子６０の多画素化を行なうことができる。
【００９９】
また、第１の注入工程Ｓ１０３および第２の注入工程Ｓ１０４を行なう前に半導体基板１１を裏面１６ｂ側から薄膜化する方法としてもよい。
【０１００】
このような方法とすることにより、厚膜レジストを使用することなく半導体基板１１の表面１６ａから深い位置に光電変換領域６２ａ、６２ｂおよびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。
【０１０１】
さらに、第２のｎ型光電変換領域６２ｂを半導体基板１１の裏面１６ｂからのイオン注入により形成することにより、ゲート電極６１ａの下の領域も光電変換領域として利用することができ、感度の向上を図ることができる。
【０１０２】
なお、実施の形態２から６までに記載した受光部を構成する光電変換領域の構造を形成する製造方法については、本実施の形態７に示すＣＭＯＳイメージセンサからなる固体撮像素子についても十分に適用することができる。
【産業上の利用可能性】
【０１０３】
本発明の固体撮像素子の製造方法は、厚膜レジストを使用することなく半導体基板の表面から深い位置に光電変換領域およびオーバーフローバリアを形成することができ、さらなる微細化への対応をすることができる。
【０１０４】
このことにより、固体撮像装置の受光感度を向上させることができ、かつ単位画素での感度が低下することなく多画素化を行なうことができ有用である。
【０１０５】
さらに、イオン注入法による注入プロファイルに特徴をもたせることで、シャッター電圧の低電圧化やオーバーフローバリアの深さ方向の位置を所定の位置に定めることにより、感度のばらつきを抑制して感度の向上を実現することができ有用である。
【図面の簡単な説明】
【０１０６】
【図１】（ａ）は本発明の実施の形態１にかかる固体撮像素子の製造方法により作製した固体撮像素子の断面図、（ｂ）は同製造方法の主要部のフローチャート
【図２】（ａ）から（ｃ）は本発明の実施の形態１にかかる固体撮像素子の製造方法の前段階のフローチャート
【図３】（ａ）および（ｂ）は本発明の実施の形態１にかかる固体撮像素子の製造方法の中段階のフローチャート
【図４】（ａ）および（ｂ）は本発明の実施の形態１にかかる固体撮像素子の製造方法の後段階のフローチャート
【図５】本発明の実施の形態２にかかる固体撮像素子の概略構成を示す図で、（ａ）は断面図、（ｂ）は表面からの深さ方向の不純物プロファイルと、これに対応したポテンシャルの変化を示す図
【図６】本発明の実施の形態３にかかる固体撮像素子の概略構成を示す図で、（ａ）は断面図、（ｂ）は表面からの深さ方向の不純物プロファイルと、これに対応したポテンシャルの変化を示す図
【図７】本発明の実施の形態４にかかる固体撮像素子の概略構成を示す図で、（ａ）は断面図、（ｂ）は表面からの深さ方向の不純物プロファイルと、これに対応したポテンシャルの変化を示す図
【図８】本発明の実施の形態５にかかる固体撮像素子の概略構成を示す図で、（ａ）は断面図、（ｂ）は表面からの深さ方向の不純物プロファイルと、これに対応したポテンシャルの変化を示す図
【図９】本発明の実施の形態６にかかる固体撮像素子の概略構成を示す図で、（ａ）は断面図、（ｂ）は表面からの深さ方向の不純物プロファイルと、これに対応したポテンシャルの変化を示す図
【図１０】本発明の実施の形態７にかかる固体撮像素子の製造方法により作製した固体撮像素子の断面図
【符号の説明】
【０１０７】
１０，３０，３５，４０，４５，５０，５５，６０    固体撮像素子
１１    半導体基板
１１ａ    エピタキシャル層
１１ｂ    チャネルストップ領域
１１ｃ，１１ｄ，６３    イオンビーム
１２    ｐ型半導体ウェル層
１３，６２    受光部
１３ａ，６２ｃ    正電荷蓄積領域
１３ｂ    電荷蓄積領域
１３ｃ，６２ａ    第１のｎ型光電変換領域
１３ｄ，６２ｂ    第２のｎ型光電変換領域
１３ｅ    第３のｎ型光電変換領域
１３ｆ    ｎ型不純物注入層
１４    読み出しゲート部
１５    垂直転送レジスタ部
１５ａ    転送チャネル領域
１５ｂ    ｐ型半導体ウェル領域
１５ｃ    第１のｐ型素子分離領域
１５ｄ    第２のｐ型素子分離領域
１６    ゲート絶縁膜
１６ａ    おもて面（表面）
１６ｂ    裏面
１６ｃ，１６ｄ    レジスト
１７    転送電極
１８    層間絶縁膜
１９    遮光膜
２０    入力光
２１    オンチップカラーフィルタ
２１ａ    ＢＰＳＧ膜
２２    オンチップレンズ
２３    平坦化膜
２４    ガラス基板
２５    光学領域
３１，４１，４６，５１，５６    不純物プロファイル
３２ａ，３２ｂ，３３ａ，３３ｂ，４１ａ，４１ｂ，４６ａ，４６ｂ，５１ａ，５１ｂ，５６ａ，５６ｂ，５７ａ，５７ｂ    ポテンシャルプロファイル
４１ｃ，４６ｃ，５１ｃ，５６ｃ    オーバーフローバリア
６１    ＣＭＯＳトランジスタ
６１ａ    ゲート電極
６４    素子分離領域
【図１】
2009302448.tif 000003
【図２】
2009302448.tif 000004
【図３】
2009302448.tif 000005
【図４】
2009302448.tif 000006
【図５】
2009302448.tif 000007
【図６】
2009302448.tif 000008
【図７】
2009302448.tif 000009
【図８】
2009302448.tif 000010
【図９】
2009302448.tif 000011
【図１０】
2009302448.tif 000012