(57)【要約】【課題】半導体チップに設けられた電源回路の電流供給能力をソフトウエアを用いることなく変更可能な半導体集積回路装置を提供することにある。【解決手段】電源チップ３の電源回路８〜１０の出力端子に接続される内部電源出力端子１１〜１３と、マイコンチップ４の内部電源入力端子１５との間を、ボンディングワイヤ１７を介して選択的に接続可能に構成する。【選択図】図１
2009302303.tif 000002
【特許請求の範囲】
【請求項１】
パッケージ内部に少なくとも第１および第２の半導体チップを備え、これらの間がボンディングワイヤを介して接続可能に構成された半導体集積回路装置において、
前記第１の半導体チップは、前記パッケージ外部の電源から供給される外部電源を入力するための外部電源入力端子と、前記外部電源に基づいて生成される内部電源を出力するための複数の内部電源出力端子と、前記外部電源入力端子と前記複数の内部電源出力端子との間の各電流経路に介在して設けられ、それぞれ前記内部電源を出力する複数の出力回路とを備え、
前記第２の半導体チップは、前記内部電源を入力するための内部電源入力端子と、この内部電源入力端子を介して前記内部電源の供給を受けて前記パッケージ外部に接続される外部回路の動作を制御する内部回路とを備え、
前記複数の内部電源出力端子のうち少なくともいずれか１つと、前記内部電源入力端子との間が前記ボンディングワイヤを介して選択的に接続可能に構成されていることを特徴とする半導体集積回路装置。
【請求項２】
前記第２の半導体チップは、前記内部電源入力端子および前記内部回路を複数備えていることを特徴とする請求項１記載の半導体集積回路装置。
【請求項３】
前記複数の内部電源出力端子のうち少なくともいずれか２つと、前記内部電源入力端子との間が前記ボンディングワイヤを介して選択的に接続可能に構成されていることを特徴とする請求項１または２記載の半導体集積回路装置。
【請求項４】
前記複数の出力回路は、それぞれ、前記複数の内部電源出力端子のそれぞれと前記外部電源入力端子との間に同一サイズのトランジスタを電流供給能力に応じた数だけ並列接続して構成されていることを特徴とする請求項１ないし３のいずれかに記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッケージ内部に少なくとも第１および第２の半導体チップを備え、これらの間がボンディングワイヤを介して接続可能に構成された半導体集積回路装置に関する。
【背景技術】
【０００２】
例えば、車両用のＥＣＵ（Electronic Control Unit）基板には、電源回路が形成された半導体チップ（電源チップ）と、この電源回路により生成される電源により動作する制御回路が形成された半導体チップ（マイコンチップ）とを１つのパッケージに収納した半導体集積回路装置が搭載されている。このように、複数の半導体チップを１つのパッケージに収納する構成の半導体集積回路装置（マルチチップパッケージ）は、異なる種類のデバイスプロセスにより形成されたチップを組み合わせて１パッケージ化することでコストダウンを図ることができるなどのメリットがある。
【０００３】
上記ＥＣＵ基板は、同一の機能を実現するものであっても、搭載するためのスペースが異なる場合には基板形状が変更される。ＥＣＵ基板の形状が変更されると、基板上の部品配置（レイアウト）や部品間における配線なども変更される。部品配置や配線が異なると、半導体集積回路装置の制御回路の動作状態が変化するため、その消費電流も変化する。この制御回路での消費電流と電源回路の電流供給能力とが異なる場合、例えば、制御回路の動作が不安定になったり、ノイズが発生したりするなどの問題が生じる。
この対策として、特許文献１に開示されている予め設定されたプログラムに基づいて動作または非動作を選択可能なトランジスタを具備した出力回路を上記半導体集積回路装置の電源回路に適用し、電源回路の電流供給能力を変更可能にすることが考えられる。
【特許文献１】特開２００２−３０００２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１の構成は、プログラムに基づいてソフトウエア的に回路動作を切り替え設定するため、デバッグや誤動作への対応などが必要になってしまう。また、不具合が発生した場合には、その確認が困難であるという問題もある。
【０００５】
本発明は上記事情に鑑みてなされたものであり、その目的は、半導体チップに設けられた電源回路の電流供給能力をソフトウエアを用いることなく変更可能な半導体集積回路装置を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１記載の手段によれば、第１の半導体チップは、外部電源入力端子と複数の内部電源出力端子との間の各電流経路に介在して設けられる複数の出力回路を備えて構成する。また、複数の内部電源出力端子のうち少なくともいずれか１つと、第２の半導体チップの内部電源入力端子との間をボンディングワイヤを介して選択的に接続可能に構成する。このような構成により、パッケージ外部に接続される外部回路の動作を制御する内部回路に供給する内部電源の電流供給能力をボンディングワイヤの接続を変更するだけで変更できる。従って、内部電源の電流供給能力と、その供給先である内部回路において消費される電流（消費電流）との合わせ込みを容易に行うことが可能となる。
【０００７】
請求項２記載の手段のように、第２の半導体チップが内部電源入力端子および内部回路を複数備えている場合であっても、ボンディングワイヤの接続を変更するだけで、内部電源の電流供給能力と複数の内部回路の各消費電流との合わせ込みを容易に行うことが可能となる。
【０００８】
請求項３記載の手段によれば、複数の内部電源出力端子のうち少なくとも２つと、内部電源入力端子との間をボンディングワイヤを介して選択的に接続可能に構成するので、内部電源の電流供給能力の変更パターンを増やすことが可能となる。電流供給能力の変更パターンが増えれば、その分だけ、電流供給能力と消費電流との合わせ込みの精度を高めることができる。
【０００９】
請求項４記載の手段によれば、同一サイズのトランジスタを用いて各出力回路を構成し、そのトランジスタの並列接続数によって電流供給能力を変更するように構成した。これにより、第１の半導体チップの構成を簡単化することができる。
【発明を実施するための最良の形態】
【００１０】
（第１の実施形態）
以下、本発明の第１の実施形態について図１〜図３を参照しながら説明する。
図１は、パッケージ内部に２つの半導体チップが搭載されたマルチチップパッケージの半導体集積回路装置の構成のうち、本発明に関係する部分を示すブロック図である。この半導体集積回路装置は、例えば車両用のＥＣＵ基板に搭載される。図１に示すように、半導体集積回路装置１は、パッケージ２内部に設けられた電源チップ３（第１の半導体チップに相当）、マイコンチップ４（第２の半導体チップに相当）および先端部がパッケージ外部に露出する外部端子５、６を備えている。外部端子５には、パッケージ２外部の図示しない電源（例えばバッテリ）から直流の外部電源が供給される。この外部電源の電圧は、例えば＋１２Ｖとなっている。電源チップ３は、外部端子５に供給される外部電源からマイコンチップ４に出力するための直流の内部電源を生成する。
【００１１】
電源チップ３は、外部端子５に接続される外部電源入力端子７、電源回路８〜１０、内部電源出力端子１１〜１３を備えている。電源回路８〜１０は、外部電源入力端子７を介して入力される外部電源から所定の出力電圧の内部電源を生成する。電源回路８〜１０の出力端子は、それぞれ内部電源出力端子１１〜１３に接続されている。電源回路８〜１０は、それぞれ異なる電流供給能力を有している。具体的には、電源回路８〜１０の電流供給能力をそれぞれＡ〜Ｃで示すと、その大小関係は下記（１）式のようになる。
Ａ＜Ｂ＜Ｃ            …（１）
【００１２】
マイコンチップ４は、ＣＰＵ、ＲＯＭ、ＲＡＭ、Ｉ／Ｏなどを備えたマイクロコンピュータとしての機能を実現する内部回路１４と、電源チップ３から出力される内部電源を内部回路１４に入力するための内部電源入力端子１５と、制御信号を出力するための制御端子１６とを備えている。内部電源入力端子１５と、電源チップ３の内部電源出力端子１１〜１３のうちいずれか１つとの間は、ボンディングワイヤ１７を介して接続される。このような構成により、内部回路１４は、電源回路８〜１０から出力される内部電源の供給を受けて動作する。制御端子１６は外部端子６に接続されている。内部回路１４は、制御端子１６を介してパッケージ２外部のＥＣＵ基板上に配置された図示しない被制御回路（外部回路に相当）に対し制御信号を出力することで、その動作を制御する。
【００１３】
図２は、電源チップ３の電気的構成を示している。図２に示すとおり、電源チップ３に設けられた電源回路８〜１０は、シリーズレギュレータ形式の電源回路である。電源回路８は、Ｐチャネル型のＭＯＳトランジスタＱ１、Ｑ２、電圧検出回路２１、オペアンプ２２および電圧源２３から構成されている。トランジスタＱ１、Ｑ２（出力回路に相当）は、外部電源入力端子７と内部電源出力端子１１との間の電流経路に互いに並列に設けられている。電圧検出回路２１は、内部電源出力端子１１の出力電圧に応じた検出電圧をオペアンプ２２の反転入力端子に出力する。電圧源２３は、出力電圧の目標値に相当する基準電圧をオペアンプ２２の非反転入力端子に出力する。オペアンプ２２は、検出電圧および基準電圧に基づいてトランジスタＱ１、Ｑ２を駆動し、内部電源出力端子１１の出力電圧が目標値となるように制御する。
【００１４】
電源回路９は、Ｐチャネル型のＭＯＳトランジスタＱ３〜Ｑ５（出力回路に相当）、電圧検出回路２４、オペアンプ２５および電圧源２６から構成されており、電源回路１０は、Ｐチャネル型のＭＯＳトランジスタＱ６〜Ｑ９（出力回路に相当）、電圧検出回路２７、オペアンプ２８および電圧源２９から構成されている。電圧回路９および１０は、外部電源入力端子７と内部電源出力端子１２および１３との間に接続されるトランジスタの並列接続数が異なる点を除いて、電源回路８と同様に構成されている。電源回路８〜１０は、内部電源出力端子１１〜１３における出力電圧を同一の目標値（例えば＋５Ｖ）に制御する構成となっている。従って、電圧源２３、２６、２９は、いずれか１つだけ備える構成としてもよい。その場合、その基準電圧を３つの電源回路８〜１０に供給すればよい。
【００１５】
トランジスタＱ１〜Ｑ９は、同一のサイズであり、オン抵抗などの特性も同一となっている。このため、電源回路８〜１０の出力段におけるオン抵抗は、トランジスタの並列接続数が多いほど小さくなる。従って、電源回路８〜１０は、トランジスタの並列接続数が多いほど電流供給能力が大きくなる。具体的には、電源回路９の電流供給能力を「１」とした場合、電源回路８の電流供給能力は「０．６７」となり、電源回路１０の電流供給能力は「１．３３」となる。
【００１６】
次に、本実施形態の作用および効果について図３も参照して説明する。
電源チップ３の電源回路８〜１０の電流供給能力と、その供給先であるマイコンチップ４の内部回路１４において消費される電流（消費電流）とは同じであることが望ましい。例えば、これらの関係として電流供給能力が消費電流よりも小さい場合には、内部回路１４の動作に次のような問題が生じる。すなわち、ＣＰＵの処理速度が低下したり、出力する制御信号などのターンオンまたはターンオフ時間が長くなったり、電源立ち上げ時における内部回路１４の起動が遅くなるなどの問題が発生する。
【００１７】
他方、電流供給能力が消費電流よりも大きい場合には、次のような問題が生じる。すなわち、外部電源入力端子７を介して入力される外部電源にパルス状の高周波ノイズが重畳した場合にあっては内部電源出力端子１１〜１３から出力する内部電源にも同様の高周波ノイズが重畳したり、電源立ち上げ時における内部電源のオーバーシュートなどの問題が発生する。
【００１８】
また、半導体集積回路装置１が搭載されるＥＣＵ基板は、同一の機能を実現するものであっても、搭載するためのスペースが異なる場合には基板形状が変更される。基板形状が変更されると、半導体集積回路装置１の基板上の配置や、制御端子１６と被制御回路との間の配線状況も変更されるため、マイコンチップ４における電流の消費状況も変化する。従って、電源チップ３の電流供給能力が一定である場合には、マイコンチップ４における消費電流の違いに起因する上記問題が生じる可能性がある。
【００１９】
上記問題のうち、特にノイズについては、解析などによる机上での検討が難しく、従来では、全ての部品を搭載したＥＣＵ基板を用いてノイズ測定を実施した後、そのレベルに応じて例えば外付けのコンデンサや抵抗を追加したり、半導体集積回路装置の回路構成、特に電源チップの回路構成を変更することによりノイズ低減を図っていた。しかし、この方法では、ＥＣＵ基板全体としての製造コストが高くなるという問題があった。
【００２０】
本実施形態では、マイコンチップ４の内部回路１４に供給する内部電源の電流供給能力を以下のように、ハードウエア構成によって変更可能とし、マイコンチップ４の消費電流との合わせ込みを可能としている。すなわち、それぞれ異なる電流供給能力に設定された電源回路８〜１０の出力端子に接続される内部電源出力端子１１〜１３と、マイコンチップ４の内部電源入力端子１５との間は、ボンディングワイヤ１７を介して選択的に接続可能に構成されている。
【００２１】
これにより、ボンディングワイヤ１７の一端子を内部電源入力端子１５に接続するとともに、その他端子の接続先を変更することでマイコンチップ４に供給される内部電源の電流供給能力が変更可能となる。従って、ボンディングワイヤ１７の他端子を内部電源出力端子１１に接続すれば、出力される内部電源の電流供給能力は電源回路８の値となり、内部電源出力端子１２に接続すれば電源回路９の値となり、内部電源出力端子１３に接続すれば電源回路１０の値となる。
【００２２】
このような構成によれば、例えば、ボンディングワイヤ１７の他端子の接続先をそれぞれ異ならせることにより内部電源の電流供給能力が互いに異なる３種類の半導体集積回路装置１を準備し、各半導体集積回路装置１を同じ形状の３つのＥＣＵ基板にそれぞれ実装する。その後、各ＥＣＵ基板の動作状態およびノイズ評価を実施する。そして、その結果に基づいて最も動作状態が良好となり且つノイズレベルが小さくなった半導体集積回路装置１の電流供給能力を確認する。
【００２３】
その後は、上記と同種類のＥＣＵ基板に搭載する全ての半導体集積回路装置１について、最適な電流供給能力となるようにボンディングワイヤ１７の接続を行う。このように、内部電源出力端子１１〜１３と内部電源入力端子１５との間を、ボンディングワイヤ１７を介して選択的に接続可能に構成したことにより、マイコンチップ４の動作状態を良好にしつつ、ノイズレベルを低減することが可能となる。
【００２４】
半導体集積回路装置１は、１本のボンディングワイヤ１７を介した内部電源の供給に加えて、さらに複数のボンディングワイヤを介して内部電源の供給を行うことが可能である。図３（ａ）〜（ｄ）は、複数のボンディングワイヤを使用した場合の半導体集積回路装置１の構成を示す図１相当図である。なお、図３においては、電源回路８〜１０および内部回路１４の図示を省略している。図３（ａ）に示すように、３本のボンディングワイヤ３１〜３３の各一端子を内部電源入力端子１５に接続するとともに、各他端子を内部電源出力端子１１〜１３にそれぞれ接続する。このようにすれば、内部電源の電流供給能力は、電源回路８〜１０の各電流供給能力を足した値に相当する。
【００２５】
図３（ｂ）に示すように、２本のボンディングワイヤ３４、３５の各一端子を内部電源入力端子１５に接続するとともに、各他端子を内部電源出力端子１１、１３にそれぞれ接続する。このようにすれば、内部電源の電流供給能力は、電源回路８、１０の各電流供給能力を足した値に相当する。図３（ｃ）に示すように、２本のボンディングワイヤ３６、３７の各一端子を内部電源入力端子１５に接続するとともに、各他端子を内部電源出力端子１２、１３にそれぞれ接続する。このようにすれば、内部電源の電流供給能力は、電源回路９、１０の各電流供給能力を足した値に相当する。図３（ｄ）に示すように、２本のボンディングワイヤ３８、３９の各一端子を内部電源入力端子１５に接続するとともに、各他端子を内部電源出力端子１１、１２にそれぞれ接続する。このようにすれば、内部電源の電流供給能力は、電源回路８、９の各電流供給能力を足した値に相当する。
【００２６】
このように、内部電源出力端子１１〜１３と内部電源入力端子１５との間を接続するボンディングワイヤの本数および接続パターンを変更することにより、内部電源の電流供給能力の変更パターンを増やすことができる。電流供給能力の変更パターンが増えれば、その分だけ、電源チップ３の電流供給能力と、マイコンチップ４の消費電流との合わせ込みの精度を高めることができる。これにより、マイコンチップ４の動作状態を一層良好にしつつ、ノイズレベルをさらに低減することが可能となる。
【００２７】
また、同一のサイズのトランジスタＱ１〜Ｑ９を用いて電源回路８〜１０を構成した。これにより、電源チップ３の構成を簡単化しつつ、トランジスタの並列接続数を変更するだけで各電源回路８〜１０の電流供給能力を任意の値に変更することができる。なお、各電源回路８〜１０のトランジスタは、同一のサイズでなくてもよく、電源回路８〜１０において必要とする電流供給能力が実現可能であれば、異なるサイズのものを使用してもよい。
【００２８】
（第２の実施形態）
以下、第１の実施形態に対して第２の半導体チップの構成を変更した本発明の第２の実施形態について図４を参照しながら説明する。
図４は、第１の実施形態における図１相当図であり、第１の実施形態と同一部分には同一符号を付して説明を省略する。半導体集積回路装置４１は、第１の実施形態の半導体集積回路装置１に対し、マイコンチップ４に替えてマイコンチップ４２を備えている点と、外部端子６に替えて外部端子４３、４４を備えている点とが異なる。
【００２９】
マイコンチップ４２（第２の半導体チップに相当）は、内部電源入力端子４５、４６、アナログ回路４７（内部回路に相当）、デジタル回路４８（内部回路に相当）および制御端子４９、５０を備えている。内部電源入力端子４５、４６は、電源チップ３から出力される内部電源をアナログ回路４７およびデジタル回路４８にそれぞれ入力するためのものである。制御端子４９、５０は、アナログ回路４７およびデジタル回路４８からの制御信号をそれぞれ出力するためのものである。
【００３０】
内部電源入力端子４５と、電源チップ３の内部電源出力端子１１〜１３のうち少なくともいずれか１つとの間は、ボンディングワイヤ５１を介して選択的に接続される。内部電源入力端子４６と、電源チップ３の内部電源出力端子１１〜１３のうち少なくともいずれか１つとの間は、ボンディングワイヤ５２を介して選択的に接続される。
【００３１】
このような構成により、アナログ回路４７およびデジタル回路４８は、電源回路８〜１０から出力される内部電源の供給を受けて動作する。制御端子４９、５０は外部端子４３、４４にそれぞれ接続されている。アナログ回路４７およびデジタル回路４８は、制御端子４９、５０を介してパッケージ２外部のＥＣＵ基板上に配置された図示しない被制御回路（外部回路に相当）に対しそれぞれ制御信号を出力することで、その動作を制御する。
【００３２】
上記構成のように、マイコンチップ４２が、電源供給経路を分離すべき複数の内部回路を備えている場合であっても、ボンディングワイヤ５１、５２の接続を変更することにより、各回路に供給する内部電源の電流供給能力を変更することができる。従って、本実施形態の構成においても、第１の実施形態と同様の作用および効果が得られる。
【００３３】
（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
電源チップ３に設ける電源回路（出力回路）の数は、３つに限らずともよく、例えば２つであってもよいし、４つ以上であってもよい。電源回路８〜１０は、同じ電流供給能力であってもよい。その場合には、図３に示したように、ボンディングワイヤの本数および接続パターンを変更することで内部電源の電流供給能力の変更を行えばよい。
第２の半導体チップは、マイコンチップに限らずともよく、電源チップ３から内部電源の供給を受けて動作し、パッケージ２外部に設けられた外部回路の動作を制御する構成であればよい。半導体集積回路装置は、パッケージ２内部に半導体チップが３つ以上搭載されていてもよい。
【図面の簡単な説明】
【００３４】
【図１】本発明の第１の実施形態を示す半導体集積回路装置の概略構成図
【図２】電源チップの電気的構成を示す図
【図３】ボンディングワイヤの接続パターンを示す図１相当図
【図４】本発明の第２の実施形態を示す図１相当図
【符号の説明】
【００３５】
図面中、１、４１は半導体集積回路装置、２はパッケージ、３は電源チップ（第１の半導体チップ）、４、４２はマイコンチップ（第２の半導体チップ）、７は外部電源入力端子、１１〜１３は内部電源出力端子、１４は内部回路、１５、４５、４６は内部電源入力端子、１７、３１〜３９、５１、５２はボンディングワイヤ、４７はアナログ回路（内部回路）、４８はデジタル回路（内部回路）、Ｑ１〜Ｑ９はトランジスタ（出力回路）を示す。
【図１】
2009302303.tif 000003
【図２】
2009302303.tif 000004
【図３】
2009302303.tif 000005
【図４】
2009302303.tif 000006