(57)【要約】【課題】  半導体チップと電気的に接続されたパッドと、パッドと回路配線とを電気的に接続するための接続部材との接続不良を検出することのできる接続不良検出回路を実現する。【解決手段】  チップ本体２ａの両側に配置された各パッドＰ１〜Ｐ６の近傍にダイオードＤ１〜Ｄ８を配置する。各ダイオードのアノードはコンパレータ５に接続されている。例えば、ボンディングワイヤＷ１が外れていると、パッドＰ１の温度が低下し、ダイオードＤ１，Ｄ２の温度も低下するため、ダイオードＤ１，Ｄ２の各アノードの電圧が上昇する。その電圧が、しきい値電圧Ｖｔ１を超えると、コンパレータ５の出力電圧Ｖｏがハイレベルからローレベルに変化するため、何れかのボンディングワイヤが外れていることを検出することができる。【選択図】  図１
2009302183.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップを構成する半導体素子と電気的に接続されたパッドと、前記パッドと回路配線とを電気的に接続するための接続部材との接続不良を検出するための接続不良検出回路であって、
前記パッドの熱が伝熱する部位に配置されており、前記パッドの温度低下に伴って出力電圧を上昇させる温度検出素子と、
前記接続部材が接続不良になっているときの前記温度検出素子の出力電圧が第１のしきい値電圧に設定されており、前記温度検出素子からの電圧が前記第１のしきい値電圧を超えたことを検出する検出回路と、
を備えたことを特徴とする接続不良検出回路。
【請求項２】
前記検出回路には、前記半導体チップが過熱状態になっているときの前記温度検出素子の出力電圧が第２のしきい値電圧に設定されており、
前記検出回路は、前記温度検出素子からの電圧が前記第２のしきい値電圧を下回ったことを検出する機能をさらに備えることを特徴とする請求項１に記載の接続不良検出回路。
【請求項３】
前記検出回路は、前記第１のしきい値電圧または前記第２のしきい値電圧に切替える切替回路を備えることを特徴とする請求項２に記載の接続不良検出回路。
【請求項４】
前記パッドが複数配置されており、前記温度検出素子が各パッドに対応して複数配置されており、
前記検出回路は、特定の温度検出素子からの電圧が前記第１のしきい値電圧を超えたことを検出することを特徴とする請求項１ないし請求項３のいずれか１つに記載の接続不良検出回路。
【請求項５】
前記回路配線１本に付き前記接続部材が複数接続されてなることを特徴とする請求項１ないし請求項４のいずれか１つに記載の接続不良検出回路。
【請求項６】
前記温度検出素子は、前記パッドの裏面に配置されてなることを特徴とする請求項１ないし請求項５のいずれか１つに記載の接続不良検出回路。
【請求項７】
前記パッドは、前記半導体チップの上に配置されてなることを特徴とする請求項１ないし請求項６のいずれか１つに記載の接続不良検出回路。
【請求項８】
前記接続部材は、ボンディングワイヤであることを特徴とする請求項１ないし請求項７のいずれか１つに記載の接続不良検出回路。
【請求項９】
前記半導体チップは、パワーＭＯＳＦＥＴであることを特徴とする請求項１ないし請求項８のいずれか１つに記載の接続不良検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体チップと電気的に接続されたパッドと、前記パッドと回路配線とを電気的に接続するための接続部材との接続不良を検出するための接続不良検出回路に関する。
【背景技術】
【０００２】
従来、半導体チップの内部に感熱素子としてのダイオードを形成し、素子温度上昇時のダイオードの電圧降下を利用して半導体チップをオフすることにより、半導体チップの破壊を防止する技術が知られている（例えば、特許文献１）。
【０００３】
【特許文献１】特開平１０−１１６９８７号公報（第８〜１０段落、図２，３）。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、前述した従来の技術では、半導体チップと電気的に接続されたパッドと、パッドと回路配線とを電気的に接続するための接続部材（たとえば、ボンディングワイヤ）との接続不良を検出することができないという問題がある。ここで、接続不良とは、接続部材が断線した状態と、接続部材とパッドまたは回路配線との接続部分の接続状態が不完全で常時接続状態が維持されていないような状態とを含む意味である。また、接続不良の原因には、接続部材によってパッドおよび回路配線間を接続するときの接続ミスと、接続が不完全であったために後に発生した接続不良とを含む。
【０００５】
特に、パワーＭＯＳＦＥＴのような大電流を扱うような半導体チップでは、回路配線１つに付き複数本のボンディングワイヤを接続するが、そのうち１本が接続不良であっても、動作としては問題ないため、製造後の検査工程において接続不良を検出することができない。このため、接続不良のボンディングワイヤが、半導体チップに与えられた振動などにより、隣接するリード（ピン）とショートしたり、１本が接続不良であるために大電流の発生時にボンディングワイヤが溶断するなど、半導体チップの信頼性が低下するおそれがある。
【０００６】
そこでこの発明は、上述の諸問題を解決するためになされたものであり、半導体チップと電気的に接続されたパッドと、パッドと回路配線とを電気的に接続するための接続部材との接続不良を検出することのできる接続不良検出回路を実現することを目的とする。
【課題を解決するための手段】
【０００７】
この発明は、上記目的を達成するため、請求項１に記載の発明では、半導体チップ（２）を構成する半導体素子と電気的に接続されたパッド（Ｐ１〜Ｐ８）と、前記パッドと回路配線（３，４）とを電気的に接続するための接続部材（Ｗ１〜Ｗ３）との接続不良を検出するための接続不良検出回路（１）であって、前記パッドの熱が伝熱する部位に配置されており、前記パッドの温度低下に伴って出力電圧を上昇させる温度検出素子（Ｄ１〜Ｄ８）と、前記接続部材が接続不良になっているときの前記温度検出素子の出力電圧が第１のしきい値電圧（Ｖｔ１）に設定されており、前記温度検出素子からの電圧が前記第１のしきい値電圧を超えたことを検出する検出回路（１０）と、を備えたという技術的手段を用いる。
【０００８】
パッド（Ｐ１〜Ｐ８）と、接続部材（Ｗ１〜Ｗ３）との接続不良が発生すると、そのパッドに電流が流れないため、パッドの温度が低下し、そのパッドの熱が伝熱する部位に配置された温度検出素子（Ｄ１〜Ｄ８）の電圧が上昇する。
【０００９】
そこで、接続部材（Ｗ１〜Ｗ３）が接続不良になっているときの温度検出素子（Ｄ１〜Ｄ８）の出力電圧を検出回路（１０）において第１のしきい値電圧（Ｖｔ１）に設定し、温度検出素子からの電圧が第１のしきい値電圧を超えたことを検出することにより、接続部材の接続不良を検出することができる。
【００１０】
請求項２に記載の発明では、請求項１に記載の接続不良検出回路（１）において、前記検出回路（１０）には、前記半導体チップ（２）が過熱状態になっているときの前記温度検出素子（Ｄ１〜Ｄ８）の出力電圧が第２のしきい値電圧（Ｖｔ２）に設定されており、前記検出回路（１０）は、前記温度検出素子からの電圧が前記第２のしきい値電圧を下回ったことを検出する機能をさらに備えるという技術的手段を用いる。
【００１１】
半導体チップ（２）が過熱状態になると、温度検出素子（Ｄ１〜Ｄ８）の電圧が低下する。
そこで、半導体チップ（２）が過熱状態になっているときの温度検出素子（Ｄ１〜Ｄ８）の出力電圧を第２のしきい値電圧（Ｖｔ２）に設定し、温度検出素子からの電圧が第２のしきい値電圧を下回ったことを検出することにより、半導体チップの過熱状態をも検出することができる。
【００１２】
請求項３に記載の発明では、請求項２に記載の接続不良検出回路（１）において、前記検出回路（１０）は、前記第１のしきい値電圧（Ｖｔ１）または前記第２のしきい値電圧（Ｖｔ２）に切替える切替回路（ＳＷ）を備えるという技術的手段を用いる。
【００１３】
検出回路（１０）は、第１のしきい値電圧（Ｖｔ１）または第２のしきい値電圧（Ｖｔ２）に切替える切替回路（ＳＷ）を備えるため、その切替回路を動作させることにより、接続部材（Ｗ１〜Ｗ３）の接続不良および半導体チップ（２）の過熱状態を検出することができる。
【００１４】
請求項４に記載の発明では、請求項１ないし請求項３のいずれか１つに記載の接続不良検出回路（１）において、前記パッド（Ｐ１〜Ｐ８）が複数配置されており、前記温度検出素子（Ｄ１〜Ｄ８）が各パッドに対応して複数配置されており、前記検出回路（１０）は、特定の温度検出素子からの電圧が前記第１のしきい値電圧（Ｖｔ１）を超えたことを検出するという技術的手段を用いる。
【００１５】
パッド（Ｐ１〜Ｐ８）が複数配置されており、温度検出素子（Ｄ１〜Ｄ８）が各パッドに対応して複数配置されている構成において、検出回路（１０）は、特定の温度検出素子からの電圧が第１のしきい値電圧（Ｖｔ１）を超えたことを検出するため、上記特定の温度検出素子に熱を伝熱させたパッドに接続された接続部材（Ｗ１〜Ｗ３）の接続不良を検出することができる。
【００１６】
たとえば、複数のパッドを備え、各パッドに対応して配置されたリードとパッドとをワイヤボンディングによって接続するＩＣチップにおいて、何れかのボンディングワイヤに発生した接続不良を検出することができる。
【００１７】
請求項５に記載の発明では、請求項１ないし請求項４のいずれか１つに記載の接続不良検出回路（１）において、前記回路配線（３，４）１本に付き前記接続部材（Ｗ１〜Ｗ３）が複数接続されてなるという技術的手段を用いる。
【００１８】
回路配線（３，４）１本に付き接続部材（Ｗ１〜Ｗ３）が複数接続されてなる構造では、複数のうち、一部の接続部材が接続不良になった場合であっても、その接続部材が接続されていたパッドの温度が低下し、それが温度検出素子の電圧上昇となって検出されるため、上記一部の接続部材の接続不良を検出することができる。
【００１９】
特に、半導体チップの検査工程では、複数の接続部材の一部に接続不良が起きている場合は、動作としては問題ないため、接続不良を検出することができないが、請求項５に記載の発明によれば、その接続不良を検出することができる。
【００２０】
請求項６に記載の発明では、請求項１ないし請求項５のいずれか１つに記載の接続不良検出回路（１）において、前記温度検出素子（Ｄ１〜Ｄ８）は、前記パッド（Ｐ１〜Ｐ８）の裏面に配置されてなるという技術的手段を用いる。
【００２１】
温度検出素子（Ｄ１〜Ｄ８）は、パッド（Ｐ１〜Ｐ８）の裏面に配置されてなるため、温度検出素子を配置するためのスペースをパッドの横方向に確保する必要がないので、パッドの配置間隔を狭くすることができる。
【００２２】
請求項７に記載の発明では、請求項１ないし請求項６のいずれか１つに記載の接続不良検出回路（１）において、前記パッド（Ｐ１〜Ｐ８）は、前記半導体チップ（２）の上に配置されてなるという技術的手段を用いる。
【００２３】
パッド（Ｐ１〜Ｐ８）は、半導体チップ（２）の上に配置されてなるため、半導体チップが過熱状態になったときに半導体チップから発生した熱がパッドに短時間で伝熱するため、温度検出素子の電圧低下の応答速度が速くなるので、半導体チップが過熱状態になってからそれを検出するまでに要する時間を短縮することができる。
【００２４】
請求項８に記載の発明では、請求項１ないし請求項７のいずれか１つに記載の接続不良検出回路（１）において、前記接続部材（Ｗ１〜Ｗ３）は、ボンディングワイヤであるという技術的手段を用いる。
【００２５】
パッドと回路配線とをワイヤボンディングによって接続するときに接続ミスが発生した場合であっても、請求項１ないし請求項７のいずれか１つに記載の技術的手段を用いれば、接続不良が起きたボンディングワイヤを検出することができる。
【００２６】
請求項９に記載の発明では、請求項１ないし請求項８のいずれか１つに記載の接続不良検出回路（１）において、前記半導体チップ（２）は、パワーＭＯＳＦＥＴであるという技術的手段を用いる。
【００２７】
パワーＭＯＳＦＥＴでは、大電流を扱うため、回路配線１つに付き複数のボンディングワイヤを接続する。このため、複数のボンディングワイヤのうち、一部が接続不良になっている場合でも、動作としては問題ないため、検査工程で接続不良を検出することができない。
しかし、請求項１ないし請求項８のいずれか１つに記載の技術的手段を用いれば、上記の接続不良を検出することができる。
【００２８】
なお、上記各括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００２９】
＜第１実施形態＞
この発明に係る第１実施形態について図を参照して説明する。以下の各実施形態では、この発明に係る接続不良検出回路として、横型ＭＯＳトランジスタ素子（ＬＤＭＯＳ：Lateral Double Diffused MOS）におけるパッドとリードとの接続不良を検出するための接続不良検出回路を例に挙げて説明する。
【００３０】
（ＬＤＭＯＳの構造）
図１は、ＬＤＭＯＳのパッドとリードとの接続状態を示す説明図である。ＬＤＭＯＳ２は、チップ本体２ａと、パッドＰ１〜Ｐ６とを有する。パッドＰ１〜Ｐ３は、チップ本体２ａの外側であってチップ本体２ａの一側縁に沿った領域に、パッドＰ４〜Ｐ６は、一側縁の反対側の他側縁に沿った領域に、それぞれ所定間隔で配置されている。チップ本体２ａは、ＬＤＭＯＳとして機能する複数のセルから構成されている。各セルのドレインは、パッドＰ１〜Ｐ３に、各セルのソースは、パッドＰ４〜Ｐ６にそれぞれ接続されている。
【００３１】
ＬＤＭＯＳ２の外側であってパッドＰ１〜Ｐ３の側方には、ＩＣリード（ピン）３が、パッドＰ４〜Ｐ６の側方には、ＩＣリード４がそれぞれ配置されている。パッドＰ１〜Ｐ３およびＩＣリード３は、それぞれボンディングワイヤＷ１〜Ｗ３によって、パッドＰ４〜Ｐ６およびＩＣリード４は、それぞれボンディングワイヤＷ４〜Ｗ６によってそれぞれ接続されている。
【００３２】
つまり、ＬＤＭＯＳ２は、大電流を扱うため、チップ本体２ａのドレインは、３本のボンディングワイヤによってＩＣリード３と、ソースは、３本のボンディングワイヤによってＩＣリード４とそれぞれ接続されている。
たとえば、ＬＤＭＯＳ２に３Ａの電流が流れる場合は、ボンディングワイヤ１本当り１Ａの電流が流れる。
【００３３】
チップ本体２ａの外側であって各パッドＰ１〜Ｐ６の近傍には、温度検出素子としてのダイオードＤ１〜Ｄ８が配置されている。各ダイオードは、それに隣接するパッドに発生した熱が伝熱し易い位置に配置されている。この実施形態では、各パッドがダイオードによって挟まれた形態になっている。たとえば、パッドＰ１に発生した熱は、その両側に配置されたダイオードＤ１，Ｄ２に伝熱する。
【００３４】
各ダイオードＤ１〜Ｄ８は、ＬＤＭＯＳ２の製造工程においてＬＤＭＯＳ２と同じ半導体基板（たとえば、Ｓｉ基板）上に形成される。各ダイオードは、ＰＮ接合構造であるため、たとえば、ＬＤＭＯＳ２の製造工程においてＮ型層の表層部にＰ型層を形成してセルのソースを形成するときに、セルの外縁にＰ型層を形成することにより、セルと同時にダイオードを形成することができる。
【００３５】
（接続不良検出回路）
図２は、図１に示すＬＤＭＯＳ２の接続不良を検出するための接続不良検出回路の回路図である。接続不良検出回路１は、コンパレータ（比較回路）５と、このコンパレータ５のしきい値電圧Ｖｔ１を決定するための抵抗Ｒ１，Ｒ２と、ダイオードＤ１〜Ｄ８にそれぞれ電流を流すための定電流源６を備える。抵抗Ｒ１，Ｒ２には、電圧源Ｖｂｇが接続されており、並列接続されたダイオードＤ１〜Ｄ８の各アノードには定電流源６がそれぞれ接続されており、カソードはそれぞれ接地されている。
【００３６】
ダイオードＤ１〜Ｄ８の各アノードと、直列接続された抵抗Ｒ１，Ｒ２の中点とが、コンパレータ５に接続されている。ボンディングワイヤＷ１〜Ｗ６のいずれにも接続不良が発生していない通常の状態では、各ダイオードＤ１〜Ｄ８のアノード電圧Ｖが、抵抗Ｒ１，Ｒ２により発生するしきい値電圧Ｖｔ１よりも低い状態となり、コンパレータ５の出力電圧Ｖｏがハイレベル（Ｈ）を維持する。
【００３７】
コンパレータ５は、何れかのダイオードのアノード電圧Ｖがしきい値電圧Ｖｔ１を超えたときに出力電圧Ｖｏをハイレベルからローレベル（Ｌ）に変化させる。
ボンディングワイヤＷ１〜Ｗ６の何れか１本に接続不良が発生すると、そのボンディングワイヤが接続されていたパッドに流れる電流が減少するため、そのパッドの温度が低下する。すると、そのパッドの両側に配置されている各ダイオードの温度が低下し、その各ダイオードのアノード電圧Ｖがしきい値電圧Ｖｔ１を超えるため、コンパレータ５の出力電圧Ｖｏがハイレベルからローレベル（Ｌ）に変化する。
【００３８】
これにより、ボンディングワイヤＷ１〜Ｗ６の何れか１本に接続不良が発生したことを検出することができる。なお、しきい値電圧Ｖｔ１は、何れか１本のボンディングワイヤを外した状態にし、そのボンディングワイヤが接続されるべきパッドの隣に配置されたダイオードのアノード電圧Ｖを測定して決定する。また、そのしきい値電圧Ｖｔ１に基づいて抵抗Ｒ１，Ｒ２の抵抗値を決定する。
【００３９】
たとえば、ワイヤボンディングミスにより、ボンディングワイヤＷ１がパッドＰ１に接続されなかったとすると、パッドＰ１の温度が低下するため、パッドＰ１の両側に配置されているダイオードＤ１，Ｄ２の温度が低下する。そして、ダイオードＤ１，Ｄ２の各アノード電圧Ｖがしきい値電圧Ｖｔ１を超え、コンパレータ５の出力電圧Ｖｏがハイレベルからローレベルに変化するため、ボンディングワイヤＷ１の断線を検出することができる。
【００４０】
図３は、接続不良検出回路による検出結果を示す説明図である。図３に示す例では、ダイオードＤ１，Ｄ２のアノード電圧Ｖが、しきい値電圧Ｖｔ１を超えており、ボンディングワイヤＷ１が接続不良であることを知ることができる。たとえば、温度上昇したダイオードＤ１，Ｄ２の温度は６０℃であり、温度上昇していない他のダイオードＤ３〜Ｄ８の温度は４０℃であり、両者には２０℃の温度差がある。また、ダイオードの温度・電圧特性が、１℃／２ｍＶであり、温度上昇していないダイオードＤ３〜Ｄ８のアノード電圧Ｖが４８０ｍＶであるとすると、温度上昇したダイオードＤ１，Ｄ２のアノード電圧は５２０ｍＶとなる。
【００４１】
したがって、しきい値電圧Ｖｔ１を５００ｍＶに設定すれば、何れかのダイオードからコンパレータ５に印加された電圧が５００ｍＶを超えたときに、コンパレータ５の出力電圧Ｖｏがハイレベルからローレベルに変化するため、何れかのボンディングワイヤが接続不良であることを検出することができる。
【００４２】
また、ボンディングワイヤが２本以上接続不良となった場合も、コンパレータ５の出力電圧Ｖｏが、しきい値電圧Ｖｔ１を超えるため、何れかのボンディングワイヤが接続不良であることを検出することができる。なお、電圧源Ｖｂｇの電圧を調整することにより、しきい値電圧Ｖｔ１を調整することができる。
【００４３】
＜第２実施形態＞
次に、この発明の第２実施形態について図を参照して説明する。この実施形態に係る接続不良検出回路は、ＬＤＭＯＳの過熱状態およびボンディングワイヤの断線状態の両方を検出できることを特徴とする。図４は、この実施形態に係る接続不良検出回路の回路図である。図５は、チップ本体の温度Ｔと、ダイオードのアノード電圧Ｖとの関係を示すグラフである。
【００４４】
図４に示すように、接続不良検出回路１は、抵抗Ｒ１に並列接続された抵抗Ｒ３と、スイッチＳＷとを備える。スイッチＳＷがオンすると、抵抗Ｒ１，Ｒ３が並列接続され、スイッチＳＷをオフにすると、抵抗Ｒ１，Ｒ３の並列接続状態が解除される。
つまり、スイッチＳＷをオンにすると、コンパレータ５のしきい値電圧は、ボンディングワイヤの接続不良を検出するためのしきい値電圧Ｖｔ１に設定され、スイッチＳＷをオフにすると、コンパレータ５のしきい値電圧は、ＬＤＭＯＳ２の過熱状態を検出するためのしきい値電圧Ｖｔ２に設定される。
【００４５】
ＬＤＭＯＳ２の温度が上昇すると、それに伴い、各ダイオードの温度が上昇し、各アノード電圧Ｖが低下する。そこで、ＬＤＭＯＳ２が過熱状態になったときの各ダイオードのアノード電圧Ｖをしきい値電圧Ｖｔ２として予め測定しておき、そのしきい値電圧Ｖｔ２に基づいて抵抗Ｒ１，Ｒ３の抵抗値を決定する。
図４に示す例において、抵抗Ｒ１，Ｒ２間に印加された電圧をＶｂｇ、抵抗Ｒ１〜Ｒ３の各抵抗値をそれぞれＲ１，Ｒ２，Ｒ３とすると、しきい値電圧Ｖｔ１およびＶｔ２は、次式（１），（２）により決定することができる。
【００４６】
Ｖｔ１＝Ｖｂｇ×Ｒ２／（Ｒ１×Ｒ３／（Ｒ１＋Ｒ３）＋Ｒ２）  ・・・（１）
Ｖｔ２＝Ｖｂｇ×Ｒ２／（Ｒ１＋Ｒ２）  ・・・（２）
【００４７】
図５に示すように、ＬＤＭＯＳ２の温度がＴ１（たとえば、１８０℃）になったときの各ダイオードのアノードの電圧をしきい値電圧Ｖｔ２（たとえば、４００ｍＶ）に設定する。そして、ＬＤＭＯＳ２の検査工程において、スイッチＳＷをオフにした状態でコンパレータ５の出力電圧Ｖｏが、しきい値電圧Ｖｔ２を下回れば、ＬＤＭＯＳ２が過熱状態にあり、ＬＤＭＯＳ２の内部に異常箇所が存在することが分かる。また、スイッチＳＷをオンした状態でコンパレータ５の出力電圧Ｖｏが、しきい値電圧Ｖｔ１を超えれば、何れかのボンディングワイヤが接続不良になっていることが分かる。
【００４８】
以上のように、第２実施形態の接続不良検出回路１を使用すれば、ＬＤＭＯＳ２の各パッドとリードとを接続するボンディングワイヤの何れかが接続不良であることを検出できるのみならず、ＬＤＭＯＳ２が過熱状態であることをも検出することができる。
【００４９】
＜他の実施形態＞
（１）図６〜図８は、ダイオードの配置形態の変更例を示す説明図である。図６（ａ）に示すように、パッド１つに付きダイオードを１個配置しても良い。また、ダイオードＤ１，Ｄ５を配置せず、パッド間に配置されたダイオードが、その両側にある２つのパッドの温度を検出するようにしても良い。これらの構成によれば、ダイオードの数を削減することができるため、接続不良検出回路１の製造コストを低減することができる。
【００５０】
（２）また、図６（ｂ）に示すように、各パッドの裏面にダイオードを配置しても良い。この構成によれば、ダイオードを配置するためのスペースをパッドの横方向に確保する必要がないので、パッドの配置間隔を狭くすることができる。
【００５１】
（３）図７（ａ）に示すように、パッドがチップ本体２ａの上に配置されている構造の場合は、ダイオードを各パッド毎に近傍に配置しても良い。また、図７（ｂ）に示すように、ダイオードを各パッドの裏面に配置しても良い。
【００５２】
（４）図８（ａ）に示すように、チップ本体２ａが平面視コ字状に形成されており、凹部２ｂの両側のチップ上にパッドが配置されている場合は、凹部２ｂ内の相対向するパッド間にダイオードを配置しても良い。また、図８（ｂ）に示すように、ダイオードを各パッドの裏面に配置しても良い。
【００５３】
（５）温度検出素子としては、温度によって出力電圧が変化する特性を有する素子であれば良く、ツェナーダイオードを用いることもできる。また、トランジスタを用いることもできる。
【００５４】
（６）前述の各実施形態では、この発明に係る接続不良検出回路として、ＬＤＭＯＳの各パッドとリードとの接続不良を検出するための接続不良検出回路を説明したが、この発明は、縦型ＭＯＳトランジスタ素子（ＶＤＭＯＳ：Vertical Diffused Metal Oxide Semiconductor）の各パッドとリードとの接続不良を検出するための接続不良検出回路にも適用することができる。また、ＤＭＯＳ以外のパワーＭＯＳＦＥＴ、または、ＩＧＢＴなどの半導体チップの各パッドとリードとの接続不良を検出するための接続不良検出回路にも適用することができる。
【００５５】
（７）また、前述の各実施形態では、この発明に係る接続不良検出回路として、ボンディングワイヤの接続不良を検出するための接続不良検出回路を説明したが、この発明は、フリップチップなどのベアチップ接続における接続不良を検出するための接続不良検出回路にも適用することができる。この場合もダイオードは、半導体チップの各パッドの近傍に配置することにより、半導体チップおよび回路配線間を接続する半田の接続不良を検出することができる。
【図面の簡単な説明】
【００５６】
【図１】ＬＤＭＯＳのパッドとリードとの接続状態を示す説明図である。
【図２】図１に示すＬＤＭＯＳ２の接続不良を検出するための接続不良検出回路の回路図である。
【図３】接続不良検出回路による検出結果を示す説明図である。
【図４】第２実施形態に係る接続不良検出回路の回路図である。
【図５】チップ本体の温度と、コンパレータの出力電圧との関係を示すグラフである。
【図６】ダイオードの配置形態の変更例を示す説明図である。
【図７】ダイオードの配置形態の変更例を示す説明図である。
【図８】ダイオードの配置形態の変更例を示す説明図である。
【符号の説明】
【００５７】
１・・接続不良検出回路、２・・ＬＤＭＯＳ、２ａ・・チップ本体、
３，４・・リード、５・・コンパレータ、Ｄ１〜Ｄ８・・ダイオード、
Ｐ１〜Ｐ８・・パッド、Ｗ１〜Ｗ６・・ボンディングワイヤ。
【図１】
2009302183.tif 000003
【図２】
2009302183.tif 000004
【図３】
2009302183.tif 000005
【図４】
2009302183.tif 000006
【図５】
2009302183.tif 000007
【図６】
2009302183.tif 000008
【図７】
2009302183.tif 000009
【図８】
2009302183.tif 000010