(57)【要約】【課題】複数の半導体素子で構成された半導体装置の生産時及び基板実装状態における不良発生に対して個々の半導体素子の諸特性を容易に検査することができ、良好な品質管理及び確実な不良解析を実現することが可能な半導体装置を提供することにある。【解決手段】半導体装置３０の単体状態においては複数の半導体素子が夫々電気的に独立した結線構造を呈しており、各半導体素子に個別に通電することにより諸特性を検査、解析することが可能となり、半導体装置３０が実装されてなる半導体装置モジュール５５の状態においては複数の半導体素子による並列回路からなる結線構造を呈しており、半導体装置実装用基板に設けられた一対のはんだ接合用電極パッド間４４ａ、４４ｂに電圧を印加することにより全ての半導体素子を駆動させることが可能となる。【選択図】図８
2009283776.tif 000002
【特許請求の範囲】
【請求項１】
基板上に載置された複数の半導体素子と、
前記基板上に形成され、前記複数の半導体素子の電極に電気的に接続された配線パターンと、を有し、
半導体装置実装用基板に実装されて、前記複数の半導体素子が並列接続される半導体装置モジュールを構成する半導体装置であって、
前記配線パターンは、前記複数の半導体素子の夫々の同電位印加側の電極に接続された、複数本の電気的に独立した個別配線からなる配線パターン群を有し、
前記配線パターン群は、前記半導体装置実装用基板との接合部となる接合領域を有し、前記半導体装置実装用基板への実装後に、前記接合領域において前記個別配線が電気的に接続されることを特徴とする半導体装置。
【請求項２】
前記半導体装置実装用基板への実装は、はんだを介しておこなわれることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記接合領域において、互いに隣り合う前記個別配線同士の間隔がはんだ接合時のはんだの拡がり幅よりも狭いことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記接合領域において、互いに隣り合う前記個別配線同士の間隔は０．１ｍｍ以下であることを特徴とする請求項２または３のいずれか１項に記載の半導体装置。
【請求項５】
前記個別配線のうち、少なくとも互いに隣り合う２本は、夫々、他方の個別配線側に向かう凸部が形成され、前記凸部が千鳥状に配列されていることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
回路パターンが形成された半導体装置実装用基板と、
前記半導体装置実装用基板に実装された半導体装置を備えた半導体装置モジュールであって、
前記半導体装置は、基板上に載置された複数の半導体素子と、前記基板上に形成され、前記複数の半導体素子の電極に電気的に接続された配線パターンと、を有し、
前記配線パターンは、前記複数の半導体素子の夫々の同電位印加側の電極に接続された、複数本の分離した個別配線からなる配線パターン群を有し、
前記配線パターン群の前記個別配線は、前記半導体装置実装用基板との接合部となる接合領域において電気的に接続され、前記複数の半導体素子が並列接続されていることを特徴とする半導体装置モジュール。
【請求項７】
回路パターンが形成された半導体装置実装用基板に、
基板上に載置された複数の半導体素子と、前記基板上に形成され、前記複数の半導体素子の電極に接続された配線パターンとを有する半導体装置を実装した半導体装置モジュールの製造方法において、
前記配線パターンに前記複数の半導体素子の夫々の同電位印加側の電極に接続された、複数本の電気的に独立した個別配線からなる配線パターン群を有する前記半導体装置を準備する工程と、
前記回路パターン上の所定の位置にはんだを塗布する工程と、
前記配線パターン群の一部領域において、前記個別配線がはんだを介して電気的に接続されるよう前記半導体装置実装用基板上に前記半導体装置を実装する工程と、
を有することを特徴とする半導体装置モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置、半導体装置モジュール及び半導体装置モジュールの製造方法に関するものであり、詳しくは、複数の半導体素子を実装した半導体装置、該半導体装置を実装した半導体装置モジュール及び該半導体装置モジュールの製造方法に関する。
【背景技術】
【０００２】
複数の半導体素子（例えば、半導体発光素子）を発光源とする半導体装置（例えば、半導体発光装置）は、ＬＣＤ表示装置のバックライト用光源、車室内照明光源、屋外照明光源、或いはストロボフラッシュ用光源等、様々な分野、用途に使用されており、要求される諸性能も様々である。
【０００３】
そのうち、特に発光装置に明るさが求められる場合、その要求を満たす手段として個々の半導体発光素子から発せられる光線の光束又は放射束を増大させる方法、或いは発光装置を構成する半導体発光素子の数を増やして発光装置からの出射光の光束を増大させる方法が考えられる。
【０００４】
前者の方法は、半導体発光素子の寸法を大きくして発光面の面積を拡大すること（半導体発光素子のハイフラックス化）で実現できるが、反面半導体発光素子の大型化による以下のような問題を生じる恐れがある。
【０００５】
（１）転位などの結晶欠陥を有する確率が高くなり、微小電流領域及び逆方向の諸特性が劣化する可能性が高い。
（２）一枚のウェハーから取れる半導体発光素子の数が少なくなり、製造歩留りを含めた取り数が低下して製造コストの上昇を招く可能性がある。
（３）層抵抗によるジャンクション面内電位分布発生に伴うリニアリティの悪化が懸念される。
【０００６】
そこで、これらの問題を回避するために、材料費及び組立費等を含めた製造コストは嵩むものの、汎用サイズの半導体発光素子を複数個使用することにより発光装置を高光度化することが行われている。
【０００７】
この場合、複数の半導体発光素子を電気的に接続する方法には、複数の半導体発光素子を直列に接続する直列接続、個々の半導体素子を並列に接続する並列接続、等がある。そのうち、半導体発光素子を直列に接続した場合は、個々の半導体発光素子の電流―電圧特性のばらつきに関わらず全ての半導体発光素子に同一値の電流が流れ、半導体発光素子間の光束又は放射束のばらつきを抑制することができる。但し、駆動電圧が高くなるために高電圧電源が必要になると共に、半導体発光素子が１個でも断線すると全ての半導体発光素子が不点灯となってしまう、という問題点を有している。
【０００８】
他方、半導体発光素子を並列に接続した場合は、駆動電圧を低くできるために低電圧電源で駆動が可能になると共に、半導体発光素子が断線して不点灯となっても断線した半導体発光素子以外は点灯状態を維持できる。但し、個々の半導体発光素子の電流―電圧特性のばらつきにより各半導体発光素子に流れる電流の値が異なり、半導体発光素子間の光束又は放射束のばらつきを生じると共に光束又は放射束の劣化率のばらつきを生じてしまう、という問題点を有している。
【０００９】
このように、半導体発光素子の直列接続及び並列接続には夫々一長一短があるが、半導体発光装置は一般的にトランジスタ、ＩＣ等の他の電子部品とともに使用される場合が多く且つ乾電池等の汎用簡易電源で駆動される場合も多い。そのため、低電圧電源で駆動できる並列接続が採用される場合が多い。
【００１０】
その場合には、半導体発光素子の並列接続が有する問題点を回避する必要があり、その手段として下記のような提案がなされている。
【００１１】
それは、並列接続を構成する全ての半導体発光素子の順方向電圧を予め選択的に揃えることにより、半導体発光素子間の順方向電圧のばらつきを抑制して各半導体発光素子に流れる電流を均一化し、よって光束のばらつき及び光束劣化率のばらつきを低減させるものである（例えば、特許文献１参照。）。
【００１２】
また、半導体発光素子を抵抗成分を有するダイボンディングペースト材を介してダイボンディングすることにより、夫々の半導体発光素子の順方向電圧に対応した直列抵抗値をもたせて各半導体発光素子間の電流不均衡を低減するもの（例えば、特許文献２参照。）、半導体発光素子を抵抗成分を有するボンディングワイヤを介してワイヤボンディングすることにより、夫々の半導体発光素子の電圧−電流特性の勾配を緩和して各半導体発光素子間の電流不均衡を低減するもの（例えば、特許文献３参照。）もある。
【特許文献１】特開２００６−２２２４１２号公報
【特許文献２】特開２００６−３３９５４１号公報
【特許文献３】特開２００６−３３９５４０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ところで、半導体発光装置は、生産時に順方向及び逆方向の各電流−電圧特性等の電気的諸特性、及び光度、光束等の光学的諸特性が検査され、仕様を満足するものが市場に供給されると共に、必要に応じて品質情報が個別のユーザに提供される。
【００１４】
このような検査工程においては、半導体発光装置を構成する個々の半導体発光素子の電気的諸特性及び光学的諸特性を把握すべく、半導体発光素子の各電極に接続されて半導体発光装置外に導出された外部電極を介して該半導体発光素子に電圧を印加し、半導体発光素子を通電状態にして特性検査が行われる。
【００１５】
ところが、半導体発光装置に複数の半導体発光素子が実装され、且つそれら半導体発光素子が半導体発光装置内で並列に接続されている場合、半導体発光装置外に導出された一対の外部電極は夫々各半導体発光素子のアノード同士及びカソード同士に接続されており、外部電極に電圧を印加すると全ての半導体発光素子が通電状態となる。
【００１６】
そのため、半導体発光装置を構成する個々の半導体発光素子の電気的諸特性及び光学的諸特性を個別に検査するのは困難である。従って、半導体発光装置に係る詳細な特性を生産者自身が把握することができず、ましてや詳細情報をユーザに提供することは難しい。
【００１７】
また、半導体発光装置を構成する半導体発光素子に不具合が発生した場合、不具合の生じた半導体発光素子の不良解析、及び解析結果に基づく対策の実施も困難である。
【００１８】
なお、不具合例としては、微小電流領域における非発光現象、大電流通電時の各半導体発光素子間の動作抵抗のばらつきによる過電流に起因する素子寿命の低下等が挙げられる。
【００１９】
そこで、本発明は上記問題に鑑みて創案なされたもので、その目的とするところは、生産時に半導体発光装置を構成する個々の半導体発光素子の電気的諸特性及び光学的諸特性を個別に検査することが容易であり、且つ、半導体装置モジュールに搭載された半導体発光装置に不具合が発生した場合、不具合の生じた半導体発光素子の不良解析、及び解析結果に基づく対策の実施が容易に行えるような、半導体装置、半導体装置モジュール及び半導体装置モジュールの製造方法を提供することにある。
【課題を解決するための手段】
【００２０】
上記課題を解決するために、本発明の請求項１に記載された発明は、
基板上に載置された複数の半導体素子と、
前記基板上に形成され、前記複数の半導体素子の電極に電気的に接続された配線パターンと、を有し、
半導体装置実装用基板に実装されて、前記複数の半導体素子が並列接続される半導体装置モジュールを構成する半導体装置であって、
前記配線パターンは、前記複数の半導体素子の夫々の同電位印加側の電極に接続された、複数本の電気的に独立した個別配線からなる配線パターン群を有し、
前記配線パターン群は、前記半導体装置実装用基板との接合部となる接合領域を有し、前記半導体装置実装用基板への実装後に、前記接合領域において前記個別配線が電気的に接続されることを特徴とするものである。
【００２１】
また、本発明の請求項２に記載された発明は、請求項１において、前記半導体装置実装用基板への実装は、はんだを介しておこなわれることを特徴とするものである。
【００２２】
また、本発明の請求項３に記載された発明は、請求項２において、前記接合領域において、互いに隣り合う前記個別配線同士の間隔がはんだ接合時のはんだの拡がり幅よりも狭いことを特徴とするものである。
【００２３】
また、本発明の請求項４に記載された発明は、請求項２または３のいずれか１項において、前記接合領域において、互いに隣り合う前記個別配線同士の間隔は０．１ｍｍ以下であることを特徴とするものである。
【００２４】
また、本発明の請求項５に記載された発明は、請求項１〜４のいずれか１項において、前記個別配線のうち、少なくとも互いに隣り合う２本は、夫々、他方の個別配線側に向かう凸部が形成され、前記凸部が千鳥状に配列されていることを特徴とするものである。
【００２５】
また、本発明の請求項６に記載された発明は、
回路パターンが形成された半導体装置実装用基板と、
前記半導体装置実装用基板に実装された半導体装置を備えた半導体装置モジュールであって、
前記半導体装置は、基板上に載置された複数の半導体素子と、前記基板上に形成され、前記複数の半導体素子の電極に電気的に接続された配線パターンと、を有し、
前記配線パターンは、前記複数の半導体素子の夫々の同電位印加側の電極に接続された、複数本の分離した個別配線からなる配線パターン群を有し、
前記配線パターン群の前記個別配線は、前記半導体装置実装用基板との接合部となる接合領域において電気的に接続され、前記複数の半導体素子が並列接続されていることを特徴とするものである。
【００２６】
また、本発明の請求項７に記載された発明は、
回路パターンが形成された半導体装置実装用基板に、
基板上に載置された複数の半導体素子と、前記基板上に形成され、前記複数の半導体素子の電極に接続された配線パターンとを有する半導体装置を実装した半導体装置モジュールの製造方法において、
前記配線パターンに前記複数の半導体素子の夫々の同電位印加側の電極に接続された、複数本の電気的に独立した個別配線からなる配線パターン群を有する前記半導体装置を準備する工程と、
前記回路パターン上の所定の位置にはんだを塗布する工程と、
前記配線パターン群の一部領域において、前記個別配線がはんだを介して電気的に接続されるよう前記半導体装置実装用基板上に前記半導体装置を実装する工程と、
を有することを特徴とするものである。
【発明の効果】
【００２７】
本発明の半導体装置を、基板上に載置された複数の半導体素子と、基板上に形成され、複数の半導体素子の電極に電気的に接続された配線パターンとで構成し、配線パターンを夫々の半導体素子の各電極に電気的に接続させて夫々の半導体素子が独立して駆動できるようにした。
【００２８】
また、回路パターンが形成された半導体装置実装用基板上に、基板上に載置された複数の半導体素子と、基板上に形成され、複数の半導体素子の電極に電気的に接続された配線パターンとを有する半導体装置がはんだ実装されてなる半導体装置モジュールにおいて、夫々の半導体素子を並列接続として全ての半導体素子を一括駆動できるようにした。
【００２９】
その結果、半導体装置が単体の状態にあっては、半導体装置を構成する個々の半導体素子の電気的諸特性及び光学的諸特性を個別に検査することが容易となり、生産時の品質管理及び不具合発生時の不良解析に基づく対策の実施が容易に行えるようになった。
【００３０】
また、半導体素子が基板に搭載された段階で検査を行うことができるため、半導体素子自体の不良だけでなく、ダイボンドやワイヤボンドによりばらつきの発生しやすい電気特性を検査することにより、ダイボンドやワイヤボンドに起因する不良等を発見することができ、より高品質な半導体装置及び半導体装置モジュールを提供することができるようになった。
【発明を実施するための最良の形態】
【００３１】
以下、この発明の好適な実施形態を図１〜図１３を参照しながら、詳細に説明する（同一部分については同じ符号を付す）。尚、以下に述べる実施形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの実施形態に限られるものではない。
【００３２】
図１〜図４は、本発明の半導体装置に係る実施形態の一例を示している。図１は半導体装置の上面図、図２は底面図、図３は図１のＡ−Ａ断面図、図４は半導体装置を構成する基板の配線パターンを示す説明図である。図１及び図４においては、直接見えない部分は破線で表している。本実施形態は主に、半導体素子、該半導体素子を実装する基板、基板に実装された半導体素子の周囲を包囲するように前記基板上に配設された反射枠、反射枠で包囲された半導体素子を覆うように配置された封止樹脂を有している。
【００３３】
まず、基板について図４を参照して説明する。基板１は絶縁基板２としてセラミック基板が採用され、該絶縁基板２の両面に配線パターン５、６、８、９が形成されている。配線パターンの材料はＡｇ又はＡｇ合金（例えば、Ａｇ／Ｐｔ等）が用いられ、印刷又はメッキにより形成されている。
【００３４】
絶縁基板２の半導体素子実装面３側に位置する配線パターンは、絶縁基板２の一対の対向する端部４ａ、４ｂの夫々から互いに対向する端部４ｂ、４ａ側に向かって第１の配線パターン群５及び第２の配線パターン６が延びている。
【００３５】
第１の配線パターン群５は夫々互いに分離して形成され、電気的に独立した６本の個別配線５ａ〜５ｆで構成され、第２の配線パターン６は３本の配線６ａ〜６ｃが端部４ｂ側で接続されて一体化された一体化部６ｄを有する構成となっている。
【００３６】
基板１の半導体素子実装面３側に位置する第１の配線パターン群５の、互いに独立した個別配線５ａ〜５ｆの幅は後述するボンディングワイヤの接続を確実にするために０．２ｍｍ以上が好ましく、互いに隣接する個別配線５ａ〜５ｆ間の間隔は個々の半導体素子の特性検査時に半導体装置の検査装置に対するセット位置のずれを考慮した上で検査用プローブが確実に配線パターンに接触するように０．１ｍｍ以上が好ましい。
【００３７】
絶縁基板２の半導体素子実装面３と反対側のはんだ接合面７に位置する配線パターンは、上記第１の配線パターン群５及び第２の配線パターン６が位置する一対の対向する端部４ａ、４ｂの夫々から互いに対向する端部４ｂ、４ａ側に向かって第３の配線パターン群８及び第４の配線パターン９が延びている。つまり、第１の配線パターン群５の、絶縁基板２を挟んだ反対側に第３の配線パターン群８が形成され、第２の配線パターン６の、絶縁基板２を挟んだ反対側に第４の配線パターン９が形成されている。
【００３８】
第３の配線パターン群８は第１の配線パターン群５と同様に、夫々互いに独立した６本の個別配線８ａ〜８ｆで構成され、絶縁基板２の端部４ａ側のはんだ接合領域１０ａに位置する部分は中央部側に位置する部分に対して配線幅及び隣接する配線間の間隔が狭められており、具体的には、配線幅ｗ１を０．１ｍｍ以下、隣接する配線間の間隔ｓ１を０．１ｍｍ以下とすることが好ましい。なお、第３の配線パターン群８の基板中央部側に位置する部分は、上記第１の配線パターン群５と同様に、配線パターン幅ｗ２を０．２ｍｍ以上、隣接する配線パターン間の間隔ｓ２を０．１ｍｍ以上とするのが好ましい（図５参照）。
さらに、個別配線５ａ〜５ｆ、個別配線８ａ〜８ｆは、半導体装置実装前におけるマイグレーションによる電気的短絡を回避する観点から、隣接する個別配線との間隔を０．０８ｍｍ以上としておくことが望ましい。
【００３９】
絶縁基板２の端部４ｂから対向する端部４ａに向かって延びる第４の配線パターン９は１つの配線パターンとして形成されており、全面がはんだ接合領域１０ｂに位置している（図６参照）
【００４０】
図４に戻って、第１の配線パターン群５の独立した６本の個別配線５ａ〜５ｆと、該６本の個別配線５ａ〜５ｆの夫々に対して絶縁基板２を挟んで対向する位置に形成された、第３の配線パターン群８の独立した６本の個別配線８ａ〜８ｆの夫々がスルーホール１１を介して電気的に接続され、第２の配線パターン６の一体化部６ｄと、該一体化部６ｄに対して絶縁基板２を挟んで対向する位置に形成された第４の配線パターン９がスルーホール１１を介して電気的に接続されている。
【００４１】
第１の配線パターン群５、第２の配線パターン６、第３の配線パターン群８、及び第４の配線パターン９のうち、少なくとも基板１のはんだ接合面７側に位置する第３の配線パターン群８、及び第４の配線パターン９の厚みは１０μｍである。
【００４２】
個々の半導体素子の特性検査は、基板１の半導体素子実装面３側及びはんだ接合面７側のいずれの面側からでも行うことができる。
【００４３】
図１〜図３に示す半導体装置３０において、基板１の半導体素子実装面３上にはセラミックの粉体をプレスして形成された反射枠１２が配設され、該反射枠１２の中央部に設けられた凹部１３の底面に絶縁基板２と、第１の配線パターン群５及び第２の配線パターン６の夫々を構成する個別配線５ａ〜５ｆ、配線６ａ〜６ｃの各先端部が露出している。
【００４４】
反射枠１２の凹部１３の底面に露出した絶縁基板２上には６個の半導体素子２０〜２５が載置され、夫々の半導体素子２０〜２５の上部に設けられた一対の電極のうち一方の同電位印加側の電極と第１の配線パターン群５を構成する個別配線５ａ〜５ｆがボンディングワイヤ１４を介して１対１に接続され、他方の同電位印加側の電極と第２の配線パターン６を構成する配線６ａ〜６ｃがボンディングワイヤ１４を介して２対１に接続されている。
【００４５】
反射枠１２の凹部１３内には透光性樹脂からなる封止樹脂１５が充填されて半導体素子２０〜２５及びボンディングワイヤ１４が樹脂封止され、半導体素子２０〜２５が水分、塵埃及びガス等の外部環境から保護されると共に、ボンディングワイヤ１４が振動及び衝撃等の機械的応力から保護されている。また、半導体素子２０〜２５が発光素子の場合、封止樹脂１５は半導体素子２０〜２５の光出射面とで界面を形成しており、半導体素子２０〜２５の発光光を半導体素子２０〜２５の光出射面から封止樹脂１５内に効率良く出射させる機能も有している。
【００４６】
同様に、半導体素子２０〜２５が発光素子の場合、封止樹脂１５を透光性樹脂に蛍光体を混入した構成とすることにより、半導体素子２０〜２５の発光光とは異なる色調の光を出射する半導体装置３０を実現することができる。
【００４７】
なお、基板１のはんだ接合面７側に位置し、半導体素子実装面３側に位置する第１の配線パターン群５及び第２の配線パターン６の夫々にスルーホール１１を介して電気的に接続された第３の配線パターン群８及び第４の配線パターン９は、図４〜図６を参照して上述したので説明は省略する。
【００４８】
図７は上記構成の半導体装置３０の内部結線４０を示している。各半導体素子２０〜２５の夫々のアノードは互いに接続されて共通端子４１に繋がり、夫々のカソードは互いに独立した個別端子４２ａ〜４２ｆに繋がっている。
【００４９】
図７で示された内部結線４０には、該内部結線４０に対応する半導体装置３０の部分位置が記されている（半導体装置については図１及び図２参照）。
【００５０】
そこで、例えば、半導体装置の出荷時の検査工程或いは不具合発生時の不良解析工程において、検査装置のプローブ４３ａ、４３ｂを夫々半導体素子実装面３上に露出した第１の配線パターン群５の各個別配線５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆの接触ポイントＰａ及び第２の配線パターン６の接触ポイントＰｂに接触することにより、夫々の半導体素子２０〜２５の諸特性を個別に測定することができる。特に、半導体素子が基板に搭載された段階で検査を行うことができるため、半導体素子自体の不良だけでなく、ダイボンドやワイヤボンドによりばらつきの発生しやすい電気特性を検査することにより、ダイボンドやワイヤボンドに起因する不良等を発見することができ、より高品質な半導体装置及び半導体装置モジュールを提供することができる。
【００５１】
次に、半導体装置を半導体装置実装用基板に実装して半導体装置モジュールを構成する方法について図８〜図１０を参照して説明する。図８は半導体装置と半導体装置実装用基板の位置関係を示す説明図、図９は半導体装置を半導体装置実装用基板に実装した状態を示す説明図、図１０は半導体装置を半導体装置実装用基板に実装した状態の回路結線図である。
【００５２】
図８より、半導体装置実装用基板５０の表面に、実装する半導体装置３０のはんだ接合面７側に設けられた第３の配線パターン群８のはんだ接合領域１０ａ、及び第４の配線パターン９のはんだ接合領域１０ｂの夫々に対応する位置にはんだ接合用電極パッド４４ａ、４４ｂが形成されており、該はんだ接合用電極パッド４４ａ、４４ｂ上に予めはんだが塗布されている。
【００５３】
そして、半導体装置３０を、該半導体装置３０のはんだ接合領域１０ａ、１０ｂを半導体装置実装用基板５０のはんだ接合用電極パッド４４ａ、４４ｂの夫々に位置合わせした状態で半導体装置実装用基板５０上に載置し、半導体装置３０のはんだ接合領域１０ａに位置する第３の配線パターン群８と半導体装置実装用基板５０のはんだ接合用電極パッド４４ａ、及び、半導体装置３０のはんだ接合領域１０ｂに位置する第４の配線パターン９と半導体装置実装用基板５０のはんだ接合用電極パッド４４ｂが夫々はんだ接合される。これにより、半導体装置実装用基板５０上に半導体装置３０が実装されてなる半導体装置モジュール５５が組み上がる。
【００５４】
このとき、図９に示すように、半導体装置３０の基板１の第３の配線パターン群８を構成する個々の個別配線８ａ〜８ｆは、はんだ４５を介して半導体装置実装用基板５０のはんだ接合用電極パッド４４ａに機械的及び電気的に接続されると共に、全ての個別配線８ａ〜８ｆは、はんだフィレット４６によって一体化されて電気的にも接続された状態となる。
【００５５】
そのため、はんだ接合時に、第３の配線パターン群８を構成する個別配線８ａ〜８ｆがはんだフィレット４６によって確実に一体化できるように、個別配線８ａ〜８ｆのはんだ接合領域１０ａに位置する部分の配線幅及び配線間隔を他の部分に比べて狭めている。これにより、半導体装置実装用基板５０のはんだ接合用電極パッド４４ａ、４４ｂの面積を小さくすることも可能となり、はんだ接合において実装強度を維持できる範囲内ではんだ塗布時のマスクずれを少なくすることができる。
【００５６】
図１０は上記構成の半導体装置モジュール５５の回路結線６０を示している。各半導体素子２０〜２５の夫々のカソードは互いに接続されて共通端子４１を経て半導体装置実装用基板５０のはんだ接合用電極パッド４４ｂに繋がり、夫々のアノードは、はんだ接合領域１０ｂではんだ４５を介して一体化され、半導体装置実装用基板５０のはんだ接合用電極パッド４４ａに繋がっている。
【００５７】
図１０で示された回路結線６０には、該回路結線６０に対応する半導体装置モジュール５５の部分位置が記されている（半導体装置モジュールについては図１、図２及び図８参照）。
【００５８】
図１０の回路結線６０より、半導体装置モジュール５５においては、半導体装置実装用基板５０のはんだ接合用電極パッド４４ａ、４４ｂ間の回路結線は半導体素子２０〜２５の並列回路となっている。従って、はんだ接合用電極パッド４４ａ、４４ｂ間に所定の電圧を印加することにより全ての半導体素子２０〜２５を駆動させることができる。
【００５９】
なお、半導体装置実装用基板に形成されるはんだ接合用電極パッドは、半導体装置の基板に形成される配線パターン群を構成する複数の配線パターンが位置するはんだ接合領域に対応して１対１に形成される。
【００６０】
ところで、上述の半導体装置は６個の半導体素子から構成されると共に、該半導体素子はいずれも同種の機能を有する素子（例えば、発光機能を有する半導体発光素子）からなっているが、図１１の内部結線７０ように、例えば、ＬＥＤ素子のような外部ストレスに対して弱い半導体発光素子７１と、該半導体発光素子７１の保護用素子となるツェナーダイオード７２のような、機能の異なる２種類且つ２個の素子からなる構成の半導体装置も可能である。つまり、内部結線を、機能の異なる半導体素子（半導体発光素子、半導体受光素子及び保護素子等）に互いに逆のバイアス電圧が印加される結線とすることも可能である。
【００６１】
この場合、半導体装置の絶縁基板２のはんだ接合面７側に設けられた、配線パターン７３ａ、７３ｂで構成された第３の配線パターン群７３のはんだ接合領域７４ａの形状は、図１２に示すように、互いに向かい合った鍵状を呈しており、配線パターン７３ａ、７３ｂ間の間隔ｓ２は０．０８ｍｍである。はんだ接合領域７４ａに位置する配線パターン７３ａ、７３ｂの形状及び間隔をこのように設定することにより、半導体装置実装用基板に対する半導体装置のはんだ接合による実装を確実なものとしている。
【００６２】
なお、図１３のように、半導体装置の絶縁基板２を挟んで形成される第１の配線パターン群５と第３の配線パターン群８の接続、及び、第２の配線パターン６と第４の配線パターン９の接続を夫々絶縁基板２の端部４ａ、４ｂに形成された配線パターン１６ａ、１６ｂを介して行うことも可能である。
【００６３】
また、半導体装置を半導体装置実装用基板に実装する際に、半導体装置実装用基板上に形成されたはんだ接合用電極パッドにはんだ接合される半導体装置のはんだ接合領域は、半導体装置の基板の、半導体素子が実装された面とは反対側の面に形成されていたが、必ずしもこの面に形成される必要はなく、基板の、半導体素子が実装される面と同一面に形成してもよい。
【００６４】
この場合、半導体装置を半導体装置実装用基板の背面に当接させた状態で実装することになり、半導体モジュールは、例えば半導体装置実装用基板に窓孔を設け、背面に配設された半導体装置の半導体素子が窓孔内に位置するような構成となる。
【００６５】
半導体装置を構成する絶縁基板は、上述のセラミック基板以外にもガラスエポキシ基板や樹脂の成形基板等が使用可能である。配線パターンの形成方法は印刷による方法の他に金属メッキによる方法も可能である。
【００６６】
以上詳細に説明したように、本発明は、半導体装置単体の状態と、半導体装置を半導体装置実装用基板上にはんだ接合により実装してなる半導体モジュールの状態とでは、半導体装置を構成する複数の半導体素子の結線構造を異なるものとした。
【００６７】
つまり、半導体装置が単体の状態にあっては、複数の半導体素子が夫々電気的に独立した結線構造を呈しており、半導体装置の生産時の検査或いは不具合発生時の不良分析において、各半導体素子に個別に通電することにより、夫々の半導体素子の電気的諸特性及び光学的諸特性を検査、分析することが可能となる。
【００６８】
一方、半導体モジュールの状態にあっては、複数の半導体素子による並列回路からなる結線構造を呈しており、半導体装置実装用基板に設けられた一対のはんだ接合用電極パッド間に電圧を印加することにより全半導体素子を駆動させることが可能となる。
【００６９】
その結果、半導体装置を構成する個々の半導体素子の電気的諸特性及び光学的諸特性を個別に検査することが容易になった。また、半導体装置を構成する半導体素子あるいは半導体素子の取付状態に不具合が発生した場合、不具合の生じた半導体素子の不良解析、及び解析結果に基づく対策の実施が容易に行えるようになった。
【図面の簡単な説明】
【００７０】
【図１】本発明に係る実施形態の上面図である。
【図２】本発明に係る実施形態の底面図である。
【図３】図１のＡ−Ａ断面図である。
【図４】半導体装置を構成する基板の説明図である。
【図５】図４の基板の一方の面の部分拡大図である。
【図６】同じく、図４の基板の一方の面の部分拡大図である。
【図７】半導体装置の内部結線図である。
【図８】半導体装置モジュールの説明図である。
【図９】半導体装置モジュールの部分拡大図である。
【図１０】半導体装置モジュールの回路結線図である。
【図１１】他の半導体装置を構成する基板の一方の面の部分拡大図である。
【図１２】他の半導体装置を構成する基板の一方の面の部分拡大図である。
【図１３】半導体装置を構成する他の基板の説明図である。
【符号の説明】
【００７１】
１  基板
２  絶縁基板
３  半導体素子実装面
５  第１の配線パターン群
６  第２の配線パターン
７  はんだ接合面
８  第３の配線パターン群
９  第４の配線パターン
１１  スルーホール
１２  反射枠
１３  凹部
１４  ボンディングワイヤ
１５  封止樹脂
２０  半導体素子
２１  半導体素子
２２  半導体素子
２３  半導体素子
２４  半導体素子
２５  半導体素子
３０  半導体装置
４０  内部結線
４１  共通端子
４５  はんだ
４６  はんだフィレット
５０  半導体装置実装用基板
５５  半導体装置モジュール
６０  回路結線
７０  内部結線
７１  半導体発光素子
７２  ツェナーダイオード
７３  第３の配線パターン群
【図１】
2009283776.tif 000003
【図２】
2009283776.tif 000004
【図３】
2009283776.tif 000005
【図４】
2009283776.tif 000006
【図５】
2009283776.tif 000007
【図６】
2009283776.tif 000008
【図７】
2009283776.tif 000009
【図８】
2009283776.tif 000010
【図９】
2009283776.tif 000011
【図１０】
2009283776.tif 000012
【図１１】
2009283776.tif 000013
【図１２】
2009283776.tif 000014
【図１３】
2009283776.tif 000015