(57)【要約】【課題】  一方の面に外部接続端子が形成された基板を有する半導体装置において、放熱性が良好な半導体装置を提供する。【解決手段】  半導体装置１００は、配線層１１４を有する基板１０１と、基板１０１の一方の面に搭載された半導体チップ１０２と、前記一方の面であって、前記半導体チップ１０２の周辺に形成された外部接続端子１０４と外部接続端子１０４よりも融点が高く、かつ配線層１１４と電気的に絶縁されている導電部１０３とを有する。【選択図】  図１
2009129960.tif 000002
【特許請求の範囲】
【請求項１】
配線層を有する基板と、
前記基板の一方の面に搭載された半導体チップと、
前記一方の面であって、前記半導体チップの周辺に形成された外部接続端子と前記外部接続端子よりも融点が高く、かつ前記配線層と電気的に絶縁されている導電部と、を有する半導体装置。
【請求項２】
前記導電部が、前記外部接続端子が形成された領域と前記半導体チップが形成された領域との間に形成されている請求項１に記載の半導体装置。
【請求項３】
前記導電部が、枠状であって、前記半導体チップの周辺を囲むように形成されている請求項１または２に記載の半導体装置。
【請求項４】
前記導電部が、少なくとも１つの線状に形成されている請求項１または２に記載の半導体装置。
【請求項５】
前記導電部が、複数列形成されている請求項３または４に記載の半導体装置。
【請求項６】
前記導電部が、複数のボールからなる請求項１または２に記載の半導体装置。
【請求項７】
前記基板が第１の基板であり、前記第１の基板の一方の面と第２の基板の一方の面とが対向して載置される請求項１乃至６のいずれかに記載の半導体装置。
【請求項８】
前記導電部の高さが、前記外部接続端子の高さよりも高い請求項７に記載の半導体装置。
【請求項９】
前記第２の基板が配線層を有し、
前記半導体チップの前記第１の基板への搭載面とは反対の面が前記第２の基板の配線層に接続されている請求項７または８に記載の半導体装置。
【請求項１０】
前記第２の基板が配線層を有し、
前記導電部の一部が前記第２の基板の配線層に接続されている請求項７乃至９のいずれかに記載の半導体装置。
【請求項１１】
前記第２の基板の一方の面に前記配線層が露出された凹部が形成され、
前記半導体チップが前記第１の基板に搭載された面と反対の面と前記第２の基板の配線層の接続、または、前記導電部の一部と前記第２の基板の配線層との接続が前記凹部内で行なわれる請求項９または１０に記載の半導体装置。
【請求項１２】
前記半導体チップの前記第１の基板に搭載された面と反対の面、または前記導電部の一部と前記第２の基板の配線層との接続が、膜を介して行なわれる請求項９乃至１１のいずれかに記載の半導体装置。
【請求項１３】
前記第２の基板の配線層が、前記第２の基板の一方の面から数えて１層目の配線層である請求項１０乃至１２のいずれかに記載の半導体装置。
【請求項１４】
前記第２の基板の一方の面に電子部品が形成され、
前記半導体チップの前記第１の基板に搭載された面と反対の面が、前記電子部品から離間している請求項７に記載の半導体装置。
【請求項１５】
前記導電部が第１の導電部であり、前記基板または第１の基板の他方の面に第２の導電部が設けられている請求項１乃至１４のいずれかに記載の半導体装置。
【請求項１６】
前記基板または第１の基板は厚さ方向に貫通する第３の導電部を有し、
前記半導体チップと前記第２の導電部とが前記第３の導電部を介して接続されている請求項１５に記載の半導体装置。
【請求項１７】
前記半導体チップが第１の半導体チップであり、前記基板または第１の基板の他方の面に、第２の半導体チップまたは前記第２の半導体チップを内包する半導体パッケージが搭載されている請求項１乃至１６のいずれかに記載の半導体装置。
【請求項１８】
平面視で、前記第２の半導体チップまたは前記半導体パッケージの中心が、前記第1の半導体チップの中心からオフセットしている請求項１７に記載の半導体装置。
【請求項１９】
配線層を有する基板の一方の面に、前記配線層と電気的に絶縁するように導電部を形成し、
前記基板の一方の面に半導体チップを搭載し、
前記基板の一方の面に前記導電部よりも融点が低い外部接続端子を形成すること、
を含む半導体装置の製造方法。
【請求項２０】
前記基板が第１の基板であって、
前記半導体装置の前記第１の基板の一方の面を第２の基板の一方の面に対向するように載置することを含む請求項１９に記載の半導体装置の製造方法。
【請求項２１】
前記第２の基板が配線層を有し、前記半導体チップの前記第１の基板に搭載された面と反対の面が接する前記第２の基板の一方の面の領域上に凹部を形成し、前記配線層を露出させ、
前記半導体チップの前記第１の基板に搭載された面と反対の面と前記露出した配線層とを接続すること、を含む請求項２０に記載の半導体装置の製造方法。
【請求項２２】
前記第２の基板が配線層を有し、前記半導体チップの前記導電部が接する前記第２の基板の一方の面の領域上に凹部を形成し、前記配線層を露出させ、
前記導電部の一部と前記露出した配線層とを接続すること、を含む請求項２０または２１に記載の半導体装置の製造方法。
【請求項２３】
前記半導体チップが第１の半導体チップであって、
前記基板の他方の面に、第２の半導体チップを搭載することをさらに含む請求項１９乃至２２のいずれかに記載の半導体装置の製造方法。
【請求項２４】
前記第１の半導体チップと前記第２の半導体チップの面積が異なる場合であって、
前記第１の半導体チップと前記第２の半導体チップのいずれかのうち、面積の小さい半導体チップを搭載した後に、もう一つの半導体チップを搭載する請求項２３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に係り、特に一方の面に外部接続端子が形成された基板を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
ＢＧＡ（Ball Grid Array）等のように、一方の面に複数の外部接続端子を有する半導体装置の開発が活発化している。当該半導体装置を回路基板等のマザーボードに接続する際に、外部接続端子の高さを一定にすることが、接続後の半導体装置の信頼性を確保する上で重要な課題となっている。半導体装置が傾いた状態で接続された場合は、接続箇所により外部接続端子の高さが変わる。接続端子の高さが変わると、各端子のコンタクト抵抗にバラツキが生じ、さらに接続端子の高さが高くなっている箇所は長期の使用により断線につながる場合がある。このように、半導体装置が傾いた状態で接続されると、接続信頼性を大幅に悪化させることになる。
【０００３】
特許文献１には、外部接続端子の高さを一定にするための技術が開示されている。図１６は半導体装置１０の構成を示す断面模式図である。半導体装置１０は、配線基板１１と配線基板１１の一方の面に形成された外部接続端子１２とスペーサ１３を有し、配線基板１１の他方の面には半導体チップ１４が搭載されている。スペーサ１３内であって、配線基板１１の一方の面には電子部品１５が搭載されている。配線基板１１の一方の面を、マザーボード等の回路基板（不図示）の一方の面と対向するように搭載すれば、スペーサ１３によって、配線基板１１とマザーボードの距離が制限される。そのため、スペーサ１３と同じ面に設けられた外部接続端子１２の高さを一定に保つことができる。
【０００４】
【特許文献１】特開2005-129752号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年、携帯電話に代表されるように、半導体装置の薄型化が要求されており、配線基板とマザーボードとの隙間をできるだけ小さくすることが望まれている。しかしながら、配線基板とマザーボード間の隙間が小さくなると、特許文献１における配線基板１１の一方の面に搭載された電子部品１５からの熱放散が問題となる。電子部品１５はスペーサ１３内に搭載されているが、当該スペーサ１３は樹脂等の絶縁性材料により形成されている。一般に、絶縁性材料は熱伝導率が低く、電子部品１５からの熱放散が十分に行なわれず、電子部品１５に不具合が生じる場合がある。このように、特許文献１の開示技術は、半導体装置の放熱性の点で改善の余地を有していた。
【課題を解決するための手段】
【０００６】
本発明によれば、配線層を有する基板と、前記基板の一方の面に搭載された半導体チップと、前記一方の面であって、前記半導体チップの周辺に形成された外部接続端子と前記外部接続端子よりも融点が高く、かつ前記配線層と電気的に絶縁されている導電部と、を有する半導体装置、が提供される。
【０００７】
また、本発明によれば、配線層を有する基板の一方の面に、前記配線層と電気的に絶縁するように導電部を形成し、前記基板の一方の面に半導体チップを搭載し、前記基板の一方の面に前記導電部よりも融点が低い外部接続端子を形成すること、を含む半導体装置の製造方法、が提供される。
【０００８】
本発明に係る半導体装置およびその製造方法は、配線層を有する基板の一方の面に外部接続端子と前記外部接続端子よりも融点が高く、かつ前記配線層と電気的に絶縁された導電部を有することを特徴としている。そのため、前記導電部がヒートシンクの役割を果たし、半導体チップから発生する熱を放散するため、半導体装置の放熱性を向上させることができる。
【発明の効果】
【０００９】
本発明によれば、一方の面に外部接続端子が形成された基板を有する半導体装置において、放熱性が良好な半導体装置およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１０】
（第１の実施の形態）
図１は、本発明の第１の実施の形態を説明するための半導体装置１００の模式図である。図１（ａ）は平面図、図1（ｂ）は断面図である。
【００１１】
図１のように、半導体装置１００は、内部に配線層１１４を有する基板（以下、配線基板）１０１（第１の基板）、配線基板１０１の一方の面に搭載された半導体チップ１０２、導電部１０３、外部接続端子１０４からなる。なお、図１（a）には、配線基板１０１内の配線層１１４の記載は省略している。また、以降の図においても、配線層は適宜省略する。導電部１０３は、外部接続端子１０４よりも融点が高く、かつ配線層１１４とは電気的に絶縁されている。半導体チップ１０２は、例えばフリップチップ接続により、配線基板１０１に搭載されている。半導体チップ１０２と外部接続端子１０４とは、配線層１１４によって、電気的に接続されている。
【００１２】
図１（ａ）に示すように、本実施形態では、外部接続端子１０４は半導体チップ１０２の外側であって、配線基板１０１の周辺に配置されている。また、導電部１０３は、枠状であって、半導体チップ１０２が形成されている領域と外部接続端子１０４が形成されている領域との間に配置され、半導体チップ１０２を取り囲むように設けられている。このように、導電部１０３がヒートシンクの役割を果たすため、導電部１０３を半導体チップ１０２の近傍に配置すれば、半導体チップ１０２からの熱をより有効に放散することができる。なお、導電部１０３は、隙間を空けて複数列形成することもできる。
【００１３】
外部接続端子１０４には、例えば、Ｓｎ-Ａｇ-Ｃｕの合金を用いることができる（融点は、Ａｇ含有量３ wt(weight)％、Ｃｕ含有量0.5 wt ％で221℃）。導電部１０３には、外部接続端子１０４に用いる材料よりも高い融点を有するＣｕ、Ａｌ等の金属を用いることができる。
【００１４】
なお、半導体チップ１０２には、例えば、ロジック回路またはＡＳＩＣ(Application Specific Integrated Circuit)が形成された半導体チップを用いることができる。また、半導体チップ１０２の代わりに、半導体チップ１０２を内包する半導体パッケージを設けてもよい。
【００１５】
図２に示すように、半導体装置１００とマザーボード１０６との接続は、配線基板１０１の一方の面がマザーボード１０６の一方の面と対向するようにして行なわれる。そのため、導電部１０３によって、配線基板１０１とマザーボードとの距離が制限され、導電部１０３と同じ面に形成された外部接続端子１０４の高さを一定に保つことが可能となる。また、導電部１０３の融点は、外部接続端子１０４の融点よりも高いため、マザーボード１０６に接続する際の熱処理温度を外部接続端子１０４に用いる材料の融点以上であって、導電部１０３の融点未満とすることによって、導電部１０３の形状を損なうことなく、外部接続端子１０４の高さを一定に保つことができる。
【００１６】
さらに、導電部１０３は、マザーボード１０６の一方の面に接触するため、半導体チップ１０２から発生する熱が導電部１０３を介してマザーボード側に流れる放熱経路が形成される。導電部１０３からマザーボードへの放熱経路が確保されるため、半導体装置１００の放熱性をより高めることができる。
【００１７】
半導体装置１００の製造方法について、図３を用いて説明する。図３は半導体装置１００の製造方法を示す工程断面の模式図である。
【００１８】
図３(ａ)に示すように、配線層１１４を有する配線基板１０１の一方の面に、導電部１０３を接着材等により貼り付ける。導電部１０３は、外部接続端子１０４として用いる材料よりも融点が高い材料、例えばＣｕやＡｌ等の金属を用いることができる。ここで、導電部１０３は配線基板１０１内の配線層１１４とは絶縁されるように形成する。すなわち、導電部１０３は、配線層１１４に接続されている外部接続端子用のランド（不図示）を避ける形で設けられる。導電部１０３の形状は、枠状であって、半導体チップ１０２を取り囲むような形状とすることができる。なお、導電部１０３の取り付けは、リフローにより行なってもよい。この場合のリフロー温度は、導電部１０３が高融点材料であるため、他の外部接続端子１０４等を形成する場合のリフロー温度等よりも高温で行なわれる。しかしながら、導電部１０３のリフローは、他の外部接続端子１０４等の形成に先立って行なわれるため、他の外部接続端子１０４等に熱的なダメージを与えることがない。次に、図３（ｂ）に示すように、配線基板１０１の一方の面に半導体チップ１０２を搭載する。半導体チップ１０２の搭載は、既知のフリップチップ接続法により行なうことができる。次に、図３（ｃ）のように、半田ボール等の外部接続端子１０４を形成する。
【００１９】
（第２の実施の形態）
本実施形態は、第１の実施の形態で説明した半導体装置を、マザーボード等の回路基板に搭載している構成である。
【００２０】
図４は、第１の実施の形態で説明した半導体装置１００をマザーボード１０６等の基板（第２の基板）に搭載した構成を示す断面模式図である。マザーボード１０６は複数の配線層１０８を含む。
【００２１】
図４(a)、(b)のように、半導体チップ１０２の下面（配線基板１０１に搭載された面と反対の面）と導電部１０３の一部（下面）は、マザーボード１０６に接触している。すなわち、導電部１０３の高さは外部接続端子１０４の高さよりも高くなっている。図４（ｂ）に示すように、半導体チップ１０２および導電部１０３が接するマザーボード１０６の一方の面の領域には、表面の絶縁層１０７が除去され、当該一方の面から数えて一層目の配線層１０８が露出した凹部１１３が形成されている。半導体チップ１０２の下面と導電部１０３の下面は、凹部１１３内において、当該露出した一層目の配線層１０８と、放熱性樹脂１０９等の膜を介して接続することができる。このようにすれば、半導体チップ１０２から発生する熱が直接、または導電部１０３を介して、マザーボード１０６側に有効に放熱される。半導体チップ１０２または導電部１０３からマザーボード１０６への放熱経路が形成されるため、半導体装置１００の放熱性をより向上させることができる。放熱性樹脂１０９は、導電性、絶縁性いずれでもよい。例えば、半導体チップ１０２の下面や導電部１０３がグランドに短絡され、マザーボード１０６がグランドであれば、Ａｇベースやシリコーンベースの導電性ペーストを用いることができる。また、電位を持っていれば、シリコーン等の絶縁性ペーストを用いることができる。なお、本実施形態では、導電部１０３と半導体チップ１０２のいずれも、マザーボード１０６の配線層１０８と接続したが、いずれか一方のみを接続してもよい。すなわち、半導体チップ１０２とマザーボード１０６とは接触していなくてもよい。
【００２２】
半導体装置１００のマザーボード１０６への搭載は、基板１０１の一方の面をマザーボード１０６の一方の面に対向させて行なわれるが、導電部１０３により基板１０１との間の距離が制限されるため、外部接続端子１０４の高さを一定に保つことができる。導電部１０３は、外部接続端子１０４よりも融点が高い材料を用いている。よって、マザーボードに接続する際の熱処理温度を外部接続端子１０４に用いる材料の融点以上であって、導電部１０３の融点未満とすることによって、導電部１０３の形状を損なうことなく、外部接続端子１０４の高さを一定に保つことができる。例えば、外部接続端子１０４として、第１の実施の形態で用いた融点221℃のＳｎ-Ａｇ-Ｃｕを用い、半導体装置１００をマザーボード１０６に接続する際の熱処理温度を２５０℃とすれば、当該熱処理温度よりも融点の高いＣｕ、Ａｌ等で形成された導電部１０３の形状は損なわれることはない。よって、導電部１０３により、外部接続端子１０４の高さを一定に保つことができる。
【００２３】
（第３の実施の形態）
図５は、本発明の第４の実施の形態を説明するための半導体装置１００の模式図である。本実施の形態は、配線基板１０１の他方の面に第２の半導体チップを有する点で他の実施の形態と異なる。図５（ａ）は平面図、図５（ｂ）は断面図である。
【００２４】
図５のように、半導体装置１００は、配線基板１０１（第１の基板）、配線基板１０１の一方の面に搭載された第１の半導体チップ１０２（第１の実施の形態および第２の実施の形態における「半導体チップ」に相当する）、導電部１０３、外部接続端子１０４、また配線基板１０１の他方の面に搭載された第２の半導体チップ１０５からなる。第１の半導体チップ１０２と第２の半導体チップ１０５は、例えばフリップチップ接続により配線基板１０１に搭載されている。なお、配線基板１０１内の配線層の記載は省略しているが、第１の半導体チップと第２の半導体チップ１０５はそれぞれ、当該配線層を介して外部接続端子と電気的に接続されている。導電部１０３は、外部接続端子１０４よりも融点が高く、かつ配線基板１０１内部の当該配線層とは電気的に絶縁されている。
【００２５】
図５（ａ）に示すように、本実施形態では、外部接続端子１０４は第１の半導体チップ１０１の外側であって、配線基板１０１の周辺に配置されている。導電部１０３は、枠状であって、第１の半導体チップ１０１が形成されている領域と外部接続端子１０４が形成されている領域との間に配置され、第１の半導体チップ１０２を取り囲むように設けられている。このように、導電部１０３がヒートシンクの役割を果たすため、導電部１０３を第１の半導体チップ１０２の近傍に配置すれば、第１の半導体チップ１０２からの熱をより有効に放散することができる。
【００２６】
外部接続端子１０４には、例えば、Ｓｎ-Ａｇ-Ｃｕ等の合金を用いることができる（融点は、Ａｇ含有量３ wt ％、Ｃｕ含有量0.5 wt ％で221℃）。導電部１０３には、外部接続端子に用いる材料よりも高い融点を有するＣｕ、Ａｌ等の金属を用いることができる。
【００２７】
なお、第１の半導体チップ１０２には、例えば、ロジック回路またはＡＳＩＣ(Application Specific Integrated Circuit)が形成されたチップを用いることができる。また、第２の半導体チップ１０５にはメモリ回路が形成されたチップを用いることができる。第１の半導体チップ１０２、第２の半導体チップ１０５の代わりに、それぞれ第１の半導体チップ１０２、第２の半導体チップ１０５を内包する半導体パッケージを設けてもよい。
【００２８】
図６は、半導体装置１００をマザ−ボード１０６に搭載した構成を示す断面模式図である。半導体装置１００は、配線基板１０１の一方の面がマザーボード１０６と対向するように搭載されるため、導電部１０３によって、配線基板１０１とマザーボード１０６との距離が制限される。よって、導電部１０３と同じ面に形成された外部接続端子１０４の高さを一定に保つことが可能となる。
【００２９】
ここで、第１の半導体チップ１０２の下面（配線基板１０１に搭載された面と反対の面）は、マザーボード１０６に接触している。さらに、図６（ｂ）に示すように、第１の半導体チップ１０２および導電部１０３が接するマザーボード１０６の領域には、表面の絶縁層１０７が除去され、一層目の配線層１０８が露出された凹部１１３が形成されている。第１の半導体チップ１０２と導電部１０３の下面は、当該露出した一層目の配線層１０８と、放熱性樹脂１０９等の膜を介して接続される。このようにすれば、第２の実施の形態と同様に、半導体チップ１０２から発生する熱が直接、または導電部１０３を介して、マザーボード側１０６に有効に放熱される。半導体チップ１０２または導電部１０３からマザーボード１０６への放熱経路が形成されるため、半導体装置１００の放熱性をさらに向上させることができる。なお、本実施形態では、導電部１０３と半導体チップ１０２のいずれも、マザーボード１０６の配線層１０８と接続しているが、いずれか一方のみを接続してもよい。すなわち、半導体チップ１０２とマザーボード１０６とは接触していなくてもよい。
【００３０】
次に、本半導体装置１００の製造方法について、図７を用いて説明する。図７は半導体装置１００の製造方法を示す工程断面の模式図である。
【００３１】
図７(ａ)に示すように、配線基板１０１の一方の面に、導電部１０３を接着材等により貼り付ける。導電部１０３は、外部接続端子１０４として用いる材料よりも融点が高い材料、例えばＣｕやＡｌを用いることができる。導電部１０３は、配線基板１０１内部の配線層（不図示）と絶縁するように形成する。すなわち、導電部１０３は、当該配線層に接続されている外部接続端子用のランド（不図示）を避ける形で設けられる。なお、導電部１０３の取り付けは、リフローにより行なってもよい。この場合のリフロー温度は、導電部１０３が高融点材料であるため、他の外部接続端子１０４等を形成する場合のリフロー温度等よりも高温で行なわれる。しかしながら、導電部１０３のリフローは、他の外部接続端子１０４等の形成に先立って行なわれるため、他の外部接続端子１０４等に熱的なダメージを与えることがない。次に、図７（ｂ）に示すように、配線基板１０１の一方の面に、第１の半導体チップを搭載する。第１の半導体チップ１０２の搭載は、既知のフリップチップ接続法により行なうことができる。続いて、図７（ｃ）に示すように、配線基板１０１の他方の面に、第２の半導体チップ１０５を搭載する。第２の半導体チップ１０５の搭載は、第１の半導体チップと同様に、既知のフリップチップ接続法により行なうことができる。本実施形態では、第１の半導体チップ１０２を搭載した後に、第２の半導体チップ１０５を搭載している。これは、第１の半導体チップ１０２は第２の半導体チップ１０５よりもチップサイズが小さいため、チップサイズの小さい第１の半導体チップ１０２を先に搭載することで基板１０１の反りを最小限に抑えた状態で、第２の半導体チップ１０５を搭載するためである。よって、第１の半導体チップ１０２に比して第２の半導体チップ１０５のチップサイズが小さい場合は、本実施形態とは逆に、第２の半導体チップ１０５を搭載した後に、第１の半導体チップ１０２を搭載することができる。次に、図７（ｄ）のように、半田ボール等の外部接続端子１０４を形成する。
【００３２】
半導体装置１００のマザーボード１０６への搭載は、基板１０１の一方の面をマザーボード１０６に対向させて行なわれるが、導電部１０３により配線基板１０１との間の距離が制限されるため、外部接続端子１０４の高さを一定に保つことができる。導電部１０３は外部接続端子１０４よりも融点が高い材料を用いている。よって、マザーボードに接続する際の熱処理温度を外部接続端子１０４に用いる材料の融点以上であって、導電部１０３の融点未満とすることによって、導電部１０３の形状を損なうことなく、外部接続端子１０４の高さを一定に保つことができる。
【００３３】
（第４の実施の形態）
本実施の形態は、配線基板１０１の他方の面にさらに放熱板（第２の導電部）１０９が形成されている点で他の実施の形態と異なる。
【００３４】
図８は、本実施の形態に係る半導体装置１００の模式図を示すものである。図８（a）は平面図、図８（ｂ）は断面図を示す。
【００３５】
図８のように、半導体装置１００は、配線基板１０１、配線基板１０１の一方の面に搭載された第１の半導体チップ１０２、導電部（第１の導電部）１０３、外部接続端子１０４、また配線基板１０１の他方の面に搭載された第２の半導体チップ１０５、放熱板（第２の導電部）１０９からなる。放熱板１０９は、配線基板１０１内の配線層（不図示）とは絶縁して形成することができる。放熱板１０９の配線基板１０１への貼り付けは、接着材等を用いて行なうことができる。配線基板１０１には、厚さ方向に貫通するビア（第３の導電部）１１１が形成され、第１の半導体チップ１０２と放熱板１０９の裏面（配線基板１０１に搭載された面）とが接続されている。ビア１１０は、配線基板１０１内の配線層（不図示）を避けて形成される。ビア１１０は、例えば、配線基板１０１に貫通孔を空け、Ｃｕ等の金属や導電性樹脂等を当該貫通孔に埋め込むことにより形成される。ビア１１１の数は一つでもよく、また複数設けてもよい。また、図８（ａ）に示すように、第２の半導体チップ１０５は放熱板１０９を避けて設けられるため、平面視で、第２の半導体チップ１０５の中心は第1の半導体チップ１０２の中心からオフセットしている。本実施形態では、外部接続端子１０４は第１の半導体チップ１０１の外側であって、配線基板１０１の周辺に配置されている。導電部１０３は、枠状であって、第１の半導体チップ１０２が形成されている領域と外部接続端子１０４が形成されている領域との間に配置され、第１の半導体チップ１０２を取り囲むように設けられている。このように、導電部１０３がヒートシンクの役割を果たすため、導電部１０３を第１の半導体チップ１０２の近傍に配置すれば、第１の半導体チップ１０２からの熱をより有効に放散することができる。
【００３６】
外部接続端子１０４には、例えば、Ｓｎ-Ａｇ-Ｃｕ等の合金を用いることができる。導電部１０３には、外部接続端子１０４に用いる材料よりも高い融点を有するＣｕ、Ａｌ等の金属を用いることができる。同様に、放熱板１０９も外部接続端子１０４に用いる材料よりも高い融点を有する材料、例えばＣｕ、Ａｌ等の金属を用いることができる。
【００３７】
なお、第１の半導体チップ１０２には、例えば、ロジック回路またはＡＳＩＣが形成されたチップを用いることができる。また、第２の半導体チップ１０５には、メモリ回路が形成されたチップを用いることができる。第１の半導体チップ１０２、第２の半導体チップ１０５の代わりに、それぞれ第１の半導体チップ１０２、第２の半導体チップ１０５を内包する半導体パッケージを設けてもよい。
【００３８】
第１の半導体チップ１０２は、配線基板１０１を貫通するビア（第３の導電部）１１１を介して放熱板１１０の裏面に接続されている。したがって、第１の半導体チップ１０２から発生する熱に対して、ビア１１１から放熱板１１０に至る放熱経路が形成されるため、さらに半導体装置１００の放熱性を高めることができる。ここで、ビア１１１は、特に、第１の半導体チップ１０２に形成された素子形成領域の中でも、消費電力が大きいマクロ領域に接続されることが好ましい。消費電力が大きい領域は、発熱量も大きくなるためである。消費電力が大きいマクロ領域としては、例えば、イーサネット（登録商標），PCI-Expressなどの高速に動作するSerDes（SERializer/DESerializer）、あるいはシリアルATA （Advanced Technology Attachment）やXauiが挙げられる。なお、ビア１１１を介して第１の半導体チップ１０２の熱を放熱する本構成においては、導電部１０３や第２の半導体チップ１０５を有さない構成とすることも、実施形態としてあり得る。
【００３９】
（第５の実施の形態）
本実施の形態は、導電部１０３の形状、配置が異なる点で、他の実施の形態と異なる。  図９、図１０は本実施の形態に係る半導体装置１００の模式図である。
【００４０】
図９は、導電部１０３を線状にし、第１の半導体チップ１０２の対向する辺の外側に配置した例である。図９（a）は平面、図９（ｂ）は断面のそれぞれ模式図である。
【００４１】
図１０は、線状の導電部１０３を第１の半導体チップ１０２の４辺の外側に配置した例である。図１０（a）は平面、図１０（ｂ）は断面のそれぞれ模式図である。
【００４２】
（第６の実施の形態）
本実施の形態は、導電部１０３を線状にし、さらに複数列配置している。
【００４３】
図１１は、線状の導電部１０３を第１の半導体チップ１０２の４辺の外側に配置し、さらに、例えば、対向する２辺の外側については、隙間を空けて複数列配置した構成である。導電部１０３は、隙間を空けて複数列形成されているため、単列で形成した場合に比べて、半導体チップ１０２の放熱性がさらに向上する場合がある。なお、図１１（a）は、第２の半導体チップ１０２と放熱板１１０の記載を省略している。
【００４４】
（第７の実施の形態）
本実施の形態は、導電部１０３をボール状に形成した点で、他の実施の形態と異なる。
【００４５】
図１２に示すように、半導体装置１００は、配線基板１０１、配線基板１０１の一方の面に搭載された第１の半導体チップ１０２、ボール状の導電部１０３、外部接続端子１０４、また配線基板１０１の他方の面に搭載された第２の半導体チップ１０５からなる。導電部１０３は、外部接続端子１０４よりも融点が高く、かつ配線基板１０１内の配線層(不図示)とは電気的に絶縁されている。第１の半導体チップ１０２または第２の半導体チップ１０５と、外部接続端子１０４とはそれぞれ、配線基板１０１内部の配線層（不図示）によって、電気的に接続されている。図１２（ａ）に示すように、本実施形態では、外部接続端子１０４は第１の半導体チップ１０１の外側であって、配線基板１０１の周辺に配置されている。
【００４６】
導電部１０３は、第１の半導体チップ１０２が形成されている領域と外部接続端子１０４が形成されている領域との間に配置され、第１の半導体チップ１０２を取り囲むように配置されている。本実施形態では、ボール状の導電部１０３は第１の半導体チップの角部近傍の４箇所配置されているが、配置箇所は辺部近傍でもよい。また、導電部１０３の数は、安定して配線基板１０１とマザーボード１０６との距離を制限するために、少なくとも３個あることが好ましい。また、導電部１０３の数を増やせば、第１の半導体チップ１０２の放熱性は、より向上することになる。
【００４７】
外部接続端子１０４には、例えば、Ｓｎ-Ａｇ-Ｃｕ等の合金（融点は、Ａｇ含有率３ wt ％、Ｃｕ含有率0.5 wt ％で221℃）を用いることができる。導電部１０３には、外部接続端子１０４に用いる材料よりも高い融点を有する材料を用いることができ、例えば、Ｓｎ（融点：約232℃）、Ｐｂ（融点：約328℃）、またはこれらの合金を用いることができる。
【００４８】
なお、第１の半導体チップ１０２には、例えば、ロジック回路またはＡＳＩＣが形成されたチップを用いることができる。また、第２の半導体チップ１０５には、メモリ回路が形成されたチップを用いることができる。第１の半導体チップ１０２、第２の半導体チップ１０５の代わりに、それぞれ第１の半導体チップ１０２、第２の半導体チップ１０５を内包する半導体パッケージを設けてもよい。また、ボール状の導電部１０３は、外部接続端子１０４の外側であって、配線基板１０1の周辺に設けてもよく、外部接続端子１０４が形成されている領域内に設けてもよい。
【００４９】
図１３（a）に示すように、半導体装置１００は配線基板１０１の一方の面がマザーボード１０６と対向するように搭載されるため、導電部１０３によって、配線基板１０１とマザーボード１０６との距離が制限される。よって、導電部１０３と同じ面に形成された外部接続端子１０４の高さを一定に保つことが可能となる。
【００５０】
ここで、図１３（ｂ）に示すように、第１の半導体チップ１０２の下面（配線基板１０１に搭載された面と反対の面）は、マザーボード１０６に接触していてもよい。第１の半導体チップ１０２が接するマザーボード１０６の領域には、表面の絶縁層１０７が除去され、一層目の配線層１０８が露出された凹部１１３を形成している。第１の半導体チップ１０２の下面は、当該露出した一層目の配線層１０８と、放熱性樹脂１０９等の膜を介して接続される。このようにすれば、第１の半導体チップ１０２から発生する熱は、直接マザーボード１０６側に放熱されるため、放熱性をより向上させることができる。また、第２の実施の形態のように、導電部１０３を第１の半導体チップと同様に、マザーボード１０６の配線層１０８に放熱性樹脂１０９等の膜を介して接続してもよい。
【００５１】
次に、本半導体装置１００の製造方法について、図１４を用いて説明する。図１４は半導体装置１００の製造方法を示す工程断面の模式図である。
【００５２】
図１４(ａ)に示すように、配線基板１０１の一方の面に、ボール状の導電部１０３を形成する。導電部１０３は、外部接続端子１０４として用いる材料よりも融点が高い材料、例えばＳｎ、Ｐｂ、またはこれらの合金を用いることができる。導電部１０３は、配線基板１０１内の配線層（不図示）と絶縁されたランド(不図示)上に形成される。次に、図１４（ｂ）に示すように、配線基板１０１の一方の面に、第１の半導体チップ１０２を搭載する。第１の半導体チップ１０２の搭載は、既知のフリップチップ接続法により行なうことができる。続いて、図１４（ｃ）に示すように、基板１０１の他方の面に、第２の半導体チップ１０５を搭載する。第２の半導体チップ１０５の搭載は、第１の半導体チップ１０２と同様に既知のフリップチップ接続法により行なうことができる。なお、本実施の形態では、第１の半導体チップ１０２を搭載した後に、第２の半導体チップ１０５を搭載している。これは、第１の半導体チップ１０２は第２の半導体チップ１０５よりもチップサイズが小さいため、チップサイズの小さい第１の半導体チップ１０２を先に搭載することで基板１０１の反りを最小限に抑えた状態で、第２の半導体チップ１０５を搭載するためである。よって、第１の半導体チップ１０２に比して第２の半導体チップ１０５のチップサイズが小さい場合は、本実施形態とは逆に、第２の半導体チップ１０５を搭載した後に、第１の半導体チップ１０２を搭載することができる。次に、図１４（ｄ）のように、配線基板１０１の一方の面に、例えば融点221℃のＳｎ-Ａｇ-Ｃｕ等からなる外部接続端子１０４を形成する。
【００５３】
半導体装置１００のマザーボード１０６への搭載（図１３（ｂ）参照）は、配線基板１０１の一方の面をマザーボード１０６に対向させて行なわれるが、導電部１０３により基板１０１との間の距離が制限されるため、外部接続端子１０４の高さを一定に保つことができる。前述のとおり、導電部１０３は外部接続端子１０４よりも融点が高い材料を用いている。よって、マザーボード１０６に接続する際の熱処理温度を外部接続端子１０４に用いる材料の融点以上であって、導電部１０３の融点未満とすることによって、導電部１０３の形状を損なうことなく、外部接続端子１０４の高さを一定に保つことができる。例えば、外部接続端子１０３として、融点221℃のＳｎ-Ａｇ-Ｃｕの合金(融点221℃)を用いた場合、マザーボード１０６に接続する際の熱処理温度を２２５℃とすれば、これより融点が高い材料、例えばＳｎ、Ｐｂ、またはこれらの合金から成る導電部１０３の形状は損なわれることなく、外部接続端子１０４の高さを一定に保つことができる。
【００５４】
（第８の実施の形態）
本実施の形態は、マザーボード１０６上にコンデンサや抵抗などの電子部品１１２が設けられている際に、第１の半導体チップ１０２の下面が電子部品１１２から離間している実施形態である。図１５は本実施形態に係る半導体装置１００の模式図であって、図１５(a)は本平面図、図１５（ｂ）は断面図である。なお、図１５（a）においては、マザーボード１０６の記載は省略している。
【００５５】
図１５に示すように、マザーボード１０６上にはコンデンサや抵抗などの電子部品１１２が搭載される場合がある。このような場合には、第１の半導体チップ１０２の下面（配線基板１０１に搭載された面と反対の面）は電子部品１１２の上面と離間して配置することができる。このような構成とすれば、マザーボード１０６上への電子部品１１２の配置等、設計の自由度を向上させることができる。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１の実施に形態に係る半導体装置の模式図である。
【図２】本発明の第１の実施に形態に係る半導体装置の模式図である。
【図３】本発明の第１の実施に形態に係る半導体装置の製造方法を示す模式図である。
【図４】本発明の第２の実施に形態に係る半導体装置の模式図である。
【図５】本発明の第３の実施に形態に係る半導体装置の模式図である。
【図６】本発明の第３の実施に形態に係る半導体装置の模式図である。
【図７】本発明の第３の実施に形態に係る半導体装置の製造方法を示す模式図である。
【図８】本発明の第４の実施に形態に係る半導体装置の模式図である。
【図９】本発明の第５の実施に形態に係る半導体装置の模式図である。
【図１０】本発明の第５の実施に形態に係る半導体装置の模式図である。
【図１１】本発明の第６の実施に形態に係る半導体装置の模式図である。
【図１２】本発明の第７の実施の形態に係る半導体装置の模式図である。
【図１３】本発明の第７の実施の形態に係る半導体装置の模式図である。
【図１４】本発明の第７の実施の形態に係る半導体装置の製造方法を示す模式図である。
【図１５】本発明の第８の実施の形態に係る半導体装置の模式図である。
【図１６】本発明の従来技術を説明するための断面模式図である。
【符号の説明】
【００５７】
１０  半導体装置
１１  半導体チップ
１２  外部接続端子
１３  スペーサ
１４  半導体チップ
１５  電子部品
１００  半導体装置
１０１  配線基板（基板、第１の基板）
１０２  半導体チップ（第１の半導体チップ）
１０３  導電部（第１の導電部）
１０４  外部接続端子
１０５  第２の半導体チップ
１０６  マザーボード（第２の基板）
１０７  絶縁層
１０８  配線層
１０９  放熱性樹脂
１１０  放熱板（第２の導電部）
１１１  ビア（第３の導電部）
１１２  電子部品
１１３  凹部
１１４  配線層
【図１】
2009129960.tif 000003
【図２】
2009129960.tif 000004
【図３】
2009129960.tif 000005
【図４】
2009129960.tif 000006
【図５】
2009129960.tif 000007
【図６】
2009129960.tif 000008
【図７】
2009129960.tif 000009
【図８】
2009129960.tif 000010
【図９】
2009129960.tif 000011
【図１０】
2009129960.tif 000012
【図１１】
2009129960.tif 000013
【図１２】
2009129960.tif 000014
【図１３】
2009129960.tif 000015
【図１４】
2009129960.tif 000016
【図１５】
2009129960.tif 000017
【図１６】
2009129960.tif 000018