(57)【要約】【課題】  データが不正にコピーされることを十分に防止することができるメモリ装置を提供する。【解決手段】  外部から入力されるクロック信号ＣＬＫに基づいて、外部アドレス信号ＡＤＲＳに対してそれぞれ異なる変換を行なう変換機（ｆ０）１２＿０，…，変換機（ｆｘ）１２＿２ｎ−１を第１の選択機１３で時系列的に繰り返し１つずつ選択し、選択された変換機の出力信号に対してそれぞれ異なる逆変換を逆変換機（ｆ０−１）１４＿０，…，逆変換機（ｆｘ−１）１４＿２ｎ−１で行なう。さらに、外部から入力されるチップセレクト信号ＣＳＮに基づいて逆変換機（ｆ０−１）１４＿０，…，逆変換機（ｆｘ−１）１４＿２ｎ−１を第２の選択機１５で時系列的に繰り返し１つずつ選択し、選択された逆変換機の出力信号を、内部アドレス信号としてＲＯＭ本体１１に供給する。【選択図】  図１
2009064296.tif 000002
【特許請求の範囲】
【請求項１】
複数の内部アドレスそれぞれに対応する記憶要素を有するメモリ本体と、
外部アドレスを表わす外部アドレス信号に対してそれぞれ異なる変換を行なう複数の変換機と、
外部から入力される複数のパルス信号のうちの少なくとも１つの第１のパルス信号に基づいて前記複数の変換機を時系列的に繰り返し１つずつ選択する第１の選択機と、
前記複数の変換機のうちの、前記第１の選択機で選択された変換機の出力信号に対してそれぞれ異なる再変換を行なう複数の再変換機と、
外部から入力される前記複数のパルス信号のうちの少なくとも１つの第２のパルス信号に基づいて前記複数の再変換機を時系列的に繰り返し１つずつ選択することにより、選択された再変換機の出力信号を、内部アドレスを表わす内部アドレス信号として前記メモリ本体に供給させる第２の選択機とを備えたことを特徴とするメモリ装置。
【請求項２】
前記複数の再変換機それぞれは、前記複数の変換機それぞれによる変換に対する逆変換を行なう逆変換機であることを特徴とする請求項１記載のメモリ装置。
【請求項３】
前記第１の選択機は、前記第１のパルス信号のパルス数をカウントする第１のカウンタと、該第１のカウンタのカウント値に基づいて前記複数の変換機を循環的に選択する第１のセレクタとを有するものであり、
前記第２の選択機は、前記第２のパルス信号のパルス数をカウントする第２のカウンタと、該第２のカウンタのカウント値に基づいて前記複数の再変換機を循環的に選択する第２のセレクタとを有するものであることを特徴とする請求項２記載のメモリ装置。
【請求項４】
前記第２の選択機は、前記第１の変換機で循環的に選択される複数の変換機の選択の順序と同一の順序で、該複数の変換機それぞれによる変換に対する逆変換を行なう逆変換機を循環的に選択するものであって、
前記第２のカウンタは、該第２のカウンタが仮に前記第１のカウンタと同じ前記第１のパルス信号のパルス数をカウントした場合に、前記第１のセレクタで選択された変換機による変換に対する逆変換とは異なる再変換を行なう再変換機を前記第２のセレクタが選択するカウント値を出力するものであることを特徴とする請求項３記載のメモリ装置。
【請求項５】
前記第２の選択機は、前記第１の変換機で循環的に選択される複数の変換機の選択の順序とは異なる順序で、該複数の変換機それぞれによる変換に対する逆変換を行なう逆変換機を循環的に選択するものであることを特徴とする請求項３記載のメモリ装置。
【請求項６】
前記第１のパルス信号および前記第２のパルス信号のうちの一方がクロック信号であり他方がチップセレクト信号であることを特徴とする請求項１から請求項５のうちのいずれか１項記載のメモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の内部アドレスそれぞれに対応する記憶要素を有するメモリ本体を備えたメモリ装置に関する。
【背景技術】
【０００２】
上述のようなメモリ本体の１つであるＲＯＭ本体を備えたメモリ装置において、そのＲＯＭ本体には、ソフトウェアのプログラムコード等のデータが格納される。一般に、メモリ装置に格納されているデータは、ＲＯＭライタ等を使用してコピーすることができる。しかし、メモリ装置に格納されているデータがそのように簡単にコピーされてしまっては、ソフトウェア開発者がそのソフトウェアの開発に要した多大な時間、費用、および労力に見合う利益を正当に享受できなくなるという問題がある。
【０００３】
そこで、従来より、メモリ装置に格納されているデータを不正にコピーすることを防止する技術が提案されている。例えば、入力されたアドレスと特定アドレス記憶部に記憶されている特定アドレスとを比較し、一致した場合にノイズを発生してデータの読出しを不安定にすることにより、メモリ装置に格納されているデータを不正にコピーすることを防止する技術が提案されている（特許文献１参照）。
【０００４】
また、入力されたアドレスと特定アドレス記憶部に記憶されている特定アドレスとが一致したことを示す一致信号が所定回数に達する毎にカウンタからパルス信号を出力し、このパルス信号に基づいて読出しデータ中に誤データを混入させることにより、ＲＯＭ本体に格納されているデータを不正にコピーすることを防止する技術が提案されている（特許文献２参照）。
【特許文献１】特開２００６−１２４１１号公報
【特許文献２】特開２００１−２２２４７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１，２に提案された技術では、不正アクセスによって得られたデータを解析することで、特定アドレスを見つけ出すことが可能である。特定アドレスを見つけ出すことができれば、その特定アドレスを飛ばしてデータを読み出すことにより、正しいデータを得ることが可能である。従って、メモリ装置に格納されているデータを不正にコピーすることを防止する点に欠けるという問題がある。
【０００６】
本発明は、上記事情に鑑み、データが不正にコピーされることを十分に防止することができるメモリ装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成する本発明のメモリ装置は、
複数の内部アドレスそれぞれに対応する記憶要素を有するメモリ本体と、
外部アドレスを表わす外部アドレス信号に対してそれぞれ異なる変換を行なう複数の変換機と、
外部から入力される複数のパルス信号のうちの少なくとも１つの第１のパルス信号に基づいて上記複数の変換機を時系列的に繰り返し１つずつ選択する第１の選択機と、
上記複数の変換機のうちの、上記第１の選択機で選択された変換機の出力信号に対してそれぞれ異なる再変換を行なう複数の再変換機と、
外部から入力される上記複数のパルス信号のうちの少なくとも１つの第２のパルス信号に基づいて上記複数の再変換機を時系列的に繰り返し１つずつ選択することにより、選択された再変換機の出力信号を、内部アドレスを表わす内部アドレス信号として上記メモリ本体に供給させる第２の選択機とを備えたことを特徴とする。
【０００８】
本発明のメモリ装置では、外部アドレス信号が二度変換されてからメモリ本体に供給されることとなる。このようにすることにより、二度目の変換（再変換）が一度目の変換に対して正しく行なわれなければ、アドレス信号が正しく復元されないようにすることができる。従って、正規なユーザ以外のユーザが、メモリ本体に格納されているデータを読み出そうとしても、メモリ本体に供給されるアドレス信号の解析は困難であり、従来の、不正アクセス判別用に特定アドレスを使用する技術と比較し、データが不正にコピーされることを十分に防止することができる。
【０００９】
ここで、上記複数の再変換機それぞれは、上記複数の変換機それぞれによる変換に対する逆変換を行なう逆変換機であることが好ましい。
【００１０】
アドレス信号を変換機で変換し、さらに、逆変換機で逆変換を行ってからメモリ本体に供給することにより、従来の、アドレス信号の変換、再変換を行わない場合と同一の外部アドレス信号を利用することができる。
【００１１】
また、上記第１の選択機は、上記第１のパルス信号のパルス数をカウントする第１のカウンタと、その第１のカウンタのカウント値に基づいて上記複数の変換機を循環的に選択する第１のセレクタとを有するものであり、
上記第２の選択機は、上記第２のパルス信号のパルス数をカウントする第２のカウンタと、その第２のカウンタのカウント値に基づいて上記複数の再変換機を循環的に選択する第２のセレクタとを有するものであることも好ましい態様である。
【００１２】
このようにすると、第１，第２の選択機の回路を簡単に実現することができる。
【００１３】
さらに、上記第２の選択機は、上記第１の変換機で循環的に選択される複数の変換機の選択の順序と同一の順序で、それら複数の変換機それぞれによる変換に対する逆変換を行なう逆変換機を循環的に選択するものであって、
上記第２のカウンタは、その第２のカウンタが仮に上記第１のカウンタと同じ上記第１のパルス信号のパルス数をカウントした場合に、上記第１の選択機で選択された変換機による変換に対する逆変換とは異なる再変換を行なう再変換機を前記第２のセレクタが選択するカウント値を出力するものであることも好ましい。
【００１４】
このようにすると、第２の選択機の回路構成を簡素化することができるとともに、正規なユーザ以外のユーザによる、メモリ本体に供給されるアドレス信号の解析を困難にすることができる。
【００１５】
また、上記第２の選択機は、上記第１の変換機で循環的に選択される複数の変換機の選択の順序とは異なる順序で、それら複数の変換機それぞれによる変換に対する逆変換を行なう逆変換機を循環的に選択するものであることも好ましい態様である。
【００１６】
この場合にも、第２の選択機の回路構成を簡素化することができるとともに、正規なユーザ以外のユーザによる、メモリ本体に供給されるアドレス信号の解析を困難にすることができる。
【００１７】
さらに、上記第１のパルス信号および上記第２のパルス信号のうちの一方がクロック信号であり他方がチップセレクト信号であることも好ましい。
【００１８】
このような、従来の、アドレス信号の変換、再変換を行わないメモリ装置においても利用される信号を変換機、再変換機の選択のために利用することにより、外部からはアドレス信号の変換、再変換を行っていることを知ることができない。これにより、データが不正にコピーされることをより確実に防止することができる。
【発明の効果】
【００１９】
本発明のメモリ装置によれば、データが不正にコピーされることを十分に防止することができる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照して本発明の実施の形態を説明する。
【００２１】
図１は、本発明の一実施形態のメモリ装置の回路構成を示す図である。      
【００２２】
図１に示すメモリ装置１０には、複数の内部アドレスそれぞれに対応する記憶要素を有するＲＯＭ本体１１（本発明にいうメモリ本体の一例に相当）が備えられている。
【００２３】
また、このメモリ装置１０には、外部アドレスを表わす外部アドレス信号ＡＤＲＳに対してそれぞれ異なる変換を行なう複数（ここでは、ｎ個）の変換機（ｆ０）１２＿０，…，変換機（ｆｘ：ｘ＝２ｎ−１）１２＿２ｎ−１が備えられている。
【００２４】
さらに、このメモリ装置１０には、外部から入力されるクロック信号ＣＬＫ（本発明にいう第１のパルス信号の一例に相当）に基づいて、変換機（ｆ０）１２＿０，…，変換機（ｆｘ：ｘ＝２ｎ−１）１２＿２ｎ−１を時系列的に繰り返し１つずつ選択する第１の選択機１３が備えられている。詳細には、第１の選択機１３は、クロック用カウンタ１３＿１（本発明にいう第１のカウンタの一例に相当）と、マルチプレクサ（ＭＵＸ）１３＿２（本発明にいう第１のセレクタの一例に相当）とを有する。
【００２５】
クロック用カウンタ１３＿１は、クロック信号ＣＬＫのパルス数をカウントすることにより、変換機（ｆ０）１２＿０，…，変換機（ｆｘ）１２＿２ｎ−１を循環的に選択するｎビットのカウント値（Ｑ０，…，Ｑｎ-1）を生成する。
【００２６】
一方、マルチプレクサ１３＿２は、クロック用カウンタ１３＿１が生成するｎビットのカウント値（Ｑ０，…，Ｑｎ-1）を選択信号として、変換機（ｆ０）１２＿０，…，変換機（ｆｘ）１２＿２ｎ−１を循環的に選択する。
【００２７】
また、このメモリ装置１０には、変換機（ｆ０）１２＿０，…，変換機（ｆｘ：ｘ＝２ｎ−１）１２＿２ｎ−１のうちの、マルチプレクサ１３＿２で選択された変換機の出力信号に対してそれぞれ異なる逆変換を行なう逆変換機（ｆ０−１）１４＿０，…，逆変換機（ｆｘ−１：ｘ＝２ｎ−１）１４＿２ｎ−１（本発明にいう再変換機の一例に相当）が備えられている。詳細には、これら逆変換機（ｆ０−１）１４＿０，…，逆変換機（ｆｘ−１：ｘ＝２ｎ−１）１４＿２ｎ−１それぞれは、上記変換機（ｆ０）１２＿０，…，変換機（ｆｘ：ｘ＝２ｎ−１）１２＿２ｎ−１それぞれによる変換に対する逆変換を行なう逆変換機である。
【００２８】
さらに、このメモリ装置１０には、外部から入力されるチップセレクト信号ＣＳＮ（本発明にいう第２のパルス信号の一例に相当）に基づいて、逆変換機（ｆ０−１）１４＿０，…，逆変換機（ｆｘ−１：ｘ＝２ｎ−１）１４＿２ｎ−１を時系列的に繰り返し１つずつ選択することにより、選択された逆変換機の出力信号を、内部アドレスを表わす内部アドレス信号としてＲＯＭ本体１１に供給させる第２の選択機１５が備えられている。
【００２９】
詳細には、第２の選択機１５は、チップセレクト用カウンタ１５＿１（本発明にいう第２のカウンタの一例に相当）と、マルチプレクサ（ＭＵＸ）１５＿２（本発明にいう第２のセレクタの一例に相当）とを有する。
【００３０】
チップセレクト用カウンタ１５＿１は、チップセレクト信号ＣＳＮのパルス数をカウントすることにより、逆変換機（ｆ０−１）１４＿０，…，逆変換機（ｆｘ−１）１４＿２ｎ−１を循環的に選択するｎビットのカウント値（ｑ０，…，ｑｎ-1）を生成する。
【００３１】
一方、マルチプレクサ１５＿２は、チップセレクト用カウンタ１５＿１が生成するｎビットのカウント値（ｑ０，…，ｑｎ-1）を選択信号として、逆変換機（ｆ０−１）１４＿０，…，逆変換機（ｆｘ−１）１４＿２ｎ−１を循環的に選択する。
【００３２】
さらに詳細には、第２の選択機１５は、第１の選択機１３で循環的に選択される変換機（ｆ０）１２＿０，…，変換機（ｆｘ）１２＿２ｎ−１の選択の順序と同一の順序で、それら変換機（ｆ０）１２＿０，…，変換機（ｆｘ）１２＿２ｎ−１それぞれによる変換に対する逆変換を行なう逆変換機（ｆ０−１）１４＿０，…，逆変換機（ｆｘ−１）１４＿２ｎ−１を循環的に選択するものである。また、チップセレクト用カウンタ１５＿１は、そのチップセレクト用カウンタ１５＿１が仮にクロック用カウンタ１３＿１と同じクロック信号のパルス数をカウントした場合に、第１の選択機１３で選択された変換機による変換に対する逆変換とは異なる再変換を行なう逆変換機が、マルチプレクサ１５＿２によって選択されるカウント値を出力するものである。
【００３３】
このメモリ装置１０は、ＲＯＭ本体１１に内部アドレス信号を供給するにあたり、先ず、外部から入力されるクロック信号ＣＬＫに基づいて、外部アドレス信号ＡＤＲＳに対してそれぞれ異なる変換を行なう変換機（ｆ０）１２＿０，…，変換機（ｆｘ）１２＿２ｎ−１を時系列的に繰り返し１つずつ選択し、選択された変換機の出力信号に対してそれぞれ異なる逆変換を逆変換機（ｆ０−１）１４＿０，…，逆変換機（ｆｘ−１）１４＿２ｎ−１で行なう。また、外部から入力されるチップセレクト信号ＣＳＮに基づいて逆変換機（ｆ０−１）１４＿０，…，逆変換機（ｆｘ−１）１４＿２ｎ−１を時系列的に繰り返し１つずつ選択し、選択された逆変換機の出力信号を、内部アドレス信号としてＲＯＭ本体１１に供給する。従って、外部アドレス信号ＡＤＲＳが二度変換されてからＲＯＭ本体１１に供給されることとなる。このため、二度目の変換（逆変換）が一度目の変換に対して正しく行なわれなければ、アドレス信号ＡＤＲＳが正しく復元されないこととなる。従って、正規なユーザ以外のユーザが、ＲＯＭ本体１１に格納されているデータ（ＤＡＴＡ）を読み出そうとしても、ＲＯＭ本体１１に供給されるアドレス信号の解析は困難であり、従来の、不正アクセス判別用に特定アドレスを使用する技術と比較し、データが不正にコピーされることを十分に防止することができる。
【００３４】
ここで、図２を参照して、あるアドレスに格納されているデータを正しく読み出せる場合と読み出せない場合との例について説明する。
【００３５】
ここでは、便宜上、クロック用カウンタ，チップセレクト用カウンタがそれぞれ２ビットの例で説明する。
【００３６】
クロック用カウンタが２ビットであるため、４個の変換機ｆ０，ｆ１，ｆ２，ｆ３が用意される。また、チップセレクト用カウンタが２ビットであるため、４個の逆変換機ｆ２−１，ｆ３−１，ｆ０−１，ｆ１−１が用意される。詳細には、クロック用カウンタから出力される２ビットの選択信号（Ｑ０，Ｑ１）の論理値（０，０），（０，１），（１，０），（１，１）に対応する４個の変換機ｆ０，ｆ１，ｆ２，ｆ３が用意される。また、チップセレクト用カウンタから出力される２ビットの選択信号（ｑ０，ｑ１）の論理値（０，０），（０，１），（１，０），（１，１）に対応する４個の逆変換機ｆ２−１，ｆ３−１，ｆ０−１，ｆ１−１が用意される。前述のように、本実施形態において、チップセレクト用カウンタ１５＿１は、クロック用カウンタ１３＿１と同じクロック信号のパルス数をカウントした場合には、第１の選択機１３で選択された変換機による変換に対する逆変換とは異なる再変換を行う逆変換機が選択されるカウント値を出力する。より具体的には、図２に示した例では、クロック用カウンタから出力される選択信号（Ｑ０，Ｑ１）の論理値（カウント値）と、チップセレクト用カウンタから出力される選択信号（ｑ０，ｑ１）の論理値（カウント値）との差が、一定値（ここでは２）の時に正しく逆変換機を選択することができる。
【００３７】
ここでは、クロック信号ＣＬＫのパルスが入力される前の選択信号（Ｑ０，Ｑ１）の論理値が（０，１）であったとする。そして、クロック信号ＣＬＫのパルスの入力により選択信号（Ｑ０，Ｑ１）の論理値が（１，０）に変化し、変換機ｆ２が選択されることによって、アドレスはｆ２（Ａ）に変換されるとする。
【００３８】
図２の左側に示すように、チップセレクト信号ＣＳＮのパルスが入力される前の選択信号（ｑ０，ｑ１）の論理値が（１，１）の場合、チップセレクト信号ＣＳＮのパルスの入力により選択信号（ｑ０，ｑ１）の論理値は（０，０）に変化する。すると、アドレスＡは、Ａ＝ｆ２・ｆ２−１（Ａ）となり、従って正しく復元されることとなる。
【００３９】
一方、チップセレクト信号ＣＳＮのパルスが入力される前の選択信号（ｑ０，ｑ１）の論理値が（１，１）以外の場合は、チップセレクト信号ＣＳＮのパルスの入力により選択信号（ｑ０，ｑ１）の論理値は（０，０）以外の値に変化する。すると、アドレスＡは、Ａ＝ｆ２・ｆ２−１（Ａ）以外のものとなり、従って正しく復元されないことになる。
【００４０】
次に、正規なユーザ以外のユーザが、目的のアドレスＡ０，Ａ１，…に不正にアクセスする場合の例について、図３を参照して説明する。
【００４１】
図３は、正規なユーザ以外のユーザが、メモリ装置のアドレスに不正にアクセスしようとする場合のタイミングチャートである。
【００４２】
図３には、クロック信号ＣＬＫとチップセレクト信号ＣＳＮが示されている。また、その時にアクセスしようとしているアドレスＡＤＲＳと、変換時のクロック用カウンタの値と、チップセレクト用カウンタの値と、それぞれの変換機，逆変換機で変換，逆変換されたアドレスと、マルチプレクサ１３＿２（ＭＵＸ１），１５＿２（ＭＵＸ２）の出力とが示されている。尚、クロック用カウンタ，チップセレクト用カウンタの値と変換機，逆変換機の対応は、図２と同じである。
【００４３】
クロック信号ＣＬＫの１回目のパルスの入力でクロック用カウンタの値は（１１）から（００）になる。このとき、アドレス信号ＡＤＲＳＡ０が入力されていると、ＭＵＸ１の出力としては変換機ｆ０により変換されたｆ０（Ａ０）が選択され、逆変換機ｆ０−１，…，逆変換機ｆｘ−１に入力される。また、この時チップセレクト信号ＣＳＮの１回目のパルスも入力され、チップセレクト用のカウンタの値は（１１）から（００）になる。このため、ＭＵＸ２の出力としては逆変換機ｆ２−１により逆変換されたｆ２−１・ｆ０（Ａ０）が選択される。この場合、変換に対して正しく逆変換が行なわれていないので、アドレスは復元されず、目的のアドレスにアクセスすることができない。同様に、アドレスＡ０以降のアドレスＡ１，Ａ２，…についても正しく復元されず、従って目的のアドレスにアクセスすることができない。
【００４４】
図４は、正規なユーザがメモリ装置のアドレスにアクセスしようとする場合のタイミングチャートである。
【００４５】
正規のユーザーが、目的のアドレスＡ０，Ａ１，…にアクセスする場合には、変換機に対して正しい逆変換機が使用されるように、クロック信号ＣＬＫおよびチップセレクト信号ＣＳＮのパルスの入力のタイミングを設定することができる。具体的には、例えば、クロック用カウンタから出力されるカウント値と、チップセレクト用カウンタから出力されるカウント値との差が、定められた一定値（ここでは２）になるように、チップセレクト信号ＣＳＮのパルスを入力せずに、クロック信号ＣＬＫのパルスだけを必要な回数（ここでは２回）入力してクロック用カウンタをカウントアップした後に、読み出したいデータのアドレスにアクセスすればよい。ここでは、図４に示すように、クロック信号ＣＬＫの、２回目，３回目のパルスに対しては、チップセレクト信号ＣＳＮのパルスは入力されない。ここで、目的のアドレスＡＤＲＳは、クロック信号ＣＬＫの３回目以降のパルスに同期して入力されるＡ０以降のアドレスである。まず、クロック信号ＣＬＫの３回目のパルスが入力されると、クロック用カウンタの値は（１０）となり変換機ｆ２が選択される。従って、ＭＵＸ１の出力としては変換機ｆ２により変換されたｆ２（Ａ０）が選択され、逆変換機ｆ０−１，…，逆変換機ｆｘ−１に入力される。この時、チップセレクト用カウンタの値は（００）のままになっているので、逆変換機ｆ２−１が選択され、正しく復元されたｆ２−１・ｆ２（Ａ０）＝Ａ０が出力される。Ａ１以降のアドレスについては、クロック信号ＣＬＫの各パルスに対して、チップセレクト信号のパルスを毎回入力することにより、正しく復元されてＲＯＭ本体に入力される。
【００４６】
ここで、仮に、正規なユーザ以外のユーザが、アドレスの変換、再変換が行われていることを知り得たとしても、変換機と、その変換機による変換に対して正しい逆変換を行なう逆変換機との対応関係を知らないので、ＲＯＭ本体のデータをコピーすることは困難である。
【００４７】
尚、本実施形態のメモリ装置１０では、第２の選択機１５は、第１の変換機１３で循環的に選択される変換機ｆ０，…，変換機ｆｘの選択の順序と同一の順序で、それら変換機ｆ０，…，変換機ｆｘそれぞれによる変換に対する逆変換を行なう逆変換機を循環的に選択する例で説明した。しかし、本発明にいう第２の選択機は、第１の変換機で循環的に選択される複数の変換機の選択の順序とは異なる順序で、それら複数の変換機それぞれによる変換に対する逆変換を行なう逆変換機を循環的に選択するものであってもよい。以下、図５、図６、図７を参照して説明する。
【００４８】
図５は、複数の変換機の選択の順序とは異なる順序で逆変換機を循環的に選択するためのクロック用カウンタ，チップセレクト用カウンタの選択信号の論理値に対応する変換機，逆変換機を示す図である。
【００４９】
ここでは、変換機ｆ０，ｆ１，ｆ２，ｆ３の選択の順序とは異なる順序で逆変換機ｆ０−１，ｆ１−１，ｆ３−１，ｆ２−１を循環的に選択するにあたり、チップセレクト用カウンタから出力される選択信号（ｑ０，ｑ１）の論理値（カウント値）ごとに値を設定する。そして、チップセレクト用カウンタから出力される選択信号（ｑ０，ｑ１）の論理値（カウント値）が、クロック用カウンタから出力される選択信号（Ｑ０，Ｑ１）の論理値（カウント値）からその設定した値を減算した値である場合に、クロック用カウンタから出力されるカウント値によって選択される変換機に対応する逆変換機が選択されるものとする。即ち、選択信号（ｑ０，ｑ１）の論理値が（０，０）または（０，１）のときは減算する値は０である。従って、図５に示すように、変換機ｆ０，ｆ１に対応する逆変換機ｆ０−１，ｆ１−１が選択される。また、選択信号（ｑ０，ｑ１）の論理値が（１，０）のときは減算する値は１である。従って、選択信号（Ｑ０，Ｑ１）の論理値が（１，１）のときに選択される変換機ｆ３に対応する逆変換機ｆ３−１が選択される。さらに、選択信号（ｑ０，ｑ１）の論理値が（１，１）のときは減算する値は３である。従って、選択信号（Ｑ０，Ｑ１）の論理値が（１，０）のときに選択される変換機ｆ２に対応する逆変換機ｆ２−１が選択される。このようにして、クロック用カウンタから出力される２ビットの選択信号（Ｑ０，Ｑ１）の論理値（０，０），（０，１），（１，０），（１，１）に対応する４個の変換機ｆ０，ｆ１，ｆ２，ｆ３が用意される。また、チップセレクト用カウンタから出力される２ビットの選択信号（ｑ０，ｑ１）の論理値（０，０），（０，１），（１，０），（１，１）に対応する４個の逆変換機ｆ０−１，ｆ１−１，ｆ３−１，ｆ２−１が用意される。
【００５０】
図６は、正規なユーザが、図５に示す変換機および逆変換機を備えたメモリ装置のアドレスにアクセスしようとする場合の、変換機側のタイミングチャートである。また、図７は、正規なユーザが、図５に示す変換機および逆変換機を備えたメモリ装置のアドレスにアクセスしようとする場合の、逆変換機側のタイミングチャートである。
【００５１】
正規のユーザーが、目的のアドレスＡ０，Ａ１，…にアクセスする場合には、変換機に対して正しい逆変換機が使用されるように、チップセレクト信号ＣＳＮのパルスの入力タイミングが制御される。
【００５２】
ここで、最初の時点では、図６に示すように、クロック用カウンタの値は（１１）にある。この状態で、クロック信号ＣＬＫの１回目のパルス（ＡＤＲＳＡ０用）が入力されると、クロック用カウンタの値は（００）となり変換機ｆ０が選択される。また、図７に示すように、チップセレクト信号ＣＳＮの１回目のパルスが入力され、チップセレクト用カウンタの値も（００）となり逆変換機ｆ０−１が選択される。このため、変換機ｆ０および逆変換機ｆ０−１が選択され、正しく復元されたｆ０−１・ｆ０（Ａ０）＝Ａ０が出力される。
【００５３】
次いで、クロック信号ＣＬＫの２回目のパルス（ＡＤＲＳＡ１用）が入力されると、クロック用カウンタの値は（０１）となり変換機ｆ１が選択される。また、チップセレクト信号ＣＳＮの２回目のパルスが入力される。このため、変換機ｆ１および逆変換機ｆ１−１が選択され、正しく復元されたｆ１−１・ｆ１（Ａ１）＝Ａ１が出力される。
【００５４】
さらに、クロック信号ＣＬＫの、３回目，４回目，５回目，６回目，７回目（ＡＤＲＳＡ２，Ａ３，Ａ４，Ａ５，Ａ６用）のパルスが入力されるものの、これらのパルスに対しては、チップセレクト信号ＣＳＮのパルスは入力されない。
【００５５】
次いで、クロック信号ＣＬＫの８回目のパルス（ＡＤＲＳＡ７用）が入力されると、クロック用カウンタの値は（１１）となり変換機ｆ３が選択される。また、図７に示すように、チップセレクト信号ＣＳＮのパルスも入力され、チップセレクト用カウンタの値は（１０）となり逆変換機ｆ３−１が選択される。このため、変換機ｆ３および逆変換機ｆ３−１が選択され、正しく復元されたｆ３−１・ｆ３（Ａ７）＝Ａ７が出力される。以下、同様であり、クロック信号ＣＬＫの１１番目および１３番目のパルス（ＡＤＲＳＡ１０用およびＡ１２用）が入力されるタイミングで、チップセレクト信号ＣＳＮのパルスが入力され、正しく復元されたアドレスが出力される。なお、クロック信号ＣＬＫの６番目のパルス（ＡＤＲＳＡ５用）が入力されたタイミングでは、チップセレクト信号ＣＳＮのパルスが入力されていないにもかかわらず、正しいアドレスが出力されている。これは、意図したものではなく、この時に出力されるアドレスは実際のアクセスには利用されない。
【００５６】
尚、本実施形態では、本発明にいう複数の再変換機は、複数の変換機それぞれによる変換に対する逆変換を行なう逆変換機の例で説明した。しかし、本発明にいう複数の再変換機は、第１の選択機で選択された変換機の出力信号に対してそれぞれ異なる再変換を行なう複数の再変換機であればよい。すなわち、外部から供給されたアドレス信号が、変換および再変換によって、元の状態に復元されてメモリ本体に供給されることは、必須ではない。外部アドレス信号が、元の状態とは異なった内部アドレス信号としてメモリ本体に供給される場合であっても、外部アドレス信号と内部アドレス信号との対応を知る正規のユーザであれば、目的のアドレスにアクセスすることが可能である。
【００５７】
本実施形態では、複数の変換機および複数の再変換機の出力側にマルチプレクサを設けることによって第１および第２の選択機を構成した。しかし、本発明にいう選択機は、これに限られず、例えば、複数の変換機および複数の再変換機の入力側にマルチプレクサを設けた構成とすることも可能である。
【００５８】
また、本実施形態では、本発明にいうメモリ本体は、ＲＯＭ本体の例で説明したが、本発明にいうメモリ本体は、複数の内部アドレスそれぞれに対応する記憶要素を有するものであればよい。
【図面の簡単な説明】
【００５９】
【図１】本発明の一実施形態のメモリ装置の回路構成を示す図である。
【図２】あるアドレスに格納されているデータを正しく読み出せる場合と読み出せない場合とを説明するための図である。
【図３】正規なユーザ以外のユーザが、メモリ装置のアドレスに不正にアクセスしようとする場合のタイミングチャートである。
【図４】正規なユーザがメモリ装置のアドレスにアクセスしようとする場合のタイミングチャートである。
【図５】複数の変換機の選択の順序とは異なる順序で逆変換機を循環的に選択するためのクロック用カウンタ，チップセレクト用カウンタの選択信号の論理値に対応する変換機，逆変換機を示す図である。
【図６】正規なユーザが、図５に示す変換機および逆変換機を備えたメモリ装置のアドレスにアクセスしようとする場合の、変換機側のタイミングチャートである。
【図７】正規なユーザが、図５に示す変換機および逆変換機を備えたメモリ装置のアドレスにアクセスしようとする場合の、逆変換機側のタイミングチャートである。
【符号の説明】
【００６０】
１０  メモリ装置
１１  ＲＯＭ本体
１２＿０，…，１２＿２ｎ−１  変換機
１３  第１の選択機
１３＿１  クロック用カウンタ
１３＿２，１５＿２  マルチプレクサ（ＭＵＸ）
１４＿０，…，１４＿２ｎ−１  逆変換機
１５  第２の選択機
１５＿１  チップセレクト用カウンタ
【図１】
2009064296.tif 000003
【図２】
2009064296.tif 000004
【図３】
2009064296.tif 000005
【図４】
2009064296.tif 000006
【図５】
2009064296.tif 000007
【図６】
2009064296.tif 000008
【図７】
2009064296.tif 000009