(57)【要約】【課題】本発明は、バイアス発生回路及び半導体装置に関し、回路全体の電流を一定に保ちたい場合、若しくは、バイアス電圧を受けるトランジスタの抵抗値を一定値に保ちたい場合であっても対応可能とすることを目的とする。【解決手段】電源電圧と接地との間に直列接続された同じ抵抗値を有する第１及び第２の抵抗と、電源電圧と接地との間に直列接続された前記抵抗値を有する第３の抵抗とMOSトランジスタと、第１及び第２の抵抗を接続する第１のノードに反転入力端子及び非反転入力端子の一方が接続され、第３の抵抗とMOSトランジスタを接続する第２のノードに反転入力端子及び非反転入力端子の他方が接続され、出力端子がMOSトランジスタのゲートに接続された差動増幅回路とを備え、MOSトランジスタのゲートと差動増幅回路の出力端子を接続する第３のノードから、MOSトランジスタの特性を決定するパラメータに依存することなく前記抵抗値により一定に制御されたバイアス電流を出力するように構成する。【選択図】図３
2009031987.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧と接地との間に直列接続された同じ抵抗値を有する第１及び第２の抵抗と、
該電源電圧と該接地との間に直列接続された該抵抗値を有する第３の抵抗と第１のMOSトランジスタと、
該第１及び第２の抵抗を接続する第１のノードに反転入力端子及び非反転入力端子の一方が接続され、該第３の抵抗と該第１のMOSトランジスタを接続する第２のノードに該反転入力端子及び該非反転入力端子の他方が接続され、出力端子が該第１のMOSトランジスタのゲートに接続された差動増幅回路とを備え、
該第１のMOSトランジスタのゲートと該差動増幅回路の出力端子を接続する第３のノードから、該第１のMOSトランジスタの特性を決定するパラメータに依存することなく該抵抗値により一定に制御されたバイアス電流を出力することを特徴とするバイアス発生回路。
【請求項２】
該第２のノードと該第１のMOSトランジスタとの間にカスコード結合され、且つ、ゲートが該第２のノードに接続された第２のMOSトランジスタを更に備えたことを特徴とする請求項１記載のバイアス発生回路。
【請求項３】
該第１のMOSトランジスタは該接地に接続されたNMOSトランジスタであり、該反転入力端子は該第１のノードに接続され、該非反転入力端子は該第２のノードに接続されたことを特徴とする請求項１又は２記載のバイアス発生回路。
【請求項４】
該第１のMOSトランジスタは該電源電圧に接続されたPMOSトランジスタであり、該反転入力端子は該第１のノードに接続され、該非反転入力端子は該第２のノードに接続されたことを特徴とする請求項１又は２記載のバイアス発生回路。
【請求項５】
請求項１乃至４のいずれか１項記載のバイアス発生回路と、
該第１のMOSトランジスタとゲートとソース又はドレインが共通接続され、且つ、該第１のMOSトランジスタとカレントミラー回路を構成する第３のMOSトランジスタとを備え、
該第１及び第２の抵抗を流れる第１の電流と、該第３の抵抗及び該第１のMOSトランジスタを流れる電流と、該第３のMOSトランジスタを流れる電流とが等しくなるように制御されることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイアス発生回路及び半導体装置に係り、特に一定のバイアス電流を発生する構成のバイアス発生回路及び半導体装置に関する。
【背景技術】
【０００２】
半導体装置等に内蔵されるバイアス発生回路では、バイアス電流を一定に保つ要求がある場合がある。図１及び図２は、このような要求を満たすよう構成された従来のバイアス発生回路を示す回路図である。
【０００３】
図1は従来のバイアス回路の一例を示し、バイアス発生回路は同図に示す如く接続された抵抗R及びNMOSトランジスタM1を有する。図１及び後述する図２乃至図５において、VDDは電源電圧を示し、GNDは接地電圧を示す。
【０００４】
ここで、抵抗R及びNMOSトランジスタM1を流れる電流をIb、NMOSトランジスタM1の閾値電圧をVthで示すと、電流Ib及びNMOSトランジスタM1のゲートとソースを接続するノードVBの電位VBは夫々次式（１），（２）で表される。尚、βは各NMOSトランジスタM1の電流を決めるパラメータでトランジスタディメンジョン等で決定される値を示し、一般的なMOSトランジスタのドレイン電流式で用いられる記号である。
2009031987.tif 000003
図２は従来のバイアス回路の他の例を示し、バイアス発生回路は同図に示す如く接続された抵抗R、NMOSトランジスタM11, M12及びPMOSトランジスタM13,M14を有する。
【０００５】
ここで、抵抗R、NMOSトランジスタM11,M12及びPMOSトランジスタM13,M14を流れる電流をIb、NMOSトランジスタM11の閾値電圧をVth1、PMOSトランジスタM14の閾値電圧をVth4、NMOSトランジスタM11の電流を決めるパラメータをβ1、PMOSトランジスタM14の電流を決めるパラメータをβ4で示し、NMOSトランジスタM12 のチャネル幅がNMOSトランジスタM11のｍ倍であるとすると、電流Ib、NMOSトランジスタM11,M12のゲートを接続するノードVBNの電位VBN及びPMOSトランジスタM13,M14のゲートを接続するノードVBPの電位VBPは夫々次式（３），（４），（５）で表される。
2009031987.tif 000004
通常、図１のバイアス発生回路で発生されたノードVBからの電圧や、図２のバイアス発生回路で発生されたノードVBN又はVBPからの電圧は、カレントミラー回路を構成する他のトランジスタに供給することで、カレントミラー回路を流れる電流を制御する。
【０００６】
図1のバイアス発生回路では、ノードVBから得られるバイアス発生回路の出力をNMOSトランジスタM1とカレントミラー回路を構成するNMOSトランジスタM2のゲートに入力することで、NMOSトランジスタM2に流れる電流IoをNMOSトランジスタM2のソース電位Voに関らず一定に保つことができる。
【０００７】
図２のバイアス発生回路では、ノードVBNから得られるバイアス発生回路の出力をNMOSトランジスタM12とカレントミラー回路を構成するNMOSトランジスタM15のゲートに入力することで、NMOSトランジスタM15に流れる電流IonをNMOSトランジスタM15のソース電位Vonに関らず一定に保つことができると共に、ノードVBPから得られるバイアス発生回路の出力をPMOSトランジスタM14とカレントミラー回路を構成するPMOSトランジスタM16のゲートに入力することで、PMOSトランジスタM16に流れる電流IopをPMOSトランジスタM16のソース電位Vopに関らず一定に保つことができる。
【０００８】
尚、上記の式（１）〜（５）は、各トランジスタの動作領域が飽和領域であることを前提としているが、各トランジスタの動作領域が弱反転領域である場合についても同様の式を求めることができるので、その説明は省略する。
【０００９】
例えば、特許文献１には、製造プロセスのバラツキの影響を抑制するトランジスタと電源電圧の変動の影響を抑制するトランジスタを有するバイアス発生回路が提案されている。
【特許文献１】特開２００３−１５０２５８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図１のバイアス発生回路に流れる電流Ib及びバイアス出力電圧VBN及び図２のバイアス発生回路に流れる電流Ib及びバイアス出力電圧VBN,VBPは、上記式（１）〜（５）から算出されるが、これらの式（１）〜（５）中にトランジスタの特性を決定するパラメータVth,Vth1,Vth4,β, β1, β4が存在している。これらのパラメータVth,Vth1,Vth4,β, β1, β4は、周知の如く、温度及び半導体装置の製造プロセスのバラツキ等により、その値が設計値の約半分から約２倍程度まで変化してしまう。このため、バイアス発生回路に流れる電流Ib及びバイアス出力電流も大きく変化してしまうことになる。
【００１１】
半導体装置を設計する際、通常の回路動作においてはこれらのパラメータVth,Vth1,Vth4,β, β1, β4の変化に対応できるように回路設計を行うので、問題が生じることは無いが、回路全体の電流を一定に保ちたい場合、若しくは、バイアス電圧を受けるトランジスタの抵抗値を一定値に保ちたい場合には、図１及び図２の如き構成のバイアス発生回路では対応することができないという問題があった。
【００１２】
そこで、本発明は、回路全体の電流を一定に保ちたい場合、若しくは、バイアス電圧を受けるトランジスタの抵抗値を一定値に保ちたい場合であっても対応可能なバイアス発生回路及び半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記の課題は、電源電圧と接地との間に直列接続された同じ抵抗値を有する第１及び第２の抵抗と、該電源電圧と該接地との間に直列接続された該抵抗値を有する第３の抵抗と第１のMOSトランジスタと、該第１及び第２の抵抗を接続する第１のノードに反転入力端子及び非反転入力端子の一方が接続され、該第３の抵抗と該第１のMOSトランジスタを接続する第２のノードに該反転入力端子及び該非反転入力端子の他方が接続され、出力端子が該第１のMOSトランジスタのゲートに接続された差動増幅回路とを備え、該第１のMOSトランジスタのゲートと該差動増幅回路の出力端子を接続する第３のノードから、該第１のMOSトランジスタの特性を決定するパラメータに依存することなく該抵抗値により一定に制御されたバイアス電流を出力することを特徴とするバイアス発生回路によって達成できる。
【００１４】
上記の課題は、前記バイアス発生回路を備えたことを特徴とする半導体装置によって達成できる。この場合、半導体装置は、該第１のMOSトランジスタとゲートとソース又はドレインが共通接続され、且つ、該第１のMOSトランジスタとカレントミラー回路を構成する第３のMOSトランジスタを更に備え、該第１及び第２の抵抗を流れる第１の電流と、該第３の抵抗及び該第１のMOSトランジスタを流れる電流と、該第３のMOSトランジスタを流れる電流とが等しくなるように制御される構成としても良い。
【発明の効果】
【００１５】
本発明によれば、回路全体の電流を一定に保ちたい場合、若しくは、バイアス電圧を受けるトランジスタの抵抗値を一定値に保ちたい場合であっても対応可能なバイアス発生回路及び半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００１６】
本発明では、バイアス発生回路は、複数の抵抗素子を有する抵抗ブリッジ回路を備え、複数の抵抗素子の少なくとも１つがMOSトランジスタに置き換えられた構成を有する。バイアス発生回路は、このMOSトランジスタのオン抵抗値が置き換える前の抵抗素子の抵抗値と等しくなるようにMOSトランジスタのゲート電位を制御する回路部も備える。これにより、抵抗素子のみで電流値が決まる定電流源を構成することができる。
【００１７】
尚、このようなバイアス発生回路を備えた半導体装置は、このMOSトランジスタに、ゲート及びソース又はドレインが共通接続され同一基板上に形成されたカレントミラー回路を構成する別のMOSトランジスタを接続することで、この別のMOSトランジスタを流れる電流値を抵抗素子で決定する構成としても良い。
【００１８】
つまり、回路全体の電流を一定に保ちたい場合、若しくは、バイアス電圧を受けるトランジスタの抵抗値を一定値に保ちたい場合であっても対応可能なバイアス発生回路、及びそのようなバイアス発生回路を備えた半導体装置を構成することができる。
【００１９】
以下に、本発明のバイアス発生回路及び半導体装置の各実施例を、図３以降と共に説明する。
【実施例１】
【００２０】
本発明の第１実施例では、半導体装置（又は、半導体チップ）は、基板（図示せず）上に各種集積回路が形成された構成を有する。本実施例では、バイアス発生回路は、このような半導体装置の基板上に形成されており、同一基板上に形成された各種集積回路にバイアス電流（又は、バイアス電圧）を供給する集積回路である。
【００２１】
図３は本発明の第１実施例のバイアス発生回路を示す回路図である。バイアス発生回路は、図３に示す如く接続された抵抗ブリッジ回路２０及び差動増幅回路（又は、オペアンプ）２１を有する。抵抗ブリッジ回路２０は、同じ抵抗値Ｒを有する複数の抵抗Rの少なくとも１つがNMOSトランジスタM21に置き換えられた構成を有する。差動増幅回路２１は、このNMOSトランジスタM21のオン抵抗値が置き換える前の抵抗Rの抵抗値Rと等しくなるようにNMOSトランジスタM1のゲート電位を制御する。これにより、NMOSトランジスタM1の抵抗Ｒのみで電流値が決まる定電流源を構成することができる。ノードAは、図３中左側の抵抗R,Rを直列接続する。ノードBは、図３中右側の抵抗RとNMOSトランジスタM21を直列接続する。ノードAは差動増幅回路２１の反転入力端子に接続され、ノードBは差動増幅回路２１の非反転入力端子に接続されている。ノードVB1は、差動増幅回路２１の出力端子とNMOSトランジスタM21のゲートを接続する。
【００２２】
次に、図３のバイアス発生回路の動作を説明する。抵抗ブリッジ回路２０において、ノードAの電位とノードBの電位は差動増幅回路２１の動作により同電位になる。ノードAとノードBが同じ電位になるためには、NMOSトランジスタM21のオン抵抗値が抵抗Rの抵抗値Rと同じになる必要がある。このため、NMOSトランジスタM21のオン抵抗値は、抵抗Rと等しい抵抗値Rに保たれる。この場合、電流Iaが流れるノードAの抵抗値と電流Ibが流れるノードBの抵抗値が等しいため、Ia = Ib となる。更に、NMOSトランジスタM21と同じ半導体装置内に設けられた（即ち、同一基板上の）NMOSトランジスタM22は、ゲートとソース又はドレインが共通なカレントミラー回路となっているため、NMOSトランジスタM22を流れる電流Ioの電流値は電流Ibと等しくなる。以上のことから、Ia(= Ib = Io)の値は次式（６）から求められる。
2009031987.tif 000005
NMOSトランジスタM22が飽和領域、若しくは、弱反転領域で動作する場合、NMOSトランジスタM22は、NMOSトランジスタM22を流れる電流Ioがそのゲート電圧（VB1）のみで決定される定電流源として動作するため、電源電圧VDDが一定であれば抵抗値のみで電流が決定される定電流源となる。図１及び図２に示す従来例の場合、式（１）〜（５）中にトランジスタの特性を決定するパラメータVth,Vth1,Vth4,β, β1, β4が存在するが、上記式（６）中にはそのようなトランジスタの特性を決定するパラメータが存在しないので、本実施例のバイアス発生回路は従来例に比べて安定した定電流源を実現できる。
【実施例２】
【００２３】
本発明の第２実施例では、半導体装置は、基板（図示せず）上に各種集積回路が形成された構成を有する。本実施例では、バイアス発生回路は、このような半導体装置の基板上に形成されており、同一基板上に形成された各種集積回路にバイアス電流（又は、バイアス電圧）を供給する集積回路である。
【００２４】
図４は本発明の第２実施例のバイアス発生回路を示す回路図である。バイアス発生回路は、図４に示す如く接続された抵抗ブリッジ回路３０及び差動増幅回路（又は、オペアンプ）３１を有する。抵抗ブリッジ回路３０は、複数の抵抗Rの少なくとも１つがPMOSトランジスタM31に置き換えられた構成を有する。差動増幅回路３１は、このPMOSトランジスタM31のオン抵抗値が置き換える前の抵抗Rの抵抗値Rと等しくなるようにMOSトランジスタM31のゲート電位を制御する。これにより、PMOSトランジスタM31の抵抗Ｒのみで電流値が決まる定電流源を構成することができる。ノードAは、図４中左側の抵抗R,Rを直列接続する。ノードBは、図４中右側の抵抗RとPMOSトランジスタM31を直列接続する。ノードAは差動増幅回路３１の反転入力端子に接続され、ノードBは差動増幅回路３１の非反転入力端子に接続されている。ノードVB1は、差動増幅回路３１の出力端子とPMOSトランジスタM31のゲートを接続する。
【００２５】
図４では、図３に示すNMOSトランジスタM12,M22がPMOSトランジスタM31,M32に置き換えられているだけであり、図４に示すバイアス発生回路の動作は図３の場合と実質的に同じであるため、その説明は省略する。
【００２６】
PMOSトランジスタM32が飽和領域、若しくは、弱反転領域で動作する場合、PMOSトランジスタM32は、PMOSトランジスタM32を流れる電流Ioがそのゲート電圧（VB1）のみで決定される定電流源として動作するため、電源電圧VDDが一定であれば抵抗値のみで電流が決定される定電流源となる。図１及び図２に示す従来例の場合、式（１）〜（５）中にトランジスタの特性を決定するパラメータVth,Vth1,Vth4,β, β1, β4が存在するが、上記式（６）中にはそのようなトランジスタの特性を決定するパラメータが存在しないので、本実施例のバイアス発生回路は、上記第１実施例の場合と同様に、従来例に比べて安定した定電流源を実現できる。
【実施例３】
【００２７】
図５は、本発明の第３実施例のバイアス発生回路を示す回路図である。図５中、図３と同一部分には同一符号を付し、その説明は省略する。本実施例では、トランジスタをカスコード結合した構成を採用している。
【００２８】
図５に示す抵抗ブリッジ回路２０−１は、ノードBとNMOSトランジスタM21との間に接続されたNMOSトランジスタM23を更に有する。NMOSトランジスタM23のゲートは、ノードBに接続されている。又、NMOSトランジスタM21と共にゲートとソース又はドレインが共通なカレントミラー回路を構成するNMOSトランジスタM22には、NMOSトランジスタM24が更に接続されている。このNMOSトランジスタM24は、電位VoとNMOSトランジスタM22の間に接続されており、NMOSトランジスタM24のゲートはノードBに接続されている。従って、本実施例では、NMOSトランジスタM21,M23とNMOSトランジスタM22,M24によりカレントミラー回路が構成されている。
【００２９】
このようなカスコード結合した構成を採用した場合、上記第１実施例より更に精度の高い定電流源を実現することができる。
【実施例４】
【００３０】
本発明の第４実施例のバイアス発生回路は、図５に示す如きカスコード結合を有する上記第３実施例の構成を、図４に示す上記第２実施例の構成に適用したものである。つまり、本実施例では、図５におけるNMOSトランジスタM21〜M24がPMOSトランジスタに置き換えられるだけであるので、その図示及び説明は省略する。
【００３１】
尚、本発明は、以下に付記する発明をも包含するものである。
（付記１）
電源電圧と接地との間に直列接続された同じ抵抗値を有する第１及び第２の抵抗と、
該電源電圧と該接地との間に直列接続された該抵抗値を有する第３の抵抗と第１のMOSトランジスタと、
該第１及び第２の抵抗を接続する第１のノードに反転入力端子及び非反転入力端子の一方が接続され、該第３の抵抗と該第１のMOSトランジスタを接続する第２のノードに該反転入力端子及び該非反転入力端子の他方が接続され、出力端子が該第１のMOSトランジスタのゲートに接続された差動増幅回路とを備え、
該第１のMOSトランジスタのゲートと該差動増幅回路の出力端子を接続する第３のノードから、該第１のMOSトランジスタの特性を決定するパラメータに依存することなく該抵抗値により一定に制御されたバイアス電流を出力することを特徴とするバイアス発生回路。
（付記２）
該第２のノードと該第１のMOSトランジスタとの間にカスコード結合され、且つ、ゲートが該第２のノードに接続された第２のMOSトランジスタを更に備えたことを特徴とする付記１記載のバイアス発生回路。
（付記３）
該第１のMOSトランジスタは該接地に接続されたNMOSトランジスタであり、該反転入力端子は該第１のノードに接続され、該非反転入力端子は該第２のノードに接続されたことを特徴とする付記１又は２記載のバイアス発生回路。
（付記４）
該第１のMOSトランジスタは該電源電圧に接続されたPMOSトランジスタであり、該反転入力端子は該第１のノードに接続され、該非反転入力端子は該第２のノードに接続されたことを特徴とする付記１又は２記載のバイアス発生回路。
（付記５）
付記１乃至４のいずれか１項記載のバイアス発生回路を備えたことを特徴とする半導体装置。
（付記６）
該第１のMOSトランジスタとゲートとソース又はドレインが共通接続され、且つ、該第１のMOSトランジスタとカレントミラー回路を構成する第３のMOSトランジスタを更に備え、
該第１及び第２の抵抗を流れる第１の電流と、該第３の抵抗及び該第１のMOSトランジスタを流れる電流と、該第３のMOSトランジスタを流れる電流とが等しくなるように制御されることを特徴とする付記５記載の半導体装置。
（付記７）
該バイアス発生回路及び該第３のMOSトランジスタは同一基板上に形成されていることを特徴とする付記６記載の半導体装置。
【００３２】
以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。
【図面の簡単な説明】
【００３３】
【図１】従来のバイアス発生回路の一例を示す回路図である。
【図２】従来のバイアス発生回路の他の例を示す回路図である。
【図３】本発明の第１実施例のバイアス発生回路を示す回路図である。
【図４】本発明の第２実施例のバイアス発生回路を示す回路図である。
【図５】本発明の第３実施例のバイアス発生回路を示す回路図である。
【符号の説明】
【００３４】
２０，２０−１，３０      抵抗ブリッジ回路
２１，３１      差動増幅回路
M21,M22,M23,M24    NMOSトランジスタ
M31,M32    PMOSトランジスタ
R    抵抗
VDD    電源電圧
GND    接地電圧
【図１】
2009031987.tif 000006
【図２】
2009031987.tif 000007
【図３】
2009031987.tif 000008
【図４】
2009031987.tif 000009
【図５】
2009031987.tif 000010