(57)【要約】【課題】本発明は，単相ブラシレスＤＣモータをＨブリッジ回路で全波駆動する際に，トランジスタ間に貫通電流が発生せず，高効率にモータを駆動する安価な回路構成を提供することにある。【解決手段】上記目的を達成するために本発明は，Ｈブリッジ回路に貫通電流が生じない通電信号を生成するために，オペアンプを使用した差動増幅回路と反転回路を用いて，適切なホール素子のバイアス電圧とＭＯＳＦＥＴのゲート遮断電圧の設定を施した。また差動増幅回路にはＬＰＦを付加して，立ち上がりと立ち下がり電圧波形の傾きに変化を持たせて，通電角を設定し駆動することでモータの高効率駆動を安価な回路構成で実現した。【選択図】図５
2009131105.tif 000002
【特許請求の範囲】
【請求項１】
多極着磁されたロータマグネットの磁極位置を検出するホール素子と，前記ホール素子の出力信号に応じてモータ巻線の通電方向を決める通電信号生成手段と，前記通電信号生成手段によりモータ巻線を通電し，下アームスイッチング素子がＭＯＳＦＥＴで構成されるＨブリッジ回路を具備するモータ駆動回路において，前記通電信号生成手段をホール素子の出力信号を台形波信号に増幅する差動増幅器と，前記差動増幅器の台形波信号を矩形波信号に変換する反転回路とで構成し，前記台形波信号と前記矩形波信号をＨブリッジ回路を構成する前記ＭＯＳＦＥＴのゲート端子に接続し，前記ロータマグネットのＮＳ磁極に応じて出力される前記ホール素子の交番出力電圧の直流バイアス電圧値が０．３〜１．０Ｖになるようにホール素子のバイアス電圧を設定し，前記ＭＯＳＦＥＴのゲート・ソース間遮断電圧値を１．５〜３．０Ｖのものを使用することを特徴とするモータの駆動回路。
【請求項２】
前記差動増幅器にローパスフルタの機能を付加したことを特徴とする請求項１に記載のモータの駆動回路。
【請求項３】
前記差動増幅器にヒステリシス特性を付加したことを特徴とする請求項１，及び請求項２に記載のモータの駆動回路。
【請求項４】
前記ホール素子入力端子に並列にダーオードを挿入したことを特徴とする請求項１，及び請求項２，３に記載のモータの駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，ファンモータ等に使用される単相ブラシレスＤＣモータ（以下モータと称する）を回転駆動する単相全波駆動型のモータ駆動回路に関するものである。  
【背景技術】
【０００２】
モータを単相全波駆動する場合には，一般的にＨブリッジ回路構成が使用される。Ｈブリッジ回路では，モータ巻線の転流時に各トランジスタのオン，オフのタイミングでＨブリッジ回路の上下アームのトランジスタが極短時間短絡するために貫通電流を生じる場合がある。この貫通電流を防止する方策としては，各トランジスタのオン，オフのタイミングにデッドタイムを設ける方法が一般的である。
【０００３】
図１０は，従来のモータ駆動回路を示す回路図であり，例えば特開２００５−２６９８５５号公報に記載されている回路ブロック図である。
【０００４】
図１０において，１はマグネットの磁極位置を検出するホール素子である。コンパレータ回路は，ホール素子の出力電圧を第１の矩形波信号に変換する第１のコンパレータ２と，第１のコンパレータ出力の負電圧に対応する第２の矩形波信号を出力する第２のコンパレータ３で構成されている。
【０００５】
デッドタイム回路は，第１の矩形波信号をＲ１６とＣ１２とで電圧波形の立ち上がりの角度を鈍らせる第１のデッドタイム回路と，第２の矩形波信号をＲ１７とＣ１１とで電圧波形の立ち上がりの角度を鈍らせる第２のデッドタイム回路で構成されている。
【０００６】
Ｈ形ブリッジ回路は，下アームをＭＯＳＦＥＴからなる第１のトランジスタＴｒ１，第２のトランジスタＴｒ２で，上アームを第３のＰＮＰトランジスタＴｒ３と第４のＰＮＰトランジスタＴｒ４と，モータ巻線６とで構成されている。
【０００７】
図１１は，上記の従来のモータ駆動回路による回路の動作タイミングチャートである。図１１（ａ１）はホール素子１の出力電圧波形，図１１（ｂ１）は第１のコンパレータ２の出力電圧として得られる第１の矩形波信号，図１１（ｃ１）は第１のデッドタイム回路の出力電圧，図１１（ｄ１）は第２のデッドタイム回路の出力電圧，図１１（ｅ１）は第１のトランジスタＴｒ１のオン，オフ信号，図１１（ｆ１）は第２のトランジスタＴｒ２のオン，オフ信号である。
【０００８】
第１，第２の矩形波信号を抵抗器及びコンデンサからなるデッドタイム回路により，図１１（ｃ１），（ｄ１）のように電圧波形の立ち上がり時間を遅らせて，ＭＯＳＦＥＴから成るトランジスタＴｒ１，Ｔｒ２のゲート・ソース間遮断電圧の影響により，トランジスタＴｒ１，Ｔｒ２のオン，オフ動作は図１１（ｅ１），（ｆ１）のようにオン時にデッドタイムＴｄ１，Ｔｄ２を生成している。このデッドタイムにより，Ｈブリッジを構成する各トランジスタの貫通電流を防止している。
【０００９】
また，モータの高効率化の方法として，モータの逆起電力波形の半周期（電気角１８０度）の初期部分および末期部分の通電を遮断し，逆起電力がある程度大きい区間で通電する方法が多く提案されている。例えば，特許３２３９０５４号公報には半波駆動する場合の通電角制御の方法が提案されている。
【特許文献１】特開２００５−２６９８５５号公報
【特許文献２】特許３２３９０５４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
このように，従来のモータ駆動回路では，モータ巻線の転流時に生じる貫通電流を防止するためにデッドタイム回路が必要になり，使用する電子部品が増加になり，コストアップの要因となっている。また，モータ効率アップを図るための通電角を設定して駆動する場合でも，多くの電子部品が必要になり回路が複雑化する。
【００１１】
本発明はこれらの課題を改善するため，モータをＨブリッジ回路で全波駆動する際に，貫通電流が発生せず，高効率にモータを駆動する安価な回路構成を提供するものである。
【課題を解決するための手段】
【００１２】
本発明は，Ｈブリッジ回路を用いた駆動回路を貫通電流が発生することなく，しかもモータを高効率に駆動するという目的を達成するために通電信号生成回路を，オペアンプによる差動増幅回路と反転回路を用いて，適切なホール素子のバイアス電圧とＭＯＳＦＥＴのゲート遮断電圧の設定，更に差動増幅回路にローパスフイルタ（以下ＬＰＦと称する）やヒステリシスを付加して駆動することで安価に実現した。
【００１３】
上記課題を解決するためになされた請求項１の発明は，通電信号生成手段をホール素子の出力信号を台形波信号に増幅する差動増幅器と，差動増幅器の台形波信号を矩形波信号に変換する反転回路とで構成し，台形波電圧と矩形波電圧をＨブリッジ回路を構成する下アームのトランジスタを構成するＭＯＳＦＥＴのゲート端子に接続する回路構成とし，ロータマグネットのＮＳ磁極に応じて出力されるホール素子の交番出力電圧の直流バイアス電圧値が０．３〜１．０Ｖになるようにホール素子のバイアス電圧を設定し，前記ＭＯＳＦＥＴゲート・ソース間遮断電圧値を１．５〜３．０Ｖのものを選定することで貫通電流を防止するものである。
【００１４】
上記課題を解決するためになされた請求項２の発明は，差動増幅器にＬＰＦの機能を付加することでモータ回転数に応じて逆起電力波形に対する通電区間を自動的に変化させるものである。
【００１５】
また，請求項３の発明は，差動増幅器にヒステリシス特性を付加することで，転流時の通電方向のチャタリングを防止するものである。
【００１６】
更に，請求項４の発明は，本発明の駆動回路が広い温度範囲で使用できるようにするためのもので，ホール素子入力端子に並列にダーオードを挿入するものである。
【発明の効果】
【００１７】
本発明によれば，各回路要素を適切に設定することで，簡易な回路構成で下記のように優れた特性を付加することが可能である。
（１）ホール素子の出力電圧を台形波状に差動増幅した波形で直接ＭＯＳＦＥＴのゲート
電圧を駆動するため，ＭＯＳＦＥＴのゲート・ソース遮断電圧を敷居値として，無通電区間が生成され転流時の貫通電流を防止できる。
（２）ホール素子出力電圧の直流バイアス電圧値と，ＭＯＳＦＥＴのゲート・ソース遮断電圧値を適切に設定することで確実に貫通電流を防止できる。
（３）差動増幅器にＬＰＦの機能を付加することで，モータ回転数に応じて自動的に無通電区間を広げることで，高速回転時でも転流時の貫通電流を防止できる。
（４）差動増幅器にＬＰＦの機能を付加することで，目標の回転速度となる時に，台形波の立ち上がりと立ち下がりのそれぞれ異なった傾斜を生成して，２個のＭＯＳＦＥＴのオン時間がほぼ同じで，且つ通電オフ区間を生成し，モータ巻線に対するホール素子の配置を適切に設定することでモータ巻線の通電角を狭く設定し，モータ効率の最も良い通電区間でモータ巻線を通電することが可能となる。
（５）差動増幅器にヒステリシス特性を持たせ，転流時の通電方向切換えのチャタリングを防止できる。
（６）ホール素子入力端子に並列にダーオードを挿入することで，ホール素子出力の直流バイアス電圧値の温度変化を極力抑制し，周囲温度が変化しても本発明の駆動回路は安定に動作できる。
【発明を実施するための最良の形態】
【００１８】
以下，図面によって本発明の実施例を説明する。 
【実施例】
【００１９】
本発明の実施形態について図面をもとに説明する。図１は本発明の基本実施形態のモータ駆動回路の回路ブロック図である。図６はその動作を示すタイミングチャートである。
【００２０】
図１において，ＺＤは差動増幅回路と反転回路等に必要な定電圧電源を生成するツェナーダイオード，Ｒ１２，Ｒ１３はホール素子１のバイアス電圧を決定する抵抗，Ｒ１はオペアンプ４の（−）端子に接続される入力抵抗，Ｒ２はオペアンプ４の帰還用の抵抗で，ホール素子１の出力端子１ａ，１ｂを入力されるオペアンプ４は差動増幅器として動作する。また，オペアンプ５を反転回路として動作させ，オペアンプ４の出力を反転した極性で矩形波電圧として出力させている。この増幅器回路と反転回路の出力を直接Ｈブリッジ回路の下アームトランジスタを構成するＭＯＳＦＥＴであるＴｒ１とＴｒ２に供給している。
【００２１】
図６は本発明の請求項１に関する動作を示すタイミングチャートである。図６（ａ）はホール素子１の出力電圧波形で実線が出力端子１ｂ，破線が出力端子１ａである。それぞれＶ１の直流バイアス電圧が重畳され，位相は電気角で１８０度ずれている。ホール素子の直流バイアス電圧Ｖ１は図１のホール素子１に磁束が入らない場合の出力で，１ａ，１ｂそれぞれの直流電圧値である。Ｖ１の電圧値はホール素子１のバイアス抵抗Ｒ１２とＲ１３の分圧比とホール素子に印加される電圧値の１／２を加算した値でほぼ決まる。本発明の実施回路では，Ｖ１を０．５Ｖ近くに設定している。
【００２２】
図６（ｂ）はオペアンプ４で構成される差動増幅器の出力電圧波形である。直流バイアス電圧Ｖ１を中心に，ロータマグネットのＮ極，Ｓ極に応じて出力電圧は上下に現れる。上限はほぼツェナーダイオードＺＤの電圧Ｖｚｄであり，下限はほぼ０Ｖとして振れている。本発明の実施回路では，Ｖ１＝０．５Ｖを中心に，Ｖｚｄ＝１２Ｖ近くから０Ｖ近くに振れることになる。
【００２３】
図６（ｃ）は，差動増幅器の出力をオペアンプ５をコンパレータ動作させることで反転させた波形である。オペアンプ５の（＋）端子はホール素子出力の１ａに接続されていて，コンパレータの出力電圧は直流バイアス電圧Ｖ１を中心に，ロータマグネットのＮ極，Ｓ極に応じて出力電圧は上下に現れる。即ち，差動増幅器の台形波状の出力電圧波形と矩形波状の反転回路の出力波形は直流バイアス電圧Ｖ１でクロスする動作となっている。
【００２４】
図６（ｄ）はＭＯＳＦＥＴからなるトランジスタＴｒ１のオン，オフ動作を示すものである。ＭＯＳＦＥＴはゲート・ソース間遮断電圧値のレベルによってオン，オフ動作し，図６（ｂ）に示す電圧値Ｖ２がＭＯＳＦＥＴのゲート・ソース間遮断電圧であり，実施回路では約２．５Ｖとなっている。ゲート電圧が遮断電圧以上になるとオンであり，それ以下ではオフ動作となる。トランジスタＴｒ１のゲート電圧は差動増幅器の出力電圧であるから，オン動作の通電角はθ１となる。このように直流バイアス電圧Ｖ１とＭＯＳＦＥＴゲート・ソース間遮断電圧Ｖ２を適切に設定することで無通電区間θｅを生成することができる。
【００２５】
図６（ｅ）はＭＯＳＦＥＴからなるトランジスタＴｒ２のオン，オフ動作を示すものである。反転回路の出力波形図６（ｃ）は矩形波であるため，トランジスタＴｒ２のオン動作の通電角はθ２となる。
【００２６】
直流バイアス電圧Ｖ１を０．３〜１．０Ｖに，ＭＯＳＦＥＴのゲート・ソース間遮断電圧値Ｖ２を１．５〜３．０Ｖに設定する理由について詳細に説明する。
差動増幅器を構成するオペアンプ４には，オペアンプ自体の出力電圧の振幅最小値と入力電圧範囲の最小値の規格があり，直流バイアス電圧Ｖ１はその両者の電圧値に余裕を持たせて設定する必要がある。直流バイアス電圧Ｖ１にホール素子出力電圧の振幅が重畳されてもオペアンプの入力電圧範囲の最小値を確保するため０．３Ｖ以上と設定する。
【００２７】
また，ＭＯＳＦＥＴのゲート・ソース間遮断電圧Ｖ２は０．５Ｖ〜５．０Ｖの範囲で存在するが，一般的に遮断電圧値が大きくなるとＭＯＳＦＥＴのオン抵抗値も上昇する。モータを高効率に駆動するためにはＭＯＳＦＥＴのオン抵抗を低く設定することは重要な条件となり，ファンモータ駆動用としては１．５Ｖ〜３．０Ｖが，ＭＯＳＦＥＴのオン抵抗とＭＯＳＦＥＴの耐圧から効率よく使用できる範囲である。
また，無通電区間はＶ１とＶ２の差電圧で決まり，Ｖ１＜Ｖ２の条件が必要である。図９（ｕ）のようにＶ１≧Ｖ２となると，図９（ｕ）のように差動増幅器の通電角θ１が１８０度を越え，図９（ｖ）のように反転回路の通電角θ２も１８０度を超え，トランジスタＴｒ１とトランジスタＴｒ２のゲート・ソース間遮断電圧は同時に超えて，両者のトランジスタは同時にオンする通電角区間θｅ５状態が生じ，貫通電流の原因となる。
以上のようにオペアンプとＭＯＳＦＥＴの条件から，０．３Ｖ≦Ｖ１≦１．０Ｖ，１．５Ｖ≦Ｖ２≦３．０Ｖが，ファンモータを幅広く高効率に運転し，無通電区間を確実に生成できる条件となる。
【００２８】
図６（ｆ）はモータ巻線電流，（ｇ）はトランジスタＴｒ１の電流波形，（ｈ）はトランジスタＴｒ２の電流波形を示すものである。
以上のようにモータ巻線の転流時には無通電区間θｅが生成されている。その結果，θｅの存在でＨブリッジ回路に貫通電流が生じること無くモータ巻線に通電できる。
【００２９】
しかしながら上記の回路では，上記の無通電区間θｅでは回転トルクを発生しないことになり，起動時に単相モータ特有のデッドポイントを生じる可能性があるため，無通電区間は最小限に設計される。こうした場合，モータの使用される回転数が高いと，無通電区間θｅの時間換算値が短くなり，トランジスタがオフする時間よりも短くなると貫通電流が生じる危険性がある。
また，通電角はθ１とθ２で異なり，通電方向により発生トルクが若干異なることになる。また，通電角θ２は電気角１８０度全域で通電することになり，モータ巻線とホール素子の取付精度誤差により，電流波形と逆起電力波形の位相がずれ，モータ回転方向とは逆方向の回転トルクを発生させる区間が生じ，モータ効率を悪化させる原因となる。
【００３０】
図２は上記の問題を改善するための請求項２に関する回路構成を示す図で，図１の差動増幅器を構成するオペアンプ４の帰還抵抗Ｒ２に並列に帰還コンデンサＣ１を付加することでＬＰＦを構成している。図７はその動作を示すタイミングチャートである。図７（ｊ）はモータが高速回転する場合のＬＰＦ付き差動増幅器の出力電圧波形である。この出力電圧波形の立ち上がり，立ち下がり波形形状はＬＰＦの影響を受けている。
【００３１】
立ち上がり時には出力電圧０Ｖ近くから帰還コンデンサＣ１に充電されるが，もともと充電されている電荷量は直流バイアス電圧Ｖ１の０．５Ｖ以下に相当する電荷量で少ない。そのため差動増幅器の出力は比較的早く立ち上がる。
立ち下がり時には出力電圧が１１Ｖ近くから帰還コンデンサＣ１は放電するが，もともと充電されている電荷量が多く，差動増幅器の出力電圧の立ち下がり時間は長くなる。
また，従ってＬＰＦ付き差動増幅器の出力電圧波形が，実際に使用されるＭＯＳＦＥＴのゲート・ソース間遮断電圧Ｖ２が２．５Ｖであるため，立ち上がり時には若干遅く到達し，立ち下がり時には１１Ｖから２．５Ｖに到達する時間が遅くなる。
【００３２】
図７（ｋ）は差動増幅器の出力をオペアンプ５をコンパレータとして動作させることで反転させた波形である。差動増幅器の立ち上がり時間の多少の遅れから無通電区間θｅ１は図６のθｅよりも若干長くなり，立ち下がり時間の大きな遅れから無通電区間θｅ２は図６のθｅよりも大幅に長くなり，直流バイアス電圧Ｖ１と差動増幅器の出力電圧のクロス点が移動し，立ち下がり時間が遅くなった分だけ反転回路の出力電圧幅が短くなっている。
【００３３】
図７（ｍ），（ｎ）はＭＯＳＦＥＴからなるトランジスタＴｒ１，Ｔｒ２のオン，オフ動作を示すものである。Ｔｒ１の通電角θ１１とＴｒ２の通電角θ１２はほぼ均一の通電角となっている。また各々の通電角は１８０度よりも短くなる。
モータの回転数が早くなるほど，ＬＰＦの動作により無通電区間θｅ１，θｅ２が長くなり，無通電区間の時間換算値がトランジスタがオフする時間よりも確実に長くなり，貫通電流が生じることが無くなる。
また，モータ巻線とホール素子の配置を適切に設定することで，逆回転トルクを発生することなく，モータを高効率に運転できる。
【００３４】
図３は請求項３に関する回路構成を示す図で転流時の通電方向切換えのチャタリングを防止するものである。差動増幅器を構成するオペアンプ４に正帰還ループを構成し，ヒステリシス特性を有するもので，オペアンプ４の出力端子と（＋）入力端子間に抵抗Ｒ２２を付加したものである。ヒステリシスを付加した場合のタイミングチャートを図８に示す。図８（ｏ）のホール素子の出力波形１ａは破線で示されるもので，ホール素子出力１ａと１ｂの交差点でヒステリシス特性により１ａの波形が急激に変化し，直流バイアス電圧Ｖ１との差動増幅器の出力電圧波形の交差点がずれて，チャタリング現象を抑制する効果がある。また，トタンジスタＴｒ１とＴＲ２の通電角をθ３１，θ３２のように変化させることも可能である。
【００３５】
図４は請求項４に関する回路構成を示す図で，ホール素子１の入力端子に並列にダーオードＤ１を挿入することで，ホール素子出力の直流バイアス電圧値Ｖ１の温度変化を極力抑制し，周囲温度が変化しても本発明の駆動回路は安定に動作させるものである。
【００３６】
インジュウムアンチモン材から構成されるホール素子の出力電圧の温度特性は定電流電源駆動では−１．８％／℃，また入力抵抗値の温度特性も−１．８％／℃と非常に大きな値である。ホール素子は定電圧電源駆動では出力電圧の温度特性は著しく改善される。しかしホール素子専用に低い電圧の定電圧電源を準備するにはコストアップと消費電流増加を伴う。ホール素子の出力電圧の温度変動を抑制する目的で，ホール素子の入力端子にダーオードを並列に挿入する例は従来から存在するが，本発明で同様の手法を用いる理由は，ホール素子出力の直流バイアス電圧の温度変化を極力抑制するためである。
【００３７】
ダーオードが挿入されていないバイアス方式では，ホール素子の入力抵抗値の温度特性により，高温時にホール素子に印加される電圧値が著しく低下し，ホール素子１の出力１ａ，１ｂの直流バイアス電圧Ｖ１も同時に低下してしまい，本発明の用途では通電区間が大きく変化することを意味する。ダイオードにも−２ｍＶ／℃の温度変化があるが，ホール素子の入力抵抗値変化に比べ著しく少なく，ホール素子の入力端子にダーオードを並列に挿入することでホール素子出力電圧の直流バイアス電圧値Ｖ１の温度変化を抑制できる。
【００３８】
以上述べたように，本発明は請求項１を基本として，使用されるファンモータの特性とのマッチングにより，請求項２から４を更に付加して，適切な回路を構成するもので，図５は全てのファンモータに対応出来る回路構成を示すものである。上述した回路動作によりモータ転流時の貫通電流を抑制し，モータを高効率に運転することができる。
【産業上の利用可能性】
【００３９】
以上説明したように，本発明によれば一般的な電子回路部品を使用して，簡易な回路構成でありながら，各回路の構成要素を最適に設定することで，モータ特性を向上できる駆動回路が安価に提供され，モータが単相全波駆動型として駆動され，ファンモータ用途として幅広く使用されるものである。  
【図面の簡単な説明】
【００４０】
【図１】本発明のモータの駆動回路ブロック図である。
【図２】本発明のモータの駆動回路ブロック図である。
【図３】本発明のモータの駆動回路ブロック図である。
【図４】本発明のモータの駆動回路ブロック図である。
【図５】本発明のモータの駆動回路ブロック図である。
【図６】本発明のモータの駆動回路の動作を示すタイミングチャートである。
【図７】本発明のモータの駆動回路の動作を示すタイミングチャートである。
【図８】本発明のモータの駆動回路の動作を示すタイミングチャートである。
【図９】本発明に係わるモータの駆動回路の動作を示すタイミングチャートである。
【図１０】従来のモータの駆動回路ブロック図である。
【図１１】従来のモータの駆動回路の動作を示すタイミングチャートである。
【符号の説明】
【００４１】
１：ホール素子  
２：コンパレータ
３：コンパレータ
４：オペアンプ      
５：オペアンプ
６：モータ巻線  
Ｒ１からＲ２２：抵抗器
Ｃ１からＣ１２：コンデンサ
Ｄ１からＤ１３：ダイオード
ＺＤ：ツェナーダイオード
Ｔｒ１〜ＴＲ４：トランジスタ      
Ｖ１：ホール素子出力の直流バイアス電圧  
Ｖ２：ＭＯＳＦＥＴのゲート・ソース間遮断電圧
θ１：ＭＯＳＦＥＴのオン（通電）角度      
θ１：ＭＯＳＦＥＴのオン（通電）角度  
θ１１：ＭＯＳＦＥＴのオン（通電）角度    
θ１２：ＭＯＳＦＥＴのオン（通電）角度
θ３１：ＭＯＳＦＥＴのオン（通電）角度    
θ３２：ＭＯＳＦＥＴのオン（通電）角度  
θｅ：無通電区間
θｅ１：無通電区間  
θｅ２：無通電区間
θｅ３：無通電区間
θｅ４：無通電区間
θｅ５：無通電区間
【図１】
2009131105.tif 000003
【図２】
2009131105.tif 000004
【図３】
2009131105.tif 000005
【図４】
2009131105.tif 000006
【図５】
2009131105.tif 000007
【図６】
2009131105.tif 000008
【図７】
2009131105.tif 000009
【図８】
2009131105.tif 000010
【図９】
2009131105.tif 000011
【図１０】
2009131105.tif 000012
【図１１】
2009131105.tif 000013