(57)【要約】【課題】診断項目ごとにカウンタを設ける構成では、集積回路の回路規模の増大、高機能化に伴い診断項目も増加し、自己診断部の回路規模も増大してしまうという問題があった。【解決手段】  自己診断回路は、集積回路内で発生する複数の種類のエラー検出信号が入力可能な構成とされているカウンタを有している。また、自己診断回路は、複数の種類のエラー検出信号に対して、カウンタに入力されるエラー検出信号の種類を決定する設定部も有している。【選択図】  図２
2009129301.tif 000002
【特許請求の範囲】
【請求項１】
集積回路内で発生する複数種類のエラー検出信号が入力されるカウンタと、
前記複数種類のエラー検出信号に対して前記カウンタに入力されるエラー検出信号の種類を決定する設定部とを有する自己診断回路。
【請求項２】
前記設定部は前記カウンタに入力されるエラー信号をマスクするマスク回路と、前記マスク回路の動作を設定する設定レジスタとを有することを特徴とする請求項１に記載の自己診断回路。
【請求項３】
前記マスク回路はＡＮＤ回路であることを特徴とする請求項２に記載の自己診断回路。
【請求項４】
前記自己診断回路は、単位時間当たりのエラー数に基づいて前記集積回路の故障の有無を判定することを特徴とする請求項１乃至３のいずれか１項に記載の自己診断回路。
【請求項５】
前記自己診断回路は単位時間当たりのエラー数に基づいて、前記マスク回路がマスクするエラー検出信号の種類を決定することを特徴とする請求項４に記載の自己診断回路。
【請求項６】
前記集積回路は、当該集積回路の通常動作クロックよりも周波数の高いクロックが与えられる評価用回路および評価用回路の出力に基づいて回路の劣化を示す劣化検出信号を出力する劣化検出部を更に有し、
前記カウンタには前記劣化検出信号が入力されることを特徴とする請求項１乃至５のいずれか１項に記載の自己診断回路。
【請求項７】
集積回路内で発生する複数種類のエラー検出信号が入力されるカウンタと、
前記複数種類のエラー検出信号に対して前記カウンタに入力されるエラー検出信号の種類を決定する設定部とを有する自己診断回路によって、当該集積回路の自己診断を実行する自己診断方法であって、
集積回路に評価対象プログラムを実行させ、
前記設定部に対して命令実行を抽出する設定を実行し、前記集積回路の実行した命令実行数を前記カウンタによって取得し、
前記設定部にキャッシュメモリに対するアクセスミスを抽出する設定を実行し、キャッシュメモリに対するアクセスミスの回数を前記カウンタによって取得し、
記集積回路の実行した命令実行数と、キャッシュメモリに対するアクセスミスの回数に基づいて、前記評価対象プログラムの無限ループの有無を判定する自己診断方法。
【請求項８】
集積回路内で発生する複数種類のエラー検出信号が入力されるカウンタと、
前記複数種類のエラー検出信号に対して前記カウンタに入力されるエラー検出信号の種類を決定する設定部とを有する自己診断回路によって、当該集積回路の自己診断を実行する自己診断方法であって、
集積回路内のダイレクトメモリアクセス処理部を用いてデータ転送を行い、
前記設定部に前記集積回路内のメモリに対するアクセス回数を抽出する設定を実行し、前記集積回路内のメモリに対するアクセス回数を前記カウンタによってカウントし、
前記データ転送の回数と前記メモリに対するアクセス回数の差に基づいてダイレクトメモリアクセス処理部の異常を判定する自己診断方法。
【請求項９】
集積回路内で発生する複数種類のエラー検出信号が入力されるカウンタと、
前記複数種類のエラー検出信号に対して前記カウンタに入力されるエラー検出信号の種類を決定する設定部とを有する自己診断回路によって、当該集積回路の自己診断を実行する自己診断方法であって、
集積回路の通信対象となる対象回路と予め定められた通信を実行し、
評価対象プログラムに基づいて、前記通信対象と通信を実行し、
前記設定部に前記評価対象プログラムに基づいた前記通信対象との通信回数を抽出する設定を実行し、前記評価対象プログラムに基づいた前記通信対象との通信回数を前記カウンタによって取得し、
前記評価対象プログラムに基づいた前記通信対象との通信回数から対象回路あるいは前記集積回路自身の異常を検出する自己診断方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は集積回路におけるエラーを検出する自己診断回路および自己診断方法に関する。
【背景技術】
【０００２】
集積回路には、搭載される機器によって、高い信頼性が要求される。そこで、信頼性を高めるために、集積回路内に自己診断回路を搭載する場合がある。自己診断回路は、集積回路内の動作を監視して、集積回路の故障や性能劣化を検出する。このような自己診断回路を有する半導体装置に関する技術が特許文献１に開示されている。
【０００３】
特許文献１に記載の技術では、集積回路内の診断項目ごとに再試行回数に関するカウンタを設け、再試行回数が多いエラーに関しては、重大なエラーと判定するデジタルコントローラが開示されている。
【特許文献１】特開平４−２４５３０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の技術では、診断項目ごとにカウンタを設ける構成であるため、集積回路の回路規模の増大、高機能化に伴い診断項目も増加し、自己診断部の回路規模も増大してしまうという問題があった。
【課題を解決するための手段】
【０００５】
本発明の１態様による自己診断回路は、集積回路内で発生する複数種類のエラー検出信号が入力されるカウンタと、前記複数種類のエラー検出信号に対して前記カウンタに入力されるエラー検出信号の種類を決定する設定部とを有する。
【発明の効果】
【０００６】
本発明の自己診断回路では、簡易な構成で任意の故障を検出することが可能となる。
【発明を実施するための最良の形態】
【０００７】
図１は、自己診断回路を内蔵した集積回路１００および集積回路２００を有するシステムを示すブロック図である。図１に示すように集積回路１００は、ＣＰＵ１０１、メモリ１０２、自己診断回路（以下、テスト回路と称す）１０３、ダイレクトメモリアクセスコントローラ（ＤＭＡ）１０４、通信部１０５、オーディオ処理部（ＡＵＤＩＯ）１０６、ビデオ処理部（ＶＩＤＥＯ）１０７、入出力制御部（Ｉ／Ｏ部）１０８を有している。ここでＣＰＵ１０１は、例えばメモリ１０２内のＲＯＭなどに記憶されたプログラム等に基づいて種々の処理を実施する回路である。また、メモリ１０２は、ＲＯＭおよびＲＡＭなどを有し、ＣＰＵが実行するプログラムの保持や、処理中のデータに関する一時保存などを行う記憶部である。ＤＭＡ１０４は、ＣＰＵ１０１や他の機能ブロックがメモリに対してアクセスを行う場合にそのアクセスをコントロールする。通信部１０５は、集積回路１００が他の集積回路（例えば集積回路２００）と通信を行う場合に、その通信を制御する制御部である。ＡＵＤＩＯ１０６は、集積回路１００が処理する音声データを処理する。ＶＩＤＥＯ１０７は、集積回路１００が処理する映像データを処理する。またＩ／Ｏ部１０８は集積回路１００の入出力データを制御する。
【０００８】
また、集積回路２００は、集積回路１００の構成に対して、オーディオ処理部１０６、ビデオ処理部１０７、テスト回路１０３を有さない構成となっているのみであり、他の構成は同一である。したがって、集積回路１００と同一構成の部分に同一の符号を付し、その説明は省略する。なお、図１に示す構成は、マイコンを構成する集積回路の一例に過ぎず、実現しようとする機能に合わせて種々の機能ブロックによってマイコンを構成することが可能である。
【０００９】
ここで、集積回路１００に含まれるテスト回路１０３は、集積回路１００に含まれる他の回路から出力される種々の信号を元に集積回路１００の故障や劣化を判定する回路である。本実施の形態のテスト回路１０３は、他の回路から出力される種々のエラーフラグをカウントし、エラーの回数を出力する回路である。図２に、より詳細な本実施の形態のテスト回路１０３を示す。
【００１０】
図２に示すように、本実施の形態のテスト回路１０３は、設定レジスタ１１、複数のＡＮＤ回路１２Ａ〜１２Ｄ、ＯＲ回路１３、カウンタ１４を有している。設定レジスタ１１は、他の回路ブロックから出力される信号、あるいは外部から入力される信号に基づいてカウントする対象となるエラーフラグを設定するためのレジスタである。このカウントする対象となるエラーに関してはテスト時に外部より入力される制御ソフトウェア、あるいは内部ＲＯＭに記憶された制御プログラムなどにより設定が可能である。また、その他、テスト時に外部から与える信号などにより設定を変更することも可能である。したがって本実施の形態ではこの設定レジスタ１１およびＡＮＤ回路１２によってカウント対象となるエラーを設定する設定部１１０が構成されている。
【００１１】
ＡＮＤ回路１２Ａ〜１２Ｄは、一方に設定レジスタから出力された設定値が、他方には集積回路１００の種々のポイントから出力されるエラー信号が入力される。ＡＮＤ回路は設定レジスタの出力に基づいて入力されたエラーフラグを後段に出力する。つまり、設定レジスタの出力値として"Ｌ"レベルが入力されている場合は、エラーフラグをマスクするマスク回路として動作する。ここで、集積回路１００の他の機能ブロックから出力されるエラーフラグは、軽微なエラーが起きたことを示す信号である。集積回路１００の実現する機能によって異なるが、軽微なエラーとは、ＥＣＣ（Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｏｎ  Ｃｏｄｅ）によって訂正可能なエラー、バスアクセスリトライ、通信リトライなど集積回路１００が動作する上で数回起こることが前提となっているエラーである。つまり、ここでは、集積回路１００が動作する上でエラーが発生した場合、そのエラーによって集積回路１００のマイコンを利用したシステムの動作として不具合を起こさない範囲であれば軽微なエラーとしている。一方で集積回路１００が動作する上でエラーが発生した場合、そのエラーによって集積回路１００のマイコンを利用したシステムの動作として不具合を起こす場合は重大なエラーとしている。
【００１２】
ＯＲ回路１３には、ＡＮＤ回路１２Ａ〜１２Ｄの出力が接続される。ＯＲ回路１３は、ＡＮＤ回路１２Ａ〜１２Ｄのいずれかからエラーフラグが出力された場合にエラーフラグをカウンタ１４に入力する。カウンタ１４は、入力されたエラー信号の回数をカウントし、そのカウント値を出力する。
【００１３】
図３は、上記のように構成された自己診断回路１０３の動作を示すフローチャートである。以下、図３を利用して本実施の形態の自己診断回路が軽微なエラーを検出する動作について説明する。
【００１４】
図３に示すステップＳ１において、カウンタ１４に対してリセット信号が入力されカウンタの値が初期化される。
【００１５】
その後、図３に示すステップＳ２において、設定レジスタ１１を全ての軽微なエラーをカウントする状態に設定する。本実施の形態ではＡＮＤ回路１２Ａ〜１２Ｄに入力されるエラー信号をマスクしない状態とするため、例えば４ビットの設定レジスタであれば、全ビットに「１」が書き込まれる。設定レジスタ１１が全てのＡＮＤ回路１２Ａ〜１２Ｄに「１」を出力するため、ＡＮＤ回路１２Ａ〜１２Ｄは、入力されるエラー信号をそのままＯＲ回路に出力する。ＯＲ回路１３は、ＡＮＤ回路１２Ａ〜１２Ｄから出力されるエラー信号をまとめて、カウンタ１４に出力する。なお、単位時間当たりに発生する軽微なエラーをカウントするため、このレジスタは単位時間経過後に再び全て「０」に書き換えられる。
【００１６】
ステップＳ３において、上記のステップＳ２においてカウンタがカウントしたエラー数と予め想定された許容エラー数範囲の比較が行われる。つまり、エラー数をＥ、想定されたエラー数範囲の最小値をＥｍｉｎ、想定されたエラー数範囲の最大値をＥｍａｘとした場合、Ｅｍｉｎ≦Ｅ≦Ｅｍａｘであるかが判定される。ここで、Ｅｍｉｎ≦Ｅ≦Ｅｍａｘの範囲内であればステップＳ１に戻り、Ｅ＜ＥｍｉｎあるいはＥｍａｘ＜Ｅであれば次のステップＳ４へと進む。
【００１７】
ステップＳ４において、設定レジスタ１１を特定の軽微なエラーをカウントする状態に設定する。本実施の形態ではＡＮＤ回路１２Ａに入力されるエラー信号をマスクしない状態とし、ＡＮＤ回路１２Ｂ〜１２Ｄに入力されるエラー信号はマスクされる状態とする。例えば、４ビットの設定レジスタであれば、ＡＮＤ回路１２Ａに対応するビットのみに「１」が書き込まれる。他のＡＮＤ回路１２Ｂ〜１２Ｄに対応するビットには「０」が書き込まれるためエラー信号がマスクされ、ＯＲ回路を介してカウンタ１４がカウントするエラーは、特定のエラーのみとなる。なお、上記同様、単位時間当たりに発生するエラーをカウントするため、このレジスタは単位時間経過後に再び全て「０」に書き換えられる。
【００１８】
ステップＳ５において、上記のステップＳ４においてカウンタがカウントした特定のエラー数と予め想定された特定のエラーに関する許容エラー数範囲の比較が行われる。つまり、エラー数をＥＳ、想定されたエラー数範囲の最小値をＥＳｍｉｎ、想定されたエラー数範囲の最大値をＥＳｍａｘとした場合、ＥＳｍｉｎ≦ＥＳ≦ＥＳｍａｘであるかが判定される。ここで、ＥＳｍｉｎ≦ＥＳ≦ＥＳｍａｘの範囲内であれば、ステップＳ７において設定レジスタの値を書き換えてステップＳ４へと戻り、ＥＳ＜ＥｍｉｎあるいはＥＳｍａｘ＜ＥＳであればカウントした特定エラーに関する部分が故障していると判断して、ステップＳ６において自己診断を終了する。
【００１９】
このように、本実施の形態では全ての軽微なエラーをカウントし、そのカウント値が許容範囲を超えていた場合に、どのエラーが起こって故障しているのかを特定することが可能となる。
【００２０】
実施の形態２
図４は、本発明の実施の形態２の自己診断テスト回路１０３を示す図である。実施の形態２のテスト回路では、上記した軽微なエラーに加え、プログラムのミスによる無限ループの検出を行うことが可能なテスト回路１０３である。図４において、図２と同一の構成に関しては同一の符号を付し、その詳細な説明を省略する。
【００２１】
本実施の形態においては実施の形態１における軽微なエラー信号が入力されるＡＮＤ回路１２Ａ〜１２Ｄに加えて、その他の項目をカウントするために入力信号が増えている点が異なっている。また、その他の項目についてもマスクすることが出来るようにＡＮＤ回路１２Ｅ〜１２Ｈが追加されている。
【００２２】
無限ループの検出を行う場合は、命令を実行したフラグが入力されるＡＮＤ回路１２Ｇと、キャッシュミスのフラグが入力されるＡＮＤ回路１２Ｈに入力される信号を利用する。なお、ＡＮＤ回路１２Ａ〜１２Ｈのマスク機能に関しては実施の形態１同様に設定レジスタに設定した値で行えるものとする。図５は、本実施の形態において無限ループに入っているかどうかを診断するための動作を示すフローチャートである。以下、図５を参照して本実施の形態における無限ループの有無に関する判定動作について説明する。
【００２３】
図５に示すステップＳ５１においてカウンタをリセットし、カウンタの値を初期化する。なお、この状態では、命令実行数のみカウントするように設定レジスタを設定し、エラー数のカウントは行わない状態とする。
【００２４】
ステップＳ５２において無限ループに陥ることのない複数の命令を集積回路１００に実行させる。ここで実行させる命令数および内容は予め定められたものであるとする。ここで行う命令とは例えば分岐に入ることのない加算命令などである。
【００２５】
ステップＳ５３において、カウンタの値を読み出し、実行した命令数とカウンタのカウントした値が一致するかどうかを比較する。上記で実行した命令数とカウンタのカウント値が一致していれば、集積回路１００は正しく命令実行を行い、その数も自己診断テスト回路によって正しくカウントされたものとして以下のステップＳ５４に進む。命令実行数とカウント値が一致しない場合は、命令実行部例えばＣＰＵ１０１や、命令伝達系にエラーがあると判定する。
【００２６】
ステップＳ５４において、設定レジスタをキャッシュミスの回数以外はカウントしないような値に設定し、再び上記で使用した命令を集積回路に実行させる。
【００２７】
ステップＳ５５において、カウンタの値を読み出し、キャッシュミスがあるかどうかを確認する。この場合、キャッシュミスがある程度発生していればテスト回路は正しくキャッシュミスをカウントしているものとして以下のステップに進む。
【００２８】
ステップＳ５６において、設定レジスタに命令実行数のみを測定するように設定値を書き込む。その後、無限ループの有無を確認するプログラムを集積回路１００に実行させる。
【００２９】
ステップＳ５７においてカウンタのカウント値を読み出し、命令実行数を確認する。
【００３０】
ステップＳ５８において、設定レジスタにキャッシュミス回数のみを測定するように設定値を書き込む。その後、再び無限ループの有無を確認するプログラムを集積回路に実行させる。
【００３１】
ステップＳ５９においてカウンタのカウント値を読み出し、キャッシュミス数を確認する。
【００３２】
ここで対象プログラムに無限ループが含まれていた場合は命令実行数が極端に大きくなり、キャッシュメモリに命令は残っている状態なのでキャッシュミスは少なくなる。そのため、上記ステップＳ５６におけるカウント値が増大し、ステップＳ５８におけるカウント値は減少する。本実施の形態ではＳ５５〜Ｓ５８のステップを複数回行い、いずれにおいても命令実行数とキャッシュミスの差が極めて大きな場合は、対象となるプログラムに無限ループが含まれていると判定する。
【００３３】
本実施の形態のテスト回路は、さらに、ＤＭＡ１０４がデッドロックしてしまっている場合を、テスト回路１０３によって検出することが可能である。図６は、本実施の形態においてＤＭＡがデッドロックに入っているかどうかを診断するための動作を示すフローチャートである。以下、図６を参照して本実施の形態におけるデッドロックの有無に関する判定動作について説明する。
【００３４】
図６に示すステップＳ６１において、カウンタを初期化する。また、設定レジスタにはＤＭＡの転送回数のみをカウントするような設定値を書き込む。
【００３５】
ステップＳ６２において、ＤＭＡを利用したデータ転送を少なくとも一回実施する。なお、ここで実施するＤＭＡ転送の回数は必ずしも１回ではなく予め定められた回数のＤＭＡ転送を行えばよい。
【００３６】
ステップＳ６３において、カウンタの値を読み出す。ここで、カウンタの保持するＤＭＡ転送の回数がステップＳ６２において予め設定したＤＭＡ転送の回数と等しい場合は、テスト回路が正しく動作し、ＤＭＡ転送の回数を正確にカウントしていると判断する。また、予め設定した値と異なる場合は、ＤＭＡ１０４からテスト回路までの一部、あるいはテスト回路内で何らかのエラーがあると判断し、テストを中断する。
【００３７】
ステップＳ６４においてカウンタを初期化する。また、設定レジスタにはメモリに対するアクセス回数のみをカウントするような設定値を書き込む。
ステップＳ６５において、カウンタの値を読み出し、メモリに対するアクセス回数を確認する。メモリに対するアクセス回数が、予め設定したＤＭＡ転送の回数と等しい場合は、テスト回路が正しく動作し、ＤＭＡ転送の回数を正確にカウントしていると判断する。
【００３８】
その後、カウンタがカウントする対象を全ての事項とするような値を設定レジスタに書き込む。
【００３９】
ステップＳ６６において評価対象となるプログラムを実行する。
【００４０】
ステップＳ６７において、再びＤＭＡ転送の回数を数える状態に設定し、ステップＳ６８において、一定時間後のＤＭＡ転送回数のカウント値を確認する。ここでＤＭＡがデッドロックしてしまった場合は、ＤＭＡからの転送回数が０となる。
【００４１】
ステップＳ６９において、ステップＳ６８と同様にメモリアクセスをカウントする状態とする。ステップＳ６１０において、一定時間後にカウンタの値を調査する。メモリアクセスの回数が少ないことから何らかの故障が起きていることがわかる。またこの状態で、個別バスマスターのメモリアクセス回数を調べる。エラーが再現した場合、ステップＳ６１１で、想定していた回数よりもメモリアクセスの回数が少ないのはＤＭＡだとわかる。
【００４２】
また、本実施の形態のテスト回路によれば、通信を行う集積回路１００において、通信相手となる集積回路２００の以上を検出することも可能である。図７は通信対象となる集積回路の以上を検出する際のフローを示すフローチャートである。以下図７を参照して通信対象の集積回路２００の異常を検出する動作について説明する。
【００４３】
ステップＳ７１において、カウンタを初期化する。また、通信が起きたことのみをカウントする状態になるように設定レジスタを設定する。
【００４４】
ステップＳ７２において、集積回路１００、２００間での通信を予め設定された回数実行する。
【００４５】
ステップＳ７３において、カウンタの値を読み出して、通信の実行ぁらテスト回路の経路が正しく動作するかを調べる。ここで、カウンタの値がステップＳ７２において設定された回数と一致した場合、通信部からカウンタまでの経路は正常に動作していると判断する。
【００４６】
ステップＳ７４において、カウンタがカウントする対象を全ての事項とするような値を設定レジスタに書き込む。
【００４７】
ステップＳ７５において評価対象となるプログラムを実行する。
【００４８】
ステップＳ７６において、全体のエラー回数を確認する。通常想定できる範囲数から外れていた場合は、何からの異常があることを検出できる。
【００４９】
ステップＳ７７において、設定レジスタを単位時間あたりの通信回数を数えるモードに切り替え、ステップＳ７８において、単位時間当たりの通信回数のカウント値を確認する。ここで、通信部分が異常を起こしていた場合は、通信回数として想定外の値が示される。
【００５０】
ステップＳ７９において、通信対象となる集積回路を変更して同様のテストを繰り返す。
【００５１】
ステップＳ７１０において、通信対象の集積回路を変更した結果、正常な値になった場合、通信対象の集積回路２００の異常と判断される。通信対象の集積回路を変更しても異常な値を示す場合は集積回路１００自身のは通信部の異常と判断される。
【００５２】
実施の形態３
実施の形態１及び実施の形態２では、集積回路自体のエラー箇所を特定する例を示している。しかしながら、本発明のテスト回路は、集積回路本体の劣化を検出することも可能である。図８は、本件発明者による集積回路自体の劣化を検出する回路を示す。図８に示すように、集積回路の劣化を検出する回路は、本体回路８１、評価用回路８２、劣化検出部８３を有している。図８において、本体回路８１には通常の動作クロックＣＬＫ１が入力され、評価用回路８２には通常の動作クロックよりも周波数の高いクロックＣＬＫ２が入力されている。本体回路８１を動作させるクロックＣＬＫ１よりも周波数が高いクロックＣＬＫ２で動作する評価用回路８２は、本体回路８１よりも早く劣化する。この劣化は、評価用回路８２の出力信号の遅延に現れる。この遅延を検出する劣化検出部８３を用いて検出することで評価用回路３の劣化を検出する。
【００５３】
この評価用回路８２、劣化検出部８３は回路の任意の箇所に複数設けることが可能である。したがって、図９に示すように本件テスト回路に対する入力に複数の劣化検出信号を入力し、適宜設定レジスタによって劣化箇所を絞り込むことで、回路の劣化が起こりやすい箇所を特定することも可能となる。
【図面の簡単な説明】
【００５４】
【図１】本発明の自己診断回路が適用されるシステムを示すブロック図である。
【図２】本発明の自己診断回路の構成を示す図である。
【図３】本発明の自己診断回路の動作を示すフローチャートである。
【図４】無限ループを検出する場合の自己診断回路の構成を示す図である。
【図５】無限ループを検出する場合の動作を示すフローチャートである。
【図６】ＤＭＡデッドロックを検出する場合の動作を示すフローチャートである。
【図７】通信異常を検出する場合の動作を示すフローチャートである。
【図８】回路劣化を検出する場合のマイコンなどの構成を示す図である。
【図９】回路劣化を検出する場合の自己診断回路の構成を示す図である。
【符号の説明】
【００５５】
１１    設定レジスタ１２Ａ-１２Ｄ    回路
１２Ｂ-１２Ｈ    マスク回路（ＡＮＤ回路）
１３    ＯＲ回路
１４    カウンタ
８１    本体回路
８２    評価用回路
８３    劣化検出部
１００    集積回路
１０２    メモリ
１０３    自己診断回路（テスト回路）
１０５    通信部
１０６    オーディオ処理部
１０７    ビデオ処理部
１０８    入出力制御部
１１０    設定部
２００    集積回路ＣＬＫ１    クロック
ＣＬＫ１    動作クロック
ＣＬＫ２    クロック
【図１】
2009129301.tif 000003
【図２】
2009129301.tif 000004
【図３】
2009129301.tif 000005
【図４】
2009129301.tif 000006
【図５】
2009129301.tif 000007
【図６】
2009129301.tif 000008
【図７】
2009129301.tif 000009
【図８】
2009129301.tif 000010
【図９】
2009129301.tif 000011