(57)【要約】【課題】全体の高さを抑えつつ多ピン・狭ピッチで３次元実装が可能であり、低コストで実現することができる半導体装置を提供する。【解決手段】半導体装置１００は、（ａ）表面に、複数の表面ランド１０８が配置され、裏面に、複数の裏面ランド１１１が配置されている配線基板１０５と、（ｂ）集積回路と、集積回路と電気的に接続されている複数の電極端子１０２とが形成されている半導体チップ１０１と、（ｃ）配線基板１０５の表側に半導体チップ１０１が取り付けられて複数の表面ランド１０８と複数の裏面ランド１１１とが複数の電極端子１０２と電気的に接続されている状態で、配線基板１０５の表側を覆っている封止樹脂１１０とを備え、（ｄ）封止樹脂１１０に、他の半導体装置における複数の突起電極が入る形状・寸法で、かつ半導体チップ１０１の表面よりも内側に配置された複数の表面ランド１０８が露出する状態で、複数の穴１１５が形成されている。【選択図】図１
2009302505.tif 000002
【特許請求の範囲】
【請求項１】
他の半導体装置を積み上げることができる半導体装置であって、
表面に、複数の表面ランドが配置され、裏面に、複数の裏面ランドが配置されている配線基板と、
集積回路と、前記集積回路と電気的に接続されている複数の電極端子とが形成されている半導体チップと、
前記配線基板の表側に前記半導体チップが取り付けられて前記複数の表面ランドと前記複数の裏面ランドとが前記複数の電極端子と電気的に接続されている状態で、前記配線基板の表側を覆っている封止樹脂とを備え、
前記封止樹脂に、前記他の半導体装置における複数の突起電極が入る形状・寸法で、かつ前記半導体チップの表面よりも内側に配置された前記複数の表面ランドが露出する状態で、凹部が形成されている
ことを特徴とする半導体装置。
【請求項２】
前記凹部が、前記複数の表面ランドと一対一で対応するようにして形成されている複数の穴である
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記穴の断面形状が、底の幅よりも開口の幅の方が大きく、底の前記表面ランドに向かって、幅が小さくなり、両側が丸みを帯びて窄む形である
ことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記穴の開口面積が、前記表面ランドの露出面積よりも大きい
ことを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記凹部が、前記複数の表面ランドを結ぶようにして形成されている溝である
ことを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記溝の断面形状が、底の幅よりも開口の幅の方が大きく、底の前記表面ランドに向かって、幅が小さくなり、両側が丸みを帯びて窄む形である
ことを特徴とする請求項５に記載の半導体装置。
【請求項７】
他の半導体装置を積み上げることができる半導体装置であって、
表面に、複数の表面ランドが配置され、裏面に、複数の裏面ランドが配置されている配線基板と、
集積回路と、前記集積回路と電気的に接続されている複数の電極端子とが形成されている半導体チップと、
前記複数の表面ランドと一対一で対応し、前記配線基板の表面から突出するようにして、前記複数の表面ランドに形成された複数の高台電極と、
前記配線基板の表側に前記半導体チップが取り付けられて前記複数の表面ランドと前記複数の裏面ランドとが前記複数の電極端子と電気的に接続されている状態で、前記配線基板の表側を覆っている封止樹脂とを備え、
前記封止樹脂に、前記他の半導体装置における複数の突起電極が入る形状・寸法で、かつ前記半導体チップの表面よりも内側に配置された前記複数の表面ランドに形成された前記複数の高台電極が露出する状態で、凹部が形成されている
ことを特徴とする半導体装置。
【請求項８】
前記凹部が、前記複数の高台電極と一対一で対応するようにして形成されている複数の穴である
ことを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記穴の断面形状が、底の幅よりも開口の幅の方が大きく、底の前記高台電極に向かって、幅が小さくなり、両側が丸みを帯びて窄む形である
ことを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記穴の開口面積が、前記高台電極の露出面積よりも大きい
ことを特徴とする請求項８に記載の半導体装置。
【請求項１１】
前記凹部が、前記複数の高台電極を結ぶようにして形成されている溝である
ことを特徴とする請求項７に記載の半導体装置。
【請求項１２】
前記溝の断面形状が、底の幅よりも開口の幅の方が大きく、底の前記高台電極に向かって、幅が小さくなり、両側が丸みを帯びて窄む形である
ことを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記高台電極が、半田で構成されている
ことを特徴とする請求項７に記載の半導体装置。
【請求項１４】
他の半導体装置を積み上げることができる半導体装置の製造方法であって、
表面に、複数の表面ランドが配置され、裏面に、複数の裏面ランドが配置されている配線基板を準備する第１の工程と、
集積回路と、前記集積回路と電気的に接続されている複数の電極端子とが形成されている半導体チップを前記配線基板の表側に取り付け、前記複数の表面ランドと前記複数の裏面ランドとを前記複数の電極端子と電気的に接続する第２の工程と、
前記配線基板の表側に前記半導体チップが取り付けられて前記複数の表面ランドと前記複数の裏面ランドとが前記複数の電極端子と電気的に接続されている状態で、前記配線基板の表側を覆う封止樹脂を、圧縮成形法で、可撓性・弾性を有するリリースシートに前記複数の表面ランドの表面を押圧させながら形成する第３の工程とを含み、
前記第３の工程において、前記他の半導体装置における複数の突起電極に対応する凸部をキャビティ内に有する金型を使用して、前記封止樹脂に、前記複数の突起電極が入る形状・寸法で、かつ前記半導体チップの表面よりも内側に配置された前記複数の表面ランドが露出する状態で、凹部を形成する
ことを特徴とする半導体装置の製造方法。
【請求項１５】
他の半導体装置を積み上げることができる半導体装置の製造方法であって、
表面に、複数の表面ランドが配置され、裏面に、複数の裏面ランドが配置されている配線基板を準備する第１の工程と、
前記複数の表面ランドと一対一で対応し、前記配線基板の表面から突出するようにして、前記複数の表面ランドに複数の高台電極を形成する第２の工程と、
集積回路と、前記集積回路と電気的に接続されている複数の電極端子とが形成されている半導体チップを前記配線基板の表側に取り付け、前記複数の表面ランドと前記複数の裏面ランドとを前記複数の電極端子と電気的に接続する第３の工程と、
前記配線基板の表側に前記半導体チップが取り付けられて前記複数の表面ランドと前記複数の裏面ランドとが前記複数の電極端子と電気的に接続されている状態で、前記配線基板の表側を覆う封止樹脂を、圧縮成形法で、可撓性・弾性を有するリリースシートに前記複数の高台電極の表面を押圧させながら形成する第４の工程とを含み、
前記第４の工程において、前記他の半導体装置における複数の突起電極に対応する凸部をキャビティ内に有する金型を使用して、前記封止樹脂に，前記複数の突起電極が入る形状・寸法で、かつ前記半導体チップの表面よりも内側に配置された前記複数の表面ランドに形成された前記複数の高台電極が露出する状態で、凹部を形成する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３次元実装可能な半導体装置に関し、特に、容易かつ安価にＰｏＰ型半導体装置を構成することができ、積み上げられた他の半導体装置との取り付け部分の信頼性が高い半導体装置に関する。
【背景技術】
【０００２】
従来、携帯電話、デジタルカメラ、および携帯用パソコン等に、Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ型（以下、「ＰｏＰ型」と呼称する。）半導体装置が使用されている。ＰｏＰ型半導体装置には、３次元実装に有利な半導体装置が使用されている。３次元実装に有利な半導体装置として、積層のための突起電極の上部を露出させた各種半導体装置が提案されている。
【０００３】
＜一例目＞
例えば、封止樹脂の裏面に配線のパターン配線部が露出し、封止樹脂の表面に配線のポスト部の他端が露出し、同種の半導体装置を積み上げることができる半導体装置が提案されている（例えば、特許文献１参照。）。
【０００４】
一例目の半導体装置については、配線がパターン配線部とポスト部で構成されている。配線と半導体チップとが封止樹脂によって封止されている。パターン配線部が、半導体チップと接続され、封止樹脂の裏面に露出している。ポスト部が封止樹脂の厚さ方向に形成されている。ポスト部の一端がパターン配線部と接続され、ポスト部の他端が封止樹脂の表面に露出している。従来必要とされた樹脂基板が必要とされない。これによって、薄型化及び低コスト化が図れる。
【０００５】
＜二例目＞
また、積み上げられた同種の半導体装置との間で電気的信号のテストを行うことができる半導体装置が提案されている（例えば、特許文献２参照。）。
【０００６】
二例目の半導体装置については、基板の裏面に第１の実装端子が配置され、基板の表面に半導体チップと第２の実装端子とが配置されている。半導体チップと第２の実装端子の側面とが封止樹脂によって封止されている。封止樹脂から露出した第２の実装端子の端面と封止樹脂の面とが面一である。これによって、小型化が図れる。
【０００７】
＜三例目＞
また、下面接続電極と配線の露出端とをそれぞれ上下の接続端子としてマザーボード上に実装することによって、容易に高密度実装を実現することができる半導体装置が提案されている（例えば、特許文献３参照。）。
【０００８】
三例目の半導体装置については、配線基板の表面における第１の配線パターンが配線基板の裏面における第２の配線パターンと接続されている。半導体チップが、配線基板の表面に搭載され、第１の配線パターンと接続され、封止樹脂によって封止されている。配線が封止樹脂層の厚さ方向に形成されている。配線の一端が第１の配線パターンに接続され、配線の他端が封止樹脂層の表面から露出している。下面接続電極が、配線基板の裏面に形成され、第２の配線パターンと電気的に接続されている。
【特許文献１】特開２００７−５９５５７号公報
【特許文献２】特開２００７−３３５９０７号公報
【特許文献３】特開２００２−１５８３１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記従来の各技術においては、次のような問題がある。
＜問題１＞
まず、一例目の半導体装置においては、ポスト部の面積が封止樹脂の表面に向かって大きくなるので、多ピン・狭ピッチでポスト部を形成するにあたって、困難が生じると共に、工程数が多く、厚めっきに時間がかかり、コストが高くなるという問題がある。
【００１０】
これは、フォトリソグラフの露光および現像処理によってフォトレジスト膜に形成される開口部が、下側に向かって小さくなるためである。さらに、フォトレジスト膜の厚さが厚くなり、開口部の深さが深くなればなるほど、下側と上側との間で開口部の面積の差が大きくなるためである。
【００１１】
ここで、一例目の半導体装置については、半導体チップとパターン配線部との間に張られた金属細線のループ高さよりも十分高くなる厚さまで、パターン配線部の上層にフォトレジスト膜が形成される。フォトリソグラフの露光および現像処理によって、パターン配線部におけるポスト部形成位置に達するまで、フォトレジスト膜においてポスト部形成位置の上層部分に開口部が形成される。めっきによって、開口部の側壁で形状が規制されながら、フォトレジスト膜の厚さ方向にポスト部が形成される。表面と裏面とにソルダーレジスト層が形成される。
【００１２】
このように、一例目の半導体装置においては、フォトレジスト膜の厚さが厚くなる傾向にあるので、ポスト部の面積が表面に向かって大きくなり易い。
＜問題２＞
また、二例目の半導体装置においては、複数の同種の半導体装置が積み上げられると、積み上げられた同種の半導体装置における突起電極の高さ分、実装高さが高くなり、低背化が図れないという問題がある。
【００１３】
これは、積み上げられる半導体装置の突起電極と接合される第２の実装端子の端面と封止樹脂の面とが面一であるので、封止樹脂の面から突起電極が出てしまうためである。
＜問題３＞
また、三例目の半導体装置においては、二例目の半導体装置と同様の問題以外に、封止樹脂層の厚さ方向の配線を形成するにあたって、コストが高くなるという問題がある。
【００１４】
これは、封止樹脂層の表面からレーザ光などを当てて第１の配線パターンに達する貫通孔を形成する工程と、めっき法などで貫通孔内に半田を充填する工程とを行う必要があるためである。
【００１５】
そこで、本発明は、上記問題に鑑みてなされたものであり、全体の高さを抑えつつ多ピン・狭ピッチで３次元実装が可能であり、低コストで実現することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、本発明に係わる半導体装置は、下記に示す特徴を備える。
（ＣＬ１）本発明に係わる半導体装置は、（ａ）他の半導体装置を積み上げることができる半導体装置であって、（ｂ）表面に、複数の表面ランドが配置され、裏面に、複数の裏面ランドが配置されている配線基板と、（ｃ）集積回路と、前記集積回路と電気的に接続されている複数の電極端子とが形成されている半導体チップと、（ｄ）前記配線基板の表側に前記半導体チップが取り付けられて前記複数の表面ランドと前記複数の裏面ランドとが前記複数の電極端子と電気的に接続されている状態で、前記配線基板の表側を覆っている封止樹脂とを備え、（ｅ）前記封止樹脂に、前記他の半導体装置における複数の突起電極が入る形状・寸法で、かつ前記半導体チップの表面よりも内側に配置された前記複数の表面ランドが露出する状態で、凹部が形成されている。
【００１７】
これによって、封止樹脂に形成された凹部に他の半導体装置における複数の突起電極を落とし込み、ＰｏＰ型半導体装置全体の高さを抑えることができる。これは、ＰｏＰ型半導体装置を構成するときに、他の半導体装置における複数の突起電極が、凹部に合わせて入り、凹部の底に配置されている複数の表面ランドに取り付けられる。これに伴い、ＰｏＰ型半導体装置全体の高さに対して他の半導体装置における複数の突起電極の高さが与える影響を低減することができるからである。
【００１８】
（ＣＬ２）本発明に係わる半導体装置は、（ａ）他の半導体装置を積み上げることができる半導体装置であって、（ｂ）表面に、複数の表面ランドが配置され、裏面に、複数の裏面ランドが配置されている配線基板と、（ｃ）集積回路と、前記集積回路と電気的に接続されている複数の電極端子とが形成されている半導体チップと、（ｄ）前記複数の表面ランドと一対一で対応し、前記配線基板の表面から突出するようにして、前記複数の表面ランドに形成された複数の高台電極と、（ｅ）前記配線基板の表側に前記半導体チップが取り付けられて前記複数の表面ランドと前記複数の裏面ランドとが前記複数の電極端子と電気的に接続されている状態で、前記配線基板の表側を覆っている封止樹脂とを備え、（ｆ）前記封止樹脂に、前記他の半導体装置における複数の突起電極が入る形状・寸法で、かつ前記半導体チップの表面よりも内側に配置された前記複数の表面ランドに形成された前記複数の高台電極が露出する状態で、凹部が形成されている。
【００１９】
これによって、封止樹脂に形成された凹部に他の半導体装置における複数の突起電極を落とし込み、ＰｏＰ型半導体装置全体の高さを抑えることができる。これは、ＰｏＰ型半導体装置を構成するときに、他の半導体装置における複数の突起電極が、凹部に合わせて入り、凹部の底に配置されている複数の高台電極に取り付けられる。これに伴い、ＰｏＰ型半導体装置全体の高さに対して他の半導体装置における複数の突起電極の高さが与える影響を低減することができるからである。また、封止樹脂を厚く形成しなければならないときでも、他の半導体装置における複数の突起電極が複数の高台電極と接するように、凹部の深さを複数の高台電極で調整することができる。
【００２０】
なお、本発明は、半導体装置として実現されるだけではなく、下記に示す特徴を備える半導体装置の製造方法として実現されるとしてもよい。
（ＣＬ３）本発明に係わる半導体装置の製造方法は、（ａ）他の半導体装置を積み上げることができる半導体装置の製造方法であって、（ｂ）表面に、複数の表面ランドが配置され、裏面に、複数の裏面ランドが配置されている配線基板を準備する第１の工程と、（ｃ）集積回路と、前記集積回路と電気的に接続されている複数の電極端子とが形成されている半導体チップを前記配線基板の表側に取り付け、前記複数の表面ランドと前記複数の裏面ランドとを前記複数の電極端子と電気的に接続する第２の工程と、（ｄ）前記配線基板の表側に前記半導体チップが取り付けられて前記複数の表面ランドと前記複数の裏面ランドとが前記複数の電極端子と電気的に接続されている状態で、前記配線基板の表側を覆う封止樹脂を、圧縮成形法で、可撓性・弾性を有するリリースシートに前記複数の表面ランドの表面を押圧させながら形成する第３の工程とを含み、（ｅ）前記第３の工程において、前記他の半導体装置における複数の突起電極に対応する凸部をキャビティ内に有する金型を使用して、前記封止樹脂に、前記複数の突起電極が入る形状・寸法で、かつ前記半導体チップの表面よりも内側に配置された前記複数の表面ランドが露出する状態で、凹部を形成する。
【００２１】
これによって、圧縮成形法で、可撓性・弾性を有するリリースシートに複数の表面ランドの表面が押圧されながら封止樹脂が形成される。このため、容易に、凹部の底に表面ランドが露出した構造で、封止樹脂を形成することができる。また、複数の表面ランドに対応する部分が除去された状態で、封止樹脂が形成されるので、封止後、封止樹脂に対して樹脂バリ取りや洗浄を行う必要がない。
【００２２】
（ＣＬ４）本発明に係わる半導体装置の製造方法は、（ａ）他の半導体装置を積み上げることができる半導体装置の製造方法であって、（ｂ）表面に、複数の表面ランドが配置され、裏面に、複数の裏面ランドが配置されている配線基板を準備する第１の工程と、（ｃ）前記複数の表面ランドと一対一で対応し、前記配線基板の表面から突出するようにして、前記複数の表面ランドに複数の高台電極を形成する第２の工程と、（ｄ）集積回路と、前記集積回路と電気的に接続されている複数の電極端子とが形成されている半導体チップを前記配線基板の表側に取り付け、前記複数の表面ランドと前記複数の裏面ランドとを前記複数の電極端子と電気的に接続する第３の工程と、（ｅ）前記配線基板の表側に前記半導体チップが取り付けられて前記複数の表面ランドと前記複数の裏面ランドとが前記複数の電極端子と電気的に接続されている状態で、前記配線基板の表側を覆う封止樹脂を、圧縮成形法で、可撓性・弾性を有するリリースシートに前記複数の高台電極の表面を押圧させながら形成する第４の工程とを含み、（ｆ）前記第４の工程において、前記他の半導体装置における複数の突起電極に対応する凸部をキャビティ内に有する金型を使用して、前記封止樹脂に，前記複数の突起電極が入る形状・寸法で、かつ前記半導体チップの表面よりも内側に配置された前記複数の表面ランドに形成された前記複数の高台電極が露出する状態で、凹部を形成する。
【００２３】
これによって、圧縮成形法で、可撓性・弾性を有するリリースシートに複数の高台電極の表面が押圧されながら封止樹脂が形成される。このため、容易に、凹部の底に高台電極が露出した構造で、封止樹脂を形成することができる。また、複数の高台電極に対応する部分が除去された状態で、封止樹脂が形成されるので、封止後、封止樹脂に対して樹脂バリ取りや洗浄を行う必要がない。
【発明の効果】
【００２４】
本発明によれば、封止樹脂に形成された凹部に他の半導体装置における複数の突起電極を落とし込み、ＰｏＰ型半導体装置全体の高さを抑えることができる。これは、ＰｏＰ型半導体装置を構成するときに、他の半導体装置における複数の突起電極が、凹部に合わせて入り、凹部の底に配置されている複数の表面ランドまたは複数の高台電極に取り付けられる。これに伴い、ＰｏＰ型半導体装置全体の高さに対して他の半導体装置における複数の突起電極の高さが与える影響を低減することができるからである。
【００２５】
また、圧縮成形法で、可撓性・弾性を有するリリースシートに複数の表面ランドの表面または複数の高台電極の表面が押圧されながら封止樹脂が形成される。このため、容易に、凹部の底に複数の表面ランドまたは複数の高台電極が露出した構造で、封止樹脂を形成することができる。また、複数の表面ランドまたは複数の高台電極に対応する部分が除去された状態で、封止樹脂が形成されるので、封止後、封止樹脂に対して樹脂バリ取りや洗浄を行う必要がない。
【発明を実施するための最良の形態】
【００２６】
（実施の形態１）
以下、本発明に係わる実施の形態１について説明する。
＜構成＞
まず、本実施の形態における半導体装置の構成について説明する。なお、図面の作成上の都合から、各部材の厚み・長さ、電極数などが実際のものと異なる。
【００２７】
図１（Ａ），図１（Ｂ）に示すように、半導体装置１００は、他の半導体装置を積み上げることができる半導体装置である。ここでは、一例として、半導体チップ１０１と、配線基板１０５と、封止樹脂１１０と、複数の突起電極１１２とを備える。
【００２８】
なお、図１（Ａ）については、半導体装置１００の構造を見易くするために、封止樹脂１１０の一部を除去した状態で表示している。
＜半導体チップ１０１＞
半導体チップ１０１は、集積回路（不図示）と、複数の電極端子１０２とを有する。複数の電極端子１０２が配置されている側を表側にして、配線基板１０５の表面中央領域に接着剤１０７で取り付けられている。ここで、複数の電極端子１０２は、半導体チップ１０１の表面外周領域に配置され、集積回路（不図示）と電気的に接続されている。
【００２９】
＜配線基板１０５＞
配線基板１０５は、配線パターンと、導電体とを有する。配線パターンが、配線基板１０５の両面に、導電性膜で形成されている。導電体が、導電性膜や導電性充填物で形成され、直接、または中間配線層を介して、両面の配線パターンと電気的に接続されている。具体的には、配線パターンとして、表面（図中における上側）に、複数の接続端子１０６と、複数の表面ランド１０８とが形成され、裏面（図中における下側）に、複数の裏面ランド１１１が形成されている。導電体として、複数のビア１１４が形成されている。
【００３０】
ここで、複数の接続端子１０６は、半導体チップ１０１が取り付けられる領域（以下、半導体チップ実装領域と呼称する。）を取り囲むようにして配置され、各金属細線１０４を介して、複数の電極端子１０２と電気的に接続されている。複数の表面ランド１０８は、複数の接続端子１０６が形成されている領域を取り囲むようにして配置され、放射状に形成された各配線パターン部分を介して、複数の接続端子１０６と電気的に接続されている。複数の裏面ランド１１１は、配線基板１０５の裏面外周領域に配置され、各ビア１１４を介して、複数の接続端子１０６と電気的に接続されている。すなわち、複数の表面ランド１０８と複数の裏面ランド１１１とは、複数の電極端子１０２と電気的に接続されている。
【００３１】
＜封止樹脂１１０＞
封止樹脂１１０は、圧縮成形法で、半導体チップ１０１と金属細線１０４とが埋没するまで配線基板１０５の表面を覆うようにして形成されている。複数の表面ランド１０８と一対一で対応する複数の穴１１５を有する。
【００３２】
ここで、複数の穴１１５は、半導体装置１００に積み上げられる他の半導体装置における複数の突起電極（以下、複数の外部突起電極と呼称する。）が入る形状・寸法で、かつ半導体チップ１０１の表面よりも内側に配置された複数の表面ランド１０８が露出する状態で、封止樹脂１１０に形成されている。各穴１１５の開口面積が、表面ランド１０８の露出面積よりも大きい。各穴１１５の断面形状が、底の幅よりも開口の幅の方が大きく、底の表面ランド１０８に向かって、幅が小さくなり、両側が丸みを帯びて窄む形である。すなわち、複数の外部突起電極を複数の表面ランド１０８に取り付けることができる複数の穴１１５が封止樹脂１１０に形成されている。
【００３３】
＜突起電極１１２＞
複数の突起電極１１２は、複数の裏面ランド１１１と一対一で対応するようにして配置され、複数の裏面ランド１１１の露出面に取り付けられている。なお、複数の突起電極１１２は、実装基板（不図示）と電気的に接続される。
【００３４】
＜製造方法＞
次に、半導体装置１００の製造方法について説明する。ここでは、話を簡単にするために、１個の半導体装置１００を例にして説明する。なお、実際には、半導体装置１００が１個ずつ製造されるのではなく、多面取りの配線基板が使用されて複数個の半導体装置１００が一括して製造される。この場合において、多面取りの配線基板が、裏面ランド１１１に突起電極１１２が取り付けられた後に、または裏面ランド１１１に突起電極１１２が取り付けられる前に、ダイサーやレーザによって個片化される。
【００３５】
ここでは、一例として、半導体装置１００は、下記（工程１）〜（工程７）の製造方法によって製造される。なお、半導体装置１００の各部材については、代表的な寸法や材料などが示されているが、それらに限定される訳ではない。
【００３６】
（工程１）まず、図２（Ａ）に示すように、配線基板１０５が準備される。ここでは、配線基板１０５の厚みを、１００μｍから６００μｍの範囲内とし、好ましくは２００μｍ程度とする。
【００３７】
（工程２）次に、図２（Ｂ）に示すように、配線基板１０５の半導体チップ実装領域に半導体チップ１０１が取り付けられる。ここでは、半導体チップ１０１の基材をシリコンとする。半導体チップ１０１の厚みを、５０μｍ〜２００μｍの範囲内とし、好ましくは１００μｍ程度とする。金属細線１０４を金線とする。金属細線１０４の直径を、１０μｍから４０μｍの範囲内とし、好ましくは１８μｍ程度とする。金属細線１０４におけるループの頂点の高さを、配線基板１０５の表面から、４０μｍ〜２５０μｍの範囲内とし、好ましくは１００μｍ程度とする。
【００３８】
このとき、配線基板１０５の半導体チップ実装領域に接着剤１０７が塗布される。接着剤１０７の塗布面に半導体チップ１０１が設置される。接着剤１０７が硬化するまで、半導体チップ１０１が設置された配線基板１０５が不活性ガス中または減圧中で加熱される。接着剤１０７が硬化した後に、ワイヤーボンディング法によって、金属細線１０４の一端が電極端子１０２と接続され、金属細線１０４の他端が接続端子１０６と接続される。
【００３９】
（工程３）次に、図２（Ｃ）に示すように、半導体チップ１０１が取り付けられた配線基板１０５に封止樹脂の材料１０９が供給される。ここでは、複数の外部突起電極と一対一で対応する複数の突起１２２をキャビティ内に有する金型１１６を使用する。封止樹脂の材料１０９を熱硬化性のエポキシ系樹脂とする。リリースシート１２１の厚みを、１０μｍから１００μｍの範囲内とし、好ましくは２５μｍ程度とする。突起１２２の高さを、１０μｍから４００μｍの範囲内とし、好ましくは２００μｍ程度とする。突起１２２の断面形状を、頂の幅よりも麓の幅の方が大きく、頂に向かって、幅が小さくなり、両側が丸みを帯びて窄む形とする。
【００４０】
このとき、樹脂封止用圧縮成形機の金型１１６の金型温度が、封止樹脂の材料１０９が溶融する温度に設定される。半導体チップ１０１が取り付けられた配線基板１０５が、配線基板１０５の表側を下側にして、金型１１６の上金型１１７に設置される。可撓性・弾性を有し、かつ封止樹脂の材料１０９に対して剥離性を有するリリースシート１２１が、キャビティ領域内に形成された突起１２２を覆うように、金型１１６の下金型１１８に設置される。上金型１１７に設置された配線基板１０５が、上金型１１７で保持されるように吸引される。下金型１１８に設置されたリリースシート１２１が、下金型１１８の成形面に密着するように吸引される。リリースシート１２１において下金型１１８のキャビティ領域の部分に、樹脂封止に要する所定の量で、顆粒状の封止樹脂の材料１０９が供給される。
【００４１】
（工程４）次に、図３（Ａ）に示すように、封止樹脂の材料１０９が圧縮成形されて、配線基板１０５の表側が樹脂封止される。ここでは、封止樹脂１１０の厚み、つまり配線基板１０５の表面から封止樹脂１１０の表面までの寸法を、１２０μｍから４００μｍの範囲内とし、好ましくは２００μｍ程度とする。
【００４２】
このとき、溶融して低粘度になった封止樹脂の材料１０９が溜められた下金型１１８のキャビティ領域内を減圧排気しながら、下金型１１８の成形面に密着しているリリースシート１２１の上面が、上金型１１７で保持されている配線基板１０５の表面に接触する位置まで、下金型１１８を上昇させる。溶融して低粘度になった封止樹脂の材料１０９の中に、半導体チップ１０１と金属細線１０４とが埋没される。リリースシート１２１が配線基板１０５に接触したあとも、封止樹脂の材料１０９が硬化するまで、下金型１１８に一定の型締め圧力が加えられる。リリースシート１２１を介して、表面ランド１０８に対向するようにして下金型１１８のキャビティ領域内に形成された複数の突起１２２が配線基板１０５における複数の表面ランド１０８に接触し、複数の突起１２２の先端が複数の表面ランド１０８に押し付けられる。穴１１５の底に表面ランド１０８の表面が露出するように、封止樹脂１１０が形成される。
【００４３】
（工程５）次に、図３（Ｂ）に示すように、封止樹脂１１０が硬化したあと、封止樹脂１１０が形成された配線基板１０５を取り出すことができる高さまで、下金型１１８を下降させる。下金型１１８の下降時に、リリースシート１２１が、封止樹脂１１０から容易に剥離する。
【００４４】
（工程６）次に、図３（Ｃ）に示すように、金型１１６から取り出した直後の配線基板１０５には、複数の表面ランド１０８と一対一で対応するようにして配置されている複数の穴１１５が封止樹脂１１０に形成されている。各穴１１５の断面形状が、底の幅よりも開口の幅の方が大きく、底の表面ランド１０８に向かって、幅が小さくなり、両側が丸みを帯びて窄む形になっている。
【００４５】
（工程７）次に、図３（Ｄ）に示すように、複数の裏面ランド１１１に複数の突起電極１１２が取り付けられる。ここでは、突起電極１１２を半田ボールとする。
このとき、半田印刷によって、裏面ランド１１１に半田ペースト層が形成される。ボール吸着装置で半田ボールが吸着され、裏面ランド１１１と半田ボールとが一致するように、吸着された半田ボールを移動させる。裏面ランド１１１の半田ペースト層に半田ボールが設置される。半田ボールが設置された配線基板１０５を、半田ペーストが溶融する温度に設定された不活性ガス雰囲気のリフロー炉内に、所定の時間、通過させる。裏面ランド１１１に突起電極１１２が取り付けられる。
【００４６】
＜ＰｏＰ型半導体装置＞
次に、半導体装置１００が使用されたＰｏＰ型半導体装置について説明する。
図４に示すように、ここでは、一例として、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型半導体装置１５０が半導体装置１００に積み上げられる場合について説明する。
【００４７】
ＢＧＡ型半導体装置１５０は、半導体チップ１５１と、配線基板１５３と、封止樹脂１５５と、複数の突起電極１５８とを備える。
半導体チップ１５１は、集積回路（不図示）と、複数の電極端子１５２とを有する。複数の電極端子１５２が配置されている側を表側にして、配線基板１５３の表面中央領域に取り付けられている。ここで、複数の電極端子１５２は、半導体チップ１５１の表面外周領域に配置され、集積回路（不図示）と電気的に接続されている。
【００４８】
配線基板１５３は、表面に、複数の接続端子１５６が形成され、裏面に、複数の裏面ランド１５７が形成されている。ここで、複数の接続端子１５６は、半導体チップ１５１が取り付けられる領域を取り囲むようにして配置され、各金属細線１５４を介して、複数の電極端子１５２と電気的に接続されている。複数の裏面ランド１５７は、半導体装置１００における複数の表面ランド１０８と一対一で対応するようにして配置され、複数の接続端子１５６と電気的に接続されている。なお、複数の裏面ランド１５７は、複数の表面ランド１０８と電気的に接続される。
【００４９】
封止樹脂１５５は、圧縮成形法またはトランスファー成形法で、半導体チップ１５１と金属細線１５４とが埋没するまで配線基板１５３の表面を覆うようにして形成されている。
【００５０】
複数の突起電極１５８は、複数の裏面ランド１５７と一対一で対応するようにして配置され、複数の裏面ランド１５７に取り付けられている。また、半導体装置１００における複数の表面ランド１０８と一対一で対応するようにして配置され、複数の表面ランド１０８に半田で取り付けられている。
【００５１】
＜まとめ＞
以上、本実施の形態によれば、封止樹脂１１０に形成された複数の穴１１５に複数の外部突起電極を落とし込み、ＰｏＰ型半導体装置全体の高さを抑えることができる。これは、ＰｏＰ型半導体装置を構成するときに、複数の外部突起電極が、複数の穴１１５に合わせて入り、複数の穴１１５の底に配置されている複数の表面ランド１０８に取り付けられる。これに伴い、ＰｏＰ型半導体装置全体の高さに対して複数の外部突起電極の高さが与える影響を低減することができるからである。
【００５２】
さらに、封止樹脂１１０に形成された複数の穴１１５によって、複数の外部突起電極を取り付けるときに使用される半田ペーストが外へはみ出すことを防止することができる。また、複数の外部突起電極が多ピン・狭ピッチで構成されていても、表面ランド１０８がショートすることを防止することができる。
【００５３】
さらに、穴１１５の開口面積が、表面ランド１０８の露出面積よりも大きい。また、穴１１５の断面形状が、底の幅よりも開口の幅の方が大きく、底の表面ランド１０８に向かって、幅が小さくなり、両側が丸みを帯びて窄む形である。このことから、穴１１５の底に配置されている表面ランド１０８に外部突起電極が導かれやすくなる。このため、正確に位置合わせが行われた状態で、複数の外部突起電極を複数の表面ランド１０８に取り付けることができる。また、外部突起電極が、穴１１５の側面に案内されながら、穴１１５の底に配置されている表面ランド１０８の中央に導かれ、表面ランド１０８に確りと取り付けられる。このため、実装不良（オープン不良）を起こすことなく、３次元実装をすることができる。また、実装不良（オープン不良）を起こした場合と比べて、外部突起電極が確りと取り付けられている表面ランド１０８が多い。このため、外部突起電極と表面ランド１０８との取り付け部分における強度を確保しつつ、一つ当たりの取り付け部分に掛かる応力を低減することができる。すなわち、外部突起電極と表面ランド１０８との取り付け部分の信頼性を向上させることができる。
【００５４】
結果、高さを抑えつつ、多ピン・狭ピッチで、実装不良（オープン不良）を起こすことなく、３次元実装をすることができ、取り付け部分の信頼性が高いＰｏＰ型半導体装置を実現することができる。
【００５５】
また、半導体装置１００を製造するときに、上記（工程４）において、十分に溶融して低粘度になった封止樹脂の材料１０９の中に金属細線１０４が低速で浸漬される。このため、樹脂流動に伴い生じる金属細線１０４の変形を防止することができる。
【００５６】
さらに、圧縮成形法で、可撓性・弾性を有するリリースシート１２１に複数の表面ランド１０８の表面が押圧されながら封止樹脂１１０が形成される。このため、容易に、複数の穴１１５の底に複数の表面ランド１０８が露出した構造で、封止樹脂１１０を形成することができる。また、複数の表面ランド１０８に対応する部分が除去された状態で、封止樹脂１１０が形成されるので、封止後、封止樹脂１１０に対して樹脂バリ取りや洗浄を行う必要がない。
【００５７】
結果、製造期間の短縮化、製造工程の削減、それによるコスト削減も実現することができる。
なお、半導体装置１００に積み上げられる半導体装置がＦＢＧＡ（Ｆｉｎｅ  ｐｉｔｃｈ  Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型半導体装置であっても、封止樹脂１１０に形成された穴１１５の部分以外、全体の構造が、ほぼ同じである。このため、ＰｏＰ型半導体装置を構成する場合において、リフロー時の各半導体装置の反り形状が異なって実装不良（オープン不良）を起こすことがない。
【００５８】
なお、ＰｏＰ型半導体装置は、超小型化が要求される携帯端末や家庭電化製品などに対して非常に有効である。これは、ＰｏＰ型半導体装置を使用することによって、携帯端末や家庭電化製品の中身を高密度で実装することができ、超小型の携帯端末や家庭電化製品を実現することができるからである。
【００５９】
（実施の形態２）
以下、本発明に係わる実施の形態２について説明する。
＜構成＞
まず、本実施の形態における半導体装置の構成について説明する。なお、実施の形態１と同一の構成要素については、同一の参照符号を付して説明を省略する。
【００６０】
図５（Ａ）、図５（Ｂ）に示すように、半導体装置２００は、実施の形態１における半導体装置１００と比べて、下記（１），（２）の点が異なる。
なお、図５（Ａ）については、半導体装置２００の構造を見易くするために、高台電極２０９および封止樹脂２１０の一部を除去した状態で表示している。
【００６１】
（１）複数の表面ランド１０８と一対一で対応する複数の高台電極２０９が各表面ランド１０８の上に形成されている。
ここで、複数の高台電極２０９は、配線基板１０５の表面から突出するようにして、各表面ランド１０８の上に、半田で形成され、各表面ランド１０８と電気的に接続されている。各先端部２１３の高さが、封止樹脂２１０の表面より低い。
【００６２】
（２）複数の高台電極２０９と一対一で対応する複数の穴２１５が封止樹脂２１０に形成されている。
ここで、複数の穴２１５は、複数の外部突起電極が入る形状・寸法で、かつ半導体チップ１０１の表面よりも内側に配置された複数の表面ランド１０８に形成された複数の高台電極２０９が露出する状態で、封止樹脂２１０に形成されている。各穴２１５の開口面積が、高台電極２０９の露出面積よりも大きい。各穴２１５の断面形状が、底の幅よりも開口の幅の方が大きく、底の高台電極２０９に向かって、幅が小さくなり、両側が丸みを帯びて窄む形である。すなわち、複数の外部突起電極を複数の高台電極２０９に取り付けることができる複数の穴２１５が封止樹脂２１０に形成されている。
【００６３】
＜製造方法＞
次に、半導体装置２００の製造方法について説明する。ここでは、話を簡単にするために、１個の半導体装置２００を例にして説明する。なお、実際には、半導体装置２００が１個ずつ製造されるのではなく、多面取りの配線基板が使用されて複数個の半導体装置２００が一括して製造される。この場合において、多面取りの配線基板が、裏面ランド１１１に突起電極１１２が形成された後に、または裏面ランド１１１に突起電極１１２が取り付けられる前に、ダイサーやレーザなどによって個片化される。
【００６４】
ここでは、一例として、半導体装置２００は、下記（工程１）〜（工程８）の製造方法によって製造される。なお、半導体装置２００の各部材については、代表的な寸法や材料などが示されているが、それらに限定される訳ではない。また、実施の形態１と同一の部材については、説明を省略する。
【００６５】
（工程１）まず、図６（Ａ）に示すように、配線基板１０５が準備される。
（工程２）次に、図６（Ｂ）に示すように、配線基板１０５の表面ランド１０８に高台電極２０９が形成される。ここでは、高台電極２０９の材料を加圧によって変形可能な半田とする。表面ランド１０８の表面から高台電極２０９の先端部２１３までの高さを、５μｍから３００μｍの範囲内とし、好ましくは１００μｍ程度とする。
【００６６】
このとき、半田印刷によって、表面ランド１０８に半田ペースト層が形成される。半田ペースト層が形成された配線基板１０５を、半田ペーストが溶融する温度に設定された不活性ガス雰囲気のリフロー炉内に、所定の時間、通過させる。複数の高台電極２０９が形成される。
【００６７】
（工程３）次に、図６（Ｃ）に示すように、複数の高台電極２０９が形成された配線基板１０５の半導体チップ実装領域に半導体チップ１０１が取り付けられる。
（工程４）次に、図６（Ｄ）に示すように、半導体チップ１０１が取り付けられた配線基板１０５に封止樹脂の材料１０９が供給される。ここでは、複数の外部突起電極と一対一で対応する複数の突起２２２をキャビティ内に有する金型２１６を使用する。突起２２２の高さを、５μｍから３００μｍの範囲内とし、好ましくは１００μｍ程度とする。突起２２２の断面形状を、頂の幅よりも麓の幅の方が大きく、頂に向かって、幅が小さくなり、両側が丸みを帯びて窄み、頂が平坦な形とする。
【００６８】
このとき、樹脂封止用圧縮成形機の金型２１６の金型温度が、封止樹脂の材料１０９が溶融する温度に設定される。半導体チップ１０１が取り付けられた配線基板１０５が、配線基板１０５の表面を下側にして、金型２１６の上金型１１７に設置される。可撓性・弾性を有し、かつ封止樹脂の材料１０９に対して剥離性を有するリリースシート１２１が、キャビティ領域内に形成された突起２２２を覆うように、金型２１６の下金型２１８に設置される。上金型１１７に設置された配線基板１０５が、上金型１１７で保持されるように吸引される。下金型２１８に設置されたリリースシート１２１が、下金型２１８の成形面に密着するように吸引される。リリースシート１２１において下金型２１８のキャビティ領域の部分に、樹脂封止に要する所定の量で、顆粒状の封止樹脂の材料１０９が供給される。
【００６９】
（工程５）次に、図７（Ａ）に示すように、封止樹脂の材料１０９が圧縮成形されて、配線基板１０５の表側が樹脂封止される。ここでは、高台電極２０９が封止樹脂２１０の表面から沈み込む深さを、５μｍから３００μｍの範囲内とし、好ましくは１００μｍ程度とする。
【００７０】
このとき、溶融して低粘度になった封止樹脂の材料１０９が溜められた下金型２１８のキャビティ領域内を減圧排気しながら、下金型２１８の成形面に密着しているリリースシート１２１の上面が、上金型１１７で保持されている配線基板１０５の表面に接触する位置まで、下金型２１８を上昇させる。溶融して低粘度になった封止樹脂の材料１０９の中に、半導体チップ１０１と金属細線１０４とが埋没される。リリースシート１２１が配線基板１０５に接触したあとも、封止樹脂の材料１０９が硬化するまで、下金型２１８に一定の型締め圧力が加えられる。リリースシート１２１を介して、高台電極２０９に対向するようにして下金型２１８のキャビティ領域内に形成された複数の突起２２２が配線基板１０５における複数の高台電極２０９に接触し、複数の突起２２２の先端が複数の高台電極２０９に押し付けられる。穴２１５の底に高台電極２０９の表面が露出するように、封止樹脂２１０が形成される。
【００７１】
（工程６）次に、図７（Ｂ）に示すように、封止樹脂２１０が硬化したあと、封止樹脂２１０が形成された配線基板１０５を取り出すことができる高さまで、下金型２１８を下降させる。下金型２１８の下降時に、リリースシート１２１が、封止樹脂２１０から容易に剥離する。
【００７２】
（工程７）次に、図７（Ｃ）に示すように、金型２１６から取り出した直後の配線基板１０５には、複数の高台電極２０９と一対一で対応するようにして配置されている複数の穴２１５が封止樹脂２１０に形成されている。各穴２１５の断面形状が、底の幅よりも開口の幅の方が大きく、底の高台電極２０９に向かって、幅が小さくなり、両側が丸みを帯びて窄む形になっている。
【００７３】
（工程８）次に、図７（Ｄ）に示すように、複数の裏面ランド１１１に複数の突起電極１１２が取り付けられる。
＜まとめ＞
以上、本実施の形態によれば、封止樹脂２１０に形成された複数の穴２１５に複数の外部突起電極を落とし込み、ＰｏＰ型半導体装置全体の高さを抑えることができる。これは、ＰｏＰ型半導体装置を構成するときに、複数の外部突起電極が、複数の穴２１５に合わせて入り、複数の穴２１５の底に配置されている複数の高台電極２０９に取り付けられる。これに伴い、ＰｏＰ型半導体装置全体の高さに対して複数の外部突起電極の高さが与える影響を低減することができるからである。また、封止樹脂２１０を厚く形成しなければならないときでも、複数の外部突起電極が複数の高台電極２０９と接するように、複数の穴２１５の深さを複数の高台電極２０９で調整することができる。
【００７４】
さらに、封止樹脂２１０に形成された複数の穴２１５によって、複数の外部突起電極を取り付けるときに使用される半田ペーストが外へはみ出すことを防止することができる。また、複数の外部突起電極が多ピン・狭ピッチで構成されていても、高台電極２０９がショートすることを防止することができる。
【００７５】
さらに、穴２１５の開口面積が、高台電極２０９の露出面積よりも大きい。また、穴２１５の断面形状が、底の幅よりも開口の幅の方が大きく、底の高台電極２０９に向かって、幅が小さくなり、両側が丸みを帯びて窄む形である。このことから、穴２１５の底に配置されている高台電極２０９に外部突起電極が導かれやすくなる。このため、正確に位置合わせが行われた状態で、複数の外部突起電極を複数の高台電極２０９に取り付けることができる。また、外部突起電極が、穴２１５の側面に案内されながら、穴２１５の底に配置されている高台電極２０９の中央に導かれ、高台電極２０９に確りと取り付けられる。このため、実装不良（オープン不良）を起こすことなく、３次元実装をすることができる。また、実装不良（オープン不良）を起こした場合と比べて、外部突起電極が確りと取り付けられている高台電極２０９が多い。このため、外部突起電極と高台電極２０９との取り付け部分における強度を確保しつつ、一つ当たりの取り付け部分に掛かる応力を低減することができる。すなわち、外部突起電極と高台電極２０９との取り付け部分の信頼性を向上させることができる。
【００７６】
さらに、高台電極２０９が半田という柔らかい材料で構成されている。このことから、封止金型（不図示）の突起を高台電極２０９に押し当てて穴２１５を成形することができる。このため、容易に、複数の穴２１５の底に複数の高台電極２０９が露出した構造で、封止樹脂２１０を形成することができる。
【００７７】
結果、高さを抑えつつ、多ピン・狭ピッチで、実装不良（オープン不良）を起こすことなく、３次元実装をすることができ、取り付け部分の信頼性が高いＰｏＰ型半導体装置を実現することができる。
【００７８】
また、半導体装置２００を製造するときに、上記（工程５）において、十分に溶融して低粘度になった封止樹脂２１０の材料の中に金属細線１０４が低速で浸漬される。このため、樹脂流動に伴い生じる金属細線１０４の変形を防止することができる。
【００７９】
さらに、圧縮成形法で、可撓性・弾性を有するリリースシート１２１に複数の高台電極２０９の表面が押圧されながら封止樹脂２１０が形成される。このため、容易に、複数の穴２１５の底に複数の高台電極２０９が露出した構造で、封止樹脂２１０を形成することができる。また、複数の高台電極２０９に対応する部分が除去された状態で、封止樹脂２１０が形成されるので、封止後、封止樹脂２１０に対して樹脂バリ取りや洗浄を行う必要がない。
【００８０】
結果、製造期間の短縮化、製造工程の削減、それによるコスト削減も実現することができる。
なお、半導体装置２００に積み上げられる半導体装置がＦＢＧＡ（Ｆｉｎｅ  ｐｉｔｃｈ  Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型半導体装置であっても、封止樹脂２１０に形成された穴２１５の部分以外、全体の構造が、ほぼ同じである。このため、ＰｏＰ型半導体装置を構成する場合において、リフロー時の各半導体装置の反り形状が異なって実装不良（オープン不良）を起こすことがない。
【００８１】
（実施の形態３）
以下、本発明に係わる実施の形態３について説明する。なお、実施の形態１と同一の構成要素については、同一の参照符号を付して説明を省略する。
【００８２】
＜構成＞
図８に示すように、半導体装置３００は、実施の形態１における半導体装置１００と比べて、半導体チップ３０１が配線基板３０５にフリップチップ法で取り付けられている点が異なる。
【００８３】
半導体チップ３０１は、実施の形態１における複数の電極端子１０２の代わりに、複数のバンプ３２３を有する。ここで、複数のバンプ３２３は、半導体チップ３０１の裏面に配置され、集積回路（不図示）と電気的に接続されている。
【００８４】
配線基板３０５は、実施の形態１における複数の接続端子１０６の代わりに、複数の半導体チップ用ランド３２８を有する。ここで、複数の半導体チップ用ランド３２８は、半導体チップ３０１における複数のバンプ３２３と一対一で対応するようにして配線基板３０５の表面中央領域に配置され、ビア３１４などを介して、複数の表面ランド１０８や複数の裏面ランド１１１と電気的に接続されている。
【００８５】
＜まとめ＞
以上、本実施の形態によれば、半導体装置３００は、半導体チップ用ランド３２８が半導体チップ実装領域の外側に配置されていない。このため、実施の形態１における半導体装置１００と比べて、半導体チップ実装領域を大きくとることができ、より大きいサイズのチップを取り付けることができる。
【００８６】
（実施の形態４）
以下、本発明に係わる実施の形態４について説明する。なお、実施の形態１と同一の構成要素については、同一の参照符号を付して説明を省略する。
【００８７】
＜構成＞
図９に示すように、半導体装置４００は、実施の形態１における半導体装置１００と比べて、第１の半導体チップ４２５よりも投影面積が小さい第２の半導体チップ４２６が第１の半導体チップ４２５にフリップチップ法で取り付けられている点が異なる。
【００８８】
第１の半導体チップ４２５は、集積回路（不図示）と、複数の電極パッド４２７とを有する。複数の電極パッド４２７が配置されている側を表側にして、配線基板１０５の表面中央領域に接着剤１０７で取り付けられている。ここで、複数の電極パッド４２７は、第１の半導体チップ４２５の表面中央領域に配置され、集積回路（不図示）と電気的に接続されている。
【００８９】
第２の半導体チップ４２６は、集積回路（不図示）と、複数のバンプ４２３とを有する。複数のバンプ４２３が配置されている側を下側にして、第１の半導体チップ４２５の表側に取り付けられている。ここで、複数のバンプ４２３は、実施の形態３における複数のバンプ３２３と同様の材料で形成され、集積回路（不図示）と電気的に接続されている。また、複数のバンプ４２３は、複数の電極パッド４２７と一対一で対応するようにして第２の半導体チップ４２６の表面中央領域に配置され、複数の電極パッド４２７と電気的に接続されている。
【００９０】
＜まとめ＞
以上、本実施の形態によれば、半導体装置４００は、複数の半導体チップが積み上げられている。このため、実施の形態１における半導体装置１００と比べて、より高密度なＰｏＰ型半導体装置を実現することができる。
【００９１】
（実施の形態５）
以下、本発明に係わる実施の形態５について説明する。なお、実施の形態１と同一の構成要素については、同一の参照符号を付して説明を省略する。
【００９２】
＜構成＞
図１０（Ａ），図１０（Ｂ）に示すように、半導体装置５００は、実施の形態１における半導体装置１００と比べて、下記（１）の点が異なる。
【００９３】
なお、図１０（Ａ）については、半導体装置５００の構造を見易くするために、封止樹脂５１０の一部を除去した状態で表示している。
（１）複数の表面ランド１０８を結ぶ溝５１５が、複数の穴１１５の代わりに、封止樹脂５１０に形成されている。
【００９４】
ここで、溝５１５は、複数の外部突起電極が入る形状・寸法で、かつ半導体チップ１０１の表面よりも内側に配置された複数の表面ランド１０８が露出する状態で、封止樹脂５１０に形成されている。溝５１５の断面形状が、底の幅よりも開口の幅の方が大きく、底の表面ランド１０８に向かって、幅が小さくなり、両側が丸みを帯びて窄む形である。すなわち、複数の外部突起電極を複数の表面ランド１０８に取り付けることができる環状の溝５１５が封止樹脂５１０に形成されている。
【００９５】
なお、金型１１６の下金型１１８のキャビティ領域内に、突起１２２の代わりに、溝５１５の形状・寸法に合わせて土手状の突起が形成されている。
＜まとめ＞
以上、本実施の形態によれば、封止樹脂５１０に形成された溝５１５に複数の外部突起電極を落とし込み、ＰｏＰ型半導体装置全体の高さを抑えることができる。これは、ＰｏＰ型半導体装置を構成するときに、複数の外部突起電極が、溝５１５に合わせて入り、溝５１５の底に配置されている複数の表面ランド１０８に取り付けられる。これに伴い、ＰｏＰ型半導体装置全体の高さに対して複数の外部突起電極の高さが与える影響を低減することができるからである。
【００９６】
（実施の形態６）
以下、本発明に係わる実施の形態６について説明する。なお、実施の形態２と同一の構成要素については、同一の参照符号を付して説明を省略する。
【００９７】
＜構成＞
図１１（Ａ），図１１（Ｂ）に示すように、半導体装置６００は、実施の形態２における半導体装置２００と比べて、下記（１）の点が異なる。
【００９８】
なお、図１１（Ａ）については、半導体装置６００の構造を見易くするために、高台電極２０９および封止樹脂６１０の一部を除去した状態で表示している。
（１）複数の高台電極２０９を結ぶ溝６１５が、複数の穴２１５の代わりに、封止樹脂６１０に形成されている。
【００９９】
ここで、溝６１５は、複数の外部突起電極が入る形状・寸法で、かつ半導体チップ１０１の表面よりも内側に配置された複数の表面ランド１０８に形成された複数の高台電極２０９が露出する状態で、封止樹脂６１０に形成されている。溝６１５の断面形状が、底の幅よりも開口の幅の方が大きく、底の高台電極２０９に向かって、幅が小さくなり、両側が丸みを帯びて窄む形である。すなわち、複数の外部突起電極を複数の高台電極２０９に取り付けることができる環状の溝６１５が封止樹脂６１０に形成されている。
【０１００】
なお、金型２１６の下金型２１８のキャビティ領域内に、突起２２２の代わりに、溝６１５の形状・寸法に合わせて、土手状の突起が形成されている。
＜まとめ＞
以上、本実施の形態によれば、封止樹脂６１０に形成された溝６１５に複数の外部突起電極を落とし込み、ＰｏＰ型半導体装置全体の高さを抑えることができる。これは、ＰｏＰ型半導体装置を構成するときに、複数の外部突起電極が、溝６１５に合わせて入り、溝６１５の底に配置されている複数の高台電極２０９に取り付けられる。これに伴い、ＰｏＰ型半導体装置全体の高さに対して複数の外部突起電極の高さが与える影響を低減することができるからである。また、封止樹脂６１０を厚く形成しなければならないときでも、複数の外部突起電極が複数の高台電極２０９と接するように、溝６１５の深さを複数の高台電極２０９で調整することができる。
【０１０１】
（その他）
なお、フリップチップ法で半導体装置１００に半導体チップ１０１が取り付けられているとしてもよい。また、フリップチップ法でＢＧＡ型半導体装置１５０に半導体チップ１５１が取り付けられているとしてもよい。
【０１０２】
なお、２つ以上の半導体チップが半導体装置１００に取り付けられているとしてもよい。また、３つ以上の半導体装置１００が積み上げられてＰｏＰ型半導体装置が構成されているとしてもよい。
【０１０３】
なお、半導体チップ１０１の基材としては、シリコンの代わりに、ゲルマニウム、グラファイトなどのような単元素材料としてもよいし、砒化ガリウム、テルル化亜鉛などのような化合物材料としてもよい。
【０１０４】
なお、金属細線１０４としては、金線の代わりに、銅線、アルミニウム線、および銀線などのいずれかとしてもよい。
なお、配線基板１０５の基板としては、ガラス繊維に、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂などのいずれかを含浸して硬化させた樹脂基板としてもよい。また、ケプラー等の有機物からなる繊維に、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂などのいずれかを含浸して硬化させた樹脂基板としてもよい。また、ＢＴレジン、または液晶ポリマが使用された樹脂基板としてもよい。また、単層の樹脂基板としてもよいし、多層の樹脂基板としてもよい。また、酸化アルミニウム、窒化アルミニウム、ガラス、および石英などのいずれかで構成されたセラミック基板としてもよい。また、単層のセラミック基板としてもよいし、積層のセラミック基板としてもよい。
【０１０５】
ここで、配線基板１０５の作製法を簡単に説明すると、次のとおりである。両面に導電性膜が形成された基板に対して、フォトリソグラフィ法によって、表面の導電性膜が所定の形状に加工される。表面に、配線パターン、接続端子１０６、表面ランド１０８が形成される。同様に、フォトリソグラフィ法によって、裏面の導電性膜も所定の形状に加工される。裏面に、配線パターン、裏面ランド１１１が形成される。ビア１１４を介して両面の配線パターンが電気的に接続される。接続端子１０６、表面ランド１０８、裏面ランド１１１を除く基板両面にソルダーレジストなどの絶縁膜が形成される。
【０１０６】
なお、導電性膜としては、銅箔としてもよい。また、銅箔の上に金属層が形成されているものとしてもよい。このとき、金属層としては、ニッケル、半田、金、銀、およびパラジウムなどの少なくとも１つを含んでいるとしてもよい。
【０１０７】
また、配線基板１０５の基板が酸化アルミニウムまたは窒化アルミニウムなどのような焼結材料からなる場合においては、タングステン、マンガン、モリブデン、およびタンタルなどのいずれかの高融点金属で導電性膜が構成されているとしてもよい。このとき、金、銀、銅、およびパラジウムなどのいずれかの導電性材料で導電性膜が覆われているとしてもよい。
【０１０８】
また、配線基板１０５の基板がガラスまたは石英などのような透明材料からなる場合においては、塩化錫などのような透明な導電性材料で導電性膜が構成されているとしてもよい。
【０１０９】
なお、配線基板１０５の基板における両面の導電性膜の間に、１層以上からなる中間配線層が形成されるとしてもよい。
なお、接着剤１０７としては、エポキシ系樹脂、ポリイミド系樹脂、およびアクリル系樹脂などの少なくとも１つを含んでいるものとしてもよい。また、金−シリコン共晶、または半田としてもよい。また、導電性、または絶縁性を示すものとしてもよい。また、光開始剤が配合されて紫外線硬化性を示すものとしてもよい。例えば、銀フィラーが添加されたエポキシ系の導電性接着剤であるとしてもよい。また、ペースト状のものとしてもよいし、半硬化状のシートとしてもよい。
【０１１０】
なお、接着剤１０７がペースト状のものであれば、ペースト状のものが配線基板１０５の半導体チップ実装領域に、スクリーン印刷によって適正な厚みで印刷塗布されるとしてもよいし、マルチノズルディスペンサーによって適量で多点塗布されるとしてもよい。接着剤１０７が半硬化状のシートであれば、適当なサイズの半硬化状のシートが配線基板１０５の半導体チップ実装領域に設置されるとしてもよい。
【０１１１】
なお、封止樹脂の材料１０９としては、エポキシ系樹脂の代わりに、ビフェニール系樹脂、フェノール系樹脂、シリコーン系樹脂、およびシアネートエステル樹脂などのいずれかとしてもよい。また、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビフェニル型エポキシ樹脂、およびナフタレン型エポキシ樹脂などの少なくとも１つを含んでいるものとしてもよい。また、顆粒状のものの代わりに、液状のもの、ミニタブレット状のもの、およびシート状のものなどのいずれかとしてもよい。
【０１１２】
なお、突起電極１１２としては、Ｓｎ−Ａｇ−Ｃｕ系半田材料、Ｓｎ−Ｐｂ系半田材料、Ｓｎ−Ａｇ−Ｂｉ−Ｉｎ系半田材料、およびＳｎ−Ｚｎ−Ｂｉ系半田材料等のいずれかから構成されたものとしてもよい。また、銅からなる芯部の上層部または表面全体に半田層が形成されたものとしてもよい。また、ニッケルからなる芯部の上層部または表面全体に半田層が形成されたものとしてもよい。
【０１１３】
なお、リリースシート１２１としては、ポリテトラフルオロエチレン樹脂（ＰＴＦＥ）、エチレン・テトラフルオロエチレン共重合樹脂（ＥＴＦＥ）、テトラフルオロエチレン・ペルフルオロプロピレン共重合樹脂（ＦＥＰ）、ポリビニリデンフルオライド樹脂（ＰＢＤＦ）、ポリエチレンテレフタレート樹脂（ＰＥＴ）、ポリプロピレン樹脂（ＰＰ）、およびシリコーンゴム（ＳＲ）のいずれかからなるシートとしてもよい。また、単層型のシートとしてもよいし、積層型のシートとしてもよい。
【０１１４】
なお、高台電極２０９の材料としては、亜鉛系合金、錫系合金、ビスマス系合金、および銀系合金のいずれかとしてもよい。また、銅またはニッケルの台座上に、金、パラジウム、銀、および半田のいずれかの金属膜で、積層したものとしてもよいし、被覆したものとしてもよい。
【０１１５】
なお、高台電極２０９としては、二層構造で構成されたものとしてもよい。下層が、銅、鉄ニッケル合金、およびニッケルのいずれかから構成され、上層が、半田や金のような延性展性に優れた金属の層からなるものとしてもよい。また、銅、鉄ニッケル合金、およびニッケルのいずれかの芯部の表面に、半田または金の層が形成されたものとしてもよい。また、ワイヤーボンディング時における金ボールを、超音波と熱圧着とを併用して、複数段に重ねて得られたスタッドバンプであるとしてもよい。
【０１１６】
なお、バンプ３２３としては、亜鉛系合金、錫系合金、ビスマス系合金、および銀系合金のいずれかで形成されたものとしてもよい。また、電解／無電解めっきで形成された銅からなる芯部の上層部または表面全体に半田層が形成されたものとしてもよい。また、電解／無電解めっきで形成されたニッケルからなる芯部の上層部または表面全体に半田層が形成されたものとしてもよい。
【産業上の利用可能性】
【０１１７】
本発明は、３次元実装可能な半導体装置などとして、特に、容易かつ安価にＰｏＰ型半導体装置を構成することができ、積み上げられた他の半導体装置との取り付け部分の信頼性が高い半導体装置などとして利用することができる。
【図面の簡単な説明】
【０１１８】
【図１】（Ａ）は、実施の形態１における半導体装置を一部切り欠いて示す斜視図であり、（Ｂ）は、実施の形態１における半導体装置を切断線Ａ−Ａ線で切断して矢視方向に見た断面図である。
【図２】実施の形態１における半導体装置の製造方法の前半工程を示す断面図である。
【図３】実施の形態１における半導体装置の製造方法の後半工程を示す断面図である。
【図４】実施の形態１における半導体装置が使用されたＰｏＰ型半導体装置の構成を示す断面図である。
【図５】（Ａ）は、実施の形態２における半導体装置を一部切り欠いて示す斜視図であり、（Ｂ）は、実施の形態２における半導体装置を切断線Ａ−Ａ線で切断して矢視方向に見た断面図である。
【図６】実施の形態２における半導体装置の製造方法の前半工程を示す断面図である。
【図７】実施の形態２における半導体装置の製造方法の後半工程を示す断面図である。
【図８】実施の形態３における半導体装置の構成を示す断面図である。
【図９】実施の形態４における半導体装置の構成を示す断面図である。
【図１０】（Ａ）は、実施の形態５における半導体装置を一部切り欠いて示す斜視図であり、（Ｂ）は、実施の形態５における半導体装置を切断線Ａ−Ａ線で切断して矢視方向に見た断面図である。
【図１１】（Ａ）は、実施の形態６における半導体装置を一部切り欠いて示す斜視図であり、（Ｂ）は、実施の形態６における半導体装置を切断線Ａ−Ａ線で切断して矢視方向に見た断面図である。
【符号の説明】
【０１１９】
１００  半導体装置
１０１  半導体チップ
１０２  電極端子
１０４  金属細線
１０５  配線基板
１０６  接続端子
１０７  接着剤
１０８  表面ランド
１０９  封止樹脂の材料
１１０  封止樹脂
１１１  裏面ランド
１１２  突起電極
１１３  先端部
１１４  ビア
１１５  穴
１１６  金型
１１７  上金型
１１８  下金型
１２１  リリースシート
１２２  突起
１５０  ＢＧＡ型半導体装置
１５１  半導体チップ
１５２  電極端子
１５３  配線基板
１５４  金属細線
１５５  封止樹脂
１５６  接続端子
１５７  裏面ランド
１５８  突起電極
２００  半導体装置
２０９  高台電極
２１０  封止樹脂
２１３  先端部
２１５  穴
２１６  金型
２１８  下金型
２２２  突起
３００  半導体装置
３０１  半導体チップ
３０５  配線基板
３１４  ビア
３２３  バンプ
３２８  半導体チップ用ランド
４００  半導体装置
４２３  バンプ
４２５  第１の半導体チップ
４２６  第２の半導体チップ
４２７  電極パッド
５００  半導体装置
５１０  封止樹脂
５１５  溝
６００  半導体装置
６１０  封止樹脂
６１５  溝
【図１】
2009302505.tif 000003
【図２】
2009302505.tif 000004
【図３】
2009302505.tif 000005
【図４】
2009302505.tif 000006
【図５】
2009302505.tif 000007
【図６】
2009302505.tif 000008
【図７】
2009302505.tif 000009
【図８】
2009302505.tif 000010
【図９】
2009302505.tif 000011
【図１０】
2009302505.tif 000012
【図１１】
2009302505.tif 000013