(57)【要約】【課題】信頼性を損なうことなく、低コストで画素の信号読出し特性を従来と比べて大幅に改善する固体撮像装置および固体撮像装置の駆動方法を提供する。【解決手段】固体撮像装置は、画素セル１１と、垂直信号線３０と、走査回路２０２と、ドライブ回路２０３と、制御信号線ＲＳ又はＴＸとを備え、ドライブ回路２０３は、走査回路２０２の出力と接続されたゲートをそれぞれ有し、互いのドレインが接続され、該ドレインの接続点が制御信号線と接続されたＰチャネルトランジスタｍ１０３１およびＮチャネルトランジスタｍ１０３２と、Ｐチャネルトランジスタｍ１０３１のソースにＶＨＩおよびＤＶＤＤのいずれかを供給するスイッチｓｗ１０３１およびｓｗ１０３２と、Ｎチャネルトランジスタｍ１０３２のソースにＶＬＯＷおよびＶＧＮＤのいずれかを供給するスイッチｓｗ１０３３およびｓｗ１０３４とを有する。【選択図】図１
2009284015.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置され、それぞれがフォトダイオードを有する複数の画素と、
前記画素の列に対応して設けられ、各前記フォトダイオードで発生した電荷に対応する画素信号を列方向に伝達する複数の垂直信号線と、
前記画素を駆動し、前記画素から前記垂直信号線に前記画素信号を出力させる制御信号を生成する生成手段と、
前記生成手段により生成された前記制御信号をドライブするドライブ手段と、
前記ドライブ手段と前記画素とを接続し、前記ドライブ手段によりドライブされた前記制御信号を前記画素に供給する制御信号線とを備え、
前記ドライブ手段は、
前記生成手段の出力と接続されたゲートをそれぞれ有し、互いのドレインが接続され、該ドレインの接続点が前記制御信号線と接続された第１Ｐチャネルトランジスタおよび第１Ｎチャネルトランジスタと、
前記第１Ｐチャネルトランジスタのソースに第１電源および第２電源のいずれを供給するかを切り換える第１スイッチと、
前記第１Ｎチャネルトランジスタのソースに第３電源および第４電源のいずれを供給するか切り換える第２スイッチとを有する
ことを特徴とする固体撮像装置。
【請求項２】
前記第１スイッチは、前記制御信号に基づいて前記第１電源および第２電源のいずれを前記第１Ｐチャネルトランジスタのソースに供給するか切り換え、
前記第２スイッチは、前記制御信号に基づいて前記第３電源および第４電源のいずれを前記第１Ｎチャネルトランジスタのソースに供給するか切り換える
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記第１スイッチは、
ソースが第１電源と接続され、ドレインが前記第１Ｐチャネルトランジスタのソースに接続された第２Ｐチャネルトランジスタと、
ソースが第２電源と接続され、ドレインが前記第１Ｐチャネルトランジスタのソースに接続された第３Ｐチャネルトランジスタとから構成され、
前記第２スイッチは、
ソースが第３電源と接続され、ドレインが前記第１Ｎチャネルトランジスタのソースに接続された第２Ｎチャネルトランジスタと、
ソースが第４電源と接続され、ドレインが前記第１Ｎチャネルトランジスタのソースに接続された第３Ｎチャネルトランジスタとから構成される
ことを特徴とする請求項１又は２に記載の固体撮像装置。
【請求項４】
前記第２および第３Ｐチャネルトランジスタのゲートは、それぞれ前記生成手段の出力と接続され、
前記ドライブ手段は、さらに、
前記生成手段の出力と、前記第２および第３Ｐチャネルトランジスタのゲートとの間に挿入された第１信号電圧変換素子を有する
ことを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
前記第２および第３Ｎチャネルトランジスタのゲートは、それぞれ前記生成手段の出力と接続され、
前記ドライブ手段は、さらに、
前記生成手段の出力と、前記第２および第３Ｎチャネルトランジスタのゲートとの間に挿入された第２信号電圧変換素子を有する
ことを特徴とする請求項３に記載の固体撮像装置。
【請求項６】
前記ドライブ手段は、さらに、
前記生成手段の出力と、第１Ｎチャネルトランジスタおよび第１Ｐチャネルトランジスタのゲートとの間に挿入された第３信号電圧変換素子を有する
ことを特徴とする請求項３に記載の固体撮像装置。
【請求項７】
前記第２および第３Ｐチャネルトランジスタのゲートは、それぞれ前記生成手段の出力と接続され、
前記ドライブ手段は、さらに、
前記生成手段の出力と、前記第２Ｐチャネルトランジスタのゲートとの間に挿入されたインバータ素子を有する
ことを特徴とする請求項３に記載の固体撮像装置。
【請求項８】
前記第２および第３Ｎチャネルトランジスタのゲートは、それぞれ前記生成手段の出力と接続され、
前記ドライブ手段は、さらに、
前記生成手段の出力と、前記第２Ｎチャネルトランジスタのゲートとの間に挿入されたインバータ素子を有する
ことを特徴とする請求項３に記載の固体撮像装置。
【請求項９】
前記ドライブ手段は、さらに、
前記生成手段の出力と、第１Ｎチャネルトランジスタおよび第１Ｐチャネルトランジスタのゲートとの間に挿入されたインバータ素子を有する
ことを特徴とする請求項３に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置および固体撮像装置の駆動方法に関するものである。
【背景技術】
【０００２】
ＭＯＳ（Metal Oxide Semiconductor）イメージセンサは、低電力動作・低消費電力の固体撮像装置である。また、標準ＣＭＯＳ（Complementary Metal Oxide Semiconductor）プロセスを使用できるので、ＣＣＤ（Charge Coupled Device）よりも低コストで製造でき、有益な撮像装置である。また、標準ＣＭＯＳプロセスを用いて、ロジック回路との混載が可能であることから、高速なデータ処理を必要とするモジュールへの搭載を目的としたオンチップ集積が可能である。
【０００３】
近年では、ＭＯＳイメージセンサは低消費電力・低コストの利点を活かし、さまざまな用途に用いられている。例えば、デジタルスチルカメラ、デジタルビデオカメラや自動車搭載カメラなど幅広い分野があるが、その中で撮像装置は非常に高い画質を求められる。
【０００４】
これら撮像装置においては、例えば自動車搭載カメラではトンネルの内とトンネルの外、デジタルスチルカメラでは室内と窓の外など、輝度差の大きなシーンで撮像する機会が多く、広いダイナミックレンジ特性を持った撮像装置が求められる。また、動く被写体を撮像する際や高速撮像を行う際には、低い残像特性が求められる。
【０００５】
一般的なＭＯＳイメージセンサの構成例を図６に示す。
このＭＯＳイメージセンサは、画素セル１１が行列状に配置された撮像領域１０１を備える。なお、ここでは３トランジスタ型（３つのトランジスタから構成されるタイプ）の画素セル１１を示したが、４トランジスタ型（４つのトランジスタから構成されるタイプ）など他の画素構成であっても以下の論旨への影響はない。また、ＭＯＳイメージセンサは、行方向の画素セル１１を走査する走査回路１０２と、走査回路１０２で生成されたパルス制御信号をドライブして選択された行の画素セル１１に入力するためのドライブ回路１０３を備える。
【０００６】
画素セル１１の構成を、改めて図７に示す。
画素セル１１は、フォトダイオードｐｄ、転送トランジスタｍ１、フローティングディフュージョン領域ｆｄ、リセットトランジスタｍ２、および増幅トランジスタｍ３を備える。それぞれのトランジスタの駆動は、周辺のアナログ回路と共通の供給電圧ＡＶＤＤと接地電圧ＶＧＮＤによって行われる。通常、アナログ回路に用いる供給電圧ＡＶＤＤは、アナログの特性を十分に得られる範囲かつ低消費電力、電圧供給レギュレータのばらつき範囲より一定の電圧およびばらつき範囲に設定する。アナログ回路に用いられるトランジスタの最大定格電圧は、トランジスタの信頼性を保証する電圧に設定されており、ＡＶＤＤはこれを超えない範囲で供給される。
【０００７】
撮像領域１０１の外側には、水平走査回路と垂直走査回路が配設されている。垂直走査回路は、走査回路１０２とドライブ回路１０３から構成される。基準クロックに基づくパルス制御信号が走査回路１０２にて所望の行のドライブ回路１０３に入力され、ドライブ回路１０３でドライブされたパルス制御信号が撮像領域１０１の各トランジスタに制御信号線ＲＳおよびＴＸを介して供給され、画素セル１１からの画素信号の読み出しが順次行われる。画素セル１１から読み出された画素信号は、定電流源トランジスタｍ４により、垂直信号線３０に出力される。
【０００８】
最近では、先に挙げたダイナミックレンジや残像などの特性を改善するために製造プロセスを工夫するなどさまざまな試みがなされている。プロセスの改善によって、フォトダイオードｐｄの飽和電荷量や電荷の転送効率が向上しているが、画素セル１１の駆動電圧が従来の様にＡＶＤＤ／ＶＧＮＤの範囲内では、その特性改善を十分に活かしきれなくなっている。そこで、画素セル１１からの信号読出し特性の改善のために、画素セル１１の駆動電圧範囲を拡げる試みがなされている。
【０００９】
図８Ａおよび図８Ｂに、画素セル１１（図７の断面Ａ−Ｂ）のポテンシャル分布を示す。なお、図８Ａは転送トランジスタｍ１がオフ時のポテンシャル分布を示し、図８Ｂは転送トランジスタｍ１がオン時のポテンシャル分布を示している。実線が従来の電圧範囲で駆動した場合の画素セル１１のポテンシャル分布を示している。点線は、駆動電圧範囲を広げたときの画素セル１１のポテンシャル分布を示している。
【００１０】
転送トランジスタｍ１のオン時のゲート電圧が十分に高く設定されていない（図８Ｂの実線）と、フォトダイオードｐｄ内に電荷の転送残りが生じ、残像の原因となる。また、リセットトランジスタｍ２のオン時のゲート電圧が十分高くなければ（図８Ｂの実線）、フローティングディフュージョン領域ｆｄ内にノイズ成分の電荷が残存してしまい、Ｓ／Ｎ特性劣化や残像の原因となる。更に、転送トランジスタｍ１やリセットトランジスタｍ２のオフ時のゲート電圧を十分に低い電圧に設定することができれば（図８Ａの点線）、より多くの電荷を蓄積することができ、ダイナミックレンジやＳ／Ｎ特性が改善することが分かる。従って、転送トランジスタｍ１やリセットトランジスタｍ２のゲートのオン時の電圧をより高く、オフ時の電圧をより低くすることにより、画素セル１１からの信号読み出し特性を改善することができる。
【００１１】
なお、駆動電圧範囲を広げる技術としては特許文献１に記載のものがある。
【特許文献１】特表２００６−５２７９７３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
画素セルからの信号読出し特性改善のために、画素セルの転送トランジスタやリセットトランジスタに供給されるパルス制御信号のオフ電圧をより低く、オン電圧をより高くする方法が試みられていることは前述した通りである。タイミングジェネレータなどからのパルス制御信号を画素セルに入力する場合には、多くのゲートや配線の負荷を駆動するために、画素セルに入力する手前で電流を増幅する必要がある。電流増幅のためのドライブ回路としては、図９Ａに示すようなインバータ（反転）型と、バッファ（非反転）型の２種類のドライブ回路が考えられるが、バッファ型のドライブ回路はインバータ回路を２つ並べて構成できるので、本明細書ではインバータ型のドライブ回路についてのみ説明する。
【００１３】
図９Ａのドライブ回路では、トランジスタのゲートに第１の電圧ＶＨＩと第２の電圧ＶＬＯＷ（ＶＨＩ＞ＶＬＯＷ）の電圧範囲でパルス動作している図９Ｂ（ａ）に示されるような入力信号Ｖｉｎが入力され、図９Ｂ（ｂ）に示されるような出力信号Ｖｏｕｔが出力される。入力信号レベルがＶＨＩの場合には、ドライブ回路のＰチャネルトランジスタＴｒ１がオフすると共にＮチャネルトランジスタＴｒ２がオンするので、出力線にはＶＬＯＷが供給される。また、入力信号レベルがＶＬＯＷの場合には、ＰチャネルトランジスタＴｒ１がオンすると共にＮチャネルトランジスタＴｒ２がオフするので、出力線にはＶＨＩが供給される。
【００１４】
駆動電圧範囲を広げたければ、このドライブ回路に供給するＶＨＩを上げ、ＶＬＯＷを下げればよい。しかし、入力信号範囲をある値以上に拡げると、ドライブ回路内のトランジスタにおいて最大定格を超える電圧がゲート−ドレイン間またはゲート−ソース間に印加されるという問題が生じる。具体的には以下の通りである。
【００１５】
例えば、通常の制御信号の電圧範囲が０〜３．３Ｖのところを、前述のように画素セルからの読み出し特性を改善する目的で−１〜４Ｖにする。このときのトランジスタの最大定格電圧が４．５Ｖとする。図９Ａのドライブ回路の入力端子にはＶＨＩ＝４Ｖ、およびＶＬＯＷ＝−１Ｖが入力され、ＰチャネルトランジスタＴｒ１のソース側に供給する電源電圧としてＶＨＩ＝４Ｖが選択され、ＮチャネルトランジスタＴｒ２のソース側に供給する電源電圧としてＶＬＯＷ＝−１Ｖが選択される。ＶＨＩ＝４Ｖが入力端子に印加されると、ＰチャネルトランジスタＴｒ１がオフするとともにＮチャネルトランジスタＴｒ２がオンするので、出力線にはＶＬＯＷ＝−１Ｖが供給される。このとき、ＰチャネルトランジスタＴｒ１のゲート、ソースおよびドレインのそれぞれには４Ｖ、４Ｖおよび−１Ｖが印加されるため、ゲート−ドレイン間の印加電圧は５Ｖとなる。これは、トランジスタの最大定格電圧４．５Ｖ以上である。このとき、ＮチャネルトランジスタＴｒ２についてもゲート、ソースおよびドレインのそれぞれには４Ｖ、−１Ｖ、および−１Ｖが印加されるため、ゲート−ドレイン間、およびゲート−ソース間に５Ｖが印加されており、トランジスタの最大定格電圧４．５Ｖ以上である。また図９Ａのドライブ回路の入力端子に−１Ｖが印加されるときも同様に、ＰチャネルトランジスタＴｒ１のゲート−ドレイン間およびゲート−ソース間、かつＮチャネルトランジスタＴｒ２のゲート−ドレイン間に最大定格以上の電圧が印加される。トランジスタのゲート−ソース間、またはゲート−ドレイン間に、最大定格以上の電圧が印加されることによってトランジスタが破壊される可能性が高く、信頼性の観点からみて非常に重大な問題となる。
【００１６】
これを解決する手段として考えうる方法のひとつに、該当するトランジスタにおけるゲート酸化膜の耐圧を上げることが考えられる。しかし、周辺のトランジスタとは異なる耐圧のゲート酸化膜を持つトランジスタを用意することは、開発コストだけでなく、製造プロセス上において、新たな工程を加えたり、マスク枚数を増加したりすることに他ならず、製造コストを上昇させることとなる。
【００１７】
今までに、画素セルのトランジスタをトランジスタの最大定格を超える電圧範囲で駆動するドライブ回路を、ゲート酸化膜の耐圧がドライブ回路周辺のトランジスタの耐圧と異なるトランジスタを用いずに、回路構成を工夫することにより実現するという報告は無い。
【００１８】
そこで、本発明は、かかる問題点に鑑み、信頼性を損なうことなく、低コストで画素からの信号読出し特性を従来と比べて大幅に改善する固体撮像装置および固体撮像装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記目的を達成するために、本発明は、行列状に配置され、それぞれがフォトダイオードを有する複数の画素と、前記画素の列に対応して設けられ、各前記フォトダイオードで発生した電荷に対応する画素信号を列方向に伝達する複数の垂直信号線と、前記画素を駆動し、前記画素から前記垂直信号線に前記画素信号を出力させる制御信号を生成する生成手段と、前記生成手段により生成された前記制御信号をドライブするドライブ手段と、前記ドライブ手段と前記画素とを接続し、前記ドライブ手段によりドライブされた前記制御信号を前記画素に供給する制御信号線とを備え、前記ドライブ手段は、前記生成手段の出力と接続されたゲートをそれぞれ有し、互いのドレインが接続され、該ドレインの接続点が前記制御信号線と接続された第１Ｐチャネルトランジスタおよび第１Ｎチャネルトランジスタと、前記第１Ｐチャネルトランジスタのソースに第１電源および第２電源のいずれを供給するかを切り換える第１スイッチと、前記第１Ｎチャネルトランジスタのソースに第３電源および第４電源のいずれを供給するか切り換える第２スイッチとを有することを特徴とする。
【００２０】
これにより、制御信号線の電位、つまりドライブ手段の第１Ｐチャネルトランジスタと第１Ｎチャネルトランジスタのドレインの接続点の電位に応じて、該第１Ｐチャネルトランジスタ又は第１Ｎチャネルトランジスタのソースに供給する電源を切り替えることができる。電源を切り替えて供給することで、制御信号の電圧範囲を広げても、第１Ｐチャネルトランジスタ又は第１Ｎチャネルトランジスタのゲート−ドレイン間あるいはゲート−ソース間に印加される電圧レベルがトランジスタの最大定格を超えないようにできる。その結果、信頼性を損なうことなく、低コストで画素からの信号読出し特性を従来と比べて大幅に改善することが可能な固体撮像装置を実現できる。
【００２１】
また、本発明は、前記第１スイッチは、前記制御信号に基づいて前記第１電源および第２電源のいずれを前記第１Ｐチャネルトランジスタのソースに供給するか切り換え、前記第２スイッチは、前記制御信号に基づいて前記第３電源および第４電源のいずれを前記第１Ｎチャネルトランジスタのソースに供給するか切り換えることを特徴としてもよい。
【００２２】
これにより、画素を駆動する制御信号に連動した的確なタイミングで第１Ｐチャネルトランジスタ又は第１Ｎチャネルトランジスタのソースに供給する電源を切り替えることができる。その結果、一般的な駆動回路であるインバータ回路において、インバータへの入力信号レベルに応じて、インバータ回路のトランジスタに最大定格以上の電圧が印加されないようにすることができる。
【００２３】
また、本発明は、前記第１スイッチは、ソースが第１電源と接続され、ドレインが前記第１Ｐチャネルトランジスタのソースに接続された第２Ｐチャネルトランジスタと、ソースが第２電源と接続され、ドレインが前記第１Ｐチャネルトランジスタのソースに接続された第３Ｐチャネルトランジスタとから構成され、前記第２スイッチは、ソースが第３電源と接続され、ドレインが前記第１Ｎチャネルトランジスタのソースに接続された第２Ｎチャネルトランジスタと、ソースが第４電源と接続され、ドレインが前記第１Ｎチャネルトランジスタのソースに接続された第３Ｎチャネルトランジスタとから構成されることを特徴としてもよい。
【００２４】
このとき、前記第２および第３Ｐチャネルトランジスタのゲートは、それぞれ前記生成手段の出力と接続され、前記ドライブ手段は、さらに、前記生成手段の出力と、前記第２および第３Ｐチャネルトランジスタのゲートとの間に挿入された第１信号電圧変換素子を有することが好ましい。
【００２５】
同様に、前記第２および第３Ｎチャネルトランジスタのゲートは、それぞれ前記生成手段の出力と接続され、前記ドライブ手段は、さらに、前記生成手段の出力と、前記第２および第３Ｎチャネルトランジスタのゲートとの間に挿入された第２信号電圧変換素子を有することが好ましい。
【００２６】
さらに同様に、前記ドライブ手段は、さらに、前記生成手段の出力と、第１Ｎチャネルトランジスタおよび第１Ｐチャネルトランジスタのゲートとの間に挿入された第３信号電圧変換素子を有することが好ましい。
【００２７】
これにより、複数の電圧レベルを持つ複数の制御信号を用いることなく１つの制御信号で、かつ所望の電圧レベルの制御信号で、画素駆動とドライブ手段の電源切り替えの制御を行うことができる。
【００２８】
また、前記第２および第３Ｐチャネルトランジスタのゲートは、それぞれ前記生成手段の出力と接続され、前記ドライブ手段は、さらに、前記生成手段の出力と、前記第２Ｐチャネルトランジスタのゲートとの間に挿入されたインバータ素子を有することが好ましい。
【００２９】
同様に、前記第２および第３Ｎチャネルトランジスタのゲートは、それぞれ前記生成手段の出力と接続され、前記ドライブ手段は、さらに、前記生成手段の出力と、前記第２Ｎチャネルトランジスタのゲートとの間に挿入されたインバータ素子を有することが好ましい。
【００３０】
さらに同様に、前記ドライブ手段は、さらに、前記生成手段の出力と、第１Ｎチャネルトランジスタおよび第１Ｐチャネルトランジスタのゲートとの間に挿入されたインバータ素子を有することが好ましい。
【００３１】
これにより、論理反転した制御信号を生成することができるので、１つの制御信号で２つの電源切り替えの制御を容易に行うことができる。
【発明の効果】
【００３２】
本発明によると、新たな製造工程の追加やマスク枚数の増加なしに、画素を駆動する制御信号をドライブするドライブ回路における全てのトランジスタに最大定格を超える電圧を印加せず、制御信号の電圧範囲をドライブ回路のトランジスタの最大定格を超える範囲まで拡大することができる。従って、信頼性を損なうことなく、画素からの信号読み出し特性を大幅に改善することができるので、品質を保証した上で高画質な撮像装置を低コストで実現することができる。
【発明を実施するための最良の形態】
【００３３】
本発明を実施するに最良な形態を、図面を参照しながら以下に説明する。
なお、本実施形態では簡単のため撮像領域を２×２の画素セルで構成しているが、これは画素セルの数を限定するものではなく、いかなる画素セルの数においても本実施形態の適用は可能である。
【００３４】
また、本実施形態における画素セルの構成は選択トランジスタのない３トランジスタ型の構成であるが、選択トランジスタを持つ４トランジスタ型の構成や、非破壊読み出しを可能にするような転送トランジスタを持たない３トランジスタ型の構成など画素セルの回路構成が異なる場合においても適用することが可能である。
【００３５】
さらに、本実施形態ではドライブ回路をインバータ（反転）型として記載しているが、バッファ（正転）型としたい場合には、あらかじめ反転させてから該ドライブ回路に入力するだけであるので、特に記載しないものとする。
【００３６】
図１は、本実施形態の固体撮像装置の概略構成を示す図である。
この固体撮像装置は、ＭＯＳ型イメージセンサであり、それぞれがフォトダイオードを有する複数の単位画素セル１１が行列状に配置された撮像領域２０１を備える。また、固体撮像装置は、画素セル１１の行を走査する走査回路２０２と、走査回路２０２で生成されたパルス制御信号をドライブして選択された画素セル１１の行に入力するためのドライブ回路２０３と、画素セル１１の列に対応して設けられ、入射光の強度に応じて各フォトダイオードで発生した電荷に対応する画素信号を列方向に伝達する垂直信号線３０と、ドライブ回路２０３と画素セル１１とを接続し、ドライブ回路２０３によりドライブされたパルス制御信号を画素セル１１に供給する制御信号線ＲＳおよびＴＸを備える。パルス制御信号は、画素セル１１を駆動し、画素セル１１から垂直信号線３０に画素信号を出力させる駆動信号である。従来のドライブ回路に供給される電源電圧は、ＡＶＤＤとＶＧＮＤの２種類であったのに対し、本実施形態の固体撮像装置においては、ＤＶＤＤ、ＶＨＩ、ＶＧＮＤ、およびＶＬＯＷの４種類の電源電圧が供給される。
【００３７】
なお、走査回路２０２は本発明の生成手段の一例であり、ドライブ回路２０３は本発明のドライブ手段の一例である。
【００３８】
撮像領域２０１の外側には、水平走査回路と垂直走査回路が設けられている。垂直走査回路は、走査回路２０２とドライブ回路２０３から構成され、基準クロックに基づくパルス制御信号が走査回路２０２により所望の行のドライブ回路２０３に入力される。ドライブ回路２０３で電流増幅されたパルス制御信号は画素セル１１の各トランジスタに供給され、画素セル１１からの信号読み出しが順次行われる。画素セル１１から読み出された画素信号は、定電流源トランジスタｍ４により、垂直信号線３０に出力される。
【００３９】
図２Ａ〜２Ｃは、画素セル１１の各トランジスタを駆動するパルス制御信号を出力するドライブ回路２０３の概略構成を示す図である。なお、図２Ａ〜２Ｃは、制御信号線ＲＳ又はＴＸの１本分を駆動するドライブ回路２０３の概略構成を示している。また、図２Ｂはドライブ回路２０３から出力されるパルス制御信号（出力信号）ＶｏｕｔがＨｉ電圧（ＶＨＩ）のときの回路構成を示し、図２Ｃは出力信号ＶｏｕｔがＬｏｗ電圧（ＶＬＯＷ）のときの回路構成を示している。図３は、図２Ａ〜２Ｃのドライブ回路２０３の出力信号Ｖｏｕｔ、ドライブ回路２０３に入力されるパルス制御信号（入力信号）Ｖｉｎ、ならびにノードＶｎ１０３１およびＶｎ１０３２における電位を示す図である。
【００４０】
このドライブ回路２０３では、走査回路２０２の出力と接続されたゲートをそれぞれ有し、互いのドレインが接続され、該ドレインの接続点が制御信号線ＲＳ又はＴＸと接続されたＰチャネルトランジスタｍ１０３１およびＮチャネルトランジスタｍ１０３２が設けられている。
【００４１】
このドライブ回路２０３では、Ｐチャネルトランジスタｍ１０３１のソースに“ＶＨＩ”および“ＤＶＤＤ”のいずれを供給するか切り換えるスイッチｓｗ１０３１およびｓｗ１０３２と、Ｎチャネルトランジスタｍ１０３２のソースに“ＶＬＯＷ”および“ＶＧＮＤ”のいずれを供給するか切り換えるスイッチｓｗ１０３３およびｓｗ１０３４が設けられている。言い換えると、“ＶＨＩ”および“ＶＬＯＷ”の出力信号Ｖｏｕｔに応じてＰチャネルトランジスタｍ１０３１およびＮチャネルトランジスタｍ１０３２それぞれのソース側のノードＶｎ１０３１およびＶｎ１０３２に供給する電圧を切り替えるスイッチｓｗ１０３１、ｓｗ１０３２、ｓｗ１０３３およびｓｗ１０３４が設けられている。ドライブ回路２０３により、“ＤＶＤＤ”および“ＶＧＮＤ”の入力信号Ｖｉｎは“ＶＨＩ”（ＤＶＤＤ＜ＶＨＩ＜最大定格電圧）および“ＶＬＯＷ”（ＤＶＤＤ−最大定格電圧＜ＶＬＯＷ＜ＶＧＮＤ）の出力信号Ｖｏｕｔとされる。このとき、Ｐチャネルトランジスタｍ１０３１およびＮチャネルトランジスタｍ１０３２それぞれのソース側の電圧を切り替えることで、最大定格以上の電圧がＰチャネルトランジスタｍ１０３１およびＮチャネルトランジスタｍ１０３２にかかることが抑制される。
【００４２】
なお、“ＶＨＩ”は本発明の第１電源の一例であり、“ＤＶＤＤ”は本発明の第２電源の一例であり、“ＶＬＯＷ”は本発明の第３電源の一例であり、“ＶＧＮＤ”は本発明の第４電源の一例である。また、Ｐチャネルトランジスタｍ１０３１は本発明の第１Ｐチャネルトランジスタの一例であり、Ｎチャネルトランジスタｍ１０３２は本発明の第１Ｎチャネルトランジスタの一例である。
【００４３】
上記構造を有する固体撮像装置において、出力信号Ｖｏｕｔは制御信号線ＲＳやＴＸを介して画素セル１１の転送トランジスタｍ１やリセットトランジスタｍ２のゲートに印加される。画素セル１１内のフォトダイオードｐｄに光が照射されると、光電変換により電荷が発生し蓄積される。この電荷の蓄積時間中、転送トランジスタｍ１のゲートはオフしている。本実施の形態に係る固体撮像装置によれば、出力信号ＶｏｕｔのＬｏｗ電圧がＶＬＯＷとなって従来のＶＧＮＤに比べて低くなり、転送トランジスタｍ１のオフ時のゲート電圧を従来と比べて低くできるので、フォトダイオードｐｄに蓄積できる電荷量を増やすことができる。
【００４４】
また、画素セル１１の電荷読み出し期間のはじめに、転送トランジスタｍ１をオフしたままリセットトランジスタｍ２をオンしてフローティングディフュージョン領域に蓄積されている電荷をリセットする。本実施の形態に係る固体撮像装置によれば、出力信号ＶｏｕｔのＨｉ電圧がＶＨＩとなって従来のＡＶＤＤに比べて高くなり、電荷リセット時のリセットトランジスタｍ２のゲート電圧を従来に比べて高いレベルに設定できるので、フローティングディフュージョン領域に残存する電荷量を従来に比べて少なくすることができる。
【００４５】
さらに、リセットトランジスタｍ２をオフして、転送トランジスタｍ１をオンすることで、フォトダイオードｐｄに蓄積された電荷をフローティングディフュージョン領域に転送する。本実施の形態に係る固体撮像装置によれば、出力信号ＶｏｕｔのＨｉ電圧がＶＨＩとなって従来のＡＶＤＤに比べて高くなり、電荷転送時の転送トランジスタｍ１のゲート電圧を従来に比べて高く設定できるので、フォトダイオードｐｄ内に蓄積された電荷を残すことなくフローティングディフュージョン領域に転送することができる。
【００４６】
さらにまた、フローティングディフュージョン領域に転送された電荷は、電圧に変換後アンプで増幅されて撮像領域２０１の外に読み出される。
【００４７】
以上のように本実施の形態の固体撮像装置によれば、転送トランジスタｍ１のオフ時のゲート電圧を下げることができ、フォトダイオードｐｄの飽和電荷量が増加するので、広いダイナミックレンジ特性が得られる。
【００４８】
また、本実施の形態の固体撮像装置によれば、転送トランジスタｍ１やリセットトランジスタｍ２のオン時のゲート電圧を上げることができるので、フォトダイオードｐｄやフローティングディフュージョン領域に残る電荷量が従来と比べて減少し、より低い残像特性が得られる。すなわち、画素セル１１からの読み出し電荷量を増やすことができ、また残像を減らすことができるため、画素信号のＳ／Ｎを改善し、画質を大幅に向上させることができる。そのために、ドライブ回路の駆動段の回路規模がわずかに増加するが、固体撮像装置としてのチップ全体に占める増分は極めて小さいため無視できる。むしろ新たな製造工程の追加やマスク枚数の増加なしに、すなわちコスト増加なしに品質を保証した上で高画質な撮像装置を提供することができるメリットは大きい。
【００４９】
（実施例１）
図４Ａは、本実施例におけるドライブ回路２０３の具体的な構成を示す図である。図４Ｂは、ドライブ回路２０３のスイッチトランジスタｓｗｔ１０３１〜ｓｗｔ１０３４を駆動するパルス制御信号φ１０３１〜１０３４の電圧、出力信号Ｖｏｕｔ、および入力信号Ｖｉｎの大小・位相関係を示す図である。
【００５０】
ドライブ回路２０３では、画素セル１１の各トランジスタを駆動するドライブインバータがＰチャネルトランジスタｍ１０３１およびＮチャネルトランジスタｍ１０３２、ならびにスイッチトランジスタｓｗｔ１０３１〜ｓｗｔ１０３４で構成されている。図２Ａ〜２Ｃにおけるスイッチｓｗ１０３１、ｓｗ１０３２、ｓｗ１０３３およびｓｗ１０３４は、それぞれスイッチトランジスタｓｗｔ１０３１、ｓｗｔ１０３２、ｓｗｔ１０３３およびｓｗｔ１０３４に対応する。
【００５１】
スイッチトランジスタｓｗｔ１０３１は、ソースが“ＶＨＩ”と接続され、ドレインがＰチャネルトランジスタｍ１０３１のソースに接続されている。スイッチトランジスタｓｗｔ１０３２は、ソースが“ＤＶＤＤ”と接続され、ドレインがＰチャネルトランジスタｍ１０３１のソースに接続されている。スイッチトランジスタｓｗｔ１０３３は、ソースが“ＶＬＯＷ”と接続され、ドレインがＮチャネルトランジスタｍ１０３２のソースに接続されている。スイッチトランジスタｓｗｔ１０３４は、ソースが“ＶＧＮＤ”と接続され、ドレインがＮチャネルトランジスタｍ１０３２のソースに接続されている。
【００５２】
なお、スイッチトランジスタｓｗｔ１０３１およびｓｗｔ１０３２は本発明の第１スイッチの一例であり、スイッチトランジスタｓｗｔ１０３３およびｓｗｔ１０３４は本発明の第２スイッチの一例である。言い換えると、スイッチトランジスタｓｗｔ１０３１は本発明の第２Ｐチャネルトランジスタの一例であり、スイッチトランジスタｓｗｔ１０３２は本発明の第３Ｐチャネルトランジスタの一例である。また、スイッチトランジスタｓｗｔ１０３３は本発明の第２Ｎチャネルトランジスタの一例であり、スイッチトランジスタｓｗｔ１０３４は本発明の第３Ｎチャネルトランジスタの一例である。
【００５３】
ドライブ回路２０３において、スイッチトランジスタｓｗｔ１０３１〜ｓｗｔ１０３４に、図４Ｂに示すようなパルス制御信号φ１０３１〜１０３４が入力され、信号出力Ｖｏｕｔに連動してスイッチ動作が行われる。通常、パルス制御信号φ１０３１〜１０３４の生成方法としてはチップ外部にＦＰＧＡ（Field Programmable Gate Array）などのタイミングジェネレータを設けてセンサチップに入力させる方法や、チップ内部にタイミングジェネレータを設けてパルス制御信号を発生させる方法があるが、本実施例ではパルス制御信号φ１０３１〜１０３４の生成方法は問わない。
【００５４】
なお、入力信号ＶｉｎのＨｉ電圧がデジタル回路用の電源電圧ＤＶＤＤに設定されているが、アナログ回路用の電源電圧ＡＶＤＤでも良い。デジタル回路用の電源電圧ＤＶＤＤ（たとえば１．２Ｖ）と、アナログ回路用の電源電圧ＡＶＤＤ（たとえば３．３Ｖ）が、一つの回路で用いられることは、アナログデジタル混載回路においては通例のことである。例えば、垂直走査回路内の論理回路ではデジタル回路用の電源電圧を用い、画素セル１１手前のドライブ回路にてアナログ回路用の電圧にレベルシフトするケースは一般的である。ただし、入力信号ＶｉｎのＨｉ電圧をＡＶＤＤに設定した場合は、スイッチトランジスタｓｗｔ１０３２のソースに供給する電圧も同時にＡＶＤＤに設定する必要がある。
【００５５】
ドライブ回路２０３のＰチャネルトランジスタｍ１０３１のソース側には、電源電圧としてデジタル回路用の電源電圧ＤＶＤＤと画素セル１１駆動用の高電圧ＶＨＩが供給される。一方、ドライブ回路２０３のＮチャネルトランジスタｍ１０３２のソース側には、電源電圧として接地電圧ＶＧＮＤと画素セル１１駆動用の低電圧ＶＬＯＷが供給される。
【００５６】
ドライブ回路２０３のＰチャネルトランジスタｍ１０３１のソース側に供給する電源電圧としてＶＨＩが選択されているとき、入力信号ＶｉｎがＤＶＤＤとなると、Ｐチャネルトランジスタｍ１０３１が十分にオフしない。同様に、ドライブインバータのＮチャネルトランジスタｍ１０３２のソース側に供給する電源電圧としてＶＬＯＷが選択されているとき、入力信号ＶｉｎがＶＧＮＤとなると、Ｎチャネルトランジスタｍ１０３２は十分にオフしない。従って、それぞれの電圧ＶＨＩおよびＶＬＯＷはＰチャネルトランジスタｍ１０３１およびＮチャネルトランジスタｍ１０３２がオフする電圧レベルに設定する必要がある。
【００５７】
図４Ａのドライブ回路２０３において入力信号ＶｉｎがＶＧＮＤとなっているときを考える。
【００５８】
このとき、ドライブ回路２０３のＰチャネルトランジスタｍ１０３１のソースに接続される電源電圧としてはＶＨＩが選択される。すなわち、スイッチトランジスタｓｗｔ１０３１はオンとなり、スイッチトランジスタｓｗｔ１０３２はオフとなるように、パルス制御信号φ１０３１がＶＧＮＤとされ、パルス制御信号φ１０３２はＶＨＩとされる。
【００５９】
また同時に、ドライブ回路２０３のＮチャネルトランジスタｍ１０３２のソースに接続される電源電圧としてはＶＧＮＤが選択される。すなわち、スイッチトランジスタｓｗｔ１０３３はオフとなり、スイッチトランジスタｓｗｔ１０３４はオンとなるように、パルス制御信号φ１０３３がＶＬＯＷとされ、パルス制御信号φ１０３４はＤＶＤＤとされる。
【００６０】
以上の状態になると、出力信号ＶｏｕｔとしてＰチャネルトランジスタｍ１０３１からＶＨＩが供給される。各トランジスタに印加されている電圧を見てみると、スイッチトランジスタｓｗｔ１０３１のゲート−ソース間電圧とゲート−ドレイン間電圧は共にＶＨＩである。スイッチトランジスタｓｗｔ１０３２のゲート−ソース間電圧は（ＤＶＤＤ−ＶＨＩ）、ゲート−ドレイン間電圧は０Ｖである。Ｐチャネルトランジスタｍ１０３１のゲート−ソース間電圧とゲート−ドレイン間電圧は共にＶＨＩである。スイッチトランジスタｓｗｔ１０３３のゲート−ソース間電圧は０Ｖであり、ゲート−ドレイン間電圧はＶＬＯＷである。スイッチトランジスタｓｗｔ１０３４のゲート−ソース間電圧とゲート−ドレイン間電圧は共にＤＶＤＤである。Ｎチャネルトランジスタｍ１０３２のゲート−ソース間電圧は０Ｖであり、ゲート−ドレイン間電圧はＶＨＩである。従って、どのトランジスタに関しても最大定格を超える電圧は印加されない。
【００６１】
また、図４Ａのドライブ回路２０３において入力信号ＶｉｎがＤＶＤＤとなっているときを考える。
【００６２】
このとき、ドライブ回路２０３のＰチャネルトランジスタｍ１０３１のソースに接続される電源電圧としてはＤＶＤＤが選択される。すなわち、スイッチトランジスタｓｗｔ１０３１はオフとなり、スイッチトランジスタｓｗｔ１０３２はオンとなるように、パルス制御信号φ１０３１がＶＨＩとされ、パルス制御信号φ１０３２はＶＧＮＤとされる。
【００６３】
また同時に、ドライブ回路２０３のＮチャネルトランジスタｍ１０３２のソースに接続される電源電圧としてはＶＬＯＷが選択される。すなわち、スイッチトランジスタｓｗｔ１０３３はオンとなり、スイッチトランジスタｓｗｔ１０３４はオフとなるように、パルス制御信号φ１０３３がＤＶＤＤとされ、パルス制御信号φ１０３４はＶＬＯＷとされる。
【００６４】
以上の状態になると、出力信号ＶｏｕｔとしてＮチャネルトランジスタｍ１０３２からＶＬＯＷが供給される。各トランジスタに印加されている電圧を見てみると、スイッチトランジスタｓｗｔ１０３１のゲート−ソース間電圧は０Ｖであり、ゲート−ドレイン間電圧は（ＶＨＩ−ＤＶＤＤ）である。スイッチトランジスタｓｗｔ１０３２のゲート−ソース間電圧とゲート−ドレイン間電圧は共にＤＶＤＤである。Ｐチャネルトランジスタｍ１０３１のゲート−ソース間電圧は０Ｖであり、ゲート−ドレイン間電圧は（ＤＶＤＤ−ＶＬＯＷ）である。スイッチトランジスタｓｗｔ１０３３のゲート−ソース間電圧とゲート−ドレイン間電圧は共に（ＤＶＤＤ−ＶＬＯＷ）である。スイッチトランジスタｓｗｔ１０３４のゲート−ソース間電圧はＶＬＯＷであり、ゲート−ドレイン間電圧は０Ｖである。Ｎチャネルトランジスタｍ１０３２のゲート−ソース間電圧とゲート−ドレイン間電圧は共に（ＤＶＤＤ−ＶＬＯＷ）である。従って、どのトランジスタに関しても最大定格を超える電圧は印加されない。
【００６５】
以上のように本実施例のドライブ回路２０３によれば、ドライブ回路２０３のどのトランジスタに関してもトランジスタの端子間に最大定格を超える電圧が印加されることなく、画素セル１１に印加できるパルス制御信号の電圧範囲を拡大することができる。すなわち、該電圧範囲が従来最大定格電圧の範囲であったのに対し、（２×最大定格電圧−ＤＶＤＤ）の範囲にまで拡大することが出来る。
【００６６】
（実施例２）
図５Ａは、本実施例におけるドライブ回路２０３の具体的な構成を示す図である。図５Ｂは、図５Ａのドライブ回路２０３の出力信号Ｖｏｕｔおよび入力信号Ｖｉｎ、ならびにノードＶｎ１０３２およびＶｎ１０３４における電位を示す図である。
【００６７】
このドライブ回路２０３では、画素セル１１の各トランジスタを駆動するドライブインバータがＰチャネルトランジスタｍ１０３１およびＮチャネルトランジスタｍ１０３２、ならびにスイッチトランジスタｓｗｔ１０３１〜ｓｗｔ１０３４で構成されている。図２Ａ〜２Ｃにおけるスイッチｓｗ１０３１、ｓｗ１０３２、ｓｗ１０３３およびｓｗ１０３４は、それぞれスイッチトランジスタｓｗｔ１０３１、ｓｗｔ１０３２、ｓｗｔ１０３３およびｓｗｔ１０３４に対応する。ドライブ回路２０３は、このドライブインバータと、インバータｉｎｖ１０３１、ｉｎｖ１０３３、ｉｎｖ１０３５およびｉｎｖ１０３６と、電圧変換回路（インバータ型レベルシフト回路）ｌｖｓｆｔ１０３２およびｌｖｓｆｔ１０３４とを備える。
【００６８】
スイッチトランジスタｓｗｔ１０３１〜ｓｗｔ１０３４のゲートは、それぞれ走査回路２０２の出力と接続されており、スイッチトランジスタｓｗｔ１０３１〜ｓｗｔ１０３４のゲートには、走査回路２０２からのパルス制御信号が入力される。インバータｉｎｖ１０３１は、走査回路２０２の出力とスイッチトランジスタｓｗｔ１０３１のゲートとの間に挿入されている。電圧変換回路ｌｖｓｆｔ１０３２は、走査回路２０２の出力とスイッチトランジスタｓｗｔ１０３１およびｓｗｔ１０３２のゲートとの間に挿入されている。インバータｉｎｖ１０３３は、走査回路２０２の出力とスイッチトランジスタｓｗｔ１０３３のゲートとの間に挿入されている。電圧変換回路ｌｖｓｆｔ１０３４は、走査回路２０２の出力とスイッチトランジスタｓｗｔ１０３３およびｓｗｔ１０３４のゲートとの間に挿入されている。インバータｉｎｖ１０３５およびｉｎｖ１０３６は、走査回路２０２の出力とＰチャネルトランジスタｍ１０３１およびＮチャネルトランジスタｍ１０３２のゲートとの間に挿入されている。
【００６９】
このドライブ回路２０３では、実施例１のドライブ回路２０３と異なり、スイッチトランジスタｓｗｔ１０３１〜ｓｗｔ１０３４のパルス制御信号φ１０３１〜１０３４にパルス制御信号（入力信号Ｖｉｎ）が用いられる。このドライブ回路２０３では、スイッチトランジスタｓｗｔ１０３１およびｓｗｔ１０３２がパルス制御信号に基づいて“ＶＨＩ”および“ＤＶＤＤ”のいずれをＰチャネルトランジスタｍ１０３１のソースに供給するか切り換え、スイッチトランジスタｓｗｔ１０３３およびｓｗｔ１０３４がパルス制御信号に基づいて“ＶＬＯＷ”および“ＶＧＮＤ”のいずれをＮチャネルトランジスタｍ１０３２のソースに供給するか切り換える。その結果、画素セル１１へのパルス制御信号（入力信号Ｖｉｎ）を用いてドライブインバータの電源切り替えスイッチの制御、つまりスイッチトランジスタｓｗｔ１０３１〜ｓｗｔ１０３４のオン・オフの制御が行われる。多くの制御信号線を持つことは、配線や回路規模の増大によるチップ面積の増大やチップ端子数の増加などにつながることから、出来るだけ少ないパルス制御信号で回路動作を制御することが望ましい。
【００７０】
通常、パルス制御信号の生成方法としてはチップ外部にＦＰＧＡなどのタイミングジェネレータを設けてセンサチップに入力させる方法や、チップ内部にタイミングジェネレータを設けてパルス制御信号を発生させる方法がある。これを、垂直走査回路や水平走査回路に入力し、所望の画素セル１１の列や行を選択する。選択した画素セル１１の列や行に対してドライブ回路２０３で電流を増幅させて画素セル１１に入力する。一般的に、チップ内部のタイミングジェネレータによるパルス制御信号（入力信号Ｖｉｎ）の生成、チップに入力されるパルス制御信号（入力信号Ｖｉｎ）の生成、および垂直走査回路や水平走査回路での信号処理にはアナログ回路用の電源電圧ＡＶＤＤより低い電圧レベルのデジタル回路用の電源電圧ＤＶＤＤと接地電圧ＤＶＧＮＤが用いられる。
【００７１】
スイッチトランジスタｓｗｔ１０３１〜ｓｗｔ１０３４のゲートに供給されるパルス制御信号φ１０３１〜φ１０３４の電圧レベルを適切に設定しないと、スイッチトランジスタｓｗｔ１０３１〜ｓｗｔ１０３４が十分にオフしない可能性がある。センサチップ外部からパルス制御信号を供給する場合には、パルス制御信号（入力信号Ｖｉｎ）のＨｉ電圧／Ｌｏｗ電圧のレベルは任意に決定することが出来る。よって、パルス制御信号（入力信号Ｖｉｎ）のＨｉ電圧やＬｏｗ電圧を前述のようなスイッチトランジスタｓｗｔ１０３１〜ｓｗｔ１０３４が十分にオフする電圧レベルに設定して入力し、それを用いてパルス制御信号φ１０３１〜１０３４を生成することも可能である。
【００７２】
しかし、近年低消費電力の観点から、論理回路で構成されるデジタル回路については、ある程度高い電圧が必要なアナログ回路用の電源電圧ＡＶＤＤよりも低いデジタル回路用の電源電圧ＤＶＤＤが用いられることは一般的である。従って、画素セル１１の列や行を選択する垂直走査回路や水平走査回路においてもデジタル回路用の電源電圧ＤＶＤＤが用いられる。
【００７３】
前述したように、垂直走査回路や水平走査回路によって所望の画素セル１１の列や行が選択され制御信号パルス（入力信号Ｖｉｎ）がドライブ回路２０３に入力される。このときの制御信号パルス（入力信号Ｖｉｎ）の電圧レベルは、Ｈｉ電圧がＤＶＤＤ、Ｌｏｗ電圧がＶＧＮＤである。通常は、このパルス制御信号（入力信号Ｖｉｎ）を画素セル１１に入力したい電圧レベルに電圧変換して画素セル１１に入力する。しかし、パルス制御信号（出力信号Ｖｏｕｔ）の電圧範囲が一定以上になると、従来の方法では電圧変換が出来なくなることは既に述べた。
【００７４】
本実施例のドライブ回路２０３は、上記の課題を解決するために、走査回路２０２から出力された画素セル１１に入力するパルス制御信号（入力信号Ｖｉｎ）を使用して、ドライブインバータの電源切り替えスイッチの制御を行う。そのために、ドライブ回路２０３には、走査回路２０２から出力された画素セル１１に入力するパルス制御信号（入力信号Ｖｉｎ）をスイッチトランジスタｓｗｔ１０３１〜ｓｗｔ１０３４が十分にオフできる電圧レベルに電圧変換する電圧変換回路ｌｖｓｆｔ１０３２およびｌｖｓｆｔ１０３４が設けられている。この電圧変換回路ｌｖｓｆｔ１０３２およびｌｖｓｆｔ１０３４を設けることで、スイッチトランジスタｓｗｔ１０３１〜ｓｗｔ１０３４を制御するパルス制御信号φ１０３１〜１０３４をドライブ回路２０３内で生成することができ、ドライブ回路２０３外部からパルス制御信号を多数入力する必要が無く、ＶＨＩやＶＬＯＷなどの電源電圧を供給しさえすればよい。
【００７５】
また、撮像領域２０１が一定以上に大きくなると画素セル１１を駆動する制御信号線が長くなり、画素セル１１の数が増大すると駆動すべきトランジスタ数が多くなるので、ドライブ回路２０３が駆動しなければならない負荷が増大する。増大した負荷を駆動するために、ドライブ回路２０３ではより多くの電流を供給しなければなくなるので、ドライブ回路２０３を構成するトランジスタのサイズが増大する。トランジスタサイズが増大するとこのトランジスタにつく寄生容量をドライブするために、ゲートに入力される信号の電流量を増幅しなければならない。そのために、本実施例のドライブ回路２０３では、Ｐチャネルトランジスタｍ１０３１およびＮチャネルトランジスタｍ１０３２のゲート容量をドライブするためにインバータｉｎｖ１０３５およびｉｎｖ１０３６が設けられている。
【００７６】
上記回路により、デジタル回路用の電源電圧ＤＶＤＤを用いて生成されるパルス制御信号（入力信号Ｖｉｎ）を用いて、ドライブインバータの電源切り替えスイッチの制御を行う。これにより、スイッチの制御専用の制御信号線の本数やチップの端子数を削減できるので、チップの小面積化を実現し、また、画素セル１１の直前のドライブ回路２０３まではデジタル回路用の電源電圧を用いたパルス制御信号として処理ができるので低消費電力を実現する。従って、高画質のイメージセンサを、低消費電力かつ小チップ面積に実現することができる。
【００７７】
以上のように本実施例のドライブ回路２０３によれば、実施例１のドライブ回路２０３と同様に、どのトランジスタに関してもトランジスタの端子間に最大定格を超える電圧が印加されることなく、画素セル１１に印加できるパルス制御信号の電圧範囲を拡大することができる。
【００７８】
以上、本発明の固体撮像装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。
【産業上の利用可能性】
【００７９】
本発明は、固体撮像装置に利用でき、特にデジタルカメラ等に利用することができる。
【図面の簡単な説明】
【００８０】
【図１】本発明の実施形態に係る固体撮像装置の概略構成を示す図である。
【図２Ａ】画素セルの各トランジスタを駆動するパルス制御信号を出力するドライブ回路の概略構成を示す図である。
【図２Ｂ】画素セルの各トランジスタを駆動するパルス制御信号を出力するドライブ回路の概略構成を示す図である。
【図２Ｃ】画素セルの各トランジスタを駆動するパルス制御信号を出力するドライブ回路の概略構成を示す図である。
【図３】ドライブ回路の出力信号、入力信号および各ノードにおける電位を示す図である。
【図４Ａ】実施例１におけるドライブ回路の具体的な構成を示す図である。
【図４Ｂ】ドライブ回路のスイッチトランジスタを駆動するパルス制御信号の電圧、出力信号および入力信号の大小・位相関係を示す図である。
【図５Ａ】実施例２におけるドライブ回路の具体的な構成を示す図である。
【図５Ｂ】ドライブ回路の出力信号、入力信号および各ノードにおける電位を示す図である。
【図６】一般的なＭＯＳイメージセンサの構成を示す図である。
【図７】画素セルの構成を示す図である。
【図８Ａ】画素セルにおける（図７の断面Ａ−Ｂにおける）ポテンシャル分布を示す図である。
【図８Ｂ】画素セルにおける（図７の断面Ａ−Ｂにおける）ポテンシャル分布を示す図である。
【図９Ａ】一般的なドライブ回路の構成を示す図である。
【図９Ｂ】ドライブ回路の出力信号および入力信号を示す図である。
【符号の説明】
【００８１】
１１    画素セル
３０    垂直信号線
１０１、２０１    撮像領域
１０２、２０２    走査回路
１０３、２０３    ドライブ回路
【図１】
2009284015.tif 000003
【図２Ａ】
2009284015.tif 000004
【図２Ｂ】
2009284015.tif 000005
【図２Ｃ】
2009284015.tif 000006
【図３】
2009284015.tif 000007
【図４Ａ】
2009284015.tif 000008
【図４Ｂ】
2009284015.tif 000009
【図５Ａ】
2009284015.tif 000010
【図５Ｂ】
2009284015.tif 000011
【図６】
2009284015.tif 000012
【図７】
2009284015.tif 000013
【図８Ａ】
2009284015.tif 000014
【図８Ｂ】
2009284015.tif 000015
【図９Ａ】
2009284015.tif 000016
【図９Ｂ】
2009284015.tif 000017