(57)【要約】【課題】寿命が低下するのを抑制することが可能な窒化物系半導体素子を提供する。【解決手段】この窒化物系半導体素子３０は、基板１１と、基板１１の側端面３０ａの主表面側に形成された段差部２１ｃと、側端面３０ａの反対側で、かつ、側端面３０ａと略平行な側端面３０ｂの主表面側に形成された段差部２１ｄと、主表面上に、段差部２１ｃの側壁２１ａを起点とする（０００−１）面からなる結晶成長面１２ａと、段差部２１ｄの側壁２１ｂを起点とする結晶成長面１２ｂとを含む窒化物系半導体層１２とを備える。【選択図】図４
2009283912.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の第１側端面の主表面側に形成された第１段差部と、
前記第１側端面の反対側で、かつ、前記第１側端面と略平行な第２側端面の前記主表面側に形成された第２段差部と、
前記主表面上に、前記第１段差部の第１側壁を起点とする（０００−１）面からなる第１側面と、前記第２段差部の第２側壁を起点とする第２側面とを有する窒化物系半導体層とを備える、窒化物系半導体素子。
【請求項２】
前記第１側壁は、（０００−１）面からなる、請求項１に記載の窒化物系半導体素子。
【請求項３】
前記第２側面は、{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面（ここでＡ≧０およびＢ≧０であり、かつ、ＡおよびＢの少なくともいずれか一方が０ではない整数）からなる、請求項１または２に記載の窒化物系半導体素子。
【請求項４】
前記第１側面および前記第２側面は、前記窒化物系半導体層の結晶成長面からなる、請求項１〜３のいずれか1項に記載の窒化物系半導体素子。
【請求項５】
前記第１側面および前記第２側面は第１方向に沿って延びるとともに、前記窒化物系半導体素子は、前記第１方向に沿って延びる光導波路を有する、請求項１〜４のいずれか１項に記載の窒化物系半導体素子。
【請求項６】
基板の主表面に複数の凹部を形成する工程と、
前記基板の主表面上に、前記凹部の第１側壁を起点として成長しながら形成される（０００−１）面からなる第１側面と、前記第１側面と対向して、前記凹部の第２側壁を起点として成長しながら形成される第２側面とを備える複数の窒化物系半導体層を成長させる工程と、
前記第１側面と前記第２側面とが対向する領域において、前記窒化物系半導体層が形成された前記基板を分割してチップ化する工程とを備える、窒化物系半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、寿命の低下を抑制した窒化物系半導体素子およびその製造方法に関する。
【背景技術】
【０００２】
従来、窒化ガリウム（ＧａＮ）などの窒化物系材料からなる発光素子では、ＤＶＤシステムなどに用いられる記録／再生用の光源として４０５ｎｍ青紫色半導体レーザ（ＬＤ）として実用化が進んでいる。また、窒化物系材料を用いて青色光や緑色光で発振する半導体レーザ素子の開発が行われている（たとえば、特許文献１および２参照）。
【０００３】
上記特許文献１に記載の窒化物系半導体チップの製造プロセスは、サファイア基板上に半導体材料が積層されたウェハに対して、半導体層の上面およびサファイア基板の下面に互いに対向する一対の割り溝を形成する工程と、この一対の割り溝の部分で半導体層およびサファイア基板を割ることによってウェハのチップ化を行う工程とを備えている。なお、一対の割り溝は、エッチングや、ダイヤモンドスクライブなどの機械的スクライブにより形成される。
【０００４】
また、上記特許文献２に記載のレーザチップの製造プロセスは、サファイア基板上に機能膜（半導体層）が積層されたウェハに対して、サファイア基板の上面側からＣＯ２レーザを１回または複数回に分けて照射することにより、機能膜およびサファイア基板に割り溝を形成しながらサファイア基板を割る工程を備えている。なお、サファイア基板は、ＣＯ２レーザによる割り溝の形成に加えて、レーザ照射時の熱応力を利用して割り溝が形成されていない部分が割断されることによりチップ化される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第２７８０６１８号公報
【特許文献２】特開平１１−２２４８６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１および２に開示された半導体チップの製造プロセスでは、基板上に結晶成長により形成した半導体層に対して、エッチングや、機械的スクライブや、レーザスクライブなどによりチップ化のための割り溝を形成するために、割り溝の形成時に半導体層に欠陥が生じやすい。そして、窒化物系半導体素子が発光素子の場合、欠陥が半導体層を構成する発光層に達した場合、発光素子の発光効率が低下するという問題点があり、発光効率の低下に伴い素子に過度な発熱が生じる。また、窒化物系半導体素子が電界効果トランジスタ（ＦＥＴ）等の電子デバイスの場合、半導体層の欠陥に起因して異常発熱が発生するという問題が生じる。このため、発光素子や電子デバイス等の窒化物系半導体素子が劣化して寿命が低下するという問題点がある。
【０００７】
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、窒化物系半導体素子の寿命が低下するのを抑制することが可能な窒化物系半導体素子およびその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
この発明の第１の局面による窒化物系半導体素子は、基板と、基板の第１側端面の主表面側に形成された第１段差部と、第１側端面の反対側で、かつ、第１側端面と略平行な第２側端面の主表面側に形成された第２段差部と、主表面上に、第１段差部の第１側壁を起点とする（０００−１）面からなる第１側面と、第２段差部の第２側壁を起点とする第２側面とを有する窒化物系半導体層とを備える。
【０００９】
この発明の第１の局面による窒化物系半導体素子では、上記のように、基板の第１段差部の第１側壁を起点とする第１側面と、基板の第２段差部の第２側壁を起点とする第２側面とを有する窒化物系半導体層を備える。これにより、窒化物系半導体層にエッチングや機械的スクライブやレーザスクライブなどにより割り溝を形成してチップ化された窒化物系半導体素子と異なり、第１側面および第２側面は、前述の方法で形成された割り溝からなる側面とはならない。したがって、第１側面および第２側面には、前述の方法により割り溝を形成した場合に半導体層に生じる欠陥などが存在しない。これにより、窒化物系半導体素子に異常発熱などが生じにくくなるので、窒化物系半導体素子の寿命が低下するのを抑制することができる。
【００１０】
上記第１の局面による窒化物系半導体素子において、好ましくは、窒化物系半導体層は、発光層を有し、窒化物系半導体素子は、発光素子である。このように構成すれば、第１側面および第２側面を有する半導体層には欠陥などが存在しないので、素子の発光効率の低下が抑制された半導体発光素子を容易に形成することができる。
【００１１】
上記第１の局面による窒化物系半導体素子において、好ましくは、窒化物系半導体素子は、電子デバイスである。このように構成すれば、第１側面および第２側面を有する半導体層には欠陥などが存在せず窒化物系半導体素子の異常発熱などが抑制されるので、窒化物系半導体素子の寿命の低下が抑制されるとともに、高周波特性の低下と雑音の発生等のデバイス性能の低下が抑制された電子デバイスを容易に形成することができる。
【００１２】
上記第１の局面による窒化物系半導体素子において、好ましくは、第１側壁は、（０００−１）面からなる。このように構成すれば、基板の主表面上に（０００−１）面からなる第１側面を有する窒化物系半導体層を形成する際に、（０００−１）面からなる第１側壁を引き継ぐように窒化物系半導体層の（０００−１）面が形成されるので、（０００−１）面からなる第１側面を基板上に容易に形成することができる。
【００１３】
上記第１の局面による窒化物系半導体素子において、好ましくは、第２側面は、{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面（ＡおよびＢは、Ａ≧０、Ｂ≧０を満たし、かつ、ＡおよびＢのいずれか一方が０ではない整数）からなる。このように構成すれば、第１段差部および第２段差部を有する基板の主表面上に窒化物系半導体層を成長させることにより、（０００−１）面からなる第１側面に加えて、{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面からなる第２側面を容易に形成することができる。
【００１４】
上記第２側面が（Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ）面からなる構成において、好ましくは、第２側面は、（１−１０１）面または（１１−２２）面からなる。このように構成すれば、これらの側面の表面が窒素面（Ｎ面）となり、平坦性が良好となる。なお、この理由は以下の通りと考えられる。（０００−１）面や（Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ）面のような成長速度の遅い面は表面エネルギーが低く、（１−１００）面のような成長速度の速い面は表面エネルギーが高いと考えられる。結晶成長中の表面は、そのエネルギーが小さい方が安定であるため、（１−１００）面以外の面が現れやすくなり、この結果、表面の平坦性が損なわれやすい。その一方、本発明では、主表面として成長させる（１−１００）面よりも表面エネルギーの小さい（０００−１）面や（Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ）面を形成しながら（１−１００）面を成長させた場合には、（１−１００）面のみを成長面とした結晶成長を行う場合に比べて表面エネルギーを小さくすることができるので、成長面の平坦性が改善されると考えられる。
【００１５】
上記第１の局面による窒化物系半導体素子において、好ましくは、第１側面および第２側面は、窒化物系半導体層の結晶成長面（ファセット）からなる。このように構成すれば、上記第１側面および第２側面の２種類の成長面を、それぞれ、窒化物系半導体層の結晶成長と同時に形成することができる。また、結晶成長面からなる第１側面および第２側面には、エッチングや機械的スクライブやレーザスクライブなどによって生じる微細な凹凸形状が形成されない。これにより、微細な凹凸形状に起因して半導体層（発光層）に欠陥などが生じないので、前述の効果と同様に、窒化物系半導体素子の発光効率および寿命が低下するのをより一層抑制することができる。
【００１６】
上記第１の局面による窒化物系半導体素子において、好ましくは、基板は、窒化物系半導体からなる。このように構成すれば、窒化物系半導体からなる基板上に窒化物系半導体層を成長させる際に、第１側面および第２側面を容易に形成することができる。
【００１７】
上記第１の局面による窒化物系半導体素子において、好ましくは、基板は、下地基板と、下地基板上に形成され、ＡｌＧａＮからなる下地層とを含み、下地基板および下地層の格子定数を、それぞれ、ｃ１およびｃ２とした場合、ｃ１＞ｃ２の関係を有し、第１側面および第２側面は、それぞれ、下地層の（０００１）面と下地基板の主表面とに実質的に平行に延びるように形成されたクラックの内側面を起点として形成される。このように構成すれば、下地層の格子定数が下地基板の格子定数よりも小さいので、下地基板上にＡｌＧａＮからなる下地層を形成する際に、下地層の内部に引張応力を生じさせることができる。この引張応力により、下地層の表面に凹部としてのクラックを容易に形成することができるので、このクラックを起点として第１側面および第２側面を形成することができる。
【００１８】
上記第１の局面による窒化物系半導体素子において、好ましくは、第１側面および第２側面は第１方向に沿って延びるとともに、窒化物系半導体素子は、第１方向に沿って延びる光導波路を有する。このように構成すれば、光導波路の延びる第１方向に沿って延びる第１側面および第２側面を、素子分割後の個々の窒化物系半導体素子の側面として利用することができる。
【００１９】
上記窒化物系半導体素子が光導波路を有する構成において、好ましくは、窒化物系半導体層は、発光層を備える。このように構成すれば、光導波路の延びる第１の方向に沿って延びる第１側面および第２側面を、素子分割後の個々の半導体レーザ素子あるいはスーパールミネッセントダイオードの側面として利用することができる。
【００２０】
上記窒化物系半導体素子が光導波路を有する構成において、好ましくは、窒化物系半導体層は、基板側から第１半導体層、発光層および第２半導体層が形成されるとともに、第２半導体層は、第１方向に沿って延びるリッジが形成されている。このように構成すれば、第２半導体層に形成されたリッジにより、第２半導体層の下部の発光層が発するレーザ光を外部に出射するための光導波路を、容易に形成することができる。
【００２１】
上記窒化物系半導体素子が光導波路を有する構成において、好ましくは、第１段差部および第２段差部は、第１方向に沿って延びる。このように構成すれば、光導波路と第１段差部および第２段差部が交差しないようにすることができる。
【００２２】
この発明の第２の局面による窒化物系半導体素子の製造方法は、基板の主表面に複数の凹部を形成する工程と、基板の主表面上に、凹部の第１側壁を起点として成長しながら形成される（０００−１）面からなる第１側面と、第１側面と対向して、凹部の第２側壁を起点として成長しながら形成される第２側面とを備える複数の窒化物系半導体層を成長させる工程と、第１側面と第２側面とが対向する領域において、窒化物系半導体層が形成された基板を分割してチップ化する工程とを備える。
【００２３】
この第２の局面による窒化物系半導体素子の製造方法では、上記のように、基板の主表面に形成された凹部の第１側壁を起点として成長しながら形成される第１側面と、凹部の第２側壁を起点として成長しながら形成される第２側面とを含む窒化物系半導体層を成長させる工程と、第１側面と第２側面とが対向する領域において、窒化物系半導体層が形成された基板を分割してチップ化する工程とを備える。これにより、窒化物系半導体層にエッチングや機械的スクライブやレーザスクライブなどにより割り溝を形成してチップ化する場合と異なり、第１側面および第２側面は、前述の方法で形成された割り溝からなる側面とはならない。すなわち、前述の方法により割り溝を形成した場合に半導体層に生じる欠陥などが存在しないので、窒化物系半導体素子の発光効率（窒化物系半導体素子が発光層子の場合）や寿命などが低下するのが抑制された窒化物系半導体素子を形成することができる。
【００２４】
上記第２の局面による窒化物系半導体素子の製造方法において、好ましくは、チップ化する工程は、第１側面と第２側面とが対向する領域の凹部の底部において窒化物系半導体層が形成された基板が分割されるようにチップ化する工程とを備える。このように構成すれば、凹部の底部における基板の厚みは、凹部の底部以外の基板の厚みよりも小さいので、基板の厚みの小さな部分においてウェハを容易に素子分割することができる。
【００２５】
上記第２の局面による窒化物系半導体素子の製造方法において、好ましくは、窒化物系半導体層は、発光層を有し、窒化物系半導体素子は、発光素子である。このように構成すれば、第１側面および第２側面を有する半導体層には欠陥などが存在しないので、素子の発光効率の低下が抑制された半導体発光素子を容易に形成することができる。
【００２６】
上記第２の局面による窒化物系半導体素子の製造方法において、好ましくは、第１側壁は、（０００−１）面をからなる。このように構成すれば、基板の主表面上に（０００−１）面からなる第１側面を有する窒化物系半導体層を形成する際に、（０００−１）面からなる第１側壁を引き継ぐように窒化物系半導体層の（０００−１）面が形成されるので、（０００−１）面からなる第１側面を基板上に容易に形成することができる。
【００２７】
上記第２の局面による窒化物系半導体素子の製造方法において、好ましくは、第２側面は、{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面（ここでＡ≧０およびＢ≧０であり、かつ、ＡおよびＢの少なくともいずれか一方が０ではない整数）からなる。このように構成すれば、凹部を有する基板の主表面上に窒化物系半導体層を成長させることにより、（０００−１）面からなる第１側面に加えて、{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面からなる第２側面を容易に形成することができる。
【００２８】
上記第２の局面による窒化物系半導体素子の製造方法において、好ましくは、凹部を形成する工程は、平面的に見て、基板の主表面にストライプ状に延びる（０００−１）面を形成する工程を含む。このように構成すれば、基板上に形成された窒化物系半導体層の（０００−１）面からなる第１側面を、基板のストライプ状に延びる（０００−１）面に沿ってストライプ状に延びるように形成することができる。
【００２９】
また、上記第２の局面による窒化物系半導体素子の製造方法では、以下のように構成してもよい。
【００３０】
すなわち、上記第２の局面による窒化物系半導体素子の製造方法において、好ましくは、窒化物系半導体層を成長させる工程は、第１側面および第２側面によって、基板から窒化物系半導体層の厚み方向に沿って遠ざかる方向に窒化物系半導体層の平面積が小さくなるように窒化物系半導体層を成長させる工程を含む。このように構成すれば、基板とは反対側の半導体層の表面に、第１側面と第２側面とによって基板の凹部の平面積よりも大きな空間（ウェハ状態での第１側面と第２側面とが対向する領域（凹部の上部領域））が形成されるので、窒化物系半導体素子にチップ化する際、第１側面と第２側面との間でウェハを容易に分割することができる。
【００３１】
また、上記第２の局面による窒化物系半導体素子の製造方法において、好ましくは、窒化物系半導体素子は、光導波路を有する発光層を備え、窒化物系半導体層を成長させる工程は、第１側面および第２側面が、光導波路の延びる方向に沿って延びるように窒化物系半導体層を成長させる工程を含む。このように構成すれば、光導波路の延びる第１方向に沿って延びる第１側面および第２側面を、素子分割後の個々の半導体レーザ素子の側面として容易に利用することができる。
【００３２】
また、上記第２の局面による窒化物系半導体素子の製造方法において、好ましくは、基板は、下地基板と、下地基板上に形成された下地層とを含み、凹部を形成する工程は、下地層に凹部を形成する工程を含む。このように構成すれば、下地基板の主表面上に窒化物系半導体層を形成する際に、下地層に形成された凹部を利用して、この凹部の内側面（第１側壁）を引き継ぐように（０００−１）面からなる第１側面を有する窒化物系半導体層を容易に形成することができる。
【００３３】
この場合、好ましくは、下地層はＡｌＧａＮ層を含み、下地基板および下地層の格子定数を、それぞれ、ｃ１およびｃ２とした場合、ｃ１＞ｃ２の関係を有し、凹部を形成する工程は、下地層に、（０００１）面と実質的に平行に形成されるクラックの一方の面からなる凹部を形成する工程を含む。このように構成すれば、下地基板上にＡｌＧａＮからなる下地層を形成する際に、下地層の格子定数ｃ２が下地基板の格子定数ｃ１よりも小さい（ｃ１＞ｃ２）ので、下地基板側の格子定数ｃ１に合わせようとして下地層の内部に引張応力が生じる。この結果、下地層の厚みが所定の厚み以上の場合にはこの引張応力に耐え切れずに下地層には（０００−１）面に沿ってクラックが形成される。これにより、下地層の上に窒化物系半導体層の（０００−１）面を形成するための基準となる（０００−１）面からなる端面を、容易に下地層に形成することができる。この結果、基板上に窒化物系半導体層を形成する際に、下地層に形成されたクラックの一方の面からなる（０００−１）面を引き継ぐように、（０００−１）面からなる第１側面を有する窒化物系半導体層を容易に形成することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の窒化物系半導体素子の概略的な構成を説明するための斜視図である。
【図２】窒化物系半導体の結晶方位と、本発明の窒化物系半導体発光素子の基板の主表面の法線方向の範囲を示した図である。
【図３】本発明の窒化物系半導体素子の概略的な製造プロセスを説明するための断面図である。
【図４】本発明の第１実施形態の窒化物系半導体レーザ素子の構造を示した断面図である。
【図５】本発明の第１実施形態の窒化物系半導体レーザ素子を備えた半導体レーザの構造を示した斜視図である。
【図６】本発明の第１実施形態の窒化物系半導体レーザ素子の製造プロセスを説明するための平面図である。
【図７】本発明の第１実施形態の窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８】本発明の第１実施形態の窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図９】本発明の第１実施形態の窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１０】本発明の第１実施形態の窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１１】本発明の第２実施形態の窒化物系半導体レーザ素子の構造を示した断面図である。
【図１２】本発明の第２実施形態の窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１３】本発明の第２実施形態の窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１４】本発明の第３実施形態の窒化物系半導体レーザ素子の構造を示した断面図である。
【図１５】本発明の第３実施形態の窒化物系半導体レーザ素子の製造プロセスを説明するための平面図である。
【図１６】本発明の第３実施形態の窒化物系半導体レーザ素子の製造プロセスを説明するための平面図である。
【図１７】本発明の第４実施形態の窒化物系半導体レーザ素子の構造を示した断面図である。
【図１８】本発明の第４実施形態の窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１９】本発明の第４実施形態の製造プロセスにおけるｎ型ＧａＮ基板上の窒化物系半導体層の結晶成長の様子を走査型電子顕微鏡（ＳＥＭ）を用いて観察した断面ＳＥＭ写真である。
【図２０】本発明の第４実施形態の製造プロセスにおけるｎ型ＧａＮ基板上の窒化物系半導体層の結晶成長の様子を走査型電子顕微鏡（ＳＥＭ）を用いて観察した断面ＳＥＭ写真である。
【図２１】本発明の第５実施形態の窒化物系半導体レーザ素子の構造を示した断面図である。
【図２２】本発明の第６実施形態の発光ダイオードチップ（ＬＥＤチップ）の構造を示した断面図である。
【図２３】本発明の第６実施形態のＬＥＤチップの製造プロセスを説明するための断面図である。
【図２４】本発明の第７実施形態の電界効果トランジスタ（ＦＥＴ）の構造を示した斜視図である。
【図２５】本発明の第７実施形態のＦＥＴの製造プロセスを説明するための断面図である。
【図２６】本発明の第７実施形態のＦＥＴの製造プロセスを説明するための断面図である。
【図２７】本発明の第７実施形態のＦＥＴの製造プロセスを説明するための断面図である。
【発明を実施するための形態】
【００３５】
以下、本発明の実施形態を図面に基づいて説明する。
【００３６】
まず、図１を参照して、本発明の具体的な実施形態を説明する前に、本発明の窒化物系半導体素子の概略的な構成について、窒化物系半導体レーザ素子１０を例に説明する。
【００３７】
窒化物系半導体レーザ素子１０は、図１に示すように、成長用基板１上に、第１半導体層２、発光層３および第２半導体層４がこの順に積層された窒化物系半導体層５が形成されている。窒化物系半導体層５には、共振器方向（Ａ方向）に延びる側面１０ａおよび側面１０ｂが形成されている。ここで、側面１０ａが（０００−１）面からなる場合、側面１０ｂは、{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面（ここでＡ≧０およびＢ≧０を満たし、かつ、ＡおよびＢの少なくともいずれか一方が０ではない整数）からなることが好ましい。
【００３８】
また、窒化物系半導体レーザ素子１０のＢ方向の側面１０ａおよび側面１０ｂは、成長用基板１の主表面の側端面１０ｃに形成された段差部１ｂの側壁１ｄ、および、成長用基板１の主表面の側端面１０ｄに形成された段差部１ｃの側壁１ｅをそれぞれ起点として成長しながら形成される。したがって、側面１０ａおよび側面１０ｂは、結晶成長面からなり高い平坦性を有している。なお、成長用基板１は、本発明の「基板」の一例であり、第１半導体層２、発光層３および第２半導体層４は、それぞれ、本発明の「窒化物系半導体層」の一例である。また、側面１０ａおよび１０ｂは、それぞれ、本発明の「第１側面」および「第２側面」の一例であり、側端面１０ｃおよび１０ｄは、それぞれ、本発明の「第１側端面」および「第２側端面」の一例である。また、段差部１ｂおよび１ｃは、それぞれ、本発明の「第１段差部」および「第２段差部」の一例であり、側壁１ｄおよび１ｅは、それぞれ、本発明の「第１側壁」および「第２側壁」の一例である。
【００３９】
また、窒化物系半導体層５の第２半導体層４には、メサ形状の凸部と凸部の両側の平坦部とが形成されている。この凸部は、共振器面１０ｅ側から見て共振器方向（Ａ方向）と略平行にストライプ状に延びるように形成されることにより、窒化物系半導体レーザ素子１０のリッジ４ａが構成されている。また、リッジ４ａの下部に位置する発光層３の部分に光導波路が形成されている。なお、導波路構造の形成方法は、リッジを形成する方法に限らず、埋め込みヘテロ構造などにより導波路構造を形成してもよい。また、共振器面１０ｅは、（−Ａ、Ａ＋Ｂ、−Ｂ、０）面からなり、光導波路とリッジ４ａとは［０００１］方向と垂直で、かつ、基板（成長用基板１）の主表面の面内方向である［−Ａ、Ａ＋Ｂ、−Ｂ、０］方向に延びている。また、第２半導体層４の平坦部の上面と凸部の両側面とを覆うようにＳｉＯ２などからなる電流ブロック層６が形成されている。また、成長用基板１の下面上には、第１電極７が形成されるとともに、第２半導体層４の凸部（リッジ４ａ）上と電流ブロック層６上を覆うように、第２電極８が形成されている。
【００４０】
また、本発明において、成長用基板１は、基板または半導体層により構成されていてもよいし、基板と半導体層との両方により構成されていてもよい。また、成長用基板１が基板と半導体層との両方により構成される場合、半導体層は、基板と第１半導体層２との間に形成される。また、成長用基板１は、半導体層を成長させた後に半導体層の成長面（主表面）に半導体層を支持するための支持基板として用いてもよい。
【００４１】
また、基板は、ＧａＮ基板やα−ＳｉＣ基板を用いることができる。ＧａＮ基板およびα−ＳｉＣ基板上には、基板と同じ主表面を有する窒化物系半導体層が形成される。たとえば、α−ＳｉＣ基板のａ面およびｍ面上には、それぞれ、ａ面およびｍ面を主表面とする窒化物系半導体層が形成される。また、ａ面を主表面とする窒化物系半導体が形成されたｒ面サファイア基板を基板として用いてもよい。また、ａ面およびｍ面を主表面とする窒化物系半導体層が形成されたＬｉＡｌＯ２基板またはＬｉＧａＯ２基板を基板として用いることができる。
【００４２】
また、ｐｎ接合型の窒化物系半導体レーザ素子１０では、第１半導体層２と第２半導体層４とは互いに異なる導電性を有する。第１半導体層２がｐ型であり第２半導体層４がｎ型であってもよいし、第１半導体層２がｎ型であり第２半導体層４がｐ型であってもよい。
【００４３】
また、第１半導体層２および第２半導体層４は、発光層３よりもバンドギャップの大きいクラッド層（図示せず）などを含んでいてもよい。また、第１半導体層２および第２半導体層４は、それぞれ、発光層３から近い順に、クラッド層とコンタクト層（図示せず）とを含んでいてもよい。この場合、コンタクト層は、クラッド層よりもバンドギャップが小さいことが好ましい。
【００４４】
また、量子井戸の発光層３としては、井戸層としてＧａＩｎＮ、障壁層として井戸層よりもバンドギャップの大きいＡｌＧａＮ、ＧａＮおよびＧａＩｎＮを用いることができる。また、クラッド層およびコンタクト層としては、ＧａＮおよびＡｌＧａＮを用いることができる。
【００４５】
また、窒化物系半導体層５を、ＩｎＧａＮ、ＡｌＮ、ＩｎＮ、ＢＮ、ＴｌＮおよびこれらの混晶からなるウルツ鉱構造の窒化物系半導体層により形成してもよい。
【００４６】
また、第２電極８は、第２半導体層４上の一部の領域に形成してもよい。なお、窒化物系半導体素子が、発光ダイオード（ＬＥＤ）である場合、光の取出面（上面）の第２電極８は、透光性を有するのが好ましい。
【００４７】
上記では、窒化物系半導体素子として、発光素子（レーザ素子）を例にとって説明したが、本発明は、トランジスタなどの電子デバイスや、フォトダイオードや太陽電池などの受光素子にも適用可能である。
【００４８】
次に、図２を参照して、本発明の窒化物系半導体素子の基板の面方位について説明する。
【００４９】
図２に示すように、符号９ａで示される半導体層の主表面または成長用基板９の表面の法線方向は、それぞれ、線３００と、線４００と、線５００と、線６００とによって囲まれる範囲（斜線でハッチングされた領域）を通る方向である。ここで、線３００は、［１１−２０］方向と略［１０−１０］方向とを結ぶ線であり、線３００を通る方向は、［Ｃ＋Ｄ、Ｃ、−２Ｃ−Ｄ、０］方向（Ｃ≧０およびＤ≧０を満たし、かつ、ＣおよびＤの少なくともいずれか一方が０ではない整数）である。また、線４００は、［１１−２０］方向と略［１１−２−５］方向とを結ぶ線であり、線４００を通る方向は、［１、１、−２、−Ｅ］方向（０≦Ｅ≦５））である。また、線５００は、［１０−１０］方向と略［１０−１−４］方向とを結ぶ線であり、線５００を通る方向は、［１、−１、０、−Ｆ］方向（０≦Ｆ≦４））である。また、線６００は、略［１１−２−５］方向と略［１０−１−４］方向とを結ぶ線であり、線６００を通る方向は、［Ｇ＋Ｈ、Ｇ、−２Ｇ−Ｈ、−５Ｇ−４Ｈ］方向（Ｇ≧０およびＨ≧０を満たし、かつ、ＧおよびＨの少なくともいずれか一方が０ではない整数））である。
【００５０】
次に、図１および図３を参照して、本発明の窒化物系半導体素子の概略的な製造方法について、窒化物系半導体レーザ素子１０の製造を例にとって説明する。
【００５１】
まず、図３に示すように、所定の方向（図１のＡ方向）に延びる複数の凹部１ａが形成された成長用基板１の上面上に、側面１０ａと側面１０ｂとを有するように、窒化物系半導体層５を形成する。この際、成長用基板１と第１半導体層２との間にバッファ層を形成してもよい。
【００５２】
ここで、より具体的には、半導体層の主表面または成長用基板１の表面をａ面（（１１−２０）面）とすることにより、凹部１ａの側壁１ｄを起点とする（０００−１）面からなる側面１０ａと、凹部１ａの側壁１ｅを起点とする（１１−２２）面からなる側面１０ｂとを形成することができる。また、半導体層の主表面または成長用基板１の表面をｍ面（（１−１００）面）とすることにより、凹部１ａの側壁１ｄを起点とする（０００−１）面からなる側面１０ａと、凹部１ａの側壁１ｅを起点とする（１−１０１）面からなる側面１０ｂとを形成することができる。また、半導体層の主表面または成長用基板１の表面を（１１−２−２）面とすることにより、凹部１ａの側壁１ｄを起点とする（０００−１）面からなる側面１０ａと、凹部１ａの側壁１ｅを起点とする（１１−２２）面からなる側面１０ｂとを容易に形成することができる。また、半導体層の主表面または成長用基板１の表面を（１−１０−２）面とすることにより、凹部１ａの側壁１ｄを起点とする（０００−１）面からなる側面１０ａと、凹部１ａの側壁１ｅを起点とする（１−１０１）面からなる側面１０ｂとを容易に形成することができる。
【００５３】
より具体的には、たとえば、ｍ面（（１−１００）面）やａ面（（１１−２０）面）などのｎ型ＧａＮ基板の（０００±１）面に垂直な主表面上に溝部（凹部）を形成した後に、窒化物系半導体層５を形成してもよい。あるいは、ａ面（（１１−２０）面）などのｎ型ＧａＮ基板の（０００±１）面に垂直な主表面上に下地層を介して窒化物系半導体層５を形成してもよい。
【００５４】
また、成長用基板１の側壁１ｄを（０００−１）面により構成することによって、成長用基板１の主表面上に（０００−１）面からなる側面１０ａを有する窒化物系半導体層５を形成する際に、（０００−１）面からなる側壁１ｄを引き継いで半導体層の（０００−１）面が形成されるので、（０００−１）面からなる側面１０ａを成長用基板１の表面上に容易に形成することが可能となる。
【００５５】
また、半導体層をウルツ鉱構造の窒化物系半導体により構成する場合、成長用基板１は、窒化物系半導体基板または異種基板を用いることが可能である。窒化物系半導体ではない異種基板としては、たとえば、六方晶構造および菱面体構造のα−ＳｉＣ基板、ＧａＡｓ基板、ＧａＰ基板、ＩｎＰ基板、Ｓｉ基板、サファイア基板、スピネル基板およびＬｉＡｌＯ２基板などを用いることが可能である。また、ａ面（（１１−２０）面）を主表面とする窒化物系半導体を予め成長させたｒ面（（１−１０２）面）サファイア基板や、ａ面またはｍ面（（１−１００）面）を主表面とする窒化物系半導体を予め成長させたａ面ＳｉＣ基板またはｍ面ＳｉＣ基板などを使用することも可能である。また、ｍ面を主表面とする窒化物系半導体を予め成長させたＬｉＡｌＯ２やＬｉＧａＯ２基板などの（１００）面基板を使用することも可能である。なお、窒化物系半導体基板を用いることにより、最も結晶性のよい窒化物系半導体層を得ることができる。
【００５６】
その後、図３に示すように、第２半導体層４の上面の所定領域をドライエッチングする。これにより、各第２半導体層４の凸部によって構成される複数のリッジ４ａが形成される。そして、第２半導体層４の凸部以外の平坦部の上面上およびリッジ４ａの両側面を覆うように電流ブロック層６を形成する。その後、第１半導体層２の下面上に第１電極７を形成するとともに、電流ブロック層６上に第２電極８を形成する。
【００５７】
最後に、図３に示したウェハ状態の窒化物系半導体レーザ素子１０に対してバー状劈開を行うとともに、成長用基板１の凹部１ａの部分の分割線２００（破線で示す）に沿って共振器方向（リッジ４ａの延びる方向）に沿って素子分割を行うことにより、図１に示すチップ化された個々の窒化物系半導体レーザ素子１０が形成される。
【００５８】
本発明による窒化物系半導体レーザ素子１０では、上記のように、成長用基板１の段差部１ｂの側壁１ｄを起点とする側面１０ａと、成長用基板１の段差部１ｃの側壁１ｅを起点とする側面１０ｂとを窒化物系半導体層５を備える。これにより、窒化物系半導体層５にエッチングや機械的スクライブやレーザスクライブなどにより割り溝を形成してチップ化された窒化物系半導体レーザ素子と異なり、側面１０ａおよび１０ｂは、前述の方法で形成された割り溝からなる側面とはならない。したがって、側面１０ａおよび１０ｂには、前述の方法により割り溝を形成した場合に発光層３に生じる欠陥などが存在しないので、窒化物系半導体レーザ素子１０の発光効率の低下を抑制することができる。これにより、窒化物系半導体レーザ素子１０に異常発熱などが生じにくくなるので、窒化物系半導体レーザ素子１０の寿命が低下するのを抑制することができる。
【００５９】
また、本発明による窒化物系半導体レーザ素子１０の製造プロセスでは、成長用基板１の凹部１ａの側壁１ｄを起点として成長しながら形成される側面１０ａと、成長用基板１の凹部１ａの側壁１ｅを起点として成長しながら形成される側面１０ｂとを含む窒化物系半導体層５を成長させる工程を備える。これにより、窒化物系半導体層５が成長用基板１上に結晶成長する際に、成長層の上面（窒化物系半導体層５の主表面）が成長する成長速度よりも、側面１０ａおよび側面１０ｂがそれぞれ形成される成長速度が遅いので、成長層の上面（主表面）が平坦性を保ちながら成長する。これにより、上記の側面１０ａおよび１０ｂからなる側面を形成しない場合の窒化物系半導体層５の成長層表面と比較して、発光層３を有する半導体層の表面の平坦性をより向上させることができる。なお、この理由は、以下の通りと考えられる。
【００６０】
（０００−１）面や{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面のような成長速度の遅い面は表面エネルギーが小さい一方、成長速度の速い面の一例として、たとえば（１−１００）面などは表面エネルギーが大きいと考えられる。結晶成長中の表面は、表面エネルギーが小さい方がより安定であるため、上記（１−１００）面のみを成長面とした結晶成長を行う場合、（１−１００）面よりも表面エネルギーが小さい（１−１００）面以外の面が現れやすくなる。この結果、成長面（主表面）の平坦性が損なわれやすい。一方、本発明では、たとえば主表面として成長させる（１−１００）面などよりも表面エネルギーの小さい（０００−１）面や{Ａ＋Ｂ、Ａ、−２Ａ−Ｂ、２Ａ＋Ｂ}面を形成しながら成長面（（１−１００）面）を成長させるので、上記（１−１００）面のみを成長面とした結晶成長を行う場合に比べて、成長面（主表面）の表面エネルギーを小さくすることができる。これにより、成長面の平坦性が改善されると考えられる。
【００６１】
また、本発明による窒化物系半導体レーザ素子１０の製造プロセスでは、窒化物系半導体層５を、側面１０ａおよび１０ｂによって、成長用基板１から窒化物系半導体層５の積層方向に沿って遠ざかる方向（Ｃ２方向）に窒化物系半導体層５の平面積が小さくなる（先細り形状になる）ように形成することによって、成長用基板１と反対側（Ｃ２側）の窒化物系半導体層５の表面に、側面１０ａおよび１０ｂによって段差部１ｂおよび１ｃ（凹部１ａ）における平面積よりも大きな空間（凹部１ａの上部領域（図３参照））が形成されるので、窒化物系半導体素子をチップ化する際、側面１０ａと側面１０ｂとの間でウェハを容易に分割することができる。
【００６２】
以下、上記した本発明の概念を具体化した実施形態を図面に基づいて説明する。
【００６３】
（第１実施形態）
図４および図５を参照して、第１実施形態の窒化物系半導体レーザ素子３０の構造について説明する。
【００６４】
この第１実施形態による窒化物系半導体レーザ素子３０は、（１１−２−２）面を主表面としたウルツ鉱構造の窒化物半導体からなる。
【００６５】
また、窒化物系半導体レーザ素子３０は、図４に示すように、約１００μｍの厚みを有するｎ型ＧａＮ基板１１上に、発光素子層１２が形成されている。また、発光素子層１２には、約２．０μｍの厚みを有するｎ型Ａｌ０．０５Ｇａ０．９５Ｎからなるｎ型クラッド層１３と、約３ｎｍの厚みを有するＧａ０．７Ｉｎ０．３Ｎからなる井戸層（図示せず）と、約２０ｎｍの厚みを有するＧａＮからなる障壁層（図示せず）とを積層したＭＱＷ構造からなる発光層１４とが形成されている。また、発光層１４上には、約０．５μｍの厚みを有するｐ型Ａｌ０．０５Ｇａ０．９５Ｎからなり、約０．４μｍの高さ（厚み）を有する凸部と凸部の両側（Ｂ方向）に約０．１μｍの厚みを有する平坦部とからなるｐ型クラッド層１５が形成されている。このｐ型クラッド層１５の凸部によって、電流通路となるリッジ１５ａが構成されている。また、リッジ１５ａの下部に位置する発光層１４の部分に光導波路が形成されている。なお、ｎ型ＧａＮ基板１１は、本発明の「基板」の一例であり、発光素子層１２、ｎ型クラッド層１３、発光層１４およびｐ型クラッド層１５は、それぞれ、本発明の「窒化物系半導体層」の一例である。また、ｎ型クラッド層１３およびｐ型クラッド層１５は、それぞれ、本発明の「第１半導体層」および「第２半導体層」の一例である。なお、ｎ型ＧａＮ基板１１とｎ型クラッド層１３との間にｎ型Ａｌ０．０１Ｇａ０．９９Ｎからなるバッファ層（図示せず）が形成されていてもよいし、発光層１４とｎ型クラッド層１３およびｐ型クラッド層１５との間のそれぞれに光ガイド層（図示せず）が形成されていてもよい。また、発光層１４とｐ型クラッド層１５との間にキャップ層（図示せず）が形成されていてもよい。また、ｐ型クラッド層１５の凸部上には、ｐ側オーミック電極１６が形成されている。なお、ｐ型クラッド層１５とｐ側オーミック電極１６との間には、ｐ型コンタクト層が形成されていてもよい。
【００６６】
ここで、第１実施形態では、ｎ型クラッド層１３からｐ型クラッド層１５にかけて、発光素子層１２の（０００−１）面からなる結晶成長面１２ａと、製造プロセスにおいて結晶成長面１２ａと対向する領域に形成される（１１−２２）面からなる結晶成長面１２ｂとによって、窒化物系半導体レーザ素子３０の共振器方向（［１−１００］方向（Ａ方向））に延びる側面が形成されている。なお、結晶成長面１２ａおよび１２ｂは、それぞれ、本発明の「第１側面」および「第２側面」の一例である。
【００６７】
また、結晶成長面１２ａおよび１２ｂは、後述する製造プロセス時に、それぞれ、ｎ型ＧａＮ基板１１の主表面に予め形成され、［１−１００］方向（Ａ方向）に延びる溝部２１（段差部２１ｃおよび２１ｄ）の内側面２１ａおよび２１ｂを起点として、ｎ型ＧａＮ基板１１の主表面に対して所定の角度傾斜して延びる傾斜面として形成されている。具体的には、結晶成長面１２ａは、発光素子層１２の上面（主表面）が成長する［１１−２−２］方向に対して約３２°傾斜して延びる。また、結晶成長面１２ｂは、［１１−２−２］方向に対して約２６°傾斜して延びる。これにより、半導体レーザ素子３０は、図４に示すように、共振器面に沿った方向（Ｂ方向）の断面が、発光素子層１２の部分でｎ型ＧａＮ基板１１の主表面から遠ざかる方向（Ｃ２方向）に沿って先細りするような形状を有する。なお、溝部２１、内側面２１ａおよび２１ｂは、それぞれ、本発明の「凹部」、「第１側壁」および「第２側壁」の一例である。
【００６８】
また、結晶成長面１２ａおよび１２ｂは、発光素子層１２の上面（主表面）に対して鈍角をなすように形成されている。具体的には、結晶成長面１２ａは、発光素子層１２の上面に対して約１２２°傾斜するとともに、結晶成長面１２ｂは、発光素子層１２の上面に対して約１１６°傾斜する。なお、図４では、図示の関係上、１つの半導体レーザ素子３０にのみ構成要素を示す符号を付しているが、左隣に並ぶ半導体レーザ素子３０（外形を破線で示す）についても、同様の構成を有する。
【００６９】
また、図４に示すように、ｐ側オーミック電極１６およびｐ型クラッド層１５の凸部の両側面、ｐ型クラッド層１５の平坦部、結晶成長面１２ａおよび１２ｂ、および、溝部２１の内側面２１ａ（２１ｂ）を覆いながら所定の形状を有するように、ＳｉＯ２からなる絶縁膜１７ａが形成されている。また、ｐ側オーミック電極１６および絶縁膜１７ａの上面を覆うように、ｐ側パッド電極１８が形成されている。また、ｎ型ＧａＮ基板１１上の下面上には、ｎ型ＧａＮ基板１１に近い順に、ｎ側オーミック電極１９およびｎ側電極２０が形成されている。なお、ｎ側オーミック電極１９の両側（Ｂ方向）には、ＳｉＯ２からなる絶縁膜１７ｂがそれぞれ形成されている。
【００７０】
また、第１実施形態の窒化物系半導体レーザ素子３０を備えた半導体レーザでは、図５に示すように、窒化物系半導体レーザ素子３０が、ＡｕＳｎなどの導電性接着層３１を介して、サブマウント３２に固定されている。また、サブマウント３２は、導電性接着層３１を介して、金属製のステム３３に設けられた台座部３４に固定されている。このステム３３には、２つのリード端子３５および３６が設けられている。
【００７１】
また、窒化物系半導体レーザ素子３０の上面は、図５に示すように、Ａｕワイヤ３７を用いて、ステム３３のリード端子３５にワイヤボンディングされている。また、サブマウント３２の上面３２ａは、下地金属３８を介してＡｕワイヤ３９を用いて台座部３４にワイヤボンディングされている。また、ステム３３本体には、レーザ光が透過する窓付きの図示しないキャップが取り付けられている。
【００７２】
次に、図４および図６〜図１０を参照して、第１実施形態の窒化物系半導体レーザ素子３０の製造プロセスについて説明する。
【００７３】
まず、図６および図７に示すように、エッチング技術を用いて、ｎ型ＧａＮ基板１１の（１１−２−２）面からなる主表面に、Ｂ方向に約５μｍの幅Ｗ１を有するとともに、約２μｍの深さを有し、［１−１００］方向（Ａ方向）に延びる複数の溝部２１を形成する。なお、図６では、太い斜線部分が溝部２１としてエッチングされた領域である。また、溝部２１は、Ｂ方向に、約３００μｍ（＝Ｗ１＋Ｌ１（Ｌ１＝約２９５μｍ））周期でストライプ状に形成される。なお、溝部２１をＢ方向に形成する間隔を約２μｍ〜約１ｍｍの範囲として溝部２１を形成してもよい。これにより、図７に示すように、ｎ型ＧａＮ基板１１の溝部２１には、内側面２１ａと２１ｂとが形成される。
【００７４】
次に、図８に示すように、有機金属気相成長（ＭＯＣＶＤ）法を用いて、溝部２１を有するｎ型ＧａＮ基板１１上に、ｎ型クラッド層１３、発光層１４およびｐ型クラッド層１５などを順次積層することにより、発光素子層１２を形成する。
【００７５】
この際、第１実施形態では、図８に示すように、ｎ型ＧａＮ基板１１上に発光素子層１２を成長させた場合、［１−１００］方向にストライプ状に延びる溝部２１の内側面２１ａにおいて、発光素子層１２は、ｎ型ＧａＮ基板１１の［１１−２−２］方向（Ｃ２方向）に対して所定の角度（約３２°）傾斜した方向に延びる（０００−１）面からなる結晶成長面１２ａを形成しながら結晶成長する。また、溝部２１の内側面２１ａに対向する内側面２１ｂ側では、発光素子層１２は、ｎ型ＧａＮ基板１１の［１１−２−２］方向（Ｃ２方向）に対して所定の角度（約２６°）傾斜した方向に延びる（１１−２２）面からなる結晶成長面１２ｂを形成しながら結晶成長する。これにより、結晶成長面１２ａおよび１２ｂは、それぞれ、発光素子層１２の上面（主表面）に対して鈍角をなすように形成される。
【００７６】
その後、図９に示すように、ｐ型クラッド層１５の上面上に、フォトリソグラフィによるレジストパターン（図示せず）を形成した後、そのレジストパターンをマスクとしてｐ型クラッド層１５の上面からＣ１方向に向かって所定の領域をエッチングする。これにより、ｐ型クラッド層１５の凸部によって構成されるリッジ１５ａが形成される。そして、ｐ型クラッド層１５の凸部および平坦部を含む上面上（リッジ１５ａを含む）、結晶成長面１２ａおよび１２ｂ、および、溝部２１の内側面２１ａ（２１ｂ）を覆うようにＳｉＯ２からなる絶縁膜１７ａを形成する。この際、結晶成長面１２ａおよび１２ｂと溝部２１とに囲まれた凹部２５（図８参照）は、絶縁膜１７ａによって完全に埋め込まれる。
【００７７】
その後、リッジ１５ａ上に対応する領域の絶縁膜１７ａの部分をエッチング加工により除去してｐ型クラッド層１５の上面を露出させるとともに、露出されたリッジ１５ａ上に、真空蒸着法によりｐ側オーミック電極１６（図９参照）を形成する。そして、ｐ側オーミック電極１６の上面および絶縁膜１７ａの上面に沿って、ｐ側パッド電極１８（図９参照）を形成する。
【００７８】
また、図９に示すように、ｎ型ＧａＮ基板１１の下面上に、ＳｉＯ２からなる絶縁膜１７ｂを形成する。その後、絶縁膜１７ｂの所定領域をエッチング加工により除去するとともに、除去された部分（ｎ型ＧａＮ基板１１の下面上）に、真空蒸着法によりｐ側オーミック電極１９を形成する。さらに、ｐ側オーミック電極１９上およびｐ側オーミック電極１９の両側（Ｂ方向）の絶縁膜１７ｂ上に、真空蒸着法によりｎ側電極２０を形成する。
【００７９】
次に、図１０に示すように、ｎ型ＧａＮ基板１１の溝部２１に対向する下面の絶縁膜１７ｂの部分に、レーザスクライブまたはダイヤモンドスクライブなどの機械式スクライブにより、ｎ型ＧａＮ基板１１の溝部２１と平行に延びる直線状のスクライブ溝２２を形成する。なお、スクライブ溝２２は、絶縁膜１７ｂの下部のｎ型ＧａＮ基板１１まで達する深さを有するように形成される。
【００８０】
その後、図１０に示したウェハ状態の窒化物系半導体レーザ素子３０に対してバー状劈開を行い、共振器面を形成する。さらに、図１０に示すように、先端が鋭利な、たとえば、楔２３などを上方から垂直方向（Ｃ２方向）にバー状態の窒化物系半導体レーザ素子３０に向かって押圧することにより、ウェハをスクライブ溝２２の位置（破線で示す）でＢ方向に分離する。これにより、図４に示したチップ化された個々の窒化物系半導体レーザ素子３０が形成される。なお、ウェハをＢ方向に素子分離することによって、溝部２１が、窒化物系半導体レーザ素子３０のＢ方向の側端面３０ａおよび３０ｂの一部である段差部２１ｃおよび２１ｄ（図４参照）として形成される。なお、側端面３０ａおよび３０ｂは、それぞれ、本発明の「第１側端面」および「第２側端面」の一例であり、段差部２１ｃおよび２１ｄは、それぞれ、本発明の「第１段差部」および「第２段差部」の一例である。
【００８１】
第１実施形態では、上記のように、ｎ型ＧａＮ基板１１の主表面に形成された溝部２１の内側面２１ａおよび２１ｂをそれぞれ起点とする結晶成長面１２ａおよび１２ｂを含む発光素子層１２を備える。これにより、発光素子層１２にエッチングや機械的スクライブやレーザスクライブなどにより割り溝を形成してチップ化された窒化物系半導体レーザ素子と異なり、結晶成長面１２ａおよび１２ｂは、前述の方法で形成された割り溝からなる側面とはならない。したがって、結晶成長面１２ａおよび１２ｂには、前述の方法により割り溝を形成した場合に発光層１４に生じる欠陥などが存在しないので、窒化物系半導体レーザ素子３０の発光効率の低下を抑制することができる。これにより、窒化物系半導体レーザ素子３０に異常発熱などが生じにくくなるので、窒化物系半導体レーザ素子３０の寿命が低下するのを抑制することができる。
【００８２】
また、第１実施形態の製造プロセスでは、ｎ型ＧａＮ基板１１の主表面に形成された溝部２１の内側面２１ａおよび２１ｂをそれぞれ起点として成長しながら形成される結晶成長面１２ａおよび１２ｂを含む発光素子層１２を成長させる工程を備える。これにより、発光素子層１２がｎ型ＧａＮ基板１１上に結晶成長する際に、成長層の上面（発光素子層１２の主表面）が成長する成長速度よりも、内側面２１ａおよび２１ｂをそれぞれ起点とした結晶成長面１２ａおよび１２ｂが形成される成長速度が遅いので、成長層の上面（主表面）が平坦性を保ちながら成長する。これにより、上記結晶成長面１２ａおよび１２ｂからなる側面を形成しない場合の発光素子層の成長層表面と比較して、発光層１４を有する発光素子層１２の表面の平坦性をより向上させることができる。
【００８３】
また、第１実施形態では、結晶成長面１２ｂが（１１−２２）面からなるように構成することによって、溝部２１が形成されたｎ型ＧａＮ基板１１の表面上に発光素子層１２を成長させることにより、（０００−１）面からなる結晶成長面１２ａに加えて、（１１−２２）面からなる結晶成長面１２ｂを容易に形成することができる。
【００８４】
また、第１実施形態では、結晶成長面１２ａおよび１２ｂを、発光素子層１２の主表面（上面）に対して鈍角をなすように形成することによって、結晶成長面１２ａおよび１２ｂが対向する領域（ｎ型ＧａＮ基板１１の溝部２１の上部領域（図８の凹部２５））が、ｎ型ＧａＮ基板１１から発光素子層１２の上面に向かって広がるように形成される。これにより、結晶成長面１２ａおよび１２ｂとが互いに近接するのを抑制することができるので、窒化物系半導体レーザ素子３０をチップ化する際に、容易に結晶成長面１２ａおよび１２ｂの間の絶縁膜１７ａが形成された部分で分割することができる。
【００８５】
また、第１実施形態では、結晶成長面１２ａおよび１２ｂを、発光素子層１２の結晶成長面からなるように構成することによって、上記結晶成長面１２ａおよび１２ｂの２種類の成長面を、それぞれ、発光素子層１２の結晶成長と同時に形成することができる。また、結晶成長面１２ａおよび１２ｂには、エッチングや機械的スクライブやレーザスクライブなどによって生じる微細な凹凸形状が形成されない。これにより、微細な凹凸形状に起因して発光素子層１２（発光層１４）に欠陥などが生じないので、前述の効果と同様に、窒化物系半導体レーザ素子３０の発光効率および寿命が低下するのをより一層抑制することができる。
【００８６】
また、第１実施形態では、ＧａＮなどの窒化物系半導体からなるｎ型ＧａＮ基板１１を用いることによって、窒化物系半導体からなるｎ型ＧａＮ基板１１上に発光素子層１２の結晶成長を利用して、（０００−１）面からなる結晶成長面１２ａおよび（１１−２２）面からなる結晶成長面１２ｂを有する発光素子層１２を、容易に形成することができる。
【００８７】
また、第１実施形態では、結晶成長面１２ａおよび１２ｂを、リッジ１５ａと光導波路の延びる方向（Ａ方向）に沿って延びるように形成することによって、リッジ１５ａと光導波路の延びる方向（Ａ方向）に沿って延びる結晶成長面１２ａおよび１２ｂを、素子分割後の個々の窒化物系半導体レーザ素子３０のＡ方向の側面として利用することができる。
【００８８】
また、第１実施形態では、発光素子層１２を、ｎ型ＧａＮ基板１１側からｎ型クラッド層１３、発光層１４およびｐ型クラッド層１５により形成するとともに、ｐ型クラッド層１５に、Ａ方向に沿って延びるリッジ１５ａを形成することによって、ｐ型クラッド層１５に形成されたリッジ１５ａにより、ｐ型クラッド層１５の下部の発光層１４が発するレーザ光を外部に出射するための光導波路を、容易に形成することができる。
【００８９】
また、第１実施形態では、段差部２１ｃおよび２１ｄを光導波路の延びる方向（Ａ方向）に沿って延びるように構成することによって、光導波路と段差部２１ｃとが交差しないようにすることができる。
【００９０】
（第２実施形態）
この第２実施形態では上記第１実施形態と異なり、ｎ型ＧａＮ基板１１上にＡｌＧａＮからなる下地層５０を形成した後、発光素子層４２を形成するものであり、以下、図１１を参照して説明する。
【００９１】
この第２実施形態の窒化物系半導体レーザ素子４０は、（１１−２−２）面を主表面としたウルツ鉱構造の窒化物半導体からなる。
【００９２】
また、窒化物系半導体レーザ素子４０は、図１１に示すように、約１００μｍの厚みを有するｎ型ＧａＮ基板１１上に、約３〜約４μｍの厚みを有するＡｌ０．０５Ｇａ０．９５Ｎからなる下地層５０を介して発光素子層４２が形成されている。また、下地層５０には、共振器方向（紙面に垂直な方向）に延びるように溝状のクラック５１が複数形成されている。なお、クラック５１は、本発明の「凹部」の一例である。また、第２実施形態におけるｎ型ＧａＮ基板１１は、本発明の「下地基板」の一例である。また、発光素子層４２は、上記第１実施形態と同様に、ｎ型クラッド層１３、発光層１４およびｐ型クラッド層１５から構成されている。
【００９３】
ここで、第２実施形態では、ｎ型クラッド層１３からｐ型クラッド層１５にかけて、発光素子層４２の（０００−１）面からなる結晶成長面４２ａと、結晶成長面４２ａと対向する領域に形成される（１１−２２）面からなる結晶成長面４２ｂとによって、窒化物系半導体レーザ素子４０の共振器方向に延びる側面が形成されている。なお、結晶成長面４２ａおよび４２ｂは、それぞれ、本発明の「第１側面」および「第２側面」の一例である。なお、図１１では、図示の関係上、１つの半導体レーザ素子４０にのみ構成要素を示す符号を付しているが、左隣に並ぶ半導体レーザ素子４０（外形を破線で示す）についても、同様の構成を有する。また、第２実施形態における窒化物系半導体レーザ素子４０のその他の構造は、上記第１実施形態と同様である。
【００９４】
次に、図１１〜図１３を参照して、第２実施形態による窒化物系半導体レーザ素子４０の製造プロセスについて説明する。
【００９５】
ここで、第２実施形態の製造プロセスでは、図１２に示すように、ｎ型ＧａＮ基板１１上に、約３〜約４μｍの厚みを有するＡｌ０．０５Ｇａ０．９５Ｎからなる下地層５０を成長させる。なお、下地層５０が結晶成長する際、ｎ型ＧａＮ基板１１の格子定数ｃ１よりも下地層５０の格子定数ｃ２が小さい（ｃ１＞ｃ２）ので、所定の厚みに達した下地層５０は、ｎ型ＧａＮ基板１１の格子定数ｃ１に合わせようとして下地層５０の内部に引張応力Ｒ（図１２参照）が発生する。この結果、下地層５０が局所的にＢ方向に縮むのに伴って、下地層５０には、図１２に示すようなクラック５１が形成される。ここで、ＧａＮとＡｌＧａＮとのｃ軸の格子定数の差の方が、ＧａＮとＡｌＧａＮとのａ軸の格子定数の差よりも大きいので、クラック５１は、下地層５０の（０００１）面とｎ型ＧａＮ基板１１の主表面の（１１−２−２）面とに平行な［１−１００］方向（Ａ方向）に形成されやすい。なお、図１２では、下地層５０に自発的にクラック５１が形成される様子を模式的に示している。
【００９６】
また、クラック５１が形成されたｎ型ＧａＮ基板１１を平面的に見た場合、図６に示した溝部２１の形成状態と同様に、クラック５１は、ｎ型ＧａＮ基板１１のＢ方向と略直交する［１−１００］方向（Ａ方向）に沿ってストライプ状に延びるように形成される。
【００９７】
その後、図１３に示すように、上記第１実施形態と同様の製造プロセスにより、発光素子層４２を形成する。なお、発光素子層４２は、本発明の「窒化物系半導体層」の一例である。
【００９８】
この際、第２実施形態では、［１−１００］方向にストライプ状に延びるクラック５１の内側面５１ａにおいて、発光素子層４２は、ｎ型ＧａＮ基板１１の［１１−２−２］方向（Ｃ２方向）に対して所定の角度（約３２°）傾斜した方向に延びる（０００−１）面からなる結晶成長面４２ａを形成しながら結晶成長する。また、クラック５１の内側面５１ａに対向する内側面５１ｂ側では、発光素子層４２は、ｎ型ＧａＮ基板４１の［１１−２−２］方向（Ｃ２方向）に対して所定の角度（約２６°）傾斜した方向に延びる（１１−２２）面からなる結晶成長面４２ｂを形成しながら結晶成長する。なお、内側面５１ａおよび５１ｂは、それぞれ、本発明の「第１側壁」および「第２側壁」の一例である。これにより、結晶成長面４２ａおよび４２ｂは、上記第１実施形態と同様に、発光素子層４２の上面（主表面）に対してそれぞれ鈍角をなすように形成される。
【００９９】
その後、上記第１実施形態と同様の製造プロセスにより、ウェハ状態の窒化物系半導体レーザ素子４０に対してバー状劈開および素子分割を行う。これにより、図１１に示したチップ化された個々の窒化物系半導体レーザ素子４０が形成される。なお、ウェハをＢ方向に素子分離することによって、クラック５１が、窒化物系半導体レーザ素子４０のＢ方向の側端面４０ａおよび４０ｂの一部である段差部５１ｃおよび５１ｄ（図１１参照）として形成される。なお、側端面４０ａおよび４０ｂは、それぞれ、本発明の「第１側端面」および「第２側端面」の一例であり、段差部５１ｃおよび５１ｄは、それぞれ、本発明の「第１段差部」および「第２段差部」の一例である。
【０１００】
第２実施形態では、上記のように、下地層５０にクラック５１が形成されたｎ型ＧａＮ基板１１と、ｎ型ＧａＮ基板１１の主表面上にクラック５１の内側面５１ａおよび５１ｂをそれぞれ起点とする結晶成長面４２ａおよび４２ｂを含む発光素子層４２とを備える。これにより、発光素子層４２にエッチングや機械的スクライブやレーザスクライブなどにより割り溝を形成してチップ化された窒化物系半導体レーザ素子と異なり、結晶成長面４２ａおよび４２ｂは、前述の方法で形成された割り溝からなる側面とはならない。したがって、結晶成長面４２ａおよび４２ｂには、前述の方法により割り溝を形成した場合に発光層１４に生じる欠陥などが存在しないので、窒化物系半導体レーザ素子４０の発光効率の低下を抑制することができる。これにより、窒化物系半導体レーザ素子４０に異常発熱などが生じにくくなるので、窒化物系半導体レーザ素子４０の寿命が低下するのを抑制することができる。
【０１０１】
また、第２実施形態では、ｎ型ＧａＮ基板１１上にＡｌＧａＮからなる下地層５０が形成されるとともに、ｎ型ＧａＮ基板１１の格子定数ｃ１と、下地層５０の格子定数ｃ２とが、ｃ１＞ｃ２の関係を有するように構成されており、発光素子層４２の結晶成長面４２ａおよび４２ｂを、それぞれ、クラック５１の内側面５１ａおよび５１ｂをそれぞれ起点として形成する。これにより、ｎ型ＧａＮ基板１１上にＡｌＧａＮからなる下地層５０を形成する際に、下地層５０の格子定数ｃ２がｎ型ＧａＮ基板１１の格子定数ｃ１よりも小さい（ｃ１＞ｃ２）ので、ｎ型ＧａＮ基板１１の格子定数ｃ１に合わせようとして下地層５０の内部に引張応力Ｒが生じる。この結果、下地層５０の厚みが所定の厚み以上の場合にはこの引張応力Ｒに耐え切れずに下地層５０にはクラック５１が形成される。これにより、下地層５０上に発光素子層４２の結晶成長面４２ａ（（０００−１）面）および結晶成長面４２ｂ（（１１−２２）面）をそれぞれ結晶成長させるための起点となる内側面５１ａおよび５１ｂを、容易に下地層５０に形成することができる。
【０１０２】
また、第２実施形態では、結晶成長面４２ａおよび４２ｂを、発光素子層４２の主表面（上面）に対して鈍角をなすように形成することによって、結晶成長面４２ａおよび４２ｂが対向する領域（下地層５０のクラック５１の上部領域（図１２の凹部２５））が、ｎ型ＧａＮ基板１１から発光素子層４２の上面に向かって広がるように形成される。これにより、結晶成長面４２ａおよび４２ｂとが互いに近接するのを抑制することができるので、窒化物系半導体レーザ素子４０をチップ化する際に、容易に結晶成長面４２ａおよび４２ｂの間の絶縁膜１７ａが形成された部分で分割することができる。なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
【０１０３】
（第３実施形態）
この第３実施形態の窒化物系半導体レーザ素子６０の製造プロセスでは、上記第２実施形態と異なり、ｎ型ＧａＮ基板６１上の下地層５０に破線状のスクライブ傷７０を形成することによってクラックの発生位置が制御されたクラック７１を形成するものであり、以下、図１２および図１４〜図１６を参照して説明する。なお、ｎ型ＧａＮ基板６１は、本発明の「下地基板」の一例であり、クラック７１は、本発明の「凹部」の一例である。
【０１０４】
この第３実施形態の窒化物系半導体レーザ素子６０は、（１−１０−２）面を主表面とするウルツ鉱構造の窒化物半導体からなる。また、第３実施形態における窒化物系半導体レーザ素子６０のその他の構造は、上記第２実施形態と同様である。
【０１０５】
ここで、第３実施形態の窒化物系半導体レーザ素子６０の製造プロセスでは、図８に示した場合と同様に、ｎ型ＧａＮ基板６１（図１４参照）上に、上記した第２実施形態の厚み（約３〜約４μｍ）よりも薄い臨界膜厚程度の厚みを有するＡｌＧａＮからなる下地層５０を成長させる。この際、下地層５０には、第２実施形態と同様の作用によって内部に引張応力Ｒ（図１２参照）が発生する。ここで、臨界膜厚とは、互いに異なる格子定数を有する半導体層を積層した際に、格子定数差に起因したクラックが半導体層に発生しない場合の半導体層の最小の厚みを意味する。
【０１０６】
この後、図１５に示すように、レーザ光またはダイヤモンドポイントなどにより、下地層５０にＢ方向と略直交する［１１−２０］方向（Ａ方向）に、約５０μｍの間隔で破線状のスクライブ傷７０を形成する。また、スクライブ傷７０は、Ｂ方向に、間隔Ｌ２のピッチで複数形成される。これにより、図１６に示すように、下地層５０には、破線状のスクライブ傷７０を起点として、スクライブ傷７０が形成されていない下地層５０の領域にクラックが進行する。この結果、下地層５０をＡ方向に分断する略直線状のクラック７１（図１６参照）が形成される。なお、クラック７１は、本発明の「凹部」の一例である。
【０１０７】
また、その際、スクライブ傷７０も、深さ方向（図１６の紙面に垂直な方向）に分割が進む。これにより、クラック７１には、下地層５０とｎ型ＧａＮ基板６１の界面近傍まで達する内側面７１ａおよび７１ｂ（破線で示す）が形成される。なお、内側面７１ａおよび７１ｂは、それぞれ、本発明の「第１側壁」および「第２側壁」の一例である。
【０１０８】
その後、上記第２実施形態と同様の製造プロセスにより、下地層５０上に発光素子層４２を形成する。
【０１０９】
この際、図１４に示すように、ｎ型ＧａＮ基板６１上の発光素子層４２には、ｎ型ＧａＮ基板６１の［１−１０−２］方向（Ｃ２方向）に対して所定の角度（約４７°）傾斜した方向に延びる（０００−１）面からなる結晶成長面４２ｃと、ｎ型ＧａＮ基板６１の［１−１０−２］方向（Ｃ２方向）に対して所定の角度（約１５°）傾斜した方向に延びる（１−１０１）面からなる結晶成長面４２ｄとが形成される。なお、結晶成長面４２ｃおよび４２ｄは、それぞれ、本発明の「第１側面」および「第２側面」の一例である。
【０１１０】
なお、第３実施形態によるその他の製造プロセスは、上記第２実施形態と同様である。このようにして、図１４に示した第３実施形態による窒化物系半導体レーザ素子６０が形成される。
【０１１１】
第３実施形態では、上記のように、結晶成長面４２ｄが（１−１０１）面からなるように構成することによって、クラック７１が形成されたｎ型ＧａＮ基板６１の表面上に発光素子層４２を成長させることにより、（０００−１）面からなる結晶成長面４２ｃに加えて、（１−１０１）面からなる結晶成長面４２ｄを容易に形成することができる。
【０１１２】
また、第３実施形態の製造プロセスでは、クラック７１の形成の際に、ｎ型ＧａＮ基板６１上に下地層５０を臨界膜厚程度の厚みに形成した後、下地層５０に対して、［１１−２０］方向（Ａ方向）に延びる複数の破線状（約５０μｍ間隔）のスクライブ傷７０をＢ方向に間隔Ｌ２のピッチで形成する工程を備える。これにより、下地層５０には、破線状のスクライブ傷７０を起点としてＡ方向に平行に、かつ、Ｂ方向に沿って等間隔のクラック７１が形成される。すなわち、上記第２実施形態のように、自発的に形成されたクラックを利用して半導体層を積層させる場合と比較して、より容易に、半導体レーザ素子の幅（共振器面に沿った方向の素子の幅）が揃った窒化物系半導体レーザ素子６０（図１４参照）を複数形成することができる。なお、第３実施形態のその他の効果は、上記第２実施形態と同様である。
【０１１３】
（第４実施形態）
この第４実施形態では上記第１実施形態と異なり、ｍ面（（１−１００）面）からなる主表面を有するｎ型ＧａＮ基板８１上にＡｌＧａＮからなる下地層５０を形成した後、発光素子層８２を形成するものであり、以下、図１７を参照して説明する。なお、ｎ型ＧａＮ基板８１および発光素子層８２は、それぞれ、本発明の「下地基板」および「窒化物系半導体層」の一例である。
【０１１４】
この第４実施形態の窒化物系半導体レーザ素子８０は、ｍ面（（１−１００）面）を主表面とするウルツ鉱構造の窒化物半導体からなる。
【０１１５】
また、窒化物系半導体レーザ素子８０は、図１７に示すように、約１００μｍの厚みを有するｎ型ＧａＮ基板８１上に、約３〜約４μｍの厚みを有するＡｌ０．０５Ｇａ０．９５Ｎからなる下地層５０を介して発光素子層８２が形成されている。また、下地層５０には、共振器方向（紙面に垂直な方向）に延びるように溝状のクラック５１が複数形成されている。また、発光素子層８２は、上記第１実施形態と同様に、ｎ型クラッド層１３、発光層１４およびｐ型クラッド層１５から構成されている。
【０１１６】
ここで、第４実施形態では、ｎ型クラッド層１３からｐ型クラッド層１５にかけて、発光素子層８２の（０００−１）面からなる結晶成長面８２ａと、結晶成長面８２ａと対向する領域に形成される（１−１０１）面からなる結晶成長面８２ｂとによって、窒化物系半導体レーザ素子８０の共振器方向に延びる側面が形成されている。なお、結晶成長面８２ａおよび８２ｂは、それぞれ、本発明の「第１側面」および「第２側面」の一例である。
【０１１７】
また、結晶成長面８２ａは、後述する製造プロセス時に、下地層５０に形成されたクラック５１の（０００−１）面からなる内側面５２ａを引き継ぐように、ｎ型ＧａＮ基板８１の主表面に対して略垂直な方向（［１−１００］方向）に延びるように形成されている。また、結晶成長面８２ｂは、クラック５１の内側面５２ｂを起点とした傾斜面からなり、［１−１００］方向に対して約６２°傾斜して延びるように形成されている。したがって、結晶成長面８２ｂは、発光素子層８２の主表面（上面）に対して約１１８°傾斜する。なお、内側面５２ａおよび５２ｂは、それぞれ、本発明の「第１側壁」および「第２側壁」の一例である。なお、第４実施形態における窒化物系半導体レーザ素子８０のその他の構造は、上記第１実施形態と同様である。
【０１１８】
次に、図１７および図１８を参照して、第４実施形態による窒化物系半導体レーザ素子８０の製造プロセスについて説明する。
【０１１９】
ここで、第４実施形態の製造プロセスでは、図１８に示すように、約１００μｍの厚みを有するｎ型ＧａＮ基板８１上に、約３〜約４μｍの厚みを有するＡｌ０．０５Ｇａ０．９５Ｎからなる下地層５０を成長させる。その際、上記第２実施形態と同様に、ｎ型ＧａＮ基板８１と下地層５０との格子定数差に起因してクラック５１が下地層５０に形成される。
【０１２０】
その後、上記第２実施形態と同様の製造プロセスにより、下地層５０上に、発光素子層８２を形成する。
【０１２１】
この際、第４実施形態では、図１８に示すように、［１１−２０］方向（Ａ方向）に延びるクラック５１の内側面５２ａにおいて、発光素子層８２は、クラック５１の（０００−１）面を引き継ぐように［１−１００］方向（Ｃ２方向）に延びる（０００−１）面からなる結晶成長面８２ａを形成しながら結晶成長する。また、クラック５１の（０００−１）面に対向する（０００１）面（内側面５２ｂ）側では、発光素子層８２は、［１−１００］方向（Ｃ２方向）に対して所定の角度（約６２°）傾斜した方向に延びる（１−１０１）面からなる結晶成長面（結晶成長面８２ｂ）を形成しながら結晶成長する。これにより、結晶成長面８２ｂは発光素子層８２の上面（主表面）に対して鈍角をなすように形成される。
【０１２２】
その後、上記第２実施形態と同様の製造プロセスにより、ウェハ状態の窒化物系半導体レーザ素子８０に対してバー状劈開および素子分割を行う。これにより、図１７に示したチップ化された個々の窒化物系半導体レーザ素子８０が形成される。なお、ウェハをＢ方向に素子分離することによって、クラック５１が、窒化物系半導体レーザ素子８０のＢ方向の側端面８０ａおよび８０ｂの一部である段差部５２ｃおよび５２ｄ（図１７参照）として形成される。なお、側端面８０ａおよび８０ｂは、それぞれ、本発明の「第１側端面」および「第２側端面」の一例であり、段差部５２ｃおよび５２ｄは、それぞれ、本発明の「第１段差部」および「第２段差部」の一例である。
【０１２３】
第４実施形態では、上記のように、非極性面（ｍ面（（１−１００）面））からなる主表面を有するｎ型ＧａＮ基板８１上に下地層５０を介して発光素子層８２を形成することによって、半導体素子層（発光層１４）に発生するピエゾ電場や自発分極などの内部電場を低減することができる。これにより、共振器面近傍を含む発光素子層８２（発光層１４）の発熱がより抑制されるので、発光効率をより向上させた窒化物系半導体レーザ素子８０を形成することができる。
【０１２４】
また、第４実施形態では、クラック５１の内側面５２ａが（０００−１）面からなるように構成することによって、ｎ型ＧａＮ基板８１の主表面上に（０００−１）面からなる結晶成長面８２ａを有する発光素子層８２を形成する際に、（０００−１）面からなるクラック５１の内側面５２ａを引き継ぐようにして発光素子層８２の（０００−１）面が形成されるので、（０００−１）面からなる結晶成長面８２ａをｎ型ＧａＮ基板８１上に下地層５０を介して容易に形成することができる。
【０１２５】
また、第４実施形態では、結晶成長面８２ｂを、発光素子層８２の主表面（上面）に対して鈍角をなすように形成することによって、結晶成長面８２ａおよび８２ｂが対向する領域（下地層５０のクラック５１の上部領域（図１８の凹部２５））が、ｎ型ＧａＮ基板８１から発光素子層８２の上面に向かって広がるように形成される。これにより、結晶成長面８２ａおよび８２ｂとが互いに近接するのを抑制することができるので、窒化物系半導体レーザ素子８０をチップ化する際に、容易に結晶成長面８２ａおよび８２ｂの間の絶縁膜１７ａが形成された部分で分割することができる。なお、第４実施形態による効果は、上記第２実施形態と同様である。
【０１２６】
［実施例］
図１８〜図２０を参照して、上記第４実施形態の効果を確認するために行った実験について説明する。
【０１２７】
この確認実験では、まず、上記した第４実施形態の製造プロセスと同様の製造プロセスを用いて、ｍ面（（１−１００）面）からなる主表面を有するｎ型ＧａＮ基板上に、ＭＯＣＶＤ法を用いて３〜４μｍの厚みを有するＡｌＧａＮからなる下地層を形成した。この際、ｎ型ＧａＮ基板と下地層との格子定数差に起因して、下地層に図１９および図２０に示すようなクラックが形成された。この際、クラックは、図２０に示すように、ｎ型ＧａＮ基板の主表面に対して垂直な方向に延びる（０００−１）面を形成しているのが確認された。また、クラックは、図１８に示したように、ｎ型ＧａＮ基板の［０００１］方向（Ｂ方向）と直交する［１１−２０］方向（Ａ方向）に沿ってストライプ状に形成されたのが確認された。
【０１２８】
次に、ＭＯＣＶＤ法を用いて、ＧａＮからなる半導体層を下地層上にエピタキシャル成長させた。この結果、図２０に示すように、クラックの（０００−１）面からなる内側面において、半導体層がこの面方位を引き継ぐように垂直方向に延びるＧａＮの（０００−１）面を形成しながら［１−１００］方向（Ｃ２方向）に結晶成長するのが確認された。また、図２０に示すように、クラックの（０００−１）面と反対側の内側面上には、ＧａＮの（１−１０１）面からなる傾斜面（結晶成長面）が形成されるのが確認された。また、この傾斜面は半導体層の上面（主表面）に対して鈍角をなすように形成されているのが確認された。これにより、下地層に設けられたクラックの２つの内側面がそれぞれ結晶成長の起点となって、下地層上に半導体層を形成することが可能であることが確認された。また、下地層の形成時にｎ型ＧａＮ基板まで達していたクラックは、半導体層の積層に伴って、空隙の一部を埋められているのが確認された。
【０１２９】
図２１を参照して、この第５実施形態による窒化物系半導体レーザ素子９０では、上記第１実施形態と異なり、ｍ面（（１−１００）面）からなる主表面を有するｎ型４Ｈ−ＳｉＣ基板９１上に、発光素子層９２を形成する場合について説明する。なお、ｎ型４Ｈ−ＳｉＣ基板９１および発光素子層９２は、それぞれ、本発明の「基板」および「窒化物系半導体層」の一例である。
【０１３０】
この第５実施形態による窒化物系半導体レーザ素子９０は、ｍ面（（１−１００）面）を主表面とするウルツ鉱構造の窒化物半導体からなる。
【０１３１】
また、窒化物系半導体レーザ素子９０は、図２１に示すように、約１００μｍの厚みを有するｎ型４Ｈ−ＳｉＣ基板９１上に、発光素子層９２が形成されている。また、発光素子層９２は、上記第１実施形態と同様に、ｎ型クラッド層１３、発光層１４およびｐ型クラッド層１５により構成されている。
【０１３２】
ここで、第５実施形態では、ｎ型クラッド層１３からｐ型クラッド層１５にかけて、発光素子層９２の（０００−１）面からなる結晶成長面９２ａと、結晶成長面９２ａと対向する領域に形成される（１−１０１）面からなる結晶成長面９２ｂとによって、窒化物系半導体レーザ素子９０の共振器方向（Ａ方向）に延びる側面が形成されている。なお、結晶成長面９２ａおよび９２ｂは、それぞれ、本発明の「第１側面」および「第２側面」の一例である。
【０１３３】
また、結晶成長面９２ａは、ｎ型４Ｈ−ＳｉＣ基板９１の主表面に形成された溝部９３の内側面９３ａを引き継ぐように、ｎ型４Ｈ−ＳｉＣ基板９１の主表面に対して略垂直な方向（［１−１００］方向）に延びるように形成されている。また、結晶成長面９２ｂは、溝部９３の内側面９３ｂを起点とした傾斜面からなり、［１−１００］方向に対して約６２°傾斜して延びるように形成されている。なお、溝部９３、内側面９３ａおよび９３ｂは、それぞれ、本発明の「凹部」、「第１側壁」および「第２側壁」の一例である。
【０１３４】
なお、第５実施形態における窒化物系半導体レーザ素子９０のその他の構造および製造プロセスは、上記第１実施形態と同様である。また、第５実施形態の効果についても、上記第１および第４実施形態と同様である。
【０１３５】
（第６実施形態）
図２２を参照して、第６実施形態によるＬＥＤチップ１００の構造について説明する。なお、ＬＥＤチップ１００は、本発明の「窒化物系半導体素子」の一例である。
【０１３６】
この第６実施形態のＬＥＤチップ１００は、（１１−２−２）面を主表面とするウルツ鉱構造の窒化物半導体からなる。また、ＬＥＤチップ１００の形状は、ＬＥＤチップ１００の上面側から見て、正方形状、長方形状、菱形または平行四辺形などの平面的な形状を有する。
【０１３７】
また、ＬＥＤチップ１００は、図２２に示すように、約１００μｍの厚みを有するｎ型ＧａＮ基板１１上に、発光素子層１１２が形成されている。また、発光素子層１１２は、上記第１実施形態と同様に、ｎ型クラッド層１３、発光層１４およびｐ型クラッド層１５により構成されている。なお、発光素子層１１２は、本発明の「窒化物系半導体層」の一例である。
【０１３８】
ここで、第６実施形態では、ｎ型クラッド層１３からｐ型クラッド層１５にかけて、発光素子層１１２の（０００−１）面からなる結晶成長面１１２ａと、（１１−２２）面からなる結晶成長面１１２ｂとによって、ＬＥＤチップ１００の一方向（図２２の紙面に垂直な方向）に延びる側面が形成されている。なお、結晶成長面１１２ａおよび１１２ｂは、それぞれ、本発明の「第１側面」および「第２側面」の一例である。
【０１３９】
また、結晶成長面１１２ａおよび１１２ｂは、製造プロセスの際にｎ型ＧａＮ基板１１の主表面に予め形成された溝部２１の内側面２１ａおよび２１ｂを起点として、ｎ型ＧａＮ基板１１の主表面に対して所定の角度傾斜して延びるように形成されている。具体的には、結晶成長面１１２ａは、発光素子層１１２の上面（主表面）が成長する［１１−２−２］方向に対して約３２°傾斜して延びる。また、結晶成長面１１２ｂは、［１１−２−２］方向に対して約２６°傾斜して延びる。これにより、ＬＥＤチップ１００は、図２２に示すように、一方向（紙面に垂直な方向）の断面が、発光素子層１１２の部分でｎ型ＧａＮ基板１１の主表面から遠ざかる方向（Ｃ２方向）に沿って先細りするような形状を有する。また、結晶成長面１１２ａおよび１１２ｂは、発光素子層１１２の上面（主表面）に対して鈍角をなすように形成されている。具体的には、結晶成長面１１２ａは、発光素子層１１２の上面に対して約１２２°傾斜するとともに、結晶成長面１１２ｂは、発光素子層１１２の上面に対して約１１６°傾斜する。なお、図２２では、図示の関係上、１つのＬＥＤチップ１００にのみ構成要素を示す符号を付しているが、左隣に並ぶＬＥＤチップ１００（外形を破線で示す）についても、同様の構成を有する。
【０１４０】
また、図２２に示すように、ｐ型クラッド層１５上には、ｐ側オーミック電極１６が形成されている。また、所定の形状を有するとともに、ｐ側オーミック電極１６の両側面、結晶成長面１１２ａおよび１１２ｂ、および、溝部２１の内側面２１ａ（２１ｂ）を覆うように、発光波長に対して透明なＳｉＯ２などの絶縁膜１２０ａが形成されている。また、ｐ側オーミック電極１６および絶縁膜１２０の上面を覆うように、ＩＴＯからなる透光性を有するｐ側電極１２１が形成されている。また、ｎ型ＧａＮ基板１１上の下面上には、ｎ型ＧａＮ基板１１から近い順に、ｎ側オーミック電極１９およびｎ側電極２０が形成されている。なお、ｎ側オーミック電極１９の両側（Ｂ方向）には、ＳｉＯ２からなる絶縁膜１２０ｂがそれぞれ形成されている。
【０１４１】
次に、図２２および図２３を参照して、第６実施形態によるＬＥＤチップ１００の製造プロセスについて説明する。
【０１４２】
第６実施形態のＬＥＤチップ１００の製造プロセスでは、上記第１実施形態における窒化物系半導体レーザ素子３０の製造プロセスと同様の製造プロセスにより、ｎ型ＧａＮ基板１１上に発光素子層１１２を形成する。これにより、ｎ型ＧａＮ基板１１の［１１−２−２］方向（Ｃ２方向）に対して所定の角度（約３２°）傾斜した方向に延びる（０００−１）面からなる結晶成長面１１２ａと、ｎ型ＧａＮ基板１１の［１１−２−２］方向（Ｃ２方向）に対して所定の角度（約２６°）傾斜した方向に延びる（１１−２２）面からなる結晶成長面１１２ｂがそれぞれ形成される。
【０１４３】
その後、上記第１実施形態と同様の製造プロセスにより、ｐ側オーミック電極１６、絶縁膜１２０ａおよび１２０ｂ、ｐ側電極１２１、ｎ側オーミック電極１９およびｎ側電極２０を順次形成する。
【０１４４】
最後に、ウェハ状態のＬＥＤチップ１００を素子分割することにより、図２２に示したチップ化された個々のＬＥＤチップ１００が形成される。なお、ウェハをＢ方向に素子分離することによって、溝部２１が、ＬＥＤチップ１００のＢ方向の側端面１００ａおよび１００ｂの一部である段差部２１ｃおよび２１ｄ（図２２参照）として形成される。なお、側端面１００ａおよび１００ｂは、それぞれ、本発明の「第１側端面」および「第２側端面」の一例である。
【０１４５】
第６実施形態では、上記のように、ｎ型ＧａＮ基板１１の主表面に形成された溝部２１の内側面２１ａおよび２１ｂをそれぞれ起点とする結晶成長面１１２ａおよび１１２ｂを含む発光素子層１１２を備える。これにより、発光素子層１１２にエッチングや機械的スクライブやレーザスクライブなどにより割り溝を形成してチップ化されたＬＥＤチップと異なり、結晶成長面１１２ａおよび１１２ｂは、前述の方法で形成された割り溝からなる側面とはならない。したがって、結晶成長面１１２ａおよび１１２ｂには、前述の方法により割り溝を形成した場合に発光層１４に生じる欠陥などが存在しないので、ＬＥＤチップ１００の発光効率の低下を抑制することができる。これにより、ＬＥＤチップ１００に異常発熱などが生じにくくなるので、ＬＥＤチップ１００の寿命が低下するのを抑制することができる。
【０１４６】
また、第６実施形態では、結晶成長面１１２ａおよび１１２ｂを、発光素子層１１２の主表面（上面）に対して鈍角をなすように形成することによって、結晶成長面１１２ａおよび１１２ｂが対向する領域（ｎ型ＧａＮ基板１１の溝部２１の上部領域（図２３の凹部２５））が、ｎ型ＧａＮ基板１１から発光素子層１１２の上面に向かって広がるように形成される。これにより、結晶成長面１１２ａおよび１１２ｂとが互いに近接するのを抑制することができるので、ＬＥＤチップ１００をチップ化する際に、容易に結晶成長面１１２ａおよび１１２ｂの間の絶縁膜１２０ａが形成された部分で分割することができる。
【０１４７】
また、第６実施形態では、結晶成長面１１２ａおよび１１２ｂが、発光素子層１１２の主表面に対して鈍角をなすことによって、発光層１４からのＬＥＤ光を発光素子層１１２の上面のみならず、ｎ型ＧａＮ基板１１の主表面に対して傾斜した結晶成長面１１２ａおよび１１２ｂを通して容易に取り出すことができる。これにより、ＬＥＤチップ１００の発光効率をより向上させることができる。
【０１４８】
また、上記のように、結晶成長面１１２ａおよび１１２ｂが、発光素子層１１２の主表面（上面）に対してそれぞれ約１２２°および約１１６°の角度で傾斜することによって、結晶成長面１１２ａおよび１１２ｂは、発光素子層１１２の上面に対して略同程度の傾斜角度を有している。これにより、発光層１４からのＬＥＤ光が、結晶成長面１１２ａおよび１１２ｂを同程度に透過する。この結果、ＬＥＤチップ１００の光むらを抑制することができる。なお、第６実施形態のその他の効果は、上記第１実施形態と同様である。
【０１４９】
（第７実施形態）
図２４を参照して、電子デバイスの一例である第７実施形態の電界効果トランジスタ（ＦＥＴ）２００の構造について説明する。
【０１５０】
ＦＥＴ２００は、いわゆるリセス構造を有する高電子移動度トランジスタ（ＨＥＭＴ）である。このＦＥＴ２００では、図２４に示すように、バナジウムドープの高抵抗４Ｈ−ＳｉＣ基板２０１のｍ面（（１−１００）面）上に形成されている。また、ＦＥＴ２００は、半導体層２０２と、半導体層２０２の主表面上に形成されたソース電極２０３、ドレイン電極２０４およびゲート電極２０５とから構成されている。
【０１５１】
また、半導体層２０２には、約３μｍの厚みを有するアンドープＧａＮからなる第１窒化物半導体層２１１と、約２５ｎｍの厚みを有するＡｌＧａＮからなる第２窒化物半導体層２１２と、約２５ｎｍの厚みを有するＳｉドープのｎ型ＧａＮからなるキャップ層２１３とが形成されている。また、キャップ層２１３は、第２窒化物半導体層２１２のゲート電極２０５近傍を除く領域上に形成され、第２窒化物半導体層２１２のゲート電極２０５が形成される領域が表面に露出している。なお、半導体層２０２、第１窒化物半導体層２１１、第２窒化物半導体層２１２およびキャップ層２１３は、それぞれ、本発明の「窒化物系半導体層」の一例である。
【０１５２】
ここで、第１窒化物半導体層２１１の一部の第２窒化物半導体層２１２との界面側には、Ｓｉなどのｎ型不純物がドーピングされている。これにより、ドレイン電流を増加させることが可能であり、ＦＥＴ２００の性能をより一層改善することが可能である。
【０１５３】
また、ゲート電極２０５は、ソース電極２０３およびドレイン電極２０４の配置方向と直交する長手方向が、半導体層２０２の［１１−２０］方向（図２４のＢ方向）と平行に形成されている。
【０１５４】
また、第２窒化物半導体層２１２は、第１窒化物半導体層２１１のバンドギャップよりも大きなバンドギャップを有し、第２窒化物半導体層２１２および第１窒化物半導体層２１１の間には、ヘテロ接合が形成される。このとき、第２窒化物半導体層２１２の一部には、Ｓｉなどのｎ型不純物がドーピングされており、ｎ型不純物の濃度とドーピング層の厚みとの積が、１×１０１３ｃｍ−２以上となるように、１×１０１３ｃｍ−２以上のドーズ量で不純物がドーピングされている。
【０１５５】
また、ゲート電極２０５は、たとえばＰｄ層とＡｕ層とからなり、第２窒化物半導体層２１２上に形成されるショットキー電極である。また、ソース電極２０３およびドレイン電極２０４は、たとえば、Ｔｉ層とＡｌ層とからなり、キャップ層２１３上に形成されるオーミック電極である。
【０１５６】
さらに、半導体層２０２には、（１−１００）面のヘテロ接合が形成されることによってヘテロ接合において分極により発生するキャリアが少なくなるので、ヘテロ接合のシートキャリア濃度を低くすることが可能である。すなわち、元来、窒化物系材料は、［０００１］方向に大きな自発分極を有しており、また、［０００１］方向の歪がある場合、ピエゾ効果による大きな分極が発生するために、ｃ面（（０００１）面）のヘテロ接合には、多くのキャリアが蓄積される。第７実施形態では、半導体層２０２の（１−１００）面のヘテロ接合を形成することによって、上記現象が発生するのが回避される。
【０１５７】
次に、図２４〜図２７を参照して、第７実施形態のＦＥＴ２００の製造プロセスについて説明する。
【０１５８】
まず、図２５に示すように、エッチング技術を用いて、４Ｈ−ＳｉＣ基板２０１の主表面に、上記第１実施形態の製造プロセスと同様の形状を有する溝部２１を形成する。
【０１５９】
次に、ＭＯＣＶＤ法を用いて、溝部２１を有する４Ｈ−ＳｉＣ基板２０１上に、第１窒化物半導体層２１１、第２窒化物半導体層２１２およびキャップ層２１３を順次積層することにより、半導体層２０２を形成する。
【０１６０】
この際、第７実施形態では、図２５に示すように、溝部２１の（０００−１）面からなる内側面２１ａにおいて、半導体層２０２は、溝部２１の（０００−１）面を引き継いで［１−１００］方向（Ｃ２方向）に延びる（０００−１）面を形成しながら結晶成長する。これにより、半導体層２０２の（０００−１）面が、結晶成長面２０２ａとして形成される。また、溝部２１の（０００−１）面に対向する（０００１）面（内側面２１ｂ）側では、半導体層２０２は、内側面２１ｂを起点として結晶成長面２０２ａに対して所定の角度（＝約６２°）傾斜した方向に延びる（１−１０１）面からなる結晶成長面２０２ｂを形成しながら結晶成長する。なお、結晶成長面２０２ａおよび２０２ｂは、それぞれ、本発明の「第１側面」および「第２側面」の一例である。
【０１６１】
その後、図２６に示すように、半導体層２０２のキャップ層２１３に、エッチング技術を用いて［１１−２０］方向（Ｂ方向）に延びる溝部２１５を形成する。その後、図２７に示すように、キャップ層２１３の表面上に、キャップ層２１３側から近い順にＴｉ層およびＡｌ層を蒸着するとともにリフトオフ法を用いて、ソース電極２０３およびドレイン電極２０４をそれぞれ形成する。さらに、キャップ層２１３に挟まれた溝部２１５の所定の位置に、キャップ層２１３側から近い順にＰｄ層およびＡｕ層を蒸着するとともにリフトオフ法を用いて、ゲート電極２０５を形成する。
【０１６２】
最後に、素子（ウェハ）を分割してチップ化することにより、図２４に示した第７実施形態によるＦＥＴ２００が形成される。
【０１６３】
第７実施形態のようにＦＥＴ２００を形成することによって、従来の（０００１）面のヘテロ接合を用いたＦＥＴのように高濃度のシートキャリアがヘテロ界面に蓄積されないので、ヘテロ界面の二次元電子ガス濃度を低減させることができる。すなわち、ピンチオフ電圧の精密な制御が可能となり、従来の（０００１）面のヘテロ接合を用いたＦＥＴとは異なる、ノーマリオフ型のＦＥＴを形成することができる。
【０１６４】
また、第７実施形態では、結晶成長面２０２ａおよび２０２ｂが形成された半導体層２０２によりＦＥＴ２００を形成することによって、半導体層２０２には欠陥などが存在せず、窒化物系半導体素子の異常発熱などが抑制されるので、ＦＥＴ２００における寿命の低下を抑制することができる。なお、第７実施形態のその他の効果は、上記概略的な構成における効果と同様である。
【０１６５】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１６６】
たとえば、上記第２実施形態では、ｎ型ＧａＮ基板１１と下地層５０との格子定数の差を利用して下地層に自発的にクラック５１を生じさせた例を示したが、本発明はこれに限らず、上記第３実施形態と同様に、下地層に破線状のスクライブ傷を形成することによりクラックの形成位置を制御してもよい。
【０１６７】
また、上記第２〜第４実施形態では、下地基板としてｎ型ＧａＮ基板を用いるとともに、ｎ型ＧａＮ基板上にＡｌＧａＮからなる下地層を形成した例について示したが、本発明はこれに限らず、下地基板としてＩｎＧａＮ基板を用いるとともに、ＩｎＧａＮ基板上にＧａＮまたはＡｌＧａＮからなる下地層を形成してもよい。
【０１６８】
また、上記第２実施形態では、ｎ型ＧａＮ基板１１と下地層５０との格子定数差を利用して下地層５０に自発的にクラック５１が形成されるのを利用した例について示したが、本発明はこれに限らず、下地層５０（図１２参照）のＡ方向（［１−１００］方向）の両端部（ｎ型ＧａＮ基板１１のＡ方向の端部に対応する領域）にのみスクライブ傷を形成してもよい。このように構成しても、両端部のスクライブ傷を起点としてＡ方向に延びるクラックを導入することができる。
【０１６９】
また、上記第３実施形態では、下地層５０にクラック導入用のスクライブ傷７０を破線状に形成した例について示したが、本発明はこれに限らず、下地層５０のＡ方向（図１５参照）の両端部（ｎ型ＧａＮ基板１１の端部に対応する領域）にスクライブ傷を形成してもよい。このように構成しても、両端部のスクライブ傷を起点としてＡ方向に延びるクラックを導入することができる。
【０１７０】
また、上記第１〜第５実施形態では、リッジをＳｉＯ２電流ブロック層で埋め込んだ屈折率導波型のリッジ導波構造を有する窒化物系半導体レーザ素子を形成する例について示したが、本発明はこれに限らず、リッジをＡｌＧａＮなどからなる半導体電流ブロック層で埋め込んだ窒化物系半導体レーザ素子を形成してもよい。あるいは、平坦な基板上に下部クラッド層、発光層（活性層）および上部クラッド層などを順次形成し、その上の電流路を電流ブロック層により狭く制限する構造利得導波型のオキサイドストライプ構造を有する窒化物系半導体レーザ素子を形成してもよい。
【符号の説明】
【０１７１】
１、２０１  成長用基板（基板）
１ａ  凹部
１ｂ、２１ｃ、５１ｃ、５２ｃ  段差部（第１段差部）
１ｃ、２１ｄ、５１ｄ、５２ｄ  段差部（第２段差部）
１ｄ  側壁（第１側壁）
１ｅ  側壁（第２側壁）
２  第１半導体層（窒化物系半導体層）
３  発光層（窒化物系半導体層）
４  第２半導体層（窒化物系半導体層）
４ａ、１５ａ  リッジ
５  窒化物系半導体層
１０、３０、４０、６０、８０、９０  窒化物系半導体レーザ素子（半導体レーザ素子）
１０ａ  側面（第１側面）
１０ｂ  側面（第２側面）
１０ｃ、３０ａ、４０ａ、８０ａ、１００ａ  側端面（第１側端面）
１０ｄ、３０ｂ、４０ｂ、８０ｂ、１００ｂ  側端面（第２側端面）
１１  ｎ型ＧａＮ基板（基板、下地基板）
１１ａ  凹部
１２、４２、８２、９２、１１２  発光素子層（窒化物系半導体層）
１２ａ、４２ａ、４２ｃ、８２ａ、９２ａ、１１２ａ、２０２ａ  結晶成長面（第１側面）
１２ｂ、４２ｂ、４２ｄ、８２ｂ、９２ｂ、１１２ｂ、２０２ｂ  結晶成長面（第２側面）
１３  ｎ型クラッド層（第１半導体層、窒化物系半導体層）
１４  発光層（窒化物系半導体層）
１５  ｐ型クラッド層（第２半導体層、窒化物系半導体層）
２１、９３  溝部（凹部）
２１ａ、５１ａ、５２ａ、７１ａ、９３ａ  内側面（第１側壁）
２１ｂ、５１ｂ、５２ｂ、７１ｂ、９３ｂ  内側面（第２側壁）
５０  下地層
５１、７１  クラック（凹部）
６１、８１  ｎ型ＧａＮ基板（下地基板）
９１  ４Ｈ−ＳｉＣ基板（基板）
１００  ＬＥＤチップ（半導体発光素子）
２００  電界効果トランジスタ
２０２  半導体層
２０３  ソース電極
２０４  ドレイン電極
２０５  ゲート電極
【図１】
2009283912.tif 000003
【図２】
2009283912.tif 000004
【図３】
2009283912.tif 000005
【図４】
2009283912.tif 000006
【図５】
2009283912.tif 000007
【図６】
2009283912.tif 000008
【図７】
2009283912.tif 000009
【図８】
2009283912.tif 000010
【図９】
2009283912.tif 000011
【図１０】
2009283912.tif 000012
【図１１】
2009283912.tif 000013
【図１２】
2009283912.tif 000014
【図１３】
2009283912.tif 000015
【図１４】
2009283912.tif 000016
【図１５】
2009283912.tif 000017
【図１６】
2009283912.tif 000018
【図１７】
2009283912.tif 000019
【図１８】
2009283912.tif 000020
【図１９】
2009283912.tif 000021
【図２０】
2009283912.tif 000022
【図２１】
2009283912.tif 000023
【図２２】
2009283912.tif 000024
【図２３】
2009283912.tif 000025
【図２４】
2009283912.tif 000026
【図２５】
2009283912.tif 000027
【図２６】
2009283912.tif 000028
【図２７】
2009283912.tif 000029