(57)【要約】【課題】静電気ノイズに対する半導体素子単体の誤動作電圧を実測する耐性評価装置を得る。【解決手段】半導体素子７の動作電圧を供給する直流電源発生部４と、所定方向に静電気ノイズを放射する静電ガン１と、動作電圧に静電気ノイズを重畳させ半導体素子７に印加させるバイアスティ３と、半導体素子７に印加される電圧に応じて出力される論理レベル電圧値を測定する電圧計６と、論理レベル電圧値の論理が反転した時点における半導体素子７に印加される静電気ノイズの電圧測定をおこなうオシロスコープ５とを備え、静電ガン１とバイアスティ３との間に挿入され、静電ガン１から放射される静電気ノイズの一部を分岐してバイアスティ３に供給する分岐回路２と、静電ガン１を覆い、静電ガン１から放射された静電気ノイズのうち、分岐回路２に入射されないものが外部に漏れることを防止する遮蔽部８とをさらに備える。【選択図】図２
2009031037.tif 000002
【特許請求の範囲】
【請求項１】
評価対象である半導体素子を動作させるための動作電圧を供給する直流電源発生部と、
所定方向に静電気ノイズを放射する静電ガンと、
前記直流電源発生部から供給される前記動作電圧に、前記静電ガンから放射された前記静電気ノイズを重畳させて、前記半導体素子の電源ピンに印加させるバイアスティと、
前記半導体素子の出力ピンに接続され、前記半導体素子に印加される電圧に応じて出力される論理レベル電圧値を測定する電圧計と、
前記電圧計により測定される前記論理レベル電圧値の論理が反転した時点における前記半導体素子に印加される静電気ノイズの電圧測定をおこなうオシロスコープと
を備え、測定対象である前記半導体素子の静電気ノイズに対する耐性を定量的に評価する耐性評価装置であって、
前記静電ガンと前記バイアスティとの間に挿入され、前記静電ガンから放射される静電気ノイズの一部を分岐して前記バイアスティに供給する分岐回路と、
前記静電ガンを覆い、前記静電ガンから放射された静電気ノイズのうち、前記分岐回路に入射されないものが外部に漏れることを防止する遮蔽部と
をさらに備えたことを特徴とする耐性評価装置。
【請求項２】
前記遮蔽部は、前記静電ガンおよび前記分岐回路を覆い、前記静電ガンから放射された静電気ノイズのうち、前記分岐回路に入射されないものが外部に漏れることを防止する電波暗室で構成されることを特徴とする請求項１に記載の耐性評価装置。
【請求項３】
前記遮蔽部は、前記静電ガンから放射された静電気ノイズが前記分岐回路に入射するための開口部を有し、前記分岐回路が外側に設けられるように前記静電ガンを覆い、前記静電ガンから放射された静電気ノイズのうち、前記分岐回路に入射されないものが外部に漏れることを防止するシールドボックスで構成されることを特徴とする請求項１に記載の耐性評価装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の静電気ノイズに対する耐性を評価するための耐性評価装置に関する。
【背景技術】
【０００２】
半導体装置に含まれる半導体素子であるＩＣやＬＳＩにおいては、基準の電源電圧に対してスレッショールド電圧が決まっている。従って、外部からの外来ノイズによる誘起電圧がこのスレッショールド電圧を超えると、誤動作が発生する。
【０００３】
しかしながら、スレッショールド電圧は、直流電圧として定められており、静電気ノイズのようなインパルス性のノイズの場合には、適用できない。また、従来のノイズ耐性評価方法では、誤動作するときの電圧レベルがあらかじめ定められているとしているものがあるが、カタログスペックで与えられている場合は、非常に少ない（例えば、特許文献１参照）。
【０００４】
一方、半導体素子が誤動作するときの電圧レベルがわかれば、特許文献１に示されるように、外来ノイズ部および半導体装置部（半導体素子および半導体素子を動作させるための配線などを含む部分）を等価回路化して、回路解析により半導体素子に印加される誘起電圧を算出し、許容値電圧と誘起電圧を比較することにより、半導体装置の誤動作評価を行うことが可能である。
【０００５】
また、従来の別のノイズ耐性評価方法では、正弦波またはＡＭ変調波のノイズに対する半導体素子の測定法がある（例えば、非特許文献１参照）。この非特許文献１では、半導体素子を動作させながらノイズを印加するために、直流電源と半導体素子との間にインダクタを挿入し、正弦波またはＡＭ変調波のノイズ発生器と半導体素子との間にキャパシタを挿入する回路が開示されている。しかし、静電気ノイズのようなインパルス性のノイズについては、述べられていない。
【０００６】
【特許文献１】特開２００３−２１６６８２号公報
【非特許文献１】月刊ＥＭＣ（ミマツコーポレーション、２００６年１２月号、Ｎｏ．２２４）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
設計段階で、電磁界解析や回路解析などのマクスウェルの方程式に基づいた数値シミュレーションにより、静電気ノイズに対して半導体装置が誤動作するときの電圧レベル（以下、誤動作電圧）を算出するためには、半導体装置に含まれる半導体素子単体の誤動作電圧が必要である。
【０００８】
つまり、数値シミュレーションでは、静電気ノイズを印加した場合に半導体装置に含まれる半導体素子に誘起する電圧しか計算できないので、半導体素子単体の誤動作電圧がわからなければ、誤動作の有無が判断できない。しかしながら、従来技術では、静電気ノイズのようなインパルス性のノイズに対して、半導体素子単体の誤動作電圧を測定することができない。
【０００９】
本発明は、上記のような問題点を解決するためになされるものであり、静電気ノイズに対する半導体素子単体の誤動作電圧を実測する耐性評価装置を得ることを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る耐性評価装置は、評価対象である半導体素子を動作させるための動作電圧を供給する直流電源発生部と、所定方向に静電気ノイズを放射する静電ガンと、直流電源発生部から供給される動作電圧に、静電ガンから放射された静電気ノイズを重畳させて、半導体素子の電源ピンに印加させるバイアスティと、半導体素子の出力ピンに接続され、半導体素子に印加される電圧に応じて出力される論理レベル電圧値を測定する電圧計と、電圧計により測定される論理レベル電圧値の論理が反転した時点における半導体素子に印加される静電気ノイズの電圧測定をおこなうオシロスコープとを備え、測定対象である半導体素子の静電気ノイズに対する耐性を定量的に評価する耐性評価装置であって、静電ガンとバイアスティとの間に挿入され、静電ガンから放射される静電気ノイズの一部を分岐してバイアスティに供給する分岐回路と、静電ガンを覆い、静電ガンから放射された静電気ノイズのうち、分岐回路に入射されないものが外部に漏れることを防止する遮蔽部とをさらに備えるものである。
【発明の効果】
【００１１】
本発明によれば、半導体素子に印加される静電気ノイズの電圧測定に悪影響を与えないように、静電ガンの先端部以外からの電磁放射をシールドするとともに、分岐回路の働きにより適切な大きさの静電気ノイズを測定対象である半導体素子に印加することにより、静電気ノイズに対する半導体素子単体の誤動作電圧を実測する耐性評価装置を得ることができる。
【発明を実施するための最良の形態】
【００１２】
実施の形態１．
図１は、本発明の実施の形態１における半導体素子の静電気ノイズに対する耐性評価装置の構成図である。また、図２は、本発明の実施の形態１における分岐回路２の等価回路を示す図である。静電ガン１で発生し、所定方向に電磁放射される静電気ノイズは、分岐回路２で二分岐され、一方が抵抗Ｒ１経由で半導体素子７側に伝導し、他方が抵抗Ｒ２経由で静電ガン１の−側に伝導する。
【００１３】
分岐回路２の−側は、遮蔽部に相当する電波暗室８のグラウンドに接続されている。なお、分岐回路２は、電波暗室８内にあらかじめ組み込まれている。静電ガン１の出力電圧を調整するだけでは、半導体素子７に印加する静電気ノイズが大きすぎて、半導体素子７の誤動作電圧を測定することができない場合には、分岐回路２の抵抗Ｒ１、Ｒ２の定数を変更することにより、半導体素子７に印加する静電気ノイズを小さくすることができる。
【００１４】
分岐回路２の抵抗Ｒ１を経由してきた静電気ノイズは、バイアスティ３を経由して半導体素子７の電源ピンに印加される。バイアスティ３は、ＬＣ回路で構成され、直流電源発生部に相当する直流電源４で発生した半導体素子７の動作電圧に、分岐回路２からの静電気ノイズを重畳させて、半導体素子７の電源ピンに印加させる。半導体素子７のグラウンドピンは、直流電源４の−側、静電ガン１の−側、電波暗室８のグラウンドに接続され、静電気ノイズは、静電ガン１の−側にリターンされる。
【００１５】
半導体素子７は、フリップフロップを内蔵したＩＣであり、内部のメモリをｈｉｇｈに固定した状態を正常とし、そのときの電圧を電圧計６で測定する。より具体的には、電圧計６は、図２に示したように、半導体素子７のメモリ情報出力ピンの電圧を測定することにより、内部メモリから出力される論理レベルの電圧値を測定する。
【００１６】
静電ガン１の出力電圧を徐々に増加させて、電圧計６で半導体素子７の内部メモリがｈｉｇｈからｌｏｗに変更されるときを誤動作と判断する。そこで、このときの半導体素子７の電源ピンとグラウンドピン間の静電気ノイズの電圧レベルを、オシロスコープ５で測定し、測定した電圧を誤動作電圧とする。なお、論理レベルの電圧値の反転を測定するに当たっては、ｌｏｗを正常として、ｈｉｇｈに切り替わる時点を測定することも可能である。
【００１７】
このような構成によれば、静電ガン１の先端部以外から放射される電磁波が、オシロスコープ５の測定プローブの測定精度を低下させない。これは、静電ガン１の先端部以外から放射される電磁波が、電波暗室８で遮蔽されるためである。
【００１８】
また、静電ガン１の出力電圧を調整するだけでは、半導体素子７に印加する静電気ノイズが大きすぎて半導体素子７の誤動作電圧を測定することができない場合には、分岐回路２の抵抗Ｒ１、Ｒ２の定数を変更することにより、半導体素子７に印加する静電気ノイズを小さくすることができる。より具体的には、抵抗Ｒ１を大きくして、抵抗Ｒ２を小さくすることにより、Ｉ２をＩ１に比べて大きくすることができる。
【００１９】
図３は、本発明の実施の形態１において、図１の構成の耐性評価装置における半導体素子７として、ＴＩ社製ＳＮ７４ＬＶＣ７４ＡＤＢを用いた場合の測定結果の一例である。直流電源４の電圧は、２．７Ｖの場合である。静電ガン１の出力をあげていき、オシロスコープ５で測定する半導体素子７の電源ピンとグラウンドピン間の静電気ノイズの電圧レベルが９２Ｖになった場合に、半導体素子７が誤動作することがわかった。
【００２０】
さらに、静電気ノイズに対する半導体素子７の誤動作電圧と、電磁界解析や回路解析などのマクスウェルの方程式に基づいた数値シミュレーションで半導体装置を解析して得られた半導体素子７のグラウンドピンと電源ピン間に誘起する電圧とを比較することにより、静電気ノイズに対する半導体装置の誤動作電圧を算出することが可能である。
【００２１】
以上のように、実施の形態１によれば、静電ガンの先端部以外からの電磁放射が、電波暗室でシールドされ、半導体素子に印加される静電気ノイズの電圧測定に悪影響を与えない構成を有する耐性評価装置を実現できる。さらに、静電ガンの出力を微調整するための分岐回路を設けることにより、静電気ノイズに対する半導体素子の誤動作電圧を、より高精度に測定することができる。
【００２２】
さらに、このような誤動作電圧の測定結果と、半導体装置のノイズ伝搬特性を考慮して電磁界解析や回路解析などのマクスウェルの方程式に基づいて数値シミュレーションで計算した半導体素子に誘起する電圧とを比較することにより、設計段階で静電気ノイズに対する半導体装置の耐性を評価することが可能になる。
【００２３】
実施の形態２．
本実施の形態２では、遮蔽部として、先の実施の形態１の図２で説明したような電波暗室８の代わりに、シールドボックス９を用いる場合について説明する。図４は、本発明の実施の形態２における分岐回路２の等価回路を示す図である。静電ガン１で発生する静電気ノイズは、先の実施の形態１と同様に、分岐回路２で二分岐され、一方が抵抗Ｒ１経由で半導体素子７側に伝導し、他方が抵抗Ｒ２経由で静電ガン１の−側に伝導する。
【００２４】
ただし、本実施の形態２では、分岐回路２が、シールドボックス９の外側に設置されている。さらに、このシールドボックス９は、静電ガン１の先端部が分岐回路２に接続できるように開口を有し、静電ガン１の−側のケーブルを外側に出すための開口も有している。
【００２５】
さらに、本実施の形態２では、新たにグラウンド板１０をさらに備えており、静電ガン１の−側、直流電源４の−側、半導体素子７のグラウンドピン、およびシールドボックス９がこのグラウンド板１０に接続されている。
【００２６】
このような構成によれば、静電ガン１の先端部以外から放射される電磁波が、オシロスコープ５の測定プローブの測定精度を低下させない。これは、静電ガン１の先端部以外から放射される電磁波が、シールドボックス９で遮蔽されるためである。
【００２７】
また、静電ガン１の出力電圧を調整するだけでは、半導体素子７に印加する静電気ノイズが大きすぎて半導体素子７の誤動作電圧が測定することができない場合には、分岐回路２の抵抗Ｒ１とＲ２の定数を変更することにより、半導体素子７に印加する静電気ノイズを小さくすることができる。より具体的には、抵抗Ｒ１を大きくして、抵抗Ｒ２を小さくすることにより、Ｉ２をＩ１に比べて大きくすることができる。
【００２８】
さらに、電波暗室８の代わりに、シールドボックス９およびグラウンド板１０を用いた構成を備えることにより、電波暗室８のような大規模な施設がなくても、低コストで静電気ノイズの耐性評価装置を構築することが可能になる。
【００２９】
以上のように、実施の形態２によれば、静電ガンの先端部以外からの電磁放射が、シールドボックスでシールドされ、半導体素子に印加される静電気ノイズの電圧測定に悪影響を与えない構成を有する耐性評価装置を実現できる。さらに、静電ガンの出力を微調整するための分岐回路を設けることにより、静電気ノイズに対する半導体素子の誤動作電圧を、より高精度に測定することができる。
【００３０】
さらに、このような誤動作電圧の測定結果と、半導体装置のノイズ伝搬特性を考慮して電磁界解析や回路解析などのマクスウェルの方程式に基づいて数値シミュレーションで計算した半導体素子に誘起する電圧とを比較することにより、設計段階で静電気ノイズに対する半導体装置の耐性を評価することが可能になる。
【００３１】
さらに、電波暗室の代わりに、シールドボックスおよびグラウンド板を用いた構成により耐性評価装置を実現できることから、より低コスト化を図った耐性評価装置を得ることが可能となる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施の形態１における半導体素子の静電気ノイズに対する耐性評価装置の構成図である。
【図２】本発明の実施の形態１における分岐回路２の等価回路を示す図である。
【図３】本発明の実施の形態１において、図１の構成の耐性評価装置における半導体素子７として、ＴＩ社製ＳＮ７４ＬＶＣ７４ＡＤＢを用いた場合の測定結果の一例である。
【図４】本発明の実施の形態２における分岐回路２の等価回路を示す図である。
【符号の説明】
【００３３】
１  静電ガン、２  分岐回路、３  バイアスティ、４  直流電源（直流電源発生部）、５  オシロスコープ、６  電圧計、７  半導体素子、８  電波暗室（遮蔽部）、９  シールドボックス（遮蔽部）、１０  グラウンド板。
【図１】
2009031037.tif 000003
【図２】
2009031037.tif 000004
【図３】
2009031037.tif 000005
【図４】
2009031037.tif 000006