(57)【要約】【課題】  増幅器の帰還路にツェナダイオードを挿入し、この増幅器の出力に電圧制限をかけていたので、ツェナダイオードのツェナ電圧の誤差によって制限電圧がばらつき、かつシャープな特性が得られなかったという課題を解決する。【解決手段】  差動回路の一方に増幅器の出力を入力し、他方に定電圧を入力して、この差動回路の出力電流を増幅器に帰還するようにした。また、増幅器の出力を分圧して差動回路に入力するようにした。増幅器の出力電圧を、差動回路に入力する所定の定電圧で正確に制限することができ、かつシャープな肩特性を得ることができるという効果がある。また、増幅器の出力を分圧して差動回路に入力することにより、電源電圧の極近くの電圧で電圧制限をかけることができるという効果もある。【選択図】図１
2009284049.tif 000002
【特許請求の範囲】
【請求項１】
入力信号が入力され、この入力信号を増幅して出力する増幅部と、
この増幅部の出力および所定の定電圧が入力され、その出力を前記増幅部に帰還する差動回路と、
を具備したことを特徴とする電圧制限機能を具備した増幅器。
【請求項２】
前記差動回路は、電流を吐き出す回路であることを特徴とする請求項１記載の電圧制限機能を具備した増幅器。
【請求項３】
前記差動回路は、電流を吸い込む回路であることを特徴とする請求項１記載の電圧制限機能を具備した増幅器。
【請求項４】
入力信号が入力され、この入力信号を増幅して出力する増幅部と、
この増幅部の出力および所定の定電圧が入力され、電流を吐き出すことによってその出力を前記増幅部に帰還する第１の差動回路と、
前記増幅部の出力および所定の定電圧が入力され、電流を吸い込むことによってその出力を前記増幅部に帰還する第２の差動回路と、
を具備したことを特徴とする電圧制限機能を具備した増幅器。
【請求項５】
前記増幅部の出力を分圧して前記差動回路に入力するようにしたことを特徴とする請求項１乃至請求項４いずれかに記載の電圧制限機能を具備した増幅器。
【請求項６】
前記差動回路の出力を前記増幅部に帰還する経路の途中に配置されたダイオードと、
共通電位点と、前記差動回路と前記ダイオードの接続点との間に配置された第１の抵抗と、
を具備したことを特徴とする請求項１乃至請求項５いずれかに記載の電圧制限機能を具備した増幅器。
【請求項７】
前記差動回路は、
そのベースに所定の定電圧が入力され、コレクタから前記増幅部に帰還する電流を出力する第１のトランジスタと、
そのベースに前記差動増幅部の出力に関連する信号が入力され、そのエミッタが前記第１のトランジスタのエミッタに接続される第２のトランジスタと、
前記第１および第２のトランジスタのエミッタと電源との間に接続された第２の抵抗と、
を具備したことを特徴とする請求項１乃至請求項６いずれかに記載の電圧制限機能を具備した増幅器。
【請求項８】
前記第２の抵抗の代わりに、定電流回路を用いたことを特徴とする請求項７記載の電圧制限機能を具備した増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力電圧を一定値以下に制限する機能を具備した増幅器に関するものである。
【背景技術】
【０００２】
増幅器に突然過大入力信号が入力されると、その出力電圧が増幅器の動作範囲を越えてしまい、増幅器が誤動作あるいは故障する場合がある。また、出力電圧が飽和すると、この飽和状態から復帰するまでに長い時間が必要になり、この増幅器を用いた機器の動作に支障を来す場合がある。
【０００３】
最近の高速増幅器や省電力増幅器は電源電圧が低下傾向にある。このため、正常な出力電圧範囲と、出力が飽和して誤動作する範囲が近接しており、過大入力に対する制限も厳しくなっている。
【０００４】
図５に、出力電圧の飽和を防止することができる増幅器の構成を示す。図５において、増幅器１０の反転入力端子には、抵抗１１を介して入力信号が入力される。この増幅器１０の出力端子と反転入力端子の間には抵抗１２が接続され、ツェナダイオード１３とダイオード１４が互いに逆極性に接続された直列回路がこの抵抗１２に並列に接続される。ツェナダイオード１３とダイオード１４の接続点と共通電位点の間には、抵抗１５が接続される。
【０００５】
このような構成において、増幅器１０の出力電圧がツェナダイオード１３のツェナ電圧以下であると、ツェナダイオード１３はオフになる。増幅器１０は通常の反転増幅器として動作する。増幅器１０の出力電圧がツェナダイオード１３のツェナ電圧を越えるとツェナダイオード１３が導通し、帰還抵抗値が小さくなるために増幅器１０の利得が低下する。このようにして、増幅器１０の出力電圧が制限される。なお、ダイオード１４は、増幅器１０の出力電圧が負のときに電圧制限動作をさせないためと、ツェナダイオード１３の逆極性リーク電流の影響を低減するためのものである。
【０００６】
特許文献１には、他の電圧リミッタ回路の発明が記載されている。図６を用いて、この発明の概要を説明する。図６において、制御対象回路２０の出力電圧はトランジスタ２１のベースおよびコレクタに入力される。トランジスタ２２は定電流源２３からコレクタ電流が供給される。トランジスタ２１と２２のエミッタは共通接続され、定電流源２６に接続される。また、電源電圧Ｖｃｃを抵抗２４と２５で分圧した電圧が、トランジスタ２２のベースに入力される。
【０００７】
このような構成において、制御対象回路２０の出力電圧がトランジスタ２２のベース電圧より小さい範囲では、トランジスタ２１はオフになる。制御対象回路２０の出力電圧がトランジスタ２２のベース電圧より大きくなると、トランジスタ２１はオンになり、制御対象回路２０から電流を引き出す。このため、制御対象回路２０の出力電圧は一定値に制限される。
【０００８】
特許文献２には、他の構成の電圧リミッタ回路の発明が記載されている。図７を用いて、この発明の動作を説明する。図７において、増幅器３０の反転入力端子には、抵抗３１を介して入力信号が入力される。この増幅器３０の出力端子と反転入力端子の間にはツェナダイオード３２が接続され、かつ出力端子には抵抗３３の一端が接続される。
【０００９】
増幅器３０の反転入力端子と抵抗３３の他端には、抵抗３４が接続される。３５は可変電圧源であり、その出力電圧は増幅器３６の非反転入力端子に入力される。増幅器３６の反転入力端子と出力端子は共通接続される。また、抵抗３３と３４の共通接続点と増幅器３６の出力端子との間には、ツェナダイオード３７が接続される。
【００１０】
このような構成において、可変電圧源３５の出力電圧を−ＶＥ、ツェナダイオード３７のツェナ電圧をＶＺとすると、増幅器３０の出力電圧が（ＶＺ−ＶＥ）以下のときはツェナダイオード３７がオフになり、増幅器３６は増幅器３０から切り離される。増幅器３０の出力電圧が（ＶＺ−ＶＥ）を越えるとツェナダイオード３７がオンになり、増幅器３０の出力電圧は制限される。
【特許文献１】特開２０００−５６８４１号公報
【特許文献２】実公平６−４８９８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、このような増幅器および電圧リミット回路には、次のような課題があった。図５の増幅器は増幅器１０の出力電圧そのものを制限するものであり、増幅器１０が飽和することがないという特徴がある。しかしながら、電圧制限特性はツェナダイオード１３の特性に直接依存するために、電圧制限特性が悪いという課題があった。特に、ツェナ電圧が低いツェナダイオードは肩特性がシャープでないので、出力電圧の非線形領域が増大し、使用できる出力電圧範囲が狭くなってしまうという課題があった。
【００１２】
図６および図７の電圧リミッタ回路は、リミット電圧特性を良くすることができる。しかしながら、増幅器から電流を引き出してその出力電圧を制限するために、電圧リミット時に増幅器に過負荷をかけることになる。従って、後続の回路の誤動作等は防止できるが、増幅器が過負荷から復帰するまでの時間を短縮することができないという課題があった。
【００１３】
従って本発明の目的は、電圧制限特性が良く、かつ増幅器に過負荷をかけることがない出力電圧制限機能を具備した増幅器を提供することにある。
【課題を解決するための手段】
【００１４】
このような課題を解決するために、本発明のうち請求項１記載の発明は、
入力信号が入力され、この入力信号を増幅して出力する増幅部と、
この増幅部の出力および所定の定電圧が入力され、その出力を前記増幅部に帰還する差動回路と、
を具備したものである。増幅部の出力電圧を正確に制限できる。
【００１５】
請求項２記載の発明は、請求項１記載の発明において、
前記差動回路を、電流を吐き出す回路としたものである。プラス側の電圧を制限できる。
【００１６】
請求項３記載の発明は、請求項１記載の発明において、
前記差動回路を、電流を吸い込む回路としたものである。マイナス側の電圧を制限できる。
【００１７】
請求項４記載の発明は、
入力信号が入力され、この入力信号を増幅して出力する増幅部と、
この増幅部の出力および所定の定電圧が入力され、電流を吐き出すことによってその出力を前記増幅部に帰還する第１の差動回路と、
前記増幅部の出力および所定の定電圧が入力され、電流を吸い込むことによってその出力を前記増幅部に帰還する第２の差動回路と、
を具備したものである。プラスマイナス両側の電圧を制限できる。
【００１８】
請求項５記載の発明は、請求項１乃至請求項４いずれかに記載の発明において、
前記増幅部の出力を分圧して前記差動回路に入力するようにしたものである。電源電圧に、極近い電圧で電圧制限ができる。
【００１９】
請求項６記載の発明は、請求項１乃至請求項５いずれかに記載の発明において、
前記差動回路の出力を前記増幅部に帰還する経路の途中に配置されたダイオードと、
共通電位点と、前記差動回路と前記ダイオードの接続点との間に配置された第１の抵抗と、
を具備したものである。トランジスタのコレクタリーク電流の影響を抑え、電流増幅率の調整ができる。
【００２０】
請求項７記載の発明は、請求項１乃至請求項６いずれかに記載の発明において、
前記差動回路は、
そのベースに所定の定電圧が入力され、コレクタから前記増幅部に帰還する電流を出力する第１のトランジスタと、
そのベースに前記増幅部の出力に関連する信号が入力され、そのエミッタが前記第１のトランジスタのエミッタに接続される第２のトランジスタと、
前記第１および第２のトランジスタのエミッタと電源との間に接続された第２の抵抗と、
を具備したものである。差動回路の構成を簡単にできる。
【００２１】
請求項８記載の発明は、請求項７記載の発明において、
前記第２の抵抗の代わりに、定電流回路を用いたものである。電圧制限特性をより向上させることができる。
【発明の効果】
【００２２】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１，２、３、４、５、６、７および８の発明によれば、差動回路の一方の入力端子に増幅部の出力を入力し、他方の入力端子に所定の定電圧を入力して、この差動回路の出力を前記増幅部に帰還するようにした。
【００２３】
増幅部の出力電圧を、差動回路の他方の入力端子に印加した所定の定電圧で、正確に電圧制限ができるという効果がある。また、差動回路に入力する２つの信号の電圧差が小さくても大きな電流を増幅部に帰還することができるので、シャープな肩特性を得ることができるという効果がある。
【００２４】
また、電流を吐き出す構成の差動回路と電流を吸い込む構成の２つの差動回路を用いることにより、プラスマイナス両側の電圧を制限することができるという効果もある。また、増幅部の出力を分圧して差動回路に印加することにより、電源電圧に、極近い電圧で電圧制限をかけることができるという効果もある。
【００２５】
さらに、差動回路としてトランジスタを用いることにより、差動回路の入力インピーダンスを高くすることができるので、電源電圧を分圧して所定の定電圧を作成することができ、回路構成が簡単になり、かつ設計が容易になるという効果もある。
【発明を実施するための最良の形態】
【００２６】
以下図面を用いて本発明を詳細に説明する。図１は本発明に係る電圧制限機能を具備した増幅器の一実施例を示す構成図である。図１において、４０は増幅部であり、アンプ４１および抵抗４２、４３で構成される。抵抗４２と４３の一端はアンプ４１の反転入力端子に接続され、抵抗４２の他端はアンプ４１の出力端子に接続される。このアンプ４１の非反転入力端子は共通電位点接続され、抵抗４３の他端には入力信号が印加される。アンプ４１の出力が増幅部４０の出力信号になる。この増幅部４０は、一般的な反転増幅器を構成している。
【００２７】
５０は差動回路であり、ＰＮＰトランジスタ５１，５２，および抵抗５３で構成される。ＰＮＰトランジスタ５１と５２のエミッタ、および抵抗５３の一端は共通接続される。抵抗５３の他端には、正電源＋Ｖｃｃが印加される。ＰＮＰトランジスタ５２のコレクタには負電源−Ｖｃｃが印加される。ＰＮＰトランジスタ５２のベースには増幅部４０の出力電圧が印加される。ＰＮＰトランジスタ５１のベースには、制限電圧を規定する電圧Ｖｔｈが印加される。ＰＮＰトランジスタ５１、５２は、それらのベースに印加される信号により、どちらか一方がオンに、他方がオフになる。差動回路５０は、ＰＮＰトランジスタ５１がオンになったときに、アンプ４１の反転入力端子に電流を吐き出す。
【００２８】
６０はダイオードであり、そのアノードはＰＮＰトランジスタ５１のコレクタに接続され、カソードはアンプ４１の反転入力端子に接続される。６１は抵抗であり、ダイオード６０のアノードと共通電位点の間に接続される。
【００２９】
次に、この実施例の動作を説明する。なお、増幅部４０の入力信号の極性をマイナスとする。増幅部４０の出力電圧がＶｔｈより小さいときは、ＰＮＰトランジスタ５２がオン、５１がオフになる。差動回路５０は増幅部４０から切り離されるので、増幅部４０は通常の反転増幅器として動作する。
【００３０】
増幅部４０の出力電圧がＶｔｈより高くなると、ＰＮＰトランジスタ５２がオフ、５１がオンになる。アンプ４１の反転入力端子にはＰＮＰトランジスタ５１から電流が注入される。
【００３１】
抵抗４２、４３の抵抗値をそれぞれＲ２、Ｒ１、増幅部４０の入力信号の電圧をＶｉｎ、出力信号の電圧をＶｏｕｔ、ＰＮＰトランジスタ５１から注入される電流をｉｔｈとすると、アンプ４１の反転入力端子には電流が流れないので、下記（１）式が成立する。
−Ｖｉｎ／Ｒ１＝Ｖｏｕｔ／Ｒ２＋ｉｔｈ  ・・・・・・  （１）
この（１）式を整理すると、下記（２）式になる。
Ｖｏｕｔ＝−Ｒ２×Ｖｉｎ／Ｒ１−Ｒ２×ｉｔｈ  ・・・  （２）
【００３２】
Ｖｉｎはマイナスなので、前記（２）式の右辺１項はプラスになる。従って、ＰＮＰトランジスタ５１がオンになると、増幅部４０の出力電圧はｉｔｈ×Ｒ２だけ低下する。増幅部４０の出力電圧がＶｔｈより高くなると、前記（２）式から出力電圧が低下するので、結局増幅部４０の出力電圧はＶｔｈ以下に制限される。
【００３３】
ＰＮＰトランジスタ５１と５２の特性がマッチングしていると、ＰＮＰトランジスタ５１、５２はＶｔｈの極近傍で反転する。従って、増幅部４０の出力電圧を、正確にＶｔｈ以下に制限することができる。なお、ダイオード６０と抵抗６１はＰＮＰトランジスタ５１、５２のコレクタリーク電流による影響を抑え、また電流増幅率を調整するために挿入されている。
【００３４】
図１実施例は、増幅部４０の出力電圧がプラス側のときのみ電圧制限機能が動作し、マイナス側のときは電圧制限機能が動作しない。図２に増幅部４０の出力電圧がマイナスのときに電圧制限機能が動作する実施例を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。
【００３５】
図２において、７０は差動回路であり、ＮＰＮトランジスタ７１、７２、および抵抗７３で構成される。ＮＰＮトランジスタ７２のコレクタには正電源＋Ｖｃｃが印加され、ベースには増幅部４０の出力電圧が入力される。また、ＮＰＮトランジスタ７１のベースには電圧Ｖｔｈが入力される。ＮＰＮトランジスタ７１と７２のエミッタおよび抵抗７３の一端は共通接続される。この抵抗７３の他端には負電源−Ｖｃｃが印加される。この差動回路は、ＮＰＮトランジスタ７１がオンになったときに、アンプ４１の反転入力端子から電流を吸い込む。
【００３６】
ダイオード６０は、図１実施例とは逆方向に配置される。すなわち、ダイオード６０のアノードはアンプ４１の反転入力端子に接続され、カソードは抵抗６１の一端およびＮＰＮトランジスタ７１のコレクタに接続される。
【００３７】
動作は図１実施例とほぼ同じである。なお、増幅部４０の入力信号の極性をプラスとする。この実施例でもＮＰＮトランジスタ７１、７２はＶｔｈを境にして相補的にオン、オフするので、前記（２）式が成立する。但し、Ｖｉｎはプラスであり、トランジスタ７１としてＮＰＮトランジスタを使用しているので、ｉｔｈはマイナスになる。増幅部４０の出力電圧がＶｔｈ以下になると、前記（２）式の右辺第２項により、出力電圧がプラス方向に変化する。このため、増幅部４０の出力電圧はＶｔｈ以上に制限される。
【００３８】
なお、図１の差動回路５０と図２の差動回路７０を同時に使用する、すなわち電流を吐き出す差動回路と、電流を吸い込む差動回路の２つの差動回路を用いることにより、増幅部４０の出力電圧を正負両方向で制限することができる。
【００３９】
図３は、増幅部４０の出力電圧を正負両方向で制限するようにした実施例である。図１と図２と同じ要素には同一符号を付し、説明を省略する。なお、ダイオード６０ａは図１におけるダイオード６０に相当し、電圧Ｖｔｈａは図１における電圧Ｖｔｈに相当する。また、ダイオード６０ｂは図２におけるダイオード６０に相当し、電圧Ｖｔｈｂは図２における電圧Ｖｔｈに相当する。差動回路５０が第１の差動回路に、７０が第２の差動回路に相当する。
【００４０】
図４に、本発明の他の実施例を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。図４において、８０、８１は分圧部であり、それぞれ２本の抵抗で構成されている。
【００４１】
分圧部８０には増幅部４０の出力電圧が入力され、この電圧を所定の分圧比で分圧してＰＮＰトランジスタ５２のベースに出力する。分圧部８１には正電源＋Ｖｃｃが入力され、この電圧を所定の分圧比で分圧してＰＮＰトランジスタ５１のベースに出力する。分圧部８０、８１の分圧比は、内部の抵抗値の比を調整することよって変えることができる。
【００４２】
最近のアンプは、電源電圧近くまで電圧を出力することができる。増幅部４０の出力電圧を分圧部８０で分圧してＰＮＰトランジスタ５２に入力することにより、電源電圧の極近くで電圧制限をかけることができる。
【００４３】
また、差動回路にトランジスタを用いているので、入力インピーダンスを高くすることができる。従って、正電源＋Ｖｃｃを分圧部８１で分圧することにより、簡単にＶｔｈを作ることができる。
【００４４】
なお、分圧部８０、８１はどちらか一方のみ使用してもよい。また、この実施例を図２実施例に適用してもよい。すなわち、増幅部４０の出力電圧を分圧してＮＰＮトランジスタ７２に入力し、負電源−Ｖｃｃを分圧してＮＰＮトランジスタ７１に入力するようにしてもよい。
【００４５】
また、図１〜図４実施例共に、差動回路５０、７０内の抵抗５３，７３を定電流源で置き換えてもよい。このようにすると、電圧制限特性を改善することができる。また、これらの実施例では増幅部４０として反転増幅器を用いたが、他の構成の増幅器を用いてもよい。要は、差動回路の出力電流を増幅器に帰還する構成であればよい。さらに、増幅部は入力信号を増幅するだけでなく、バッファ動作させるもの、あるいは入力信号を減衰するものも含まれる。
【図面の簡単な説明】
【００４６】
【図１】本発明の一実施例を示す構成図である。
【図２】本発明の他の実施例を示す構成図である。
【図３】本発明の他の実施例を示す構成図である。
【図４】本発明の他の実施例を示す構成図である。
【図５】従来の電圧制限機能を具備した増幅器の構成図である。
【図６】従来の電圧リミッタ回路の構成図である。
【図７】従来の電圧リミッタ回路の構成図である。
【符号の説明】
【００４７】
４０  増幅部
４１  アンプ
４２、４３、５３、６１、７３  抵抗
５０、７０  差動回路
５１、５２  ＰＮＰトランジスタ
６０  ダイオード
７１、７２  ＮＰＮトランジスタ
８０、８１  分圧部
＋Ｖｃｃ  正電源
−Ｖｃｃ  負電源
【図１】
2009284049.tif 000003
【図２】
2009284049.tif 000004
【図３】
2009284049.tif 000005
【図４】
2009284049.tif 000006
【図５】
2009284049.tif 000007
【図６】
2009284049.tif 000008
【図７】
2009284049.tif 000009