(57)【要約】【課題】より不規則化した乱数を生成することにより、ある一定の幅をもった当選時間帯が生ずることをなくす。【解決手段】一定時間ごとにビット値が更新されるｎビット列ｘを発生させる第１ビット列発生手段１１と、第１ビット列発生手段１１のビット列ｘが１周するごとにビット値が更新されるｎビット列ｙを発生させる第２ビット列発生手段１２と、ｎビット列ｙのビット配列順序を入れ替えてｎビット列ｙ’を生成するビット配列入替え手段１３と、遊技機からのタイミング信号の入力時にｎビット列ｘ及びｎビット列ｙ’を抽出するビット列抽出手段１４と、ｎビット列ｘ、ｎビット列ｙ’、及び係数ａ、ｂ（ａ、ｂは自然数であって少なくとも一方が奇数）を用いて、乱数ｚ＝ａ×ｘ＋ｂ×ｙ’（ｍｏｄ  ２ｎ ）を演算することで乱数ｚを生成する乱数生成手段１５とを備える。【選択図】図１
2009233440.tif 000002
【特許請求の範囲】
【請求項１】
一定時間ごとにビット値が更新されるとともに、周期２ｎ を有するｎビット列ｘを発生させる第１ビット列発生手段と、
前記第１ビット列発生手段のビット値の更新時間と異なる時間でビット値が更新されるとともに、周期２ｎ を有するｎビット列ｙを発生させる第２ビット列発生手段と、
前記第２ビット列発生手段で発生したｎビット列ｙのビット配列順序を所定のパターンで入れ替えるビット配列入替え手段と、
遊技機からのタイミング信号の入力時に、前記第１ビット列発生手段で発生するｎビット列ｘ、及び第２ビット列発生手段で発生するｎビット列ｙのビット配列順序を前記ビット配列入替え手段で入れ替えたｎビット列ｙ’を抽出するビット列抽出手段と、
前記ビット列抽出手段により抽出されたｎビット列ｘ及びｎビット列ｙ’と、予め定められた係数ａ及びｂ（ａ及びｂは、自然数であって少なくとも一方が奇数）とを用いて、
乱数ｚ＝ａ×ｘ＋ｂ×ｙ’（ｍｏｄ  ２ｎ ）
を演算することにより、乱数ｚを生成する乱数生成手段と
を備えることを特徴とする遊技機の乱数生成装置。
【請求項２】
請求項１に記載の遊技機の乱数生成装置において、
前記第２ビット列発生手段は、前記第１ビット列発生手段で発生するｎビット列ｘの１周期ごとに、ｎビット列ｙのビット値を更新する
ことを特徴とする遊技機の乱数生成装置。
【請求項３】
請求項１又は請求項２に記載の遊技機の乱数生成装置において、
前記乱数生成手段における係数ａは奇数であり、係数ｂは１である
ことを特徴とする遊技機の乱数生成装置。
【請求項４】
請求項１から請求項３までのいずれか１項に記載の遊技機の乱数生成装置において、
前記第２ビット列発生手段は、ビット数に対応したｎ個のビット出力端子を備え、
前記ビット列抽出手段は、前記第２ビット列発生手段の前記ビット出力端子と電気的に接続されたｎ個のビット入力端子を備え、
前記ビット配列入替え手段は、前記第２ビット列発生手段の前記ビット出力端子の配列を入れ替えて、前記ビット列抽出手段の前記ビット入力端子にそれぞれ接続したものである
ことを特徴とする遊技機の乱数生成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、乱数を生成する遊技機の乱数生成装置に関するものである。
【背景技術】
【０００２】
従来のスロットマシン等の遊技機において、当選か非当選かの抽選を行うにあたっては、乱数発生装置と、抽選テーブルとが用いられている。
乱数発生装置としては、ＩＣ等のハード乱数を用いたものが知られている。１６ビットのハード乱数を例にとると、１０進法で０〜６５５３５の範囲の乱数を高速に回したものである。
そして、抽選を行うためのタイミング信号が乱数発生装置に入力されたときに、乱数発生装置から乱数を抽出している。
【０００３】
抽選テーブルには、抽出される乱数値（０〜６５５３５）が属する全領域が設けられるとともに、予め所定の割合に設定された当選領域や非当選領域を備えている。
そして、乱数発生装置から乱数が抽出されると、抽出された乱数値を抽選テーブルと照合し、その乱数値が属する領域を判定し、その乱数値が属する領域に対応する当選の有無及び当選の内容を決定する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、前述の従来の乱数発生装置では、抽出される乱数の領域、例えば１６ビットで０〜６５５３５の領域のうち、０〜２５０の領域を当選領域にする等、乱数がとる範囲のうちの一定範囲に当選領域を設けている。
このため、乱数発生装置で乱数が０〜６５５３５の範囲で高速に回されたとしても、乱数としては、単に１ずつ加算更新される値（以下、「インクリメント値」という。）であるため、乱数が１周期する時間内の特定の時間帯が当選時間帯となってしまう。
よって、当選時間帯を推定し、遊技機の抽選のタイミングを当選時間帯に集中させるような操作が意図的に行われた場合、当選確率が正規のものよりも大幅に高くなってしまうという問題があった。
【０００５】
したがって、本発明が解決しようとする課題は、より不規則化した乱数を生成することにより、ある一定の幅をもった当選時間帯が生ずることをなくし、当選時間帯を外部から推定して当選確率を高める操作をできなくすることである。
【課題を解決するための手段】
【０００６】
本発明は、以下の解決手段によって、上述の課題を解決する。
（請求項１）
請求項１の発明（遊技機の乱数生成装置）は、一定時間ごとにビット値が更新されるとともに、周期２ｎ を有するｎビット列ｘを発生させる第１ビット列発生手段と、前記第１ビット列発生手段のビット値の更新時間と異なる時間でビット値が更新されるとともに、周期２ｎ を有するｎビット列ｙを発生させる第２ビット列発生手段と、前記第２ビット列発生手段で発生したｎビット列ｙのビット配列順序を所定のパターンで入れ替えるビット配列入替え手段と、遊技機からのタイミング信号の入力時に、前記第１ビット列発生手段で発生するｎビット列ｘ、及び第２ビット列発生手段で発生するｎビット列ｙのビット配列順序を前記ビット配列入替え手段で入れ替えたｎビット列ｙ’を抽出するビット列抽出手段と、前記ビット列抽出手段により抽出されたｎビット列ｘ及びｎビット列ｙ’と、予め定められた係数ａ及びｂ（ａ及びｂは、自然数であって少なくとも一方が奇数）とを用いて、乱数ｚ＝ａ×ｘ＋ｂ×ｙ’（ｍｏｄ  ２ｎ ）を演算することにより、乱数ｚを生成する乱数生成手段とを備えることを特徴とする。
【０００７】
請求項１の発明においては、ビット列を発生させるための手段として、第１ビット列発生手段と第２ビット列発生手段とを備える。第１ビット列発生手段は、一定時間ごとにビット値が更新されるｎビット列ｘを発生させる。第２ビット列発生手段は、ｎビット列ｙを発生させるが、そのビット値の更新時間は、第１ビット列発生手段における更新時間とは異なる。
ビット配列入替え手段は、第２ビット列発生手段で発生するｎビット列ｙのビット配列を入れ替え、ｎビット列ｙ’を生成する。
ビット列抽出手段は、遊技機からのタイミング信号の入力時、すなわち遊技機内で当選か否かの抽選が行われるときに、ｎビット列ｘと、ｎビット列ｙ’を抽出する。
そして、乱数生成手段は、ｎビット列ｘと、ｎビット列ｙ’とを用いて乱数ｚを演算することで、乱数ｚを生成する。
【０００８】
以上により、第１ビット列発生手段で発生するｎビット列ｘ及び第２ビット列発生手段で発生するｎビット列ｙは、インクリメント値のままであるが、ｎビット列ｙのビット配列パターンを入れ替えるとともに、所定の計算式にこれらを代入して乱数ｚを演算しているので、最終的に生成される乱数ｚは、非インクリメント値化されたものとなる。
したがって、乱数ｚは時間に対してより不規則化されたものとなり、当選時間帯を推定して当選確率を高める操作は実質的に不可能となる。
【０００９】
（請求項２）
請求項２の発明は、請求項１に記載の遊技機の乱数生成装置において、前記第２ビット列発生手段は、前記第１ビット列発生手段で発生するｎビット列ｘの１周期ごとに、ｎビット列ｙのビット値を更新することを特徴とする。
請求項２の発明においては、ｎビット列ｘが１周するごとに、ｎビット列ｙのビット値が更新される。これにより、第１ビット列発生手段により発生されるｎビット列ｘが１周するごとに、乱数ｚの出現パターンが異なるようになる。
【００１０】
（請求項３）
請求項３の発明は、請求項１又は請求項２に記載の遊技機の乱数生成装置において、前記乱数生成手段における係数ａは奇数であり、係数ｂは１であることを特徴とする。
請求項３の発明においては、１つの係数ａを用いるのみで、乱数ｚを生成することができる。
【００１１】
（請求項４）
請求項４の発明は、請求項１から請求項３までのいずれか１項に記載の遊技機の乱数生成装置において、前記第２ビット列発生手段は、ビット数に対応したｎ個のビット出力端子を備え、前記ビット列抽出手段は、前記第２ビット列発生手段の前記ビット出力端子と電気的に接続されたｎ個のビット入力端子を備え、前記ビット配列入替え手段は、前記第２ビット列発生手段の前記ビット出力端子の配列を入れ替えて、前記ビット列抽出手段の前記ビット入力端子にそれぞれ接続したものであることを特徴とする。
【００１２】
請求項４の発明においては、ビット配列入替え手段は、第２ビット列発生手段の出力端子とビット列抽出手段の入力端子との接続の配列を入れ替えたものである。したがって、ビット配列入替え手段がどのようなパターンでビット配列を入れ替えているかは、ハードウェアを解析しなければ解読することができない。
さらに、乱数ｚを演算するための計算式は、ソフトウェアを解析しなければ解読することができない。
これにより、遊技機のハードウェア及びソフトウェアの双方を解析しない限り、乱数生成装置における乱数ｚの出現パターンを知ることができない。
【発明の効果】
【００１３】
請求項１の発明によれば、生成される乱数ｚは、時間に対してより不規則化されて、非インクリメント値化されたものとなる。これにより、一定の幅をもった当選時間帯が生ずることをなくし、当選時間帯を推定して当選確率を高める操作を実質的に不可能にすることができる。
請求項２の発明によれば、第１ビット列発生手段により発生されるビット列ｘが１周するごとに初期値が変化するようになるので、ビット列ｘの周期ごとに乱数ｚの出現パターンを異ならせることができる。
【００１４】
請求項３の発明によれば、１つの係数ａを用いるのみで、計算式を複雑化することなく乱数ｚを生成することができる。
請求項４の発明によれば、遊技機のハードウェア及びソフトウェアの双方を解析しない限り、乱数生成装置の内容を知ることができないので、乱数ｚの出現パターンの解読を困難にすることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明による遊技機の乱数生成装置の一実施形態を示すブロック図である。
【図２】第２ビット列発生手段の各ビットの出力端子と、ビット列抽出手段の各入力端子との接続の一実施形態を示す図である。
【図３】ビット列ｘ及びビット列ｙと乱数ｚ等との関係を示す図である。
【図４】抽出される乱数値に対応した抽選テーブルの一実施形態を示す図である。
【発明を実施するための形態】
【００１６】
以下、図面等を参照して、本発明の一実施形態について説明する。図１は、本発明による遊技機の乱数生成装置の一実施形態を示すブロック図である。本実施形態の遊技機の乱数生成装置１０は、第１ビット列発生手段１１と、第２ビット列発生手段１２と、ビット配列入替え手段１３と、ビット列抽出手段１４と、乱数生成手段１５とから構成されている。
【００１７】
（第１ビット列発生手段、第２ビット列発生手段）
第１ビット列発生手段１１及び第２ビット発生手段１２は、一定時間ごとにビット値が更新されるとともに、周期２ｎ （ｎはビット数）を有するｎビット列を発生させるものである。
本実施形態では、第１ビット列発生手段１１及び第２ビット発生手段１２は、カウンタ回路を有するＩＣからなるものであり、２１６すなわち６５５３６の周期を有する１６ビット列を発生させる。
【００１８】
第１ビット列発生手段１１は、ビット列ｘを発生させる。第１ビット列発生手段１１には、例えば一定時間間隔のパルスを発生させるクロック・ジェネレータが設けられている。そして、カウンタ回路は、このクロック・ジェネレータから入力されるパルス信号をカウントし、１カウントごとに、ビット列ｘを１ずつ更新していく。ビット列ｘのビット値が１ビット更新される時間は、例えば１／６０００〜１／７０００秒程度である。
これに対し、第２ビット列発生手段１２は、ビット列ｙを発生させる。ビット列ｙのビット値は、第１ビット列発生手段１１のビット列ｘが１周するごとに、１ビットずつ更新される。
【００１９】
すなわち、第１ビット列発生手段１１で発生するビット列ｘが、１０進法で０から６５５３５までの間は、第２ビット列発生手段１２で発生するビット列ｙは、更新されない。第１ビット列発生手段１１で発生するビット列ｘが、１０進法で６５５３５から０になったとき、すなわち１周したときに、第２ビット列発生手段１２で発生するビット列ｙが１０進法で１だけ更新される。
【００２０】
（ビット配列入替え手段）
ビット配列入替え手段１３は、第２ビット列発生手段１２で発生したビット列ｙのビット配列順序を所定のパターンで入れ替えるものである。ここで、ビット配列順序を入れ替える手段としては、第２ビット列発生手段１２の各ビットの出力端子と、第２ビット列発生手段１２に接続されるビット列抽出手段１４（後述）の各ビットの入力端子とを接続するに際し、端子番号を入れ替えて、いいかえれば信号線をクロスさせて接続するものである。すなわち、ビット配列順序の入替えは、ハードウェア上で行っている。
【００２１】
説明を簡単にするために４ビット（００００〜１１１１）の場合を例に挙げて説明する。図２は、第２ビット列発生手段１２の各ビットの出力端子と、ビット列抽出手段１４の各入力端子との接続の一実施形態を示す図である。
第２ビット列発生手段１２の各ビットの出力端子を、Ｃ０（１番）、Ｃ１（２番）、Ｃ２（３番）及びＣ３（４番）とし、ビット列抽出手段１４の各ビットの入力端子を、Ｄ０（１番）、Ｄ１（２番）、Ｄ２（３番）及びＤ３（４番）とする。かっこ内の番号は、端子番号を示す。
ここで、通常は、Ｃ０とＤ０、Ｃ１とＤ１、Ｃ２とＤ２、Ｃ３とＤ３がそれぞれ接続される。しかし、本実施形態では、Ｃ０とＤ３、Ｃ１とＤ２、Ｃ２とＤ１、Ｃ３とＤ０をそれぞれ接続している。すなわち、本実施形態では、端子番号を反転させて接続している。
【００２２】
第２ビット列発生手段１２で発生するビット列ｙが例えば「０００１」のとき、第２ビット列発生手段１２の各出力端子Ｃ０、Ｃ１、Ｃ２及びＣ３からは、それぞれ０、０、０、１の各ビットデータが出力される。
そして、これらのビットデータは、ビット列抽出手段１４の各入力端子Ｄ３、Ｄ２、Ｄ１及びＤ０にそれぞれ入力される。そして、ビット列抽出手段１４では、入力されたビット列は、「Ｄ０、Ｄ１、Ｄ２、Ｄ３」と認識される。よって、ビット列抽出手段１４への入力後のビット列ｙ’は、「１０００」になる。
【００２３】
（ビット列抽出手段）
ビット列抽出手段１４は、遊技機からのタイミング信号が入力された時に、第１ビット列発生手段１１で発生するビット列ｘ、及び第２ビット列発生手段１２で発生するビット列ｙのビット配列順序をビット配列入替え手段１３で入れ替えたビット列ｙ’を抽出するものであり、例えばラッチ回路（フリップ・フロップ）からなるものである。
【００２４】
遊技機が例えばパチンコ機（弾球遊技機）である場合においては、特定の入賞口への打球の入賞をセンサが検知したとき等に、タイミング信号がビット列抽出手段１４に入力されるように構成される。
また、遊技機が例えばスロットマシン（回胴式遊技機）である場合においては、スタートレバーが遊技者によってオンされたとき等に、タイミング信号がビット列抽出手段１４に入力されるように構成される。
【００２５】
（乱数生成手段）
乱数生成手段１５は、ビット列抽出手段１４により抽出されたビット列ｘ及びビット列ｙ’を用いて、乱数ｚを演算することによって乱数ｚを生成するためのものであり、例えば演算回路及びＲＯＭを有するＣＰＵである。
ＲＯＭには、乱数ｚを計算するための計算式を含むプログラムが記憶されており、ＣＰＵは、この計算式に基づいて乱数ｚを演算する。
乱数ｚは、以下の式により算出される。
（式１）乱数ｚ＝ａ×ｘ＋ｂ×ｙ’（ｍｏｄ  ２ｎ ）
ここで、「ｍｏｄ  ２ｎ 」とは、２ｎ で割ったときの余剰値を表す。ビット列ｘ及びビット列ｙ’が１６ビット列である場合、２１６で割ったときの余剰値が乱数ｚになる。また、係数ａ及びｂは、自然数であって少なくとも一方が奇数である。
【００２６】
これらのビット列ｘ及びビット列ｙ’が１６ビット列の場合には、１０進法では０〜６５５３５の範囲の値をとるが、これらに係数ａ、ｂを掛けて加算したものを２１６で割れば、乱数ｚもまた１０進法で０〜６５５３５の範囲の値をとる。
さらに、係数ａ及びｂの双方を偶数に設定すると、乱数ｚが偶数のみになってしまい、１０進法で０〜６５５３５の範囲の値を均等に得ることができなくなってしまうので、少なくとも一方の係数ａ又はｂを奇数に設定している。
この係数ａ及びｂは、計算式を含むプログラム中に定義されており、例えば遊技機の機種ごとに固有の値（機種ごとに異なる値）である。
【００２７】
次に、より具体的な例を挙げて説明する。
係数ａを３、係数ｂを１とし、説明を簡単にするために４ビットの場合を例に挙げて説明する。このときの、ビット列ｘ及びビット列ｙと乱数ｚ等との関係は、図３に示すようになる。図３において、かっこ内の数値は、１０進法の値を示す。
ビット列ｘは、上段から下段に向かってビット値が１ずつ更新されていく。また、ビット列ｙは、ビット列ｘが１周するまでは、初期値が「００００（００）」となる。
【００２８】
ビット列ｘが１周したときに、ビット列ｙは、１だけ更新され、「００００（００）」から「０００１（０１）」になる。
ビット配列入替え手段１３により、ビット列ｙのビット配列が入れ替えられるが、最初のビット列ｙが「００００」のときは、ビット配列の入替え後のビット列ｙ’も「００００」となる。
そして、ビット列ｙが「０００１（０１）」になったときは、ビット配列の入替え後のビット列ｙ’は、「１０００（０８）」となる。
【００２９】
図４は、抽出される乱数値に対応した抽選テーブルの一実施形態を示す図である。図４において、乱数値が属する全領域である「００００（００）」〜「１１１１（１５）」のうち、「００００（００）」〜「００１０（０２）」の領域が当選領域に設定されている。なお、本実施形態では、「００１１（０３）」〜「１１１１（１５）」の領域を非当選領域とする。
タイミング信号がビット列抽出手段１４に入力されると、乱数ｚが抽出される。そして、抽出された乱数値を抽選テーブルと照合し、その乱数値が属する領域を判定することで、当選の有無等を決定する。
例えば、抽出された乱数値が「００００（００）」であるときは、この乱数値は当選領域に属するので当選と判定される。また、抽出された乱数値が例えば「００１１（０３）」であるときは、この乱数値は非当選領域に属するので非当選と判定される。
【００３０】
ここで、従来のようにビット列ｘをそのまま乱数として用いたときは、この乱数が１周する時間内のうちの特定の時間帯が当選時間帯となる。すなわち、ビット列ｘを乱数として用いたときは、図３中、右側に星印を付したビット列ｘが当選に係る乱数値となる。よって、乱数が「００００（００）」〜「００１０（０２）」の間にあるときに抽出されるように操作すれば、当選確率を高めることが可能であった。
【００３１】
しかし、本実施形態では、上述の通り、第１ビット列発生手段１１で発生するビット列ｘをそのまま乱数として使用するのではなく、ビット列ｘ等を用いて乱数ｚを生成し、乱数ｚを時間に対して規則性のないものにしている。
本実施形態では、当選に係るビット列ｘである「００００（００）」、「０００１（０１）」及び「００１０（０２）」から乱数ｚを生成すると（ビット列ｙが「００００」の場合）、それぞれ「００００（００）」、「００１１（０３）」及び「０１１０（０６）」となり、「００００」のみが当選に該当し、他の２つは、非当選となる。
【００３２】
これに対し、第１ビット列発生手段１１で発生するビット列ｘのうち、「０１１０（０６）」及び「１０１１（１１）」から乱数ｚを生成すると（ビット列ｙが「００００」の場合）、それぞれ「００１０（０２）」及び「０００１（０１）」となり、当選に該当するようになる。すなわち、図３中、右側に星印を付した乱数ｚが当選に係る乱数値となる。
したがって、当選となる乱数値が分散されるとともに、一定幅の当選時間帯が生じない。各当選時間帯は、最小時間帯、すなわち１ビットの更新時間帯（例えば１／６０００〜１／７０００秒間程度）となる。よって、外部から当選時間帯を推定し、当選確率を高めるように操作することは実質的に不可能になる。
【００３３】
また、第１ビット列発生手段１１のビット列ｘが１周するごとに、初期値であるビット列ｙ及びｙ’も変化するので、第１ビット列発生手段１１のビット列ｘが１周するごとに、乱数ｚの出現パターンも変化する。
さらには、本実施形態のように、ビット配列入替え手段１３は、各ビットの出力端子と入力端子との配列を入れ替えたものであり、ハードウェア上の処理によっている。また、乱数ｚを演算するための係数ａ及びｂは、プログラム中の計算式内に記述されている。したがって、遊技機のハードウェア及びソフトウェアの双方を解析しない限り、乱数生成装置１０の乱数ｚの生成パターンを解読することができないので、解読を困難にすることができる。
【００３４】
なお、係数ａ及びｂは、ソフトウェア上のプログラムによって定義されているので、容易に変更することができ、例えば機種ごとに異なるように設定することができる。これらの係数ａ及びｂを変えることにより、機種ごとに異なる出現パターンを有する乱数ｚを生成することができる。
【００３５】
以上、本発明の一実施形態について説明したが、本発明は、上述した実施形態に限定されることなく、例えば以下のような種々の変形が可能である。
（１）第２ビット列発生手段１２は、第１ビット列発生手段１１で発生するビット列ｘが１周するごとにビット列ｙのビット値を更新するようにしたが、例えば、２周期や３周期ごとにビット値を更新するようにしても良い。また、第１ビット列発生手段１１で発生するビット列ｘが１周する前に、所定のタイミングでビット列ｙのビット値を更新するようにしても良い。
（２）ビット配列入替え手段１３におけるビット配列の入替えパターンは、本実施形態のものに限定されるものではない。第２ビット列発生手段１２から出力されるビット配列と異なるビット配列となってビット列抽出手段１４に入力されれるものであれば良い。
【００３６】
（３）第１ビット列発生手段１１及び第２ビット列発生手段１２で発生させるビット列は、何ビットであっても良い。
（４）乱数生成手段１５における乱数ｚの演算において、係数ａ及びｂは、ともに自然数であって少なくとも一方が奇数であれば、いかなる値でも良い。但し、本実施形態で示したように係数ｂを１にすれば、１つの係数ａのみで乱数ｚを生成することができる。
（５）乱数生成装置１０を適用する遊技機は、パチンコ機やスロットマシンに限られるものではなく、パチンコ機、スロットマシン又はトランプ等を使用したカードゲームを、表示画面により行う画像表示ゲーム機（ＴＶゲーム機）、その他の各種の遊技機に広く適用することができる。
【符号の説明】
【００３７】
１０  乱数生成装置
１１  第１ビット列発生手段
１２  第２ビット列発生手段
１３  ビット配列入替え手段
１４  ビット列抽出手段
１５  乱数生成手段
Ｃ０、Ｃ１、Ｃ２、Ｃ３  第２ビット列発生手段１２の出力端子
Ｄ０、Ｄ１、Ｄ２、Ｄ３  ビット列抽出手段１４の入力端子
【図１】
2009233440.tif 000003
【図２】
2009233440.tif 000004
【図３】
2009233440.tif 000005
【図４】
2009233440.tif 000006