(57)【要約】【課題】完成したチップ内蔵基板で導通試験等の検査を行う従来のチップ内蔵基板の製造方法の課題を解決する。【解決手段】第１多層配線基板１２を、第１金属板１０の一面側にビルドアップ法によって形成した後、第２パッド２０の各々と対応して第１金属板１０に接触している第１パッド１４とが電気的に接続されていることを、第２パッド２０と第１金属板１０との間の導通試験によって確認し、次いで、第１パッド１４に接続された配線パターン同士が互いに絶縁されていることを、第１多層配線基板１２との他面側の全面を被覆する絶縁層を介して第２金属板を接合した後、第１金属板１０を剥離して露出した第１パッド１４，１４間の導通試験によって確認し、その後、第１多層配線基板１２と接合される第２多層配線基板についても同様にして導通試験を行った後、第１多層配線基板１０と第２多層配線基板との一方の基板に半導体チップを搭載してから、前記一方の基板のチップ搭載面に他方の基板を積層する。【選択図】図１
2009283788.tif 000002
【特許請求の範囲】
【請求項１】
第１多層配線基板と第２多層配線基板とを、前記第１多層配線基板又は第２多層配線基板に実装した半導体チップを挟み込むように積層してチップ内蔵基板を製造する際に、
前記第１多層配線基板と第２多層配線基板との各々を、前記基板の各一面側に形成する複数の第１パッドを直接形成した支持板としての第１金属板の一面側に、絶縁層を介して複数の配線を積層するビルドアップ法によって形成した後、
前記第１多層配線基板と第２多層配線基板との各々の他面側に、端面が露出する第２パッドの各々と、前記第２パッドの各々と対応し且つ端面が前記第１金属板と接触している前記第１パッドとが、前記基板内に形成された配線パターンを介して電気的に接続されていることを、前記第２パッドと第１金属板との間の導通試験によって確認し、
次いで、前記第１多層配線基板と第２多層配線基板の各第２パッドの端面が露出する他面側の全面を被覆する絶縁層を介して第２金属板を接合した後、前記第１金属板を剥離して端面が露出した各第１パッドに接続された配線パターン同士が互いに絶縁されていることを、前記第１パッドの露出した端面間の導通試験によって確認し、
その後、前記第１多層配線基板と第２多層配線基板の一方の基板に半導体チップを搭載してから、前記一方の基板のチップ搭載面に他方の基板を積層することを特徴とするチップ内蔵基板の製造方法。
【請求項２】
第１金属板及び第２金属板として、銅板を用いる請求項１記載のチップ内蔵基板の製造方法。
【請求項３】
第１多層配線基板と第２多層配線基板とを、前記第１多層配線基板又は第２多層配線基板に実装した半導体チップを挟み込むように積層してチップ内蔵基板を製造する際に、
前記第１多層配線基板と第２多層配線基板との各々を、支持板としての金属板の一面側に形成した、前記金属板を形成する金属よりも電気抵抗の大きな金属から成る金属層の露出面に複数の第１パッドを直接形成した後、前記金属層上に絶縁層を介して複数の配線を積層するビルドアップ法によって形成し、
前記第１多層配線基板と第２多層配線基板との各々の他面側に端面が露出する第２パッドの各々と、前記第２パッドの各々と対応し且つ前記金属層と端面が接触している前記第１パッドとが、前記基板内に形成された配線パターンを介して電気的に接続されていることを、前記第２パッドと第１金属板との間の導通試験によって確認すると共に、
端面が露出する前記第２パッドの各々に接続された配線パターン同士が互いに絶縁されていることを、前記第２パッドの露出した端面間の導通試験によって確認し、
次いで、前記第１多層配線基板と第２多層配線基板の一方の基板に半導体チップを搭載した後、前記一方の基板のチップ搭載面に他方の基板を積層することを特徴とするチップ内蔵基板の製造方法。
【請求項４】
金属層として、金属板よりも薄い金属層を形成する請求項３記載のチップ内蔵基板の製造方法。
【請求項５】
金属板として、銅板を用い、前記銅板の一面側に、ニッケル又はクロムから成る金属層を形成する請求項３又は請求項４記載のチップ内蔵基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はチップ内蔵基板の製造方法に関し、更に詳細には第１多層配線基板と第２多層配線基板とを、前記第１多層配線基板又は第２多層配線基板に実装したチップを挟み込むように積層して成るチップ内蔵基板の製造方法に関する。
【背景技術】
【０００２】
現在、半導体装置を用いた電子機器の高性能化及び小型化に伴って、半導体装置の高密度化及び小型化が要求されている。
このため、下記特許文献１には、図８に示す半導体チップが基板内に埋め込まれたチップ内蔵半導体装置が提案されている。図８に示すチップ内蔵半導体装置は、一面側に他の電子部品が実装されるパッド１０２，１０２・・が設けられた第１多層配線基板１００と、一面側に外部接続端子としてのはんだボールが装着されるパッド２０２，２０２・・が形成された第1多層配線基板２００とが、銅コアはんだボール１０４，１０４によって電気的に接続されている。
かかる第２多層配線基板２００と第１多層配線基板１００との間であって、第２多層配線基板２００の他面側には、半導体チップ２０４が搭載されている。この半導体チップ２０４と第２多層配線基板２００との間には、アンダーフィル剤２０６によって封止され、且つ半導体チップ２０４を含む第２多層配線基板２００と第１多層配線基板１００との間も、封止樹脂１０８によって封止されている。
【特許文献１】特開２００８−１０８８５
【０００３】
図８に示すチップ内蔵基板を製造する際には、図９（ａ）に示す様に、パッド１０２，１０２・・を直接形成した支持板としての銅板１１０の一面側に、ビルドアップ法で形成した第１多層配線基板１００を形成し、第１多層配線基板１００の一面側に銅コアはんだボール１０４，１０４を装着する。
更に、パッド２０２，２０２・・を直接形成した支持板としての銅板２１０の一面側にビルドアップ法で形成した第２多層配線基板２００に、半導体チップ２０４を搭載し且つ半導体チップ２０４と第２多層配線基板２００との間にはアンダーフィル剤２０６を充填する。
次いで、図９（ｂ）に示す様に、第１多層配線基板１００と第２多層配線基板２００とを、半導体チップ２０４を挟み込むように積層する。この際に、第1多層配線基板１００と第２多層配線基板２００とは、第１多層配線基板１００の一面側に装着した銅コアはんだボール１０４，１０４を介して電気的に接続されている。かかる第１多層配線基板１００と第２多層配線基板２００との間は、封止樹脂１０８によって封止する。
次いで、銅板１１０，２１０を剥離し、図９（ｃ）に示す様に、所定形状に切断することによって、図８に示すチップ内蔵基板を得ることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図９に示すチップ内蔵基板の製造方法によれば、支持板としての銅板１１０，２１０の一面側にビルドアップ法によって形成した多層配線基板１００，２００を積層して、反りの発現が抑制できる所定厚さ以上の基板が形成された後、銅板１１０，２１０を剥離している。このため、基板の形成途中で多層配線基板１００，２００に反りが発生することを抑制できる。
しかしながら、図８に示すチップ内蔵基板では、基板内に半導体チップ２０４が内蔵されているため、図９に示す製造方法で得られたチップ内蔵基板の導通試験等の検査において不具合が発生したとき、全体を不良品扱いせざるを得ない。
また、発生した不具合が、多層配線基板１００，２００に原因があるのか、半導体チップ２０４に原因があるのか不明であり、対応策が遅れるおそれがある。
そこで、本発明は、完成したチップ内蔵基板で導通試験等の検査を行う従来のチップ内蔵基板の製造方法の課題を解決し、チップ内蔵基板の製造工程の途中で形成した多層配線基板の導通検査を行うことができるチップ内蔵基板の製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
本発明者等は、前記課題を解決するには、支持板としての銅板の一面側にビルドアップ法によって形成した多層配線基板の段階で、形成した多層配線基板に導通試験を施すことが有効であると考え検討した結果、本発明に到達した。
すなわち、本発明は、第１多層配線基板と第２多層配線基板とを、前記第１多層配線基板又は第２多層配線基板に実装した半導体チップを挟み込むように積層してチップ内蔵基板を製造する際に、前記第１多層配線基板と第２多層配線基板との各々を、前記基板の各一面側に形成する複数の第１パッドを直接形成した支持板としての第１金属板の一面側に、絶縁層を介して複数の配線を積層するビルドアップ法によって形成した後、前記第１多層配線基板と第２多層配線基板の各々の他面側に、端面が露出する第２パッドの各々と、前記第２パッドの各々と対応し且つ端面が前記第１金属板と接触している前記第１パッドとが、前記基板内に形成された配線パターンを介して電気的に接続されていることを、前記第２パッドと第１金属板との間の導通試験によって確認し、次いで、前記第１多層配線基板と第２多層配線基板の各第２パッドの端面が露出する他面側の全面を被覆する絶縁層を介して第２金属板を接合した後、前記第１金属板を剥離して端面が露出した各第１パッドに接続された配線パターン同士が互いに絶縁されていることを、前記第１パッドの露出した端面間の導通試験によって確認し、その後、前記第１多層配線基板と第２多層配線基板の一方の基板に半導体チップを搭載してから、前記一方の基板のチップ搭載面に他方の基板を積層することを特徴とするチップ内蔵基板の製造方法にある。
かかる本発明において、第１金属板及び第２金属板として、銅板を用いることが好ましい。
【０００６】
また、本発明は、第１多層配線基板と第２多層配線基板とを、前記第１多層配線基板又は第２多層配線基板に実装した半導体チップを挟み込むように積層してチップ内蔵基板を製造する際に、前記第１多層配線基板と第２多層配線基板との各々を、支持板としての金属板の一面側に形成した、前記金属板を形成する金属よりも電気抵抗の大きな金属から成る金属層の露出面に複数の第１パッドを直接形成した後、前記金属層上に絶縁層を介して複数の配線を積層するビルドアップ法によって形成し、前記第１多層配線基板と第２多層配線基板との各々の他面側に端面が露出する第２パッドの各々と、前記第２パッドの各々と対応し且つ前記金属層と端面が接触している前記第１パッドとが、前記基板内に形成された配線パターンを介して電気的に接続されていることを、前記第２パッドと第１金属板との間の導通試験によって確認すると共に、端面が露出する前記第２パッドの各々に接続された配線パターン同士が互いに絶縁されていることを、前記第２パッドの露出した端面間の導通試験によって確認し、次いで、前記第１多層配線基板と第２多層配線基板の一方の基板に半導体チップを搭載した後、前記一方の基板のチップ搭載面に他方の基板を積層することを特徴とするチップ内蔵基板の製造方法でもある。
かかる本発明において、金属層として、金属板よりも薄い金属層を形成することによって、第１パッドと第２パッドとの間の配線パターンが導通していることを確認する導通試験の際に、第１パッドと第２パッドとの間の導通を容易に確認できる。
更に、金属板として、銅板を好適に用いることができ、この銅板の一面側に、ニッケル又はクロムから成る金属層を好適に形成できる。
【発明の効果】
【０００７】
本発明では、第１多層配線基板と第２多層配線基板とを、支持体としての金属板の一面側にビルドアップ法によって形成した後、多層配線基板の一面側に金属板を接合した状態での導通試験によって、多層配線基板の一面側に形成した第１パッドと他面側に形成した第２パッドとを電気的に接続する配線パターンが導通されていること、及び第１パッドの各々に接続された配線パターン同士が絶縁されていることを確認できる。
その結果、第１パッドと第２パッドとを電気的に接続する配線パターンの断線や第１パッドの各々に接続された配線パターン同士の短絡が存在する多層配線基板は不良品として排除でき、最終的に得られたチップ内蔵基板の信頼性を向上できる。
また、得られたチップ内蔵基板に不具合が発生した場合も、不具合の発生箇所の特定が容易であるため、その対応策を迅速に取ることができる。
【発明を実施するための最良の形態】
【０００８】
本発明に係るチップ内蔵基板の製造方法の一例を図１〜図６に示す。先ず、図１（ａ）に示す様に、支持板としての第１金属板１０の一面側に、第１多層配線基板１２をビルドアップ法によって形成する。第１金属板１０としては、厚さ５０μｍ以上の銅板を用いることができ、第１金属板１０の一面側に、第１金属板１０を給電層とする電解めっきによって第１パッド１４，１４・・を形成する。この第１パッド１４は、第１金属板１０側から金層１４ａ、ニッケル層１４ｂ及び銅層１４ｃから成る。
かかる第１パッド１４，１４・・を覆うように形成した樹脂層１６ａに、レーザによって第１パッド１４，１４・・が底面に露出するヴィア穴を形成した後、第１パッド１４，１４・・に各々が接続された銅製の配線パターン１８ａ，１８ａ・・を形成する。
更に、同様にして、配線パターン１８ａ，１８ａ・・上に、樹脂層１６ｂを介して銅製の配線パターン１８ｂ，１８ｂ・・を形成する。配線パターン１８ｂ，１８ｂ・・を覆うソルダーレジスト２２には、配線パターン１８ｂ，１８ｂ・・に接続された第２パッド２０，２０・・が底面に露出する凹部が形成されている。
この様に、第１金属板１０の一面側に形成された第１多層配線基板１２では、第１パッド１４と対応する第２パッド２０とは、配線パターン１８ａ，１８ｂによって電気的に接続されている。
このことを、確認すべく、図１（ｂ）に示す様に、第１パッド１４，１４・・の各々に接続されている第１金属板１０と各第２パッド２０との間の導通試験を行う。
ここで、導通試験を行った第１多層配線基板１２の第２パッドのうち、導通が確認できなかった第２パッドは、対応する第１パッドとの間の配線パターン１８ａ，１８ｂのいずれかで断線している。このため、かかる第１多層配線基板１２は不良品である。
【０００９】
次いで、第２パッド２０，２０と第１金属板１０との間の導通が確認された第１多層配線基板１２については、図２（ａ）に示す様に、第１多層配線基板１２の第２パッド２０，２０・・が形成された面側に、絶縁層３２を介して第２金属板３０を接合する。かかる絶縁層３２としては、ドライフィルムレジストを好適に用いることができ、第２金属板３０としては、厚さ５０μｍの銅板を好適に用いることができる。
次いで、図２（ｂ）に示す様に、第１金属板１０をエッチング除去して露出した第１パッド１４，１４・・について、第１パッド１４，１４間の導通試験を行う。かかる導通試験によって、第１パッド１４，１４の各々に接続されている配線パターン１８ａ，１８ｂ同士間では、絶縁されていることを確認する。
ここで、導通試験を行った第１多層配線基板１２の第１パッド１４，１４・・のうち、導通が確認された第１パッド１４，１４では、この第１パッド１４，１４の各々に接続されている配線パターン１８ａ，１８ｂ同士間のいずれかに短絡が存在している。このため、かかる第１多層配線基板１２は不良品である。
この様にして、第１多層配線基板１２について、その第２パッド２０と対応する第１パッド１４とが導通されていること、第１パッド１４，１４・・の各々に接続されている配線パターン１８ａ，１８ｂ同士間が絶縁されている良品であることを確認する。
良品であることが確認された第１多層配線基板１２の第１パッド１４，１４・・の各々には、図２（ｃ）に示す様に、銅コアはんだボール２３を装着する。
尚、銅コアはんだボール２３に代えて、銅コアを含まないはんだボールを用いることができる。
【００１０】
図２（ｃ）に示す第１多層配線基板１２と接合される第２多層配線基板を製造する際には、図３（ａ）に示す様に、支持板としての第１金属板５０の一面側に第２多層配線基板５２をビルドアップ法によって形成する。第１金属板５０としては、厚さ５０μｍ以上の銅板を用いることができ、第１金属板５０の一面側に、第１金属板５０を給電層とする電解めっきによって第１パッド５４，５４・・を形成する。この第１パッド５４は、第１金属板１０側から金層５４ａ、ニッケル層５４ｂ及び銅層５４ｃから成る。
かかる第１パッド５４，５４・・を覆うように形成した樹脂層５６ａに、レーザによって第１パッド５４，５４・・が底面に露出するヴィア穴を形成した後、第１パッド５４，５４・・に各々が接続された銅製の配線パターン５８ａ，５８ａ・・を形成する。
更に、同様にして、配線パターン５８ａ，５８ａ・・上に、樹脂層５６ｂを介して銅製の配線パターン５８ｂ，５８ｂ・・を形成する。配線パターン５８ｂ，５８ｂ・・を覆うソルダーレジスト６０には、配線パターン５８ｂ、５８ｂに接続された第２パッド６２，６２が底面に露出する凹部が形成されている。
この様に、第１金属板５０の一面側に形成された第２多層配線基板５２では、第１パッド５４と対応する第２パッド６２とは、配線パターン５８ａ，５８ｂによって電気的に接続されている。
このことを、確認すべく、図３（ｂ）に示す様に、第１パッド５４，５４・・の各々に接続されている第１金属板５０と各第２パッド６２との間の導通試験を行う。
ここで、導通試験を行った第２多層配線基板５２の第２パッドのうち、導通が確認できなかった第２パッドは、対応する第１パッドとの間の配線パターン５８ａ，５８ｂのいずれかで断線している。このため、かかる第２多層配線基板５２は不良品である。
【００１１】
次いで、第２パッド６２，６２・・と第１金属板５０との間の導通が確認された第２多層配線基板５２については、図４（ａ）に示す様に、第２多層配線基板５２の第２パッド６２，６２・・が形成された面側に、絶縁層７２を介して第２金属板７０を接合する。かかる絶縁層７２としては、ドライフィルムレジストを好適に用いることができ、第２金属板７０としては、厚さ５０μｍの銅板を好適に用いることができる。
次いで、図４（ｂ）に示す様に、第１金属板５０をエッチング除去して露出した第１パッド５４，５４・・について、第１パッド５４，５４間の導通試験を行う。かかる導通試験によって、第１パッド５４，５４の各々に接続されている配線パターン５８ａ，５８ｂ同士間では、絶縁されていることを確認する。
ここで、導通試験を行った第２多層配線基板５２の第１パッド５４，５４・・のうち、導通が確認された第１パッド５４，５４では、この第１パッド５４，５４の各々に接続されている配線パターン５８ａ，５８ｂ同士間のいずれかに短絡が存在している。このため、かかる第２多層配線基板５２は不良品である。
この様にして、第２多層配線基板５２について、その第２パッド６２と対応する第１パッド５４とが導通されていること、第１パッド５４，５４・・の各々に接続されている配線パターン５８ａ，５８ｂ同士間が絶縁されている良品であることを確認する。
良品であることが確認された第２多層配線基板５２の第１パッド５４，５４・・の各々には、図４（ｃ）に示す様に、半導体チップ８０をフリップチップ方式によって搭載し、半導体チップ８０と第２多層配線基板５２との間隙は、アンダーフィル８２によって充填する。
尚、図４（ｃ）では、第２多層配線基板５２に半導体チップ８０を搭載しているが、第１多層配線基板１２に半導体チップ８０を搭載してもよい。
【００１２】
図１及び図２に示す方法によって得た良品の第１多層配線基板１２と図３及び図４に示す方法によって得た良品の第２多層配線基板５２とを、図５（ａ）に示す様に、銅コアはんだボール２３，２３・・を介して接合する。この際に、第２多層配線基板５２に搭載された半導体チップ８０は、第１多層配線基板１２との間に挟み込まれる。
更に、第１多層配線基板１２と第２多層配線基板５２との間の隙間は、図５（ｂ）に示す様に、封止樹脂８４によって封止される。
次いで、図６（ａ）に示す様に、第１多層配線基板１２に絶縁層３２を介して接合されていた第２金属板３０を剥離した後、図６（ｂ）に示す様に、第２多層配線基板５２に絶縁層７２を介して接合されていた第２金属板７０を剥離する。更に、絶縁層３２，７２を剥離することによって、第２パッド２０，６２が露出する。
この様に、第２金属板３０，７０の各々を剥離しても、第１多層配線基板１２と第２多層配線基板５２とが封止樹脂８４を介して一体に接合された基板は、その剛性が向上されているため、湾曲することを防止できる。
その後、基板を切断して個片化することによって、図６（ｃ）に示すチップ内蔵基板を得ることができる。
【００１３】
この様にして得られたチップ内蔵基板は、その製造工程において、第１パッド１４（５４）と第２パッド２０（６２）とを電気的に接続する配線パターン１８ａ，１８ｂ（５８ａ，５８ｂ）の断線や第１パッド１４（５４）の各々に接続された配線パターン同士の短絡が存在する多層配線基板は不良品として排除でき、最終的に得られたチップ内蔵基板の信頼性を向上できる。
また、得られたチップ内蔵基板に不具合が発生した場合も、不具合の発生箇所の特定が容易であるため、その対応策を迅速に取ることができる。
【００１４】
図１〜図６に示す製造方法では、第１多層配線基板１２と第２多層配線基板５２との第１回目の導通試験を、第１多層配線基板１２と第２多層配線基板５２の各一面側に接合されていた第１金属板１０，５０を用いて第１回目の導通試験を実施した後、第１多層配線基板１２と第２多層配線基板５２の各他面側に第２金属板３０，７０を接合し、次いで、第１金属板１０，５０を除去した後、第２金属板３０，７０を用いた第２回目の導通試験を行っている。
この様に、金属板の張り替えを行うことは、チップ内蔵基板の製造工程を複雑化する傾向にある。このため、図７（ａ）に示す様に、支持板としての銅から成る第１金属板１０の一面側に、銅よりも電気抵抗の大きな金属、例えばニッケル又はクロムから成る金属層８６を形成する。かかる金属層８６は、めっき、蒸着又はスパッタによって形成できる。
更に、第１金属板１０に形成した金属層８６上に、複数個の第１パッド１４，１４・・を直接形成する。この第１パッド１４は、図１〜図６に示すものと同一であって、詳細な説明は省略する。
かかる金属層８６上に、図７（ｂ）に示す様に、第１多層配線基板１２をビルドアップ法によって形成する。かかる第１多層配線基板１２の製造方法は、図１（ａ）に示す製造方法と同一であるため、詳細な説明を省略する。
【００１５】
形成した第１多層配線基板１２には、図７（ｃ）に示す様に、第１パッド１４，１４間の導通試験を行う。この際に、第２パッド２０と銅製の配線パターン１８ａ，１８ｂを介して接続されている第１パッド１４が接触している金属層８６は、第１金属板１０を形成する銅よりも電気抵抗の大きなニッケル又はクロムによって形成されており、第１パッド１４，１４間は実質的に絶縁されている状態にある。
従って、第１パッド１４，１４の各々に接続されている配線パターン１８ａ，１８ｂ同士間では、絶縁されていることを確認できる。
また、第２パッド２０と対応する第１パッド１４との間の導通試験も、第１金属板１０を第１多層配線基板１２に接合した状態で行うことができる。すなわち、金属層８６は、その厚み方向の距離が長手方向に比較して著しく短く、厚み方向の電気抵抗値は小さい。このため、第２パッド２０と第１金属板１０との間に印加する電圧を調整することによって、第２パッド２０と第１金属板１０との間を導通でき、第２パッド２０と対応する第１パッド１４との間の導通を確認できる。
図７では、第１多層配線基板１２を形成する際の導通試験について説明したが、第２多層配線基板５２を形成する際の導通試験についても同様に行うことができる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係るチップ内蔵基板の製造工程の一部を説明する工程図である。
【図２】図１に示す製造工程に続く工程の一部を説明する工程図である。
【図３】図２に示す製造工程に続く工程の一部を説明する工程図である。
【図４】図３に示す製造工程に続く工程の一部を説明する工程図である。
【図５】図４に示す製造工程に続く工程の一部を説明する工程図である。
【図６】図５に示す製造工程に続く工程の残部を説明する工程図である。
【図７】本発明に係るチップ内蔵基板の製造方法の他の方法を説明する工程図である。
【図８】チップ内蔵基板の構成を説明する縦断面図である。
【図９】従来のチップ内蔵基板の製造方法を説明する工程図である。
【符号の説明】
【００１７】
１０，５０，３０，７０  金属板
１２  第１多層配線基板
１４，２０，５４，６２  パッド
１６ａ，１６ｂ，５６ａ，５６ｂ  樹脂層
１８ａ，１８ｂ，５８ａ，５８ｂ  配線パターン
２２，６０  ソルダーレジスト
２２  銅コアはんだボール
３２，７２  絶縁層
５２  第２多層配線基板
８０  半導体チップ
８２  アンダーフィル
８４  封止樹脂
８６  金属層
【図１】
2009283788.tif 000003
【図２】
2009283788.tif 000004
【図３】
2009283788.tif 000005
【図４】
2009283788.tif 000006
【図５】
2009283788.tif 000007
【図６】
2009283788.tif 000008
【図７】
2009283788.tif 000009
【図８】
2009283788.tif 000010
【図９】
2009283788.tif 000011