(57)【要約】【課題】裏面光入射型の固体撮像装置において発生したブルーミング成分を除去する。【解決手段】半導体基板の裏面側には、当該裏面に入射した光を信号電荷に変換して蓄積する光電変換領域１０１が設けられている。半導体基板の表面側には、裏面側の光電変換領域１０１と対応するように、光電変換領域１０１に蓄積された信号電荷を読み出して転送するＶＣＣＤ１０２が設けられている。さらに、半導体基板の表面側には、電荷の排出のみを行うドレイン領域１０８が設けられている。【選択図】図１
2009302444.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の一面側に設けられており、且つ当該一面に入射した光を信号電荷に変換して当該信号電荷を蓄積する光電変換領域と、
前記半導体基板の他面側に前記光電変換領域に対応するように設けられており、且つ前記光電変換領域に蓄積された前記信号電荷を読み出して転送する転送レジスタと、
前記半導体基板の他面側に設けられており、且つ電荷の排出のみを行うドレイン領域とを備えていることを特徴とする固体撮像装置。
【請求項２】
請求項１に記載の固体撮像装置において、
前記光電変換領域は行列状に複数配置されており、
前記光電変換領域の所定方向の配列に沿って前記転送レジスタ及び前記ドレイン領域が配置されていることを特徴とする固体撮像装置。
【請求項３】
請求項２に記載の固体撮像装置において、
前記ドレイン領域は、前記光電変換領域の前記所定方向の配列毎に個別に複数設けられていることを特徴とする固体撮像装置。
【請求項４】
請求項２に記載の固体撮像装置において、
前記ドレイン領域は、前記光電変換領域の前記所定方向の配列毎に設けられた複数の部分と、当該複数の部分を接続する共通部分とを有することを特徴とする固体撮像装置。
【請求項５】
請求項２〜４のいずれか１項に記載の固体撮像装置において、
前記ドレイン領域には、前記ドレイン領域と前記光電変換領域との間に形成されるポテンシャルバリアが、前記転送レジスタと前記光電変換領域との間に形成されるポテンシャルバリアよりも低くなるようにドレイン電圧が印加されることを特徴とする固体撮像装置。
【請求項６】
請求項５に記載の固体撮像装置において、
前記ドレイン電圧は、前記転送レジスタのゲート電極に印加される電圧よりも高いことを特徴とする固体撮像装置。
【請求項７】
請求項２〜４のいずれか１項に記載の固体撮像装置において、
前記ドレイン領域には、前記光電変換領域に蓄積された前記信号電荷が全て前記ドレイン領域に転送されるようにドレイン電圧が印加されることを特徴とする固体撮像装置。
【請求項８】
請求項２〜７のいずれか１項に記載の固体撮像装置において、
前記転送レジスタは、前記ドレイン領域と同じ不純物導入工程によって形成された不純物領域を有することを特徴とする固体撮像装置。
【請求項９】
請求項２〜８のいずれか１項に記載の固体撮像装置において、
前記ドレイン領域の配置面積は前記転送レジスタの配置面積よりも小さいことを特徴とする固体撮像装置。
【請求項１０】
請求項１に記載の固体撮像装置において、
前記半導体基板の他面側に前記光電変換領域に対応するように設けられており、且つ前記ドレイン領域と接続された他の転送レジスタをさらに備えていることを特徴とする固体撮像装置。
【請求項１１】
請求項１０に記載の固体撮像装置において、
前記他の転送レジスタのゲート電極には、前記他の転送レジスタと前記光電変換領域との間に形成されるポテンシャルバリアが、前記転送レジスタと前記光電変換領域との間に形成されるポテンシャルバリアよりも低くなるようにゲート電圧が印加されることを特徴とする固体撮像装置。
【請求項１２】
請求項１１に記載の固体撮像装置において、
前記他の転送レジスタのゲート電極に印加される電圧は、前記転送レジスタのゲート電極に印加される電圧よりも高いことを特徴とする固体撮像装置。
【請求項１３】
請求項１０に記載の固体撮像装置において、
前記他の転送レジスタのゲート電極には、前記光電変換領域に蓄積した前記信号電荷が全て前記他の転送レジスタに転送されるようにゲート電圧が印加されることを特徴とする固体撮像装置。
【請求項１４】
請求項１０〜１３のいずれか１項に記載の固体撮像装置において、
前記転送レジスタ及び前記他の転送レジスタはそれぞれ、同じ不純物導入工程によって形成された不純物領域を有することを特徴とする固体撮像装置。
【請求項１５】
請求項１０〜１４のいずれか１項に記載の固体撮像装置において、
前記他の転送レジスタの配置面積は前記転送レジスタの配置面積よりも小さいことを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、特に裏面光入射型の固体撮像装置に関する。
【背景技術】
【０００２】
近年、急速に普及してきたデジタルスチルカメラに代表されるＣＣＤ（charge coupled device ）イメージセンサ（以下、ＣＣＤと称する）には、多画素化、高性能化、小型化等が求められている。特に多画素化に対する市場の要望は非常に強く、ＣＣＤのセル微細化は必要不可欠となってきている。
【０００３】
デジタルスチルカメラに用いられる一般的なＣＣＤについて、図１６を参照しながら説明する。図１６に示すように、ＣＣＤの単位セル１６は、入射した光を信号電荷に変換して蓄積する光電変換領域（ＰＤ：Photo-Diode ）１４と、ＰＤ１４に蓄積された信号電荷を読み出して転送する垂直転送レジスタ（ＶＣＣＤ）１５とから構成されている。この単位セル１６が垂直方向及び水平方向のそれぞれに二次元状に配列されて画素領域１１を形成している。光電変換領域１４から読み出された信号電荷はＶＣＣＤ１５及び水平転送レジスタ（ＨＣＣＤ）１２を通じて電荷電圧変換部（ＦＤＡ：Floating Diffusion Amplifier）１３へと転送され、出力信号電圧に変換される。
【０００４】
セル微細化には、必然的にＰＤ及びＶＣＣＤの面積の縮小が必要となる。このＰＤ面積の縮小は、ＣＣＤの感度低下を招き、画質を低下させる。この感度低下を抑制するために、半導体基板の一面に転送レジスタを形成し、半導体基板の他面にＰＤを形成する裏面光入射型のＣＣＤが提案されている（例えば特許文献１参照）。
【０００５】
以下、特許文献１に開示された、従来の裏面光入射型ＣＣＤについて説明する。図１７（ａ）及び（ｂ）は従来の裏面光入射型ＣＣＤを表面側及び裏面側のそれぞれからみた平面図である。図１８（ａ）及び（ｂ）は従来の裏面光入射型ＣＣＤの単位セルにおける水平方向（ＨＣＣＤに沿った方向）及び垂直方向（ＶＣＣＤに沿った方向）のそれぞれの断面図である。図１９（ａ）及び（ｂ）は図１８（ａ）及び（ｂ）のＺ−Ｚ’線に対応する単位セルのポテンシャル分布であって、図１９（ａ）は信号電荷蓄積電圧の印加時のポテンシャル分布であり、図１９（ｂ）は信号電荷読み出し電圧の印加時のポテンシャル分布である。尚、図１７（ａ）及び（ｂ）において、図１６に示すＣＣＤと同一の構成要素には同一の符号を付すことにより重複する説明を省略する。
【０００６】
図１７（ａ）、（ｂ）及び図１８（ａ）、（ｂ）に示すように、ｐ型半導体基板２１の一面側には、ＶＣＣＤを構成するゲート電極２２及び第１ｎ型不純物領域２４が形成されている。また、ｐ型半導体基板２１の他面側には、ＰＤを構成する高濃度ｐ型不純物領域２３及び第２ｎ型不純物領域２５が形成されている。この従来の裏面光入射型ＣＣＤにおいて、ＰＤ部に信号電荷を蓄積する時にはゲート電極２２にゲート電圧ＶＭ（例えば０Ｖ）が印加される一方、ＰＤ部に蓄積された信号電荷を読み出す時にはゲート電極２２にゲート電圧ＶＨ（例えば１５Ｖ）が印加される。これにより、信号電荷読み出し時には、図１９（ａ）及び（ｂ）に示すように、ＶＣＣＤ−ＰＤ間のポテンシャルバリアが無くなるので、ＰＤに蓄えられた信号電荷はＶＣＣＤへと転送される。尚、ＶＣＣＤに読み出された信号電荷は、図１６に示す従来のＣＣＤと同様に、ＨＣＣＤ１２を通じてＦＤＡ１３へと転送され、出力信号電圧に変換される。このように、裏面光入射型ＣＣＤにおいては、従来構造ではＶＣＣＤが設けられていた領域にもＰＤ部を配置できるため、感度低下に起因するＣＣＤの画質低下を抑制することができる。
【特許文献１】特開平５−２４３５５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に開示された従来構造の裏面光入射型ＣＣＤでは、光電変換領域に強い光が入射し、光電変換領域で蓄積可能な電荷量を超える信号電荷が発生した場合には、光電変換領域から信号電荷が溢れ出て、ＶＣＣＤ領域へと流入してしまう。そして、このＶＣＣＤ領域へと流入した信号電荷がブルーミング成分となり、画質を劣化させるという問題が生じる。
【０００８】
図２０は従来の裏面光入射型ＣＣＤの問題点を説明するための図（図１８（ａ）及び（ｂ）のＺ−Ｚ’線に対応する単位セルのポテンシャル分布）であって、信号電荷蓄積電圧の印加時のポテンシャル分布である。図２０に示すように、信号電荷蓄積時にＰＤをあふれ出た信号電荷がＶＣＣＤに流入してブルーミング成分が生じる。
【０００９】
本発明は、以上の課題を鑑みてなされたものであって、その目的とするところは、ブルーミング成分を除去する機能を有する固体撮像装置を提供することである。
【課題を解決するための手段】
【００１０】
前記の目的を達成するために、本発明に係る固体撮像装置は、半導体基板の一面側に設けられており、且つ当該一面に入射した光を信号電荷に変換して当該信号電荷を蓄積する光電変換領域と、前記半導体基板の他面側に前記光電変換領域に対応するように設けられており、且つ前記光電変換領域に蓄積された前記信号電荷を読み出して転送する転送レジスタと、前記半導体基板の他面側に設けられており、且つ電荷の排出のみを行うドレイン領域とを備えている。
【００１１】
本発明に係る固体撮像装置において、前記光電変換領域は行列状に複数配置されており、前記光電変換領域の所定方向の配列に沿って前記転送レジスタ及び前記ドレイン領域が配置されていてもよい。この場合、前記ドレイン領域は、前記光電変換領域の前記所定方向の配列毎に個別に複数設けられていてもよいし、又は、前記ドレイン領域は、前記光電変換領域の前記所定方向の配列毎に設けられた複数の部分と、当該複数の部分を接続する共通部分とを有していてもよい。また、前記ドレイン領域には、前記ドレイン領域と前記光電変換領域との間に形成されるポテンシャルバリアが、前記転送レジスタと前記光電変換領域との間に形成されるポテンシャルバリアよりも低くなるようにドレイン電圧が印加されてもよく、具体的には、前記ドレイン電圧は、前記転送レジスタのゲート電極に印加される電圧よりも高くてもよい。或いは、前記ドレイン領域には、前記光電変換領域に蓄積された前記信号電荷が全て前記ドレイン領域に転送されるようにドレイン電圧が印加されてもよい。尚、前記転送レジスタは、前記ドレイン領域と同じ不純物導入工程によって形成された不純物領域を有することが好ましく、前記ドレイン領域の配置面積は前記転送レジスタの配置面積よりも小さいことが好ましい。
【００１２】
本発明に係る固体撮像装置において、前記半導体基板の他面側に前記光電変換領域に対応するように設けられており、且つ前記ドレイン領域と接続された他の転送レジスタをさらに備えていてもよい。この場合、前記他の転送レジスタのゲート電極には、前記他の転送レジスタと前記光電変換領域との間に形成されるポテンシャルバリアが、前記転送レジスタと前記光電変換領域との間に形成されるポテンシャルバリアよりも低くなるようにゲート電圧が印加されてもよく、具体的には、前記他の転送レジスタのゲート電極に印加される電圧は、前記転送レジスタのゲート電極に印加される電圧よりも高くてもよい。或いは、前記他の転送レジスタのゲート電極には、前記光電変換領域に蓄積した前記信号電荷が全て前記他の転送レジスタに転送されるようにゲート電圧が印加されてもよい。尚、前記転送レジスタ及び前記他の転送レジスタはそれぞれ、同じ不純物導入工程によって形成された不純物領域を有することが好ましく、前記他の転送レジスタの配置面積は前記転送レジスタの配置面積よりも小さいことが好ましい。
【発明の効果】
【００１３】
本発明の固体撮像装置つまり裏面光入射型ＣＣＤによると、例えば、光電変換領域（ＰＤ）と対応するように転送レジスタ（ＶＣＣＤ）とドレイン領域とを設け、且つドレイン領域とＰＤとの間に形成されるポテンシャルバリアが、ＶＣＣＤとＰＤとの間に形成されるポテンシャルバリアよりも低くなるようにドレイン電圧を印加することにより、次のような効果が得られる。すなわち、ＣＣＤに強い光が入射した場合、ＰＤからあふれ出た余剰な信号電荷はポテンシャルバリアの低いドレイン領域へと流れ出てドレイン領域から余剰な信号電荷を掃き捨てることができると共にＰＤに蓄積された信号電荷をＶＣＣＤに読み出すことができるので、ブルーミングレスの高品質な画像を得ることができる。また、ＰＤに蓄積された信号電荷が全てドレイン領域に転送されるようにドレイン電圧を印加した場合には、ＰＤに蓄積された信号電荷を全て掃き捨てる電子シャッター（リセット機能）としても利用することができる。
【００１４】
また、本発明の裏面光入射型ＣＣＤにおいて、例えば、ＰＤと対応するように読み出し用ＶＣＣＤとは別に他のＶＣＣＤを設けると共に他のＶＣＣＤとドレイン領域とを接続し、且つ他のＶＣＣＤとＰＤとの間に形成されるポテンシャルバリアが、読み出し用ＶＣＣＤとＰＤとの間に形成されるポテンシャルバリアよりも低くなるように他のＶＣＣＤのゲート電圧を印加することにより、次のような効果が得られる。すなわち、ＣＣＤに強い光が入射した場合、ＰＤからあふれ出た余剰な信号電荷はポテンシャルバリアの低い他のＶＣＣＤを通じてドレイン領域へと流れ出てドレイン領域から余剰な信号電荷を掃き捨てることができると共にＰＤに蓄積された信号電荷を読み出し用ＶＣＣＤに読み出すことができるので、ブルーミングレスの高品質な画像を得ることができる。また、ＰＤに蓄積された信号電荷が全てドレイン領域に転送されるように他のＶＣＣＤのゲート電圧を印加した場合には、ＰＤに蓄積された信号電荷を全て掃き捨てる電子シャッター（リセット機能）としても利用することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態について図面を参照しながら説明する。
【００１６】
尚、以下に説明する実施形態は、本発明に係る固体撮像装置を分かりやすく説明するための一例であって、本発明は、その要旨とする部分についてこれらに限定されるものではない。
【００１７】
（第１の実施形態）
図１（ａ）及び（ｂ）は、本発明の第１の実施形態に係る固体撮像装置、具体的には裏面光入射型固体撮像装置を表面側及び裏面側のそれぞれから見た平面図である。図２（ａ）及び（ｂ）は本発明の第１の実施形態に係る裏面光入射型固体撮像装置の単位セルにおける水平方向（図１（ａ）のＡ−Ａ’線）及び垂直方向（図１（ａ）のＢ−Ｂ’線）のそれぞれの断面図である。
【００１８】
図１（ｂ）及び図２（ａ）、（ｂ）に示すように、ｐ型半導体基板１５１の裏面側には、当該裏面に入射した光を信号電荷に変換して蓄積する光電変換領域（ＰＤ）１０１が行列状に複数設けられている。一方、図１（ａ）及び図２（ａ）、（ｂ）に示すように、ｐ型半導体基板１５１の表面側には、裏面側のＰＤ１０１と対応するように、具体的には、ＰＤ１０１の垂直方向の配列に沿って、ＰＤ１０１に蓄積された信号電荷を読み出して転送するＶＣＣＤ１０２と、電荷の排出のみを行うドレイン領域１０８とが互いに隣り合うように設けられている。ＰＤ１０１の１つと、それに対応するＶＣＣＤ１０２及びドレイン領域１０８とによって単位セル１０４が構成されている。すなわち、単位セル１０４は垂直方向及び水平方向のそれぞれに２次元状に配列されて画素領域１０５を形成している。ＶＣＣＤ１０２から転送されてくる電荷は、ＨＣＣＤ１０６を通じてＦＤＡ１０７へと転送され、出力信号電圧に変換される。
【００１９】
具体的には、ＶＣＣＤ１０２は、ｐ型半導体基板１５１の表面部に形成されたｎ型不純物領域１５５と、ｎ型不純物領域１５５上にゲート絶縁膜１５２を介して形成されたゲート電極１５７とを有する。尚、ｐ型半導体基板１５１の表面上にはゲート電極１５７を覆うように絶縁膜１５９が形成されており、その上に支持基板１６０が貼り合わされている。また、ＰＤ１０１は、ｐ型半導体基板１５１の裏面部に形成された高濃度ｐ型不純物領域１６２と、高濃度ｐ型不純物領域１６２よりも基板内部側に形成されたｎ型不純物領域１６３とを有している。尚、ｐ型半導体基板１５１の裏面上には絶縁膜１６１が形成されている。
【００２０】
次に、図１（ａ）、（ｂ）及び図２（ａ）、（ｂ）に示す本実施形態の固体撮像装置の一連の動作について、図３（ａ）〜（ｄ）を参照しながら説明する。尚、図３（ａ）〜（ｄ）は、図２（ａ）のＣ−Ｄ線及びＣ−Ｄ’線に対応する単位セル（ＰＤ１０１、ＶＣＣＤ１０２、ドレイン領域１０８）のポテンシャル図である。
【００２１】
まず、図３（ａ）は、本実施形態に係る固体撮像装置の裏面側に光の入射が無く、ＰＤ１０１、ＶＣＣＤ１０２及びドレイン領域１０８に信号電荷が蓄積されていない状態のポテンシャル図である。このとき、ゲート電極１５７には信号電荷蓄積電圧ＶＭ（例えば０Ｖ）が印加されていると共に、ドレイン領域１０８には信号蓄積電圧ＶＭよりも高いブルーミング抑制電圧ＶＢ（例えば５Ｖ）が印加されている。このように、ドレイン領域１０８にゲート電極１５７よりも高い電圧を印加することにより、ＰＤ１０１とドレイン領域１０８との間のポテンシャルバリアは、ＰＤ１０１とＶＣＣＤ１０２との間のポテンシャルバリアよりも低くなる。尚、ドレイン領域１０８に印加されるブルーミング抑制電圧ＶＢが、ゲート電極１５７に印加される信号電荷蓄積電圧ＶＭと比べて、かなり大きく設定されている理由は以下の通りである。すなわち、信号電荷蓄積電圧ＶＭが、ＶＣＣＤ１０２に既に形成されているポテンシャル（ＶＣＣＤ１０２を形成する際の注入条件やゲート絶縁膜の厚さ等によって規定される）を変動させるためにゲート電極１５７に印加される電圧（＝変動後のＶＣＣＤポテンシャル−変動前のＶＣＣＤポテンシャル）であるのに対して、ブルーミング抑制電圧ＶＢ（ドレイン電圧）は、ポテンシャルを新たに形成するのに必要な電圧（＝新たなドレインポテンシャル）であるためである。
【００２２】
次に、図３（ｂ）は、本実施形態に係る固体撮像装置の裏面側からＰＤ１０１に強い光が入射したときのポテンシャル図である。すなわち、ＰＤ１０１に強い光が入射し、ＰＤ１０１に蓄積可能な電荷量を超える信号電荷が発生した場合、ドレイン領域１０８がなければ、ＰＤ１０１からあふれ出た信号電荷はＶＣＣＤ１０２に流入して偽信号（ブルーミング成分）となってしまう。しかしながら、本実施形態においては、ドレイン領域１０８を設けると共にドレイン電圧とＶＣＣＤ１０２のゲート電圧との間に差をつけることによって、ＰＤ１０１とＶＣＣＤ１０２との間のポテンシャルバリアと比べてＰＤ１０１とドレイン領域１０８との間のポテンシャルバリアの方を低く設定しているため、ＰＤ１０１からあふれ出た信号電荷はドレイン領域１０８にのみ流入し、ＶＣＣＤ１０２に流入することは無い。
【００２３】
次に、図３（ｃ）は、ＰＤ１０１への信号電荷の蓄積が完了し、ＰＤ１０１に蓄積された信号電荷をＶＣＣＤ１０２に転送する際の（読み出し動作の際の）ポテンシャル図である。前述のように、本実施形態ではＶＣＣＤ１０２によって読み出し動作が行われる。具体的には、ゲート電極１５７に信号電荷読み出し電圧ＶＨ（例えば１５Ｖ）を印加することによって、ＰＤ１０１からＶＣＣＤ１０２に信号電荷が転送される。尚、ＰＤ１０１からドレイン領域１０８にブルーミング成分としてあふれ出た信号電荷はドレイン領域１０８から掃き捨てらる。また、ＶＣＣＤ１０２による読み出し動作の間、ドレイン電圧をブルーミング抑制電圧ＶＢのままにしておく。
【００２４】
次に、図３（ｄ）は、読み出し動作完了後のポテンシャル図である。すなわち、ゲート電極１５７に印加されていた信号電荷読み出し電圧ＶＨを信号電荷蓄積電圧ＶＭに戻すことによって読み出し動作は完了する。このとき、ＶＣＣＤ１０２には、ブルーミング成分が混入していない信号電荷（ＰＤ１０１から転送されてきた信号電荷）のみが蓄えられている。
【００２５】
そして、ＶＣＣＤ１０２に蓄積された信号電荷は、その後、ＨＣＣＤ１０６へと転送された後、ＦＤＡ１０７で電圧変換され、これにより、ブルーミングレスの出力電圧が得られる。
【００２６】
以上に説明したように、本実施形態によれば、ＰＤ１０１と対応するようにＶＣＣＤ１０２とドレイン領域１０８とを設け、且つドレイン領域１０８とＰＤ１０１との間に形成されるポテンシャルバリアが、ＶＣＣＤ１０２とＰＤ１０１との間に形成されるポテンシャルバリアよりも低くなるようにドレイン電圧を印加する。このため、ＣＣＤに強い光が入射した場合、ＰＤ１０１からあふれ出た余剰な信号電荷はポテンシャルバリアの低いドレイン領域１０８へと流れ出てドレイン領域１０８から余剰な信号電荷を掃き捨てることができると共にＰＤ１０１に蓄積された信号電荷をＶＣＣＤ１０２に読み出すことができるので、ブルーミングレスの高品質な画像を得ることができる。
【００２７】
尚、第１の実施形態において、ブルーミング成分を排出する用途にドレイン領域１０８を用いた。しかし、これに限られず、例えば、ドレイン領域１０８に信号電荷読み出し電圧ＶＨと同程度の電子シャッター電圧（例えば１５Ｖ）を印加すれば、ＰＤ１０１に蓄えられた電荷を全て排出する電子シャッター（リセット機能）としてドレイン領域１０８を用いることができる。
【００２８】
また、第１の実施形態において、ドレイン領域１０８の構成は特に限定されるものではないが、例えば、図４（ａ）に示すように、ドレイン領域１０８が、ＰＤ１０１の垂直方向の配列毎に設けられた複数の部分と、当該複数の部分を接続する共通部分とを有するように構成してもよい。この場合、ドレイン領域１０８にドレイン電圧を供給するために、電圧降下を防止できる程度の数だけコンタクト１０９を設ける。図４（ａ）に示す構成によれば、ＰＤ１０１の垂直方向の配列の全てに対して、ブルーミング成分の排出や前述の電子シャッター機能を一括して実施することができる。また、図４（ｂ）に示すように、ドレイン領域１０８を、ＰＤ１０１の垂直方向の配列毎に個別に複数設けてもよい。この場合、各ドレイン領域１０８にドレイン電圧を供給するためにコンタクト１０９を設ける。図４（ｂ）に示す構成によれば、図４（ａ）に示す構成と同様に、ＰＤ１０１の垂直方向の配列の全てに対して、ブルーミング成分の排出や前述の電子シャッター機能を一括して実施することもできるし、或いは、各ドレイン領域１０８に印加するドレイン電圧を個別に制御することにより、ＰＤ１０１の垂直方向の特定配列（例えば一列おきの配列）に対して、ブルーミング成分の排出や前述の電子シャッター機能を実施してやることもできる。これは、ＰＤ１０１の垂直方向の特定配列のみを用いて信号電荷の読み出しを行う、いわゆる間引きモードに非常に有利である。
【００２９】
また、第１の実施形態において、図２（ａ）に示すように、ＶＣＣＤ１０２を構成するｎ型不純物領域１５５の単位セル当りの配置面積と、ドレイン領域１０８となるｎ型不純物領域の単位セル当りの配置面積とを実質的に同じに設定した。しかし、これに代えて、図５に示すように、ＶＣＣＤ１０２を構成するｎ型不純物領域１５５の単位セル当りの配置面積を、ドレイン領域１０８となるｎ型不純物領域の単位セル当りの配置面積よりも大きく設定してもよい。このようにすると、読み出しＶＣＣＤであるＶＣＣＤ１０２の配置面積を相対的に大きくしているため、転送可能な信号電荷量をより多く確保することができるので、固体撮像装置の性能をさらに向上させることができる。すなわち、ドレイン領域１０８となるｎ型不純物領域の単位セル当りの配置面積については、可能な限り小さくすることが望ましい。尚、図５は、ＶＣＣＤ１０２を構成するｎ型不純物領域１５５の幅を、ドレイン領域１０８となるｎ型不純物領域の幅の３倍に設定した場合を示している。
【００３０】
以下、本実施形態に係る固体撮像装置の製造方法について図面を参照しながら説明する。図６（ａ）〜（ｄ）、図７（ａ）〜（ｄ）及び図８（ａ）〜（ｄ）は本実施形態に係る固体撮像装置の製造方法の各工程を示す断面図であり、図６（ａ）、（ｃ）、図７（ａ）、（ｃ）及び図８（ａ）、（ｃ）は図１（ａ）のＡ−Ａ’線に対応する単位セルの水平方向の断面図であり、図６（ｂ）、（ｄ）、図７（ｂ）、（ｄ）及び図８（ｂ）、（ｄ）は図１（ａ）のＢ−Ｂ’線に対応する単位セルの垂直方向の断面図である。尚、図６（ａ）〜（ｄ）、図７（ａ）〜（ｄ）及び図８（ａ）〜（ｄ）において、図１（ａ）、（ｂ）及び図２（ａ）、（ｂ）に示す構成要素と同一の構成要素には同一の符号を付す。また、本実施形態の製造方法を説明するに当り、本実施形態の主要構成要素である単位セル１０４についての説明を行い、その他の構成要素であるＨＣＣＤ１０６やＦＤＡ１０７の製造方法については説明を省略する。
【００３１】
まず、図６（ａ）及び（ｂ）に示すように、ｐ型半導体基板１５１の表面上に、熱酸化法等によって、ゲート絶縁膜１５２（例えば厚さ２０ｎｍ）を形成する。ゲート絶縁膜１５２は例えば酸化シリコン膜よりなる。次に、ゲート絶縁膜１５２上にフォトレジスト膜（図示省略）を形成し、ＶＣＣＤ１０２の電荷転送領域及びドレイン領域１０８が形成される領域と重なるフォトレジスト膜を除去する。その後、当該フォトレジスト膜をマスクとして、例えば注入エネルギーを２００ｋｅＶ、ドーズ量を４．０×１０12／ｃｍ2 とする条件で、砒素（Ａｓ）等のｎ型不純物をｐ型半導体基板１５１の表面部にイオン注入する。これにより、ＶＣＣＤ１０２の電荷転送領域となるｎ型不純物領域１５５、及びドレイン領域１０８となるｎ型不純物領域が形成される。
【００３２】
次に、図６（ｃ）及び（ｄ）に示すように、前述のフォトレジスト膜を完全に除去した後、ゲート絶縁膜１５２上にＣＶＤ法等を用いて多結晶シリコン膜（例えば厚さ３００ｎｍ）を形成する。その後、当該多結晶シリコン膜上にフォトレジスト（図示省略）を形成し、ＶＣＣＤ１０２のゲート電極が形成される領域以外のフォトレジスト膜を除去する。続いて、当該フォトレジスト膜をマスクとして、前述の多結晶シリコン膜に対して例えばＲＩＥ（Reactive Ion Etching）を行うことにより、ＶＣＣＤ１０２のゲート電極１５７を形成する。
【００３３】
次に、図７（ａ）及び（ｂ）に示すように、前述のフォトレジスト膜を完全に除去した後、ｐ型半導体基板１０１の表面にＳＯＧ（Spin On Glass ）処理等を施し、ゲート電極１５７を覆う絶縁膜１５９（例えば厚さ１０μｍ程度）を形成すると共に当該絶縁膜１５９の表面を平坦化する。尚、このとき、必要であれば、ＣＭＰ（Chemical Mechanical Polishing ）等の平坦化処理を行う。その後、絶縁膜１５９上にｐ型半導体基板等からなる支持基板１６０を貼り合わせる。
【００３４】
次に、図７（ｃ）及び（ｄ）に示すように、ｐ型半導体基板１５１の裏面側（ＶＣＣＤ１０２及びドレイン領域１０８が形成されていない側）をＣＭＰ等により研磨することによって、ｐ型半導体基板１５１を薄く（例えば厚さ１０μｍ）する。
【００３５】
次に、図８（ａ）及び（ｂ）に示すように、薄くしたｐ型半導体基板１５１の裏面側に熱酸化法等により絶縁膜１６１（例えば厚さ２０ｎｍ）を形成する。ここで、絶縁膜１６１は例えば酸化シリコン膜である。その後、絶縁膜１６１上にフォトレジスト膜（図示省略）を形成し、後述の高濃度ｐ型不純物領域１６２が形成される領域と重なるフォトレジスト膜を除去する。その後、当該フォトレジスト膜をマスクとして、例えば注入エネルギーを１０ｋｅＶ、ドーズ量１．０×１０14／ｃｍ2 とする条件で、ホウ素（Ｂ）等のｐ型不純物をｐ型半導体基板１５１の裏面部にイオン注入する。これにより、ｐ型半導体基板１５１の裏面部に高濃度ｐ型不純物領域１６２が形成される。
【００３６】
次に、図８（ｃ）及び（ｄ）に示すように、前述のフォトレジスト膜を完全に除去した後、再度、新たにフォトレジスト膜（図示省略）を形成し、後述のｎ型不純物領域１６３が形成される領域と重なるフォトレジスト膜を除去する。その後、当該フォトレジスト膜をマスクとして、例えば注入エネルギー５００ｋｅＶ、ドーズ量１．０×１０12／ｃｍ2 とする条件で、Ａｓ等のｎ型不純物をｐ型半導体基板１５１の裏面部にイオン注入する。これにより、高濃度ｐ型不純物領域１６２よりも基板内部側にｎ型不純物領域１６３が形成される。尚、ＰＤ１０１は、高濃度ｐ型不純物領域１６２及び第３ｎ型不純物領域１６３から構成される。その後、前述のフォトレジスト膜を完全に除去する。以上の工程を経て、本実施形態に係る固体撮像装置の主要部が完成する。
【００３７】
（第２の実施形態）
図９（ａ）及び（ｂ）は、本発明の第２の実施形態に係る固体撮像装置、具体的には裏面光入射型固体撮像装置を表面側及び裏面側のそれぞれから見た平面図である。図１０（ａ）及び（ｂ）は本発明の第２の実施形態に係る裏面光入射型固体撮像装置の単位セルにおける水平方向（図９（ａ）のＡ−Ａ’線）及び垂直方向（図９（ａ）のＢ−Ｂ’線）のそれぞれの断面図である。
【００３８】
図９（ｂ）及び図１０（ａ）、（ｂ）に示すように、ｐ型半導体基板１５１の裏面側には、当該裏面に入射した光を信号電荷に変換して蓄積する光電変換領域（ＰＤ）１０１が行列状に複数設けられている。一方、図１（ａ）及び図２（ａ）、（ｂ）に示すように、ｐ型半導体基板１５１の表面側には、裏面側のＰＤ１０１と対応するように、具体的には、ＰＤ１０１の垂直方向の配列に沿って、ＰＤ１０１に蓄積された信号電荷を読み出して転送する第１ＶＣＣＤ１０２と、電荷の排出のみを行うドレイン領域１０８と接続された第２ＶＣＣＤ１０３とが互いに隣り合うように設けられている。ＰＤ１０１の１つと、それに対応する第１ＶＣＣＤ１０２及び第２ＶＣＣＤ１０３とによって単位セル１０４が構成されている。すなわち、単位セル１０４は垂直方向及び水平方向のそれぞれに２次元状に配列されて画素領域１０５を形成している。第１ＶＣＣＤ１０２及び第２ＶＣＣＤ１０３のそれぞれから転送されてくる電荷は、ＨＣＣＤ１０６を通じてＦＤＡ１０７へと転送され、出力信号電圧に変換される。
【００３９】
具体的には、第１ＶＣＣＤ１０２は、ｐ型半導体基板１５１の表面部に形成された第１ｎ型不純物領域１５５と、第１ｎ型不純物領域１５５上にゲート絶縁膜１５２を介して形成された第１ゲート電極１５７とを有し、第２ＶＣＣＤ１０３は、ｐ型半導体基板１５１の表面部に形成された第２ｎ型不純物領域１５６と、第２ｎ型不純物領域１５６上にゲート絶縁膜１５２を介して形成された第２ゲート電極１５８とを有する。尚、ｐ型半導体基板１５１の表面上にはゲート電極１５７及び１５８を覆うように絶縁膜１５９が形成されており、その上に支持基板１６０が貼り合わされている。
【００４０】
また、ＰＤ１０１は、ｐ型半導体基板１５１の裏面部に形成された高濃度ｐ型不純物領域１６２と、高濃度ｐ型不純物領域１６２よりも基板内部側に形成された第３ｎ型不純物領域１６３とを有している。尚、ｐ型半導体基板１５１の裏面上には絶縁膜１６１が形成されている。
【００４１】
次に、図９（ａ）、（ｂ）及び図１０（ａ）、（ｂ）に示す本実施形態の固体撮像装置の一連の動作について、図１１（ａ）〜（ｄ）を参照しながら説明する。尚、図１１（ａ）〜（ｄ）は、図１０（ａ）のＣ−Ｄ線及びＣ−Ｄ’線に対応する単位セル（ＰＤ１０１、第１ＶＣＣＤ１０２、第２ＶＣＣＤ１０３）のポテンシャル図である。
【００４２】
まず、図１１（ａ）は、本実施形態に係る固体撮像装置の裏面側に光の入射が無く、ＰＤ１０１、第１ＶＣＣＤ１０２及び第２ＶＣＣＤ１０３に信号電荷が蓄積されていない状態のポテンシャル図である。このとき、第１ゲート電極１５７には信号電荷蓄積電圧ＶＭ（例えば０Ｖ）が印加されていると共に、第２ゲート電極１５８には信号蓄積電圧ＶＭよりも高いブルーミング抑制電圧ＶＢ（例えば０．５Ｖ）が印加されている。このように、第２ゲート電極１５８に第１ゲート電極１５７よりも高い電圧を印加することにより、ＰＤ１０１と第２ＶＣＣＤ１０３との間のポテンシャルバリアは、ＰＤ１０１と第１ＶＣＣＤ１０２との間のポテンシャルバリアよりも低くなる。
【００４３】
次に、図１１（ｂ）は、本実施形態に係る固体撮像装置の裏面側からＰＤ１０１に強い光が入射したときのポテンシャル図である。すなわち、ＰＤ１０１に強い光が入射し、ＰＤ１０１に蓄積可能な電荷量を超える信号電荷が発生した場合、第２ＶＣＣＤ１０３及びドレイン領域１０８がなければ、ＰＤ１０１からあふれ出た信号電荷は第１ＶＣＣＤ１０２及び第２ＶＣＣＤ１０３に流入して偽信号（ブルーミング成分）となってしまう可能性がある。しかしながら、本実施形態においては、第２ＶＣＣＤ１０３及びドレイン領域１０８を設けると共に第１ＶＣＣＤ１０２のゲート電圧と第２ＶＣＣＤ１０３のゲート電圧との間に差をつけることによって、ＰＤ１０１と第１ＶＣＣＤ１０２との間のポテンシャルバリアと比べてＰＤ１０１と第２ＶＣＣＤ１０３との間のポテンシャルバリアの方を低く設定しているため、ＰＤ１０１からあふれ出た信号電荷は第２ＶＣＣＤ１０３にのみ流入し、第１ＶＣＣＤ１０２に流入することは無い。本実施形態においては、図９（ａ）に示すように、ｐ型半導体基板１５１の表面側におけるＨＣＣＤ１０６の反対側（図面の上側）にドレイン領域１０８を設けて第２ＶＣＣＤ１０３と接続しているので、ＰＤ１０１からあふれ出た信号電荷（偽信号）を第２ＶＣＣＤ１０３を用いてドレイン領域１０８に転送できるので、ブルーミング成分を完全に掃き捨てることができる。尚、ドレイン領域１０８に印加されている電圧は例えば１０Ｖ程度であり、ドレイン領域１０８の不純物濃度は例えば１×１０15／ｃｍ3 程度である。
【００４４】
次に、図１１（ｃ）は、ＰＤ１０１への信号電荷の蓄積が完了し、ＰＤ１０１に蓄積された信号電荷を第１ＶＣＣＤ１０２に転送する際の（読み出し動作の際の）ポテンシャル図である。前述のように、本実施形態では第１ＶＣＣＤ１０２によって読み出し動作が行われる。具体的には、第１ゲート電極１５７に信号電荷読み出し電圧ＶＨ（例えば１５Ｖ）を印加することによって、ＰＤ１０１から第１ＶＣＣＤ１０２に信号電荷が転送される。尚、ＰＤ１０１から第２ＶＣＣＤ１０３にブルーミング成分としてあふれ出た信号電荷はドレイン領域１０８から掃き捨てられる。また、第１ＶＣＣＤ１０２による読み出し動作の間、第２ゲート電極１５８に印加されている電圧をブルーミング抑制電圧ＶＢのままにしておく。
【００４５】
次に、図１１（ｄ）は、読み出し動作完了後のポテンシャル図である。すなわち、第１ゲート電極１５７に印加されていた信号電荷読み出し電圧ＶＨを信号電荷蓄積電圧ＶＭに戻すことによって読み出し動作は完了する。このとき、第１ＶＣＣＤ１０２には、ブルーミング成分が混入していない信号電荷（ＰＤ１０１から転送されてきた信号電荷）のみが蓄えられている。
【００４６】
そして、第１ＶＣＣＤ１０２に蓄積された信号電荷は、その後、ＨＣＣＤ１０６へと転送された後、ＦＤＡ１０７で電圧変換され、これにより、ブルーミングレスの出力電圧が得られる。
【００４７】
以上に説明したように、本実施形態によれば、ＰＤ１０１と対応するように第１ＶＣＣＤ１０２及び第２ＶＣＣＤ１０３を設けると共に第２ＶＣＣＤ１０３とドレイン領域１０８とを接続し、且つ第２ＶＣＣＤ１０３とＰＤ１０１との間に形成されるポテンシャルバリアが、第１ＶＣＣＤ１０２とＰＤ１０１との間に形成されるポテンシャルバリアよりも低くなるように第２ＶＣＣＤ１０３の第２ゲート電極１５８にゲート電圧を印加する。このため、ＣＣＤに強い光が入射した場合、ＰＤ１０１からあふれ出た余剰な信号電荷はポテンシャルバリアの低い第２ＶＣＣＤ１０３へと流れ出てドレイン領域１０８から余剰な信号電荷を掃き捨てることができると共にＰＤ１０１に蓄積された信号電荷を第１ＶＣＣＤ１０２に読み出すことができるので、ブルーミングレスの高品質な画像を得ることができる。
【００４８】
尚、第２の実施形態において、ブルーミング成分を排出する用途に第２ＶＣＣＤ１０３及びドレイン領域１０８を用いた。しかし、これに限られず、例えば、第２ＶＣＣＤ１０３の第２ゲート電極１５８に信号電荷読み出し電圧ＶＨと同程度の電子シャッター電圧（例えば１５Ｖ）を印加すれば、ＰＤ１０１に蓄えられた電荷を全て排出する電子シャッター（リセット機能）として第２ＶＣＣＤ１０３及びドレイン領域１０８を用いることができる。
【００４９】
また、第２の実施形態において、図１０（ａ）に示すように、第１ＶＣＣＤ１０２を構成する第１ｎ型不純物領域１５５の単位セル当りの配置面積と、第２ＶＣＣＤ１０３を構成する第２ｎ型不純物領域１５６の単位セル当りの配置面積とを実質的に同じに設定した。しかし、これに代えて、図１２に示すように、第１ＶＣＣＤ１０２を構成する第１ｎ型不純物領域１５５の単位セル当りの配置面積を、第２ＶＣＣＤ１０３を構成する第２ｎ型不純物領域１５６の単位セル当りの配置面積よりも大きく設定してもよい。このようにすると、読み出しＶＣＣＤである第１ＶＣＣＤ１０２の配置面積を相対的に大きくしているため、転送可能な信号電荷量をより多く確保することができるので、固体撮像装置の性能をさらに向上させることができる。すなわち、第２ＶＣＣＤ１０３を構成する第２ｎ型不純物領域１５６の単位セル当りの配置面積については、可能な限り小さくすることが望ましい。尚、図１２は、第１ＶＣＣＤ１０２を構成する第１ｎ型不純物領域１５５の幅を、第２ＶＣＣＤ１０３を構成する第２ｎ型不純物領域１５６の幅の３倍に設定した場合を示している。
【００５０】
また、第２の実施形態において、各第２ＶＣＣＤ１０３のゲート電圧を一括して制御することにより、ＰＤ１０１の垂直方向の配列の全てに対してブルーミング成分の排出や前述の電子シャッター機能を一括して実施してもよいし、或いは、各第２ＶＣＣＤ１０３のゲート電圧を個別に制御することにより、ＰＤ１０１の垂直方向の特定配列（例えば一列おきの配列）に対して、ブルーミング成分の排出や前述の電子シャッター機能を実施してもよい。後者の場合、ＰＤ１０１の垂直方向の特定配列のみを用いて信号電荷の読み出しを行う、いわゆる間引きモードに非常に有利である。
【００５１】
また、第２の実施形態において、ドレイン領域１０８を設ける代わりに、第２ＶＣＣＤ１０３に蓄積されたブルーミング成分をＨＣＣＤ１０６を通じて排出してもよい。この場合、第１ＶＣＣＤ１０２及び第２ＶＣＣＤ１０３と、ＨＣＣＤ１０６との間にブランキング領域を設けることが好ましい。このようにすると、第１ＶＣＣＤ１０２及び第２ＶＣＣＤ１０３にそれぞれ蓄積された電荷をＨＣＣＤ１０６へと転送する際に、第１ＶＣＣＤ１０２及び第２ＶＣＣＤ１０３のそれぞれから電荷が同時にブランキング領域１０８へと転送されたとしても、ブランキング領域１０８からＨＣＣＤ１０６へは各ＶＣＣＤの電荷を交互に転送することができる。
【００５２】
また、第２の実施形態において、第１ＶＣＣＤ１０２及び第２ＶＣＣＤ１０３とは別に、電荷読み出し機能又は電荷排出機能を持つ１つ又は複数の他のＶＣＣＤをｐ型半導体基板１５１の表面側に設けてもよい。すなわち、ＰＤ１０１と対応するように、３つ以上のＶＣＣＤを設けてもよい。
【００５３】
以下、本実施形態に係る固体撮像装置の製造方法について図面を参照しながら説明する。図１３（ａ）〜（ｄ）、図１４（ａ）〜（ｄ）及び図１５（ａ）〜（ｄ）は本実施形態に係る固体撮像装置の製造方法の各工程を示す断面図であり、図１３（ａ）、（ｃ）、図１４（ａ）、（ｃ）及び図１５（ａ）、（ｃ）は図９（ａ）のＡ−Ａ’線に対応する単位セルの水平方向の断面図であり、図１３（ｂ）、（ｄ）、図１４（ｂ）、（ｄ）及び図１５（ｂ）、（ｄ）は図９（ａ）のＢ−Ｂ’線に対応する単位セルの垂直方向の断面図である。尚、図１３（ａ）〜（ｄ）、図１４（ａ）〜（ｄ）及び図１５（ａ）〜（ｄ）において、図９（ａ）、（ｂ）及び図１０（ａ）、（ｂ）に示す構成要素と同一の構成要素には同一の符号を付す。また、本実施形態の製造方法を説明するに当り、本実施形態の主要構成要素である単位セル１０４についての説明を行い、その他の構成要素であるＨＣＣＤ１０６やＦＤＡ１０７の製造方法については説明を省略する。
【００５４】
まず、図１３（ａ）及び（ｂ）に示すように、ｐ型半導体基板１５１の表面上に、熱酸化法等によって、ゲート絶縁膜１５２（例えば厚さ２０ｎｍ）を形成する。ゲート絶縁膜１５２は例えば酸化シリコン膜よりなる。次に、ゲート絶縁膜１５２上にフォトレジスト膜（図示省略）を形成し、第１ＶＣＣＤ１０２及び第２ＶＣＣＤ１０３の電荷転送領域が形成される領域並びにドレイン領域１０８が形成される領域と重なるフォトレジスト膜を除去する。その後、当該フォトレジスト膜をマスクとして、例えば注入エネルギーを２００ｋｅＶ、ドーズ量を４．０×１０12／ｃｍ2 とする条件で、砒素（Ａｓ）等のｎ型不純物をｐ型半導体基板１５１の表面部にイオン注入する。これにより、第１ＶＣＣＤ１０２の電荷転送領域となる第１ｎ型不純物領域１５５及び第２ＶＣＣＤ１０３の電荷転送領域となる第２ｎ型不純物領域１５６並びにドレイン領域１０８（図示省略）となるｎ型不純物領域が形成される。
【００５５】
次に、図１３（ｃ）及び（ｄ）に示すように、前述のフォトレジスト膜を完全に除去した後、ゲート絶縁膜１５２上にＣＶＤ法等を用いて多結晶シリコン膜（例えば厚さ３００ｎｍ）を形成する。その後、当該多結晶シリコン膜上にフォトレジスト（図示省略）を形成し、第１ＶＣＣＤ１０２及び第２ＶＣＣＤ１０３のゲート電極が形成される領域以外のフォトレジスト膜を除去する。続いて、当該フォトレジスト膜をマスクとして、前述の多結晶シリコン膜に対して例えばＲＩＥを行うことにより、第１ＶＣＣＤ１０２の第１ゲート電極１５７及び第２ＶＣＣＤ１０３の第２ゲート電極１５８を形成する。
【００５６】
次に、図１４（ａ）及び（ｂ）に示すように、前述のフォトレジスト膜を完全に除去した後、ｐ型半導体基板１０１の表面にＳＯＧ処理等を施し、ゲート電極１５７及び１５８を覆う絶縁膜１５９（例えば厚さ１０μｍ程度）を形成すると共に当該絶縁膜１５９の表面を平坦化する。尚、このとき、必要であれば、ＣＭＰ等の平坦化処理を行う。その後、絶縁膜１５９上にｐ型半導体基板等からなる支持基板１６０を貼り合わせる。
【００５７】
次に、図１４（ｃ）及び（ｄ）に示すように、ｐ型半導体基板１５１の裏面側（ＶＣＣＤ１０２及び１０３が形成されていない側）をＣＭＰ等により研磨することによって、ｐ型半導体基板１５１を薄く（例えば厚さ１０μｍ）する。
【００５８】
次に、図１５（ａ）及び（ｂ）に示すように、薄くしたｐ型半導体基板１５１の裏面側に熱酸化法等により絶縁膜１６１（例えば厚さ２０ｎｍ）を形成する。ここで、絶縁膜１６１は例えば酸化シリコン膜である。その後、絶縁膜１６１上にフォトレジスト膜（図示省略）を形成し、後述の高濃度ｐ型不純物領域１６２が形成される領域と重なるフォトレジスト膜を除去する。その後、当該フォトレジスト膜をマスクとして、例えば注入エネルギーを１０ｋｅＶ、ドーズ量１．０×１０14／ｃｍ2 とする条件で、ホウ素（Ｂ）等のｐ型不純物をｐ型半導体基板１５１の裏面部にイオン注入する。これにより、ｐ型半導体基板１５１の裏面部に高濃度ｐ型不純物領域１６２が形成される。
【００５９】
次に、図１５（ｃ）及び（ｄ）に示すように、前述のフォトレジスト膜を完全に除去した後、再度、新たにフォトレジスト膜（図示省略）を形成し、後述の第３ｎ型不純物領域１６３が形成される領域と重なるフォトレジスト膜を除去する。その後、当該フォトレジスト膜をマスクとして、例えば注入エネルギー５００ｋｅＶ、ドーズ量１．０×１０12／ｃｍ2 とする条件で、Ａｓ等のｎ型不純物をｐ型半導体基板１５１の裏面部にイオン注入する。これにより、高濃度ｐ型不純物領域１６２よりも基板内部側に第３ｎ型不純物領域１６３が形成される。尚、ＰＤ１０１は、高濃度ｐ型不純物領域１６２及び第３ｎ型不純物領域１６３から構成される。その後、前述のフォトレジスト膜を完全に除去する。以上の工程を経て、本実施形態に係る固体撮像装置の主要部が完成する。
【産業上の利用可能性】
【００６０】
以上に説明したように、本発明は、裏面光入射型の固体撮像装置において、光電変換領域と対応する転送レジスタに加えて、電荷の排出のみを行うドレイン領域を設けることにより、光電変換領域からあふれ出たブルーミング成分を掃き捨てることができるという効果が得られ、有用である。
【図面の簡単な説明】
【００６１】
【図１】図１（ａ）及び（ｂ）は、本発明の第１の実施形態に係る固体撮像装置を表面側及び裏面側のそれぞれから見た平面図である。
【図２】図２（ａ）及び（ｂ）は本発明の第１の実施形態に係る固体撮像装置の単位セルにおける水平方向（図１（ａ）のＡ−Ａ’線）及び垂直方向（図１（ａ）のＢ−Ｂ’線）のそれぞれの断面図である。
【図３】図３（ａ）〜（ｄ）は本発明の第１の実施形態に係る固体撮像装置の動作を説明するための図である。
【図４】図４（ａ）及び（ｂ）は本発明の第１の実施形態に係る固体撮像装置におけるドレイン領域の詳細構成を示す平面図である。
【図５】図５は本発明の第１の実施形態に係る固体撮像装置の単位セルにおける水平方向（図１（ａ）のＡ−Ａ’線）の断面構成のバリエーションを示す図である。
【図６】図６（ａ）〜（ｄ）は本発明の第１の実施形態に係る固体撮像装置の製造方法の各工程を示す断面図であり、図６（ａ）、（ｃ）は図１（ａ）のＡ−Ａ’線に対応する単位セルの水平方向の断面図であり、図６（ｂ）、（ｄ）は図１（ａ）のＢ−Ｂ’線に対応する単位セルの垂直方向の断面図である。
【図７】図７（ａ）〜（ｄ）は本発明の第１の実施形態に係る固体撮像装置の製造方法の各工程を示す断面図であり、図７（ａ）、（ｃ）は図１（ａ）のＡ−Ａ’線に対応する単位セルの水平方向の断面図であり、図７（ｂ）、（ｄ）は図１（ａ）のＢ−Ｂ’線に対応する単位セルの垂直方向の断面図である。
【図８】図８（ａ）〜（ｄ）は本発明の第１の実施形態に係る固体撮像装置の製造方法の各工程を示す断面図であり、図８（ａ）、（ｃ）は図１（ａ）のＡ−Ａ’線に対応する単位セルの水平方向の断面図であり、図８（ｂ）、（ｄ）は図１（ａ）のＢ−Ｂ’線に対応する単位セルの垂直方向の断面図である。
【図９】図９（ａ）及び（ｂ）は本発明の第２の実施形態に係る固体撮像装置を表面側及び裏面側のそれぞれから見た平面図である。
【図１０】図１０（ａ）及び（ｂ）は本発明の第２の実施形態に係る固体撮像装置の単位セルにおける水平方向（図１（ａ）のＡ−Ａ’線）及び垂直方向（図１（ａ）のＢ−Ｂ’線）のそれぞれの断面図である。
【図１１】図１１（ａ）〜（ｄ）は本発明の第２の実施形態に係る固体撮像装置の動作を説明するための図である。
【図１２】図１２は本発明の第２の実施形態に係る固体撮像装置の単位セルにおける水平方向（図１（ａ）のＡ−Ａ’線）の断面構成のバリエーションを示す図である。
【図１３】図１３（ａ）〜（ｄ）は本発明の第２の実施形態に係る固体撮像装置の製造方法の各工程を示す断面図であり、図１３（ａ）、（ｃ）は図９（ａ）のＡ−Ａ’線に対応する単位セルの水平方向の断面図であり、図１３（ｂ）、（ｄ）は図９（ａ）のＢ−Ｂ’線に対応する単位セルの垂直方向の断面図である。
【図１４】図１４（ａ）〜（ｄ）は本発明の第２の実施形態に係る固体撮像装置の製造方法の各工程を示す断面図であり、図１４（ａ）、（ｃ）は図９（ａ）のＡ−Ａ’線に対応する単位セルの水平方向の断面図であり、図１４（ｂ）、（ｄ）は図９（ａ）のＢ−Ｂ’線に対応する単位セルの垂直方向の断面図である。
【図１５】図１５（ａ）〜（ｄ）は本発明の第２の実施形態に係る固体撮像装置の製造方法の各工程を示す断面図であり、図１４（ａ）、（ｃ）は図９（ａ）のＡ−Ａ’線に対応する単位セルの水平方向の断面図であり、図１４（ｂ）、（ｄ）は図９（ａ）のＢ−Ｂ’線に対応する単位セルの垂直方向の断面図である。
【図１６】図１６は従来の一般的なＣＣＤイメージセンサの概略平面図である。
【図１７】図１７（ａ）及び（ｂ）は従来の裏面光入射型ＣＣＤを表面側及び裏面側のそれぞれからみた平面図である。
【図１８】図１８（ａ）及び（ｂ）は従来の裏面光入射型ＣＣＤの単位セルにおける水平方向（ＨＣＣＤに沿った方向）及び垂直方向（ＶＣＣＤに沿った方向）のそれぞれの断面図である。
【図１９】図１９（ａ）及び（ｂ）は図１８（ａ）及び（ｂ）のＺ−Ｚ’線に対応する単位セルのポテンシャル分布であって、図１９（ａ）は信号電荷蓄積電圧の印加時のポテンシャル分布であり、図１９（ｂ）は信号電荷読み出し電圧の印加時のポテンシャル分布である。
【図２０】図２０は従来の裏面光入射型ＣＣＤの問題点を説明するための図である。
【符号の説明】
【００６２】
１０１    ＰＤ
１０２    ＶＣＣＤ（第１ＶＣＣＤ）
１０３    第２ＶＣＣＤ
１０４    単位セル
１０５    画素領域
１０６    ＨＣＣＤ
１０７    ＦＤＡ
１０８    ドレイン領域
１０９    コンタクト
１５１    ｐ型半導体基板
１５２    ゲート絶縁膜
１５５    ｎ型不純物領域（第１ｎ型不純物領域）
１５６    第２ｎ型不純物領域
１５７    ゲート電極（第１ゲート電極）
１５８    第２ゲート電極
１５９    絶縁膜
１６０    支持基板
１６１    絶縁膜
１６２    高濃度ｐ型不純物領域
１６３    ｎ型不純物領域（第３ｎ型不純物領域）
【図１】
2009302444.tif 000003
【図２】
2009302444.tif 000004
【図３】
2009302444.tif 000005
【図４】
2009302444.tif 000006
【図５】
2009302444.tif 000007
【図６】
2009302444.tif 000008
【図７】
2009302444.tif 000009
【図８】
2009302444.tif 000010
【図９】
2009302444.tif 000011
【図１０】
2009302444.tif 000012
【図１１】
2009302444.tif 000013
【図１２】
2009302444.tif 000014
【図１３】
2009302444.tif 000015
【図１４】
2009302444.tif 000016
【図１５】
2009302444.tif 000017
【図１６】
2009302444.tif 000018
【図１７】
2009302444.tif 000019
【図１８】
2009302444.tif 000020
【図１９】
2009302444.tif 000021
【図２０】
2009302444.tif 000022