(57)【要約】【課題】電流コラプス現象を抑制し、耐圧を向上させることが可能な半導体装置を提供する。【解決手段】半導体装置１は、導電性の基板２と、基板２の一方の主面２ａに形成されるとともに２次元電子ガス層１２ａを含む化合物半導体部３と、化合物半導体部３の表面３ａの第１の部分５１Ａに形成されたソース電極４、ドレイン電極５及びゲート電極６と、化合物半導体部３の表面３ａの第２の部分５１Ｂに形成された補助電極７と、ソース電極４と補助電極７とを電気的に接続する接続導体８とを備えている。化合物半導体部３には、ソース電極４と補助電極７との間の領域に２次元電子ガス層１２ａを切断し、化合物半導体部３を第１の部分５１Ａと第２の部分５１Ｂに分断する切断溝２１が形成されている。【選択図】図１
2009064972.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に形成されるとともに、電子走行層を含む窒化物系化合物半導体の化合物半導体部と、
前記化合物半導体部の上面から前記電子走行層を分断するように形成され、前記化合物半導体部に第１の部分と第２の部分を形成する切断溝と、
前記化合物半導体部の第１の部分の上に形成された入出力用又は制御用の電極と、
前記化合物半導体部の第２の部分の上に形成された補助電極と、
前記電極のうちの１つと前記補助電極とを電気的に接続する接続導体とを備えることを特徴とする半導体装置。
【請求項２】
基板と、
前記基板の上に形成されるとともに、２次元電子ガス層を含む窒化物系化合物半導体の化合物半導体部と、
前記化合物半導体部の上面から前記２次元電子ガス層を分断するように形成され、前記化合物半導体部に第１の部分と第２の部分を形成する切断溝と、
前記化合物半導体部の第１の部分の上に形成された入出力用又は制御用の電極と、
前記化合物半導体部の第２の部分の上に形成された補助電極と、
前記電極のうちの１つと前記補助電極とを電気的に接続する接続導体とを備えることを特徴とする半導体装置。
【請求項３】
２次元電子ガス層を含む窒化物系化合物半導体の化合物半導体部と、
前記化合物半導体部の上面から前記２次元電子ガス層を分断するように形成され、前記化合物半導体部に第１の部分と第２の部分を形成する切断溝と、
前記化合物半導体部の前記第２の部分の下面から前記切断溝よりも高い位置まで掘られ、前記化合物半導体部の前記第２の部分に第３の部分と第４の部分を形成する延長溝と、
前記化合物半導体部の第１の部分の上に形成された入出力用又は制御用の電極と、
前記延長溝を挟み前記切断溝とは反対側の前記基板又は前記化合物半導体部の下面に形成された補助電極と、
前記電極のうちの１つと前記補助電極とを電気的に接続する接続導体とを備えることを特徴とする半導体装置。
【請求項４】
前記補助電極と接続される前記電極は、前記化合物半導体部とオーミック接続されていることを特徴とする請求項１〜請求項３の何れか１項を満足する半導体装置。
【請求項５】
導電性の第１の基板と、
前記第１の基板の一方の主面に形成されるとともに、２次元電荷ガス層を含む第１の化合物半導体部と、
前記第１の化合物半導体部の表面にオーミック接続された入出力用の電極と、
導電性の第２の基板と、
前記第２の基板の一方の主面に形成された第２の化合物半導体部と、
前記第２の化合物半導体部の表面に形成された補助電極と、
前記電極と前記補助電極とを電気的に接続する接続導体とを備え、
前記第１の基板の他方の主面と前記第２の基板の他方の主面とが貼り合わされていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導電性の基板上に２次元電荷ガス層または電子走行層を有する化合物半導体部が形成された、ＨＥＭＴ（高電子移動トランジスタ：high electron mobility transistor）等の半導体装置に関する。
【背景技術】
【０００２】
従来、シリコン等からなる導電性の基板上にＧａＮ系半導体材料等からなる化合物半導体部が形成された半導体装置が知られている（特許文献１参照）。例えば、導電性の基板と、基板上に形成されたＧａＮ半導体層からなる電子走行層及びＡｌＧａＮ半導体層からなる電子供給層を含む化合物半導体部と、化合物半導体部の表面に形成された３つの電極、つまり、入出力用の電極（ソース電極、ドレイン電極）、制御用の電極（ゲート電極）とを備えた半導体装置（ＨＥＭＴ）が知られている。一般に、ソース電極及びドレイン電極は、化合物半導体部とオーミック（低抵抗）接続され、ゲート電極は化合物半導体部とショットキー接合または絶縁膜を介して形成されたＭＩＳ構造となっている。
【０００３】
上述の半導体装置では、電子走行層の電子供給層との界面近傍に２次元電子ガス層（２ＤＥＧ層）が生成される。ソース電極及びドレイン電極間に電圧を印加すると、ソース電極とドレイン電極との間を２次元電子ガスの電子が高速で移動して、ゲート電極に印加された電圧に対応した主電流が流れる。
【０００４】
このような半導体装置の場合、大電力動作時においてオフからオン（又は、逆バイアスから順バイアス）に変えた時、電流が減少する、いわゆる電流コラプス現象が問題となる。ちなみに電流コラプス現象は、化合物半導体部の表面又は内部の欠陥にトラップされた電子が２次元電子ガス層や化合物半導体部に蓄えられる電荷を減少させることによって生じるといわれている。このため、基板と３つの電極のいずれかとを電気的に接続して、接続された電極と基板とを同電位にして安定にすることにより、電流コラプス現象を抑制させる技術が知られている。
【０００５】
しかしながら、このように電極と基板とを接続した場合、３つの電極間の耐圧だけでなく、電極と基板との間の耐圧が新たな問題として発生する。ここで電極と基板との間の耐圧を高めるために、電極と基板との間の抵抗値を大きくすることが考えられる。この場合、基板上に形成される化合物半導体部を厚くすることによって電極と基板との間の抵抗値を大きくすることが考えられる。
【特許文献１】特開２０００−２８６４２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、窒化物系半導体材料は安価で高品質な基板が得られにくいことから、一般的にＳｉ基板やＳｉＣ基板等、異種基板上に形成される。また、窒化物系半導体材料を形成するためには１０００℃程度の高温にしなければならず、基板と化合物半導体部との熱膨張率の違いから、化合物半導体部を厚く形成することは基板の変形やクラック等を招くので限界がある。このため、上述したように化合物半導体部の厚みにより基板と電極との間の抵抗値を大きくして耐圧（例えば、１０００Ｖ以上）を向上させることには限界がある。
【０００７】
本発明は、上述した課題を解決するために創案されたものであり、電流コラプス現象を抑制しつつ、耐圧を向上させることが可能な半導体装置を提供することを目的としている。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、請求項１に記載の発明は、基板と、前記基板の上に形成されるとともに、電子走行層を含む窒化物系化合物半導体の化合物半導体部と、前記化合物半導体部の上面から前記電子走行層を分断するように形成され、前記化合物半導体部に第１の部分と第２の部分を形成する切断溝と、前記化合物半導体部の第１の部分の上に形成された入出力用又は制御用の電極と、前記化合物半導体部の第２の部分の上に形成された補助電極と、前記電極のうちの１つと前記補助電極とを電気的に接続する接続導体とを備えることを特徴とする半導体装置である。
【０００９】
請求項２に記載の発明は、基板と、前記基板の上に形成されるとともに、２次元電子ガス層を含む窒化物系化合物半導体の化合物半導体部と、前記化合物半導体部の上面から前記２次元電子ガス層を分断するように形成され、前記化合物半導体部に第１の部分と第２の部分を形成する切断溝と、前記化合物半導体部の第１の部分の上に形成された入出力用又は制御用の電極と、前記化合物半導体部の第２の部分の上に形成された補助電極と、前記電極のうちの１つと前記補助電極とを電気的に接続する接続導体とを備えることを特徴とする半導体装置である。
【００１０】
請求項３に記載の発明は、２次元電子ガス層を含む窒化物系化合物半導体の化合物半導体部と、前記化合物半導体部の上面から前記２次元電子ガス層を分断するように形成され、前記化合物半導体部に第１の部分と第２の部分を形成する切断溝と、前記化合物半導体部の前記第２の部分の下面から前記切断溝よりも高い位置まで掘られ、前記化合物半導体部の前記第２の部分に第３の部分と第４の部分を形成する延長溝と、前記化合物半導体部の第１の部分の上に形成された入出力用又は制御用の電極と、前記延長溝を挟み前記切断溝とは反対側の前記基板又は前記化合物半導体部の下面に形成された補助電極と、前記電極のうちの１つと前記補助電極とを電気的に接続する接続導体とを備えることを特徴とする半導体装置である。
【００１１】
請求項４に記載の発明は、前記補助電極と接続される前記電極は、前記化合物半導体部とオーミック接続されていることを特徴とする請求項１〜請求項３の何れか１項を満足する半導体装置である。
【００１２】
請求項５に記載の発明は、導電性の第１の基板と、前記第１の基板の一方の主面に形成されるとともに、２次元電荷ガス層を含む第１の化合物半導体部と、前記第１の化合物半導体部の表面にオーミック接続された入出力用の電極と、導電性の第２の基板と、前記第２の基板の一方の主面に形成された第２の化合物半導体部と、前記第２の化合物半導体部の表面に形成された補助電極と、前記電極と前記補助電極とを電気的に接続する接続導体とを備え、前記第１の基板の他方の主面と前記第２の基板の他方の主面とが貼り合わされていることを特徴とする半導体装置である。
【発明の効果】
【００１３】
本発明によれば、２次元電荷ガス又は電子走行層を切断するための切断溝、または、基板の貼り合わせにより基板に対していずれかの入出力用又は制御用の電極と補助電極との間のリーク電流経路を長くしているので、電流コラプス現象の抑制を実現しつつ、化合物半導体部を厚く形成することなく耐圧を向上させることができる。
【発明を実施するための最良の形態】
【００１４】
（第１実施形態）
次に、本発明をＨＥＭＴに適用した第１実施形態による半導体装置について、図面を参照して説明する。図１は、第１実施形態による半導体装置の断面図である。図２は、第１実施形態による半導体装置の平面図である。
【００１５】
図１に示すように、半導体装置１は、基板２と、化合物半導体部３と、ソース電極４と、ドレイン電極５と、ゲート電極６と、補助電極７と、接続導体８とを備えている。
【００１６】
基板２は、化合物半導体部３を一方の主面２ａにエピタキシャル成長させ、且つ、支持するためのものである。基板２は、約１×１０１２ｃｍ−３〜約１×１０１９ｃｍ−３の濃度のｐ型不純物であるボロンがドープされ、約０．０１Ωｃｍ〜約１０００Ωｃｍの抵抗値を有する導電性のｐ型シリコン単結晶からなる。基板２は、約１００μｍ〜約１５０μｍの厚みを有する。なお、基板２をｎ型シリコン又はアンドープ又は高抵抗なシリコン基板としてもよい。
【００１７】
化合物半導体部３は、基板２の一方の主面（上面）２ａに順に積層されたバッファ層１１と、電子走行層１２と、電子供給層１３とを備えている。
【００１８】
バッファ層１１は、基板２の主面（上面）２ａに形成されている。バッファ層１１は、ＡｌＮ層とＧａＮ層とが交互に周期的に積層された多層構造を有する。
【００１９】
電子走行層１２は、電子供給層１３から供給された電子が面方向に沿って移動させるための層である。電子走行層１２は、バッファ層１１上に形成された約０．３μｍ〜約１０μｍの厚みのＡｌＸＩｎＹＧａ１−Ｘ−ＹＮ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ≦１）として、例えば、アンドープＧａＮ層からなる。
【００２０】
電子供給層１３は、電子走行層１２に電子を供給するためのものである。電子供給層１３は、電子走行層１２上に形成された約５ｎｍ〜約５０ｎｍの厚みのＡｌＸＩｎＹＧａ１−Ｘ−ＹＮ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ≦１）として、例えば、アンドープＡｌＸＧａ１−ＸＮ層からなる。電子供給層１３は、アンドープであるがｎ型半導体と同様の特性を有する。ＡｌＸＧａ１−ＸＮ層内のＧａに対するＡｌの比率であるＸは、
０．２＜Ｘ＜０．４    好ましくは    Ｘ＝０．３
となるように構成されている。
【００２１】
ここで、電子供給層１３を構成するＡｌＸＧａ１−ＸＮは、電子走行層１２を構成するＧａＮよりも広いバンドギャップを有する。これにより、電子走行層１２には、電子供給層１３との界面近傍の領域に２次元電子ガス層１２ａが形成される。
【００２２】
化合物半導体部３には、ソース電極４と補助電極７との間の領域に切断溝２１が形成されている。切断溝２１は、化合物半導体部３を第１の部分５１Ａと第２の部分５１Ｂに分けるものである。切断溝２１は、化合物半導体部３の表面３ａから２次元電子ガス層１２ａよりも深い位置まで形成されており、図１においては、基板２の主面（上面）２ａに達するように形成されている。これにより、切断溝２１は、２次元電子ガス層１２ａを切断し、ドレイン電極５と補助電極７との間のリーク電流経路Ｌを長くしている。
【００２３】
ソース電極４及びドレイン電極５は、電気信号を入出力するためのものであって、所定の間隔を開けて化合物半導体部３の第１の部分５１Ａの表面３ａに形成されている。ソース電極４及びドレイン電極５は、Ｔｉ層及びＡｌ層とが順に積層された構造を有する。ソース電極４及びドレイン電極５は、化合物半導体部３と低抵抗（オーミック）接続されている。
【００２４】
ゲート電極６は、化合物半導体部３の第１の部分５１Ａの表面３ａに形成されている。ゲート電極６は、ソース電極４及びドレイン電極５との間に配置されている。ゲート電極６は、Ｎｉ層、Ａｕ層、Ｔｉ層が順に積層された構造を有する。ゲート電極６は、化合物半導体部３とショットキー接合されている。
【００２５】
補助電極７は、切断溝２１を挟んでソース電極４とは反対側の化合物半導体部３の第２の部分５１Ｂの表面３ａに形成されている。補助電極７は、Ｎｉ層、Ａｕ層、Ｔｉ層が順に積層された構造を有する。補助電極７は、化合物半導体部３とショットキー接合されている。
【００２６】
接続導体８は、ソース電極４と補助電極７とを電気的に接続するためのものである。接続導体８は、金細線等のワイヤからなる。
【００２７】
次に、上述した半導体装置１の動作説明をする。
【００２８】
半導体装置１は、ノーマリオン構造を有する。従って、半導体装置１では、ソース電極４の電位がドレイン電極５の電位よりも高く、且つ、ゲート電極６に電圧が印加されていない状態では、ソース電極４、電子供給層１３、２次元電子ガス層１２ａ、電子供給層１３、及び、ドレイン電極５の順に電子が流れる（図１の点線参照）。
【００２９】
一方、ゲート電極６とソース電極４との間にオフ制御電圧を印加すると、ゲート電極６と化合物半導体部３との間のショットキー接合に逆方向バイアス電圧が印加されることになる。このため、化合物半導体部３に空乏層が形成され、この空乏層により２次元電子ガス層１２ａが遮断されてオフ状態になる。
【００３０】
ここで、半導体装置１では、ソース電極４と補助電極７とが接続導体８によって電気的に接続されているので、ソース電極４と補助電極７との間の電流経路上の基板２の電位が安定する。これにより、動作時の半導体装置１の電気的特性が安定する。また、化合物半導体部３の表面３ａのゲート電極６の近傍にトラップされる電子に起因する電流コラプスが抑制される。尚、ソース電極４と補助電極７との接続により電流コラプスが抑制されるのは、基板２の内部以外に電子の開放経路を設けることにより、化合物半導体部３の表面３ａにトラップされた電子が放電されやすくなるためと考えられる。
【００３１】
次に、上述した半導体装置１の製造方法について説明する。
【００３２】
まず、ＭＯＶＰＥ（有機金属気相成長）法により、基板２の一方の主面２ａにバッファ層１１、電子走行層１２及び電子供給層１３を順に積層して、化合物半導体部３を形成する。
【００３３】
次に、所望のパターンにレジスト膜を形成した後、スパッタ法により化合物半導体部３の表面３ａにＴｉ層及びＡｌ層を順に積層する。その後、レジスト膜とともに、レジスト膜上のＴｉ層及びＡｌ層を除去して、ソース電極４及びドレイン電極５を形成する。そして、熱処理することによりソース電極４及びドレイン電極５と化合物半導体部３とをオーミック接続させる。
【００３４】
次に、レジスト膜を形成した後、スパッタ法により化合物半導体部３の表面３ａにＮｉ層、Ａｕ層、Ｔｉ層を順に積層する。その後、レジスト膜とともに、レジスト膜上のＮｉ層、Ａｕ層、Ｔｉ層を除去することによって、化合物半導体部３とショットキー接合されたゲート電極６及び補助電極７を形成する。次に、レジスト膜を形成した後、化合物半導体部３の表面３ａ側から２次元電子ガス層１２ａよりも深い位置、例えば、図１においては基板２の主面２ａに達する切断溝２１を形成する。次に、素子単位に分割した後、ソース電極４と補助電極７とを接続導体８によって接続することにより、半導体装置１が完成する。
【００３５】
上述したように、本発明の第１実施形態における半導体装置１では、補助電極７とソース電極４との間に切断溝２１が形成されている。これにより、切断溝がなく、３つの電極のいずれか、例えば、ソース電極と基板とを電気的に接続した半導体装置におけるドレイン電極と基板との間のリーク電流経路に比べて、本発明の第１実施形態におけるドレイン電極５と補助電極７との間のリーク電流経路Ｌが長くなるので、抵抗値を約２倍にすることができる。これにより、基板２の電位を安定させて電気的特性の安定及び電流コラプス現象の抑制を実現しつつ、ドレイン電極５と補助電極７との間の耐圧を向上させることができる。
【００３６】
また、ゲート電極６を挟み補助電極７とは反対側にドレイン電極５を形成することによって、切断溝２１の幅を狭くしても補助電極７とドレイン電極５との間のリーク電流経路Ｌを十分に長くすることができる。これにより、切断溝２１の幅を狭くしても、ドレイン電極５と補助電極７との間の耐圧を十分確保できる。
【００３７】
（第２実施形態）
次に、上述した第１実施形態の一部を変更した第２実施形態の半導体装置について図面を参照して説明する。図３は、第２実施形態による半導体装置の断面図である。尚、第１実施形態と同様の構成には、同じ符号を付けて説明を省略する。
【００３８】
図３に示すように、補助電極７Ａと切断溝２１との間には、ドレイン電極５と補助電極７Ａとのリーク電流経路Ｌを長くするための延長溝２２が形成されている。延長溝２２は、化合物半導体部３の第１の部分５１Ａが上に設けられた第１の部分５２Ａと、第２の部分５２Ｂとに基板２を分けるものであり、切断溝２１と半導体装置１Ａにおいて、反対の側から掘られている。即ち、延長溝２２は、基板２の裏面２ｂから半導体装置１Ａの内側へと形成されている。また、延長溝２２は、化合物半導体部３の第２の部分５１Ｂを第３の部分５１Ｃと第４の部分５１Ｄに分けるように形成されている。延長溝２２の底面２２ａは、切断溝２１の底面２１ａよりも化合物半導体部３の表面３ａ側（高い位置）に形成されている。
【００３９】
補助電極７Ａは、化合物半導体部３の第４の部分５１Ｄと接触している基板２の第２の部分５２Ｂの他方の主面（下面）２ｂ上に形成されている。また、異なる面から２本の溝（切断溝２１、延長溝２２）が掘られている。これらにより、ドレイン電極５と補助電極７Ａとの間のリーク電流経路Ｌをより長くして、抵抗値を大きくすることができる。この結果、切断溝２１及び延長溝２２がない場合に比べて、ドレイン電極５と補助電極７Ａとの間の耐圧を約３倍に向上させることができる。さらに、第１実施形態と同様に基板２の電位を安定させて、電気的特性の安定及び電流コラプス現象の抑制を実現しつつ、ドレイン電極５と補助電極７Ａとの間の耐圧を向上させることができる。
【００４０】
（第３実施形態）
次に、上述した第１実施形態の一部を変更した第３実施形態の半導体装置について図面を参照して説明する。図４は、第３実施形態による半導体装置の断面図である。尚、第１実施形態と同様の構成には、同じ符号を付けて説明を省略する。
【００４１】
図４に示すように、第３実施形態による半導体装置１Ｂは、ソース電極４とドレイン電極５との配置が入れ替わるとともに、補助電極７がドレイン電極５と電気的に接続されている事以外は、第１実施形態による半導体装置１と同様である。従って、第３実施形態による半導体装置１Ｂは、第１実施形態と略同様の効果を奏することができる。尚、補助電極７は、ドレイン電極５ではなく、ゲート電極６と電気的に接続してもよい。
【００４２】
（第４実施形態）
次に、第４実施形態の半導体装置について図面を参照して説明する。図５は、第４実施形態による半導体装置の断面図である。尚、第１実施形態と同様の構成には、同じ符号を付けて説明を省略する。
【００４３】
図５に示すように、第４実施形態による半導体装置１Ｃは、基板（請求項の第１の基板に相当）２と同じ構成を有する基板（請求項の第２の基板に相当）２Ａ、及び、化合物半導体部（請求項の第１の化合物半導体部に相当）３と同じ構成を有するバッファ層１１Ａ、電子走行層１２Ａ及び電子供給層１３Ａを含む化合物半導体部（請求項の第２の化合物半導体部に相当）３Ａとを備えている。接続導体８を介してソース電極４と電気的に接続される補助電極７Ａが化合物半導体部３Ａの表面３Ａａに形成されている。ここで、基板２の裏面２ｂと基板２Ａの裏面２Ａｂは、既知の基板貼り合わせ技術により貼り合わされている。
【００４４】
このように構成することにより、ドレイン電極５と補助電極７Ａとの間のリーク電流経路Ｌを長くすることができるので、第１実施形態の半導体装置１と同じ効果を奏することができる。尚、基板２と基板２Ａとを異なる基板により構成してもよい。更に、化合物半導体部３と化合物半導体部３Ａとを異なる半導体材料により構成してもよい。
【００４５】
以上、実施形態を用いて本発明を詳細に説明したが、本発明は本明細書中に説明した実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載及び特許請求の範囲の記載と均等の範囲により決定されるものである。以下、上記実施形態を一部変更した変更形態について説明する。
【００４６】
例えば、上述した第１実施形態〜第３実施形態では、切断溝を基板の主面に達するように形成したが、切断溝の深さは特に限定されるものではない。具体的には、切断溝が２次元電子ガス層を切断するように構成すればよい。従って、切断溝は２次元電子ガス層の下面まで達すればよく、切断溝が基板の内部にまで達してもよい。
【００４７】
また、補助電極と化合物半導体部及び基板とは、ショットキー接合に限定されるものではなく、オーミック接続させてもよい。
【００４８】
また、各半導体層及び電極等を構成する材料は適宜変更可能である。例えば、基板をシリコン以外のＳｉＣ等の導電性の材料により構成してもよい。
【００４９】
また、上述した各実施形態では、本発明をＨＥＭＴに適用した例を示したが、他の半導体装置、例えば、ＭＥＳＦＥＴ、ショットキーダイオードを構成する電極のいずれかに置き換え、補助電極とを電気的に接続するように本発明を適用してもよい。
【００５０】
また、上述の実施形態では、２次元電子ガス層を有する半導体装置について説明したが、２次元正孔ガス層を有する半導体装置に本発明を適用してもよい。
【００５１】
また、ゲート電極６をショットキー電極でなくＭＩＳ構造としてもよいし、ソース電極４及びドレイン電極５を櫛歯状に形成してもよい。
【００５２】
また、上述した各実施形態では、ノーマリオン型のＨＥＭＴに適応した例を示したが、リセスゲート型やゲート電極６の下にｐ型半導体層を形成する等、周知のノーマリオフ型のＨＥＭＴに本発明を適応してもよい。
【図面の簡単な説明】
【００５３】
【図１】第１実施形態による半導体装置の断面図である。
【図２】第１実施形態による半導体装置の平面図である。
【図３】第２実施形態による半導体装置の断面図である。
【図４】第３実施形態による半導体装置の断面図である。
【図５】第４実施形態による半導体装置の断面図である。
【符号の説明】
【００５４】
１、１Ａ、１Ｂ、１Ｃ     半導体装置
２、２Ａ    基板
２ａ  主面
２ｂ  裏面
３、３Ａ    化合物半導体部
３ａ、３Ａａ       表面
４    ソース電極
５    ドレイン電極
６    ゲート電極
７    補助電極
８    接続導体
１１、１１Ａ       バッファ層
１２、１２Ａ       電子走行層
１２ａ      ２次元電子ガス層
１３、１３Ａ       電子供給層
２１  切断溝
２１ａ      底面
２２  延長溝
２２ａ      底面
Ｌ    リーク電流経路
【図１】
2009064972.tif 000003
【図２】
2009064972.tif 000004
【図３】
2009064972.tif 000005
【図４】
2009064972.tif 000006
【図５】
2009064972.tif 000007