(57)【要約】【課題】  縦型の半導体装置において、製造工程中についた傷などによるパンチスルーの発生を抑制することができる半導体装置を提供する。【解決手段】  縦型のＩＧＢＴである半導体装置１００は、コレクタ電極２と、ｐ+型のコレクタ層４と、ｎ+型のバッファ層６と、ｎ−型のドリフト層８と、ｐ型のボディ領域１０と、ｎ+型のエミッタ領域１２と、ゲート電極１８と、エミッタ電極１４を備えている。半導体装置１００は裏面に、凹部２８と凸部３０からなる凹凸形状３２を備えている。隣接する凹部２８の底面同士の間隔Ｌ２は、バッファ層６の厚みＬ１の０．７倍以下であるため、バッファ層６は凹部底面から一定距離だけ隔てた深さに連続して形成される。裏面接触面から深い位置にバッファ層６を形成することができるため、製造工程中についた傷などによるパンチスルー現象の発生が抑制される。【選択図】  図１
2009064825.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に表面電極が形成されており、半導体基板の裏面に裏面電極が形成されている縦型の半導体装置であり、
半導体基板の裏面に、凹部底面が平坦な凹凸形状が形成されており、
凹部底面から一定距離だけ隔てた深さの半導体基板内に不純物拡散領域が形成されており、
隣接する凹部底面同士の間隔が、前記不純物拡散領域の厚みの０．７倍以下であり、
隣接する凹部底面同士の間隔において、前記不純物拡散領域が前記深さにおいて連続していることを特徴とする半導体装置。
【請求項２】
前記凹部底面と凸部側面が鈍角をなしており、
前記裏面電極が、半導体基板の裏面全体に形成されていることを特徴とする請求項１の半導体装置。
【請求項３】
前記半導体装置は、ＩＧＢＴであり、
前記不純物拡散領域が、コレクタ層とドリフト層を分離するバッファ層を形成しており、
前記バッファ層が、半導体基板の裏面の凹凸形状に関わらず、凹部底面から一定距離だけ隔てた深さを連続して伸びていることを特徴とする請求項１又は２の半導体装置。
【請求項４】
半導体基板の表面に表面電極が形成されており、半導体基板の裏面に裏面電極が形成されている縦型の半導体装置を製造する方法であり、
半導体基板の裏面に、凹部底面が平坦な凹凸形状を形成する凹凸形成工程と、
少なくとも凹部底面から半導体基板内に、凹部底面から一定距離だけ隔てた深さに不純物が到達するエネルギーで不純物を注入する工程と、
半導体基板を熱処理して注入した不純物を拡散する不純物拡散工程を備えており、
前記凹凸形成工程で、隣接する凹部底面同士の間隔を、前記不純物拡散工程で得られる不純物拡散領域の厚みの０．７倍以下にしておくことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置とその製造方法に関する。特に、半導体基板の表面に表面電極が形成されており、半導体基板の裏面に裏面電極が形成されている縦型の半導体装置とその製造方法に関する。
【背景技術】
【０００２】
縦型の半導体装置の開発が進められている。半導体装置の製造工程では、製造工程中に、製造装置との接触などによって生じる傷が半導体基板の裏面についてしまうことがある。このような傷が、縦型半導体装置の裏面に形成されている不純物拡散領域を貫通すると、パンチスルー現象が発生する。その結果、縦型半導体装置の耐圧が低下する。
【０００３】
半導体基板の裏面側に形成されている不純物拡散領域を貫通する傷によるパンチスルー現象の発生を低減する縦型半導体装置の製造方法が提案されている。この製造方法では、表面電極の形成後、製造工程の終盤で半導体基板の裏面側に不純物拡散領域を形成する。不純物拡散領域の形成前に裏面についた傷は不純物拡散領域によってその表面が覆われる。また、裏面に不純物拡散領域を形成した後に半導体基板と製造装置が接触する回数が減るため、裏面に傷がつく可能性が低減される。その結果、裏面についた傷によるパンチスルー現象の発生が低減される。このような半導体装置が特許文献１等に開示されている。
【０００４】
【特許文献１】特開２００３−５１５９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記の製造方法によっても、半導体基板の裏面に不純物拡散領域を形成した後に、傷がつくことを抑制しきれない。不純物拡散領域を貫通する傷がついてしまえば、パンチスルー現象の発生を抑制することができない。
【０００６】
本発明は、上記の課題を解決する。本発明の半導体装置は、裏面に不純物拡散領域を形成した後に、不純物拡散領域を貫通する傷がつくことを抑制できる技術を提供する。
本発明は、製造工程中についた傷などによってパンチスルー現象が発生することを抑制できる半導体装置を提供することを目的とする。またそのような半導体装置の製造方法を提供することをも目的とする。
【課題を解決するための手段】
【０００７】
本発明は、半導体基板の表面に表面電極が形成されており、半導体基板の裏面に裏面電極が形成されている縦型の半導体装置に関する。
本発明の半導体装置は、半導体基板の裏面に、凹部底面が平坦な凹凸形状が形成されている。凸部表面は平坦であってもよいし、平坦でなくてもよい。
本発明の半導体装置では、凹部底面から一定距離だけ隔てた深さの半導体基板内に、不純物拡散領域が形成されている。
本発明の半導体装置は、隣接する凹部底面同士の間隔が、不純物拡散領域の厚みの０．７倍以下であり、隣接する凹部底面同士の間隔において、不純物拡散領域が凹部底面から一定距離だけ隔てた深さにおいて連続している。
【０００８】
凹部底面から一定距離だけ隔てた深さの半導体基板内には、不純物が縦方向又は横方向へ拡散することによって不純物拡散領域が形成される。本発明者は、隣接する凹部底面同士の間隔が、不純物拡散領域の厚みの０．７倍より大きいと、裏面が凸部になっている部分では凹部底面から一定距離だけ隔てた深さにおいて不純物拡散領域が不連続となるのに対し、隣接する凹部底面同士の間隔が、不純物拡散領域の厚みの０．７倍以下であると、裏面が凸部になっている部分でも凹部底面から一定距離だけ隔てた深さにおいて不純物拡散領域が連続して形成されることを見出した。後者の場合、凹部底面から凸部表面までの距離をＡとし、凹部底面から不純物拡散領域までの距離をＢとしたときに、凸部表面から距離Ａ＋Ｂだけ隔てた深さに不純物拡散領域が形成される。
【０００９】
仮に凹凸形状が形成されていなければ、裏面から距離Ｂだけ隔てた深さに不純物拡散領域が形成され、深さＢ以上の傷がつけばパンチスルー現象が発生する。それに対し、本発明は凸部表面に傷がついても、その深さがＡ＋Ｂ以上でなければパンチスルー現象は発生しない。Ａの高さを確保することによって、傷によってパンチスルー現象が発生することを防止できる。凹部底面では、深さＢに不純物拡散領域が存在しており、深さＢ以上の傷がつけばパンチスルー現象が発生する可能性がある。しかしながら、凹部底面は窪んでおり、製造装置等と直接接触する可能性が低く、傷がつきにくい。傷がつきやすい凸部では不純物拡散領域が深い位置に存在しているので、傷によってパンチスルー現象が発生する可能性が低く抑えられ、不純物拡散領域が浅い位置に存在する凹部底面には傷がつきにくい。このようにして、本発明の半導体装置では、傷によってパンチスルー現象が発生する可能性を低く抑えることができる。
【００１０】
本発明の半導体装置は、凹部底面と凸部側面が鈍角をなしており、裏面電極が、半導体基板の裏面全体に形成されていることが好ましい。
凹凸形状が上記の形状になっていると、凸部の側面にも裏面電極を形成することができる。半導体基板の裏面全体に裏面電極を形成することができる。その結果、裏面電極の電極面積が増加し、接触抵抗を低減することができる。パンチスルーの発生を抑制できるとともに、接触抵抗を低減することができる。
【００１１】
本発明は、特に、ＩＧＢＴである半導体装置に適している。
この場合、不純物拡散領域が、コレクタ層とドリフト層を分離するバッファ層を形成している。この場合、バッファ層が、半導体基板の裏面の凹凸形状に関わらず、凹部底面から一定距離だけ隔てた深さを連続して伸びていることが好ましい。
この場合、コレクタ層は、凹部底面から一定距離だけ隔てた深さを不連続に伸びていてもよい。コレクタ層が不連続に形成されていると、コレクタ電極から過剰なキャリアが供給されるのを抑制することができる。その結果、ターンオフ時にキャリアが残留することを抑制することができる。ターンオフに至るまでの時間を短縮することができる。
なお、本明細書でいう不純物拡散領域とは、ドリフト層と同型の不純物をドリフト層よりも高濃度に拡散した領域のことをいう。ＩＧＢＴの場合、本明細書でいう不純物拡散領域とはバッファ層のことをいう。
【００１２】
本発明は、半導体装置を製造する方法をも提供する。本発明の半導体装置の製造方法は、半導体基板の表面に表面電極が形成されており、半導体基板の裏面に裏面電極が形成されている縦型の半導体装置を製造する方法である。
本発明の半導体装置の製造方法は、半導体基板の裏面に、凹部底面が平坦な凹凸形状を形成する凹凸形成工程と、少なくとも凹部底面から半導体基板内に、凹部底面から一定距離だけ隔てた深さに不純物が到達するエネルギーで不純物を注入する工程と、半導体基板を熱処理して注入した不純物を拡散する不純物拡散工程を備えている。本発明の製造方法では、凹凸形成工程で形成する隣接する凹部底面同士の間隔を、不純物拡散工程で得られる不純物拡散領域の厚みの０．７倍以下にしておく。
【００１３】
本方法では、半導体基板の裏面に凹凸形状を形成する（凹凸形成工程）。凹凸形状は、凸部を形成したい部分にフォトレジストを成膜して、エッチングすることによって形成することができる。このとき、凹部底面が平坦となるようにエッチングして凹凸形状を形成する。エッチング深さは限定されない。凹部の深さを任意の深さに設定することができる。なお、凹部底面の幅は限定されない。
凹凸形成工程では、隣接する凹部底面同士の間隔を、後記する不純物拡散工程で得られる不純物拡散領域の厚みの０．７倍以下となるように形成する。
本方法では、少なくとも凹部底面から半導体基板内に、凹部底面から一定距離だけ隔てた深さに不純物が到達するエネルギーで不純物を注入する。凸部表面からも半導体基板内に不純物を注入してもよいし、凸部表面には不純物を注入しなくてもよい。
本方法では、半導体基板を熱処理して注入した不純物を拡散する（不純物拡散工程）。隣接する凹部底面同士の間隔が不純物拡散領域の厚みの０．７倍以下となる関係で形成されていると、凹部底面から一定距離だけ隔てた深さにおいて不純物拡散領域が連続的に形成される。
【００１４】
上記の方法によると、凹部底面を深い位置に形成することができるため、不純物拡散領域もまた裏面接触面から深い位置に形成することができる。そのため、不純物拡散領域を貫通する傷がつきにくい。製造工程中につく傷などによるパンチスルーの発生を抑制できる半導体装置を製造することができる。
【００１５】
本製造方法では、不純物拡散領域の形成後に、裏面電極を形成してもよい。例えばＩＧＢＴを製造する場合は、コレクタ電極などを形成してもよい。コレクタ電極は凹部底面のみに形成してもよいし、凹部底面と凸部表面の両方に形成してもよい。必要なら凸部側面にまで形成してもよい。
本製造法方法では、裏面電極形成後に、半導体基板をダイシングして個々の半導体装置に切り分けてもよい。そしてダイシング後に、個々の半導体装置を実装基板に取り付けてもよい。
【発明の効果】
【００１６】
本発明によると、縦型の半導体装置において、製造工程中あるいは製造後につく傷などによってパンチスルー現象が発生することを抑制することができる。また、そのような縦型の半導体装置を製造することができる。
【発明を実施するための最良の形態】
【００１７】
下記に説明する実施例の好ましい特徴を列記する。
（第１特徴）  凹凸形状を直線状に形成する。
（第２特徴）  凹凸形状を格子状に形成する。
【実施例】
【００１８】
（第１実施例）
図１に、本発明の第１実施例である半導体装置１００の断面図を示す。半導体装置１００は縦型のＩＧＢＴである。
半導体装置１００は、金属のコレクタ電極２と、コレクタ電極２の上面に接触しているｐ+型のコレクタ層４と、コレクタ層４の上面に接触しているｎ+型のバッファ層６と、バッファ層６の上面に接触しているｎ−型のドリフト層８と、ドリフト層８の表面の一部に形成されているｐ−型のボディ領域１０と、ボディ領域１０の表面の一部に形成されているｎ+型のエミッタ領域１２と、ドリフト層８とエミッタ領域１２を分離している範囲のボディ領域１０にトレンチゲート絶縁膜２０を介して対向しているゲート電極１８と、エミッタ領域１２に接しているとともにゲート絶縁膜１６によってゲート電極１８から絶縁されているエミッタ電極１４を備えている。
【００１９】
半導体装置１００の終端領域には、ボディ領域１０の外周を一巡するｐ+型のガードリング２２ａ、２２ｂ、２２ｃと、最外周のガードリング２２ｃの外周に形成されているｎ+型のチャネルストッパ領域２４と、終端領域のドリフト層８の表面に形成されている層間絶縁膜２４を備えている。図中では３本のガードリング２２ａ、２２ｂ、２２ｃのみが図示されているが、その本数はもっと多くてもよい。
半導体装置１００はさらに、裏面に凹部２８と凸部３０からなる凹凸形状３２を備えている。なお、参照符号Ｌ１は、不純物拡散領域（バッファ層６）の厚みを示す。参照符号Ｌ２は、隣接する凹部２８の底面同士の間隔を示す。凸部３０はコレクタ層４の結晶構造に連結している結晶構造の半導体基板で形成されている。
【００２０】
図２に、半導体装置１００の裏面側を拡大した断面図を示す。隣接する凹部２８の底面同士の間隔Ｌ２は、不純物拡散領域（バッファ層６）の厚みＬ１の０．７倍以下である。そのため、バッファ層６は、凹部２８の底面から一定距離Ｌ３だけ隔てた深さにおいて連続して形成されている。半導体装置１００は、バッファ層６の切れ目からパンチスルーが発生することはない。なお、参照符号Ｌ４は、凹部２８の底面から凸部３０の表面までの距離を示す。
【００２１】
図１、図２に示すように、半導体装置１００の裏面には、不純物拡散領域（バッファ層６）が半導体基板の裏面接触面（凸部３０の表面）から深い位置に形成されている。Ｌ３＋Ｌ４の深さの傷はつきにくいため、凸部３０に傷がついたとしても、その傷がバッファ層６を貫通する可能性は低い。また、凹部２８は窪んでいるため、傷がつきにくい。半導体装置１００の製造工程中に半導体基板の裏面に傷がついたとしても、その傷がバッファ層６を貫通する可能性は低い。その結果、製造工程中についた傷などによるパンチスルー現象の発生が抑制される。
【００２２】
図３〜図８に、半導体装置１００を製造する方法を示す。
図３に示すように、ｎ−型の半導体基板７０の裏面に、フォトレジスト３４によるパターンを成膜する。フォトレジスト３４は、凹凸形状３２の凹部３０を形成する部分が開孔しているパターンで成膜する。このとき、凹部底面同士の間隔Ｌ２が、後記する工程で形成する不純物拡散領域（バッファ層６）の厚みＬ１の０．７倍以下となるように、フォトレジスト３４のパターンを調整する。
次に、図４に示すように、フォトレジスト３４を形成した半導体基板７０の裏面をエッチングする。エッチング深さは、バッファ層６を形成したい深さで任意に設定することができる。エッチング後、フォトレジスト３４を除去する。半導体基板７０の裏面に凹凸形状３２が形成される。
次に、図５に示すように、凹部３０の底面から不純物３８、３６を注入する。バッファ層６を形成するための不純物としてｎ型の不純物３８（例えばリンなど）を注入する。コレクタ層４を形成するための不純物としてｐ型の不純物３６（例えばボロンなど）を注入する。なお、図５に示すように、凸部２８の表面には不純物３８、３６を注入してもよいし、凸部２８の表面に注入しなくてもよい。
【００２３】
次に、図６に示すように、半導体基板７０を熱処理して不純物３６、３８を熱拡散させる。凹部底面同士の間隔Ｌ２が、不純物拡散領域（バッファ層）の厚みＬ１の０．７倍以下であるため、裏面が凸部２８になっている部分の半導体基板７０内でも、熱拡散時にバッファ層６が横方向につながる。熱拡散後にバッファ層６が凹部３０の底面から一定距離だけ隔てた深さＬ３において連続的に形成される。半導体基板７０の熱処理することによって、バッファ層６とともにコレクタ層４も形成される。コレクタ層４は不連続に形成されてもよい。
なお、凸部２８の表面に不純物３８，３６を注入した場合、図６に示すように、凸部２８にバッファ層６ａとコレクタ層４ａが形成される。このように凸部２８に、バッファ層６ａとコレクタ層４ａが形成されてもよい。バッファ層６ａとコレクタ層４ａを貫通する傷がついても問題はない。
次に、図７に示すように、半導体基板７０の裏面にフォトレジスト５４によるパターンを成膜する。フォトレジスト５４は、凹凸形状３２の凹部３０が開孔しているパターンで成膜する。なお、半導体装置１００は凸部２８にバッファ層６ａとコレクタ層４ａが形成されていない（凸部２８に不純物３８，３６を注入していない）ため、図７以降の図では凸部２８にバッファ層６ａとコレクタ層４ａを図示していない。
次に、図８に示すように、半導体基板７０の裏面にコレクタ電極２を成膜して、その後、フォトレジスト５４を除去する。コレクタ電極２は、凹部３０の底面に形成される。
次に、半導体基板７０をダイシングして個々の半導体装置に切り分ける。
上記の方法によって、半導体装置１００を製造することができる。
【００２４】
図９に、半導体装置１００の実装基板４２との接合時の断面図を示す。図５に示すように、半導体装置１００と実装基板４２との接合時に、はんだ４０が裏面の凹部の底面に入り込む。凹部の底面に形成されているコレクタ電極２とコンタクトをとることができる。
【００２５】
図１０に、半導体装置１００を裏面から見た上視図を示す。半導体装置１００の裏面には、凹部２８と凸部３０が直線状に形成されている。
【００２６】
（第２実施例）
図１１に、本発明の第２実施例である半導体装置２００を裏面から見た上視図を示す。
半導体装置２００の裏面には、凹部４８と凸部５０が格子状に形成されている。
【００２７】
（第３実施例）
図１２に、本発明の第３実施例である半導体装置３００を裏面から見た上視図を示す。
半導体装置３００の裏面には、凹部５８、６８と凸部６０が直線状に形成されている。なお、図１１では、明瞭化のため凸部６０にハッチングを施している。凹部５８の底面の幅と凹部６８の底面の幅は異なる。凹凸形状がこのように不等ピッチの直線状に形成されていてもよい。
【００２８】
（第４実施例）
図１３に、本発明の第４実施例である半導体装置４００の裏面構造を拡大した図を示す。
半導体装置４００の裏面に形成されている凹凸形状は、凹部底面４６と凸部側面４４が鈍角をなしている。隣接する凹部底面同士の間隔Ｌ５は、不純物拡散領域の厚みＬ１の０．７倍以下であるように形成されている。コレクタ電極５２は、半導体装置４００の裏面全体に形成されている。そのため、半導体装置４００は、コレクタ電極５２の接触抵抗が小さい。
【００２９】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、実施例では縦型のＩＧＢＴについて記載したが、他の縦型の半導体装置であってもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１実施例である半導体装置１００の断面図を示す。
【図２】半導体装置１００の裏面側を拡大した断面図を示す。
【図３】半導体装置１００の製造方法の工程を示す。
【図４】半導体装置１００の製造方法の工程を示す。
【図５】半導体装置１００の製造方法の工程を示す。
【図６】半導体装置１００の製造方法の工程を示す。
【図７】半導体装置１００の製造方法の工程を示す。
【図８】半導体装置１００の製造方法の工程を示す。
【図９】半導体装置１００の実装基板との接合時の断面図を示す。
【図１０】半導体装置１００を裏面から見た上視図を示す。
【図１１】本発明の第２実施例である半導体装置２００の裏面からの上視図を示す。
【図１２】本発明の第３実施例である半導体装置３００の裏面からの上視図を示す。
【図１３】本発明の第４実施例である半導体装置４００の裏面側を拡大した断面図を示す。
【符号の説明】
【００３１】
２、５２：コレクタ電極
４：コレクタ層
６：バッファ層
８：ドリフト層
１０：ボディ領域
１２：エミッタ領域
１４：エミッタ電極
１６：ゲート絶縁膜
１８：ゲート電極
２０：トレンチゲート絶縁膜
２２：ガードリング
２４：層間絶縁膜
２６：チャネルストッパ領域
２８、４８、５８、６８：凹部
３０、５０、６０：凸部
３２：凹凸形状
３４、５４：フォトレジスト
３６：ｐ型不純物（コレクタ層不純物）
３８：ｎ型不純物（バッファ層不純物）
４０：はんだ
４２：実装基板
４４：凸部側面
４６：凹部底面
７０：半導体基板
Ｌ１：不純物拡散領域（バッファ層）の厚み
Ｌ２：凹部底面同士の間隔
Ｌ３：凹部底面から不純物拡散領域までの距離
Ｌ４：凹部底面から凸部表面までの距離
Ｌ５：（半導体装置４００の）凹部底面同士の間隔
【図１】
2009064825.tif 000003
【図２】
2009064825.tif 000004
【図３】
2009064825.tif 000005
【図４】
2009064825.tif 000006
【図５】
2009064825.tif 000007
【図６】
2009064825.tif 000008
【図７】
2009064825.tif 000009
【図８】
2009064825.tif 000010
【図９】
2009064825.tif 000011
【図１０】
2009064825.tif 000012
【図１１】
2009064825.tif 000013
【図１２】
2009064825.tif 000014
【図１３】
2009064825.tif 000015