(57)【要約】【課題】  電源立ち上がり直後にＣＭＯＳインバータＩＣの自励発振によって発生する不要波を出力しないようにして、安定した発振器出力を得ることができる水晶発振器を提供する。【解決手段】  発振部１０のＣＭＯＳインバータＩＣの後段にＮＡＮＤゲートＩＣ１１を備え、発振部１０の出力をＮＡＮＤゲートＩＣ１１の入力端子Ａに入力すると共に、入力端子Ｂに電源電圧を入力し、電源電圧端子と入力端子Ｂとの間に抵抗Ｒ４を直列接続し、抵抗Ｒ４と入力端子Ｂとの間に、一端が接続され他端が接地されたコンデンサＣ４を設け、電源投入後、ＣＭＯＳインバータＩＣからの自励発振に由来する不要波が出力されている間は、ＮＡＮＤゲートＩＣに入力される電源電圧がハイレベルとならないよう、抵抗Ｒ４及びコンデンサＣ４による時定数が設定されている水晶発振器としている。【選択図】        図１
2009302901.tif 000002
【特許請求の範囲】
【請求項１】
発振部後段のバッファアンプとしてＣＭＯＳインバータＩＣを用いた水晶発振器であって、
前記ＣＭＯＳインバータＩＣからの出力を一方の入力とし、電源電圧を他方の入力とするＮＡＮＤゲートＩＣを備え、
前記電源電圧端子と前記ＮＡＮＤゲートＩＣとの間に抵抗が直列接続され、前記抵抗と前記ＮＡＮＤゲートＩＣとの間に一端が接続され、他端が接地されたコンデンサを設け、
電源投入後、前記ＣＭＯＳインバータＩＣからの自励発振に由来する不要波が出力されている間は、前記ＮＡＮＤゲートＩＣに入力される電源電圧がハイレベルとならないよう、前記抵抗及びコンデンサによる時定数が設定されていることを特徴とする水晶発振器。
【請求項２】
ＮＡＮＤゲートＩＣに入力される電源電圧が、発振部からの発振波形の出力以降にハイレベルとなるよう、時定数が設定されていることを特徴とする請求項１記載の水晶発振器。
【請求項３】
ＣＭＯＳインバータＩＣからの出力をＮＡＮＤゲートＩＣに入力する信号線と、前記ＮＡＮＤゲートＩＣの出力信号線とが、直列に接続された２つの抵抗で接続され、前記２つの抵抗の間に一端が接続され、他端が接地されたコンデンサを設けたことを特徴とする請求項１又は２記載の水晶発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バッファアンプにＣＭＯＳインバータＩＣを用いた水晶発振器に係り、特にＣＭＯＳインバータＩＣの自励発振による不要波の出力を防止することができる水晶発振器に関する。
【背景技術】
【０００２】
［先行技術］
発振段アンプの後段に、バッファアンプとしてＣＭＯＳインバータＩＣを用いた水晶発振器がある。バッファアンプとしてＣＭＯＳインバータＩＣを用いた水晶発振器の構成について図３を用いて説明する。図３は、ＣＭＯＳインバータＩＣを用いた水晶発振器の回路図である。
図３に示すように、バッファアンプとしてＣＭＯＳインバータを用いた従来の水晶発振器は、制御電圧の入力端子（Ｖｃ）に、抵抗Ｒ１、コンデンサＣ１、水晶振動子Ｘ、増幅器ＡＭＰが直列に接続され、更にコンデンサＣ２を介してＣＭＯＳインバータＩＮＶが接続されている。
増幅器ＡＭＰとＣＭＯＳインバータＩＮＶとに電源電圧（Ｖｃｃ）が供給されている。
【０００３】
更に、抵抗Ｒ１とコンデンサＣ１との間には、ダイオードＤ１のカソードが接続され、アノードは接地されている。
また、ＣＭＯＳインバータＩＮＶの入力ラインと出力ラインとを接続するよう、抵抗Ｒ２，Ｒ３が直列に接続され、抵抗Ｒ２とＲ３の間にコンデンサＣ３の一端が接続され、他端が接地されている。抵抗Ｒ２，Ｒ３とコンデンサＣ３は、ノイズを除去する目的で挿入されている。
そして、ＣＭＯＳインバータＩＮＶの出力端子から発振器出力を得るものである。
【０００４】
ところで、従来のＣＭＯＳインバータＩＣを用いた水晶発振器では、ＣＭＯＳインバータＩＣに抵抗やコンデンサ等が接続されていると、電源立ち上げ時に、ＣＭＯＳインバータＩＣが高速動作して、インバータＩＣが自励発振を起こすことがある。
【０００５】
従来のＣＭＯＳインバータＩＣを用いた水晶発振器における電源電圧と発振器出力の波形について図４を用いて説明する。図４は、従来のＣＭＯＳインバータＩＣを用いた水晶発振器における電源電圧と発振器出力の波形を示す模式説明図である。
図４（ａ）に示すように、電源投入時に電源電圧（Ｖｃｃ）がＬｏｗからＨｉｇｈに変わると、図４（ｂ）に示すように、電源の立ち上がり直後に、ＣＭＯＳインバータＩＣの自励発振による矩形波が観測される。この矩形波は、不要な出力信号である。その後、発振器の動作が安定すると、水晶振動子による正弦波のみが出力されるようになる。
発振段アンプの増幅度が弱くなったり、ＣＭＯＳインバータＩＣの電源ラインのインピーダンスが変化した場合には、電源投入時の矩形波が発生しやすくなると考えられる。
【０００６】
［先行技術文献］
尚、水晶発振器に関する先行技術としては、特開平０８−２０４５１８号公報（特許文献１）、特開２００４−０１５４４７号公報（特許文献２）、特開２００６−２５４３２７号公報（特許文献３）がある。
【０００７】
特許文献１には、発振器において、電源投入時にバイアス回路のコンデンサに充電されるまでの時間、ゲートＩＣの出力を禁止し、コンデンサが充電され、発振回路の動作が安定した状態になると出力を許可する構成が記載されている。
【０００８】
特許文献２には、発振器において、電源投入時にコンデンサの端子電圧をしきい値と比較して、コンデンサの端子電圧がしきい値を越えるまでゲートＩＣの出力を禁止し、発振回路の動作が安定した状態になると出力を許可する構成が記載されている。
【０００９】
また、特許文献３には、水晶発振器において、電源投入時に発振回路出力がしきい値を越えるまでゲートＩＣの出力を禁止し、発振回路の動作が安定した状態になると出力を許可する構成が記載されている。
【００１０】
【特許文献１】特開平０８−２０４５１８号公報
【特許文献２】特開２００４−０１５４４７号公報
【特許文献３】特開２００６−２５４３２７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記従来のＣＭＯＳインバータＩＣを用いた水晶発振器では、電源の立ち上がり直後に、ＣＭＯＳインバータＩＣの自励発振による不要波が出力されてしまうという問題点があった。
【００１２】
尚、特許文献１は、インバータＩＣ出力について自励発振による不要波部分を出力させないようにした構成ではない。また、特許文献２は、出力信号がコンデンサに蓄積され、その値が特定値となるまで発振出力を制限するもので、不要波の出力を防止するものではない。また、特許文献３は、ＣＭＯＳＦＥＴをプッシュプル動作させるため、構成が複雑となっている。
【００１３】
本発明は上記実状に鑑みて為されたもので、電源立ち上がり直後にＣＭＯＳインバータＩＣの自励発振によって発生する不要波を出力しないようにして、安定した発振器出力を得ることができる水晶発振器を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記従来例の問題点を解決するための本発明は、発振部後段のバッファアンプとしてＣＭＯＳインバータＩＣを用いた水晶発振器であって、ＣＭＯＳインバータＩＣからの出力を一方の入力とし、電源電圧を他方の入力とするＮＡＮＤゲートＩＣを備え、電源電圧端子とＮＡＮＤゲートＩＣとの間に抵抗が直列接続され、当該抵抗とＮＡＮＤゲートＩＣとの間に一端が接続され、他端が接地されたコンデンサを設け、電源投入後、ＣＭＯＳインバータＩＣからの自励発振に由来する不要波が出力されている間は、ＮＡＮＤゲートＩＣに入力される電源電圧がハイレベルとならないよう、抵抗及びコンデンサによる時定数が設定されていることを特徴としている。
【００１５】
また、本発明は、上記水晶発振器において、ＮＡＮＤゲートＩＣに入力される電源電圧が、発振部からの発振波形の出力以降にハイレベルとなるよう、時定数が設定されていることを特徴としている。
【００１６】
また、本発明は、上記水晶発振器において、ＣＭＯＳインバータＩＣからの出力をＮＡＮＤゲートＩＣに入力する信号線と、ＮＡＮＤゲートＩＣの出力信号線とが、直列に接続された２つの抵抗で接続され、２つの抵抗の間に一端が接続され、他端が接地されたコンデンサを設けたことを特徴としている。
【発明の効果】
【００１７】
本発明によれば、発振部後段のバッファアンプとしてＣＭＯＳインバータＩＣを用いた水晶発振器であって、ＣＭＯＳインバータＩＣからの出力を一方の入力とし、電源電圧を他方の入力とするＮＡＮＤゲートＩＣを備え、電源電圧端子とＮＡＮＤゲートＩＣとの間に抵抗が直列接続され、当該抵抗とＮＡＮＤゲートＩＣとの間に一端が接続され、他端が接地されたコンデンサを設け、電源投入後、ＣＭＯＳインバータＩＣからの自励発振に由来する不要波が出力されている間は、ＮＡＮＤゲートＩＣに入力される電源電圧がハイレベルとならないよう、抵抗及びコンデンサによる時定数が設定されている水晶発振器としているので、ＣＭＯＳインバータＩＣの自励発振による不要波がＮＡＮＤゲートＩＣに入力されている間は、電源電圧がハイレベルになっていないので、この間はＮＡＮＤゲートＩＣからの出力はハイレベルのままとなり、発振器出力として不要波が出力されるのを防ぐことができる効果がある。
【００１８】
また、本発明によれば、ＮＡＮＤゲートＩＣに入力される電源電圧が、発振部からの発振波形の出力以降にハイレベルとなるよう、時定数が設定されている上記水晶発振器としているので、発振波形がＮＡＮＤゲートＩＣに入力されてから発振器出力を取り出すことができ、安定した発振周波数を出力することができる効果がある。
【００１９】
また、本発明によれば、ＣＭＯＳインバータＩＣからの出力をＮＡＮＤゲートＩＣに入力する信号線と、ＮＡＮＤゲートＩＣの出力信号線とが、直列に接続された２つの抵抗で接続され、２つの抵抗の間に一端が接続され、他端が接地されたコンデンサを設けた上記水晶発振器としているので、出力信号中のノイズを除去することができる効果がある。
【発明を実施するための最良の形態】
【００２０】
［発明の概要］
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る無線送信機は、水晶発振器において、バッファアンプとしてのＣＭＯＳインバータＩＣの後段にＮＡＮＤ回路を設け、ＣＭＯＳインバータＩＣの出力をＮＡＮＤ回路の一方の入力とすると共に、他方に電源電圧を入力し、電源電圧端子とＮＡＮＤ回路の他方の入力端子との間に抵抗を直列接続すると共に、抵抗とＮＡＮＤ回路との間に一端が接続し、他端が接地されたコンデンサを設けて、当該ＮＡＮＤ回路の出力端子から発振器出力を得る構成としており、電源投入時に、抵抗を介してコンデンサが充電されるまでの間（ＣＭＯＳインバータＩＣの自励発振による不要波出現の期間）は、ＮＡＮＤ回路から発振信号は出力されないため、ＣＭＯＳインバータＩＣによる自励発振が発振器出力として出力されるのを防ぐことができるものである。
【００２１】
［本発振器の構成：図１］
本発明の実施の形態に係る水晶発振器の構成について図１を参照しながら説明する。図１は、本発明の実施の形態に係る水晶発振器の構成を示す回路図である。
尚、図１において、点線で囲んだ部分（発振部１０）は、図３に示した従来の水晶発振器と同じ構成となっており、説明は省略する。
図１に示すように、本発明の実施の形態に係る水晶発振器（本発振器）は、従来の発振器と同一の構成である発振部１０に加えて、抵抗Ｒ４と、コンデンサＣ４と、ＮＡＮＤゲートＩＣ１１と、抵抗Ｒ５，Ｒ６と、コンデンサＣ５とを備えている。
ＮＡＮＤゲートＩＣ１１は、一方の入力端子（入力端子Ａ）に発振部１０の出力を入力し、他方の入力端子（入力端子Ｂ）に電源電圧（Ｖｃｃ）を入力し、出力端子から発振器出力を得る。
【００２２】
そして、電源電圧端子とＮＡＮＤゲートＩＣ１１の入力端子Ｂとの間に、抵抗Ｒ４が直列に接続され、更に抵抗Ｒ４とＮＡＮＤゲートＩＣ１１の入力端子Ｂとの間に一端が接続し、他端が接地されたコンデンサＣ４が設けられた構成となっている。
すなわち、本発振器では、電源投入時には、電源電圧が、抵抗Ｒ４とコンデンサＣ４とで決定される時定数に応じた立ち上がりで、ＮＡＮＤゲートＩＣ１１の入力端子Ｂに供給されるものである。
【００２３】
特に、本発振器では、ＮＡＮＤゲートＩＣ１１の入力端子Ａから入力される発振部１０の出力にＣＭＯＳインバータＩＣによる不要波が含まれる間は、入力端子Ｂに供給される電源電圧が立ち上がらず、発振部１０の出力が安定してから電源電圧が十分供給されるような時定数となるよう、Ｒ４の抵抗値及びＣ４の容量を適切な値に設定しておく。
【００２４】
更に、ＮＡＮＤゲートＩＣ１１の入力端子Ａ側に入力される信号線と出力端子からの信号線とを接続するよう、抵抗Ｒ５，Ｒ６が直列に接続され、抵抗Ｒ５，Ｒ６の間に、コンデンサＣ５の一端が接続され、他端が接地されている。これにより、出力信号のノイズを除去するものである。
【００２５】
そして、発振部１０のＣＭＯＳインバータＩＣの出力端子からは、Ｌｏｗ（ロー）レベルをベースにして、Ｈｉｇｈ（ハイ）レベル方向に波形が出力され、ＮＡＮＤゲートＩＣの出力端子からは、Ｈｉｇｈレベルを基準にして、Ｌｏｗレベル方向に波形が出力されるようになっている。
【００２６】
［本発振器の動作］
次に、本発振器の動作について図１を用いて説明する。
本発振器において、電源が投入されると、Ｖｃｃに接続された抵抗Ｒ４を介して、まずコンデンサＣ４に電荷が蓄積される。そのため、ＮＡＮＤゲートＩＣ１１の入力端子Ｂにおける電源電圧（Ｖｃｃ１）はしばらくはＬｏｗレベルのままである。
コンデンサＣ４が充電されるにつれ、ＮＡＮＤゲートＩＣ１１の入力端子Ｂの電源電圧は徐々に上昇し、Ｈｉｇｈレベルと認識される値になる。このときの電源電圧の立ち上がりは、抵抗Ｒ４及びコンデンサＣ４による時定数により決定される。
【００２７】
一方、従来の水晶発振器である発振部１０からは、図４に示したのと同様に、電源投入直後にＣＭＯＳインバータＩＣの自励発振に由来する矩形波が発生し、ＮＡＮＤゲートＩＣ１１の入力端子Ａから入力される。しかし、この時点では、コンデンサＣ４が充電されていないため入力端子Ｂからの電源電圧はＬｏｗレベルであるから、入力端子Ａからの入力にかかわらずＮＡＮＤゲートＩＣ１１の出力はＨｉｇｈレベルとなる。
つまり、本発振器では、ＣＭＯＳインバータＩＣによる不要波が発生しても発振器出力としては出力されないものである。
【００２８】
そして、コンデンサＣ４が充電されると、入力端子Ｂへの電源電圧は常時Ｈｉｇｈレベルになると共に、入力端子Ａには発振部１０から安定した発振周波数信号が供給され、Ｌｏｗレベル方向に波形が出力される。
これにより、ＮＡＮＤゲートＩＣ１１の出力端子からは、入力端子Ａからの周波数信号のＨｉｇｈとＬｏｗを反転した信号が出力されることになる。
【００２９】
上述したように、Ｖｃｃ１の立ち上がりは、抵抗Ｒ４とコンデンサＣ４による時定数によって決定され、（ｂ）に示した波形に限るものではないが、ＣＭＯＳインバータＩＣの自励発振による不要波が端子Ａから入力されている間はＬｏｗレベルとなり、不要波の入力がなくなってからＨｉｇｈレベルとなるように時定数を設定する。発振波形が十分安定してからＶｃｃ１が立ち上がるように設定してもよい。
【００３０】
［本発振器の出力波形例：図２］
次に、本発振器における電源電圧と発振器出力の波形について図２を用いて説明する。図２（ａ）は本発振器における電源電圧、（ｂ）はＮＡＮＤゲートＩＣの端子Ｂへの入力波形（Ｖｃｃ１）、（ｃ）は端子Ａへの入力波形、（ｄ）は発振器出力の波形を示す模式説明図である。
図２（ａ）に示すように、電源投入時に電源電圧（Ｖｃｃ）がＬｏｗレベルからＨｉｇｈレベルに変わると、発振部１０に電源が供給され、ＣＭＯＳインバータＩＣが動作を開始して、（ｃ）に示すように、ＣＭＯＳインバータＩＣの自励発振による波形が発生して端子Ａに入力される。
【００３１】
しかし、図２（ｂ）に示すように、電源投入直後はまだコンデンサ４が充電しておらず、ＮＡＮＤゲートＩＣ１１の端子Ｂの電源電圧（Ｖｃｃ）はＬｏｗレベルである。そのため、（ｄ）に示すように、ＮＡＮＤゲートＩＣ１１の出力波形は、Ｈｉｇｈレベルのままとなり、ＣＭＯＳインバータＩＣの自励発振による波形は出力されない。
【００３２】
そして、コンデンサ４が充電すると、（ｂ）に示すようにＮＡＮＤゲートＩＣ１１の端子Ｂに入力される電源電圧はＨｉｇｈレベルとなり、（ｄ）に示すように、ＮＡＮＤゲートＩＣ１１の出力波形は、（ｃ）の波形を反転させたものとなって、これが発振器出力として出力される。
このようにして、本発振器ではＣＭＯＳインバータＩＣの自励発振による不要波が除去されるものである。
【００３３】
［実施の形態の効果］
本発明の実施の形態に係る水晶発振器によれば、発振部１０のＣＭＯＳインバータＩＣの後段にＮＡＮＤゲートＩＣ１１を備え、発振部１０の出力をＮＡＮＤゲートＩＣ１１の入力端子Ａに入力すると共に、入力端子Ｂに電源電圧を入力し、電源電圧端子とＮＡＮＤゲートＩＣ１１の入力端子Ｂとの間に抵抗Ｒ４を接続し、抵抗Ｒ４とＮＡＮＤゲートＩＣ１１の入力端子Ｂとの間に、一端が接地されたコンデンサＣ４を接続して、電源投入後、ＣＭＯＳインバータＩＣからの自励発振に由来する不要波が出力されている間は、ＮＡＮＤゲートＩＣ１１の端子Ｂに入力される電源電圧がハイレベルとならないよう、抵抗Ｒ４及びコンデンサＣ４による時定数が設定されている水晶発振器としているので、電源投入直後、コンデンサＣ４が充電されるまでは入力端子Ｂへの入力はＬｏｗレベルのためＮＡＮＤゲートＩＣ１１の出力はＨｉｇｈのままとなり、コンデンサＣ４が充電されると、入力端子Ｂへの入力はＨｉｇｈレベルとなって、ＮＡＮＤゲートＩＣ１１の出力端子からは、入力端子Ａから入力される発振部１０の反転出力が出力されるものであり、電源投入直後に発振部１０のＣＭＯＳインバータＩＣから出力される自励発振による不要な波形の出力を防ぐことができる効果がある。
【００３４】
尚、本実施の形態では水晶振動子の発振回路に用いた例について説明したが、ＬＣ発振回路や、セラミック共振子を利用した発振回路に用いることも可能である。図１の発振部１０の構成をこれらの発振回路に置き換えても、同様にＣＭＯＳインバータＩＣによる自励発振波形の出力防止の効果が得られるものである。
【産業上の利用可能性】
【００３５】
本発明は、バッファアンプに用いるＣＭＯＳインバータＩＣの自励発振による不要波の出力を防止することができる水晶発振器に適している。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施の形態に係る水晶発振器の構成を示す回路図である。
【図２】（ａ）は本発振器における電源電圧（Ｖｃｃ）、（ｂ）はＮＡＮＤゲートＩＣの端子Ｂへの入力波形（Ｖｃｃ１）、（ｃ）は端子Ａへの入力波形、（ｄ）は発振器出力の波形を示す模式説明図である。
【図３】ＣＭＯＳインバータＩＣを用いた水晶発振器の回路図である。
【図４】従来のＣＭＯＳインバータＩＣを用いた水晶発振器における電源電圧と発振器出力の波形を示す模式説明図である。
【符号の説明】
【００３７】
１０…発振部、  １１…ＮＡＮＤゲートＩＣ、  Ｘ…水晶振動子、  Ｒ１〜Ｒ６…抵抗、  Ｃ１〜Ｃ５…コンデンサ、  ＩＮＶ…ＣＭＯＳインバータＩＣ、  ＡＭＰ…増幅器
【図１】
2009302901.tif 000003
【図２】
2009302901.tif 000004
【図３】
2009302901.tif 000005
【図４】
2009302901.tif 000006