(57)【要約】【課題】基準電圧調整用外付け抵抗を外付けすることによって第２の基準電圧値を調整し、出力電圧値を変更することが可能とする可変型低電圧出力レギュレータＩＣを提供する。【解決手段】本発明の可変型低電圧出力レギュレータＩＣは、入力電圧を制御して安定化した出力電圧を得る可変型低電圧出力レギュレータＩＣであって、入力電圧を制御するパワートランジスタ（Ｔｒ）と、該パワートランジスタ（Ｔｒ）を駆動する演算増幅器（Ｏｐ）と、第１の基準電圧を発生する第１の基準電圧発生回路（Ｖｒｅｆ１）と、定電流回路（２）と、一端側が該定電流回路（２）と接続されると共に他端側が第２基準電圧調整用端子（７）に接続される第２基準電圧調整用内部抵抗（Ｒａ）と、を有し、演算増幅器（Ｏｐ）の一方の入力には、該第１の基準電圧（Ｖｒｅｆ１）を入力し、演算増幅器（Ｏｐ）の他方の入力には、第２基準電圧調整用内部抵抗（Ｒａ）の他端側に発生する第２基準電圧を入力することを特徴とする。【選択図】      図１
2009064286.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を制御して安定化した出力電圧を得る可変型低電圧出力レギュレータＩＣにおいて、
入力電圧を制御するパワートランジスタと、
該パワートランジスタを駆動する演算増幅器と、
第１の基準電圧を発生する第１の基準電圧発生回路と、
定電流回路と、
一端側が該定電流回路と接続されると共に他端側が外部接続用端子に接続される第２基準電圧調整抵抗と、を有し、
該演算増幅器の一方の入力には、該第１の基準電圧を入力し、
該演算増幅器の他方の入力には、該第２基準電圧調整抵抗の他端側に発生する第２基準電圧を入力することを特徴とする可変型低電圧出力レギュレータＩＣ。
【請求項２】
請求項１に記載の可変型低電圧出力レギュレータＩＣの構成を含むことを特徴とするスイッチングレギュレータＩＣ。
【請求項３】
同一のＩＣパッケージ内に複数のレギュレータ回路を備え、複数種類の電圧を出力する複合レギュレータＩＣであって、低い方の電圧を出力するレギュレータ回路にはリニアレギュレータ回路が用いられており、かつ、該リニアレギュレータ回路には請求項１に記載の可変型低電圧出力レギュレータＩＣの構成が用いられていることを特徴とする複合レギュレータＩＣ。
【請求項４】
同一のＩＣパッケージ内に複数のレギュレータ回路を備え、複数種類の電圧を出力する複合レギュレータＩＣであって、低い方の電圧を出力するレギュレータ回路にはスイッチングレギュレータ回路が用いられており、かつ、該スイッチングレギュレータ回路には請求項１に記載の可変型低電圧出力レギュレータＩＣの構成が用いられていることを特徴とする複合レギュレータＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、次世代の半導体プロセスで製造されるＣＰＵやＤＳＰ等のＬＳＩの電源として用いられる可変型低電圧出力レギュレータＩＣ及びその可変型低電圧出力レギュレータＩＣを含む種々のレギュレータＩＣに関する。
【背景技術】
【０００２】
現在主流となっている９０〜１３０ｎｍプロセスで製造されたＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）やＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｅｒ）などのＬＳＩ（大規模集積回路）では、Ｉ／Ｏ電圧（ＬＳＩ同士がＩ／Ｆを行う為に必要とする電圧）が３．３Ｖで、コア電圧（ＬＳＩ内部回路の動作電圧）が１．２〜１．８Ｖであるのが標準的な構成である。近年、ＣＰＵやＤＳＰ等のＬＳＩにおいては、仕様の変更・追加、及び、周辺回路の統合化などにより、集積回路規模がますます大きくなる傾向に有る。このような傾向に対処するために、これらのＬＳＩを製造する半導体製造メーカーは、半導体製造プロセスを更に微細化する事により対応を進めている。最新の半導体製造プロセスは、４５〜６５ｎｍプロセスとなり、これに伴いコア電圧も低電圧化が進み、１Ｖ以下の電圧出力が可能なレギュレータＩＣの必要性が増えてきている。ＣＰＵやＤＳＰ等のＬＳＩに電源電圧を供給するレギュレータＩＣは、ＩＣ内部に基準電圧を内蔵したものが一般的で有る。この基準電圧は約１．２Ｖが一般的で有り、この大きさはシリコンのバンドギャップ電圧の値に起因しており、これにほぼ等しくなっている。レギュレータＩＣは、この電圧を基準にして出力電圧が安定する様な制御を行う。
【０００３】
特許文献１（特開２００１−１９５１３８号公報）には、出力として用いられる出力ＰＭＯＳ−ＦＥＴとグランドとの間に接続された２つの抵抗の中間電圧を基準電圧と比較する比較増幅部を有し、入力電源または出力をその電源とするアンプ回路からなり、前記出力ＰＭＯＳ−ＦＥＴを制御することにより所望の出力電圧を得るレギュレータ電源回路が開示されている。
【特許文献１】特開２００１−１９５１３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献１に記載されたようなリニアレギュレータＩＣの主要回路構成を図示すると図５のようになる。図５において、１０１は基準電圧Ｖｒｅｆを発生する基準電圧発生回路、１０２は演算増幅器、１０３はパワートランジスタ、１０４、１０５は出力電圧調整用抵抗、１０６は入力電源電圧ＶＣＣが入力される入力電源電圧端子、１０７は出力電圧ＶＯＵＴが出力される出力電圧端子、１０８はグランド端子である。
【０００５】
リニアレギュレータＩＣは、このような回路構成において、出力電圧（ＶＯＵＴ）を演算増幅器の負入力（−）と正入力（＋）の基準電圧（Ｖｒｅｆ）と等しくなる様に出力制御を行う。この回路構成の場合の出力電圧は、次式（１）で表すことができる。
【０００６】
ＶＯＵＴ＝Ｖｒｅｆ×（１＋Ｒ１／Ｒ２）                            （１）
式（１）によれば、出力電圧ＶＯＵＴを最小とするには、Ｒ１＝０Ωにするか、Ｒ２を無限大(∞)にすれば良い。そして、そのようにした時、ＶＯＵＴ＝Ｖｒｅｆとなり、出力電圧は最小値となる。しかし、このようなリニアレギュレータＩＣの回路構成では、基準電圧（Ｖｒｅｆ）以下の電圧を出力するのは、式（１）からも分かるように不可能で有る。
【０００７】
１Ｖ以下の電源電圧の供給を必要とする最新の半導体製造プロセスにより製造されたＬＳＩに対応するために、このようなリニアレギュレータＩＣで出力電圧として１Ｖ以下を得るには、基準電圧発生回路で発生させる基準電圧Ｖｒｅｆを１Ｖ以下とすれば良いのであるが、このような基準電圧を実現するには、
・製造工程において、個々のＩＣにレーザートリミング等の補正作業を行い、調整する方法
・補正回路を形成して、基準電圧を下げる方法
などの方法を採用することが必要となる。これらの方法を用いた基準電圧が０．７〜０．９ＶであるレギュレータＩＣも現在、存在するには存在するのであるが、調整作業や追加回路が加わる分、製造コストが高くなるという問題があった。
【課題を解決するための手段】
【０００８】
この発明は、上記課題を解決するものであって、現行のプロセスを用いて、基準電圧も下げる事無く、基準電圧以下の出力電圧を出力する本発明の実施の形態に係る可変型低電圧出力レギュレータＩＣ及びその可変型低電圧出力レギュレータＩＣを含む種々のレギュレータＩＣを提供するものであり、そのために、本願請求項１に係る発明は、入力電圧を制御して安定化した出力電圧を得る可変型低電圧出力レギュレータＩＣにおいて、入力電圧を制御するパワートランジスタと、該パワートランジスタを駆動する演算増幅器と、第１の基準電圧を発生する第１の基準電圧発生回路と、定電流回路と、一端側が該定電流回路と接続されると共に他端側が外部接続用端子に接続される第２基準電圧調整抵抗と、を有し、該演算増幅器の一方の入力には、該第１の基準電圧を入力し、該演算増幅器の他方の入力には、該第２基準電圧調整抵抗の他端側に発生する第２基準電圧を入力することを特徴とする。
【０００９】
また、請求項２に係る発明は、請求項１に記載の可変型低電圧出力レギュレータＩＣの構成を含むことを特徴とするスイッチングレギュレータＩＣである。
【００１０】
また、請求項３に係る発明は、同一のＩＣパッケージ内に複数のレギュレータ回路を備え、複数種類の電圧を出力する複合レギュレータＩＣであって、低い方の電圧を出力するレギュレータ回路にはリニアレギュレータ回路が用いられており、かつ、該リニアレギュレータ回路には請求項１に記載の可変型低電圧出力レギュレータＩＣの構成が用いられていることを特徴とする複合レギュレータＩＣである。
【００１１】
また、請求項４に係る発明は、同一のＩＣパッケージ内に複数のレギュレータ回路を備え、複数種類の電圧を出力する複合レギュレータＩＣであって、低い方の電圧を出力するレギュレータ回路にはスイッチングレギュレータ回路が用いられており、かつ、該スイッチングレギュレータ回路には請求項１に記載の可変型低電圧出力レギュレータＩＣの構成が用いられていることを特徴とする複合レギュレータＩＣである。
【発明の効果】
【００１２】
本発明によれば、製造工程において個々のＩＣにレーザートリミング等の補正作業を行い調整したり、追加回路を形成したりすることなく、既存のプロセスの延長により、次世代の半導体プロセスで製造されるＣＰＵやＤＳＰ等のＬＳＩの電源として用いられる低電圧出力レギュレータを提供することができる。また、本発明によれば、第２基準電圧調整用端子を用いて第2基準電圧調整用外付け抵抗を外付けすることによって第２基準電圧値（Ｖｒｅｆ２）を調整し、ＶＯＵＴの値を変更することが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を図面を参照しつつ説明する。図1は、本発明の実施の形態に係る可変型低電圧出力レギュレータＩＣの主要回路構成を示す図である。図１において、１は第１の基準電圧Ｖｒｅｆ１を発生する第１基準電圧発生回路、２は第２基準電圧Ｖｒｅｆ２を発生するための定電流回路、Ｏｐは演算増幅器、Ｔｒはパワートランジスタ、Ｒ１、Ｒ２は出力電圧調整用抵抗、Ｒ３は動作安定用抵抗、Ｒａは第２基準電圧調整用内部抵抗、Ｒｂは第2基準電圧調整用外付け抵抗、７は第２基準電圧調整用端子、８は入力電源電圧ＶＣＣが入力される入力電源電圧端子、９は出力電圧ＶＯＵＴが出力される出力電圧端子、１０はグランド端子である。なお、出力電圧調整用抵抗Ｒ１、Ｒ２は抵抗値としてそれぞれＲ１、Ｒ２を、また動作安定用抵抗Ｒ３は抵抗値としてＲ３を、また第２基準電圧調整用内部抵抗Ｒａは抵抗値としてＲａを、また第2基準電圧調整用外付け抵抗Ｒｂは抵抗値としてＲｂを有しているものとする。また、第１基準電圧発生回路１の電圧値はＶｒｅｆ１―例えば、１．２５Ｖ―であり、定電流回路２が発生する電流値はＩｏ―例えば、１０μＡ―であるものとする。本実施形態の低電圧出力レギュレータ回路の回路構成の場合、出力電圧ＶＯＵＴは次式（２）による得ることができる。
【００１４】
ＶＯＵＴ＝Ｖｒｅｆ１＋｛Ｖｒｅｆ１−Ｉｏ（Ｒａ＋Ｒｂ）｝×Ｒ１／Ｒ２            （２）
この式（２）から、本実施形態の低電圧出力レギュレータ回路方式では、Ｖｒｅｆ１＜Ｉｏ（Ｒａ＋Ｒｂ）とすれば、Ｖｒｅｆ１よりも低い出力電圧ＶＯＵＴを得ることができることが分かる。ここで、第２基準電圧調整用内部抵抗ＲａはレギュレータＩＣの中に作り込まれた構成であり、第２基準電圧調整用端子７を用いて第2基準電圧調整用外付け抵抗Ｒｂを外付けすることによって、Ｉｏ（Ｒａ＋Ｒｂ）の値―第２基準電圧値（Ｖｒｅｆ２）―を調整することができる。すなわち、本実施形態によれば、ＶＯＵＴの値を、第2基準電圧調整用外付け抵抗Ｒｂを取り替えることで変更することが可能となる。
【００１５】
また、本実施形態では、第１の基準電圧（Ｖｒｅｆ１）の他に、この第１の基準電圧（Ｖｒｅｆ１）より高い第２の基準電圧（Ｖｒｅｆ２）を発生させることを可能とする定電流回路２と第２基準電圧調整用内部抵抗ＲａをレギュレータＩＣ内部に設けることによって、第１の基準電圧（Ｖｒｅｆ１）より低い出力電圧ＶＯＵＴを出力することを可能とすることができる。定電流回路２と第２基準電圧調整用内部抵抗ＲａをレギュレータＩＣ内部に設けることは技術的に困難なことではないので、本実施形態に係る低電圧出力レギュレータ回路の回路構成を有するリニアレギュレータＩＣを製作することは、前述した種々の方法に比して、簡便である。
【００１６】
例として、出力電圧ＶＯＵＴとして１Ｖを得る場合の出力電圧調整用抵抗Ｒ１、Ｒ２の計算方法について説明する。仮に、第１の基準電圧Ｖｒｅｆ１を１．２５Ｖ、定電流回路２を１０μＡ、Ｒａ＋Ｒｂを２５０ｋΩとすると、第２の基準電圧Ｖｒｅｆ２は２．５Ｖとなる。また、出力電圧調整用抵抗Ｒ１の抵抗値を適当に設定する。ここでは、Ｒ１＝１ＫΩとすると、式（２）を変形した次式（３）、
Ｒ２＝（Ｖｒｅｆ１−Ｖｒｅｆ２）×Ｒ１／（ＶＯＵＴ−Ｖｒｅｆ１）            （３）
に各数値を当てはめると
Ｒ２＝（１．２５Ｖ−２．５Ｖ）×１ＫΩ／（１Ｖ−１．２５Ｖ）＝５ｋΩ
を得ることができる。
【００１７】
次に、動作安定用抵抗Ｒ３の値を求める。この動作安定用抵抗Ｒ３は、出力負荷が取り除かれた場合でも定電圧化動作を維持出来る様にするための抵抗であり、無負荷時にＶＯＵＴがＶＣＣまで上昇するのを抑えるための抵抗ですある。
【００１８】
Ｒ３＝ＶＯＵＴ×Ｒ１／（Ｖｒｅｆ１−ＶＯＵＴ）                            （４）
式（４）に各数値を当てはめると
Ｒ３＝１Ｖ×１ＫΩ／（１．２５Ｖ−１Ｖ）＝４ＫΩ
を得ることができる。以上の例では、出力電圧ＶＯＵＴとして１Ｖを得る場合につき、一例として示したが、本実施形態では、出力電圧調整用抵抗Ｒ１、Ｒ２、動作安定用抵抗Ｒ３、第２基準電圧調整用内部抵抗Ｒａの抵抗値を種々変更することにより、出力電圧ＶＯＵＴとして０Ｖ近くまで出力電圧を出力することができる。さらに、第２基準電圧調整用端子７を用いて第2基準電圧調整用外付け抵抗Ｒｂを外付けすることによって、第２基準電圧値（Ｖｒｅｆ２）を調整することができる。すなわち、本実施形態によれば、ＶＯＵＴの値を、第2基準電圧調整用外付け抵抗Ｒｂを取り替えることでも変更することが可能となる。
【００１９】
次に本発明の可変型低電圧出力レギュレータＩＣをスイッチングレギュレータＩＣに適用した場合について説明する。リニアレギュレータＩＣの場合、降圧した時に生じる余分な電力は、熱に変換されて放出されてしまう。例えば、５Ｖの入力電圧から１Ｖの出力電圧を取り出す場合、電流が２００ｍＡ流れたとすると、Ｐ＝（５Ｖ−１Ｖ）×０．２Ａ＝０．８Ｗから、０．８Ｗの熱損失が生じることとになる。このようにリニアレギュレータの場合、出力電流が大きくなると、比例して熱損失も大きくなる。このため、入出力電圧差が大きく、出力電流が大きいレギュレータとして、リニアレギュレータＩＣを用いることは適切とはいえない。
【００２０】
このリニアレギュレータＩＣの電圧変換効率を改善する場合には、スイッチングレギュレータ方式を用いることが有効であり、本発明の低電圧出力レギュレータ回路をスイッチングレギュレータＩＣに適用した例を以下に示す。
【００２１】
図２は、本発明の実施の形態に係る可変型低電圧出力レギュレータＩＣの回路を適用したスイッチングレギュレータＩＣの主要構成を示す図である。図２において、スイッチングレギュレータＩＣ自体は、右側の枠内で囲まれた部分と各端子までであり、図示するように各端子に接続された外付けの回路を付加し全体をスイッチングレギュレータとして用いるものである。
【００２２】
図２において、１１は第１の基準電圧Ｖｒｅｆ１を発生する第１基準電圧発生回路、１２は第２の基準電圧Ｖｒｅｆ２を発生するための定電流回路、Ｏｐ１は第１の演算増幅器、Ｏｐ２は第２の演算増幅器、１５はプリドライバー、１６はパワートランジスタ、１７は発信器、１８はソフトスタート、Ｒ１、Ｒ２は出力電圧調整用抵抗、Ｒａは第２基準電圧調整用内部抵抗、Ｒｂは第2基準電圧調整用外付け抵抗、２１は入力電源電圧ＶＣＣが入力される入力電源電圧端子、２２は出力端子、２３は帰還端子、２４は位相補償用コンデンサ接続端子、２５はグランド端子、２６は第２基準電圧調整用端子、Ｄはダイオード、Ｌはコイル、Ｃ１はコンデンサ、Ｃ２は位相補償用コンデンサ、３０はスイッチングレギュレータ回路としての出力端子である。
【００２３】
なお、出力電圧調整用抵抗Ｒ１、Ｒ２は抵抗値としてそれぞれＲ１、Ｒ２を、また第２基準電圧調整用内部抵抗Ｒａは抵抗値としてＲａを、また第2基準電圧調整用外付け抵抗Ｒｂは抵抗値としてＲｂを有しているものとする。また、第１基準電圧発生回路１の電圧値はＶｒｅｆ１―例えば、１．２５Ｖ―であり、定電流回路２が発生する電流値はＩｏ―例えば、１０μＡ―であるものとする。なお、図中に示される電圧値、各抵抗値などは実施例のひとつを示すものである。
【００２４】
図２のスイッチングレギュレータＩＣの回路の動作の概略について説明する。パワートランジスタ１０のオン／オフ制御は、第１の演算増幅器Ｏｐ１、プリドライバー１５、発信器１７で行う。
【００２５】
ソフトスタート１８の入力には、位相補償用コンデンサ２９で位相補償された第２の演算増幅器Ｏｐ２の出力が用いられる。この第２の演算増幅器Ｏｐ２からの出力を得るまでの回路として、本実施形態の可変型低電圧出力レギュレータＩＣの回路構成が用いられる。すなわち、第２の演算増幅器Ｏｐ２の出力として、前述したように第１の基準電圧発生回路１１、出力電圧調整用抵抗Ｒ１、Ｒ２、第２の基準電圧を決定する第２基準電圧調整用内部抵抗Ｒａ、第2基準電圧調整用外付け抵抗Ｒｂを調整することにより、所望の低電圧を得ることができる。
【００２６】
本実施形態においても、第２基準電圧調整用内部抵抗ＲａはスイッチングレギュレータＩＣの中に作り込まれた構成であり、第２基準電圧調整用端子２６を用いて第2基準電圧調整用外付け抵抗Ｒｂを外付けすることによって、Ｉｏ（Ｒａ＋Ｒｂ）の値―第２基準電圧値（Ｖｒｅｆ２）―を調整することができる。すなわち、本実施形態によれば、ＶＯＵＴの値を、第2基準電圧調整用外付け抵抗Ｒｂを取り替えることで変更することが可能となる。
【００２７】
ソフトスタート１８の出力は、第１の演算増幅器Ｏｐ１の反転入力端子に入力され、第１の演算増幅器Ｏｐ１の非反転入力端子には発振器１７の出力信号が入力される。
【００２８】
第１の演算増幅器Ｏｐ１は、ソフトスタート１８から出力信号と発振器１７からの出力波形を比較する。プリドライバー１５の出力は、発振器１７の周波数に同期して、プリドライバー１５に接続されているパワートランジスタ１６をオン／オフさせる。これらの動作を連続的に行う事により、出力電圧を安定させる。
【００２９】
ソフトスタート１８は、入力電源投入時にコンデンサ２８に流れ込む突貫電流でパワートランジスタ１６が破損するのを防ぐ目的、及び、出力電圧の立上り波形のオーバーシュートを防ぐ目的のために設けられた、出力電圧を除々に滑らかに立ち上げる制御を行う保護回路である。
【００３０】
基本的な電圧設定方法は、リニアレギュレータＩＣの場合と同様の原理であり、出力電圧及び、出力電圧調整用抵抗Ｒ１、Ｒ２は、式（２）、（３）で求める。また、リニアレギュレータＩＣの場合と違い、動作安定用抵抗Ｒ３を接続する必要はない。周波数同期型スイッチングレギュレータの場合、その電流の吐き出しと吸い込みを外付けのコイル・ダイオードで行う為、無負荷時にＶｏｕｔがＶｃｃまで上昇することがなく、動作安定用抵抗Ｒ３を省くことができる。
【００３１】
次に本発明の可変型低電圧出力レギュレータＩＣを複合レギュレータＩＣに適用した場合について説明する。「背景技術」の欄で説明したように、ＤＳＰやＣＰＵ等のＬＳＩは、Ｉ／Ｏ電圧とコア電圧の2つの電源を必要とするものがあり、同一のレギュレータＩＣパッケージで、Ｉ／Ｏ電圧とコア電圧の双方を供給することができれば非常に望ましい。
【００３２】
図３は本発明の実施の形態に係る可変型低電圧出力レギュレータＩＣの回路を適用した複合レギュレータＩＣの主要構成を示す図である。図３は、同一ＩＣパッケージの中に、リニアレギュレータを２回路内蔵して、３．３Ｖと１Ｖの電圧出力を可能とした構成例を示すものである。なお、同一ＩＣパッケージの中に設けるリニアレギュレータの数は２回路に限定されるものではなく、複数設けてもよい。要は、リニアレギュレータから出力される複数種類の電圧のうち低いものに本発明の可変型低電圧出力レギュレータＩＣの回路が適用されればよい。
【００３３】
図３において、３１は第１の基準電圧Ｖｒｅｆ１を発生する第１基準電圧発生回路、３２は第２の基準電圧Ｖｒｅｆ２を発生するための定電流回路、Ｏｐ１は第１の演算増幅器、Ｏｐ２は第２の演算増幅器、Ｒ１、Ｒ２は出力電圧調整用抵抗、Ｒ３は動作安定用抵抗、Ｒ４、Ｒ５は出力電圧調整用抵抗、Ｒａは第２基準電圧調整用内部抵抗、Ｒｂは第2基準電圧調整用外付け抵抗、Ｔｒ１、Ｔｒ２はパワートランジスタ、４２は入力電源電圧ＶＣＣが入力される入力電源電圧端子、４３はＩ／Ｏ用電圧を出力する出力電圧ＶＯＵＴ１が出力される第１出力電圧端子、４４はコア用電圧を出力する出力電圧ＶＯＵＴ２が出力される第２出力電圧端子、４５はグランド端子、４６は第２基準電圧調整用端子をそれぞれ示している。
【００３４】
出力電圧調整用抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４は抵抗値としてそれぞれＲ１、Ｒ２、Ｒ３、Ｒ４を、また動作安定用抵抗Ｒ３は抵抗値としてＲ３を、また第２基準電圧調整用内部抵抗Ｒａは抵抗値としてＲａを、また第2基準電圧調整用外付け抵抗Ｒｂは抵抗値としてＲｂを有しているものとする。また、第１基準電圧発生回路１の電圧値はＶｒｅｆ１―例えば、１．２５Ｖ―であり、定電流回路２が発生する電流値はＩｏ―例えば、１０μＡ―であるものとする。図中に示される電圧値、各抵抗値などは実施例のひとつを示すものである。
【００３５】
図３に示されるように、３．３ＶのＩ／Ｏ用電圧を出力するための回路は、従来のリニアレギュレータ回路として示した図５で示される回路が用いられており、１Ｖのコア用電圧を出力するための回路として、第１の基準電圧Ｖｒｅｆ１と、定電流回路３２によって発生される第２の基準電圧Ｖｒｅｆ２を利用する本実施形態に係る可変型低電圧出力レギュレータＩＣが用いられている。
【００３６】
本実施形態においては、第２の演算増幅器Ｏｐ２の出力として、前述したように第１の基準電圧発生回路１１、出力電圧調整用抵抗Ｒ１、Ｒ２、第２の基準電圧を決定する第２基準電圧調整用内部抵抗Ｒａ、第2基準電圧調整用外付け抵抗Ｒｂを調整することにより、所望の低電圧を得ることができる。
【００３７】
また、本実施形態においても、第２基準電圧調整用内部抵抗ＲａはスイッチングレギュレータＩＣの中に作り込まれた構成であり、第２基準電圧調整用端子２６を用いて第2基準電圧調整用外付け抵抗Ｒｂを外付けすることによって、Ｉｏ（Ｒａ＋Ｒｂ）の値―第２基準電圧値（Ｖｒｅｆ２）―を調整することができる。すなわち、本実施形態によれば、ＶＯＵＴの値を、第2基準電圧調整用外付け抵抗Ｒｂを取り替えることで変更することが可能となる。
【００３８】
図４は本発明の実施の形態に係る可変型低電圧出力レギュレータＩＣの回路を適用した複合レギュレータＩＣの主要構成を示す図である。図４は、同一ＩＣパッケージの中に、リニアレギュレータ回路と降圧型スイッチングレギュレータ回路を内蔵して、３．３Ｖと１Ｖの電圧出力を可能とした構成例を示すものである。なお、同一ＩＣパッケージの中に設けるレギュレータ回路を、リニアレギュレータと降圧型スイッチングレギュレータの２回路に限定する必要はなく、複数設けてもよい。要は、レギュレータ回路から出力される複数種類の電圧のうち低いものに本発明の可変型低電圧出力レギュレータＩＣが適用されればよい。図４において、スイッチングレギュレータＩＣ自体は、右側の枠内で囲まれた部分と各端子までであり、図示するように各端子に接続された外付けの回路を付加し全体をスイッチングレギュレータとして用いるものである。
【００３９】
図４において、５１は第１の基準電圧Ｖｒｅｆ１を発生する第１基準電圧発生回路、５２は第２の基準電圧Ｖｒｅｆ２を発生するための定電流回路、Ｏｐ１は第１演算増幅器、Ｏｐ２は第２演算増幅器、５５はプリドライバー、Ｔｒ１、Ｔｒ２はパワートランジスタ、５８はソフトスタート、５９は発信器、Ｒ１、Ｒ２は出力電圧調整用抵抗、Ｒ４、Ｒ５は出力電圧調整用抵抗、Ｒａは第２基準電圧調整用内部抵抗、Ｒｂは第2基準電圧調整用外付け抵抗、Ｄはダイオード、Ｌはコイル、Ｃ１はコンデンサ、Ｃ２は位相補償用コンデンサ、６５は入力電源電圧ＶＣＣが入力される入力電源電圧端子、６６はコア用電圧を出力する第１出力電圧端子、６７は帰還端子、６８は位相補償用コンデンサ接続端子、６９はＩ／Ｏ用電圧を出力する第２出力電圧端子、７０はグランド端子、７１は第２基準電圧調整用端子をそれぞれ示している。
【００４０】
出力電圧調整用抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４は抵抗値としてそれぞれＲ１、Ｒ２、Ｒ３、Ｒ４を、また第２基準電圧調整用内部抵抗Ｒａは抵抗値としてＲａを、また第2基準電圧調整用外付け抵抗Ｒｂは抵抗値としてＲｂを有しているものとする。また、第１基準電圧発生回路１の電圧値はＶｒｅｆ１―例えば、１．２５Ｖ―であり、定電流回路２が発生する電流値はＩｏ―例えば、１０μＡ―であるものとする。なお、図中に示される電圧値、各抵抗値などは実施例のひとつを示すものである。
【００４１】
図４に示されるように、３．３ＶのＩ／Ｏ用電圧を出力するための回路は、従来のリニアレギュレータ回路として示した図５で示される回路が用いられており、１Ｖのコア用電圧を出力するための回路として、第１の基準電圧Ｖｒｅｆ１と、定電流回路３２によって発生される第２の基準電圧Ｖｒｅｆ２を利用する本実施形態に係る可変型低電圧出力レギュレータＩＣが用いられている。この複合レギュレータＩＣでは、入出力電圧差が大きい１Ｖのコア用電圧を出力するための電源部分をスイッチング方式にすることにより、電圧の変換効率を向上させている。
【００４２】
本実施形態においては、第１の演算増幅器Ｏｐ２の出力として、前述したように第１の基準電圧発生回路１１、出力電圧調整用抵抗Ｒ１、Ｒ２、第２の基準電圧を決定する第２基準電圧調整用内部抵抗Ｒａ、第2基準電圧調整用外付け抵抗Ｒｂを調整することにより、所望の低電圧を得ることができる。
【００４３】
本実施形態においても、第２基準電圧調整用内部抵抗ＲａはスイッチングレギュレータＩＣの中に作り込まれた構成であり、第２基準電圧調整用端子２６を用いて第2基準電圧調整用外付け抵抗Ｒｂを外付けすることによって、Ｉｏ（Ｒａ＋Ｒｂ）の値―第２基準電圧値（Ｖｒｅｆ２）―を調整することができる。すなわち、本実施形態によれば、ＶＯＵＴの値を、第2基準電圧調整用外付け抵抗Ｒｂを取り替えることで変更することが可能となる。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施の形態に係る可変型低電圧出力レギュレータＩＣの主要回路構成を示す図である。
【図２】本発明の実施の形態に係る可変型低電圧出力レギュレータＩＣの回路を適用したスイッチングレギュレータＩＣの主要構成を示す図である。
【図３】本発明の実施の形態に係る可変型低電圧出力レギュレータＩＣの回路を適用した複合レギュレータＩＣの主要構成を示す図である。
【図４】本発明の実施の形態に係る可変型低電圧出力レギュレータＩＣの回路を適用した複合レギュレータＩＣの主要構成を示す図である。
【図５】従来のリニアレギュレータＩＣの主要回路構成を示す図である。
【符号の説明】
【００４５】
１・・・第１基準電圧発生回路、２・・・定電流回路、Ｏｐ・・・演算増幅器、Ｔｒ・・・パワートランジスタ、Ｒ１、Ｒ２・・・出力電圧調整用抵抗、Ｒ３・・・動作安定用抵抗、Ｒａ・・・第２基準電圧調整用内部抵抗、Ｒｂ・・・第2基準電圧調整用外付け抵抗、７・・・第２基準電圧調整用端子、８・・・入力電源電圧端子、９・・・出力電圧端子、１０・・・グランド端子、１１・・・第１基準電圧発生回路、１２・・・定電流回路、Ｏｐ１・・・第１の演算増幅器、Ｏｐ２・・・第２の演算増幅器、１５・・・プリドライバー、１６・・・パワートランジスタ、１７・・・発信器、１８・・・ソフトスタート、Ｒ１、Ｒ２・・・出力電圧調整用抵抗、Ｒａ・・・第２基準電圧調整用内部抵抗、Ｒｂ・・・第2基準電圧調整用外付け抵抗、２１・・・入力電源電圧端子、２２・・・出力端子、２３・・・帰還端子、２４・・・位相補償用コンデンサ接続端子、２５・・・グランド端子、２６・・・第２基準電圧調整用端子、Ｄ・・・ダイオード、Ｌ・・・コイル、Ｃ１・・・コンデンサ、Ｃ２・・・位相補償用コンデンサ、３０・・・出力端子、３１・・・第１基準電圧発生回路、３２・・・定電流回路、Ｏｐ１・・・第１演算増幅器、Ｏｐ２・・・第２演算増幅器、Ｒ１、Ｒ２・・・出力電圧調整用抵抗、Ｒ３・・・動作安定用抵抗、Ｒ４、Ｒ５・・・出力電圧調整用抵抗、Ｒａ・・・第２基準電圧調整用内部抵抗、Ｒｂ・・・第2基準電圧調整用外付け抵抗、Ｔｒ１、Ｔｒ２・・・パワートランジスタ、４２・・・入力電源電圧端子、４３・・・第１出力電圧端子、４４・・・第２出力電圧端子、４５・・・グランド端子、４６・・・第２基準電圧調整用端子、５１・・・第１基準電圧発生回路、５２・・・定電流回路、Ｏｐ１・・・第１演算増幅器、Ｏｐ２・・・第２演算増幅器、５５・・・プリドライバー、Ｔｒ１、Ｔｒ２・・・パワートランジスタ、５８・・・ソフトスタート、５９・・・発信器、Ｒ１、Ｒ２・・・出力電圧調整用抵抗、Ｒ４、Ｒ５・・・出力電圧調整用抵抗、Ｒａ・・・第２基準電圧調整用内部抵抗、Ｒｂ・・・第2基準電圧調整用外付け抵抗、Ｄ・・・ダイオード、Ｌ・・・コイル、Ｃ１・・・コンデンサ、Ｃ２・・・位相補償用コンデンサ、６５・・・入力電源電圧端子、６６・・・第１出力電圧端子、６７・・・帰還端子、６８・・・位相補償用コンデンサ接続端子、６９・・・Ｉ／Ｏ用電圧を出力する第２出力電圧端子、７０・・・グランド端子、７１・・・第２基準電圧調整用端子
【図１】
2009064286.tif 000003
【図２】
2009064286.tif 000004
【図３】
2009064286.tif 000005
【図４】
2009064286.tif 000006
【図５】
2009064286.tif 000007