(57)【要約】【課題】結晶性のよい窒素化合物半導体層が得られ、しかも低コストで生産性のよい窒素化合物半導体基板の製造方法を提供する。【解決手段】所定厚さの表面Ｓｉ層３と埋め込み絶縁層４とを有するＳｉ基板１を準備する工程と、上記Ｓｉ基板１を炭素系ガス雰囲気中で加熱して上記表面Ｓｉ層３を単結晶ＳｉＣ層６に変成させる際に、上記埋め込み絶縁層４との界面８近傍のＳｉ層を残存Ｓｉ層５として残す工程と、表面の単結晶ＳｉＣに対してさらに窒素化合物半導体層１５をエピタキシャル成長させる工程とを行なう。【選択図】図１
2009302098.tif 000002
【特許請求の範囲】
【請求項１】
所定厚さの表面Ｓｉ層と埋め込み絶縁層とを有するＳｉ基板を準備する工程と、
上記Ｓｉ基板を炭素系ガス雰囲気中で加熱して上記表面Ｓｉ層を単結晶ＳｉＣ層に変成させる際に、上記埋め込み絶縁層との界面近傍のＳｉ層を残存Ｓｉ層として残す工程と、
表面の単結晶ＳｉＣに対してさらに窒素化合物半導体をエピタキシャル成長させる工程とを行なうことを特徴とする窒素化合物半導体基板の製造方法。
【請求項２】
上記変性させた単結晶ＳｉＣ層の上に、さらに単結晶ＳｉＣをエピタキシャル成長させ、上記エピタキシャル成長させた単結晶ＳｉＣに対して窒素化合物半導体をエピタキシャル成長させる請求項１記載の窒素化合物半導体基板の製造方法。
【請求項３】
上記残存Ｓｉ層の厚みが３〜２０ｎｍである請求項１または２記載の窒素化合物半導体基板の製造方法。
【請求項４】
埋め込み絶縁層を有する単結晶Ｓｉ基板の上記埋め込み絶縁層より表面側に単結晶ＳｉＣ層が形成され、上記単結晶ＳｉＣ層と埋め込み絶縁層との界面近傍にＳｉ層が形成されるとともに、上記単結晶ＳｉＣ層の上に窒素化合物半導体層が形成されたことを特徴とする窒素化合物半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁層埋め込み型の半導体基板である窒素化合物半導体基板の製造方法およびそれによって得られた窒素化合物半導体基板に関するものである。
【背景技術】
【０００２】
窒化ガリウムや窒化アルミニウム等の窒素化合物は、直接遷移型のワイドギャップ半導体であり、シリコン半導体に比べて絶縁破壊電界や飽和電子速度、化学的安定性に優れることから、次世代の発光デバイスや半導体デバイス材料として注目を集めている。また、埋め込み絶縁層を有するＳＯＩ基板は、回路の高速化と低消費電力化を図る上で優れており、次世代のＬＳＩ基板として有望視されている。従って、これら２つの特徴を融合した絶縁層埋め込み型窒素化合物半導体基板が半導体デバイス材料として極めて有望である。
【０００３】
上記埋め込み絶縁層を有する窒素化合物半導体基板の製造方法として、ＳＯＩ基板上に炭化シリコン層をエピタキシャル成長させ、さらにその上に窒化物半導体層をエピタキシヤル成長させる方法が提案されている（例えば、下記の特許文献１）。
【０００４】
上記特許文献１のように、窒素化合物半導体の下地基板として炭化シリコン結晶を用いる主な理由は、炭化シリコンと窒素化合物半導体との格子定数のミスマッチが比較的小さく、ＳＯＩ基板の表面シリコン層上に直接窒素化合物半導体をエピタキシヤル成長させた場合にくらべて、窒素化合物半導体へテロ界面のミスフィット転位の発生を抑えることが可能であるからである。
【０００５】
一例として、窒化ガリウム結晶と、その下地基板として従来用いられてきたサファイヤやシリコンとの格子定数のミスマッチは、それぞれ約１６％、約２０％であるのに対し、窒化ガリウムと炭化シリコンの格子定数のミスマッチは、約３．５％と、サファイヤやシリコンの場合に比べて著しく小さい。
【０００６】
しかしながら、ＳＯＩ基板上に炭化シリコン層をエピタキシャル成長させ、さらにその上に窒化物半導体層をエピタキシャル成長させる方法では、炭化シリコンとシリコンとの界面に結晶欠陥が発生しやすいという問題があった。
【０００７】
そこで、上記問題を解決するため、ＳＯＩ基板の表面シリコン膜を炭化して炭化シリコン層に変性させることにより、埋め込み酸化膜を有する炭化シリコン基板を製造し、その上に窒化ガリウム層をエピタキシャル成長させる方法が提案されている（例えば、下記の特許文献１および２）。
【０００８】
一方、ＳＯＩ基板の表面シリコン膜を炭化して炭化シリコン層に変性させることにより、埋め込み絶縁層を有するＳｉＣ基板をコストメリットのある大口径化を容易に実現しながら製造できる製法として、例えば下記の特許文献３記載の方法が提案されている。この方法は、所定厚さの表面シリコン層と埋め込み絶縁層（ＳｉＯ２層）を有するＳＯＩ基板（絶縁層埋め込み型Ｓｉ基板）を用いて作製する。すなわち、上記ＳＯＩ基板の表面Ｓｉ層を１０ｎｍ程度に薄膜化し、これを水素ガスと炭化水素系ガスとの混合ガス雰囲気の加熱炉内に所定時間加熱処理することにより、上記表面シリコン層を高温で炭化処理して単結晶ＳｉＣ薄膜に変成し、上記単結晶ＳｉＣ薄膜をシード層としてエピタキシャル法によりＳｉＣ層を成長させることが行なわれる。
【特許文献１】特開平１０−２８７４９７号公報
【特許文献２】特開平８−２３６４４５号公報
【特許文献３】特開２００３−２２４２４８号公報
【特許文献４】特開２００５−２６８４６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記特許文献３記載の方法では、上記炭化処理により、厚さ約１０ｎｍ以下の表面シリコン層を全て炭化して単結晶ＳｉＣ薄膜（ＳｉＣシード層）を生成している。ところが、このようにすると、埋め込み酸化膜とＳｉＣ薄膜の界面に不規則かつ大きな「うねり」が発生してしまう。すなわち、変成されたＳｉＣ層と埋め込まれているＳｉＯ２層との界面は、高温下で不安定で、特にＳｉＣがＳｉＯ２層に侵入しやすいうえ、Ｓｉ→ＳｉＣ反応が急激に進行するため、上記ＳｉＣ／ＳｉＯ２界面が不安定となり、界面が荒れて波打つような状態になる。
【００１０】
このような界面の「うねり」は、時として１０ｎｍを超える程にもなり、ＳｉＣ層の厚みにばらつきが生じる結果となるうえ、生成したＳｉＣ薄膜自体にまで「うねり」が生じることになってしまい、半導体デバイスとして使用する際に大きな問題となることが予想される。また、界面およびＳｉＣ薄膜自体「うねり」が存在する状態で、そのＳｉＣ薄膜上にＳｉＣ層をエピタキシャル成長させると、成長させたＳｉＣ層自体の結晶性が大幅に劣化するうえ、表面状態も粗い状態になりやすいという問題もあった。また、ＳｉＣ層にうねりが生じたり結晶性が低下することに伴い、上記ＳｉＣ層上にエピタキシャル成長させる窒化物半導体の結晶性も劣化する問題があった。
【００１１】
そこで、ＳＯＩ基板を炭素系ガス雰囲気で加熱して表面シリコン層をＳｉＣシード層に変性させる単結晶ＳｉＣ基板の製造方法であって、上記変性に先立って、表面シリコン層に対して窒素をイオン注入することにより、表面シリコン層における埋め込み絶縁層の界面近傍領域に窒素含有シリコン層を形成することにより、変性によって生成されたＳｉＣが埋め込み絶縁層中に侵入するのを防止し、膜厚の均一な単結晶ＳｉＣ薄膜を形成する方法が提案されている（上記特許文献４）。
【００１２】
しかしながら、上記特許文献４の方法では、界面の「うねり」は防止できるものの、窒素含有シリコン層の窒素含有量を１〜３０原子％と非常に大きくしなければならず、一般に半導体素子製造に用いられるイオン注入に比べて１００〜１０００倍ものドーズ量が必要となる。このため、大電流でのイオン注入のために非常に高価な装置が必要となり、イオン注入自体も長時間を要するため、単位時間当たりの生産量が低くコスト高となる問題がある。
【００１３】
本発明は、上記のような事情に鑑みなされたもので、結晶性のよい窒素化合物半導体層が得られ、しかも低コストで生産性のよい窒素化合物半導体基板の製造方法およびそれによって得られた窒素化合物半導体基板の提供を目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するため、本発明の窒素化合物半導体基板の製造方法は、所定厚さの表面Ｓｉ層と埋め込み絶縁層とを有するＳｉ基板を準備する工程と、上記Ｓｉ基板を炭素系ガス雰囲気中で加熱して上記表面Ｓｉ層を単結晶ＳｉＣ層に変成させる際に、上記埋め込み絶縁層との界面近傍のＳｉ層を残存Ｓｉ層として残す工程と、表面の単結晶ＳｉＣに対してさらに窒素化合物半導体をエピタキシャル成長させる工程とを行なうことを要旨とする。
【００１５】
また、上記目的を達成するため、本発明の窒素化合物半導体基板は、埋め込み絶縁層を有する単結晶Ｓｉ基板の上記埋め込み絶縁層より表面側に単結晶ＳｉＣ層が形成され、上記単結晶ＳｉＣ層と埋め込み絶縁層との界面近傍にＳｉ層が形成されるとともに、上記単結晶ＳｉＣ層の上に窒素化合物半導体層が形成されたことを要旨とする。
【発明の効果】
【００１６】
すなわち、本発明の窒素化合物半導体基板の製造方法は、上記表面Ｓｉ層を単結晶ＳｉＣ層に変成させる際に、埋め込み絶縁層との界面近傍のＳｉ層を残存Ｓｉ層として残すことにより、その下部の埋め込み絶縁層との界面の平坦性が大幅に改善され、界面の「うねり」を大幅に小さくできる。このように、埋め込み絶縁層と残存Ｓｉ層との界面の平坦性が向上することから、表面に形成される単結晶ＳｉＣ層自体に発生する「うねり」も大幅に低減される。このように、うねりの少ない単結晶ＳｉＣ層が形成されることから、その上にエピタキシャル成長で形成される窒素化合物半導体も結晶性が大幅に改善され、半導体デバイスとしての性能を大幅に向上させる。そして、イオン注入等によらないため、上述した高品質な半導体デバイスとしての窒素化合物半導体基板を低コストで生産性よく製造することができる。
【００１７】
本発明において、上記変性させた単結晶ＳｉＣ層の上に、さらに単結晶ＳｉＣをエピタキシャル成長させ、上記エピタキシャル成長させた単結晶ＳｉＣに対して窒素化合物半導体をエピタキシャル成長させる場合には、単結晶ＳｉＣ層の上層にさらにエピタキシャル成長によってＳｉＣを形成する際に、成長するＳｉＣの結晶性が向上するため、その上にエピタキシャル成長させる窒素化合物半導体も結晶性が良好となり、良好な窒素化合物半導体デバイスが得られる。
【００１８】
本発明において、上記残存Ｓｉ層の厚みが３〜２０ｎｍである場合には、埋め込み絶縁層と残存Ｓｉ層との界面および単結晶ＳｉＣ層自体の平坦性を向上させる効果が十分に得られるとともに、単結晶ＳｉＣ層の下層にボイド等の欠陥がほとんど生じない。このため、良好な窒素化合物半導体デバイスが得られる。
【００１９】
また、本発明の窒素化合物半導体基板は、上記表面Ｓｉ層を単結晶ＳｉＣ層に変成させる際に、埋め込み絶縁層との界面近傍のＳｉ層を残存Ｓｉ層として残すことにより、その下部の埋め込み絶縁層との界面の平坦性が大幅に改善され、界面の「うねり」を大幅に小さくできる。このように、埋め込み絶縁層と残存Ｓｉ層との界面の平坦性が向上することから、表面に形成される単結晶ＳｉＣ層自体に発生する「うねり」も大幅に低減される。このように、うねりの少ない単結晶ＳｉＣ層が形成されることから、その上にエピタキシャル成長で形成される窒素化合物半導体も結晶性が大幅に改善され、半導体デバイスとしての性能を大幅に向上させる。そして、イオン注入等によらないため、上述した高品質な半導体デバイスとしての窒素化合物半導体基板を低コストで生産性よく製造することができる。
【発明を実施するための最良の形態】
【００２０】
つぎに、本発明を実施するための最良の形態を説明する。
【００２１】
図１は、本発明の窒素化合物半導体基板の製造方法の一実施の形態を示す図である。
【００２２】
この窒素化合物半導体基板の製造方法は、まず、所定厚さの表面Ｓｉ層３と埋め込み絶縁層４とを有するＳｉ基板１を準備し、上記Ｓｉ基板１の表面Ｓｉ層３の厚みを６ｎｍ〜４０ｎｍ程度に薄膜化する（図１（Ａ））。つぎに、上記Ｓｉ基板１を炭素系ガス雰囲気中で加熱して上記表面Ｓｉ層３を単結晶ＳｉＣ層６に変成させる（図１（Ｂ））。このとき、埋め込み絶縁層４との界面８近傍のＳｉ層を残存Ｓｉ層５として残すことが行なわれる。ついで、上記単結晶ＳｉＣ層６をシード層としてエピタキシャル成長により、単結晶ＳｉＣエピタキシャル層７を成長させる（図１（Ｃ））。さらに、上記エピタキシャル成長で形成された単結晶エピタキシャルＳｉＣ層７の上に、エピタキシャル成長により窒素化合物半導体層１５を形成する。
【００２３】
以下、各工程について詳しく説明する。
【００２４】
上記Ｓｉ基板１は、Ｓｉ母材２の表面近傍に、埋め込み絶縁層４として所定厚みのＳｉＯ２層が形成され、表面に所定厚さの表面Ｓｉ層３が形成されたものである。上記埋め込み絶縁層４の厚みは、約１〜２００ｎｍ程度の厚みになるよう設定されている。
【００２５】
ついで、上記Ｓｉ基板１の表面Ｓｉ層３の厚みを薄くし薄膜化する。この薄膜化は、例えば、Ｓｉ基板１を酸化雰囲気で加熱処理することにより、埋め込み絶縁層４との界面８近傍に所望厚みのＳｉ層を残存させるよう、表面Ｓｉ層３の表面から所定深さを酸化させて酸化物層９を形成したのち、表面の酸化物層９をフッ化水素酸等でエッチングすることにより除去し、界面８近傍に残存させた所望厚みのＳｉ層を露出させることにより薄膜化することが行われる。
【００２６】
このとき、薄膜化した表面Ｓｉ層３の厚みは、６ｎｍ〜４０ｎｍ程度に設定するのが好ましく、より好ましいのは８ｎｍ〜３０ｎｍ程度であり、さらに好ましいの１０ｎｍ〜２７ｎｍ程度である。
【００２７】
上記薄膜化した表面Ｓｉ層３の厚みが６ｎｍ未満では、その後の変成工程によって十分な厚みの残存Ｓｉ層５を残すことができないうえ、十分な厚みの一次単結晶ＳｉＣ層６も生成することができないからである。また、上記薄膜化した表面Ｓｉ層３の厚みが４０ｎｍを超えると、後述する変性処理に時間を要することとなったり、残存Ｓｉ層５の厚みが厚くなりすぎて上記界面８近傍にボイド等の欠陥が生じやすくなったりするからである。
【００２８】
上記薄膜化後の表面Ｓｉ層３の厚みは、Ｓｉ基板１を酸化雰囲気で加熱処理して酸化物層９を形成するときの雰囲気、温度、時間等の酸化処理条件を調整し、もともとの表面Ｓｉ層３の厚みに対して形成させる酸化物層９の厚みを調整することにより設定することができる。
【００２９】
つぎに、上記Ｓｉ基板１を炭素系ガス雰囲気中で加熱して上記表面Ｓｉ層３を単結晶ＳｉＣ層６に変成させる。
【００３０】
上記変成工程は、例えば、図２に示す装置により行われる。この装置は、ヒータ１１を有する加熱炉１０と、上記加熱炉１０内に導入される雰囲気ガス（水素ガスＧ１および炭化水素ガスＧ２）を貯留するボンベ１３，１４とを備えている。１２は水素ガスＧ１と炭化水素ガスＧ２とを混合して混合ガスとして加熱炉１０に供給する混合器である。
【００３１】
上記装置により、上記Ｓｉ基板１を加熱炉１０内に設置し、上記加熱炉１０内に水素ガスＧ１と炭化水素系ガスＧ２との混合ガス（Ｇ１＋Ｇ２）を供給しながら、加熱炉１０内の雰囲気温度を上昇させて、前記Ｓｉ基板１の表面Ｓｉ層３を単結晶ＳｉＣ層６に変成させることが行われる。
【００３２】
より詳しく説明すると、上記Ｓｉ基板１を加熱炉１０内に設置して、加熱炉１０内に水素ガスＧ１に対して炭化水素系ガスＧ２を１体積％の割合で混合した混合ガス（Ｇ１＋Ｇ２）を供給する。また、この混合ガス（Ｇ１＋Ｇ２）の供給と同じくして、加熱炉１０内の雰囲気温度を５００℃〜シリコンの溶融点未満、好ましくは１２００〜１４０５℃に加熱する。この加熱によって、Ｓｉ基板１の表面Ｓｉ層３を単結晶ＳｉＣ層６に変成させる。
【００３３】
ここで、前記水素ガスＧ１はキャリアガスであり、炭化水素ガスＧ２としては例えばプロパンガスを使用する。例えば、水素ガスＧ１のボンベ１３からの供給量が１０００ｃｃ／分であったならば、炭化水素ガスＧ２のボンベ１４からの供給量を１０ｃｃ／分とする。単結晶ＳｉＣ層６の厚みは、同層の欠損欠陥の低減ならびに３次元成長抑制のため、３ｎｍ〜２０ｎｍ程度に設定することが好ましく、より好ましいのは４ｎｍ〜１０ｎｍ程度であり、さらに好ましいのは５ｎｍ〜７ｎｍ程度である。
【００３４】
このとき、表面Ｓｉ層３における表面Ｓｉ層３と埋め込み絶縁層４との界面８近傍領域に残存Ｓｉ層５を残すことが行なわれる。上記残存Ｓｉ層５の厚みは、３〜２０ｎｍに設定するのが好ましく、より好ましいのは３〜１７ｎｍである。上記残存Ｓｉ層５の厚みが３ｎｍ未満だと、残存Ｓｉ層５と埋め込み絶縁層４との界面８の平坦性を向上させる効果に乏しく、上記残存Ｓｉ層５の厚みが２０ｎｍを超えると、上記界面８近傍にボイド等の欠陥が生じやすくなるからである。
【００３５】
上記残存Ｓｉ層５の厚みは、変性処理の雰囲気、温度、時間等の条件を調節することにより、薄膜化したときの表面Ｓｉ層３の厚みに対して形成させる単結晶ＳｉＣ層６の厚みを調節することにより設定することができる。
【００３６】
必要に応じて、上記工程を過剰に行って単結晶ＳｉＣ層６を上記単結晶ＳｉＣ層６の上に堆積させることが行われる。上記工程を過剰に行う（例えば数分〜数時間継続させる）ことにより、上記単結晶ＳｉＣ層６の上に炭素薄膜が堆積される。
【００３７】
ついで、上記単結晶ＳｉＣ層６をシード層としてエピタキシャル成長により、単結晶ＳｉＣを成長させ、単結晶ＳｉＣエピタキシャル層７を堆積させる。
【００３８】
上記単結晶ＳｉＣエピタキシャル層７のエピタキシャル成長は、例えば、下記の条件により単結晶ＳｉＣを成長させることができる。すなわち、単結晶ＳｉＣ層６が形成されたＳｉ基板１を処理チャンバー内に配置し、上記処理チャンバー内にモノメチルシランまたはシランおよびプロパン等の炭化水素系とを含有する原料ガスを、大気圧以下の圧力下において約１〜１０００ｓｃｃｍ程度のガス流量で供給しながら、温度５００℃〜シリコンの溶融点未満、好ましくは８００〜１４０５℃で処理することにより、上記単結晶ＳｉＣ層６をシード層としてエピタキシャル成長により、単結晶ＳｉＣを成長させることができる。
【００３９】
ここで、上記変性処理やエピタキシャル成長で形成されるＳｉＣや埋め込み絶縁層４（ＳｉＯ２）を構成するＳｉ分は、高温化において一部がＣＯ２となって昇華すると考えられる。また、ＳｉＣとＳｉＯ２が接触した状態で高温化に晒されると、ＳｉＣとＳｉＯ２との間で相互変性すると考えられる。
【００４０】
このとき、単結晶ＳｉＣ層６と埋め込み絶縁層４（ＳｉＯ２）との間に残存Ｓｉ層５が存在しなければ、単結晶ＳｉＣ層６を構成するＳｉＣの一部がＳｉＯ２に変性したり、反対に埋め込み絶縁層４を構成するＳｉＯ２一部がＳｉＣに変性したりすることが起こって、結果的に、単結晶ＳｉＣ層６と埋め込み絶縁層４の界面の平坦性が崩れ、「うねり」になって現れるものと考えられる。
【００４１】
そこで、本発明のように、変性処理後に単結晶ＳｉＣ層６と埋め込み絶縁層４（ＳｉＯ２）の間に、適切な厚みの残存Ｓｉ層５を存在させることにより、上記のようなＳｉＣとＳｉＯ２と相互変性が防止され、残存Ｓｉ層５と埋め込み絶縁層４との界面８の平坦性が維持されるものと考えられる。また、変性処理後に単結晶ＳｉＣ層６に何らかの欠陥があった場合でも、残存Ｓｉ層５の存在により欠陥が埋め込み絶縁層４まで至らず、Ｓｉの昇華を防止し、残存Ｓｉ層５と埋め込み絶縁層４との界面８の平坦性が維持されるものと考えられる。
【００４２】
残存Ｓｉ層５と埋め込み絶縁層４との界面８の平坦性が維持されると、変性処理によって得られる単結晶ＳｉＣ層６の厚みも平坦化し、結晶面がそろった状態になると考えられる。そうすると、その後にエピタキシャル成長によって単結晶ＳｉＣを成長させた場合にも、そろった状態のＳｉＣの結晶性が維持されるため、従来よりもはるかにきれいな単結晶で膜厚も均一な単結晶ＳｉＣエピタキシャル層７が得られるようになる。
【００４３】
つぎに、図１（Ｄ）に示すように、上記単結晶ＳｉＣエピタキシャル層７の上に、エピタキシャル成長により窒素化合物半導体層１５を堆積させる。
【００４４】
上記窒素化合物半導体層１５のエピタキシャル成長は、例えば、下記の条件により行なうことができる。すなわち、単結晶ＳｉＣエピタキシャル層７が形成されたＳｉ基板１を処理チャンバー内に配置し、上記処理チャンバー内に有機Ａｌ系ガスおよび／または有機Ｇａ系ガスおよびアンモニアガスとを含有する原料ガスを、大気圧以下の圧力下において約１００〜５０００ｓｃｃｍ程度のガス流量で供給し、温度５００℃〜シリコンの溶融点未満、好ましくは４００〜１２００℃程度で処理することにより、上記単結晶ＳｉＣエピタキシャル層７の上にエピタキシャル成長により、ＡｌＮ層、ＧａＮ層、ＡｌＧａＮ層等のいずれかもしくはこれらの積層構造の窒素化合物半導体層１５を成長させることができる。
【００４５】
図３は、本発明の第２実施形態を示す。
【００４６】
この例では、埋め込み絶縁層４を有するＳｉ基板１を炭素系ガス雰囲気中で加熱して表面Ｓｉ層３を単結晶ＳｉＣ層６に変成させたのち、エピタキシャル成長によるＳｉＣの成長を行なうことなく、上記単結晶ＳｉＣ層６上にエピタキシャル成長により、上述した窒素化合物半導体層１５を成長させたものである。それ以外は、上記実施形態と同様である。
【００４７】
なお、各実施形態において、窒素化合物半導体層１５としてＡｌＮ層、ＧａＮ層、ＡｌＧａＮ層のいずれかもしくはこれらの積層構造のものを例示したが、これに限定するものではなく、その他各種の窒素化合物半導体を適用することができる趣旨である。
【００４８】
このようにすることにより、上記表面Ｓｉ層５を単結晶ＳｉＣ層６に変成させる際に、埋め込み絶縁層４との界面８近傍のＳｉ層を残存Ｓｉ層５として残すことにより、その下部の埋め込み絶縁層４との界面８の平坦性が大幅に改善され、界面８の「うねり」を大幅に小さくできる。このように、埋め込み絶縁層４と残存Ｓｉ層５との界面８の平坦性が向上することから、表面に形成される単結晶ＳｉＣ層６自体に発生する「うねり」も大幅に低減される。このように、うねりの少ない単結晶ＳｉＣ層６が形成されることから、その上にエピタキシャル成長で形成される窒素化合物半導体層１５も結晶性が大幅に改善され、半導体デバイスとしての性能を大幅に向上させる。そして、イオン注入等によらないため、上述した高品質な半導体デバイスとしての窒素化合物半導体基板を低コストで生産性よく製造することができる。
【００４９】
また、上記変性させた単結晶ＳｉＣ層６の上に、さらに単結晶ＳｉＣをエピタキシャル成長させ、上記エピタキシャル成長させた単結晶ＳｉＣに対して窒素化合物半導体をエピタキシャル成長させる場合には、単結晶ＳｉＣ層６の上層にさらにエピタキシャル成長によってＳｉＣを形成する際に、成長するＳｉＣの結晶性が向上するため、その上にエピタキシャル成長させる窒素化合物半導体層１５も結晶性が良好となり、良好な窒素化合物半導体デバイスが得られる。
【００５０】
また、上記残存Ｓｉ層５の厚みが３〜２０ｎｍである場合には、埋め込み絶縁層４と残存Ｓｉ層５との界面８および単結晶ＳｉＣ層６自体の平坦性を向上させる効果が十分に得られるとともに、単結晶ＳｉＣ層６の下層にボイド等の欠陥がほとんど生じない。このため、良好な窒素化合物半導体デバイスが得られる。
【実施例】
【００５１】
〔実施例１〕
表面Ｓｉ層３の厚みが１０〜１４ｎｍの（１１１）ＳＩＭＯＸ基板（ＳＯＩ−Ａ）、表面Ｓｉ層３の厚みが１８〜２２ｎｍの（１１１）ＳＩＭＯＸ基板（ＳＯＩ−Ｂ）の（１１１）貼り合わせＳＯＩ基板（ＳＯＩ−Ｃ）を出発材料として準備した。上記各ＳＯＩ基板を試料として電気炉に挿入し、プロパンガスと水素ガスとをそれぞれ流量１００ｓｃｃｍおよび１０ＳＬＭで当該電気炉に導入しつつ、電気炉内雰囲気が１２５０℃に達するまで加熱昇温し、当該温度で１５分間保持した。
【００５２】
この工程により、表面Ｓｉ層３は表面側から３〜７ｎｍのシリコン層が炭化されて、３〜７ｎｍ厚の単結晶ＳｉＣ層６（シード層）へと変成された。ＳＯＩ−Ａ、ＳＯＩ−Ｂ、ＳＯＩ−Ｃは、それぞれその下層部に、３〜１１ｎｍ、９〜１９ｎｍ、およそ９９００〜１１００ｎｍの残存Ｓｉ層５が残存した膜構造となった。
【００５３】
このあと、電気炉の加熱用ヒーターヘの通電を止め、同時に当該両ガスの導入を止める一方で、流量１０ＳＬＭの窒素を炉内に導入して当該両ガスと置換した。この状態で電気炉の雰囲気温度が７００℃になるまで冷却した後、当該雰囲気温度を７００℃に保持したまま窒素ガスの導入を止め、同時に流量１０ｓｃｃｍの酸素ガスを１時間導入した。この酸素ガスの導入は、プロパンガスの導入によりＳｉＣが生成された際に、過剰の炭素が試料表面に付着するので、この過剰炭素を酸素と反応せしめてＣＯ２を発生させ、効果的に当該過剰炭素を除去するためである。ついで、当該酸素の導入を止め、再び流量４ＳＬＭの窒素ガスを導入して、試料全体が所定の低温、例えば８０℃程度に低下するまで冷却してウェハを炉外に取り出した。
【００５４】
引き続き、ウェハを減圧エピタキシャル成長炉に挿入し、約ｌ×１０−２ｔｏｒｒの減圧下にてジメチルアルミニウムハイドライドガス３ｓｃｃｍ、アンモニアガス１００ｓｃｃｍを当該エピタキシャル成長炉に導入しつつ、ウェハ温度が４００℃に達するまで加熱昇温し、当該温度で１分間保持して、約３ｎｍ厚のＡｌＮバッファ層を堆積した。このあと、エピタキシャル成長炉の加熱用ヒーターへの通電を止め、同時にジメチルアルミニウムハイドライドガスおよびアンモニアガスの導入を止め、この状態で電気炉の試料全体が所定の低温、例えば８０℃程度に低下するまで冷却してウェハを炉外に取り出した。
【００５５】
引き続き、ウェハを減圧エピタキシャル成長炉に挿入し、約１ｔｏｒｒの減圧下にてトリメチルガリウムガス１ｓｃｃｍ、アンモニアガス１．５ＳＬＭを当該エピタキシャル成長炉に導入しつつ、ウェハ温度が９８０℃に達するまで加熱昇温し、当該温度で７５分間保持して、約３００ｎｍ厚のＧａＮエピタキシャル層を堆積した。このあと、エピタキシャル成長炉の加熱用ヒーターへの通電を止め、同時にトリメチルガリウムおよびアンモニアガスの導入を止め、この状態で電気炉の試料全体が所定の低温、例えば８０℃程度に低下するまで冷却してウェハを炉外に取り出した。
【００５６】
〔比較例１〕
表面Ｓｉ層３の厚みが３〜７ｎｍの（１１１）ＳＩＭＯＸ基板（ＳＯＩ−Ｒｅｆ）を出発材料として準備し、当該ＳＯＩ基板を試料として電気炉に挿入し、実施例１と同条件で炭化熱処理を実施した。この工程により、表面Ｓｉ層３が完全に炭化されて、３〜７ｎｍ厚の単結晶ＳｉＣ層６へと変成され、その下層部は直に埋め込み絶縁層４と接した構造となった。引き続き、ウェハを減圧エピタキシャル成長炉に挿入し、実施例１と同条件で約３ｎｍ厚のＡｌＮバッファ層を堆積した。引き続き、ウェハを減圧エピタキシャル成長炉に挿入し、実施例１と同条件で、約３００ｎｍ厚のＧａＮエピタキシャル層を堆積した。
【００５７】
〔実施例２〕
表面Ｓｉ層３の厚みが１０〜１４ｎｍの（１１１）ＳＩＭＯＸ基板（ＳＯＩ−Ａ）、表面Ｓｉ層３の厚みが１８〜２２ｎｍの（１１１）ＳＩＭＯＸ基板（ＳＯＩ−Ｂ）の（１１１〉貼り合わせＳＯＩ基板（ＳＯＩ−Ｃ）を出発材料として準備し、実施例１と同条件で炭化熱処理を実施した。この工程により、表面Ｓｉ層３は表面側から３〜７ｎｍのシリコン層が炭化されて、３〜７ｎｍ厚の単結晶ＳｉＣ層６へと変成された。ＳＯＩ−Ａ、ＳＯＩ−Ｂ、ＳＯＩ−Ｃは、それぞれその下層部に、３〜１１ｎｍ、９〜１９ｎｍ、およそ９９００〜１１００ｎｍの残存Ｓｉ層５が残存した膜構造となった。
【００５８】
引き続き、ウェハを減圧エピタキシャル成長炉に挿入し、約２×１０−４ｔｏｒｒの減圧下にてモノメチルシランを３ｓｃｃｍで当該エピタキシャル成長炉に導入しつつ、ウェハ温度が１１５０℃に達するまで加熱昇温し、当該温度で１０分間保持して、単結晶ＳｉＣ層（シード層）６上に約１００ｎｍ厚の単結晶ＳｉＣエピタキシャル層７を堆積した。
【００５９】
このあと、エピタキシャル成長炉の加熱用ヒーターへの通電を止め、同時にモノメチルシランガスの導入を止め、この状態で電気炉の試料全体が所定の低温、例えば８０℃程度に低下するまで冷却してウェハを炉外に取り出した。引き続き、ウェハを減圧エピタキシャル成長炉に挿入し、実施例ｌと同条件で約３ｎｍ厚のＡｌＮバッファ層を堆積した。引き続き、ウェハを減圧エピタキシャル成長炉に挿入し、実施例１と同条件で、約３００ｎｍ厚のＧａＮエピタキシャル層を堆積した。
【００６０】
〔比較例２〕
表面Ｓｉ層３の厚みが３〜７ｎｍの（１１１）ＳＩＭＯＸ基板（ＳＯＩ−Ｒｅｆ）を出発材料として準備し、当該ＳＯＩ基板を試料として電気炉に挿入し、実施例１と同条件で炭化熱処理を実施した。この工程により、表面Ｓｉ層３が完全に炭化されて、３〜７ｎｍ厚の単結晶ＳｉＣ層６へと変成され、その下層部は直に埋め込み絶縁層４と接した構造となった。
【００６１】
引き続き、ウェハを減圧エピタキシャル成長炉に挿入し、実施例２と同条件で約１００ｎｍ厚の単結晶ＳｉＣエピタキシャル層７を堆積した。引き続き、ウェハを減圧エピタキシャル成長炉に挿入し、実施例１と同条件で約３ｎｍ厚のＡｌＮバッファ層を堆積した。引き続き、ウェハを減圧エピタキシャル成長炉に挿入し、実施例１と同条件で、約３００ｎｍ厚のＧａＮエピタキシャル層を堆積した。
【００６２】
〔実施例１および比較例１の単結晶ＳｉＣ層形成直後の評価〕
実施例１ならびに比較例ｌの製法による、単結晶ＳｉＣ層６（シード層）形成直後の各サンプルについて、断面ＴＥＭ像観察による評価を行った。
【００６３】
ＳＯＩ−Ｒｅｆを出発材料とした比較例１の製法における、単結晶ＳｉＣ層６（シード層）形成直後のサンプルの断面ＴＥＭ像を図４に示す。約５ｎｍ厚の単結晶ＳｉＣ層６（シード層）が埋め込み絶縁層４上に直に形成されているが、埋め込み絶縁層４上部の界面に約１０ｎｍの大きなうねりが発生した。これに伴い、単結晶ＳｉＣ層６（シード層）自体にも約１０ｎｍ程度のうねりが見られ、断面ＴＥＭによる格子像では明らかなＳｉＣ配向性のみだれが見られた。
【００６４】
ＳＯＩ−Ａを出発材料とした実施例１の製法における、単結晶ＳｉＣ層６（シード層）形成直後のサンプルの断面ＴＥＭ像を図５に示す。３〜７ｎｍ厚の単結晶ＳｉＣ層６（シード層）の下層部に、３〜１１ｎｍ厚の残存Ｓｉ層５が残されており、これにより、その下部の埋め込み絶縁層４との界面８の平坦性が改善され、同界面８のうねりを３ｎｍ未満に低減化できた。これに伴い、単結晶ＳｉＣ層６（シード層）のうねりも、前記界面８のうねりと概ね同等の３ｎｍ未満のレベルに抑えられた。断面ＴＥＭによる格子像においても、比較例に比べてＳｉＣの配向性に改善がみられた。
【００６５】
ＳＯＩ−Ｂを出発材料とした実施例１の製法における、単結晶ＳｉＣ層６（シード層）形成直後のサンプルの場合にも、同様に残存Ｓｉ層５が残されており、これにより、その下部の埋め込み絶縁層４との界面８の平坦性が改善され、同界面８のうねりを３ｎｍ未満に低減化できた。断面ＴＥＭによる格子像においても、比較例に比べてＳｉＣの配向性に改善がみられた。これに伴い、単結晶ＳｉＣ層６（シード層）のうねりも、前記界面８のうねりと概ね同等の３ｎｍ未満のレベルに抑えられた。断面ＴＥＭによる格子像においても、比較例に比べてＳｉＣの配向性に改善がみられた。下記の表１に、実施例１および比較例１のＳｉＣシード層形成直後の評価結果を纏める。
【表１】
2009302098.tif 000003
【００６６】
〔実施例２および比較例２のＳｉＣエピタキシャル層形成直後の評価〕
実施例２ならびに比較例２の製法によるＳｉＣエピタキシャル層形成直後のサンプルについて、断面ＴＥＭ像の観察による評価、およびＸ線回折ロッキングカーブ法による評価を行った。
【００６７】
ＳＯＩ−Ａを出発材料とした実施例２の製法による、ＳｉＣエピタキシャル層形成直後のサンプルの断面ＴＥＭ像を図６に示す。約１００ｎｍ厚の単結晶ＳｉＣエピタキシャル層７が単結晶ＳｉＣ層６（シード層）の上部に形成され、その下層部には、３〜７ｎｍ厚の残存Ｓｉ層５が残されている。実施例１で示した埋め込み絶縁層４上部界面８の良好な平坦性は、引き続きＳｉＣエピタキシャル工程を実施した後にも維持されていた。
【００６８】
同様に、ＳＯＩ−Ｂを出発材料とした場合にも、埋め込み絶縁層４上部界面８の良好な平坦性はＳｉＣエピタキシャル工程を実施した後も維持されていることが確認された。
【００６９】
実施例２ならびに比較例２の製法による単結晶ＳｉＣエピタキシャル層７について、Ｘ線回析ロッキングカーブ法により、ＳｉＣ（１１１）ピークの半値幅を評価した。下記の表２に評価結果を纏める。実施例２による単結晶ＳｉＣエピタキシャル層７の半値幅は、比較例１の試料上に同条件で形成した単結晶ＳｉＣエピタキシャル層７の半値幅の約７０％の値であり、単結晶ＳｉＣ層６（シード層）の下部に残存Ｓｉ層５を残したことにより、単結晶ＳｉＣエピタキシャル層７の結晶品質が改善することが確認された。
【表２】
2009302098.tif 000004
【００７０】
〔実施例１、２および比較例１、２のＧａＮエピタキシャル層形成後の評価〕
実施例１、２ならびに比較例１、２の製法によるＧａＮエピタキシャル層形成後のサンプルについて、断面ＴＥＭ像の観察による評価、およびＸ線回折ロッキングカーブ法による評価を行った。
【００７１】
ＳＯＩ−Ａを出発材料とした実施例２の製法による、ＧａＮエピタキシャル層形成後のサンプルの断面ＴＥＭ像を図７に示す。約３００ｎｍ厚の単結晶ＧａＮエピタキシャル層が、約３ｎｍ厚のＡｌＮバッファ層を介して、約１００ｎｍ厚の単結晶ＳｉＣエピタキシャル層７と単結晶ＳｉＣ層６（シード層）の上部に形成され、その下層部に、約７ｎｍ厚の残存Ｓｉ層５が残されている。図６で示した埋め込み絶縁層４上部界面８の良好な平坦性は、引き続きＧａＮエピタキシャル工程を実施した後にも維持されていた。
【００７２】
同様に、ＳＯＩ−Ａを出発材料とした実施例１の製法、ならびにＳＯＩ−Ｂを出発材料とした実施例１および実施例２の製法による、ＧａＮエピタキシャル層形成後のサンプルにおいても、図６で示した埋め込み絶縁層４上部界面８の良好な平坦性は、ＧａＮエピタキシャル工程を実施した後も維持されていた。
【００７３】
実施例１、２および比較例１、２の各ＧａＮエピタキシャル層について、Ｘ線回折ロッキングカーブ法により、ＧａＮ（０００４）ピークの半値幅を評価した。下記の表３および４に評価結果を纏める。
【表３】
2009302098.tif 000005
【表４】
2009302098.tif 000006
【００７４】
実施例１、２による当該ＧａＮエピタキシャル層の半値幅は、比較例１、２の試料上に上記と同条件で形成したＧａＮエピタキシャル層の半値幅の約７０〜８０％の値であり、単結晶ＳｉＣ層６（シード層）の下部に残存Ｓｉ層５を残したことにより、ＧａＮエピタキシャル層の結晶品質が改善することが確認された。
【産業上の利用可能性】
【００７５】
本発明は、大規模集積回路等に用いる半導体基板の製造等に適用することができる。
【図面の簡単な説明】
【００７６】
【図１】本発明の一実施形態の窒素化合物半導体基板の製造方法を示す図である。
【図２】上記窒素化合物半導体基板の製造方法に用いる装置を示す図である。
【図３】本発明の第２実施形態の窒素化合物半導体基板の製造方法を示す図である。
【図４】ＳＯＩ−Ｒｅｆを出発材料とした比較例１の製法における、単結晶ＳｉＣ層形成直後のサンプルの断面ＴＥＭ像である。
【図５】ＳＯＩ−Ａを出発材料とした実施例１の製法における、単結晶ＳｉＣ層形成直後のサンプルの断面ＴＥＭ像である。
【図６】ＳＯＩ−Ａを出発材料とした実施例２の製法による、ＳｉＣエピタキシャル層形成直後のサンプルの断面ＴＥＭ像である。
【図７】ＳＯＩ−Ａを出発材料とした実施例２の製法による、ＧａＮエピタキシャル層形成後のサンプルの断面ＴＥＭ像である。
【符号の説明】
【００７７】
１      Ｓｉ基板
２      Ｓｉ母材
３      表面Ｓｉ層
４      埋め込み絶縁層
５      残存Ｓｉ層
６      単結晶ＳｉＣ層
７      単結晶ＳｉＣエピタキシャル層
８      界面
９      酸化物層
１０      加熱炉
１１      ヒータ
１２      混合器
１３      ボンベ
１４      ボンベ
１５      窒素化合物半導体層
【図１】
2009302098.tif 000007
【図２】
2009302098.tif 000008
【図３】
2009302098.tif 000009
【図４】
2009302098.tif 000010
【図５】
2009302098.tif 000011
【図６】
2009302098.tif 000012
【図７】
2009302098.tif 000013