(57)【要約】【課題】複数種のどの周波数でも最適化された状態で信号を伝送することを可能した電子機器、及び電子機器における切換制御方法を提供する。【解決手段】本願は、複数の電子部品と、前記電子部品に接続され信号が伝送される伝送線路と、前記伝送線路においてインピーダンスマッチングを行うためのマッチング回路と、前記伝送線路のインピーダンスが、何れかの前記電子部品に入力される信号の周波数に応じた値になるように、前記マッチング回路の回路構成を切り換える制御を行う切換制御手段と、を備える。【選択図】図２
2009302925.tif 000002
【特許請求の範囲】
【請求項１】
複数の電子部品と、
前記電子部品に接続され信号が伝送される伝送線路と、
前記伝送線路においてインピーダンスマッチングを行うためのマッチング回路と、
前記伝送線路のインピーダンスが、何れかの前記電子部品に入力される信号の周波数に応じた値になるように、前記マッチング回路の回路構成を切り換える制御を行う切換制御手段と、
を備えることを特徴とする電子機器。
【請求項２】
請求項１に記載の電子機器において、
前記電子部品に入力される信号は、当該電子部品に前記伝送線路を介して接続された外部機器から出力された信号であり、
前記切換制御手段は、前記伝送線路のインピーダンスが、前記信号の周波数に応じた値になるように、前記マッチング回路の回路構成を切り換える制御を行うことを特徴とする電子機器。
【請求項３】
請求項１に記載の電子機器において、
前記電子部品に入力される信号は、当該電子部品に前記伝送線路を介して接続された他の前記電子部品から出力された信号であり、
前記切換制御手段は、前記伝送線路のインピーダンスが、前記信号の周波数に応じた値になるように、前記マッチング回路の回路構成を切り換える制御を行うことを特徴とする電子機器。
【請求項４】
請求項１乃至３の何れか一項に記載の電子機器において、
前記切換制御手段は、さらに、所定の放射ノイズの周波数が、外部からの信号を受信するための受信周波数帯域から外れるように、前記マッチング回路の回路構成を切り換える制御を行うことを特徴とする電子機器。
【請求項５】
複数の電子部品と、前記電子部品に接続され信号が伝送される伝送線路と、前記伝送線路においてインピーダンスマッチングを行うためのマッチング回路と、を備える電子機器における切換制御方法であって、
前記伝送線路のインピーダンスが、何れかの前記電子部品に入力される信号の周波数に応じた値になるように、前記マッチング回路の回路構成を切り換える制御を行うことを特徴とする切換制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、複数の電子部品と、当該電子部品に接続され信号が伝送される伝送線路を備える電子機器等の技術分野に関する。
【背景技術】
【０００２】
この種の電気機器においては、例えばＣＰＵのクロックが高速化すればすれほど、伝送線路の寄生容量の影響により反射が発生し、信号波形が乱れてくる。また、伝送線路長や配線パターンの影響によっても信号波形が乱れることもある。
【０００３】
従来の電子機器では、反射を最小とし信号波形の乱れを低減するために、伝送線路においてインピーダンスマッチングを行うためのマッチング回路が設けられている。例えば、特許文献１には、高周波部品同士の間のインピーダンスの不整合を調整する方法が開示されている。
【特許文献１】特開２００５−１０１７７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、電子機器においては、一つ伝送線路おいて複数種の周波数（言い換えれば、ビットレート）で信号を伝送することができるが、上述したマッチング回路は、主となる周波数に合わせて（最適になるように）インピーダンスマッチングがとられるように固定されていた。このため、主となる周波数以外の周波数で信号を伝送する場合、マッチング回路が最適化されていないため、信号波形が乱れるという問題があった。
【０００５】
更に、高周波と呼ばれる発振器や高速伝送では外部に放射ノイズが発生し、他の機器の不要動作を誘発したり、ラジオやテレビの受信機、及びＧＰＳ受信機、更には、無線携帯端末等の受信性能を低下させるという問題もあった。
【０００６】
そこで、本願は、このような問題の解消を課題の一つとし、複数種のどの周波数でも最適化された状態で信号を伝送することを可能した電子機器、及び電子機器における切換制御方法を提供することを目的する。また、単一の周波数でも、高速伝送等による放射ノイズの影響を低減することが可能な電子機器、及び電子機器における切換制御方法を提供することを目的する。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、請求項１に記載の発明は、複数の電子部品と、前記電子部品に接続され信号が伝送される伝送線路と、前記伝送線路においてインピーダンスマッチングを行うためのマッチング回路と、前記伝送線路のインピーダンスが、何れかの前記電子部品に入力される信号の周波数に応じた値になるように、前記マッチング回路の回路構成を切り換える制御を行う切換制御手段と、を備えることを特徴とする。
【０００８】
また、請求項５に記載の発明は、複数の電子部品と、前記電子部品に接続され信号が伝送される伝送線路と、前記伝送線路においてインピーダンスマッチングを行うためのマッチング回路と、を備える電子機器における切換制御方法であって、前記伝送線路のインピーダンスが、何れかの前記電子部品に入力される信号の周波数に応じた値になるように、前記マッチング回路の回路構成を切り換える制御を行うことを特徴とする。
【発明を実施するための最良の形態】
【０００９】
以下、本願の最良の実施形態を添付図面に基づいて説明する。
【００１０】
先ず、図１等を参照して、本願の一実施形態に係る電子機器の構成及び機能について説明する。
【００１１】
図１は、本実施形態に係る電子機器１の概要構成例を示す図である。
【００１２】
本実施形態に係る電子機器１は、ＣＰＵ（Central Processing Unit）１１、チューナ１２、プログラムを記憶するＲＯＭ（Read Only Memory）１３、内部メモリ（例えば、ＲＡＭ（Random Access Memory））１４、画像処理ＩＣ（Integrated Circuit）１５、Ｉ／Ｆ（インターフェイス）１６、伝送線路１７，１８、及びマッチング回路１９，２０等を備えて構成されている。なお、ＣＰＵ１１、ＲＯＭ１３、内部メモリ１４、及び画像処理ＩＣ１５は、本願の電子部品の一例である。
【００１３】
チューナ１２は、ＣＰＵ１１により指示された選択周波数（ユーザにより指示（図示しないチャンネル選択ボタンによる）された放送チャンネルに対応する周波数）で放送された電波（例えば、ラジオ放送電波）をアンテナＡＴを介して受信し、復調した音声信号を図示しないアンプを介してスピーカに出力する。
【００１４】
画像処理ＩＣ１５は、内部メモリ１４から出力された画像信号を図示しないディスプレイに出力する。
【００１５】
伝送線路１７は、内部メモリ１４及びＩ／Ｆ１６に電気的に接続されている。なお、外部メモリ２としては、例えば、ＵＳＢ（Universal Serial Bus）メモリやＳＤ（Secure Digital）メモリカード等が該当する。そして、伝送線路１７は、Ｉ／Ｆ１６に電気的に接続された外部メモリ２と、内部メモリ１４との間の信号伝送を担っており、複数種の周波数（ビットレート）で信号を伝送することが可能になっている。また、伝送線路１７には、当該伝送線路１７においてインピーダンスマッチングを行うためのマッチング回路１９が電気的に接続されている。
【００１６】
一方、伝送線路１８は、内部メモリ１４及び画像処理ＩＣ１５に電気的に接続されている。そして、伝送線路１８は、内部メモリ１４と、画像処理ＩＣ１５との間の信号伝送を担っており、複数種の周波数（ビットレート）で信号を伝送することが可能になっている。また、伝送線路１８には、当該伝送線路１８においてインピーダンスマッチングを行うためのマッチング回路２０が電気的に接続されている。
【００１７】
図２は、マッチング回路の構成例を示す図である。図２（Ａ），（Ｂ）の例において、デバイスＡ、伝送線路Ｌ及びデバイスＢは、夫々、図１における、外部メモリ２、伝送線路１７及び内部メモリ１４に相当、或いは、内部メモリ１４、伝送線路１８及び画像処理ＩＣ１５に相当する。また、図２（Ａ）の例において、マッチング回路Ｍ１は、図１におけるマッチング回路１９又は２０に相当し、図２（Ｂ）の例において、マッチング回路Ｍ２は、図１におけるマッチング回路１９又は２０に相当する。なお、マッチング回路Ｍ１とマッチング回路Ｍ２は、夫々、例えば、抵抗、コンデンサ、コイル、スタブの少なくとも何れか一つから構成され、公知の如く、製品により種々の定数及び接続態様を取り得るのでより詳しい回路構成については図示を省略する。
【００１８】
このようなマッチング回路Ｍ１とマッチング回路Ｍ２のどちらの回路構成を採用しても良く、ここでは、図２（Ａ）に示すマッチング回路Ｍ１を代表として説明する。
【００１９】
伝送線路Ｌに接続されたマッチング回路Ｍ１は、マッチング回路Ｍ１１，Ｍ１２、及びスイッチ回路Ｍ１Ｓを備えており、マッチング回路Ｍ１２は、スイッチ回路Ｍ１ＳにおけるスイッチＳＷ（例えば、トランジスタ）がオンの時に伝送線路Ｌに接続され、当該スイッチＳＷがオフの時に伝送線路Ｌから切り離されるようになっている。つまり、マッチング回路Ｍ１は、スイッチＳＷがオンの時、マッチング回路Ｍ１１とマッチング回路Ｍ１２から構成され、スイッチＳＷがオフの時、マッチング回路Ｍ１２のみから構成されることになる。なお、当該スイッチＳＷのオンオフは、ＣＰＵ１１からのスイッチ制御信号によりなされる。
【００２０】
そして、マッチング回路Ｍ１１とマッチング回路Ｍ１２からなる回路構成の場合、伝送線路Ｌのインピーダンスが、当該伝送線路Ｌにおいて伝送される信号のビットレートＸ（例えば１Ｍ）ｂｐｓに応じた値になるように（つまり、当該ビットレートＸｂｐｓで最適（反射が最小）になるように）インピーダンスマッチングがとられている。或いは、マッチング回路Ｍ１１とマッチング回路Ｍ１２からなる回路構成の場合、例えば、伝送線路Ｌ上をビットレートＸで伝送される信号（当該信号の他の例として、ＣＰＵ１１の基準クロックが挙げられる）により生じる放射ノイズ（妨害波）の周波数が、チューナ１２における選択（受信）周波数Ｓ（例えば、１１８４ｋ）Ｈｚ帯域から外れるように（つまり、選択周波数に与える放射ノイズの影響を低減させ受信性能を良くするように）インピーダンスマッチングをとる構成にしても良い。
【００２１】
一方、マッチング回路Ｍ１２のみからなる回路構成の場合、伝送線路Ｌのインピーダンスが、当該伝送線路Ｌにおいて伝送される信号のビットレートＹ（例えば、５０Ｍ）ｂｐｓに応じた値になるように（つまり、当該ビットレートＹｂｐｓで最適になるように）インピーダンスマッチングがとられている。或いは、マッチング回路Ｍ１２のみからなる回路構成の場合、例えば、伝送線路Ｌ上をビットレートＹで伝送される信号により生じる放射ノイズ（妨害波）の周波数が、チューナ１２における選択（受信）周波数Ｔ（例えば、８０Ｍ）Ｈｚ帯域から外れるように（つまり、選択周波数に与える放射ノイズの影響を低減させ受信性能を良くするように）インピーダンスマッチングをとる構成にしても良い。
【００２２】
なお、上記マッチング回路の例では、スイッチＳＷのオンオフ切換により２パターンの回路構成の何れか一つを選択可能としたが、これに限定されるものではなく、例えばスイッチＳＷの数を増やし、３パターン以上の回路構成の何れか一つを選択可能としても良い。
【００２３】
ＣＰＵ１１は、ＲＯＭ１３に記憶されたプログラムを実行することにより、本願の切換制御手段として機能する。具体的には、ＣＰＵ１１は、例えば外部メモリ２から内部メモリ１４へ信号が伝送される直前に当該信号のビットレートを認識した際（或いは、ユーザによりスイッチ切り換え指示があった際）に、伝送線路１７のインピーダンスが、当該信号（ここでは、内部メモリ１４に入力される信号）のビットレートに応じた値になるように、マッチング回路１９におけるスイッチＳＷ（図示せず）に対してスイッチ制御信号を出力することで、マッチング回路１９の回路構成を切り換える制御を行う。
【００２４】
例えば、信号のビットレートがＸｂｐｓである場合、ＣＰＵ１１は、マッチング回路１９におけるスイッチＳＷに対してスイッチオン制御信号を出力し、その後、ビットレートＸで信号伝送を開始させる。一方、信号のビットレートがＹｂｐｓである場合、ＣＰＵ１１は、マッチング回路１９におけるスイッチＳＷに対してスイッチオフ制御信号を出力し、その後、ビットレートＹで信号伝送を開始させる。つまり、伝送線路における信号のビットレートに応じてマッチング回路の回路構成が切り換えられる（伝送線路の特性インピーダンスが切り換えられる）。
【００２５】
或いは、チューナ１２における選択周波数がＳＨｚの場合、ＣＰＵ１１は、マッチング回路１９におけるスイッチＳＷに対してスイッチオン制御信号を出力する一方、チューナ１２における選択周波数がＴＨｚの場合、ＣＰＵ１１は、マッチング回路１９におけるスイッチＳＷに対してスイッチオフ制御信号を出力するように構成しても良い。つまり、ユーザにより選択された放送チャンネルに応じてマッチング回路の回路構成が切り換えられる。これは、マッチング回路の回路構成を切り換えることにより放射ノイズのスペクトラムに変化がでるため、これを利用して放射ノイズの周波数を、選択（受信）周波数帯域から外す（避ける）のである。
【００２６】
なお、ＣＰＵ１１における上記制御は、内部メモリ１４から画像処理ＩＣ１５へ信号が伝送される場合も同様である。
【００２７】
次に、図３を参照して、マッチング回路の切り換え時における動作例について説明する。図３は、ＣＰＵ１１は、切換制御処理の一例を示すフローチャートである。
【００２８】
図３に示す切換制御処理は、例えば伝送線路１７を通じての高速伝送指示があった際に開始され、ステップＳ１では、ＣＰＵ１１は、当該高速伝送のビットレートが、Ｘｂｐｓ、或いはＹｂｐｓであるかを判別し、Ｘｂｐｓである場合にはステップＳ２に進み、Ｙｂｐｓである場合にはステップＳ３に進む。
【００２９】
ステップＳ２では、ＣＰＵ１１は、例えばマッチング回路１９におけるスイッチ（例えば、図２（Ａ）に示すスイッチＳＷに相当）に対してスイッチオン制御信号を出力する。これにより、当該スイッチＳＷ１がオンし、ビットレートＸｂｐｓにマッチングがとれた状態にマッチング回路１９の回路構成がセットされる。
【００３０】
一方、ステップＳ３では、ＣＰＵ１１は、例えばマッチング回路１９における上記スイッチに対してスイッチオフ制御信号を出力する。これにより、ビットレートＹｂｐｓにマッチングがとれた状態にマッチング回路１９の回路構成がセットされる。
【００３１】
次に、ステップＳ４では、ＣＰＵ１１は、チューナ１２における選択周波数帯への妨害が有るか否かを判別する。例えば、上記ビットレートＸ（例えば、１Ｍ）ｂｐｓを基準とするプラスマイナス５０％（一例）の周波数帯域の範囲内に、上記選択周波数が含まれていない場合、妨害無しと判別され（ステップＳ４：ＮＯ）当該処理は終了し、上記選択周波数が含まれている場合、妨害が有りと判別され（ステップＳ４：ＹＥＳ）、ステップＳ５に進む。
【００３２】
そして、ステップＳ５では、ＣＰＵ１１は、マッチング回路１９におけるスイッチα（例えば、図２（Ａ）に示すマッチング回路Ｍ１において更に別のマッチング回路を接続するためのスイッチ）に対してスイッチオン制御信号を出力する。これにより、上記ステップＳ２でセットされた回路に対してさらに別のマッチング回路が接続され、放射ノイズの周波数が、チューナ１２における選択周波数帯域から外れるようにインピーダンスマッチングがとられる。
【００３３】
一方、ステップＳ６では、ＣＰＵ１１は、チューナ１２における選択周波数帯への妨害が有るか否かを判別する。例えば、上記ビットレートＹ（例えば、５０Ｍ）ｂｐｓを基準とするプラスマイナス５０％（一例）の周波数帯域の範囲内に、上記選択周波数が含まれていない場合、妨害無しと判別され（ステップＳ６：ＮＯ）当該処理は終了し、上記選択周波数が含まれている場合、妨害が有りと判別され（ステップＳ６：ＹＥＳ）、ステップＳ７に進む。
【００３４】
そして、ステップＳ７では、ＣＰＵ１１は、マッチング回路１９におけるスイッチβ（例えば、図２（Ａ）に示すマッチング回路Ｍ１において更に別のマッチング回路を接続するためのスイッチ）に対してスイッチオン制御信号を出力する。これにより、上記ステップＳ３でセットされた回路に対してさらに別のマッチング回路が接続され、放射ノイズの周波数が、チューナ１２における選択周波数帯域から外れるようにインピーダンスマッチングがとられる。
【００３５】
以上説明したように、上記実施形態によれば、一つの伝送線路にて複数種のビットレートの信号（データ）を伝送する場合に、スイッチ切換制御信号（又は手動でもよい）によりスイッチをオン／オフさせ、マッチング回路の回路構成を切り換えるように構成したので、複数種のどのビットレート(周波数)でも最適化された状態で信号を伝送することができ、信号波形が乱れを低減することができ、ひいては伝送品質の向上、及び誤り率の低下防止を図ることができる。
【００３６】
また、単一のビットレートでも、マッチング回路の回路構成を切り換えることにより放射ノイズのスペクトラムを変化させ、放射ノイズの周波数がチューナ１２における選択周波数帯から外れるようにインピーダンスマッチングをとるように構成したので、高速伝送等による放射ノイズの影響を低減することができ、チューナ１２の受信性能を向上させることができる。なお、この構成は、テレビ放送、ＧＰＳ受信機、更には、無線携帯端末等に対しても適用でき、これらの受信性能を向上させることができる。更に、この構成は、ＣＰＵ１１への入力回路に対しても適用することができる。
【００３７】
図４は、ＣＰＵ１１への入力回路にマッチング回路を設けた例を示す図である。図４の入力回路は、抵抗、コンデンサ、発信器、スイッチ回路、及びマッチング回路等から構成されている。そして、当該マッチング回路におけるスイッチＳＷの切り換えがＣＰＵ１１によりなされることによりマッチング回路の回路構成が切り換えられ、これにより、当該入力回路の伝送線路における信号が、例えば伝送線路１７においてＸｂｐｓでの信号の高速伝送により生じた放射ノイズの影響を受けないようにインピーダンスマッチングがとられ、入力回路からＣＰＵ１１に入力される信号の波形の乱れを低減することができる。
【００３８】
なお、本願の上述した構成は、車載用ナビゲーション装置、携帯電話機等の携帯端末、ＡＶ（Audio visual）装置などに対して適用可能である。
【図面の簡単な説明】
【００３９】
【図１】本実施形態に係る電子機器１の概要構成例を示す図である。
【図２】マッチング回路の構成例を示す図である。
【図３】ＣＰＵ１１は、切換制御処理の一例を示すフローチャートである。
【図４】ＣＰＵ１１への入力回路にマッチング回路を設けた例を示す図である。
【符号の説明】
【００４０】
１  電子機器
１１  ＣＰＵ
１２  チューナ
１３  ＲＯＭ
１４  内部メモリ
１５  画像処理ＩＣ
１６  Ｉ／Ｆ
１７，１８ 伝送線路
１９，２０  マッチング回路
【図１】
2009302925.tif 000003
【図２】
2009302925.tif 000004
【図３】
2009302925.tif 000005
【図４】
2009302925.tif 000006