(57)【要約】【課題】サイズが小さいだけでなく、自己共振周波数が高く、損失及び漏れ電磁場を低減したスパイラルインダクタを実現できるようにする。【解決手段】スパイラルインダクタは、基板１１の上に形成された絶縁層２１とインダクタコイル３１とを備えている。絶縁層２１は、凸部２４を有し、インダクタコイル３１は凸部２４の側壁上に形成されている。【選択図】図１
2009302316.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に形成され、凸部を有する絶縁層と、
前記凸部の側壁上に形成されたインダクタコイルとを備えていることを特徴とするスパイラルインダクタ。
【請求項２】
前記凸部は、上部の面積が下部の面積よりも小さいことを特徴とする請求項１に記載のスパイラルインダクタ。
【請求項３】
基板の上に形成され、凹部を有する絶縁膜と、
前記凹部の側壁上に形成されたコイルとを備えていることを特徴とするスパイラルインダクタ。
【請求項４】
前記凹部は、すり鉢状であることを特徴とする請求項３に記載のスパイラルインダクタ。
【請求項５】
前記基板と前記絶縁層との間に形成され、層間膜及びパッシベーション膜を有する下部構造をさらに備えていることを特徴とする請求項１〜４のいずれか１項に記載のスパイラルインダクタ。
【請求項６】
前記下部構造は、溝部に囲まれたメサ状領域を有し、
前記凸部は、前記メサ状領域の上に形成されていることを特徴とする請求項５に記載のスパイラルインダクタ。
【請求項７】
前記下部構造は、前記インダクタコイルにおいて発生する磁場が前記基板に及ぼす影響を低減するシールド層を有していることを特徴とする請求項５又は６に記載のスパイラルインダクタ。
【請求項８】
前記シールド層は、前記下部構造に形成された配線であることを特徴とする請求項７に記載のスパイラルインダクタ
【請求項９】
前記絶縁層は、第１の絶縁層と該第１の絶縁体の上に形成された第２の絶縁層とを有し、
前記第２の絶縁層は、前記第１の絶縁層と比べて熱収縮率が小さい材料からなることを特徴とする請求項１〜８のいずれか１項に記載のスパイラルインダクタ。
【請求項１０】
前記インダクタコイルに給電する上部配線をさらに備え、
前記絶縁層は、第１の絶縁層と該第１の絶縁体の上に形成された第２の絶縁層とを有し、
前記上部配線は、前記第１の絶縁層と前記第２の絶縁層との間に形成されていることを特徴とする請求項１〜９のいずれか１項に記載のスパイラルインダクタ。
【請求項１１】
基板の上に凹部に囲まれた凸部を有する絶縁層を形成する工程（ａ）と、
前記凸部の側壁上にインダクタコイルを形成する工程（ｂ）とを備えていることを特徴とするスパイラルインダクタの製造方法。
【請求項１２】
前記工程（ａ）は、
基板の上に、層間膜及びパッシベーション膜を有する下部構造を形成する工程（ａ１）と、
前記下部構造を選択的に除去することにより、溝部に囲まれたメサ状領域を形成する工程（ａ２）と、
前記溝部を埋めるように前記下部構造の上に前記絶縁層を形成することにより、前記溝部の上に前記凹部を形成し、前記メサ状領域の上に前記凸部を形成する工程（ａ３）とを含むことを特徴とする請求項１１に記載のスパイラルインダクタの製造方法。
【請求項１３】
前記工程（ａ）は、
前記基板の上に第１の絶縁層を形成する工程（ａ４）と、
前記第１の絶縁層の上に該第１の絶縁層と比べて熱収縮率が大きい材料からなる第２の絶縁層を形成する工程（ａ５）と、
前記第２の絶縁層を選択的に除去することにより前記凹部に囲まれた凸部を形成する工程（ａ６）と、
前記工程（ａ６）よりも後に、熱処理を行うことにより前記第２の絶縁層を収縮させる工程（ａ７）とを含むことを特徴とする請求項１１に記載のスパイラルインダクタの製造方法。
【請求項１４】
前記工程（ｂ）では、前記絶縁層の上に金属膜を形成した後、形成した金属膜をパターニングすることにより前記インダクタコイルを形成することを特徴とする請求項１１〜１３のいずれか１項に記載のスパイラルインダクタの製造方法。
【請求項１５】
前記工程（ｂ）では、前記絶縁層の上に、配線パターンを形成した絶縁体シートを密着させた後、密着させた絶縁体シートを硬化させることにより前記インダクタコイルを形成することを特徴とする請求項１１〜１３のいずれか１項に記載のスパイラルインダクタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スパイラルインダクタ及びその製造方法に関し、特に、高周波回路等に使用するスパイラルインダクタ及びその製造方法に関する。
【背景技術】
【０００２】
近年、無線通信技術の進展に伴い、小型で且つ高性能な通信機器の開発が進められている。このような通信機器には高周波の電磁波信号を扱う低雑音増幅器等の高周波回路が使用されている。高周波回路にはトランジスタ等の能動素子の他にインダクタ素子（Ｌ）、抵抗素子（Ｒ）及び容量素子（Ｃ）等のパッシブ素子が必要である。
【０００３】
パッシブ素子は能動素子とは別に製造し、それらを組み合わせることが一般的である。しかし、低コスト化及び小型化の要請から能動素子と同一の基板の上に集積化するようになってきている。例えば、ＢｉＣＭＯＳ（Bipolar Complementary Metal Oxide Semiconductor）技術を用いた低雑音増幅器（ＬＮＡ）に、インダクタ素子としてスパイラル形状のオンチップインダクタ（スパイラルインダクタ）を搭載することが行われている。オンチップのスパイラルインダクタは、回路を構成する他の素子と共に同じ基板上に形成するため、小型化に有利である。
【０００４】
オンチップのスパイラルインダクタは、集積回路の最上層を構成する層間絶縁膜の上に形成された配線又はチップサイズパッケージ（ＣＳＰ）を構成する樹脂膜の上に形成された配線をスパイラル状にパターン化することによって実現される（例えば、特許文献１及び２を参照。）。
【０００５】
スパイラルインダクタは、化学機械的研磨（ＣＭＰ）等により平坦化された層間絶縁膜又はスピン塗布等により平坦に形成された樹脂膜の上にスパイラル状の配線からなるインダクタコイルを形成することが一般的である。このようにすれば、インダクタコイルをリソグラフィにより容易に形成することができる。
【０００６】
しかし、平面に形成したスパイラルインダクタには、以下のような問題がある。まず、平面上にスパイラル状の配線からなるインダクタコイルを形成すると、磁場及び電場が集積回路又は基板側に漏れる。磁場及び電場の漏れは誘導電流又は寄生容量を発生させ、誘導電流及び寄生容量は損失の原因となる。損失により、Ｑ値が低下したり、インダクタンスが低下したり、自己共振周波数が低下したりする。また、抵抗損失を低減するため幅及び厚さが大きい配線によりインダクタコイルを形成する必要があり、スパイラルインダクタは大きな面積を占有する。さらに、漏れ出した電場及び磁場の影響を避ける必要があるため、スパイラルインダクタの近傍に他の素子を配置することができない。このように、平面に形成したスパイラルインダクタは集積化に不利である。また、インダクタコイルにおいて配線同士が近接して配置されるため、高周波動作時に配線間に寄生容量が発生し、自己共振周波数が低下してしまう。
【０００７】
このようにスパイラルインダクタを集積化した際に発生する問題を解決するため、例えば図８に示すような、半導体基板１０１に形成されたＶ字型の溝１０８の斜面にインダクタコイル１０３を形成する方法が提案されている（例えば、特許文献３を参照。）。
【０００８】
このように、Ｖ字溝の斜面にインダクタコイルを形成することによって、コイルの幅を細くすることなく内側コイルの内径を大きくすることができる。このため、平面インダクタと同じインダクタンスのインダクタを形成する際、抵抗損失を増大することなく外周辺長を短くすることができる。また、平面インダクタと同じ周辺長、巻き数であっても、インダクタの内側コイルの内径を大きくすることができるため、抵抗損失を大幅に増大することなくインダクタンスの大きいインダクタを形成することができる。さらに、平面インダクタと外周辺長及び巻き数が同じであっても、各コイルの幅を広くすることにより、抵抗損失の少ないインダクタを形成することができる。  
【特許文献１】特許第３４８８１６４号明細書
【特許文献２】特開２００６−５９９５９号公報
【特許文献３】特開２００５-７９２８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、前記従来のスパイラルインダクタには、以下のような問題がある。Ｖ字溝の斜面にインダクタコイルを形成することにより外周辺長を小さくできる。しかし、インダクタコイルとシリコン基板とが近接しているため、インダクタコイルの周辺に存在する磁場及び電場が、減衰しないままシリコン基板に到達する。変動する磁場は、シリコン基板中に誘導電流を発生させ、固有の抵抗率を持ったシリコン基板中を誘導電流が流れるため、いわゆる基板損失が発生するという問題が生じる。
【００１０】
また、インダクタの寄生容量となるインダクタコイルと基板との間の容量が大きくなるため、自己共振周波数が低下してしまうという問題が生じる。さらに、誘導電流及び電磁場が発生するということは、基板を介して信号が漏れ出すということであり、スパイラルインダクタの周囲に形成された他の素子に悪影響を与えるという問題も生じる。
【００１１】
機能的な問題だけでなく、Ｖ字溝を形成するためにシリコン基板を結晶異方性エッチングする必要があったり、スパイラルインダクタを形成した後のＶ字溝を平坦化する必要がある等、製造方法が煩雑であるという問題もある。
【００１２】
本発明は、前記従来の問題を解決し、サイズが小さいだけでなく、自己共振周波数が高く、損失及び漏れ電磁場を低減したスパイラルインダクタを実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１３】
前記の目的を達成するため、本発明はスパイラルインダクタを、絶縁層に形成された凸部の側壁上にインダクタコイルが形成された構成とする。
【００１４】
具体的に、本発明に係る第１のスパイラルインダクタは、基板の上に形成され、凸部を有する絶縁層と、凸部の側壁上に形成されたインダクタコイルとを備えていることを特徴とする。
【００１５】
第１のスパイラルインダクタは、絶縁膜に形成された凸部の側壁上にインダクタコイルが形成されている。このため、インダクタコイルを平坦な絶縁膜上に形成した場合よりも、スパイラルインダクタを小型化できるだけでなく、基板に到達する磁場を低減することができる。これにより、周囲に形成された他の素子に影響を与えにくいスパイラルインダクタが実現できる。また、インダクタコイルと基板との間の容量を低減することができ、自己共振周波数の低下を低減できる。これにより、広い周波数で使用できるスパイラルインダクタを実現できる。
【００１６】
第１のスパイラルインダクタにおいて、凸部は、上部の面積が下部の面積よりも小さい構成であってもよい。このような構成とすることにより、凸部の側壁が傾斜面となる。これにより、インダクタコイルの実質的な線幅を大きくでき、抵抗を低減できる。
【００１７】
本発明に係る第２のスパイラルインダクタは、基板の上に形成され、凹部を有する絶縁膜と、凹部の側壁上に形成されたコイルとを備えていることを特徴とする。
【００１８】
第２のスパイラルインダクタは、絶縁膜に形成された凹部の側壁上にインダクタコイルが形成されている。このため、インダクタコイルを平坦な絶縁膜上に形成した場合よりも、スパイラルインダクタを小型化できるだけでなく、基板に到達する磁場を低減することができる。これにより、周囲に形成された他の素子に影響を与えにくいスパイラルインダクタが実現できる。また、インダクタコイルと基板との間の容量を低減することができ、自己共振周波数の低下を低減できる。これにより、広い周波数で使用できるスパイラルインダクタを実現できる。
【００１９】
第２のスパイラルインダクタにおいて、凹部は、すり鉢状であってもよい。このような構成とすることにより、凹部の側壁が傾斜面となる。これにより、インダクタコイルの実質的な線幅を大きくでき、抵抗を低減できる。
【００２０】
第１及び第２のスパイラルインダクタにおいて、基板と絶縁層との間に形成され、層間膜及びパッシベーション膜を有する下部構造をさらに備えていてもよい。
【００２１】
この場合において、下部構造は、溝部に囲まれたメサ状領域を有し、凸部は、メサ状領域の上に形成されていてもよい。
【００２２】
第１及び第２のスパイラルインダクタにおいて、下部構造は、インダクタコイルにおいて発生する磁場が基板に及ぼす影響を低減するシールド層を有していてもよい。
【００２３】
この場合において、シールド層は、下部構造に形成された下部配線であってもよい。
【００２４】
第１及び第２のスパイラルインダクタにおいて、絶縁層は、第１の絶縁層と該第１の絶縁体の上に形成された第２の絶縁層とを有し、第２の絶縁層は、第１の絶縁層と比べて熱収縮率が小さい材料からなる構成であってもよい。
【００２５】
第１及び第２のスパイラルインダクタにおいて、インダクタコイルに給電する上部配線をさらに備え、絶縁層は、第１の絶縁層と該第１の絶縁体の上に形成された第２の絶縁層とを有し、上部配線は、第１の絶縁層と第２の絶縁層との間に形成されていてもよい。
【００２６】
本発明に係るスパイラルインダクタの製造方法は、基板の上に凹部に囲まれた凸部を有する絶縁層を形成する工程（ａ）と、凸部の側壁上にインダクタコイルを形成する工程（ｂ）とを備えていることを特徴とする。
【００２７】
本発明のスパイラルインダクタの製造方法は、絶縁層に凹部に囲まれた凸部を形成し、形成した凸部の側壁上にインダクタコイルを形成する。従って、平坦な絶縁膜上にインダクタコイルを形成する場合と比べて、小型化できるだけでなく、基板に到達する磁場を低減できる。また、寄生容量も低減できる。
【００２８】
本発明のスパイラルインダクタの製造方法において、工程（ａ）は、基板の上に、層間膜及びパッシベーション膜を有する下部構造を形成する工程（ａ１）と、下部構造を選択的に除去することにより、溝部に囲まれたメサ状領域を形成する工程（ａ２）と、溝部を埋めるように下部構造の上に絶縁層を形成することにより、溝部の上に凹部を形成し、メサ状領域の上に凸部を形成する工程（ａ３）とを含む構成であってもよい。このような構成とすることにより、凹部に囲まれた凸部を有する絶縁層を容易に形成することができる。
【００２９】
本発明のスパイラルインダクタの製造方法において、工程（ａ）は、基板の上に第１の絶縁層を形成する工程（ａ４）と、第１の絶縁層の上に該第１の絶縁層と比べて熱収縮率が大きい材料からなる第２の絶縁層を形成する工程（ａ５）と、第２の絶縁層を選択的に除去することにより凹部に囲まれた凸部を形成する工程（ａ６）と、工程（ａ６）よりも後に、熱処理を行うことにより第２の絶縁層を収縮させる工程（ａ７）とを含む構成であってもよい。このような構成においても、凹部に囲まれた凸部を有する絶縁層を容易に形成することができる。
【００３０】
本発明のスパイラルインダクタの製造方法において、工程（ｂ）では、絶縁層の上に金属膜を形成した後、形成した金属膜をパターニングすることによりインダクタコイルを形成してもよい。また、絶縁層の上に、配線パターンを形成した絶縁体シートを密着させた後、密着させた絶縁体シートを硬化させることによりインダクタコイルを形成してもよい。
【発明の効果】
【００３１】
本発明に係るインダクタ及びその製造方法によれば、サイズが小さいだけでなく、自己共振周波数が高く、損失及び漏れ電磁場を低減したスパイラルインダクタを実現できる。
【発明を実施するための最良の形態】
【００３２】
本発明の一実施形態に係るスパイラルインダクタ及びその製造方法について、図面を参照して説明する。図１は一実施形態に係るスパイラルインダクタの断面構成を示している。図１において、スパイラルインダクタと他の素子とを接続する引き出し配線については記載を省略している。
【００３３】
図１に示すように、基板１１の上に下部構造１７が形成されている。下部構造１７は、基板１１の上に形成されたポリシリコン層１２、層間膜１３及びパッシベーション膜１４を有している。ポリシリコン層１２は、スパイラルインダクタにおいて発生する磁場により基板１１に誘導電流が流れることを防止するシールド層であるＰＧＳ（Patterned Ground Shield）として機能する。ポリシリコン層１２は、シリサイド化されていてもよい。また、ポリシリコンに代えて金属膜であってもよい。
【００３４】
層間膜１３は、例えば酸化シリコンであり、パッシベーション膜１４は、例えば窒化シリコンである。層間膜１３及びパッシベーション膜１４は、溝部１５に囲まれたメサ状領域１６を有している。メサ状領域１６は平面方形状、多角形状又は円形状とすればよい。層間膜１３及びパッシベーション膜１４は、基板１１のスパイラルインダクタ以外の素子が形成された領域に設けられた下部配線層と共通であってもよい。
【００３５】
パッシベーション膜１４の上には、溝部１５を埋めるようにポリイミド等からなる絶縁層２１が形成されている。絶縁層２１における溝部１５の上に形成された部分は凹部２３となり、メサ状領域１６の上に形成された部分は凸部２４となる。このため、凸部２４の平面形状は、メサ状領域１６の形状が反映される。凸部２４の平面形状は、方形状、多角形状又は円形状等どのような形状であってもよいが、角がない方がインダクタコイルへの電界集中が生じにくくなる。
【００３６】
凸部２４の側壁上には、インダクタコイル３１が形成されている。インダクタコイル３１は、連続してスパイラル状に形成された金属膜である。金属膜は、どのような材料であってもよいが、形成しやすく且つ低抵抗であることが好ましい。例えば、アルミニウム、アルミニウム合金、金又は銅等により形成すればよい。
【００３７】
凸部２４の高さ、大きさ及び基板からの距離等は、必要とするスパイラルインダクタの特性に応じて適宜決定すればよい。本実施形態においては、溝部１５の深さＡ、つまりポリシリコン層１２の上面からパッシベーション膜１４の上面までの距離を４μｍとしている。これにより、凹部２３と凸部２４との高さの差Ｂも４μｍとなるようにしている。また、凸部２４の側壁の傾斜角θは３０°としている。絶縁層２１の厚さは、厚い方が基板への磁場の影響を小さくすることができが、スパイラルインダクタのサイズ及び特性を考慮して適宜決定すればよい。本実施形態においては、ポリシリコン層１２の上面から絶縁層２１における凸部２４の上面までの距離を１５μｍとしている。
【００３８】
インダクタコイル３１の線幅及び膜厚は、大きい方が抵抗を低減することができる。但し、スパイラルインダクタのサイズに影響を与えるため、許容できる範囲でできるだけ小さくすることが好ましい。本実施形態においては、インダクタコイル３１の線幅Ｄは３μｍであり、膜厚は２μｍとしている。しかし、インダクタコイル３１は、斜面の上に形成されているため、インダクタコイルの実質的な線幅は３μｍ×１／ｃｏｓθであり、θが３０°の場合には約３．５μｍとなる。このように、インダクタコイルの実質的な幅を大きくできるため、平面上に形成されたスパイラルインダクタと比べて抵抗を小さくすることができる。また、配線間のオーバーラップも小さくなるため、寄生容量も小さくなる。
【００３９】
本実施形態のスパイラルインダクタは、小型化及び低抵抗化だけでなく、基板１１に到達する磁場を低減することが可能となる。
【００４０】
図２は、電磁気学の基本的な方程式を元に計算した、凸部２４の底面からの距離と、磁界との関係を示している。なお、凸部２４が底面の半径が１１．９μで上面の半径が５μｍの円錐台形状であり、インダクタコイル３１の巻き数が２回、インダクタコイル３１を流れる電流が１ｍＡであるとして計算を行った。
【００４１】
凸部２４の側壁の傾斜角θが大きくなるに従い、磁界が小さくなっている。つまり、基板１１に到達する磁場が小さくなることを示している。ここでは、インダクタコイル３１に流れる電流を一定の電流と仮定して計算しているが、実際の交流電流においても同様の結果が予想される。
【００４２】
基板１１に到達する磁場が小さくなることにより、基板１１中を流れる誘導電流を低減できる。これにより、損失を少なくすることができ、Ｑ値を増大させることが可能となる。また、インダクタコイル３１と基板１１との距離を大きくすることにより、寄生容量を小さくすることもできる。これにより、自己共振周波数を向上させ、動作周波数範囲を広くすることが可能となる。
【００４３】
本実施形態においては、シールド層を基板１１の上に形成されたポリシリコン層等からなるＰＧＳとする例を示した。しかし、図３に示すように、シールド層を下部構造１７に形成された下部配線により形成してもよい。具体的には、第１の層間膜１３Ａの上に第１の下部配線１８Ａが形成され、第１の層間膜１３Ａの上に形成された第２の層間膜１３Ｂの上に第２の下部配線１８Ｂが形成されている。第１の下部配線１８Ａと第２の下部配線１８Ｂとはプラグ１９Ａにより接続されており、第１の下部配線１８Ａはプラグ１９Ｂにより基板１１に接地されている。
【００４４】
この場合、下部構造１７を基板１１におけるスパイラルインダクタ以外の素子が形成された領域に設けられた配線層と共通にすればよい。特に、配線層の最上層に形成される配線は、一般に抵抗を下げるために厚膜が厚い金属配線である。従って、第２の下部配線１８Ｂは膜厚が厚い金属配線となる。膜厚が厚い金属配線をシールド層として用いることにより、インダクタコイルからの磁場を遮断する効果を向上させることができる。また、第２の下部配線１８Ｂの膜厚を２μｍ程度とすれば、溝部１５の深さを２μｍ深くすることができる。これにより、凸部２４の側壁の傾斜角θを大きくし、基板に到達する磁場をさらに小さくできるという効果も得られる。
【００４５】
また、図４に示すように、下部構造１７の上にスパイラルインダクタ用の上部配線を形成してもよい。例えば、インダクタコイル３１の下側に形成した配線３２をインダクタコイル３１と接続し、インダクタコイル３１に給電する構成としてもよい。この場合、絶縁層２１を第１の絶縁層２６と第２の絶縁層２７との積層構造とし、第１の絶縁層２６と第２の絶縁層２７との間に配線３２を形成すればよい。配線３２は下部構造１７に形成された下部配線１８と接続すればよい。配線３２と第１の絶縁層２６との間には、配線３２の剥離を防止するために、密着層３３を形成することが好ましい。第２の絶縁層２７に凹部２３に囲まれた凸部２４を形成し、凸部２４の中央に配線３２を露出する開口部を形成すれば、インダクタコイル３１と配線３２とを接続する引き出し配線３４を容易に形成することができる。
【００４６】
なお、配線３２を形成することによりインダクタコイル３１と基板との距離を大きくすることができるため、シールド層を省くことができる。また、配線３２によるシールド効果も期待できる。但し、別途シールド層を形成してもよい。
【００４７】
以下に、本実施形態に係るスパイラルインダクタの製造方法について図面を参照して説明する。まず、図５（ａ）に示すように、基板１１の上に下部構造１７を形成する。具体的には、ＰＧＳであるポリシリコン層１２を形成し、ポリシリコン層１２の上にシリコン酸化膜からなる層間膜１３及びシリコン窒化膜からなるパッシベーション膜１４を形成する。層間膜１３及びパッシベーション膜１４は、スパイラルインダクタの形成領域以外の領域に形成する配線層と同一の構成とし、共通に形成してもよい。また、シールド層は、ポリシリコン層１２に代えて下部構造１７に形成した下部配線としてもよい。
【００４８】
続いて、層間膜１３及びパッシベーション膜１４の一部を選択的に除去してメサ状領域１６を囲む溝部１５を形成する。本実施形態においては、層間膜１３の膜厚とパッシベーション膜１４の膜厚との和を約４μｍとし、メサ状領域１６を平面円形状とし、その直径を約２４μｍとした。
【００４９】
次に、図５（ｂ）に示すように、パッシベーション膜１４の上に溝部１５を埋めるように絶縁層２１を形成する。絶縁層２１は、ポリイミド等の低誘電率で且つ絶縁性に優れた樹脂により形成することが好ましい。適切な粘度を有する樹脂をスピンコート法により塗布することにより、溝部１５の上には凹部２３が形成されメサ状領域１６の上には凸部２４が形成される。続いて、４００℃の熱処理を行い樹脂を硬化する。
【００５０】
次に、図５（ｃ）に示すように、インダクタコイル３１となる金属層４１をスパッタ法又はＭＯＣＶＤ等を用いて絶縁層２１の上に形成する。金属層４１は、アルミニウム、アルミニウム合金、銅又は金等の低抵抗の金属により形成すればよい。本実施形態においては、厚さが２μｍのアルミニウムとした。続いて、金属層４１の上にレジスト膜４２を形成し、電子線露光等の手法によりレジストパターンを形成する。焦点深度が非常に深い電子線露光を用いれば、凹凸を有するレジスト膜４２に正確に露光することができ好ましい。
【００５１】
次に、図５（ｃ）に示すように、形成したレジストパターンをエッチングマスクとして金属層４１をエッチングし、インダクタコイル３１を形成する。この後、図示を省略するが、インダクタコイル３１を覆う上層の絶縁層の形成、インダクタコイル３１と接続された引き出し配線の形成等を行う。
【００５２】
本実施形態においては、レジストパターンを電子線露光により形成したが、直接描画等により形成してもよい。また、金属層４１をパターニングすることによりインダクタコイル３１を形成したが、以下のようにして形成してもよい。
【００５３】
図６（ａ）に示すように、先に述べた方法と同様にして凹部２３に囲まれた凸部２４を形成する。金属配線パターン４４を有する絶縁体シート４３を準備する。準備した絶縁体シート４３と絶縁層２１とを圧着する。絶縁層２１と絶縁体シート４３との圧着は、絶縁体シート４３の上方から空気又は液体により圧力を加えればよい。また、絶縁体シート４３の柔軟性を利用して絶縁体の面に沿って均一に力を加えてもよい。
【００５４】
次に、図６（ｂ）に示すように、絶縁体シート４３と絶縁層２１とを圧着した後、４００℃で加熱処理することにより、絶縁体シート４３を硬化させる。これにより、インダクタコイル３１が形成できる。また、硬化した絶縁体シート４３がインダクタコイル３１を覆う絶縁膜となる。絶縁体シート４３はポリイミド等の樹脂フィルムを用いればよい。絶縁層２１の硬化は絶縁体シート４３の硬化と同時に行ってもよい。
【００５５】
また、本実施形態においては、下部構造１７をパターニングして溝部１５に囲まれたメサ状領域１６を形成し、この上に絶縁層２１を形成することにより凹部２３に囲まれた凸部２４を形成する例を示した。しかし、以下のようにして絶縁層２１に凹部２３に囲まれた凸部２４を形成してもよい。
【００５６】
まず、図７（ａ）に示すように、基板１１の上に、ポリシリコン層１２、層間膜１３及びパッシベーション膜１４を形成する。
【００５７】
次に、図７（ｂ）に示すように、パッシベーション膜１４の上に、第１の絶縁層２８を形成する。
【００５８】
次に、図７（ｃ）に示すように、第１の絶縁層２８の上に、第１の絶縁層２８と比べて熱収縮率が大きい第２の絶縁層２９を形成する。続いて、第２の絶縁層２９を選択的に除去することにより凹部２３に囲まれた凸部２４を形成する。この時点では凸部２４の側壁は傾斜を有していない。
【００５９】
次に、図７（ｄ）に示すように、熱処理を行う。第１の絶縁層２８と第２の絶縁層２９との熱収縮率が違うため、第２の絶縁層２９における第１の絶縁層２８と接した部分は収縮しない。一方、第２の絶縁層２９の上部は収縮するため、テーパ状の側壁を有する凹部２３と、錘台形状の凸部２４とが形成される。この後、先に説明したのと同様にしてインダクタコイル３１を形成すればよい。
【００６０】
第１の絶縁層２８と第２の絶縁層２９とは、収縮率が異なる絶縁材料を組み合わせて形成すればよいが、例えば、第１の絶縁層２８を酸化シリコンにより形成し、第２の絶縁層２９をポリイミドにより形成すればよい。
【００６１】
また、これらの方法に限らず、絶縁層２１をエッチング等により加工して凹部２３に囲まれた凸部２４を形成してもよい。また、絶縁層２１に他の部分よりも低い部分を形成することにより凹部２３に囲まれた凸部２４を形成しているが、絶縁層２１の上に他の部分よりも高い部分を形成することにより凸部２４を形成してもよい。
【００６２】
インダクタコイル３１を、凸部２４の側壁上に形成する例を示した。しかし、凸部２４が凹部２３に囲まれている場合には、凹部２３の凸部２４とは反対側の側壁上にインダクタコイル３１を形成してもよい。また、凹部２３に囲まれた凸部２４ではなく、平面方形状、多角形状又は円形状の凹部を形成し、凹部の側壁上にインダクタコイル３１を形成してもよい。
【００６３】
凹部又は凸部の傾斜角θは、先に述べたように大きい方が基板に到達する磁場を小さくでき好ましい。しかし、傾斜角θが大きくなるとインダクタコイルの形成が困難になる。従って、傾斜角θは３０°〜６０°程度の範囲が好ましい。しかし、θが９０°であっても、インダクタコイルとしての機能には問題ない。
【００６４】
基板に到達する磁場が十分に小さい場合には、ＰＧＳ等のシールドを形成しなくてもよい。また、基板に他の素子が形成されていても問題ない。
【００６５】
なお、基板１１は、高周波集積回路に用いられる化合物半導体基板又はシリコン基板等とすればよい。本実施形態のスパイラルインダクタを低雑音増幅器（ＬＮＡ）等に使用し集積化することによって、高周波回路の小型化及び高性能化を実現することができる。
【産業上の利用可能性】
【００６６】
本発明に係るスパイラルインダクタ及びその製造方法は、サイズが小さいだけでなく、自己共振周波数が高く、損失及び漏れ電磁場を低減したスパイラルインダクタを実現でき、特に、高周波回路等に使用するスパイラルインダクタ及びその製造方法等として有用である。
【図面の簡単な説明】
【００６７】
【図１】本発明の一実施形態に係るスパイラルインダクタを示す断面図である。
【図２】本発明の一実施形態に係るスパイラルインダクタの磁界の強さを計算により求めた結果を示すグラフである。
【図３】本発明の一実施形態に係るスパイラルインダクタの変形例を示す断面図である。
【図４】本発明の一実施形態に係るスパイラルインダクタの変形例を示す断面図である。
【図５】本発明の一実施形態に係るスパイラルインダクタの製造方法を工程順に示す断面図である。
【図６】本発明の一実施形態に係るスパイラルインダクタの製造方法の変形例を工程順に示す断面図である。
【図７】本発明の一実施形態に係るスパイラルインダクタの製造方法の変形例を工程順に示す断面図である。
【図８】従来例に係るスパイラルインダクタを示し、（ａ）は平面図であり、（ｂ）は（ａ）のVIIIｂ−VIIｂ線における断面図である。
【符号の説明】
【００６８】
１１      基板
１２      ポリシリコン層
１３      層間膜
１４      パッシベーション膜
１５      溝部
１６      メサ状領域
１７      下部構造
２１      絶縁層
２３      凹部
２４      凸部
２６      第１の絶縁層
２７      第２の絶縁層
２８      第１の絶縁層
２９      第２の絶縁層
３１      インダクタコイル
３２      配線
３３      密着層
３４      引き出し配線
４１      金属層
４２      レジスト膜
４３      絶縁体シート
４４      金属配線パターン
【図１】
2009302316.tif 000003
【図２】
2009302316.tif 000004
【図３】
2009302316.tif 000005
【図４】
2009302316.tif 000006
【図５】
2009302316.tif 000007
【図６】
2009302316.tif 000008
【図７】
2009302316.tif 000009
【図８】
2009302316.tif 000010