(57)【要約】【課題】単一のデコーダを用いて、異なるフレームレートのビットストリームを同時にデコード処理することができるデコード装置を提供する。【解決手段】本発明のデコード装置は、ビットストリームのフレーム周期毎にフレームデコード要求を発行する複数のデコード要求部10101、10112、フレームデコード要求に対応するフレームを時分割によるサイクル内でデコードするデコード部10103と、フレームデコード要求の競合を調停してデコード部に通知する調停部10102と、複数のビットストリームのうち１つを基準チャンネルとして選択する基準チャンネル選択部1010202を備え、調停部10102は、基準チャンネルに対応するフレームデコード要求を、基準チャンネルのフレーム周期に対応するサイクルである基準サイクルに固定的に割り当てるように調停し、基準チャンネル以外に対応するフレームデコード要求を基準サイクル以外のサイクルに割り当てるよう調停する。【選択図】図１
2009302704.tif 000002
【特許請求の範囲】
【請求項１】
複数のビットストリームを時分割でデコードするデコード装置であって、
前記複数のビットストリームに対応して設けられ、対応するビットストリームのフレーム周期毎にフレームのデコード要求を発行する複数のデコード要求部と、
デコード要求に対応するフレームを時分割によるサイクル内でデコードするデコード部と、
前記デコード要求の競合を調停して前記デコード部に通知する調停部と、
前記複数のビットストリームのうち１つを基準チャンネルとして選択する選択部と
を備え、
前記調停部は、
前記基準チャンネルに対応するデコード要求を、前記基準チャンネルのフレーム周期に対応するサイクルである基準サイクルに固定的に割り当てるように調停し、
前記基準チャンネルに対応するデコード要求と、前記基準チャンネル以外のビットストリームに対応するデコード要求とが競合したとき、前記基準チャンネル以外のビットストリームに対応するデコード要求を前記基準サイクル以外のサイクルに割り当てるよう調停する、デコード装置。
【請求項２】
前記調停部は、前記基準チャンネルに対応するデコード要求と、前記基準チャンネル以外のビットストリームに対応するデコード要求とが競合したとき、前記基準チャンネル以外のビットストリームに対応するデコード要求を、前記基準サイクルの次のサイクルに割り当てるよう調停する、請求項１に記載のデコード装置。
【請求項３】
前記デコード装置は、さらに、チャンネルの指定を受け付けるチャンネル指定部を備え、
前記選択部は、前記チャンネル指定部で受け付けられた指定に従って、前記基準チャンネルを選択する請求項１に記載のデコード装置。
【請求項４】
前記デコード装置は、さらに、前記複数のビットストリームのうち最もフレームレートの高いビットストリームを判定するフレームレート判定部を備え、
前記選択部は、最もフレームレートの高いビットストリームを前記基準チャンネルとして選択する、請求項１に記載のデコード装置。
【請求項５】
前記デコード装置は、さらに、フレームレート変換の指定を受け付ける変換指定部を備え、
前記デコード要求部は、変換指定部においてフレームレート変換の指定が受け付けられた場合、基準チャンネル以外のビットストリームを前記基準チャンネルと同じフレームレートに変換するようにデコード要求を発行する、請求項１に記載のデコード装置。
【請求項６】
請求項１から５の何れかに記載のデコード装置と、
前記デコード装置が出力する動画像データを格納するフレームバッファ装置とを
備え、
前記デコード装置は、さらに、前記フレームバッファ装置の状態を管理するフレームバッファ管理部を備え、
前記調停部は、前記基準チャンネルに対応するデコード要求と、前記基準チャンネル以外のビットストリームに対応するデコード要求とが競合したとき、前記基準チャンネル以外のビットストリームに対応するデコード要求を、前記基準サイクル以外のサイクルで、かつ前記フレームバッファ装置に１フレーム分の空きが生じるサイクルに割り当てるよう調停する、情報処理システム。
【請求項７】
前記情報処理システムは、さらに、
前記フレームバッファ装置に格納された動画像データを読み出して動画像信号として出力する表示制御装置と、
前記表示制御装置から出力された動画像信号をエンコードするエンコーダ装置と
を備え、
前記基準チャンネル選択部は、前記エンコーダ装置へ入力される動画像信号に対応するビットストリームを前記基準チャンネルとして選択する、
請求項６に記載の情報処理システム。
【請求項８】
前記表示制御装置は、さらに、外部の表示システムへ動画像信号を供給するための表示システム接続端子部を備え、
前記表示制御装置は、前記基準チャンネル以外のビットストリームに対応する動画像データを前記フレームバッファ装置から読み出して動画像信号として前記表示システム接続端子部へ供給する、
請求項７に記載の情報処理システム。
【請求項９】
請求項７または８に記載の情報処理システムと、
複数のビットストリームを格納するビットバッファ装置と、
前記ビットバッファ装置に前記複数のビットストリームを供給するビットストリーム入力装置と、
前記エンコーダ装置から出力された動画像データを格納する記憶装置と
を備え、
前記ビットバッファ装置から、前記複数のデコード要求部および前記デコード部に前記複数のビットストリームを供給する、動画像記録再生システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、動画像データを記録再生する動画像記録再生システムなどに内蔵され、選択されたビデオストリームから動画をデコードして表示するデコード装置、情報処理システムおよび動画像記録再生システムに関する。
【背景技術】
【０００２】
従来の情報処理システムにおいて、例えば画像信号の符号化方法としてＭＰＥＧ２を用いた場合、圧縮の際に画像のフレームレート等の情報をヘッダとしてビデオ・エレメンタリ・ストリーム（以下、ビデオＥＳという）の中に多重してデコード装置に伝送する。デコード装置においては、このヘッダの情報を解析し、解析結果に基いて内部の動作を切り替える（例えば、特許文献１参照）。
【０００３】
映画などのフィルム映像で一般的に使用される２４フレーム／秒の順次走査画像（２４Ｐという）をＴＶ信号で一般的に使用される５９．９４フレーム／秒の順次走査画像（６０Ｐという）に変換することは、一般的にはテレシネ変換または２−３プルダウンと呼ばれている。テレシネ変換は、映画フィルムの１コマから、時系列の順に２フィールド、３フィールド、２フィールド、３フィールドのフィールド画像を作成することを繰り返すことにより、フレーム周波数を３０Ｈｚ（フィールド周波数では６０Ｈｚ、６０ｉという）に変換する（例えば、特許文献２参照）。
【０００４】
従来の情報処理システムに内蔵されるデコード装置は、これらの技術を組み合わせて２４Ｐで符号化されたビデオＥＳを２４Ｐで出力したり、６０Ｐに変換して出力するよう構成されている。
【特許文献１】特開２０００−３５４２４１号公報
【特許文献２】特開２００１−１４５０６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、このような従来の情報処理システムにおいては、単一のデコーダからなり、複数のチャンネルのビットストリームのデータを時分割にデコード処理する構成をとる場合、例えば２４Ｐと３０Ｐといった異なるフレームレートのビットストリームはフレームレートの違いからデコードタイミングが異なるため、そのまま同時にデコード処理することができない。よって、２４Ｐのビットストリームを２−３プルダウン等で３０Ｐにフレームレートを変換しながらデコード処理をするといったフレームレート変換処理を行わなければ同時にデコードできないという課題があった。
【０００６】
本発明は、このような従来の課題に鑑みてなされたものであって、単一のデコーダからなり、複数のチャンネルのビットストリームのデータを時分割にデコード処理する構成をとる場合、異なるフレームレートのビットストリームを同時にデコード処理することができるデコード装置、情報処理システムおよび動画像記録再生システムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため本発明のデコード装置は、複数のビットストリームを時分割でデコードするデコード装置であって、前記複数のビットストリームに対応して設けられ、対応するビットストリームのフレーム周期毎にフレームのデコード要求を発行する複数のデコード要求部と、デコード要求に対応するフレームを時分割によるサイクル内でデコードするデコード部と、前記デコード要求の競合を調停して前記デコード部に通知する調停部と、前記複数のビットストリームのうち１つを基準チャンネルとして選択する選択部と
を備え、前記調停部は、前記基準チャンネルに対応するデコード要求を、前記基準チャンネルのフレーム周期に対応するサイクルである基準サイクルに固定的に割り当てるように調停し、前記基準チャンネルに対応するデコード要求と、前記基準チャンネル以外のビットストリームに対応するデコード要求とが競合したとき、前記基準チャンネル以外のビットストリームに対応するデコード要求を前記基準サイクル以外のサイクルに割り当てるよう調停することを特徴とする。ここで、前記調停部は、前記基準チャンネルに対応するデコード要求と、前記基準チャンネル以外のビットストリームに対応するデコード要求とが競合したとき、前記基準チャンネル以外のビットストリームに対応するデコード要求を、前記基準サイクルの次のサイクルに割り当てるよう調停するようにしてもよい。
【０００８】
かかる構成により、複数のチャンネルの異なるフレームレートのビットストリームをフレームレートの変換を行わずに同時にデコード処理できる。
【０００９】
ここで、前記デコード装置は、さらに、チャンネルの指定を受け付けるチャンネル指定部を備え、前記選択部は、前記チャンネル指定部で受け付けられた指定に従って、前記基準チャンネルを選択するようにしてもよい。
【００１０】
かかる構成により、デコードタイミングを固定するチャンネルを動的に選択することができる。
【００１１】
ここで、前記デコード装置は、さらに、前記複数のビットストリームのうち最もフレームレートの高いビットストリームを判定するフレームレート判定部を備え、前記選択部は、最もフレームレートの高いビットストリームを前記基準チャンネルとして選択するようにしてもよい。
【００１２】
かかる構成により、デコードタイミングを固定する場合に最も効率がよいチャンネルを自動的に選択することができる。
【００１３】
ここで、前記デコード装置は、さらに、フレームレート変換の指定を受け付ける変換指定部を備え、前記デコード要求部は、変換指定部においてフレームレート変換の指定が受け付けられた場合、基準チャンネル以外のビットストリームを前記基準チャンネルと同じフレームレートに変換するようにデコード要求を発行するようにしてもよい。
【００１４】
かかる構成により、複数のチャンネルの異なるフレームレートのビットストリームをデコードする際にフレームレートの変換を行うかどうか選択できる。
【００１５】
また、本発明の情報処理システムは、上記の記載のデコード装置と、前記デコード装置が出力する動画像データを格納するフレームバッファ装置とを備え、前記デコード装置は、さらに、前記フレームバッファ装置の状態を管理するフレームバッファ管理部を備え、前記調停部は、前記基準チャンネルに対応するデコード要求と、前記基準チャンネル以外のビットストリームに対応するデコード要求とが競合したとき、前記基準チャンネル以外のビットストリームに対応するデコード要求を、前記基準サイクル以外のサイクルで、かつ前記フレームバッファ装置に１フレーム分の空きが生じるサイクルに割り当てるよう調停することを特徴とする。
【００１６】
かかる構成により、フレームバッファの空き状況に応じてデコードタイミングを変換しフレームバッファ面数の節約がおよび上書きを回避できる。
【００１７】
ここで、前記情報処理システムは、さらに、前記フレームバッファ装置に格納された動画像データを読み出して動画像信号として出力する表示制御装置と、前記表示制御装置から出力された動画像信号をエンコードするエンコーダ装置とを備え、前記基準チャンネル選択部は、前記エンコーダ装置へ入力される動画像信号に対応するビットストリームを前記基準チャンネルとして選択するようにしてもよい。
【００１８】
かかる構成により、デコードタイミングを変更できないエンコーダ装置へ入力するチャンネルを自動的に選択できる。
【００１９】
ここで、前記表示制御装置は、さらに、外部の表示システムへ動画像信号を供給するための表示システム接続端子部を備え、前記表示制御装置は、前記基準チャンネル以外のビットストリームに対応する動画像データを前記フレームバッファ装置から読み出して動画像信号として前記表示システム接続端子部へ供給するようにしてもよい。
【００２０】
かかる構成により、互いにフレームレートの異なる表示システム用動画像データとデコードタイミングを変更できないエンコーダ装置へ入力する動画像データを同時にデコードできる。
【００２１】
また、本発明の動画像記録再生システムは、上記の情報処理システムと、複数のビットストリームを格納するビットバッファ装置と、前記ビットバッファ装置に前記複数のビットストリームを供給するビットストリーム入力装置と、前記エンコーダ装置から出力された動画像データを格納する記憶装置とを備え、前記ビットバッファ装置から、前記複数のデコード要求部および前記デコード部に前記複数のビットストリームを供給することを特徴とする。
【００２２】
かかる構成により、互いにフレームレートの異なる表示システム用動画像データとデコードタイミングを変更できないエンコーダ装置へ入力する動画像データを同時にデコードする動画像記録再生システムを構成できる。
【発明の効果】
【００２３】
本発明による情報処理システムによれば、単一のデコーダで複数のチャンネルのビットストリームのデータを時分割にデコード処理する場合に、異なるフレームレートのビットストリームを同時にデコード処理することができる。
【発明を実施するための最良の形態】
【００２４】
以下、情報処理システム等の実施形態について図面を参照して説明する。なお、実施の形態において同じ符号を付した構成要素は同様の動作を行うので、再度の説明を省略する場合がある。
【００２５】
（実施の形態１）
本実施の形態におけるデコード装置は、複数のビットストリームを時分割でデコードするデコード装置であって、各ビットストリームのフレームを時分割によるサイクル内でデコードする単一のデコード部を有し、前記基準となるビットストリームである基準チャンネルのフレーム周期に対応するサイクル（基準サイクルと呼ぶ。）に、基準チャンネルを固定的に割り当て、基準チャンネル以外のビットストリームを基準サイクル以外のサイクルに割り当てる。これにより、単一のデコード部で複数のビットストリームのフレームを時分割にデコード処理する場合に、異なるフレームレートのビットストリームを同時にデコード処理することができる。
【００２６】
本実施の形態におけるデコード装置および情報処理システムを含む動画像記録再生システムについて、図面を参照しながら説明する。
【００２７】
図１は、本実施の形態における動画像記録再生システムのブロック図である。
【００２８】
同図の動画像記録再生システムは、情報処理システム１、表示システム２、ビットバッファ装置１０５、ビットストリーム入力装置１０６および記憶装置１０７を備える。
【００２９】
情報処理システム１は、デコーダ装置１０１、フレームバッファ装置１０２、表示制御装置１０３、エンコーダ装置１０４、ビットバッファ装置１０５、ビットストリーム入力装置１０６、記憶装置１０７、を具備する。
【００３０】
デコーダ装置１０１は、第１のデコード要求部１０１０１、第２のデコード要求部１０１１２、調停部１０１０２、デコード部１０１０３、チャンネル指定部１０１０４、フレームレート変換指定部１０１０５、フレームバッファ管理部１０１０６、を具備する。
【００３１】
調停部１０１０２は、フレームレート判定部１０１０２０１、基準チャンネル選択部１０１０２０２、を具備する。
【００３２】
表示制御装置１０３は、表示システム接続端子部１０３０１を具備する。
【００３３】
情報処理システム１は表示システム接続端子部１０３０１を介して表示システム２を接続することができる。
【００３４】
デコーダ装置１０１は、複数チャンネルのビットストリームのデコードを時分割で行う。
【００３５】
第１のデコード要求部１０１０１及び第２のデコード要求部１０１１２は、ビットストリームに多重されたヘッダ情報から、フレームレートなどの原画の画像フォーマットなどの付加情報を解析し、解析結果を調停部１０１０２に渡す。他にデコードに必要な情報があれば同時にデコード部に渡してもよい。また、フレームレート情報から適切なサイクルで同期信号と同期して調停部へ、１フレームのデコードを要求するデコード要求を発行する。同時にフレームバッファ管理部にもデコード要求を通知する。第１のデコード要求部１０１０１のデコード要求は要求信号１０１２１として調停部１０１０２及びフレームバッファ管理部１０１０６に通知される。第２のデコード要求部１０１１２のデコード要求は要求信号１０１２２として調停部１０１０２及びフレームバッファ管理部１０１０６に通知される。デコード要求には単なる要求以外に出力するフレームバッファの指定など各種情報が含まれてもよい。
【００３６】
ビットストリームの解析とは、ビットバッファ装置に格納されたビットストリームのヘッダ情報を解析することである。デコード要求は、ソフトウェアで構成する場合は信号の代わりに引数で通知やシグナル等の通知でもよい。また、デコード要求が他のデコード要求部となるべく競合しないようにするため、クロックの１サイクルごとにデコード要求を送るようにしてもよい。
【００３７】
調停部１０１０２は、複数チャンネルのデコード要求を調停する。各デコード要求部からの要求信号を他のデコード要求と競合しないタイミングにずらし、デコード部にチャンネル別の要求信号を送る。例えば、第１のデコード要求部１０１０１及び第２のデコード要求部１０１１２から受け取ったデコード要求について競合を確認し、複数チャンネルから同時にデコード要求があった場合は、一方のデコード要求を後のサイクルへずらす。
【００３８】
フレームレート判定部１０１０２０１は、デコード要求部から受け取ったフレームレートを確認し、最もフレームレートの高いチャンネルを選択する。最もフレームレートの高いチャンネルが複数存在した場合は、固定的にいずれか一つのチャンネルを選択する。チャンネルの選択方法は最も小さいチャンネル番号のチャンネルや、最も大きいチャンネル番号のチャンネル、チャンネルを順次選択などの決定方法がある。
【００３９】
フレームレートとは、単位時間あたり何度画面が更新されるかを表す指標である。通常、１秒あたりの数値で表し、fps(Frames Per Second)または周波数の単位で表す。
【００４０】
基準チャンネル選択部１０１０２０２は、デコーダ装置でデコードを行う複数のビットストリームのうち、１つのチャンネルを選択する。選択方法は固定的にチャンネルを決定しておいてもよいし、後述の選択方法を用いて選択してもよい。
【００４１】
デコード部１０１０３は、単一のデコーダからなり、複数のチャンネルのビットストリームのデータを時分割にデコード処理する。デコード処理とは、デコード要求があったチャンネルのビットストリームを動画像データへデコードすることである。
【００４２】
図１の構成では、Ｃｈ０及びＣｈ１のビットストリームを時分割にデコード処理する。以下、Ｃｈ０のビットストリームを時分割にデコード処理する論理的なデコーダをＤｅｃ０とし、Ｃｈ１のビットストリームを時分割にデコード処理する論理的なデコーダをＤｅｃ１とする。
【００４３】
チャンネル指定部１０１０４は、チャンネル選択情報を入力する。チャンネル選択情報とは、例えば信号として構成される。チャンネル指定部１０１０４は、レジスタあるいは端子、引数などを用いて構成され、基準チャンネル選択部へ選択するチャンネルを通知する。
【００４４】
フレームレート変換指定部１０１０５は、フレームレート変換選択情報を入力する。フレームレート変換選択情報とは、例えば信号として構成される。フレームレート変換指定部１０１０５は、例えばレジスタあるいは端子として構成され、基準チャンネル以外のチャンネルのデコード要求を、基準チャンネルと同等のフレームレートに変換するか否かを調停部に通知する。
【００４５】
フレームバッファ管理部１０１０６は、フレームバッファ装置１０２の状態を管理する。フレームバッファ管理部１０１０６は、第１のデコード要求部１０１０１及び第２のデコード要求部１０１１２からの要求信号１０１２１及び１０１２２からフレームバッファ装置の空き状態を推測する。
【００４６】
フレームバッファ装置１０２は、デコード部１０１０３が時分割にデコード処理した動画像データを格納する。動画像データとは、ビットストリームをデコードしたものである。
【００４７】
表示制御装置１０３は、フレームバッファ装置１０２に格納された動画像データを読み出して動画像信号等で出力する。出力とは、ディスプレイへの表示、プロジェクターを用いた投影、プリンタへの印字、音出力、外部の装置への送信、記録媒体への蓄積、他の処理装置や他のプログラム等への処理結果の引渡し等を含む概念である。
【００４８】
表示システム接続端子部１０３０１は、表示制御装置１０３の出力を情報処理システム１外へ渡す。
【００４９】
エンコーダ装置１０４は、表示制御装置１０３から出力された動画像信号を動画像データまたはビットストリームにエンコードする。エンコードされたデータは記憶装置１０７に格納される。
【００５０】
ビットストリーム入力装置１０６は、ビットバッファ装置１０５にビットストリームを供給する。ビットバッファ装置１０５は、複数チャンネルのビットストリームを格納する。
【００５１】
次に、情報処理システムの動作についてタイミングチャートおよびフローチャートを用いて説明する。以下の説明ではＣｈ０のビットストリームのフレームレートを２４Ｈｚ、Ｃｈ１のビットストリームのフレームレートを６０Ｈｚとする。
【００５２】
（請求項１の実施例）
情報処理システムの動作について図２のタイミングチャート及び図３のフローチャートを用いて説明する。
【００５３】
図２はＣｈ０とＣｈ１のビットストリームを同時にデコードするときの信号及び状態を示す。図２において（ａ）は１２０Ｈｚのクロック信号２０１、（ｂ）は６０Ｈｚ同期信号２０２、（ｃ）はＣｈ０のビットストリームを解析する第１のデコード要求部１０１０１の要求信号１０１２１の値を示すＣｈ０要求信号２０３、（ｄ）はＣｈ１のビットストリームを解析する第２のデコード要求部１０１１２の要求信号１０１２２の値を示すＣｈ１要求信号２０４、（ｅ）は調停部１０１０２内で保持するＣｈ０要求保持信号２０５、（ｆ）は調停部１０１０２内で保持するＣｈ１要求保持信号２０６、（ｇ）はデコード部のデコード状態２０７を示す。
【００５４】
本実施例では説明の簡略化のため固定的にＣｈ１を基準チャンネルとして選択することとする。なお、後述の選択方法を用いて基準チャンネルを選択してもよいことはいうまでも無い。
【００５５】
図３は調停部１０１０２の動作フローを示す。
【００５６】
図３のフローチャートのステップＳ０１〜Ｓ０９の説明を以下に行う。
【００５７】
（ステップＳ０１）
調停部１０１０２内で保持している各Ｃｈの要求保持信号をＬｏに初期化する。
【００５８】
（ステップＳ０２）
次の同期信号２０２を待つ。
【００５９】
（ステップＳ０３）
デコード要求のあったＣｈの要求保持信号をＨｉにする。
【００６０】
（ステップＳ０４）
要求保持信号がＨｉのＣｈがあるか確認し、なければステップＳ０２へ遷移する。
【００６１】
要求保持信号がＨｉのＣｈがあれば、ステップＳ０５へ遷移する。
【００６２】
（ステップＳ０５）
デコード部１０１０３が空きであるか確認し、空きでなければステップＳ０６へ遷移する。
【００６３】
デコード部１０１０３が空きであれば、ステップＳ０７へ遷移する。
【００６４】
（ステップＳ０６）
クロック信号２０１の次のサイクルを待つ。
【００６５】
（ステップＳ０７）
要求保持信号がＨｉのＣｈのうち、最も優先度の高いＣｈのデコード要求をデコード部へ送る。
【００６６】
（ステップＳ０８）
デコード要求を実行したＣｈのデコード完了を待つ。
【００６７】
デコード完了の検出はデコード部からの完了通知、タイマを用いて完了タイミング計測、クロックの立ち上がり等のいずれかの方法で行えばよい。
【００６８】
（ステップＳ０９）
デコード要求を実行したＣｈの要求保持信号をＬｏにする。
【００６９】
実行後ステップＳ０４へ遷移する。
【００７０】
図２のタイミングチャートを図３のフローチャートに従って説明する。
【００７１】
図２のタイミング３１０では、調停部１０１０２は図３のステップＳ０１の状態である。タイミング３１０でＣｈ０要求保持信号２０５、Ｃｈ１要求保持信号２０６がＬｏになっている状態である。
【００７２】
次にステップＳ０２へ遷移し、同期信号２０２がＬｏになるのを待つ。図３のタイミング３１１で同期信号２０２がＬｏになり待ちが解除される。
【００７３】
次にステップＳ０３へ遷移し、図２のタイミング３１１でＣｈ０要求信号２０３とＣｈ１要求信号２０４とがＨｉになる。デコード要求部による要求信号は同期信号２０２がＨｉになると同時に出力され、最長で１サイクル出力されることとする。これを受けて調停部１０１０２内部のＣｈ０要求保持信号２０５及びＣｈ１要求保持信号２０６がＨｉになる。
【００７４】
次にステップＳ０４へ遷移し、図２のタイミング３１１でＣｈ０要求保持信号２０５とＣｈ１要求保持信号２０６がＨｉであるため、ステップＳ０５へ遷移する。
【００７５】
次にステップＳ０５へ遷移し、図２のタイミング３１１でデコード状態２０７が空きであるため、ステップＳ０７へ遷移する。
【００７６】
次にステップＳ０７で、図２のタイミング３１１でＣｈ０とＣｈ１のデコード要求があり、本実施例では固定的にＣｈ１を基準チャンネルとしているため、Ｃｈ１を優先してデコード部１０１０３へＣｈ１の１回目のデコード要求を行う。デコード部１０１０３がＣｈ１の１回目のデコードを開始し、デコード状態２０７がＤｅｃ１の１回目デコード状態になる。
【００７７】
次にステップＳ０８で、デコード要求を実行したＣｈ１のデコード完了を待つ。本実施例ではデコードは１クロック以内で完了することとし、タイマを用いて固定的に完了タイミングとして１サイクルを待つ。デコード完了と同時にデコード状態２０７は空き状態になる。
【００７８】
次に、ステップＳ０９で、Ｃｈ１に対応するＣｈ１要求保持信号２０６をＬｏにする。実行後ステップＳ０４へ遷移する。
【００７９】
引き続き、図２のタイミング３１２で第１のデコード要求部１０１０１のデコード要求１０１２１及び第２のデコード要求部１０１１２のデコード要求１０１２２はＬｏになる。
【００８０】
調停部１０１０２はステップＳ０４でＣｈ０要求保持信号２０５がＨｉであるため、ステップＳ０５へ進む。ステップＳ０５ではデコード状態２０７は空きなのでステップＳ０７へ分岐する。ステップＳ０７ではデコード要求はＣｈ０のみなのでＣｈ０のデコード要求をデコード部１０１０３に送る。デコード部ではＣｈ０のデコードを実行し、デコード状態２０７はＤｅｃ０の１回目のデコードとなる。ステップＳ０８でデコード完了を待ち、デコード完了後デコード状態２０７は空きになる。ステップＳ０９でデコードを実行したＣｈ０の要求保持信号２０５をＬｏにし、ステップＳ０４へ遷移する。ステップＳ０４では要求保持信号がすべてＬｏなので、ステップＳ０２へ分岐する。ステップＳ０２で次の同期信号を待つ。
【００８１】
図２のタイミング３１３で同期信号２０２がＬｏになり、ステップＳ０３へ進む。タイミング３１３ではＣｈ１要求信号２０４がＨｉになるため、ステップＳ０３ではＣｈ１の要求保持信号２０６をＨｉにする。ステップＳ０４ではＣｈ１要求保持信号２０６がＨｉであるので、ステップＳ０５へ分岐する。ステップＳ０５ではデコード状態２０７は空きなのでステップＳ０７へ分岐する。ステップＳ０７では基準チャンネルであるＣｈ１のデコード要求をデコード部１０１０３へ送る。ステップＳ０８でデコード完了を待ち、デコード完了後デコード状態２０７は空きになる。ステップＳ０７でＣｈ１要求保持信号２０６をＬｏにし、ステップＳ０４へ遷移する。ステップＳ０４では全ての要求保持信号がＬｏであるため、ステップＳ０２へ分岐し、ステップＳ０２では次の同期信号を待つ。
【００８２】
図２のタイミング３１４で同期信号２０１がＬｏになるため、ステップＳ０２の同期信号待ちを解除し、ステップＳ０３へ遷移する。タイミング３１４ではデコード要求がないため、要求保持信号をＨｉにするＣｈはない。ステップＳ０４では全てのＣｈの要求保持信号がＬｏであるため、ステップＳ０２へ分岐し、次の同期信号を待つ。
【００８３】
図２のタイミング３１５で同期信号２０１がＬｏになり、ステップＳ０２の同期信号待ちを解除し、ステップＳ０３へ遷移する。以降、タイミング３１１と同様の動作になる。
【００８４】
このような制御を行うことで、単一のデコーダで複数のチャンネルのビットストリームのデータを時分割にデコード処理する場合に、異なるフレームレートのビットストリームを同時にデコード処理することができる。
【００８５】
（実施の形態２）
実施の形態１では固定的にＣｈ１を基準チャンネルとして選択することとしたが、図１のチャンネル指定部１０１０４を用いて基準チャンネル選択部１０１０２０２に基準チャンネル選択情報を渡すこととしてもよい。チャンネル指定部１０１０４は、外部からチャンネルの指定を基準チャンネル選択情報として受け付ける構成でよい。基準チャンネル選択部１０１０２０２は、チャンネル指定部１０１０４で受け付けられた指定に従って、基準チャンネルを選択すればよい。
【００８６】
このような構成とすることで、ビットストリームの入力チャンネルにとらわれずに基準チャンネルを動的に設定することができる。
【００８７】
（実施の形態３）
図１の第１のデコード要求部１０１０１および第２のデコード要求部１０１１２からフレームレートをフレームレート判定部１０１０２０１へ渡すこととし、フレームレート判定部１０１０２０１は最もフレームレートの高いチャンネルを判定し、基準チャンネル選択部１０１０２０２はフレームレート判定部１０１０２０１が判定したチャンネルを基準チャンネルとして選択することとしてもよい。
【００８８】
このような構成とすることで、自動的に最も効果的な基準チャンネルを選択することができる。
【００８９】
（実施の形態４）
図１のフレームレート変換指定部１０１０５を用いてフレームレート変換選択情報を調停部１０１０２へ通知し、それぞれのチャンネルを基準チャンネルと同じフレームレートに変換して調停部１０１０２はデコード部１０１０３へデコード要求を行うこととしてもよい。
【００９０】
このような構成とすることで、従来のフレームレート変換機能と本発明の特徴を共存することができる。フレームレート変換は例えば２−３プルダウンのような方式を用いる。
【００９１】
（実施の形態５）
図４は図２にフレームバッファ装置１０２の状態および表示制御装置１０３の状態を追加したタイミングチャートである。図４において（ｈ）はＣｈ０フレームバッファ状態２０８、（ｉ）はＣｈ１フレームバッファ状態２０９、（ｊ）はＣｈ０出力同期信号２１０、（ｋ）はＣｈ０表示状態２１１、（ｌ）はＣｈ１出力同期信号２１２、（ｍ）はＣｈ１表示状態２１３を示す。また（ｅ）は図２の（ｅ）Ｃｈ０要求保持信号２０５を置き換えたＣｈ０要求保持信号２１５である。
【００９２】
Ｃｈ０フレームバッファ状態２０８およびＣｈ１フレームバッファ状態２０９は、使用中のフレームバッファの面数を表す。使用中とはデコード結果出力のためにフレームバッファが確保されたときから、表示のために出力されるまでの間を指す。
【００９３】
Ｃｈ０出力同期信号２１０およびＣｈ１出力同期信号２１２は、出力するビットストリームのフレームレートに応じて決定される。クロック信号２０１と同期して生成され、同期信号２０２と同一のフレームレートであれば同期信号２０２と同期してもよい。
【００９４】
本実施例では説明の簡略化のためフレームバッファの面数は１面とする。なお、デコードする符号化方式に応じて適切に面数を追加してもよいことはいうまでもない。
【００９５】
図５は図３にステップＳ１０を追加し、図３のステップＳ０５をステップＳ１５に置き換えたフレームチャートである。
【００９６】
（ステップＳ１０）
要求保持信号がＨｉのＣｈのうち、最も優先度の高いＣｈのフレームバッファが空きであるか確認し、空きでなければステップＳ０６へ遷移する。
【００９７】
空きであれば、ステップＳ０７へ遷移する。
【００９８】
（ステップＳ１５）
デコード部１０１０３が空きであるか確認し、空きでなければステップＳ０６へ遷移する。
【００９９】
デコード部１０１０３が空きであれば、ステップＳ１０へ遷移する。
【０１００】
図４のタイミングチャートの動作について図１、図２、図５を参照しながら説明する。
【０１０１】
タイミング３２０は図２のタイミング３１０と同じ状態である。Ｃｈ０フレームバッファ状態２０８およびＣｈ１フレームバッファ状態２０９は初期状態で０を保持している。Ｃｈ０出力同期信号２１０およびＣｈ１出力同期信号２１２は任意のタイミングで同期信号を出力する。
【０１０２】
タイミング３２１は図２のタイミング３１１と同じ状態である。加えて、図５のステップＳ１５でデコード部１０１０３が空きであるため、ステップＳ１０へ分岐する。優先度の高いＣｈ１のフレームバッファは空きであるので、ステップＳ０７へ分岐する。ステップＳ０７ではデコード部１０１０３がＣｈ１のデコードを開始し、Ｃｈ１のフレームバッファが１面確保され、Ｃｈ１フレームバッファ状態２０９は１に遷移する。
【０１０３】
タイミング３２２は図２のタイミング３１２と同じ状態である。加えて、図５のステップＳ１５でデコード部１０１０３が空きであるため、ステップＳ１０へ分岐する。要求保持信号がＨｉである唯一のＣｈであるＣｈ０のフレームバッファは空きであるので、ステップＳ０７へ分岐する。ステップＳ０７ではデコード部１０１０３がＣｈ０のデコードを開始し、Ｃｈ０のフレームバッファが１面確保され、Ｃｈ０フレームバッファ状態２０８は１に遷移する。
【０１０４】
タイミング３２３は図２のタイミング３１３と同じ状態である。加えて、図５のステップＳ１５でデコード部１０１０３が空きであるため、ステップＳ１０へ分岐する。優先度の高いＣｈ１のフレームバッファは空きであるので、ステップＳ０７へ分岐する。また、Ｃｈ１出力同期信号２１２がＬｏになると同時にＣｈ１フレームバッファのデータがフレームバッファ装置１０２から表示制御装置１０３へ渡され、Ｃｈ１フレームバッファ状態２０９は０となり、Ｃｈ１表示状態２１３が表示１回目のデコード結果表示状態となる。
【０１０５】
さらに、同期信号２０２がＨｉに遷移すると同時にＣｈ１のデコードが開始され、Ｃｈ１フレームバッファが確保されるためＣｈ１フレームバッファ状態２０９は１となる。
【０１０６】
タイミング３２４は図２のタイミング３１４と同じ状態である。
【０１０７】
タイミング３２５は図２のタイミング３１５と同じ状態である。タイミング３２３と同様の動作でＣｈ１の２回目のデコードが実行される。
【０１０８】
タイミング３２６は図２のタイミング３１６ほぼ同じ状態であるが、Ｃｈ０の２回目のデコードが開始されず、Ｃｈ０要求保持信号２１５はＨｉのままである。
【０１０９】
これは要求保持信号がＨｉの唯一のＣｈであるＣｈ０のフレームバッファ状態が１であり空きがないため、図５のステップＳ１０でステップＳ０６へ分岐するためである。ステップＳ０６ではクロック信号２０１の次のサイクルを待ち、ステップＳ０４へ遷移する。
【０１１０】
タイミング３２７はＣｈ１要求信号２０４がＨｉとなり、Ｃｈ１が優先されてデコード要求されるため、Ｃｈ０はデコードが実行されずＣｈ０要求保持信号はＨｉのままとなる。また、Ｃｈ０出力同期信号２１０がＬｏになると同時にＣｈ０フレームバッファのデータがフレームバッファ装置１０２から表示制御装置１０３へ渡され、Ｃｈ０フレームバッファ状態２０８は０となり、Ｃｈ０表示状態２１１が１回目のデコード結果表示状態となる。同時にＣｈ１出力同期信号２１２がＬｏになると同時にＣｈ１フレームバッファのデータがフレームバッファ装置１０２から表示制御装置１０３へ渡され、Ｃｈ１フレームバッファ状態２０９は０となり、Ｃｈ１表示状態２１３が１回目のデコード結果表示状態となる。その後すぐにＣｈ１のデコードが開始されＣｈ１フレームバッファ状態２０９は１となる。
【０１１１】
タイミング３２８はＣｈ０要求保持信号のみがＨｉであるため、図５のステップＳ１５でデコード部が空きであるため、ステップＳ１０へ分岐する。ステップＳ１０ではＣｈ０のフレームバッファ空き状態を確認し、Ｃｈ０フレームバッファ状態２０８が０であるため空き状態と判定し、ステップＳ０７へ分岐する。ステップＳ０７でＣｈ０のフレームバッファを確保し、Ｃｈ０のデコード要求がデコード部１０１０３へ要求される。よって、Ｃｈ０フレームバッファ状態は１になり、デコード状態２０７はＤｅｃ０の２回目のデコード状態に遷移する。ステップＳ０８でデコード完了待ちし、ステップＳ０９でＣｈ０要求保持信号はＬｏとなる。
【０１１２】
タイミング３２９ではタイミング３２３と同様に処理される。
【０１１３】
かかる構成により、フレームバッファの空き状況に応じてデコードタイミングを変換しフレームバッファ面数の節約がおよび上書きを回避することができる。
【０１１４】
（実施の形態６）
図１においてエンコーダ装置１０４が接続される場合は、エンコーダ出力を優先しエンコーダ側へ動画像データを供給するＣｈを基準チャンネルとしてもよい。
【０１１５】
かかる構成により、デコードタイミングを変更できないエンコーダ装置へ入力するチャンネルを自動的に選択することができる。
【０１１６】
（実施の形態７）
図１において表示システム接続端子部１０３０１に表示システム２が接続される場合は、基準チャンネルに選択されているＣｈをエンコーダ装置１０４へ供給し、その他のＣｈを表示システム２へ供給するようにしてもよい。
【０１１７】
かかる構成により、デコードタイミングを変更できないエンコーダ装置へ入力するビットストリームと、表示システムへ入力するビットストリームのフレームレートが異なっていても同時にデコードすることができる。
【０１１８】
（実施の形態８）
図１において、ビットストリーム入力装置１０６及びビットバッファ装置１０５及び記憶装置１０７と情報処理システム１を組み合わせることで、動画像記録再生システムを構成してもよい。
【０１１９】
かかる構成により、互いにフレームレートの異なる表示システム用動画像データとデコードタイミングを変更できないエンコーダ装置へ入力する動画像データを同時にデコードする動画像記録再生システムを構成できる。
【０１２０】
なお、図３および図５のフローチャートにおいて、電源オフや処理終了の割り込みにより処理は終了する。
【０１２１】
各実施の形態においてフレーム周波数６０Ｈｚと表記したものは、フレーム周波数５９．９４Ｈｚであってもよく、フレーム周波数３０Ｈｚと表記したものは、フレーム周波数２９．９７Ｈｚであってもよく、またフレーム周波数２４Ｈｚと表記したものは、フレーム周波数２３．９７６Ｈｚであってもよいことはいうまでもない。
【０１２２】
各実施の形態におけるデコード処理は、一般的な符号化方法であるＭＰＥＧやＪＰＥＧ等のデコード手順に従って行うように構成してもよいし、その他の符号化方法のために構成されてもよいことはいうまでも無い。
【０１２３】
フレームバッファ装置に確保されるフレームバッファの面数に応じて管理するフレームバッファの面数が変化するのはいうまでも無い。
【０１２４】
記憶装置は、例えば、ハードディスクドライブやＤＶＤディスクドライブおよびフラッシュメモリ等の不揮発性記憶装置で構成されることはいうまでも無い。
【０１２５】
実施の形態は信号を用いて説明したが、ソフトウェアで構成する場合は信号の代わりに引数や値としてもよい。同様に端子やレジスタの代わりに引数や値としてもよい。
【０１２６】
なお、クロック信号や同期信号の代わりに割り込みやタイマを用いてもよい。
【０１２７】
なお、本実施の形態によれば、ビットストリームの入力が３以上の場合にも構成を拡張することができる。
【０１２８】
さらに、本実施の形態における処理は、ソフトウェアで実現しても良い。そして、このソフトウェアをソフトウェアダウンロード等により配布しても良い。また、このソフトウェアをＣＤ−ＲＯＭなどの記録媒体に記録して流布しても良い。なお、このことは、本明細書における他の実施の形態においても該当する。
【０１２９】
また、上記各実施の形態において、各処理（各機能）は、単一の装置（システム）によって集中処理されることによって実現されてもよく、あるいは、複数の装置によって分散処理されることによって実現されてもよい。
【０１３０】
本発明は、以上の実施の形態に限定されることなく、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。
【０１３１】
以上、本発明によれば、単一のデコーダで複数のチャンネルのビットストリームのデータを時分割にデコード処理する場合に、異なるフレームレートのビットストリームをフレームレートの変換を行うことなしに同時にデコード処理することができる。
【０１３２】
また、デコードタイミングを変更できないチャンネルを自動的に選択し、フレームレートの異なる表示用動画像データとエンコーダ装置へ入力する動画像データを同時にデコードすることができる。
【０１３３】
また、フレームバッファの空き状況に応じてデコードタイミングを変換しフレームバッファ面数の節約および上書きを回避できる。
【産業上の利用可能性】
【０１３４】
以上のように、本発明にかかる情報処理システムは、単一のデコーダで複数のチャンネルのビットストリームのデータを時分割にデコード処理する場合に、異なるフレームレートのビットストリームを同時にデコード処理できる効果を有し、動画像記録再生システム、具体的にはＤＶＤレコーダやＢｌｕ−ｒａｙレコーダ等として有用である。
【図面の簡単な説明】
【０１３５】
【図１】本発明の実施の形態における情報処理システムのブロック図である。
【図２】本発明の実施の形態１におけるデコーダ装置のタイミングチャートである。
【図３】本発明の実施の形態１における調停部のフローチャートである。
【図４】本発明の実施の形態５におけるデコーダ装置のタイミングチャートである。
【図５】本発明の実施の形態５における調停部のフローチャートである。
【符号の説明】
【０１３６】
１ 情報処理システム
１０１ デコーダ装置
１０２ フレームバッファ装置
１０３ 表示制御装置
１０４ エンコーダ装置
１０５ ビットバッファ装置
１０６ ビットストリーム入力装置
１０７ 記憶装置
１０１０１ 第１のデコード要求部
１０１０２ 調停部
１０１０３ デコード部
１０１０４ チャンネル指定部
１０１０５ フレームレート変換指定部
１０１０６ フレームバッファ管理部
１０１１２第２のデコード要求部
２ 表示システム
２０１ クロック信号
２０２ 同期信号
２０３ Ｃｈ０要求信号
２０４ Ｃｈ１要求信号
２０５ Ｃｈ０要求保持信号
２０６ Ｃｈ１要求保持信号
２０７ デコード状態
２０８ Ｃｈ０フレームバッファ状態
２０９ Ｃｈ１フレームバッファ状態
２１０ Ｃｈ０出力同期信号
２１１ Ｃｈ０表示状態
２１２ Ｃｈ１出力同期信号
２１３ Ｃｈ１表示状態
２１５ Ｃｈ１要求保持信号
【図１】
2009302704.tif 000003
【図２】
2009302704.tif 000004
【図３】
2009302704.tif 000005
【図４】
2009302704.tif 000006
【図５】
2009302704.tif 000007