(57)【要約】【課題】ＰＮ接合部ＰＮＪＣに当たるメサ溝内壁１１の第２の絶縁膜１０の厚みが薄くなり耐圧の劣化やリーク電流が発生するという問題を解決し高耐圧、高信頼性のメサ型半導体装置及びその製造方法の確立を図る。【解決手段】ドライエッチングで形成されたメサ溝８に対して、更にそのメサ溝８の側壁をフッ酸、硝酸系等のエッチャントでウエットエッチングを行うことにより、メサ溝８の上部にメサ溝８上に張り出した第１の絶縁膜４からなるひさし９を形成する。当該ひさし９はメサ溝８及びメサ溝８を中心としてひさし９の領域より広めに第１の絶縁膜４上にディスペンス法やスクリーン印刷法で形成された絶縁膜１０がその後の熱処理により流動性が高くなりメサ溝８の底部に流れ込むことを阻止する障壁となる。その結果、ＰＮ接合部ＰＮＪＣに当たるメサ溝内壁１１が充分な厚みの絶縁膜１０で被覆されることになり所望の耐圧の確保、リーク電流の低減が図れる。【選択図】図７
2009302222.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板を準備し、
前記半導体基板の表面に、前記半導体基板よりも低濃度の第１導電型の第１の半導体層を形成する工程と、
前記第１の半導体層の表面に第２導電型の第２の半導体層を形成する工程と、
前記第２の半導体層の表面を部分的に覆う第１の絶縁膜を形成する工程と、
前記第１の絶縁膜で覆われていない前記第２の半導体層の表面から前記半導体基板の中に到達するメサ溝を形成する第１のエッチング工程と、
前記第１の絶縁膜の一部が前記メサ溝の上部に張り出したひさしを形成するための、前記メサ溝に対する第２のエッチング工程と、
前記メサ溝内から前記メサ溝の外の前記第１の絶縁膜の表面に延在する第２の絶縁膜を形成する工程と、
を含むことを特徴とするメサ型半導体装置の製造方法。
【請求項２】
前記第２の絶縁膜が前記メサ溝内の前記第１の半導体層と前記第２の半導体層との接合領域を接合耐圧が確保できる厚さで被覆していることを特徴とする請求項１に記載のメサ型半導体装置の製造方法。
【請求項３】
前記第１の絶縁膜が酸化膜又は窒化膜であることを特徴とする請求項１、２のいずれかに記載のメサ型半導体装置の製造方法。
【請求項４】
前記第２の絶縁膜がポリイミドと窒化膜との積層膜からなることを特徴とする請求項１、２、３のいずれかに記載のメサ型半導体装置の製造方法。
【請求項５】
前記第２の絶縁膜が有機絶縁物からなることを特徴とする請求項１、２、３のいずれかに記載のメサ型半導体装置の製造方法。
【請求項６】
前記有機絶縁物が、ポリイミド又はエポキシ樹脂、あるいはポリイミドとエポキシ樹脂との積層膜、あるいはポリイミドと有機レジストとの積層膜であることを特徴とする請求項５に記載のメサ型半導体装置の製造方法。
【請求項７】
第１導電型の半導体基板と、
前記半導体基板の表面に接合され、前記半導体基板よりも低濃度の第１導電型の第１の半導体層と、
前記第１の半導体層の表面に接合され、前記第１の半導体層と共にＰＮ接合部を形成する第２導電型の第２の半導体層と、
前記第２の半導体層の表面を部分的に覆う第１の絶縁膜と、
前記第１の絶縁膜で覆われていない前記第２の半導体層の表面から前記半導体基板の中に到達するメサ溝と、
前記第１の絶縁膜の一部が前記メサ溝の上部に張り出すように形成されたひさしと、
前記メサ溝内から前記メサ溝の外の前記第１の絶縁膜の表面に延在する第２の絶縁膜と、を備えることを特徴とするメサ型半導体装置。
【請求項８】
前記ＰＮ接合部を被覆する前記第２の絶縁膜が所定の耐圧を確保できる厚さで形成されることを特徴とする請求項７に記載のメサ型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メサ溝を有した半導体装置及びその製造方法に関するものである。なお、本願ではメサ溝を有する半導体装置をメサ型半導体装置と表示する。
【背景技術】
【０００２】
従来より、メサ型半導体装置の１つとして、大電力用のメサ型ダイオードが知られている。従来例によるメサ型ダイオードについて図１２及び図１３を参照して説明する。図１２は従来例によるメサ型ダイオードがマトリクス状に複数配置された半導体ウェハを示す概略平面図である。図１３は、図１２のＸ−Ｘ線に沿った断面図であり、スクライブラインＤＬに沿ってダイシングが行われた後の状態を示している。
【０００３】
Ｎ＋型半導体基板１０１の表面にＮ−型半導体層１０２が形成されている。Ｎ−型半導体層１０２の表面にはＰ型半導体層１０３が形成され、Ｐ型半導体層１０３上には、第1の絶縁膜１０５が形成されている。また、Ｐ型半導体層１０３と電気的に接続されたアノード電極１０６が形成されている。
【０００４】
また、Ｐ型半導体層１０３の表面からＮ＋型の半導体基板１０１に到達するメサ溝１０８が形成されている。メサ溝１０８は、Ｎ−型半導体層１０２よりも深く形成され、その底部はＮ＋型の半導体基板１０１の中に位置している。メサ溝１０８の側壁は、Ｐ型半導体層１０３の表面からメサ溝１０８の底部にかけて順テーパーの形状を有して傾斜している。メサ型ダイオードはこのメサ溝１０８によって取り囲まれてメサ型の構造を有している。
【０００５】
また、メサ溝１０８の側壁を覆って第２の絶縁膜１３０が形成されており、Ｎ＋型半導体基板１０１の裏面にはカソード電極１０７が形成されている。
【０００６】
なお、メサ型の半導体装置については、例えば特許文献１に記載されている。
【特許文献１】特開２００３―３４７３０６公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来例として、図１３に示される第２の絶縁膜１３０はメサ溝１０８内壁を均一な膜厚で被覆しているように表示されているが、実際は図１５に示されるように第２の絶縁膜１３０はメサ溝１０８内壁の上部で薄くなりメサ溝１０８の底部に溜まるような形で形成される。このような形状は次に示す工程で形成される。即ち、図１４に示されるようにメサ溝１０８に第２の絶縁膜１３０をデスペンス等するときはメサ溝１０８内が第２の絶縁膜１３０で埋め込まれるが、その後の熱処理時にイミド化反応等が行われ第２の絶縁膜１３０の流動性が高くなることから全体として第２の絶縁膜１３０はメサ溝１０８の底部に流れ込むことになり図１５に示されるようなメサ溝１０８内壁の上部で第２の絶縁膜１３０が薄くなる。
【０００８】
そのため電界強度が最も高いＰＮ接合部ＰＮＪＣに当たるメサ溝側壁１１０での第２の絶縁膜１３０の膜厚が薄くなり、ＰＮ接合の耐圧の劣化やリーク電流の増大という問題を引き起こすことになり、結果的に歩留まりの低下、信頼性の低下という、解決すべき大きな課題を抱えることになる。
この問題を解決する方法としては第２の絶縁膜１３０を何回か繰り返し形成する事が考えられるがその材料は高価であり、半導体装置の原価を上げることになる。
【課題を解決するための手段】
【０００９】
本発明のメサ型半導体装置の製造方法は、第１導電型の半導体基板を準備し、
前記半導体基板の表面に、前記半導体基板よりも低濃度の第１導電型の第１の半導体層を形成する工程と、前記第１の半導体層の表面に第２導電型の第２の半導体層を形成する工程と、前記第２の半導体層の表面を部分的に覆う第1の絶縁膜を形成する工程と、前記第1の絶縁膜で覆われていない前記第２の半導体層の表面から前記半導体基板の中に到達するメサ溝を形成する第１のエッチング工程と、前記第１の絶縁膜の一部が前記メサ溝の上部に張り出したひさしを形成するための、前記メサ溝に対する第２のエッチング工程と、前記メサ溝内から前記メサ溝の外の前記第１の絶縁膜の表面に延在する第２の絶縁膜を形成する工程と、を含むことを特徴とする。
【００１０】
また、本発明のメサ型半導体装置は、第１導電型の半導体基板と、前記半導体基板の表面に接合され、前記半導体基板よりも低濃度の第１導電型の第１の半導体層と、前記第１の半導体層の表面に接合され、前記第１の半導体層と共にＰＮ接合部を形成する第２導電型の第２の半導体層と、前記第２の半導体層の表面を部分的に覆う第1の絶縁膜と、前記第1の絶縁膜で覆われていない前記第２の半導体層の表面から前記半導体基板の中に到達するメサ溝と、前記第１の絶縁膜の一部が前記メサ溝の上部に張り出すように形成されたひさしと、前記メサ溝内から前記メサ溝の外の前記第１の絶縁膜の表面に延在する第２の絶縁膜と、を備えることを特徴とする。
【発明の効果】
【００１１】
本発明のメサ型半導体装置及びその製造方法によれば、ＰＮ接合部の耐圧を向上させると共に、リーク電流を低減することができる。
【発明を実施するための最良の形態】
【００１２】
本発明の第１の実施形態によるメサ型半導体装置及びその製造方法について、メサ型半導体装置がメサ型ダイオードである場合を例として説明する。図１乃至図７は、本実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。なお、以下に説明するメサ型ダイオードの製造方法は、複数のメサ型ダイオードがマトリクス状に配置されるウェハ状の半導体基板に対して行われるものであるが説明の便宜上、ウェハ状の半導体基板に含まれる複数のメサ型ダイオードのうち、１つのメサ型ダイオードが図示されている。
【００１３】
図１に示すように、例えばリン等のＮ型不純物が高濃度で拡散されたＮ＋型半導体基板１（例えば、シリコン単結晶基板）を準備する。この半導体基板１の表面に、半導体層をエピタキシャル成長させることで、低濃度のＮ型半導体層、即ちＮ−型半導体層２を形成する。なお、上記Ｎ＋型とＮ−型の２層構成はＮ−型半導体基板の両面から不純物としてリン等を熱拡散しＮ＋層を形成した後に、当該半導体基板の片面を化学的エッチング又は機械的研磨で除去して得る物でもよい。特に厚いＮ−型半導体層２を必要とする超高耐圧品の場合はエピタキシャル法より拡散法で形成する方が好ましい場合がある。
【００１４】
その後、Ｎ−型半導体層２の表面に、例えばボロン等のＰ型不純物を拡散することで、Ｐ型半導体層３を形成する。これにより、Ｎ−型半導体層２とＰ型半導体層３との界面には、ＰＮ接合部ＰＮＪＣが形成される。上記構成において、Ｎ＋型半導体基板１、Ｎ−型半導体層２、Ｐ型半導体層３の全体の厚さは、例えば約２００μｍ程度である。
【００１５】
次に、図２に示すように、Ｐ型半導体層３の表面に、例えば熱酸化法やＣＶＤ法によって、シリコン酸化膜等の第１の絶縁膜４を形成する。なお、前記第１の絶縁膜４としてシリコン窒化膜を用いてもよい。その後、マスクを用いて第１の絶縁膜４の一部に対してエッチングを行い、第１の絶縁膜４にＰ型半導体層３の一部を露出する開口部４Ａを設ける。次に、第１の絶縁膜４の開口部４Ａを通してＰ型半導体層３と接続するアノード電極５を形成する。アノード電極５は、アルミニウム等の導電材料からなり、スパッタリング法や蒸着法等により生成した後、所定形状にパターン形成される。一方、Ｎ＋型半導体基板１の裏面には、アノード電極５と同様にアルミニウム等の導電材料をスパッタリング法等で生成したカソード電極６が形成される。
【００１６】
次に、図３に示すように、第１の絶縁膜４上に、メサ溝８を形成する予定の領域を開口する開口部７Ａを有したホトレジスト層７を形成する。そして、このホトレジスト層７をマスクとして、そこに露出した第１の絶縁膜４をエッチング除去する。なお、前記エッチングとして本実施形態ではウエットエッチング法を採用しているが、ドライエッチング法を採用してもよい。エッチング終了後、マスクとして使用したホトレジストをアッシング法やレジスト剥離液で除去する。
【００１７】
次に図４に示す如く、第１の絶縁膜４等をマスクにしてＰ型半導体層３、Ｎ−型半導体層２を貫通し、Ｎ＋型半導体基板１の厚さ方向の途中に至る領域をドライエッチングすることにより、メサ溝８を形成する。その後、図５に示す如く、フッ酸、硝酸系のエッチング液を使用して、ドライエッチングによりメサ溝８側壁に生じたダメージ層を除去すると共に、更に積極的にメサ溝８のエッチングを進めて、メサ溝８の上部に張り出した第１の絶縁膜４からなるひさし９を形成する。本実施形態での、ひさし９の長さは第１の絶縁膜４の開口幅５０μｍ、膜厚８００ｎｍで２〜３μｍ位である。本発明の最も重要な工程であるが絶縁膜４の材質、厚さ等により最適な長さのひさし９を形成することが出来る。
【００１８】
次に図６に示す如く、メサ溝８内並びにメサ溝８を中心としてひさし９領域より広めに第１の絶縁膜４上に第２の絶縁膜１０をディスペンス法やスクリーン印刷法で形成する。尚、この場合減圧状態で第２の絶縁膜１０をディスペンスすればメサ溝８内の第２の絶縁膜１０の形成が容易となる。その後熱処理を加えると図７に示す如く、ひさし９が、熱処理により流動性が高くなった第２の絶縁膜１０がメサ溝８の底部に流れ落ちるのを阻止する障壁となり、ＰＮＪＣ部に当たるメサ溝側壁１１に形成される第２の絶縁膜１０を所定の耐圧が確保できる厚みとすることが出来る。なお、本実施形態では第２の絶縁膜１０としてポリイミドを使用しているが、熱処理は４００℃、２時間であり、イミド化温度より若干高めの温度で行われた。なお、第２の絶縁膜１０としてエポキシ樹脂を用いてもよい。
【００１９】
従来方式の場合は図１５に示される如く、メサ溝１０８の上部のＰＮＪＣ部のメサ溝側壁１１０は薄い第２の絶縁膜１３０で覆われているだけであり、その改善の度合いは顕著である。本実施形態ではＮ−型半導体層２の厚さ７５μｍ、比抵抗５０Ωｃｍで１１００Ｖ位の耐圧を得ているがこの場合、ＰＮＪＣ部に当たるメサ溝側壁１１における第２の絶縁膜１０の厚さは５μｍ前後必要となる。
【００２０】
本発明の第２の実施形態について図８〜図１０に基づいて説明する。なお、第１の実施形態と同じ部分については同一の符号を付して説明を省略する。
特に第２の実施形態はひさし９の形成方法が第１の実施形態と異なるだけなのでメサ溝８とひさし９部分を中心に説明する。
【００２１】
まず、図８に示す如く、Ｐ型半導体層３、Ｎ−型半導体層２並びにＮ＋型半導体基板１からなる基板を第１の実施形態と同様な方法により準備し、その上部にＣＶＤ等により第１の絶縁膜４を形成し、当該第１の絶縁膜４をホトレジスト層をマスクとしてエッチングを行い、メサ溝８を形成する予定の所に開口部４Ｂを形成する。次に第１の絶縁膜４をマスクにして、ドライエッチングによりＰ型半導体層３、Ｎ−型半導体層２を貫通し、またＮ＋半導体基板１の一部もエッチングしてメサ溝８を形成する。第１の絶縁膜４の代わりにホトレジスト層をマスクとしてドライエッチングを行いメサ溝８を形成しても良い。
【００２２】
次に図９に示す如く、前記第１の絶縁膜４をマスクにしてドライエッチングのダメージ層の除去を行うためフッ酸、硝酸系のエッチング液でメサ溝８内壁をライトエッチングする。最後に図１０に示す如く、第１の絶縁膜４上に、メサ溝８と重畳して当該メサ溝８の幅より小さな幅の開口部１３を有する第３の絶縁膜１４を形成する。なお、前記第３の絶縁膜１４として、例えばいわゆる永久レジストとしての有機レジスト膜やエポキシ樹脂等を用いればよい。係る工程を経ることによりメサ溝８上に張り出したひさし9が形成される。このひさし９の形状は第１の実施形態にかかる図５と同様のものであり、第１の実施形態の図６，７に示される工程を経ることにより、同様なメサ型半導体装置を完成させることが出来る。
【００２３】
次に本発明の第３の実施形態について図１１に基づいて説明する。なお、第１、第２の実施形態と同じ部分については同一の符号を付して説明を省略する。
【００２４】
本実施形態では、ひさし９の有無に関わらず、保護膜の構成を改善することで、半導体装置の信頼性向上を図るものである。
【００２５】
すなわち、前記第２の絶縁膜１０としてポリイミド膜が採用された場合、ポリイミド膜自体は高絶縁材料であるが、吸湿性が高いという問題があった。そこで、図１１に示すように前記ポリイミド膜を補助する目的で、当該ポリイミド膜を被覆するように耐湿性のよい絶縁膜１５を形成するものである。当該絶縁膜１５として、例えばいわゆる永久レジストとしての有機レジスト膜やエポキシ樹脂、あるいはシリコン窒化膜等が好ましい。このように前記第２の絶縁膜１０としてポリイミド膜と絶縁膜１５とを積層形成することで、耐湿性を向上させることができる。
【００２６】
なお、本発明はメサ型ダイオードを一例として説明したが、メサ型トランジスタ等の他のメサ型半導体装置にも広く適用できる。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図２】本発明の第１の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図３】本発明の第１の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図４】本発明の第１の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図５】本発明の第１の実施形態によるメサ型ダイオード及びその製造方法を示す平面図である。
【図６】本発明の第１の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図７】本発明の第１の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図８】本発明の第２の実施形態によるメサ型ダイオードのメサ溝部分及びその製造方法を示す断面図である。
【図９】本発明の第２の実施形態によるメサ型ダイオードのメサ溝部分及びその製造方法を示す断面図である。
【図１０】本発明の第２の実施形態によるメサ型ダイオードのメサ溝部分及びその製造方法を示す断面図である。
【図１１】本発明の第３の実施形態によるメサ型ダイオードのメサ溝部分及びその製造方法を示す断面図である。
【図１２】従来例によるメサ型ダイオード及びその製造方法を示す平面図である。
【図１３】従来例によるメサ型ダイオードの断面図である。
【図１４】従来例によるメサ型ダイオード及びその製造方法を示す断面図である。
【図１５】従来例によるメサ型ダイオード及びその製造方法を示す断面図である。
【符号の説明】
【００２８】
１  Ｎ＋型半導体基板    ２  Ｎ−型半導体層    ３  Ｐ型半導体層    
ＰＮＪＣ  ＰＮ接合部    ４  第１の絶縁膜    
４Ａ、４Ｂ、７Ａ、１３  開口部    ５  アノード電極
６  カソード電極    ７  ホトレジスト層    ８  メサ溝
９  ひさし    １０  第２の絶縁膜    １１  ＰＮＪＣ部メサ溝側壁
１４  第３の絶縁膜    １５  絶縁膜    １０１  Ｎ＋型半導体基板
１０２  Ｎ−型半導体層    １０３  Ｐ型半導体層    １０５  絶縁膜
１０６  アノード電極    １０７  カソード電極    １０８  メサ溝
１３０  絶縁膜
【図１】
2009302222.tif 000003
【図２】
2009302222.tif 000004
【図３】
2009302222.tif 000005
【図４】
2009302222.tif 000006
【図５】
2009302222.tif 000007
【図６】
2009302222.tif 000008
【図７】
2009302222.tif 000009
【図８】
2009302222.tif 000010
【図９】
2009302222.tif 000011
【図１０】
2009302222.tif 000012
【図１１】
2009302222.tif 000013
【図１２】
2009302222.tif 000014
【図１３】
2009302222.tif 000015
【図１４】
2009302222.tif 000016
【図１５】
2009302222.tif 000017