(57)【要約】【課題】圧電体膜の配向性が高く、機械的強度が高い圧電デバイスを提供する。【解決手段】ＭＥＭＳデバイスである圧電デバイス１において、ＳＯＩ基板１１のシリコン層１４全体をｐ型領域とする。そして、シリコン層１４内に、シリコン層１４の上面に露出するように、複数のｎ型領域１５を相互に離隔して形成する。また、ＳＯＩ基板１１上に、ｎ型領域１５に接するようにＡｌＮからなる圧電体膜１６を設け、圧電体膜１６上に、アルミニウムからなる導電体膜１７を設ける。これにより、ｎ型領域１５が下部電極として機能し、導電体膜１７が上部電極として機能する。【選択図】図１
2009302661.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも上層部分の一部に第１導電型領域が形成されたシリコン基板と、
前記第１導電型領域内に相互に離隔して形成され、前記シリコン基板の上面に露出した複数の第２導電型領域と、
前記シリコン基板上に設けられ、前記第２導電型領域に接し、圧電体からなる圧電体膜と、
前記圧電体膜上に設けられ、導電材料からなる導電体膜と、
を備えたことを特徴とする圧電デバイス。
【請求項２】
前記シリコン基板は、
前記第２導電型領域が形成されたベース膜と、
前記ベース膜を振動可能に支持する支持部と、
を有することを特徴とする請求項１記載の圧電デバイス。
【請求項３】
前記ベース膜はシリコン層からなり、
前記支持部は、
前記シリコン層に接合された絶縁層と、
前記絶縁層の下方に設けられた支持基材と、
を有することを特徴とする請求項２記載の圧電デバイス。
【請求項４】
前記第１導電型領域の不純物濃度は、前記第２導電型領域の不純物濃度よりも低いことを特徴とする請求項１〜３のいずれか１つに記載の圧電デバイス。
【請求項５】
前記圧電体が窒化アルミニウムであることを特徴とする請求項１〜４のいずれか１つに記載の圧電デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電デバイスに関する。
【背景技術】
【０００２】
近年、半導体プロセスを用いて作られたＭＥＭＳ（Micro Electro Mechanical System：微小電子機械システム）デバイスが様々な分野において急速に普及している。これらのデバイス群には、加速度センサ、ジャイロセンサ、ショックセンサ、マイクロフォン及び圧力センサのように力学的な物理量を検出するセンシングデバイス、スイッチ、可変容量素子、モータ、アクチュエータ及び可動ミラーのように電気信号により微小構造体を機械的に変形させるデバイス、並びに、共振器及び共振器を組み合わせたフィルタのように微小構造体の共振を用いたデバイスなどが含まれる。
【０００３】
このように、ＭＥＭＳ技術により多様な機能を持つデバイスが実現されているが、これらのデバイスの動作原理もまた多様な物理現象に基づいている。例えば、キャパシタは電極の変位を容量変化としてとらえ電気信号に変換することができる一方、電圧を印加することにより電極間に静電引力を生じさせて、力学的変位や振動を発生させることができる。このような電気系物理量と力学系物理量との間の相互変換は、誘導起電力とローレンツ力のように磁場を用いて実現することもできるし、圧電効果又は逆圧電効果を用いても実現可能である。センシングに関して言えば、半導体のピエゾ抵抗効果によって歪みを抵抗変化として検出することができるし、気体の動きを熱伝導により検出することも可能である。
【０００４】
このような種々多用なＭＥＭＳ技術のうち、最も適用例が多いＭＥＭＳ技術の１つに、キャパシタを用いたセンサ・アクチュエータがある。その理由としては、２枚の電極板を空気層を介して対向させるだけで構成できるため、製造プロセスに新規材料を導入する必要がない点が挙げられる。その他にも、電極板間のギャップや電極板間に印加するＤＣバイアスにより感度や発生する力を制御することができ、設計自由度が高い点も有利といえる。その一方で、空気層を介したキャパシタを用いるため、デバイスのインピーダンスが高くなってしまう点、静電気力は引力しかない上に非線形である点、ＤＣバイアスを発生させるための昇圧回路が必要である点、などがデメリットと言える。また、マイクロフォンや圧力センサではメンブレンとして２枚の電極板を設けなくてはならないため、構造が複雑となってしまう点もデメリットである。
【０００５】
これに対して、圧電効果又は逆圧電効果を用いたＭＥＭＳデバイスは、上述の静電気力を用いたＭＥＭＳデバイスの問題点をすべて解決することが可能である。圧電効果又は逆圧電効果を用いるＭＥＭＳデバイスは、圧電体膜に２枚の電極を接合することによって実現される。このＭＥＭＳデバイスは、圧電体の誘電率が高いためにインピーダンスが低く、力の向きは正負いずれの向きにも発生可能であり、動作させるためのＤＣバイアスが不要である。
【０００６】
しかし、このようなＭＥＭＳデバイスを作製するためには、シリコンプロセスに新規な圧電体を導入する必要がある。通常、圧電体としては、窒化アルミニウム（ＡｌＮ）、酸化亜鉛（ＺｎＯ）又はＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３：チタン酸ジルコン酸鉛）などの強誘電体が用いられるが、中でもＡｌＮはＬＳＩプロセスに対して高い整合性を有する。これらの圧電体が高い圧電性を発揮するためには、圧電体膜は高度に配向した結晶構造を有する必要があり、そのためには、圧電体膜の下地となる下部電極の選択、及び圧電体膜を加工する前の処理が重要なポイントとなる。
【０００７】
下部電極を金属材料、例えばモリブデン（Ｍｏ）、タングステン（Ｗ）又はアルミニウム（Ａｌ）などで形成した場合、この下部電極上に成膜される圧電体膜の配向性を向上させるためには、下部電極の下地層を形成する必要がある。また、下部電極を加工した後に、ＡｌＮを配向させることは困難である。更に、下部電極の端部のテーパが急峻であると、その上に圧電体膜を成長させる際に、圧電体膜にクラックが形成されやすくなる。また、圧電体膜が平坦には形成されないため、圧電体膜上に上部電極又は配線を形成したときに、上部電極又は配線に段切れが発生したり、上部電極又は配線を加工するためのエッチング液により、下部電極が溶解してしまうといった問題が発生する。
【０００８】
このような問題点を解決するために、金属材料の代わりに不純物をドーピングしたシリコン等の半導体材料によって下部電極を形成する方法が提案されている（例えば、非特許文献１参照）。この方法によれば、平坦性が高いシリコン基板の表面を下地としてＡｌＮ膜を成長させることができるため、金属材料からなる下部電極上にＡｌＮ膜を成長させる場合と比較して、高い配向性を有する圧電体膜を容易に形成することができる。
【０００９】
しかしながら、この方法では、複数の下部電極を電気的に相互に絶縁して形成する必要がある場合には、下部電極間のシリコン層をエッチングにより除去しなければならない。シリコン層を除去するとその上で配線を引き回すことができなくなるため、シリコン層を除去した部分を何らかの絶縁材料で埋め込む必要がある。しかし、メンブレン内においてこのような加工を行うと、薄いメンブレン内に異種材料の接合部が存在することになる。このため、応力が集中した場合に亀裂が発生しやすくなり、構造体としての機械的強度が低下してしまう。
【００１０】
【非特許文献１】Antti Jaakkola, et.al., "Piezotransduced Single-Crystal Silicon BAW Resonators", IEDM 1989 p.880-883
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、圧電体膜の配向性が高く、機械的強度が高い圧電デバイスを提供することである。
【課題を解決するための手段】
【００１２】
本発明の一態様によれば、少なくとも上層部分の一部に第１導電型領域が形成されたシリコン基板と、前記第１導電型領域内に相互に離隔して形成され、前記シリコン基板の上面に露出した複数の第２導電型領域と、前記シリコン基板上に設けられ、前記第２導電型領域に接し、圧電体からなる圧電体膜と、前記圧電体膜上に設けられ、導電材料からなる導電体膜と、を備えたことを特徴とする圧電デバイスが提供される。
【発明の効果】
【００１３】
本発明によれば、圧電体膜の配向性が高く、機械的強度が高い圧電デバイスを実現することができる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、本発明の第１の実施形態について説明する。
図１は、本実施形態に係る圧電デバイスを例示する断面図である。
本実施形態に係る圧電デバイス１は、ＳＯＩ（Silicon On Insulator）基板を用いて作製されたＭＥＭＳデバイスであり、具体的にはマイクロフォンである。
【００１５】
図１に示すように、圧電デバイス１には、シリコン基板として、ＳＯＩ基板１１が設けられている。ＳＯＩ基板１１においては、シリコン（Ｓｉ）からなる支持基材１２が設けられており、支持基材１２上には酸化シリコン（ＳｉＯ２）からなるＢＯＸ層１３（絶縁層）が設けられており、ＢＯＸ層１３上には単結晶のシリコンからなるシリコン層１４が設けられている。すなわち、ＳＯＩ基板１１の構造は、支持基材１２、ＢＯＸ層１３及びシリコン層１４からなる３層構造であり、相互に接合されている。シリコン層１４には不純物が導入されており、導電型がｐ型となっている。すなわち、ＳＯＩ基板１１の上層部分を構成するシリコン層１４の全体がｐ型領域（第１導電型領域）となっている。シリコン層１４の比抵抗値は例えば１０Ω・ｃｍであり、１００Ω・ｃｍ以上であることが好ましく、１ｋΩ・ｃｍ以上であることがより好ましい。また、シリコン層１４の厚さは例えば０．１〜５．０μｍ程度である。
【００１６】
シリコン層１４の上層部分の一部には、導電型がｎ型であるｎ型領域１５（第２導電型領域）が形成されている。すなわち、ｎ型領域１５は、シリコン層１４内に埋め込まれている。また、ｎ型領域１５はＳＯＩ基板１１の上面に露出している。後述するように、ｎ型領域１５は、圧電デバイス１の下部電極として機能する。シリコン層１４内には、複数のｎ型領域１５が相互に離隔して形成されている。ｎ型領域１５の厚さは例えば約１μｍであり、不純物としてリン（Ｐ）を含有しており、その濃度は例えば１×１０１９ｃｍ−３である。シリコン層１４の不純物濃度は、ｎ型領域１５の不純物濃度、すなわち、リン濃度よりも低い。
【００１７】
また、ＳＯＩ基板１１上には、圧電体、例えば窒化アルミニウム（ＡｌＮ）からなる圧電体膜１６が設けられている。圧電体膜１６の厚さは、例えば、１．０μｍである。圧電体膜１６の下面はシリコン層１４の上面に接しており、特にｎ型領域１５の上面に接している。圧電体膜１６はパターニングされており、相互に離隔した複数の領域に設けられている。
【００１８】
更に、ＳＯＩ基板１１上には、導電材料、例えば金属又は合金、例えばアルミニウム（Ａｌ）からなる導電体膜１７が設けられている。導電体膜１７はパターニングされており、相互に離隔した複数の領域に設けられている。導電体膜１７は圧電体膜１６よりも厚く、圧電体膜１６の一部を覆っている。導電体膜１７は圧電体膜１６上及び圧電体膜１６間に配置されており、ｎ型領域１５及び圧電体膜１６に接している。後述するように、導電体膜１７は、圧電デバイス１の上部電極として機能する。
【００１９】
一方、ＳＯＩ基板１１の支持基材１２及びＢＯＸ層１３は、圧電デバイス１の中央領域においては除去されており、下方側に開口した開口部１８が形成されている。換言すれば、絶縁層１３はシリコン層１４の直下域の端部のみに設けられており、支持基板１２はＢＯＸ層１３の直下域のみに設けられている。これにより、シリコン層１４における中央部分、すなわち、開口部１８の直上域に位置し、ＢＯＸ層１３及び支持基材１２によって支持されていない部分は、半ば自立膜状になっており、一定の範囲内で変形、振動が可能である。この結果、シリコン層１４の中央部分は圧電デバイス１のメンブレンのベース膜となっている。また、支持基材１２及びＢＯＸ層１３は、シリコン層１４の端部に接合され、シリコン層１４の中央部分を振動可能に支持する支持部を構成している。
【００２０】
また、シリコン層１４における中央部分には、開口部１８に連通する貫通孔（図示せず）が形成されている。この貫通孔は、圧電デバイス１がプリント基板等の別基板（図示せず）に固定されて開口部１８が密閉されたときに、空気孔として機能する。
【００２１】
次に、本実施形態に係る圧電デバイス１の製造方法について説明する。
先ず、ＳＯＩ基板１１を用意する。ＳＯＩ基板１１のシリコン層１４には、予め不純物がドープされており、全体がｐ型領域となっている。次に、ＳＯＩ基板１１上にレジスト膜（図示せず）を形成し、このレジスト膜をマスクとしてリン（Ｐ）をイオン注入する。このイオン注入の条件は、例えば、加速電圧を２５０ｋＶとし、ドーズ量を１×１０１５ｃｍ−２とする。その後、レジスト膜を剥離する。次に、例えば１１００℃の温度でアニールを行い、イオン注入したリンを拡散させ、活性化させる。これにより、シリコン層１４の上面から約１μｍの深さまでの領域において、リンの濃度が１×１０１９ｃｍ−３となり、シリコン層１４の上層部分の一部に複数のｎ型領域１５が形成される。
【００２２】
次に、反応性マグネトロンスパッタ法により、ＳＯＩ基板１１上に窒化アルミニウム（ＡｌＮ）を例えば１．０μｍの厚さまで堆積させて、ＡｌＮ膜を成膜する。このとき、スパッタガスは例えばアルゴン（Ａｒ）と窒素（Ｎ２）との混合ガスとし、ターゲットパワーは例えば５ｋＷとする。次に、このＡｌＮ膜を、塩素系ガスを使用するリアクティブイオンエッチング（ＲＩＥ）法によりパターニングする。これにより、ＡｌＮからなり、所定のパターンに加工された圧電体膜１６が形成される。
【００２３】
引き続き、マグネトロンスパッタ法により、アルミニウム（Ａｌ）を例えば５００ｎｍの厚さ分だけ堆積させて、Ａｌ膜を成膜する。次に、このＡｌ膜を、塩素系ガスを用いたＲＩＥによりパターニングする。これにより、Ａｌからなり所定のパターンに加工された導電体膜１７が形成される。なお、このパターニングは、ＲＩＥでなく薬液を用いたウェットエッチングによって行ってもよい。
【００２４】
次に、シリコン層１４に対して塩素系ガス又はフッ素系ガスを用いたＲＩＥを施し、ＢＯＸ層１３まで達するような貫通孔を形成する。次に、ＳＯＩ基板１１の下面側からＤ−ＲＩＥ（ディープＲＩＥ）を施して、ＳＯＩ基板１１の中央領域から支持基材１２を除去し、開口部を形成する。この時点で、開口部の底部にはＢＯＸ層１３が露出している。次に、ＢＨＦ（バッファードフッ酸）溶液を用いてＢＯＸ層１３をエッチングして除去し、シリコン層１４まで到達する開口部１８を形成する。このとき、開口部１８はシリコン層１４に形成された貫通孔に連通し、圧電デバイス１の上面側と下面側とが連通される。これにより、圧電デバイス１が製造される。
【００２５】
次に、本実施形態に係る圧電デバイス１の動作について説明する。
圧電デバイス１においては、ｎ型領域１５が下部電極として機能する。また、導電体膜１７が上部電極として機能する。そして、ｎ型領域１５（下部電極）と導電体膜１７（上部電極）との間に配置された圧電体膜１６に、容量Ｃが形成される。
【００２６】
そして、圧電デバイス１の外部から音波が伝播すると、メンブレンが撓み振動する。この撓み振動に伴い、圧電体膜１６が水平方向に伸縮するため、ｎ型領域１５（下部電極）と導電体膜１７（上部電極）との間に電位差が発生する。この電位差を検出することにより、音波を検知することができる。
【００２７】
次に、本実施形態の効果について説明する。
本実施形態においては、下部電極であるｎ型領域１５が単結晶のシリコンからなるシリコン層１４の一部として形成されているため、ｎ型領域１５上にＡｌＮ膜を堆積させたときに、このＡｌＮ膜の配向性を良好にすることができる。これにより、配向性が良好な圧電体膜１６を得ることができ、圧電性を十分に発揮させることができる。
【００２８】
また、本実施形態においては、下部電極を金属材料によって形成する場合とは異なり、下部電極の下地層を形成する必要がないため、工程が簡略である。
【００２９】
更に、ｎ型領域１５はシリコン層１４の内部に形成されているため、ｎ型領域１５の存在によってシリコン層１４の上面の平坦性が失われることがない。このため、圧電体膜１６を平坦に形成することができ、圧電体膜１６にクラック等が発生しにくい。また、圧電体膜１６上に導電体膜１７を形成したときに、導電体膜１７に段切れ等が発生しにくい。
【００３０】
更にまた、複数のｎ型領域１５には相互に異なる電位が印加されるが、ｎ型領域１５間にはｐ型のシリコン層１４が介在しているため、ｎ型領域１５間には必ず２以上のｐｎ界面が形成され、そのうちの１つには逆バイアスが印加される。この結果、ｎ型領域１５同士は相互に電気的に分離され、独立した下部電極として機能する。このため、シリコン層１４におけるｎ型領域１５間の部分をエッチング等により除去する必要がなく、従って、除去した部分を絶縁材料によって埋め込む必要がない。この結果、メンブレンの強度を確保することができる。
【００３１】
更にまた、ｎ型領域１５間における逆バイアスが印加されたｐｎ界面からは空乏層が伸びるが、シリコン層１４の不純物濃度はｎ型領域１５の不純物濃度よりも低いため、空乏層はシリコン層１４内においてより長く伸び、空乏層全体の厚さが厚くなる。例えば、空乏層はシリコン層１４の下面まで到達し、空乏層の厚さはシリコン層１４の厚さとなる。この結果、シリコン層１４内に形成される寄生容量を小さくすることができる。
【００３２】
本実施形態に係る圧電デバイス１、すなわち、圧電ＭＥＭＳマイクロフォンを実際に製造し、その特性を評価した。先ず、周波数が１ｋＨｚの音波に対する音圧感度は−４０ｄＢであった。また、インピーダンスアナライザを用いてインピーダンスの周波数依存性を評価したところ、最も低次のたわみ振動の共振の結合係数は理論値とほぼ一致し、ＡｌＮが良好な圧電性を示していることが確認された。更に、１０００個の圧電デバイスを試作したが、メンブレンの破断又は亀裂等の構造要因に起因する不良が発生した圧電デバイスは、０個であった。
このように、本実施形態によれば、圧電体膜の配向性が高く、機械的強度が高い圧電デバイスを実現することができる。
【００３３】
なお、本実施形態においては、シリコン層１４の導電型をｐ型とし、下部電極（ｎ型領域１５）の導電型をｎ型とする例を示したが、これらの導電型は逆でもよい。また、シリコン層１４の不純物濃度は低いほど好ましいため、ｎ型領域１５と同じ導電型となって、ｎ型領域１５同士が接続されない限り、限りなく真性半導体に近くしてもよい。また、本実施形態においては、圧電体膜１６を窒化アルミニウム（ＡｌＮ）により形成する例を示したが、圧電体膜１６を形成する圧電体はＡｌＮには限定されず、例えば、酸化亜鉛（ＺｎＯ）又はチタン酸ジルコン酸鉛（ＰＺＴ）などであってもよい。これらは、後述の第２の実施形態においても同様である。
【００３４】
次に、第１の実施形態の具体例について説明する。
第１の実施形態においては、圧電体膜を挟むように配置された上部電極及び下部電極により、圧電体膜の撓み振動に伴って発生する電圧を検出している。このような検出が可能となる上部電極及び下部電極の電極配置には様々なバリエーションが存在するが、デバイスの種類によっていくつかの制約がある。以下、この制約について説明する。
【００３５】
図２は、メンブレンの両端部又は外周端部が固定されている場合の圧電体膜の伸縮状態を例示する模式的断面図である。
図２に示すように、メンブレンＭのベース膜Ｂが、両端部が支持部に接続された両持梁状、又は、外周部分が支持部に接続された円板状であって、ベース膜Ｂの上に圧電体膜Ｐが形成されている場合を考える。
【００３６】
この場合、上方からメンブレンＭに圧力が印加され、メンブレンＭが下方に凸となるように撓むと、メンブレンの中央部においては、圧電体膜Ｐは水平方向に縮み、メンブレンの周辺部においては、逆に圧電体膜Ｐは水平方向に伸びる。従って、メンブレンの中央部と周辺部とで、圧電体膜において上下方向に発生する分極の向きが相互に逆になり、上下面間に発生する電圧の向きも相互に逆になる。このため、メンブレンの全面に下部電極、圧電体膜及び上部電極を形成すると、メンブレンの中央部で発生する電圧と周辺部で発生する電圧とが打ち消しあってしまい、電圧信号がほとんど得られない。
この問題を回避可能な電極配置の例を、下記第１乃至第３の具体例として説明する。
【００３７】
先ず、第１の具体例について説明する。
図３は、第１の具体例に係る圧電デバイスを例示する断面図である。
図３に示すように、本具体例に係る圧電デバイス５１においては、上部電極である導電体膜１７がメンブレンの中央部のみに設けられている。これにより、メンブレンの中央部において発生した分極電圧のみを検出することができる。なお、圧電体膜１６上には、導電体膜１７を外部に接続するための引出配線（図示せず）が形成されているが、この引出配線の直下域にはｎ型領域１５を形成しないことが好ましい。これにより、引出配線とｎ型領域１５との間の寄生容量を低減することができ、この寄生容量において発生する分極電圧を抑制することができる。
【００３８】
次に、第２の具体例について説明する。
図４は、第２の具体例に係る圧電デバイスを例示する断面図である。
図４に示すように、本具体例に係る圧電デバイス５２においては、上部電極である導電体膜１７がメンブレンの周辺部のみに設けられている。これにより、メンブレンの周辺部において発生した分極電圧のみを検出することができる。この場合にも、前述の第１の具体例と同様に、導電体膜１７に接続された引出配線（図示せず）の直下域には、ｎ型領域１５を形成しないことが好ましい。
【００３９】
次に、第３の具体例について説明する。
図５は、第３の具体例に係る圧電デバイスを例示する模式的断面図であり、
図６は、第３の具体例に係る圧電デバイスの等価回路図であり、
図７（ａ）乃至（ｃ）は、第３の具体例に係る圧電デバイスを例示する平面図であり、（ａ）は下部電極が形成されたＳＯＩ基板を示し、（ｂ）は圧電体膜を示し、（ｃ）は上部電極を示す。
【００４０】
図５に示すように、本具体例に係る圧電デバイス５３においては、１対の引出配線のうち、一方の引出配線Ａが周辺部の上部電極及び中央部の下部電極に接続されており、他方の引出配線Ｂが周辺部の下部電極及び中央部の上部電極に接続されている。これにより、図６に示すように、圧電デバイス５３の等価回路は、メンブレンの中央部に形成された容量Ｃｃと周辺部に形成された容量Ｃｅとが並列に接続された回路となる。
【００４１】
具体的には、図７（ａ）に示すように、圧電デバイス５３においては、シリコン基板１０１が設けられている。シリコン基板１０１は、全体がシリコンからなる基板であってもよく、第１の実施形態のようにＳＯＩ基板であってもよい。シリコン基板１０１には、裏面側から円形のキャビティ１０２が形成されている。キャビティ１０２はシリコン基板１０１の上面には到達しておらず、シリコン基板１０１におけるキャビティ１０２の直上域に相当する部分がメンブレンのベース膜としてのシリコン膜１０３となっている。
【００４２】
シリコン膜１０３の上層部分においては、ドナーが注入されてｎ型領域１０５が形成されており、下部電極となっている。ｎ型領域１０５は、シリコン膜１０３の中央部に形成された円形の中央部分１０５ａと、周辺部に形成された円環形の周辺部分１０５ｂとに分かれており、両部分は相互に離隔しており、周辺部分１０５ｂが中央部分１０５ａを囲んでいる。また、基板１０１における中央部分１０５ａ及び周辺部分１０５ｂの周辺は、ｐ型領域となっている。
【００４３】
図７（ｂ）に示すように、ｎ型領域１０５上には、ｎ型領域１０５を覆うように、ｎ型領域１０５よりも一回り大きい円形の圧電体膜１０６が設けられている。圧電体膜１０６は１枚の連続した膜であり、接続ビア１０６ａ、１０６ｂ、１０６ｃが形成されている。
【００４４】
図７（ｃ）に示すように、圧電体膜１０６上には、導電体膜１０７が形成されており、上部電極となっている。シリコン膜１０３、圧電体膜１０６及び導電体膜１０７により、メンブレンが形成されている。導電体膜１０７も、ｎ型領域１０５（下部電極）と同様に、円形の中央部分１０７ａと円環形の周辺部分１０７ｂとに分かれている。導電体膜１０７（上部電極）の中央部分１０７ａはｎ型領域１０５（下部電極）の中央部分１０５ａの直上域に配置されており、周辺部分１０７ｂは周辺部分１０５ｂの直上域に配置されている。これにより、メンブレンの中央部には、ｎ型領域１０５の中央部分１０５ａを下部電極とし導電体膜１０７の中央部分１０７ａを上部電極とした容量Ｃｃが形成され、メンブレンの周辺部には、ｎ型領域１０５の周辺部分１０５ｂを下部電極とし導電体膜１０７の周辺部分１０７ｂを上部電極とした容量Ｃｅが形成される。
【００４５】
中央部分１０７ａの外周部には、１ヶ所の切込１０８ａが形成されており、周辺部分１０７ｂの内周部における切込１０８ａに対向する部分には、切込１０８ａ内に進入するように、延出部１０９ａが設けられている。また、周辺部分１０７ｂの内周部には、切込１０８ｂが形成されており、中央部分１０７ａにおける切込１０８ｂに対向する部分には、延出部１０９ｂが設けられている。更に、周辺部分１０７ｂの外周部には、切込１０８ｃが形成されている。例えば、切込１０８ｃ、１０８ａ、１０８ｂは、この順に一列に配列されている。切込１０８ａ、１０８ｂ、１０８ｃの各直下域に、それぞれ、接続ビア１０６ａ、１０６ｂ、１０６ｃが配置されている。
【００４６】
また、圧電デバイス５３においては、一対の引出配線１１０ａ及び１１０ｂが設けられている。引出配線１１０ａ及び１１０ｂは導電体膜１０７と同一の金属膜がパターニングされて形成されたものである。更に、引出配線１１０ａ及び１１０ｂの直下域には、圧電体膜１０６が設けられている。これは引出配線１１０ａ及び１１０ｂとシリコン基板１０１との間の拡散防止層として機能する。
【００４７】
引出配線１１０ａの先端は、導電体膜１０７の周辺部分１０７ｂに形成された切込１０８ｃ内に進入しており、接続ビア１０６ｃを介してｎ型領域１０５（下部電極）の周辺部分１０５ｂに接続されている。周辺部分１０５ｂは、接続ビア１０６ｂ及び延出部１０９ｂを介して、導電体膜１０７（上部電極）の中央部分１０７ａに接続されている。
【００４８】
一方、引出配線１１０ｂは、導電体膜１０７（上部電極）の周辺部分１０７ｂに接続されている。周辺部分１０７ｂは、延出部１０９ａ、接続ビア１０６ａを介して、ｎ型領域１０５（下部電極）の中央部分１０５ａに接続されている。
【００４９】
このように、一方の引出配線１１０ａは、ｎ型領域１０５（下部電極）の周辺部分１０５ｂ及び導電体膜１０７（上部電極）の中央部分１０７ａに接続されており、他方の引出配線１１０ｂは、導電体膜１０７（上部電極）の周辺部分１０７ｂ及びｎ型領域１０５（下部電極）の中央部分１０５ａに接続されている。これにより、図６に示す等価回路が実現されている。
【００５０】
本具体例においては、メンブレンの中央部分と周辺部分とで相互に逆方向の分極が発生しても、同じ極性の電荷が発生する部分同士を接続しているため、大きな電気信号を取り出すことができる。また、前述の第１及び第２の具体例と比較して、メンブレンの全領域を検出部として使用することができるため、面積効率が高く、電荷感度が高い。
【００５１】
次に、電圧感度が必要な場合の電極配置について説明する。
図８（ａ）乃至（ｃ）は、容量の分割数と発生電圧、静電容量及び電荷との関係を例示する図であり、（ａ）は容量を分割していない場合を示し、（ｂ）は容量を２等分した場合を示し、（ｃ）は容量をｎ等分（ｎは自然数）した場合を示す。
【００５２】
図８（ａ）に示すように、メンブレン全体に下部電極ＥＬ、圧電体膜Ｐ及び上部電極ＥＵを形成して単一の容量を形成した場合に、この容量において発生する発生電圧をＶ、静電容量をＣ、電荷をＱとする。このとき、前述の第１乃至第３の具体例とは異なり、メンブレン全体に均一且つ同極性の分極が発生しているものと仮定する。
【００５３】
そして、図８（ｂ）に示すように、同じメンブレンにおいて、容量を面積的に２等分して直列に接続すると、発生電圧は２Ｖ、静電容量は（Ｃ／４）、電荷は（Ｑ／２）となる。また、図８（ｃ）に示すように、同じメンブレンにおいて、容量を面積的にｎ等分して直列に接続すると、発生電圧はｎＶ、静電容量は（Ｃ／ｎ２）、電荷は（Ｑ／ｎ）となる。このように、メンブレン内において容量を分割して直列に接続すると、大きな信号電圧を取り出すことができ、容量は減少するものの、電圧感度が著しく向上する。
【００５４】
以下、このように容量を分割して電圧感度を向上させた第４の具体例について説明する。
図９（ａ）乃至（ｃ）は、第４の具体例に係る圧電デバイスを例示する平面図であり、（ａ）は下部電極が形成されたＳＯＩ基板を示し、（ｂ）は圧電体膜を示し、（ｃ）は上部電極を示し、
図１０は、第４の具体例に係る圧電デバイスの等価回路図である。
【００５５】
図９（ａ）に示すように、本具体例に係る圧電デバイス５４において、シリコン基板１０１、キャビティ１０２及びシリコン膜１０３の構成は前述の第３の具体例と同様である。そして、本具体例においては、シリコン膜１０３の中央部分にのみｎ型領域１０５（下部電極）が形成されている。ｎ型領域１０５は全体としては略円形の領域内に形成されており、４つの部分１０５ｃ、１０５ｄ、１０５ｅ、１０５ｆに略等分に分割されている。各部分の形状は中心角が９０度の扇形である。また、部分１０５ｃ、１０５ｄ、１０５ｅ、１０５ｆの外周部には、それぞれ、シリコン膜１０３の半径方向に延びる延出部１１１ｃ、１１１ｄ、１１１ｅ、１１１ｆが設けられている。
【００５６】
図９（ｂ）に示すように、ｎ型領域１０５上には、ｎ型領域１０５を覆うように、ｎ型領域１０５よりも一回り大きい円形の圧電体膜１０６が設けられている。圧電体膜１０６は１枚の連続した膜であり、接続ビアは形成されていない。
【００５７】
図９（ｃ）に示すように、圧電体膜１０６上には、上部電極としての導電体膜１０７が形成されている。導電体膜１０７も、ｎ型領域１０５（下部電極）と同様に、４つの扇形の部分１０７ｃ、１０７ｄ、１０７ｅ、１０７ｆに分割されている。部分１０７ｃ、１０７ｄ、１０７ｅ、１０７ｆは、それぞれ、部分１０５ｃ、１０５ｄ、１０５ｅ、１０５ｆの直上域に配置されている。また、部分１０７ｄ、１０７ｅ、１０７ｆの外周部には、それぞれ、シリコン膜１０３の外縁に沿って延びる延出部１１２ｄ、１１２ｅ、１１２ｆが設けられている。
【００５８】
これにより、部分１０５ｃ及び部分１０７ｃにより圧電体膜１０６の一部を介した容量Ｃ１（図１０参照）が形成され、部分１０５ｄ及び部分１０７ｄにより圧電体膜１０６の他の一部を介した容量Ｃ２が形成され、部分１０５ｅ及び部分１０７ｅにより圧電体膜１０６の更に他の一部を介した容量Ｃ３が形成され、部分１０５ｆ及び部分１０７ｆにより圧電体膜１０６の更に他の一部を介した容量Ｃ４が形成される。すなわち、メンブレンにおいては、４つの容量が形成されている。
【００５９】
各容量の延出部１１２は隣の容量の延出部１１１の直上域に到達しており、両延出部間にはコンタクト（図示せず）が設けられている。具体的には、容量Ｃ４の上部電極である部分１０７ｆに設けられた延出部１１２ｆは、容量Ｃ３の下部電極である部分１０５ｅに設けられた延出部１１１ｅの直上域に到達しており、容量Ｃ３の上部電極である部分１０７ｅに設けられた延出部１１２ｅは、容量Ｃ２の下部電極である部分１０５ｄに設けられた延出部１１１ｄの直上域に到達しており、容量Ｃ２の上部電極である部分１０７ｄに設けられた延出部１１２ｄは、容量Ｃ１の下部電極である部分１０５ｃに設けられた延出部１１１ｃの直上域に到達しており、それぞれ、コンタクトを介して接続されている。
【００６０】
また、圧電デバイス５４には、一対の引出配線１１０ａ及び１１０ｂが設けられている。引出配線１１０ａは容量Ｃ１の上部電極である導電体膜１０７の部分１０７ｃに接続されており、引出配線１１０ｂの先端部はｎ型領域１０５の部分１０５ｆの延出部１１１ｆの直上域に位置しており、コンタクトを介して延出部１１１ｆに接続されている。これにより、引出配線１１０ｂは容量Ｃ４の下部電極である部分１０５ｆに接続されている。
【００６１】
これにより、図１０に示すように、引出配線１１０ａが容量Ｃ１の上部電極（部分１０７ｃ）に接続され、この容量Ｃ１の下部電極（部分１０５ｃ）が延出部１１１ｃ、コンタクト（図示せず）及び延出部１１２ｄを介して容量Ｃ２の上部電極（部分１０７ｄ）に接続され、この容量Ｃ２の下部電極（部分１０５ｄ）が延出部１１１ｄ、コンタクト（図示せず）及び延出部１１２ｅを介して容量Ｃ３の上部電極（部分１０７ｅ）に接続され、この容量Ｃ３の下部電極（部分１０５ｅ）が延出部１１１ｅ、コンタクト（図示せず）及び延出部１１２ｆを介して容量Ｃ４の上部電極（部分１０７ｆ）に接続され、この容量Ｃ４の下部電極（部分１０５ｆ）が延出部１１１ｆ及びコンタクト（図示せず）を介して引出配線１１０ｂに接続されている。このように、圧電デバイス５４においては、４つの容量Ｃ１、Ｃ２、Ｃ３、Ｃ４が直列に接続されている。
【００６２】
本具体例においては、メンブレンの中央部分にのみ容量が形成されているため、中央部分において発生した電圧が、周辺部分において発生する逆極性の電圧によって相殺されることがなく、大きな電気信号を取り出すことができる。また、容量を４等分して直列に接続しているため、単一の容量を設ける場合と比較して電圧を４倍にすることができ、電圧感度を向上させることができる。本具体例における上記以外の構成、動作及び効果は、前述の第３の具体例と同様である。
【００６３】
次に、第５の具体例について説明する。
本具体例は、前述の第３の具体例で説明した電荷感度を向上させる方法と、前述の第４の具体例で説明した電圧感度を向上させる手段とを、両立させた例である。
図１１（ａ）乃至（ｃ）は、第５の具体例に係る圧電デバイスを例示する平面図であり、（ａ）は下部電極が形成されたＳＯＩ基板を示し、（ｂ）は圧電体膜を示し、（ｃ）は上部電極を示し、
図１２は、第５の具体例に係る圧電デバイスの等価回路図である。
【００６４】
図１１（ａ）に示すように、本具体例に係る圧電デバイス５５において、シリコン基板１０１、キャビティ１０２及びシリコン膜１０３の構成は前述の第３の具体例と同様である。本具体例においては、シリコン膜１０３の全域にｎ型領域１０５（下部電極）が形成されており、ｎ型領域１０５は８つの部分に分割されている。すなわち、シリコン膜１０３の中央部分には、４つの部分１０５ｈ、１０５ｊ、１０５ｌ、１０５ｎが配置されている。これらの部分の形状は、中心角が９０度の扇形である。また、シリコン膜１０３の周辺部分には、４つの部分１０５ｇ、１０５ｉ、１０５ｋ、１０５ｍが配置されている。これらの部分の形状は、円環を周方向に沿って４等分した形状である。
【００６５】
シリコン膜１０３の中央部分に配置された４つの部分１０５ｈ、１０５ｊ、１０５ｌ、１０５ｎと、周辺部分に配置された４つの部分１０５ｇ、１０５ｉ、１０５ｋ、１０５ｍとは、それぞれ、シリコン膜１０３の中心軸に関して４回対称となる位置に配置されているが、相互に４５度ずれている。そして、部分１０５ｇと部分１０５ｈとが連結されており、部分１０５ｉと部分１０５ｊとが連結されており、部分１０５ｋと部分１０５ｌとが連結されており、部分１０５ｍと部分１０５ｎとが連結されている。
【００６６】
図１１（ｂ）に示すように、ｎ型領域１０５上には、ｎ型領域１０５を覆うように、ｎ型領域１０５よりも一回り大きい円形の圧電体膜１０６が設けられている。圧電体膜１０６は１枚の連続した膜であり、接続ビアは形成されていない。
【００６７】
図１１（ｃ）に示すように、圧電体膜１０６上には、上部電極としての導電体膜１０７が形成されている。導電体膜１０７も、ｎ型領域１０５（下部電極）と同様に、８つの部分１０７ｇ〜１０７ｎに分割されている。部分１０７ｇ〜１０７ｎは、それぞれ、部分１０５ｇ〜１０５ｎの直上域に配置されている。そして、部分１０７ｈと部分１０７ｉとが連結されており、部分１０７ｊと部分１０７ｋとが連結されており、部分１０７ｌと部分１０７ｍとが連結されている。これにより、シリコン膜１０３上において、８つの容量Ｃ１１〜Ｃ１８が形成されている。また、引出配線１１０ａは部分１０７ｇに接続されており、引出配線１１０ｂは部分１０７ｎに接続されている。
【００６８】
これにより、図１２に示すように、引出配線１１０ａが容量Ｃ１１の上部電極（部分１０７ｇ）に接続され、この容量Ｃ１１の下部電極（部分１０５ｇ）が容量Ｃ１２の下部電極（部分１０５ｈ）に接続され、この容量Ｃ１２の上部電極（部分１０７ｈ）が容量Ｃ１３の上部電極（部分１０７ｉ）に接続され、この容量Ｃ１３の下部電極（部分１０５ｉ）が容量Ｃ１４の下部電極（部分１０５ｊ）に接続され、この容量Ｃ１４の上部電極（部分１０７ｊ）が容量Ｃ１５の上部電極（部分１０７ｋ）に接続され、この容量Ｃ１５の下部電極（部分１０５ｋ）が容量Ｃ１６の下部電極（部分１０５ｌ）に接続され、この容量Ｃ１６の上部電極（部分１０７ｌ）が容量Ｃ１７の上部電極（部分１０７ｍ）に接続され、この容量Ｃ１７の下部電極（部分１０５ｍ）が容量Ｃ１８の下部電極（部分１０５ｎ）に接続され、この容量Ｃ１８の上部電極（部分１０７ｎ）が引出配線１１０ｂに接続されている。
【００６９】
本具体例においては、メンブレンの中央部分と周辺部分とで容量を分割し、中央部分の容量と周辺部分の容量とを相互に逆方向に接続しているため、メンブレンの中央部分と周辺部分とで相互に逆方向の分極が発生しても、発生した電圧が相殺されることなく、大きな電気信号を取り出すことができる。また、中央部分及び周辺部分それぞれにおいて、容量を４等分して直列に接続しているため、電圧感度を向上させることができる。
【００７０】
そして、メンブレンの構造強度を失うことなく、第１乃至第５の具体例において説明した電極配置を実現するためには、本実施形態のように下部電極を拡散領域によって形成することが有効である。また、これらの具体例のような電極配置を採用しない場合でも、支持部における寄生容量を低減するためには、電極を分割する方法が効果的な場合がある。
【００７１】
次に、本発明の第２の実施形態について説明する。
図１３は、本実施形態に係る圧電デバイスを例示する断面図である。
本実施形態に係る圧電デバイス２は、ＳＯＩ基板を用いて作製されたＭＥＭＳデバイスであり、具体的には角速度センサである。
【００７２】
図１３に示すように、圧電デバイス２は、前述の第１の実施形態に係る圧電デバイス１（図１参照）と比較して、ＳＯＩ基板１１の支持基材１２は除去されておらず、ＢＯＸ層１３のみが除去されている。これにより、支持基材１２とシリコン層１４との間におけるＢＯＸ層１３が除去された部分にはキャビティ２０が形成されており、キャビティ２０の内部は空気層となっている。そして、支持基材１２とシリコン層１４とは、キャビティ２０を介して対向している。
【００７３】
また、圧電デバイス２においては、下部電極であるｎ型領域１５、圧電体膜１６、上部電極である導電体膜１７のレイアウトが、第１の実施形態に係る圧電デバイス１（図１参照）とは異なっている。更に、シリコン層１４に形成された貫通孔（図示せず）のレイアウトも、第１の実施形態とは異なっている。本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。
【００７４】
次に、本実施形態に係る圧電デバイス２の製造方法について説明する。
ＳＯＩ基板１１のシリコン層１４にｎ型領域１５を形成し、ＳＯＩ基板１１上に圧電体膜１６及び導電体膜１７を形成した後、シリコン層１４に対して塩素系ガス又はフッ素系ガスを用いたＲＩＥを施し、ＢＯＸ層１３まで達するような貫通孔（図示せず）を形成する。ここまでの製造方法は、前述の第１の実施形態と同様である。
【００７５】
次に、ＳＯＩ基板１１の上面側から、この貫通孔を介して、ＢＨＦ又はフッ化水素（ＨＦ）ガスによりＢＯＸ層１３をエッチングし、ＢＯＸ層１３の一部を除去する。これにより、圧電デバイス２の中央領域において、支持基材１２とシリコン層１４との間に、キャビティ２０が形成される。これにより、圧電デバイス２が製造される。
【００７６】
次に、本実施形態に係る圧電デバイス２の動作について説明する。
前述の第１の実施形態と同様に、圧電デバイス２においても、ｎ型領域１５が下部電極として機能し、導電体膜１７が上部電極として機能する。これにより、圧電体膜１６をｎ型領域１５及び導電体膜１７によって挟んだ圧電素子が構成される。
【００７７】
そして、この圧電素子の一部は、第１の実施形態と同様に、シリコン層１４の変形を電気信号に変換して検知するセンス素子として機能する。しかし、前述の第１の実施形態とは異なり、圧電素子の残りは、電気信号に基づいてシリコン層１４を振動させるドライブ素子として機能する。この結果、圧電デバイス２においては、ドライブ素子がシリコン層１４を振動させた状態で、シリコン層１４に発生するコリオリ力をセンス素子によって検出し、圧電デバイス２の角速度を検出する。このようにして、圧電デバイス２は、角速度センサとして機能する。
【００７８】
次に、本実施形態の効果について説明する。
本実施形態によれば、ドライブ素子を構成する圧電体膜１６及び上部電極である導電体膜１７，並びにセンス素子を構成する圧電体膜１６及び導電体膜１７の全てを、平坦なシリコン層１４上に形成することができる。これにより、圧電体膜の配向性が高く、圧電特性が良好であると共に、メンブレンが破断することなく、機械的な信頼性が高い。本実施形態における上記以外の効果は、前述の第１の実施形態と同様である。
【００７９】
次に、前述の第２の実施形態の具体例について説明する。
図１４は、本具体例に係る角速度センサを例示する平面図である。
本具体例に係る角速度センサは圧電デバイスであり、ＳＯＩ基板を用いて作製されたＭＥＭＳデバイスである。
【００８０】
図１４に示すように、本具体例に係る角速度センサ２１はＳＯＩ基板１１上に形成されており、ＳＯＩ基板１１の中央領域はセンサ領域２２となっており、周辺領域は回路領域２３となっている。回路領域２３においては、シリコン層１４にトランジスタ等が形成されており、角速度センサ２１の駆動回路が形成されている。
【００８１】
センサ領域２２においては、ＢＯＸ層１３（図１３参照）が除去されており、キャビティ２０となっている。また、シリコン層１４が部分的に除去されており、貫通孔２４が形成されている。そして、シリコン層１４におけるキャビティ２０及び貫通孔２４によって他の部分から区画された部分が、メンブレン３０のベース膜となっている。
【００８２】
メンブレン３０のベース膜には、矩形の本体部分３１と、本体部分３１の角部付近に連結された複数本、例えば４本のブリッジ部分３２ａ〜３２ｄ（以下、総称して「ブリッジ部分３２」ともいう）とが設けられている。本体部分３１は、ブリッジ部分３２以外の部材とは接触しておらず、４本のブリッジ部分３２を介して振動可能に支持されている。以下、説明の便宜上、ブリッジ部分３２が延びる方向をＹ方向とし、ベース膜の表面に平行な方向であってＹ方向に対して直交する方向をＸ方向とし、Ｙ方向及びＸ方向の双方に対して直交する方向をＺ方向とする。
【００８３】
そして、相互に対角の位置にあるブリッジ部分３２ａ及び３２ｄ上には、それぞれ４個のドライブ素子３３が設けられている。この４個のドライブ素子３３は、２行２列のマトリクス状に配列されている。また、ブリッジ部分３２ｂ及び３２ｃ上には、それぞれ２個のセンス素子３４が設けられており、Ｙ方向に沿って配列されている。前述の第２の実施形態において説明したように、ドライブ素子３３及びセンス素子３４は、それぞれ、下部電極としてのｎ型領域１５、圧電体膜１６、上部電極としての導電体膜１７によって構成されている。そして、ベース膜、ドライブ素子３３及びセンス素子３４により、メンブレン３０が構成されている。
【００８４】
次に、本具体例の動作について説明する。
図１５（ａ）乃至（ｃ）は、本具体例に係る角速度センサの動作を例示する平面図である。
【００８５】
図１５（ａ）に示すように、ブリッジ部分３２ａに設けられた４個のドライブ素子３３を、相互に対角の位置にある２個のドライブ素子３３を１組として２組に分け、各組のドライブ素子３３について、上部電極と下部電極との間に電圧を印加する。このとき、印加する電圧は組間で逆極性とする。
【００８６】
これにより、図１５（ｂ）に示すように、各組のドライブ素子３３が収縮又は膨張し、ブリッジ部分３２ａがＸ方向に変形する。また、ブリッジ部分３２ｄについても、同様な電圧を印加して、同様に変形させる。この結果、図１５（ｃ）に示すように、メンブレン３０の本体部分３１がＸ方向に変位する。そして、ドライブ素子３３に印加する電圧の極性を周期的に切替えることにより、本体部分３１を振動させる。なお、検出感度を高めるために、ドライブ素子３３に印加する交流電圧の周波数は、メンブレン３０のＸ方向の共振周波数に近い値に設定しておく必要がある。
【００８７】
この状態で、角速度センサ２１にＹ方向を軸とする回転が加わると、Ｘ方向に振動する本体部分３１にコリオリ力が発生し、本体部分３１がＺ方向の振動を始める。これにより、ブリッジ部分３２が上下方向に変形する。このとき、ブリッジ部分３２ｂ及び３２ｃに設けられたセンス素子３４がこの変形を検出することにより、角速度を検知する。本具体例における上記以外の動作及び効果は、前述の第２の実施形態と同様である。
【００８８】
なお、本具体例はあくまでも第２の実施形態における各部の配置の例を模式的に示すものであり、実際の製品とは必ずしも一致しない。実際の製品を設計する際には、種々の要素を考慮した詳細な検討が必要となる。例えば、角速度センサにおいては、励振する振動の共振周波数とコリオリ力によって発生する振動の共振周波数とを間隔（離調）を狭くする必要があり、検出部（センス素子３４）及び駆動部（ドライブ素子３３）の形状、数、配置については詳細な設計が必要となる。従って、第２の実施形態を具現化するデバイス構造には、本具体例以外にも多くのバリエーションが存在する。
【００８９】
以上、実施形態及び具体例を参照して本発明を説明したが、本発明はこれらの実施形態及び具体例に限定されるものではない。例えば、前述の各実施形態及び具体例に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。また、前述の実施形態及び具体例においては、圧電デバイスがマイクロフォン及び角速度センサである例を示したが、本発明はこれに限定されない。
【図面の簡単な説明】
【００９０】
【図１】本発明の第１の実施形態に係る圧電デバイスを例示する断面図である。
【図２】メンブレンの両端部又は外周端部が固定されている場合の圧電体膜の伸縮状態を例示する模式的断面図である。
【図３】第１の実施形態の第１の具体例に係る圧電デバイスを例示する断面図である。
【図４】第１の実施形態の第２の具体例に係る圧電デバイスを例示する断面図である。
【図５】第１の実施形態の第３の具体例に係る圧電デバイスを例示する模式的断面図である。
【図６】第１の実施形態の第３の具体例に係る圧電デバイスの等価回路図である。
【図７】（ａ）乃至（ｃ）は、第１の実施形態の第３の具体例に係る圧電デバイスを例示する平面図であり、（ａ）は下部電極が形成されたＳＯＩ基板を示し、（ｂ）は圧電体膜を示し、（ｃ）は上部電極を示す。
【図８】（ａ）乃至（ｃ）は、容量の分割数と発生電圧、静電容量及び電荷との関係を例示する図であり、（ａ）は容量を分割していない場合を示し、（ｂ）は容量を２等分した場合を示し、（ｃ）は容量をｎ等分した場合を示す。
【図９】（ａ）乃至（ｃ）は、第１の実施形態の第４の具体例に係る圧電デバイスを例示する平面図であり、（ａ）は下部電極が形成されたＳＯＩ基板を示し、（ｂ）は圧電体膜を示し、（ｃ）は上部電極を示す。
【図１０】第１の実施形態の第４の具体例に係る圧電デバイスの等価回路図である。
【図１１】（ａ）乃至（ｃ）は、第１の実施形態の第５の具体例に係る圧電デバイスを例示する平面図であり、（ａ）は下部電極が形成されたＳＯＩ基板を示し、（ｂ）は圧電体膜を示し、（ｃ）は上部電極を示す。
【図１２】第１の実施形態の第５の具体例に係る圧電デバイスの等価回路図である。
【図１３】本発明の第２の実施形態に係る圧電デバイスを例示する断面図である。
【図１４】第２の実施形態の具体例に係る角速度センサを例示する平面図である。
【図１５】（ａ）乃至（ｃ）は、第２の実施形態の具体例に係る角速度センサの動作を例示する平面図である。
【符号の説明】
【００９１】
１、２、５１、５２、５３、５４、５５  圧電デバイス、１１  ＳＯＩ基板、１２  支持基材、１３  ＢＯＸ層、１４  シリコン層、１５  ｎ型領域（下部電極）、１６  圧電体膜、１７  導電体膜（上部電極）、１８  開口部、２０  キャビティ、２１  角速度センサ、２２  センサ領域、２３  回路領域、２４  貫通孔、３０  メンブレン、３１  本体部分、３２ａ〜３２ｄ  ブリッジ部分、３３  ドライブ素子、３４  センス素子、１０１  シリコン基板、１０２  キャビティ、１０３  シリコン膜、１０５  ｎ型領域、１０５ａ  中央部分、１０５ｂ  周辺部分、１０５ｃ〜１０５ｎ  部分、１０６  圧電体膜、１０６ａ、１０６ｂ、１０６ｃ  接続ビア、１０７  導電体膜、１０７ａ  中央部分、１０７ｂ  周辺部分、１０７ｃ〜１０７ｎ  部分、１０８ａ、１０８ｂ、１０８ｃ  切込、１０９ａ、１０９ｂ  延出部、１１０ａ、１１０ｂ  引出配線、１１１ｃ〜１１１ｆ  延出部、１１２ｄ〜１１２ｆ  延出部、Ｂ  ベース膜、Ｃ、Ｃｃ、Ｃｅ、Ｃ１〜Ｃ４、Ｃ１１〜Ｃ１８  容量、ＥＬ  下部電極、ＥＵ  上部電極、Ｍ  メンブレン、Ｐ  圧電体膜
【図１】
2009302661.tif 000003
【図２】
2009302661.tif 000004
【図３】
2009302661.tif 000005
【図４】
2009302661.tif 000006
【図５】
2009302661.tif 000007
【図６】
2009302661.tif 000008
【図７】
2009302661.tif 000009
【図８】
2009302661.tif 000010
【図９】
2009302661.tif 000011
【図１０】
2009302661.tif 000012
【図１１】
2009302661.tif 000013
【図１２】
2009302661.tif 000014
【図１３】
2009302661.tif 000015
【図１４】
2009302661.tif 000016
【図１５】
2009302661.tif 000017