(57)【要約】【課題】３レベル３相インバータにおいて、二つのコンデンサの電圧不均衡を解消して電流歪みやコンデンサの耐圧破壊を防止する電力変換装置及びその制御方法を提供する。【解決手段】  直流電源に接続された二つのコンデンサの各両端電圧の差が少なくなるように、制御上の３相の中点電位である中性点電位を制御する中性点電位加算部３４を設けた電力変換装置。上記の中性点電位を動かすことによって３レベル３相インバータ内のスイッチング素子のうち通電に寄与する素子と寄与しない素子が変化する、つまり通電経路が変化するので、二つのコンデンサから流出する電流が変化し、それによって二つのコンデンサの各両端電圧を制御することが出来る。【選択図】図２
2009131024.tif 000002
【特許請求の範囲】
【請求項１】
複数のスイッチング素子が直列に接続された正側のスイッチング素子群と複数のスイッチング素子が直列に接続された負側のスイッチング素子群との直列回路を３相分備え、前記各相の直列回路が共通の直流電源に並列に接続され、前記正側のスイッチング素子群と負側のスイッチング素子群との接続点を各相の出力端とし、二つのコンデンサの直列回路が前記直流電源に並列に接続され、前記二つのコンデンサ相互の接続点と前記各スイッチング素子群の中央の接続点とが整流素子を介して接続され、前記直流電源の正側電位、負側電位および前記二つのコンデンサの接続点の電位の３レベルの電位の電力を出力する３レベル３相インバータを備えた電力変換装置であって、
前記二つのコンデンサの各両端電圧の差が少なくなるように、制御上の３相の中点電位である中性点電位を制御する手段を備えたことを特徴とする電力変換装置。
【請求項２】
前記中性点電位を制御する手段は、前記出力端からの出力電圧を指令する電圧指令値に、前記中性点電位の制御分を加算することにより、前記中性点電位を制御することを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記中性点電位を制御する手段は、各スイッチング素子間の平均損失の不平衡量が小さくなるように、前記中性点電位を制御することにより、前記二つのコンデンサの各両端電圧の差が少なくなるようにしたことを特徴とする請求項１または請求項２に記載の電力変換装置。
【請求項４】
前記中性点電位を制御する手段は、前記中性点電位を連続的に変化させることを特徴とする請求項１乃至請求項３の何れか１項に記載の電力変換装置。
【請求項５】
前記中性点電位を制御する手段は、前記中性点電位を基準値の上下方向に交互に周期的波形で変化させ、かつ、前記中性点電位の平均値を一定値とすることを特徴とする請求項１乃至請求項３の何れか１項に記載の電力変換装置。
【請求項６】
前記中性点電位を制御する手段は、前記中性点電位を周期的波形で変化させ、かつ該周期的波形を矩形波、三角波または正弦波とすることを特徴とする請求項５に記載の電力変換装置。
【請求項７】
前記中性点電位を制御する手段は、前記中性点電位を周期的波形で変化させ、かつ、前記中性点電位の平均値を零にすることを特徴とする請求項５または請求項６に記載の電力変換装置。
【請求項８】
前記中性点電位を制御する手段は、前記中性点電位を周期的波形で変化させ、かつ、該周期的波形の波形、振幅、周波数および変調率の少なくとも一つを前記各スイッチング素子の個体差に応じて決定することを特徴とする請求項５乃至請求項７の何れか１項に記載の電力変換装置。
【請求項９】
前記中性点電位を制御する手段は、前記スイッチング素子または前記整流素子に設けた温度検出手段で検出した素子温度に基づいて前記中性点電位を制御することを特徴とする請求項１乃至請求項８の何れか１項に記載のに記載の電力変換装置。
【請求項１０】
前記中性点電位を制御する手段は、前記スイッチング素子または前記整流素子に設けた温度検出手段で検出した素子温度に基づき、前記中性点電位の周期的波形と、該周期的波形の振幅、周波数および変調率の少なくとも一つを連続的に変化させることを特徴とする請求項９に記載の電力変換装置。
【請求項１１】
前記中性点電位を制御する手段は、前記スイッチング素子または前記整流素子に設けた温度検出手段で検出した素子温度に基づき、任意のスイッチング素子または整流素子の温度余裕が所定値のしきい値よりも小さくなった場合に、該スイッチング素子または整流素子の損失を低下させて温度を低下させ、他のスイッチング素子または整流素子の損失を増加させるように中性点電位を制御することを特徴とする請求項９に記載の電力変換装置。
【請求項１２】
前記素子温度は、３レベル３相インバータの動作特性に応じて推定した値を用いることを特徴とする請求項９乃至請求項１１の何れか１項に記載の電力変換装置。
【請求項１３】
前記素子温度は、キャリア周波数ｆｃ、素子を流れる電流ｉ、電源電圧Ｖｄｃ、電源電圧Ｖｄｃ、ＰＷＭ信号のデューティＤ、および素子を冷却する冷却水温度ｗｔから演算で求めることを特徴とする請求項１２に記載の電力変換装置。
【請求項１４】
前記電力変換装置で駆動する電動機のモータロック時または極低回転時にのみ前記中性点電位の制御を行うことを特徴とする請求項１乃至請求項１３の何れか１項に記載の電力変換装置。
【請求項１５】
複数のスイッチング素子が直列に接続された正側のスイッチング素子群と複数のスイッチング素子が直列に接続された負側のスイッチング素子群との直列回路を３相分備え、前記各相の直列回路が共通の直流電源に並列に接続され、前記正側のスイッチング素子群と負側のスイッチング素子群との接続点を各相の出力端とし、二つのコンデンサの直列回路が前記直流電源に並列に接続され、前記二つのコンデンサ相互の接続点と前記各スイッチング素子群の中央の接続点とが整流素子を介して接続され、前記直流電源の正側電位、負側電位および前記二つのコンデンサの接続点の電位の３レベルの電位の電力を出力する３レベル３相インバータを備えた電力変換装置の制御方法であって、
前記二つのコンデンサの各両端電圧の差が少なくなるように、制御上の３相の中点電位である中性点電位を制御することを特徴とする電力変換装置の制御方法。
【請求項１６】
前記出力端からの出力電圧を指令する電圧指令値に、前記中性点電位の制御分を加算することにより、前記中性点電位を制御することを特徴とする請求項１５に記載の電力変換装置の制御方法。
【請求項１７】
各スイッチング素子間の平均損失の不平衡量が小さくなるように、前記中性点電位を制御することにより、前記二つのコンデンサの各両端電圧の差が少なくなるようにしたことを特徴とする請求項１５または請求項１６に記載の電力変換装置の制御方法。
【請求項１８】
前記中性点電位を連続的に変化させることを特徴とする請求項１５乃至請求項１７の何れか１項に記載の電力変換装置の制御方法。
【請求項１９】
前記中性点電位を基準値の上下方向に交互に周期的波形で変化させ、かつ、前記中性点電位の平均値を一定値とすることを特徴とする請求項１５至請求項１７の何れか１項に記載の電力変換装置の制御方法。
【請求項２０】
前記中性点電位を周期的波形で変化させ、かつ該周期的波形を矩形波、三角波または正弦波とすることを特徴とする請求項１９に記載の電力変換装置の制御方法。
【請求項２１】
前記中性点電位を周期的波形で変化させ、かつ、前記中性点電位の平均値を零にすることを特徴とする請求項１９または請求項２０に記載の電力変換装置の制御方法。
【請求項２２】
前記中性点電位を周期的波形で変化させ、かつ、該周期的波形の波形、振幅、周波数および変調率の少なくとも一つを前記各スイッチング素子の個体差に応じて決定することを特徴とする請求項１９乃至請求項２１の何れか１項に記載の電力変換装置の制御方法。
【請求項２３】
前記スイッチング素子または前記整流素子に設けた温度検出手段で検出した素子温度に基づいて前記中性点電位を制御することを特徴とする請求項１４乃至請求項２２の何れか１項に記載のに記載の電力変換装置の制御方法。
【請求項２４】
前記スイッチング素子または前記整流素子に設けた温度検出手段で検出した素子温度に基づき、前記中性点電位の周期的波形と、該周期的波形の振幅、周波数および変調率の少なくとも一つを連続的に変化させることを特徴とする請求項２３に記載の電力変換装置の制御方法。
【請求項２５】
前記スイッチング素子または前記整流素子に設けた温度検出手段で検出した素子温度に基づき、任意のスイッチング素子または整流素子の温度余裕が所定値のしきい値よりも小さくなった場合に、該スイッチング素子または整流素子の損失を低下させて温度を低下させ、他のスイッチング素子または整流素子の損失を増加させるように中性点電位を制御することを特徴とする請求項２３に記載の電力変換装置の制御方法。
【請求項２６】
前記素子温度は、３レベル３相インバータの動作特性に応じて推定した値を用いることを特徴とする請求項２３乃至請求項２５の何れか１項に記載の電力変換装置の制御方法。
【請求項２７】
前記素子温度は、キャリア周波数ｆｃ、素子を流れる電流ｉ、電源電圧Ｖｄｃ、電源電圧Ｖｄｃ、ＰＷＭ信号のデューティＤ、および素子を冷却する冷却水温度ｗｔから演算で求めることを特徴とする請求項２６に記載の電力変換装置の制御方法。
【請求項２８】
前記電力変換装置で駆動する電動機のモータロック時または極低回転時にのみ前記中性点電位の制御を行うことを特徴とする請求項１４乃至請求項２６の何れか１項に記載の電力変換装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電力を交流電力に変換する電力変換装置及びその制御方法に関する。
【背景技術】
【０００２】
下記特許文献１には、各相の出力電圧が３つのレベルとなる３レベル３相インバータが記載されている。この３つのレベルとは、電源電圧をＶｄｃとした場合に、例えば（０、Ｖｄｃ／２、Ｖｄｃ）または（−Ｖｄｃ／２、０、Ｖｄｃ／２）の３レベルであり、通常の２レベルインバータの各スイッチング素子がそれぞれ２つのスイッチング素子の直列回路から構成され、かつ、二つのコンデンサの直列回路が直流電源に並列に接続され、二つのコンデンサ相互の接続点と２個のスイッチング素子相互の接続点とが整流素子を介して接続された構成を有している。  
特許文献１においては、上記のような３レベル３相インバータにおいて、駆動する電動機（以下、モータと記載）の低出力運転範囲では、各相出力電圧が直流電源電圧の１／２となるように、つまり電源電圧の半分のみを印加するようにＰＷＭ制御することにより、スイッチング素子の損失を低減する技術が記載されている。
【特許文献１】特開平５−３０８７７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
前記特許文献１においては、図３（ａ）に一点鎖線で示した相電流（ｉｕ、ｉｖ、ｉｗ）経路のように、直流電源１３に直列に接続した二つのコンデンサ５、６のうちの一方のコンデンサ６のみの電圧を利用し、２個直列接続したスイッチング素子の一方のみ（Ｕ相においてスイッチング素子２のみ）を動作させることにより、通電しない特定のスイッチング素子（Ｕ相においてスイッチング素子１）を設けて、スイッチング素子の損失を低減するように構成していた。  
この電力変換装置で駆動するモータの通常回転時においては、モータの回転に応じて通電経路が変化するため各素子の損失が平均化されるので、上記のごとき制御を行っても問題は生じない。しかし、モータの低出力時、特にモータロック時や極低回転時（殆どモータロックに近い状態）においては、相電流（ｉｕ、ｉｖ、ｉｗ）の経路つまり通電経路が固定されるので、例えば図３（ａ）の通電経路で固定されると、コンデンサ６からのみ電流が流れるため、コンデンサ６の両端電圧が単調に低下していくことになる。逆に、他方のコンデンサ５の両端電圧は単調に増加していく。つまり２個直列に接続したコンデンサのうち、通電に寄与する方のコンデンサ６の両端電圧は低下し、寄与しないコンデンサ５の両端電圧は上昇するので、相電流の歪や、コンデンサの耐圧破壊を招くおそれがある、という問題があった。  
本発明は上記の問題を解決するものであり、両コンデンサの電圧不均衡を解消して電流歪みやコンデンサの耐圧破壊を防止する電力変換装置及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００４】
上記の目的を達成するため本発明においては、３レベル３相インバータを備えた電力変換装置において、直流電源に接続された二つのコンデンサの各両端電圧の差が少なくなるように、制御上の３相の中点電位である中性点電位を制御するように構成している。上記の中性点電位を動かすことによって３レベル３相インバータ内のスイッチング素子のうち通電に寄与する素子と寄与しない素子が変化する、つまり通電経路が変化するので、通電経路が固定されるモータロック状態においても二つのコンデンサの双方から電流を流出させ、それによって二つのコンデンサの各両端電圧の不均衡を抑制することが出来る。
【発明の効果】
【０００５】
本発明によれば、二つのコンデンサから流れる電流を平均的に等しくすることができるので、両コンデンサの両端電圧の差を抑制することでき、したがって電流歪みの抑制やコンデンサの耐圧破壊を回避できる、という効果が得られる。
【発明を実施するための最良の形態】
【０００６】
図１は、本発明を適用する電力変換装置およびその電力変換装置で駆動するモータの全体構成を示す図である。図１において、破線で囲んだ部分２１は３レベル３相インバータ（詳細後述）であり、以後、単にインバータと記載する。２２はモータの駆動電流を検出する電流センサ、２３はモータ、２４は全体を制御するモータコントローラ（詳細後述）、２５は直流電源である。  
モータコントローラ２４から出力するＰＷＭ信号（ｔｕ_１、ｔｕ_２、ｔｖ_１、ｔｖ_２、ｔｗ_１、ｔｗ_２）に応じてインバータ２１の各スイッチング素子を開閉することにより、モータ２３に電流を流して駆動する。
【０００７】
図２は、図１のモータコントローラ２４の内容を示すブロック図である。以下、まず、図２において、３相交流モータの一般的な電流フィードバック制御について概略を説明する。  
モータ２３を流れる３相電流値ｉｕ、ｉｖ、ｉｗのうち二相の電流（例えばｉｕ、ｉｖ）は、電流センサ２２により得る。なお、他の一相（例えばｉｗ）は、３相交流における３相の電流値の合計が０になることから、ｉｕとｉｖから計算で求められる。モータ２３の回転子位相θ［ｒａｄ］は、レゾルバ３６の出力からθ演算部３７によって得る。
【０００８】
微分部３９では、モータ２３の回転子位相θ（電気角）を微分してモータ２３の回転子角速度ω（電気角）［ｒａｄ／ｓ］を演算する。なお、ω＝ｄθ／ｄｔである。  
電流ＭＡＰ部３１では、外部から与えられるトルク指令値Ｔ＊とモータ２３の回転子角速度ωおよび直流電圧値Ｖｄｃ（直流電源２５の出力電圧）から、ｄｑ軸電流目標値ｉｄ＊、ｉｑ＊をｔａｂ１ｅ参照で求める。  
３相−ｄｑ変換部３８では、３相電流値ｉｕ、ｉｖ、ｉｗ（ｉｗは計算で求める）とモータの回転子位相θからｄｑ軸電流値ｉｄ、ｉｑを演算する。  
電流制御部３２では、ｄｑ軸電流目標値ｉｄ＊、ｉｑ＊とｄｑ軸電流値ｉｄ、ｉｑとの偏差からｄｑ軸電圧指令値Ｖｄ＊、Ｖｑ＊を演算する。なお、この部分に非干渉制御を加えることもある。
【０００９】
ｄｑ−３相変換部３３では、ｄｑ軸電圧指令値Ｖｄ＊、Ｖｑ＊とモータの回転子位相θから３相電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊を演算する。
【００１０】
中性点電圧加算部３４では、各３相電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊に中性点電圧を加算するが、この点については詳細を後述する。なお、中性点電圧を加算した後の３相電圧指令値をＶｕ'＊、Ｖｖ'＊、Ｖｗ'＊で示している。
【００１１】
ＰＷＭ生成部３５では、上記の中性点電圧を加算した後の３相電圧指令値Ｖｕ'＊、Ｖｖ'＊、Ｖｗ'＊と直流電圧Ｖｄｃ（直流電源２５の電圧）からＰＷＭ信号（ｏｎ  ｄｕｔｙ）ｔｕ_１、ｔｕ_２、ｔｖ_１、ｔｖ_２、ｔｗ_１、ｔｗ_２を演算する。なお、通常の２レベル３相インバータの場合は各相ごとに一つで合計３種のＰＷＭ信号となるが、３レベル３相インバータの場合には各相ごとに二つで合計６種のＰＷＭ信号となる。  
上記のようにして求めたＰＷＭ信号によってインバータ２１の各スイッチング素子を開閉制御することにより、モータ２３をトルク指令値Ｔ＊で指示された所望のトルクで駆動することが出来る。
【００１２】
ここまでの制御において、上記中性点電圧を加算すること以外の部分は通常のモータの電流フィードバック制御である。本発明は上記中性点電圧加算部３４を設け、各３相電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊に加算する中性点電圧のレベルを制御する内容を特徴としている。
【００１３】
次に、図３は、３レベル３相インバータ２１の回路図であり、図３（ａ）では中性点電位を負方向に移動した場合の電流経路の一例を一点鎖線で示し、図３（ｂ）では中性点電位を正方向に移動した場合の電流経路の一例を破線で示している。なお、上記の負方向とは中性点電位の基準値を０とした場合、つまり３レベルを「−Ｖｄｃ／２、０、Ｖｄｃ／２」とした場合のマイナス側の方向を意味し、基準値をＶｄｃ／２とした場合、つまり３レベルを「０、Ｖｄｃ／２、Ｖｄｃ」とした場合には、Ｖｄｃ／２以下の方向を示す。すなわち、中性点電位の基準値を中心として上方向を正方向、下方向を負方向としている。
【００１４】
図３において、１〜４、１０１〜１０４、２０１〜２０４はスイッチング素子、１１、１２、１１１、１１２、２１１、２１２はダイオード、７〜１０、１０７〜１１０、２０７〜２１０はクランプ用のダイオード、１３は直流電源１３（図１の２５に相当）である。
【００１５】
図３に示すように、３レベル３相インバータは、スイッチング素子として例えば電圧駆動型素子（ＩＧＢＴ）を用い、複数のスイッチング素子（例えばＵ相では１と２）が直列に接続された正側のスイッチング素子群と複数のスイッチング素子（例えばＵ相では３と４）が直列に接続された負側のスイッチング素子群との直列回路をＵ相、Ｖ相、Ｗ相の３相分備え、各相の直列回路が共通の直流電源１３に並列に接続され、正側のスイッチング素子群と負側のスイッチング素子群との接続点を各相の出力端Ｕ、Ｖ、Ｗとし、平滑用の二つのコンデンサ５、６の直列回路が直流電源１３に並列に接続され、二つのコンデンサ相互の接続点（Ａ点）と各スイッチング素子群の中央の接続点（例えばＵ相ではＢ点）とがダイオード（整流素子：例えばＵ相では１１と１２）を介して接続され、前記直流電源の正側電位、負側電位および前記二つのコンデンサの接続点（Ａ点）の電位の３レベルの電位の電力を出力する。なお、上記のダイオード（Ｕ相では１１と１２）は相電流を還流させるためのダイオードであり、正側（１１）と負側（１２）とで逆方向に接続されている。また、各スイッチング素子と逆並列にクランプ用のダイオード（例えばＵ相では７〜１０）が接続されている。
【００１６】
上記のような３レベル３相インバータにおいては、複数のスイッチング素子を直列に接続して用いているので、１個のスイッチング素子を用いた場合よりも耐圧の低い素子を用いることが出来るため、素子数が倍になっても高耐圧の素子より低価格になる。また、停止している素子と動作している素子とが切り換わるので、素子の温度上昇が抑制され、容量の小さな素子で済む、という利点がある。
【００１７】
図４は図３の回路における各スイッチング素子の動作状態を示す図であり、横軸は時間を示す。図４（ａ）は中性点電位を０（またはＶｄｃ／２、つまり基準値：電源電圧の中点）にした場合、図４（ｂ）は中性点電位を負側（基準値よりも下方向）に大きくした場合を示している。また、各３相電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊は長い時間軸で見れば正弦波状に変化するが、図４では短い時間軸なので水平な直線で示している。
【００１８】
図５はＰＷＭ信号生成用三角波（キャリア信号）と電圧指令値Ｖｕ＊と中性点電位Ｖｃとを示す図であり、図５（ａ）はＶｃ＝０（または＝Ｖｄｃ／２）で一定にした場合、図５（ｂ）は中性点電位Ｖｃ（黒太線で示す）を矩形波状に周期的に変動させた場合を示す。
【００１９】
なお、電圧指令値Ｖｕ＊は、中性点電位を０に設定すれば最大で−Ｖｄｃ／２＜Ｖｕ＊＜Ｖｄｃ／２の範囲、中性点電位をＶｄｃ／２と設定すれば最大で０＜Ｖｕ＊＜Ｖｄｃの範囲で正弦波状に変化する。図５（ａ）の例においては、電圧指令値Ｖｕ＊は中性点電位Ｖｃ＝０を中心として上下に正弦波状に変化している。
【００２０】
以下、図３〜図５に基づいて３レベル３相インバータの動作を説明する。  
３レベル３相インバータでは、一つのスイッチング素子群内の２個のスイッチング素子（例えばＵ相では１と２）を別個にオン・オフ制御するため、ＰＷＭ信号を生成するためのキャリア信号（図４、図５では三角波信号）として０〜Ｖｄｃ／２の範囲で変化する三角波信号と−Ｖｄｃ／２〜０の範囲で変化する三角波信号との２レベルのキャリア信号を用いており、それら二つのキャリア信号と電圧指令値（Ｖｕ＊、Ｖｖ＊、Ｖｗ＊）とをそれぞれ比較することによって６種のＰＷＭ信号を生成している。そして電圧指令値（Ｖｕ＊、Ｖｖ＊、Ｖｗ＊）は下記の数式による演算を行っている。なお、Ｖｃは中性点電位を表しており、この例においては、Ｖｃ＝０（またはＶｄｃ／２）として演算を行っている。
【００２１】
Ｖｕ＊＝Ｖｕ＋Ｖｃ
Ｖｖ＊＝Ｖｖ＋Ｖｃ
Ｖｗ＊＝Ｖｗ＋Ｖｃ
上記の数式では各相に同じ中性点電位Ｖｃを加算しているため、各数式の差分となる線間電圧（相間電圧）は中性点電位を加算する前と同じになる。したがって、相電流も中性点電位を加算した前後では変化が無く、中性点電位を加算する前と同じとなる。また、各スイッチング素子に逆並列に接続されたダイオード（例えばＵ相では７、８、９、１０）等の整流素子による還流作用で、ＩＧＢＴ等のスイッチング素子動作に関係なく相電流が一定になる。前記の従来例では、モータの低出力時に中性点電位Ｖｃを負の値とすることで、電流経路を特定のスイッチング素子に通電させる経路にしていると考えられる。
【００２２】
まず、図４（ａ）に示すような電圧指令値（Ｖｕ＊、Ｖｖ＊、Ｖｗ＊）が与えられた場合、スイッチング素子１、２、１０３、１０４、２０３、２０４のオンオフはそれぞれ図４（ａ）に示すようになる。
【００２３】
次に、図４（ｂ）に示すように、上記の状態で、中性点電位Ｖｃを負方向に移動させると、Ｕ相ではスイッチング素子１に通電していた電流が無くなり、ダイオード１１およびスイッチング素子２を流れる電流経路となる。また、Ｖ相およびＷ相では、スイッチング素子１０４、２０４の通電時間が増加し、ダイオード１１２、２１２の通電時間が減少する。この状態が図３（ａ）に一点鎖線で示した電流経路状態に相当する。つまり、Ｕ相では正側のスイッチング素子１がオフでスイッチング素子２がオンになり、Ｖ相およびＷ相では負側の二つのスイッチング素子（１０３、１０４、２０３、２０４）がオンになる。そしてモータロック時や極低回転時には、回転子が回転しないので、この状態が継続されることになる。
【００２４】
なお、Ｕ相、Ｖ相、Ｗ相の各スイッチング素子が同時にオンしている期間にコンデンサ５、６からの電流が流れるが、一周期中におけるコンデンサ電流の総和値は中性点電位の変更に影響されていないこともわかる。
【００２５】
上記のように、スイッチング素子１をオフにしてスイッチング素子１の損失を減少させることが出来るが、モータロック時には図３（ａ）の通電経路に固定されるため、片方のコンデンサ６のみから電流が持ち出される結果、コンデンサ６の両端電圧が減少し、他方のコンデンサ５の両端電圧が上昇してしまう。そのため相電流の歪や、コンデンサの耐圧破壊を招くおそれがある。
【００２６】
さらに、中性点電位を変化させることにより、特定のスイッチング素子とダイオードの通電時間が変更される。そのため、図３（ａ）の例では、Ｕ相のスイッチング素子１のスイッチング損失および導通損失、Ｖ相のダイオード１１２の導通損失、Ｗ相のダイオード２１２の導通損失は低減できる一方で、Ｕ相のダイオード９、１０の導通損失、Ｖ相のスイッチング素子１０４、Ｗ相のスイッチング素子２０４の導通損失は増加してしまうことがわかる。モータの通常の回転時には、電圧指令値（Ｖｕ＊、Ｖｖ＊、Ｖｗ＊）が正弦波となるため、各素子の損失は平均化されるが、モータロック時は、図３（ａ）の動作状態が継続されるため、各素子あたりに発生する最大損失は回転時と大きく異なってしまう。このため、素子設計する際は、回転時またはロック時に発生する損失のいずれか大きい方を考慮して、素子サイズや性能を決定することが必要となっていたため、素子サイズを大きくする必要があった。
【００２７】
（実施例１）
以下、第１の実施例について説明する。  
図３（ｂ）は、図４において中性点電位を前記とは逆の正方向（基準値の上方向）に変化させた場合の通電経路を示している。図３（ｂ）から判るように、中性点電位を正方向に移動すると、Ｕ相ではスイッチング素子１と２が導通し、Ｖ相、Ｗ相においても電流経路が変化し、コンデンサ５から電流が持ち出される。したがって中性点電位を正負両方向に交互に変化させてやれば、モータロック時で電圧指令値が固定されている場合でも、二つのコンデンサ５、６の双方からの電流持ち出し量の平均値が一様になるため、両コンデンサ両端電圧の低下量を均一化することができる。
【００２８】
図５（ｂ）は、上記の考察による本発明の第１の実施例を示すものであり、図２の中性点電位加算部３４において加算する電位として、通常時の中性点を中心として矩形波状に周期的に変化する電位を用いている。なお、上記の加算する電位は矩形波状に限らず、三角波状または正弦波状のように連続的に変化する波形でもよい。  
このように中性点電位を周期的に変動させることにより、モータロック時で電圧指令値が固定されている場合でも、二つのコンデンサ５、６の双方からの電流持ち出し量を平均化することが出来る。
【００２９】
上記の中性点電位加算部３４において加算する電位は、設計段階で実験またはシミュレーションによって、二つのコンデンサ５、６の各両端電圧の差が少なくなるように、波形、周期、振幅、変調率の少なくとも一つを選定する。
【００３０】
なお、図５（ｂ）においては、中性点電位を矩形波で周期的に変化させているが、図から判るように、矩形波は０（またはＶｄｃ／２）を中心として上下対称形であり、中性点電位の平均値は一定値（この場合は０）となっている。
【００３１】
図６（ａ）、（ｂ）はモータロック時と通常の回転時とにおける各素子の損失を示すグラフであり、図６（ａ）は図３（ａ）に示した従来例における損失、図６（ｂ）は本発明の実施例１における損失を示す。図６においては、一例としてＵ相における損失を示している。また、灰色の棒グラフはモータロック時、黒色の棒グラフは通常のモータ回転時の損失を示す。なお、図６においては、スイッチング素子１〜４をＩＧＢＴ１〜４、ダイオード７〜９をＦＷＤ１〜４、ダイオード１１、１２をＣＤ１、２とそれぞれ略記している。
【００３２】
図６から判るように、中性点電位を負側に移動した場合では、スイッチング素子１、２およびダイオード１１、１２において、ロック時と回転時で大きく損失が異なることがわかる。一方、中性点電位を正側に移動した状態では、スイッチング素子１のスイッチング損失および導通損失は増加するが、Ｖ相およびＷ相のスイッチング素子１０４、２０４の損失は無くなる。したがって、本発明のように、中性点電位を正負交互に変化させることで、発生する損失を分散することが可能となる。すなわち、図６（ｂ）においては、図６（ａ）に比べて、各素子のロック時と回転時の損失不平衡量が低減し、同時に各素子に発生する最大損失を低減できることがわかる。このように各スイッチング素子間の平均損失の不平衡量が小さくなるように中性点電位の加算量を設定すれば、二つのコンデンサの各両端電圧５、６の差が少なくなるので、平均損失の不平衡量を少なくするように加算する電位を設定しても良い。
【００３３】
図６（ｃ）、（ｄ）は、図６（ａ）、（ｂ）にＵ相全体の損失（トータル損失）を追加したグラフであり、図６（ｃ）は（ａ）に、図６（ｄ）は（ｂ）に対応する。ただし、縦軸のスケールを変えている。
【００３４】
図６（ｃ）、（ｄ）から判るように、本発明においては、トータル損失は従来例と変わりないが、各素子に印加される最大損失を均一化できる。このように各素子間の平均損失の不平衡量を最小限に抑制できるため、特定素子の発熱による出力制限を無くすことが可能となり、インバータの性能を最大限利用できる。また素子に印加される最大損失値を小さくできるので、素子サイズを小さくでき、かつ素子の種類を一様にできる。このため、コストダウンが実現できる。また、素子サイズが小さくなるため、モジュール実装形状の自由度を大きくでき、その結果、インバータの小型化が可能となる。
【００３５】
（実施例２）
図７は本発明の第２の実施例を示す図であり、加算する中性点電位の波形の他の例を示す。図７（ａ）は矩形波における正側のパルス幅が負側のパルス幅よりも長い波形を用いた例（負側が長い波形でも良い）、図７（ｂ）は台形状の波形を用いた例を示す。図３に示した各スイッチング素子やダイオードの個体差ばらつきに応じて、上記のように中性点電位の周期的波形の形状や振幅、周波数または変調率の少なくとも一つを可変にしても良い。いずれにしても、コンデンサ５と６の端子電圧が出来るだけ均等になるように加算する中性点電位の周期的波形の形状等を選定すれば良い。つまり中性点電位を周期的波形で変化させ、かつ、該周期的波形について各スイッチング素子の個体差に応じて波形、振幅、周波数および変調率の少なくとも一つを選定すればよい。
【００３６】
（実施例３）
回転時にＰＷＭ周波数が高い場合、あるいは矩形波やロック時におけるＰＷＭ周波数が低い場合には、スイッチング損失が大きくなる。本発明においては、前記のように、中性点電位を変えることによって通電に寄与するスイッチング素子やダイオードを変更することが出来るので、スイッチング素子やダイオードに温度検出手段（温度センサ）を設け、特定のスイッチング素子の温度余裕が小さい場合（動作温度の上限に近い場合）は、そのスイッチング素子を電流が流れる時間が少なくなるように中性点電位を変化させ、温度余裕が大きい場合は、そのスイッチング素子を電流が流れる時間が多くなるように中性点電位を操作することで、インバータの性能を最大限利用することが可能となる。
【００３７】
図８は、素子の接合温度を推定する温度推定ロジックの一例のブロック図である。  
図８において、スイッチング損失演算ブロック４１では、キャリア周波数ｆｃ、素子を流れる電流ｉ、電源電圧Ｖｄｃおよび素子の接合温度Ｔｊ（演算結果）から推定スイッチング損失Ｐｓｗを演算する。  
定常損失演算ロジック４２では、素子を流れる電流ｉ、電源電圧Ｖｄｃ、ＰＷＭ信号のデューティＤおよび素子の接合温度Ｔｊ（演算結果）から推定定常損失Ｐｃを演算する。
【００３８】
加算部４４では、上記の推定スイッチング損失Ｐｓｗと推定定常損失Ｐｃを加算し、その結果を「損失から温度上昇への伝達特性Ｇ(ｓ）４３」つまり発生した損失とその損失による温度上昇の関係を規定する関数を介して接合温度差分ΔＴｊとした後、加算部４５で冷却水温度ｗｔと加算して接合温度Ｔｊ（推定値）として出力する。なお、冷却水温度ｗｔは素子を冷却する冷却水の温度であり、温度センサ等によって求められた値である。
【００３９】
上記の推定した接合温度Ｔｊは、前記のスイッチング損失演算ブロック４１および定常損失演算ロジック４２にフィードバックされると共に、外部に送られて例えば前記の温度余裕を推定する場合や推定温度に基づいて中性点電位を操作する場合等に用いられる。このようにスイッチング素子等の接合温度を推定する手段を用いれば、接合温度を測定する温度センサを省略することが出来る。
【００４０】
上記のように、温度余裕に応じて中性点電位を操作することにより、例えば故障等による特定素子の発熱による出力制限を無くすことが可能となり、インバータの性能を最大限利用できる。また、素子の接合温度を検出するための温度検出センサを無くすことができるので、コストダウンが可能となる。
【００４１】
これまで説明では、本発明のスイッチング素子としてＩＧＢＴを、整流素子としてダイオードを用いた場合を例示したが、ＭＯＳＦＥＴ等を用いても上記と同様に適用することが出来る。
【００４２】
また、本発明に関わる中性点電圧を変化させる制御は、電力変換装置で駆動するモータのモータロック時またはモータロックに近い極低回転時（車両が殆ど停止している状態）にのみ行えば良いが、通常の動作時にも行うように構成しても良い。なお、モータロック状態はモータの出力軸が車軸に接続された状態で車両が停止している状態（例えばブレーキが掛けられている状態）に相当する。
【図面の簡単な説明】
【００４３】
【図１】本発明を適用する電力変換装置およびその電力変換装置で駆動するモータの全体構成の一例を示す図。
【図２】図１のモータコントローラ２４の内容を示すブロック図。
【図３】３レベル３相インバータ２１の一例を示す回路および通電経路を示す図。
【図４】図３の回路における各スイッチング素子の動作状態の一例を示す図。
【図５】ＰＷＭ信号生成用三角波（キャリア信号）と電圧指令値Ｖｕ＊と中性点電位Ｖｃの波形を示す図であり、（ａ）は通常制御時の波形、（ｂ）は本発明の第１の実施例の波形を示す。
【図６】モータロック時と通常の回転時とにおける各素子の損失を示すグラフであり、（ａ）は図３（ａ）に示した従来例における損失、（ｂ）は本発明の実施例１における損失、（ｃ）、（ｄ）は、（ａ）、（ｂ）にＵ相全体の損失（トータル損失）を追加したグラフ。
【図７】本発明の第２の実施例を示す中性点電位の波形図。
【図８】素子の接合温度を推定する温度推定ロジックの一例のブロック図。
【符号の説明】
【００４４】
１〜４、１０１〜１０４、２０１〜２０４  …スイッチング素子（ＩＧＢＴ）
７〜１０、１０７〜１１０、２０７〜２１０…ダイオード
５、６…コンデンサ            １１、１２…ダイオード
２１…３レベル３相インバータ        ２２…電流センサ
２３…モータ                        ２４…モータコントローラ
２５…直流電源                      ３１…電流ＭＡＰ部
３２…電流制御部                    ３３…ｄｑ−３相変換部
３４…中性点電圧加算部              ３５…ＰＷＭ生成部
３６…レゾルバ                      ３７…θ演算部
３８…３相−ｄｑ変換部              ３９…微分部
【図１】
2009131024.tif 000003
【図２】
2009131024.tif 000004
【図３】
2009131024.tif 000005
【図４】
2009131024.tif 000006
【図５】
2009131024.tif 000007
【図６】
2009131024.tif 000008
【図７】
2009131024.tif 000009
【図８】
2009131024.tif 000010