(57)【要約】【課題】ＤＣ／ＤＣコンバータの起動時の過電圧を抑える。【解決手段】差分演算部１１は、出力電圧Ｖoutと目標電圧Ｖrefとの差分を表す電圧差分ΔＶを生成する。ＰＩ演算部１２は、電圧差分ΔＶについてＰＩ演算を実行することにより、デューティ変化量Δｄを算出する。加算部１３は、デューティ変化量Δｄを利用して、トランジスタＱ１〜Ｑ４を制御するためのパルス信号のデューティｄを決定する。パルス生成部１６ａ、１６ｂは、ＰＩ演算部１２および加算部１３により決定されたデューティｄを持ったパルス信号を生成する。ＤＣ／ＤＣコンバータ１の起動時は、このパルス信号のデューティの最大値は、デューティ制限部１５により制限される。トランジスタＱ１〜Ｑ４は、生成されたパルス信号に従って制御される。【選択図】図１
2009131116.tif 000002
【特許請求の範囲】
【請求項１】
スイッチ回路を利用して電圧を変換するＤＣ／ＤＣコンバータであって、
出力電圧と目標電圧との電圧差分を検出する差分検出手段と、
前記電圧差分に基づいて前記スイッチ回路を駆動するためのパルス信号のデューティを決定するデューティ制御手段と、
前記パルス信号に従って前記スイッチ回路を駆動する駆動回路と、
当該ＤＣ／ＤＣコンバータの起動時に、前記パルス信号のデューティを所定の最大値以下に制限する制限手段、
を有するＤＣ／ＤＣコンバータ。
【請求項２】
請求項１に記載のＤＣ／ＤＣコンバータであって、
前記デューティ制御手段は、
前記電圧差分に基づいてデューティの変化量を演算する演算手段と、
前記演算手段により得られる変化量を先に決定したデューティに加算することにより新たなデューティを決定する加算手段、を備える
ことを特徴とするＤＣ／ＤＣコンバータ。
【請求項３】
請求項１に記載のＤＣ／ＤＣコンバータであって、
前記デューティ制御手段は、
前記電圧差分に基づいて目標電流を演算する演算手段、を備え
当該ＤＣ／ＤＣコンバータを流れる電流と前記目標電流との比較結果に応じて前記パルス信号のデューティを決定する
ことを特徴とするＤＣ／ＤＣコンバータ。
【請求項４】
請求項１〜３のいずれか１つの請求項に記載のＤＣ／ＤＣコンバータであって、
前記最大値は、当該ＤＣ／ＤＣコンバータの起動時において時間経過に対して徐々に大きくなっていくことを特徴とするＤＣ／ＤＣコンバータ。
【請求項５】
スイッチ回路を利用して電圧を変換するＤＣ／ＤＣコンバータであって、
出力電圧と目標電圧との電圧差分を検出する差分検出手段と、
前記電圧差分に基づいて前記スイッチ回路を駆動するためのパルス信号のデューティを決定するデューティ制御手段と、
前記パルス信号に従って前記スイッチ回路を駆動する駆動回路と、
前記電圧差分が予め決められた閾値よりも大きいときに、前記パルス信号のデューティを所定の最大値以下に制限する制限手段、
を有するＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス信号を利用して出力電圧を制御するＤＣ／ＤＣコンバータに係わる。
【背景技術】
【０００２】
図６は、従来の一般的なＤＣ／ＤＣコンバータの一例の構成を示す図である。このＤＣ／ＤＣコンバータは、トランスＴによりその一次側と二次側とが電気的に絶縁された構成である。一次側には、トランジスタＱ１〜Ｑ４を含んで構成されるＨブリッジ回路が設けられている。各トランジスタＱ１〜Ｑ４は、不図示の制御回路によって制御される。一方、二次側には、ダイオードＤ１〜Ｄ４を含んで構成される整流回路が設けられている。さらに、その整流回路の出力側には、チョークコイルＬおよび平滑コンデンサＣが設けられている。
【０００３】
上記構成のＤＣ／ＤＣコンバータにおいては、基本的に、トランジスタＱ１、Ｑ４をオン状態に制御すると共にトランジスタＱ２、Ｑ３をオフ状態に制御する第１フェーズ、および、トランジスタＱ２、Ｑ３をオン状態に制御すると共にトランジスタＱ１、Ｑ４をオフ状態に制御する第２フェーズを交互に繰り返すことにより、交流が生成される。生成された交流電流は、トランスＴを介して二次側に伝達され、整流回路によって整流される。そして、この電流のエネルギーがチョークコイルＬを介して出力端子に伝達される。このとき、不図示の制御回路は、出力電圧Ｖoutが目標電圧に一致するように、トランジスタＱ１〜Ｑ４をフィードバック制御する。これにより、ＤＣ／ＤＣコンバータの出力電圧が目標電圧に保持される。
【０００４】
特許文献１には、ＰＩ（比例および積分）演算を利用して出力電圧を制御する電圧変換システムが記載されている。この電力変換システムは、フィードバックゲイン決定部によるフィードバックゲインＫp、Ｋiを用いて、ＤＣ／ＤＣコンバータの出力目標電圧に対する偏差をゼロにするためのフィードバック制御を行うフィードバック演算部を含む。そして、フィードバックゲイン決定部は、直流電源での充電率に応じた内部抵抗変化を反映するように、フィードバックゲインＫp、Ｋiを決定する。
【特許文献１】特開２００７−６８２９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述のＤＣ／ＤＣコンバータにおいては、一般に、その起動時に出力電圧のオーバシュートが発生してしまう。すなわち、過大な出力電圧が発生してしまう。この結果、回路素子が破損するおそれがあった。
【０００６】
本発明の課題は、ＤＣ／ＤＣコンバータの起動時の過電圧を抑えることである。
【課題を解決するための手段】
【０００７】
本発明のＤＣ／ＤＣコンバータは、スイッチ回路を利用して電圧を変換する構成であって、出力電圧と目標電圧との電圧差分を検出する差分検出手段と、前記電圧差分に基づいて前記スイッチ回路を駆動するためのパルス信号のデューティを決定するデューティ制御手段と、前記パルス信号に従って前記スイッチ回路を駆動する駆動回路と、当該ＤＣ／ＤＣコンバータの起動時に前記パルス信号のデューティを所定の最大値以下に制限する制限手段、を有する。
【０００８】
この構成によれば、ＤＣ／ＤＣコンバータの起動時において、スイッチ回路を制御するためのパルス信号のデューティの最大値が制限されるので、出力電圧のオーバシュートが抑えられる。
【０００９】
前記デューティ制御手段は、前記電圧差分に基づいてデューティの変化量を演算する演算手段、および前記演算手段により得られる変化量を先に決定したデューティに加算することにより新たなデューティを決定する加算手段、を備えるようにしてもよい。この構成によれば、電圧モード制御のＤＣ／ＤＣコンバータの出力電圧のオーバシュートが抑えられる。
【００１０】
また、前記デューティ制御手段は、前記電圧差分に基づいて目標電流を演算する演算手段、を備え、当該ＤＣ／ＤＣコンバータを流れる電流と前記目標電流との比較結果に応じて前記パルス信号のデューティを決定するようにしてもよい。この構成によれば、電流モード制御のＤＣ／ＤＣコンバータの出力電圧のオーバシュートが抑えられる。
【００１１】
前記最大値は、固定値であってもよいし、当該ＤＣ／ＤＣコンバータの起動時において時間経過に対して徐々に大きくなっていくようにしてもよい。経過時間を変数とする所定の関数に従って上記最大値が変化する構成とすれば、起動時の出力電圧の波形を細かく制御できる。
【００１２】
本発明の他の態様のＤＣ／ＤＣコンバータは、スイッチ回路を利用して電圧を変換する構成であり、出力電圧と目標電圧との電圧差分を検出する差分検出手段と、前記電圧差分に基づいて前記スイッチ回路を駆動するためのパルス信号のデューティを決定するデューティ制御手段と、前記パルス信号に従って前記スイッチ回路を駆動する駆動回路と、前記電圧差分が予め決められた閾値よりも大きいときに前記パルス信号のデューティを所定の最大値以下に制限する制限手段、を有する。この構成によれば、ＤＣ／ＤＣコンバータの起動時に限ることなく、出力電圧のオーバシュートが抑えられる。
【発明の効果】
【００１３】
本発明によれば、ＤＣ／ＤＣコンバータの起動時の過電圧を抑えることができる。
【発明を実施するための最良の形態】
【００１４】
図１は、本発明の実施形態のＤＣ／ＤＣコンバータの構成を示す図である。図１に示す実施形態のＤＣ／ＤＣコンバータ１は、トランスＴによりその一次側と二次側とが電気的に絶縁された構成である。トランスＴの一次側には、トランジスタＱ１〜Ｑ４を含んで構成されるスイッチ回路としてのＨブリッジ回路が設けられている。トランジスタＱ１〜Ｑ４は、それぞれ、ＣＰＵ１０により生成されるパルス信号に従って、スイッチとして動作する。一方、トランスＴの二次側には、ダイオードＤ１〜Ｄ４を含んで構成される整流回路が設けられている。さらに、その整流回路の出力側には、エネルギーを伝達するためのチョークコイルＬが接続されている。また、図示していないが、出力電圧を平滑化するためのコンデンサを備えている。
【００１５】
ＣＰＵ１０は、フィードバック制御によりＤＣ／ＤＣコンバータ１の出力電圧Ｖoutを目標電圧Ｖrefに一致させるために、トランジスタＱ１〜Ｑ４を制御するためのパルス信号のデューティを決定する。差分演算部（差分検出手段）１１は、ＤＣ／ＤＣコンバータ１の出力電圧Ｖoutと目標電圧Ｖrefとの差分を表す電圧差分ΔＶを計算する。なお、出力電圧Ｖoutは、随時（例えば、所定のサンプリング間隔で）、デジタルデータに変換されて差分演算部１１に与えられる。したがって、差分演算部１１は、随時、最新の電圧差分ΔＶを出力する。
【００１６】
ＰＩ演算部（演算手段）１２は、電圧差分ΔＶについて下記の演算を実行することにより、パルス信号のデューティの変化量Δｄを算出する。
Δｄ＝（Ｋp ＋Ｋi Σ）×ΔV ＝Ｋp ΔV ＋ Ｋi ΣΔV
「Ｋp ΔV」は比例項であり、「Ｋp」はその係数である。また、「Ｋi ΣΔV」は積分項であり、「Ｋi」はその係数である。なお、「ΣΔV」は、所定のサンプリング間隔で計算される電圧差分ΔＶの累積加算値（すなわち、積分値）である。
【００１７】
加算部（加算手段）１３は、ＰＩ演算部１２により得られる変化量Δｄを、先に算出したデューティ（前回ｄ）に加算することにより、新たなデューティｄを算出する。なお、加算部１３は、特に図示しないが、前回の加算演算で得られたデューティ値データを保持するための保持部を備えている。
【００１８】
タイマ１４は、ＣＰＵ１０に起動指示が与えられると計時を開始し、予め決められた初期動作期間が経過すると満了する。起動指示は、例えば、ＤＣ／ＤＣコンバータ１が自動車に搭載されている場合には、イグニッションスイッチの投入に相当する。或いは、ＤＣ／ＤＣコンバータ１の電力変換動作が上位制御装置からの許可を受けて開始されるシステムにおいては、起動指示は、その上位装置からの許可信号に相当する。
【００１９】
デューティ制限部（制限手段）１５は、タイマ１４が計時を開始してから満了するまでの期間（すなわち、ＤＣ／ＤＣコンバータ１の起動時の初期動作期間）、ＰＩ演算部１２および加算部１３により算出されるデューティｄを所定の最大値以下に制限する。たとえば、設定された最大値が２０パーセントであったものとする。この場合、加算部１３から出力されるデューティｄが２０パーセントを超えていれば、デューティ制限部１５の出力は「ｄ＝２０パーセント」に制限される。一方、加算部１３から出力されるデューティｄが２０パーセント以下であれば、デューティ制限部１５によってそのデューティｄが補正されることはない。
【００２０】
パルス生成部１６ａ、１６ｂは、加算部１３から出力されるデューティ（デューティ制限部１５により制限された場合は、制限されたデューティ）を持ったパルス信号を生成して出力する。なお、パルス生成部１６ａ、１６ｂにより生成される１組のパルス信号は、例えば、その位相が互いに反転している。
【００２１】
ドライブ回路２１ａは、パルス生成部１６ａから出力されるパルス信号に従って、トランジスタＱ１、Ｑ４を駆動する。同様に、ドライブ回路２１ｂは、パルス生成部１６ｂから出力されるパルス信号に従って、トランジスタＱ２、Ｑ３を駆動する。これにより、１組のトランジスタＱ１、Ｑ４と、１組のトランジスタＱ２、Ｑ３は、交互に駆動される。ここで、トランジスタＱ１〜Ｑ４は、パルス信号のデューティｄが大きくなると、それに応じて大きな電流を生成する。すなわち、パルス信号のデューティｄが大きくなると、出力側に大きなエネルギーが伝達される。そして、このフィードバック制御により、ＤＣ／ＤＣコンバータ１は、出力電圧Ｖoutを目標電圧Ｖrefに保持する。
【００２２】
なお、上記構成のＤＣ／ＤＣコンバータ１において、ＰＩ演算部１２および加算部１３は、デューティ制御手段として動作する。また、ドライブ回路２１ａ、２１ｂは、駆動回路として動作する。
【００２３】
ところで一般に、ＤＣ／ＤＣコンバータの起動時は、出力電圧Ｖoutはゼロである。一方、目標電圧Ｖrefは、基本的に、固定値である。すなわち、ＤＣ／ＤＣコンバータの起動時は電圧差分ΔＶが大きい。そして、電圧差分ΔＶが大きいと、デューティ変化量Δｄが急速に増加し、パルス信号のデューティｄが過大になる。そうすると、ＤＣ／ＤＣコンバータの出力側に伝達されるエネルギーが一時的に過剰になり、これが出力電圧Ｖoutのオーバシュートの要因となってしまう。
【００２４】
そこで、実施形態のＤＣ／ＤＣコンバータ１においては、起動時の初期動作期間に、デューティ制限部１５がパルス信号のデューティを所定の最大値以下に制限する。なお、初期動作期間は、特に限定されるものではないが、例えば、数ミリ秒程度である。
【００２５】
図２は、ＣＰＵ１０の処理を示すフローチャートである。なお、このフローチャートの処理は、起動指示によりタイマ１４が計時を開始した後に、所定の時間間隔で繰り返し実行されるものとする。
【００２６】
ステップＳ１では、電圧差分ΔＶに基づいてデューティ変化量Δｄが計算される。さらに、このデューティ変化量Δｄに従って、新たなデューティｄが計算される。なお、ステップＳ１の処理は、ＰＩ演算部１２および加算部１３により実行される。
【００２７】
ステップＳ２では、タイマ１４の出力をモニタすることにより、ＤＣ／ＤＣコンバータ１の起動から一定時間（初期動作時間）が経過したか否かをチェックする。そして、起動から一定時間が経過していなければ、ステップＳ３において、ステップＳ１で得られたデューティｄと最大値とを比較する。そして、デューティｄが最大値を超えていれば、ステップＳ４において、制限されたデューティｄとしてその「最大値」を出力する。一方、デューティｄが最大値以下であれば、ステップＳ４はスキップされる。ここで、ステップＳ２〜Ｓ４は、デューティ制限部１５により実行される。なお、ステップＳ２において、起動から一定時間が経過していた場合には、ステップＳ３〜Ｓ４はスキップされる。
【００２８】
このように、実施形態のＤＣ／ＤＣコンバータ１においては、その起動時にトランジスタＱ１〜Ｑ４を制御するためのパルス信号のデューティが制限される。すなわち、起動時には、ＤＣ／ＤＣコンバータの出力側に伝達されるエネルギーが制限され、ソフトスタートが実現されるので、出力電圧のオーバシュートを抑えることができる。また、この機能は、ＣＰＵ１０により実行されるプログラムを書き換えるだけで容易に実現可能である。
【００２９】
図３は、本発明の他の実施形態のＤＣ／ＤＣコンバータの構成を示す図である。図３に示すＤＣ／ＤＣコンバータ２は、電流モードで動作する構成であるが、電力回路（トランジスタＱ１〜Ｑ４、トランスＴ、ダイオードＤ１〜Ｄ４、チョークコイルＬ）の構成は、図１に示した電圧モードのＤＣ／ＤＣコンバータと同じである。
【００３０】
図３において、ＰＩ演算部（演算手段）３１は、電圧差分ΔＶについて下記の演算を実行することにより、制御データとしての目標電流Ｉtargetを出力する。
Ｉtarget＝（Ｋp ＋Ｋi Σ）×ΔV ＝Ｋp ΔV ＋ Ｋi ΣΔV
そして、デジタル出力部３２は、ＰＩ演算部３１により得られる目標電流Ｉtargetを出力する。
【００３１】
デューティ制限部（制限手段）３３は、タイマ１４が計時を開始してから満了するまでの期間（すなわち、ＤＣ／ＤＣコンバータ１の起動時の初期動作期間）、デューティ制限信号を出力する。デューティ制限信号は、トランジスタＱ１〜Ｑ４を制御するためのパルス信号のデューティの最大値を規定する。
【００３２】
パルス生成部３４ａ、３４ｂは、ＤＣ／ＤＣコンバータ２が通常動作をしている期間には、所定の周期、かつ、所定のデューティを持ったパルス信号を生成する。パルス生成部３４ａ、３４ｂにより生成される１組のパルス信号は、例えば、その位相が互いに反転している。ただし、パルス生成部３４ａ、３４ｂは、デューティ制限部３３からデューティ制限信号が与えられている期間は、その信号により規定されているデューティを持ったパルス信号を生成する。ここで、デューティ制限信号により規定されるデューティは、ＤＣ／ＤＣコンバータ２の通常動作時のデューティよりも小さい。すなわち、ＤＣ／ＤＣコンバータ２の起動時のパルス信号のデューティは、その通常動作時と比べて小さくなる。
【００３３】
Ｄ／Ａ変換部４１は、目標電流Ｉtargetをアナログ信号に変換し、コンパレータ４２の正側端子に与える。コンパレータ４２の負側端子には、電流センサ４３により検出される電流値Ｉinの絶対値が与えられる。すなわち、絶対値回路４４は、電流センサ４３により検出される電流値Ｉinの絶対値を生成する。
【００３４】
保持回路４５ａ、４５ｂは、例えばＤ−フリップフロップ回路であり、パルス生成部３４ａ、３４ｂにより生成されるパルス信号を利用して、コンパレータ４２の比較結果を保持する。ＡＮＤ回路４６ａは、パルス生成部３４ａにより生成されるパルス信号と、保持回路４５ａの出力信号との論理積を表す信号を生成する。同様に、ＡＮＤ回路４６ｂは、パルス生成部３４ｂにより生成されるパルス信号と、保持回路４５ｂの出力信号との論理積を表す信号を生成する。ここで、電流値Ｉinが目標電流Ｉtargetよりも小さければ、パルス生成部３４ａ、３４ｂにより生成されるパルス信号がそのままＡＮＤ回路４６ａ、４６ｂを通過する。一方、電流値Ｉinが目標電流Ｉtargetを超えると、コンパレータ４２の出力が反転し、パルス信号はＬレベルに変化する。すなわち、電流値Ｉinと目標電流Ｉtargetとの比較結果に応じて、パルス信号のデューティが制御されることになる。
【００３５】
ドライブ回路４７ａは、ＡＮＤ回路４６ａの出力信号に応じて、トランジスタＱ１、Ｑ４を駆動する。同様に、ドライブ回路４７ｂは、ＡＮＤ回路４６ｂの出力信号に応じて、トランジスタＱ２、Ｑ３を駆動する。これにより、１組のトランジスタＱ１、Ｑ４と、１組のトランジスタＱ２、Ｑ３は、交互に駆動される。そして、このフィードバック制御により、ＤＣ／ＤＣコンバータ２は、電流モードで出力電圧Ｖoutを目標電圧Ｖrefに保持する。
【００３６】
なお、上記構成のＤＣ／ＤＣコンバータ２において、ＰＩ演算部３１、コンパレータ４２、保持回路４５ａ、４５ｂ、ＡＮＤ回路４６ａ、４６ｂは、デューティ制御手段として動作する。また、ドライブ回路４７ａ、４７ｂは、駆動回路として動作する。
【００３７】
図４は、図３に示すＤＣ／ＤＣコンバータ２においてパルス信号を生成する処理を示すフローチャートである。このフローチャートの処理は、デューティ制御部３３およびパルス生成部３４ａ、３４ｂにより実行される。また、このフローチャートの処理は、所定の時間間隔で繰り返し実行されるものとする。
【００３８】
ステップＳ１１では、タイマ１４の出力をモニタすることにより、ＤＣ／ＤＣコンバータ２の起動から一定時間（初期動作時間）が経過したか否かをチェックする。このとき、起動から一定時間が経過していなければ、ステップＳ１２において、デューティ制限信号を生成する。そして、ステップＳ１３において、デューティの最大値が制限されたパルス信号を出力する。一方、起動から一定時間が経過していれば、ステップＳ１４において、通常のデューティを持ったパルス信号を出力する。なお、ステップＳ１３で生成される起動時のパルス信号のデューティは、ステップＳ１４で生成される通常時のパルス信号のデューティよりも小さい。
【００３９】
このように、図３に示すＤＣ／ＤＣコンバータ２においても、その起動時にトランジスタＱ１〜Ｑ４を制御するためのパルス信号のデューティが制限される。したがって、ソフトスタートが実現され、出力電圧のオーバシュートを抑えることができる。
【００４０】
＜変形例等＞
上述の実施例のＤＣ／ＤＣコンバータ１、２において、パルス信号のデューティの最大値は、固定値であってもよいし、時間経過に対して変化するようにしてもよい。後者の場合、最大値は、ＤＣ／ＤＣコンバータの起動時において、図５（ａ）に示すように、時間経過に対してリニアに増加するようにしてもよい。あるいは、最大値は、図５（ｂ）に示すように、時間を変数とする所定の関数（たとえば、時間経過に対してその傾き（すなわち、増加速度）が徐々に小さくなってゆく関数）に従って変化するようにしてもよい。
【００４１】
また、上述の実施例では、起動時（実施例では、起動指示が与えられたときから所定時間が経過するまでの期間）にデューティの最大値を制限する構成を示したが、本発明はこれに限定されるものではない。すなわち、例えば、電圧差分ΔＶが所定値よりも大きいときにデューティの最大値を制限するようにしてもよい。この方式は、図２に示すフローチャートのステップＳ２、または図４に示すフローチャートのステップＳ１１の代わりに、電圧差分ΔＶと閾値電圧とを比較することにより実現される。
【００４２】
さらに、本発明は、図１または図３に示す構成のみに適用されるものではない。すなわち、ＰＩ演算の変わりにＰ演算（比例演算）によりデューティ変化量Δｄまたは目標電流Ｉtargetを算出するようにしてもよい。また、本発明を適用可能なＤＣ／ＤＣコンバータは、Ｈブリッジ回路を備える構成でなくてもよく、トランスで絶縁される構成でなくてもよい。さらに、本発明は、昇圧型、降圧型のいずれにも適用可能であり、ＰＷＭ制御方式またはＰＦＭ制御方式のいずれにも適用可能である。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施形態のＤＣ／ＤＣコンバータの構成を示す図である。
【図２】パルス信号のデューティを決定する処理を示すフローチャートである。
【図３】他の実施形態のＤＣ／ＤＣコンバータの構成を示す図である。
【図４】他の実施形態においてパルス信号を生成する処理を示すフローチャートである。
【図５】最大値を変化させる方法の実施例である。
【図６】従来の一般的なＤＣ／ＤＣコンバータの一例の構成を示す図である。
【符号の説明】
【００４４】
１、２  ＤＣ／ＤＣコンバータ
１０    ＣＰＵ
１１    差分演算部
１２    ＰＩ演算部
１３    加算部
１４    タイマ
１５    デューティ制限部
１６ａ、１６ｂ  パルス生成部
２１ａ、２１ｂ  ドライブ回路
３１    ＰＩ演算部
３３    デューティ制限部
３４ａ、３４ｂ  パルス生成部
４３    電流センサ
４７ａ、４７ｂ  ドライブ回路
【図１】
2009131116.tif 000003
【図２】
2009131116.tif 000004
【図３】
2009131116.tif 000005
【図４】
2009131116.tif 000006
【図５】
2009131116.tif 000007
【図６】
2009131116.tif 000008