(57)【要約】【課題】バンプ形成に用いためっき下地膜をエッチングによって除去する場合に、めっき下地膜のエッチング残りや、電極パッドの過剰エッチングを共に防止する。【解決手段】本発明の半導体装置の製造方法は、半導体素子領域の内側に複数の電極パッド３，４が形成された半導体基板１に対して、複数の電極パッド３，４と導通する状態で、半導体素子領域の内側から外側にかけて延長配線６を形成する工程と、半導体基板１上に複数の電極パッド３，４を覆う状態でめっき下地膜７を形成する工程と、所定の電極パッド４上にめっき下地膜７を用いためっき処理によりバンプ１３を形成する工程と、半導体素子領域の外側に延長配線６を保護するレジスト膜１４を形成する工程と、延長配線６を介して複数の電極パッド３，４を導通状態に保持しつつめっき下地膜７をエッチングにより除去する工程とを有する。【選択図】図２
2009302357.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子領域の内側に複数の電極パッドが形成された半導体基板に対して、前記複数の電極パッドと導通する状態で、前記半導体素子領域の内側から外側にかけて延長配線を形成する工程と、
前記半導体基板上に前記複数の電極パッドを覆う状態でめっき下地膜を形成する工程と、
前記複数の電極パッドのうち、所定の電極パッド上に前記めっき下地膜を用いためっき処理によりバンプを形成する工程と、
前記延長配線を介して前記複数の電極パッドを導通状態に保持しつつ前記めっき下地膜をエッチングにより除去する工程と
を有する半導体装置の製造方法。
【請求項２】
前記めっき下地膜をエッチングにより除去する工程の後に、前記半導体素子領域を区画する外形線に沿って前記半導体基板を個片に分割する工程を有し、
前記半導体基板を個片に分割する際に、前記半導体素子領域の外側で前記延長配線の一部を切除することにより、当該延長配線による前記複数の電極パッドの導通状態を断つ
請求項１記載の半導体装置の製造方法。
【請求項３】
前記延長配線を形成する工程においては、
前記複数の電極パッドから前記半導体素子領域の外側に向けて前記延長配線を延出させ、かつ当該延長配線の延出端を、前記半導体基板を個片に分割する際に切除される領域内に配置するように、前記延長配線を形成する
ことを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記めっき下地膜をエッチングにより除去する前に、エッチング耐性を有するエッチング保護膜で前記延長配線を保護する
請求項３記載の半導体装置の製造方法。
【請求項５】
前記延長配線を形成する工程においては、
エッチング耐性を有する配線材料で前記延長配線を形成する
請求項１又は２記載の半導体装置の製造方法。
【請求項６】
前記延長配線を形成する工程においては、
前記半導体素子領域の外側に当該半導体素子領域を取り囲む形状で延長配線部を形成するとともに、当該延長配線部を、前記半導体基板を個片に分割する際に切除される領域内に配置するように、前記延長配線を形成する
請求項５記載の半導体装置の製造方法。
【請求項７】
複数の電極パッドが形成された半導体素子領域と、
前記複数の電極パッドと導通する状態で、前記半導体素子領域の内側から外側にかけて形成された延長配線と、
前記複数の電極パッドのうち、所定の電極パッドを覆う状態で設けられためっき下地膜と、
前記所定の電極パッド上に前記めっき下地膜を介して形成されたバンプと
を備える半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バンプ形成工程を含む半導体装置の製造方法、及び半導体基板に関する。
【背景技術】
【０００２】
半導体装置の実装方式の一つとしてフリップチップ方式が知られている。フリップチップ方式では、半導体素子（チップ）の電極パッド上にバンプを形成し、このバンプを用いて当該半導体素子を、別の半導体素子又は配線基板上に実装する。半導体素子同士を実装する場合は、いずれか一方（例えば、サイズが大きい方）又は両方の半導体素子にバンプを形成する。バンプの形成は、個々の半導体素子を個片に分割する前の半導体基板（ウエハ）の状態で行なわれる。また、バンプの形成は、バンプの形成対象となる半導体素子の電極パッドを、アンダーバンプメタル（以下、「ＵＢＭ」と記す）と呼ばれる金属のめっき下地膜で被覆した状態で行なわれる。
【０００３】
上記のめっき下地膜は、バンプの形成対象となる電極パッドだけでなく、当該電極パッドや他の電極パッド、さらにはそれらの電極パッドにつながる配線を保護する保護膜を含めて、半導体基板の主面全域（全面）に一様な膜厚で形成される。このため、電極パッド上にバンプを形成した後で、不要になっためっき下地膜を除去する必要がある。
【０００４】
一般に、めっき下地膜の除去は、エッチング液を用いたウェットエッチング（以下、単に「エッチング」という）によって行なわれている。めっき下地膜のエッチングは、バンプ形成を終えた半導体基板をエッチング液に浸漬させて行なう。下記特許文献１には、バンプ形成やめっき下地膜（ＵＢＭ膜）のエッチングに関する技術が開示されている。
【０００５】
【特許文献１】特開２００８−２８１１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前述したようにバンプ形成後にめっき下地膜をエッチングによって除去する場合、電極パッドを覆っているめっき下地膜と保護膜を覆っているめっき下地膜では、電極パッドと保護膜の材料の違いによって、単位時間あたりのエッチング量（以下、「エッチング速度」）が異なるものとなる。具体的には、電極パッドをアルミニウムで形成し、保護膜を窒化シリコン膜で形成した場合は、保護膜を覆っているめっき下地膜が、電極パッドを覆っているめっき下地膜よりも速くエッチングされる。したがって、エッチングを開始する段階では、めっき下地膜で覆われたすべての電極パッドが電気的に接続された状態になっていても、エッチングが進行する過程では、それらの電極パッドが電気的に分離された状態となる。
【０００７】
また、半導体基板の主面上でめっき下地膜により覆われた各々の電極パッドの中には、フローティング状態の電極パッドや、何らかの配線（信号線、電源線、グランド線など）につながる電極パッドが混在する。このため、前述したようにエッチングが進行する過程で電極パッド同士が電気的に分離されると、各々の電極パッド間に電位差が生じ、これがエッチング速度のばらつきになって現れる。そうした場合、例えば、エッチング速度の速い方に合わせてエッチング時間を設定すると、エッチング速度の遅い部分でエッチング残りが生じてしまう。また、エッチング速度の遅い方に合わせてエッチング時間を設定すると、エッチング速度の速い部分が過剰にエッチングされてしまう。過剰なエッチングは、後工程のワイヤボンディング工程で接合性などに悪影響を与える。
【０００８】
本発明は、バンプ形成に用いためっき下地膜をエッチングによって除去する場合に、めっき下地膜のエッチング残りや、電極パッドの過剰エッチングを共に防止することができる仕組みを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る半導体装置の製造方法は、半導体素子領域の内側に複数の電極パッドが形成された半導体基板に対して、前記複数の電極パッドと導通する状態で、前記半導体素子領域の内側から外側にかけて延長配線を形成する工程と、前記半導体基板上に前記複数の電極パッドを覆う状態でめっき下地膜を形成する工程と、前記複数の電極パッドのうち、所定の電極パッド上に前記めっき下地膜を用いためっき処理によりバンプを形成する工程と、前記延長配線を介して前記複数の電極パッドを導通状態に保持しつつ前記めっき下地膜をエッチングにより除去する工程とを有するものである。
【００１０】
本発明に係る半導体装置の製造方法においては、バンプ形成に用いためっき下地膜をエッチングによって除去する場合に、めっき下地膜のエッチングを開始してから終了するまでの間、半導体素子領域内に設けられた複数の電極パッドが延長配線によって同電位に維持される。
【発明の効果】
【００１１】
本発明によれば、バンプ形成に用いためっき下地膜をエッチングによって除去する場合に、半導体素子領域内に設けられた複数の電極パッドが延長配線によって同電位に維持されるため、各々の電極パッドを覆うめっき下地膜を均一な速度でエッチングすることができる。その結果、めっき下地膜のエッチング残りや、電極パッドの過剰エッチングを共に防止することが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、本発明の技術的範囲は以下に記述する実施の形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。
【００１３】
図１〜図４は本発明の第１の実施の形態に係る半導体装置の製造方法を説明する工程図である。まず、バンプ形成のための工程（以下、「バンプ形成工程」）に移行する前に、図１（Ａ）の断面図及び図３（Ａ）の平面図に示す構造の半導体基板１を作製する。半導体基板１は、例えばシリコン基板を用いて構成されるものである。半導体基板１は、平面的に見て、複数（図例では簡略のために２つだけ表示）の半導体素子領域２，２に区画されている。各々の半導体素子領域２，２は、互いに同じ大きさの矩形状に区画されている。
【００１４】
半導体素子領域２の内側には、複数の電極パッド３，４が形成されている。電極パッド３は、半導体素子領域２の外周部に複数並べて形成されている。電極パッド４は、電極パッド３よりも内側（内周側）の領域（すなわち半導体集積回路が形成される領域）に複数並べて形成されている。電極パッド３は、半導体素子領域２を区画する矩形の外形線に沿って所定の間隔で並べて設けられている。電極パッド３，４は、例えばアルミニウムによって形成されるものである。電極パッド３，４は、半導体基板１の主面上で外部に露出した状態となっている。半導体基板の主面とは、半導体基板の両面のうち、半導体集積回路が形成される側の面をいう。
【００１５】
半導体素子領域２内において、外周側に配置された複数の電極パッド３は、例えばワイヤボンディングなどで外部の回路素子との電気的な接続を行なうための外部接続用の電極パッドとなる。各々の電極パッド３は、平面視長方形に形成されている。これに対して、内周側に配置された複数の電極パッド４は、フリップチップ実装用のバンプを形成するための電極パッドとなる。電極パッド４は、平面視円形又は多角形に形成される。
【００１６】
複数の電極パッド３のうち、一部の電極パッド３は、例えば窒化シリコン膜からなる絶縁膜５で被覆された配線を介して電極パッド４と電気的に接続（導通）されている。複数の電極パッド４は、上記配線を介して、対応する電極パッド３に電気的に接続されている。また、半導体基板１の主面は、前述した電極パッド３，４と絶縁膜５の形成部分を除いて、図示しない保護膜により覆われている。この保護膜は、例えば窒化シリコン膜によって形成されるものである。
【００１７】
また、半導体基板１上には、複数の延長配線６が形成されている。延長配線６は、半導体素子領域２の外周部に並べて設けられた複数の電極パッド３と１：１の対応関係で形成されている。延長配線６は、半導体素子領域２の内側から外側にかけて形成されている。さらに詳述すると、延長配線６は、対応する電極パッド３から半導体素子領域２の外側に向けて真っ直ぐに延出（引き出す）するように形成されている。延長配線６は、半導体素子領域２の外形線と交差（図例では直交）する状態で形成されている。延長配線６は、上記複数の電極パッド３，４やこれにつながる配線を半導体基板１の主面上に形成する工程で、当該複数の電極パッド３，４や配線と同時に形成することが好ましい。延長配線６は、電極パッド３，４やこれにつながる配線と同様に、例えばアルミニウムによって形成されるものである。
【００１８】
延長配線６の一端部（内端部）は、対応する電極パッド３に接続され、延長配線６の他端部（外端部）は、半導体素子領域２の外形線を越えて、半導体素子領域２の外側に延在している。延長配線６の他端部は、対応する電極パッド３の形成部位を起点として、半導体素子領域２の内側から外側に向けて延長配線６を真っ直ぐに延出させた場合の延出端となる。延長配線６は、当該延長配線６の他端部を除いて、上記絶縁膜５により被覆されている。このため、延長配線６の他端部は、半導体基板１の主面上で、上記電極パッド３，４と同様に外部に露出した状態になっている。ただし、半導体基板１の主面上で隣り合う半導体素子領域２，２の延長配線６同士は、物理的に離れていて、電気的にはつながっていない。このため、バンプ形成工程に移行する前の半導体基板１の状態で、個々の半導体素子の電気的試験を行なうことができる。また、延長配線６の他端部は、半導体基板１をダイシングブレードで個片に分割する際に、ダイシングブレードによって切除される領域（以下、「ダイシング切除領域」）ＤＥ内に配置されている。
【００１９】
このような構造の半導体基板１を用意したら、バンプ形成工程に移行する。バンプ形成工程においては、まず、図１（Ｂ）の断面図及び図３（Ｂ）の平面図に示すように、半導体基板１の主面の全域（全面）に、バンプ形成のためのＵＢＭ層となるめっき下地膜７を所定の膜厚で形成する。これにより、半導体基板１の主面上で電極パッド３，４や絶縁膜５、さらには延長配線６の一部（延出端）がめっき下地膜７で覆われた状態となる。めっき下地膜７は、例えば銅（Ｃｕ）とチタン（Ｔｉ）の２層構造からなるものである。その場合は、まず、半導体基板１の主面上に、スパッタ法によってチタンを成膜した後、同じくスパッタ法によって銅を成膜することにより、半導体基板１の主面上に一様な膜厚でめっき下地膜７を形成する。こうしてめっき下地膜７を形成すると、前述したように半導体基板１の主面上で露出していた電極パッド３，４と延長配線６の他端部が、当該半導体基板１の主面を覆うめっき下地膜７に対して、物理的に接触した状態となる。このため、半導体基板１の主面上で隣り合う半導体素子領域２，２を含めて、半導体素子領域２に設けられた各々の電極パッド３，４が、延長配線６及びめっき下地膜７を介して、電気的に接続（短絡）された状態となる。
【００２０】
次に、図１（Ｃ）の断面図に示すように、半導体基板１の主面上に、めっき下地膜７を覆う状態でレジスト膜８を形成する。次に、露光及び現像によってレジスト膜８に開口部９を形成することにより、この開口部９を通して、バンプの形成対象となる電極パッド４を覆っているめっき下地膜７を露出させる。
【００２１】
次に、図１（Ｄ）の断面図に示すように、複数の電極パッド３，４のうち、「所定の電極パッド」となる外周側の電極パッド４上にめっき下地膜７を用いためっき処理によりバンプ１３を形成する。具体的には、上記レジスト膜８の開口部９を通して、電極パッド４上のめっき下地膜７の部分に、電解めっき法によって、例えばニッケル膜１１とはんだ膜１２を順に積層することにより、それらの積層膜からなるバンプ１３を形成する。はんだ膜１２は、例えば、錫銀（Ｓｎ−Ａｇ）の合金膜によって形成する。これにより、レジスト膜８の開口部９にバンプ１３が形成される。
【００２２】
次に、図２（Ａ）の断面図に示すように、半導体基板１の主面上からレジスト膜８を除去する。これにより、電極パッド４を覆っているめっき下地膜７の上に、バンプ１３が突出した状態で配置される。
【００２３】
次に、図２（Ｂ）の断面図及び図４（Ａ）の平面図に示すように、半導体基板１の主面上で、半導体素子領域２の外側に、当該半導体素子領域２を取り囲むパターン形状でレジスト膜（エッチング保護膜）１４を形成する。レジスト膜１４は、後述するめっき下地膜７のエッチングに使用するエッチング液に対して、エッチング耐性を有する感光性材料を用いて形成される。本明細書中で記述する「エッチング耐性」とは、エッチング液に対して不溶な性質（つまり、エッチングされない性質）という意味をもつ。レジスト膜１４は、半導体基板１をダイシングブレードで個片に分割する場合に、個片化された半導体素子（チップ）側にレジスト膜１４が残らないように、各々の半導体素子領域２の外形線よりも一回り大きな矩形の開口部をもって形成される。これにより、半導体素子領域２の各々の電極パッド３から当該半導体素子領域２の外側へと延出する、各々の延長配線６の他端部（露出部）は、すべてレジスト膜１４によって覆われた状態となる。
【００２４】
次に、図２（Ｃ）の断面図に示すように、延長配線６を介して複数の電極パッド３，４を導通状態に保持しつつめっき下地膜７をエッチングにより除去する。エッチング液としては、例えば、前述したようにめっき下地膜２８を銅とチタンの２層構造で形成している場合、銅に対してはリン酸系エッチャントを用い、チタンに対しては過酸化水素系エッチャントを用いる。この場合、延長配線６のエッチングが、延長配線６を覆っている絶縁膜５と、当該延長配線６の他端部を覆っているレジスト膜１４とによって阻止される。つまり、絶縁膜５とレジスト膜１４が、それぞれエッチング耐性を有するエッチング保護膜として機能する。このため、エッチングの開始から終了までの期間（以下、「エッチング期間」）にわたって、すべての電極パッド３，４を電気的に接続した状態（導通）に保持することができる。
【００２５】
その後、バンプ１３にフラックスを塗布した後、リフローによる加熱処理を行なうことにより、バンプ１３を半球状に形成する。この段階で、バンプ形成工程が終了となる。この段階で得られる半製品状態の半導体基板１は、複数の電極パッド３，４が形成された半導体素子領域２と、複数の電極パッド３，４と導通する状態で、半導体素子領域２の内側から外側にかけて形成された延長配線６と、複数の電極パッド３，４のうち、所定の電極パッド４を覆う状態で設けられためっき下地膜７と、所定の電極パッド４上にめっき下地膜７を介して形成されたバンプ１３とを備えた構成となる。この場合、めっき下地膜７は、上記のダイシング切除領域ＤＥにも存在する。ダイシング切除領域ＤＥでは、めっき下地膜７がレジスト膜１４で覆われ、さらに当該めっき下地膜７によって延長配線６の他端部が覆われた状態となる。
【００２６】
次に、ダイシング工程では、図２（Ｄ）の断面図及び図４（Ｂ）の平面図に示すように、半導体基板１の領域ＤＥを図示しないダイシングブレードで切断（切除）することにより、半導体基板１を複数の個片の半導体素子に分割する。このとき、各々の半導体素子領域２の外側に延在していた延長配線６の他端部は、ダイシングブレードを用いたダイシングにより切除される。このため、延長配線６による複数の電極パッド３，４の導通状態が断たれる。したがって、ダイシング前には、電気的に接続されていた半導体素子領域２内の電極パッド３，４は、ダイシング後に電気的に分離された状態となる。このため、ダイシング工程の後に、チップ単位で半導体素子の電気的試験を行なうことができる。
【００２７】
このように本発明の第１の実施の形態に係る半導体装置の製造方法においては、バンプ形成工程の前に、半導体基板１の主面上に複数の電極パッド３，４と導通する状態で延長配線６を形成しておき、バンプ形成工程の中で、延長配線６の一部を覆うようにめっき下地膜７を形成することにより、複数の電極パッド３，４を導通状態としている。そして、めっき下地膜７を用いたエッチング処理により電極パッド４上にバンプ１３を形成した後、延長配線６を介して複数の電極パッド３，４を導通状態に保持しつつめっき下地膜７をエッチングにより除去するようにしている。このため、エッチング期間中は、半導体素子領域２内に設けられたすべての電極パッド３，４を同電位に維持することができる。その結果、電極パッド３，４の電位差に伴うエッチング速度のばらつきを低減し、各々の電極パッド３，４を覆うめっき下地膜７を均一な速度でエッチングすることができる。したがって、めっき下地膜７のエッチング残りや、電極パッドの過剰エッチングを防止することができる。
【００２８】
図５〜図１０は本発明の第２の実施の形態に係る半導体装置の製造方法を説明する工程図である。まず、バンプ形成工程に移行する前に、図５（Ａ）の断面図及び図９（Ａ）の平面図に示す構造の半導体基板１１を作製する。半導体基板２１は、例えばシリコン基板を用いて構成されるものである。半導体基板２１は、平面的に見て、複数（図例では簡略例えばのために２つだけ表示）の半導体素子領域２２，２２に区画されている。各々の半導体素子領域２２，２２は、互いに同じ大きさの矩形状に区画されている。
【００２９】
半導体素子領域２２内には、複数の電極パッド２３，２４が形成されている。電極パッド２３は、半導体素子領域２２の外周部に複数並べて形成されている。電極パッド２４は、電極パッド２３よりも内側（内周側）の領域（すなわち半導体集積回路が形成される領域）に複数並べて形成されている。電極パッド２３は、半導体素子領域２２を区画する矩形の外形線に沿って所定の間隔で並べて設けられている。電極パッド２３，２４は、例えばアルミニウムによって形成されるものである。電極パッド２３，２４は、半導体基板１の主面上で外部に露出した状態となっている。
【００３０】
半導体素子領域２２内において、外周側に配置された複数の電極パッド２３は、例えばワイヤボンディングなどで外部の回路素子との電気的な接続を行なうための外部接続用の電極パッドとなる。各々の電極パッド２３は、平面視長方形に形成されている。これに対して、内周側に配置された複数の電極パッド２４は、フリップチップ実装用のバンプを形成するための電極パッドとなる。電極パッド２４は、平面視円形又は多角形に形成される。
【００３１】
複数の電極パッド２３のうち、一部の電極パッド２３は、例えば窒化シリコン膜からなる絶縁膜２５で被覆された配線を介して電極パッド２４と電気的に接続（導通）されている。複数の電極パッド２４は、上記配線を介して、対応する電極パッド２３に電気的に接続されている。また、半導体基板２１の主面は、前述した電極パッド２３，２４と絶縁膜２５の形成部位を除いて、図示しない保護膜により覆われている。この保護膜は、例えば窒化シリコン膜によって形成されるものである。この場合は、半導体素子領域２２内に設けられた各々の電極パッド２４が電気的に絶縁されているため、バンプ形成工程に移行する前の半導体基板２１の状態で、個々の半導体素子の電気的試験を行なうことができる。
【００３２】
このような構造の半導体基板２１を用意したら、バンプ形成工程に移行する。バンプ形成工程においては、まず、図５（Ｂ）の断面図に示すように、半導体基板２１の主面の全域（全面）に、レジスト膜２６を形成する。これにより、半導体基板２１の主面上で電極パッド２３，２４や絶縁膜２５がレジスト膜２６で覆われた状態となる。
【００３３】
次に、図５（Ｃ）の断面図及び図９（Ｂ）の平面図に示すように、上記レジスト膜２６を露光及び現像することにより、レジスト膜２６に細溝状の抜きパターン２７を形成する。抜きパターン２７とは、レジスト膜２７を所定のパターン形状で厚み方向に完全に抜いて形成されるものである。このため、抜きパターン２７の部分には、レジスト膜２６を形成しているレジスト材料が存在しない。抜きパターン２７は、大きくは、第１の抜きパターン２７Ａと第２の抜きパターン２７Ｂに分けられる。第１の抜きパターン２７Ａは、半導体素子領域２２内に設けられた複数（すべて）の電極パッド２３と１：１の対応関係で形成されている。第１の抜きパターン２７Ａは、対応する電極パッド２３から半導体素子領域２２の外側に向けて真っ直ぐに形成されている。また、第１の抜きパターン２７Ａは、半導体素子領域２２の外形線と交差（図例では直交）する状態で形成されている。第２の抜きパターン２７Ｂは、第１の抜きパターン２７Ａの各々に交差するように矩形の枠状に形成されている。第２の抜きパターン２７Ｂは、半導体素子領域２２を取り囲む状態に形成されている。
【００３４】
第１の抜きパターン２７Ａの一端部（内端部）は、対応する電極パッド２３上に配置されている。第１の抜きパターン２７Ａの他端部（外端部）は、半導体素子領域２２の外形線を越えて、半導体素子領域２２の外側に延在するとともに、半導体基板２１の主面上で半導体素子領域２２同士が隣り合う部分では、当該隣り合う半導体素子領域２２の相対応する電極パッド２３上に配置されている。これに対して、第２の抜きパターン２７Ｂは、各々の半導体素子領域２２の外形線よりも外側の領域で、第１の抜きパターン２７Ａの各々をつなぐように連続したマス目形状に形成されている。また、第２の抜きパターン２７Ｂは、ダイシング切除領域ＤＥ（図９（Ａ）参照）内に配置されている。
【００３５】
次に、図５（Ｄ）の断面図に示すように、上記レジスト膜２６によって覆われている半導体基板２１の主面上に蒸着法によって金の薄膜３０を形成する。このとき、抜きパターン２７で露出した部分（電極パッド２３の一部を含む）にも金の薄膜３０が形成される。
【００３６】
次に、図６（Ａ）の断面図及び図１０（Ａ）の平面図に示すように、上記レジスト膜２６を剥離によって除去する。これにより、半導体基板２１の主面上には、上記抜きパターン２７と同じパターン形状で、金の延長配線３０が形成された状態となる。延長配線３０の配線材料として金を用いた理由は、後述するめっき下地膜をエッチングにより除去する際に、延長配線３０がエッチングされないようにするためである。このため、延長配線３０の形成に用いる配線材料としては、めっき下地膜のエッチングで使用するエッチング液に対して、エッチング耐性を有する配線材料であればよい。
【００３７】
延長配線３０は、上記第１の抜きパターン２７Ａに沿って形成される第１の延長配線部３０Ａと、上記第２の抜きパターン２７Ｂに沿って形成される第２の延長配線部３０Ｂとに分けられる。第１の延長配線部３０Ａは、対応する電極パッド２３に物理的に接触した状態となる。また、第１の延長配線部３０Ａは、半導体素子領域２に設けられた各々の電極パッド２３から半導体素子領域２２の外側に延在した状態となる。一方、第２の延長配線部３０Ｂは、半導体素子領域２２を取り囲む状態で矩形の枠状に形成される。第２の延長配線部３０Ｂは、半導体素子領域２２の外側で、第１の延長配線部３０Ａの各配線部分をつなぐかたちで枠状に形成される。このため、半導体素子領域２２に設けられた各々の電極パッド２３は、延長配線３０（３０Ａ，３０Ｂ）を介して、電気的に接続（短絡）された状態となる。
【００３８】
次に、図６（Ｂ）の断面図に示すように、半導体基板２１の主面の全域（全面）に、バンプ形成のためのＵＢＭ層となるめっき下地膜２８を所定の膜厚で形成する。これにより、半導体基板２１の主面上で電極パッド２３，２４や絶縁膜２５、延長配線３０などが、めっき下地膜２８で覆われた状態となる。めっき下地膜２８は、例えば上記第１の実施の形態と同様に、銅（Ｃｕ）とチタン（Ｔｉ）の２層構造からなるものである。
【００３９】
次に、図６（Ｃ）の断面図に示すように、半導体基板２１の主面上に、めっき下地膜２８を覆う状態でレジスト膜２９を形成する。次に、図７（Ａ）の断面図に示すように、半導体基板２１の主面上に露光マスク３１を配置し、この露光マスク３１を用いてレジスト膜２９を露光する。ここでは一例として、露光された部分が、この後の現像で除去されるポジ型の感光性樹脂材料を用いてレジスト膜２９を形成するものとする。このため、バンプの形成対象となる電極パッド２４上に開口を有する露光マスク３１を用いて、レジスト膜２９を露光する。
【００４０】
次に、図７（Ｂ）の断面図に示すように、露光済みのレジスト膜２９を現像し、かつ現像後のレジスト残渣を除去するディスカムを実施することにより、レジスト膜２９に開口部３２を形成する。そうすると、バンプの形成対象となる電極パッド３４を覆っているめっき下地膜２８が、レジスト膜２９の開口部３２を通して外部に露出した状態となる。
【００４１】
次に、図７（Ｃ）の断面図に示すように、複数の電極パッド２３，２４のうち、「所定の電極パッド」となる外周側の電極パッド２４上にめっき下地膜２８を用いためっき処理によりバンプ３５を形成する。具体的には、上記レジスト膜２９の開口部３２を通して、電極パッド２４上のめっき下地膜２８の部分に、電解めっき法によって、例えばニッケル膜３３とはんだ膜３４を順に積層することにより、それらの積層膜からなるバンプ３５を形成する。はんだ膜３４は、例えば、錫銀（Ｓｎ−Ａｇ）の合金膜によって形成する。これにより、レジスト膜２９の開口部３２にバンプ３５が形成される。
【００４２】
次に、図７（Ｄ）の断面図に示すように、半導体基板２１の主面上からレジスト剥離とアッシングによってレジスト膜２９を除去する。これにより、電極パッド２４を覆っているめっき下地膜２８の上に、バンプ３５が突出した状態で配置される。この段階で、上記のめっき下地膜２８が半導体基板２１の主面上に露出した状態となる。
【００４３】
次に、図８（Ａ）の断面図に示すように、延長配線３０を介して複数の電極パッド２３，２４を導通状態に保持しつつめっき下地膜２８をエッチングにより除去する。エッチング液としては、例えば、前述したようにめっき下地膜２８を銅とチタンの２層構造で形成している場合、銅に対してはリン酸系エッチャントを用い、チタンに対しては過酸化水素系エッチャントを用いる。この場合、銅のエッチングに用いるエッチング液とチタンのエッチングに用いるエッチング液の双方に対して、延長配線３０の形成に用いた金がエッチング耐性を有することから、めっき下地膜２８と一緒に延長配線３０がエッチングされることがない。このため、エッチング前に延長配線３０をエッチング保護膜で保護しなくても、エッチング期間中に、すべての電極パッド２３，２４を電気的に接続した状態（導通状態）に保持することができる。
【００４４】
次に、図８（Ｂ）の断面図に示すように、バンプ３５にフラックスを塗布した後、リフローによる加熱処理を行なうことにより、バンプ３５を半球状に形成する。この段階で、バンプ形成工程が終了となる。この段階で得られる半製品状態の半導体基板２１は、複数の電極パッド２３，２４が形成された半導体素子領域２２と、複数の電極パッド２３，２４と導通する状態で、半導体素子領域２２の内側から外側にかけて形成された延長配線３０と、複数の電極パッド２３，２４のうち、所定の電極パッド２４を覆う状態で設けられためっき下地膜２８と、所定の電極パッド２４上にめっき下地膜２８を介して形成されたバンプ３５とを備えた構成となる。
【００４５】
次に、ダイシング工程では、図８（Ｃ）の断面図及び図１０（Ｂ）の平面図に示すように、半導体基板２１を図示しないダイシングブレードで切断することにより、半導体基板２１を複数の個片の半導体素子に分割する。このとき、各々の半導体素子領域２２の外側に延在していた延長配線３０のうち、半導体素子領域２２を囲んでいた第２の延長配線部３０Ｂのすべてと、当該第２の延長配線部３０Ｂに交差する第１の延長配線部３０Ａの一部が、ダイシングブレードを用いたダイシングにより切除される。このため、延長配線３０による複数の電極パッド２３，２４の導通状態が断たれる。したがって、ダイシング前（基板分割前）には、互いに電気的に接続されていた半導体素子領域２２内の各々の電極パッド２３，２４は、ダイシング後（基板分割後）に電気的に分離された状態となる。このため、ダイシング工程の後に、チップ単位で半導体素子の電気的試験を行なうことができる。
【００４６】
このように本発明の第２の実施の形態に係る半導体装置の製造方法においては、バンプ形成工程の中で、半導体基板２１の主面上に複数の電極パッド２３，２４と導通する状態で延長配線３０を形成し、この延長配線３０を介して複数の電極パッド２３，２４を導通状態に保持しつつめっき下地膜２８をエッチングにより除去するようにしている。このため、エッチング期間中は、半導体素子領域２２内に設けられたすべての電極パッド２３，２４を同電位に維持することができる。その結果、電極パッド２３，２４の電位差に伴うエッチング速度のばらつきを低減し、各々の電極パッド２３，２４を覆うめっき下地膜２８を均一な速度でエッチングすることができる。したがって、めっき下地膜２８のエッチング残りや、電極パッドの過剰エッチングを防止することができる。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する工程図（その１）である。
【図２】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する工程図（その２）である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する工程図（その３）である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する工程図（その４）である。
【図５】本発明の第２の実施の形態に係る半導体装置の製造方法を説明する工程図（その１）である。
【図６】本発明の第２の実施の形態に係る半導体装置の製造方法を説明する工程図（その２）である。
【図７】本発明の第２の実施の形態に係る半導体装置の製造方法を説明する工程図（その３）である。
【図８】本発明の第２の実施の形態に係る半導体装置の製造方法を説明する工程図（その４）である。
【図９】本発明の第２の実施の形態に係る半導体装置の製造方法を説明する工程図（その５）である。
【図１０】本発明の第２の実施の形態に係る半導体装置の製造方法を説明する工程図（その６）である。
【符号の説明】
【００４８】
１，２１…半導体基板、２，２２…半導体素子領域、３，４，２３，２４…電極パッド、６，３０…延長配線、７，２８…めっき下地膜、１３，３５…バンプ
【図１】
2009302357.tif 000003
【図２】
2009302357.tif 000004
【図３】
2009302357.tif 000005
【図４】
2009302357.tif 000006
【図５】
2009302357.tif 000007
【図６】
2009302357.tif 000008
【図７】
2009302357.tif 000009
【図８】
2009302357.tif 000010
【図９】
2009302357.tif 000011
【図１０】
2009302357.tif 000012