(57)【要約】【課題】電気光学装置において、データ信号のバラツキによる表示ムラを低減し、高品質な画像を表示可能とする。【解決手段】電気光学装置は、基板（１０）上に、第１方向及び該第１方向に交わる第２方向に沿って配列された複数の画素部（２）と、第１方向に沿って設けられると共にＮ本毎にブロック化されることにより形成されたデータ線群に属する当該データ線を互いに異なるタイミングで駆動させることが可能なように時系列化されたデータ信号が夫々供給される複数のデータ線（Ｘ）と、複数の画素部に対して複数のデータ線を介してデータ信号を出力する複数の出力回路（４１ｆ）とを備える。データ線群における少なくとも互いに隣り合う２本のデータ線には、複数の出力回路のうち互いに異なる出力回路から出力されたデータ信号が夫々供給される。【選択図】図４
2009198765.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
該基板上に第１方向及び該第１方向に交わる第２方向に沿って配列された複数の画素部と、
前記基板上に前記第１方向に沿って設けられると共に、Ｎ（但し、Ｎは２以上の整数）本毎にブロック化されることにより形成されたデータ線群に属する当該データ線を互いに異なるタイミングで駆動させることが可能なように時系列化されたデータ信号が夫々供給される複数のデータ線と、
前記複数の画素部に対して前記複数のデータ線を介して前記データ信号を出力する複数の出力回路と
を備え、
前記データ線群における少なくとも互いに隣り合う２本のデータ線には、前記複数の出力回路のうち互いに異なる出力回路から出力された前記データ信号が夫々供給される
ことを特徴とする電気光学装置。
【請求項２】
前記複数の出力回路は、前記Ｎ本の前記データ線に対応して夫々設けられると共に、２以上の前記出力回路を一群とする出力回路群毎に２以上の前記データ線群に対応付けられており、
前記出力回路群に属する前記出力回路の各々が対応する前記データ線のうち少なくとも２本のデータ線の各々は、前記出力回路群に対応する前記２以上のデータ線群のうち互いに異なるデータ線群に属する
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記出力回路群に属する前記出力回路からは夫々、前記データ線群において互いに相異なる前記出力回路に電気的に接続された相異なる前記データ線を異なるタイミングで駆動させることが可能なように時系列化された前記データ信号が出力され、
前記出力回路群に対応する前記データ線群に対して、各々の前記出力回路より出力された前記時系列化されたデータ信号を前記データ線群毎に時分割し、該時分割することにより得られた前記画素部の階調を規定する前記データ信号を、前記データ線群における前記データ線のいずれかに振り分ける時分割回路を備える
ことを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記時系列化されたデータ信号は、前記複数の出力回路の各々から一斉に出力され、各々の前記データ線群では前記時分割回路により同時並行的に前記時分割されたデータ信号が前記データ線に振り分けられると共に、
前記出力回路群に対応する前記データ線群において夫々、前記時分割回路によりタイミングを同期させて前記データ信号が供給される前記データ線は、互いに異なる前記出力回路に電気的に接続される
ことを特徴とする請求項３に記載の電気光学装置。
【請求項５】
請求項１から４のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
【請求項６】
基板と、該基板上に第１方向及び該第１方向に交わる第２方向に沿って配列された複数の画素部と、前記基板上に前記第１方向に沿って設けられると共に、Ｎ（但し、Ｎは２以上の整数）本毎にブロック化されることにより形成されたデータ線群に属する当該データ線を互いに異なるタイミングで駆動させることが可能なように時系列化されたデータ信号が夫々供給される複数のデータ線と、前記複数の画素部に対して前記複数のデータ線を介して前記データ信号を出力する複数の出力回路とを備える電気光学装置を駆動する電気光学装置の駆動方法であって、
前記データ線群における少なくとも互いに隣り合う２本のデータ線に、前記複数の出力回路のうち互いに異なる出力回路から出力された前記データ信号が夫々供給されるように、前記複数の出力回路から前記データ信号を出力する工程を備えることを特徴とする電気光学装置の駆動方法。
【請求項７】
基板と、該基板上に第１方向及び該第１方向に交わる第２方向に沿って配列された複数の画素部と、前記基板上に前記第１方向に沿って設けられると共に、Ｎ（但し、Ｎは２以上の整数）本毎にブロック化されることにより形成されたデータ線群に属する当該データ線を互いに異なるタイミングで駆動させることが可能なように時系列化されたデータ信号が夫々供給される複数のデータ線とを備える電気光学装置を駆動するための駆動回路であって、
前記複数の画素部に対して前記複数のデータ線を介して前記データ信号を出力する複数の出力回路を備え、
前記データ線群における少なくとも互いに隣り合う２本のデータ線には、前記複数の出力回路のうち互いに異なる出力回路から出力された前記データ信号が夫々供給される
ことを特徴とする電気光学装置用駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この種の電気光学装置として、例えば、画素領域における表示動作などの電気光学動作を行う電気光学パネルと、これを駆動するための駆動回路の少なくとも一部を担う駆動用集積回路が実装されたフレキシブル基板とから構成される電気光学装置がある。このように構成された電気光学装置では、制御回路の一部を電気光学パネルから切り離すことで、電気光学パネルの小型化や、電気光学パネルのサイズに対する画素領域の拡大等を可能としている。
【０００２】
例えば特許文献１では、電気光学パネルの駆動用集積回路を、ＣＯＦ（Chip On Film）等の実装技術によりフレキシブル基板上に設け、電気光学パネルに順次データ電圧を出力するという技術が開示されている。
【０００３】
【特許文献１】特開２００５−４３４１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した技術のように、駆動用集積回路から出力されるデータ電圧によって電気光学パネルを駆動する際には、駆動用集積回路に含まれる複数の出力アンプから出力されるデータ電圧に出力アンプ毎のバラツキが生じてしまう。このようなデータ電圧のバラツキは、例えば表示される画像における縦方向の輝度ムラの原因となるおそれがある。尚、このような輝度ムラは、出力アンプが駆動用集積回路外の電気光学装置内の内蔵回路に設けられる場合も同様に発生し得る。従って、上述した技術においては、データ電圧のバラツキによって、画質が低下してしまうおそれがあるという技術的問題点がある。
【０００５】
本発明は、例えば上述した問題点に鑑みなされたものであり、データ電圧のバラツキによる表示ムラを低減し、高品質な画像を表示可能とする電気光学装置及びその駆動方法、及び該電気光学装置を駆動するための電気光学装置用駆動回路、並びに電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明の電気光学装置は上記課題を解決するために、基板と、該基板上に第１方向及び該第１方向に交わる第２方向に沿って配列された複数の画素部と、前記基板上に前記第１方向に沿って設けられると共に、Ｎ（但し、Ｎは２以上の整数）本毎にブロック化されることにより形成されたデータ線群に属する当該データ線を互いに異なるタイミングで駆動させることが可能なように時系列化されたデータ信号が夫々供給される複数のデータ線と、前記複数の画素部に対して前記複数のデータ線を介して前記データ信号を出力する複数の出力回路とを備え、前記データ線群における少なくとも互いに隣り合う２本のデータ線には、前記複数の出力回路のうち互いに異なる出力回路から出力された前記データ信号が夫々供給される。
【０００７】
本発明の電気光学装置によれば、その動作時に、出力回路から複数のデータ線を介してデータ信号が出力される。尚、「データ信号」とは、画像を表示するためのデータを有する電圧を意味している。即ち、ここでのデータ信号は、画像信号と呼ぶこともできる。出力回路は、例えばオペアンプ等の増幅回路であり、データ信号を増幅しつつ出力する。出力回路は、典型的には、集積回路の一部として形成されており、画素部が配列される基板に電気的に接続された、フレキシブル基板上に配置される。尚、画素部が配列される基板上に配置されてもよい。
【０００８】
複数のデータ線に出力されたデータ信号は、基板上に配列された複数の画素部に供給される。データ信号は、例えばデータ線と交差して同一基板上に配線される走査線（第２方向に沿う配線）から供給される走査信号に対応して複数の画素部に供給される。これにより、所謂アクティブマトリクス方式による画像表示が行われる。尚、画素部は、例えばＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる透明電極を含んでおり、データ線に沿った第１方向と、第１方向に交わる第２方向に沿って配列されている。即ち、複数の画素部は、基板上にマトリクス状に配列されている。
【０００９】
ここに、複数の出力回路から出力されたデータ信号には、例えば各出力回路での互いの増幅率の微差によりバラツキが生じ得る。よって、例えば同一のデータ信号が出力された場合であっても、相異なる出力回路から出力されたデータ信号であれば、互いにズレが生じることがある。ここで仮に、一の出力回路と一のデータ線群とを対応させてデータ信号の供給を行う場合、データ線群毎に供給されるデータ信号にバラツキが生じる。即ち、データ線群に対応する画素列の１グループ毎に輝度差が生じる。よって、表示される画像には、隣接するデータ線群の境においてデータ線方向に伸びるライン状の表示ムラが生じてしまう。
【００１０】
しかるに本発明では特に、データ線群における少なくとも互いに隣り合う２本のデータ線には、複数の出力回路のうち互いに異なる出力回路から出力されたデータ信号が夫々供給される。よって、複数の出力回路の各々でデータ信号にバラツキが生じても、各データ線群間の輝度差に基づくライン状の表示ムラが、複数の画素部による表示画面上で顕著に視認されるのを抑制することができる。
【００１１】
従って、本発明の電気光学装置によれば、データ信号のバラツキによる表示ムラを低減することが可能となる。従って、高品質な画像を表示することが可能である。
【００１２】
本発明の電気光学装置の一態様では、前記複数の出力回路は、前記Ｎ本の前記データ線に対応して夫々設けられると共に、２以上の前記出力回路を一群とする出力回路群毎に２以上の前記データ線群に対応付けられており、前記出力回路群に属する前記出力回路の各々が対応する前記データ線のうち少なくとも２本のデータ線の各々は、前記出力回路群が対応する前記２以上のデータ線群のうち互いに異なるデータ線群に属する。
【００１３】
この態様によれば、例えば、出力回路群に属する出力回路の各々が対応するデータ線は夫々、出力回路群に対応するデータ線群のいずれかに配置される、言い換えれば、各出力回路に対応するデータ線の各々を互いに組み合わせて、出力回路群に対応する各々のデータ線群が構成される。よって、複数の出力回路の各々でデータ信号にバラツキが生じても、各データ線群間の輝度差に基づくライン状の表示ムラが、複数の画素部による表示画面上で顕著に視認されるのを確実に抑制することができる。
【００１４】
上述した複数の出力回路が出力回路群毎に２以上のデータ線群に対応付けられてる態様では、前記出力回路群に属する前記出力回路からは夫々、前記データ線群において互いに相異なる前記出力回路に電気的に接続された相異なる前記データ線を異なるタイミングで駆動させることが可能なように時系列化された前記データ信号が出力され、前記出力回路群に対応する前記データ線群に対して、各々の前記出力回路より出力された前記時系列化されたデータ信号を前記データ線群毎に時分割し、該時分割することにより得られた前記画素部の階調を規定する前記データ信号を、前記データ線群における前記データ線のいずれかに振り分ける時分割回路を備えてもよい。
【００１５】
この場合には、各データ線群について時分割回路が設けられ、複数の画素部を画素列毎に時分割駆動することが可能なように構成される。より具体的には、複数の出力回路からは夫々時系列化されたデータ信号が出力されると共に、出力回路群の各出力回路から出力されたデータ信号は、出力回路群に対応するデータ線群に対して夫々、時分割回路によって時分割されて各データ線に振り分けられる。
【００１６】
複数の出力回路の各々から出力されるデータ信号は、対応するデータ線を夫々互いに異なるタイミングで駆動させることが可能なように、且つ出力回路群に対応するデータ線群の各々において、相異なる出力回路に電気的に接続された相異なるデータ線を互いに異なるタイミングで駆動させることが可能なように、時系列化されている。よって、各データ線群において、時分割回路により振り分けられたデータ信号に基づいて、同一の出力回路に対応するデータ線、及び相異なる出力回路に対応する相異なるデータ線を夫々、互いに相異なるタイミングで駆動させることが可能となる。
【００１７】
よって、この態様では、データ線群毎にこれに属するデータ線を線順次に駆動させて、対応する画素部の各々にデータ信号を供給することができる。
【００１８】
この時分割回路を備える態様では、前記時系列化されたデータ信号は、前記複数の出力回路の各々から一斉に出力され、各々の前記データ線群では前記時分割回路により同時並行的に前記時分割されたデータ信号が前記データ線に振り分けられると共に、前記出力回路群に対応する前記データ線群において夫々、前記時分割回路によりタイミングを同期させて前記データ信号が供給される前記データ線は、互いに異なる前記出力回路に電気的に接続されるように構成してもよい。
【００１９】
このように構成した場合、各データ線群においては同時並行的に、対応する出力回路から出力された時系列化されたデータ信号は、時分割回路により時分割され、時分割されたデータ信号は各データ線に振り分けられる。従って、この態様では、各データ線群を同時並行的に時分割駆動することが可能となる。
【００２０】
この態様では、各出力回路群について、対応するデータ線群の各々でデータ信号の供給のタイミングが互いに同期するデータ線には、互いに異なる出力回路からデータ信号が供給される。よって、出力回路群に対応するデータ線群を夫々互いにより容易に同時並行的に時分割駆動させることができる。その結果、各データ線群をより容易に同時並行的に時分割駆動させることが可能となる。
【００２１】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備する。
【００２２】
本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、データ信号のバラツキによる表示ムラを低減することができる。よって、高品質な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することも可能である。
【００２３】
本発明の電気光学装置の駆動方法は上記課題を解決するために、基板と、該基板上に第１方向及び該第１方向に交わる第２方向に沿って配列された複数の画素部と、前記基板上に前記第１方向に沿って設けられると共に、Ｎ（但し、Ｎは２以上の整数）本毎にブロック化されることにより形成されたデータ線群に属する当該データ線を互いに異なるタイミングで駆動させることが可能なように時系列化されたデータ信号が夫々供給される複数のデータ線と、前記複数の画素部に対して前記複数のデータ線を介して前記データ信号を出力する複数の出力回路とを備える電気光学装置の駆動方法であって、前記データ線群における少なくとも互いに隣り合う２本のデータ線に、前記複数の出力回路のうち互いに異なる出力回路から出力された前記データ信号が夫々供給されるように、前記複数の出力回路から前記データ信号を出力する工程を備える。
【００２４】
本発明の電気光学装置の駆動方法によれば、上述した本発明の電気光学装置と同様に、電気光学装置において、データ信号のバラツキによる表示ムラを低減することが可能となる。
【００２５】
尚、本発明の電気光学装置の駆動方法においても、上述した本発明の電気光学装置における各種態様と同様の各種態様を採ることが可能である。
【００２６】
本発明の電気光学装置用駆動回路は上記課題を解決するために、基板と、該基板上に第１方向及び該第１方向に交わる第２方向に沿って配列された複数の画素部と、前記基板上に前記第１方向に沿って設けられると共に、Ｎ（但し、Ｎは２以上の整数）本毎にブロック化されることにより形成されたデータ線群に属する当該データ線を互いに異なるタイミングで駆動させることが可能なように時系列化されたデータ信号が夫々供給される複数のデータ線とを備える電気光学装置を駆動するための駆動回路であって、前記複数の画素部に対して前記複数のデータ線を介して前記データ信号を出力する複数の出力回路とを備え、前記データ線群における少なくとも互いに隣り合う２本のデータ線には、前記複数の出力回路のうち互いに異なる出力回路から出力された前記データ信号が夫々供給される。
【００２７】
本発明の電気光学装置用駆動回路によれば、上述した本発明の電気光学装置と同様に、電気光学装置において、データ信号のバラツキによる表示ムラを低減することが可能となる。
【００２８】
尚、本発明の電気光学装置の駆動方法においても、上述した本発明の電気光学装置における各種態様と同様の各種態様を採ることが可能である。
【００２９】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００３０】
以下では、本発明の実施形態について図を参照しつつ説明する。
【００３１】
先ず、本実施形態に係る電気光学装置について、図を参照して説明する。尚、以下では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴ（Thin Film Transistor）アクティブマトリクス駆動方式の液晶装置を例にとる。
【００３２】
先ず、本実施形態に係る電気光学装置における電気光学パネルの構成について、図１及び図２を参照して説明する。ここに図１は、本実施形態に係る電気光学装置における電気光学パネルの構成を示す平面図であり、図２は、図１のＨ−Ｈ´線断面図である。
【００３３】
図１及び図２において、本実施形態に係る電気光学パネルでは、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０は、本発明の「基板」の一例であり、例えば石英基板、ガラス基板等の透明基板や、シリコン基板等である。対向基板２０は、例えば石英基板、ガラス基板等の透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されている。ＴＦＴアレイ基板１０と対向基板２０とは、複数の画素電極が設けられた画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００３４】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（即ち、基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材５６が散布されている。
【００３５】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００３６】
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、時分割回路４２及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００３７】
ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材で電気的に接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００３８】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ（図５において符号２２ａ）上に、配向膜１６が形成されている。画素電極９ａは、ＩＴＯ膜などの透明導電膜からなり、配向膜１６は、ポリイミド膜などの有機膜からなる。他方、対向基板２０上には、格子状又はストライプ状の遮光膜２３が形成された後に、その全面に亘って対向電極２１が設けられており、更には最上層部分に配向膜２２が形成されている。対向電極２１は、ＩＴＯ膜などの透明導電膜からなり、配向膜２２は、ポリイミド膜などの有機膜からなる。このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で所定の配向状態をとる。
【００３９】
尚、図１及び図２に示したＴＦＴアレイ基板１０上には、これらの時分割回路４２、走査線駆動回路１０４等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００４０】
次に電気光学装置の構成を概略的に、図３から図６を参照して説明する。ここに図３は、電気光学装置の全体構成を概略的に示す斜視図であり、図４は、本実施形態に係る電気光学装置の具体的構成を示す回路図である。また図５は、画素部の構成を示す回路図であり、図６は、ドライバＩＣの構成を示すブロック図である。
【００４１】
図３において、本実施形態に係る電気光学装置は、図１及び図２を参照して説明した電気光学パネルと、フレキシブル基板２００と、ドライバＩＣ４１とを備えて構成されている。
【００４２】
フレキシブル基板２００は、外部回路接続端子１０２を介して、電気光学パネルと電気的に接続されている。また、電気光学パネルと接続されない側の端部は、図示しない回路基板等に電気的に接続される。後述するように画像信号（データ電圧等）は、回路基板等から供給された表示データに基づいてフレキシブル基板２００上のドライバＩＣ４１において生成され電気光学パネルに供給される。
【００４３】
ドライバＩＣ４１は、電気光学パネル外におけるフレキシブル基板２００上に設けられおり、電気光学パネルに対する画像信号供給装置或いは回路とも呼べるものとして構築されている。加えて、ドライバＩＣ４１は、ガンマ補正、シリアル−パラレル変換等の補正処理を実行するように構成されてもよい。尚、ドライバＩＣ４１は、電気光学パネルに内蔵される回路或いは装置として構築されてもよく、そのような場合には、上述した時分割回路４２や走査線駆動回路１０４等を含んで構築されてもよい。この場合には、後述するドライバＩＣ４１内の出力回路４１ｆ１〜４１ｆｉ等（図６参照）は、ＴＦＴアレイ基板１０上の内蔵回路内に作り込まれることとなる。ドライバＩＣ４１のより詳細な構成については後述する。
【００４４】
図４に示すように、電気光学パネルは、例えば、ＴＦＴ（Thin Film Transistor）等のスイッチング素子によって液晶素子を駆動するアクティブマトリクス型の表示パネルである。電気光学パネルにおける画像表示領域１０ａには、ｍドット×ｎライン分の画素部２がマトリクス状（二次元平面的）に並んでいる。また、図１又は図２におけるＴＦＴアレイ基板１０上には、それぞれが行方向（即ち、Ｘ方向）に延在しているｎ本の走査線Ｙ１〜Ｙｎと、それぞれが列方向（即ち、Ｙ方向）に延在しているｍ本のデータ線Ｘ１〜Ｘｍとが設けられており、これらの交差に対応して画素部２が配置されている。尚、以下の説明において、画像表示領域１０ａ中のある画素部２を特定する場合、データ線Ｘの添字１〜ｍと走査線Ｙの添字１〜ｎとを用い、これらの交差（１〜ｍ，１〜ｎ）として表現するものとする。例えば、最も左上の画素２は（１，１）であり、最も右下の画素２は（ｍ，ｎ）となる。
【００４５】
図５には、１つの画素部２の構成の一例を示してある。画素部２は、スイッチング素子であるＴＦＴ２１、液晶容量２２及び蓄積容量２３によって構成されている。ＴＦＴ２１のソースは１本のデータ線Ｘに接続され、そのゲートは１本の走査線Ｙに接続されている。同一列に並んだ画素部２に関しては、それぞれのＴＦＴ２１のソースが同じデータ線Ｘに接続されている。また、同一行に並んだ画素２に関しては、それぞれのＴＦＴ２１のゲートが同じ走査線Ｙに接続されている。ＴＦＴ２１のドレインは、互いに電気的に並列に設けられた液晶容量２２と蓄積容量２３とに共通接続されている。液晶容量２２は、画素電極２２ａと、対向電極２２ｂと、これらの電極２２ａ及び２２ｂ間に挟持された液晶層とによって構成されている。蓄積容量２３は、画素電極２２ａと、図示しない共通容量電極との間に形成されており、電圧Ｖｃｓが供給される。この蓄積容量２３によって、液晶に蓄積される電荷のリークの影響が抑制される。一方、画素電極２２ａ側には、ＴＦＴ２１を介して、データ電圧等が印加され、この印加される電圧レベルに応じて、液晶容量２２と蓄積容量２３とが充放電される。これにより、画素電極２２ａと対向電極２２ｂとの間の電位差（即ち、液晶の印加電圧）に応じて、液晶層の透過率が設定され、画素部２の階調が設定される。
【００４６】
図４に戻り、画素部２の駆動は、液晶の長寿命化を図るべく、好ましくは所定の期間毎に電圧極性を反転させる交流化駆動によって行われる。電圧極性は、液晶層に作用する電界の向き、換言すれば、液晶層の印加電圧の正逆に基づいて定義される。本実施形態では、典型的には交流化駆動の一方式であるコモンＤＣ駆動、すなわち、対向電極２２ｂに印加される電圧Ｖｌｃｏｍと共通容量電極に印加される電圧Ｖｃｓとを一定に維持し、画素電極２２ａ側の極性を反転させる駆動方式を採用するものとする。
【００４７】
制御回路５は、図示しない上位装置より入力される垂直同期信号Ｖｓ、水平同期信号Ｈｓ、ドットクロック信号ＤＣＬＫ等の外部信号に基づいて、走査線駆動回路１０４、データ線駆動回路１０１及びフレームメモリ６を同期制御する。この同期制御の下、走査線駆動回路１０４及びデータ線駆動回路１０１は、互いに協働して画像表示領域１０ａにおける表示制御を行う。尚、本実施形態では、高速表示によってフリッカーの発生を抑制すべく、リフレッシュレート（即ち、垂直同期周波数）を通常の２倍に相当する１２０［Ｈｚ］に設定した倍速駆動を採用するものとする。この場合、垂直同期信号Ｖｓによって規定される１フレーム（即ち、１／６０［Ｓｅｃ］）は２つのフィールドで構成され、１フレームにおいて２回の線順次走査が行われることになる。
【００４８】
走査線駆動回路１０４は、シフトレジスタ、出力回路等を主体に構成されており、各走査線Ｙ１〜Ｙｎに走査信号ＳＥＬを出力する（後述する図７、図８参照）ことで、１本の走査線Ｙが選択される期間に相当する１水平走査期間（以下「１Ｈ」という）毎に、走査線Ｙ１〜Ｙｎを順次選択していく。走査信号ＳＥＬ（図７、図８参照）は、高電位レベル（以下「Ｈレベル」という）又は低電位レベル（以下「Ｌレベル」という）の２値的なレベルをとり、データの書込対象となる画素行に対応する走査線ＹはＨレベル、これ以外の走査線ＹはＬレベルにそれぞれ設定される。この走査信号ＳＥＬにより、データの書込対象となる画素行が順次選択され、画素部２に書き込まれたデータは１フィールドに亘って保持される。
【００４９】
フレームメモリ６は、画像表示領域１０ａにおける解像度に相当するｍ×ｎビットのメモリ空間を少なくとも有し、上位装置から入力される表示データをフレーム単位で格納・保持する。フレームメモリ６へのデータの書き込み、及び、フレームメモリ６からのデータの読み出しは、制御回路５によって制御される。ここで、画素部２の階調を規定する表示データＤは、一例として、Ｄ０〜Ｄ５の６ビットで構成される６４階調データである。フレームメモリ６より読み出された表示データＤは、６ビットのバスを介して、データ線駆動回路１０１にシリアルに転送される。
【００５０】
ここに、制御回路５及びフレームメモリ６は、図３に示すフレキシブル基板２００にドライバＩＣ４１と共に設けられるか、或いは、フレキシブル基板２００を介して電気光学パネルと電気的に接続される回路基板に作り込まれるようにしてもよい。或いは、制御回路５及びフレームメモリ６の少なくとも一部を電気光学パネルに内蔵するようにしてもよい。
【００５１】
フレームメモリ６の後段に設けられたデータ線駆動回路１０１は、走査線駆動回路１０４と協働して、データの書込対象となる画素行毎に供給すべきデータをデータ線Ｘ１〜Ｘｍに出力する。データ線駆動回路１０１は、図３に示すように電気光学パネル外に設けられたドライバＩＣ４１、及び図１又は図２に示すようにＴＦＴアレイ基板１０上に内蔵された時分割回路４２で構成されている。ドライバＩＣ４１のｉ本の出力ピンＰＩＮ１〜ＰＩＮｉには、出力線ＤＯ１〜ＤＯｉが電気的に接続されている。時分割回路４２は、製造コストの低減を図るべく、ポリシリコンＴＦＴ等によって表示パネルに一体形成されている。尚、その詳細な構成については図４においては簡略化して示してあるが、ドライバＩＣ４１のｉ本の出力ピンＰＩＮ１〜ＰＩＮｉは、これに対応する電気光学パネルの外部回路接続端子１０２（図１又は図２参照）を介して、典型的にはＴＦＴアレイ基板１０上に配線された出力線ＤＯ１〜ＤＯｉに電気的に接続されるものとする。
【００５２】
ドライバＩＣ４１は、今回データを書き込む画素行に対するデータの出力と、次回にデータを書き込む画素行に関するデータの点順次的なラッチ（即ち、保持）とを同時に行うと共に、時系列的な電圧（典型的にはデータ電圧）を出力可能なように構成されている。以下では、ドライバＩＣ４１の構成と動作について詳細に説明する。
【００５３】
図６において、ドライバＩＣ４１には、Ｘシフトレジスタ４１ａ、第１のラッチ回路４１ｂ、第２のラッチ回路４１ｃ、切替スイッチ群４１ｄ及びＤ／Ａ変換回路４１ｅといった主要な回路が内蔵されている。Ｘシフトレジスタ４１ａは、１Ｈの最初に供給されるスタート信号ＳＴをクロック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ１，Ｓ２，Ｓ３，…，ＳｍのいずれかをＨレベル、それ以外をＬレベルに設定する。第１のラッチ回路４１ｂは、ラッチ信号Ｓ１，Ｓ２，Ｓ３，…，Ｓｍの立ち下がり時において、シリアルデータとして供給されたｍ個の６ビットデータＤを順次ラッチする。第２のラッチ回路４１ｃは、第１のラッチ回路４１ｂにおいてラッチされたデータＤをラッチパルスＬＰの立ち下がり時において同時にラッチする。ラッチされたｍ個のデータＤは、次の１Ｈにおいて、デジタルデータであるデータ信号ｄ１〜ｄｍとして、第２のラッチ回路４１ｃよりパラレルに出力される。
【００５４】
データ信号ｄ１〜ｄｍは、一例として、４本のデータ線単位で設けられたｍ／４個（＝ｉ個）の切替スイッチ群４１ｄによって、４画素分の時系列的なデータとしてグループ化される。ここで、単一の切替スイッチ群４１ｄは、５つのスイッチのセットとして図示されているが、実際には、６ビット分のスイッチ群を５系統有している。同一系統中の６個のスイッチは常に同様に動作するので、以下、６個のスイッチを１つのスイッチとみなして説明する。かかる点は、切換スイッチ群４１ｄに対応して、時分割回路４２を構成する選択スイッチ（１系統が１つの選択スイッチ）についても同様である。
【００５５】
ここに、本実施形態では、第１又は第２のラッチ回路４１ｂ又は４１ｃからは、各切替スイッチ群４１ｄに、出力回路４１ｆを介してこれに対応する４本のデータ線Ｘを駆動することが可能なように、データ信号ｄ１〜ｄｍを４本のデータ線Ｘに対応する信号毎に組み替えて、各４画素分のデータ（例えば、ｄ１、ｄ６、ｄ３及びｄ８、或いはｄ５、ｄ２、ｄ７及びｄ４）が出力される。また、これに加えて補正データｄａｍｄも入力される。この補正データｄａｍｄは、後述する補正電圧Ｖａｍｄの電圧レベルを規定するデジタルデータである。尚、上述したようなデータ信号ｄ１〜ｄｍの組み換えは例えば制御回路５において行われるようにしてもよい。この場合、制御回路５において４画素分のデータ毎に組み替えられて出力されるデータ信号が第１及び第２のラッチ回路４１ｂ及び４１ｃによってラッチされ、第２のラッチ回路４１ｃから出力される。
【００５６】
切替スイッチ群４１ｄを構成する５つのスイッチは、５つの制御信号ＣＮＴ１〜ＣＮＴ５のいずれかによって導通制御され、オフセットしたタイミングで択一的に順次オンしていく。これによって、１Ｈにおいて、補正データｄａｍｄと４画素分のデータ信号（例えばｄ１、ｄ６、ｄ３及びｄ８）とのセットは、この順序（ｄａｍｄ、ｄ１、ｄ６、ｄ３、ｄ８の順）で時系列化され、切替スイッチ群４１ｄより時系列的に出力される。
【００５７】
このように出力された時系列的に構成されたデジタルデータは、Ｄ／Ａ（Digital to Analog）変換回路４１ｅによってＤ／Ａ変換され、各々が時系列的に構成されたアナログデータとして出力される。ここに、図６においてデータ信号ｄ１〜ｄｍの各々の４画素分を１グループとして、Ｄ／Ａ変換回路４１ｅからは各グループが、データ電圧Ｖｇ１、Ｖｇ２、Ｖｇ３、Ｖｇ４、・・・、Ｖｇｉ−１、Ｖｇｉに変換されて出力される。補正データｄａｍｄはアナログ化され、後述する図７又は図８に示す補正電圧Ｖａｍｄとして出力される。
【００５８】
図６において、ドライバＩＣ４１において、Ｄ／Ａ変換回路４１ｅから出力されたデータ電圧Ｖｇ１、Ｖｇ２、Ｖｇ３、Ｖｇ４、・・・、Ｖｇｉ−１、Ｖｇｉは夫々、出力回路４１ｆ１、４１ｆ２、４１ｆ３、４１ｆ４、・・・、４１ｆｉ−１、４１ｆｉの各々で増幅され出力ピンＰＩＮ１〜ＰＩＮｉから出力される。
【００５９】
図４において、ドライバＩＣ４１の出力ピンＰＩＮ１〜ＰＩＮｉには、出力線ＤＯ１〜ＤＯｉのいずれかが接続されている。１本の出力線ＤＯには、後述するようにドライバＩＣ４１の出力回路４１ｆ１〜４１ｆｉの各々に対応する４本のデータ線Ｘが対応付けられる。
【００６０】
電気光学パネルの画像表示領域１０ａにおける複数のデータ線Ｘ１〜Ｘｍについて、一例として４本のデータ線Ｘを一群とする各データ線群Ｘｇ１〜Ｘｇｉ毎に時分割回路４２が設けられている。それぞれの時分割回路４２は、データ線群Ｘｇのデータ線Ｘの本数に相当する４個の選択スイッチを有しており、それぞれの選択スイッチは、制御回路５からの選択信号ＳＳ１〜ＳＳ４のいずれかによって導通制御される。選択信号ＳＳ１〜ＳＳ４は、同一のグループ内における選択スイッチのオン期間を規定しており、ドライバＩＣ４１からの時系列的な信号出力と同期している。ｉ個の時分割回路４２は、同様の構成を有しており、且つ、すべてが同時並行的に動作するものとする。
【００６１】
各時分割回路４２は、その詳細な動作については後述するが、選択信号ＳＳ１〜ＳＳ４に基づいて、出力回路４１ｆ１、４１ｆ２、４１ｆ３、４１ｆ４、・・・、４１ｆｉ−１、４１ｆｉの各々から供給される補正電圧Ｖａｍｄ及びデータ電圧Ｖｇ１、Ｖｇ２、Ｖｇ３、Ｖｇ４、・・・、Ｖｇｉ−１、Ｖｇｉについて、補正電圧Ｖａｍｄ（図７、図８参照）が供給されるとデータ線群Ｘｇに好ましくは一斉供給すると共に、データ電圧Ｖｇ１、Ｖｇ２、Ｖｇ３、Ｖｇ４、・・・、Ｖｇｉ−１、Ｖｇｉを夫々、時分割してデータ線群Ｘｇの各々のデータ線Ｘに振り分ける。
【００６２】
図４又は図６において、本実施形態では、ドライバＩＣ４１における複数の出力回路４１ｆ１〜４１ｆｉは、上述したように、電気光学パネルの画像表示領域１０ａにおけるｍ本のデータ線Ｘ１〜Ｘｍを各データ線群Ｘｇ〜Ｘｉ毎に駆動することが可能なようにデータ線群Ｘｇ〜Ｘｉの数と同一の個数で設けられている。複数の出力回路４１ｆ１〜４１ｆｉの各々は、出力線ＤＯにより、４本、即ちデータ線群Ｘｇと同一の本数のデータ線Ｘと対応付けられている。各出力回路４１ｆ１〜４１ｆｉに対応する４本のデータ線Ｘは、以下のように少なくとも２以上、本実施形態では相異なる２つのデータ線群Ｘｇのいずれかに配置される。
【００６３】
即ち、複数の出力回路４１ｆ１〜４１ｆｉのうち２以上、本実施形態では、２つの出力回路４１ｆを一群とする出力回路群４１Ｆと、これに属する出力回路４１ｆの数と同数のデータ線群Ｘｇとを互いに出力線ＤＯを介して電気的に接続させて対応させる。具体的には、出力回路群４１Ｆに属する２つの出力回路４１ｆの各々に対応するデータ線Ｘは夫々、出力回路群４１Ｆに対応する２つのデータ線群Ｘｇのいずれかに配置される。これにより、各出力回路４１ｆに対応するデータ線Ｘの各々を互いに組み合わせて、出力回路群４１Ｆに対応する各データ線群Ｘｇは構成されている。各データ線群Ｘｇにおいては、対応する出力回路群４１Ｆの相異なる出力回路４１ｆに対応する相異なるデータ線Ｘが含まれる。
【００６４】
例えば、図６中における一の出力回路群４１Ｆ１に着目すれば、これに属する２つの出力回路４１ｆ１及び４１ｆ２のうち一方の出力回路４１ｆ１は、図４において出力ピンＰＩＮ１に電気的に接続された出力線ＤＯ１を介して４本のデータ線Ｘ１、Ｘ３、Ｘ６及びＸ８と対応付けられている。これら４本のデータ線Ｘ１、Ｘ３、Ｘ６及びＸ８のうち、２本のデータ線Ｘ１及びＸ３は、相異なる２つのデータ線群Ｘｇ１及びＸｇ２のうちの一方のデータ線群Ｘｇ１に設けられており、他の２本のデータ線Ｘ６及びＸ８は他方のデータ線群Ｘｇ２に設けられている。また、出力回路群４１Ｆ２における他方の出力回路４１ｆ２について、出力ピンＰＩＮ２に電気的に接続された出力線ＤＯ２を介して対応付けられた４本のデータ線Ｘ２、Ｘ４、Ｘ５及びＸ７は、２本のデータ線Ｘ２及びＸ４が一方のデータ線群Ｘｇ１に設けられており、他の２本のデータ線Ｘ５及びＸ７が他方のデータ線群Ｘｇ２に設けられている。
【００６５】
よって、一の出力回路群４１Ｆ１は、図４における出力線ＤＯ１及びＤＯ２を介して２つのデータ線群Ｘｇ１及びＸｇ２と対応付けられており、これら各データ線群Ｘｇ１及びＸｇ２には、相異なる出力回路４１ｆ１及び４１ｆ２に対応する相異なるデータ線Ｘ１及びＸ３並びにＸ２及びＸ４、若しくはＸ６及びＸ８並びにＸ５及びＸ７が含まれる。
【００６６】
また、本実施形態では、例えば一の出力回路群４１Ｆ１に対応する２つのデータ線群Ｘｇ１及びＸｇ２に着目すれば、各データ線群Ｘｇ１及びＸｇ２に属するデータ線Ｘ１〜Ｘ４若しくはＸ５〜Ｘ８は夫々、出力回路群４１Ｆ１のうち同一の出力回路４１ｆに対応するデータ線Ｘが相隣接しないように配置される。従って、２つのデータ線群Ｘｇ１及びＸｇ２について、一方のデータ線群Ｘｇ１においては、出力回路４１ｆ１に対応するデータ線Ｘ１及びＸ３と、出力回路４１ｆ２に対応するデータ線Ｘ２及びＸ４とは夫々相隣接しないように配置される。他方のデータ線群Ｘｇ２においても同様に、同一の出力回路に電気的に接続されるデータ線Ｘ６及びＸ８と、データ線Ｘ５及びＸ７とは夫々相隣接しないように配置される。よって、２つのデータ線群Ｘｇ１及びＸｇ２の各々において、各データ線Ｘ１〜Ｘ４若しくはＸ５〜Ｘ８には夫々、相隣接するデータ線Ｘと異なる出力回路４１ｆ１若しくは４１ｆ２から出力されたデータ電圧Ｖｇ１若しくはＶｇ２が時分割されて供給される。
【００６７】
一の出力回路群４１Ｆ１と同様に、他の出力回路群４１Ｆ２も２つのデータ線群Ｘｇ３及びＸｇ４と対応付けられており、これら２つのデータ線群Ｘｇ３及びＸｇ４は、データ線群Ｘｇ１及びＸｇ２と同様に構成される。尚、一の出力回路群４１Ｆ１及び他の出力回路群４１Ｆ２を除く出力回路群４１Ｆ３〜４１Ｆｊと対応するデータ線群Ｘｇについても、これら出力回路群４１Ｆ１及び他の出力回路群４１Ｆ２に対応するデータ線群Ｘｇ１及びＸｇ２並びにＸｇ３及びＸｇ４と同様である。
【００６８】
続いて、図７及び図８を参照して、本実施形態におけるデータ線駆動回路１０１による時分割駆動について説明する。図７及び図８は夫々、本実施形態に係るデータ線駆動回路における時分割駆動のタイミングチャートである。
【００６９】
図６に示す一の出力回路群４１Ｆ１に着目すれば、各々の出力回路４１ｆ１及び４１ｆ２からは、補正電圧Ｖａｍｄ及びデータ電圧Ｖｇ１若しくはＶｇ２が出力ピンＰＩＮ１及びＰＩＮ２から出力される。図４において、出力線ＤＯ１及び出力線ＤＯ２の各々に出力された補正電圧Ｖａｍｄは、２つのデータ線群Ｘｇ１及びＸｇ２の各々に対応する時分割回路４２によって、データ線Ｘ１〜Ｘ４及びＸ５〜Ｘ８に対して同時に一斉に供給される。
【００７０】
また、出力線ＤＯ１及び出力線ＤＯ２の各々に出力されたデータ電圧Ｖｇ１及びＶｇ２は、２つのデータ線群Ｘｇ１及びＸｇ２の各々において、時分割回路４２によって時分割され、これにより得られた個々のデータ電圧はデータ線Ｘ１〜Ｘ４若しくはＸ５〜Ｘ８のいずれかに振り分ける。時分割回路４２は、図４を参照して説明したように、４つの選択信号ＳＳ１〜ＳＳ４に基づいてｉ個の各々が同時並行的に動作する。
【００７１】
ここに、本実施形態では、出力回路群４１Ｆ１の出力回路４１ｆ１及び４１ｆ２から出力される各々のデータ電圧Ｖｇ１及びＶｇ２は夫々、以下のように時系列化されている。即ち、これらデータ電圧Ｖｇ１及びＶｇ２のうち一方のデータ電圧Ｖｇ１については、出力回路群４１Ｆ１に対応する２つのデータ線群Ｘｇ１Ｘｇ２の各々において、出力回路４１ｆ１に対応するデータ線Ｘ１、Ｘ３、Ｘ６及びＸ８を夫々互いに異なるタイミングで駆動させることが可能なように、且つこれらのデータ線Ｘ１、Ｘ３、Ｘ６及びＸ８を夫々、他の出力回路４１ｆ２に対応するデータ線Ｘ２、Ｘ４、Ｘ５及びＸ７の各々とは異なるタイミングで駆動させることが可能なように時系列化されている。他方のデータ電圧Ｖｇ２についても、一方のデータ電圧Ｖｇ１と同様に出力回路４１ｆ２に対応するデータ線Ｘ２、Ｘ４、Ｘ５及びＸ７を夫々駆動させることが可能なように、時系列化されている。
【００７２】
従って、図７において、出力線ＤＯ１に出力される一方のデータ電圧Ｖｇ１は、以下のように選択される一本目の走査線Ｙ１と、データ線Ｘ１、Ｘ３、Ｘ６及びＸ８との交差に対応する４画素分のデータ電圧Ｖ（１，１），Ｖ（６，１），Ｖ（３，１），Ｖ(８，１) が順次に時系列化されてなり、出力線ＤＯ２に出力される他方のデータ電圧Ｖｇ２についても同様に、４画素分のデータ電圧Ｖ（５，１），Ｖ（２，１），Ｖ（７，１），Ｖ(４，１)が順次に時系列化されてなる。
【００７３】
図７及び図８において、１フィールドにおける最初の１Ｈでは、走査信号ＳＥＬ１がＨレベルになって、図４に示す最上の走査線Ｙ１が選択される。この１Ｈにおいて、出力線ＤＯ１及びＤＯ２には、まず補正電圧Ｖａｍｄが出力され、これに続いて、上述したような時系列的なデータ電圧Ｖ（１，１），Ｖ（６，１），Ｖ（３，１），Ｖ(８，１)及びＶ（５，１），Ｖ（２，１），Ｖ（７，１），Ｖ(４，１)の各々が順次に出力される。
【００７４】
図７において、出力線ＤＯ１及びＤＯ２に夫々補正電圧Ｖａｍｄが出力されている状態において、選択信号ＳＳ１〜ＳＳ４が一斉にＨレベルになって、時分割回路４２を構成する４つのスイッチは一斉にオンする。これにより、図８において、出力線ＤＯ１及びＤＯ２の各々に出力された補正電圧Ｖａｍｄが、データ線群Ｘｇ１及びＸｇ２の各々のデータ線Ｘ１〜Ｘ４及びＸ５〜Ｘ８に同時に一斉供給される。
【００７５】
次に、図７において、２本の出力線ＤＯ１及びＤＯ２のうち、一方の出力線ＤＯ１にＶ（１，１）が出力され、これと同時並行的に出力線ＤＯ２にＶ（５，１）が出力されている状態では、選択信号ＳＳ１のみがＨレベルになって、時分割回路４２を構成するスイッチのうち、２つのデータ線群Ｘｇ１及びＸｇ２のうち一方のデータ線群Ｘｇ１におけるデータ線Ｘ１及び他方のデータ線群Ｘｇ２におけるデータ線Ｘ５に対応するスイッチのみが夫々オンする。
【００７６】
これにより、図８において、一方の出力線ＤＯ１に出力されたデータ電圧Ｖ（１，１）がデータ線Ｘ１に供給され、このデータ電圧Ｖ（１，１）に応じて、画素（１，１）に対するデータの書き込みが行われる。これと同様に、他方の出力線ＤＯ２に出力されたデータ電圧Ｖ（５，１）がデータ線Ｘ５に供給され、このデータ電圧Ｖ（５，１）に応じて、画素（５，１）に対するデータの書き込みが行われる。
【００７７】
即ち、一方のデータ線群Ｘｇ１と他方のデータ線群Ｘｇ２とで夫々、出力回路群４１Ｆ１における互いに異なる出力回路４１ｆ１及び４１ｆ２に電気的に接続された１本目のデータ線Ｘ１及びＸ５は、同時並行的にデータ電圧Ｖ（１，１）及びデータ電圧Ｖ（５，１）の各々に応じて夫々駆動される。
【００７８】
なお、一方のデータ線群Ｘｇ１において、データ電圧Ｖ（１，１）が出力されている間は、データ線Ｘ２，Ｘ３，Ｘ４に対応するスイッチはオフのままなので、データ線Ｘ２，Ｘ３，Ｘ４上の電圧は、補正電圧Ｖａｍｄに維持される（正確には、電圧レベルはリークによって経時的に減少していく）。他方のデータ線群Ｘｇ２において、データ電圧Ｖ（５，１）が出力されている間についても同様に、データ線Ｘ６，Ｘ７，Ｘ８上の電圧は、補正電圧Ｖａｍｄに維持される。
【００７９】
続いて、図７において、２本の出力線ＤＯ１及びＤＯ２のうち、一方の出力線ＤＯ１にＶ（６，１）が出力され、これと同時並行的に出力線ＤＯ２にＶ（２，１）が出力されている状態では、選択信号ＳＳ２のみがＨレベルになって、時分割回路４２を構成するスイッチのうち、２つのデータ線群Ｘｇ１及びＸｇ２のうち一方のデータ線群Ｘｇ１におけるデータ線Ｘ２及び他方のデータ線群Ｘｇ２におけるデータ線Ｘ６に対応するスイッチのみが夫々オンする。
【００８０】
これにより、図８において、一方の出力線ＤＯ１に出力されたデータ電圧Ｖ（６，１）に応じて、データ線Ｘ６を介して画素（６，１）に対するデータの書き込みが行われ、これと同時並行的に他方の出力線ＤＯ２に出力されたデータ電圧Ｖ（２，１）に応じて、データ線Ｘ２を介して画素（２，１）に対するデータの書き込みが行われる。従って、一方のデータ線群Ｘｇ１と他方のデータ線群Ｘｇ２とで夫々、出力回路群４１Ｆ１における互いに異なる出力回路４１ｆ１及び４１ｆ２に電気的に接続された２本目のデータ線Ｘ６及びＸ２は、同時並行的に夫々駆動される。
【００８１】
なお、一方のデータ線群Ｘｇ１において、データ電圧Ｖ（２，１）が出力されている間は、データ線Ｘ１はデータ電圧Ｖ（１，１）、データ線Ｘ３及びＸ４は補正電圧Ｖａｍｄに夫々維持され、他方のデータ線群Ｘｇ２において、データ電圧Ｖ（６，１）が出力されている間は、データ線Ｘ５はデータ電圧Ｖ（５，１）、データ線Ｘ７及びＸ８は補正電圧Ｖａｍｄに夫々維持される。
【００８２】
同様に、２本の出力線ＤＯ１及びＤＯ２のうち、一方の出力線ＤＯ１にＶ（３，１）が出力され、これと同時並行的に出力線ＤＯ２にＶ（７，１）が出力されている状態では、選択信号ＳＳ３のみがＨレベルになって、時分割回路４２を構成するスイッチのうち、２つのデータ線群Ｘｇ１及びＸｇ２のうち一方のデータ線群Ｘｇ１におけるデータ線Ｘ３及び他方のデータ線群Ｘｇ２におけるデータ線Ｘ７に対応するスイッチのみが夫々オンする。
【００８３】
これにより、図８において、一方の出力線ＤＯ１に出力されたデータ電圧Ｖ（３，１）に応じて、データ線Ｘ３を介して画素（３，１）に対するデータの書き込みが行われ、これと同時並行的に他方の出力線ＤＯ２に出力されたデータ電圧Ｖ（７，１）に応じて、データ線Ｘ７を介して画素（７，１）に対するデータの書き込みが行われる。従って、一方のデータ線群Ｘｇ１と他方のデータ線群Ｘｇ２とで夫々、出力回路群４１Ｆ１における互いに異なる出力回路４１ｆ１及び４１ｆ２に電気的に接続された３本目のデータ線Ｘ３及びＸ７は、同時並行的に夫々駆動される。
【００８４】
なお、一方のデータ線群Ｘｇ１において、データ電圧Ｖ（３，１）が出力されている間は、データ線Ｘ１及びＸ２は夫々データ電圧Ｖ（１，１）及びＶ（２，１）の各々、データ線Ｘ４は補正電圧Ｖａｍｄに夫々維持され、他方のデータ線群Ｘｇ２において、データ電圧Ｖ（７，１）が出力されている間は、データ線Ｘ５及びＸ６は夫々データ電圧Ｖ（５，１）及びＶ（６，１）の各々、データ線Ｘ８は補正電圧Ｖａｍｄに夫々維持される。
【００８５】
最後に、２本の出力線ＤＯ１及びＤＯ２のうち、一方の出力線ＤＯ１にＶ（８，１）が出力され、これと同時並行的に出力線ＤＯ２にＶ（４，１）が出力されている状態では、選択信号ＳＳ４のみがＨレベルになって、時分割回路４２を構成するスイッチのうち、２つのデータ線群Ｘｇ１及びＸｇ２のうち一方のデータ線群Ｘｇ１におけるデータ線Ｘ４及び他方のデータ線群Ｘｇ２におけるデータ線Ｘ８に対応するスイッチのみが夫々オンする。
【００８６】
これにより、図８において、一方の出力線ＤＯ１に出力されたデータ電圧Ｖ（８，１）に応じて、データ線Ｘ８を介して画素（８，１）に対するデータの書き込みが行われ、これと同時並行的に他方の出力線ＤＯ２に出力されたデータ電圧Ｖ（４，１）に応じて、データ線Ｘ４を介して画素（４，１）に対するデータの書き込みが行われる。従って、一方のデータ線群Ｘｇ１と他方のデータ線群Ｘｇ２とで夫々、出力回路群４１Ｆ１における互いに異なる出力回路４１ｆ１及び４１ｆ２に電気的に接続された４本目のデータ線Ｘ８及びＸ４は、同時並行的に夫々駆動される。
【００８７】
なお、一方のデータ線群Ｘｇ１において、データ電圧Ｖ（４，１）が出力されている間は、データ線Ｘ１〜Ｘ３は夫々データ電圧Ｖ（１，１）〜Ｖ（３，１）の各々に維持され、他方のデータ線群Ｘｇ２において、データ電圧Ｖ（８，１）が出力されている間は、データ線Ｘ５〜Ｘ７は夫々データ電圧Ｖ（５，１）〜Ｖ（７，１）の各々に維持される。
【００８８】
従って、以上説明したように、最初の１Ｈでは、時分割回路４２において時分割されたデータ電圧Ｖ（１，１）〜Ｖ（８，１）の各々に基づいて、一方のデータ線群Ｘｇ１において同一の出力回路４１ｆ１或いは４１ｆ２に対応するデータ線Ｘ１及びＸ３或いはＸ２及びＸ４を夫々互いに相異なるタイミングで駆動させると共に、他方のデータ線群Ｘｇ２においても、同一の出力回路４１ｆ１或いは４１ｆ２に対応するデータ線Ｘ６及びＸ８或いはＸ５及びＸ７を夫々互いに相異なるタイミングで駆動させることができる。また、時分割回路４２において時分割されたデータ電圧Ｖ（１，１）〜Ｖ（８，１）の各々に基づいて、一方のデータ線群Ｘｇ１において相異なる出力回路４１ｆ１及び４１ｆ２に対応する相異なるデータ線Ｘ１及びＸ３並びにＸ２及びＸ４を夫々互いに相異なるタイミングで駆動させると共に、他方のデータ線群Ｘｇ２においても、相異なる出力回路４１ｆ１及び４１ｆ２に対応するデータ線Ｘ６及びＸ８並びにＸ５及びＸ７を夫々互いに相異なるタイミングで駆動させることができる。その結果、上述したように、各データ線群Ｘｇ１及びＸｇ２毎にこれに属するデータ線Ｘ１〜Ｘ４及びＸ５〜Ｘ８を線順次に駆動させて、対応する画素部２の各々にデータ電圧を供給することができる。
【００８９】
次の１Ｈでは、走査信号ＳＥＬ２がＨレベルになって、上から２番目の走査線Ｙ２が選択される。この１Ｈにおいて、前の１Ｈと同様に出力線ＤＯ１及びＤＯ２には、まず補正電圧Ｖａｍｄが出力され、これに続いて、時系列的なデータ電圧Ｖ（１，２），Ｖ（６，２），Ｖ（３，２），Ｖ(８，２)及びＶ（５，２），Ｖ（２，２），Ｖ（７，２），Ｖ(４，２)の各々が順次に出力される。この１Ｈにおけるプロセスは、出力線ＤＯ１及びＤＯ２に出力される電圧の極性が反転している点を除けば、先の１Ｈと同様であり、補正電圧Ｖａｍｄの供給と、時系列的なデータ電圧Ｖ（１，２），Ｖ（６，２），Ｖ（３，２），Ｖ(８，２)及びＶ（５，２），Ｖ（２，２），Ｖ（７，２），Ｖ(４，２)の振り分けとが行われる。これ以降についても同様であり、最下の走査線Ｙｎが選択されるまで、１Ｈ毎に極性反転を行いながら、それぞれの画素行に対する補正電圧Ｖａｍｄの供給と、これに続くデータ電圧の振り分けとが線順次的に行われていく。尚、図４において、出力線ＤＯ１及びＤＯ２に出力される電圧の極性が１Ｈ期間ごとに反転した例で示してあるが、１フィールドごとに極性反転する場合や１フレームごとに極性反転する場合も同様に動作する。
【００９０】
図６において、他の出力回路群４１Ｆ２についても、一の出力回路群４１Ｆ１と同様に、図７における最初の１Ｈと次の１Ｈとで夫々、図４に示す出力線ＤＯ３及びＤＯ４に、各出力回路４１ｆ３及び４１ｆ４から、補正電圧Ｖａｍｄと、時系列的なデータ電圧Ｖｇ３（最初の１Ｈでは電圧Ｖ（９，１）、Ｖ（１４，１）、Ｖ（１１，１）、Ｖ（１６，１）、及び次の１Ｈでは電圧Ｖ（９，２）、Ｖ（１４，２）、Ｖ（１１，２）、Ｖ（１６，２））若しくはＶｇ４（最初の１Ｈでは電圧Ｖ（１３，１）、Ｖ（１０，１）、Ｖ（１５，１）、Ｖ（１２，１）及び次の１Ｈでは電圧Ｖ（１３，２）、Ｖ（１０，２）、Ｖ（１５，２）、Ｖ（１２，２））とが夫々出力され、対応する２つのデータ線群Ｘｇ３及びＸｇ４に時分割回路４２を介して夫々供給される。
【００９１】
なお、一の出力回路群４１Ｆ１及び他の出力回路群４１Ｆ２を除く出力回路群４１Ｆ３〜４１Ｆｊについても、これら出力回路群４１Ｆ１及び他の出力回路群４１Ｆ２についてと同様に同時並行的な時分割駆動が行われる。
【００９２】
即ち、本実施形態では、図４における各データ線群Ｘｇ１〜Ｘｇｉは同時並行的に時分割駆動される。ここに、図６における各出力回路群４１Ｆ１〜４１Ｆｊのうち、例えば図７及び図８を参照して詳述した一の出力回路群４１Ｆ１では、対応する２つのデータ線群Ｘｇ１及びＸｇ２の各々で、データ電圧の供給のタイミングが互いに同期するデータ線Ｘ１及びＸ５、Ｘ２及びＸ６、Ｘ３及びＸ７、Ｘ４及びＸ８には夫々、互いに異なる出力回路４１ｆ１及び４１ｆ２からデータ電圧が供給される。従って、一の出力回路群４１Ｆ１に対応するデータ線群Ｘｇ１及びＸｇ２を夫々互いにより容易に同時並行的に時分割駆動させることができる。一の出力回路群４１Ｆ１を除く、各出力回路群４１Ｆ２〜４１Ｆｊについても、一の出力回路群４１Ｆ１と同様であり、その結果、各データ線群Ｘｇ１〜Ｘｇｉをより容易に同時並行的に時分割駆動させることが可能となる。
【００９３】
以上説明した本実施形態によれば、各出力回路群４１Ｆ１〜４１Ｆｊに対応するデータ線群Ｘｇ（例えば出力回路群４１Ｆ１に対応するデータ線群Ｘｇ１及びＸｇ２）において夫々、出力回路群４１Ｆに属する相異なる出力回路４１ｆ（例えば出力回路群４１Ｆ１に属する出力回路４１ｆ１及び４１ｆ２）から時系列的なデータ電圧（例えばデータ電圧Ｖｇ１及びＶｇ２）が出力され、これに対応する相異なるデータ線Ｘ（例えばデータ線Ｘ１及びＸ３並びにＸ２及びＸ４、若しくはＸ６及びＸ８並びにＸ５及びＸ７）に時分割されて振り分けられる。即ち、一の出力回路４１ｆと一のデータ線群Ｘｇとを対応させてデータ電圧の供給を行う場合と比較して、データ線群Ｘｇ（例えばデータ線群Ｘｇ１若しくはＸｇ２）に属するデータ線Ｘ（例えばデータ線Ｘ１〜Ｘ４若しくはＸ５〜Ｘ８）は相異なる出力回路４１ｆに対応する相異なるデータ線Ｘ（例えばデータ線Ｘ１及びＸ３並びにＸ２及びＸ４、若しくはＸ６及びＸ８並びにＸ５及びＸ７）のグループとして細分化されている。従って、各出力回路群４１Ｆにおける出力回路４１ｆの各々でデータ電圧にバラツキが生じても、各データ線群Ｘｇ間の輝度差に基づくライン状の表示ムラが、複数の画素部２による表示画面上で顕著に視認されるのを抑制することができる。
【００９４】
また、各データ線群Ｘｇ（例えばデータ線群Ｘｇ１若しくはＸｇ２）において、相隣接するデータ線Ｘ（例えばデータ線Ｘ１〜Ｘ４若しくはＸ５〜Ｘ８）には出力回路群４１Ｆの相異なる出力回路４１ｆ（出力回路群４１Ｆ１に属する出力回路４１ｆ１及び４１ｆ２）からの時系列的なデータ電圧が時分割されて振り分けられる。従って、各データ線群Ｘｇにおいて、相異なる出力回路４１ｆからデータ電圧が供給される相異なるデータ線Ｘのグループ間でのデータ電圧のばらつきに基づく表示ムラについても、表示画面上で顕著に視認されるのを抑制することができる。
【００９５】
よって、上述したような電気光学装置によれば、データ電圧のバラツキによる表示ムラを低減することが可能となり、高品質な画像を表示することができる。
【００９６】
尚、上述した実施形態では、２個の出力回路４１ｆが互いに隣り合うデータ線Ｘに電気的に接続されるように構成したが、３個或いは４個など３個以上の出力回路４１ｆが互いに隣り合うデータ線Ｘに電気的に接続されるようにしてもよいし、各データ線群Ｘｇに属するＮ本のデータ線Ｘの本数と同一の個数であるＮ個の出力回路４１ｆが互いに隣り合うデータ線Ｘに電気的に接続されるようにしてもよい（即ち、データ線群Ｘｇに属するＮ本のデータ線の各々に、互いに異なるＮ個の出力回路４１ｆが１個ずつ電気的に接続されるようにしてもよい）。また、上述した実施形態では、複数のデータ線Ｘが、その配列においてデータ線Ｘの１本毎に互いに異なる出力回路４１ｆに電気的に接続されるように構成したが、２本毎或いは３本毎など２本以上毎に互いに異なる出力回路４１ｆに電気的に接続されるようにしてもよい。この場合にも、データ電圧のバラツキによる表示ムラを低減することができる。
【００９７】
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図９は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【００９８】
図９に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【００９９】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１００】
尚、図９を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１０１】
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）等にも適用可能である。
【０１０２】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその駆動方法、電気光学装置用駆動回路、並びに電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１０３】
【図１】電気光学パネルの概略的な平面図である。
【図２】図１のＨ−Ｈ'線断面図である。
【図３】電気光学装置の全体構成を概略的に示す斜視図である。
【図４】本実施形態に係る電気光学装置の具体的構成を示す回路図である。
【図５】画素部の構成を示す回路図である。
【図６】ドライバＩＣの構成を示すブロック図である。
【図７】本実施形態に係るデータ線駆動回路における時分割駆動のタイミングチャート（その１）である。
【図８】本実施形態に係るデータ線駆動回路における時分割駆動のタイミングチャート（その２）である。
【図９】液晶装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【符号の説明】
【０１０４】
Ｘ…データ線、Ｘｇ…データ線群、２…画素部、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、４１ｆ…出力回路、４１Ｆ…出力回路群
【図１】
2009198765.tif 000003
【図２】
2009198765.tif 000004
【図３】
2009198765.tif 000005
【図４】
2009198765.tif 000006
【図５】
2009198765.tif 000007
【図６】
2009198765.tif 000008
【図７】
2009198765.tif 000009
【図８】
2009198765.tif 000010
【図９】
2009198765.tif 000011