(57)【要約】【課題】  異なる信号系統間でのゲイン制御電圧−ゲイン特性のバラツキを抑制する。【解決手段】  ＬＲの各チャンネルに設けた２つのゲイン可変回路３Ａ、４Ａを、減衰回路９Ａ、１０Ａと反転増幅回路１１、１２で構成し、減衰回路９Ａは、入力端子とグランド間に抵抗ＲＡ１、コンデンサＣＡ２、ＦＥＴＱＡのソース−ドレイン端子間を直列接続し、ＣＡ２とＦＥＴＱＡの接続点を抵抗ＲＡ４を介して＋Ｖｃと接続し、ゲイン制御電圧ＧＶを差動増幅器２０の（−）端子に入力し、（＋）端子をＦＥＴと直流阻止コンデンサの接続点と接続し、差動増幅器２０の出力をＦＥＴＱＡのゲート端子に印加する。ゲイン可変回路４Ａも３Ａと全く同様に構成し、各ゲイン可変回路３Ａ、４Ａに共通のゲイン制御電圧ＧＶを供給する。【選択図】        図２
2009284112.tif 000002
【特許請求の範囲】
【請求項１】
ゲイン制御電圧によりＦＥＴのドレイン−ソース端子間のコンダクタンスを可変させて入力信号のゲインを可変させるようにしたゲイン可変回路において、
前記ＦＥＴのドレイン−ソース端子間のコンダクタンスを検出し、検出したコンダクタンスに応じた検出電圧を出力する検出手段と、
前記ゲイン制御電圧と前記コンダクタンスに応じた検出電圧に基づき、前記ＦＥＴのドレイン−ソース端子間のコンダクタンスが前記ゲイン制御電圧で定まる値となるように前記ＦＥＴを制御する制御手段と、
を備えたことを特徴とするゲイン可変回路。
【請求項２】
請求項１記載のゲイン可変回路を複数系統設け、
各系統に共通のゲイン制御電圧を入力させて各系統のＦＥＴのドレイン−ソース端子間のコンダクタンスが同一の値となるようにしたこと、
を特徴とするゲイン可変回路。
【請求項３】
入力信号の電力増幅を行なう電力増幅手段と、電力増幅手段の発熱による温度を検出する温度検出手段と、温度検出手段で検出された温度に応じたゲイン制御電圧を作成する制御手段と、ゲイン制御電圧によりＦＥＴのドレイン−ソース端子間のコンダクタンスを可変させて入力信号のゲインを可変させるゲイン可変手段を含むパワーアンプにおいて、
ゲイン可変手段を請求項１記載のゲイン可変回路としたこと、
を特徴とするパワーアンプ。
【請求項４】
複数系統の入力信号の電力増幅を個別に行なう電力増幅手段と、電力増幅手段の発熱による温度を検出する温度検出手段と、温度検出手段で検出された温度に応じたゲイン制御電圧を作成する制御手段と、複数系統の入力信号に対応して複数設けられ、ゲイン制御電圧によりＦＥＴのドレイン−ソース端子間のコンダクタンスを可変させて入力信号のゲインを可変させるゲイン可変手段を含むパワーアンプにおいて、
各系統のゲイン可変手段を請求項１記載のゲイン可変回路とし、
各系統に共通のゲイン制御電圧を入力させて各系統のＦＥＴのドレイン−ソース端子間のコンダクタンスが同一の値となるようにしたこと、
を特徴とするパワーアンプ。
【請求項５】
ゲイン制御電圧によりＦＥＴのドレイン−ソース端子間のコンダクタンスを可変させて入力信号のゲインを可変させるようにしたゲイン可変回路において、
直流電源と抵抗をＦＥＴのドレインーソース端子間と直列に接続し、
外部から入力したゲイン制御電圧を差動増幅器の一方の入力端子に入力し、差動増幅器の出力をＦＥＴのゲート端子に印加し、差動増幅器の他方の入力端子を抵抗とＦＥＴの接続点と接続して負帰還を掛けるようにしたこと、
を特徴とするゲイン可変回路。
【請求項６】
信号ラインとＦＥＴのドレイン端子の間に直流阻止コンデンサを介装したこと、
を特徴とする請求項５記載のゲイン可変回路。
【請求項７】
請求項５記載のゲイン可変回路を複数系統設け、
各系統に共通のゲイン制御電圧を入力させるようにしたこと、
を特徴とするゲイン可変回路。
【請求項８】
差動増幅器とＦＥＴのゲート端子の間にローパスフィルタを介装したこと、
を特徴とする請求項５または６または７記載のゲイン可変回路。
【請求項９】
入力信号の電力増幅を行なう電力増幅手段と、電力増幅手段の発熱による温度を検出する温度検出手段と、温度検出手段で検出された温度に応じたゲイン制御電圧を作成する制御手段と、ゲイン制御電圧によりＦＥＴのドレイン−ソース端子間のコンダクタンスを可変させて入力信号のゲインを可変させるゲイン可変手段を含むパワーアンプにおいて、
ゲイン可変手段を請求項５記載のゲイン可変回路としたこと、
を特徴とするパワーアンプ。
【請求項１０】
複数系統の入力信号の電力増幅を個別に行なう電力増幅手段と、電力増幅手段の発熱による温度を検出する温度検出手段と、温度検出手段で検出された温度に応じたゲイン制御電圧を作成する制御手段と、複数系統の入力信号に対応して複数設けられ、ゲイン制御電圧によりＦＥＴのドレイン−ソース端子間のコンダクタンスを可変させて入力信号のゲインを可変させるゲイン可変手段を含むパワーアンプにおいて、
各系統のゲイン可変手段を請求項５記載のゲイン可変回路とし、
各系統に共通のゲイン制御電圧を入力させるようにしたこと、
を特徴とするパワーアンプ。
【請求項１１】
入力端子とグランド間に第１の抵抗、直流阻止コンデンサ、ＦＥＴのソース−ドレイン端子間を直列接続し、
第１の抵抗と直流阻止コンデンサの接続点を出力端子または任意の増幅回路と接続し、
ＦＥＴと直流阻止コンデンサの接続点を第２の抵抗を介して所定の直流電源電圧と接続し、
外部から入力したゲイン制御電圧を差動増幅器の一方の入力端子に入力し、差動増幅器の出力をＦＥＴのゲート端子に印加し、差動増幅器の他方の入力端子を抵抗とＦＥＴの接続点と接続して負帰還を掛けるようにしたこと、
を特徴とするゲイン可変回路。
【請求項１２】
請求項１１記載のゲイン可変回路を複数系統設け、
各系統に共通のゲイン制御電圧を入力させるようにしたこと、
を特徴とするゲイン可変回路。
【請求項１３】
差動増幅器とＦＥＴのゲート端子の間にローパスフィルタを介装したこと、
を特徴とする請求項１１または１２記載のゲイン可変回路。
【請求項１４】
入力信号の電力増幅を行なう電力増幅手段と、電力増幅手段の発熱による温度を検出する温度検出手段と、温度検出手段で検出された温度に応じたゲイン制御電圧を作成する制御手段と、ゲイン制御電圧によりＦＥＴのドレイン−ソース端子間のコンダクタンスを可変させて入力信号のゲインを可変させるゲイン可変手段を含むパワーアンプにおいて、
ゲイン可変手段を請求項１１記載のゲイン可変回路としたこと、
を特徴とするパワーアンプ。
【請求項１５】
複数系統の入力信号の電力増幅を個別に行なう電力増幅手段と、電力増幅手段の発熱による温度を検出する温度検出手段と、温度検出手段で検出された温度に応じたゲイン制御電圧を作成する制御手段と、複数系統の入力信号に対応して複数設けられ、ゲイン制御電圧によりＦＥＴのドレイン−ソース端子間のコンダクタンスを可変させて入力信号のゲインを可変させるゲイン可変手段を含むパワーアンプにおいて、
各系統のゲイン可変手段を請求項１１記載のゲイン可変回路とし、
各系統に共通のゲイン制御電圧を入力させるようにしたこと、
を特徴とするパワーアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はゲイン可変回路、パワーアンプに係り、とくに制御電圧によりＦＥＴのドレイン−ソース端子間のコンダクタンスを可変させるようにしたゲイン可変回路、パワーアンプに関する。
【背景技術】
【０００２】
車載パワーアンプではハイパワー化とコンパクト化が進んでおり、大出力時の放熱を十分に行なうのが困難である。このため発熱による温度上昇で回路素子が損壊するのを防止するため温度保護回路の付設が不可避となっている。以前の温度保護回路は、パワーアンプの出力段トランジスタ近傍の温度を監視し、一定以上の温度に達したとき出力をシャットダウンするようにしていたが、突然のシャットダウンはユーザを驚かせたり、機器の故障と勘違いさせるので、近年は固定抵抗型のアッテネータを用いて温度上昇に従い例えば第１の設定温度に達したとき出力レベルを１．５ｄＢ下げ、第１の設定温度より高い第２の設定温度に達したとき更に１．５ｄＢ下げ、第２の設定温度より高い第３の設定温度に達したとき出力をシャットダウンするようにしている。この方法によれば、出力シャットダウンの頻度を減少できるが、出力レベルの段階的低下はユーザに聴感上の違和感を与える問題があった。
【０００３】
違和感を無くすため、細かなステップで多段階に出力レベルを低下させようとすると、各設定温度に達したか否かの検知回路、出力レベルの切り替え回路、制御回路の構成が複雑化してしまう。また、特開平８−３０７１６３号公報に開示された提案の如く、出力波形を方形化し出力レベルを低下させないようにしながら発熱量を抑えようとすると歪が増大してしまう（特許文献１）。
これらの問題を解決するため、制御電圧による増幅率を連続的に可変できる電圧制御増幅率可変増幅器（ＶＣＡ）を用いることが考えられる。
【０００４】
図１にＬＲ２チャンネルのパワーアンプの温度保護回路にＶＣＡを用いた構成例を示す。図中、１、２はＬＲ２チャンネルのオーディオ信号入力端子、３、４はゲイン可変回路、５、６は電力増幅回路、７は電力増幅回路５、６の出力段トランジスタ（図示せず）の近傍の温度を検出する温度センサであり、例えば温度により抵抗値が変化するサーミスタが用いられる。８は温度センサの検出信号からゲイン制御電圧を作成し、ゲイン可変回路３、４へ出力するゲイン制御回路である。ゲイン可変回路３、４の内、ＣＡ、ＣＢはカップリングコンデンサ、９、１０は減衰率可変の減衰回路であり、この内、減衰回路９はカップリングコンデンサＣＡとグランド間に固定抵抗ＲＡ１とゲイン可変素子（可変抵抗素子）としてのＦＥＴ（電界効果トランジスタ）ＱＡのドレイン−ソース端子間が直列接続されており、ＲＡ１とＦＥＴＱＡの接続点ＰＡから減衰したＬチャンネルのオーディオ信号を出力する。減衰回路１０はカップリングコンデンサＣＢとグランド間に固定抵抗ＲＢ１と可変抵抗素子としてのＦＥＴＱＢのドレイン−ソース端子間が直列接続されており、ＲＢ１とＦＥＴＱＢの接続点ＰＢから減衰したＲチャンネルのオーディオ信号を出力する。ＦＥＴＱＡ、ＱＢのゲート端子にはゲイン制御電圧ＧＶが共通に印加されている。１１、１２は反転増幅回路であり、差動増幅器（ＯＰアンプ）１３、１４、入力抵抗ＲＡ２、ＲＢ２、フィードバック抵抗ＲＡ３、ＲＢ３から成る。チャンネル間のゲイン可変特性を合わせるためにＣＡ＝ＣＢ、ＲＡ１＝ＲＢ１、ＲＡ２＝ＲＢ２、ＲＡ３＝ＲＡ３とする。
【０００５】
図１のＦＥＴＱＡ、ＱＢが接合型ｎチャネルの場合、ゲイン制御回路８の作成するゲイン制御電圧ＧＶは負電圧とし、かつ温度センサ７の検出温度が低から高に変化するに従いゲイン制御電圧ＧＶの絶対値を大から小へ連続的に変化させる。そして、検出温度が例えば安全な８０℃以下のとき、ゲイン制御電圧ＧＶをＦＥＴＱＡ、ＱＢのピンチオフ電圧以下とするようにし、８０℃を越えて上昇するに従い、ゲイン制御電圧ＧＶをＦＥＴＱＡ、ＱＢのピンチオフ電圧を越えて絶対値を連続的に小さくさせる。ゲイン制御電圧ＧＶがＦＥＴＱＡ、ＱＢのピンチオフ電圧以下の間、ＦＥＴＱＡ、ＱＢのドレインーソース間はほぼ非導通状態であり、この際、減衰回路９、１０の減衰率は最小となり、ゲイン可変回路３、４のゲインＧＡ、ＧＢは各々、
ＧＡ＝−ＲＡ３／（ＲＡ１＋ＲＡ２）              ・・（１）
ＧＢ＝−ＲＢ３／（ＲＢ１＋ＲＢ２）              ・・（２）
となる。
温度が上昇し、ゲイン制御電圧ＧＶがＦＥＴＱＡ、ＱＢのピンチオフ電圧を越えてくると、温度上昇に応じてＦＥＴＱＡ、ＱＢのドレイン−ソース間コンダクタンス（以下、ドレインコンダクタンスという）が増加し、ドレイン−ソース間の抵抗分が減少し、減衰回路９、１０の減衰率が増大する。従って、反転増幅回路１１、１２の入力レベルが減少するので、ゲイン可変回路３、４のゲインＧＡ、ＧＢは（１）、（２）式より小さくなる。この結果、温度が上昇するに従いパワーアンプの出力レベルを連続的に小さくすることができる。
【０００６】
しかしながら、一般の半導体素子と同様にＦＥＴはピンチオフ電圧、ゲート電圧（ゲート−ソース間電圧）とドレインコンダクタンスの特性等のバラツキが大きいため、カップリングコンデンサＣＡ、ＣＢや固定抵抗ＲＡ１〜ＲＡ３、ＲＢ１〜ＲＢ３の値をチャンネル間で揃えても、温度が上昇してゲイン制御が掛かったときにチャンネル間のゲインが同一とならず、バランスが崩れてしまう欠点があった。
【０００７】
【特許文献１】特開平８−３０７１６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は上記した従来技術の問題に鑑み、ＦＥＴの特性のバラツキを吸収し、異なる回路間でのゲイン制御電圧−ゲイン特性のバラツキを抑制できるゲイン可変回路を提供することを、その目的とする。
また、複数系統のゲインを連動して可変する場合に、異なる系統間で制御電圧−ゲイン特性のバラツキを抑制できるゲイン可変回路を提供することを、その目的とする。
また、温度に応じて出力レベルを可変するパワーアンプにおいて、異なるセット間で温度−出力レベル特性のバラツキを抑制できるパワーアンプを提供することを、その目的とする。
また、温度に応じて複数系統の出力レベルを連動して可変する場合に、異なる系統間で温度−出力レベル特性のバラツキを抑制できるパワーアンプを提供することを、その目的とする。
【課題を解決するための手段】
【０００９】
請求項１記載の発明では、ゲイン制御電圧によりＦＥＴのドレイン−ソース端子間のコンダクタンスを可変させて入力信号のゲインを可変させるようにしたゲイン可変回路において、前記ＦＥＴのドレイン−ソース端子間のコンダクタンスを検出し、検出したコンダクタンスに応じた検出電圧を出力する検出手段と、前記ゲイン制御電圧と前記コンダクタンスに応じた検出電圧に基づき、前記ＦＥＴのドレイン−ソース端子間のコンダクタンスが前記ゲイン制御電圧で定まる値となるように前記ＦＥＴを制御する制御手段と、を備えたことを特徴としている。
請求項２記載の発明では、請求項１記載のゲイン可変回路を複数系統設け、各系統に共通のゲイン制御電圧を入力させて各系統のＦＥＴのドレイン−ソース端子間のコンダクタンスが同一の値となるようにしたこと、を特徴としている。
請求項３記載の発明では、入力信号の電力増幅を行なう電力増幅手段と、電力増幅手段の発熱による温度を検出する温度検出手段と、温度検出手段で検出された温度に応じたゲイン制御電圧を作成する制御手段と、ゲイン制御電圧によりＦＥＴのドレイン−ソース端子間のコンダクタンスを可変させて入力信号のゲインを可変させるゲイン可変手段を含むパワーアンプにおいて、ゲイン可変手段を請求項１記載のゲイン可変回路としたこと、を特徴としている。
請求項４記載の発明では、複数系統の入力信号の電力増幅を個別に行なう電力増幅手段と、電力増幅手段の発熱による温度を検出する温度検出手段と、温度検出手段で検出された温度に応じたゲイン制御電圧を作成する制御手段と、複数系統の入力信号に対応して複数設けられ、ゲイン制御電圧によりＦＥＴのドレイン−ソース端子間のコンダクタンスを可変させて入力信号のゲインを可変させるゲイン可変手段を含むパワーアンプにおいて、各系統のゲイン可変手段を請求項１記載のゲイン可変回路とし、各系統に共通のゲイン制御電圧を入力させて各系統のＦＥＴのドレイン−ソース端子間のコンダクタンスが同一の値となるようにしたこと、を特徴としている。
請求項５記載の発明では、ゲイン制御電圧によりＦＥＴのドレイン−ソース端子間のコンダクタンスを可変させて入力信号のゲインを可変させるようにしたゲイン可変回路において、直流電源と抵抗をＦＥＴのドレインーソース端子間と直列に接続し、外部から入力したゲイン制御電圧を差動増幅器の一方の入力端子に入力し、差動増幅器の出力をＦＥＴのゲート端子に印加し、差動増幅器の他方の入力端子を抵抗とＦＥＴの接続点と接続して負帰還を掛けるようにしたこと、を特徴としている。信号ラインとＦＥＴのドレイン端子の間に直流阻止コンデンサを介装するようにしても良い。また、ゲイン可変回路を複数系統設け、各系統に共通のゲイン制御電圧を入力させるようにしても良い。また、差動増幅器の出力側とＦＥＴのゲート端子の間にローパスフィルタを介装しても良い。
請求項９記載の発明では、入力信号の電力増幅を行なう電力増幅手段と、電力増幅手段の発熱による温度を検出する温度検出手段と、温度検出手段で検出された温度に応じたゲイン制御電圧を作成する制御手段と、ゲイン制御電圧によりＦＥＴのドレイン−ソース端子間のコンダクタンスを可変させて入力信号のゲインを可変させるゲイン可変手段を含むパワーアンプにおいて、ゲイン可変手段を請求項１記載のゲイン可変回路としたこと、を特徴としている。
請求項１０記載の発明では、複数系統の入力信号の電力増幅を個別に行なう電力増幅手段と、電力増幅手段の発熱による温度を検出する温度検出手段と、温度検出手段で検出された温度に応じたゲイン制御電圧を作成する制御手段と、複数系統の入力信号に対応して複数設けられ、ゲイン制御電圧によりＦＥＴのドレイン−ソース端子間のコンダクタンスを可変させて入力信号のゲインを可変させるゲイン可変手段を含むパワーアンプにおいて、各系統のゲイン可変手段を請求項１記載のゲイン可変回路とし、各系統に共通のゲイン制御電圧を入力させるようにしたこと、を特徴としている。
請求項１１記載の発明では、入力端子とグランド間に抵抗、直流阻止コンデンサ、ＦＥＴのソース−ドレイン端子間を直列接続し、第１の抵抗と直流阻止コンデンサの接続点を出力端子または任意の増幅回路と接続し、ＦＥＴと直流阻止コンデンサの接続点を第２の抵抗を介して所定の直流電源電圧と接続し、外部から入力したゲイン制御電圧を差動増幅器の一方の入力端子に入力し、差動増幅器の出力をＦＥＴのゲート端子に印加し、差動増幅器の他方の入力端子を抵抗とＦＥＴの接続点と接続して負帰還を掛けるようにしたこと、を特徴としている。請求項１１記載のゲイン可変回路を複数系統設け、各系統に共通のゲイン制御電圧を入力させるようにしてもよい。また、差動増幅器とＦＥＴのゲート端子の間にローパスフィルタを介装しても良い。
請求項１４記載の発明では、入力信号の電力増幅を行なう電力増幅手段と、電力増幅手段の発熱による温度を検出する温度検出手段と、温度検出手段で検出された温度に応じたゲイン制御電圧を作成する制御手段と、ゲイン制御電圧によりＦＥＴのドレイン−ソース端子間のコンダクタンスを可変させて入力信号のゲインを可変させるゲイン可変手段を含むパワーアンプにおいて、ゲイン可変手段を請求項１１記載のゲイン可変回路としたこと、を特徴としている。
請求項１５記載の発明では、複数系統の入力信号の電力増幅を個別に行なう電力増幅手段と、電力増幅手段の発熱による温度を検出する温度検出手段と、温度検出手段で検出された温度に応じたゲイン制御電圧を作成する制御手段と、複数系統の入力信号に対応して複数設けられ、ゲイン制御電圧によりＦＥＴのドレイン−ソース端子間のコンダクタンスを可変させて入力信号のゲインを可変させるゲイン可変手段を含むパワーアンプにおいて、各系統のゲイン可変手段を請求項１１記載のゲイン可変回路とし、各系統に共通のゲイン制御電圧を入力させるようにしたこと、を特徴としている。
【発明の効果】
【００１０】
請求項１、５、１１記載のゲイン可変回路によれば、回路が異なってもゲイン制御電圧−ゲイン特性を同一にできるので、回路間の特性のばらつきを抑えることができる。
請求項２、７、１２記載のゲイン可変回路によれば、複数系統のゲインを連動して可変する場合に、系統が異なってもゲイン制御電圧−ゲイン特性を同一にできるので、系統間のバランスが崩れるのを抑えることができる。
請求項３、９、１４記載のパワーアンプによれば、アンプセットが異なってもゲイン制御電圧−ゲイン特性を同一にできるので、セット間の特性のばらつきを抑えることができる。
請求項４、１０、１５記載のパワーアンプによれば、系統が異なってもゲイン制御電圧−ゲイン特性を同一にできるので、系統間のバランスが崩れるのを抑えることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の最良の形態を実施例に基づき説明する。
【実施例１】
【００１２】
図２を参照して本発明の第１実施例を説明する。図２は本発明に係るＬＲ２チャンネルのゲイン可変回路の構成を示す回路図である。
図２において、図中、１、２はＬＲ２チャンネル（２系統）のオーディオ信号入力端子、３Ａ、４Ａはゲイン可変回路、ＧＰはゲイン制御端子であり、ゲイン制御電圧ＧＶが印加される。ゲイン可変回路３Ａ、４Ａの内、ＣＡ１、ＣＢ１はカップリングコンデンサ、９Ａ、１０Ａは減衰回路であり、この内、減衰回路９ＡはカップリングコンデンサＣＡ１とグランド間に固定抵抗ＲＡ１、直流阻止コンデンサＣＡ２、ゲイン可変素子（可変抵抗素子）としての接合型ｎチャネルのＦＥＴ（電界効果トランジスタ）ＱＡのドレイン−ソース端子間が直列接続されおり、ＲＡ１とＣＡ２の接続点ＰＡ１から減衰したＬチャンネルのオーディオ信号を出力する。直流阻止コンデンサＣＡ２はオーディオ帯域でのインピーダンスがＦＥＴＱＡのドレイン−ソース間のインピーダンスに比して十分に小さく、オーディオ帯域のゲイン−周波数特性が一定になる値に設定されている。
直流阻止コンデンサＣＡ２とＦＥＴＱＡの接続点ＰＡ２は固定抵抗ＲＡ４を介して所定の直流電源電圧＋Ｖｃと接続されている。固定抵抗ＲＡ４と直流電源電圧＋ＶｃはＦＥＴＱＡのドレインコンダクタンスの検出手段を構成しており、ドレインコンダクタンスをＧＤ、接続点ＰＡ２の直流バイアス電圧ＶＡ２、ＦＥＴＱＡのドレイン−ソース間を流れる電流の直流分（固定抵抗ＲＡ４を流れる電流と同じ）をＩとすると、
ＧＤ＝Ｉ／ＶＡ２
Ｉ＝（＋Ｖｃ−ＶＡ２）／ＲＡ４
ＧＤ＝（＋Ｖｃ−ＶＡ２）／（ＲＡ４・ＶＡ２）
ＧＤ＝＋Ｖｃ／（ＲＡ４・ＶＡ２）−１／ＲＡ４
となる。＋Ｖｃ、ＲＡ４が既知であれば、ＶＡ２を検出することでＧＤを検出できることになる。
２０は差動増幅器であり、反転入力端子（−）はゲイン制御端子ＧＰと接続されており、非反転入力端子（＋）は接続点ＰＡ２と接続されている。差動増幅器２０の出力側はＲＡ５、ＣＡ３からなるローパスフィルタ２１を介してＦＥＴＱＡのゲート端子と接続されている。ローパスフィルタ２１はゲート電圧の変化を緩やかにするためのものである。
差動増幅器２０とローパスフィルタ２１により、ＦＥＴ制御手段が構成されている。このＦＥＴ制御手段は、ゲイン制御電圧ＧＶとコンダクタンス検出電圧ＶＡ２に基づき、ＦＥＴＱＡのドレインコンダクタンスがゲイン制御電圧ＧＶで定まる値となるようにＦＥＴＱＡを制御する機能を有するが、詳細は後述する。
【００１３】
減衰回路１０Ａも９Ａと全く同様に構成されており、カップリングコンデンサＣＢ１とグランド間に固定抵抗ＲＢ１、直流阻止コンデンサＣＢ２、ゲイン可変素子（可変抵抗素子）としての接合型ｎチャネルのＦＥＴ（電界効果トランジスタ）ＱＢのドレイン−ソース端子間が直列接続されており、ＲＢ１とＣＢ２の接続点ＰＢ１から減衰したＲチャンネルのオーディオ信号を出力する。直流阻止コンデンサＣＢ２はＣＡ２と同じくオーディオ帯域でのインピーダンスがＦＥＴＱＢのドレイン−ソース間のインピーダンスに比して十分に小さく、オーディオ帯域のゲイン−周波数特性が一定になる値に設定されている。直流阻止コンデンサＣＢ２とＦＥＴＱＢの接続点ＰＢ２は固定抵抗ＲＢ４を介して所定の直流電源電圧＋Ｖｃと接続されている。２２は差動増幅器であり、反転入力端子（−）はゲイン制御端子ＧＰと接続されており、非反転入力端子（＋）は接続点ＰＢ２と接続されている。差動増幅器２２の出力側はＲＢ５、ＣＢ３からなるローパスフィルタ２３を介してＦＥＴＱＢのゲート端子と接続されている。
１１、１２は反転増幅回路であり、差動増幅器（ＯＰアンプ）１３、１４、入力抵抗ＲＡ２、ＲＢ２、フィードバック抵抗ＲＡ３、ＲＢ３から成る。
チャンネル間でゲイン可変特性を同一にするため対応する回路素子の定数は同一に設定されており、具体的には、ＣＡ１＝ＣＢ１、ＣＡ２＝ＣＢ２、ＣＡ３＝ＣＢ３、ＲＡ１＝ＲＢ１、ＲＡ２＝ＲＢ２、ＲＡ３＝ＲＢ３、ＲＡ４＝ＲＢ４、ＲＡ５＝ＲＢ５とされている。
【００１４】
次に上記した実施例の動作を説明する。
まず、Ｌチャンネル側の減衰回路９Ａの差動増幅器２０の動作を説明する。今、ＦＥＴＱＡのゲート電圧が負でピンチオフ電圧以上となっているものとする。ゲイン制御電圧ＧＶの変化に起因して差動増幅器２０の出力電圧が上昇し、ゲート電圧が上昇（負で絶対値が小さくなる）しようとすると、ＦＥＴＱＡのドレインコンダクタンスが大きくなり、固定抵抗ＲＡ４を流れる電流が増大し、接続点ＰＡ２の電圧ＶＡ２が低下する。ＶＡ２は差動増幅器２０の非反転入力端子（＋）に入力されていることから、差動増幅器２０の出力が減少する。すなわち、差動増幅器２０には負帰還が掛かっており、非反転入力端子（＋）と反転入力端子（−）はイマジナリショート状態となり、同一電圧となる。従って、ＦＥＴＱＡのゲート電圧が負でかつピンチオフ電圧以上となる範囲でゲイン制御電圧ＧＶが変化すると、ＶＡ２がＧＶと同一電圧の関係を保つようにＦＥＴＱＡのドレインコンダクタンスがＧＶで定まる値に変化する。
【００１５】
全く同様にして、Ｒチャンネル側の減衰回路１０Ａの差動増幅器２２にも負帰還が掛かっており、非反転入力端子（＋）と反転入力端子（−）はイマジナリショート状態となり、同一電圧となる。従って、ＦＥＴＱＢのゲート電圧が負でかつピンチオフ電圧以上となる範囲でゲイン制御電圧ＧＶが変化するとき、ＶＢ２がＧＶと同一電圧の関係を保つようにＦＥＴＱＢのドレインコンダクタンスがＧＶで定まる値に変化する。
＋Ｖｃが共通、固定抵抗ＲＡ２＝ＲＢ２、ＶＡ２＝ＶＢ２＝ＧＶであれば、ＦＥＴＱＡのドレインコンダクタンスとＦＥＴＱＢのドレインコンダクタンスは同一となるので、ＦＥＴＱＡとＦＥＴＱＢのゲート電圧がともに負でともにピンチオフ電圧以上となる或る範囲内でゲイン制御電圧ＧＶを可変すれば（このときの下限値ＧＶｍｉｎ、上限値ＧＶｍａｘとすると、０＜ＧＶｍｉｎ＜ＧＶｍａｘ＜＋Ｖｃ）、ＦＥＴＱＡのドレインコンダクタンスとＦＥＴＱＢのドレインコンダクタンスを同一の関係を保ちながら或る範囲内で変化させることができる。
【００１６】
直流阻止コンデンサＣＡ２、ＣＢ２の通過帯域でのインピーダンスがＦＥＴＱＡ、ＱＢのドレイン−ソース間のインピーダンスに比して無視できるほど小さいとして、ＦＥＴＱＡ、ＱＢのドレインコンダクタンスが大小変化すると、ＦＥＴＱＡ、ＱＢのドレイン−ソース間の等価抵抗ＲＡｆ、ＲＢｆが反比例して変化し、ＦＥＴＱＡ、ＱＢのドレインコンダクタンスが小さいとき減衰回路９Ａ、１０Ａの減衰率は小さくなって、ゲイン可変回路３Ａ、４Ａのゲインは大きくなる。反対に、ＦＥＴＱＡ、ＱＢのドレインコンダクタンスが大きいとき減衰回路９Ａ、１０Ａの減衰率は大きくなって、ゲイン可変回路３Ａ、４Ａのゲインは小さくなる。この際、ゲイン制御電圧ＧＶをＧＶｍｉｎ〜ＧＶｍａｘの範囲で可変すれば、ＦＥＴＱＡ、ＱＢのドレインコンダクタンスは同一の関係にあることから、チャンネル間のゲインも同一の関係を保って変化し、ゲイン制御電圧ＧＶ＝ＧＶｍｉｎとしたときゲインが最小となり、ゲイン制御電圧ＧＶ＝ＧＶｍａｘとしたときゲインが最大となる。
【００１７】
この実施例によれば、ＬＲ２チャンネル（２信号系統）のゲインを共通のゲイン制御電圧で可変させる際、ゲイン可変素子としてのＦＥＴＱＡ、ＱＢにピンチオフ電圧、ゲート電圧−ドレインコンダクタンス特性にバラツキがあっても、ＦＥＴＱＡ、ＱＢのドレインコンダクタンスを同一に保つことができ、チャンネル間（信号系統間）のゲインを同一に保ちながらゲインを可変させることができる。実験によると、図１の構成でゲインを可変させたときチャンネル間で２倍近いゲイン差が生じたＦＥＴＱＡ、ＱＢを用いて図２の構成でゲインを可変させたところ、チャンネル間で高々±０．１ｄＢのゲイン差しか生じなかった。
【実施例２】
【００１８】
図３を参照して本発明の第２実施例を説明する。図３は本発明に係るＬＲ２チャンネルのパワーアンプの構成を示す回路図である。
図３に示すパワーアンプの内、図中、１、２はＬＲ２チャンネルのオーディオ信号入力端子、３Ａ、４Ａはゲイン可変回路であり、図２のゲイン可変回路３Ａ、４Ａと同一構成である。５、６は電力増幅回路、７は電力増幅回路５、６の出力段トランジスタ（図示せず）の近傍の温度を検出する温度センサであり、例えば温度により抵抗値が変化するサーミスタが用いられる。８Ａは温度センサの検出信号からゲイン制御電圧を作成し、ゲイン可変回路３Ａ、４Ａへ出力するゲイン制御回路である。ゲイン制御回路８Ａの作成するゲイン制御電圧ＧＶは図２のゲイン可変回路におけるゲイン制御電圧ＧＶと同じく、ＦＥＴＱＡとＦＥＴＱＢのゲート電圧がともに負でともにピンチオフ電圧以上となるＧＶｍｉｎ〜ＧＶｍａｘの範囲で可変し、かつ温度センサ７の検出温度が低から高に変化するに従いゲイン制御電圧ＧＶを大から小へ連続的に変化するようになっている。そして、検出温度が例えば安全な８０℃以下のとき、ゲイン制御電圧ＧＶをＧＶｍａｘとするようにし、８０℃を越えて上昇するに従い、ゲイン制御電圧ＧＶをＧＶｍａｘから連続的に小さくさせる。ゲイン制御電圧ＧＶがＧＶｍａｘのとき、ＦＥＴＱＡ、ＱＢのドレインコンダクタンスは同じ値で最小となっており、減衰回路９Ａ、１０Ａの減衰率が最小となってゲイン可変回路３Ａ、３Ｂは同じゲインで最大となる。
温度が上昇し、ゲイン制御電圧ＧＶがＧＶｍａｘより小さくなると、温度上昇に応じてＦＥＴＱＡ、ＱＢのドレインコンダクタンスが互いに同一の関係を保ちながら増大し、ドレイン−ソース間の等価抵抗分が減少し、減衰回路９Ａ、１０Ａの減衰率が増大する。従って、反転増幅器１１、１２の入力レベルが減少するので、ゲイン可変回路３Ａ、４Ｂのゲインは互いに同一の関係を保ちながら減少する。この結果、温度が上昇するに従いチャンネル間のバランスを保ちながらパワーアンプの出力レベルを連続的に小さくすることができる。
【００１９】
この実施例によれば、パワーアンプの温度上昇に伴いＬＲ２チャンネル（２信号系統）のゲインを共通のゲイン制御電圧で連続的に減少させてパワーアンプの出力レベルを連続的に減少させる際、ゲイン可変素子としてのＦＥＴＱＡ、ＱＢにピンチオフ電圧、ゲート電圧−ドレインコンダクタンス特性にバラツキがあっても、ＦＥＴＱＡ、ＱＢのドレインコンダクタンスを同一に保つことができ、チャンネル間（信号系統間）のゲイン、出力レベルを同一に保ちながらゲイン、出力レベルを連続的に減少させることができる。従って、チャンネル間のバランスが崩れず聴感上の違和感が生じない。
【００２０】
なお、上記した各実施例では２系統のオーディオ信号を対象としたが、ゲイン可変回路を３系統以上設けることで、３以上の多信号系統のオーディオ信号に対しても同様に信号系統間でゲインを同一に保ちながらゲインを可変させることができる。
また、オーディオセットやパワーアンプセットにカップリングコンデンサ、ゲイン可変回路を１系統だけ設ける場合でも、個々のセットのＦＥＴの特性にバラツキがあっても、セット間では同じゲイン制御電圧に対しＦＥＴのドレインコンダクタンスを同一にすることができ、セット間でのゲイン可変特性、出力レベル可変特性のバラツキを無くすことができる。
また、ゲイン可変回路中のカップリングコンデンサ、直流阻止コンデンサ、ローパスフィルタ、反転増幅回路は必要に応じて設けるようにすれば良い。また、反転増幅回路を非反転増幅回路等、他の種類の増幅回路に置き換えてもよい。
また、ＦＥＴには接合型ｎチャネルを例に挙げたが、接合型ｐチャネルを用いるようにしても良い。
【産業上の利用可能性】
【００２１】
本発明は、ＦＥＴをゲイン可変素子として用いる各種のゲイン可変回路や、パワーアンプの温度保護回路などに適用できる。
【図面の簡単な説明】
【００２２】
【図１】従来のパワーアンプの温度保護回路の構成例を示す回路図である。
【図２】本発明の第１実施例に係るゲイン可変回路の回路図である（実施例１）。
【図３】本発明の第２実施例に係るパワーアンプの温度保護回路の回路図である（実施例２）。
【符号の説明】
【００２３】
３Ａ、４Ａ  ゲイン可変回路
９Ａ、１０Ａ  減衰回路
２０、２２  差動増幅器
２１、２３  ローパスフィルタ
ＱＡ、ＱＢ  ＦＥＴ
ＲＡ１、ＲＡ４、ＲＢ１、ＲＢ４  固定抵抗
ＣＡ２、ＣＢ２  直流阻止コンデンサ
【図１】
2009284112.tif 000003
【図２】
2009284112.tif 000004
【図３】
2009284112.tif 000005