(57)【要約】【課題】不純物の高活性化を図るとともに、半導体装置の性能の低下を防止できる半導体装置の製造方法を提供すること。【解決手段】基板１上に、シリコン酸化膜よりも比誘電率の高い材料により構成された高誘電率絶縁膜を有するゲート絶縁膜３を形成する工程と、前記ゲート絶縁膜３上に金属を有するゲート電極４を形成する工程と、前記ゲート電極４をマスクとして、前記基板に不純物を注入して、エクステンション領域５を形成する工程と、前記不純物が注入された前記基板１をフラッシュランプアニールあるいはレーザアニールにより、熱処理する工程とを含む。熱処理する工程は、前記基板１に対し所定のピーク強度のパルス光を照射する第一の工程と、前記第一の工程のパルス光のピーク強度よりも低いピーク強度のパルス光を照射する第二の工程とを含む。【選択図】図１
2009302373.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、シリコン酸化膜よりも比誘電率の高い材料により構成された高誘電率絶縁膜を有するゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に金属を有するゲート電極を形成する工程と、
前記ゲート電極をマスクとして、前記基板に不純物を注入して、エクステンション領域を形成する工程と、
前記不純物が注入された前記基板をフラッシュランプアニールあるいはレーザアニールにより、熱処理する工程とを含み、
熱処理する前記工程は、前記基板に対し所定のピーク強度のパルス光を照射する第一の工程と、
前記第一の工程のパルス光のピーク強度よりも低いピーク強度のパルス光を照射する第二の工程とを有する半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
熱処理する前記工程では、前記第二の工程におけるパルス光の照射時間の合計が前記第一の工程のパルス光の照射時間の合計よりも長い半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法において、
熱処理する前記工程において、複数のパルス光の照射を行うことで生成されるマルチパルスにより、フラッシュランプアニールあるいはレーザアニールを行う半導体装置の製造方法。
【請求項４】
請求項１乃至３のいずれかに記載の半導体装置の製造方法において、
熱処理する前記工程では、複数のパルス光を連続的に照射することで熱処理が行われ、
前記複数のパルス光は、前記第一の工程にて最大ピーク強度のパルス光を照射した後、前記第二の工程にて、前記最大ピーク強度のパルス光よりも低いピーク強度のパルス光を照射するというシーケンスに従って照射され、
一連の前記複数のパルス光のパルス光照射開始からパルス光が最大ピーク強度となる時点までの時間が、パルス光が最大ピーク強度となった時点から前記一連の複数のパルス光のパルス光照射停止までの時間よりも短い半導体装置の製造方法。
【請求項５】
請求項１乃至４のいずれかに記載の半導体装置の製造方法において、
熱処理する前記工程では、前記基板は、所定温度まで昇温された後、降温し、
前記基板の昇温速度が、前記基板の降温速度よりも速い半導体装置の製造方法。
【請求項６】
請求項１乃至５のいずれかに記載の半導体装置の製造方法において、
熱処理する前記工程では、フラッシュランプあるいはレーザの照射時間の合計を５ｍsec以上、１００ｍsec以下とする半導体装置の製造方法。
【請求項７】
請求項１乃至６のいずれかに記載の半導体装置の製造方法において、
前記ゲート電極は、Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗからなる群から選択される少なくとも１種類の金属を含んで構成されている半導体装置の製造方法。
【請求項８】
請求項１乃至７のいずれかに記載の半導体装置の製造方法において、
前記高誘電率絶縁膜が、Ｈｆ，Ｚｒ，Ａｌ，Ｙ，Ｌａ，Ｍｇからなる群から選択される少なくとも１種類を含んで構成される半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、ＭＯＳＦＥＴのショートチャネルを防止するために、基板にエクステンション領域を形成することが行われている。近年、このエクステンション領域の浅接合化が求められており、これに対応するために、エクステンション領域の不純物の活性化率の向上が行われている。具体的には、エクステンション領域の不純物を高活性化させるために、フラッシュランプアニールを行っている。フラッシュランプアニールにより、基板は急激に加熱されるとともに、急激に降温する。
一方で、近年、リーク電流を抑制しつつ、ゲート絶縁膜の膜厚を減少させるため、ゲート絶縁膜として、高誘電率膜を使用するとともに、ゲート電極としてメタルゲートを使用することが提案されている。
【０００３】
【特許文献１】特開２００６−２４５３３８号公報
【特許文献２】特開２００６−２７９０１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ゲート絶縁膜として高誘電率膜を使用するとともに、メタルゲートを使用した従来の半導体装置においては、エクステンション領域の不純物の高活性化のためのフラッシュランプアニールを行うと、半導体装置における電子の移動度の低下や閾値電圧の低下が起こり、半導体装置の性能が劣化してしまうことがある。
【課題を解決するための手段】
【０００５】
本発明によれば、基板上に、シリコン酸化膜よりも比誘電率の高い材料により構成された高誘電率絶縁膜を有するゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に金属を有するゲート電極を形成する工程と、前記ゲート電極をマスクとして、前記基板に不純物を注入して、エクステンション領域を形成する工程と、前記不純物が注入された前記基板をフラッシュランプアニールあるいはレーザアニールにより、熱処理する工程とを含み、熱処理する前記工程は、前記基板に対し所定のピーク強度のパルス光を照射する第一の工程と、前記第一の工程のパルス光のピーク強度よりも低いピーク強度のパルス光を照射する第二の工程とを有する半導体装置の製造方法が提供される。
【０００６】
本発明によれば、熱処理する工程は、基板に対し所定値のピーク強度のパルス光を照射する第一の工程と、前記第一の工程のパルス光のピーク強度よりも低いピーク強度のパルス光を照射する第二の工程とを含むものとなっている。
このようにすることで、不純物の高活性化を図るとともに、電子の移動度の低下や閾値電圧の低下を防止することができ、半導体装置の性能の低下を抑制できる。
【発明の効果】
【０００７】
本発明によれば、不純物の高活性化を図るとともに、半導体装置の性能の低下を防止できる半導体装置の製造方法が提供される。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施形態を図面に基づいて説明する。
はじめに、図１を参照して本実施形態の半導体装置の製造方法の概要について説明する。
本実施形態の半導体装置の製造方法は、基板１上に、シリコン酸化膜よりも比誘電率の高い材料により構成された高誘電率絶縁膜を有するゲート絶縁膜３を形成する工程と、ゲート絶縁膜３上に金属を有するゲート電極４を形成する工程と、ゲート電極４をマスクとして、基板１に不純物を注入して、エクステンション領域５を形成する工程と、前記不純物が注入された基板１をフラッシュランプアニールあるいはレーザアニールにより、熱処理する工程とを含む。
熱処理する工程は、基板１に対し所定のピーク強度のパルス光を照射する第一の工程と、前記第一の工程のパルス光のピーク強度よりも低いピーク強度のパルス光を照射する第二の工程とを含む。
【０００９】
ここでフラッシュランプアニールとは、連続的な波長スペクトルを持つ光を照射することによる熱処理のことである。また、レーザアニールとは単一の波長をもつ光を照射することによる熱処理のことである。
【００１０】
次に、本実施形態の半導体装置の製造方法について詳細に説明する。
図１（Ａ）に示すように、基板１を用意する。この基板１は半導体基板であり、ここではシリコン基板である。基板１には、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）等の素子分離領域２が形成されている。この基板１上にゲート絶縁膜３を形成し、ゲート絶縁膜３上にはゲート電極４を形成する。
より、詳細に説明すると、基板１の表面に、ゲート絶縁膜３となる膜およびゲート電極４となる膜を形成し、これらの膜をエッチングして、ゲート絶縁膜３およびゲート電極４を形成する。
【００１１】
ここで、ゲート絶縁膜３としては、Ｈｆ，Ｚｒ，Ａｌ，Ｙ，Ｌａ，Ｍｇからなる群から選択される少なくとも１種類を含んで構成される高誘電率絶縁膜であることが好ましい。たとえば、ゲート絶縁膜３としては、HfO2、ZrO2、HfSiO、ZrSiO、HfAlO、ZrAlO、Y2O3、La2O3、MgOもしくはそのいずれかの窒化物より選択された、少なくとも1種の高誘電率膜材料を含んでなるものがあげられる。具体的には、本実施形態では、ゲート絶縁膜は、ＨｆＳｉＯＮ膜である。
【００１２】
また、ゲート電極４としては、Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗからなる群から選択される１以上の金属をふくんでいることが好ましく、たとえば、TiN、ZrN、HfN、VN、NbN、TaN、MoN、WN、TiSiN、HfSiN、VSiN、NbSiN、TaSiN、MoSiN、WSN、WAlN、TiAlN、、HfAlN、VAlN、NbAlN、TaAlN、MoAlNがあげられる。具体的には、本実施形態では、ゲート電極４は、ＴａＳｉＮである。
【００１３】
その後、図１（Ｂ）に示すように、ゲート電極４をマスクとしてシリコン基板１の表面領域にフッ化ボロン（ＢＦ２）をポケット注入してｐ型のハロー領域６を形成する。
ここで、ハロー領域６は、ゲート電極４の下方であり、ソース・ドレイン領域８を形成した際に、ソース・ドレイン領域８の端部に設けられる領域である（図１（Ｄ）参照）。ハロー領域６はパンチスルーストッパとしての機能を有する。
ハロー領域６は、ゲート電極４をマスクとして、基板１全体を回転させながら、基板１の法線方向からたとえば３０°傾斜させて不純物を注入することで形成することができる。
その後、基板１に対しヒ素（As）をイオン注入して、ｎ型のエクステンション領域５を形成する。
なお、それぞれの領域の注入条件は、たとえば、ＢＦ2: 45keV, 2x1014cm-2, 30°斜め注入、Ａｓ：2keV, 1x1015cm-2, 垂直注入とする。
また、ｐ型のハロー領域６を形成する不純物として、フッ化ボロンをあげたが、これに限らず、たとえば、ボロンやＩｎ等であってもよい。
【００１４】
次に、図１（Ｃ）に示すように、熱処理時間が５ｍsec以上、１００ｍsec以下のフラッシュランプアニール処理あるいはレーザアニール処理を行い、不純物の活性化およびイオン注入欠陥の回復を行う。
【００１５】
ここで、フラッシュランプアニール処理あるいはレーザアニール処理のパルス光のプロファイルは、図２のようにすることができる。図２の縦軸は、パルス光の強度であり、横軸は照射時間（熱処理時間）である。
【００１６】
具体的には、ランプ光強度あるいはレーザ光強度を一定強度まで上げるとともに、一定強度に達した後、低下させる。
【００１７】
たとえば、プロファイルＡで示すように、ランプ強度あるいはレーザ強度を一定強度まで上げる速度よりも、ランプ強度あるいはレーザ強度を一定強度から低下させる速度が遅いものとしてもよい。たとえば、はじめに所定のピーク強度を有するパルス光を照射した後（第一の工程）、このパルス光のピーク強度よりも低い所定値未満のピーク強度のパルス光を複数回照射して（第二の工程）、プロファイルＡを描くようにしてもよい。第二の工程におけるパルス光の照射時間の合計が第一の工程のパルス光の照射時間の合計よりも長くなる。また、プロファイルＡをえがくようにするためには、所定値未満のピーク強度のパルス光を照射する際に、パルス光のピーク強度が徐々に低下するように制御し、複数のパルス光を連続的に照射すればよい（マルチパルス）。なお、この場合には、各パルスのパルス幅は略等しいことが好ましい。
この場合には、熱処理工程において、基板１の昇温速度が、基板１の降温速度よりも速いものとなる。なお、フラッシュランプアニールでは、半導体ウェハ全面を一括照射して熱処理することが可能であるが、レーザアニールではチップサイズ程度の領域を熱処理する。
【００１８】
また、図３に示すようなマルチパルス（図３実線）を使用したフラッシュランプアニール処理あるいは、レーザアニール処理を行ってもよい。この場合には、熱処理工程は、所定値のピーク強度のパルス光を照射する第一の工程と、前記第一の工程のパルス光のピーク強度よりも低いピーク強度のパルス光を照射し、パルス光の照射時間の合計が第一の工程のパルス光の照射時間の合計よりも長い第二の工程とを含むものとなる。
たとえば、半値幅1.4msecの高パワーのパルス光を照射した後、約10msec間低パワーのパルス光を複数回連続的に照射する（マルチパルス）。なお、この場合には、各パルスのパルス幅は略等しいことが好ましい。また、フラッシュランプまたはレーザの照射時間の合計は、５ｍsec以上、１００ｍsec以下とすることが好ましい。
さらに、この場合においても、ランプ強度あるいはレーザ強度を一定強度まで上げる速度よりも、ランプ強度あるいはレーザ強度を一定強度から低下させる速度が遅くなる。
【００１９】
本実施形態では、熱処理する工程において、複数のパルス光を連続的に照射するマルチパルス法によりパルス光を照射するとともに、最大ピーク強度のパルス光を照射した後、この最大ピーク強度のパルス光よりも低い強度のパルス光を照射する。ここで、パルス光照射開始から、パルス光照射停止までの時間を横軸とし、縦軸をパルス光の強度とした場合、時間軸に対するパルス光の最大ピーク強度の位置は、パルス光照射停止位置よりも、パルス光照射開始位置側にある。換言すると、一連の複数のパルス光のパルス光照射開始からパルス光が最大ピーク強度となる時点までの時間が、パルス光が最大ピーク強度となった時点から前記一連の複数のパルス光のパルス光照射停止までの時間よりも短い。
【００２０】
以上のような熱処理工程では、フラッシュランプアニール処理あるいは、レーザアニール処理を行い、フラッシュランプアニール処理あるいは、レーザアニール処理後にはシンターアニールは行わない。
【００２１】
その後、図１（Ｄ）に示すように、ゲート電極４の側方にサイドウォール９を形成する。さらに、不純物を注入してソース・ドレイン領域８を形成する。たとえば、不純物としては、Ａｓを使用する。ソース・ドレイン領域８は、エクステンション領域５の不純物濃度よりも高いものであってもよく、また、低いものであってもよい。
その後、必要に応じてフラッシュランプあるいはレーザで熱処理を行いソース・ドレイン領域８の不純物の高活性化を行う。
以上の工程により、NＭＯＳである半導体装置を得ることができる。
【００２２】
次に、本実施形態の作用について説明する。
本実施形態では、熱処理する工程は、基板１に対し所定値のピーク強度のパルス光を照射する第一の工程と、前記第一の工程のパルス光のピーク強度よりも低いピーク強度のパルス光を照射する第二の工程とを含むものとなっている。
このようにすることで、エクステンション領域５の不純物の高活性化を図るとともに、電子の移動度の低下や閾値電圧の低下を防止することができ、半導体装置の性能の低下を抑制できる。
【００２３】
なお、従来のフラッシュランプアニール等では、電子の移動度の低下や閾値電圧の低下が発生するが、従来のフラッシュランプアニール等を行った後、ソース・ドレイン領域を形成する前に、比較的低温、水素雰囲気中でシンターアニールを行うと、電子の移動度の低下や閾値電圧の低下が改善される傾向にあった。しかしながら、シンターアニールを行うと、エクステンション領域の不純物が拡散してしまう。
これに対し、本実施形態では、基板１に対し所定値のピーク強度のパルス光を照射する第一の工程と、前記第一の工程のパルス光のピーク強度よりも低いピーク強度のパルス光を照射する第二の工程とを含むフラッシュランプアニールあるいは、レーザアニールを行うことで、従来、両立することが非常に難しかった、エクステンション領域５の不純物の高活性化と、電子の移動度の低下や閾値電圧の低下の防止とを両立させることができる。
【００２４】
さらに、本実施形態では、フラッシュランプあるいはレーザの照射時間の合計を５ｍsec以上、１００ｍsec以下としている。このようにすることで、エクステンション領域５の不純物の活性化を確実に図るとともに、電子の移動度の低下や閾値電圧の低下を確実に防止することができる。
【００２５】
また、熱処理工程において、基板１の昇温速度が、基板１の降温速度よりも速いものとすることで、ソース・ドレインイオン注入時に発生する結晶欠陥の回復の促進を図ることができる。
【００２６】
さらに、熱処理工程を、所定のピーク強度のパルス光を照射する第一の工程と、前記ピーク強度よりも低い強度のパルス光を照射し、パルス光の照射時間が第一の工程よりも長い第二の工程とを含むものとすることで、第一の工程にて、不純物の活性化を行い、第二の工程にて第一の工程中に発生したウェハ反りや結晶欠陥等を回復させることができる。また、第二の工程をフラッシュランプあるいはレーザで行うことにより、不純物の拡散や不活性化を防ぐことができる。
【００２７】
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
たとえば、前記実施形態では、図３に示すような各パルスのパルス幅が略等しい、マルチパルスを使用したフラッシュランプアニール処理あるいは、レーザアニール処理を行うとしたが、これに限らず、たとえば、第一の工程にて、パルス幅が小さく、ピーク強度の高いパルス光を照射し、第二の工程にて、パルス幅が大きく、ピーク強度の低いパルス光を照射してもよい。
【実施例】
【００２８】
次に、本発明の実施例について説明する。
（実施例１）
この実施例では、ＮＭＯＳトランジスタを作製した。
前記実施形態と同様の方法で半導体装置の製造を行った。
ゲート絶縁膜：ＨｆＳｉＯＮ膜
ゲート電極  ：ＴａＳｉＮ
とした。また、ゲート電極をマスクとしてシリコン基板１の表面領域にフッ化ボロン（ＢＦ２）をポケット注入してｐ型のハロー領域を形成し、ヒ素（As）を注入してエクステンション領域を形成した。それぞれの注入条件はＢＦ２: 45keV, 2x1014cm-2, 30°斜め注入、Ａｓ：2keV, 1x1015cm-2, 垂直注入である。
さらに、熱処理工程においては、図３に示したようにフラッシュランプによりパルス光を照射した。半値幅1.4msecの高パワーのパルス光を照射した後、約10msec間低パワーの複数のパルス光を照射した（マルチパルス、１１msecのフラッシュランプアニール処理）。
その後、基板にＡｓを注入し、ソース・ドレイン領域を形成した。
【００２９】
（実施例２）
この実施例ではＰＭＯＳトランジスタを作製した。シリコン基板の素子形成領域にｎ型のウェルを形成し、実施例１と同じゲート絶縁膜、ゲート電極を形成した。その後、ｎ型のハロー領域を形成し、ｐ型のエクステンション領域を形成した。具体的には、Ge 10keV 5x1014cm-2注入後にBを0.5keV 1x1015cm-2で注入した。その後、実施例１と同じ条件でフラッシュランプアニール処理を行い、さらに、ｐ型の不純物を注入して、ソース・ドレイン領域を形成した。
【００３０】
（比較例１）
熱処理工程にて0.8 msecのフラッシュランプアニールを行った。ここでは、単一のパルス光により、フラッシュランプアニールが行われた。他の点は実施例１と同じである。
【００３１】
（比較例２）
熱処理工程にて0.8 msecのフラッシュランプアニールを行った。ここでは、単一のパルス光により、フラッシュランプアニールが行われた。他の点は実施例２と同じである。
【００３２】
（比較例３）
熱処理工程にて0.8 mseのフラッシュランプアニール後に850〜1050℃のスパイクアニールを行った（８５０℃、９５０℃、１０５０℃の各３種類）。なお、単一のパルス光により、フラッシュランプアニールは行われた。
他の点は実施例１と同じである。
【００３３】
（比較例４）
熱処理工程にて0.8 msecのフラッシュランプアニール後に850〜1050℃のスパイクアニール（８５０℃、９５０℃、１０５０℃の各３種類）を行った。なお、単一のパルス光により、フラッシュランプアニールは、行われた。他の点は実施例２と同じである。
【００３４】
図４に結果を示す。ここでは、接合深さ（Ｘｊ）と、シート抵抗（Ｒｓ）との関係を示している。フラッシュランプアニール後スパイクアニールを行った比較例３，４では、フラッシュランプアニールを行った実施例１，２，比較例１，２に比べ不純物の不活性化・拡散によりRs−Xj特性が右上にシフト(劣化)していることが分かる。
一方、実施例１，２では、比較例１，２同等のRs−Xj特性が得られていることから、非拡散かつ高活性なアニールができていることがわかる。
【００３５】
図５にそれぞれの実施例１、比較例１，３の、nMOSFETにおける電子移動度を示す。そして図６にはそれぞれの実施例１、比較例１，３の、nMOSFETにおける温度・電圧ストレスに対する閾値電圧シフト量をしめす。実施例１における電子移動度、閾値電圧シフト量が比較例３と同等以上となった。電子移動度、閾値電圧シフト量は、フラッシュランプ後のアニール処理で向上されるとされている。
以上の結果から、本発明では、不純物をさらに高活性化させ、かつトランジスタの特性を改善する効果があることが分かる。
【図面の簡単な説明】
【００３６】
【図１】本発明の一実施形態にかかる半導体装置の製造工程を示す図である。
【図２】実施形態におけるパルス光の照射時間と、強度を示す図である。
【図３】実施形態におけるパルス光の照射時間と、強度を示す図である。
【図４】実施例、比較例の結果を示す図である。
【図５】実施例、比較例の結果を示す図である。
【図６】実施例、比較例の結果を示す図である。
【符号の説明】
【００３７】
１    基板
２    素子分離領域
３    ゲート絶縁膜
４    ゲート電極
５    エクステンション領域
６    ハロー領域
８    ソース・ドレイン領域
９    サイドウォール
【図１】
2009302373.tif 000003
【図２】
2009302373.tif 000004
【図３】
2009302373.tif 000005
【図４】
2009302373.tif 000006
【図５】
2009302373.tif 000007
【図６】
2009302373.tif 000008