(57)【要約】【課題】  電力損失を抑制した同期整流型ブリッジを提供することを目的とする。【解決手段】  同期整流型ブリッジ１００は、接続ノードＮ１に交流電圧が入力されるＭＯＳトランジスタＱ１、Ｑ２と、接続ノードＮ２に交流電圧が入力されるＭＯＳトランジスタＱ３、Ｑ４と、ＭＯＳトランジスタＱ１、Ｑ２の各ゲートにゲート信号を出力する第１の駆動回路１１０と、ＭＯＳトランジスタＱ３、Ｑ４のゲートにゲート信号を出力する第２の駆動回路１２０とを有し、入力される交流電圧に同期して、交流電圧が第１の半波期間のとき、ＭＯＳトランジスタＱ１、Ｑ４に電流が流され、第２の半波期間のとき、ＭＯＳトランジスタＱ２、Ｑ３に電流が流されるように駆動される。【選択図】  図２
2009284673.tif 000002
【特許請求の範囲】
【請求項１】
入力された交流電圧を直流電圧に変換して出力する同期整流型ブリッジであって、
第1の電位の直流出力と第２の電位の直流出力との間に直列に接続された第１、第２のＭＯＳトランジスタと、
前記第１および第２の電位の直流出力との間に直列に接続された第３、第４のＭＯＳトランジスタと、
前記直流出力に流れる電流に応答して第１、第２、第３、および第４のＭＯＳトランジスタの各ゲートにゲート信号を出力する駆動手段とを有し、
交流電圧の一方の入力は、第１、第２のＭＯＳトランジスタを接続する第１の接続ノードに接続され、交流電圧の他方の入力は、第３、第４のＭＯＳトランジスタを接続する第２の接続ノードに接続され、
入力される交流電圧に応答して、第１の半波期間のとき、第１、第４のＭＯＳトランジスタに電流が流れ、第２の半波期間のとき、第２、第３のＭＯＳトランジスタに電流が流れる、同期整流型ブリッジ。
【請求項２】
前記駆動手段は、前記直流出力に流れる電流を検出する比較回路を含み、当該比較回路の検出結果に応答して第１、第２、第３、第４のＭＯＳトランジスタの各ゲート信号を制御する、請求項１に記載の同期整流型ブリッジ。
【請求項３】
第１、第２、第３、第４のＭＯＳトランジスタの各ゲート信号は、比較回路によって電流が検出されている期間、各ＭＯＳトランジスタをオン状態にする、請求項２に記載の同期整流型ブリッジ。
【請求項４】
前記駆動手段は、第１、第２の比較回路を含み、第１の比較回路は、第２のＭＯＳトランジスタの動作状態を検出し、第２の比較回路は、第４のＭＯＳトランジスタの動作状態を検出し、前記駆動手段は、第１、第２の比較回路の検出結果に応答して第１、第２、第３、第４のＭＯＳトランジスタの各ゲート信号を制御する、請求項１に記載の同期整流型ブリッジ。
【請求項５】
第1の比較回路の一方の入力は、第２のＭＯＳトランジスタのソースに接続され、他方の入力は、ドレインに接続され、第２の比較回路の一方の入力は、第４のＭＯＳトランジスタのソースに接続され、他方の入力は、ドレインに接続され、第１、第２の比較回路は、第２、第４のＭＯＳトランジスタに流れる電流を検出する、請求項４に記載の同期整流型ブリッジ。
【請求項６】
請求項１ないし５いずれか１つの同期整流型ブリッジを内部に含み、さらに交流電圧を入力する２つの外部端子と、直流出力を出力する２つの外部端子を含む、同期整流型ブリッジ用パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電源を直流電源に変換する同期整流型ブリッジに関する。
【背景技術】
【０００２】
商用交流電源またはスイッチング電源により生成された交流電源を直流電源に変換するＡＣ−ＤＣコンバータとして、ダイオードブリッジを使用したものが知られている。例えば特許文献１は、図１に示すように、整流用ダイオードブリッジ２、３、４、５と出力コンデンサ７との間にインダクタ６とコンデンサ９を直列に接続したＡＣ−ＤＣコンバータを開示している。このＡＣ−ＤＣコンバータでは、設定手段１４、１７により第１、第２の期間を設定し、スイッチング手段１０、１１、１２、１３は、第１、第２の期間に応じてコンデンサ９、インダクタ、および出力コンデンサ間の接続を切り替えることで、高いスイッチング周波数のときのスイッチングロスを低減している。
【０００３】
【特許文献１】特開平１０−３０４６７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の特許文献１に示すようなダイオードブリッジを整流回路に利用したコンバータは、ダイオードの順方向電圧による電力損失が大きいという課題がある。特に、入力される交流電源の電圧または電流が大きくなれば、それに応じて大きな電力が損失されてしまい、これを到底無視することはできなくなる。
【０００５】
本発明は、このような従来の課題を解決するものであり、電力の損失を抑制した同期整流型ブリッジを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る同期整流型ブリッジは、入力された交流電圧を直流電圧に変換して出力するものであって、第1の電位の直流出力と第２の電位の直流出力との間に直列に接続された第１、第２のＭＯＳトランジスタと、前記第１および第２の電位の直流出力との間に直列に接続された第３、第４のＭＯＳトランジスタと、前記直流出力に流れる電流に応答して第１、第２、第３、および第４のＭＯＳトランジスタの各ゲートにゲート信号を出力する駆動手段とを有し、交流電圧の一方の入力は、第１、第２のＭＯＳトランジスタを接続する第１の接続ノードに接続され、交流電圧の他方の入力は、第３、第４のＭＯＳトランジスタを接続する第２の接続ノードに接続され、入力される交流電圧に応答して、第１の半波期間のとき、第１、第４のＭＯＳトランジスタに電流が流れ、第２の半波期間のとき、第２、第３のＭＯＳトランジスタに電流が流れる。
【０００７】
好ましくは駆動手段は、前記直流出力に流れる電流を検出する比較回路を含み、比較回路の検出結果に応答して第１、第２、第３、第４のＭＯＳトランジスタの各ゲート信号を制御する。また、第１、第２、第３、第４のＭＯＳトランジスタの各ゲート信号は、比較回路によって電流が検出されている期間、各ＭＯＳトランジスタをオン状態にする。
【０００８】
好ましくは前記駆動手段は、第１、第２の比較回路を含み、第１の比較回路は、第２のＭＯＳトランジスタの動作状態を検出し、第２の比較回路は、第４のＭＯＳトランジスタの動作状態を検出し、前記駆動手段は、第１、第２の比較回路の検出結果に応答して第１、第２、第３、第４のＭＯＳトランジスタの各ゲート信号を制御する。
【０００９】
好ましくは第1の比較回路の一方の入力は、第２のＭＯＳトランジスタのソースに接続され、他方の入力は、ドレインに接続され、第２の比較回路の一方の入力は、第４のＭＯＳトランジスタのソースに接続され、他方の入力は、ドレインに接続され、第１、第２の比較回路は、第２、第４のＭＯＳトランジスタに流れる電流を検出する。
【００１０】
好ましくは、本発明に係る同期整流型ブリッジ用パッケージは、内部に同期整流型ブリッジを含み、さらに交流電圧を入力する２つの外部端子と、直流出力を出力する２つの外部端子を含む。
【発明の効果】
【００１１】
本発明によれば、第１ないし第４のトランジスタ（ＭＯＳＦＥＴ）を用いて交流電圧を直流電圧に変換するようにしたので、従来のダイオードブリッジによる整流と比較して、電力損失を大幅に低減することができる。特に、負荷電流が大きくなるような場合には、電力損失の低減の効果が大きい。
【発明を実施するための最良の形態】
【００１２】
本発明の最良の実施の形態について図面を参照して詳細に説明する。以下の例では、同期整流素子にＭＯＳＦＥＴ（以下、ＦＥＴと略す）を用いたＡＣ−ＤＣコンバータを例に説明をする。
【実施例】
【００１３】
図２は、本発明の第１の実施例に係る同期整流型ブリッジの構成を示す回路図である。同期整流型ブリッジ１００は、商用交流電圧またはスイッチング電源により変換された交流電圧、例えばＡＣ２４Ｖを入力する交流入力ＡＣＩＮ、プラス側の直流電圧を出力する直流出力＋ＤＣ、マイナス側の直流電圧を出力する直流出力−ＤＣ、整流素子としてのＮチャンネル型のＦＥＴＱ１、ＦＥＴＱ２、ＦＥＴＱ３、ＦＥＴＱ４、ＦＥＴＱ１、Ｑ２を駆動する第１の駆動回路１１０、ＦＥＴＱ３、Ｑ４を駆動する第２の駆動回路１２０、交流電圧の半波に同期して電流を検出する比較回路(コンパレータ)１３０とを含んで構成される。図中、Ｒ１〜Ｒ４、Ｒ１４、Ｒ１５は抵抗、Ｃ１〜Ｃ３はコンデンサ、Ｄ１〜Ｄ４はダイオード、Ｄ１ｐ〜Ｄ４ｐはＦＥＴＱ１、Ｑ２、Ｑ３、Ｑ４の寄生ダイオードである。第１および第２の駆動回路１１０、１２０は、好ましくは半導体集積回路によって構成され、また好ましくは同期整流型ブリッジ１００は、１つのモジュールまたはパッケージに収容される。
【００１４】
同期整流コンバータ１００の直流出力＋ＤＣと−ＤＣには、図示しない平滑用コンデンサが接続され、さらに負荷が接続される。直流出力＋ＤＣと直流出力−ＤＣの間に、ＦＥＴＱ１およびＦＥＴＱ２と、ＦＥＴＱ３およびＦＥＴＱ４とがそれぞれ直列に接続されている。ＦＥＴＱ１がＦＥＴＱ２に接続される接続ノードＮ１には、交流電圧の一方の交流入力ＡＣＩＮが接続される。ＦＥＴＱ１のゲートには、第１の駆動回路１１０から出力される駆動信号Ｇ１が接続され、ＦＥＴＱ１のゲート−ソース間には、抵抗Ｒ１が接続されている。直流出力ＤＣ＋と接続ノードＮ１の間には、ＦＥＴＱ１と並列に寄生ダイオードＤ１ｐが接続されている。
【００１５】
ＦＥＴＱ２のゲートには、第１の駆動回路１１０から出力される駆動信号Ｇ２が接続され、ＦＥＴＱ２のゲート−ソース間には、抵抗Ｒ２が接続されている。直流出力ＤＣ−と接続ノードＮ１の間には、ＦＥＴＱ２と並列に寄生ダイオードＤ２ｐが接続されている。
【００１６】
また、ＦＥＴＱ３がＦＥＴＱ４に接続される接続ノードＮ２には、交流電圧の他方の交流入力ＡＣＩＮが接続される。ＦＥＴＱ３のゲートは、第２の駆動回路１２０から出力される駆動信号Ｇ３が接続され、ＦＥＴＱ３のゲート−ソース間には、抵抗Ｒ３が接続されている。直流出力ＤＣ＋とノードＮ２の間には、ＦＥＴＱ３と並列に寄生ダイオードＤ３ｐが接続されている。
【００１７】
ＦＥＴＱ４のゲートには、駆動回路１２０から出力される駆動信号Ｇ４が接続され、ＦＥＴＱ４のゲート−ソース間には、抵抗Ｒ４が接続されている。直流出力ＤＣ−とノードＮ２の間には、ＦＥＴＱ４と並列に寄生ダイオードＤ４ｐが接続されている。
【００１８】
直流出力ＤＣ−には、抵抗Ｒ１４、Ｒ１５が接続され、抵抗Ｒ１５は、比較回路１３０の一方の入力に接続されている。抵抗Ｒ１４は、ノードＮ３に接続され、ノードＮ３と抵抗Ｒ１５の間にはコンデンサＣ３が接続されている。ノードＮ３は、比較回路１３０の他方の入力に接続されている。
【００１９】
比較回路１３０は、入力される交流電圧に同期し、すなわち平滑コンデンサが充電されるときまたは放電されるときに流れる電流に応答してハイレベル（正の電圧）またはローレベル（負の電圧）の電圧の信号を出力する。この出力は、ダイオードＤ３のカソードに接続され、ダイオードＤ３のアノードはノードＮ４に接続される。ノードＮ４は、第１の駆動回路１１０の第１の入力と第２の駆動回路１２０の第２の入力にそれぞれ接続される。
【００２０】
比較回路１３０の出力はさらに、ダイオードＤ４のカソードに接続され、ダイオードＤ４のアノードは、ノードＮ５に接続される。ノードＮ５は、第１の駆動回路１１０の第２の入力と第２の駆動回路１２０の第１のＩＮにそれぞれ接続される。
【００２１】
次に、同期整流型ブリッジの動作について説明する。比較回路１３０は、平滑コンデンサの充電または放電時に流れる電流を検知し、電流を検知すると、ハイレベルの電圧を出力する。比較回路１３０の出力がハイレベルのとき、ダイオードＤ３、Ｄ４は、非道通となり、ノードＮ４、Ｎ５には、一定の高電圧が保持される。他方、比較回路１３０によって電流が検出されないとき、比較回路１３０の出力は、ローレベルの電圧となり、ダイオードＤ３、Ｄ４が導通するため、ノードＮ４、Ｎ５は、低電圧となる。
【００２２】
ノードＮ４、Ｎ５が高電圧であるとき、第１および第２の駆動回路１１０、１２０の第１および第２の入力には、高電圧の信号が入力され、対応する駆動信号Ｇ１、Ｇ２、Ｇ３、Ｇ４はハイレベルとなり、ＦＥＴＱ１、Ｑ２、Ｑ３、Ｑ４がオン状態にされる。言い換えれば、比較回路１３０によって一定の電流が検出されている期間、ＦＥＴＱ１、ＦＥＴＱ２、ＦＥＴＱ３、ＦＥＴＱ４には、ハイレベルのゲート信号が供給され、ＦＥＴＱ１、ＦＥＴＱ２、ＦＥＴＱ３、ＦＥＴＱ４は動作可能なオン状態に置かれる。
【００２３】
他方、ノードＮ４、Ｎ５が低電圧であるとき、第１、第２の駆動回路１１０、１２０の第１および第２の入力はローレベルとなり、対応する駆動信号Ｇ１、Ｇ２、Ｇ３、Ｇ４はローレベルとなり、ＦＥＴＱ１、Ｑ２、Ｑ３、Ｑ４はオフ状態となる。すなわち、ＦＥＴＱ１、ＦＥＴＱ２、ＦＥＴＱ３、ＦＥＴＱ４は、比較回路１３０によって電流が検出されない期間、オフ状態に置かれる。
【００２４】
比較回路１３０の出力がハイレベルを出力している期間、交流入力ＡＣＩＮに正側の交流電圧が印加されると、交流電流は、ノードＮ１から、ダイオード接続されたＦＥＴＱ１、直流出力＋ＤＣ、平滑コンデンサ、直流出力−ＤＣ、ダイオード接続されたＦＥＴＱ４、ノードＮ２の経路を流れる。また、負側の交流電圧が印加されると、交流電流は、ノードＮ２、ダイオード接続されたＦＥＴＱ３、直流出力＋ＤＣ、平滑コンデンサ、直流出力−ＤＣ、ダイオード接続されたＦＥＴＱ２、ノードＮ１の経路を流れる。こうして、交流電圧が半波毎に整流される。
【００２５】
上記実施例では、電流が流れる期間、ＦＥＴＱ１〜Ｑ４を動作状態にするため、安全にかつ効率良く交流電圧を整流することができる。なお、上記実施例では、ＡＣ２４Ｖの交流電圧を直流電圧に変換する例を示したが、ＡＣ１００Ｖの交流電圧にも適用することができる。特に、１０アンペア以上の大きな入力を有するコンバータの場合、ＦＥＴの使用による電力損失の低減の効果は大きい。
【００２６】
さらに、遊技機の電源システムは、ＡＣ２４Ｖの交流電源を用いるが、負荷が非常に大きく、入力電流も非常に大きくなる。このため、本実施例のＡＣ−ＤＣコンバータを電源システムに適用すれば、従来のダイオードブリッジによる整流と比較して、格段の電力損失の低減を図ることができる。
【００２７】
上記第１の実施例では、比較回路１３０によって平滑コンデンサに流れる電流を検知し、これに同期してＦＥＴＱ１〜ＦＥＴＱ４を動作させる例を示したが、他の手段により電流を検出するものであってもよい。また
【００２８】
次に、本発明の第２の実施例に係る同期整流型ブリッジを図３に示す。第２の実施例に係る同期整流型ブリッジ１００Ａは、第１の実施例の同期整流型ブリッジ１００と基本的な動作は同じであるが、第１の実施例では、比較回路が抵抗Ｒ１４を流れる電流を検出するため、その電流が大きいと、そこでの電力損失が無視できなくなる。そこで、第２の実施例では、抵抗Ｒ１４等を用いる変わりに、ＦＥＴＱ２、Ｑ４のオン抵抗またはそこを流れる電流を検出する。
【００２９】
比較回路１３０Ａの各入力には、ＦＥＴＱ２のドレイン、ソースがそれぞれ接続され、出力は、ノードＮ６に接続される。ノードＮ６は、第１の駆動回路１１０の第１の入力と第２の駆動回路１２０の第２の入力に接続される。同様に、比較回路１３０Ｂの各入力には、ＦＥＴＱ４のドレイン、ソースがそれぞれ接続され、出力は、ノードＮ７に接続される。ノードＮ７は、第１の駆動回路１１０の第２の入力と第２の駆動回路１２０の第１の入力に接続される。
【００３０】
上記したように、ＦＥＴＱ４に電流が流れると、この電流が比較回路１３０Ｂによって検出され、比較回路１３０Ｂの出力がハイレベルの電圧となり、ノードＮ７がハイレベルとなる。これにより、第１の駆動回路１１０の第１の入力と第２の駆動回路１２０の第２の入力がハイレベルとなり、駆動信号Ｇ１、Ｇ４がハイレベルとなり、ＦＥＴＱ１、ＦＥＴＱ４がオンされる。
【００３１】
同様に、ＦＥＴＱ２に電流が流れると、この電流が比較回路１３０Ａによって検出され、比較回路１３０Ａの出力がハイレベルとなり、ノードＮ６がハイレベルとなる。これにより、第１の駆動回路１１０の第２の入力と第１の駆動回路１２０の第１の入力がハイレベルとなり、駆動信号Ｇ２、Ｇ４がハイレベルとなり、ＦＥＴＱ２、ＦＥＴＱ４がオンされる。
【００３２】
上記第１および第２の実施例では、第１、第２の駆動回路１１０、１２０を半導体集積回路により構成する例を示したが、集積回路の代わりに、複数の電子部品（抵抗、コンデンサ、トランジスタなどのディスクリート部品）によって、同様の駆動回路を構成するようにしてもよい。
【００３３】
次に、本発明の第３の実施例に係る同期整流型ブリッジを図４に示す。第３の実施例に係る同期整流型ブリッジ１００Ｂは、ＦＥＴＱ１〜Ｑ４のスイッチングを制御するためにカレントトランス２００を用いる。カレントトランス２００は、電流を巻線に応じて電圧に変換し、各ＦＥＴＱ１〜Ｑ４へのゲート信号を供給する。カレントトランス２００は、好ましくは、複数の低周波トランスを含み、電流を巻線に応じた電圧に変換する。なお、ＦＥＴＱ１〜Ｑ４の動作は、第１の実施例のときと同様である。
【００３４】
次に、本実施例に係る同期整流型ブリッジと従来のダイオードブリッジの電力損失を比較する。図５（ａ）は、従来のダイオードブリッジによる整流回路示し、図５（ｂ）は、本発明のトランジスタによる同期整流型ブリッジを示している。ここで、図５（ａ）のダイオードブリッジに入力される交流電圧を２４Ｖ、出力を３００Ｗと想定する。入力電流は、３００／２４＝１２．５Ａ、ショットキーダイオードの順方向電圧降下は約０．６Ｖであるため、ダイオードブリッジによる損失は、０．６×２×１２．５＝１５Ｗとなる。
【００３５】
他方、図５（ｂ）の同期整流型ブリッジに入力される交流電圧を２４Ｖ、出力を３００Ｗと想定する。入力電流は、３００／２４＝１２．５Ａ、ＭＯＳＦＥＴのオン抵抗は３ｍΩ×２（直列接続分）となる。従って、この同期整流型ブリッジによる損失は、１２．５２×０．００６＝０．９３７５Ｗとなる。このように、本実施例の同期整流型ブリッジは、従来のダイオードブリッジによる整流回路よりも大幅に電力損失を小さくすることができる。これらの対比は一例であるが、入力される交流電圧が１００Ｖであっても、同様に電力損失を小さくすることができるのは言うまでもない。また、同期整流型ブリッジに用いられるＭＯＳＦＥＴそのものが、従来のＭＯＥＦＥＴと比較して、そのオン抵抗を非常に小さくすることが可能（約１／１０）になったため、本実施例のような同期整流型ブリッジの効能が著しく改善される。
【００３６】
図６は、本実施例の同期整流型ブリッジの好ましいパッケージ例を示す図である。図６(ａ)に示すように、同期整流型ブリッジを含むパッケージ（半導体装置）３００は、モールド樹脂３１０内に図２または図３に示す同期整流型ブリッジを内蔵する。モールド樹脂３１０の底面からはリード端子３２０、３２４、３２６、３２８が外部に延在されている。リード端子３２０〜３２８は、交流入力ＡＣＩＮと直流出力ＤＣ＋、ＤＣ−に接続される。また、図６（ｂ）に示すように、パッケージ３００Ａは、同期整流型ブリッジの発熱を外部に逃がすようにヒートシンク３３０を設けるようにしてもよい。なお、同期整流型ブリッジは、モールド樹脂以外にも、セラミック等の他の部材を用いてモジュール化またはパッケージ化することが可能である。
【００３７】
本発明に係る同期整流型ブリッジは、商用交流電源やスイッチング電源により生成された交流電源を直流電源に変換する電源装置または電源システムにおいて利用される。
【００３８】
以上、本発明の好ましい実施例について詳述したが、本発明は、特定の実施形態に限定されるものではなく、請求項の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００３９】
例えば、図２に示す同期整流型ブリッジの動作と等価な回路構成をするために、ＭＯＳＦＥＴ、キャパシタ、抵抗を適宜変更することができる。さらに、本発明は、交流電圧、直流電圧あるいは負荷を特定の大きさに限定するものではない。
【図面の簡単な説明】
【００４０】
【図１】従来のＡＣ−ＤＣコンバータの構成を示す図である。
【図２】本発明の第１の実施例に係る同期整流型ブリッジの構成を示す回路図である。
【図３】本発明の第２の実施例に係る同期整流型ブリッジの構成を示す回路図である。
【図４】本発明の第３の実施例に係る同期整流型ブリッジの構成を示す回路図である。
【図５】本実施例の同期整流型ブリッジと従来のダイオードブリッジとの損失比較を説明する図である。
【図６】本実施例の同期整流型ブリッジを内蔵するパッケージの構成例を示す図である。
【符号の説明】
【００４１】
１００：同期整流型ブリッジ
１１０、１２０：駆動回路
１３０、１３０Ａ、１３０Ｂ：比較回路
２００：カレントトランス
３００、３００Ａ：パッケージ
３１０：モールド樹脂
３２０、３２２、３２４、３２６：リード端子
３３０：ヒートシンク
ＡＣＩＮ：交流入力
ＤＣ＋、ＤＣ−：直流出力
【図１】
2009284673.tif 000003
【図２】
2009284673.tif 000004
【図３】
2009284673.tif 000005
【図４】
2009284673.tif 000006
【図５】
2009284673.tif 000007
【図６】
2009284673.tif 000008