(57)【要約】【課題】  表示駆動装置の消費電力の削減を図ること。【解決手段】  画素トランジスタを介して表示画素に表示信号電圧Ｖｓｉｇを書き込むとともに、前記表示画素に書き込む表示信号電圧Ｖｓｉｇの極性を所定の周期で切り換える際に、前記表示画素に書き込む表示信号電圧Ｖｓｉｇの極性に応じて、前記画素トランジスタのオン期間（Ｔｏｎ１，Ｔｏｎ２）が異なるようにすることで、例えば、書き込みの負荷が大きい正極書き込みの際にオン期間を広げることで、ソースドライバ出力アンプの駆動能力を下げられ、消費電力の軽減を図ることができる。【選択図】      図６
2009237360.tif 000002
【特許請求の範囲】
【請求項１】
画素トランジスタを介して表示画素に表示信号電圧を書き込むとともに、
前記表示画素に書き込む表示信号電圧の極性を所定の周期で切り換える表示駆動装置であって、
前記表示画素に書き込む表示信号電圧の極性に応じて、前記画素トランジスタのオン期間が異なるように制御する制御手段を備えたことを特徴とする表示駆動装置。
【請求項２】
前記表示画素は、前記画素トランジスタに接続された画素電極と、前記画素電極に対向配置された共通電極と、を備え、
前記制御手段は、前記共通電極の電位に対して前記画素電極の電位が負極性になる表示信号電圧を書き込むときよりも、正極性になる表示信号電圧を書き込むときの方が、前記画素トランジスタのオン期間が長くなるように制御することを特徴とする請求項１に記載の表示駆動装置。
【請求項３】
前記表示画素に書き込む表示信号電圧の極性をフレーム毎に切り換えることを特徴とする請求項１または２に記載の表示駆動装置。
【請求項４】
マトリクス状に配置された複数の前記表示画素に対して、隣接する２つの行の間で、前記表示画素に書き込まれる表示信号電圧の極性が異なるように制御することを特徴とする請求項１から３の何れかに記載の表示駆動装置。
【請求項５】
走査ラインと信号ラインとの各交点近傍に表示画素が配置され、
画素トランジスタを介して当該表示画素に表示信号電圧が書き込まれるともに、前記表示画素に書き込まれる表示信号電圧の極性が所定の周期で切り換えられる表示装置であって、
前記表示画素に書き込まれる表示信号電圧の極性に応じて、前記画素トランジスタのオン期間が異なるように制御する制御手段を備えたことを特徴とする表示装置。
【請求項６】
前記表示画素は、前記画素トランジスタに接続された画素電極と、前記画素電極に対向配置された共通電極と、を備え、
前記制御手段は、前記共通電極の電位に対して前記画素電極の電位が負極性になる表示信号電圧を書き込むときよりも、正極性になる表示信号電圧を書き込むときの方が、前記画素トランジスタのオン期間が長くなるように制御することを特徴とする請求項５に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス状に配列された複数の表示画素を駆動するための表示駆動装置及びそれを備える表示装置に関する。
【背景技術】
【０００２】
従来より、液晶を駆動して画像表示させる表示駆動装置及び該表示駆動装置を具備する液晶表示装置が知られている。このような液晶表示装置としては、例えば、特許文献１に開示されているように、液晶表示パネル上に複数の走査ラインと複数の信号ラインとがそれぞれ直交して行及び列方向に配置され且つ各交点近傍に液晶画素（表示画素）が配置されるアクティブマトリクス方式の液晶表示装置が知られている。
【０００３】
このアクティブマトリクス方式の液晶表示装置においては、画素トランジスタ（例えばＴＦＴ（Thin Film Transistor；薄膜トランジスタ））を介して信号ラインに接続される画素電極（表示電極）と当該画素電極に対向して配置される共通電極との間に液晶が充填され、２つの電極間にて電場が形成されることによって液晶が駆動される。
【０００４】
ここで、液晶表示パネルは交流で駆動する必要があり、例えばフレーム反転駆動方式が採用される。このフレーム反転駆動方式では、前記共通電極に印加されるコモン信号電圧に対する表示信号電圧の極性が、フレーム毎に反転される。ここでフレームとは、表示パネルに１画面分の画像を表示させるために必要な期間を意味する。
【０００５】
図１１は、ゲート電圧Ｖｇ、画素電極電圧Ｖｐｉｘ、表示信号電圧Ｖｓｉｇ、及びコモン信号電圧Ｖｃｏｍの電圧波形を示す図である。ここで、太実線で示されている電圧波形は、ゲート電圧Ｖｇの波形である。一点鎖線で示されている電圧波形は、画素電極電圧Ｖｐｉｘの電圧波形である。破線で示されている電圧波形は、表示信号電圧Ｖｓｉｇの波形である。細実線で示されている電圧波形は、コモン信号電圧Ｖｃｏｍの波形である。ここで、各走査ラインに印加される走査信号電圧であるゲート電圧Ｖｇにおけるゲート選択電位（ＯＮ電位）Ｖｇｈ及びゲート非選択電位（ＯＦＦ電位）Ｖｇｌは、例えばそれぞれ＋１５Ｖ，−１５Ｖに設定されている。
【０００６】
そして、ＴＦＴのゲート電極に走査ラインを介してゲート選択電位（ＯＮ電位）Ｖｇｈが加わると、ＴＦＴはＯＮ状態となり、信号ラインに加えられている表示信号電圧Ｖｓｉｇが当該信号ラインに接続されているドレイン電極から画素電極に接続されているソース電極を経て、当該ＴＦＴに対応する画素容量ＣＬｃｄ及び蓄積容量Ｃｃｓへ送られる（なおここで、画素容量ＣＬｃｄとは、画素電極と共通電極との間に充填且つ保持された液晶分子から成る液晶容量のことであり、蓄積容量Ｃｃｓとは、前記画素容量ＣＬｃｄに印加された信号電圧を保持するための補助容量である。なお、表示画素に形成される容量成分としては、更に、走査ラインと画素電極との間（ＴＦＴのゲート−ソース間）に寄生する容量Ｃｇｓが存在する）。
【０００７】
この場合、画素電極電圧Ｖｐｉｘは、ゲート選択電位Ｖｇｈの印加に伴って書き込みが始まり、ゲート電圧Ｖｇがゲート選択電位Ｖｇｈからゲート非選択電位Ｖｇｌとなった時点における値が維持され、画素容量ＣＬｃｄに加わる。但し、画素電極電圧Ｖｐｉｘは、寄生容量Ｃｇｓの影響でフィードスルー電圧ΔＶのレベルシフトを受ける。
【特許文献１】特開平３−３５２１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
液晶表示装置の交流反転駆動において、表示信号電圧Ｖｓｉｇを書き込む場合に、前記コモン信号電圧Ｖｃｏｍに対して負極性になる表示信号電圧Ｖｓｉｇを書き込む負極書き込み時は、ゲート選択電位Ｖｇｈと表示信号電圧Ｖｓｉｇの電位差が大きいが、前記コモン信号電圧Ｖｃｏｍに対して正極性になる表示信号電圧Ｖｓｉｇを書き込む正極書き込み時は、この電位差が小さくなる。しかしＴＦＴは、ゲート選択電位Ｖｇｈと表示信号電圧Ｖｓｉｇとの間の電位差の違いによって充放電の駆動能力に差が存在する。このため、図１２に示すように、正極書き込み時と負極書き込み時で、ＯＮ／ＯＦＦ駆動能力（充放電の駆動能力）に差が存在する。なお、信号ラインに表示信号電圧Ｖｓｉｇを印加するソースドライバの出力アンプは、例えば図１３に示すように、Ｐｃｈトランジスタ（正極時用）とｎｃｈトランジスタ（負極時用）で構成されている。
【０００９】
従来、出力アンプは、電位書き込みの負荷が大きい正極書き込み時に合わせて高い駆動能力が得られるように構成していたため、多くの電力を消費してしまうという問題があった。
【００１０】
本発明は、前記の事情に鑑みてなされたものであり、消費電力の削減を図ることができる表示駆動装置及び表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記の目的を達成するために、本発明の請求項１に記載の発明による表示駆動装置は、
画素トランジスタを介して表示画素に表示信号電圧を書き込むとともに、
前記表示画素に書き込む表示信号電圧の極性を所定の周期で切り換える表示駆動装置であって、
前記表示画素に書き込む表示信号電圧の極性に応じて、前記画素トランジスタのオン期間が異なるように制御する制御手段を備えたことを特徴とする。  
請求項２に記載の発明は、請求項１に記載の表示駆動装置において、
前記表示画素は、前記画素トランジスタに接続された画素電極と、前記画素電極に対向配置された共通電極と、を備え、
前記制御手段は、前記共通電極の電位に対して前記画素電極の電位が負極性になる表示信号電圧を書き込むときよりも、正極性になる表示信号電圧を書き込むときの方が、前記画素トランジスタのオン期間が長くなるように制御することを特徴とする。  
請求項３に記載の発明は、請求項１または２に記載の表示駆動装置において、
前記表示画素に書き込む表示信号電圧の極性をフレーム毎に切り換えることを特徴とする。  
請求項４に記載の発明は、請求項１から３の何れかに記載の表示駆動装置において、
マトリクス状に配置された複数の前記表示画素に対して、隣接する２つの行の間で、前記表示画素に書き込まれる表示信号電圧の極性が異なるように制御することを特徴とする。  
請求項５に記載の発明による表示装置は、
走査ラインと信号ラインとの各交点近傍に表示画素が配置され、
画素トランジスタを介して当該表示画素に表示信号電圧が書き込まれるともに、前記表示画素に書き込まれる表示信号電圧の極性が所定の周期で切り換えられる表示装置であって、
前記表示画素に書き込まれる表示信号電圧の極性に応じて、前記画素トランジスタのオン期間が異なるように制御する制御手段を備えたことを特徴とする。  
請求項６に記載の発明は、請求項５に記載の表示装置において、
前記表示画素は、前記画素トランジスタに接続された画素電極と、前記画素電極に対向配置された共通電極と、を備え、
前記制御手段は、前記共通電極の電位に対して前記画素電極の電位が負極性になる表示信号電圧を書き込むときよりも、正極性になる表示信号電圧を書き込むときの方が、前記画素トランジスタのオン期間が長くなるように制御することを特徴とする。
【発明の効果】
【００１２】
本発明によれば、表示画素に書き込む表示信号電圧の極性に応じて、画素トランジスタのオン期間が異なるように制御するので、例えば、書き込みの負荷が大きい正極書き込みの際にオン期間を広げる駆動を行うことが可能となり、ソースドライバ出力アンプの駆動能力を下げられ、消費電力の軽減を図ることができる表示駆動装置及び表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１３】
[第１実施形態]
図１は、本発明の第１実施形態に係る表示装置の一構成例を示すブロック図である。
【００１４】
図１に示すように、本発明の第１実施形態に係る表示装置は、表示画素Ｐｘ（図２参照）が２次元配列された液晶表示パネル１０と、該液晶表示パネル１０の表示駆動を行う本発明の第１実施形態に係る表示駆動装置とからなる。
【００１５】
本第１実施形態に係る表示駆動装置は、前記液晶表示パネル１０における各走査ラインに走査信号電圧（ゲート電圧Ｖｇ）を順次印加して、各行の表示画素Ｐｘ群を順次選択状態に設定するゲートドライバ２０と、該ゲートドライバ２０によって選択状態に設定された行の表示画素Ｐｘ群に対して、表示信号に基づく表示信号電圧Ｖｓｉｇを一括して出力するソースドライバ３０と、それらゲートドライバ２０及びソースドライバ３０の動作タイミングを制御する為の制御信号（詳細は後述する）を生成して出力する制御部４０と、前記液晶表示パネル１０やゲートドライバ２０及びソースドライバ３０等に必要な各種電圧（詳細は後述する）を生成して供給する電源回路５０と、を具備する。
【００１６】
ここで、前記液晶表示パネル１０及び表示画素Ｐｘについて、図２を参照して説明する。図２は、前記液晶表示パネル１０における一表示画素Ｐｘに形成される容量成分の等価回路を示す図である。
【００１７】
前記液晶表示パネル１０においては、上面ガラス基板（不図示）には、各表示画素Ｐｘに共通に設けられた単一の電極でありコモン信号電圧Ｖｃｏｍが印加される共通電極１１が形成されている。一方、下面ガラス基板（不図示）には、各表示画素Ｐｘの画素電極１２が形成されている。
【００１８】
前記下面ガラス基板には、さらに、前記画素電極１２を駆動する為の画素トランジスタとしてのＴＦＴ１３と、該ＴＦＴ１３のゲート入力となる走査ラインＳＬと、ソース入力となる信号ラインＤＬとが形成されている。ここで、前記ＴＦＴ１３のドレイン電極１４は前記画素電極１２に接続され、ソース電極１５は前記信号ラインＤＬに接続され、ゲート電極１６は前記走査ラインＳＬに接続されている。また、前記走査ラインＳＬは前記ゲートドライバ２０に接続され、前記信号ラインＤＬは前記ソースドライバ３０に接続されている。
【００１９】
そして、表示画素Ｐｘに形成される容量成分としては、前記画素電極１２と前記共通電極１１との間に充填且つ保持された液晶分子から成る画素容量（液晶容量）ＣＬｃｄと、該画素容量ＣＬｃｄに印加された信号電圧を保持するための蓄積容量（補助容量）Ｃｃｓと、走査ラインＳＬと前記画素電極１２との間（ＴＦＴ１３のゲート−ソース間）に寄生する容量Ｃｇｓとが挙げられる。なお、前記蓄積容量Ｃｃｓにおける補助電極１７には、前記コモン信号電圧Ｖｃｏｍが印加されるように構成されている。
【００２０】
また、前記ソースドライバ３０は、前記制御部４０から供給される制御信号、例えば水平同期信号Ｈｓ、垂直同期信号Ｖｓ、画像データＤａｔａ、基準クロック信号ＣＬＫ、及び極性反転信号Ｐｏｌに基づいて、前記液晶表示パネル１０に設けられた各信号ラインＤＬに対して、各信号ラインＤＬに対応する表示信号電圧Ｖｓｉｇを所定のタイミングで出力する。このソースドライバ３０は、特に図示はしないが、サンプリングメモリ、データラッチ部、Ｄ／Ａコンバータ、表示信号電圧生成回路、出力アンプからなる。
【００２１】
サンプリングメモリは、前記水平同期信号Ｈｓ及び基準クロック信号ＣＬＫに同期して、走査ラインＳＬ毎に当該走査ラインＳＬに対応した一水平期間分の画像データＤａｔａを取り込み、対応する信号ラインＤＬのデータ格納領域に格納する。ここで、画像データＤａｔａには、各表示画素に表示すべき階調レベルが含まれ、例えば、表示画素毎に８ビットのデジタルデータで表される。データラッチ部は、前記水平同期信号Ｈｓに基づいて、サンプリングメモリから一水平期間分の画像データを一斉に取得して、後段のＤ／Ａコンバータに出力する。Ｄ／Ａコンバータは、表示信号電圧生成回路から供給される表示信号電圧が選択されることで、データラッチ部から出力されてくるそれぞれの画像データが、対応するアナログ信号としての表示信号電圧Ｖｓｉｇに変換される。この表示信号電圧Ｖｓｉｇは、出力アンプによって前記信号ラインＤＬに印加される。表示信号電圧生成回路は、前記電源回路５０で生成された基準電圧ＶＨ，ＶＬを基に、画像データのビット数ｐ（例えば、８ビット）に応じた階調レベルの表示信号電圧（例えば、Ｖ０〜Ｖ２５５）を生成する。この場合、表示信号電圧生成回路は、前記極性反転信号ｐｏｌがハイレベルのときには、例えば液晶に印加される電圧が正極性になる表示信号電圧を生成し、前記極性反転信号ｐｏｌがローレベルのときには、例えば液晶に印加される電圧が負極性になる表示信号電圧を生成する。つまり、表示信号電圧生成回路は、制御部４０から出力されてくる極性反転信号ｐｏｌに応じて、各階調レベルに対応させて、値の異なる２種類の表示信号電圧を生成する。従って、Ｄ／ＡコンバータでＤ／Ａ変換された表示信号電圧Ｖｓｉｇは、極性反転信号ｐｏｌがハイレベルであるときは正極性、極性反転信号ｐｏｌがローレベルであるときは負極性となる。
【００２２】
前記電源回路５０は、外部から入力される直流電圧を基に、前記液晶表示パネル１０の共通電極１１に印加する前記コモン信号電圧Ｖｃｏｍ、前記ソースドライバ３０に供給する基準電圧ＶＨ，ＶＬ、前記ゲートドライバ２０における走査信号電圧（ゲート電圧Ｖｇ）のハイレベルとローレベルを設定するＶｇｈ，Ｖｇｌ、等を生成する。
【００２３】
ところで、前記液晶表示パネル１０における表示制御は次のように行われる。
【００２４】
図３は、前記ゲートドライバ２０から出力されるゲート電圧Ｖｇのタイミングチャートを示す図である。ここで、Ｇ１，Ｇ２，Ｇ３，…，Ｇｎは、ｎ本の走査ラインＳＬ各々に対するゲートドライバ２０の出力端子を表している。
【００２５】
ゲートドライバ２０からは、同図に示すように、１水平期間（１Ｈ）に１走査ラインずつ順次ハイレベル電圧（ゲート選択電位Ｖｇｈ）となる走査信号電圧であるゲート電圧Ｖｇが出力される。そして、１フレーム期間にｎ個全ての出力端子Ｇ１，Ｇ２，Ｇ３，…，Ｇｎが１回ずつハイレベルとなって、全走査ラインＳＬが走査され、次のフレームでは、また出力端子Ｇ１から順次走査されていくこととなる。
【００２６】
このようにして、液晶表示パネル１０に配設された各走査ラインＳＬに順次ハイレベル電圧（ゲート選択電位Ｖｇｈ）が印加されて、各行における表示画素Ｐｘ群が順次選択状態に設定される。
【００２７】
そして、ソースドライバ３０によって、各行の表示画素Ｐｘ群の選択タイミングに同期して、各信号ラインＤＬを介して各表示画素Ｐｘに一斉に表示信号電圧Ｖｓｉｇが供給される。
【００２８】
以上のような一連の動作制御が、一画面（１フレーム）分の各行に対して繰り返し実行されることによって、表示信号に基づく所望の画像情報が、前記液晶表示パネル１０に表示される。
【００２９】
図４は、本第１実施形態に係る表示駆動装置における前記ゲートドライバ２０の構成例を示す図であり、図５は、そのゲートドライバ２０のタイミングチャートを示す図である。なお、本実施形態は、フレーム反転駆動方式で液晶表示パネル１０を駆動するものとする。
【００３０】
以下、これら図４及び図５を参照して、前記ゲートドライバ２０について更に詳細に説明する。
【００３１】
即ち、前記ゲートドライバ２０は、図４に示すように、前記液晶表示パネル１０に配設された各走査ラインＳＬに対して順次走査信号を印加する為に、シフトレジスタ２１と、ＡＮＤゲート部２２と、レベルシフタ２３と、出力部２４と、を有する。前記シフトレジスタ２１には、前記制御部４０から、制御信号としてゲートスタート信号ＧＳＲＴ及びゲートクロックＧＰＣＫが供給される。また、ＡＮＤゲート部２２には、前記制御部４０から、制御信号としてゲートラインアウトプットイネーブル信号ＧＯＥが供給される。前記レベルシフタ２３には、前記電源回路５０より、ゲート電圧Ｖｇのハイレベル電圧（ゲート選択電位Ｖｇｈ）及びローレベル電圧（ゲート非選択電位Ｖｇｌ）の信号電位が供給される。
【００３２】
前記シフトレジスタ２１は、出力端子Ｘ１，Ｘ２，Ｘ３，…，Ｘｎを有し、前記制御部４０からの前記ゲートスタート信号ＧＳＲＴの立上がりでリセット／スタートし、同じく前記制御部４０からの１Ｈ期間を規定する前記ゲートクロックＧＰＣＫの立上がりに応じてシフト動作を行っていく。これにより、図５に示すように、その出力端子Ｘ１，Ｘ２，…からハイレベルの期間が１Ｈ毎にずれた信号を出力する。
【００３３】
前記ＡＮＤゲート部２２は、前記制御部４０からの前記ゲートラインアウトプットイネーブル信号ＧＯＥがハイレベル期間に、前記シフトレジスタ２１の出力を次段のレベルシフタ２３に供給する。
【００３４】
前記レベルシフタ２３は、前記ＡＮＤゲート部２２によってハイレベル期間が限定された前記シフトレジスタ２１の出力信号を、論理信号レベルから前記ゲート電圧Ｖｇのハイレベル電圧（ゲート選択電位Ｖｇｈ）及びローレベル電圧（ゲート非選択電位Ｖｇｌ）の信号電位にレベルシフトする。
【００３５】
出力部２４は、各行の走査ラインＳＬに走査信号を印加する為の出力端子Ｇ１，Ｇ２，Ｇ３，…，Ｇｎを有し、各出力端子からハイレベルがＶｇｈでローレベルがＶｇｌの走査信号電圧（ゲート電圧Ｖｇ）を出力する。
【００３６】
これにより、ゲートドライバ２０から１つの行の走査ラインＳＬには、１Ｈ期間の内の前記ゲートラインアウトプットイネーブル信号ＧＯＥがハイレベル期間の間だけゲート選択電位（ＯＮ電位）Ｖｇｈとなるゲート電圧Ｖｇが印加され、その期間だけ当該走査ラインＳＬに接続された画素トランジスタとしてのＴＦＴ１３がオンすることとなる。
【００３７】
そして、本第１実施形態においては、制御部４０は、図５に示すように、前記ゲートラインアウトプットイネーブル信号ＧＯＥのハイレベルの期間を、前記共通電極１１に印加する前記コモン信号電圧Ｖｃｏｍに対して前記画素電極１２の電圧Ｖｐｉｘが負極性になる表示信号電圧Ｖｓｉｇを書き込むとき（図５の例では第１フレーム）よりも、正極性になる表示信号電圧Ｖｓｉｇを書き込むとき（図５の例では第２フレーム）の方が、前記ＴＦＴ１３のオン期間が長くなるように、フレーム毎に切り替え出力している。
【００３８】
図６は、本第１実施形態におけるゲート電圧Ｖｇ、画素電極電圧Ｖｐｉｘ、表示信号電圧Ｖｓｉｇ、及びコモン信号電圧Ｖｃｏｍの電圧波形を示す図である。ここで、太実線で示されている電圧波形は、ゲート電圧Ｖｇの波形である。一点鎖線で示されている電圧波形は、画素電極電圧Ｖｐｉｘの電圧波形である。破線で示されている電圧波形は、表示信号電圧Ｖｓｉｇの波形である。細実線で示されている電圧波形は、コモン信号電圧Ｖｃｏｍの波形である。ここで、各走査ラインに印加される走査信号電圧であるゲート電圧Ｖｇにおけるゲート選択電位（ＯＮ電位）Ｖｇｈ及びゲート非選択電位（ＯＦＦ電位）Ｖｇｌは、それぞれ＋１５Ｖ，−１５Ｖに設定されている。
【００３９】
同図に示すように、本実施形態では、表示画素への表示信号電圧Ｖｓｉｇの書き込みは、正極書き込み時と負極書き込み時とで極性を切り替えているが、負極書き込み時のゲートＯＮ期間Ｔｏｎ１と正極書き込み時のゲートＯＮ期間Ｔｏｎ２とで、ゲートＯＮ期間を異ならせている。このように、電位書き込みの負荷が大きい正極書き込み時にゲートＯＮ期間を長くすることで（Ｔｏｎ１＜Ｔｏｎ２）、ソースドライバ３０の出力アンプの駆動能力を下げられ、即ち、出力アンプとして駆動能力が高いものが必要なくなり、消費費電力を削減することができる。
【００４０】
また、液晶表示パネル１０のフレーム反転駆動方式において、前記共通電極１１に印加する前記コモン信号電圧Ｖｃｏｍの極性をライン毎に反転させる駆動を行う方式も知られている。
【００４１】
この場合も、前記共通電極１１に印加するコモン信号電圧Ｖｃｏｍに対して画素電極電圧Ｖｐｉｘが負極性になる表示信号電圧Ｖｓｉｇを書き込むときよりも、正極性になる表示信号電圧Ｖｓｉｇを書き込むときの方が、ゲートＯＮ期間が長くなるように制御すれば良く、図７に示すように、前記コモン信号電圧Ｖｃｏｍの極性がライン毎に反転するだけで、基本的に図６に示す駆動方式と変わりはない。
【００４２】
［第２実施形態］
液晶表示パネル１０の駆動方式には、前記第１実施形態で説明したようフレーム反転駆動方式の他に、前記共通電極に印加されるコモン信号電圧に対する表示信号電圧の極性をライン毎に反転するライン反転駆動方式がある。
【００４３】
図８は、本第２実施形態に係る表示駆動装置におけるゲートドライバ２０の構成例を示す図であり、図９は、そのゲートドライバ２０のタイミングチャートを示す図である。
【００４４】
即ち、前記ゲートドライバ２０は、図８に示すように、奇数ラインシフトレジスタ２１Ｏ、偶数ラインシフトレジスタ２１Ｅ、奇数ライン用ＡＮＤゲート部２２Ｏ、偶数ライン用ＡＮＤゲート部２２Ｅ、レベルシフタ２３、及び出力部２４を有する。前記奇数ラインシフトレジスタ２１Ｏには、前記制御部４０から、制御信号としてゲートスタート信号ＧＳＲＴ１及びゲートクロックＧＰＣＫ１が供給される。前記偶数ラインシフトレジスタ２１Ｅには、前記制御部４０から、制御信号としてゲートスタート信号ＧＳＲＴ２及びゲートクロックＧＰＣＫ２が供給される。また、ＡＮＤゲート部２２Ｏには、前記制御部４０から、制御信号としてゲートラインアウトプットイネーブル信号ＧＯＥ１が供給され、ＡＮＤゲート部２２Ｅには、前記制御部４０から、制御信号としてゲートラインアウトプットイネーブル信号ＧＯＥ２が供給される。前記レベルシフタ２３には、前記電源回路５０より、ゲート電圧Ｖｇのハイレベル電圧（ゲート選択電位Ｖｇｈ）及びローレベル電圧（ゲート非選択電位Ｖｇｌ）の信号電位が供給される。
【００４５】
前記奇数ラインシフトレジスタ２１Ｏは、出力端子Ｘ１，Ｘ２，Ｘ３，…，Ｘ（ｎ／２）を有し、前記制御部４０からの前記ゲートスタート信号ＧＳＲＴ１の立上がりでリセット／スタートし、同じく前記制御部４０からの２Ｈ期間を規定する前記ゲートクロックＧＰＣＫ１の立上がりに応じてシフト動作を行っていく。これにより、図９に示すように、その出力端子Ｘ１，Ｘ２，…からハイレベルの期間が２Ｈ毎にずれた信号を出力する。
【００４６】
同様に、前記偶数ラインシフトレジスタ２１Ｅは、出力端子ｘ１，ｘ２，ｘ３，…，ｘ（ｎ／２）を有し、前記制御部４０からの前記ゲートスタート信号ＧＳＲＴ２の立上がりでリセット／スタートし、同じく前記制御部４０からの２Ｈ期間を規定する前記ゲートクロックＧＰＣＫ２の立上がりに応じてシフト動作を行っていく。これにより、図９に示すように、その出力端子ｘ１，ｘ２，…からハイレベルの期間が２Ｈ毎にずれた信号を出力する。
【００４７】
前記ＡＮＤゲート部２２Ｏは、前記制御部４０からの前記ゲートラインアウトプットイネーブル信号ＧＯＥ１がハイレベル期間に、前記奇数ラインシフトレジスタ２１Ｏの出力を次段のレベルシフタ２３に供給する。
【００４８】
同様に、前記ＡＮＤゲート部２２Ｅは、前記制御部４０からの前記ゲートラインアウトプットイネーブル信号ＧＯＥ２がハイレベル期間に、前記偶数ラインシフトレジスタ２１Ｅの出力を次段のレベルシフタ２３に供給する。
【００４９】
前記レベルシフタ２３は、前記ＡＮＤゲート部２２Ｏによってハイレベル期間が限定された前記奇数ラインシフトレジスタ２１Ｏの出力信号及び前記ＡＮＤゲート部２２Ｅによってハイレベル期間が限定された前記偶数ラインシフトレジスタ２１Ｅの出力信号を、論理信号レベルから前記ゲート電圧Ｖｇのハイレベル電圧（ゲート選択電位Ｖｇｈ）及びローレベル電圧（ゲート非選択電位Ｖｇｌ）の信号電位にレベルシフトする。
【００５０】
出力部２４は、各行の走査ラインＳＬに走査信号を印加する為の出力端子Ｇ１，Ｇ２，Ｇ３，…，Ｇｎを有し、各出力端子からハイレベルがＶｇｈでローレベルがＶｇｌの走査信号電圧（ゲート電圧Ｖｇ）を出力する。
【００５１】
これにより、１行目の走査ラインＳＬには、奇数ラインゲートドライバ２０Ｏの出力端子Ｘ１からの出力がハイレベルで且つ前記ゲートラインアウトプットイネーブル信号ＧＯＥ１がハイレベルの期間の間だけゲート選択電位（ＯＮ電位）Ｖｇｈとなるゲート電圧Ｖｇが印加され、その期間だけ当該走査ラインＳＬに接続された画素トランジスタとしてのＴＦＴ１３がオンすることとなる。
【００５２】
また、２行目の走査ラインＳＬには、偶数ラインゲートドライバ２０Ｅの出力端子ｘ１からの出力がハイレベルで且つ前記ゲートラインアウトプットイネーブル信号ＧＯＥ２がハイレベルの期間の間だけゲート選択電位（ＯＮ電位）Ｖｇｈとなるゲート電圧Ｖｇが印加され、その期間だけ当該走査ラインＳＬに接続されたＴＦＴ１３がオンする。
【００５３】
次の、３行目の走査ラインＳＬには、奇数ラインゲートドライバ２０Ｏの出力端子Ｘ２からの出力がハイレベルで且つ前記ゲートラインアウトプットイネーブル信号ＧＯＥ１がハイレベルの期間の間だけゲート選択電位（ＯＮ電位）Ｖｇｈとなるゲート電圧Ｖｇが印加され、その期間だけ当該走査ラインＳＬに接続されたＴＦＴ１３がオンする。
【００５４】
そして、４行目の走査ラインＳＬには、偶数ラインゲートドライバ２０Ｅの出力端子ｘ２からの出力がハイレベルで且つ前記ゲートラインアウトプットイネーブル信号ＧＯＥ２がハイレベルの期間の間だけゲート選択電位（ＯＮ電位）Ｖｇｈとなるゲート電圧Ｖｇが印加され、その期間だけ当該走査ラインＳＬに接続されたＴＦＴ１３がオンする。
【００５５】
以下同様にして、奇数行目、偶数行目の走査ラインＳＬに１Ｈ毎に順次ハイレベル電圧（ゲート選択電位Ｖｇｈ）となる走査信号電圧であるゲート電圧Ｖｇが出力されていき、ｎ−１行目の走査ラインＳＬには、奇数ラインゲートドライバ２０Ｏの出力端子Ｘ（ｎ／２）からの出力がハイレベルで且つ前記ゲートラインアウトプットイネーブル信号ＧＯＥ１がハイレベルの期間の間だけゲート選択電位（ＯＮ電位）Ｖｇｈとなるゲート電圧Ｖｇが印加され、その期間だけ当該走査ラインＳＬに接続されたＴＦＴ１３がオンする。
【００５６】
そして、ｎ行目の走査ラインＳＬには、偶数ラインゲートドライバ２０Ｅの出力端子ｘ（ｎ／２）からの出力がハイレベルで且つ前記ゲートラインアウトプットイネーブル信号ＧＯＥ２がハイレベルの期間の間だけゲート選択電位（ＯＮ電位）Ｖｇｈとなるゲート電圧Ｖｇが印加され、その期間だけ当該走査ラインＳＬに接続されたＴＦＴ１３がオンする。
【００５７】
本第２実施形態においては、制御部４０は、図９に示すように、前記共通電極１１に印加する前記コモン信号電圧Ｖｃｏｍに対して前記画素電極１２の電圧Ｖｐｉｘが負極性になる表示信号電圧Ｖｓｉｇを書き込むとき（図９の例では奇数行目）よりも、正極性になる表示信号電圧Ｖｓｉｇを書き込むとき（図９の例では偶数行目）の方が、前記ＴＦＴ１３のオン期間が長くなるように、前記ゲートラインアウトプットイネーブル信号ＧＯＥ１のハイレベルの期間よりも、前記ゲートラインアウトプットイネーブル信号ＧＯＥ２のハイレベルの期間の方を長く出力する。
【００５８】
図１０は、本第２実施形態におけるゲート電圧Ｖｇ１，Ｖｇ２、画素電極電圧Ｖｐｉｘ１，Ｖｐｉｘ２、表示信号電圧Ｖｓｉｇ、及びコモン信号電圧Ｖｃｏｍの電圧波形を示す図である。ここで、太実線で示されている電圧波形は、ゲート電圧Ｖｇ１，Ｖｇ２の波形であり、Ｖｇ１は奇数行目を、Ｖｇ２は偶数行目を、それぞれ示している。また、一点鎖線で示されている電圧波形は、奇数行目の任意の表示画素の画素電極電圧Ｖｐｉｘ１の電圧波形であり、二点鎖線で示されている電圧波形は、偶数行目の任意の表示画素の画素電極電圧Ｖｐｉｘ２の電圧波形である。破線で示されている電圧波形は、表示信号電圧Ｖｓｉｇの波形である。細実線で示されている電圧波形は、コモン信号電圧Ｖｃｏｍの波形である。ここで、各走査ラインに印加される走査信号電圧であるゲート電圧Ｖｇ１，Ｖｇ２におけるゲート選択電位（ＯＮ電位）Ｖｇｈ及びゲート非選択電位（ＯＦＦ電位）Ｖｇｌは、それぞれ＋１５Ｖ，−１５Ｖに設定されている。
【００５９】
ライン反転駆動方式においては、隣接する２つの行の間で、表示画素に書き込まれる表示信号電圧Ｖｓｉｇの極性が異なるように制御しているが、本実施形態では、同図に示すように、負極書き込み時のゲートＯＮ期間Ｔｏｎ１と正極書き込み時のゲートＯＮ期間Ｔｏｎ２とで、ゲートＯＮ期間を異ならせている。このように、正極書き込み時にゲートＯＮ期間を長くすることで（Ｔｏｎ１＜Ｔｏｎ２）、ソースドライバ３０の出力アンプの駆動能力を下げられ、消費費電力を削減することができる。
【００６０】
また、前記共通電極１１に印加する前記コモン信号電圧Ｖｃｏｍの極性をライン毎に反転させる駆動を行う場合にも、基本的に変わりが無く、前記コモン信号電圧Ｖｃｏｍの極性がライン毎に反転するだけである。
【００６１】
以上、第１実施形態及び第２実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形及び応用が可能なことは勿論である。
【００６２】
例えば、フレーム反転駆動方式の場合とライン反転駆動方式の場合を説明したが、両方式を組み合わせた駆動方式であっても、同様に適用可能である。
【００６３】
また、前記表示画素に書き込む表示信号電圧Ｖｓｉｇの極性に応じてゲートＯＮ期間が異なるように制御する手法も、実施形態で説明したゲートドライバ２０の構成及びそのための制御部４０からの制御信号は一例であり、その他にも種々考えられる。
【００６４】
さらに、上述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。
【図面の簡単な説明】
【００６５】
【図１】本発明の第１実施形態に係る表示装置の一構成例を示すブロック図である。
【図２】液晶表示パネルにおける一表示画素に形成される容量成分の等価回路を示す図である。
【図３】ゲートドライバから出力されるゲート電圧Ｖｇのタイミングチャートを示す図である。
【図４】第１実施形態におけるゲートドライバの構成例を示す図である。
【図５】第１実施形態におけるゲートドライバのタイミングチャートを示す図である。
【図６】第１実施形態におけるゲート電圧、画素電極電圧、表示信号電圧及びコモン信号電圧の電圧波形を示す図である。
【図７】第１実施形態においてコモン信号電圧の極性をライン毎に反転する駆動を行う場合のゲート電圧、画素電極電圧、表示信号電圧及びコモン信号電圧の電圧波形を示す図である。
【図８】本発明の第２実施形態に係る表示駆動装置におけるゲートドライバの構成を示す図である。
【図９】第２実施形態におけるゲートドライバのタイミングチャートを示す図である。
【図１０】第２実施形態におけるゲート電圧、画素電極電圧、表示信号電圧及びコモン信号電圧の電圧波形を示す図である。
【図１１】従来の液晶表示駆置におけるゲート電圧、画素電極電圧、表示信号電圧及びコモン信号電圧の電圧波形を示す図である。
【図１２】液晶画素の正極書き込み時及び負極書き込み時におけるＴＦＴの特性を示す図である。
【図１３】ソースドライバの出力アンプの構成を示す図。
【符号の説明】
【００６６】
１０…液晶表示パネル
１１…共通電極
１２…画素電極
１３…ＴＦＴ
１４…ドレイン電極
１５…ソース電極
１６…ゲート電極
１７…補助電極
２０…ゲートドライバ
２０Ｏ…奇数ラインゲートドライバ
２０Ｅ…偶数ラインゲートドライバ
２１…シフトレジスタ
２１Ｏ…奇数ラインシフトレジスタ
２１Ｅ…偶数ラインシフトレジスタ
２２，２２Ｏ，２２Ｅ…ＡＮＤゲート部
２３…レベルシフタ
２４…出力部
３０…ソースドライバ
４０…制御部
５０…電源回路
Ｐｘ…表示画素
ＳＬ…走査ライン
ＤＬ…信号ライン
ＣＬｃｄ…画素容量
Ｃｃｓ…蓄積容量
Ｃｇｓ…寄生容量
Ｈｓ…水平同期信号
Ｖｓ…垂直同期信号
Ｄａｔａ…画像データ
ＣＬＫ…基準クロック信号
Ｐｏｌ…極性反転信号
ＶＨ，ＶＬ…基準電圧
ＧＰＣＫ，ＧＰＣＫ１，ＧＰＣＫ２…ゲートクロック
ＧＳＲＴ，ＧＳＲＴ１，ＧＳＲＴ２…ゲートスタート信号
ＧＯＥ，ＧＯＥ１，ＧＯＥ２…ゲートラインアウトプットイネーブル信号
Ｖｇ，Ｖｇ１，Ｖｇ２…ゲート電圧
Ｖｐｉｘ，Ｖｐｉｘ１，Ｖｐｉｘ２…画素電極電圧
Ｖｓｉｇ…表示信号電圧
Ｖｃｏｍ…コモン信号電圧
Ｖｇｈ…ゲート選択電位
Ｖｇｌ…ゲート非選択電位
Ｔｏｎ１，Ｔｏｎ２…ゲートＯＮ期間
【図１】
2009237360.tif 000003
【図２】
2009237360.tif 000004
【図３】
2009237360.tif 000005
【図４】
2009237360.tif 000006
【図５】
2009237360.tif 000007
【図６】
2009237360.tif 000008
【図７】
2009237360.tif 000009
【図８】
2009237360.tif 000010
【図９】
2009237360.tif 000011
【図１０】
2009237360.tif 000012
【図１１】
2009237360.tif 000013
【図１２】
2009237360.tif 000014
【図１３】
2009237360.tif 000015