(57)【要約】【課題】長期間に亘って安定した表示品質を維持することができる表示装置およびその駆動方法を提供する。【解決手段】表示装置は、発光素子に流れる電流を制御する駆動トランジスタと、駆動トランジスタのゲートに負バイアスを印加するバイアストランジスタと、発光素子を発光させるときに駆動トランジスタに電位差を印加するキャパシタとを備え、キャパシタの第１の電極に閾値電圧をセットする前、かつ、キャパシタの第２の電極にデータ線の電位をセットする前に、バイアストランジスタが負バイアスを駆動トランジスタのゲートに印加し、走査線ドライバが第１の電極の電位を負バイアスから高レベル電位へ上昇させることによって第１の電極に高レベル電位をセットし、Ｖｔ検出トランジスタが駆動トランジスタのゲートと駆動トランジスタのドレインとを接続して第１の電極に駆動トランジスタの閾値電圧をセットする。【選択図】図１
2009237066.tif 000002
【特許請求の範囲】
【請求項１】
電流駆動型の発光素子を含む複数の表示画素を含む画素アレイを備えた表示装置であって、
前記画素アレイの各画素行に対応して設けられた複数の走査線と、
前記画素アレイの各画素列に対応して設けられた複数のデータ線と、
第１の電源から前記発光素子を介して第２の電源に流れる電流を制御するＮ型の駆動トランジスタと、
前記駆動トランジスタのゲートと前記第２の電源の電位よりも低い負バイアスあるいは前記駆動トランジスタの閾値電圧よりも高い正バイアスを伝達する第１の信号線との間に接続されたバイアストランジスタと、
前記駆動トランジスタのドレインと前記駆動トランジスタのゲートとの間に接続され、ゲートが前記走査線に接続され、前記駆動トランジスタのゲートに該駆動トランジスタの閾値電圧をセットするＶｔ検出トランジスタと、
前記駆動トランジスタのゲートに第１の電極が接続され、前記発光素子を発光させるときに前記駆動トランジスタのゲートとソースとの間に電位差を印加するキャパシタと、
前記キャパシタの第２の電極と前記複数のデータ線のうち対応する信号線との間に接続され、ゲートが前記走査線に接続され、該第２の電極に前記データ線の電位をセットする走査トランジスタと、
前記第１の信号線および前記走査線に電位を与える走査線ドライバと、
前記発光素子を所望の輝度階調で発光させる電位データを、前記複数のデータ線を介して前記画素列へ伝達するデータ線ドライバとを備え、
前記第１の電極に前記閾値電圧をセットする前に、前記バイアストランジスタは、前記第１の信号線を前記駆動トランジスタのゲートに接続して前記負バイアスを前記駆動トランジスタのゲートに印加し、
前記走査線ドライバは、前記第１の信号線の電位を前記負バイアスから前記駆動トランジスタの閾値電圧よりも高い高レベル電位へ上昇させることによって、前記第１の電極に前記高レベル電位をセットし、
前記Ｖｔ検出トランジスタは、前記駆動トランジスタのゲートと前記駆動トランジスタのドレインとを接続して前記第１の電極に前記駆動トランジスタの閾値電圧をセットすることを特徴とする表示装置。
【請求項２】
前記第１の電極に前記駆動トランジスタの閾値電圧をセットするときに、同時に前記走査トランジスタが前記データ線を前記第２の電極に接続し、前記第２の電極に前記データ線の電位をセットすることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記Ｖｔ検出トランジスタおよび前記走査トランジスタの各ゲート、並びに、前記第１の信号線は、選択される画素行に対応する第１の走査線に接続されていることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記駆動トランジスタは、チャネル部にアモルファスシリコンを用いたｎ型アモルファスシリコントランジスタであることを特徴とする請求項１から請求項３のいずれかに記載の表示装置。
【請求項５】
前記発光素子と前記駆動トランジスタのドレインとの間に接続された第１のスイッチング素子と、
前記キャパシタの第２の電極と前記駆動トランジスタのソースとの間に接続された第２のスイッチング素子とをさらに備え、
前記バイアストランジスタを導通状態にして前記負バイアスを前記駆動トランジスタのゲートに印加し、
前記バイアストランジスタを導通状態にしたまま前記第１の信号線を前記駆動トランジスタの閾値電圧よりも高い高レベル電位に立ち上げ、前記キャパシタの第１の電極に前記高レベル電位をセットし、
前記走査トランジスタを導通させることによって、前記キャパシタの第２の電極に前記電位データをセットし、
前記Ｖｔ検出トランジスタを導通状態にすることによって前記キャパシタの第１の電極に前記駆動トランジスタの閾値電圧をセットし、
前記第１および前記第２のスイッチング素子を導通させることによって、前記キャパシタに保持された電位差に応じて、前記駆動トランジスタが前記表示画素に電流を流すことを特徴とする請求項１に記載の表示装置。
【請求項６】
電流駆動型の発光素子を含む複数の表示画素を含む画素アレイを備えた表示装置の駆動方法であって、
前記表示装置は、第１の電源から前記発光素子を介して第２の電源に流れる電流を制御するＮ型の駆動トランジスタと、前記駆動トランジスタのゲートと前記第２の電源の電位よりも低い負バイアスあるいは前記駆動トランジスタの閾値電圧よりも高い正バイアスを伝達する第１の信号線との間に接続されたバイアストランジスタと、前記駆動トランジスタのドレインと前記駆動トランジスタのゲートとの間に接続されたＶｔ検出トランジスタと、前記駆動トランジスタのゲートに第１の電極が接続され、前記発光素子を発光させるときに前記駆動トランジスタのゲートとソースとの間に電位差を印加するキャパシタと、前記キャパシタの第２の電極と前記複数のデータ線のうち対応する信号線との間に接続された走査トランジスタとを備え、
前記第１の信号線を前記駆動トランジスタのゲートに接続して前記負バイアスを前記駆動トランジスタのゲートに印加し、
前記第１の信号線の電位を前記負バイアスから前記駆動トランジスタの閾値電圧よりも高い高レベル電位へ上昇させることによって、前記第１の電極に前記高レベル電位をセットし、
前記駆動トランジスタのゲートと前記駆動トランジスタのドレインとを接続して前記第１の電極に前記駆動トランジスタの閾値電圧をセットし、
前記キャパシタの前記第１の電極と前記第２の電極との間の電位差に応じた電流を、前記駆動トランジスタが前記発光素子に流し、該発光素子を発光させることを具備した表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
近年、平面型の表示装置として、自己発光素子であるＯＬＥＤ(Organic light emitting diode)を用いた有機エレクトロルミネセンス（ＥＬ）表示装置が注目されている。有機ＥＬ表示装置は自発光型有機ＥＬ素子を備えているので、液晶表示装置に必要なバックライトが不要であり、画像の視野角が広く、高速な応答性を有するという動画再生に適した特徴を備えている。
【０００３】
しかし、ＯＬＥＤは電流駆動型自発光素子であるため、ＯＬＥＤに電流を流す駆動ＴＦＴ（Thin Film Transistor）は、画素の表示を維持するときには常にオン状態である必要がある。このため、時間が経過すると、駆動ＴＦＴの移動度は低下し、かつ、駆動ＴＦＴの閾値電圧Ｖｔｈが増加する。このような駆動ＴＦＴの特性劣化は、その動作時におけるＯＬＥＤの駆動電流を変化させる。ＯＬＥＤの駆動電流が変化すると、有機ＥＬ表示装置の動作時に画素の輝度ムラおよび画面表示の残像（焼き付き）が生じる。アモルファスシリコン（ａ−Ｓｉ）など結晶性の低いシリコンで形成されたＴＦＴを駆動ＴＦＴとして採用した場合、駆動ＴＦＴの閾値電圧は非常に大きくシフトしてしまうため、ａ−Ｓｉ駆動ＴＦＴを用いたＯＬＥＤ表示装置の実用化は未だ困難である。また、近年、駆動ＴＦＴが低温多結晶ポリシリコンＴＦＴによって構成され、駆動ＴＦＴの閾値電圧を高速に検出することができる画素回路が提案された。このような低温多結晶ポリシリコンＴＦＴからなる駆動ＴＦＴの閾値電圧シフトも問題となる。
【０００４】
また、発光のために駆動ＴＦＴのゲートを充電する際、電源から発光素子等を介して電流を流していた。この場合、発光素子に電流が流れるため、表示状態でないにもかかわらず、発光素子が完全なブラック状態にならないという問題があった。さらに、発光素子等を介して充電した場合、電圧降下が生じるので、駆動トランジスタのゲート電位の制御が困難であるという問題も生じる。
【非特許文献１】J. H. Lee et al, p165, SID 07 Digest
【発明の開示】
【発明が解決しようとする課題】
【０００５】
長期間に亘って安定した表示品質を維持する表示装置およびその駆動方法を提供する。
【課題を解決するための手段】
【０００６】
本発明に係る実施形態に従った表示装置は、電流駆動型の発光素子を含む複数の表示画素を含む画素アレイを備えた表示装置であって、前記画素アレイの各画素行に対応して設けられた複数の走査線と、前記画素アレイの各画素列に対応して設けられた複数のデータ線と、第１の電源から前記発光素子を介して第２の電源に流れる電流を制御するＮ型の駆動トランジスタと、前記駆動トランジスタのゲートと前記第２の電源の電位よりも低い負バイアスあるいは前記駆動トランジスタの閾値電圧よりも高い正バイアスを伝達する第１の信号線との間に接続されたバイアストランジスタと、前記駆動トランジスタのドレインと前記駆動トランジスタのゲートとの間に接続され、ゲートが前記走査線に接続され、前記駆動トランジスタのゲートに該駆動トランジスタの閾値電圧をセットするＶｔ検出トランジスタと、前記駆動トランジスタのゲートに第１の電極が接続され、前記発光素子を発光させるときに前記駆動トランジスタのゲートとソースとの間に電位差を印加するキャパシタと、前記キャパシタの第２の電極と前記複数のデータ線のうち対応する信号線との間に接続され、ゲートが前記走査線に接続され、該第２の電極に前記データ線の電位をセットする走査トランジスタと、前記第１の信号線および前記走査線に電位を与える走査線ドライバと、前記発光素子を所望の輝度階調で発光させる電位データを、前記複数のデータ線を介して前記画素列へ伝達するデータ線ドライバとを備え、
前記第１の電極に前記閾値電圧をセットする前に、前記バイアストランジスタは、前記第１の信号線を前記駆動トランジスタのゲートに接続して前記負バイアスを前記駆動トランジスタのゲートに印加し、
前記走査線ドライバは、前記第１の信号線の電位を前記負バイアスから前記駆動トランジスタの閾値電圧よりも高い高レベル電位へ上昇させることによって、前記第１の電極に前記高レベル電位をセットし、
前記Ｖｔ検出トランジスタは、前記駆動トランジスタのゲートと前記駆動トランジスタのドレインとを接続して前記第１の電極に前記駆動トランジスタの閾値電圧をセットすることを特徴とする。
【０００７】
本発明に係る実施形態に従った表示装置の駆動方法は、電流駆動型の発光素子を含む複数の表示画素を含む画素アレイを備えた表示装置の駆動方法であって、
前記表示装置は、第１の電源から前記発光素子を介して第２の電源に流れる電流を制御するＮ型の駆動トランジスタと、前記駆動トランジスタのゲートと前記第２の電源の電位よりも低い負バイアスあるいは前記駆動トランジスタの閾値電圧よりも高い正バイアスを伝達する第１の信号線との間に接続されたバイアストランジスタと、前記駆動トランジスタのドレインと前記駆動トランジスタのゲートとの間に接続されたＶｔ検出トランジスタと、前記駆動トランジスタのゲートに第１の電極が接続され、前記発光素子を発光させるときに前記駆動トランジスタのゲートとソースとの間に電位差を印加するキャパシタと、前記キャパシタの第２の電極と前記複数のデータ線のうち対応する信号線との間に接続された走査トランジスタとを備え、
前記第１の信号線を前記駆動トランジスタのゲートに接続して前記負バイアスを前記駆動トランジスタのゲートに印加し、前記第１の信号線の電位を前記負バイアスから前記駆動トランジスタの閾値電圧よりも高い高レベル電位へ上昇させることによって、前記第１の電極に前記高レベル電位をセットし、前記駆動トランジスタのゲートと前記駆動トランジスタのドレインとを接続して前記第１の電極に前記駆動トランジスタの閾値電圧をセットし、前記キャパシタの前記第１の電極と前記第２の電極との間の電位差に応じた電流を、前記駆動トランジスタが前記発光素子に流し、該発光素子を発光させることを具備する。
【発明の効果】
【０００８】
本発明による表示装置およびその駆動方法は、長期間に亘って安定した表示品質を維持する。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
【００１０】
（第１の実施形態）
図１に示す第１の実施形態による表示装置は、アクティブマトリクス型表示装置であって、画素アレイ部２と、データドライバＤＤと、走査線ドライバＳＤと、データドライバＤＤおよび走査線ドライバＳＤの同期をとるコントローラＣＮＴとを備えている。
【００１１】
図１は１個の表示画素ＰＩＸのみを示しているが、画素アレイ部２は、マトリクス状に二次元配置された複数の表示画素ＰＩＸを含む。表示画素ＰＩＸは、ＯＬＥＤからなる発光素子２１と、駆動トランジスタＴｄｒｖと、２個のスイッチング素子Ｔｅｍｓ１およびＴｅｍｓ２と、リセットトランジスタＴｒｓｔと、Ｖｔ検出トランジスタＴｄｅｔと、バイアストランジスタＴｂｉａｓと、キャパシタＣａｐと、走査トランジスタＴｓｃａｎとを備えている。
【００１２】
発光素子２１、スイッチング素子Ｔｅｍｓ１および駆動トランジスタＴｄｒｖは、第１の電源Ｖｄｄと第２の電源Ｖｓｓとの間に直列に接続されており、電流経路を構成している。この電流経路に流れる電流が発光素子２１を発光させる。駆動トランジスタＴｄｒｖは、Ｎ型ＴＦＴであり、少なくともチャネル部分がアモルファスシリコンで形成されたＴＦＴである。駆動トランジスタＴｄｒｖは、第１電源Ｖｄｄと第２の電源Ｖｓｓとの間の電流経路に流れる電流を制御する。これにより、駆動トランジスタＴｄｒｖは、データドライバＤＤから受けた電位データに基づいて発光素子２１を所望の輝度階調で発光させることができる。駆動トランジスタＴｄｒｖのドレイン側ノードをＮ１とし、ソース側ノードをＮ２とし、ゲート側ノードをＮ３とする。
【００１３】
発光素子２１のアノードは第１の電源Ｖｄｄに接続され、そのカソードは第１のスイッチング素子Ｔｅｍｓ１のドレインに接続されている。第１のスイッチング素子Ｔｅｍｓ１のソースは、ノードＮ１に接続されている。即ち、第１のスイッチング素子Ｔｅｍｓ１は、発光素子２１と駆動トランジスタＴｄｒｖのドレインとの間に接続されている。
【００１４】
Ｖｔ検出トランジスタＴｄｅｔは、ノードＮ１とノードＮ３との間に接続されており、駆動トランジスタＴｄｒｖの閾値電圧の検出時に用いられる。Ｖｔ検出トランジスタＴｄｅｔのゲートは、第１の走査線Ｌｓｃａｎ［ｎ］に接続されている。尚、ｎは整数である。
【００１５】
バイアストランジスタＴｂｉａｓは、第１の信号線としてのバイアス線ＬｂｉａｓとノードＮ３との間に接続されている。バイアストランジスタＴｂｉａｓのゲートは、バイアス制御線Ｌｎｂに接続されている。バイアストランジスタＴｂｉａｓは、導通状態であることによって、バイアスＬｂｉａｓの電位をノードＮ３へ伝達する。
【００１６】
走査線Ｌｓｃａｎ［ｎ］は、走査線ドライバＳＤに接続されており、画素アレイの各画素行に対応して設けられている。対応画素行を駆動するときには、走査線Ｌｓｃａｎ［ｎ］は、正電位（例えば、＋１０Ｖ）に立ち上げられる。対応画素行を駆動していないスタンドバイ状態のときには、走査線Ｌｓｃａｎ［ｎ］は、負電位（例えば、−１０Ｖ）に維持されている。走査線Ｌｓｃａｎ［ｎ］は、ｎの順番で選択（活性化）される。
【００１７】
ここで、活性化とは素子または回路をオンまたは駆動させることを意味し、不活性化とは素子または回路をオフまたは停止させることを意味する。従って、ＨＩＧＨ（高レベル電位）の信号が活性化信号である場合もあり、ＬＯＷ（低レベル電位）の信号が活性化信号である場合もある。例えば、ＮＭＯＳトランジスタは、ゲートをＨＩＧＨにすることによって活性化する。一方、ＰＭＯＳトランジスタは、ゲートをＬＯＷにすることによって活性化する。
【００１８】
キャパシタＣａｐの第１の電極および第２の電極は、それぞれノードＮ３およびノードＮ４に接続されている。即ち、キャパシタＣａｐは、駆動トランジスタＴｄｒｖのゲート（Ｎ３）とソース（Ｎ２）との間に介在している。第２のスイッチング素子Ｔｅｍｓ２は、ノードＮ４とノードＮ２との間に接続されている。即ち、第２のスイッチング素子Ｔｅｍｓ２は、キャパシタＣａｐの第２の電極と駆動トランジスタＴｄｒｖのソースとの間に接続されている。走査トランジスタＴｓｃａｎは、ノードＮ４とデータを伝播するデータ線Ｌｄａｔａ（ｍ）との間に接続されている。ｍは整数である。キャパシタＣａｐは、発光素子２１を発光させるときに駆動トランジスタＴｄｒｖのゲート（Ｎ３）とソース（Ｎ２）との間に電位差を印加する。
【００１９】
データ線Ｌｄａｔａは、データドライバＤＤに接続されており、画素アレイの各画素列に対応して設けられ、発光素子２１を所望の輝度階調で発光させる電位データを画素列へ伝達する。
【００２０】
Ｖｔ検出トランジスタＴｄｅｔおよび走査トランジスタＴｓｃａｎの各ゲートは、この表示画素ＰＩＸを選択する第１の走査線Ｌｓｃａｎ［ｎ］に共通に接続されている。従って、Ｖｔ検出トランジスタＴｄｅｔおよび走査トランジスタＴｓｃａｎは同一のタイミングで動作する。
【００２１】
第１および第２のスイッチング素子Ｔｅｍｓ１およびＴｅｍｓ２は、スイッチング線Ｌｅｍｓ上を伝播する信号Ｖｅｍｓによって制御されている。信号Ｖｅｍｓは、発光素子２１に電流を流して発光させるときに活性化される信号である。即ち、第１および第２のスイッチング素子Ｔｅｍｓ１およびＴｅｍｓ２は、キャパシタＣａｐに保持された電圧で発光素子２１を発光させるときに導通状態になるスイッチである。
【００２２】
走査線ドライバＳＤは、バイアス線Ｌｂｉａｓ、走査線Ｌｓｃａｎ、バイアス制御線Ｖｎｂ、スイッチング線Ｌｅｍｓを駆動するように構成されている。
【００２３】
このような構成により、本実施形態による表示装置は、発光素子２１を発光させるための電位差をキャパシタＣａｐに保持する前に、バイアス線Ｌｂｉａｓの負電位を駆動トランジスタＴｄｒｖのゲートに印加する。これにより、駆動トランジスタＴｄｒｖのシフトした閾値電圧を回復させることができる。
【００２４】
図２を参照して、第１の実施形態による表示装置の動作を説明する。図２には、１つの表示画素ＰＩＸの動作のみを示す。他の表示画素ＰＩＸの動作は、図２から容易に推測できるので、その説明を省略する。
【００２５】
ｔ１以前において、走査線ドライバＳＤは、走査線Ｌｓｃａｎ［ｎ−１］を選択している。このとき、走査線Ｌｓｃａｎ［ｎ］は、低レベル電位（−１０Ｖ）である。本実施形態では、走査線の高レベル電位を＋１０Ｖとし、走査線の低レベル電位を−１０Ｖとしているが、走査線の電位はこれに限定されない。ただし、走査線の低レベル電位は、駆動トランジスタＴｄｒｖの閾値電圧を回復させるために、負電位である必要がある。
【００２６】
ｔ１において、走査線ドライバＳＤがスイッチング線Ｌｅｍｓ［ｎ］の電位Ｖｅｍｓ［ｎ］を低レベル電位に不活性化する。これにより、第１および第２のスイッチング素子Ｔｅｍｓ１およびＴｅｍｓ２がオフ状態になり、直前に選択されたフレームの発光動作が終了する。
【００２７】
その直後、走査線ドライバＳＤは、バイアス制御線Ｌｎｂを高レベル電位に立ち上げる。これにより、バイアストランジスタＴｂｉａｓは、導通状態となり、Ｖｂｉａｓの電位を駆動トランジスタＴｄｒｖのゲートに印加する。このとき、バイアス線Ｌｂｉａｓは、負バイアス状態である。その結果、駆動トランジスタＴｄｒｖのゲート（ノードＮ３）に負バイアスが印加され、駆動トランジスタＴｄｒｖの閾値電圧は、元の本来の閾値電圧Ｖｔｈに回復される。このように、負バイアスを駆動トランジスタＴｄｒｖのゲートに印加することによって、以前に発光素子２１を駆動したときに低下した駆動トランジスタＴｄｒｖの閾値電圧を元の閾値電圧近傍まで上昇させることができる。
【００２８】
従来、駆動トランジスタの閾値電圧を回復させるために、ダイオード接続したトランジスタを負バイアス電源と駆動トランジスタのゲートとの間に接続していた。この場合、ダイオードの特性上、駆動トランジスタのゲート電位が負バイアス電源の電位に接近すると、次第にゲート電位の応答が遅くなる。しかし、本実施形態では、ダイオードを介することなく負バイアスを直接に駆動トランジスタのゲートに接続しているため、このゲート電位を急速に低下させることができる。つまり、本実施形態は、負バイアス印加による駆動トランジスタの閾値電圧のシフトを短時間で修正することができる。
【００２９】
ｔ３において、走査線ドライバＳＤは、バイアス制御線Ｌｎｂを高レベル電位に維持したまま、バイアス線Ｌｂｉａｓの電位を高レベル電位に立ち上げる。これにより、ノードＮ３の電位がバイアス線Ｌｂｉａｓの立ち上げとともに高レベル電位へ上昇する。このとき、ノードＮ３の電位は、駆動トランジスタＴｄｒｖの閾値電圧よりも高い電位にプリチャージされる。このとき、スイッチング素子Ｔｅｍｓ１はオフ状態であるので、発光素子２１に電流は流れない。
【００３０】
従来、第１の電源Ｖｄｄから発光素子２１およびスイッチング素子Ｔｅｍｓ１を介して、駆動トランジスタのゲート（キャパシタの第１の電極）を充電していた。従って、発光素子２１およびスイッチング素子Ｔｅｍｓ１による電圧降下によって、駆動トランジスタのゲート電位の制御が困難であった。さらに、スイッチング素子Ｔｅｍｓ１をオフにするときに、スイッチング素子Ｔｅｍｓ１を電流が通過することによって、駆動トランジスタのゲート電位の制御がより困難になるという問題もあった。また、発光素子２１に電流が流れるため、表示状態でないにもかかわらず、発光素子２１が完全なブラック状態にならない。
【００３１】
これに対し、本実施形態では、上記問題が生じず、駆動トランジスタのゲート（キャパシタの第１の電極）を所望の電位に充電することができる。また、本実施形態は、発光素子２１に電流を流さないので、スタンドバイ時に高質なブラックを表示することができる。ノードＮ３のプリチャージ電位を高くすることによって、駆動トランジスタＴｄｒｖの閾値電圧が大きくシフトした場合であっても、この閾値電圧を元に戻すことができる。
【００３２】
ｔ４において、走査線ドライバＳＤは、走査線Ｌｓｃａｎ［ｎ］の電位Ｖｓｃａｎ［ｎ］を立ち上げる。これにより、Ｖｔ検出トランジスタＴｄｅｔおよび走査トランジスタＴｓｃａｎが同時に導通状態になる。ノードＮ３とノードＮ２との間の電位差が駆動トランジスタＴｄｒｖの閾値電圧Ｖｔｈを超えているので、Ｖｔ検出トランジスタＴｄｅｔが導通状態になることによって、駆動トランジスタＴｄｒｖが導通状態になり、ノードＮ３がノードＮ１および駆動トランジスタＴｄｒｖを介して第２の電源電位Ｖｓｓに接続される。ノードＮ３の電位が駆動トランジスタＴｄｒｖの閾値電圧まで低下すると、駆動トランジスタＴｄｒｖは、非導通状態となる。これにより、ノードＮ３の電位（キャパシタＣａｐの第１の電極の電位）は、駆動トランジスタＴｄｒｖの閾値電圧Ｖｔｈにほぼ等しい電位にセットされる。駆動トランジスタＴｄｒｖの閾値電圧は、ｔ２〜ｔ３の期間において既に回復済みであるので、ノードＮ３の電位は、駆動トランジスタＴｄｒｖの本来の閾値電圧Ｖｔｈにセットされる。尚、バイアス線Ｌｂｉａｓの高レベル電位は、駆動トランジスタＴｄｒｖの閾値電圧Ｖｔｈよりも高いことが必要である。
【００３３】
走査トランジスタＴｓｃａｎが導通状態になることによって、データ線Ｔｄａｔａ［ｍ］の電位ＶｎがノードＮ４（キャパシタＣａｐの第２の電極）にセットされる。Ｖｎは、現時点で選択されている画素ＰＩＸの発光素子２１を所望の輝度階調で発光させるための電位データである。尚、Ｖｎ−１は、走査線Ｌｓｃａｎ［ｎ］の前に選択された走査線Ｌｓｃａｎ［ｎ−１］に接続された画素ＰＩＸに印加される電位データである。Ｖｎ＋１は、走査線Ｌｓｃａｎ［ｎ］の次に選択された走査線Ｌｓｃａｎ［ｎ＋１］に接続された画素ＰＩＸに印加される電位データである。
【００３４】
このように、本実施形態は、キャパシタＣａｐの第１の電極に閾値電圧Ｖｔｈをセットし、それと同時に第２の電極に電位データをセットする。これにより、本実施形態は高速な動作が可能となる。
【００３５】
ｔ５において、走査線ドライバＳＤは、走査線Ｖｓｃａｎ［ｎ］を立ち下げる。Ｖｓｃａｎ［ｎ］の立下げにより、Ｖｔ検出トランジスタＶｄｅｔおよび走査トランジスタＴｓｃａｎが非導通状態となるので、ノードＮ４は、所望の電位Ｖｎがセットされた状態で維持される。また、ノードＮ３は、閾値電圧Ｖｔｈがセットされた状態で維持される。キャパシタＣａｐの第１の電極の電位（Ｎ３の電位）はＶｎであり、第２の電極の電位（Ｎ４の電位）はＶｔｈに維持されている。即ち、キャパシタＣａｐに保持される電位差は、（Ｖｔｈ−Ｖｎ）である。このキャパシタＣａｐに保持された電位（Ｖｔｈ−Ｖｎ）は、発光素子２１を発光させるために用いられる。
【００３６】
ｔ５の直後、データドライバＤＤがデータ線の電位Ｖｄａｔａを電位Ｖｎから次の電位Ｖｎ＋１へ変化させる。
【００３７】
このように、本実施形態では、バイアス線Ｌｂｉａｓが低レベル電位（負バイアス）であるときに、この負バイアスを駆動トランジスタＴｄｒｖのゲートに印加することによって、駆動トランジスタＴｄｒｖの閾値電圧Ｖｔｈを回復させる。次に、バイアス線Ｌｂｉａｓの立上げとともに、ノードＮ３の電位を高レベル電位に立ち上げ、その後、Ｖｔ検出トランジスタＴｄｅｔの駆動によって、ノードＮ３に駆動トランジスタＴｄｒｖの閾値電圧Ｖｔｈをセットする。
【００３８】
その後、ｔ６において、走査線ドライバＳＤはＶｅｍｓを高レベル電位に立ち上げ、第１および第２のスイッチング素子Ｔｅｍｓ１、Ｔｅｍｓ２をオン状態にする。これにより、ノードＮ４がノードＮ２に接続され、駆動トランジスタのゲート−ソース間の電位差（ノードＮ２とＮ３との間の電位差）が（Ｖｔｈ＋Ｖｎ）となる。また、発光素子２１が駆動トランジスタＴｄｒｖのドレインに接続される。これにより、駆動トランジスタＴｄｒｖが電位（Ｖｔｈ＋Ｖｎ）に基づいた電流を発光素子２１に流し、発光素子２１は、この電流に基づく輝度階調で発光する。
【００３９】
本実施形態は、バイアス線Ｌｂｉａｓの負バイアスを利用して、駆動トランジスタＴｄｒｖの閾値電圧のずれを元の本来の閾値電圧（シフト前の閾値電圧）Ｖｔｈへ戻すことができる。また、本実施形態は、バイアス線Ｌｂｉａｓの電位が低レベル電位から高レベル電位へ遷移するときに、バイアス線Ｌｂｉａｓの電位上昇を利用して、キャパシタＣａｐの第１の電極（Ｎ３）に駆動トランジスタＴｄｒｖの閾値電圧Ｖｔｈより高い電位をセットする。その後、Ｖｔ検出トランジスタＴｄｅｔの駆動によって、キャパシタＣａｐの第１の電極（Ｎ３）に駆動トランジスタＴｄｒｖの閾値電圧Ｖｔｈをセットすることができる。このとき、同時に、キャパシタＣａｐの第２の電極（Ｎ４）には、所望の電位データＶｎがセットされている。
【００４０】
このように、本実施形態は、駆動トランジスタの閾値電圧を回復させ、駆動トランジスタのドレイン電圧をリセットし、並びに、駆動トランジスタの閾値電圧をキャパシタの一端に高速にセットすることができる。本実施形態をアクティブマトリクス型の表示装置に適用することによって、長期間に亘って安定した表示品質を維持する表示装置を実現することができる。
【００４１】
（第２の実施形態）
図３に示す第２の実施形態は、現時点で選択される走査線Ｌｓｃａｎ［ｎ］が駆動トランジスタＴｄｒｖのゲートに負バイアスを印加する。従って、第２の実施形態では、バイアス線Ｌｂｉａｓが設けられていない。バイアストランジスタＴｂｉａｓのドレインは、走査線Ｌｓｃａｎ［ｎ］に接続されている。第２の実施形態のその他の構成は、第１の実施形態の構成と同様でよい。
【００４２】
図４に第２の実施形態の動作を示す。ｔ１以前において、走査線ドライバＳＤは、走査線Ｌｓｃａｎ［ｎ−１］を選択している。このとき、走査線Ｌｓｃａｎ［ｎ］は、低レベル電位（−１０Ｖ）である。
【００４３】
ｔ１において、走査線ドライバＳＤがスイッチング線Ｌｅｍｓ［ｎ］の電位Ｖｅｍｓ［ｎ］を低レベル電位に不活性化する。これにより、走査線Ｌｓｃａｎ［ｎ］の直前に選択されたフレームの発光動作が終了する。
【００４４】
その直後ｔ２において、走査線ドライバＳＤは、バイアス制御線Ｌｎｂを高レベル電位に立ち上げる。これにより、バイアストランジスタＴｂｉａｓは、導通状態となり、走査線Ｌｓｃａｎ［ｎ］の電位を駆動トランジスタＴｄｒｖのゲートに印加する。このとき、走査線Ｌｓｃａｎ［ｎ］は、負バイアス状態である。その結果、駆動トランジスタＴｄｒｖのゲート（ノードＮ３）に負バイアスが印加され、駆動トランジスタＴｄｒｖの閾値電圧は、元の本来の閾値電圧Ｖｔｈに回復される。
【００４５】
ｔ３において、走査線ドライバＳＤは、バイアス制御線Ｌｎｂを高レベル電位に維持したまま、走査線Ｌｓｃａｎ［ｎ］の電位を高レベル電位に立ち上げる。ノードＮ３の電位が走査線Ｌｓｃａｎ［ｎ］の立ち上げとともに高レベル電位へ上昇しようとする。しかしこのとき、Ｖｔ検出トランジスタＴｄｅｔおよび走査トランジスタＴｓｃａｎが同時に導通状態になる。Ｖｔ検出トランジスタＴｄｅｔが導通状態になることによって、ノードＮ３の電位が駆動トランジスタＴｄｒｖの閾値電圧よりも高い電位へ上昇しようとすると、駆動トランジスタＴｄｒｖが導通状態になり、ノードＮ３がノードＮ１および駆動トランジスタＴｄｒｖを介して第２の電源電位Ｖｓｓに接続される。従って、ノードＮ３の電位（キャパシタＣａｐの第１の電極の電位）は、駆動トランジスタＴｄｒｖの閾値電圧Ｖｔｈにほぼ等しい電位になる。駆動トランジスタＴｄｒｖの閾値電圧は、ｔ２〜ｔ３の期間において既に回復済みであるので、ノードＮ３の電位は、駆動トランジスタＴｄｒｖの本来の閾値電圧Ｖｔｈにセットされる。尚、走査線Ｌｓｃａｎ［ｎ］の高レベル電位は、駆動トランジスタＴｄｒｖの閾値電圧Ｖｔｈよりも高いことが必要である。
【００４６】
走査トランジスタＴｓｃａｎが導通状態になることによって、データ線Ｔｄａｔａ［ｍ］の電位ＶｎがノードＮ４（キャパシタＣａｐの第２の電極）にセットされる。
【００４７】
ｔ４において、走査線ドライバＳＤは、バイアス制御線Ｌｎｂを低レベル電位に立ち下げる。これにより、バイアストランジスタＴｂｉａｓが非導通状態となり、ノードＮ３の電位（キャパシタＣａｐの第１の電極の電位）は、駆動トランジスタＴｄｒｖの閾値電圧Ｖｔｈにセットされる。
【００４８】
ｔ５以降の第２の実施形態の動作は、第１の実施形態の動作と同様であるので、その説明を省略する。
【００４９】
第２の実施形態は、駆動トランジスタＴｄｒｖのゲートへ負バイアスを印加するために走査線Ｌｓｃａｎ［ｎ］を用いている。従って、第２の実施形態は、バイアス線Ｌｂｉａｓが不要となる。その結果、画素ＰＩＸの回路構成および走査線ドライバＳＤの構成が比較的簡単になる。また、第２の実施形態では、ノードＮ３を一旦高レベル電位にセットすることなく、ノードＮ３を駆動トランジスタＴｄｒｖの閾値電圧Ｖｔｈにセットしている。よって、第２の実施形態は、高速なＶｔｈ検出を実現することができる。即ち、第２の実施形態は、短時間でキャパシタＣａｐの第１の電極（Ｎ３）の電位を、駆動トランジスタＴｄｒｖの閾値電圧Ｖｔｈにすることができる。
【００５０】
第２の実施形態は、第１の実施形態の効果も得ることができる。
【００５１】
上記実施形態では、表示素子はＯＬＥＤであった。しかし、本発明による表示素子はＯＬＥＤに限定されるものではなく、電荷注入型の無機ＥＬ素子、あるいは、電荷注入型の電気化学発光素子など電流値に応じて発光輝度が変化する電流駆動型の発光素子であればよい。  
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００５２】
【図１】第１の実施形態に従った表示装置の画素の構成を示す回路図。
【図２】第１の実施形態の動作を示すタイミング図。
【図３】第２の実施形態に従った表示装置の画素の構成を示す回路図。
【図４】第２の実施形態の動作を示すタイミング図。
【符号の説明】
【００５３】
２１…発光素子
ＰＩＸ…表示画素
Ｖｄｄ…第１の電源
Ｖｓｓ…第２の電源
Ｔｄｒｖ…駆動トランジスタ
Ｔｂｉａｓ…バイアストランジスタ
Ｔｄｅｔ…Ｖｔ検出トランジスタ
Ｔｓｃａｎ…走査トランジスタ
Ｔｒｓｔ…リセットトランジスタ
Ｔｅｍｓ１、Ｔｅｍｓ２…スイッチング素子
Ｃａｐ…キャパシタ
Ｖｓｃａｎ［ｎ］…走査線
【図１】
2009237066.tif 000003
【図２】
2009237066.tif 000004
【図３】
2009237066.tif 000005
【図４】
2009237066.tif 000006