(57)【要約】【課題】従来の確率的電圧比較素子では、一度の動作で確率的動作が１試行しかできず、統計的な結果を得るためには、何度も初期状態に戻す必要がある上、素子の構造上の課題として比較動作までの準備動作が極めて煩雑であった。【解決手段】２次元または３次元に配置した相互に電子のトンネルが可能な微細導電体群に、比較する２つの入力電圧を容量結合し、さらに微細導電体群に電位勾配を設けるように別の複数の電圧源より電圧を容量結合した状態で電子を投入することにより、熱雑音のエネルギーにより確率的に電子を２次元トンネル構造を遷移させ、結果最も下流の電極の電位変化を検出することで２つの入力電極の類似性を確率的に検知する。本発明によれば、連続的に電子を投入することで確率的な比較演算結果を連続的に得ることができ、簡便な手順で統計的な処理が実行できる。【選択図】図１
2009283518.tif 000002
【特許請求の範囲】
【請求項１】
微細導電体の群から形成された複数のトンネル接合と、
前記複数のトンネル接合に容量結合された２つの入力電圧源と、
前記複数のトンネル接合に結合された２つの出力容量と、
前記複数のトンネル接合に容量結合されたバイアス電圧源と、
前記複数のトンネル接合に電子を供給する電子供給源とからなり、
前記出力容量のトンネル接合側の電極（出力電極）の電位により、前記２つの入力電圧源の電圧差を確率的に検出することを特徴とする確率的電位差検出素子。
【請求項２】
前記複数のトンネル接合が、少なくとも２次元または３次元に配置された微細導電体の群から形成されたことを特徴とする請求項１に記載の確率的電圧比較素子。
【請求項３】
前記出力電極の電位をこれに接続したトランジスタで検出することを特徴とする請求項１に記載の確率的電圧比較素子。
【請求項４】
前記電子供給源が、ファウラー・ノルトハイム・トンネル現象を利用して供給する請求項１に記載の確率的電位差検出素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つの情報を比較しその差異を確率的に出力する確率的電圧比較素子に関するものである。
【背景技術】
【０００２】
２つの情報の差を検出する作業は、多くの情報処理で多発する動作である。差が小さければ、２つの情報は同一とみなせる可能性が高く、逆に大きければ、異なる事象を表す情報であると判断できる可能性が高くなる。このような処理は、もちろん従来半導体素子によっても実行可能であるが、一方で、例えば人間対象のインターフェイスなど、必ずしも測定値が正しい値を示すとは限らない場合には、単に正解値を得ることよりもその近傍も併せて解を得ることが重要な処理が増大しつつある。
【０００３】
このような確率的な処理を、より低エネルギー消費で実現することを目指した確率的電圧比較素子の従来例として、電子のトンネル挙動を応用したものがあった（非特許文献１参照）。
【０００４】
図７は、非特許文献１に記載された従来の確率的電圧比較素子の構成概略図である。図７において、確率的電圧比較素子１０１は直鎖状の微細導電体の集合を基本とする構造かららなっていた。直鎖状の微細導電体間にはトンネル接合１０３が存在し、電子がトンネルすることができる。まず、水平なドット列の中央の位置（ＤＣ）に１個だけ電子を導入する。このように電子を１つだけ扱う技術は非特許文献２（図示せず）に開示されている。非特許文献２の技術により取り出した１つの電子を水平なドット列の中央の位置（ＤＣ）に配置し、入力電極（Ｄｅ）１０５ａ、１０５ｂに、データの”１”または”０”に対応して電子を置く（または置かない）ことで電位をセットする。電子は低温では動けないが、温度が上がると熱エネルギーの助けを借りて障壁を越えて微細導電体列端（Ｄ１）に移動できるようになる。
【０００５】
なおこのような規則的な微細導電体構造は、例えば電子ビーム露光技術などを用いて形成した微細なレジストにより導電体薄膜をドライエッチングして形成することができる。また、特許文献１に開示されているような、内部に微細導電体を内包するタンパク質を用いる方法で自己整合的に形成することも可能である（図示せず）。
【０００６】
従来の確率的電圧比較素子では、直鎖状のドット列に電子を１個封じ込めて置き、両端に電圧を印加した際に、室温など電子が熱雑音の影響を受けて隣のドットへ移動する性質を利用して両端の電圧を比較している。すなわち、両端の電圧が異なっていれば、電圧の高い端部へ電子は移動しやすくなり、両端の電圧が同じであれば、電子は中央に残留しやすくなることを利用する。この検出は垂直方向のドット列によって行われる。もし、電子が中央のドットに安定化していれば、そのクーロン反発力により、垂直ドット列内で分極が起こり、ゲート電極に電子が発生する。したがって、ビット比較結果がゲート１０７電位に反映される。直鎖状ドットを並列配置しておき、所定の時間の後に読出電極で中央ドットに残留している電子をトランジスタのゲート電極へ移動させることで、２つの電圧群、すなわちハミング距離を一括してトランジスタのゲート電圧として検知できる。ここで電圧の比較は電子１個の移動で実行できることから、非常に低エネルギーで動作することになる。また従来の単電子素子とは異なり、室温で動作が可能なことから、一般的な環境下でも安定動作可能である。
【非特許文献１】森江隆、岩田穆、「ナノ構造における量子的確率現象を利用した知能情報処理」、ＫＡＳＴレポート（神奈川科学技術アカデミー）、Ｖｏｌ．３、Ｎｏ．２、２００２（１３頁、図３）
【非特許文献２】Ｙｕｋｉｎｏｒｉ  Ｏｎｏ  ａｎｄ  Ｙａｓｕｏ  Ｔａｋａｈａｓｈｉ、「Ｅｌｅｃｔｒｏｎ  ｐｕｍｐ  ｂｙ  ａ  ｃｏｍｂｉｎｅｄ  ｓｉｎｇｌｅ−ｅｌｅｃｔｒｏｎ／ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ  ｓｔｒｕｃｔｕｒｅ」  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ、  Ｖｏｌ．８２、２００３、（１２２１頁、図１）
【特許文献１】特許第３６５３９７０号公報（第６頁、図５）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前記従来の構成では、一度の動作で確率的動作が１試行しかできなかった。すなわちその時々では１／０の結果しか得ることができないため、統計的な性質を得るためには、何度か初期状態に戻して確率的比較動作を実行する必要があった。このような繰り返しの実際の手順としては、一旦読出動作を行った後、トランジスタのゲートにある電子を図示しない配線により除去し、さらに全てのドット列に、図示しない配線により１つずつ電子を封じ込める動作が必要となり、素子の比較動作までの準備動作が極めて煩雑であるという課題を有していた。
【０００８】
本発明は、前記従来の課題を解決するもので、同様に低エネルギーで動作可能でありながら、準備動作が極めて簡便な確率的電圧比較素子を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記従来の課題を解決するために、本発明の確率的電圧比較素子は、２次元に配置された相互に電荷を遷移可能なドット群と、ドット群に電位勾配を与えるバイアス電極と、２つの入力電極と２つの出力電極と、ドット群に電子を投入する電子供給素子を有し、２つの出力電極への確率的な電子の蓄積量により２つの入力電極の大小比較を確率的に実行する。
【発明の効果】
【００１０】
本発明の確率的電圧比較素子によれば、連続的に電子を投入して、出力電極電圧を比較することで確率的な比較演算結果を連続的に得ることができるものである。処理準備は開始前に一度、ドット群から全電子を抜くだけで良い為、簡便な手順で実行できる。また比較動作は短時間であれば確率的な性質が高い結果を、長時間であれば厳密解に近い結果を得ることができ、処理の性質を変化させることができる。
【発明を実施するための最良の形態】
【００１１】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００１２】
（実施の形態１）
図１は、本発明の実施の形態１における確率的電圧比較素子の構成概略図である。図１において、１は確率的電圧比較素子である。３は微細導電体であり、複数配置されて相互にトンネル接合を形成している。微細導電体３は例えば電子ビーム露光技術などを用いて形成したレジストにより薄膜をドライエッチングして形成することができる。これら微細導電体３群は少なくとも２次元または３次元に複数のトンネル接合群を形成している。さらにこれら複数のトンネル接合群には、少なくとも４つ以上の容量７ａ、７ｂ、９ａ、９ｂが接合されている。容量７ａ、７ｂのトンネル接合に接続されていない方の端子は、夫々別々の図示しない電圧入力源に接続され、夫々Ｖｉｎ１、Ｖｉｎ２の電位に保持されている。以下ではＶｉｎ１、Ｖｉｎ２を夫々入力電圧１、入力電圧２と呼ぶ。また容量９ａ、９ｂのトンネル接合に接続されていない方の端子は、図示しない出力電圧源に接続されているが、出力電圧源の出力電圧は本実施形態１では接地電位としている。なお、以下、容量７ａ、７ｂを入力容量と呼ぶ。容量９ａ、９ｂのトンネル接合に接続された電極１０ａ、１０ｂを夫々出力電極１、出力電極２と呼び、出力電極１の電位をＶｏｕｔ１、出力電極２の電位をＶｏｕｔ２と呼ぶ。出力電極１、出力電極２はそれぞれスイッチ１１ａ、１１ｂを介して接地されている。スイッチ１１ａ、１１ｂを導通状態にすると、複数の微細導電体３に蓄積された電子はスイッチを経て放出され、確率的電圧比較素子１を初期状態にリセットすることができる。なお、本実施形態１では複数のトンネル接合群に、さらに容量１２を接続し、容量１２のトンネル接合に接続されていない方の端子を図示しないバイアス電圧源により電位ＶＢｉａｓに設定している。１３は背景技術の非特許文献２で開示されている電子１個を扱う電子ポンプなどの電子供給源である。電子供給源１３は、本実施形態１では容量１２を接続した微細導電体３に電子を供給する。
【００１３】
図２は、図１の微細導電体３群の相互結合の様子を分かりやすく示した確率的電圧比較素子の回路図である。なお同図において図１と同一物には同一番号を付記して説明を省略する。図２において２１はトンネル接合であり、図１の微細導電体３の間隙により形成されており、微細導電体３間の電位差が所定の大きさ以上になると電子が電位の低い方から高い方へとトンネルする性質を有している。なお本実施形態１ではトンネル接合は０．２ａＦの容量を持ち接合抵抗は５ＭΩとしている。
【００１４】
かかる構成において、室温などの熱雑音が顕著な状態で、電子供給源１３により電子を所定の微細導電体３（本実施形態１ではＶＢｉａｓに接続された微細導電体３）へ供給すると、まず電子はＶＢｉａｓで印加される電位により反発され、熱雑音のエネルギーによりある確率で隣接する微細導電体へトンネルする。なお、同様に入力電圧１、入力電圧２の電位により反発されて電子は、基本的にはエネルギーが低くなる方向に確率的に遷移を繰り返す。本実施形態１の構造では出力電極が最も低エネルギー状態となるようにしているため、出力電極１または出力電極２のいずれかに到達して安定化する場合が大多数となる。ここで電子供給源１３によりある数の電子を投入すると、それぞれが確率的遷移を繰り返すことで２つの出力電極に電子が蓄積される。入力電圧を確率的に検知することができる。Ｖｉｎ１、Ｖｉｎ２がマイナスの場合、ＶＢｉａｓの値をＶｉｎ１、Ｖｉｎ２より絶対値が大きい負の値に設定することで、効率的に電子の移動を促すことができる。
【００１５】
電子供給源１３により電子を１個だけ供給するのであれば、比較結果は１／０であり極めて精度は低くなる。しかし本発明の確率的電圧比較素子は複数の電子を連続して投入することで、投入数により精度を変動できるのが特徴である。なお、確率的な比較は、比較処理に誤差を有するのとは異なることを強調しておく。誤差は何回試行しても誤差分が残留するが、試行回数を増加すれば正解へと漸近するのが確率的処理であり、その期待値は必ず正解値である。本発明の確率的電圧比較素子はこのような確率的な処理を電子投入数を変化させることで精度を制御でき、しかも少ない電子数（例えば１００試行分であれば電子１００個）で低エネルギーで実行できるものである。
【００１６】
（実施の形態２）
本実施形態２の確率的電圧比較素子の構成概略図を図３に示す。なお同図において図１と同一物には同一番号を付記して説明を省略する。図３において３１は本実施形態２の確率的電圧比較素子である。３３は電位検出手段である。電位検出手段３３は、例えばＭＯＳトランジスタ３４と電流検出素子３５からなっている。ここでＭＯＳトランジスタの容量はＣｏｕｔ１となるように調整している。ＶＣＣ、ＶＳＳはトランジスタ駆動電位である。出力電極１に電子が蓄積されるとＶｏｕｔ１はマイナスの電位を持ち、これがトランジスタ３４のゲート電極の電位を変化させる。これによりトランジスタ３４のソース・ドレイン電流ＩＤが変化するため電流検出素子３５によりＩＤを測定することでＶｏｕｔ１の値を知ることができる。
【００１７】
（実施の形態３）
本実施形態３の確率的電圧比較素子の構成概略図を図４に示す。なお同図において図１と同一物には同一番号を付記して説明を省略する。図４において４１は本実施形態３の確率的電圧比較素子である。本実施形態３の確率的電圧比較素子は、微細導電体３の数を増した構造としているのが特徴である。このような構造は例えば特許文献１に開示されているようなタンパク質を用いる方法で自己整合的に形成することができるため（図示せず）、実施形態１で用いた電子ビーム露光技術のような最先端の微細加工技術を必ずしも用いる必要はない。
【００１８】
図５は本実施形態３の確率的電圧比較素子１の動作説明図である。なおここでは、容量７ａ、容量７ｂ、容量１２はトンネル接合の容量と同じ０．２ａＦとし、容量９ａ、容量９ｂは、２０［ａＦ］としている。さらにＶｉｎ１、Ｖｉｎ２は０または−０．５［Ｖ］とし、ＶＢｉａｓは−０．５［Ｖ］とした。図５は図４でスイッチ１１ａ、１１ｂを一旦導通させて微細導電体３の群から電子を接地電位へ放出した後、スイッチ１１ａ、１１ｂを開放し、その後、電子供給源１３により２［ｎｓｅｃ］ごとに電子を１個ずつ、合計５０個投入した際の出力電極１の電位（Ｖｏｕｔ１）を観察した結果を、Ｖｉｎ１、Ｖｉｎ２の値が上から順に（ａ）−０．５／−０．５［Ｖ］、（ｂ）０／−０．５［Ｖ］、（ｃ）０／０［Ｖ］、（ｄ）−０．５／０［Ｖ］の場合について示している。電子の投入数に応じて線形に電圧が上昇しておらず、確率的な遷移が生じていることが分かる。２ｎｓｅｃ毎に電子を５０個投入しているので１００［ｎｓｅｃ］以降は電子が投入されていないが、電位が変化する場合があることが分かる。これは一旦いずれかの出力電極に到達した電子が熱雑音により出力電極から他の微細導電体へと遷移するような挙動が発生したためであり、本素子の確率的挙動を表すものである。
【００１９】
１２０［ｎｓｅｃ］における出力電極１の電位Ｖｏｕｔ１を見ると（ａ）と（ｃ）の場合、すなわちＶｉｎ１とＶｉｎ２が同じ場合にはＶｏｕｔ１はほぼ同じで約−０．２［Ｖ］であり、（ｂ）のＶｉｎ１＞Ｖｉｎ２の場合、Ｖｏｕｔ１は−０．２［Ｖ］より低くなり、（ｄ）のＶｉｎ１＜Ｖｉｎ２の場合はＶｏｕｔ１は−０．２［Ｖ］より高くなっている。すなわち本実施形態３の構成の場合はＶｏｕｔ１が−０．２［Ｖ］に近いほど入力が似た電圧であると判断できる。
【００２０】
このように微細導電体３の数を増加すると、入力電圧による反発の効果を増す必要があるため、その電圧値を大きくする必要があるが、本実施形態３の構造では−０．５［Ｖ］でも十分その効果を得ることができた。またさらに微細導電体３の数を増せば、微細導電体３間のトンネル抵抗値が多少変動してもその影響が数により緩和されるため、それほど確率的な演算結果に影響が出ないという利点がある。
【００２１】
（実施の形態４）
本実施形態４の確率的電圧比較素子の構成概略図を図６に示す。なお同図において図１と同一物には同一番号を付記して説明を省略する。図６において６１は本実施形態４の確率的電圧比較素子である。６３は電圧パルス発生器である。６５は絶縁膜である。本実施形態４の確率的電圧比較素子は、実施形態１の電子供給源１３は電子ポンプの例を示したが、本実施形態４では電圧パルス発生器６３と絶縁膜６５に置換した構成としているのが特徴である。
【００２２】
絶縁膜６５は一般に電子を通さないが、膜厚が非常に薄い場合に両端に所定以上の電圧が印加されるとファウラー・ノルトハイム・トンネル現象という確率的な現象により電子がトンネルすることが知られている。実施形態４の確率的電圧比較素子６１は、この現象を利用して電子を供給するのが特徴である。これにより、電子の供給数などは確実ではなくなるが、電子ポンプが不要となり、確率的電圧比較素子６１の回路構成を非常に簡略化できるものである。
【００２３】
なお、本実施形態４では容量５と絶縁膜６５が別々の場合について説明したが、これを同一として、電圧パルス発生器６３でバイアス電圧を発生するようにしても良い。
【産業上の利用可能性】
【００２４】
本発明にかかる確率的電圧比較素子は、電圧で表現された２つの情報を確率的に比較する機能を有している。このような処理は人インターフェイスなどセンサなどで得られた測定値が完全な正解でない可能性がある場合に有効である。あるシステムへこのように不完全な測定値が入力され、それに対して出力する場合、必ずしも最適な出力が得られない場合がある。本発明の確率的電圧比較素子を用いれば、もちろん、出力がより悪い場合も想定されるが、逆に非常に良くなる場合が確率的に発生する。この良化した場合をシステムとして学習することで、時間を経ることでより良いシステムを実現することが可能となる。特に本発明の確率的電圧比較素子は、その動作を電子１００個程度で実現できるものであり、非常に低エネルギーでこのような確率的処理を実行できる点で、産業に寄与すること大なるものである。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施の形態１における確率的電圧比較素子の構成概略図
【図２】同実施形態１の確率的電圧比較素子の回路図
【図３】本発明の実施の形態２における確率的電圧比較素子の構成概略図
【図４】本発明の実施の形態３における確率的電圧比較素子の構成概略図
【図５】同実施形態３の確率的電圧比較素子の動作説明図
【図６】本発明の実施の形態４における確率的電圧比較素子の構成概略図
【図７】従来の確率的電圧比較素子の構成概略図
【符号の説明】
【００２６】
１，３１，４１，６１    確率的電圧比較素子
３    微細導電体
７ａ，７ｂ，９ａ，９ｂ，１２    容量
１０ａ    出力電極１
１０ｂ    出力電極２
１１ａ，１１ｂ    スイッチ
１３    電子供給源
２１    トンネル接合
３３    電位検出手段
３４    ＭＯＳトランジスタ
３５    電流検出素子
６３    電圧パルス発生器
６５    絶縁膜
１０１    従来の確率的電圧比較素子
１０３    トンネル接合
１０５ａ，１０５ｂ    入力電極（Ｄｅ）
１０７    ゲート
Ｖｉｎ１，Ｖｉｎ２    入力電圧１、入力電圧２
Ｖｏｕｔ１，Ｖｏｕｔ２    出力電極１電位、出力電極２電位
ＶＢｉａｓ    バイアス電圧
ＶＣＣ，ＶＳＳ    トランジスタ駆動電位
ＤＣ    微細導電体列の中央
Ｄ１    微細導電体列端
【図１】
2009283518.tif 000003
【図２】
2009283518.tif 000004
【図３】
2009283518.tif 000005
【図４】
2009283518.tif 000006
【図５】
2009283518.tif 000007
【図６】
2009283518.tif 000008
【図７】
2009283518.tif 000009