(57)【要約】【課題】サイクルスリップの発生を防止して、短時間で周波数の切り換えを行うことができる位相同期ループ形周波数シンセサイザを得ることを目的とする。【解決手段】  ＶＣＯ４により発振される高周波信号Ｄｏの周波数が切り換えられる場合、位相比較器２が第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄの差分を一定に保持するように構成する。これにより、サイクルスリップの発生を防止して、短時間で周波数の切り換えを行うことができる効果を奏する。【選択図】図１
2009284057.tif 000002
【特許請求の範囲】
【請求項１】
基準信号を発振する基準発振器と、上記基準発振器から発振される基準信号と同期信号の位相を比較して、上記基準信号と上記同期信号の位相差を示す第１の位相比較信号と信号レベルが一定の第２の位相比較信号、または、上記基準信号と上記同期信号の位相差を示す第２の位相比較信号と信号レベルが一定の第１の位相比較信号を出力する位相比較器と、上記位相比較器から出力される第１の位相比較信号と第２の位相比較信号の差分を示す制御信号を生成するループフィルタと、上記ループフィルタにより生成された制御信号によって高周波信号の発振周波数が制御されて、上記高周波信号を発振する電圧制御発振器と、上記電圧制御発振器により発振される高周波信号を指定の分周数で分周し、上記高周波信号の分周信号である同期信号を上記位相比較器に出力する可変分周器とを備えた位相同期ループ形周波数シンセサイザにおいて、上記位相比較器は、上記電圧制御発振器により発振される高周波信号の周波数が切り換えられる場合、上記第１の位相比較信号と上記第２の位相比較信号の差分を一定に保持することを特徴とする位相同期ループ形周波数シンセサイザ。
【請求項２】
位相比較器は、基準信号を入力して、所定の信号レベルを保持する第１のフリップフロップと、同期信号を入力して、所定の信号レベルを保持する第２のフリップフロップと、上記第１のフリップフロップの出力信号と上記第２のフリップフロップの出力信号とが所定の信号レベルになると、上記第１及び第２のフリップフロップに保持されている信号レベルをリセットする論理演算回路と、上記第１のフリップフロップの出力信号から第１の位相比較信号を生成する第１の位相比較信号生成回路と、上記第２のフリップフロップの出力信号から第２の位相比較信号を生成する第２の位相比較信号生成回路と、高周波信号の周波数が切り換えられる際、第１の周波数切換制御信号に応じて、上記基準信号の代わりに終端回路の出力信号を上記第１のフリップフロップに与える第１の信号選択手段と、高周波信号の周波数が切り換えられる際、第２の周波数切換制御信号に応じて、上記同期信号の代わりに終端回路の出力信号を上記第２のフリップフロップに与える第２の信号選択手段とから構成されていることを特徴とする請求項１記載の位相同期ループ形周波数シンセサイザ。
【請求項３】
位相比較器は、基準信号を入力して、所定の信号レベルを保持する第１のフリップフロップと、同期信号を入力して、所定の信号レベルを保持する第２のフリップフロップと、上記第１のフリップフロップの出力信号から第１の位相比較信号を生成する第１の位相比較信号生成回路と、上記第２のフリップフロップの出力信号から第２の位相比較信号を生成する第２の位相比較信号生成回路と、高周波信号の周波数が切り換えられる際、第１の周波数切換制御信号に応じて、上記第１のフリップフロップの出力信号の代わりに電源回路の出力信号を上記第１の位相比較信号生成回路に与える第１の信号選択手段と、高周波信号の周波数が切り換えられる際、第２の周波数切換制御信号に応じて、上記第２のフリップフロップの出力信号の代わりに電源回路の出力信号を上記第２の位相比較信号生成回路に与える第２の信号選択手段と、上記第１の信号選択手段の出力信号と上記第２の信号選択手段の出力信号とが所定の信号レベルになると、上記第１及び第２のフリップフロップに保持されている信号レベルをリセットする論理演算回路とから構成されていることを特徴とする請求項１記載の位相同期ループ形周波数シンセサイザ。
【請求項４】
位相比較器は、基準信号を入力して、所定の信号レベルを保持する第１のフリップフロップと、同期信号を入力して、所定の信号レベルを保持する第２のフリップフロップと、上記第１のフリップフロップの出力信号と上記第２のフリップフロップの出力信号とが所定の信号レベルになると、上記第１及び第２のフリップフロップに保持されている信号レベルをリセットする論理演算回路と、上記第１のフリップフロップの出力信号から第１の位相比較信号を生成する第１の位相比較信号生成回路と、上記第２のフリップフロップの出力信号から第２の位相比較信号を生成する第２の位相比較信号生成回路と、高周波信号の周波数が切り換えられる際、第１の周波数切換制御信号に応じて、上記論理演算回路の出力信号であるリセット信号の代わりに電源回路の出力信号を上記第１のフリップフロップに与える第１の信号選択手段と、高周波信号の周波数が切り換えられる際、第２の周波数切換制御信号に応じて、上記論理演算回路の出力信号であるリセット信号の代わりに電源回路の出力信号を上記第２のフリップフロップに与える第２の信号選択手段とから構成されていることを特徴とする請求項１記載の位相同期ループ形周波数シンセサイザ。
【請求項５】
論理演算回路が論理積回路又は否定論理積回路で構成されていることを特徴とする請求項２から請求項４のうちのいずれか１項記載の位相同期ループ形周波数シンセサイザ。
【請求項６】
第１及び第２の位相比較信号生成回路がインバータ又はバッファで構成されていることを特徴とする請求項２から請求項４のうちのいずれか１項記載の位相同期ループ形周波数シンセサイザ。
【請求項７】
位相比較器から出力される第１及び第２の位相比較信号を電圧信号から電流信号に変換し、上記電流信号をループフィルタに出力するチャージポンプ回路を設けたことを特徴とする請求項１から請求項４のうちのいずれか１項記載の位相同期ループ形周波数シンセサイザ。
【請求項８】
外部から入力される第１及び第２の周波数切換制御信号のタイミングが、基準信号又は同期信号に同期していることを特徴とする請求項１から請求項４のうちのいずれか１項記載の位相同期ループ形周波数シンセサイザ。
【請求項９】
外部から可変分周器に与えられる指定の分周数が、基準信号又は同期信号に同期して変化することを特徴とする請求項１から請求項４のうちのいずれか１項記載の位相同期ループ形周波数シンセサイザ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば、無線通信装置などに実装される位相同期ループ形周波数シンセサイザに関するものである。
【背景技術】
【０００２】
周波数シンセサイザとして、位相同期ループ形周波数シンセサイザ（以下、「ＰＬＬシンセサイザ」と称する）が開発されている。
図９は従来のＰＬＬシンセサイザを示す構成図である。
位相比較器１０２は、基準発振器１０１が基準信号Ｄｒを発振し、可変分周器１０５が高周波信号Ｄｏを分周して、その分周信号である同期信号Ｄｖを出力すると、その基準信号Ｄｒと同期信号Ｄｖを比較する。
【０００３】
位相比較器１０２は、基準信号Ｄｒと同期信号Ｄｖを比較して、その基準信号Ｄｒの位相が同期信号Ｄｖの位相より進んでいれば、その基準信号Ｄｒと同期信号Ｄｖの位相差を示す第１の位相比較信号Ｄｎｕを出力するとともに、信号レベルがＬレベルで一定の第２の位相比較信号Ｄｎｄを出力する。
一方、その基準信号Ｄｒの位相が同期信号Ｄｖの位相より遅れていれば、信号レベルがＬレベルで一定の第１の位相比較信号Ｄｎｕを出力するとともに、その基準信号Ｄｒと同期信号Ｄｖの位相差を示す第２の位相比較信号Ｄｎｄを出力する。
【０００４】
ループフィルタ１０３は、位相比較器１０２から第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄを受けると、第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄの差分を示す制御信号Ｄｔを生成して、その制御信号Ｄｔを平滑化し、平滑化後の制御信号Ｄｔを電圧制御発振器であるＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）１０４に出力する。
ＶＣＯ１０４は、ループフィルタ１０３から制御信号Ｄｔを受けると、その制御信号Ｄｔによって高周波信号Ｄｏの発振周波数が制御され、その高周波信号Ｄｏを発振する。
可変分周器１０５は、ＶＣＯ１０４が高周波信号Ｄｏを発振すると、分周数制御信号が示す分周数Ｎで高周波信号Ｄｏを分周して、その分周信号である同期信号Ｄｖを位相比較器１０２に出力する。
【０００５】
ここで、図１０は以下の非特許文献１に開示されている位相比較器１０２を示す構成図である。
位相比較器１０２のフリップフロップ１１１ａは、基準発振器１０１から発振された基準信号ＤｒのＨレベルの信号レベルを保持する。
即ち、フリップフロップ１１１ａは、基準発振器１０１から発振された基準信号Ｄｒの立ち上がりエッジを検出すると、ＡＮＤ回路１１２からリセット信号Ｒを受けるまでの間、Ｈレベルの信号Ｑ１を連続的に出力する。
なお、ＡＮＤ回路１１２からリセット信号Ｒを受けると、フリップフロップ１１１ａが保持しているＨレベルの信号レベルがリセットされるので、以降、フリップフロップ１１１ａからＬレベルの信号Ｑ１が出力される。
【０００６】
位相比較器１０２のフリップフロップ１１１ｂは、可変分周器１０５から出力された同期信号ＤｖのＨレベルの信号レベルを保持する。
即ち、フリップフロップ１１１ｂは、可変分周器１０５から出力された同期信号Ｄｖの立ち上がりエッジを検出すると、ＡＮＤ回路１１２からリセット信号Ｒを受けるまでの間、Ｈレベルの信号Ｑ２を連続的に出力する。
なお、ＡＮＤ回路１１２からリセット信号Ｒを受けると、フリップフロップ１１１ｂが保持しているＨレベルの信号レベルがリセットされるので、以降、フリップフロップ１１１ｂからＬレベルの信号Ｑ２が出力される。
【０００７】
ＡＮＤ回路１１２は、フリップフロップ１１１ａの出力信号Ｑ１の信号レベルがＨレベルとなり、かつ、フリップフロップ１１１ｂの出力信号Ｑ２の信号レベルがＨレベルとなると、リセット信号Ｒをフリップフロップ１１１ａ，１１１ｂに出力する。
したがって、基準信号Ｄｒの位相が同期信号Ｄｖの位相より進んでいれば、Ｈレベルの幅（パルス幅）が基準信号Ｄｒと同期信号Ｄｖの位相差に相当する信号Ｑ１がフリップフロップ１１１ａから出力され、信号レベルがＬレベルで一定の信号Ｑ２がフリップフロップ１１１ｂから出力される。
一方、基準信号Ｄｒの位相が同期信号Ｄｖの位相より遅れていれば、Ｈレベルの幅（パルス幅）が基準信号Ｄｒと同期信号Ｄｖの位相差に相当する信号Ｑ２がフリップフロップ１１１ｂから出力され、信号レベルがＬレベルで一定の信号Ｑ１がフリップフロップ１１１ａから出力される。
【０００８】
インバータ１１３ａは、フリップフロップ１１１ａの出力信号Ｑ１の信号レベルを反転し、信号レベル反転後の信号Ｑ１を第１の位相比較信号Ｄｎｕとして、ループフィルタ１０３に出力する。
インバータ１１３ｂは、フリップフロップ１１１ｂの出力信号Ｑ２の信号レベルを反転し、信号レベル反転後の信号Ｑ２を第２の位相比較信号Ｄｎｄとして、ループフィルタ１０３に出力する。
【０００９】
ここで、図１１は位相比較器１０２に入力される基準信号Ｄｒと同期信号Ｄｖの位相差に対応する差電圧（Ｄｎｄ−Ｄｎｕ）の平均電圧の一例を示す説明図である。
図１１から明らかなように、位相差が｜２ｎπ｜ラジアン（ｎは整数）毎に平均電圧が０Ｖになる。
従来のＰＬＬシンセサイザにおいて、例えば、広い変化幅で周波数の切り換えが行われる場合、位相比較器１０２での位相差が｜２ｎπ｜ラジアン（ｎは整数）を超える場合があるが、図１１に示すように、位相差が｜２ｎπ｜ラジアン（ｎは整数）毎に平均電圧が０Ｖ近傍となるため、ＶＣＯ１０４に与えられる制御信号Ｄｔが大幅に変化する。
【００１０】
その結果、図１２に示すように、例えば、高周波信号Ｄｏの周波数が周波数ｆ１からｆ２に収束する過程で、高周波信号Ｄｏの周波数がｆ１に逆戻りするような特性となり、周波数の切り換えの収束時間が遅くなる。この現象はサイクルスリップと呼ばれる。
サイクルスリップが生じない場合は、周波数ｆ１から周波数ｆ２に至るまで、周波数が徐々に収束していき、サイクルスリップが生じる場合よりも収束時間が短くなる。
【００１１】
【非特許文献１】Ｐ．Ｓｈｏｃｋｍａｎ、“Ｐｈａｓｅ  Ｌｏｃｋ  Ｌｏｏｐ  Ｇｅｎｅｒａｌ  Ｏｐｅｒａｔｉｏｎｓ”、  ＯＮ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ａｐｐｌｉｃａｔｉｏｎ   ｎｏｔｅ  ＡＮＤ８０４０／Ｄ．
【発明の開示】
【発明が解決しようとする課題】
【００１２】
従来の位相同期ループ形周波数シンセサイザは以上のように構成されているので、広い変化幅で周波数の切り換えが行われる場合、サイクルスリップが発生して、周波数の切り換えの収束時間が遅くなるなどの課題があった。
【００１３】
この発明は上記のような課題を解決するためになされたもので、サイクルスリップの発生を防止して、短時間で周波数の切り換えを行うことができる位相同期ループ形周波数シンセサイザを得ることを目的とする。
【課題を解決するための手段】
【００１４】
この発明に係る位相同期ループ形周波数シンセサイザは、電圧制御発振器により発振される高周波信号の周波数が切り換えられる場合、位相比較器が第１の位相比較信号と第２の位相比較信号の差分を一定に保持するようにしたものである。
【発明の効果】
【００１５】
この発明によれば、電圧制御発振器により発振される高周波信号の周波数が切り換えられる場合、位相比較器が第１の位相比較信号と第２の位相比較信号の差分を一定に保持するように構成したので、サイクルスリップの発生を防止して、短時間で周波数の切り換えを行うことができる効果がある。
【発明を実施するための最良の形態】
【００１６】
実施の形態１．
図１はこの発明の実施の形態１による位相同期ループ形周波数シンセサイザを示す構成図であり、図において、基準発振器１は基準信号Ｄｒを発振する処理を実施する。
位相比較器２は基準発振器１から発振される基準信号Ｄｒと可変分周器５から出力される同期信号Ｄｖを比較して、その基準信号Ｄｒの位相が同期信号Ｄｖの位相より進んでいれば、その基準信号Ｄｒと同期信号Ｄｖの位相差を示す第１の位相比較信号Ｄｎｕを出力するとともに、信号レベルがＬレベルで一定の第２の位相比較信号Ｄｎｄを出力し、その基準信号Ｄｒの位相が同期信号Ｄｖの位相より遅れていれば、信号レベルがＬレベルで一定の第１の位相比較信号Ｄｎｕを出力するとともに、その基準信号Ｄｒと同期信号Ｄｖの位相差を示す第２の位相比較信号Ｄｎｄを出力する処理を実施する。
ただし、位相比較器２はＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）４により発振される高周波信号Ｄｏの周波数の切り換えを指示する周波数切換制御信号を受けると、第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄの差分を一定に保持する。
【００１７】
ループフィルタ３は位相比較器２から出力される第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄの差分を示す制御信号Ｄｔを生成して、その制御信号Ｄｔを平滑化する処理を実施する。
電圧制御発振器であるＶＣＯ４はループフィルタ３により生成された制御信号Ｄｔによって高周波信号Ｄｏの発振周波数が制御されて、その高周波信号Ｄｏを発振する処理を実施する。
可変分周器５はＶＣＯ４により発振される高周波信号Ｄｏを分周数制御信号が示す分周数Ｎで分周して、その分周信号である同期信号Ｄｖを位相比較器２に出力する処理を実施する。
【００１８】
図２はこの発明の実施の形態１による位相同期ループ形周波数シンセサイザの位相比較器２を示す構成図である。
図において、スイッチ１１ａは位相同期が確立している状態では基準発振器１から発振される基準信号Ｄｒを選択して、その基準信号Ｄｒをフリップフロップ１３ａに与えるが、ＶＣＯ４により発振される高周波信号Ｄｏの周波数を高い周波数から低い周波数に切り換える旨を指示する第１の周波数切換制御信号を受けると、終端回路１２ａの出力信号を選択して、その出力信号をフリップフロップ１３ａに与える処理を実施する。なお、スイッチ１１ａは第１の信号選択手段を構成している。
【００１９】
スイッチ１１ｂは位相同期が確立している状態では可変分周器５から出力される同期信号Ｄｖを選択して、その同期信号Ｄｖをフリップフロップ１３ｂに与えるが、ＶＣＯ４により発振される高周波信号Ｄｏの周波数を低い周波数から高い周波数に切り換える旨を指示する第２の周波数切換制御信号を受けると、終端回路１２ｂの出力信号を選択して、その出力信号をフリップフロップ１３ｂに与える処理を実施する。なお、スイッチ１１ｂは第２の信号選択手段を構成している。
終端回路１２ａ，１２ｂはフリップフロップ１３ａ，１３ｂの入力端子を終端する回路である。
図２の例では、終端回路１２ａと終端回路１２ｂが別々に設けられているが、終端回路１２ａと終端回路１２ｂが共通化されて、１つの終端回路として設けられていてもよい。
【００２０】
第１のフリップフロップであるフリップフロップ１３ａは基準発振器１から発振された基準信号Ｄｒ又は終端回路１２ａの出力信号を入力信号Ｓ１として、その入力信号Ｓ１のＨレベルの信号レベルを保持する。
即ち、フリップフロップ１３ａは例えば基準発振器１から発振された基準信号Ｄｒの立ち上がりエッジを検出すると、ＡＮＤ回路１４からリセット信号Ｒ（Ｈレベルの信号）を受けるまでの間、Ｈレベルの信号Ｑ１を連続的に出力し、ＡＮＤ回路１４からリセット信号Ｒを受けると、保持しているＨレベルの信号レベルがリセットされて、Ｌレベルの信号Ｑ１を出力する。
【００２１】
第２のフリップフロップであるフリップフロップ１３ｂは可変分周器５から出力された同期信号Ｄｖ又は終端回路１２ｂの出力信号を入力信号Ｓ２として、その入力信号Ｓ２のＨレベルの信号レベルを保持する。
即ち、フリップフロップ１３ｂは例えば可変分周器５から出力された同期信号Ｄｖの立ち上がりエッジを検出すると、ＡＮＤ回路１４からリセット信号Ｒ（Ｈレベルの信号）を受けるまでの間、Ｈレベルの信号Ｑ２を連続的に出力し、ＡＮＤ回路１４からリセット信号Ｒを受けると、保持しているＨレベルの信号レベルがリセットされて、Ｌレベルの信号Ｑ２を出力する。
【００２２】
論理演算回路であるＡＮＤ回路（論理積回路）１４はフリップフロップ１３ａの出力信号Ｑ１の信号レベルがＨレベルとなり、かつ、フリップフロップ１３ｂの出力信号Ｑ２の信号レベルがＨレベルとなると、リセット信号Ｒ（Ｈレベルの信号）をフリップフロップ１３ａ，１３ｂに出力する処理を実施する。
第１の位相比較信号生成回路であるインバータ１５ａはフリップフロップ１３ａの出力信号Ｑ１の信号レベルを反転し、信号レベル反転後の信号Ｑ１を第１の位相比較信号Ｄｎｕとして、ループフィルタ３に出力する処理を実施する。
第２の位相比較信号生成回路であるインバータ１５ｂはフリップフロップ１３ｂの出力信号Ｑ２の信号レベルを反転し、信号レベル反転後の信号Ｑ２を第２の位相比較信号Ｄｎｄとして、ループフィルタ３に出力する処理を実施する。
【００２３】
次に動作について説明する。
最初に、位相同期が確立されている場合の動作について説明する。
位相比較器２は、基準発振器１が基準信号Ｄｒを発振し、可変分周器５が高周波信号Ｄｏを分周数Ｎで分周して、その分周信号である同期信号Ｄｖを出力すると、その基準信号Ｄｒと同期信号Ｄｖを比較する。
【００２４】
位相比較器２は、基準信号Ｄｒと同期信号Ｄｖを比較して、その基準信号Ｄｒの位相が同期信号Ｄｖの位相より進んでいれば、その基準信号Ｄｒと同期信号Ｄｖの位相差を示す第１の位相比較信号Ｄｎｕを出力するとともに、信号レベルがＬレベルで一定の第２の位相比較信号Ｄｎｄを出力する。
一方、その基準信号Ｄｒの位相が同期信号Ｄｖの位相より遅れていれば、信号レベルがＬレベルで一定の第１の位相比較信号Ｄｎｕを出力するとともに、その基準信号Ｄｒと同期信号Ｄｖの位相差を示す第２の位相比較信号Ｄｎｄを出力する。
【００２５】
以下、位相比較器２の処理内容を具体的に説明する。
位相比較器２のスイッチ１１ａは、位相同期が確立している状態では、外部から第１の周波数切換制御信号が与えられないので、基準発振器１から発振される基準信号Ｄｒを選択して、その基準信号Ｄｒをフリップフロップ１３ａに与える。
また、スイッチ１１ｂは、位相同期が確立している状態では、外部から第２の周波数切換制御信号が与えられないので、可変分周器５から出力される同期信号Ｄｖを選択して、その同期信号Ｄｖをフリップフロップ１３ｂに与える。
【００２６】
フリップフロップ１３ａは、スイッチ１１ａから与えられる基準信号Ｄｒの立ち上がりエッジを検出すると、ＡＮＤ回路１４からリセット信号Ｒ（Ｈレベルの信号）を受けるまでの間、Ｈレベルの信号Ｑ１を連続的に出力する。
なお、ＡＮＤ回路１４からリセット信号Ｒを受けると、フリップフロップ１３ａが保持しているＨレベルの信号レベルがリセットされるので、以降、フリップフロップ１３ａからＬレベルの信号Ｑ１が出力される。
【００２７】
フリップフロップ１３ｂは、スイッチ１１ｂから与えられる同期信号Ｄｖの立ち上がりエッジを検出すると、ＡＮＤ回路１４からリセット信号Ｒ（Ｈレベルの信号）を受けるまでの間、Ｈレベルの信号Ｑ２を連続的に出力する。
なお、ＡＮＤ回路１４からリセット信号Ｒを受けると、フリップフロップ１３ｂが保持しているＨレベルの信号レベルがリセットされるので、以降、フリップフロップ１３ｂからＬレベルの信号Ｑ２が出力される。
【００２８】
ＡＮＤ回路１４は、フリップフロップ１３ａの出力信号Ｑ１の信号レベルがＨレベルとなり、かつ、フリップフロップ１３ｂの出力信号Ｑ２の信号レベルがＨレベルとなると、リセット信号Ｒ（Ｈレベルの信号）をフリップフロップ１３ａ，１３ｂに出力する。
したがって、基準信号Ｄｒの位相が同期信号Ｄｖの位相より進んでいれば、Ｈレベルの幅（パルス幅）が基準信号Ｄｒと同期信号Ｄｖの位相差に相当する信号Ｑ１がフリップフロップ１３ａから出力され、信号レベルがＬレベルで一定の信号Ｑ２がフリップフロップ１３ｂから出力される。
一方、基準信号Ｄｒの位相が同期信号Ｄｖの位相より遅れていれば、Ｈレベルの幅（パルス幅）が基準信号Ｄｒと同期信号Ｄｖの位相差に相当する信号Ｑ２がフリップフロップ１３ｂから出力され、信号レベルがＬレベルで一定の信号Ｑ１がフリップフロップ１３ａから出力される。
【００２９】
インバータ１５ａは、フリップフロップ１３ａの出力信号Ｑ１の信号レベルを反転し、信号レベル反転後の信号Ｑ１を第１の位相比較信号Ｄｎｕとして、ループフィルタ３に出力する。
インバータ１５ｂは、フリップフロップ１３ｂの出力信号Ｑ２の信号レベルを反転し、信号レベル反転後の信号Ｑ２を第２の位相比較信号Ｄｎｄとして、ループフィルタ３に出力する。
【００３０】
ループフィルタ３は、位相比較器２から第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄを受けると、第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄの差分を示す制御信号Ｄｔ（＝Ｄｎｄ−Ｄｎｕ）を生成して、その制御信号Ｄｔを平滑化し、平滑化後の制御信号ＤｔをＶＣＯ４に出力する。
ＶＣＯ４は、ループフィルタ３から制御信号Ｄｔを受けると、その制御信号Ｄｔによって高周波信号Ｄｏの発振周波数が制御され、その高周波信号Ｄｏを発振する。
可変分周器５は、ＶＣＯ４が高周波信号Ｄｏを発振すると、分周数制御信号が示す分周数Ｎで高周波信号Ｄｏを分周して、その分周信号である同期信号Ｄｖを位相比較器２に出力する。
【００３１】
次に、位相同期が確立している状態から、ＶＣＯ４により発振される高周波信号Ｄｏの周波数を低い周波数から高い周波数に切り換える場合の動作について説明する。
図３（ａ）は高周波信号Ｄｏの周波数を低い周波数から高い周波数に切り換える場合のフリップフロップ１３ａ，１３ｂの入出力信号の波形等を示す説明図である。
【００３２】
ＶＣＯ４により発振される高周波信号Ｄｏの周波数を低い周波数から高い周波数に切り換える場合、外部から第２の周波数切換制御信号が位相比較器２のスイッチ１１ｂに与えられる。
位相比較器２は、外部から第２の周波数切換制御信号が与えられると、第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄの差分を一定に保持する。
【００３３】
以下、位相比較器２の処理内容を具体的に説明する。
位相比較器２のスイッチ１１ｂは、外部から第２の周波数切換制御信号が与えられると、終端回路１２ｂの出力信号を選択して、その出力信号をフリップフロップ１３ｂに与える。
このとき、フリップフロップ１３ｂの入力信号Ｓ２は、終端回路１２ｂの出力信号であり、信号レベルがＬレベルであるため、図３（ａ）に示すように、フリップフロップ１３ｂの出力信号Ｑ２の信号レベルがＬレベルで一定になる。
【００３４】
位相比較器２のスイッチ１１ａは、高周波信号Ｄｏの周波数を低い周波数から高い周波数に切り換える場合には、外部から第１の周波数切換制御信号が与えられないので、位相同期が確立している状態と同様に、基準発振器１から発振される基準信号Ｄｒを選択して、その基準信号Ｄｒをフリップフロップ１３ａに与える。
フリップフロップ１３ａは、スイッチ１１ａから与えられる基準信号Ｄｒの立ち上がりエッジを検出すると、図３（ａ）に示すように、ＡＮＤ回路１４からリセット信号Ｒを受けるまでの間、Ｈレベルの信号Ｑ１を連続的に出力する。
高周波信号Ｄｏの周波数が高い周波数に収束するまでの間は、ＡＮＤ回路１４からリセット信号Ｒを受けることがないので、一定の時間、フリップフロップ１３ａの出力信号Ｑ１の信号レベルがＨレベルで一定になる。
【００３５】
インバータ１５ａは、フリップフロップ１３ａの出力信号Ｑ１の信号レベルを反転し、信号レベル反転後の信号Ｑ１を第１の位相比較信号Ｄｎｕとして、ループフィルタ３に出力する。
即ち、インバータ１５ａは、フリップフロップ１３ａから出力されたＨレベルの信号Ｑ１を反転するので、信号レベルがＬレベルの信号Ｑ１を第１の位相比較信号Ｄｎｕとして、ループフィルタ３に出力する。
インバータ１５ｂは、フリップフロップ１３ｂの出力信号Ｑ２の信号レベルを反転し、信号レベル反転後の信号Ｑ２を第２の位相比較信号Ｄｎｄとして、ループフィルタ３に出力する。
即ち、インバータ１５ｂは、フリップフロップ１３ｂから出力されたＬレベルの信号Ｑ２を反転するので、信号レベルがＨレベルの信号Ｑ２を第２の位相比較信号Ｄｎｄとして、ループフィルタ３に出力する。
【００３６】
ループフィルタ３は、位相比較器２から第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄを受けると、第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄの差分を示す制御信号Ｄｔ（＝Ｄｎｄ−Ｄｎｕ）を生成して、その制御信号Ｄｔを平滑化し、平滑化後の制御信号ＤｔをＶＣＯ４に出力する。
このとき、第２の位相比較信号Ｄｎｄの信号レベルがＨレベルであり、第１の位相比較信号Ｄｎｕの信号レベルがＬレベルであるため、基準信号Ｄｒと同期信号Ｄｖの位相差にかかわらず、制御信号Ｄｔ（＝Ｄｎｄ−Ｄｎｕ）は正の値となる。
即ち、基準信号Ｄｒと同期信号Ｄｖの位相差にかかわらず、高周波信号Ｄｏの周波数を高める制御信号Ｄｔが生成される。
したがって、サイクルスリップの発生を招くことなく、高周波信号Ｄｏの周波数を高い周波数に収束することができる。
【００３７】
ＶＣＯ４は、ループフィルタ３から制御信号Ｄｔを受けると、その制御信号Ｄｔによって高周波信号Ｄｏの発振周波数が制御され、その高周波信号Ｄｏを発振する。即ち、ＶＣＯ４は、前回より周波数が高い高周波信号Ｄｏを発振する。
可変分周器５は、ＶＣＯ４が高周波信号Ｄｏを発振すると、分周数制御信号が示す分周数Ｎで高周波信号Ｄｏを分周して、その分周信号である同期信号Ｄｖを位相比較器２に出力する。
【００３８】
一定時間が経過して、高周波信号Ｄｏの周波数が高い周波数に収束すると、外部から第２の周波数切換制御信号が位相比較器２のスイッチ１１ｂに与えられなくなる。
これにより、位相比較器２のスイッチ１１ｂは、信号の選択対象を可変分周器５から出力される同期信号Ｄｖに戻して、その同期信号Ｄｖをフリップフロップ１３ｂに与える。
以降、先に説明している位相同期が確立されている場合の動作が行われる。
【００３９】
次に、位相同期が確立している状態から、ＶＣＯ４により発振される高周波信号Ｄｏの周波数を高い周波数から低い周波数に切り換える場合の動作について説明する。
図３（ｂ）は高周波信号Ｄｏの周波数を高い周波数から低い周波数に切り換える場合のフリップフロップ１３ａ，１３ｂの入出力信号の波形等を示す説明図である。
【００４０】
ＶＣＯ４により発振される高周波信号Ｄｏの周波数を高い周波数から低い周波数に切り換える場合、外部から第１の周波数切換制御信号が位相比較器２のスイッチ１１ａに与えられる。
位相比較器２は、外部から第１の周波数切換制御信号が与えられると、第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄの差分を一定に保持する。
【００４１】
以下、位相比較器２の処理内容を具体的に説明する。
位相比較器２のスイッチ１１ａは、外部から第１の周波数切換制御信号が与えられると、終端回路１２ａの出力信号を選択して、その出力信号をフリップフロップ１３ａに与える。
このとき、フリップフロップ１３ａの入力信号Ｓ１は、終端回路１２ａの出力信号であり、信号レベルがＬレベルであるため、図３（ｂ）に示すように、フリップフロップ１３ａの出力信号Ｑ１の信号レベルがＬレベルで一定になる。
【００４２】
位相比較器２のスイッチ１１ｂは、高周波信号Ｄｏの周波数を高い周波数から低い周波数に切り換える場合には、外部から第２の周波数切換制御信号が与えられないので、位相同期が確立している状態と同様に、可変分周器５から出力される同期信号Ｄｖを選択して、その同期信号Ｄｖをフリップフロップ１３ｂに与える。
フリップフロップ１３ｂは、スイッチ１１ｂから与えられる同期信号Ｄｖの立ち上がりエッジを検出すると、図３（ｂ）に示すように、ＡＮＤ回路１４からリセット信号Ｒを受けるまでの間、Ｈレベルの信号Ｑ２を連続的に出力する。
高周波信号Ｄｏの周波数が低い周波数に収束するまでの間は、ＡＮＤ回路１４からリセット信号Ｒを受けることがないので、一定の時間、フリップフロップ１３ｂの出力信号Ｑ２の信号レベルがＨレベルで一定になる。
【００４３】
インバータ１５ａは、フリップフロップ１３ａの出力信号Ｑ１の信号レベルを反転し、信号レベル反転後の信号Ｑ１を第１の位相比較信号Ｄｎｕとして、ループフィルタ３に出力する。
即ち、インバータ１５ａは、フリップフロップ１３ａから出力されたＬレベルの信号Ｑ１を反転するので、信号レベルがＨレベルの信号Ｑ１を第１の位相比較信号Ｄｎｕとして、ループフィルタ３に出力する。
インバータ１５ｂは、フリップフロップ１３ｂの出力信号Ｑ２の信号レベルを反転し、信号レベル反転後の信号Ｑ２を第２の位相比較信号Ｄｎｄとして、ループフィルタ３に出力する。
即ち、インバータ１５ｂは、フリップフロップ１３ｂから出力されたＨレベルの信号Ｑ２を反転するので、信号レベルがＬレベルの信号Ｑ２を第２の位相比較信号Ｄｎｄとして、ループフィルタ３に出力する。
【００４４】
ループフィルタ３は、位相比較器２から第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄを受けると、第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄの差分を示す制御信号Ｄｔ（＝Ｄｎｄ−Ｄｎｕ）を生成して、その制御信号Ｄｔを平滑化し、平滑化後の制御信号ＤｔをＶＣＯ４に出力する。
このとき、第２の位相比較信号Ｄｎｄの信号レベルがＬレベルであり、第１の位相比較信号Ｄｎｕの信号レベルがＨレベルであるため、基準信号Ｄｒと同期信号Ｄｖの位相差にかかわらず、制御信号Ｄｔ（＝Ｄｎｄ−Ｄｎｕ）は負の値となる。
即ち、基準信号Ｄｒと同期信号Ｄｖの位相差にかかわらず、高周波信号Ｄｏの周波数を下げる制御信号Ｄｔが生成される。
したがって、サイクルスリップの発生を招くことなく、高周波信号Ｄｏの周波数を低い周波数に収束することができる。
【００４５】
ＶＣＯ４は、ループフィルタ３から制御信号Ｄｔを受けると、その制御信号Ｄｔによって高周波信号Ｄｏの発振周波数が制御され、その高周波信号Ｄｏを発振する。即ち、ＶＣＯ４は、前回より周波数が低い高周波信号Ｄｏを発振する。
可変分周器５は、ＶＣＯ４が高周波信号Ｄｏを発振すると、分周数制御信号が示す分周数Ｎで高周波信号Ｄｏを分周して、その分周信号である同期信号Ｄｖを位相比較器２に出力する。
【００４６】
一定時間が経過して、高周波信号Ｄｏの周波数が低い周波数に収束すると、外部から第１の周波数切換制御信号が位相比較器２のスイッチ１１ａに与えられなくなる。
これにより、位相比較器２のスイッチ１１ａは、信号の選択対象を基準発振器１から発振される基準信号Ｄｒに戻して、その基準信号Ｄｒをフリップフロップ１３ａに与える。
以降、先に説明している位相同期が確立されている場合の動作が行われる。
【００４７】
以上で明らかなように、この実施の形態１によれば、ＶＣＯ４により発振される高周波信号Ｄｏの周波数が切り換えられる場合、位相比較器２が第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄの差分を一定に保持するように構成したので、サイクルスリップの発生を防止して、短時間で周波数の切り換えを行うことができる効果を奏する。
【００４８】
なお、この実施の形態１では、位相比較器２のフリップフロップ１３ａ，１３ｂがＡＮＤ回路１４からＨレベルの信号であるリセット信号Ｒを受けると、保持しているＨレベルの信号レベルがリセットされて、Ｌレベルの信号Ｑ１，Ｑ２を出力するものについて示したが、図４に示すように、位相比較器２がＬレベルの信号でリセットされるフリップフロップ１６ａ，１６ｂを実装するようにしてもよい。
この場合には、ＡＮＤ回路１４の代わりに、フリップフロップ１６ａの出力信号Ｑ１の信号レベルがＨレベルとなり、かつ、フリップフロップ１６ｂの出力信号Ｑ２の信号レベルがＨレベルとなると、リセット信号Ｒ（Ｌレベルの信号）をフリップフロップ１６ａ，１６ｂに出力するＮＡＮＤ回路（否定論理積回路）１７を実装するようにする。
【００４９】
この実施の形態１では、位相比較器２のインバータ１５ａ，１５ｂがフリップフロップ１３ａ，１３ｂの出力信号Ｑ１，Ｑ２の信号レベルを反転し、信号レベル反転後の信号Ｑ１，Ｑ２を位相比較信号Ｄｎｕ，Ｄｎｄとして、ループフィルタ３に出力するものについて示したが、図５に示すように、インバータ１５ａの代わりに、第１の位相比較信号生成回路としてバッファ１８ａを実装し、インバータ１５ｂの代わりに、第２の位相比較信号生成回路としてバッファ１８ｂを実装するようにしてもよい。
ただし、バッファ１８ａ，１８ｂを実装する場合、位相比較器２から出力される位相比較信号Ｄｎｕ，Ｄｎｄの信号レベルが図２の場合と逆になってしまうので、バッファ１８ａから出力される信号を第２の位相比較信号Ｄｎｄとし、バッファ１８ｂから出力される信号を第１の位相比較信号Ｄｎｕとする。
なお、バッファ１８ａから出力される信号を第１の位相比較信号Ｄｎｕとし、バッファ１８ｂから出力される信号を第２の位相比較信号Ｄｎｄとする場合には、ループフィルタ３において、符号を反転するようにすればよい。
【００５０】
また、この実施の形態１では、位相比較器２が位相比較信号Ｄｎｕ，Ｄｎｄをループフィルタ３に出力するものについて示したが、図６に示すように、位相比較器２から出力される位相比較信号Ｄｎｕ，Ｄｎｄを電圧信号から電流信号に変換し、その電流信号をループフィルタ３に出力するチャージポンプ回路１９を設けるようにしてもよい。
チャージポンプ回路１９を用いる場合でも、差電圧（Ｄｎｄ−Ｄｎｕ）が０Ｖになると、チャージポンプ回路１９の出力電流が０Ａとなるため、サイクルスリップが生じる問題があるが、この実施の形態１では、チャージポンプ回路１９の前段に位相比較器２が実装されているので、サイクルスリップの発生を招くことなく、周波数の切り換えを実現することができる。
なお、チャージポンプ回路１９の詳細については、以下の非特許文献２に開示されている。
・非特許文献２
小沢利行、“ＰＬＬ周波数シンセサイザ・回路設計法”、ｐｐ．１２９〜１３１、綜合電子出版社、１９９４．
【００５１】
この実施の形態１では、外部から入力される第１及び第２の周波数切換制御信号のタイミングについては特に言及していないが、基準信号Ｄｒ又は同期信号Ｄｖに同期していてもよいし、非同期であってもよく、同様の効果を奏することができる。
【００５２】
この実施の形態１では、可変分周器５に与えられる分周数制御信号については、値が固定である整数分周方式（インテジャーＮ方式）でもよいし、時間的に変動する分数分周方式（フラクショナルＮ方式）でもよく、同様の効果を奏することができる。
分数分周方式（フラクショナルＮ方式）を用いる場合には、可変分周器５に与えられる分周数制御信号が基準信号Ｄｒ又は同期信号Ｄｖに同期して変化するようにしてもよい。
【００５３】
実施の形態２．
図７はこの発明の実施の形態２による位相同期ループ形周波数シンセサイザの位相比較器２を示す構成図である。
図において、第１のフリップフロップであるフリップフロップ２１ａは基準発振器１から発振された基準信号Ｄｒを入力して、その基準信号ＤｒのＨレベルの信号レベルを保持する。
即ち、フリップフロップ２１ａは基準発振器１から発振された基準信号Ｄｒの立ち上がりエッジを検出すると、ＡＮＤ回路２４からリセット信号Ｒ（Ｈレベルの信号）を受けるまでの間、Ｈレベルの信号Ｑ１を連続的に出力し、ＡＮＤ回路２４からリセット信号Ｒを受けると、保持しているＨレベルの信号レベルがリセットされて、Ｌレベルの信号Ｑ１を出力する。
【００５４】
第２のフリップフロップであるフリップフロップ２１ｂは可変分周器５から出力された同期信号Ｄｖを入力して、その同期信号ＤｖのＨレベルの信号レベルを保持する。
即ち、フリップフロップ２１ｂは可変分周器５から出力された同期信号Ｄｖの立ち上がりエッジを検出すると、ＡＮＤ回路２４からリセット信号Ｒ（Ｈレベルの信号）を受けるまでの間、Ｈレベルの信号Ｑ２を連続的に出力し、ＡＮＤ回路２４からリセット信号Ｒを受けると、保持しているＨレベルの信号レベルがリセットされて、Ｌレベルの信号Ｑ２を出力する。
【００５５】
ＤＣ電源回路２２ａ，２２ｂは信号レベルがＬレベルの電圧信号ＶＬを出力する回路である。
スイッチ２３ａは位相同期が確立している状態ではフリップフロップ２１ａの出力信号Ｑ１を選択して、その出力信号Ｑ１をＡＮＤ回路２４及びインバータ２５ａに与えるが、ＶＣＯ４により発振される高周波信号Ｄｏの周波数を高い周波数から低い周波数に切り換える旨を指示する第１の周波数切換制御信号を受けると、ＤＣ電源回路２２ａから出力されるＬレベルの電圧信号ＶＬを選択して、その電圧信号ＶＬを信号Ｑ１としてＡＮＤ回路２４及びインバータ２５ａに与える処理を実施する。なお、スイッチ２３ａは第１の信号選択手段を構成している。
【００５６】
スイッチ２３ｂは位相同期が確立している状態ではフリップフロップ２１ｂの出力信号Ｑ２を選択して、その出力信号Ｑ２をＡＮＤ回路２４及びインバータ２５ｂに与えるが、ＶＣＯ４により発振される高周波信号Ｄｏの周波数を低い周波数から高い周波数に切り換える旨を指示する第２の周波数切換制御信号を受けると、ＤＣ電源回路２２ｂから出力されるＬレベルの電圧信号ＶＬを選択して、その電圧信号ＶＬを信号Ｑ２としてＡＮＤ回路２４及びインバータ２５ｂに与える処理を実施する。なお、スイッチ２３ｂは第２の信号選択手段を構成している。
【００５７】
論理演算回路であるＡＮＤ回路（論理積回路）２４はスイッチ２３ａから出力された信号Ｑ１の信号レベルがＨレベルとなり、かつ、スイッチ２３ｂから出力された信号Ｑ２の信号レベルがＨレベルとなると、リセット信号Ｒ（Ｈレベルの信号）をフリップフロップ２１ａ，２１ｂに出力する処理を実施する。
第１の位相比較信号生成回路であるインバータ２５ａはスイッチ２３ａから出力された信号Ｑ１の信号レベルを反転し、信号レベル反転後の信号Ｑ１を第１の位相比較信号Ｄｎｕとして、ループフィルタ３に出力する処理を実施する。
第２の位相比較信号生成回路であるインバータ２５ｂはスイッチ２３ｂから出力された信号Ｑ２の信号レベルを反転し、信号レベル反転後の信号Ｑ２を第２の位相比較信号Ｄｎｄとして、ループフィルタ３に出力する処理を実施する。
【００５８】
次に動作について説明する。
位相同期ループ形周波数シンセサイザの全体的な動作は上記実施の形態１と同様であり、位相比較器２の内部の動作のみが上記実施の形態１と相違している。
最初に、位相同期が確立されている場合の動作について説明する。
位相比較器２は、基準発振器１が基準信号Ｄｒを発振し、可変分周器５が高周波信号Ｄｏを分周数Ｎで分周して、その分周信号である同期信号Ｄｖを出力すると、上記実施の形態１と同様に、その基準信号Ｄｒと同期信号Ｄｖを比較する。
【００５９】
位相比較器２は、基準信号Ｄｒと同期信号Ｄｖを比較して、その基準信号Ｄｒの位相が同期信号Ｄｖの位相より進んでいれば、上記実施の形態１と同様に、その基準信号Ｄｒと同期信号Ｄｖの位相差を示す第１の位相比較信号Ｄｎｕを出力するとともに、信号レベルがＬレベルで一定の第２の位相比較信号Ｄｎｄを出力する。
一方、その基準信号Ｄｒの位相が同期信号Ｄｖの位相より遅れていれば、上記実施の形態１と同様に、信号レベルがＬレベルで一定の第１の位相比較信号Ｄｎｕを出力するとともに、その基準信号Ｄｒと同期信号Ｄｖの位相差を示す第２の位相比較信号Ｄｎｄを出力する。
【００６０】
以下、位相比較器２の処理内容を具体的に説明する。
フリップフロップ２１ａは、基準発振器１から発振される基準信号Ｄｒの立ち上がりエッジを検出すると、ＡＮＤ回路２４からリセット信号Ｒ（Ｈレベルの信号）を受けるまでの間、Ｈレベルの信号Ｑ１を連続的に出力する。
なお、ＡＮＤ回路２４からリセット信号Ｒを受けると、フリップフロップ２１ａが保持しているＨレベルの信号レベルがリセットされるので、以降、フリップフロップ２１ａからＬレベルの信号Ｑ１が出力される。
【００６１】
フリップフロップ２１ｂは、可変分周器５から出力される同期信号Ｄｖの立ち上がりエッジを検出すると、ＡＮＤ回路２４からリセット信号Ｒ（Ｈレベルの信号）を受けるまでの間、Ｈレベルの信号Ｑ２を連続的に出力する。
なお、ＡＮＤ回路２４からリセット信号Ｒを受けると、フリップフロップ２１ｂが保持しているＨレベルの信号レベルがリセットされるので、以降、フリップフロップ２１ｂからＬレベルの信号Ｑ２が出力される。
【００６２】
スイッチ２３ａは、位相同期が確立している状態では、外部から第１の周波数切換制御信号が与えられないので、フリップフロップ２１ａの出力信号Ｑ１を選択して、その出力信号Ｑ１をＡＮＤ回路２４及びインバータ２５ａに与える。
また、スイッチ２３ｂは、位相同期が確立している状態では、外部から第２の周波数切換制御信号が与えられないので、フリップフロップ２１ｂの出力信号Ｑ２を選択して、その出力信号Ｑ２をＡＮＤ回路２４及びインバータ２５ｂに与える。
【００６３】
ＡＮＤ回路２４は、スイッチ２３ａから出力された信号Ｑ１の信号レベルがＨレベルとなり、かつ、スイッチ２３ｂから出力された信号Ｑ２の信号レベルがＨレベルとなると、リセット信号Ｒ（Ｈレベルの信号）をフリップフロップ２１ａ，２１ｂに出力する。
したがって、基準信号Ｄｒの位相が同期信号Ｄｖの位相より進んでいれば、Ｈレベルの幅（パルス幅）が基準信号Ｄｒと同期信号Ｄｖの位相差に相当する信号Ｑ１がフリップフロップ２１ａから出力され、信号レベルがＬレベルで一定の信号Ｑ２がフリップフロップ２１ｂから出力される。
一方、基準信号Ｄｒの位相が同期信号Ｄｖの位相より遅れていれば、Ｈレベルの幅（パルス幅）が基準信号Ｄｒと同期信号Ｄｖの位相差に相当する信号Ｑ２がフリップフロップ２１ｂから出力され、信号レベルがＬレベルで一定の信号Ｑ１がフリップフロップ２１ａから出力される。
【００６４】
インバータ２５ａは、スイッチ２３ａから出力された信号Ｑ１の信号レベルを反転し、信号レベル反転後の信号Ｑ１を第１の位相比較信号Ｄｎｕとして、ループフィルタ３に出力する。
インバータ２５ｂは、スイッチ２３ｂから出力された信号Ｑ２の信号レベルを反転し、信号レベル反転後の信号Ｑ２を第２の位相比較信号Ｄｎｄとして、ループフィルタ３に出力する。
【００６５】
ループフィルタ３は、位相比較器２から第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄを受けると、上記実施の形態１と同様に、第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄの差分を示す制御信号Ｄｔ（＝Ｄｎｄ−Ｄｎｕ）を生成して、その制御信号Ｄｔを平滑化し、平滑化後の制御信号ＤｔをＶＣＯ４に出力する。
ＶＣＯ４は、ループフィルタ３から制御信号Ｄｔを受けると、上記実施の形態１と同様に、その制御信号Ｄｔによって高周波信号Ｄｏの発振周波数が制御され、その高周波信号Ｄｏを発振する。
可変分周器５は、ＶＣＯ４が高周波信号Ｄｏを発振すると、上記実施の形態１と同様に、分周数制御信号が示す分周数Ｎで高周波信号Ｄｏを分周して、その分周信号である同期信号Ｄｖを位相比較器２に出力する。
【００６６】
次に、位相同期が確立している状態から、ＶＣＯ４により発振される高周波信号Ｄｏの周波数を低い周波数から高い周波数に切り換える場合の動作について説明する。
ＶＣＯ４により発振される高周波信号Ｄｏの周波数を低い周波数から高い周波数に切り換える場合、外部から第２の周波数切換制御信号が位相比較器２のスイッチ２３ｂに与えられる。
位相比較器２は、外部から第２の周波数切換制御信号が与えられると、第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄの差分を一定に保持する。
【００６７】
以下、位相比較器２の処理内容を具体的に説明する。
位相比較器２のスイッチ２３ｂは、外部から第２の周波数切換制御信号が与えられると、ＤＣ電源回路２２ｂから出力されるＬレベルの電圧信号ＶＬを選択して、その電圧信号ＶＬを信号Ｑ２としてＡＮＤ回路２４及びインバータ２５ｂに与える。
このとき、スイッチ２３ｂからＡＮＤ回路２４及びインバータ２５ｂに与えられる信号Ｑ２は、ＤＣ電源回路２２ｂから出力されるＬレベルの電圧信号ＶＬであるため、信号レベルがＬレベルで一定になる。
【００６８】
フリップフロップ２１ａは、基準発振器１から発振される基準信号Ｄｒの立ち上がりエッジを検出すると、ＡＮＤ回路２４からリセット信号Ｒ（Ｈレベルの信号）を受けるまでの間、Ｈレベルの信号Ｑ１を連続的に出力する。
高周波信号Ｄｏの周波数が高い周波数に収束するまでの間は、ＡＮＤ回路２４からリセット信号Ｒを受けることがないので、一定の時間、フリップフロップ２１ａの出力信号Ｑ１の信号レベルがＨレベルで一定になる。
【００６９】
スイッチ２３ａは、高周波信号Ｄｏの周波数を低い周波数から高い周波数に切り換える場合には、外部から第１の周波数切換制御信号が与えられないので、位相同期が確立している状態と同様に、フリップフロップ２１ａの出力信号Ｑ１を選択して、その出力信号Ｑ１をＡＮＤ回路２４及びインバータ２５ａに与える。
【００７０】
インバータ２５ａは、スイッチ２３ａから出力された信号Ｑ１の信号レベルを反転し、信号レベル反転後の信号Ｑ１を第１の位相比較信号Ｄｎｕとして、ループフィルタ３に出力する。
即ち、インバータ２５ａは、スイッチ２３ａから出力されたＨレベルの信号Ｑ１を反転するので、信号レベルがＬレベルの信号Ｑ１を第１の位相比較信号Ｄｎｕとして、ループフィルタ３に出力する。
インバータ２５ｂは、スイッチ２３ｂから出力された信号Ｑ２の信号レベルを反転し、信号レベル反転後の信号Ｑ２を第２の位相比較信号Ｄｎｄとして、ループフィルタ３に出力する。
即ち、インバータ２５ｂは、スイッチ２３ｂから出力されたＬレベルの信号Ｑ２を反転するので、信号レベルがＨレベルの信号Ｑ２を第２の位相比較信号Ｄｎｄとして、ループフィルタ３に出力する。
【００７１】
ループフィルタ３は、位相比較器２から第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄを受けると、上記実施の形態１と同様に、第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄの差分を示す制御信号Ｄｔ（＝Ｄｎｄ−Ｄｎｕ）を生成して、その制御信号Ｄｔを平滑化し、平滑化後の制御信号ＤｔをＶＣＯ４に出力する。
このとき、第２の位相比較信号Ｄｎｄの信号レベルがＨレベルであり、第１の位相比較信号Ｄｎｕの信号レベルがＬレベルであるため、基準信号Ｄｒと同期信号Ｄｖの位相差にかかわらず、制御信号Ｄｔ（＝Ｄｎｄ−Ｄｎｕ）は正の値となる。
即ち、基準信号Ｄｒと同期信号Ｄｖの位相差にかかわらず、高周波信号Ｄｏの周波数を高める制御信号Ｄｔが生成される。
したがって、サイクルスリップの発生を招くことなく、高周波信号Ｄｏの周波数を高い周波数に収束することができる。
【００７２】
ＶＣＯ４は、ループフィルタ３から制御信号Ｄｔを受けると、上記実施の形態１と同様に、その制御信号Ｄｔによって高周波信号Ｄｏの発振周波数が制御され、その高周波信号Ｄｏを発振する。即ち、ＶＣＯ４は、前回より周波数が高い高周波信号Ｄｏを発振する。
可変分周器５は、ＶＣＯ４が高周波信号Ｄｏを発振すると、上記実施の形態１と同様に、分周数制御信号が示す分周数Ｎで高周波信号Ｄｏを分周して、その分周信号である同期信号Ｄｖを位相比較器２に出力する。
【００７３】
一定時間が経過して、高周波信号Ｄｏの周波数が高い周波数に収束すると、外部から第２の周波数切換制御信号が位相比較器２のスイッチ２３ｂに与えられなくなる。
これにより、位相比較器２のスイッチ２３ｂは、信号の選択対象をフリップフロップ２１ｂの出力信号Ｑ２に戻して、その出力信号Ｑ２をＡＮＤ回路２４及びインバータ２５ｂに与える。
以降、先に説明している位相同期が確立されている場合の動作が行われる。
【００７４】
次に、位相同期が確立している状態から、ＶＣＯ４により発振される高周波信号Ｄｏの周波数を高い周波数から低い周波数に切り換える場合の動作について説明する。
ＶＣＯ４により発振される高周波信号Ｄｏの周波数を高い周波数から低い周波数に切り換える場合、外部から第１の周波数切換制御信号が位相比較器２のスイッチ２３ａに与えられる。
位相比較器２は、外部から第１の周波数切換制御信号が与えられると、第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄの差分を一定に保持する。
【００７５】
以下、位相比較器２の処理内容を具体的に説明する。
位相比較器２のスイッチ２３ａは、外部から第１の周波数切換制御信号が与えられると、ＤＣ電源回路２２ａから出力されるＬレベルの電圧信号ＶＬを選択して、その電圧信号ＶＬを信号Ｑ１としてＡＮＤ回路２４及びインバータ２５ａに与える。
このとき、スイッチ２３ａからＡＮＤ回路２４及びインバータ２５ａに与えられる信号Ｑ１は、ＤＣ電源回路２２ａから出力されるＬレベルの電圧信号ＶＬであるため、信号レベルがＬレベルで一定になる。
【００７６】
フリップフロップ２１ｂは、可変分周器５から出力される同期信号Ｄｖの立ち上がりエッジを検出すると、ＡＮＤ回路２４からリセット信号Ｒ（Ｈレベルの信号）を受けるまでの間、Ｈレベルの信号Ｑ２を連続的に出力する。
高周波信号Ｄｏの周波数が低い周波数に収束するまでの間は、ＡＮＤ回路２４からリセット信号Ｒを受けることがないので、一定の時間、フリップフロップ２１ｂの出力信号Ｑ２の信号レベルがＨレベルで一定になる。
【００７７】
スイッチ２３ｂは、高周波信号Ｄｏの周波数を高い周波数から低い周波数に切り換える場合には、外部から第２の周波数切換制御信号が与えられないので、位相同期が確立している状態と同様に、フリップフロップ２１ｂの出力信号Ｑ２を選択して、その出力信号Ｑ２をＡＮＤ回路２４及びインバータ２５ｂに与える。
【００７８】
インバータ２５ａは、スイッチ２３ａから出力された信号Ｑ１の信号レベルを反転し、信号レベル反転後の信号Ｑ１を第１の位相比較信号Ｄｎｕとして、ループフィルタ３に出力する。
即ち、インバータ２５ａは、スイッチ２３ａから出力されたＬレベルの信号Ｑ１を反転するので、信号レベルがＨレベルの信号Ｑ１を第１の位相比較信号Ｄｎｕとして、ループフィルタ３に出力する。
インバータ２５ｂは、スイッチ２３ｂから出力された信号Ｑ２の信号レベルを反転し、信号レベル反転後の信号Ｑ２を第２の位相比較信号Ｄｎｄとして、ループフィルタ３に出力する。
即ち、インバータ２５ｂは、スイッチ２３ｂから出力されたＨレベルの信号Ｑ２を反転するので、信号レベルがＬレベルの信号Ｑ２を第２の位相比較信号Ｄｎｄとして、ループフィルタ３に出力する。
【００７９】
ループフィルタ３は、位相比較器２から第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄを受けると、上記実施の形態１と同様に、第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄの差分を示す制御信号Ｄｔ（＝Ｄｎｄ−Ｄｎｕ）を生成して、その制御信号Ｄｔを平滑化し、平滑化後の制御信号ＤｔをＶＣＯ４に出力する。
このとき、第２の位相比較信号Ｄｎｄの信号レベルがＬレベルであり、第１の位相比較信号Ｄｎｕの信号レベルがＨレベルであるため、基準信号Ｄｒと同期信号Ｄｖの位相差にかかわらず、制御信号Ｄｔ（＝Ｄｎｄ−Ｄｎｕ）は負の値となる。
即ち、基準信号Ｄｒと同期信号Ｄｖの位相差にかかわらず、高周波信号Ｄｏの周波数を下げる制御信号Ｄｔが生成される。
したがって、サイクルスリップの発生を招くことなく、高周波信号Ｄｏの周波数を低い周波数に収束することができる。
【００８０】
ＶＣＯ４は、ループフィルタ３から制御信号Ｄｔを受けると、上記実施の形態１と同様に、その制御信号Ｄｔによって高周波信号Ｄｏの発振周波数が制御され、その高周波信号Ｄｏを発振する。即ち、ＶＣＯ４は、前回より周波数が低い高周波信号Ｄｏを発振する。
可変分周器５は、ＶＣＯ４が高周波信号Ｄｏを発振すると、上記実施の形態１と同様に、分周数制御信号が示す分周数Ｎで高周波信号Ｄｏを分周して、その分周信号である同期信号Ｄｖを位相比較器２に出力する。
【００８１】
一定時間が経過して、高周波信号Ｄｏの周波数が低い周波数に収束すると、外部から第１の周波数切換制御信号が位相比較器２のスイッチ２３ａに与えられなくなる。
これにより、位相比較器２のスイッチ２３ａは、信号の選択対象をフリップフロップ２１ａの出力信号Ｑ１に戻して、その出力信号Ｑ１をＡＮＤ回路２４及びインバータ２５ａに与える。
以降、先に説明している位相同期が確立されている場合の動作が行われる。
【００８２】
以上で明らかなように、この実施の形態２によれば、ＶＣＯ４により発振される高周波信号Ｄｏの周波数が切り換えられる場合、位相比較器２が第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄの差分を一定に保持するように構成したので、サイクルスリップの発生を防止して、短時間で周波数の切り換えを行うことができる効果を奏する。
【００８３】
なお、この実施の形態２では、位相比較器２のフリップフロップ２１ａ，２１ｂがＡＮＤ回路２４からＨレベルの信号であるリセット信号Ｒを受けると、保持しているＨレベルの信号レベルがリセットされて、Ｌレベルの信号Ｑ１，Ｑ２を出力するものについて示したが、フリップフロップ２１ａ，２１ｂの代わりに、Ｌレベルの信号でリセットされるフリップフロップを実装するようにしてもよい（図４を参照）。
この場合には、ＡＮＤ回路２４の代わりに、スイッチ２３ａから出力された信号Ｑ１の信号レベルがＨレベルとなり、かつ、スイッチ２３ｂから出力された信号Ｑ２の信号レベルがＨレベルとなると、リセット信号Ｒ（Ｌレベルの信号）を各フリップフロップに出力するＮＡＮＤ回路を実装するようにする。
【００８４】
この実施の形態２では、位相比較器２のインバータ２５ａ，２５ｂがスイッチ２３ａ，２３ｂから出力された信号Ｑ１，Ｑ２の信号レベルを反転し、信号レベル反転後の信号Ｑ１，Ｑ２を位相比較信号Ｄｎｕ，Ｄｎｄとして、ループフィルタ３に出力するものについて示したが、インバータ２５ａ，２５ｂの代わりにバッファを実装するようにしてもよい（図５を参照）。
ただし、インバータ２５ａ，２５ｂの代わりにバッファを実装する場合、位相比較器２から出力される位相比較信号Ｄｎｕ，Ｄｎｄの信号レベルが図７の場合と逆になってしまうので、インバータ２５ａの代わりのバッファから出力される信号を第２の位相比較信号Ｄｎｄとし、インバータ２５ｂの代わりのバッファから出力される信号を第１の位相比較信号Ｄｎｕとする。
なお、インバータ２５ａの代わりのバッファから出力される信号を第１の位相比較信号Ｄｎｕとし、インバータ２５ｂの代わりのバッファから出力される信号を第２の位相比較信号Ｄｎｄとする場合には、ループフィルタ３において、符号を反転するようにすればよい。
【００８５】
また、この実施の形態２では、位相比較器２が位相比較信号Ｄｎｕ，Ｄｎｄをループフィルタ３に出力するものについて示したが、位相比較器２から出力される位相比較信号Ｄｎｕ，Ｄｎｄを電圧信号から電流信号に変換し、その電流信号をループフィルタ３に出力するチャージポンプ回路を設けるようにしてもよい（図６を参照）。
【００８６】
この実施の形態２では、外部から入力される第１及び第２の周波数切換制御信号のタイミングについては特に言及していないが、基準信号Ｄｒ又は同期信号Ｄｖに同期していてもよいし、非同期であってもよく、同様の効果を奏することができる。
【００８７】
この実施の形態２では、可変分周器５に与えられる分周数制御信号については、値が固定である整数分周方式（インテジャーＮ方式）でもよいし、時間的に変動する分数分周方式（フラクショナルＮ方式）でもよく、同様の効果を奏することができる。
分数分周方式（フラクショナルＮ方式）を用いる場合には、可変分周器５に与えられる分周数制御信号が基準信号Ｄｒ又は同期信号Ｄｖに同期して変化するようにしてもよい。
【００８８】
実施の形態３．
図８はこの発明の実施の形態３による位相同期ループ形周波数シンセサイザの位相比較器２を示す構成図である。
図において、第１のフリップフロップであるフリップフロップ３１ａは基準発振器１から発振された基準信号Ｄｒを入力して、その基準信号ＤｒのＨレベルの信号レベルを保持する。
即ち、フリップフロップ３１ａは基準発振器１から発振された基準信号Ｄｒの立ち上がりエッジを検出すると、スイッチ３４ａからＨレベルの信号を受けるまでの間、Ｈレベルの信号Ｑ１を連続的に出力し、スイッチ３４ａからＨレベルの信号を受けると、保持しているＨレベルの信号レベルがリセットされて、Ｌレベルの信号Ｑ１を出力する。
【００８９】
第２のフリップフロップであるフリップフロップ３１ｂは可変分周器５から出力された同期信号Ｄｖを入力して、その同期信号ＤｖのＨレベルの信号レベルを保持する。
即ち、フリップフロップ３１ｂは可変分周器５から出力された同期信号Ｄｖの立ち上がりエッジを検出すると、スイッチ３４ｂからＨレベルの信号を受けるまでの間、Ｈレベルの信号Ｑ２を連続的に出力し、スイッチ３４ｂからＨレベルの信号を受けると、保持しているＨレベルの信号レベルがリセットされて、Ｌレベルの信号Ｑ２を出力する。
【００９０】
論理演算回路であるＡＮＤ回路（論理積回路）３２はフリップフロップ３１ａの出力信号Ｑ１の信号レベルがＨレベルとなり、かつ、フリップフロップ３１ｂの出力信号Ｑ２の信号レベルがＨレベルとなると、リセット信号Ｒ（Ｈレベルの信号）をスイッチ３４ａ，３４ｂに出力する処理を実施する。
ＤＣ電源回路３３ａ，３３ｂは信号レベルがＨレベルの電圧信号ＶＨを出力する回路である。
【００９１】
スイッチ３４ａは位相同期が確立している状態ではＡＮＤ回路３２の出力信号を選択して、その出力信号をフリップフロップ３１ａに与えるが、ＶＣＯ４により発振される高周波信号Ｄｏの周波数を高い周波数から低い周波数に切り換える旨を指示する第１の周波数切換制御信号を受けると、ＤＣ電源回路３３ａから出力されるＨレベルの電圧信号ＶＨを選択して、その電圧信号ＶＨをフリップフロップ３１ａに与える処理を実施する。なお、スイッチ３４ａは第１の信号選択手段を構成している。
【００９２】
スイッチ３４ｂは位相同期が確立している状態ではＡＮＤ回路３２の出力信号を選択して、その出力信号をフリップフロップ３１ｂに与えるが、ＶＣＯ４により発振される高周波信号Ｄｏの周波数を低い周波数から高い周波数に切り換える旨を指示する第２の周波数切換制御信号を受けると、ＤＣ電源回路３３ｂから出力されるＨレベルの電圧信号ＶＨを選択して、その電圧信号ＶＨをフリップフロップ３１ｂに与える処理を実施する。なお、スイッチ３４ｂは第２の信号選択手段を構成している。
【００９３】
第１の位相比較信号生成回路であるインバータ３５ａはフリップフロップ３１ａの出力信号Ｑ１の信号レベルを反転し、信号レベル反転後の信号Ｑ１を第１の位相比較信号Ｄｎｕとして、ループフィルタ３に出力する処理を実施する。
第２の位相比較信号生成回路であるインバータ３５ｂはフリップフロップ３１ｂの出力信号Ｑ２の信号レベルを反転し、信号レベル反転後の信号Ｑ２を第２の位相比較信号Ｄｎｄとして、ループフィルタ３に出力する処理を実施する。
【００９４】
次に動作について説明する。
位相同期ループ形周波数シンセサイザの全体的な動作は上記実施の形態１と同様であり、位相比較器２の内部の動作のみが上記実施の形態１と相違している。
最初に、位相同期が確立されている場合の動作について説明する。
位相比較器２は、基準発振器１が基準信号Ｄｒを発振し、可変分周器５が高周波信号Ｄｏを分周数Ｎで分周して、その分周信号である同期信号Ｄｖを出力すると、上記実施の形態１と同様に、その基準信号Ｄｒと同期信号Ｄｖを比較する。
【００９５】
位相比較器２は、基準信号Ｄｒと同期信号Ｄｖを比較して、その基準信号Ｄｒの位相が同期信号Ｄｖの位相より進んでいれば、上記実施の形態１と同様に、その基準信号Ｄｒと同期信号Ｄｖの位相差を示す第１の位相比較信号Ｄｎｕを出力するとともに、信号レベルがＬレベルで一定の第２の位相比較信号Ｄｎｄを出力する。
一方、その基準信号Ｄｒの位相が同期信号Ｄｖの位相より遅れていれば、上記実施の形態１と同様に、信号レベルがＬレベルで一定の第１の位相比較信号Ｄｎｕを出力するとともに、その基準信号Ｄｒと同期信号Ｄｖの位相差を示す第２の位相比較信号Ｄｎｄを出力する。
【００９６】
以下、位相比較器２の処理内容を具体的に説明する。
フリップフロップ３１ａは、基準発振器１から発振される基準信号Ｄｒの立ち上がりエッジを検出すると、スイッチ３４ａからＨレベルの信号を受けるまでの間、Ｈレベルの信号Ｑ１を連続的に出力する。
なお、位相同期が確立されている状態では、外部から第１の周波数切換制御信号が与えられず、スイッチ３４ａによりＡＮＤ回路３２の出力信号が選択されるので、ＡＮＤ回路３２からＨレベルの信号であるリセット信号Ｒが出力されると、フリップフロップ３１ａが保持しているＨレベルの信号レベルがリセットされて、以降、フリップフロップ３１ａからＬレベルの信号Ｑ１が出力される。
【００９７】
フリップフロップ３１ｂは、可変分周器５から出力される同期信号Ｄｖの立ち上がりエッジを検出すると、スイッチ３４ｂからＨレベルの信号を受けるまでの間、Ｈレベルの信号Ｑ２を連続的に出力する。
なお、位相同期が確立されている状態では、外部から第２の周波数切換制御信号が与えられず、スイッチ３４ｂによりＡＮＤ回路３２の出力信号が選択されるので、ＡＮＤ回路３２からＨレベルの信号であるリセット信号Ｒが出力されると、フリップフロップ３１ｂが保持しているＨレベルの信号レベルがリセットされて、以降、フリップフロップ３１ｂからＬレベルの信号Ｑ２が出力される。
【００９８】
ＡＮＤ回路３２は、フリップフロップ３１ａの出力信号Ｑ１の信号レベルがＨレベルとなり、かつ、フリップフロップ３１ｂの出力信号Ｑ２の信号レベルがＨレベルとなると、リセット信号Ｒ（Ｈレベルの信号）をスイッチ３４ａ，３４ｂに出力する。
したがって、基準信号Ｄｒの位相が同期信号Ｄｖの位相より進んでいれば、Ｈレベルの幅（パルス幅）が基準信号Ｄｒと同期信号Ｄｖの位相差に相当する信号Ｑ１がフリップフロップ３１ａから出力され、信号レベルがＬレベルで一定の信号Ｑ２がフリップフロップ３１ｂから出力される。
一方、基準信号Ｄｒの位相が同期信号Ｄｖの位相より遅れていれば、Ｈレベルの幅（パルス幅）が基準信号Ｄｒと同期信号Ｄｖの位相差に相当する信号Ｑ２がフリップフロップ３１ｂから出力され、信号レベルがＬレベルで一定の信号Ｑ１がフリップフロップ３１ａから出力される。
【００９９】
インバータ３５ａは、フリップフロップ３１ａの出力信号Ｑ１の信号レベルを反転し、信号レベル反転後の信号Ｑ１を第１の位相比較信号Ｄｎｕとして、ループフィルタ３に出力する。
インバータ３５ｂは、フリップフロップ３１ｂの出力信号Ｑ２の信号レベルを反転し、信号レベル反転後の信号Ｑ２を第２の位相比較信号Ｄｎｄとして、ループフィルタ３に出力する。
【０１００】
ループフィルタ３は、位相比較器２から第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄを受けると、上記実施の形態１と同様に、第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄの差分を示す制御信号Ｄｔ（＝Ｄｎｄ−Ｄｎｕ）を生成して、その制御信号Ｄｔを平滑化し、平滑化後の制御信号ＤｔをＶＣＯ４に出力する。
ＶＣＯ４は、ループフィルタ３から制御信号Ｄｔを受けると、上記実施の形態１と同様に、その制御信号Ｄｔによって高周波信号Ｄｏの発振周波数が制御され、その高周波信号Ｄｏを発振する。
可変分周器５は、ＶＣＯ４が高周波信号Ｄｏを発振すると、上記実施の形態１と同様に、分周数制御信号が示す分周数Ｎで高周波信号Ｄｏを分周して、その分周信号である同期信号Ｄｖを位相比較器２に出力する。
【０１０１】
次に、位相同期が確立している状態から、ＶＣＯ４により発振される高周波信号Ｄｏの周波数を低い周波数から高い周波数に切り換える場合の動作について説明する。
ＶＣＯ４により発振される高周波信号Ｄｏの周波数を低い周波数から高い周波数に切り換える場合、外部から第２の周波数切換制御信号が位相比較器２のスイッチ３４ｂに与えられる。
位相比較器２は、外部から第２の周波数切換制御信号が与えられると、第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄの差分を一定に保持する。
【０１０２】
以下、位相比較器２の処理内容を具体的に説明する。
位相比較器２のスイッチ３４ｂは、外部から第２の周波数切換制御信号が与えられると、ＤＣ電源回路３３ｂから出力されるＨレベルの電圧信号ＶＨを選択して、その電圧信号ＶＨをフリップフロップ３１ｂに与える。
これにより、フリップフロップ３１ｂは常にリセットされている状態になるため、フリップフロップ３１ｂの出力信号Ｑ２の信号レベルがＬレベルで一定になる。
【０１０３】
フリップフロップ３１ａは、基準発振器１から発振される基準信号Ｄｒの立ち上がりエッジを検出すると、スイッチ３４ａからＨレベルの信号を受けるまでの間、Ｈレベルの信号Ｑ１を連続的に出力する。
スイッチ３４ａは、高周波信号Ｄｏの周波数を低い周波数から高い周波数に切り換える場合には、外部から第１の周波数切換制御信号が与えられないので、位相同期が確立している状態と同様に、ＡＮＤ回路３２の出力信号を選択して、その出力信号をフリップフロップ３１ａに与える。
高周波信号Ｄｏの周波数が高い周波数に収束するまでの間は、フリップフロップ３１ａがＡＮＤ回路３２からリセット信号Ｒを受けることがないので、一定の時間、フリップフロップ３１ａの出力信号Ｑ１の信号レベルがＨレベルで一定になる。
【０１０４】
インバータ３５ａは、フリップフロップ３１ａの出力信号Ｑ１の信号レベルを反転し、信号レベル反転後の信号Ｑ１を第１の位相比較信号Ｄｎｕとして、ループフィルタ３に出力する。
即ち、インバータ３５ａは、フリップフロップ３１ａから出力されたＨレベルの信号Ｑ１を反転するので、信号レベルがＬレベルの信号Ｑ１を第１の位相比較信号Ｄｎｕとして、ループフィルタ３に出力する。
インバータ３５ｂは、フリップフロップ３１ｂの出力信号Ｑ２の信号レベルを反転し、信号レベル反転後の信号Ｑ２を第２の位相比較信号Ｄｎｄとして、ループフィルタ３に出力する。
即ち、インバータ３５ｂは、フリップフロップ３１ｂから出力されたＬレベルの信号Ｑ２を反転するので、信号レベルがＨレベルの信号Ｑ２を第２の位相比較信号Ｄｎｄとして、ループフィルタ３に出力する。
【０１０５】
ループフィルタ３は、位相比較器２から第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄを受けると、上記実施の形態１と同様に、第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄの差分を示す制御信号Ｄｔ（＝Ｄｎｄ−Ｄｎｕ）を生成して、その制御信号Ｄｔを平滑化し、平滑化後の制御信号ＤｔをＶＣＯ４に出力する。
このとき、第２の位相比較信号Ｄｎｄの信号レベルがＨレベルであり、第１の位相比較信号Ｄｎｕの信号レベルがＬレベルであるため、基準信号Ｄｒと同期信号Ｄｖの位相差にかかわらず、制御信号Ｄｔ（＝Ｄｎｄ−Ｄｎｕ）は正の値となる。
即ち、基準信号Ｄｒと同期信号Ｄｖの位相差にかかわらず、高周波信号Ｄｏの周波数を高める制御信号Ｄｔが生成される。
したがって、サイクルスリップの発生を招くことなく、高周波信号Ｄｏの周波数を高い周波数に収束することができる。
【０１０６】
ＶＣＯ４は、ループフィルタ３から制御信号Ｄｔを受けると、上記実施の形態１と同様に、その制御信号Ｄｔによって高周波信号Ｄｏの発振周波数が制御され、その高周波信号Ｄｏを発振する。即ち、ＶＣＯ４は、前回より周波数が高い高周波信号Ｄｏを発振する。
可変分周器５は、ＶＣＯ４が高周波信号Ｄｏを発振すると、上記実施の形態１と同様に、分周数制御信号が示す分周数Ｎで高周波信号Ｄｏを分周して、その分周信号である同期信号Ｄｖを位相比較器２に出力する。
【０１０７】
一定時間が経過して、高周波信号Ｄｏの周波数が高い周波数に収束すると、外部から第２の周波数切換制御信号が位相比較器２のスイッチ３４ｂに与えられなくなる。
これにより、位相比較器２のスイッチ３４ｂは、信号の選択対象をＡＮＤ回路３２の出力信号に戻して、その出力信号をフリップフロップ３１ｂに与える。
以降、先に説明している位相同期が確立されている場合の動作が行われる。
【０１０８】
次に、位相同期が確立している状態から、ＶＣＯ４により発振される高周波信号Ｄｏの周波数を高い周波数から低い周波数に切り換える場合の動作について説明する。
ＶＣＯ４により発振される高周波信号Ｄｏの周波数を高い周波数から低い周波数に切り換える場合、外部から第１の周波数切換制御信号が位相比較器２のスイッチ３４ａに与えられる。
位相比較器２は、外部から第１の周波数切換制御信号が与えられると、第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄの差分を一定に保持する。
【０１０９】
以下、位相比較器２の処理内容を具体的に説明する。
位相比較器２のスイッチ３４ａは、外部から第１の周波数切換制御信号が与えられると、ＤＣ電源回路３３ａから出力されるＨレベルの電圧信号ＶＨを選択して、その電圧信号ＶＨをフリップフロップ３１ａに与える。
これにより、フリップフロップ３１ａは常にリセットされている状態になるため、フリップフロップ３１ａの出力信号Ｑ２の信号レベルがＬレベルで一定になる。
【０１１０】
フリップフロップ３１ｂは、可変分周器５から出力される同期信号Ｄｖの立ち上がりエッジを検出すると、スイッチ３４ｂからＨレベルの信号を受けるまでの間、Ｈレベルの信号Ｑ２を連続的に出力する。
スイッチ３４ｂは、高周波信号Ｄｏの周波数を高い周波数から低い周波数に切り換える場合には、外部から第２の周波数切換制御信号が与えられないので、位相同期が確立している状態と同様に、ＡＮＤ回路３２の出力信号を選択して、その出力信号をフリップフロップ３１ｂに与える。
高周波信号Ｄｏの周波数が低い周波数に収束するまでの間は、フリップフロップ３１ｂがＡＮＤ回路３２からリセット信号Ｒを受けることがないので、一定の時間、フリップフロップ３１ｂの出力信号Ｑ２の信号レベルがＨレベルで一定になる。
【０１１１】
インバータ３５ａは、フリップフロップ３１ａの出力信号Ｑ１の信号レベルを反転し、信号レベル反転後の信号Ｑ１を第１の位相比較信号Ｄｎｕとして、ループフィルタ３に出力する。
即ち、インバータ３５ａは、フリップフロップ３１ａから出力されたＬレベルの信号Ｑ１を反転するので、信号レベルがＨレベルの信号Ｑ１を第１の位相比較信号Ｄｎｕとして、ループフィルタ３に出力する。
インバータ３５ｂは、フリップフロップ３１ｂの出力信号Ｑ２の信号レベルを反転し、信号レベル反転後の信号Ｑ２を第２の位相比較信号Ｄｎｄとして、ループフィルタ３に出力する。
即ち、インバータ３５ｂは、フリップフロップ３１ｂから出力されたＨレベルの信号Ｑ２を反転するので、信号レベルがＬレベルの信号Ｑ２を第２の位相比較信号Ｄｎｄとして、ループフィルタ３に出力する。
【０１１２】
ループフィルタ３は、位相比較器２から第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄを受けると、上記実施の形態１と同様に、第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄの差分を示す制御信号Ｄｔ（＝Ｄｎｄ−Ｄｎｕ）を生成して、その制御信号Ｄｔを平滑化し、平滑化後の制御信号ＤｔをＶＣＯ４に出力する。
このとき、第２の位相比較信号Ｄｎｄの信号レベルがＬレベルであり、第１の位相比較信号Ｄｎｕの信号レベルがＨレベルであるため、基準信号Ｄｒと同期信号Ｄｖの位相差にかかわらず、制御信号Ｄｔ（＝Ｄｎｄ−Ｄｎｕ）は負の値となる。
即ち、基準信号Ｄｒと同期信号Ｄｖの位相差にかかわらず、高周波信号Ｄｏの周波数を下げる制御信号Ｄｔが生成される。
したがって、サイクルスリップの発生を招くことなく、高周波信号Ｄｏの周波数を低い周波数に収束することができる。
【０１１３】
ＶＣＯ４は、ループフィルタ３から制御信号Ｄｔを受けると、上記実施の形態１と同様に、その制御信号Ｄｔによって高周波信号Ｄｏの発振周波数が制御され、その高周波信号Ｄｏを発振する。即ち、ＶＣＯ４は、前回より周波数が低い高周波信号Ｄｏを発振する。
可変分周器５は、ＶＣＯ４が高周波信号Ｄｏを発振すると、上記実施の形態１と同様に、分周数制御信号が示す分周数Ｎで高周波信号Ｄｏを分周して、その分周信号である同期信号Ｄｖを位相比較器２に出力する。
【０１１４】
一定時間が経過して、高周波信号Ｄｏの周波数が低い周波数に収束すると、外部から第１の周波数切換制御信号が位相比較器２のスイッチ３４ａに与えられなくなる。
これにより、位相比較器２のスイッチ３４ａは、信号の選択対象をＡＮＤ回路３２の出力信号に戻して、その出力信号をフリップフロップ３１ａに与える。
以降、先に説明している位相同期が確立されている場合の動作が行われる。
【０１１５】
以上で明らかなように、この実施の形態３によれば、ＶＣＯ４により発振される高周波信号Ｄｏの周波数が切り換えられる場合、位相比較器２が第１の位相比較信号Ｄｎｕと第２の位相比較信号Ｄｎｄの差分を一定に保持するように構成したので、サイクルスリップの発生を防止して、短時間で周波数の切り換えを行うことができる効果を奏する。
【０１１６】
なお、この実施の形態３では、位相比較器２のフリップフロップ３１ａ，３１ｂがスイッチ３４ａ，３４ｂからＨレベルの信号を受けると、保持しているＨレベルの信号レベルがリセットされて、Ｌレベルの信号Ｑ１，Ｑ２を出力するものについて示したが、フリップフロップ３１ａ，３１ｂの代わりに、Ｌレベルの信号でリセットされるフリップフロップを実装するようにしてもよい（図４を参照）。
この場合には、ＡＮＤ回路３２の代わりに、Ｌレベルの信号でリセットされるフリップフロップの出信号Ｑ１の信号レベルがＨレベルとなり、かつ、Ｌレベルの信号でリセットされるフリップフロップの出力信号Ｑ２の信号レベルがＨレベルとなると、リセット信号Ｒ（Ｌレベルの信号）を各フリップフロップに出力するＮＡＮＤ回路を実装するようにする。
【０１１７】
この実施の形態３では、位相比較器２のインバータ３５ａ，３５ｂがフリップフロップ３１ａ，３１ｂの出力信号Ｑ１，Ｑ２の信号レベルを反転し、信号レベル反転後の信号Ｑ１，Ｑ２を位相比較信号Ｄｎｕ，Ｄｎｄとして、ループフィルタ３に出力するものについて示したが、インバータ３５ａ，３５ｂの代わりにバッファを実装するようにしてもよい（図５を参照）。
ただし、インバータ３５ａ，３５ｂの代わりにバッファを実装する場合、位相比較器２から出力される位相比較信号Ｄｎｕ，Ｄｎｄの信号レベルが図８の場合と逆になってしまうので、インバータ３５ａの代わりのバッファから出力される信号を第２の位相比較信号Ｄｎｄとし、インバータ３５ｂの代わりのバッファから出力される信号を第１の位相比較信号Ｄｎｕとする。
なお、インバータ３５ａの代わりのバッファから出力される信号を第１の位相比較信号Ｄｎｕとし、インバータ３５ｂの代わりのバッファから出力される信号を第２の位相比較信号Ｄｎｄとする場合には、ループフィルタ３において、符号を反転するようにすればよい。
【０１１８】
また、この実施の形態３では、位相比較器２が位相比較信号Ｄｎｕ，Ｄｎｄをループフィルタ３に出力するものについて示したが、位相比較器２から出力される位相比較信号Ｄｎｕ，Ｄｎｄを電圧信号から電流信号に変換し、その電流信号をループフィルタ３に出力するチャージポンプ回路を設けるようにしてもよい（図６を参照）。
【０１１９】
この実施の形態３では、外部から入力される第１及び第２の周波数切換制御信号のタイミングについては特に言及していないが、基準信号Ｄｒ又は同期信号Ｄｖに同期していてもよいし、非同期であってもよく、同様の効果を奏することができる。
【０１２０】
この実施の形態３では、可変分周器５に与えられる分周数制御信号については、値が固定である整数分周方式（インテジャーＮ方式）でもよいし、時間的に変動する分数分周方式（フラクショナルＮ方式）でもよく、同様の効果を奏することができる。
分数分周方式（フラクショナルＮ方式）を用いる場合には、可変分周器５に与えられる分周数制御信号が基準信号Ｄｒ又は同期信号Ｄｖに同期して変化するようにしてもよい。
【図面の簡単な説明】
【０１２１】
【図１】この発明の実施の形態１による位相同期ループ形周波数シンセサイザを示す構成図である。
【図２】この発明の実施の形態１による位相同期ループ形周波数シンセサイザの位相比較器２を示す構成図である。
【図３】高周波信号Ｄｏの周波数を切り換える場合のフリップフロップ１３ａ，１３ｂの入出力信号の波形等を示す説明図である。
【図４】この発明の実施の形態１による位相同期ループ形周波数シンセサイザの位相比較器２を示す構成図である。
【図５】この発明の実施の形態１による位相同期ループ形周波数シンセサイザの位相比較器２を示す構成図である。
【図６】この発明の実施の形態１による位相同期ループ形周波数シンセサイザの位相比較器２を示す構成図である。
【図７】この発明の実施の形態２による位相同期ループ形周波数シンセサイザの位相比較器２を示す構成図である。
【図８】この発明の実施の形態３による位相同期ループ形周波数シンセサイザの位相比較器２を示す構成図である。
【図９】従来のＰＬＬシンセサイザを示す構成図である。
【図１０】非特許文献１に開示されている位相比較器を示す構成図である。
【図１１】位相比較器１０２に入力される基準信号Ｄｒと同期信号Ｄｖの位相差に対応する差電圧（Ｄｎｄ−Ｄｎｕ）の平均電圧の一例を示す説明図である。
【図１２】周波数が切り換わる過程を示す説明図である。
【符号の説明】
【０１２２】
１  基準発振器、２  位相比較器、３  ループフィルタ、４  ＶＣＯ（電圧制御発振器）、５  可変分周器、１１ａ  スイッチ（第１の信号選択手段）、１１ｂ  スイッチ（第２の信号選択手段）、１２ａ，１２ｂ  終端回路、１３ａ  フリップフロップ（第１のフリップフロップ）、１３ｂ  フリップフロップ（第２のフリップフロップ）、１４  ＡＮＤ回路（論理演算回路、論理積回路）、１５ａ  インバータ（第１の位相比較信号生成回路）、１５ｂ  インバータ（第２の位相比較信号生成回路）、１６ａ  フリップフロップ（第１のフリップフロップ）、１６ｂ  フリップフロップ（第２のフリップフロップ）、１７  ＮＡＮＤ回路（論理演算回路、否定論理積回路）、１８ａ  バッファ（第１の位相比較信号生成回路）、１８ｂ  バッファ（第２の位相比較信号生成回路）、１９  チャージポンプ回路、２１ａ  フリップフロップ（第１のフリップフロップ）、２１ｂ  フリップフロップ（第２のフリップフロップ）、２２ａ，２２ｂ  ＤＣ電源回路、２３ａ  スイッチ（第１の信号選択手段）、２３ｂ  スイッチ（第２の信号選択手段）、２４  ＡＮＤ回路（論理演算回路、論理積回路）、２５ａ  インバータ（第１の位相比較信号生成回路）、２５ｂ  インバータ（第２の位相比較信号生成回路）、３１ａ  フリップフロップ（第１のフリップフロップ）、３１ｂ  フリップフロップ（第２のフリップフロップ）、３２  ＡＮＤ回路（論理演算回路、論理積回路）、３３ａ，３３ｂ  ＤＣ電源回路、３４ａ  スイッチ（第１の信号選択手段）、３４ｂ  スイッチ（第２の信号選択手段）、３５ａ  インバータ（第１の位相比較信号生成回路）、３５ｂ  インバータ（第２の位相比較信号生成回路）１０１  基準発振器、１０２  位相比較器、１０３  ループフィルタ、１０４  ＶＣＯ、１０５  可変分周器、１１１ａ，１１１ｂ  フリップフロップ、１１２  ＡＮＤ回路、１１３ａ，１１３ｂ  インバータ。
【図１】
2009284057.tif 000003
【図２】
2009284057.tif 000004
【図３】
2009284057.tif 000005
【図４】
2009284057.tif 000006
【図５】
2009284057.tif 000007
【図６】
2009284057.tif 000008
【図７】
2009284057.tif 000009
【図８】
2009284057.tif 000010
【図９】
2009284057.tif 000011
【図１０】
2009284057.tif 000012
【図１１】
2009284057.tif 000013
【図１２】
2009284057.tif 000014