(57)【要約】【課題】ＣＰＵを搭載しない子局の半導体メモリを親局から容易に書き換え可能とする。【解決手段】親局１は、ＣＰＵ１０で生成される命令コードがメッセージにカプセル化された伝送フレームを伝送処理回路１１から子局２に送信し、子局２の伝送処理回路２０は、親局１から受信した伝送フレームのメッセージにカプセル化されている前記命令コードを取り出すとともに当該命令コードを半導体メモリ２１に与える。故に、各子局２においては、親局１から受信する伝送フレームのメッセージにカプセル化されている命令コードを取り出し、当該命令コードをそのまま半導体メモリ２１に与えることで当該半導体メモリ２１に格納されているメッセージを書き換えることができる。【選択図】図１
2009232098.tif 000002
【特許請求の範囲】
【請求項１】
親局と１乃至複数の子局とを有し、
親局は、ＣＰＵと、ＣＰＵで生成されるメッセージを含む伝送フレームを子局に送信するとともに子局から送信される伝送フレームを受信し当該伝送フレームに含まれるメッセージを取り出してＣＰＵに渡す伝送処理回路とを備え、
子局は、複数のメッセージが格納され外部から与えられる命令コードによって当該メッセージの読み出し並びに書き込みが可能な不揮発性の半導体メモリと、当該半導体メモリに格納されているメッセージを読み出すとともに当該メッセージを含む伝送フレームを親局に送信する伝送処理回路とを備え、
親局は、ＣＰＵで生成される前記命令コードがメッセージにカプセル化された伝送フレームを伝送処理回路から子局に送信し、
当該子局の伝送処理回路は、親局から受信した伝送フレームのメッセージにカプセル化されている前記命令コードを取り出すとともに当該命令コードを半導体メモリに与えることを特徴とする通信システム。
【請求項２】
親局のＣＰＵは、子局に対してメッセージを書き込むための命令コードを送信する前に、当該子局の半導体メモリにおける所定の記憶領域に書き込み作業中であることを示すデータを書き込み、メッセージを書き込むための命令コードを送信して当該書き込み作業が終了した後、前記記憶領域に書き込まれたデータを削除することを特徴とする請求項１記載の通信システム。
【請求項３】
子局の伝送処理回路は、起動時に半導体メモリの前記記憶領域のデータを読み出すとともに当該データをメッセージとする伝送フレームを親局に送信することを特徴とする請求項２記載の通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信システムに関するものである。
【背景技術】
【０００２】
従来の通信システムの一例として、特許文献１に記載されている無線通信システムがある。この従来システムは親局と複数の端末局（子局）で構成されており、それぞれの端末局がマイクロコンピュータ（ＣＰＵ）や、種々のプログラムを記憶した書換可能な不揮発性の半導体メモリ（ＥＥＰＲＯＭ）を具備しており、親局から送信されるプログラム書換用信号によって各子局のマイクロコンピュータがＥＥＰＲＯＭに格納されているプログラムを書き換えるようになっている。
【特許文献１】特開平５−１７３９６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、上記従来例のように各子局がマイクロコンピュータ（ＣＰＵ）を搭載している場合、親局からプログラム書換用信号を送信することで容易に子局のプログラムを書き換えることができる。しかしながら、親局のみがマイクロコンピュータ（ＣＰＵ）を搭載し、各子局が親局との間で伝送フレームを送受信する送受信回路や、ＥＥＰＲＯＭに予め格納されているデータの読み出しと書き込みを行う論理回路しか持たないような通信システムにおいては、上記従来例のように親局から子局のＥＥＰＲＯＭを書き換えることは困難であり、各子局毎にＥＥＰＲＯＭを交換するか、あるいは専用の治具（書き込み装置）を使ってＥＥＰＲＯＭに直接書き込む必要があった。
【０００４】
本発明は上記事情に鑑みて為されたものであり、その目的は、ＣＰＵを搭載しない子局の半導体メモリを親局から容易に書き換えることができる通信システムを提供することにある。
【課題を解決するための手段】
【０００５】
請求項１の発明は、上記目的を達成するために、親局と１乃至複数の子局とを有し、親局は、ＣＰＵと、ＣＰＵで生成されるメッセージを含む伝送フレームを子局に送信するとともに子局から送信される伝送フレームを受信し当該伝送フレームに含まれるメッセージを取り出してＣＰＵに渡す伝送処理回路とを備え、子局は、複数のメッセージが格納され外部から与えられる命令コードによって当該メッセージの読み出し並びに書き込みが可能な不揮発性の半導体メモリと、当該半導体メモリに格納されているメッセージを読み出すとともに当該メッセージを含む伝送フレームを親局に送信する伝送処理回路とを備え、親局は、ＣＰＵで生成される前記命令コードがメッセージにカプセル化された伝送フレームを伝送処理回路から子局に送信し、当該子局の伝送処理回路は、親局から受信した伝送フレームのメッセージにカプセル化されている前記命令コードを取り出すとともに当該命令コードを半導体メモリに与えることを特徴とする。
【０００６】
請求項１の発明によれば、各子局においては、親局から受信する伝送フレームのメッセージにカプセル化されている命令コードを取り出し、当該命令コードをそのまま半導体メモリに与えることで当該半導体メモリに格納されているメッセージを書き換えることができる。
【０００７】
請求項２の発明は、請求項１の発明においては、親局のＣＰＵは、子局に対してメッセージを書き込むための命令コードを送信する前に、当該子局の半導体メモリにおける所定の記憶領域に書き込み作業中であることを示すデータを書き込み、メッセージを書き込むための命令コードを送信して当該書き込み作業が終了した後、前記記憶領域に書き込まれたデータを削除することを特徴とする。
【０００８】
請求項２の発明によれば、半導体メモリの所定の記憶領域に書き込まれているデータに基づいて書き込み作業が終了したか否かを知ることができる。
【０００９】
請求項３の発明は、請求項２の発明において、子局の伝送処理回路は、起動時に半導体メモリの前記記憶領域のデータを読み出すとともに当該データをメッセージとする伝送フレームを親局に送信することを特徴とする。
【００１０】
請求項３の発明によれば、何らかの原因で書き込み作業が中断した場合に子局から親局に書き込み作業が終了していないことを知らせて当該書き込み作業を再度行わせることができる。
【発明の効果】
【００１１】
本発明によれば、ＣＰＵを搭載しない子局の半導体メモリを親局から容易に書き換えることができる。
【発明を実施するための最良の形態】
【００１２】
以下、遠隔から負荷の制御及び監視を行う遠隔監視制御システムに本発明の技術思想を適用した実施形態について、図面を参照しながら詳細に説明する。但し、本発明は通信システム全般に適用可能であって、本実施形態で説明する遠隔監視制御システムに限定されるものではない。
【００１３】
本実施形態の通信システム（遠隔監視制御システム）は、図１に示すように親局１に２線式の信号線Ｌｓを介して複数の子局２（２Ａ，２Ｂ）が接続されて構成されている。但し、子局２の台数は２台に限定されるものではなく、１台若しくは３台以上であっても構わない。
【００１４】
親局１は、ＣＰＵ１０と、ＣＰＵ１０で生成されるメッセージを含む伝送フレームを子局２に送信するとともに子局２から送信される伝送フレームを受信し当該伝送フレームに含まれるメッセージを取り出してＣＰＵ１０に渡す伝送処理回路１１と、ＣＰＵ１０に種々の処理を実行させるためのプログラムなどが格納されたメモリ部１２と、ＣＰＵ１０から出力される制御コマンドに応じて照明負荷Ｌを点灯／消灯する負荷制御回路１３とを備えている。また、ＣＰＵ１０の入力ポート（図示せず）には押釦スイッチからなる操作スイッチＳが接続されている。但し、ＣＰＵ１０の入力ポートに接続される操作スイッチＳは１つに限定されるものではなく、入力ポートが複数有れば、それぞれの入力ポートに操作スイッチＳを接続しても構わない。
【００１５】
伝送処理回路１１は、ＣＰＵ１０で生成されたメッセージにヘッダ（プリアンブル、宛先アドレス、送信元アドレスなど）並びにフッタ（誤り検出用のＦＣＳ＜Frame Check Sequence＞など）を付与して伝送フレームを生成するとともに受信した伝送フレームからヘッダ及びフッタを取り除いてＣＰＵ１０に渡す伝送フレーム処理機能、伝送フレームの符号化／復号化機能、伝送フレームのディジタル変復調機能、ディジタル変調された伝送フレーム（伝送信号）を信号線Ｌｓを介して送受信する伝送信号送受信機能などを有している。但し、これらの機能を実現する伝送処理回路１１は従来周知の技術を利用して実現可能であるから、詳細な回路構成についての図示並びに説明は省略する。
【００１６】
子局２（２Ａ，２Ｂ）は、伝送処理回路２０と、ＥＥＰＲＯＭからなる半導体メモリ２１とを備えている。子局２の伝送処理回路２０は、ディジタル変調された伝送フレーム（伝送信号）を信号線Ｌｓを介して送受信する伝送信号送受信機能、伝送フレームのディジタル変復調機能、伝送フレームの符号化／復号化機能、後述するように受信した伝送フレームからヘッダ及びフッタを取り除いて半導体メモリ２１に出力するとともに半導体メモリ２１から読み出したメッセージにヘッダ並びにフッタを付与して伝送フレームを生成する伝送フレーム処理機能、操作スイッチＳによってオン／オフされる接点の状態を取り込む接点入力機能、後述する表示装置Ｐを制御するための接点出力をオン／オフする接点出力機能などを有している。但し、これらの機能を実現する伝送処理回路２１は従来周知の技術を利用して実現可能であるから、詳細な回路構成についての図示並びに説明は省略する。操作スイッチＳは、親局１に接続されている操作スイッチＳと同様に押釦スイッチからなり、押釦スイッチが押操作されたときに接点がオンする。また表示装置Ｐは、発光ダイオードからなる表示素子と、表示素子を点灯させる点灯回路とを有し、伝送処理回路２１の接点出力がオンになっているときに点灯回路が表示素子を点灯させるものであって、後述するように親局１に接続されている照明負荷Ｌの動作状態（点灯／消灯）を表示する用途に用いられる。
【００１７】
本実施形態における半導体メモリ２１は、Microwire Bus方式に対応したシリアルＥＥＰＲＯＭからなり、規定の命令コードを外部から与えることでデータの読み出しや書き込み、消去などが可能である。そして、本実施形態においては、各子局２Ａ，２Ｂに固有のアドレスや親局１のアドレスの他、接点入力機能及び接点出力機能の有効／無効、イベント（接点入力のオンなど）が発生したときに親局１に送信するメッセージなどが予め半導体メモリ２１の所定の記憶領域に格納されている。例えば、一方の子局２Ａにおいては、照明負荷Ｌを点灯させることを示すメッセージが半導体メモリ２１に格納され、他方の子局２Ｂにおいては、照明負荷Ｌを消灯させることを示すメッセージが半導体メモリ２１に格納されている。
【００１８】
而して、子局２Ａに接続されている操作スイッチＳが操作されて接点入力がオンになると、子局２Ａの伝送処理回路２０が半導体メモリ２１から接点入力オンのイベントに対応するメッセージを読み出すとともに当該メッセージを含む伝送フレーム（伝送信号）を信号線Ｌｓを介して親局１に送信する。親局１では、子局２Ａから送信された伝送フレームを伝送処理回路１１で処理して取り出したメッセージがＣＰＵ１０に渡され、ＣＰＵ１０が当該メッセージに従って照明負荷Ｌを点灯させる制御コマンドを生成して負荷制御回路１３に出力し、制御コマンドに応じて負荷制御回路１３が照明負荷Ｌを点灯させる。さらに親局１では、ＣＰＵ１０が接点出力のオンを要求するメッセージを生成して伝送処理回路１１に出力し、当該メッセージを含む伝送フレームが伝送処理回路１１から信号線Ｌｓを介して子局２Ａ，２Ｂに送信（マルチキャスト）される。子局２Ａ，２Ｂでは、親局１から送信された伝送フレームを伝送処理回路２０で受信してメッセージを取り出し、当該メッセージに応じて接点出力をオンすることにより、表示装置Ｐの表示素子を点灯させて照明負荷Ｌが点灯していることを表示させる。
【００１９】
一方、子局２Ｂに接続されている操作スイッチＳが操作されて接点入力がオンになると、子局２Ｂの伝送処理回路２０が半導体メモリ２１から接点入力オンのイベントに対応するメッセージを読み出すとともに当該メッセージを含む伝送フレーム（伝送信号）を信号線Ｌｓを介して親局１に送信する。親局１では、子局２Ｂから送信された伝送フレームを伝送処理回路１１で処理して取り出したメッセージがＣＰＵ１０に渡され、ＣＰＵ１０が当該メッセージに従って照明負荷Ｌを消灯させる制御コマンドを生成して負荷制御回路１３に出力し、制御コマンドに応じて負荷制御回路１３が照明負荷Ｌを消灯させる。さらに親局１では、ＣＰＵ１０が接点出力のオフを要求するメッセージを生成して伝送処理回路１１に出力し、当該メッセージを含む伝送フレームが伝送処理回路１１から信号線Ｌｓを介して子局２Ａ，２Ｂに送信（マルチキャスト）される。子局２Ａ，２Ｂでは、親局１から送信された伝送フレームを伝送処理回路２０で受信してメッセージを取り出し、当該メッセージに応じて接点出力をオフすることにより、表示装置Ｐの表示素子を消灯させて照明負荷Ｌが消灯したことを表示させる。尚、操作スイッチＳの代わりに種々のセンサを子局２に接続し、当該センサの検出結果に応じて照明負荷Ｌの点灯／消灯を切り換えることも可能である。また、表示装置Ｐの代わりにリレーの励磁回路を子局２に接続し、子局２の接点出力で励磁回路を励磁してリレーを開閉することにより負荷（例えば、照明負荷Ｌ）をオン／オフ（点灯／消灯）することも可能である。
【００２０】
次に、本発明の要旨である半導体メモリ２１の書込処理について、図２のシーケンス図、並びに図３のフローチャート（子局２の伝送処理回路２０の処理内容を示したフローチャート）を参照して説明する。
【００２１】
まず、親局１のＣＰＵ１０では、書込処理の対象である子局（例えば、２Ａ）に対して書込処理の開始を要求するコマンド（開始コマンド）をメッセージとする伝送フレームを送信する（図２のＸ１）。子局２Ａの伝送処理回路２０は、親局１からの伝送フレームを受信すると（図３のステップＳ１）、当該伝送フレームのメッセージが開始コマンドであるか否かを判断し（図３のステップＳ２）、開始コマンドであれば、開始コマンドに対する応答メッセージを含む伝送フレームを親局１に返信する（図２のＸ２，図３のステップＳ３）。
【００２２】
子局２Ａから応答メッセージを受け取った親局１では、ＣＰＵ１０が半導体メモリ２１にメッセージを書き込むための命令コード（書込先のアドレス並びに書き込むメッセージを含む。）を生成し、伝送処理回路１１によって当該命令コードがメッセージにカプセル化され且つ命令コードがカプセル化されていることを示す情報をヘッダに格納した伝送フレームが子局２Ａに対して送信される（図２のＸ３）。
【００２３】
子局２Ａの伝送処理回路２０は、親局１から送信された伝送フレームを受信すると（図３のステップＳ４）、まず当該伝送フレームのメッセージが終了コマンド（後述する）か否かを判断する（図３のステップＳ５）。終了コマンドでない場合、子局２Ａの伝送処理回路２０は、親局１から受け取る伝送フレームのヘッダによって命令コードがカプセル化されているか否かを判断し（図３のステップＳ６）、命令コードがカプセル化されていれば、当該伝送フレームからヘッダ及びフッタを削除することでメッセージにカプセル化されている命令コードのみを取り出し、当該命令コードをそのまま半導体メモリ２１に転送する（図３のステップＳ７）。そして半導体メモリ２１は、伝送処理回路２０から転送される（与えられる）命令コードに応じて、命令コードで指定されているアドレスの内容を、同じく命令コードで指定されているデータ（メッセージ）に書き換える。
【００２４】
続いて、親局１のＣＰＵ１０では書込が正常に行われたことを確認するため、書込先のアドレスの内容（メッセージ）を読み出すための命令コードを生成し、当該命令コードをメッセージにカプセル化した伝送フレームを伝送処理回路１１より子局２Ａに対して送信させる（図２のＸ４）。
【００２５】
子局２Ａの伝送処理回路２０は、親局１から受け取る伝送フレームから取り出した命令コードをそのまま半導体メモリ２１に転送し（図３のステップＳ７）、当該命令コードに応じて半導体メモリ２１から読み出されるデータ（メッセージ）を親局１に返信する（図２のＸ５，図３のステップＳ８）。
【００２６】
親局１のＣＰＵ１０は、子局２Ａから返信されたメッセージを照合して正しく書き込まれているか否かを判断し、正しく書き込まれていなければ、再度書込のための命令コードを子局２Ａに送信し、正しく書き込まれていれば、書込処理の終了を要求するコマンド（終了コマンド）をメッセージとする伝送フレームを送信する（図２のＸ６）。子局２Ａでは、親局１からの伝送フレームを受信した伝送処理回路２０が終了コマンドに対する応答メッセージを含む伝送フレームを親局１に返信し（図２のＸ７，図３のステップＳ９）、リセット並びに初期化を行う（図３のステップＳ１０）ことで書込処理を終了する。
【００２７】
ところで、半導体メモリ２１の書込途中で停電などの異常が発生するとメッセージが正常に書き込まれないが、異常からの復帰（例えば、復電）後に親局１のＣＰＵ１０が子局２へのメッセージの書き込みが正常に行われていないことを知ることができない。そこで、親局１のＣＰＵ１０では、子局２から開始コマンドに対する応答メッセージを受け取った後、最初に半導体メモリ２１の所定のアドレスに書き込み作業中であることを示すデータ（例えば、"0x00"）を書き込み、メッセージを書き込むための命令コードを送信して当該書き込み作業が終了した後、終了コマンドを送信する前に、前記アドレスに書き込まれたデータを削除する（あるいは別のデータ＜例えば、"0x96"＞に書き換える）処理を行っている。一方、子局２の伝送処理回路２０では、起動時に半導体メモリ２１の前記アドレスのデータを読み出すとともに当該データをメッセージとする伝送フレームを親局１に送信する。従って、親局１のＣＰＵ１０では、起動時に子局２から送信される伝送フレームのメッセージが前記書き込み中でないことを示すデータ（"0x96"）に一致しなければ、書き込み作業が正常に終了しなかったことを知ることができ、その旨を報知するなどの対処を採ることができる。尚、上述したデータ（"0x00","0x96"）は一例であって、これらに限定する主旨ではない。
【００２８】
ところで、子局２の半導体メモリ２１として容量が異なるＥＥＰＲＯＭ（例えば、2Kbit,4Kbit,8Kbit,16Kbitなど）が混在して使用される場合がある。このとき、2Kbit及び4KbitのＥＥＰＲＯＭではアドレスを８ビットで指定する必要があるのに対し、8Kbit及び16KbitのＥＥＰＲＯＭではアドレスを１０ビットで指定する必要があるので、親局１のＣＰＵ１０が命令コードを生成するためには子局２の半導体メモリ２１の容量を知る必要がある。
【００２９】
そこで本実施形態では、半導体メモリ２１において容量の違いに関わらずに存在する０番地のアドレスに容量を示すデータを予め書き込んでおき、子局２の伝送処理回路２０が、親局１のＣＰＵ１０から開始コマンドを受け取ったときに返信する応答メッセージに半導体メモリ２１の０番地のアドレスのデータを含めて返信するようにしている。その結果、親局１のＣＰＵ１０は子局２から受け取る応答メッセージに基づいて当該子局２の半導体メモリ２１の容量を知ることができる。尚、容量を示すデータとして、容量そのものを示すデータではなく、例えば、"0000"と"1111"というように符号間距離が長くなるようなデータとしておけば、認識率の低下を抑制することができる。
【００３０】
また別の方法としては、親局１のＣＰＵ１０が０番地のアドレスを８ビットで指定した読み出し用の命令コードを生成して子局２に送信し、当該子局２からデータが返信されてくれば、容量が８ビットであると判断できる。一方、当該子局２からデータが返信されて来ない場合、親局１のＣＰＵ１０が０番地のアドレスを１０ビットで指定した命令コードを生成して子局２に送信し、当該子局２からデータが返信されてくれば、容量が１０ビットであると判断できる。
【００３１】
あるいは、半導体メモリ２１のＤＩ信号線をプルダウンしておき、アドレスのビット数が不足している場合に強制的に"０"が指定されるようにすれば、最初に０番地のアドレスからデータを読み出す際にビット数が不足していても当該データを読み出して容量を判断することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施形態を示すシステム構成図である。
【図２】同上において親局から子局の半導体メモリを書き換える動作を説明するためのシーケンス図である。
【図３】同上において親局から子局の半導体メモリを書き換える場合の子局の動作を説明するためのフローチャートである。
【符号の説明】
【００３３】
１  親局
２  子局
１０  ＣＰＵ
１１  伝送処理回路
２０  伝送処理回路
２１  半導体メモリ
【図１】
2009232098.tif 000003
【図２】
2009232098.tif 000004
【図３】
2009232098.tif 000005