(57)【要約】【課題】画素内トランジスタ部のトランジスタの実効ゲート幅（Ｗ長）を確保して、トランジスタのランダムノイズの発生を抑制することを可能にする。【解決手段】半導体基板１１に、入射光を電気信号に変換する光電変換部１２と、光電変換部１２から読み出した信号電荷を電圧に変換する画素内トランジスタ部１３と、光電変換部１２と画素内トランジスタ部１３とを分離する不純物拡散領域からなる素子分離領域１４とを有し、画素内トランジスタ部１３は増幅トランジスタＴｒＡを含む複数のトランジスタからなり、そのトランジスタは、半導体基板１１に形成された溝２１と、溝２１の底部に形成されたチャネル領域２２と、溝２１表面に形成されたゲート絶縁膜３１と、溝２１内にゲート絶縁膜３１を介して形成されたゲート電極３２と、ゲート電極３２のチャネル長方向の両側に形成されたソース・ドレイン領域３４，３５を有する。【選択図】図１
2009302103.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成された入射光を電気信号に変換する光電変換部と、
前記半導体基板に形成されていて前記光電変換部から読み出した信号電荷を電圧に変換する画素内トランジスタ部と、
前記半導体基板に形成されていて前記光電変換部と前記画素内トランジスタ部とを分離する不純物拡散領域からなる素子分離領域とを有し、
前記画素内トランジスタ部は増幅トランジスタを含む複数のトランジスタからなり、
前記複数のトランジスタは、それぞれ、
前記半導体基板に形成された溝と、
前記溝の底部に形成されたチャネル領域と、
前記溝表面に形成されたゲート絶縁膜と、
前記溝内に前記ゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極のチャネル長方向の両側に形成されたソース・ドレイン領域を有する
固体撮像装置。
【請求項２】
前記チャネル領域はさらに、前記ゲート電極のチャネル幅方向の前記溝の側壁に形成されている
請求項１記載の固体撮像装置。
【請求項３】
前記光電変換領域と前記画素内トランジスタ部とは、前記素子分離領域の一部を介して前記光電変換領域の１辺にそって形成され、
前記画素内トランジスタ部には複数のトランジスタが直列に配列されている
請求項１記載の固体撮像装置。
【請求項４】
前記複数のトランジスタのゲート電極の配設方向と、前記画素内トランジスタ部がそって形成される前記光電変換領域の１辺とが直角である
請求項３記載の固体撮像装置。
【請求項５】
前記複数のトランジスタは、リセットトランジスタ、増幅トランジスタおよび選択トランジスタである
請求項１記載の固体撮像装置。
【請求項６】
半導体基板に入射光を電気信号に変換する光電変換部を形成する工程と、
前記半導体基板に前記光電変換部から読み出した信号電荷を電圧に変換する画素内トランジスタ部を形成する工程と、
前記半導体基板に前記光電変換部と前記画素内トランジスタ部とを分離する不純物拡散領域からなる素子分離領域を形成する工程を有し、
前記画素内トランジスタ部を形成する工程は、
前記素子分離領域を形成した後、
前記半導体基板に前記画素内トランジスタ部のゲート電極が形成される領域に前記素子分離領域よりも深い溝を形成する工程と、
前記溝の底部にチャネル領域を形成する工程と、
前記溝表面にゲート絶縁膜を形成する工程と、
前記溝内に前記ゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極のチャネル長方向の両側の前記半導体基板にソース・ドレイン領域を形成する工程を有する
固体撮像装置の製造方法。
【請求項７】
前記チャネル領域を、前記溝の底部に形成するとともに前記ゲート電極のチャネル幅方向の前記溝の側壁に形成する
請求項６記載の固体撮像装置の製造方法。
【請求項８】
入射光を集光する集光光学部と、
前記集光光学部で集光した光を受光して光電変換する固体撮像装置と、
光電変換された信号を処理する信号処理部を有し、
前記固体撮像装置は、
半導体基板に形成された入射光を電気信号に変換する光電変換領域と、
前記半導体基板に形成されていて前記光電変換領域から読み出した信号電荷を電圧に変換する画素内トランジスタ部と、
前記半導体基板に形成されていて前記光電変換領域と前記画素内トランジスタ部とを分離する不純物拡散領域からなる素子分離領域とを有し、
前記画素内トランジスタ部は増幅トランジスタを含む複数のトランジスタからなり、
前記複数のトランジスタは、それぞれ、
前記半導体基板に形成された前記素子分離領域よりも深い溝と、
前記溝の底部に形成されたチャネル領域と、
前記溝表面に形成されたゲート絶縁膜と、
前記溝内に前記ゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極のチャネル長方向の両側に形成されたソース・ドレイン領域を有する
撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置およびその製造方法および撮像装置に関するものである。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサーは、例えば図１４示すレイアウトを有する。すなわち、図１４に示すように、半導体基板１１１には、入射光を電気信号に変換する光電変換部１１２が形成され、同半導体基板１１１に光電変換部１１２から読み出した信号電荷を電圧に変換する画素内トランジスタ部１１３が形成されている。上記光電変換部１１２と上記画素内トランジスタ部１１３とは半導体基板１１１に形成された不純物拡散領域からなる素子分離領域１１４によって分離されている。
上記画素内トランジスタ部１１３は、上記半導体基板１１１に形成された活性化領域１１５に形成され、リセットトランジスタＴｒＲ、増幅トランジスタＴｒＡ、選択トランジスタＴｒＳからなる。また、上記素子分離領域１１４は、隣接する画素間も分離している。
【０００３】
上記ＣＭＯＳイメージセンサーは、歩留まりを向上させることを目的としたチップ面積の縮小によって、画素、画素トランジスタの微細化が進んでいる。従来の技術では、チップサイズの縮小分、画素、画素トランジスタの領域が小さくなる対応をしている。それが、特性値に悪影響を及ぼしている。
【０００４】
ここで、上記画素内トランジスタ部１１３の一つのトランジスタに着目して、そのトランジスタ構造についてさらに詳しく説明する。
【０００５】
一般的に用いられている従来の画素内トランジスタ部のトランジスタの断面構造を、図１５に示す。図１５（１）はトランジスタのゲート長の長さ方向を示す断面図であり、ゲート長の長さ方向をＬ方向と定義する。図１５（２）はトランジスタのゲート幅方向を示す断面図であり、ゲート幅方向をＷ方向と定義する。
【０００６】
図１５に示すように、半導体基板１１１に形成されたｐ型のウエル領域１１５に画素内トランジスタ部の形成領域１１６を画定するようにｐ型の不純物拡散層からなる素子分離領域１１４が形成されている。
上記画素内トランジスタ部の形成領域１１６上にはゲート絶縁膜１３１を介してゲート電極１３２が形成され、このゲート電極１３２下部のウエル領域１１５にチャネル領域１２１が形成されている。またゲート電極１３２の両側（ゲート長（Ｌ）方向）の上記半導体基板１１１にはソース・ドレイン領域１３３、１３４が形成されている。また上記ゲート電極１３２は、ゲート幅（Ｗ）方向において、上記素子分離領域１１４上に絶縁膜１４１を介して乗り上げるように形成されている。
したがって、ゲート電極１３２は、上記画素内トランジスタ部の形成領域１１６よりも素子分離領域１１４側に突き出した状態に形成されている。
【０００７】
次に、上記画素内トランジスタ部のトランジスタの特性についても述べる。
トランジスタの微細化に伴い、トランジスタのＷ方向の寸法が狭くなると、急激にトランジスタのしきい値電圧は高くなる。このような急激なしきい値電圧の上昇は、設計で許容されなくなってきている。また、急激な変化でしきい値電圧のばらつきが非常に大きくなってきている。
これら点について、従来の技術では、設計マージンを確保する対応しかなされていない。また、画素内トランジスタ部の増幅トランジスタについては、ランダムノイズがトランジスタの面積に強い相関があることも知られており、トランジスタの面積が小さくなるとランダムノイズが悪化してくる問題が起こる。この点も従来技術ではノイズ特性が面積縮小分、悪いままとなっている。
【０００８】
例えば、画素トランジスタの形成領域の面積を縮小化するため、画素内トランジスタ部のトランジスタのチャネルを垂直にして形成しているものがある（例えば、特許文献１参照）。したがって、画素トランジスタの領域を小さくして、一チップあたりの画素のサイズを拡大することができる。ただし、Ｗ方向の長さは長くならない。
【０００９】
また、シリコン基板を掘り込み、ゲートを埋め込むことでトランジスタのチャネルをＵ字に形成しているものがある（例えば、特許文献２参照）。これにより、トランジスタのＬ方向の長さを確保することが可能である。
【００１０】
【特許文献１】特開２００２-２４６５８１号公報
【特許文献１】特開平２−３２８３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
解決しようとする問題点は、画素サイズ縮小による、画素内トランジスタ部の面積縮小によって、特に、不純物拡散層で形成される素子分離領域の影響を受けて増幅トランジスタのゲート幅（Ｗ長）が短くなることで、ランダムノイズの悪化が起こる点である。
【００１２】
本発明は、画素内トランジスタ部のトランジスタの実効ゲート幅（Ｗ長）を確保して、トランジスタのランダムノイズの発生を抑制することを可能にする。
【課題を解決するための手段】
【００１３】
本発明の固体撮像装置は、半導体基板に形成された入射光を電気信号に変換する光電変換部と、前記半導体基板に形成されていて前記光電変換部から読み出した信号電荷を電圧に変換する画素内トランジスタ部と、前記半導体基板に形成されていて前記光電変換部と前記画素内トランジスタ部とを分離する不純物拡散領域からなる素子分離領域とを有し、前記画素内トランジスタ部は増幅トランジスタを含む複数のトランジスタからなり、前記複数のトランジスタは、それぞれ、前記半導体基板に形成された前記素子分離領域よりも深い溝と、前記溝の底部に形成されたチャネル領域と、前記溝表面に形成されたゲート絶縁膜と、前記溝内に前記ゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極のチャネル長方向の両側に形成されたソース・ドレイン領域を有する。
【００１４】
本発明の固体撮像装置では、素子分離領域よりも深い溝の底部にチャネル領域が形成されていることから、チャネル領域は不純物拡散領域からなる素子分離領域よりも深い位置に形成されている。これによって、チャネル領域が不純物拡散領域で形成される素子分離領域の影響を受けにくくなる。それとともに、溝内にゲート絶縁膜を介してゲート電極が形成されていることから、実効ゲート幅（Ｗ長）を十分な長さに確保することが可能となる。
【００１５】
本発明の固体撮像装置の製造方法は、半導体基板に入射光を電気信号に変換する光電変換部を形成する工程と、前記半導体基板に前記光電変換部から読み出した信号電荷を電圧に変換する画素内トランジスタ部を形成する工程と、前記半導体基板に前記光電変換部と前記画素内トランジスタ部とを分離する不純物拡散領域からなる素子分離領域を形成する工程を有し、前記画素内トランジスタ部を形成する工程は、前記素子分離領域を形成した後、前記半導体基板に前記画素内トランジスタ部のゲート電極が形成される領域に前記素子分離領域よりも深い溝を形成する工程と、前記溝の底部にチャネル領域を形成する工程と、前記溝表面にゲート絶縁膜を形成する工程と、前記溝内に前記ゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極のチャネル長方向の両側の前記半導体基板にソース・ドレイン領域を形成する工程を有する。
【００１６】
本発明の固体撮像装置の製造方法では、素子分離領域よりも深い溝の底部にチャネル領域を形成することから、チャネル領域は不純物拡散領域からなる素子分離領域よりも深い位置に形成される。これによって、チャネル領域が不純物拡散領域で形成される素子分離領域の影響を受けにくくなる。それとともに、溝内にゲート絶縁膜を介してゲート電極を形成することから、実効ゲート幅（Ｗ長）を十分な長さに確保することが可能となる。
【００１７】
本発明の撮像装置は、入射光を集光する集光光学部と、前記集光光学部で集光した光を受光して光電変換する固体撮像装置と、光電変換された信号を処理する信号処理部を有し、前記固体撮像装置は、半導体基板に形成された入射光を電気信号に変換する光電変換領域と、前記半導体基板に形成されていて前記光電変換領域から読み出した信号電荷を電圧に変換する画素内トランジスタ部と、前記半導体基板に形成されていて前記光電変換領域と前記画素内トランジスタ部とを分離する不純物拡散領域からなる素子分離領域とを有し、前記画素内トランジスタ部は増幅トランジスタを含む複数のトランジスタからなり、前記複数のトランジスタは、それぞれ、前記半導体基板に形成された前記素子分離領域よりも深い溝と、前記溝の底部に形成されたチャネル領域と、前記溝表面に形成されたゲート絶縁膜と、前記溝内に前記ゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極のチャネル長方向の両側に形成されたソース・ドレイン領域を有する。
【００１８】
本発明の撮像装置では、本発明の固体撮像装置を用いることから、固体撮像装置の画素内トランジスタ部に形成される複数のトランジスタにおいて、そのチャネル領域が不純物拡散領域で形成される素子分離領域の影響を受けにくくなる。それとともに、溝内にゲート絶縁膜を介してゲート電極を形成することから、実効ゲート幅（Ｗ長）を十分な長さに確保することが可能となる。
【発明の効果】
【００１９】
本発明の固体撮像装置は、画素内トランジスタ部に形成される複数のトランジスタの実効ゲート幅（Ｗ長）を十分な長さに確保することが可能となる。このため、トランジスタのしきい値電圧のゲート幅（Ｗ長）依存性を低減できるので、トランジスタのしきい値電圧のばらつきを低減することができるという利点がある。また、素子分離領域の影響を受けない分、トランジスタのゲート幅（Ｗ長）を長くできることから、特に、増幅トランジスタのランダムノイズを低減することができるので、ノイズ特性が改善できるという利点がある。
【００２０】
本発明の固体撮像装置の製造方法は、トランジスタのしきい値電圧のばらつきを低減することができ、増幅トランジスタのランダムノイズを低減することができるので、固体撮像装置の画質の向上を図ることができるという利点がある。
【００２１】
本発明の撮像装置は、本発明の固体撮像装置を用いているため、トランジスタのしきい値電圧のばらつきを低減することができ、増幅トランジスタのランダムノイズを低減することができるので、固体撮像装置の画質の向上を図ることができる。よって、その固体撮像装置を用いている撮像装置の画質の向上を図ることができるという利点がある。
【発明を実施するための最良の形態】
【００２２】
本発明の固体撮像装置に係る一実施の形態（第１実施例）を、図１の平面レイアウト図および概略構成断面図によって説明する。図１（２）は図１（１）中のＡ−Ａ線断面を示す。また、図１では、固体撮像装置に形成される複数の画素のうちの一つの画素を代表して示す。
【００２３】
図１に示すように、半導体基板１１には、入射光を電気信号に変換する光電変換部１２が形成されている。上記半導体基板１１には、例えばシリコン基板が用いられる。
上記光電変換部１２は、例えばフォトダイオードで形成されている。
また上記半導体基板１１の上層には、上記光電変換部１２から読み出した信号電荷を電圧に変換する画素内トランジスタ部１３が形成されている。
さらに、上記半導体基板１１には、上記光電変換部１２と上記画素内トランジスタ部１３とを分離するｐ型不純物の拡散領域からなる素子分離領域１４が形成されている。この素子分離領域１４は、上記ウエル領域１５よりも高濃度に形成されている。この素子分離領域１４は、隣接する画素間の素子分離も行っている。
【００２４】
上記画素内トランジスタ部１３は、素子分離領域１４の一部を介して光電変換領域１２の１辺にそって形成されている。上記画素内トランジスタ部１３には、複数のトランジスタとして、リセットトランジスタＴｒＲ、増幅トランジスタＴｒＡ、選択トランジスタＴｒＳが順に直列に配列されている。
【００２５】
次に、上記複数のトランジスタの一つについて説明する。
上記半導体基板１１の上層には、上記画素内トランジスタ部１３が形成されるｐ型のウエル領域１５が形成されている。このウエル領域１５は、上記素子分離領域１４よりも低濃度に形成されている。上記ウエル領域１５には上記素子分離領域１４よりも深い溝２１が形成されている。この溝２１の底部にはｎ型のチャネル領域２２が形成されている。したがって、上記チャネル領域２２は上記素子分離領域１４よりも深い位置に形成されていることになる。
また、上記溝２１の内面にはゲート絶縁膜３１が形成されている。このゲート絶縁膜３１は、酸化シリコン膜、窒化シリコン膜、もしくは酸化ハフニウム、酸化アルミニウム等の金属酸化膜、酸窒化ハフニウム、酸窒化アルミニウム等の酸窒化金属膜等の絶縁膜で形成されている。もしくは、これらの膜の複数種を選択した積層膜で形成されている。
さらに、上記溝２１の内部には、上記ゲート絶縁膜３１を介して形成されたゲート電極３２が埋め込まれている。このゲート電極３２は、例えばポリシリコン、タングステン、アルミニウム等の金属で形成されている。もしくは一部または全てをシリサイド化した金属シリサイド層を有しているもよい。
【００２６】
さらに上記ゲート電極３２のチャネル長方向の両側の上記半導体基板１１に、ｎ型のＬＤＤ（Lightly Doped Drain ）領域（図示せず）を介して、ｎ型のソース・ドレイン領域３３、３４、３５、３６が形成されている。このＬＤＤ領域は上記チャネル領域２２よりも濃度が高く、上記ソース・ドレイン領域３３、３４、３５、３６はＬＤＤ領域よりも濃度が高い。図面では、リセットトランジスタＴｒＲと増幅トランジスタＴｒＡとのソース・ドレイン領域３４、増幅トランジスタＴｒＡと選択トランジスタＴｒＳとのソース・ドレイン領域３５は共通化されている。
【００２７】
したがって、固体撮像装置１には、上記素子分離領域１４によって分離された光電変換部１２および画素内トランジスタ部１３が形成された画素１０が複数形成されている。
【００２８】
ここで、前記図１４によって説明した従来の固体撮像装置１０１と本発明の固体撮像装置１とを、図２の平面レイアウト図によって比較する。
図２（２）に示すように、従来の固体撮像装置１０１は、素子分離領域１１４上に画素内トランジスタ部１１３の各トランジスタのゲート電極１３２が絶縁膜（図示せず）を介して乗り上げるように形成されている。ゲート電極が乗り上げて形成される領域Ｓ分、光電変換部１１２の面積を小さく形成する必要があった。
一方、図２（１）に示すように、本発明の固体撮像装置１は、溝２１内にゲート電極３２が形成されるため、素子分離領域１４上にゲート電極３２が乗り上げるようなことがない。したがって、トランジスタサイズを小さくできる。
よって、画素１０の面積を同一として比較した場合、従来のゲート電極１３２が素子分離領域１１４上に乗り上げていた領域Ｓ分だけ、固体撮像装置１では光電変換部１２を画素内トランジスタ部１３側に大きく形成できる。なお、図面を見やすくするため、領域Ｓは大きめに記載してある。実際には、光電変換部１２の画素内トランジスタ部１３側に重なる。
これによって、本発明の固体撮像装置１のほうが従来の固体撮像装置１０１よりも感度を高めることができる。
また、溝２１内にゲート電極３２が埋め込まれて形成されているので、従来の固体撮像装置１０１のように電界集中が起こりやすいゲート電極１３２の素子分離領域１１４上への突き出し角部が無くなるので、ゲート電極３２の角部の電界が緩和される。このため、暗電流の低減が見込める。
【００２９】
以上、説明したように、本発明の固体撮像装置１では、素子分離領域１４よりも深い溝２１の底部にチャネル領域２２が形成されていることから、チャネル領域２２は不純物拡散領域からなる素子分離領域１４よりも深い位置に形成されている。これによって、チャネル領域２２が不純物拡散領域で形成される素子分離領域１４の影響を受けにくくなる。それとともに、溝２１内にゲート絶縁膜３１を介してゲート電極３２が形成されていることから、実効ゲート幅（Ｗ長）を十分な長さに確保することが可能となる。
【００３０】
これによって、以下のような問題点が解決される。
すなわち、一般に、不純物拡散領域からなる素子分離領域１４を用いているＣＭＯＳイメージセンサーでは、特にゲート幅（Ｗ長）方向が狭くなることに敏感であり、顕著な特性の劣化が起こる。具体的な特性値としては、トランジスタのしきい値電圧の上昇がある。これは、ゲート幅（Ｗ長）方向が狭くなると不純物分離に用いられているＰ型不純物の拡散の影響を受けるからである。これにより、実効のゲート幅（Ｗ長）方向は狭くなり、トランジスタのしきい値電圧のゲート幅（Ｗ長）依存が急激に変化することになる。よって、しきい値電圧のばらつきが大きくなることや絶対値が高くなることが起こるという問題点である。
【００３１】
上記問題点に対して、本発明の固体撮像装置１では、溝２１内にゲート電極３２が形成されることで、ゲート電極３２のゲート幅（Ｗ長）方向が規定されるので、ゲート電極３２のゲート幅（Ｗ長）方向のばらつきが抑えられる。また、素子分離領域１４よりも深い溝２１の底部にチャネル領域２２が形成されることから、素子分離領域１４とチャネル領域２２とは離間されて形成されている。これによって、素子分離領域１４中の不純物の影響をチャネル領域２２が受けなくなるので、ゲート幅（Ｗ長）方向が狭くなるという問題が起きなくなる。すなわち、実効のゲート幅（Ｗ長）方向は一定に形成されるので、トランジスタのしきい値電圧のゲート幅（Ｗ長）依存がなくなる。よって、しきい値電圧のばらつきがなくなり、しきい値電圧の絶対値が高くなることが抑えられる。
【００３２】
このように、トランジスタのしきい値電圧のゲート幅（Ｗ長）依存性を低減できるので、トランジスタのしきい値電圧のばらつきを低減することができるという利点がある。また、素子分離領域１４の影響を受けない分、トランジスタのゲート幅（Ｗ長）を長くできることから、特に、増幅トランジスタＴｒＡのランダムノイズを低減することができるので、ノイズ特性が改善できるという利点がある。
なお、１／ｆノイズの式は、ノイズをＶｎ、係数をＫ、ゲート絶縁膜の容量をＣｏｘ、ゲート幅をＷ、ゲート長をＬとすると、Ｖｎ2＝Ｋ／（Ｃｏｘ・Ｗ・Ｌ）・（１/ｆ）で表される。したがって、ゲート幅（Ｗ）を大きくすることで、ノイズを低減できることがわかる。
【００３３】
また、溝２１の幅を制御することによりトランジスタのゲート幅（Ｗ長）を制御できるので、しきい値電圧の絶対値を容易に制御することができる。
さらに光電変換部１２と画素内トランジスタ部１３との間の素子分離領域１４の長さを十分にとることが可能になるので、画素内トランジスタ部１３のトランジスタで発生したリーク電流が光電変換部１２に対して悪影響を及ぼして暗電流の増加を引き起こすこともない。
【００３４】
次に、本発明の固体撮像装置に係る一実施の形態（第２実施例）を、図３の平面レイアウト図および概略構成断面図によって説明する。図３（２）は図３（１）中のＢ−Ｂ線断面を示す。また、図３では、固体撮像装置に形成される複数の画素のうちの一つの画素を代表して示す。
【００３５】
図３に示すように、半導体基板１１には、入射光を電気信号に変換する光電変換部１２が形成されている。上記半導体基板１１には、例えばシリコン基板が用いられる。
上記光電変換部１２は、例えばフォトダイオードで形成されている。
また上記半導体基板１１の上層には、上記光電変換部１２から読み出した信号電荷を電圧に変換する画素内トランジスタ部１３が形成されている。
さらに、上記半導体基板１１には、上記光電変換部１２と上記画素内トランジスタ部１３とを分離するｐ型不純物の拡散領域からなる素子分離領域１４が形成されている。この素子分離領域１４は、上記ウエル領域１５よりも高濃度に形成されている。この素子分離領域１４は、隣接する画素間の素子分離も行っている。
【００３６】
上記画素内トランジスタ部１３は、素子分離領域１４の一部を介して光電変換領域１２の１辺にそって形成されている。上記画素内トランジスタ部１３には、複数のトランジスタとして、リセットトランジスタＴｒＲ、増幅トランジスタＴｒＡ、選択トランジスタＴｒＳが順に直列に配列されている。
【００３７】
次に、上記複数のトランジスタの一つについて説明する。
上記半導体基板１１の上層には、上記画素内トランジスタ部１３が形成されるｐ型のウエル領域１５が形成されている。このウエル領域１５は、上記素子分離領域１４よりも低濃度に形成されている。上記ウエル領域１５には上記素子分離領域１４よりも深い溝２１が形成されている。この溝２１の底部にはｎ型のチャネル領域２２が形成され、このチャネル領域２２は溝２１の側壁にも形成されている。しかしながら、上記チャネル領域２２は上記素子分離領域１４よりも深い位置に形成されている。
また、上記溝２１の内面にはゲート絶縁膜３１が形成されている。このゲート絶縁膜３１は、酸化シリコン膜、窒化シリコン膜、もしくは酸化ハフニウム、酸化アルミニウム等の金属酸化膜、酸窒化ハフニウム、酸窒化アルミニウム等の酸窒化金属膜等の絶縁膜で形成されている。もしくは、これらの膜の複数種を選択した積層膜で形成されている。
さらに、上記溝２１の内部には、上記ゲート絶縁膜３１を介して形成されたゲート電極３２が埋め込まれている。このゲート電極３２は、例えばポリシリコン、タングステン、アルミニウム等の金属で形成されている。もしくは一部または全てをシリサイド化した金属シリサイド層を有しているもよい。
さらに上記ゲート電極３２のチャネル長方向の両側の上記半導体基板１１に、ｎ型のＬＤＤ（Lightly Doped Drain ）領域（図示せず）を介して、ｎ型のソース・ドレイン領域３３、３４、３５、３６が形成されている。このＬＤＤ領域は上記チャネル領域２２よりも濃度が高く、上記ソース・ドレイン領域３３、３４、３５、３６はＬＤＤ領域よりも濃度が高い。図面では、リセットトランジスタＴｒＲと増幅トランジスタＴｒＡとのソース・ドレイン領域３４、増幅トランジスタＴｒＡと選択トランジスタＴｒＳとのソース・ドレイン領域３５は共通化されている。
【００３８】
したがって、固体撮像装置２には、上記素子分離領域１４によって分離された光電変換部１２および画素内トランジスタ部１３が形成された画素１０が複数形成されている。
【００３９】
ここで、前記図１４によって説明した従来の固体撮像装置１０１と本発明の固体撮像装置１とを、前記図２の平面レイアウト図によって比較する。
前記図２（２）に示すように、従来の固体撮像装置１０１は、素子分離領域１１４上に画素内トランジスタ部１１３の各トランジスタのゲート電極１３２が絶縁膜（図示せず）を介して乗り上げるように形成されている。ゲート電極が乗り上げて形成される領域Ｓ分、光電変換部１１２の面積を小さく形成する必要があった。
一方、前記図２（１）に示すように、本発明の固体撮像装置１は、溝２１内にゲート電極３２が形成されるため、素子分離領域１４上にゲート電極３２が乗り上げるようなことがない。したがって、トランジスタサイズを小さくできる。
よって、画素１０の面積を同一として比較した場合、従来のゲート電極１３２が素子分離領域１１４上に乗り上げていた領域Ｓ分だけ、固体撮像装置１では光電変換部１２を画素内トランジスタ部１３側に大きく形成できる。これによって、本発明の固体撮像装置１のほうが従来の固体撮像装置１０１よりも感度を高めることができる。
また、溝２１内にゲート電極３２が埋め込まれて形成されているので、従来の固体撮像装置１０１のように電界集中が起こりやすいゲート電極１３２の素子分離領域１１４上への突き出し角部が無くなるので、ゲート電極３２の角部の電界が緩和される。このため、暗電流の低減が見込める。
【００４０】
本発明の固体撮像装置２では、素子分離領域１４よりも深い溝２１の底部にチャネル領域２２が形成されていることから、チャネル領域２２は不純物拡散領域からなる素子分離領域１４よりも深い位置に形成されている。これによって、チャネル領域２２が不純物拡散領域で形成される素子分離領域１４の影響を受けにくくなる。それとともに、溝２１内にゲート絶縁膜３１を介してゲート電極３２が形成されていることから、実効ゲート幅（Ｗ長）を長く保つことが可能となる。
【００４１】
これによって、第１実施例で説明したのと同様な問題点が解決される。
すなわち、溝２１内にゲート電極３２が形成されることで、ゲート電極３２のゲート幅（Ｗ長）方向が規定される。これによりゲート電極３２のゲート幅（Ｗ長）方向のばらつきが抑えられる。また、素子分離領域１４よりも深い溝２１の底部および側部にチャネル領域２２が形成されていることから、素子分離領域１４の下部側にチャネル領域２２が形成されている。このことから、素子分離領域１４中の不純物の影響をチャネル領域２２が受けにくくなるので、ゲート幅（Ｗ長）方向が狭くなるという問題が起きなくなる。たとえ、素子分離領域１４の影響がでたとしても、チャネル領域２２は溝２１の側部にも形成されているので、実効ゲート幅（Ｗ長）が十分に確保されている。このため、素子分離領域１４からの拡散の影響は少ない。また、実効のゲート幅（Ｗ長）方向は、溝２１によって規定されるので一定に形成されるため、トランジスタのしきい値電圧のゲート幅（Ｗ長）依存が少なくなる。よって、しきい値電圧のばらつきが少なくなり、しきい値電圧の絶対値が高くなることが抑えられる。
【００４２】
このように、トランジスタのしきい値電圧のゲート幅（Ｗ長）依存性を低減できるので、トランジスタのしきい値電圧のばらつきを低減することができるという利点がある。また、素子分離領域１４の影響を受けない分、トランジスタのゲート幅（Ｗ長）を長くできることから、特に、増幅トランジスタＴｒＡのランダムノイズを低減することができるので、ノイズ特性が改善できるという利点がある。
なお、１／ｆノイズの式は、ノイズをＶｎ、係数をＫ、ゲート絶縁膜の容量をＣｏｘ、ゲート幅をＷ、ゲート長をＬとすると、Ｖｎ2＝Ｋ／（Ｃｏｘ・Ｗ・Ｌ）・（１/ｆ）で表される。したがって、ゲート幅（Ｗ）を大きくすることで、ノイズを低減できることがわかる。
【００４３】
また、溝２１の幅を制御することによりトランジスタのゲート幅（Ｗ長）を制御できるので、しきい値電圧の絶対値を容易に制御することができる。
さらに光電変換部１２と画素内トランジスタ部１３との間の素子分離領域１４の長さを十分にとることが可能になるので、画素内トランジスタ部１３のトランジスタで発生したリーク電流が光電変換部１２に対して悪影響を及ぼして暗電流の増加を引き起こすこともない。
【００４４】
次に、上記説明した固体撮像装置１（２）のレイアウトの一例を、図４の平面レイアウト図によって説明する。
【００４５】
図４に示すように、固体撮像装置１（２）には、入射光を電気信号に変換する光電変換部（例えばフォトダイオード）１２を有する複数の画素１０が備えられている。上記複数の画素１０は、隣接する画素に対して行方向もしくは列方向にずらして配列された、いわゆるハニカム画素配列となっている。ここでは、一例として、走査方向に対して斜め４５度方向にずらした斜め格子画素配列とした。上記複数の画素１０のうち対角方向に隣接し合う二つの画素１０（１０Ａ）、１０（１０Ｂ）間に、光電変換部１２（１２Ａ）、１２（１２Ｂ）から読み出した信号電荷を電圧に変換する電荷電圧変換部１６が配置され、この電荷電圧変換部１６は上記二つの画素１０Ａ、１０Ｂに共有されている。さらに、画素の対角方向に隣接し合う二つの画素１０Ａ、１０Ｂで構成される画素対１８（１８Ａ）とこの画素対１８Ａに隣接する画素対１８（１８Ｂ）とで構成される２対の画素対と、各画素対１８Ａ、１８Ｂの上記電荷電圧変換部１６（１６Ａ）、１６（１６Ｂ）を接続した制御信号配線（図示せず）とを有する共有ブロックを備え、共有ブロックに一組の画素内トランジスタ部１３が配置されている。
【００４６】
上記画素内トランジスタ部１３には、例えば、リセットトランジスタＴｒＲ、信号増幅手段となる増幅トランジスタＴｒＡ、選択トランジスタＴｒＳを有する。すなわち、４画素で一つの画素内トランジスタ部１３を有する。そして例えば４行分の画素が１つのブロックに含まれるレイアウトとなっている。また各光電変換部１２の転送ゲートＴＧは光電変換部１２の角部に配置されており、垂直方向（光電変換部１２の対角方向）に隣接する画素１０Ａ、１０Ｂ間で電荷電圧変換部１６のフローティングディフュージョンＦＤを共有する。また、フローティングディフュージョンＦＤと光電変換部１２との間には転送ゲートＴＧが設けられている。
【００４７】
上記転送ゲートＴＧは、光電変換部１２のフォトダイオードのカソード電極と電荷電圧変換部であるフローティングディフュージョン部ＦＤとの間に接続され、光電変換部１２で光電変換され、ここに蓄積された信号電荷（ここでは、電子）を、ゲート電極（制御電極）に転送パルスが与えられることによってフローティングディフュージョン部ＦＤに転送する。
【００４８】
リセットトランジスタＴｒＲは、ドレイン電極がリセット線（図示せず）に接続され、ソース電極がフローティングディフュージョン部ＦＤに接続されている。そして、光電変換部１２からフローティングディフュージョン部ＦＤへの信号電荷の転送に先立って、ゲート電極にリセットパルスＲＳＴが与えられることによって、フローティングディフュージョン部ＦＤの電位をリセット電圧Ｖｒｓｔにリセットする。
【００４９】
増幅トランジスタＴｒＡは、ゲート電極がフローティングディフュージョン部ＦＤに接続され、ドレイン電極が画素電源Ｖｄｄに接続されている。そして、リセットトランジスタＴｒＲによってリセットされた後のフローティングディフュージョン部ＦＤの電位をリセットレベルとして出力する。さらに転送ゲートＴＧによって信号電荷が転送された後のフローティングディフュージョン部ＦＤの電位を信号レベルとして出力する。
【００５０】
選択トランジスタＴｒＳは、例えば、ドレイン電極が増幅トランジスタＴｒＡのソース電極に接続され、ソース電極が出力信号線（図示せず）に接続されている。そしてゲート電極に選択パルスＳＥＬが与えられることによってオン状態となり、画素１０を選択状態として増幅トランジスタＴｒＡから出力される信号を出力信号線（図示せず）に出力する。
なお、選択トランジスタＴｒＳについては、画素電源Ｖｄｄと増幅トランジスタＴｒＡのドレイン電極との間に接続した構成を採ることも可能である。
【００５１】
次に、本発明の固体撮像装置の製造方法に係る一実施の形態（第１実施例）を、図５〜図７の製造工程図によって説明する。図５〜図７では、本発明の要部である固体撮像装置の画素内トランジスタ部の複数のトランジスタのうちの一つのトランジスタを代表して示す。例えば、増幅トランジスタを示す。なお、図５（１）〜図７（１）はトランジスタのゲート幅（Ｗ長）方向の断面を示し、図７（２）はトランジスタの平面図を示す。
【００５２】
本発明の固体撮像装置の製造方法では、まず、図５（１）に示すように、半導体基板１１に光電変換部と画素内トランジスタ部とを分離する不純物拡散領域からなる素子分離領域１４を形成する。上記半導体基板１１にはシリコン基板を用い、上記素子分離領域１４は、例えばイオン注入により、例えばｐ型不純物であるホウ素（Ｂ）を１×１０13／ｃｍ2程度のドーズ量で半導体基板１１の上層部に導入することで形成される。その後、図示はしないが、半導体基板１１の上記素子分離領域１４で分離された光電変換部を形成する領域に、入射光を電気信号に変換する光電変換部を形成する。
また、半導体基板１１の上記素子分離領域１４で分離された画素内トランジスタ部を形成する領域に、光電変換部から読み出した信号電荷を電圧に変換する画素内トランジスタ部を形成する。
以下、画素内トランジスタ部の複数のトランジスタを形成する工程を説明する。ここでは代表して、一つのトランジスタ、例えば増幅トランジスタに着目して製造工程を説明する。したがって、増幅トランジスタ以外の選択トランジスタ、リセットトランジスタも増幅トランジスタと同様なプロセスで同時に形成することができる。
【００５３】
上記素子分離領域を形成した後、図５（２）に示すように、上記半導体基板１１にウエル領域１５を形成する。このウエル領域１５は、例えばイオン注入により、例えばｐ型不純物であるホウ素（Ｂ）を１×１０12／ｃｍ2程度のドーズ量で半導体基板１１の上記素子分離領域１４の下部に導入することで形成される。
なお、上記素子分離領域１４とウエル領域１５はどちらを先に形成してもよい。
【００５４】
次に、図５（３）に示すように、通常のレジスト塗布、リソグラフィ技術により、画素内トランジスタのゲート電極を形成する領域上に開口部を有するレジストパターンを形成し、そのレジストパターンをエッチングマスクに用いて、上記半導体基板１１をエッチングする。これによって、上記半導体基板１１に上記素子分離領域１４よりも深い溝２１を形成する。ただし、上記溝２１は上記ウエル領域１５内に形成されている。
【００５５】
次に、図６（４）に示すように、上記溝２１の底部の上記半導体基板１１にチャネル領域２２を形成する。このチャネル領域２２は、例えばイオン注入法によって、例えばｎ型不純物であるリン（Ｐ）もしくはヒ素（Ａｓ）を１×１０13／ｃｍ2程度のドーズ量で上記溝２１の底部の上記半導体基板１１に導入することで形成される。したがって、チャネル領域２２は、素子分離領域１４よりも深い位置に形成されることになるので、素子分離領域１４の不純物拡散の影響を受けない。
【００５６】
次に、図６（５）に示すように、上記溝２１の表面にゲート絶縁膜３１を形成する。このゲート絶縁膜３１は、例えば熱酸化によって、溝２１表面を酸化することで、酸化シリコン（Ｓｉ）膜で形成される。もちろん、化学気相成長法等の成膜技術によって形成することもできる。
なお、半導体基板１１表面にもゲート絶縁膜３１は形成される。
また、このゲート絶縁膜３１は、酸化シリコン膜、窒化シリコン膜、もしくは酸化ハフニウム、酸化アルミニウム等の金属酸化膜、酸窒化ハフニウム、酸窒化アルミニウム等の酸窒化金属膜等の絶縁膜で形成することもできる。もしくは、これらの膜の複数種を選択した積層膜で形成することもできる。
【００５７】
次に、図６（６）に示すように、上記ゲート絶縁膜３１上に上記溝２１の内部を埋め込むように導電膜５１を形成する。この導電膜５１は、例えばポリシリコンで形成する。もしくは、タングステン、アルミニウム等の金属で形成することもできる。
その後、上記半導体基板１１上の余剰な導電膜５１を除去する。例えば、化学的機械研磨（ＣＭＰ）法を用いる。もしくはエッチバック法を用いることもできる。
その結果、図７（７）に示すように、上記溝２１の内部にゲート絶縁膜３１を介して導電膜５１からなるゲート電極３２が形成される。
【００５８】
次に、図７（８）に示すように、上記ゲート電極３２の両側における素子分離領域１４で囲まれた活性化領域を形成する領域の半導体基板１１に、ｎ型のＬＤＤ（Lightly Doped Drain ）領域（図示せず）を形成する。さらにｎ型のＬＤＤ領域（図示せず）を介して、ｎ型のソース・ドレイン領域３４、３５を形成する。
上記ＬＤＤ領域は、例えばイオン注入により、ｎ型不純物のリン（Ｐ）もしくはヒ素（Ａｓ）を１×１０13／ｃｍ2程度のドーズ量で半導体基板１１に導入して形成する。また上記ソース・ドレイン領域３４、３５は、例えばイオン注入により、ｎ型不純物のリン（Ｐ）もしくはヒ素（Ａｓ）を１×１０15／ｃｍ2程度のドーズ量で半導体基板１１に導入して形成する。
【００５９】
次に、活性化アニールを行い、チャネル領域２２、ソース・ドレイン領域３４、３５等の活性化を行う。このようにして、画素内トランジスタ部の増幅トランジスタＴｒＡが形成される。
上記製造工程は、図７（９）に示すように、増幅トランジスタＴｒＡを形成すると同時にリセットトランジスタＴｒＲ、選択トランジスタＴｒＳも同時に形成することができる。
その結果、リセットトランジスタＴｒＲ、選択トランジスタＴｒＳも、半導体基板１１に形成された溝２１内にゲート絶縁膜３１を介してゲート電極３２が形成される上記増幅トランジスタＴｒＡと同一構造をとる。そして、各ゲート電極３２の両側には、ソース・ドレイン領域３３、３４、３５、３６が形成される。なお各ソース・ドレイン領域３３、３４、３５、３６のゲート電極３２側にＬＤＤ領域を形成してもよい。また、図示したように、リセットトランジスタＴｒＲと増幅トランジスタＴｒＡとのソース・ドレイン領域３４、増幅トランジスタＴｒＡと選択トランジスタＴｒＳとのソース・ドレイン領域３５は共通化されていてもよい。
【００６０】
このようにして、上記素子分離領域１４によって分離された光電変換部１２および画素内トランジスタ部１３が形成された画素１０が縦横に配列された固体撮像装置１が形成される。
【００６１】
上記製造方法では、素子分離領域１４よりも深い溝２１の底部にチャネル領域２２を形成することから、チャネル領域２２は不純物拡散領域からなる素子分離領域１４よりも深い位置に形成される。これによって、チャネル領域２２が不純物拡散領域で形成される素子分離領域１４の影響を受けにくくなる。それとともに、溝２１内にゲート絶縁膜３１を介してゲート電極３２を形成することから、実効ゲート幅（Ｗ長）を長く保つことが可能となる。
よって、トランジスタのしきい値電圧のばらつきを低減することができ、増幅トランジスタＴｒＡのランダムノイズを低減することができるので、固体撮像装置１の画質の向上を図ることができるという利点がある。
【００６２】
次に、本発明の固体撮像装置の製造方法に係る一実施の形態（第２実施例）を、図８〜図１０の製造工程図によって説明する。図８〜図１０では、本発明の要部である固体撮像装置の画素内トランジスタ部の複数のトランジスタのうちの一つのトランジスタを代表して示す。例えば、増幅トランジスタを示す。なお、図８（１）〜図１０（１）はトランジスタのゲート幅（Ｗ長）方向の断面を示し、図１０（２）はトランジスタの平面図を示す。
【００６３】
本発明の固体撮像装置の製造方法では、まず、図８（１）に示すように、半導体基板１１に光電変換部と画素内トランジスタ部とを分離する不純物拡散領域からなる素子分離領域１４を形成する。上記半導体基板１１にはシリコン基板を用い、上記素子分離領域１４は、例えばイオン注入により、例えばｐ型不純物であるホウ素（Ｂ）を１×１０13／ｃｍ2程度のドーズ量で半導体基板１１の上層部に導入することで形成される。その後、図示はしないが、半導体基板１１の上記素子分離領域１４で分離された光電変換部を形成する領域に、入射光を電気信号に変換する光電変換部を形成する。
また、半導体基板１１の上記素子分離領域１４で分離された画素内トランジスタ部を形成する領域に、光電変換部から読み出した信号電荷を電圧に変換する画素内トランジスタ部を形成する。
以下、画素内トランジスタ部の複数のトランジスタを形成する工程を説明する。ここでは代表して、一つのトランジスタ、例えば増幅トランジスタに着目して製造工程を説明する。したがって、増幅トランジスタ以外の選択トランジスタ、リセットトランジスタも増幅トランジスタと同様なプロセスで同時に形成することができる。
【００６４】
上記素子分離領域を形成した後、図８（２）に示すように、上記半導体基板１１にウエル領域１５を形成する。このウエル領域１５は、例えばイオン注入により、例えばｐ型不純物であるホウ素（Ｂ）を１×１０12／ｃｍ2程度のドーズ量で半導体基板１１の上記素子分離領域１４の下部に導入することで形成される。
なお、上記素子分離領域１４とウエル領域１５はどちらを先に形成してもよい。
【００６５】
次に、図８（３）に示すように、通常のレジスト塗布、リソグラフィ技術により、画素内トランジスタのゲート電極を形成する領域上に開口部を有するレジストパターンを形成し、そのレジストパターンをエッチングマスクに用いて、上記半導体基板１１をエッチングする。これによって、上記半導体基板１１に上記素子分離領域１４よりも深い溝２１を形成する。ただし、上記溝２１は上記ウエル領域１５内に形成されている。
【００６６】
次に、図９（４）に示すように、上記溝２１の底部の上記半導体基板１１にチャネル領域２２を形成する。このチャネル領域２２は、例えば斜めイオン注入法によって、例えばｎ型不純物であるリン（Ｐ）もしくはヒ素（Ａｓ）を、イオン注入時のチルト角を例えば２０度〜３０度に設定して、上記溝２１の底部の上記半導体基板１１に導入して形成される。上記イオン注入におけるｎ型不純物のリン（Ｐ）もしくはヒ素（Ａｓ）のドーズ量は、例えば１×１０13／ｃｍ2程度に設定される。
したがって、チャネル領域２２は、素子分離領域１４よりも深い位置に形成されることになるので、素子分離領域１４の不純物拡散の影響を受けることは少ない。
【００６７】
次に、図９（５）に示すように、上記溝１２の表面にゲート絶縁膜３１を形成する。このゲート絶縁膜３１は、例えば熱酸化によって、溝２１表面を酸化することで、酸化シリコン（Ｓｉ）膜で形成される。もちろん、化学気相成長法等の成膜技術によって形成することもできる。
なお、半導体基板１１表面にもゲート絶縁膜３１は形成される。
また、このゲート絶縁膜３１は、酸化シリコン膜、窒化シリコン膜、もしくは酸化ハフニウム、酸化アルミニウム等の金属酸化膜、酸窒化ハフニウム、酸窒化アルミニウム等の酸窒化金属膜等の絶縁膜で形成することもできる。もしくは、これらの膜の複数種を選択した積層膜で形成することもできる。
【００６８】
次に、図９（６）に示すように、上記ゲート絶縁膜３１上に上記溝２１の内部を埋め込むように導電膜５１を形成する。この導電膜５１は、例えばポリシリコンで形成する。もしくは、タングステン、アルミニウム等の金属で形成することもできる。
その後、上記半導体基板１１上の余剰な導電膜５１を除去する。例えば、化学的機械研磨（ＣＭＰ）法を用いる。もしくはエッチバック法を用いることもできる。
その結果、図１０（７）に示すように、上記溝２１の内部にゲート絶縁膜３１を介して導電膜５１からなるゲート電極３２が形成される。
【００６９】
次に、図１０（８）に示すように、上記ゲート電極３２の両側における素子分離領域１４で囲まれた活性化領域を形成する領域の半導体基板１１に、ｎ型のＬＤＤ（Lightly Doped Drain ）領域（図示せず）を形成する。さらにｎ型のＬＤＤ領域（図示せず）を介して、ｎ型のソース・ドレイン領域３４、３５を形成する。
上記ＬＤＤ領域は、例えばイオン注入により、ｎ型不純物のリン（Ｐ）もしくはヒ素（Ａｓ）を１×１０13／ｃｍ2程度のドーズ量で半導体基板１１に導入して形成する。また上記ソース・ドレイン領域３４、３５は、例えばイオン注入により、ｎ型不純物のリン（Ｐ）もしくはヒ素（Ａｓ）を１×１０15／ｃｍ2程度のドーズ量で半導体基板１１に導入して形成する。
【００７０】
次に、活性化アニールを行い、チャネル領域２２、ソース・ドレイン領域３４、３５等の活性化を行う。このようにして、画素内トランジスタ部の増幅トランジスタＴｒＡが形成される。
上記製造工程は、図１０（９）に示すように、増幅トランジスタＴｒＡを形成すると同時にリセットトランジスタＴｒＲ、選択トランジスタＴｒＳも同時に形成することができる。
その結果、リセットトランジスタＴｒＲ、選択トランジスタＴｒＳも、半導体基板１１に形成された溝２１内にゲート絶縁膜３１を介してゲート電極３２が形成される上記増幅トランジスタＴｒＡと同一構造をとる。そして、各ゲート電極３２の両側には、ソース・ドレイン領域３３、３４、３５、３６が形成される。なお各ソース・ドレイン領域３３、３４、３５、３６のゲート電極３２側にＬＤＤ領域を形成してもよい。また、図示したように、リセットトランジスタＴｒＲと増幅トランジスタＴｒＡとのソース・ドレイン領域３４、増幅トランジスタＴｒＡと選択トランジスタＴｒＳとのソース・ドレイン領域３５は共通化されていてもよい。
【００７１】
このようにして、上記素子分離領域１４によって分離された光電変換部１２および画素内トランジスタ部１３が形成された画素１０が縦横に配列された固体撮像装置１が形成される。
【００７２】
上記製造方法では、溝２１内にゲート電極３２を形成することから、ゲート電極３２のゲート幅（Ｗ長）方向が規定される。これによりゲート電極３２のゲート幅（Ｗ長）方向のばらつきが抑えられる。また、素子分離領域１４よりも深い溝２１の底部および側部にチャネル領域２２を形成することから、素子分離領域１４の下部側にチャネル領域２２が形成される。このことから、素子分離領域１４中の不純物の影響をチャネル領域２２が受けにくくなるので、ゲート幅（Ｗ長）方向が狭くなるという問題が起きなくなる。たとえ、素子分離領域１４の影響がでたとしても、チャネル領域２２は溝２１の側部にも形成されているので、実効ゲート幅（Ｗ長）が十分に確保されている。このため、素子分離領域１４からの拡散の影響は少ない。また、実効のゲート幅（Ｗ長）方向は、溝２１によって規定されるので一定に形成されるため、トランジスタのしきい値電圧のゲート幅（Ｗ長）依存が少なくなる。よって、しきい値電圧のばらつきが少なくなり、しきい値電圧の絶対値が高くなることが抑えられる。
よって、トランジスタのしきい値電圧のばらつきを低減することができ、増幅トランジスタＴｒＡのランダムノイズを低減することができるので、固体撮像装置２の画質の向上を図ることができるという利点がある。
【００７３】
次に、上記固体撮像装置１（２）の製造方法により、画素内トランジスタ部１３を形成した後の電極形成工程についての一例を、図１１および図１２の製造工程断面図によって説明する。
【００７４】
前記画素内トランジスタ部１３が形成された後、図１１（１）に示すように、半導体基板１１上に第１絶縁膜４１、エッチングストッパとなる第２絶縁膜４２、層間絶縁膜の主要部となる第３絶縁膜４３を形成する。上記第１絶縁膜４１は、例えば酸化シリコン膜で、例えば２０ｎｍ〜５０ｎｍの厚さに形成する。上記第２絶縁膜４２は、例えば窒化シリコン膜で、例えば１０ｎｍ〜２０ｎｍの厚さに形成スル。上記第３絶縁膜は、例えば酸化シリコン膜で、例えば２００ｎｍ〜３００ｎｍの厚さに形成する。上記各膜厚は一例であって、上記膜厚に限定されることはなく、適宜設定される。
【００７５】
次に、図１１（２）に示すように、通常のレジストマスク（図示せず）を用いたエッチングにより、上記第３絶縁膜４３、第２絶縁膜４２、第１絶縁膜４１を貫通して、例えばゲート電極３２に通じるコンタクトホール４５を形成する。このコンタクトホールの形成工程では、図示はしていないが、画素内トランジスタ部の各ソース・ドレイン領域、光電変換部のフローティングディフュージョン部等に通じるコンタクトホールも同時に形成することができる。このエッチングでは、第３絶縁膜４３を第２絶縁膜４２に対して選択的に異方性ドライエッチングを行い、第２絶縁膜４２上で一旦エッチングを停止する。次に第２絶縁膜４２を第１絶縁膜４１に対して選択的に異方性ドライエッチングを行い、第１絶縁膜４１上で一旦エッチングを停止する。最後に第１絶縁膜４１をエッチングすることで、上記コンタクトホール４５が形成される。
【００７６】
次に、図１２（３）に示すように、上記コンタクトホール４５内に電極４６を形成する。例えば、コンタクトホール４５内に導電膜を埋め込み、第３絶縁膜４３上の余剰な導電膜を除去して、コンタクトホール４５内部に導電膜からなる電極４６を形成する。上記導電膜には、例えばタングステン膜を用いる。
【００７７】
次に、本発明の撮像装置に係る一実施の形態を、図１３のブロック図によって説明する。この撮像装置は、本発明の固体撮像装置を用いたものである。
【００７８】
図１３に示すように、撮像装置２００は、撮像部２０１に固体撮像装置（図示せず）を備えている。この撮像部２０１の集光側には像を結像させる結像光学系２０２が備えられ、また、撮像部２０１には、それを駆動する駆動回路、固体撮像装置で光電変換された信号を画像に処理する信号処理回路等を有する信号処理部２０３が接続されている。また上記信号処理部２０３によって処理された画像信号は画像記憶部（図示せず）によって記憶させることができる。このような撮像装置２００において、上記固体撮像素子には、前記実施の形態で説明した固体撮像装置１または固体撮像装置２を用いることができる。
【００７９】
本発明の撮像装置２００では、本願発明の固体撮像装置１または２を用いることから、上記説明したのと同様に、各画素の受光部の感度が十分に確保される。よって、画素特性、例えば高感度化が可能になるという利点がある。またフレアーを低減できるという利点がある。
【００８０】
なお、本発明の撮像装置２００は、上記構成に限定されることはなく、固体撮像装置を用いる撮像装置であれば如何なる構成のものにも適用することができる。
【００８１】
上記固体撮像装置１または２は、ワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。また、本発明は、固体撮像装置のみではなく、撮像装置にも適用可能である。この場合、撮像装置として、高画質化の効果が得られる。ここで、撮像装置は、例えば、カメラや撮像機能を有する携帯機器のことを示す。また「撮像」は、通常のカメラ撮影時における像の撮りこみだけではなく、広義の意味として、指紋検出なども含むものである。
【図面の簡単な説明】
【００８２】
【図１】本発明の固体撮像装置に係る一実施の形態（第１実施例）を示した平面レイアウト図および概略構成断面図である。
【図２】従来の固体撮像装置と本発明の固体撮像装置とを比較した平面レイアウト図図である。
【図３】本発明の固体撮像装置に係る一実施の形態（第２実施例）を示した平面レイアウト図および概略構成断面図である。
【図４】本発明の固体撮像装置のレイアウトの一例を示した平面レイアウト図である。
【図５】本発明の固体撮像装置の製造方法に係る一実施の形態（第１実施例）を示した製造工程図である。
【図６】本発明の固体撮像装置の製造方法に係る一実施の形態（第１実施例）を示した製造工程図である。
【図７】本発明の固体撮像装置の製造方法に係る一実施の形態（第１実施例）を示した製造工程図である。
【図８】本発明の固体撮像装置の製造方法に係る一実施の形態（第２実施例）を示した製造工程図である。
【図９】本発明の固体撮像装置の製造方法に係る一実施の形態（第２実施例）を示した製造工程図である。
【図１０】本発明の固体撮像装置の製造方法に係る一実施の形態（第２実施例）を示した製造工程図である。
【図１１】電極の製造方法の一例を示した製造工程断面図である。
【図１２】電極の製造方法の一例を示した製造工程断面図である。
【図１３】本発明の撮像装置に係る一実施の形態を示したブロック図である。
【図１４】従来のＣＭＯＳイメージセンサーを示したレイアウト図である。
【図１５】従来の画素内トランジスタ部のトランジスタの断面構造を示した断面図である。
【符号の説明】
【００８３】
１…固体撮像装置、１１…半導体基板、１２…光電変換部、１３…画素内トランジスタ部、２１…溝、２２…チャネル領域、３１…ゲート絶縁膜、３２…ゲート電極、３４，３５…ソース・ドレイン領域、ＴｒＡ…増幅トランジスタ
【図１】
2009302103.tif 000003
【図２】
2009302103.tif 000004
【図３】
2009302103.tif 000005
【図４】
2009302103.tif 000006
【図５】
2009302103.tif 000007
【図６】
2009302103.tif 000008
【図７】
2009302103.tif 000009
【図８】
2009302103.tif 000010
【図９】
2009302103.tif 000011
【図１０】
2009302103.tif 000012
【図１１】
2009302103.tif 000013
【図１２】
2009302103.tif 000014
【図１３】
2009302103.tif 000015
【図１４】
2009302103.tif 000016
【図１５】
2009302103.tif 000017