(57)【要約】【課題】本発明は、画像表示装置及び画像表示方法に関し、例えば有機ＥＬ素子によるアクティブマトリックス型の表示装置に適用して、複数ラインで同時に駆動トランジスタのしきい値電圧のばらつき補正処理を実行する場合に、横方向のすじの発生を防止して画質の劣化を有効に回避する。【効果】本発明は、駆動トランジスタのしきい値電圧のばらつき補正処理を同時に実行する複数ラインにおいて、時間軸方向及び又は走査線方向に、しきい値電圧のばらつき補正処理に対する階調設定処理の順序を入れ換える。【選択図】        図１
2009237041.tif 000002
【特許請求の範囲】
【請求項１】
画素回路をマトリックス状に配置して形成された表示部に対して、信号線駆動回路及び走査線駆動回路により前記画素回路を駆動することにより、前記表示部で所望の画像を表示する画像表示装置において、
前記画素回路は、
少なくとも発光素子と、
信号レベル保持用コンデンサと、
前記発光素子を駆動する駆動トランジスタと、
前記走査線駆動回路から出力される書込み信号によりオン動作する書込トランジスタとを有し、
前記信号線駆動回路及び走査線駆動回路の駆動により、非発光期間と発光期間とを繰り返し、
前記非発光期間において、前記信号レベル保持用コンデンサの端子間電圧を前記駆動トランジスタのしきい値電圧に依存した電圧に設定するしきい値電圧のばらつき補正処理を実行した後、前記書込トランジスタをオン動作させて、前記発光素子の発光輝度を示す階調電圧を前記信号レベル保持用コンデンサに設定された電圧で補正して前記駆動トランジスタに設定する階調設定処理を実行し、
前記発光期間において、前記駆動トランジスタにより前記発光素子を駆動して前記階調設定処理で設定された階調で前記発光素子を発光させ、
前記表示部は、
前記信号線駆動回路及び走査線駆動回路の駆動により、
複数ラインの前記画素回路において、前記しきい値電圧のばらつき補正処理を同時に実行した後、前記階調設定処理を順次実行し、
前記複数ラインの前記画素回路において、時間軸方向及び又は走査線方向に、前記しきい値電圧のばらつき補正処理に対する前記階調設定処理の順序を入れ換える
ことを特徴とする画像表示装置。
【請求項２】
前記画素回路は、
前記しきい値電圧のばらつき補正処理において、
前記信号レベル保持用コンデンサの端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定する準備処理の後、前記信号レベル保持用コンデンサの端子間電圧を前記駆動トランジスタを介して放電することにより、前記信号レベル保持用コンデンサの端子間電圧を前記駆動トランジスタのしきい値電圧に設定し、
前記準備処理において、
前記書込トランジスタにより前記駆動トランジスタのゲートを前記信号線に接続して、前記信号線により前記信号レベル保持用コンデンサのゲート側端を所定電圧に設定すると共に、
前記駆動トランジスタのドレイン電圧の立ち下げにより、前記駆動トランジスタを介して前記信号レベル保持用コンデンサの前記発光素子側端の電圧を立ち下げることにより、
前記信号レベル保持用コンデンサの端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定する
ことを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記複数ラインが、連続するラインである
ことを特徴とする請求項１に記載の画像表示装置。
【請求項４】
前記表示部は、
前記階調設定処理の順序の入れ換えに連動して、前記非発光期間を終了するタイミングを入れ換えて、前記複数ラインの画素回路における前記発光期間の長さが等しくなるように設定された
ことを特徴とする請求項１に記載の画像表示装置。
【請求項５】
前記複数ラインが、連続する２ラインであり、
前記表示部は、
連続するフィールドにおいて、前記連続する２ラインにおける前記階調設定処理の順序を入れ換えることにより、前記複数ラインの前記画素回路において、時間軸方向に、前記しきい値電圧のばらつき補正処理に対する前記階調設定処理の順序を入れ換える
ことを特徴とする請求項１に記載の画像表示装置。
【請求項６】
前記複数ラインが、連続する３ライン以上であり、
前記表示部は、
連続するフィールドにおいて、前記複数ラインにおける前記階調設定処理の順序を順次循環的に切り換えることにより、前記複数ラインの前記画素回路において、時間軸方向に、前記しきい値電圧のばらつき補正処理に対する前記階調設定処理の順序を入れ換える
ことを特徴とする請求項１に記載の画像表示装置。
【請求項７】
前記複数ラインが、連続する３ライン以上であり、
前記表示部は、
連続するフィールドにおいて、前記複数ラインにおける前記階調設定処理の順序を逆転させることにより、前記複数ラインの前記画素回路において、時間軸方向に、前記しきい値電圧のばらつき補正処理に対する前記階調設定処理の順序を入れ換える
ことを特徴とする請求項１に記載の画像表示装置。
【請求項８】
前記複数ラインが、連続する複数ラインであり、
前記表示部は、
連続するフィールドにおいて、前記しきい値電圧のばらつき補正処理を同時に実行して前記階調設定処理を順次実行する前記複数ラインを切り換えることにより、前記複数ラインの画素回路において、前記時間軸方向に、前記しきい値電圧のばらつき補正処理に対する前記階調設定処理の順序を入れ換える
ことを特徴とする請求項１に記載の画像表示装置。
【請求項９】
前記表示部は、
前記複数ラインの前記画素回路において、走査線に対する接続が前記走査線方向で異なるように設定されることにより、前記走査線方向に、前記しきい値電圧のばらつき補正処理に対する前記階調設定処理の順序を入れ換える
ことを特徴とする請求項１に記載の画像表示装置。
【請求項１０】
画素回路をマトリックス状に配置して形成された表示部に対して、信号線駆動回路及び走査線駆動回路により前記画素回路を駆動することにより、前記表示部で所望の画像を表示する画像表示装置における画像表示方法において、
前記画素回路は、
少なくとも発光素子と、
信号レベル保持用コンデンサと、
前記発光素子を駆動する駆動トランジスタと、
前記走査線駆動回路から出力される書込み信号によりオン動作する書込トランジスタとを有し、
前記画像表示方法は、
前記信号線駆動回路及び走査線駆動回路の駆動により、前記発光素子の発光を停止させる非発光ステップと、前記発光素子を発光させる発光ステップとを繰り返し、
前記非発光ステップにおいて、
前記信号レベル保持用コンデンサの端子間電圧を前記駆動トランジスタのしきい値電圧に依存した電圧に設定するしきい値電圧のばらつき補正処理を実行した後、前記書込トランジスタをオン動作させて、前記発光素子の発光輝度を示す階調電圧を前記信号レベル保持用コンデンサに設定された電圧で補正して前記駆動トランジスタに設定する階調設定処理を実行し、
前記発光ステップにおいて、
前記駆動トランジスタにより前記発光素子を駆動して前記階調設定処理で設定された階調で前記発光素子を発光させ、
前記非発光ステップにおいて、
前記信号線駆動回路及び走査線駆動回路の駆動により、
複数ラインの前記画素回路において、前記しきい値電圧のばらつき補正処理を同時に実行した後、前記階調設定処理を順次実行し、
前記複数ラインの前記画素回路において、時間軸方向及び又は走査線方向に、前記しきい値電圧のばらつき補正処理に対する前記階調設定処理の順序を入れ換える
ことを特徴とする画像表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置及び画像表示方法に関し、例えば有機ＥＬ（Electro Luminescence）素子によるアクティブマトリックス型の表示装置に適用することができる。本発明は、駆動トランジスタのしきい値電圧のばらつき補正処理を同時に実行する複数ラインにおいて、時間軸方向及び又は走査線方向に、しきい値電圧のばらつき補正処理に対する階調設定処理の順序を入れ換えることにより、複数ラインで同時に駆動トランジスタのしきい値電圧のばらつき補正処理を実行する場合に、横方向のすじの発生を防止して画質の劣化を有効に回避する。
【背景技術】
【０００２】
従来、有機ＥＬ素子を用いたアクティブマトリックス型の表示装置は、有機ＥＬ素子と有機ＥＬ素子を駆動する駆動回路とによる画素回路をマトリックス状に配置して表示部が形成され、この表示部の周囲に配置した信号線駆動回路及び走査線駆動回路により各画素回路を駆動して所望の画像を表示する。
【０００３】
この有機ＥＬ素子を用いた表示装置に関して、特開２００５−３４５７２２号公報には、有機ＥＬ素子を駆動する駆動トランジスタのしきい値電圧のばらつきを補正して階調を設定することにより、このしきい値電圧のばらつきによる発光輝度のばらつきを防止し、Ｎチャンネル型のトランジスタを使用する場合でも、高い画質を確保する方法が提案されている。また特開２００７−１３３２８４号公報には、このしきい値電圧のばらつきを補正する処理を複数回の期間に分けて実行する構成が提案されている。
【０００４】
すなわちこの種の表示装置に適用されるトランジスタは、ソースドレイン電流Ｉｄｓを次式により表すことができる。なおＶｇｓは、このトランジスタのゲートソース間電圧である。またμは移動度、Ｗはチャンネル幅、Ｌはチャンネル長、Ｃｏｘは単位面積当りのゲート絶縁膜の容量、Ｖｔｈはしきい値電圧である。
【０００５】
【数１】
2009237041.tif 000003
【０００６】
従ってトランジスタのゲートソース間電圧Ｖｇｓを設定してソースドレイン電流Ｉｄｓにより有機ＥＬ素子を駆動する場合、ソースドレイン電流Ｉｄｓは、トランジスタのしきい値電圧Ｖｔｈのばらつきの影響を受けてばらつき、その結果、有機ＥＬ素子の発光輝度もばらつくことになる。
【０００７】
ここでソースドレイン電流Ｉｄｓ及びゲートソース間電圧ＶｇｓをＩｒｅｆ及びＶｒｅｆとおき、（１）式を変形すれば、次式の関係式を得ることができる。
【０００８】
【数２】
2009237041.tif 000004
【０００９】
従って有機ＥＬ素子の発光輝度を示す電圧Ｖｄａｔａとこの（２）式により示す電圧Ｖｒｅｆとの差分電圧（Ｖｄａｔａ−Ｖｒｅｆ）によりゲートソース間電圧Ｖｇｓを設定すれば、（１）式から次式の関係式を得ることができる。
【００１０】
【数３】
2009237041.tif 000005
【００１１】
ここでこの（３）式においては、しきい値電圧Ｖｔｈの項が含まれていないことにより、しきい値電圧Ｖｔｈのばらつきによる発光輝度のばらつきを防止できることが判る。従って（２）式により表される有機ＥＬ素子を駆動するトランジスタの特性による一定電圧Ｖｒｅｆ、一定電流Ｉｒｅｆだけこのトランジスタのゲートソース間電圧Ｖｇｓ、ソースドレイン電流Ｉｄｓをバイアスさせれば、このトランジスタのしきい値電圧Ｖｔｈのばらつきによる発光輝度のばらつきを防止できることが判る。
【００１２】
ここでＩｒｅｆ＝０とおくと、（２）式からＶｒｅｆ＝Ｖｔｈとなり、（３）式は、Ｉｄｓ＝β／２・（Ｖｄａｔａ）2 となり、この場合も、しきい値電圧Ｖｔｈのばらつきによる発光輝度のばらつきを防止できることが判る。この場合、単に、ゲートソース間電圧Ｖｇｓのバイアスによりトランジスタのしきい値電圧Ｖｔｈのばらつきによる発光輝度のばらつきを補正できることが判る。特開２００５−３４５７２２号公報、特開２００７−１３３２８４号公報に開示されている駆動トランジスタのしきい値電圧のばらつき補正は、この補正原理によるものである。
【００１３】
ここで図１７は、この特開２００７−１３３２８４号公報に開示の表示装置を示す接続図である。この表示装置１は、水平セレクタ（ＨＳＥＬ）２により信号線駆動回路３が構成され、またライトスキャナ（ＷＳＣＮ）４Ａ、ドライブスキャナ（ＤＳＣＮ）４Ｂにより走査線駆動回路５が構成される。
【００１４】
ここで水平セレクタ２は、表示部６の信号線ＳＩＧにそれぞれ対応する複数のラッチ回路で入力画像データＤ１を順次ラッチすることにより、この画像データＤ１を各信号線ＳＩＧに振り分ける。また各信号線ＳＩＧに振り分けた画像データＤ１をそれぞれディジタルアナログ変換処理し、各信号線ＳＩＧに接続された各画素の階調を順次示す駆動信号Ｓｓｉｇを信号線ＳＩＧ毎に生成する。水平セレクタ２は、この駆動信号Ｓｓｉｇを対応する信号線ＳＩＧに出力する。
【００１５】
ライトスキャナ４Ａ、ドライブスキャナ４Ｂは、それぞれ図示しない信号生成回路で生成された基準信号を順次転送することにより、各走査線の駆動信号ＤＳ、ＷＳを生成し、この駆動信号ＤＳ、ＷＳをそれぞれ対応する走査線に出力する。
【００１６】
表示部６は、所定の画素回路７をマトリックス状に配置して形成される。ここで画素回路７は、信号レベル保持用コンデンサＣ１の両端をそれぞれゲート及びソースに接続したソースフォロワ回路構成のＮＭＯＳトランジスタＴＲ１（以下、駆動トランジスタと呼ぶ）により、電流駆動型の発光素子である有機ＥＬ素子８を駆動する。なおここでＣｐは、有機ＥＬ素子８の容量成分である。またＶｓｓ１は、有機ＥＬ素子８のカソード電圧である。
【００１７】
この駆動トランジスタＴＲ１は、ドライブスキャナ４Ｂから出力される駆動信号ＤＳによりオンオフ動作するＮＭＯＳトランジスタＴＲ２を介して、駆動用電源Ｖｄｄにドレインが接続される。これにより画素回路７は、駆動信号ＤＳによるトランジスタＴＲ２のオンオフ制御により駆動トランジスタＴＲ１への電源Ｖｄｄの供給が制御され、有機ＥＬ素子８の発光、非発光が制御される。
【００１８】
また駆動トランジスタＴＲ１は、ライトスキャナ４Ａから出力される駆動信号である書込み信号ＷＳによりオンオフ動作するＮＭＯＳトランジスタＴＲ５を介して、ゲートが信号線ＳＩＧに接続される。これにより画素回路７は、信号線ＳＩＧを介して駆動トランジスタＴＲ１のゲートに接続された信号レベル保持用コンデンサＣ１の一端の電圧を所望の電圧に設定できるように構成される。
【００１９】
ここで画素回路７は、トランジスタＴＲ２により駆動トランジスタＴＲ１の電源の供給が停止されて有機ＥＬ素子８の発光を停止する非発光期間が開始し、トランジスタＴＲ５のオン動作により、信号線ＳＩＧを介して信号レベル保持用コンデンサＣ１のゲート側端の電圧が一旦立ち上げられる。この場合、信号レベル保持用コンデンサＣ１の有機ＥＬ素子８側端の電圧は、ゲート側端の電圧の上昇により一旦上昇するものの、有機ＥＬ素子８による放電により、有機ＥＬ素子８のしきい値電圧に保持される。
【００２０】
続いて画素回路７は、信号線ＳＩＧを介して信号レベル保持用コンデンサＣ１のゲート側端の電圧が立ち下げられ、これと連動して信号レベル保持用コンデンサＣ１によるカップリングにより信号レベル保持用コンデンサＣ１の有機ＥＬ素子８側端が有機ＥＬ素子８のしきい値電圧以下の電圧に立ち下がる。この信号線ＳＩＧの電圧の立ち上げ及び立ち下げにより画素回路７は、信号レベル保持用コンデンサＣ１の端子間電圧が駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈ以上の電圧に設定され、しきい値電圧Ｖｔｈのばらつきを補正する前の準備段階の処理が完了する。
【００２１】
続いて画素回路７は、トランジスタＴＲ２により駆動トランジスタＴＲ１への電源の供給が開始され、これにより信号レベル保持用コンデンサＣ１の端子間電圧によるゲートソース間電圧により駆動トランジスタＴＲ１によって信号レベル保持用コンデンサＣ１の有機ＥＬ素子８側端が徐々に充電され、信号レベル保持用コンデンサＣ１の端子間電圧が徐々に低下する。またこの信号レベル保持用コンデンサＣ１の端子間電圧が駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈにまで低下すると、駆動トランジスタＴＲ１による充電の処理が停止する。これにより画素回路７は、信号レベル保持用コンデンサＣ１の端子間電圧が駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈに設定される。これにより画素回路７は、駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈのばらつき補正処理が完了する。
【００２２】
画素回路７では、この駆動トランジスタＴＲ１によって信号レベル保持用コンデンサＣ１の有機ＥＬ素子８側端を充電して、信号レベル保持用コンデンサＣ１の端子間電圧を駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈに設定する期間が、所定の休止期間を間に挟んで複数回の期間に設定される。なお１水平走査期間で十分な期間を確保できる場合には、１水平走査期間で準備処理からの一連の処理を実行するようにしてもよい。
【００２３】
続いて画素回路７は、トランジスタＴＲ５を介してトランジスタＴＲ１のゲートに有機ＥＬ素子８の発光輝度を指示する階調電圧が設定され、これにより信号レベル保持用コンデンサＣ１に設定された駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈにより階調電圧が補正されて信号レベル保持用コンデンサＣ１の端子間電圧が設定される。
【００２４】
画素回路７は、トランジスタＴＲ５により信号線ＳＩＧを駆動トランジスタＴＲ１のゲートに接続した状態で、一定期間の間、トランジスタＴＲ２により駆動トランジスタＴＲ１に電源が供給された後、トランジスタＴＲ５がオフ状態に設定されて発光期間が開始する。
【００２５】
この特開２００７−１３３２８４号公報に開示の構成によれば、休止期間を間に挟んでしきい値電圧のばらつきを補正する処理を複数回の期間で実行することにより、高解像度化により１水平走査期間の間でしきい値電圧のばらつき補正処理に十分な期間を確保できない場合でも、複数の水平走査期間で十分な時間を確保してしきい値電圧Ｖｔｈのばらつき補正処理を実行することができる。
【００２６】
またトランジスタＴＲ５により信号線ＳＩＧを駆動トランジスタＴＲ１のゲートに接続した状態で、一定期間の間、トランジスタＴＲ２により駆動トランジスタＴＲ１に電源を供給した後、トランジスタＴＲ５をオフ状態に設定することにより、駆動トランジスタＴＲ１の移動度が大きい画素回路７程、信号レベル保持用コンデンサＣ１の端子間電圧を低減することができ、これにより駆動トランジスタＴＲ１の移動度のばらつきによる発光輝度のばらつきを防止することができる。
【００２７】
ところこの図１７の構成では、１つの画素回路７に３つのトランジスタを設けることが必要であり、画素回路７の構成が複雑な欠点がある。この欠点を解消する１つの方法として、電源制御用のトランジスタＴＲ２を省略して走査線駆動回路により駆動トランジスタＴＲ１の電源を制御する方法が考えられる。
【００２８】
図１８は、このトランジスタＴＲ２を省略して考えられる表示装置を示す接続図である。この図１８において、図１７と同一の構成は、対応する符号を付して示し、重複した説明は省略する。この表示装置１１は、所定の絶縁基板上に表示部１２が作成され、この表示部１２の周囲に信号線駆動回路１３及び走査線駆動回路１４が設けられる。信号線駆動回路１３には、水平セレクタ（ＨＳＥＬ）１５が設けられ、また走査線駆動回路１４には、ライトスキャナ（ＷＳＣＮ）１６Ａ、ドライブスキャナ（ＤＳＣＮ）１６Ｂが設けられる。
【００２９】
水平セレクタ１５は、水平セレクタ２と同様にして各信号線ＳＩＧに画像データＤ１を振り分けてディジタルアナログ変換処理する。水平セレクタ１５は、所定の固定電圧Ｖｏｆｓとこのディジタルアナログ変換結果とを交互に出力することにより、固定電圧Ｖｏｆｓを間に挟んで、信号線ＳＩＧに接続された各画素の階調を示す階調電圧Ｖｓｉｇの連続による駆動信号Ｓｓｉｇを各信号線ＳＩＧに出力する（図１９（Ｃ）参照）。
【００３０】
ライトスキャナ１６Ａ、ドライブスキャナ１６Ｂは、それぞれ図示しない信号生成回路で生成された基準信号を順次転送することにより、各走査線の駆動信号ＤＳ、ＷＳを生成し、この駆動信号ＤＳ、ＷＳをそれぞれ対応する走査線に出力する。
【００３１】
表示部１２は、画素回路１７をマトリックス状に配置して作成される。ここで画素回路１７は、駆動トランジスタＴＲ１の電源を制御するトランジスタＴＲ２が省略された点、このトランジスタＴＲ２の省略に関連する構成が異なる点を除いて、図１７の画素回路７と同一に構成される。
【００３２】
ここで図１９は、この画素回路１７の動作の説明に供するタイムチャートである。なお以下においては、説明の簡略化のため、信号レベル保持用コンデンサＣ１の容量に対して駆動トランジスタＴＲ１のゲートノードの寄生容量は十分に小さいと仮定し、有機ＥＬ素子８の容量Ｃｐは信号レベル保持用コンデンサＣ１の容量に比して十分に大きいと仮定する。またこの表示装置１１は、フィールド単位のライン順次により各画素回路１７の発光輝度を設定し、これに対応して図１９では、連続するラインに関する信号、構成を符号ｉ、ｉ＋１を用いて示す。また信号レベル保持用コンデンサＣ１の端子間電圧を駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈ以上に設定する準備処理の期間を「準備」により示す。またこの駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈ以上に設定された信号レベル保持用コンデンサＣ１の端子間電圧を１回の期間で駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈに設定するものとして、この期間を「Ｖｔｈ補正」により示し、その後、駆動トランジスタＴＲ１の移動度のばらつきを補正する期間を「μ補正」により示す。
【００３３】
図１９に示すように、各画素回路１７は、有機ＥＬ素子８の発光を停止させる非発光期間Ｔ１が時点ｔ１で開始すると、駆動信号ＤＳの電圧が発光期間Ｔ２の電圧Ｖｄｄから基準電圧Ｖｓｓ２に立ち下げられる（図１９（Ｂ１）及び（Ｂ２））。ここでこの基準電圧Ｖｓｓ２は、有機ＥＬ素子８のカソード電圧Ｖｓｓ１に有機ＥＬ素子８のしきい値電圧を加算した電圧より低い電圧に設定される。これにより画素回路１７は、駆動トランジスタＴＲ１の駆動信号ＤＳ側端がソースとして機能し、有機ＥＬ素子８のアノード電圧が立ち下がり、有機ＥＬ素子８が発光を停止する。また駆動トランジスタＴＲ１を介して信号レベル保持用コンデンサＣ１の有機ＥＬ素子８側端から蓄積電荷が放電し、これにより信号レベル保持用コンデンサＣ１の有機ＥＬ素子８側端の電圧（駆動トランジスタＴＲ１のソース電圧Ｖｓ）（図１９（Ｅ１）及び（Ｅ２））が電圧Ｖｓｓ２に設定される。
【００３４】
また画素回路１７は、駆動信号Ｓｓｉｇにより信号線ＳＩＧが所定電圧Ｖｏｆｓに立ち下げられると、書込み信号ＷＳにより書込トランジスタＴＲ５がオン状態に切り換えられる（図１９（Ａ１）、（Ａ２）及び（Ｃ））。これにより画素回路１７は、駆動トランジスタＴＲ１のゲート電圧Ｖｇ（図１９（Ｄ１）及び（Ｄ２））がこの信号線ＳＩＧの電圧Ｖｏｆｓに設定され、信号レベル保持用コンデンサＣ１の端子間電圧がＶｏｆｓ−Ｖｓｓ２に設定される。ここで画素回路１７では、この端子間電圧Ｖｏｆｓ−Ｖｓｓ２が駆動トランジスタＴＲ１のしきい値電圧をＶｔｈより大きくなるように（Ｖｓｓ２＜Ｖｏｆｓ−Ｖｔｈ）、電圧Ｖｏｆｓ、Ｖｓｓ２が設定される。
【００３５】
これにより画素回路１７では、信号レベル保持用コンデンサＣ１の端子間電圧が駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈより大きな電圧に設定され、信号レベル保持用コンデンサＣ１に駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈを設定するための準備処理が実行される（図１９（Ｆ１）及び（Ｆ２））。なおこれにより基準電圧Ｖｏｆｓは、駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈのばらつき補正後に駆動トランジスタＴＲ１がオン動作しない電圧である必要がある。すなわち有機ＥＬ素子８のしきい値電圧をＶｔｈｏｌｅｄとすると、Ｖｏｆｓ＜Ｖｓｓ１＋Ｖｔｈｏｌｅｄ＋Ｖｔｈを満たす必要がある。
【００３６】
続いて画素回路１７は、駆動信号Ｓｓｉｇが固定電位Ｖｏｆｓに保持されている期間の時点ｔ２で、書込トランジスタＴＲ５をオン状態に保持したままの状態で、駆動信号ＤＳが発光期間Ｔ２の電圧Ｖｄｄに立ち上げられて駆動トランジスタＴＲ１への電源の供給が開始される（図１９（Ｂ１）及び（Ｂ２））。また続いて信号線ＳＩＧの信号レベルが階調電圧Ｖｓｉｇに設定される直前の時点で、書込み信号ＷＳにより書込トランジスタＴＲ５がオフ状態に切り換えられる。
【００３７】
これにより画素回路１７は、信号レベル保持用コンデンサＣ１の端子間電圧が駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈより大きい場合であることを条件に、駆動トランジスタＴＲ１を介して電源Ｖｄｄにより信号レベル保持用コンデンサＣ１の有機ＥＬ素子８側端に充電電流が流れ、駆動トランジスタＴＲ１のソース電圧Ｖｓが徐々に上昇する（図１９（Ｄ１）、（Ｄ２）、（Ｅ１）及び（Ｅ２））。その結果、画素回路１７は、信号レベル保持用コンデンサＣ１の端子間電圧が徐々に駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈに接近する。また信号レベル保持用コンデンサＣ１の端子間電圧が駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈとなると、ソース電圧Ｖｓの上昇が停止する。これにより画素回路１７は、信号レベル保持用コンデンサＣ１の端子間電圧が駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈに設定される。
【００３８】
画素回路１７は、続いて駆動信号Ｓｓｉｇが当該画素回路１７の階調電圧Ｖｓｉｇに設定されている時点ｔ３で書込み信号ＷＳが立ち上げられて書込トランジスタＴＲ５がオン状態に設定され（図１９（Ａ１）及び（Ａ２））、これにより駆動トランジスタＴＲ１のゲートが信号線ＳＩＧに接続される。また一定期間Ｔμが経過した時点で、書込み信号ＷＳが立ち下げられ、これにより信号線ＳＩＧに出力されている駆動信号Ｓｓｉｇの階調電圧Ｖｓｉｇが信号レベル保持用コンデンサＣ１の一端にホールドされる。これにより画素回路１７は、信号レベル保持用コンデンサＣ１に設定された駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈにより補正して、信号レベル保持用コンデンサＣ１の端子間電圧が階調電圧Ｖｓｉｇに応じた電圧に設定される。これによりこの表示装置１１では、駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈのばらつきによる画質劣化を防止することができる。
【００３９】
ここでこの期間Ｔμにおいては、駆動トランジスタＴＲ１のゲートを信号線ＳＩＧに接続した状態で駆動トランジスタＴＲ１に電源Ｖｄｄを供給していることから、駆動トランジスタＴＲ１は、ゲートソース間電圧Ｖｇｓに応じてソース電圧Ｖｓが徐々に上昇することになる。またここでこのソース電圧Ｖｓの上昇速度は、（１）式により駆動トランジスタＴＲ１の移動度が大きい場合程、早くなる。またソース電圧Ｖｓが上昇すると、ゲートソース間電圧Ｖｇｓが低下することにより、ソース電流が流れ難くなる。
【００４０】
これにより画素回路１７は、この一定期間Ｔμにより、移動度が大きい駆動トランジスタ程、信号レベル保持用コンデンサＣ１の端子間電圧が低下し、移動度のばらつきを補正して画質の劣化が防止される。なおこの期間Ｔμにおける、駆動トランジスタＴＲ１のドレイン電流は、次式により表される。
【００４１】
【数４】
2009237041.tif 000006
【００４２】
画素回路１７は、時点ｔ４で書込み信号ＷＳが立ち下げられると、発光期間Ｔ２が開始し、信号レベル保持用コンデンサＣ１の端子間電圧によるゲートソース間電圧Ｖｇｓにより有機ＥＬ素子８を電流駆動する。なおこの発光期間Ｔ２において、画素回路１７は、有機ＥＬ素子８の容量Ｃｐによる駆動トランジスタＴＲ１のブートストラップ動作により、期間Ｔμで設定された駆動トランジスタＴＲ１のゲート電圧Ｖｇ及びソース電圧Ｖｓが徐々に上昇して有機ＥＬ素子８が発光を開始し、やがてこれらゲート電圧Ｖｇ及びソース電圧Ｖｓの上昇が停止してこれらゲート電圧Ｖｇ及びソース電圧Ｖｓが一定電圧に保持される。なおこの発光期間Ｔ２では、駆動トランジスタＴＲ１が飽和動作するように電源電圧Ｖｄｄ２（Ｖｄｄ２＞Ｖｔｈｏｌｅｄ＋Ｖｇｓ−Ｖｔｈ）を設定する必要がある。
【００４３】
これによりこの図１８の例では、図２０により示すように、１水平走査毎のライン順次により連続するラインｉ、ｉ＋１、ｉ＋２、ｉ＋３、……の画素回路１７（ｉ）、１７（ｉ＋１）、１７（ｉ＋２）、１７（ｉ＋３）、……の階調を設定して、所望の画像を表示する。なおここでこの図２０では、しきい値電圧の補正処理を「補」により示し、信号レベル保持用コンデンサＣ１への信号線ＳＩＧの電圧Ｖｓｉｇの設定を「書」により示す。
【００４４】
このような画素回路の構成に関して、特表２００２−５１４３２０号公報、特開２００４−１３３２４０号公報、特開２００４−２４６２０４号公報には、信号レベル保持用コンデンサに設定された駆動トランジスタのしきい値電圧に依存した電圧により階調電圧を補正して駆動トランジスタに設定することにより、駆動トランジスタのしきい値電圧のばらつきを補正する方法が提案されている。また特開２００５−３４５７２２号公報、特開２００６−２１５２１３号公報、特開２００７−１３３２８２号公報には、同様に駆動トランジスタのしきい値電圧のばらつきを補正する方法が提案されている。
【００４５】
しかしながらこの図２０に示すように、１水平走査毎のライン順次により連続するラインｉ、ｉ＋１、ｉ＋２、ｉ＋３、……の画素回路１７（ｉ）、１７（ｉ＋１）、１７（ｉ＋２）、１７（ｉ＋３）、……の階調を設定する場合、高解像度化により１水平走査期間が短くなると、しきい値電圧Ｖｔｈのばらつき補正に十分な時間を確保できなくなる恐れがある。
【００４６】
この問題を解決する１つの方法として、図２０との対比により図２１に示すように、連続する複数ラインで同時にしきい値電圧Ｖｔｈのばらつき補正処理を実行した後、ライン順次で各画素回路の階調を設定する方法が考えられる。すなわちこの場合、図１９との対比により図２２に示すように、基準電圧Ｖｏｆｓ、先頭ライン側の画素の階調を示す階調電圧Ｖｓｉｇ（ｉ）、続くラインの画素の階調を示す階調電圧Ｖｓｉｇ（ｉ＋１）が順次連続するように各信号線ＳＩＧに駆動信号Ｓｓｉｇを出力し、信号線ＳＩＧの電圧が基準電圧Ｖｏｆｓに設定されている期間で、この連続する２つのラインｉ、ｉ＋１でしきい値電圧Ｖｔｈのばらつき補正処理を実行する。またそれぞれ信号線ＳＩＧの電圧が階調電圧Ｖｓｉｇ（ｉ）及びＶｓｉｇ（ｉ＋１）に設定されている期間で、各ラインｉ、ｉ＋１の階調を設定する。
【００４７】
しかしながらこのようにして複数ラインで同時にしきい値電圧Ｖｔｈのばらつき補正処理を実行する場合、これらのライン間で、微妙に発光輝度が相違し、その結果、横方向にすじが発生して画質が劣化することが判った。
【特許文献１】特開２００５−３４５７２２号公報
【特許文献２】特開２００７−１３３２８４号公報
【特許文献３】特表２００２−５１４３２０号公報
【特許文献４】特開２００４−１３３２４０号公報
【特許文献５】特開２００４−２４６２０４号公報
【特許文献６】特開２００５−３４５７２２号公報
【特許文献７】特開２００６−２１５２１３号公報
【特許文献８】特開２００７−１３３２８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００４８】
本発明は以上の点を考慮してなされたもので、複数ラインで同時に駆動トランジスタのしきい値電圧のばらつき補正処理を実行する場合に、横方向のすじの発生を防止して画質の劣化を有効に回避することができる画像表示装置及び画像表示方法を提案しようとするものである。
【課題を解決するための手段】
【００４９】
上記の課題を解決するため請求項１の発明は、画素回路をマトリックス状に配置して形成された表示部に対して、信号線駆動回路及び走査線駆動回路により前記画素回路を駆動することにより、前記表示部で所望の画像を表示する画像表示装置に適用して、前記画素回路は、少なくとも発光素子と、信号レベル保持用コンデンサと、前記発光素子を駆動する駆動トランジスタと、前記走査線駆動回路から出力される書込み信号によりオン動作する書込トランジスタとを有し、前記信号線駆動回路及び走査線駆動回路の駆動により、非発光期間と発光期間とを繰り返し、前記非発光期間において、前記信号レベル保持用コンデンサの端子間電圧を前記駆動トランジスタのしきい値電圧に依存した電圧に設定するしきい値電圧のばらつき補正処理を実行した後、前記書込トランジスタをオン動作させて、前記発光素子の発光輝度を示す階調電圧を前記信号レベル保持用コンデンサに設定された電圧で補正して前記駆動トランジスタに設定する階調設定処理を実行し、前記発光期間において、前記駆動トランジスタにより前記発光素子を駆動して前記階調設定処理で設定された階調で前記発光素子を発光させ、前記表示部は、前記信号線駆動回路及び走査線駆動回路の駆動により、複数ラインの前記画素回路において、前記しきい値電圧のばらつき補正処理を同時に実行した後、前記階調設定処理を順次実行し、前記複数ラインの前記画素回路において、時間軸方向及び又は走査線方向に、前記しきい値電圧のばらつき補正処理に対する前記階調設定処理の順序を入れ換える。
【００５０】
また請求項１０の発明は、画素回路をマトリックス状に配置して形成された表示部に対して、信号線駆動回路及び走査線駆動回路により前記画素回路を駆動することにより、前記表示部で所望の画像を表示する画像表示装置における画像表示方法に適用して、前記画素回路は、少なくとも発光素子と、信号レベル保持用コンデンサと、前記発光素子を駆動する駆動トランジスタと、前記走査線駆動回路から出力される書込み信号によりオン動作する書込トランジスタとを有し、前記画像表示方法は、前記信号線駆動回路及び走査線駆動回路の駆動により、前記発光素子の発光を停止させる非発光ステップと、前記発光素子を発光させる発光ステップとを繰り返し、前記非発光ステップにおいて、前記信号レベル保持用コンデンサの端子間電圧を前記駆動トランジスタのしきい値電圧に依存した電圧に設定するしきい値電圧のばらつき補正処理を実行した後、前記書込トランジスタをオン動作させて、前記発光素子の発光輝度を示す階調電圧を前記信号レベル保持用コンデンサに設定された電圧で補正して前記駆動トランジスタに設定する階調設定処理を実行し、前記発光ステップにおいて、前記駆動トランジスタにより前記発光素子を駆動して前記階調設定処理で設定された階調で前記発光素子を発光させ、前記非発光ステップにおいて、前記信号線駆動回路及び走査線駆動回路の駆動により、複数ラインの前記画素回路において、前記しきい値電圧のばらつき補正処理を同時に実行した後、前記階調設定処理を順次実行し、前記複数ラインの前記画素回路において、時間軸方向及び又は走査線方向に、前記しきい値電圧のばらつき補正処理に対する前記階調設定処理の順序を入れ換える。
【００５１】
請求項１又は請求項１０の構成によれば、同時にしきい値電圧のばらつき補正処理を実行する複数ライン間における微妙な発光輝度の相違を目立たなくすることができ、その結果、横方向のすじの発生を防止して画質の劣化を有効に回避することができる。
【発明の効果】
【００５２】
本発明によれば、複数ラインで同時に駆動トランジスタのしきい値電圧のばらつき補正処理を実行する場合に、横方向のすじの発生を防止して画質の劣化を有効に回避することができる。
【発明を実施するための最良の形態】
【００５３】
以下、適宜図面を参照しながら本発明の実施例を詳述する。
【実施例１】
【００５４】
（１）実施例１の構成
図２は、本発明の実施例１の表示装置を示すブロック図である。この表示装置２１は、所定の絶縁基板上に表示部２２が作成され、この表示部２２の周囲に信号線駆動回路２３及び走査線駆動回路２４が設けられる。ここで表示部２２は、赤色、緑色、青色の画素をそれぞれ構成する赤色、緑色、青色の画素回路（ＰＩＸ）１７Ｒ、１７Ｇ、１７Ｂがマトリックス状に配置して形成される。なおこれら赤色、緑色、青色の画素回路１７Ｒ、１７Ｇ、１７Ｂは、出射光の波長が異なる点を除いて、図１８の画素回路１７と同一に構成される。なお図２との対比により図３に示すように、赤色、緑色、青色の画素回路１７Ｒ、１７Ｇ、１７Ｂに代えて、単色の画素回路１７を順次マトリックス状に配置して表示部２２Ａを構成する場合等にも、広く適用することができる。
【００５５】
この実施例において、表示部２２は、図２１との対比により図１に示すように、連続する複数ラインで同時にしきい値電圧Ｖｔｈのばらつき補正処理を実行する。また続いて、順次、この複数ラインにおいて各画素回路の階調を設定するようにし、複数ラインにおける階調の設定順序を時間軸方向に入れ換える。
【００５６】
より具体的にこの実施例では、この連続する複数ラインが２ラインに設定され、この２ラインにおける階調の設定順序が偶数フィールドと奇数フィールドとで入れ代わるようにし、これによりこの２ラインにおける階調の設定順序が時間軸方向に入れ代わるようにする。すなわちフィールド毎に、画素回路１７Ｒ（ｉ）、１７Ｇ（ｉ）、１７Ｂ（ｉ）及び１７Ｒ（ｉ＋１）、１７Ｇ（ｉ＋１）、１７Ｂ（ｉ＋１）による２つのラインの画素回路で同時にしきい値電圧Ｖｔｈのばらつき補正処理を実行する。また奇数フィールドでは、これら画素回路１７Ｒ（ｉ）、１７Ｇ（ｉ）、１７Ｂ（ｉ）及び１７Ｒ（ｉ＋１）、１７Ｇ（ｉ＋１）、１７Ｂ（ｉ＋１）のうちの、先頭ライン側の画素回路１７Ｒ（ｉ）、１７Ｇ（ｉ）、１７Ｂ（ｉ）で階調設定処理を実行した後、続いて続くラインの画素回路１７Ｒ（ｉ＋１）、１７Ｇ（ｉ＋１）、１７Ｂ（ｉ＋１）で階調設定処理を実行する。また偶数フィールドでは、これとは逆に、画素回路１７Ｒ（ｉ＋１）、１７Ｇ（ｉ＋１）、１７Ｂ（ｉ＋１）で階調設定処理を実行した後、先頭ライン側の画素回路１７Ｒ（ｉ）、１７Ｇ（ｉ）、１７Ｂ（ｉ）で始めに階調設定処理を実行する。
【００５７】
これに対応して図４に示すように、信号線駆動回路２３は、図示しない水平セレクタにより各信号線ＳＩＧに画像データＤ１を振り分けて一時保持し、この画素回路への階調設定順序に対応する順序でアナログディジタル変換処理する。また基準電圧Ｖｏｆｓを間に挟んで、奇数フィールドでは、アナログディジタル変換結果である階調電圧Ｖｓｉｇ（ｉ）、Ｖｓｉｇ（ｉ＋１）、……を順次出力し、偶数フィールドでは階調電圧Ｖｓｉｇ（ｉ＋１）、Ｖｓｉｇ（ｉ）を順次出力する。
【００５８】
またこれに対応して走査線駆動回路２４は、ドライブスキャナ（ＤＳＣＮ）２４Ａ及びライトスキャナ（ＷＳＣＮ）２４Ｂより駆動信号ＤＳ及び書込信号ＷＳをフィールド毎に切り換えて出力する。またこの連続する２ラインにおける階調設定処理の時間的なずれＴに対応するように、駆動信号ＤＳを立ち下げるタイミングを切り換え（図４（Ｂ１）及び（Ｂ２））、これらの２ラインにおける発光期間を等しい時間に設定する。
【００５９】
（２）実施例の動作
以上の構成において、この表示装置２１では（図１）、信号線駆動回路２３及び走査線駆動回路２４による表示部２２の駆動により順次表示部２２の画素回路１７Ｒ、１７Ｇ、１７Ｂに信号線ＳＩＧの階調電圧Ｖｓｉｇが設定されると共に、この設定された階調電圧Ｖｓｉｇにより各画素回路１７Ｒ、１７Ｇ、１７Ｂの有機ＥＬ素子８が発光し、所望の画像が表示部２２で表示される。
【００６０】
すなわちこの表示装置２１では、非発光期間Ｔ１において（図４）、各画素回路１７Ｒ、１７Ｇ、１７Ｂに設けられた信号レベル保持用コンデンサＣ１の一端が信号線ＳＩＧの階調電圧Ｖｓｉｇに設定され、この信号レベル保持用コンデンサＣ１の端子間電圧によるゲートソース間電圧Ｖｇｓにより駆動トランジスタＴＲ１で有機ＥＬ素子８が駆動される。これによりこの表示装置では、信号線ＳＩＧの階調電圧Ｖｓｉｇに応じた発光輝度で各画素回路１７Ｒ、１７Ｇ、１７Ｂの有機ＥＬ素子８が発光する。
【００６１】
表示装置２１は、この階調電圧Ｖｓｉｇの設定に先立って、始めに信号レベル保持用コンデンサＣ１の両端電圧差が駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈ以上の電圧に設定され、これにより駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈのばらつき補正の準備処理が実行される。その後、表示装置２１は、この信号レベル保持用コンデンサＣ１の端子間電圧に応じた電流により信号レベル保持用コンデンサＣ１のソース側端が充電され、信号レベル保持用コンデンサＣ１の端子間電圧が駆動トランジスタＴＲ１のしきい値電圧に設定される。これにより表示装置２１は、信号レベル保持用コンデンサＣ１に駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈがセットされ、駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈのばらつき補正処理が実行される。
【００６２】
表示装置２１は、その後、駆動トランジスタＴＲ１のゲートが信号線ＳＩＧに接続されて信号レベル保持用コンデンサＣ１の一端の電圧が階調電圧Ｖｓｉｇに設定されることにより、駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈにより補正して信号レベル保持用コンデンサＣ１の端子間電圧が階調電圧Ｖｓｉｇに対応する電圧に設定される。これにより表示装置２１では、駆動トランジスタＴＲ１のしきい値電圧のばらつきによる画質劣化が有効に回避される。
【００６３】
また階調電圧Ｖｓｉｇを設定する際の一定期間Ｔμの間、信号線ＳＩＧに接続されて駆動トランジスタＴＲ１に電源が供給され、これにより信号レベル保持用コンデンサＣ１の端子間電圧が駆動トランジスタＴＲ１の移動度により補正されて、駆動トランジスタＴＲ１の移動度のばらつきによる画質劣化が防止される。
【００６４】
表示装置２１では、これらの駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈのばらつき補正処理が、連続する複数ラインで同時に実行された後、この複数ラインで順次各画素回路の階調が設定され、これにより高解像度化によりライン数が増大して１水平走査期間が短くなった場合でも、駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈのばらつき補正に十分な時間を確保することができ、しきい値電圧Ｖｔｈのばらつきによる発光輝度のばらつきを補正して高画質により画像表示することができる。
【００６５】
しかしながらこのように連続する複数ラインで駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈのばらつき補正処理を同時に実行した後、単に、各ラインの階調を順次設定したのでは、これらの複数のライン間で、微妙に発光輝度が相違し、その結果、横方向にすじが発生して画質が劣化することになる。
【００６６】
そこでこの表示装置２１では、駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈのばらつき補正処理を同時に実行する複数ラインにおいて、時間軸方向に、階調設定の順序が入れ換えられる（図１）。その結果、これらの複数のラインの画素回路では、しきい値電圧のばらつき補正処理を実行した後、階調設定までの平均時間が等しくなり、その結果、これらの複数ライン間における微妙な発光輝度の相違を目立たなくすることができ、横方向のすじの発生を防止して画質の劣化を有効に回避することができる。
【００６７】
より具体的に、この表示装置２１では、連続する２ラインで同時に駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈのばらつき補正処理を実行するようにして、この２ラインにおける階調設定の順序をフィールド毎に入れ換えて時間軸方向に階調設定の順序が入れ換えられ、これにより横方向のすじの発生を防止して画質の劣化を有効に回避することができる。
【００６８】
またこの入れ換えにより変化する発光期間の開始時点に対応するように、発光期間の終了時点を切り換えて各ラインで発光期間が等しくなるように設定し、これによっても一段と複数のライン間における微妙な発光輝度の相違を目立たなくして画質を向上することができる。
【００６９】
（３）実施例の効果
以上の構成によれば、駆動トランジスタのしきい値電圧のばらつき補正処理を複数ラインで同時に実行するようにして、この複数ラインにおいて、時間軸方向に、階調設定の順序を入れ換えることにより、これらの複数のライン間における微妙な発光輝度の相違を目立たなくすることができ、横方向のすじの発生を防止して画質の劣化を有効に回避することができる。
【００７０】
また書込トランジスタにより信号レベル保持用コンデンサの一端を所定の固定電圧に設定すると共に、電源電圧の立ち下げにより駆動トランジスタを介して信号レベル保持用コンデンサの他端の電圧を立ち下げることにより、信号レベル保持用コンデンサの端子間電圧を駆動トランジスタのしきい値電圧以上の電圧に設定した後、信号レベル保持用コンデンサの端子間電圧を駆動トランジスタのしきい値電圧に設定することにより、１つの画素回路に２つのトランジスタを設けるだけの簡易な構成により、横方向のすじの発生を防止して画質の劣化を有効に回避することができる。
【００７１】
また階調設定処理の順序の入れ換えに連動して、非発光期間を終了するタイミングが切り換えられて、これら複数のラインの画素回路における発光期間の長さが等しくなるように設定することにより、一段と画質を向上することができる。
【００７２】
より具体的に、この複数ラインを２ラインに設定して、これら２ラインにおける階調設定順序を連続するフィールドで入れ換えて、時間軸方向に、しきい値電圧のばらつき補正処理に対する階調設定処理の順序を入れ換えることにより、これらの複数のライン間における微妙な発光輝度の相違を目立たなくすることができ、横方向のすじの発生を防止して画質の劣化を有効に回避することができる。
【実施例２】
【００７３】
図５は、図４との対比により本発明の実施例２の表示装置の動作の説明に供するタイムチャートである。この実施例の表示装置は、駆動トランジスタのしきい値電圧のばらつき補正処理を同時に実行する連続する２ラインにおいて、駆動信号ＤＳを立ち下げるタイミングが同一に設定される点を除いて、実施例１の表示装置と同一に構成される。
【００７４】
すなわちライン間における発光輝度を均一化するとの観点からは、実施例１の表示装置２１のように、ライン間で発光期間を等しくすることが望まれるものの、実用上十分な場合には、この実施例のようにこの連続する２ラインにおいて、駆動信号を立ち下げるタイミングを同一に設定して構成を簡略化することができる。
【００７５】
この実施例では、駆動トランジスタのしきい値電圧のばらつき補正処理を複数ラインで同時に実行するようにして、この複数ラインにおいて、時間軸方向に、階調設定の順序を入れ換えるようにして、これら複数ラインにおいて発光期間の終了時点を等しくすることにより、一段と簡易な構成によりこれらの複数のライン間における微妙な発光輝度の相違を目立たなくすることができ、横方向のすじの発生を防止して画質の劣化を有効に回避することができる。
【実施例３】
【００７６】
図６は、図１との対比により本発明の実施例３の表示装置の動作の説明に供するタイムチャートである。この実施例の表示装置は、連続する３ラインで同時に駆動トランジスタのしきい値電圧のばらつき補正処理を実行する。またこの連続する３ラインで階調設定の順序を順次循環的に切り換えることにより、これら３ラインで時間軸方向に階調設定の順序を入れ換える。なお図６との対比により図７に示すように、連続する３ラインで階調設定の順序を順次循環的に切り換える代わりに、奇数フィールドと偶数フィールドとで順序を逆転させて、時間軸方向に階調設定の順序を入れ換えるようにしてもよい。
【００７７】
この実施例では、このしきい値電圧のばらつき補正に係る構成、階調設定に係る構成が異なる点を除いて、上述の実施例１又は２と同一に構成される。
【００７８】
この実施例では、同時にしきい値電圧のばらつき補正処理を実行するライン数を３ラインに設定しても、上述の実施例と同様の効果を得ることができる。
【００７９】
またこの３ラインにおいて、階調設定処理の順序を順次循環的に切り換えることにより、又は連続するフィールドで階調設定処理の順序を逆転させることにより、時間軸方向に階調設定処理の順序を入れ換えるようにしても、上述の実施例と同様の効果を得ることができる。
【実施例４】
【００８０】
図８は、図１との対比により本発明の実施例４の表示装置の動作の説明に供するタイムチャートである。この実施例の表示装置は、連続する２ラインで同時に駆動トランジスタのしきい値電圧のばらつき補正処理を実行した後、順次、階調設定処理を実行する。この実施例の表示装置は、この連続する２ラインを連続するフィールドで切り換えることにより、より具体的には、奇数フィールドと偶数フィールドとで１ラインだけシフトさせてこの連続する２ラインを切り換え、これによりしきい値電圧のばらつき補正に対する階調設定の順序を時間軸方向に入れ換える。
【００８１】
この実施例では、このしきい値電圧のばらつき補正に係る構成、階調設定に係る構成が異なる点を除いて、上述の実施例１〜３と同一に構成される。
【００８２】
この実施例では、同時にしきい値電圧のばらつき補正を実行して順次階調を設定する複数ラインを連続するフィールドで切り換えるようにして、この同時にしきい値電圧のばらつき補正を実行する複数ラインにおける階調設定の順序を、時間軸方向に入れ換えるようにしても、上述の実施例と同様の効果を得ることができる。
【実施例５】
【００８３】
図９は、図１との対比により本発明の実施例５の表示装置の動作の説明に供するタイムチャートである。この実施例の表示装置は、駆動トランジスタＴＲ１により信号レベル保持用コンデンサＣ１の有機ＥＬ素子８側端を充電して信号レベル保持用コンデンサＣ１の端子間電圧を駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈに設定する処理を休止期間を間に挟んで複数回の期間に分けて実行する。なおこの休止期間は、信号線ＳＩＧの電圧が信号線ＳＩＧに接続された他の画素回路の階調電圧に設定される期間である。各休止期間において、各画素回路は、トランジスタＴＲ５がオフ状態に保持されて駆動トランジスタＴＲ１に電源Ｖｄｄが供給され、これにより駆動トランジスタＴＲ１がいわゆるフローティングの状態に保持される。
【００８４】
この実施例の表示装置は、この信号レベル保持用コンデンサＣ１の端子間電圧を駆動トランジスタＴＲ１のしきい値電圧Ｖｔｈに設定する処理に係る構成が異なる点を除いて、上述の各実施例と同一に構成される。なお図１０に、信号レベル保持用コンデンサの端子間電圧を駆動トランジスタのしきい値電圧に設定する処理を複数回の期間に分けて実行する場合の従来例を示す。
【００８５】
この実施例では、信号レベル保持用コンデンサの端子間電圧を駆動トランジスタのしきい値電圧に設定する処理を複数回の期間に分けて実行する場合に、複数ラインで同時にしきい値電圧のばらつき補正処理を実行することにより、一段と高解像度化して水平走査期間が短くなった場合でも、しきい値電圧のばらつき補正処理に十分な時間を確保して上述の実施例と同様の効果を得ることができる。
【実施例６】
【００８６】
図１１は、図２との対比により本発明の実施例６の表示装置における表示部の構成を示す平面図である。この実施例の表示装置は、表示部３２における走査線の接続が異なる点を除いて、図１８について上述した表示装置１１と同一に構成される。
【００８７】
ここでこの表示部３２は、同時にしきい値電圧のばらつき補正処理を実行する複数ラインの画素回路において、走査線に対する接続が走査線方向で異なるように設定され、これにより走査線方向に、しきい値電圧のばらつき補正処理に対する階調設定処理の順序が入れ換えられる。
【００８８】
すなわち表示部３２は、奇数ライン及び偶数ラインの間に、上下の画素回路に駆動信号ＷＳ、ＤＳを供給する走査線がまとめて設けられる。また表示部３２は、走査線方向に連続する赤色、緑色、青色の画素回路を１組にして、ラスタ走査開始端側から走査線に沿った方向の奇数番目の組と、偶数番目の組とで、駆動信号ＷＳ、ＤＳを供給する走査線への接続が切り換えられる。
【００８９】
その結果、図１２に示すように、ｉラインにおける奇数番目及び偶数番目の組における画素回路１７（ｉ）Ｏ及び１７（ｉ）Ｅ（図１２（Ａ１）及び（Ａ２））では、奇数番目の組、偶数番目の組の順序で階調設定処理が実行されるのに対し、続くｉ＋１ラインでは、これとは逆に偶数番目の組、奇数番目の組の順序で階調設定処理が実行される（図１２（Ｂ１）及び（Ｂ２））。また続くｉ＋２ラインでは、元に戻って奇数番目の組、偶数番目の組の順序で階調設定処理が実行される（図１２（Ｃ１）及び（Ｃ２））。
【００９０】
これによりこの実施例では、空間的に発光輝度の相違を拡散させて、横方向のすじの発生を防止し、画質の劣化を有効に回避する。
【００９１】
なお図１１、図３との対比により図１３及び図１４に示すように、画素回路単位で、走査線方向に走査線への接続を異ならせるようにしてもよい。
【００９２】
この実施例では、同時にしきい値電圧のばらつき補正処理を実行する複数ラインの画素回路において、走査線に対する接続を走査線方向で異なるように設定し、走査線方向に、しきい値電圧のばらつき補正処理に対する階調設定処理の順序を入れ換えることにより、複数ラインで同時に駆動トランジスタのしきい値電圧のばらつき補正処理を実行する場合に、横方向のすじの発生を防止して画質の劣化を有効に回避することができる。
【実施例７】
【００９３】
図１５は、図１１との対比により本発明の実施例７の表示装置の動作の説明に供するタイムチャートである。この実施例の表示装置は、実施例６に係る走査線方向の階調設定処理順序の切り換えと、実施例１に係る時間軸方向の階調設定処理順序の切り換えとの双方を実行する。なお時間軸方向の階調設定処理順序の切り換えは、実施例１に記載の切り換え方法に代えて、実施例２〜５に記載の切り換え方法を適用するようにしてもよい。また走査線方向の切り換えにあっても、図１１の方法に代えて、図１３、図１４の方法を適用するようにしてもよい。
【００９４】
すなわちこの実施例では、ｉラインにおける奇数番目及び偶数番目の組における画素回路１７（ｉ）Ｏ及び１７（ｉ）Ｅでは（図１５（Ａ１）及び（Ａ２））では、奇数番目の組、偶数番目の組の順序で階調設定処理が実行された後、続くフィールドでは偶数番目の組及び奇数番目の組の順序で階調設定処理が実行される。また続くｉ＋１ラインでは、これとは逆に偶数番目の組、奇数番目の組の順序で階調設定処理が実行された後、奇数番目の組、偶数番目の組の順序で階調設定処理が実行される（図１５（Ｂ１）及び（Ｂ２））。また続くｉ＋２ラインでは、元に戻って奇数番目の組、偶数番目の組の順序で階調設定処理が実行された後、偶数番目の組及び奇数番目の組の順序で階調設定処理が実行される（図１２（Ｃ１）及び（Ｃ２））。
【００９５】
これによりこの実施例では、時間軸方向及び走査線方向への階調設定順序の切り換えにより、一段と確実に横方向のすじの発生を防止して画質の劣化を有効に回避する。
【００９６】
この実施例では、時間軸方向及び走査線方向への階調設定順序の切り換えにより、一段と確実に横方向のすじの発生を防止して画質の劣化を有効に回避することができる。
【実施例８】
【００９７】
なお上述の実施例においては、連続する２ライン、又は３ラインで同時にしきい値電圧のばらつき補正処理を実行する場合について述べたが、本発明はこれに限らず、４ライン以上で同時に実行してもよい。
【００９８】
また上述の実施例においては、連続する複数ラインで同時にしきい値電圧のばらつき補正処理を実行する場合について述べたが、本発明はこれに限らず、例えば図１６に示すように、連続する所定ラインを単位にして、矢印Ａにより示す奇数ラインで同時にしきい値電圧のばらつき補正処理した後、続いて矢印Ｂにより示す偶数ラインで同時にしきい値電圧のばらつき補正処理する場合等、同時にしきい値電圧のばらつき補正処理を実行する複数ラインにあっては、必要に応じて種々に設定することができる。
【００９９】
また上述の実施例においては、画素単位、又は走査線方向に連続する赤色、緑色、青色の画素回路の組単位で、走査線方向に、階調設定処理の順序を切り換える場合について述べたが、本発明はこれに限らず、必要に応じて種々の複数画素単位で階調設定処理の順序を切り換えるようにして、上述の実施例と同様の効果を得ることができる。
【０１００】
また上述の実施例においては、２つのトランジスタと信号レベル保持用コンデンサとで画素回路を構成する場合について述べたが、本発明はこれに限らず、例えば背景技術において上述した各種の構成により表示装置を構成する場合に広く適用することができる。
【０１０１】
具体的に、上述の実施例においては、駆動トランジスタを介して信号レベル保持用コンデンサの有機ＥＬ素子側端の電圧を設定する場合について述べたが、本発明はこれに限らず、図１７について上述したように、信号線を介して設定する場合にも広く適用することができ、また専用の電源及びトランジスタを設けて設定する場合にも広く適用することができる。
【０１０２】
また上述の実施例においては、準備処理において、信号線を介して信号レベル保持用コンデンサの有機ＥＬ素子側とは逆側端の電圧を設定する場合について述べたが、本発明はこれに限らず、専用の電源及びトランジスタを設けて設定する場合にも広く適用することができる。
【０１０３】
また上述の実施例においては、駆動トランジスタへの電源の制御により発光、非発光を制御する場合について述べたが、本発明はこれに限らず、図１７について上述したように、専用のトランジスタにより発光、非発光を制御する場合にも広く適用することができる      。
【０１０４】
なおこれらの各種の画素回路の構成において、この実施例のように駆動トランジスタのしきい値電圧のばらつきを補正するために、信号線の電位を切り換える場合にあっては、しきい値電圧の補正に使用可能な時間が短くなる。また移動度のばらつきを補正する期間を設ける場合にあっても、同様に、しきい値電圧の補正に使用可能な時間が短くなる。従ってこれらの場合、複数ラインで同時にしきい値電圧のばらつき補正処理を実行すればこれらの処理に要する時間を十分に確保することができるものの、これら複数ライン間で発光輝度の相違が目立ちやすくなる。しかしながら本発明を適用すれば、これら複数ライン間における微妙な発光輝度の相違にあっても、確実に目立たなくすることができる。
【０１０５】
また上述の実施例では、発光素子に有機ＥＬ素子を使用する場合について述べたが、本発明はこれに限らず、電流駆動型の各種発光素子を使用する場合に広く適用することができる。
【産業上の利用可能性】
【０１０６】
本発明は、画像表示装置及び画像表示方法に関し、例えば有機ＥＬ素子によるアクティブマトリックス型の表示装置に適用することができる。
【図面の簡単な説明】
【０１０７】
【図１】本発明の実施例１の表示装置に適用される階調設定処理順序の説明に供するタイムチャートである。
【図２】本発明の実施例１の表示装置を示すブロック図である。
【図３】他の例による表示装置の表示部を示す平面図である。
【図４】図２の表示装置の動作の説明に供するタイムチャートである。
【図５】本発明の実施例２の表示装置の動作の説明に供するタイムチャートである。
【図６】本発明の実施例３の表示装置における階調設定処理順序の説明に供するタイムチャートである。
【図７】図６とは異なる例における階調設定処理順序の説明に供するタイムチャートである。
【図８】本発明の実施例４の表示装置の動作の説明に供するタイムチャートである。
【図９】本発明の実施例５の表示装置における階調設定処理順序の説明に供するタイムチャートである。
【図１０】図９との対比により従来例における階調設定処理順序の説明に供するタイムチャートである。
【図１１】本発明の実施例６の表示装置における表示部の構成を示す平面図である。
【図１２】図１１の表示装置における階調設定処理順序の説明に供するタイムチャートである。
【図１３】図１１とは異なる例による表示部の構成を示す平面図である。
【図１４】図１１及び図１３とは異なる例による表示部の構成を示す平面図である。
【図１５】本発明の実施例７の表示装置における階調設定処理順序の説明に供するタイムチャートである。
【図１６】他の実施例による階調設定処理順序の説明に供する平面図である。
【図１７】従来の表示装置を示すブロック図である。
【図１８】構成を簡略化して考えられる表示装置を示すブロック図である。
【図１９】図１８の表示装置の動作の説明に供するタイムチャートである。
【図２０】図１８の表示装置における階調設定処理順序の説明に供するタイムチャートである。
【図２１】連続するラインでしきい値電圧の補正処理を同時に実行した場合のタイムチャートである。
【図２２】図２１の場合における表示装置の動作の説明に供するタイムチャートである。
【符号の説明】
【０１０８】
１、１１、２１……表示装置、３、１３、２３……信号線駆動回路、５、１４、２４……走査線駆動回路、６、１２、２２、２２Ａ、３２、４２、５２……表示部、７、１７、１７Ｒ、１７Ｇ、１７Ｂ……画素回路、８……有機ＥＬ素子、ＴＲ１〜ＴＲ５……トランジスタ
【図１】
2009237041.tif 000007
【図２】
2009237041.tif 000008
【図３】
2009237041.tif 000009
【図４】
2009237041.tif 000010
【図５】
2009237041.tif 000011
【図６】
2009237041.tif 000012
【図７】
2009237041.tif 000013
【図８】
2009237041.tif 000014
【図９】
2009237041.tif 000015
【図１０】
2009237041.tif 000016
【図１１】
2009237041.tif 000017
【図１２】
2009237041.tif 000018
【図１３】
2009237041.tif 000019
【図１４】
2009237041.tif 000020
【図１５】
2009237041.tif 000021
【図１６】
2009237041.tif 000022
【図１７】
2009237041.tif 000023
【図１８】
2009237041.tif 000024
【図１９】
2009237041.tif 000025
【図２０】
2009237041.tif 000026
【図２１】
2009237041.tif 000027
【図２２】
2009237041.tif 000028