(57)【要約】【課題】  リードフレーム付きハイブリットＩＣの基板の幅寸法（リードフレームを取付ける基板端）を短くすることにより基板を小型化し、コスト低減が図れる構造を提供することを目的とする。【解決手段】  ハイブリッドＩＣの基板１の４辺にリードフレーム２の先端部が貫通する穴３を複数個，複数列設け、その穴３の周囲にはんだランド４を設ける。この穴３にリードフレーム２を挿入しはんだ付けする事により、リードフレームが４辺複数列となり１辺のリードフレームの本数が低減出来、基板１の幅寸法を短くする事が出来る。【選択図】図３
2009064928.tif 000002
【特許請求の範囲】
【請求項１】
複数の電子部品を搭載したリードフレーム付きハイブリッドＩＣにおいて、前記ハイブリットＩＣの基板の３辺又は４辺に、前記リードフレームの先端部が挿入可能な複数の貫通穴が設けられ、前記基板の前記複数の貫通穴に前記リードフレームの先端部を挿入し、前記基板とはんだ付けすることにより前記リードフレームが前記基板の３辺又は４辺に取付けられていることを特徴とするリードフレーム付きハイブリッドＩＣ。
【請求項２】
複数の電子部品を搭載したリードフレーム付きハイブリッドＩＣにおいて、前記ハイブリットＩＣの基板の対向する２辺に、前記リードフレームの先端部が挿入可能な複数の貫通穴が複数列設けられ、前記基板の前記複数の貫通穴に前記リードフレームの先端部を挿入し、前記基板とはんだ付けすることにより前記リードフレームが前記基板の対向する２辺に複数列成して取付けられていることを特徴とするリードフレーム付きハイブリッドＩＣ。
【請求項３】
複数の電子部品を搭載したリードフレーム付きハイブリッドＩＣにおいて、前記ハイブリットＩＣの基板の３辺又は４辺に、前記リードフレームの先端部が挿入可能な複数の貫通穴が複数列設けられ、前記基板の前記複数の貫通穴に前記リードフレームの先端部を挿入し、前記基板とはんだ付けすることにより前記リードフレームが前記基板の３辺又は４辺に複数列成して取付けられていることを特徴とするリードフレーム付きハイブリッドＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、他の回路基板（マザー基板とも言う）への取付用リードフレームを備えたリードフレーム付きハイブリッドＩＣに関するものである。
【背景技術】
【０００２】
図４は従来のリードフレーム付きハイブリットＩＣの構造の一例を示すものである。図４において、ハイブリッドＩＣの基板１は、片面若しくは両面及び多層に配線回路が形成されたプリント基板である。ハイブリットＩＣの基板１には、リードフレーム２の先端部が挿入可能な複数の貫通穴３が対向する２辺の端部付近に等間隔に一列で設けられている。複数の貫通穴３の周囲には、リードフレーム２の先端部と配線回路をはんだ付けするためのはんだランド４が設けられている。基板１には、チップ部品５やＩＣ６やマイコン７等が実装されはんだ付けされ、更に基板１の複数の貫通穴３にはリードフレーム２の先端部が挿入され基板とはんだ付けされた構造となっている。
【０００３】
【特許文献１】特開２００７−７３８８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このように、従来のリードフレーム付きハイブリットＩＣはハイブリットＩＣの基板の対向する２辺の端部付近にリードフレームを１列で取付けるため、基板の大きさはリードフレームの本数と間隔により幅寸法（リードフレームを取付ける基板端を幅寸法とした。）が決まってしまい、基板の小型化によりコスト低減を図ろうとした時、高さ寸法（リードフレームを取付けしない基板端を高さ寸法とした。）を短くする必要があった。しかし、マイコン等のピン数の多い部品の配線パターンの引き回しや、搭載する部品の形状により高さ方向も制限されてしまうため基板の幅方向に対するリードフレームの本数が小型化を阻害する要因となっていた。
【０００５】
本発明の目的は、ハイブリットＩＣの基板を小型化しコスト低減に寄与することが出来るリードフレーム付きハイブリッドＩＣを提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の請求項１記載の発明は、複数の電子部品を搭載したリードフレーム付きハイブリッドＩＣにおいて、前記ハイブリットＩＣの基板の３辺又は４辺に、前記リードフレームの先端部が挿入可能な複数の貫通穴が設けられ、前記基板の前記複数の貫通穴に前記リードフレームの先端部を挿入し、前記基板とはんだ付けすることにより前記リードフレームが前記基板の３辺又は４辺に取付けられている構成とする。
【０００７】
また、本発明の請求項２に記載の発明は、複数の電子部品を搭載したリードフレーム付きハイブリッドＩＣにおいて、前記ハイブリットＩＣの基板の対向する２辺に、前記リードフレームの先端部が挿入可能な複数の貫通穴が複数列設けられ、前記基板の前記複数の貫通穴に前記リードフレームの先端部を挿入し、前記基板とはんだ付けすることにより前記リードフレームが前記基板の対向する２辺に複数列成して取付けられている構成とする。
【０００８】
また、請求項３に記載の発明は、複数の電子部品を搭載したリードフレーム付きハイブリッドＩＣにおいて、前記ハイブリットＩＣの基板の３辺又は４辺に、前記リードフレームの先端部が挿入可能な複数の貫通穴が複数列設けられ、前記基板の前記複数の貫通穴に前記リードフレームの先端部を挿入し、前記基板とはんだ付けすることにより前記リードフレームが前記基板の３辺又は４辺に複数列成して取付けられている構成とする。
【発明の効果】
【０００９】
本発明によると、リードフレーム付きハイブリットＩＣの基板の小型化によるコスト低減に寄与する事が出来る。
【発明を実施するための最良の形態】
【００１０】
以下に、本発明の実施の形態を添付の図面に基づいて説明する。
【実施例１】
【００１１】
以下、本発明の一実施例を詳細に説明する。
【００１２】
図１は本発明の一実施例を示すリードフレーム付きハイブリットＩＣの斜視図である。図１において、ハイブリッドＩＣの基板１は、片面若しくは両面及び多層に配線回路が形成されたプリント基板である。ハイブリットＩＣの基板１には、リードフレーム２の先端部が挿入可能な複数の貫通穴３が４辺に一列で設けられている。複数の貫通穴３の周囲には、リードフレーム２の先端部と配線回路をはんだ付けするためのはんだランド４が設けられている。基板１には、チップ部品５やＩＣ６やマイコン７等が実装されはんだ付けされている。基板１の複数の貫通穴３にはリードフレーム２の先端部が挿入され基板とはんだ付けされた構造となっている。
【００１３】
これにより、一辺のリードフレーム２の本数を低減し、基板１の幅方向の寸法を短くする事が出来る。
【実施例２】
【００１４】
図２は本発明の一実施例を示すリードフレーム付きハイブリットＩＣの斜視図である。図２において、ハイブリッドＩＣの基板１は、片面若しくは両面及び多層に配線回路が形成されたプリント基板である。ハイブリットＩＣの基板１には、リードフレーム２の先端部が挿入可能な複数の貫通穴３が２辺に複数列で設けられている。複数の貫通穴３の周囲には、リードフレーム２の先端部と配線回路をはんだ付けするためのはんだランド４が設けられている。基板１には、チップ部品５やＩＣ６やマイコン７等が実装されはんだ付けされている。基板１の複数の貫通穴３にはリードフレーム２の先端部が挿入され基板とはんだ付けされた構造となっている。
【００１５】
これにより、一辺のリードフレーム２の本数を低減し、基板１の幅方向の寸法を短くする事が出来る。
【実施例３】
【００１６】
図３は本発明の一実施例を示すリードフレーム付きハイブリットＩＣの斜視図である。図３において、ハイブリッドＩＣの基板１は、片面若しくは両面及び多層に配線回路が形成されたプリント基板である。ハイブリットＩＣの基板１には、リードフレーム２の先端部が挿入可能な複数の貫通穴３が４辺に複数列で設けられている。複数の貫通穴３の周囲には、リードフレーム２の先端部と配線回路をはんだ付けするためのはんだランド４が設けられている。基板１には、チップ部品５やＩＣ６やマイコン７等が実装されはんだ付けされている。基板１の複数の貫通穴３にはリードフレーム２の先端部が挿入され基板とはんだ付けされた構造となっている。
【００１７】
これにより、一辺のリードフレーム２の本数を低減し、基板１の幅方向の寸法を短くする事が出来る。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施例１を説明するリードフレーム付きハイブリッドＩＣの斜視図である。
【図２】本発明の実施例２を説明するリードフレーム付きハイブリッドＩＣの斜視図である。
【図３】本発明の実施例３を説明するリードフレーム付きハイブリッドＩＣの斜視図である。
【図４】従来のリードフレーム付きハイブリッドＩＣの斜視図である。
【符号の説明】
【００１９】
１  基板
２  リードフレーム
３  貫通穴
４  はんだランド
５  チップ部品
６  ＩＣ
７  マイコン
【図１】
2009064928.tif 000003
【図２】
2009064928.tif 000004
【図３】
2009064928.tif 000005
【図４】
2009064928.tif 000006