(57)【要約】【課題】高耐圧及び高速動作仕様のダイオード等の部品を省略できるようにすると共に、広範囲な入力変動や蛍光管負荷の変動等に対し、十分なＰＷＭ制御を実現できるようにする。【解決手段】ハーフブリッジ型のインバータ回路１０は、スイッチング用のトランジスタＱ３，Ｑ４と、直列接続点を有して直流電圧の入力端子間に直列に接続された１組のコンデンサＣａ，Ｃｂと、一次側がトランジスタＱ３，Ｑ４のソース・ドレイン接続点とコンデンサの直列接続点とに接続され、かつ、二次側が負荷に接続される変圧器１と、この二次側に流れる負荷電流を検出してトランジスタＱ３，Ｑ４をＰＷＭ制御する制御回路２とを備え、トランジスタＱ３，Ｑ４を交互にオンオフさせるための相補正性のゲート駆動信号を発生して供給するものである。【選択図】  図１
2009254213.tif 000002
【特許請求の範囲】
【請求項１】
ドレインが前記直流電圧を入力する第１の端子に接続されて前記交流電圧の１サイクルの１／２以下の期間オンするスイッチング用の電界効果型の第１のトランジスタと、
ソースが前記直流電圧を入力する第２の端子に接続される共に、ドレインが前記第１のトランジスタのソースに接続されて前記第１のトランジスタのオフ期間オンするスイッチング用の電界効果型の第２のトランジスタと、
直列接続点を有して前記第１及び第２の端子間に直列に接続された１組の静電容量と、
一次側が前記第１及び第２のトランジスタのソース・ドレイン接続点と前記静電容量の直列接続点とに接続され、かつ、二次側が負荷に接続されて直流電圧を交流電圧に変換する変圧器と、
前記変圧器の二次側に流れる負荷電流を検出して前記第１及び第２のトランジスタをＰＷＭ制御する制御回路とを備え、
前記制御回路は、
前記負荷電流を検出して得られる電流検知信号に基づいて前記第１及び第２のトランジスタを交互にオンオフさせるための相補正性のゲート駆動信号を発生し、前記第１のトランジスタのゲートに非反転ゲート駆動信号を供給し、前記第２のトランジスタのゲートに反転ゲート駆動信号を供給するハーフブリッジ型のインバータ回路。
【請求項２】
前記第１及び第２のトランジスタは、
ｎ型又はｐ型の電界効果  トランジスタから成る請求項１に記載のインバータ回路。
【請求項３】
前記第１のトランジスタがオンからオフに立ち下がる時刻と、前記第２のトランジスタがオフからオンに立ち上がる時刻との間にデットタイムが設定されると共に、
前記第１のトランジスタがオフからオンに立ち上がる時刻と、前記第２のトランジスタがオンからオフに立ち下がる時刻との間にデットタイムが設定され、前記第１及び第２のトランジスタが同時にオンする期間を無くす請求項２に記載のインバータ回路。
【請求項４】
前記制御回路は、
エラーアンプ出力差方式の信号発生回路を有する請求項３に記載のインバータ回路。
【請求項５】
液晶表示部と、
前記液晶表示部に光を照射する複数の蛍光管と、
前記蛍光管を駆動するインバータ回路とを備え、
前記インバータ回路は、
直流電圧を交流電圧に変換するハーフブリッジ型のインバータ回路であって、
ドレインが前記直流電圧を入力する第１の端子に接続されて前記交流電圧の１サイクルの１／２以下の期間オンするスイッチング用の電界効果型の第１のトランジスタと、
ソースが前記直流電圧を入力する第２の端子に接続される共に、ドレインが前記第１のトランジスタのソースに接続されて前記第１のトランジスタのオフ期間オンするスイッチング用の電界効果型の第２のトランジスタと、
直列接続点を有して前記第１及び第２の端子間に直列に接続された１組の静電容量と、
一次側が前記第１及び第２のトランジスタのソース・ドレイン接続点と前記静電容量の直列接続点とに接続され、かつ、二次側が前記蛍光管に接続された変圧器と、
前記変圧器の二次側に流れる負荷電流を検出して前記第１及び第２のトランジスタをＰＷＭ制御する制御回路とを有し、
前記制御回路は、
前記負荷電流を検出して得られる電流検知信号に基づいて前記第１及び第２のトランジスタを交互にオンオフさせるための相補正性のゲート駆動信号を発生し、前記第１のトランジスタのゲートに非反転ゲート駆動信号を供給し、前記第２のトランジスタのゲートに反転ゲート駆動信号を供給する液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数本の蛍光管を駆動するインバータ電源及び当該インバータ電源を備えた液晶表示ディスプレイに適用可能なハーフブリッジ型のインバータ回路及び液晶表示装置に関するものである。
【０００２】
詳しくは、スイッチング用の２つのトランジスタをＰＷＭ制御する制御回路を備え、負荷電流を検出して得られる電流検知信号に基づいて２つのトランジスタを交互にオンオフさせるための相補正性のゲート駆動信号を発生し、第１のトランジスタのゲートに非反転ゲート駆動信号を供給すると共に、第２のトランジスタのゲートに反転ゲート駆動信号を供給し、第１のトランジスタのオン期間に第２のトランジスタをオフさせ、及び、第２のトランジスタのオン期間に第１のトランジスタをオフさせて、第１及び第２のトランジスタが同時にオフする期間をトランジスタ安定動作に最低限必要なデットタイムまで短縮できるようにしたものである。
【背景技術】
【０００３】
近年、大型の液晶表示パネルを用いた液晶テレビや、液晶モニタには、バックライトが用いられている。その光源には、ＣＣＦＬ（Cold  Cathode  Fluorescent  Lamp）やＥＥＦＬ（External  Electrode  Fluorescent  Lamp）などの蛍光管やＬＥＤなどが複数本（個）使用されている。蛍光管は、交流で駆動するためインバータ回路が用いられている。インバータ回路は、直流電圧の入力変動や蛍光管のインピーダンスの変化等が生じても、出力電流を一定に制御して輝度を一定に保つ機能を持っている場合が多い。
【０００４】
インバータ回路は、一般的に、プッシュプルや、ハーフブリッジ、フルブリッジ等の回路方式で構成されている。いずれの方式も、交互にオンオフする１組のスイッチング用のトランジスタで変圧器（インバータトランス）を正負両側に駆動し、２次側に交流出力を得るようになされる。この１組のスイッチング用のトランジスタは、双方、同じ導通時間で交互に駆動されている。この導通時間を変えることにより、入力電圧の変動や蛍光管のインピーダンス変化等が起きても、出力電流を一定に制御できるようになる。
【０００５】
図９は、従来例に係るハーフブリッジ型のインバータ回路１１の構成例を示す回路図である。図９に示すインバータ回路１１はトランジスタＱ１，Ｑ２，コンデンサＣ１〜Ｃ３、ダイオードＤ１〜Ｄ４、変圧器１、電流検知回路５及びコントローラ２０を備えて構成される。トランジスタＱ１，Ｑ２及びコンデンサＣ１，Ｃ２は、ハーフブリッジを構成している。ダイオードＤ１，Ｄ２は電流逆流阻止用であり、ダイオードＤ３，Ｄ４は電流転流用である。
【０００６】
トランジスタＱ１はそのドレインがダイオードＤ１を介在して電源入力端子３に接続されている。トランジスタＱ２は、そのソースが電源入力端子４に接続される共に、そのドレインがトランジスタＱ１のソースにダイオードＤ２を介在して接続される。トランジスタＱ１のソースとダイオードＤ２とが接続された部分はａ点となされている。トランジスタＱ１及びＱ２の各々のゲートはコントローラ２０に接続される。
【０００７】
また、電源入力端子３，４間には、ハーフブリッジ回路を構成する充電放電用のコンデンサＣａ，Ｃｂが接続される。コンデンサＣａの一端は電源入力端子３に接続され、その他端は、コンデンサＣｂの一端に接続される。コンデンサＣａの他端とコンデンサＣｂの一端とが接続された部分は、コンデンサＣａ，Ｃｂの直列接続点となされる。ダイオードＤ３は電源入力端子３とトランジスタＱ１のソース間に接続されている。ダイオードＤ４は電源入力端子４とトランジスタＱ１のソース間に接続されている。いずれのダイオードＤ１〜Ｄ４も高耐圧及び高速動作仕様のものが使用される。
【０００８】
変圧器１（インバータトランス）は、その一次側がトランジスタＱ１及びダイオードＤ２の接続点となるａ点とコンデンサＣａ，Ｃｂの直列接続点とに接続され、かつ、その二次側には負荷が接続される。この例の負荷は、ＣＣＦＬなどのｍ本の蛍光管Ｌｊ（ｊ＝１〜ｍ）を並列に接続したもので、電流検知回路５を介在して変圧器１の二次側に接続される。蛍光管Ｌｊ（ｊ＝１〜ｍ）は液晶表示装置等のバックライト６’を構成する。変圧器１の二次側には負荷の他に、並列共振用のコンデンサＣｃ及び電流検知回路５が接続される。電流検知回路５は、変圧器１の二次側に流れる負荷電流Ｉｔを検出して電流検知信号Ｓｉ（電圧）を出力する。
【０００９】
電流検知回路５にはコントローラ２０が接続され、電流検知信号Ｓｉを入力してトランジスタＱ１，Ｑ２をＰＷＭ制御するようになされる。コントローラ２０は、負荷電流Ｉｔを検知して得られる電流検知信号Ｓｉに基づいてトランジスタＱ１，Ｑ２を交互にオンオフさせ、かつ、Ｑ１，Ｑ２が同時にオンすることがないようなゲート駆動信号Ｓ１，Ｓ２を発生し、トランジスタＱ１にゲート駆動信号Ｓ１を供給し、トランジスタＱ２にゲート駆動信号Ｓ２を供給するものである。
【００１０】
コントローラ２０は、ｍ本の蛍光管Ｌｊ（ｊ＝１〜ｍ）の輝度を一定に保つ必要性から当該インバータ回路１１の出力である負荷電流Ｉｔを制御する。コントローラ２０は、当該インバータ回路１１の出力を安定化させるために、１サイクルの１／２以下の導通時間で片側のスイッチング用のトランジスタＱ１のパルス幅を制御する。例えば、電源入力端子３，４に供給される直流電圧が高くなったときや、蛍光管のインピーダンスが自己発熱により低くなったようなときに、トランジスタＱ１のゲート駆動信号Ｓ１は、負荷電流Ｉｔが増加する方向に変動する。このようなとき、コントローラ２０は、トランジスタＱ１，Ｑ２のゲート駆動信号Ｓ１，Ｓ２のパルス幅を短くし、変圧器１の２次側に発生する電圧を低くし、常に負荷電流Ｉｔが一定になるように制御している。
【００１１】
この種のインバータ回路１１には、商用電源を整流し平滑した直流電圧が入力される場合が多い。我が国では、ＡＣ１００Ｖでの電圧変動率を１０％とすれば、平滑後の直流電圧はＤＣ１２６Ｖ〜１５５Ｖというように変動する。この値はピーク電圧を単純に計算したもので、実際には、平滑コンデンサが充電されない期間では電圧が低下するため、インバータ回路１１に入力される直流電圧はＤＣ１１５Ｖ〜１５５Ｖというように変動する。このように、平滑用コンデンサの容量及びインバータ回路１１に供給される電力により、直流電圧が変動する。
【００１２】
更に、北米地域におけるＡＣ１００Ｖ給電地域等の全てを対象にすると、中南米ではＡＣ１２７Ｖで電圧変動率を２０％程度としたとき、直流電圧は１１５Ｖ〜２１５Ｖまで変動する。全世界を想定すれば、ＡＣ２４０Ｖで電圧変動率を２０％としたとき、平滑後の直流電圧は１１５Ｖ〜４０６Ｖまで変動する。なお、ＡＣ１００Ｖ給電地域でＡＣ電圧を倍圧整流し、２００Ｖ地域を全波整流しても、電圧変動を想定すると直流電圧は１６０Ｖ〜４３０Ｖ程度に変動する。
【００１３】
このような直流電圧（以下入力電圧ともいう）の変動に対し、インバータ回路１１の出力電流を一定に制御するために、トランジスタＱ１，Ｑ２のオン期間を同じ割合（デューティ比）で変化させる方式が採られる。この方式によれば、トランジスタＱ１のゲート駆動信号Ｓ１及びトランジスタＱ２のゲート駆動信号Ｓ２は、１サイクルの４７％程度から１０％程度まで双方とも同様なパルス幅で変化するように動作する。
【００１４】
理論上、トランジスタＱ１，Ｑ２は交互にオンする動作なので、最大オン時間は５０％となるが、ゲート駆動信号Ｓ１に対し、実際のトランジスタ動作には遅れ現象が伴い、トランジスタＱ１，Ｑ２が同時にオンしてしまう期間が発生してしまう。このため、トランジスタＱ１からＱ２へ多大な貫通電流が流れて素子破壊や、大幅な損失の増大が発生する。これを防止するため、最大オン時間を短く設定し、この現象を起こらないようにしている。このオフ期間はデットタイムと呼ばれている。
【００１５】
図１０Ａ及びＢは、最小入力電圧＝ＤＣ２００Ｖ時及び、最大入力電圧＝ＤＣ４００Ｖ時のインバータ回路１１の駆動例を示す波形図である。従来例に係るコントローラ２０は、入力電圧が変化した時でも、インバータ回路１１から出力される負荷電流を一定に保つために、上述したようにトランジスタＱ１，Ｑ２のオン期間を同じ割合で変化させる方式を採っている。図１０Ａに示すように最小入力電圧がＤＣ２００Ｖである場合、ゲート駆動信号Ｓ１のパルス幅が最大となるように広く設定され、最大オン時のデットタイムＤｔ１が設定される。
【００１６】
このデットタイムＤｔ１は、トランジスタＱ１のゲート・ソース間電圧ＶG-Sの立ち下がり時刻と、トランジスタＱ２のゲート・ソース間電圧ＶG-Sの立ち上がり時刻との差となって現れている。図中、電圧Ｖａはａ点の電位（波形）であり、デットタイムＤｔ１が短いときは、電圧Ｖａは規則正しく変化している。
【００１７】
また、図１０Ｂに示すように最大入力電圧がＤＣ４００Ｖである場合、ゲート駆動信号Ｓ１のパルス幅が最小となるように狭く設定され、最小ＯＮ時のデットタイムＤｔ２が設定される。このデットタイムＤｔ２は、トランジスタＱ１のゲート・ソース間電圧ＶG-Sの立ち下がり時刻と、トランジスタＱ２のゲート・ソース間電圧ＶG-Sの立ち上がり時刻との差となって現れている。図中、ａ点の電圧Ｖａは、デットタイムＤｔ２が長いため、不規則に変化している。この電圧Ｖａの波形中において、不規則に変化する部分を不安定領域IIIという。
【００１８】
この種のインバータ回路に関連して、特許文献１にはインバータ装置が開示されている。このインバータ装置によれば、スイッチング用のバイポーラ型のトランジスタＱ１，Ｑ２、並列共振用のコンデンサＣ１、入力用のトランス、出力用のトランス、ドライブ信号発生器及び、逆流阻止用のダイオードＤ１，Ｄ２を備え、ドライブ信号発生器は、入力用の変圧器を介在してトランジスタＱ１，Ｑ２を同時にオフする時間を含んだベース駆動電流を供給するようになされる。このようにスイッチング回路を構成すると、トランジスタＱ１が完全にオフになってから、トランジスタＱ２をオンするようになるので、トランジスタＱ２のオン期間のデューティが小さい場合に、トランジスタＱ２にコンデンサＣ１の突入電流が流れることが無くなるというものである。
【００１９】
また、特許文献２にはガス放電管用の自動スイッチングインバータが開示されている。自動スイッチングインバータによれば、プッシュプル型のインバータ回路を備え、当該インバータ回路はスイッチング用のトランジスタ１７，１８、入力用のトランス、出力用のトランス及び、電流バイアス用のダイオードを有している。このインバータ回路では、ポテンショメータを調整して入力用の変圧器に流れる電流が制御され、その駆動（調光）周波数が設定されて、２つのトランジスタ１７，１８を交互にオンオフするが、オフしている一方のトランジスタをオンさせる前に、オンしているトランジスタをオフするようになされる。
【００２０】
このようにインバータ回路を構成すると、一方のトランジスタが完全にオフしてから、他方のトランジスタをオンするようになるので、入力電圧が高くなる方向に変動したとき、調光周波数を大きく設定して、出力用の変圧器等のインピーダンスを増加すると、負荷電流を減少でき、反対に、入力電圧が低くなる方向に変動したとき、調光周波数を小さく設定して、出力用の変圧器等のインピーダンスを低下させると、負荷電流を増加できるというものである。
【００２１】
また、特許文献３には、共振型のインバータ装置が開示されている。このインバータ装置によれば、ｎチャンネル電界効果型のトランジスタから構成されるスイッチング素子Ｑ１，Ｑ２、直列共振用のコンデンサＣ２、出力用のインダクタ、充電用のコンデンサＣ１、電流検知用の電流トランス、トランジスタ駆動回路を備え、トランジスタ駆動回路は、電流トランスを介在して負荷に流れる電流を検知し、この電流トランスから得られる電流検知信号に基づいてスイッチング素子Ｑ１，Ｑ２をオンオフ制御する。
【００２２】
トランジスタ駆動回路では、一方のスイッチング素子Ｑ１をオンすると、Ｑ１に順方向電流が流れてインダクタ及びコンデンサＣ２を介してコンデンサＣ１が充電される。このとき、スイッチング素子Ｑ２はオフしている。次に、スイッチング素子Ｑ１をオンからオフし、スイッチング素子Ｑ２をオフからオンする。このとき、スイッチング素子Ｑ１の順方向電流を阻止する状態となって、ＬＣ共振回路からスイッチング素子Ｑ１に逆方向電流が流れている状態では、他方のスイッチング素子Ｑ２が順方向電流を阻止する状態とする。
【００２３】
また、ＬＣ共振回路からスイッチング素子Ｑ２に逆方向電流が流れる状態となってから一定の期間、スイッチング素子Ｑ２が順方向電流を通過する状態となるように、両スイッチング素子Ｑ１，Ｑ２を制御するようになされる。このような回路構成を採ると、２つのスイッチング素子Ｑ１，Ｑ２が同時オンすることがなく、スイッチング素子Ｑ１，Ｑ２の同時オンによる貫通電流を阻止できるというものである。
【００２４】
【特許文献１】特開昭６０−１２５１７５号公報（第７頁  第４図）
【特許文献２】特開昭５９−１４４３７３号公報（第２頁  第１図  ）
【特許文献３】特開平０３−１６９２６６号公報（第４頁  第１図）
【発明の開示】
【発明が解決しようとする課題】
【００２５】
ところで、従来例に係るインバータ回路１１によれば、入力電圧が変化した場合でも、インバータ回路１１の出力電流を一定に保てるように、トランジスタＱ１，Ｑ２のオン期間を同じ割合（デューティ比）で変化させる方式を採っている。しかし、次のような問題がある。
【００２６】
ｉ．図９に示したインバータ回路１１を特許文献２のように周波数を調整することなく、周波数固定で動作させたとき、交互にオンオフ動作するトランジスタＱ１，Ｑ２が両方オフする期間に不安定領域IIIが発生して問題となる。図１０Ｂに示したように、通常の使用電圧よりも入力電圧が高くなったとき、トランジスタＱ１，Ｑ２のソース・ドレイン接続点であるａ点の電圧Ｖａに不安定領域IIIを生じている。このａ点の電圧Ｖａは、二次側の共振コンデンサＣ３と、変圧器の分布容量とで合成された容量と、変圧器の漏れインダクタンスで共振している挙動により変化して現れていると考えられる。
【００２７】
このようなａ点の電圧Ｖａの不安定領域IIIにおいて、不安定な電圧の変化があっても、トランジスタＱ１，Ｑ２に内在している寄生ダイオードに電流が流れ、ロスが増大したり、ノイズを発生させたりする。トランジスタＱ１，Ｑ２に内在している寄生ダイオードは、ダイオードとして性能が悪いものである。これらを防止するために、特許文献１に見られるような電流逆流阻止用のダイオードＤ１が図９に示したトランジスタＱ１のドレインと電源入力端子３との間に接続される。ダイオードＤ２がトランジスタＱ２のソースとトランジスタＱ２のドレインとの間に接続され、転流ダイオードとして機能するダイオードＤ３がトランジスタＱ１のソースと電源入力端子３との間に接続され、同じ機能を有するダイオードＤ４がトランジスタＱ１のソースとトランジスタＱ２のソースとの間に接続されている。
【００２８】
しかし、ダイオードＤ１〜Ｄ４に電流が流れ始める時や、ダイオードＤ１〜Ｄ４がオフする時に大きなノイズを出すことも確認されている。ダイオードＤ１〜Ｄ４のコストと、発生するノイズ対策でもフェライトビーズや高圧コンデンサなどのノイズ対策用の部品も必要になる場合があり、コストの低減や、インバータ電源の小型化等の妨げとなっている。
【００２９】
ii．因みに、トランジスタＱ１へのゲート駆動信号Ｓ１や、トランジスタＱ２へのゲート駆動信号Ｓ２の供給方法に関して、何らの工夫無しにダイオードＤ１〜Ｄ４を削除した場合は、トランジスタＱ１，Ｑ２のＰＮ接合よる内蔵（寄生）ダイオードを経由して電流が流れたり、ａ点の急激な電位変化でトランジスタＱ１，Ｑ２がオン状態になったりすることが想定され、大きな損失が懸念される。
【００３０】
上述の寄生ダイオードの電圧反転時のリカバリー特性が早く、更に、ゲート−ソース間に印加される電圧ＶG-Sが急変した場合であっても、オンしない、ｄＩ／ｄｔ耐量が大きい動作性能を有したトランジスタがあれば、前述のような現象は起こらない。現時点で入手可能なトランジスタであって、満足な動作性能を有するトランジスタは得られず、図９に示したダイオードＤ１〜Ｄ４のような高耐圧及び高速動作仕様のものを挿入して対処しているのが現状である。
【００３１】
そこで、本発明はこのような課題を解決したものであって、トランジスタ不安定動作を防止するための高耐圧及び高速動作仕様のダイオード等の部品を省略できるようにすると共に、広範囲な入力変動や蛍光管負荷の変動等に対し、十分なＰＷＭ制御を実現できるようにしたハーフブリッジ型のインバータ回路及び液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００３２】
上述した課題は、ドレインが前記直流電圧を入力する第１の端子に接続されて前記交流電圧の１サイクルの１／２以下の期間オンするスイッチング用の電界効果型の第１のトランジスタと、ソースが前記直流電圧を入力する第２の端子に接続される共に、ドレインが前記第１のトランジスタのソースに接続されて前記第１のトランジスタのオフ期間オンするスイッチング用の電界効果型の第２のトランジスタと、直列接続点を有して前記第１及び第２の端子間に直列に接続された１組の静電容量と、一次側が前記第１及び第２のトランジスタのソース・ドレイン接続点と前記静電容量の直列接続点とに接続され、かつ、二次側が負荷に接続されて直流電圧を交流電圧に変換する変圧器と、前記変圧器の二次側に流れる負荷電流を検出して前記第１及び第２のトランジスタをＰＷＭ制御する制御回路とを備え、前記制御回路は、前記負荷電流を検出して得られる電流検知信号に基づいて前記第１及び第２のトランジスタを交互にオンオフさせるための相補正性のゲート駆動信号を発生し、前記第１のトランジスタのゲートに非反転ゲート駆動信号を供給し、前記第２のトランジスタのゲートに反転ゲート駆動信号を供給するハーフブリッジ型のインバータ回路によって解決される。
【００３３】
本発明に係るインバータ回路によれば、直流電圧を交流電圧に変換する場合に、スイッチング用の電界効果型の第１のトランジスタは、交流電圧の１サイクルの１／２以下の期間オンすると、変圧器の一次側に接続されたハーフブリッジ回路構成用の一方の静電容量を充電すると共に、他方の静電容量を放電する。スイッチング用の電界効果型の第２のトランジスタは第１のトランジスタのオフ期間オンして、変圧器の一次側に接続された他方の静電容量を充電すると共に、一方の静電容量を放電する。この変圧器の一次側に流れる充放電電流は正弦波となり、変圧器は二次側に交流電圧を誘導する。変圧器の二次側では、当該変圧器の漏れインダクタンスとその二次側の巻線の分布容量及び共振用のコンデンサで構成される共振回路が形成されている。
【００３４】
制御回路は、変圧器の二次側に流れる負荷電流を検出してスイッチング用の第１及び第２のトランジスタをＰＷＭ制御する。これを前提にして、制御回路は  変圧器の二次側の負荷電流を検出して得られる電流検知信号に基づいて第１及び第２のトランジスタを交互にオンオフさせるための相補正性のゲート駆動信号を発生し、第１のトランジスタのゲートに非反転ゲート駆動信号を供給し、第２のトランジスタのゲートに反転ゲート駆動信号を供給するようになる。
【００３５】
従って、第１のトランジスタのオン期間に第２のトランジスタをオフさせること、及び、第２のトランジスタのオン期間に第１のトランジスタをオフさせることができる。これにより、第１及び第２のトランジスタが同時にオフする期間をトランジスタ安定動作に最低限必要なデットタイムまで短縮することができる。
【００３６】
本発明に係る液晶表示装置は、液晶表示部と、前記液晶表示部に光を照射する複数の蛍光管と、前記蛍光管を駆動するインバータ回路とを備え、前記インバータ回路は、直流電圧を交流電圧に変換するハーフブリッジ型のインバータ回路であって、ドレインが前記直流電圧を入力する第１の端子に接続されて前記交流電圧の１サイクルの１／２以下の期間オンするスイッチング用の電界効果型の第１のトランジスタと、ソースが前記直流電圧を入力する第２の端子に接続される共に、ドレインが前記第１のトランジスタのソースに接続されて前記第１のトランジスタのオフ期間オンするスイッチング用の電界効果型の第２のトランジスタと、直列接続点を有して前記第１及び第２の端子間に直列に接続された１組の静電容量と、一次側が前記第１及び第２のトランジスタのソース・ドレイン接続点と前記静電容量の直列接続点とに接続され、かつ、二次側が前記蛍光管に接続された変圧器と、前記変圧器の二次側に流れる負荷電流を検出して前記第１及び第２のトランジスタをＰＷＭ制御する制御回路とを有し、前記制御回路は、前記負荷電流を検出して得られる電流検知信号に基づいて前記第１及び第２のトランジスタを交互にオンオフさせるための相補正性のゲート駆動信号を発生し、前記第１のトランジスタのゲートに非反転ゲート駆動信号を供給し、前記第２のトランジスタのゲートに反転ゲート駆動信号を供給するものである。
【発明の効果】
【００３７】
本発明に係るインバータ回路によれば、変圧器の二次側に流れる負荷電流を検出してスイッチング用の第１及び第２のトランジスタをＰＷＭ制御する制御回路を備え、制御回路は、負荷電流を検出して得られる電流検知信号に基づいて第１及び第２のトランジスタを交互にオンオフさせるための相補正性のゲート駆動信号を発生し、第１のトランジスタのゲートに非反転ゲート駆動信号を供給し、第２のトランジスタのゲートに反転ゲート駆動信号を供給するものである。
【００３８】
この構成によって、第１のトランジスタのオン期間に第２のトランジスタをオフさせること、及び、第２のトランジスタのオン期間に第１のトランジスタをオフさせることができる。従って、第１及び第２のトランジスタが同時にオフする期間をトランジスタ安定動作に最低限必要なデットタイムまで短縮することができる。これにより、第１及び第２のトランジスタの同時オフ期間が長くなることで発生していたトランジスタ不安定動作を防止するための高耐圧及び高速動作仕様のダイオード等の部品を従来方式のインバータ回路から省略できるようになった。しかも、商用電源の電圧種別によって整流後の直流電圧が大きく変動した場合、その広範囲な入力変動や負荷の変動等に対し、十分なＰＷＭ制御を実現できるようになった。
【００３９】
本発明に係る液晶表示装置によれば、本発明に係るインバータ回路が備えられるので、第１及び第２のトランジスタの同時オフ期間が長くなることで発生していたトランジスタ不安定動作を防止するための高耐圧及び高速動作仕様のダイオード等の部品を従来方式のインバータ回路から省略できるようになった。しかも、広範囲な入力変動や蛍光管負荷の変動等に対し、十分なＰＷＭ制御を実現できるようになった。
【発明を実施するための最良の形態】
【００４０】
以下、図面を参照しながら、本発明に係る実施の形態としてのハーフブリッジ型のインバータ回路及び液晶表示装置について説明する。
【００４１】
図１は、本発明に係る実施の形態としてのインバータ回路１０の構成例を示す回路図である。図１に示すハーフブリッジ型のインバータ回路１０は、直流電圧を交流電圧に変換するものであり、ｎ本の蛍光管Ｌｉ（ｉ＝１〜ｎ）を駆動するインバータ電源及び当該インバータ電源を備えた液晶表示ディスプレイに適用可能なものである。
【００４２】
インバータ回路１０はハーフブリッジを構成するスイッチング用の第１のトランジスタの一例となるｎ型の電界効果トランジスタ（以下で単にトランジスタＱ３という）、第２のトランジスタの一例となるｎ型の電界効果トランジスタ（単にトランジスタＱ４という）、変圧器１、制御回路２、電源入力端子３，４及び電流検知回路５を有して構成される。
【００４３】
トランジスタＱ３はそのドレインが直流電圧を入力する電源入力端子３（第１の端子）に接続されて交流電圧の１サイクルの１／２以下の期間オンするように動作する。トランジスタＱ４は、そのソースが直流電圧を入力する電源入力端子４（第２の端子）に接続される共に、そのドレインがトランジスタＱ３のソースに接続されてトランジスタＱ３のオフ期間オンするように動作する。トランジスタＱ３のソースとトランジスタＱ４のドレインとが接続された部分は、トランジスタＱ３，Ｑ４のソース・ドレイン接続点（Ａ点）となされる。トランジスタＱ３及びＱ４の各々のゲートは制御回路２に接続される。
【００４４】
また、電源入力端子３，４間には、ハーフブリッジを構成する充電・放電用の１組の静電容量（以下コンデンサＣａ，Ｃｂという）が接続される。コンデンサＣａの一端は電源入力端子３に接続され、その他端は、コンデンサＣｂの一端に接続される。コンデンサＣａの他端とコンデンサＣｂの一端とが接続された部分は、コンデンサＣａ，Ｃｂの直列接続点となされる。
【００４５】
変圧器１（インバータトランス）は、その一次側がトランジスタＱ３，Ｑ４のソース・ドレイン接続点とコンデンサＣａ，Ｃｂの直列接続点とに接続され、かつ、その二次側には負荷が接続されて直流電圧を交流電圧に変換する。この例の負荷は、液晶表示ディスプレイ等のバックライト６である。バックライト６はｎ本の蛍光管Ｌｉ（ｉ＝１〜ｎ）が並列に接続され、電流検知回路５を介在して変圧器１の二次側に接続される。変圧器１の二次側には負荷の他に、並列共振用のコンデンサＣｃ及び上述の電流検知回路５が接続される。電流検知回路５は、例えば、検知抵抗Ｒｓ及び整流用のダイオードＤ５から構成され、変圧器１の二次側に流れる負荷電流Ｉｔを検知抵抗Ｒｓ等を介して検知して電流検知信号Ｓｉ（電圧）を出力する。
【００４６】
電流検知回路５には制御回路２が接続され、負荷電流Ｉｔを一定にするために電流検知信号Ｓｉを入力してトランジスタＱ３，Ｑ４をＰＷＭ制御するようになされる。制御回路２は、負荷電流Ｉｔを検知して得られる電流検知信号Ｓｉに基づいてトランジスタＱ３，Ｑ４を交互にオンオフさせるための相補正性のゲート駆動信号Ｓ３，Ｓ４を発生し、トランジスタＱ３のゲートに非反転ゲート駆動信号Ｓ３を供給し、トランジスタＱ４のゲートに反転ゲート駆動信号Ｓ４を供給するものである。ここに、相補正性のゲート駆動信号Ｓ３，Ｓ４とは、変圧器１が出力する負荷電流Ｉｔを一定に保つために、当該負荷電流Ｉｔに応じた電流検知信号Ｓｉが検出され、電流検知信号Ｓｉが制御回路２にフィードバックされ、ＰＷＭ制御されて生成されるゲート駆動用の信号であって、一方のゲート駆動信号Ｓ３がＯＮ（ハイ・レベル）となる期間（非反転期間）の前後に短いデッドタイムＤｔを設け、当該ゲート駆動信号Ｓ３のＯＮ期間とその前後のデッドタイムＤｔを加算した期間（反転期間）は、他方のゲート駆動信号Ｓ４がＯＦＦ（ロー・レベル）となる関係に相互に補正し合う２つの信号をいう。
【００４７】
制御回路２は、ｎ本の蛍光管Ｌｉ（ｉ＝１〜ｎ）の輝度を一定に保つ必要性から当該インバータ回路１０の出力である負荷電流Ｉｔを制御する。制御回路２は、当該インバータ回路１０の出力を安定化させるために、従来回路と同様にして１サイクルの１／２以下の導通時間で片側のスイッチング用のトランジスタＱ３のパルス幅を制御する。例えば、電源入力端子３，４に供給される直流電圧（以下入力電圧ともいう）などの変動があったとき、トランジスタＱ３のゲート駆動信号Ｓ３は、負荷電流Ｉｔが増加する方向に変動する。
【００４８】
この負荷電流Ｉｔに変動があったとき、制御回路２は、ゲート駆動信号Ｓ３のパルス幅を狭くする方向にトランジスタＱ３をゲート制御するようになされる。逆に、負荷電流Ｉｔが減少する方向に変動したとき、制御回路２は、ゲート駆動信号Ｓ３のパルス幅を広げる方向に、トランジスタＱ３をゲート制御するようになされる。この制御は従来方式と変わらない（ＰＷＭ制御）。
【００４９】
従来方式では、もう一方のトランジスタＱ２も、同様して、パルス幅を変更していたが、本発明のＰＷＭ制御方式では、他方のスイッチング用のトランジスタＱ４は、トランジスタＱ３のオフ期間導通するようにしている。つまり、トランジスタＱ３がオフしている期間、トランジスタＱ４をオン動作させ、また、トランジスタＱ３がオンしている期間、トランジスタＱ４をオフ動作させるようにしている。
【００５０】
このようなトランジスタＱ３及びＱ４を相補正動作させることで、Ａ点の電位が不定となる期間が無くなり（極めて短くなり）、その電位の変化は、トランジスタＱ３，Ｑ４のスイッチング動作によってのみ起こるようになる。このため、トランジスタＱ３及びＱ４が同時オフするデットタイム期間を除いて、Ａ点の急激な電圧変動（ｄｖ／ｄｔ）によるゲート駆動（チャネル領域の反転動作）とは無関係なオン動作や、シリコン基板内のＰＮ接合による内臓（寄生）ダイオードを経由して電流が流れる現象が皆無となる。デットタイム期間の経過後は、トランジスタＱ４がＯＮになり、Ｑ４のドレインとソース間を転流電流が流れる。この結果、従来回路で問題となっていた電界効果トランジスタの損失の増大が無くなる。このことから、ａ点の電位不定期間の対策として用いていた４本のダイオードＤ１〜Ｄ４や、そのノイズ対策部品が不要となった。
【実施例１】
【００５１】
図２は、第１の実施例に係る制御回路２の内部構成例を示す回路図である。図２に示す制御回路２は、三角波発生回路２１、エラーアンプ２２及びエラーアンプ出力差方式の信号発生回路２７を有して構成される。信号発生回路２７は、例えば、２つの比較器２３，２４及び１つの反転回路２５を有して構成される。
【００５２】
三角波発生回路２１は、三角波信号Ｓｔ（電圧）を発生して被比較信号となる三角波信号Ｓｔを比較器２３，２４に出力する。エラーアンプ２２はオペアンプから構成され、その入力端子（−）及びその出力間には抵抗Ｒｆ及びコンデンサＣｆ等の帰還素子が接続され、入力端子（−）には基準電圧Ｖrefが供給される。入力端子（＋）には、電流検知回路５からの電流検知信号Ｓｉが入力される。エラーアンプ２２は電流検知信号Ｓｉと基準電圧Ｖrefとの誤差を増幅して比較信号IIを出力する。
【００５３】
エラーアンプ２２の出力には比較器２３と抵抗Ｒ１とが接続され、当該比較器２３の入力端子（−）にはエラーアンプ２２の出力電圧がそのまま比較信号IIとして入力される。抵抗Ｒ１には電圧分割用の抵抗Ｒ２が接続される。抵抗Ｒ１と抵抗Ｒ２との接続点には、比較器２４が接続され、当該比較器２４の入力端子（−）には抵抗Ｒ１及びＲ２で分圧される比較信号Ｉ（出力電圧）が入力される。
【００５４】
比較器２３の出力には、図１に示したトランジスタＱ３のゲートが接続され、当該トランジスタＱ３にはゲート駆動信号Ｓ３が供給される。比較器２４の出力には反転回路２５が接続され、比較器２４の出力信号を反転したゲート駆動信号Ｓ４を出力する。このとき、比較器２４の出力信号（以下比較出力信号Ｓ２４という）は反転回路２５に入力される。反転回路２５には、図１に示したトランジスタＱ４のゲートが接続され、トランジスタＱ４にはゲート駆動信号Ｓ４が供給される。
【００５５】
図３Ａ〜Ｄ及び図４Ａ〜Ｄは、制御回路２における動作例（その１，２）を示す波形図である。この例では、エラーアンプ２２の出力となる比較信号IIと、抵抗Ｒ１，Ｒ２による電圧分割で元のエラーアンプ２２の出力より低い電圧である比較信号Ｉを作成し、それぞれの出力を図３Ａに示す三角波信号Ｓｔと比較すると、図３Ｃ及びＤに示すゲート駆動信号Ｓ３，Ｓ４を得られるようになる。
【００５６】
図３Ｃに示すゲート駆動信号Ｓ３は、そのままトランジスタＱ３のゲートに供給され、図３Ｂに示す比較出力信号を反転した、図３Ｄに示すゲート駆動信号Ｓ４は、トランジスタＱ４のゲートに供給される。比較出力信号は比較器２４の出力信号である。
【００５７】
この例で、三角波信号Ｓｔと比較信号Ｉ，IIとをそれぞれ比較した電圧差により、それぞれゲート駆動信号Ｓ３，Ｓ４のパルス幅は僅かに異なっている。この電圧差でデッドタイム（Ｄｔ）を作成することができる。ここにデットタイムとは、一般に直列接続されたトランジスタＱ３，Ｑ４等が同時にオンすると、両トランジスタＱ３，Ｑ４のソース・ドレイン間に貫通電流が流れるが、この貫通電流を防止するために設定される不動作時間をいう。
【００５８】
この制御回路２で、ゲート駆動信号Ｓ３のパルス幅は、比較信号Ｉ，IIの電圧レベルで調整することができ、デットタイムＤｔの長さは、比較信号Ｉ，IIの電圧差で調整するようになされる。そのパルス幅を広げる場合は、比較信号Ｉ，IIの電圧差を一定にして図３Ａに示した三角波信号Ｓｔのピーク電圧に対して低く設定する。そのパルス幅を狭くする場合は、比較信号Ｉ，IIの電圧差を一定にして図３Ａに示した三角波信号Ｓｔのピーク電圧に近くなるように設定する。
【００５９】
また、デットタイムＤｔは比較信号Ｉ，IIの電圧差に比例し、デットタイムＤｔを広げる場合は電圧差を大きく設定する。デットタイムＤｔを狭める場合は電圧差を小さく設定すればよい。このようにデットタイムＤｔの長さは比較信号Ｉ，IIの電圧差で調整し、ゲート駆動信号Ｓ３のパルス幅は、三角波信号Ｓｔのピーク電圧に対する比較信号Ｉ，IIの電圧レベルで調整できる。
【００６０】
従って、通常の入力電圧よりも高い入力電圧が入力される場合であって、ゲート駆動信号Ｓ３のパルス幅を狭くする場合は、比較信号Ｉ，IIを図３Ａに示した三角波信号Ｓｔのピーク電圧に近くなるように設定する。この場合、比較信号Ｉ，IIの電圧差で調整されたデットタイムＤｔを設定できる。反対に通常の入力電圧よりも低い入力電圧が入力される場合であって、ゲート駆動信号Ｓ３のパルス幅を広げる場合は、比較信号Ｉ，IIを図４Ａに示すように、三角波信号Ｓｔのピーク電圧より低くなるように設定する。この場合、比較信号Ｉ，IIの電圧差が先のままで調整されている場合、上述と同じ幅のデットタイムＤｔを設定できるようになる。
【００６１】
この例でデットタイムＤｔは、トランジスタＱ３がオンからオフに立ち下がる時刻と、トランジスタＱ４がオフからオンに立ち上がる時刻との間に設定されると共に、トランジスタＱ３がオフからオンに立ち上がる時刻と、トランジスタＱ４がオンからオフに立ち下がる時刻との間に設定され、トランジスタＱ３，Ｑ４が同時にオンする期間を無くすようになされる。
【００６２】
このように本発明方式によれば、比較信号Ｉ，IIの電圧差で調整される短いデットタイムＤｔを設定できるので、スイッチング用の双方のトランジスタＱ３，Ｑ４がオフしている期間を回路動作上不都合が生じない範囲で、どのような動作状態でも、ほぼ一定となるデットタイムＤｔを設定できるようになった。
【００６３】
上述のような動作設定をすることで、従来回路では、両方のスイッチング用のトランジスタがオフしている期間（ａ点）の電位が不定になることから、ダイオードＤ１〜Ｄ４が必要であったが、本発明のインバータ回路１０では、従来方式のような不安定領域IIIを無くすことができるため、ダイオードＤ１〜Ｄ４等の部品削減や、不定動作時に発生する電圧振動も無くなることから、ノイズも大幅に低減できるようになった。
【００６４】
続いて、図５〜図７を参照してインバータ回路１０の動作例について説明する。図５は、トランジスタＱ３＝ＯＮ、トランジスタＱ４＝ＯＦＦ時のインバータ回路１０の等価回路図である。図６は、トランジスタＱ３＝ＯＦＦ、トランジスタＱ４＝ＯＮ時のインバータ回路１０の等価回路図である。
【００６５】
図５に示すスイッチング用のトランジスタＱ３は制御回路２からハイ・レベル（以下「Ｈ」レベルという）のゲート駆動信号Ｓ３を入力して、交流電圧の１サイクルの１／２以下の期間オン（Ｑ３＝ＯＮ）すると、変圧器１の一次側でハーフブリッジを構成する一方のコンデンサＣｂを充電すると共に、他方のコンデンサＣａを放電する。このとき、トランジスタＱ４には制御回路２からロー・レベル（以下「Ｌ」レベルという）のゲート駆動信号Ｓ４が入力されるので、トランジスタＱ４はオフ（Ｑ４＝ＯＦＦ）する。
【００６６】
その後、トランジスタＱ３がＯＮからＯＦＦに切り替わる。デットタイムＤｔの後に、図６に示すトランジスタＱ４がＯＦＦからＯＮに切り替わる。トランジスタＱ４は、トランジスタＱ３のオフ期間オン（Ｑ４＝ＯＮ）して、変圧器１の一次側に接続された他方のコンデンサＣａを充電すると共に、一方のコンデンサＣｂを放電する。この変圧器１の一次側に流れる充放電電流は正弦波となり、変圧器１は二次側に交流電圧を誘導する。
【００６７】
制御回路２は、変圧器１の二次側に流れる負荷電流Ｉｔを検出してトランジスタＱ３，Ｑ４をＰＷＭ制御する。これを前提にして、制御回路２は  変圧器１の二次側の負荷電流Ｉｔを検出して得られる電流検知信号Ｓｉに基づいてトランジスタＱ３，Ｑ４を交互にオンオフさせるための相補正性のゲート駆動信号Ｓ３，Ｓ４を発生し、トランジスタＱ３のゲートに非反転ゲート駆動信号Ｓ３を供給し、トランジスタＱ４のゲートに反転ゲート駆動信号Ｓ４を供給するようになる。
【００６８】
図７Ａ及びＢは、最小入力電圧＝ＤＣ２００Ｖ時及び、最大入力電圧＝ＤＣ４００Ｖ時のインバータ回路１０の駆動例を示す波形図である。ここに最小入力電圧とは、当該インバータ回路１０の入力端子３及び４間に入力される最小の電圧をいい、最大入力電圧とは、同じ入力端子３及び４間に入力される最大の電圧をいう。この例で制御回路２は、図７Ａに示すように最小入力電圧がＤＣ２００Ｖである場合、ゲート駆動信号Ｓ３のパルス幅が広く設定され、デットタイムがＤｔ３に設定される。この場合、制御回路２は、図４Ｂに示したように、三角波信号Ｓｔのピーク電圧より低くなるように比較信号Ｉ，IIを設定する。デットタイムＤｔ３は回路動作上不都合が生じない範囲で短く設定される。デットタイムＤｔ３は、トランジスタＱ３のゲート・ソース間電圧ＶG-Sの立ち下がり時刻と、トランジスタＱ４のゲート・ソース間電圧ＶG-Sの立ち上がり時刻との差となって現れている。
【００６９】
また、図７Ｂに示すように最大入力電圧がＤＣ４００Ｖである場合、ゲート駆動信号Ｓ３のパルス幅が狭く設定され、デットタイムがＤｔ４に設定される。この場合、制御回路２は、図４Ａに示したように、三角波信号Ｓｔのピーク電圧に近くなるように比較信号Ｉ，IIを設定する。デットタイムＤｔ４は回路動作上不都合が生じない範囲で短く設定される。デットタイムＤｔ４は、トランジスタＱ３のゲート・ソース間電圧ＶG-Sの立ち下がり時刻と、トランジスタＱ４のゲート・ソース間電圧ＶG-Sの立ち上がり時刻との差となって現れている。
【００７０】
いずれの場合も、トランジスタＱ３，Ｑ４がオフしている期間を回路動作上不都合が生じない、ほぼ一定な幅（期間）のデットタイムＤｔ３，Ｄｔ４に設定しているので、図７Ａ及びＢに示す波形図において、トランジスタＱ３，Ｑ４のソース・ドレイン接続点（Ａ点）の電位に不定領域を生ずることなく、Ａ点の電位を「Ｈ」→「Ｌ」レベル及び「Ｌ」→「Ｈ」レベルに規則正しく反転させることができる。
【００７１】
このように、第１の実施例としてのインバータ回路１０によれば、直流電圧を交流電圧に変換する場合に、変圧器１の二次側に流れる負荷電流Ｉｔを検出してスイッチング用のトランジスタＱ３，Ｑ４をＰＷＭ制御するエラーアンプ出力差方式の制御回路２を備え、制御回路２は、負荷電流Ｉｔを検出して得られる電流検知信号Ｓｉに基づいてトランジスタＱ３，Ｑ４を交互にオンオフさせるための相補正性のゲート駆動信号Ｓ３，Ｓ４を発生し、トランジスタＱ３のゲートに非反転ゲート駆動信号Ｓ３を供給し、トランジスタＱ４のゲートに反転ゲート駆動信号Ｓ４を供給するものである。
【００７２】
従って、トランジスタＱ３のオン期間にトランジスタＱ４をオフさせること、及び、トランジスタＱ４のオン期間にトランジスタＱ３をオフさせることができる。これにより、トランジスタＱ３，Ｑ４が同時にオフする期間をトランジスタ安定動作に最低限必要なデットタイムＤｔ３，Ｄｔ４まで短縮することができる。これにより、トランジスタＱ３，Ｑ４の同時オフ期間が長くなることで発生していたトランジスタ不安定動作を防止するための高耐圧及び高速動作仕様のダイオードＤ１〜Ｄ４等の部品を従来方式のインバータ回路から省略できるようになった。しかも、広範囲な入力変動や負荷の変動等に対し、十分なＰＷＭ制御を実現できるようになった。
【００７３】
このように、部品点数の削減及びノイズ発生源の減少できるばかりか、インバータ電源としての信頼性をも改善できるようになり、高信頼度のインバータ回路１０を提供できるようになった。なお、トランジスタＱ３，Ｑ４についてｎ型の電界効果トランジスタを使用する場合について説明したが、これに限られることはなく、ｐ型の電界効果トランジスタを使用する場合であってもよい。
【００７４】
また、トランジスタＱ３，Ｑ４については、電界効果型のトランジスタに代えてバイポーラトランジスタを用いる場合であってもよい。この場合、制御回路２がバイポーラトランジスタを電流駆動するようになるので、制御回路２とバイポーラトランジスタとの間に、例えば、Ｖ−Ｉ変換用のトランスを接続して対処すればよい。もちろん、Ｖ−Ｉ変換用のトランスに限られることはなく、電流ソース源を設け、当該電流ソース源から相補正性のベース駆動信号を供給すればよい。
【００７５】
上述した第１の実施例では、制御回路２を用いてゲート駆動信号Ｓ３，Ｓ４を作り出す場合について説明したが、これらに限られることはない。図２，３，４で示したような三角波とエラーアンプ出力とを比較して駆動波形とデッドタイムＤｔを生成する方法は、あくまでも、ゲート駆動信号Ｓ３，Ｓ４を作り出す一例を挙げにすぎない。本発明に係るインバータ回路１０は、上述の制御回路２を使用してしか実現出来ないものではないことは言うまでもない。
【実施例２】
【００７６】
図８は第２の実施例としての液晶表示装置１００の構成例を示す図である。図８に示す液晶表示装置１００は、インバータ回路１０、電源回路３０、低電圧ＤＣ電源４０、液晶ドライバ５０及び液晶表示部６０を備えて構成される。
【００７７】
電源回路３０は、例えば、ノイズフィルタ用のコンデンサＣ３１，Ｃ３２、ラインフィルタ用のコイル３１及び全波整流回路３２を有して構成される。コンデンサＣ３１，Ｃ３２及びコイル３１の機能を総称してノイズフィルタと呼ばれる。コイル３１の一方にはＡＣコードが接続される。ＡＣコードの一端にはプラグが接続される。プラグは商用電源に接続される。商用電源は、我が国ではＡＣ１００Ｖであり、外国ではＡＣ１２７Ｖ乃至２４０Ｖである。
【００７８】
コイル３１の他方には全波整流回路３２が接続され、当該コイル３１を介在してＡＣ１００Ｖ乃至ＡＣ２４０Ｖが入力される。全波整流回路３２の出力には電解コンデンサＣ３３（平滑用）が接続され、全波整流後の脈流電圧を平滑するようになされる。ＡＣ１００Ｖ時の電圧変動率を１０％とすると、全波整流回路３２から得られる平滑後の直流電圧は１２６Ｖ〜１５５Ｖまで変動する。ＡＣ２４０Ｖ時の電圧変動率を２０％とすると、平滑後の直流電圧は２６９Ｖ〜４０６Ｖまで変動する。なお、上述の電源回路の全波整流回路３２に代えて倍圧整流回路を接続してもよい。全波整流回路３２よりも高い直流電圧を出力できるようになる。
【００７９】
全波整流回路３２にはインバータ回路１０及び低電圧ＤＣ電源４０が接続される。低電圧ＤＣ電源４０は全波整流回路３２から出力される直流電圧を、例えば、ＤＣ３Ｖ等の低いＤＣ電圧に変換する。電圧変換後の低電圧Ｖdcは液晶ドライバ５０及び液晶表示部６０に供給される。低電圧ＤＣ電源４０には液晶ドライバ５０及び液晶表示部６０が接続される。
【００８０】
液晶ドライバ５０は映像信号Ｓin及び低電圧Ｖdcを入力して液晶駆動信号Ｓ５０を生成する。液晶駆動信号Ｓ５０は液晶表示部６０に出力される。液晶ドライバ５０には液晶表示部６０が接続され、低電圧Ｖdc及び液晶駆動信号Ｓ５０を入力して液晶を駆動するようになされる。
【００８１】
液晶表示部６０の背面にはｎ本の蛍光管Ｌｉ（ｉ＝１〜ｎ）が配設され、液晶表示部６０に均等に光を照射するようになされる。蛍光管Ｌｉには、ＣＣＦＬやＥＥＦＬ等が使用される。上述の全波整流回路３２にはインバータ回路１０が接続され、その変圧器１には蛍光管Ｌｉが接続され、輝度が一定となるようにｎ本の蛍光管Ｌｉを駆動するようになされる。インバータ回路１０には、第１の実施例で説明したエラーアンプ出力差方式の制御回路２を有したものが使用できる。もちろん、ゲート駆動信号Ｓ３，Ｓ４を作り出す制御回路２に限られることはない。あくまでも、ゲート駆動信号Ｓ３，Ｓ４を作り出す一例を挙げにすぎない。本発明に係る液晶表示装置２００は、上述の制御回路２を使用してしか実現出来ないものではないことは言うまでもない。
【００８２】
この例では、ハーフブリッジ型のインバータ回路１０であって、ドレインが全波整流回路３２のプラス側に接続されて交流電圧の１サイクルの１／２以下の期間オンするスイッチング用のｎ型の電界効果のトランジスタＱ３と、ソースが全波整流回路３２のマイナス側に接続される共に、ドレインがトランジスタＱ３のソースに接続されてトランジスタＱ３のオフ期間オンするスイッチング用のｎ型の電界効果のトランジスタＱ４と、直列接続点を有して全波整流回路３２のプラス側・マイナス側間に直列に接続されたコンデンサＣａ，Ｃｂと、一次側がトランジスタＱ３，Ｑ４のソース・ドレイン接続点とコンデンサＣａ，Ｃｂの直列接続点とに接続され、かつ、二次側が蛍光管Ｌｉに接続された変圧器１と、この変圧器１の二次側に流れる負荷電流Ｉｔを検出してトランジスタＱ３，Ｑ４をＰＷＭ制御する制御回路２とを有する。
【００８３】
制御回路２は、負荷電流Ｉｔを検出して得られる電流検知信号Ｓｉに基づいてトランジスタＱ３，Ｑ４を交互にオンオフさせるための相補正性のゲート駆動信号Ｓ３，Ｓ４を発生し、トランジスタＱ３のゲートに非反転ゲート駆動信号Ｓ３を供給し、トランジスタＱ４のゲートに、非反転ゲート駆動信号Ｓ３の前後にデットタイムＤｔを加算して反転生成された反転ゲート駆動信号Ｓ４を供給する。これにより、インバータ回路１０は直流電圧を交流電圧に変換してｎ本の蛍光管Ｌｉ（ｉ＝１〜ｎ）を駆動するようになる。
【００８４】
このように、第２の実施例としての液晶表示装置１００によれば、本発明に係るインバータ回路１０が備えられるので、トランジスタＱ３，Ｑ４の同時オフ期間が長くなることで発生していたトランジスタ不安定動作を防止するための高耐圧及び高速動作仕様のダイオードＤ１〜Ｄ４等の部品を従来方式のインバータ回路から省略できるようになった。しかも、広範囲な入力変動や蛍光管負荷の変動等に対し、十分なＰＷＭ制御を実現できるようになった。これにより、大型の液晶表示パネルを用いた液晶テレビや、液晶モニタ等の液晶表示装置の製造コストを低減できるようになる。
【産業上の利用可能性】
【００８５】
本発明は、複数本の蛍光管を駆動するインバータ電源及び、当該インバータ電源を備えた液晶表示ディスプレイ等に適用して極めて好適である。
【図面の簡単な説明】
【００８６】
【図１】本発明に係る実施の形態としてのインバータ回路１０の構成例を示す回路図である。
【図２】第１の実施例に係る制御回路２の内部構成例を示す回路図である。
【図３】（Ａ）〜（Ｄ）は、制御回路２における動作例（その１）を示す波形図である。
【図４】（Ａ）〜（Ｄ）は、制御回路２における動作例（その２）を示す波形図である。
【図５】トランジスタＱ３＝ＯＮ、トランジスタＱ４＝ＯＦＦ時のインバータ回路１０の等価回路図である。
【図６】トランジスタＱ３＝ＯＦＦ、トランジスタＱ４＝ＯＮ時のインバータ回路１０の等価回路図である。
【図７】（Ａ）及び（Ｂ）は、最小入力電圧＝ＤＣ２００Ｖ時及び、最大入力電圧ＤＣ４００Ｖ時のインバータ回路１０の駆動例を示す波形図である。
【図８】第２の実施例としての液晶表示装置１００の構成例を示す図である。
【図９】従来例に係るハーフブリッジ型のインバータ回路１１の構成例を示す回路図である。
【図１０】（Ａ）及び（Ｂ）は、最小入力電圧＝ＤＣ２００Ｖ時及び、最大入力電圧ＤＣ４００Ｖ時のインバータ回路１１の駆動例を示す波形図である。
【符号の説明】
【００８７】
１，３１・・・変圧器、２・・・制御回路、５・・・電流検知回路、６・・・バックライト（負荷）、１０，１１・・・インバータ回路、２１・・・三角波発生回路、２２・・・エラーアンプ、２３，２４・・・比較器、２５・・・反転回路、２７，２８・・・信号発生回路、３０・・・電源回路、３２・・・全波整流回路、４０・・・低電圧ＤＣ電源、５０・・・液晶ドライバ、６０・・・液晶表示部、１００・・・液晶表示装置
【図１】
2009254213.tif 000003
【図２】
2009254213.tif 000004
【図３】
2009254213.tif 000005
【図４】
2009254213.tif 000006
【図５】
2009254213.tif 000007
【図６】
2009254213.tif 000008
【図７】
2009254213.tif 000009
【図８】
2009254213.tif 000010
【図９】
2009254213.tif 000011
【図１０】
2009254213.tif 000012