(57)【要約】【課題】より高精度で、製造の容易な基準電圧源回路や温度検出回路を提供する。【解決手段】基準電圧源回路は、第１と第２の電界効果型トランジスタを含む電流ミラー回路と、ゲート電極の導電型の極性が異なるポリシリコンゲートを有する第３と第４の電界効果型トランジスタで構成される。第１と第３の電界効果型トランジスタが直列に接続され、第２と第４の電界効果型トランジスタが直列に接続される。こうして、仕事関数宇佐による電圧が発生される。また、温度検出回路は、前記電流ミラー回路の電流ミラー比が互いに異なる２つの上述の電圧源と、２つの電圧源の出力電圧を減算する減算器とからなる。【選択図】図６
2009064152.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続される第１と第３の電界効果型トランジスタと、直列に接続される第２と第４の電界効果型トランジスタとを有し、
前記第１と第２の電界効果型トランジスタが、前記第１の電界効果型トランジスタをマスターとして電流ミラー回路を構成し、
前記第３と第４の電界効果型トランジスタは、ゲート電極の導電型の極性が異なるポリシリコンゲートを有する、
電圧源回路。
【請求項２】
前記第３と第４の電界効果型トランジスタが幾何学的に同一形状である、請求項１記載の電圧源回路。
【請求項３】
前記電流ミラー回路の電流ミラー比が１と異なる、請求項１または２記載の電圧源回路。
【請求項４】
請求項１および２のいずれかに記載の２つの電圧源であって、前記電流ミラー回路の電流ミラー比が互いに異なる２つの電圧源と、
前記２つの電圧源の出力電圧を減算する減算器と
からなる温度検出回路。
【請求項５】
さらに、前記二つの電圧源のうち少なくとも一つの電圧レベルを調整するレベル調整回路を当該電圧源と前記減算器の間に設けた、請求項４記載の温度検出回路。
【請求項６】
電流ミラー比が互いに異なる前記二つの電圧源において、電流ミラーのマスターを１つのマスターで共用する、請求項４または５記載の温度検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電圧発生回路、温度検出回路などの電圧発生源に関する。
【背景技術】
【０００２】
２つのトランジスタの仕事関数差を用いた電圧源が温度検出回路として使用されている。また、そのような複数の電圧源を組み合わせることにより、出力電圧が一定である基準電圧源や、任意の温度特性の温度検出回路も提供できる。
【０００３】
たとえば、特開２００６−２４２８９４号公報に記載された温度検出回路では、高濃度Ｐ型ゲート電界効果トランジスタと高濃度Ｎ型ゲート電界効果トランジスタのチャネル長（以下Ｌと記載する）の比を変えることによって出力電圧の温度特性を変え、温度検出に利用する。しかし、この回路では、両トランジスタのチャネル長比（Ｌ比）（あるいは当然であるがチャンネル幅（以下Ｗと記載する）も同様）を１以外、つまり幾何学的に同一でないようにすると、半導体製造上さまざまな弊害が出てくる。たとえば、Ｌ比を１：２に設計したマスクによってシリコンウエハ上にトランジスタを形成する場合、レジストの収縮や露光などの誤差によって実際に出来上がるトランジスタのＬ寸法の理想値１：２との誤差の量は、Ｌ比を１：１つまり幾何学的に同一にした場合と比較すると大きくなりやすい。したがって、Ｌ比を１でない値として出力電圧の温度特性を所望の値にする方法では、Ｌ比の仕上がりにばらつきが生じやすい欠点があった。
【０００４】
また、特開２００７−６６０４３号公報の回路では、高濃度Ｎ型ゲート電界効果トランジスタのバックゲート電位をトランジスタのソースに接続するタイプと、ＧＮＤに接続するタイプが記載されている。ところが、これらのタイプはそれぞれ特有の欠点を持ち合わせている。高濃度Ｎ型ゲート電界効果トランジスタのバックゲート電位をＧＮＤに接続するタイプでは、高濃度Ｐ型ゲート電界効果トランジスタと高濃度Ｎ型ゲート電界効果トランジスタのバックゲートバイアス電位が異なることになり、仕事関数差による出力電圧のばらつきが大きくなる欠点がある。一方、高濃度Ｎ型ゲート電界効果トランジスタのバックゲート電位をソースに接続するタイプでは、高濃度Ｐ型ゲート電界効果トランジスタと高濃度Ｎ型ゲート電界効果トランジスタのバックゲート電位が異なるために、両者のバックゲート電位が分離できる製造プロセスを選択する必要がある。このため、たとえばトリプルウエル、ＳＯＩ（シリコン・オン・インシュレータ）などを使用して製造コストが上昇したり、あるいはこの回路を実現するためにプロセスが限定されてしまったりする欠点があった。
【特許文献１】特開２００６−２４２８９４号公報
【特許文献２】特開２００７−６６０４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、より高精度で、製造の容易な基準電圧源回路や温度検出回路を提供することである。
【課題を解決するための手段】
【０００６】
本発明に係る電圧源回路は、直列に接続される第１と第３の電界効果型トランジスタと、直列に接続される第２と第４の電界効果型トランジスタを有する。第１と第２の電界効果型トランジスタが電流ミラー回路を構成し、また、第３と第４の電界効果型トランジスタゲート電極の導電型の極性が異なるポリシリコンゲートを有する。こうして、仕事関数の差による電圧が発生される。前記電圧源回路において、好ましくは、前記第３と第４の電界効果型トランジスタが幾何学的に同一形状である。また、前記電圧源回路において、たとえば、前記電流ミラー回路の電流ミラー比は１と異なる。
【０００７】
本発明に係る温度検出回路は、前記電流ミラー回路の電流ミラー比が互いに異なる２つの上述の電圧源と、前記２つの電圧源の出力電圧を減算する減算器とからなる。前記温度検出回路において、好ましくは、さらに、前記二つの電圧源のうち少なくとも一つの電圧レベルを調整するレベル調整回路を当該電圧源と前記減算器の間に設ける。また、前記温度検出回路において、たとえば、電流ミラー比が互いに異なる前記二つの電圧源において、電流ミラーのマスターを１つのマスターで共用する。
【発明の効果】
【０００８】
出力電圧のばらつきを増加させることなく、また使用プロセスに融通を持たせ、製造コスト上昇もさせずに、仕事関数差を利用した基準電圧源が実現できる。さらに、この基準電圧源を用いて温度検出回路が提供できる。
【発明を実施するための最良の形態】
【０００９】
以下、添付の図面を参照して発明の実施の形態を説明する。
まず、従来の仕事関数差を利用した電圧源回路の課題について説明する。図２に示す従来の仕事関数差を利用した電圧源回路は、Ｎ型高濃度ゲートを有したデプレッションＮＭＯＳトランジスタＭ３と、Ｐ型高濃度ゲートを有したデプレッションＰＭＯＳトランジスタＭ４から構成され、トランジスタＭ３，Ｍ４は、電源電位とＧＮＤ電位の間に直列に接続されている。これら２つのトランジスタＭ３，Ｍ４ではチャネルドープの不純物濃度は等しい。デプレッショントランジスタＭ３のバックゲート電極はトランジスタＭ３のソースに接続されており、電界効果トランジスタＭ４のバックゲート電極はＧＮＤに接続されている。また、トランジスタＭ３、Ｍ４のゲート電極はトランジスタＭ３のソース電極、トランジスタＭ４のドレイン電極と一点で結線されている。今後このノードから発生する電圧を出力電圧Ｖｐｎとする。
【００１０】
出力電圧Ｖｐｎについて以下に説明する。Ｎ型ゲートを有したデプレッションＮＭＯＳトランジスタＭ３のチャネル幅（Ｗ長）をＷｎ、チャンネル長（Ｌ長）をＬｎ、しきい値電圧をＶｔｈｎ、移動度をμｎ、伝導係数をＣｏｘ、Ｐ型ゲートを有したデプレッションＰＭＯＳトランジスタＭ４のＷ長をＷｐ、Ｌ長をＬｐ、しきい値電圧をＶｔｈｐ、移動度をμｐ、伝導係数をＣｏｘとする。図２においてトランジスタＭ３に流れる電流をＩｎ、トランジスタＭ４に流れる電流をＩｐとおく場合、Ｉｎに関しては式(１)が、Ｉｐに関しては式(２)が成り立つ。
【数１】
2009064152.tif 000003
【数２】
2009064152.tif 000004
いま、トランジスタＭ３とＭ４は同じＰ型基板上に作られているため、両トランジスタのキャリア濃度はほぼ等しい。したがって、μｎ＝μｐであるとみなせる。いまチャネル幅についてＷｎ＝Ｗｐの条件で使用するものとする。また回路構成上、Ｉｎ＝Ｉｐであるので、式（１)と式（２)から式（３)が導き出せる。
【数３】
2009064152.tif 000005
この電圧Ｖｐｎが図２の電圧源回路の出力電圧（出力電圧２）となる。
【００１１】
ただし図２の電圧源回路はトランジスタＭ３とＭ４のバックゲート電位が異なる。このため、この電圧源回路を実際のシリコンウエハ上に実現しようとすると、Ｐ型基板では不都合が生じ、Ｎ型基板上にＰウエルを持つ製造プロセスに限定される。これは、さまざまなアプリケーションをシリコンチップに実現する半導体では、他の回路ブロックの回路構成を限定してしまう可能性があり、開発の足かせになりかねない。一方、より融通性のあるトリプルウエル構造のプロセスを使用すればそのような開発への障害は減るが、製造工程が増えるために製造コストが高くなってしまう。以上のように図２の電圧源回路では開発の融通性、製造コストに対する課題があった。
【００１２】
そのような課題を解決するため、特開２００７−６６０４３号公報では、図１の電圧源回路が提案されている。この回路は、図２の電圧源回路と同様に、Ｎ型高濃度ゲートを有したデプレッショントランジスタＭ１とＰ型高濃度ゲートを有した電界効果トランジスタＭ２が直列に接続されている。これら２つのトランジスタはチャネルドープの不純物濃度は等しい。デプレッショントランジスタＭ１のバックゲート電極はＧＮＤに接続されており（この点だけが図２の回路と異なる）、トランジスタＭ２のバックゲート電極もＧＮＤに接続されている。また、トランジスタＭ１、Ｍ２のゲート電極はＭ１のソース電極、トランジスタＭ２のドレイン電極と一点で結線されている。このノードから発生する出力電圧をＶｐｎという。
【００１３】
つぎに、出力電圧Ｖｐｎについて説明する。Ｎ型ゲートデプレッションＮＭＯＳトランジスタＭ１のチャネル幅（Ｗ長）をＷｎ、Ｌ長をＬｎ、しきい値電圧をＶｔｈｎ、移動度をμｎ、伝導係数をＣｏｘ、Ｐ型ゲートデプレッショントランジスタＭ２のＷ長をＷｐ、Ｌ長をＬｐ、しきい値電圧をＶｔｈｐ、移動度をμｐ、伝導係数をＣｏｘとする。図１においてトランジスタＭ１に流れる電流をＩｎ、トランジスタM２に流れる電流をＩｐとおく場合、電流Ｉｎに関しては式（１)が、電流Ｉｐに関しては式（２)が成り立つ。ただし図２の回路の場合と異なるのは、トランジスタＭ１のバックゲートがＧＮＤ電位であるので、バックバイアス効果によりトランジスタＭ１のしきい値電圧は上昇する点である。したがって、しきい値電圧Ｖｔｈｎは式(４)で記述できる。
【数４】
2009064152.tif 000006
ただしＶｔｈｎ０はバックバイアス効果が生じていないときのトランジスタＭ１のしきい値電圧である。また、基板バイアス効果係数γは式(５)で記述され、φＦは式(６)で記述される。
【数５】
2009064152.tif 000007
【数６】
2009064152.tif 000008
式(５)、(６)において、qは電子の電荷量、εｎはシリコンの誘電率、Ｎｓｕｂは基板の不純物濃度、ｎｉは真性半導体のキャリア濃度である。
【００１４】
式(３)を、電界効果トランジスタＭ１の基板バイアス効果を考慮し、式(４)を基にして書き直すと、式(７)で記述できる。
【数７】
2009064152.tif 000009
式(７)をＶｐｎに関して整理すると式(８)で表現できる。これが、トランジスタＭ１に基板バイアス効果が発生する図１の電圧源回路の出力電圧Ｖｐｎ（出力電圧１）の値となる。
【数８】
2009064152.tif 000010
ただし、
【数９】
2009064152.tif 000011
【００１５】
電界効果トランジスタＭ１のＮ＋ゲートは高濃度であるため、そのフェルミ準位は伝導帯(Ｅｃ)に近い。同じくトランジスタＭ２のＰ＋ゲートも高濃度であるため、そのフェルミ順位は価電子帯(Ｅｖ)に近い。図３から分かるように、トランジスタＭ１のＮ＋ゲートの仕事関数をφｎ＋, 電界効果トランジスタＭ２のＰ＋ゲートの仕事関数をφｐ＋とするとき、Ｖｔｈｐ−Ｖｔｈｎ０＝ΦＰ＋−Φｎ＋となり、それはほぼ１．２Ｖになる。
【００１６】
さて図２の回路を採用することで、図１の回路にあった開発の融通性、製造コストの課題は解決できるが、次に説明する新たな課題が発生する。それは、図１の電圧源回路で発生する出力電圧のばらつきが図２の電圧源回路のそれよりも大きくなることである。
【００１７】
特開２００７−６６０４３号公報でも記載されているが、図１あるいは図２の回路ではＰ型高濃度ゲートを有したデプレッショントランジスタのチャネル長ＬとＮ型高濃度ゲートを有した電界効果トランジスタとにおいてチャネル長Ｌの比（以下Ｌ比と呼ぶ）を変えることによって、出力電圧の温度特性を正にしたり、負にしたり、あるいはほぼ温度に依存しない特性にしたりできる。温度特性を有する回路は温度検出回路、いわゆる温度センサーに利用でき、温度に依存しない特性の回路は基準電圧源、いわゆるＶＲＥＦ回路として利用できる。温度に依存しない特性を得るためのＬ比は、図１の電圧源回路と図２の電圧源回路で値が異なる。実際に試作した結果、図１の電圧源回路では０．４００であり、図２の電圧源回路では０．５６３であることが判明した。
【００１８】
図４のグラフは、図２の回路についてＬ比の変化による出力電圧Ｖｐｎの変化を計算で求めたものであり、図５のグラフは、図１の回路のＬ比の変化による出力電圧Ｖｐｎの変化を計算で求めたものである。両グラフとも３本の曲線ｈｉｇｈ，ｔｙｐ，ｌｏｗが記載されているが、ｔｙｐは、製造の典型的な値であるＶｔｈｐ＝−０．５Ｖ、ＶｔｈＮ＝０．７Ｖを用いた計算結果であり、ｈｉｇｈは、製造ばらつきの上限とされるＶｔｈｐ＝−０．３５Ｖ、ＶｔｈＮ＝０．８５Ｖを用いた計算結果であり、ｌｏｗは、製造ばらつきの下限とされるＶｔｈｐ＝−０．６５Ｖ、ＶｔｈＮ＝０．５５Ｖを用いた計算結果である。
【００１９】
表１と表２は、図４と図５の主要ポイントでの計算値を示したものであり、変動率は、ｈｉｇｈとｌｏｗの差をｔｙｐの値で除した百分率である。表１と表２、図４と図５を比較してみると、両者とも、Ｌ比が同じ０．２、１、２の場合は変動率がほぼ同じである。しかし、温度に依存しない特性、いわゆるＶＲＥＦ回路として利用することができるＬ比（表１のＬ比＝０．５６３と表２のＬ比＝０．４００）で比べると、出力電圧の変動率は、表１の３．５２４％に対して、表２では５．７６６％と、約６割も増加している。これは、高濃度Ｐ型ゲート電界効果トランジスタと高濃度Ｎ型ゲート電界効果トランジスタのバックゲート電位を共にＧＮＤに接続して、前述した設計の融通性悪化と製造コスト上昇の課題を解決することと引き換えに、浮かび上がってくる新たな課題である。
【００２０】
【表１】
2009064152.tif 000012
【表２】
2009064152.tif 000013
【００２１】
本発明の実施形態では、これらの克服しがたい開発の融通性と製造コストおよび出力電圧のばらつきの増大の二つの課題を同時に解決する。
【００２２】
図６は、本発明の第１の実施形態の基準電圧源回路を示す。この回路は、トランジスタＭ１０，Ｍ１１を含む電流ミラー回路と、ゲート電極の導電型の極性が異なるポリシリコンゲートを有する二つの電界効果型トランジスタＭ１２，Ｍ１３で構成され、仕事関数差による基準電圧を発生させる。高濃度Ｎ型ゲート電界効果トランジスタＭ１２は、そのしきい値電圧Vthnは通常−０．５Ｖ付近であり、図７中で「Ｍ１２」で示したようなVg-id特性を示す。また、高濃度Ｐ型ゲート電界効果トランジスタＭ１３は、そのしきい値電圧Vthpは通常０．７Ｖ付近であり、図７中で「Ｍ１３」と示したようなVg-id特性を示す。
【００２３】
図６の電圧源回路では、トランジスタＭ１０とＭ１２は直列に接続され、トランジスタＭ１１とＭ１３は直列に接続される。トランジスタＭ１２のゲートが、ソースであるGNDにつながれているので、ゲート電圧Vgは０Vであり、トランジスタＭ１２のドレインからソースに電流ｉ１０が流れる。トランジスタＭ１１とＭ１２は同一の特性を持つＰｃｈ型電界効果トランジスタであり、両者のソースが共に電源に接続されており、両者のゲートは共にトランジスタＭ１０のドレインに接続されている。こうして、トランジスタＭ１０が飽和領域で動作するドレイン電流ｉ１０を流すと、トランジスタＭ１１にも同一の電流ｉ１１が流れる電流ミラー回路が構成されている。電流ミラー回路において電流を決定付けるトランジスタをマスターと呼び、マスターの電流に従って電流がミラーされるトランジスタをスレーブと呼ぶと、図６の場合、マスターがトランジスタＭ１０、スレーブがトランジスタＭ１１と位置づけることができる。マスターであるトランジスタＭ１０のドレインは、前述の電流ｉ１０を発生するトランジスタＭ１２のドレインに接続されているので、電流ｉ１０が流れ、従ってスレーブであるトランジスタＭ１１のドレインから流れる電流ｉ１１は、ｉ１０と同じ電流が流れようとする。すなわちｉ１０＝ｉ１１となる。トランジスタＭ１１のドレインはトランジスタＭ１３のドレインと接続されているので、トランジスタＭ１３のドレインにも電流ｉ１０が流れようとする。トランジスタＭ１３はそのゲートとドレインを接続してあるので、トランジスタＭ１３が電流ｉ５を流せるのに相当するゲート電圧Ｖgを出力電圧３（Ｖｐｎ）として発生する。図７は、その様子を示す。そのときの電圧Ｖgは式（３）に示したＶｐｎとなり、これは、図２の回路と同じ動作をしていることになる。こうすることにより、出力電圧を発生させるＮ型高濃度電界効果トランジスタＭ１３に、図１の回路で生じたようなバックバイアス効果を発生させずに、かつ、図２の回路が抱えていた開発の融通性と製造コストの課題を解決している。
【００２４】
さて図６のトランジスタＭ１２とＭ１３は、ゲート電極に注入されている導電型の極性が異なるだけでそれ以外の物性や幾何学的寸法は同一あるいは意図した比であることが理想である。もしそれらに誤差が生じると、発生する出力電圧や温度特性に変化が生じ、製品としてのばらつきの増大をもたらす。一般に写真製版技術を用いる半導体プロセスでシリコン基板上に複数の素子を作りこむ際は、幾何学的に同一のものを作るのが最も誤差が少ない。例えばトランジスタのゲート幅Ｗを同一としてゲート長Ｌのみを１：２の比にした場合、たとえレティクル上に正確に１：２のマスクが実現されていたとしても、露光時の周囲への反射、レジストの収縮、エッチングのムラなどの影響で実際にシリコン基板上に実現するトランジスタのＬは正確に１：２にならない場合が一般的である。そのために、好ましくは、トランジスタＭ１２とＭ１３の幾何学的寸法を同一にする。
【００２５】
さてトランジスタＭ１２とＭ１３の作りこみ精度を正確にするために両者の寸法を同一にすると、出力電圧の温度特性が一元的に決定付けられてしまう。図８は、図６の電圧源回路で電流ミラーの比が１のときのＬ比と出力電圧の温度係数ＴＣ（温度が１℃上昇すると出力電圧が何Ｖ変化するかを示す値）を示したグラフである。Ｌ比＝１におけるＴＣは約−０．５ｍVである。この値が都合がよければ問題ないが、他の温度係数の特性が欲しい場合や、温度に依存しない特性（ＴＣ＝０）を得たい場合は、図１や図２の従来の回路ではＬ比を変えて対応していた。図６の電圧源回路でも、トランジスタＭ１２とＭ１３のＬ比を変えて対応することも可能である。しかし、Ｌ比を１以外にすると、先ほど述べた作り込み精度に誤差が生じ、幾何学的に同一にしたことによる上述の利点が無くなってしまう。そこで、Ｌ比＝１のままで他の温度係数の特性を得ることが望まれるが、本発明ではそれが可能である。すなわち、図６の電圧源回路で、電流ミラーの比を変えてトランジスタＭ１２とＭ１３の電流を任意に変更することで、従来技術でＬ比を変えて実現していたことと同様に、任意の温度係数を得ることができる。すなわち、電流ミラー回路のミラー比を任意にすることによって、発生する電圧に温度特性を持たせることができる。
【００２６】
図２の従来の回路において、２つのトランジスタＭ３とＭ４のゲート幅Ｗとゲート長Ｌをともに同一としたＬ比＝１の場合と、トランジスタＭ３のＬだけを２倍にしたＬ比＝２の場合とを比較して考える。Ｌ比＝２ではトランジスタＭ３のＬが２倍になったために、トランジスタＭ３のドレインから流れる電流はＬ比＝１のときの１／２となる。つまり従来技術でＬ比を変えていたことはトランジスタＭ４に流し込む電流量を変えていたことと同じことであったといえる。
【００２７】
図６の基準電圧源でこれと同じことを行なおうとすると次のようにすればよい。トランジスタＭ１２とＭ１３は幾何学的に同一（Ｌ比＝１）としておく（これでトランジスタＭ１２とＭ１３の仕上がり寸法精度は確保できる）。次にトランジスタＭ１３に流す電流が１／２になるようにトランジスタＭ１１とＭ１０のトランジスタの比を１：２とする。そうすることで、トランジスタＭ１３のドレインに流れる電流ｉ１１＝ｉ１０／２となり、従来回路においてＬ比を２にしたことと同じ動作となり、同じ電圧、同じ温度特性が得られる。つまり従来技術のＬ比の値は本発明の電流ミラー比Ｍ１０：Ｍ１１の逆数に対応する。このように、電流ミラー回路の電流ミラー比を任意に変えることにより、任意の出力電圧温度特性を得ることができる。すなわち、発生する電圧に所望の温度特性を持たせることができる。
【００２８】
この基準電圧源回路は、図２の従来の電圧源回路と同様に、バックバイアス効果が生じないので、温度に依存しない特性を得るためにはＬ比＝０．５６３に相当する電流ミラー比の逆数が使え、開発の融通性と製造コストおよび出力電圧のばらつきの増大の二つの課題を同時に解決できる。
【００２９】
なお、トランジスタＭ１２とＭ１３は幾何学的に同一にしても、電流ミラーのトランジスタＭ１０とＭ１１を１：１以外にすることによってトランジスタＭ１０とＭ１１のトランジスタの比に誤差が生じるという懸念について説明すると、この問題は、トランジスタＭ１０とＭ１１を最小単位のトランジスタを複数個で構成し、その個数が電流ミラー比になるようにすればよく、さらにコモンセントロイド配置するなどの工夫で比の精度を向上させることは可能である。また、トランジスタＭ１０とＭ１１のドレイン電圧の違いによってチャンネル長変調効果による電流のミスマッチによる誤差増大も考えられるが、これについても、電流ミラー回路にカスコード型やアンプを使用してトランジスタＭ１０とＭ１１のドレイン電圧を同一にする方法など、いくらでも改善する手立てはある。図６の電流ミラー回路は、図を簡略化して理解しやすいように、Ｐｃｈ型ＭＯＳトランジスタを使った最も単純な型を使用したまでである。
【００３０】
温度検出回路は、上述の基準電圧発生源の温度係数が異なるものを二つ用意し、その二つの電圧を減算することで、実現できる。すなわち、温度検出回路は、電流ミラー回路のミラー比が異なる２つの基準電圧源と、その２つ基準電圧源の出力電圧を減算する減算器とから構成できる。図９の特性カーブＡのような温度に依存しない電圧源は、上述の電流ミラー比の逆数を０．５６３にすることで実現できる。また、図９の特性カーブＢのように負の温度係数ＴＣをもつ電圧源は、たとえば電流ミラー比の逆数を１にすることで実現できる。特性カーブＡの電圧から特性カーブＢの電圧を減算することで、温度検出回路は、Ｃで示す正の温度係数を持った出力信号を発生できる。
【００３１】
図１０は、温度検出回路の具体的回路の１例を示す。この回路は、トランジスタＭ２０、Ｍ２１、Ｍ２２、Ｍ２３を含む、基準電圧ＶＲＥＦ発生用の第１回路１０と、トランジスタＭ２４、Ｍ２５、Ｍ２６、Ｍ２７を含む、温度依存性をもつ電圧ＶＰＮ発生用の第２回路１２と、減算器１４とからなる。信号ＶＲＥＦを出力する第１回路１０および温度依存性をもつ電圧ＶＰＮ発生用の第２回路１２の回路構成は、それぞれ、図６の電圧源と同じである。ここで、信号ＶＲＥＦを出力する第１回路１０が、温度特性を持たない図９の信号Ａを発生する。この第１回路１０は電流ミラー比の逆数を０．５６３（電流ミラー比＝１．７８）にしてある。また、信号ＶＰＮを出力する第２回路１２が、負の温度係数を持つ図９の信号Ｂを発生する。この第２回路１２は電流ミラー比の逆数は１にしてある。減算器１４の−入力にはＶＰＮ、＋入力にはＶＲＥＦが接続されているので、減算器１４は、ＶＲＥＦからＶＰＮを減算した正の温度係数を持つ信号Ｃを出力する。この出力信号Ｃから温度が検出できる。この回路では減算器１４には増幅率を持たせていないので、出力電圧の温度係数は出力電圧ＶＰＮの温度係数と絶対値が同じになる。減算器１４に増幅率を持たせると、任意の温度係数の出力が得られる。
【００３２】
図１０の温度検出回路ではＶＲＥＦからＶＰＮを減算している。しかし、いうまでもなく、ＶＰＮからＶＲＥＦを減算するようにすると、負の温度係数の出力特性の温度検出回路も実現できる。
【００３３】
このように上述の図６により説明した基準電圧発生回路を使用して温度検出回路を構成すると、当然のことながら従来技術が抱えていた開発の融通性と製造コストおよび出力電圧のばらつきの増大の二つの課題が解決ずみである。そして特に温度特性を持たない基準電圧ＶＲＥＦのばらつきが半減しているので、それによる出力電圧のばらつきも減少していることになる。
【００３４】
しかし高精度の温度検出回路を実現しようとすると、図４で分かるように、プロセスのばらつきによって発生する電圧の変動を調整する必要が出てくる。そこで、次に説明する実施形態の温度検出回路では、ＶＲＥＦとＶＰＮの少なくとも１つの出力電圧レベルを上下させるレベル調整回路を電圧源１０，１２と減算器１４の間に付加して、所望の出力電圧特性が得られるようにする。図１１に示す温度検出回路では、レベル調整回路１６は、二つの電圧源１０、１２のうち少なくとも一つの電圧レベルを調整する機能を有する。レベル調整回路１６は、アンプを使った増幅回路や抵抗分圧比を調整するなどで具体化できる。
【００３５】
図１１の回路ではＶＲＥＦ、ＶＰＮそれぞれに電流ミラーのマスターとしてトランジスタＭ２０とＭ２４、高濃度Ｎ型ゲート電界効果トランジスタとしてトランジスタＭ２２、Ｍ２６を用意していた。次に説明する変形実施形態の温度検出回路では、両者の電流ミラーのマスターを一つで兼ねる。すなわち、ミラー比を異ならせた二つの基準電圧源の電流ミラーのマスターを共通にする。図１２は、具体的な電圧源回路を示す。この回路では、第１回路１０は、図１１と同じであるが、第２回路１２’は、図１１の第２回路の右半分のみからなる。すなわち、トランジスタＭ２５’とＭ２７’は、図１１のトランジスタＭ２５とＭ２７に対応するが、トランジスタＭ２５’のゲートは、第１回路１０のマスターであるトランジスタＭ２０のドレインに接続される。このように電流ミラーのマスターを共通にしたことで、素子の数が少なくなり、ばらつき要因が減ることによる出力電圧のばらつきの減少、シリコン基板を使用する面積の減少による製造コストの減少や生産性の向上、電流経路が減ることによる消費電流の削減などのメリットが期待できる。
【図面の簡単な説明】
【００３６】
【図１】従来の電圧源の回路図
【図２】従来の電圧源の回路図
【図３】シリコンのエネルギー準位の図
【図４】図２の回路におけるＬ比に対する出力電圧ＶＰＮ（計算値）のグラフ
【図５】図１の回路におけるＬ比に対する出力電圧ＶＰＮ（計算値）のグラフ
【図６】基準電圧源の回路図
【図７】Ｖｇ−ｉｄ特性のグラフ
【図８】Ｌ比に対する温度係数のグラフ
【図９】基準電圧源の各回路部分での出力電圧のグラフ
【図１０】温度検出回路の回路図
【図１１】レベル調整回路を備えた温度検出回路の回路図
【図１２】電流ミラーのマスターを共通化した温度検出回路の回路図
【符号の説明】
【００３７】
１０  第１回路、    １２  第２回路、    １４  減算器、    １６  レベル調整回路。
【図１】
2009064152.tif 000014
【図２】
2009064152.tif 000015
【図３】
2009064152.tif 000016
【図４】
2009064152.tif 000017
【図５】
2009064152.tif 000018
【図６】
2009064152.tif 000019
【図７】
2009064152.tif 000020
【図８】
2009064152.tif 000021
【図９】
2009064152.tif 000022
【図１０】
2009064152.tif 000023
【図１１】
2009064152.tif 000024
【図１２】
2009064152.tif 000025