(57)【要約】    【課題】アドレス放電ミスを生じさせることなく暗コントラストを向上させることが可能なプラズマディスプレイパネルの駆動方法を提供することを目的とする。    【解決手段】互いに時間的に連続する第１及び第２フィールドに亘り周辺に隣接する放電セルの全てが黒表示状態となり、且つ第２フィールドにおいて黒以外の輝度を表す表示状態となる放電セルを孤立セルとして検出し、この孤立セルが第１フィールドにおいて黒以外の輝度を表す表示状態となる場合には、第２フィールドにおいて、孤立セルの周辺に隣接する放電セル各々の内で孤立セルと同一発光色を担う放電セルのみを所定サブフィールドのアドレス行程において強制的に点灯モードに設定する。【選択図】  図１０
2009198687.tif 000002
【特許請求の範囲】
【請求項１】
放電に伴う発光色が夫々異なる複数の放電セルにて各画素が構築されているプラズマディスプレイパネルを、入力映像信号の各フィールドを構成する複数のサブフィールド毎に駆動して階調表示を行うプラズマディスプレイパネルの駆動方法であって、
前記サブフィールド各々は、前記入力映像信号に基づき前記放電セル各々を点灯モード及び消去モードの内の一方に設定するアドレス行程と、前記点灯モードに設定されている放電セルのみを前記サブフィールドの輝度重みに対応した期間に亘り発光させるサスティン行程と、を含み、
前記入力映像信号に基づき、互いに時間的に連続する第１及び第２フィールドに亘り周辺に隣接する放電セルの全てが黒表示状態となり、且つ前記第２フィールドにおいて黒以外の輝度を表す表示状態となる放電セルを孤立セルとして検出し、
前記孤立セルが前記第１フィールドにおいて黒以外の輝度を表す表示状態となる場合には、前記第２フィールドにおいて、前記孤立セルの周辺に隣接する前記放電セル各々の内で前記孤立セルと同一発光色を担う放電セルのみを所定サブフィールドの前記アドレス行程において強制的に前記点灯モードに設定することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記孤立セルが前記第１フィールドにおいて黒表示状態となる場合には、前記第２フィールドにおいて、前記孤立セルの周辺に隣接する前記放電セルを前記所定サブフィールドの前記アドレス行程において強制的に前記点灯モードに設定することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
放電に伴う発光色が夫々異なる複数の放電セルにて各画素が構築されているプラズマディスプレイパネルを、入力映像信号の各フィールドを構成する複数のサブフィールド毎に駆動して階調表示を行うプラズマディスプレイパネルの駆動方法であって、
前記サブフィールド各々は、前記入力映像信号に基づき前記放電セル各々を点灯モード及び消去モードの内の一方に設定するアドレス行程と、前記点灯モードに設定されている放電セルのみを前記サブフィールドの輝度重みに対応した期間に亘り発光させるサスティン行程と、を含み、
前記入力映像信号に基づき、互いに時間的に連続する第１及び第２フィールドに亘り周辺に隣接する画素の全てが黒表示状態となり、且つ前記第２フィールドにおいて黒以外の輝度を表す表示状態となる画素を孤立画素として検出し、
前記孤立画素が前記第１フィールドにおいて黒以外の輝度を表す表示状態となる場合には、前記第２フィールドにおいて、前記孤立画素の周辺に隣接する画素を担う放電セル各々の内から、前記孤立画素において前記点灯モードに設定される放電セルと同一発光色の放電セルを選出し、当該選出した放電セルのみを所定サブフィールドの前記アドレス行程において強制的に前記点灯モードに設定することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項４】
前記孤立画素が前記第１フィールドにおいて黒表示状態となる場合には、前記第２フィールドにおいて、前記孤立画素の周辺に隣接する画素を担う放電セルを前記所定サブフィールドの前記アドレス行程において強制的に前記点灯モードに設定することを特徴とする請求項３記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記所定のサブフィールドは、前記第２フィールド内での前記サブフィールド各々の内で比較的輝度重みが小なるサブフィールドであることを特徴とする請求項１又は３に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記入力映像信号に基づき前記第２フィールドにおいて前記孤立セルを発光させるべき輝度レベルを検出し、当該輝度レベルに応じて、前記孤立セルの周辺に隣接する前記放電セル各々の内から強制的に前記点灯モードに設定するべき前記放電セルの数を設定することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記入力映像信号に基づき前記第２フィールドにおいて前記孤立セルを発光させるべき輝度レベルを検出し、当該輝度レベルに応じて、前記孤立セルの周辺に隣接する前記放電セル各々の内から強制的に前記点灯モードに設定するべき前記放電セルの数を設定することを特徴とする請求項２に記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
前記第１又は第２フィールド内において先頭部に配置されている先頭サブフィールドの前記アドレス行程では、前記放電セルに書込アドレス放電を生起させることにより当該放電セルを前記点灯モードに設定する一方、前記先頭サブフィールドに後続する全てのサブフィールドの前記アドレス行程では、前記放電セルに消去アドレス放電を生起させることにより当該放電セルを前記点灯モードの状態から前記消灯モードの状態に遷移させることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
前記プラズマディスプレイパネルは、放電空間を介して前面基板と背面基板とが対向配置され、前記前面基板及び前記背面基板間に、複数の行電極対と、前記行電極対を覆う誘電体層と、前記誘電体層を覆う保護層と、前記行電極対に対して交差する方向に伸張する複数の列電極と、前記列電極に対向する前記背面基板側に設けられた蛍光体層とを備え、前記行電極対と前記列電極との各交叉部に前記放電セルが形成されており、
前記保護層は、電子線の照射によって励起されて波長域200〜300nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体を含む酸化マグネシウム層であることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項１０】
前記酸化マグネシウム結晶体の粒径が2000Å以上であることを特徴とする請求項９に記載のプラズマディスプレイパネルの駆動方法。
【請求項１１】
前記酸化マグネシウム結晶体が、前記放電空間に露出した状態で設けられていることを特徴とする請求項９に記載のプラズマディスプレイパネルの駆動方法。
【請求項１２】
前記プラズマディスプレイパネルは、放電空間を介して前面基板と背面基板とが対向配置され、前記前面基板及び前記背面基板間に、複数の行電極対と、前記行電極対を覆う誘電体層と、前記誘電体層を覆う保護層と、前記行電極対に対して交差する方向に伸張する複数の列電極と、前記列電極に対向する前記背面基板側に設けられた蛍光体層とを備え、前記行電極対と前記列電極との各交叉部に前記放電セルが形成されており、
前記蛍光体層には、電子線の照射によって励起されて波長域200〜300nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体を含む酸化マグネシウムが含有されていることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項１３】
前記酸化マグネシウム結晶体の粒径が2000Å以上であることを特徴とする請求項１２に記載のプラズマディスプレイパネルの駆動方法。
【請求項１４】
前記酸化マグネシウム結晶体が、前記放電空間に露出した状態で設けられたことを特徴とする請求項１２に記載のプラズマディスプレイパネルの駆動方法。
【請求項１５】
前記第１又は第２フィールド内において前記プラズマディスプレイパネルを駆動すべく前記行電極対及び前記列電極に印加される各種駆動パルスの内で、前記サスティン行程において前記行電極対に印加されるサスティンパルスのピーク電位が最も高いことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項１６】
前記所定のサブフィールドは前記サブフィールド各々の内で最も輝度重みが小なるサブフィールドを含むことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項１７】
前記所定のサブフィールドは前記サブフィールド各々の内で２番目に輝度重みが小なるサブフィールドを含むことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項１８】
放電に伴う発光色が夫々異なる複数の放電セルにて各画素が構築されているプラズマディスプレイパネルを、入力映像信号の各フィールドを構成する複数のサブフィールド毎に駆動して階調表示を行うプラズマディスプレイパネルの駆動方法であって、
前記サブフィールド各々は、前記入力映像信号に基づき前記放電セル各々を点灯モード及び消去モードの内の一方に設定するアドレス行程と、前記点灯モードに設定されている放電セルのみを前記サブフィールドの輝度重みに対応した期間に亘り発光させるサスティン行程と、を含み、
前記入力映像信号に基づき、互いに時間的に連続する第１及び第２フィールドに亘り周辺に隣接する放電セルの全てが黒表示状態となり且つ前記第２フィールドにおいて黒以外の輝度を表す表示状態となる放電セルを孤立セルとして検出し、
前記入力映像信号によって表される画像が静止画である場合には、前記第２フィールドにおいて、前記孤立セルの周辺に隣接する前記放電セル各々の内で前記孤立セルと同一発光色を担う放電セルのみを所定サブフィールドの前記アドレス行程において強制的に前記点灯モードに設定することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項１９】
前記入力映像信号によって表される画像が動画の場合には、前記第２フィールドにおいて、前記孤立セルの周辺に隣接する前記放電セルを前記所定サブフィールドの前記アドレス行程において強制的に前記点灯モードに設定することを特徴とする請求項１８記載のプラズマディスプレイパネルの駆動方法。
【請求項２０】
放電に伴う発光色が夫々異なる複数の放電セルにて各画素が構築されているプラズマディスプレイパネルを、入力映像信号の各フィールドを構成する複数のサブフィールド毎に駆動して階調表示を行うプラズマディスプレイパネルの駆動方法であって、
前記サブフィールド各々は、前記入力映像信号に基づき前記放電セル各々を点灯モード及び消去モードの内の一方に設定するアドレス行程と、前記点灯モードに設定されている放電セルのみを前記サブフィールドの輝度重みに対応した期間に亘り発光させるサスティン行程と、を含み、
前記入力映像信号に基づき、互いに時間的に連続する第１及び第２フィールドに亘り周辺に隣接する画素の全てが黒表示状態となり、且つ前記第２フィールドにおいて黒以外の輝度を表す表示状態となる画素を孤立画素として検出し、
前記入力映像信号によって表される画像が静止画である場合には、前記第２フィールドにおいて、前記孤立画素の周辺に隣接する画素を担う放電セル各々の内から、前記孤立画素において前記点灯モードに設定される放電セルと同一発光色の放電セルを選出し、当該選出した放電セルのみを所定サブフィールドの前記アドレス行程において強制的に前記点灯モードに設定することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２１】
前記入力映像信号によって表される画像が動画である場合には、前記第２フィールドにおいて、前記孤立画素の周辺に隣接する画素を担う放電セルを前記所定サブフィールドの前記アドレス行程において強制的に前記点灯モードに設定することを特徴とする請求項２０記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力映像信号に応じてプラズマディスプレイパネルを駆動する駆動方法に関する。
【背景技術】
【０００２】
現在、薄型で大画面の表示デバイスとして、画素に対応した放電セルがマトリクス状に配列されているプラズマディスプレイパネル（以下、ＰＤＰと称する）を搭載したプラズマディスプレイ装置が製品化されている。
【０００３】
又、各放電セル内において電極を被覆すべく設けられている酸化マグネシウム層内に、電子線照射によって２００〜３００ｎｍにピークを有するＣＬ発光を為す気相酸化マグネシウム単結晶体を含ませることにより、放電確率を高めるようにしたＰＤＰが提案されている（例えば、特許文献１参照）。このようなＰＤＰによれば、放電遅れが大幅に短縮されるので、微弱な放電を短時間に安定して生起させることが可能となる。よって、表示画像には関与しない放電に伴う発光を抑制させて、暗い画像を表示している際のコントラスト、いわゆる暗コントラストを向上させることが可能となる。
【０００４】
ところが、表示画像には関与しない放電として、放電セルの状態を初期化すべく全放電セルにおいて一斉に生起されるリセット放電が存在する為、暗コントラストを大幅に向上させることはできなかった。
【０００５】
そこで、リセット放電を生起させずにＰＤＰを駆動する駆動方法が提案された（例えば、特許文献２参照）。
【０００６】
しかしながら、リセット放電を生起させておかないと、その後の各種放電が安定して生起されなくなり、放電ミスが発生する可能性が高まるという問題が生じた。
【特許文献１】特開２００６−５４１６０号公報
【特許文献２】特開２００１−３１２２４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、かかる問題を解決すべく為されたものであり、放電ミスを生じさせることなく暗コントラストを向上させることが可能なプラズマディスプレイパネルの駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１記載によるプラズマディスプレイパネルの駆動方法は、放電に伴う発光色が夫々異なる複数の放電セルにて各画素が構築されているプラズマディスプレイパネルを、入力映像信号の各フィールドを構成する複数のサブフィールド毎に駆動して階調表示を行うプラズマディスプレイパネルの駆動方法であって、前記サブフィールド各々は、前記入力映像信号に基づき前記放電セル各々を点灯モード及び消去モードの内の一方に設定するアドレス行程と、前記点灯モードに設定されている放電セルのみを前記サブフィールドの輝度重みに対応した期間に亘り発光させるサスティン行程と、を含み、前記入力映像信号に基づき、互いに時間的に連続する第１及び第２フィールドに亘り周辺に隣接する放電セルの全てが黒表示状態となり、且つ前記第２フィールドにおいて黒以外の輝度を表す表示状態となる放電セルを孤立セルとして検出し、前記孤立セルが前記第１フィールドにおいて黒以外の輝度を表す表示状態となる場合には、前記第２フィールドにおいて、前記孤立セルの周辺に隣接する前記放電セル各々の内で前記孤立セルと同一発光色を担う放電セルのみを所定サブフィールドの前記アドレス行程において強制的に前記点灯モードに設定する。
【０００９】
又、請求項３記載によるプラズマディスプレイパネルの駆動方法は、放電に伴う発光色が夫々異なる複数の放電セルにて各画素が構築されているプラズマディスプレイパネルを、入力映像信号の各フィールドを構成する複数のサブフィールド毎に駆動して階調表示を行うプラズマディスプレイパネルの駆動方法であって、前記サブフィールド各々は、前記入力映像信号に基づき前記放電セル各々を点灯モード及び消去モードの内の一方に設定するアドレス行程と、前記点灯モードに設定されている放電セルのみを前記サブフィールドの輝度重みに対応した期間に亘り発光させるサスティン行程と、を含み、前記入力映像信号に基づき、互いに時間的に連続する第１及び第２フィールドに亘り周辺に隣接する画素の全てが黒表示状態となり、且つ前記第２フィールドにおいて黒以外の輝度を表す表示状態となる画素を孤立画素として検出し、前記孤立画素が前記第１フィールドにおいて黒以外の輝度を表す表示状態となる場合には、前記第２フィールドにおいて、前記孤立画素の周辺に隣接する画素を担う放電セル各々の内から、前記孤立画素において前記点灯モードに設定される放電セルと同一発光色の放電セルを選出し、当該選出した放電セルのみを所定サブフィールドの前記アドレス行程において強制的に前記点灯モードに設定する。
【００１０】
又、請求項１８記載によるプラズマディスプレイパネルの駆動方法は、放電に伴う発光色が夫々異なる複数の放電セルにて各画素が構築されているプラズマディスプレイパネルを、入力映像信号の各フィールドを構成する複数のサブフィールド毎に駆動して階調表示を行うプラズマディスプレイパネルの駆動方法であって、前記サブフィールド各々は、前記入力映像信号に基づき前記放電セル各々を点灯モード及び消去モードの内の一方に設定するアドレス行程と、前記点灯モードに設定されている放電セルのみを前記サブフィールドの輝度重みに対応した期間に亘り発光させるサスティン行程と、を含み、 前記入力映像信号に基づき、互いに時間的に連続する第１及び第２フィールドに亘り周辺に隣接する放電セルの全てが黒表示状態となり且つ前記第２フィールドにおいて黒以外の輝度を表す表示状態となる放電セルを孤立セルとして検出し、前記入力映像信号によって表される画像が静止画である場合には、前記第２フィールドにおいて、前記孤立セルの周辺に隣接する前記放電セル各々の内で前記孤立セルと同一発光色を担う放電セルのみを所定サブフィールドの前記アドレス行程において強制的に前記点灯モードに設定する。
【００１１】
又、請求項２０記載によるプラズマディスプレイパネルの駆動方法は、放電に伴う発光色が夫々異なる複数の放電セルにて各画素が構築されているプラズマディスプレイパネルを、入力映像信号の各フィールドを構成する複数のサブフィールド毎に駆動して階調表示を行うプラズマディスプレイパネルの駆動方法であって、前記サブフィールド各々は、前記入力映像信号に基づき前記放電セル各々を点灯モード及び消去モードの内の一方に設定するアドレス行程と、前記点灯モードに設定されている放電セルのみを前記サブフィールドの輝度重みに対応した期間に亘り発光させるサスティン行程と、を含み、前記入力映像信号に基づき、互いに時間的に連続する第１及び第２フィールドに亘り周辺に隣接する画素の全てが黒表示状態となり、且つ前記第２フィールドにおいて黒以外の輝度を表す表示状態となる画素を孤立画素として検出し、前記入力映像信号によって表される画像が静止画である場合には、前記第２フィールドにおいて、前記孤立画素の周辺に隣接する画素を担う放電セル各々の内から、前記孤立画素において前記点灯モードに設定される放電セルと同一発光色の放電セルを選出し、当該選出した放電セルのみを所定サブフィールドの前記アドレス行程において強制的に前記点灯モードに設定する。
【発明を実施するための最良の形態】
【００１２】
互いに時間的に連続する第１及び第２フィールドに亘り周辺に隣接する放電セルの全てが黒表示状態となり、且つ第２フィールドにおいて黒以外の輝度を表す表示状態となる放電セルを孤立セルとして検出し、この孤立セルが第１フィールドにおいて黒以外の輝度を表す表示状態となる場合には、第２フィールドにおいて、孤立セルの周辺に隣接する放電セル各々の内で孤立セルと同一発光色を担う放電セルのみを所定サブフィールドのアドレス行程において強制的に点灯モードに設定する。これにより、孤立セル周辺に隣接する放電セルにおいて、本来、生起されることのないサスティン放電を強制的に生起させて、孤立セルへ荷電粒子の供給を行う。よって、全放電セルの状態を初期化する為に生起させるリセット放電を微弱化しても、確実にアドレス放電を生起させることが可能となる。すなわち、アドレス放電の失敗に起因する画像の表示品質低下を招くことなく、リセット放電の微弱化による暗コントラスト向上を図ることが可能となるのである。更に、この際、孤立セルの周辺に隣接する放電セル各々の内で、孤立セルと同一発光色を担う放電セルのみを強制点灯の対象としたので、色純度の悪化を抑制させつつも孤立セルに対する荷電粒子の供給が可能となる。
【実施例】
【００１３】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
【００１４】
図１は、本発明によるプラズマディスプレイ装置の概略構成を示す図である。
【００１５】
かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ５０、及び入力映像信号に応じてＰＤＰ５０を駆動する駆動部から構成される。
【００１６】
ＰＤＰ５０には、２次元表示画面の縦方向（垂直方向）に夫々伸張して配列された列電極Ｄ１〜Ｄｍ、横方向（水平方向）に夫々伸張して配列された行電極Ｘ１〜Ｘｎ及び行電極Ｙ１〜Ｙｎが形成されている。この際、互いに隣接するもの同士で対を為す行電極対（Ｙ１，Ｘ１）、（Ｙ２，Ｘ２）、（Ｙ３，Ｘ３）、・・・、（Ｙｎ，Ｘｎ）が夫々、ＰＤＰ５０における第１表示ライン〜第ｎ表示ラインを担う。各表示ラインと列電極Ｄ１〜Ｄｍ各々との交叉部(図１中の一点鎖線にて囲まれた領域)には、画素を担う放電セル（表示セル）ＰＣが形成されている。すなわち、ＰＤＰ５０には、第１表示ラインに属する放電セルＰＣ1,1〜ＰＣ1,m、第２表示ラインに属する放電セルＰＣ2,1〜ＰＣ2,m、・・・・、第ｎ表示ラインに属する放電セルＰＣn,1〜ＰＣn,mの各々がマトリクス状に配列されているのである。この際、放電セルＰＣ(1,1)〜ＰＣ(n,m)の内で、第（３ｔ−２）列（ｔ：１〜m/3なる整数）に属する放電セル、つまり、第１列、第４列、第７列、・・・、第(ｍ−２)列に属する放電セルＰＣは、赤色発光を担う表示セル（以下、赤色発光セルと称する）である。又、第（３ｔ−１）列（ｔ：１〜m/3なる整数）に属する放電セル、つまり、第２列、第５列、第８列、・・・、第(ｍ−１)列に属する放電セルＰＣは、緑色発光を担う表示セル（以下、緑色発光セルと称する）である。又、第（３ｔ）列（ｔ：１〜m/3なる整数）に属する放電セル、つまり、第３列、第６列、第９列、・・・、第ｍ列に属する放電セルＰＣは、青色発光を担う表示セル（以下、青色発光セルと称する）である。このように、１表示ライン上において、隣接して配置されている３つの表示セル、つまり赤色発光セル、緑色発光セル及び青色発光セルの１組にて、ＰＤＰ５０による表示画面内の１画素が構築される。
【００１７】
図２は、表示面側から眺めたＰＤＰ５０の内部構造を模式的に示す正面図である。尚、図２においては、夫々隣接する３つの列電極Ｄと、互いに隣接する２つの表示ラインとの各交叉部を抜粋して示すものである。又、図３は、図２のＶ−Ｖ線におけるＰＤＰ５０の断面を示す図であり、図４は、図２のＷ−Ｗ線におけるＰＤＰ５０の断面を示す図である。
【００１８】
図２に示すように、各行電極Ｘは、２次元表示画面の水平方向に伸張するバス電極Ｘｂと、かかるバス電極Ｘｂ上の各放電セルＰＣに対応した位置に夫々接触して設けられたＴ字形状の透明電極Ｘａと、から構成される。各行電極Ｙは、２次元表示画面の水平方向に伸張するバス電極Ｙｂと、かかるバス電極Ｙｂ上の各放電セルＰＣに対応した位置に夫々接触して設けられたＴ字形状の透明電極Ｙａと、から構成される。透明電極Ｘａ及びＹａは例えばＩＴＯ等の透明導電膜からなり、バス電極Ｘｂ及びＹｂは例えば金属膜からなる。透明電極Ｘａ及バス電極Ｘｂからなる行電極Ｘ、並びに透明電極Ｙａ及バス電極Ｙｂからなる行電極Ｙは、図３に示す如く、その前面側がＰＤＰ５０の表示面となる前面透明基板１０の背面側に形成されている。この際、各行電極対（Ｘ、Ｙ）における透明電極Ｘａ及びＹａは、互いに対となる相手の行電極側に伸張しており、その幅広部の頂辺同士が所定幅の放電ギャップｇを介して互いに対向している。又、前面透明基板１０の背面側には、行電極対（Ｘ、Ｙ）とこの行電極対に隣接する行電極対（Ｘ、Ｙ）との間に、２次元表示画面の水平方向に伸張する黒色または暗色の光吸収層（遮光層）１１が形成されている。さらに、前面透明基板１０の背面側には、行電極対（Ｘ，Ｙ）を被覆するように誘電体層１２が形成されている。この誘電体層１２の背面側（行電極対が接触する面とは反対側の面）には、図３に示す如く、光吸収層１１とこの光吸収層１１に隣接するバス電極Ｘｂ及びＹｂとが形成されている領域に対応した部分に、嵩上げ誘電体層１２Ａが形成されている。誘電体層１２及び嵩上げ誘電体層１２Ａの表面上には、酸化マグネシウム層１３が形成されている。
【００１９】
酸化マグネシウム層１３は、電子線の照射によって励起されて波長２００〜３００ｎｍ内、特に、２３０〜２５０ｎｍ内にピークを有するＣＬ（カソードルミネッセンス）発光を行う二次電子放出材としての酸化マグネシウム結晶体（以下、ＣＬ発光ＭｇＯ結晶体と称する）を含む。このＣＬ発光ＭｇＯ結晶体は、マグネシウムを加熱して発生するマグネシウム蒸気を気相酸化して得られるものであり、例えば立方体の結晶体が互いに嵌り込んだ多重結晶構造、あるいは立方体の単結晶構造を有する。ＣＬ発光ＭｇＯ結晶体の平均粒径は、２０００オングストローム以上（ＢＥＴ法による測定結果）である。ここで、平均粒径が２０００オングストローム以上の大きな粒径の気相法酸化マグネシウム単結晶体を形成しようとする場合には、マグネシウム蒸気を発生させる際の加熱温度を高くする必要がある。このため、マグネシウムと酸素が反応する火炎の長さが長くなり、この火炎と周囲との温度差が大きくなることによって、粒径の大きい気相法酸化マグネシウム単結晶体ほど、上述した如きＣＬ発光のピーク波長（例えば、２３５ｎｍ付近、２３０〜２５０ｎｍ内）に対応したエネルギー準位を有するものが多く形成されることになる。また、一般的な気相酸化法に比べ、単位時間当たりに蒸発させるマグネシウムの量を増加させてマグネシウムと酸素との反応領域をより増大させ、より多くの酸素と反応することによって生成された気相法酸化マグネシウム単結晶体は、上述したＣＬ発光のピーク波長に対応したエネルギー準位を有するものとなる。このようなＣＬ発光ＭｇＯ結晶体は、２３５ｎｍに対応したエネルギー準位を有することにより、電子を長時間に亘り（数msec）捕捉し、この電子を選択放電時の電界の印加によって放出させることで放電に必要な初期電子を迅速に取得していると推測される。よって、かかるＣＬ発光ＭｇＯ結晶体が図３に示す如き酸化マグネシウム層１３に含まれていると、放電空間Ｓ内には放電を生起させるのに必要十分な量の電子が常時存在することになり、放電空間Ｓ内での放電確率が著しく高くなる。
【００２０】
図５は、放電セルＰＣ内に酸化マグネシウム層を設けなかった場合、従来の蒸着法によって酸化マグネシウム層を形成させた場合、ＣＬ発光ＭｇＯ結晶体を含む酸化マグネシウム層を設けた場合各々での放電確率を夫々示す図である。尚、図５中において横軸は放電の休止時間、つまり放電が生起されてから次の放電が生起されるまでの時間間隔を表すものである。
【００２１】
図５に示すように、放電セルＰＣ内に、ＣＬ発光ＭｇＯ結晶体を含む酸化マグネシウム層１３を設けると、従来の蒸着法によって酸化マグネシウム層を形成させた場合に比して放電確率が高まる。この際、ＣＬ発光ＭｇＯ結晶体としては、電子線を照射した際のＣＬ発光、特に２３５ｎｍにピークを有するＣＬ発光の強度が大なるものほど、放電空間Ｓ内において生起される放電遅れを短縮させることができる。このようなＣＬ発光ＭｇＯ結晶体を、スプレー法や静電塗布法等によって、誘電体層１２の表面に付着させることにより酸化マグネシウム層１３が形成されている。尚、誘電体層１２の表面に蒸着又はスパッタ法により薄膜酸化マグネシウム層を形成し、その上にＣＬ発光ＭｇＯ結晶体を付着させて酸化マグネシウム層１３を形成するようにしても良い。
【００２２】
前面透明基板１０と平行に配置された背面基板１４上には、各行電極対（Ｘ，Ｙ）における透明電極Ｘａ及びＹａに対向する位置において、列電極Ｄの各々が行電極対（Ｘ，Ｙ）と直交する方向に伸張して形成されている。背面基板１４上には、更に列電極Ｄを被覆する白色の列電極保護層１５が形成されている。この列電極保護層１５上には隔壁１６が形成されている。隔壁１６は、各行電極対（Ｘ，Ｙ）のバス電極Ｘｂ及びＹｂに対応した位置において夫々２次元表示画面の横方向に伸張している横壁１６Ａと、互いに隣接する列電極Ｄ間の各中間位置において２次元表示画面の縦方向に伸張している縦壁１６Ｂとによって梯子形状に形成されている。更に、図２に示す如き梯子形状の隔壁１６がＰＤＰ５０の各表示ライン毎に形成されている。互いに隣接する隔壁１６の間には、図２に示す如き隙間ＳＬが存在する。又、梯子状の隔壁１６により、夫々独立した放電空間Ｓ、透明電極Ｘａ及びＹａを含む放電セルＰＣが区画されている。放電空間Ｓ内には、キセノンガスを含む放電ガスが封入されている。各放電セルＰＣ内における横壁１６Ａの側面、縦壁１６Ｂの側面、及び列電極保護層１５の表面には、これらの面を全て覆うように蛍光体層１７が形成されている。
【００２３】
蛍光体層１７は、実際には、赤色発光を為す蛍光体、緑色発光を為す蛍光体、及び青色発光を為す蛍光体の３種類からなる。つまり、赤色発光セルとしての放電セルＰＣ内には赤色発光を為す蛍光体層１７、緑色発光セルとしての放電セルＰＣ内には緑色発光を為す蛍光体層１７、青色発光セルとしての放電セルＰＣ内には青色発光を為す蛍光体層１７が、夫々形成されているのである。
【００２４】
尚、蛍光体層１７内には、例えば図６に示す如き形態にて、二次電子放出材としてＭｇＯ結晶体が含まれている。蛍光体層１７の表面上における放電空間Ｓを覆う面上、つまり放電空間Ｓと接する面上には、放電ガスと接触するようにＭｇＯ結晶体が蛍光体層１７から露出している。この際、蛍光体層１７内に含まれている複数のＭｇＯ結晶体の中には、前述した如きＣＬ発光ＭｇＯ結晶体が含まれている。すなわち、各放電セルＰＣ内には、その前面透明基板１０に形成されている酸化マグネシウム層１３と、背面基板１４側に形成されている蛍光体層１７との両者にＣＬ発光ＭｇＯ結晶体が含まれているのである。かかる構造によれば、各放電セルＰＣ内に、より多くのＣＬ発光ＭｇＯ結晶体を含有させることが可能となるので、更なる放電確率の向上、並びに放電遅れの低減が達成される。更に、上述した如く、酸化マグネシウム層１３及び蛍光体層１７各々の表面上において放電ガスと接触するようにＭｇＯ結晶体を形成させることにより、放電空間Ｓ内に効率よく荷電粒子を放出することが可能となるので、更なる放電確率の向上、並びに放電遅れの低減が達成される。
【００２５】
各放電セルＰＣの放電空間Ｓと隙間ＳＬとの間は、図３に示す如く酸化マグネシウム層１３が横壁１６Ａに当接されることによって互いに閉じられている。又、図４に示す如く、縦壁１６Ｂは酸化マグネシウム層１３に当接されていないので、その間に隙間ｒが存在する。すなわち、２次元表示画面の横方向において互いに隣接する放電セルＰＣ各々の放電空間Ｓは、この隙間ｒを介して互いに連通している。
【００２６】
以上の如き構造を有するＰＤＰ５０を駆動する駆動部は、図１に示されるように、Ａ／Ｄ変換器１、画素駆動データ生成回路２、強制点灯処理回路３、メモリ４、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３、アドレスドライバ５５、及び駆動制御回路５６から構成される。
【００２７】
Ａ／Ｄ変換器１は、入力映像信号によって表される輝度レベルを、各放電セルＰＣ毎にその放電セルを発光させる際の輝度レベルを例えば８ビットで表す画素データＰＤに変換して、画素駆動データ生成回路２及び強制点灯処理回路３の各々に供給する。
【００２８】
画素駆動データ生成回路２は、先ず、各画素毎の画素データＰＤ各々に対して誤差拡散処理及びディザ処理からなる多階調化処理を施す。例えば、誤差拡散処理において画素駆動データ生成回路２は、画素データの上位６ビット分を表示データ、残りの下位２ビット分を誤差データとし、周辺画素各々に対応した画素データにおける誤差データを重み付け加算したものを、上記表示データに反映させることにより６ビットの誤差拡散処理画素データを得る。かかる誤差拡散処理によれば、原画素における下位２ビット分の輝度が周辺画素によって擬似的に表現され、それ故に８ビットよりも少ない６ビット分の表示データにて、上記８ビット分の画素データと同等の輝度階調表現が可能になる。そして、画素駆動データ生成回路２は、この誤差拡散処理によって得られた６ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を１画素単位とし、この１画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算することによりディザ加算画素データを得る。かかるディザ係数の加算によれば、上記の如き画素単位で眺めた場合には、ディザ加算画素データの上位４ビット分だけでも８ビットに相当する輝度を表現することが可能となる。そこで、画素駆動データ生成回路２は、上記ディザ加算画素データの上位４ビット分を、図７に示す如き、表現可能な輝度範囲を１５段階（第１〜第１５階調）にて表す４ビットの多階調化画素データＰＤＳに変換する。そして、画素駆動データ生成回路２は、かかる多階調化画素データＰＤＳを図７に示す如きデータ変換テーブルに従って１４ビットの画素駆動データＧＤに変換して、強制点灯処理回路３に供給する。尚、画素駆動データＧＤの各ビットの論理レベルは、そのビット桁に対応したサブフィールドにおいてアドレス放電（後述する）を生起させるか否かを示す。例えば、論理レベル１である場合にはアドレス放電を生起させる一方、論理レベル０である場合にはそのビット桁に対応したサブフィールドではアドレス放電を生起させない。
【００２９】
強制点灯処理回路３は、各画素毎の画素駆動データＧＤ各々に対して強制点灯処理（後述する）を施して得られた画素駆動データＧＧＤをメモリ４に供給する。尚、画素駆動データＧＧＤも、図７に示す如く、１４ビットの画素駆動データＧＤによる各階調毎のデータパターンと同一のデータパターン（１４ビット）を有する。
【００３０】
メモリ４は、上記画素駆動データＧＧＤを順次書き込む。ここで、１画面分、つまり第１行・第１列〜第ｎ行・第ｍ列の各画素に対応した(ｎ×ｍ)個分の画素駆動データＧＧＤ(1,1)〜ＧＧＤ(n,m)の書き込みが終了すると、メモリ４は、以下の如き読み出し動作を行う。
【００３１】
先ず、メモリ４は、画素駆動データＧＧＤ(1,1)〜ＧＧＤ(n,m)各々の第１ビット目を画素駆動データビットＤＢ(1,1)〜ＲＤＢ(n,m)と捉え、これらを後述するサブフィールドＳＦ１において１表示ライン分ずつ読み出してアドレスドライバ５５に供給する。次に、メモリ４は、画素駆動データＧＧＤ(1,1)〜ＧＧＤ(n,m)各々の第２ビット目を画素駆動データビットＤＢ(1,1)〜ＤＢ(n,m)と捉え、これらを後述するサブフィールドＳＦ２において１表示ライン分ずつ読み出してアドレスドライバ５５に供給する。以下、同様にして、メモリ４は、画素駆動データＧＧＤ(1,1)〜ＧＧＤ(n,m)各々の各ビットを同一ビット桁同士にて分離して読み出し、そのビット桁に対応したサブフィールドにおいて、夫々を画素駆動データビットＤＢ(1,1)〜ＤＢ(n,m)としてアドレスドライバ５５に供給する。
【００３２】
駆動制御回路５６は、図８に示す如きサブフィールド法（サブフレーム法）を採用した発光駆動シーケンスに従ってＰＤＰ５０を駆動させるべき各種制御信号を、パネルドライバとしてのＸ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５の各々に供給する。
【００３３】
すなわち、駆動制御回路５６は、図８に示す如き１フィールド又は１フレーム表示期間（以下、単位表示期間と称する）内の先頭のサブフィールドＳＦ１では、第１リセット行程Ｒ１、第１選択書込アドレス行程Ｗ１Ｗ及び微小発光行程ＬＬ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。かかるサブフィールドＳＦ１に後続するＳＦ２では、第２リセット行程Ｒ２、第２選択書込アドレス行程Ｗ２Ｗ及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。又、サブフィールドＳＦ３〜ＳＦ１４各々では、選択消去アドレス行程ＷＤ及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。尚、１フィールド表示期間内の最後尾のサブフィールドＳＦ１４に限り、サスティン行程Ｉの実行後、駆動制御回路５６は、消去行程Ｅに従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。
【００３４】
パネルドライバ（Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５）は、駆動制御回路５６から供給された各種制御信号に応じて、図９に示す如き各種駆動パルスを生成してＰＤＰ５０の列電極Ｄ、行電極Ｘ及びＹに供給する。尚、図９においては、図８に示されるサブフィールドＳＦ１〜ＳＦ１４の内のＳＦ１〜ＳＦ３、並びに最後尾のサブフィールドＳＦ１４での動作のみを抜粋して示すものである。
【００３５】
図９において、サブフィールドＳＦ１の第１リセット行程Ｒ１では、アドレスドライバ５５は、列電極Ｄ１〜Ｄｍを接地電位（０ボルト）の状態に設定する。ここで、Ｙ電極ドライバ５３は、時間経過に伴う前縁部での電位推移が緩やかな波形を有する負極性のリセットパルスＲＰを発生し、これを全ての行電極Ｙ１〜Ｙｎに印加する。尚、リセットパルスＲＰにおける負のピーク電位は、後述する負極性の書込走査パルスＳＰＷのピーク電位よりも高い電位、つまり０ボルトに近い電位に設定されている。すなわち、リセットパルスＲＰのピーク電位を書込走査パルスＳＰＷのピーク電位よりも低くしてしまうと、行電極Ｙ及び列電極Ｄ間において強い放電が生起され、列電極Ｄ近傍に形成されていた壁電荷が大幅に消去されてしまい、第１選択書込アドレス行程Ｗ１Ｗでのアドレス放電が不安定となるからである。この間、Ｘ電極ドライバ５１は、全ての行電極Ｘ１〜Ｘｎを接地電位（０ボルト）に設定する。
【００３６】
よって、第１リセット行程Ｒ１では、上記リセットパルスＲＰの印加に応じて、全ての放電セルＰＣ内の行電極Ｘ及びＹ間においてリセット放電が生起される。かかるリセット放電により、各放電セルＰＣ内の行電極Ｘ及びＹ各々の近傍に残存していた壁電荷が消去され、全ての放電セルＰＣが消灯モードに初期化される。更に、上記リセットパルスＲＰの印加に応じて、全ての放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても微弱な放電が生起される。この微弱な放電により、列電極Ｄ近傍に形成されていた正極性の壁電荷の一部が消去され、後述する第１選択書込アドレス行程Ｗ１Ｗにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。尚、上記リセットパルスＲＰにおける負極性のピーク電位の絶対値は後述するサスティンパルスＩＰの正極性のピーク電位よりも低く設定されている。又、リセットパルスＲＰによって各放電セル内の行電極Ｘ及びＹ間に印加される電圧は、このサスティンパルスＩＰの印加によって行電極Ｘ及びＹ間に印加される電圧よりも低い電圧である。よって、リセットパルスＲＰの印加に応じて生起されるリセット放電は、サスティンパルスＩＰの印加によって生起されるサスティン放電（後述する）よりも弱い放電となる。尚、サスティンパルスＩＰにおける正極性ピーク電位は、リセットパルスＲＰにおけるピーク電位の絶対値のみならず、後述するベースパルスＢＰ−、ＢＰ＋、書込走査パルスＳＰＷ、消去走査パルスＳＰＤ、微小発光パルスＬＰ、画素データパルスＤＰ、壁電荷調整パルスＣＰ及び消去パルスＥＰ各々のピーク電位の絶対値よりも高い。
【００３７】
次に、サブフィールドＳＦ１の第１選択書込アドレス行程Ｗ１Ｗでは、Ｙ電極ドライバ５３が、図９に示す如く負極性の所定電位を維持するベースパルスＢＰ−を行電極Ｙ１〜Ｙｎに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスＳＰＷを行電極Ｙ１〜Ｙｎ各々に順次択一的に印加して行く。この間、アドレスドライバ５５は、先ず、サブフィールドＳＦ１に対応した画素駆動データビットをその論理レベルに応じたピーク電位を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、放電セルＰＣを点灯モードに設定すべき論理レベル１の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する高電圧の画素データパルスＤＰに変換する。一方、放電セルＰＣを消灯モードに設定すべき論理レベル０の画素駆動データビットに対してはこれを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各書込走査パルスＳＰＷの印加タイミングに同期して列電極Ｄ１〜Ｄｍに印加して行く。この際、上記書込走査パルスＳＰＷと同時に、点灯モードに設定すべき高電圧の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間に選択書込アドレス放電が生起される。尚、この間、行電極Ｘ及びＹ間にも書込走査パルスＳＰＷに応じた電圧が印加されることになるが、この段階では全ての放電セルＰＣは消灯モード、つまり壁電荷が消去された状態にあるので、かかる書込走査パルスＳＰＷの印加だけでは行電極Ｘ及びＹ間には放電が生じない。従って、サブフィールドＳＦ１の第１選択書込アドレス行程Ｗ１Ｗでは、書込走査パルスＳＰＷ及び高電圧の画素データパルスＤＰの印加に応じて、放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間のみに選択書込アドレス放電が生起される。これにより、放電セルＰＣ内の行電極Ｘ近傍には壁電荷が存在していないものの、行電極Ｙ近傍には正極性の壁電荷、列電極Ｄ近傍には負極性の壁電荷が夫々形成された点灯モードの状態に設定される。一方、上記書込走査パルスＳＰＷと同時に、消灯モードに設定すべき低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択書込アドレス放電は生起されない。よって、この放電セルＰＣは、第１リセット行程Ｒ１において初期化された消灯モードの状態、つまり、行電極Ｙ及び列電極Ｄ間、並びに行電極Ｘ及びＹ間のいずれにおいても放電が生じない状態を維持する。
【００３８】
次に、サブフィールドＳＦ１の微小発光行程ＬＬでは、Ｙ電極ドライバ５３が、図９に示す如き正極性の所定のピーク電位を有する微小発光パルスＬＰを行電極Ｙ１〜Ｙｎに同時に印加する。かかる微小発光パルスＬＰの印加に応じて、点灯モードに設定されている放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間において放電（以下、微小発光放電と称する）が生起される。つまり、微小発光行程ＬＬでは、放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間では放電が生起されるものの、行電極Ｘ及びＹ間には放電が生起させることのない電位を行電極Ｙに印加することにより、点灯モードに設定されている放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間のみで微小発光放電を生起させるのである。この際、微小発光パルスＬＰのピーク電位は、後述するサブフィールドＳＦ２以降のサスティン行程Ｉにて印加するサスティンパルスＩＰのピーク電位よりも低い電位であり、例えば、後述する選択消去アドレス行程ＷＤにおいて行電極Ｙに印加される電位と同一である。又、図９に示す如く、微小発光パルスＬＰにおける電位の立ち上がり区間での時間経過に伴う変化率は、リセットパルスＲＰにおける立ち下がり区間での変化率よりも高い。つまり、微小発光パルスＬＰの前縁部における電位推移をリセットパルスの前縁部における電位推移よりも急峻にすることにより、第１リセット行程Ｒ１及び第２リセット行程Ｒ２で生起されるリセット放電よりも強い放電を生起させるのである。ここで、かかる放電は、前述した如き列側陰極放電であり且つ、サスティンパルスＩＰよりもそのパルス電圧が低い微小発光パルスＬＰによって生起された放電である為、行電極Ｘ及びＹ間で生起されるサスティン放電（後述する）よりもその放電に伴う発光輝度が低い。すなわち、微小発光行程ＬＬでは、上記リセット放電よりも高輝度の発光を伴うものの、サスティン放電よりもその放電に伴う輝度レベルが低い放電、つまり表示用に利用できる程度の微小な発光を伴う放電を微小発光放電として生起させるのである。この際、微小発光行程ＬＬの直前において実施される第１選択書込アドレス行程Ｗ１Ｗでは、放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間で選択書込アドレス放電が生起される。よって、サブフィールドＳＦ１では、かかる選択書込アドレス放電に伴う発光と上記微小発光放電に伴う発光とによって、輝度レベル０よりも１段階だけ高輝度な階調に対応した輝度が表現されるのである。すなわち、サブフィールドＳＦ１は、ＳＦ１〜ＳＦ１４の内でその輝度重み値が最も小なるサブフィールドである。尚、上記微小発光放電後、行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が夫々形成される。
【００３９】
次に、サブフィールドＳＦ２の第２リセット行程Ｒ２では、アドレスドライバ５５は、列電極Ｄ１〜Ｄｍを接地電位（０ボルト）の状態に設定する。この間、Ｙ電極ドライバ５３は、時間経過に伴う前縁部での電位推移が緩やかな波形を有する負極性のリセットパルスＲＰを行電極Ｙ１〜Ｙｎに印加する。更に、この間、Ｘ電極ドライバ５１が、正極性の所定電位を維持するベースパルスＢＰ＋を行電極Ｘ１〜Ｘｎ各々に印加する。これら負極性のリセットパルスＲＰ及び正極性のベースパルスＢＰ＋の印加に応じて、全ての放電セルＰＣ内の行電極Ｘ及びＹ間においてリセット放電が生起される。尚、リセットパルスＲＰにおける負のピーク電位は、書込走査パルスＳＰＷにおける負極性のピーク電位よりも高い電位、つまり０ボルトに近い電位に設定されている。すなわち、リセットパルスＲＰのピーク電位を書込走査パルスＳＰＷのピーク電位よりも低くしてしまうと、行電極Ｙ及び列電極Ｄ間において強い放電が生起され、列電極Ｄ近傍に形成されていた壁電荷が大幅に消去されてしまい、第２選択書込アドレス行程Ｗ２Ｗでのアドレス放電が不安定となるからである。ここで、第２リセット行程Ｒ２において生起されたリセット放電により、各放電セルＰＣ内の行電極Ｘ及びＹ各々の近傍に形成されていた壁電荷が消去され、全ての放電セルＰＣが消灯モードに初期化される。更に、上記リセットパルスＲＰの印加に応じて、全ての放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても微弱な放電が生起され、かかる放電により、列電極Ｄ近傍に形成されていた正極性の壁電荷の一部が消去され、第２選択書込アドレス行程Ｗ２Ｗにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。尚、上記リセットパルスＲＰのパルス電圧はサスティンパルスＩＰのパルス電圧よりも低く設定されている。又、リセットパルスＲＰ及びベースパルスＢＰ＋によって各放電セル内の行電極Ｘ及びＹ間に印加される電圧は、後述するサスティンパルスＩＰの印加によって行電極Ｘ及びＹ間に印加される電圧よりも低い電圧である。よって、リセットパルスＲＰ及びベースパルスＢＰ＋の印加に応じて生起されるリセット放電は、サスティンパルスＩＰの印加によって生起されるサスティン放電よりも弱い放電となる。
【００４０】
次に、サブフィールドＳＦ２の第２選択書込アドレス行程Ｗ２Ｗでは、Ｙ電極ドライバ５３が、図９に示す如き負極性の所定電位を維持するベースパルスＢＰ−を行電極Ｙ１〜Ｙｎに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスＳＰＷを行電極Ｙ１〜Ｙｎ各々に順次択一的に印加して行く。Ｘ電極ドライバ５１は、第２リセット行程Ｒ２において行電極Ｘ１〜Ｘｎに印加したベースパルスＢＰ＋をこの第２選択書込アドレス行程Ｗ２Ｗにおいても引き続き行電極Ｘ１〜Ｘｎ各々に印加する。尚、上記ベースパルスＢＰ−及びベースパルスＢＰ＋各々の電位は、書込走査パルスＳＰＷの非印加期間中における行電極Ｘ及びＹ間の電圧が放電セルＰＣの放電開始電圧よりも低くなるような電位に設定されている。更に、第２選択書込アドレス行程Ｗ２Ｗでは、アドレスドライバ５５が、先ず、サブフィールドＳＦ２に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、放電セルＰＣを点灯モードに設定すべき論理レベル１の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスＤＰに変換する。一方、放電セルＰＣを消灯モードに設定すべき論理レベル０の画素駆動データビットに対してはこれを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各書込走査パルスＳＰＷの印加タイミングに同期して列電極Ｄ１〜Ｄｍに印加して行く。この際、上記書込走査パルスＳＰＷと同時に、点灯モードに設定すべき高電圧の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には選択書込アドレス放電が生起される。更に、かかる選択書込アドレス放電の直後、この放電セルＰＣ内の行電極Ｘ及びＹ間にも微弱な放電が生起される。つまり、書込走査パルスＳＰＷが印加された後、行電極Ｘ及びＹ間にはベースパルスＢＰ−及びベースパルスＢＰ＋に応じた電圧が印加されるが、この電圧は各放電セルＰＣの放電開始電圧よりも低い電圧に設定されている為、かかる電圧の印加だけでは放電セルＰＣ内で放電が生起されることはない。ところが、上記選択書込アドレス放電が生起されると、この選択書込アドレス放電に誘発されて、ベースパルスＢＰ−及びベースパルスＢＰ＋に基づく電圧印加だけで行電極Ｘ及びＹ間に放電が生起されるのである。このような放電は、ベースパルスＢＰ＋が行電極Ｘに印加されない第１選択書込アドレス行程Ｗ１Ｗでは生起されない。かかる放電並びに上記選択書込アドレス放電により、この放電セルＰＣは、その行電極Ｙ近傍に正極性の壁電荷、行電極Ｘ近傍に負極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスＳＰＷと同時に、消灯モードに設定すべき低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択書込アドレス放電は生起されず、それ故に行電極Ｘ及びＹ間でも放電が生じることはない。よって、この放電セルＰＣは、その直前までの状態、すなわち、��２リセット行程Ｒ２において初期化された消灯モードの状態を維持する。
【００４１】
次に、サブフィールドＳＦ２のサスティン行程Ｉでは、Ｙ電極ドライバ５３が、正極性のピーク電位を有するサスティンパルスＩＰを１パルス分だけ発生しこれを行電極Ｙ１〜Ｙｎ各々に同時に印加する。この間、Ｘ電極ドライバ５１は、行電極Ｘ１〜Ｘｎを接地電位（０ボルト）の状態に設定し、アドレスドライバ５５は、列電極Ｄ１〜Ｄｍを接地電位（０ボルト）の状態に設定する。上記サスティンパルスＩＰの印加に応じて、上述した如き点灯モードに設定されている放電セルＰＣ内の行電極Ｘ及びＹ間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層１７から照射される光が前面透明基板１０を介して外部に照射されることにより、このサブフィールドＳＦ２の輝度重みに対応した１回分の表示発光が為される。尚、サブフィールドＳＦ２は、ＳＦ１〜ＳＦ１４の内でその輝度重み値が第２番目に小である。又、かかるサスティンパルスＩＰの印加に応じて、点灯モードに設定されている放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても放電が生起される。かかる放電並びに上記サスティン放電により、放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、行電極Ｘ及び列電極Ｄ各々の近傍には夫々正極性の壁電荷が形成される。そして、かかるサスティンパルスＩＰの印加後、Ｙ電極ドライバ５３は、図９に示す如く時間経過に伴い徐々に電位が低下して負極性のピーク電位に到る波形を有する壁電荷調整パルスＣＰを行電極Ｙ１〜Ｙｎに印加する。かかる壁電荷調整パルスＣＰの印加に応じて、上記の如きサスティン放電の生起された放電セルＰＣ内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルＰＣ内の壁電荷の量が、次の選択消去アドレス行程ＷＤにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
【００４２】
次に、サブフィールドＳＦ３〜ＳＦ１４各々の選択消去アドレス行程ＷOでは、Ｙ電極ドライバ５３が、正極性の所定電位を維持するベースパルスＢＰ＋を行電極Ｙ１〜Ｙｎ各々に印加しつつ、図９に示す如き負極性のピーク電位を有する消去走査パルスＳＰＤを行電極Ｙ１〜Ｙｎ各々に順次択一的に印加して行く。尚、ベースパルスＢＰ＋のピーク電位は、この選択消去アドレス行程ＷOの実行期間中に亘り、行電極Ｘ及びＹ間での誤った放電を防止し得る電位に設定されている。又、選択消去アドレス行程ＷOの実行期間中に亘り、Ｘ電極ドライバ５１は、行電極Ｘ１〜Ｘｎ各々を接地電位（０ボルト）に設定する。又、この選択消去アドレス行程ＷＤにおいて、アドレスドライバ５５は、先ず、そのサブフィールドＳＦに対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、放電セルＰＣを点灯モードから消灯モードに遷移させるべき論理レベル１の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する高電圧の画素データパルスＤＰに変換する。一方、放電セルＰＣの現状態を維持させるべき論理レベル０の画素駆動データビットが供給された場合にはこれを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各消去走査パルスＳＰＤの印加タイミングに同期して列電極Ｄ１〜Ｄｍに印加して行く。この際、上記消去走査パルスＳＰＤと同時に、高電圧の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間に選択消去アドレス放電が生起される。かかる選択消去アドレス放電により、この放電セルＰＣは、その行電極Ｙ及びＸ各々の近傍に正極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が夫々形成された状態、すなわち、消灯モードに設定される。一方、上記消去走査パルスＳＰＤと同時に、低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択消去アドレス放電は生起されない。よって、この放電セルＰＣは、その直前までの状態（点灯モード、消灯モード）を維持する。
【００４３】
次に、サブフィールドＳＦ３〜ＳＦ１４各々のサスティン行程Ｉでは、Ｘ電極ドライバ５１及びＹ電極ドライバ５３が、図９に示す如く、行電極Ｘ及びＹ交互に、そのサブフィールドの輝度重みに対応した回数（偶数回数）分だけ繰り返し、正極性のピーク電位を有するサスティンパルスＩＰを行電極Ｘ１〜Ｘｎ及びＹ１〜Ｙｎ各々に印加する。かかるサスティンパルスＩＰが印加される度に、点灯モードに設定されている放電セルＰＣ内の行電極Ｘ及びＹ間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層１７から照射される光が前面透明基板１０を介して外部に照射されることにより、そのサブフィールドＳＦの輝度重みに対応した回数分の表示発光が為される。この際、サブフィールドＳＦ２〜ＳＦ１４各々のサスティン行程Ｉの最後尾で印加されたサスティンパルスＩＰに応じてサスティン放電が生起された放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、行電極Ｘ及び列電極Ｄ各々の近傍には正極性の壁電荷が形成される。そして、かかる最終サスティンパルスＩＰの印加後、Ｙ電極ドライバ５３は、図９に示す如く時間経過に伴う前縁部での電位推移が緩やかな波形を有する負極性の壁電荷調整パルスＣＰを行電極Ｙ１〜Ｙｎに印加する。かかる壁電荷調整パルスＣＰの印加に応じて、上記の如きサスティン放電の生起された放電セルＰＣ内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルＰＣ内の壁電荷の量が、次の選択消去アドレス行程ＷＤにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
【００４４】
そして、最終のサブフィールドＳＦ１４のサスティン行程Ｉの終了後、Ｙ電極ドライバ５３は、負極性のピーク電位を有する消去パルスＥＰを全ての行電極Ｙ１〜Ｙｎに印加する。かかる消去パルスＥＰの印加に応じて、点灯モード状態にある放電セルＰＣのみに消去放電が生起される。かかる消去放電によって点灯モード状態にあった放電セルＰＣは消灯モードの状態に遷移する。
【００４５】
以上の如き駆動を、図７に示す如き１６通りの画素駆動データＧＧＤに基づいて実行する。
【００４６】
先ず、黒表示（輝度レベル０）を表現する第１階調よりも１段階だけ高輝度を表す第２階調では、図７に示す如く、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ１のみで放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルＰＣを微小発光放電させる（□にて示す）。この際、これら選択書込アドレス放電及び微小発光放電に伴う発光時の輝度レベルは、１回分のサスティン放電に伴う発光時の輝度レベルよりも低い。よって、サスティン放電によって視覚される輝度レベルを「１」とした場合、第２階調では、輝度レベル「１」よりも低い輝度レベル「α」に対応した輝度が表現される。
【００４７】
次に、かかる第２階調よりも１段階だけ高輝度を表す第３階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のみで放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ（二重丸にて示す）、次のサブフィールドＳＦ３において放電セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第３階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のサスティン行程Ｉのみで１回分のサスティン放電に伴う発光が為され、輝度レベル「１」に対応した輝度が表現される。
【００４８】
次に、かかる第３階調よりも１段階だけ高輝度を表す第４階調では、先ず、サブフィールドＳＦ１において、放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルＰＣを微小発光放電させる（□にて示す）。更に、かかる第４階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のみで放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ（二重丸にて示す）、次のサブフィールドＳＦ３で放電セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第４階調では、サブフィールドＳＦ１にて輝度レベル「α」の発光が為され、ＳＦ２にて輝度レベル「１」の発光を伴うサスティン放電が１回分だけ実施されるので、輝度レベル「α」＋「１」に対応した輝度が表現される。
【００４９】
又、第５階調〜第１６階調各々では、サブフィールドＳＦ１において放電セルＰＣを点灯モードに設定させる選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルＰＣを微小発光放電させる（□にて示す）。そして、その階調に対応した１のサブフィールドのみで放電セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第５階調〜第１６階調各々では、サブフィールドＳＦ１にて上記微小発光放電が生起され、ＳＦ２にて１回分のサスティン放電を生起された後、その階調に対応した数だけ連続したサブフィールド各々（白丸にて示す）でそのサブフィールドに割り当てられている回数分だけサスティン放電が生起される。これにより、第５階調〜第１６階調各々では、輝度レベル「α」＋「１フィールド（又は１フレーム）表示期間内において生起されたサスティン放電の総数」に対応した輝度が視覚される。
【００５０】
すなわち、図７に示す如き第１階調〜第１６階調駆動によれば、輝度レベル「０」〜「２５５＋α」なる輝度範囲を１６段階にて表すことが可能となるのである。
【００５１】
尚、図７に示される駆動では、第４階調以降の各階調においてもサブフィールドＳＦ１において輝度レベルαの発光を伴う微小発光放電を生起させるようにしているが、第３階調以降の階調では、この微小発光放電を生起させないようにしても良い。要するに、微小発光放電に伴う発光は極めて低輝度（輝度レベルα）である為、これよりも高輝度な発光を伴うサスティン放電との併用が為される第４階調以降の階調では、輝度レベルαの輝度増加分を視覚することができなくなる場合があり、この際、微小発光放電を生起させる意義がなくなるからである。
【００５２】
ここで、図１に示されるプラズマディスプレイ装置では、放電セルＰＣ内に形成されているＣＬ発光ＭｇＯによる作用を利用することにより、図９に示すリセット行程（Ｒ１、Ｒ２）において、サスティン放電よりも微弱なリセット放電だけで全放電セルＰＣの初期化を完了させている。つまり、従来、比較的多量の荷電粒子を放電空間内に放出させるべく、リセット行程では、サスティンパルスよりも高電圧のリセットパルスを印加することにより、サスティン放電よりも強い放電をリセット放電として生起させるようにしている。すなわち、初期化の段階で多量の荷電粒子を放電空間内に放出させることにより、アドレス行程での書込アドレス放電の安定化を図るのである。ところが、本実施例の如きＣＬ発光ＭｇＯが形成されている放電セルは、ＣＬ発光ＭｇＯが形成されていない放電セルに比して、リセット放電によって放出される荷電粒子の量に拘わらず、アドレス行程での書込アドレス放電が安定化する。そこで、リセット行程（Ｒ１、Ｒ２）では、比較的多量の荷電粒子を放電空間内に放出させることができる強いリセット放電、つまりサスティン放電よりも強い放電となるリセット放電を省略することにより、暗コントラストの向上を図るようにしたのである。
【００５３】
ところが、黒表示の状態が継続すると、たとえＣＬ発光ＭｇＯの作用によって書込アドレス放電の安定化が図られても、荷電粒子不足に起因してアドレス行程（Ｗ１Ｗ、Ｗ２Ｗ）において書込アドレス放電ミスが発生する場合があった。
【００５４】
そこで、このような書込アドレス放電ミスを防止する為に、図１に示されるプラズマディスプレイ装置には強制点灯処理回路３が設けられている。
【００５５】
図１０は、強制点灯処理回路３の内部構成を示す図である。
【００５６】
図１０において、フィールドメモリ３１は、Ａ／Ｄ変換器１から順次、供給される各放電セルＰＣ毎の画素データＰＤ各々を順次取り込んで記憶しつつ、１フィールド（又は１フレーム）分の取り込みが終了する度に、その取り込まれた順に画素データＰＤ各々を読み出す。この際、フィールドメモリ３１は、読み出した画素データＰＤと、各画素データＰＤに対応した表示画面内での座標位置とを対応づけして表す現フィールド画素データＰＤＣＵを、フィールドメモリ３２、点灯遷移セル検出部３３、及び孤立セル検出部３４に供給する。
【００５７】
フィールドメモリ３２は、フィールドメモリ３１から順次供給される各放電セルＰＣ毎の現フィールド画素データＰＤＣＵ各々を順次取り込んで記憶しつつ、１フィールド（又は１フレーム）分の取り込みが終了する度に、その取り込まれた順に現フィールド画素データＰＤＣＵ各々を読み出す。フィールドメモリ３２は、読み出した現フィールド画素データＰＤＣＵを、前フィールド画素データＰＤＢＥとして点灯遷移セル検出部３３に供給する。
【００５８】
点灯遷移セル検出部３３は、各フィールド毎に、１フィールド分の現フィールド画素データＰＤＣＵの各々と、１フィールド分の前フィールド画素データＰＤＢＥの各々とを、同一座標位置に対応したもの同士で比較することにより、前フィールドから現フィールドへの表示状態の遷移が、以下に示す如き遷移パターンＡ〜Ｄのいずれに該当するのかを判別する。
遷移パターンＡ：［黒表示状態］→[非黒表示状態]
遷移パターンＢ：［非黒表示状態］→[非黒表示状態]
遷移パターンＣ：［黒表示状態］→[黒表示状態]
遷移パターンＤ：［非黒表示状態］→[黒表示状態]
【００５９】
そして、点灯遷移セル検出部３３は、上記遷移パターンＡ〜Ｄの内から判別された遷移パターンを各放電セル毎に示す情報を、その座標位置に対応づけして示す遷移パターンデータＭＰＤを、強制点灯セル指定部３５に供給する。
【００６０】
孤立セル検出部３４は、各フィールド毎に、１フィールド分の現フィールド画素データＰＤＣＵに基づき、その周囲に隣接する放電セルＰＣの全てが１フィールド期間に亘り消灯状態（黒表示状態）となり、且つ自身が黒表示状態以外となる放電セルＰＣを、孤立セルとして検出する。そして、孤立セル検出部３４は、この孤立セルの表示画面内での座標位置を表す孤立セル位置データＤＣＤを強制点灯セル指定部３５に供給する。
【００６１】
強制点灯セル指定部３５は、先ず、遷移パターンデータＭＰＤに基づき、孤立セル位置データＤＣＤによって示される孤立セル各々が上記遷移パターンＡ〜Ｄのいずれの状態にあるのかを各孤立セル毎に判定する。尚、実際には、現フィールドにおいて孤立セル自体は非黒表示状態にあるので、遷移パターンＡ〜Ｄの内から遷移パターンＡ又はＢの判定が為されることになる。
【００６２】
ここで、孤立セルが上記遷移パターンＡの状態にあると判定した場合、つまり図１１（ａ）に示す如く、３行×３列のブロック内における９個の放電セルが全て黒表示となる状態（前フィールド）から、中央の放電セル（孤立セル）のみが黒表示以外の状態（現フィールド）に遷移した場合、強制点灯セル指定部３５は、この孤立セルを動的孤立セルと捉える。そして、強制点灯セル指定部３５は、動的孤立セル周辺に隣接する放電セル各々の内で所定位置に夫々配置されている複数の放電セルを単位表示期間内の少なくとも１のＳＦで強制的に点灯モードに設定すべき放電セルとして指定すべく、これら放電セル各々の座標位置を示す強制点灯セル指定データＬＳをデータ置換部３６に供給する。すなわち、本来、黒表示を担う第１階調で駆動すべき放電セルを、強制的に黒表示以外の階調で駆動させるべき放電セルとして指定するのである。例えば図１１（ａ）の一例では、強制点灯セル指定部３５は、動的孤立セルの上方に隣接する放電セル、つまり動的孤立セルと同一色の発光を担う放電セルと、この動的孤立セルの左側に隣接する放電セルと、を強制的に黒表示以外の階調で駆動させるべき放電セルとして指定する。
【００６３】
一方、孤立セルが上記遷移パターンＢの状態にあると判定した場合、つまり図１１（ｂ）に示す如く、３行×３列ブロック内の放電セルの内で中央の放電セルが黒表示以外の表示状態、その周辺の放電セルが全て黒表示となる状態が２フィールド（前フィールド、現フィールド）に亘り連続した場合、強制点灯セル指定部３５は、この中央の放電セルを静的孤立セルと捉える。そして、強制点灯セル指定部３５は、静的孤立セル周辺に隣接する放電セル各々の内で、この静的孤立セルと同一発光色を担う放電セル、つまり静的孤立セルの上又は下に隣接する放電セルのみを、単位表示期間内の少なくとも１のＳＦにて強制的に点灯モードに設定すべき放電セルとして指定すべく、その座標位置を示す強制点灯セル指定データＬＳをデータ置換部３６に供給する。すなわち、本来、黒表示を担う第１階調で駆動すべき放電セルを、強制的に黒表示以外の階調で駆動させるべき放電セルとして指定するのである。例えば図１１（ｂ）の一例では、強制点灯セル指定部３５は、静的孤立セルの上に隣接する放電セルを強制的に黒表示以外の階調で駆動させるべき放電セルとして指定する。
【００６４】
遅延処理部３７は、画素駆動データ生成回路２から供給された上記画素駆動データＧＤを、上記点灯遷移セル検出部３３、孤立セル検出部３４及び強制点灯セル指定部３５各々での前述した如き処理に費やされる時間の分だけ遅延させて、データ置換部３６に供給する。つまり、遅延処理部３７は、点灯遷移セル検出部３３、孤立セル検出部３４及び強制点灯セル指定部３５による１フィールド分の処理が終了するタイミングで、現フィールド画素データＰＤＣＵに対応した画素駆動データＧＤをデータ置換部３６に送出するのである。
【００６５】
データ置換部３６は、遅延処理部３７から送出された画素駆動データＧＤの系列中から、上記強制点灯セル指定データＬＳによって示される座標位置の放電セルに対応した画素駆動データＧＤを検出した場合には、この画素駆動データＧＤを、黒表示以外の階調に対応した画素駆動データＧＤに置換しこれを画素駆動データＧＧＤとしてメモリ４に供給する。すなわち、強制点灯セル指定データＬＳによって示される座標位置の放電セルに対応した画素駆動データＧＤは、図７に示す如き第１階調（黒表示）に対応したビット列[00000000000000]からなるが、これを、例えば図７に示す如き第２階調に対応したビット列[11000000000000]に置換したものを画素駆動データＧＧＤとしてメモリ４に供給するのである。一方、遅延処理部３７から送出された画素駆動データＧＤの系列中から、上記強制点灯セル指定データＬＳによって示される座標位置の放電セルに対応した画素駆動データＧＤが検出されなかった場合には、データ置換部３６は、この画素駆動データＧＤをそのまま画素駆動データＧＧＤとしてメモリ４に供給する。
【００６６】
かかる画素駆動データＧＧＤによれば、図１１（ａ）又は図１１（ｂ）に示す如く２フィールド期間に亘り、３×３ブロック内の中央の放電セル（孤立セル）を除く周辺の放電セルの全てが黒表示状態となることが予測される場合には、ＰＤＰ５０に対して、以下の如き第１強制点灯駆動又は第２強制点灯駆動が為される。
【００６７】
すなわち、図１１（ａ）の如く、３行×３列のブロック内における９個の放電セルが全て黒表示となる状態（前フィールド）から、中央の放電セル（動的孤立セル）のみが黒表示以外の状態（現フィールド）に遷移した場合には、この動的孤立セルの周辺に隣接する放電セルの複数を強制的に点灯させるという第１強制点灯駆動が実施される。例えば、第１強制点灯駆動では、図１１（ａ）に示す如く動的孤立セルの上方向及び左方向に夫々隣接する２つの放電セルを、強制的に黒表示以外の階調（例えば、図７に示す第２階調）で発光駆動する。
【００６８】
ここで、各放電セルは、その隣接する放電セルで生起されたサスティン放電に伴って形成された荷電粒子の供給を受けることにより、図９に示す如き各サブフィールドＳＦのアドレス行程（Ｗ１Ｗ、Ｗ２Ｗ、ＷＤ）においてアドレス放電を確実に生起させることが可能となる。ところが、１の放電セル（孤立セル）を黒表示以外の階調で駆動するにあたり、この孤立セル周辺に隣接する全ての放電セルが２フィールド期間に亘り黒表示状態、つまりサスティン放電が一切生起されない状態となると、この孤立セルは、隣接する放電セルから荷電粒子の供給が受けられなくなり、アドレス放電を確実に生起させることが困難となる。そこで、この際、孤立セル周辺に隣接する放電セル各々の内の少なくとも１を強制的に黒表示以外の階調（例えば、図７に示す第２階調）で駆動させることにより、隣接放電セルにおいてサスティン放電を生起させて、孤立セルへ荷電粒子の供給を行うようにしたのである。これにより、図９に示す如く、リセット行程（Ｒ１、Ｒ２）において全放電セルに対して生起させるべきリセット放電を微弱化しても、確実にアドレス放電を生起させることが可能となる。すなわち、画像の表示品質を低下させることなく、リセット放電の微弱化による暗コントラスト向上を図ることが可能となるのである。
【００６９】
又、図１１（ｂ）の如く、３行×３列ブロック内の放電セルの内で中央の放電セル（静的孤立セル）が黒表示以外の表示状態、その周辺の放電セルが全て黒表示となる状態が２フィールド期間に亘り継続した場合、この静的孤立セルの周辺に隣接する放電セルの内の静的孤立セルと同一発光色を担う放電セルのみを強制的に点灯させるという第２強制点灯駆動が実施される。例えば、第２強制点灯駆動では、図１１（ｂ）に示す如く、静的孤立セルの上方向に隣接する放電セルのみを、強制的に黒表示以外の階調（例えば、図７に示す第２階調）で発光駆動する。
【００７０】
すなわち、静的孤立セルとは異なる発光色を担う放電セルを強制的に黒表示以外の階調で駆動、つまり発光させてしまうと、この静的孤立セル及び強制的に点灯モードに指定される放電セルが少なくとも２フィールドに亘って輝度レベル０よりも大なる輝度レベルで発光する為、表示上において色純度の悪い状態が継続することになる。そこで、図１１（ｂ）の如き状態となる静的孤立セルに対しては、その周辺に隣接する放電セル各々の内でこの静的孤立セルと同一発光色を担う放電セルのみを強制的に点灯状態に設定することにより、上述した如き色純度の悪化を抑制させつつ静的孤立セルに対する荷電粒子の供給を実現するのである。
【００７１】
尚、静的孤立セルの場合、前フィールドでも黒表示以外の階調駆動に伴って生成される荷電粒子のサポートを受けることができるので、周辺に隣接する放電セル各々の内で強制的に黒表示以外の階調で駆動させるべき放電セルの数を図１１（ａ）の場合に比して少なくしても、アドレス放電を確実に生起させることが可能となる。
【００７２】
又、図１１（ａ）及び図１１（ｂ）に示す一例では、孤立セル周辺に隣接する放電セル各々の内から、強制的に黒表示以外の階調で駆動させる放電セルを指定するにあたり、その強制放電対象とすべき放電セルの数を固定しているが、この孤立セルでの輝度レベルが高くなるほど、強制放電対象とすべき放電セルの数を増やすようにしても良い。
【００７３】
例えば、図１１（ａ）の如き動的孤立セルに対しては、この動的孤立セルの輝度レベルが高くなるほど、図１２（ａ）の如き形態にて、強制的に黒表示以外の階調で駆動させる放電セルを増加して行く。一方、図１１（ｂ）の如き静的孤立セルに対しては、この静的孤立セルの輝度レベルが高くなるほど、図１２（ｂ）の如き形態にて、強制的に黒表示以外の階調で駆動させる放電セルを増加して行く。
【００７４】
つまり、孤立セルを発光させるべき輝度レベルが低いほど、強制的に黒表示以外の階調で駆動すべき放電セルの数を減らすのである。すなわち、強制的に黒表示以外の階調で駆動させるべき隣接放電セルの数が多いほど、荷電粒子を多く形成させることが出来るが、図１１（ａ）又は図１１（ｂ）に示すように、これら隣接放電セル各々は、本来、黒表示を実施させるべきものである。そこで、かかる駆動に伴う画質劣化の影響を極力抑えるべく、強制点灯処理回路３では、例えば図１２（ａ）及び図１２（ｂ）の如く、孤立セルの輝度レベルが低いほど、強制的に黒表示以外の階調で駆動させる隣接放電セルの数を少なくしたのである。つまり、孤立セルを本来の輝度で発光させる際には、その発光輝度が低いほど隣接放電セルでの発光が目立つようになるので、孤立セルを発光させる際の輝度レベルが低い場合には、強制的に黒表示以外の階調で駆動させる隣接放電セルの数を減らすのである。
【００７５】
更に、かかる点に鑑みて、強制点灯処理回路３では、隣接放電セルを強制的に黒表示以外の階調で駆動させるにあたり、黒表示を担う第１階調の次に高輝度な輝度レベルを担う第２階調で駆動させるようにしている。しかしながら、図７〜図９に示す如き駆動を採用した場合、第２階調では、単位表示期間内において荷電粒子を発生させることができる機会はサブフィールドＳＦ１における微小発光行程ＬＬでの微小発光放電だけである。よって、十分な量の荷電粒子を孤立セル側に提供することができない場合が生じる。このような場合には、孤立セルの周辺に隣接する放電セルに対しては、第２階調よりも１段階だけ高輝度を表現する第３階調で駆動するようにする。要するに、孤立セルの周辺に隣接する放電セルを強制的に黒表示以外の階調で駆動させるにあたり、この孤立セルに対してアドレス放電を確実に生起させ得る量の荷電粒子を提供可能な階調駆動の内で最も低輝度を表現する階調駆動を採用するのである。
【００７６】
尚、強制点灯処理回路３では、図１１（ａ）又は図１１（ｂ）に示す如く、各放電セルＰＣ単位で孤立セルを検出し、その孤立セルの周辺に隣接する放電セルＰＣを強制的に黒表示以外の階調で駆動するようにしているが、その処理単位を、放電セル単位ではなく、画素単位で実行するようにしても良い。
【００７７】
図１３は、かかる点に鑑みて為された強制点灯処理回路３の他の内部構成を示す図である。
【００７８】
図１３において、フィールドメモリ３１は、Ａ／Ｄ変換器１から順次、供給される各放電セルＰＣ毎の画素データＰＤ各々を順次取り込んで記憶しつつ、１フィールド（又は１フレーム）分の取り込みが終了する度に、その取り込まれた順に画素データＰＤ各々を読み出す。この際、フィールドメモリ３１は、読み出した画素データＰＤと、各画素データＰＤに対応した表示画面内での座標位置とを対応づけして表す現フィールド画素データＰＤＣＵを、フィールドメモリ３２、点灯遷移画素検出部３３０、及び孤立画素検出部３４０に供給する。
【００７９】
フィールドメモリ３２は、フィールドメモリ３１から順次供給される各放電セルＰＣ毎の現フィールド画素データＰＤＣＵ各々を順次取り込んで記憶しつつ、１フィールド（又は１フレーム）分の取り込みが終了する度に、その取り込まれた順に現フィールド画素データＰＤＣＵ各々を読み出す。フィールドメモリ３２は、この読み出した現フィールド画素データＰＤＣＵを、前フィールド画素データＰＤＢＥとして点灯遷移画素検出部３３０に供給する。
【００８０】
点灯遷移画素検出部３３０は、各フィールド毎に、１フィールド分の現フィールド画素データＰＤＣＵと、１フィールド分の前フィールド画素データＰＤＢＥとに基づき、各画素単位で、各画素における前フィールドから現フィールドへの表示状態の遷移が以下に示す如き遷移パターンＡ〜Ｄのいずれに該当するのかを判別する。
遷移パターンＡ：［黒表示状態］→[非黒表示状態]
遷移パターンＢ：［非黒表示状態］→[非黒表示状態]
遷移パターンＣ：［黒表示状態］→[黒表示状態]
遷移パターンＤ：［非黒表示状態］→[黒表示状態]
【００８１】
尚、［黒表示状態］とは、画素を担う３つの放電セルＰＣ、つまり赤色発光セル、緑色発光セル及び青色発光セルの全てが単位表示期間に亘り消灯となる状態である。又、［非黒表示状態］とは、画素を担う赤色発光セル、緑色発光セル及び青色発光セルの内の少なくとも１が単位表示期間内の少なくとも１のサブフィールドで点灯モードとなる状態のことである。
【００８２】
そして、点灯遷移画素検出部３３０は、上記遷移パターンＡ〜Ｄの内から判別された遷移パターンを各画素毎に示す情報を、その画素位置に対応づけして示す遷移パターンデータＭＧＤを、強制点灯セル指定部３５０に供給する。
【００８３】
孤立画素検出部３４０は、各フィールド毎に、１フィールド分の現フィールド画素データＰＤＣＵに基づき、各画素単位にてその画素の周囲に隣接する全ての画素が単位表示期間に亘り上述した如き［黒表示状態］となり、且つ自身が上記［非黒表示状態］となる画素を、孤立画素として検出する。
【００８４】
そして、孤立画素検出部３４０は、この孤立画素の画素位置を表す情報と、かかる孤立画素を担う３つの放電セルＰＣ（赤色発光セル、緑色発光セル及び青色発光セル）各々に対応したＰＤＣＵとを対応づけして表す孤立画素位置データＤＧＤを強制点灯セル指定部３５０に供給する。
【００８５】
強制点灯セル指定部３５０は、先ず、遷移パターンデータＭＧＤに基づき、孤立画素位置データＤＧＤによって示される孤立画素各々が上記遷移パターンＡ〜Ｄのいずれの状態にあるのかを各孤立画素毎に判定する。尚、実際には、現フィールドにおいて孤立画素自体は非黒表示状態にあるので、遷移パターンＡ〜Ｄの内から遷移パターンＡ又はＢの判定が為されることになる。
【００８６】
ここで、孤立画素が上記遷移パターンＡの状態にあると判定した場合、つまり図１２（ａ）に示す如く、３行×３列の画素ブロック内における９個の画素が全て黒表示となる状態（前フィールド）から、中央の画素（孤立画素）のみが黒表示以外の色表示を行う状態（現フィールド）に遷移した場合、強制点灯セル指定部３５０は、この孤立画素を動的孤立画素と捉える。そして、強制点灯セル指定部３５０は、動的孤立画素の周辺に隣接する画素各々の内で所定位置に夫々配置されている複数の画素各々を強制的に点灯状態に設定させるべく、各画素を担う３つの放電セルＰＣ（赤色発光セル、緑色発光セル及び青色発光セル）各々の座標位置を示す強制点灯セル指定データＬＳをデータ置換部３６０に供給する。すなわち、本来、黒表示が為されるべき画素を担う赤色発光セル、緑色発光セル及び青色発光セル各々を、強制的に黒表示以外の階調（例えば、図７に示す第２階調）で発光駆動させるべき放電セルとして指定するのである。例えば図１４（ａ）の一例では、強制点灯セル指定部３５０は、動的孤立画素の上方に隣接する画素、及びこの動的孤立画素の左側に隣接する画素各々を担う３つの赤色発光セル、緑色発光セル及び青色発光セルを強制的に黒表示以外の階調で駆動させるべき放電セルとして指定する。
【００８７】
一方、孤立画素が上記遷移パターンＢの状態にあると判定した場合、つまり図１４（ｂ）に示す如く、３行×３列画素ブロック内の中央の画素が黒表示以外の色表示状態、その周辺に隣接する画素が全て黒表示となる状態が２フィールド（前フィールド、現フィールド）に亘り連続した場合、強制点灯セル指定部３５０は、この中央の画素を静的孤立画素と捉える。次に、強制点灯セル指定部３５０は、静的孤立画素を担う赤色発光セル、緑色発光セル及び青色発光セル各々の内で、少なくとも１のサブフィールドＳＦにおいて点灯モードに設定されることになるセルの組み合わせパターンを検出する。次に、強制点灯セル指定部３５０は、静的孤立画素の周辺に隣接する画素各々の内から所定位置に夫々配置されている複数の画素を対象とし、これら画素各々を担う赤色発光セル、緑色発光セル及び青色発光セルの内から、上記セルの組み合わせパターンにて示されるセルと同一発光色の放電セルを選出する。そして、強制点灯セル指定部３５０は、選出された放電セル（赤色発光セル、緑色発光セル又は青色発光セル）各々を、強制的に黒表示以外の階調（例えば、図７に示す第２階調）で発光駆動させるべく、これら放電セル各々の画面内での座標位置を示す強制点灯セル指定データＬＳをデータ置換部３６０に供給する。すなわち、本来、黒表示が為されるべき画素を担う３つの放電セル（赤色発光セル、緑色発光セル及び青色発光セル）の内で、上記静的孤立画素内で点灯モードとなった放電セルと同一発光色を担う放電セルを、強制的に点灯モードに設定すべき放電セルとして指定するのである。
【００８８】
遅延処理部３７は、画素駆動データ生成回路２から供給された上記画素駆動データＧＤを、上記点灯遷移画素検出部３３０、孤立画素検出部３４０及び強制点灯セル指定部３５０各々での前述した如き処理に費やされる時間の分だけ遅延させて、データ置換部３６０に供給する。つまり、遅延処理部３７は、点灯遷移画素検出部３３０、孤立画素検出部３４０及び強制点灯セル指定部３５０による１フィールド分の処理が終了するタイミングで、現フィールド画素データＰＤＣＵに対応した画素駆動データＧＤをデータ置換部３６０に送出するのである。
【００８９】
データ置換部３６０は、遅延処理部３７から送出された画素駆動データＧＤの系列中から、上記強制点灯セル指定データＬＳによって示される座標位置の放電セルに対応した画素駆動データＧＤを検出した場合には、この画素駆動データＧＤを、以下の如く画素駆動データＧＤＤに置換しこれをメモリ４に供給する。
【００９０】
つまり、データ置換部３６０は、強制点灯セル指定データＬＳにて示される座標位置の放電セル（以下、点灯指定セルと称する）が孤立画素周辺に隣接する画素に属する場合には、この点灯指定セルに対応した画素駆動データＧＤを、例えば図７に示す如き第２階調に対応したビット列[11000000000000]に置換したものを画素駆動データＧＧＤとする。尚、遅延処理部３７から送出された画素駆動データＧＤの系列中から、上記点灯指定セルに対応した画素駆動データＧＤが検出されなかった場合には、データ置換部３６０は、この画素駆動データＧＤをそのまま画素駆動データＧＧＤとしてメモリ４に供給する。
【００９１】
かかる画素駆動データＧＧＤによれば、図１４（ａ）又は図１４（ｂ）に示す如く２フィールド期間に亘り、３×３画素ブロック内の中央の画素（孤立画素）を除く周辺の画素の全てが黒表示状態となることが予測される場合には、ＰＤＰ５０に対して、以下の如き第１強制点灯駆動又は第２強制点灯駆動が為される。
【００９２】
すなわち、図１４（ａ）の如く、３行×３列の画素ブロック内における９個の画素が全て黒表示となる状態（前フィールド）から、中央の画素（動的孤立画素）のみが黒表示以外の状態（現フィールド）に遷移した場合には、この動的孤立画素の周辺に隣接する画素の複数を強制的に点灯させるという第１強制点灯駆動が実施される。例えば、第１強制点灯駆動では、図１４（ａ）に示す如く動的孤立画素の上方向及び左方向に夫々隣接する２つの画素各々を担う３つの放電セル（赤色発光セル、緑色発光セル又は青色発光セル）各々が、強制的に黒表示以外の階調（例えば、図７に示す第２階調）で発光駆動する。
【００９３】
ここで、各放電セルは、その隣接する放電セルで生起されたサスティン放電に伴って形成された荷電粒子の供給を受けることにより、図９に示す如き各サブフィールドＳＦのアドレス行程（Ｗ１Ｗ、Ｗ２Ｗ、ＷＤ）においてアドレス放電を確実に生起させることが可能となる。ところが、１の画素（孤立画素）を黒表示以外の階調で駆動するにあたり、この孤立画素周辺に隣接する全ての画素が２フィールド期間に亘り黒表示状態、つまりサスティン放電が一切生起されない状態となると、この孤立画素は、隣接する放電セルから荷電粒子の供給が受けられなくなり、アドレス放電を確実に生起させることが困難となる。そこで、この際、孤立画素周辺に隣接する画素を担う放電セルを、強制的に黒表示以外の階調（例えば、図７に示す第２階調）で駆動させることにより、隣接画素から荷電粒子の供給を行うようにしたのである。これにより、図９に示す如く、リセット行程（Ｒ１、Ｒ２）において全放電セルに対して生起させるべきリセット放電を微弱化しても、確実にアドレス放電を生起させることが可能となる。すなわち、画像の表示品質を低下させることなく、リセット放電の微弱化による暗コントラスト向上を図ることが可能となるのである。
【００９４】
又、図１４（ｂ）の如く、３行×３列画素ブロック内において中央の画素（静的孤立画素）が黒表示以外の表示状態、その周辺の画素が全て黒表示となる状態が２フィールド期間に亘り継続した場合、この静的孤立画素周辺に隣接する画素を担う３つの放電セル（赤色発光セル、緑色発光セル又は青色発光セル）の内から、静的孤立画素内で点灯モードとなる放電セルと同一色の放電セルのみを強制的に点灯させるという第２強制点灯駆動が実施される。例えば、第２強制点灯駆動では、図１４（ｂ）に示す如く、静的孤立画素の上方向に隣接する画素を担う赤色発光セル、緑色発光セル及び青色発光セルの内から、静的孤立画素内で点灯モードとなる放電セルと同一色の放電セルのみを、強制的に黒表示以外の階調（例えば、図７に示す第２階調）で発光駆動する。
【００９５】
すなわち、静的孤立画素内で点灯モードに設定されていない放電セルと同一発光色の放電セルを強制的に黒表示以外の階調で駆動、つまり発光させてしまうと、この静的孤立セル及び強制的に点灯モードに指定される放電セルが少なくとも２フィールドに亘って輝度レベル０よりも大なる輝度レベルで発光する為、表示上において色純度の悪い状態が継続してしまうことになる。そこで、図１４（ｂ）の如き状態となる静的孤立画素に対しては、その周辺に隣接する画素を担う放電セル各々の内で、静的孤立画素内で点灯モードに設定される放電セルと同一発光色を担う放電セルのみを強制的に点灯状態にする（第２強制点灯駆動）ことにより、色純度の悪化を生じさせることなく静的孤立セルに対する荷電粒子の供給を実現したのである。
【００９６】
ここで、図９に示す如き駆動形態によると、第１リセット行程Ｒ１及びＳＦ２の第２リセット行程Ｒ２各々では、リセット放電の微弱化に伴い、生成される荷電粒子の量が最小限に抑えられている。しかしながら、これら第１リセット行程Ｒ１及び第２リセット行程Ｒ２において比較的多めの荷電粒子を形成させるようにしても良い。
【００９７】
図１５は、第１リセット行程Ｒ１及び第２リセット行程Ｒ２において比較的多めの荷電粒子を形成させる場合に、図９に代わって採用されるＰＤＰ５０の駆動形態の他の一例を示す図である。尚、図１５においては、第１リセット行程Ｒ１及び第２リセット行程Ｒ２各々での動作を除く他の行程での駆動パルス印加動作は図９に示されるものと同一であるので、以下に、第１リセット行程Ｒ１及び第２リセット行程Ｒ２各々での動作のみ説明する。
【００９８】
図１５において、サブフィールドＳＦ１の第１リセット行程Ｒ１では、先ず、その前半部において、Ｙ電極ドライバ５３が、上記サスティンパルスＩＰに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスＲＰ１Ｙ１を全ての行電極Ｙ１〜Ｙｎに印加する。尚、リセットパルスＲＰ１Ｙ１のピーク電位は、サスティンパルスＩＰのピーク電位よりも低電位である。又、この間、アドレスドライバ５５は、列電極Ｄ１〜Ｄｍを接地電位（０ボルト）の状態に設定する。上記リセットパルスＲＰ１Ｙ１の印加に応じて、全ての放電セルＰＣ各々内の行電極Ｙ及び列電極Ｄ間において第１リセット放電が生起される。すなわち、第１リセット行程Ｒ１の前半部では、行電極Ｙが陽極側、列電極Ｄが陰極側となるように両電極間に電圧を印加することにより、行電極Ｙから列電極Ｄに向けて電流が流れることになる列側陰極放電が第１リセット放電として生起させるのである。かかる第１リセット放電に応じて、全ての放電セルＰＣ内の放電空間内には荷電粒子が形成される。そして、かかる第１リセット放電の終息後、全ての放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が夫々形成される。また、第１リセット行程Ｒ１の前半部では、Ｘ電極ドライバ５１が、かかるリセットパルスＲＰ１Ｙ１と同一極性であり、且つ、上記リセットパルスＲＰ１Ｙ１の印加に伴う行電極Ｘ及びＹ間での面放電を防止し得るピーク電位を有するリセットパルスＲＰ１Ｘを全ての行電極Ｘ１〜Ｘｎ各々に印加する。
【００９９】
次に、第１リセット行程Ｒ１の後半部では、Ｙ電極ドライバ５３が、時間経過に伴う前縁部での電位推移が緩やかな負極性のリセットパルスＲＰを発生し、これを全ての行電極Ｙ１〜Ｙｎに印加する。この際、負極性のリセットパルスＲＰの印加に応じて、全ての放電セルＰＣ内の行電極Ｘ及びＹ間において第２リセット放電が生起される。尚、リセットパルスＲＰのピーク電位は、上記第１リセット放電に応じて行電極Ｘ及びＹ各々の近傍に形成された壁電荷を考慮した上で、行電極Ｘ及びＹ間において確実に上記第２リセット放電を生起させることができる最低の電位である。又、リセットパルスＲＰにおける負のピーク電位は、負極性の書込走査パルスＳＰＷのピーク電位よりも高い電位、つまり０ボルトに近い電位に設定されている。すなわち、リセットパルスＲＰのピーク電位を書込走査パルスＳＰＷのピーク電位よりも低くしてしまうと、行電極Ｙ及び列電極Ｄ間において強い放電が生起され、列電極Ｄ近傍に形成されていた壁電荷が大幅に消去されてしまい、第１選択書込アドレス行程Ｗ１Ｗでのアドレス放電が不安定となるからである。第１リセット行程Ｒ１の後半部において生起された第２リセット放電により、各放電セルＰＣ内の行電極Ｘ及びＹ各々の近傍に形成されていた壁電荷が消去され、全ての放電セルＰＣが消灯モードに初期化される。更に、上記リセットパルスＲＰの印加に応じて、全ての放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても微弱な放電が生起され、かかる放電により、列電極Ｄ近傍に形成されていた正極性の壁電荷の一部が消去され、第１選択書込アドレス行程Ｗ１Ｗにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。尚、上記リセットパルスＲＰのパルス電圧はサスティンパルスＩＰのパルス電圧よりも低く設定されている。又、リセットパルスＲＰによって各放電セル内の行電極Ｘ及びＹ間に印加される電圧は、後述するサスティンパルスＩＰの印加によって行電極Ｘ及びＹ間に印加される電圧よりも低い電圧である。よって、リセットパルスＲＰの印加に応じて生起されるリセット放電は、サスティンパルスＩＰの印加によって生起されるサスティン放電よりも弱い放電となる。
【０１００】
このように、第１リセット行程Ｒ１では、その前半部において、荷電粒子の形成を行う為の第１リセット放電を生起させるようにしている。
【０１０１】
次に、サブフィールドＳＦ２の第２リセット行程Ｒ２では、先ず、その前半部において、Ｙ電極ドライバ５３が、サスティンパルスＩＰに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスＲＰ２Ｙ１を全ての行電極Ｙ１〜Ｙｎに印加する。尚、リセットパルスＲＰ２Ｙ１のピーク電位は、サスティンパルスＩＰのピーク電位よりも低電位である。又、この間、アドレスドライバ５５は、列電極Ｄ１〜Ｄｍを接地電位（０ボルト）の状態に設定する。更に、この間、Ｘ電極ドライバ５１は、上記リセットパルスＲＰ２Ｙ１の印加に伴う行電極Ｘ及びＹ間での面放電を防止し得るピーク電位を有する正極性のリセットパルスＲＰ２Ｘを全ての行電極Ｘ１〜Ｘｎ各々に印加する。尚、行電極Ｘ及びＹ間で面放電が生じないのであれば、Ｘ電極ドライバ５１は、上記リセットパルスＲＰ２Ｘを印加する代わりに、全ての行電極Ｘ１〜Ｘｎを接地電位（０ボルト）に設定するようにしても良い。上記リセットパルスＲＰ２Ｙ１の印加に応じて、放電セルＰＣ各々の内で上記微小発光行程ＬＬにて列側陰極放電が生起されなかった放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間において、かかる微小発光行程ＬＬでの列側陰極放電よりも弱い第１リセット放電が生起される。すなわち、第２リセット行程Ｒ２の前半部では、行電極Ｙが陽極側、列電極Ｄが陰極側となるように両電極間に電圧を印加することにより、行電極Ｙから列電極Ｄに向けて電流が流れる列側陰極放電を上記第１リセット放電として生起させるのである。一方、上記微小発光行程ＬＬにおいて既に微小発光放電が生起された放電セルＰＣ内では、上記リセットパルスＲＰ２Ｙ１の印加が為されても放電は生起されない。従って、第２リセット行程Ｒ２の前半部の終了直後、全ての放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が形成された状態となる。
【０１０２】
次に、第２リセット行程Ｒ２の後半部では、Ｙ電極ドライバ５３が、時間経過に伴う前縁部での電位推移が緩やかな負極性のリセットパルスＲＰを行電極Ｙ１〜Ｙｎに印加する。更に、第２リセット行程Ｒ２の後半部では、Ｘ電極ドライバ５１が、正極性の所定電位を維持するベースパルスＢＰ＋を行電極Ｘ１〜Ｘｎ各々に印加する。この際、これら負極性のリセットパルスＲＰ及び正極性のベースパルスＢＰ＋の印加に応じて、全ての放電セルＰＣ内の行電極Ｘ及びＹ間において第２リセット放電が生起される。尚、リセットパルスＲＰ及びベースパルスＢＰ＋各々のピーク電位は、上記第１リセット放電によって行電極Ｘ及びＹ各々の近傍に形成された壁電荷を考慮した上で、行電極Ｘ及びＹ間において確実に上記第２リセット放電を生起させることができる最低の電位である。又、リセットパルスＲＰにおける負のピーク電位は、負極性の書込走査パルスＳＰＷのピーク電位よりも高い電位、つまり０ボルトに近い電位に設定されている。すなわち、リセットパルスＲＰのピーク電位を書込走査パルスＳＰＷのピーク電位よりも低くしてしまうと、行電極Ｙ及び列電極Ｄ間において強い放電が生起され、列電極Ｄ近傍に形成されていた壁電荷が大幅に消去されてしまい、第２選択書込アドレス行程Ｗ２Ｗでのアドレス放電が不安定となるからである。ここで、第２リセット行程Ｒ２の後半部において生起された第２リセット放電により、各放電セルＰＣ内の行電極Ｘ及びＹ各々の近傍に形成されていた壁電荷が消去され、全ての放電セルＰＣが消灯モードに初期化される。更に、上記リセットパルスＲＰの印加に応じて、全ての放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても微弱な放電が生起され、かかる放電により、列電極Ｄ近傍に形成されていた正極性の壁電荷の一部が消去され、第２選択書込アドレス行程Ｗ２Ｗにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。尚、上記リセットパルスＲＰのパルス電圧はサスティンパルスＩＰのパルス電圧よりも低く設定されている。又、リセットパルスＲＰ及びベースパルスＢＰ＋によって各放電セル内の行電極Ｘ及びＹ間に印加される電圧は、サスティンパルスＩＰの印加によって行電極Ｘ及びＹ間に印加される電圧よりも低い電圧である。よって、リセットパルスＲＰ及びベースパルスＢＰ＋の印加に応じて生起されるリセット放電は、サスティンパルスＩＰの印加によって生起されるサスティン放電よりも弱い放電となる。
【０１０３】
このように、図１５に示される駆動では、アドレス行程（Ｗ１Ｗ、Ｗ２Ｗ、ＷＤ）でのアドレス放電をより確実に生起させるべく、第１リセット行程Ｒ１及び第２リセット行程Ｒ２各々の前半部において、荷電粒子形成の為の第１リセット放電を生起させるようにしている。
【０１０４】
又、上記実施例では、強制点灯処理回路３として図１０又は図１３に示される構成を有するものについて説明したが、強制点灯処理回路３としては、図１６に示す如き構成を採用しても良い。
【０１０５】
尚、図１６に示される構成においては、図１０に示される点灯遷移セル検出部３３に代わり動画静止画判定部３３１、強制点灯セル指定部３５に代わり強制点灯セル指定部３５１を夫々採用して点を除く他の構成は、図１０に示されるものと同一である。よって、以下に、動画静止画判定部３３１、及び強制点灯セル指定部３５１を中心に、図１６に示される構成の動作について説明する。
【０１０６】
動画静止画判定部３３１は、１フィールド分の現フィールド画素データＰＤＣＵと、１フィールド分の前フィールド画素データＰＤＢＥとに基づき、入力映像信号によって表される画像が静止画であるか、或いは動画であるのかを判定し、その判定結果を示す動画静止画判定信号ＭＳＤを強制点灯セル指定部３５１に供給する。例えば、動画静止画判定部３３１は、現フィールド画素データＰＤＣＵと、前フィールド画素データＰＤＢＥとを同一放電セルに対応した者同士で比較し、１フィールド分の全てが一致している場合には静止画、一つでも不一致となる場合には動画と判定する。
【０１０７】
強制点灯セル指定部３５１は、先ず、孤立セル検出部３４から供給された孤立セル位置データＤＣＤによって示される孤立セルの位置、つまり図１１（ａ）に示す動的孤立セル又は図１１（ｂ）に示す静的孤立セルの位置に基づき、この孤立セル周辺に隣接する放電セルＰＣ各々の座標位置を求める。
【０１０８】
ここで、動画静止画判定信号ＭＶＳが動画を表す場合には、強制点灯セル指定部３５１は、孤立セル周辺に隣接する放電セルＰＣ各々の内から図１１（ａ）に示す如き所定位置に配置されている複数の放電セル各々を強制的に点灯モードに設定すべき放電セルとして指定すべく、夫々の座標位置を示す強制点灯セル指定データＬＳをデータ置換部３６に供給する。一方、動画静止画判定信号ＭＶＳが静止画を表す場合には、強制点灯セル指定部３５１は、孤立セル周辺に隣接する放電セルＰＣ各々の内から図１１（ｂ）に示す如きこの孤立セルと同一発光色を担う放電セルを強制的に点灯モードに設定すべき放電セルとして指定すべく、その座標位置を示す強制点灯セル指定データＬＳをデータ置換部３６に供給する。
【０１０９】
かかる構成によれば、図１０に示す構成を採用した場合と同様に、図１１（ａ）又は図１１（ｂ）に示す如き１の放電セル（孤立セル）がその周辺に隣接する放電セルから荷電粒子のサポートを受けられなくなる場合には、孤立セル周辺に隣接する放電セルの内の少なくとも１が強制的に黒表示以外の階調で駆動されるようになる。これによりリセット行程（Ｒ１、Ｒ２）において全放電セルに対して生起させるべきリセット放電を微弱化しても、確実にアドレス放電を生起させることが可能となるので、画像の表示品質を低下させることなく、リセット放電の微弱化による暗コントラスト向上が達成されるのである。
【０１１０】
更に、図１６に示す如き構成においては、入力映像信号が動画を表すか静止画を表すのかを判定し、動画である場合には第１強制点灯駆動、静止画である場合には第２強制点灯駆動を実行させるようにしている。すなわち、入力映像信号が動画を表わす場合には孤立セルの多くが動的孤立セルとなるので、この際、図１１（ａ）に示す如く孤立セルの周辺に隣接する放電セルの複数を強制的に点灯させるという第１強制点灯駆動を実行する。尚、入力映像信号が動画であってもその画像中には静的孤立セルが存在するが、その数が僅かであり且つ画面全体的に動きのある画像である為、色純度の悪化は視聴者に感じにくい。一方、入力映像信号が静止画を表す場合には、画面内に動的孤立セルが存在しないことから、この際、図１１（ｂ）に示す如く孤立セルの周辺に隣接する放電セルＰＣ各々の内の孤立セルと同一発光色を担う放電セルのみを強制的に点灯させるという第２強制点灯駆動を実行する。
【０１１１】
従って、強制点灯処理回路３として図１６に示される構成を採用すれば、各放電セル毎にその表示パターンが上記遷移パターンＡ〜Ｄのいずれに該当するのかを識別するようにした、図１０に示される構成に比して、回路構成を簡略化しつつも、図１０に示される構成と略同等の効果を得ることが可能となる。
【０１１２】
尚、強制点灯処理回路３として図１６に示される構成を採用した場合にも、その処理単位を放電セル単位ではなく画素単位としても良い。すなわち、図１６に示される構成を採用した場合、強制点灯処理回路３は、入力映像信号が動画を表す場合には、孤立画素の周辺に隣接する画素各々の内で所定位置に夫々配置されている複数の画素を担う放電セル各々を強制的に点灯モードに設定すべき第１点灯駆動処理を実行する。一方、入力映像信号が静止画を表す場合には、強制点灯処理回路３は、孤立画素の周辺に隣接する画素を担う放電セル各々の内で、かかる孤立画素内において点灯モードに設定される放電セルと同一発光色の放電セルのみを強制的に点灯モードに設定すべき第２点灯駆動処理を実行するのである。
【図面の簡単な説明】
【０１１３】
【図１】本発明による駆動方法に従ってプラズマディスプレイパネルの駆動を行うプラズマディスプレイ装置の概略構成を示す図である。
【図２】表示面側から眺めたＰＤＰ５０の内部構造を模式的に示す正面図である。
【図３】図２に示されるＶ−Ｖ線上での断面を示す図である。
【図４】図２に示されるＷ−Ｗ線上での断面を示す図である。
【図５】放電セルＰＣ内に酸化マグネシウム層を設けなかった場合、従来の蒸着法によって酸化マグネシウム層を形成させた場合、ＣＬ発光ＭｇＯ結晶体を含む酸化マグネシウム層を設けた場合各々での放電確率を夫々示す図である。
【図６】蛍光体層１７内に含まれるＭｇＯ結晶体を模式的に表す図である。
【図７】図１に示されるプラズマディスプレイ装置における各階調毎の発光パターンの一例を示す図である。
【図８】図１に示されるプラズマディスプレイ装置において採用される発光駆動シーケンスの一例を示す図である。
【図９】図８に示される発光駆動シーケンスに従ってＰＤＰ５０に印加される各種駆動パルスの一例を示す図である。
【図１０】強制点灯処理回路３の内部構成の一例を示す図である。
【図１１】図１０に示される構成を採用した場合の強制点灯処理回路３の動作を説明する為の図である。
【図１２】孤立セルの輝度レベルに応じて強制点灯対象となる周辺隣接セルの数を変化させる際の形態の一例を示す図である。
【図１３】強制点灯処理回路３の内部構成の他の一例を示す図である。
【図１４】図１３に示される構成を採用した場合の強制点灯処理回路３の動作を説明する為の図である。
【図１５】図８に示される発光駆動シーケンスに従ってＰＤＰ５０に印加される各種駆動パルスの一例を示す図である。
【図１６】強制点灯処理回路３の内部構成の他の一例を示す図である。
【符号の簡単な説明】
【０１１４】
２            画素駆動データ生成回路
３            強制点灯処理回路
１３          酸化マグネシウム層
１７          蛍光体層
３３          点灯遷移セル検出部
３４          孤立セル検出部
３５          強制点灯セル指定部
３６          データ置換部
５０          ＰＤＰ
５１          Ｘ電極ドライバ
５３          Ｙ電極ドライバ
５５          アドレスドライバ
５６          駆動制御回路
【図１】
2009198687.tif 000003
【図２】
2009198687.tif 000004
【図３】
2009198687.tif 000005
【図４】
2009198687.tif 000006
【図５】
2009198687.tif 000007
【図６】
2009198687.tif 000008
【図７】
2009198687.tif 000009
【図８】
2009198687.tif 000010
【図９】
2009198687.tif 000011
【図１０】
2009198687.tif 000012
【図１１】
2009198687.tif 000013
【図１２】
2009198687.tif 000014
【図１３】
2009198687.tif 000015
【図１４】
2009198687.tif 000016
【図１５】
2009198687.tif 000017
【図１６】
2009198687.tif 000018