(57)【要約】      （修正有）【課題】１．７μｍを超える波長域に受光感度をもち、暗電流の低いＩｎＧａＡｓ受光素子アレイ、その製造方法およびそのＩｎＧａＡｓ受光素子アレイを用いた検出装置を提供する。【解決手段】Ｉｎ組成が０．５３を超えるＩｎＧａＡｓ受光層３と、ＩｎＧａＡｓ受光層に接して位置し、全厚みまたは基板と逆側の厚み部分がｐ型のＩｎＡｓＰ窓層４と、ｐ型ＩｎＡｓＰ窓層からＩｎＧａＡｓ受光層内に届き、受光素子の受光領域を取り囲むようにｎ型不純物を導入して形成したｎ型分離領域１９とを備えることを特徴とする。【選択図】図２
2009283603.tif 000002
【特許請求の範囲】
【請求項１】
ＩｎＰ基板に形成されたＩＩＩ−Ｖ族化合物半導体の１つのエピタキシャル積層体に、受光素子が、複数、配列された受光素子アレイであって、
Ｉｎ組成が０．５３を超えるＩｎＧａＡｓ受光層と、
前記ＩｎＧａＡｓ受光層に接し、該ＩｎＧａＡｓ受光層をはさんで前記ＩｎＰ基板と反対側に位置するｐ型ＩｎＡｓＰ窓層と、
前記ＩｎＡｓＰ窓層から前記ＩｎＧａＡｓ受光層に届き、前記受光素子の受光領域を取り囲むようにｎ型不純物を導入して形成されたｎ型分離領域とを備えることを特徴とする、受光素子アレイ。
【請求項２】
前記ＩｎＡｓＰ窓層のｐ型領域のｐ型キャリア濃度が、１×１０16／ｃｍ3以上３×１０18／ｃｍ3以下であることを特徴とする、請求項１に記載の受光素子アレイ。
【請求項３】
前記ＩｎＧａＡｓ受光層におけるｎ型キャリア濃度値が、前記ＩｎＡｓＰ窓層のｐ型領域のｐ型キャリア濃度値よりも小さいことを特徴とする、請求項１または２に記載の受光素子アレイ。
【請求項４】
前記ｎ型分離領域が、ｎ型不純物の選択拡散によって形成されていることを特徴とする、請求項１〜３のいずれか一つに記載の受光素子アレイ。
【請求項５】
前記ｎ型分離領域が、ｎ型不純物のイオン注入によって形成されていることを特徴とする、請求項１〜３のいずれか一つに記載の受光素子アレイ。
【請求項６】
前記ＩｎＧａＡｓ受光層のＩｎ組成が０．６以上０．８５以下であることを特徴とする、請求項１〜５のいずれか一つに記載の受光素子アレイ。
【請求項７】
前記ＩｎＰ基板と前記ＩｎＧａＡｓ受光層との間に、複数層からなるグレーディドバッファ層が介在していることを特徴とする、請求項１〜６のいずれか一つに記載の受光素子アレイ。
【請求項８】
前記受光素子間のスペースが、２μｍ以上４０μｍ以下であることを特徴とする、請求項１〜７のいずれか一つに記載の受光素子アレイ。
【請求項９】
ＩｎＰ基板上に位置するＩＩＩ−Ｖ族化合物半導体の１つのエピタキシャル積層体に、受光素子が、複数、配列された受光素子アレイの製造方法であって、
前記ＩｎＰ基板上に、Ｉｎ組成が０．５３を超えるＩｎＧａＡｓ受光層を形成する工程と、
前記ＩｎＧａＡｓ受光層の上に接して、ｐ型のＩｎＡｓＰ窓層を形成する工程と、
ＩｎＡｓＰ窓層から、ｎ型不純物を、前記ＩｎＧａＡｓ受光層に届くように、かつ前記受光領域を取り囲むようにｎ型分離領域を形成する工程とを備えることを特徴とする、受光素子アレイの製造方法。
【請求項１０】
撮像装置、センサなどの検出装置であって、請求項１〜８のいずれか一つに記載の受光素子アレイ、または請求項９に記載の製造方法で製造された受光素子アレイを備え、各受光素子から信号を読み出し電気信号を出力するＣＭＯＳ(Complementary  Metal  Oxide  Semiconductor)を備えることを特徴とする、検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検出装置、受光素子アレイおよびその製造方法に関し、より具体的には、近赤外域に受光感度を有する受光素子アレイ、その製造方法およびその受光素子を備えた撮像装置やセンサなどの検出装置に関するものである。
【背景技術】
【０００２】
近赤外の波長域は、動植物などの生体や環境に関連した吸収スペクトルに対応するため、受光層にＩＩＩ−Ｖ族化合物半導体を用いた近赤外〜赤外域の受光素子の開発が盛んに行われている。その中でＩｎＰ基板に格子整合するＩｎ0.53Ｇａ0.47Ａｓ半導体（カットオフ波長１．７μｍ）は、良好な結晶を得ることができるので、ラインセンサや撮像装置への用途を目的に、一次元または二次元に配列した受光素子アレイの開発がなされている（非特許文献１）。また、さらに長波長域に受光感度を拡大するために、Ｉｎ組成を０．５３より高くした受光素子について、概括的な解説がなされている（非特許文献２）。この解説には、Ｉｎ組成０．５３以下の受光素子も含まれている。
【０００３】
Ｉｎ組成０．５３を超えたＩｎＧａＡｓ受光層は、ＩｎＰ基板と格子整合がとれないため、ＩｎＰ基板上にグレーディドバッファ層を介在させて徐々に格子定数を変えて当該ＩｎＧａＡｓ受光層を形成する手法が提案されている（特許文献１）。しかし、グレーディドバッファ層を介在させる手法では、十分良好な結晶を得ることはできず、この結果、実用レベルにまで暗電流を低くすることが難しい。このため、上記Ｉｎ組成が高くＩｎＰ基板と格子整合しない構成において、ＩｎＧａＡｓ受光層内にｐｎ接合を設ける構造に代えて、ＩｎＰ窓層内にｐｎ接合を形成し、空乏層をＩｎＰ窓層内に限定する構造が提案された（特許文献２）。この構造によれば、受光層内で発生した受光による光電荷は拡散によって空乏層に移動し、その後、空乏層内の電界によって移動し、光電流を発生するので、暗電流を低下させることができる。
【非特許文献１】A.R.Sugg,M.J.Lange, M.H.Ettenberg, M.J.Cohen, G.H.Olsen," InGaAs/InP lineardetector arrays for spectroscopic and imaging applications on 75 mm substrates",1998 IEEE ThH5,9 9:15am-9:30am,pp.73-74
【非特許文献２】田中章雅,"アイセーフ波長及び中赤外域検知器の最近の進展",レーザー研究,第25巻第1号,pp25-28
【特許文献１】特開２００２−３７３９９９号公報
【特許文献２】特開２００２−１５１７２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
撮像装置などを視野において近赤外域の受光素子の実用化をはかる場合、受光素子のアレイ化は必須であり、受光素子アレイの状態で暗電流を低くしなければならない。しかし、受光素子をアレイ化したときに、単一の受光素子における暗電流からは予測がつかない大きな暗電流が生じる。上記特許文献２の手法では窓層の表面側一部のみｐ型化し、空乏層を窓層内に設けることで暗電流を低減しようとしているが、充分な感度が得られない。空乏層を受光層にまで広げるために逆バイアス電圧を高くすると、この逆バイアス電圧に起因する暗電流が増加してしまう。とくに受光素子アレイでは、逆バイアス電圧増大に起因する暗電流は大きなものとなる。
【０００５】
本発明は、１．７μｍを超える波長域に受光感度をもち、暗電流の低いＩｎＧａＡｓ受光素子アレイ、その製造方法およびそのＩｎＧａＡｓ受光素子アレイを用いた検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の受光素子アレイは、ＩｎＰ基板に形成されたＩＩＩ−Ｖ族化合物半導体の１つのエピタキシャル積層体に、受光素子が、複数、配列されている。この受光素子アレイは、Ｉｎ組成が０．５３を超えるＩｎＧａＡｓ受光層と、ＩｎＧａＡｓ受光層に接し、該ＩｎＧａＡｓ受光層をはさんでＩｎＰ基板と反対側に位置するｐ型ＩｎＡｓＰ窓層と、ｐ型ＩｎＡｓＰ窓層からＩｎＧａＡｓ受光層内に届き、受光素子の受光領域を取り囲むようにｎ型不純物を導入して形成したｎ型分離領域とを備えることを特徴とする。
【０００７】
上記の構成によれば、受光領域のｐ型ＩｎＡｓＰ窓層部分は、隣り合う受光素子間において、ｎ型分離領域によって取り囲まれるので、隣り合う受光領域のｐ型ＩｎＡｓＰ窓層部分がｐ型不純物の分布で接続されるおそれはなく、確実に分離することができる。これにより隣り合う受光素子間で電気的短絡がないため、暗電流の小さい近赤外域用の受光素子アレイを得ることができる。ｎ型分離領域はｎ型不純物の導入によって形成されるが、ｐｎ接合を形成するための不純物の導入とは異なり、既に形成された界面であるｐｎ接合の受光領域部分を取り囲むように導入されるので、横方向ににじむことがあった場合でも、受光素子間の短絡を促進することなどまったくなく、単にｎ型分離領域がにじんで広がるだけである。このため、上記のように、ＩｎＧａＡｓ受光層がＩｎＰ基板に格子整合せず、ＩｎＧａＡｓ受光層およびｐ型窓層の格子欠陥密度が高く、異常拡散などが生じやすい受光素子アレイにおける暗電流の抑制に、とくに有効である。
【０００８】
上記のｐ型ＩｎＡｓＰ窓層のｐ型キャリア濃度を、１×１０16／ｃｍ3以上３×１０18／ｃｍ3以下とすることができる。窓層のｐ型キャリア濃度を１×１０16／ｃｍ3以上とすることによって、ｐ型ＩｎＡｓＰ窓層に設けるｐ側電極と、そのｐ側ＩｎＡｓＰ窓層との接触抵抗は過大にならず、定電圧電源の電圧分を効率的に受光領域のｐｎ接合に印加することができる。窓層のｐ型キャリア濃度は高いほど接触抵抗を低下させることができるが、あまりｐ型キャリア濃度を高くすると、ｎ型分離領域を形成する際に、非常に多量のｎ型不純物を導入しなければならない問題を生じる。窓層のｐ型キャリア濃度を３×１０18／ｃｍ3以下であれば、そのｐ型キャリア濃度の窓層にｎ型不純物を導入して比較的容易にｎ型化することができる。
【０００９】
上記ＩｎＧａＡｓ受光層におけるｎ型キャリア濃度値を、ＩｎＡｓＰ窓層のｐ型キャリア濃度値よりも小さくすることができる。これによって、逆電圧をそれほど高く印加しなくとも、ＩｎＧａＡｓ受光層が空乏化するので、暗電流が低くなり、高い感度で１．７μｍを超える波長域の近赤外光を受光することができる。
【００１０】
上記のｎ型分離領域を、ｎ型不純物の選択拡散によって形成することができる。これによって、常用されるリソグラフィを用いて選択拡散用のマスクパターンを形成した後、拡散原料とＩｎＰ基板とを真空封入して熱処理する、という、比較的、簡単な方法によって良質なｎ型分離領域を形成することができる。
【００１１】
また、ｎ型分離領域を、ｎ型不純物のイオン注入によって形成することもできる。これによって、簡単かつ迅速にｎ型分離領域を形成することができる。
【００１２】
上記のＩｎＧａＡｓ受光層のＩｎ組成を０．６以上０．８５以下とすることができる。これによって、ＩｎＰ基板を用いながら、１．８μｍを超える波長域の近赤外光に対して受光感度を得ることができる。
【００１３】
上記のＩｎＰ基板とＩｎＧａＡｓ受光層との間に、複数層からなるグレーディドバッファ層を介在させることができる。これによって、ＩｎＰ基板上に、ＩｎＰ基板と格子整合しないＩｎ組成が０．５３より大きいＩｎＧａＡｓ受光層のエピタキシャル層を暗電流を増加させることなく形成することができる。
【００１４】
受光素子間のスペースを、２μｍ以上４０μｍ以下とすることができる。この構成によって高集積化ができ、たとえば受光素子の配列ピッチを２０μｍ以上５０μｍ以下とすることによって、２インチウエハに１０万画素クラスの二次元アレイを数個得られるようになり、歩留りを考慮しても、実用化の見込みを得ることができる。
【００１５】
本発明の受光素子アレイの製造方法は、ＩｎＰ基板上に位置するＩＩＩ−Ｖ族化合物半導体の１つのエピタキシャル積層体に、受光素子が、複数、配列された受光素子アレイの製造方法である。この方法は、ＩｎＰ基板上に、Ｉｎ組成が０．５３を超えるＩｎＧａＡｓ受光層を形成する工程と、ＩｎＧａＡｓ受光層の上に接して、ｐ型のＩｎＡｓＰ窓層を形成する工程と、受光素子の受光領域の周囲のＩｎＡｓＰ窓層から、ｎ型不純物を、ＩｎＧａＡｓ受光層に届くように、かつ受光領域を取り囲むようにｎ型分離領域を形成する工程とを備えることを特徴とする。
【００１６】
上記の製造方法によれば、受光領域は、隣り合う受光素子間において、ｎ型分離領域によって取り囲まれるので、隣り合う受光領域のｐ型のＩｎＡｓＰ窓層部分がｐ型不純物の分布で接続されるおそれはなく、確実に分離することができる。これにより隣り合う受光素子間で電気的短絡がないため、暗電流の小さい近赤外域用の受光素子アレイを得ることができる。ｎ型分離領域はｎ型不純物の導入によって形成されるが、ｐｎ接合を形成するための不純物の導入とは異なり、既に形成された界面であるｐｎ接合の受光領域部分を取り囲むように導入されるので、横方向ににじむことがあった場合でも、受光素子間の短絡を促進することなどまったくなく、単にｎ型分離領域がにじんで広がるだけである。このため、上記の製造方法は、ＩｎＧａＡｓ受光層がＩｎＰ基板に格子整合せず、ＩｎＧａＡｓ受光層およびｐ型窓層の格子欠陥密度が高く、異常拡散などが生じやすい受光素子アレイの暗電流の抑制に有益である。
【００１７】
本発明の検出装置は、撮像装置、センサなどの検出装置であって、上記のいずれか一つの受光素子アレイ、または上記の製造方法で製造された受光素子アレイを備え、各受光素子から信号を読み出し電気信号を出力するＣＭＯＳを備えることを特徴とする。これによって、上記の各受光素子アレイの特徴を備えた検出装置を得ることができる。
【発明の効果】
【００１８】
本発明によれば、１．７μｍを超える波長域に受光感度をもち、暗電流の低いＩｎＧａＡｓ受光素子アレイおよびその製造方法を得ることができる。
【発明を実施するための最良の形態】
【００１９】
（実施の形態１）
図１は、本発明の実施の形態１における受光素子アレイ５０を用いた撮像装置を光入射側から見た平面図である。素子数や素子サイズ等を示しているが、あくまで例示である。この例示の場合、横２０ｍｍ×縦１６ｍｍのアレイサイズに６４０×５１２個の受光素子１０が配列されている。図２は、図１におけるＩＩ−ＩＩ線に沿う断面図である。この撮像装置５０は、窓層４またはｐ側電極１２の側をＣＭＯＳのマルチプレクサに接合バンプ２２によって電気接続するエピダウン実装、すなわち裏面入射の配置をとる。受光素子の二次元アレイの場合、各受光素子のｐ側電極からの配線を光入射側で交差させることは好ましくないので、裏面入射の構造をとることになる。
【００２０】
図２の受光素子アレイ５０の積層構造は、裏面側からエピタキシャル層側へと順に、次のものから形成されている。
（ＡＲ(Anti-Reflection)膜２９／ＩｎＰ基板１／ｎ型グレーディドバッファ層２／アンドープまたは低濃度ｎ型ＩｎＧａＡｓ受光層３／ｐ型ＩｎＡｓＰ窓層４／ｎ型不純物選択拡散用マスクパターン５／絶縁保護膜９）
上記のｐ型ＩｎＡｓＰ窓層４には、ｎ型不純物選択拡散用マスクパターン５の開口部からＩｎＧａＡｓ受光層３内に届くように拡散導入されたｎ型不純物によって形成されたｎ型分離領域１９が設けられており、したがってＩｎＡｓＰ窓層４は、ｎ型分離領域１９と、そのｎ型分離領域１９によって取り囲まれたｐ型領域１５と、から形成される。このｐ型領域１５が、受光素子１０の受光領域１０ａに対応する。
【００２１】
ｎ型不純物の選択拡散においては、ＩｎＧａＡｓ受光層３上にエピタキシャル成長されたｐ型ＩｎＡｓＰ窓層のｐ型キャリア濃度を超えるｎ型不純物を導入して、ｎ型領域とする必要がある。ｎ型分離領域１９は、受光素子１０の受光領域１０ａを取り囲み、隣り合う受光素子の間を分離する。受光素子１０の受光領域１０ａは、ｎ型分離領域１９で取り囲まれたｐ型領域１５にほぼ対応する。
【００２２】
ｎ型分離領域１９の形成のための選択拡散の際に、ｎ型不純物、たとえばＳｎが横方向に拡散して、ｐ型領域１５に近接する部分にｎ型不純物濃度の分布がありうる。しかし、そのような横方向へのｎ型不純物の拡散が相当程度あっても、受光領域１０ａにおいて光電荷が移動する場所は、エネルギ的にｐ型の場所が有利なので、ｐ型領域１５に限られ、暗電流の増大は起こることはない。ｐ型領域１５とｎ型分離領域１９との間にはｐｎ接合が形成され、光電荷に対して電位障壁が形成される。したがって、となり合う受光素子１０間は、ｎ型分離領域１９によって分離される。
【００２３】
ｎ側電極１１は、全受光素子１０に共通に、ｎ型グレーディッドバッファ層２にアースをとる形で電気的に接続されている。また、ｐ側電極１２は、受光素子１０ごとに、ｐ型領域１５に電気的に接続され、受光素子から個別に光信号を読み出すための電極となる。受光素子アレイ５０は、ｐ側電極１２を通じて、受光素子１０ごとにＣＭＯＳ２１の電極パッドに位置する接合バンプ２２に接続されている。ＣＭＯＳ２１は、受光素子１０からの光電変換された電荷を画素信号として読み出し、次いで電荷信号を電圧信号に変換し、かつ増幅して信号処理部に出力する。
【００２４】
（１）ＩｎＧａＡｓ受光層３およびグレーディドバッファ層２
図２に示すＩｎＧａＡｓ受光層３は、カットオフ波長を１．７μｍよりも大きくするために、Ｉｎ組成が０．５３よりも大きいＩｎ0.8Ｇａ0.2Ａｓとしている。すなわちバンドギャップエネルギを小さくするためにＩｎ組成を０．８にして、その結果、格子定数は、ＩｎＰ基板１と格子整合するＩｎ組成０．５３のＩｎ0.53Ｇａ0.47Ａｓよりも大きくなる。このため、Ｉｎ0.8Ｇａ0.2Ａｓは、ＩｎＰ基板１と格子整合しないことになり、そのままＩｎＰ基板１に成長させたのでは、格子欠陥密度は非常に高くなるか、またはエピタキシャル層と呼べる受光層を得ることが難しい。このため、ＩｎＰ基板１の格子定数からＩｎ0.8Ｇａ0.2Ａｓ受光層３の格子定数へと徐々に大きくなるように、グレーディドバッファ層またはステップバッファ層２を介在させる。１層ごとに格子定数を少しずつ大きくしながら積層したグレーディドバッファ層２は、しかしながら、何十層と積層しても、下地とは常に格子定数の相違があるので、格子欠陥が上層へと、順次、増加され累積されてゆく。このため、それほど結晶性の良好なＩｎ0.8Ｇａ0.2Ａｓ受光層３が得られるわけではない。このため、暗電流は実用レベルで問題にならないほど低減することはできない。なお、Ｉｎ0.8Ｇａ0.2Ａｓ受光層３は、波長２．６μｍにまで受光感度を持つことができる。
【００２５】
（２）従来の受光素子アレイにおける問題点（図８参照）
上記（１）は、単一の受光素子においても問題されることであるが、従来の受光素子アレイ１５０においては、さらに次のような問題が加わる。図８において、グレーディドバッファ層１０２の介在によって、Ｉｎ0.8Ｇａ0.2Ａｓ受光層１０３は結晶性が良くないながらエピタキシャル膜を得ることができるが、そのＩｎ0.8Ｇａ0.2Ａｓ受光層１０３に接して形成される窓層も下地であるＩｎ0.8Ｇａ0.2Ａｓ受光層１０３の格子欠陥を引き継ぐため、上述のように、それほど良好な結晶性のエピタキシャル層とはならない。ｐｎ接合１１７を形成するために、ｐ型不純物のＺｎを選択拡散させるとき、ＩｎＡｓ0.63Ｐ0.37窓層１０４を通してＩｎ0.8Ｇａ0.2Ａｓ受光層１０３内に届くように、温度および時間を設定する。このとき、ＩｎＡｓ0.63Ｐ0.37窓層１０４の格子欠陥密度が高いために、Ｚｎは格子欠陥を伝って、通常の結晶中の拡散速度よりも大きな速度で拡散すると考えられる。たとえば、原子は、結晶粒内を拡散する場合よりも格子欠陥密度の高い結晶粒界を拡散するほうが拡散速度は大きいことが知られている。
【００２６】
このような格子欠陥を伝って拡散する不純物量は、結晶中を拡散する不純物量に比べればわずかであるため、ｐｎ接合を形成するための深さ方向への拡散という点についてみれば大きな問題とならない。しかし、格子欠陥を伝って横方向へ拡散するＺｎについては、わずかな量といっても、隣り合う受光素子が短いピッチで配列される受光素子アレイ１５０では、大きな問題となる。受光素子アレイ１５０の場合、仮に隣の受光素子１１０にＺｎが拡散して隣のｐ型領域１１５と連続した場合、電気的に短絡された状態が発生し、暗電流は大きなものとなる。すなわち横方向に延びるＺｎ分布によってｐ型配線が形成されると、受光素子１１０のｐ型領域１１５が接続され、暗電流は大きなものとなる。本発明は、このような、カットオフ波長１．７μｍを超える長波長域の近赤外光に受光感度をもつ受光素子アレイにおける暗電流を低減することを目的としており、この問題を解決するための本発明の実施の形態のポイントを次に示す。
【００２７】
（３）本発明の実施の形態のポイント
図３は、本発明の実施の形態のポイントを説明するための図である。図３に示す構成では、次の点（Ｐ1）に特徴を有する。
（Ｐ1）ｐ型ＩｎＡｓＰ窓層４のｐ型領域１５を、そのＩｎＡｓＰ窓層４の表面からＩｎＧａＡｓ受光層３内にまで届くｎ型分離領域１９によって取り囲むことによって、受光素子１０間を分離する。ｎ型分離領域１９は、どのような方法で形成してもよく、たとえば従来のｐ型領域１１５のように選択拡散によって形成してもよい。ｎ型分離領域１９の形成に選択拡散を用いて、結晶中の格子欠陥密度が高いことに起因して横方向の拡散が促進されても、光電荷のｐ側電極１２への読み出しに対しては影響しない。暗電流に対しては、横方向の拡散があっても受光素子間の分離がより確実になるので、所定の限度までは、むしろ好ましい場合がある。
【００２８】
次に、図１に示す受光素子アレイ５０の製造方法について、図４および図５を用いて説明する。
（１）ＩｎＰ基板１上にＯＭＶＰＥ(Organic  Metal  Vapor  Phase  Epitaxy)により、ｎ型グレーディドバッファ層２を形成する。このとき、ＩｎＰの格子定数とＩｎ0.8Ｇａ0.2Ａｓ受光層３の格子定数との差を、数十段階に分けて、数十層のグレーディドバッファ層２を形成するのがよい。ＩｎＰ基板１は、ｎ側電極１１を接続する場合には、Ｓドープによりｎ型化しておくのがよい。また、図２に示すように、ｎ型グレーディドバッファ層２の受光層３に接する層にｎ側電極１１を接続する場合には、その層のみをｎ型としておいてもよいし、すべてのグレーディドバッファ層２をｎ型としてもよい。
（２）次いで、グレーディドバッファ層２の上に、Ｉｎ0.8Ｇａ0.2Ａｓ受光層３を厚み２μｍ〜６μｍ程度にエピタキシャル成長させる。成長法は、エピタキシャル成長できれば何でもよく、ＯＭＶＰＥ法でもＭＢＥ(Molecular
Beam Epitaxy)法でもかまわない。Ｉｎ0.8Ｇａ0.2Ａｓ受光層３は、上述のように、波長２．０μｍ〜２．６μｍの光に受光感度を持つ。Ｉｎ0.8Ｇａ0.2Ａｓ受光層３は、アンドープまたは低濃度１×１０16／ｃｍ3以下のｎ型キャリア濃度とするのがよい。
（３）このあと、Ｉｎ0.8Ｇａ0.2Ａｓ受光層３上に、ｐ型ＩｎＡｓ0.63Ｐ0.37窓層４をエピタキシャル成膜する。厚みは、たとえば０．８μｍ以下にする。この成長法についてもエピタキシャル成長できれば何でもよい。ｐ型キャリア濃度は、上記のように１×１０16／ｃｍ3以上３×１０18／ｃｍ3以下とするのがよい。このＩｎＡｓＰ窓層４を、上記ｐ型キャリア濃度とするのが、本発明の実施の形態における重要なポイントである。なお、窓層４についてはＩｎＡｌＡｓで置き換えてもよい。また、バッファ層２についてもＩｎＡｌＡｓのＩｎ組成を段階的に変えた複数層のグレーディドバッファ層または所定Ｉｎ組成の単層とすることができる。
【００２９】
（４）ＳｉＮを蒸着法で蒸着し、フォトリソグラフィ法およびエッチングにより、ｎ型不純物、たとえばＳｎ選択拡散用マスクパターン５を形成する。このときの選択拡散用マスクパターン５は、図５（ａ）に示すように、受光素子の受光領域１０ａに対応した領域を被覆して、その周囲は開いた（ＳｉＮ層なし）パターンとなる。受光領域１０ａにはｎ型不純物を拡散導入してはならず、その周囲の領域にのみ、ｎ型分離領域１９を形成するように、たとえばＳｎを拡散導入する。選択拡散によるｎ型不純物の導入は、イオン注入法に置き換えてもよい。
（５）次いで、Ｓｎ選択拡散用マスクパターン５の開口部からＩｎＧａＡｓ受光層３にまで届くようにＳｎを選択拡散し、ｎ型分離領域１９を形成する。このとき拡散処理用のチャンバとして真空封入管（石英）を用い、上記のエピタキシャル積層構造および選択拡散マスクパターンを形成したＩｎＰ基板を、ｎ型不純物原料とともに石英管に封入し、選択拡散を行う。ｎ型不純物Ｓｎを選択拡散する場合、ｎ型不純物原料には、Ｓｎに６００℃で飽和する量の２倍のＩｎＰを加えたものを用いるのがよい。ＩｎＰ過剰含有Ｓｎを上記ＩｎＰ基板とともに、石英管に装入し、真空排気して封止する。その石英管を電気炉に入れ、６００℃に加熱して、Ｓｎを上記開口部（受光領域周囲）からＩｎＡｓＰ窓層４を通ってＩｎＧａＡｓ受光層３に届くように導入する。この選択拡散によって、ｎ型分離領域１９が形成される。受光領域１０ａは、たとえば平面的には図５（ａ）に示すように一辺１５μｍの正四角形でもよいし、または円状でもよい。たとえば画素を２５μｍピッチで、横６４０個×縦５１２個配列した画素領域を形成する（図１参照）。たとえば２インチ径のＩｎＰ基板１に、横６４０個×縦５１２個の画素を配列した画素領域を数箇所設ける。これによって、２インチウエハに３０万画素クラスの２次元アレイを数個配置することができ、歩留りを考慮しても３０万画素クラスの２次元アレイを実用化することが可能となる。
（６）Ｓｎの選択拡散のあと（図５（ａ）の状態）、図５（ｂ）に示すように、絶縁保護膜９を形成して、ＩｎＡｓＰ窓層４のｎ型分離領域１９およびＳｎ選択拡散用マスクパターン５を被覆する。次いで、絶縁保護膜９の上にレジスト膜３７を成膜する。次いで、図５（ｃ）に示すように、フォトリソグラフィ法とエッチングにより、ｐ側電極１２をｐ型領域１５にコンタクトさせるために、ｐ型領域１５の中に含まれるように、選択拡散用マスク５、絶縁保護膜９およびレジスト膜３７に、開口部３７ｈを設ける。図５（ｄ）は、その開口部３７ｈ内に、ｐ側電極１２をＡｕＺｎによってオーミック接触するように設け、レジストパターン３７をリフトオフした状態を示す図である。また、ｎ側電極１１を、全受光素子に共通に接地電位となるように、グレーディドバッファ層２の受光層３に接する面に、オーミック接触となるようにＡｕＧｅＮｉで形成する。また、ＩｎＰ基板１の裏面に、ＡＲ膜２９として、たとえば屈折率１．８、膜厚３３０ｎｍのＳｉＯＮ膜を全面に形成する。
【００３０】
上記の手順で製造した受光素子アレイ５０は、１．７μｍを超える近赤外域に受光感度を持ち、かつ２インチのウエハに４０万画素級の画素領域を数箇所設けても、暗電流の低い撮像装置を得ることができる。このような受光素子アレイ５０が可能になったポイントは、ＩｎＧａＡｓ受光層３とｐ型ＩｎＡｓＰ窓層４とでヘテロｐｎ接合１７を形成し、受光領域の周りをＩｎＧａＡｓ受光層３内に届くｎ型分離領域１９で取り囲んだことによる。
【００３１】
（実施の形態２）
図６は、本発明の実施の形態２における一次元の受光素子アレイ５０を示す平面図である。また図７は図６におけるＶＩＩ−ＶＩＩ線に沿う断面図である。図６に示すように、この受光素子アレイ５０では、細長い矩形１２μｍ×１ｍｍの受光素子１０が長手方向を並行させ、その長手方向に直交する方向に沿って２０μｍピッチで一次元配列されている。この受光素子アレイ５０の平面的な形状は、たとえば横８ｍｍ×縦２ｍｍの矩形である。受光素子１０の一方の端には、ｐ側電極１２と配線電極２７とパッド部２５との接続構造が配置される。パッド部２５はＣＭＯＳの読み出し電極にワイヤボンディングで接続される。そして、隣り合う受光素子間で、上記のｐ側電極１２と配線電極２７とパッド部２５との接続構造は、図５において、交互に上と下になるように配置されている。ｐ側電極１２は、一つの受光部または単位受光部に対応する。一次元配列は、たとえば２０μｍピッチで、合計３８４個の受光部が一列に配置されている。
【００３２】
図７に示すように、積層構造は、図２に示す二次元配列のものと同じであるが、二次元配列では裏面入射、すなわちエピダウン実装であるのに対して、図７の一次元配列では、上面入射、すなわちエピアップ実装である点が相違する。ただし、二次元配列では裏面入射とせざるをえないが、一次元配列では裏面入射または上面入射とすることが可能である。上面入射を採用するため、電極のうち、ｐ側電極１２は、上記のように、受光素子の端に配置される。また、ｎ側電極１１はＳドープのｎ型ＩｎＰ基板１の裏面に設けられる。ｐ側電極１２およびｎ側電極１１を形成する材料は、実施の形態１と同じとすることができる。
【００３３】
ＩｎＡｓＰ窓層４が、中濃度以上のｐ型キャリアを含むこと、および各受光領域１０ａがｎ型分離領域１９で囲まれることについては、実施の形態１と同じである。したがって、ＩｎＡｓＰ窓層４は、ｐ型領域１５を構成する部分と、その周りを囲むように位置するｎ型分離領域１９とからなることも、図２に示す二次元アレイの場合と同じである。
【００３４】
上記より、一次元アレイと二次元アレイの構成の特徴は同じであり、その結果、本実施の形態における一次元の受光素子アレイにおいても、１．７μｍを超える波長域に受光感度を持ち、暗電流の低い受光素子アレイを得ることができる。
【実施例】
【００３５】
次に、実施例によって本発明の受光素子アレイの作用効果を検証する。試験体は、本発明例と比較例の２つについて作製した。
（本発明例）：図１および図２に示す受光素子の形状を正方形の１５μｍ□として、受光素子間のスペース（図３参照）を、１μｍ、５μｍ、１０μｍ、１５μｍと変えた４種類について、撮像装置を作製した。
（1）ｐ型ＩｎＡｓ0.63Ｐ0.37窓層４は、Ｚｎドーピングによりｐ型とした。ｐ型キャリア濃度は、１×１０18／ｃｍ3とした。
（2）ｎ型分離領域１９は、Ｓｎを選択拡散することによって形成した。Ｓｎの選択拡散は、上述のようにＩｎＰ過剰含有Ｓｎを、選択拡散用マスクパターンを形成したウエハとともに石英管に真空封入して、６００℃に加熱して行った。Ｓｎのドーピング量は３×１０18／ｃｍ3とした。ｎ型不純物は、Ｓｎの代わりにＳｉやＳを用いてもよく、また選択拡散によらずにイオン注入を用いてもよい。
（3）低濃度ｎ型Ｉｎ0.8Ｇａ0.2Ａｓ受光層３のｎ型キャリア濃度は、１×１０16／ｃｍ3とした。
（4）ＡＲ膜２９は受光領域に重なるように、ＳｉＯＮによって作製した。
【００３６】
（比較例）：図８に示す受光素子アレイ１５０を作製した。本発明例との相違点は次のとおりである。
（1）Ｉｎ0.8Ｇａ0.2Ａｓ受光層１０３はアンドープとして、そのｎ型キャリア濃度は、５×１０15／ｃｍ3であった。
（2）窓層１０４は、厚み１．２μｍのＩｎＡｓ0.63Ｐ0.37で形成し、ｎ型キャリア濃度は１×１０15／ｃｍ3とした。すなわち、厚みは本発明例の１．７倍であり、ｎ型キャリア濃度は５０分の１である。
（3）ｐ型領域１１５の形成のためのＺｎの選択拡散は、Ｚｎ原料を選択拡散用マスクパターン１０５を形成したウエハとともに真空封入して加熱処理することで行った。
【００３７】
（評価方法）：
（１）−１Ｖの電圧を加えたときの暗電流の測定
（２）±１０ｍＶのＲｏＡ（シャント抵抗と受光領域面積との積）
【００３８】
（測定結果）：
１．暗電流（図９）
隣の受光素子１０とのスペース（受光素子間スペース）が１μｍでは、本発明例および比較例ともに、暗電流は極端に大きくなる。ただし、本発明例は悪いとはいえ、比較例よりは確実に暗電流は低い。
受光素子間のスペースが５μｍでは、本発明例の暗電流は５×１０-8Ａ程度となり、１×１０-6Ａの比較例よりも格段に暗電流が低減されていることが分かる。受光素子間が１μｍの場合には、本発明例による構造によっては、隣の受光素子との電気的短絡を防止できないものと思われる。
２．ＲｏＡ（図１０）
感度の指標であるＲｏＡについても、暗電流と同様に、受光素子間のスペース１μｍでは、本発明例は１５Ωｃｍ2程度であり劣る結果であった。また、比較例については、上記スペース１μｍのとき０．１Ωｃｍ2であった。暗電流の場合と同様に、スペース１μｍの場合に、本発明例は低いとはいえ、比較例よりは良好である。
上記スペースが５μｍ以上では、本発明例ではＲｏＡは９０Ωｃｍ2以上となり、良好となる。これに対して、比較例では、スペース５μｍでも０Ωｃｍ2付近であり、スペース１０μｍになってはじめて数Ωｃｍ2程度となる。
上記の暗電流およびＲｏＡと、受光素子間のスペースとの関係から、本発明例は、比較例に比べて、質的に歴然と、その特性が改善されていることが確認された。
【００３９】
（他の実施の形態）
１.上記の実施の形態では、ＩｎＰ基板とＩｎＧａＡｓ受光層との間に、グレーディドバッファ層を介在させる構造を例示したが、ＩｎＧａＡｓ受光層のエピタキシャル成長が可能であれば、グレーディドバッファ層の代わりに単一のバッファ層を用いてもよい。また、Ｉｎ組成が低い場合、またはそのような条件がなくても、ＩｎＧａＡｓ受光層のエピタキシャル成長が可能であれば、バッファ層はなくてもよい。
２.上記の実施の形態では、二次元受光素子アレイの場合には裏面入射、一次元受光素子アレイでは上面入射、の構造を示したが、本発明にとって光入射をどちらの面にするかは、本質的な問題ではなく、どちらでもよい。ただし、二次元受光素子アレイでは、画素信号の読み出し配線によって各受光領域への入射光に影響を与えないようにするために、裏面入射にするほうがよい。
３．窓層については、全厚み層がｐ型である場合についてのみ例示したが、ＩｎＰ基板と逆側、すなわちＩｎＧａＡｓ受光層と逆の表面側の部分層がｐ型である場合であってもよい。近赤外域の長波長域の光の感度を考慮すると、全厚み層がｐ型であるほうが好ましいが、本発明の受光素子アレイの用途は非常に多様であり、近赤外域の長波長域の光の感度がそれほど強く要求されず、それよりも受光素子間のより完全な分離を優先させる用途もある。
【００４０】
上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
【産業上の利用可能性】
【００４１】
本発明によれば、簡単な機構によって暗電流を低くした、１．７μｍを超える波長域に受光感度をもつＩｎＧａＡｓ受光素子アレイを得ることができ、高解像度の近赤外域光の撮像装置の進展に貢献が期待される。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施の形態１における受光素子アレイを用いた撮像装置を示す平面図である。
【図２】図１の受光素子アレイのＩＩ−ＩＩ線に沿う断面図である。
【図３】本実施の形態における発明のポイントを説明するための図である。
【図４】図１の受光素子アレイの製造方法を示す図である。
【図５】選択拡散用マスクパターン作製段階からｐ側電極形成までの表面を示す平面図であり、（ａ）は選択拡散用マスクパターンを作製し、ｎ型不純物のＳｎを拡散導入した段階を、（ｂ）は絶縁保護膜のＳｉＯＮを成膜した段階を、（ｃ）はｐ側電極用の開口部をもつレジストパターンを形成した段階を、（ｄ）はｐ側電極を形成してレジストパターンをリフトオフした段階を、それぞれ示す図である。
【図６】本発明の実施の形態２における受光素子アレイを示す平面図である。
【図７】図６の受光素子アレイのＶＩＩ−ＶＩＩ線に沿う断面図である。
【図８】実施例における比較例である従来の受光素子アレイを用いた撮像装置の断面図である。
【図９】本発明例および比較例の撮像装置の暗電流（実測値）と、受光素子間スペースとの関係を示す図である。
【図１０】本発明例および比較例の撮像装置のＲｏＡ（実測値）と、受光素子間スペースとの関係を示す図である。
【符号の説明】
【００４３】
１  ＩｎＰ基板、２  バッファ層、３  ＩｎＧａＡｓ受光層、４  窓層、５  Ｚｎ選択拡散用マスクパターン、９  絶縁保護膜、１０  受光素子、１０ａ  受光領域、１１  ｎ側電極、１２  ｐ側電極、１５  ｐ型領域、１７  ヘテロｐｎ接合、１９  ｎ型分離領域、２１  ＣＭＯＳ（Multiplexer）、２２  接合バンプ、２５  パッド部、２７  配線電極、２９  ＡＲ(Anti-Reflection)膜、３７  ｐ側電極形成用レジストパターン、３７ｈ  開口部、５０  撮像装置。
【図１】
2009283603.tif 000003
【図２】
2009283603.tif 000004
【図３】
2009283603.tif 000005
【図４】
2009283603.tif 000006
【図５】
2009283603.tif 000007
【図６】
2009283603.tif 000008
【図７】
2009283603.tif 000009
【図８】
2009283603.tif 000010
【図９】
2009283603.tif 000011
【図１０】
2009283603.tif 000012