(57)【要約】【課題】画素が微細化された状態であっても、電荷の読み残しや飽和信号の減少による画素特性の劣化を抑制することを目的とする。【解決手段】フォトダイオード１３の読み出しゲート電極直下に、他のフォトダイオードの領域より不純物濃度の濃いフォトダイオード領域１３ａを形成することにより、フォトダイオード１３に十分な電圧を印加することが可能となり、画素を微細化した場合でも、フォトダイオード１３に多くの飽和電荷を蓄積することが可能となると共に高速で読み出しが可能となり、電荷の読み残しや飽和信号の減少による画素特性の劣化を抑制することができる。【選択図】図１
2009283727.tif 000002
【特許請求の範囲】
【請求項１】
マトリックス状に配置されて固体撮像装置を構成し、
第１導電型の半導体基板と、
前記半導体基板の表面を含む領域に形成される第２導電型のウェルと、
前記ウェルに形成されて入射光を信号電荷に変換して蓄積する第１導電型のフォトダイオードと、
前記フォトダイオードが形成された領域上の前記半導体基板表面領域の一部を含む前記半導体基板表面に形成される読み出しゲート電極と、
前記ゲート電極形成領域を挟んで、前記フォトダイオードと対向する前記半導体基板表面に形成される第１導電型の信号検出部と、
画素セル毎に素子を分離する素子分離領域とを備え、
前記フォトダイオードの不純物濃度のピークは、前記フォトダイオードの中心より前記読み出しゲート電極に近いことを特徴とする固体撮像素子。
【請求項２】
前記フォトダイオードの不純物濃度のピーク位置の深さは、前記フォトダイオード中心部の深さの半分の深さ近傍となることを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記素子分離領域が底面および側面に第２導電型の高濃度素子分離注入層をさらに備えていることを特徴とする請求項１または請求項２のいずれかに記載の固体撮像素子。
【請求項４】
前記第１導電型はＮ型で、前記第２導電型はＰ型であることを特徴とする請求項１〜請求項３のいずれかに記載の固体撮像素子。
【請求項５】
第１導電型の半導体基板に各画素セルを分離する素子分離領域を形成する工程と、
前記半導体基板の前記各画素セルにフォトダイオードを形成する工程と、
前記半導体基板の表面を含む領域に第２導電型のウェルを形成する工程と、
前記フォトダイオードが形成された領域上の前記半導体基板表面領域の一部を含む前記半導体基板表面に読み出しゲート電極を形成する工程と、
前記ゲート電極形成領域を挟んで、前記フォトダイオードと対向する前記半導体基板表面に第１導電型の信号検出部を形成する工程とを有し、前記フォトダイオードを形成する工程は、前記フォトダイオード全体に不純物を注入する第１の注入工程と、前記フォトダイオードのうちの前記フォトダイオードの中心よりも前記読み出しゲート電極に近い位置に不純物を注入する第２の注入工程とからなることを特徴とする固体撮像素子の製造方法。
【請求項６】
前記第１の注入工程における第１の注入エネルギーは、前記第２の注入工程における第２の注入エネルギーよりも大きいことを特徴とする請求項５に記載の固体撮像素子の製造方法。
【請求項７】
前記素子分離領域を形成する工程が、前記半導体基板に分離溝を形成して前記分離溝の側面および底面に高濃度の分離注入層を形成する工程と、前記分離溝を絶縁膜で埋める工程とからなることを特徴とする請求項５または請求項６のいずれかに記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換部と信号走査回路とを含む画素セルを備える固体撮像素子およびその製造方法に関する。
【背景技術】
【０００２】
増幅型ＭＯＳトランジスタが設けられた固体撮像素子が近年注目されている。この固体撮像素子は、フォトダイオードによって検出された信号を、画素毎にＭＯＳトランジスタによって増幅するものであり、高感度という特徴を有している。
【０００３】
従来、増幅型ＭＯＳトランジスタが設けられた固体撮像装置としてのＣＭＯＳセンサの場合、光電変換部と信号走査回路とを含む複数の画素（単位セル）が行列方向に二次元状に配置されている。このような構成のＣＭＯＳセンサにおいては、近年、ＣＭＯＳセンサを搭載する電子機器の発達などにともなって、画素の微細化による、よりいっそうの小型化・高集積化・高速化が進められている。
【０００４】
しかしながら、ＣＭＯＳセンサの各画素は、信号走査回路を構成する４つのトランジスタ、たとえば、読み出し用トランジスタ、増幅用トランジスタ、選択（アドレス）用トランジスタ、および、リセット用トランジスタを含んでいる。そのため、画素を単純に微細化しようとすると、光電変換部（フォトダイオード）の面積が小さくなる。これにより、画素特性の飽和信号が減少し、光ショットノイズが大きくなるという問題があった。
【０００５】
また、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）のような高電圧駆動および多電源の使用をしないＣＭＯＳセンサの場合、信号の読出し時にフォトダイオードに蓄積された電荷の読み残しがあると、それが残像を発生させる要因となるという不具合がある。
【０００６】
これを防ぐ方法として、既に、埋め込みフォトダイオードの中心部から距離が一定とされる結像領域の外周部に近接するようにして配置された読み出し用ゲート電極を設けることにより、低電圧での信号電荷の読み残しを改善する提案がなされている（例えば、特許文献１参照）。
【０００７】
しかしながら、この提案の場合、微細化によってセルサイズが小さくなると、読出しゲート電極の影響により光電変換領域の面積が小さくなり、また読み出しゲート電極の形成が困難になるなど、画素の微細化に不向きな構成であった。
【特許文献１】特開平１１−７４４９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、前記の問題点を解決すべくなされたもので、画素が微細化された状態であっても、電荷の読み残しや飽和信号の減少による画素特性の劣化を抑制することを目的としている。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の固体撮像素子は、マトリックス状に配置されて固体撮像装置を構成し、第１導電型の半導体基板と、前記半導体基板の表面を含む領域に形成される第２導電型のウェルと、前記ウェルに形成されて入射光を信号電荷に変換して蓄積する第１導電型のフォトダイオードと、前記フォトダイオードが形成された領域上の前記半導体基板表面領域の一部を含む前記半導体基板表面に形成される読み出しゲート電極と、前記ゲート電極形成領域を挟んで、前記フォトダイオードと対向する前記半導体基板表面に形成される第１導電型の信号検出部と、画素セル毎に素子を分離する素子分離領域とを備え、前記フォトダイオードの不純物濃度のピークは、前記フォトダイオードの中心より前記読み出しゲート電極に近いことを特徴とする。
【００１０】
また、前記フォトダイオードの不純物濃度のピーク位置の深さは、前記フォトダイオード中心部の深さの半分の深さ近傍となることを特徴とする。
また、前記素子分離領域が底面および側面に第２導電型の素子分離注入層をさらに備えていることを特徴とする。
【００１１】
また、前記第１導電型はＮ型で、前記第２導電型はＰ型であることを特徴とする。
さらに、本発明の固体撮像素子の製造方法は、第１導電型の半導体基板に各画素セルを分離する素子分離領域を形成する工程と、前記半導体基板の前記各画素セルにフォトダイオードを形成する工程と、前記半導体基板の表面を含む領域に第２導電型のウェルを形成する工程と、前記フォトダイオードが形成された領域上の前記半導体基板表面領域の一部を含む前記半導体基板表面に読み出しゲート電極を形成する工程と、前記ゲート電極形成領域を挟んで、前記フォトダイオードと対向する前記半導体基板表面に第１導電型の信号検出部を形成する工程とを有し、前記フォトダイオードを形成する工程は、前記フォトダイオード全体に不純物を注入する第１の注入工程と、前記フォトダイオードのうちの前記フォトダイオードの中心よりも前記読み出しゲート電極に近い位置に不純物を注入する第２の注入工程とからなることを特徴とする。
【００１２】
また、前記第１の注入工程における第１の注入エネルギーは、前記第２の注入工程における第２の注入エネルギーよりも大きいことを特徴とする。
また、前記素子分離領域を形成する工程が、前記半導体基板に分離溝を形成して前記分離溝の側面および底面に高濃度の分離注入層を形成する工程と、前記分離溝を絶縁膜で埋める工程とからなることを特徴とする。
【００１３】
以上により、画素が微細化された状態であっても、電荷の読み残しや飽和信号の減少による画素特性の劣化を抑制することができる。
【発明の効果】
【００１４】
以上のように、フォトダイオードの読み出しゲート電極直下に、他のフォトダイオードの領域より不純物濃度の濃いフォトダイオード領域を形成することにより、フォトダイオードに十分な電圧を印加することが可能となり、画素を微細化した場合でも、フォトダイオードに多くの飽和電荷を蓄積することが可能となると共に高速で読み出しが可能となり、電荷の読み残しや飽和信号の減少による画素特性の劣化を抑制することができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して、本発明の実施の形態における固体撮像素子について説明する。
まず、本発明の固体撮像素子の構成について、図１〜図３を用いて説明する。
図１は固体撮像素子の構成を示す図であり、図１（ａ）は従来の固体撮像素子の要部平面図、図１（ｂ）は本発明の固体撮像素子の要部平面図、図１（ｃ）は図１（ａ）のＡ−Ａ’断面図、図１（ｄ）は図１（ｂ）のＡ−Ａ’断面図である。図２は固体撮像素子におけるフォトダイオードの不純物濃度を示す図であり、図２（ａ）は従来の固体撮像素子のフォトダイオードにおける平面方向の不純物濃度を示す図、図２（ｂ）は本発明の固体撮像素子のフォトダイオードにおける平面方向の不純物濃度を示す図、図２（ｃ）は従来の固体撮像素子のフォトダイオードにおける断面方向の不純物濃度を示す図、図２（ｄ）は本発明の固体撮像素子のフォトダイオードにおける断面方向の不純物濃度を示す図、図２（ｅ）は従来の固体撮像素子のフォトダイオードにおける断面方向の不純物濃度を示す分布図、図２（ｆ）は本発明の固体撮像素子のフォトダイオードにおける断面方向の不純物濃度を示す分布図である。図３は固体撮像素子の構成を示す平面図であり、図３（ａ）は従来の固体撮像素子の構成を示す平面図、図３（ａ）は本発明の固体撮像素子の構成を示す平面図である。
図１（ｂ）は、この発明に従った、ＣＭＯＳセンサ（固体撮像装置）の基本構成を示すものである。なお、ここではＣＭＯＳセンサの画素領域を構成する多画素１セルを例に示している。但し、配線に関しては、便宜上、これを省略している。
【００１６】
図１（ｄ）の断面図に示すように、たとえば、Ｎ型の半導体基板（以下、Ｎ型基板と称す）１０の表面領域には、選択的にＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造の素子分離領域１２が形成されている。さらに、素子分離領域１２の底面および側面には、第２導電型となる高濃度素子分離注入層１２ａを設けても良い。高濃度素子分離注入層１２ａは、フォトダイオード１３からＭＯＳトランジスタへの電荷の流出、および隣接するフォトダイオード１３への電荷の流出をそれぞれ阻止するように形成されている。
【００１７】
図１（ｃ），（ｄ）で前記Ｎ型基板１０の表面部の、前記素子分離領域１２によって確定された活性領域４、つまり、素子分離領域１２を除く前記Ｎ型基板１０の表面領域には、光電変換部となる埋め込みフォトダイオード１３、信号検出部１４、および、読み出しゲート電極１５ｃが形成されている。前記埋め込みフォトダイオード１３の表面上には、表面シールド層（図示していない）が形成されている。
【００１８】
図２（ｃ），（ｄ）は、同図（ａ），（ｂ）それぞれをＡ−Ａ’で切ったときの断面不純物濃度分布図で、同図（ｄ）に読出し用ゲート電極下に形成された最も不純物濃度の濃いフォトダイオード領域１３ａを示している。
【００１９】
図３（ａ），（ｂ）に示す、前記Ｎ型基板１０の表面領域上には、たとえばリセット用トランジスタのゲート電極１５ｂ、ソースフォロア用トランジスタのゲート電極１５ａ、読み出しゲート電極１５ｃが、それぞれ絶縁膜（図示していない）を介して設けられている。そして、各ゲート電極１５ａ、１５ｂ、１５ｃを除く、Ｐ型ウェル領域１１の表面領域には、それぞれ、トランジスタの領域となるＮ型拡散層１５ｄ、１５ｅ、１５ｆが形成されている。前記Ｎ型拡散層１５ｄ、１５ｅ、１５ｆにはそれぞれソース／ドレインコンタクト１６が接続されている。
【００２０】
また、前記Ｐ型ウェル領域１１の表面領域（活性領域４）には、埋め込みフォトダイオード１３を部分的に含む領域上に形成される読み出し用ゲート電極１５ｃを挟んで埋め込みフォトダイオード１３と対向するように前記信号検出部１４が形成されている。前記信号検出部１４は、たとえばＮ型拡散層によって形成されている。読み出し用ゲート電極１５ｃは、たとえばポリシリコンからなり、前記埋め込みフォトダイオード１３で光電変換されて、そこに蓄積された信号電荷を前記信号検出部１４に読み出す。この、埋め込みフォトダイオード１３と信号検出部１４をソースドレインとして読み出し用ゲート電極１５ｃと合わせてトランジスタを形成している。
【００２１】
前記フォトダイオード１３は、前記Ｎ型基板１０の表面に形成された表面シールド層（図示していない）と前記表面シールド層の下側に形成された蓄積フォトダイオード層とを含んでおり、本発明においては、図１（ｄ）に示すように、前記読出し用ゲート電極直下のフォトダイオードを形成するＮ型領域であるフォトダイオード領域１３ａの不純物濃度を前記蓄積フォトダイオード層中央部の不純物濃度よりも濃い構成とすることを特徴とする。つまり、フォトダイオード１３のＮ型不純物濃度のピークが、フォトダイオード１３のＮ型基板１０の表面と平行な面における中心より読み出しゲート電極１５ｃに近い位置となるようにフォトダイオード領域１３ａを形成する。前記読み出しゲート電極直下のＮ型領域であるフォトダイオード領域１３ａの不純物濃度を濃くすることで、読み出しゲート電極直下に形成される電位の障壁を緩和することができ、フォトダイオード１３に蓄積された電子を信号検出部１４へ容易に転送することができる。また、前記読出し用ゲート電極直下のフォトダイオードを形成する不純物濃度の濃いＮ型領域であるフォトダイオード領域１３ａと前記読出し用ゲート電極の重なる量は、０．３μｍ〜０．４μｍが最適であり、前記読出し用ゲート電極１５ｃとの重なり量が大きいと、Ｎ型拡散層で形成されている前記信号検出部１４とのパンチスルーが起こり、リーク不良が発生する。また、前記読出し用ゲート電極１５ｃとの重なり量が小さい場合には、前記埋め込みフォトダイオード１３の読み出し口となる位置に電位の障壁が発生し、フォトダイオード１３に蓄積された電子を読み出すことが困難となる。
【００２２】
また、フォトダイオード領域１３ａの不純物濃度のピーク位置の深さが、フォトダイオード１３の深さの約半分の深さになるようにフォトダイオード領域１３ａを形成することが好ましい。
【００２３】
また、実際には、このような構成の固体撮像素子である単位セルが行列方向に二次元状に配置されて、ＣＭＯＳセンサの画素領域が実現されている。
図２は、上記した構造の読出し用ゲート電極１５ｃにおいて平面濃度分布をシミュレーションした際の結果を示すものである。なお、同図（ｂ）は図１（ｂ）に示すように読出し用ゲート電極直下のフォトダイオードの不純物濃度を濃くした本発明の構造における不純物濃度分布を、同図（ａ）は従来構造における不純物濃度分布をそれぞれ示している。
【００２４】
図２（ｃ），（ｄ）は、同図（ａ），（ｂ）それぞれをＡ−Ａ’で切ったときの濃度分布断面図で、信号電荷に対する単一ポテンシャルの窪みの最深部となるフォトダイオード領域１３ａを示している。
【００２５】
同図（ａ），（ｃ），（ｅ）からも明らかなように、従来構造の場合、読出し用ゲート電極１５ｃからのフォトダイオード１３を形成する不純物濃度のピーク位置が、読み出しゲート電極から離れているため、埋め込みフォトダイオード１３に十分な電圧をかけることができない構造となっている。この場合、埋め込みフォトダイオードは、ほぼ中心部に信号電荷に対する単一のポテンシャルの窪みの最深部が形成される。即ち、従来は、埋め込みフォトダイオードに蓄積された信号電荷を読出しにくい構造の為、高速での読み出しに適さない構造であった。
【００２６】
これに対し、本実施形態の構造の場合、例えば図２（ｂ），（ｄ），（ｆ）に示すように、埋め込みフォトダイオード１３の信号電荷に対する単一のポテンシャルの窪みの最深部となるフォトダイオード領域１３ａが読み出し用ゲート電極に近い位置に形成したことによって、埋め込みフォトダイオード１３に対し、より十分な電圧をかけることが可能となる。これにより、埋め込みフォトダイオード１３に蓄積された信号電荷を、最大限、信号検出部１４に読み出し易くすることができる。即ち、従来に比して、読み出しゲート電極直下のポテンシャルが深くなるとともに、読み出しゲート電極直下のフォトダイオードの一部の電位が高くなり、光電変換された電子が電位の高い箇所へ集まり易くなる結果、電位の高い位置と読み出そうとするＭＯＳトランジスタとの距離が短くなり、読出しスピードの向上および高速応答性の改善が可能となる。また、画素を微細化した場合にも、フォトダイオード表面積が小さくなり、飽和電子数が減少するため、フォトダイオードを形成する不純物濃度位置を深くし、飽和電子数を増やす必要がある。そこで、下方向に離れたフォトダイオードに蓄積された電子を読み出すには、前記同様、読み出しゲート直下の不純物濃度を濃くすることで、読み出し速度を向上することができ、また、埋め込みフォトダイオード１３に飽和電荷をより多く蓄積させることが可能となり、微細化に好適である。
【００２７】
上記したように、本発明の構成によれば、フォトダイオード１３における不純物濃度が最大になるフォトダイオード領域１３ａを読み出しゲート電極１５ｃに近い位置に形成することにより、埋め込みフォトダイオード１３に蓄積された信号電荷を最大限に読み出すことが可能となるため、画素を微細化する際においても、飽和信号が減少するのを抑制できるようになるなど、画素の微細化が可能であり、しかも、微細な画素からも良好な飽和信号を得る事ができるようになる結果、光ショットノイズの発生を抑制できるなど、ＣＭＯＳセンサにおける、微細化に伴う画像特性の劣化を改善することが可能となるものである。
【００２８】
次に、本発明の固体撮像素子の製造方法について図４を用いて説明する。
図４は本発明の固体撮像素子の製造方法を示す工程断面図である。
まず、図４（ａ）に示すような不純物濃度が１．０×１０１４ｃｍ−３のＮ型半導体基板１０に、各画素セルを分離するための素子分離領域１２を形成する（図４（ｂ））。
【００２９】
次に、図４（ｃ）に示すように、Ｎ型半導体基板１０の各画素セル内に、Ｎ型となる不純物を３００キロエレクトロンボルト（ＫｅＶ）以上８００キロエレクトロンボルト（ＫｅＶ）以下の加速電圧、ドーズ量は１．０×１０１２ｃｍ−２以上２．５×１０１２ｃｍ−２以下でイオン注入を行ってフォトダイオード１３を形成する。
【００３０】
次に、図４（ｄ）に示すように、Ｎ型半導体基板１０に不純物拡散を行って、不純物濃度が１．０×１０１５ｃｍ−３となるＰ型ウェル１１を形成する。ここまでの工程は従来の固体撮像素子の製造方法と同様である。
【００３１】
次に、本発明では、図４（ｅ）に示すように、読出し用ゲート電極直下のフォトダイオード領域１３ａにＮ型となる不純物のイオン注入を２００キロエレクトロンボルト（ＫｅＶ）以上６００キロエレクトロンボルト（ＫｅＶ）以下の加速電圧、ドーズ量は３．０×１０１１ｃｍ−２以上１．０×１０１２ｃｍ−２以下でイオン注入を行う。
【００３２】
読出し用ゲート電極直下のフォトダイオード領域１３ａのイオン注入は、埋め込みフォトダイオード１３を形成するためのイオン注入より、低加速電圧で低ドーズ量であることが望ましい。その結果、読出し用ゲート電極１５ａ下部に信号電荷に対する単一のポテンシャルの窪みの最深部が形成される。
【００３３】
これにより、読出し用ゲート電極１５ａに近い位置のＮ型不純物濃度が濃くなるため、飽和信号電荷が増大する。また、読出し用ゲート電極１５ａに近い位置に埋め込みフォトダイオード１３の信号電荷に対する単一のポテンシャルの窪みの最深部が形成される為、埋め込みフォトダイオード１３に蓄積された信号電荷を、最大限、信号検出部１４に読み出し易くすることができる読み出し効率の良い固体撮像素子を得ることができる。
【００３４】
また、読み出しの際に読出し用ゲート電極１５ａに印加される電圧は、４．１Ｖであり、印加時間は１６０ｎｓｅｃである。
最後に、フォトダイオード１３に蓄積された電荷を読み出すための読み出しゲート電極１５ｃと信号検出部１４を形成する。
【００３５】
次に、本発明の固体撮像素子を用いた固体撮像装置の構造について図５を用いて説明する。
図５は本発明の固体撮像素子を用いた固体撮像装置の構造を示す回路図である。
【００３６】
図５に示されるように、固体撮像装置は固体撮像素子の色毎のフォトダイオードからなる複数の画素セル１０１、垂直走査回路１０２、水平走査回路１０３、水平スイッチ素子１０４およびアンプ１０５を備え、これらが読み出しパルス線１０６、垂直選択線１０７、垂直信号線１０８および水平信号線１０９にて接続された構成となっている。なお、画素セル１０１はそれぞれ垂直選択用スイッチ素子１１０、読み出し用スイッチ素子１１１および光電変換素子１１２を備えており、画素セル１０１はマトリックス状に配列されて撮像領域をなす。
【００３７】
さて、マトリックス状に配列された画素セル１０１は行毎に垂直選択線１０７を共有しており、それぞれ垂直選択用スイッチ素子１１０の制御電極にて接続している。垂直走査回路１０２は垂直選択線１０７を介して、垂直選択用スイッチ素子１１０の制御電極に垂直走査パルスを入力する。また、画素セル１０１はマトリックスの列毎に垂直信号線１０８を共有しており、それぞれ読み出し用スイッチ素子１１１の一方の主電極にて接続している。また、読み出し用スイッチ素子１１１の他方の主電極は光電変換素子１１２に接続されている。
【００３８】
更に、画素セル１０１はマトリックスの列毎に読み出しパルス線１０６を共有しており、それぞれの垂直選択用スイッチ素子１１０の主電極にて接続している。垂直選択用スイッチ素子１１０の他方の主電極は読み出し用スイッチ素子１１１の制御電極に接続されている。水平スイッチ素子１０４の一方の主電極は垂直信号線１０８に接続され、他方の主電極は水平信号線１０９に接続されている。また、水平スイッチ素子１０４の制御電極には水平走査回路１０３から水平走査パルスが入力される。
【００３９】
アンプ１０５は水平信号線の信号電荷を増幅して出力する。
さて、垂直走査回路１０２から垂直走査パルスを、水平走査回路１０３から読み出しパルスを入力すると、垂直選択用スイッチ素子１１０はそれらの積のパルスを読み出し用スイッチ素子１１１の制御電極に入力して、光電変換素子１１２が光電変換して得た信号電荷を垂直信号線１０８に出力させる。
【００４０】
水平走査回路１０３が水平スイッチ素子１０４に水平走査パルスを入力すると共に、読み出しパルス線１０６に水平読み出しパルスを入力すると、垂直信号線１０８に出力された信号電荷が水平信号線１０９に伝えられ、アンプ１０５にて増幅され出力される。尚、画素セル１０１の構成が上記に限定されないのは言うまでも無く、他の構成としても良い。
【００４１】
以上の説明では、Ｎ型半導体基板に固体撮像素子を形成する場合を例に説明したが、Ｐ型の固体撮像素子においてもフォトダイオード等の導電型を最適化することにより同様に実施することができる。
【産業上の利用可能性】
【００４２】
本発明は、画素が微細化された状態であっても、電荷の読み残しや飽和信号の減少による画素特性の劣化を抑制することができ、光電変換部と信号走査回路とを含む画素セルを備える固体撮像素子およびその製造方法等に有用である。
【図面の簡単な説明】
【００４３】
【図１】固体撮像素子の構成を示す図
【図２】固体撮像素子におけるフォトダイオードの不純物濃度を示す図
【図３】固体撮像素子の構成を示す平面図
【図４】本発明の固体撮像素子の製造方法を示す工程断面図
【図５】本発明の固体撮像素子を用いた固体撮像装置の構造を示す回路図
【符号の説明】
【００４４】
４    活性領域
１０    Ｎ型半導体基板
１１    ｐ型ウェル
１２    素子分離領域
１２ａ    高濃度素子分離注入層
１３    フォトダイオード
１３ａ    フォトダイオード領域
１４    信号検出部
１５ａ    ゲート電極
１５ｂ    ゲート電極
１５ｃ    ゲート電極
１５ｄ、１５ｅ、１５ｆ    Ｎ型拡散層
１６    ソース／ドレインコンタクト
１０１    画素セル
１０２    垂直走査回路
１０３    水平走査回路
１０４    水平スイッチ素子
１０５    アンプ
１０６    読み出しパルス線
１０７    垂直選択線
１０８    垂直信号線
１０９    水平信号線
１１０    垂直選択用スイッチ素子
１１１    読み出し用スイッチ素子
１１２    光電変換素子
【図１】
2009283727.tif 000003
【図２】
2009283727.tif 000004
【図３】
2009283727.tif 000005
【図４】
2009283727.tif 000006
【図５】
2009283727.tif 000007