(57)【要約】【課題】ステータ巻線への通電がオフからオンに変化する時の端子電圧のリンギングに起因する位置信号の誤検出を、従来よりも簡易な構成により防止する。【解決手段】ＰＷＭ信号のオフ期間とＰＷＭオンに伴うリンギングが消滅するまでの期間、トランジスタ１８をオン駆動し、端子電圧Ｖｕ、Ｖｖ、Ｖｗの取り得る電圧範囲を超える高い電圧レベルを持つ基準電圧Ｖｒを生成する。それ以外の期間ではトランジスタ１８をオフ駆動し、基準電圧Ｖｒを仮想中性点電圧とする。制御部２０は、比較信号Ｃｕ、Ｃｖ、Ｃｗの論理が、モータ２の回転に伴い次に予定されている正規の論理に一致しない場合には当該論理変化を採用しない。【選択図】図１
2009254107.tif 000002
【特許請求の範囲】
【請求項１】
ブラシレスＤＣモータの各相のステータ巻線に少なくとも１相の開放相を確保しながら順次通電するブラシレスＤＣモータの制御装置において、
前記ステータ巻線の各相の端子電圧を検出する電圧検出手段と、
前記ステータ巻線に対し電源電圧を印加するオンの状態と遮断するオフの状態とを指示するＰＷＭ信号を生成するＰＷＭ信号生成手段と、
前記ＰＷＭ信号がオンからオフに変化するのと同時にまたは先立ってマスク信号を有効化し、前記ＰＷＭ信号がオフからオンに変化してから所定の遅延時間を経過した後マスク信号を無効化するマスク信号生成手段と、
前記マスク信号が無効化されている期間は、前記開放相のステータ巻線の端子に現れる誘起電圧の変化範囲内のレベルを持つ基準電圧を出力し、前記マスク信号が有効化されている期間は、前記ステータ巻線の端子電圧の取り得る範囲外のレベルを持つ基準電圧を出力する基準電圧生成手段と、
前記電圧検出手段により検出された各相の端子電圧と前記基準電圧生成手段により生成された基準電圧とを比較する比較手段と、
前記比較手段から出力される各相の比較信号の論理が、前記ブラシレスＤＣモータの回転に伴い次に予定されている正規の論理に一致したことを条件として当該論理の転流信号を得る制御手段と、
前記ＰＷＭ信号と前記転流信号に基づいて前記ステータ巻線への通電を行う通電手段とを備えていることを特徴とするブラシレスＤＣモータの制御装置。
【請求項２】
ブラシレスＤＣモータの各相のステータ巻線に少なくとも１相の開放相を確保しながら順次通電するブラシレスＤＣモータの制御装置において、
前記ステータ巻線の各相の端子電圧を検出する電圧検出手段と、
通電相のステータ巻線に流れる電流が所定の制限値以下となるように前記ステータ巻線に対し電源電圧を印加するオンの状態と遮断するオフの状態とを指示する電流制御信号を生成する電流制御信号生成手段と、
前記電流制御信号がオンからオフに変化するのと同時にまたは先立ってマスク信号を有効化し、前記電流制御信号がオフからオンに変化してから所定の遅延時間を経過した後マスク信号を無効化するマスク信号生成手段と、
前記マスク信号が無効化されている期間は、前記開放相のステータ巻線の端子に現れる誘起電圧の変化範囲内のレベルを持つ基準電圧を出力し、前記マスク信号が有効化されている期間は、前記ステータ巻線の端子電圧の取り得る範囲外のレベルを持つ基準電圧を出力する基準電圧生成手段と、
前記電圧検出手段により検出された各相の端子電圧と前記基準電圧生成手段により生成された基準電圧とを比較する比較手段と、
前記比較手段から出力される各相の比較信号の論理が、前記ブラシレスＤＣモータの回転に伴い次に予定されている正規の論理に一致したことを条件として当該論理の転流信号を得る制御手段と、
前記電流制御信号と前記転流信号に基づいて前記ステータ巻線への通電を行う通電手段とを備えていることを特徴とするブラシレスＤＣモータの制御装置。
【請求項３】
ブラシレスＤＣモータの各相のステータ巻線に少なくとも１相の開放相を確保しながら順次通電するブラシレスＤＣモータの制御装置において、
前記ステータ巻線に対し電源電圧を印加するオンの状態と遮断するオフの状態とを指示するＰＷＭ信号を生成するＰＷＭ信号生成手段と、
前記ステータ巻線の各相の端子電圧を検出する電圧検出手段と、
前記開放相のステータ巻線の端子に現れる誘起電圧の変化範囲内のレベルを持つ基準電圧を出力する基準電圧生成手段と、
前記電圧検出手段により検出された各相の端子電圧と前記基準電圧生成手段により生成された基準電圧とを比較する比較手段と、
前記ＰＷＭ信号がオンからオフに変化するのと同時にまたは先立ってマスク信号を有効化し、前記ＰＷＭ信号がオフからオンに変化してから所定の遅延時間を経過した後マスク信号を無効化するマスク信号生成手段と、
前記比較手段から出力される各相の比較信号を前記マスク信号によりマスク処理するマスク処理手段と、
前記マスク処理手段から出力される比較信号の論理が、前記ブラシレスＤＣモータの回転に伴い次に予定されている正規の論理に一致したことを条件として当該論理の転流信号を得る制御手段と、
前記ＰＷＭ信号と前記転流信号に基づいて前記ステータ巻線への通電を行う通電手段とを備えていることを特徴とするブラシレスＤＣモータの制御装置。
【請求項４】
ブラシレスＤＣモータの各相のステータ巻線に少なくとも１相の開放相を確保しながら順次通電するブラシレスＤＣモータの制御装置において、
通電相のステータ巻線に流れる電流が所定の制限値以下となるように前記ステータ巻線に対し電源電圧を印加するオンの状態と遮断するオフの状態とを指示する電流制御信号を生成する電流制御信号生成手段と、
前記ステータ巻線の各相の端子電圧を検出する電圧検出手段と、
前記開放相のステータ巻線の端子に現れる誘起電圧の変化範囲内のレベルを持つ基準電圧を出力する基準電圧生成手段と、
前記電圧検出手段により検出された各相の端子電圧と前記基準電圧生成手段により生成された基準電圧とを比較する比較手段と、
前記電流制御信号がオンからオフに変化するのと同時にまたは先立ってマスク信号を有効化し、前記電流制御信号がオフからオンに変化してから所定の遅延時間を経過した後マスク信号を無効化するマスク信号生成手段と、
前記比較手段から出力される各相の比較信号を前記マスク信号によりマスク処理するマスク処理手段と、
前記マスク処理手段から出力される比較信号の論理が、前記ブラシレスＤＣモータの回転に伴い次に予定されている正規の論理に一致したことを条件として当該論理の転流信号を得る制御手段と、
前記電流制御信号と前記転流信号に基づいて前記ステータ巻線への通電を行う通電手段とを備えていることを特徴とするブラシレスＤＣモータの制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ブラシレスＤＣモータの各相のステータ巻線に少なくとも１相の開放相を確保しながら順次通電するブラシレスＤＣモータの制御装置に関する。
【背景技術】
【０００２】
ロータの位置検出器例えばホール素子を具備することなく、ステータ巻線の端子電圧に現れる誘起電圧を検出することによりロータ位置を検出するセンサレス駆動方式が用いられている。例えば３相ブラシレスＤＣモータを１２０度通電方式により駆動する場合、開放相の端子電圧と基準電圧との比較に基づいて位置信号を検出する。この場合、モータへの印加電圧またはモータに流れる電流を制御するために、ＰＷＭ（パルス幅変調）制御や電流制限制御などが行われている。
【０００３】
特許文献１にも記載されているように、ＰＷＭ制御や電流制限制御においてステータ巻線への通電がオフからオンに変化する時、端子電圧にリンギングが発生することが知られている。端子電圧にリンギングが発生すると、端子電圧と基準電圧との比較により得られる位置信号にずれが生じ、回転むら、騒音、脱調などの原因となる。
【特許文献１】特許第３３０８６８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記特許文献１に記載されたブラシレスＤＣモータの駆動装置は、端子電圧と基準電圧との比較結果信号をＰＷＭ信号のオンからオフへの立下りのタイミングでラッチするので、端子電圧に生じるリンギングに影響されることなく位置信号を得ることができる。しかし、従来から採用しているマイコンや論理回路に新たな機能回路としてラッチ回路を付加したり、マイコンが具備しているリソースの１つであるラッチ回路を他の用途から融通してくる必要があるため、回路が複雑化したり、設計の自由度が低下するなどの不都合があった。
【０００５】
本発明は上記事情に鑑みてなされたもので、その目的は、ステータ巻線への通電がオフからオンに変化する時の端子電圧のリンギングに起因する位置信号の誤検出を、従来よりも簡易な構成により防止できるブラシレスＤＣモータの制御装置を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１に記載した手段によれば、ブラシレスＤＣモータの各相のステータ巻線に少なくとも１相の開放相を確保しながら順次通電することによりセンサレス駆動を行う。本制御装置では、ＰＷＭ信号がオンからオフに変化するのと同時にまたは先立ってマスク信号を有効化し、ＰＷＭ信号がオフからオンに変化してから所定の遅延時間（具体的にはステータ巻線の端子に現れるリンギングが十分に低減するのに要する時間）だけ経過した後マスク信号を無効化する。
【０００７】
各相の検出端子電圧と基準電圧とを比較して転流信号を得る際に、マスク信号が無効化されている期間では、開放相のステータ巻線の端子に現れる誘起電圧の変化範囲内のレベルを持つ通常の基準電圧を用いる。一方、マスク信号が有効化されている期間では、ステータ巻線の端子電圧の取り得る範囲外のレベルを持つ基準電圧を用いる。これにより、ステータ巻線の端子にリンギングが生じている過渡期間中に、検出端子電圧と基準電圧とが交わることがなくなり、リンギングをマスクでき、ブラシレスＤＣモータの誘起電圧に基づく正しい転流タイミングを得られる。
【０００８】
ただし、上記基準信号を用いると、比較手段から出力される各相の比較信号には、マスク信号に同期した論理変化が現れる期間が生じる。そこで、比較手段から出力される各相の比較信号の論理が、ブラシレスＤＣモータの回転に伴い次に予定されている正規の論理に一致したことを条件として、当該論理を正規な論理として採用した転流信号を得る。基準電圧生成手段は、通常の基準電圧を他のレベルに変更する例えば１つの半導体スイッチ回路のみで構成できるので、従来構成に比べて簡易な構成となる。
【０００９】
請求項２に記載した手段は、請求項１に記載した構成におけるＰＷＭ信号を電流制御信号に替えたものである。この電流制御信号は、通電相のステータ巻線に流れる電流が所定の制限値以下となるようにステータ巻線に対し電源電圧を印加するオンの状態と遮断するオフの状態とを指示するものである。本手段によっても請求項１記載の手段と同様の効果が得られる。
【００１０】
請求項３に記載した手段によれば、ブラシレスＤＣモータの各相のステータ巻線に少なくとも１相の開放相を確保しながら順次通電することによりセンサレス駆動を行う。比較手段は、ステータ巻線の各相の端子電圧と、開放相のステータ巻線の端子に現れる誘起電圧の変化範囲内のレベルを持つ基準電圧とを比較し、その比較手段から出力される各相の比較信号をマスク信号によりマスク処理する。
【００１１】
マスク信号は、ＰＷＭ信号がオンからオフに変化するのと同時にまたは先立って有効化され、ＰＷＭ信号がオフからオンに変化してから所定の遅延時間（具体的にはステータ巻線の端子に現れるリンギングが十分に低減するのに要する時間）を経過した後無効化される。これにより、ステータ巻線の端子にリンギングが生じても、ブラシレスＤＣモータの誘起電圧に基づく正しい転流タイミングを得られる。
【００１２】
ただし、上記マスク信号を用いると、マスク処理された各相の比較信号には、マスク信号に同期した論理変化が現れる期間が生じる。そこで、マスク処理された比較信号の論理が、ブラシレスＤＣモータの回転に伴い次に予定されている正規の論理に一致したことを条件として、当該論理を正規な論理として採用した転流信号を得る。マスク処理手段は、例えばゲート回路のみで構成できるので、従来構成に比べ簡易な構成となる。
【００１３】
請求項４に記載した手段によれば、請求項３に記載した構成におけるＰＷＭ信号を電流制御信号に替えたものである。この電流制御信号は、通電相のステータ巻線に流れる電流が所定の制限値以下となるようにステータ巻線に対し電源電圧を印加するオンの状態と遮断するオフの状態とを指示するものである。本手段によっても請求項３記載の手段と同様の効果が得られる。
【発明を実施するための最良の形態】
【００１４】
（第１の実施形態）
以下、本発明の第１の実施形態について図１ないし図４を参照しながら説明する。
図１は、ブラシレスＤＣモータの制御装置の構成を示している。この制御装置１は、３相のブラシレスＤＣモータ２（以下、単にモータ２と称す）のステータ巻線２ｕ、２ｖ、２ｗに１２０度通電方式により１相の開放相を確保しながら順次通電し、開放相の端子電圧Ｖｕ、Ｖｖ、Ｖｗに現れる誘起電圧に基づいてロータ位置を検出してセンサレス駆動を行うものである。図１においてロータは省略している。
【００１５】
通電手段としてのインバータ３は、スイッチング素子として上アームを構成するＭＯＳＦＥＴ４、５、６と下アームを構成するＭＯＳＦＥＴ７、８、９とから構成されている。ＭＯＳＦＥＴ４〜９にはそれぞれ還流ダイオード４ｄ〜９ｄが設けられている。インバータ３の直流電源線１０はダイオード１１を介して電源線１２に接続されており、インバータ３の直流電源線１３は電源線１４（グランド）に接続されている。電源線１２、１４には、電源電圧ＶＢを供給する図示しない車載バッテリが接続されている。
【００１６】
抵抗１５、１６、１７は仮想中性点電圧を生成するもので、各一端はそれぞれインバータ３の出力端子に接続されており、各他端は共通に接続されて仮想中性点Ｎ′を形成している。仮想中性点電圧は、端子電圧Ｖｕ、Ｖｖ、Ｖｗに現れる誘起電圧の変化範囲内のレベルを持っており、誘起電圧の変化タイミングの検出に好適となる。電源線１２と仮想中性点Ｎ′との間には、ＰＮＰ形トランジスタ１８が接続されている。これら抵抗１５、１６、１７、トランジスタ１８および後述する制御部２０により基準電圧生成手段１９が構成されている。
【００１７】
比較手段としてのコンパレータ２１、２２、２３は、それぞれインバータ３の出力端子から直接検出された端子電圧Ｖｕ、Ｖｖ、Ｖｗと、仮想中性点Ｎ′に生成される基準電圧Ｖｒ（仮想中性点電圧またはＶＢ）とを比較して比較信号Ｃｕ、Ｃｖ、Ｃｗを出力する。本実施形態では、インバータ３の出力端子から各コンパレータ２１、２２、２３への検出線が電圧検出手段２４として機能する。インバータ３の出力電圧を分圧して端子電圧Ｖｕ、Ｖｖ、Ｖｗを検出する構成とする場合は、分圧回路が電圧検出手段２４となる。
【００１８】
制御部２０は、マイクロコンピュータから構成されており、図示しないメモリに記憶されている制御プログラムを実行することにより、ＰＷＭ信号生成手段、マスク信号生成手段、基準電圧生成手段（の一部）、制御手段および通電手段（の一部）として動作する。制御部２０から出力された通電信号は、ドライバ２５を介してＭＯＳＦＥＴ４〜９のゲートに与えられる。
【００１９】
次に、本実施形態の作用および効果について図２ないし図４も参照しながら説明する。
図２はＵ相、Ｖ相、Ｗ相についての波形図であり、基準電圧Ｖｒ（各相共通）、端子電圧Ｖｕ、Ｖｖ、Ｖｗ、比較信号Ｃｕ、Ｃｖ、Ｃｗ、位置信号Ｐｕ、Ｐｖ、Ｐｗを示している。制御部２０は、例えば速度制御演算を実行し、出力電圧の大きさに応じたデューティ比を持つＰＷＭ信号を生成する。このＰＷＭ信号は、ステータ巻線２ｕ、２ｖ、２ｗに対し電源電圧を印加するオンの状態（Ｈレベル）と遮断するオフの状態（Ｌレベル）とからなる。
【００２０】
制御手段および通電手段としての制御部２０は、後述する位置信号Ｐｕ、Ｐｖ、Ｐｗをそれぞれ３０度ずらして転流信号を生成し、その転流信号に基づいて各相の下アームを１２０度ずつ順に通電するとともに、転流信号とＰＷＭ信号とのＡＮＤ演算から生成される通電信号に基づいて各相の上アームを１２０度ずつ順にＰＷＭ駆動する。この１２０度通電方式では３相のうちの１相が６０度の幅で開放相となり、その開放相の端子電圧に誘起電圧が現れる。
【００２１】
ＰＷＭ信号がオン（Ｈレベル）の期間では、上アームと下アームのＭＯＳＦＥＴを通して何れか２相のステータ巻線の端子間に電源電圧ＶＢ−Ｖｆ（Ｖｆはダイオードの順方向電圧）が印加される。一方、ＰＷＭ信号がオフ（Ｌレベル）の期間では、電源が遮断され、下アームのＭＯＳＦＥＴと還流ダイオードを通して何れか２相のステータ巻線に電流が還流する。
【００２２】
ＰＷＭ信号がオフ（Ｌレベル）からオン（Ｈレベル）に変化すると、端子電圧にリンギングが発生する。図３は、ＰＷＭ信号、マスク信号および開放相の端子電圧の波形を示している。リンギングによる影響を明確に示すため、リンギングの継続時間およびマスク期間を長く誇張して表している。このリンギングが重畳した開放相の端子電圧をそのまま仮想中性点電圧と比較すると、開放相の端子電圧が仮想中性点電圧に達していないにもかかわらず比較信号が反転し、位置信号Ｐｕ、Ｐｖ、Ｐｗの検出タイミングにずれが生じる。また、ＰＷＭ信号がオフの期間では、電流が還流して開放相の端子電圧がグランドレベル付近に固定されるので、誘起電圧の変化を検出できない。
【００２３】
そこで、ＰＷＭ信号のオフ期間とリンギングの発生期間ではマスク信号をＨレベルとして有効化し、それ以外の期間ではマスク信号をＬレベルとして無効化する。より具体的には、ＰＷＭ信号がオンからオフに変化するのと同時にマスク信号をＨレベルにし、ＰＷＭ信号がオフからオンに変化してからリンギングが十分に低減するのに必要な遅延時間を経過した後マスク信号をＬレベルにする。必要な遅延時間は、予め実測したリンギングの発生から消滅までのリンギング継続時間に基づいて設定し、遅延動作は例えばタイマを用いればよい。
【００２４】
制御部２０は、マスク信号がＬレベルの期間、トランジスタ１８に対してオフ駆動電圧（ＶＢ）を出力し、マスク信号がＨレベルの期間、トランジスタ１８に対してオン駆動電圧（ＶＢ−Ｖｆ以下の電圧）を出力する。その結果、基準電圧生成手段１９は、図２に示すようにマスク信号に同期して仮想中性点電圧とＶＢとを交互に繰り返す基準電圧Ｖｒを生成する。このようなマスク処理を行うと、ＰＷＭ信号のオフ期間とリンギングの発生期間における基準電圧Ｖｒが、端子電圧Ｖｕ、Ｖｖ、Ｖｗの取り得る最大電圧ＶＢ−Ｖｆよりも高い電圧ＶＢとなるので、この期間で位置信号Ｐｕ、Ｐｖ、Ｐｗを検出することがなくなる。
【００２５】
ところで、マスク処理を行うと、図２に示すように比較信号Ｃｕ、Ｃｖ、Ｃｗは、本来Ｈレベル一定となるべき半周期の期間で、マスク信号に同期してＨレベルとＬレベルの間で変化する。これに対処するため、制御部２０は、比較信号Ｃｕ、Ｃｖ、Ｃｗの論理が、モータ２の回転に伴い次に予定されている正規の論理に一致したことを条件として、当該一致したレベルを正規の論理と見なして位置信号Ｐｕ、Ｐｖ、Ｐｗを生成する。
【００２６】
図４は、正転時における比較信号Ｃｕ、Ｃｖ、Ｃｗの正規の論理の出現順序を示している。逆転時にはこの逆になる。例えば図２に示す時刻ｔ１において、比較信号（Ｃｕ、Ｃｖ、Ｃｗ）が（Ｌ、Ｌ、Ｈ）から（Ｈ、Ｌ、Ｈ）に変化している。この変化は、図４において１から２への正規の変化であるため、制御部２０は位置信号ＰｕをＬレベルからＨレベルに変化させる。続く時刻ｔ２では、マスク有効期間になったことにより、比較信号（Ｃｕ、Ｃｖ、Ｃｗ）が（Ｈ、Ｌ、Ｈ）から（Ｌ、Ｌ、Ｌ）に変化している。これは正規な論理ではないため、制御部２０は引き続き位置信号ＰｕをＨレベルに維持する。その結果、マスク信号による影響が除かれた位置信号Ｐｕ、Ｐｖ、Ｐｗが得られる。
【００２７】
以上説明したように、本実施形態によれば少なくともＰＷＭ信号のオフ期間とＰＷＭオンに伴うリンギングが消滅するまでの期間、端子電圧Ｖｕ、Ｖｖ、Ｖｗの取り得る電圧範囲を超える高い電圧レベルを持つ基準電圧Ｖｒを用いて端子電圧Ｖｕ、Ｖｖ、Ｖｗとの比較動作を行うので、リンギングの発生による比較信号Ｃｕ、Ｃｖ、Ｃｗのタイミングのずれを防止することができる。
【００２８】
制御部２０は、比較信号Ｃｕ、Ｃｖ、Ｃｗの論理が、モータ２の回転に伴い次に予定されている正規の論理に一致しない場合には当該論理変化を採用しないので、マスク処理に伴い比較信号Ｃｕ、Ｃｖ、Ｃｗに生じる不要なレベル変化を除去して正しい位置信号Ｐｕ、Ｐｖ、Ｐｗを得ることができる。制御部２０は、この位置信号Ｐｕ、Ｐｖ、Ｐｗに基づいてモータ２をセンサレス駆動できる。
【００２９】
基準電圧Ｖｒを生成する基準電圧生成手段１９は、従来構成に対し１つのトランジスタ１８を追加するだけで簡易に構成できるので、マイクロコンピュータが具備しているリソースを用いる必要がなく、低コストであって且つ従来構成への適用が容易となる。
【００３０】
（第２の実施形態）
次に、本発明の第２の実施形態について図５ないし図７を参照しながら説明する。
図５は、ブラシレスＤＣモータの制御装置の構成を示しており、図１と同一構成部分には同一符号を付している。この制御装置３１の基準電圧生成手段３２は、仮想中性点Ｎ′と電源線３３との間にＮＰＮ形トランジスタ３４を備えている。電源線３３には、グランドレベルよりも低い電圧−Ｖａが与えられている。
【００３１】
図６は、図２に相当するＵ相、Ｖ相、Ｗ相についての波形図である。制御部２０は、下アームをＰＷＭ駆動する。ＰＷＭ信号がオフ（Ｌレベル）からオン（Ｈレベル）に変化すると、図７に示すように端子電圧にリンギングが発生する。そこで、第１の実施形態と同様にしてＰＷＭ信号のオフ期間とリンギングの発生期間においてマスク信号をＨレベルとして有効化し、それ以外の期間ではマスク信号をＬレベルとして無効化する。
【００３２】
制御部２０は、マスク信号がＬレベルの期間、トランジスタ３４に対してオフ駆動電圧（−Ｖａ）を出力し、マスク信号がＨレベルの期間、トランジスタ３４に対してオン駆動電圧（−Ｖａ＋Ｖｆ以上の電圧）を出力する。このようなマスク処理を行うと、ＰＷＭ信号のオフ期間とリンギングの発生期間における基準電圧Ｖｒが、端子電圧Ｖｕ、Ｖｖ、Ｖｗの取り得る最小電圧０Ｖよりも低い電圧−Ｖａとなるので、この期間で位置信号Ｐｕ、Ｐｖ、Ｐｗを検出することがなくなる。比較信号Ｃｕ、Ｃｖ、Ｃｗに現れるマスク信号による影響は、第１の実施形態と同様にして除去される。このように、下アームをＰＷＭ駆動する本実施形態によっても、第１の実施形態と同様の作用および効果が得られる。
【００３３】
（第３の実施形態）
図８は、本発明の第３の実施形態を示す構成を示している。この制御装置４１の基準電圧生成手段４２は、マスク無効期間における基準電圧Ｖｒとして、仮想中性点電圧に替えて直流電圧の分圧電圧を用いている。直流電源線１０、１３間には同じ抵抗値を持つ抵抗４３、４４が直列に接続されており、その共通接続点はコンパレータ２１、２２、２３の反転入力端子とトランジスタ１８のコレクタに接続されている。その他の構成は第１の実施形態で説明した制御装置１と同じであり、同様の作用および効果が得られる。
【００３４】
（第４の実施形態）
次に、本発明の第４の実施形態について図９および図１０を参照しながら説明する。
図９は、ブラシレスＤＣモータの制御装置の構成を示しており、図１と同一構成部分には同一符号を付している。この制御装置５１の基準電圧生成手段５２は、仮想中性点電圧を常に基準電圧Ｖｒとしてコンパレータ２１、２２、２３に出力する。
【００３５】
コンパレータ２１、２２、２３から出力される比較信号Ｃｕ、Ｃｖ、Ｃｗは、それぞれマスク処理手段であるＯＲゲート５３、５４、５５に入力され、制御部２０から出力されるマスク信号との論理和信号である比較信号Ｃｕ′、Ｃｖ′、Ｃｗ′が生成される。制御部２０は、比較信号Ｃｕ′、Ｃｖ′、Ｃｗ′の論理が、モータ２の回転に伴い次に予定されている正規の論理に一致したことを条件として、当該一致したレベルを正規の論理と見なして位置信号Ｐｕ、Ｐｖ、Ｐｗを生成する。
【００３６】
図１０は、１２０度通電方式であって上アームをＰＷＭ駆動する場合のＵ相、Ｖ相、Ｗ相についての波形図である。基準電圧Ｖｒは（ＶＢ−Ｖｆ）／２であり、ＰＷＭ信号がオフからオンに変化すると端子電圧にリンギングが発生するので、比較信号Ｃｕ、Ｃｖ、Ｃｗの変化タイミングにはリンギングによるずれが生じる場合がある。そこで、ＰＷＭ信号のオフ期間とリンギングの発生期間を含むマスク有効期間において比較信号Ｃｕ、Ｃｖ、Ｃｗのレベルを強制的にＨレベルとした比較信号Ｃｕ′、Ｃｖ′、Ｃｗ′を生成する。
【００３７】
本実施形態によれば、誘起電圧を検出できないＰＷＭ信号のオフ期間およびＰＷＭ信号がオフからオンに変化してからリンギングが十分に低減するのに必要な遅延期間において、比較信号Ｃｕ、Ｃｖ、Ｃｗに対しマスク処理が行われる。その結果、ずれのない比較信号Ｃｕ′、Ｃｖ′、Ｃｗ′ひいては位置信号Ｐｕ、Ｐｖ、Ｐｗが得られる。マスク処理手段は３つのＯＲゲート５３、５４、５５だけで構成できるので、マイクロコンピュータが具備しているリソースを用いる必要がなく、低コストであって且つ従来構成への適用が容易となる。
【００３８】
なお、マスク処理手段は、３つのＯＲゲート５３、５４、５５に替えて３つのＡＮＤゲートにより構成してもよい。この場合には、ＰＷＭ信号のオフ期間とリンギングの発生期間を含むマスク有効期間において比較信号Ｃｕ、Ｃｖ、Ｃｗのレベルを強制的にＬレベルとした比較信号Ｃｕ′、Ｃｖ′、Ｃｗ′が生成される。制御部２０は、上述したように比較信号Ｃｕ′、Ｃｖ′、Ｃｗ′の論理が正規の論理に一致した場合に当該一致したレベルを正規の論理と見なして位置信号Ｐｕ、Ｐｖ、Ｐｗを生成する。
【００３９】
（第５の実施形態）
図１１は、本発明の第５の実施形態を示す構成を示しており、図９と同一構成部分には同一符号を付している。この制御装置６１も、比較信号Ｃｕ、Ｃｖ、Ｃｗに対してマスク処理を行う。コンパレータ２１、２２、２３の出力端子と電源線１４との間には、それぞれマスク処理手段としてのＮＰＮ形トランジスタ６２、６３、６４が接続されており、これらトランジスタ６２、６３、６４のベースには制御部２０からマスク信号が与えられている。
【００４０】
本実施形態は、第４の実施形態でＡＮＤゲートを用いた場合と同様に、ＰＷＭ信号のオフ期間とリンギングの発生期間を含むマスク有効期間において比較信号Ｃｕ、Ｃｖ、Ｃｗのレベルを強制的にＬレベルとした比較信号Ｃｕ′、Ｃｖ′、Ｃｗ′を生成する。従って、第４の実施形態と同様の作用および効果が得られる。
【００４１】
（第６の実施形態）
次に、本発明の第６の実施形態について図１２を参照しながら説明する。
本実施形態のブラシレスＤＣモータの制御装置は、ＰＷＭ制御に替えて電流制限制御を実行する。電流制限制御とは、上アームのＭＯＳＦＥＴ４、５、６（図１参照）に流れる電流がそれぞれ所定の制限値以下となるようにＭＯＳＦＥＴ４、５、６のオンオフ状態を制御するものである。
【００４２】
図１２は、ＭＯＳＦＥＴ４をオンオフさせる電流制御信号生成回路７１の構成図であり、ＭＯＳＦＥＴ５、６についても同様の構成が用いられる。図中、下アームのＭＯＳＦＥＴ７は省略している。直流電源線１０、１３間には、センス用のＮチャネル型ＭＯＳＦＥＴ７２、ダイオード７３、ＮＰＮ形トランジスタ７４および抵抗７５が直列に接続されている。ＭＯＳＦＥＴ４とＭＯＳＦＥＴ７２とは、ゲート同士、ドレイン同士が接続されている。オペアンプ７６は、これらＭＯＳＦＥＴ４、７２の各ソース電位を入力し、トランジスタ７４を駆動するようになっている。コンパレータ７７は、抵抗７５と参照電圧生成回路７８から出力される参照電圧Ｖｉとを入力して電流制御信号を出力する。
【００４３】
オペアンプ７６は、ＭＯＳＦＥＴ４、７２のミラー比Ｎｍが一定になるように、ＭＯＳＦＥＴ４、７２のソース電位を等しく制御する。ダイオード７３は、電流の逆流防止のために挿入されている。抵抗７５にはＭＯＳＦＥＴ４に流れる電流の１／Ｎｍの検出電流が流れる。コンパレータ７７は、検出電流が参照電圧Ｖｉに基づく制限電流以上の場合にＨレベルの電流制御信号を出力し、検出電流が参照電圧Ｖｉに基づく制限電流未満の場合にＬレベルの電流制御信号を出力する。制御部は、電流制御信号がＨレベルの時にＭＯＳＦＥＴ４をオフし、電流制御信号がＬレベルの時にＭＯＳＦＥＴ４をオンする。
【００４４】
電流制限制御を行う本実施形態においても、電流制御信号がオフの状態（Ｈレベル）からオンの状態（Ｌレベル）に変化した時に端子電圧にリンギングが生じる。これに対しては、上述した第１ないし第５の各実施形態の構成を採用でき、位置信号Ｐｕ、Ｐｖ、Ｐｗのタイミングのずれを防止することができる。
【００４５】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第３ないし第６の各実施形態においても、第２の実施形態と同様にして下アームをＰＷＭ駆動または電流制限駆動してもよい。
第１ないし第６の各実施形態において、モータ２の中性点Ｎの電圧を検出可能な場合には、仮想中性点電圧や直流電圧の分圧電圧に替えて実際の中性点電圧を用いて基準電圧Ｖｒを生成してもよい。
【００４６】
制御部２０は、ＰＷＭ信号や電流制御信号がオンからオフに変化するのに先立ってマスク信号を有効化してもよい。
ＰＮＰ形トランジスタ１８に替えてＮＰＮ形トランジスタを採用してもよい。ＮＰＮ形トランジスタ３４に替えてＰＮＰ形トランジスタを採用してもよい。その他、ＦＥＴなどのスイッチング素子やスイッチ回路を採用してもよい。
【００４７】
上アームおよび下アームをオンからオフに切り替える時、当該相の端子電圧にフライバック電圧が現れる。このフライバック電圧による誤検出を防止するため、位置信号Ｐｕ、Ｐｖ、Ｐｗの変化時点から所定期間は、別のマスク信号を用いてマスク処理を行うとよい。
ブラシレスＤＣモータは３相に限られない。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１の実施形態を示すブラシレスＤＣモータの制御装置の構成図
【図２】Ｕ相、Ｖ相、Ｗ相についての波形図
【図３】ＰＷＭ信号、マスク信号および開放相の端子電圧の波形図
【図４】比較信号Ｃｕ、Ｃｖ、Ｃｗの正規の論理の出現順序を示す図
【図５】本発明の第２の実施形態を示す図１相当図
【図６】図２相当図
【図７】図３相当図
【図８】本発明の第３の実施形態を示す図１相当図
【図９】本発明の第４の実施形態を示す図１相当図
【図１０】図２相当図
【図１１】本発明の第５の実施形態を示す図１相当図
【図１２】本発明の第６の実施形態を示す電流制御信号生成回路の構成図
【符号の説明】
【００４９】
図面中、１、３１、４１、５１、６１は制御装置、２はブラシレスＤＣモータ、２ｕ、２ｖ、２ｗはステータ巻線、３はインバータ（通電手段）、１９、３２、４２、５２は基準電圧生成手段、２０は制御部（ＰＷＭ信号生成手段、マスク信号生成手段、基準電圧生成手段、制御手段、通電手段）、２１、２２、２３はコンパレータ（比較手段）、２４は電圧検出手段、５３、５４、５５はＯＲゲート（マスク処理手段）、６２、６３、６４はトランジスタ（マスク処理手段）、７１は電流制御信号生成回路（電流制御信号生成手段）である。
【図１】
2009254107.tif 000003
【図２】
2009254107.tif 000004
【図３】
2009254107.tif 000005
【図４】
2009254107.tif 000006
【図５】
2009254107.tif 000007
【図６】
2009254107.tif 000008
【図７】
2009254107.tif 000009
【図８】
2009254107.tif 000010
【図９】
2009254107.tif 000011
【図１０】
2009254107.tif 000012
【図１１】
2009254107.tif 000013
【図１２】
2009254107.tif 000014