(57)【要約】【課題】ダイボンディング工程において半導体素子チップのアライメントを行い易く、検査工程での半導体素子チップの回転や位置ズレなどの検査が容易となり、また、ダイボンディングペーストの流れ出しの不具合を防止することができる半導体パッケージを提供する。【解決手段】パッケージ本体１０は、半導体素子チップを搭載するキャビティ部１１を有する。このキャビティ部１１のダイボンディングエリア１３の表面は、交互に配置された粗面領域１４と平滑面領域１５とを有する。【選択図】図１Ａ
2009064995.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子チップを搭載するキャビティ部を有するパッケージ本体を備え、
このキャビティ部の底面は、上記半導体素子チップをダイボンドするダイボンディングエリアを有し、
このダイボンディングエリアの表面は、交互に配置された粗面領域と平滑面領域とを有することを特徴とする半導体パッケージ。
【請求項２】
請求項１に記載の半導体パッケージにおいて、
上記粗面領域と上記平滑面領域とは、上記ダイボンディングエリアの中心より同心円状に交互に配置されていることを特徴とする半導体パッケージ。
【請求項３】
請求項１または２に記載の半導体パッケージにおいて、
上記粗面領域の表面粗さＲＺは、５〜２０μｍであり、
上記平滑面領域の表面粗さＲＺは、１μｍ以下であることを特徴とする半導体パッケージ。
【請求項４】
請求項１から３の何れか一つに記載の半導体パッケージにおいて、
上記ダイボンディングエリアの最外周部分は、上記粗面領域を、配置していることを特徴とする半導体パッケージ。
【請求項５】
請求項１から４の何れか一つに記載の半導体パッケージにおいて、
上記粗面領域および上記平滑面領域は、上記キャビティ部の表面加工を施す金型により、形成されていることを特徴とする半導体パッケージ。
【請求項６】
請求項１から５の何れか一つに記載の半導体パッケージにおいて、
上記粗面領域は、ブラスト加工により、形成されていることを特徴とする半導体パッケージ。
【請求項７】
請求項１から６の何れか一つに記載の半導体パッケージにおいて、
上記粗面領域は、プラズマエッチング加工により、形成されていることを特徴とする半導体パッケージ。
【請求項８】
請求項１から７の何れか一つに記載の半導体パッケージを有する半導体素子を搭載していることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体素子チップを搭載するキャビティ部を有する半導体パッケージ、および、この半導体パッケージを有する電子機器に関する。
【背景技術】
【０００２】
従来、光センサや光ピックアップ等の電子機器には、半導体素子（光半導体素子）が搭載され、この半導体素子の半導体パッケージとしては、セラミックや樹脂により形成され、半導体素子チップを搭載するキャビティ部を有するものがある（特開２００６−３２７０６号公報：特許文献１参照）。
【０００３】
上記キャビティ部の底面に、上記半導体素子チップを搭載し、上記キャビティ部の開口部分に、ガラスなどの光透過板を貼り付けて、上記半導体素子チップを封止して、中空型の半導体素子を形成している。
【０００４】
図３Ａ〜図３Ｃは、中空型の半導体素子の一例を示す。図３Ａは平面図であり、図３Ｂは断面図であり、図３Ｃは裏面図である。図３Ａの平面図では、一部の要素（光透過板）を取り去った状態を示している。
【０００５】
この半導体素子は、半導体パッケージと、この半導体パッケージに取り付けられたガラスなどの光透過板３２とを有する。この半導体パッケージは、セラミックや樹脂により形成され、半導体素子チップ３４を搭載するキャビティ部３１を有するパッケージ本体３０を有する。
【０００６】
キャビティ部３１の底面のチップ搭載部であるダイボンディングエリア３３に、半導体素子チップ３４が、エポキシ系接着剤などのダイボンディングペースト３５で固着され、半導体素子チップ３４と内部電極端子３６とが、金線などのボンディングワイヤ３７で接続されている。なお、わかりやすくするために、ダイボンディングペースト３５を、図３Ａ中、破線のハッチングで示し、内部電極端子３６を、図３Ａ中、網掛けのハッチングで示す。
【０００７】
また、光透過板３２は、キャビティ部３１の開口部に接着剤で接合されて、半導体素子チップ３４およびボンディングワイヤ３７は、封止されている。
【０００８】
パッケージ本体３０の裏面には、外部電極端子３８が設けられ、内部電極端子３６と外部電極端子３８とは、パッケージ本体３０の内部で、スルーホールなどにより接続されている。なお、わかりやすくするために、外部電極端子３８を、図３Ｃ中、網掛けのハッチングで示す。
【特許文献１】特開２００６−３２７０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記従来の半導体パッケージでは、半導体素子チップ３４は、キャビティ部３１の底面のダイボンディングエリア３３にダイボンドされるが、上記キャビティ部３１の底面が、平滑な面である場合、装置（ダイボンダー）でアライメントする際に、半導体素子チップ３４の近傍でアライメントが取れないために精度が低下し、半導体素子チップ３４の回転や位置ズレが起こるなどの不具合が発生し易くなる。
【００１０】
また、ダイボンディング後の検査工程において、半導体素子チップ３４の回転や位置ズレを識別する目安となるものが、ダイボンディングエリア３３に無いため、検査が難しく、工数増加によるコストアップや、見逃しにより不良品が流出するなどの問題があった。
【００１１】
上記問題を解決するために、例えば、半導体素子チップ３４のダイボンディングエリア３３に金メッキパターンなどのランドパターンを形成するなどの方法が考えられるが、一般的に、エポキシ系接着剤などのダイボンディングペースト３５は、金メッキパターンとの接着性が、（上記パッケージ本体３０の）セラミックや樹脂との接着性よりも劣るため、チップ剥がれなどが起こりやすい欠点がある。また、近年の金属価格の高騰により、金材料が更に高価なものとなっており、ランドパターンの形成は、コストアップの要因となる。
【００１２】
また、上記キャビティ部３１の底面が平滑であると、ダイボンディングペースト３５が流れ易くなり、粘度の低いダイボンディングペースト３５を使用した場合、内部電極端子３６までダイボンディングペースト３５が流れ出し、ボンディングワイヤ３７の不着などの不具合の原因となる。図４は、内部電極端子３６の領域まで、ダイボンディングペースト３５が流れ出した状態を示している。
【００１３】
そこで、この発明の課題は、ダイボンディング工程において半導体素子チップのアライメントを行い易く、検査工程での半導体素子チップの回転や位置ズレなどの検査が容易となり、また、ダイボンディングペーストの流れ出しの不具合を防止することができる半導体パッケージを提供することにある。
【課題を解決するための手段】
【００１４】
上記課題を解決するため、この発明の半導体パッケージは、
半導体素子チップを搭載するキャビティ部を有するパッケージ本体を備え、
このキャビティ部の底面は、上記半導体素子チップをダイボンドするダイボンディングエリアを有し、
このダイボンディングエリアの表面は、交互に配置された粗面領域と平滑面領域とを有することを特徴としている。
【００１５】
この発明の半導体パッケージによれば、上記キャビティ部の上記ダイボンディングエリアの表面は、交互に配置された上記粗面領域と上記平滑面領域とを有するので、半導体素子チップをダイボンドする際のアライメント用マークとして粗面領域および平滑面領域を活用することができ、ダイボンディングエリアに直接にアライメントマークを設置することができるので、アライメント精度が向上し、半導体素子チップの回転ズレや位置ズレなどのダイボンド工程の不具合を改善が可能となる。また、検査工程において、半導体素子チップの回転ズレや位置ズレなどの不良品の識別が容易となり、工数の削減によるコストダウンや、不良品流出を防止することができる。また、ダイボンディングエリアの表面に粗面領域を設けることによって、半導体素子チップを固着するダイボンディングペーストが滑り難くなって、ダイボンディングペーストの流れ出しを防ぐことができる。
【００１６】
また、一実施形態の半導体パッケージでは、上記粗面領域と上記平滑面領域とは、上記ダイボンディングエリアの中心より同心円状に交互に配置されている。
【００１７】
この実施形態の半導体パッケージによれば、上記粗面領域と上記平滑面領域とは、上記ダイボンディングエリアの中心より同心円状に交互に配置されているので、半導体素子チップの位置ズレや回転ズレなどを一層判別し易くなって、検査精度は更に向上する。
【００１８】
また、一実施形態の半導体パッケージでは、上記粗面領域の表面粗さＲＺは、５〜２０μｍであり、上記平滑面領域の表面粗さＲＺは、１μｍ以下である。
【００１９】
この実施形態の半導体パッケージによれば、上記粗面領域の表面粗さＲＺは、５〜２０μｍであり、上記平滑面領域の表面粗さＲＺは、１μｍ以下であるので、粗面領域を梨地面とし、平滑面領域を鏡面として、光沢に差を付けることができて、粗面領域および平滑面領域を明確に区別することができる。
【００２０】
また、一実施形態の半導体パッケージでは、上記ダイボンディングエリアの最外周部分は、上記粗面領域を、配置している。
【００２１】
この実施形態の半導体パッケージによれば、上記ダイボンディングエリアの最外周部分は、上記粗面領域を、配置しているので、ダイボンディングペーストが、ダイボンディングエリアの最外周部分に隣接する電極部分に、流れ出すことを、確実に防止し、金線等のボンディングワイヤが電極部分に付着しなくなる不具合を、防止する。
【００２２】
また、一実施形態の半導体パッケージでは、上記粗面領域および上記平滑面領域は、上記キャビティ部の表面加工を施す金型により、形成されている。
【００２３】
この実施形態の半導体パッケージによれば、上記粗面領域および上記平滑面領域は、上記キャビティ部の表面加工を施す金型により、形成されているので、金型により、粗面領域および平滑面領域の形成を、キャビティ部の表面加工と同時に行うことができ、作成工程を削減できる。
【００２４】
また、一実施形態の半導体パッケージでは、上記粗面領域は、ブラスト加工により、形成されている。
【００２５】
この実施形態の半導体パッケージによれば、上記粗面領域は、ブラスト加工により、形成されているので、粗面領域の表面粗さを、簡単に、調整できる。
【００２６】
また、一実施形態の半導体パッケージでは、上記粗面領域は、プラズマエッチング加工により、形成されている。
【００２７】
この実施形態の半導体パッケージによれば、上記粗面領域は、プラズマエッチング加工により、形成されているので、粗面領域の表面粗さを、簡単に、調整できる。
【００２８】
また、この発明の電子機器は、上記半導体パッケージを有する半導体素子を搭載していることを特徴としている。
【００２９】
この発明の電子機器によれば、上記半導体パッケージを有するので、品質を向上できる。
【発明の効果】
【００３０】
この発明の半導体パッケージによれば、上記キャビティ部の上記ダイボンディングエリアの表面は、交互に配置された上記粗面領域と上記平滑面領域とを有するので、ダイボンディング工程において半導体素子チップのアライメントを行い易く、検査工程での半導体素子チップの回転や位置ズレなどの検査が容易となり、また、ダイボンディングペーストの流れ出しの不具合を防止することができる。
【００３１】
また、この発明の電子機器によれば、上記半導体パッケージを有するので、品質を向上できる。
【発明を実施するための最良の形態】
【００３２】
以下、この発明を図示の実施の形態により詳細に説明する。
【００３３】
（第１の実施形態）
図１Ａ〜図１Ｃは、この発明の半導体パッケージの一実施形態の構成図を示している。図１Ａは平面図を示し、図１Ｂは断面図を示し、図１Ｃは裏面図を示す。
【００３４】
この半導体パッケージは、半導体素子チップを搭載するキャビティ部１１を有するパッケージ本体１０を備える。このパッケージ本体１０は、セラミック製の基体を有する。または、このパッケージ本体１０は、インサート成形によってリードフレームまたは回路基板に形成された樹脂部を有する。
【００３５】
このキャビティ部１１の底面は、上記半導体素子チップをダイボンドするダイボンディングエリア１３を有する。このダイボンディングエリア１３の表面は、交互に配置された粗面領域１４と平滑面領域１５とを有する。なお、わかりやすくするために、上記粗面領域１４を、図１Ａ中、実線のハッチングで示す。
【００３６】
上記キャビティ部１１の底面は、上記ダイボンディングエリア１３の外側に、内部電極端子１２を有する。なお、わかりやすくするために、上記内部電極端子１２を、図１Ａ中、網掛けのハッチングで示す。
【００３７】
上記パッケージ本体１０の裏面には、外部電極端子１６が設けられ、上記内部電極端子１２と上記外部電極端子１６とは、上記パッケージ本体１０の内部で、スルーホールなどにより接続されている。なお、わかりやすくするために、上記外部電極端子１６を、図１Ｃ中、網掛けのハッチングで示す。
【００３８】
上記粗面領域１４と上記平滑面領域１５とは、上記ダイボンディングエリア１３の中心より同心円状に交互に配置されている。具体的に述べると、上記ダイボンディングエリア１３の中心から外側に順に、矩形状の平滑面領域１５、矩形枠状の粗面領域１４、矩形枠状の平滑面領域１５、矩形枠状の粗面領域１４、矩形枠状の平滑面領域１５、および、矩形枠状の粗面領域１４が配置されている。つまり、上記ダイボンディングエリア１３の最外周部分は、上記粗面領域１４を、配置している。
【００３９】
上記粗面領域１４の表面粗さＲＺは、５〜２０μｍであり、上記平滑面領域１５の表面粗さＲＺは、１μｍ以下である。ここで、表面粗さＲＺは、十点平均粗さであり、JIS B0601-1994「表面粗さ一定義及び表示」に準拠する表面粗さを示すパラメータである。
【００４０】
上記粗面領域１４および上記平滑面領域１５は、上記キャビティ部１１の表面加工を施す金型により、形成されている。つまり、この金型のキャビティ部分は、磨き加工や放電加工などの表面仕上げにより、上記キャビティ部１１の底面が梨地面および鏡面となるように、加工されている。
【００４１】
なお、上記粗面領域１４を、ブラスト加工により、形成するようにしてもよい。つまり、上記キャビティ部１１の底面に、ガラスやアルミナなどの研磨材の粒子を吹き付けるブラスト加工を行うことにより、上記粗面領域１４を形成する。ここで、上記平滑面領域１５とする箇所には、事前にマスキング（表面の部分的被覆保護）を行うなどにより、研磨剤粒子が当たらないようにする。ガラスやアルミナなどの研磨剤粒子は、所望の表面粗さに適したサイズのものを使用する。
【００４２】
また、上記粗面領域１４を、プラズマエッチング加工により、形成するようにしてもよい。つまり、化学的エッチングを行うことにより、上記キャビティ部１１の底面を粗面化する。
【００４３】
上記構成の半導体パッケージによれば、上記キャビティ部１１の上記ダイボンディングエリア１３の表面は、交互に配置された上記粗面領域１４と上記平滑面領域１５とを有するので、図１Ｄに示すように、上記半導体素子チップ１７を、上記ダイボンディングエリア１３に、エポキシ系接着剤などの上記ダイボンディングペースト１８で固着する場合に、装置（ダイボンダー）で半導体素子チップ１７をダイボンドする際のアライメント用マークとして粗面領域１４および平滑面領域１５を活用することができ、ダイボンディングエリア１３に直接にアライメントマークを設置することができるので、アライメント精度が向上し、半導体素子チップ１７の回転ズレや位置ズレなどのダイボンド工程の不具合を改善が可能となる。
【００４４】
また、半導体素子チップ１７のダイボンドが正確に行われたか否かを確認する検査工程において、粗面領域１４および平滑面領域１５を利用して、半導体素子チップ１７の回転ズレや位置ズレなどの不良品の識別が容易となり、工数の削減によるコストダウンや、不良品流出を防止することができる。
【００４５】
また、ダイボンディングエリア１３の表面に粗面領域１４を設けることによって、半導体素子チップ１７を固着するダイボンディングペースト１８が滑り難くなって、ダイボンディングペースト１８の流れ出しを防ぐことができて、ダイボンディングペースト１８が内部電極端子１２に付着することを防止する。
【００４６】
また、上記粗面領域１４と上記平滑面領域１５とは、上記ダイボンディングエリア１３の中心より同心円状に交互に配置されているので、半導体素子チップ１７の位置ズレや回転ズレなどを一層判別し易くなって、検査精度は更に向上する。
【００４７】
また、上記粗面領域１４の表面粗さＲＺは、５〜２０μｍであり、上記平滑面領域１５の表面粗さＲＺは、１μｍ以下であるので、粗面領域１４を梨地面とし、平滑面領域１５を鏡面として、光沢に差を付けることができて、粗面領域１４および平滑面領域１５を明確に区別することができる。
【００４８】
また、上記ダイボンディングエリア１３の最外周部分は、上記粗面領域１４を、配置しているので、ダイボンディングペースト１８が、ダイボンディングエリア１３の最外周部分に隣接する電極部分（内部電極端子１２）に、流れ出すことを、確実に防止し、金線等のボンディングワイヤが電極部分に付着しなくなる不具合を、防止する。
【００４９】
また、上記粗面領域１４および上記平滑面領域１５は、上記キャビティ部１１の表面加工を施す金型により、形成されているので、金型により、粗面領域１４および平滑面領域１５の形成を、キャビティ部１１の表面加工と同時に行うことができ、作成工程を削減できる。なお、上記粗面領域１４を、ブラスト加工やプラズマエッチング加工により、形成してもよく、粗面領域１４の表面粗さを、簡単に、調整できる。
【００５０】
（第２の実施形態）
図２は、この発明の半導体パッケージを有する半導体素子の一実施形態を示している。図２に示すように、この半導体素子は、上記第１実施形態の半導体パッケージと、この半導体パッケージの開口部に取り付けられた光透過板２０とを有する。なお、この第２の実施形態において、上記第１の実施形態と同一の部分には、同一の参照番号を付して、詳細な説明を省略する。
【００５１】
上記半導体素子を製造する工程を説明する。キャビティ部１１に半導体素子チップ１７をダイボンディングペースト１８で固着した後、半導体素子チップ１７と内部電極端子１２とをボンディングワイヤ１９で接続する（ワイヤボンディング工程）。
【００５２】
次に、キャビティ部１１の開口部に、ガラスなどの光透過板２０を接着剤で接合して、半導体素子チップ１７およびボンディングワイヤ１９を気密封止することによって、半導体素子が完成する。
【００５３】
この構成の半導体素子では、上記半導体パッケージを有するので、品質を向上できる。また、図示しないが、この半導体素子を、電子機器に搭載してもよく、この電子機器は、上記半導体パッケージを有するので、品質を向上できる。この電子機器は、例えば、光センサや光ピックアップである。
【００５４】
なお、この発明は上述の実施形態に限定されない。例えば、粗面領域および平滑面領域の外形を、矩形以外に円形にしてもよく、また、半導体素子チップの外形に合わせた形状にしてもよい。また、粗面領域および平滑面領域の配列の順番について、上記ダイボンディングエリア１３の中心から外側において、最初は、粗面領域または平滑面領域のどちらでもよいが、最後が、粗面領域になっていればよい。
【図面の簡単な説明】
【００５５】
【図１Ａ】本発明の半導体パッケージの一実施形態を示す平面図である。
【図１Ｂ】半導体パッケージの断面図である。
【図１Ｃ】半導体パッケージの裏面図である。
【図１Ｄ】半導体素子チップをダイボンドした状態を示す半導体パッケージの裏面図である。
【図２】本発明の半導体素子の一実施形態を示す断面図である。
【図３Ａ】従来の半導体素子の平面図である。
【図３Ｂ】半導体素子の断面図である。
【図３Ｃ】半導体素子の裏面図である。
【図４】従来の半導体素子の不具合な状態を示す説明図である。
【符号の説明】
【００５６】
１０  パッケージ本体
１１  キャビティ部
１２  内部電極端子
１３  ダイボンディングエリア
１４  粗面領域
１５  平滑面領域
１６  外部電極端子
１７  半導体素子チップ
１８  ダイボンディングペースト
１９  ボンディングワイヤ
２０  光透過板
【図１Ａ】
2009064995.tif 000003
【図１Ｂ】
2009064995.tif 000004
【図１Ｃ】
2009064995.tif 000005
【図１Ｄ】
2009064995.tif 000006
【図２】
2009064995.tif 000007
【図３Ａ】
2009064995.tif 000008
【図３Ｂ】
2009064995.tif 000009
【図３Ｃ】
2009064995.tif 000010
【図４】
2009064995.tif 000011