(57)【要約】【課題】ＬＳＩ内の回路ブロックごとの消費電流測定を、外部接続された測定回路で測定可能にする。【解決手段】ＬＳＩ(103)内の各ＣＰＵブロック(104,105)の消費電流測定時には、電流測定専用電源端子(112)に、電流測定用電源(111)および電流測定回路(113)を接続する。そして、ＣＰＵからレジスタ(107)をアクセスして、測定するＣＰＵブロックの電源入力端を電流測定専用電源端子(112)と接続する制御内容をレジスタ(107)に設定する。測定するＣＰＵブロックに接続されているセレクタ(108)は、レジスタ(107)に設定された制御内容に従って、消費電流測定を行うＣＰＵブロックの電源ラインを通常の電源ラインから消費電流測定用の電源ラインに切り替えられ、当該ＣＰＵブロックの消費電流が、電流測定回路(113)により測定される。【選択図】図１
2009085877.tif 000002
【特許請求の範囲】
【請求項１】
複数の回路ブロックが搭載され、該複数の回路ブロックに対して外部から電源を供給するための共通の電源端子が設けられたＬＳＩの消費電流測定方式であって、前記ＬＳＩに、消費電流測定時に、該ＬＳＩの中で測定対象の回路ブロックを除く全ての回路ブロックに対しては前記共通の電源端子からの電流を供給するとともに、測定対象の回路ブロックに対しては該ＬＳＩの外部に接続された電流測定回路を介した電流を供給することによって該測定対象の回路ブロック単独の消費電流を測定可能にする測定電流導入手段を備えたことを特徴とする複数の回路ブロックを搭載したＬＳＩの消費電流測定方式。
【請求項２】
前記ＬＳＩには、複数のＣＰＵブロックが搭載されており、前記測定電流導入手段は、該複数のＣＰＵブロックを前記複数の回路ブロックとして、その消費電流をそれぞれ単独に測定可能にする機能を備えていることを特徴とする請求項１に記載の複数の回路ブロックを搭載したＬＳＩの消費電流測定方式。
【請求項３】
前記ＬＳＩには、ＣＰＵコア用の共通電源に接続されたＣＰＵコアとペリフェラル用の共通電源に接続されたペリフェラルを備えた複数のＣＰＵブロックが搭載されており、前記測定電流導入手段は、前記ＣＰＵブロック内のＣＰＵコア及びペリフェラルを個別の回路ブロックとして、その消費電流をそれぞれ単独に測定可能にする機能を備えていることを特徴とする請求項１に記載の複数の回路ブロックを搭載したＬＳＩの消費電流測定方式。
【請求項４】
前記ＣＰＵブロックにはそれぞれ複数のペリフェラルが備えられており、前記測定電流導入手段は、該複数のペリフェラルの消費電流をそれぞれ単独に測定、または該複数のペリフェラル全体の消費電流を測定可能にする機能を備えていることを特徴とする請求項３に記載の複数の回路ブロックを搭載したＬＳＩの消費電流測定方式。
【請求項５】
前記ＬＳＩには、ＣＰＵコア用電源に接続されたＣＰＵコアとペリフェラル用の共通電源に接続された複数のペリフェラル備えた一つのＣＰＵブロックが搭載されており、前記測定電流導入手段は、前記複数のペリフェラルをそれぞれ個別の回路ブロックとして、各ペリフェラルの消費電流を単独に測定可能にする機能を備えていることを特徴とする請求項１に記載の複数の回路ブロックを搭載したＬＳＩの消費電流測定方式。
【請求項６】
前記測定電流導入手段は、電流測定回路を接続するための電流測定用電源端子と、前記複数の回路ブロックの電源入力端にそれぞれ設けられて、前記共通電源が接続される電源端子と前記電流測定用電源端子のいずれか一方を当該回路ブロックの電源入力端と接続する切替え接続機能を有するセレクタと、該セレクタによる前記切替え接続動作を制御するためのレジスタを備えていることを特徴とする請求項１〜５のいずれか１項に記載の複数の回路ブロックを搭載したＬＳＩの消費電流測定方式。
【請求項７】
前記共通電源が接続される電源端子として、並列接続されて前記複数の回路ブロックに電源を供給する複数個の電源端子が備えられており、前記測定電流導入手段は、前記消費電流測定時に、前記複数個の電源端子を各回路ブロック専用の電源端子または電源端子群に切り分けるスイッチと、該スイッチによる切り分け動作を制御するためのレジスタを備えていることを特徴とする請求項１〜５のいずれか１項に記載の複数の回路ブロックを搭載したＬＳＩの消費電流測定方式。
【請求項８】
複数の回路ブロックが搭載され、該複数の回路ブロックに対して外部から電源を供給するための共通の電源端子が設けられたＬＳＩにおいて、該ＬＳＩの中で測定対象の回路ブロックを除く全ての回路ブロックに対しては前記共通の電源端子からの電流を供給するとともに、測定対象の回路ブロックに対しては該ＬＳＩの外部に接続された電流測定回路を介した電流を供給して該測定対象の回路ブロック単独の消費電流を測定可能にする測定電流導入手段を備えていることを特徴とするＬＳＩ。
【請求項９】
複数のＣＰＵブロックが搭載されており、前記測定電流導入手段は、該複数のＣＰＵブロックを前記複数の回路ブロックとして、その消費電流をそれぞれ単独に測定可能にする機能を備えていることを特徴とする請求項８に記載のＬＳＩ。
【請求項１０】
ＣＰＵコア用の共通電源に接続されたＣＰＵコアとペリフェラル用の共通電源に接続されたペリフェラルを備えた複数のＣＰＵブロックが搭載されており、前記測定電流導入手段は、前記ＣＰＵブロック内のＣＰＵコア及びペリフェラルを個別の回路ブロックとして、その消費電流をそれぞれ単独に測定可能にする機能を備えていることを特徴とする請求項８に記載のＬＳＩ。
【請求項１１】
前記ＣＰＵブロックにはそれぞれ複数のペリフェラルが備えられており、前記測定電流導入手段は、該複数のペリフェラルの消費電流をそれぞれ単独に測定、または該複数のペリフェラル全体の消費電流を測定可能にする機能を備えていることを特徴とする請求項１０に記載のＬＳＩ。
【請求項１２】
ＣＰＵコア用電源に接続されたＣＰＵコアとペリフェラル用の共通電源に接続された複数のペリフェラル備えた一つのＣＰＵブロックが搭載されており、前記測定電流導入手段は、前記複数のペリフェラルをそれぞれ個別の回路ブロックとして、各ペリフェラルの消費電流を単独に測定可能にする機能を備えていることを特徴とする請求項８に記載のＬＳＩ。
【請求項１３】
前記測定電流導入手段は、電流測定回路を接続するための電流測定用電源端子と、前記複数の回路ブロックの電源入力端にそれぞれ設けられて、前記共通電源が接続される電源端子と前記電流測定用電源端子のいずれか一方を当該回路ブロックの電源入力端と接続する切替え接続機能を有するセレクタと、該セレクタによる前記切替え接続動作を制御するためのレジスタを備えていることを特徴とする請求項８〜１２のいずれか１項に記載のＬＳＩ。
【請求項１４】
前記共通電源が接続される電源端子として、並列接続されて前記複数の回路ブロックに電源を供給する複数個の電源端子が備えられており、前記測定電流導入手段は、前記消費電流測定時に、前記複数個の電源端子を各回路ブロック専用の電源端子または電源端子群に切り分けるスイッチと、該スイッチによる切り分け動作を制御するためのレジスタを備えていることを特徴とする請求項８〜１２のいずれか１項に記載のＬＳＩ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のＣＰＵコア等の回路ブロックを搭載したＬＳＩ（large scale integrated circuit；大規模集積回路）における消費電流測定技術に関する。
【背景技術】
【０００２】
携帯端末機器等の電子機器の機能向上により、複数のＣＰＵコアを搭載したＬＳＩが登場している（特許文献１〜４等参照）。このようなＬＳＩは、電源（ＣＰＵコア電源やＩＯ電源など）が各ＣＰＵブロックで共通となっている場合が多い。図４〜図７は、このような複数のＣＰＵブロックを搭載した従来のＬＳＩにおける各ＣＰＵへの電源供給形態を示すブロック図である。
【０００３】
図４では、ＬＳＩ(403)は、複数のＣＰＵブロック(404,405)を備えており、各ＣＰＵブロック(404,405)に対して、共通の電源端子(402)を介して電源(401)から動作電流が供給されている。図５では、ＬＳＩ(503)は、複数のＣＰＵブロック(504,505)を備えており、各ＣＰＵブロック(504,505)に対して、ＣＰＵコア用の共通の電源端子(502)を介してＣＰＵコア用電源(501)から動作電流が供給され、ＩＯ用の共通の電源端子(512)を介してＩＯ用電源(511)から動作電流が供給されている。
【０００４】
図６では、ＬＳＩ(603)は、複数のＣＰＵブロック(604,605)を備えており、さらに各ＣＰＵブロック(604,605)は、ＣＰＵコア(614,615)と複数のペリフェラル（周辺装置）(624,634,…,625,635,…)備えている。各ＣＰＵコア(614,615)に対して、ＣＰＵコア用の共通の電源端子(602)を介してＣＰＵコア用電源(601)から動作電流が供給され、複数のペリフェラル(624,634,…,625,635,…)に対して、ペリフェラル用の共通の電源端子(612)を介してペリフェラル用電源(611)から動作電流が供給されている。
【０００５】
図７は大電流が必要なＬＳＩの例を示しており、そのためＬＳＩ(703)内の複数のＣＰＵブロック(704,705)に対して電源を安定して供給するために、複数の電源端子(702)を並列に接続して共通電源端子(702)として使用し、この共通電源端子(702)を介して電源(701)から動作電流が供給される。
【０００６】
【特許文献１】特開平１０−２６０９５２号公報
【特許文献２】特開平１１−２７２６３２号公報
【特許文献３】特開２００４−０３８７６７号公報
【特許文献４】特開２００７−０４７９６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
携帯端末機器での重要な課題の一つとして消費電流の削減が挙げられ、そのため例えば複数のＣＰＵが搭載されている場合、各ＣＰＵ毎の消費電流を確認する必要が生じたり、あるいは、携帯端末機器において省電力状態時のＩＯ電流が想定した電流値よりも多いといった問題が発生した場合、数多いＩＯ端子のどこに問題があるのか切り分ける必要が生じる。
【０００８】
しかし、上記のように、電源（ＣＰＵコア電源やＩＯ電源など）が各ＣＰＵブロックで共通となっている場合には、ＣＰＵブロックごとの消費電流を測定することができず、どのＣＰＵブロックで電流を消費しているのか切り分けることが困難である。また、数多いＩＯ端子のどこに問題があるのか切り分けるために時間がかかるという問題がある。
【０００９】
このような問題を解消する手段として、図８に示すようにＬＳＩ(803)内部の各ＣＰＵブロック(804,805)の電源入力端にそれぞれ電流測定用回路(806)を設けることにより、ＣＰＵブロックごとの消費電流を測定する方法が考えられる。
【００１０】
図８に示す構成によれば、ＣＰＵブロックごとに消費電流を測定することが可能となり、どのＣＰＵブロックに問題があるのかを簡単に切り分けることができるので、調査時間を短縮することが可能となるが、図８に示す構成では、ＬＳＩ内部に本来必要の無い電流測定回路が入り込むことになり、ダイ面積の増加に繋がる。
【００１１】
さらに、一般的な電流測定方法は測定ラインに直列に抵抗Ｒを入れ、その抵抗の両端の電位差Ｖから求めるものであるため、この電流測定ブロックを搭載することによる電圧降下を発生するという問題がある。消費電流が多い場合は、電流測定用抵抗Ｒの電圧降下によりＬＳＩ内部の電源電圧が入力電圧定格よりも低くなってしまう可能性がある。
【００１２】
本発明の目的は、複数のＣＰＵコア等の回路ブロックを搭載した上記構成のＬＳＩにおいて、このＬＳＩの動作状態における各回路ブロックの消費電流を、ＬＳＩ内に回路ブロックごとに電流測定回路を配置することなく、測定可能にするための手段を提供することにある。
【課題を解決するための手段】
【００１３】
本発明は、複数の回路ブロックが搭載され、該複数の回路ブロックに対して外部から電源を供給するための共通の電源端子が設けられたＬＳＩの消費電流測定方式であって、前記ＬＳＩに、消費電流測定時に、該ＬＳＩの中で測定対象の回路ブロックを除く全ての回路ブロックに対しては前記共通の電源端子からの電流を供給するとともに、測定対象の回路ブロックに対しては該ＬＳＩの外部に接続された電流測定回路を介した電流を供給することによって該測定対象の回路ブロック単独の消費電流を測定可能にする測定電流導入手段を備えたことを特徴とする。
【００１４】
また本発明のＬＳＩは、複数の回路ブロックが搭載され、該複数の回路ブロックに対して外部から電源を供給するための共通の電源端子が設けられた構成において、該ＬＳＩの中で測定対象の回路ブロックを除く全ての回路ブロックに対しては前記共通の電源端子からの電流を供給するとともに、測定対象の回路ブロックに対して該ＬＳＩの外部に接続された電流測定回路を介した電流を供給することによって該測定対象の回路ブロック単独の消費電流を測定可能にする測定電流導入手段を備えていることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、ＬＳＩ内部には、電源ライン分離用のスイッチまたはセレクタを搭載するだけで、ＣＰＵブロックごとの消費電流を測定することが可能になるので、ＬＳＩの消費電流に問題が発生した場合、原因箇所を特定する時間を短縮することができる。
【００１６】
また、ＬＳＩの内部に、ブロックごとに電流測定用回路を組み込む必要は無く、スイッチやセレクタといった小規模な変更だけですむので、ダイ面積の増加を最小限に抑えることができる。
【００１７】
さらに、消費電流測定の専用端子を設けた構成では、異なるブロックの消費電流を測定する場合でも電流測定機器はそのままで、レジスタの切り替えのみで対応が可能となるので、電流測定にかかる時間を短縮することが出来る。
【発明を実施するための最良の形態】
【００１８】
図１は、本発明の第１の実施形態を示すＬＳＩの概略ブロック図である。
【００１９】
本実施形態のＬＳＩ(103)では、消費電流測定専用の電流測定用電源端子(112)が設けられるともに、複数のＣＰＵブロック(104,105)を搭載したＬＳＩ内部に、ＣＰＵブロック(104,105)からアクセス可能なレジスタ(107)、およびレジスタ(107)により制御されてＣＰＵブロック(104,105)の電源入力端を、共通の電源端子(102)または電流測定用電源端子(112)のいずれか一方に切替え接続する機能を有するセレクタ(108)が設けられている。なお、本実施形態で述べているＣＰＵブロックは、ＣＰＵコアブロックのみではなく、そのＣＰＵが制御している周辺ブロックを含む構成であってよい。
【００２０】
通常動作状態では、電流測定専用電源端子(112)には何も接続されず、また、セレクタ(108)は、レジスタ(107)に設定された制御内容に従って、各ＣＰＵブロック(104,105)の電源入力端が、共通の電源端子(102)と接続されるように制御されている。
【００２１】
各ＣＰＵブロック(104,105)の消費電流測定時には、電流測定専用電源端子(112)に、電流測定用電源(111)および電流測定回路(113)を接続する。そして、ＣＰＵからレジスタ(107)をアクセスして、測定するＣＰＵブロックの電源入力端を電流測定専用電源端子(112)と接続する制御内容をレジスタ(107)に設定する。測定するＣＰＵブロックに接続されているセレクタ(108)は、レジスタ(107)に設定された制御内容に従って、消費電流測定を行うＣＰＵブロックの電源ラインを通常の電源ラインから消費電流測定用の電源ラインに切り替える。
【００２２】
例えばＣＰＵ-１ブロック(104)の消費電流を測定する場合には、レジスタ(107)に、ＣＰＵ-１ブロック(104)の電源ラインを電流測定専用電源端子(112)と接続する制御内容が設定される。セレクタ(108)はレジスタ(107)の制御内容に従って電流測定専用電源端子(112)とＣＰＵ-１ブロック(104)の電源入力端を接続するように切替え制御される。また電流測定専用電源端子(112)には、測定者により、測定器（電源、電流計）が接続される。これにより、ＣＰＵ-１ブロック(104)で消費されている電流を測定することが可能となる。
【００２３】
本実施形態では、電流測定専用電源端子(112)を設けているので、このＬＳＩ(103)が端末機器などに組み込まれた状態であっても、外部から測定器（電源、電流計）をこの電流測定専用電源端子(112)に接続することによって、ＬＳＩ(103)に搭載されている複数のＣＰＵブロック(104,105)の消費電流をそれぞれ単独に測定することができる。
【００２４】
また本実施形態では、測定器を構成する電流測定用電源(111)および電流測定回路(113)は、ＬＳＩ(103)の外部に接続されるので、ＬＳＩ電源端子（電流測定専用電源端子(112)）での電圧が定格内に収まるように電流測定用電源(111)の電圧を調整する（電流測定用電源(111)の電圧を電流測定回路(113)での電圧降下分だけ定格電圧よりも高くする）ことができる。したがって、図８を参照して説明した、ＣＰＵブロックに供給される電源電圧が定格電圧よりも低くなる問題を回避することができる。
【００２５】
各ＣＰＵブロックの消費電流測定終了後は、レジスタ(107)には、各ＣＰＵブロック(104,105)の電源入力端を、共通の電源端子(102)と接続する制御内容が設定され、セレクタ(108)は、レジスタ(107)に設定された制御内容に従って、各ＣＰＵブロック(104,105)の電源入力端を、共通の電源端子(102)と接続するように切替え制御される。
【００２６】
図２は、本発明の第２の実施形態を示すＬＳＩの概略ブロック図である。
【００２７】
ＬＳＩ内部のブロックの電源は、図６に示すように、ＣＰＵコアは専用電源となっているものもあるが、ほとんどのブロック（ペリフェラル）は共通電源となっている。本実施形態のＬＳＩ(203)では、これらの共通電源となっているブロックの切り分けも可能にするため、図２に示すように各ブロックへの電源供給ラインにそれぞれセレクタ(208)を設ける。これによって、ＣＰＵブロック内のブロック単位での消費電流測定が可能となり、より細かな切り分けを行うことが出来る。
【００２８】
各ブロックの電流測定は、第１の実施形態における動作と同様に、ＣＰＵ(204or205)からレジスタ(207)をアクセスして、測定するブロックの電源入力端を電流測定専用電源端子(222)と接続する制御内容をレジスタ(207)に設定することにより、測定するブロックのセレクタ(208)を制御して、電源供給を通常の電源ライン（電源端子(202or212）)から電流測定用の電源ライン（電流測定専用電源端子(222)）に切り替えることで行うことが可能である。
【００２９】
本実施形態では、セレクタ(208)によって電流測定用の電源ラインに切り替えられる箇所は一箇所だけではなく、複数の箇所を同時に切り替えることも可能である。このように、複数のブロックの電源ラインを同時に切り替えること、例えばＣＰＵ＿１ブロックに属する全てのブロックの電源ラインを同時に電流測定用電源ラインに切り替えることにより、ＣＰＵブロック単位での消費電流測定も可能となり、あるいは、ＣＰＵ＿１ブロックに属する全てのペリフェラルブロックの電源ラインを同時に電流測定用電源ラインに切り替えることにより、ＣＰＵ＿１ブロックに属する全ペリフェラルブロックの消費電流測定も可能となる。
【００３０】
したがって、消費電流が想定より多いといった問題が生じた場合、まずはＣＰＵブロックといった大きなブロック単位で電流を測定し、どのＣＰＵブロックが原因か特定できたら、そのＣＰＵブロックの各ブロックの消費電流を測定するといったように、セレクタ(208)によって電流測定範囲を狭めていくことで効率的に問題が発生しているブロックを特定することが可能となる。
【００３１】
また、本実施形態では、ＣＰＵブロック単位でセレクタ(208)を設けているため、ＣＰＵブロックが一つしか無い場合にも適用することができる。
【００３２】
図３は、本発明の第３の実施形態を示すＬＳＩの概略ブロック図である。
【００３３】
本実施形態は、図７に示すような、電源が一つの端子ではなく並列接続された複数の端子(702)から供給される場合に適用可能な構成としている。
【００３４】
本実施形態では、供給電源が並列接続された複数の電源端子(302)を介して供給されることを利用して、各ＣＰＵブロック(304,305)への電源ライン間に、レジスタ(307)によりＯＮ／ＯＦＦ可能なスイッチ(308)を設ける。このスイッチ(308)により、電流測定時に限りこれら複数の電源端子を各ブロック専用の電源端子または電源端子群に切り分ける。
【００３５】
即ち、消費電流測定時には、スイッチ(308)がＯＦＦにされることでＣＰＵブロックごとに電源ラインが切り分けられるので、ＣＰＵブロックごとの消費電流を測定することが可能となる。なお、本実施形態の場合、電源端子の数は、少なくともＣＰＵブロックの数だけ設けられていることが必要である。
【００３６】
本実施形態において消費電流測定を行うときには、消費電流を測定したい電源ラインをＬＳＩ(303)外でカットして、そこに外部の電流測定回路(313)を接続する。電流測定開始時にＣＰＵからレジスタ(307)を叩き、スイッチ(308)をＯＦＦにする。スイッチ(308)をＯＦＦとすることで、ＣＰＵ＿１ブロックとＣＰＵ＿２のブロックの電源ラインが分離される。
【００３７】
電源ラインが分離されることで、ＣＰＵブロックごとの消費電流を個別に測定することが可能となる。電流測定後は再びレジスタ(307)を叩き、スイッチ(308)をＯＮに戻すことで、各ＣＰＵブロックに電源を安定して供給する。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１の実施形態を示すブロック図である。
【図２】本発明の第２の実施形態を示すブロック図である。
【図３】本発明の第３の実施形態を示すブロック図である。
【図４】複数のＣＰＵコアを搭載したＬＳＩの従来例を示すブロック図である。
【図５】複数のＣＰＵコアを搭載したＬＳＩの他の従来例を示すブロック図である。
【図６】複数のＣＰＵコアを搭載したＬＳＩの更に他の従来例を示すブロック図である。
【図７】複数のＣＰＵコアを搭載したＬＳＩの更に他の従来例を示すブロック図である。
【図８】複数のＣＰＵコアを搭載したＬＳＩにおける各ＣＰＵの消費電力測定を行うための構成を備えた従来のＬＳＩの例を示すブロック図である。
【符号の説明】
【００３９】
101,301,401,701,801  電源
102,202,212,302,402,502,512,602,612,702,802  電源端子
103、203,403,503,603,703,803  ＬＳＩ
104,105,204,205,304,305,404,405,504,505,604,605,704,705,804,805  ＣＰＵブロック
107,207,307  レジスタ
108,208  セレクタ
111,221  電流測定用電源
112,222  電流測定用電源端子
113,223,313,806  電流測定回路
201,501,601  ＣＰＵコア電源
211,611  ペリフェラル電源
511  ＩＯ電源
【図１】
2009085877.tif 000003
【図２】
2009085877.tif 000004
【図３】
2009085877.tif 000005
【図４】
2009085877.tif 000006
【図５】
2009085877.tif 000007
【図６】
2009085877.tif 000008
【図７】
2009085877.tif 000009
【図８】
2009085877.tif 000010