(57)【要約】【課題】メモリセルの状態が異常状態になっても、メモリ装置を正常に作動させることが可能なメモリ制御装置を提供すること。【解決手段】このメモリ制御装置は、第１のアドレス制御部及び第２のアドレス制御部を有する。メモリ制御装置は、第１のアドレス制御部を用いることにより、アドレス情報に基づいてメモリセルを特定する。メモリ制御装置は、アドレス情報及び書込用情報を含む書込指示情報に応じて、上記特定されたメモリセルに書込用情報を保持させる。メモリ制御装置は、メモリセルが保持している情報に基づいて当該メモリセルの状態が異常状態であるか否かを検出する。メモリ制御装置は、メモリセルの状態が異常状態であると検出された場合に、メモリセルを特定するために用いるアドレス制御部を第1のアドレス制御部から第2のアドレス制御部へ変更する。【選択図】図１
2009237861.tif 000002
【特許請求の範囲】
【請求項１】
情報を保持するメモリセルを複数備えるメモリ装置に適用され、
第1のアドレス制御部を含むとともに、当該第1のアドレス制御部を用いることにより、アドレス情報に基づいて前記メモリセルを特定するメモリセル特定手段と、
アドレス情報及び書込用情報を含む書込指示情報に応じて、前記メモリセル特定手段により特定されたメモリセルに前記書込用情報を保持させる書込処理手段と、
を備えるメモリ制御装置であって、
前記メモリセル特定手段は、第2のアドレス制御部を含むとともに、前記メモリセルを特定するために用いるアドレス制御部を、前記第1のアドレス制御部から当該第2のアドレス制御部へ変更可能に構成され、
前記メモリセルが保持している情報に基づいて当該メモリセルの状態が異常状態であるか否かを検出する状態検出手段と、
前記状態検出手段により前記メモリセルの状態が異常状態であると検出された場合に、前記メモリセル特定手段が当該メモリセルを特定するために用いるアドレス制御部を前記第1のアドレス制御部から前記第2のアドレス制御部へ変更するアドレス制御部変更手段と、
を備えるメモリ制御装置。
【請求項２】
請求項１に記載のメモリ制御装置であって、
前記書込処理手段は、前記書込用情報を符号化することにより当該書込用情報と情報の誤りを検出するための情報とを含む誤り訂正符号を生成し、当該生成した誤り訂正符号を前記メモリセルに保持させるように構成され、
前記状態検出手段は、前記保持されている誤り訂正符号を読み出し、当該読み出した誤り訂正符号に基づいて当該誤り訂正符号が保持されていた前記メモリセルの状態が異常状態であるか否かを検出するように構成されたメモリ制御装置。
【請求項３】
請求項１又は請求項２に記載のメモリ制御装置であって、
前記アドレス制御部は、アドレス制御信号を伝送する信号線であるメモリ制御装置。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載のメモリ制御装置であって、
前記アドレス制御部変更手段は、前記状態検出手段により前記メモリセルの状態が異常状態であると検出された回数が所定の閾値回数よりも大きい場合に、前記メモリセル特定手段が当該メモリセルを特定するために用いるアドレス制御部を前記第1のアドレス制御部から前記第2のアドレス制御部へ変更するように構成されたメモリ制御装置。
【請求項５】
請求項１乃至請求項４のいずれか一項に記載のメモリ制御装置であって、
前記アドレス制御部変更手段は、前記メモリセル特定手段へ供給される電力を変更することにより、前記アドレス制御部を前記第1のアドレス制御部から前記第2のアドレス制御部へ変更するように構成されたメモリ制御装置。
【請求項６】
情報を保持するメモリセルを複数備えるメモリ装置に適用され、
アドレス情報と前記メモリセルとを対応付けたアドレスセル関係を保持する関係保持手段と、
アドレス情報及び書込用情報を含む書込指示情報に応じて、当該書込指示情報に含まれるアドレス情報と前記保持されているアドレスセル関係にて対応付けられている前記メモリセルに前記書込用情報を保持させる書込処理手段と、
を備えるメモリ制御装置であって、
前記メモリセルが保持している情報に基づいて当該メモリセルの状態が異常状態であるか否かを検出する状態検出手段と、
前記状態検出手段により前記メモリセルの状態が異常状態であると検出された場合に、前記保持されているアドレスセル関係にて当該メモリセルと対応付けられているアドレス情報を、他のメモリセルと対応付けるように当該アドレスセル関係を変更する関係変更手段と、
を備えるメモリ制御装置。
【請求項７】
請求項６に記載のメモリ制御装置であって、
前記書込処理手段は、前記書込用情報を符号化することにより当該書込用情報と情報の誤りを検出するための情報とを含む誤り訂正符号を生成し、当該生成した誤り訂正符号を前記メモリセルに保持させるように構成され、
前記状態検出手段は、前記保持されている誤り訂正符号を読み出し、当該読み出した誤り訂正符号に基づいて当該誤り訂正符号が保持されていた前記メモリセルの状態が異常状態であるか否かを検出するように構成されたメモリ制御装置。
【請求項８】
請求項６又は請求項７に記載のメモリ制御装置であって、
前記関係変更手段は、前記状態検出手段により前記メモリセルの状態が異常状態であると検出された場合、前記保持されているアドレスセル関係にて当該メモリセルと対応付けられているアドレス情報を、他のメモリセルであっていずれのアドレス情報とも対応付けられていないメモリセルと対応付けるように当該アドレスセル関係を変更するように構成されたメモリ制御装置。
【請求項９】
請求項６乃至請求項８のいずれか一項に記載のメモリ制御装置であって、
前記関係変更手段は、前記状態検出手段により前記メモリセルの状態が異常状態であると検出された回数が所定の閾値回数よりも大きい場合に、前記保持されているアドレスセル関係にて当該メモリセルと対応付けられているアドレス情報を、他のメモリセルと対応付けるように当該アドレスセル関係を変更するように構成されたメモリ制御装置。
【請求項１０】
請求項６乃至請求項９のいずれか一項に記載のメモリ制御装置であって、
前記関係変更手段は、前記関係保持手段へ供給される電力を変更することにより、前記アドレスセル関係を変更するように構成されたメモリ制御装置。
【請求項１１】
情報を保持する複数のメモリセルと、
第1のアドレス制御部を含むとともに、当該第1のアドレス制御部を用いることにより、アドレス情報に基づいて前記メモリセルを特定するメモリセル特定手段と、
アドレス情報及び書込用情報を含む書込指示情報に応じて、前記メモリセル特定手段により特定されたメモリセルに前記書込用情報を保持させる書込処理手段と、
を備えるメモリ装置であって、
前記メモリセル特定手段は、第2のアドレス制御部を含むとともに、前記メモリセルを特定するために用いるアドレス制御部を、前記第1のアドレス制御部から当該第2のアドレス制御部へ変更可能に構成され、
前記メモリセルが保持している情報に基づいて当該メモリセルの状態が異常状態であるか否かを検出する状態検出手段と、
前記状態検出手段により前記メモリセルの状態が異常状態であると検出された場合に、前記メモリセル特定手段が当該メモリセルを特定するために用いるアドレス制御部を前記第1のアドレス制御部から前記第2のアドレス制御部へ変更するアドレス制御部変更手段と、
を備えるメモリ装置。
【請求項１２】
請求項１１に記載のメモリ装置であって、
前記書込処理手段は、前記書込用情報を符号化することにより当該書込用情報と情報の誤りを検出するための情報とを含む誤り訂正符号を生成し、当該生成した誤り訂正符号を前記メモリセルに保持させるように構成され、
前記状態検出手段は、前記保持されている誤り訂正符号を読み出し、当該読み出した誤り訂正符号に基づいて当該誤り訂正符号が保持されていた前記メモリセルの状態が異常状態であるか否かを検出するように構成されたメモリ装置。
【請求項１３】
情報を保持する複数のメモリセルと、
アドレス情報と前記メモリセルとを対応付けたアドレスセル関係を保持する関係保持手段と、
アドレス情報及び書込用情報を含む書込指示情報に応じて、当該書込指示情報に含まれるアドレス情報と前記保持されているアドレスセル関係にて対応付けられている前記メモリセルに前記書込用情報を保持させる書込処理手段と、
を備えるメモリ装置であって、
前記メモリセルが保持している情報に基づいて当該メモリセルの状態が異常状態であるか否かを検出する状態検出手段と、
前記状態検出手段により前記メモリセルの状態が異常状態であると検出された場合に、前記保持されているアドレスセル関係にて当該メモリセルと対応付けられているアドレス情報を、他のメモリセルと対応付けるように当該アドレスセル関係を変更する関係変更手段と、
を備えるメモリ装置。
【請求項１４】
請求項１３に記載のメモリ装置であって、
前記書込処理手段は、前記書込用情報を符号化することにより当該書込用情報と情報の誤りを検出するための情報とを含む誤り訂正符号を生成し、当該生成した誤り訂正符号を前記メモリセルに保持させるように構成され、
前記状態検出手段は、前記保持されている誤り訂正符号を読み出し、当該読み出した誤り訂正符号に基づいて当該誤り訂正符号が保持されていた前記メモリセルの状態が異常状態であるか否かを検出するように構成されたメモリ装置。
【請求項１５】
情報を保持するメモリセルを複数備えるとともに、第1のアドレス制御部を含み且つ当該第1のアドレス制御部を用いることによりアドレス情報に基づいて前記メモリセルを特定するメモリセル特定手段を備えるメモリ装置を制御するために、
アドレス情報及び書込用情報を含む書込指示情報に応じて、前記メモリセル特定手段により特定されたメモリセルに前記書込用情報を保持させる書込処理工程を含むメモリ制御方法であって、
前記メモリセル特定手段は、第2のアドレス制御部を含むとともに、前記メモリセルを特定するために用いるアドレス制御部を、前記第1のアドレス制御部から当該第2のアドレス制御部へ変更可能に構成され、
前記メモリセルが保持している情報に基づいて当該メモリセルの状態が異常状態であるか否かを検出する状態検出工程と、
前記状態検出工程により前記メモリセルの状態が異常状態であると検出された場合に、前記メモリセル特定手段が当該メモリセルを特定するために用いるアドレス制御部を前記第1のアドレス制御部から前記第2のアドレス制御部へ変更するアドレス制御部変更工程と、
を含むメモリ制御方法。
【請求項１６】
請求項１５に記載のメモリ制御方法であって、
前記書込処理工程は、前記書込用情報を符号化することにより当該書込用情報と情報の誤りを検出するための情報とを含む誤り訂正符号を生成し、当該生成した誤り訂正符号を前記メモリセルに保持させるように構成され、
前記状態検出工程は、前記保持されている誤り訂正符号を読み出し、当該読み出した誤り訂正符号に基づいて当該誤り訂正符号が保持されていた前記メモリセルの状態が異常状態であるか否かを検出するように構成されたメモリ制御方法。
【請求項１７】
情報を保持するメモリセルを複数備えるとともにアドレス情報と前記メモリセルとを対応付けたアドレスセル関係を保持する関係保持手段を備えるメモリ装置を制御するために、
アドレス情報及び書込用情報を含む書込指示情報に応じて、当該書込指示情報に含まれるアドレス情報と前記保持されているアドレスセル関係にて対応付けられている前記メモリセルに前記書込用情報を保持させる書込処理工程を含むメモリ制御方法であって、
前記メモリセルが保持している情報に基づいて当該メモリセルの状態が異常状態であるか否かを検出する状態検出工程と、
前記状態検出工程により前記メモリセルの状態が異常状態であると検出された場合に、前記保持されているアドレスセル関係にて当該メモリセルと対応付けられているアドレス情報を、他のメモリセルと対応付けるように当該アドレスセル関係を変更する関係変更工程と、
を含むメモリ制御方法。
【請求項１８】
請求項１７に記載のメモリ制御方法であって、
前記書込処理工程は、前記書込用情報を符号化することにより当該書込用情報と情報の誤りを検出するための情報とを含む誤り訂正符号を生成し、当該生成した誤り訂正符号を前記メモリセルに保持させるように構成され、
前記状態検出工程は、前記保持されている誤り訂正符号を読み出し、当該読み出した誤り訂正符号に基づいて当該誤り訂正符号が保持されていた前記メモリセルの状態が異常状態であるか否かを検出するように構成されたメモリ制御方法。
【請求項１９】
情報を保持するメモリセルを複数備えるとともに、第1のアドレス制御部を含み且つ当該第1のアドレス制御部を用いることによりアドレス情報に基づいて前記メモリセルを特定するメモリセル特定手段を備えるメモリ装置に適用されるメモリ制御装置に、
アドレス情報及び書込用情報を含む書込指示情報に応じて、前記メモリセル特定手段により特定されたメモリセルに前記書込用情報を保持させる書込処理手段を実現させるためのメモリ制御プログラムであって、
前記メモリセル特定手段は、第2のアドレス制御部を含むとともに、前記メモリセルを特定するために用いるアドレス制御部を、前記第1のアドレス制御部から当該第2のアドレス制御部へ変更可能に構成され、
更に、前記メモリ制御装置に、
前記メモリセルが保持している情報に基づいて当該メモリセルの状態が異常状態であるか否かを検出する状態検出手段と、
前記状態検出手段により前記メモリセルの状態が異常状態であると検出された場合に、前記メモリセル特定手段が当該メモリセルを特定するために用いるアドレス制御部を前記第1のアドレス制御部から前記第2のアドレス制御部へ変更するアドレス制御部変更手段と、
を実現させるためのメモリ制御プログラム。
【請求項２０】
請求項１９に記載のメモリ制御プログラムであって、
前記書込処理手段は、前記書込用情報を符号化することにより当該書込用情報と情報の誤りを検出するための情報とを含む誤り訂正符号を生成し、当該生成した誤り訂正符号を前記メモリセルに保持させるように構成され、
前記状態検出手段は、前記保持されている誤り訂正符号を読み出し、当該読み出した誤り訂正符号に基づいて当該誤り訂正符号が保持されていた前記メモリセルの状態が異常状態であるか否かを検出するように構成されたメモリ制御プログラム。
【請求項２１】
情報を保持するメモリセルを複数備えるとともにアドレス情報と前記メモリセルとを対応付けたアドレスセル関係を保持する関係保持手段を備えるメモリ装置に適用されるメモリ制御装置に、
アドレス情報及び書込用情報を含む書込指示情報に応じて、当該書込指示情報に含まれるアドレス情報と前記保持されているアドレスセル関係にて対応付けられている前記メモリセルに前記書込用情報を保持させる書込処理手段と、
前記メモリセルが保持している情報に基づいて当該メモリセルの状態が異常状態であるか否かを検出する状態検出手段と、
前記状態検出手段により前記メモリセルの状態が異常状態であると検出された場合に、前記保持されているアドレスセル関係にて当該メモリセルと対応付けられているアドレス情報を、他のメモリセルと対応付けるように当該アドレスセル関係を変更する関係変更手段と、
を実現させるためのメモリ制御プログラム。
【請求項２２】
請求項２１に記載のメモリ制御プログラムであって、
前記書込処理手段は、前記書込用情報を符号化することにより当該書込用情報と情報の誤りを検出するための情報とを含む誤り訂正符号を生成し、当該生成した誤り訂正符号を前記メモリセルに保持させるように構成され、
前記状態検出手段は、前記保持されている誤り訂正符号を読み出し、当該読み出した誤り訂正符号に基づいて当該誤り訂正符号が保持されていた前記メモリセルの状態が異常状態であるか否かを検出するように構成されたメモリ制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報を保持するメモリセルを複数備えるメモリ装置に適用されるメモリ制御装置に関する。
【背景技術】
【０００２】
情報を保持するメモリセルを複数備えるメモリ装置が知られている。この種のメモリ装置においては、アドレス情報とメモリセルとが対応付けられている。そして、外部装置（例えば、ＣＰＵ等）は、アドレス情報を含む書込指示情報をメモリ装置に送ることにより、そのアドレス情報に対応付けられたメモリセルに情報を保持させるとともに、必要に応じて保持されている情報を読み出す。
【０００３】
従って、一部のメモリセルの状態が異常状態となった場合において、そのメモリセルが書込指示情報に含まれるアドレス情報に対応付けられたメモリセルであるとき、外部装置はメモリ装置に情報を保持させることができない。同様に、この場合、メモリセルが読出指示情報に含まれるアドレス情報に対応付けられたメモリセルであるとき、外部装置はメモリ装置に保持されている情報を正確に読み出すことができない。
【０００４】
そこで、この種のメモリ制御装置の一つとして、特許文献１に記載の制御装置は、アドレス情報とメモリセルとを対応付けたアドレスセル関係を保持する。この制御装置は、書込指示情報を受け取ると、保持されているアドレスセル関係にてその書込指示情報内のアドレス情報と対応付けられているメモリセルに書込指示情報内の書込用情報を保持させる。同様に、制御装置は、読出指示情報を受け取ると、保持されているアドレスセル関係にてその読出指示情報内のアドレス情報と対応付けられているメモリセルに保持されている情報を読み出す。
【特許文献１】特開２００３−５１１９９号公報
【０００５】
この制御装置においては、上記アドレスセル関係は、メモリ装置の製造時（動作テスト時）にて、異常状態にあるメモリセルに代えて予備のメモリセルを使用するように設定される。従って、動作テスト時にて一部のメモリセルの状態が異常状態であっても、すべてのアドレス情報に正常状態にあるメモリセルを対応付けることができる。即ち、メモリ装置を正常に動作させることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、上記制御装置は、メモリセルの状態を検出するように構成されていない。従って、メモリ装置が使用されている間にメモリセルの状態が異常状態となった場合、アドレスセル関係を変更することができない。即ち、メモリ装置が使用されている間に、メモリセルの状態が異常状態となった場合、メモリ装置を正常に作動させることができない虞があった。なお、メモリセルを特定するために用いられるアドレス制御部（例えば、アドレス制御信号を伝送する信号線）として、第１のアドレス制御部と第２のアドレス制御部（予備のアドレス制御部）とが設けられた制御装置においても、同様の課題が存在する。
【０００７】
このため、本発明の目的は、上述した課題である「メモリセルの状態が異常状態になった場合にメモリ装置を正常に作動させることができないこと」を解決することが可能なメモリ制御装置を提供することにある。
【課題を解決するための手段】
【０００８】
かかる目的を達成するため本発明の一形態であるメモリ制御装置は、
情報を保持するメモリセルを複数備えるメモリ装置に適用され、
第1のアドレス制御部を含むとともに、当該第1のアドレス制御部を用いることにより、アドレス情報に基づいて前記メモリセルを特定するメモリセル特定手段と、
アドレス情報及び書込用情報を含む書込指示情報に応じて、前記メモリセル特定手段により特定されたメモリセルに前記書込用情報を保持させる書込処理手段と、
を備える。
更に、
前記メモリセル特定手段は、第2のアドレス制御部を含むとともに、前記メモリセルを特定するために用いるアドレス制御部を、前記第1のアドレス制御部から当該第2のアドレス制御部へ変更可能に構成される。
加えて、このメモリ制御装置は、
前記メモリセルが保持している情報に基づいて当該メモリセルの状態が異常状態であるか否かを検出する状態検出手段と、
前記状態検出手段により前記メモリセルの状態が異常状態であると検出された場合に、前記メモリセル特定手段が当該メモリセルを特定するために用いるアドレス制御部を前記第1のアドレス制御部から前記第2のアドレス制御部へ変更するアドレス制御部変更手段と、
を備える。
【０００９】
また、本発明の他の形態であるメモリ制御装置は、
情報を保持するメモリセルを複数備えるメモリ装置に適用され、
アドレス情報と前記メモリセルとを対応付けたアドレスセル関係を保持する関係保持手段と、
アドレス情報及び書込用情報を含む書込指示情報に応じて、当該書込指示情報に含まれるアドレス情報と前記保持されているアドレスセル関係にて対応付けられている前記メモリセルに前記書込用情報を保持させる書込処理手段と、
を備える。
更に、このメモリ制御装置は、
前記メモリセルが保持している情報に基づいて当該メモリセルの状態が異常状態であるか否かを検出する状態検出手段と、
前記状態検出手段により前記メモリセルの状態が異常状態であると検出された場合に、前記保持されているアドレスセル関係にて当該メモリセルと対応付けられているアドレス情報を、他のメモリセルと対応付けるように当該アドレスセル関係を変更する関係変更手段と、
を備える。
【００１０】
また、本発明の他の形態であるメモリ装置は、
情報を保持する複数のメモリセルと、
第1のアドレス制御部を含むとともに、当該第1のアドレス制御部を用いることにより、アドレス情報に基づいて前記メモリセルを特定するメモリセル特定手段と、
アドレス情報及び書込用情報を含む書込指示情報に応じて、前記メモリセル特定手段により特定されたメモリセルに前記書込用情報を保持させる書込処理手段と、
を備える。
更に、
前記メモリセル特定手段は、第2のアドレス制御部を含むとともに、前記メモリセルを特定するために用いるアドレス制御部を、前記第1のアドレス制御部から当該第2のアドレス制御部へ変更可能に構成される。
加えて、このメモリ装置は、
前記メモリセルが保持している情報に基づいて当該メモリセルの状態が異常状態であるか否かを検出する状態検出手段と、
前記状態検出手段により前記メモリセルの状態が異常状態であると検出された場合に、前記メモリセル特定手段が当該メモリセルを特定するために用いるアドレス制御部を前記第1のアドレス制御部から前記第2のアドレス制御部へ変更するアドレス制御部変更手段と、
を備える。
【００１１】
また、本発明の他の形態であるメモリ装置は、
情報を保持する複数のメモリセルと、
アドレス情報と前記メモリセルとを対応付けたアドレスセル関係を保持する関係保持手段と、
アドレス情報及び書込用情報を含む書込指示情報に応じて、当該書込指示情報に含まれるアドレス情報と前記保持されているアドレスセル関係にて対応付けられている前記メモリセルに前記書込用情報を保持させる書込処理手段と、
を備える。
更に、このメモリ装置は、
前記メモリセルが保持している情報に基づいて当該メモリセルの状態が異常状態であるか否かを検出する状態検出手段と、
前記状態検出手段により前記メモリセルの状態が異常状態であると検出された場合に、前記保持されているアドレスセル関係にて当該メモリセルと対応付けられているアドレス情報を、他のメモリセルと対応付けるように当該アドレスセル関係を変更する関係変更手段と、
を備える。
【００１２】
また、本発明の他の形態であるメモリ制御方法は、
情報を保持するメモリセルを複数備えるとともに、第1のアドレス制御部を含み且つ当該第1のアドレス制御部を用いることによりアドレス情報に基づいて前記メモリセルを特定するメモリセル特定手段を備えるメモリ装置を制御するために、
アドレス情報及び書込用情報を含む書込指示情報に応じて、前記メモリセル特定手段により特定されたメモリセルに前記書込用情報を保持させる書込処理工程を含む方法である。
更に、
前記メモリセル特定手段は、第2のアドレス制御部を含むとともに、前記メモリセルを特定するために用いるアドレス制御部を、前記第1のアドレス制御部から当該第2のアドレス制御部へ変更可能に構成される。
加えて、このメモリ制御方法は、
前記メモリセルが保持している情報に基づいて当該メモリセルの状態が異常状態であるか否かを検出する状態検出工程と、
前記状態検出工程により前記メモリセルの状態が異常状態であると検出された場合に、前記メモリセル特定手段が当該メモリセルを特定するために用いるアドレス制御部を前記第1のアドレス制御部から前記第2のアドレス制御部へ変更するアドレス制御部変更工程と、
を含む。
【００１３】
また、本発明の他の形態であるメモリ制御方法は、
情報を保持するメモリセルを複数備えるとともにアドレス情報と前記メモリセルとを対応付けたアドレスセル関係を保持する関係保持手段を備えるメモリ装置を制御するために、
アドレス情報及び書込用情報を含む書込指示情報に応じて、当該書込指示情報に含まれるアドレス情報と前記保持されているアドレスセル関係にて対応付けられている前記メモリセルに前記書込用情報を保持させる書込処理工程を含む方法である。
更に、このメモリ制御方法は、
前記メモリセルが保持している情報に基づいて当該メモリセルの状態が異常状態であるか否かを検出する状態検出工程と、
前記状態検出工程により前記メモリセルの状態が異常状態であると検出された場合に、前記保持されているアドレスセル関係にて当該メモリセルと対応付けられているアドレス情報を、他のメモリセルと対応付けるように当該アドレスセル関係を変更する関係変更工程と、
を含む。
【００１４】
また、本発明の他の形態であるメモリ制御プログラムは、
情報を保持するメモリセルを複数備えるとともに、第1のアドレス制御部を含み且つ当該第1のアドレス制御部を用いることによりアドレス情報に基づいて前記メモリセルを特定するメモリセル特定手段を備えるメモリ装置に適用されるメモリ制御装置に、
アドレス情報及び書込用情報を含む書込指示情報に応じて、前記メモリセル特定手段により特定されたメモリセルに前記書込用情報を保持させる書込処理手段を実現させるためのプログラムである。
更に、
前記メモリセル特定手段は、第2のアドレス制御部を含むとともに、前記メモリセルを特定するために用いるアドレス制御部を、前記第1のアドレス制御部から当該第2のアドレス制御部へ変更可能に構成される。
加えて、このメモリ制御プログラムは、
前記メモリ制御装置に、
前記メモリセルが保持している情報に基づいて当該メモリセルの状態が異常状態であるか否かを検出する状態検出手段と、
前記状態検出手段により前記メモリセルの状態が異常状態であると検出された場合に、前記メモリセル特定手段が当該メモリセルを特定するために用いるアドレス制御部を前記第1のアドレス制御部から前記第2のアドレス制御部へ変更するアドレス制御部変更手段と、
を実現させるためのプログラムである。
【００１５】
また、本発明の他の形態であるメモリ制御プログラムは、
情報を保持するメモリセルを複数備えるとともにアドレス情報と前記メモリセルとを対応付けたアドレスセル関係を保持する関係保持手段を備えるメモリ装置に適用されるメモリ制御装置に、
アドレス情報及び書込用情報を含む書込指示情報に応じて、当該書込指示情報に含まれるアドレス情報と前記保持されているアドレスセル関係にて対応付けられている前記メモリセルに前記書込用情報を保持させる書込処理手段と、
前記メモリセルが保持している情報に基づいて当該メモリセルの状態が異常状態であるか否かを検出する状態検出手段と、
前記状態検出手段により前記メモリセルの状態が異常状態であると検出された場合に、前記保持されているアドレスセル関係にて当該メモリセルと対応付けられているアドレス情報を、他のメモリセルと対応付けるように当該アドレスセル関係を変更する関係変更手段と、
を実現させるためのプログラムである。
【発明の効果】
【００１６】
本発明は、以上のように構成されることにより、メモリセルの状態が異常状態になっても、メモリ装置を正常に作動させることができる。
【発明を実施するための最良の形態】
【００１７】
本発明の一形態であるメモリ制御装置は、
情報を保持するメモリセルを複数備えるメモリ装置に適用され、
第1のアドレス制御部を含むとともに、当該第1のアドレス制御部を用いることにより、アドレス情報に基づいて前記メモリセルを特定するメモリセル特定手段と、
アドレス情報及び書込用情報を含む書込指示情報に応じて、前記メモリセル特定手段により特定されたメモリセルに前記書込用情報を保持させる書込処理手段と、
を備える。
更に、
前記メモリセル特定手段は、第2のアドレス制御部を含むとともに、前記メモリセルを特定するために用いるアドレス制御部を、前記第1のアドレス制御部から当該第2のアドレス制御部へ変更可能に構成される。
加えて、このメモリ制御装置は、
前記メモリセルが保持している情報に基づいて当該メモリセルの状態が異常状態であるか否かを検出する状態検出手段と、
前記状態検出手段により前記メモリセルの状態が異常状態であると検出された場合に、前記メモリセル特定手段が当該メモリセルを特定するために用いるアドレス制御部を前記第1のアドレス制御部から前記第2のアドレス制御部へ変更するアドレス制御部変更手段と、
を備える。
【００１８】
これによれば、メモリ装置が使用されている間にメモリセルの状態が異常状態であるか否かを検出することができる。従って、メモリ装置が使用されている間に、第1のアドレス制御部の状態が異常状態（正常状態でない状態）となることによって、メモリセルの状態が異常状態となった場合、第2のアドレス制御部を用いることにより、そのメモリセルに情報を保持させることができる。この結果、メモリ装置を正常に作動させることができる。
【００１９】
この場合、上記メモリ制御装置は、
アドレス情報を含む読出指示情報に応じて、前記メモリセル特定手段により特定されたメモリセルに保持されている情報を読み出す読出処理手段を備えることが好適である。
【００２０】
この場合、
前記書込処理手段は、前記書込用情報を符号化することにより当該書込用情報と情報の誤りを検出するための情報とを含む誤り訂正符号を生成し、当該生成した誤り訂正符号を前記メモリセルに保持させるように構成され、
前記状態検出手段は、前記保持されている誤り訂正符号を読み出し、当該読み出した誤り訂正符号に基づいて当該誤り訂正符号が保持されていた前記メモリセルの状態が異常状態であるか否かを検出するように構成されることが好適である。
【００２１】
これによれば、メモリセルの状態が異常状態であるか否かを容易に検出することができる。
【００２２】
この場合、
前記アドレス制御部は、アドレス制御信号を伝送する信号線であることが好適である。
【００２３】
この場合、
前記アドレス制御部変更手段は、前記状態検出手段により前記メモリセルの状態が異常状態であると検出された回数が所定の閾値回数よりも大きい場合に、前記メモリセル特定手段が当該メモリセルを特定するために用いるアドレス制御部を前記第1のアドレス制御部から前記第2のアドレス制御部へ変更するように構成されることが好適である。
【００２４】
これによれば、異常状態にあると検出されたメモリセルを特定するために用いられるアドレス制御部の状態が実際に異常状態である（正常状態でない）確率をより高めることができる。従って、無駄に第2のアドレス制御部が使用されることを防止することができる。
【００２５】
この場合、
前記アドレス制御部変更手段は、前記メモリセル特定手段へ供給される電力を変更することにより、前記アドレス制御部を前記第1のアドレス制御部から前記第2のアドレス制御部へ変更するように構成されることが好適である。
【００２６】
これによれば、例えば、メモリセル特定手段が用いるアドレス制御部を変更するためにメモリセル特定手段が通常の作動時と異なる電圧を必要とするように構成されている場合（例えば、アドレス制御部を変更するために通常の作動時よりも高い電圧を必要とする場合）であっても、より確実に、メモリセル特定手段が用いるアドレス制御部を変更することができる。
【００２７】
また、本発明の他の形態であるメモリ制御装置は、
情報を保持するメモリセルを複数備えるメモリ装置に適用され、
アドレス情報と前記メモリセルとを対応付けたアドレスセル関係を保持する関係保持手段と、
アドレス情報及び書込用情報を含む書込指示情報に応じて、当該書込指示情報に含まれるアドレス情報と前記保持されているアドレスセル関係にて対応付けられている前記メモリセルに前記書込用情報を保持させる書込処理手段と、
を備える。
更に、このメモリ制御装置は、
前記メモリセルが保持している情報に基づいて当該メモリセルの状態が異常状態であるか否かを検出する状態検出手段と、
前記状態検出手段により前記メモリセルの状態が異常状態であると検出された場合に、前記保持されているアドレスセル関係にて当該メモリセルと対応付けられているアドレス情報を、他のメモリセルと対応付けるように当該アドレスセル関係を変更する関係変更手段と、
を備える。
【００２８】
これによれば、メモリ装置が使用されている間にメモリセルの状態が異常状態であるか否かを検出することができる。従って、メモリ装置が使用されている間にメモリセルの状態が異常状態（正常状態でない状態）となった場合、他のメモリセルに情報を保持させることができる。この結果、メモリ装置を正常に作動させることができる。
【００２９】
この場合、上記メモリ制御装置は、
アドレス情報を含む読出指示情報に応じて、当該読出指示情報に含まれるアドレス情報と前記保持されているアドレスセル関係にて対応付けられている前記メモリセルに保持されている情報を読み出す読出処理手段を備えることが好適である。
【００３０】
この場合、
前記書込処理手段は、前記書込用情報を符号化することにより当該書込用情報と情報の誤りを検出するための情報とを含む誤り訂正符号を生成し、当該生成した誤り訂正符号を前記メモリセルに保持させるように構成され、
前記状態検出手段は、前記保持されている誤り訂正符号を読み出し、当該読み出した誤り訂正符号に基づいて当該誤り訂正符号が保持されていた前記メモリセルの状態が異常状態であるか否かを検出するように構成されることが好適である。
【００３１】
これによれば、メモリセルの状態が異常状態であるか否かを容易に検出することができる。
【００３２】
この場合、
前記関係変更手段は、前記状態検出手段により前記メモリセルの状態が異常状態であると検出された場合、前記保持されているアドレスセル関係にて当該メモリセルと対応付けられているアドレス情報を、他のメモリセルであっていずれのアドレス情報とも対応付けられていないメモリセルと対応付けるように当該アドレスセル関係を変更するように構成されることが好適である。
【００３３】
これによれば、すべてのアドレス情報に正常状態にあるメモリセルを対応付けることができる。従って、メモリ装置をより一層確実に作動させることができる。
【００３４】
この場合、
前記関係変更手段は、前記状態検出手段により前記メモリセルの状態が異常状態であると検出された回数が所定の閾値回数よりも大きい場合に、前記保持されているアドレスセル関係にて当該メモリセルと対応付けられているアドレス情報を、他のメモリセルと対応付けるように当該アドレスセル関係を変更するように構成されることが好適である。
【００３５】
これによれば、異常状態にあると検出されたメモリセルの状態が実際に異常状態である（正常状態でない）確率をより高めることができる。従って、無駄に予備のメモリセルが使用されることを防止することができる。
【００３６】
この場合、
前記関係変更手段は、前記関係保持手段へ供給される電力を変更することにより、前記アドレスセル関係を変更するように構成されることが好適である。
【００３７】
これによれば、例えば、関係保持手段が保持するアドレスセル関係を変更するために関係保持手段が通常の作動時と異なる電圧を必要とするように構成されている場合（例えば、アドレスセル関係を変更するために通常の作動時よりも高い電圧を必要とする場合）であっても、より確実に、アドレスセル関係を変更することができる。
【００３８】
また、本発明の他の形態であるメモリ装置は、
情報を保持する複数のメモリセルと、
第1のアドレス制御部を含むとともに、当該第1のアドレス制御部を用いることにより、アドレス情報に基づいて前記メモリセルを特定するメモリセル特定手段と、
アドレス情報及び書込用情報を含む書込指示情報に応じて、前記メモリセル特定手段により特定されたメモリセルに前記書込用情報を保持させる書込処理手段と、
を備える。
更に、
前記メモリセル特定手段は、第2のアドレス制御部を含むとともに、前記メモリセルを特定するために用いるアドレス制御部を、前記第1のアドレス制御部から当該第2のアドレス制御部へ変更可能に構成される。
加えて、このメモリ装置は、
前記メモリセルが保持している情報に基づいて当該メモリセルの状態が異常状態であるか否かを検出する状態検出手段と、
前記状態検出手段により前記メモリセルの状態が異常状態であると検出された場合に、前記メモリセル特定手段が当該メモリセルを特定するために用いるアドレス制御部を前記第1のアドレス制御部から前記第2のアドレス制御部へ変更するアドレス制御部変更手段と、
を備える。
【００３９】
この場合、上記メモリ装置は、
アドレス情報を含む読出指示情報に応じて、前記メモリセル特定手段により特定されたメモリセルに保持されている情報を読み出す読出処理手段を備えることが好適である。
【００４０】
この場合、
前記書込処理手段は、前記書込用情報を符号化することにより当該書込用情報と情報の誤りを検出するための情報とを含む誤り訂正符号を生成し、当該生成した誤り訂正符号を前記メモリセルに保持させるように構成され、
前記状態検出手段は、前記保持されている誤り訂正符号を読み出し、当該読み出した誤り訂正符号に基づいて当該誤り訂正符号が保持されていた前記メモリセルの状態が異常状態であるか否かを検出するように構成されることが好適である。
【００４１】
また、本発明の他の形態であるメモリ装置は、
情報を保持する複数のメモリセルと、
アドレス情報と前記メモリセルとを対応付けたアドレスセル関係を保持する関係保持手段と、
アドレス情報及び書込用情報を含む書込指示情報に応じて、当該書込指示情報に含まれるアドレス情報と前記保持されているアドレスセル関係にて対応付けられている前記メモリセルに前記書込用情報を保持させる書込処理手段と、
を備える。
更に、このメモリ装置は、
前記メモリセルが保持している情報に基づいて当該メモリセルの状態が異常状態であるか否かを検出する状態検出手段と、
前記状態検出手段により前記メモリセルの状態が異常状態であると検出された場合に、前記保持されているアドレスセル関係にて当該メモリセルと対応付けられているアドレス情報を、他のメモリセルと対応付けるように当該アドレスセル関係を変更する関係変更手段と、
を備える。
【００４２】
この場合、上記メモリ装置は、
アドレス情報を含む読出指示情報に応じて、当該読出指示情報に含まれるアドレス情報と前記保持されているアドレスセル関係にて対応付けられている前記メモリセルに保持されている情報を読み出す読出処理手段を備えることが好適である。
【００４３】
この場合、
前記書込処理手段は、前記書込用情報を符号化することにより当該書込用情報と情報の誤りを検出するための情報とを含む誤り訂正符号を生成し、当該生成した誤り訂正符号を前記メモリセルに保持させるように構成され、
前記状態検出手段は、前記保持されている誤り訂正符号を読み出し、当該読み出した誤り訂正符号に基づいて当該誤り訂正符号が保持されていた前記メモリセルの状態が異常状態であるか否かを検出するように構成されることが好適である。
【００４４】
また、本発明の他の形態であるメモリ制御方法は、
情報を保持するメモリセルを複数備えるとともに、第1のアドレス制御部を含み且つ当該第1のアドレス制御部を用いることによりアドレス情報に基づいて前記メモリセルを特定するメモリセル特定手段を備えるメモリ装置を制御するために、
アドレス情報及び書込用情報を含む書込指示情報に応じて、前記メモリセル特定手段により特定されたメモリセルに前記書込用情報を保持させる書込処理工程を含む方法である。
更に、
前記メモリセル特定手段は、第2のアドレス制御部を含むとともに、前記メモリセルを特定するために用いるアドレス制御部を、前記第1のアドレス制御部から当該第2のアドレス制御部へ変更可能に構成される。
加えて、このメモリ制御方法は、
前記メモリセルが保持している情報に基づいて当該メモリセルの状態が異常状態であるか否かを検出する状態検出工程と、
前記状態検出工程により前記メモリセルの状態が異常状態であると検出された場合に、前記メモリセル特定手段が当該メモリセルを特定するために用いるアドレス制御部を前記第1のアドレス制御部から前記第2のアドレス制御部へ変更するアドレス制御部変更工程と、
を含む。
【００４５】
この場合、上記メモリ制御方法は、
アドレス情報を含む読出指示情報に応じて、前記メモリセル特定手段により特定されたメモリセルに保持されている情報を読み出す読出処理工程を含むことが好適である。
【００４６】
この場合、
前記書込処理工程は、前記書込用情報を符号化することにより当該書込用情報と情報の誤りを検出するための情報とを含む誤り訂正符号を生成し、当該生成した誤り訂正符号を前記メモリセルに保持させるように構成され、
前記状態検出工程は、前記保持されている誤り訂正符号を読み出し、当該読み出した誤り訂正符号に基づいて当該誤り訂正符号が保持されていた前記メモリセルの状態が異常状態であるか否かを検出するように構成されることが好適である。
【００４７】
また、本発明の他の形態であるメモリ制御方法は、
情報を保持するメモリセルを複数備えるとともにアドレス情報と前記メモリセルとを対応付けたアドレスセル関係を保持する関係保持手段を備えるメモリ装置を制御するために、
アドレス情報及び書込用情報を含む書込指示情報に応じて、当該書込指示情報に含まれるアドレス情報と前記保持されているアドレスセル関係にて対応付けられている前記メモリセルに前記書込用情報を保持させる書込処理工程を含む方法である。
更に、このメモリ制御方法は、
前記メモリセルが保持している情報に基づいて当該メモリセルの状態が異常状態であるか否かを検出する状態検出工程と、
前記状態検出工程により前記メモリセルの状態が異常状態であると検出された場合に、前記保持されているアドレスセル関係にて当該メモリセルと対応付けられているアドレス情報を、他のメモリセルと対応付けるように当該アドレスセル関係を変更する関係変更工程と、
を含む。
【００４８】
この場合、上記メモリ制御方法は、
アドレス情報を含む読出指示情報に応じて、当該読出指示情報に含まれるアドレス情報と前記保持されているアドレスセル関係にて対応付けられている前記メモリセルに保持されている情報を読み出す読出処理工程を含むことが好適である。
【００４９】
この場合、
前記書込処理工程は、前記書込用情報を符号化することにより当該書込用情報と情報の誤りを検出するための情報とを含む誤り訂正符号を生成し、当該生成した誤り訂正符号を前記メモリセルに保持させるように構成され、
前記状態検出工程は、前記保持されている誤り訂正符号を読み出し、当該読み出した誤り訂正符号に基づいて当該誤り訂正符号が保持されていた前記メモリセルの状態が異常状態であるか否かを検出するように構成されることが好適である。
【００５０】
また、本発明の他の形態であるメモリ制御プログラムは、
情報を保持するメモリセルを複数備えるとともに、第1のアドレス制御部を含み且つ当該第1のアドレス制御部を用いることによりアドレス情報に基づいて前記メモリセルを特定するメモリセル特定手段を備えるメモリ装置に適用されるメモリ制御装置に、
アドレス情報及び書込用情報を含む書込指示情報に応じて、前記メモリセル特定手段により特定されたメモリセルに前記書込用情報を保持させる書込処理手段を実現させるためのプログラムである。
更に、
前記メモリセル特定手段は、第2のアドレス制御部を含むとともに、前記メモリセルを特定するために用いるアドレス制御部を、前記第1のアドレス制御部から当該第2のアドレス制御部へ変更可能に構成される。
加えて、このメモリ制御プログラムは、
前記メモリ制御装置に、
前記メモリセルが保持している情報に基づいて当該メモリセルの状態が異常状態であるか否かを検出する状態検出手段と、
前記状態検出手段により前記メモリセルの状態が異常状態であると検出された場合に、前記メモリセル特定手段が当該メモリセルを特定するために用いるアドレス制御部を前記第1のアドレス制御部から前記第2のアドレス制御部へ変更するアドレス制御部変更手段と、
を実現させるためのプログラムである。
【００５１】
この場合、上記メモリ制御プログラムは、
上記メモリ制御装置に、更に、
アドレス情報を含む読出指示情報に応じて、前記メモリセル特定手段により特定されたメモリセルに保持されている情報を読み出す読出処理手段を実現させるためのプログラムであることが好適である。
【００５２】
この場合、
前記書込処理手段は、前記書込用情報を符号化することにより当該書込用情報と情報の誤りを検出するための情報とを含む誤り訂正符号を生成し、当該生成した誤り訂正符号を前記メモリセルに保持させるように構成され、
前記状態検出手段は、前記保持されている誤り訂正符号を読み出し、当該読み出した誤り訂正符号に基づいて当該誤り訂正符号が保持されていた前記メモリセルの状態が異常状態であるか否かを検出するように構成されることが好適である。
【００５３】
また、本発明の他の形態であるメモリ制御プログラムは、
情報を保持するメモリセルを複数備えるとともにアドレス情報と前記メモリセルとを対応付けたアドレスセル関係を保持する関係保持手段を備えるメモリ装置に適用されるメモリ制御装置に、
アドレス情報及び書込用情報を含む書込指示情報に応じて、当該書込指示情報に含まれるアドレス情報と前記保持されているアドレスセル関係にて対応付けられている前記メモリセルに前記書込用情報を保持させる書込処理手段と、
前記メモリセルが保持している情報に基づいて当該メモリセルの状態が異常状態であるか否かを検出する状態検出手段と、
前記状態検出手段により前記メモリセルの状態が異常状態であると検出された場合に、前記保持されているアドレスセル関係にて当該メモリセルと対応付けられているアドレス情報を、他のメモリセルと対応付けるように当該アドレスセル関係を変更する関係変更手段と、
を実現させるためのプログラムである。
【００５４】
この場合、上記メモリ制御プログラムは、
上記メモリ制御装置に、更に、
アドレス情報を含む読出指示情報に応じて、当該読出指示情報に含まれるアドレス情報と前記保持されているアドレスセル関係にて対応付けられている前記メモリセルに保持されている情報を読み出す読出処理手段を実現させるためのプログラムであることが好適である。
【００５５】
この場合、
前記書込処理手段は、前記書込用情報を符号化することにより当該書込用情報と情報の誤りを検出するための情報とを含む誤り訂正符号を生成し、当該生成した誤り訂正符号を前記メモリセルに保持させるように構成され、
前記状態検出手段は、前記保持されている誤り訂正符号を読み出し、当該読み出した誤り訂正符号に基づいて当該誤り訂正符号が保持されていた前記メモリセルの状態が異常状態であるか否かを検出するように構成されることが好適である。
【００５６】
上述した構成を有する、メモリ装置、メモリ制御方法、又は、メモリ制御プログラム、の発明であっても、上記メモリ制御装置と同様の作用を有するために、上述した本発明の目的を達成することができる。
【００５７】
以下、本発明に係る、メモリ制御装置、メモリ装置、メモリ制御方法、及び、メモリ制御プログラム、の各実施形態について図１〜図８を参照しながら説明する。
【００５８】
＜第１実施形態＞
図１に示したように、第１実施形態に係るメモリ制御システム１は、メモリ装置１０と、サービスプロセッサ（メモリ制御用プロセッサ）２０と、を含む。
【００５９】
メモリ装置１０は、複数（本例では、８つ）のメモリセルアレイ１１ａ〜１１ｈと、リクエスト制御部１２と、ＥＣＧ（Ｅｒｒｏｒ  Ｃｏｄｅ  Ｇｅｎｅｒａｔｅ）回路１３と、ＥＣＣ（Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｎｇ  Ｃｏｄｅ）回路（状態検出手段）１４と、訂正回路１５と、エラー送信回路１６と、電力制御部１７と、を含む。
【００６０】
なお、メモリセルアレイ１１ａ〜１１ｈ、リクエスト制御部１２及びＥＣＧ回路１３は、書込処理手段を構成している。また、メモリセルアレイ１１ａ〜１１ｈ、リクエスト制御部１２、ＥＣＣ回路１４及び訂正回路１５は、読出処理手段を構成している。更に、メモリセルアレイ１１ａ〜１１ｈ及びリクエスト制御部１２は、メモリセル特定手段を構成している。加えて、メモリセルアレイ１１ａ〜１１ｈ、リクエスト制御部１２（特に、制御部変更部１２ａ）及びサービスプロセッサ２０は、アドレス制御部変更手段を構成している。
【００６１】
メモリセルアレイ１１ａは、複数のメモリセル（記憶素子）を有する。各メモリセルは、１ビットの情報を保持する。メモリセルアレイ１１ａは、略１ＧＢ（Ｇｉｇａ  Ｂｙｔｅ）の記憶領域（記憶容量）を有する。
【００６２】
メモリセルアレイ１１ａは、第１のアドレス制御回路（第１のアドレス制御部）及び第２のアドレス制御回路（第２のアドレス制御部）を有する。
【００６３】
第１のアドレス制御回路及び第２のアドレス制御回路のそれぞれは、アドレス制御信号を伝送する信号線を含む。メモリセルアレイ１１ａは、第１のアドレス制御回路及び第２のアドレス制御回路のいずれか一方をアドレス制御回路（アドレス制御部）として用いる。メモリセルアレイ１１ａは、アドレス制御回路がリクエスト制御部１２により生成されたアドレス制御信号を伝送することにより、そのアドレス制御信号に基づいて、メモリセルアレイ１１ａ内のメモリセルを特定するように構成されている。
【００６４】
メモリセルアレイ１１ａは、初期状態（例えば、工場出荷時の状態）において、第１のアドレス制御回路をアドレス制御回路として用いるように構成されている。従って、第２のアドレス制御回路は、予備のアドレス制御回路である、と言うことができる。
【００６５】
メモリセルアレイ１１ａは、リクエスト制御部１２からの制御部変更指示信号に応じて、メモリセルを特定するために用いるアドレス制御回路を第１のアドレス制御回路から第２のアドレス制御回路へ変更するように構成されている。本例では、メモリセルアレイ１１ａは、特開平１０−１９９２９０にて記載されているように、メモリセルアレイ１１ａ内に配置されたフューズに閾値電流以上の電流を流すことによってそのフューズを切断することにより、メモリセルを特定するために用いるアドレス制御回路を変更する。
なお、各メモリセルアレイ１１ｂ〜１１ｈも、メモリセルアレイ１１ａと同様の構成を有する。
【００６６】
リクエスト制御部１２は、演算用のプロセッサ及びレジスタ等を含む演算部３０からの書込指示情報又は読出指示情報を受け付ける。
ここで、書込指示情報は、アドレス情報及び書込用情報を含み、そのアドレス情報に対応付けられたメモリセルに書込用情報を保持させる旨を指示する情報である。
また、読出指示情報は、アドレス情報を含み、そのアドレス情報に対応付けられたメモリセルに保持されている情報を読み出す旨を指示する情報である。
【００６７】
リクエスト制御部１２は、制御部変更部１２ａを含む。制御部変更部１２ａは、サービスプロセッサ２０からの制御部変更指示情報を受け付ける。この制御部変更指示情報は、アドレス情報を含む情報である。更に、制御部変更指示情報は、そのアドレス情報と対応付けられているメモリセルを特定するために用いられるアドレス制御回路を変更する旨を指示する情報である。
【００６８】
制御部変更部１２ａは、制御部変更指示情報を受け付けると、その制御部変更指示情報に含まれるアドレス情報を表すアドレス制御信号を生成する。更に、制御部変更部１２ａは、制御部変更指示信号をメモリセルアレイ１１ａ〜１１ｈへ送る。
【００６９】
これにより、メモリセルアレイ１１ａ〜１１ｈは、制御部変更部１２ａが生成するアドレス制御信号が表すアドレス情報と対応づけられているメモリセルを特定するために用いられるアドレス制御回路を、第１のアドレス制御回路から第２のアドレス制御回路へ変更する。
【００７０】
リクエスト制御部１２は、書込指示情報又は読出指示情報を受け付けると、受け付けた書込指示情報又は読出指示情報に含まれるアドレス情報を表すアドレス制御信号を生成する。
【００７１】
リクエスト制御部１２は、書込指示情報を受け付けると、書込指示情報に含まれる書込用情報と書込指示信号とをＥＣＧ回路１３へ送る。また、リクエスト制御部１２は、読出指示情報を受け付けると、読出指示信号をＥＣＣ回路１４へ送る。
【００７２】
ＥＣＧ回路１３は、リクエスト制御部１２から書込指示信号及び書込用情報を受け取ると、受け取った書込用情報を符号化することにより、その書込用情報と情報の誤りを検出するための情報とを含む誤り訂正符号（本例では、ハミング符号）を生成する。ＥＣＧ回路１３は、生成した誤り訂正符号をメモリセルアレイ１１ａ〜１１ｈへ送る。
【００７３】
また、メモリセルアレイ１１ａ〜１１ｈは、ＥＣＧ回路１３から誤り訂正符号を受け取ると、リクエスト制御部１２が生成しているアドレス制御信号が表すアドレス情報に基づいて特定されるメモリセルに、ＥＣＧ回路１３からの誤り訂正符号を保持させる。
【００７４】
ＥＣＣ回路１４は、リクエスト制御部１２から読出指示信号が入力されると、リクエスト制御部１２が生成しているアドレス制御信号が表すアドレス情報に基づいて特定されるメモリセルに保持されている誤り訂正符号を読み出す。ＥＣＣ回路１４は、読み出した誤り訂正符号（即ち、メモリセルが保持している情報）に基づいてその誤り訂正符号が誤りを含む情報である（即ち、誤り訂正符号を保持していたメモリセルの状態が異常状態である）か否かを検出する。
【００７５】
ＥＣＣ回路１４は、誤り訂正符号を保持していたメモリセルの状態が異常状態であると検出した場合、メモリセルの状態が異常状態である旨を表すエラー情報をエラー送信回路１６へ送る。一方、ＥＣＣ回路１４は、読み出した誤り訂正符号を訂正回路１５へ送る。
【００７６】
訂正回路１５は、ＥＣＣ回路１４から誤り訂正符号を受け取ると、受け取った誤り訂正符号を復号化するとともに、復号化した情報を誤り訂正符号に基づいて訂正する。訂正回路１５は、訂正した情報を演算部３０へ送る。
【００７７】
エラー送信回路１６は、ＥＣＣ回路１４からエラー情報を受け付けると、リクエスト制御部１２が生成しているアドレス制御信号が表すアドレス情報を含むエラーアドレス情報をサービスプロセッサ２０へ送る。
【００７８】
電力制御部１７は、サービスプロセッサ２０からの電力制御指示情報に応じて、メモリ装置１０内の各部へ供給される電力を制御する。
【００７９】
サービスプロセッサ２０は、記憶装置（本例では、ＲＡＭ）を備える。サービスプロセッサ２０は、アドレス情報とエラー発生回数とを対応付けてＲＡＭに記憶させる。即ち、サービスプロセッサ２０は、エラー送信回路１６からエラーアドレス情報を受け取ると、そのエラーアドレス情報に含まれるアドレス情報と対応付けて記憶されているエラー発生回数に「１」を加えた値にそのエラー発生回数を更新する。
【００８０】
更に、サービスプロセッサ２０は、更新されたエラー発生回数が、予め設定された閾値回数（本例では、「３」）よりも大きい場合、そのエラー発生回数と対応付けられたアドレス情報を含む制御部変更指示情報をリクエスト制御部１２へ送る。更に、サービスプロセッサ２０は、そのアドレス情報と対応付けてＲＡＭに記憶されているエラー発生回数を「０」に設定する（リセットする）。
【００８１】
なお、メモリセルアレイ１１ａ〜１１ｈのアドレス制御回路、リクエスト制御部１２、ＥＣＧ回路１３、ＥＣＣ回路１４、エラー送信回路１６及びサービスプロセッサ２０は、メモリ制御装置を構成している。
【００８２】
次に、上述したメモリ制御システム１の作動について具体的に述べる。
メモリ装置１０のリクエスト制御部１２及びＥＣＧ回路１３は、図２にフローチャートにより示した書込処理プログラムを、リクエスト制御部１２が演算部３０から書込指示情報を受け取る毎に実行する。なお、図２のプログラムの処理が実行されることは、書込処理手段又は書込処理工程の機能が達成されることに対応している。
【００８３】
具体的に述べると、リクエスト制御部１２は、ステップ２０５にて、書込指示情報に含まれるアドレス情報を表すアドレス制御信号を生成する。そして、リクエスト制御部１２は、書込指示情報に含まれる書込用情報と書込指示信号とをＥＣＧ回路１３へ送る。
【００８４】
そして、ＥＣＧ回路１３は、書込指示信号を受け取ると、ステップ２１０にて、書込用情報を符号化することにより誤り訂正符号を生成する。次いで、ＥＣＧ回路１３は、ステップ２１５にて、上記ステップ２１０にて生成した誤り訂正符号をメモリセルアレイ１１ａ〜１１ｈへ送る。
【００８５】
これにより、メモリセルアレイ１１ａ〜１１ｈは、上記ステップ２０５にて生成されたアドレス制御信号が表すアドレス情報に基づいて特定されたメモリセルに、上記ステップ２１０にて生成された誤り訂正符号を保持させる。即ち、ステップ２１５にて、書込処理が実行される。
【００８６】
一方、メモリ装置１０のリクエスト制御部１２、ＥＣＣ回路１４、訂正回路１５及びエラー送信回路１６は、図３にフローチャートにより示した読出処理プログラムを、リクエスト制御部１２が演算部３０から読出指示情報を受け取る毎に実行する。なお、図３のプログラムの処理が実行されることは、状態検出手段又は状態検出工程の機能が達成されることに対応している。
【００８７】
具体的に述べると、リクエスト制御部１２は、ステップ３０５にて、読出指示情報に含まれるアドレス情報を表すアドレス制御信号を生成する。そして、リクエスト制御部１２は、読出指示信号をＥＣＣ回路１４へ送る。
【００８８】
次いで、ＥＣＣ回路１４は、読出指示信号を受け取ると、ステップ３１０にて、上記ステップ３０５にて生成されたアドレス制御信号に基づいて特定されたメモリセルに保持されている誤り訂正符号を読み出す。
【００８９】
更に、ＥＣＣ回路１４は、読み出した誤り訂正符号を訂正回路１５へ送る。訂正回路１５は、ＥＣＣ回路１４から受け取った誤り訂正符号を復号化するとともに、復号化した情報を誤り訂正符号に基づいて訂正する。訂正回路１５は、訂正した情報を演算部３０へ送る。即ち、読出処理が実行される。
【００９０】
そして、ＥＣＣ回路１４は、ステップ３１５にて、上記ステップ３１０にて読み出した誤り訂正符号に基づいてその誤り訂正符号が誤りを含む情報である（即ち、読み出した誤り訂正符号を保持していたメモリセルの状態が異常状態である（正常状態でない））か否かを検出する。
【００９１】
次いで、ステップ３２０にて、ＥＣＣ回路１４は、上記ステップ３１５にて上記誤り訂正符号を保持していたメモリセルの状態が異常状態であることが検出されたか否かを判定する。
いま、上記誤り訂正符号を保持していたメモリセルの状態が異常状態である場合を想定して説明を続ける。
【００９２】
この場合、ＥＣＣ回路１４は、「Ｙｅｓ」と判定してステップ３２５に進み、上記誤り訂正符号を保持していたメモリセルの状態が異常状態である旨を表すエラー情報をエラー送信回路１６へ送る。そして、エラー送信回路１６は、ＥＣＣ回路１４からエラー情報を受け付けると、リクエスト制御部１２が生成しているアドレス制御信号が表すアドレス情報を含むエラーアドレス情報をサービスプロセッサ２０へ送る。
【００９３】
なお、上記誤り訂正符号を保持していたメモリセルの状態が正常状態である場合、エラー送信回路１６がエラーアドレス情報をサービスプロセッサ２０へ送ることなく、この読出処理プログラムの実行が終了する。
【００９４】
また、サービスプロセッサ２０は、図４にフローチャートにより示したエラー発生処理プログラムを、サービスプロセッサ２０がエラー送信回路１６からエラーアドレス情報を受け取る毎に実行する。なお、図４のプログラムの処理が実行されることは、アドレス制御部変更手段又はアドレス制御部変更工程の機能の一部が達成されることに対応している。
【００９５】
具体的に述べると、サービスプロセッサ２０は、ステップ４０５にて、受け取ったエラーアドレス情報に含まれるアドレス情報と対応付けてＲＡＭに記憶されているエラー発生回数に「１」を加えた値にそのエラー発生回数を更新する。
【００９６】
次いで、ステップ４１０にて、サービスプロセッサ２０は、上記ステップ４０５にて更新されたエラー発生回数が、上記閾値回数よりも大きいか否かを判定する。
【００９７】
いま、このエラー発生回数が上記閾値回数よりも大きい場合について説明する。
この場合、サービスプロセッサ２０は、「Ｙｅｓ」と判定してステップ４１５に進み、そのエラー発生回数と対応付けてＲＡＭに記憶されているアドレス情報を含む制御部変更指示情報をリクエスト制御部１２へ送る。そして、サービスプロセッサ２０は、そのアドレス情報と対応付けてＲＡＭに記憶されているエラー発生回数を「０」に設定する（リセットする）。
【００９８】
なお、上記エラー発生回数が上記閾値回数以下である場合には、サービスプロセッサ２０が制御部変更指示情報を送信することなく、このエラー発生処理プログラムの実行が終了する。
【００９９】
一方、制御部変更部１２ａは、図５にフローチャートにより示した制御部変更処理プログラムを、制御部変更部１２ａがサービスプロセッサ２０から制御部変更指示情報を受け取る毎に実行する。なお、図５のプログラムの処理が実行されることは、アドレス制御部変更手段又はアドレス制御部変更工程の機能の一部が達成されることに対応している。
【０１００】
具体的に述べると、制御部変更部１２ａは、ステップ５１０にて、受け取った制御部変更指示情報に含まれるアドレス情報を表すアドレス制御信号を生成する。更に、制御部変更部１２ａは、制御部変更指示信号をメモリセルアレイ１１ａ〜１１ｈへ送る。
【０１０１】
これにより、メモリセルアレイ１１ａ〜１１ｈは、制御部変更部１２ａが生成するアドレス制御信号が表すアドレス情報と対応づけられているメモリセルを特定するために用いられるアドレス制御回路を、第１のアドレス制御回路から第２のアドレス制御回路へ変更する。
【０１０２】
この結果、以降において、そのアドレス情報を含む書込指示情報又は読出指示情報をリクエスト制御部１２が受け取った場合、状態が異常状態である第１のアドレス制御回路に代えて、（予備の）第２のアドレス制御回路が使用される。
【０１０３】
以上、説明したように、本発明によるメモリ制御装置の第１実施形態によれば、メモリ装置１０が使用されている間にメモリセルの状態が異常状態であるか否かを検出することができる。従って、メモリ装置１０が使用されている間に、第1のアドレス制御部の状態が異常状態（正常状態でない状態）となることによって、メモリセルの状態が異常状態となった場合、第2のアドレス制御部を用いることにより、そのメモリセルに情報を保持させることができる。この結果、メモリ装置１０を正常に作動させることができる。
【０１０４】
更に、上記第１実施形態は、メモリセルの状態が異常状態であると検出された回数が閾値回数よりも大きい場合に、アドレス制御回路を変更するように構成されている。これによれば、異常状態にあると検出されたメモリセルを特定するために用いられるアドレス制御回路の状態が実際に異常状態である（正常状態でない）確率をより高めることができる。従って、無駄に予備のアドレス制御回路が使用されることを防止することができる。
【０１０５】
次に、本発明の第２実施形態に係るメモリ制御システムについて説明する。第２実施形態に係るメモリ制御システムは、上記第１実施形態に係るメモリ制御システムに対して、アドレス制御回路を変更する際にメモリセルアレイ１１ａ〜１１ｈへ供給される電力を変更する点のみにおいて相違している。従って、以下、かかる相違点を中心として説明する。
【０１０６】
この第２実施形態に係るサービスプロセッサ２０は、図４のステップ４１５にて、更に、メモリセルアレイ１１ａ〜１１ｈに印加される電圧を通常の作動時の通常作動用電圧よりも高い制御部変更用電圧に設定する旨を指示する電力制御指示情報を電力制御部１７へ送る。
【０１０７】
加えて、第２実施形態においては、制御部変更部１２ａが図５の制御部変更処理プログラムを実行することに代えて、制御部変更部１２ａ及び電力制御部１７が図６にフローチャートにより示した制御部変更処理プログラムを実行する。なお、図６のプログラムの処理が実行されることは、アドレス制御部変更手段又はアドレス制御部変更工程の機能の一部が達成されることに対応している。
【０１０８】
具体的に述べると、電力制御部１７は、サービスプロセッサ２０から電力制御指示情報を受け取ると、ステップ６０５にて、メモリセルアレイ１１ａ〜１１ｈに印加される電圧を上記制御部変更用電圧に設定する。即ち、メモリセルアレイ１１ａ〜１１ｈに供給される電力が変更される。
【０１０９】
次いで、制御部変更部１２ａは、ステップ６１０にて、サービスプロセッサ２０から受け取った制御部変更指示情報に含まれるアドレス情報を表すアドレス制御信号を生成する。更に、制御部変更部１２ａは、制御部変更指示信号をメモリセルアレイ１１ａ〜１１ｈへ送る。
【０１１０】
これにより、メモリセルアレイ１１ａ〜１１ｈは、制御部変更部１２ａが生成するアドレス制御信号が表すアドレス情報と対応づけられているメモリセルを特定するために用いられるアドレス制御回路を、第１のアドレス制御回路から第２のアドレス制御回路へ変更する。
【０１１１】
このとき、メモリセルアレイ１１ａ〜１１ｈには、通常作動用電圧よりも高い制御部変更用電圧が印加されているので、メモリセルアレイ１１ａ〜１１ｈ内に配置されたフューズに閾値電流以上の電流を容易に流すことができる。従って、そのフューズを確実に切断することができ、アドレス制御回路を確実に変更することができる。
【０１１２】
この結果、以降において、そのアドレス情報を含む書込指示情報又は読出指示情報をリクエスト制御部１２が受け取った場合、状態が異常状態である第１のアドレス制御回路に代えて、（予備の）第２のアドレス制御回路が使用される。
【０１１３】
そして、ステップ６１５にて、電力制御部１７は、メモリセルアレイ１１ａ〜１１ｈに印加される電圧を通常作動用電圧に設定する（戻す）。
【０１１４】
このように、上記第２実施形態によれば、メモリ装置１０がアドレス制御回路を変更するために通常の作動時と異なる電圧を必要とするように構成されている場合（本例では、アドレス制御回路を変更するために通常の作動時よりも高い電圧を必要とする場合）であっても、より確実に、アドレス制御回路を変更することができる。
【０１１５】
＜第３実施形態＞
次に、本発明の第３実施形態に係るメモリ制御システムについて説明する。第３実施形態に係るメモリ制御システムは、上記第１実施形態に係るメモリ制御システムに対して、予備のメモリセルを備える点において相違している。従って、以下、かかる相違点を中心として説明する。
【０１１６】
第３実施形態に係るメモリセルアレイ１１ａは、複数（本例では、９５億個）のメモリセル（記憶素子）を有する。なお、９５億ビットは、略１．１ＧＢ（Ｇｉｇａ  Ｂｙｔｅ）に相当する。
【０１１７】
メモリセルアレイ１１ａは、１ＧＢに相当する記憶領域内のアドレス（記憶位置）を表すアドレス情報（アドレス情報を表すアドレス制御信号）のそれぞれと、メモリセルアレイ１１ａが有するメモリセルのうちの１ＧＢに相当する部分のそれぞれと、を対応づけたアドレスセル関係を保持する関係保持回路（関係保持手段）を含む。従って、メモリセルアレイ１１ａが有するメモリセルのうちの、アドレスセル関係にてアドレス情報と対応付けられていない部分（即ち、０．１ＧＢに相当する部分）は、予備の（冗長な）メモリセルである。
【０１１８】
関係保持回路は、リクエスト制御部１２からの関係変更指示信号に応じて、保持しているアドレスセル関係を変更するように構成されている。本例では、関係保持回路は、関係保持回路内に配置されたフューズに閾値電流以上の電流を流すことによってそのフューズを切断することにより、アドレスセル関係を変更する。
なお、各メモリセルアレイ１１ｂ〜１１ｈも、メモリセルアレイ１１ａと同様の構成を有する。
【０１１９】
また、リクエスト制御部１２は、図７に示したように、制御部変更部１２ａに代えて関係変更部１２ｂを含む。関係変更部１２ｂは、サービスプロセッサ２０からの関係変更指示情報を受け付ける。この関係変更指示情報は、アドレス情報を含む情報である。更に、関係変更指示情報は、上記アドレスセル関係にてそのアドレス情報と対応付けられているメモリセルと異なるメモリセルと、そのアドレス情報とを対応付けるようにアドレスセル関係を変更する旨を指示する情報である。
【０１２０】
関係変更部１２ｂは、関係変更指示情報を受け付けると、その関係変更指示情報に含まれるアドレス情報を表すアドレス制御信号を生成する。更に、関係変更部１２ｂは、関係変更指示信号をメモリセルアレイ１１ａ〜１１ｈへ送る。
【０１２１】
これにより、メモリセルアレイ１１ａ〜１１ｈの関係保持回路は、関係変更部１２ｂが生成するアドレス制御信号が表すアドレス情報を、保持しているアドレスセル関係にてそのアドレス情報と対応づけられているメモリセルと異なるメモリセル（他のメモリセル）に対応付けるように、アドレスセル関係を変更する。
【０１２２】
この新たに対応づけられるメモリセルは、本例では、上記アドレスセル関係にていずれのアドレス情報とも対応付けられていないメモリセル（即ち、予備のメモリセル）である。従って、すべてのアドレス情報に正常状態にあるメモリセルを対応付けることができる。その結果、メモリ装置１０をより一層確実に作動させることができる。
【０１２３】
また、メモリセルアレイ１１ａ〜１１ｈは、ＥＣＧ回路１３から誤り訂正符号を受け取ると、リクエスト制御部１２が生成しているアドレス制御信号が表すアドレス情報と上記アドレスセル関係にて対応付けられたメモリセルに、ＥＣＧ回路１３からの誤り訂正符号を保持させる。
【０１２４】
更に、サービスプロセッサ２０は、更新されたエラー発生回数が、予め設定された閾値回数（本例では、「３」）よりも大きい場合、そのエラー発生回数と対応付けられたアドレス情報を含む関係変更指示情報を制御部変更指示情報に代えてリクエスト制御部１２へ送る。更に、サービスプロセッサ２０は、そのアドレス情報と対応付けてＲＡＭに記憶されているエラー発生回数を「０」に設定する（リセットする）。
【０１２５】
なお、メモリセルアレイ１１ａ〜１１ｈの関係保持回路、リクエスト制御部１２、ＥＣＧ回路１３、ＥＣＣ回路１４、エラー送信回路１６及びサービスプロセッサ２０は、メモリ制御装置を構成している。
【０１２６】
次に、上述したメモリ制御システム１の作動について具体的に述べる。
メモリ装置１０のリクエスト制御部１２及びＥＣＧ回路１３は、図２にフローチャートにより示した書込処理プログラムを、上記第１実施形態と同様に実行する。
【０１２７】
また、メモリ装置１０のリクエスト制御部１２、ＥＣＣ回路１４、訂正回路１５及びエラー送信回路１６は、図３にフローチャートにより示した読出処理プログラムを、上記第１実施形態と同様に実行する。
【０１２８】
また、サービスプロセッサ２０は、図４にフローチャートにより示したエラー発生処理プログラムを、上記第１実施形態と同様に実行する。
【０１２９】
一方、関係変更部１２ｂは、図８にフローチャートにより示した関係変更処理プログラムを、関係変更部１２ｂがサービスプロセッサ２０から関係変更指示情報を受け取る毎に実行する。なお、図８のプログラムの処理が実行されることは、関係変更手段又は関係変更工程の機能の一部が達成されることに対応している。
【０１３０】
具体的に述べると、関係変更部１２ｂは、ステップ８１０にて、受け取った関係変更指示情報に含まれるアドレス情報を表すアドレス制御信号を生成する。更に、関係変更部１２ｂは、関係変更指示信号をメモリセルアレイ１１ａ〜１１ｈへ送る。
【０１３１】
これにより、メモリセルアレイ１１ａ〜１１ｈの関係保持回路は、関係変更部１２ｂが生成するアドレス制御信号が表すアドレス情報を、保持しているアドレスセル関係にてそのアドレス情報と対応づけられているメモリセルと異なるメモリセル（他のメモリセル）に対応付けるように、アドレスセル関係を変更する。
【０１３２】
この結果、以降において、そのアドレス情報を含む書込指示情報又は読出指示情報をリクエスト制御部１２が受け取った場合、状態が異常状態であるメモリセルに代えて予備のメモリセルが使用される。
【０１３３】
以上、説明したように、本発明によるメモリ制御装置の第３実施形態によれば、メモリ装置１０が使用されている間にメモリセルの状態が異常状態であるか否かを検出することができる。従って、メモリ装置１０が使用されている間にメモリセルの状態が異常状態（正常状態でない状態）となった場合、他のメモリセルに情報を保持させることができる。この結果、メモリ装置１０を正常に作動させることができる。
【０１３４】
更に、上記第３実施形態は、メモリセルの状態が異常状態であると検出された回数が閾値回数よりも大きい場合に、アドレスセル関係を変更するように構成されている。これによれば、異常状態にあると検出されたメモリセルの状態が実際に異常状態である（正常状態でない）確率をより高めることができる。従って、無駄に予備のメモリセルが使用されることを防止することができる。
【０１３５】
なお、上記第３実施形態は、上記第２実施形態と同様に、アドレスセル関係を変更する際に、メモリセルアレイ１１ａ〜１１ｈの関係保持回路に印加される電圧を変更するように構成されていてもよい。
【０１３６】
なお、本発明は上記各実施形態に限定されることはなく、本発明の範囲内において種々の変形例を採用することができる。例えば、上記各実施形態は、メモリ装置１０の外部にサービスプロセッサ２０を備えていたが、メモリ装置１０の内部にサービスプロセッサ２０を備えていてもよい。
【０１３７】
また、上記各実施形態は、メモリセルの状態が異常状態であると検出された回数が閾値回数よりも大きい場合にアドレス制御回路又はアドレスセル関係を変更するように構成されていたが、メモリセルの状態が異常状態であると検出された場合に（即ち、メモリセルの状態が異常状態であると検出される毎に）アドレス制御回路又はアドレスセル関係を変更するように構成されていてもよい。
【産業上の利用可能性】
【０１３８】
本発明は、情報を保持するメモリセルを複数備えるメモリ装置等に適用可能である。
【図面の簡単な説明】
【０１３９】
【図１】本発明の第１実施形態に係るメモリ制御システムの概略構成を表す図である。
【図２】図１に示したメモリ装置のリクエスト制御部及びＥＣＧ回路が実行する書込処理プログラムを示したフローチャートである。
【図３】図１に示したメモリ装置のリクエスト制御部、ＥＣＣ回路、訂正回路及びエラー送信回路が実行する読出処理プログラムを示したフローチャートである。
【図４】図１に示したサービスプロセッサが実行するエラー発生処理プログラムを示したフローチャートである。
【図５】図１に示したメモリ装置の制御部変更部が実行する制御部変更処理プログラムを示したフローチャートである。
【図６】本発明の第２実施形態に係るメモリ装置の制御部変更部及び電力制御部が実行する制御部変更処理プログラムを示したフローチャートである。
【図７】本発明の第３実施形態に係るメモリ制御システムの概略構成を表す図である。
【図８】本発明の第３実施形態に係るメモリ装置の関係変更部及び電力制御部が実行する関係変更処理プログラムを示したフローチャートである。
【符号の説明】
【０１４０】
１      メモリ制御システム
１０    メモリ装置
１１ａ〜１１ｈ  メモリセルアレイ
１２    リクエスト制御部
１２ａ  制御部変更部
１２ｂ  関係変更部
１３    ＥＣＧ回路
１４    ＥＣＣ回路
１５    訂正回路
１６    エラー送信回路
１７    電力制御部
２０    サービスプロセッサ
３０    演算部
【図１】
2009237861.tif 000003
【図２】
2009237861.tif 000004
【図３】
2009237861.tif 000005
【図４】
2009237861.tif 000006
【図５】
2009237861.tif 000007
【図６】
2009237861.tif 000008
【図７】
2009237861.tif 000009
【図８】
2009237861.tif 000010