(57)【要約】【課題】複雑な構造となり製造コストが高い従来のプローブカードを改良し、低コストでよりシンプルな従来のカンチレバー型のような構造のプローブカードを提供することを目的とする。【解決手段】  層内に導電部材を含み、表裏から加圧されることによって導電路を形成する異方性導電部材、表面に突出した導電部が設けられ、上記表面が上記異方性導電部材の一方の面に取付けられたセラミック基板、表面の所定位置に電極が形成され、上記表面が上記異方性導電部材の他方の面に取付けられたプローブ基板、および、上記プローブ基板の上記電極に対応する所定位置の裏面に接合されたプローブを備える。【選択図】図１
2009031192.tif 000002
【特許請求の範囲】
【請求項１】
層内に導電部材を含み、表裏から加圧されることによって導電路を形成する異方性導電部材、
表面に突出した導電部が設けられ、上記表面が上記異方性導電部材の一方の面に取付けられたセラミック基板、
表面の所定位置に電極が形成され、上記表面が上記異方性導電部材の他方の面に取付けられたプローブ基板、
および、上記プローブ基板の上記電極に対応する所定位置の裏面に接合されたプローブを備えたことを特徴とするプローブカード。
【請求項２】
上記セラミック基板には最大同測数を網羅する数の導電部が設けられ、上記プローブ基板には、上記導電部の中から必要な箇所を選択して上記電極が配置されていることを特徴とする請求項１に記載のプローブカード。
【請求項３】
上記プローブ基板が複数に分割されていることを特徴とする請求項１または２に記載のプローブカード。
【請求項４】
プローブが接合されたプローブ基板、セラミック基板、および異方性導電部材からなるプローブカードの製造方法であって、上記セラミック基板の表面に突出した導電部を設け、上記プローブ基板の表面に上記導電部に対向する所定位置に電極を設け、上記セラミック基板の上記導電部を設けた面と、上記プローブ基板の電極を設けた面で、異方性導電部材を挟んだ状態で加圧して、上記異方性導電部材で上記セラミック基板と上記プローブ基板を接合し、その後に、上記プローブ基板にプローブを実装することを特徴とするプローブカードの製造方法。
【請求項５】
上記異方性導電部材による上記セラミック基板と上記プローブ基板の接合後に、上記プローブ基板および／または上記セラミック基板の表面を研磨することを特徴とする請求項４に記載のプローブカードの製造方法。
【請求項６】
上記プローブ基板の電極形成位置を、測定対象となる半導体デバイスの電極形成に使用するパッドマスクに基づいて設定することを特徴とする請求項４または５に記載のプローブカードの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プローブカードおよびプローブカードの製造方法に関する。
【背景技術】
【０００２】
近年の半導体試験装置に用いられているプローブカードには、基板と補強板が標準仕様として装備されている。
【０００３】
そして、アドバンストプローブカードにおいては、上述の基板と補強板を残しながら、さらに、プローブの実装、信号のファインアウト等のためのセラミック基板を備える構造となっている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このような構造のアドバンストプローブカードは、複数の基板から構成され、かつ従来からの基板とセラミック基板は同じ機能を有しているので、その結果、プローブカードは非常に冗長で複雑な構造となっている。
【０００５】
また、セラミック基板は非常に高価であり再利用もできないので、プローブカードのコスト高に影響を及ぼしている。
【０００６】
このように、必要な性能を満たすために次々と基板を増やしていくような構造のプローブカードでは、製造工程、製造コストでの無駄が生じ、またプローブカードが複雑でサイズが大きくなるという問題がある。
【０００７】
また、セラミック基板は高価でありながら、汎用性が低いために、再利用することは難しく、プローブカードの仕様変更にあわせて、新たに製作する必要がある。
【０００８】
上述のような問題点から、本発明は、汎用性の高い再利用可能なセラミック基板を用いて、低コストでよりシンプルな従来のカンチレバー型のような構造のプローブカードを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明のプローブカードは、層内に導電部材を含み、表裏から加圧されることによって導電路を形成する異方性導電部材、表面に突出した導電部が設けられ、上記表面が上記異方性導電部材の一方の面に取付けられたセラミック基板、表面の所定位置に電極が形成され、上記表面が上記異方性導電部材の他方の面に取付けられたプローブ基板、および、上記プローブ基板の上記電極に対応する所定位置の裏面に接合されたプローブを備えたことを特徴とする。
【００１０】
そして、上記セラミック基板には最大同測数を網羅する数の導電部が設けられ、上記プローブ基板には、上記導電部の中から必要な箇所を選択して上記電極が配置されていることが好ましい。
【００１１】
また、上記プローブ基板が複数に分割されていることが好ましい。
【００１２】
本発明のプローブカードの製造方法は、プローブが接合されたプローブ基板、セラミック基板、および異方性導電部材からなるプローブカードの製造方法であって、上記セラミック基板の表面に突出した導電部を設け、上記プローブ基板の表面に上記導電部に対向する所定位置に電極を設け、上記セラミック基板の上記導電部を設けた面と、上記プローブ基板の電極を設けた面で、異方性導電部材を挟んだ状態で加圧して、上記異方性導電部材で上記セラミック基板と上記プローブ基板を接合し、その後に、上記プローブ基板にプローブを実装することを特徴とする。
【００１３】
そして、上記異方性導電部材による上記セラミック基板と上記プローブ基板の接合後に、上記プローブ基板および／または上記セラミック基板の表面を研磨することが好ましい。
【００１４】
また、上記プローブ基板の電極形成位置を、測定対象となる半導体デバイスの電極形成に使用するパッドマスクに基づいて設定することが好ましい。
【発明の効果】
【００１５】
本発明のプローブカードは、層内に導電部材を含み、表裏から加圧されることによって導電路を形成する異方性導電部材、表面に突出した導電部が設けられ、上記表面が上記異方性導電部材の一方の面に取付けられたセラミック基板、表面の所定位置に電極が形成され、上記表面が上記異方性導電部材の他方の面に取付けられたプローブ基板、および、上記プローブ基板の上記電極に対応する所定位置の裏面に接合されたプローブを備えたことにより、より簡単な構造のプローブカードが可能となり、さらにセラミック基板を汎用回路基板とし様々な検査対象物に流用可能となるので、プローブカードの低コスト化に大きな効果がある。
【００１６】
そして、上記セラミック基板には最大同測数を網羅する数の導電部が設けられ、上記プローブ基板には、上記導電部の中から必要な箇所を選択して上記電極が配置されていることにより、セラミック基板の汎用性が高くなり、プローブ基板を検査対象物に合わせた専用品とすることができ、様々な検査対象に対してセラミック基板の転用および再利用が可能となり、プローブカードの製造コストを大幅に低下させることが可能となる。
【００１７】
また、上記プローブ基板が複数に分割されていることにより、必要に応じて分割されたプローブ基板を組み合わせることができ、様々な検査対象物に対応可能なプローブ基板が可能となる。
【００１８】
本発明のプローブカードの製造方法は、プローブが接合されたプローブ基板、セラミック基板、および異方性導電部材からなるプローブカードの製造方法であって、上記セラミック基板の表面に突出した導電部を設け、上記プローブ基板の表面に上記導電部に対向する所定位置に電極を設け、上記セラミック基板の上記導電部を設けた面と、上記プローブ基板の電極を設けた面で、異方性導電部材を挟んだ状態で加圧して、上記異方性導電部材で上記セラミック基板と上記プローブ基板を接合し、その後に、上記プローブ基板にプローブを実装することにより、より簡単な構造のプローブカードの製造が可能となり、また補強板が不要となることにより、低コストでプローブカードを製造することが可能となる。
【００１９】
そして、上記異方性導電部材による上記セラミック基板と上記プローブ基板の接合後に、上記プローブ基板および／または上記セラミック基板の表面を研磨することにより、プローブ基板およびセラミック基板の平滑性を高めることができ、後の工程の施工性を高め、プローブカードの精度を高めることができる。
【００２０】
また、上記プローブ基板の電極形成位置を、測定対象となる半導体デバイスの電極形成に使用するパッドマスクに基づいて設定することにより、製造コストをさらに低く抑えることが可能となる。
【本発明を実施するための最良の形態】
【００２１】
以下に図を用いて本発明のプローブカード１およびプローブカード１の製造方法について詳しく説明する。まず初めに、プローブカード１について説明を行う。
【００２２】
図１に示すのが、本発明の第１の実施形態のプローブカード１の概略断面図である。なお、各図面において、プローブカード１の構造をわかり易くするために、厚み方向の縮尺を無視しており、特に異方性導電部材４の厚みを、セラミック基板２およびプローブ基板３に比べて厚く表現している。
【００２３】
本発明のプローブカード１は、プローブ５が接合されたプローブ基板３、セラミック基板２および異方性導電部材４からなる。そして、上記セラミック基板２とプローブ基板３は上記異方性導電部材４で接合されている。
【００２４】
上記セラミック基板２は、上記プローブ基板３との接合面に突出した導電部６が設けられ、上記セラミック基板２の接合面と反対側の面に設けられた外部接続電極１１と電気的に接続されている。上記導電部６は金、はんだ等によって形成されたバンプを用いている。
【００２５】
上記プローブ基板３の上記セラミック基板２との接合面の上記導電部６と対向する所定位置に電極７が設けられ、上記プローブ基板３の上記電極７に対応する所定位置の裏面に上記プローブ５が接合されている。そして、上記電極７は上記プローブ５と、貫通電極８およびパターン配線９により電気的に接続されている。
【００２６】
上記セラミック基板２と上記プローブ基板３は、上記異方性導電部材４によって接合されているが、上記セラミック基板２と上記プローブ基板３で、上記異方性導電部材４を挟んだ状態で加圧することにより接合する。
【００２７】
上記異方導電部材４は、層内に導電部材を含み、表裏から加圧されることにより導電路を形成するものであり、上記セラミック基板２と上記プローブ基板３によって、その間に挟まれた上記異方性導電部材４が加圧された時に、上記異方性導電部材４は、上記セラミック基板２に設けられた突出した上記導電部６と、上記プローブ基板３に設けられた上記電極７との間に挟まれた部分が周囲よりも圧力を受け圧縮されることにより、この加圧された部分が導電路１０として作用し、上記導電部６と上記電極７の導通を可能とする。
【００２８】
このように、本発明のプローブカード１では、異方性導電部材４により、セラミック基板２とプローブ基板３の接合だけでなく、導通も可能な構造となっており、このような構造とすることにより、従来よりも簡単な構造のプローブカードが可能となっている。
【００２９】
次に、図２に示す第２の実施形態のプローブカード１について説明する。
【００３０】
第２の実施形態のプローブカード１は、プローブカード１の検査対象として想定される数種類の半導体デバイスの最大同測数を考慮して、最大同測数と同じ数の突出した導電部６を設けておく。
【００３１】
また、プローブ基板３には、測定対象となるデバイスに必要な数の電極７を所定位置に設ける。この時、上記電極７は、上記導電部６のいずれかに対向する位置に設けるようにしておく。そして、第１の実施形態と同様に、上記セラミック基板２と上記プローブ基板３で、上記異方性導電部材４を挟んだ状態で加圧することにより、上記セラミック基板２と上記プローブ基板３を、上記異方性導電部材４によって接合する。
【００３２】
本実施形態のプローブカード１では、図２に示すように、異方性導電部材４において、上記導電部６に対向する上記電極７が存在する部分では、第１の実施形態と同様に、上記導電部６と上記電極７によって加圧された部分に導電路１０が形成され、上記導電部６と上記電極７の導通が行われるが、上記導電部６に対向する上記電極７が存在しない部分では、上記導電路１０は形成されず、不要な上記導電部６には導通されない。
【００３３】
本実施形態のような構成を用いることにより、上記セラミック基板２の汎用性が高くなり、上記セラミック基板２を様々な半導体デバイスに対応可能な汎用品とすることができ、上記プローブ基板３だけを、半導体デバイスに合わせた専用品とすることができる。
【００３４】
その結果、従来であれば、検査対象となる半導体デバイスが変更になると、上記プローブ基板３および上記セラミック基板２を新しい構造のものに交換する必要があったが、本発明のプローブカード１では、上記プローブ基板３だけを交換し、それまで使用していた上記セラミック基板２を再利用することが可能となる。
【００３５】
上記セラミック基板２を再利用する方法としては、不要となった上記プローブ基板３を研磨等により上記プローブカード１から除去し、上記セラミック基板２の表面に残った異方性導電部材４を薬品等を用いて除去する。その結果、上記セラミック基板２とその表面に配置された導電部６が残った状態となる。このような状態の上記セラミック基板２に、それまで使用していた上記プローブ基板３とは電極７の配置が異なる新しいプローブ基板３を新たな異方性導電部材４を用いて再び接合する。
【００３６】
このような方法で、本発明におけるセラミック基板２は、何度でも再利用が可能となる。このように高価なセラミック基板の汎用性を高め再利用可能とすることで、本発明のプローブカード１の製造コストを低くすることが可能となる。
【００３７】
上述の第１の実施形態および第２の実施形態のプローブカード１に用いるプローブ基板３は１枚の基板として説明してきたが、上記プローブ基板３を複数に分割した基板を用いることも可能である。
【００３８】
次に、本発明のプローブカード１の製造方法について図を用いて説明する。
【００３９】
まずは、図３に示すように、セラミック基板２のプローブ基板３との接合面に突出した導電部６を設け、上記セラミック基板２の接合面と反対側の面に上記導電部６と電気的に接続される外部接続電極１１を設ける。この時、上記導電部６は、プローブカード１の検査対象として想定される数種類の半導体デバイスの最大同測数を考慮して、上記最大同測数と同じ数の上記導電部６を設けておく。上記導電部６は金、はんだ等により形成する。
【００４０】
また、図４に示すように、プローブ基板３の接合面に、測定対象となるデバイスに必要な数の電極７を設ける。この時、上記電極７は、上記導電部６のいずれかに対向する所定位置に配置しておく。さらに、上記プローブ基板３には貫通電極８およびパターン配線９を設ける。上記貫通電極８としては、貫通孔をメッキあるいは導電性ペーストで埋めて形成する。
【００４１】
このようにして得られた、上記セラミック基板２と上記プローブ基板３を、異方性導電部材４を用いて接合する。図５に示すように、上記セラミック基板２と上記プローブ基板３の間に上記異方性導電部材４を挟んだ状態で加圧する。これにより、図６に示すように上記セラミック基板２と上記プローブ基板３が上記異方性導電部材４によって接合される。
【００４２】
上記異方導電部材４は、層内に導電部材を含み、表裏から加圧されることにより導電路を形成するものであるので、上記セラミック基板２と上記プローブ基板３の間の上記異方性導電部材４が加圧された時に、上記異方性導電部材４は、上記セラミック基板２に設けられた突出した上記導電部６と上記プローブ基板３に設けられた上記電極７の間に挟まれた部分が周囲よりも圧力を受け圧縮されることにより、導電路１０が形成され、上記導電路１０によって上記導電部６と上記電極７の導通が可能となる。
【００４３】
また、上記異方性導電部材４により上記セラミック基板２と上記プローブ基板３が接合された状態の各基板の表面は、上記導電部６あるいは上記電極７が配置された部分に凹凸が生じる。特に、上記プローブ基板３の表面は高い平面度が要求されるので、凹凸の生じた上記プローブ基板３の表面を研磨し、平滑に仕上げる。場合によっては、上記セラミック基板２の表面も研磨し平滑に仕上げる。
【００４４】
このようにして研磨された上記プローブ基板３の上記電極７に対応する所定位置の裏面に上記プローブ５を半田付けにより接合する。そして、本発明のプローブカード１が完成する。
【００４５】
上記プローブ基板３の電極形成時に、電極７を形成する位置を、測定対象となる半導体デバイスの電極形成に使用するパッドマスクに基づいて設定することが好ましい。これにより、測定対象の半導体ウエハに配置されたデバイスと同じ位置に上記電極７を配置することが容易になり、また、上記プローブ基板３の製造コストを抑えることが可能となる。
【００４６】
このような上記プローブ基板３を用いる場合には、測定対象となる半導体ウエハと上記プローブ基板３が重なるようにセットするのではなく、上記プローブ５のビーム長を考慮し、ビーム長だけ上記プローブ基板３をオフセットする必要がある。
【００４７】
次に、分割されたプローブ基板３を用いる場合について説明を行う。複数に分割された上記プローブ基板３を用いる場合には、分割された状態の上記プローブ基板３を異方性導電部材４によってセラミック基板２と接合させる。
【００４８】
分割された上記プローブ基板３の接合の際には、分割された上記プローブ基板３を所定の間隔で配置してから接合する。この間隔を測定対象の半導体ウエハのスクライブラインの幅に合わせておく。また、上記プローブ基板３の分割ラインを、上記スクライブラインのいずれかに合わせておく。
【００４９】
上記プローブ基板３の分割ラインを上述のように配置し、上記異方性導電部材４に、上記プローブ基板３の線膨張係数と近い線膨張係数を有するものを用いることにより、測定対象の半導体ウエハの熱膨張に追随することを可能とする。
【００５０】
このように、本発明のプローブカード１は、異方性導電部材を用いてセラミック基板とプローブ基板を接合することにより、補強板が不要で、従来と比べて簡単な構造のプローブカードが可能となる。
【００５１】
また、高価なセラミック基板を汎用回路基板とし、プローブ基板を検査対象となる半導体ウエハの種類に応じた専用品として対応することで、１つのセラミック基板で様々な検査対象物に対応可能となり、プローブカードの低コスト化に大きな効果がある。
【００５２】
また、このような構造から、セラミック基板が再利用可能であるので、プローブカードの仕様変更に際しても、低コストで対応可能となる。
【００５３】
そして、本発明のプローブカードの大きさは、カードを保持する機構及びウエハを保持する機構よりも若干大きい程度で済むことから、半導体検査装置の小型化も可能となる。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１の実施形態のプローブカードの概略断面図である。
【図２】本発明の第２の実施形態のプローブカードの概略断面図である。
【図３】セラミック基板の概略断面図である。
【図４】プローブ基板の概略断面図である。
【図５】セラミック基板、異方性導電部材、プローブ基板を加圧する前の状態を示す概略断面図である。
【図６】セラミック基板、異方性導電部材、プローブ基板を加圧した後の状態を示す概略断面図である。
【符号の説明】
【００５５】
１    プローブカード
２    セラミック基板
３    プローブ基板
４    異方性導電部材
５    プローブ
６    導電部
７    電極
８    貫通電極
９    パターン配線
１０  導電部
１１  外部接続電極
【図１】
2009031192.tif 000003
【図２】
2009031192.tif 000004
【図３】
2009031192.tif 000005
【図４】
2009031192.tif 000006
【図５】
2009031192.tif 000007
【図６】
2009031192.tif 000008