(57)【要約】【課題】調整対象回路の前段に存在する回路の影響を排除するとともに、電子回路の動作への悪影響がない校正装置を提供する。【解決手段】  調整時には、フィードバック回路３のスイッチ３３をフィードバックループの接続状態に設定し、ネガティブフィードバックをかける。これにより、調整対象回路１２の入力レベルが入力信号１４と同一となり、前段回路１１によるゲインエラー、リニアリティー、オフセットなどの影響を無効化することができる。このような状態で、入力信号１４の値を変化させつつ、調整部２の比較器２２でリファレンステーブル２１の値と調整対象回路１２の出力値とを比較し、調整回路２３では、これらの値が同一となるように調整対象回路１２を調整する。【選択図】図１
2009085854.tif 000002
【特許請求の範囲】
【請求項１】
電子回路である調整対象回路に対する調整を行う校正装置において、
調整時にフィードバックループを有効とすることにより、前記調整対象回路に対する前段回路の影響を無効化するフィードバック回路と、
前記フィードバック回路によるフィードバックループを有効とした状態で前記調整対象回路を調整する調整部と、
を備えることを特徴とする校正装置。
【請求項２】
前記フィードバック回路は、調整時において前記調整対象回路に与える入力信号レベルを、前記前段回路より前段に入力される入力信号レベルに一致させることを特徴とする請求項１に記載の校正装置。
【請求項３】
前記フィードバック回路への入力信号は、抵抗を介して与えられることを特徴とする請求項１または２に記載の校正装置。
【請求項４】
複数の前記調整対象回路にそれぞれ対応する複数の前記フィードバック回路および複数の前記調整部が設けられ、
前記フィードバック回路は、調整時において個々の前記調整対象回路に与える入力信号レベルを、共通の入力信号レベルに一致させることを特徴とする請求項１〜３のいずれか１項に記載の校正装置。
【請求項５】
電子回路である調整対象回路に対する調整を行う校正方法において、
調整時にフィードバック回路によるフィードバックループを有効とすることにより、前記調整対象回路に対する前段回路の影響を無効化するステップと、
前記フィードバック回路によるフィードバックループを有効とした状態で前記調整対象回路を調整するステップと、
を備えることを特徴とする校正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路である調整対象回路に対する調整を行う校正装置に関する。
【背景技術】
【０００２】
電子回路のゲインやオフセットを調整する方法として、調整対象回路に所定の入力信号を与え、所定の出力信号が得られるように、当該調整対象回路を調整する方法が用いられる。
【特許文献１】特開平１０−２６６６８
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、カスケード接続された回路の一部を調整する場合、当該調整対象回路よりも前段にある回路のゲインエラー、リニアリティー、オフセットなどの影響を受け、正確な調整ができない場合がある。
【０００４】
図５は、調整時に前段回路の影響を避けるための校正装置の例を示している。この例では、校正対象となる装置１０１は、前段回路１１、調整対象回路１２および後段回路１３を順次カスケード接続して構成される。
【０００５】
この校正装置は、調整対象回路１２のゲインやオフセット等を調整する調整部２を備え、調整部２は、調整対象回路１２への入力信号に対する調整対象回路１２の出力信号の値を規定したリファレンステーブル２１と、リファレンステーブル２１の値と、調整対象回路１２の実際の出力信号とを比較する比較器２２と、比較器２２による比較結果に基づいて調整対象回路１２を調整する調整回路２３と、を具備する。
【０００６】
装置１０１には、スイッチ１０２およびスイッチ１０３が設けられており、調整対象回路１２の調整時には、スイッチ１０２をオン、スイッチ１０３をオフすることで、前段回路１１の影響を排除しつつ調整対象回路１２に所定の入力信号を与えることができる。
【０００７】
このような状態で、入力信号の値を変化させつつ、調整部２の比較器２２でリファレンステーブル２１の値と調整対象回路１２の出力値とを比較し、調整回路２３では、これらの値が同一となるように調整対象回路１２を調整する。
【０００８】
調整対象回路１２の調整後、スイッチ１０２をオフ、スイッチ１０３をオンすることで、装置１を稼動状態とすることができる。この場合、入力信号は前段回路１１を経て、調整対象回路１２に入力される。
【０００９】
しかし、図５の例では、スイッチ１０２あるいはスイッチ１０３のオン抵抗や寄生容量が、高速信号での装置１０１の動作に影響を与えるという問題がある。
【００１０】
本発明の目的は、調整対象回路の前段に存在する回路の影響を排除するとともに、電子回路の動作への悪影響がない校正装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の校正装置は、電子回路である調整対象回路に対する調整を行う校正装置において、調整時にフィードバックループを有効とすることにより、前記調整対象回路に対する前段回路の影響を無効化するフィードバック回路と、前記フィードバック回路によるフィードバックループを有効とした状態で前記調整対象回路を調整する調整部と、を備えることを特徴とする。
この校正装置によれば、フィードバック回路によるフィードバックループを有効とした状態で調整対象回路を調整するので、前段回路の影響を無効化できるとともに、電子回路の動作に悪影響を与えない。
【００１２】
前記フィードバック回路は、調整時において前記調整対象回路に与える入力信号レベルを、前記前段回路より前段に入力される入力信号レベルに一致させてもよい。
【００１３】
前記フィードバック回路への入力信号は、抵抗を介して与えられてもよい。
【００１４】
複数の前記調整対象回路にそれぞれ対応する複数の前記フィードバック回路および複数の前記調整部が設けられ、前記フィードバック回路は、調整時において個々の前記調整対象回路に与える入力信号レベルを、共通の入力信号レベルに一致させてもよい。
【００１５】
本発明の校正方法は、電子回路である調整対象回路に対する調整を行う校正方法において、調整時にフィードバック回路によるフィードバックループを有効とすることにより、前記調整対象回路に対する前段回路の影響を無効化するステップと、前記フィードバック回路によるフィードバックループを有効とした状態で前記調整対象回路を調整するステップと、を備えることを特徴とする。
この校正方法によれば、フィードバック回路によるフィードバックループを有効とした状態で調整対象回路を調整するので、前段回路の影響を無効化できるとともに、電子回路の動作に悪影響を与えない。
【発明の効果】
【００１６】
本発明の校正装置によれば、フィードバック回路によるフィードバックループを有効とした状態で調整対象回路を調整するので、前段回路の影響を無効化できるとともに、電子回路の動作に悪影響を与えない。
【００１７】
本発明の校正方法によれば、フィードバック回路によるフィードバックループを有効とした状態で調整対象回路を調整するので、前段回路の影響を無効化できるとともに、電子回路の動作に悪影響を与えない。
【発明を実施するための最良の形態】
【００１８】
以下、図１〜図５を参照して、本発明による校正装置の実施形態について説明する。
【００１９】
図１は、本発明による校正装置の一実施形態の構成を示すブロック図である。
【００２０】
図１に示すように、校正対象となる装置１は、前段回路１１、調整対象回路１２および後段回路１３を順次カスケード接続して構成される。
【００２１】
図１に示すように、本実施形態の校正装置は、調整対象回路１２のゲインやオフセット等を調整する調整部２と、調整部２による調整時に、調整対象回路１２の前段に配置された前段回路１１の影響をキャンセルするフィードバック回路３と、を備える。
【００２２】
調整部２は、調整対象回路１２への入力信号に対する調整対象回路１２の出力信号の値を規定したリファレンステーブル２１と、リファレンステーブル２１の値と調整対象回路１２の実際の出力信号とを比較する比較器２２と、比較器２２による比較結果に基づいて調整対象回路１２を調整する調整回路２３と、を具備する。
【００２３】
フィードバック回路３は、調整対象回路１２の入力レベルを入力信号１４と等しくするフィードバックループを構成するオペアンプ３１および加算器３２と、フィードバックループの接続状態／切断状態を切り替えるスイッチ３３とを備える。また、フィードバック回路３には、調整対象回路１２の入力端子とオペアンプ３１の入力端子間に挿入される高抵抗値の抵抗器３４が設けられる。なお、抵抗器３４は装置１に高速信号が入力された際のフィードバック回路３の影響を抑制するものであるが、この抵抗を省略しオペアンプ３１の入力抵抗により代用してもよい。しかし、この場合には、前段回路１１の出力端子からオペアンプ３１の入力端子までの配線長を短くすることが必要となる。
【００２４】
次に、本実施形態の校正装置による調整手順について説明する。
【００２５】
調整時には、フィードバック回路３のスイッチ３３をフィードバックループの接続状態（図１に示す状態）に設定し、ネガティブフィードバックをかける。これにより、調整対象回路１２の入力レベルが入力信号１４と同一となり、前段回路１１によるゲインエラー、リニアリティー、オフセットなどの影響を無効化することができる。
【００２６】
このような状態で、入力信号１４の値を変化させつつ、調整部２の比較器２２でリファレンステーブル２１の値と調整対象回路１２の出力値とを比較し、調整回路２３では、これらの値が同一となるように調整対象回路１２を調整する。
【００２７】
調整対象回路１２の調整後、スイッチ３３を切断状態（加算器３２にグランド電位を入力する状態）とすることで、前段回路１１の動作を有効なものとし、装置１の通常動作が可能となる。この状態では、フィードバック回路３は装置１に影響を与えない。また、加算回路３２は直流信号のみ加算できればよく、高周波信号を取り扱う必要がないため、高速信号パスに影響を与えない構成とすることが可能である。
【００２８】
図２は、本発明の校正装置を、ＡＤ変換装置の調整に適用した構成例を示すブロック図である。図２において図１と同一構成要素には同一符号を付している。
【００２９】
図２に示すＡＤ変換装置５では、増幅器５１、ＡＤ変換回路５２、ＤＡ変換回路５３および加算器５１ａからなる回路と、増幅器５４、ＡＤ変換回路５５、ＤＡ変換回路５６および加算器５４ａからなる回路と、が順次カスケード接続され、ＡＤ変換回路５２およびＡＤ変換回路５５により、それぞれ入力信号レベルを、対応する桁のデジタル値に変換する。
【００３０】
調整部２は、増幅器５４への入力信号に対する増幅器５４の出力信号の値を規定したリファレンステーブル２１と、リファレンステーブル２１の値と、調整対象回路１２の実際の出力信号とを比較する比較器２２と、比較器２２による比較結果に基づいて調整対象回路１２を調整する調整回路２３と、を具備する。
【００３１】
フィードバック回路３は、増幅器５４への入力レベルを入力信号５８と等しくするフィードバックループを構成するオペアンプ３１および加算器３２と、フィードバックループの接続状態／切断状態を切り替えるスイッチ３３を備える。また、フィードバック回路３には、増幅器５１の出力端子とオペアンプ３１の入力端子間に挿入される高抵抗値の抵抗器３４が設けられる。
【００３２】
この例では、調整時には、フィードバック回路３のスイッチ３３をフィードバックループの接続状態（図２に示す状態）に設定し、ネガティブフィードバックをかける。これにより、調整対象となる増幅器５４の前段に位置する増幅器５１によるゲインエラー、リニアリティー、オフセットなどの影響を無効化することができる。
【００３３】
このような状態で、入力信号５８の値を変化させつつ、調整部２の比較器２２でリファレンステーブル２１の値と調整対象回路１２の出力値とを比較し、調整回路２３では、これらの値が同一となるように増幅器５４を調整する。
【００３４】
増幅器５４の調整後、スイッチ３３を切断状態（加算器３２にグランド電位を入力する状態）とすることで、ＡＤ変換回路５の通常動作が可能となる。
【００３５】
図２の例では、２桁のデジタル値を得る装置について説明したが、同様の回路をさらに多段に重ねることでデジタル変換値の桁数を増加させたＡＤ変換装置についても、本発明の校正装置を同様に適用できる。
【００３６】
図３は、校正装置により複数の段数についての調整を行う例を示すブロック図である。図３において図１と同一構成要素には同一符号を付している。
【００３７】
校正対象となる装置６は、回路６１、回路６２、回路６３および回路６４を順次カスケード接続して構成される。
【００３８】
図３に示すように、本実施形態の校正装置は、調整対象回路である回路６２，６３のゲインやオフセット等をそれぞれ調整する調整部２Ａ，２Ｂと、調整部２Ａ，２Ｂによる調整時に、調整対象となる回路６２および回路６３の前段の影響をそれぞれキャンセルするフィードバック回路３Ａと、を備える。
【００３９】
調整部２Ａ，２Ｂは、調整対象となる回路６２，６３への入力信号に対するそれぞれの回路の出力信号の値を規定したリファレンステーブル２１ａ，２１ｂと、リファレンステーブル２１ａ，２１ｂの値と調整対象となる回路６２および回路６３の実際の出力信号とを比較する比較器２２ａ，２２ｂと、比較器２２ａ，２２ｂによる比較結果に基づいて調整対象となる回路６２および回路６３を調整する調整回路２３ａ，２３ｂと、を具備する。
【００４０】
フィードバック回路３は、調整対象となる回路６２および回路６３の入力レベルを入力信号６５と等しくするフィードバックループを構成するオペアンプ３１および加算器３２と、フィードバックループの接続状態／切断状態を切り替えるスイッチ３３と、回路６２の入力端子とオペアンプ３１の入力端子間に挿入される高抵抗値の抵抗器３４Ａと、回路６３の入力端子とオペアンプ３１の入力端子間に挿入される高抵抗値の抵抗器３４Ｂと、フィードバックループを切り替えるスイッチ３５と、が設けられる。
【００４１】
次に、本実施形態の校正装置による調整手順について説明する。
【００４２】
回路６２の調整時には、フィードバック回路３のスイッチ３３をフィードバックループの接続状態（図３に示す状態）に、スイッチ３５を抵抗器３４Ａの側にそれぞれ設定し、ネガティブフィードバックをかける。これにより、回路６２の入力レベルが入力信号６５と同一となり、前段の回路６１によるゲインエラー、リニアリティー、オフセットなどの影響を無効化することができる。
【００４３】
このような状態で、入力信号６５の値を変化させつつ、調整部２Ａの比較器２２ａでリファレンステーブル２１ａの値と回路６２の出力値とを比較し、調整回路２３ａでは、これらの値が同一となるように回路６２を調整する。
【００４４】
回路６３の調整時には、フィードバック回路３のスイッチ３３をフィードバックループの接続状態（図３に示す状態）に、スイッチ３５を抵抗器３４Ｂの側にそれぞれ設定し、ネガティブフィードバックをかける。これにより、回路６３の入力レベルが入力信号６５と同一となり、前段の回路６１および回路６２によるゲインエラー、リニアリティー、オフセットなどの影響を無効化することができる。
【００４５】
このような状態で、入力信号６５の値を変化させつつ、調整部２Ｂの比較器２２ｂでリファレンステーブル２１ｂの値と回路６３の出力値とを比較し、調整回路２３ｂでは、これらの値が同一となるように回路６３を調整する。
【００４６】
回路６２および回路６３の調整後、スイッチ３３を切断状態（加算器３２にグランド電位を入力する状態）とすることで、装置６の通常動作が可能となる。
【００４７】
このように、カスケード接続された回路に調整対象が複数あっても、調整対象回路より前段にあるすべての回路の影響を無効化したうえで、調整対象回路について精度よく調整することができる。
【００４８】
図４は、入力信号を共通にする多数の並列装置に対する校正を行う例を示すブロック図である。図４において図１と同一要素には同一符号を付している。
【００４９】
図４の例では、入力信号１４を共通にする装置１（図１）が並列に多数接続されている。また、それぞれの装置１には、調整対象回路１２のゲインやオフセット等を調整する調整部２と、調整部２による調整時に、調整対象回路１２の前段に配置された前段回路１１の影響をキャンセルするフィードバック回路３と、を備える校正装置が与えられている。
【００５０】
このような構成例では、共通の入力信号１４を多数の調整箇所で同時に使用することができるため、多数の調整箇所について効率的に調整を行うことができる。
【００５１】
以上説明したように、本発明の校正装置によれば、フィードバック回路によるフィードバックループを有効とした状態で調整対象回路を調整するので、前段回路の影響を無効化できるとともに、電子回路の動作に悪影響を与えない。
【００５２】
本発明の適用範囲は上記実施形態に限定されることはない。本発明は、電子回路である調整対象回路に対する調整を行う校正装置および校正方法に対し、広く適用することができる。
【図面の簡単な説明】
【００５３】
【図１】本発明による校正装置の一実施形態の構成を示すブロック図。
【図２】本発明の校正装置をＡＤ変換装置の調整に適用した構成例を示すブロック図。
【図３】校正装置により複数の段数についての調整を行う例を示すブロック図。
【図４】入力信号を共通にする多数の並列装置に対する校正を行う例を示すブロック図。
【図５】調整時に前段回路の影響を避けるための校正装置の例を示す図。
【符号の説明】
【００５４】
２      調整部
３      フィードバック回路
１１    前段回路
１２    調整対象回路
【図１】
2009085854.tif 000003
【図２】
2009085854.tif 000004
【図３】
2009085854.tif 000005
【図４】
2009085854.tif 000006
【図５】
2009085854.tif 000007